【事件の表示】
　特願２０００−２８１２０号「配電盤」拒絶査定不服審判事件〔平成１３年８月１０日出願公開、特開２００１−２１８３０９号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本件出願は、平成１２年２月４日の出願であって、平成１８年３月１０日付けで拒絶査定がなされた。
　その後、同年４月２１日に本件拒絶査定不服審判の請求がなされ、同年５月１９日付けで手続補正がなされ、当審において平成２０年３月２１日付けで拒絶理由が通知され、同年５月７日付けで手続補正がなされ、同年５月２６日付けで拒絶理由が通知され、同年７月１５日付けで手続補正がなされたものである。
　
第２．本願発明
　本件出願の請求項１に係る発明（以下「本願発明」という。）は、平成２０年７月１５日付け手続補正書により補正された明細書の特許請求の範囲の請求項１に記載された事項によって特定された、以下のとおりのものと認める。
「【請求項１】
　主回路の第１相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をＡ／Ｄ変換するＡ／Ｄ変換器と、
　主回路の第２相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をＡ／Ｄ変換する前記Ａ／Ｄ変換器と、
　前記Ａ／Ｄ変換器の出力側に含まれる直流分を除去し商用周波数を通過帯とする帯域通過型のデジタルフィルタと、
　前記第１相に挿入された増幅器および前記第２相に挿入された増幅器のゲインを各相毎に記憶するメモリと、該メモリに記憶されたゲインになるように前記増幅器のゲインを個別に制御するゲインコントロール回路を備え、
　前記デジタルフィルタ出力に基づいて主回路の各相に流れる電流を計測し、計測した電流値に基づき搭載された主回路機器の保護および制御を行う演算処理装置を備えた配電盤において、
　前記演算処理装置は前記デジタルフィルタを構成するとともに、前記演算処理装置は、主回路の第１相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して、主回路の第１相に供給した基準電流と基準電流供給時における前記第１相に挿入されたデジタルフィルタ出力とが一致するように前記第１相に挿入された増幅器のゲインを増減して前記メモリに書き込み、
　また、主回路の第２相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して、主回路の第２相に供給した基準電流と基準電流供給時における前記第２相に挿入されたデジタルフィルタ出力とが一致するように前記第２相に挿入された増幅器のゲインを増減して前記メモリに書き込み、
　前記第１相に挿入された変流器、補助変流器、Ａ／Ｄ変換器およびデジタルフィルタによる変流特性と、前記第２相に挿入された変流器、補助変流器、Ａ／Ｄ変換器およびデジタルフィルタによる変流特性のばらつきを前記書き込まれた増幅器のゲインにより補正することを特徴とする配電盤。」
　
第３．引用刊行物とその記載事項
　引用文献１：特開昭６２−２８１７１６号公報
　引用文献２：特開昭６３−２４９４１０号公報
　引用文献３：特開平８−３１７４７６号公報
　引用文献４：特開平９−９２１２０号公報
　引用文献５：特開昭６４−３７８５号公報
　引用文献６：特開平９−１４９５３６号公報
　引用文献７：特開平４−１３９７８号公報
　引用文献８：特開平１１−３２４２５号公報
　
１．引用文献１
　当審の平成２０年５月２６日付けで通知した拒絶の理由に引用した引用文献１には、「デイジタル制御装置におけるアナログ入力調整装置」に関し、第１〜５図とともに以下の記載がある。
（ア）「（従来の技術）
　第４図は、・・・（中略）・・・従来のデイジタル制御装置におけるアナログ入力調整装置であるデイジタル保護リレーを例として示す構成図であり、同図において、１０は電力系統の故障を検出するためのＰＴ・ＣＴからの出力信号（以下ＰＣＴ入力という）、１１は電力系統の電圧・電流値が最大値となるときそれらの値が後述のＡＤ変換器のフルスケールに適した値にレベル変換する入カトランス、１２はＰＣＴ入力１０からリレー演算に不必要な高調波等を除去するアナログフイルタ、１３は各入力チヤンネル間のゲインの差を補正するゲイン調整部で、アナログフイルタ１２を通過した信号が入力される。１４は複数のＰＣＴ入力１０を同一時刻にサンプリングし、ＡＤ変換が終了するまでホールドするサンプルホールド回路、１５はサンプルホールドされた複数のＰＣＴ入力１０を順次時間して出力するマルチプレクサ、１６はアナログ信号をデイジタルデータに変換するＡＤ変換器、１７はＣＰＵで構成されたデイジタル信号処理部で、これはマルチプレクサ１５に制御信号であるマルチプレクサアドレス（ＭＰＸＡＤ）１８を出力すると共に、デイジタルデータ化されたＰＣＴ入力１０によりリレー演算を行い事故の検出をするとトリツプ信号を出力する。
　しかして、ゲイン調整部１３は第５図に示すようにオペアンプ１９の負帰還回路によって構成されたもので、Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗、ＶＲは可変抵抗である。」（第１ページ右下欄第８行〜第２ページ左上欄第１７行）
（イ）「次に動作について説明する。ＰＣＴ入力１０は入カトランス１１によりＡＤ変換に適した値に変換され、アナログフイルタ１２に入力される。デイジタル保護継電器では種々の継電器特性から要求される総合的フイルタ特性をデイジタル処理とアナログ処理との組合せにより実現するようにしている。一般にアナログフイルタは折返し周波数以上の高調波成分の除去を主目的としている。・・・（中略）・・・アナログフイルタ１２を通過したＰＣＴ入力１０をサンプルホールド回路１４でサンプリングし、デイジタル値に変換できるように処理している。・・・（中略）・・・サンプルホールドされた信号はマルチプレクサ１５により順次ＡＤ変換器１６に時分割されて入力され、デイジタルデータに変換されてデイジタル信号処理部１７でリレー演算を行い、この演算において事故を検出するとトリップ信号を出力する。」（第２ページ左上欄第１８行〜左下欄第７行）
（ウ）「しかして、リレー演算アルゴリズムにおいて、例えば、各相の電圧または電流値を入力信号とした場合、各入力チヤンネルのゲインは同じである必要がある。すなわち各相の電圧または電流値の総和が零にて正常と判定するリレー演算アルゴリズムは各入力チヤンネル毎にゲインが異つていると使用できない。したがつて、第５図に示すゲイン調整部１３において各入力チヤンネル間のゲインの差を補正している。すなわち、ゲイン調整部１３はオペアンプ１９の負帰還回路によつて構成され、入力Ｖｉに対する出力Ｖｏは次式により表わされる。
　・・・（中略）・・・（１）
このことより（１）式においてＶＲを変化させることによりゲイン調整が可能となり、各入力チヤンネル間のゲインの差異をなくすことができる。」（第２ページ左下欄第８行〜右下欄第５行）
（エ）「（発明が解決しようとする問題点）
　従来のデイジタル制御装置におけるアナログ入力調整装置は以上のように構成されているので、ゲインの調整にあたつては各入力チヤンネル毎に設けたゲイン調整部１３の抵抗ＶＲを可変させなければならず、調整に時間が掛り、また部品点数が増加するために、コストの増加および信頼性の低下を招き、さらに大きなスペースを占有すると共に、可変抵抗ＶＲを用いることによつて故障が発生するという問題点があった。」（第２ページ右下欄第６〜１５行）
（オ）「ゲインコントロール部２０において、オペアンプ２２のゲインは抵抗２３と抵抗２５との組合せにより決まり、ゲインは（２）式により求められる。ゲインコントロール部２０ではマルチプレクサアドレス１８により選択された入力信号がオペアンプ２２に入力される。ここで、ＥＰＲＯＭ２８には各マルチプレクサアドレス１８毎に初期の試験時により標準のゲインとの差異を補正するためのゲインをオペアンプ２２にて得るような抵抗２３と抵抗２５との組合せが格納されており、マルチプレクサアドレス１８をＥＰＲＯＭ２８に入力すると、抵抗２３と抵抗２５との組合せを示すＧＣＭＲＸＡＤＲ２７を出力し、入力信号のゲインの差異を補正する。この場合の、各入力チヤンネルの補正量は、例えば次のような方法によりメモリに格納される。すなわち、初期の試験状態でゲインコントロール部２０のゲインを”１”に固定し、入力チヤンネルすべてに基準となる信号レベルを入力し、各入力チヤンネル毎にＡＤ変換してデイジタル信号処理部１７に入力する。そして、デイジタル信号処理部１７では基準となる信号レベルを入力したときに出力されてくるＡＤデータの標準値を持つているので、この標準値と各入力チヤンネル毎にＡＤ変換されたデータを比較し、補正すべきゲインコントロール部２０のゲインを求め、このゲインを実現するための抵抗２３、抵抗２５の組合せを実現するようなデータをＥＰＲＯＭ２８に格納する。」（第４ページ左上欄第３行〜右上欄第１０行）
　
　上記記載事項（ア）、（イ）の記載、上記記載事項（ウ）の「各相の電圧または電流値を入力信号とした」及び「各相の電圧または電流値の総和が零にて正常と判定する」の記載、第４図の図示内容から、電力系統の各相にＰＴを挿入し電圧を入力信号とした場合と、電力系統の各相にＣＴを挿入し電流を入力信号とした場合があり、後者の場合、ＣＴは電力系統の各相に挿入されたものであり、入力トランス１１はＣＴからのＣＴ入力をレベル変換するものであり、アナログフイルタ１２はリレー演算に不必要な高調波等を除去するものであり、ゲイン調整部１３は、オペアンプ１９の負帰還回路によって構成され、電力系統の各相に挿入され、入力トランス１１とアナログフイルタ１２を通過したＣＴ入力を調整するものであり、ＡＤ変換器１６は、サンプルホールド回路１４及びマルチプレクサ１５を介してゲイン調整部１３の出力側に接続され、ゲイン調整部１３からのＣＴ入力をＡＤ変換するものといえる。
　上記記載事項（ア）の「ゲイン調整部１３は第５図に示すようにオペアンプ１９の負帰還回路によって構成されたもので、Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗、ＶＲは可変抵抗である」の記載、上記記載事項（ウ）の「ゲイン調整部１３はオペアンプ１９の負帰還回路によって構成され」及び「ＶＲを変化させることによりゲイン調整が可能となり、各入力チヤンネル間のゲインの差異をなくすことができる」の記載、第５図の図示内容から、可変抵抗ＶＲはゲイン調整部１３のゲインを個別に調整するものといえる。
　上記記載事項（ア）の記載、上記記載事項（イ）の「サンプルホールドされた信号はマルチプレクサ１５により順次ＡＤ変換器１６に時分割されて入力され、デイジタルデータに変換されてデイジタル信号処理部１７でリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力する」の記載、上記記載事項（ウ）の「各相の電圧または電流値の総和が零にて正常と判定するリレー演算アルゴリズム」の記載、第４図の図示内容から、デイジタル信号処理部１７は、ＡＤ変換器１６で変換されたデイジタルデータを、電力系統の各相の電流値の総和が零にて正常と判定するリレー演算アルゴリズムでリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力するものといえる。
　
　上記記載事項（ア）〜（ウ）、図面の第４，５図の図示内容、検討した事項を総合すると、引用文献１には、「電力系統の各相に挿入されたＣＴ、該ＣＴからのＣＴ入力をレベル変換する入力トランス１１、リレー演算に不必要な高調波等を除去するアナログフイルタ１２、オペアンプ１９の負帰還回路によって構成され入力トランス１１とアナログフイルタ１２を通過したＣＴ入力を調整するゲイン調整部１３、サンプルホールド回路１４及びマルチプレクサ１５を介して該ゲイン調整部１３の出力側に接続され該ゲイン調整部１３からのＣＴ入力をＡＤ変換するＡＤ変換器１６と、
　ゲイン調整部１３のゲインを個別に調整する可変抵抗ＶＲを備え、
　ＡＤ変換器１６で変換されたデイジタルデータを、電力系統の各相の電流値の総和が零にて正常と判定するリレー演算アルゴリズムでリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力するデイジタル信号処理部１７を備えたデイジタル保護リレーにおいて、
　可変抵抗ＶＲを変化させることにより各相に挿入されたゲイン調整部１３のゲインを調整し、各相間のゲインの差を補正するデイジタル保護リレー。」との発明（以下「引用発明」という。）が記載されている。
　
　また、上記記載事項（イ）の「デイジタル保護継電器では種々の継電器特性から要求される総合的フイルタ特性をデイジタル処理とアナログ処理との組合せにより実現するようにしている」の記載から、引用文献１には、フイルタ特性をデイジタル処理にて実現することが示唆されているといえる。
　さらに、上記記載事項（オ）から、引用文献１には、各入力チヤンネル毎に補正するためのゲインをオペアンプ２２にて得るような抵抗２３と抵抗２５との組合せが格納されるＥＰＲＯＭ２８と、該ＥＰＲＯＭ２８に格納された抵抗２３と抵抗２５との組合せにより決まるゲインになるようにオペアンプ２２のゲインを、各入力チヤンネル毎に補正するマルチプレクサ２４，２５を備え、各入力チヤンネルの初期の試験状態でオペアンプ２２を有するゲインコントロール部２０のゲインを”１”に固定し、入力チヤンネルすべてに基準となる信号レベルを入力し、基準となる入力レベルを入力したときに出力されてくるＡＤデータの標準値と各チヤンネル毎にＡＤ変換されたデータとを比較し、オペアンプ２２を有するゲインコントロール部２０の補正すべきゲインを求め、このゲインを実現するためのデータをＥＰＲＯＭ２８に格納することが記載されている。
　
２．引用文献２
　上記拒絶の理由に引用した引用文献２には、「閉鎖配電盤」に関し、第１，２図とともに以下の記載がある。
（カ）「第１図において、（１）は閉鎖配電盤の主母線、・・・（中略）・・・（３）は計器用変流器、・・・（中略）・・・（１０）は電子式複合保護リレー、・・・（中略）・・・である。」（第２ページ左下欄第１８行〜右下欄第７行）
　
３．引用文献３
　上記拒絶の理由に引用した引用文献３には、「伝送端末装置」に関し、図１〜２１とともに以下の記載がある。
（キ）「【００１７】
【実施例】以下、本発明の一実施例を図面を参照して説明する。図１は、本発明の第１実施例に係る伝送端末装置のブロック構成図である。・・・（中略）・・・
【００１９】１１ａ，１１ｂ，…，１１ｎは、各々１組の被監視電路からの電流信号を取込む電流入力部で、１２ａ，１２ｂ，１２ｃ，１２ｄの４つの端子と、内部変流器１３、増幅器１４およびサンプルホールド（保持）回路１５で構成されている。」
　
　上記記載事項（キ）の記載、及び図１，３の図示内容から、増幅器１４は内部変流器１３のの出力を直接的に増幅するものといえる。
　
４．引用文献４
　上記拒絶の理由に引用した引用文献４には、「回路遮断器」に関し、図１〜６とともに以下の記載がある。
（ク）「【０００２】
【従来の技術】図４は従来の回路遮断器のシステム構成を示すブロック図である。図において、３極回路遮断器１の電源側端子116,117,118 から負荷側端子119,120,121 に至る各極電路には開閉接点122,123,124 が構成され、また各々の導体を囲んで電流センサ手段としての変流器113,114,115 が配置されている。電路に通電電流が流れると、変流器113,114,115 の２次側には電流信号が誘起され、この電流信号は全波整流回路110,111,112 により整流され、負担回路107,108,109 を介して信号変換回路104,105,106 に入力されて適切なレベルの直流電圧に変換される。」
（ケ）「【０００７】
【発明の実施の形態】以下、図１〜図３に基づいてこの発明の実施の形態を説明する。なお、従来例と対応する部分には同一の符号を用いるものとする。図１にシステム構成のブロック図を示す、図１において、信号変換回路104,105,106 からの出力信号129,130,131 は従来例と同様にマイクロコントローラ101 のA/D 変換部150 に入力されるが、その後の動作の詳細を図２のマイクロコントローラ101 の内部構成図により説明する。すなわち、出力信号129,130,131 はA/D 変換部150 によりある一定時間ごとにディジタル変換され、変換後のディジタル値はバタワース、チェビシェフなどの方式のディジタルフィルタ処理部151 により高周波領域の信号がカットされる。これは後述する高速フーリエ変換(FFT) 処理における誤差防止とA/D 変換部150 から侵入するノイズ除去のためである。
【０００８】・・・（中略）・・・ディジタルフィルタ処理部151 のもう一つの出力値133 は実効値計算処理部154 に入力され、その実効値が求められる。そして実効値計算処理部154 からの出力値136 は、・・・（中略）・・・、実効値補正部157 により補正される。・・・（中略）・・・そして、時限発生部158 には補正された実効値信号140 が入力され、この実効値140 が定格電流を超えた場合には、その大きさに応じた遅延時間で出力部159 に引外し信号141 が出力される。」
（コ）「【０００９】変流器119,120,121 の周波数利得特性から利得補正係数を求める方法の一例を以下に説明する。変流器119,120,121 の各周波数での利得特性を求めるには、電路に周波数可変の電流を流す必要がある。そのため、図１に示すように、情報処理装置５、任意信号発生装置３、パワーアンプ２の組合せで周波数及び電流を可変し、この電流を電子負荷４を接続した回路遮断器１に通流する。情報処理装置５にはパソコンを用いるのがよい。また、情報処理装置５からは回路遮断器に通流させた電流の実効値及び周波数に関する信号128 をマイクロコントローラ101 の通信部160 （図２) に入力する。
【００１０】 図２において、通信部160 は信号128 が入力されると、そのアナウンスをA/D 変換部150 に知らせ、それを受けて実効値計算処理部154 は変流器119,120,121で検出された電流信号の実効値を求める。そこで、実効値比較補正部155 は実効値計算処理部154 で求められた実効値と情報処理装置５から入力された実効値と比較し、その時点での周波数及び実効値の比率値138 を補正係数記憶部156 に入力して記憶させる。」
（サ）「【００１１】
【発明の効果】この発明によれば、予め計測した電流センサ手段の周波数利得特性に基づく利得補正係数を用いて通電電流の実効値補正を行うことにより、各種の原因による電流センサ手段の特性のばらつきにも関わらず広帯域周波数において一定の利得を得る電流検出を実現でき、高精度で安定した時限引外し動作が可能となる。」
　
　上記記載事項（ク）〜（サ）の記載、及び図１，２，４の図示内容を総合すると、引用文献４には、マイクロコントローラ１０１は、ディジタルフィルタ処理部１５１を構成するとともに、該ディジタルフィルタ処理部１５１の出力値１３３から電路の通電電流の実効値を求めるものであって、マイクロコントローラ１０１は、各極電路に通流させた電流の実効値と該電流を通流させた時におけるディジタルフィルタ処理部１５１の出力値１３３から求めた実効値とを比較し、比率値１３８を補正係数記憶部１５６に記憶させ、各種の原因による電流センサ手段の特性のばらつきにも関わらず一定の利得を得ることができるとの事項が開示されている。
　
５．引用文献５
　上記拒絶の理由に引用した引用文献５には、「デイジタル演算処理装置の入力回路」に関し、第１〜９図とともに以下の記載がある。
（シ）「第１図は本発明の一実施例を示すブロツク構成図である。
　図において、Ｖ１〜Ｖｎは、電力系統の複数の電圧信号（または電流信号）を表わしている。また、ＳＷ２及びＳＷｎは、ゲインおよび位相特性を自動的に調整する場合に各チヤンネルのフイルタに電圧信号Ｖ１を印加するための選択スイツチ、１Ａ〜１ｎは電力系統の電圧信号Ｖ１〜Ｖｎの高調波を除去するためのフイルタ、・・・（中略）・・・、４はアナログ信号をデイジタル信号に変換するためのＡＤ変換器である。・・・（中略）・・・、６は事故検出演算を行うマイクロコンピユータ、・・・（中略）・・・、１０はゲインおよび位相の自動調整を行うためにフイルタ１Ａ〜１ｎの回路定数の選択情報を記憶するＥＥＰＲＯＭ（書替え可能な読出し専用メモリ）、１１は入出力部である。なお、この入出力部１１から出力される信号のうちｇ１〜ｇｎはフイルタの１Ａ〜１ｎのゲイン調整のための制御信号・・・（中略）・・・である。」（第２ページ左下欄第１８行〜第３ページ左上欄第６行）
（ス）「第２図（ａ）は、フイルタ１Ａ〜１ｎの一実施例を示す回路図であり、ここではアナログスイツチ、キヤパシタ及び演算増幅器（以下、ＯＰアンプと略記）から成るスイツチトキヤパシタフイルタ（以下、ＳＣフイルタと略記）の構成を示している。」（第３ページ左上欄第１０〜１４行）
（セ）「以上述べたスイツチト・キヤパシタ回路は基本的な回路であるが、実際には寄生容量の影響を受けにくい第３図（ｅ）、（ｆ）に示す回路などが用いられるものとなつている。」（第３ページ左下欄第１５〜１８行）
（ソ）「第１図に示した実施例の全体の動作について図面を用いた説明する。
　まず、ゲイン自動調整について説明する。
　第４図は、ゲイン自動調整処理を示すフロー図である。まず、ステツプ１００において各チヤンネルのフイルタ１Ａ〜１ｎに共通の電圧信号としてＶ１を印加する。このため、スイツチＳＷ２〜ＳＷｎはＶ１側に切替える。次に、ステツプ１０１においてどのチヤンネルのフイルタを自動調整するか選択する。次に、ステツプ１０２においてＡＤ変換器４からのデータ取込み、次のステツプ１０３でｎ周期積分する。積分値を求めたら、ステツプ１０５においてあらかじめ設定した値に対して許容誤差±εの範囲内かどうかを判定する。範囲内であれば、ゲイン調整は必要でないことになるため、全チヤンネル終了かどうか判定し、終了でなければ次のチヤンネルについて同様に処理する。
　しかし、ゲイン誤差が±εの範囲内でなければ、ステツプ１０７において積分値が＋εより大きいかどうかを判定し、もし大きければステツプ１０９においてゲイン調整信号のデータをマイナス側に変更する。逆に積分値が＋εより小さいならば、ステツプ１０８においてゲイン調整信号のデータをプラス側に変更する。以上の変更したデータをノイズ等により変らないようにするため、ステツプ１１０においてＥＥＰＲＯＭ１０に書込む。入出力部１１はこのＥＥＰＲＯＭ１０に記憶されたデータに基づきチヤンネルセレクトしたフイルタへゲイン調整用の制御信号ｇｎ（ｎはセレクトしたチヤンネルの番号）を送る。この信号により、該当のフイルタでは第（９）式で示した利得係数Ｈによりゲイン調整する。
　さらに、これら一連の動作を繰返し、積分値が設定値±誤差ε以内となるようにする。」（第５ページ左上欄第３行〜右上欄第１７行）
（タ）「また、以上述べたフイルタを集積化する場合、多少の特性誤差があつても、ゲインおよび位相の自動調整処理により、十分に実用に耐え得る保護リレー用を実現できる。」（第６ページ右下欄第１行〜第４行）
　
　上記記載事項（シ）〜（タ）の記載、及び第１〜４図の図示内容を総合すると、引用文献５には、各チヤンネルのフイルタ１Ａ〜１ｎのゲイン調整信号のデータを各チヤンネル毎に記憶するＥＥＰＲＯＭ１０と、該ＥＥＰＲＯＭ１０に記憶されたデータに基づきフイルタの利得係数Ｈを個別にゲイン調整するスイツチト・キヤパシタ回路を備え、あらかじめ設定した値に対して電圧信号Ｖ１の印加時におけるＡＤ変換器４からのデータの積分値が許容誤差±εの範囲内になるように、ゲイン調整信号のデータをマイナス側又はプラス側に変更してＥＥＰＲＯＭ１０に書込みゲインを調整し、許容誤差±εの範囲内となるゲイン調整信号のデータをＥＥＰＲＯＭ１０に書込むことにより、多少の特性誤差があっても、ゲインの自動調整処理により、十分に実用に耐え得るとの事項が開示されているといえる。
　
６．引用文献６
　上記拒絶の理由に引用した引用文献６には、「デイジタル保護制御装置」に関し、図１〜９とともに以下の記載がある。
（チ）「【００１７】アナログ入力基板１００は、ｎ個の折り返し誤差防止用のアナログフィルタ１１０−１，１１０−２，…，１１０−ｎを有しており、入力変成器（ＣＴ，ＰＴ）１０からの信号が入力し、高長波分を除去する。このアナログフィルタ１１０は、通常、８個若しくは１２個から構成され、電力系統の電流信号のＡ相，Ｂ相，Ｃ相及び零相用として４個を使用・・・（中略）・・・される。」
（ツ）「【００３２】 以上のようにして、オフセット誤差、ゲイン誤差及び位相誤差が検出され、それぞれの補正係数が求められる。この時、マルチプレクサ１２０により、８チャネンネル若しくは１２チャンネルのそれぞれについて、オフセット誤差、ゲイン誤差及び位相誤差の補正係数が求められる。」
（テ）「【００５１】図５において、調整時には、高精度発振器５１０の出力は、精密電力アンプ５２０によって増幅される。・・・（中略）・・・
【００５２】精密電力アンプ５２０の出力信号が、入力変成器１０，アナログフィルタ１１０及びマルチプレクサ１２０を介して、アナログ／デイジタル変換器１３０に取り込まれる間に、これらのアナログ回路によって、ゲイン誤差が重畳され、波高値が変化する。ゲイン誤差の重畳した信号は、デジタルシグナルプロセッサＤＳＰ１５０に取り込まれ、ゲイン誤差量が検出される。なお、ここでは、入力変成器１０，アナログフィルタ１１０及びマルチプレクサ１２０は、それぞれ、１個づつのみ示しているが、実際には、図１において説明したように、８チャンネル若しくは１２チャンネルあり、ここでは、代表して１チャンネル分のみを図示している。
【００５３】デジタルシグナルプロセッサＤＳＰ１５０の中には、デイジタルフィルタ手段１５４ａと波高値演算手段１５４ｂとゲイン補正係数演算手段１５４ｃによって構成される。デイジタルフィルタ手段１５４ａは、図６に示す周波数特性を有している。即ち、高精度発振器５１０の基本周波数ｆ１の信号成分に対しては、ゲインが１．０であり、他の周波数に対してはゲインが１．０以下であり、特に、直流分に対しては、ゲインが０のバンドパスフィルタの特性を有するように構成する。従って、デイジタルフィルタ手段１５２ａによって、デイジタルフィルタ演算を施すことにより、この出力は、オフセットとなる直流分がカットされ、基本波の交流成分のみがデイジタルフィルタ手段１５４ａの出力に得られる。
【００５４】波高値演算手段１５４ｂは、１周期の交流信号を電気角３０゜ごとに１２点サンプリングして、Ｖｄ（ｉ）（ｉ＝１〜１２）を求め、波高値Ａとして・・・（中略）・・・演算する。
【００５５】ゲイン誤差補正係数演算手段１５４ｃは、パーソナルコンピュータ４００から入力された波高値の設定値Ｂを読みだし、求められた波高値Ａに基づいて、補正係数Ｋｇを、Ｋｇ＝Ｂ／Ａとして求める。求められた補正係数は、マスタコントロール基板２００の不揮発性メモリ２２０に格納される。
【００５６】運用時には、デイジタル信号に変換された電力系統からの入力信号が、デイジタルシグナルプロセッサＤＳＰ１５０に読み込まれ、高調波除去用のデイジタルフィルタ手段１５４ｄによって高調波成分を取り除かれ、また、不揮発性メモリ２２０に格納されたゲイン誤差の補正係数Ｋｇが読み出される。デイジタルシグナルプロセッサＤＳＰ１５０内の係数乗算手段１５４ｅによって、入力信号に補正係数Ｋｇを乗ずることにより、入力信号からゲイン誤差分を補正して、補正済みデータを得ることができる。」
　
　上記記載事項（チ）〜（テ）の記載、及び図１〜８の図示内容を総合すると、引用文献６には、アナログ／デイジタル変換器１３０からの信号が取り込まれ、直流分をカットし、基本周波数（５０Ｈｚ又は６０Ｈｚ）成分のみを通過するバンドパスフィルタ特性を有するデイジタルフィルタ手段１５４ａと、Ａ相，Ｂ相，Ｃ相用のゲイン誤差の補正係数Ｋｇを格納する不揮発性メモリ２２０を備え、デイジタルシグナルプロセッサＤＳＰ１５０は、デイジタルフィルタ手段１５４ａを有し、デイジタルシグナルプロセッサＤＳＰ１５０は調整時におけるＡ相，Ｂ相，Ｃ相用の入力変成器１０に入力される波高値の設定値Ｂとデイジタルフィルタ手段１５４ａの出力から求めた波高値Ａとの比により、Ａ相，Ｂ相，Ｃ相用のゲイン誤差の補正係数Ｋｇを求めて不揮発性メモリ２２０に格納し、Ａ相，Ｂ相，Ｃ相用の入力変成器１０，アナログフィルタ１１０及びマルチプレクサ１２０を介して、アナログ／デイジタル変換器１３０に取り込まれる間に重畳されたゲイン誤差を補正することが記載されている。
　
７．引用文献７
　上記拒絶の理由に引用した引用文献７には、「電流計測方法および装置ならびに開閉装置遮断部寿命診断装置」に関し、第１〜９図とともに以下の記載がある。
（ト）「本実施例の遮断部寿命診断装置は、開閉装置１が接続される主回路４０の各相に設けられた、電流計２ａ用のＣＴ２の２次出力に補助ＣＴ３を介して電流計測ユニット３０を接続して構成される。なお、第１図には、表記を簡単にするため、および、説明の便宜のため、１チャネル分のみ示すが、実際には、開閉装置の各相に対応するチャネル数を有するものである。・・・（中略）・・・
　信号処理部３０ａは、補助ＣＴ３の２次出力を扱いやすい電圧レベルに変換する入力変換器４と、入力信号を増幅する増幅器５と、・・・（中略）・・・を有している。」（第４ページ左下欄第７行〜第５ページ左上欄第３行）
　
８．引用文献８
　上記拒絶の理由に引用した引用文献８には、「保護リレー」に関し、図１〜４とともに以下の記載がある。
（ナ）「【００１２】図１は、本発明の第１の実施の形態を示す図である。同図において、３相の主回路系統１の各相電流が変流器２ａ，２ｂ，２ｃでそれぞれ取り出され、補助変成器３ａ，３ｂ，３ｃを介して保護リレー１０に入力されている。保護リレー１０における４ａ，４ｂ，４ｃは高域ノイズ等をカットするフィルタ回路、５ａ，５ｂ，５ｃは入力信号をＣＰＵの演算レベルまで増幅する信号増幅器、６はマルチプレクサであり、増幅された複数の入力信号を切換えて順次Ａ／Ｄ変換器７に送出する。」
　
第４．本願発明と引用発明との対比
１．両者の対応関係
　本願発明と引用発明とを対比する。
　本願発明の配電盤は、主回路機器の保護および制御を行う演算処理装置を備えるものであるから、引用発明の「デイジタル保護リレー」と、本願発明の「配電盤」とは、「保護制御装置」である限りにおいて共通する。
　引用発明の「電力系統」は、その機能、作用からみて、本願発明の「主回路」に相当し、以下同様に、「ＣＴ」は「変流器」に、「ＣＴからのＣＴ入力」は「変流器からの出力電流」に、「入力トランス１１」は「補助変流器」に、「ＡＤ変換器１６」は「Ａ／Ｄ変換器」に、「デイジタル信号処理部１７」は「演算処理装置」に、各々相当する。
　引用発明のＣＴからのＣＴ入力を「レベル変換する」との事項は、実質的に、本願発明の変流器の出力電流を「変流する」との事項に対応する。
　本願発明の「増幅器」は、そのゲインが増減されるものであるので、引用発明の「ゲイン調整部１３」と、本願発明の「増幅器」とは、「ゲイン調整器」である限りにおいて共通する。
　引用発明のＡＤ変換器１６において「サンプルホールド回路１４及びマルチプレクサ１５を介して該ゲイン調整部１３の出力側に接続され該ゲイン調整部１３からのＣＴ入力をＡＤ変換する」との事項は、本願発明のＡ／Ｄ変換器において「該増幅器の出力側に接続され該増幅器出力をＡ／Ｄ変換する」との事項と、「該ゲイン調整器の出力側に接続され該ゲイン調整器出力をＡ／Ｄ変換する」との事項の限りにおいて共通する。
　そして、引用発明の「電力系統の各相」は、本願発明の「主回路の第１相」及び「主回路の第２相」に相当するものを含むことは明かであるので、引用発明の「電力系統の各相に挿入されたＣＴ」は本願発明の「主回路の第１相に挿入された変流器」及び「主回路の第２相に挿入された変流器」に相当し、引用発明の「電力系統の各相に挿入されたＣＴ、該ＣＴからのＣＴ入力をレベル変換する入力トランス１１、リレー演算に不必要な高調波等を除去するアナログフイルタ１２、オペアンプ１９の負帰還回路によって構成され入力トランス１１とアナログフイルタ１２を通過したＣＴ入力を調整するゲイン調整部１３、サンプルホールド回路１４及びマルチプレクサ１５を介して該ゲイン調整部１３の出力側に接続され該ゲイン調整部１３からのＣＴ入力をＡＤ変換するＡＤ変換器１６と」を備える事項は、本願発明の「主回路の第１相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をＡ／Ｄ変換するＡ／Ｄ変換器と、主回路の第２相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をＡ／Ｄ変換する前記Ａ／Ｄ変換器と」を備える事項と、「主回路の第１相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をＡ／Ｄ変換するＡ／Ｄ変換器と、主回路の第２相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をＡ／Ｄ変換する前記Ａ／Ｄ変換器と」を備えるとの限りにおいて共通する。
　同様に、引用発明の「各相に挿入されたゲイン調整部１３のゲインを調整」との事項は、本願発明の「第１相に挿入された増幅器のゲインを増減」及び「第２相に挿入された増幅器のゲインを増減」との事項と、「第１相に挿入されたゲイン調整器のゲインを調整」及び「第２相に挿入されたゲイン調整器のゲインを調整」との事項の限りにおいて共通する。
　引用発明の「ゲイン調整部１３のゲインを個別に調整する」との事項は、実質的に、本願発明の「増幅器のゲインを個別に制御する」との事項と、「ゲイン調整器のゲインを個別に制御する」との事項の限りにおいて共通する。
　引用発明のデイジタル信号処理部１７は「事故を検出するとトリツプ信号を出力する」ものであり、その機能、作用からみて、「搭載された主回路機器の保護および制御を行う」ものを含んでいることは当業者に明かであるので、引用発明の「電力系統の各相の電圧または電流値の総和が零にて正常と判定するリレー演算アルゴリズムでリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力するデイジタル信号処理部１７」との事項は、実質的に、本願発明の「主回路の各相に流れる電流を計測し、計測した電流値に基づき搭載された主回路機器の保護および制御を行う演算処理装置」との事項に相当する。
　すると、両者の一致点、相違点は以下のとおりとなる。
　
２．両者の一致点
「主回路の第１相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をＡ／Ｄ変換するＡ／Ｄ変換器と、
　主回路の第２相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をＡ／Ｄ変換する前記Ａ／Ｄ変換器とを備え、
　主回路の各相に流れる電流を計測し、計測した電流値に基づき搭載された主回路機器の保護および制御を行う演算処理装置を備えた保護制御装置において、
　前記第１相に挿入されたゲイン調整器のゲインを調整し、
　また、前記第２相に挿入されたゲイン調整器のゲインを調整する保護制御装置。」
　
３．両者の相違点
（１）相違点１
　保護制御装置に関し、本願発明では「配電盤」であるのに対し、引用発明では「デイジタル保護リレー」ある点。
（２）相違点２
　ゲイン調整器とその入力に関し、本願発明では、「該補助変流器の出力を増幅する増幅器」であるのに対し、引用発明では、ＣＴ入力を調整するオペアンプ１９を用いたゲイン調整部１３であるものの、増幅するものであるのか否かが明確ではなく、また、リレー演算に不必要な高調波等を除去するアナログフイルタ１２を通過したＣＴ入力を調整する点。
（３）相違点３
　ゲインに関し、本願発明では、「前記第１相に挿入された増幅器および前記第２相に挿入された増幅器のゲインを各相毎に記憶するメモリ」と、「該メモリに記憶されたゲインになるように前記増幅器のゲインを個別に制御するゲインコントロール回路」を備えるに対し、引用発明では、ゲイン調整部１３のゲインを個別に調整する可変抵抗ＶＲを備えるものの、メモリを備えておらず、該メモリに記憶されたゲインになるように制御しない点。
（４）相違点４
　デジタルフィルタに関し、本願発明では、「前記Ａ／Ｄ変換器の出力側に含まれる直流分を除去し商用周波数を通過帯とする帯域通過型のデジタルフィルタ」を備え、演算処理装置は、「前記デジタルフィルタを構成するとともに」、「前記デジタルフィルタ出力に基づいて」主回路の各相に流れる電流を計測するものであって、「主回路の第１相に供給した基準電流と基準電流供給時における前記第１相に挿入されたデジタルフィルタ出力と」が一致するようにし、「主回路の第２相に供給した基準電流と基準電流供給時における前記第２相に挿入されたデジタルフィルタ出力と」が一致するようにし、「前記第１相に挿入された変流器、補助変流器、Ａ／Ｄ変換器およびデジタルフィルタによる変流特性と、前記第２相に挿入された変流器、補助変流器、Ａ／Ｄ変換器およびデジタルフィルタによる変流特性のばらつきを前記書き込まれた増幅器のゲインにより補正する」するのに対し、引用発明では、フイルタ特性をデイジタル処理にて実現することが示唆されている（上記記載事項（イ））ものの、そのような構成ではない点。
（５）相違点５
　演算処理装置（デイジタル信号処理部１７）に関し、本願発明では、「主回路の第１相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して」、主回路の第１相に供給した基準電流と基準電流供給時における前記第１相に挿入されたデジタルフィルタ出力と「が一致するように前記第１相に挿入された増幅器のゲインを増減して前記メモリに書き込み」、また、「主回路の第２相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して」、主回路の第２相に供給した基準電流と基準電流供給時における前記第２相に挿入されたデジタルフィルタ出力と「が一致するように前記第２相に挿入された増幅器のゲインを増減して前記メモリに書き込」むのに対し、引用発明では、各相に挿入されたゲイン調整部１３のゲインを調整するものの、デイジタル信号処理部１７の構成が異なる点。
　
第５．相違点についての検討
１．相違点１について
　変流器や保護リレーを配電盤として構成することは、周知の技術であり、例えば引用文献２には、計器用変流器３や電子式複合保護リレー１０を備えた閉鎖配電盤が記載されている。そして、引用発明のデイジタル保護リレーにおいて、上記周知の技術を採用することを妨げる技術的事情も見あたらないので、引用発明おいて、上記周知の技術を適用して、相違点１に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。
　
２．相違点２について
　補助変流器の出力を、直接的に又はレベル変換やノイズカット後に、増幅する増幅器は、例えば引用文献３、７、８に記載されており、ともに周知の技術である。また、引用発明のアナログフイルタ１２は、高調波等を除去するために設けられたものであり、高調波の発生量やリレー演算への影響の程度に応じて適宜省略可能であることは明かであるので、引用発明おいて、アナログフイルタ１２を省略するとともに、入力トランス１１を通過したＣＴ入力をオペアンプ１９を用いたゲイン調整部１３により増幅させて、相違点２に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。
　
３．相違点３について
　引用文献５には、各チヤンネルのフイルタ１Ａ〜１ｎのゲイン調整信号のデータを各チヤンネル毎に記憶するＥＥＰＲＯＭ１０（メモリ）と、該ＥＥＰＲＯＭ１０に記憶されたデータに基づきフイルタの利得係数Ｈを個別にゲイン調整するスイツチト・キヤパシタ回路（ゲインコントロール回路）を備える事項が記載されている。
　そして、引用発明では可変抵抗ＶＲが問題点として認識されている（上記記載事項（エ））ので、引用発明の電力系統の各相において、可変抵抗ＶＲをなくすべく引用文献５に記載されたメモリやゲインコントロール回路を適用することは、当業者にとって容易に想到し得るものであって、その際、メモリに記憶させるデータは増幅器のゲインを制御するためのものであるので、メモリに記憶させるデータを増幅器のゲインそのものにすることは、当業者にとって格別困難とはいえない。
　よって、相違点３に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。
　
４．相違点４について
　引用文献６には、アナログ／デイジタル変換器１３０（Ａ／Ｄ変換器）からの信号が取り込まれ、直流分をカットし、基本周波数（５０Ｈｚ又は６０Ｈｚ）成分のみを通過するバンドパスフィルタ特性を有するデイジタルフィルタ手段１５４ａ（デジタルフィルタ）を備え、デイジタルシグナルプロセッサＤＳＰ１５０（演算処理装置）は、デイジタルフィルタ手段１５４ａ（デジタルフィルタ）を有し、デイジタルシグナルプロセッサＤＳＰ１５０は調整時にＡ相，Ｂ相，Ｃ相用のゲイン誤差の補正係数Ｋｇを求めて不揮発性メモリ２２０に格納し、Ａ相，Ｂ相，Ｃ相用の入力変成器１０，アナログフィルタ１１０及びマルチプレクサ１２０を介して、アナログ／デイジタル変換器１３０に取り込まれる間に重畳されたゲイン誤差を補正することするとの事項が記載されている。
　また、引用文献４には、マイクロコントローラ１０１（演算処理装置）は、ディジタルフィルタ処理部１５１（デジタルフィルタ）の出力値１３３から電路の通電電流の実効値を求めるものであって、各極電路（主回路）に通流させた電流の実効値と該電流を通流させた時におけるディジタルフィルタ処理部１５１（デジタルフィルタ）の出力値１３３から求めた実効値とを比較し、各種の原因による電流センサ手段の特性のばらつきにも関わらず一定の利得を得ることができるとの事項が記載されている。
　そして、デイジタル保護リレーの技術分野において、演算処理装置がデジタルフィルタを構成することは常套手段であり、また引用発明では可変抵抗ＶＲが問題点として認識されている（上記記載事項（エ））ので、引用発明において、ディジタル信号処理部１７に引用文献６に記載されたデイジタルフィルタを構成するとともに、可変抵抗ＶＲをなくすべく引用文献４に記載された構成を適用することは、当業者にとって格別困難とはいえない。引用発明に引用文献６及び４に記載された構成を適用したものは、各相に挿入された変流器、補助変流器、Ａ／Ｄ変換器およびデジタルフィルタによる変流特性のばらつきを書き込まれたデータにより補正するものとなることは明かである。なお、メモリに記憶させるデータを増幅器のゲインに限定することは「第５．３．相違点３について」において述べた通り、当業者にとって格別困難とはいえない。
　よって、相違点４に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。
　
５．相違点５について
　引用文献１には、各入力チヤンネルの初期の試験状態でオペアンプ２２を有するゲインコントロール部２０のゲインを”１”に固定すること、すなわちゲインを初期設定する事項が記載されている（上記記載事項（オ））。
　引用文献５には、あらかじめ設定した値に対して電圧信号Ｖ１の印加時におけるＡＤ変換器４からのデータの積分値が許容誤差±εの範囲内になるように、ゲイン調整信号のデータをマイナス側又はプラス側に変更してＥＥＰＲＯＭ１０（メモリ）に書込むとの事項が記載されている。
　また、メモリに記憶されたデータの値を増減する場合、メモリからデータの値を読み出し、データの値を増減し、増減したデータの値をメモリに書き込むという手順で行うことは、周知の技術といえる。
　そして、引用発明では可変抵抗ＶＲが問題点として認識されている（上記記載事項（エ））ので、上記周知の技術をあわせみれば、引用発明において、可変抵抗ＶＲをなくすべく引用文献１及び５に記載された事項を採用するとともに、初期設定された内部定数を読み込むようにすることは、当業者にとって格別困難とはいえない。なお、引用文献５に記載された「許容誤差±εの範囲内になる」との事項と、本願発明の「一致する」との事項とは、表現として誤差を考慮したものか否かの違いであって、実質的に同じ意味と解し得る。
　よって、相違点５に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。
　
５．まとめ
　本願発明の全体構成により奏される作用効果は、引用発明、引用文献１〜８に記載された事項及び上記各周知の技術から当業者が予測できる範囲内のものである。
　したがって、本願発明は、引用発明、引用文献１〜８に記載された事項及び上記各周知の技術に基づいて、当業者が容易に発明をすることができたものである。
　
第６．むすび
　以上のとおり、本願発明については、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。