【事件の表示】
　平成１０年特許願第　４９２３７号「エミュレータを用いた論理検証方法」拒絶査定不服審判事件〔平成１１年　９月１７日出願公開、特開平１１−２５０１１５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続きの経緯
　本願は、平成１０年３月２日の出願であって、平成１７年１１月１８日付けで拒絶査定がされ、これに対して同年１２月２７日に拒絶査定不服審判が請求されるとともに手続補正書が提出されたものである。
　
第２　平成１７年１２月２７日付けの手続補正の却下について
　１　補正却下の決定の結論
　平成１７年１２月２７日付けの手続補正を却下する。
　
　２　理由
　（１）　補正後の本願発明
　本件補正後の本願の発明は、平成１７年１２月２７日付けで補正された特許請求の範囲の請求項１及び２に記載されたものと認められるところ、その請求項１に記載された発明（以下、「本願補正発明」という。）は、次のとおりのものである。
　「【請求項１】　開発対象の計算機の機能を模擬する模擬装置とその動作を制御するコントローラとからなるエミュレータと、開発対象の計算機の機能を模擬するソフトウェア・シミュレータとを用いた論理検証方法であって、
　エミュレータのコントローラにより、模擬装置にテスト・プログラムを実行させてエラー検出を行い、エラーを検出した時には模擬装置を停止させ、検出時点の実行サイクル数を記録し、
　模擬装置にテスト・プログラムを最初から実行させ、
　エラーが検出された時点より前の、所定の実行サイクル時点で模擬装置を停止させて、停止時点における模擬装置の全てのフリップフロップ及びＲＡＭの値をダンプさせ、
　ソフトウェア・シミュレータに、
　エミュレータからダンプされたフリップフロップ及びＲＡＭの値を読み込ませ、ソフトウェア・シミュレータ上の模擬装置の対応するフリップフロップ及びＲＡＭにロードさせ、
　ソフトウェア・シミュレータ上の模擬装置をその状態から動作させる
ことを特徴とする、エミュレータとソフトウェア・シミュレータとを用いた論理検証方法。」
　
　本件補正は、平成１７年１０月２７日付け手続補正書により補正された特許請求の範囲の請求項１に記載した発明を特定するために必要な事項である「エミュレータ」及び「ソフトウェア・シミュレータ」での処理をより具体的に限定する補正であり、平成１８年改正前特許法１７条の２第４項２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の特許請求の範囲の請求項に記載された発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法１７条の２第５項において準用する同法１２６条５項の規定に適合するか）について以下に検討する。
　
　（２）　引用例
　原査定の拒絶の理由で引用された特開平４−２１６１７４号公報（以下、「引用例」という。）には次の事項が図面と共に開示されている。（記載箇所は段落番号等で表示）
　ア　「【０００１】
【産業上の利用分野】この発明は、概略的には、論理回路のシミュレーション・システム、および、そのシミュレーション・プロセスをスピード・アップするための、ハードウエア・アクセラレータを用いてなる方法に向けられたものである。これをより詳細にいえば、エラーの状態またはその他の臨界的なシステムの状態に立ち至ったときに、自動的なエラー事象の分離およびトレースの準備をするために、ハードウエア・アクセラレータをソフトウエア・シミュレータと関連してランさせるための対話型の方法に関するものである。これを更に詳細にいえば、この発明は、ハードウエア・アクセラレータ上でエラー時点を分離した後、シュミレーションをソフトウエア・シュミレータに移して、問題の解析のために要求される所要の詳細なトレース情報を生成させるような機構に向けられたものである。
【０００２】
【従来の技術】大規模集積回路または超大規模集積回路（ＬＳＩおよびＶＬＳＩ）の設計においては、その回路の複雑さのために、チップまたは回路デバイスの生産を行う製造作業に実際に入るのに先だって、回路をシミュレートすることが必要とされている。更に、チップ上の回路デバイスの密度とともに回路チップの複雑さが増大するために、多くの可能性のある条件の下で、これらのデバイスの動作をシミュレートする必要性が更に重要になってきている。一般的にいえば、論理回路デバイスの性能および動作をシミュレートするためには、２種類のシミュレーション技術のいずれかを用いることが必要であった。
【０００３】これらの技術の一つで採用されているソフトウエア・シミュレーション・モデルは、ハードウエア論理の記述を受け入れ、また、所望の出力の状態および信号を生成させるために、一組の入力信号の記述をも受け入れるものである。
【０００４】他の代替的なものは、ハードウエア・モデリングである。しかしながら、ハードウエア・モデリングは、百万を超える論理ゲートを用いるような大規模な回路の設計には、その実用性が極めて乏しいものである。大規模なシステムの小さな部品以外の、外製論理モデルの物理的なサイズはハードウエア・モデリングを不可能にしている。初期のハードウエア・デバイスを用いるハードウエア・モデリングは、この問題に対する実際的な解決とはならない。特に、初期の技術的な部分でのコストは極めて高く、また、これらの部品の多くは再三にわたって改良されることが多いものである。このために、ハードウエア・モデリングの技術に対して相当なコストが付加されることになる。これに加えて、デバッグのプロセスにおいて、それ自体による問題が生じる。設計支援をもってしても、ＶＬＳＩの設計でデバッグをすることは困難である。
【０００５】また、過去何年かの間にソフトウエア・シミュレータが相当な進歩をしたとしても、ソフトウエア・シミュレーションにも重大な欠点もある。ソフトウエア・シミュレータの実行能力は、モデルのサイズに依存する程度が極めて高いものである。数万もの論理ゲートを有する回路デバイスのシミュレートをしようとすると、ソフトウエア・シミュレータは極めて遅くなる。特に、従来のソフトウエア・シミュレータによっても、それらで一般的に可能とされることは、フル・サイズのメインフレーム・マシンに対応する実行について、１秒当り数個のＣＰＵサイクルと等価の実行をすることだけである。このために、１秒当り何百万ものＣＰＵサイクルを実行するメインフレーム論理をシミュレートするときには、同じ時間内にソフトウエア・シミュレータでできることは、１０ＣＰＵサイクルそこそこの実行をシミュレートするだけであることが認められる。ＶＬＳＩの状態およびチップ生産のコストに基づいて必要になる徹底的なレベルでの検証のためには、これでは不十分なことは明らかである。特に、必要とされる検証の程度により、多くのテスト・ケースの発生を指示されることがある。かくして、数万ものテスト・ケースが多数であるようにみえたとしても、これは実際にはミリ秒単位のマシン動作に対応するだけであり、シミュレーションの結果を信頼する時間としては短かすぎるものである。
【０００６】
【発明が解決しようとする課題】かくして、ソフトウエア・シミュレーションおよびハードウエア・モデリングの双方に、大規模のＶＬＳＩ回路のためには限界があることが認められる。この問題に対する最も有望な解決策の一つは、ハードウエア支援されるシミュレーションの領域内にある。この方法では、プロセスの部分に対してハードウエア・アクセラレータが用いられる。ハードウエアに対する設計およびチップ生産の進行に先だって、シミュレーションのメジャー・サイクル（例えば、何１０億サイクルもの）をランさせるための機構が設けられる。また、ハードウエアで支援されるシミュレーションは、実際のハードウエアにおいて発見される問題を再現する能力を付与するためにも十分に高速なものである。その唯一の欠点は、問題を容易に隔離して、問題のデバッグに必要なトレース情報を収集する能力であった。この発明によれば、この後者の問題に対する解決が与えられる。
【０００７】より詳細には、ハードウエア支援されるシミュレーション（ハードウエア・アクセラレータ）によって、マシン・サイクルを迅速に実行するための機構が与えられる。しかしながら、エラーまたはその他の異常な事態が生じたときには、近接した時間インタバルでシーケンスにされている、種々のマシンの状態についての詳細なトレースを与えることは、これらのシステムにとっては実用的なことではない。これに対して、このような詳細なトレース情報は、ソフトウエア・シミュレータから容易に収集される。ただし、上で指摘されたように、リアルタイムで１秒当り数マシン・サイクル以上で解析をするためには、ソフトウエア・シミュレータの動作速度は不十分である。
【０００８】これに加えて、この発明で指摘されるような別の問題がある。即ち、ハードウエア・アクセラレータ・デバイスの効率的な利用という別の問題がある。これらのデバイスは高価になりがちであり、そのために、これらを連続的に動作できるようにすることが望ましい。しかしながら、エラーの指示またはその他のモデルの特殊性の結果として生じ得るような、詳細なトレース操作を必要とするいずれの種類のモードにおいてそれらを動作させるにしても、資源としてのハードウエア・アクセラレータを十分に使用したことにはならない。そこで、この発明によれば、ハードウエア・アクセラレータを効率的かつ効果的な態様で使用するという問題も指摘される。」
　イ　「【００２３】
【実施例】図１、図２、図３および図４（ここでは、集合的にフローチャートとして参照される）には、この発明に従って説明されるプロセスの全体的な流れ（フロー）を例示するフローチャートが構成されている。このフローチャートの左手部分には、ホストのテスト発生および比較プログラムの動作が例示されている。その右手部分には、ハードウエア・アクセラレータとホスト・コントロール・プログラムの動作が例示されている。点線で示されているものは、ホスト・プロセッサとハードウエア・アクセラレータとの間の相互作用点である。
【００２４】特に、ハードウエア・アクセラレータを動作させるのに先だって、複数個のテスト・ケースを用意することが必要である。これらのケースは、シミュレートされている特定の論理設計の実施のために設計される。これらのテスト・ケースに対する所望の応答も発生される。フローチャートで示されているように、テスト・ケースは記憶され（ステップ１０）、所望の応答も記憶される（ステップ１１）。初期的にある所定のモデルの状態も設定され、シミュレーションの開始に先だって記憶される。テスト・ケースおよびそれらに対する所望の応答は、好適には、時間的に先行して発生されて、ホスト・マシン内にキュー構成で記憶される（それぞれに、ステップ１０およびステップ１１）。これに続けて、テスト・ケースがハードウエア・アクセラレータに供給される（ダウンロードされる）。しかしながら、ホスト・マシンがビジーではなくて、ソフトウエア・シミュレータについて詳細なトレースのランをしているときには、ホスト・マシンまたはその他のマシンは、更に別のテスト・ケースおよび応答を受け取るように動作することができる。
【００２５】フローチャートにおけるステップ１５は、ハードウエア・アクセラレータを起動するか、または、その動作継続を許可する。ハードウエア・アクセラレータ内でモデル・エラーが検出されなかったときには（ステップ１６）、正常な処理が継続される（ステップ１７）。モデル・エラーが生じたときには、ハードウエア・アクセラレータが中断されて、該アクセラレータの状態が記憶される（ステップ２２）。この発明の特徴とすることは、ハードウエア・アクセラレータが周期的に中断されて（ステップ１７）、チェックポイント（ステップ１９および２０）および結果のデータ（ステップ１８）がホスト・マシン内に記憶され、新たなケースが供給されることである。一般的にいえば、チェックポイント・データの収集頻度は、結果のテスト・ケース・データに比べてかなり低い。経験的には、結果のテスト・ケース・データは、好適には、チェックポイント・データに比べて、約１０倍程頻繁に収集される。チェックポイント状態データは、好適には、チャネル・インタフェース（図６における３００）を通ってホスト・マシン（図６における１００）へと転送される。所望のチェック・ポイント状態データの転送に続いて、ハードウエア・アクセラレータには、更に多くのテスト・ケースが加えられて（ステップ１４）、再起動がなされる（ステップ１５）。
【００２６】ハードウエア・アクセラレータがランしていると同時に、ホスト・プロセッサにより結果データの検索がなされ（ステップ１２）、この結果データと記憶されている所望の応答との比較がなされる（ステップ１３）。ホスト・プロセッサ内で比較の動作が実行されている間、ハードウエア・アクセラレータは時間的に先行してランすることが許される。比較の不一致があるときには（ステップ１３）、ステップ２３に示されるように、この発明の機構の一つがトリガーされる。この時点において、中断信号がハードウエア・アクセラレータに送られて（ステップ２２）、現在のハードウエア・アクセラレータの動作を終了させる。そして、ハードウエア・アクセラレータの状態は所望に応じて記憶されて、その中断に先だってオフにされたときの状態において、該アクセラレータが再起動できるようにされる。または、ハードウエア・アクセラレータにおいてエラーの分離が一旦達成されると、異なるタスクまたはモデルに関連する新たな状態を割り当てることもできる。そして、ハードウエア・アクセラレータは、上述されたステップ２０において記憶されているようなチェック・ポイント状態にリセットされる。（ステップ２４）次いで、ハードウエア・アクセラレータは、該アクセラレータの状態およびそれがモデリングを行っているシステムの状態をモデルエラー直前の状態にするのに十分な時間にわたって動作される（ステップ２５）。これによって相当な時間量の節減がなされるけれども、もしこれがなければソフトウエア・シュミレータは前のチェック・ポイントからかなりの時間にわたってランしなければならない。次に、ハードウエア・アクセラレータの状態が、ソフトウエア・シミュレータに転送される（ステップ２６）。典型的には図６のホスト・マシン１００上でランしているソフトウエア・シミュレータが起動されて（ステップ２７）、エラーの指示をカバーするのに十分な時間にわたって動作するようにされる。このようにして、詳細なトレースの解析のために、小さなウインドウを適時に分離させることができる。上述のように、ソフトウエア・シミュレータによって最も容易に取り扱われるのが、この種の詳細なトレースの解析である。詳細なトレースの能力をもったソフトウエア・シミュレーションを開始することは、ステップ２７に示されている。ソフトウエア・シミュレーションの開始と同時に、ハードウエア・アクセラレータは、その中断前の状態、または、所望により、異なるタスクに関連した状態にさえも復元される（ステップ２８はオプションである）。これに次いで、ハードウエア・アクセラレータが再起動される。このことは、ステップ２８および２９にそれぞれに示されている。次に、ステップ１４および１５において指示された動作が生じるが、そこでは、典型的には、ハードウエア・アクセラレータおよびソフトウエア・シミュレータの双方が同時に動作しており、チェック・ポイント状態および結果データの記憶のため、ならびに、テスト・ケースのロード操作のために、ハードウエア・アクセラレータが周期的に中断される。
【００２７】ステップ１３で比較不一致が生じなければ、コントロールがステップ３０に戻されて、もし必要であればより多くのテスト・ケースが検索され、その後、コントロールがステップ２７に戻るようにされる。」
　
　前記ア及びイの記載によると、引用例には、
　「ハードウエア支援されるシミュレーションを行うハードウエア・アクセラレータ上でエラー時点を分離した後、シュミレーションをソフトウエア・シュミレータに移して、問題の解析のために要求される所要の詳細なトレース情報を生成させる、大規模集積回路または超大規模集積回路（ＬＳＩおよびＶＬＳＩ）の設計における論理回路のシミュレーション・プロセスをスピード・アップするための方法であって、
　特定の論理設計の実施のために設計されるテスト・ケースがハードウエア・アクセラレータに供給され、
　ハードウエア・アクセラレータを起動し（ステップ１５）、
　ハードウエア・アクセラレータが周期的に中断され（ステップ１７）、チェックポイント（ステップ１９および２０）および結果のデータ（ステップ１８）がホスト・マシン内に記憶され、
　結果データと記憶されている所望の応答との比較がなされ、比較の不一致があるときには（ステップ１３）、中断信号がハードウエア・アクセラレータに送られて（ステップ２２）、現在のハードウエア・アクセラレータの動作を終了させ、
　そして、ハードウエア・アクセラレータは、上述されたステップ２０において記憶されているようなチェック・ポイント状態にリセットされ（ステップ２４）、
　次いで、ハードウエア・アクセラレータは、該アクセラレータの状態およびそれがモデリングを行っているシステムの状態をモデルエラー直前の状態にするのに十分な時間にわたって動作され（ステップ２５）、
　次に、ハードウエア・アクセラレータの状態が、ソフトウエア・シミュレータに転送され（ステップ２６）、
　ステップ２７に示されているように、詳細なトレースの能力をもったソフトウエア・シミュレーションを開始する方法。」の発明（以下、「引用発明」という。）が記載されていると認められる。
　
　（３）　対比
　本願補正発明と引用発明とを対比する。
　引用発明のハードウエア支援されるシミュレーションを行う「ハードウエア・アクセラレータ」がシミュレーション対象の論理回路の機能を模擬する模擬装置とその動作を制御するコントローラからなる「エミュレータ」といえ、また、引用発明の「ソフトウエア・シュミレータ」がシミュレーション対象の論理回路の機能を模擬するものであることは、いずれも明らかであり、さらに、引用発明は、「ハードウエア・アクセラレータ上でエラー時点を分離した後、シュミレーションをソフトウエア・シュミレータに移して、問題の解析のために要求される所要の詳細なトレース情報を生成させる、大規模集積回路または超大規模集積回路（ＬＳＩおよびＶＬＳＩ）の設計における論理回路のシミュレーション・プロセスをスピード・アップするための方法」に関するものであり、論理回路のシミュレーションが、設計における開発対象である論理回路を構成する論理の検証を目的としていることは当業者にとって自明の事項であるから、引用発明は、「開発対象」の論理回路「の機能を模擬する模擬装置とその動作を制御するコントローラとからなるエミュレータと、開発対象」の論理回路「の機能を模擬するソフトウェア・シミュレータとを用いた論理検証方法」及び「エミュレータとソフトウェア・シミュレータとを用いた論理検証方法」に関するものといえる。
　引用発明のハードウエア・アクセラレータに供給される、特定の論理設計の実施のために設計される「テスト・ケース」は本願補正発明の「テスト・プログラム」に相当し、また、引用発明の、ハードウエア・アクセラレータを起動し、比較の不一致を検出する「結果データと記憶されている所望の応答との比較がなされ」る処理は、本願補正発明の「模擬装置にテスト・プログラムを実行させてエラー検出を行」う処理に相当し、さらに、当該処理が、エミュレータの模擬装置の動作を制御するコントローラにより制御されること、及び、後続する処理において、「ハードウエア・アクセラレータは、該アクセラレータの状態およびそれがモデリングを行っているシステムの状態をモデルエラー直前の状態にする」ように動作される引用発明において、結果データと記憶されている所望の応答と不一致検出時の実行サイクル数を記憶しておくことは、いずれも当業者にとって明らかな事項であるから、引用発明の「ハードウエア・アクセラレータを起動し（ステップ１５）、」「結果データと記憶されている所望の応答との比較がなされ、比較の不一致があるときには（ステップ１３）、中断信号がハードウエア・アクセラレータに送られて（ステップ２２）、現在のハードウエア・アクセラレータの動作を終了させ」る処理は、本願補正発明の「エミュレータのコントローラにより、模擬装置にテスト・プログラムを実行させてエラー検出を行い、エラーを検出した時には模擬装置を停止させ、検出時点の実行サイクル数を記録」する処理に相当するといえる。
　引用発明の「ハードウエア・アクセラレータは、該アクセラレータの状態およびそれがモデリングを行っているシステムの状態をモデルエラー直前の状態にするのに十分な時間にわたって動作され」る処理が模擬装置にテスト・プログラムを実行させる処理であること、また、当該処理において、「モデルエラー直前」の時点が「エラーが検出された時点より前の、所定の実行サイクル時点」であること、さらに、問題の解析のために要求される所要の詳細なトレース情報を生成させるために、ハードウエア・アクセラレータの状態をソフトウエア・シミュレータに転送する処理をハードウエア・アクセラレータを停止させて行うことは、いずれも当業者にとって明らかな事項であるから、引用発明の「ハードウエア・アクセラレータは、該アクセラレータの状態およびそれがモデリングを行っているシステムの状態をモデルエラー直前の状態にするのに十分な時間にわたって動作され」る処理は、本願補正発明の「模擬装置にテスト・プログラムを」「実行させ、」「エラーが検出された時点より前の、所定の実行サイクル時点で模擬装置を停止させ」る処理に相当するといえる。
　ソフトウエア・シュミレータに、問題の解析のために要求される所要の詳細なトレース情報を生成させるための引用発明において、ソフトウエア・シミュレータに転送されるハードウエア・アクセラレータの状態が、ハードウエア・アクセラレータの模擬装置を構成するすべての構成要素の値を意味することは明らかであり、さらに、論理回路がフリップフロップ及びＲＡＭを構成要素として構成されること、また、ハードウエア・アクセラレータの状態を得る処理を「ダンプ」と呼称し、ソフトウエア・シミュレータに転送されたハードウエア・アクセラレータの状態が、ソフトウェア・シミュレータに読み込まれ、ソフトウェア・シミュレータ上の模擬装置の対応する構成要素にロードされることは、いずれも技術常識といえるから、引用発明のモデルエラー直前の状態において、「ハードウエア・アクセラレータの状態が、ソフトウエア・シミュレータに転送され」る処理は、「停止時点における模擬装置の全てのフリップフロップ及びＲＡＭの値をダンプさせ、ソフトウェア・シミュレータに、エミュレータからダンプされたフリップフロップ及びＲＡＭの値を読み込ませ、ソフトウェア・シミュレータ上の模擬装置の対応するフリップフロップ及びＲＡＭにロードさせ」る処理に相当するといえる。
　ハードウエア・アクセラレータの状態がソフトウエア・シミュレータに転送された後の、引用発明の「詳細なトレースの能力をもったソフトウエア・シミュレーションを開始する」処理は、本願補正発明の「ソフトウェア・シミュレータ上の模擬装置をその状態から動作させる」処理に相当するといえる。
　
　以上を踏まえると、両者の一致点及び相違点は以下のとおりである。
【一致点】　開発対象の機能を模擬する模擬装置とその動作を制御するコントローラとからなるエミュレータと、開発対象の機能を模擬するソフトウェア・シミュレータとを用いた論理検証方法であって、
　エミュレータのコントローラにより、模擬装置にテスト・プログラムを実行させてエラー検出を行い、エラーを検出した時には模擬装置を停止させ、検出時点の実行サイクル数を記録し、
　模擬装置にテスト・プログラムを実行させ、
　エラーが検出された時点より前の、所定の実行サイクル時点で模擬装置を停止させて、停止時点における模擬装置の全てのフリップフロップ及びＲＡＭの値をダンプさせ、
　ソフトウェア・シミュレータに、
　エミュレータからダンプされたフリップフロップ及びＲＡＭの値を読み込ませ、ソフトウェア・シミュレータ上の模擬装置の対応するフリップフロップ及びＲＡＭにロードさせ、
　ソフトウェア・シミュレータ上の模擬装置をその状態から動作させる、エミュレータとソフトウェア・シミュレータとを用いた論理検証方法。
【相違点】
　相違点１：　本願補正発明が「計算機」を開発対象とした論理検証方法であるのに対し、引用発明が「論理回路」を開発対象とした論理検証方法である点。
　相違点２：　エラーが検出された時点より前の、所定の実行サイクル時点での模擬装置の状態を得るために、本願補正発明が模擬装置にテスト・プログラムを「最初から」実行させているのに対し、引用発明が、ハードウエア・アクセラレータを周期的に中断させ、チェックポイントおよび結果のデータを記憶し、ハードウエア・アクセラレータを記憶されているチェック・ポイント状態にリセットして、チェックポイントの時点から実行させている点。
　
　（４）　当審の判断
　ａ　相違点１について
　計算機が論理回路で構成されていることは明らかな事項であり、また前掲アの段落【０００５】に示されるように引用発明は「１秒当り何百万ものＣＰＵサイクルを実行するメインフレーム論理をシミュレートする」、すなわち、計算機といえるメインフレームにおける処理をシミュレートする場合の問題点を解決するためのものであるから、引用発明を「計算機」を開発対象とした論理検証方法とすることは実質的な相違とはいえない。
　
　ｂ　相違点２
　引用発明において、ハードウエア・アクセラレータを周期的に中断させ、チェックポイントおよび結果のデータを記憶し、ハードウエア・アクセラレータを記憶されているチェック・ポイント状態にリセットして、チェックポイントの時点から実行させる処理は、エラーが検出された時点より前の、所定の実行サイクル時点での模擬装置の状態を得るための処理であり、模擬装置にテスト・プログラムを「最初から」実行させる処理により同様の状態が得られることは当業者にとって自明の事項であるから、引用発明において、模擬装置にテスト・プログラムを「最初から」実行させて、エラーが検出された時点より前の、所定の実行サイクル時点での模擬装置の状態を得ることは当業者が容易に想到し得ることといえる。
　
　そして、これらの相違点１及び２を総合的に考慮しても当業者が容易になし得ることといえ、一方、本願補正発明の奏する効果は、引用例に記載された発明から想定できる程度のものにすぎず、格別なものとはいえない。
　したがって、本願補正発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものである。
　
　なお、エミュレータといえるハードウエア・アクセラレータ及びソフトウエア・シミュレータのそれぞれにおいて論理検証を行うことは、引用例の前掲アの段落【０００５】、及び段落【０００６】ないし【０００８】に示されるように周知技術であり、独立して動作するハードウエア・アクセラレータ及びソフトウエア・シミュレータはいずれも周知であるから、独立して動作するハードウエア・アクセラレータ及びソフトウエア・シミュレータを用い、ソフトウエア・シミュレータに転送されるハードウエア・アクセラレータの状態を表すデータのみを両者の接点として引用発明を実施することは当業者が適宜なし得る事項といえる。
　
　（５）　むすび
　以上のとおり、本件補正は、平成１８年改正前特許法１７条の２第５項で準用する同法１２６条５項の規定に違反するものであり、特許法１５９条１項で準用する同法５３条１項の規定により却下されるべきものである。
　
第３　本願発明について
　１　平成１７年１２月２７日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１７年１０月２７日付けで補正された特許請求の範囲の請求項１に記載された以下のとおりのものである。
　「【請求項１】　開発対象の計算機の機能を模擬する模擬装置と、その動作を制御するコントローラとからなるエミュレータと、開発対象の計算機の機能を模擬するソフトウェア・シミュレータとにおいて、
　エミュレータのコントローラに、
模擬装置にテスト・プログラムを実行させ、エラーを検出した時には模擬装置を停止させ、検出時点の実行サイクル数を記録し、
模擬装置にテスト・プログラムを最初から実行させ、
エラーが検出された時点より前の、所定の実行サイクル時点で模擬装置を停止させて、停止時点における模擬装置の全てのフリップフロップ及びＲＡＭの値をダンプさせ、
　ソフトウェア・シミュレータに、
エミュレータからダンプされたデータを読み込んで、
ソフトウェア・シミュレータ上の模擬装置の対応するフリップフロップ及びＲＡＭにロードさせ、
その状態から動作させる
ことを特徴とする、エミュレータとソフトウェア・シミュレータとを用いた論理検証方法。」
　
　２　引用例
　原査定の拒絶の理由に引用された引用例、及びその記載事項は、前記「第２　２（２）」に記載したとおりである。
　
　３　対比・判断
　本願発明は、前記第２で検討した本願補正発明から「エミュレータ」及び「ソフトウェア・シミュレータ」での処理をより具体的にする限定を省いたものである。
　そうすると、本願発明の構成要件をすべて含み、更に他の構成要件を付加したものに相当する本願補正発明が、前記「第２　２」で判断したとおり、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
　４　むすび
　以上のとおり、本願発明は、引用例に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。