【事件の表示】
　平成　８年特許願第２２３９８３号「半導体素子のキャパシタ製造方法」拒絶査定不服審判事件〔平成　９年　５月　６日出願公開、特開平　９−１２１０３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成８年８月２６日（優先権主張　１９９５年９月１日、韓国）の出願であって、平成１７年１０月４日付けで拒絶査定がなされ、これに対して平成１８年１月４日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において、平成２０年１月１５日付けで審尋がなされ、その後同年４月１５日に回答書が提出されたものである。
　
２．平成１８年１月４日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１８年１月４日付けの手続補正を却下する。
　
　［理由］
（１）本件補正の内容
　補正前の請求項１ないし４を補正後の請求項１ないし３と補正するものであって、補正後の請求項１は以下のとおりである。
「【請求項１】　ストレージ電極の形成された半導体基板上にＴａ2Ｏ5膜を形成する第１段階と、
　前記Ｔａ2Ｏ5膜の形成された前記半導体基板に２００℃〜４００℃の温度でＵＶ−Ｏ3アニーリングを施す第２段階と、
　前記第１段階及び第２段階を一回以上繰り返し施す第３段階と、
　前記第３段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階とを含み、
　前記第１段階における前記Ｔａ2Ｏ5膜の厚さは１０Å〜５００Åであることを特徴とする半導体素子のキャパシタ製造方法。」
　
（２）本件補正の内容の整理
補正事項を整理すると以下のとおりである。
（ａ）補正事項１
　補正前の請求項１に「前記第１段階における前記Ｔａ2Ｏ5膜の厚さは１０Å〜５００Åである」を追加すること。
（ｂ）補正事項２
　補正前の請求項３を削除すること。
（ｃ）補正事項３
　補正前の請求項４を補正後の請求項３と補正すること。
　
（３）本件補正についての検討
（３−１）補正の目的の適否及び新規事項の追加について
（ａ）補正事項１について
　補正事項１についての補正は、補正前の請求項１の「第１段階」で形成される「Ｔａ2Ｏ5膜」の膜厚を限定するものであって、特許請求の範囲の減縮を目的とする。
　また、願書に最初に添付した明細書の【００１５】には、「前記第１段階における前記Ｔａ2Ｏ5膜の厚さは１０Å〜５００Åで形成することが望ましい。」と記載されているから、補正事項１についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
（ｂ）補正事項２について
　補正事項２についての補正は、補正前の請求項３を削除することであるから、請求項の削除を目的とするものである。
（ｃ）補正事項３について
　補正事項３についての補正は、補正前の請求項３を削除することに伴い、補正前の請求項４を補正後の請求項３に繰り上げるものであるが、補正後の請求項３が引用する請求項１は、上記（ａ）に記載したとおり、特許請求の範囲の減縮がなされているから、結果として、補正後の請求項３も補正前の請求項４に対して特許請求の範囲の減縮がなされているものである。
　
　したがって、補正事項１ないし３についての補正を含む本件補正は、特許法第１７条の２第４項第１号及び第２号に掲げる事項を目的とし、同法同条第３項に規定する要件を満たすものである。
　
　ここで、補正事項１及び３についての補正を含む本件補正は、特許法第１７条の２第３項に規定する要件を満たし、かつ同法同条第４項第２号に掲げる事項（特許請求の範囲の減縮）を目的とするものであるから、本件補正について、同法同条第５項で準用する同法第１２６条第５項の規定に適合するか否かについて更に検討する。
　
（３−２）独立特許要件の検討
（３−２−１）刊行物に記載された発明
　刊行物１．　特開平２−２８３０２２号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された特開平２−２８３０２２号公報には、「半導体装置の製造方法」（発明の名称）に関して、第２、５、１０図とともに以下の事項が記載されている。
「【産業上の利用分野】
本発明は半導体装置の製造方法に関し、詳しくは、信頼性と容量が極めて高いキャパシタを有する半導体装置の製造方法に関する。」（第１頁右下欄第８行ないし第１１行）
「【課題を解決するための手段】
　従来技術の問題点を克服するため、本発明は、酸素でなくオゾンを含む雰囲気において水銀ランプを照射しながら、熱処理をした。このオゾンは熱処理部と別に設けられたオゾン生成器により生成され、それを輸送して上記熱処理部に導入した。このオゾン濃度が５体積％以上で従来技術に比べて、飛躍的に著しい効果を得ることができた。また、オゾン濃度が７体積％以上では特に、著しい効果を得ることができた。更に、酸化タンタル膜の欠陥密度は４００℃以上、望ましくは、７００℃以上の乾燥酸化性雰囲気での熱処理を行なうことにより著しく減少させることができた。特に、５ｆＦ／μｍ２以上の容量領域となる膜厚ではこの方法により著しい耐圧向上、欠陥密度の低減、長期信頼性の改善が得られた。
【作用】
　本発明者は、従来技術によって形成された酸化タンタル膜中には大量の酸素空位が存在し、これがリーク電流の原因になると考えた。本発明が従来技術に比較して、短時間にリーク電流が減少するのは、オゾン分子が酸素分子に比較して３１０ｎｍ以下の波長においてはるかに大きい吸収断面積を持っている（例えば、主波長が１８５ｎｍと２５４ｎｍの低圧水銀ランプなど）ため、オゾンの光分解により励起酸素原子（一重項励起状態：Ｏ（1Ｄ））が大量に生成し、これが酸素空位と反応し、酸素空位が減少し、リーク電流が減少することによるためと推定される。」（第２頁右上欄第１０行ないし左下欄第１７行）
「実施例１
　第２図（ａ）−（ｄ）は本実施例の製造プロセスを模式的断面図を用いて示したものである。第２図（ａ）はシリコン半導体基板１上に熱酸化膜２を形成し、その１領域の絶縁膜を除去する。次に、多結晶シリコン膜３を形成した後、パターニング後、絶縁膜２上にて加工しキャパシタの下部電極を形成する。第２図（ｂ）は、この多結晶シリコン層３をＡＰ洗浄した後の状態を示している。表面に約１〜２ｎｍのシリコン酸化膜４が形成される。このシリコン酸化膜は、他の方法、例えば、熱酸化もしくはプラズマ酸化などによっても形成することができる。第２図（ｃ）はこのシリコン酸化膜上に酸化タンタル５を化学気相成長させた状態を示している。この際、ソースとしてＴａ（ＯＣ2Ｈ5）5を窒素でバブリングして、これを酸素ガス雰囲気中で４００℃の温度で熱分解させて酸化タンタル膜５を８ｎｍ堆積させる。次に、オゾンを含むガス雰囲気において水銀ランプを照射しながら３０分のアニールを行なう。基板温度は３００℃，オゾン濃度は７ｖ％，ＵＶ照度は２００ｍｗ／ｃｍ2の条件で行った。次に、乾燥酸化性雰囲気において８００℃でアニールを行なう。第２図（ｄ）は、酸化タンタル５上にタングステン電極６を形成した状態を示している。このキャパシタの電流−電圧特性を図１に示す（２−ｓｔｅｐとして示す。）第１図（ａ）はゲート電極に正電圧、第１図（ｂ）はゲート電極に負電圧を印加した場合である。比較として、オゾンを含むガス雰囲気において水銀ランプを照射しながら３００℃で３０分のアニールのみを行なった後、タングテン電極を形成したもの（ＵＶ−Ｏ3として示す）、乾燥酸化性雰囲気における８００℃のアニールのみを行なってタングステン電極を形成したもの（ＤＲＹ−Ｏ2として示す）を比較として示す。これより、２段階の熱処理を行なったものが、もっともリーク電流が減少することがわかる。」（第３頁第１９行ないし右下欄第１５行）
「酸化タンタル膜厚が増加するにつれ、第一のＵＶ−Ｏ3熱処理時間を長くすることにより、リーク電流は十分減少するのは、酸化タンタル膜中の酸素空位を修復する過程は、励起酸素原子の膜中での拡散が律速過程であるたである。」（第４頁左上欄第１３行ないし第１７行）
「第５図は酸化タンタル膜厚が２０ｎｍの場合のキャパシタの絶縁耐圧の分布をしめしたものである。測定に用いたキャパシタは、キャパシタ面積が０．５ｃｍ2であり、ライン幅が１．５、間隔が１．０μｍの櫛型キャパシタである。キャパシタ構造は第５図（ａ）内に示している。酸化タンタル５を多結晶シリコン３上に形成する。この際、酸化タンタル５を多結晶シリコン３の界面にＳｉＯ2層４ができる。また、特定の熱処理をした後、タングステン６を形成し、パターニングし、キャパシタとする。測定キャパシタ数は４５ケである。第５図（ａ）は２−ｓｔｅｐアニール処理を行なったキャパシタ、第５図（ｂ）はＵＶ−Ｏ3アニールだけの処理を行なったキャパシタの場合である。２−ｓｔｅｐアニールの場合の欠陥は極めて少なく、２段階の熱処理が極めて効果があることがわかる。同様に、乾燥酸化性雰囲気における８００℃のアニールのみの場合にも欠陥密度を減少させる効果があるが、耐圧向上という点では十分でない。」（第４頁右上欄第１２行ないし左下欄第１１行）
「（実施例４）
　本実施例では実施例１において示された、キャパシタをダイナミックＭＯＳメモリに適用した例について示す。第１０図は積層型メモリセルを有するダイナッミクメモリ素子の断面構造図を示している。
　第一導電型の基板２０１上にメモリセルが形成されている。メモリセルトランジスタのソース、ドレインは第２導電型の高濃度拡散層２０２よりなる。２０３はワード線はであり、タングステンシリサイドを用いたポリサイド構造となっている。２０５は蓄積キャパシタの下部電極であり、多結晶シリコン層よりなる。蓄積キャパシタの誘電膜は２０６の二酸化シリコンと２０７の酸化タンタルの積層膜からなっている。蓄積電極の上部電極は２０８のタングステンよりなっている。本発明のキャパシタを本実施例の積層型ダイナミックメモリに適用することにより、極めて高集積のメモリ素子を製造することができる。」（第６頁左下欄第７行ないし右下欄第５行）
　上記摘記事項には、「酸化タンタル」としか記載されていないが、第５図には、「Ｔａ2Ｏ5」と記載されていることから、刊行物１において、「酸化タンタル」と称しているものは、「Ｔａ2Ｏ5」であると認められる。また、「乾燥酸化性雰囲気」について、実施例１では具体的なものが明記されていないものの、刊行物１には、実施例１の比較の対象として、「乾燥酸化性雰囲気における８００℃のアニールのみを行なってタングステン電極を形成したもの（ＤＲＹ−Ｏ2として示す）」（第３頁右下欄第１１行ないし第１３行）との記載があるから、「乾燥酸化性雰囲気」が、「乾燥酸素雰囲気」を意味していることは明らかである。
　よって、刊行物１には、以下の発明が記載されている。
「蓄積キャパシタの下部電極が形成された第一導電型の基板にＴａ2Ｏ5膜を形成する段階と、
　前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階と、
　前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階とを含み、
　Ｔａ2Ｏ5膜を形成する段階におけるＴａ2Ｏ5膜の厚さは３０ｎｍ以下であることを特徴とするダイナミックメモリ素子のキャパシタの製造方法。」
　
　刊行物２．　特開平７−１６９９１７号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された特開平７−１６９９１７号公報には、「キャパシタの製造方法」（発明の名称）に関して、図１及び１１とともに以下の事項が記載されている。
「【０００６】図１はＭＩＳキャパシタに関し酸素アニール温度に対してリーク電流が、10-8Ａ／cm2に達する印加電圧で定義した耐圧とキャパシタの容量を示したものである。アニール温度が高くなるにつれて耐圧は向上するが、容量は低下していく。従って容量の大きいキャパシタを得るためには界面酸化膜，界面窒化膜あるいは下部電極を酸化することなく、酸化タンタル膜中に混入する炭素を取り除き、酸素欠陥を補うアニール方法が必要である。
【０００７】
【課題を解決するための手段】上記の問題点は形成した酸化タンタル膜を初め酸素あるいは二窒化酸素を0.1％以上含む雰囲気中で、６００℃以上７５０℃以下の温度でアニールして膜中に混入した炭素を取り除き、次いで非酸化性雰囲気中７００℃以上１０００℃以下の範囲にて第一の熱処理より高温でアニールして膜を結晶化することにより達成できる。」
「【００２４】（実施例５）酸化タンタル膜形成後第一の熱処理を行って不純物炭素を除去し、酸素欠陥を修復した後、再び酸化タンタル膜を形成して第一の熱処理を行う行程を一回以上繰返し行い最後に第二の熱処理を行った場合、更に高耐圧のキャパシタを得ることができた。
【００２５】図１１に１０ｎｍの酸化タンタル層を１〜４回に分けて形成し、その都度700℃の酸素アニールを行い、最後に８５０℃のアルゴンアニールを行って形成したキャパシタの耐圧を示した。膜形成を細かく分けて行うほど不純物炭素や酸素欠陥の少ない酸化タンタル層が得られ耐圧が向上した。」
　
（３−２−２）対比・判断
　平成１８年１月４日付けで補正された請求項１に係る発明（以下、「補正発明」という。）と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。
　
（ａ）刊行物発明の「蓄積キャパシタの下部電極」は、補正発明の「ストレージ電極」に相当する。
（ｂ）刊行物発明の「第一導電型の基板」は、実施例４では「半導体基板」であることは明記されていないが、実施例１に示されるように「シリコン半導体基板」のような半導体基板であることは明らかであるから、補正発明の「半導体基板」に相当する。
（ｃ）刊行物発明の「前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階」は、補正発明の「前記Ｔａ2Ｏ5膜の形成された前記半導体基板に２００℃〜４００℃の温度でＵＶ−Ｏ3アニーリングを施す第２段階」に相当する。
（ｄ）刊行物発明の「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」は、補正発明の「前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」に相当し、刊行物発明の「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」は、「前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階」の後に行われるから、補正発明の「前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」が、補正発明の「第２段階」の後に行われることと対応している。
（ｅ）刊行物発明の「Ｔａ2Ｏ5膜を形成する段階におけるＴａ2Ｏ5膜の厚さは３０ｎｍ以下である」ことは、補正発明の「前記第１段階における前記Ｔａ2Ｏ5膜の厚さは１０Å〜５００Åである」ことに相当する。
（ｆ）刊行物発明の「ダイナミックメモリ素子のキャパシタの製造方法」は、半導体装置の製造方法に関するものであるから、補正発明の「半導体素子のキャパシタの製造方法」に相当する。
　
   　したがって、補正発明と刊行物発明とは、
　「ストレージ電極の形成された半導体基板上にＴａ2Ｏ5膜を形成する第１段階と、
　前記Ｔａ2Ｏ5膜の形成された前記半導体基板に２００℃〜４００℃の温度でＵＶ−Ｏ3アニーリングを施す第２段階と、
　前記第２段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階とを含み、
　前記第１段階における前記Ｔａ2Ｏ5膜の厚さは１０Å〜５００Åであることを特徴とする半導体素子のキャパシタ製造方法。」
である点で一致し、以下の点で相違する。
　
相違点
　補正発明は、「前記第１段階及び第２段階を一回以上繰り返し施す第３段階と、　前記第３段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」を備えているのに対して、刊行物発明は、補正発明の「第１段階」及び「第２段階」に相当する「蓄積キャパシタの下部電極が形成された第一導電型の基板にＴａ2Ｏ5膜を形成する段階と、　前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階と」を備えているものの、これらの段階を一回以上繰り返す段階を備えておらず、「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」を当該一回以上繰り返す段階の後に行うことを備えていない点。
　
　以下、相違点について検討する。
　刊行物２には、「従って容量の大きいキャパシタを得るためには・・・酸化タンタル膜中に混入する炭素を取り除き、酸素欠陥を補うアニール方法が必要である。」（【０００６】）、「（実施例５）酸化タンタル膜形成後第一の熱処理を行って不純物炭素を除去し、酸素欠陥を修復した後、再び酸化タンタル膜を形成して第一の熱処理を行う行程を一回以上繰返し行い最後に第二の熱処理を行った場合、更に高耐圧のキャパシタを得ることができた。」（【００２４】）、「図１１に１０ｎｍの酸化タンタル層を１〜４回に分けて形成し、その都度700℃の酸素アニールを行い、最後に８５０℃のアルゴンアニールを行って形成したキャパシタの耐圧を示した。膜形成を細かく分けて行うほど不純物炭素や酸素欠陥の少ない酸化タンタル層が得られ耐圧が向上した。」（【００２５】）と記載されているから、「酸素アニール」を行うことで、酸化タンタル膜中に混入する炭素を取り除くとともに、酸素欠陥を修復することが開示され、しかも、この「酸素アニール」は、「膜形成を細かく分けて行うほど不純物炭素や酸素欠陥の少ない酸化タンタル層が得られ」ることが示されている。つまり、不純物炭素を除去するとともに、酸素欠陥を修復するための酸素アニールを行う工程を、膜形成を細かく分けて一回以上繰り返し行うことが示されている。
　一方、刊行物発明の「前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階」は、酸素ではなくＵＶ−Ｏ3を用いている点で、刊行物２に記載の「酸素アニール」とは異なるものの、「本発明が従来技術に比較して、短時間にリーク電流が減少するのは、オゾン分子が酸素分子に比較して３１０ｎｍ以下の波長においてはるかに大きい吸収断面積を持っている（例えば、主波長が１８５ｎｍと２５４ｎｍの低圧水銀ランプなど）ため、オゾンの光分解により励起酸素原子（一重項励起状態：Ｏ（1Ｄ））が大量に生成し、これが酸素空位と反応し、酸素空位が減少し、リーク電流が減少することによるためと推定される。」（第２頁左下欄第８行ないし第１７行）と記載されているように、酸素を補い、酸素空位を消失させることを目的としているから、その目的、作用・効果の点においては、刊行物２の「酸素アニール」とは何ら異なるところはなく、しかも、「酸化タンタル膜厚が増加するにつれ、第一のＵＶ−Ｏ3熱処理時間を長くすることにより、リーク電流は十分減少するのは、酸化タンタル膜中の酸素空位を修復する過程は、励起酸素原子の膜中での拡散が律速過程であるた（め）である。」（第４頁左上欄第１３行ないし第１７行）と記載されているように、酸素空位を修復する過程は、膜厚に依存するものであることが示唆されており、熱処理時間が短ければ、膜厚によっては、十分に酸素空位を修復できないことは当業者には容易に理解できる技術事項である。そして、刊行物２には、酸素欠陥を修復するための「酸素アニール」が、膜厚を細かく分けて一回以上繰り返して行うことで、酸素欠陥が少ない酸化タンタル膜を形成できることが示されているから、刊行物発明において、ＵＶ−Ｏ3アニールによる酸素空位を修復する過程が励起酸素原子の膜中での拡散が律速過程であること、及び酸素空位の修復を十分なものとすることを考慮して、「蓄積キャパシタの下部電極が形成された第一導電型の基板にＴａ2Ｏ5膜を形成する段階と、　前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階と」を一回以上繰り返し行い、その後に、「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」を行うようにすることで、補正発明の如く、「前記第１段階及び第２段階を一回以上繰り返し施す第３段階と、　前記第３段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」を備えるものとすることは当業者が容易になし得たものである。
　
　したがって、補正発明は、刊行物１及び２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、補正発明は、特許出願の際独立して特許を受けることができない。
　　
（３−３）むすび
　よって、補正発明を含む本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合しないものであり、適法でない補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１８年１月４日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし４に係る発明は、平成１６年１１月２４日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし４に記載された事項により特定されるものであり、そのうちの請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】　ストレージ電極の形成された半導体基板上にＴａ2Ｏ5膜を形成する第１段階と、
　前記Ｔａ2Ｏ5膜の形成された前記半導体基板に２００℃〜４００℃の温度でＵＶ−Ｏ3アニーリングを施す第２段階と、
　前記第１段階及び第２段階を一回以上繰り返し施す第３段階と、
　前記第３段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階とを含むことを特徴とする半導体素子のキャパシタ製造方法。」
　
４．刊行物記載の発明
　刊行物１には、上記「２．（３−２−１）刊行物に記載された発明」の「刊行物１．」及び「刊行物２．」に記載されるとおりの事項が記載され、刊行物１には、以下の発明が記載されている。
「蓄積キャパシタの下部電極が形成された第一導電型の基板にＴａ2Ｏ5膜を形成する段階と、
　前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階と、
　前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階とを含むことを特徴とするダイナミックメモリ素子のキャパシタの製造方法。」
　
５．対比・判断
　本願発明と刊行物発明とを対比検討する。
　
（ａ）刊行物発明の「蓄積キャパシタの下部電極」は、本願発明の「ストレージ電極」に相当する。
（ｂ）刊行物発明の「第一導電型の基板」は、実施例４では「半導体基板」であることは明記されていないが、実施例１に示されるように「シリコン半導体基板」のような半導体基板であることは明らかであるから、本願発明の「半導体基板」に相当する。
（ｃ）刊行物発明の「前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階」は、本願発明の「前記Ｔａ2Ｏ5膜の形成された前記半導体基板に２００℃〜４００℃の温度でＵＶ−Ｏ3アニーリングを施す第２段階」に相当する。
（ｄ）刊行物発明の「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」は、本願発明の「前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」に相当し、刊行物発明の「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」は、「前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階」の後に行われるから、本願発明の「前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」が、本願発明の「第２段階」の後に行われることと対応している。
（ｅ）刊行物発明の「ダイナミックメモリ素子のキャパシタの製造方法」は、半導体装置の製造方法に関するものであるから、補正発明の「半導体素子のキャパシタの製造方法」に相当する。
　
   　したがって、補正発明と刊行物発明とは、
　「ストレージ電極の形成された半導体基板上にＴａ2Ｏ5膜を形成する第１段階と、
　前記Ｔａ2Ｏ5膜の形成された前記半導体基板に２００℃〜４００℃の温度でＵＶ−Ｏ3アニーリングを施す第２段階と、
　前記第２段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階とを含むことを特徴とする半導体素子のキャパシタ製造方法。」
である点で一致し、以下の点で相違する。
　
相違点
　本願発明は、「前記第１段階及び第２段階を一回以上繰り返し施す第３段階と、　前記第３段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」を備えているのに対して、刊行物発明は、本願発明の「第１段階」及び「第２段階」に相当する「蓄積キャパシタの下部電極が形成された第一導電型の基板にＴａ2Ｏ5膜を形成する段階と、　前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階と」を備えているものの、これらの段階を一回以上繰り返す段階を備えておらず、当該一回以上繰り返す段階の後に、「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」を行うことを備えていない点。
　
　以下、相違点について検討する。
　上記２．「（３−２−２）対比・判断」において検討したとおり、刊行物２には、不純物炭素を除去するとともに、酸素欠陥を修復するための酸素アニールを行う工程を、膜形成を細かく分けて一回以上繰り返し行うことが示されており、刊行物発明における「前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階」は、酸素空位を修復すること、つまり酸素欠陥を修復するという目的、作用・効果の点で、刊行物２の「酸素アニール」とは何ら異なるものではなく、しかも、刊行物１には、酸素空位を修復する過程は、励起酸素原子の膜中での拡散が律速過程であることが示されており、熱処理時間が短ければ、膜厚によっては、十分に酸素空位を修復できないことは当業者には容易に理解できる技術事項であるから、刊行物発明において、ＵＶ−Ｏ3アニールによる酸素空位を修復する過程が励起酸素原子の膜中での拡散が律速過程であること、及び酸素空位の修復を十分なものとすることを考慮して、「蓄積キャパシタの下部電極が形成された第一導電型の基板にＴａ2Ｏ5膜を形成する段階と、　前記Ｔａ2Ｏ5膜の形成された基板に３００℃の温度でＵＶ−Ｏ3アニールする段階と」を一回以上繰り返し行い、その後に、「前記基板を乾燥酸素雰囲気中、８００℃でアニールする段階」を行うようにすることで、本願発明の如く、「前記第１段階及び第２段階を一回以上繰り返し施す第３段階と、　前記第３段階後、前記半導体基板を６００℃〜８００℃の温度でドライ−Ｏ2アニーリングする第４段階」を備えるものとすることは当業者が容易になし得たものである。
　
　したがって、本願発明は、刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項２ないし４に係る発明について検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。