【事件の表示】
　特願２０００−　２０８２３「薄膜半導体装置の製造方法、及び薄膜半導体装置」拒絶査定不服審判事件〔平成１３年　８月　３日出願公開、特開２００１−２１０８２８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１２年１月２８日の出願であって、平成１７年１２月２８日付けで拒絶査定がなされ、これに対し、平成１８年２月８日に拒絶査定に対する審判請求がなされるとともに、同年３月１０日付けで手続補正がなされ、その後、当審において、平成２０年１月１５日付けで審尋がなされ、同年３月１９日に回答書が提出されたものである。
　　
第２　平成１８年３月１０日付けの手続補正（以下、「本件補正」という。）についての補正却下の決定
［補正却下の決定の結論］
　平成１８年３月１０日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、補正前の請求項１ないし１４を、補正後の請求項１ないし１０と補正するものである。
　そして、そのうち、請求項１についての補正は、以下のとおりである。
　補正前の請求項１を、補正後の請求項１の「【請求項１】　基板上に形成された結晶性半導体膜を半導体装置のチャンネル形成領域として活用している完全空乏型薄膜半導体装置の製造方法に於いて、
　基板上に低圧化学気相堆積法にて多結晶の半導体膜を堆積する堆積工程と、
　前記半導体膜上の少なくともチャネル形成領域を除く領域にイオン注入保護膜を形成する保護膜形成工程と、
　前記半導体膜の少なくとも前記チャネル形成領域に、前記半導体膜の上方から希ガス元素イオンを打ち込むイオン注入工程と、
　前記イオン注入保護膜を剥離する保護膜剥離工程と、
　前記希ガス元素イオンを打ち込んだ前記半導体膜に、該半導体膜の膜厚方向に対して８５％程度以上９７％程度以下を溶融させるエネルギー密度でレーザー光を照射して溶融結晶化する結晶化形成工程とを含み、
　前記希ガス元素イオンの飛程中心が前記半導体膜の下側界面と該下側界面からの厚みの４０％との間に存在し、前記希ガス元素イオンの前記半導体膜中での最大濃度が２×１０19ｃｍ-3以上１×１０21ｃｍ-3以下であることを特徴とする薄膜半導体装置の製造方法。」と補正したこと（補正事項ａ）。
　
２　本件補正についての検討
２−１　補正事項の整理
　補正事項ａについての補正は、補正前の請求項１の「半導体膜を堆積する堆積工程」を、補正後の請求項１の「多結晶の半導体膜を堆積する堆積工程」と補正（以下、「補正事項ａ−１」という。）し、補正前の請求項１の「堆積工程と、」の後に、補正後の請求項１の「前記半導体膜上の少なくともチャネル形成領域を除く領域にイオン注入保護膜を形成する保護膜形成工程と、」を追加（以下、「補正事項ａ−２」という。）し、補正前の請求項１の「前記半導体膜に希ガス元素イオンを打ち込むイオン注入工程」を補正後の請求項１の「前記半導体膜の少なくとも前記チャネル形成領域に、前記半導体膜の上方から希ガス元素イオンを打ち込むイオン注入工程」と補正（以下、「補正事項ａ−３」という。）し、補正前の請求項１の「イオン注入工程と、」の後に、補正後の請求項１の「前記イオン注入保護膜を剥離する保護膜剥離工程と、」を追加（以下、「補正事項ａ−４」という。）し、補正前の請求項１の「前記希ガス元素イオンを打ち込んだ前記半導体膜を溶融結晶化する結晶化形成工程」を、補正後の請求項１の「前記希ガス元素イオンを打ち込んだ前記半導体膜に、該半導体膜の膜厚方向に対して８５％程度以上９７％程度以下を溶融させるエネルギー密度でレーザー光を照射して溶融結晶化する結晶化形成工程」と補正（以下、「補正事項ａ−５」という。）したものである。
　
２−２　補正の目的の適否についての検討
　補正事項ａについての補正について検討する。
・補正事項ａ−２について
　補正事項ａ−２についての補正は、補正前の請求項１の「堆積工程と、」の後に、補正後の請求項１の「前記半導体膜上の少なくともチャネル形成領域を除く領域にイオン注入保護膜を形成する保護膜形成工程と、」を追加する補正である。
　そして、補正後の請求項１の「前記半導体膜上の少なくともチャネル形成領域を除く領域にイオン注入保護膜を形成する保護膜形成工程」という発明を特定するための事項は、補正前の請求項１にはなかった発明を特定するための事項であり、工程を追加するものであり、また、補正前の請求項２ないし１４にもなかった発明を特定するための事項である。
　すると、補正事項ａ−２についての補正は、発明を特定するために必要な事項を追加するものであり、特許法第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものではないので、補正事項ａ−２についての補正は、特許請求の範囲の減縮を目的とするものではない。また、補正事項ａ−２についての補正は、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかであるので、補正事項ａ−２についての補正は、特許法第１７条の２第４項第１号から第４号に掲げるいずれの事項を目的とするものではない。
・補正事項ａ−４について
　補正事項ａ−４についての補正は、補正前の請求項１の「イオン注入工程と、」の後に、補正後の請求項１の「前記イオン注入保護膜を剥離する保護膜剥離工程と、」を追加する補正である。
　そして、補正後の請求項１の「前記イオン注入保護膜を剥離する保護膜剥離工程」という発明を特定するための事項は、補正前の請求項１にはなかった発明を特定するための事項であり、工程を追加するものであり、また、補正前の請求項２ないし１４にもなかった発明を特定するための事項である。
　すると、補正事項ａ−４についての補正は、発明を特定するために必要な事項を追加するものであり、特許法第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものではないので、補正事項ａ−４についての補正は、特許請求の範囲の減縮を目的とするものではない。また、補正事項ａ−４についての補正は、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかであるので、補正事項ａ−４についての補正は、特許法第１７条の２第４項第１号から第４号に掲げるいずれの事項を目的とするものではない。
　
　したがって、補正事項ａ−２とａ−４についての補正を含む補正事項ａについての補正は、特許法第１７条の２第４項に規定する要件を満たさない。
　
３　むすび
　以上のとおりであるから、他の請求項についての補正の検討をするまでもなく、補正事項ａについての補正を含む本件補正は、特許法第１７条の２第４項に規定する要件を満たさない。
　よって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により、却下されるべきものである。 
　
第３　本願発明
　平成１８年３月１０日付けの手続補正は上記「第２」のとおり却下されたので、本願の請求項１ないし１４に係る発明は、平成１７年１０月２６日付けの手続補正書の特許請求の範囲の請求項１ないし１４に記載された事項により特定されるものであり、本願の請求項１ないし１４に係る発明のうち、請求項１に係る発明は、次のとおりのものである。
「【請求項１】　
　基板上に形成された結晶性半導体膜を半導体装置のチャンネル形成領域として活用している完全空乏型薄膜半導体装置の製造方法に於いて、
　基板上に低圧化学気相堆積法にて半導体膜を堆積する堆積工程と、
　前記半導体膜に希ガス元素イオンを打ち込むイオン注入工程と、
　前記希ガス元素イオンを打ち込んだ前記半導体膜を溶融結晶化する結晶化形成工程とを含み、
　前記希ガス元素イオンの飛程中心が前記半導体膜の下側界面と該下側界面からの厚みの４０％との間に存在し、前記希ガス元素イオンの前記半導体膜中での最大濃度が２×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下であることを特徴とする薄膜半導体装置の製造方法。」、
　
第４　引用刊行物に記載される発明
　刊行物１．特開平８−１０７０６７号公報
　刊行物２．特開平３−２２５４０号公報
　刊行物３．特開平５−４１５１９号公報
　
１　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物１（特開平８−１０７０６７号公報）には、図１〜図５とともに、「半導体薄膜の形成方法」（発明の名称）に関して、
「【請求項１】  基板上に非晶質もしくは多結晶質の半導体層を形成する工程と、
前記半導体層に不活性元素のイオン注入を施して損傷を与える工程と、
異なる温度にて複数回のアニールを施すことにより前記半導体層の結晶粒成長を進行させる工程とを有する半導体薄膜の形成方法。
【請求項２】  前記イオン注入を、１．０３×１０19個／ｃｍ3 以上のＥＳＲ中心密度を与えるごとく行う請求項１記載の半導体薄膜の形成方法。」（特許請求の範囲）、
「【０００１】
【産業上の利用分野】本発明は、半導体素子に供する半導体薄膜を形成する方法において、イオン注入により十分に非晶質化させた後の半導体層に対して多段階の熱処理を施すことにより、高キャリヤ移動度を再現性良く達成するものである。
【０００２】
【従来の技術】一般に、ＴＦＴ（薄膜トランジスタ）等の半導体素子に用いるための薄膜半導体層の形成方法として、シリコン基板等の半導体基体或いは絶縁基体上に、例えば多結晶シリコンをＣＶＤ等の方法で被着形成し、アニール等の熱処理を行ってグレインの成長を促し、キャリヤ移動度の向上を得ることが行われている。」、
「【０００６】一方、アニール等の熱処理の前にイオン注入を行って、半導体薄膜を非晶質化させてから、熱処理を行い、グレイン・サイズを大きくする方法も知られている。」、
「【０００９】
【課題を解決するための手段】本発明の半導体薄膜の形成方法は、上述の目的を達するために提案されるものであり、基板上に非晶質もしくは多結晶質の半導体層を形成する工程と、前記半導体層に不活性元素のイオン注入を施して損傷を与える工程と、異なる温度にて複数回のアニールを施すことにより前記半導体層の結晶粒成長を進行させる工程とを有するものである。
【００１０】ここで、上記不活性元素とは、上記半導体層に特定の導電型を与えず、また半導体層と反応して化合物を形成しない元素である。半導体層がＳｉ層である場合には、Ａｒに代表される希ガスの他、Ｓｉを用いることができる。
【００１１】また、上記アニールは加熱炉を用いた炉アニール（ＦＡ）、ハロゲン・ランプを用いたラピッド・サーマル・アニール（ＲＴＡ）、エキシマ・レーザ光を用いたエキシマ・レーザ・アニール（ＥＬＡ）等の公知のアニール手段により行うことができ、これらの手段の組み合わせは任意である。ただし、ＦＡは低温長時間アニール、ＲＴＡやＥＬＡは高温短時間アニールに適しているので、基板の耐熱性を考慮して、たとえば第１段階ではＦＡもしくはＲＴＡ、第２段階ではＲＴＡもしくはＥＬＡといった組み合わせが特に好ましい。
【００１２】また、ＥＬＡは基本的に基板上でのスキャンにて行われるアニール法であるから、往路と復路を一部重複させながらスキャンを行えば、この重複領域においては高温アニールが行われることになる。
【００１３】いずれにしても、多段階アニールの最初の段階では相対的に低温域でアニールを行う方が良い。これは、最初から高温域でアニールを行うと、結晶核が同時多発的に形成され、最終的な結晶粒径を大きくできないからである。
【００１４】なお、前記イオン注入は１．０３×１０19個／ｃｍ3 以上のＥＳＲ（電子スピン共鳴）中心密度を与えるごとく行って好適である。この値はドーズ量を様々に変えながらＥＳＲ中心密度の測定値とキャリヤ移動度との関係を検討した結果から本発明者らが実験的に見出したものであり、この値未満では十分なキャリヤ移動度を達成することができず、したがって半導体素子の高速化を図ることが困難となる。」、
「【００１６】 なお、本発明においては、多段階アニールを行う前に上記イオン注入により十分量のダングリング・ボンドが形成されていること、つまり、半導体層が徹底的に非晶質化されていることが必要であるが、この非晶質化の尺度としてＥＳＲ中心密度を利用することができる。ダングリング・ボンドは、自由電子の捕獲，散乱等に寄与して電気伝導度に影響し、直接的にシリコン等の非晶質化の程度を定量的に示す尺度となる。・・・」、
「【００１８】本実験例の半導体薄膜の形成方法は、まず、半導体層として多結晶シリコン層を、ＬＰ−ＣＶＤ法により、ＳｉＨ4 ガスとＨｅガス（２０％）の混合ガスを使用し、基板温度６１０℃，真空度７０Ｐａ，堆積レート６〜７ｎｍ／分の条件でおよそ８０ｎｍに堆積させている。
【００１９】次に、このような多結晶シリコン層に対して、導入するイオンとしてＳｉ（シリコン）イオンを用い、４０ｋｅＶのイオン加速エネルギーで、ドーズ量を表１に示す各量として試料を作製した。
【００２０】
【表１】
【００２１】ここで、各試料１〜５については、試料１を除き上記所定のドーズ量でイオン注入が施されており、このイオン注入によって、上記多結晶シリコン層はダメージ（損傷）を受け、多結晶シリコン層中の共有結合が切れて、ダングリング・ボンドの量が増加することになる。
【００２２】なお、導入するイオンは特にＳｉイオンに限定されず、他の電気的に不活性な元素のイオンでも良く、更に他の高エネルギー粒子でも良い。
【００２３】そして、上述の各ドーズ量に対応するＥＳＲ中心密度についてそれぞれ測定し、それぞれ先の表１に示すような結果が得られている。・・・このような各ＥＳＲ中心密度の値は、直接的には試料の多結晶シリコン層のダングリング・ボンドの量を代表するものである。
【００２４】次に、このような多結晶シリコン層に対して、エッチングにより８０ｎｍから２０ｎｍへの超薄膜化を図った。続いて、第１段階のアニールとしてまず６００℃でＦＡを施し、次に第２段階のアニールとして１０００℃でＲＴＡを行った。このときの概念的なアニール温度の変化パターンは、図１に示されるとおりである。
【００２５】上述のように大粒径化を図ったシリコン層の電子移動度を測定し、ＥＳＲ中心密度との相関関係を求めた。この相関関係を表すグラフを図１に示す。図中、●はサンプリング点であり、横軸はＥＳＲ中心密度（単位＝個／ｃｍ3 ）を示し、また、縦軸はキャリヤ移動度（対数目盛：単位＝ｃｍ2 ／Ｖ・ｓｅｃ）を示す。ここでは、前述の表１に示した上記試料１〜５に対応するデータに加えて他のデータをも補完して示している。この図より、電子移動度はＥＳＲ中心密度１．０３×１０19個／ｃｍ3 の地点から臨界的な挙動を示し、この値以上のＥＳＲ中心密度を有する試料は高い電子移動度を示すことが明らかである。
【００２６】ところで、本発明の多段階アニールは、上述のように第１段階と第２段階とを完全に分離して行う方法の他、たとえば図３に示されるように第１段階と第２段階を連続して行う方法、あるいは図４に示されるように第１段階に第２段階を重畳して行う方法にて行うことができる。特に後者の重畳法は、実用上はＥＬＡにより可能となる方法である。すなわち、基板上におけるレーザ・ビームのスキャン軌跡を往路と復路とで一部重複させれば、往路で加熱された領域がまだ冷却しないうちに復路で再度の加熱を行うことができるので、重複領域において相対的に高温域でのアニールが行われることになる。
【００２７】なお、往路と復路の重複幅を１回のスキャン幅の半分とすれば、図４に示されるような２段階の温度設定によるアニールが行われるが、この重複幅を小さくしてゆけば、図５に示されるような３段階以上の多段階アニールも可能である。」、
が、記載されている。（【００２５】の「図１」は「図２」の誤記である。）
　また、「多結晶シリコン層に対して、導入するイオンとしてＳｉ（シリコン）イオンを用い、４０ｋｅＶのイオン加速エネルギーで、ドーズ量を表１に示す各量として試料を作製した。」（【００２０】段落）ものとして、【００２０】段落の【表１】には、「試料番号試料３として、ドーズ量０．５×１０１５個／ｃｍ２、ＥＳＲ中心密度１．０８×１０１９個／ｃｍ３の試料」、「試料番号試料４として、ドーズ量１．５×１０１５個／ｃｍ２、ＥＳＲ中心密度１．１７×１０１９個／ｃｍ３の試料」及び、「試料番号試料５として、ドーズ量５×１０１５個／ｃｍ２、ＥＳＲ中心密度１．２８×１０１９個／ｃｍ３の試料」が、記載されている。
　
　以上の記載から、刊行物１には、以下の発明が記載されている。
「基板上に形成された多結晶シリコン層を用いた薄膜半導体素子の製造方法において、
　基板上にＬＰ−ＣＶＤ法にて多結晶シリコン層を堆積する工程と、
　前記多結晶シリコン層に希ガス元素のイオン注入を施して損傷を与える工程と、
　前記希ガス元素のイオン注入を施して損傷を与えられた前記多結晶シリコン層に異なる温度にてアニールを施すことにより前記半導体層の結晶粒成長を進行させる工程とを含むことを特徴とする薄膜半導体素子の製造方法。」
　
２　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物２（特開平３−２２５４０号公報）には、第１図とともに、
「半導体装置の製造方法」（発明の名称）に関して、
「１）
（ａ）絶縁性非晶質材料上にシリコンを主体とする半導体層を形成する工程、
（ｂ）該半導体層を熱処理等により結晶成長させる工程、
（ｃ）該工程（ｂ）より高い所定の熱処理温度で該半導体層を処理する工程を少なくとも有することを特徴とする半導体装置の製造方法。
２）前記各工程の熱処理温度が７００℃〜１２００℃であることを特徴とする請求項１記載の半導体装置の製造方法。
３）ゲート絶縁膜を形成する工程を有し、該ゲート絶縁膜を形成する工程の最高温度が前記工程（ｃ）の熱処理温度よりも低いことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
４）前記工程（ｃ）の熱処理をエキシマレーザで行ったことを特徴とする請求項１、請求項２または請求項３記載の半導体装置の製造方法。」（特許請求の範囲）、
「［産業上の利用分野］
　本発明は、半導体装置の製造方法に係わり、特に、絶縁性非晶質材料上に半導体素子を形成する製造方法に関する。
〔従来の技術］
　ガラス、石英等の絶縁性非晶質基板や、ＳｉＯ２等の絶縁性非晶質層上に、高性能な半導体素子を形成する試みが成されている。」（第１頁右下欄第７〜１４行）、
「絶縁性非晶質材料上に薄膜トランジスタ（ＴＦＴ）を形成する場合を例にとると、（１）プラズマＣＶＤ法等で形成した非晶質シリコンを素子材としたＴＦＴ、（２）ＣＶＤ法等で形成した多結晶シリコンを素子材としたＴＦＴ、（３）溶融再結晶化法等で形成した単結晶シリコンを素子材としたＴＦＴ等が検討されている。」（第２頁左上欄第１〜７行）、
「一方、レーザビーム等による溶融再結晶化法は、未だに十分に完成した技術とは言えず、また、液晶表示パネルの様に、大面積に素子を形成する必要がある場合には技術的困難が特に大きい。」（第２頁左上欄第１５〜１９行）、
「しかし、従来の技術では、多結晶シリコンをＣＶＤ法で形成し、Ｓｉ＋をイオンインプラして該多結晶シリコンを非晶質化した後、６００℃程度の熱処理を１００時間近く行っていた。」（第２頁右上欄第７〜１０行）、
「〔実　施　例］
　第１図は、本発明の実施例における半導体装置の製造工程図の一例である。尚、第１図では半導体素子として薄膜トランジスタ（ＴＦＴ）を形成する場合を例としている。
　第１図において、（ａ）は、ガラス、石英等の絶縁性非晶質基板、もしくはＳｉＯ２等の絶縁性非晶質材料層等の絶縁性非晶質材料１０１上にシリコン層１０２を形成する工程である。成膜条件の一例としては、ＬＰＣＶＤ法で５００℃〜５６０℃程度で膜厚１００Å〜２０００Å程度のシリコン膜を形成する等の方法がある。ただし、成膜方法はこれに限定されるものではない。
（ｂ）は、該シリコン層１０２を熱処理等により結晶成長させる工程である。熱処理条件は、工程（ａ）のシリコン層の成膜方法によってその最適条件が異なるが、５５０℃〜６５０℃程度で２〜３０時間程度窒素もしくはＡｒ等の不活性ガス雰囲気中で熱処理することで多結晶シリコン層１０３が形成される。
（ｃ）は、工程（ｂ）より高い所定の熱処理温度で該多結晶シリコン層１０３を熱処理する工程である。熱処理温度としては、７００℃〜１２００℃程度の間に最適値が存在する。但し、基板としてガラスを用いた場合は、上述のような高温にさらすことはできないため、エキシマレーザ等の短波長光を照射することで半導体の表面層近傍のみを上述の温度まで昇温させ、半導体層と基板界面近傍は６００℃程度以下になるように、照射強度及び照射時間を最適化することが重要である。一例としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ）を用い、照射強度０．１〜１．０Ｊ／ｃｍ２程度で１〜１０パルス（ｌパルス数十ｎｓ）照射する等の条件が上述の条件を満たす。尚、レーザを照射した際、半導体層と基板の界面が６００℃程度以下であれば、半導体層の表面を溶融させる条件の方が、半導体表面層の結晶性が良好となり好ましい。特に、該表面層は反転層が形成される領域であるため、表面層の結晶性向上は、トランジスタ特性の向上につながる。」（第２頁左下欄第１３行〜第３頁左上欄第１２行）、
「熱処理方法としては、アニール炉で窒素若しくはＡｒ等の不活性ガス雰囲気中で、例えば８５０℃ならば１時間程度、１０００℃ならば１０〜２０分程度熱処理する方法の他に、ハロゲンランプ・アークランプ・赤外線ランプ・キセノンランプ・水銀ランプ等を用いたランプアニール、エキシマレーザ・Ａｒレーザ・Ｈｅ−Ｎｅレーザ等を用いたレーザアニール等の方法もある。中でも、エキシマレーザを用いたレーザアニールは、半導体層の表面付近のみを加熱できるため、基板として安価なガラス基板を用いた場合でも用いることができる。その場合、少なくとも半導体層の表面から数百Åの間の結晶化率を９９％以上にすることができる。」（第３頁左下欄第２０行〜同頁右下欄第１３行）、
「本発明はＣＶＤ法で形成した膜に限らず、蒸着法、プラズマＣＶＤ法、ＥＢ蒸着法、ＭＢＥ法、スパッタ法、ＣＶＤ法等で非晶質シリコンもしくは微結晶シリコンを成膜した場合や、微結晶シリコンもしくは多結晶シリコン等をプラズマＣＶＤ法、ＣＶＤ法、蒸着法、ＥＢ蒸着法、ＭＢＥ法、スパッタ法等で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｈｅ、Ｎｅ、Ｋｒ、Ｈ等の元素をイオン打ち込みして、該微結晶シリコンもしくは多結晶シリコン等を完全もしくは一部を非晶質化する等の方法で形成した場合にも有効である。中でも特に、ａｓ−ｄｅｐｏの膜の非晶質相の割合が高く、多結晶核発生密度の低い（即ち、固相成長法で大粒径の多結晶シリコンを形成し易い）膜ほど、本発明はその効果が大きい。」（第４頁右上欄第１２行〜同頁左下欄第７行）、
が、記載されている。
　
３　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物３（特開平５−４１５１９号公報）には、図１〜図５とともに、
「薄膜トランジスタおよびその製造方法」（発明の名称）に関して、
「【請求項１】  ソース電極部、ドレイン電極部およびそれらの間に形成されたチャネル領域が多結晶シリコン（poly-Ｓi）により形成された薄膜トランジスタ（ＴＦＴ）において、前記チャネル領域のソース／ドレイン接合付近の結晶粒界が、トランジスタ動作時の電流方向と平行になっていることを特徴とする薄膜トランジスタ。」、
「【０００１】
【産業上の利用分野】本発明は、ＬＣＤなどのアクティブ・マトリックスディスィスプレイ装置の画素スイッチング素子として用いられるpoly-Ｓi ＴＥＴの構造及び製造方法に関するものである。」、
「【０００８】
【実施例】図１は本発明の薄膜トランジスタの一実施例であるｎチャネルのプレ−ナ型ＴＦＴの構造を示す図である。図１において、絶縁基板１上には、poly-Ｓi 材料製のソース／ドレイン電極２が形成されている。前記ソース／ドレイン電極２は、ソース電極部２s、ドレイン電極部２d、それらの間を接続するチャネル領域２cから構成されている。前記チャネル領域２cのソース／ドレイン接合部近傍の結晶粒界は、トランジスタ動作時の電流方向と平行になっている（これについては後で詳述する）。前記ソース／ドレイン電極２上にはゲート絶縁膜（ＳiＯ2膜）３が形成され、前記ゲート絶縁膜３上にはゲート電極（poly-Ｓi）４が形成されている。前記ゲート電極４上には層間絶縁膜（ＳiＯ2）５が形成されている。前記層間絶縁膜５には前記ソース電極部２sおよびドレイン電極部２dに連通するコンタクトビア５sおよび５dが形成されている。前記層間絶縁膜５上にはＡl（アルミニウム）の配線６が設けられており、配線６は、前記コンタクトビア５sおよび５dを介して前記ソース電極部２sおよびドレイン電極部２dと接続されている。前記配線６の上面は素子保護膜（ポリイミド膜）７により被覆されている。
【０００９】次に、前述の構成を備えた薄膜トランジスタ（poly-Ｓi ＴＥＴ）の製造方法を、図２を用いて説明する。図２（Ａ）において、絶縁基板（石英基板）１上にＬＰＣＶＤ法によりpoly-Ｓi膜（多結晶シリコン薄膜）２”を１０００オングストローム堆積する。図２（Ｂ）において、前記多結晶シリコン薄膜２′を、島状にパタ−ニングしてシリコンアイランド２’を形成してから、レジスト膜Ｒ1を１.５μm塗布し、後にゲート直下となる部分（チャネル領域２cに対応する部分）だけを除去する。この状態でシリコンイオンを８０〜１２０ＫeＶで全面に照射してシリコンイオンのインプラテ−ションを行う。そうすると、レジスト膜Ｒ1の除去された部分（チャネル領域２c）だけ非晶質化する。
【００１０】図２（Ｃ）において、前記レジスト膜Ｒ1を除去してから、６ＯＯ℃、６０〜１００時間のアニ−ルにより固相成長アニ−ルを行うと、固相成長は点線の矢印で示すように、多結晶シリコン領域（すなわち、ソース電極部２s、およびドレイン電極部２d）から起きる。このため、アニ−ルプロセス終了時の前記チャネル領域２cの結晶粒の形状は、図３に示すようになる。即ち、チャネル領域２cのソ−ス／ドレイン接合部近傍では、結晶粒界がチャンネル長さ方向（電流方向）と平行に形成される。
【００１１】図２（Ｄ）において、ゲ−ト絶縁膜３、およびゲ−ト電極層４′を形成する。図２（Ｅ）において、前記ゲート電極層４′をパターニングしてゲート電極４を形成してから、リンイオンインプラによるソ−ス電極部２s、ドレイン電極部２dを完成する。次に前記ゲート４上に層間絶縁膜（ＳiＯ2）５を形成し、その層間絶縁膜５に、前記ソース電極部２sおよびドレイン電極部２dに連通するコンタクトビア５sおよび５dを形成する。そして、前記層間絶縁膜５上にＡl（アルミニウム）の配線６が設ける。この配線６は、前記コンタクトビア５sおよび５dを介して前記ソース電極部２sおよびドレイン電極部２dと接続する。次に前記配線６の上面を図１に示す素子保護膜（ポリイミド膜）７により被覆する。このようにして、前記図１に示すｎチャンネルプレーナ型ＴＦＴを形成する。」、
「【００１３】次に、図５により、本発明の薄膜トランジスタおよびその製造方法の第２実施例を説明する。この第２実施例の説明において、前記第１実施例の構成要素に対応する構成要素には、第１実施例と同一の符号を付して、重複する詳細な説明は省略する。この第２実施例の薄膜トランジスタの構造は図面上前記第１実施例と同様であるので、構造の説明は省略する。
【００１４】図５（Ａ）において、絶縁基板（石英基板）１上にＬＰＣＶＤ法により、堆積温度５５０〜５７０℃で１０００オングストロームのアモルファスシリコンａ−Ｓi ２”を堆積し、基板温度を３００〜４５０℃に保ちながらエネルギー密度４００〜５００ｍＪ／平方ｃｍのエキシマレーザＬを照射した。図５（Ｂ）において、前記レーザ照射により、前記ａ−Ｓiはpoly-Ｓi となり、その結晶粒径は０.２〜０.３μｍとなった。
【００１５】図５（Ｃ）において、前記多結晶シリコン薄膜２”を、島状にパタ−ニングしてシリコンアイランド２’を形成してから、全面にレジスト膜Ｒ1を０.８〜１.２μm塗布し、後にゲート直下となる部分（チャネル領域２cに対応する部分）だけを除去（開口）する。この状態でシリコンイオンをドーズ量１〜５×（１０の１６乗）／平方ｃｍ、加速エネルギー１.０〜５０ＫeＶで多重に注入することにより前記レジストＲ1の開口された部分の表面を平坦化するとともに、基板側まで完全にアモルファス化した。図５（Ｄ）において、前記レジスト膜Ｒ1を除去した後、６００℃で４０〜５０時間の熱処理を行い、結晶成長させた。結晶成長は点線の矢印で示すように、多結晶シリコン領域（すなわち、ソース電極部２s、およびドレイン電極部２d）から起きる。このため、アニ−ルプロセス終了時の前記チャネル領域２cの結晶粒の形状は、図３に示すように、チャネル領域２cのソ−ス／ドレイン接合部近傍では、結晶粒界がチャンネル長さ方向（電流方向）と平行に形成される。そして、チャネル領域２cのソース／ドレイン接合となる付近では粒径が０.３〜０.４μｍ、チャネル領域２cのそれ以外の部分では約０.１μｍとなった。」、
「【００１７】次に、前述の第２実施例の薄膜トランジスタ（poly-Ｓi ＴＥＴ）の製造方法の作用を説明する。前記第２実施例の製造方法で製造された薄膜トランジスタ（poly-Ｓi ＴＦＴ）では、ソース／ドレイン接合部近傍のチャネル領域（poly-Ｓi膜）２cは、ソース／ドレイン領域の大粒径poly-Ｓiを核とした横方向固相成長によるものであるため、結晶性がきわめて良好である上、結晶粒界が少なくなっている。」、
が、記載されている。
　
　以上の記載から、刊行物３には、以下の発明が記載されている。
「絶縁基板上にソース電極部、ドレイン電極部およびそれらの間に形成されたチャネル領域が多結晶シリコン（poly-Ｓi）により形成された薄膜トランジスタ（ＴＦＴ）において、前記チャネル領域のソース／ドレイン接合付近の結晶粒界が、ソース電極部、およびドレイン電極部から起きた横方向固相成長によりトランジスタ動作時の電流方向と平行になっていることを特徴とする薄膜トランジスタ。」
　
第５　当審の判断
　本願の請求項１に係る発明について
　本願の請求項１に係る発明（以下、「本願発明１」という。）と刊行物１に記載された発明（以下、「刊行物１発明」という。）とを対比すると、刊行物１発明の「多結晶シリコン層」、「薄膜半導体素子」は、本願発明１の「結晶性半導体膜」、「薄膜半導体装置」に相当し、また、刊行物１発明の「多結晶シリコン層」は、薄膜半導体素子のチャンネル形成領域に用いられることは明らかであるから、刊行物１発明の「基板上に形成された多結晶シリコン層を用いた薄膜半導体素子の製造方法」は、本願発明１の「基板上に形成された結晶性半導体膜を半導体装置のチャンネル形成領域として活用している」「薄膜半導体装置の製造方法」に相当する。
　また、刊行物１発明の「ＬＰ−ＣＶＤ法」は、本願発明１の「低圧化学気相堆積法」に相当するので、刊行物１発明の「基板上にＬＰ−ＣＶＤ法にて多結晶シリコン層を堆積する工程」は、本願発明１の「基板上に低圧化学気相堆積法にて半導体膜を堆積する堆積工程」に相当する。
　また、刊行物１発明の「前記多結晶シリコン層に希ガス元素のイオン注入を施して損傷を与える工程」は、本願発明１の「前記半導体膜に希ガス元素イオンを打ち込むイオン注入工程」に相当する。
　さらに、刊行物１発明の「前記半導体層の結晶粒成長を進行させる工程」は、本願発明１の「前記半導体膜を」「結晶化する結晶化形成工程」に相当するので、刊行物１発明の「前記希ガス元素のイオン注入を施して損傷を与えられた前記多結晶シリコン層に異なる温度にてアニールを施すことにより前記半導体層の結晶粒成長を進行させる工程」は、本願発明１の「前記希ガス元素イオンを打ち込んだ前記半導体膜を」「結晶化する結晶化形成工程」に相当する。
　したがって、本願発明１と刊行物１発明とは、
「基板上に形成された結晶性半導体膜を半導体装置のチャンネル形成領域として活用している薄膜半導体装置の製造方法に於いて、
　基板上に低圧化学気相堆積法にて半導体膜を堆積する堆積工程と、
　前記半導体膜に希ガス元素イオンを打ち込むイオン注入工程と、
　前記希ガス元素イオンを打ち込んだ前記半導体膜を結晶化する結晶化形成工程とを含むことを特徴とする薄膜半導体装置の製造方法。」
の点で一致し、以下の点で相違している。
　本願発明１は、「完全空乏型薄膜半導体装置の製造方法」であるのに対して、刊行物１発明は、「薄膜半導体素子の製造方法」であるが、「薄膜半導体素子」が完全空乏型であるかどうか不明である点（以下、「相違点１」という。）。
　本願発明１は、「結晶化形成工程」において「前記半導体膜を溶融結晶化する」のに対して、刊行物１発明は、「結晶粒成長を進行させる工程」において「前記半導体層」を溶融結晶化するものかどうか不明である点（以下、「相違点２」という。）。
　本願発明１は、「前記希ガス元素イオンの飛程中心が前記半導体膜の下側界面と該下側界面からの厚みの４０％との間に存在」するとの構成を備えるのに対して、刊行物１発明は、「前記希ガス元素イオンの飛程中心」に関する記載がない点（以下、「相違点３」という。）。
　本願発明１は、「前記希ガス元素イオンの前記半導体膜中での最大濃度が２×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である」との構成を備えるのに対して、刊行物１発明は、「前記希ガス元素イオンの前記半導体膜中での最大濃度」に関する記載はない点（以下、「相違点４」という。）。
　そこで、上記相違点１ないし４について検討する。
　
相違点１について
　薄膜半導体装置には、完全空乏型と部分空乏型の２種類があり、いずれの空乏型の薄膜半導体装置も従来周知である。
　したがって、「薄膜半導体装置」を「製造」するにあたり、完全空乏型と部分空乏型のいずれとするかは、薄膜半導体装置の用途に求められるデバイス特性に応じて、当業者が、適宜選択できた程度のものである。
　また、ちなみに、刊行物１の実施例では、多結晶シリコン層をＬＰ−ＣＶＤ法によりおよそ８０ｎｍに堆積させて（【００１７】段落）から、エッチングにより２０ｎｍへの超薄膜化を図っており（【００２４】段落）、基板として、「絶縁基体」（【０００２】段落）が用いられるのに対して、本願の実施例１では、「結晶化ガラス」基板（【００２７】段落）上に「真性多結晶硅素膜をＬＰＣＶＤ法にて５０ｎｍ程度の膜厚に堆積し」（【００２９】段落）ており、刊行物１の実施例と本願の実施例１とは、ともに絶縁性の基板を用い、薄膜半導体装置となるべき多結晶硅素膜の厚みは、刊行物１の実施例の方が、２０ｎｍと薄く、より空乏化しやすいのであるから、本願の実施例１が、完全空乏型薄膜半導体装置であれば、刊行物１の実施例も、完全空乏型薄膜半導体装置となる可能性が高い。
　
相違点２について
　刊行物１には、「上記アニールは加熱炉を用いた炉アニール（ＦＡ）、ハロゲン・ランプを用いたラピッド・サーマル・アニール（ＲＴＡ）、エキシマ・レーザ光を用いたエキシマ・レーザ・アニール（ＥＬＡ）等の公知のアニール手段により行うことができ」（【００１１】段落）ること、「ＥＬＡは基本的に基板上でのスキャンにて行われるアニール法であるから、往路と復路を一部重複させながらスキャンを行えば、この重複領域においては高温アニールが行われることになる」（【００１２】段落）ことが、記載されている。
　また、刊行物２には、「レーザビーム等による溶融再結晶化法」（第２頁左上欄第１５行）、「一例としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ）を用い、照射強度０．１〜１．０Ｊ／ｃｍ２程度で１〜１０パルス（ｌパルス数十ｎｓ）照射する等の条件が上述の条件を満たす。尚、レーザを照射した際、半導体層と基板の界面が６００℃程度以下であれば、半導体層の表面を溶融させる条件の方が、半導体表面層の結晶性が良好となり好ましい。」（第３頁左上欄第２〜１０行）と、ＸｅＣｌエキシマレーザ等のレーザを、半導体層の結晶化のために照射すると、半導体層が溶融することが、記載されており、半導体層の結晶化のために照射することにより半導体層を溶融する技術は、例えば、刊行物２に記載されるように周知技術である。
　そこで、刊行物１に記載の「エキシマ・レーザ光を用いたエキシマ・レーザ・アニール（ＥＬＡ）」を「施すことにより前記半導体層の結晶粒成長を進行させる」際に、刊行物２に記載のような周知技術である「ＸｅＣｌエキシマレーザ等のレーザ」の「照射」により「半導体層が溶融」する条件を採用し、刊行物１発明が、本願発明１の如く、「半導体膜を溶融結晶化する結晶化形成工程」を備えたものとすることは、当業者が適宜なしえた程度のことと認められる。
　
相違点３について
　刊行物２には、「本発明は・・・多結晶シリコン等を・・ＣＶＤ法・・・等で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｈｅ、Ｎｅ、Ｋｒ、Ｈ等の元素をイオン打ち込みして、・・・多結晶シリコン等を完全もしくは一部を非晶質化する等の方法で形成した場合にも有効である。」（第４頁右上欄第１２行〜同頁左下欄第３行）という記載があり、「多結晶シリコン」の「一部を非晶質化する」場合には、「Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｈｅ、Ｎｅ、Ｋｒ、Ｈ等の元素をイオン打ち込み」すると、「多結晶シリコン」の打ち込まれる「元素イオンの飛程中心」に相当する部分よりも上側は、イオンが衝突するので非晶質化されるが、「多結晶シリコン」の打ち込まれる「元素イオンの飛程中心」に相当する部分付近よりも下側は、非晶質化されず、「多結晶シリコン」の「元素イオンの飛程中心」に相当する部分付近より下側の一部が、非晶質化されず結晶シリコンとして残るものである。
　すると、刊行物２に記載されるように、上記の「多結晶シリコン」の「完全もしくは一部を非晶質化する」場合には、元素イオンの飛程中心は、必要に応じて、「多結晶シリコン」の表面付近から下側の界面付近のいずれの位置にも設定できる。また、刊行物１の（００１６）段落に記載されるように、刊行物１発明の「イオン注入を施して損傷を与える工程」は、「多結晶シリコン層」を「徹底的に非晶質化」するためのものであるから、刊行物１発明の「前記多結晶シリコン層に希ガス元素のイオン注入を施して損傷を与える」際、あるいは、刊行物２に記載の「Ａｒ」、「Ｈｅ、Ｎｅ」「等の元素をイオン打ち込み」する際に、「多結晶シリコン層」を「徹底的に非晶質化」するために、本願発明１の如く、「前記希ガス元素イオンの飛程中心が前記半導体膜の下側界面と該下側界面からの厚みの４０％との間に存在」するようにすることは、当業者が適宜設定できた程度のことと認められる。　
　
相違点４について
　刊行物１には、「多結晶シリコン層に対して、導入するイオンとしてＳｉ（シリコン）イオンを用い、４０ｋｅＶのイオン加速エネルギーで、ドーズ量を表１に示す各量として試料を作製した。」（【００１９】段落）ものとして、【００２０】段落の【表１】には、「試料番号試料３として、ドーズ量０．５×１０１５個／ｃｍ２、ＥＳＲ中心密度１．０８×１０１９個／ｃｍ３の試料」、「試料番号試料４として、ドーズ量１．５×１０１５個／ｃｍ２、ＥＳＲ中心密度１．１７×１０１９個／ｃｍ３の試料」及び、「試料番号試料５として、ドーズ量５×１０１５個／ｃｍ２、ＥＳＲ中心密度１．２８×１０１９個／ｃｍ３の試料」が、記載されている。
　そして、イオン注入する多結晶シリコン層の厚さは、８０ｎｍ（刊行物１の【００１８】段落）であるから、多結晶シリコン膜の厚さ方向に均一に分布したとすると、上記の試料３のドーズ量０．５×１０１５個／ｃｍ２を濃度に換算すると、８０ｎｍは８×１０ー６ｃｍであるから、（０．５×１０１５個／ｃｍ２）／（８×１０ー６ｃｍ）＝６．２×１０１９個／ｃｍ３であり、上記の試料４のドーズ量１．５×１０１５個／ｃｍ２を濃度に換算すると、（１．５×１０１５個／ｃｍ２）／（８×１０ー６ｃｍ）＝１．８×１０２０個／ｃｍ３であり、また、上記の試料５のドーズ量５×１０１５個／ｃｍ２を濃度に換算すると、（５×１０１５個／ｃｍ２）／（８×１０ー６ｃｍ）＝６．２×１０２０個／ｃｍ３となり、刊行物１の試料３，４及び５での濃度は、本願発明１の「元素イオンの前記半導体膜中での最大濃度が２×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下」の範囲内になる。
　また、ドーズ量について検討すると、刊行物１の表１の試料３は、０．５×１０１５個／ｃｍ２、試料４は１．５×１０１５個／ｃｍ２、試料５は５×１０１５個／ｃｍ２であり、一方、本願明細書においては、「アルゴンイオン・・・は加速エネルギ４０ｋｅｖで、５×１０１４個／ｃｍ２のドーズ量で半導体膜に打ち込んだ。」（００３１段落）と記載されており、刊行物１の試料３，４及び５のドーズ量と、本願明細書に記載される実施例のドーズ量はほぼ同等である。
　さらに、本願発明１では、希ガス元素イオンとして、「イオン注入工程にて打ち込まれる希ガス元素イオンはアルゴン（Ａｒ）イオン或いはヘリウム（Ｈｅ）イオン、又はネオン（Ｎｅ）イオンが好ましい。」（【０００７】段落）と、希ガス元素イオンとして３種類を示しているが、本来、アルゴン（Ａｒ）イオン、ヘリウム（Ｈｅ）イオン、又はネオン（Ｎｅ）イオンで、それぞれ、各元素イオンの前記半導体膜中での適切な最大濃度の数値範囲は、異なるはずであるが、各元素イオンに対しての適切な最大濃度の数値範囲が変わっていないことをも考慮すると、本願発明１の「前記半導体膜中での適切な最大濃度の数値範囲」は、特に臨界的意味を持たないものと認められる。
　すると、刊行物１に記載のイオン注入をするためのイオンは、Ｓｉ（シリコン）イオンでも希ガス元素イオンでもよく、また、刊行物１に記載のドーズ量を濃度に換算した数値と本願発明１の最大濃度の数値範囲で一致し、打ち込みドーズ量についても、刊行物１と本願明細書に記載される実施例とはほぼ同等であるから、刊行物１発明において、本願発明１の如く、「前記希ガス元素イオンの前記半導体膜中での最大濃度が２×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下」となるように「前記希ガス元素イオンの前記半導体膜中での」最大濃度を設定することは、当業者が、適宜なしえた程度のことと認められる。
　
　したがって、本願の請求項１に係る発明は、刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　　
第６　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。