【事件の表示】
　特願２００２−１０３２２４「チップサイズパッケージの製造方法」拒絶査定不服審判事件〔平成１４年１０月２５日出願公開、特開２００２−３１３９８８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　
　本願は、平成７年８月３０日に出願した特願平７−２２１７６０号の一部を平成１４年４月５日に新たな特許出願としたものであって、平成１７年３月７日付けで拒絶査定がなされ、これに対し、平成１７年４月１１日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、つづいて当審において拒絶理由通知がなされたものである。
　
　そして、本願の請求項１〜８に係る発明は、上記平成１７年４月１１日付け手続補正により補正された明細書の特許請求の範囲の請求項１〜８に記載された事項により特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は次のとおりのものである。
　
「（ａ）集積回路がそれぞれ形成された、四辺を有する複数の半導体チップ領域を有し、前記複数の半導体チップ領域の周辺上に、前記四辺に沿って複数の電極がそれぞれ形成された半導体ウエハを準備する工程と、
（ｂ）前記半導体ウエハの表面を保護膜によって覆う工程と、
（ｃ）前記複数の電極の形成された位置とは異なる前記複数の半導体チップ領域のそれぞれの中央側で、前記四辺の各々に沿った複数の電極が外部との電気的接続をとるために、前記複数の電極にそれぞれ電気的に接続される複数の配線を前記保護膜上に形成する工程と、
（ｄ）前記複数の配線及び前記保護膜を封止樹脂によって封止する工程と、
（ｅ）前記封止樹脂によって覆われた半導体ウエハを、前記電極がそれぞれ形成されている前記四辺に沿って切断することにより個々の半導体チップに分割する工程とを含むことを特徴とするチップサイズパッケージの製造方法。」
　
　
２．引用例
　
　当審における拒絶の理由に引用された本願の出願の日前の他の特許出願であって、その出願後に出願公開された特願平６−２３７６５３号（以下、「先願」という。特開平８−１０２４６６号公報参照）の願書に最初に添付した明細書又は図面（以下、「先願明細書」という。）には、次の記載が存在する。
　
（ａ）「【特許請求の範囲】【請求項１】  ウエハー上で、各々が外周縁部に複数の電極パッドを備え、かつ前記複数の電極パッドを除く前記ウエハー全面がパッシベーション膜で覆われた、複数の半導体チップ領域を形成する工程と、
前記ウエハー上で、前記複数の半導体チップ領域の各々に対して、一端がそれぞれ前記複数の電極パッドに接続し、半導体チップ領域の内部に延在するように複数の配線を形成する工程と、
前記ウエハー全面をカバーコート膜で覆う工程と、
前記カバーコート膜に格子状に複数の開口部をそれぞれ形成する工程と、
前記複数の開口部に複数のバンプをそれぞれ形成する工程と、
前記ウエハー上に形成された前記複数の半導体チップ領域をスクライブラインに沿って個々の半導体チップに分割する工程とを含む半導体装置の製造方法。
【請求項２】  前記半導体チップ領域の内部に延在される配線が前記複数の開口部において露出されるように形成されている請求項１記載の半導体装置の製造方法。
【請求項３】  前記バンプが前記スクライブラインを避けて形成されている請求項１記載の半導体装置の製造方法。
【請求項４】  前記バンプは前記電極パッドを避けて形成されている請求項１記載の半導体装置の製造方法。
【請求項５】  複数の半導体チップを収容する半導体ウエハーにおいて、各半導体チップ間のスクライブラインを除くウエハー全面に格子状のバンプ電極を形成したことを特徴とする半導体ウエハー。」
　
（ｂ）「【０００１】【産業上の利用分野】本発明は、半導体装置の製造方法に関し、特に高密度実装に適した半導体装置の製造方法に関する。
【０００２】【従来の技術】半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に対応する為に、新しい形態が次々に開発されている。半導体チップ（以下、単にチップとも呼ぶ）の高集積化による多ピン化と、装置の小型・薄型化の要求は厳しくなり、その両立にはファインピッチ化が避けられない。・・・
【００２０】ところで、半導体装置にも種々の種類があるが、その中でもメモリや液晶ドライバは大量生産に向いている。このような品種に適用していくことを考えた場合、上述したような、半導体ベアチップ１０とキャリアフィルム２０とを組立工程で電気的に接続する製法では、半導体装置を大量に生産することは困難である。そのため、半導体装置の大量生産には、ウエハー上で処理するバッチ式が有効と考えられる。
・・・
【００２２】【発明が解決しようとする課題】しかしながら、ウエハー上にバンプを形成するとしても、半導体チップ１０の電極パッド１１はチップ周辺縁部に配置されるので、ウエハー上のバンプも必然的にチップの電極パッドにそろえて各パッド上に形成されることになる。・・・
【００２４】したがって本発明の目的は、電極パッドとは異なる位置にバンプを有する半導体装置を大量に製造できる方法を提供することにある。」
　
（ｃ）「【００３０】【実施例】以下、本発明について図面を参照して説明する。
【００３１】図１に本発明の一実施例による半導体装置の製造方法を示す。まず、図１（Ａ）に示すように、周知のウエハー製造工程によって、ウエハー４０上に複数の半導体チップ領域を形成する。複数の半導体チップ領域の各々は外周縁部に複数の電極パッド１１を備えている。
【００３２】次に、図１（Ｂ）に移って、ウエハー４０上をスピンコートでパッシベーション膜１２で覆う。このパッシベーション膜１２の厚さは２０μｍ以下である。次に、周知の露光、エッチングにより、複数の電極パッド１１を開口する。これにより、複数の電極パッド１１を除くウエハー４０全面がパッシベーション膜１２で覆われる。これは、図４に示したウエハー４０であり、前述したように、従来においては、このウエハー４０に形成された複数の半導体チップ領域をスクライブライン１３に沿ってダイシングにより個々の半導体ベアチップに分割している。本発明では、この状態ではまだダイシングを行わない。
【００３３】図１（Ｃ）に移って、ウエハー４０上で、複数の半導体チップ領域の各々に対して、一端がそれぞれ複数の電極パッド１１に接続し、半導体チップ領域の内部に延在するように複数のＡｌ配線１４を形成する。このＡｌ配線１４の形成は、マスクを利用し、スパッタなどの薄膜形成技術により行う。Ａｌ配線１４の厚さは１μｍ以下である。
【００３４】図１（Ｄ）に移って、Ａｌ配線１４上にＮｉメッキ１５を施す。Ｎｉメッキ１５の代わりに、半田のバリヤメタルになり得る金属、例えば、Ｃｕメッキを使用してもよい。このＮｉメッキ１５の厚さは、半田接続部の信頼性を確保し、かつチップと実装基板との熱膨脹差によって発生する熱応力を吸収する為に、最低でも５μｍ程度の厚みが必要である。本例では、Ｎｉメッキ１５の厚さを１０μｍ程度としている。
【００３５】図１（Ｅ）に移って、ウエハー４０全面をカバーコート膜１６で覆う。このカバーコート膜１６としては、例えばポリイミドが使用され、その厚さは２０μｍ以下である。引き続いて、カバーコート膜１６に、後述する半田バンプを形成する箇所に格子状に複数の開口部１７を形成する。この開口部１７の形成はエッチングやレーザ加工により行う。この開口部１７でＮｉメッキ１５の表面が露出する。この露出したＮｉメッキ１５の表面にＡｕメッキ処理を施す。これは、後述する半田バンプ形成時の不良率を抑えるためである。
【００３６】図１（Ｆ）に移って、複数の開口部１７にぞれぞれ複数の半田バンプ１８を形成する。半田バンプ（バンプ電極）１８の高さは１００μｍ程度である。この半田バンプ１８は、例えば以下のような方法で形成できる。先ず、半田リボンをダイスとポンチの組み合わせで打ち抜くことによって半田片を形成する。次に、半田片をフラックス等の粘着物で開口部１７に固着する。最後に、熱処理及びフラックス洗浄することで半田バンプ１８を形成する。
【００３７】図２にこの状態のウエハー４０を示す。図２に示されるように、各半導体チップ間のスクライブライン１３を除くウエハー４０全面に格子状のバンプ電極１８が形成されている。半導体チップ領域の内部に延在されるＡｌ配線１４が複数の開口部１７を通るように配設されている。バンプ電極１８はスクライブライン１３を避けて形成されている。さらに、バンプ電極１８は電極パッド１１を避けて形成されている。
【００３８】最後に、図１（Ｇ）に移って、ウエハー４０上に形成された複数の半導体チップ領域をスクライブライン１３に沿ってダイシングにより個々の半導体チップ１０に分割する。
【００３９】図４に示す従来のウエハーでは電極パッド１１のピッチが０．１ｍｍ程度である。これに対して、図２に示すウエハーではバンプ電極１８のピッチを０．５ｍｍ程度にまで広げることができる。したがって、図１（Ｆ）の半田バンプ１８を形成する際、バンプ電極同士のショート不良を激減できる。また、実装基板上に実装する場合の実装歩留まりも向上する。更に、標準化もし易いという利点がある。また、半田バンプ１８とＮｉメッキ１５との結合強度も高い。
【００４０】以上、本発明を実施例によって説明したが、本発明は上記実施例に限定せず、本発明の趣旨を逸脱しない範囲内で種々の変形・変更をしても良いのは勿論である。例えば、バンプとして半田バンプの代わりにＡｕバンプを使用しても良い。この場合には、Ｎｉメッキ１５を施す工程やＡｕメッキ処理を省くことができる。」
　
（ｄ）「【００４１】【発明の効果】以上説明したように、本発明によれば、ウエハー上で各半導体チップ領域に外周縁部に形成されている電極パッドを内側に引き回し、格子状にバンプ電極を再配列したので、大量に半導体装置を生産することができる。また、従来のチップ製造工程の延長であるので、新規投資が不要である。さらに、従来のような半導体ベアチップとキャリアフィルムとの接合部での信頼性上の不安がなく、耐Ｔ／Ｃ性が良好である。また、各界面の密着性が高いので、耐湿性も良好である。」
　
（ｅ）そして、図１（Ｄ）には、複数のＮｉメッキを施したＡｌ配線及びパッシベーション膜が形成されたウエハーが示され、図２には、Ａｌ配線の一端が電極パッドに接続し、他端側で半田バンプ（バンプ電極）に接続していることが示され、図４には、スクライブラインに囲まれた領域が四辺を有していること、及び各スクライブラインに囲まれた領域の外周縁部に、四辺に沿って複数の電極パッドがそれぞれ形成されていることが示されている。
　
　
３．対比・判断
　
　摘記事項（ｂ）によれば、本発明は、高密度実装に適した半導体装置の製造方法に関するものであること、半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に対応する為に、新しい形態が次々に開発されていること、半導体チップの高集積化による多ピン化と、装置の小型・薄型化の要求は厳しくなり、その両立にはファインピッチ化が避けられないことが記載され、摘記事項（ｃ）によれば、本発明の一実施例による半導体装置の製造方法として、まず、図１（Ａ）に示すように、ウエハー４０上に複数の半導体チップ領域を形成すること、複数の半導体チップ領域の各々は外周縁部に複数の電極パッド１１を備えていること、次に、図１（Ｂ）に移って、ウエハー４０上をパッシベーション膜１２で覆うこと、次に、複数の電極パッド１１を開口することにより、複数の電極パッド１１を除くウエハー４０全面がパッシベーション膜１２で覆われること、これは、図４に示したウエハー４０であること、図１（Ｃ）に移って、ウエハー４０上で、複数の半導体チップ領域の各々に対して、一端がそれぞれ複数の電極パッド１１に接続し、半導体チップ領域の内部に延在するように複数のＡｌ配線１４を形成すること、図１（Ｄ）に移って、Ａｌ配線１４上にＮｉメッキ１５を施すこと、図１（Ｅ）に移って、ウエハー４０全面をカバーコート膜１６で覆うこと、このカバーコート膜１６としては、例えばポリイミドが使用されること、引き続いて、カバーコート膜１６に、後述する半田バンプを形成する箇所に複数の開口部１７を形成すること、この開口部１７でＮｉメッキ１５の表面が露出すること、図１（Ｆ）に移って、複数の開口部１７にぞれぞれ複数の半田バンプ１８を形成すること、図２にこの状態のウエハー４０を示すこと、半導体チップ領域の内部に延在されるＡｌ配線１４が複数の開口部１７を通るように配設されていること、バンプ電極１８は電極パッド１１を避けて形成されていること、最後に、図１（Ｇ）に移って、ウエハー４０上に形成された複数の半導体チップ領域をスクライブライン１３に沿ってダイシングにより個々の半導体チップ１０に分割することが記載され、摘記事項（ｅ）によれば、図１（Ｄ）には、複数のＮｉメッキを施したＡｌ配線及びパッシベーション膜が形成されたウエハーが示され、図２には、Ａｌ配線の一端が電極パッドに接続し、他端側で半田バンプ（バンプ電極）に接続していることが示され、図４には、スクライブラインに囲まれた領域が四辺を有していること、各スクライブラインに囲まれた領域の外周縁部に、四辺に沿って複数の電極パッドがそれぞれ形成されていることが示されている。
　
　ここで、ウエハー４０上に複数の半導体チップ領域を形成すること、複数の半導体チップ領域の各々は外周縁部に複数の電極パッド１１を備えていること、ウエハー４０上をパッシベーション膜１２で覆うこと、複数の電極パッド１１を除く全面がパッシベーション膜１２で覆われたウエハー４０が図４に示したウエハー４０であることが記載され、図４には、スクライブラインに囲まれた領域が四辺を有していること、及び各スクライブラインに囲まれた領域の外周縁部に、四辺に沿って複数の電極パッドがそれぞれ形成されていることが示され、スクライブラインに囲まれた領域が半導体チップ領域であるから、半導体装置の製造方法は、四辺を有する複数の半導体チップ領域を有し、複数の半導体チップ領域の外周縁部に、四辺に沿って複数の電極パッドがそれぞれ形成されたウエハーを準備する工程、及びウエハー上をパッシベーション膜で覆う工程を含んでいるといえる。
　
　また、複数の電極パッド１１を除くウエハー４０全面がパッシベーション膜１２で覆われた状態で、複数の半導体チップ領域の各々に対して、一端がそれぞれ複数の電極パッド１１に接続し、半導体チップ領域の内部に延在するように複数のＡｌ配線１４を形成すること、Ａｌ配線１４上にＮｉメッキ１５を施し、ウエハー４０全面をカバーコート膜１６で覆い、開口部１７を形成してＮｉメッキ１５の表面を露出させ、複数の開口部１７にぞれぞれ複数の半田バンプ１８を形成した状態のウエハーが図２に示されたウエハー４０であること、バンプ電極１８は電極パッド１１を避けて形成されていることが記載され、図２には、Ａｌ配線の一端が電極パッドに接続し、他端側で半田バンプ（バンプ電極）に接続していることが示され、Ａｌ配線は半導体チップ領域の内部に延在するように形成されたものであり、電極パッドは半導体チップ領域の外周縁部に備えられたものであり、バンプ電極は電極パッドが外部との電気的接続をとるためのものであるから、半導体装置の製造方法は、複数の電極パッドを避けて、複数の半導体チップ領域のそれぞれの内部で、複数の電極パッドが外部との電気的接続をとるために、複数の電極パッドにそれぞれ接続される複数のＮｉメッキを施したＡｌ配線をパッシベーション膜上に形成する工程を含んでいるといえる。
　
　そして、図１（Ｄ）には、複数のＮｉメッキを施したＡｌ配線及びパッシベーション膜が形成されたウエハーが示され、図１（Ｅ）に移って、ウエハー４０全面をカバーコート膜１６で覆うこと、このカバーコート膜１６としては、ポリイミドが使用されることが記載されていることから、半導体装置の製造方法は、複数のＮｉメッキを施したＡｌ配線及びパッシベーション膜をポリイミドのカバーコート膜で覆う工程を含んでいるといえる。
　
　さらに、最後に、図１（Ｇ）に移って、ウエハー４０上に形成された複数の半導体チップ領域をスクライブライン１３に沿ってダイシングにより個々の半導体チップ１０に分割することが記載され、図４には、各スクライブラインに囲まれた領域の外周縁部に、四辺に沿って複数の電極パッドがそれぞれ形成されていることが示されていることから、半導体装置の製造方法は、カバーコート膜で覆われたウエハーを、電極パッドがそれぞれ形成されている四辺に沿ってダイシングにより個々の半導体チップに分割する工程を含んでいるといえる。
　
　以上の事項を考慮すると、先願明細書には、
「四辺を有する複数の半導体チップ領域を有し、複数の半導体チップ領域の外周縁部に、四辺に沿って複数の電極パッドがそれぞれ形成されたウエハーを準備する工程と、
ウエハー上をパッシベーション膜で覆う工程と、
複数の電極パッドを避けて、複数の半導体チップ領域のそれぞれの内部で、複数の電極パッドが外部との電気的接続をとるために、複数の電極パッドにそれぞれ接続される複数のＮｉメッキを施したＡｌ配線をパッシベーション膜上に形成する工程と、
複数のＮｉメッキを施したＡｌ配線及びパッシベーション膜をポリイミドのカバーコート膜で覆う工程と、
カバーコート膜で覆われたウエハーを、電極パッドがそれぞれ形成されている四辺に沿ってダイシングにより個々の半導体チップに分割する工程とを含む半導体装置の製造方法。」の発明（以下、「先願発明」という。）が記載されていると認められる。
　
　次に、本願発明と先願発明を対比すると、先願発明の「四辺を有する複数の半導体チップ領域」は、本願発明の「集積回路がそれぞれ形成された、四辺を有する複数の半導体チップ領域」に相当し、以下同様に、「外周縁部に」は「周辺上に」に、「電極パッド」は「電極」に、「ウエハー」は「半導体ウエハ」に、「パッシベーション膜」は「保護膜」に、「ウエハー上をパッシベーション膜で覆う」は「半導体ウエハの表面を保護膜によって覆う」に、「複数の電極パッドを避けて」は「複数の電極の形成された位置とは異なる」に、「内部で」は「中央側で」に、「接続される」は「電気的に接続される」に、「Ｎｉメッキを施したＡｌ配線」は「配線」に、「ダイシングにより」は「切断することにより」に、「半導体装置」は「チップサイズパッケージ」に、それぞれ相当している。
　また、先願発明の「カバーコート膜」、「ポリイミドのカバーコート膜で覆う」は、樹脂であるポリイミドが保護膜及び配線を覆うものであるから、本願発明の「封止樹脂」、「封止樹脂によって封止する」にそれぞれ相当している。
　よって、本願発明は、先願発明と同一ということができる。
　しかも、本願発明の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、また、本願の出願の時に、その出願人が上記他の特許出願の出願人と同一であるとも認められない。
　
　
４．むすび
　
　以上のとおりであるから、本願発明は、特許法第２９条の２第１項の規定により特許を受けることができないものであり、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。