【事件の表示】
　平成　８年特許願第３１０４６５号「ヘテロ接合バイポーラトランジスタ」拒絶査定不服審判事件〔平成１０年　６月　９日出願公開、特開平１０−１５４７１４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成８年１１月２１日の出願であって、平成１７年８月１８日付けで拒絶査定がなされ、これに対し、同年９月２８日に拒絶査定に対する審判請求がなされたものである。
　
　
第２　本願発明について
　本願の請求項１ないし３に係る発明は、平成１７年６月２４日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし３に記載された事項により特定されるものであるところ、本願の請求項１に係る発明は、次のとおりのものである。
「【請求項１】　基板上に順次積層されたｎ型コレクタ層、ｐ型ベース層およびｎ型エミッタ層を含むヘテロ接合バイポーラトランジスタであって、
　前記ｐ型ベース層の真性領域外の表面に前記ｎ型エミッタ層と同一の材質からなる保護膜が形成され、
　前記ｎ型エミッタ層上にｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層が形成され、
　前記保護膜の表面および前記ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の表面にはそれぞれ、Ｐｔ、Ｐｄまたはそれらの合金のいずれかを含む金属層が接触しており、
　前記保護膜の表面に接触している金属層と前記ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の表面に接触している金属層とは同一の材質および厚さからなり、
　前記ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の厚さをＡ、前記金属層の厚さをＢ、前記ｐ型ベース層の厚さをＣ、前記保護膜の厚さをＤとしたときに、Ａ＞２Ｂ、かつ、（Ｃ＋Ｄ）＞２Ｂ＞Ｄの関係が成立することを特徴とする、ヘテロ接合バイポーラトランジスタ。」
　
１　引用刊行物及び該引用刊行物記載の発明
刊行物１．特開平７−２８３３８９号公報（原審の拒絶理由通知に引用した引用文献１）
刊行物４．特開平８−２５０５０９号公報（原審の拒絶理由通知に引用した引用文献４）
　
　本願出願前日本国内において頒布された刊行物１（特開平７−２８３３８９号公報）には、図１、図２とともに、
「半導体装置」（発明の名称）に関して、
「【請求項１】  半導体基板の上面にＩｎＧａＡｓ層を形成し、該ＩｎＧａＡｓ層の上面に電極を形成する半導体装置において、
前記電極の前記ＩｎＧａＡｓ層に対する接触面にＰｔ薄膜を設けてなることを特徴とする半導体装置。」（特許請求の範囲）
「【０００６】以下、図２を参照して従来の電極構造について説明する。図２は従来例によるオーミック電極構造を示す半導体基板の断面図である。
【０００７】図２に示すように、ＧａＡｓ基板２１の上に、ｎ+−ＧａＡｓ層２２、ｎ+−ＩｎXＧａ1-XＡｓグレーデッド層２３（ｘ＝０〜０．５）、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層２４が積層されている。そして、電極は、下層に窒化タングステン薄膜（ＷＮ薄膜、以下ＷＮ薄膜と記す）２５が設けられ、上層にＡｕ薄膜２６が積層された構造となっている。
【０００８】ここで、ｎ+−ＩｎXＧａ1-XＡｓグレーデッド層２３は、ｎ+−ＧａＡｓ層２２及びｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層２４間のＧａＡｓ／ＩｎＧａＡｓ格子不整合による結晶性劣化を防止するために挿入されている。
【０００９】また、ここではＩｎＧａＡｓ層２４のＩｎ組成比は０．５としているが、通常、０．４〜０．７の範囲で任意に設定している。」
「【００１２】本発明は以上の実情に鑑みなされたもので、その目的は、高歩留まりで、且つ耐熱性に優れたオーミック電極構造を実現することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するために、本発明は、半導体基板の上面にＩｎＧａＡｓ層を形成し、該ＩｎＧａＡｓ層の上面に電極を形成する半導体装置において、前記電極の前記ＩｎＧａＡｓ層に対する接触面にＰｔ薄膜を設けてなることを特徴とする。」
「【００１６】
【作用】上記のように、ＩｎＧａＡｓ層に対する電極の接触面にＰｔ薄膜を設けることによって、ＩｎＧａＡｓ層と電極間の界面に酸化膜等のバリア膜があっても、固相反応過程でＰｔがそれを突き破り、良好なコンタクトを得ることができる。
【００１７】そして、固層反応によって反応層を形成してしまうと熱的に安定し、確実なオーミックコンタクトを保証でき、反応層厚も以降の熱処理に対してもほとんど変化せず、歩留まりを向上することができる。
【００１８】
【実施例】本発明の一実施例について、図１を参照して説明する。図１（ａ）乃至（ｃ）は本実施例による電極形成工程を示す断面図である。
【００１９】本実施例の特徴は、電極のＩｎＧａＡｓ表面への接触部分にＰｔ層を設けた点にある。この構造は、発明者の以下のような考察によって導かれた。即ち、従来の電極では、ＩｎＧａＡｓ表面に接触する電極側の高融点系金属はＩｎＧａＡｓと合金層を形成しないために確実なオーミックコンタクトがとれなかったものと考え、これに対処するには、基板と電極間に熱的に安定な合金層を形成できれば、耐熱性を損なわずに前記問題を解決できると思料するに至った。そこで、種々の金属を検討した結果、反応層を形成するにＰｔが最適であることを見いだしたものである。
【００２０】しかも、Ｐｔ層はＩｎＧａＡｓと固相反応して、反応層を形成してしまうと熱的に安定し、確実なオーミックコンタクトを保証でき、反応層厚も以降の熱処理に対してもほとんど変化せず、歩留まりを向上できることが判明した。」
「【００２２】まず、図１（ａ）に示すように、ＧａＡｓ基板１上に、ｎ+−ＧａＡｓ層２（厚み５００ｎｍ、Ｓｉドープ５×１０18ｃｍ-3）、ｎ+−ＩｎXＧａ1-XＡｓグレーデッド層３（ｘ＝０〜０．５、厚み５０ｎｍ、Ｓｉドープ３×１０19ｃｍ-3）、ｎ+ＩｎＧａＡｓ層４（厚み５０ｎｍ、Ｓｉドープ３×１０19ｃｍ-3）を順次、エピタキシャル成長する。
【００２３】次に、この基板上に電極を形成するのであるが、まず図１（ｂ）に示すように、電極を形成するための開口部５’を有する感光性のレジストパターン５を形成し、続いて、Ｐｔ薄膜６（厚み５ｎｍ）、ＷＮ薄膜７（厚み５０ｎｍ）、Ａｕ薄膜８（厚み２００ｎｍ）を堆積する。その後、レジストパターン５をリフトオフし、図１（ｃ）に示すように、電極９を得る。」
「【００２５】上記工程によって得られる電極構造によれば、コンタクト部の表面に酸化膜等のバリア膜があっても、固相反応過程でＰｔ薄膜６のＰｔがそれを突き破り、良好なコンタクトを得ることができる。
【００２６】そして、上記の固相反応によってｎ+ＩｎＧａＡｓ層４にＰｔとの反応層１０が形成されるが、その反応層厚はＰｔ薄膜６の膜厚の約１．５〜２倍の約７．５〜１０ｎｍである。」
「【００３１】Ｐｔ薄膜（下層）６は、上述のように下層のｎ+ＩｎＧａＡｓ層４と反応して反応層１０を形成するが、この反応層１０の下端がｎ+ＩｎＧａＡｓ層４とその下の層との界面に達すると問題が生じる。例えば、ヘテロジャンクションを有するバイポーラトランジスタにこの構造を適用した場合に、Ｐｔ薄膜を厚く形成して電極のｎ+ＩｎＧａＡｓ層４によって形成される反応層が下層まで形成され過ぎると、ベース・エミッタ間の接合が破壊されてしまう恐れがある。そこで、これを防止するため、Ｐｔ薄膜の厚みを５〜２０ｎｍ程度に抑えて、容易に反応層が下方に形成されすぎることのないように制御している。」
「【００３５】
【発明の効果】以上説明したように本発明によれば、電極コンタクト部となるＩｎＧａＡｓ層と電極間の界面に酸化膜等のバリア膜があっても、電極はそれを突き破って確実なオーミックコンタクトを得ることができる。」
が、記載されている。
　
　本願出願前日本国内において頒布された刊行物４（特開平８−２５０５０９号公報）には、図１〜図４とともに、
「ヘテロ接合バイポーラトランジスタ」（発明の名称）に関して、
「【請求項１】  基板上に、第１導電型のコレクタ層、第２導電型のベース層、第１導電型で該ベース層よりも大きいバンドギャップを有するエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、
該エミッタ層は、該ベース層上に形成され、かつ、外因性ベース領域上の部分がトランジスタの正常動作範囲内の全ての電圧おいて完全に空乏化するように厚みが設定された第１のエミッタ層と、該第１のエミッタ層の上に該第１のエミッタ層よりも電子親和力の大きいエッチングストップ層を介して形成され、かつ、該第１のエミッタ層よりも電子親和力が小さいかまたは同じである第２のエミッタ層とからなり、第２のエミッタ層から上の各層またはエッチングストップ層から上の各層は外因性ベース領域上がエッチング除去されており、該エッチングストップ層は第１導電型で厚みが３ｎｍ以上であるヘテロ接合バイポーラトランジスタ。
【請求項２】  前記第１のエミッタ層がＩｎＧａＰである請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】  前記第１のエミッタ層としてＡｌＧａＡｓまたはＩｎＧａＰを用い、露出したエッチングストップ層または第１のエミッタ層の上に形成されたＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極の基板側のＰｔ層の厚みが１２．５ｎｍ以上である請求項１に記載のヘテロ接合バイポーラトランジスタ。」（特許請求の範囲）
「【００１０】本発明は、このような従来技術の課題を解決するためになされたものであり、外因性ベース上に保護膜となる薄膜のエミッタ層を容易に残すことができ、ラティスミスマッチによる結晶の歪みが生じず、エミッタ−ベース間の抵抗を低くして再結合を低減できるヘテロ接合バイポーラトランジスタおよびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のヘテロ接合バイポーラトランジスタは、基板上に、第１導電型のコレクタ層、第２導電型のベース層、第１導電型で該ベース層よりも大きいバンドギャップを有するエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、該エミッタ層は、該ベース層上に形成され、かつ、外因性ベース領域上の部分がトランジスタの正常動作範囲内の全ての電圧おいて完全に空乏化するように厚みが設定された第１のエミッタ層と、該第１のエミッタ層の上に該第１のエミッタ層よりも電子親和力の大きいエッチングストップ層を介して形成され、かつ、該第１のエミッタ層よりも電子親和力が小さいかまたは同じである第２のエミッタ層とからなり、第２のエミッタ層から上の各層またはエッチングストップ層から上の各層は外因性ベース領域上がエッチング除去されており、該エッチングストップ層は第１導電型で厚みが３ｎｍ以上であり、そのことにより上記目的が達成される。
【００１２】本発明のヘテロ接合バイポーラトランジスタにおいて、前記第１のエミッタ層がＩｎＧａＰである構成とすることができる。
【００１３】本発明のヘテロ接合バイポーラトランジスタにおいて、前記第１のエミッタ層としてＡｌＧａＡｓまたはＩｎＧａＰを用い、露出したエッチングストップ層または第１のエミッタ層の上に形成されたＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極の基板側のＰｔ層の厚みが１２．５ｎｍ以上である構成とすることができる。」
「【００２１】第１のエミッタ層としてＡｌＧａＡｓまたはＩｎＧａＰを用いた場合、露出されたエッチングストップ層上または第１のエミッタ層上にＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極を形成し、拡散させることによりベース層とのオーミック接触を形成する。ベース電極材料であるＰｔは、ＧａＡｓとの固相反応で膜厚の２倍程度に拡散して熱的に安定となるので、ＡｕＢｅに比べて拡散コントロールが容易である。また、基板側のＰｔ層の厚みは、第１のエミッタ層の厚みとベース層との厚みからマージンを考えて形成するが、１２．５ｎｍ以上とされているのが望ましい。」
「【００２３】（実施例１）図１は、本発明の一実施例であるＧａＡｓ／ＡｌＧａＡｓ系ＨＢＴを示す断面図である。
【００２４】このＨＢＴは、半絶縁性ＧａＡｓ基板１上にサブコレクタ層（ｎ+−ＧａＡｓ層、厚み５００ｎｍ、不純物濃度５Ｅ１８ｃｍ-3）２が形成されている。その上に、コレクタ層（ｎ−ＧａＡｓ層、厚み７００ｎｍ、不純物濃度２Ｅ１６ｃｍ-3）３、ベース層（ｐ+−ＧａＡｓ層、厚み８０ｎｍ、不純物濃度２Ｅ１９ｃｍ-3）４、グレイディッド層（ｎ−ＡｌxＧａ1-xＡｓ層、ｘ＝０→０．３、厚み２０ｎｍ、不純物濃度５Ｅ１７ｃｍ-3）５、第１エミッタ層（ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層、厚み２０ｎｍ、不純物濃度５Ｅ１７ｃｍ-3）６およびエッチングストップ層（ｎ+−ＧａＡｓ層、厚み５ｎｍ、不純物濃度５Ｅ１８ｃｍ-3）７が形成されている。
【００２５】エッチングストップ層７上には、第２エミッタ層（ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層、厚み１００ｎｍ、不純物濃度５Ｅ１７ｃｍ-3）８、グレイディッド層（ｎ−ＡｌxＧａ1-xＡｓ層、ｘ＝０．３→０、厚み２０ｎｍ、不純物濃度５Ｅ１７ｃｍ-3）９、コンタクト層（ｎ+−ＧａＡｓ層、厚み１００ｎｍ、不純物濃度５Ｅ１８ｃｍ-3）１０、グレイディッド層（ｎ+−ＩｎyＧａ1-yＡｓ層、ｙ＝０→０．３、厚み５０ｎｍ、不純物濃度２Ｅ１９ｃｍ-3）１１、およびキャップ層（ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層、厚み５０ｎｍ、不純物濃度２Ｅ１９ｃｍ-3）１２が形成されている。
【００２６】コレクタ層３、ベース層４、グレイディッド層５、第１エミッタ層６およびエッチングストップ層７は、サブコレクタ層２が露出するようにメサエッチングされ、第２エミッタ層８から上の各層（第２エミッタ層８、グレイディッド層９、コンタクト層１０、グレイディッド層１１およびキャップ層１２）は、エッチングストップ層７が露出するようにメサエッチングされている。露出されたサブコレクタ層２の上にはＡｕＧｅ層／Ｎｉ層／Ａｕ層からなるコレクタ電極１５が形成され、エッチングストップ層７の上には基板側よりＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極１４が形成されている。キャップ層１２の上にはＴｉ層／Ｐｔ層／Ａｕ層（基板側がＴｉ層）からなるエミッタ電極１３が形成されている。」
「【００２８】・・・このようにして外因性ベース領域上に保護膜となるグレイディッド層５、第１エミッタ層６およびエッチングストップ層７を残した状態でエミッタメサが形成される。」
「【００３０】次に、レジストを塗布してエミッタ電極１３形成部分をフォトリソグラフィー法により開口する。このレジストパターンをマスクとしてＴｉ層／Ｐｔ層／Ａｕ層を蒸着した後、レジストマスクを溶解除去（リフトオフ）することによりキャップ層１２の上にエミッタ電極１３を形成する。続いて、同様のリフトオフにより、露出されたサブコレクタ層２の上にはＡｕＧｅ層／Ｎｉ層／Ａｕ層からなるコレクタ電極１５を蒸着し、エッチングストップ層７の上にはＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極１４を蒸着する。ベース電極１４およびコレクタ電極１５のオーミック接触は３９０℃、１ｍｉｎの熱処理を行うことにより同時に形成される。この時、ベース電極１４においては、Ｐｔがエッチングストップ層７、エミッタ層６およびグレイディッド層５を拡散して低抵抗なオーミック接触が形成される。」
「【００３６】（実施例２）この実施例では、エミッタ層としてＩｎＧａＰ層を用い、下記表１に示すようなエピタキシャル構造のＨＢＴを作製した。尚、表１において、図１と同一の番号で示した部分は同一の機能を有するものとする。
【００３７】
【表１】
」
「【００４１】（実施例３）図２は、実施例３のＧａＡｓ／ＡｌＧａＡｓ系ＨＢＴを示す断面図である。このＨＢＴは、エッチングストップ層７から上の各層、つまりエッチングストップ層７、第２エミッタ層８、グレイディッド層９、コンタクト層１０、グレイディッド層１１およびキャップ層１２は、第１のエミッタ層６が露出するようにメサエッチングされている。露出された第１のエミッタ層６の上にはＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極１４が形成されている。それ以外は実施例１と同様の構造となっている。」
「【００４５】その後、実施例１と同様にキャップ層１２の上にエミッタ電極１３を形成する。また、露出されたサブコレクタ層２の上にはＡｕＧｅ層／Ｎｉ層／Ａｕ層からなるコレクタ電極１５を蒸着し、第１エミッタ層６の上にはＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極１４を蒸着する。ベース電極１４およびコレクタ電極１５のオーミック接触は３９０℃、１ｍｉｎの熱処理を行うことにより同時に形成される。この時、ベース電極１４においては、Ｐｔがエミッタ層６およびグレイディッド層５を拡散して低抵抗なオーミック接触が形成される。」
「【００５４】ベース電極材料、コレクタ電極材料およびエミッタ電極材料も上述の材料以外のものを用いてもよい。但し、ベース電極材料としてＰｔを用いると、ＧａＡｓとの固相反応で膜厚の２倍程度に拡散して熱的に安定となるので、ＡｕＢｅに比べて拡散コントロールが容易である。この場合、Ｐｔ層（上述のようにＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層の場合には基板側のＰｔ層）の厚みは、第１のエミッタ層の厚みとベース層との厚みからマージンを考えて形成する。例えば、第１のエミッタ層が２０ｎｍ、ベース層の厚みが８０ｎｍの場合には１２．５ｎｍ〜４０ｎｍであるのが好ましい。
【００５５】
【発明の効果】以上の説明から明らかなように、本発明によれば、第１のエミッタ層と第２のエミッタ層との間にエッチングストップ層が形成されているので、第２のエミッタ層から上の各層またはエッチングストップ層から上の各層の外因性ベース領域上をエッチング除去して、外因性ベース上に保護膜となる薄膜のエミッタ層（第１のエミッタ層）を容易に残すことができる。」
が、記載されている。
　
　ここで、刊行物４の【００２４】段落には、請求項１に記載の「第１導電形のコレクタ層」、「第２導電形のベース層」及び「第１導電型のエミッタ層」に対応して「ｎ−ＧａＡｓ層」、「Ｐ＋−ＧａＡｓ層」、「ｎ−Ａｌ０．３Ｇａ０．７Ａｓ層」が記載されている。
　また、刊行物４の【００５４】段落には、請求項１を引用する請求項３に記載の「基板側のＰｔ層」に対応する層の厚みと、「第１導電型のエミッタ層」及び「第２導電形のベース層」の厚みとの関係について、「第１のエミッタ層の厚みとベース層との厚みからマージンを考えて形成」し、例えば「第１導電型のエミッタ層」に対応する「第１のエミッタ層」が「２０ｎｍ」、「第２導電形のベース層」に対応する「ベース層」が「８０ｎｍ」の場合には、「基板側のＰｔ層」は「１２．５ｎｍ〜４０ｎｍであるのが好ましい」ことが記載されている。
　また、刊行物４の【００２５】段落及び【００２６】段落には、「ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層」からなる「キャップ層１２の上にはＴｉ層／Ｐｔ層／Ａｕ層（基板側がＴｉ層）からなるエミッタ電極１３が形成されている」と記載されている。
　また、「Ｐｔ層」と、「エッチングストップ層」と、「保護膜」（「第１エミッタ層」）と、「グレイディッド層」と、「ベース層」との層関係を整理すると、図１に記載の「実施例１」は、「ベース層・・・４、グレイディッド層・・・５、第１エミッタ層・・・６およびエッチングストップ層・・・７が形成されて」おり（【００２４】段落）、「エッチングストップ層７の上には基板側よりＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極１４が形成されている。」（【００２６】段落）ものであり、まとめると、基板側から、「ベース層」、「グレイディッド層」、「保護膜」（「第１エミッタ層」）、「エッチングストップ層」、「Ｐｔ層」の順に形成されている。また、「実施例２」は、表１を参照すると、基板側から、「ｐＧａＡｓ」のベース層４、「ｎＩｎｘＧａ１−ｘＰ（ｘ＝０．４９）」の第１エミッタ層６、「ｎＧａＡｓ」のエッチングストップ層７の順に形成されており、「グレイディッド層５」は、形成されていない。そして、「Ｐｔ層」の形成については、記載されていない。また、図２に記載の「実施例３」は、図２を参照すると、基板側から、「ベース層４」、「グレイディッド層５」、「第１エミッタ層６」、「エッチングストップ層７」の順に形成されているが、「Ｐｔ層」は、「露出された第１のエミッタ層６の上に」形成されている。さらに、特許請求の範囲の請求項１は、「第２導電型のベース層、第１導電型で該ベース層よりも大きいバンドギャップを有するエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、　該エミッタ層は、該ベース層上に形成され」ているものであり、特許請求の範囲の請求項３は、「露出したエッチングストップ層または第１のエミッタ層の上に形成されたＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極」を有するものである。そうすると、「ベース層」と「Ｐｔ層」の間は、「保護膜」（「第１エミッタ層」）は必須であるが、「エッチングストップ層７」は、特許請求の範囲の請求項３に「エッチングストップ層または第１のエミッタ層の上に形成されたＰｔ層」と、「Ｐｔ層」の形成に関して、択一的に記載されているとともに、上記の「実施例３」には設けられておらず、「グレイディッド層５」は、特許請求の範囲の請求項１と請求項３に記載されていないとともに、上記の「実施例３」にも設けられていないので、「グレイディッド層５」と「エッチングストップ層７」は、「ベース層４」と「Ｐｔ層」の間には必須ではなく、必要に応じて設けられたものである。
　
　よって、刊行物４には、以下の発明が記載されている。
「基板上に、ｎ−ＧａＡｓ層からなる第１導電型のコレクタ層、ｐ+−ＧａＡｓ層からなる第２導電型のベース層、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層からなる第１導電型のエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、該エミッタ層は、該ベース層上に形成され、かつ、外因性ベース領域上の部分が保護膜となっており、該エミッタ層の上にｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層が形成されており、該キャップ層の上にＴｉ層／Ｐｔ層／Ａｕ層からなるエミッタ電極が形成されており、外因性ベース領域上の保護膜となるエミッタ層上に基板側よりＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極が形成されており、基板側のＰｔ層の厚みは、保護膜となるエミッタ層の厚みとベース層との厚みからマージンを考えて形成し、基板側のＰｔ層の厚みは１２．５ｎｍ〜４０ｎｍであり、ベース層の厚みは８０ｎｍであり、保護膜となるエミッタ層の厚みは２０ｎｍであることを特徴とするヘテロ接合バイポーラトランジスタ。」
　
２　対比・判断
２−１　本願の請求項１に係る発明について
　本願の請求項１に係る発明（以下、「本願発明」という。）と刊行物４に記載された発明（以下、「刊行物４発明」という。）とを対比する。
　刊行物４発明の「ｎ−ＧａＡｓ層からなる第１導電型のコレクタ層」、「ｐ+−ＧａＡｓ層からなる第２導電型のベース層」、「ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層からなる第１導電型のエミッタ層」、「基板上に」「この順に形成され」たことは、それぞれ、本願発明の「ｎ型コレクタ層」、「ｐ型ベース層」、「ｎ型エミッタ層」、「基板上に順次積層された」ことに相当するので、刊行物４発明の「基板上に、ｎ−ＧａＡｓ層からなる第１導電型のコレクタ層、ｐ+−ＧａＡｓ層からなる第２導電型のベース層、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層からなる第１導電型のエミッタ層がこの順に形成され」たことは、本願発明の「基板上に順次積層されたｎ型コレクタ層、ｐ型ベース層およびｎ型エミッタ層を含む」ことに相当する。
　また、刊行物４発明の「外因性ベース領域」は、本願発明の「ｐ型ベース層の真性領域外」に相当するので、刊行物４発明の「該エミッタ層は」、「外因性ベース領域上の部分が保護膜となって」いることは、本願発明の「前記ｐ型ベース層の真性領域外の表面に前記ｎ型エミッタ層と同一の材質からなる保護膜が形成され」ていることに相当する。
　また、刊行物４発明の「ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層」は、本願発明の「ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層」のうちの、ｘ＝０．５の場合に相当するので、刊行物４発明の「該エミッタ層の上にｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層が形成されて」いることは、本願発明の「前記ｎ型エミッタ層上にｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層が形成され」ていることのうちの、ｘ＝０．５の場合に相当する。
　また、刊行物４発明の「外因性ベース領域上の保護膜となるエミッタ層上に基板側よりＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極が形成されて」いることは、「保護膜となるエミッタ層」の直上に「Ｐｔ層」が形成されているので、刊行物４発明の「外因性ベース領域上の保護膜となるエミッタ層上にＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極を形成」することは、本願発明の「前記保護膜の表面」「には」「Ｐｔ」「層が接触して」いることに相当する。
　してみると、本願発明と刊行物４発明とは、
「基板上に順次積層されたｎ型コレクタ層、ｐ型ベース層およびｎ型エミッタ層を含むヘテロ接合バイポーラトランジスタであって、
　前記ｐ型ベース層の真性領域外の表面に前記ｎ型エミッタ層と同一の材質からなる保護膜が形成され、
　前記ｎ型エミッタ層上にｎ型Ｉｎ0.5Ｇａ0.5Ａｓ層が形成され、
　前記保護膜の表面にはＰｔ層が接触していることを特徴とする、ヘテロ接合バイポーラトランジスタ。」の点で一致し、
相違点ａ
　本願発明は、「前記保護膜の表面および前記ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の表面にはそれぞれ、Ｐｔ、Ｐｄまたはそれらの合金のいずれかを含む金属層が接触しており、　前記保護膜の表面に接触している金属層と前記ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の表面に接触している金属層とは同一の材質および厚さからな」るのに対して、刊行物４発明は、「ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層が形成されており、該キャップ層の上にＴｉ層／Ｐｔ層／Ａｕ層からなるエミッタ電極が形成されており、外因性ベース領域上の保護膜となるエミッタ層上に基板側よりＰｔ層／Ｔｉ層／Ｐｔ層／Ａｕ層からなるベース電極が形成されており」、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層に接触している「Ｔｉ層」と保護層に接触している「Ｐｔ層」とは、異なる材質であり、また、「Ｔｉ層」と「Ｐｔ層」の厚さも同一かどうか不明である点（以下、「相違点ａ」という。）。
相違点ｂ
　本願発明は、「前記ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の厚さをＡ、前記金属層の厚さをＢ、前記ｐ型ベース層の厚さをＣ、前記保護膜の厚さをＤとしたときに、Ａ＞２Ｂ、かつ、（Ｃ＋Ｄ）＞２Ｂ＞Ｄの関係が成立する」のに対して、刊行物４発明は、「基板側のＰｔ層の厚みは、保護膜となるエミッタ層の厚みとベース層との厚みからマージンを考えて形成し、基板側のＰｔ層の厚みは１２．５ｎｍ〜４０ｎｍであり、ベース層の厚みは８０ｎｍであり、保護膜となるエミッタ層の厚みは２０ｎｍであること」と、「基板側のＰｔ層の厚み」と「保護膜となるエミッタ層の厚み」と「ベース層の厚み」のそれぞれの数値は示されているものの、厚さの関係を表す数式は示されておらず、また、「ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層」の厚さと「Ｔｉ層」の厚さの関係は不明である点（以下、「相違点ｂ」という。）。
　そこで、上記相違点ａ、ｂについて検討する。
［相違点ａについて］
　刊行物１には、「半導体基板の上面にＩｎＧａＡｓ層を形成し、該ＩｎＧａＡｓ層の上面に電極を形成する半導体装置において、　前記電極の前記ＩｎＧａＡｓ層に対する接触面にＰｔ薄膜を設けてなることを特徴とする半導体装置。」（特許請求の範囲【請求項１】）が、記載されている。ここで、このＩｎＧａＡｓ層は、「図１（ａ）に示すように、ＧａＡｓ基板１上に、ｎ+−ＧａＡｓ層２（厚み５００ｎｍ、Ｓｉドープ５×１０18ｃｍ-3）、ｎ+−ＩｎXＧａ1-XＡｓグレーデッド層３（ｘ＝０〜０．５、厚み５０ｎｍ、Ｓｉドープ３×１０19ｃｍ-3）、ｎ+ＩｎＧａＡｓ層４（厚み５０ｎｍ、Ｓｉドープ３×１０19ｃｍ-3）を順次、エピタキシャル成長」（【００２２】段落）したものであり、同様の積層構造を有する従来例の「図２に示すように、ＧａＡｓ基板２１の上に、ｎ+−ＧａＡｓ層２２、ｎ+−ＩｎXＧａ1-XＡｓグレーデッド層２３（ｘ＝０〜０．５）、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層２４が積層されている」（【０００７】段落）という記載を参照すると、ＩｎＧａＡｓ層４のＩｎとＧａの組成比は、「Ｉｎ0.5Ｇａ0.5Ａｓ」となっていることが推定でき、刊行物１に記載された発明の「ＩｎＧａＡｓ層」は、本願発明の「ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層」と、「Ｉｎ0.5Ｇａ0.5Ａｓ」の限りにおいて、一致している。
　そして、刊行物１に記載された発明の「ＩｎＧａＡｓ層」と「Ｐｔ薄膜」は、その「接触面」で接触しているので、刊行物１に記載された発明の「前記電極の前記ＩｎＧａＡｓ層に対する接触面にＰｔ薄膜を設けてなること」（【請求項１】）は、本願発明の「前記ｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の表面には」「Ｐｔ」「層が接触して」いることに相当する。
　しかも、刊行物１に記載された発明の「ＩｎＧａＡｓ層に対する接触面にＰｔ薄膜を設けてなる」構造は、「ヘテロジャンクションを有するバイポーラトランジスタ」（「ヘテロ接合バイポーラトランジスタ」と同義語。）に「適用」（【００３１】段落）することができ、刊行物１の「Ｐｔ薄膜を厚く形成して電極のｎ+ＩｎＧａＡｓ層４によって形成される反応層が下層まで形成され過ぎると、ベース・エミッタ間の接合が破壊されてしまう恐れがある」（【００３１】段落）という記載を参酌すると、刊行物１に記載された発明の「ＩｎＧａＡｓ層に対する接触面にＰｔ薄膜を設けてなる」構造は、ヘテロジャンクションを有するバイポーラトランジスタのエミッタ電極に適用できるものである。
　すると、「ヘテロ接合バイポーラトランジスタ」である、刊行物４発明の「ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層」「の上に」形成された「Ｔｉ層／Ｐｔ層／Ａｕ層からなるエミッタ電極１３」の「Ｔｉ層」に換えて、刊行物１に記載された発明の「ＩｎＧａＡｓ層に対する接触面に」設けることができる「Ｐｔ薄膜」（刊行物４発明の「Ｐｔ層」と同義語。）を用いることは、当業者が適宜設定できた程度の事項であり、このように設定することにより、刊行物４発明の「ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層」「の上」に「Ｐｔ薄膜」を形成して、刊行物４発明の「保護膜となるエミッタ層上に」形成されたＰｔ層と同一の材質とすることができ、その際に、「保護膜となるエミッタ層上に」形成されたＰｔ層と、「ＩｎＧａＡｓ層に対する接触面に」設けた「Ｐｔ薄膜」のそれぞれの厚さの設定は、当業者がトランジスタの設計上、適宜なしえた程度のことであり、それぞれの厚さを同一に設定することも、単なる設計事項と認められる。
　なお、審判請求人は、審判請求書の平成１７年１１月１４日付けの手続補正書の「（２）本願請求項１の特許性」の項において、「ｃ）さらに、本願請求項１におきましては、上記の構成要件Ａ５に記載されていますように、保護膜の表面に接触している金属層とｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の表面に接触している金属層とは同一の材質および厚さからなるため、ベース電極およびエミッタ電極の同時形成を可能とし、歩留りの向上および製造コストの低下を図ることができます。」と主張しているが、本願発明は、物の発明であるから、本願発明が、「保護膜の表面に接触している金属層とｎ型ＩｎxＧａ1-xＡｓ（０．４≦ｘ≦１．０）層の表面に接触している金属層とは同一の材質および厚さからな」るとの構成を備えていても、ベース電極およびエミッタ電極は、同時に形成することが可能であるとともに、別の工程で形成することも可能であり、別の工程で形成する場合には、歩留りの向上および製造コストの低下を図ることができないのものであり、上記「ベース電極およびエミッタ電極の同時形成を可能とし、歩留りの向上および製造コストの低下を図ることができます。」という主張は、物の発明の作用効果の主張にはあたらないので、採用することはできない。
［相違点ｂについて］
　刊行物４発明は、「基板側のＰｔ層の厚みは１２．５ｎｍ〜４０ｎｍであり、ベース層の厚みは８０ｎｍであり、保護膜となるエミッタ層の厚みは２０ｎｍであ」る。また、刊行物４には、「第１のエミッタ層としてＡｌＧａＡｓまたはＩｎＧａＰを用いた場合、露出されたエッチングストップ層上または第１のエミッタ層上にＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極を形成し、拡散させることによりベース層とのオーミック接触を形成する。ベース電極材料であるＰｔは、ＧａＡｓとの固相反応で膜厚の２倍程度に拡散して熱的に安定となる・・・。また、基板側のＰｔ層の厚みは、第１のエミッタ層の厚みとベース層との厚みからマージンを考えて形成するが、１２．５ｎｍ以上とされているのが望ましい。」（【００２１】段落）という記載がある。
　そうすると、「露出された」「第１のエミッタ層上にＰｔ層、Ｔｉ層、Ｐｔ層およびＡｕ層からなるベース電極を形成し、拡散させることによりベース層とのオーミック接触を形成する」（【００２１】段落）場合は、「ベース層」と「保護膜となるエミッタ層」と「基板側のＰｔ層」の積層構造となるので、刊行物４発明の「基板側のＰｔ層の厚み」の「１２．５ｎｍ〜４０ｎｍ」をＢ、「ベース層の厚み」の「８０ｎｍ」をＣ、「保護膜となるエミッタ層の厚み」の「２０ｎｍ」をＤとすると、Ｃ＋Ｄ＝１００ｎｍ、２Ｂ＝２５〜８０ｎｍであるから、本願発明の「（Ｃ＋Ｄ）＞２Ｂ＞Ｄの関係が成立」していることになり、刊行物４発明と本願発明は、この点で一致している。
　また、刊行物１には、「ｎ+ＩｎＧａＡｓ層４（厚み５０ｎｍ、Ｓｉドープ３×１０19ｃｍ-3）を」「エピタキシャル成長する。」（【００２２】【段落】）、「次に、」「電極を形成するため」に「Ｐｔ薄膜６（厚み５ｎｍ）、ＷＮ薄膜７（厚み５０ｎｍ）、Ａｕ薄膜８（厚み２００ｎｍ）を堆積する。」（【００２３】【段落】）、「固相反応によってｎ+ＩｎＧａＡｓ層４にＰｔとの反応層１０が形成されるが、その反応層厚はＰｔ薄膜６の膜厚の約１．５〜２倍の約７．５〜１０ｎｍである。」（【００２６】【段落】）、「Ｐｔ薄膜（下層）６は、上述のように下層のｎ+ＩｎＧａＡｓ層４と反応して反応層１０を形成するが、この反応層１０の下端がｎ+ＩｎＧａＡｓ層４とその下の層との界面に達すると問題が生じる。例えば、ヘテロジャンクションを有するバイポーラトランジスタにこの構造を適用した場合に、Ｐｔ薄膜を厚く形成して電極のｎ+ＩｎＧａＡｓ層４によって形成される反応層が下層まで形成され過ぎると、ベース・エミッタ間の接合が破壊されてしまう恐れがある。そこで、これを防止するため、Ｐｔ薄膜の厚みを５〜２０ｎｍ程度に抑えて、容易に反応層が下方に形成されすぎることのないように制御している。」（【００３１】【段落】）と記載されており、「ｎ+ＩｎＧａＡｓ層４」の「厚み」の「５０ｎｍ」（【００２２】【段落】）をＡ、「Ｐｔ薄膜の厚み」の「５〜２０ｎｍ」（【００３１】【段落】）をｂとすると、Ａ＞２ｂの関係が成立していることになる。
　そして、上記「［相違点ａについて］」において検討したように、「ヘテロ接合バイポーラトランジスタ」である、刊行物４発明の「ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層からなるキャップ層」「の上に」形成された「Ｔｉ層／Ｐｔ層／Ａｕ層からなるエミッタ電極１３」の「Ｔｉ層」に換えて、刊行物１に記載された発明の「ＩｎＧａＡｓ層に対する接触面に」設けることができる「Ｐｔ薄膜」（刊行物４発明の「Ｐｔ層」と同義語。）を用いることは、当業者が適宜選択できた程度のことであるから、刊行物１に記載された発明の「ＩｎＧａＡｓ層に対する接触面に」設けることができる「Ｐｔ薄膜」を「ヘテロ接合バイポーラトランジスタ」に用いた際には、刊行物１に記載された発明の「Ｐｔ薄膜の厚み」は「５〜２０ｎｍ」であり、刊行物４発明の「基板側のＰｔ層の厚み」は「１２．５ｎｍ〜４０ｎｍ」であって、それぞれのＰｔ層は、共通する厚みの範囲を有するものである。
　そうすると、この共通する厚みの範囲では、刊行物１に記載された発明の「Ｐｔ薄膜の厚み」は、ｂと定義する換わりに、刊行物４発明の「基板側のＰｔ層の厚み」と共通のＢと定義することができるので、刊行物１に記載された発明の「ｎ+ＩｎＧａＡｓ層４」の「厚み」の「５０ｎｍ」をＡ、「Ｐｔ薄膜の厚み」の「５〜２０ｎｍ」をＢとして、本願発明の「Ａ＞２Ｂの関係が成立」していることになり、刊行物１に記載された発明と本願発明は、この点で一致している。
　したがって、刊行物４発明の「基板側のＰｔ層の厚み」の「１２．５ｎｍ〜４０ｎｍ」をＢ、「ベース層の厚み」の「８０ｎｍ」をＣ、「保護膜となるエミッタ層の厚み」の「２０ｎｍ」をＤとすると、「（Ｃ＋Ｄ）＞２Ｂ＞Ｄの関係が成立」し、刊行物１に記載された発明の「ｎ+ＩｎＧａＡｓ層４」の「厚み」の「５０ｎｍ」をＡ、「Ｐｔ薄膜の厚み」の「５〜２０ｎｍ」をＢとすると、「Ａ＞２Ｂの関係が成立」するのであるから、これらの「Ａ＞２Ｂの関係」と「Ａ＞２Ｂの関係」を総合して、本願発明の「Ａ＞２Ｂ、かつ、（Ｃ＋Ｄ）＞２Ｂ＞Ｄの関係が成立」するようにそれぞれの層の厚さを設定することは、当業者が必要により適宜設定できた程度のことと認められる。
　
　したがって、本願発明は、その出願前に国内において頒布された刊行物４及び刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
　
第３　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであり、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。