【事件の表示】
　特願２００１−１０９４６０「表示装置およびその駆動方法、ならびに投写型表示装置」拒絶査定不服審判事件〔平成１４年　３月１２日出願公開、特開２００２−　７２９８７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１ 手続の経緯
　本願は、平成１３年４月９日を出願日（国内優先日：平成１２年６月１４日）とする出願であって、平成１７年２月２５日付けけ（発送日：平成１７年３月１日）で拒絶査定がされ、これに対し平成１７年３月３１日に拒絶査定不服審判の請求がされるとともに平成１７年４月２５日付けで明細書を補正対象とする手続補正（以下、「平成１７年４月２５日付けの手続補正」といい、また「本件補正」ともいう。）がなされたものである。
　
２ 平成１７年４月２５日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１７年４月２５日付けの手続補正を却下する。
　
［補正却下の決定の理由］
（１）本件補正の内容
　本件補正は、以下に示される本件補正前の特許請求の範囲の請求項１〜６を、以下に示される本件補正後の特許請求の範囲の請求項１〜６に補正することを含むものである。
　
ア　本件補正前
「【請求項１】　画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部と、水平走査の基準となる第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の第２のクロック信号を生成するクロック生成手段と、前記第１のクロック信号に同期してシフト動作を行い、各シフト段から前記第１のクロック信号の周期と同じパルス幅を持つシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスによって前記第２のクロック信号を交互に抜き取ってサンプリングパルスとして出力する第１のスイッチ群と、入力される映像信号を前記第１のスイッチ群の各スイッチによって抜き取られた前記サンプリングパルスに応答して順次サンプリングして前記画素部の各信号ラインに供給する第２のスイッチ群とを備えたことを特徴とする表示装置。
【請求項２】　前記画素の表示エレメントが液晶セルであることを特徴とする請求項１記載の表示装置。
【請求項３】　画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部に対する水平走査の際に、第１のクロック信号に同期して当該第１のクロック信号の周期と同じパルス幅を持つシフトパルスを順に得て、このシフトパルスに基づいて映像信号をサンプリングしつつ前記画素部の信号ラインに供給する表示装置の駆動方法であって、前記第１のクロック信号に対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の第２のクロック信号を生成し、前記シフトパルスによって前記第２のクロック信号を交互に抜き取ってサンプリングパルスとし、このサンプリングパルスによって前記映像信号をサンプリングしつつ前記画素部の信号ラインに供給することを特徴とする表示装置の駆動方法。
【請求項４】　前記画素の表示エレメントが液晶セルであることを特徴とする請求項３記載の表示装置の駆動方法。
【請求項５】　水平走査の基準となる第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の第２のクロック信号を生成するクロック生成手段と、画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部と前記第１のクロック信号に同期して順次得られる前記第１のクロック信号の周期と同じパルス幅を持つシフトパルスによって前記第２のクロック信号を交互に抜き取ってサンプリングパルスとし、このサンプリングパルスに応答して入力映像信号を順次サンプリングして前記画素部の各信号ラインに供給する水平駆動系とを有する表示パネルと、前記表示パネルに光を照射する照射手段と、前記表示パネルを経た光をスクリーン上に投影する投影手段とを備えたことを特徴とする投写型表示装置。
【請求項６】　前記画素部の各画素の表示エレメントが液晶セルであることを特徴とする請求項５記載の投写型表示装置。」
　
イ　本件補正後
「【請求項１】　画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部と、水平走査の基準となる第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の第２のクロック信号を生成するクロック生成手段と、前記第１のクロック信号に同期してシフト動作を行い、各シフト段から前記第１のクロック信号の周期と同じパルス幅を
持ち、当該周期の１／２だけ互いに位相がずれた
【請求項２】　前記画素の表示エレメントが液晶セルであることを特徴とする請求項１記載の表示装置。
【請求項３】　画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部に対する水平走査の際に、第１のクロック信号に同期して当該第１のクロック信号の周期と同じパルス幅を
持ち、当該周期の１／２だけ互いに位相がずれた
【請求項４】　前記画素の表示エレメントが液晶セルであることを特徴とする請求項３記載の表示装置の駆動方法。
【請求項５】　水平走査の基準となる第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の第２のクロック信号を生成するクロック生成手段と、画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部と前記第１のクロック信号に同期して順次得られる前記第１のクロック信号の周期と同じパルス幅を
持ち、当該周期の１／２だけ互いに位相がずれた
【請求項６】　前記画素部の各画素の表示エレメントが液晶セルであることを特徴とする請求項５記載の投射型表示装置。」（下線はそれぞれ、請求人が手続補正書提出時に補正箇所に対して付したものである。）
　
（２）本件補正の適否について
　本件補正後の請求項１、３及び５は、それぞれ本件補正前の請求項１、３及び５に記載された発明を特定するために必要な事項である「シフトパルス」について、第１のクロック信号の「周期の１／２だけ互いに位相がずれ」ているとの限定を付加するものとなっている。
　したがって、本件補正は、特許請求の範囲の減縮を目的とするものと認められ、平成１８年法律第５５号による改正前の特許法第１７条の２第４項第２号の規定に該当するものである。 
　
　そこで、本件補正後の請求項１に記載されている事項により特定される発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
ア　引用例
　原査定の拒絶の理由に引用された本願の優先日前に頒布された刊行物である特開２０００−８１８５８号公報（以下「引用例」という。）には図面と共に、以下の事項が記載されている。
　
（ア）「【００４８】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。
【００４９】（液晶装置の第1実施形態）本発明による電気光学装置の一例である液晶装置の第1実施形態の構成及び動作について、図１から図８を参照して説明する。」
（イ）「【００５５】次に、図２を参照して、本実施形態の液晶装置の駆動回路を説明する。尚、図２は、上述のように走査線、データ線等が設けられた画像表示部と共に、該画像表示部の周辺における液晶装置の基板上に設けらた駆動回路を示すブロック図である。
【００５６】図２において、液晶装置のＴＦＴアレイ基板１０上には、その中央付近に、図１で説明した走査線３ａ、データ線６ａ等が設けられた画像表示部１００ａが設けられており、その周辺には、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路３０１を含む駆動回路２００が設けられている。即ち、本実施形態の液晶装置は、ＴＦＴアレイ基板１０上に、駆動回路２００が形成された駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置として構成されている。
【００５７】走査線駆動回路１０４は、外部の画像信号処理回路から供給される画像信号の垂直同期信号に応じた所定タイミングで、走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍをパルス的に線順次で供給する。
【００５８】データ線駆動回路１０１は、走査線駆動回路１０４が走査線３ａに走査信号Ｇ１、Ｇ２、…、Ｇｍを送るのに合わせて、サンプリング制御信号線１１４を介してサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎをサンプリング回路３０１を構成する各サンプリングスイッチ３０２の制御端子に供給する。サンプリング回路３０１は、このサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎに応じて、画像信号線１１５に供給される画像信号をサンプリングして、データ線６ａに供給する。本実施形態では特に、１２シリアル−パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ１２に対応して相隣接する１２本のデータ線に接続されたサンプリングスイッチ３０２が、同一サンプリング制御信号に応じて同時にオン状態とされ、これら１２本のデータ線６ａには同時に、画像信号ＶＩＤ１〜ＶＩＤ１２のうちの夫々に対応する一つが供給される。
【００５９】次に、図３及び図４を参照して、データ線駆動回路１０１及びサンプリング回路３０１のより詳細な構成についてその動作と共に説明する。尚、図３は、データ線駆動回路１０１を構成するラッチ回路４０１等を、サンプリング回路３０１等と共に示すブロック図であり、図４は、データ線駆動回路１０１内における各種の信号のタイミングチャートである。
【００６０】図３において、データ線駆動回路１０１は、転送信号を順次出力するシフトレジスタ回路４００と、順次出力された転送信号を波形整形するバッファ回路５００とを備えて構成されている。シフトレジスタ回路４００は、直列接続された複数段の遅延型フリップフロップ回路等からなるラッチ回路４０１で構成されている。各ラッチ回路４０１に接続された複数の例えばＮＡＮＤ回路４０３等からなる位相調整回路４０２とを備える。バッファ回路５００は、直列接続された３段のインバータ５０１、５０２及び５０３を、同時駆動するサンプリングスイッチ３０２のグループ毎に備える。
【００６１】図３及び図４に示すように、シフトレジスタ回路４００は、次のように構成されている。
【００６２】即ち、画像信号ＶＩＤ１〜ＶＩＤ１２の水平同期信号に同期したスタートパルスＳＰが外部の画像信号処理回路から入力されると、先ず左端段のラッチ回路４０１がＸ側基準クロック信号ＣＬＸ（及びその反転クロック信号ＣＬＸ’）に基づく転送動作を開始し、転送信号ＳＴ１を位相調整回路４０２中の対応するＮＡＮＤ回路４０３に出力すると共に転送信号ＳＴ１を次段のラッチ回路４０１に出力する。すると、この次段のラッチ回路４０１が、Ｘ側基準クロック信号ＣＬＸ（及びその反転クロック信号ＣＬＸ’）に基づく転送動作を開始し、転送信号ＳＴ１の立ち下がりのタイミングで立ち上がる転送信号ＳＴ２を位相調整回路４０２中の対応するＮＡＮＤ回路４０３に出力すると共に転送信号ＳＴ２を次段のラッチ回路４０１に出力する。そして以下同様の転送動作を各段のラッチ回路４０１により順次行って、一水平走査期間に転送信号ＳＴ１、ＳＴ２、…、ＳＴｎを一通り位相調整回路４０２に出力するように構成されている。
【００６３】また、位相調整回路４０２は、左から数えて奇数段目の各ＮＡＮＤ回路４０３により、対応するラッチ回路４０１から入力される転送信号ＳＴ2i-1（但し、ｉは自然数）と位相調整信号ＥＮＢ１とのＮＡＮＤをとってバッファ回路５００に出力する。また、左から数えて偶数段目の各ＮＡＮＤ回路４０３により、対応するラッチ回路４０１から入力される転送信号ＳＴ2i（但し、ｉは自然数）と位相調整信号ＥＮＢ２とのＮＡＮＤをとってバッファ回路５００に出力するように構成されている。
【００６４】バッファ回路５００は、各位相調整回路４０２の出力端子毎に、直列接続された３段のインバータ５０１、５０２及び５０３を含む。そして、後述するようにインバータ５０１、５０２及び５０３を構成するＴＦＴのサイズを段階的に大きくすることにより、インバータ全体で駆動可能なサンプリング回路３０１における負荷を大きくし、同時駆動可能なサンプリングスイッチ３０２の数を増やすように構成されている（図４参照）。
【００６５】このように転送信号ＳＴ１、ＳＴ２、…、ＳＴｎは、位相調整回路４０２によりパルス幅が制限され、更にバッファ回路５００により波形整形されて、サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎとして、サンプリング回路３０１に出力される。
【００６６】本実施の形態では特に、位相調整回路４０２によるパルス幅の制限により、相前後するサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎは、信号パルス間に若干の時間間隔が存在するため（図４参照）、これらの信号パルスの重なりに起因した相前後して駆動されるデータ線６ａ間のゴーストやクロストークを抑制或いは防止できる。また、ラッチ回路４０１又は位相調整回路４０２の出力における駆動能力よりも、バッファ回路５００の出力における駆動能力の方が遥かに大きく設定されているため、サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎにより、一つのサンプリングスイッチ３０２よりも負荷が遥かに大きい複数のサンプリングスイッチ３０２を良好に同時駆動できる。」
　
（ウ）これらの記載から引用例には、以下の発明（以下「引用発明」という。）が記載されていると認めることができる。
「画素が行列状に配置され、各画素列ごとにデータ線６ａが配線されてなる画像表示部１００ａと、水平走査の基準となるＸ側基準クロック信号ＣＬＸを生成するとともに、このＸ側基準クロック信号ＣＬＸに対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の位相調整信号ＥＮＢ１及び位相調整信号ＥＮＢ２を生成するクロック生成手段と、前記Ｘ側基準クロック信号ＣＬＸに同期してシフト動作を行い、各シフト段から前記Ｘ側基準クロック信号ＣＬＸの周期の１／２のパルス幅を持ち、当該周期の１／２だけ互いに位相がずれた転送信号ＳＴ１、ＳＴ２、…、ＳＴｎを順次出力するシフトレジスタ回路４００と、前記シフトレジスタ回路４００から順次出力される前記転送信号ＳＴ１、ＳＴ２、…、ＳＴｎによって前記位相調整信号ＥＮＢ１及び前記位相調整信号ＥＮＢ２を交互に抜き取ってサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎとして出力する位相調整回路４０２と、入力される画像信号ＶＩＤ１〜ＶＩＤ１２を前記位相調整回路４０２の各ＮＡＮＤ回路４０３によって抜き取られた前記サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎに応答して順次サンプリングして前記画像表示部１００ａの各データ線６ａに供給するサンプリング回路３０１とを備えたことを特徴とする電気光学装置。」
　
イ　本願補正発明についての対比・判断
　そこで，本願補正発明と引用発明とを対比すると，引用発明の「データ線６ａ」、「画像表示部１００ａ」、「Ｘ側基準クロック信号ＣＬＸ」、「位相調整信号ＥＮＢ１及び位相調整信号ＥＮＢ２」、「転送信号ＳＴ１、ＳＴ２、…、ＳＴｎ」、「シフトレジスタ回路４００」、「サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎ」、「画像信号ＶＩＤ１〜ＶＩＤ１２」、「サンプリング回路３０１」及び「電気光学装置」は、それぞれ本願補正発明の「信号ライン」、「画素部」、「第１のクロック信号」、「第２のクロック信号」、「シフトパルス」、「シフトレジスタ」、「サンプリングパルス」、「映像信号」、「第２のスイッチ群」及び「表示装置」に相当する。
　
　また、引用発明における「位相調整回路４０２」と本願補正発明における「第１のスイッチ群」とは、「シフトレジスタから順次出力されるシフトパルスによって第２のクロック信号を交互に抜き取ってサンプリングパルスとして出力するサンプリングパルス生成回路」である点で共通する。
　さらに、引用発明における「入力される画像信号ＶＩＤ１〜ＶＩＤ１２を前記位相調整回路４０２の各ＮＡＮＤ回路４０３によって抜き取られた前記サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎに応答して順次サンプリング」することと本願補正発明における「入力される映像信号を前記第１のスイッチ群の各スイッチによって抜き取られた前記サンプリングパルスに応答して順次サンプリング」することとは、「入力される映像信号を前記サンプリングパルス生成回路の各素子によって抜き取られた前記サンプリングパルスに応答して順次サンプリング」する点で共通する。
　
　してみると、両者は
「画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部と、水平走査の基準となる第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の第２のクロック信号を生成するクロック生成手段と、前記第１のクロック信号に同期してシフト動作を行い、各シフト段から前記第１のクロック信号の周期の１／２だけ互いに位相がずれたシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスによって前記第２のクロック信号を交互に抜き取ってサンプリングパルスとして出力するサンプリングパルス生成回路と、入力される映像信号を前記サンプリングパルス生成回路の各素子によって抜き取られた前記サンプリングパルスに応答して順次サンプリングして前記画素部の各信号ラインに供給する第２のスイッチ群とを備えたことを特徴とする表示装置。」
　
の点で一致し，以下の点で相違している。
　
［相違点１］　本願補正発明においては「シフトパルス」が第１のクロック信号の周期と同じパルス幅を持っているのに対して、引用発明においては「転送信号ＳＴ１、ＳＴ２、…、ＳＴｎ」が「Ｘ側基準クロック信号ＣＬＸ」の１／２周期のパルス幅である点。
［相違点２］　本願補正発明においては「サンプリングパルス生成回路」が「スイッチ」により構成されている「第１のスイッチ群」であるのに対して、引用発明においては「ＮＡＮＤ回路４０３」により構成されている点。
　
　そこで、上記各相違点について検討する。
　
［相違点１について］　表示装置の駆動回路において、シフトパルスをシフトレジスタに入力されるクロック信号の周期と同じパルス幅とすることは、たとえば本願の優先日前に頒布された刊行物である特開平８−１６０３８７号公報（特に段落【００５４】〜【００５５】及び図４について参照）、及び特開平１０−７４０６０号公報（特に段落【００５９】〜【００６２】及び図３について参照）に示されているとおり周知のことであるから、この周知技術を引用発明の「シフトパルス」に適用して、上記相違点に係る構成とすることは当業者が容易に想到し得たものといえる。
［相違点２について］　「サンプリングパルス生成回路」を「スイッチ」により構成されている「第１のスイッチ群」とすることは、たとえば原査定の拒絶の理由に引用された本願の優先日前に頒布された刊行物である特開平２０００−４７６４３号公報（特に段落【００４３】〜【００５４】及び図２〜４における「イネーブル回路５０２」について参照）に示されているとおり周知のものであるから、この周知技術を引用発明の「位相調整回路４０２」に適用して、上記相違点に係る構成とすることは当業者が容易に想到し得たものといえる。
　
　そして、本願補正発明の奏する効果も引用例の記載事項及び周知技術から当業者が予測しうる範囲内のものである。
　したがって、本願補正発明は引用発明及び周知技術に基いて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（３）補正却下の決定のむすび
　以上のとおり、本件補正は、平成１８年法律第５５号による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるから、同法１５９条第１項の規定において読み替えて準用する同法５３条第１項の規定により却下されるべきものである。
　
３　本願発明について
（１）本願発明
　本件補正は上記のとおり却下したので、本願の請求項１〜６に係る発明は、平成１６年１２月１０日付けの手続補正書により補正された明細書及び図面の記載からみて、本件補正前の特許請求の範囲の請求項１〜６に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものである。
　
「【請求項１】　画素が行列状に配置され、各画素列ごとに信号ラインが配線されてなる画素部と、水平走査の基準となる第１のクロック信号を生成するとともに、この第１のクロック信号に対して周期が同じでかつデューティ比が小さく、互いに１／２周期だけ位相がずれた２相の第２のクロック信号を生成するクロック生成手段と、前記第１のクロック信号に同期してシフト動作を行い、各シフト段から前記第１のクロック信号の周期と同じパルス幅を持つシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスによって前記第２のクロック信号を交互に抜き取ってサンプリングパルスとして出力する第１のスイッチ群と、入力される映像信号を前記第１のスイッチ群の各スイッチによって抜き取られた前記サンプリングパルスに応答して順次サンプリングして前記画素部の各信号ラインに供給する第２のスイッチ群とを備えたことを特徴とする表示装置。」
　
（２）引用例
　原査定の拒絶の理由に引用された刊行物及びその記載事項は、前記「２（２）ア」の項に記載したとおりのものである。
　
（３）本願発明についての対比・判断
　本願発明は前記「２（２）」の項で検討したとおり、本願補正発明から請求項１に記載された発明を特定するために必要な事項である「シフトパルス」について、第１のクロック信号の「周期の１／２だけ互いに位相がずれ」ているとの限定事項を省いたものである。
　してみると、本願発明の構成を全て含み、さらに他の構成を付加したものに相当する本願補正発明が前記「２（２）イ」の項に記載したとおり、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものである。
　
４　むすび
　以上のとおりであるから、本願の請求項１に係る発明は特許法第２９条第２項の規定により特許を受けることができない。そして、請求項１に係る発明が特許を受けることのできないものであるから、その余の請求項に係る発明について検討するまでもなく、本願は、拒絶すべきものである。
　よって，結論のとおり審決する。