【事件の表示】
　平成１１年特許願第２９５７７５号「ビットの集まりの短縮表現を生成する方法」拒絶査定不服審判事件〔平成１２年　４月２８日出願公開、特開２０００−１２２５３８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．出願の経緯
　本願は、平成１１年１０月１８日（パリ条約に基づく優先権主張１９９８年１０月２０日、アメリカ合衆国）の出願であって、原審において、平成１５年１０月２８日付で拒絶の理由が通知され、それに対して、平成１６年２月９日付で意見書及び手続補正書が提出されたものの、平成１６年３月２９日付で拒絶査定されたので、平成１６年６月２９日付で拒絶査定不服の審判が請求されると共に、平成１６年７月２９日付で特許請求の範囲の請求項１乃至４の変更を目的とする手続補正書及び請求の理由の補充を目的とする手続補正書（方式）が提出されたものである。
　
第２．平成１６年７月２９日付提出の手続補正の却下の決定
１．結論 
　平成１６年７月２９日付提出の手続補正を却下する。
　
２．理由
（１）平成１６年７月２９日付提出の手続補正（以下、「本件手続補正」という）は、特許請求の範囲の請求項１乃至４を補正するものであって、その内容は、補正前の請求項１乃至４を、
　「【請求項１】　ビットの集まりの短縮表現を生成する装置において、
　少なくともｎビットを有するキーと、入力されたｎビットの集まりとの和をとり、
　前記和を２乗して、和の２乗を生成し、
　ｐを、２ｎより大きい最初の素数以上の素数として、前記和の２乗に対して、法ｐ演算を実行して法ｐ演算結果を生成し、
　ｎより小さいｌにより、前記法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成し、
　前記法２ｌ演算結果を出力している、ビットの集まりの短縮表現を生成する装置。
　　【請求項２】　ビットの集まりの短縮表現を生成する装置において、
　少なくともｎビットを有する第１のキーと、入力されたｎビットの集まりとの和をとって、第１の和を生成し、
　前記第１の和を２乗して、第１の和の２乗を生成し、
　前記第１の和の２乗と、少なくともｎビットを有する第２のキーとの和をとって、第２の和を生成し、
　ｐを、２ｎより大きい最初の素数以上の素数として、前記第２の和に対して、法ｐ演算を実行して法ｐ演算結果を生成し、
　ｎより小さいｌにより、前記法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成し、
　前記法２ｌ演算結果を出力している、ビットの集まりの短縮表現を生成する装置。
　　【請求項３】　ビットの集まりの短縮表現を生成する装置において、
　少なくともｎビットを有するキーと、入力されたｎビットの集まりとの和をとり、
　前記和を２乗して、和の２乗を生成し、
　前の３つのステップを、ステップが繰り返されるごとに相異なるキーを使用して少なくとも１回繰り返して、複数の和の２乗を生成し、
　前記複数の和の２乗の和をとって総和を生成し、
　ｐを、２ｎより大きい最初の素数以上の素数として、前記総和に対して、法ｐ演算を実行して法ｐ演算結果を生成し、
　ｎより小さいにより、前記法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成し、
　前記法２ｌ演算結果を出力している、ビットの集まりの短縮表現を生成する装置。
　　【請求項４】　該生成された短縮表現をメッセージ認証に用いている通信装置である請求項１、２又は３の装置。」
から、
　「【請求項１】　データのストリングを構成するビットの集まりの短縮表現を生成する装置であって、
　少なくともｎビットを有する１つのキーとｎビットの集まりとを受信する手段と、
　該キーと該受信したｎビットの集まりとを加算して和の値を生成する手段と、
　該和の値を２乗して、和の２乗を生成する手段と、
　ｐを、２ｎより大きい最初の素数以上の素数として、該和の２乗に対して、法ｐ演算を実行して法ｐ演算結果を生成する手段と、
　ｎより小さいｌにより、該法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成する手段と、
　該法２ｌ演算結果を出力する手段とを含むビットの集まりの短縮表現を生成する装置。
　　【請求項２】　データのストリングを構成するビットの集まりの短縮表現を生成する装置であって、
　少なくともｎビットを有する第１のキーと少なくともｎビットを有する第２のキーとｎビットの集まりとを受信する手段と、
　該第１のキーと該受信したｎビットの集まりとを加算して第１の和の値を生成する手段と、
　該第１の和の値を２乗して、第１の和の２乗の値を生成する手段と、
　該第１の和の２乗の値と該第２のキーとの和をとって、第２の和の値を生成する手段と、
　ｐを、２ｎより大きい最初の素数以上の素数として、該第２の和の値に対して、法ｐ演算を実行して法ｐ演算結果を生成する手段と、
　ｎより小さいｌにより、該法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成する手段と、
　該法２ｌ演算結果を出力する手段とを含むビットの集まりの短縮表現を生成する装置。
　　【請求項３】　データのストリングを構成するビットの集まりの短縮表現を生成する装置であって、１つのプロセッサを備え、ソフトウェアプログラムを実行する計算装置を該装置が含み、該ソフトウェアプログラムが該計算装置にロードされることにより、該計算装置は、
　ｎビットの集まりを受信するステップと、
　少なくともｎビットを有する１つのキーを生成するステップと、
　該キーと該受信したｎビットの集まりとの和をとって和の値を生成するステップと、
　該和を２乗して、和の２乗の値を生成するステップと、
　前の４つのステップを、該４つのステップが繰り返されるごとに相異なるキーを使用して少なくとも１回繰り返して、和の２乗の複数の値を生成するステップと、
　該和の２乗の複数の値を加算して総和を生成するステップと、
　ｐを、２ｎより大きい最初の素数以上の素数として、該総和に対して、法ｐ演算を実行して法ｐ演算結果を生成するステップと、
　ｎより小さいｌにより、該法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成するステップと、
　該法２ｌ演算結果を出力するステップとを実行するビットの集まりの短縮表現を生成する装置。
　　【請求項４】　請求項１、２、又は３に記載の装置において、該装置は、該生成された短縮表現をメッセージ認証に用いる通信装置である装置。」
（以下、それぞれ「本願補正後発明１乃至４」と言う）に補正するものである。
　
　すなわち、本件手続補正は、補正前の請求項１乃至３に記載のものが、入力された数値を順次演算を行なって、最終的に演算結果を出力することでビットの集まりの短縮表現を生成する「装置」であったのを、各入力ステップや演算ステップ毎に、請求項１及び２においては、「…受信する手段」，「…生成する手段」と表現し、請求項３においては、「…受信するステップ」，「…生成するステップ」と表現することで、請求項１乃至３に記載のものがそのような「受信手段」若しくは「受信ステップ」と「演算手段」若しくは「演算ステップ」とからなっている「ビットの集まりの短縮表現を生成する装置」として表現したものである。
　
（２）そこで本件手続補正が特許法第１７条の２各項に規定する要件を満たしているか否かを以下検討する。
　例えば、本願補正後発明３は、「データのストリングを構成するビットの集まりの短縮表現を生成する装置であって、１つのプロセッサを備え、ソフトウェアプログラムを実行する計算装置を該装置が含み、該ソフトウェアプログラムが該計算装置にロードされることにより、該計算装置は、」以下の各ステップの処理を行なうものであるが、本願の願書に最初に添付した明細書又は図面には（なお、本願明細書及び図面は、特許請求の範囲を除き、補正されていない。）、必要な数値を入力し、それを順次計算して最終結果を出力することしか記載されておらず、本願補正後発明３が「データのストリングを構成するビットの集まりの短縮表現を生成する装置」であること、及び、「１つのプロセッサ」を備えること、「ソフトウェアプログラムが計算装置にロードされること」、「ソフトウェアプログラムを実行する計算装置」を含んでいること等については何ら記載されていない。そして、このような構成は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載されていないだけでなく、自明に導き出せる事項であると認めることはできない。
　
３．請求人の主張について
　これについて請求人は、請求の理由を記載した平成１６年７月２９日付提出の手続補正書中で、
　「訂正請求項３も、同様に、物理的な長さを有するデータのストリングを圧縮する装置として記載されています。すなわち、訂正請求項３は、１つのプロセッサを備え、ソフトウェアプログラムを実行することにより、データのストリングの圧縮表現を生成する装置を記載しています。請求項３に記載されている装置においては、プログラムコードがコンピュータ等の装置にロードされ、そのプロセッサ上で実行されると、その装置は、本発明のデータ短縮方法を実施するための装置となります。プログラムコードのセグメントは、汎用プロセッサ上で実行されると、プロセッサと結びついてある特定の論理回路の動作を行う独自のデバイスを提供します。さらに、明細書の記載と関連しているフローチャート等は、コンピュータ可読媒体内で実質的に表現される種々のプロセスを示しており、当業者であれば、コンピュータ又はプロセッサが明示的に示されていなくともコンピュータ等によってそれらが実行されることは容易に理解することが可能であります。」
と主張している。
　
　しかしながら、願書に最初に添付した明細書、特許請求の範囲又は図面には、データのストリングの圧縮表現を生成する方法の記載しか無く、それをどのような装置で実現するのかと言うこと、及び、その装置が１つのプロセッサを備え、ソフトウェアプログラムがロードされることによりソフトウェアプログラムを実行する計算装置を含むことについては記載されておらず、又、そのことを示唆する記載も存在しない。よって、請求人の主張を採用することはできない。
　
４．まとめ
　したがって、本願請求項３に係る発明は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものであるものと認めることはできず、又、それらから自明の事項であるものと認めることもできない。
　
５．むすび
　以上の通りであるので、本件手続補正は、特許法第１７条の２第３項の規定に違反しており、同法第１５９条第１項によって読み替えて準用する第５３条第１項の規定により却下されるべきものである。
　
　よって、結論のとおり決定する。
　
第３．本願発明
１．上記のとおり、平成１６年７月２９日付提出の手続補正は却下されたので、本願発明１乃至４は、平成１６年２月９日付提出の手続補正により補正された特許請求の範囲の請求項１乃至４に記載された以下のとおりの事項により特定されるものである。
 　「【請求項１】　ビットの集まりの短縮表現を生成する装置において、
　少なくともｎビットを有するキーと、入力されたｎビットの集まりとの和をとり、
　前記和を２乗して、和の２乗を生成し、
　ｐを、２ｎより大きい最初の素数以上の素数として、前記和の２乗に対して、法ｐ演算を実行して法ｐ演算結果を生成し、
　ｎより小さいｌにより、前記法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成し、
　前記法２ｌ演算結果を出力している、ビットの集まりの短縮表現を生成する装置。
　　【請求項２】　ビットの集まりの短縮表現を生成する装置において、
　少なくともｎビットを有する第１のキーと、入力されたｎビットの集まりとの和をとって、第１の和を生成し、
　前記第１の和を２乗して、第１の和の２乗を生成し、
　前記第１の和の２乗と、少なくともｎビットを有する第２のキーとの和をとって、第２の和を生成し、
　ｐを、２ｎより大きい最初の素数以上の素数として、前記第２の和に対して、法ｐ演算を実行して法ｐ演算結果を生成し、
　ｎより小さいｌにより、前記法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成し、
　前記法２ｌ演算結果を出力している、ビットの集まりの短縮表現を生成する装置。
　　【請求項３】　ビットの集まりの短縮表現を生成する装置において、
　少なくともｎビットを有するキーと、入力されたｎビットの集まりとの和をとり、
　前記和を２乗して、和の２乗を生成し、
　前の３つのステップを、ステップが繰り返されるごとに相異なるキーを使用して少なくとも１回繰り返して、複数の和の２乗を生成し、
　前記複数の和の２乗の和をとって総和を生成し、
　ｐを、２ｎより大きい最初の素数以上の素数として、前記総和に対して、法ｐ演算を実行して法ｐ演算結果を生成し、
　ｎより小さいにより、前記法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成し、
　前記法２ｌ演算結果を出力している、ビットの集まりの短縮表現を生成する装置。
　　【請求項４】　該生成された短縮表現をメッセージ認証に用いている通信装置である請求項１、２又は３の装置。」（以下、それぞれ「本願発明１乃至４」と言う）
　
２．原審における手続の内容
（１）原審における平成１５年１０月２８日付の拒絶の理由は、
　「この出願の下記の請求項に係る発明は、下記の点で特許法第２９条第１項柱書に規定する要件を満たしていないので、特許を受けることができない。
　　　　　　　　　　　　　　　　　記
　請求項１にはビットの集まりの短縮表現を生成する方法なるものが記載されている。しかしながら、かかる方法において、自然法則を利用したものがあるとは認められない。また、かかる方法がコンピュータで動作するソフトウェアにより実現されているとしても、該短縮表現を生成するソフトウェアの情報処理と、ハードウェア資源とが協働しているとはいえず、全体として自然法則を用いた技術的思想の創作とは認められないから、特許法第２条に規定された「発明」に該当しない。
　請求項２，３についても同様である。
（必要であれば、特許庁編「特許実用新案 審査基準」,第VII部 特定技術分野の審査基準, 第1章 コンピュータ・ソフトウェア関連発明, 3.2.1ソフトウェアによる情報処理がハードウェア資源を用いて具体的に実現されているもの, 事例2-1 参照）」
と言うものである。
　
（２）これに対して請求人は、平成１６年２月９日付で手続補正書を提出して特許請求の範囲を上記本願発明１乃至４のように補正すると共に、意見書を提出し、その中で、概要、以下のように主張している。
　「本発明は、長いデータストリングを短いデータストリングとして表現する効率的な技術に関する（段落【０００１】）。
　
従来技術では、長さｗワードのキーと、長さｗワードのハッシュされるべきメッセージとの乗算が必要とされ、１つのデータのハッシュを実現するのにｗ２回の演算が必要となり、計算量の大きい演算となる（段落【００１３】）。
　
本発明に従えば、従来のｗ２回の演算でなく、（ｗ２＋ｗ）／２回（約半分）の演算を使用する効率的なハッシュ法を提供する（段落【００１４】）。
　
本発明は、例えばワイヤレス通信のメッセージ認証において用いられる（段落【００１１】）。即ち、そのような通信装置に用いられることが記載されている。
　
認証手段を行なう通信装置において、本発明内容を実施することは、それをプログラムしたプロセッサで実行されるであろう事は当業者には明らかである。その際に、プロセッサの処理速度はその一般的構成自体から演算回数に依存し、本発明は、そのような装置にあって高速処理という技術的な作用・効果を呈するものである。即ち、装置して実現されている場合に、そのハードウェア（通常はプログラムド・プロセッサであるが、ワイヤードロジックで構成されたとしても同じであろう）の構成自体に結びついて高速処理という技術的作用・効果を呈するのであるから、ハードウェア資源と協働しているものであると言える。
　
従って、本発明は、会計処理等のビジネス手順を単にプログラム化したというものではなく、ハードウェア資源と協働して高速処理という技術的作用・効果を呈する点において、特許法１００年の下の通常の発明と何ら変らない技術的思想であることを御理解願いたい。」
　
（３）平成１６年３月２９日付拒絶査定は以下のとおりである。
　「この出願については、平成１５年１０月２８日付け拒絶理由通知書に記載した理由によって、拒絶をすべきものである。
　なお、意見書並びに手続補正書の内容を検討したが、拒絶理由を覆すに足りる根拠が見いだせない。
　
備考
　ビットの集まりの短縮表現を生成する装置によって計算を行っているというだけでは、計算処理を行うソフトウェアと、ハードウェア資源が協働しているとはいえないから、請求項１〜３に係る発明は、依然として特許法第２条に定義された「発明」に該当しないので、特許法第２９条柱書の規定により特許を受けることができない。」
　
３．当審の判断
（１）本願発明１乃至４が特許法第２条に規定された「発明」に該当するか否か、以下判断する。
　
　本願発明１は、表現上は「ビットの集まりの短縮表現を生成する装置」であるとして、一応「物」の発明であるように記載されている。
　
　しかしながら、本願発明１における「ビットの集まりの短縮表現を生成する」ための各段階は、
（ｉ）少なくともｎビットを有するキーと、入力されたｎビットの集まりとの和をとり、
（ii）前記和を２乗して、和の２乗を生成し、
（iii）ｐを、２ｎより大きい最初の素数以上の素数として、前記和の２乗に対して、法ｐ演算を実行して法ｐ演算結果を生成し、
（iv）ｎより小さいｌにより、前記法ｐ演算結果に対して、法２ｌ演算を実行して法２ｌ演算結果を生成し、
（ｖ）前記法２ｌ演算結果を出力する
というものであって、これら各段階は、ビットの集まりに対する数学的計算の段階であって、対象の物理的性質や技術的性質に基づく情報処理を特定したものということはできず、又、上記数学的計算が機器等に対する制御や制御に伴う処理に関与するものでもない。更に、本願発明１は「ビットの集まりの短縮表現を生成する装置」と記載されているのみであって、「ビットの集まりの短縮表現を生成する装置」としての具体的な回路構成や、ソフトウェアとハードウェア資源とが協働した具体的手段が何ら記載されていない。
　
　したがって、本願発明１は、実質的には「ビットの集まりの短縮表現」を計算するための計算方法であって、それがハードウェア資源を用いて具体的に実現されているものとは認めることは出来ないので、本願発明１は、「自然法則を利用した技術的思想」に該当せず、特許法第２条に定義された「発明」に該当するものとは認められない。
　
　本願発明２乃至３についても本願発明１と同様であり、特許法第２条に定義された「発明」に該当するものとは認められない。又、本願発明４は、本願発明１乃至３を引用する発明であるので、本願発明４も本願発明１乃至３と同様に特許法第２条に定義された「発明」に該当するものとは認められない。
　
　以上の通りであるので、本願発明１乃至４は、特許法第２条に定義された「発明」に該当しない。
　
４．請求人の主張について
　これについて請求人は、平成１６年２月９日付提出の意見書中で、上記「第３．２．（２）」のように主張している。
　
　しかしながら、本願発明１乃至４には、「ビットの集まりの短縮表現を生成する」装置を実現するためにはどのようなハードウェア資源をどのように利用するのかについての具体的な装置構成については何ら記載されていないので、これらの記載では、「装置」の発明としての具体的な構成が不明であって、本願発明１乃至３の「ビットの集まりの短縮表現を生成する装置」としての発明、及び、本願発明４の「通信装置」としての発明が記載されているものと認めることはできない。したがって、請求人の係る主張を採用することはできない。
　
第４．むすび
　以上の通りであるので、本願発明１乃至４は、特許法第２条に定義する「発明」とは認められないので、特許法第２９条柱書の規定により特許を受けることができないものである。
　
　よって、結論のとおり審決する。