【手続補正書】
【提出日】令和1年7月16日(2019.7.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データ通信の方法であって、
第1の周波数を有するとともに、3ワイヤ3相インターフェース上で送信された各シンボルに対する単一のパルスを含む、クロック信号を供給するように、第1のクロック復元回路を構成するステップと、
前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数よりも低い周波数を有するまで、前記第1のクロック復元回路の遅延要素によって与えられる遅延期間を徐々に増大させること、および
前記第1のクロック復元回路が前記第1の周波数よりも低い周波数を有するとき、前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数に一致する周波数を有するまで、前記第1のクロック復元回路の前記遅延要素によって与えられる前記遅延期間を徐々に減少させることによって、
前記第1のクロック復元回路を較正するステップと
を備える方法。
【請求項２】
前記第1のクロック復元回路の前記遅延要素が、前記3ワイヤ3相インターフェース上で送信された各シンボルに対して、シグナリング状態の中で最初に検出された遷移に応答してパルスを生成するために使用されるパルス生成サイクルに関連するループ遅延を制御し、シグナリング状態の中での他の遷移の検出が、前記パルス生成サイクル中に抑制される、請求項1に記載の方法。
【請求項３】
前記遅延期間を徐々に増大させるステップが、
前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数の半分である周波数を有するまで、前記遅延期間を増大させるステップを備える、
請求項1に記載の方法。
【請求項４】
前記第1のクロック復元回路を較正するために使用される基準信号を提供するように、第2のクロック復元回路を構成するステップをさらに備え、前記基準信号が、前記第1の周波数に一致する周波数を有する、
請求項1に記載の方法。
【請求項５】
前記第2のクロック復元回路が、前記3ワイヤ3相インターフェースから受信されたシンボルのストリームの中の各シンボルに対する単一のパルスを生成することによって、前記基準信号を提供する、請求項4に記載の方法。
【請求項６】
前記第1のクロック復元回路を較正するステップが、
複数の較正サイクルの各々の間に前記クロック信号および前記基準信号の周波数を比較するステップと、
前記クロック信号が前記基準信号の前記周波数よりも高い周波数を有するときに前記遅延期間を増大させるステップと、
前記クロック信号が前記基準信号の前記周波数よりも低い周波数を有するときに前記遅延期間を減少させるステップと、
前記クロック信号が前記基準信号の前記周波数に等しい周波数を有するときに前記複数の較正サイクルを終了させるステップとを備える、
請求項4に記載の方法。
【請求項７】
前記第1のクロック復元回路を較正するステップが、
初期遅延期間を与えるように前記遅延要素を構成するステップと、
トレーニングシーケンスが、前記3ワイヤ3相インターフェースから受信されたシンボルからの復号に成功するまで、複数の較正サイクルにわたって前記遅延期間を増大させるステップ、または、
トレーニングシーケンスが、前記3ワイヤ3相インターフェースから受信されたシンボルからの復号に成功するまで、複数の較正サイクルにわたって前記遅延期間を減少させるステップとを備える、
請求項1に記載の方法。
【請求項８】
装置であって、
第1のクロック復元回路を含む、3ワイヤ3相インターフェースから信号を復元するための手段と、
第1の周波数を有するとともに、前記3ワイヤ3相インターフェース上で送信された各シンボルに対する単一のパルスを含む、クロック信号を供給するように、前記第1のクロック復元回路を構成するための手段と、
前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数よりも低い周波数を有するまで、前記第1のクロック復元回路の遅延要素によって与えられる遅延期間を徐々に増大させ、
前記第1のクロック復元回路が前記第1の周波数よりも低い周波数を有するとき、前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数に一致する周波数を有するまで、前記第1のクロック復元回路の前記遅延要素によって与えられる前記遅延期間を徐々に減少させるように構成された、
前記第1のクロック復元回路を較正するための手段と
を備える装置。
【請求項９】
前記第1のクロック復元回路の前記遅延要素が、前記3ワイヤ3相インターフェース上で送信された各シンボルに対して、シグナリング状態の中で最初に検出された遷移に応答してパルスを生成するために使用されるパルス生成サイクルに関連するループ遅延を制御し、シグナリング状態の中での他の遷移の検出が、前記パルス生成サイクル中に抑制される、請求項8に記載の装置。
【請求項１０】
前記第1のクロック復元回路を較正するための前記手段が、
前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数の半分である周波数を有するまで、前記遅延期間を徐々に増大させるように構成される、
請求項8に記載の装置。
【請求項１１】
3ワイヤ3相インターフェースから信号を復元するための前記手段が、第2のクロック復元回路を含み、
前記装置が、前記第1のクロック復元回路を前記較正するために使用される基準信号を提供するように、前記第2のクロック復元回路を構成するための手段をさらに備え、前記基準信号が、前記第1の周波数に一致する周波数を有する、
請求項8に記載の装置。
【請求項１２】
前記第2のクロック復元回路が、前記3ワイヤ3相インターフェースから受信されたシンボルのストリームの中の各シンボルに対する単一のパルスを生成することによって、前記基準信号を提供するように構成される、請求項11に記載の装置。
【請求項１３】
前記第1のクロック復元回路を較正するための前記手段が、
複数の較正サイクルの各々の間に前記クロック信号および前記基準信号の周波数を比較し、
前記クロック信号が前記基準信号の前記周波数よりも高い周波数を有するときに前記遅延期間を増大させ、
前記クロック信号が前記基準信号の前記周波数よりも低い周波数を有するときに前記遅延期間を減少させ、
前記クロック信号が前記基準信号の前記周波数に等しい周波数を有するときに前記複数の較正サイクルを終了させるように構成される、
請求項11に記載の装置。
【請求項１４】
前記第1のクロック復元回路を較正するための前記手段が、
初期遅延期間を与えるように前記遅延要素を構成し、
トレーニングシーケンスが、前記3ワイヤ3相インターフェースから受信されたシンボルからの復号に成功するまで、複数の較正サイクルにわたって前記遅延期間を増大させるように、または、
トレーニングシーケンスが、前記3ワイヤ3相インターフェースから受信されたシンボルからの復号に成功するまで、複数の較正サイクルにわたって前記遅延期間を減少させるように構成される、
請求項8に記載の装置。
【請求項１５】
プロセッサ可読記憶媒体であって、
第1の周波数を有するとともに、3ワイヤ3相インターフェース上で送信された各シンボルに対する単一のパルスを含む、クロック信号を供給するように、第1のクロック復元回路を構成することと、
前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数よりも低い周波数を有するまで、前記第1のクロック復元回路の遅延要素によって与えられる遅延期間を徐々に増大させること、および
前記第1のクロック復元回路が前記第1の周波数よりも低い周波数を有するとき、前記第1のクロック復元回路によって供給される前記クロック信号が、前記第1の周波数に一致する周波数を有するまで、前記第1のクロック復元回路の前記遅延要素によって与えられる前記遅延期間を徐々に減少させることによって、
前記第1のクロック復元回路を較正することと
を行うためのコードを備える記憶媒体。