【事件の表示】
　平成　８年特許願第１５６９７１号「液晶表示素子」拒絶査定不服審判事件〔平成１０年　１月　６日出願公開、特開平１０−　　３０９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
１．手続の経緯
　本願は、平成８年６月１８日に出願したものであって、平成１８年３月２４日付で拒絶査定がなされ、これに対し、同年６月２８日に拒絶査定不服審判が請求されるとともに、同年７月２８日に手続補正（以下、「本件補正」という。）がなされたものである。
　
２．平成１８年７月２８日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　 平成１８年７月２８日付の手続補正を却下する。
［理由］
（１）補正の内容
　本件補正は、補正前の請求項２，３を削除し、請求項１を下記のように補正しようとするものである。
「【請求項１】　画素を選択的に表示するためのスイッチング素子として薄膜トランジスタが用いられ、その薄膜トランジスタのＩＴＯより成るソース電極及びドレイン電極の対向する側面にテーパ面が形成され、それらテーパ面の全面にわたってオーミック接触層が形成され、それらオーミック接触層を覆うように、半導体層がソース電極及びドレイン電極間にわたって形成されているアクティブマトリクス形の液晶表示素子において、前記テーパ面の水平面となす角度（θ）が４０°またはそれ以下に設定され、
前記ソース電極に接続された信号用バスが、ソース電極と同じ膜厚のＩＴＯにより一体に形成されている
　
　上記請求項１に係る補正は、請求項１に記載した発明を特定するために必要な事項である「ソース電極」について、「前記ソース電極に接続された信号用バスが、ソース電極と同じ膜厚のＩＴＯにより一体に形成されている」との限定、言い換えると、前記ソース電極が「ソース電極に接続された信号用バスと同じ膜厚のＩＴＯにより一体に形成されている」との限定を付加するものであって、平成１４年改正前特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。そこで、本件補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１４年改正前特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について検討する。
　
（２）刊行物記載の発明
　原査定の拒絶理由に引用した刊行物１：特開平７−７２５１０号公報には、アクティブマトリクス型液晶表示装置に関して、下記の事項が図面とともに記載されている。
「【０００１】
【産業上の利用分野】
　本発明は薄膜トランジスタ（ＴＦＴ）によって駆動するアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
　性能価格比が高い、ＴＦＴ駆動方式のアクティブマトリクス型液晶ディスプレイ（ＬＣＤ）装置の要求が強まっている。
【０００３】
　この実現のためには、アモルファスシリコン（ａ−Ｓｉ）を適用したＴＦＴ−ＬＣＤの製造プロセスコストの低減、すなわち製造工程数の低減、スループットの向上及び歩留まりの向上等を実現すると共に、大型、高精細及び多階調表示等の高性能化を図ることが必要である。このような目的のため、特公平４−２６０８４号公報では、絶縁基板上に被着された透明電極膜からなる第１導電膜により形成された複数本の列選択線、各列選択線と一体のドレイン電極、各画素位置に配列された表示画素電極及びこれと一体のソース電極と、これらドレイン、ソース電極上にまたがるように形成された半導体膜と、この半導体膜上にゲート絶縁膜を介して被着された第２層導電膜により形成された複数本の行選択線及びこれと一体のゲート電極とを備え、前記半導体膜及びゲート絶縁膜は前記行選択線及びこれと一体のゲート電極と同一形状にパターニングされているアクティブマトリクス型表示装置が提案されている。このような構造にすることによって、製造工程の簡略化を図ると共に、電極配線の断切れを防止して信頼性向上及び歩留まりの向上を図っている。
　
【０００５】
　本発明の目的は、簡略な工程で製造できると共に、高歩留まりで、かつ、大型，高精細及び多階調表示等の高性能化を指向したＴＦＴ駆動方式のアクティブマトリクス型液晶表示装置を提供することにある。
　
【０００７】
　（１）　一方の絶縁基板上に互いに直交するゲート配線及びドレーン配線が複数配設され、前記ゲート配線とドレーン配線の交差部は互いに電気的に絶縁されており、前記各交差部の近傍には薄膜トランジスタがそれぞれ配置され、各薄膜トランジスタのソース電極はその近傍に設けられた各透明画素電極に、ドレーン電極は前記ドレーン配線にそれぞれ接続され、また、前記各薄膜トランジスタのゲート電極は前記ゲート配線にそれぞれ接続されており、これらは前記絶縁基板も含めて配向膜または保護性絶縁膜及び配向膜で被覆されており、該絶縁基板と対向して配置されたもう一方の透明絶縁基板上には前記透明画素電極に対向して設けられた透明電極と配向膜とを有し、前記２枚の絶縁基板間には液晶が挾持されており、前記ゲート配線，ドレーン配線及び対向する透明絶縁基板上の透明電極は外部の液晶駆動回路に接続されているアクティブマトリクス型液晶表示装置において、前記ドレーン配線及び前記薄膜トランジスタのドレーン電極及びソース電極は前記透明画素電極と同一材料で形成されており、前記透明画素電極の膜厚をドレーン配線部分より薄く構成したことを特徴とするアクティブマトリクス型液晶表示装置にある。
【０００８】
　（２）　前記ドレーン配線、前記薄膜トランジスタのドレーン電極及びソース電極、並びに前記透明画素電極は順テーパ端面を有し、かつそのテーパ角は３０°以下であること。　
　
【００１６】
【作用】
　従来素子構造では構造を単純化するため、ドレーン配線（ドレーン電極）膜材料としてソース電極及び画素電極と同一のＩＴＯ（Ｉndium Ｔin Ｏxide）が用いられていた。そして、その膜厚は透過率の確保及びソース・ドレーン電極端面段差部のカバレージを考慮して１００〜２００ｎｍ程度とするのが通例であった。
【００１７】
　しかし、この場合のＩＴＯ膜のシート抵抗は１０〜２０Ω／□以上となり、ドレーン電圧パルスの立上り時間遅延を引き起こすために書き込み率が低下し、パネルの大型化及び高精細化には限界があった。・・・
【００１８】
　上記のドレーンパルスの立上り時間遅延による問題を解決し、大型，高精細及び多階調表示等を可能にするためには、シミュレーションによる検討の結果では、ドレーン配線のシート抵抗を５Ω／□以下とすることが必要なことが分かった。
　
【００２０】
　ドレーン配線として・・・ＩＴＯを用いてシート抵抗５Ω／□以下にするには、膜厚は４００ｎｍ以上が必要なため、画素電極の透過率が８０％以下（照射光：５５０ｎｍ）に低下してしまう。そこで、本発明では画素電極部分の膜厚をドレーン配線部分より薄くすることにより解決した。
【００２１】
　また、本発明者らは、従来の素子構造について詳細に検討した結果、歩留まり低下の最大要因は、ゲート電極とドレーン電極間でのショートあるいはリークにあることをつきとめた。これを図５に示す従来型素子の模式図で説明する。
【００２２】
　ガラス基板１上には、透明ＩＴＯからなるソース・ドレーン電極２と画素電極１１が形成され、これらに跨ってａ−Ｓｉ：Ｈの半導体層３、ゲート絶縁層４及びゲート電極５が形成されている。
【００２３】
　ショートあるいはリークの原因の・・・もう一つはソース・ドレーン電極２端面の段さ部上に積層された半導体層３、ゲート絶縁層４の膜厚の低い部分を通過するもの（図中ｂ）であった。・・・
　
【００２６】
　一方、後者の問題は、膜厚が４００ｎｍ以上と厚いＩＴＯ膜をソース・ドレーン電極２として用いた場合に顕著に生じるが、これに対する解決策は、ソース・ドレーン電極２の端面に順テーパを形成することが効果的であった。このようにするとソース・ドレーン電極２の端面の段差部上に積層された半導体層３，ゲート絶縁層４のカバレージが向上して、その部分の膜質が改善される。なお、好ましくはソース・ドレーン電極端面の順テーパのテーパ角は３０°以下がよいことが分かった。
【００２７】
　上記により、工程数をほとんど増すことなく、ゲート電極５とソース・ドレーン電極間のショートあるいはリークを抑制することができ、結果的に素子の歩留まりを向上することができる。
　
【００３１】
〔実施例　１〕
　作製したＴＦＴ素子の断面模式図を図１に示す。この図を用い本発明のＴＦＴ素子の作製方法を説明する。
【００３２】
　よく洗浄したガラス基板１上にマグネトロンスパッタリング法を用いて基板温度３００℃で膜厚４００ｎｍのＩＴＯ膜２を形成した。該ＩＴＯ膜のシート抵抗は５Ω／□であることを確認した。
【００３３】
　このＩＴＯ膜２をホトエッチング法によってソース・ドレーン配線及び電極に加工した。・・・得られたＩＴＯ膜の端部の順テーパ角は１０°であった。
【００３４】
　次に、上記の基板をＲＦプラズマＣＶＤ装置に設置し、まずＩＴＯ電極とのコンタクトをとるためＰＨ３プラズマ処理を加えた後、半導体層のａ−Ｓｉ：Ｈ膜３を形成した。基板温度は２５０℃とし、ＳｉＨ４及びＨ２の混合ガスを原料ガスとして用い膜厚１８ｎｍのものが得られた。次いで、同一チャンバ内でこの上にゲート絶縁膜４のＳｉＮ層を形成した。基板温度は活性層と同じ２５０℃としＳｉＨ４、ＮＨ３及びＮ２の混合ガスを原料ガスとし、３００ｎｍの膜厚に作製した。
【００３５】
　次に、ゲート電極５としてマグネトロンスパッタリング法で、基板温度１００℃、膜厚２５０ｎｍのＡｌ膜を形成した。この後、ホトリソグラフィーによってゲート電極、活性層及びゲート絶縁膜をパターニングした。その際、最初にＡｌ電極をリン酸，酢酸及び硝酸の混合水溶液を用いてオーバエッチングによりレジストパターン端部より後退させ、次いで、ドライエッチング法によって活性層及びゲート絶縁膜をパターニングした。
【００３６】
　上記をＳＥＭで測定した結果、ゲート電極Ａｌの活性層及びゲート絶縁膜のパターン幅に対する後退量は片側約１.５μｍであった。この上に保護膜６をＲＦプラズマＣＶＤ法によって形成後、画素電極パターン上に貫通孔を形成し、引き続いて同一マスクパターンを用いてＩＴＯ膜２をエッチングした。
【００３７】
　本実施例では画素電極部分の膜厚を約１５０ｎｍに調節した。これによって、ほぼ９０％の透過率を確保できることが分かった。作製した素子の平面パターンの部分模式図を図２に示す。７はドレーン線、８はソース電極、９はＳｉＮ／ａ−Ｓｉ：Ｈ積層部、１０はゲート線、及び破線で囲まれた斜線部分１１は画素電極すなわち保護膜貫通孔である。」
　
　また、【００２０】、【００３７】をふまえると、図１及び図２の記載から、ガラス基板１上のＩＴＯ膜２でドレーン配線、薄膜トランジスタのドレーン電極及びソース電極、透明画素電極が形成され、前記ドレーン電極とソース電極の対向する端面にテーパ面が形成され、それらテーパ面の全面にわたって半導体層３が形成されていること、及び、前記透明画素電極１１の膜厚のみが薄くされ、他の電極、配線は同じ膜厚であることが見てとれる。
　
　上記によれば刊行物１には、次の発明が記載されている。
「絶縁基板と、該絶縁基板上に配置された複数の薄膜トランジスタ、透明画素電極及びドレーン配線とを備えたアクティブマトリクス型液晶表示装置において、各薄膜トランジスタのソース電極はその近傍に設けられた各透明画素電極に、各薄膜トランジスタのドレーン電極はドレーン配線にそれぞれ接続されていて、前記ドレーン配線、前記薄膜トランジスタのドレーン電極及びソース電極は前記透明画素電極と同一材料のＩＴＯで同一工程で形成されており、前記透明画素電極の膜厚のみが薄くされ、前記ＩＴＯ膜で形成されたドレーン配線、ドレーン電極及びソース電極部分は同じ膜厚にされ、前記薄膜トランジスタのドレーン電極とソース電極の対向する端面にテーパ面が形成され、ＩＴＯ電極とコンタクトをとるためＰＨ３プラズマ処理が加えられた後、それらテーパ面の全面にわたって半導体層が形成されており、かつそのテーパ角は３０°以下である液晶表示装置。」（以下、「引用発明」という。）
　
（３）対比
　本願補正発明と引用発明とを対比する。
　（ア）引用発明の「薄膜トランジスタ」が、画素を選択的に表示するためのスイッチング素子であることは明らかである。
　（イ）引用発明の「アクティブマトリクス型液晶表示装置」、「ソース電極」、「ドレーン電極」及び「ドレーン配線」は、それぞれ、本願補正発明の「アクティブマトリクス形の液晶表示素子」、「ドレイン電極」、「ソース電極」及び「信号用バス」に相当する。
　（ウ）引用発明では、ドレーン配線、ドレーン電極及びソース電極部分は同一材料のＩＴＯで、同一工程で形成され、同じ膜厚にされているのであるから、引用発明は、本願補正発明の「前記ソース電極に接続された信号用バスが、ソース電極と同じ膜厚のＩＴＯにより一体に形成されている」点を備えている。
　（エ）引用発明では、薄膜トランジスタのドレーン電極及びソース電極はＩＴＯで形成されており、そのドレーン電極とソース電極の対向する端面にテーパ面が形成され、それらテーパ面の全面にわたって半導体層が形成されているから、引用発明と本願補正発明とは「薄膜トランジスタのＩＴＯより成るソース電極及びドレイン電極の対向する側面にテーパ面が形成され、それらテーパ面の全面にわたって覆うように、半導体層がソース電極及びドレイン電極間にわたって形成されている」点で共通している。
　（オ）引用発明の「テーパ角」は、本願補正発明の「前記テーパ面の水平面となす角度（θ）」に相当し、引用発明の「３０°以下」は本願補正発明の「４０°またはそれ以下」に包含されるから、引用発明の「そのテーパ角は３０°以下である」事項は、本願補正発明の「前記テーパ面の水平面となす角度（θ）が４０°またはそれ以下に設定され」に相当する。
　
　よって、両者は、
「画素を選択的に表示するためのスイッチング素子として薄膜トランジスタが用いられ、その薄膜トランジスタのＩＴＯより成るソース電極及びドレイン電極の対向する側面にテーパ面が形成され、それらテーパ面の全面にわたって覆うように、半導体層がソース電極及びドレイン電極間にわたって形成されているアクティブマトリクス形の液晶表示素子において、前記テーパ面の水平面となす角度（θ）が４０°またはそれ以下に設定され、前記ソース電極に接続された信号用バスが、ソース電極と同じ膜厚のＩＴＯにより一体に形成されている液晶表示素子。」
　で一致し、次の点で相違する。
　
（相違点）
　本願補正発明では、テーパ面の全面にわたってオーミック接触層が形成され、それらオーミック接触層を覆うように、半導体層が形成されているのに対して、引用発明では、ＩＴＯ電極とコンタクトをとるためのＰＨ３プラズマ処理がされているもののこのようなオーミック接触層が形成されるか否かは明らかでない点。
　
（４）判断
　上記相違点について検討する。
　薄膜トランジスタを備えたアクティブマトリクス形の液晶表示素子において、ＩＴＯより成るソース・ドレイン電極と半導体層との接触面にオーミック接触層を形成することは本願出願前に周知である（例．特開昭６２−８０６２６号公報（３頁右上欄５行〜１１行及び５頁右上欄５行〜１８行の記載並びに図１参照。）及び特開平７−１１５２０２号公報（【０００９】〜【００１２】の記載及び図３参照。））。
　引用発明のＩＴＯ電極とコンタクトをとるため、良好なオーミック接触を得ることができるこの周知技術を採用して、テーパ面の全面にわたってオーミック接触層を形成しそれらオーミック接触層を覆うように半導体層を形成することは当業者が容易に想到し得たことである。
　よって、上記相違点は、当業者が上記周知技術に基づいて容易になし得たことである。
　
　そして、本願補正発明の作用効果も、引用発明及び上記周知技術から当業者が予測できる範囲のものである。
　
　したがって、本願補正発明は、刊行物１に記載された発明及び上記周知技術に基づいて当業者が容易に発明し得たものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、平成１４年改正前特許法第１７条の２第５項において準用するの同法第１２６条第４項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
（１）本願発明
　平成１８年７月２８日付の手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成８年１０月２９日付の手続補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜３に記載された事項によって特定されるものであるところ、請求項１に係る発明は次のとおりのものである。
「【請求項１】画素を選択的に表示するためのスイッチング素子として薄膜トランジスタが用いられ、その薄膜トランジスタのＩＴＯより成るソース電極及びドレイン電極の対向する側面にテーパ面が形成され、それらテーパ面の全面にわたってオーミック接触層が形成され、それらオーミック接触層を覆うように、半導体層がソース電極及びドレイン電極間にわたって形成されているアクティブマトリクス形の液晶表示素子において、
　前記テーパ面の水平面となす角度（θ）が４０°またはそれ以下に設定されていることを特徴とする液晶表示素子。」（以下、「本願発明」という。）
　
（２）刊行物記載の事項
　原査定の拒絶理由に引用された引用例、および、その記載事項は、上記２．（２）に記載したとおりである。
　
（３）対比・判断
　本願発明は、上記２．で検討した本願補正発明から「ソース電極」の限定事項である「前記ソース電極に接続された信号用バスが、ソース電極と同じ膜厚のＩＴＯにより一体に形成されている」との発明特定事項を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、上記２．（４）に記載したとおり、刊行物１に記載された発明及び上記周知技術に基づいて当業者が容易に発明し得たものであるから、本願発明も同様の理由により、刊行物１に記載された発明及び上記周知技術に基づいて当業者が容易に発明し得たものである。
　
（４）むすび
　以上のとおり、本願発明は、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。