【事件の表示】
　特願２０００−５６９４３０「半導体製造方法、半導体電気回路、及びゲートスタック」拒絶査定不服審判事件〔平成１２年　３月１６日国際公開、ＷＯ００／１４７８０、平成１５年　２月１８日国内公表、特表２００３−５０６８５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、１９９９年８月３１日（パリ条約による優先権主張外国庁受理１９９８年９月３日、米国）を国際出願日とする出願であって、平成１６年１２月１５日付けで拒絶査定がなされ、これに対して平成１７年４月４日に拒絶査定に対する審判請求がなされるとともに、同年４月１５日に手続補正がなされ、その後当審において、平成１８年８月３日付けで審尋がなされ、平成１９年１月２６日に回答書が提出されたものである。
　
第２．平成１７年４月１５日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］
　平成１７年４月１５日付けの手続補正を却下する。
［理由］
１．本件補正の内容
　本件補正は、補正前の請求項１ないし２９を、補正後の請求項１ないし２７と補正するものであって、補正前の請求項１ないし７及び１４ないし２０と、補正後の請求項１ないし７及び１４ないし１８は以下のとおりである。
〈補正前〉
「【請求項１】　半導体製造方法であって、該方法は、
　基板の上に金属シリサイド層を形成し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約８００℃から約９００℃までの温度でアニール処理する、
　ことを特徴とする半導体製造方法。
【請求項２】　請求項１に記載の半導体製造方法であって、前記堆積は、化学気相堆積法により行われることを特徴とする半導体製造方法。
【請求項３】　請求項１に記載の半導体製造方法であって、該方法は更に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する過程を含むことを特徴とする半導体製造方法。
【請求項４】　請求項１に記載の半導体製造方法であって、該方法は、更に、アニール化の前に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する過程を含むことを特徴とする半導体製造方法。
【請求項５】　半導体製造方法であって、該方法は、
　基板の上に金属シリサイド層を形成し、
　金属シリサイド層の上にシリコン、窒素及び酸素からなる層を堆積し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層をアニール処理し、
　シリコン、窒素及び酸素からなる層がＳｉｘＮｙＯｚ：Ｈからなり、ｘが０．３９から０．６５で、ｙが０．０２から０．５６で、ｚが０．０５から０．３３である
ことを特徴とする半導体製造方法。
【請求項６】　請求項５に記載の半導体製造方法であって、該方法は更に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。
【請求項７】　請求項５に記載の半導体製造方法であって、該方法は更に、アニール化の前に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。」
「【請求項１４】　金属シリサイドがシリコン、窒素及び酸素からなる層で被覆されている間、約８００℃から約９００℃までの温度で、金属シリサイドをアニールする過程を含む半導体製造方法。
【請求項１５】　請求項１４に記載の方法において、シリコン、窒素及び酸素からなる層は、ＳｉｘＮｙＯｚ：Ｈからなり、ｘは０．３９から０．６５で、ｙは０．０２から０．５６で、ｚは０．０５から０．３３であることを特徴とする半導体製造方法。
【請求項１６】　請求項１５に記載の方法であって、更に、シリコン、窒素、酸素及び水素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項１７】　請求項１５に記載の方法であって、更に、アニール処理の前に、シリコン、窒素、酸素及び水素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項１８】　請求項１４に記載の方法であって、更に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項１９】　請求項１４に記載の方法であって、更に、アニール処理の前に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成する過程を有することを特徴とする半導体製造方法。
【請求項２０】　請求項１４に記載の方法において、金属シリサイドの金属はタングステン又はチタンであることを特徴とする半導体製造方法。」
　
〈補正後〉
「【請求項１】　半導体製造方法であって、該方法は、
　基板の上に金属シリサイド層を形成し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、
　シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約８００℃から約９００℃までの温度でアニール処理し、該アニール処理は窒化シリコンの層の形成とは独立して行われる、
　ことを特徴とする半導体製造方法。
【請求項２】　請求項１に記載の半導体製造方法であって、前記堆積は、化学気相堆積法により行われることを特徴とする半導体製造方法。
【請求項３】　請求項１に記載の半導体製造方法であって、アニール処理の後に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項４】　請求項１に記載の半導体製造方法であって、アニール処理の前に、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項５】　半導体製造方法であって、該方法は、
　基板の上に金属シリサイド層を形成し、
　金属シリサイド層の上にシリコン、窒素及び酸素からなる層を堆積し、
　シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、窒化シリコンの層の形成とは独立して金属シリサイド層をアニール処理し、
　シリコン、窒素及び酸素からなる層がＳｉｘＮｙＯｚ：Ｈからなり、ｘが０．３９から０．６５で、ｙが０．０２から０．５６で、ｚが０．０５から０．３３である
　ことを特徴とする半導体製造方法。
【請求項６】　請求項５に記載の半導体製造方法であって、アニール処理の後に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。
【請求項７】　請求項５に記載の半導体製造方法であって、アニール処理の前に、シリコン、窒素、酸素及び水素からなる層の上に窒化シリコン層を形成することを特徴とする半導体製造方法。」
「【請求項１４】　半導体製造方法であって、該方法は、
　金属シリサイドがシリコン、窒素及び酸素からなる層で被覆されている間、約８００℃から約９００℃までの温度で、金属シリサイドをアニール処理し、
　アニール処理とは独立した処理で、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する、
ことを特徴とする半導体製造方法。
【請求項１５】　請求項１４に記載の方法において、シリコン、窒素及び酸素からなる層は、ＳｉｘＮｙＯｚ：Ｈからなり、ｘは０．３９から０．６５で、ｙは０．０２から０．５６で、ｚは０．０５から０．３３であることを特徴とする半導体製造方法。
【請求項１６】　請求項１４に記載の方法であって、アニール処理の後に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項１７】　請求項１４に記載の方法であって、アニール処理の前に、シリコン、窒素及び酸素からなる層の上に、窒化シリコンの層を形成することを特徴とする半導体製造方法。
【請求項１８】　請求項１４に記載の方法において、金属シリサイドの金属はタングステン又はチタンであることを特徴とする半導体製造方法。」
　
２．本件補正についての検討
（１）補正前の請求項１ないし４について
　補正前の請求項１ないし４と補正後の請求項１ないし４とは、１対１に対応しているとは言えないが、補正前の請求項１が補正後の請求項１に対応するものとみて検討すると、補正前の請求項１についてなされた補正は、補正前の請求項１の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、」の後に、補正後の請求項１の「シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、」を追加し、同じく補正前の請求項１の「アニール処理する、」を、補正後の請求項１の「アニール処理し、該アニール処理は窒化シリコンの層の形成とは独立して行われる、」とするものであり、実質的に、補正前の請求項１に「窒化シリコンの層」を形成する工程を追加する補正を含むものであり、補正前の請求項１に係る発明の発明特定事項を下位概念化する補正ではないから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正前の請求項１についてなされた上記補正が、同法同条同項第１号、第３号、及び第４号に掲げる請求項の削除、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
　また、補正前の請求項２ないし４のうち実質的にみて、補正前の請求項１を引用する補正前の請求項３が、補正後の請求項１に対応するものとみて検討すると、補正前の請求項３についてなされた補正は、実質的に、補正前の請求項３において「アニール処理」と「窒化シリコンの層」の形成とが「独立して行われる」ことを限定するものであり、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。しかし、この場合、補正前の請求項３に係る発明の発明特定事項をすべて含む発明は補正前の請求項４に係る発明のみであるのに対し、補正後の請求項１に係る発明の発明特定事項をすべて含む発明は、請求項２ないし４に係る発明の３つになっており、そのうち請求項２及び３に係る発明については、補正前の請求項に対応するものがない。よって、補正後の請求項２及び３は新たに追加されたものであり、請求項を新たに追加する補正を含む、補正前の請求項１ないし４についてなされた補正は、特許法第１７条の２第４項各号のいずれを目的とするものにも該当しない。
　したがって、補正後の請求項１が、補正前のいずれの請求項に対応するものとみても、補正前の請求項１ないし４を補正後の請求項１ないし４とする補正は、特許法第１７条の２第４項に規定する要件を満たさない補正を含むものである。
　
（２）補正前の請求項５ないし７について
　補正前の請求項５ないし７と補正後の請求項５ないし７とは、１対１に対応しているとは言えないが、補正前の請求項５が補正後の請求項５に対応するものとみて検討すると、補正前の請求項５についてなされた補正は、補正前の請求項５の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、」の後に、補正後の請求項５の「シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成し、」を追加し、同じく補正前の請求項５の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、」の後に、補正後の請求項５の「窒化シリコンの層の形成とは独立して」を追加するものであり、実質的に、補正前の請求項５に「窒化シリコンの層」を形成する工程を追加する補正を含むものであり、補正前の請求項５に係る発明の発明特定事項を下位概念化する補正ではないから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正前の請求項５についてなされた上記補正が、同法同条同項第１号、第３号、及び第４号に掲げる請求項の削除、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
　また、補正前の請求項６及び７のうち実質的にみて、補正前の請求項５を引用する補正前の請求項６が、補正後の請求項５に対応するものとみて検討すると、補正前の請求項６についてなされた補正は、実質的に、補正前の請求項６において「アニール処理」と「窒化シリコンの層」の形成とが「独立して」行われることを限定するものであり、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。しかし、この場合、補正前の請求項６に係る発明の発明特定事項をすべて含む発明は補正前の請求項７に係る発明のみであるのに対し、補正後の請求項５に係る発明の発明特定事項をすべて含む発明は、請求項６及び７に係る発明の２つになっており、そのうち請求項６に係る発明については、補正前の請求項に対応するものがない。よって、補正後の請求項６は新たに追加されたものであり、請求項を新たに追加する補正を含む、補正前の請求項５ないし７についてなされた補正は、特許法第１７条の２第４項各号のいずれを目的とするものにも該当しない。
　したがって、補正後の請求項５が、補正前のいずれの請求項に対応するものとみても、補正前の請求項５ないし７を補正後の請求項５ないし７とする補正は、特許法第１７条の２第４項に規定する要件を満たさない補正を含むものである。
　
（３）補正前の請求項１４ないし２０について
　補正前の請求項１４ないし２０と補正後の請求項１４ないし１８とは、１対１に対応しているとは言えないが、補正前の請求項１４が補正後の請求項１４に対応するものとみて検討すると、補正前の請求項１４についてなされた補正は、補正前の請求項１４の「金属シリサイドがシリコン、窒素及び酸素からなる層で被覆されている間、」の前に、補正後の請求項１４の「半導体製造方法であって、該方法は、」を追加し、同じく補正前の請求項１４の「金属シリサイドをアニールする過程を含む」を、補正後の請求項１４の「金属シリサイドをアニール処理し、　アニール処理とは独立した処理で、シリコン、窒素及び酸素からなる層の上に窒化シリコンの層を形成する、ことを特徴とする」とするものであり、実質的に、補正前の請求項１４に「窒化シリコンの層」を形成する工程を追加する補正を含むものであり、補正前の請求項１４に係る発明の発明特定事項を下位概念化する補正ではないから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当しない。また、補正前の請求項１４についてなされた上記補正が、同法同条同項第１号、第３号、及び第４号に掲げる請求項の削除、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しないことは明らかである。
　また、補正前の請求項１５ないし２０のうち実質的にみて、補正前の請求項１４を引用する補正前の請求項１８が、補正後の請求項１４に対応するとすると、補正前の請求項１８についてなされた補正は、実質的に、補正前の請求項１８において「アニール処理」と「窒化シリコンの層」の形成とが「独立して」行われることを限定するものであり、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。この場合、補正前の請求項１８に係る発明の発明特定事項をすべて含む発明は補正前の請求項１６、１７、１９及び２０であり、補正後の請求項１４に係る発明の発明特定事項をすべて含む発明は、請求項１５ないし１８に係る発明であるが、補正後の請求項１６に係る発明は、「シリコン、窒素、酸素及び水素からなる層」の組成比が限定されず、「窒化シリコンの層」が「アニール処理の後」に形成され、さらに、「金属シリサイドの金属」が限定されない発明であるのに対し、補正前の請求項１６及び１７に係る発明は、「シリコン、窒素、酸素及び水素からなる層」の組成比が限定されており、補正前の請求項１９に係る発明は、「窒化シリコン層」が「アニール処理の前」に形成されることが限定された発明であり、補正前の請求項２０に係る発明は、「金属シリサイドの金属」について限定された発明であるため、補正後の請求項１６は、補正前の請求項１６、１７、１９及び２０に係る発明のいずれを限定したものでもないから、補正前の請求項１６、１７、１９及び２０に係る発明は、補正前の請求項１６には対応しない。よって、補正後の請求項１６には、補正前の請求項に対応するものがなく、補正後の請求項１６は新たに追加されたものであるから、請求項を新たに追加する補正を含む、補正前の請求項１４ないし２０についてなされた補正は、特許法第１７条の２第４項各号のいずれを目的とするものにも該当しない。
　したがって、補正前の請求項１４ないし２０を補正後の請求項１４ないし１８とする補正は、特許法第１７条の２第４項に規定する要件を満たさない補正を含むものである。
　
　したがって、補正前の請求項１ないし７、及び１４ないし２０についての補正を含む本件補正は、特許法第１７条の２第４項に規定する要件を満たさないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
第３．本願発明
　平成１７年４月１５日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし２９に係る発明は、平成１６年６月９日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし２９に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】　半導体製造方法であって、該方法は、
　基板の上に金属シリサイド層を形成し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し、
　金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約８００℃から約９００℃までの温度でアニール処理する、
　ことを特徴とする半導体製造方法。」
　
第４．刊行物に記載された発明
（１）刊行物１．特開昭６３−３１６４７６号公報
　原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物である特開昭６３−３１６４７６号公報（以下、「刊行物１」という。）には、第１図とともに以下の事項が記載されている。
「第１図は本発明の実施例の工程順断面図である。まずシリコンＭＩＳ型半導体装置に関し説明する。第１図（ａ）に示す様にシリコン基板１の上にゲート絶縁膜２を積層し、さらにＭｏやＷ等の高融点金属膜３およびシリコンオキシナイトライド膜４を順次積層する。・・・・・・またこの高融点金属膜３は純粋な単一金属でなくとも良い。たとえばＭｏおよびタンタル（Ｔａ）の合金あるいはＷとチタン（Ｔｉ）の合金あるいはシリコン（Ｓｉ）等の元素が相当量入ったものでも良い。シリコンオキシナイトライド膜４は化学式でＳｉＮｘＯｙと記される。このシリコンオキシナイトライド膜４はたとえばＣＶＤ法により形成される。」（第２頁右下欄第１１行ないし第３頁左上欄第９行）
「次に第１図（ｂ）に示す様にフォトリソグラフィ等の方法を用いてシリコンオキシナイトライド膜４およびＭｏやＷ等の高融点金属の電極・配線を順次選択的にエツチング除去し、所望の電極配線を形成する。このエッチング工程の時にシリコンオキシナイトライド膜４はゲート電極・配線３より寸法が小さくならないようにする。」（第３頁右上欄第５行ないし第１１行）
「次に第１図（ｃ）に示す様に第２のシリコンオキシナイトライド膜６を積層する。この第２のシリコンオキシナイトライド膜６は第１のシリコンオキシナイトライド膜と同様の方法で形成される。第２のシリコンオキシナイトライド膜６は第１のオキシナイトライド膜４の上だけでなく、ゲート電極３の側面にも積層する。次に第１図（ｄ）に示す様に、第１図（ｃ）のウェハ全面を異方性エツチングし、ゲート電極・配線３の側面の第２のオキシナイトライド膜の厚みが厚い為、側面の第２のオキシナイトライド膜６を残し、他の領域の第２のオキシナイトライド膜６を除去する。この時第１のオキシナイトライド膜４もエツチングされるが、充分な厚みを積層しておけば、その後のプロセスに支障がない程度に第１のオキシナイトライド膜が残る。この様にしてＷ又はＭｏ等の高融点金属の上面および側面がオキシナイトライド膜でおおわれた構造を作る事ができる。」（第４頁左上欄第１行ないし第１８行）
「さらにゲート電極・配線が高融点金属膜の場合以外にも酸化等の熱処理により変化させたくないものに関して本発明を用いることも容易である。たとえばシリコンと金属との合金であるシリサイド電極・配線の場合やポリサイド電極・配線の場合やポリシリコン電極・配線の場合にも本発明を使用することができる。」（第４頁右下欄第１１行ないし第１７行）
「あるいは第２のシリコンオキシナイトライド膜６をシリコン窒化膜にかえてもよい。・・・・・・シリコンナイトライド膜はたとえばＣＶＤ方法により作製される。その一つの例として、ＳｉＨ２Ｃｌ２とＮＨ３のガスをＣＶＤ装置を用い、７００℃〜１０００℃の範囲の温度で化学反応させてシリコンナイトライド膜を形成できる。」（第５頁左上欄第１３行ないし右上欄第１行）
　
（ア）「ゲート電極・配線」が「高融点金属膜の場合以外」の、「シリサイド電極・配線」である場合、「ゲート絶縁膜２」と「シリコンオキシナイトライド膜４」との間に、「高融点金属膜３」の替わりに「シリサイド」膜が形成されることは明らかである。
（イ）刊行物１の図１（ｃ）より、「シリコンナイトライド膜」は、「シリコンオキシナイトライド膜４」の上と、「シリコンオキシナイトライド膜４」及び「ゲート電極・配線３」の側面とに形成されることは明らかである。
（ウ）「ＳｉＨ２Ｃｌ２とＮＨ３のガスをＣＶＤ装置を用い、７００℃〜１０００℃の範囲の温度で化学反応させてシリコンナイトライド膜を形成」（第５頁左上欄第１８行ないし第２０行）するとは、「シリコンナイトライド膜」を、「７００℃〜１０００℃の範囲の温度で」、「ＳｉＨ２Ｃｌ２とＮＨ３のガスを用いた」ＣＶＤ法により、形成する工程であることは明らかである。
　
　したがって、刊行物１には、以下の発明（以下、「刊行物発明」という。）が記載されている。
「ＭＩＳ型半導体装置の製造方法であって、該方法は、
シリコン基板１の上にゲート絶縁膜２及びシリサイド膜を順に積層し、
前記シリサイド膜の上に、シリコンオキシナイトライド膜４をＣＶＤ法により形成し、
前記シリコンオキシナイトライド膜４及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜４の上と、前記シリコンオキシナイトライド膜４及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、７００℃から１０００℃の範囲の温度で、ＳｉＨ２Ｃｌ２とＮＨ３のガスを用いたＣＶＤ法により形成する、
ことを特徴とするＭＩＳ半導体装置の製造方法。」
　
第５．当審の判断
　１．対比
　本願発明と刊行物発明とを対比する。
（ア）本願の明細書の０００２段落の「半導体製造方法は、トランジスタゲート構造を形成するために物質の層をパターニングすることをしばしば伴う。」との記載より、本願発明の「半導体製造方法」が「トランジスタゲート構造を形成するため」の工程を含むものであることは明らかである。よって、刊行物発明の「ＭＩＳ型半導体装置の製造方法」は、本願発明の「半導体製造方法」に相当する。
（イ）刊行物発明の「シリコン基板１」は、本願発明の「基板」に相当する。
（ウ）刊行物発明の「シリサイド膜」及び「シリコンオキシナイトライド膜４」は、本願発明の「金属シリサイド層」及び「シリコン、窒素及び酸素からなる層」に相当する。よって、刊行物発明の「シリコン基板１の上に」「シリサイド膜を」「積層し」は、本願発明の「基板の上に金属シリサイド層を形成し」に相当する。また、刊行物発明の「ＣＶＤ法により形成」することは、本願発明の「堆積」することに相当するから、刊行物発明の「前記シリサイド膜の上に、シリコンオキシナイトライド膜４をＣＶＤ法により形成し」は本願発明の「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積し」に相当する。
　よって、本願発明と刊行物発明とは、
「半導体製造方法であって、該方法は、
基板の上に金属シリサイド層を形成し、
金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積する、
ことを特徴とする半導体製造方法。」である点で一致し、以下の点で相違する。
　
〈相違点１〉
　本願発明は、「基板の上に金属シリサイド層を形成し」ているのに対して、刊行物発明は、「シリコン基板１の上にゲート絶縁膜２及びシリサイド膜を順に積層し」ており、「シリコン基板１の上に」「シリサイド膜」を形成する前に「ゲート絶縁膜２」を形成する点。
　
〈相違点２〉
　本願発明は、「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層を堆積」した後、「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約８００℃から約９００℃までの温度でアニール処理する」のに対して、
　刊行物発明は、「前記シリサイド膜の上に、シリコンオキシナイトライド膜４をＣＶＤ法により形成し」た後、「前記シリコンオキシナイトライド膜４及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜４の上と、前記シリコンオキシナイトライド膜４及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、７００℃から１０００℃の範囲の温度で、ＳｉＨ２Ｃｌ２とＮＨ３のガスを用いたＣＶＤ法により形成」する点。
　
２．相違点の検討
　以下、相違点について検討する。
〈相違点１について〉
　本願の明細書の００１７段落、００１８段落及び００２５段落に「【００１７】　【発明の実施の形態】　本発明により達成される実施例が図４乃至図６を参照して説明される。・・・・・・　【００１８】　図４を参照すると、予備処理工程における半導体ウェーハ片１０ａを示している。ウェーハ片１０ａは、図１乃至図３のウェーハ片１０と同様に、基板１２、ゲート酸化層１６、ポリシリコン層１８、及びシリサイド層２０からなる。」及び「【００２５】・・・・・・トランジスタゲート構造が完成するように、・・・・・・」と記載されていること、本願の明細書及び図面に、「基板１２」に接するように「シリサイド層２０」が形成される旨の記載はないこと、及び、ゲート（電極）を備えたトランジスタにおいて基板とゲート（電極）との間にゲート絶縁膜を備えることは従来周知であることは当業者にとって明らかであることを考慮すると、本願発明の「基板の上に金属シリサイド層を形成し」とは、「基板」と「金属シリサイド層」との間に他の層（ゲート絶縁膜）が形成されることを排除するものではないことは明らかである。
　よって、本願発明の「基板の上に金属シリサイド層を形成」する構成と、刊行物発明は「シリコン基板１の上にゲート絶縁膜２及びシリサイド膜を順に積層」する構成とは、実質的に相違しない。
　
〈相違点２について〉
（ア）刊行物発明において、「シリコンナイトライド膜」を「ＣＶＤ法」により形成する際、「シリサイド膜」が「７００℃から１０００℃の範囲の温度」に曝されることは明らかであり、この温度範囲は、本願発明の金属シリサイド層のアニール処理する時の温度範囲である約８００℃から約９００℃までの範囲を含む。
（イ）刊行物発明において、「前記シリコンオキシナイトライド膜４及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜４の上と、前記シリコンオキシナイトライド膜４及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、７００℃から１０００℃の範囲の温度で、ＳｉＨ２Ｃｌ２とＮＨ３のガスを用いたＣＶＤ法により形成する」工程が、「シリサイド膜」の上に「シリコンナイトライド膜４」がある状態でなされていることは明らかである。
（ウ）本願の明細書の０００４段落には、「層２０のシリサイド物質の結晶性及び導電性を向上させるために、アニール化が典型的には行われる。このようなアニール化は、・・・・・・約８００℃から９００℃の温度で行われる。」と記載されており、本願発明の「アニール処理」は、金属シリサイド層の結晶性及び導電性を向上させることを意図しているものと認められる。
（エ）一方、本願出願前に、金属シリサイド層の側面にＣＶＤ法により絶縁層を堆積する際、堆積に伴う高温により、金属シリサイド層に結晶化が起きることは、以下の周知文献１ないし３に記載されるように従来周知の事項である。
　周知文献１．特開平０７−１６１９７６号公報（０００４段落、図３参照）には、「ＬＰＣＶＤ法によって７８５℃で、サイドウォールを形成するための酸化膜６を堆積する」とき、「シリサイド膜４」が「結晶化したシリサイド膜４ａとなる」ことが記載されている。
「【０００４】ついで、WF6 ガスとSiH4ガスを用いたＣＶＤ法によって450 ℃の温度で、図３(f) に示すようにシリサイド（ WSix ）膜４を堆積し、目的の形状にパターニングした後ゲート加工する（図３(g) ）。さらに、SiH4ガスとN2O ガスを用いたＬＰＣＶＤ法によって785 ℃で、サイドウォールを形成するための酸化膜６を堆積する（図３(h) ）。このとき、シリサイド膜４は熱処理されることによって結晶化したシリサイド膜４ａとなる。」
　周知文献２．特開平０７−１１５１９４号公報（００１１段落参照）には、「サイドウォールスペーサ７の酸化珪素膜を形成する工程は高温度の加熱処理を伴うので」、「高融点金属珪化膜５Ｂ」に「非晶質（アモルファス）状態から結晶化が起こる」ことが記載されている。
「【００１１】（１）前記ＭＯＳＦＥＴのゲート電極５に採用された高融点金属珪化膜５Ｂは、熱処理、熱酸化処理などによって組成変化を生じる性質がある。特に、ゲート電極５の形成後、サイドウォールスペーサ７の酸化珪素膜を形成する工程は高温度の加熱処理を伴うので、高融点金属珪化膜５Ｂは非晶質（アモルファス）状態から結晶化が起こる。」
　周知文献３．特開平０７−０３８１０７号公報（００１０段落参照）には、「サイドウオールスペーサ形成のためのシリコン酸化膜形成時には高温で処理を行うため」、「金属シリサイド」は「アモルファス状態から結晶化を起こす」ことが記載されている。
「【００１０】前述の従来例において、サイドウオールスペーサ形成のためのシリコン酸化膜形成時には高温で処理を行うため、金属シリサイドはアモルファス状態から結晶化を起こす。」
（オ）上記（ア）、（イ）及び（エ）より、刊行物発明における「前記シリコンオキシナイトライド膜４及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜４の上と、シリコンオキシナイトライド膜４及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、７００℃から１０００℃の範囲の温度で、ＳｉＨ２Ｃｌ２とＮＨ３のガスを用いたＣＶＤ法により形成する」工程は、「シリサイド膜」の上に、「シリコンオキシナイトライド膜４」があるときに、行われるものであって、「温度」を約８００℃から約９００℃までの範囲とした場合、「シリサイド膜」の結晶化が起こることは明らかである。そして、上記（ウ）より、「シリサイド膜」の結晶化とは、本願発明における「アニール処理」が意図する「金属シリサイド層の結晶性及び導電性を向上させる」ことに他ならない。よって、刊行物発明における「前記シリコンオキシナイトライド膜４及び前記シリサイド膜を順次選択的にエッチングし、その後、前記シリコンオキシナイトライド膜４の上と、シリコンオキシナイトライド膜４及び前記シリサイド膜の側面とに、シリコンナイトライド膜を、７００℃から１０００℃の範囲の温度で、ＳｉＨ２Ｃｌ２とＮＨ３のガスを用いたＣＶＤ法により形成する」工程は、本願発明における「金属シリサイド層の上に、シリコン、窒素及び酸素からなる層があるときに、金属シリサイド層を約８００℃から約９００℃までの温度でアニール処理する」工程を含むものであるから、上記相違点２は実質的なものではない。
　
　したがって、本願発明は、刊行物１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができないものである。
　
第６．むすび
　以上のとおりであるから、本願は、請求項２ないし２９に係る発明について検討するまでもなく拒絶されるべきものである。
　よって、結論のとおり審決する。