(57)【要約】  複数のフォトダイオードと、フローティングディフュージョンと、複数の読み出しトランジスタとをそれぞれ有する複数の画素ユニットと、前記複数の画素ユニットで共有されるリセットトランジスタおよび増幅トランジスタと、複数の読み出し配線と、前記フローティングディフュージョンを接続する接続配線と、を含む画素共有単位を有し、前記画素共有単位において、前記接続配線と前記複数の読み出し配線の各々とは、平面視で、それぞれ重なり領域を有するように配置され、かつ、複数の前記重なり領域で発生する寄生容量が略等しくなるように、前記接続配線と前記複数の読み出し配線とが配置されている固体撮像装置。
2018003012.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電荷を蓄積する複数のフォトダイオードと、前記複数のフォトダイオードで共有されるフローティングディフュージョンと、前記複数のフォトダイオードの各々に対応して設けられ、各フォトダイオードで蓄積した電荷を前記フローティングディフュージョンに読み出す複数の読み出しトランジスタとをそれぞれ有する複数の画素ユニットと、
前記複数の画素ユニットで共有されるリセットトランジスタおよび増幅トランジスタと、
前記複数の読み出しトランジスタの読み出しゲート電極の各々に接続された複数の読み出し配線と、
前記複数の画素ユニットの各々に含まれる複数の前記フローティングディフュージョンを接続する接続配線と、
を含む画素共有単位を有し、
前記画素共有単位において、前記接続配線と前記複数の読み出し配線の各々とは、平面視で、それぞれ重なり領域を有するように配置され、かつ、複数の前記重なり領域で発生する寄生容量が略等しくなるように、前記接続配線と前記複数の読み出し配線とが配置されている
固体撮像装置。
【請求項２】
前記複数の重なり領域の面積が略等しくなるように、前記接続配線と前記複数の読み出し配線とが配置されている
請求項１に記載の固体撮像装置。
【請求項３】
前記画素共有単位に含まれる複数の前記フローティングディフュージョンと、前記リセットトランジスタとは、直線上に配置されると共に前記接続配線により接続され、
前記リセットトランジスタと、前記リセットトランジスタから最も遠い位置に配置されたフローティングディフュージョンとの間に、前記複数の重なり領域の全てが配置されている
請求項１または２に記載の固体撮像装置。
【請求項４】
前記リセットトランジスタのリセットゲート電極に接続されたリセット配線と、前記接続配線とは、平面視において、重なり領域がないように配置されている
請求項１から３のいずれか一項に記載の固体撮像装置。
【請求項５】
前記画素共有単位は、２行２列に配置した前記複数のフォトダイオードと、２行２列に配置した前記複数のフォトダイオードの中央に１つ配置した前記フローティングディフュージョンとを含む画素ユニットを列方向に２つ並べて配置した
請求項１から４のいずれか一項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、ＭＯＳ型の固体撮像装置における画素のレイアウトに関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラが広く一般に普及している。これらカメラには、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のＭＯＳ型イメージセンサを用いた固体撮像装置（ＭＯＳ型の固体撮像装置）や、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサを用いた固体撮像装置（ＣＣＤ型の固体撮像装置）が使用されている。ＭＯＳ型の固体撮像装置は、電源電圧が低く、消費電力の観点から有利であるため、カメラ付き携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）などのモバイル機器に多く搭載されている。【０００３】
ＭＯＳ型の固体撮像装置では、光電変換部となるフォトダイオード（ＰＤ）と画素トランジスタからなる複数の画素が２次元アレイ状に配列されて画素アレイ部を構成している。最近では、画素の微細化に伴い、１画素あたりの画素トランジスタの占める面積を抑制するために、画素トランジスタの一部を複数の画素で共有させた、いわゆる複数画素共有構造が提案されている（例えば、特許文献１）。【０００４】
図１２は、従来技術（特許文献１）に係る固体撮像装置の画素アレイ部における画素共有単位のレイアウトを示す図である。画素アレイ部は、複数の画素共有単位２１を２次元アレイ状に配列することで構成される。１つの画素共有単位２１は、縦４×横２の８画素のフォトダイオードＰＤ１〜ＰＤ８から構成される。【０００５】
画素共有単位２１は、第１の画素ユニット２３と、第２の画素ユニット２５と、読み出しトランジスタＴｒ１１〜Ｔｒ１８と、リセットトランジスタＴｒ２と、増幅トランジスタＴｒ３と、読み出し配線２６１〜２６８と、リセット配線２７と、接続配線２８と、電源配線２９と、垂直信号線３５と、電源配線３６とを有する。増幅トランジスタＴｒ３は、ソース領域３１Ｓと、ドレイン領域３１Ｄと、増幅ゲート電極３２とを有する。リセットトランジスタＴｒ２は、ソース領域３３Ｓと、ドレイン領域３３Ｄと、リセットゲート電極（図示しない）とを有する。【０００６】
第１の画素ユニット２３は、フォトダイオードＰＤ１〜ＰＤ４と、読み出しゲート電極２２１〜２２４と、フローティングディフュージョンＦＤ１を有する。読み出しトランジスタＴｒ１１〜Ｔｒ１４の各々は、フォトダイオードＰＤ１〜ＰＤ４の各々と、フローティングディフージョンＦＤ１と、読み出しゲート電極２２１〜２２４の各々とから構成される。【０００７】
第１の画素ユニット２３において、略四角形状の４つのフォトダイオードＰＤ１〜ＰＤ４が、所要の間隔、例えば縦横等間隔で縦２×横２に配置される。フローティングディフージョンＦＤ１は、４つのフォトダイオードＰＤ１〜ＰＤ４で囲まれた中央領域に配置される。読み出しゲート電極２２１〜２２４の各々は、フローティングディフージョンＦＤ１に接するように、４つのフォトダイオードＰＤ１〜ＰＤ４が互いに向き合うコーナ部側に配置される。【０００８】
読み出しゲート電極２２１〜２２４の各々は、略三角形状、あるいは略台形形状をなす。読み出しゲート電極２２１は、底辺側がフォトダイオードＰＤ１側に、頂部側がフローティングディフージョンＦＤ１側に位置するように配置される。読み出しゲート電極２２２〜２２４についても同様である。４つの読み出しゲート電極２２１〜２２４は、同形状であり、フローティングディフージョンＦＤ１を中心に対称的に配置される。【０００９】
第２の画素ユニット２５は、フォトダイオードＰＤ５〜ＰＤ８と、読み出しゲート電極２２５〜２２８と、フローティングディフュージョンＦＤ２を有する。読み出しトランジスタＴｒ１５〜Ｔｒ１８の各々は、フォトダイオードＰＤ５〜ＰＤ８の各々と、フローティングディフージョンＦＤ２と、読み出しゲート電極２２５〜２２８の各々とから構成される。【００１０】
第２の画素ユニット２５において、略四角形状の４つのフォトダイオードＰＤ５〜ＰＤ８が、所要の間隔、例えば縦横等間隔で縦２×横２に配置される。フローティングディフージョンＦＤ２は、４つのフォトダイオードＰＤ５〜ＰＤ８で囲まれた中央領域に配置される。読み出しゲート電極２２５〜２２８の各々は、フローティングディフージョンＦＤ２に接するように、４つのフォトダイオードＰＤ５〜ＰＤ８が互いに向き合うコーナ部側に配置される。【００１１】
読み出しゲート電極２２５〜２２８の各々は、略三角形状、あるいは略台形形状をなす。読み出しゲート電極２２５は、底辺側がフォトダイオードＰＤ５側に、頂部側がフローティングディフージョンＦＤ２側に位置するように配置される。読み出しゲート電極２２６〜２２８についても同様である。４つの読み出しゲート電極２２５〜２２８は、同形状であり、フローティングディフージョンＦＤ２を中心に対称的に配置される。【００１２】
読み出し配線２６１〜２６８の各々は、読み出しトランジスタＴｒ１１〜Ｔｒ１８の各々の読み出しゲート電極２２１〜２２８の各々に接続され、それぞれ独立の読み出しパルスが印加され、それぞれ独立に制御されるように形成される。横方向に配線された４本並列の読み出し配線２６１〜２６４、及び４本並列の読み出し配線２６５〜２６８は、それぞれ配線間の隙間が回折限界以下の間隔に設定される。リセット配線２７は、リセットトランジスタＴｒ２のリセットゲート電極（図示しない）に接続され、リセットパルスが印加されるように構成される。【００１３】
接続配線２８は、フローティングディフージョンＦＤ１と、フローティングディフージョンＦＤ２と、リセットトランジスタＴｒ２のソース領域３３Ｓと、増幅トランジスタＴｒ３の増幅ゲート電極３２とに接続される。電源配線２９は、リセットトランジスタＴｒ２のドレイン領域３３Ｄに接続される。垂直信号線３５は、増幅トランジスタＴｒ３のソース領域３１Ｓに接続される。電源配線３６は、増幅トランジスタＴｒ３のドレイン領域３１Ｄに接続される。【００１４】
リセットトランジスタＴｒ２は、第１の画素ユニット２３の上部中央の、フォトダイオードＰＤ１およびＰＤ２の間の領域に配置される。リセットトランジスタＴｒ２において、リセットゲート電極（図示しない）を挟んで上側にドレイン領域３３Ｄが、下側にソース領域３３Ｓが配置される。【００１５】
増幅トランジスタＴｒ３は、第１の画素ユニット２３と、第２の画素ユニット２５との間に配置される。増幅トランジスタＴｒ３は、横方向に長いゲート長を有する増幅ゲート電極３２と、増幅ゲート電極３２の両端に位置するソース領域３１Ｓ及びドレイン領域３１Ｄとから構成される。増幅ゲート電極３２のゲート長方向の長さが１画素ピッチの幅よりも長く形成される。例えば、増幅ゲート電極３２の長さが、２つのフォトダイオードＰＤ１およびＰＤ２の横方向の長さと略一致する、すなわち２画素ピッチに近い寸法となるように形成される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】日本国特許第５７００１０６号
【発明の概要】
【発明が解決しようとする課題】
【００１７】
固体撮像装置における画素のレイアウト構成において、接続配線と他配線との間には寄生容量が存在する。この寄生容量は、フォトダイオードからフローティングディフュージョンへの信号読み出し時に、配線の転送特性のばらつきによるノイズが発生する原因となり、画質の劣化につながる。特に、接続配線と、各フォトダイオードからフローティングディフュージョンへの読み出しを制御する読み出し配線との重なり領域に存在する寄生容量は、信号読み出し時に発生する転送特性のばらつきに大きな影響を与える。【００１８】
図１２に示すように、特許文献１における画素共有単位のレイアウトにおいては、平面視で、接続配線２８と読み出し配線２６１〜２６６の各々とには重なり部分がある一方、接続配線２８と読み出し配線２６７および２６８とには重なり部分がない。【００１９】
フォトダイオードＰＤ１〜ＰＤ６内の電荷をフローティングディフュージョンＦＤ１またはＦＤ２に転送する際、読み出し配線２６１〜２６６のいずれかに制御パルスが印加される。制御パルスは、接続配線２８と読み出し配線２６１〜２６６との重なり領域に存在する寄生容量を介して、電荷の出力レベルに影響を与える。【００２０】
一方、フォトダイオードＰＤ７およびＰＤ８内の電荷をフローティングディフュージョンＦＤ２に転送する際、読み出し配線２６７および２６８のいずれかに制御パルスが印加される。しかし、接続配線２８と読み出し配線２６７および２６８とには重なり部分がないので、制御パルスは電荷の出力レベルに影響を与えない。【００２１】
このように、フォトダイオードＰＤ１〜ＰＤ６とフォトダイオードＰＤ７およびＰＤ８とで出力レベルに違いが生じる。すなわち、フォトダイオードＰＤ１〜ＰＤ６とフォトダイオードＰＤ７およびＰＤ８とからの出力に段差が生じ、これにより、横筋状の固定パターンノイズ（ＦＰＮ）が発生し、画質の劣化を引き起こす。【００２２】
本発明は上記課題を解決するためになされたものであり、接続配線と他配線との間に寄生容量が存在しても、画質の劣化を抑えることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の第１態様によれば、固体撮像装置は、入射光量に応じた電荷を蓄積する複数のフォトダイオードと、前記複数のフォトダイオードで共有されるフローティングディフュージョンと、前記複数のフォトダイオードの各々に対応して設けられ、各フォトダイオードで蓄積した電荷を前記フローティングディフュージョンに読み出す複数の読み出しトランジスタとをそれぞれ有する複数の画素ユニットと、前記複数の画素ユニットで共有されるリセットトランジスタおよび増幅トランジスタと、前記複数の読み出しトランジスタの読み出しゲート電極の各々に接続された複数の読み出し配線と、前記複数の画素ユニットの各々に含まれる複数の前記フローティングディフュージョンを接続する接続配線と、を含む画素共有単位を有し、前記画素共有単位において、前記接続配線と前記複数の読み出し配線の各々とは、平面視で、それぞれ重なり領域を有するように配置され、かつ、複数の前記重なり領域で発生する寄生容量が略等しくなるように、前記接続配線と前記複数の読み出し配線とが配置されている。【００２４】
本発明の第２態様によれば、第１態様の固体撮像装置において、前記複数の重なり領域の面積が略等しくなるように、前記接続配線と前記複数の読み出し配線とが配置されていてもよい。【００２５】
本発明の第３態様によれば、第１態様または第２態様の固体撮像装置において、前記画素共有単位に含まれる複数の前記フローティングディフュージョンと、前記リセットトランジスタとは、直線上に配置されると共に前記接続配線により接続され、前記リセットトランジスタと、前記リセットトランジスタから最も遠い位置に配置されたフローティングディフュージョンとの間に、前記複数の重なり領域の全てが配置されていてもよい。【００２６】
本発明の第４態様によれば、第１態様から第３態様のいずれか一つの固体撮像装置において、前記リセットトランジスタのリセットゲート電極に接続されたリセット配線と、前記接続配線とは、平面視において、重なり領域がないように配置されていてもよい。【００２７】
本発明の第５態様によれば、第１態様から第４態様のいずれか一つの固体撮像装置において、前記画素共有単位は、２行２列に配置した前記複数のフォトダイオードと、２行２列に配置した前記複数のフォトダイオードの中央に１つ配置した前記フローティングディフュージョンとを含む画素ユニットを列方向に２つ並べて配置してもよい。
【発明の効果】
【００２８】
上記各態様の固体撮像装置によれば、接続配線と、各フォトダイオードからフローティングディフュージョンへの読み出しを制御する読み出し配線との重なり領域の面積をほぼ同一にすることができる。これにより、接続配線と読み出し配線の間の寄生容量がすべてほぼ同一となり、寄生容量を介した読み出し制御パルスの各フォトダイオードの出力レベルへの影響がほぼ均一となる。従って、全ての画素に対する寄生容量の影響が均一化され、全ての画素における配線の転送特性が均一化され、配線の転送特性のばらつきによるノイズを抑えることができる。これより、課題の固定パターンノイズが解消される。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る固体撮像装置を含むデジタルカメラの概略構成を示すブロック図である。
【図２】本発明の実施形態に係る固体撮像装置の概略構成を示したブロック図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【図４】本発明の第１の実施形態に係る固体撮像装置の画素共有単位における画素の動作を示すためのタイミングチャートである。
【図５】本発明の第１の実施形態に係る固体撮像装置の画素共有単位の回路図である。
【図６】本発明の第１の実施形態に係る固体撮像装置の画素共有単位における、転送される信号電荷が少ない場合のＦＤノードの電位の変化を示すタイミングチャートである。
【図７】本発明の第１の実施形態の変形例１に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【図８】本発明の第１の実施形態の変形例２に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【図９】本発明の第２の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【図１０】本発明の第２の実施形態に係る固体撮像装置の画素共有単位における、リセットトランジスタをオン状態からオフ状態へ切替えた時のＦＤノードの電位の変化を示すタイミングチャートである。
【図１１】本発明の第３の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【図１２】従来技術に係る固体撮像装置の画素アレイ部における画素共有単位のレイアウトを示す図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照し、本発明の実施形態を説明する。まず、本発明の実施形態に係る固体撮像装置を含むデジタルカメラの構成について説明する。図１は、本発明の実施形態に係る固体撮像装置１を含むデジタルカメラ７の概略構成を示すブロック図である。
【００３１】
デジタルカメラ７は、固体撮像装置１と、レンズユニット部２と、画像信号処理装置３と、記録装置４と、カメラ制御装置５と、表示装置６とを備える。レンズユニット部２は、カメラ制御装置５によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置１に結像させる。固体撮像装置１はＭＯＳ型固体撮像装置であり、カメラ制御装置５によって駆動・制御され、レンズユニット部２を介して固体撮像装置１内に入射した被写体光を画像信号に変換する。
【００３２】
画像信号処理装置３は、カメラ制御装置５によって制御され、固体撮像装置１から出力された画像信号に対して、信号の増幅、画像データへの変換、各種の補正および画像データの圧縮などの処理を行う。記録装置４は、半導体メモリなどの着脱可能な記録媒体であり、カメラ制御装置５によって駆動・制御され、画像データの記録または読み出しを行う。
【００３３】
カメラ制御装置５は、デジタルカメラ７の全体の制御を行う制御装置であり、固体撮像装置１と、レンズユニット部２と、画像信号処理装置３と、記録装置４とを制御する。表示装置６は、固体撮像装置１に結像され、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。
【００３４】
次に、本発明の実施形態に係る固体撮像装置の構成について説明する。図２は、本発明の実施形態に係る固体撮像装置１の概略構成を示したブロック図である。固体撮像装置１は、垂直読出し回路１０と、水平読出し回路２０と、画素アレイ部３０と、カラム信号処理回路５０と、出力アンプ７０とを備える。
【００３５】
画素アレイ部３０には、複数の画素共有単位４０がマトリクス状に配列されている。図２の例では、画素アレイ部３０は、縦３×横４の１２個の画素共有単位４０を備える。画素共有単位４０の各々は複数の画素からなる。画素は、フォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有する。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ、増幅トランジスタの３つのトランジスタで構成することができる。その他、選択トランジスタを追加して４つのトランジスタで構成することもできる。
【００３６】
同じ行に配置されている複数の画素共有単位４０は、１本の制御信号線８０で垂直読出し回路１０と接続されている。図２の例では、同じ行に配置されている４個の画素共有単位が、１本の制御信号線８０で垂直読出し回路１０と接続されている。また、同じ列に配置されている複数の画素共有単位４０は、カラム信号処理回路５０と１本の垂直信号線９０で接続されている。図２の例では、同じ列に配置されている３個の画素共有単位４０が、カラム信号処理回路５０と１本の垂直信号線９０で接続されている。
【００３７】
垂直読出し回路１０は、制御信号線８０を介して画素共有単位４０の各々を制御し、画素共有単位４０の各々の画素信号を垂直信号線９０に出力させる。すなわち、垂直読出し回路１０は、画素共有単位４０を制御するための制御信号を、制御信号線８０を介して、画素共有単位４０の行毎に出力する。画素共有単位４０は、入射した被写体光を画素信号に変換し、垂直読出し回路１０から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。
【００３８】
カラム信号処理回路５０は、同じ列に配置されている複数の画素共有単位４０に対応するように設けられ、同じ列に配置されている複数の画素共有単位４０と１本の垂直信号線９０で接続されている。図２の例では、カラム信号処理回路５０の各々が、同じ列に配置されている３個の画素共有単位４０に対応するように設けられ、同じ列に配置されている３個の画素共有単位４０と１本の垂直信号線９０で接続されている。図２の例では、４個のカラム信号処理回路５０が設けられている。
【００３９】
カラム信号処理回路５０の各々は、対応する１列の画素共有単位４０から出力された画素信号を、垂直信号線９０を介して受信する。また、カラム信号処理回路５０の各々は水平信号線６０と接続されている。カラム信号処理回路５０は、水平読出し回路２０からの制御に応じて、対応する１列の画素共有単位４０から垂直信号線９０を介して受信した画素信号に対して、ノイズを抑える処理や、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）処理などの信号処理を行い、出力信号を水平信号線６０に出力する。なお、図２において、水平読出し回路２０からカラム信号処理回路５０への矢印は、水平読出し回路２０がカラム信号処理回路５０を制御することを示している。
【００４０】
水平読出し回路２０は、各列に配置されたカラム信号処理回路５０の各々を制御して、画素信号に対して信号処理を行った出力信号を水平信号線６０に出力させる。出力アンプ７０は、水平信号線６０を介してカラム信号処理回路５０から出力された出力信号を増幅して固体撮像装置１の外部に出力する。
【００４１】
（第１の実施形態）
本発明の第１の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成について説明する。第１の実施形態は、接続配線を一部延長した画素レイアウト構成の例である。図３は、本発明の第１の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。上述のように、画素アレイ部３０には複数の画素共有単位４０がマトリクス状に配置され、各々の画素共有単位４０は複数の画素から構成される。第１の実施形態では、図３に示すように、１つの画素共有単位４０は、縦４×横２の８画素のフォトダイオードＰＤ１〜ＰＤ８から構成される。
【００４２】
図３の（３ａ）は、１つの画素共有単位４０における画素レイアウト構成の要部を示す図であり、説明のために構成の一部のみを記載した図である。画素共有単位４０において配線は３つの配線層から構成されている。図３の（３ｂ）〜（３ｄ）は、画素共有単位４０における配線の第１層目から第３層目までのパターンを理解するための分解図である。（３ｂ）は配線の第１層目（１番上）、（３ｃ）は配線の第２層目、（３ｄ）は配線の第３層目（１番下）をそれぞれ上方から見た図である。
【００４３】
画素共有単位４０は、第１の画素ユニットと、第２の画素ユニットと、リセットトランジスタＴｒ２００と、増幅トランジスタＴｒ３００と、選択トランジスタＴｒ４００とを有する。画素共有単位４０では、第１の画素ユニットと第２の画素ユニットとを列方向に２つ並べて配置している。
【００４４】
第１の画素ユニットは、縦２×横２（２行２列）の４つのフォトダイオードＰＤ１〜ＰＤ４と、読み出しゲート電極１０１Ｇ〜１０４Ｇと、フローティングディフュージョンＦＤ１と、読み出しトランジスタＴｒ１０１〜Ｔｒ１０４とを有する。第２の画素ユニットは、縦２×横２（２行２列）の４つのフォトダイオードＰＤ５〜ＰＤ８と、読み出しゲート電極１０５Ｇ〜１０８Ｇと、フローティングディフュージョンＦＤ２と、読み出しトランジスタＴｒ１０５〜Ｔｒ１０８とを有する。
【００４５】
フォトダイオードフォトダイオードＰＤ１〜ＰＤ８は、入射した光を光電変換して発生した信号電荷を蓄える。フォトダイオードフォトダイオードＰＤ１〜ＰＤ８の各々は略四角形状であり、所要の間隔、例えば縦横等間隔で縦４×横２に配置される。
【００４６】
読み出しトランジスタＴｒ１０１〜Ｔｒ１０８の各々は、フォトダイオードＰＤ１〜ＰＤ８の各々に対応して設けられる。読み出しトランジスタＴｒ１０１〜Ｔｒ１０８の各々は、垂直読出し回路１０からの読み出し制御信号φＴＸ１〜φＴＸ８の各々に基づいて、読み出し配線１０１Ｌ〜１０８Ｌの各々を介してパルスを印加することで、フォトダイオードＰＤ１〜ＰＤ８の各々に蓄積された信号電荷をフローティングディフュージョンＦＤ１およびＦＤ２に転送する。
【００４７】
リセットトランジスタＴｒ２００は、ソース電極２００Ｓと、ドレイン電極２００Ｄと、ゲート電極２００Ｇとを有する。リセットトランジスタＴｒ２００は、画素共有単位４０の中央の、フォトダイオードＰＤ３およびＰＤ４とフォトダイオードＰＤ５およびＰＤ６との間の領域に配置される。
【００４８】
リセットトランジスタＴｒ２００は、垂直読出し回路１０からのリセット制御信号φＲＳＴに基づいて、リセット配線２００Ｌを介してパルスを印加することで、フォトダイオードＰＤ１〜ＰＤ８に蓄積された信号電荷と、フローティングディフュージョンＦＤ１およびＦＤ２に蓄積された信号電荷とを、電源配線ＶＬを介して電源電圧ＶＤＤでリセットする。
【００４９】
増幅トランジスタＴｒ３００は、ソース電極３００Ｓと、ドレイン電極３００Ｄと、ゲート電極３００Ｇとを有する。増幅トランジスタＴｒ３００は、画素共有単位４０の上方のフォトダイオードＰＤ１およびＰＤ２の上方の、電源配線ＶＬと垂直信号線９０との間の領域に配置される。増幅トランジスタＴｒ３００は、フローティングディフュージョンＦＤ１およびＦＤ２に転送された信号電荷に応じた増幅信号をソース電極３００Ｓから出力する。
【００５０】
選択トランジスタＴｒ４００は、ソース電極４００Ｓと、ドレイン電極４００Ｄと、ゲート電極４００Ｇとを有する。選択トランジスタＴｒ４００は、画素共有単位４０の上方のフォトダイオードＰＤ１およびＰＤ２の上方の、増幅トランジスタＴｒ３００と垂直信号線９０との間の領域に配置される。選択トランジスタＴｒ４００のソース電極４００Ｓは、増幅トランジスタＴｒ３００のドレイン電極３００Ｄと接続されている。選択トランジスタＴｒ４００は、垂直読出し回路１０からの選択制御信号φＳＥＬに基づいて、選択配線４００Ｌを介してパルスを印加することで、増幅トランジスタＴｒ３００のソース３００Ｓから出力された画素信号を垂直信号線９０に読み出す。
【００５１】
フローティングディフージョンＦＤ１は、４つのフォトダイオードＰＤ１〜ＰＤ４で囲まれた中央領域に配置される。フローティングディフュージョンＦＤ１は、フォトダイオードＰＤ１〜ＰＤ４から転送された信号電荷を電圧に変換し、接続配線ＦＤＬを介して、増幅トランジスタＴｒ３００のゲート電極３００Ｇに出力する。
【００５２】
フローティングディフージョンＦＤ２は、４つのフォトダイオードＰＤ５〜ＰＤ８で囲まれた中央領域に配置される。フローティングディフュージョンＦＤ２は、フォトダイオードＰＤ５〜ＰＤ８から転送された信号電荷を電圧に変換し、接続配線ＦＤＬを介して、増幅トランジスタＴｒ３００のゲート電極３００Ｇに出力する。
【００５３】
接続配線ＦＤＬは、配線の第１層目に、画素共有単位４０の中央に縦方向に配線される。接続配線ＦＤＬは、フローティングディフュージョンＦＤ１およびＦＤ２と、増幅トランジスタのゲート電極３００Ｇと、リセットトランジスタのソース電極３００Ｓとを電気的に接続する。本実施形態では、図３に示すように、接続配線ＦＤＬは、フォトダイオードＰＤ７およびＰＤ８の下部にまで延長し、読み出し配線１０１Ｌ〜１０８Ｌの各々と重なり領域１０１ＫＳ〜１０８ＫＳを形成するように配置される。また、接続配線ＦＤＬは、リセット配線２００Ｌと重なり領域２００ＫＳを形成する。
【００５４】
基板電位供給配線ＧＬは、配線の第３層目に、画素共有単位４０の下部に横方向に配線される。基板電位供給配線ＧＬは、画素内の各トランジスタへの基板電位（グランド電位）ＧＮＤを供給する。
【００５５】
読み出し配線１０１Ｌ〜１０８Ｌの各々は、配線の第２層目に、画素共有単位４０の横方向に配線される。読み出し配線１０１Ｌ〜１０８Ｌの各々は、読み出しトランジスタＴｒ１０１〜Ｔｒ１０８の各々の読み出しゲート電極１０１Ｇ〜１０８Ｇの各々に接続され、それぞれ独立の読み出しパルスが印加され、それぞれ独立に制御されるように形成される。
【００５６】
リセット配線２００Ｌは、リセットトランジスタＴｒ２００のゲート電極２００Ｇに接続され、リセットパルスが印加されるように構成される。選択配線４００Ｌは、選択トランジスタＴｒ４００に重なるように配置され、選択トランジスタＴｒ４００のゲート電極４００Ｇに接続される。読み出し配線１０１Ｌ〜１０８Ｌ、リセット配線２００Ｌおよび選択配線４００Ｌは、配線の第２層目に、画素共有単位４０の横方向に配線され、配線間の間隔ができるだけ大きくなるように、また略均等に配置される。
【００５７】
電源配線ＶＬは、配線の第１層目に、画素共有単位４０の左側に縦方向に配線され、リセットトランジスタＴｒ２００のドレイン領域２００Ｄおよび増幅トランジスタＴｒ３００のソース領域３００Ｓに接続される。垂直信号線９０は、配線の第１層目に、画素共有単位４０の右側に縦方向に配線され、選択トランジスタＴｒ４００のドレイン電極４００Ｄに接続される。
【００５８】
次に、本発明の第１の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成を用いた場合の、画素の動作について説明する。図４は、本発明の第１の実施形態に係る固体撮像装置の画素共有単位における画素の動作を示すためのタイミングチャートである。図４の縦軸は各信号のパルス（ＯＮ／ＯＦＦ状態）を示し、図４の横軸は時間を示す。図４に示されている信号は、上から順番に、垂直読出し回路１０から出力される読み出し制御信号φＴＸ１〜φＴＸ８、垂直読出し回路１０から出力されるリセット制御信号φＲＳＴ、垂直読出し回路１０から出力される選択制御信号φＳＥＬである。
【００５９】
したがって、φＴＸ１〜φＴＸ８はそれぞれ、読み出し配線１０１Ｌ〜１０８Ｌに供給される制御パルス、φＲＳＴはリセット配線２００Ｌに供給される制御パルス、φＳＥＬは選択配線４００Ｌに供給せれる制御パルスを意味している。
【００６０】
リセット期間Ｔ１は、フォトダイオードＰＤ１〜ＰＤ８に蓄積された信号電荷がリセットされる期間である。リセット期間Ｔ１において、リセット制御信号φＲＳＴはＯＮ状態であり、リセットトランジスタＴｒ２００はＯＮ状態となる。読み出し制御信号φＴＸ１〜φＴＸ８により、転送トランジスタＴｒ１０１〜１０８に順次パルスを印加する。これにより、リセットトランジスタＴｒ２００と転送トランジスタＴｒ１０１〜１０８とを介して、フォトダイオードＰＤ１〜ＰＤ８に蓄積された信号電荷がリセットされ、信号蓄積が開始される。パルス幅は例えば１マイクロ秒（μｓ）であり、リセット期間Ｔ１は例えば１６マイクロ秒（μｓ）である。
【００６１】
読み出し期間Ｔ２は、リセット期間Ｔ１が終了して一定期間後（任意の露光時間後）に開始され、画素共有単位４０の読み出し動作を行う期間である。リセット動作から一定期間後（任意の露光時間後）に、選択制御信号φＳＥＬがＯＮ状態となり、画素共有単位４０の出力が選択トランジスタＴｒ４００を介して、垂直信号線９０に電気的に接続され、カラム信号処理回路５０への入力として選択される。パルス幅は例えば１マイクロ秒（μｓ）であり、読み出し期間Ｔ２は例えば１６マイクロ秒（μｓ）である。
【００６２】
次に、制御信号φＲＳＴに基づいてパルスが印加されることで、リセットトランジスタＴｒ２００がＯＮ状態となり、フローティングディフュージョンＦＤ１およびＦＤ２がリセットされる。リセットトランジスタＴｒ２００がオフ状態になった後、リセット信号が垂直信号線９０に読み出される。
【００６３】
次に、制御信号φＴＸ１を介してパルスが印加されることで、読み出しトランジスタＴｒ１０１がオン状態となり、フォトダイオードＰＤ１に蓄積された信号電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。読み出しトランジスタＴｒ１０１がオフ状態になった後、画素信号が垂直信号線９０に読み出される。その後、カラム信号処理回路５０で読み出されたリセット信号を元に画素信号のノイズ抑圧処理等が行われる。なお、上記の動作は、フォトダイオードＰＤ２〜ＰＤ８についても同様に行われ、フォトダイオードＰＤ１〜ＰＤ８までの動作の完了をもって、画素共有単位４０の読み出し動作が完了する。
【００６４】
図５は、本発明の第１の実施形態に係る固体撮像装置の画素共有単位の回路図である。図５は、図３のレイアウト図における画素共有単位の各構成を概念的に回路図で示したものであり、図３と同一の構成には同一の符号が付されている。
【００６５】
図３における重なり領域１０１ＫＳ〜１０８ＫＳは、図５では、容量として表現されている。具体的には、図３における読み出し配線１０１Ｌと接続配線ＦＤＬとの重なり領域１０１ＫＳに起因する寄生容量が、図５において容量１０１ＫＳとして表現されている。重なり領域１０２ＫＳ〜１０８ＫＳについても同様である。
【００６６】
図５における容量ＦＤは、フローティングディフュージョンＦＤ１、ＦＤ２および増幅トランジスタＴｒ３００のゲート電極３００Ｇからなる容量のうち、重なり領域１０１ＫＳ〜１０８ＫＳに起因する寄生容量を除いた容量を示す。
【００６７】
図６は、本発明の第１の実施形態に係る固体撮像装置の画素共有単位における、転送される信号電荷が少ない場合のＦＤノードの電位の変化を示すタイミングチャートである。図６の縦軸は電位の大きさを示し、図６の横軸は時間を示す。図６では、読み出しゲート電極１０１ＧをＯＮ／ＯＦＦした時の、読み出し制御信号φＴＸ１の電位の動きとＦＤノードの電位Ｖｆｄの動きを表している。
【００６８】
時刻ｔ１で、読み出しゲート電極１０１ＧがＯＮ状態となり、読み出し制御信号φＴＸ１の電位が上昇し、これに伴いＦＤノードの電位Ｖｆｄが上昇する。そして、時刻ｔ２で、読み出しゲート電極１０１ＧがＯＦＦ状態となり、読み出し制御信号φＴＸ１の電位が下降して元の大きさに戻り、これに伴いＦＤノードの電位Ｖｆｄが下降して元の大きさに戻る。
【００６９】
具体的には、時刻ｔ１で、読み出しゲート電極１０１ＧがＯＮ状態となると、読み出し制御信号φＴＸ１の電位がＶｐｌｕｓ［Ｖ］上昇する。これに伴い、寄生容量１０１ＫＳによるフィールドスルーの影響により、ＦＤノードの電位ＶｆｄがΔＶ１［Ｖ］上昇する。寄生容量１０１ＫＳの容量値をＣ１０１ＫＳ［Ｆ］、フローティングディフュージョンの容量値をＣＦＤ［Ｆ］とすると、ΔＶ１は以下の式１のように表される。
【００７０】
ΔＶ１＝Ｃ１０１ＫＳ×Ｖｐｌｓｅ／（Ｃ１０１ＫＳ＋ＣＦＤ）  ・・・（１）
【００７１】
ＦＤノードの電位Ｖｆｄの上昇に伴い、フォトダイオードＰＤ１に蓄積された信号電荷が転送されやすくなる。
【００７２】
本実施形態では、接続配線ＦＤＬをフォトダイオードＰＤ７およびＰＤ８の下部にまで延長することによって、重なり領域１０１ＫＳ〜１０８ＫＳの面積が略等しくなるようにしている。これにより、重なり領域１０１ＫＳ〜１０８ＫＳに起因する寄生容量の値を略等しくすることができる。従って、各フォトダイオードＰＤ１〜ＰＤ８において、電荷転送時のフィードスルーの影響によるＦＤノードの電位Ｖｆｄの上昇をΔＶ１に略等しくすることができる。各フォトダイオードＰＤ１〜ＰＤ８における電荷転送時のフィードスルーの影響によるＦＤノードの電位Ｖｆｄの上昇が略等しくなることにより、各フォトダイオードＰＤ１〜ＰＤ８の電荷転送時の転送のされやすさ、即ち、転送特性が均一になる。
【００７３】
すなわち、本実施形態では、各読み出し配線１０１Ｌ〜１０８Ｌと接続配線ＦＤＬとの重なり領域１０１ＫＳ〜１０８Ｋの面積が略等しくなるようにしている。これにより、フォトダイオードＦＤ１〜ＦＤ８に対応する全ての画素の電荷転送時の転送特性のばらつきを抑えることができ、寄生容量起因のノイズを低減することで高画質化が可能となる。
【００７４】
（変形例１）
本発明の第１の実施形態の変形例１に係る固体撮像装置の画素共有単位における画素レイアウト構成について説明する。変形例１は、各読み出し配線と接続配線との重なり領域のサイズが異なるにもかかわらず寄生容量が略等しくなる例である。図７は、本発明の第１の実施形態の変形例１に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【００７５】
図７の（７ａ）は、１つの画素共有単位４０における画素レイアウト構成の要部を示す図であり、説明のために構成の一部のみを記載した図である。画素共有単位４０において配線は３つの配線層から構成されている。図７の（７ｂ）〜（７ｄ）は、画素共有単位４０における配線の第１層目から第３層目までのパターンを理解するための分解図である。（７ｂ）は配線の第１層目（１番上）、（７ｃ）は配線の第２層目、（７ｄ）は配線の第３層目（１番下）をそれぞれ上方から見た図である。
【００７６】
図７の変形例１の画素レイアウト構成が図３の第１の実施形態の画素レイアウト構成と異なる点は、図３の読み出し配線１０２Ｌ、１０３Ｌ、１０６Ｌ、１０７Ｌを、図７では読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’としたことである。図７の他の構成は図３における構成と同じなので、説明を省略する。
【００７７】
図７の読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’は、図３の読み出し配線１０２Ｌ、１０３Ｌ、１０６Ｌ、１０７Ｌと、配線される位置および配線幅が異なる。具体的には、図３の読み出し配線１０２Ｌ、１０３Ｌ、１０６Ｌ、１０７Ｌは配線の第２層目に配線されていたが、図７の読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’は配線の第３層目に配線される。
【００７８】
また、図７の読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’の配線幅は、図３の読み出し配線１０２Ｌ、１０３Ｌ、１０６Ｌ、１０７Ｌの配線幅よりも大きく形成される。
【００７９】
読み出し配線１０ｉＬ（ｉ＝１、２、…、８）と接続配線ＦＤＬの間の物質の誘電率をε［Ｆ・ｍ−１］、読み出し配線１０ｉＬ（ｉ＝１、２、…、８）と接続配線ＦＤＬとの重なり領域の面積をＳｉ［ｍ２］（ｉ＝１、２、…、８）、読み出し配線１０ｉＬ（ｉ＝１、２、…、８）と接続配線ＦＤＬとの距離をｄｉ［ｍ］（ｉ＝１、２、…、８）、とすると、重なり領域の容量値Ｃ１０ｉＫＳ［Ｆ］は以下の式（２）のように表される。
【００８０】
Ｃ１０ｉＫＳ＝εＳｉ／ｄｉ  （ｉ＝１、２、…、８）  ・・・（２）
【００８１】
式２より、読み出し配線１０ｉＬ（ｉ＝１、２、…、８）と接続配線ＦＤＬとの距離ｄｉ（ｉ＝１、２、…、８）が大きい時、読み出し配線１０ｉＬ（ｉ＝１、２、…、８）と接続配線ＦＤＬとの重なり領域の面積Ｓｉ（ｉ＝１、２、…、８）を大きくすることで、重なり領域の容量値を一定に保つことが可能であることがわかる。
【００８２】
変形例１では、接続配線ＦＤＬは配線の第１層目に配線され、読み出し配線１０１Ｌ、１０４Ｌ、１０５Ｌ、１０８Ｌは配線の第２層目に配線され、読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’ 配線の第３層目に配線される。従って、読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’と接続配線ＦＤＬとの距離ｄ２、ｄ３、ｄ６、ｄ７は、読み出し配線１０１Ｌ、１０４Ｌ、１０５Ｌ、１０８Ｌと接続配線ＦＤＬとの距離ｄ１、ｄ４、ｄ５、ｄ８よりも大きくなる。
【００８３】
そこで、読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’の配線幅を読み出し配線１０１Ｌ、１０４Ｌ、１０５Ｌ、１０８Ｌの配線幅よりも大きくすることにより、読み出し配線１０２Ｌ’、１０３Ｌ’、１０６Ｌ’、１０７Ｌ’と接続配線ＦＤＬとの重なり領域の面積Ｓ２、Ｓ３、Ｓ６、Ｓ７が、読み出し配線１０１Ｌ、１０４Ｌ、１０５Ｌ、１０８Ｌと接続配線ＦＤＬとの重なり領域の面積Ｓ１、Ｓ４、Ｓ５、Ｓ８よりも大きくなる。これにより、上述のように、重なり領域の容量値を一定に保つことができる。
【００８４】
すなわち、変形例１のように、読み出し配線と接続配線との配線間距離が一部の読み出し配線と接続配線との重なり領域において長くなる場合、それに応じて重なり領域の面積を大きくすれば、各重なり領域の寄生容量値を略等しくすることができ、第１の実施形態と同様の効果が得られる。
【００８５】
（変形例２）
本発明の第１の実施形態の変形例２に係る固体撮像装置の画素共有単位における画素レイアウト構成について説明する。上述の例では縦４×横２の８画素のフォトダイオード配列を１つの画素共有単位としていたが、変形例２は、縦４×横１の４画素のフォトダイオード配列を１つの画素共有単位とした例である。図８は、本発明の第１の実施形態の変形例２に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【００８６】
図８に示すように、変形例２において、１つの画素共有単位４０は、縦４×横１の４画素のフォトダイオードＰＤ１〜ＰＤ４から構成される。図８の（８ａ）は、１つの画素共有単位４０における画素レイアウト構成の要部を示す図であり、説明のために構成の一部のみを記載した図である。変形例２において、画素共有単位４０における配線は２つの配線層から構成されている。図８の（８ｂ）および（８ｃ）は、画素共有単位４０における配線の第１層目および第２層目のパターンを理解するための分解図である。（８ｂ）は配線の第１層目（上）、（８ｃ）は配線の第２層目（下）をそれぞれ上方から見た図である。
【００８７】
画素共有単位４０は、第１の画素ユニットと、第２の画素ユニットと、リセットトランジスタＴｒ２００と、増幅トランジスタＴｒ３００と、選択トランジスタＴｒ４００とを有する。画素共有単位４０では、第１の画素ユニットと第２の画素ユニットとを列方向に２つ並べて配置している。
【００８８】
第１の画素ユニットは、縦２×横１の２つのフォトダイオードＰＤ１およびＰＤ２と、読み出しゲート電極１０１Ｇおよび１０２Ｇと、フローティングディフュージョンＦＤ１と、読み出しトランジスタＴｒ１０１およびＴｒ１０２とを有する。第２の画素ユニットは、縦２×横１の２つのフォトダイオードＰＤ３およびＰＤ４と、読み出しゲート電極１０３Ｇおよび１０４Ｇと、フローティングディフュージョンＦＤ２と、読み出しトランジスタＴｒ１０３およびＴｒ１０４とを有する。
【００８９】
フォトダイオードフォトダイオードＰＤ１〜ＰＤ４は、入射した光を光電変換して発生した信号電荷を蓄える。フォトダイオードフォトダイオードＰＤ１〜ＰＤ４の各々は略四角形状であり、所要の間隔、例えば縦横等間隔で縦４×横１に配置される。
【００９０】
読み出しトランジスタＴｒ１０１〜Ｔｒ１０４の各々は、フォトダイオードＰＤ１〜ＰＤ４の各々に対応して設けられる。読み出しトランジスタＴｒ１０１〜Ｔｒ１０４の各々は、垂直読出し回路１０からの読み出し制御信号φＴＸ１〜φＴＸ４の各々に基づいて、読み出し配線１０１Ｌ〜１０４Ｌの各々を介してパルスを印加することで、フォトダイオードＰＤ１〜ＰＤ４の各々に蓄積された信号電荷をフローティングディフュージョンＦＤ１およびＦＤ２に転送する。
【００９１】
リセットトランジスタＴｒ２００は、ソース電極２００Ｓと、ドレイン電極２００Ｄと、ゲート電極２００Ｇとを有する。リセットトランジスタＴｒ２００は、画素共有単位４０の中央の、フォトダイオードＰＤ２とフォトダイオードＰＤ３との間の領域に配置される。
【００９２】
リセットトランジスタＴｒ２００は、垂直読出し回路１０からのリセット制御信号φＲＳＴに基づいて、リセット配線２００Ｌを介してパルスを印加することで、フォトダイオードＰＤ１〜ＰＤ４に蓄積された信号電荷と、フローティングディフュージョンＦＤ１およびＦＤ２に蓄積された信号電荷とを、電源配線ＶＬを介して電源電圧ＶＤＤでリセットする。
【００９３】
増幅トランジスタＴｒ３００は、ソース電極３００Ｓと、ドレイン電極３００Ｄと、ゲート電極３００Ｇとを有する。増幅トランジスタＴｒ３００は、画素共有単位４０の上方の、電源配線ＶＬと垂直信号線９０との間の領域に配置される。増幅トランジスタＴｒ３００は、フローティングディフュージョンＦＤ１およびＦＤ２に転送された信号電荷に応じた増幅信号をソース電極３００Ｓから出力する。
【００９４】
選択トランジスタＴｒ４００は、ソース電極４００Ｓと、ドレイン電極４００Ｄと、ゲート電極４００Ｇとを有する。選択トランジスタＴｒ４００は、画素共有単位４０の上方の、増幅トランジスタＴｒ３００と垂直信号線９０との間の領域に配置される。選択トランジスタＴｒ４００のソース電極４００Ｓは、増幅トランジスタＴｒ３００のドレイン電極３００Ｄと接続されている。選択トランジスタＴｒ４００は、垂直読出し回路１０からの選択制御信号φＳＥＬに基づいて、選択配線４００Ｌを介してパルスを印加することで、増幅トランジスタＴｒ３００のソース３００Ｓから出力された画素信号を垂直信号線９０に読み出す。
【００９５】
フローティングディフージョンＦＤ１は、２つのフォトダイオードＰＤ１およびＰＤ２で囲まれた領域の左方に配置される。フローティングディフュージョンＦＤ１は、フォトダイオードＰＤ１およびＰＤ２から転送された信号電荷を電圧に変換し、接続配線ＦＤＬを介して、増幅トランジスタＴｒ３００のゲート電極３００Ｇに出力する。
【００９６】
フローティングディフージョンＦＤ２は、２つのフォトダイオードＰＤ３およびＰＤ４で囲まれた領域の左方に配置される。フローティングディフュージョンＦＤ２は、フォトダイオードＰＤ３およびＰＤ４から転送された信号電荷を電圧に変換し、接続配線ＦＤＬを介して、増幅トランジスタＴｒ３００のゲート電極３００Ｇに出力する。
【００９７】
接続配線ＦＤＬは、配線の第１層目に、画素共有単位４０の左側に縦方向に配線される。接続配線ＦＤＬは、フローティングディフュージョンＦＤ１およびＦＤ２と、増幅トランジスタのゲート電極３００Ｇと、リセットトランジスタのソース電極３００Ｓとを電気的に接続する。接続配線ＦＤＬは、フォトダイオードＰＤ４の下部にまで延長し、読み出し配線１０１Ｌ〜１０４Ｌの各々と重なり領域１０１ＫＳ〜１０４ＫＳを形成するように配置される。また、接続配線ＦＤＬは、リセット配線２００Ｌと重なり領域２００ＫＳを形成する。
【００９８】
基板電位供給配線ＧＬは、配線の第２層目に、画素共有単位４０の下部に横方向に配線される。基板電位供給配線ＧＬは、画素内の各トランジスタへの基板電位（グランド電位）ＧＮＤを供給する。
【００９９】
読み出し配線１０１Ｌ〜１０４Ｌは、配線の第２層目に、画素共有単位４０の横方向に配線される。読み出し配線１０１Ｌ〜１０４Ｌの各々は、読み出しトランジスタＴｒ１０１〜Ｔｒ１０４の各々の読み出しゲート電極１０１Ｇ〜１０４Ｇの各々に接続され、それぞれ独立の読み出しパルスが印加され、それぞれ独立に制御されるように形成される。
【０１００】
リセット配線２００Ｌは、リセットトランジスタＴｒ２００のゲート電極２００Ｇに接続され、リセットパルスが印加されるように構成される。選択配線４００Ｌは、選択トランジスタＴｒ４００に重なるように配置され、選択トランジスタＴｒ４００のゲート電極４００Ｇに接続される。読み出し配線１０１Ｌ〜１０４Ｌ、リセット配線２００Ｌおよび選択配線４００Ｌは、配線の第２層目に、画素共有単位４０の横方向に配線され、配線間の間隔ができるだけ大きくなるように（略均等に）配置される。
【０１０１】
電源配線ＶＬは、配線の第１層目に、画素共有単位４０の左側の接続配線ＦＤＬの左側に縦方向に配線され、リセットトランジスタＴｒ２００のドレイン領域２００Ｄおよび増幅トランジスタＴｒ３００のソース領域３００Ｓに接続される。垂直信号線９０は、配線の第１層目に、画素共有単位４０の中央部に縦方向に配線され、選択トランジスタＴｒ４００のドレイン電極４００Ｄに接続される。
【０１０２】
変形例２の画素レイアウト構成を用いた場合の画素の動作は、第１の実施形態の画素レイアウト構成を用いた場合の画素の動作と同様なので、説明は省略する。
【０１０３】
変形例２では、第１の実施形態と同様に、接続配線ＦＤＬを一部延長（フォトダイオードＰＤ４の下部にまで延長）することによって、重なり領域１０１ＫＳ〜１０４ＫＳの面積が略等しくなるようにしている。これにより、フォトダイオードＦＤ１〜ＦＤ４に対応する全ての画素の電荷転送時の転送特性のばらつきを抑えることができ、寄生容量起因のノイズを低減することで高画質化が可能となる。
【０１０４】
（第２の実施形態）
本発明の第２の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成について説明する。第２の実施形態は、接続配線とリセット配線との重なりがないレイアウト構成の例である。図９は、本発明の第２の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【０１０５】
図９の（９ａ）は、１つの画素共有単位４０における画素レイアウト構成の要部を示す図であり、説明のために構成の一部のみを記載した図である。画素共有単位４０において配線は３つの配線層から構成されている。図９の（９ｂ）〜（９ｄ）は、画素共有単位４０における配線の第１層目から第３層目までのパターンを理解するための分解図である。（９ｂ）は配線の第１層目（１番上）、（９ｃ）は配線の第２層目、（９ｄ）は配線の第３層目（１番下）をそれぞれ上方から見た図である。
【０１０６】
図９の第２の実施形態の画素レイアウト構成が図３の第１の実施形態の画素レイアウト構成と異なる点は、図３のリセットトランジスタＴｒ２００、増幅トランジスタＴｒ３００、選択トランジスタＴｒ４００、リセット配線２００Ｌ、選択配線４００Ｌ、電源配線ＶＬを、図９ではリセットトランジスタＴｒ２００’’、増幅トランジスタＴｒ３００’’、選択トランジスタＴｒ４００’’、リセット配線２００Ｌ’’、選択配線４００Ｌ’’、電源配線ＶＬ’’としたことである。図９の他の構成は図３における構成と同じなので、説明を省略する。
【０１０７】
図９のリセットトランジスタＴｒ２００’’は、図３のリセットトランジスタＴｒ２００と配置される位置が異なる。具体的には、図３のリセットトランジスタＴｒ２００は、画素共有単位４０の中央の、フォトダイオードＰＤ３およびＰＤ４とフォトダイオードＰＤ５およびＰＤ６との間の領域に配置されていたが、図９のリセットトランジスタＴｒ２００’’は、画素共有単位４０の上方のフォトダイオードＰＤ１およびＰＤ２の上方に配置される。リセットトランジスタＴｒ２００’’は、ソース電極２００Ｓ’’と、ドレイン電極２００Ｄ’’と、ゲート電極２００Ｇ’’とを有する。
【０１０８】
図９の増幅トランジスタＴｒ３００’’は、図３の増幅トランジスタＴｒ３００と配置される位置が異なる。具体的には、図３の増幅トランジスタＴｒ３００は、画素共有単位４０の上方のフォトダイオードＰＤ１およびＰＤ２の上方の、電源配線ＶＬと垂直信号線９０との間の領域に配置されていたが、図９の増幅トランジスタＴｒ３００’’は、画素共有単位４０の中央の、フォトダイオードＰＤ３およびＰＤ４とフォトダイオードＰＤ５およびＰＤ６との間の領域に配置される。増幅トランジスタＴｒ３００’’は、ソース電極３００Ｓ’’と、ドレイン電極３００Ｄ’’と、ゲート電極３００Ｇ’’とを有する。
【０１０９】
図９の選択トランジスタＴｒ４００’’は、図３の選択トランジスタＴｒ４００と配置される位置が異なる。具体的には、図３の選択トランジスタＴｒ４００は、画素共有単位４０の上方のフォトダイオードＰＤ１およびＰＤ２の上方の、増幅トランジスタＴｒ３００と垂直信号線９０との間の領域に配置されていたが、図９の選択トランジスタＴｒ４００’’は、画素共有単位４０の中央の、フォトダイオードＰＤ３およびＰＤ４とフォトダイオードＰＤ５およびＰＤ６との間の増幅トランジスタＴｒ３００’’と垂直信号線９０との間の領域に配置される。選択トランジスタＴｒ４００’’は、ソース電極４００Ｓ’’と、ドレイン電極４００Ｄ’’と、ゲート電極４００Ｇ’’とを有する。
【０１１０】
上述の各トランジスタの配置の変更に伴い、リセット配線２００Ｌおよび選択配線４００Ｌの配置は、図９のリセット配線２００Ｌ’’および選択配線４００Ｌ’’のように変更される。具体的には、リセット配線２００Ｌ’’は、配線の第２層目に、画素共有単位４０の上方に横方向に配線される。リセット配線２００Ｌ’’は、リセットトランジスタＴｒ２００’’のゲート電極２００Ｇ’’に接続される。選択配線４００Ｌ’’は、配線の第２層目に、画素共有単位４０の中央で横方向に配線される。選択配線４００Ｌ’’は、選択トランジスタＴｒ４００’’のゲート電極４００Ｇ’’に接続される。
【０１１１】
電源配線ＶＬ’’は、配線の第１層目に、画素共有単位４０の左側に縦方向に配線され、リセットトランジスタＴｒ２００’’のドレイン領域２００Ｄ’’および増幅トランジスタＴｒ３００’’のソース領域３００Ｓ’’に接続される。
【０１１２】
このように各配線を配置することにより、図９の第２の実施形態の画素レイアウト構成では、リセット配線２００Ｌと接続配線ＦＤＬとの重なり領域２００ＫＳが存在しない。
【０１１３】
図１０は、本発明の第２の実施形態に係る固体撮像装置の画素共有単位における、リセットトランジスタＴｒ２００’’をオン状態からオフ状態への切替えた時のＦＤノードの電位の変化を示すタイミングチャートである。図１０の縦軸は電位の大きさを示し、図１０の横軸は時間を示す。図１０では、リセットトランジスタＴｒ２００’’をオン状態からオフ状態への切替えた時の、リセット制御信号φＲＳＴの電位の動きとＦＤノードの電位Ｖｆｄの動きを表している。
【０１１４】
リセットゲート２００Ｇがオンの状態では、ＦＤノードの電位Ｖｆｄは、電源電圧ＶＤＤに固定される。時刻ｔで、リセット制御信号φＲＳＴの電位がＶｐｌｕｓ下降し、リセットトランジスタＴｒ２００’’がオン状態からオフ状態へ切替わる、すなわちリセットゲート２００Ｇがオン状態からオフ状態へ切替わり、リセットが解除される。この時、フィードスルーの影響により、ＦＤノードの電位ＶｆｄがＶＤＤからΔＶＲＳＴだけ下降する。
【０１１５】
フローティングディフュージョンの容量値をＣＦＤ、リセット配線２００Ｌと接続配線ＦＤＬとの重なり領域２００ＫＳの容量値をＣ２００ＫＳとすると、ΔＶＲＳＴは以下の式（３）のように表せる。
【０１１６】
ΔＶＲＳＴ＝Ｃ２００ＫＳ×Ｖｐｌｓｅ／（Ｃ２００ＫＳ＋ＣＦＤ）  ・・・（３）
【０１１７】
ＦＤノードの電位Ｖｆｄが大きいほど、フォトダイオードＰＤ１〜ＰＤ８に蓄積された信号電荷はフローティングディフュージョンＦＤ１およびＦＤ２に転送されやすいので、ΔＶＲＳＴの値は小さいほうが望ましい。従って、重なり領域２００ＫＳの大きさ（面積）は小さいほど望ましい。
【０１１８】
本実施形態では、リセットトランジスタＴｒ２００’’を接続配線ＦＤＬの端部に配置することにより、リセット配線２００Ｌと接続配線ＦＤＬとの重なり領域２００ＫＳが存在しない。これにより、リセットトランジスタＴｒ２００’’をオフ状態に切替えた時のフィードスルーの影響によるＦＤノードの電圧降下を低減することができる。これにより、第１の実施形態の効果に加えて、本実施形態では、フォトダイオードＦＤ１〜ＦＤ８に対応する全ての画素の電荷転送時の転送特性が向上し、高画質化が可能となる。
【０１１９】
（第３の実施形態）
本発明の第３の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成について説明する。第３の実施形態は、フローティングディフュージョンとリセットトランジスタとを接続する接続配線が一直線上に並ぶ画素レイアウト構成の例である。図１１は、本発明の第３の実施形態に係る固体撮像装置の画素共有単位における画素レイアウト構成を示す図である。
【０１２０】
図１１の（１１ａ）は、１つの画素共有単位４０における画素レイアウト構成の要部を示す図であり、説明のために構成の一部のみを記載した図である。画素共有単位４０において配線は３つの配線層から構成されている。図１１の（１１ｂ）〜（１１ｄ）は、画素共有単位４０における配線の第１層目から第３層目までのパターンを理解するための分解図である。（１１ｂ）は配線の第１層目（１番上）、（１１ｃ）は配線の第２層目、（１１ｄ）は配線の第３層目（１番下）をそれぞれ上方から見た図である。
【０１２１】
図１１の第３の実施形態の画素レイアウト構成が図９の第２の実施形態の画素レイアウト構成と異なる点は、図９の接続配線ＦＤＬ、読み出し配線１０３Ｌ〜１０８Ｌ、リセット配線２００Ｌ’’、基板電位供給配線ＧＬ、接続配線ＦＤＬと各読み出し配線１０３Ｌ〜１０８Ｌとの重なり領域１０３ＫＳ〜１０８ＫＳを、図１１では接続配線ＦＤＬ’’’、読み出し配線１０３Ｌ’’’〜１０８Ｌ’’’、リセット配線２００Ｌ’’’、基板電位供給配線ＧＬ’’’、重なり領域１０３ＫＳ’’’〜１０８ＫＳ’’’としたことである。図１１の他の構成は図９における構成と同じなので、説明を省略する。
【０１２２】
接続配線ＦＤＬ’’’は、配線の第１層目に、画素共有単位４０の中央に縦方向に配線される。接続配線ＦＤＬ’’’は、フローティングディフュージョンＦＤ１およびＦＤ２と、増幅トランジスタのゲート電極３００Ｇ’’と、リセットトランジスタのソース電極３００Ｓ’’とを電気的に接続する。本実施形態では、接続配線ＦＤＬ’’’は、フォトダイオードＰＤ７およびＦＤ８の方向へ延長せず、下端はフローティングディフュージョンＦＤ２の中心にある接続部と接続している。
【０１２３】
読み出し配線１０１Ｌ、１０２Ｌ、１０３Ｌ’’’〜１０８Ｌ’’’は、配線の第２層目に、画素共有単位４０の横方向に配線される。読み出し配線１０１Ｌ、１０２Ｌ、１０３Ｌ’’’〜１０８Ｌ’’’の各々は、読み出しトランジスタＴｒ１０１〜Ｔｒ１０８の各々の読み出しゲート電極１０１Ｇ〜１０８Ｇの各々に接続され、それぞれ独立の読み出しパルスが印加され、それぞれ独立に制御されるように形成される。
【０１２４】
本実施形態では、読み出し配線１０３Ｌ’’’〜１０８Ｌ’’’の各々は、接続配線ＦＤＬ’’’との重なり領域を確保するため、全体をフォトダイオードＰＤ１、ＰＤ２の方向に少しずつシフトしている。これにより、読み出し配線１０１Ｌ、１０２Ｌ、１０３Ｌ’’’〜１０８Ｌ’’’と接続配線ＦＤＬ’’’との重なり領域１０１ＫＳ、１０２ＫＳ、１０３ＫＳ’’’〜１０８ＫＳ’’’が全て、接続配線ＦＤＬ’’’上に存在する。
【０１２５】
リセット配線２００Ｌ’’’は、配線の第２層目に、画素共有単位４０の横方向に配線される。リセット配線２００Ｌ’’’は、リセットトランジスタＴｒ２００’’のゲート電極２００Ｇ’’に接続され、リセットパルスが印加されるように構成される。本実施形態では、リセット配線２００Ｌ’’’は、接続配線ＦＤＬ’’’からできるだけ離れるように配置される。例えば、図１１のように、リセット配線２００Ｌ’’’は、フォトダイオードＰＤ７およびＰＤ８の下部に重なるように配置される。
【０１２６】
基板電位供給配線ＧＬ’’’は、画素内の各トランジスタへの基板電位（グランド電位）ＧＮＤを供給する。本実施形態では、基板電位供給配線ＧＬ’’’は、配線の第２層目に、画素共有単位４０の下部に横方向に配線され、接続配線ＦＤＬ’’’とリセット配線２００Ｌ’’’との間、およびリセット配線２００Ｌ’’’の下部に配置される。
【０１２７】
選択配線４００Ｌ’’は、配線の第２層目に、画素共有単位４０の横方向に配線される。選択配線４００Ｌ’’は、選択トランジスタＴｒ４００’’に重なるように配置され、選択トランジスタＴｒ４００’’のゲート電極４００Ｇ’’に接続される。
【０１２８】
図１１のように、本実施形態では、読み出し配線１０２Ｌ、１０１Ｌ、１０４Ｌ’’’、１０３Ｌ’’’、１０６Ｌ’’’、選択配線４００Ｌ’’、読み出し配線１０５Ｌ’’’、１０８Ｌ’’’、１０７Ｌ’’’、基板電位供給配線ＧＬ’’’、リセット配線２００Ｌ’’’および基板電位供給配線ＧＬ’’’は、この順番で、配線の第２層目に、画素共有単位４０の横方向に配線され、配線間の間隔ができるだけ大きくなるように（略均等に）配置される。
【０１２９】
本実施形態は、第１の実施形態および第２の実施形態の効果に加えて、以下の４つの効果を持つ。
【０１３０】
１つめの効果は、接続配線ＦＤＬ’’’を短くすることで、フローティングディフュージョンＦＤ１およびＦＤ２の容量値が減少する。これにより、信号電荷から電圧への変換ゲインが増加し、後段で発生するノイズの影響が低減する。すなわち、フローティングディフュージョンの容量の増加を抑えることで、高い変換ゲインを確保することができる。
【０１３１】
２つめの効果は、接続配線ＦＤＬ’’’を短くすることで、フローティングディフュージョンＦＤ１およびＦＤ２の容量値が減少する。これにより、各読み出しゲート電極をオン状態にした際のフィードスルーの影響が大きくなる。これは、式（１）より、フローティングディフュージョンの容量値ＣＦＤが小さくなるとＦＤノードの電位上昇値ΔＶ１が大きくなることから明らかである。これにより、フォトダイオードＦＤ１〜ＦＤ８に対応する全ての画素の電荷転送時の転送特性が向上する。
【０１３２】
３つめの効果は、リセット配線２００Ｌ’’’を２つの基板電位供給配線ＧＬ’’’で挟むことで、リセット配線２００Ｌ’’’と接続配線ＦＤＬ’’’との間の寄生容量をより小さくすることができる。これにより、リセットゲート２００Ｇをオフ状態にした時の接続配線ＦＤＬ’’’の電圧降下をより抑えることができ、フォトダイオードＦＤ１〜ＦＤ８に対応する全ての画素の電荷転送時の転送特性が向上する。
【０１３３】
４つめの効果は、各フォトダイオードＰＤ１〜ＰＤ８と各配線（図１１の配線の第２層目）との位置関係が均一になる。これにより、各配線からの反射による各フォトダイオードＰＤ１〜ＰＤ８への影響が均一になり、画素共有単位４０内での画素特性のばらつきが低減できる。
【０１３４】
上例では、縦４×横２の８画素または縦４×横１の４画素のフォトダイオード配列を１つの画素共有単位とした。しかし、その他、横２×縦６（画素）の計１２画素のフォトダイオード配列、横２×縦８（画素）の計１６画素のフォトダイオード配列等、横２×縦４ｎ画素（ｎは正の整数）のフォトダイオード配列を１つの画素共有単位として構成することもできる。
【０１３５】
本明細書において「前、後ろ、上、下、右、左、垂直、水平、縦、横、行および列」などの方向を示す言葉は、本発明の装置におけるこれらの方向を説明するために使用している。従って、本発明の明細書を説明するために使用されたこれらの言葉は、本発明の装置において相対的に解釈されるべきである。
【０１３６】
本明細書において使用している「大体」、「約」、「略」等の程度を表わす言葉は、最終結果が著しくは変わらない範囲において、合理的な範囲のばらつきがあることを意味する。従って、「略等しい」という言葉は、「完全に等しい」場合も含む。
【０１３７】
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
【産業上の利用可能性】
【０１３８】
上記各態様の固体撮像装置によれば、接続配線と他配線との間に寄生容量が存在しても、画質の劣化を抑えることができる固体撮像装置を実現することができる。
【符号の説明】
【０１３９】
１  固体撮像装置
２  レンズユニット部
３  画像信号処理装置
４  記録装置、
５  カメラ制御装置
６  表示装置
７  デジタルカメラ
１０  垂直読出し回路
２０  水平読出し回路
２１  画素共有単位
２３  第１の画素ユニット
２５  第２の画素ユニット
２７  リセット配線
２８  接続配線
２９  電源配線
３０  画素アレイ部
３１Ｄ  増幅トランジスタＴｒ３のドレイン領域
３１Ｓ  増幅トランジスタＴｒ３のソース領域
３２  増幅トランジスタＴｒ３の増幅ゲート電極
３３Ｄ  リセットトランジスタＴｒ２のドレイン領域
３３Ｓ  リセットトランジスタＴｒ２のソース領域
３５  垂直信号線
３６  電源配線
４０  画素共有単位
５０  カラム信号処理回路
６０  水平信号線
７０  出力アンプ
８０  制御信号線
９０  垂直信号線
１０１Ｇ〜１０８Ｇ  読み出しゲート電極
１０１ＫＳ〜１０８ＫＳ、２００ＫＳ  重なり領域
１０１Ｌ〜１０８Ｌ  読み出し配線
２００Ｄ  リセットトランジスタＴｒ２００のドレイン電極
２００Ｇ  リセットトランジスタＴｒ２００のゲート電極
２００Ｌ  リセット配線
２００Ｓ  リセットトランジスタＴｒ２００のソース電極
２２１〜２２８  読み出しゲート電極
２６１〜２６８  読み出し配線
３００Ｄ  増幅トランジスタＴｒ３００のドレイン電極
３００Ｇ  増幅トランジスタＴｒ３００のゲート電極
３００Ｓ  増幅トランジスタＴｒ３００のソース電極
４００Ｄ  選択トランジスタＴｒ４００のドレイン電極
４００Ｇ  選択トランジスタＴｒ４００のゲート電極
４００Ｓ  選択トランジスタＴｒ４００のソース電極
ＦＤ１、ＦＤ２  フローティングディフュージョン
ＦＤＬ  接続配線
ＧＬ  基板電位供給配線
ＰＤ１〜ＰＤ８  フォトダイオード
Ｔｒ１１〜Ｔｒ１８、Ｔｒ１０１〜Ｔｒ１０８  読み出しトランジスタ
Ｔｒ２、Ｔｒ２００  リセットトランジスタ
Ｔｒ３、Ｔｒ３００  増幅トランジスタ
Ｔｒ４００  選択トランジスタ
ＶＬ  電源配線
【図１】
2018003012.tif 000003
【図２】
2018003012.tif 000004
【図３】
2018003012.tif 000005
【図４】
2018003012.tif 000006
【図５】
2018003012.tif 000007
【図６】
2018003012.tif 000008
【図７】
2018003012.tif 000009
【図８】
2018003012.tif 000010
【図９】
2018003012.tif 000011
【図１０】
2018003012.tif 000012
【図１１】
2018003012.tif 000013
【図１２】
2018003012.tif 000014
【国際調査報告】
2018003012.tif 000015
2018003012.tif 000016
2018003012.tif 000017
2018003012.tif 000018