【事件の表示】
　特願２００１−２２４３０５「複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ」拒絶査定不服審判事件〔平成１５年　２月　７日出願公開、特開２００３−　３６１６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．手続の経緯 
　本願は、平成１３年７月２５日の出願であって、平成１６年１月１５日付けで拒絶の理由が通知され、それに対して同年３月１２日付けで手続補正がなされ、同年９月２１日付けで拒絶の理由が通知され、それに対して同年１１月２５日付けで手続補正がなされたものの、平成１７年８月１８日付けで拒絶査定がなされた。これに対し同１７年９月２２日に審判請求がなされると共に同年１０月１９日付けで手続補正がなされたが、平成１７年１０月１９日付け手続補正は当審にて却下され、平成２０年６月１９日付けで当審より拒絶の理由が通知され、同年８月２２日付けで手続補正がなされたものである。
　
II．本願発明 
　本願の請求項に係る発明（以下「本願発明」という。）は、平成２０年８月２２日付け手続補正によって補正された特許請求の範囲の請求項に記載された事項により特定される次のとおりのものである。
　
【請求項１】　複数の小規模プロセッサと、それぞれが、前記小規模プロセッサごとに接続し、かつ、単方向でループ状に相互接続して通信用に伝送路を形成するシフトレジスタと、をシングルチップ内に備えてシングルチップ全体として一つの処理ユニットを形成し、一つのマイクロプロセッサとして動作するシングルチップマイクロプロセッサにおいて、
　前記複数の小規模プロセッサは、所定の機能をタスク単位で分担して実行するもので、複数の処理プロセッサと一つの割込み管理プロセッサとメモリ管理プロセッサと共有メモリ管理プロセッサとにより構成され、
　前記処理プロセッサそれぞれは、前記メモリ管理プロセッサを介して読込みした命令に対応するプログラムを順次実行し処理する機能を有し、
　前記割込み管理プロセッサは、前記シフトレジスタを介して前記複数の処理プロセッサそれぞれの休止状態、タスク処理状態、及び故障状態を管理し、割込み、または子タスクの実行を含む外部からの要求によって空き状態の前記処理プロセッサに起動をかける機能を有し、
　前記メモリ管理プロセッサは、外部実メモリとアドレスバスまたはデータバスを含む接続路で接続されており、当該外部実メモリとアクセスする機能を有し、かつ、
　前記共有メモリ管理プロセッサは、他の前記小規模プロセッサとの間でデータを共有する機能を有する
　ことを特徴とするシングルチップマイクロプロセッサ。
　
III．引用文献 
　１．特開昭６２−２９５１６８号公報 
　２．“分散メモリ方式ＬＳＣの機能拡張”，弘前大学理工学部研究報告，平成１０年９月３０日，第１巻　第１号，６３−７３頁 
　３．“並列コンピュータＬＳＣにおけるフォールトトレラント手法について”，電子情報通信学会技術研究報告，１９９９年８月３日，第９９巻　第２５０号，７−１４頁
　４．特許第２７８２５２１号公報
　５．特開平３−２１１６５６号公報
　６．特開平４−９８５６２号公報
　７．“近細粒度並列処理用シングルチップマイクロプロセッサにおけるプロセッサコアの評価”，情報処理学会論文誌，２００１年４月１５日，第４２巻　第４号，６９２−７０３頁
　８．“情報処理最前線　システムＬＳＩが創る新しいコンピュータ・アーキテクチャ”，情報処理，１９９９年３月１５日，第４０巻　第３号，３０３−３０７頁
　９．特開平９−２３７２５７号公報
　
（１）引用文献１には、図面と共に以下の事項が記載されている（下線は当審において付加した。）。
　
Ａ．「〔実施例〕
（基本概念）
　第１図に
本実施例の制御装置
全体を統括する管理用のＣＰＵ
コ−プロセツサ（制御実行部以下ＣＯＰという）の監視及び管理下
このＣＯＰ群はＣＰＵの管理のもとに所定のタスクの実行を行う。
　
Ｂ．「第３図は本実施例の制御装置のブロック構成図を示し外部との関係を示した。
制御装置１００内の各構成部品は同一の半導体基板上に構成される。
ＣＰＵとＣＯＰは
バスをタイムシェアリングによって用いる。
ＣＯＰはその命令はＣＰＵに比し比較的単純な命令群を揃えてある。
　ＩＮＴ０〜２は３チヤンネルの
外部割り込み入力でＣＰＵに接続されている。
　
Ｃ．「第１０図はＣＰＵによる各タスクの管理を示した図でＣＰＵはタスクに対してＣＯＰの割り付けを行う。図においてタスク０とＣＯＰ０と対応しているが
実際にはタスクの発生毎に空いているＣＯＰを順次ＣＰＵ（モニタ部）が割り付けて行けば良い。イベントの発生をＣＰＵが検知したら、新タスクを編制して休んでいるＣＯＰを呼び出してＣＯＰに起動をかける。又、所定のタスクが終了すれば、実行担当しているＣＯＰに停止を命じてタスクから解除してそのＣＯＰを休止させておけば良い。
　
Ｄ．「ＳＴＥＰ−１１２６　異常が発生した時のタスクで異常処理を行う。異常の程度に応じてパワーを切断するとか、モータを停止するとか
異常処理のタスクの実行を行う。
ＳＴＥＰ−１１２６の中で新たなるタスクを発生させ、別のＣＯＰに起動をかける場合もある。
　
Ｅ．「（まとめ） 
　以上説明したように
本実施例の制御装置はワンチツプの中にプロセツサを複数搭載して
　〔効果〕
　かかる構成により、
複数のタスクを並列に処理することが可能となる。
　
　上記Ｂの「制御装置１００内の各構成部品は同一の半導体基板上に構成される。」との記載、及び、上記Ｅの「本実施例の制御装置はワンチツプの中にプロセツサを複数搭載して」との記載からみて、引用文献１には、ワンチップの中にプロセッサを複数搭載し、各構成部品は同一の半導体基板上に構成される制御装置、の発明が記載されている。
　上記Ｅの「かかる構成により、複数のタスクを並列に処理することが可能となる。」との記載からみて、その発明の目的は、複数のタスクを並列に処理することにある。
　
　上記Ａの「第１図に本実施例の制御装置の概念図を示してある。頂点レイヤー１にＣＰＵがある。これは全体を統括する管理用のＣＰＵ（モニタ制御部）で」との記載、及び、上記Ｂの「ＩＮＴ０〜２は３チヤンネルの外部割り込み入力でＣＰＵに接続されている。」との記載からみて、制御装置は、外部割り込み入力が接続され、全体を統括する管理用のＣＰＵを備えている。
　
　上記Ａの「主な仕事はコ−プロセツサ（制御実行部以下ＣＯＰという）の監視及び管理下、ＯＳの実行管理を行う。・・・レイヤー２は複数のＣＯＰである。・・・このＣＯＰ群はＣＰＵの管理のもとに所定のタスクの実行を行う。」との記載からみて、制御装置は、所定のタスクの実行を行う複数のコ−プロセッサを備えている。上記Ｂの「従ってＣＯＰはその命令はＣＰＵに比し比較的単純な命令群を揃えてある。」との記載からみて、コ−プロセッサの命令は、管理用のＣＰＵに比し比較的単純な命令群である。
　
　上記Ｂの「ＣＰＵとＣＯＰは見かけ上全く独立して動作を行う別個のＣＰＵであるが実際にはバスをタイムシェアリングによって用いる。」との記載、及び、第３図を参照すれば、ＣＰＵ及びＣＯＰが内部バスに接続されることが見て取れることから、制御装置は、管理用のＣＰＵ及び複数のコ−プロセッサを接続する内部バスを備えている。
　
　上記Ｄの「実際にはタスクの発生毎に空いているＣＯＰを順次ＣＰＵ（モニタ部）が割り付けて行けば良い。イベントの発生をＣＰＵが検知したら、新タスクを編制して休んでいるＣＯＰを呼び出してＣＯＰに起動をかける。又、所定のタスクが終了すれば、実行担当しているＣＯＰに停止を命じてタスクから解除してそのＣＯＰを休止させておけば良い。このようにタスクの発生毎にＣＯＰの割り付け、起動、停止をその状態に応じてＣＰＵが行う。」との記載、及び、上記Ｅの「ＳＴＥＰ−１１２６　異常が発生した時のタスクで異常処理を行う。異常の程度に応じてパワーを切断するとか、モータを停止するとか異常処理のタスクの実行を行う。場合によってはＳＴＥＰ−１１２６の中で新たなるタスクを発生させ、別のＣＯＰに起動をかける場合もある。」との記載、及び、管理用のＣＰＵ及びコ−プロセッサが、内部バスに接続されていることからみて、管理用のＣＰＵは、イベントの発生を検知したら、又は、タスクの実行の中で、内部バスを介して、新タスクを編制して休んでいるコ−プロセッサを呼び出してそのコ−プロセッサに起動をかけ、所定のタスクが終了すれば、実行担当しているコ−プロセッサに停止を命じてタスクから解除してそのコ−プロセッサを休止させる。
　
　してみると、引用文献１には、複数のタスクを並列に処理することを目的とした、次の発明（以下、「引用発明」という。）が記載されている。
　
 　ワンチップの中にプロセッサを複数搭載し、各構成部品は同一の半導体基板上に構成される制御装置であって、
　外部割り込み入力が接続され、全体を統括する管理用のＣＰＵと、
　所定のタスクの実行を行う複数のコ−プロセッサであって、その命令は管理用のＣＰＵに比し比較的単純な命令群であるコ−プロセッサと、
　管理用のＣＰＵ及び複数のコ−プロセッサを接続する内部バスとを備えて、
　管理用のＣＰＵは、イベントの発生を検知したら、又は、タスクの実行の中で、内部バスを介して、新タスクを編制して休んでいるコ−プロセッサを呼び出してそのコ−プロセッサに起動をかけ、所定のタスクが終了すれば、実行担当しているコ−プロセッサに停止を命じてタスクから解除してそのコ−プロセッサを休止させる
　制御装置
　
（２）複数のプロセッサを有するマルチプロセッサシステムにおいて、それぞれが、プロセッサごとに接続し、かつ、単方向でループ状に相互接続して通信用に伝送路を形成するシフトレジスタを設けることは、引用文献２（“分散メモリ方式ＬＳＣの機能拡張”，弘前大学理工学部研究報告，平成１０年９月３０日，第１巻　第１号，２．１　ＬＳＣのアーキテクチャ仕様，図１，３．２　新たに付加された機能）、引用文献３（“並列コンピュータＬＳＣにおけるフォールトトレラント手法について”，電子情報通信学会技術研究報告，１９９９年８月３日，第９９巻　第２５０号，７−１４頁，２．１　ＬＳＣの構成，図１）、引用文献４（特許第２７８２５２１号公報，７欄４０行−８欄９行，１０欄４−１６行，１０欄４１行−１１欄１２行，１２欄１−１４行）にそれぞれ開示されているように、本願出願前に周知の技術である。
　
（３）複数のプロセッサを有するマルチプロセッサシステムにおいて、外部実メモリとアドレスバスまたはデータバスを含む接続路で接続されており、当該外部実メモリとアクセスする機能を有するメモリ管理プロセッサを設け、複数のプロセッサが、メモリ管理プロセッサを介して命令を読込みすることは、引用文献５（特開平３−２１１６５６号公報，４頁左下欄８行−５頁右上欄１８行，１１頁右上欄１８行−右下欄８行）に「転送プロセッサ」として開示されているように、本願出願前に周知の技術である。
　
（４）複数のプロセッサを有するマルチプロセッサシステムにおいて、他のプロセッサとの間でデータを共有する機能を有する共有メモリ管理プロセッサを設けることは、引用文献６（特開平４−９８５６２号公報，１頁右欄９行−２頁右上欄１１行，５頁左下欄９−２０行）に「マスタＭＰＵ」として開示されているように、本願出願前に周知の技術である。
　
（５）複数のプロセッサを一つのチップに有するシングルチップのマルチプロセッサシステムにおいて、プロセッサを同じ小規模プロセッサとすることは、引用文献７（“近細粒度並列処理用シングルチップマイクロプロセッサにおけるプロセッサコアの評価”，情報処理学会論文誌，２００１年４月１５日，第４２巻　第４号，６９２−７０３頁，同じプロセッサとすることは、６９４頁　右欄１７−３０行を、小規模プロセッサとすることは、６９３頁左欄１２−１５行、６９８頁右欄２−７行、７０１頁右欄５−１１行の「簡素なプロセッサコア」を参照）、引用文献８（“情報処理最前線　システムＬＳＩが創る新しいコンピュータ・アーキテクチャ”，情報処理，１９９９年３月１５日，第４０巻　第３号，３０３−３０７頁，同じプロセッサとすることは、３０７頁　左欄１２−３２行を、小規模プロセッサとすることは、３０５頁図２の「スーパースカラに替えてシンプルなプロセッサによるマルチプロセッシング」、３０７頁左欄１２−１８行を参照）にそれぞれ開示されているように、本願出願前に周知の技術である。
　
（６）複数のプロセッサを有するマルチプロセッサシステムにおいて、処理を割り当てる手段が、プロセッサの故障状態を管理することは、引用文献９（特開平８−２９２９３２号公報，３６，５４−５８段落）に開示されているように、本願出願前に周知の技術である。
　
IV．対比
　引用発明の「コ−プロセッサ」は、「その命令は管理用のＣＰＵに比し比較的単純な命令群である」ことより、比較的単純な命令群しか実行できない小規模なものであるから、本願発明の「小規模プロセッサ」に相当し、引用発明の「内部バス」は、通信用に伝送路を形成する手段である点で、本願発明の「それぞれが、前記小規模プロセッサごとに接続し、かつ、単方向でループ状に相互接続して通信用に伝送路を形成するシフトレジスタ」に対応し、引用発明の「ワンチップ」は、本願発明の「シングルチップ」に相当する。
　したがって、引用発明が、ワンチップの中にプロセッサを複数搭載し、複数のコ−プロセッサと内部バスとを有していることと、本願発明が「複数の小規模プロセッサと、・・・シフトレジスタと、をシングルチップ内に備えて」いることとは、複数の小規模プロセッサと、通信用に伝送路を形成する手段と、をシングルチップ内に備えている点で、一致する。
　
　引用発明の「制御装置」は、本願発明の「処理ユニット」に相当するから、引用発明が「ワンチップの中にプロセッサを複数搭載し、各構成部品は同一の半導体基板上に構成される制御装置」であることは、本願発明が「シングルチップ全体として一つの処理ユニットを形成し、一つのマイクロプロセッサとして動作するシングルチップマイクロプロセッサ」であることに相当する。
　
　引用発明の「複数のコ−プロセッサ」は、上記したように、本願発明の「複数の小規模プロセッサ」に相当し、「複数の処理プロセッサ」にも相当するから、引用発明において、複数のコ−プロセッサが「所定のタスクの実行を行う」ものであることは、本願発明において、「前記複数の小規模プロセッサは、所定の機能をタスク単位で分担して実行するもので、・・・複数の処理プロセッサにより構成され」ることに、対応する。
　引用発明の「管理用のＣＰＵ」は、「外部割り込み入力が接続され」ることから、本願発明の「割込み管理プロセッサ」に対応する。したがって、本願発明と引用発明とは、一つの割込み管理プロセッサを備えている点で、一致する。
　
　引用発明において、複数のコ−プロセッサは、「所定のタスクの実行を行う」と共に「その命令は管理用のＣＰＵに比し比較的単純な命令群である」ことより、それぞれ、読み込みした命令に対応するタスクすなわちプログラムを順次実行し処理する機能を有しているから、本願発明と引用発明とは、処理プロセッサそれぞれが、読み込みした命令に対応するプログラムを順次実行し処理する機能を有している点で、一致する。
　
　引用発明において、「管理用のＣＰＵ」が、「内部バスを介して、新タスクを編制して休んでいるコ−プロセッサを呼び出してそのコ−プロセッサに起動をかけ、所定のタスクが終了すれば、実行担当しているコ−プロセッサに停止を命じてタスクから解除してそのコ−プロセッサを休止させる」ことと、本願発明において、「前記割込み管理プロセッサは、前記シフトレジスタを介して前記複数の処理プロセッサそれぞれの休止状態、タスク処理状態・・・を管理し」ていることとは、割込み管理プロセッサが、通信用に伝送路を形成する手段を介して複数の処理プロセッサそれぞれの休止状態、タスク処理状態を管理している点で、一致する。
　引用発明において、「管理用のＣＰＵ」が「イベントの発生を検知したら、又は、タスクの実行の中で、新タスクを編制して休んでいるコ−プロセッサを呼び出してそのコ−プロセッサに起動をかけ」ることと、本願発明において、「割込み管理プロセッサ」が「割込み、または子タスクの実行を含む外部からの要求によって空き状態の前記処理プロセッサに起動をかける機能を有し」ていることとは、割込み管理プロセッサが、イベント、または子タスクの実行を含む外部からの要求によって空き状態の前記処理プロセッサに起動をかける機能を有している点で、一致する。
　
　してみれば、本願発明と引用発明とは、以下に挙げる一致点で一致し、相違点で相違する。 
　
（一致点）
　複数の小規模プロセッサと、通信用に伝送路を形成する手段と、をシングルチップ内に備えてシングルチップ全体として一つの処理ユニットを形成し、一つのマイクロプロセッサとして動作するシングルチップマイクロプロセッサにおいて、
　前記複数の小規模プロセッサは、所定の機能をタスク単位で分担して実行するもので、複数の処理プロセッサにより構成され、一つの割込み管理プロセッサを備え、
　前記処理プロセッサそれぞれは、読込みした命令に対応するプログラムを順次実行し処理する機能を有し、
　前記割込み管理プロセッサは、前記複数の処理プロセッサそれぞれの休止状態、タスク処理状態を管理し、イベント、または子タスクの実行を含む外部からの要求によって空き状態の前記処理プロセッサに起動をかける機能を有する
　ことを特徴とするシングルチップマイクロプロセッサ。
　
（相違点１）
　本願発明においては、通信用に伝送路を形成する手段が「それぞれが、前記小規模プロセッサごとに接続し、かつ、単方向でループ状に相互接続して通信用に伝送路を形成するシフトレジスタ」であるのに対して、引用発明においては、通信用に伝送路を形成する手段が「内部バス」である点。
　
（相違点２）
　本願発明においては、小規模プロセッサが、複数の処理プロセッサの他に「一つの割込み管理プロセッサとメモリ管理プロセッサと共有メモリ管理プロセッサ」により構成されているのに対して、引用発明においては、一つの割込み管理プロセッサが小規模プロセッサであるか否か不明であり、小規模プロセッサがメモリ管理用プロセッサと共有メモリ管理プロセッサによっては構成されていない点。
　
（相違点３）
　本願発明においては、処理プロセッサそれぞれが「前記メモリ管理プロセッサを介して」命令を読込みするのに対して、引用発明においては、処理プロセッサそれぞれが、メモリ管理プロセッサを介することなく、命令を読み込みする点。
　
（相違点４）
　本願発明においては、割込み管理プロセッサが、複数の処理プロセッサそれぞれの休止状態、タスク処理状態を「前記シフトレジスタを介して」管理すると共に「故障状態」をも管理し、「割込み」を含む外部からの要求によって空き状態の処理プロセッサに起動をかける機能を有するのに対して、引用発明においては、割込み管理プロセッサが、複数の処理プロセッサそれぞれの休止状態、タスク処理状態を、内部バスを介して管理すると共に、故障状態を管理するか否か不明であり、イベント、または子タスクの実行を含む外部からの要求によって空き状態の処理プロセッサに起動をかけるものの、そのイベントが「割込み」であるか否か不明である点。
　
（相違点５）
　本願発明においては、「前記メモリ管理プロセッサは、外部実メモリとアドレスバスまたはデータバスを含む接続路で接続されており、当該外部実メモリとアクセスする機能を有し、かつ、
　前記共有メモリ管理プロセッサは、他の前記小規模プロセッサとの間でデータを共有する機能を有する」のに対して、引用発明においては、（相違点２）の項で上記したように、そもそも小規模プロセッサがメモリ管理用プロセッサと共有メモリ管理プロセッサによっては構成されていない点。
　
Ｖ．判断 
　上記相違点について検討する。
　
（相違点１）について 
 　複数のプロセッサを有するマルチプロセッサシステムにおいて、それぞれが、プロセッサごとに接続し、かつ、単方向でループ状に相互接続して通信用に伝送路を形成するシフトレジスタを設けることは、上記III．（２）にて述べたように、本願出願前に周知の技術である。
　引用発明のシングルチップマイクロプロセッサも、複数のプロセッサを有するマルチプロセッサシステムであるから、引用発明に上記の周知技術を適用し、通信用に伝送路を形成する手段を、内部バスに代えて「それぞれが、前記小規模プロセッサごとに接続し、かつ、単方向でループ状に相互接続して通信用に伝送路を形成するシフトレジスタ」とすることは、当業者にとって格別困難なことではない。
　
（相違点２）、（相違点３）、（相違点５）について
　複数のプロセッサを有するマルチプロセッサシステムにおいて、外部実メモリとアドレスバスまたはデータバスを含む接続路で接続されており、当該外部実メモリとアクセスする機能を有するメモリ管理プロセッサを設け、複数のプロセッサがメモリ管理プロセッサを介して命令を読込みすること、他のプロセッサとの間でデータを共有する機能を有する共有メモリ管理プロセッサを設けることは、上記III．（３）及び（４）にて述べたように、それぞれ本願出願前に周知の技術であり、複数のプロセッサを一つのチップに有するシングルチップのマルチプロセッサシステムにおいて、複数のプロセッサを同じ小規模プロセッサとすることもまた、上記III．（５）にて述べたように、本願出願前に周知の技術である。
　引用発明のシングルチップマイクロプロセッサは、複数の小規模プロセッサを一つのチップに有するシングルチップのマルチプロセッサシステムであり、一つの割込み管理用プロセッサを備えているから、引用発明に上記の周知技術を適用し、メモリ管理プロセッサ及び共有メモリ管理プロセッサを設け、割込み管理用プロセッサ並びにメモリ管理プロセッサ及び共有メモリ管理プロセッサを、複数の処理プロセッサと同じ小規模プロセッサとする、すなわち、小規模プロセッサを、複数の処理プロセッサと一つの割込み管理用プロセッサとメモリ管理用プロセッサと共有メモリ管理プロセッサにより構成し、処理プロセッサそれぞれが、メモリ管理プロセッサを介して命令を読込みするようにし、メモリ管理プロセッサは、外部実メモリとアドレスバスまたはデータバスを含む接続路で接続されており、当該外部実メモリとアクセスする機能を有し、かつ、共有メモリ管理プロセッサは、他の前記小規模プロセッサとの間でデータを共有する機能を有するようにすることは、当業者にとって格別困難なことではない。
　
（相違点４）について
　複数のプロセッサを有するマルチプロセッサシステムにおいて、通信用に伝送路を形成するシフトレジスタを設けること、及び、処理を割り当てる手段が、プロセッサの故障状態を管理することは、上記III．（２）及び（６）にて述べたように、本願出願前に周知の技術である。
　引用発明のシングルチップマイクロプロセッサも、複数のプロセッサを有するマルチプロセッサシステムであるから、引用発明に上記の周知技術を適用し、処理を割り当てる手段である割込み管理プロセッサが、内部バスに代えてシフトレジスタを介して、複数の処理プロセッサそれぞれの休止状態、タスク処理状態に加え故障状態をも管理するようにすると共に、引用発明において、管理用のＣＰＵは「外部割り込み入力が接続され」るものであり、外部割り込み入力は、イベントの一つであるから、外部からの要求の一つであるイベントとして、外部割り込み入力すなわち割込みを採用し、割込み管理プロセッサが、割込み、または子タスクの実行を含む外部からの要求によって空き状態の前記処理プロセッサに起動をかける機能を有するように構成することも、当業者にとって格別困難なことではない。
　
　したがって、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 
　また、本願発明の構成によってもたらされる効果も、引用発明及び周知技術から当業者であれば容易に予測することができる程度のものであって、格別のものとはいえない。 
　
VI．むすび 
　以上で検討したとおり、本願の請求項に係る発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。