【事件の表示】
　平成　９年特許願第２３７５１１号「高耐圧半導体装置及びこの装置を用いた電力変換器」拒絶査定不服審判事件〔平成１１年　３月３０日出願公開、特開平１１−　８７６９８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成９年９月２日の出願であって、平成１６年１２月２４日付けで拒絶査定がなされ、これに対し、平成１７年２月１０日に拒絶査定不服審判が請求されるとともに、同年３月１１日付けで手続補正がなされ、その後、当審において平成１８年８月３日付けで審尋がなされ、これに対し、指定期間内である同年１０月１０日に回答書が提出されたものである。　
　
第２　平成１７年３月１１日付けの手続補正（以下、「本件補正」という。）についての補正却下の決定
　［補正却下の決定の結論］
　　平成１７年３月１１日付けの手続補正を却下する。
　
　［理由］
　１　本件補正の主な補正事項
　本件補正により、補正前の特許請求の範囲の請求項１を引用する請求項４は、
「　【請求項１】
　半導体装置の第１の導電型の半導体層の第１の主面の一部分に形成された第２の導電型の第１の半導体層、
　前記第１の導電型の半導体層の前記第１の主面のうち前記第１の半導体層を有しない領域において、前記第１の半導体層との間に所定の間隔を保って前記第１の導電型の半導体層の第１の主面から所定の深さの位置に底をもつ溝により隔てられて前記第１の半導体層を囲むように設けられた少なくとも１個の第２の導電型の第２の半導体層、
　隣りあう２つの第２の導電型の第２の半導体層の間の前記溝の底部から前記第１の導電型の半導体層の内部に形成された第２の導電型の半導体領域、
　前記第１の半導体層に設けられた第１の電極、及び
　前記第１の導電型の半導体層の第２の主面に設けられた第２の電極、を有し、
　前記第１の半導体層と、前記第１の半導体層に溝を隔てて隣接する前記第２の半導体層との間の距離を、互いに隣接する他の２つの第２の半導体層の間の距離より大きくしたことを特徴とする高耐圧半導体装置。」と補正された。
　
　２　補正の目的制限違反について
　上記補正事項は、補正前の請求項１を引用する請求項４を独立形式の新たな請求項１とするものであるにもかかわらず、補正前の請求項１における「前記溝の内面に形成された絶縁物層」という事項を削除しているため、特許請求の範囲の減縮とは認められず、さらに、請求項の削除、誤記の訂正、明りょうでない記載の釈明のいずれの事項をも目的とするものでなく、特許法第１７条の２第４項に規定する要件を満たしていない。
　
　３　むすび
　したがって、上記補正事項を含む本件補正は、特許法第１７条の２第４項に規定する要件を満たしていないので、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　１　本願発明
　平成１７年３月１１日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１６年３月３１日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「【請求項１】　半導体装置の第１の導電型の半導体層の第１の主面の一部分に形成された第２の導電型の第１の半導体層、
　前記第１の導電型の半導体層の前記第１の主面のうち前記第１の半導体層を有しない領域において、前記第１の半導体層との間に所定の間隔を保って前記半導体層の第１の主面から所定の深さの位置に底をもつ溝により隔てられて前記第１の半導体層を囲むように設けられた少なくとも１個の第２の導電型の第２の半導体層、
　隣りあう２つの第２の導電型の半導体層の間の前記溝の底部から前記第１の導電型の半導体層の内部に形成された第２の導電型の半導体領域、
　前記溝の内面に形成された絶縁物層
　前記第１の半導体層に設けられた第１の電極、及び
　前記第１の導電型の半導体層の第２の主面に設けられた第２の電極、
　を有する高耐圧半導体装置。」
　
　２　刊行物に記載された発明
　原査定の拒絶の理由に引用された特開平７−１４２７１３号公報（以下、「刊行物１」という。）には、「半導体装置及びその製造方法」（発明の名称）に関して、図１及び図３とともに以下の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は、高耐圧半導体装置に係り、特に阻止特性の経時変化に対して非常に強い耐性を有する半導体装置に関する。」
「【００１８】
【実施例】以下、本発明半導体装置を実施例として示した図面を用いて詳細に説明する。図１は、本発明半導体装置の一実施例を示す平面パターン図（ａ）及び周辺領域の断面図（ｂ）である。図において、１は一対の主表面１１，１２を有する半導体基体で、一方の主表面１１に隣接するｐ型層１３，ｐ型層１３及び他方の主表面１２に隣接しそれより低不純物濃度を有するｎ型層１４，他方の主表面１２の中央部において他方の主表面１２からｎ型層１４内に延びるｎ型層１４より高不純物濃度を有するｐ型層１５，他方の主表面１２の周辺部に形成されたｐ型層１５を所定間隔を有して包囲する複数個の環状溝１２ａ，各環状溝１２ａの底部及びその近傍に隣接してｎ型層１４内に延びる環状のｐ型層１６，ｐ型層１５と最内周側に環状溝１２ａとの間及び環状溝１２ａ相互間に位置し他方の主表面１２に隣接するｎ型層１４より高不純物濃度を有するｎ型層１７，他方の主表面１２の最周辺部において他方の主表面１２に隣接するｎ型層１４より高不純物濃度を有する環状のｎ型層１８を具備している。２はｐ型層１３にオーミックコンタクトした第１の主電極、３はｐ型層１５にオーミックコンタクトした第２の主電極、４は環状溝１２ａの表面に形成された酸化シリコン層、５は環状溝１２ａに充填されたポリイミド樹脂である。
【００１９】この実施例において、環状溝１２ａの底部に形成された環状のｐ型層１６は、ｎ型層１４とｐ型層１５との間のｐｎ接合が逆バイアスされた時に形成される空乏層の広がりを助長する電界制限リングとして機能する。このｐ型層１６は環状溝１２ａの底部に形成されているため、電界制限リング相互間の最も接近している部分が他方の主表面１２から離れた個所に位置している。このため、高温逆バイアス試験によって半導体基体外部に可動イオンによる正電荷が発生しても、それによって電界制限リング相互間の最も接近している部分のｎ型層１４のキャリア濃度には何ら影響を与えず、耐圧の低下は殆ど生じない。また、他方の主表面１２に隣接して不純物量が多いｎ型層１７が存在しているため、発生正電荷の影響でｎ型層１７に電子が誘起されても、ｎ型層１７の電子濃度の変化の割合が非常に小さく抑えられ、耐圧の低下は殆ど生じない。ｎ型層１７の単位面積当たりの不純物量は、１０１３／ｃｍ２以上である。更に、環状溝１２ａ内は酸化シリコン層４及びポリイミド樹脂５で充填されているため、電界制限リングが印加電圧を分担しても環状溝１２ａにおいて絶縁破壊を生じる心配はない。」
「【００２２】図３は、図１の半導体装置の変形例を示す概略断面図である。この変形例はｎ型層１７の代わりにｐ型層１９を用いた点で図１の実施例と相違している。この構成によっても図１の実施例の場合と同様に耐圧の低下を防止できる。従来技術においては、ｎ型層１７をｐ型層にすることは、電圧が電界制限リング間に分担されなくなるため困難であった。本発明によれば、ｐ型層１９と電界制限リングとなるｐ型層１６とが離れた構成にすることによって、電圧を電界制限リングで挟まれたｎ型層１４，ｐ型層１９と電界制限リングの間及び溝１２ａ内の酸化シリコン層４，ポリイミド樹脂５で分担できるので、ｐ型層１９の適用が可能になったのである。」
　さらに、図１及び図３には、「半導体装置の半導体基体１の他方の主表面１２の一部分に形成されたｐ型層１５」、「前記半導体基体１の他方の主表面１２のうち前記ｐ型層１５を有しない領域において、前記ｐ型層１５との間に所定の間隔を保って前記半導体基体１の他方の主表面１２から所定の深さの位置に底をもつ環状溝１２ａにより隔てられて前記ｐ型層１５を囲むように設けられたｐ型層１９」、「隣りあう２つのｐ型層１９の間の前記環状溝１２ａの底部から前記ｎ型層１４の内部に形成されたｐ型層１６」、「前記ｎ型層１４に隣接して形成されたｐ型層１３に設けられた第１の主電極２」が示されている。
　以上から、刊行物１（図３の変形例の場合）には、
「一対の主表面１１，１２を有する半導体基体１、
　前記半導体基体１の一方の主表面１１に隣接するｐ型層１３、
　前記半導体基体１の他方の主表面１２に隣接するｎ型層１４、
　半導体装置の半導体基体１の他方の主表面１２の一部分に形成されたｐ型層１５、
　前記半導体基体１の他方の主表面１２のうち前記ｐ型層１５を有しない領域において、前記ｐ型層１５との間に所定の間隔を保って前記半導体基体１の他方の主表面１２から所定の深さの位置に底をもつ環状溝１２ａにより隔てられて前記ｐ型層１５を囲むように設けられたｐ型層１９、
　隣りあう２つのｐ型層１９の間の前記環状溝１２ａの底部から前記ｎ型層１４の内部に形成されたｐ型層１６、
　前記環状溝１２ａの表面に形成された酸化シリコン層４、
　前記ｐ型層１５に設けられた第２の主電極３、及び
　前記ｎ型層１４に隣接して形成された前記ｐ型層１３に設けられた第１の主電極２、
　を有する高耐圧半導体装置。」（以下、「引用発明」という。）が記載されている。
　
　３　本願発明と引用発明との対比・判断
　本願発明と引用発明とを対比すると、引用発明の「ｎ型層１４」、「ｐ型層１５」、「環状溝１２ａ」、「ｐ型層１９」、「ｐ型層１６」、「環状溝１２ａの表面に形成された酸化シリコン層４」、「第２の主電極３」は、それぞれ本願発明の「第１の導電型の半導体層」、「第２の導電型の第１の半導体層」、「溝」、「第２の導電型の第２の半導体層」、「第２の導電型の半導体領域」、「溝の内面に形成された絶縁物層」、「第１の電極」に相当する。
　さらに、引用発明の「ｎ型層１４」は、「半導体基体１の他方の主表面１２」に隣接しているので、「半導体基体１の他方の主表面１２」は、実質的には、「ｎ型層１４の他方の主表面」でもあるから、引用発明の「半導体基体１の他方の主表面１２」は、本願発明の「第１の導電型の半導体層の第１の主面」に相当する。
　ゆえに、両者は、
「【請求項１】　半導体装置の第１の導電型の半導体層の第１の主面の一部分に形成された第２の導電型の第１の半導体層、
　前記第１の導電型の半導体層の前記第１の主面のうち前記第１の半導体層を有しない領域において、前記第１の半導体層との間に所定の間隔を保って前記半導体層の第１の主面から所定の深さの位置に底をもつ溝により隔てられて前記第１の半導体層を囲むように設けられた少なくとも１個の第２の導電型の第２の半導体層、
　隣りあう２つの第２の導電型の半導体層の間の前記溝の底部から前記第１の導電型の半導体層の内部に形成された第２の導電型の半導体領域、
　前記溝の内面に形成された絶縁物層
　前記第１の半導体層に設けられた第１の電極、
　を有する高耐圧半導体装置。」で一致し、以下の点で相違する。
　相違点１：本願発明は、「第１の導電型の半導体層の第２の主面に設けられた第２の電極」を備えるのに対して、引用発明は、「ｎ型層１４に隣接して形成されたｐ型層１３に設けられた第１の主電極２」を備える点。
　
　そこで、上記相違点について検討する。
［相違点１］
　一般に高耐圧縦型半導体装置の素子構造は、縦型ＭＯＳＦＥＴ，ＩＧＢＴ，ＧＴＯ等様々な素子に適用可能であって、これは本願明細書【００３３】段落にも開示されるとおりである。
　そして、例えば、特開平１−１９２１７４号公報にも示されるように縦型ＭＯＳＦＥＴは周知であり、この周知の縦型ＭＯＳＦＥＴに、引用発明の技術を適用することは、当業者が適宜なし得たことである。
　そして、縦型ＭＯＳＦＥＴへの適用に際しては、当然、引用発明における「ｎ型層１４に隣接して形成されたｐ型層１３に設けられた第１の主電極２」に替えて、本願発明のようにｎ型層１４（本願発明の「第１の導電型の半導体層」に相当。）の一方の主表面（本願発明の「第２の主面」に相当。）に第１の主電極（本願発明の「第２の電極」に相当。）を設けることになる。
　
　また、本願発明の効果についても、刊行物１に記載された発明及び周知の縦型ＭＯＳＦＥＴから予測された範囲内のものであり、格別のものは認められない。
　
　したがって、本願発明は、刊行物１に記載された発明及び周知の縦型ＭＯＳＦＥＴに基づいて、当業者が容易に発明をすることができたものである。
　
　４　むすび
　以上のとおり、本願発明は、刊行物１に記載された発明及び周知の縦型ＭＯＳＦＥＴに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができないので、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。