【事件の表示】
　特願２００３−１２１３６２「積層型誘電体フィルタ」拒絶査定不服審判事件〔平成１５年１０月　３日出願公開、特開２００３−２８３２０７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は、平成９年７月１８日に出願した特願平９−２１００８５号の一部を平成１５年４月２５日に新たな特許出願としたものであって、平成１６年９月２１日付け拒絶理由通知に対して、同年１１月２２日付けで手続補正がされ、同年１２月２２日付け拒絶理由通知に対して、平成１７年３月４日付けで手続補正がされ、同年１２月６日付け拒絶理由通知に対して、平成１８年２月６日付けで手続補正がされたが、同年３月１７日付けで拒絶査定され、これに対し、同年４月２１日に拒絶査定不服の審判が請求されるとともに、同年５月１９日に手続補正がされたものである。
　
第２　補正却下の決定
［補正却下の決定の結論］
　　平成１８年５月１９日付けの手続補正を却下する。
　
［理由］
１．補正後の本願発明
　上記手続補正（以下、「本件補正」という。）は補正前の特許請求の範囲の請求項１に記載された発明を、
　
　「第１及び第２の段のストリップライン共振器（Ｌ１、Ｌ２、）と、前記第１及び第２の段のストリップライン共振器（Ｌ１、Ｌ２）の間に配置された第３の段のストリップライン共振器（Ｌ３）と、第１、第２及び第３の波長短縮用導体層（３０，３１，３２）と、共振器間結合容量導体層（33ａ，３３ｂ）とを具備した積層型誘導体フィルタであって、
　前記第１、第２及び第３の段のストリップライン共振器（Ｌ１、Ｌ２、Ｌ３）は複数の誘電体層から成る誘電体（２）と、該誘電体（２）に埋設された少なくとも第１、第２、第３、第４、第５及び第６のストリップライン導体層（１３，１４，１５、１６、１７、１８）と、前記第１、第２、第３、第４、第５及び第６のストリップライン導体層に対向配置されたグランド導体層（２２）とを有し、
　前記第１及び第４のストリップライン導体層（１３、１６）は誘電体層を介して互いに対向配置され、
　前記第２及び第５のストリップライン導体層（１４，１７）は誘電体層を介して互いに対向配置され、
前記第３及び第６のストリップライン導体層（１５，１８）は誘電体層を介して互いに対向配置され、
前記第２及び第３のストリップライン導体層（１４、１５）は前記第１のストリップライン導体層（１３）と同一の誘電体層に配置され、
前記第５及び第６のストリップライン導体層（１７，１８）は前記第４のストリップライン導体層（１６）と同一の誘電体層に配置され、
前記第１、第２、第３、第４、第５及び第６のストリップライン導体層（１３，１４，１５、１６、１７、１８）の一端が前記グランド導体層（２２又は２５又は２２及び２５）に電気的に接続され、
前記第１、第２及び第３の波長短縮用導体層（３０，３１，３２）は前記第１、第２及び第３のストリップライン導体層（１３，１４，１５）と前記グランド導体層（２２）との間に誘電体層を介して配置されていると共に前記第１、第２及び第３のストリップライン導体層（１３，１４，１５）に対向配置され且つ前記グランド導体層（２２）に電気的に接続され、
前記共振器間結合容量導体層（33ａ，３３ｂ）は前記第１、第２及び第３のストリップライン導体層（１３，１４，１５）と前記第４、第５及び第６のストリップライン導体層（１６、１７、１８）との間に誘電体層を介して配置されていることを特徴とする積層型誘電体フィルタ。」
　
　という発明（以下、「補正後の発明」という。）に変更することを含むものである。
　
２．新規事項の有無、補正の目的要件について
　上記補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内において、補正前の特許請求の範囲の請求項１に記載された「第１、第２及び第３の波長短縮用導体層（３０，３１，３２）」に関し、「第１、第２及び第３のストリップライン導体層（１３，１４，１５）と前記グランド導体層（２２）との間に誘電体層を介して配置されていると共に」と限定して、特許請求の範囲を減縮するものであるから、特許法第１７条の２第３項（新規事項）及び第４項第２号（補正の目的）の規定に適合している。
　
３．独立特許要件について
　上記補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
（１）補正後の発明
　上記「１．補正後の本願発明」の項で認定したとおりである。
　
（２）引用発明
Ａ．原審の平成１７年１２月６日付け拒絶理由に引用された特開平８−２８８７０６号公報（以下、「引用例１」という。）には、図面とともに以下の事項が記載されている。
　
イ．「【００１３】
【作用】  本発明の積層型誘電体フィルタは、図１及び図７に示すように、多数の誘電体層１１〜１７を積層して構成された本体５００、本体５００の内部に隣接して設けられた第一の共振素子２１及び第二の共振素子２３、各共振素子２１、２３と誘電体層１３、１５を介して対向する結合電極９１、並びに第一の共振素子２１及び第二の共振素子２３と、それぞれ誘電体層１３、１５を介して対向する入力用電極４１及び出力用電極４２を有する。本体５００の表面の一部には、アース電極７０が設けられ、各共振素子２１、２３はその一端においてアース電極７０と短絡する。又、入力用電極４１及び出力用電極４２は、本体５００の表面の一部にアース電極７０と絶縁して設けられた入力端子部６１、及び出力端子部６２と接続される。各共振素子２１、２３は、２枚の誘電体層１４、１５上面の相当する位置に設けた２本のストリップライン７１と７２、７３と７４から成り、結合電極９１並びに入力用電極４１、及び出力用電極４２は、上記の２枚の誘電体層１４、１５間に介在させた他の誘電体層１３上面に設けられる。同調容量用アース電極を設ける場合も同様である。ストリップライン７１〜７４を設けた２枚の誘電体層１４、１５の上面間の距離は５００μｍ以下に調整されている。
【００１４】  上下方向に重なる２本のストリップライン７１と７２、７３と７４は、その面対向間隔が小さいため、その解放端側を短絡させなくても単一の共振素子として機能する。又、結合電極９１等を２本の対向するストリップラインの間に設けるため、電気力線の遮蔽が無く、無負荷Ｑを大きくできるとともに、共振素子２１、２３の長さを短くでき、積層型フィルタ１を小型化することができる。
【００１５】  ストリップライン７１〜７４を設けた２枚の誘電体層１４、１５の上面間の距離は５００μｍ以下であることが好ましいが、２００μｍ以下であることがより好ましい。間隔が５００μｍより大きい場合は、対向する２本のストリップラインが単一の共振素子として機能しにくくなるからである。
【００１６】  共振素子２１、２３の長さを短くすると、前述したように、共振素子同士がより強く誘導結合しフィルタ１の特性が広帯域化する。しかし、本発明においては、図８の等価回路図に示すように、結合電極９１と４本のストリップライン７１〜７４各々との間に形成される静電容量１５２が、共振素子２１、２３間の誘導結合と並列に接続されるため、誘導結合を適宜に抑制することができる。静電容量の調節は、各ストリップライン７１〜７４と結合電極９１との重なり面積及び距離を変化させることにより調節できる。」（３頁４欄〜４頁５欄、段落１３〜１６）
　
　上記引用例１の記載及び図面ならびにこの分野における技術常識を考慮すると、上記摘記事項イ．の【００１３】の記載及び図１によれば、積層型誘電体フィルタは、第一の共振素子２１及び第二の共振素子２３と、結合電極９１とを具備している。
　また、第一の共振素子２１及び第二の共振素子２３は、複数の誘電体層から成る本体と該本体に設けられたストリップライン７１，７２，７３，７４と前記ストリップライン７１，７２，７３，７４に対向配置されたアース電極とを有している。
　また、ストリップライン７１，７２を、それぞれ第一及び第四のストリップライン７１，７２と呼ぶことは任意である。そして、第一及び第四のストリップライン７１，７２は、誘電体層を介して互いに対向配置されている。
　また、ストリップライン７３，７４を、それぞれ第二及び第五のストリップライン７３，７４と呼ぶことは任意である。そして、第二及び第五のストリップライン７３，７４は、誘電体層を介して互いに対向配置されている。
　また、前記第二のストリップライン７３は、前記第一のストリップライン７１と同一の誘電体層に配置されている。
　また、前記第五のストリップライン７４は、前記第四のストリップライン７２と同一の誘電体層に配置されている。
　また、前記第一、第二、第四及び第五のストリップライン７１，７３，７２，７４の一端は、アース電極に電気的に接続されている。
　また、結合電極９１は、前記第一及び第二のストリップライン７１，７３と前記第四及び第五のストリップライン７２，７４との間に誘電体層を介して配置されている。
　
　したがって、上記引用例１には、以下の発明（以下、「引用発明１」という。）が記載されている。
　
　「第一の共振素子２１及び第二の共振素子２３と、結合電極９１とを具備した積層型誘電体フィルタであって、
　前記第一の共振素子２１及び第二の共振素子２３は、複数の誘電体層から成る本体と該本体に設けられた第一、第二、第四及び第五のストリップライン７１，７３，７２，７４と、前記第一、第二、第四及び第五のストリップライン７１，７３，７２，７４に対向配置されたアース電極とを有し、
　前記第一及び第四のストリップライン７１，７２は、誘電体層を介して互いに対向配置され、
前記第二及び第五のストリップライン７３，７４は、誘電体層を介して互いに対向配置され、
前記第二のストリップライン７３は、前記第一のストリップライン７１と同一の誘電体層に配置され、
前記第五のストリップライン７４は、前記第四のストリップライン７２と同一の誘電体層に配置され、
前記第一、第二、第四及び第五のストリップライン７１，７３，７２，７４の一端が前記アース電極に電気的に接続され、
前記結合電極９１は、前記第一及び第二のストリップライン７１，７３と前記第四及び第五のストリップライン７２，７４との間に誘電体層を介して配置された積層型誘電体フィルタ。」
　
Ｂ．原審の平成１７年１２月６日付け拒絶理由に引用された特開平５−１９１１０５号公報（以下、「引用例２」という。）には、図面とともに以下の事項が記載されている。
　
ロ．「【０００７】
【実施例】以下、本発明に係る好適な実施例を添付図面を参照にして詳述する。図１は、本発明に係る誘電体フィルタの第１実施例を示している。同図に示すように、本発明の誘電体フィルタは、まず、略同一平面形状で略同一厚さからなる矩形平板上の４枚の誘電体ブロック１０ａ，１０ｂ，１０ｃ，１０ｄを順次積層配置して、誘電体ブロック本体１０を形成している。そして、便宜上各誘電体ブロックを上から順に第１〜第４誘電体ブロック１０ａ〜１０ｄと称する。
【０００８】そして、第２誘電体ブロック１０ｂと第３誘電体ブロック１０ｃ間の間隙、すなわち第３誘電体ブロック１０ｃの上面所定位置に平面略Ｌ字状の入出力端子パターン１２，１２を形成している。この入出力端子パターン１２，１２の一端１２ａ，１２ａは、誘電体ブロック本体１０の一側壁面（便宜上「前面」と称し、以後この面を基準として説明する）Ａ上に達しており、他端１２ｂ，１２ｂは、係る前面Ａに隣接する側面Ｂ，Ｃにそれぞれ達するように形成されている。また、それら両入出力端子パターン１２，１２の間には、３本の帯状の共振器内導体パターン１４，１４，１４が平行に形成されている。そしてこれら各共振器内導体パターン１４は、ともにその一端１４ａが上記入出力端子パターン１２の一端１２ａが位置する前面Ａ上に位置し、他端１４ｂが後面Ｄに向けて延長配置され、その他端１４ｂと後面Ｄとの間には所定の距離が形成されている。すなわち、この他端１４ｂが開放端となる。
【０００９】さらに、上記共振器内導体パターン１４の他端１４ｂ側の開放端側部位の上下両側に一対のアースパターン１６，１６が形成されている。このアースパターン１６，１６は、第１，第２誘電体ブロック１０ａ，１０ｂとの間並びに第３，第４誘電体ブロック１０ｃ，１０ｄとの間にそれぞれ形成しており、その形状は、細長な長方形からなり、その長方形の一方の長辺が上記誘電体ブロックの後面Ｄ上に位置すると共に、一組の短辺がそれぞれ誘電体ブロックの側面Ｂ，Ｃ上に位置するようになっている。
【００１０】そして、そのアースパターン１６と共振器内導体１４の開放端側部位とが、上下方向で見て一部オーバーラップ（重なり距離ｄ）するようにしている。これにより、共振器内導体１４とアースパターン１６との間に負荷容量Ｃが生じる。
【００１１】さらに本例では、上記入出力端子パターン１２，１２の他端１２ｂ，１２ｂの周囲を除く、誘電体ブロック本体１０のほぼ全周囲にわたって導体で囲繞し、アース層１８を形成している。そして、このアース層１８に、上記した入出力端子パターン１２，１２の一端１２ａ，１２ａ並びに共振器内導体パターン１４の一端１４ａに接続され、接地される。さらに、このアース層１８には、上記アースパターン１６も接続されている。これにより、上記負荷容量Ｃを介して共振器内導体パターン１４の他端（開放端）１４ｂがアースに接続されることになる。
【００１２】係る構成にすることにより、同図（Ｃ）に示すような等価回路からなる誘電体フィルタが構成され、本例における誘電体フィルタでは、共振器内導体パターン１４の開放端部位とアースパターン１６との間で生じる負荷容量Ｃにより、共振周波数が低くなる。よって、所望の周波数で共振させるために要する共振器内導体パターン１４の長さを短くできる。そして、この共振周波数は、共振器内導体パターン１４の開放端部位とアースパターン１６間の距離ｔ1 並びに上記重なり距離ｄにより決定される。さらに、共振器内導体パターン１４の大部分の上下には、比較的長い距離ｔ2 （２＊ｔ1 ）を隔ててアース層１８が位置するため、Ｑ値も低下しない。換言すれば、共振周波数を低下させるためには重なり距離ｄが長い方がいいが、重なり距離ｄが長くなり過ぎるとＱ値が低下して誘電体フィルタの特性が劣化する。よって、両者の調和を図りつつ重なり距離ｄ等が設定される。」（２頁２欄〜３頁４欄、段落７〜１２）
　
ハ．「【００２４】なおまた、上記した実施例では、いずれも共振器内導体の両側にアースパターンを設けた例について説明したが、本発明では、片側にのみ設けるようにしても良い。そして、係るアースパターンの形状も、上記した実施例のように細長な１枚の帯状に限られないのはいうまでもなく、任意のパターン形状とすることができ、さらには、複数に分割しても良く、また、外周囲に形成されたアース層との接続もアースパターンの一部でとれていればよく、必ずしも上記実施例のように３方でとられていなくても良いのである。
【００２５】すなわち、その一例を示すと、例えば図４のように、アースパターン１６′を複数に分割形成、すなわち、３個の小矩形状パターン１６ａから構成し、各小矩形状パターン１６ａを各共振器導体１４に対してオーバーラップ（図中ハッチング部分）させている。尚、本例では各小矩形状パターン１６ａをいずれも同一形状から構成したが、本発明はこれに限ることなく、各パターンの長さ寸法を適宜異ならせても良い。そして、オーバーラップさせる面積（距離（図１における寸法ｄ））を各パターンで替えることにより任意の共振周波数を得ることができる（尚、このようにオーバーラップする面積を異ならせる手段としては、上記した実施例に示す帯状のアースパターンの一部を突出させることによっても達成することができる。）。また、このようにアースパターンを複数に分割する場合には、図示するごとく必ずしも共振器内導体に対して１対１に対応させる必要はなく、分割された１つのアースパターンでもって複数の共振器内導体に対してオーバーラップさせるようにしても良い。」（４頁６欄、段落２４〜２５）
　
　上記引用例２の記載及び図面ならびにこの分野における技術常識を考慮すると、上記摘記事項ロ．の【０００７】、【０００８】、【００１１】の記載、上記摘記事項ハ．の記載、図１（Ａ）、図１（Ｂ）及び図４によれば、図４の誘電体フィルタは、第一、第二及び第三の小矩形状パターン１６ａを備え、前記第一、第二及び第三の小矩形状パターン１６ａは、第一、第二及び第三の共振器内導体１４とアース層１８との間に誘電体ブロックを介して配置されていると共に前記第一、第二及び第三の共振器内導体１４に対向配置され且つ前記アース層１８に電気的に接続されている。
　
　したがって、上記引用例２には、以下の発明（以下、「引用発明２」という。）が記載されている。
　
　「第一、第二及び第三の小矩形状パターン１６ａを備え、前記第一、第二及び第三の小矩形状パターン１６ａは、第一、第二及び第三の共振器内導体１４とアース層１８との間に誘電体ブロックを介して配置されていると共に前記第一、第二及び第三の共振器内導体１４に対向配置され且つ前記アース層１８に電気的に接続された誘電体フィルタ。」
　
（３）対比
　補正後の発明と引用発明１とを対比すると、引用発明１の「第一の共振素子２１」、「第二の共振素子２３」、「結合電極」、「本体」、「第一のストリップライン７１」、「第二のストリップライン７３」、「第四のストリップライン７２」、「第五のストリップライン７４」及び「アース電極」は、それぞれ、本願発明の「第１の段のストリップライン共振器」、「第２の段のストリップライン共振器」、「共振器間結合容量導体層」、「誘電体」、「第１のストリップライン導体層」、「第２のストリップライン導体層」、「第４のストリップライン導体層」、「第５のストリップライン導体層」及び「グランド導体層」に対応する構成であり、それぞれの間に実質的な差異はない。
　したがって、補正後の発明と引用発明１は、以下の点で一致ないし相違する。
　
＜一致点＞
　
　「第１及び第２の段のストリップライン共振器と、共振器間結合容量導体層とを具備した積層型誘導体フィルタであって、
　前記第１及び第２の段のストリップライン共振器は複数の誘電体層から成る誘電体と、該誘電体に設けられた第１、第２、第４及び第５のストリップライン導体層と、前記第１、第２、第４及び第５のストリップライン導体層に対向配置されたグランド導体層とを有し、
　前記第１及び第４のストリップライン導体層は誘電体層を介して互いに対向配置され、
　前記第２及び第５のストリップライン導体層は誘電体層を介して互いに対向配置され、
前記第２のストリップライン導体層は前記第１のストリップライン導体層と同一の誘電体層に配置され、
前記第５のストリップライン導体層は前記第４のストリップライン導体層と同一の誘電体層に配置され、
前記第１、第２、第４及び第５のストリップライン導体層の一端が前記グランド導体層に電気的に接続され、
前記共振器間結合容量導体層は前記第１及び第２のストリップライン導体層と前記第４及び第５のストリップライン導体層との間に誘電体層を介して配置された積層型誘電体フィルタ。」
　
＜相違点１＞
　
　補正後の発明は、「第１及び第２の段のストリップライン共振器（Ｌ１、Ｌ２）の間に配置された第３の段のストリップライン共振器（Ｌ３）」を具備し、「第３及び第６のストリップライン導体層（１５、１８）」を有するとともに、「第３及び第６のストリップライン導体層（１５，１８）は誘電体層を介して互いに対向配置され」、「第３のストリップライン導体層（１５）は第１のストリップライン導体層（１３）と同一の誘電体層に配置され」、「第６のストリップライン導体層（１８）は第４のストリップライン導体層（１６）と同一の誘電体層に配置され」、「第３及び第６のストリップライン導体層（１５、１８）の一端がグランド導体層（２２又は２５又は２２及び２５）に電気的に接続され」ているのに対し、引用発明１は、その様な構成を備えていない点。
　
＜相違点２＞
　
　「第１、第２、第３、第４、第５及び第６のストリップライン導体層」に関し、補正後の発明は、「誘電体に埋設され」ているのに対し、引用発明１は、それらが本体（誘電体）に設けられているものの、埋設されているか否か不明である点。
　
 ＜相違点３＞
　
　補正後の発明は、「第１、第２及び第３の波長短縮用導体層（３０，３１，３２）」を具備し、「第１、第２及び第３の波長短縮用導体層（３０，３１，３２）は第１、第２及び第３のストリップライン導体層（１３，１４，１５）とグランド導体層（２２）との間に誘電体層を介して配置されていると共に第１、第２及び第３のストリップライン導体層（１３，１４，１５）に対向配置され且つグランド導体層（２２）に電気的に接続され」ているのに対し、引用発明１は、その様な構成を備えていない点。
　
（４）判断
　そこで、まず、上記相違点１について検討する。
　積層型誘電体フィルタにおいて、第１及び第２の段のストリップライン共振器の間に配置された第３の段のストリップライン共振器を備えるものとすることは、例えば、上記引用例１（図２）及び引用例２にも開示されているように周知であり、引用発明１において周知技術を適用することは当業者であれば容易に成し得ることであり、その際、「第３及び第６のストリップライン導体層（１５、１８）」を有するとともに、「第３及び第６のストリップライン導体層（１５，１８）は誘電体層を介して互いに対向配置され」、「第３のストリップライン導体層（１５）は第１のストリップライン導体層（１３）と同一の誘電体層に配置され」、「第６のストリップライン導体層（１８）は第４のストリップライン導体層（１６）と同一の誘電体層に配置され」、「第３及び第６のストリップライン導体層（１５、１８）の一端がグランド導体層（２２又は２５又は２２及び２５）に電気的に接続され」る構成とすることは当然の帰結といえる。
　
　次に、相違点２について検討する。
　積層型誘電体フィルタにおいて、ストリップライン導体層を誘電体に埋設することは、例えば、特開平８−５６１０３号公報の従来の技術（段落４）として示されるように周知であり、引用発明１において周知技術を適用して、補正後の発明のように構成することは当業者であれば容易に成し得ることである。
　
　次に、相違点３について検討する。
　引用発明２の「小矩形状パターン１６ａ」、「共振器内導体１４」、「誘電体ブロック」、「アース層１８」及び「誘電体フィルタ」は、補正後の発明の「波長短縮用導体層」、「ストリップライン導体層」、「誘電体層」、「グランド導体層」及び「積層型誘電体フィルタ」に相当する。よって、引用発明２は、
　「第１、第２及び第３の波長短縮用導体層を備え、前記第１、第２及び第３の波長短縮用導体層は、第１、第２及び第３のストリップライン導体層とグランド導体層との間に誘電体層を介して配置されていると共に前記第１、第２及び第３のストリップライン導体層に対向配置され且つグランド導体層に電気的に接続された積層型誘電体フィルタ。」
と表現することができる。
　そして、引用発明１に引用発明２を採用することに特段の阻害要因は見あたらないから、引用発明１に引用発明２を適用して、補正後の発明のように構成することは当業者であれば容易に成し得ることである。
　
　そして、補正後の発明の作用効果も、引用発明１、２及び周知技術から当業者が容易に予測できる範囲のものである。
　
　以上のとおり、補正後の発明は引用発明１、２及び周知技術に基づいて容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４．結語
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項の規定により準用する特許法第１２６条第５項の規定に適合していない。
　したがって、本件補正は、特許法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成１８年５月１９日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年２月６日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「第１及び第２の段のストリップライン共振器（Ｌ１、Ｌ２、）と、前記第１及び第２の段のストリップライン共振器（Ｌ１、Ｌ２）の間に配置された第３の段のストリップライン共振器（Ｌ３）と、第１、第２及び第３の波長短縮用導体層（３０，３１，３２）と共振器間結合容量導体層（33ａ，３３ｂ）とを具備した積層型誘導体フィルタであって、
　前記第１、第２及び第３の段のストリップライン共振器（Ｌ１、Ｌ２、Ｌ３）は複数の誘電体層から成る誘電体（２）と、該誘電体（２）に埋設された少なくとも第１、第２、第３、第４、第５及び第６のストリップライン導体層（１３，１４，１５、１６、１７、１８）と、前記第１、第２、第３、第４、第５及び第６のストリップライン導体層に対向配置されたグランド導体層（２２又は２５又は２２及び２５）とを有し、
　前記第１及び第４のストリップライン導体層（１３、１６）は誘電体層を介して互いに対向配置され、
　前記第２及び第５のストリップライン導体層（１４，１７）は誘電体層を介して互いに対向配置され、
前記第３及び第６のストリップライン導体層（１５，１８）は誘電体層を介して互いに対向配置され、
前記第２及び第３のストリップライン導体層（１４、１５）は前記第１のストリップライン導体層（１３）と同一の誘電体層に配置され、
前記第５及び第６のストリップライン導体層（１７，１８）は前記第４のストリップライン導体層（１６）と同一の誘電体層に配置され、
前記第１、第２、第３、第４、第５及び第６のストリップライン導体層（１３，１４，１５、１６、１７、１８）の一端が前記グランド導体層（２２又は２５又は２２及び２５）に電気的に接続され、
前記第１、第２及び第３の波長短縮用導体層（３０，３１，３２）は前記第１、第２及び第３のストリップライン導体層（１３，１４，１５）に対向配置され且つ前記グランド導体層（２２又は２５又は２２及び２５）に電気的に接続され且つ積層方向において前記第１、第２及び第３のストリップライン導体層（１３，１４，１５）と前記第４、第５及び第６のストリップライン導体層（１６、１７、１８）との間よりも外側の誘電体層に配置され、
前記共振器間結合容量導体層（33ａ，３３ｂ）は前記第１、第２及び第３のストリップライン導体層（１３，１４，１５）と前記第４、第５及び第６のストリップライン導体層（１６、１７、１８）との間の誘電体層に配置されていることを特徴とする積層型誘電体フィルタ。」
　
２．引用発明
　引用発明は、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項中の「（２）引用発明」の項で認定したとおりである。
　
３．対比・判断
　本願発明は上記補正後の発明から当該本件補正に係る限定を省いたものである。
　そうすると、本願発明の構成に当該本件補正に係る限定を付加した補正後の発明が、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明１、２及び周知技術に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、引用発明１、２及び周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。