(57)【要約】  ＬＣフィルタの挿入損失を低減する。本発明の実施の形態に係るＬＣフィルタ（１）は、第１ＬＣ共振器（ＬＣ２），第２ＬＣ共振器（ＬＣ３）を備える。ＬＣ共振器（ＬＣ２），第２ＬＣ共振器（ＬＣ３）は、第１インダクタ（Ｌ２）および第２インダクタ（Ｌ３）をそれぞれ含む。第１インダクタ（Ｌ２）の巻回軸方向から平面視したとき、第１インダクタ（Ｌ２）によって形成される空芯部は、第２インダクタ（Ｌ３）によって形成される空芯部と一致していない。ＬＣフィルタ（１）は、バイパス導体（ＢＰ１）をさらに備える。バイパス導体（ＢＰ１）は、第１インダクタ（Ｌ２）の一方端と他方端との間の第１インダクタ（Ｌ２）の中間部と第２インダクタ（Ｌ３）の一方端と他方端との間の第２インダクタ（Ｌ３）の中間部とを接続する。
2018092442.tif 000002
【特許請求の範囲】
【請求項１】
ＬＣフィルタであって、
第１インダクタを含む第１ＬＣ共振器と、
第２インダクタを含む第２ＬＣ共振器とを備え、
前記第１インダクタの巻回軸方向から平面視したとき、前記第１インダクタによって形成される空芯部は、前記第２インダクタによって形成される空芯部と一致しておらず、
前記ＬＣフィルタは、前記第１インダクタの一方端と他方端との間の前記第１インダクタの中間部と前記第２インダクタの一方端と他方端との間の前記第２インダクタの中間部とを接続するバイパス導体をさらに備える、ＬＣフィルタ。
【請求項２】
前記第１インダクタの巻回軸方向から平面視したとき、前記第１インダクタによって形成される空芯部は、前記第２インダクタによって形成される空芯部と重なっていない、請求項１に記載のＬＣフィルタ。
【請求項３】
ＬＣフィルタであって、
第１インダクタと、前記第１インダクタの一端と第１ノードで接続された第１キャパシタとを含む第１ＬＣ共振器と、
第２インダクタと、前記第２インダクタの一端と第２ノードで接続された第２キャパシタとを含む第２ＬＣ共振器とを備え、
前記第１インダクタの巻回軸方向から平面視したとき、前記第１ノードを始点とする前記第１インダクタの巻回方向は、前記第２ノードを始点とする前記第２インダクタの巻回方向とは逆であり、
前記ＬＣフィルタは、前記第１インダクタの一方端と他方端との間の前記第１インダクタの中間部と前記第２インダクタの一方端と他方端との間の前記第２インダクタの中間部とを接続するバイパス導体をさらに備える、ＬＣフィルタ。
【請求項４】
前記バイパス導体は、前記第１インダクタの巻回軸方向から平面視したとき前記第１インダクタによって形成される空芯部と重なっていないとともに、前記第２インダクタの巻回軸方向から平面視したとき前記第２インダクタによって形成される空芯部と重なっていない、請求項１〜３のいずれか１項に記載のＬＣフィルタ。
【請求項５】
前記ＬＣフィルタは、複数の誘電体層が積層方向に積層された積層フィルタであって、
前記第１インダクタは、
前記積層方向に直交する第１方向に沿うように伸びる第１線路導体パターンと、
前記第１線路導体パターンから前記積層方向に沿う第２方向に伸びる第１および第２ビア導体パターンとを含み、
前記第２インダクタは、
前記第１方向に沿うように伸びる第２線路導体パターンと、
前記第２線路導体パターンから前記第２方向に伸びる第３および第４ビア導体パターンとを含み、
前記バイパス導体は、
前記第１線路導体パターンから前記第２方向とは逆方向の第３方向に伸びる第５ビア導体パターンと、
前記第２線路導体パターンから前記第３方向に伸びる第６ビア導体パターンと、
前記第５ビア導体パターンと前記第６ビア導体パターンとを接続する第３線路導体パターンとを含む、請求項４に記載のＬＣフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣフィルタに関する。
【背景技術】
【０００２】
従来から、ＬＣ共振器を含むＬＣフィルタが知られている。たとえば国際公開第２００７／１１９３５６号（特許文献１）には、複数の誘電体層が積層された積層体の内部に、複数のＬＣ並列共振器が並置された積層帯域通過フィルタが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００７／１１９３５６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されている積層帯域通過フィルタ（バンドパスフィルタ）に含まれるＬＣ並列共振器は、複数の誘電体層の積層方向と直交する方向に沿う線路導体パターンと、当該線路導体パターンから積層方向に伸びる２つのビア導体パターンとにより、巻回軸のまわりに巻回されるように形成されたループ状のインダクタを含む。隣接する２つのＬＣ並列共振器にそれぞれ含まれるインダクタの間には、磁気結合が生じる。磁気結合とは、一方のインダクタに流れる電流の変化に伴ってインダクタ間の磁束が変化し、他方のインダクタに誘導起電力が生じるという、磁束を介した結合である。磁気結合が強いと、インダクタ間の信号伝達が促進されるため、バンドパスフィルタの帯域が広がり、その結果、挿入損失が低減する。【０００５】
インダクタ間に生じる磁気結合は、インダクタの巻回軸方向から平面視したとき、（１）２つのインダクタによってそれぞれ囲まれる領域（以下では空芯部ともいう。）が重なっており、かつ、（２）２つのインダクタの向きが同じ場合に強くなる。インダクタの向きとは、ＬＣ共振器に含まれるインダクタの一端とキャパシタとの接続ノードを始点とするインダクタの巻回方向を意味する。【０００６】
インダクタ間に生じる磁気結合を強くするためには、（１）および（２）を満たすような配置とすればよい。しかし、ＬＣフィルタに求められる特性から意図的に上記（１）および（２）の一方または双方を満たさないようにしたり、あるいはＬＣフィルタの設計上の制約から、上記（１）および（２）の一方または双方を満たすことが不可能な場合がある。たとえば、国際公開第２００７／１１９３５６号（特許文献１）に開示されている積層帯域通過フィルタにおいては、減衰極における減衰量を大きくするため、隣接する２つのＬＣ並列共振器に含まれるそれぞれのインダクタの向きを逆にして、インダクタ間の磁気結合を意図的に弱めている。【０００７】
インダクタ間の磁気結合が弱いと、インダクタ間の信号伝達が抑制されて、ＬＣフィルタの挿入損失が増加する可能性がある。【０００８】
本発明は上記のような課題を解決するためになされたものであり、その目的は、ＬＣフィルタの挿入損失を低減することである。
【課題を解決するための手段】
【０００９】
本発明の第１の局面に係るＬＣフィルタは、第１および第２ＬＣ共振器を備える。第１および第２ＬＣ共振器は、第１および第２インダクタをそれぞれ含む。第１インダクタの巻回軸方向から平面視したとき、第１インダクタによって形成される空芯部は、第２インダクタによって形成される空芯部と一致していない。ＬＣフィルタは、バイパス導体をさらに備える。バイパス導体は、第１インダクタの一方端と他方端との間の第１インダクタの中間部と第２インダクタの一方端と他方端との間の第２インダクタの中間部とを接続する。【００１０】
本発明の第２の局面に係るＬＣフィルタは、第１および第２ＬＣ共振器を備える。第１ＬＣ共振器は、第１インダクタと、第１インダクタの一端と第１ノードで接続された第１キャパシタとを含む。第２ＬＣ共振器は、第２インダクタと、第２インダクタの一端と第２ノードで接続された第２キャパシタとを含む。第１インダクタの巻回軸方向から平面視したとき、第１ノードを始点とする第１インダクタの巻回方向は、第２ノードを始点とする第２インダクタの巻回方向とは逆である。ＬＣフィルタは、バイパス導体をさらに備える。バイパス導体は、第１インダクタの一方端と他方端との間の第１インダクタの中間部と第２インダクタの一方端と他方端との間の第２インダクタの中間部とを接続する。
【発明の効果】
【００１１】
本発明に係るＬＣフィルタによれば、第１インダクタと第２インダクタとを結合するバイパス導体により、磁気結合による信号伝達が補われる。その結果、ＬＣフィルタの挿入損失を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係るＬＣフィルタの一例であるバンドパスフィルタの回路図である。
【図２】図１のバンドパスフィルタの外観斜視図である。
【図３】図１のバンドパスフィルタの積層構造の一例を示す分解斜視図である。
【図４】図３に示される積層構造において２つのインダクタに関する導体パターンを示す図である。
【図５】図４に示される導体パターンをＹ軸方向から平面視した図である。
【図６】図３に示される積層構造においてバイパス導体で接続されている２つのインダクタに関する導体パターンを示す図である。
【図７】図６に示される導体パターンをＹ軸方向から平面視した図である。
【図８】実施の形態１に係るバンドパスフィルタの減衰特性のシミュレーション結果を示す図である。
【図９】実施の形態２におけるバイパス導体で接続されている２つのインダクタに関する導体パターンをＹ軸方向から平面視した図である。
【図１０】実施の形態２に係るバンドパスフィルタの減衰特性のシミュレーション結果と、実施の形態１に係るバンドパスフィルタの減衰特性のシミュレーション結果とを併せて示す図である。
【図１１】バイパス導体に含まれる線路導体パターンとバイパス導体で接続されているインダクタに含まれる線路導体パターンとの距離を３段階に変化させた場合のそれぞれの減衰特性のシミュレーション結果を併せて示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
【００１４】
［実施の形態１］
図１は、実施の形態１に係るＬＣフィルタの一例であるバンドパスフィルタ１の回路図である。図１に示されるように、バンドパスフィルタ１は、入出力端子Ｐ１，Ｐ２と、ＬＣ並列共振器ＬＣ１〜ＬＣ４と、キャパシタＣ１２，Ｃ３４，Ｃ１４と、バイパス導体ＢＰ１とを備える。
【００１５】
ＬＣ並列共振器ＬＣ１〜ＬＣ４は、入出力端子Ｐ１とＰ２との間に、この順に配置されている。ＬＣ並列共振器ＬＣ１およびＬＣ２が隣接し、ＬＣ並列共振器ＬＣ２およびＬＣ３が隣接し、ＬＣ並列共振器ＬＣ３およびＬＣ４が隣接している。
【００１６】
ＬＣ並列共振器ＬＣ１は、インダクタＬ１とキャパシタＣ１とを含む。ＬＣ並列共振器ＬＣ２は、インダクタＬ２とキャパシタＣ２とを含む。ＬＣ並列共振器ＬＣ３は、インダクタＬ３とキャパシタＣ３とを含む。ＬＣ並列共振器ＬＣ４は、インダクタＬ４とキャパシタＣ４とを含む。
【００１７】
インダクタＬ１およびキャパシタＣ１の各一方端は入出力端子Ｐ１に接続されている。インダクタＬ１およびキャパシタＣ１の各他方端は、接地されている。
【００１８】
キャパシタＣ１２の一方端は、インダクタＬ１およびキャパシタＣ１の各一方端に接続されている。キャパシタＣ１２の他方端は、インダクタＬ２およびキャパシタＣ２の各一方端に接続されている。インダクタＬ２およびキャパシタＣ２の各他方端は接地されている。インダクタＬ１とＬ２との間には、磁気結合Ｍ１２が生じる。
【００１９】
インダクタＬ３およびキャパシタＣ３の各一方端は、キャパシタＣ３４の一方端に接続されている。インダクタＬ３およびキャパシタＣ３の各他方端は接地されている。インダクタＬ３は、インダクタＬ２と共通化されている部分を含んでおらず、インダクタＬ２と別個のインダクタである。インダクタＬ２とＬ３との間には、磁気結合Ｍ２３が生じる。
【００２０】
バイパス導体ＢＰ１は、インダクタＬ２の一方端と他方端との間のインダクタＬ２の中間部に位置するノードＭＰ２と、インダクタＬ３の一方端と他方端との間のインダクタＬ３の中間部に位置するノードＭＰ３とを接続している。インダクタＬ２の中間部は、インダクタＬ２の一方端および他方端を含まない。同様に、インダクタＬ３の中間部は、インダクタＬ３の一方端および他方端を含まない。
【００２１】
キャパシタＣ３４の他方端は、インダクタＬ４およびキャパシタＣ４の各一方端に接続されている。インダクタＬ４およびキャパシタＣ４の各一方端は、入出力端子Ｐ２に接続されている。インダクタＬ４およびキャパシタＣ４の各他方端は、接地されている。インダクタＬ３とＬ４との間には、磁気結合Ｍ３４が生じる。
【００２２】
キャパシタＣ１４の一方端は、入出力端子Ｐ１に接続されている。キャパシタＣ１４の他方端は、入出力端子Ｐ２に接続されている。
【００２３】
以下では、バンドパスフィルタ１を複数の誘電体の積層体として構成する場合について説明する。図２は、図１のバンドパスフィルタ１の外観斜視図である。図２に示されるように、積層方向（バンドパスフィルタ１の高さ方向）をＺ軸方向とする。バンドパスフィルタ１の長辺（幅）方向をＸ軸方向とする。バンドパスフィルタ１の短辺（奥行）方向をＹ軸方向とする。Ｘ軸、Ｙ軸、およびＺ軸は互いに直交している。
【００２４】
バンドパスフィルタ１はたとえば直方体状である。積層方向に垂直な方向に沿うバンドパスフィルタ１の面を底面ＢＦおよび上面ＵＦとする。積層方向に平行な方向に沿う面のうちＺＸ平面に沿う面を側面ＳＦ１およびＳＦ３とする。積層方向に沿う面のうちＹＺ平面に沿う面を側面ＳＦ２およびＳＦ４とする。
【００２５】
底面ＢＦには、入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤが形成されている。入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤは、たとえば底面ＢＦに平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。
【００２６】
上面ＵＦには、方向識別マークＤＭが形成されている。方向識別マークＤＭは、バンドパスフィルタ１の実装時の向きを識別するために用いられる。
【００２７】
図３は、図１のバンドパスフィルタ１の積層構造の一例を示す分解斜視図である。図３に示されるように、バンドパスフィルタ１は、複数の誘電体層Ｌｙｒ１〜Ｌｙｒ１６をＺ軸方向に積層した積層体である。誘電体層Ｌｙｒ１を底面ＢＦ側、誘電体層Ｌｙｒ１６を上面ＵＦ側として、誘電体層Ｌｙｒ１〜Ｌｙｒ１６の順にＺ軸方向に積層されている。図３においては、誘電体層間の接続関係を見易くするため、円柱状のビア導体パターンを点線で描いている。
【００２８】
誘電体層Ｌｙｒ１の底面ＢＦには、既に説明したように入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤが形成されている。誘電体層Ｌｙｒ１にはさらに、キャパシタ導体パターン１１，１３および接地導体パターン１２が形成されている。キャパシタ導体パターン１１と入出力端子Ｐ１とは、ビア導体パターンＶ１１およびＶ１２の各々によって接続されている。接地導体パターン１２と接地電極ＧＮＤとは、ビア導体パターンＶ１３〜Ｖ１５の各々によって接続されている。キャパシタ導体パターン１３と入出力端子Ｐ２とは、ビア導体パターンＶ１６，Ｖ１７の各々によって接続されている。
【００２９】
誘電体層Ｌｙｒ２には、接地導体パターン２１が形成されている。接地導体パターン２１と接地導体パターン１２とは、ビア導体パターンＶ２１およびＶ２２の各々によって接続されている。キャパシタ導体パターン１１と接地導体パターン２１とは、キャパシタＣ１を形成している。キャパシタ導体パターン１３と接地導体パターン２１とは、キャパシタＣ４を形成している。
【００３０】
誘電体層Ｌｙｒ３には、キャパシタ導体パターン３１，３２が形成されている。キャパシタ導体パターン３１と接地導体パターン２１とはキャパシタＣ２を形成している。キャパシタ導体パターン３２と接地導体パターン２１とはキャパシタＣ３を形成している。
【００３１】
誘電体層Ｌｙｒ４には、キャパシタ導体パターン４１が形成されている。誘電体層Ｌｙｒ５には、キャパシタ導体パターン５１，５２が形成されている。キャパシタ導体パターン５１とキャパシタ導体パターン１１とは、ビア導体パターンＶ５１によって接続されている。キャパシタ導体パターン５２と１３とは、ビア導体パターンＶ５２によって接続されている。キャパシタ導体パターン４１，５１，５２は、キャパシタＣ１４を形成している。
【００３２】
誘電体層Ｌｙｒ６には、キャパシタ導体パターン６１，６２が形成されている。キャパシタ導体パターン６１とキャパシタ導体パターン３１とは、ビア導体パターンＶ１５１によって接続されている。キャパシタ導体パターン６２とキャパシタ導体パターン３２とは、ビア導体パターンＶ１５８によって接続されている。キャパシタ導体パターン６１，５１はキャパシタＣ１２を形成している。キャパシタ導体パターン６２，５２はキャパシタＣ３４を形成している。
【００３３】
誘電体層Ｌｙｒ９には、線路導体パターン９１が形成されている。線路導体パターン９１は、ビア導体パターンＶ１５２とＶ１５７とを接続している。線路導体パターン９１およびビア導体パターンＶ１５２，Ｖ１５７は、バイパス導体ＢＰ１を形成している。
【００３４】
誘電体層Ｌｙｒ１０には、線路導体パターン１０１，１０２が形成されている。線路導体パターン１０１とキャパシタ導体パターン５１とは、ビア導体パターンＶ１２１によって接続されている。線路導体パターン１０１と接地導体パターン２１とは、ビア導体パターンＶ１２２によって接続されている。線路導体パターン１０２と接地導体パターン２１とは、ビア導体パターンＶ１２３によって接続されている。線路導体パターン１０２とキャパシタ導体パターン５２とは、ビア導体パターンＶ１２４によって接続されている。
【００３５】
誘電体層Ｌｙｒ１１には、線路導体パターン１１１，１１２が形成されている。線路導体パターン１１１と線路導体パターン１０１とは、ビア導体パターンＶ１２１およびＶ１２２の各々によって接続されている。線路導体パターン１１２と線路導体パターン１０２とは、ビア導体パターンＶ１２３およびＶ１２４の各々によって接続されている。
【００３６】
誘電体層Ｌｙｒ１２には、線路導体パターン１２１，１２２が形成されている。線路導体パターン１２１と１１１とは、ビア導体パターンＶ１２１およびＶ１２２の各々によって接続されている。線路導体パターン１２２と１１２とは、ビア導体パターンＶ１２３およびＶ１２４の各々によって接続されている。
【００３７】
誘電体層Ｌｙｒ１３には、線路導体パターン１３１，１３２が形成されている。線路導体パターン１３１とキャパシタ導体パターン６１とは、ビア導体パターンＶ１５１によって接続されている。線路導体パターン１３１と線路導体パターン９１とは、ビア導体パターンＶ１５２によって接続されている。線路導体パターン１３１と接地導体パターン２１とは、ビア導体パターンＶ１５３，Ｖ１５４によって接続されている。線路導体パターン１３２と接地導体パターン２１とは、ビア導体パターンＶ１５５，Ｖ１５６によって接続されている。線路導体パターン１３２と線路導体パターン９１とは、ビア導体パターンＶ１５７によって接続されている。線路導体パターン１３２とキャパシタ導体パターン６２とは、ビア導体パターンＶ１５８によって接続されている。
【００３８】
誘電体層Ｌｙｒ１４には、線路導体パターン１４１，１４２が形成されている。線路導体パターン１４１と１３１とは、ビア導体パターンＶ１５１〜Ｖ１５４の各々によって接続されている。線路導体パターン１４２と１３２とは、ビア導体パターンＶ１５５〜Ｖ１５８によって接続されている。
【００３９】
誘電体層Ｌｙｒ１５には、線路導体パターン１５１，１５２が形成されている。線路導体パターン１５１と１４１とは、ビア導体パターンＶ１５１〜Ｖ１５４の各々によって接続されている。線路導体パターン１５２と１４２とは、ビア導体パターンＶ１５５〜Ｖ１５８によって接続されている。
【００４０】
誘電体層Ｌｙｒ１６の上面ＵＦには、既に説明したように方向識別マークＤＭが形成されている。
【００４１】
以下では、図３に示されるバンドパスフィルタ１の積層構造において、図４〜図７を参照しながら、インダクタＬ１〜Ｌ４がどのように形成されているかを説明する。図４は、図３に示される積層構造においてインダクタＬ１，Ｌ４に関する導体パターンを示す図である。図５は、図４に示される導体パターンをＹ軸方向から平面視した図である。
【００４２】
図４および図５に示されるように、インダクタＬ１は、ビア導体パターンＶ１２１，線路導体パターン１０１，１１１，１２１，ビア導体パターンＶ１２２によって形成されている。インダクタＬ１は、ビア導体パターンＶ１２１とキャパシタ導体パターン５１との接続ノードＳＰ１を始点として、Ｙ軸に沿う巻回軸ＷＡ１のまわりに、ビア導体パターンＶ１２１，線路導体パターン１２１（１０１，１１１），ビア導体パターンＶ１２２の順にたどる巻回方向に巻回されるように形成されている。ビア導体パターンＶ１２１，線路導体パターン１２１（１０１，１１１），ビア導体パターンＶ１２２は、空芯部ＡＣ１を形成している。
【００４３】
インダクタＬ４は、ビア導体パターンＶ１２４，線路導体パターン１０２，１１２，１２２，ビア導体パターンＶ１２３によって形成されている。インダクタＬ４は、ビア導体パターンＶ１２４とキャパシタ導体パターン５２との接続ノードＳＰ４を始点として、Ｙ軸に沿う巻回軸ＷＡ４のまわりに、ビア導体パターンＶ１２４，線路導体パターン１２２（１０２，１１２），ビア導体パターンＶ１２３の順にたどる巻回方向に巻回されるように形成されている。ビア導体パターンＶ１２４，線路導体パターン１２２（１０２，１１２），ビア導体パターンＶ１２３は、空芯部ＡＣ４を形成している。
【００４４】
図６は、図３に示される積層構造においてバイパス導体ＢＰ１で接続されているインダクタＬ２，Ｌ３に関する導体パターンを示す図である。図７は、図６に示される導体パターンをＹ軸方向から平面視した図である。
【００４５】
図６および図７に示されるように、インダクタＬ２は、ビア導体パターンＶ１５１，線路導体パターン１３１，１４１，１５１，ビア導体パターンＶ１５３，Ｖ１５４によって形成されている。インダクタＬ２は、ビア導体パターンＶ１５１とキャパシタ導体パターン６１との接続ノードＳＰ２を始点として、Ｙ軸に沿う巻回軸ＷＡ２のまわりに、ビア導体パターンＶ１５１，線路導体パターン１５１（１３１，１４１），ビア導体パターンＶ１５３（Ｖ１５４）の順にたどる巻回方向に巻回されるように形成されている。ビア導体パターンＶ１５１，線路導体パターン１５１（１３１，１４１），ビア導体パターンＶ１５３（Ｖ１５４）は、空芯部ＡＣ２を形成している。
【００４６】
インダクタＬ３は、ビア導体パターンＶ１５８，線路導体パターン１３２，１４２，１５２，ビア導体パターンＶ１５５，Ｖ１５６によって形成されている。インダクタＬ３は、インダクタＬ２の構成要素（ビア導体パターンＶ１５１，線路導体パターン１３１，１４１，１５１，ビア導体パターンＶ１５３，Ｖ１５４）を含んでおらず、既に説明したようにインダクタＬ２とは別個のインダクタである。インダクタＬ３は、ビア導体パターンＶ１５８とキャパシタ導体パターン６２との接続ノードＳＰ３を始点として、Ｙ軸に沿う巻回軸ＷＡ３のまわりに、ビア導体パターンＶ１５８，線路導体パターン１５２（１３２，１４２），ビア導体パターンＶ１５６の順にたどる巻回方向に巻回されるように形成されている。ビア導体パターンＶ１５８，線路導体パターン１５２（１３２，１４２），ビア導体パターンＶ１５６は、空芯部ＡＣ３を形成している。
【００４７】
図５および図７を参照しながら、Ｙ軸方向から平面視したとき、インダクタＬ１の空芯部ＡＣ１の一部とインダクタＬ２の空芯部ＡＣ２の一部は重なっているとともに、インダクタＬ１の巻回方向とインダクタＬ２の巻回方向とは同じである。同様に、インダクタＬ３の空芯部ＡＣ３の一部とインダクタＬ４の空芯部ＡＣ４の一部は重なっているとともに、インダクタＬ３の巻回方向とインダクタＬ４の巻回方向とは同じである。
【００４８】
一方、図７に示されるように、Ｙ軸方向から平面視したとき、インダクタＬ２およびＬ３によってそれぞれ形成される空芯部ＡＣ２，ＡＣ３は一致しておらず、他方の空芯部と重なっていない。そのため、インダクタＬ２，Ｌ３の間に生じる磁気結合Ｍ２３は、インダクタＬ１，Ｌ２の間に生じる磁気結合Ｍ１２およびインダクタＬ３，Ｌ４の間の生じる磁気結合Ｍ３４よりも弱くなり得る。その結果、入出力端子Ｐ１，Ｐ２の間の信号伝達において磁気結合Ｍ２３がボトルネックとなり、挿入損失が大きくなってしまう可能性がある。
【００４９】
そこで実施の形態１においては、図７に示されるように、インダクタＬ２の一方端と他方端との間のインダクタＬ２の中間部に位置するノードＭＰ２とインダクタＬ３の一方端と他方端との間のインダクタＬ３の中間部に位置するノードＭＰ３とを、バイパス導体ＢＰ１（ビア導体パターンＶ１５２，線路導体パターン９１，ビア導体パターンＶ１５７）によって接続する。このようにインダクタＬ２とＬ３とをバイパス導体ＢＰ１によって直接に接続することにより、磁気結合による信号伝達が、バイパス導体ＢＰ１を介して行なわれる信号伝達によって補われ、バンドパスフィルタ１の通過帯域が広がる。その結果、バンドパスフィルタ１の挿入損失を低減することができる。
【００５０】
図８は、実施の形態１に係るバンドパスフィルタ１の減衰特性ＩＬ１０のシミュレーション結果を示す図である。図８において縦軸の減衰量（ｄＢ）はマイナスの値として示されている。減衰量の絶対値が大きいほど挿入損失は大きい。図１０および図１１においても同様である。図８に示されるように、周波数ｆ１を含む周波数帯域においてバンドパスフィルタ１の挿入損失が極小となり、通過帯域の広域化が実現されている。
【００５１】
以上、実施の形態１に係るＬＣフィルタによれば、２つのインダクタを結合するバイパス導体により、当該２つのインダクタ間の磁気結合による信号伝達が補われる。その結果、ＬＣフィルタの挿入損失を低減することができる。
【００５２】
［実施の形態２］
実施の形態１においては、図５および図７からわかるように、バイパス導体ＢＰ１がインダクタＬ１〜Ｌ４のそれぞれの空芯部ＡＣ１〜ＡＣ４と重なっている。そのため、空芯部ＡＣ１〜ＡＣ４に発生した磁束がバイパス導体ＢＰ１によって妨げられ、バイパス導体ＢＰ１に渦電流が発生する。その結果、バイパス導体ＢＰ１に熱（渦電流損）が発生し、バイパス導体ＢＰ１による挿入損失の低減という効果が想定よりも小さくなる可能性がある。
【００５３】
そこで実施の形態２においては、バイパス導体がＬＣフィルタに含まれるインダクタの空芯部に重ならないように配置する。バイパス導体をこのように配置することにより、バイパス導体における渦電流の発生を抑制することができ、挿入損失を実施の形態１よりもさらに低減することができる。
【００５４】
実施の形態２と実施の形態１との違いは、バイパス導体の配置である。それ以外の構成については同様であるため説明を繰り返さない。
【００５５】
図９は、実施の形態２においてバイパス導体ＢＰ２で接続されているインダクタＬ２，Ｌ３に関する導体パターンをＹ軸方向から平面視した図である。図９に示されるように、実施の形態２においてバイパス導体ＢＰ２は、実施の形態１のバイパス導体ＢＰ１に含まれる線路導体パターン９１およびビア導体パターンＶ１５２，Ｖ１５７に代わり、線路導体パターン２９１，ビア導体パターンＶ２５２，Ｖ２５７をそれぞれ含む。線路導体パターン２９１は、線路導体パターン１５１，１５２と上面ＵＦとの間に配置されている。ビア導体パターンＶ２５２，Ｖ２５７は、それぞれ線路導体パターン１５１，１５２から上面ＵＦへ向かって伸びている。
【００５６】
インダクタＬ１〜Ｌ４の各空芯部ＡＣ１〜ＡＣ４は、線路導体パターン１５１，１５２と底面ＢＦとの間に形成されている。一方、バイパス導体ＢＰ２に含まれる線路導体パターン２９１，ビア導体パターンＶ２５２，Ｖ２５７は、いずれも線路導体パターン１５１，１５２と上面ＵＦとの間に配置されている。そのため、バイパス導体ＢＰ２は、空芯部ＡＣ１〜ＡＣ４のいずれとも重ならない。
【００５７】
図１０は、実施の形態２に係るバンドパスフィルタ２の減衰特性ＩＬ２０のシミュレーション結果と、実施の形態１に係るバンドパスフィルタ１の減衰特性ＩＬ１０のシミュレーション結果とを併せて示す図である。図１０に示される周波数帯域において、バンドパスフィルタ２の挿入損失は、バンドパスフィルタ１の挿入損失よりも小さい。
【００５８】
再び図９を参照して、バイパス導体ＢＰ２に含まれる線路導体パターン２９１とインダクタＬ２に含まれる線路導体パターン１５２（またはインダクタＬ１に含まれる線路導体パターン１５１）との距離Ｄ２０を大きくすることにより、線路導体パターン２９１と空芯部ＡＣ１〜ＡＣ４それぞれとの距離が大きくなる。そのため、空芯部ＡＣ１〜ＡＣ４に発生する磁束がバイパス導体ＢＰ２によって妨げられる程度が小さくなり、バイパス導体ＢＰ２に発生する渦電流がさらに小さくなる。その結果、バンドパスフィルタ２の挿入損失をさらに小さくすることができる。
【００５９】
図１１は、バイパス導体ＢＰ２に含まれる線路導体パターン２９１とインダクタＬ２に含まれる線路導体パターン１５２との距離Ｄ２０を３段階に変化させた場合のそれぞれの減衰特性ＩＬ２０〜ＩＬ２２のシミュレーション結果を併せて示す図である。距離Ｄ２０は、減衰特性ＩＬ２１，ＩＬ２０，ＩＬ２２の順に大きい。図１１に示されるように、周波数ｆ１付近において距離Ｄ２０が大きくなるほど挿入損失が小さい。
【００６０】
以上、実施の形態２に係るＬＣフィルタによれば、実施の形態１と同様に２つのインダクタを結合するバイパス導体により、当該２つのインダクタ間の磁気結合による信号伝達が補われる。その結果、ＬＣフィルタの挿入損失を低減することができる。
【００６１】
また、実施の形態２においては、バイパス導体がＬＣフィルタに含まれるインダクタの空芯部と重ならないため、ＬＣフィルタの挿入損失を実施の形態１よりもさらに低減することができる。
【００６２】
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６３】
１，２  バンドパスフィルタ、１１，１３，３１，３２，４１，５１，５２，６１，６２  キャパシタ導体パターン、１２，２１  接地導体パターン、９１，１０１，１０２，１１１，１１２，１２１，１２２，１３１，１３２，１４１，１４２，１５１，１５２，２９１  線路導体パターン、ＢＰ１，ＢＰ２  バイパス導体、Ｃ１〜Ｃ４，Ｃ１２，Ｃ１４，Ｃ３４  キャパシタ、ＤＭ  方向識別マーク、ＧＮＤ  接地電極、Ｌ１〜Ｌ４  インダクタ、ＬＣ１〜ＬＣ４  並列共振器、Ｌｙｒ１〜Ｌｙｒ１６  誘電体層、Ｐ１，Ｐ２  入出力端子、Ｖ１１，Ｖ１３，Ｖ１５，Ｖ１６，Ｖ１７，Ｖ２１，Ｖ５１，Ｖ５２，Ｖ１２１〜Ｖ１２４，Ｖ１５１〜Ｖ１５８，Ｖ２５２，Ｖ２５７  ビア導体パターン。
【図１】
2018092442.tif 000003
【図２】
2018092442.tif 000004
【図３】
2018092442.tif 000005
【図４】
2018092442.tif 000006
【図５】
2018092442.tif 000007
【図６】
2018092442.tif 000008
【図７】
2018092442.tif 000009
【図８】
2018092442.tif 000010
【図９】
2018092442.tif 000011
【図１０】
2018092442.tif 000012
【図１１】
2018092442.tif 000013
【手続補正書】
【提出日】平成31年4月16日(2019.4.16)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2018092442.tif 000014
【国際調査報告】
2018092442.tif 000015
2018092442.tif 000016
2018092442.tif 000017