(57)【要約】第１活性領域１１、第２活性領域１２及び制御電極６０が重なった複合型トランジスタは、第１電極６１、第２電極６２及び第３電極６３を備えており；第１活性領域１１から延在する第１Ａ延在部１１１及び第１Ｂ延在部１２１、第２活性領域１２から延在する第２Ａ延在部１３１及び第２Ｂ延在部１４１を更に備えており；第１電極６１は第１Ａ延在部１１１に接続され、第２電極６２は第２Ａ延在部１３１に接続され、第３電極６３は第１Ｂ延在部１２１及び第２Ｂ延在部１４１に接続され；制御電極６０、第１活性領域１１、第１Ａ延在部１１１及び第１Ｂ延在部１２１から第１のトランジスタＴＲ1が構成され；制御電極６０、第２活性領域１２、第２Ａ延在部１３１及び第２Ｂ延在部１４１から第２のトランジスタＴＲ2が構成される。
2017195486.tif 000002
【特許請求の範囲】
【請求項１】
重複領域において、第１活性領域、第２活性領域及び制御電極が重なっており、
第１電極、第２電極及び第３電極を備えており、
制御電極と、制御電極に隣接した第１活性領域及び第２活性領域のいずれか一方との間には、絶縁層が設けられており、
第１活性領域の一端から延在する第１Ａ延在部、第１活性領域の他端から延在する第１Ｂ延在部、第２活性領域の一端から延在する第２Ａ延在部、及び、第２活性領域の他端から延在する第２Ｂ延在部を備えており、
第１電極は、第１Ａ延在部に接続されており、
第２電極は、第２Ａ延在部に接続されており、
第３電極は、第１Ｂ延在部及び第２Ｂ延在部に接続されており、
制御電極、第１活性領域、第１Ａ延在部及び第１Ｂ延在部から第１のトランジスタが構成され、
制御電極、第２活性領域、第２Ａ延在部及び第２Ｂ延在部から第２のトランジスタが構成されている複合型トランジスタ。
【請求項２】
第１電極には、第２電極よりも高い電圧が印加され、
制御電極に第１の電圧が印加されたとき、第１のトランジスタは導通状態となり、第２のトランジスタは不導通状態となり、
制御電極に、第１の電圧よりも高い第２の電圧が印加されたとき、第２のトランジスタは導通状態となり、第１のトランジスタは不導通状態となる請求項１に記載の複合型トランジスタ。
【請求項３】
第１活性領域及び第２活性領域は、２次元材料又はグラフェンから構成されている請求項１に記載の複合型トランジスタ。
【請求項４】
重複領域において、第１活性領域は、第１Ａ活性領域、及び、第１Ａ活性領域と重なった第１Ｂ活性領域から成り、
第１Ａ延在部は、第１Ａ活性領域から延在し、
第１Ｂ延在部は、第１Ｂ活性領域から延在し、
重複領域において、第２活性領域は、第２Ａ活性領域、及び、第２Ａ活性領域と重なった第２Ｂ活性領域から成り、
第２Ａ延在部は、第２Ａ活性領域から延在し、
第２Ｂ延在部は、第２Ｂ活性領域から延在し、
第１Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さく、
第２Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい請求項１に記載の複合型トランジスタ。
【請求項５】
第１活性領域と第２活性領域との間には、第２の絶縁層が設けられている請求項４に記載の複合型トランジスタ。
【請求項６】
第１Ａ活性領域と第１Ｂ活性領域との間には第１層間絶縁層が設けられており、
第２Ａ活性領域と第２Ｂ活性領域との間には第２層間絶縁層が設けられている請求項５に記載の複合型トランジスタ。
【請求項７】
重複領域において、第１活性領域は、第１Ａ活性領域、及び、第１Ａ活性領域と同一仮想平面に位置し、第１Ａ活性領域と対向する第１Ｂ活性領域から成り、
第１Ａ延在部は、第１Ａ活性領域から延在し、
第１Ｂ延在部は、第１Ｂ活性領域から延在し、
重複領域において、第２活性領域は、第２Ａ活性領域、及び、第２Ａ活性領域と同一仮想平面に位置し、第２Ａ活性領域と対向する第２Ｂ活性領域から成り、
第２Ａ延在部は、第２Ａ活性領域から延在し、
第２Ｂ延在部は、第２Ｂ活性領域から延在し、
第１Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さく、
第２Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい請求項１に記載の複合型トランジスタ。
【請求項８】
第１活性領域と第２活性領域との間には、第２の絶縁層が設けられている請求項７に記載の複合型トランジスタ。
【請求項９】
重複領域において、第１活性領域は、第１チャネル形成領域から成り、
第１Ａ延在部は、第１チャネル形成領域の一端から延在し、
第１Ｂ延在部は、第１チャネル形成領域の他端から延在し、
重複領域において、第２活性領域は、第２チャネル形成領域から成り、
第２Ａ延在部は、第２チャネル形成領域の一端から延在し、
第２Ｂ延在部は、第２チャネル形成領域の他端から延在し、
制御電極に第１の電圧が印加されたとき、第１のトランジスタは導通状態となり、第２のトランジスタは不導通状態となり、
制御電極に、第１の電圧よりも高い第２の電圧が印加されたとき、第２のトランジスタは導通状態となり、第１のトランジスタは不導通状態となる請求項１に記載の複合型トランジスタ。
【請求項１０】
第１活性領域と第２活性領域との間には、第２の絶縁層が設けられている請求項９に記載の複合型トランジスタ。
【請求項１１】
第１活性領域及び第２活性領域は、２次元材料又はグラフェンから構成されている請求項９に記載の複合型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、複合型トランジスタ、具体的には、相補型トランジスタに関する。
【背景技術】
【０００２】
従来の電界効果トランジスタから構成されたインバータ回路やＮＡＮＤ回路等を構成するＣＭＯＳ回路においては、ｐチャネル型電界効果トランジスタとｎチャネル型電界効果トランジスタとを並置してレイアウトする。そして、このようなレイアウトを縮小スケーリングすることによって、ゲートの高密度化及び低消費電力化が進められてきた。しかしながら、加工難易度が上がり、製造コストが著しく増加してきたため、スケーリングそのものが難しくなってきている。【０００３】
低消費電力デバイスとして次世代デバイスの候補の１つにトンネル電界効果トランジスタ（ＴＦＥＴ）が挙げられる。ここで、ＴＦＥＴの開発においては、遷移金属ダイカルコゲナイド（ＴＭＤＣ：Transition Metal DiChalcogenides）といった２次元材料（２Ｄ材料）が着目を集めている。そして、このようなＴＦＥＴが、例えば、特開２０１５−０９０９８４号公報から周知である。この特許公開公報に開示された半導体素子は、
第１金属カルコゲナイド系物質を含む第１二次元物質と、第１二次元物質の側面に結合しており、第２金属カルコゲナイド系物質を含む第２二次元物質とを具備し、第１二次元物質と第２二次元物質は化学結合している二次元物質要素を含む半導体層、及び、
半導体層の少なくとも一面に位置する少なくとも１層の非半導体層を含む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−０９０９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特開２０１５−０９０９８４号公報に開示されたＴＦＥＴにあっても、従来の電界効果トランジスタと同様に、スケーリングが困難であるといった問題を有している。【０００６】
従って、本開示の目的は、一層の高密度化を実現し得る構成、構造を有する複合型トランジスタを提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本開示の複合型トランジスタは、
重複領域において、第１活性領域、第２活性領域及び制御電極が重なっており、
第１電極、第２電極及び第３電極を備えており、
制御電極と、制御電極に隣接した第１活性領域及び第２活性領域のいずれか一方との間には、絶縁層が設けられており、
第１活性領域の一端から延在する第１Ａ延在部、第１活性領域の他端から延在する第１Ｂ延在部、第２活性領域の一端から延在する第２Ａ延在部、及び、第２活性領域の他端から延在する第２Ｂ延在部を備えており、
第１電極は、第１Ａ延在部に接続されており、
第２電極は、第２Ａ延在部に接続されており、
第３電極は、第１Ｂ延在部及び第２Ｂ延在部に接続されており、
制御電極、第１活性領域、第１Ａ延在部及び第１Ｂ延在部から第１のトランジスタが構成され、
制御電極、第２活性領域、第２Ａ延在部及び第２Ｂ延在部から第２のトランジスタが構成されている。尚、第１活性領域、第２活性領域及び制御電極の重なりの順は、第１活性領域、第２活性領域、制御電極の順であってもよいし、第２活性領域、第１活性領域、制御電極の順であってもよい。
【発明の効果】
【０００８】
本開示の複合型トランジスタにあっては、第１のトランジスタ及び第２のトランジスタを構成する制御電極、第１活性領域及び第２活性領域が重なっているので、一層の高密度化を実現することができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
【図面の簡単な説明】
【０００９】
【図１】図１Ａ、図１Ｂ及び図１Ｃは、実施例１の複合型トランジスタの概念図である。
【図２】図２Ａ及び図２Ｂは、実施例１の複合型トランジスタによって構成されるインバータ回路の構成要素の配置を模式的に示す図であり、図２Ｃは、実施例１の複合型トランジスタによって構成されるインバータ回路の等価回路図である。
【図３】図３は、実施例１の複合型トランジスタの模式的な一部断面図である。
【図４】図４Ａ、図４Ｂ及び図４Ｃは、実施例１の複合型トランジスタにおける第１活性領域、第２活性領域及び制御電極の位置関係を示す概念図である。
【図５】図５Ａ、図５Ｂ及び図５Ｃは、実施例１の複合型トランジスタの概念的な一部断面図である。
【図６】図６は、フットプリントを説明するための、実施例１の複合型トランジスタの模式的な平面図、及び、従来のＣＭＯＳ回路の模式的な平面図である。
【図７】図７Ａ、図７Ｂ及び図７Ｃは、実施例２の複合型トランジスタの概念図である。
【図８】図８Ａ及び図８Ｂは、実施例２の複合型トランジスタの模式的な一部断面図である。
【図９】図９Ａ、図９Ｂ及び図９Ｃは、実施例３の複合型トランジスタの概念図である。
【図１０】図１０は、実施例３の複合型トランジスタの模式的な一部断面図である。
【図１１】図１１Ａは、実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＡＮＤ回路の等価回路図であり、図１１Ｂ及び図１１Ｃは、実施例１の複合型トランジスタによって構成されるＮＡＮＤ回路の構成要素の配置を模式的に示す図である。
【図１２】図１２Ａ、図１２Ｂ及び図１２Ｃは、それぞれ、実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＡＮＤ回路の概念的な一部断面図である。
【図１３】図１３は、実施例１の複合型トランジスタに基づき形成されるＮＡＮＤ回路を、４つのレベルの仮想平面で切断したときの活性領域等の配置を模式的に示す図である。
【図１４】図１４Ａ及び図１４Ｂは、それぞれ、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＡＮＤ回路を、２つのレベルの仮想平面で切断したときの活性領域等の配置を模式的に示す図である。
【図１５】図１５Ａは、実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＯＲ回路の等価回路図であり、図１５Ｂ及び図１５Ｃは、実施例１の複合型トランジスタによって構成されるＮＯＲ回路の構成要素の配置を模式的に示す図である。
【図１６】図１６Ａ、図１６Ｂ及び図１６Ｃは、それぞれ、実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＯＲ回路の概念的な一部断面図である。
【図１７】図１７は、実施例１の複合型トランジスタに基づき形成されるＮＯＲ回路を、４つのレベルの仮想平面で切断したときの活性領域等の配置を模式的に示す図である。
【図１８】図１８Ａ及び図１８Ｂは、それぞれ、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＯＲ回路を、２つのレベルの仮想平面で切断したときの活性領域等の配置を模式的に示す図である。
【図１９】図１９は、実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成される８つのトランジスタから構成されるＳＲＡＭ回路の等価回路図である。
【図２０】図２０Ａ及び図２０Ｂは、実施例１の複合型トランジスタによって構成されるＳＲＡＭ回路の構成要素の配置を模式的に示す図である。
【図２１】図２１Ａ及び図２１Ｂは、実施例１の複合型トランジスタに基づき形成されるＳＲＡＭ回路の概念的な一部断面図である。
【図２２】図２２Ａ及び図２２Ｂは、実施例２の複合型トランジスタに基づき形成されるＳＲＡＭ回路の概念的な一部断面図であり、図２２Ｃ及び図２２Ｄは、実施例３の複合型トランジスタに基づき形成されるＳＲＡＭ回路の概念的な一部断面図である。
【図２３】図２３Ａ及び図２３Ｂは、それぞれ、実施例１の複合型トランジスタに基づき形成されるＳＲＡＭ回路を、４つのレベル及び１つのレベルの仮想平面で切断したときの活性領域等の配置を模式的に示す図である。
【図２４】図２４Ａ、図２４Ｂ、図２４Ｃ及び図２４Ｄは、実施例１の複合型トランジスタの製造方法を説明するためのシリコン半導体基板等の模式的な一部端面図である。
【図２５】図２５Ａ、図２５Ｂ、図２５Ｃ及び図２５Ｄは、本開示の第１の構造及び第２の構造を有する複合型トランジスタが導通状態／不導通状態となるときの各活性領域におけるエネルギーバンドの変化を模式的に示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の複合型トランジスタ、全般に関する説明
２．実施例１（本開示の複合型トランジスタ：本開示の第１の構造）
３．実施例２（実施例１の変形：本開示の第２の構造）
４．実施例３（実施例１の別の変形：本開示の第３の構造）
５．実施例４（本開示の複合型トランジスタの各種適用例）
６．その他
【００１１】
〈本開示の複合型トランジスタ、全般に関する説明〉
本開示の複合型トランジスタにあっては、
第１電極には、第２電極よりも高い電圧が印加され、
制御電極に第１の電圧Ｖ1が印加されたとき、第１のトランジスタは導通状態となり、第２のトランジスタは不導通状態となり、
制御電極に、第１の電圧Ｖ1よりも高い第２の電圧Ｖ2（＞Ｖ1）が印加されたとき、第２のトランジスタは導通状態となり、第１のトランジスタは不導通状態となる形態とすることができる。
【００１２】
更には、上記の好ましい形態を含む本開示の複合型トランジスタにおいて、第１活性領域及び第２活性領域は、２次元材料又はグラフェンから構成されている形態とすることができる。
【００１３】
上記の各種好ましい形態を含む本開示の複合型トランジスタにあっては、
重複領域において、第１活性領域は、第１Ａ活性領域、及び、第１Ａ活性領域と重なった第１Ｂ活性領域から成り、
第１Ａ延在部は、第１Ａ活性領域から延在し、
第１Ｂ延在部は、第１Ｂ活性領域から延在し、
重複領域において、第２活性領域は、第２Ａ活性領域、及び、第２Ａ活性領域と重なった第２Ｂ活性領域から成り、
第２Ａ延在部は、第２Ａ活性領域から延在し、
第２Ｂ延在部は、第２Ｂ活性領域から延在し、
第１Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さく、
第２Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい構成とすることができる。尚、このような構成の複合型トランジスタを、便宜上、『本開示の第１の構造を有する複合型トランジスタ』と呼ぶ。即ち、例えば、複合型トランジスタがオフ時、
ＥC-1B＞ＥC-1A＞ＥV-1B＞ＥV-1A
及び、
ＥC-2A＞ＥC-2B＞ＥV-2A＞ＥV-2B
を満足し、複合型トランジスタがオン時、
ＥC-1B＞ＥV-1B＞ＥC-1A＞ＥV-1A
及び、
ＥC-2A＞ＥV-2A＞ＥC-2B＞ＥV-2B
を満足する。第１Ａ活性領域と第１Ｂ活性領域との重なりの順は、第１Ａ活性領域が制御電極側に位置してもよいし、第１Ｂ活性領域が制御電極側に位置してもよい。同様に、第２Ａ活性領域と第２Ｂ活性領域との重なりの順は、第２Ａ活性領域が制御電極側に位置してもよいし、第２Ｂ活性領域が制御電極側に位置してもよい。
【００１４】
そして、上記の本開示の第１の構造を有する複合型トランジスタにおいて、第１活性領域と第２活性領域との間には、動作の安定性といった観点から、第２の絶縁層が設けられている構成とすることができ、更には、動作の安定性といった観点から、第１Ａ活性領域と第１Ｂ活性領域との間には第１層間絶縁層が設けられており、第２Ａ活性領域と第２Ｂ活性領域との間には第２層間絶縁層が設けられている構成とすることができる。但し、第２の絶縁層、第１層間絶縁層、第２層間絶縁層を設けることは必須ではない。後述する制御電極への電圧の印加状態に基づく、第１Ａ活性領域と第１Ｂ活性領域との間のエネルギーバンドの状態の変化、第２Ａ活性領域と第２Ｂ活性領域との間のエネルギーバンドの状態の変化を達成できれば、第２の絶縁層、第１層間絶縁層、第２層間絶縁層を設けることは不要である場合がある。これらの絶縁層は、自然酸化膜から構成される場合もある。また、弱いファンデルワース力を介した積層といった態様もあり得る。
【００１５】
あるいは又、上記の各種好ましい形態を含む本開示の複合型トランジスタにあっては、
重複領域において、第１活性領域は、第１Ａ活性領域、及び、第１Ａ活性領域と同一仮想平面に位置し、第１Ａ活性領域と対向する第１Ｂ活性領域から成り、
第１Ａ延在部は、第１Ａ活性領域から延在し、
第１Ｂ延在部は、第１Ｂ活性領域から延在し、
重複領域において、第２活性領域は、第２Ａ活性領域、及び、第２Ａ活性領域と同一仮想平面に位置し、第２Ａ活性領域と対向する第２Ｂ活性領域から成り、
第２Ａ延在部は、第２Ａ活性領域から延在し、
第２Ｂ延在部は、第２Ｂ活性領域から延在し、
第１Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さく、
第２Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい構成とすることができる。尚、このような構成の複合型トランジスタを、便宜上、『本開示の第２の構造を有する複合型トランジスタ』と呼ぶ。即ち、例えば、複合型トランジスタがオフ時、
ＥC-1B＞ＥC-1A＞ＥV-1B＞ＥV-1A
及び、
ＥC-2A＞ＥC-2B＞ＥV-2A＞ＥV-2B
を満足し、複合型トランジスタがオン時、
ＥC-1B＞ＥV-1B＞ＥC-1A＞ＥV-1A
及び、
ＥC-2A＞ＥV-2A＞ＥC-2B＞ＥV-2B
を満足する。
【００１６】
そして、上記の本開示の第２の構造を有する複合型トランジスタにおいて、動作の安定性といった観点から、第１活性領域と第２活性領域との間に第２の絶縁層が設けられている構成とすることができる。但し、第２の絶縁層を設けることは必須ではない。後述する制御電極への電圧の印加状態に基づく、第１Ａ活性領域と第１Ｂ活性領域との間のエネルギーバンドの状態の変化、第２Ａ活性領域と第２Ｂ活性領域との間のエネルギーバンドの状態の変化を達成できれば、第２の絶縁層を設けることは不要である場合がある。第２の絶縁層は、自然酸化膜から構成される場合もある。また、弱いファンデルワース力を介した積層といった態様もあり得る。
【００１７】
あるいは又、本開示の複合型トランジスタにあっては、
重複領域において、第１活性領域は、第１チャネル形成領域から成り、
第１Ａ延在部は、第１チャネル形成領域の一端から延在し、
第１Ｂ延在部は、第１チャネル形成領域の他端から延在し、
重複領域において、第２活性領域は、第２チャネル形成領域から成り、
第２Ａ延在部は、第２チャネル形成領域の一端から延在し、
第２Ｂ延在部は、第２チャネル形成領域の他端から延在し、
制御電極に第１の電圧Ｖ1が印加されたとき、第１のトランジスタは導通状態となり、第２のトランジスタは不導通状態となり、
制御電極に、第１の電圧Ｖ1よりも高い第２の電圧Ｖ2（＞Ｖ1）が印加されたとき、第２のトランジスタは導通状態となり、第１のトランジスタは不導通状態となる構成とすることができる。尚、このような構成の複合型トランジスタを、便宜上、『本開示の第３の構造を有する複合型トランジスタ』と呼ぶ。
【００１８】
そして、上記の本開示の第３の構造を有する複合型トランジスタにおいて、第１活性領域と第２活性領域との間に第２の絶縁層が設けられている構成とすることができる。また、このような構成を含む本開示の第３の構造を有する複合型トランジスタにおいて、第１活性領域及び第２活性領域は、２次元材料又はグラフェンから構成されていることが望ましい。
【００１９】
以上に説明した各種の好ましい形態、構成を含む本開示の複合型トランジスタ（以下、これらを総称して、単に、『本開示の複合型トランジスタ等』と呼ぶ場合がある）において、上述したとおり、第１電極には第２電極よりも高い電圧が印加される形態とすることができる。具体的には、例えば、第１電極には第２の電圧Ｖ2（例えば、Ｖddボルト＞０）が印加され、第２電極には第１の電圧Ｖ1（例えば、０ボルト）が印加される形態とすることができる。尚、制御電極に印加する第１の電圧Ｖ1、第２の電圧Ｖ2は、第１Ａ活性領域、第２Ａ活性領域を基準とした電圧である。
【００２０】
本開示の第１の構造及び第２の構造を有する複合型トランジスタにおいて、第２の電圧Ｖ2よりも低い第１の電圧Ｖ1が制御電極に印加されたとき、第１のトランジスタを構成する第１Ａ活性領域には、例えば、第２の電圧Ｖ2が印加されており、第１のトランジスタにおける第１Ａ活性領域と第１Ｂ活性領域との間に位置する第１境界領域における価電子帯の上端のエネルギーの値ＥV-1-IF及び伝導帯の下端のエネルギーの値ＥC-1-IFのそれぞれは、第１Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれに近づく（図２５Ｂ参照）。その結果、第１Ｂ活性領域から第１Ａ活性領域へとトンネル効果によって電子が移動するので、第１のトランジスタは導通状態となり、第１Ａ活性領域と第１Ｂ活性領域の電位は理想的には等しくなり、第３電極の電位は第２の電位Ｖ2となる。一方、第２のトランジスタにおいて、第２Ａ活性領域には、例えば、第１の電圧Ｖ1が印加されており、制御電極には第１の電圧Ｖ1が印加されるので、第２のトランジスタにおける第２Ａ活性領域と第２Ｂ活性領域との間に位置する第２境界領域における価電子帯の上端のエネルギーの値ＥV-2-IF及び伝導帯の下端のエネルギーの値ＥC-2-IFのそれぞれには変化が生じない（図２５Ｃ参照）。その結果、第２Ａ活性領域から第２Ｂ活性領域への電子の移動は無く、第２のトランジスタは不導通状態となる。
【００２１】
また、本開示の第１の構造及び第２の構造を有する複合型トランジスタにおいて、第１の電圧Ｖ1よりも高い第２の電圧Ｖ2が制御電極に印加されたとき、第２のトランジスタを構成する第２Ａ活性領域には、例えば、第１の電圧Ｖ1が印加されており、第２のトランジスタにおける第２Ａ活性領域と第２Ｂ活性領域との間に位置する第２境界領域における価電子帯の上端のエネルギーの値ＥV-2-IF及び伝導帯の下端のエネルギーの値ＥC-2-IFのそれぞれは、第２Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれに近づく（図２５Ｄ参照）。その結果、第２Ａ活性領域から第２Ｂ活性領域へとトンネル効果によって電子が移動するので、第２のトランジスタは導通状態となり、第２Ａ活性領域と第２Ｂ活性領域の電位は理想的には等しくなり、第３電極の電位は第１の電位Ｖ1となる。一方、第１のトランジスタにおいて、第１Ａ活性領域には、例えば、第２の電圧Ｖ2が印加されており、制御電極には第２の電圧Ｖ2が印加されるので、第１のトランジスタにおける第１Ａ活性領域と第１Ｂ活性領域との間に位置する第１境界領域における価電子帯の上端のエネルギーの値ＥV-1-IF及び伝導帯の下端のエネルギーの値ＥC-1-IFのそれぞれには変化が生じない（図２５Ａ参照）。その結果、第１Ａ活性領域から第１Ｂ活性領域への電子の移動は無く、第１のトランジスタは不導通状態となる。
【００２２】
本開示の第１の構造及び第２の構造を有する複合型トランジスタにおいて、第１のトランジスタはｐチャネル型ＦＥＴに相当し、第２のトランジスタはｎチャネル型ＦＥＴに相当する。また、第１Ａ活性領域及び第２Ａ活性領域はＦＥＴにおけるソース部に相当し、第１Ｂ活性領域及び第２Ｂ活性領域はＦＥＴにおけるドレイン部に相当し、制御電極はＦＥＴにおけるゲート部に相当する。本開示の第１の構造及び第２の構造を有する複合型トランジスタにおいて、第１Ａ活性領域及び第２Ｂ活性領域を、便宜上、『ｎ型活性領域』と呼び、第１Ｂ活性領域及び第２Ａ活性領域を、便宜上、『ｐ型活性領域』と呼ぶ場合がある。
【００２３】
本開示の第３の構造を有する複合型トランジスタの動作は、従来の電界効果トランジスタの動作と、基本的には同じである。
【００２４】
本開示の複合型トランジスタ等にあっては、重複領域において、第１活性領域と制御電極とが重なっているが、第１活性領域の正射影像は、制御電極の正射影像に含まれていてもよいし、制御電極の正射影像と一致していてもよいし、制御電極の正射影像からはみ出していてもよい。同様に、重複領域において、第２活性領域と制御電極とが重なっているが、第２活性領域の正射影像は、制御電極の正射影像に含まれていてもよいし、制御電極の正射影像と一致していてもよいし、制御電極の正射影像からはみ出していてもよい。
【００２５】
また、本開示の第１の構造を有する複合型トランジスタにあっては、重複領域において、第１活性領域を構成する第１Ａ活性領域と第１Ｂ活性領域とが重なっているが、第１Ａ活性領域と第１Ｂ活性領域とが重なった領域の正射影像は、制御電極の正射影像に含まれていてもよいし、制御電極の正射影像と一致していてもよいし、制御電極の正射影像からはみ出していてもよい。同様に、重複領域において、第２活性領域を構成する第２Ａ活性領域と第２Ｂ活性領域とが重なっているが、第２Ａ活性領域と第２Ｂ活性領域とが重なった領域の正射影像は、制御電極の正射影像に含まれていてもよいし、制御電極の正射影像と一致していてもよいし、制御電極の正射影像からはみ出していてもよい。
【００２６】
本開示の複合型トランジスタ等において、第１Ａ延在部及び第１Ｂ延在部の延在方向と、第２Ａ延在部及び第２Ｂ延在部の延在方向とは、一致していることが好ましい。
【００２７】
本開示の第１の構造〜第２の構造を有する複合型トランジスタにおいて、
［Ａ］第１Ａ延在部を含む第１Ａ活性領域（以下、『第１Ａ活性領域等』と呼ぶ場合がある）、第１Ｂ延在部を含む第１Ｂ活性領域（以下、『第１Ｂ活性領域等』と呼ぶ場合がある）、第２Ａ延在部を含む第２Ａ活性領域（以下、『第２Ａ活性領域等』と呼ぶ場合がある）、第２Ｂ延在部を含む第２Ｂ活性領域（以下、『第２Ｂ活性領域等』と呼ぶ場合がある）を構成する材料を異ならせ、合計、４種類の材料から構成してもよいし、
［Ｂ］第１Ａ活性領域等と第２Ｂ活性領域等とを同じ材料から構成し、第１Ｂ活性領域等と第２Ａ活性領域等を構成する材料を異ならせ、合計、３種類の材料から構成してもよいし、
［Ｃ］第１Ａ活性領域等と第２Ｂ活性領域等を構成する材料を異ならせ、第１Ｂ活性領域等と第２Ａ活性領域等とを同じ材料から構成し、合計、３種類の材料から構成してもよいし、
［Ｄ］第１Ａ活性領域等と第２Ｂ活性領域等とを同じ材料から構成し、第１Ｂ活性領域等と第２Ａ活性領域等とを同じ材料から構成し、合計、２種類の材料から構成してもよい。
【００２８】
第１Ａ活性領域等と第２Ｂ活性領域等を構成する材料を異ならせる場合、第１Ａ活性領域等と第２Ｂ活性領域等を構成する材料を同じとし、第１Ａ活性領域等へのドーピング材料と第２Ｂ活性領域等へのドーピング材料とを異ならせてもよい。同様に、第１Ｂ活性領域等と第２Ａ活性領域等を構成する材料を異ならせる場合、第１Ｂ活性領域等と第２Ａ活性領域等を構成する材料を同じとし、第１Ｂ活性領域等へのドーピング材料と第２Ａ活性領域等へのドーピング材料とを異ならせてもよい。ドーピングとして、イオン注入法や化学ドーピング法を挙げることができる。
【００２９】
例えば、ｐ型活性領域を形成するためのドーピング材料として、ＮＯ2ＢＦ4、ＮＯＢＦ4、ＮＯ2ＳｂＦ6等のイオン性液体；ＨＣｌ、Ｈ2ＰＯ4、ＣＨ3ＣＯＯＨ、Ｈ2ＳＯ4、ＨＮＯ3等の酸類化合物；ジクロロジシアノキノン、オキソン、ジミリストイルホスファチジルイノシトール、トリフルオロメタンスルホンイミド等の有機化合物；ＨＰｔＣｌ4、ＡｕＣｌ3、ＨＡｕＣｌ4、トリフルオロメタンスルホン酸銀、ＡｇＮＯ3、Ｈ2ＰｄＣｌ6、Ｐｄ（ＯＡｃ）2、Ｃｕ（ＣＮ）2等を挙げることができる。また、ｎ型活性領域を形成するためのドーピング材料として、ＮＭＮＨ（nicotinamide mononucleotide-H）、ＮＡＤＨ（nicotinamide adenine dinucleotide-H）、ＮＡＤＰＨ（nicotinamide adenine dinucleotide phosphate-H）、ＰＥＩ（polyethylenimine）、カリウムやリチウム等のアルカリ金属を挙げることができる。
【００３０】
本開示の複合型トランジスタ等における第１活性領域及び第２活性領域を構成する材料として、前述したとおり、２次元材料を挙げることができるが、具体的には、遷移金属カルコゲナイド（ＴＭＤＣ：Transition Metal DiChalcogenide）系材料を挙げることができる。ＴＭＤＣは、例えば、ＭＸ2で表され、遷移金属「Ｍ」として、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｔｃ、Ｒｅを挙げることができるし、カルコゲン元素「Ｘ」として、Ｏ、Ｓ、Ｓｅ、Ｔｅを挙げることができる。あるいは又、遷移金属であるＣｕとカルコゲン元素であるＳとの化合物であるＣｕＳを挙げることもできるし、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ｐｂ等の非遷移金属とカルコゲン元素との化合物（例えば、ＧａＳ、ＧａＳｅ、ＧａＴｅ、Ｉｎ2Ｓｅ3、ＩｎＳｎＳ2、ＳｎＳｅ2、ＧｅＳｅ、ＳｎＳ2、ＰｂＯ）とすることもできる。あるいは又、本開示の複合型トランジスタ等における第１活性領域及び第２活性領域を構成する２次元材料として材料として、黒リン（Black Phosphorus）を挙げることもできる。
【００３１】
より具体的には、本開示の第１の構造〜第２の構造を有する複合型トランジスタにおける第１Ａ活性領域あるいは第２Ｂ活性領域（ｎ型活性領域）を構成する２次元材料として、また、本開示の第３の構造を有する複合型トランジスタにおける第２Ａ延在部及び第２Ｂ延在部を構成する２次元材料として、ＭｏＳｅ2、ＭｏＴｅ2、ＷＳｅ2、ＭｏＳ2及びＷＴｅ2から成る群から選択された少なくとも１種類の２次元材料を例示することができ、厚さとして０．６５ｎｍ乃至６．５ｎｍ、好ましくは、０．６５ｎｍ乃至２．６ｎｍを例示することができる。一方、本開示の第１の構造〜第２の構造を有する複合型トランジスタにおける第１Ｂ活性領域あるいは第２Ａ活性領域（ｐ型活性領域）を構成する２次元材料として、また、本開示の第３の構造を有する複合型トランジスタにおける第１Ａ延在部及び第１Ｂ延在部を構成する２次元材料として、ＭｏＳ2、ＷＳ2、ＺｒＳ2、ＺｒＳｅ2、ＨｆＳ2、ＨｆＳｅ2、ＮｂＳｅ2及びＲｅＳｅ2から成る群から選択された少なくとも１種類の２次元材料を例示することができ、厚さとして０．６５ｎｍ乃至６．５ｎｍ、好ましくは、０．６５ｎｍ乃至２．６ｎｍを例示することができる。但し、これらに限定するものではない。
【００３２】
第１Ａ活性領域等と第２Ｂ活性領域等を構成する２次元材料を異ならせる場合、第１Ａ活性領域等を構成する２次元材料をＭ1AＸ1A2で表し、第１Ｂ活性領域等を構成する２次元材料をＭ1BＸ1B2で表したとき、
Ｍ1A≠Ｍ1B  且つ、Ｘ1A≠Ｘ1B
であってもよいし、
Ｍ1A＝Ｍ1B  且つ、Ｘ1A≠Ｘ1B
であってもよいし、
Ｍ1A≠Ｍ1B  且つ、Ｘ1A＝Ｘ1B
であってもよい。同様に、第２Ａ活性領域等を構成する２次元材料をＭ2AＸ2A2で表し、第２Ｂ活性領域等を構成する２次元材料をＭ2BＸ2B2で表したとき、
Ｍ2A≠Ｍ2B  且つ、Ｘ2A≠Ｘ2B
であってもよいし、
Ｍ2A＝Ｍ2B  且つ、Ｘ2A≠Ｘ2B
であってもよいし、
Ｍ2A≠Ｍ2B  且つ、Ｘ2A＝Ｘ2B
であってもよい。但し、これらに限定するものではない。
【００３３】
第１Ａ活性領域、第１Ｂ活性領域、第２Ａ活性領域、第２Ｂ活性領域の形成方法として、ＰＶＤ法やＣＶＤ法の他、以下の方法を例示することができる。即ち、
［ａ］遷移金属カルコゲナイド系材料の前駆体を、基体（下地層）上に薄膜状に形成した後、加熱処理する方法。
［ｂ］遷移金属酸化物から成る薄膜を基体（下地層）上に形成した後、遷移金属酸化物における遷移金属とカルコゲン元素を含む材料におけるカルコゲンとを反応させる方法。
【００３４】
グラフェン（graphene）とは、１原子の厚さのｓｐ2結合炭素原子のシート状物質を指し、炭素原子とその結合から作製された蜂の巣のような六角形格子構造を有する。グラフェン膜にｎ型やｐ型の不純物をドーピングするためには、例えば、化学ドーピングを行えばよい。化学ドーピングを行うためには、具体的には、グラフェン膜上にドーパント層を形成すればよい。ドーパント層は、電子受容型（ｐ型）のドーパント層とすることができるし、あるいは又、電子供与型（ｎ型）のドーパント層とすることができる。電子受容型（ｐ型）のドーパント層を構成する材料として、ＡｕＣｌ3、ＨＡｕＣｌ4、ＰｔＣｌ4等の塩化物；ＨＮＯ3、Ｈ2ＳＯ4、ＨＣｌ、ニトロメタン等の酸；ホウ素やアルミニウムといったＩＩＩ族元素；酸素等の電子吸引性分子を挙げることができるし、電子供与型（ｎ型）のドーパント層を構成する材料として、窒素やリンといったＶ族元素の他に、ピリジン系化合物、窒化物、アルカリ金属類、アルキル基を有する芳香族化合物等の電子供与性分子を挙げることができる。
【００３５】
グラフェンは、例えば、以下に説明する製造方法で形成することができる。即ち、ベース材上にグラフェン化触媒を含む膜を成膜する。そして、グラフェン化触媒を含む膜に対して気相炭素供給源を供給すると同時に、気相炭素供給源を熱処理して、グラフェンを生成させる。その後、グラフェンを所定の冷却速度で冷却することで、フィルム状のグラフェンをグラフェン化触媒を含む膜上に形成することができる。グラフェン化触媒として、ＳｉＣ等の炭素化合物の他、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｔ、Ａｕ、Ａｌ、Ｃｒ、Ｃｕ、Ｍｇ、Ｍｎ、Ｍｏ、Ｒｈ、Ｓｉ、Ｔａ、Ｔｉ、Ｗ、Ｕ、Ｖ、及びＺｒから選択される少なくとも１種類の金属を挙げることができる。また、気相炭素供給源として、例えば、一酸化炭素、メタン、エタン、エチレン、エタノール、アセチレン、プロパン、ブタン、ブタジエン、ペンタン、ペンテン、シクロペンタジエン、ヘキサン、シクロヘキサン、ベンゼン及びトルエンから選択される少なくとも１種類の炭素源を挙げることができる。そして、以上のようにして形成されたフィルム状のグラフェンを、グラフェン化触媒を含む膜から分離することにより、グラフェンを得ることができる。
【００３６】
本開示の第１の構造を有する複合型トランジスタにおいて、第１Ａ活性領域と第１Ｂ活性領域とは、前述したとおり、重なっているが、第１Ａ活性領域と第１Ｂ活性領域とは接していてもよいし、第１Ａ活性領域と第１Ｂ活性領域との間に第１境界領域が設けられていてもよい。同様に、第２Ａ活性領域と第２Ｂ活性領域とは、前述したとおり、重なっているが、第２Ａ活性領域と第２Ｂ活性領域とは接していてもよいし、第２Ａ活性領域と第２Ｂ活性領域との間に第２境界領域が設けられていてもよい。第１境界領域及び第２境界領域は、上述した第１層間絶縁層及び第２層間絶縁層から構成される。
【００３７】
本開示の第２の構造を有する複合型トランジスタにあっては、第１Ａ活性領域と第１Ｂ活性領域とは対向しているが、第１Ａ活性領域と第１Ｂ活性領域とは接していてもよいし、第１Ａ活性領域と第１Ｂ活性領域との間に第１境界領域が設けられていてもよい。同様に、第２Ａ活性領域と第２Ｂ活性領域とは対向しているが、第２Ａ活性領域と第２Ｂ活性領域とは接していてもよいし、第２Ａ活性領域と第２Ｂ活性領域との間に第２境界領域が設けられていてもよい。第１境界領域及び第２境界領域を構成する材料として、ＳｉＯ2（自然酸化膜を含む）、ＳｉＮ、六方晶窒化ホウ素（ｈＢＮ）、Ａｌ2Ｏ3を例示することができる。
【００３８】
本開示の複合型トランジスタ等において、制御電極を構成する材料として、ポリシリコンやポリサイド、金属シリサイド、金属窒化物（例えば、ＴｉＮ）、アルミニウム（Ａｌ）や金（Ａｕ）等の金属、グラフェンやＩＴＯ等を例示することができ、制御電極の形成方法として、真空蒸着法やスパッタリング法を含む各種の物理的気相成長法（ＰＶＤ法）や、各種の化学的気相成長法（ＣＶＤ法）を例示することができる。また、第１電極、第２電極、第３電極を構成する材料として、不純物がドーピングされたポリシリコン；アルミニウム；タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ2、ＭｏＳｉ2等の高融点金属や金属シリサイドから成る導電材料を例示することができ、これらの電極の形成方法として、各種のＰＶＤ法、ＣＶＤ法を例示することができる。
【００３９】
更には、絶縁層、第２の絶縁層を構成する材料として、酸化シリコン（ＳｉＯ2）等のＳｉＯX系材料、ＳｉＯＦ系材料あるいはＳｉＮ系材料、ＳｉＯＮ系材料の他、比誘電率ｋ（＝ε／ε0）が概ね４．０以上の所謂高比誘電率材料を挙げることができる。高比誘電率材料として、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化アルミニウム・ハフニウム（ＨｆＡｌＯ2）、酸化シリコン・ハフニウム（ＨｆＳｉＯ）、酸化タンタル（Ｔａ2Ｏ5）、酸化イットリウム（Ｙ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ）といった金属酸化物材料や、金属窒化物材料を挙げることができる。あるいは又、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＺｒＳｉＯ、ＡｌＳｉＯ、ＬａＳｉＯといった金属シリケートから成る絶縁材料を例示することもできる。絶縁層、第２の絶縁層は、１種類の材料から形成されていてもよいし、複数種類の材料から形成されていてもよい。また、絶縁層、第２の絶縁層は、単層構成としてもよいし、複数層構成としてもよい。絶縁層、第２の絶縁層の形成方法として、ＡＬＤ（Atomic Layer Deposition）法、有機金属化学的気相成長法（ＭＯＣＶＤ法）を含む各種のＣＶＤ法、真空蒸着法やスパッタリング法を含む各種のＰＶＤ法を例示することができる。絶縁層の厚さとして１ｎｍ乃至１０ｎｍを例示することができるし、第２の絶縁層の厚さとして１ｎｍ乃至１０ｎｍを例示することができる。
【００４０】
また、第１層間絶縁層、第２層間絶縁層を構成する材料として、ＳｉＯ2、ＳｉＮ、六方晶窒化ホウ素（ｈＢＮ）、Ａｌ2Ｏ3を例示することができるし、第１層間絶縁層、第２層間絶縁層の形成方法として、低温酸化法、プラズマＣＶＤ法、ＡＬＤ法を例示することができる。第１層間絶縁層、第２層間絶縁層の厚さとして１ｎｍ乃至３ｎｍを例示することができる。
【００４１】
本開示の複合型トランジスタ等は、例えば、絶縁膜が表面に形成されたシリコン半導体基板上に設ければよい。
【００４２】
本開示の複合型トランジスタ等によって、具体的には、所謂相補型トランジスタが構成される。また、本開示の複合型トランジスタ等によって、インバータ回路や、ＮＡＮＤ回路、ＡＮＤ回路、ＮＯＲ回路、ＯＲ回路、ＸＯＲ回路、ＮＯＴ回路といった論理回路を構成することができるし、ＳＲＡＭ回路を構成することもできる。
【実施例１】
【００４３】
実施例１は、本開示の複合型トランジスタに関し、具体的には、本開示の第１の構造を有する複合型トランジスタに関する。実施例１の複合型トランジスタによって、所謂相補型トランジスタが構成され、また、インバータ回路が構成される。【００４４】
実施例１の複合型トランジスタの概念図を図１Ａ、図１Ｂ及び図１Ｃに示し、実施例１の複合型トランジスタによって構成されるインバータ回路の構成要素の配置を図２Ａ及び図２Ｂに模式的に示し、実施例１の複合型トランジスタによって構成されるインバータ回路の等価回路図を図２Ｃに示す。図２Ｃにおいては、便宜上、ＦＥＴの記号を用いてインバータ回路の等価回路図を示した。また、実施例１の複合型トランジスタの模式的な一部断面図を図３に示し、実施例１の複合型トランジスタにおける第１活性領域、第２活性領域及び制御電極の位置関係を図４Ａ、図４Ｂ及び図４Ｃの概念図に示し、実施例１の複合型トランジスタの概念的な一部断面図を図５Ａ、図５Ｂ及び図５Ｃに示す。尚、図１Ａには、第１のトランジスタが導通状態（オン状態）にあり、第２のトランジスタが不導通状態（オフ状態）にある状態を示し、図１Ｂには、第１のトランジスタが導通状態（オン状態）から不導通状態（オフ状態）となり、第２のトランジスタが不導通状態（オフ状態）から導通状態（オン状態）となる状態を示し、図１Ｃには、第１のトランジスタが不導通状態（オフ状態）にあり、第２のトランジスタが導通状態（オン状態）にある状態を示す。また、図２Ａ及び図２Ｂは、実際には重なっている。【００４５】
実施例１あるいは後述する実施例２〜実施例３の複合型トランジスタは、
重複領域において、第１活性領域１１，１１’，１１”、第２活性領域１２，１２’，１２”及び制御電極６０が重なっており、
第１電極６１、第２電極６２及び第３電極６３を備えており、
制御電極６０と、制御電極６０に隣接した第１活性領域１１，１１’，１１”及び第２活性領域１２，１２’，１２”のいずれか一方（図示した例では、第１活性領域１１，１１’，１１”）との間には、絶縁層７１が設けられている。制御電極６０は、例えば、ＴｉＮから成り、第１電極６１、第２電極６２及び第３電極６３は、例えば、白金（Ｐｔ）から成り、絶縁層７１は、例えば、厚さ１ｎｍの酸化ハフニウム（ＨｆＯ2）から成る。【００４６】
そして、
第１活性領域１１，１１’，１１”の一端から延在する第１Ａ延在部１１１，２１１，３１１、第１活性領域１１，１１’，１１”の他端から延在する第１Ｂ延在部１２１，２２１，３２１、第２活性領域１２，１２’，１２”の一端から延在する第２Ａ延在部１３１，２３１，３３１、及び、第２活性領域１２，１２’，１２”の他端から延在する第２Ｂ延在部１４１，２４１，３４１を備えており、
第１電極６１は、第１Ａ延在部１１１，２１１，３１１に接続されており、
第２電極６２は、第２Ａ延在部１３１，２３１，３３１に接続されており、
第３電極６３は、第１Ｂ延在部１２１，２２１，３２１及び第２Ｂ延在部１４１，２４１，３４１に接続されており、
制御電極６０、第１活性領域１１，１１’，１１”、第１Ａ延在部１１１，２１１，３１１及び第１Ｂ延在部１２１，２２１，３２１から第１のトランジスタＴＲ1が構成され、
制御電極６０、第２活性領域１２，１２’，１２”、第２Ａ延在部１３１，２３１，３３１及び第２Ｂ延在部１４１，２４１，３４１から第２のトランジスタＴＲ2が構成されている。【００４７】
ここで、実施例１あるいは後述する実施例２〜実施例３の複合型トランジスタにあっては、
第１電極６１には、第２電極６２よりも高い電圧が印加され、
制御電極６０に第１の電圧Ｖ1（＝０ボルト）が印加されたとき、第１のトランジスタＴＲ1は導通状態となり、第２のトランジスタＴＲ2は不導通状態となり、
制御電極６０に、第１の電圧Ｖ1（＝０ボルト）よりも高い第２の電圧Ｖ2（＝Ｖdd＞０ボルト）が印加されたとき、第２のトランジスタＴＲ2は導通状態となり、第１のトランジスタＴＲ1は不導通状態となる。尚、第１電極６１に印加される電圧をＶ2（＝Ｖdd）とし、第２電極６２に印加される電圧をＶ1（＝０ボルト＜Ｖ2＝Ｖdd）とした。図１Ａ、図１Ｂ、図１Ｃ、図７Ａ、図７Ｂ、図７Ｃ、図９Ａ、図９Ｂ、図９Ｃにおいて、制御電極６０に印加される電圧をＶCEで表し、第３電極６３に印加される電圧をＶ3で表す。【００４８】
実施例１あるいは後述する実施例２〜実施例３の複合型トランジスタにおいて、第１活性領域１１，１１’，１１”及び第２活性領域１２，１２’，１２”は、２次元材料又はグラフェンから構成されている。【００４９】
実施例１の複合型トランジスタは、具体的には、本開示の第１の構造を有する複合型トランジスタであり、
重複領域において、第１活性領域１１は、第１Ａ活性領域１１０、及び、第１Ａ活性領域１１０と重なった第１Ｂ活性領域１２０から成り、
第１Ａ延在部１１１は、第１Ａ活性領域１１０から延在し、
第１Ｂ延在部１２１は、第１Ｂ活性領域１２０から延在し、
重複領域において、第２活性領域１２は、第２Ａ活性領域１３０、及び、第２Ａ活性領域１３０と重なった第２Ｂ活性領域１４０から成り、
第２Ａ延在部１３１は、第２Ａ活性領域１３０から延在し、
第２Ｂ延在部１４１は、第２Ｂ活性領域１４０から延在する。【００５０】
そして、第１Ａ活性領域１１０の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域１２０の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さい（図２５Ａ参照）。また、第２Ａ活性領域１３０の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域１４０の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい（図２５Ｃ参照）。【００５１】
第１Ａ活性領域１１０（第１Ａ延在部１１１を含む）は、ｎ型活性領域であり、具体的には、厚さ１ｎｍのＷＴｅ2から成り、第１Ｂ活性領域１２０（第１Ｂ延在部１２１を含む）は、ｐ型活性領域であり、具体的には、厚さ１ｎｍのＭｏＳ2から成り、第２Ａ活性領域１３０（第２Ａ延在部１３１を含む）は、ｐ型活性領域であり、具体的には、厚さ１ｎｍのＭｏＳ2から成り、第２Ｂ活性領域１４０（第２Ｂ延在部１４１を含む）は、ｎ型活性領域であり、具体的には、厚さ１ｎｍのＷＴｅ2から成る。但し、これらの材料や厚さに限定するものではない。第１Ａ延在部１１１及び第１Ｂ延在部１２１の延在方向と、第２Ａ延在部１３１及び第２Ｂ延在部１４１の延在方向とは、一致している。【００５２】
図示した例では、第２活性領域１２、第１活性領域１１及び制御電極６０の順に重なっているが、第１活性領域１１、第２活性領域１２、制御電極６０の順に重なっていてもよい。第１Ａ活性領域１１０と第１Ｂ活性領域１２０との重なりの順は、第１Ｂ活性領域１２０が制御電極側に位置しているが、第１Ａ活性領域１１０が制御電極側に位置していてもよい。また、第２Ａ活性領域１３０と第２Ｂ活性領域１４０との重なりの順は、第２Ｂ活性領域１４０が制御電極側に位置しているが、第２Ａ活性領域１３０が制御電極側に位置していてもよい。複合型トランジスタは、絶縁膜（図示せず）が表面に形成されたシリコン半導体基板７０の上に形成されている。【００５３】
第１活性領域１１と第２活性領域１２との間には、厚さ５ｎｍのＳｉＯ2から成る第２の絶縁層７２が設けられている。また、第１Ａ活性領域１１０と第１Ｂ活性領域１２０との間には、厚さ１ｎｍのＨｆＯ2から成り、第１境界領域に相当する第１層間絶縁層７３が設けられており、第２Ａ活性領域１３０と第２Ｂ活性領域１４０との間には、厚さ１ｎｍのＨｆＯ2から成り、第２境界領域に相当する第２層間絶縁層７４が設けられている。【００５４】
実施例１の複合型トランジスタにおける第１のトランジスタＴＲ1及び第２のトランジスタＴＲ2の動作は、図２５Ａ、図２５Ｂ、図２５Ｃ及び図２５Ｄを参照して、先に説明したとおりである。【００５５】
重複領域において、第１活性領域１１と制御電極６０とは重なっているが、第１活性領域１１の正射影像は、制御電極６０の正射影像に含まれていてもよいし（図４Ａ参照）、制御電極６０の正射影像と一致していてもよいし（図４Ｂ参照）、制御電極６０の正射影像からはみ出していてもよい（図４Ｃ参照）。同様に、重複領域において、第２活性領域１２と制御電極６０とは重なっているが、第２活性領域１２の正射影像は、制御電極６０の正射影像に含まれていてもよいし（図４Ａ参照）、制御電極６０の正射影像と一致していてもよいし（図４Ｂ参照）、制御電極６０の正射影像からはみ出していてもよい（図４Ｃ参照）。尚、制御電極６０によって生成される電界が一層均一に加わるといった観点からは、第１活性領域１１及び第２活性領域１２の正射影像が、制御電極６０の正射影像に含まれていることが望ましい。【００５６】
また、重複領域において、第１活性領域１１を構成する第１Ａ活性領域１１０と第１Ｂ活性領域１２０とは重なっているが、第１Ａ活性領域１１０と第１Ｂ活性領域１２０とが重なった領域の正射影像は、制御電極６０の正射影像に含まれていてもよいし（図５Ａ参照）、制御電極６０の正射影像と一致していてもよいし（図５Ｂ参照）、制御電極６０の正射影像からはみ出していてもよい（図５Ｃ参照）。同様に、重複領域において、第２活性領域１２を構成する第２Ａ活性領域１３０と第２Ｂ活性領域１４０とは重なっているが、第２Ａ活性領域１３０と第２Ｂ活性領域１４０とが重なった領域の正射影像は、制御電極６０の正射影像に含まれていてもよいし（図５Ａ参照）、制御電極６０の正射影像と一致していてもよいし（図５Ｂ参照）、制御電極６０の正射影像からはみ出していてもよい（図５Ｃ参照）。【００５７】
以下、実施例１の複合型トランジスタの製造方法の概略を、図２４Ａ、図２４Ｂ、図２４Ｃ及び図２４Ｄを参照して説明する。【００５８】
即ち、絶縁膜（図示せず）が形成されたシリコン半導体基板７０の上に、ＣＶＤ法に基づきＭｏＳ2を形成した後、所望の形状にパターニングすることで、第２Ａ活性領域１３０（第２Ａ延在部１３１を含む）を得ることができる（図２４Ａ参照）。パターニングは、例えば、酸素プラズマエッチング法に基づき行うことができる。【００５９】
次に、全面に第２層間絶縁層７４を形成する。そして、第２層間絶縁層７４の上に、ＣＶＤ法に基づきＷＴｅ2を形成した後、所望の形状にパターニングすることで、第２Ｂ活性領域１４０（第２Ｂ延在部１４１を含む）を得ることができる（図２４Ｂ参照）。【００６０】
次に、全面に第２の絶縁層７２を形成する。そして、第２の絶縁層７２上に、ＣＶＤ法に基づきＷＴｅ2を形成した後、所望の形状にパターニングすることで、第１Ａ活性領域１１０（第１Ａ延在部１１１を含む）を得ることができる（図２４Ｃ参照）。【００６１】
次に、全面に第１層間絶縁層７３を形成する。そして、第１層間絶縁層７３の上に、ＣＶＤ法に基づきＭｏＳ2を形成した後、所望の形状にパターニングすることで、第１Ｂ活性領域１２０（第１Ｂ延在部１２１を含む）を得ることができる（図２４Ｄ参照）。【００６２】
次に、全面に絶縁層７１を形成する。そして、絶縁層７１の上に制御電極６０を形成する。その後、全面に上層層間絶縁層７５を形成し、第１Ａ延在部１１１、第２Ａ延在部１３１、並びに、第１Ｂ延在部１２１及び第２Ｂ延在部１４１のそれぞれ上方に位置する上層層間絶縁層７５に開口部を形成し、これらの開口部を導電材料で埋め込むことで、上層層間絶縁層７５の頂面に亙り、第１電極６１、第２電極６２、第３電極６３を形成することができる（図３参照）。【００６３】
実施例１の複合型トランジスタにあっては、第１のトランジスタ及び第２のトランジスタを構成する制御電極、第１活性領域及び第２活性領域とが重なっているので、１つの制御電極によって生成される電界（具体的には、垂直電界）に基づき、第１のトランジスタ及び第２のトランジスタの駆動を制御することができ、一層の高密度化を実現することができるだけでなく、配線の単純化、これに伴う寄生容量の低減（即ち、低消費電力化）を達成することができる。また、第１活性領域及び第２活性領域、全体の厚さを極めて薄くすることができるので、段差を小さくすることができ、従来のプレーナプロセスを適用することが可能であるし、２つのトランジスタへの接続コンタクト加工も容易である。【００６４】
実施例１の複合型トランジスタの模式的な平面図を図６の右手に示し、従来のＣＭＯＳ回路の模式的な平面図を図６の左手に示す。尚、図６において、制御電極（ゲート部）を明示するため、制御電極（ゲート部）に斜線を付した。最小加工寸法を「Ｆ」としたとき、従来のＣＭＯＳ回路にあってはＹ方向に「９Ｆ」の長さ分だけ、ＣＭＯＳ回路が占める。一方、実施例１の複合型トランジスタにあってはＹ方向に「４Ｆ」の長さ分だけ、複合型トランジスタが占める。また、Ｘ方向において、従来のＣＭＯＳ回路の占める長さを「１」としたとき、実施例１の複合型トランジスタにあっては占める長さは「１．５」である。それ故、実施例１の複合型トランジスタのフットプリントは、従来のＣＭＯＳ回路のフットプリントと比較して、
（４／９）×１．５＝０．６６（倍）
となるし、ゲート密度は、
１／０．６６＝１．５（倍）
となる。即ち、一層の高密度化を実現することができる。しかも、トランジスタをスケーリングしていないので、トランジスタ特性のバラツキが増加することもない。
【実施例２】
【００６５】
実施例２は、実施例１の複合型トランジスタの変形であり、本開示の第２の構造を有する複合型トランジスタに関する。実施例２の複合型トランジスタの概念図を図７Ａ、図７Ｂ及び図７Ｃに示し、実施例２の複合型トランジスタの模式的な一部断面図を図８Ａに示す。尚、図７Ａには、第１のトランジスタが導通状態（オン状態）にあり、第２のトランジスタが不導通状態（オフ状態）にある状態を示し、図７Ｂには、第１のトランジスタが導通状態（オン状態）から不導通状態（オフ状態）となり、第２のトランジスタが不導通状態（オフ状態）から導通状態（オン状態）となる状態を示し、図７Ｃには、第１のトランジスタが不導通状態（オフ状態）にあり、第２のトランジスタが導通状態（オン状態）にある状態を示す。【００６６】
本開示の第２の構造を有する実施例２の複合型トランジスタにあっては、
重複領域において、第１活性領域１１’は、第１Ａ活性領域２１０、及び、第１Ａ活性領域２１０と同一仮想平面に位置し、第１Ａ活性領域２１０と対向する第１Ｂ活性領域２２０から成り、
第１Ａ延在部２１１は、第１Ａ活性領域２１０から延在し、
第１Ｂ延在部２２１は、第１Ｂ活性領域２２０から延在し、
重複領域において、第２活性領域１２’は、第２Ａ活性領域２３０、及び、第２Ａ活性領域２３０と同一仮想平面に位置し、第２Ａ活性領域２３０と対向する第２Ｂ活性領域２４０から成り、
第２Ａ延在部２３１は、第２Ａ活性領域２３０から延在し、
第２Ｂ延在部２４１は、第２Ｂ活性領域２４０から延在する。【００６７】
そして、第１Ａ活性領域２１０の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域２２０の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さく、
第２Ａ活性領域２３０の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域２４０の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい。【００６８】
ここで、実施例２の複合型トランジスタがオフ時、
ＥC-1B＞ＥC-1A＞ＥV-1B＞ＥV-1A
及び、
ＥC-2A＞ＥC-2B＞ＥV-2A＞ＥV-2B
を満足し、複合型トランジスタがオン時、
ＥC-1B＞ＥV-1B＞ＥC-1A＞ＥV-1A
及び、
ＥC-2A＞ＥV-2A＞ＥC-2B＞ＥV-2B
を満足する。【００６９】
そして、第１活性領域１１’と第２活性領域１２’との間に第２の絶縁層７２が設けられている。また、第１Ａ活性領域２１０と第１Ｂ活性領域２２０との間に第１境界領域２１２が設けられており、第２Ａ活性領域２３０と第２Ｂ活性領域２４０との間に第２境界領域２３２が設けられている。尚、図８Ｂに示すように、第１Ａ活性領域２１０と第１Ｂ活性領域２２０とは接していてもよいし、第２Ａ活性領域２３０と第２Ｂ活性領域２４０とは接していてもよい。【００７０】
第１Ａ活性領域２１０（第１Ａ延在部２１１を含む）は、ｎ型活性領域であり、具体的には、厚さ３ｎｍのＷＴｅ2から成り、第１Ｂ活性領域２２０（第１Ｂ延在部２２１を含む）は、ｐ型活性領域であり、具体的には、厚さ３ｎｍのＷＴｅ2から成り、第２Ａ活性領域２３０（第２Ａ延在部２３１を含む）は、ｐ型活性領域であり、具体的には、厚さ３ｎｍのＭｏＳ2から成り、第２Ｂ活性領域２４０（第２Ｂ延在部２４１を含む）は、ｎ型活性領域であり、具体的には、厚さ３ｎｍのＭｏＳ2から成り、第１境界領域２１２は、イントリンシックな活性領域であり、具体的には、厚さ３ｎｍのＷＴｅ2から成り、第２境界領域２３２も、イントリンシックな活性領域であり、具体的には、厚さ３ｎｍのＭｏＳ2から成る。【００７１】
実施例２の複合型トランジスタの製造方法の概略を、以下、説明する。【００７２】
即ち、絶縁膜が形成されたシリコン半導体基板７０の上に、ＣＶＤ法に基づきＭｏＳ2を形成した後、所望の形状にパターニングすることで、第２Ａ活性領域２３０（第２Ａ延在部２３１を含む）、第２Ｂ活性領域２４０（第２Ｂ延在部２４１を含む）、第２境界領域２３２となる領域、部分を得る。そして、化学ドーピング法に基づき、ｐ型活性領域である第２Ａ活性領域２３０（第２Ａ延在部２３１を含む）を形成し、また、ｎ型活性領域である第２Ｂ活性領域２４０（第２Ｂ延在部２４１を含む）を形成する。尚、化学ドーピング法を実行する際には、不所望の領域がドーピングされることを防止するためにマスク層を形成すればよい。【００７３】
次に、全面に第２の絶縁層７２を形成する。そして、第２の絶縁層７２の上に、ＣＶＤ法に基づきＷＴｅ2を形成した後、所望の形状にパターニングすることで、第１Ａ活性領域２１０（第１Ａ延在部２１１を含む）、第１Ｂ活性領域２２０（第１Ｂ延在部２２１を含む）、第１境界領域２１２となる領域、部分を得る。その後、化学ドーピング法に基づき、ｎ型活性領域である第１Ａ活性領域２１０（第１Ａ延在部２１１を含む）を形成し、また、ｐ型活性領域である第１Ｂ活性領域２２０（第１Ｂ延在部２２１を含む）を形成する。【００７４】
次に、全面に絶縁層７１を形成する。そして、絶縁層７１の上に制御電極６０を形成する。その後、全面に上層層間絶縁層７５を形成し、第１Ａ延在部２１１、第２Ａ延在部２３１、並びに、第１Ｂ延在部２２１及び第２Ｂ延在部２４１のそれぞれ上方に位置する上層層間絶縁層７５に開口部を形成し、これらの開口部を導電材料で埋め込むことで、上層層間絶縁層７５の頂面に亙り、第１電極６１、第２電極６２、第３電極６３を形成することができる。
【実施例３】
【００７５】
実施例３も、実施例１の複合型トランジスタの変形であるが、本開示の第３の構造を有する複合型トランジスタに関する。実施例３の複合型トランジスタの概念図を図９Ａ、図９Ｂ及び図９Ｃに示し、実施例３の複合型トランジスタの模式的な一部断面図を図１０に示す。尚、図９Ａには、第１のトランジスタが導通状態（オン状態）にあり、第２のトランジスタが不導通状態（オフ状態）にある状態を示し、図９Ｂには、第１のトランジスタが導通状態（オン状態）から不導通状態（オフ状態）となり、第２のトランジスタが不導通状態（オフ状態）から導通状態（オン状態）となる状態を示し、図９Ｃには、第１のトランジスタが不導通状態（オフ状態）にあり、第２のトランジスタが導通状態（オン状態）にある状態を示す。【００７６】
本開示の第３の構造を有する実施例３の複合型トランジスタにあっては、
重複領域において、第１活性領域１１”は、第１チャネル形成領域３１０から成り、
第１Ａ延在部３１１は、第１チャネル形成領域３１０の一端から延在し、
第１Ｂ延在部３２１は、第１チャネル形成領域３１０の他端から延在し、
重複領域において、第２活性領域１２”は、第２チャネル形成領域３３０から成り、
第２Ａ延在部３３１は、第２チャネル形成領域３３０の一端から延在し、
第２Ｂ延在部３４１は、第２チャネル形成領域３３０の他端から延在する。【００７７】
そして、制御電極６０に第１の電圧Ｖ1が印加されたとき、第１のトランジスタＴＲ1は導通状態となり、第２のトランジスタＴＲ2は不導通状態となり、制御電極６０に、第１の電圧Ｖ1よりも高い第２の電圧Ｖ2（＞Ｖ1）が印加されたとき、第２のトランジスタＴＲ2は導通状態となり、第１のトランジスタＴＲ1は不導通状態となる。ここで、実施例３の複合型トランジスタの動作は、従来の電界効果トランジスタの動作と、基本的には同じである。【００７８】
実施例３の複合型トランジスタにおいて、第１活性領域１１”と第２活性領域１２”との間に第２の絶縁層７２が設けられている。実施例３の複合型トランジスタにおいて、第１活性領域１１”（第１チャネル形成領域３１０）は、厚さ３ｎｍのＷＴｅ2から成り、第２活性領域１２”（第２チャネル形成領域３３０）は、厚さ３ｎｍのＭｏＳ2から成る。また、第１Ａ延在部３１１及び第１Ｂ延在部３２１は、ｐ型不純物がドーピングされた厚さ３ｎｍのＷＴｅ2から成り、第２Ａ延在部３３１及び第２Ｂ延在部３４１は、ｎ型不純物がドーピングされた厚さ３ｎｍのＭｏＳ2から成る。【００７９】
実施例３の複合型トランジスタの製造方法の概略を、以下、説明する。【００８０】
即ち、絶縁膜が形成されたシリコン半導体基板７０の上に、ＣＶＤ法に基づきＭｏＳ2を形成した後、所望の形状にパターニングすることで、第２チャネル形成領域３３０、第２Ａ延在部３３１及び第２Ｂ延在部３４１となる領域、部分を得る。そして、イオン注入法に基づき、ｎ型不純物を含む第２Ａ延在部３３１及び第２Ｂ延在部３４１を形成する。尚、イオン注入法を実行する際には、不所望の領域がイオン注入されることを防止するためにマスク層を形成すればよい。【００８１】
次に、全面に第２の絶縁層７２を形成する。そして、第２の絶縁層７２の上に、ＣＶＤ法に基づきＷＴｅ2を形成した後、所望の形状にパターニングすることで、第１チャネル形成領域３１０、第１Ａ延在部３１１及び第１Ｂ延在部３２１となる領域、部分を得る。その後、イオン注入法に基づき、ｐ型不純物を含む第１Ａ延在部３１１及び第１Ｂ延在部３２１を形成する。【００８２】
次に、全面に絶縁層７１を形成する。そして、絶縁層７１の上に、制御電極６０を形成する。その後、全面に上層層間絶縁層７５を形成し、第１Ａ延在部３１１、第２Ａ延在部３３１、並びに、第１Ｂ延在部３２１及び第２Ｂ延在部３４１のそれぞれ上方に位置する上層層間絶縁層７５に開口部を形成し、これらの開口部を導電材料で埋め込むことで、上層層間絶縁層７５の頂面に亙り、第１電極６１、第２電極６２、第３電極６３を形成することができる。
【実施例４】
【００８３】
実施例４は、実施例１〜実施例３の変形であり、実施例１〜実施例３において説明した複合型トランジスタによって構成された論理回路に関する。【００８４】
実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＡＮＤ回路の等価回路図を図１１Ａに示し、実施例１の複合型トランジスタによって構成されるＮＡＮＤ回路の構成要素の配置を模式的に図１１Ｂ及び図１１Ｃに示す。尚、図１１Ｂ及び図１１Ｃは、実際には重なっている。更には、実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＡＮＤ回路の概念的な一部断面図のそれぞれを、図１２Ａ、図１２Ｂ及び図１２Ｃに示す。ここで、図１１Ａに示す等価回路図は、実施例１の複合型トランジスタに基づいている。【００８５】
ＮＡＮＤ回路は４つのトランジスタＴｒ1，Ｔｒ2，Ｔｒ3，Ｔｒ4から構成されている。ここで、図示した例では、第１トランジスタＴｒ1及び第２トランジスタＴｒ2が、本開示の複合型トランジスタから構成されている。即ち、第１トランジスタＴｒ1は第１のトランジスタＴＲ1に相当し、第２トランジスタＴｒ2は第２のトランジスタＴＲ2に相当する。【００８６】
第１のトランジスタＴＲ1（Ｔｒ1）は、制御電極６０1、第１活性領域１１1，１１’1，１１”1、第１Ａ延在部１１１1，２１１1，３１１1及び第１Ｂ延在部１２１1，２２１1，３２１1から構成されている。また、第２のトランジスタＴＲ2（Ｔｒ2）は、制御電極６０1、第２活性領域１２2，１２’2，１２”2、第２Ａ延在部１３１2，２３１2，３３１2及び第２Ｂ延在部１４１2，２４１2，３４１2から構成されている。【００８７】
更には、ＮＡＮＤ回路を構成する第３トランジスタＴｒ3は、実質的に、第１のトランジスタＴＲ1から構成され、具体的には、制御電極６０2、第１活性領域１１3，１１’3，１１”3、第１Ａ延在部１１１3，２１１3，３１１3及び第１Ｂ延在部１２１3，２２１3，３２１3から構成されている。また、ＮＡＮＤ回路を構成する第４トランジスタＴｒ4は、実質的に、第２のトランジスタＴＲ2から構成され、具体的には、制御電極６０2、第２活性領域１２4，１２’4，１２”4、第２Ａ延在部１３１4，２３１4，３３１4及び第２Ｂ延在部１４１4，２４１4，３４１4から構成されている。尚、第２Ａ延在部１３１2と第２Ｂ延在部１４１4とは、接続部６４を介して接続されている。【００８８】
実施例１の複合型トランジスタに基づき形成されるＮＡＮＤ回路を、４つのレベルの仮想平面で切断したときの活性領域等の配置を図１３に模式的に示す。尚、活性領域等の配置を示す図１３、図１４Ａ、図１４Ｂ、図１７、図１８Ａ、図１８Ｂ、図２３Ａ、図２３Ｂにおいて、制御電極も併せて図示している。【００８９】
ここで、図１３において、上段には、最も制御電極に近いレベル（第１レベル）に位置する第１Ｂ活性領域１２０1，１２０3、及び、第１Ｂ延在部１２１1，１２１3、並びに、第１レベルの下の第２レベルに位置する第１Ａ活性領域１１０1，１１０3、及び、第１Ａ延在部１１１1，１１１3を示す。また、図１３において、下段には、第２レベルの下の第３レベルに位置する第２Ｂ活性領域１４０2，１４０4、及び、第２Ｂ延在部１４１2，１４１4、並びに、第３レベルの下の最下層のレベル（第４レベル）に位置する第２Ａ活性領域１３０2，１３０4、及び、第２Ａ延在部１３１2，１３１4を示す。【００９０】
また、実施例２の複合型トランジスタに基づき形成されるＮＡＮＤ回路を、２つのレベルの仮想平面で切断したときの活性領域等の配置を図１４Ａに模式的に示す。図１４Ａにおいて、上段には、最も制御電極に近いレベル（第１レベル）に位置する第１Ａ活性領域２１０1，２１０3、第１Ｂ活性領域２２０1，２２０3、第１Ａ延在部２１１Ａ1，２１１Ａ3、及び、第１Ｂ延在部２２１Ｂ1，２２１Ｂ3を示す。また、図１４Ａにおいて、下段には、第１レベルの下の第２レベルに位置する第２Ａ活性領域２３０2，２３０4、第２Ｂ活性領域２４０2，２４０4、第２Ａ延在部２３１Ａ2，２３１Ａ4、及び、第２Ｂ延在部２４１Ｂ2，２４１Ｂ4を示す。【００９１】
更には、実施例３の複合型トランジスタに基づき形成されるＮＡＮＤ回路を、２つのレベルの仮想平面で切断したときの活性領域等の配置を図１４Ｂに模式的に示す。図１４Ｂにおいて、上段には、最も制御電極に近いレベル（第１レベル）に位置する第１チャネル形成領域３１０1，３１０3、第１Ａ延在部３１１Ａ1，３１１Ａ3、及び、第１Ｂ延在部３２１Ｂ1，３２１Ｂ3を示す。また、図１４Ｂにおいて、下段には、第１レベルの下の第２レベルに位置する第２チャネル形成領域３３０2，３３０4、第２Ａ延在部３３１Ａ2，３３１Ａ4、及び、第２Ｂ延在部３４１Ｂ2，３４１Ｂ4を示す。【００９２】
実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＯＲ回路の等価回路図を図１５Ａに示し、実施例１の複合型トランジスタによって構成されるＮＯＲ回路の構成要素の配置を模式的に図１５Ｂ及び図１５Ｃに示す。尚、図１５Ｂ及び図１５Ｃは、実際には重なっている。更には、実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成されるＮＯＲ回路の概念的な一部断面図のそれぞれを、図１６Ａ、図１６Ｂ及び図１６Ｃに示す。ここで、図１５Ａに示す等価回路図は、実施例１の複合型トランジスタに基づいている。【００９３】
ＮＯＲ回路も４つのトランジスタＴｒ1，Ｔｒ2，Ｔｒ3，Ｔｒ4から構成されている。ここで、図示した例では、第１トランジスタＴｒ1及び第２トランジスタＴｒ2が、本開示の複合型トランジスタから構成されている。即ち、第１トランジスタＴｒ1は第１のトランジスタＴＲ1に相当し、第２トランジスタＴｒ2は第２のトランジスタＴＲ2に相当する。【００９４】
第１のトランジスタＴＲ1（Ｔｒ1）は、制御電極６０1、第１活性領域１１1，１１’1，１１”1、第１Ａ延在部１１１1，２１１1，３１１1及び第１Ｂ延在部１２１1，２２１1，３２１1から構成されている。また、第２のトランジスタＴＲ2（Ｔｒ2）は、制御電極６０1、第２活性領域１２2，１２’2，１２”2、第２Ａ延在部１３１2，２３１2，３３１2及び第２Ｂ延在部１４１2，２４１2，３４１2から構成されている。【００９５】
更には、ＮＯＲ回路を構成する第３トランジスタＴｒ3は、実質的に、第１のトランジスタＴＲ1から構成され、具体的には、制御電極６０2、第１活性領域１１3，１１’3，１１”3、第１Ａ延在部１１１3，２１１3，３１１3及び第１Ｂ延在部１２１3，２２１3，３２１3から構成されている。また、ＮＯＲ回路を構成する第４トランジスタＴｒ4は、実質的に、第２のトランジスタＴＲ2から構成され、具体的には、制御電極６０2、第２活性領域１２4，１２’4，１２”4、第２Ａ延在部１３１4，２３１4，３３１4及び第２Ｂ延在部１４１4，２４１4，３４１4から構成されている。【００９６】
実施例１の複合型トランジスタに基づき形成されるＮＯＲ回路を、４つのレベルの仮想平面で切断したときの活性領域等の配置を図１７に模式的に示す。【００９７】
ここで、図１７において、上段には、最も制御電極に近いレベル（第１レベル）に位置する第１Ａ活性領域１１０1，第１Ｂ活性領域１２０3、及び、第１Ａ延在部１１１1，第１Ｂ延在部１２１3、並びに、第１レベルの下の第２レベルに位置する第１Ｂ活性領域１２０1，第１Ａ活性領域１１０3、及び、第１Ｂ延在部１２１1，第１Ａ延在部１１１3を示す。また、図１７において、下段には、第２レベルの下の第３レベルに位置する第２Ｂ活性領域１４０2，１４０4、及び、第２Ｂ延在部１４１2，１４１4、並びに、第３レベルの下の最下層のレベル（第４レベル）に位置する第２Ａ活性領域１３０2，１３０4、及び、第２Ａ延在部１３１2，１３１4を示す。【００９８】
また、実施例２の複合型トランジスタに基づき形成されるＮＯＲ回路を、２つのレベルの仮想平面で切断したときの活性領域等の配置を図１８Ａに模式的に示す。図１８Ａにおいて、上段には、最も制御電極に近いレベル（第１レベル）に位置する第１Ａ活性領域２１０1，２１０3、第１Ａ延在部２１１Ａ1，２１１Ａ3、及び、第１Ｂ延在部２２１Ｂ1，２２１Ｂ3を示す。また、図１８Ａにおいて、下段には、第１レベルの下の第２レベルに位置する第２Ａ活性領域２３０2，２３０4、第２Ａ延在部２３１Ａ2，２３１Ａ4、及び、第２Ｂ延在部２４１Ｂ2，２４１Ｂ4を示す。【００９９】
更には、実施例３の複合型トランジスタに基づき形成されるＮＯＲ回路を、２つのレベルの仮想平面で切断したときの活性領域等の配置を図１８Ｂに模式的に示す。図１８Ｂにおいて、上段には、最も制御電極に近いレベル（第１レベル）に位置する第１チャネル形成領域３１０1，３１０3、第１Ａ延在部３１１Ａ1，３１１Ａ3、及び、第１Ｂ延在部３２１Ｂ1，３２１Ｂ3を示す。また、図１８Ｂにおいて、下段には、第１レベルの下の第２レベルに位置する第２チャネル形成領域３３０2，３３０4、第２Ａ延在部３３１Ａ2，３３１Ａ4、及び、第２Ｂ延在部３４１Ｂ2，３４１Ｂ4を示す。【０１００】
実施例１、実施例２及び実施例３の複合型トランジスタに基づき形成される８つのトランジスタから構成されるＳＲＡＭ回路の等価回路図を図１９に示し、実施例１の複合型トランジスタによって構成されるＳＲＡＭ回路の構成要素の配置を模式的に図２０Ａ及び図２０Ｂに示す。尚、図２０Ａにおいて上段に示したＳＲＡＭ回路の構成要素と、図２０Ｂにおいて上段に示したＳＲＡＭ回路の構成要素とは、実際には重なっている。また、図２０Ａにおいて中段に示したＳＲＡＭ回路の構成要素と、図２０Ｂにおいて下段に示したＳＲＡＭ回路の構成要素とは、実際には重なっている。更には、実施例１の複合型トランジスタに基づき形成されるＳＲＡＭ回路の概念的な一部断面図を図２１Ａ及び図２１Ｂに示す。また、実施例２の複合型トランジスタに基づき形成されるＳＲＡＭ回路の概念的な一部断面図を図２２Ａ及び図２２Ｂに示し、実施例３の複合型トランジスタに基づき形成されるＳＲＡＭ回路の概念的な一部断面図を図２２Ｃ及び図２２Ｄに示す。ここで、図１９に示す等価回路図は、実施例１の複合型トランジスタに基づいている。【０１０１】
実施例４におけるＳＲＡＭ回路は、８つのトランジスタＴｒ1，Ｔｒ2，Ｔｒ3，Ｔｒ4，Ｔｒ5，Ｔｒ6，Ｔｒ7，Ｔｒ8から構成されている。このＳＲＡＭ回路の回路構成、それ自体は周知であるので、詳細な説明は省略する。【０１０２】
ここで、トランジスタＴｒ3の一端は接続部６５’を介して書込み用ビット線ＷＢＬに接続され、トランジスタＴｒ3の制御電極６０2’は書込み用ワード線ＷＷＬに接続されている。また、トランジスタＴｒ6の一端は接続部６５を介して書込み用ビット線ＷＢＬＸに接続され、トランジスタＴｒ6の制御電極６０2は書込み用ワード線ＷＷＬに接続されている。更には、トランジスタＴｒ7の一端は接続部６６を介して読出しビット線ＲＢＬに接続され、トランジスタＴｒ7の制御電極６０4は読出し用ワード線ＲＷＬに接続されている。また、トランジスタＴｒ8の制御電極６０3は第３電極６３に接続され、トランジスタＴｒ8の一端はトランジスタＴｒ7の他端に接続され、トランジスタＴｒ8の他端は接続部６７を介して接地されている。【０１０３】
ここで、図示した例では、第４トランジスタＴｒ4及び第５トランジスタＴｒ5が、本開示の複合型トランジスタから構成されている。即ち、第４トランジスタＴｒ4は第１のトランジスタＴＲ1に相当し、第５トランジスタＴｒ5は第２のトランジスタＴＲ2に相当する。また、第１トランジスタＴｒ1及び第２トランジスタＴｒ2は、第３電極が備えられていない点を除き、本開示の複合型トランジスタと同じ構成、構造を有する。即ち、第１トランジスタＴｒ1は第１のトランジスタＴＲ1に相当し、第２トランジスタＴｒ2は第２のトランジスタＴＲ2に相当する。第１トランジスタＴｒ1は、制御電極６０1’を備えており、第１電極６１及び接続部Ａに接続されている。第２トランジスタＴｒ2は、制御電極６０1’を備えており、第２電極６２及び接続部Ａに接続されている。第３トランジスタＴｒ3は、制御電極６０2’を備えており、接続部６５’及び接続部Ａに接続されている。【０１０４】
以下の説明においては、第４トランジスタＴｒ4、第５トランジスタＴｒ5、第６トランジスタＴｒ6、第７トランジスタＴｒ7、及び、第８トランジスタＴｒ8について説明し、第１トランジスタＴｒ1、第２トランジスタＴｒ2、及び、第３トランジスタＴｒ3についての説明は省略する。【０１０５】
第１のトランジスタＴＲ1（第４トランジスタＴｒ1）は、制御電極６０1、第１活性領域１１1，１１’1，１１”1、第１Ａ延在部１１１4，２１１4，３１１4及び第１Ｂ延在部１２１4，２２１4，３２１4から構成されている。また、第２のトランジスタＴＲ2（第５トランジスタＴｒ5）は、制御電極６０1、第２活性領域１２5，１２’5，１２”5、第２Ａ延在部１３１5，２３１5，３３１5及び第２Ｂ延在部１４１5，２４１5，３４１5から構成されている。【０１０６】
更には、第６トランジスタＴｒ6は、実質的に、第２のトランジスタＴＲ2から構成され、具体的には、制御電極６０2、第１活性領域１２6，１２’6，１２”6、第２Ａ延在部１３１6，２３１6，３３１6及び第２Ｂ延在部１４１6，２４１6，３４１6から構成されている。【０１０７】
第７トランジスタＴｒ7も、実質的に、第２のトランジスタＴＲ2から構成され、具体的には、制御電極６０4、第１活性領域１２7，１２’7，１２”7、第２Ａ延在部１３１7，２３１7，３３１7及び第２Ｂ延在部１４１7，２４１7，３４１7から構成されている。【０１０８】
第８トランジスタＴｒ8も、実質的に、第２のトランジスタＴＲ2から構成され、具体的には、制御電極６０4、第１活性領域１２8，１２’8，１２”8、第２Ａ延在部１３１8，２３１8，３３１8及び第２Ｂ延在部１４１8，２４１8，３４１8から構成されている。第８トランジスタＴｒ8を構成する第２Ｂ延在部１４１8と第７トランジスタＴｒ7を構成する第２Ａ延在部１３１7とは、接続部６８を介して接続されている。【０１０９】
実施例１の複合型トランジスタに基づき形成されるＳＲＡＭ回路を、４つのレベル及び１つのレベルの仮想平面で切断したときの活性領域等の配置を図２３Ａ及び図２３Ｂに模式的に示す。図２３Ａにおいて、上段には、最も制御電極に近いレベル（第１レベル）に位置する第１Ｂ活性領域１２０4、及び、第１Ｂ延在部１２１4、並びに、第１レベルの下の第２レベルに位置する第１Ａ活性領域１１０4、及び、第１Ａ延在部１１１4を示す。更には、図２３Ａにおいて、下段には、第２レベルの下の第３レベルに位置する第２Ｂ活性領域１４０5，１４０6、及び、第２Ｂ延在部１４１5，１４１6、並びに、第３レベルの下の最下層のレベル（第４レベル）に位置する第２Ａ活性領域１３０5，１３０6、及び、第２Ａ延在部１３１5，１３１6を示す。【０１１０】
また、図２３Ｂにおいては、最も制御電極に近いレベル（第１レベル）に位置する第２Ｂ活性領域１４０7，１４０8、及び、第２Ｂ延在部１４１7，１４１8、並びに、第１レベルの下の第２レベルに位置する第２Ａ活性領域１３０7，１３０8、及び、第２Ａ延在部１３１7，１３１8を示す。【０１１１】
以上、本開示の複合型トランジスタを好ましい実施例に基づき説明したが、本開示の複合型トランジスタの構成、構造、構成材料、製造方法等は、実施例に限定されるものではなく、適宜、変更することができる。また、実施例において説明した本開示の複合型トランジスタの各種適用例も例示であり、他の回路例に適用することができることは云うまでもない。【０１１２】
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《複合型トランジスタ》
重複領域において、第１活性領域、第２活性領域及び制御電極が重なっており、
第１電極、第２電極及び第３電極を備えており、
制御電極と、制御電極に隣接した第１活性領域及び第２活性領域のいずれか一方との間には、絶縁層が設けられており、
第１活性領域の一端から延在する第１Ａ延在部、第１活性領域の他端から延在する第１Ｂ延在部、第２活性領域の一端から延在する第２Ａ延在部、及び、第２活性領域の他端から延在する第２Ｂ延在部を備えており、
第１電極は、第１Ａ延在部に接続されており、
第２電極は、第２Ａ延在部に接続されており、
第３電極は、第１Ｂ延在部及び第２Ｂ延在部に接続されており、
制御電極、第１活性領域、第１Ａ延在部及び第１Ｂ延在部から第１のトランジスタが構成され、
制御電極、第２活性領域、第２Ａ延在部及び第２Ｂ延在部から第２のトランジスタが構成されている複合型トランジスタ。
［Ａ０２］第１電極には、第２電極よりも高い電圧が印加され、
制御電極に第１の電圧が印加されたとき、第１のトランジスタは導通状態となり、第２のトランジスタは不導通状態となり、
制御電極に、第１の電圧よりも高い第２の電圧が印加されたとき、第２のトランジスタは導通状態となり、第１のトランジスタは不導通状態となる［Ａ０１］に記載の複合型トランジスタ。
［Ａ０３］第１活性領域及び第２活性領域は、２次元材料又はグラフェンから構成されている［Ａ０１］又は［Ａ０２］に記載の複合型トランジスタ。
［Ａ０４］《複合型トランジスタ：第１の構造》
重複領域において、第１活性領域は、第１Ａ活性領域、及び、第１Ａ活性領域と重なった第１Ｂ活性領域から成り、
第１Ａ延在部は、第１Ａ活性領域から延在し、
第１Ｂ延在部は、第１Ｂ活性領域から延在し、
重複領域において、第２活性領域は、第２Ａ活性領域、及び、第２Ａ活性領域と重なった第２Ｂ活性領域から成り、
第２Ａ延在部は、第２Ａ活性領域から延在し、
第２Ｂ延在部は、第２Ｂ活性領域から延在し、
第１Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さく、
第２Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい［Ａ０１］乃至［Ａ０３］のいずれか１項に記載の複合型トランジスタ。
［Ａ０５］第１活性領域と第２活性領域との間には、第２の絶縁層が設けられている［Ａ０４］に記載の複合型トランジスタ。
［Ａ０６］第１Ａ活性領域と第１Ｂ活性領域との間には第１層間絶縁層が設けられており、
第２Ａ活性領域と第２Ｂ活性領域との間には第２層間絶縁層が設けられている［Ａ０５］に記載の複合型トランジスタ。
［Ａ０７］《複合型トランジスタ：第２の構造》
重複領域において、第１活性領域は、第１Ａ活性領域、及び、第１Ａ活性領域と同一仮想平面に位置し、第１Ａ活性領域と対向する第１Ｂ活性領域から成り、
第１Ａ延在部は、第１Ａ活性領域から延在し、
第１Ｂ延在部は、第１Ｂ活性領域から延在し、
重複領域において、第２活性領域は、第２Ａ活性領域、及び、第２Ａ活性領域と同一仮想平面に位置し、第２Ａ活性領域と対向する第２Ｂ活性領域から成り、
第２Ａ延在部は、第２Ａ活性領域から延在し、
第２Ｂ延在部は、第２Ｂ活性領域から延在し、
第１Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-1A及び伝導帯の下端のエネルギーの値ＥC-1Aのそれぞれは、第１Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-1B及び伝導帯の下端のエネルギーの値ＥC-1Bのそれぞれよりも小さく、
第２Ａ活性領域の価電子帯の上端のエネルギーの値ＥV-2A及び伝導帯の下端のエネルギーの値ＥC-2Aのそれぞれは、第２Ｂ活性領域の価電子帯の上端のエネルギーの値ＥV-2B及び伝導帯の下端のエネルギーの値ＥC-2Bのそれぞれよりも大きい［Ａ０１］乃至［Ａ０３］のいずれか１項に記載の複合型トランジスタ。
［Ａ０８］第１活性領域と第２活性領域との間には、第２の絶縁層が設けられている［Ａ０７］に記載の複合型トランジスタ。
［Ａ０９］《複合型トランジスタ：第３の構造》
重複領域において、第１活性領域は、第１チャネル形成領域から成り、
第１Ａ延在部は、第１チャネル形成領域の一端から延在し、
第１Ｂ延在部は、第１チャネル形成領域の他端から延在し、
重複領域において、第２活性領域は、第２チャネル形成領域から成り、
第２Ａ延在部は、第２チャネル形成領域の一端から延在し、
第２Ｂ延在部は、第２チャネル形成領域の他端から延在し、
制御電極に第１の電圧が印加されたとき、第１のトランジスタは導通状態となり、第２のトランジスタは不導通状態となり、
制御電極に、第１の電圧よりも高い第２の電圧が印加されたとき、第２のトランジスタは導通状態となり、第１のトランジスタは不導通状態となる［Ａ０１］に記載の複合型トランジスタ。
［Ａ１０］第１活性領域と第２活性領域との間には、第２の絶縁層が設けられている［Ａ０９］に記載の複合型トランジスタ。
［Ａ１１］第１活性領域及び第２活性領域は、２次元材料又はグラフェンから構成されている［Ａ０９］又は［Ａ１０］に記載の複合型トランジスタ。
【符号の説明】
【０１１３】
１１，１１’，１１”・・・第１活性領域、１２，１２’，１２”・・・第２活性領域、６０，６０’・・・制御電極、６１・・・第１電極、６２・・・第２電極、６３・・・第３電極、６４，６５，６５’，６６，６７，６８・・・接続部、７０・・・シリコン半導体基板、７１・・・絶縁層、７２・・・第２の絶縁層、７３・・・第１層間絶縁層（第１境界領域）、７４・・・第２層間絶縁層（第２境界領域）、７５・・・上部層間絶縁層、１１０，２１０・・・第１Ａ活性領域、１２０，２２０・・・第１Ｂ活性領域、１３０，２３０・・・第２Ａ活性領域、１４０，２４０・・・第２Ｂ活性領域、３１０・・・第１チャネル形成領域、３３０・・・第２チャネル形成領域、１１１，２１１，３１１・・・第１Ａ延在部、１２１，２２１，３２１・・・第１Ｂ延在部、１３１，２３１，３３１・・・第２Ａ延在部、１４１，２４１，３４１・・・第２Ｂ延在部、２１２・・・第１境界領域、２３２・・・第２境界領域、ＴＲ1・・・第１のトランジスタ、ＴＲ2・・・第２のトランジスタ
【図１】
2017195486.tif 000003
【図２】
2017195486.tif 000004
【図３】
2017195486.tif 000005
【図４】
2017195486.tif 000006
【図５】
2017195486.tif 000007
【図６】
2017195486.tif 000008
【図７】
2017195486.tif 000009
【図８】
2017195486.tif 000010
【図９】
2017195486.tif 000011
【図１０】
2017195486.tif 000012
【図１１】
2017195486.tif 000013
【図１２】
2017195486.tif 000014
【図１３】
2017195486.tif 000015
【図１４】
2017195486.tif 000016
【図１５】
2017195486.tif 000017
【図１６】
2017195486.tif 000018
【図１７】
2017195486.tif 000019
【図１８】
2017195486.tif 000020
【図１９】
2017195486.tif 000021
【図２０】
2017195486.tif 000022
【図２１】
2017195486.tif 000023
【図２２】
2017195486.tif 000024
【図２３】
2017195486.tif 000025
【図２４】
2017195486.tif 000026
【図２５】
2017195486.tif 000027
【国際調査報告】
2017195486.tif 000028
2017195486.tif 000029
2017195486.tif 000030
2017195486.tif 000031