【事件の表示】
　平成１０年特許願第　７５１３６号「液晶表示装置並びに液晶表示装置の駆動回路及び駆動方法」拒絶査定不服審判事件〔平成１１年　２月　２日出願公開、特開平１１−　３０９７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本件は、平成９年５月１３日にされた特許出願（平成９年特許願第１２２２２８４号）に基づく優先権を主張して平成１０年３月２４日にされた特許出願（平成１０年特許願第７５１３６号）につき、平成１７年９月２９日付け（同年１０月４日発送）で拒絶査定がされたところ、これに対して、同年１１月４日に拒絶査定不服審判が請求されるとともに、同年同月１４日付けで明細書を補正対象とする手続補正書が提出されたものである。
　
２．平成１７年１１月１４日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１７年１１月１４日付けの手続補正を却下する。
　
［理由］
（１）補正の内容
　平成１７年１１月１４日提出の手続補正（以下、「本件補正」という。）は、
「　【請求項１】　複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、
　前記ゲートラインを駆動するゲートライン駆動部と、
　ある期間に第１のスイッチにより前記ソースラインと電気的に切り離されるソースドライバと、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第２のスイッチとにより構成されるソースライン駆動部と
　を備えたことを特徴とする液晶表示装置の駆動回路。
　　【請求項２】　前記ノードと前記第２のスイッチとの間に抵抗が設けられたことを特徴とする請求項１記載の液晶表示装置の駆動回路。
　　【請求項３】　前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項１または２に記載の液晶表示装置の駆動回路。
　　【請求項４】　前記所定の電位は、前記ゲートラインの出力電位の半分であることを特徴とする請求項１記載の液晶表示装置の駆動回路。
　　【請求項５】　液晶表示部のソースラインを駆動するソースドライバと、前記ソースドライバと前記ソースラインとの間に設けられる第１のスイッチと、一端は前記ソースドライバに接続され、他端は所定の電位が印加されるノードに接続される第２のスイッチと
により構成されるソースライン駆動部を有し、前記液晶駆動部を駆動する液晶表示装置の駆動方法であって、
　第１の期間は、前記第１のスイッチをオン状態とするとともに、前記第２のスイッチをオフ状態とし、
　第２の期間は、前記第１のスイッチをオフ状態とするとともに、前記第２のスイッチをオン状態とすることを特徴とする液晶表示装置の駆動方法。
　　【請求項６】　前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項５記載の液晶表示装置の駆動方法。
　　【請求項７】　前記所定の電位は、前記ゲートラインの出力電位の半分であることを特徴とする請求項５記載の液晶表示装置の駆動方法。
　　【請求項８】　液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、
　ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離す第１のスイッチと、
　前記期間に前記ソースドライバに所定の電位を印加する第２のスイッチと
　を備えたことを特徴とする液晶表示装置。
　　【請求項９】　前記所定の電位は、抵抗を介して印加されることを特徴とする請求項８記載の液晶表示装置。
　　【請求項１０】　前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項９記載の液晶表示装置。
　　【請求項１１】　前記所定の電位は、前記ゲートラインの出力電位の半分であることを特徴とする請求項９記載の液晶表示装置。」
　を、
「　【請求項１】　複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、
　前記ゲートラインを駆動するゲートライン駆動部と、
　ある期間に第１のスイッチにより前記ソースラインと電気的に切り離されるソースドライバと、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第２のスイッチと、前記ノードと前記第２のスイッチとの間に設けられる抵抗とにより構成されるソースライン駆動部と
　を備えたことを特徴とする液晶表示装置の駆動回路。
　　【請求項２】　前記所定の電位は、前記液晶容量に印加される電位と同じであることを特徴とする請求項１に記載の液晶表示装置の駆動回路。
　　【請求項３】　前記所定の電位は、前記前記ソースドライバの出力電位の半分の電位と同じであることを特徴とする請求項１に記載の液晶表示装置の駆動回路。
　　【請求項４】　液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、
　ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離す第１のスイッチと、
　所定の電位が与えられるノードと、
　前記期間に前記ソースドライバと前記ノードとを電気的に接続する第２のスイッチと、
　前記ノードと前記第２スイッチとの間に設けられる抵抗と
　を備えたことを特徴とする液晶表示装置。
　　【請求項５】　前記所定の電位は、前記液晶表示部に設けられた液晶容量に印加される電位と同じであることを特徴とする請求項４に記載の液晶表示装置。
　　【請求項６】　前記所定の電位は、前記前記ソースドライバの出力電位の半分の電位と同じであることを特徴とする請求項４に記載の液晶表示装置。」
　と補正する内容を含むものである。
　
（２）補正の目的の適合性
　上記手続補正による請求項４乃至６に係る発明に関する補正は、補正前の請求項８を削除するとともに、請求項９乃至１１をそれぞれ繰り上げて新たな請求項４乃至６とし、さらに、補正前の請求項９乃至１１に記載された発明特定事項に、「ノードと第２のスイッチとの間に設けられる抵抗」との限定事項を加えるものであるから、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものであるということができる。
　
（３）独立特許要件
　本件補正の請求項に係る発明は、平成１７年１１月１４日付け手続補正書より補正された明細書の記載からみて、その特許請求の範囲の請求項１乃至６に記載された事項により特定されるとおりのものと認められるところ、その請求項４に記載された発明は、次のとおりである。
「【請求項４】　液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、
　ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離す第１のスイッチと、
　所定の電位が与えられるノードと、
　前記期間に前記ソースドライバ（「ソースライン」の誤記と認める。）と前記ノードとを電気的に接続する第２のスイッチと、
　前記ノードと前記第２スイッチとの間に設けられる抵抗と
　を備えたことを特徴とする液晶表示装置。（以下「本願補正発明」という。）」
　
　そこで、本願補正発明が、特許出願の際に独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規程に適合するか）について、以下検討する。
　
（４）先願明細書に記載された発明
　当審において新たに発見された本願の優先権主張の日前の他の出願であって、その出願後に出願公開された特願平９−１０９２９２号（特開平１０−３０１５３７号公報参照。）の願書に最初に添付された明細書及び図面（以下、「先願明細書」という。）には、次の事項が記載されている。
　
ア．「【００３９】
【発明の実施の形態】次に、本発明の第１の実施の形態を図９と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図１を参照すると、この図に示す本実施の形態のマトリクス表示装置は、従来と共通のマトリクス状に配置した画素Ｐ１１，Ｐ１２…Ｐ６３…と、走査線（ゲート線）ｇ１，ｇ２…と、映像信号線（ドレイン線）ｄ１，ｄ２…とから成る表示部３に加えて、ドレイン線ｄ１，ｄ２…の上側に接続しこれら信号線ｄ１，ｄ２…を駆動する映像信号駆動回路（ドレインドライバ）１と、ゲート線ｇ１，ｇ２…の左側で接続しこれらゲート線ｇ１，ｇ２…を駆動する走査線駆動回路（ゲートドライバ）２とを備える。なお、ここでは説明の便宜上、マトリクス表示装置の代表としてＴＦＴ液晶ディスプレイについて説明し、従来と同様括弧内の名称を用いるとともに、他の単純マトリクス薄膜ＥＬ装置等については説明の必要の都度取り上げる。
【００４０】個々の画素Ｐ１１，Ｐ１２…は、容量性の素子であり、電荷を蓄える性質を持っている。ＴＦＴ液晶ディスプレイではＴＦＴスイッチ，画素電極，液晶セル等から成る。また、単純マトリクス薄膜ＥＬ装置においては、画素は画素電極と薄膜ＥＬ素子とから成る。
【００４１】ドレインドライバ１は、ドレイン線ｄ１，ｄ２…へそれぞれ映像信号を与える映像信号の出力バッファＢ１，Ｂ２…と、電力供給線に直接接続されていない共通短絡線ＣＬと、出力バッファＢ１，Ｂ２…の外側と共通短絡線ＣＬとの間をそれぞれ接続する電荷中和スイッチＴ１，Ｔ２…と、電荷中和スイッチＴ１，Ｔ２…の開閉制御部（ゲート）に接続した電荷中和スイッチの開閉制御線ＯＳとを備える。
【００４２】本実施の形態では電荷中和スイッチＴ１，Ｔ２…としてＭＯＳトランジスタを用いる。
【００４３】図には示していないが、共通短絡線ＣＬは、直接あるいは間接に、上記画素電極に対向する対向共通電極に接続してもよい。この場合、装置構成の簡略化が可能になる。
【００４４】また、共通短絡線ＣＬは高抵抗を介して定電位源へ接続してもよい。この場合、共通短絡線ＣＬ自身の電気擾乱の抑制が可能である。」
　
イ．「【００４８】また、映像信号駆動回路１は、半導体ＩＣであることが望ましく、その半導体ＩＣは出力バッファＢ１，Ｂ２…、及び、電荷中和スイッチＴ１、Ｔ２…を内蔵していることが望ましい。さらに、その半導体ＩＣは、共通短絡線ＣＬも内蔵していることが望ましい。
【００４９】次に、図１及び動作順序をタイムチャートで示す図２を参照して本実施の形態の第１の動作方式について説明すると、各々のゲート線の走査期間に関し、シーケンスＳｅｑ１で示す電荷中和スイッチＴ１，Ｔ２…をオンする動作すなわち開閉制御線ＯＳへのオン電圧印加開始、シーケンスＳｅｑ２で示す電荷中和スイッチＴ１，Ｔ２…をオフする動作すなわち開閉制御線ＯＳへのオン電圧印加終了、シーケンスＳｅｑ３で示すゲート線ｇ１、ｇ２…へのオン電圧印加開始、シーケンスＳｅｑ４で示すゲート線へのオン電圧印加終了の順番に動作を行う。
【００５０】さて、これにおいて、映像信号電圧の書き込みはシーケンスＳｅｑ３からシーケンスＳｅｑ４までの期間の全て、または一部に行われる。具体的には、出力バッファＢ１、Ｂ２…からの映像信号電圧の出力開始は、シーケンスＳｅｑ２以降かつシーケンスＳｅｑ４以前であればよく、映像信号電圧の出力終了は、シーケンスＳｅｑ４以前でもシーケンスＳｅｑ４以降でもよい。
【００５１】本動作方式は、画素の容量とドレイン線の容量との総和において、ドレイン線の容量の割合がある程度または非常に大きい場合に有効である。
【００５２】次に、第１の動作方式に代わる第２の方式の動作順序をタイムチャートで示す図３（Ａ）を参照して、本実施の形態の第２の動作方式について説明すると、各々のゲート線の走査期間に関し、シーケンスＳｅｑ１’で示すゲート線ｇ１，ｇ２…へのオン電圧印加開始、シーケンスＳｅｑ２’で示す電荷中和スイッチＴ１，Ｔ２…をオンする動作すなわち開閉制御線ＯＳへのオン電圧印加開始、シーケンスＳｅｑ３’で示す電荷中和スイッチＴ１、Ｔ２…をオフする動作すなわち開閉制御線ＯＳへのオン電圧印加終了、シーケンスＳｅｑ４’で示すゲート線へのオン電圧印加終了の順番に動作を行う。なお、ここで、図３（Ｂ）のごとく、シーケンスＳｅｑ１’とシーケンスＳｅｑ２’とは順序が逆転しても構わない。
【００５３】さて、これにおいて、映像信号電圧の書き込みはシーケンスＳｅｑ３’からシーケンスＳｅｑ４’までの期間の全て、または一部に行われる。具体的には、出力バッファＢ１，Ｂ２…からの映像信号電圧の出力開始は、シーケンスＳｅｑ３’以降かつシーケンスＳｅｑ４’以前であればよく、映像信号電圧の出力終了は、シーケンスＳｅｑ４’以前でもシーケンスＳｅｑ４’以降でもよい。」
　
ウ．「【００６３】また、共通短絡線ＣＬはポリシリコン等の高抵抗を経由して定電位源へ接続してもよく、これにより、共通短絡線の電位擾乱を抑制し、安定動作を保証することが可能である。」
　
エ．「図４には出力バッファ（B1,B3,B5…乃至B2,B4,B6…）の出力が、少なくとも開閉制御線ＯＳへのオン電圧印加期間であるＳｅｑ１からＳｅｑ２の期間においては点線で示されており、してみると、電子回路の技術分野において、一般に点線で示された信号の波形図は、出力がハイインピーダンス状態であることを示すための慣用的手段として用いられていることから、よって、上記期間において出力バッファの出力が、映像信号線と電気的に切り離されている構成が読み取れる。」
　
　上記摘記事項ア〜エからみて、先願明細書には、以下の発明が記載されているものと認められる。
「表示部（３）の映像信号線（d1,d2,…）を駆動する出力バッファ（B1,B2,…）を有するＴＦＴ液晶ディスプレイであって、開閉制御線ＯＳへのオン電圧印加期間であるＳｅｑ１からＳｅｑ２の期間に前記出力バッファ（B1,B2,…）と前記映像信号線（d1,d2,…）とを電気的に切り離し、所定の電位が与えられる定電位源と、前記Ｓｅｑ１からＳｅｑ２の期間に前記映像信号線（d1,d2,…）と前記定電位源とを電気的に接続する電荷中和スイッチ（T1,T2,…）と、前記定電位源と前記電荷中和スイッチとの間に設けられるポリシリコン等の高抵抗とを備えたＴＦＴ液晶ディスプレイ。」
　
（５）対比・判断
　本願補正発明と先願明細書に記載された発明とを対比すると、先願明細書に記載された「表示部（３）」、「映像信号線（d1,d2,…）」、「出力バッファ（B1,B2,…）」、「ＴＦＴ液晶ディスプレイ」、「Ｓｅｑ１からＳｅｑ２の期間」、「定電位源」、「電荷中和スイッチ（T1,T2,…）」、「ポリシリコン等の高抵抗」は、それぞれ本願補正発明の「液晶表示部」、「ソースライン」、「ソースドライバ」、「液晶表示装置」、「ある期間」、「ノード」、「第２のスイッチ」、「抵抗」に相当するから、両者は、
　
＜一致点１＞
「液晶表示部のソースラインを駆動するソースドライバを有する液晶表示装置であって、ある期間に前記ソースドライバと前記ソースラインとを電気的に切り離し、所定の電位が与えられるノードと、前記期間に前記ソースラインと前記ノードとを電気的に接続する第２のスイッチと、前記ノードと前記第２スイッチとの間に設けられる抵抗とを備えた液晶表示装置。」である点で一致し、
＜相違点１＞
　本願補正発明では，ソースドライバとソースラインとを電気的に切り離すための構成として「第１のスイッチ」が設けられているのに対して、先願明細書に記載された発明においては、ソースドライバとソースラインとを電気的に切り離してはいるが、そのための構成が明確ではない点で一応相違している。
　
　上記相違点について検討するに、電子回路の技術分野において、一方と他方とを電気的に切り離すための構成として、スイッチを用いることは、周知、慣用されていることから、本願補正発明は、先願明細書に記載された発明と実質的に同一である。
　
　したがって、本願補正発明は、先願明細書に記載された発明と同一であり、しかも、本願補正発明の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、また、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願補正発明は、特許法２９条の２の規定により、特許出願の際独立して特許を受けることができないものである。
　
（６）むすび
　以上のとおりであるから、本件手続補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規程に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規程により却下すべきものである。
　
３．本願発明
　　平成１７年１１月１４日付けの手続補正は前記とおり却下されたので、本願の請求項に係る発明は、平成１７年２月２４日付け手続補正書の特許請求の範囲の請求項１ないし１１に記載された事項により特定されるとおりのものと認められるところ、その請求項１に記載された発明（以下「本願発明」という。）は、次のとおりである。
　
「【請求項１】　複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、
　前記ゲートラインを駆動するゲートライン駆動部と、
　ある期間に第１のスイッチにより前記ソースラインと電気的に切り離されるソースドライバと、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第２のスイッチとにより構成されるソースライン駆動部と
　を備えたことを特徴とする液晶表示装置の駆動回路。（以下、「本願発明」という。）」
　
（１）刊行物に記載された発明
　原査定の拒絶の理由に引用された本願の出願前に頒布された刊行物である特開平２−２０４７１８号公報（以下、「刊行物」という。）には、図面とともに、次の事項が記載されている。
　
ア．「〔産業上の利用分野〕
　本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状に配置して画像の表示を行う液晶ディスプレイ装置に関する。」
　
イ．「　すなわち第３図において、（１）はテレビの映像信号が供給される入力端子で、この入力端子（１）からの信号がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ1，Ｍ2，・・・Ｍｍを通じて垂直（Ｙ軸）方向のラインＬ1，Ｌ2，・・・Ｌmに供給される。なおｍは水平（Ｘ軸）方向の画素数に相当する数である。さらにｍ段のシフトレジスタ（２）が設けられ、このシフトレジスタ（２）に水平周波数のｍ倍のクロック信号Φ1H，Φ2Hが供給され、このシフトレジスタ（２）の各出力端子からのクロック信号Φ1H，Φ2Hによって順次走査される駆動パルス信号φH1，φH2・・・φHmがスイッチング素子Ｍ1〜Ｍmの各制御端子に供給される。なおシフトレジスタ（２）には低電位（ＶSS）と高電位（ＶDD）が供給され、この２つの電位の駆動パルスが形成される。
　また各ラインＬ1〜Ｌmにそれぞれ例えばＮチャンネルＦＥＴからなるスイッチング素子Ｍ11，Ｍ21・・・Ｍn1，Ｍ12，Ｍ22・・・Ｍn2，・・・Ｍ1m，Ｍ2m・・・Ｍnmの一端が接続される。なおｎは水平走査線数に相当する数である。このスイッチング素子Ｍ11〜Ｍnmの他端がそれぞれ液晶セルＣ11，Ｃ21・・・Ｃnmを通じてターゲット端子（３）に接続される。
　さらにｎ段のシフトレジスタ（４）が設けられ、このシフトレジスタ（４）に水平周波数のクロック信号Φ1V，Φ2Vが供給され、このシフトレジスタ（４）の各出力端子からのクロック信号Φ1V，Φ2Vによって順次走査される駆動パルス信号φV1，φV2・・・φVn、が、水平（Ｘ軸）方向のゲート線Ｇ1，Ｇ2・・・Ｇnを通じてスイッチング素子Ｍ11〜ＭnmのＸ軸方向の各列（Ｍ11〜Ｍ1m），（Ｍ21〜Ｍ2m）・・・（Ｍn1〜Ｍnm）ごとの制御端子にそれぞれ供給される。なお、シフトレジスタ（４）にもシフトレジスタ（２）と同様にＶSSとＶDDが供給される。
　すなわちこの回路において、シフトレジスタ（２），（４）には第４図Ａ，Ｂに示すようなりロック信号Φ1H，Φ2H，Φ1V，Φ2Vが供給される。そしてシフトレジスタ（２）からは同図Ｃに示すように各画素期間ごとにφH1〜φHm、が出力され、シフトレジスタ（４）からは同図Ｄに示すように１水平期間ごとにφV1〜φVnが出力される。さらに入力端子（１）には同図Ｅに示すような信号が供給される。
　そしてφV1，φH1が出力されているときは、スイッチング素子Ｍ1とＭ11〜Ｍ1mがオンされ、入力端子（１）→Ｍ1→Ｌ1→Ｍ11→Ｃ11→ターゲット端子（３）の電流路が形成されて液晶セルＣ11に入力端子（１）に供給された信号とターゲット端子（３）との電位差が供給される。このためこのセルＣ11の容量分に、１番目の画素の信号による電位差に相当する電荷がサンプルホールドされる。この電荷量に対応して液晶の光透過率が変化される。これと同様のことがセルＣ12〜Ｃnmについて順次行われ、さらに次のフィールドの信号が供給された時点で各セルＣ11〜Ｃnmの電荷量が書き換えられる。
　このようにして、映像信号の各画素に対応して液晶セルＣ11〜Ｃnmの光透過率が変化され、これが順次繰り返されてテレビ画像の表示が行われる。（公報第１頁右下欄第１３行〜第２頁左下欄第１０行。）」
　
ウ．「〔実施例〕
　第１図は従来例と同様の単一の液晶ディスプレイ装置の構成を示し、この図において、上述の垂直（Ｙ軸）方向のラインＬ1〜Ｌmの下端部にそれぞれスイッチング素子ＭR1，ＭR2・・・・ＭRmが設けられ、これらの素子ＭR1〜ＭRmを介してターゲット端子（３）が接続されると共に、これらの素子ＭR1〜ＭRmの各制御端子が水平ブランキングパルスＨBLKの供給されるリセット端子（５）に接続される。他の構成は従来の技術の装置と同様にされる。
　そしてこの装置において、例えば第２図Ａに示すような全白（または全黒）の映像信号が入力端子（１）に供給され、同図Ｂに示すような駆動パルス信号φH1〜φHmでスイッチング素子Ｍ1〜Ｍmがオンされた場合に、リセット端子（５）には同図Ｃに示すような水平ブランキングパルスＨBLKが供給され、これによってスイッチング素子ＭR1〜ＭRmがオンされる。
　このため各ラインＬ1〜Ｌmの電位は、各水平ブランキングパルスＨBLKの期間にターゲット電圧にプリチャージされ、さらに駆動パルス信号φH1〜φHmの期間にこのターゲット電圧から映像信号の電位に変化される。（公報第３頁左下欄第１行〜同頁右下欄第３行。）」
　
　上記摘記事項ア〜ウからみて、刊行物には、以下の発明が記載されているものと認められる。
「複数の水平方向のゲート線（Ｇ1，Ｇ2・・・Ｇn）と複数の垂直方向のライン（Ｌ1，Ｌ2，・・・Ｌm）の各交点にＮチャンネルＦＥＴからなるスイッチング素子（Ｍ11，Ｍ21・・・Ｍn1，Ｍ12，Ｍ22・・・Ｍn2，・・・Ｍ1m，Ｍ2m・・・Ｍnm）と液晶セル（Ｃ11〜Ｃnm）とを有するＸ−Ｙマトリクス状に配置されてなる液晶表示素子を駆動する液晶ディスプレイ装置の駆動回路において、前記水平方向のゲート線（Ｇ1，Ｇ2・・・Ｇn）を駆動するｎ段のシフトレジスタ（４）と、水平ブランキングパルス（ＨBLK）の期間にスイッチング素子（Ｍ1〜Ｍm）により前記垂直方向のライン（Ｌ1，Ｌ2，・・・Ｌm）と電気的に切り離される入力端子（１）と、前記垂直方向のライン（Ｌ1，Ｌ2，・・・Ｌm）とターゲット電圧が印加されるターゲット端子（３）との間に設けられ、前記水平ブランキングパルス（ＨBLK）の期間に前記垂直方向のライン（Ｌ1，Ｌ2，・・・Ｌm）と前記ターゲット端子（３）とを電気的に接続するスイッチング素子（ＭR1，ＭR2・・・・ＭRm）により構成される垂直方向のライン（Ｌ1，Ｌ2，・・・Ｌm）を駆動するための構成とを備えた液晶ディスプレイ装置の駆動回路。（以下、「刊行物発明」という。）」
　
（２）対比・判断
　本願発明と刊行物発明とを対比すると、刊行物発明に記載されたは、「水平方向のゲート線（Ｇ1，Ｇ2・・・Ｇn）」、「垂直方向のライン（Ｌ1，Ｌ2，・・・Ｌm）」、「ＮチャンネルＦＥＴからなるスイッチング素子（Ｍ11，Ｍ21・・・Ｍn1，Ｍ12，Ｍ22・・・Ｍn2，・・・Ｍ1m，Ｍ2m・・・Ｍnm）」、「液晶セル（Ｃ11〜Ｃnm）」、「液晶表示素子」、「液晶ディスプレイ装置」、「ｎ段のシフトレジスタ（４）」、「水平ブランキングパルス（ＨBLK）の期間」、「スイッチング素子（Ｍ1〜Ｍm）」、「ターゲット電圧」、「ターゲット端子（３）」、「スイッチング素子（ＭR1，ＭR2・・・・ＭRm）」、「垂直方向のライン（Ｌ1，Ｌ2，・・・Ｌm）を駆動するための構成」は、それぞれ本願発明の「ゲートライン」、「ソースライン」、「スイッチング素子」、「液晶容量」、「液晶表示部」、「液晶表示装置」、「ゲートライン駆動部」、「ある期間」、、「第１のスイッチ」、「所定の電位」、「ノード」、「第２のスイッチ」、「ソースライン駆動部」に相当するから、両者は、
　
＜一致点２＞
「複数のゲートラインと複数のソースラインの各交点にスイッチング素子と液晶容量とを有する液晶表示部を駆動する液晶表示装置の駆動回路において、前記ゲートラインを駆動するゲートライン駆動部と、ある期間に第１のスイッチにより前記ソースラインと電気的に切り離される構成と、前記ソースラインと所定の電位が印加されるノードとの間に設けられ、前記期間に前記ソースラインと前記ノードとを電気的に接続する第２のスイッチとにより構成されるソースライン駆動部とを備えたことを特徴とする液晶表示装置の駆動回路。」
　
＜相違点２＞
　本願発明では、「ソースドライバ」が設けられているのに対して、刊行物発明では、入力端子に映像信号を供給するための構成が明確ではない点で相違している。
　
上記＜相違点２＞について検討する。
　入力端子に映像信号を供給するためにドライバが必須であることは、映像表示装置の制御の技術分野においては、技術常識にすぎず、該技術常識を勘案して刊行物発明に関して検討するに、映像信号を供給するための入力端子の入力部側に何らかのドライバを設けることは、当業者が容易に想到することができたものである。
　
　そして、本願発明の作用効果も、刊行物発明及び技術常識から当業者が予測できる範囲のものである。
　したがって、本願発明は、刊行物発明及び技術常識に基づいて、当業者が容易に発明をすることができたものである。
　
４．まとめ
　以上のとおりであるから、本件出願の請求項１に係る発明である本願発明は特許法第２９条第２項の規程により特許をすることができないものであり、その余の請求項に係る発明についての判断を示すまでもなく、本件出願は、拒絶をすべきものである。
　よって、結論のとおり結審する。