【事件の表示】
　特願２００４−２１０９２２「フラッシュメモリを備えた情報機器」拒絶査定不服審判事件〔平成１６年１０月２８日出願公開、特開２００４−３０３２７８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、特許法第４１条に基づく優先権主張を伴う平成４年１１月２７日（優先日：平成３年１１月２８日，特願平３−３１４２９７号；平成４年２月１９日，特願平４−３１７５６号；平成４年８月３１日，特願平４−２３０９１４号）の出願である特願平４−３１８１５９号の発明の一部を新たな出願（特願２００２−３２０６２３号）とし、
　さらにその発明の一部を新たな出願（特願２００３−４３２０２５号）とし、
　その出願の発明の一部を新たな出願としたものであって、拒絶査定以後の手続きの経緯は次のとおりである。
　拒絶査定　　　　　　平成１９年１月１８日付
　審判請求、手続補正　平成１９年２月２２日
　拒絶理由通知　　　　平成１９年７月１７日付
　意見書、手続補正　　平成１９年９月２５日
　
２．本願発明
　本願の特許請求の範囲の請求項１に係る発明（以下「本願請求項１の発明」という。）は、補正された明細書及び図面の記載からみて、平成１９年９月２５日付け手続補正書により補正された特許請求の範囲の請求項１に記載されたとおりの次の事項により特定されるものである。
「処理装置と主メモリとを含む機器と、記憶装置とを備えた情報機器において、
　前記処理装置と主メモリとを含む機器は、前記記憶装置へアクセスして、前記記憶装置にデータの読み書きを行い、
　前記記憶装置は、電気的に消去可能なフラッシュメモリと、前記処理装置と主メモリとを含む機器からのアクセス要求に応答して、前記フラッシュメモリをアクセスするための制御部とを備え、
　前記フラッシュメモリは、セクタ単位でデータを記憶可能で、
　前記制御部は、前記処理装置と主メモリとを含む機器からの書き込み要求が既にデータが書き込まれている論理セクタへの書き換え要求である場合に、書き換えが局所に集中するのを防ぐために、次のデータの書き込みをするセクタを示すポインタをインクリメントすることによってデータが書き込まれていなくて書き込み可能なセクタをさがし出し、前記データが書き込まれていなくて書き込み可能なセクタに、前記処理装置と主メモリとを含む機器からの書き込み要求に伴うデータを書き込み、前記論理セクタに対応する古いセクタを消去のために無効にし、
　前記処理装置と主メモリとを含む機器は、前記記憶装置へ電源を供給し、
　前記処理装置と主メモリとを含む機器は、前記処理装置と主メモリとを含む機器の電源オフをユーザから受けても、前記記憶装置が動作を終了するのを待ってから前記記憶装置への電源の供給を停止することを特徴とする情報機器。」
　
３．当審の拒絶の理由
　当審において通知した拒絶の理由の概要は、次のとおりである。
　本件出願の請求項１〜請求項１２に係る発明は、その出願の日前の特許出願であって、その出願後に出願公告（特許掲載公報の発行）又は出願公開がされた下記の特許出願の願書に最初に添付された明細書又は図面に記載された発明と同一であり、しかも、この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく、またこの出願の時において、その出願人が上記特許出願の出願人と同一でもないので、特許法第２９条の２の規定により特許を受けることができない。
　　　　　　　　　　　　　　　　　記
　特願平３−１９７３１８号（特開平５−２７９２４号公報参照）
　
４．先願発明
　特願平３−１９７３１８号（以下「先願」という。）の願書に最初に添付した明細書又は図面には、次の事項が記載されている。
Ａ．「【請求項１６】ホスト・プロセッサと、フラッシュ・メモリで構成され、それぞれが少なくとも１つのセクタを含む複数のメモリ・ブロックから成る半導体メモリを備えた外部記憶システムと、該外部記憶システムと前記ホスト・プロセッサ間でデータおよびコマンドを転送するためのホスト・バスとを含むコンピュータ・システムにおいて、前記ホスト・プロセッサからのアドレスを特定のセクタの物理アドレスに変換するアドレス変換手段及び各メモリ・ブロックとその中の各セクタの状況を記録するブロック管理手段を用いて、前記コマンドに応じて前記半導体メモリの各セクタに対するデータの読出し、書込みおよびメモリ・ブロックの消去を制御する制御手段とを具備し、該制御手段は、前記ホスト・プロセッサからのコマンドに応答して前記半導体メモリの該当セクタに対するデータの書込み、読出しもしくはメモリ・ブロックの消去の処理を実行すると共に、これらの処理に伴って前記ブロック管理手段の各メモリ・ブロック及び各セクタの状況の記録を更新する手段を有する、ことを特徴とするコンピュータ・システム。」
Ｂ．「【００１０】本発明の他の目的は、半導体メモリ内の特定のセクタだけが頻繁に書込み、消去されることがなく、全てのメモリが長期間有効に使用される半導体外部記憶システムを提供することにある。
…（中略）…
【００１３】…（中略）…外部記憶装置側では、ホストのコマンド処理に備えて、書き込みあるいは複写用のメモリ・ブロックやセクタを常に準備し、この選ばれたメモリ・ブロックやセクタの物理アドレスとホスト・コンピュータのコマンドとの対応関係を、アドレス変換表に記録、保持する。
…（中略）…
【００１４】…（中略）…さらに、半導体メモリのメモリ・ブロックやセクタを総合的に管理し、利用効率を考慮して自由に物理アドレスを選定することができるので、半導体メモリ内の特定のメモリ・ブロックが不必要に頻繁に消去されることがなくなり、全てのメモリが長期間有効に使用される。
…（中略）…
【００１８】図２に、半導体外部記憶システム２０の機能的な構成の詳細を示す。この半導体外部記憶システムは、ファミリー・バス１８に接続された制御装置３０と、半導体メモリ・バス３１に接続されたフラッシュ・メモリ３２とを含む。」
Ｃ．「【００３２】次に、上記コマンド処理部３４の各処理の詳細について述べる。最初はブロック管理表とアドレス変換表の初期化（図７Ａ、ステップ７０２）である。図９（図９Ａ，９Ｂ）は、このブロック管理表とアドレス変換表の初期化の処理の詳細である。ブロックの番号ｉ，セクタ番号ｊを初期化し空白セクタ数Ｂ（ｉ，１）、有効セクタ数、有効セクタの数Ｂ（ｉ，２）を共にゼロにし（９０２，９０４）、セクタ管理表６０からブロックｉ内のｊ番目のセクタの状況とポインタＬのデータＳ（ｉ，ｊ）を得る（９０６）。もし、セクタが空白であればブロックｉ内の空白セクタの数Ｂ（ｉ，１）に１を加える。セクタが空白でなければ、次にセクタが有効かチェックし、有効ならば、アドレス変換表３６のＬ番目のＡ（Ｌ）に物理アドレス６８を格納し（９１４）、有効セクタの数Ｂ（ｉ，２）に１を加える（９１６）。以下同様にセクタ番号ｊがブロックｉ内のセクタ総数Ｍになるまで同様の処理を行う（９２０）。さらに、全てのブロックＮについて同様の処理を繰り返す（９２２〜９２４）。そして次にセクタ書き込みを行うブロックの番号ｉｗ，消去コマンドを受け取ったとき消去する候補ブロックの番号ｉｅ，消去時にデータの退避を行うべき空白ブロックの番号ｉｂを決定する（９２６）。
…（中略）…
【００３６】次に、セクタ書込み処理（図７Ａのステップ７１４）について述べる。図２及び図１２において、コマンド処理部３４は、まず、ハッファ３７からホストＣＰＵ１０により与えられた論理アドレスＬを得て、次にアドレス変換表３６を検索し、物理アドレスＡ（Ｌ）を得る。さらにブロック管理表３５を調べて、データ領域７０の空白セクタ７０Ｎの位置を知る。そして、ホストＣＰＵ１０から受け取ったテータをバッファ３７から読み出し、この新しいデータを空白セクタ７０Ｎに書き込んで、その状況フラグ６４Ｎを「空白」から「有効」に、古いセクタ７０Ａの状況フラグ６４Ａを「有効」から「無効」に書換える。そして、ホストＣＰＵ１０から指定された、論理アドレス６６と新しいセクタ７０Ｎの物理アドレスの対応をアドレス変換表３６に記憶すると共に、空白セクタ（ｉ，１）数、有効セクタ数（ｉ，２）、空白セクタ総数Ｂ（，１）に関しブロック管理表の記録を更新する。」
Ｄ．「【００３８】次に、セクタ消去の手順（図７Ｂのステップ７１８）を図１４〜図１５により詳細に説明する。図１５において、コマンド処理部３４は、あるメモリ・ブロックｉのセクタの状況フラグが「有効］から「無効」になるたびに、ポインタの値Ｓ（ｉ，ｊ）を無効とし（１５０８）、ブロック管理表のメモリ・ブロックｉ内の「有効」セクタの数Ｂ（ｉ，２）を１つ減らす（１５１０）。これは、セクタ・データを論理的には消去し、物理的には有効のまま保持するものである。、そして、アドレス変換表の物理アドレスＡ（Ｌ）をゼロとし、残りの「有効」セクタの数を消去候補のメモリ・ブロックｉｅと比較し、所定値よりり少なくなると、このメモリ・ブロックｉを次に消去すべきメモリ・ブロックの候補ｉｅとして選定する（１５１６）。
【００３９】本実施例では、ブロック管理表やセクタ管理表に基づくブロックの消去処理により、「空白」セクタの数は常に一定の値以上確保される。この「空白」セクタは、書込み時や、消去時におけるデータの書込み先、複写先として用いられる。図１４に示すように、あるメモリ・ブロック３２１内には、当初、「空白」セクタが多数存在しているが、漸次「有効」セクタそして「無効」セクタが増加してゆく。そして、このメモリ・ブロック３２１内に残る「有効」セクタ７０の数が所定値より少なくなると、その「有効」セクタ７０を他のメモリ・ブロック３２２内の「空白」セクタに複写し、次に、メモリ・ブロック３２１の内容を一括消去し、全てを「空白」セクタとする。」
Ｅ．「【００４５】次に、図２１は、本発明の他の実施例を示すもので、図２の例と比較すると、コマンド処理の機能３４が、ホストＣＰＵ１０によって提供される点で相違する。また、ブロック管理表３５、アドレス変換表３６は、主記記憶装置１５上に置かれ（バッファを含めてもよい）、ホストＣＰＵから参照される。ホストＣＰＵ１０は、セクタ読み出しやセクタ書き込みの際には、Ｉ／Ｏバス１８を通じてメモリ・コントローラ８０に命令を送る。」
　
（Ａ）Ａ．に記載されたコンピュータ・システムにおける「書込み」として、Ｃ．の記載によれば、論理アドレスＬを得て、アドレス変換表３６を検索し、物理アドレスＡ（Ｌ）を得、さらにブロック管理表３５を調べて、データ領域７０の空白セクタ７０Ｎの位置を知り、ホストＣＰＵ１０から受け取ったテータを空白セクタ７０Ｎに書込むものが示されている。
（Ｂ）Ｂ．Ｃ．の記載によれば、半導体メモリ内の特定のセクタだけが頻繁に書込み、消去されることがなく、全てのメモリが長期間有効に使用されるために、空白セクタに書込みされる。
（Ｃ）Ｂ．Ｅ．の記載によれば、外部記憶システム２０は、制御手段といえる制御装置３０、又はメモリ・コントローラ８０を備える。（図２、図２１を参照）
（Ｄ）Ｃ．の記載によれば、論理アドレスＬのセクタ書込み処理は、新しいデータを空白セクタ７０Ｎに書き込んで、その状況フラグ６４Ｎを「空白」から「有効」に、古いセクタ７０Ａの状況フラグ６４Ａを「有効」から「無効」に書換えることから、既にデータが書き込まれている論理セクタへの書換えがされることが読み取れ、書換えにより古いセクタのデータは、空白セクタに新しいデータとして書換えられる。
　また、セクタ管理表６０からブロックｉ内のｊ番目のセクタの状況とポインタＬのデータＳ（ｉ，ｊ）を得、もし、セクタが空白であればブロックｉ内の空白セクタの数Ｂ（ｉ，１）に１を加え、セクタが空白でなければ、次にセクタが有効かチェックし、有効ならば、アドレス変換表３６のＬ番目のＡ（Ｌ）に物理アドレス６８を格納し、有効セクタの数Ｂ（ｉ，２）に１を加え、以下同様にセクタ番号ｊがブロックｉ内のセクタ総数Ｍになるまで同様の処理を行うことが記載されており、セクタを示すポインタＳ（ｉ，ｊ）のｊ番目のセクタを示すセクタ・アドレスｊがＭになるまでインクリメントして空白セクタかどうか状況を調べることが読み取れる。
（Ｅ）Ｄ．の記載によれば、セクタに対応する状況フラグが「無効」にされると、当該セクタデータは論理的に消去される。そして、ブロックの「無効」セクタが増加し「有効」セクタの数が所定値より少なくなったときに、「有効」セクタを他のメモリ・ブロック内の「空白」セクタに複写し、次いで、メモリ・ブロックの内容を一括消去する。よって、無効の状況フラグは論理セクタに対応するセクタデータを後で消去するために用いており、「論理セクタに対応する古いセクタを消去のために無効にし」ているといえる。
　これらの点をふまえると、先願明細書又は図面には、次の発明（以下「先願発明」という。）が記載されていると認められる。
　
　ホスト・プロセッサと、フラッシュ・メモリで構成され、それぞれが少なくとも１つのセクタを含む複数のメモリ・ブロックから成る半導体メモリを備えた外部記憶システムと、該外部記憶システムと前記ホスト・プロセッサ間でデータおよびコマンドを転送するためのホスト・バスとを含むコンピュータ・システムにおいて、
　外部記憶システムは、前記ホスト・プロセッサからの論理アドレスを特定のセクタの物理アドレスに変換するアドレス変換手段及び各メモリ・ブロックとその中の各セクタの状況を記録するブロック管理手段を用いて、前記コマンドに応じて前記半導体メモリの各セクタに対するデータの読出し、書込み、およびメモリ・ブロックの消去を制御する制御手段を具備し、
　該外部記憶システムの制御手段は、前記ホスト・プロセッサからの書込のコマンドに応答して、論理アドレスを得てアドレス変換表を検索して物理アドレスを得、さらにブロック管理表を調べてデータ領域の空白セクタの位置を知り、ホストＣＰＵから受け取ったデータを空白セクタに書込み、前記論理セクタに対応する古いセクタを消去のために無効にし、これらの処理に伴って前記ブロック管理手段の各メモリ・ブロック及び各セクタの状況の記録を更新する手段を有する、ことを特徴とするコンピュータ・システム。
　
５．本願請求項１の発明と先願発明との対比
　本願請求項１の発明と先願発明とを対比すると、
（１）先願発明の「コンピュータ・システム」は本願請求項１の発明の「情報機器」に相当する。また、先願発明の、ＣＰＵと主記憶装置を備えることが自明（図２１参照）の「ホスト・プロセッサと、半導体メモリを備えた外部記憶システムとを含むコンピュータ・システム」は、本願請求項１の発明の「処理装置と主メモリとを含む機器と、記憶装置とを備えた情報機器」に相当する。
（２）先願発明の「前記コマンドに応じて前記半導体メモリの各セクタに対するデータの読出し、書込み、およびメモリ・ブロックの消去を制御する」における「前記コマンド」とは、前記ＣＰＵと主記憶装置を備える「ホスト・プロセッサ」（以下、単に「ホスト・プロセッサ」という。）からのコマンドであるから、先願発明において「前記コマンドに応じて前記半導体メモリの各セクタに対するデータの読出し、書込み、およびメモリ・ブロックの消去を制御する」ことはホストプロセッサから半導体メモリにデータの書込み、読出し等を行うことであり、本願請求項１の発明の、「前記処理装置と主メモリとを含む機器は、前記記憶装置へアクセスして、前記記憶装置にデータの読み書きを行」うことに相当する。
（３）先願発明の「外部記憶システム」は、「フラッシュ・メモリで構成され、それぞれが少なくとも１つのセクタを含む複数のメモリ・ブロックから成る半導体メモリを備えた」もの、すなわちフラッシュ・メモリを備えたものであるから、この点を併せて考えれば、先願発明の「前記コマンドに応じて前記半導体メモリの各セクタに対するデータの読出し、書込み、およびメモリ・ブロックの消去を制御する制御手段を具備し」ている点は、本願請求項１の発明の「記憶装置は、電気的に消去可能なフラッシュメモリと、前記処理装置と主メモリとを含む機器からのアクセス要求に応答して、前記フラッシュメモリをアクセスするための制御部とを備え」た点に相当する。
（４）先願発明の「半導体メモリ」が「フラッシュ・メモリで構成され、それぞれが少なくとも１つのセクタを含む複数のメモリ・ブロックから成る」こと、及び、「制御手段」が「前記半導体メモリの各セクタに対するデータの読出し、書込み、およびメモリ・ブロックの消去を制御する」ことは、フラッシュ・メモリで構成された半導体メモリがセクタ単位でデータを記憶可能であることを示しているので、先願発明の前記事項は、本願請求項１の発明の「フラッシュメモリは、セクタ単位でデータを記憶可能」であることに相当する。
（５）先願発明の「該外部記憶システムの制御手段は、前記ホスト・プロセッサからの書込みのコマンドに応答して、論理アドレスを得てアドレス変換表を検索して物理アドレスを得、さらにブロック管理表を調べてデータ領域の空白セクタの位置を知り、ホストＣＰＵから受け取ったデータを空白セクタに書込み、前記論理セクタに対応する古いセクタを消去のために無効にし、これらの処理に伴って前記ブロック管理手段の各メモリ・ブロック及び各セクタの状況の記録を更新する手段を有する」（以下「特定事項ア」という。）において、「空白セクタに書込み」は、（Ｂ）で述べたように、半導体メモリの特定のセクタだけが頻繁に書込み、消去されることがないようにするためであり、「ブロック管理表を調べてデータ領域の空白セクタの位置を知り」には、（Ｄ）で述べたように、セクタを示すポインタをインクリメントすることによって空白セクタ、即ち、データが書き込まれていなくて書み込可能なセクタ、の位置を知ることが含まれると解される。
　これらの点を加味すれば、先願発明の特定事項アは、本願請求項１の発明の「制御部は、前記処理装置と主メモリとを含む機器からの書き込み要求が既にデータが書き込まれている論理セクタへの書き換え要求である場合に、書き換えが局所に集中するのを防ぐために、次のデータの書き込みをするセクタを示すポインタをインクリメントすることによってデータが書き込まれていなくて書き込み可能なセクタをさがし出し、前記データが書き込まれていなくて書き込み可能なセクタに、前記処理装置と主メモリとを含む機器からの書き込み要求に伴うデータを書き込み、前記論理セクタに対応する古いセクタを消去のために無効にし」に相当する。
　
　したがって、本願請求項１の発明と先願発明とは、次の特定事項を有するて点で一致し、そして次の点で一応相違が認められる。
　
〈一致点〉処理装置と主メモリとを含む機器と、記憶装置とを備えた情報機器において、
　前記処理装置と主メモリとを含む機器は、前記記憶装置へアクセスして、前記記憶装置にデータの読み書きを行い、
　前記記憶装置は、電気的に消去可能なフラッシュメモリと、前記処理装置と主メモリとを含む機器からのアクセス要求に応答して、前記フラッシュメモリをアクセスするための制御部とを備え、
　前記フラッシュメモリは、セクタ単位でデータを記憶可能で、
　前記制御部は、前記処理装置と主メモリとを含む機器からの書き込み要求が既にデータが書き込まれている論理セクタへの書き換え要求である場合に、書き換えが局所に集中するのを防ぐために、次のデータの書き込みをするセクタを示すポインタをインクリメントすることによってデータが書き込まれていなくて書き込み可能なセクタをさがし出し、前記データが書き込まれていなくて書き込み可能なセクタに、前記処理装置と主メモリとを含む機器からの書き込み要求に伴うデータを書き込み、前記論理セクタに対応する古いセクタを消去のために無効にする、
　ことを特徴とする情報機器。
　
〈相違点〉本願請求項１の発明が「前記処理装置と主メモリとを含む機器は、前記記憶装置へ電源を供給し、前記処理装置と主メモリとを含む機器は、前記処理装置と主メモリとを含む機器の電源オフをユーザから受けても、前記記憶装置が動作を終了するのを待ってから前記記憶装置への電源の供給を停止する」のに対し、先願発明は、この点を構成として具備していない点。
　
６．相違点ついての当審判断
（１）本願請求項１の電源を供給することについての事項については、本願の国内優先権主張の基礎とする出願のうち、特願平４−２３０９１４号の、特に【００２１】〜【００２２】段落及び図２１、図２２にのみ記載された事項であり、本願は、これを基礎としていると認められる。したがって、前記電源を供給することについての判断は、前記出願の出願日である平成４年８月３１日を基準とする。
（２）請求項に係る発明特定事項と先願発明特定事項とに相違がある場合であっても、それが課題解決のための具体化手段における微差（周知技術、慣用技術の付加、削除、転換等であって、新たな効果を奏するものでないはないもの）である場合はそれらの発明は実質的に同一である。
（３）電源断があった場合などにおいて、記憶装置のデータが失われたり破壊されるのを防止するために、書込中の記憶装置に必要な電源を供給することは、記憶装置一般に付随する課題、対策である。
　先願明細書及び図面において言及されていないとしても先願発明の記憶装置に電源供給手段を有することは自明である。
　（１）乃至（３）の点をふまえ、前記電源供給についての〈相違点〉の事項が、周知技術、慣用技術の付加、削除、転換等であって、新たな効果を奏するものでないかどうかについて、検討を進める。
　例えば、特開昭６３−３９０１３号公報（以下、「周知例１」という。）には次の事項が記載されている。
「電源制御部による電源切断の場合は、不揮発性メモリ（電源が断となっても消去されないメモリ）へのデータの書込みの一区切迄の終了処理を行った後、電源を切断する電子計算機」（１頁右下欄３行〜６行）、「次に、ステップ２５にて、電源を切断するために、スイッチ部２より電源制御部３にスイッチをオフしたとの情報を送出すると、・・・不揮発性メモリ５’内の運用領域１０に書込み中のデータがあれば、書き込んでいる途中で中断するとデータは破壊されるので、一区切迄の終了処理を行う。・・・次にステップ３１にて、プロセッサ４より電源制御部３に電源オフを命令し、ステップ３２にて電源が切断される。」（２頁右上欄６行〜下２行）
　また、特開昭６３−６４１４８号公報（以下、「周知例２」という。）には次の事項が記載されている。
「これらメモリに情報を書込む際、電源断となったときにも情報が飛散しないように保護しなければならない。そこで、このような電源断が生じても、ＥＥＰＲＯＭに対する最大の連続情報書込みに要する時間だけは電源供給し得る装置を設けるなどして、ＥＥＰＲＯＭに対する書込みを保障するようにしていた。また、ＥＥＰＲＯＭに対する書込み速度は、読出し速度に比較してかなり遅く、また一般的にＲＡＭに対する書込み時間に比較して非常に長い。そこで情報の半永久的保存を儀牲にしてＢＲＡＭを用いるなどしていた。
〔発明が解決しようとする問題点〕
ＥＥＰＲＯＭはＢＲＡＭに比較して情報の保存性はすこぶる良好であるが、ＥＥＰＲＯＭに対する最大の連続情報書込みに要する時間はＢＲＡＭに比較してかなり長くなる。したがって、電源断となってからＥＥＰＲＯＭに書込むのに必要な時間以上に電源を保持する容量を持たねばならず、ＢＲＡＭを用いた電子機器に比較して、ＥＥＰＲＯＭを用いた電子機器は大規模にならざるを得ないという欠点があった。」（２頁左上欄下５行〜右上欄下５行）
　また、特開平１−２３４９１５号公報（以下、「周知例３」という。）には次の事項が記載されている。
「本来、補助記憶装置２の目的はデータを一時的に保管するということよりも、情報処理装置１で処理されたデータを保管するということにある。通常、情報処理装置１で処理されたデータは大容量のデータであることが多いので、このデータの保管が完了されるまでの処理時間は長時間を要している。この間オペレータは何もしないでいることが多く、しかも補助記憶装置２が動作しているかどうかを注意深く監視していないとあたかも何の処理も行っていないかのように見えるため、電源盤３のスイッチ４をオフ状態にしてしまうこともある。
　このような場合には、電源盤３のスイッチ４をオフ状態にしてしまうことによってシステム全体への電源が断となってしまう、あるいは、情報処理装置１と補助記憶装置２とに別々に電源が供給されている場合には、補助記憶装置２だけには電源が入っているが、情報処理装置１への電源が断となってしまうという状態が生ずる。
　このような従来の情報処理装置に使用されている電源盤３では、スイッチ４をオフ状態とすることにより、補助記憶装置２の動作には関係なく、システムへの電力供給を停止していたので、この電力供給の停止により補助記憶装置２に保管するために転送していたデータが破壊または消失されてしまうという欠点があった。
　
発明の目的
　
発明の構成
　これらの周知例１乃至３の記載によれば、記憶装置のデータが失われたり破壊されるのを防止するために、「記憶装置へ電源を供給し、処理装置と主メモリとを含む機器は、前記処理装置と主メモリとを含む機器の電源オフをユーザから受けても、前記記憶装置が動作を終了するのを待ってから前記記憶装置への電源の供給を停止する」に相当する本願優先権主張日前の周知技術が示されている。
　先願発明は、明細書及び図面の、図１、図２を参照すれば、主記憶装置に接続されたプロセッサにＩ／Ｏバスを介して接続された半導体外部記憶（ＥＥＰＲＯＭ）システムに係る発明であり、外部記憶への書込み中の電源断対策は周知の課題であるから、そのような課題の解決方法として周知である、前記「記憶装置へ電源を供給し、前記処理装置と主メモリとを含む機器は、前記処理装置と主メモリとを含む機器の電源オフをユーザから受けても、前記記憶装置が動作を終了するのを待ってから前記記憶装置への電源の供給を停止する」技術を参酌し先願発明に付加することは、単なる周知技術、慣用技術の付加にあたる。
　しかも、本願請求項１の発明の奏する効果も、先願発明の奏する効果と、前記周知技術による効果のそれぞれの効果を有する程度にすぎず、新たな効果を奏しているとも認められない。
　よって、本願請求項１の発明は、先願発明と実質的に同一である。
　
７．むすび
　以上のとおり、本願請求項１の発明は、その出願の日前の特許出願であって、その出願後に出願公開がされた上記の特許出願の願書に最初に添付された明細書又は図面に記載された発明と同一であり、しかも、この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく、またこの出願の時において、その出願人が上記特許出願の出願人と同一でもないので、特許法第２９条の２の規定により特許を受けることができない。
　よって、結論のとおり審決する。