【事件の表示】
　特願２０００−５３８３８３「ＳＯＳ構造上にモノリシック的に集積した液晶アレイディスプレイ及び制御回路の製作方法」拒絶査定不服審判事件〔平成１１年　９月３０日国際公開、ＷＯ９９／４９５１０、平成１４年　３月１９日国内公表、特表２００２−５０８５９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、１９９９年３月２４日（パリ条約による優先権主張外国庁受理　１９９８年３月２５日、米国）を国際出願日とする出願であって、平成１５年６月３０日付けで拒絶査定がなされ、これに対して同年９月２９日に拒絶査定に対する審判請求がなされるとともに、同年１０月２０日に手続補正がなされ、その後当審において、平成１７年４月２２日付けで審尋がなされ、その後同年１１月１０日に回答書が提出さたものである。
　　　
第２　平成１５年１０月２０日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１５年１０月２０日付けの手続補正を却下する。
　［理由］
　１．本件補正の内容
　補正前の請求項１ないし２２を、補正後の請求項１ないし２２とするものであって、補正後の請求項１，３，７，１５，２１及び２２に係る発明は以下のとおりである。
「【請求項１】ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ（Silicon-On-Sapphire）構造を創出し；
ｂ）シリコン・イオン、錫イオン、ゲルマニウム・イオン、及び炭素イオンからなる群より選んだ種のイオン注入を前記エピタキシャルシリコン層に加えてイオン注入されたエピタキシャルシリコン層を創出し；
ｃ）前記ＳＯＳ構造を焼なまし；
ｄ）前記イオン注入されたエピタキシャルシリコン層を酸化して、イオン注入されたエピタキシャルシリコン薄化層を残しながら前記エピタキシャルシリコン層の一部から二酸化シリコン層を形成し；
ｅ）前記二酸化シリコン層を除去して前記イオン注入されたエピタキシャルシリコン薄化層を露出し；
ｆ）前記イオン注入されたエピタキシャルシリコン薄化層の上にトランジスタ群を作り；　
ｇ）該トランジスタ群へ電気的に接続された電気接点群を作り；
ｈ）該電気接点群により前記トランジスタ群へ電気的に接続された液晶コンデンサ群を前記ＳＯＳ構造上に作り；そして　
ｉ）前記液晶コンデンサ群を変調するためのディスプレイ駆動回路を前記イオン注入されたエピタキシャルシリコン薄化層の上に作る　
諸過程からなるＳＯＳ構造上にモノリシック的に集積した液晶アレイディスプレイ及び制御回路の製作方法。」
「【請求項３】ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ構造を創出し；
ｂ）イオン注入を用量1014cm-2、エネルギー準位185keV及び温度-20℃で前記エピタキシャルシリコン層に加えてイオン注入されたエピタキシャルシリコン層を創出し；
ｃ）前記ＳＯＳ構造を温度550℃の窒素雰囲気に30分間浸漬し；
ｄ）前記ＳＯＳ構造が浸漬された窒素雰囲気の温度を１時間で550℃から900℃まで上昇させ；
ｅ）前記ＳＯＳ構造を前記窒素雰囲気中で900℃において１時間焼なまし；
ｆ）前記イオン注入されたエピタキシャルシリコン層を温度1000℃の酸素雰囲気中で酸化して、イオン注入されたエピタキシャルシリコン薄化層を残しながら前記イオン注入されたエピタキシャルシリコン層の一部から二酸化シリコン層を形成し；
ｇ）前記二酸化シリコン層を除去して前記イオン注入されたエピタキシャルシリコン薄化層を露出し；
ｈ）前記イオン注入されたエピタキシャルシリコン薄化層の上にトランジスタ群を作り；
ｉ）該トランジスタ群へ電気的に接続された電気接点群を作り；
ｊ）該電気接点群により前記トランジスタ群へ電気的に接続された液晶コンデンサ群を前記ＳＯＳ構造上に作り；そして
ｋ）前記液晶コンデンサ群を変調するためのディスプレイ駆動回路を前記イオン注入されたエピタキシャルシリコン薄化層の上に作る
諸過程からなるＳＯＳ構造上にモノリシック的に集積した液晶アレイディスプレイ及び制御回路の製作方法。」
「【請求項７】ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ構造を創出し；
ｂ）シリコン・イオン、錫イオン、ゲルマニウム・イオン、及び炭素イオンからなる群より選んだ種のイオン注入を前記エピタキシャルシリコン層に加えてイオン注入されたエピタキシャルシリコン層を創出し；
ｃ）前記ＳＯＳ構造を焼なまし；
ｄ）前記イオン注入されたエピタキシャルシリコン層を酸化して、イオン注入されたエピタキシャルシリコン薄化層を残しながら前記エピタキシャルシリコン層の一部から二酸化シリコン層を形成し；
ｅ）前記二酸化シリコン層を除去して前記イオン注入されたエピタキシャルシリコン薄化層を露出し；
ｆ）前記イオン注入されたエピタキシャルシリコン薄化層にパターンを施してパターン化エピタキシャルシリコン層を創出し、該パターン化エピタキシャルシリコン層上にゲート酸化物を成長させ；該ＳＯＳ構造上にポリシリコン層を形成し；該ポリシリコン層にドーピングを施し；該ポリシリコン層及びゲート酸化物をパターン化してゲート領域を形成し且つ該エピタキシャルシリコン層上の被選択領域を露出し；該エピタキシャルシリコン層上の被選択領域にイオン注入を施し該エピタキシャルシリコン層内に前記ゲート領域と自己位置合わせされたソース及びドレイン領域を創出することにより形成した個別トランジスタからなるトランジスタ群を作り；
ｇ）該トランジスタ群へ電気的に接続された電気接点群を作り；そして
ｈ）該電気接点群により前記トランジスタ群へ電気的に接続された液晶コンデンサ群を前記ＳＯＳ構造上に作る
諸過程からなるＳＯＳ構造上にモノリシック的に集積した液晶アレイディスプレイ及び制御回路の製作方法。」
「【請求項１５】ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ構造を創出し；
ｂ）イオン注入を用量1014cm-2、エネルギー準位185keV及び温度-20℃で前記エピタキシャルシリコン層に加えてイオン注入されたエピタキシャルシリコン層を創出し
ｃ）前記ＳＯＳ構造を温度550℃の窒素雰囲気に30分間浸漬し；
ｄ）前記ＳＯＳ構造が浸漬された窒素雰囲気の温度を１時間で550℃から900℃まで上昇させ；
ｅ）前記ＳＯＳ構造を前記窒素雰囲気中で900℃において１時間焼なまし；
ｆ）前記イオン注入されたエピタキシャルシリコン層を温度1000℃の酸素雰囲気中で酸化して、イオン注入されたエピタキシャルシリコン薄化層を残しながら前記イオン注入されたエピタキシャルシリコン層の一部から二酸化シリコン層を形成し；
ｇ）前記二酸化シリコン層を除去して前記イオン注入されたエピタキシャルシリコン薄化層を露出し；
ｈ）前記イオン注入されたエピタキシャルシリコン薄化層にパターンを施してパターン化エピタキシャルシリコン層を創出し、該パターン化エピタキシャルシリコン層上にゲート酸化物を成長させ；該ＳＯＳ構造上にポリシリコン層を形成し；該ポリシリコン層にドーピングを施し；該ポリシリコン層及びゲート酸化物をパターン化してゲート領域を形成し且つ該エピタキシャルシリコン層上の被選択領域を露出し；該エピタキシャルシリコン層上の被選択領域にイオン注入を施し該エピタキシャルシリコン層内に前記ゲート領域と自己位置合わせされたソース及びドレイン領域を創出することにより形成した個別トランジスタからなるトランジスタ群を作り；
ｉ）該トランジスタ群へ電気的に接続された電気接点群を作り；そして
ｊ）該電気接点群により前記トランジスタ群へ電気的に接続された液晶コンデンサ群を前記ＳＯＳ構造上に作る
諸過程からなるＳＯＳ構造上にモノリシック的に集積した液晶アレイディスプレイ及び制御回路の製作方法。」
「【請求項２１】ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ構造を創出し；
ｂ）シリコン・イオン、錫イオン、ゲルマニウム・イオン、及び炭素イオンからなる群より選んだ種のイオン注入を前記エピタキシャルシリコン層に加えてイオン注入されたエピタキシャルシリコン層を創出し；
ｃ）前記ＳＯＳ構造を焼なまし；
ｄ）前記イオン注入されたエピタキシャルシリコン層を酸化して、イオン注入されたエピタキシャルシリコン薄化層を残しながら前記エピタキシャルシリコン層の一部から二酸化シリコン層を形成し；
ｅ）前記二酸化シリコン層を除去して前記イオン注入されたエピタキシャルシリコン薄化層を露出し；
ｆ）前記イオン注入されたエピタキシャルシリコン薄化層にパターンを施してパターン化エピタキシャルシリコン層を創出し、該パターン化エピタキシャルシリコン層上にゲート酸化物を成長させ；該ＳＯＳ構造上にポリシリコン層を形成し；該ポリシリコン層にドーピングを施し；該ポリシリコン層及びゲート酸化物をパターン化してゲート領域を形成し且つ該エピタキシャルシリコン層上の被選択領域を露出し；該エピタキシャルシリコン層上の被選択領域にイオン注入を施し該エピタキシャルシリコン層内に前記ゲート領域と自己位置合わせされたソース及びドレイン領域を創出することにより形成した個別トランジスタからなるトランジスタ群を作り；
ｇ）該トランジスタ群へ電気的に接続された電気接点群を作り；そして
ｈ）該電気接点群により前記トランジスタ群へ電気的に接続された液晶コンデンサ群を前記ＳＯＳ構造上に作り、該液晶コンデンサ群に液晶材料と前記電気接点群と金属化カウンタ電極とを含め、前記液晶材料を前記自己位置合わせされたトランジスタ群と前記電気接点群と前記金属化カウンタ電極との間に入れる
諸過程からなるＳＯＳ構造上にモノリシック的に集積した液晶アレイディスプレイ及び制御回路の製作方法。
【請求項２２】ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ構造を創出し；
ｂ）イオン注入を用量1014cm-2、エネルギー準位185keV及び温度-20℃で前記エピタキシャルシリコン層に加えてイオン注入されたエピタキシャルシリコン層を創出し；
ｃ）前記ＳＯＳ構造を温度550℃の窒素雰囲気に30分間浸漬し；
ｄ）前記ＳＯＳ構造が浸漬された窒素雰囲気の温度を１時間で550℃から900℃まで上昇させ；
ｅ）前記ＳＯＳ構造を前記窒素雰囲気中で900℃において１時間焼なまし；
ｆ）前記イオン注入されたエピタキシャルシリコン層を温度1000℃の酸素雰囲気中で酸化して、イオン注入されたエピタキシャルシリコン薄化層を残しながら前記イオン注入されたエピタキシャルシリコン層の一部から二酸化シリコン層を形成し；
ｇ）前記二酸化シリコン層を除去して前記イオン注入されたエピタキシャルシリコン薄化層を露出し；
ｈ）前記イオン注入されたエピタキシャルシリコン薄化層にパターンを施してパターン化エピタキシャルシリコン層を創出し、該パターン化エピタキシャルシリコン層上にゲート酸化物を成長させ；該ＳＯＳ構造上にポリシリコン層を形成し；該ポリシリコン層にドーピングを施し；該ポリシリコン層及びゲート酸化物をパターン化してゲート領域を形成し且つ該エピタキシャルシリコン層上の被選択領域を露出し；該エピタキシャルシリコン層上の被選択領域にイオン注入を施し該エピタキシャルシリコン層内に前記ゲート領域と自己位置合わせされたソース及びドレイン領域を創出することにより形成した個別トランジスタからなるトランジスタ群を作り；
ｉ）該トランジスタ群へ電気的に接続された電気接点群を作り；そして
ｊ）該電気接点群により前記トランジスタ群へ電気的に接続された液晶コンデンサ群を前記ＳＯＳ構造上に作り、該液晶コンデンサ群に液晶材料と前記電気接点群と金属化カウンタ電極とを含め、前記液晶材料を前記自己位置合わせされたトランジスタ群と前記電気接点群と前記金属化カウンタ電極との間に入れる
諸過程からなるＳＯＳ構造上にモノリシック的に集積した液晶アレイディスプレイ及び制御回路の製作方法。」
　
　２．補正の内容の検討
　（１）補正内容の検討その１
　補正前の請求項１ないし２２を、補正後の請求項１ないし２２とするものであるが、補正前の請求項１ないし２２と補正後の請求項１ないし２２との対応関係は極めて複雑で、且つ、１対１対応でもない。
　（２）補正内容の検討その２
　（ａ）補正後の請求項１，７及び２１は、補正前の請求項１又は６に対応している。
　（ｂ）補正後の請求項１，７及び２１に係る発明は、いずれも、補正前の請求項１及び６に記載される構成を備えている。
　（ｃ）補正前の請求項６に対応する構成又は、補正前の請求項６に対応する構成を更に限定した構成は、補正後の請求項１，７及び２１に係るそれぞれの発明の構成ｈ）に相当する。
　（ｄ）補正前の請求項１を引用した請求項であって、構成ｈ）を備えた補正前の請求項は、補正前の請求項６及び、補正前の請求項６を引用した補正前の請求項７のみであるが、補正前の請求項７の備える構成（「前記トランジスタが式ＩＬ≦１ｐＡ／ｗ（ｗは該トランジスタの幅のミクロン）で与えられる漏れ電流ＩＬを有する」こと）を、補正後の請求項１，７及び２１に係る発明は、いずれも備えていない。
　（ｅ）補正後の請求項１，７及び２１に係る発明は、いずれも、構成ａ）ないし構成ｈ）を備え、補正後の請求項１に係る発明のみが、構成ｉ）を備える。
　（ｆ）補正前の請求項１に係る発明は、補正前の請求項６に記載される上記構成ｈ）に対応する構成を備えていない。
　（ｇ）上記（ａ）ないし（ｆ）より、補正後の請求項１，７及び２１に対応する可能性のある補正前の請求項は、請求項６のみであるが、補正前の請求項６に対応する補正後の請求項として、補正後の請求項１，７及び２１があるから、補正後の請求項１，７及び２１の内、１つ又は２つは、対応する補正前の請求項が存在しない。
　したがって、補正後の請求項１，７及び２１の内少なくとも１つの請求項についての補正は、特許法第１７条の２第４項に規定される、請求項の削除、特許請求の範囲の減縮、誤記の訂正又は明りょうでない記載の釈明のいずれを目的とするものでもないから、補正後の請求項１，７及び２１についての補正は、同法第１７条の２第４項に規定する要件を満たさない。
　（３）補正内容の検討その３
　（ａ）補正後の請求項３，１５及び２２は、補正前の請求項１３及び１７に対応している。
　（ｂ）補正後の請求項３，１５及び２２に係る発明は、いずれも、補正前の請求項１３及び１７に記載される構成を備えている。
　（ｃ）補正前の請求項１７に対応する構成又は、補正前の請求項１７に対応する構成を更に限定した構成は、補正後の請求項３，１５及び２２に係る発明のそれぞれの構成ｊ）である。
　（ｄ）補正前の請求項１３を引用した請求項であって、構成ｊ）を備えた補正前の請求項は、補正前の請求項１７及び１８のみであるが、補正前の請求項１８の備える構成（「前記トランジスタが式ＩＬ≦１ｐＡ／ｗ（ｗは該トランジスタの幅のミクロン）で与えられる漏れ電流ＩＬを有する」こと）を、補正後の請求項３，１５及び２２に係る発明は、いずれも備えていない。
　（ｅ）補正後の請求項３，１５及び２２に係る発明は、いずれも、構成ａ）ないし構成ｊ）を備え、補正後の請求項３に係る発明のみが、構成ｋ）を備える。
　（ｆ）補正前の請求項１３に係る発明は、補正前の請求項１７に記載される上記構成ｊ）に対応する構成を備えていない。
　（ｇ）上記（ａ）ないし（ｆ）より、補正後の請求項３，１５及び２２に対応する可能性のある補正前の請求項は、請求項１７のみであるが、補正前の請求項１７に対応する補正後の請求項として、補正後の請求項３，１５及び２２があるから、補正後の請求項３，１５及び２２の内、１つ又は２つは、対応する補正前の請求項が存在しない。
　したがって、補正後の請求項３，１５及び２２の内少なくとも１つの請求項についての補正は、特許法第１７条の２第４項に規定される、請求項の削除、特許請求の範囲の減縮、誤記の訂正又は明りょうでない記載の釈明のいずれを目的とするものでもないから、補正後の請求項３，１５及び２２ついての補正は、同法第１７条の２第４項に規定する要件を満たさない。　
　
　よって、補正後の他の請求項について検討するまでもなく、補正後の請求項１，３，７，１５，２１及び２２についての補正を含む、本件補正は、特許法第１７条の２第４項に規定する要件を満たさないものであるから、同法第１５９条第１項において読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明
　平成１５年１０月２０日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし２２に係る発明は、平成１２年９月２５日の出願時に願書に添付した明細書の特許請求の範囲の請求項１ないし２２に記載された事項により特定されるとおりのものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された事項により特定される以下のとおりのものである。
　「【請求項１】ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ（Silicon-On-Sapphire）構造を創出し；
ｂ）前記エピタキシャルシリコン層にイオン・インプランテーションを加え；
ｃ）前記ＳＯＳ構造を焼なまし；
ｄ）前記エピタキシャルシリコン層を酸化して、エピタキシャルシリコン薄化層を残しながら前記エピタキシャルシリコン層の一部に二酸化シリコン層を形成し；
ｅ）前記二酸化シリコン層を除去して前記エピタキシャルシリコン薄化層を露出し；
ｆ）前記エピタキシャルシリコン薄化層から画素アレイを作り；そして
ｇ）前記エピタキシャルシリコン薄化層から集積回路を作り該回路の作動的結合により前記画素を変調する
諸過程からなるＳＯＳ構造上の制御回路とモノリシック集積した液晶アレイディスプレイの製作方法。」
　
第４　刊行物に記載される発明
　１．特開昭５１−１１２１８８号公報
　原査定の拒絶の理由に引用された、本願の優先権主張日前に日本国内で頒布された特開昭５１−１１２１８８号公報（以下、「刊行物１」という。）には、第１図及び第２図とともに以下の事項が記載されている。
「(2)　液晶材料を駆動するためのトランジスター・アレイを製造する方法において、１つの面に形成された単結晶シリコンの薄い層を有する絶縁性サブストレートを与える工程と、各々が複数のトランジスター領域と一体な垂直ドレインバスを含む、物理的にも電気的にも隔絶された複数の垂直アレイを与えるべく前記シリコン層の選ばれた部分を腐食する工程と、前記トランジスター領域内にゲート領域を形成する工程と、単結晶シリコンのほゞ全面に渡って絶縁層を成長させる工程と、前記トランジスターの各々の各ドレイン領域に露出された領域を与える工程と、複数の水平ゲートバスとそれと一体のゲート電極を含み、それらゲート電極の各々は前記トランジスター領域の１つならびに複数の板により規定された関連せるトランジスターのゲート領域に位置されておりしかも前記板の１つは前記トランジスターの各１つと関連しそしてその露出された領域に接触している構造の前記アレイに導電性層を与える工程とから成ることを特徴とする方法。」（特許請求の範囲第２項）
「本発明は一般的には液晶テスプレイ、特に扁平パネルマトリクスデスプレイと共に使用するための集積ドライバー回路にかゝわる。」（第２頁左上欄第１５ないし１７行）
「ＳＯＳ（Silicon　on　sapphire）およびその関連技術・・・」（第２頁右上欄第１４及び１５行）
「本発明はＳＯＳ技術およびその関連技術を利用して従来技術における回路と組合せることによつて得られる、液晶扁平パネルマトリクスデスプレイと共に使用するための改良された集積駆動トランジスターアレイにある。本発明の１つの好ましき実施例によると、電界効果トランジスターの複数の垂直アレイはサフアイア・・・上に形成され」（第２頁左下欄第１１ないし１９行）
「本発明の好ましき実施例によると、コンデンサーの底板はトランジスターおよびドレインバスに対するシリコンの垂直アレイを形成する同一作業において形成されるので余分な処理ステップを必要とせず、アレイでの各トランジスターに対して１つづつ蓄積コンデンサーを与えることが可能である。コンデンサーの板間での絶縁物は電界効果トランジスターに対する酸化ゲートを形成する同一作業において形成され、そして蓄積コンデンサーの上板は扁平パネルデスプレイの個々の電極となるか或はそこに電気的に接続された分離要素となる。」（第２頁右下欄第１２行ないし第３頁左上欄第３行）
「好ましき実施例の回路が例示されている第１図を参照するに、そこには外部端子２ａ，２ｂおよび２ｃがそれぞれ付与されている複数のゲート路線１ａ，１ｂ，１ｃなどが見られる。更に、ドレイン・バス端子４ａおよび４ｂにおいてそれぞれ終端している複数の垂直ドレイン・バス３ａおよび３ｂなどが与えられている。特別な組合せにあるゲートおよびドレイン・バス・・・と関連しているのは制御トランジスター５ａａおよびコンデンサー６ａａであつて、そのゲート・バスはゲート電極７ａａに、そしてドレイン・バスはトランジスター５ａａのドレイン領域８ａａにそれそれ接続されている。コンデンサー６ａａの目的は、ビデオ又は他の信号情報を蓄積することにあり、それにより、制御トランジスター５ａａが非導通状態にある期間、適当な電圧が液晶ＬＣの隣接領域を横切つて供給される。コンデンサー６ａａの１つの板はトランジスター５ａａのソース領域９ａａに接続され、他方、他の板は接地接続部１１ａにおいて終端している接地バス１０ａに接続されている。接地バス１０ａはまた他のコンデンサー（６ｂａ，６ｃａ等）の各々の対応せる板に接続されており、それらのコンデンサーはドレイン路線４ａに接続されているトランジスターと関連を有している。更に、各々のドレイン・バスに対しては１つづつ附加的な接地バス１０ｂ等が与えられている。従って、一連のビデオ或は他の信号情報がドレイン・バス（４ａ，４ｂ等）に印加される間における、扁平パネルデスプレイに含まれた液晶についての線走査は適当なタイミング信号を連続的に各種ゲート・バス（２ａ，２ｂ，２ｃ等）に与えることにより可能となり、その情報は適当な制御トランジスターを通過せられそしてその路線が再び走査されるまで対応のコンデンサーに蓄積される。
　第１図の回路において使用されている液晶扁平パネルデスプレイは従来技術において知られているものゝうち如何なるものでも良い。かゝる型式の中には反射性要素がそのデスプレイに組込まれている反対モード動的散乱型デスプレイがあり、各々は液晶の特定領域を経て通過する電流を与えるのに必要な電極の１つとして機能する。この電流は液晶内に攪乱を生じさせ、その液晶を通して観察者に与える散乱視光を助成する。この散乱光は反応器によつてその観察者から離れた方向に反射される。
　動作についての他の起り得るモードは、伝達性モードの動作を供なう動的散乱であつて、そこでの光源は扁平パネルの１つの側にあり、そして観察者は他の側にあるものとする。この動作モードは透明な部材で構成されるパネルを必要とする。液晶に与えられる信号情報を観察者にとつて見えるようにさせるのに、両方共に適当な偏光子の使用を必要とする、捩り磁界効果或は２重屈折効果のような別な液晶電気光学的現象を利用したデスプレイもまた可能である。
　更に別な扁平パネルデスプレイの動作モードとしては、コレステリック／ネマチック混合物にて得られるような蓄積効果の利用がある。かゝる混合物の使用は電気信号が除かれた後でさえ可視像の観察を可能にする。かゝる場合、蓄積コンデンサー６ａａ等は早い走査率を考慮しない限り必要としない。」（第３頁左上欄第７行ないし同頁右下欄第１０行）
「第１図のマトリクス或いは他の制御トランジスターマトリクスを必要とされる縦および横ドライバーと一体にすることも可能である。」（第３頁右下欄第１８ないし２０行）
「トランジスター化されたマトリクスの好ましき実施例が平面でもつて例示されている第２図を参照するに、そこには、合成サフアイア・・・から成る絶縁性サブストレート２０がその一面に単結晶シリコンで形成されている多数の垂直アレイを持つているのが見られる。各々のかゝるアレイには多くのトランジスター領域２２を含み、こうした領域の各々はゲート領域２３，ソース領域２４およびドレイン領域２５を含んでいる。特定のアレイのドレイン領域を共に接続しているのはそのアレイのトランジスター領域と一体にあるドレイン・バス２６である。更に、サブストレート２０上には底板部分２８と各種の底板を一緒に短絡するための手段２９とから成る複数の垂直コンデンサー底板アレイ２７が与えられており、この実施例における手段２９は単結晶シリコンで形られていてそしてその底板と一体にある。」（第４頁左上欄第１ないし１９行）
「第１図は液晶扁平パネルデスプレイの規定された領域を抽出している本発明の好ましき実施例の電気的概略図、第２図は選び出された部分での最上部層が明瞭化のために除去されている、本発明による集積トランジスター・アレイの好ましき実施例の部分的平面図」（第６頁右上欄第１１ないし１６行）
　第１及び２図から、液晶扁平パネルマトリクスデスプレイの集積駆動トランジスターアレイの構成要素の各々が、ソース領域２４，ドレイン領域２５を備えた電界効果トランジスタと、コンデンサー底板アレイ２７と頂部コンデンサー板３３からなるコンデンサを備えていることは明らかである。
　また、刊行物１の上記摘示事項から、絶縁性サブストレートであるサファイア基板上に単結晶シリコンの薄い膜を形成してＳＯＳ（Silicon　on　sapphire）を形成することも記載されている。
　
　したがって、刊行物１には、以下の発明が記載されている。
　「絶縁性サブストレートであるサファイア基板上に単結晶シリコンの薄い膜を形成してＳＯＳ（Silicon　on　sapphire）を形成する工程と、
　各々が複数のトランジスター領域と一体な垂直ドレインバスを含む、物理的にも電気的にも隔絶された複数の垂直アレイを与える工程と、前記トランジスター領域内にゲート領域を形成する工程と、単結晶シリコンのほぼ全面に渡って絶縁層を成長させる工程と、前記トランジスターの各々の各ドレイン領域に露出された領域を与える工程と、複数の水平ゲートバスとそれと一体のゲート電極を含み、それらゲート電極の各々は前記トランジスター領域の１つならびに複数の板により規定された関連せるトランジスターのゲート領域に位置されておりしかも前記板の１つは前記トランジスターの各１つと関連しそしてその露出された領域に接触している構造の前記アレイに導電性層を与える工程とから成る　
　液晶材料を駆動するためのトランジスター・アレイを製造する各工程を備えた、
　液晶デスプレイ、特に扁平パネルマトリクスデスプレイを製造する方法。」　
　２．特表平８−５１２４３２号公報
　原査定の拒絶の理由に引用された、本願の優先権主張日前に日本国内で頒布された特表平８−５１２４３２号公報（以下、「刊行物２」という。）には、以下の事項が記載されている。
「４３．サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法であって、
　サファイア基板の表面上にシリコン層をエピタキシャルに堆積するステップと、
　注入されたイオンが、前記シリコン層内に、実質的に前記サファイア基板の前記表面から前記シリコン層の中へ延びる埋込非晶質領域を形成するような条件下で、所与のイオン種を前記シリコン層に注入し、したがって、前記埋込非晶質領域を覆う単結晶シリコンの表面層を残すステップと、
　前記イオン注入ステップの間、前記シリコン層全体にわたって実質的に一定である予め定められた温度以下で前記シリコン層を保持するステップと、
　ウェハをアニールし、単結晶シリコンの前記表面層を結晶化種として用いて、前記埋込
非品質
非品質
非晶質
「４５．非酸化環境内で約９５０℃以下で高温アニールシーケンスを行ない、それにより、バンドギャップまたは界面状態を導入せずに前記シリコン層内の残りの欠陥を除去するステップをさらに含む、請求項４３に記載の方法。」（請求項４５）
「４７．前記シリコン層の部分を酸化し、それにより、前記サファイア基板と前記酸化された層との間にはさまれる真性シリコンの薄い層を残すステップと、
　前記酸化された層をエッチング除去するステップとをさらに含む、請求項４３に記載の方法。
４８．前記サファイア基板上の前記シリコン層を約５０ｎｍから約１１０ｎｍの範囲内の厚さで薄くするように、前記酸化およびエッチングステップを制御するステップをさらに含む、請求項４７に記載の方法。」（請求項４７及び４８）
「５１．ウェハをアニールし、前記埋込非晶質領域の固相エピタキシャル再成長を誘起する前記ステップは、前記アニールステップの温度を約５００℃から約６００℃までの範囲内であるように選択するステップをさらに含む、請求項４３に記載の方法。」（請求項５１）
「この発明は、シリコン・オン・サファイア（ＳＯＳ）のようなセミコンダクタ・オン・インシュレータ複合基板の作製に一般的に関連し、より特定的には、 シリコン・オン・サファイア材料における集積回路においてトランジスタを設けるためのデバイス、構造およびプロセスに関する。」（第１４頁第１１ないし１４行）
「この発明は、サファイア基板上にエピタキシャルに堆積されたシリコン膜から開始する。サファイア基板からシリコン膜へアルミニウム外方拡散を引き起こさないで結晶欠陥および電気的に活性の状態を除去するために、イオン注入、固相再成長、およびアニールが行われる。」（第３８頁第７ないし１０行）
「この発明はまた、第１の表面を有するサファイア基板と、サファイア基板の第１の表面上に堆積された、実質的に結晶欠陥および電荷状態かないシリコン層とを含むデバイスとして具体化される。」（第４２頁第７ないし９行）
　３．特開昭６２−２９６５６３号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内で頒布された特開昭６２−２９６５６３号公報（以下、「刊行物３」という。）には、以下の事項が記載されている。　
「近年、ＳＯＩ構造のＭＯＳトランジスタは、ソース，ドレインがＳｉ基板から絶縁分離されているため、α線や光に強いなどの多くの特長があり非常に注目を集めるようになってきた。」（第１頁右下欄第５ないし８行）
「上記問題点を解決するために、本発明の絶縁ゲート型トランジスタは、再結晶化したＳｉ薄膜の・・・構造になっている。その製造方法は、・・・ｐｏｌｙ−Ｓｉを再結晶化した後、熱酸化によりＳｉ表面を酸化して、さらにそのＳｉＯ２を除去することから構成されている。・・・
　この構造によれば、薄膜トランジスタ（ＴＦＴ）のチャネル部の膜厚が薄いため、α線や光によってチャネル部で発生する電荷は低減され、トランジスタのリーク電流を減少させることができる。」（第２頁左上欄第９ないし１９行）
　４．特開平６−３７３１６号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内で頒布された特開平６−３７３１６号公報（以下、「刊行物４」という。）には、図３（ａ）ないし図３（ｃ）、及び図５とともに、以下の事項が記載されている。
「【００１９】　まず、図３（ａ）に示すように、透明絶縁基板１上に低圧ＣＶＤ（化学気相成長）法で・・・アモルファスシリコン膜の活性層６を２０００オングストローム堆積する。そして、この活性層６の形成に際して、アモルファスシリコン膜を６００℃の恒温炉中で１５時間放置することによりアニールして固相成長させる。・・・
【００２０】　次に、図３（ｂ）に示すように、パターニングされた多結晶シリコン膜の活性層６の上に、窒化シリコン膜31を堆積、パターニングする。その後、窒化シリコン膜31で覆われていない多結晶シリコン膜の活性層６が５００オングストロームの膜厚になるまで熱酸化法により酸化し表面に酸化膜32を形成する。
【００２１】　さらに、窒化シリコン膜31、酸化膜32を順次エッチングして除去した後に、図３（ｃ）に示すように、熱酸化により再び６００オングストロームの膜厚の熱酸化膜33を形成し、この熱酸化膜33上に多結晶シリコン膜を形成する。なお、この時の活性層６は、熱酸化膜33の形成により、その膜厚は２００オングストロームとなる。そして、熱酸化膜33上の多結晶シリコン膜をリン拡散法で低抵抗化した後パターニングして、ゲート電極５を形成する。・・・」
「【００３４】　したがって、光リーク電流を減らすにはドレイン接合およびドレイン接合の両側に拡散長程度の活性層の膜厚を薄くすればよい。また、液晶表示装置のスイッチング素子はアナログスイッチとして働き、ソース、ドレインは特定されていないので、スイッチング素子となる薄膜トランジスタについては、チャネルの両側についてドレイン接合から拡散長分だけ活性層膜厚を薄くする必要がある。
【００３５】　なお、光リーク電流を減らすために薄くする領域の膜厚は、光リーク電流を減らすという点では、図５に示すように、薄ければ薄いほど望ましく・・・現状では１００オングストロームが下限と考えられる。」
「【００４２】また、活性層６に多結晶シリコン膜を用いることにより、アクティブマトリクス素子によく用いられるアモルファスシリコンを用いたスイッチング素子に比べて高移動度なＣＭＯＳ回路を作ることができるため、マトリクスアレイ基板17上に駆動回路を組み込むことが可能となる、回路を一体形成できるために駆動ＩＣを外付けにした場合に必要となる高密度実装が必要ない、アモルファスシリコン膜に比べて光吸収係数が小さいなどの効果がある。」
　
第５　当審の判断
　１．対比
　本願発明と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。　　
（ａ）本願発明の「エピタキシャルシリコン層」が、単結晶シリコン層であることは明らかであるから、刊行物発明の「単結晶シリコンの薄い膜」は、本願発明の「エピタキシャルシリコン層」に相当し、刊行物発明の「絶縁性サブストレートであるサファイア基板上に単結晶シリコンの薄い膜を形成してＳＯＳ（Silicon　on　sapphire）を形成する工程」は、本願発明の「サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ（Silicon-On-Sapphire）構造を創出」する工程に相当する。
（ｂ）刊行物発明において、「各々が複数のトランジスター領域と一体な垂直ドレインバスを含む、物理的にも電気的にも隔絶された複数の垂直アレイを与える工程」の「複数の垂直アレイ」は、刊行物１の第１図は「液晶扁平パネルデスプレイ」の「本発明の好ましい実施例の電気的概略図」であって、制御トランジスター５ａａ及びコンデンサ６ａａ等を単位として、マトリクス状に配置されていることを参酌すると、「液晶材料を駆動するためのトランジスター・アレイ」の「アレイ」に対応するものであることは明らかである。
　したがって、刊行物発明の「複数の垂直アレイ」は、「液晶デスプレイ、特に扁平パネルマトリクスデスプレイ」の表示要素に対応しているから、刊行物発明の「複数の垂直アレイ」は、本願発明の「画素アレイ」に相当する。
（ｃ）ここで、本願発明の「ｇ）前記エピタキシャルシリコン薄化層から集積回路を作り該回路の作動的結合により前記画素を変調する」について検討する。　
　本願発明の「該回路の作動的結合により前記画素を変調する」がどのようなものであるか必ずしも明確ではないが、本願の願書に最初に添付された明細書の００１３段落には、「幅２ミクロンの金属データ線260がＭＯＳＦＥＴソース222へ電気的に接続され、ＭＯＳＦＥＴドレイン224がネマチック液晶コンデンサ構造240へ電気的に接続される。・・・ネマチック液晶コンデンサ構造240は、ネマチック液晶材料・・・を含有し、該構造の層間に結果的に形成されるコンデンサ構造への電圧印加に応じて可変のスイッチングを行う。」と記載されているから、本願発明の「該回路の作動的結合により前記画素を変調する」は、ＭＯＳＦＥＴを用いた、画素の制御動作そのものを機能的に表現したものにすぎない。
　一方、刊行物発明において、刊行物発明の「複数の垂直アレイ」は、「液晶デスプレイ、特に扁平パネルマトリクスデスプレイ」の表示要素に対応するとともに、刊行物発明の「複数の垂直アレイ」のそれぞれに対して、トランジスタが対応していることは明らかであって、刊行物１には、「好ましき実施例の回路が例示されている第１図を参照するに、そこには外部端子２ａ，２ｂおよび２ｃがそれぞれ付与されている複数のゲート路線１ａ，１ｂ，１ｃなどが見られる。更に、ドレイン・バス端子４ａおよび４ｂにおいてそれぞれ終端している複数の垂直ドレイン・バス３ａおよび３ｂなどが与えられている。特別な組合せにあるゲートおよびドレイン・バス・・・と関連しているのは制御トランジスター５ａａおよびコンデンサー６ａａであつて、そのゲート・バスはゲート電極７ａａに、そしてドレイン・バスはトランジスター５ａａのドレイン領域８ａａにそれそれ接続されている。コンデンサー６ａａの目的は、ビデオ又は他の信号情報を蓄積することにあり、それにより、制御トランジスター５ａａが非導通状態にある期間、適当な電圧が液晶ＬＣの隣接領域を横切つて供給される。コンデンサー６ａａの１つの板はトランジスター５ａａのソース領域９ａａに接続され、他方、他の板は接地接続部１１ａにおいて終端している接地バス１０ａに接続されている。接地バス１０ａはまた他のコンデンサー（６ｂａ，６ｃａ等）の各々の対応せる板に接続されており、それらのコンデンサーはドレイン路線４ａに接続されているトランジスターと関連を有している。更に、各々のドレイン・バスに対して１つづつ附加的な接地バス１０ｂ等が与えられている。従って、一連のビデオ或は他の信号情報がドレイン・バス（４ａ，４ｂ等）に印加される間における、扁平パネルデスプレイに含まれた液晶についての線走査は適当なタイミング信号を連続的に各種ゲート・バス（２ａ，２ｂ，２ｃ等）に与えることにより可能となり、その情報は適当な制御トランジスターを通過せられそしてその路線が再び走査されるまで対応のコンデンサーに蓄積される。」（第３頁左上欄第７行ないし同頁左下欄第２行）と記載されているから、刊行物発明の「トランジスタ」が「複数の垂直アレイ」の位置に形成される「マトリクスデスプレイ」の表示要素を制御するトランジスタであることは明らかである。
　したがって、刊行物発明の「液晶材料を駆動するためのトランジスター・アレイ」は、本願発明の「前記エピタキシャルシリコン」「層から」形成された「集積回路」であって、「該回路の作動的結合により前記画素を変調する」回路に相当する。
（ｄ）刊行物発明の「液晶デスプレイ、特に扁平パネルマトリクスデスプレイを製造する方法」は、本願発明の「液晶アレイディスプレイの製作方法」に相当する。
　
　よって、本願発明と刊行物発明とは、    
　「ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ（Silicon-On-Sapphire）構造を創出し；
ｆ）エピタキシャルシリコン層から画素アレイを作り；そして
ｇ）前記エピタキシャルシリコン層から集積回路を作り該回路の作動的結合により前記画素を変調する
諸過程からなる液晶アレイディスプレイの製作方法。」である点で一致し、以下の点で相違する。
　相違点１
　本願発明が、「ａ）サファイア基板上にエピタキシャルシリコン層を形成してＳＯＳ（Silicon-On-Sapphire）構造を創出し；
ｂ）前記エピタキシャルシリコン層にイオン・インプランテーションを加え；　　
ｃ）前記ＳＯＳ構造を焼なまし；　　
ｄ）前記エピタキシャルシリコン層を酸化して、エピタキシャルシリコン薄化層を残しながら前記エピタキシャルシリコン層の一部に二酸化シリコン層を形成し；　
ｅ）前記二酸化シリコン層を除去して前記エピタキシャルシリコン薄化層を露出」する工程を備えているのに対して、
　刊行物発明が、「絶縁性サブストレートであるサファイア基板上に単結晶シリコンの薄い膜を形成してＳＯＳ（Silicon　on　sapphire）を形成する工程」を備えている点。
　相違点２
　本願発明が、「ｆ）前記エピタキシャルシリコン薄化層から画素アレイを作り；そして　ｇ）前記エピタキシャルシリコン薄化層から集積回路を作り該回路の作動的結合により前記画素を変調する」「液晶アレイディスプレイの製作方法。」であるのに対して、
　刊行物発明が、「各々が複数のトランジスター領域と一体な垂直ドレインバスを含む、物理的にも電気的にも隔絶された複数の垂直アレイを与える工程と、前記トランジスター領域内にゲート領域を形成する工程と、単結晶シリコンのほぼ全面に渡って絶縁層を成長させる工程と、前記トランジスターの各々の各ドレイン領域に露出された領域を与える工程と、複数の水平ゲートバスとそれと一体のゲート電極を含み、それらゲート電極の各々は前記トランジスター領域の１つならびに複数の板により規定された関連せるトランジスターのゲート領域に位置されておりしかも前記板の１つは前記トランジスターの各１つと関連しそしてその露出された領域に接触している構造の前記アレイに導電性層を与える工程とから成る　
　液晶材料を駆動するためのトランジスター・アレイを製造する各工程を備えた、　液晶デスプレイ、特に扁平パネルマトリクスデスプレイを製造する方法。」である点。
　相違点３
　本願発明は、「ＳＯＳ構造上の制御回路とモノリシック集積した液晶アレイディスプレイ」との構成を備えるのに対して、
　刊行物発明は、上記構成を備えているか否か明らかでない点。　
　
　２．相違点の検討
　以下において、各相違点について検討する。
　［相違点１について］
　（１）刊行物２の請求項４３及び４７には、
　「サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法であって、
　サファイア基板の表面上にシリコン層をエピタキシャルに堆積するステップと、　注入されたイオンが、前記シリコン層内に、実質的に前記サファイア基板の前記表面から前記シリコン層の中へ延びる埋込非晶質領域を形成するような条件下で、所与のイオン種を前記シリコン層に注入し、したがって、前記埋込非晶質領域を覆う単結晶シリコンの表面層を残すステップと、
　前記イオン注入ステップの間、前記シリコン層全体にわたって実質的に一定である予め定められた温度以下で前記シリコン層を保持するステップと、
　ウェハをアニールし、単結晶シリコンの前記表面層を結晶化種として用いて、前記埋込非晶質領域の固相エピタキシャル再成長を誘起するステップとを含み、　前記シリコン層の部分を酸化し、それにより、前記サファイア基板と前記酸化された層との間にはさまれる真性シリコンの薄い層を残すステップと、　前記酸化された層をエッチング除去するステップとをさらに含む、方法。」、言い換えると、「サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法」において、「サファイア基板の表面上にシリコン層をエピタキシャルに堆積するステップ」の後に、（２ｂ）「注入されたイオンが、前記シリコン層内に、実質的に前記サファイア基板の前記表面から前記シリコン層の中へ延びる埋込非晶質領域を形成するような条件下で、所与のイオン種を前記シリコン層に注入し、したがって、前記埋込非晶質領域を覆う単結晶シリコンの表面層を残すステップ」、言い換えると、エピタキシャル層にイオン注入するステップと、　
　（２ｃ）「前記イオン注入ステップの間、前記シリコン層全体にわたって実質的に一定である予め定められた温度以下で前記シリコン層を保持するステップと、　ウェハをアニールし、単結晶シリコンの前記表面層を結晶化種として用いて、前記埋込非晶質領域の固相エピタキシャル再成長を誘起するステップ」、言い換えると、イオン注入後、アニールするステップと、　
　（２ｄ）「前記シリコン層の部分を酸化し、それにより、前記サファイア基板と前記酸化された層との間にはさまれる真性シリコンの薄い層を残すステップ」、言い換えると、シリコン層の部分を酸化し、真性シリコンの薄い層を残すステップと、
　（２ｅ）「前記酸化された層をエッチング除去するステップ」とを備えた「方法」が記載されている。
　（２）ここで、刊行物２に記載される「サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法」における、前記工程（２ｂ）ないし（２ｅ）について検討する。
　刊行物２に記載される前記工程（２ｂ）は、本願発明の工程ｂ）に相当する。
　刊行物２には、「非酸化環境内で約９５０℃以下で高温アニールシーケンスを行ない、それにより、バンドギャップまたは界面状態を導入せずに前記シリコン層内の残りの欠陥を除去するステップをさらに含む」（請求項４５）、及び「ウェハをアニールし、前記埋込非晶質領域の固相エピタキシャル再成長を誘起する前記ステップは、前記アニールステップの温度を約５００℃から約６００℃までの範囲内であるように選択するステップをさらに含む」（請求項５１）と記載されており、一方、本願明細書には「ＳＯＳ構造を、５５０℃の窒素雰囲気に半時間浸漬した後、１時間で５５０℃から９００℃へ温度変化させ、窒素雰囲気中で９００℃において１時間焼きなましする。」（００１９）段落と記載されているから、刊行物２に記載される前記工程（２ｃ）は、本願発明の工程ｃ）に相当する。
　刊行物２に記載される前記工程（２ｄ）は、本願発明の工程ｄ）に相当する。
　刊行物２に記載される前記工程（２ｅ）において、「前記シリコン層の部分を酸化し、それにより、前記サファイア基板と前記酸化された層との間にはさまれる真性シリコンの薄い層を残すステップ」の後に、言い換えると、シリコンの薄い層の表面に形成された酸化された層を除去した後、真性シリコンの薄い層が表面に露出することは明らかであるから、刊行物２に記載される前記工程（２ｅ）は、本願発明の工程ｅ）に相当する。
　（３）また、刊行物２には、上記（１）、（２）で検討した、「サファイア基板の表面上にシリコン層をエピタキシャルに堆積するステップ」の後になされる工程（２ｂ）ないし（２ｅ）を備える「サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法」が、「この発明は、シリコン・オン・サファイア（ＳＯＳ）のようなセミコンダクタ・オン・インシュレータ複合基板の作製に一般的に関連し、より特定的には、 シリコン・オン・サファイア材料における集積回路においてトランジスタを設けるためのデバイス、構造およびプロセスに関する。」（第１４頁第１１ないし１４行）もの、「この発明は、サファイア基板上にエピタキシャルに堆積されたシリコン膜から開始する。サファイア基板からシリコン膜へアルミニウム外方拡散を引き起こさないで結晶欠陥および電気的に活性の状態を除去するために、イオン注入、固相再成長、およびアニールが行われる。」（第３８頁第７ないし１０行）及び「この発明はまた、第１の表面を有するサファイア基板と、サファイア基板の第１の表面上に堆積された、実質的に結晶欠陥および電荷状態かないシリコン層とを含むデバイスとして具体化される。」（第４２頁第７ないし９行）が記載されている。
  （４）ここで、刊行物発明は、「絶縁性サブストレートであるサファイア基板上に単結晶シリコンの薄い膜を形成してＳＯＳ（Silicon　on　sapphire）を形成する工程」を備えた「液晶材料を駆動するためのトランジスター・アレイを製造する各工程を備えた、　液晶デスプレイ、特に扁平パネルマトリクスデスプレイを製造する方法。」であり、また、刊行物２に記載された発明も、「サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法」である。
　（５）したがって、刊行物発明の「絶縁性サブストレートであるサファイア基板上に単結晶シリコンの薄い膜を形成してＳＯＳ（Silicon　on　sapphire）を形成する工程」において、刊行物２に記載されるような、結晶欠陥のないシリコン層を形成するために、「サファイア基板の表面上にシリコン層をエピタキシャルに堆積するステップ」の後になされる工程（２ｂ）ないし（２ｅ）を備えた「サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法」を用いることにより、刊行物発明の「絶縁性サブストレートであるサファイア基板上に単結晶シリコンの薄い膜を形成してＳＯＳ（Silicon　on　sapphire）を形成する工程」を、本願発明の如く、工程ｂ）ないし工程ｅ）を備えたものとすることは、当業者が容易になし得たものである。
　そして、その際、「エピタキシャルシリコン薄化層から画素アレイ」が形成されることとなることは明らかである。
　
　さらに、絶縁性基板上に形成したＳＯＩ構造などの絶縁ゲート型電界効果トランジスタのチャネル等を構成するシリコン層の厚さを減少させることにより、リーク電流を減少できることは、刊行物３（特開昭６２−２９６５６３号公報の「この構造によれば、薄膜トランジスタ（ＴＦＴ）のチャネル部の膜厚が薄いため、α線や光によってチャネル部で発生する電荷は低減され、トランジスタのリーク電流を減少させることができる。」（第２頁左上欄第１６ないし１９行））及び刊行物４（特開平６−３７３１６号公報の「光リーク電流を減らすにはドレイン接合およびドレイン接合の両側に拡散長程度の活性層の膜厚を薄くすればよい。」（００３４段落））にも記載されるように、技術常識であるから、刊行物発明のＳＯＳ構造の単結晶シリコンの薄い膜として、刊行物２に記載される如き「真性シリコンの薄い膜」を用いることにより、実質的に薄膜トランジスタである、刊行物発明の「トランジスター」のリーク電流が減少できるとの効果が奏せられることは、当業者が容易に予測しえたものであって、その効果が、本願明細書の「好ましい実施例において、画素ＭＯＳＦＥＴの幅は、ネマチック液晶によって満足できるグレイレベル実現のため所要の低さの漏れを達成するように定められる。」（００２０段落）に記載される効果と同等であることは、当業者にとって明らかである。
　
　［相違点２について］
　（１）刊行物発明において、「液晶材料を駆動するためのトランジスター・アレイ」が「サファイア基板上に」形成された「単結晶シリコンの薄い膜」から形成されることは明らかであるが、「単結晶シリコンの薄い膜」がどの程度「薄い膜」であるかは、明らかではないものの、［相違点１において］において検討したとおり、刊行物２に記載された工程（２ｂ）ないし（２ｅ）を備えた「サファイア基板上に真性シリコン層を有するシリコン・オン・サファイアウェハを製造する方法」を用いることにより、結果として、その厚さが「約５０ｎｍから約１１０ｎｍの範囲内の厚さ」（刊行物２、請求項４８）程度となり、この厚さは、本願明細書の「前記エピタキシャルシリコン薄化層を、約１００ｎｍ以下の全般的に一様な厚さにしてなる」（請求項３）と記載される、本願発明の「エピタキシャルシリコン薄化層」と同程度の厚さであることは明らかである。
　（２）刊行物発明の「前記トランジスター領域内にゲート領域を形成する工程と、単結晶シリコンのほぼ全面に渡って絶縁層を成長させる工程と、前記トランジスターの各々の各ドレイン領域に露出された領域を与える工程と、複数の水平ゲートバスとそれと一体のゲート電極を含み、それらゲート電極の各々は前記トランジスター領域の１つならびに複数の板により規定された関連せるトランジスターのゲート領域に位置されておりしかも前記板の１つは前記トランジスターの各１つと関連しそしてその露出された領域に接触している構造の前記アレイに導電性層を与える工程」は、実質的に、「ドレイン領域」、「ゲート領域」及び「ゲート電極」を備えた「トランジスター」及び、「アレイ」に接触した導電性層を形成する工程である。
　一方、本願明細書の００１３段落には、「幅２ミクロンの金属データ線260がＭＯＳＦＥＴソース222へ電気的に接続され、ＭＯＳＦＥＴドレイン224がネマチック液晶コンデンサ構造240へ電気的に接続される。・・・ネマチック液晶コンデンサ構造240は、ネマチック液晶材料・・・を含有し、該構造の層間に結果的に形成されるコンデンサ構造への電圧印加に応じて可変のスイッチングを行う。」と記載されており、また、本願発明の「該回路の作動的結合により前記画素を変調する」は、ＭＯＳＦＥＴを用いた、画素の制御動作そのものを機能的に表現したものであって、本願発明の「前記エピタキシャルシリコン薄化層から」形成された「集積回路」は、実質的にＭＯＳＦＥＴ（電界効果トランジスタ）を備えたものであるから、本願発明も実質的に、刊行物発明の上記工程を備えていることは当業者にとって明らかである。
　また、刊行物発明の「各々が複数のトランジスター領域と一体な垂直ドレインバスを含む、物理的にも電気的にも隔絶された複数の垂直アレイを与える工程」は、本願発明の「画素アレイ」に対応する「垂直アレイ」を形成するための工程であるから、本願発明も実質的に備えているものである。
　一方、本願発明の「前記エピタキシャルシリコン薄化層から集積回路を作り該回路の作動的結合により前記画素を変調する」点については、上記（ｃ）で検討したとおり、刊行物発明の「液晶材料を駆動するためのトランジスター・アレイ」が、本願発明の「前記エピタキシャルシリコン」「層から」形成された「集積回路」であって、「該回路の作動的結合により前記画素を変調する」回路に相当している。
　したがって、相違点２は実質的なものでなく、仮に実質的なものであるとしても、本願発明の如くなすことは、当業者が容易になしえたものである。
　
　［相違点３について］
　本願発明の「ＳＯＳ構造上の制御回路とモノリシック集積した液晶アレイディスプレイ」がどのようなものであるか、必ずしも明確ではないが、本願明細書の０００３段落及び０００６段落には、「集積ディスプレイ装置の格別な重要性は、超高分解能のディスプレイ及び光弁の用途における高い回路密度への願望、及びチップ上でのディスプレイ駆動回路と関連信号処理回路のモノリシック集積への願望がある。」及び「能動的マトリクスディスプレイと関連の駆動・画像処理回路とをモノリシック的に集積する電気的アドレス可能な超高分解能ネマチック液晶デスプレイ又は光弁装置に対しては、持続的な要望が存在する。」と記載されており、「ＳＯＳ構造上の制御回路とモノリシック集積した液晶アレイディスプレイ」は「ディスプレイ駆動回路と関連信号処理回路」を「モノリシック集積」した「液晶アレイディスプレイ」であると言える。
　一方、刊行物１には、「第１図のマトリクス或いは他の制御トランジスターマトリクスを必要とされる縦および横ドライバーと一体にすることも可能である。」（第３頁右下欄第１８ないし２０行）と記載され、また、刊行物４の００４２段落には、「活性層６に多結晶シリコン膜を用いることにより、アクティブマトリクス素子によく用いられるアモルファスシリコンを用いたスイッチング素子に比べて高移動度なＣＭＯＳ回路を作ることができるため、マトリクスアレイ基板17上に駆動回路を組み込むことが可能となる、回路を一体形成できるために駆動ＩＣを外付けにした場合に必要となる高密度実装が必要ない、アモルファスシリコン膜に比べて光吸収係数が小さいなどの効果がある。」と記載されている。
　したがって、刊行物発明において、「液晶材料を駆動するためのトランジスター・アレイ」と関連する回路である、刊行物１に記載される「制御トランジスターマトリクスを必要とされる縦および横ドライバー」又は、刊行物４に記載される「駆動回路」とを一体形成すること、言い換えると、本願発明の如く、「制御回路とモノリシック集積」することは、当業者が容易になし得たものである。
　
　よって、本願発明は、刊行物１ないし４に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
                     
第６　むすび
　以上のとおりであるから、本願は、請求項２ないし２２に係る発明について検討するまでもなく、拒絶されるべきものである。　
　よって、結論のとおり審決する。