【事件の表示】
　特願２０００−　　２７７０「集積回路」拒絶査定不服審判事件〔平成１２年　７月２８日出願公開、特開２０００−２０８７４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成１２年１月１１日（パリ条約による優先権主張１９９９年１月１２日、米国）の出願であって、平成１７年２月１８日に拒絶査定がなされ、これに対して、同年５月２４日に拒絶査定に対する審判請求がなされるとともに、同年６月２３日付けで手続補正がなされたものである。
　そして、その後当審において、平成１８年８月１日付けで審尋がなされ、平成１９年２月２日に回答書が提出されている。
　
２．平成１７年６月２３日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］
　平成１７年６月２３日付けの手続補正を却下する。
［理由］
（１）本件補正の内容
　本件補正は、特許請求の範囲の請求項１、請求項５及び請求項６を補正するものであって、補正後の請求項１、請求項５及び請求項６に係る発明は以下のとおりである。
「【請求項１】　上部表面とキャビティ（３０８）を有する導電性プラグ（３０１）と、
　前記キャビティ（３０８）は、下部表面と側壁表面とを有し、
　前記プラグは、第１の誘電体層のビア内に配置され、前記第１の誘電層は、前記上部表面と実質的に共平面を形成する上面を有し、
　前記下部表面と前記側壁表面と前記上部表面の少なくとも一部の上に形成された第２の誘電体材料層（３００）と、
　前記第２の誘電体材料層の上に形成された導電層（３０３）と、
からなることを特徴とする集積回路。」
「【請求項５】　上部表面とキャビティ（３０８）と有する導電性プラグ（３０１）と、
　前記プラグは、第１の誘電体層のビア内に部分的に配置され及び外側表面を有し、
　前記下部表面と前記側壁表面と前記上部表面と前記外側表面の少なくとも一部の上に形成された第２の誘電体材料層（３００）と、
　前記第２の誘電体材料層の上に形成された導電層（３０３）と、
からなることを特徴とする集積回路。」
「【請求項６】　上部表面とキャビティ（３０８）を有する導電性プラグ（３０１）と、
　前記キャビティ（３０８）は、側壁表面を有し、
　前記プラグは、集積回路の第１の誘電体層（Ｄ２）のビア内に配置され、
　前記側壁表面と前記上部表面の少なくとも一部の上に形成された第２の誘電体材料層（３００）と、
　前記第２の誘電体材料層の上に形成された導電層（３０３）と
からなることを特徴とする集積回路。」
　
（２）本件補正の内容の整理
　本件補正の内容を、以下に整理する。
［補正事項１］
　補正前の請求項１の「前記プラグは、前記上部表面と実質的に共平面を形成する上面を有する第１の誘電体層内に配置され、」を、補正後の請求項１の「前記プラグは、第１の誘電体層のビア内に配置され、前記第１の誘電層は、前記上部表面と実質的に共平面を形成する上面を有し、」と補正すること。
［補正事項２］
　補正前の請求項５の「前記プラグは、第１の誘電体層内に部分的に配置され及び外側表面を有し、」を、補正後の請求項５の「前記プラグは、第１の誘電体層のビア内に部分的に配置され及び外側表面を有し、」と補正すること。
［補正事項３］
　補正前の請求項６の「前記プラグは、集積回路の第１の誘電体層（Ｄ２）内に配置され、」を、補正後の請求項６の「前記プラグは、集積回路の第１の誘電体層（Ｄ２）のビア内に配置され、」と補正すること。
　
（３）本件補正についての検討
（３−１）新規事項の有無について
［補正事項１について］
　補正後の請求項１において、プラグは「第１の誘電体層のビア内」に配置されることとなったが、本願の願書に最初に添付した明細書又は図面には、「ビア」の用語は記載されておらず、プラグを「第１の誘電体層のビア内」に配置することも記載されていない。
　本願の願書に最初に添付した明細書又は図面には、プラグを誘電体層の「ウィンドウ」内に形成することが記載されているものの（段落【００１４】、【００２０】）、「ウィンドウ」と「ビア」は異なる用語であるから、プラグを「第１の誘電体層のビア内」に配置することが、同明細書又は図面の記載から自明のこととも認められない。
　したがって、補正事項１についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、特許法第１７条の２第３項に規定する要件を満たしていない。
［補正事項２について］
　補正後の請求項５において、プラグは「第１の誘電体層のビア内」に部分的に配置されることとなったが、本願の願書に最初に添付した明細書又は図面には、「ビア」の用語は記載されておらず、プラグを「第１の誘電体層のビア内」に部分的に配置することも記載されていない。そして、上記［補正事項１について］で検討したとおり、プラグを「第１の誘電体層のビア内」に配置することが、同明細書又は図面の記載から自明のこととも認められない。
　したがって、補正事項２についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、特許法第１７条の２第３項に規定する要件を満たしていない。
［補正事項３について］
　補正後の請求項６において、プラグは「第１の誘電体層（Ｄ２）のビア内」に配置されることとなったが、本願の願書に最初に添付した明細書又は図面には、「ビア」の用語は記載されておらず、プラグを「第１の誘電体層（Ｄ２）のビア内」に配置することも記載されていない。そして、上記［補正事項１について］で検討したとおり、プラグを「第１の誘電体層（Ｄ２）のビア内」に配置することが、同明細書又は図面の記載から自明のこととも認められない。
　したがって、補正事項３についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、特許法第１７条の２第３項に規定する要件を満たしていない。
　
（３−２）独立特許要件の検討
　上記（３−１）で検討したとおり、上記補正事項１ないし３についての補正を含む本件補正は、特許法第１７条の２第３項に規定する要件を満たしていないが、仮に、本件補正において「ビア」が「ウィンドウ」と同一のものであって、本件補正が特許法第１７条の２第３項に規定する要件を満たし、且つ、請求項１についての補正が特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮に該当しているものとして、本件補正後の請求項１に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、同法同条第５項において準用する同法第１２６条第５項の規定に適合するか否かについても、さらに検討する。
　
（３−２−１）補正後の発明
　本件補正後の請求項１に係る発明（以下、「補正発明」という。）は、上記「２．（１）本件補正の内容」に記載したとおりのものである。
　
（３−２−２）刊行物に記載された発明
刊行物１．特開平１−２６２６５８号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物である特開平１−２６２６５８号公報（以下、「刊行物１」という。）には、第２図ａないし第４図ｂとともに以下の事項が記載されている。
「本発明はＭＯＳ型ダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）装置に関し、特に溝型積層型キャパシタを半導体基板表面上部の絶縁膜中に形成することによりセル面積を大きくする事なく容量の増大を達成することができるＤＲＡＭ装置に関する。」（第１頁右下欄第７行ないし第１２行）
「第２ａ図は周知の方法で半導体基板１表面に素子分離領域（フィールド酸化膜）２形成後ＭＯＳ型トランジスタを形成したものである。・・・
　第２ｂ図はＭＯＳ型トランジスタ形成後に約０．１〜０．１５μｍの膜厚の窒化膜７および約４．０〜５．０μｍの膜厚のボロフォスフォ・シリケート・ガラス（ＢＰＳＧ）膜８を被着した後、該ＢＰＳＧ膜８の所定の場所に前述した窒化膜７をストッパーとして、異方性エッチングを行いキャパシタ用溝９、コンタクト用溝１０を形成したものである。第２ｃ図は該キャパシタ用溝９及びコンタクト用溝１０底部の窒化膜７をエッチング除去した後、基板と逆導電型の不純物がドーピングされた第１の多結晶シリコン１１を被着したものである。・・・ここで該第１の多結晶シリコン１１をコンタクト用溝の開孔径の半径以上の膜厚で被着することにより、コンタクト用溝１０は第１の多結晶シリコンで埋め込まれ、キャパシタ用溝９ではキャパシタ用下部電極１２が形成される。・・・
　第２ｄ図は該第１の多結晶シリコンを所望のパターンにパターニングし、キャパシタの下部電極１２及びデジット線とソース・ドレイン領域とのコンタクト仲介導伝物１３とに分離した後キャパシタ絶縁膜１４及び基板と逆導電型の不純物がドーピングされた第２の多結晶シリコン（キャパシタ上部電極）１５を被着し、次にキャパシタ用溝を第３の多結晶シリコン１６で埋め込み、所望のパターンにパターニングを行いキャパシタを形成したものである。」（第２頁左下欄第１６行ないし第３頁右上欄第４行）
「第３図は本発明の第２実施例の縦断面図である。第４ａ図〜第４ｂ図は本発明の第２実施例の工程順縦断面図の一部であり第１実施例と異なる工程のみを記述している。第４ａ図は第１実施例と同様の工程を経て、第２ａ図と同様にＬＤＤ形トランジスタを形成した後に、基板と逆導電型の第１の多結晶シリコンを被着し、所望のパターンにパターニングし、分離溝を形成し、該分離溝に絶縁物であるＢＰＳＧ溝を埋め込んだものである。分離された該第１の多結晶シリコンはキャパシタ下部電極およびデジット線とトランジスタのソース・ドレイン領域とのコンタクト仲介導電物となり、各々トランジスタのソース・ドレイン領域の一方とコンタクトを取っている。第４ｂ図は第１の多結晶シリコンを絶縁ＢＰＳＧ膜で分離した後にキャパシタ領域となる該第１の多結晶シリコン厚膜に溝を形成し、キャパシタ下部電極を形成したものである。以後は第１実施例と同様の工程を経て、第３図の構造を得る。」（第３頁右上欄第１１行ないし左下欄第９行）
　
　ここで、刊行物１の第３図及び第４ｂ図を参照すると、キャパシタ下部電極１２となる第１の多結晶シリコン厚膜は上部表面を有していることは明らかであり、前記第１の多結晶シリコン厚膜（キャパシタ下部電極１２）に形成された「溝」は、下部表面と側壁表面とを有していることは明らかである。
　また、第４ａ図、第４ｂ図とその説明を参照すると、第１の多結晶シリコン１１を絶縁ＢＰＳＧ膜８で「分離」することが記載され、第４ａ図の時点で、絶縁ＢＰＳＧ膜８の上面と第１の多結晶シリコン１１の上面とが、ほぼ平坦な表面を構成していることが図面から看取できるから、第３図のＤＲＡＭ装置においても、絶縁ＢＰＳＧ膜８の上面と第１の多結晶シリコン厚膜の上部表面とが、ほぼ平坦な表面を構成しているものと認められる。
　したがって、刊行物１には以下の発明（以下、「刊行物発明」という。）が記載されている。
「上部表面と溝を有するキャパシタ下部電極１２となる第１の多結晶シリコン厚膜と、
　前記溝は、下部表面と側壁表面とを有し、
　前記第１の多結晶シリコン厚膜は絶縁ＢＰＳＧ膜８により分離されるとともに、前記絶縁ＢＰＳＧ膜８の上面と前記第１の多結晶シリコン厚膜の上部表面とが、ほぼ平坦な表面を構成し、
　前記下部表面と前記側壁表面と前記上部表面の上に形成されたキャパシタ絶縁膜１４と、
　前記キャパシタ絶縁膜１４の上に形成された基板と逆導電型の不純物がドーピングされた第２の多結晶シリコン（キャパシタ上部電極）１５と、
からなるＤＲＡＭ装置。」
　
刊行物２．特開昭６４−４１２６２号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物である特開昭６４−４１２６２号公報（以下、「刊行物２」という。）には、第３図とともに以下の事項が記載されている。
「第３図によって、本実施例のメモリセルの作成法を説明する。
　まず、第３図（ａ）に示すようにＰ型シリコン基板上１に選択酸化法を用いて、メモリセル間を電気的に分離する厚さ約５００ｎｍのＳｉＯ２膜１０２を形成した。その後ＭＯＳトランジスタのゲート絶縁膜となるＳｉＯ２膜１４２を・・・酸化形成した。その後、・・・ＭＯＳトランジスタのゲート電極１４１を周知のホトエッチング技術により形成した。・・・さらに、リンをイオン打込みしＭＯＳトランジスタのソース領域１１０，ドレイン領域１２０を形成した。
　次に第３図（ｃ）に示すごとく、層間絶縁膜１０３となる厚さ５μｍのＳｉＯ２膜をＣＶＤ法で堆積した。その上にホトレジストを塗布し、ホトレジストとＳｉＯ２のエッチング速度が等しくなるような条件で表面全体を破線で示す部分までエッチングして、表面を平坦化した。・・・
　次いで、第３図（ｄ）に示すごとく、周知のホトエッチング技術により、層間絶縁膜１０３に拡散層１２０に達する接続孔１１２及び、拡散層１１０に達する構２０１を形成した。その後、ＣＶＤ法により多結晶シリコン層１５０を約３００ｎｍ堆積した。・・・次に、第３図（ｅ）に示すように、表面部分の多結晶シリコン層１５０をエッチング除去した後、ＣＶＤにより、誘電体膜２２０となる窒化シリコン（Ｓｉ３Ｎ４）層を１２ｎｍ堆積した。・・・
　次に第３図（ｆ）に示すようにキャパシタ２００のプレート電極２３０となる膜厚０．３μｍの多結晶シリコン層をＣＶＤ法により堆積した。」（第４頁左上欄第１１行ないし右下欄第１１行）
　
（３−２−３）対比・判断
　補正発明と刊行物発明とを対比する。
　刊行物発明の「溝」、「キャパシタ下部電極１２となる第１の多結晶シリコン厚膜」は、補正発明の「キャビティ（３０８）」、「導電性プラグ（３０１）」にそれぞれ相当し、刊行物発明の「絶縁ＢＰＳＧ膜８」、「キャパシタ絶縁膜１４」、「基板と逆導電型の不純物がドーピングされた第２の多結晶シリコン（キャパシタ上部電極）１５」は、補正発明の「第１の誘電体層」、「第２の誘電体材料層」、「導電層（３０３）」にそれぞれ相当する。また、刊行物発明の「ＤＲＡＭ装置」は、補正発明の「集積回路」に相当する。
　そして、刊行物発明の「前記第１の多結晶シリコン厚膜は絶縁ＢＰＳＧ膜８により分離される」ことは、結果として「第１の多結晶シリコン厚膜」が「絶縁ＢＰＳＧ膜８」で囲まれた状態となっていることを意味するから、これは、「プラグ」が「第１の誘電体層」に囲まれて配置される点において、補正発明と対応している。
　
　よって、補正発明と刊行物発明とは、
「上部表面とキャビティ（３０８）を有する導電性プラグ（３０１）と、
　前記キャビティ（３０８）は、下部表面と側壁表面とを有し、
　前記プラグは、第１の誘電体層に囲まれて配置され、
　前記下部表面と前記側壁表面と前記上部表面の少なくとも一部の上に形成された第２の誘電体材料層（３００）と、
　前記第２の誘電体材料層の上に形成された導電層（３０３）と、
からなることを特徴とする集積回路。」
であることにおいて一致しており、以下の点で相違している。
［相違点１］
　補正発明は、「前記プラグは、第１の誘電体層のビア内に配置され」ているのに対して、刊行物発明は、「前記第１の多結晶シリコン厚膜は絶縁ＢＰＳＧ膜８により分離される」ものの、「ビア内」に配置することは記載されていない点。
［相違点２］
　補正発明は、「前記第１の誘電層は、前記上部表面と実質的に共平面を形成する上面を有し」ているのに対し、刊行物発明は、このことが明らかではない点。
　
　以下、各相違点について検討する。
［相違点１について］
　前記（３−１）にて指摘したように、本願の発明の詳細な説明又は図面には「ビア」の用語は記載されていないが、審判請求書の【請求の理由】の欄において、「ビア」は「ウインドウ」と同意である旨記載されているので、そのように解釈して判断する。
　補正発明は、プラグが「第１の誘電体層のビア内に配置され」ているのであるから、これは、第１の誘電体層に予め「ビア（ウインドウ）」を形成し、その後、プラグを当該「ビア（ウインドウ）」の内側に形成して配置するという手順に基づいて設けられた構造を意味するものと解釈される。
　これに対して、刊行物１には、第４図とは異なる実施例を示す第２ｂ図及び第２ｃ図の説明として、「第２ｂ図はＭＯＳ型トランジスタ形成後に約０．１〜０．１５μｍの膜厚の窒化膜７および約４．０〜５．０μｍの膜厚のボロフォスフォ・シリケート・ガラス（ＢＰＳＧ）膜８を被着した後、該ＢＰＳＧ膜８の所定の場所に前述した窒化膜７をストッパーとして、異方性エッチングを行いキャパシタ用溝９、コンタクト用溝１０を形成したものである。第２ｃ図は該キャパシタ用溝９及びコンタクト用溝１０底部の窒化膜７をエッチング除去した後、基板と逆導電型の不純物がドーピングされた第１の多結晶シリコン１１を被着したものである。・・・キャパシタ用溝９ではキャパシタ用下部電極１２が形成される。」（第２頁右下欄第１３行ないし第３頁左上欄第１１行）と記載されているから、ＢＰＳＧ膜８及び窒化膜７からなる絶縁膜に対して、キャパシタ用溝９を形成し、その後、キャパシタ用下部電極１２となる不純物がドーピングされた第１の多結晶シリコン１１を被着することが開示されている。そして、上記「ＢＰＳＧ膜８」及び「窒化膜７」からなる絶縁膜は補正発明の「第１の誘電体層」に相当し、上記「キャパシタ用溝９」は補正発明の「ビア（ウインドウ）」に相当し、上記「不純物がドーピングされた第１の多結晶シリコン１１」は導電性の材料であるから、刊行物１には、第１の誘電体層に予め「ビア（ウインドウ）」を形成し、その後、導電性の材料を当該「ビア（ウインドウ）」の内側に形成することが、異なる実施例として開示されていると言える。
　更に、拒絶査定の備考欄において、周知文献として引用された特開平４−１６２５６５号公報には、「第２の層間絶縁膜８を平坦化して、ソース５とドレイン６とに接続するコンタクトを開口する。・・・コンタクトホールにポリシリコンを埋め込んで・・・電荷蓄積用の第１の容量電極１０と（第２のポリシリコン）を形成する。・・・第１の容量電極１０に縦穴を形成して、容量絶縁膜１１（例えば厚さ１００〜１２０Åの酸化膜）を形成したのち、ポリシリコンを埋め込んで・・・電荷蓄積用の第２の容量電極１２（第３のポリシリコン）を形成する。」（第２頁右上欄第１４行ないし左下欄第１２行）と記載されており、この文献の「第２の層間絶縁膜８」、「コンタクトホール」、「第１の容量電極１０」は、補正発明の「第１の誘電体層」、「ビア（ウインドウ）」、「プラグ」にそれぞれ相当するから、本願優先権主張日の時点において、第１の誘電体層に予め「ビア（ウインドウ）」を形成し、その後、プラグを当該「ビア（ウインドウ）」の内側に形成して配置するという手順に基づいて設けられた構造、即ち、プラグが「第１の誘電体層のビア内に配置され」てなる構造を設けることは、周知の技術である。
　そして、刊行物発明も、結果として、プラグが第１の誘電体層に囲まれて配置された構造を形成するものであるから、刊行物１の他の実施例や、上記周知の技術を考慮して、第１の誘電体層に予め「ビア（ウインドウ）」を形成し、その後、導電性の材料からなるプラグを当該「ビア（ウインドウ）」の内側に形成して配置するという手順に基づいて、プラグが第１の誘電体層に囲まれて配置された構造を得ること、即ち、刊行物発明において、補正発明のごとく、「前記プラグは、第１の誘電体層のビア内に配置され」るようにすることは、当業者が容易になし得ることである。
［相違点２について］
　刊行物１には、平面化或いは平坦化工程を行うことは、明示的には記載されていない。しかしながら、刊行物１の第４ａ図の説明として、「基板と逆導電型の第１の多結晶シリコンを被着し、所望のパターンにパターニングし、分離溝を形成し、該分離溝に絶縁物であるＢＰＳＧ溝を埋め込んだものである。」（第３頁右上欄第１６行ないし第１９行）と記載され、一般に、半導体デバイス製造のための埋め込み工程は、特段の必要が無ければ、凹凸を生じないように行うものであって、第４ａ図にもＢＰＳＧ膜８と第１の多結晶シリコン１１とがほぼ平坦な表面を構成するように図示されている。
　また、刊行物２には、「第３図（ｃ）に示すごとく、層間絶縁膜１０３となる厚さ５μｍのＳｉＯ２膜をＣＶＤ法で堆積した。その上にホトレジストを塗布し、ホトレジストとＳｉＯ２のエッチング速度が等しくなるような条件で表面全体を破線で示す部分までエッチングして、表面を平坦化した。」（第４頁右上欄第１５行ないし第２０行）と記載され、キャパシタが埋設される層間絶縁膜の表面を平坦化することが記載されており、また、「第３図（ｅ）に示すように、表面部分の多結晶シリコン層１５０をエッチング除去した後、ＣＶＤにより、誘電体膜２２０となる窒化シリコン（Ｓｉ３Ｎ４）層を１２ｎｍ堆積した。」（第４頁左下欄第１８行ないし右下欄第２行）と記載されているから、層間絶縁膜の高さを超える多結晶シリコン層を除去し、層間絶縁膜と多結晶シリコン層の表面を実質的に同一の高さに（即ち、平面化）することが開示されている。更に、ＣＭＰ等の周知の平坦化手段を利用して、絶縁膜と同様に導電膜の表面を平坦化することも周知の技術にすぎない。
　そして、高集積化及び多層構造化が求められる半導体装置において、後続のプロセスに悪影響を与えないように、各層の表面をできるだけ平坦化することは技術常識であるから、刊行物１の絶縁ＢＰＳＧ膜８と第１の多結晶シリコン１１に対しても、刊行物２に記載されるごとき平坦化処理或いは周知の技術に基づく平坦化処理を行い、絶縁ＢＰＳＧ膜８の上面と第１の多結晶シリコン１１の上面により構成される表面を共通の平坦化表面とすること、即ち、刊行物発明において、補正発明のごとく、「前記第１の誘電層は、前記上部表面と実質的に共平面を形成する上面を有し」ているようにすることは、当業者が容易になし得ることである。
　
　したがって、補正発明は、刊行物１及び刊行物２に記載された発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、補正発明は、特許出願の際独立して特許を受けることができない。
　
（３−３）まとめ
　よって、補正発明を含む本件補正は、特許法第１７条の２第３項に規定する要件を満たしておらず、また、特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たさないものであり、特許法第１５９条第１項で読み替えて準用する同法５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成１７年６月２３日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１３に係る発明は、平成１６年１２月１６日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１３に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された事項により特定される以下のとおりのものである。
「【請求項１】　上部表面とキャビティ（３０８）を有する導電性プラグ（３０１）と、
　前記キャビティ（３０８）は、下部表面と側壁表面とを有し、
　前記プラグは、前記上部表面と実質的に共平面を形成する上面を有する第１の誘電体層内に配置され、
　前記下部表面と前記側壁表面と前記上部表面の少なくとも一部の上に形成された第２の誘電体材料層（３００）と、
　前記第２の誘電体材料層の上に形成された導電層（３０３）と、
からなることを特徴とする集積回路。」
　
４．引用した刊行物に記載の発明
　刊行物１及び刊行物２に記載される事項は、「２．（３−２−２）刊行物に記載された発明」に記載したとおりであり、刊行物１には、前述の「刊行物発明」が記載されている。
　
５．対比・判断
　ここで、本願発明と刊行物発明とを対比する。
　刊行物発明の「溝」、「キャパシタ下部電極１２となる第１の多結晶シリコン厚膜」は、本願発明の「キャビティ（３０８）」、「導電性プラグ（３０１）」にそれぞれ相当し、刊行物発明の「絶縁ＢＰＳＧ膜８」、「キャパシタ絶縁膜１４」、「基板と逆導電型の不純物がドーピングされた第２の多結晶シリコン（キャパシタ上部電極）１５」は、本願発明の「第１の誘電体層」、「第２の誘電体材料層」、「導電層（３０３）」にそれぞれ相当する。また、刊行物発明の「ＤＲＡＭ装置」は、本願発明の「集積回路」に相当する。
　そして、刊行物発明の「前記第１の多結晶シリコン厚膜は絶縁ＢＰＳＧ膜８により分離される」ことは、結果として「第１の多結晶シリコン厚膜」が「絶縁ＢＰＳＧ膜８」で囲まれた状態となっていることを意味するから、これは、本願発明の「プラグ」が「第１の誘電体層内に配置され」ることに相当する。
　
　よって、本願発明と刊行物発明とは、
「上部表面とキャビティ（３０８）を有する導電性プラグ（３０１）と、
　前記キャビティ（３０８）は、下部表面と側壁表面とを有し、
　前記プラグは、第１の誘電体層内に配置され、
　前記下部表面と前記側壁表面と前記上部表面の少なくとも一部の上に形成された第２の誘電体材料層（３００）と、
　前記第２の誘電体材料層の上に形成された導電層（３０３）と、
からなることを特徴とする集積回路。」
であることにおいて一致しており、以下の点で相違している。
［相違点］
　本願発明は、「前記プラグは、前記上部表面と実質的に共平面を形成する上面を有する第１の誘電体層内に配置され」るのに対して、刊行物発明は、プラグが実質的に第１の誘電体層内に配置されるものの、第１の誘電体層の上面との状態について明示されていない点。
　
　以下、上記相違点について検討する。
　刊行物１には、平面化或いは平坦化工程を行うことは、明示的には記載されていない。しかしながら、刊行物１の第４ａ図の説明として、「基板と逆導電型の第１の多結晶シリコンを被着し、所望のパターンにパターニングし、分離溝を形成し、該分離溝に絶縁物であるＢＰＳＧ溝を埋め込んだものである。」（第３頁右上欄第１６行ないし第１９行）と記載され、一般に、半導体デバイス製造のための埋め込み工程は、特段の必要が無ければ、凹凸を生じないように行うものであって、第４ａ図にもＢＰＳＧ膜８と第１の多結晶シリコン１１とがほぼ平坦な表面を構成するように図示されている。
　また、刊行物２には、「第３図（ｃ）に示すごとく、層間絶縁膜１０３となる厚さ５μｍのＳｉＯ２膜をＣＶＤ法で堆積した。その上にホトレジストを塗布し、ホトレジストとＳｉＯ２のエッチング速度が等しくなるような条件で表面全体を破線で示す部分までエッチングして、表面を平坦化した。」（第４頁右上欄第１５行ないし第２０行）と記載され、キャパシタが埋設される層間絶縁膜の表面を平坦化することが記載されており、また、「第３図（ｅ）に示すように、表面部分の多結晶シリコン層１５０をエッチング除去した後、ＣＶＤにより、誘電体膜２２０となる窒化シリコン（Ｓｉ３Ｎ４）層を１２ｎｍ堆積した。」（第４頁左下欄第１８行ないし右下欄第２行）と記載されているから、層間絶縁膜の高さを超える多結晶シリコン層を除去し、層間絶縁膜と多結晶シリコン層の表面を実質的に同一の高さに（即ち、平面化）することが開示されている。更に、ＣＭＰ等の周知の平坦化手段を利用して、絶縁膜と同様に導電膜の表面を平坦化することも周知の技術にすぎない。
　そして、高集積化及び多層構造化が求められる半導体装置において、後続のプロセスに悪影響を与えないように、各層の表面をできるだけ平坦化することは技術常識であるから、刊行物１の絶縁ＢＰＳＧ膜８と第１の多結晶シリコン１１に対しても、刊行物２に記載されるごとき平坦化処理或いは周知の技術に基づく平坦化処理を行い、絶縁ＢＰＳＧ膜８の上面と第１の多結晶シリコン１１の上面により構成される表面を共通の平坦化表面とすること、即ち、刊行物発明において、本願発明のごとく、「前記プラグは、前記上部表面と実質的に共平面を形成する上面を有する第１の誘電体層内に配置され」るようにすることは、当業者が容易になし得ることである。
　
　なお、本願発明と刊行物発明との対比において、「前記プラグは、第１の誘電体層内に配置され」ることを一致点としたが、仮に、本願発明の「第１の誘電体層内に配置され」ることが、「第１の誘電体層」を形成後にその内部に「プラグ」を配置することを意味するとしても、結果として形成された「物」の発明の構成としては刊行物発明と格別の相違が無く、また、「第１の誘電体層」を形成後にその内部に「プラグ」を配置することは、既に、「２．（３−２−３）対比・判断」の「相違点１」において検討したように、当業者が容易になし得ることである。
　
　したがって、本願発明は、刊行物１及び刊行物２に記載された発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項２ないし１３に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。