【事件の表示】
　平成　９年特許願第３０８５００号「半導体装置の素子分離方法」拒絶査定不服審判事件〔平成１０年　７月２１日出願公開、特開平１０−１８９７１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年１１月１１日（優先権主張　１９９６年１２月２０日、韓国）の出願であって、平成１６年１１月３０日付けで拒絶査定がなされ、これに対して平成１７年３月７日に拒絶査定に対する審判請求がなされ、同年４月６日付けで手続補正がなされ、その後当審において、平成１８年６月２日付けで審尋がなされ、同年９月６日に回答書が提出されたものである。
　　　
２．平成１７年４月６日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１７年４月６日付けの手続補正を却下する。
　［理由］
　（１）本件補正の内容
　補正前の請求項１、５、８及び１２を補正するものであって、補正後の請求項１は以下のとおりである。　
「【請求項１】　半導体基板上に追って形成される第１絶縁膜ないし第３絶縁膜より蝕刻速度が速い物質膜を形成する段階と、
　写真蝕刻工程を用いて前記物質膜及び基板を異方性食刻してトレンチ領域、広幅の第１アクティブ領域及び前記第１アクティブ領域より狭幅の第２アクティブ領域を形成する段階と、
　結果物としての、前記トレンチ領域、第１のアクティブ領域及び第２のアクティブ領域が形成された基板の全面に蒸着と食刻が同時に行われるプラズマＣＶＤ法を用いて前記トレンチ領域を埋め立てる第１絶縁膜と、前記第１アクティブ領域上に第２絶縁膜と、前記第２アクティブ領域上に三角形の第３絶縁膜を形成する段階と、
　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させると同時に前記第１アクティブ領域及び第２アクティブ領域の一部分にそれぞれ第２絶縁膜及び第３絶縁膜を一部残す段階と、
　前記物質膜をリフトオフ方法を用いて蝕刻することにより前記第１アクティブ領域及び第２アクティブ領域の一部分にそれぞれ残された第２絶縁膜及び第３絶縁膜を同時に取り除く段階とを含んで全体的な平坦化をなすことを特徴とする半導体装置の素子分離方法。」
　
（２）本件補正（請求項１）の内容の整理
　請求項１についての補正事項は以下のとおりである。
　補正事項１
　補正前の請求項１の「写真蝕刻工程を用いて前記物質膜及び基板を異方性食刻してトレンチ領域、第１アクティブ領域及び前記第１アクティブ領域より幅が狭い第２アクティブ領域を形成する段階」を、
　補正後の請求項１の「写真蝕刻工程を用いて前記物質膜及び基板を異方性食刻してトレンチ領域、広幅の第１アクティブ領域及び前記第１アクティブ領域より狭幅の第２アクティブ領域を形成する段階」と補正すること。　
　補正事項２
　補正前の請求項１の「前記トレンチ領域、第１のアクティブ領域及び第２のアクティブ領域が形成された基板の全面に蒸着と食刻が同時に行われるプラズマＣＶＤ法を用いて前記トレンチ領域を埋め立てる第１絶縁膜と、前記第１アクティブ領域上に第２絶縁膜と、前記第２アクティブ領域上に第３絶縁膜を形成する段階」を、
　補正後の請求項１の「結果物としての、前記トレンチ領域、第１のアクティブ領域及び第２のアクティブ領域が形成された基板の全面に蒸着と食刻が同時に行われるプラズマＣＶＤ法を用いて前記トレンチ領域を埋め立てる第１絶縁膜と、前記第１アクティブ領域上に第２絶縁膜と、前記第２アクティブ領域上に三角形の第３絶縁膜を形成する段階」と補正すること。
　補正事項３
　補正前の請求項１の「前記第１絶縁膜、第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させる段階」を、
　補正後の請求項１の「前記第１絶縁膜、第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させると同時に前記第１アクティブ領域及び第２アクティブ領域の一部分にそれぞれ第２絶縁膜及び第３絶縁膜を一部残す段階」と補正すること。
　補正事項４
　補正前の請求項１の「前記物質膜をリフトオフ方法にて蝕刻することにより前記物質膜上に残された前記第３絶縁膜及び第２絶縁膜を取り除く段階」を、
　補正後の請求項１の「前記物質膜をリフトオフ方法を用いて蝕刻することにより前記第１アクティブ領域及び第２アクティブ領域の一部分にそれぞれ残された第２絶縁膜及び第３絶縁膜を同時に取り除く段階」と補正すること。
　補正事項５
　補正前の請求項１の「含んでなる」を、
　補正後の請求項１の「含んで全体的な平坦化をなす」と補正すること。
　
　（３）本件補正（請求項１）についての検討
　補正の目的の適否及び新規事項の追加について
　［補正事項１について］
　補正事項１についての補正は、実質的に、補正前の請求項１の「第１アクティブ領域及び前記第１アクティブ領域より幅が狭い第２アクティブ領域を形成する」を、補正後の請求項１の「広幅の第１アクティブ領域及び前記第１アクティブ領域より狭幅の第２アクティブ領域を形成する」と補正するものであり、「第１アクティブ領域」の幅と、「第２アクティブ領域」の幅について、補正前の請求項１の「前記第１アクティブ領域より幅が狭い第２アクティブ領域」を、補正後の請求項１の「広幅の第１アクティブ領域」と「前記第１アクティブ領域より狭幅の第２アクティブ領域」と言い換えることにより、特許を受けようとする発明を特定するために必要と認める事項を明確としたものであるから、補正事項１についての補正は、明りょうでない記載の釈明を目的とするものに該当する。
　［補正事項２について］
　補正前の請求項１の「前記トレンチ領域」の前に、「結果物としての、」を追加する補正は、「トレンチ領域」、「第１アクティブ領域」及び「第２アクティブ領域を形成する段階」と、「第１絶縁膜」と「第２絶縁膜」と「第３絶縁膜を形成する段階」との関係を明りょうとするものであるから、明りょうでない記載の釈明を目的とするものに該当し、補正前の請求項１の「第３絶縁膜」を補正後の請求項１の「三角形の第３絶縁膜」と補正することは、「第３絶縁膜」の形状について限定するものであるから、補正事項２についての補正は、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものに該当する。
　［補正事項３について］　
　補正前の請求項１の「前記第１絶縁膜、第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させる段階」に、補正後の請求項１において、「と同時に前記第１アクティブ領域及び第２アクティブ領域の一部分にそれぞれ第２絶縁膜及び第３絶縁膜を一部残す」との発明を特定するために必要な事項を追加する補正は、補正前の「前記物質膜の表面を露出させる段階」における、「前記第１アクティブ領域及び第２アクティブ領域」と「第２絶縁膜及び第３絶縁膜」との相互の関係についての構成を限定するものであるから、補正事項３についての補正は、特許請求の範囲の減縮を目的とするものに該当する。
  ［補正事項４について］
　補正前の請求項１の「前記第３絶縁膜及び第２絶縁膜を取り除く段階」において、「第２絶縁膜及び第３絶縁膜を同時に取り除く」として、「第２絶縁膜及び第３絶縁膜を」「取り除く」順序について、「同時」であると限定するものであるから、補正事項４についての補正は、特許請求の範囲の減縮を目的とするものに該当する。
　［補正事項５について］         　
　補正事項５についての補正は、実質的に、「全体的な平坦化をなす」との記載を新たに追加するものであって、「全体的な平坦化をなす」ことは、狭幅の第２アクティブ領域と広幅の第１アクティブ領域を有することでディッシングが生じることを防止するという意味での局部的平坦不良を抑えることを意図していると解することができるが、単に「全体的な平坦化をなす」との記載では、基板表面と素子分離領域表面を全体的に平坦にするとの意味にも解することもできる。一方、最終的には基板面から突出している第１絶縁膜（素子分離領域）を備えた構造のみが願書に最初に添付した明細書又は図面に開示されているのであるから、全体的な平坦化は行われないと解するのが自然である。結局、「全体的な平坦化をなす」との記載を新たに追加することにより、本来は願書に最初に添付した明細書又は図面には開示されていなかった事項まで含まれるようにするものであるから、「全体的な平坦化をなす」ことは、願書に最初に添付した明細書又は図面に記載された事項でなく、また自明な事項でもない。　
　したがって、補正事項５についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものでなく、特許法第１７条の２第３項に規定する要件を満たしていない。　
　また、仮に、補正事項５についての補正が、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであるとしても、補正事項５についての補正は、「全体的な平坦化をなす」との記載を新たに追加するものであって、請求項の削除、特許請求の範囲の減縮、明りょうでない記載の釈明、誤記の訂正のいずれを目的とするものにも該当しないから、特許法第１７条の２第４項に規定する要件を満たしていない。　
　（４）むすび
　よって、補正事項５についての補正を含む本件補正は、特許法第１７条の２第３項に規定する要件を満たしておらず、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものであり、また、仮に、補正事項５についての補正が特許法第１７条の２第３項に規定する要件を満たしているとしても、補正事項５についての補正は、特許法第１７条の２第４項に規定する要件を満たしていないから、補正事項５についての補正を含む本件補正は、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１７年４月６日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１５に係る発明は、平成１６年９月３０日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１５に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。　
「【請求項１】　半導体基板上に追って形成される第１絶縁膜ないし第３絶縁膜より食刻速度が速い物質膜を形成する段階と、
　写真蝕刻工程を用いて前記物質膜及び基板を異方性蝕刻してトレンチ領域、第１アクティブ領域及び前記第１アクティブ領域より幅が狭い第２アクティブ領域を形成する段階と、
　前記トレンチ領域、第１のアクティブ領域及び第２のアクティブ領域が形成された基板の全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法を用いて前記トレンチ領域を埋め立てる第１絶縁膜と、前記第１アクティブ領域上に第２絶縁膜と、前記第２アクティブ領域上に第３絶縁膜を形成する段階と、
　前記第１絶縁膜、第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させる段階と、
　前記物質膜をリフトオフ方法にて蝕刻することにより前記物質膜上に残された前記第３絶縁膜及び第２絶縁膜を取り除く段階とを含んでなることを特徴とする半導体装置の素子分離方法。」
　
４．刊行物に記載された発明
（１）特開平６−２９３７９号公報
　原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内で頒布された特開平６−２９３７９号公報（以下、「刊行物１」という。）には、図４とともに、以下の事項が記載されている。
「【請求項２】基板上にエッチングストップ層とダミー層及びホトレジストパターンを順次形成する工程と、
　前記ホトレジスト膜をマスクとして異方性エッチングにより前記基板上に溝を形成する工程と、
　前記ホトレジスト膜を残したまま、エッチングと堆積を同時進行的に行う堆積手段により前記ダミー層まで前記溝の埋め込みを行う工程と、
　前記溝以外の領域に堆積された半導体層をエッチングと堆積を同時進行的に行うエッチング手段により水平戻しする工程と、
　前記ホトレジスト膜をリフトオフする工程と、
　ダミー層をエッチング除去する工程と、
　研摩する工程と
を有することを特徴とする半導体装置の製造方法。」
「【０００２】
【従来の技術】半導体装置製造の分野では、素子の微細化に伴い、アイソレーション（素子間分離）を従来のＬＯＣＯＳにかえて、溝に素子分離用絶縁物を埋め込んで素子間分離を行うトレンチアイソレーション、特にシャロートレンチアイソレーションを実用化する動きがある。
【０００３】かかるトレンチアイソレーション構造形成に当たっては、トレンチ（溝）の埋め込み技術がそのキープロセスのひとつになる。これについて、本発明者は、エッチングと堆積を同時進行的に行う堆積手段、代表的にはバイアスＥＣＲ−ＣＶＤ法を用いた種々の方法を提案している。」
「【００３６】実施例−４
この実施例は、本出願の請求項２の発明を具体化したものであり、実施例−１と同様な微細化した半導体装置の製造の際のトレンチアイソレーション構造形成にこの発明を具体化したものである。
【００３７】図４を参照する。本実施例では、基板１１の上にエッチングストップ層１３及びダミー層１４を形成する材料によりこの順に膜を形成積層し、更にこれにホトレジスト層１５をパターン形成し（図４（ａ）参照）、これにホトレジスト１５をマスクとしてドライエッチング技術等により溝１２を形成することによって、図４（ｂ）に示す如く、溝１２（トレンチ）の開口２２の周囲に、エッチングストップ層１３、ダミー層１４及びホトレジスト層１５を設ける。次いでホトレジスト層１５を残したまま、前記溝１２にバイアスＥＣＲ−ＣＶＤによって半導体を埋め込み、図４（ｃ）のような構造にする。溝１２内に形成された半導体の埋め込み部を符号１６で示し、溝１２以外の領域に堆積された半導体層１６ａで示す。このとき本実施例では、溝１２内の半導体層１６は図４（ｃ）に示す如く少なくともダミー層１４の下端の上まで埋め込むが、溝１２の左右両端にはホトレジスト層１５の上端までメニスカス部の突起１６ｂが形成される。その後バイアスＥＣＲ−ＣＶＤ技術の水平戻し法を利用して、ホトレジスト層１５の上端が露出する図４（ｄ）の構造とする。その後レジストをリフトオフして、ホトレジスト層１５上の堆積物層１６ａを除去して図４（ｅ）に示す表面構造を得る。その後ダミー層１４をエッチング除去し、続いて突起１６ｂを研摩除去し、最後にエッチングストップ層１３をエッチング除去して、図４（ｆ）の埋め込み構造を得る。本例では図の如く埋め込み１６が、基板１１の上面よりやや突出して形成され、基板１１のコーナー部が露出することが防止される。
【００３８】更に詳しくは本実施例では、実施例−１と同様にパッドＳｉＯ２のエッチングストップ層（例えば膜厚１００Å）とポリＳｉのダミー層１４（例えば膜厚１０００Å）を順次形成積層したものにホトレジスト層１５をパターン形成して図４（ａ）のようにする。レジスト膜１５の厚さは、なるべくアスペクト比が大きくならないように、次工程でのドライエッチング等での減少分も含み最小膜厚にしておく。
【００３９】次に、このレジスト膜５をマスクとして、例えば次の条件でドライエッチングによって溝１２を形成する。
使用ガス系：ＳＦ６／フロン１１３＝１０／６０ＳＣＣＭ
圧力：１０ｍＴｏｒｒ
マイクロ波：８５０Ｗ
ＲＦバイアス：１５０Ｗ
これにより図４（ｂ）の構造を得る。
【００４０】次にバイアスＥＣＲ−ＣＶＤ法を用いて、この溝１２を、例えば、次の条件で埋め込む。
使用ガス系：ＳｉＨ４／Ｎ２Ｏ＝２０／３５ＳＣＣＭ
圧力：７×１０−４Ｔｏｒｒ
マイクロ波：８００Ｗ
ＲＦバイアス：５００Ｗ
このとき、埋め込みＳｉＯ２ がダミー層１４の少なくとも下端より上に来るように、予め時間を設定しておく。その結果、溝１２の左右両端にはトレンチ形成後残ったホトレジスト層１５の上端まで突起１６ｂが形成された図４（ｃ）の構造を得る。
【００４１】その後、バイアスＥＣＲ−ＣＶＤ技術の水平戻し法を利用して、図４（ｄ）のようにホトレジスト層１５の上面端部の露出する構造を得る。水平戻しの条件は上部埋め込み工程の使用ガス系をＳｉＨ４／Ｎ２Ｏ＝７．５／３５ＳＣＣＭに代えたほかは同じバイアスＥＣＲ−ＣＶＤ条件で行った。
【００４２】その後、レジストをリフトオフしてホストレジスト層１５上の堆積物層１６ａを同時に除去する。レジストの除去は発煙硝酸などによるウェットプロセスまたはＯ2 アッシングドライエッチングのいずれかを使用することが好ましい。これにより図４（ｅ）に示す埋め込み部の突起１６ｂがダミー層１４であるポリＳｉ面より突出した構造を得る。
【００４３】次に、ダミー層１４であるポリＳｉ層をＫＯＨ溶液などで除去し、凸状に突出した埋め込みＳｉＯ２１６をパッドＳｉＯ２層１３をストッパーとして研摩して平坦化する。最後にエッチングストップ層１３であるパッドＳｉＯ２層を希ＨＦなどで除去して、図４（ｆ）の構造を得ることができる。研摩は、シリコン材に対する一般的なポリッシュ手段を用いることにより、行うことができる。
【００４４】なお、溝２内のＳｉＯ２埋め込み部１６を基板１１面より突出させて、後工程でゲート酸化膜を形成したときに、耐圧劣化の問題が起らないことを更に確実にするためと、研摩時のストッパーとしてポリＳｉ層１４を有効に活用するために、ダミー層１４であるポリＳｉ層のエッチングを中間で留め、研摩終了後残ったポリＳｉをパッドＳｉＯ２と共に除去することは好ましいことである。」
「【符号の説明】
　・・・　
　１１　半導体基板
　１２　溝
　・・・
　１６　埋め込み部」
　
ここで、（ａ）「符号の説明」に「１１　半導体基板」と記載されるから、基板１１は半導体基板である。
（ｂ）００３７段落（「溝１２にバイアスＥＣＲ−ＣＶＤによって・・・埋め込み、図４（ｃ）のような構造にする。溝１２内に形成された・・・埋め込み部を符号１６で示し、溝１２以外の領域に堆積された・・・１６ａで示す。」）、００４０段落（「溝１２を・・・埋め込む。・・・埋め込みＳｉＯ２」）の記載及び図４（ｃ）より、１６ａがバイアスＥＣＲ−ＣＶＤ技術により形成されたＳｉＯ２であると共に、溝１２もバイアスＥＣＲ−ＣＶＤ技術によりＳｉＯ２により埋め込まれることは明らかである。
（ｃ）００３７段落の記載及び図４（ｃ）より、ホトレジスト層上に形成されたＳｉＯ２１６ａの一部を、エッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術により水平戻しすることにより、ホトレジスト層の上端が露出されることは明らかである。
（ｄ）００４２段落の記載及び図４（ｅ）より、ホトレジスト層のリフトオフにより、ホトレジスト層とホトレジスト層上のＳｉＯ２１６ａを同時に除去することは明らかである。
　
　したがって、刊行物１には、以下の発明が記載されている。
「半導体基板上にパターン形成したホトレジスト層を形成する工程と、
　前記ホトレジスト層をマスクとして異方性エッチングにより前記基板上に溝を形成する工程と、
　前記ホトレジスト層を残したまま、エッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術により、前記半導体基板上にＳｉＯ２１６ａを形成すると共に、ＳｉＯ２で前記溝の埋め込みを行う工程と、
　前記溝以外の領域に堆積されたＳｉＯ２１６ａをエッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術により水平戻しするとともに前記ホトレジスト層の上端を露出する工程と、
　前記ホトレジスト層をリフトオフすることにより、前記ホトレジスト層と前記ホトレジスト層上のＳｉＯ２１６ａを同時に除去する工程と
を備えたことを特徴とする半導体装置の製造方法。」
　
５．対比
　本願発明と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比する。
（ａ）本願発明の「物質膜」が「基板を異方性蝕刻」する場合に、実質的に「マスク」として作用することは明らかであるから、刊行物発明の「ホトレジスト層」は、本願発明の「物質膜」に相当する。
（ｂ）刊行物発明の「半導体基板上にパターン形成したホトレジスト層を形成する工程と、　前記ホトレジスト層をマスクとして異方性エッチングにより前記基板上に溝を形成する工程」において、異方性エッチングのためのマスクを形成するためにフォトエッチング（写真蝕刻）技術を用いること、及び、基板上に形成された「溝」の間の半導体基板が素子形成領域（アクティブ領域）であることは技術常識であるから、刊行物発明の「前記ホトレジスト層をマスクとして異方性エッチングにより前記基板上に溝を形成する工程」は、本願発明の「写真蝕刻工程を用いて」「基板を異方性蝕刻してトレンチ領域、第１アクティブ領域及び」「第２アクティブ領域を形成する段階」に相当する。
（ｃ）本願発明においては、「第１絶縁膜」と「第２絶縁膜」と「第３絶縁膜を形成する段階」の後に、「前記第１絶縁膜、第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させる段階」を実施しているから、「第１絶縁膜」と「第２絶縁膜」と「第３絶縁膜を形成する段階」においては、「前記物質膜」をそのままとして、絶縁膜を形成することは明らかであり、また、刊行物発明において、「前記半導体基板上にＳｉＯ２１６ａを形成する」とは、「溝」の間の「半導体基板」の素子形成領域（アクティブ領域）上に「ＳｉＯ２１６ａを形成する」ことであることは明らかであり、さらに、バイアスＥＣＲ−ＣＶＤはプラズマＣＶＤの一種であるから、刊行物発明の「前記ホトレジスト膜を残したまま、エッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術により、前記半導体基板上にＳｉＯ２１６ａを形成すると共に、ＳｉＯ２で前記溝の埋め込みを行う工程」は、本願発明の「前記トレンチ領域、第１のアクティブ領域及び第２のアクティブ領域が形成された基板の全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法を用いて前記トレンチ領域を埋め立てる第１絶縁膜と、前記第１アクティブ領域上に第２絶縁膜と、前記第２アクティブ領域上に第３絶縁膜を形成する段階」に相当する。　　　
（ｄ）上記（ｃ）を考慮すると、刊行物発明の「前記溝以外の領域に堆積されたＳｉＯ２１６ａ」が、本願発明の「第２絶縁膜及び第３絶縁膜」に相当することは明らかであるから、刊行物発明の「前記溝以外の領域に堆積されたＳｉＯ２１６ａをエッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術により水平戻しするとともに前記ホトレジスト層の上端を露出する工程」は、本願発明の「第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させる段階」に相当する。
（ｅ）本願発明においても、「前記物質膜」と「前記第３絶縁膜及び第２絶縁膜」とは、実質的に同時に除去されることは明らかであるから、刊行物発明の「前記ホトレジスト層をリフトオフすることにより、前記ホトレジスト膜と前記ホトレジスト膜上のＳｉＯ２１６ａを同時に除去する工程」は、本願発明の「前記物質膜をリフトオフ方法にて蝕刻することにより前記物質膜上に残された前記第３絶縁膜及び第２絶縁膜を取り除く段階」に相当する。
　
　したがって、本願発明と刊行物発明とは、
「半導体基板上に追って形成される物質膜を形成する段階と、
　写真蝕刻工程を用いて基板を異方性蝕刻してトレンチ領域、第１アクティブ領域及び第２アクティブ領域を形成する段階と、
　前記トレンチ領域、第１のアクティブ領域及び第２のアクティブ領域が形成された基板の全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法を用いて前記トレンチ領域を埋め立てる第１絶縁膜と、前記第１アクティブ領域上に第２絶縁膜と、前記第２アクティブ領域上に第３絶縁膜を形成する段階と、
　第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させる段階と、
　前記物質膜をリフトオフ方法にて蝕刻することにより前記物質膜上に残された前記第３絶縁膜及び第２絶縁膜を取り除く段階とを含んでなることを特徴とする方法。」である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「半導体基板上に追って形成される第１絶縁膜ないし第３絶縁膜より食刻速度が速い物質膜を形成する段階」を備えているのに対して、
　刊行物発明は、「半導体基板上にパターン形成したホトレジスト層を形成する工程と、　前記ホトレジスト層をマスクとして異方性エッチングにより前記基板上に溝１２を形成する工程」を備えているが、本願発明の「第１絶縁膜ないし第３絶縁膜より食刻速度が速い物質膜」に対応する構成を備えているか否か明らかでない点。
　相違点２
　本願発明は、「写真蝕刻工程を用いて前記物質膜及び基板を異方性蝕刻してトレンチ領域、第１アクティブ領域及び第２アクティブ領域を形成する段階」を備えているのに対して、
　刊行物発明は、「半導体基板上にパターン形成したホトレジスト層を形成する工程と、　前記ホトレジスト層をマスクとして異方性エッチングにより前記基板上に溝を形成する工程」を備えている点。
　相違点３
　本願発明は、「第１アクティブ領域及び前記第１アクティブ領域より幅が狭い第２アクティブ領域」を備えているのに対して、
　刊行物発明は、上記構成を備えているか否か明らかでない点。
　相違点４
　本願発明は、「前記第１絶縁膜、第２絶縁膜及び第３絶縁膜を蝕刻して前記物質膜の表面を露出させる段階」を備えているのに対して、
　刊行物発明は、「前記溝以外の領域に堆積されたＳｉＯ２１６ａをエッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術により水平戻しするとともに前記ホトレジスト層の上端を露出する工程」を備えているが、本願発明の「第１絶縁膜」に相当する、刊行物発明の「溝」内に形成された「ＳｉＯ２」をも前記バイアスＥＣＲ−ＣＶＤ技術によりエッチングされるか否か明らかでない点。
　相違点５
　本願発明は、「半導体装置の素子分離方法」であるのに対して、
　刊行物発明は、「半導体装置の製造方法」である点。
　
６．当審の判断
　以下において、各相違点について検討する、
（１）相違点１について
（ａ）本願明細書の００１７段落の「図４は、物質膜14、第２絶縁膜18b'及び第３絶縁膜18c'を取り除く段階を示したものである。図４で、前記露出された物質膜14は第２絶縁膜18b'及び第３絶縁膜18c'より湿式蝕刻速度が速いため、前記露出された物質膜14をリフトオフ方法にて等方性蝕刻することにより、物質膜14上に残された第２絶縁膜18b'及び第３絶縁膜18c'が取り除かれる。従って、結果的には、前記トレンチ17には、素子分離用の第１絶縁膜18a'だけが残るようになる。」との記載から、「前記露出された物質膜14は第２絶縁膜18b'及び第３絶縁膜18c'より湿式蝕刻速度が速いため、前記露出された物質膜14をリフトオフ方法にて等方性蝕刻することにより、物質膜14上に残された第２絶縁膜18b'及び第３絶縁膜18c'が取り除かれる。」、言い換えると、「第２絶縁膜18b'及び第３絶縁膜18c'より」「前記露出された物質膜14」の「湿式蝕刻速度が速い」との理由により、リフトオフにより、「前記露出された物質膜14」と「物質膜14上に残された第２絶縁膜18b'及び第３絶縁膜18c'」を取り除くことができると言える。
　結局、「第１絶縁膜ないし第３絶縁膜より」物質膜の「食刻速度が速い」ことは、実質的に、リフトオフにより、「前記物質膜」とともに「前記物質膜上に残された前記第３絶縁膜及び第２絶縁膜を取り除く」ことができることを意味するに過ぎない。
（ｂ）刊行物１には、「次いでホトレジスト層１５を残したまま、前記溝１２にバイアスＥＣＲ−ＣＶＤによって半導体を埋め込み、図４（ｃ）のような構造にする。溝１２内に形成された半導体の埋め込み部を符号１６で示し、溝１２以外の領域に堆積された半導体層１６ａで示す。・・・その後バイアスＥＣＲ−ＣＶＤ技術の水平戻し法を利用して、ホトレジスト層１５の上端が露出する図４（ｄ）の構造とする。その後レジストをリフトオフして、ホトレジスト層１５上の堆積物層１６ａを除去して図４（ｅ）に示す表面構造を得る。」（００３７段落）、「その後、レジストをリフトオフしてホストレジスト層１５上の堆積物層１６ａを同時に除去する。レジストの除去は発煙硝酸などによるウェットプロセス・・・を使用することが好ましい。」（００４２段落）と記載されているから、刊行物１においても、リフトオフにより、ホトレジスト層とホトレジスト層上の堆積物層１６ａ（ＳｉＯ２１６ａ）とを同時に除去することが記載されている。
（ｃ）したがって、本願発明と刊行物発明のいずれにおいても、リフトオフにより、「物質膜」（本願発明）又は「ホトレジスト層」（刊行物発明）と、「第２絶縁膜」及び「第３絶縁膜」（本願発明）又は「ＳｉＯ２１６ａ」（刊行物発明）とを同時に除去しているから、刊行物発明においても、リフトオフに用いる、例えばウェットエッチングのエッチング液に対する、「ホトレジスト層」（本願発明の「物質膜」に相当）のエッチング（食刻）速度は、「ＳｉＯ２１６ａ」（本願発明の「第２絶縁膜」及び「第３絶縁膜」に相当）のエッチング（食刻）速度より早いことは当業者にとって明らかである。
　よって、相違点１は、実質的なものではない。  
（２）相違点２について
（ａ）原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内で頒布された特開昭６０−２３５４３６号公報（以下、「周知文献１」という。）には、第２図とともに、以下の事項が記載されている。
「（１）基板の上面に第１の被覆を形成する工程と、上記第１被覆と基板を選択的にエッチングして凹部を形成する工程と、バイアススパッタ蒸着法で第２の被覆を上記凹部に埋め込む工程と、前記第２被覆を上記第１被覆の側面が露出する迄エッチングする工程と、前記第２被覆をエッチング除去してその上面に形成された前記第１被覆をリフトオフする工程を有し、前記基板の凹部を前記第１被覆で埋め込むことを特徴とする半導体装置の製造方法。
（２）基板としてシリコン基板を、第１被覆としてＭｏ膜又はＷ膜を、第２被覆としてＳｉＯ２膜を用いたことを特徴とする特許請求の範囲第１項に記載の半導体装置の製造方法。」（特許請求の範囲）　
「本発明の実施例の説明ではリフトオフ用の膜としてＭｏ膜１１を用いたが、・・・Ｓｉ３Ｎ４膜等のＳｉＯ２膜と選択エッチ可能な膜でも同様である。」（第２頁左下欄第１１ないし１４行）　
（ｂ）原査定の拒絶の理由に引用され、本願の優先権主張日前に日本国内で頒布された特開昭６３−１４３８３５号公報（以下、「周知文献２」という。）には、第１図とともに、以下の事項が記載されている。　
「以下この発明の一実施例を第１図を参照して説明する。　まず、・・・半導体シリコン基体２１上に・・・酸化膜（ＳｉＯ２膜）２２を・・・成長させる。さらに、その上に・・・チタン・・・を用いて・・・メタル層２３を成長させる（第１図（ａ））。　次に、メタル層２３上にレジスト２４を塗布・・・する（第１図（ｂ））。　次に、上記レジスト２４をマスクとして・・・開口部２５ａ，２５ｂを通してメタル層２３および酸化膜２２をＲＩＥ法によりエッチングし、続いて・・・メタル層２３と酸化膜２２をマスクとしてシリコン基体２１をエッチングすることにより・・・素子分離用の溝２６ａと・・・溝２６ｂを基体２１に形成する（第１図（ｃ））。・・・　次に、酸化膜の堆積と同時に平坦化が可能なＲＦバイアススパッタリング法を用いてシリコン基体２１の全面に酸化膜３２を堆積させる（第１図（ｅ））。・・・　しかる後、メタル層２３を除去し、同時にその上の不要な酸化膜３２をリフトオフ法により除去する（第１図（ｆ））。」（第２頁右下欄第１８行ないし第３頁左下欄第１４行）
（ｃ）半導体基板に素子分離用の溝を形成するためのマスクであって、前記溝にＳｉＯ２膜等の絶縁膜を埋め込み、その後、前記マスク上に形成された不要なＳｉＯ２膜等の絶縁膜をリフトオフにより除去するためのマスクとして、Ｓｉ３Ｎ４膜又はメタル膜を用いることは、上記周知文献１及び２に記載されるように従来周知であり、また、前記マスクのＳｉ３Ｎ４膜又はメタル膜も、ＲＩＥ法又は異方性エッチングによりエッチングされて、所定の形状にパターニングされたものであることは、当業者にとって明らかである。
（ｄ）したがって、半導体基板に素子分離用の溝を形成するためのマスク（本願発明の「物質膜」に相当する。）として、刊行物発明の「ホトレジスト層」に代えて、上記周知文献１及び２に記載されるように従来周知のＳｉ３Ｎ４膜又はメタル膜を用いることにより、本願発明の如く、「写真蝕刻工程を用いて前記物質膜及び基板を異方性蝕刻してトレンチ領域、第１アクティブ領域及び第２アクティブ領域を形成する段階」を備えたものとすることは、当業者が何ら困難性なくなし得たものである。    
（３）相違点３について
（ａ）刊行物１の００３７段落、００４０段落及び図４（ｃ）の記載によれば、バイアスＥＣＲ−ＣＶＤ技術により、両側を溝１２で挟まれた半導体基板上に形成された三角形状の１６ａの厚さは、両端の半導体基板上に形成された台形状の１６ａより薄くなっており、また、三角形状の１６ａが形成された半導体基板の幅は、台形状の１６ａが形成された半導体基板の幅より狭いことは、当業者にとって明らかである。
（ｂ）一方、本願明細書の００１４段落及び００１５段落の記載（「図２は、絶縁膜18a,18b,18cを形成する段階を示したものである。図２で、トレンチ17が形成された半導体基板10の全面に蒸着と蝕刻が同時に行われるプラズマＣＶＤ法を用いて絶縁膜18a,18b,18cを形成する。当該絶縁膜は、好ましくは、プラズマＣＶＤ酸化膜（ＳｉＯ２)である。このプラズマＣＶＤ法では・・・トレンチ17を効率よく埋め込みすることができる。　このような、蒸着と蝕刻が同時に行われるように設計されたプラズマＣＶＤ法を用いれば、図２に示したように、トレンチ領域(Ａ)には、トレンチ17を埋め立てる第１絶縁膜18aが形成され、幅が広い第１アクティブ領域(Ｂ)には第２絶縁膜18bが形成され、前記幅が狭い第２アクティブ領域(Ｃ)にその両端が薄く蒸着された三角形状の第３絶縁膜18cが形成される。特に、第３絶縁膜18cは第２絶縁膜18bより薄く形成される。」）及び図２には、「幅が広い第１アクティブ領域(Ｂ)には」比較的厚い「第２絶縁膜18bが形成され」、「前記幅が狭い第２アクティブ領域(Ｃ)にその両端が薄く蒸着された三角形状の第３絶縁膜18cが形成される」ことが記載されている。
（ｃ）上記（ａ）及び（ｂ）より、刊行物１及び本願明細書のいずれにおいても、幅が広いアクティブ領域（半導体基板）には、絶縁膜（ＳｉＯ２）が厚く、幅が狭いアクティブ領域（半導体基板）には、絶縁膜（ＳｉＯ２）が薄く形成されていることは明らかであるから、刊行物発明の「前記半導体基板上にＳｉＯ２１６ａを形成する」工程においては、実質的に、相対的に幅の広い半導体基板と、相対的に幅の狭い半導体基板とに、ＳｉＯ２１６ａが形成されていると言える。
　したがって、相違点３は、実質的なものではない。　
（４）相違点４について
　刊行物発明の「前記溝以外の領域に堆積されたＳｉＯ２１６ａをエッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術により水平戻しするとともに前記ホトレジスト層の上端を露出する工程」においては、刊行物発明の「溝」内に形成された「ＳｉＯ２」が前記バイアスＥＣＲ−ＣＶＤ技術によりエッチングされていることは明示的には記載されていないものの、「前記溝以外の領域に堆積されたＳｉＯ２１６ａをエッチングと堆積を同時進行的に行うバイアスＥＣＲ−ＣＶＤ技術」により、「溝」内に形成された「ＳｉＯ２」も実質的にエッチング（蝕刻）されることは当業者にとって明らかである。
　したがって、相違点４は、実質的なものではない。
　仮に、相違点４が実質的なものであるとしても、刊行物発明の「溝」に形成された「ＳｉＯ２」の埋め込み部分のＳｉＯ２の表面をどの程度の高さとするかは、当業者が必要に応じて適宜設定できる程度の事項に過ぎないから、埋め込み部分のＳｉＯ２の表面の高さを刊行物１の図４（ｃ）に記載される高さより高くすること、及びその場合に、「溝」に形成された「ＳｉＯ２」をも、前記バイアスＥＣＲ−ＣＶＤ技術により、エッチングすることは当業者が容易になし得たものである。　　
（５）相違点５について
　刊行物１の「この実施例は、本出願の請求項２の発明を具体化したものであり、実施例−１と同様な微細化した半導体装置の製造の際のトレンチアイソレーション構造形成にこの発明を具体化したものである。」（００３６段落）との記載及び「トレンチアイソレーション構造」がトレンチ（溝）によりアイソレーション（素子分離）する構造を意味することを考慮し、また、刊行物発明において、ＳｉＯ２で埋め込まれた溝により絶縁分離された半導体基板は、通常半導体素子（半導体装置）を形成する領域であることは、当業者にとって明らかであるから、刊行物発明は、実質的に「半導体装置の素子分離方法」である。
　したがって、相違点５は、実質的なものではない。
　
　よって、本願発明は、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、請求項２ないし１５に係る発明について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。
　よって、結論のとおり審決する。