【事件の表示】
　特願２０００−２５５２７４「半導体装置」拒絶査定不服審判事件〔平成１４年　３月１２日出願公開、特開２００２−　７３５３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１２年８月２５日の出願であって、平成１６年１１月２５日に拒絶査定がなされ、これに対し、平成１７年１月１２日に拒絶査定不服審判が請求されると共に手続補正がなされたものである。
　
第２．補正却下の決定
　
補正却下の決定の結論
　平成１７年１月１２日付けの手続補正を却下する。
　
理由
　
１．補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、次のように補正された。
　
【請求項１】
　ＣＰＵからの入力信号の供給経路を他デバイスと共有している半導体装置において、前記他デバイスに対する入力信号が自身の内部論理回路へ伝播することを抑制するための信号遮断手段を有して成り、前記信号遮断手段は、所定の起動信号によって信号遮断を開始する一方、前記半導体装置の動作に必要な入力信号によって信号遮断を解除するものであり、前記所定の起動信号は、前記ＣＰＵ或いは前記内部論理回路が出力するスタンバイ信号であり、前記半導体装置の動作に必要な入力信号は、前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号或いは前記ＣＰＵが前記半導体装置の動作をリセットする際にアクティブとされるリセット信号であることを特徴とする半導体装置。
　
　本件補正は、請求項１に記載した発明を特定するために必要な事項である「入力信号の供給経路」を「ＣＰＵからの」に限定し、「所定の起動信号」を「前記ＣＰＵ或いは前記内部論理回路が出力するスタンバイ信号」に限定し、「半導体装置の動作に必要な入力信号」を「前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号或いは前記ＣＰＵが前記半導体装置の動作をリセットする際にアクティブとされるリセット信号」に限定するものであり、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
２．独立特許要件
　そこで、本件補正後の請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法１２６条第５項の規定に適合するか）について以下に検討する。
　
（１）刊行物１記載の発明
　特開平４−１１８７１１号公報（以下、「刊行物１」という。）には、図面と共に以下の記載がなされている。
　
　ラップトップパソコンにはオプションとして数値演算専用のコプロセッサを内蔵するものがあり、このようなラップトップパソコンでは、ＩＣチップで構成されるコプロセッサが当面不要な場合、蓄電器の消耗を防ぐためその動作を停止させるパワーセーブ機構が付加されている。（１頁右欄１７行−２頁左上欄２行）
　
　第１図は、本発明の一実施例のデータ処理装置の構成を示すブロック図であり、１はＣＰＵ、２はコプロセッサ、３はコントロールポート、４はシステムバス、５はクロック発生回路、６はリセット信号発生回路、８はリセット制御回路、９はオアゲートである。（２頁左下欄１７行−同頁右下欄２行）
　
　ＣＰＵ１とコプロセッサ２とコントロールポート３とは、コントロールバス、アドレスバス、データバスから構成されるシステムバス４を介して各種のステータス信号や制御信号やデータを授受する。（２頁右下欄１２−１６行）
　
　ＣＰＵ１は、コプロセッサ２が当面不要になった時に投入されるコマンドの実行により、コントロールポート３と信号線Ｓ３とを介してこのコプロセッサ２に供給するチップセレクト信号（ＣＳ）をオフ状態にする。これにより、コプロセッサ２のシステムバス４に連なる全ての入出力端子がハイインピーダンス状態になり、コプロセッサ２はシステムバス４から切り離される。続いて、ＣＰＵ１はコントロールポート３と信号線Ｓ４とを介してリセット制御回路８に供給するリセット制御信号（ＲＳＴＣ）をオン状態にする。このリセット制御信号がオン状態になると、リセット制御回路８は、クロックＣＫとの同期化を図ることなく直ちにコプロセッサ２に供給するリセット信号（Ｒ）をオン状態にする。オアゲート９を介してオン状態のリセット信号（Ｒ）を受けたコプロセッサ２は、内部回路の動作が停止して動作電力が低減される。
　このパワーセーブ状態において、ＣＰＵ１１は、コプロセッサ２が必要になった時に投入されるコマンドの実行により、まず、リセット制御回路８に供給するリセット制御信号（ＲＳＴＣ）をオフ状態にする。リセット制御回路８は、このリセット制御信号がオフ状態になると、ＣＰＵ１の内部クロック信号に同期してコプロセッサ２に供給するリセット信号（Ｒ）をオフ状態にする。このＣＰＵ１の内部クロック信号とコプロセッサ２の内部クロック信号との同期化を図るために、リセット制御回路８は、クロック信号ＣＫとリセット信号（ＲＳＴ）に基づき内部クロック信号を発生するＣＰＵ１内と同様の内部クロック発生回路を内蔵している。コプロセッサ２は、オアゲート９を介してリセット信号（Ｒ）のオフ状態への移行を検出すると、ＣＰＵ１の内部クロック信号と同期した内部クロック信号のもとで動作を開始する。
　続いて、ＣＰＵ１は、コントロールポート３と信号線Ｓ３とを介してコプロセッサ２に供給するチップセレクト信号（ＣＳ）をオン状態にする。これに伴い、コプロセッサ２とシステムバス４とが接続される。最後に、ＣＰＵ１は、システムバス４を介してコプロセッサ２に初期化コマンドを発行することにより、コプロセッサ２を初期化する。（３頁左上欄２行−同頁左下欄４行）
　
　以上の記載により、刊行物１には、次の発明（以下、「刊行物１記載発明」という。）が記載されていると認められる。
　
　ＣＰＵとシステムバスを介して各種のステータス信号や制御信号やデータを授受するコプロセッサにおいて、
　ＣＰＵは、コプロセッサが当面不要になった時に投入されるコマンドの実行により、このコプロセッサに供給するチップセレクト信号をオフ状態にすると、コプロセッサのシステムバスに連なる全ての入出力端子がハイインピーダンス状態になり、コプロセッサはシステムバスから切り離され、続いて、リセット信号をオフ状態にすると、コプロセッサの内部回路の動作が停止して動作電力を低減するパワーセーブ状態になり、
　ＣＰＵは、コプロセッサが必要になった時に投入されるコマンドの実行により、コプロセッサに供給するチップセレクト信号をオン状態にすると、コプロセッサとシステムバスとが接続されるコプロセッサ。
　
（２）対比
　本件補正発明と刊行物１記載発明を対比すると、刊行物１記載発明の「システムバス」、「コプロセッサ」は、本願補正発明の「入力信号の供給経路」、「半導体装置」に相当する。
　
　刊行物１記載発明のコプロセッサは、ＣＰＵからシステムバスを介して各種のステータス信号や制御信号やデータを受け、システムバスがコプロセッサ以外のデバイスに接続されることは明らかであるから、本願補正発明の「ＣＰＵからの入力信号の供給経路を他デバイスと共有している半導体装置」といえる。
　
　刊行物１記載発明のコプロセッサが必要になった時に投入されるコマンドの実行により、ＣＰＵは、コプロセッサに供給するチップセレクト信号をオン状態にすると、コプロセッサとシステムバスとが接続されるから、刊行物１記載発明の「チップセレクト信号」は、コプロセッサの動作に必要な入力信号であることは当業者に明らかで、本願補正発明の「前記半導体装置の動作に必要な入力信号」であって「前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号」といえる。
　
　刊行物１記載発明のコプロセッサは、チップセレクト信号のオフ状態によってシステムバスから切り離され、一方、チップセレクト信号のオン状態によってシステムバスと接続されるから、本願補正発明の「信号遮断手段」を有しているといえる。
　そして、刊行物１記載発明は、コプロセッサが当面不要になった時に投入されるコマンドの実行により、ＣＰＵは、チップセレクト信号をオフ状態にしてコプロセッサをシステムバスから切り離し、また、コプロセッサが必要になった時に投入されるコマンドの実行により、ＣＰＵは、チップセレクト信号をオン状態にしてコプロセッサとシステムバスとを接続するから、刊行物１記載発明のコプロセッサは、本願補正発明の「前記信号遮断手段は、所定の起動信号によって信号遮断を開始する一方、前記半導体装置の動作に必要な入力信号によって信号遮断を解除するもの」を有し、刊行物１記載発明の「チップセレクト信号」は、本願補正発明の「前記所定の起動信号は、ＣＰＵが出力する信号」といえる。
　
　したがって、両者の発明の一致点、相違点は、以下のとおりである。
　
［一致点］
　「ＣＰＵからの入力信号の供給経路を他デバイスと共有している半導体装置において、信号遮断手段を有して成る半導体装置であって、
　信号遮断手段は、所定の起動信号によって信号遮断を開始する一方、前記半導体装置の動作に必要な入力信号によって信号遮断を解除するものであり、
　前記所定の起動信号は、前記ＣＰＵが出力する信号であり、
　前記半導体装置の動作に必要な入力信号は、前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号である
　半導体装置。」である点。
　
［相違点］
・相違点１
　信号遮断手段は、本願補正発明では「前記他デバイスに対する入力信号が自身の内部論理回路へ伝播することを抑制する」のに対して、刊行物１記載発明では、そのような抑制をするのか明らかではない点。
　
・相違点２
　本願補正発明では、所定の起動信号は、「前記ＣＰＵ或いは前記内部論理回路が出力するスタンバイ信号」で、半導体装置の動作に必要な入力信号は、「前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号或いは前記ＣＰＵが前記半導体装置の動作をリセットする際にアクティブとされるリセット信号」であるのに対して、
　刊行物１記載発明では、所定の起動信号は、ＣＰＵが出力するチップセレクト信号であるものの、スタンバイ信号ではなく、さらに、内部論理回路が出力するスタンバイ信号ではなく、半導体装置の動作に必要な入力信号は、ＣＰＵが半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号であるものの、ＣＰＵが半導体装置の動作をリセットする際にアクティブとされるリセット信号ではない点。
　
（３）判断
（３−１）相違点１について
　刊行物１記載発明において、「信号遮断手段」は、コプロセッサは入出力端子がハイインピーダンス状態になりシステムバスから切り離されることにより、システムバス上の他デバイスに対するＣＰＵからの入力信号が、当該コプロセッサに伝播しないことは当業者に明らかであるから、「前記他デバイスに対する入力信号が自身の内部論理回路へ伝播することを抑制する」ようにすることは、当業者が適宜行うことである。
　
（３−２）相違点２について
　特開平７−３２５６５０号公報（【００３３】の「前記スイッチ２０に与えられるバス制御信号Ｓ１ａがオフとされ、表示制御回路３および表示手段１１がアドレスおよびデータバス配線１９から切離される。」、【００５９】の「ＦＦ回路６７は、ＣＫ４端子、Ｓ４端子、Ｒ４端子およびＱ４端子を備える。Ｓ４端子に「Ｈ」レベルの信号が与えられ、Ｒ４端子に「Ｌ」レベルの信号が与えられたときには、・・・Ｑ４端子からの出力が「Ｈ」レベルとなる。一方、Ｓ４端子に「Ｌ」レベルの信号が与えられ、Ｒ４端子に「Ｈ」レベルの信号が与えられたときには、・・・Ｑ４端子からの出力が「Ｌ」レベルとなる。」、【００６２】の「ＦＦ回路６７のＱ４端子からの出力信号Ｅ２は、バス制御信号Ｓ１ａとして前記スイッチ２０に与えられる。」並びに図１及び図５）などに記載されているように、信号によって信号遮断を開始する一方、他の信号によって信号遮断を解除する信号遮断手段は、本願出願時、周知技術である。
　
　刊行物１記載発明のコプロセッサが当面不要になった時に投入されるコマンドの実行により、ＣＰＵは、チップセレクト信号をオフ状態にし、続いて、コプロセッサをパワーセーブ状態にするから、刊行物１記載発明の「チップセレクト信号」は、コプロセッサ（半導体装置）をパワーセーブ状態にする際の信号である点で、スタンバイ信号と共通している。
　
　そうすると、刊行物１記載発明の信号遮断手段に前記周知技術を適用して、信号遮断を開始する所定の起動信号と、信号遮断を解除する半導体装置の動作に必要な入力信号とを、独立した信号とし、「前記所定の起動信号は、前記ＣＰＵが出力するスタンバイ信号であり、前記半導体装置の動作に必要な入力信号は、前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号である」ようにすることは、当業者が容易に為し得たことである。
　
　本願補正発明において、「前記ＣＰＵ或いは前記内部論理回路が出力するスタンバイ信号」、並びに「前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号或いは前記ＣＰＵが前記半導体装置の動作をリセットする際にアクティブとされるリセット信号」は、択一的な形式で記載されたものであって、選択肢の一つである「前記ＣＰＵが出力するスタンバイ信号」、並びに「前記ＣＰＵが前記半導体装置に対してアクセスする際にアクティブとされるチップセレクト信号」について上記のとおり、当業者が容易に為し得たことであるから、その他の選択肢について検討するまでもなく、本願補正発明は、当業者が容易に為し得たことである。
　
３．むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項において準用する同法１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明
　
１．本願発明
　平成１７年１月１２日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１６年１１月８日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものと認める。
　
【請求項１】
　入力信号の供給経路を他デバイスと共有している半導体装置において、前記他デバイスに対する入力信号が自身の内部論理回路へ伝播することを抑制するための信号遮断手段を有して成り、前記信号遮断手段は、所定の起動信号によって信号遮断を開始する一方、前記半導体装置の動作に必要な入力信号によって信号遮断を解除することを特徴とする半導体装置。
　
２．刊行物記載の発明
　原査定の拒絶の理由に引用された、特開平１１−２１２６８７号公報 （以下「引用例２」という。）には，次の事項が記載されている。
　
【請求項１】  バス線に対する複数のバスエージェントの接続を制御するバス制御装置であって、
バスエージェントを前記バス線に対して接続又は切断する、前記バス線に設けられた複数のバス接続部と、
前記バス線を監視して、所定の規定時間を越えてアクセスの無いバスエージェントを切断するよう対応する前記バス接続部を制御するバス接続制御部とを有することを特徴とするバス制御装置。
　
【請求項４】  請求項１乃至３記載のバス制御装置において、
前記バス線に接続された複数のバスエージェントそれぞれに電源電圧を供給しており、前記バス接続制御部の制御によって前記バス線から切断されるバスエージェントに供給する電源電圧を低下又は停止させる電源電圧制御部を有することを特徴とするバス制御装置。
　
【請求項６】  請求項４記載のバス制御装置において、
前記バス線は、ＰＣＩバス線であり、
前記ＰＣＩバス線と上位バス線とを接続するバスブリッジに適応したことをことを特徴とするバス制御装置。
【請求項７】  請求項６記載のバス制御装置において、
前記バス接続制御部は、前記複数のバスエージェントからのバス使用要求をバスエージェント毎に監視して、所定の規定時間を越えてバス使用要求の無いバスエージェントに対する切断を指示するリクエストモニタ部と、
前記ＰＣＩバス線と上位バス線から供給されるアドレスをバスエージェント毎に監視して、所定の規定時間を越えてアクセスの無いバスエージェントに対する切断を指示するバスモニタ部とを有することを特徴とするバス制御装置。
　
【００３６】図６はＰＣＩ（ペリフェラル・コンポーネント・インタフェース）バスに適応した本発明のバス制御装置の第５実施例のブロック図を示す。同図中、ＰＣＩバス線４０には複数のバス接続部４２1 〜４２4 が設けられている。また、ＰＣＩバス線４０はＰＣＩバスブリッジ５０内のバスブリッジ部５２及びバス接続制御部５４に接続されている。バス接続部４２1 〜４２4 それぞれにはＰＣＩスロット４６1 〜４６4 が接続されている。ＰＣＩスロット４６1 〜４６4 それぞれにはアドインカード形式のバスエージェントが挿入接続される。勿論、接続されるバスエージェントの数は可変でき、必要なバスエージェントのみを接続すればよい。バスエージェントはＰＣＩバス線４０を介して情報の入出力を行うもので、例えばハードディスク装置、フレキシブルディスク装置、モデム等である。
【００３７】ＰＣＩバスブリッジ５０はバスエージェントの接続されるＰＣＩバス線４０と、ＣＰＵやＲＡＭ，ＲＯＭ等の接続される上位バス線６０との間を接続する回路であり、バスブリッジ部５２とバス接続制御部５４と二次バスアービタ５６とクロック制御部５８とを有している。バスブリッジ部５２はＰＣＩバス線４０と上位バス線６０との間をブリッジ接続する主要部である。二次バスアービタ５６は制御線６２1 〜６２4 によってＰＣＩスロット４６1 〜４６4 と接続され、また制御線６２5 によってバスブリッジ部５２と接続されており、ＰＣＩスロット４６1 〜４６4 に接続されたバスエージェント及びバスブリッジ部５２からバス使用許可要求信号が供給されると、予め設定されているバスエージェントの優先度に従って調停してバス使用許可を与えるバスエージェント又はバスブリッジ部を指示する信号ＧＮＴ＃を制御線６４を通してバス接続制御部５４に供給する。
【００３８】バス接続制御部５４はＰＣＩバス線４０と接続され、ＰＣＩスロット４６1 〜４６4 から制御線６２1 〜６２4 を通してバス使用許可要求信号が供給されると共に、二次バスアービタ５６から制御線６４1 〜６４5 を通して信号ＧＮＴ＃を供給される。また、バス接続制御部５４は上位バス線６０と接続され、リトライ要求信号を制御線６６を通してバスブリッジ部５２に供給する。このリトライ要求信号は切断しているバスエージェントに対して上位バス線６０からアクセスがきた場合にバスブリッジ部５２を通して上位バス線６０に返される信号である。
【００３９】バス接続制御部５４は制御線６８1 〜６８4 を通してＰＣＩスロット４６1 〜４６4 それぞれにバス使用許可信号ＧＮＴ＃を供給し、バスエージェント接続／切断信号を制御線７０1 〜７０4 を通してバス接続部４２1 〜４２4 及びクロック制御部５８及び電源電圧制御部４８に供給する。
【００４０】図７はバス接続制御部５４の一実施例のブロック図を示す。同図中、図６と同一部分には同一符号を付す。図７において、リクエストモニタ部８０はＰＣＩスロット４６1 〜４６4 に接続されたバスエージェントから制御線６２1 〜６２4を通して供給されるバス使用許可要求信号（バス使用要求）をモニタして、タイマ８１でＰＣＩスロット（バスエージェント）毎に計時された時間が所定の規定時間を越えてタイムアウトした場合には、接続制御部８２にＰＣＩスロット（バスエージェント）毎に供給するマスタ切断イネーブル信号（バスエージェントの切断指示）を該当するバスエージェントに対してのみアサートする。
　
【００４２】バスモニタ部８４は上位バス線６０及びＰＣＩバス線４０をモニタし、ＰＣＩバスの初期化時にＰＣＩバス線４０に接続されているバスエージェントのアドレス空間をバスエージェント毎に割り当てて、その割り当てたアドレス空間をアドレスレジスタ部８６に格納する。そして、アドレスレジスタ部８６に格納されたアドレス空間と、ＰＣＩバス線４０上に現れるアドレスのモニタ結果を比較し、バスモニタ部８４のタイマ８５でＰＣＩスロット（バスエージェント）毎に計時されたアクセス間隔時間が所定の規定時間を越えてタイムアウトした場合には、接続制御部８２にＰＣＩスロット（バスエージェント）毎に供給するターゲット切断イネーブル信号（バスエージェントの切断指示）を該当するバスエージェントに対してのみアサートする。
【００４３】また、バスモニタ部８４はアドレスレジスタ部８６に格納されたアドレス空間と、上位バス線６０上に現れるアドレスのモニタ結果を比較し、上位バス線６０上に現れるアドレスが切断されているバスエージェントに対するアクセスであることを検出すると、制御線６６を通してバスブリッジ部５２に供給するリトライ要求信号をアサートする。更に、このバスエージェントに対するターゲット切断イネーブル信号をデアサートし、接続制御部８２に再接続を要求する。これは切断されているバスエージェントの接続が行われた後で再度アクセスを行わせるためである。
【００４４】また、バスモニタ部８４はアドレスレジスタ部８６に格納されたアドレス空間と、ＰＣＩバス線４０上に現れるアドレスのモニタ結果を比較し、制御線７０1〜７０4 のバスエージェント接続／切断信号によって切断されているバスエージェントに対するアクセスであることを検出すると、ダミーターゲット部８８に供給するダミーターゲットイネーブル信号をアサートして、アクセスを行ったバスエージェントに対してダミーターゲット部８８からリトライ要求信号を返送させる。更に、このバスエージェントに対するターゲット切断イネーブル信号をデアサートして切断の解除を指示し、接続制御部８２に再接続を要求する。これは切断されているバスエージェントの接続が行われた後で再度アクセスを行わせるためである。
　
　以上の記載により、刊行物２には、次の発明（以下、「刊行物２記載発明」という。）が記載されていると認められる。
　
　ＰＣＩバス線と、
　上位バス線と、
　複数のバスエージェントと、
　前記バスエージェントを前記ＰＣＩバス線に対して接続又は切断する、前記ＰＣＩバス線に設けられた複数のバス接続部と、
　前記ＰＣＩバス線と上位バス線をモニタして、所定の規定時間を越えてアクセスの無いバスエージェントを切断するよう対応する前記バス接続部に供給するターゲット切断イネーブル信号をアサートし、上位バス線及びＰＣＩバス線をモニタし、切断されているバスエージェントに対するアクセスを検出したとき、このバスエージェントの切断を解除するよう、このバスエージェントに対するターゲット切断イネーブル信号をデアサートするバス接続制御部と、
　を備えたバス制御装置のバスエージェントであって、
　所定の規定時間を越えてアクセスの無いときにＰＣＩバスから切断され、アクセスのあるときに切断が解除されるバスエージェント。
　
３．本願発明と刊行物２記載の発明との対比
　本願発明と、刊行物２記載発明とを対比すると、刊行物２記載発明の複数のバスエージェントの「一個のバスエージェント」と「残りのバスエージェント」が、それぞれ、本願発明の「半導体装置」と「他デバイス」に相当する。
　
　刊行物２記載発明の「ＰＣＩバス線」、「バス接続部」は、それぞれ、本願発明の「入力信号の供給経路」、「信号遮断手段」に相当する。
　また、刊行物２記載発明の「バスエージェント」は、入力信号の供給経路を他デバイスと共有しているから、本願発明の「入力信号の供給経路を他デバイスと共有している半導体装置」といえる。
　
　したがって、両者の発明の一致点、相違点は、以下のとおりである。
　
［一致点］
　「入力信号の供給経路を他デバイスと共有している半導体装置。」である点。
　
［相違点］
・相違点１
　本願発明では、半導体装置は、「前記他デバイスに対する入力信号が自身の内部論理回路へ伝播することを抑制するための信号遮断手段を有して成る」のに対して、刊行物２記載発明では、バス制御装置が信号遮断手段を有するものの、半導体装置がそのような信号遮断手段を有さない点。
　
・相違点２
　本願発明では、信号遮断手段は、「所定の起動信号によって信号遮断を開始する一方、前記半導体装置の動作に必要な入力信号によって信号遮断を解除する」のに対して、刊行物２記載発明では、信号遮断手段は、ターゲット切断イネーブル信号がアサートされると切断をする一方、デアサートされると切断を解除するものの、そのような信号により信号遮断を開始し、解除するのか明らかではない点。
　
４．判断
（１）相違点１について
　本願発明のように半導体装置が信号遮断手段を有するものと、刊行物２記載発明のように半導体装置が信号遮断手段を有さずにバス制御装置が信号遮断手段を有するものとの間において格別技術的意義は認められないから、刊行物２記載発明において、半導体装置は「前記他デバイスに対する入力信号が自身の内部論理回路へ伝播することを抑制するための信号遮断手段を有して成る」ようにすることは、単なる設計事項である。
　
　刊行物２記載発明において、信号遮断手段は、バスエージェントがＰＣＩバスから切り離されることによりＰＣＩバス上の他デバイスに対する入力信号が、当該バスエージェントに伝播しないことは当業者に明らかであるから、「前記他デバイスに対する入力信号が自身の内部論理回路へ伝播することを抑制する」ようにすることは、当業者が適宜行うことである。
　
（２）相違点２について
　刊行物２記載発明の「ターゲット切断イネーブル信号」は、アサートされると信号遮断手段（バス接続部）に半導体装置を入力信号の供給経路に対して切断させる点で、本願発明の「所定の起動信号」と共通する。
　
　刊行物２記載発明の「ターゲット切断イネーブル信号」は、バスエージェントに対するアクセスがバスエージェントへの入力信号といえ、上位バス線及びＰＣＩバス線でバスエージェントへの入力信号が検出されるとデアサートされるから、本願発明の「前記半導体装置の動作に必要な入力信号」ということができる。
　
　特開平７−３２５６５０号公報（【００３３】の「前記スイッチ２０に与えられるバス制御信号Ｓ１ａがオフとされ、表示制御回路３および表示手段１１がアドレスおよびデータバス配線１９から切離される。」、【００５９】の「ＦＦ回路６７は、ＣＫ４端子、Ｓ４端子、Ｒ４端子およびＱ４端子を備える。Ｓ４端子に「Ｈ」レベルの信号が与えられ、Ｒ４端子に「Ｌ」レベルの信号が与えられたときには、・・・Ｑ４端子からの出力が「Ｈ」レベルとなる。一方、Ｓ４端子に「Ｌ」レベルの信号が与えられ、Ｒ４端子に「Ｈ」レベルの信号が与えられたときには、・・・Ｑ４端子からの出力が「Ｌ」レベルとなる。」、【００６２】の「ＦＦ回路６７のＱ４端子からの出力信号Ｅ２は、バス制御信号Ｓ１ａとして前記スイッチ２０に与えられる。」並びに図１及び図５）などに記載されているように、信号によって信号遮断を開始する一方、他の信号によって信号遮断を解除する信号遮断手段は、本願出願時、周知技術である。
　
　そうすると、刊行物２記載発明の信号遮断手段に上記周知技術を適用して、信号遮断手段を「所定の起動信号によって信号遮断を開始する一方、前記半導体装置の動作に必要な入力信号によって信号遮断を解除する」ようにすることは、当業者が容易に為し得ることである。
　
５．むすび
　以上のとおり、本願発明は、刊行物２記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。