【事件の表示】
　特願２０００−２３０８０３「ホール素子及び半導体装置」拒絶査定不服審判事件〔平成１４年　２月　８日出願公開、特開２００２−　４３６５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年７月３１日の出願であって、平成１６年１２月２２日付けで拒絶査定がなされ、これに対して平成１７年１月２７日に拒絶査定に対する審判請求がなされるとともに、同年２月２５日付けで手続補正がなされ、その後当審において、平成１８年３月７日付けで審尋がなされ、同年５月１２日に回答書が提出されたものである。
　　
２．平成１７年２月２５日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１７年２月２５日付けの手続補正を却下する。
　［理由］
（１）本件補正の内容      　
　本件補正は、補正前の請求項１ないし５及び、請求項９ないし１２を削除し、補正前の請求項６ないし８を補正後の請求項１ないし３と補正すると共に、発明の名称、明細書の０００１段落、０００６段落、０００７段落、００１０段落、００１１段落及び００１６段落を補正するものであって、補正後の特許請求の範囲の請求項１ないし３に係る発明は以下のとおりである。
「【請求項１】　絶縁性半導体基板（１１）と、
　前記絶縁性半導体基板（１１）とは異なる格子定数を有する半導体からなり、前記絶縁性半導体基板（１１）の表面上に成長されて前記絶縁性半導体基板（１１）とヘテロ接合を形成する導電層（１２）と、
　前記導電層（１２）のヘテロ接合面の一部が露出するように、このヘテロ接合面に接する前記絶縁性半導体基板（１１）の一部分を取り除いて形成した空孔（１５）と、
を備えた半導体装置であって、
　前記導電層（１２）がＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体からなり、かつ前記導電層（１２）の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であることを特徴とする半導体装置。
【請求項２】　絶縁性半導体基板（１１）と、
　前記絶縁性半導体基板（１１）とは異なる格子定数を有する半導体からなり、前記絶縁性半導体基板（１１）の表面上に成長されて前記絶縁性半導体基板（１１）とヘテロ接合を形成する導電層（１２）と、
　前記導電層（１２）のヘテロ接合面の一部が露出するように、このヘテロ接合面に接する前記絶縁性半導体基板（１１）の一部分を取り除いて形成した空孔（１５）と、
を備えた半導体装置であって、
　前記導電層（１２）がＡｌＮからなり、かつ前記導電層（１２）の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であることを特徴とする半導体装置。
【請求項３】　前記絶縁性半導体基板（１１）がＧａＡｓからなることを特徴とする請求項１または請求項２に記載の半導体装置。」　
　
（２）補正内容の整理
　補正事項１
　補正前の請求項１ないし５及び、請求項９ないし１２を削除すること。
　補正事項２
　補正前の請求項５を引用した補正前の請求項６を、独立請求項とするとともに、項番を１に繰り上げ、補正前の請求項５を引用した補正前の請求項７を、独立請求項とするとともに、項番を２に繰り上げ、補正前の請求項５及び６を択一的に引用した補正前の請求項８を、補正後の請求項１及び２を択一的に引用した請求項とするとともに、項番を３に繰り上げる補正をすること。
　補正事項３
　明細書の０００１段落、０００６段落、０００７段落、００１０段落、００１１段落及び００１６段落を補正すること。
　
（３）本件補正についての検討
（３−１）補正の目的の適否について
　［補正事項１について］
　補正事項１についての補正は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。
　［補正事項２について］
　補正事項２についての補正は、引用請求項を独立請求項に請求項の記載形式を変更するとともに、項番を補正するものであるから、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
 
（３−２）新規事項の有無について　
　［補正事項３について］
（ａ）補正事項３についての補正の内、平成１６年９月１０日付け手続補正により新たに追加された補正前の０００７段落についての補正は、０００７段落を以下のとおり補正するものである。
　「【課題を解決するための手段】
　請求項１の発明は、絶縁性半導体基板と、前記絶縁性半導体基板とは異なる格子定数を有する半導体からなり、前記絶縁性半導体基板の表面上に成長されて前記絶縁性半導体基板とヘテロ接合を形成する導電層と、前記導電層のヘテロ接合面の一部が露出するように、このヘテロ接合面に接する前記絶縁性半導体基板の一部分を取り除いて形成した空孔とを備えた半導体装置であって、前記導電層がＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体からなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であることを特徴とする半導体装置である。
　請求項２の発明は、絶縁性半導体基板と、前記絶縁性半導体基板とは異なる格子定数を有する半導体からなり、前記絶縁性半導体基板の表面上に成長されて前記絶縁性半導体基板とヘテロ接合を形成する導電層と、前記導電層のヘテロ接合面の一部が露出するように、このヘテロ接合面に接する前記絶縁性半導体基板の一部分を取り除いて形成した空孔とを備えた半導体装置であって、前記導電層がＡｌＮからなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であることを特徴とする半導体装置である。
　請求項３の発明は、請求項１または請求項２に記載の半導体装置において、前記絶縁性半導体基板がＧａＡｓからなることを特徴とする。」
　ここで、補正後の０００７段落の記載の「前記導電層がＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体からなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であること」と補正すること（補正事項３−１）と「前記導電層がＡｌＮからなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であること」と補正すること（補正事項３−２）について検討する。
（ｂ）「補正事項３−１」及び「補正事項３−２」の「前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であること」は、「ＧａＡｓを用いた場合」を「ＧａＡｓ」を導電層として「用いた場合」と解すると、「補正事項３−１」についての補正においては、「前記導電層がＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体からな」るものであって、「前記導電層の膜厚が、ＧａＡｓを」導電層として「用いた場合にはキャリアが空乏化する膜厚であること」また、「補正事項３−２」についての補正においては、「前記導電層がＡｌＮからな」るものであって、「前記導電層の膜厚が、ＧａＡｓを」導電層として「用いた場合にはキャリアが空乏化する膜厚であること」に限定したものである。
　一方、本願の願書に最初に添付した明細書（以下、「当初明細書」という。）又は図面の０００７段落及び０００８段落には、「【課題を解決するための手段】本発明においては、上記の課題を、導電層としてＩｎＡｓ、ＩｎＳｂ、あるいはＩｎＳｂとＩｎＡｓの混晶を用い、なおかつヘテロ接合部分の基板側半導体材料を取り除くことにより解決する。すなわち上記のミスフィット転移や格子空孔等の欠陥は異なる材料間のヘテロ接合を形成することが原因で発生するため、基板側半導体材料を取り除けばこのような欠陥は消滅する。これにより導電層の電気伝導度は大きく改善する。」（０００７段落）、「導電層として上記の材料を用いる理由は、以下の通りである。通常、ＧａＡｓなどの最も頻繁に使用されている半導体を導電層として用いた場合、表面におけるフェルミ準位はバンドギャップ中にピン留めされるため、ヘテロ接合部分の基板側半導体材料の除去は大幅なキャリア濃度の低下を引き起こす。これは導電層の電気伝導特性の大幅な劣化を引き起こし、素子の特性を劣化させる。これに比べ、上記の半導体材料を導電層として用いた場合は、フェルミ準位が伝導帯中あるいは伝導体底近傍に拘束されているため、ヘテロ接合部分の基板側半導体材料を除去しても導電層が空乏化せず、良好な電気特性が得られるためである。」（０００８段落）と記載されており、また、「上記の半導体材料」は、０００７段落に記載される「ＩｎＡｓ、ＩｎＳｂ、あるいはＩｎＳｂとＩｎＡｓの混晶」を意味するものと解される。また、００１４段落には、「本実施例においては、導電層材料としてＩｎＡｓを用いたが、ＩｎＳｂ、あるいはＩｎＳｂとＩｎＡｓの混晶、あるいはＡｌＮ等の、空乏化が起こりにくい材料を用いることも可能である。」と記載されている。
　しかしながら、上記記載においては、「導電層の膜厚」としてどの程度のものが良いかについては記載も示唆もされておらず、ＩｎＡｓ、ＩｎＳｂ及びＡｌＮを用いた導電層においては単に導電層が空乏化するのを防ぐことができ、良好な電気特性を得られることを示しているに過ぎず、ＧａＡｓを導電層に用いた場合に空乏化される膜厚で、ＩｎＡｓ、ＩｎＳｂ及びＡｌＮからなる導電層を形成することが開示されているとは認められず、また、自明な事項であるとも認められない。
（ｃ）また、当初明細書の００１３段落には、「通常このようなカンチレバーはシリコン結晶を導電層、酸化シリコンを絶縁層として用いられて作製されているが、カンチレバーの感度を高めるために導電層を薄膜化すると、空乏化によりキャリア濃度が低下するため素子の特性が劣化するという問題があった。本発明においては、導電層としてＩｎＡｓを用いた場合、下部のＧａＡｓ層を除去することにより電気的特性をむしろ大きく改善させることが可能であり、１０ｎｍ程度のきわめて薄い薄膜においても良好な電気的特性を持つカンチレバーが作製できた。」と記載されているものの、００１３段落においては、導電層がシリコン結晶である場合と比較して、良好な電気特性の得られるＩｎＡｓで形成されている導電層の膜厚の一例として「１０ｎｍ程度のきわめて薄い薄膜」を示しているとも解しえるが、シリコン結晶において導電層とするためには、Ｎ型又はＰ型の不純物をドープする必要があり、不純物濃度の高低がシリコン結晶導電層の電気的特性に大きな影響を与えることは技術常識であることをも考慮すると、単に、「導電層としてＩｎＡｓを用いた場合、・・・１０ｎｍ程度のきわめて薄い薄膜においても良好な電気的特性を持つカンチレバーが作製できた。」（「当初明細書」の００１３段落）との記載を根拠として、当初明細書に、「前記導電層がＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体からなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であること」又は「前記導電層がＡｌＮからなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であること」が記載されていたものとは認められない。
（ｄ）上記（ｂ）及び（ｃ）を参照すると、本願の当初明細書には、「ＧａＡｓ（層）を用いた場合に」「キャリアが空乏化する膜厚」、「前記導電層がＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体からな」る場合で「カンチレバーの感度を高めるため」ことができる「膜厚」及び、「カンチレバーの感度」が十分得られる「ＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体」の厚さと「ＧａＡｓ（層）を用いた場合に」「キャリアが空乏化する膜厚」との関係に関連して、単に、「１０ｎｍ程度のきわめて薄い薄膜においても良好な電気的特性を持つカンチレバーが作製できた」ことが記載されているのみであるから、「前記導電層がＩｎＡｓかＩｎＳｂのいずれか１つを少なくとも含む半導体からなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であること」（補正事項３−１）又は「前記導電層がＡｌＮからなり、かつ前記導電層の膜厚が、ＧａＡｓを用いた場合にはキャリアが空乏化する膜厚であること」（補正事項３−２）が実質的に記載されていたものとは認められない。
（ｅ）また、本件補正後の０００７段落に対応する、補正前の０００７段落は、平成１６年９月１０日付け手続補正により新たに追加されたものであって、同日付で補正された請求項１ないし１２に対応したものであるが、前記拒絶査定において、その参考的記載として、請求項５ないし８に係る発明について以下のとおり指摘している。
「なお、請求項５〜８に係る発明については、さらに下記の理由により特許を受けることができないと認められるから、仮に審判請求される場合は、下記理由も考慮されたい。
【請求項５〜８に係る発明について】
　・・・よって、本願の請求項５〜８に係る発明は、当初明細書に記載されている事項ではないので、平成１６年９月１０日付手続補正書による補正は、新規事項の追加である。
　したがって、本願の請求項５〜８に係る発明は、特許法第１７条の２第３項に規定する要件を満たしていない。」
（ｆ）さらに、前記回答書の「（２）出願人の意見」において、請求人は、「しかしながら、上記前置報告書における審査官殿のご指摘の通り、「ＧａＡｓを導電層に用いた場合に空乏化される膜厚で、ＩｎＡｓ、ＩｎＳｂ及びＡｌＮからなる導電層を形成すること」は、確かに当初明細書には明記されておりません。」と当初明細書には、補正事項３−１及び補正事項３−２が記載されていないことを認めている。
　
　したがって、補正事項３−１及び補正事項３−２についての補正を含む補正事項３についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものではなく、特許法第１７条の２第３項に規定する要件を満たしていない。
　
（４）むすび
　よって、補正事項３についての補正を含む本件補正は、特許法第１７条の２第３項の規定に適合しないものであり、適法でない補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１７年２月２５日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし１２に係る発明は、平成１６年９月１０日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１２に記載された事項により特定されるものであり、その請求項９に係る発明（以下、「本願発明」という。）は、その請求項９に記載されている事項により特定される以下のとおりのものである。　
　
  「【請求項９】　絶縁性半導体基板（１１）と、
　前記絶縁性半導体基板（１１）とは異なる格子定数を有する半導体からなり、前記絶縁性半導体基板（１１）の表面上に成長されて前記絶縁性半導体基板（１１）とヘテロ接合を形成する導電層（１２）と、
　前記導電層（１２）のヘテロ接合面の一部が露出するように、このヘテロ接合面に接する前記絶縁性半導体基板（１１）の一部分を取り除いて形成した空孔（１５）と、
を備えた半導体装置であって、
　前記導電層（１２）のうちの前記ヘテロ接合面が露出した部分をカンチレバーとして用いることを特徴とする半導体装置。」
　
４．刊行物に記載された発明
　刊行物１．特開平５−１７２６７２号公報
　本願の出願日前に日本国内において頒布された特開平５−１７２６７２号公報には、図１とともに以下の事項が記載されている。
「【００１０】
【課題を解決するための手段】そこで本発明者は前記課題を解決すべく鋭意研究した結果、感圧部に化合物半導体のヘテロ接合構造を使用したダイヤフラム方式とすることにより、前記課題を解決されることを見出し、本発明を完成させるに至った。
　本発明では半導体基板上に液相成長法又は気相成長法により化合物半導体のヘテロ接合を形成し、次いで半導体基板をエッチングにより環状に除去し、ヘテロ接合部を残してダイヤフラム構造とし、感圧部には該ヘテロ接合の薄膜を使用するものである。本発明のヘテロ接合は従来のような台座(半導体基板)部と感圧部(ゲージ)との接合部を指すのではなく、感圧部の中に含まれたものを指す。」（００１０段落）
「【００１５】
【作用】本発明において、圧電素子の感圧部分をヤング率、ピエゾ抵抗係数、ポアソン比、禁制帯幅のいづれか、もしくは全ての点で優れた特性を有する化合物半導体をヘテロ接合の少なくとも一つの相に用いることにより、ゲージ率が単元素半導体の値より増大し、高感度化が図れる。又、感圧部分に禁制帯幅の小さな半導体（例えばＩｎＳｂ(Ｅｇ＝０.１７ｅＶ)，ＩｎＡｓ(Ｅｇ＝０.３６ｅＶ)等）を用いれば、低温(−３０℃以下)での使用に有効である。逆に禁制帯幅の大きな化合物半導体(例えばＧａＡｓ(Ｅｇ＝１.４３ｅＶ)，ＡｌＡｓ(Ｅｇ＝２.１５ｅＶ)等)を用いれば熱的安定性の優れた圧電素子となる。又、ｐｎ接合方式を用いる場合、化合物半導体の材料を選択することで禁制帯幅を任意に選べるので所定の特性の圧電素子を形成しやすいことになる。
【００１６】
【実施例】次に実施例をあげて本発明をさらに詳細に説明する。
（実施例１）半絶縁性のアンドープＧａＡｓ基板１の(１００)面上に、通常のスライドボード法による液相エピタキシャル成長法を用いて厚さ１μｍのＺｎドープｐ-型Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層５と、厚さ１５μｍのＺｎドープｐ-型ＧａＡｓエピタキシャル成長層２を形成した（図１（ａ）参照）。次いで、ｐ型ＧａＡｓ層表面に真空蒸着法でＡｕＢｅ合金（Ｂｅ濃度４％）を厚さ約５０００Åに蒸着させた。その後、通常のフォトリソグラフィー法により電極パッド３を形成した。更に４５０℃,１０分間Ｎ２雰囲気下でアロイングを実施し、オーミック電極を形成した。プラズマＣＶＤ法により表面にＳｉＯ２膜を形成した（図１（ｂ）参照）。
【００１７】更にＧａＡｓ基板側にホトレジストを塗り、オーミック電極の中央になるようにマスクパターンを形成した。最後にＮＨ３−Ｈ２Ｏ２ 系エッチング液中に放置することによりＧａＡｓ基板がエッチングされ、ＡｌＧａＡｓ層でエッチングは停止するので、図１（ｃ）のような圧電素子が形成された。
【００１８】本構造ではゲージ率はＧ＝−３８００であり、従来のｐ型Ｓｉに比べ約２０倍以上の感度である。しかも、ストップエッチングが可能なため、各ロット間でバラツキが少なく安定的に圧電素子が得られた。測定領域は０．００５ｋｇ／ｃｍ２〜５００ｋｇ／ｃｍ２であり、使用温度は−５０〜１５０℃で安定的に作動した。」（００１５段落ないし００１８段落）
「【００２４】
【発明の効果】このように感圧部分にヤング率、ピエゾ抵抗係数、禁制帯幅の特性が優れた化合物半導体のヘテロ接合を用いることにより、高感度で作動温度範囲の向上した圧電素子が形成できた。その結果、従来のＳｉやＧｅ半導体に比べ高い信頼性が得られ、温度変化の激しい場所で使用される車のエンジン制御用の圧電素子等に利用できる。
【００２５】又、ヘテロ接合を有しているため、その界面で停止するような選択性エッチング方法が利用でき、均一な厚さのダイヤフラムが再現性良く形成できる。又、カンチレバー方式の加速度センサー、静電リレー、光変調器等への応用も可能である。」（００２４段落及び００２５段落）
　
　ここで、「ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層」が「アンドープＧａＡｓ基板」と異なる組成と格子定数を有する半導体であることは明らかであり、また、図１（ｃ）及び００１７段落の「更にＧａＡｓ基板側にホトレジストを塗り、オーミック電極の中央になるようにマスクパターンを形成した。最後にＮＨ３−Ｈ２Ｏ２ 系エッチング液中に放置することによりＧａＡｓ基板がエッチングされ、ＡｌＧａＡｓ層でエッチングは停止するので、図１（ｃ）のような圧電素子が形成された。」との記載より、半絶縁性のアンドープＧａＡｓ基板とヘテロ接合したｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層の面の一部が露出していることは明らかであり、また、「ＧａＡｓ基板」がエッチングにより除去された部分においてｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層のヘテロ接合した面の一部が露出した部分となっていることも明らかである。
　また、００１０段落の「感圧部には該ヘテロ接合の薄膜を使用するものである。」の「該ヘテロ接合の薄膜」が、００１６段落ないし００１８段落に記載される実施例の「ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層」に相当することは明らかである。
　
　したがって、刊行物１には、以下の発明が記載されている。
　「半絶縁性のアンドープＧａＡｓ基板と、
　前記半絶縁性のアンドープＧａＡｓ基板とは異なる格子定数を有する半導体からなり、前記半絶縁性のアンドープＧａＡｓ基板表面上にエピタキシャル成長されて前記半絶縁性のアンドープＧａＡｓ基板とヘテロ接合を形成するｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層と、
　前記半絶縁性のアンドープＧａＡｓ基板がエッチングにより除去された部分において前記ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層のヘテロ接合した面の一部が露出した部分と、　
　を備えた圧電素子であって、
　ヘテロ接合した前記ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層を感圧部として用いることを特徴とする圧電素子。」　
　
５．対比
　本願発明と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。
（ａ）刊行物発明の「半絶縁性のアンドープＧａＡｓ基板」は、本願発明の「絶縁性半導体基板（１１）」に相当する。
（ｂ）刊行物発明において、「ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層」は、「半絶縁性のアンドープＧａＡｓ基板とは異なる格子定数を有する半導体」であって、「前記半絶縁性のアンドープＧａＡｓ基板とヘテロ接合を形成する」ものであるから、刊行物発明の「ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層」は、本願発明の「導電層（１２）」に相当する。
（ｃ）刊行物１の図１（ｃ）より、刊行物発明の「前記半絶縁性のアンドープＧａＡｓ基板がエッチングにより除去された部分において前記ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層のヘテロ接合した面の一部が露出した部分」が空孔となっていることは明らかであるから、刊行物発明の「前記ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層のヘテロ接合した面の一部が露出した部分」は、本願発明の「このヘテロ接合面に接する前記絶縁性半導体基板（１１）の一部分を取り除いて形成した空孔（１５）」に相当する。
（ｄ）刊行物発明の「圧電素子」が半導体装置であることは明らかであるから、刊行物発明の「圧電素子」は、本願発明の「半導体装置」に相当する。
　
   したがって、本願発明と刊行物発明とは、
　「絶縁性半導体基板（１１）と、
　前記絶縁性半導体基板（１１）とは異なる格子定数を有する半導体からなり、前記絶縁性半導体基板（１１）の表面上に成長されて前記絶縁性半導体基板（１１）とヘテロ接合を形成する導電層（１２）と、
　前記導電層（１２）のヘテロ接合面の一部が露出するように、このヘテロ接合面に接する前記絶縁性半導体基板（１１）の一部分を取り除いて形成した空孔（１５）と、
を備えた半導体装置。」である点で一致し、以下の点で相違する。
　
　相違点１
　本願発明は、「前記導電層（１２）のうちの前記ヘテロ接合面が露出した部分をカンチレバーとして用いる」のに対し、
　刊行物発明は、「ヘテロ接合した前記ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層を感圧部として用いる」点。
   
６．当審の判断　
　相違点１について　
（ａ）刊行物１には、「【課題を解決するための手段】そこで本発明者は前記課題を解決すべく鋭意研究した結果、感圧部に化合物半導体のヘテロ接合構造を使用したダイヤフラム方式とすることにより、前記課題を解決されることを見出し、本発明を完成させるに至った。
　本発明では半導体基板上に液相成長法又は気相成長法により化合物半導体のヘテロ接合を形成し、次いで半導体基板をエッチングにより環状に除去し、ヘテロ接合部を残してダイヤフラム構造とし、感圧部には該ヘテロ接合の薄膜を使用するものである。本発明のヘテロ接合は従来のような台座(半導体基板)部と感圧部(ゲージ)との接合部を指すのではなく、感圧部の中に含まれたものを指す。」（００１０段落）、「【発明の効果】このように感圧部分にヤング率、ピエゾ抵抗係数、禁制帯幅の特性が優れた化合物半導体のヘテロ接合を用いることにより、高感度で作動温度範囲の向上した圧電素子が形成できた。その結果、従来のＳｉやＧｅ半導体に比べ高い信頼性が得られ・・・る。　ヘテロ接合を有しているため、その界面で停止するような選択性エッチング方法が利用でき、均一な厚さのダイヤフラムが再現性良く形成できる。又、カンチレバー方式の加速度センサー、静電リレー、光変調器等への応用も可能である。」（００２４段落及び００２５段落）と記載されている。
（ｂ）圧力センサーにおいて、力を検出するセンサー部を片側で支える片持ち構造（梁構造）としたものが、一般にカンチレバーと呼ばれており、「カンチレバー」を用いたセンサーは、例えば、実開平４−７３０８号公報（第１図「カンチレバー４」及びその説明参照）、特開平６−３０２８３１号公報（図５ないし８の「カンチレバー（梁３０）」及びその説明参照）及び特開平８−１８１３３３号公報（図２（ｄ）の「カンチレバー腕３８」、図８（ｅ）の「カンチレバー電極１２４」及びそれらの説明参照）に記載されているとおり、従来周知である。
（ｃ）したがって、刊行物発明の「ヘテロ接合した前記ｐ−Ｇａ０．７２Ａｌ０．２８Ａｓエピタキシャル成長層を感圧部として用いる」素子の「感圧部」の具体的形状について、刊行物１に記載される如き「ダイヤフラム」に代えて、刊行物１の００２５段落に記載されると共に、上記（ｂ）で検討したように従来周知の「カンチレバー」の形状（構造）とすることは、当業者が何ら困難性なくなし得たものである。
　　
　よって、本願発明は、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、請求項１ないし４及び請求項１０ないし１２について検討するまでもなく、特許法第２９条第２項の規定により拒絶されるべきものである。
　よって、結論のとおり審決する。