【事件の表示】
　平成　９年特許願第１２７５８７号「補正回路」拒絶査定不服審判事件〔平成１０年１２月　４日出願公開、特開平１０−３２２１９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年５月１６日の出願であって、平成１８年４月１２日付けで拒絶査定がなされ、これに対し、同年５月１８日に拒絶査定に対する審判請求がなされるとともに、同年６月１６日付けで手続補正がなされたものである。　
　
２．平成１８年６月１６日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］平成１８年６月１６日付けの手続補正を却下する。
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は以下のとおり補正された。
「第１の発振回路と、
　前記第１の発振回路と同じ製造プロセスによって作られ前記第１の発振回路と同じ回路構成の第２の発振回路と、
　前記第２の発振回路の発振周波数を外部クロックと比較して、前記発振周波数が所定の周波数と一致するまで所定の制御信号を生成する論理回路とを有し、
　前記制御信号によって、前記第１の発振回路及び前記第２の発振回路それぞれの複数の抵抗素子を選択し抵抗値を切り換えることで前記第１の発振回路及び前記第２の発振回路の発振周波数を所定の周波数にすることを特徴とする補正回路。」
　
　上記補正は、請求項１に記載された発明を特定するために必要な事項である「第２の発振回路」を「前記第１の発振回路と同じ製造プロセスによって作られ前記第１の発振回路と同じ回路構成の第２の発振回路」と限定し、「第１の発振回路の発振周波数を計数して発振周波数を一定とするための所定の制御信号を生成する論理回路」とあるのを「第２の発振回路の発振周波数を外部クロックと比較して、前記発振周波数が所定の周波数と一致するまで所定の制御信号を生成する論理回路」と限定し（なお、「第１の発振回路」とあったものが「第２の発振回路」とされているが、発振回路の呼び名「第１」と「第２」が入れ替えられたものである。）、「発振周波数を制御する」とあるのを「発振周波数を所定の周波数にする」と限定するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
（２）引用例
　原査定の拒絶の理由に引用された特開昭６１−２１４６１５号公報（以下、「引用例１」という。）には、図面とともに以下の記載がある。
「〔発明の利用分野〕
　本発明は、同一チップ内に抵抗の抵抗値とコンデンサの静電容量との積で特性が決まる１ないし複数の電子回路が集積化されてなる集積回路に関する。」（第１頁右下欄第８行〜第１２行）
　
「〔発明の実施例〕
　以下、本発明の実施例を図面によって説明する。
　第１図は本発明による集積回路の一実施例を示すブロック図であって、１６は基準発振器、１７は位相ロックループ回路、１８は電圧制御発振器、１９は位相検波器、２０は低域フィルタ、２１は発振器、２２は低域フィルタ、２３は高域フィルタである。
　この実施例は、同一ＩＣチップ内に複数の電子回路がＩＣ化されるものとし、そのうちで抵抗の抵抗値とコンデンサの静電容量との積によって特性が決まる電子回路が対象となる。第１図においては、この対象となる電子回路として、発振器２１、低域フィルタ２２、高域フィルタ２３を示している。
　これら電子回路がＩＣ化されているＩＣチップ（特に、図面上では表示していない）内に、さらに、位相ロックループ回路１７をＩＣ化している。この位相ロックループ回路１７は、電圧制御発振器１８と位相検波器１９と低域フィルタ２０とからなる。
　ここで、電圧制御発振器１８および発振器２１の発振周波数、低域フィルタ２２および高域フィルタ２３のカットオフ周波数が夫々抵抗の抵抗値とコンデンサの静電容量との積の関数で決まるように、これら電圧制御発振器１８、発振器２１、低域フィルタ２２および高域フィルタ２３が構成されている。すなわち、
　電圧制御発振器１８の発振周波数をｆ
　発振器２１の発振周波数をＦ
　低域フィルタ２２のカットオフ周波数をｆＬ　　　
　高域フィルタ２３のカットオフ周波数をｆＨ　　　    　
とすると、ある基準の抵抗、コンデンサを規定して抵抗値をＲ、静電容量をＣとしたとき、
　ｆ　＝Ｋ１／ＣＲ　　　　　　　　　｜
　Ｆ　＝Ｋ２／ＣＲ　　　　　　　　　｜　... ... ...  （５）
　ｆＬ＝Ｋ３／ＣＲ　　　　　　　　　｜
　ｆＨ＝Ｋ４／ＣＲ　　　　　　　　　｜
と表すことができ、Ｋ１〜Ｋ４が定数となるようにするのである。
　さらに、電圧制御発振器１８、発振器２１、低域フィルタ２２および高域フィルタ２３の夫々に対する先のコンデンサとして、電圧で静電容量が変化する可変容量コンデンサを用いる。」（第４頁右上欄第４行〜右下欄第１１行）
　
「次に、この実施例の動作について説明する。
　基準発振器１６が出力する一定周波数ｆ０の基準信号と電圧制御発振器１８が出力する周波数ｆの信号とは位相検波器１９に供給されて位相検波され、両者の位相差を表す検波出力電圧は、低域フィルタ２２で平滑されて不要成分が除かれ、制御電圧として電圧制御発振器１８に供給される。電圧制御発振器１８では、この制御電圧によって、可変容量コンデンサが制御され、その発振周波数ｆが基準信号の周波数ｆ０に等しくなるように、その可変容量コンデンサの静電容量が設定される。すなわち、発振周波数fを決定する抵抗の抵抗値および可変容量コンデンサの静電容量にバラツキがあり、これらのバラツキによって発振周波数fが基準信号の周波数ｆ０に一致しないようになっていたとしても、制御電圧で可変容量コンデンサの静電容量を変化させることにより、これらの周波数ｆとｆ０とを互いに一致させることができ、これによって上記抵抗値や静電容量のバラツキを可変容量コンデンサで吸収することができる。
　低域フィルタ２０が出力する制御電圧は、また、発振器２１、低域フィルタ２２および高域フィルタ２３に供給され、これらの発振周波数Ｆやカットオフ周波数ｆＬ、ｆＨを決める上記可変容量コンデンサを制御する。
　一方、同一ＩＣチップ内でＩＣ化された素子は比精度よく構成でき、それらのバラツキは同じ程度である。このことから、電圧制御発振器１８、発振器２１、低域フィルタ２２および高域フィルタ２３の上記夫々の特性を決める抵抗の抵抗値と可変容量コンデンサの静電容量との積のバラツキも同程度である。先に説明したように、低域フィルタ２０が出力する制御電圧は、電圧制御発振器１８における上記抵抗値と静電容量との積のバラツキを可変容量コンデンサで吸収させるものであるから、この制御電圧でもって発振器２１、低域フィルタ２２および高域フィルタ２３の可変容量コンデンサを制御することにより、夫々の電子回路について、発振周波数Ｆやカットオフ周波数ｆＬ、ｆＨを決定する抵抗の抵抗値と可変容量コンデンサの静電容量との積のバラツキを可変容量コンデンサで吸収できる。
　第３図は第１図の電圧制御発振器１８、発振器２１の一具体例を示す回路図であって、２４は入力端子、２５は出力端子、２６〜３４は抵抗、３５〜４４はトランジスタ、４５はダイオード、４６、４７は可変容量コンデンサ、４８、４９は定電圧源、５０は電源端子である。
　この具体例は、非安定マルチバイブレータからなるものであって、入力端子２４には低域フィルタ２０（第１図）から制御電圧が供給され、これによって発振周波数が変えられるものである。」（第５頁左上欄第１７行〜右下欄第９行）
　
「第７図は第３図に示した発振器と第５図に示した低域フィルタを第１図の実施例に用いた具体的な回路図であって、６９〜７３はＩＣピン、７４は外付けコンデンサ、７５は抵抗、ｅ１〜ｅ７は定電圧源であり、第１図に対応する部分には同一符号をつけている。
　第７図において、電圧制御発振器１８と発振器２１とは第３図に示した構成の発振器を用い、低域フィルタ２２は第５図に示した構成の１次の低域フィルタを用いている。基準発振器１６（第１図）の基準信号はＩＣピン６９から位相検波器１９に供給される。位相検波器１９はよく知られた乗算器形の検波器である。低域フィルタ２０はＩＣピン７０に外付けされた外付けコンデンサ７４とＩＣ化された抵抗７５とからなる。発振器２１の発振周波数は電圧制御発振器１８の発振周波数と異なり、この発振器２１の出力信号はＩＣピン７３に得られる。低域フィルタ２２の入力信号はＩＣピン７１から供給され、その出力信号はＩＣピン７２に得られる。低域フィルタ２０に得られる制御電圧は電圧制御発振器１８、発振器２１および低域フィルタ２２夫々の可変容量コンデンサに供給され、先に説明したように、その静電容量が変化されて特性のバラツキが吸収される。」（第８頁左上欄第１６行〜右上欄第２０行）
　
　これら引用例１の記載から、引用例１には以下の発明（以下、「引用発明」という。）が記載されているものと認められる。
「同一ＩＣチップ内にＩＣ化された、電圧制御発振器１８と、電圧制御発振器１８と同じ回路構成の発振器２１と、位相検波器１９と低域フィルタ２０とを有し、
　前記電圧制御発振器１８と位相検波器１９と低域フィルタ２０とを順次ループ状に接続して位相ロックループ回路１７を構成し、
　前記電圧制御発振器１８の発振周波数ｆを外部の基準発振器１６の出力信号（周波数ｆ０）とを位相検波器１９により比較して低域フィルタ２０を介して、前記発振周波数ｆが前記周波数ｆ０と一致するように所定の制御電圧を生成し、
　前記電圧制御発振器１８と発振器２１は、それぞれの発振器に含まれる抵抗の抵抗値と可変容量コンデンサの静電容量値の積により発振周波数が定まり、
　前記制御電圧によって、前記電圧制御発振器１８及び前記発振器２１それぞれの可変容量コンデンサの静電容量を変化させることで前記電圧制御発振器１８及び前記発振器２１の発振周波数ｆ及びＦを前記基準発振器１６の周波数ｆ０に一致させるようにした集積回路。」　
　
　同じく、原査定の拒絶の理由に引用された特開平８−１３９５９３号公報公報（以下、「引用例２」という。）には、図面とともに以下の記載がある。
「【０００２】
【従来の技術】従来の周波数調整可能な発振器としては、制御回路を介して、容量値を切り換えるＣＲ発振器（特開昭６３−１１６５０５，特開昭６１−１１３３０３）や、制御回路を介して、抵抗値を切り換えるＣＲ発振器（特開平２−２７０４１７，実開平１−７０４１０，特開昭２−２５８５１３，特開昭５６−４６３０５）がある。代表として、特開昭３−１１６５０５，特開昭６１−１１３３０３の２つを従来図とする。
【０００３】図４は、特開昭６３−１１６５０５における、発振回路である。図中、１は発振制御用端子、２はゲート端子、３はドレイン端子、４はＮＡＮＤ回路、５と６はインバータ、７はバッファ、８は出力端子、９は基準とする内蔵容量３１０は内蔵抵抗、１１〜１４はＭＯＳスイッチ、１５〜１８は位相変換用インバータ、１９〜２２はＭＯＳスイッチにより切り換える内蔵容量、２３，２４は選択端子、２５はデコーダ回路である。２３と２４の選択端子のバイナリーコードによって、４つの状態が選択でき、それにより、１１〜１４のＭＯＳスイッチを順に１つずつＯＮさせると、１９〜２２のＭＯＳ容量が選択できる。１９〜２２の容量値を、ある一定値の間隔で大きくなるように設定しておけば、全体の容量は段階的に変化し、それにより、発振周波数（ｆｏｓｃ）は、ｆｏｓｃα１／（ＣＲ）から、発振周波数も段階的に変化し、周波数調整が可能となる。
【０００４】図５は、特開昭６１−１１３３０３における発振回路である。図中、１，２はインバータ、３〜Ｎはトランスファゲート、Ｃ３〜ＣＮは容量、６は制御回路、Ｒは抵抗である。この回路では、外部から信号６ａが制御回路６に入力され、適宜容量Ｃ３〜ＣＮの接続が決まり、発振周波数が調整される。」（第２頁左欄）
　
「【０００５】
【発明が解決しようとする課題】前述の従来技術では、図示しなかったその他の公知例も含め、容量や抵抗などの素子のばらつきによる、発振周波数のばらつきを抑える為には、外部端子から制御信号を得てその発振周波数を調整するため個々のＣＲ発振器の調整に工数を必要とした。もし従来技術における容量や抵抗の切り換えを自動的に行う事ができれば、工程数の大幅な短縮につながる。」（第２頁左欄〜右欄）
　
「【０００７】
【実施例】図１は本発明の第１の実施例における、ＣＲ発振器の回路図である。図中１〜６はスイッチトランジスタ、Ｃ１〜Ｃ６は容量である。動作説明を図１，３を使って行う。まず、ＣＲ発振器５０の出力を基準発振器５１の出力がカンウンタ５２に入力される。この時、カウンタ５２は、基準発振器５１の出力が‘１’のとき（図３において、ｔ１，ｔ２の間）、ＣＲ発振器５０の出力が‘１’になる回数をカウントし、基準発振器５１の出力が‘０’の間、そのカウント数が出力されるものとする。
【０００８】出力されたカウント数は判定回路５３に入力され、カウント数がある一定値以上であれば、‘１’の信号が出力され、ある一定値未満であれば、‘０’の信号が出力される。そして、この出力信号は、アップダウンカウンタ５４に入力され、信号が‘１’であれば、それまでにアップダンウンカウンタ５４から出力されていたカウント数をアップし逆に信号が‘０’であれば、カウント数をダウンして出力される。さらにアップダウンカウンタ５４からの出力信号は、デコーダ５５に入力され、アップダウンカウンタ５４より出力されたカウント数がアップすれば、オンするスイッチトランジスタ１〜６の数が１個ふえ、ＣＲ発振器５０において全容量値がふえるので必然的に出力される発信周波数は小さくなる。逆にカウント数がダウンすれば、オンするスイッチトランジスタの数が１個ダウンされ、同様の手順を経て、出力される発振周波数は大きくなる。
【０００９】以上の手順を繰り返す事により、発振周波数は、内部の別の基準発振器により自動的に目的の値に安定する。」（第２頁右欄）
　
（３）対比
　本願補正発明と引用発明とを対比すると、
　引用発明の「発振器２１」、「電圧制御発振器１８」、「制御電圧」、「制御回路」のそれぞれは、本願補正発明の「第１の発振回路」、「第２の発振回路」、「制御信号」、「補正回路」のそれぞれに相当する。
　また、引用発明の第１の発振回路（発振器２１）と第２の発振回路（電圧制御発振器１８）は同じ回路構成を有し、同一ＩＣチップ内にＩＣ化されているから、第１の発振回路と第２の発振回路は同じ製造プロセスによって作られたものであるということができる。
　また、引用発明の「位相検波器１９」および「低域フィルタ２０」からなる回路は、第２の発振回路（電圧制御発振器１８）の発振周波数ｆが外部信号（外部の基準発振器１６の出力信号）の周波数ｆ０と一致するように所定の制御電圧を生成しているから、本願補正発明の、前記発振周波数が所定の周波数と一致するまで所定の制御信号を生成する「論理回路」と対応する「回路」ということができる。そして、引用発明の「周波数ｆ０ 」は、本願補正発明の「所定の周波数」とは、「ある周波数」という点で対応している。
　
　したがって、両者は、
「第１の発振回路と、
　前記第１の発振回路と同じ製造プロセスによって作られ前記第１の発振回路と同じ回路構成の第２の発振回路と、
　前記第２の発振回路の発振周波数がある周波数と一致するように所定の制御信号を生成する回路とを有し、
　前記制御信号によって、前記第１の発振回路及び前記第２の発振回路の発振周波数をある周波数にすることを特徴とする補正回路。」の点で一致し、以下の点で相違している。
　
相違点１
　本願補正発明では、制御信号を生成する回路は論理回路であって、該論理回路は、第２の発振回路の発振周波数を外部クロックと比較して前記発振周波数が所定の周波数と一致するまで所定の制御信号を生成し、第１の発振回路及び第２の発振回路の発振周波数を所定の周波数にしているのに対し、引用発明では制御信号を生成する回路は論理回路ではなく、該回路は第２の発振回路の発振周波数と外部の基準発振器１６の出力信号（周波数ｆ０）とを比較して、前記発振周波数がある周波数（周波数ｆ０）と一致するように所定の制御信号を生成し、第１の発振回路及び第２の発振回路の発振周波数をある周波数（周波数ｆ０）にしている点。
　
相違点２
　本願補正発明では、制御信号によって第１の発振回路及び第２の発振回路それぞれの複数の抵抗素子を選択し抵抗値を切り換えることで、それぞれの発振回路の発振周波数を変化させているのに対し、引用発明では、制御信号によって前記第１の発振回路及び前記第２の発振回路それぞれの可変容量コンデンサの静電容量を変化させてそれぞれの発振回路の発振周波数を変化させている点。
　
（４）当審の判断
相違点１について、
　引用例２（段落【０００７】〜【０００９】）には、ＣＲ発振器の周波数を基準発振器の半周期の間、ある一定値までカウントしてＣＲ発振器の容量値を制御してＣＲ発振器の発振周波数を目的の値とすることが記載されており、引用例２には本願補正発明と同様に、発振回路の発振周波数を所定の周波数とするために、論理回路により発振回路の発振周波数を外部クロックにより計数して比較し、発振周波数が所定の周波数と一致するまで所定の制御信号を生成することが記載されているということができる。また、このことは更に特開平７−１５２３７号公報（以下、「周知例１」という。第２頁、【特許請求の範囲】）にも記載されているように周知技術である。
　そうする、引用例１において、第２の発振回路の発振周波数を所定の周波数とするために引用例２に記載された技術（周知技術）を適用して、引用例１の回路を論理回路とし、第２の発振回路の発振周波数を外部クロックにより（計数して）比較し、前記発振周波数が所定の周波数と一致するまで所定の制御信号を生成し、第１の発振回路及び第２の発振回路の発振周波数を所定の周波数として本願補正発明のように構成することは当業者が容易に想到し得ることである。
　
相違点２について
　引用発明の第１の発振回路及び第２の発振回路の発振周波数はそれぞれ発振回路の抵抗値及び容量値により定まるものであるから、発振回路の発振周波数を変化させる場合には抵抗値あるいは容量値の何れかを変化させればよいことは明らかである。
　また、一般に抵抗素子あるいは容量素子の値を変化させる場合に素子を選択して抵抗値、あるいは容量値を切り替えることは引用例２（従来の技術を記載した、段落【０００２】〜【０００４】）、上記周知例１（【請求項２】、【請求項２】、段落【００１７】〜【００２１】）、実願昭６２−１６４４５５号（実開平１−７０４１０号）のマイクロフィルム（第４頁＜作用＞の項、第１図）に記載されているように周知である。
　そうすると、引用発明において第１の発振回路及び第２の発振回路の発振周波数を変化させるために、それぞれの可変容量コンデンサの静電容量を変化させることに代えて、それぞれの複数の抵抗素子を選択し抵抗値を切り換えてそれぞれの発振回路の発振周波数を変化させるようにして、本願補正発明のように構成することは当業者が適宜になし得ることである。
　
　したがって、本願補正発明は、引用発明、引用例２、及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法１２６条第５項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。　
　
３．本願発明について
　平成１８年６月１６日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１８年３月３０日付け手続補正書によって補正された明細書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「第１の発振回路と、前記第１の発振回路の発振周波数を計数して発振周波数を一定とするための所定の制御信号を生成する論理回路とを有し、前記制御信号によって、前記第１の発振回路及び第２の発振回路それぞれの複数の抵抗素子を選択し抵抗値を切り換えることで前記第１の発振回路及び前記第２の発振回路の発振周波数を制御することを特徴とする補正回路。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例、および、その記載事項は、前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明における「第２の発振回路」を「前記第１の発振回路と同じ製造プロセスによって作られ前記第１の発振回路と同じ回路構成の第２の発振回路」と限定し、「第１の発振回路の発振周波数を計数して発振周波数を一定とするための所定の制御信号を生成する論理回路」とあるのを「第２の発振回路の発振周波数を外部クロックと比較して、前記発振周波数が所定の周波数と一致するまで所定の制御信号を生成する論理回路」と限定し、「発振周波数を制御する」とあるのを「発振周波数を所定の周波数にする」と限定する補正を削除するものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（４）」に記載したとおり、引用発明、引用例２、及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明、引用例２、及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用発明、引用例２、及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。