【事件の表示】
　特願２００３−１１６３６７号「電子素子の制御回路、電子回路、電気光学装置、及び電子機器、並びに電子素子の制御方法」拒絶査定不服審判事件〔平成１６年１月８日出願公開、特開２００４−４７８８号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　　　本件は、平成１４年４月２４日にされた出願（特願２００２−１２２８１１号）に基づく優先権を主張して平成１５年４月２１日にされた特許出願（特願２００３−１１６３６７号。以下「本件出願」という。）につき、拒絶をすべき旨の査定が平成１６年１１月３０日付けでされたところ、請求人が「原査定を取り消す、本願は特許をすべきものである」との審決を求めて拒絶査定不服審判を平成１７年１月６日に請求するとともに同年２月７日付けで明細書を補正対象とする手続補正書（以下、この手続補正書による補正を「平成１７年２月７日付け補正」といい、また「本件補正」ともいう。）を提出したものである。
　
第２　補正の却下の決定
　１　補正の却下の決定の結論
　　　平成１７年２月７日付け補正を却下する。
　２　補正の却下の決定の理由
　（１）補正の内容
　　　　本件補正は、特許請求の範囲について以下のように補正をするものである。
　　　ア　本件補正前の特許請求の範囲
「【請求項１】　ディジタル信号に基づいて制御信号を生成し、生成した制御信号により所定期間電子素子を制御する電子素子の制御回路であって、
　前記所定期間内に複数設けられる第１期間ごとに前記制御信号の電流値を設定する第１電流値設定手段と、
　前記所定期間内に複数設けられ、前記第１期間とは異なる第２期間ごとに前記制御信号の電流値を設定する第２電流値設定手段と、
　を備えることを特徴とする電子素子の制御回路。
　【請求項２】　請求項１に記載の電子素子の制御回路において、
　前記第２期間は、前記第１期間よりも短い期間であり、
　前記第１電流値設定手段は、前記第１期間ごとに、前記ディジタル信号を構成するディジタルデータのうち一部のデータに基づいて前記制御信号の電流値を設定し、
　前記第２電流値設定手段は、前記ディジタルデータのうち前記一部のデータ以外の残部のデータに基づいて、前記制御信号のうち同一の前記ディジタルデータに基づき前記第１電流値設定手段が設定する部分について、前記第２期間ごとに前記制御信号の電流値を制御することを特徴とする電子素子の制御回路。
　【請求項３】　請求項２に記載の電子素子の制御回路において、
　前記一部のデータには、前記ディジタルデータのうち上位ビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ビットのデータを割り当てたことを特徴とする電子素子の制御回路。
　【請求項４】　ｎ個（ｎは２以上の整数）のディジタルデータを、所定期間内に電子素子に供給される制御用電気信号に変換し、出力する電子回路であって、
　前記ｎ個のディジタルデータのうちｍ個（ｍは１以上の整数）のディジタルデータに基づいて、前記所定期間内に設けられる、副電気信号を出力する副期間の長さを設定する信号を生成する副期間設定手段を備え、
　前記副期間内では、前記制御用電気信号として前記副電気信号を出力することを特徴とする電子回路。
　【請求項５】　請求項４に記載の電子回路において、
　前記副電気信号は、前記副期間において、基準電気信号に付加電気信号が加算された電気信号又は当該電気信号を加工した加工電気信号と等価であり、
　前記基準電気信号は、前記副期間の長さの設定の際に用いられた前記ｎ個のディジタルデータのうち前記ｍ個のディジタルデータを控除した残りのディジタルデータのうち、ｐ個（ｐは１以上の整数）のディジタルデータに基づいた電気信号であって、少なくとも前記副期間において、前記ｍ個のディジタルデータに依存しない電気信号であることを特徴とする電子回路。
　【請求項６】　請求項５に記載の電子回路において、
　前記付加電気信号は、前記所定期間内において第１の所定値となるように設定された電流又は電圧を有する信号であることを特徴とする電子回路。
　【請求項７】　請求項６に記載の電子回路において、
　前記基準電気信号は、前記所定期間内において第２の所定値となるように設定された電流又は電圧を有する信号であることを特徴とする電子回路。
　【請求項８】　請求項７に記載の電子回路において、
　前記第１の所定値は、前記第２の所定値よりも小であることを特徴とする電子回路。
　【請求項９】　請求項８に記載の電子回路において、
　前記第２の所定値は、前記第２の所定値のとり得る最小値と最大値との差を２ｐ−１で割った値と等価となるように設定されていることを特徴とする電子回路。
　【請求項１０】　発光素子を含む画素がマトリクス状に配列された画素マトリクスと、
　前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
　前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
　前記複数の走査線に接続し且つ前記画素マトリクスの１つの行及び列のいずれ
かを選択する走査線駆動回路と、
　ディジタル信号に基づいて、前記発光素子の発光階調に応じた電流値を有する制御信号を生成し、生成した制御信号を所定期間内に前記複数のデータ線に出力するデータ線駆動回路とを備える電気光学装置であって、
　前記データ線駆動回路は、前記所定期間内に複数設けられる第１期間ごとに前記制御信号の電流値を設定する第１電流値設定手段と、
　前記所定期間内に複数設けられ、前記第１期間とは異なる第２期間ごとに前記制御信号の電流値を設定する第２電流値設定手段と、
　を備えることを特徴とする電気光学装置。
　【請求項１１】　請求項１０に記載の電気光学装置において、
　前記第２期間は、前記第１期間よりも短い期間であり、
　前記第１電流値設定手段は、前記第１期間ごとに、前記ディジタル信号を構成するディジタルデータのうち一部のデータに基づいて前記制御信号の電流値を設定し、
　前記第２電流値設定手段は、前記ディジタルデータのうち前記一部のデータ以外の残部のデータに基づいて、前記制御信号のうち同一の前記ディジタルデータに基づき前記第１電流値設定手段が設定する部分について、前記第２期間ごとに前記制御信号の電流値を制御することを特徴とする電気光学装置。
　【請求項１２】　請求項１１に記載の電気光学装置において、
　前記ディジタルデータは、上位ビットほど前記発光素子の高い発光階調を表すデータとして構成されており、
　前記一部のデータには、前記ディジタルデータのうち上位ビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ビットのデータを割り当てた
ことを特徴とする電気光学装置。
　【請求項１３】　請求項１２に記載の電気光学装置において、
　前記第２期間は、前記残部のデータを構成するビット数で前記第１期間を等区分したときの各区分期間と同一の期間を有することを特徴とする電気光学装置。
　【請求項１４】　請求項１２または１３に記載の電気光学装置において、
　前記ディジタルデータは、４ｎ（ｎ≧１）ビットのデータとして構成されており、
　前記一部のデータには、前記ディジタルデータのうち上位３ｎビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ｎビットのデータを割り当てたことを特徴とする電気光学装置。
　【請求項１５】　請求項１０乃至１４のいずれかに記載の電気光学装置において、
　前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする電気光学装置。
　【請求項１６】　複数の走査線と複数のデータ線との交差部に対応して設けられた複数の画素回路を備えた電気光学装置であって、
　１組のディジタルデータのうち第１のディジタルデータに基づいて前記複数のデータ線を介して前記複数の画素回路に供給されるデータ信号を生成し、
　前記データ信号に応じて前記複数の画素回路の各々に含まれる電気光学素子に供給される信号レベルが決定され、
　前記ディジタルデータのうち第２のディジタルデータに基づいて、当該電気光学素子に当該信号レベルが供給される、主期間に少なくとも１つの副期間を設定するための期間制御信号を生成すること、
　を特徴とする電気光学装置。
　【請求項１７】　請求項１０乃至１６のいずれかに記載の電気光学装置を実装してなることを特徴とする電子機器。
　【請求項１８】　ディジタル信号に基づいて制御信号を生成し、生成した制御信号により所定期間電子素子を制御する電子素子の制御方法であって、
　前記所定期間内に複数設けられる第１期間ごとに前記制御信号の電流値を設定する第１電流値設定ステップと、
　前記所定期間内に複数設けられ、前記第１期間とは異なる第２期間ごとに前記制御信号の電流値を設定する第２電流値設定ステップと、
　を含むことを特徴とする電子素子の制御方法。
　【請求項１９】　請求項１８に記載の電子素子の制御方法において、
　前記第２期間は、前記第１期間よりも短い期間であり、
　前記第１電流値設定ステップは、前記第１期間ごとに、前記ディジタル信号を構成するディジタルデータのうち一部のデータに基づいて前記制御信号の電流値を設定し、
　前記第２電流値設定ステップは、前記ディジタルデータのうち前記一部のデータ以外の残部のデータに基づいて、前記制御信号のうち同一の前記ディジタルデータに基づき前記第１電流値設定ステップで設定する部分について、前記第２期間ごとに前記制御信号の電流値を制御することを特徴とする電子素子の制御方法。
　【請求項２０】　請求項１９に記載の電子素子の制御方法において、
　前記一部のデータには、前記ディジタルデータのうち上位ビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ビットのデータを割り当てたことを特徴とする電子素子の制御方法。
　【請求項２１】　ｎ個（ｎは２以上の整数）のディジタルデータを、所定期間内に電子素子に供給される制御用電気信号に変換し、出力する電子素子の制御方法であって、
　前記ｎ個のディジタルデータのうちｍ個（ｍは１以上の整数）のディジタルデータに基づいて、前記所定期間内に設けられる、副電気信号を出力する副期間の長さを設定する信号を生成する副期間設定ステップを含み、
　前記副期間内では、前記制御用電気信号として前記副電気信号を出力することを特徴とする電子素子の制御方法。
　【請求項２２】　請求項２１に記載の電子素子の制御方法において、
　前記副電気信号は、前記副期間において、基準電気信号に付加電気信号が加算された電気信号又は当該電気信号を加工した加工電気信号と等価であり、
　前記基準電気信号は、前記副期間の長さの設定の際に用いられた前記ｎ個のディジタルデータのうち前記ｍ個のディジタルデータを控除した残りのディジタルデータのうち、ｐ個（ｐは１以上の整数）のディジタルデータに基づいた電気信号であって、少なくとも前記副期間において、前記ｍ個のディジタルデータに依存しない電気信号であることを特徴とする電子素子の制御方法。」
　　　イ　本件補正後の特許請求の範囲
「【請求項１】　ディジタル信号に基づいて制御信号を生成し、生成した制御信号により所定期間電子素子を制御する電子素子の制御回路であって、
　前記所定期間内に設けられる第１期間ごとに前記制御信号の電流値を設定する第１電流値設定手段と、
　前記所定期間内に複数設けられ、前記第１期間よりも短い期間であり、前記第１期間とは異なる第２期間ごとに前記制御信号の電流値を補正する第２電流値設定手段と、を備え、
　前記第１電流値設定手段は、前記第１期間ごとに、前記ディジタル信号を構成するディジタルデータのうち一部のデータに基づいて前記制御信号の電流値を設定し、
　前記第２電流値設定手段は、前記ディジタルデータのうち前記一部のデータ以外の残部のデータに基づいて、前記制御信号のうち同一の前記ディジタルデータに基づき前記第１電流値設定手段が設定する部分について、前記第２期間ごとに前記制御信号の電流値を補正することを特徴とする電子素子の制御回路。
　【請求項２】　請求項１に記載の電子素子の制御回路において、
　前記一部のデータには、前記ディジタルデータのうち上位ビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ビットのデータを割り当てたことを特徴とする電子素子の制御回路。
　【請求項３】　ｎ個（ｎは２以上の整数）のディジタルデータを、所定期間内に電子素子に供給される制御用電気信号に変換し、出力する電子回路であって、
　前記ｎ個のディジタルデータのうちｍ個（ｍは１以上の整数）のディジタルデータに基づいて、前記所定期間内に設けられる、副電気信号を出力する副期間の長さを設定する信号を生成する副期間設定手段を備え、
　前記副期間内では、前記制御用電気信号として前記副電気信号を出力することを特徴とする電子回路。
　【請求項４】　請求項３に記載の電子回路において、
　前記副電気信号は、前記副期間において、基準電気信号に付加電気信号が加算された電気信号又は当該電気信号を加工した加工電気信号と等価であり、
　前記基準電気信号は、前記副期間の長さの設定の際に用いられた前記ｎ個のディジタルデータのうち前記ｍ個のディジタルデータを控除した残りのディジタルデータのうち、ｐ個（ｐは１以上の整数）のディジタルデータに基づいた電気信号であって、少なくとも前記副期間において、前記ｍ個のディジタルデータに依存しない電気信号であることを特徴とする電子回路。
　【請求項５】　請求項４に記載の電子回路において、
　前記付加電気信号は、前記所定期間内において第１の所定値となるように設定された電流又は電圧を有する信号であることを特徴とする電子回路。
　【請求項６】　請求項５に記載の電子回路において、
　前記基準電気信号は、前記所定期間内において第２の所定値となるように設定された電流又は電圧を有する信号であることを特徴とする電子回路。
　【請求項７】　請求項６に記載の電子回路において、
　前記第１の所定値は、前記第２の所定値よりも小であることを特徴とする電子回路。
　【請求項８】　発光素子を含む画素がマトリクス状に配列された画素マトリクスと、
　前記画素マトリクスの行方向及び列方向のうち一方に沿って配列された画素群にそれぞれ接続する複数の走査線と、
　前記画素マトリクスの行方向及び列方向のうち他方に沿って配列された画素群にそれぞれ接続する複数のデータ線と、
　前記複数の走査線に接続し且つ前記画素マトリクスの１つの行及び列のいずれかを選択する走査線駆動回路と、
　ディジタル信号に基づいて、前記発光素子の発光階調に応じた電流値を有する制御信号を生成し、生成した制御信号を所定期間内に前記複数のデータ線に出力するデータ線駆動回路とを備える電気光学装置であって、
　前記データ線駆動回路は、前記所定期間内に設けられる第１期間ごとに前記制御信号の電流値を設定する第１電流値設定手段と、
　前記所定期間内に複数設けられ、前記第１期間よりも短い期間であり、前記第１期間とは異なる第２期間ごとに前記制御信号の電流値を補正する第２電流値設定手段と、を備え、
　前記第１電流値設定手段は、前記第１期間ごとに、前記ディジタル信号を構成するディジタルデータのうち一部のデータに基づいて前記制御信号の電流値を設定し、
　前記第２電流値設定手段は、前記ディジタルデータのうち前記一部のデータ以外の残部のデータに基づいて、前記制御信号のうち同一の前記ディジタルデータに基づき前記第１電流値設定手段が設定する部分について、前記第２期間ごとに前記制御信号の電流値を補正することを特徴とする電気光学装置。
　【請求項９】　請求項８に記載の電気光学装置において、
　前記ディジタルデータは、上位ビットほど前記発光素子の高い発光階調を表すデータとして構成されており、
　前記一部のデータには、前記ディジタルデータのうち上位ビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ビットのデータを割り当てたことを特徴とする電気光学装置。
　【請求項１０】　請求項９に記載の電気光学装置において、
　前記第２期間は、前記残部のデータを構成するビット数で前記第１期間を等区分したときの各区分期間と同一の期間を有することを特徴とする電気光学装置。
　【請求項１１】　請求項９または１０に記載の電気光学装置において、
　前記ディジタルデータは、４ｎ（ｎ≧１）ビットのデータとして構成されており、
　前記一部のデータには、前記ディジタルデータのうち上位３ｎビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ｎビットのデータを割り当てたことを特徴とする電気光学装置。
　【請求項１２】　請求項８乃至１１のいずれかに記載の電気光学装置において、
　前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする電気光学装置。
　【請求項１３】　複数の走査線と複数のデータ線との交差部に対応して設けられた複数の画素回路を備えた電気光学装置であって、
　１組のディジタルデータのうち第１のディジタルデータに基づいて前記複数のデータ線を介して前記複数の画素回路に供給されるデータ信号を生成し、
　前記データ信号に応じて前記複数の画素回路の各々に含まれる電気光学素子が発光するために当該電気光学素子に供給される信号レベルが決定され、
　前記ディジタルデータのうち第２のディジタルデータに基づいて、当該電気光学素子の発光期間が制御されることを特徴とする電気光学装置。
　【請求項１４】　請求項８乃至１３のいずれかに記載の電気光学装置を実装してなることを特徴とする電子機器。
　【請求項１５】　ディジタル信号に基づいて制御信号を生成し、生成した制御信号により所定期間電子素子を制御する電子素子の制御方法であって、
　前記所定期間内に設けられる第１期間ごとに前記制御信号の電流値を設定する第１電流値設定ステップと、
　前記所定期間内に複数設けられ、前記第１期間よりも短い期間であり、前記第１期間とは異なる第２期間ごとに前記制御信号の電流値を補正する第２電流値設定ステップと、を含み、
　前記第１電流値設定ステップは、前記第１期間ごとに、前記ディジタル信号を構成するディジタルデータのうち一部のデータに基づいて前記制御信号の電流値を設定し、
　前記第２電流値設定ステップは、前記ディジタルデータのうち前記一部のデータ以外の残部のデータに基づいて、前記制御信号のうち同一の前記ディジタルデータに基づき前記第１電流値設定ステップで設定する部分について、前記第２期間ごとに前記制御信号の電流値を補正することを特徴とする電子素子の制御方法。
　【請求項１６】　請求項１５に記載の電子素子の制御方法において、
　前記一部のデータには、前記ディジタルデータのうち上位ビットのデータを割り当て、
　前記残部のデータには、前記ディジタルデータのうち下位ビットのデータを割り当てたことを特徴とする電子素子の制御方法。
　【請求項１７】　ｎ個（ｎは２以上の整数）のディジタルデータを、所定期間内に電子素子に供給される制御用電気信号に変換し、出力する電子素子の制御方法であって、
　前記ｎ個のディジタルデータのうちｍ個（ｍは１以上の整数）のディジタルデータに基づいて、前記所定期間内に設けられる、副電気信号を出力する副期間の長さを設定する信号を生成する副期間設定ステップを含み、
　前記副期間内では、前記制御用電気信号として前記副電気信号を出力することを特徴とする電子素子の制御方法。
　【請求項１８】　請求項２１に記載の電子素子の制御方法において、
　前記副電気信号は、前記副期間において、基準電気信号に付加電気信号が加算された電気信号又は当該電気信号を加工した加工電気信号と等価であり、
　前記基準電気信号は、前記副期間の長さの設定の際に用いられた前記ｎ個のディジタルデータのうち前記ｍ個のディジタルデータを控除した残りのディジタルデータのうち、ｐ個（ｐは１以上の整数）のディジタルデータに基づいた電気信号であって、少なくとも前記副期間において、前記ｍ個のディジタルデータに依存しない電気信号であることを特徴とする電子素子の制御方法。」
　（２）本件補正の適否について
　　　　本件補正は、請求項１の「前記所定期間内に複数設けられる第１期間」を「前記所定期間内に設けられる第１期間」として「複数」の限定を省き、「第２電流値設定手段」について「電流値を設定する」を「電流値を補正する」と変更し、本件補正前の請求項１６の「当該電気光学素子に当該信号レベルが供給される、主期間に少なくとも１つの副期間を設定するための期間制御信号を生成する」をこれに対応する本件補正後の請求項１３では「当該電気光学素子の発光期間が制御される」とし、「主期間」、「副期間を設定」及び「期間制御信号を生成」という限定を省くことを含むものであって、この点の補正は、特許請求の範囲の限定的減縮に該当しないものであり、請求項の削除、誤記の訂正、拒絶の理由に示す事項についてする明りょうでない記載の釈明のいずれにも該当しない。
　　　ウ　本件補正についてのまとめ
　　　　　以上のとおりであるから、本件補正は、平成１８年法律第５５号による改正前の特許法１７条の２第４項の規定に違反するものであり、同法１５９条１項において準用する同法５３条の規定により却下しなければならないものである。
　
第３　本件出願に係る発明
　　　本件補正は上記のとおり却下したので、本件出願の請求項１に係る発明（以下「本願発明」という。）は、平成１６年９月３日付け手続補正書により補正された明細書及び図面の記載からみて、上記の本件補正前の特許請求の範囲の請求項１に記載されたとおりのものである。
　
第４　引用刊行物に記載された発明
　　　原査定の拒絶の理由に引用された刊行物の一部である特開２０００−５６７２７号公報（以下「刊行物１」という。）には、図面とともに、以下のような記載がされている。
　１　「【０００１】【発明の属する技術分野】本発明は、ＬＥＤや有機ＥＬや放電管や電子放出素子などの、駆動電流や駆動電圧を変調して中間調表示が可能でかつ瞬間的に発光する表示装置に関し、回路的に高速性や高精度を要求することなく、十分な階調表示を可能とする駆動装置を実現するものである。」
　２　「【０００２】【従来の技術】従来のＬＥＤや有機ＥＬを用いた表示装置の構成を図１４に示す。図１４において、１０は複数の信号ラインと複数の走査ラインが組合わさったマトリクス形式の表示パネルで、１１は信号ラインを駆動する信号ドライバで、１２は走査ラインを駆動する走査ドライバで、１３は信号ドライバ１１と走査ドライバ１２を制御するコントローラである。階調駆動する際には、その画像信号に応じたデータを信号ドライバ１１に入力し、この信号ドライバ１１内部に階調制御機能を設ける。」
　３　「【００１４】【課題を解決するための手段】本発明は、複数の階調表示が可能な表示パネルと、前記表示パネルの複数の信号ラインを駆動する信号ドライバと、前記表示パネルの複数の走査ラインを駆動する走査ドライバと、前記信号ドライバと前記走査ドライバを制御するコントローラを備え、前記信号ドライバが複数の値の電流ないし電圧出力制御と、複数の出力時間幅の制御による階調表示を同時に行うことで高速動作、高精度を必要としない階調表示を可能とするものである。」
　４　「【００１５】【発明の実施の形態】（第一の実施の形態）本発明の動作原理を図１に示し、図と共に説明する。図１は動作原理図を示し、時間方向に４ｂｉｔ、１６階調を、電流（ないし電圧）出力方向に４ｂｉｔ、１６階調を分割し、両者を組み合わせて８ｂｉｔ、２５６階調の表現を行おうとするものである。これにより、時間方向のＬＳＢは約２μｓとなり、大幅に動作周波数は低減される。そして電流出力方向は１００％を１０ｍＡとするとＬＳＢが約０．６ｍＡとなり、精度は全体の１／１６程度と低減される。これによりモノリシックＩＣ化を工業的に可能とすることができる。」
　５　「【００２３】（第二の実施の形態）次に図５に構成の一例を示し図と共に説明する。図５において、２０はシフトレジスタ（Ｓ．Ｒ．と略す）でコントローラからのクロックとスタート信号からデータ信号をサンプリングするタイミングを決定する。２１はラッチであり階調を示す複数の信号データ線をＳ．Ｒ．の出力のタイミングに従ってラッチし一時データを蓄える働きをする。このラッチしたデータをデコーダ３０で時間方向と電流出力方向の２つのデータにデコードする。具体的には、有効走査期間内で時間軸の進行に従い、出力電流値を変化させていく方式とした。このため、デコーダからの出力データすなわち電流指令値は１系統でありＤ／Ａコンバータ３１に入力される。【００２４】Ｄ／Ａ変換された電流指令値は、オペアンプ３４、Ｔｒ３３と電流設定抵抗Ｒ３２から構成される定電流回路に入力される。この定電流回路は、一般的なフィードバック型で、電源とＤ／Ａコンバータ３１出力電圧との差電圧と設定抵抗Ｒ３２で決定される電流が一定となるようにＴｒ３３を制御するものである。この様な構成をとることにより、デコーダ３０からの指令に基づいた一定電流値が出力される。従って、電流指令値で決定された一定電流値で、パネルの素子を駆動することができる。【００２５】ここで、デコーダ３０は、電流値と時間幅の分配をフレキシブルに行えるように、ＦＰＧＡ（Field  Programmable  Gate  Array）を用いても良い。この種のＩＣは、ソフト上でプログラムを行い、ＩＣにダウンロードすることにより機能を実現するものである。つまり、電流値と時間幅の分配を、接続するパネルの特性に適応させてプログラムすることができ、階調を精度良く出力することが可能となる。【００２６】次に図６，図７を用いてデコーダ３０における分配方法を説明する。【００２７】電流値と時間幅の分配はデコーダ３０により自由に設定できるが、一例として図４の様な等分割の分配を考える。入力データを上位ｎビットと下位ｍビットに分割して階調を表現する。【００２８】例えば、６ビット階調（６４階調）を表現し、電流値２ビット（４階調）と時間幅４ビット（１６階調）に分配して表現する場合を考える。デコードアルゴリズムは以下の通りとなる。【００２９】まず、入力データの上位２ビットを電流値分割データ［Ａ］とし、下位４ビットを時間幅分割データ［Ｂ］としてラッチする。次に、１６区間に渡って、データ［Ａ］の数値分の電流値を出力する。加えて、データ［Ｂ］の数値分の区間だけ電流値出力に１を足した出力をする。【００３０】具体的に、図６および図７を用いて説明する。例えば、入力データが３８／６４階調とする。２進数表示では［１００１１０］となる。この時、電流値分割データ［Ａ］＝２［１０］、パルス幅分割データ［Ｂ］＝６［１１０］となる。この時出力波形は、１６区間に渡ってデータ［Ａ］の数値分の２を出力する。加えて、データ［Ｂ］の数値分６の区間だけ、出力に１を足した値３を出力する。【００３１】その結果、電流値出力としては、図７に示すような波形となり、電流値出力の最小単位ブロックを積み重ねて階調を実現する考え方である。【００３２】この様に、電流出力のブロックを積み重ねていく考え方であるので、任意���分配と分割数を変化できるというメリットが出せる。つまり、電流を１６分割、時間幅を４分割に変更する場合は、それぞれがラッチするデータのビット数を変更すればよいだけである。また、有機ＥＬパネルを駆動するときは、整流比が低いパネルの場合、階調ずれが発生する問題がある。これに対しても、電流分割数を少なくし、時間方向の分割数を大きくとることによって、精度を確保することが可能となる。パネルの特性にも依存するが、電流分割数よりも時間分割数を多くとるほうが精度が確保しやすい。【００３３】なお、分配方法やデコーダのアルゴリズムはこれに限るものではなく、分配数や階調数などの数値はこれに限定するものではない。また、出力は電流値に限らず、駆動するパネルに応じて、電圧出力でも良い。」
　６　「【００４５】【発明の効果】以上述べたように、本発明では、素子および駆動回路の高速応答や、高精度の振幅制御を必要とせずに高階調の表示を可能とするものである。そして、階調飛びのない組み合わせ方式を実現している。」
　
第５　本願発明についての当審の判断
　　　本願発明と刊行物１に記載された発明とを対比すると、刊行物１に記載された信号データ線のデータ信号は本願発明の「ディジタル信号」に相当し、刊行物１に記載されたパネル信号ラインの信号は本願発明の「制御信号」に相当し、刊行物１に記載された有機ＥＬ素子は本願発明の「電子素子」に相当し、刊行物１に記載されたデコーダ３０を含む回路は本願発明の「制御回路」に相当する。刊行物１に記載された１６個の区間の全体、その個々の区間は、それぞれ本願発明の「第１期間」、「第２期間」に相当する。刊行物１に記載されたデコーダ３０は、時間方向と電流出力方向の２つにデコードをするものであるから、本願発明の「第１電流値設定手段」と「第２電流値設定手段」に相当する。
　　　そうすると、本願発明は、刊行物１に記載された発明と以下の一致点で一致し、以下の相違点で相違する。
　　　一致点　「ディジタル信号に基づいて制御信号を生成し、生成した制御信号により所定期間電子素子を制御する電子素子の制御回路であって」、「第１期間ごとに前記制御信号の電流値を設定する第１電流値設定手段と」、「前記第１期間とは異なる第２期間ごとに前記制御信号の電流値を設定する第２電流値設定手段と、を備える」「電子素子の制御回路」である点。
　　　相違点　本願発明では第１期間が「前記所定期間内に複数設けられる」ものであり、第２期間も「前記所定期間内に複数設けられ」るのに対し、刊行物１にはこのような記載がされていない点。
　　　この相違点について検討すると、１フレームのような所定の期間に複数の制御のための期間を設けることは周知慣用の技術手段であり、刊行物１に記載された発明において上記相違点のようにすることは、当業者が適宜に行い得ることである。
　　　本願発明の奏する効果についてみても、刊行物１に記載された発明及び周知慣用の技術手段から予測し得る範囲内のものであり、格別のものではない。
　　　したがって、本願発明は、当業者が刊行物１に記載された発明及び周知慣用の技術手段に基いて容易に発明をすることができたものである。
　
第６　まとめ
　　　以上のとおりであるから、本件出願の請求項１に係る発明である本願発明は特許法２９条２項の規定により特許をすることができないものであり、その余の請求項に係る発明についての判断を示すまでもなく、本件出願は、拒絶をすべきものである。
　　　よって、結論のとおり審決する。