(57)【要約】グローバルシャッター方式の裏面照射型ＣＭＯＳイメージセンサにおいて、光学ノイズを低減し、画質を改善する。半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子。
2018100998.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の裏面からの入射光を光電変換する光電変換部と、
前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、
前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、
前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、
前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、
を備え、
前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子。
【請求項２】
前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応する位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、請求項１に記載の固体撮像素子。
【請求項３】
前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応しない位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、請求項１に記載の固体撮像素子。
【請求項４】
前記制御電極は、前記光電変換部側を前記第１貫通遮光膜の側面に沿って前記半導体基板の厚み方向に延設された貫入部を有する、請求項２に記載の固体撮像素子。
【請求項５】
前記貫入部は、金属材料で形成されている、請求項４に記載の固体撮像素子。
【請求項６】
前記第１バイパス部は、前記半導体基板の表面をエッチングして盛土状に残存させた突起部である、請求項１に記載の固体撮像素子。
【請求項７】
前記第１バイパス部は、前記半導体基板の表面に選択エピタキシャル成長で盛土状に積層形成した突起部である、請求項１に記載の固体撮像素子。
【請求項８】
前記光電変換部の表面を前記第１バイパス部の表面と略同程度の盛上げ形状とした、請求項７に記載の固体撮像素子。
【請求項９】
前記第１バイパス部の前記第１貫通遮光膜を跨ぐ部位と前記電荷保持部との表側を覆う遮光膜を更に備える、請求項１に記載の固体撮像素子。
【請求項１０】
前記電荷保持部は貫通遮光膜で囲われている、請求項１に記載の固体撮像素子。
【請求項１１】
前記電荷保持部から転送される電荷を保持するフローティングディフュージョンと、
前記半導体基板の表裏を貫通して前記電荷保持部と前記フローティングディフュージョンの間を仕切る第２貫通遮光膜と、
前記半導体基板の表面外側に半導体材料で形成され前記第２貫通遮光膜を跨いで前記電荷保持部と前記フローティングディフュージョンとを接続する第２バイパス部と、
を更に備える、請求項１に記載の固体撮像素子。
【請求項１２】
前記電荷保持部は、キャパシタである、請求項１に記載の固体撮像素子。
【請求項１３】
前記電荷保持部は、フローティングディフュージョンである、請求項１に記載の固体撮像素子。
【請求項１４】
半導体基板に裏面からの入射光を光電変換する光電変換部を形成する工程と、
前記光電変換部が生成する電荷を一時的に保持する電荷保持部を形成する工程と、
前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜を形成する工程と、
前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部を形成する工程と、
前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御電極を形成する工程と、
を含んで構成され、
前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、固体撮像素子の製造方法。
【請求項１５】
固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路と、を備える撮像装置であって、
前記固体撮像素子は、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、
前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、固体撮像素子の製造方法、及び、撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサとに大別される。【０００３】
ＣＭＯＳイメージセンサのシャッター方式は、メカニカルシャッター方式と電子シャッター方式がある。近年、普及が目覚ましいカメラ付き携帯電話などのモバイル機器に搭載されるＣＭＯＳイメージセンサは、装置サイズ小型化のため、主に電子シャッター方式が採用されている。【０００４】
電子シャッター方式は、露光方式によって、ローリングシャッター方式とグローバルシャッター方式とがある。ローリングシャッター方式は、１ラインずつ順次信号を読み出していく方式であり、１ラインずつ順番に読み出すために、１フレーム内のライン間に発生する読み出し時差によって、いわゆる「こんにゃく現象」が生じる。一方、グローバルシャッター方式は、１フレーム全体を一斉露光して読み出すため、動きが早いものを撮影しても画像に歪みが生じない。【０００５】
グローバルシャッター方式のＣＭＯＳイメージセンサでは、各画素における蓄積の同時性を実現する為に、画素毎に電荷保持素子（キャパシタ）を設け、光電変換素子で発生した電荷を電荷保持素子へ一斉転送して保持することで、グローバルシャッター撮影を可能にしている。ただし、電荷保持中の電荷保持素子に光が漏れ込むと光学的ノイズになって画質劣化の懸念がある。【０００６】
特許文献１，２には、裏面照射型のＣＭＯＳイメージセンサにおいてグローバルシャッター方式を実現し、上述した光学的ノイズを抑制する技術が開示されている。これら文献に開示された固体撮像素子では、電荷保持素子を光入射側から覆う遮光メタルが設けられており、電荷保持素子と光電変換部の間の領域に沿って遮光メタルを延在させた構造となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−６５６８８号公報
【特許文献２】特開２０１４−９６３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１に記載の固体撮像素子は、電荷保持部と光電変換部の間に延在する遮光膜がシリコン基板を貫通していないため、斜め入射した光の一部がシリコン基板の裏面近くで電荷保持部に入射してしまい、電荷保持部で光電変換によって発生する電荷が光学的ノイズとなる可能性が有る。【０００９】
上述した特許文献２に記載の固体撮像素子は、電荷保持素子と光電変換部の間の電荷の転送をコンタクトに延在する遮光膜を貫通型メタル遮光膜構造とし、電荷保持領域に漏れ込む光を防止し、虚像の発生を抑制している。しかしながら、特許文献２に記載の技術では、シリコンの外にメタル配線を設けて光電変換部と電荷保持部の間を接続しており、メタル配線にノイズを拾いやすいことから、画質特性悪化の可能性がある。【００１０】
本技術は、前記課題に鑑みてなされたもので、グローバルシャッター方式の裏面照射型ＣＭＯＳイメージセンサにおいて、光学ノイズを低減し、画質を改善することを目的とする。
【課題を解決するための手段】
【００１１】
本技術の態様の１つは、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子である。【００１２】
本技術の他の態様の１つは、半導体基板に裏面からの入射光を光電変換する光電変換部を形成する工程と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部を形成する工程と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜を形成する工程と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部を形成する工程と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御電極を形成する工程と、を含んで構成され、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、固体撮像素子の製造方法である。【００１３】
本技術の他の態様の１つは、固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路と、を備える撮像装置であって、前記固体撮像素子は、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、撮像装置である。【００１４】
なお、以上説明した固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は前記固体撮像素子を備える撮像装置、上述した固体撮像素子の製造方法としても実現可能である。
【発明の効果】
【００１５】
本技術によれば、グローバルシャッター方式の裏面照射型ＣＭＯＳイメージセンサにおいて、光学ノイズを低減し、画質を改善することができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る固体撮像素子の概略構成を説明する図である。
【図２】画素の構成例を示す回路図である。
【図３】画素の平面的な構成例を示す図である。
【図４】図３のＡ−Ａ断面における画素の断面的な構成例を示す図である。
【図５】図３のＡ−Ａ断面に沿うバイパス部の形状の具体的な例を示す図である。
【図６】固体撮像素子の製造方法の一例に係る流れを示す図である。
【図７】固体撮像素子の製造方法の一例に係る流れを示す図である。
【図８】固体撮像素子の製造方法の一例に係る流れを示す図である。
【図９】固体撮像素子の製造方法の一例に係る流れを示す図である。
【図１０】固体撮像素子の製造方法の一例に係る流れを示す図である。
【図１１】第２の実施形態に係る画素の平面的な構成例を示す図である。
【図１２】図１１のＡ−Ａ断面における画素の断面的な構成例を示す図である。
【図１３】第３の実施形態に係る画素の平面的な構成例を示す図を示す図である。
【図１４】図１３のＡ−Ａ断面における画素の断面的な構成例を示す図である。
【図１５】第４の実施形態に係る画素の平面的な構成例を示す図である。
【図１６】図１５のＡ−Ａ断面における画素の断面的な構成例を示す図である。
【図１７】第５の実施形態に係る画素の平面的な構成例を示す図である。
【図１８】図１７のＡ−Ａ断面における画素の断面的な構成例を示す図である。
【図１９】第６の実施形態に係る画素の、図３のＡ−Ａ断面に相当する断面における断面的な構成例を示す図である。
【図２０】第７の実施形態に係る画素の平面的な構成例を示す図である。
【図２１】図２０のＡ−Ａ断面における画素の断面的な構成例を示す図である。
【図２２】撮像装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
（Ｄ）第４の実施形態：
（Ｅ）第５の実施形態：
（Ｆ）第６の実施形態：
（Ｇ）第７の実施形態：
【００１８】
（Ａ）第１の実施形態： 
図１は、本実施形態に係る固体撮像素子１００の概略構成を説明する図である。
【００１９】
固体撮像素子１００は、ＣＭＯＳ型固体撮像素子であり、画素アレイ部１２１、垂直駆動部１２２、カラム処理部１２３、水平駆動部１２５、出力部１２７、および駆動制御部１２４を備える。
【００２０】
画素アレイ部１２１は、アレイ状に配置された複数の画素１０を有しており、画素１０は、画素１０の行数に応じた複数の水平信号線ＨＳＬｎを介して垂直駆動部１２２に接続され、画素１０の列数に応じた複数の垂直信号線ＶＳＬｍを介してカラム処理部１２３に接続されている。即ち、画素アレイ部１２１が有する複数の画素１０は、水平信号線ＨＳＬｎおよび垂直信号線ＶＳＬｍが交差する点にそれぞれ配置されている。
【００２１】
垂直駆動部１２２は、画素アレイ部１２１が有する複数の画素１０の行ごとに、それぞれの画素１０を駆動するための駆動信号（転送信号や、選択信号、リセット信号など）を、水平信号線ＨＳＬｎを介して順次供給する。
【００２２】
カラム処理部１２３は、垂直信号線ＶＳＬｍを介して、それぞれの画素１０から出力される画素信号に対してＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関２重サンプリング)処理を施すことで画素信号の信号レベルを抽出し、画素１０の受光量に応じた画素データを取得する。
【００２３】
水平駆動部１２５は、画素アレイ部１２１が有する複数の画素１０の列ごとに、それぞれの画素１０から取得された画素データをカラム処理部１２３から出力させるための駆動信号を、カラム処理部１２３に順次供給する。
【００２４】
出力部１２７には、水平駆動部１２５の駆動信号に従ったタイミングでカラム処理部１２３から画素データが供給され、出力部１２７は、例えば、その画素データを増幅して、後段の画像処理回路に出力する。
【００２５】
駆動制御部１２４は、固体撮像素子１００の内部の各ブロックの駆動を制御する。例えば、駆動制御部１２４は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
【００２６】
図２は、画素１０の構成例を示す回路図である。
【００２７】
図２に示すように、画素１０は、ＰＤ１１、第１の転送トランジスタ１２、第２の転送トランジスタ１３、電荷保持部１４、フローティングディフュージョン（ＦＤ）１５、増幅トランジスタ１６、選択トランジスタ１７、およびリセットトランジスタ１８を備えて構成される。以下、第１の転送トランジスタ１２、第２の転送トランジスタ１３、電荷保持部１４、増幅トランジスタ１６、選択トランジスタ１７、およびリセットトランジスタ１８をまとめて画素トランジスタと記載する場合がある。
【００２８】
ＰＤ１１は、画素１０に照射される光を受光して、その光の光量に応じた電荷を発生して蓄積する。
【００２９】
第１の転送トランジスタ１２は、垂直駆動部１２２から供給される転送信号に従って駆動し、第１の転送トランジスタ１２がオンになると、ＰＤ１１に蓄積されている電荷が電荷保持部１４に転送される。
【００３０】
第２の転送トランジスタ１３は、垂直駆動部１２２から供給される転送信号に従って駆動し、第２の転送トランジスタ１３がオンになると、電荷保持部１４に蓄積されている電荷がＦＤ１５に転送される。
【００３１】
電荷保持部１４は、第１の転送トランジスタ１２を介してＰＤ１１から転送される電荷を蓄積するキャパシタである。
【００３２】
ＦＤ１５は、第２の転送トランジスタ１３と増幅トランジスタ１６の制御電極としてのゲート電極との接続点に形成された所定の容量を有する浮遊拡散領域であり、第２の転送トランジスタ１３を介して電荷保持部１４から転送される電荷を蓄積する。
【００３３】
増幅トランジスタ１６は、電源ＶＤＤに接続されており、ＦＤ１５に蓄積されている電荷に応じたレベルの画素信号を出力する。
【００３４】
選択トランジスタ１７は、垂直駆動部１２２から供給される選択信号に従って駆動し、選択トランジスタ１７がオンになると、増幅トランジスタ１６から出力される画素信号が選択トランジスタ１７を介して垂直信号線ＶＳＬｍに読み出し可能な状態となる。
【００３５】
リセットトランジスタ１８は、垂直駆動部１２２から供給されるリセット信号に従って駆動し、リセットトランジスタ１８がオンになると、ＦＤ１５に蓄積されている電荷が、リセットトランジスタ１８を介して電源ＶＤＤに排出され、ＦＤ１５がリセットされる。
【００３６】
このように構成された画素１０を有する固体撮像素子１００では、グローバルシャッター方式が採用され、全ての画素１０に対して同時に、ＰＤ１１から電荷保持部１４に電荷を転送することができ、全ての画素１０の露光タイミングを同一にすることができる。これにより、画像に歪みが発生することを回避することができる。
【００３７】
図３は、画素１０の平面的な構成例を示す図、図４は、図３のＡ−Ａ断面における画素１０の断面的な構成例を示す図である。画素１０は、裏面照射型の構成である。
【００３８】
図３に示す画素１０では、半導体基板２０の裏面からの入射光を光電変換する光電変換部としてのＰＤ１１、ＰＤ１１が生成する電荷を一時的に保持する電荷保持部１４、およびＦＤ１５が平面的に配置されている。以下では、画素１０において、半導体基板２０のＰＤ１１が形成されている領域をＰＤ領域、半導体基板２０に電荷保持部１４が形成されている領域を電荷保持領域と呼ぶ場合がある。
【００３９】
画素１０は、図４の下側から順に、配線層２１、半導体基板２０、遮光層２２、平坦化層２３、カラーフィルタ層２４、およびオンチップレンズ２５が積層された構成である。なお、平坦化層２３を設けず、半導体基板２０や遮光層２２の上に直接カラーフィルタ層２４を積層形成してもよい。
【００４０】
固体撮像素子１００は、半導体基板２０の配線層２１を積層される表面２０Ｆに対して反対側となる裏面２０Ｒに対して入射光が照射される、いわゆる裏面照射型ＣＭＯＳイメージセンサの構造である。
【００４１】
配線層２１は、半導体基板２０のＰＤ１１の電荷読み出し等を行う複数の配線２１ａが層間絶縁膜２１ｂに埋設されている。配線層２１の下側には、例えば、基板支持材（不図示）が設けられる。
【００４２】
配線層２１には、半導体基板２０に対して絶縁酸化膜（不図示）を介して、第１の転送トランジスタ１２を構成するゲート電極３２が配置されている。ゲート電極３２に所定の電圧が印加されることにより、ＰＤ１１に蓄積されている電荷が電荷保持部１４へ転送される。
【００４３】
半導体基板２０には、ＰＤ１１を構成するＮ型領域と、電荷保持部１４を構成するＮ型領域とが形成されている。ＰＤ１１を構成するＮ型領域と電荷保持部１４を構成するＮ型領域は、半導体基板２０の表面２０Ｆ寄りの位置に形成されている。ＰＤ１１および電荷保持部１４の裏面側および電荷保持部１４の表面側にはＰ型領域の表面ピニング層を設けてもよい。
【００４４】
半導体基板２０には、画素１０と、隣接する他の画素１０とを分離する画素間分離領域３４が、画素１０の外周を囲うように形成されている。
【００４５】
遮光層２２は、遮光性を有する材料により形成される裏面遮光膜３５が、高誘電率材料膜３６に埋め込まれた状態で形成されている。例えば、裏面遮光膜３５は、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成され、図示しないＧＮＤに接続されている。高誘電率材料膜３６は、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
【００４６】
半導体基板２０において、画素１０のＰＤ１１と電荷保持部１４との間に第１貫通遮光膜としての貫通遮光膜３７が設けられている。貫通遮光膜３７は、半導体基板２０に形成した貫通孔の内面全体に高誘電率材料膜を形成し、その中に遮光性を有する材料を充填して形成される。高誘電率材料膜と遮光性を有する材料は、上述した裏面遮光膜３５と同様である。貫通遮光膜３７は、半導体基板２０の表裏を貫通して形成され、ＰＤ１１と電荷保持部１４との間を仕切る構造である。貫通遮光膜３７の表側の端部は、半導体基板２０の厚さ方向において、電荷保持部１４の表側端部と同程度又は電荷保持部１４の表側端部よりも表側方向に長く形成されている。貫通遮光膜３７を設けることにより、半導体基板２０の裏面２０Ｒ側からＰＤ１１への入射光が電荷保持部１４へ斜め入射することがない。
【００４７】
図３において、貫通遮光膜３７を挟んでＰＤ１１の反対側には、少なくとも電荷保持部１４の一部が位置しており、貫通遮光膜３７の延びる方向においてＰＤ１１の形成範囲と電荷保持部１４の形成範囲の少なくとも一部が重複している。この重複部分にバイパス部３８を形成することで、ＰＤ１１と電荷保持部１４との接続長を可及的に短く形成することができる。
【００４８】
半導体基板２０において、画素１０と隣接する他の画素との間の画素間分離領域３４の中には貫通遮光膜３９が設けられている。貫通遮光膜３９の構造や材料は上述した貫通遮光膜３７と同様である。貫通遮光膜３９は、半導体基板２０の表裏を貫通して形成され、画素１０と他の画素の間を仕切っている。これにより、画素１０のＰＤ１１へ半導体基板２０の裏面２０Ｒ側から入射した入射光が隣接する他の画素１０へ斜め入射することがない。
【００４９】
遮光層２２には、電荷保持部１４の裏面側を覆蓋する裏面遮光膜３５が設けられている。裏面遮光膜３５は、電荷保持部１４を設けた部位の半導体基板２０の裏面２０Ｒ側において裏面２０Ｒに沿って形成されており、裏面遮光膜３５のＰＤ１１側の縁部は貫通遮光膜３７の裏面側端部に連接され、裏面遮光膜３５の他の縁部は貫通遮光膜３９の裏面側端部に連接されている。すなわち、半導体基板２０の表面２０Ｆに面する側を除いて、電荷保持部１４は、裏面遮光膜３５と貫通遮光膜３７、３９とによって光学的に閉塞された状態である。なお、高誘電率材料膜は半導体基板２０中に形成された貫通遮光膜３７，３９を薄く包み込むように設けられており、また裏面遮光膜３５と半導体基板２０の間にも高誘電率材料膜が設けられており、これらの高誘電率材料膜は貫通遮光膜３７，３９の外側を覆う高誘電率膜と連続的に形成されている。
【００５０】
バイパス部３８は、半導体基板２０の表面２０Ｆの外側においてＰＤ１１と電荷保持部１４の間を接続する。バイパス部３８は、Ｎ型不純物を添加した半導体材料で形成されており、貫通遮光膜３７を設けた部位の半導体基板２０の表面２０Ｆを跨ぐように形成されている。バイパス部３８を構成する半導体材料は、シリコンの他、ＳｉＧｅ、ＩｎＧａＡｓ等を用いることができる。すなわち、バイパス部３８は、貫通遮光膜３７、ＰＤ１１及び電荷保持部１４の形成範囲をそれぞれ含む位置・範囲で形成されている。バイパス部３８は、ゲート電極３２に接する表面に沿ってＰ型不純物が添加されたＰ型領域３８ｂ（図５参照）を有し、このＰ型領域３８ｂは、Ｎ型不純物が添加されたＮ型領域３８ａ（図５参照）とゲート電極３２との間でチャネル領域として機能し、ＰＤ１１から電荷保持部１４へ電荷を転送する電荷転送路となる。
【００５１】
図５は、Ａ−Ａ断面に沿うバイパス部３８の形状の具体的な例を示す図である。図５（ａ）に示す具体例では、バイパス部３８は、半導体基板２０の表面２０Ｆと略直交する方向に延びる側面にテーパーが付いており、長辺を半導体基板２０側に向けた断面台形状になっている。図５（ｂ）に示す具体例では、バイパス部３８の基本的な形状は図５（ａ）に示す具体例と同様であるが、バイパス部３８の両側において半導体基板２０の表面２０Ｆに凹みが付いたレンチング形状となっている。図５（ｃ）に示す具体例では、バイパス部３８の基本的な形状は図５（ａ）に示す具体例と同様であるが、バイパス部３８の断面台形の短辺側の角部が取れた形状となっている。これら具体例に示すように角部を鈍角とすると、電界の集中が回避され、転送効率が良好になる。
【００５２】
半導体基板２０の表面２０Ｆの外側には、バイパス部３８を介したＰＤ１１から電荷保持部１４への電荷転送を制御する制御部としてのゲート電極３２が形成されている。ゲート電極３２は、ポリシリコンゲート、Ｈｉｇｈ−ｋ絶縁膜を用いたメタルゲート等を採用できる。ゲート電極３２は、バイパス部３８の表側及び側面に沿って形成されており、貫通遮光膜３７を跨ぐ位置及び形状で設けられている。ゲート電極３２に所定の電圧が印加されることにより、ＰＤ１１に蓄積されている電荷が電荷保持部１４へ転送される。
【００５３】
電荷保持部１４に対応する半導体基板２０の表面２０Ｆには、メモリーゲート４０が設けられている。メモリーゲート４０に電圧を印加すると、電荷保持部１４のポテンシャルが変化し、ＰＤ１１から電荷保持部１４への電荷転送効率が向上する。これにより、電荷転送時のノイズ、残像を抑制することが可能となる。
【００５４】
以上のように構成した固体撮像素子１００は、電荷保持部１４への光の漏れ込みが抑制され、転送時のノイズ成分についても減少する事が可能であり、従来構造に対して、著しく良い特性を得る事ができる。
【００５５】
次に、固体撮像素子１００の製造方法の一例について説明する。図６〜図１０は、固体撮像素子１００の製造方法の一例に係る流れを示す図である。
【００５６】
まず、半導体基板２０の表面２０Ｆのバイパス部３８が設けられる部位の上にリソグラフィ技術でレジストＲをパターニングし（図６（ａ））、レジストＲで覆われていない半導体基板２０の表面２０Ｆをドライエッチングで一様に掘削する（図６（ｂ））。掘削深さはバイパス部３８に必要な厚みが確保できさえすればよい。具体的には、５０〜３００ｎｍの範囲が例示される。半導体基板２０の表面２０Ｆの掘削終了後、レジストＲは剥離除去される。これにより、半導体基板２０の表面２０Ｆに盛土状に残存させた突起上のバイパス部３８が形成される。なお、上述した図５（ｂ）に示すトレンチング形状は、このドライエッチングを適用した場合に、加工条件次第で加工端が局所的に深くなることで形成される。なお、ドライエッチングのプラズマダメージは、加工後に１０００℃以上の高温熱処理を行うことで回復させることができる。
【００５７】
次に、バイパス部３８、ＰＤ１１、電荷保持部１４に必要なイオン注入を行う（図６（ｃ））。バイパス部３８、ＰＤ１１、電荷保持部１４が第１導電型（本実施形態ではＮ＋型）となる様にイオン注入を行う。また、図示はしないが、画素トランジスタについても必要なイオン注入を実施する。なお、電荷保持部１４やＰＤ１１の形成領域に対応する半導体基板２０の表面２０Ｆ及び裏面２０Ｒについては、イオン注入で第２導電型（本実施形態ではＰ＋型）のピニング層を形成して半導体基板２０の表面２０Ｆ及び裏面２０Ｒにおいて電荷の湧き出しを抑制してもよい。
【００５８】
次に、半導体基板２０の表面２０Ｆに絶縁酸化膜を積層し（不図示）、その上の所定の位置に画素トランジスタのゲート電極を形成し、その上に配線層２１の複数の配線２１ａ及び層間絶縁膜２１ｂを順次に積層形成する（図７（ｄ））。その後、図示しないが、基板支持材（支持基板等）を配線層２１の表面側に貼り合せ、全体を表裏反転し、半導体基板２０の裏面２０Ｒ側からＰＤ１１の裏側近くまで研磨・研削して半導体基板２０を薄肉化してもよい。なお、基板支持材は、論理回路や記憶素子等を形成したものであってもよく、この場合、半導体基板２０から基板支持材へ貫通する貫通電極を形成して配線層２１の所定の配線２１ａと論理回路や記憶素子等とを電気的に接続する。
【００５９】
次に、半導体基板２０の裏面２０Ｒの上に、リソグラフィ技術でレジストＲをパターニングし（図７（ｅ））、ドライエッチングで半導体基板２０を裏面２０Ｒ側から表面２０Ｆ側へ貫通する貫通孔Ｈを形成する（図７（ｆ））。貫通孔Ｈの形成後、レジストＲは剥離除去する。その後、貫通孔Ｈの内側面Ｈ１及び半導体基板２０の裏面２０Ｒの平坦部２０ａに高誘電率材料を成膜する（図８（ｇ））。高誘電率材料は、例えば、酸化膜（ＳｉＯ２）、酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）、酸化ジルコニウム（ＺｒＯｘ）の単膜、或いは、その積層膜を適用する事が可能である。その後、貫通孔Ｈの内部に金属材料を充填して貫通遮光膜３７，３９を形成するとともに、半導体基板２０の裏面２０Ｒの平坦部２０ａの上に金属材料を積層して裏面遮光膜３５を形成する（図８（ｈ））。金属材料は、例えば、タングステン(Ｗ)、アルミニウム(Ａｌ)、銅（Ｃｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）の単膜、或いは、その積層膜を適用する事が可能である。
【００６０】
次に、裏面遮光膜３５の上に、リソグラフィ技術でレジストＲをパターニングし、ドライエッチングで裏面遮光膜３５の必要な個所を除去して開口を形成する（図８（ｉ））。本実施形態ではＰＤ１１のＰＤ領域に対応する部位に開口を形成する。
【００６１】
次に、裏面遮光膜３５の凹凸を平坦化する平坦化層２３を形成し、その上に、カラーフィルタ層２４、オンチップレンズ２５を順次に形成する（（図９（ｊ）））。平坦化層２３は、例えば、裏面遮光膜３５の上に熱可塑性樹脂をスピンコート法で成膜した後、熱硬化処理を行うことで形成される。カラーフィルタ層２４は、例えば、顔料や染料などの色材と感光性樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成し、その塗膜をリソグラフィ技術でパターン加工することにより形成される。オンチップレンズ２５は、例えば、ポジ型のフォトレジスト膜をカラーフィルタ層２４上に成膜後、加工することによって形成される。
【００６２】
以上の工程により、グローバルシャッター機能を有する第１の実施形態に係る固体撮像素子１００を作成することができる。
【００６３】
なお、上述した製造方法では、バイパス部３８をリソグラフィ技術とドライエッチングによって形成したが、バイパス部３８はエピタキシャル気相成長法で形成することもできる。図１０（ａ）〜（ｃ）は、バイパス部３８をエピタキシャル気相成長法で形成する場合の製造方法を説明する図である。
【００６４】
この場合、半導体基板２０の表面２０Ｆの上に絶縁膜Ｆを形成し、この絶縁膜Ｆのバイパス部３８が設けられる部位が開口したレジストＲをリソグラフィ技術でパターニングし、レジストＲで覆われていない絶縁膜Ｆをドライエッチングで掘削除去して開口する（図１０（ａ））。絶縁膜Ｆは、例えば、ＳｉＯ、ＳｉＮを用いる事が一般的であるが、エピタキシャル気相成長法による成膜時に選択性を確保できれば、限定される訳ではない。続いて、Ｗｅｔ処理や水素還元で半導体基板２０の表面２０Ｆ上の自然酸化膜を除去し、シリコン等の半導体材料をエピタキシャル成膜する（図１０（ｂ））。Ｓｉエピタキシャル成膜は、例えばＳｉ−Ｈ−Ｃｌ系ガスを用いて行い、Ｈ／Ｃｌ比率を調整する事により成長レートや形状をコントロールする事が可能である。上述した図５（ｃ）に示すファセット形状は、このエピタキシャル気相成長法を適用した場合に、加工条件次第で複数のＳｉ面が現れ、ファセットが形成される。その後、絶縁膜Ｆを除去することで、半導体基板２０の表面２０Ｆの所定の位置にバイパス部３８が形成された状態となる（図１０（ｃ））。これにより、半導体基板２０の表面２０Ｆに選択エピタキシャル成長で盛土状に積層形成した突起部としてのバイパス部３８が形成される。
【００６５】
（Ｂ）第２の実施形態： 
本実施形態に係る固体撮像素子２００は、画素におけるＰＤ、電荷保持部、バイパス部等の位置関係や形状が異なる点を除くと、上述した固体撮像素子１００と同様の構成である。
【００６６】
そこで、以下では主に、固体撮像素子２００の画素２１０のＰＤ２１１、電荷保持部２１４、バイパス部２３８等の位置関係や形状について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に２を付けた符号を示す。なお、ＰＤ２１１、電荷保持部２１４、バイパス部２３８等の基本的な機能は、ＰＤ１１、電荷保持部１４、バイパス部３８等と同様である。
【００６７】
図１１は、画素２１０の平面的な構成例を示す図、図１２は、図１１のＡ−Ａ断面における画素２１０の断面的な構成例を示す図である。
【００６８】
図１１において、第１の転送トランジスタ２１２のゲート電極２３２は、その全体が、貫通遮光膜２３７を挟んでＰＤ２１１と同じ側に、ＰＤ２１１の形成と一部重複しつつＰＤ２１１と隣り合う位置関係で設けられている。ゲート電極２３２は、ＰＤ２１１に隣接せず貫通遮光膜２３７に面する側の角部を一部切欠き状に凹ませた凹部２３２ａを有する。このように、ゲート電極２３２はバイパス部２３８上の貫通遮光膜２３７に対応しない位置に設けられている。
【００６９】
バイパス部２３８は、半導体基板２２０の表面２２０Ｆの外側において、貫通遮光膜２３７を跨ぐようにゲート電極２３２と電荷保持部２１４の間を接続するものであり、凹部２３２ａの縁部を含み貫通遮光膜２３７を跨いで電荷保持部２１４側に延びる範囲に形成されている。
【００７０】
電荷保持部２１４は、図１１において、貫通遮光膜２３７を挟んでゲート電極２３２の反対側に、少なくとも一部が位置しており、貫通遮光膜２３７の延びる方向においてゲート電極２３２の形成範囲と電荷保持部２１４の形成範囲の少なくとも一部が重複している。
【００７１】
これにより、バイパス部２３８は、ゲート電極２３２下に形成されるチャネルを介して、ＰＤ２１１から電荷保持部２１４へ電荷を転送する電荷転送路となる。
【００７２】
（Ｃ）第３の実施形態： 
本実施形態に係る固体撮像素子３００は、画素におけるゲート電極の形状が異なる点を除くと、上述した固体撮像素子１００と同様の構成である。
【００７３】
そこで、以下では主に固体撮像素子３００の画素３１０のゲート電極３３２の形状について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に３を付けた符号を示す。なお、ゲート電極３３２の基本的な機能は、ゲート電極３２と同様である。
【００７４】
図１３は、画素３１０の平面的な構成例を示す図、図１４は、図１３のＡ−Ａ断面における画素３１０の断面的な構成例を示す図である。
【００７５】
ゲート電極３３２は、ゲート電極３２と同様、バイパス部３３８の表側及び側面に沿って形成されており、貫通遮光膜３３７を跨ぐ位置及び形状で設けられている。従って、ゲート電極３３２に所定の電圧が印加されることにより、ＰＤ３１１に蓄積されている電荷が電荷保持部３１４へ転送される。
【００７６】
ゲート電極３３２は、貫通遮光膜３３７のＰＤ３１１側の側面に沿って、半導体基板３２０の厚み方向に延設された貫入部３３２ａを有する。この貫入部３３２ａに接するバイパス部３３８やＰＤ３１１の面を含む領域にもＰ型不純物を添加したＰ型領域が形成されている。従って、貫入部３３２ａを設けることで、ゲート電極３３２への所定の電圧印加により形成されるチャネル範囲が拡大し、電荷転送効率が向上する。また、貫入部３３２ａの形成するチャネルによって、ＰＤ３１１の深い位置の電荷を効率良く転送可能となる。
【００７７】
貫入部３３２ａは、ゲート電極３３２本体から平板状部材が延設された形状としてもよいし、ゲート電極３３２本体から複数の柱状部材が櫛歯状に延設された形状としてもよい。貫入部３３２ａの長さは、ＰＤ３１１のポテンシャル設計に応じて適宜設定される。
【００７８】
貫入部３３２ａと半導体基板３２０の間にはゲート絶縁膜が設けられるため、光を透過しにくく、電荷保持部３１４への光学的ノイズ減少に寄与する。また、ゲート電極３３２の材料をメタル材料としたメタルゲートとすることで、ＰＤ３１１と電荷保持部３１４の間の遮光性を向上し、電荷保持部への光学的ノイズをより減少することも可能である。メタル電極の材料としては、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、コバルト（Ｃｏ）の単体、或いは  その積層構造を用いる事ができる。むろん、ゲート電極３３２の材料のうち、貫入部３３２ａのみをメタルゲートとし、他の部分はシリコンゲートとしてもよい。
【００７９】
（Ｄ）第４の実施形態： 
本実施形態に係る固体撮像素子４００は、電荷保持部とフローティングディフュージョンの間の構造を除くと、上述した固体撮像素子１００と同様の構成である。
【００８０】
そこで、以下では主に固体撮像素子４００の画素４１０の電荷保持部４１４とフローティングディフュージョン４１５の間の構造について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に４を付けた符号を示す。なお、電荷保持部４１４とフローティングディフュージョン４１５の基本的な機能は、電荷保持部１４とフローティングディフュージョン１５と同様である。
【００８１】
図１５は、画素４１０の平面的な構成例を示す図、図１６は、図１５のＡ−Ａ断面における画素４１０の断面的な構成例を示す図である。
【００８２】
電荷保持部４１４とフローティングディフュージョン４１５の間には、第２貫通遮光膜としての貫通遮光膜４４１が設けられている。貫通遮光膜４４１は、貫通遮光膜４３７等と同様に、半導体基板４２０に形成した貫通孔の内面全体に高誘電率材料膜を形成し、その中に遮光性を有する材料を充填して形成される。
【００８３】
貫通遮光膜４４１は、半導体基板４２０の表裏を貫通して形成され、電荷保持部４１４とフローティングディフュージョン４１５の間を仕切る構造である。貫通遮光膜４４１の表側の端部は、半導体基板４２０の厚さ方向において、電荷保持部４１４の表側端部と同程度又は電荷保持部４１４の表側端部よりも表側方向に長く形成されている。
【００８４】
貫通遮光膜４４１を設けることにより、電荷保持部４１４とフローティングディフュージョン４１５の間の遮光性が向上し、フローティングディフュージョン４１５側から電荷保持部４１４へのノイズの影響を抑制できる。
【００８５】
なお、電荷保持部４１４は、電荷保持部４１４のフローティングディフュージョン４１５と反対側にも貫通遮光膜４４１と同様の貫通遮光膜を設けて、その周囲全体を貫通遮光膜で囲われた構造としてもよい。このように電荷保持部４１４の周囲を貫通遮光膜で囲うことで、電荷保持部４１４の遮光性を更に向上し、光学的ノイズの影響を更に抑制することもできる。
【００８６】
電荷保持部４１４とフローティングディフュージョン４１５の間は、半導体基板４２０の表面４２０Ｆの外側に貫通遮光膜４４１を跨ぐように形成される第２バイパス部としてのバイパス部４４２によって接続される。バイパス部４４２は、貫通遮光膜４４１、電荷保持部４１４及びフローティングディフュージョン４１５の形成範囲をそれぞれ含む位置・範囲で形成されている。バイパス部４４２は、Ｎ型不純物を添加した半導体材料で形成されている。バイパス部４４２の表面側には、第２の転送トランジスタ１３のゲート電極が積層形成されており、このゲート電極に所定の電圧が印加されることにより、ＰＤ４１１に蓄積されている電荷が電荷保持部４１４へ転送される。すなわち、バイパス部４４２は、電荷保持部４１４からフローティングディフュージョン４１５へ電荷を転送する電荷転送路となる。
【００８７】
（Ｅ）第５の実施形態： 
本実施形態に係る固体撮像素子５００は、電荷保持部の表面側に遮光膜を設けた点を除くと、上述した固体撮像素子１００と同様の構成である。
【００８８】
そこで、以下では主に固体撮像素子５００の表面遮光膜５４３の形状について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に５を付けた符号を示す。
【００８９】
図１７は、画素５１０の平面的な構成例を示す図、図１８は、図１７のＡ−Ａ断面における画素５１０の断面的な構成例を示す図である。
【００９０】
表面遮光膜５４３は、電荷保持部５１４の表側を覆って遮光する部材である。表面遮光膜５４３を貫通遮光膜５３９に連接して形成すると、貫通遮光膜５３９側からの光入射を抑制できる。表面遮光膜５４３は、電荷保持部５１４の表側において、半導体基板５２０と配線層５２１の間に形成される部材（メモリーゲート５４０、バイパス部５３８、転送電極５３２等）を含めて覆うように形成される。この表面遮光膜５４３で覆う範囲は、半導体基板５２０を配線５２１ａに接続するコンタクト部との間で電気的に干渉しない範囲で拡縮可能である。表面遮光膜５４３と電荷保持部５１４や各種部材（メモリーゲート５４０、バイパス部５３８、転送電極５３２等）との間には、高誘電率材料膜が設けられる。これにより、電荷保持部５１４の遮光性を更に向上できる。
【００９１】
（Ｆ）第６の実施形態： 
本実施形態に係る固体撮像素子６００は、盛上状に形成するバイパス部の形成範囲を除くと、上述した固体撮像素子１００と同様の構成である。
【００９２】
そこで、以下では主に固体撮像素子６００のバイパス部６３８の形成範囲について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に６を付けた符号を示す。
【００９３】
図１９は、図３のＡ−Ａ断面に相当する断面における画素６１０の断面的な構成例を示す図である。
【００９４】
バイパス部６３８は、貫通遮光膜６３７を跨ぐ部位のみならず、半導体基板６２０の表面６２０ＦにおいてＰＤ６１１の形成範囲内に延設された形状となっている。例えば、ＰＤ６１１の表面全体をバイパス部６３８の表面と略同程度の盛上げ形状とする。これにより、ＰＤ６１１の体積が増大し、ＰＤ６１１の飽和電荷量を増大するメリットがある。
【００９５】
（Ｇ）第７の実施形態： 
本実施形態に係る固体撮像素子７００は、電荷保持部を設けず、ＰＤの電荷を直接フローティングディフュージョンへ転送するＦＤ蓄積型の構成とした点を除くと、上述した固体撮像素子１００と同様の構成である。
【００９６】
そこで、以下では主に固体撮像素子７００のＰＤ７１１からフローティングディフュージョン７１５への電荷転送に関する構成について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に７を付けた符号を示す。
【００９７】
図２０は、画素７１０の平面的な構成例を示す図、図２１は、図２０のＡ−Ａ断面における画素７１０の断面的な構成例を示す図である。
【００９８】
本実施形態では、ＰＤ７１１からバイパス部７３８を介して転送された電荷を受け取って保持する構成としてフローティングディフュージョン７１５を設けてある。すなわち、貫通遮光膜７３７を挟んでＰＤ７１１の反対側には、少なくともフローティングディフュージョン７１５の一部が位置しており、貫通遮光膜７３７の延びる方向においてＰＤ７１１の形成範囲とフローティングディフュージョン７１５の形成範囲の少なくとも一部が重複している。この重複部分に形成されるバイパス部７３８が、ＰＤ７１１からフローティングディフュージョン７１５への電荷転送路となる。フローティングディフュージョン７１５に蓄積された電荷は、コンタクト７４４、配線７４５を介して、画素信号として出力される。
【００９９】
このように構成した固体撮像素子７００によれば、一般に、大面積を要する電荷保持部を無くせるため、チップサイズの観点のメリットがある。
【０１００】
（Ｃ）第８の実施形態：
図２２は、固体撮像素子１００を備える撮像装置８００の構成を示すブロック図である。同図に示す撮像装置８００は、電子機器の一例である。
【０１０１】
なお、本明細書において、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置や、撮像機能を有する携帯電話機などの携帯端末装置など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般を指す。むろん、画像取込部に固体撮像素子を用いる電子機器には、画像読取部に固体撮像素子を用いる複写機も含まれる。また、撮像装置は、上述した電子機器に搭載するために固体撮像素子を含めてモジュール化されていてもよい。
【０１０２】
図２２において、撮像装置８００は、レンズ群を含む光学系８１１、固体撮像素子１００、固体撮像素子１００の出力信号を処理する信号処理回路としてのＤＳＰ８１３（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、フレームメモリ８１４、表示部８１５、記録部８１６、操作系８１７、電源系８１８及び制御部８１９を備えている。
【０１０３】
ＤＳＰ８１３、フレームメモリ８１４、表示部８１５、記録部８１６、操作系８１７、電源系８１８及び制御部８１９は、通信バスを介して、互いにデータや信号を送受信できるように接続されている。
【０１０４】
光学系８１１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００の撮像面上に結像する。固体撮像素子１００は、光学系８１１によって撮像面上に結像された入射光の受光量に応じた電気信号を画素単位で生成し、画素信号として出力する。この画素信号はＤＳＰ８１３に入力され、適宜に各種の画像処理を行って生成された画像データは、フレームメモリ８１４に記憶されたり、記録部８１６の記録媒体に記録されたり、表示部８１５に出力されたりする。
【０１０５】
表示部８１５は、液晶表示装置や有機ＥＬ(ｅｌｅｃｔｒｏ  ｌｕｍｉｎｅｓｃｅｎｃｅ)表示装置等のパネル型表示装置からなり、固体撮像素子１００によって撮像された動画や静止画、その他の情報を表示する。記録部８１６は、固体撮像素子１００によって撮像された動画や静止画を、ＤＶＤ(Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ)やＨＤ（Ｈａｒｄ  Ｄｉｓｋ）、半導体メモリ等の記録媒体に記録する。
【０１０６】
操作系８１７は、ユーザから各種の操作を受け付けるものであり、ユーザの操作に応じた操作命令を通信バスを介して各部８１３，８１４，８１５，８１６，８１８，８１９へ送信する。電源系８１８は、駆動電源となる各種の電源電圧を生成して供給対象（各部８１３，８１４，８１５，８１６，８１７，８１９）へ適宜に供給する。
【０１０７】
制御部８１９は、演算処理を行うＣＰＵや撮像装置８００の制御プログラムを記憶するＲＯＭ、ＣＰＵのワークエリアとして機能するＲＡＭ、等を備えている。制御部８１９は、ＲＡＭをワークエアリアとして利用しつつＲＯＭに記憶されている制御プログラムをＣＰＵが実行することにより、通信バスを介して各部８１３，８１４，８１５，８１６，８１７，８１８を制御する。また、制御部８１９は、不図示のタイミングジェネレータを制御して各種のタイミング信号を生成させ、各部へ供給する制御を行ったりする。
【０１０８】
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，
請求の範囲に記載された事項とその均等物まで及ぶものである。
【０１０９】
そして、本技術は、以下のような構成を取ることができる。
【０１１０】
（１）
半導体基板と、
前記半導体基板の裏面からの入射光を光電変換する光電変換部と、
前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、
前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、
前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、
前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、
を備え、
前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子。
【０１１１】
（２）
前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応する位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、前記（１）に記載の固体撮像素子。
【０１１２】
（３）
前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応しない位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、前記（１）に記載の固体撮像素子。
【０１１３】
（４）
前記制御電極は、前記光電変換部側を前記第１貫通遮光膜の側面に沿って前記半導体基板の厚み方向に延設された貫入部を有する、前記（２）又は前記（３）に記載の固体撮像素子。
【０１１４】
（５）
前記貫入部は、金属材料で形成されている、前記（４）に記載の固体撮像素子。
【０１１５】
（６）
前記第１バイパス部は、前記半導体基板の表面をエッチングして盛土状に残存させた突起部である、前記（１）〜前記（５）の何れか１つに記載の固体撮像素子。
【０１１６】
（７）
前記第１バイパス部は、前記半導体基板の表面に選択エピタキシャル成長で盛土状に積層形成した突起部である、前記（１）〜前記（５）の何れか１つに記載の固体撮像素子。
【０１１７】
（８）
前記光電変換部の表面を前記第１バイパス部の表面と略同程度の盛上げ形状とした、前記（７）に記載の固体撮像素子。
【０１１８】
（９）
前記第１バイパス部の前記第１貫通遮光膜を跨ぐ部位と前記電荷保持部との表側を覆う遮光膜を更に備える、前記（１）〜前記（８）の何れか１つに記載の固体撮像素子。
【０１１９】
（１０）
前記電荷保持部は貫通遮光膜で囲われている、前記（１）〜前記（９）の何れか１つに記載の固体撮像素子。
【０１２０】
（１１）
前記電荷保持部から転送される電荷を保持するフローティングディフュージョンと、
前記半導体基板の表裏を貫通して前記電荷保持部と前記フローティングディフュージョンの間を仕切る第２貫通遮光膜と、
前記半導体基板の表面外側に半導体材料で形成され前記第２貫通遮光膜を跨いで前記電荷保持部と前記フローティングディフュージョンとを接続する第２バイパス部と、
を更に備える、前記（１）〜前記（１）０の何れか１つに記載の固体撮像素子。
【０１２１】
（１２）
前記電荷保持部は、キャパシタである、前記（１）〜前記（１）０の何れか１つに記載の固体撮像素子。
【０１２２】
（１３）
前記電荷保持部は、フローティングディフュージョンである、前記（１）〜請求項１０の何れか１つに記載の固体撮像素子。
【０１２３】
（１４）
半導体基板に裏面からの入射光を光電変換する光電変換部を形成する工程と、
前記光電変換部が生成する電荷を一時的に保持する電荷保持部を形成する工程と、
前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜を形成する工程と、
前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部を形成する工程と、
前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御電極を形成する工程と、
を含んで構成され、
前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、固体撮像素子の製造方法。
【０１２４】
（１５）
固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路と、を備える撮像装置であって、
前記固体撮像素子は、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、
前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、撮像装置。
【符号の説明】
【０１２５】
１０…画素、１１…ＰＤ、１２…第１の転送トランジスタ、１３…第２の転送トランジスタ、１４…電荷保持部、１５…フローティングディフュージョン（ＦＤ）、１６…増幅トランジスタ、１７…選択トランジスタ、１８…リセットトランジスタ、２０…半導体基板、２０Ｆ…表面、２０Ｒ…裏面、２０ａ…平坦部、２１…配線層、２１ａ…配線、２１ｂ…層間絶縁膜、２２…遮光層、２３…平坦化層、２４…カラーフィルタ層、２５…オンチップレンズ、３２…ゲート電極、３４…画素間分離領域、３５…裏面遮光膜、３６…高誘電率材料膜、３７…貫通遮光膜、３８…バイパス部、３９…貫通遮光膜、４０…メモリーゲート、１００…固体撮像素子、１２１…画素アレイ部、１２２…垂直駆動部、１２３…カラム処理部、１２４…駆動制御部、１２５…水平駆動部、１２７…出力部、２００…固体撮像素子、２１０…画素、２１１…ＰＤ、２１２…第１の転送トランジスタ、２１４…電荷保持部、２２０…半導体基板、２２０Ｆ…表面、２３２…ゲート電極、２３２ａ…凹部、２３７…貫通遮光膜、２３８…バイパス部、３００…固体撮像素子、３１０…画素、３１１…ＰＤ、３１４…電荷保持部、３２０…半導体基板、３３２…ゲート電極、３３２ａ…貫入部、３３７…貫通遮光膜、３３８…バイパス部、４００…固体撮像素子、４１０…画素、４１１…ＰＤ、４１４…電荷保持部、４１５…フローティングディフュージョン、４２０…半導体基板、４３７…貫通遮光膜、４４０…メモリーゲート、４４１…貫通遮光膜、４４２…バイパス部、５００…固体撮像素子、５１０…画素、５１１…ＰＤ、５１４…電荷保持部、５２０…半導体基板、５２１…配線層、５２１ａ…配線、５３２…転送電極、５３８…バイパス部、５３９…貫通遮光膜、５４３…表面遮光膜、６００…固体撮像素子、６１０…画素、６１１…ＰＤ、６２０…半導体基板、６２０Ｆ…表面、６３８…バイパス部、６３９…貫通遮光膜、７００…固体撮像素子、７１０…画素、７１１…ＰＤ、７１５…フローティングディフュージョン、７３７…貫通遮光膜、７３８…バイパス部、７４４…コンタクト、７４５…配線、８００…撮像装置、８１１…光学系、８１３…ＤＳＰ、８１４…フレームメモリ、８１５…表示部、８１６…記録部、８１７…操作系、８１８…電源系、８１９…制御部、Ｈ…貫通孔、Ｈ１…内側面、ＨＳＬｎ…水平信号線、Ｒ…レジスト、ＶＳＬｍ…垂直信号線
【図１】
2018100998.tif 000003
【図２】
2018100998.tif 000004
【図３】
2018100998.tif 000005
【図４】
2018100998.tif 000006
【図５】
2018100998.tif 000007
【図６】
2018100998.tif 000008
【図７】
2018100998.tif 000009
【図８】
2018100998.tif 000010
【図９】
2018100998.tif 000011
【図１０】
2018100998.tif 000012
【図１１】
2018100998.tif 000013
【図１２】
2018100998.tif 000014
【図１３】
2018100998.tif 000015
【図１４】
2018100998.tif 000016
【図１５】
2018100998.tif 000017
【図１６】
2018100998.tif 000018
【図１７】
2018100998.tif 000019
【図１８】
2018100998.tif 000020
【図１９】
2018100998.tif 000021
【図２０】
2018100998.tif 000022
【図２１】
2018100998.tif 000023
【図２２】
2018100998.tif 000024
【国際調査報告】
2018100998.tif 000025
2018100998.tif 000026
2018100998.tif 000027
2018100998.tif 000028