(57)【要約】  撮像ユニット１は、撮像素子１０と複数の半導体素子２１〜２４が積層された素子積層体２０と、導線３１とシールド導線３３とを有する信号ケーブル３０と、を具備し、複数の半導体素子２１〜２４に切り欠きＴ２１〜Ｔ２４があり、連通した複数の切り欠きＴ２１〜Ｔ２４により、素子積層体２０の側面に光軸方向に平行な溝Ｔ２０が構成されており、半導体素子２１、２３の切り欠き面に側面電極２１Ｃ、２３Ｃが配設されており、導線３１とシールド導線３３とが、その径Ｒ３１、Ｒ３３に応じた径Ｒ２１、Ｒ２３の切り欠きＴ２１、Ｔ２３に収容されており、導線３１が側面電極２１Ｃと接合され、シールド導線３３が側面電極２３Ｃと、接合されている。
2018078766.tif 000002
【特許請求の範囲】
【請求項１】
受光面と前記受光面と対向する裏面とを有する撮像素子と、前記撮像素子の前記裏面に接合されている、複数の半導体素子が封止樹脂層を介して積層された素子積層体と、電極部を有する電気部材と、を具備し、
前記複数の半導体素子のうち、一番後側に積層された半導体素子の外周部に切り欠きがあり、切り欠き面に側面電極が配設されており、
前記電気部材が前記切り欠きに収容されており、前記電気部材の前記電極部が前記側面電極と接合されていることを特徴とする撮像ユニット。
【請求項２】
前記電気部材が、導線と、前記導線を覆う外部被覆層と、を含む単純線であり、
前記導線が、前記側面電極と接合されていることを特徴とする請求項１に記載の撮像ユニット。
【請求項３】
受光面と前記受光面と対向する裏面とを有する撮像素子と、前記撮像素子の前記裏面に接合されている、複数の半導体素子が封止樹脂層を介して積層された素子積層体と、電極部を有する電気部材と、を具備し、
前記複数の半導体素子のうち、一番後側に積層された半導体素子を含む連続して積層された複数の半導体素子の外周部に切り欠きがあり、連通した複数の切り欠きにより前記素子積層体の側面に光軸方向に平行な溝が構成されており、
少なくともいずれかの前記半導体素子の切り欠き面に側面電極が配設されており、
前記電気部材が前記溝に収容されており、前記電気部材の前記電極部が前記側面電極と接合されていることを特徴とする撮像ユニット。
【請求項４】
２つ以上の前記半導体素子の前記切り欠き面にそれぞれ前記側面電極が配設されており、
前記電気部材の２つ以上の前記電極部が、それぞれ異なる前記半導体素子の切り欠き面に設けられた前記側面電極と接合されていることを特徴とする請求項３に記載の撮像ユニット。
【請求項５】
前記電気部材がサイズの異なる複数の構成部材を含み、
前記素子積層体の前記溝が、収容されている構成部材の前記サイズに応じた、サイズの異なる複数の溝からなることを特徴とする請求項４に記載の撮像ユニット。
【請求項６】
前記電気部材が、導線と、前記導線を覆う導線被覆層と、前記導線被覆層を覆うシールド導線と、前記シールド導線を覆う外部被覆層と、を含むシールドケーブルであり、
前記導線が、先端側の半導体素子の切り欠きに収容され、その側面電極と接合されており、
前記シールド導線が、基端側の半導体素子の切り欠きに収容され、その側面電極と接合されていることを特徴とする請求項５に記載の撮像ユニット。
【請求項７】
前記電気部材が、チップ部品であることを特徴とする請求項４に記載の撮像ユニット。
【請求項８】
前記素子積層体の複数の側面に、それぞれ前記溝があり、
それぞれの前記溝に、前記電気部材が収容され、その側面電極と接合されていることを特徴とする請求項３から請求項７のいずれか１項に記載の撮像ユニット。
【請求項９】
前記素子積層体の側面に、複数の溝があり、
前記複数の溝のそれぞれに、前記電気部材が収容され、その側面電極と接合されていることを特徴とする請求項３から請求項８のいずれか１項に記載の撮像ユニット。
【請求項１０】
先端部に第１電極を有し、後端部に前記第１電極と接続されている第２電極を有する配線板と、
前記第２電極と接合されている信号ケーブルと、をさらに具備し、
前記素子積層体の側面に、第２側面電極が配設されており、
前記配線板の前記第１電極が前記第２側面電極と接合されていることを特徴とする請求項３から請求項９のいずれか１項に記載の撮像ユニット。
【請求項１１】
請求項３から請求項１０のいずれか１項に記載の撮像ユニットを有することを特徴とする内視鏡。
【請求項１２】
受光面と前記受光面と対向する裏面とを有し、複数の撮像素子を含む撮像ウエハを作製する工程と、
複数の第１半導体素子を含む第１素子ウエハおよび複数の第２半導体素子を含む第２素子ウエハを作製する素子ウエハ作製工程と、
前記第１素子ウエハに複数の第１貫通孔を所定配置で形成し、前記第２素子ウエハに複数の第２貫通孔を前記所定配置で形成する貫通孔形成工程と、
前記第１素子ウエハの前記複数の第１貫通孔のそれぞれの壁面に第１電極膜を配設し、前記第２素子ウエハの前記複数の第２貫通孔のそれぞれの壁面に第２電極膜を配設する電極膜配設工程と、
前記撮像ウエハと前記第１素子ウエハと前記第２素子ウエハとを、前記第１貫通孔と前記第２貫通孔とが重畳するように、封止樹脂層を介して積層して積層ウエハを作製する工程と、
前記積層ウエハを前記第１貫通孔の中心を通る切断線に沿って切断し、前記第１電極膜および前記第２電極膜が内面に配設されている溝が側面にある素子積層体を作製する工程と、
前記溝のサイズに応じたサイズの電気部材を前記溝に収容し、前記電気部材の２つの電極を、それぞれ前記第１電極膜または前記第２電極膜と接合する工程と、を具備することを特徴とする撮像ユニットの製造方法。
【請求項１３】
前記積層ウエハを作製する工程において、壁面に前記電極膜が配設されていない複数の第３貫通孔が前記所定配置で形成されている第３素子ウエハが、前記第１素子ウエハと前記第２素子ウエハとの間に積層されることを特徴とする請求項１２に記載の撮像ユニットの製造方法。
【請求項１４】
前記電気部材がサイズの異なる複数の構成部材を含み、
前記素子積層体の前記溝が、収容されている構成部材の前記サイズに応じた、サイズの異なる複数の溝からなることを特徴とする請求項１２または請求項１３に記載の撮像ユニットの製造方法。
【請求項１５】
前記電気部材が、導線と、前記導線を覆う導線被覆層と、前記導線被覆層を覆うシールド導線と、前記シールド導線を覆う外部被覆層と、を含むシールドケーブルであり、
前記導線が、先端側の半導体素子の切り欠きに収容され、その側面電極と接合されており、
前記シールド導線が、基端側の半導体素子の切り欠きに収容され、その側面電極と接合されていることを特徴とする請求項１４に記載の撮像ユニットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子と複数の半導体素子が積層された素子積層体と電気部材とを具備する撮像ユニット、撮像素子と素子積層体と電気部材とを具備する撮像ユニットとを具備する撮像ユニットを有する内視鏡、および、撮像素子と素子積層体と電気部材とを具備する撮像ユニットの製造方法に関する。
【背景技術】
【０００２】
内視鏡は、硬性先端部に撮像ユニットが収容された挿入部を、例えば、患者等の体内に挿入することによって体内の画像を取得する。日本国特開２００５−３３４５０９号公報には、駆動回路を構成するコンデンサ、抵抗およびＩＣ等の電子部品チップが実装された配線板が、撮像素子の裏面に接合されている撮像ユニットが開示されている。【０００３】
電子部品チップが実装された配線板を有する撮像ユニットは、光軸方向の長さが長くなる。このため、内視鏡の硬性先端部の短小化は容易ではない。【０００４】
近年、コンデンサ等の電子部品チップと同じ機能を有するプレーナ型デバイス（薄膜部品）が形成された半導体素子が開発されている。プレーナ型デバイスが形成された複数の半導体素子が積層された素子積層体を、撮像素子の裏面に接合することにより、撮像ユニットの短小化を図ることができる。【０００５】
しかし、素子積層体を用いて短小化しても、撮像ユニットは、信号を伝送する信号ケーブルとの接合部まで硬性先端部に収容する必要がある。また、素子積層体に加えて電子部品チップを実装するには配線板が必要であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３３４５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、短小の撮像ユニット、低侵襲の内視鏡、および短小の撮像ユニットの容易な製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の実施形態の撮像ユニットは、受光面と前記受光面と対向する裏面とを有する撮像素子と、前記撮像素子の前記裏面に接合されている、複数の半導体素子が封止樹脂層を介して積層された素子積層体と、電極部を有する電気部材と、を具備し、前記複数の半導体素子のうち、一番後側に積層された半導体素子の外周部に切り欠きがあり、切り欠き面に側面電極が配設されており、前記電気部材が前記切り欠きに収容されており、前記電気部材の前記電極部が前記側面電極と接合されている。【０００９】
別の実施形態の撮像ユニットは、受光面と前記受光面と対向する裏面とを有する撮像素子と、前記撮像素子の前記裏面に接合されている、複数の半導体素子が封止樹脂層を介して積層された素子積層体と、電極部を有する電気部材と、を具備し、前記複数の半導体素子のうち、一番後側に積層された半導体素子を含む連続して積層された複数の半導体素子の外周部に切り欠きがあり、連通した複数の切り欠きにより前記素子積層体の側面に光軸方向に平行な溝が構成されており、少なくともいずれかの前記半導体素子の切り欠き面に側面電極が配設されており、前記電気部材が前記溝に収容されており、前記電気部材の前記電極部が前記側面電極と接合されている。【００１０】
別の実施形態の内視鏡は撮像ユニットを具備し、前記撮像ユニットは、受光面と前記受光面と対向する裏面とを有する撮像素子と、前記撮像素子の前記裏面に接合されている、複数の半導体素子が封止樹脂層を介して積層された素子積層体と、電極部を有する電気部材と、を具備し、前記複数の半導体素子のうち、一番後側に積層された半導体素子を含む連続して積層された複数の半導体素子の外周部に切り欠きがあり、連通した複数の切り欠きにより前記素子積層体の側面に光軸方向に平行な溝が構成されており、少なくともいずれかの前記半導体素子の切り欠き面に側面電極が配設されており、前記電気部材が前記溝に収容されており、前記電気部材の前記電極部が前記側面電極と接合されている。【００１１】
別の実施形態の撮像ユニットの製造方法は、受光面と前記受光面と対向する裏面とを有し、複数の撮像素子を含む撮像ウエハを作製する工程と、複数の第１半導体素子を含む第１素子ウエハおよび複数の第２半導体素子を含む第２素子ウエハを作製する素子ウエハ作製工程と、前記第１素子ウエハに複数の第１貫通孔を所定配置で形成し、前記第２素子ウエハに複数の第２貫通孔を前記所定配置で形成する貫通孔形成工程と、前記第１素子ウエハの前記複数の第１貫通孔のそれぞれの壁面に第１電極膜を配設し、前記第２素子ウエハの前記複数の第２貫通孔のそれぞれの壁面に第２電極膜を配設する電極膜配設工程と、前記撮像ウエハと前記第１素子ウエハと前記第２素子ウエハとを、前記第１貫通孔と前記第２貫通孔とが重畳するように、封止樹脂層を介して積層して積層ウエハを作製する工程と、前記積層ウエハを前記第１貫通孔の中心を通る切断線に沿って切断し、前記第１電極膜および前記第２電極膜が内面に配設されている溝が側面にある素子積層体を作製する工程と、前記溝のサイズに応じたサイズの電気部材を前記溝に収容し、前記電気部材の２つの電極を、それぞれ前記第１電極膜または前記第２電極膜と接合する工程と、を具備する。
【発明の効果】
【００１２】
本発明によれば、短小の撮像ユニット、低侵襲の内視鏡、および短小の撮像ユニットの容易な製造方法を提供できる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態の撮像ユニットの斜視図である。
【図２】第１実施形態の撮像ユニットの図１のＩＩ-ＩＩ線に沿った断面図である。
【図３】第１実施形態の撮像ユニットの分解図である。
【図４Ａ】第１実施形態の半導体素子および信号ケーブルの分解図である。
【図４Ｂ】第１実施形態の半導体素子および信号ケーブルの分解図である。
【図４Ｃ】第１実施形態の半導体素子および信号ケーブルの分解図である。
【図４Ｄ】第１実施形態の半導体素子および信号ケーブルの分解図である。
【図５】第１実施形態の撮像ユニットの製造方法のフローチャートである。
【図６】第１実施形態の半導体ウエハの斜視図である。
【図７】第１実施形態の積層ウエハの斜視図である。
【図８Ａ】第１実施形態の変形例１の撮像ユニットの断面図である。
【図８Ｂ】第１実施形態の変形例２の撮像ユニットの断面図である。
【図９】第１実施形態の変形例３の撮像ユニットの斜視図である。
【図１０】第１実施形態の変形例３の撮像ユニットの断面図である。
【図１１Ａ】第２実施形態の撮像ユニットの断面図である。
【図１１Ｂ】第２実施形態の撮像ユニットの背面模式図である。
【図１２Ａ】第３実施形態の撮像ユニットの分解図である。
【図１２Ｂ】第３実施形態の撮像ユニットの断面図である。
【図１３】第３実施形態の変形例の撮像ユニットの斜視図である。
【図１４】第４実施形態の内視鏡の斜視図である。
【発明を実施するための形態】
【００１４】
＜第１実施形態＞
図１〜図４Ｄに示すように、本実施形態の撮像ユニット１は、撮像素子１０と素子積層体２０と電気部材である信号ケーブル３０とを具備する。
【００１５】
なお、以下の説明において、各実施形態に基づく図面は、模式的なものであり、各部分の厚さと幅との関係、夫々の部分の厚さの比率および相対角度などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、一部の構成要素、例えば、封止樹脂層の図示を省略する場合がある。
【００１６】
また、光軸方向のうち、撮像素子１０の配置されている方向（Ｚ軸値増加方向）を前側、素子積層体２０の配置されている方向（Ｚ軸値減少方向）を後側という。また、光軸直交方向のうち、Ｙ軸方向を上方向／下方向、Ｘ軸方向を左方向／右方向という。そして前後方向の寸法を「長さ」といい、左右方向の寸法を「幅」といい、上下方向の寸法を「高さ（深さ）」という。
【００１７】
平面視矩形、すなわち光軸Ｏ（Ｚ軸）に直交する方向の断面が矩形の撮像素子１０は、受光部１１が形成されている受光面１０ＳＡと受光面１０ＳＡと対向する裏面１０ＳＢと４側面とを有する略直方体平板である。撮像素子１０の受光面１０ＳＡには透明接着層１９を介してカバーガラス１５が接着されている。
【００１８】
後述するように、カバーガラス１５と撮像素子１０と素子積層体２０とは、積層ウエハ４０Ｗ（図７参照）の切断により作製される、略直方体の撮像積層体４０を構成している。
【００１９】
受光部１１は、ＣＣＤまたはＣＭＯＳ受光素子等であり、光を受光して光電変換を行うことによって電気信号を生成する。受光部１１は、図示しないが、貫通配線を介して裏面１０ＳＢの電極と接続されている。
【００２０】
素子積層体２０は、４つの半導体素子２１〜２４が、それぞれ封止樹脂層（アンダーフィル）２９を介して積層されている。封止樹脂層２９は、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂またはポリビニル樹脂等の絶縁樹脂からなる。
【００２１】
素子積層体２０は、撮像素子１０が出力する電気信号を処理し、撮像信号として出力する。半導体素子２１〜２４には、それぞれ、コンデンサ、抵抗もしくはバッファ等の電子部品機能回路、または、ノイズ除去回路もしくはアナログデジタル変換回路等の信号処理回路を構成しているプレーナ型デバイス２８が形成されている。
【００２２】
複数の半導体素子２１〜２４の厚さは、３０μｍ〜１００μｍ程度であり、後述するように異なっていてもよい。また、プレーナ型デバイス２８は、それぞれの半導体素子２１〜２４の片面だけに形成されていてもよいし、両面に形成されていてもよい。また、素子積層体２０の半導体素子の積層数は２つ以上であればよく、本実施例のように４つに限定されるものではない。
【００２３】
半導体素子２１〜２４は、それぞれ貫通配線（不図示）および高さ５μｍ〜５０μｍのバンプ２７（図４Ａ等参照）を介して互いに接続されている。素子積層体２０の前端面はバンプ２７を介して撮像素子１０の裏面１０ＳＢの電極と接続されている。撮像素子１０の裏面１０ＳＢと素子積層体２０の前端面との間にも、封止樹脂層２９Ａ（２９）が配設されている。封止樹脂層２９と封止樹脂層２９Ａとは異なる樹脂でもよい。
【００２４】
複数の半導体素子２１〜２４のそれぞれの外周部には、光軸直交方向の断面が略半円形の切り欠きＴ２１〜Ｔ２４がある。連通した複数の切り欠きＴ２１〜Ｔ２４により、素子積層体２０の側面には光軸方向に平行な溝Ｔ２０が構成されている。
【００２５】
半導体素子２１、２３の切り欠き面には、銅等の導電体からなる膜厚が１μｍ〜５μｍの側面電極２１Ｃ、２３Ｃが配設されている。側面電極２１Ｃ、２３Ｃは、それぞれ、バンプ２７、またはプレーナ型デバイス２８と接続されている。
【００２６】
溝Ｔ２０に先端部（接合部）の下半分が収容されている信号ケーブル３０は、シールドケーブルであり、サイズ（外径）の異なる複数の構成部材である、導線（芯線）３１と、導線３１を覆う導線被覆層３２と、導線被覆層３２を覆うシールド導線３３と、シールド導線３３を覆う外部被覆層３４と、を含む。導線３１とシールド導線３３とは、電気部材である信号ケーブル３０の電極部と見なすことができる。
【００２７】
図４Ａ〜図４Ｄに示す様に、外径Ｒ３１の導線３１は、断面が略半径形（径Ｒ２１）の切り欠きＴ２１に収容されている。径Ｒ３２の導線被覆層３２は、径Ｒ２２の切り欠きＴ２２に収容されている。径Ｒ３３のシールド導線３３は、径Ｒ２３の切り欠きＴ２３に収容されている。径Ｒ３４の外部被覆層３４は、径Ｒ２４の切り欠きＴ２４に収容されている。
【００２８】
信号ケーブル３０の径は（Ｒ３１＜Ｒ３２＜Ｒ３３＜Ｒ３４）である。略半円形の複数の切り欠きＴ２１〜Ｔ２４の径は、（Ｒ２１＜Ｒ２２＜Ｒ２３＜Ｒ２４）である。素子積層体２０の溝Ｔ２０は、断面の径Ｒの異なる略半円形の複数の切り欠きＴ２１〜Ｔ２４が連通して構成されている。すなわち、溝Ｔ２０のサイズは、後端面が最大で、前方に向かって階段状に小さくなっている。
【００２９】
そして、導線３１は、前側（先端側）の半導体素子２１の切り欠きＴ２１の側面電極２１Ｃと、シールド導線３３は後側（基端側）の半導体素子２３の切り欠きＴ２３の側面電極２３Ｃと、それぞれ、例えば、導電性ペーストを介して接合されている。
【００３０】
切り欠きＴ２１〜Ｔ２４の径（Ｒ２１〜Ｒ２４）は、信号ケーブル３０を構成している複数の構成部材である、導線３１、導線被覆層３２、シールド導線３３および外部被覆層３４が、内部に収容できるように、それぞれの径（Ｒ３１〜Ｒ３４）に応じて設定されている。
【００３１】
すなわち、電気部材である信号ケーブル３０の複数の構成部材は、それぞれの構成部材のサイズに応じたサイズの溝（切り欠き）に収容されている。
【００３２】
例えば、側面電極２１Ｃが形成されている切り欠きＴ２１の径Ｒ２１と導線３１の径Ｒ３１とは、（Ｒ２１≧Ｒ３１）であり、好ましくは、（１．０１×Ｒ３１＜Ｒ２１＜１．２０×Ｒ３１）である。側面電極２３Ｃが形成されている切り欠きＴ２３のサイズとシールド導線３３のサイズも同様の関係にある。上記関係にあれば、略嵌合状態となるため、所定位置への配置および接合が容易である。
【００３３】
なお、側面電極が形成されている切り欠きの径（外寸）は、厳密には、断面が半円形の側面電極の表面の寸法である。例えば、膜厚１μｍの側面電極２１Ｃが内面（切り欠き面）に形成されている半円形の切り欠きＴ２１の径Ｒ２１が５０μｍと記載されている場合、半導体素子２１に形成されている切り欠き（図６に示す素子ウエハ２１Ｗに形成された円形の貫通孔Ｈ２１）の径Ｒ２１は、５２μｍである。
【００３４】
一方、側面電極が形成されていない切り欠きＴ２２の径Ｒ２２と導線被覆層３２の径Ｒ３２とは、（Ｒ２２≧Ｒ３２）であり、好ましくは、（１．０１×Ｒ３２＜Ｒ２２＜１．５０×Ｒ３２）である。側面電極が形成されていない切り欠きのサイズが電子部品のサイズよりも十分に大きいと、後述するように積層ウエハ作製時に過剰な封止樹脂が側面電極を覆うことがない。
【００３５】
また、導線３１、導線被覆層３２およびシールド導線３３の長さは、それぞれ半導体素子２１〜２３（および封止樹脂層２９）の厚さと、と略同じに設定されている。
【００３６】
すなわち、素子積層体２０の溝Ｔ２０は、収容されている信号ケーブル３０の構成部材のサイズ（径および長さ）に応じた、異なるサイズ（径および長さ）の複数の切り欠きＴ２１〜Ｔ２４からなる。
【００３７】
撮像ユニット１は、チップ電子部品が実装された配線板に替えて、素子積層体２０を有するため短小である。
【００３８】
さらに、撮像ユニット１は、信号ケーブル３０が素子積層体２０の側面の溝Ｔ２０に収容され、電極部である導線３１およびシールド導線３３が、溝Ｔ２０の側面電極２１Ｃ、２３Ｃと接合されている。撮像ユニット１では、信号ケーブル３０と素子積層体２０との接合部が、素子積層体２０よりも後側ではないため、特に短小である
【００３９】
また、ウエハレベル積層体である素子積層体２０の光軸直交方向の外寸（高さ、幅）は、撮像素子１０の平面視サイズと同じである。すなわち、光軸直交方向の投影面に投影された素子積層体２０は、撮像素子１０の投影面内に配置されている。
【００４０】
撮像ユニット１は、信号ケーブル３０が素子積層体２０の側面に収容されている。しかし、信号ケーブル３０の径の約半分は、溝Ｔ２０の中に収容されている。このため、撮像ユニット１の光軸直交方向の外寸（高さ）は、素子積層体２０の高さに信号ケーブル３０の径の半分を加算しただけであり、細径である。
【００４１】
＜撮像ユニット１の製造方法＞
次に、図５のフローチャートに沿って、撮像ユニット１の製造方法について説明する。
【００４２】
＜ステップＳ１０＞ウエハ作製工程
ウエハ作製工程は、撮像ウエハ作製工程（Ｓ１０Ａ）と、複数の素子ウエハを作製する素子ウエハ作製工程（Ｓ１０Ｂ）と、素子ウエハに貫通孔を形成する貫通孔形成工程（Ｓ１０Ｃ）と、素子ウエハの貫通孔に電極膜を配設する電極膜配設工程（Ｓ１０Ｄ）と、を含む。
【００４３】
＜Ｓ１０Ａ：撮像ウエハ作製工程＞
シリコン等の半導体ウエハに公知の半導体製造技術を用いて、複数の撮像素子１０を有する撮像ウエハ１０Ｗ（図７参照）が作製される。それぞれの撮像素子１０は、ＣＭＯＳイメージセンサ、または、ＣＣＤからなる受光部１１と、受光部１１と接続された複数の貫通配線等を有する。貫通配線等の作製前に、撮像ウエハ１０Ｗには、受光部１１を保護するガラスウエハ１５Ｗが接着される。
【００４４】
＜Ｓ１０Ｂ：素子ウエハ作製工程＞
シリコン等の半導体ウエハに公知の半導体製造技術（例えば、ＲＩＥ）を用いて、複数の半導体素子２１〜２４を含む素子ウエハ２１Ｗ〜２４Ｗ（図６、図７参照）が作製される。半導体素子２１〜２４には、用途に応じて、それぞれプレーナ型デバイス２８が形成されている半導体素子２１〜２４は同じ大きさで、かつ、素子ウエハ２１Ｗ〜２４Ｗにおける複数の半導体素子２１〜２４の配置は同じである。
【００４５】
＜Ｓ１０Ｃ：貫通孔形成工程＞
素子ウエハ２１Ｗ〜２４Ｗに、それぞれ複数の貫通孔Ｈ２１〜Ｈ２４が、同じ所定の配置で形成される。なお、図６に示した破線は、後述するステップＳ３０における切断線ＣＬを示している。すなわち、複数の貫通孔Ｈ２１〜Ｈ２４の配置は、切断線ＣＬが貫通孔Ｈ２１〜Ｈ２４の中心を通るように、設定されている。
【００４６】
素子ウエハ２１Ｗ〜２４Ｗに形成される貫通孔の径は、後述するステップＳ４０で収容される部材（導線３１、導線被覆層３２、シールド導線３３および外部被覆層３４）の、それぞれの径（サイズ）に応じて設計されている。
【００４７】
＜Ｓ１０Ｄ：電極膜配設工程＞
図６に示す様に、素子ウエハ２１Ｗ、２３Ｗの貫通孔Ｈ２１、Ｈ２３の壁面に図示しない絶縁層（酸化シリコン層等）を介して電極膜２１Ｍ、２３Ｍが、例えば、めっき法により配設される。
【００４８】
Ｃｕ、Ａｕ、ＳｎＡｇ、またはＳｎからなる電極膜２３Ｍは、プレーナ型デバイス２８等とは再配線により接続される。
【００４９】
また、貫通孔Ｈ２３の壁面だけでなく、素子ウエハ２１Ｗ、２３Ｗの表面／裏面にも貫通孔Ｈ２１、Ｈ２３を囲むように電極膜２１Ｍ、２３Ｍと接続されたリング状の電極膜が配設されていてもよい。
【００５０】
一方、素子ウエハ２２Ｗ、２４Ｗの貫通孔には、図示しない絶縁層が形成されるが、電極膜は配設されない。
【００５１】
＜ステップＳ２０＞積層工程
図７に示す様に、ガラスウエハ１５Ｗと撮像ウエハ１０Ｗと素子ウエハ２１Ｗ〜２４Ｗとが積層され、積層ウエハ４０Ｗが作製される。同じ大きさの撮像素子１０および半導体素子２１〜２４が同じように配置されている撮像ウエハ１０Ｗと素子ウエハ２１Ｗ〜２４Ｗとが、位置合わせされ、バンプ１７、２７が接合され、ウエハ間に未硬化の液体状の樹脂が注入される。液体状の樹脂は硬化処理により固体化し、樹脂層となる。素子ウエハ２１Ｗ〜２４Ｗの位置合わせは、例えば、貫通孔Ｔ２１〜Ｔ２４の中心が一致するように行われる。
【００５２】
ガラスウエハ１５Ｗと撮像ウエハ１０Ｗとは透明接着層１９を介して接着される。なお、既に説明したように、ガラスウエハ１５Ｗと撮像ウエハ１０Ｗとは積層工程の前に接着されていてもよい。さらに、ガラスウエハ１５Ｗは積層されなくともよい。すなわち、撮像ユニット１において、カバーガラス１５は必須構成要素ではない。また、ガラスウエハ１５Ｗの前面に、複数の光学素子（例えば、レンズ、フィルタ、スペーサー）をそれぞれが含む複数の光学ウエハが積層されていてもよい。
【００５３】
また、素子ウエハ２１Ｗ〜２４Ｗが積層工程の前にバンプ２７が接合され封止樹脂層２９を介して接着され、素子積層体ウエハが作製されていてもよい。
【００５４】
ここで、素子ウエハ２１Ｗ〜２４Ｗを接着するときに、液体状の樹脂が貫通孔Ｈ２１、Ｈ２３に入り、電極膜２１Ｍ、２３Ｍの表面を覆ってしまうおそれがある。このため、貫通孔は、例えば、２段加工により、中央部よりも径が大きい部分（樹脂溜まり）を端部に形成しておくことが好ましい。
【００５５】
＜ステップＳ３０＞切断工程     
図７に示す様に、積層ウエハ４０Ｗが切断線ＣＬに沿って切断され、複数の撮像積層体４０に個片化される。切断線ＣＬは積層ウエハ４０Ｗの貫通孔Ｈ２１〜Ｈ２４の中心を通るように設計されている。このため、断面が円形の貫通孔Ｈ２１〜Ｈ２４は、切断により、撮像積層体４０の側面の半円形の切り欠きＴ２１〜Ｔ２４となる。そして、積層ウエハ４０Ｗの貫通孔Ｈ２１、Ｈ２３の壁面の電極膜２１Ｍ、２３Ｍは、切り欠きＴ２１、２３Ｃの内面（切り欠き面）に配設された側面電極２１Ｃ、２３Ｃとなる。
【００５６】
＜ステップＳ４０＞ケーブル接合工程
素子積層体２０の溝Ｔ２０のサイズに応じたサイズの電気部材である信号ケーブル３０が、溝Ｔ２０に収容され接合される。溝Ｔ２０の各部分のサイズ（径：幅および深さ、長さ）は、信号ケーブル３０の各部分のサイズ（径／接合長）よりも、例えば１％〜５０％大きく設定されている。
【００５７】
例えば、切り欠きＴ２１の径Ｒ２１と導線３１の径Ｒ３１とは、（Ｒ２１≧Ｒ３１）であり、好ましくは、（１．０１×Ｒ３１＜Ｒ２１＜１．２０×Ｒ３１）である。また、切り欠きＴ２２の径Ｒ２２と導線被覆層３２の径Ｒ３２とは、（Ｒ２２≧Ｒ３２）であり、好ましくは、（１．０１×Ｒ３２＜Ｒ２２＜１．５０×Ｒ３２）である。
【００５８】
導線３１、導線被覆層３２およびシールド導線３３の長さは、それぞれ半導体素子２１〜２３（および封止樹脂層２９）の厚さと、と略同じに設定されている。
【００５９】
そして、信号ケーブル３０の２つの電極部（導線３１およびシールド導線３３）が、それぞれ側面電極２１Ｃ、２３Ｃと、導電性ペースト（はんだ、Ａｇ）を介して接合され、撮像ユニット１が完成する。
【００６０】
本実施形態の製造方法によれば、短小の撮像ユニット１を容易に製造できる。すなわち、例えば、素子ウエハ２３Ｗに所定の径Ｒ２３の貫通孔Ｈ２３を形成する工程および貫通孔Ｈ２３の壁面に電極膜２３Ｍを配設する工程は、公知の容易な方法である。そして、積層ウエハ４０Ｗの切断により、複数の切り欠きＴ２１〜Ｔ２４からなる溝Ｔ２０に側面電極２１Ｃ、２３Ｃが配設された複数の撮像積層体４０を同時に一括して作製できる。
【００６１】
なお、積層された半導体素子は封止樹脂層により、絶縁されている。このため、側面電極が配設されている複数の半導体素子（第１素子、第２素子）は必須の構成要素であるが、側面電極が配設されていない半導体素子（第３素子）は必須の構成要素ではない。すなわち、全ての半導体素子の切り欠き面に側面電極が配設されている必要はなく、少なくともいずれかの半導体素子の側面電極が配設されていればよい。
【００６２】
すなわち、素子ウエハ作製工程では、複数の撮像素子を含む撮像ウエハと、複数の第１半導体素子を含む第１素子ウエハと複数の第２半導体素子を含む第２素子ウエハとが少なくとも作製される。貫通孔形成工程では、第１素子ウエハに、複数の第１貫通孔を所定配置で形成され、第２素子ウエハに、複数の第２貫通孔を前記所定配置で形成される。電極膜配設工程では、第１素子ウエハの複数の第１貫通孔のそれぞれの壁面に第１電極膜を配設し、第２素子ウエハの複数の第２貫通孔のそれぞれの壁面に第２電極膜を配設される。積層工程では、前記撮像ウエハと前記第１素子ウエハと前記第２素子ウエハとを、前記第１貫通孔と前記第２貫通孔とが重畳するように、封止樹脂層を介して積層され積層ウエハが作製される。切断工程では、前記積層ウエハを前記第１貫通孔の中心を通る切断線に沿って切断し、前記第１電極膜および前記第２電極膜が内面に配設されている溝が側面にある素子積層体が作製される。接合工程では、前記溝のサイズに応じたサイズの電気部材を前記溝に収容し、前記電気部材の２つの電極が、それぞれ前記第１電極膜または前記第２電極膜と接合される。
【００６３】
なお、壁面に電極膜が配設されていない複数の第３貫通孔のある第３素子ウエハが、第１素子ウエハと第２素子ウエハとの間に積層されていることが好ましい。
【００６４】
また、電気部材が３以上の電極部を有している場合には、それに対応して、３以上の側面電極を有する半導体素子が積層された素子積層体が作製される。
【００６５】
＜第１実施形態の変形例＞
第１実施形態の変形例の撮像ユニット１Ａ〜１Ｄは、撮像ユニット１と類似し同じ効果を有しているので同じ機能の構成要素には同じ符号を付し説明は省略する。
【００６６】
＜第１実施形態の変形例１＞
図８Ａに示す様に変形例１の撮像ユニット１Ａは、２つの信号ケーブル３０Ａ、３０Ｂを有する。撮像ユニット１Ａの素子積層体２０Ａには、対向する上下の側面に溝Ｔ２０Ａ、Ｔ２０Ｂがある。そして、信号ケーブル３０Ａ、３０Ｂの、それぞれの導線３１およびシールド導線３３は、それぞれの側面電極２１Ｃ１、２１Ｃ２、２３Ｃ１、２３Ｃ２と接合されている。側面電極２１Ｃ１と２１Ｃ２、２３Ｃ１と２３Ｃ２は、絶縁されている。
【００６７】
すなわち、撮像ユニット１Ａでは、素子積層体２０Ａの対向する上下の２側面に、それぞれ溝Ｔ２０Ａ、Ｔ２０Ｂが構成されており、複数の溝Ｔ２０Ａ、Ｔ２０Ｂに、それぞれの信号ケーブル３０Ａ、３０Ｂが収容され接合されている。
【００６８】
なお、撮像ユニット１Ａでは、２側面に溝Ｔ２０Ａ、Ｔ２０Ｂが形成されていたが、直交する２側面、または３側面以上に溝が形成されていてもよい。さらに、１つの側面に複数の溝が形成されていてもよい。それぞれの溝には、構成の異なる電気部材が収容されていてもよい。
【００６９】
＜第１実施形態の変形例２＞
図８Ｂに示す様に変形例２の撮像ユニット１Ｂでは、信号ケーブル３０Ａの導線３１は半導体素子２１の側面電極２１Ｃと、シールド導線３３は半導体素子２３の側面電極２３Ｃと、それぞれ接続されている。一方、信号ケーブル３０Ｂの導線３１は半導体素子２２の側面電極２２Ｃと、シールド導線３３は半導体素子２４の側面電極２４Ｃと、それぞれ接続されている。
【００７０】
すなわち、撮像ユニット１Ｂでは、素子積層体２０Ｂの２側面に、それぞれ信号ケーブル３０Ａ、３０Ｂが収容されている。そして、信号ケーブル３０Ａ、３０Ｂは、それぞれが異なる半導体素子２１〜２４の側面電極２１Ｃ〜２４Ｃと接合されている。
【００７１】
＜第１実施形態の変形例３、４＞
上述した実施形態および変形例の撮像ユニットは、全ての複数の半導体素子の外周部に切り欠きがあった。
【００７２】
これに対して、図９に示す様に変形例３の撮像ユニット１Ｃでは、積層された半導体素子２１、２２のうち、一番後側の半導体素子２２の外周部にだけ、切り欠きＴ２５がある。すなわち、切り欠きＴ２５により溝Ｔ２０が構成されている。
【００７３】
撮像ユニット１Ｃの信号ケーブル３０Ｃは、芯線３１と、芯線３１の周囲を被覆した導線被覆層３２とからなる単純線である。芯線３１は、切り欠き面、すなわち、溝Ｔ２０の内面に配設されている側面電極２２Ｃと接合されている。
【００７４】
以上の説明のように、撮像ユニット１Ｃは、受光面と前記受光面と対向する裏面とを有する撮像素子と、前記撮像素子の前記裏面に接合されている、複数の半導体素子が封止樹脂層を介して積層された素子積層体と、電極部を有する電気部材と、を具備し、前記複数の半導体素子のうち、一番後側に積層された半導体素子の外周部に切り欠きがあり、切り欠き面に側面電極が配設されており、前記電気部材が前記切り欠きに収容されており、前記電気部材の前記電極部が前記側面電極と接合されている。
【００７５】
さらに、撮像ユニット１Ｃは、前記電気部材が、導線と、前記導線を覆う外部被覆層と、を含む単純線であり、前記導線が、前記側面電極と接合されている。
【００７６】
また、図１０に示す変形例３の撮像ユニット１Ｄでは、積層された半導体素子２１、２２、２３のうち、一番後側の半導体素子２３の外周部にだけ、切り欠きＴ２６がある。すなわち、切り欠きＴ２６により溝Ｔ２０が構成されている。
【００７７】
信号ケーブル３０Ｃの芯線３１は、切り欠き面、すなわち、溝Ｔ２０の内面に配設されている側面電極２３Ｃと接合されている。一方、シールド導線３３は、半導体素子２３の後面に配設されている電極２３Ｄと接合されている。なお、シールド導線３３は撮像ユニットと接続されていなくともよい。
【００７８】
また、素子積層体の複数の半導体素子のうち、一番後側に積層された半導体素子を含む連続して積層された複数の半導体素子の外周部に切り欠きがあり、連通した複数の切り欠きにより前記素子積層体の側面に光軸方向に平行な溝が構成されており、少なくともいずれかの切り欠き面に側面電極が配設されており、電気部材が前記溝に収容されており、前記電気部材の前記電極部が前記側面電極と接合されていてもよい。
【００７９】
また、撮像素子１０の裏面１０ＳＢに接合されている素子積層体２０は、１つの半導体素子、例えば、半導体素子２３だけで構成されていてもよい。
【００８０】
＜第２実施形態＞
第２実施形態の撮像ユニット１Ｅは、撮像ユニット１等と類似し同じ効果を有しているので同じ機能の構成要素には同じ符号を付し説明は省略する。
【００８１】
撮像ユニット１Ｅでは、異なる構成の複数の電気部材（チップコンデンサ５０および２本の信号ケーブル３０Ｃ、３０Ｄ）が、素子積層体の上下の側面のそれぞれの溝に収容され接合されている。
【００８２】
すなわち、図１１Ａ、図１１Ｂに示す様に撮像ユニット１Ｅでは、チップコンデンサ５０および２本の信号ケーブル３０Ｃ、３０Ｄが、それぞれのサイズに応じたサイズの溝Ｔ２０Ａ、Ｔ２０Ｃ、Ｔ２０Ｄに収容され、それぞれの側面電極と接合されている。
【００８３】
素子積層体２０Ｃには、３本の溝Ｔ２０Ａ、Ｔ２０Ｃ、Ｔ２０Ｄがある。溝Ｔ２０Ａのサイズは、チップコンデンサ５０を収容するために、チップコンデンサ５０のサイズ（長さＬ５０、幅Ｗ５０、高さＨ５０）に応じて設計されており、その断面は略矩形である。
【００８４】
チップコンデンサ５０の２つの電極５１は、それぞれ素子積層体２０Ｃの溝Ｔ２０Ａの内面に配設されている側面電極２１Ｃ１、２３Ｃ１と接合されている。すなわち、チップコンデンサ５０の電極５１の間の長さに応じて、半導体素子２２および封止樹脂の厚さは設定されている。
【００８５】
なお、断面が略矩形の溝Ｔ２０Ａは、３枚の素子ウエハに同じ大きさの略矩形の貫通孔を形成し、切断することで作成される。すなわち、収容される電子部品がサイズの異なる複数の構成部材を含まない溝Ｔ２０Ａを構成している複数の半導体素子３１〜３３のサイズは同じでよい。
【００８６】
図１１Ｂに示すように、溝Ｔ２０Ａの半導体素子２２の切り欠きの幅Ｗ２０は、チップコンデンサ５０の幅Ｗ５０に応じて設定されており、半導体素子２１、２３の切り欠きの幅と同じである。
【００８７】
なお、図１１Ａに示す様に、撮像ユニット１Ｅでは溝Ｔ２０Ａの半導体素子２２の切り欠きの深さＤ２２Ｔは、半導体素子２１、２３の切り欠きの深さよりも大きく、両者のサイズは異なる。これは、半導体素子２１、２２、２３を積層するときに、側面電極２１Ｃ１、２３Ｃ１が封止樹脂により覆われることがないように設計されているためである。
【００８８】
また、チップコンデンサ５０の側面は、素子積層体２０Ｃの上面から突出しているが、溝Ｔ２０Ａの深さを深くしてチップコンデンサ５０を溝Ｔ２０Ａの内部に完全に収容してもよい。
【００８９】
なお、信号ケーブル３０Ｄは、信号ケーブル３０Ｃよりも径が小さいため、溝Ｔ２０Ｄは、溝Ｔ２０Ｃよりも小さい。
【００９０】
撮像ユニット１Ｅの溝に収容されるチップ部品は、チップインダクタ、ノイズフィルタ等であってもよい。
【００９１】
以上の説明のように、素子積層体の複数の側面に複数の溝が構成されており、複数の溝に、それぞれの電気部材が収容されていてもよい。
【００９２】
＜第３実施形態＞
第３実施形態の撮像ユニット１Ｆは、撮像ユニット１等と類似し同じ効果を有しているので同じ機能の構成要素には同じ符号を付し説明は省略する。
【００９３】
図１２Ａおよび図１２Ｂに示す様に、撮像ユニット１Ｆは、３本の信号ケーブル３７Ａ〜３７Ｃと、配線板３６と、を有する。配線板３６は、先端部に第１電極３６Ａ〜３６Ｃを、後端部に第１電極３６Ａ〜３６Ｃと接続されている第２電極３６Ｄ〜３６Ｆを、有する。
【００９４】
なお、素子積層体２０Ｄでは側面の溝Ｔ２０Ａに、チップインダクタ５０Ｄが収容され、チップインダクタ５０Ｄの２つの電極５１は、それぞれ素子積層体２０Ｄの溝Ｔ２０Ａの内面に配設されている側面電極２１Ｃ１、２３Ｃ１と接合されている。
【００９５】
さらに、素子積層体２０Ｄは下面に、第２側面電極２１Ｃ２、２２Ｃ２、２３Ｃ２を有する。すなわち、第２側面電極２１Ｃ２、２２Ｃ２、２３Ｃ２は、側面電極２１Ｃ１、２３Ｃ１と異なり溝の内部に配設されていない。
【００９６】
第２側面電極２１Ｃ２、２２Ｃ２、２３Ｃ２は、配線板３６の第１電極３６Ａ〜３６Ｃと接合されている。そして信号ケーブル３７Ａ〜３７Ｃは、配線板３６の第２電極３６Ｄ〜３６Ｆと接合されている。
【００９７】
すなわち、多くの信号ケーブルを接続する場合には接合領域を確保するために、素子積層体に配線板を接合し、配線板に複数の信号ケーブルが接合される。
【００９８】
ここで、配線板を素子積層体の最後面に接合する従来方法では、信号ケーブルを接合するためには、配線板を略直角に曲げる必要があった。これに対して、撮像ユニット１Ｆは配線板を平板のまま用いる。このため、複数の信号ケーブル３７Ａ〜３７Ｃを容易に収容できるだけでなく、素子積層体２０Ｄと配線板３６との接合信頼性も改善する。
【００９９】
＜第３実施形態の変形例＞
第３実施形態の変形例の撮像ユニット１Ｇは、撮像ユニット１Ｆ等と類似し同じ効果を有しているので同じ機能の構成要素には同じ符号を付し説明は省略する。
【０１００】
上述した実施形態および変形例では、素子積層体２０の光軸直交方向の外寸（高さ、幅）は、撮像素子１０の平面視サイズと同じであり、光軸直交方向の投影面に投影された素子積層体２０は、撮像素子１０の投影面内に配置されている。しかし、素子積層体２０の側面に実装した部品や信号ケーブルの先端部は、撮像素子１０の投影面には納まっていなかった。
【０１０１】
これに対して、図１３に示す様に第３実施形態の変形例の撮像ユニット１Ｇでは、素子積層体２０の側面に実装した電子部品５０Ｄ、配線板３６、および信号ケーブル３７の先端部まで含めた撮像ユニット１Ｆの構成要素が、撮像素子１０の投影面内（Ｓ１０）に配置されている。
【０１０２】
撮像ユニット１Ｇは、撮像ユニット１等よりも更に細径である。
【０１０３】
なお、撮像ユニット１〜１Ｆにおいても、撮像ユニットの構成要素が、撮像素子１０の投影面内（Ｓ１０）に配置されていれば、撮像ユニット１Ｇと同じ効果を有することは言うまでも無い。
＜第４実施形態＞
第４実施形態の内視鏡は、既に説明した撮像ユニット１、１Ａ〜１Ｇを具備する。
【０１０４】
図１４に示すように、内視鏡９は、製造が容易な小型の撮像ユニット１が先端部９Ａに収容された挿入部９Ｂと、挿入部９Ｂの基端側に配設された操作部９Ｃと、操作部９Ｃから延出するユニバーサルコード９Ｄと、を具備する。ユニバーサルコード９Ｄは、撮像ユニットの信号ケーブル３０と接続されている。
【０１０５】
内視鏡９は、短小の撮像ユニット１、１Ａ〜１Ｇを挿入部９Ｂの先端部９Ａに有するため、低侵襲で、かつ製造が容易である。なお、内視鏡９は軟性鏡であるが、硬性鏡でもよい。また、実施形態の内視鏡は、撮像ユニット１、１Ａ〜１Ｇを具備するカプセル型でもよいし、医療用内視鏡でも工業用内視鏡でもよい。
【０１０６】
本発明は、上述した実施形態および変形例に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【符号の説明】
【０１０７】
１、１Ａ〜１Ｇ・・・撮像ユニット
９・・・内視鏡
１０・・・撮像素子
１０Ｗ・・・撮像ウエハ
１１・・・受光部
１３・・・バンプ
１５・・・カバーガラス
１５Ｗ・・・ガラスウエハ
１９・・・透明接着層
２０・・・素子積層体
２１〜２４・・・半導体素子
２１Ｃ・・・側面電極
２１Ｍ・・・電極膜
２１Ｗ〜２４Ｗ・・・素子ウエハ
２７・・・バンプ
２８・・・プレーナ型デバイス
２９・・・封止樹脂
３０・・・信号ケーブル
３１・・・導線
３２・・・導線被覆層
３３・・・シールド導線
３４・・・外部被覆層
３６・・・配線板
４０・・・撮像積層体
４０Ｗ・・・積層ウエハ
５０・・・チップコンデンサ
Ｈ２１〜Ｈ２４・・・貫通孔
Ｔ２０・・・溝
Ｔ２１〜Ｔ２６・・・切り欠き
【図１】
2018078766.tif 000003
【図２】
2018078766.tif 000004
【図３】
2018078766.tif 000005
【図４Ａ】
2018078766.tif 000006
【図４Ｂ】
2018078766.tif 000007
【図４Ｃ】
2018078766.tif 000008
【図４Ｄ】
2018078766.tif 000009
【図５】
2018078766.tif 000010
【図６】
2018078766.tif 000011
【図７】
2018078766.tif 000012
【図８Ａ】
2018078766.tif 000013
【図８Ｂ】
2018078766.tif 000014
【図９】
2018078766.tif 000015
【図１０】
2018078766.tif 000016
【図１１Ａ】
2018078766.tif 000017
【図１１Ｂ】
2018078766.tif 000018
【図１２Ａ】
2018078766.tif 000019
【図１２Ｂ】
2018078766.tif 000020
【図１３】
2018078766.tif 000021
【図１４】
2018078766.tif 000022
【国際調査報告】
2018078766.tif 000023
2018078766.tif 000024
2018078766.tif 000025
2018078766.tif 000026