【事件の表示】
　平成１１年特許願第１２０６２５号「高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路」拒絶査定不服審判事件〔平成１２年１１月　７日出願公開、特開２０００−３１２１２２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年４月２７日に出願されたものであって、平成１６年５月２８日付けで拒絶査定がなされ、これに対し、同年７月１日に拒絶査定不服審判が請求されるとともに、同年７月２８日付けで手続補正が提出されたものである。
　
２．平成１６年７月２８日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１６年７月２８日付けの手続補正（以下、「本件補正」という。）を却下する。
　
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
　「【請求項１】トランジスタの入力端に一端が接続された第１のキャパシタと、前記第１のキャパシタの他端と接地間に接続されたインダクタを含むハイパスフィルタ（ＨＰＦ）型の高周波入力整合回路において、
　前記インダクタに直列に、第２のキャパシタを付加して前記インダクタのインダクタンス値を大きくし、
　前記インダクタは、前記トランジスタ，前記第１のキャパシタ及び前記第２のキャパシタが形成された半導体チップの外部に形成されたことを特徴とする高周波入力整合回路装置。」
と補正された。
　
　上記補正後の請求項１は、補正前の請求項２に対応するものと認められ、その発明を特定するために必要な事項である「インダクタ」について、「前記インダクタは、前記トランジスタ，前記第１のキャパシタ及び前記第２のキャパシタが形成された半導体チップの外部に形成された」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
　
（２）刊行物
（２−１）
　原査定の拒絶の理由に引用された特開昭５６−７３９１１号公報（以下、「刊行物１」という。）には、以下の記載が認められる。
　
　「本発明はトランジスタを用いたマイクロ波増幅器に関する。
　第１図に従来のマイクロ波増幅器を示す。インダクタンスとコンデンサの組１と２および４と５によって高域通過ろ波器からなる入力および出力整合回路３，６をそれぞれ構成する。７は増幅用電界効果トランジスタである。」（第１ページ右下欄第４〜１０行）（なお、「ろ波器」の「ろ」は、刊行物１においては、「さんずい」偏に「戸」と記載されている。）
　
　第１図には、トランジスタ７の入力端に一端が接続されたコンデンサ２と、前記コンデンサ２の他端と接地間に接続されたインダクタンス２を含む入力整合回路３が示されている。
　
　以上の記載から、刊行物１には、次の発明（以下「刊行物１発明」という。）が記載されているものと認める。
　「入力整合回路３、及び増幅用電界効果トランジスタ７から構成されるマイクロ波増幅器における高周波入力整合回路３であって、
　入力整合回路３は、インダクタンスとコンデンサの組１と２による高域通過ろ波器からなり、
　トランジスタ７の入力端に一端が接続されたコンデンサ２と、前記コンデンサの他端と接地間に接続されたインダクタンス１を含む、高周波入力整合回路３。」
　
（２−２）
　当審において新たに発見した特開昭５８−１６２１１２号公報（以下、「周知文献１」という。）には、以下の記載が認められる。
　
　「従来、マイクロ波帯の集積回路増幅器は、単体の能動素子とその外部に容量性あるいは誘導性スタブによる整合回路によって構成されていた。」（第１ページ右下欄第７〜９行）
　
　「第４図は従来の整合回路の他の例の回路図である。
　ＦＥＴ１１の入出力端２２，２５から並列インダクタインス２３，２６，次に直列キャパシタンス２４，２７の集中定数整合素子を接続した構成で、特性インピーダンス５０Ωに整合をとる回路構成する。」（第２ページ左下欄第４〜１０行）
　
　第４図には、第１のキャパシタンス２４と、前記第１のキャパシタンス２４の一端と接地間に接続されたインダクタンス２３を含むマイクロ波帯の入力整合回路の回路構成であって、前記インダクタンス２３に直列に第２のキャパシタンス２９を付加したハイパスフィルタ型の入力整合回路が示されている。
　
（２−３）
　当審において新たに発見した特開平１０−２６１９２５号公報（以下、「周知文献２」という。）には、以下の記載が認められる。
　
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施形態）図１に、本発明の第１の実施形態に係る高周波増幅器の構成を示す。高周波入力端子１１には、例えば特性インピーダンス５０Ωの伝送線路を介してＧＨｚ帯の高周波信号が入力される。高周波入力端子１１は入力整合回路１２の入力側に接続され、この入力整合回路１２の出力側は主信号路に挿入された抵抗１３を介して、初段増幅素子である第１のＦＥＴ１４（以下、増幅用ＦＥＴという）のゲートに接続される。
　
【００２５】入力整合回路１２は、例えば５０Ωのインピーダンス整合をとると同時に、高周波入力端子１１とバイパス用ＦＥＴ１８のドレインとの間を直流的に遮断するためのものであり、その出力側から見て直流的に開放されている。この入力整合回路１２は、例えば図２（ａ）（ｂ）に示すように構成されている。・・・図２（ｂ）では、入出力端子間にキャパシタＣ３が接続され、さらに出力端子と接地間にインダクタＬ２とキャパシタＣ４が直列に接続されている。
　
　
　これらの周知文献１，２等により、次のような技術（以下、「周知技術１」という。）が本願出願前に周知であったと認められる。
　「第１のキャパシタと、前記第１のキャパシタの一端と接地間に接続されたインダクタを含むハイパスフィルタ（ＨＰＦ）型の高周波入力整合回路において、
　前記インダクタに直列に、第２のキャパシタを付加した、高周波入力整合回路。」
　
　
（２−４）
　当審において新たに発見した特開平２−１１９１７４号公報（以下、「周知文献３」という。）には、以下の記載が認められる。
　
　「従来、数ＧＨｚを越える周波数帯では、キャパシタ、インダクタンス、及び伝送線路などの整合回路要素が比較的小さくなるため、高周波増幅器をこれらの整合回路要素とともに同一半導体基板に集積化することは比較的に容易であった。」（第２ページ左上欄第６〜１０行）
　
　第１図には、電界効果トランジスタ３２の入力端に一端が接続された第１のキャパシタ対５，６と、前記第１のキャパシタ対５，６の一端と接地間に接続されたワイヤ・インダクタンス８を含む高周波整合回路において、前記ワイヤ・インダクタンス８に直列に、第２のキャパシタを付加した高周波整合回路が示されている。
　
　第３図（ａ）には、整合回路を構成するインダクタンス８を、キャパシタ対５及び６、線状の電界効果トランジスタが多数並列に接続されて成る、高出力の電界効果トランジスタ３１及び３２が形成された半導体チップの外側に形成された回路が示されている。
　
　
　周知文献３等により、次のような技術（以下、「周知技術２」という。）が本願出願前に周知であったと認められる。
　「キャパシタと、インダクタを含む高周波整合回路装置において、
　前記インダクタは、トランジスタ、前記キャパシタが形成された半導体チップの外部に形成されたことを特徴とする高周波整合回路装置。」
　
　
（３）対比
　そこで、本願補正発明と刊行物１発明とを比較すると、刊行物１発明の「電界効果トランジスタ７」、「トランジスタ７の入力端に一端が接続されたコンデンサ２」、「コンデンサの他端と接地間に接続されたインダクタンス１」、「マイクロ波増幅器における入力整合回路３」は、それぞれ本願補正発明の「トランジスタ」、「トランジスタの入力端に一端が接続された第１のキャパシタ」、「第１のキャパシタの他端と接地間に接続されたインダクタ」、「ハイパスフィルタ（ＨＰＦ）型の高周波入力整合回路」及び「入力整合回路装置」に相当する。
　
　したがって、両者は、
　「トランジスタの入力端に一端が接続された第１のキャパシタと、前記第１のキャパシタの他端と接地間に接続されたインダクタを含むハイパスフィルタ（ＨＰＦ）型の高周波入力整合回路。」
である点で一致し、以下の点で相違している。
　
［相違点１］
　「インダクタ」が、本願補正発明では「前記インダクタに直列に、第２のキャパシタを付加して前記インダクタのインダクタンス値を大きくし」ているのに対して、刊行物１発明では「第２のキャパシタ」がない点。
　
［相違点２］
　「インダクタ」が、本願補正発明では「前記インダクタは、前記トランジスタ，前記第１のキャパシタ及び前記第２のキャパシタが形成された半導体チップの外部に形成された」ものであるのに対して、刊行物１発明では「半導体チップの外部に形成」することについて開示がない点。
　
　
（４）判断
［相違点１，２］について
　第１のキャパシタと、前記第１のキャパシタの一端と接地間に接続されたインダクタを含むハイパスフィルタ（ＨＰＦ）型の高周波入力整合回路において、前記インダクタに直列に、第２のキャパシタを付加することは、上記周知技術１のように周知技術であるから、刊行物１発明の高周波入力整合回路３のインダクタンスにおいて、当該周知技術１を用い、「インダクタに直列に、第２のキャパシタを付加」することは当業者が容易に想到し得たことである。
　また、その際に、「インダクタンス値を大きく」した点については、インダクタンスがＬ３のインダクタ２０３のインピーダンスは ｊωＬ３、一方、インダクタンスＬ３’のインダクタンス２０３にキャパシタンスＣ４のキャパシタ１００１を直列に付加した場合の直列インピーダンスは ｊωＬ３’＋１／jωＣ４、これらのインピーダンスを等しくするとすると Ｌ３’＝Ｌ３＋１／（ω２・Ｃ４）、であるからキャパシタを直列に付加することでインピーダンスを同一に保つのにインダクタ２０３のインダクタンスが大きくなることは明らかである。
　さらに、その際に、「前記インダクタは、前記トランジスタ，前記第１のキャパシタ及び前記第２のキャパシタが形成された半導体チップの外部に形成」することについては、キャパシタとインダクタを含む高周波整合回路装置において、インダクタを、トランジスタ、キャパシタが形成された半導体チップの外部に形成することは、上記周知技術２のように周知技術であるから、刊行物１発明に上記周知技術１を組み合わせてなる高周波入力整合回路３のインダクタンス１において、当該周知技術２を用い、「前記インダクタは、前記トランジスタ，前記第１のキャパシタ及び前記第２のキャパシタが形成された半導体チップの外部に形成された」ものとすることは、当業者が適宜実施し得た設計事項である。
　
　以上判断したとおり、本願補正発明の上記相違点１，２に係る構成はいずれも当業者が容易に想到し得たものであり、さらに上記各相違点を総合しても相当困難な格別の事項は見いだせない。また、本願補正発明の作用効果も、刊行物１発明及び周知技術１，２から当業者が予測できる範囲のものであり、格別顕著な効果は認められない。
　
　
　したがって、本願補正発明は、刊行物１発明及び周知技術１，２に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するのものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　
　
３．本願発明について
　平成１６年７月２８日付けの手続補正は上記のとおり却下されたので、本願の請求項２に係る発明（以下、「本願発明」という。）は、平成１６年５月７日付け手続補正書の特許請求の範囲の請求項２に記載された事項により特定される、以下のとおりのものである。
　
　「【請求項２】トランジスタの入力端に一端が接続された第１のキャパシタと、前記第１のキャパシタの他端と接地間に接続されたインダクタを含むハイパスフィルタ（ＨＰＦ）型の高周波入力整合回路において、
　前記インダクタに直列に、第２のキャパシタを付加して前記インダクタのインダクタンス値を大きくしたことを特徴とする高周波入力整合回路装置。」
　
（１）刊行物
　原査定の拒絶の理由に引用された刊行物１の記載事項は、前記「２．平成１６年７月２８日付けの手続補正についての補正却下の決定」の「（２）刊行物」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記「２．平成１６年７月２８日付けの手続補正についての補正却下の決定」で検討した本願補正発明から、「インダクタ」に関し、「前記インダクタは、前記トランジスタ，前記第１のキャパシタ及び前記第２のキャパシタが形成された半導体チップの外部に形成された」との限定を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．平成１６年７月２８日付けの手続補正についての補正却下の決定」の「（４）判断」に記載したとおり、刊行物１発明及び周知技術１，２に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、刊行物１発明及び周知技術１，２に基づいて、当業者が容易に発明をすることができたものである。
　
　
（３）むすび
　以上のとおり、本願発明は、刊行物１発明及び周知技術１，２に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。