【事件の表示】
　特願２００２−１８３５１３「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１６年　１月２９日出願公開、特開２００４−　３１５２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成１４年６月２４日の出願であって、平成１７年１０月２８日付けで拒絶査定がなされ、これに対して同年１２月１日に拒絶査定に対する審判請求がなされるとともに、同年１２月２７日に手続補正がなされたものである。 
　 
第２　本願発明 
　１．平成１７年１２月２７日付け手続補正（以下、「本件補正」という。）の適法性 
（１）本件補正の内容 
　本件補正は、補正前の請求項４を補正後の請求項４と補正し、補正前の請求項５を削除し、補正前の請求項６を補正後の請求項５とするとともに、補正前の請求項６が引用する請求項の項番を請求項４とし、なおかつ、明細書の【００２２】、【００２９】、【００６７】、【００６８】を補正するものであって、補正後の請求項４は以下のとおりのものである。
「【請求項４】　抵抗値制御のための第１不純物が導入されている高抵抗ポリシリコン領域と、電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域を備えた高抵抗素子、及びポリシリコン膜からなるゲート電極を備えたＭＯＳトランジスタを含む半導体装置の製造方法において、以下の工程（Ａ）から（Ｄ）を含むことを特徴とする半導体装置の製造方法。
（Ａ）半導体基板上に絶縁膜を介して、高抵抗素子の高抵抗ポリシリコン領域用の第１不純物が導入された高抵抗ポリシリコン膜を形成する工程、
（Ｂ）前記高抵抗ポリシリコン膜上に、高抵抗素子の形成領域を覆う第１マスクを形成し、前記第１マスクをマスクにして、前記高抵抗ポリシリコン膜に第３不純物を導入して低抵抗ポリシリコン膜を形成する工程、
（Ｃ）前記第１マスクを除去した後、前記高抵抗ポリシリコン膜及び前記低抵抗ポリシリコン膜をパターニングして、前記高抵抗ポリシリコン膜から高抵抗素子パターンを形成し、前記低抵抗ポリシリコン膜からゲート電極パターンを形成する工程、
（Ｄ）少なくとも前記高抵抗素子パターンの高抵抗ポリシリコン領域形成領域を覆い、前記高抵抗素子パターンの低抵抗ポリシリコン領域形成領域並びにＭＯＳトランジスタのソース及びドレイン形成領域に開口部をもつ第２マスクを形成し、前記第２マスクをマスクにして、前記低抵抗ポリシリコン領域形成領域並びに前記ソース及びドレイン形成領域に前記第１不純物と同じ導電型であって前記第１不純物よりも拡散係数が小さい第２不純物を注入する工程、を含み、
　前記工程（Ａ）における第１不純物が導入された高抵抗ポリシリコン膜を形成する工程は、ポリシリコン膜を堆積した後、イオン注入法により前記第１不純物としてリンを加速エネルギー１５〜５０ｋｅＶ、注入量１×１０13〜１×１０16／ｃｍ2程度の条件で前記ポリシリコン膜全面に注入して前記高抵抗ポリシリコン膜とする工程であり、
　前記工程（Ｄ）における第２不純物を注入する工程は、イオン注入法により、前記第２不純物としてヒ素を加速エネルギー１５〜５０ｋｅＶ、注入量１×１０14〜１×１０16／ｃｍ2程度の条件で注入する工程である。」
　
（２）補正事項の整理 
（ａ）補正事項１
　補正事項１は、以下のとおり、補正事項１−１と補正事項１−２に分けられる。
　補正事項１−１
　補正前の請求項４に、「前記工程（Ａ）における第１不純物が導入された高抵抗ポリシリコン膜を形成する工程は、ポリシリコン膜を堆積した後、イオン注入法により前記第１不純物としてリンを加速エネルギー１５〜５０ｋｅＶ、注入量１×１０13〜１×１０16／ｃｍ2程度の条件で前記ポリシリコン膜全面に注入して前記高抵抗ポリシリコン膜とする工程であり、」を追加すること。
　補正事項１−２
　補正前の請求項４に、「前記工程（Ｄ）における第２不純物を注入する工程は、イオン注入法により、前記第２不純物としてヒ素を加速エネルギー１５〜５０ｋｅＶ、注入量１×１０14〜１×１０16／ｃｍ2程度の条件で注入する工程である。」を追加すること。
（ｂ）補正事項２
　補正前の請求項５を削除すること。
（ｃ）補正事項３
　補正前の請求項６を補正後の請求項５とし、補正前の請求項６が引用する請求項４又は５を請求項４とすること。
（ｄ）補正事項４
　補正前の【００２２】、【００２９】、【００６７】、【００６８】を、補正後の【００２２】、【００２９】、【００６７】、【００６８】と補正すること。
　
（３）補正の内容の検討 
（ａ）補正事項１について 
　補正事項１−１について
　補正事項１−１についての補正は、工程（Ａ）における第１不純物が導入された高抵抗ポリシリコン膜を形成する工程において、第１不純物の導入方法を技術的に限定するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
　また、本願明細書の【００３９】には、「Ｐ型基板１上全面にポリシリコン膜を例えば１５００〜５０００Åの膜厚に堆積する。そのポリシリコン膜の全面に、イオン注入法により、例えば加速エネルギーは１５〜５０ｋｅＶ、注入量は１×１０１３〜１×１０１６／ｃｍ２程度の条件でＮ型不純物であるリン（第１不純物）を注入して高抵抗ポリシリコン膜３１を形成する（（Ａ）参照）。」と記載されているから、補正事項１−１についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　補正事項１−２について
　補正事項１−２についての補正は、工程（Ｄ）における第２不純物を注入する工程において、第２不純物の導入方法を技術的に限定するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
　また、本願明細書の【００４６】には、「イオン注入法により、フォトレジストパターン３７をマスクにして、例えば加速エネルギーは１５〜５０ｋｅＶ、注入量は１×１０１４〜１×１０１６／ｃｍ２程度の条件で、Ｎ型不純物であってリンよりも拡散係数が小さいヒ素（第２不純物）を注入する。」と記載されているから、補正事項１−２についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
（ｂ）補正事項２について
　補正事項２についての補正は、請求項の削除を目的とするものに該当する。
（ｃ）補正事項３について
　補正事項３についての補正は、請求項５を削除することに伴って、請求項の項番を繰り上げ、なおかつ、引用する請求項の項番のうち、請求項５を削除することであるから、明りょうでない記載の釈明を目的とするものに該当する。
（ｄ）補正事項４について
　補正事項４についての補正は、補正事項１ないし３についての補正をおこなうことに伴って、発明の詳細な説明を補正するものであり、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　
　したがって、補正事項１ないし４についての補正を含む本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たす。 
　
　２．本願発明について 
　本願の請求項１ないし５に係る発明は、平成１７年１２月２７日付け手続補正により補正された明細書及び図面の記載からみて、その請求項１ないし５に記載された事項により特定されるとおりのものであり、その請求項１に係る発明は、その請求項１に記載された事項により特定される以下のとおりのものである。
「【請求項１】　抵抗値制御のための第１不純物が導入されている高抵抗ポリシリコン領域と、電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域を備えた高抵抗素子を含む半導体装置において、
　前記低抵抗ポリシリコン領域には、前記高抵抗ポリシリコン領域に導入されている前記第１不純物と同じ導電型であって前記第１不純物よりも拡散係数が小さい第２不純物が導入されており、かつ、
　前記低抵抗ポリシリコン領域には前記高抵抗ポリシリコン領域と同じ濃度の前記第１不純物が導入されていることを特徴とする半導体装置。」
　
第３　刊行物発明 
　刊行物１．特開２００１−３２００１９号公報 
　原査定の拒絶の理由に引用された、本願の出願日前に日本国内で頒布された特開２００１−３２００１９号公報（以下、「刊行物１」という。）には、図１ないし３とともに以下の事項が記載されている。 
「【００１３】図１（Ａ）〜（Ｇ）は本発明の半導体装置の製造方法を示す模式的断面図である。
【００１４】まず、図１（Ａ）に示すように、半導体基板１０１内に、通常知られているイオン注入法と適当な熱処理による不純物拡散工程によって、Ｐ型の薄い不純物領域であるＰＷＥＬＬ領域１０３とＮ型の薄い不純物領域であるＮＷＥＬＬ領域１０４を形成し、いわゆるＬＯＣＯＳ法により選択的にフィールド酸化膜１０２を形成する。ここで図示しないが、必要に応じてフィールド酸化膜１０２下面に素子分離用のチャネルストップ用の比較的濃い不純物領域を設けておいてもよい。またＰＷＥＬＬ領域１０３とＮＷＥＬＬ領域１０４の一方は必ずしも必要ではないので、形成しなくても良い。
【００１５】次に図１（Ｂ）に示すように、後にＭＯＳトランジスタが形成される領域に、所定の膜厚のゲート酸化膜２０１を形成する。なお、ゲート酸化膜２０１の形成前後に、必要に応じてＭＯＳトランジスタのしきい値制御のためのイオン注入を行なってもよい。その後、全面に多結晶シリコン膜３０１をＣＶＤ法等で形成する。
【００１６】次に図１（Ｃ）に示すように、多結晶シリコン膜３０１上を選択的にフォトレジストで覆い、イオン注入法により、リン等のＮ型の不純物を比較的少量（例えば１Ｅ１４ａｔｍｓ／平方センチメートル）導入したＮ型の高抵抗領域７０５およびボロン等のＰ型の不純物を導入したＰ型の高抵抗領域７０２を形成する。
【００１７】次に図１（Ｄ）に示すように、フィールド酸化膜１０２上に位置する多結晶シリコン膜３０１上の、後に抵抗体７０７となる領域をＣＶＤ酸化膜などによるマスク酸化膜３０２で覆い、それ以外の多結晶シリコン膜３０１に固相拡散法等によりリンを導入し、配線の用途に十分な低抵抗となるような、濃い不純物濃度の多結晶シリコン膜３０４を形成する。
【００１８】次に図１（Ｅ）に示すように、マスク酸化膜３０２をフッ化水素酸溶液等で除去した後、ＭＯＳトランジスタのゲート電極３０５と、 Ｐ型多結晶シリコン抵抗体７０３及びＮ型多結晶シリコン抵抗体７０６部分を残して多結晶シリコン膜３０１をエッチング除去した後、ＮＭＯＳトランジスタ領域７０８とＮ型多結晶シリコン抵抗体７０６内の、Ｎ型の低抵抗領域７０４以外の領域をフォトレジストで覆い、イオン注入法によりリンなどのＮ型の不純物を導入する。この工程によりＮＭＯＳトランジスタ領域７０８にＮ型のソース領域５０１とＮ型のドレイン領域５０２が形成されると同時に、Ｎ型多結晶シリコン抵抗体７０６内にはＮ型の低抵抗領域７０４が形成される。・・・
【００２０】引き続き、通常のＩＣ製造工程にのっとり、中間絶縁膜８０１を形成し、所定の位置にコンタクトホール５０５を開口し、アルミニウム等からなる配線８０２を形成し、所定のパタンにエッチング除去した後、保護膜８０３を形成することにより、図１（Ｇ）に示すような半導体装置が完成する。」
「【００２５】図２は本発明によるブリーダ抵抗回路を用いたボルテージディテクタの一実施例のブロック図である。・・・
【００２７】ボルテージディテクタの基本的な回路構成要素は電流源９０３、基準電圧回路９０１、ブリーダー抵抗回路９０２、誤差増幅器９０４であり他にインバータ９０６、Ｎ型トランジスタ９０５および９０８、Ｐ型トランジスタ９０７などが付加されている。以下に簡単に動作の一部を説明をする。
【００２８】ＶＤＤが所定の解除電圧以上のときはＮ型トランジスタ９０５、９０８がＯＦＦし、Ｐ型トランジスタ９０７はＯＮとなり出力ＯＵＴにはＶＤＤが出力される。このとき誤差増幅器９０４の入力電圧は（ＲＢ＋ＲＣ）／（ＲＡ＋ＲＢ＋ＲＣ）＊ＶＤＤとなる。
【００２９】ＶＤＤが低下し検出電圧以下になると出力ＯＵＴにはＶＳＳが出力される。このときＮ型トランジスタ９０５はＯＮで、誤差増幅器９０４の入力電圧はＲＢ／（ＲＡ＋ＲＢ）＊ＶＤＤとなる。
【００３０】このように、基本的な動作は、基準電圧回路９０１で発生した基準電圧とブリーダー抵抗回路９０２で分圧された電圧とを誤差増幅器９０４で比較することにより行われる。従ってブリーダー抵抗回路９０２で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路９０２の分圧精度が悪いと誤差増幅器９０４への入力電圧がバラツキ、所定の解除あるいは検出電圧が得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりＩＣを樹脂パッケージした後も高精度の分圧が可能となるためＩＣとしての製品歩留まりが向上したり、より高精度なボルテージディテクタを製造する事が可能となる。
【００３１】図３は本発明によるブリーダ抵抗回路を用いたボルテージレギュレータの一実施例ののブロック図である。
【００３２】簡単のため単純な回路の例を示したが、実際の製品には必要に応じて機能を追加すればよい。
【００３３】ボルテージレギュレータの基本的な回路構成要素は電流源９０３、基準電圧回路９０１、ブリーダー抵抗回路９０２、誤差増幅器９０４そして電流制御トランジスタとして働くＰ型トランジスタ９１０などである。以下に簡単に動作の一部を説明をする。
【００３４】誤差増幅器９０４は、ブリーダー抵抗回路９０２によって分圧された電圧と基準電圧回路９０１で発生した基準電圧とを比較し、入力電圧ＶＩＮや温度変化の影響を受けない一定の出力電圧ＶＯＵＴを得るために必要なゲート電圧をＰ型トランジスタ９１０に供給する。ボルテージレギュレータにおいても図２で説明したボルテージディテクタの場合と同様に、基本的な動作は、基準電圧回路９０１で発生した基準電圧とブリーダー抵抗回路９０２で分圧された電圧とを誤差増幅器９０４で比較することにより行われる。従ってブリーダー抵抗回路９０２で分圧された電圧の精度がきわめて重要となる。ブリーダー抵抗回路９０２の分圧精度が悪いと誤差増幅器９０４への入力電圧がバラツキ、所定の出力電圧ＶＯＵＴが得られなくなってしまう。本発明によるブリーダー抵抗回路を用いることによりＩＣを樹脂パッケージした後も高精度の分圧が可能となるためＩＣとしての製品歩留まりが向上したり、より高精度なボルテージレギュレータを製造する事が可能となる。」
　したがって、刊行物１には、以下の発明が記載されている。 
 「多結晶シリコン膜３０１に、イオン注入法により、リン等のＮ型の不純物を比較的少量（例えば１Ｅ１４ａｔｍｓ／平方センチメートル）導入したＮ型の高抵抗領域７０５から形成されたＮ型多結晶シリコン抵抗体７０６と、Ｎ型多結晶シリコン抵抗体７０６内にリンなどのＮ型の不純物を導入したＮ型の低抵抗領域７０４を備えたＮ型多結晶シリコン抵抗体７０６を含む半導体装置。」 
　
　刊行物２．特開平９−５１０７２号公報 
　原査定の拒絶の理由に引用された、本願の出願日前に日本国内で頒布された特開平９−５１０７２号公報（以下、「刊行物２」という。）には、図２４、２８とともに、以下の事項が記載されている。 
「【００９０】また、先に述べたように、一般的に図２４にように、多結晶シリコンで形成される最小抵抗体の長さを短くすると、最小抵抗体の抵抗値ばらつきが大きくなる。これは、前述のグレインサイズの影響と同時に、図２８に示すような最小抵抗体Ｒ２０１端部に形成される、オーミックコンタクトを得るための高濃度不純物領域１０５の熱処理などによる拡散ばらつきの影響が、最小抵抗体の長さ短縮化に伴い大きくなるためである。高濃度不純物領域１０５の拡散ばらつきが大きいと、１つの最小抵抗体内の２つの高濃度不純物領域１０５間に存在する低濃度高抵抗領域１０６の長さのばらつきが大きくなるので抵抗値ばらつきが大きくなる。この拡散自体を小さくすることにより、図２４のような多結晶シリコン抵抗の長さを短くすることによって生じる抵抗値ばらつきの増大を抑えることができる。
【００９１】例えば、多結晶シリコン抵抗の一部に形成する前述の高濃度不純物をリンを用いずにヒ素を用いることで、抵抗値ばらつきを低減できる。これは、ヒ素の方が拡散係数が小さいため、熱処理などによる拡散及び拡散ばらつきが小さいことを利用している。」
　
第４　当審の判断 
　（１）対比 
　本願の請求項１に係る発明（以下、「本願発明」という。）と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。 
　（ａ）刊行物発明の「多結晶シリコン膜３０１に、イオン注入法により、リン等のＮ型の不純物を比較的少量（例えば１Ｅ１４ａｔｍｓ／平方センチメートル）導入したＮ型の高抵抗領域７０５から形成されたＮ型多結晶シリコン抵抗体７０６」は、リン等のＮ型の不純物を導入して抵抗体としており、リン等のＮ型の不純物により抵抗値を制御していることは明らかであるから、刊行物発明の「Ｎ型多結晶シリコン抵抗体７０６」のうち、「Ｎ型の低抵抗領域７０４」を除く領域は、本願発明の「抵抗値制御のための第１不純物が導入されている高抵抗ポリシリコン領域」に相当する。
　（ｂ）刊行物発明の「Ｎ型の低抵抗領域７０４」は、図１（Ｇ）及び【００２０】の記載から、アルミニウム等からなる配線８０２が接続されていることは明らかであり、さらに、図２、３及び【００２５】ないし【００３４】の記載から、刊行物発明を用いたブリーダー抵抗回路は、分圧された電圧を取り出すものであることは明らかであるから、刊行物発明の「Ｎ型の低抵抗領域７０４」は電位を取り出すために設けられたものである。
　また、刊行物発明の「Ｎ型の低抵抗領域７０４」は、「リン等のＮ型の不純物を比較的少量（例えば１Ｅ１４ａｔｍｓ／平方センチメートル）導入したＮ型の高抵抗領域７０５から形成されたＮ型多結晶シリコン抵抗体７０６」内の一部に、更に、リンなどのＮ型の不純物を導入したものであるから、「Ｎ型多結晶シリコン抵抗体７０６」のうち、「Ｎ型の低抵抗領域７０４」を除く領域よりも不純物が高濃度に導入されていることは明らかである。
　したがって、刊行物発明の「Ｎ型多結晶シリコン抵抗体７０６内にリンなどのＮ型の不純物を導入したＮ型の低抵抗領域７０４」は、本願発明の「電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域」に相当する。
　（ｃ）刊行物発明の「Ｎ型多結晶シリコン抵抗体７０６」は、本願発明の「高抵抗素子」に相当する。
　（ｄ）刊行物発明の「Ｎ型の低抵抗領域７０４」は、「リン等のＮ型の不純物を比較的少量（例えば１Ｅ１４ａｔｍｓ／平方センチメートル）導入したＮ型の高抵抗領域７０５から形成されたＮ型多結晶シリコン抵抗体７０６」内の一部に、更に、リンなどのＮ型の不純物を導入したものであるから、刊行物発明の「Ｎ型の低抵抗領域７０４」には、刊行物発明の「Ｎ型多結晶シリコン抵抗体７０６」のうち、「Ｎ型の低抵抗領域７０４」を除く領域に導入されている不純物と同じ不純物が導入されていることは明らかである。よって、刊行物発明は、本願発明の「前記低抵抗ポリシリコン領域には前記第１不純物が導入されている」構成を備えていることは明らかである。
　したがって、本願発明と刊行物発明とは、 
「抵抗値制御のための第１不純物が導入されている高抵抗ポリシリコン領域と、電位を取るために高抵抗ポリシリコン領域よりも高濃度に不純物が導入されている低抵抗ポリシリコン領域を備えた高抵抗素子を含む半導体装置において、
　前記低抵抗ポリシリコン領域には前記第１不純物が導入されていることを特徴とする半導体装置。」である点で一致し、以下の点で相違する。 
　 
　相違点 
　本願発明は、「前記低抵抗ポリシリコン領域には、前記高抵抗ポリシリコン領域に導入されている前記第１不純物と同じ導電型であって前記第１不純物よりも拡散係数が小さい第２不純物が導入されており、かつ、　前記低抵抗ポリシリコン領域には前記高抵抗ポリシリコン領域と同じ濃度の前記第１不純物が導入されている」のに対して、刊行物発明では、「Ｎ型の低抵抗領域７０４」には、「Ｎ型多結晶シリコン抵抗体７０６」全体に導入されている不純物と同じ導電型のリン等のＮ型の不純物が導入されており、「Ｎ型の低抵抗領域７０４」を形成するためのイオン注入の前に、「Ｎ型の低抵抗領域７０４」を含む「Ｎ型多結晶シリコン抵抗体７０６」全体に、リン等のＮ型の不純物が導入されているものの、「Ｎ型の低抵抗領域７０４」に導入されている不純物が、「Ｎ型多結晶シリコン抵抗体７０６」全体に導入されているリン等のＮ型の不純物よりも拡散係数が小さいものであるか否か明らかでない点。
　
　（２）判断 
　以下、相違点について検討する。 
　刊行物２には、高濃度不純物領域１０５と低濃度不純物領域１０６とからなる多結晶シリコンで形成される最小抵抗体において、高濃度不純物領域１０５の熱処理などによる拡散ばらつきの影響で抵抗値ばらつきが大きくなることを防ぐために、高濃度不純物をリンを用いずにヒ素を用いることが記載されている。そして、刊行物発明も多結晶シリコンに不純物を導入することにより抵抗体を形成しているから、刊行物２に記載されている抵抗値ばらつきの問題が生じうることは、刊行物発明においても内在する技術的課題となることは当業者には明らかである。したがって、刊行物発明において、「Ｎ型の低抵抗領域７０４」を形成するための不純物として、リンではなく、ヒ素を用いることは当業者にとって何等困難なくなしうる程度のことである。そして、刊行物発明では、「Ｎ型の低抵抗領域７０４」を形成するための不純物の導入の前に、「Ｎ型の低抵抗領域７０４」を含む「Ｎ型多結晶シリコン抵抗体７０６」全体に、リン等のＮ型の不純物を導入しているから、「Ｎ型の低抵抗領域７０４」を形成するための不純物の導入の前の時点においては、「Ｎ型の低抵抗領域７０４」を含む「Ｎ型多結晶シリコン抵抗体７０６」全体は、同じ濃度のリン等のＮ型の不純物が導入されていることも明らかである。また、「リン等のＮ型の不純物」として、刊行物１に明記されている具体的な不純物であるリンを選択することは当業者が適宜選択しうる程度のものにすぎない。
　よって、刊行物発明において、「Ｎ型の低抵抗領域７０４」を含む「Ｎ型多結晶シリコン抵抗体７０６」全体に導入されるリン等のＮ型の不純物としてリンを採用し、なおかつ、「Ｎ型の低抵抗領域７０４」を形成するための不純物としてヒ素を採用することにより、本願発明の如く、「前記低抵抗ポリシリコン領域には、前記高抵抗ポリシリコン領域に導入されている前記第１不純物と同じ導電型であって前記第１不純物よりも拡散係数が小さい第２不純物が導入されており、かつ、　前記低抵抗ポリシリコン領域には前記高抵抗ポリシリコン領域と同じ濃度の前記第１不純物が導入されている」とすることは当業者が容易になし得たものである。
　よって、本願発明は、刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　
第５　むすび 
　以上のとおりであるから、本願は、請求項２ないし５に係る発明について検討するまでもなく、拒絶されるべきものである。 
　よって、結論のとおり審決する。