(57)【要約】  第１の高調波処理回路（１６）が、半導体増幅素子（５）の入力端子における高調波のインピーダンスを調整するための第１の調整部材を含んでおり、第２の高調波処理回路（１９）が、半導体増幅素子（５）の出力端子における高調波のインピーダンスを調整するための第２の調整部材を含んでいる。これにより、第１の高調波処理回路（１６）及び第２の高調波処理回路（１９）のそれぞれに含まれているインダクタにおけるインダクタンスとキャパシタにおけるキャパシタンスとが適正な値からずれている場合でも、半導体増幅素子（５）の効率を高めることができる。
2019008751.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を増幅する半導体増幅素子と、
前記半導体増幅素子における高周波信号の入力端子と接続されており、前記半導体増幅素子における高周波信号の増幅動作に伴って、前記入力端子から出力された高調波を反射して、前記高調波を前記半導体増幅素子に戻す第１の高調波処理回路と、
前記半導体増幅素子における高周波信号の出力端子と接続されており、前記半導体増幅素子における高周波信号の増幅動作に伴って、前記出力端子から出力された高調波を反射して、前記出力端子から出力された高調波を前記半導体増幅素子に戻す第２の高調波処理回路とを備え、
前記第１の高調波処理回路は、前記入力端子における高調波のインピーダンスを調整するための第１の調整部材を含んでおり、
前記第２の高調波処理回路は、前記出力端子における高調波のインピーダンスを調整するための第２の調整部材を含んでいることを特徴とする電力増幅器。
【請求項２】
前記第１の高調波処理回路は、
前記半導体増幅素子における高周波信号の入力端子とグランドとの間に、第１のインダクタと第１のキャパシタとが並列に接続されている第１の並列共振回路であり、
前記第１の並列共振回路は、前記第１の調整部材を含んでおり、
前記第１の調整部材は、前記第１のインダクタにおけるインダクタンス及び前記第１のキャパシタにおけるキャパシタンスのそれぞれを調整するため部材であり、
前記第２の高調波処理回路は、
前記半導体増幅素子における高周波信号の出力端子とグランドとの間に、第２のインダクタと第２のキャパシタとが並列に接続されている第２の並列共振回路であり、
前記第２の並列共振回路は、前記第２の調整部材を含んでおり、
前記第２の調整部材は、前記第２のインダクタにおけるインダクタンス及び前記第２のキャパシタにおけるキャパシタンスのそれぞれを調整するため部材であることを特徴とする請求項１記載の電力増幅器。
【請求項３】
前記第１の高調波処理回路は、
基板内の第１の層に配置され、前記半導体増幅素子における高周波信号の入力端子と接続されている第１の地導体と、
前記基板内の第２の層に配置され、前記入力端子と接続されている第２の地導体と、
前記第１の調整部材として、前記基板の表面に配置されている複数の表面電極とを備え、
前記複数の表面電極の中で、前記第２の地導体と対向している表面電極が、前記第１のキャパシタに対応する容量性の伝送線路の一部となり、
前記複数の表面電極の中で、前記第２の地導体と対向している表面電極以外の表面電極が、前記第１のインダクタに対応する誘導性の伝送線路の一部となり、
ボンディングワイヤによって前記複数の表面電極の間の接続パターンを変えることで、前記第１のインダクタにおけるインダクタンス及び前記第１のキャパシタにおけるキャパシタンスのそれぞれが調整されることを特徴とする請求項２記載の電力増幅器。
【請求項４】
前記第２の高調波処理回路は、
基板内の第１の層に配置され、前記半導体増幅素子における高周波信号の出力端子と接続されている第３の地導体と、
前記基板内の第２の層に配置され、前記出力端子と接続されている第４の地導体と、
前記第２の調整部材として、前記基板の表面に配置されている複数の表面電極とを備え、
前記複数の表面電極の中で、前記第４の地導体と対向している表面電極が、前記第２のキャパシタに対応する容量性の伝送線路の一部となり、
前記複数の表面電極の中で、前記第４の地導体と対向している表面電極以外の表面電極が、前記第２のインダクタに対応する誘導性の伝送線路の一部となり、
ボンディングワイヤによって前記複数の表面電極の間の接続パターンを変えることで、前記第２のインダクタにおけるインダクタンス及び前記第２のキャパシタにおけるキャパシタンスのそれぞれが調整されることを特徴とする請求項２記載の電力増幅器。
【請求項５】
一端が入力整合回路と接続され、他端が前記半導体増幅素子における高周波信号の入力端子と接続されている第１のボンディングワイヤと、
一端が前記半導体増幅素子における高周波信号の出力端子と接続され、他端が出力整合回路と接続されている第２のボンディングワイヤと
を備えたことを特徴とする請求項１記載の電力増幅器。
【請求項６】
前記半導体増幅素子が複数並列に接続されていることを特徴とする請求項１から請求項５のうちのいずれか１項記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波信号を増幅する半導体増幅素子を備える電力増幅器に関するものである。
【背景技術】
【０００２】
無線通信装置又はレーダ装置などには、送信信号である高周波信号の電力を所望のレベルまで増幅するために、高周波信号を増幅する半導体増幅素子を備える電力増幅器が実装される。
半導体増幅素子として、例えば、高電子移動度トランジスタであるＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）、あるいは、電界効果トランジスタであるＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が使用される。【０００３】
電力増幅器の高出力化に伴って半導体増幅素子の自己発熱が増加する。半導体増幅素子の自己発熱による性能低下を軽減させるためには、電力増幅器の高効率化が求められる。
電力増幅器の高効率化を実現する手法の一つとして、半導体増幅素子のゲート端子において、高周波信号の搬送波周波数ｆ０の２倍の周波数２ｆ０を有する２次高調波のインピーダンスを制御することで、半導体増幅素子により増幅される高周波信号の波形を成形する方法が知られている。
具体的には、半導体増幅素子のゲート端子での２次高調波の負荷インピーダンスを短絡に近い負荷条件に設定する。また、半導体増幅素子のドレイン端子での２次高調波の負荷インピーダンスを短絡、もしくは、開放となる負荷条件に設定する。このように設定することで、電力増幅器が高効率で動作することが知られている。【０００４】
以下の非特許文献１には、上記のように、２次高調波の負荷インピーダンスを設定するために、半導体増幅素子のゲート端子に第１の高調波処理回路を接続し、半導体増幅素子のドレイン端子に第２の高調波処理回路を接続している電力増幅器が開示されている。
第１及び第２の高調波処理回路は、半導体増幅素子が形成されている半導体チップ上に集積されている。【０００５】
第１の高調波処理回路は、半導体増幅素子における高周波信号の増幅動作に伴って、半導体増幅素子のゲート端子から出力された２次高調波を反射して、２次高調波を半導体増幅素子に戻すことで、半導体増幅素子の効率を高める回路である。
第２の高調波処理回路は、半導体増幅素子における高周波信号の増幅動作に伴って、半導体増幅素子のドレイン端子から出力された２次高調波を反射して、２次高調波を半導体増幅素子に戻すことで、半導体増幅素子の効率を高める回路である。【０００６】
第１の高調波処理回路は、半導体増幅素子のゲート端子とグランドとの間に、第１のインダクタと第１のキャパシタとが直列に接続されている第１の直列共振回路で実現されている。
第２の高調波処理回路は、半導体増幅素子のドレイン端子とグランドとの間に、第２のインダクタと第２のキャパシタとが直列に接続されている第２の直列共振回路で実現されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Shinichi Miwa, Yoshitaka Kamo, Yoshinori Kittaka, Takashi Yamasaki, Yoshihiro Tsukahara, Toshihiko Tanii, Masaki Kohno, Seiki Goto, and Akihiro Shima, “A 67% PAE, 100 W GaN power amplifier with on-chip harmonic tuning circuits for C-band space applications,” in IEEE MTT-S Int. Microw. Symp. Dig., Jun., 2011.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の電力増幅器は以上のように構成されているので、第１及び第２のインダクタにおけるインダクタンスと、第１及び第２のキャパシタにおけるキャパシタンスとが適正に設定されていれば、半導体増幅素子の効率を高めることができる。しかし、第１及び第２のインダクタにおけるインダクタンスと、第１及び第２のキャパシタにおけるキャパシタンスとが適正な値からずれている場合、半導体増幅素子から出力された２次高調波を十分に反射することができず、半導体増幅素子の効率を高めることができないことがあるという課題があった。【０００９】
この発明は上記のような課題を解決するためになされたもので、第１及び第２の高調波処理回路に含まれているインダクタにおけるインダクタンスとキャパシタにおけるキャパシタンスとが適正な値からずれている場合でも、半導体増幅素子の効率を高めることができる電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る電力増幅器は、高周波信号を増幅する半導体増幅素子と、半導体増幅素子における高周波信号の入力端子と接続されており、半導体増幅素子における高周波信号の増幅動作に伴って、入力端子から出力された高調波を反射して、高調波を半導体増幅素子に戻す第１の高調波処理回路と、半導体増幅素子における高周波信号の出力端子と接続されており、半導体増幅素子における高周波信号の増幅動作に伴って、出力端子から出力された高調波を反射して、出力端子から出力された高調波を半導体増幅素子に戻す第２の高調波処理回路とを備え、第１の高調波処理回路が、入力端子における高調波のインピーダンスを調整するための第１の調整部材を含んでおり、第２の高調波処理回路が、出力端子における高調波のインピーダンスを調整するための第２の調整部材を含んでいるようにしたものである。
【発明の効果】
【００１１】
この発明によれば、第１の高調波処理回路が、入力端子における高調波のインピーダンスを調整するための第１の調整部材を含んでおり、第２の高調波処理回路が、出力端子における高調波のインピーダンスを調整するための第２の調整部材を含んでいるように構成したので、第１及び第２の高調波処理回路に含まれているインダクタにおけるインダクタンスとキャパシタにおけるキャパシタンスとが適正な値からずれている場合でも、半導体増幅素子の効率を高めることができる効果がある。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による電力増幅器を示す等価回路図である。
【図２】この発明の実施の形態１による電力増幅器の構成を示す断面図である。
【図３】図２に示す第１の高調波処理回路１６の構成を示す断面図である。
【図４】半導体基板４の表面を示す平面図である。
【図５】ＬＴＣＣ基板８内の第２の層８ｂを示す平面図である。
【図６】ＬＴＣＣ基板８内の第１の層８ａを示す平面図である。
【図７】図７Ａは、接続パターンＡで接続されている複数の表面電極３８を実装しているＬＴＣＣ基板８の表面８ｃを示す平面図である。図７Ｂは、接続パターンＢで接続されている複数の表面電極３８を実装しているＬＴＣＣ基板８の表面８ｃを示す平面図である。
【図８】図２に示す第２の高調波処理回路１９の構成を示す断面図である。
【図９】半導体基板４の表面を示す平面図である。
【図１０】ＬＴＣＣ基板８内の第２の層８ｂを示す平面図である。
【図１１】ＬＴＣＣ基板８内の第１の層８ａを示す平面図である。
【図１２】図１２Ａは、接続パターンＣで接続されている複数の表面電極６８を実装しているＬＴＣＣ基板８の表面８ｃを示す平面図である。図１２Ｂは、接続パターンＤで接続されている複数の表面電極６８を実装しているＬＴＣＣ基板８の表面８ｃを示す平面図である。
【図１３】半導体増幅素子５のゲート端子における２次高調波の反射位相と、半導体増幅素子５の効率の変化量との関係をシミュレートした結果を示す説明図である。
【図１４】この発明の実施の形態２による電力増幅器を示す等価回路図である。
【発明を実施するための形態】
【００１３】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
【００１４】
実施の形態１．
図１は、この発明の実施の形態１による電力増幅器を示す等価回路図であり、図２は、この発明の実施の形態１による電力増幅器の構成を示す断面図である。
図１及び図２において、信号入力端子１は、増幅対象の高周波信号を入力する端子である。
入力整合回路２は、一端が信号入力端子１と接続され、他端が第１のボンディングワイヤ３の一端と接続されており、半導体増幅素子５の入力側の整合を図る回路である。
第１のボンディングワイヤ３は、一端が入力整合回路２の他端と接続され、他端が低温同時焼成セラミックス（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ：ＬＴＣＣ）基板のパッド９と接続されている。
【００１５】
半導体基板４は、高周波信号を増幅する半導体増幅素子５が形成されている基板である。
半導体増幅素子５は、例えば、ＨＥＭＴ又はＦＥＴで実現されるが、ＧＨｚ帯の所望周波数帯域で動作する増幅素子であればよく、ＨＥＭＴ又はＦＥＴ以外のトランジスタで実現されるものであってもよい。
半導体増幅素子５のゲート端子は、半導体基板４のパッド６と接続され、半導体増幅素子５のドレイン端子は、半導体基板４のパッド７と接続され、半導体増幅素子５のソース端子は、グランドと接続されている。
半導体基板４のパッド６は、ＬＴＣＣ基板８のパッド１０と電気的に接続されている。
半導体基板４のパッド７は、ＬＴＣＣ基板８のパッド１１と電気的に接続されている。
【００１６】
ＬＴＣＣ基板８は、第１の高調波処理回路１６及び第２の高調波処理回路１９が形成されている基板である。
ＬＴＣＣ基板８のパッド９とＬＴＣＣ基板８のパッド１０とは電気的に接続されている。
ＬＴＣＣ基板８のパッド１１とＬＴＣＣ基板８のパッド１２とは電気的に接続されている。
第２のボンディングワイヤ１３は、一端がＬＴＣＣ基板８のパッド１２と接続され、他端が出力整合回路１４の一端と接続されている。
出力整合回路１４は、一端が第２のボンディングワイヤ１３の他端と接続され、他端が信号出力端子１５と接続されており、半導体増幅素子５の出力側の整合を図る回路である。
信号出力端子１５は、半導体増幅素子５により増幅された高周波信号を出力する端子である。
【００１７】
第１の高調波処理回路１６は、ＬＴＣＣ基板８に形成されており、半導体増幅素子５のゲート端子と電気的に接続されている。
第１の高調波処理回路１６は、半導体増幅素子５における高周波信号の増幅動作に伴って、ゲート端子から出力された２次高調波（高調波）を反射して、２次高調波を半導体増幅素子５に戻す回路である。
また、第１の高調波処理回路１６は、半導体増幅素子５のゲート端子における２次高調波のインピーダンスを調整するための第１の調整部材を含んでおり、ゲート端子とグランドとの間に、第１のインダクタ１７と第１のキャパシタ１８とが並列に接続されている第１の並列共振回路である。
第１の並列共振回路は、第１の調整部材を含んでおり、第１の調整部材は、第１のインダクタ１７におけるインダクタンス及び第１のキャパシタ１８におけるキャパシタンスのそれぞれを調整するため部材である。
【００１８】
第２の高調波処理回路１９は、ＬＴＣＣ基板８に形成されており、半導体増幅素子５のドレイン端子と電気的に接続されている。
第２の高調波処理回路１９は、半導体増幅素子５における高周波信号の増幅動作に伴って、ドレイン端子から出力された２次高調波を反射して、２次高調波を半導体増幅素子５に戻す回路である。
また、第２の高調波処理回路１９は、半導体増幅素子５のドレイン端子における２次高調波のインピーダンスを調整するための第２の調整部材を含んでおり、ドレイン端子とグランドとの間に、第２のインダクタ２０と第２のキャパシタ２１とが並列に接続されている第２の並列共振回路である。
第２の並列共振回路は、第２の調整部材を含んでおり、第２の調整部材は、第２のインダクタ２０におけるインダクタンス及び第２のキャパシタ２１におけるキャパシタンスのそれぞれを調整するため部材である。
【００１９】
パッド接続部２２は、パッド９とパッド１０とを電気的に接続する部材である。
パッド接続部２３は、パッド１１とパッド１２とを電気的に接続する部材である。
ヒートシンク部材２４は、図２において、半導体基板４の下側に配置されており、半導体増幅素子５から発生した熱を放熱する導電性の部材である。
ヒートシンク部材２４には、グランド２５が設けられている。
【００２０】
図３は、図２に示す第１の高調波処理回路１６の構成を示す断面図である。図３において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
第１の高調波処理回路１６は、第１の地導体３５、第２の地導体３６、複数の表面電極３８及び図７に示すボンディングワイヤ５０などを備えている。
貫通電極３１は、半導体基板４の電極パッド３２とヒートシンク部材２４とを電気的に接続するビアコンタクトである。
電極パッド３２は、貫通電極３１と電気的に接続された半導体基板４上のパッドである。
電極パッド３３は、電極パッド３２と電気的に接続されたＬＴＣＣ基板８上のパッドである。
貫通電極３４は、第１の地導体３５と電極パッド３３とを電気的に接続するビアコンタクトである。
【００２１】
第１の地導体３５は、ＬＴＣＣ基板８内の第１の層８ａに配置されている。
第２の地導体３６は、ＬＴＣＣ基板８内の第２の層８ｂに配置されている。
貫通電極３７は、第１の地導体３５と第２の地導体３６とを電気的に接続するビアコンタクトである。
表面電極３８は、ＬＴＣＣ基板８の表面８ｃに配置されている第１の調整部材である。
【００２２】
図４は、半導体基板４の表面を示す平面図である。
図５は、ＬＴＣＣ基板８内の第２の層８ｂを示す平面図である。
図６は、ＬＴＣＣ基板８内の第１の層８ａを示す平面図である。
図７は、ＬＴＣＣ基板８の表面８ｃを示す平面図である。
図７Ａと図７Ｂは、複数の表面電極３８の間の接続パターンが相違しており、以下、図７Ａに示す接続パターンを接続パターンＡと称し、図７Ｂに示す接続パターンを接続パターンＢと称する。
【００２３】
図７において、表面電極３８ａは、複数の表面電極３８の中で、第２の地導体３６と対向している表面電極であり、第１のキャパシタ１８に対応する容量性の伝送線路の一部となる。
表面電極３８ｂは、複数の表面電極３８の中で、第２の地導体３６と対向している表面電極以外の表面電極であり、第１のインダクタ１７に対応する誘導性の伝送線路の一部となる。
図７では、表面電極３８ａ及び表面電極３８ｂのそれぞれが１０個である例を示しているが、少なくとも２個以上であればよく、表面電極３８ａ及び表面電極３８ｂのそれぞれの個数が１０個に限るものではない。
ＬＴＣＣ基板８のパッド３９は、複数の表面電極３８ａの中の１つの表面電極３８ａと電気的に接続されている。
パッド接続部４０は、パッド３９とグランドとを電気的に接続する部材である。
ＬＴＣＣ基板８のパッド４１は、複数の表面電極３８ｂの中の１つの表面電極３８ｂと電気的に接続されている。
パッド接続部４２は、パッド４１とグランドとを電気的に接続する部材である。
【００２４】
図８は、図２に示す第２の高調波処理回路１９の構成を示す断面図である。図８において、図１及び図２と同一符号は同一または相当部分を示すので説明を省略する。
第２の高調波処理回路１９は、第３の地導体６５、第４の地導体６６、複数の表面電極６８及び図１２に示すボンディングワイヤ８０などを備えている。
貫通電極６１は、半導体基板４の電極パッド６２とヒートシンク部材２４とを電気的に接続するビアコンタクトである。
電極パッド６２は、貫通電極６１と電気的に接続された半導体基板４上のパッドである。
電極パッド６３は、電極パッド６２と電気的に接続されたＬＴＣＣ基板８上のパッドである。
貫通電極６４は、第３の地導体６５と電極パッド６３とを電気的に接続するビアコンタクトである。
【００２５】
第３の地導体６５は、ＬＴＣＣ基板８内の第１の層８ａに配置されている。
第４の地導体６６は、ＬＴＣＣ基板８内の第２の層８ｂに配置されている。
貫通電極６７は、第３の地導体６５と第４の地導体６６とを電気的に接続するビアコンタクトである。
表面電極６８は、ＬＴＣＣ基板８の表面８ｃに配置されている第２の調整部材である。
【００２６】
図９は、半導体基板４の表面を示す平面図である。
図１０は、ＬＴＣＣ基板８内の第２の層８ｂを示す平面図である。
図１１は、ＬＴＣＣ基板８内の第１の層８ａを示す平面図である。
図１２は、ＬＴＣＣ基板８の表面８ｃを示す平面図である。
図１２Ａと図１２Ｂは、複数の表面電極６８の間の接続パターンが相違しており、以下、図１２Ａに示す接続パターンを接続パターンＣと称し、図１２Ｂに示す接続パターンを接続パターンＤと称する。
【００２７】
図１２において、表面電極６８ａは、複数の表面電極６８の中で、第４の地導体６６と対向している表面電極以外の表面電極であり、第２のインダクタ２０に対応する誘導性の伝送線路の一部となる。
表面電極６８ｂは、複数の表面電極６８の中で、第４の地導体６６と対向している表面電極であり、第２のキャパシタ２１に対応する容量性の伝送線路の一部となる。
図１２では、表面電極６８ａ及び表面電極６８ｂのそれぞれが１０個である例を示しているが、少なくとも２個以上であればよく、表面電極６８ａ及び表面電極６８ｂのそれぞれの個数が１０個に限るものではない。
ＬＴＣＣ基板８のパッド６９は、複数の表面電極６８ａの中の１つの表面電極６８ａと電気的に接続されている。
パッド接続部７０は、パッド６９とグランドとを電気的に接続する部材である。
ＬＴＣＣ基板８のパッド７１は、複数の表面電極６８ｂの中の１つの表面電極６８ｂと電気的に接続されている。
パッド接続部７２は、パッド７１とグランドとを電気的に接続する部材である。
【００２８】
次に動作について説明する。
信号入力端子１から増幅対象の高周波信号が入力されると、高周波信号は、入力整合回路２及び第１のボンディングワイヤ３を通じて、半導体増幅素子５のゲート端子に到達する。
ここでは、説明の便宜上、高周波信号の搬送波周波数がｆ０であるとする。
【００２９】
半導体増幅素子５は、ゲート端子に到達した高周波信号を増幅し、ドレイン端子から増幅後の高周波信号を出力する。
半導体増幅素子５のドレイン端子から出力された増幅後の高周波信号は、第２のボンディングワイヤ１３、出力整合回路１４及び信号出力端子１５を通じて、外部に出力される。
【００３０】
電力増幅器の高出力化を実現するには、上述したように、電力増幅器の高効率化が求められる。
電力増幅器の高効率化を実現する手法の一つとして、半導体増幅素子５のゲート端子において、高周波信号の搬送波周波数ｆ０の２倍の周波数２ｆ０を有する２次高調波のインピーダンスを制御することで、半導体増幅素子５により増幅される高周波信号の波形を整形する方法が知られている。
具体的には、半導体増幅素子５のゲート端子での２次高調波の負荷インピーダンスを短絡に近い負荷条件に設定する。また、半導体増幅素子５のドレイン端子での２次高調波の負荷インピーダンスを短絡、もしくは、開放となる負荷条件に設定する。このように設定することで、電力増幅器が高効率で動作することが知られている。
【００３１】
この実施の形態１では、２次高調波の負荷インピーダンスを設定するために、半導体増幅素子５のゲート端子に第１の高調波処理回路１６を接続し、半導体増幅素子５のドレイン端子に第２の高調波処理回路１９を接続している。
第１の高調波処理回路１６及び第２の高調波処理回路１９のそれぞれは、半導体基板４と異なるＬＴＣＣ基板８に形成されている。
なお、第１の高調波処理回路１６と第２の高調波処理回路１９とは、図２に示すように、ＬＴＣＣ基板８の内部において、互いに電気的に干渉しない程度に離れて配置されている。
【００３２】
第１の高調波処理回路１６は、半導体増幅素子５における高周波信号の増幅動作に伴って、ゲート端子から出力された２次高調波を反射して、２次高調波を半導体増幅素子５に戻すことで、半導体増幅素子５の効率を高める回路である。
第２の高調波処理回路１９は、半導体増幅素子５における高周波信号の増幅動作に伴って、ドレイン端子から出力された２次高調波を反射して、２次高調波を半導体増幅素子５に戻すことで、半導体増幅素子５の効率を高める回路である。
【００３３】
第１の高調波処理回路１６は、半導体増幅素子５のゲート端子とグランドとの間に、第１のインダクタ１７と第１のキャパシタ１８とが並列に接続されている第１の並列共振回路で実現されている。
第１の高調波処理回路１６は、図３及び図７に示すように、第１の地導体３５、第２の地導体３６、複数の表面電極３８及びボンディングワイヤ５０などを備えている。
ここで、複数の表面電極３８の中の表面電極３８ａは、例えば、マイクロストリップ線路で実現され、第２の地導体３６と対向している位置に配置されている。
また、複数の表面電極３８の中の表面電極３８ｂは、例えば、マイクロストリップ線路で実現され、第１の地導体３５と対向している位置に配置されている。
【００３４】
ＬＴＣＣ基板８の表面８ｃに配置されている表面電極３８ｂと、ＬＴＣＣ基板８内の第１の層８ａに配置されている第１の地導体３５との間隔は、ｄ１である。
このため、表面電極３８ｂは、間隔ｄ１及びＬＴＣＣ基板８の比誘電率Ｅｒで決定される特性インピーダンスＺｂを有する伝送線路の一部となる。
また、ＬＴＣＣ基板８の表面８ｃに配置されている表面電極３８ａと、ＬＴＣＣ基板８内の第２の層８ｂに配置されている第２の地導体３６との間隔は、ｄ２である。
このため、表面電極３８ａは、間隔ｄ２及びＬＴＣＣ基板８の比誘電率Ｅｒで決定される特性インピーダンスＺａを有する伝送線路の一部となる。
間隔ｄ１＞間隔ｄ２であるため、表面電極３８ｂは、誘導性の伝送線路の一部となり、表面電極３８ａは、容量性の伝送線路の一部となる。
【００３５】
図７Ａに示す接続パターンＡでは、４つの表面電極３８ａが、３つのボンディングワイヤ５０によって、ＬＴＣＣ基板８のパッド３９と電気的に接続されているので、第２の地導体３６、４つの表面電極３８ａ及び３つのボンディングワイヤ５０等が、第１のキャパシタ１８に対応する容量性の伝送線路となる。
また、図７Ａに示す接続パターンＡでは、２つの表面電極３８ｂが、１つのボンディングワイヤ５０によって、ＬＴＣＣ基板８のパッド４１と電気的に接続されているので、第１の地導体３５、２つの表面電極３８ｂ及び１つのボンディングワイヤ５０等が、第１のインダクタ１７に対応する誘導性の伝送線路となる。
【００３６】
図７Ａに示す接続パターンＡでは、４つの表面電極３８ａが、３つのボンディングワイヤ５０によって、ＬＴＣＣ基板８のパッド３９と電気的に接続されている例を示している。
しかし、これは一例に過ぎず、表面電極３８ａに対するボンディングワイヤ５０の接続形態を変更することで、第１のキャパシタ１８に対応する容量性の伝送線路のキャパシタンスを調整することができる。
また、図７Ａに示す接続パターンＡでは、２つの表面電極３８ｂが、１つのボンディングワイヤ５０によって、ＬＴＣＣ基板８のパッド４１と電気的に接続されている例を示している。
しかし、これは一例に過ぎず、表面電極３８ｂに対するボンディングワイヤ５０の接続形態を変更することで、第１のインダクタ１７に対応する誘導性の伝送線路のインダクタンスを調整することができる。
【００３７】
例えば、図７Ｂに示す接続パターンＢでは、５つの表面電極３８ａが、４つのボンディングワイヤ５０によって、ＬＴＣＣ基板８のパッド３９と電気的に接続されているので、第２の地導体３６、５つの表面電極３８ａ及び４つのボンディングワイヤ５０等が、第１のキャパシタ１８に対応する容量性の伝送線路となる。
また、図７Ｂに示す接続パターンＢでは、４つの表面電極３８ｂが、３つのボンディングワイヤ５０によって、ＬＴＣＣ基板８のパッド４１と電気的に接続されているので、第１の地導体３５、４つの表面電極３８ｂ及び３つのボンディングワイヤ５０等が、第１のインダクタ１７に対応する誘導性の伝送線路となる。
これにより、表面電極３８ａに対するボンディングワイヤ５０の接続形態と、表面電極３８ｂに対するボンディングワイヤ５０の接続形態とを変更することで、第１の高調波処理回路１６である第１の並列共振回路の共振周波数を調整することができる。
第１の高調波処理回路１６における２次高調波の反射が高まるように、共振周波数を調整することで、半導体増幅素子５の効率を高めることができる。
【００３８】
第２の高調波処理回路１９は、半導体増幅素子５のドレイン端子とグランドとの間に、第２のインダクタ２０と第２のキャパシタ２１とが並列に接続されている第２の並列共振回路で実現されている。
第２の高調波処理回路１９は、図８及び図１２に示すように、第３の地導体６５、第４の地導体６６、複数の表面電極６８及びボンディングワイヤ８０などを備えている。
ここで、複数の表面電極６８の中の表面電極６８ａは、例えば、マイクロストリップ線路で実現され、第３の地導体６５と対向している位置に配置されている。
また、複数の表面電極６８の中の表面電極３６ｂは、例えば、マイクロストリップ線路で実現され、第４の地導体６６と対向している位置に配置されている。
【００３９】
ＬＴＣＣ基板８の表面８ｃに配置されている表面電極６８ａと、ＬＴＣＣ基板８内の第１の層８ａに配置されている第３の地導体６５との間隔は、ｄ１である。
このため、表面電極６８ａは、間隔ｄ１及びＬＴＣＣ基板８の比誘電率Ｅｒで決定される特性インピーダンスＺａ’を有する伝送線路の一部となる。
また、ＬＴＣＣ基板８の表面８ｃに配置されている表面電極６８ｂと、ＬＴＣＣ基板８内の第２の層８ｂに配置されている第４の地導体６６との間隔は、ｄ２である。
このため、表面電極６８ｂは、間隔ｄ２及びＬＴＣＣ基板８の比誘電率Ｅｒで決定される特性インピーダンスＺｂ’を有する伝送線路の一部となる。
間隔ｄ１＞間隔ｄ２であるため、表面電極６８ａは、誘導性の伝送線路の一部となり、表面電極６８ｂは、容量性の伝送線路の一部となる。
【００４０】
図１２Ａに示す接続パターンＣでは、２つの表面電極６８ａが、１つのボンディングワイヤ８０によって、ＬＴＣＣ基板８のパッド６９と電気的に接続されているので、第３の地導体６５、２つの表面電極６８ａ及び１つのボンディングワイヤ８０等が、第２のインダクタ２０に対応する誘導性の伝送線路となる。
また、図１２Ａに示す接続パターンＣでは、４つの表面電極６８ｂが、３つのボンディングワイヤ８０によって、ＬＴＣＣ基板８のパッド７１と電気的に接続されているので、第４の地導体６６、４つの表面電極６８ｂ及び３つのボンディングワイヤ８０等が、第２のキャパシタ２１に対応する容量性の伝送線路となる。
【００４１】
図１２Ａに示す接続パターンＣでは、２つの表面電極６８ａが、１つのボンディングワイヤ８０によって、ＬＴＣＣ基板８のパッド６９と電気的に接続されている例を示している。
しかし、これは一例に過ぎず、表面電極６８ａに対するボンディングワイヤ８０の接続形態を変更することで、第２のインダクタ２０に対応する誘導性の伝送線路のインダクタンスを調整することができる。
また、図１２Ａに示す接続パターンＣでは、４つの表面電極６８ｂが、３つのボンディングワイヤ８０によって、ＬＴＣＣ基板８のパッド７１と電気的に接続されている例を示している。
しかし、これは一例に過ぎず、表面電極６８ｂに対するボンディングワイヤ８０の接続形態を変更することで、第２のキャパシタ２１に対応する容量性の伝送線路のキャパシタンスを調整することができる。
【００４２】
例えば、図１２Ｂに示す接続パターンＤでは、４つの表面電極６８ａが、３つのボンディングワイヤ８０によって、ＬＴＣＣ基板８のパッド６９と電気的に接続されているので、第３の地導体６５、４つの表面電極６８ａ及び３つのボンディングワイヤ８０等が、第２のインダクタ２０に対応する誘導性の伝送線路となる。
また、図１２Ｂに示す接続パターンＤでは、５つの表面電極６８ｂが、４つのボンディングワイヤ８０によって、ＬＴＣＣ基板８のパッド７１と電気的に接続されているので、第４の地導体６６、４つの表面電極６８ｂ及び４つのボンディングワイヤ８０等が、第２のキャパシタ２１に対応する容量性の伝送線路となる。
これにより、表面電極６８ａに対するボンディングワイヤ８０の接続形態と、表面電極６８ｂに対するボンディングワイヤ８０の接続形態とを変更することで、第２の高調波処理回路１９である第２の並列共振回路の共振周波数を調整することができる。
第２の高調波処理回路１９における２次高調波の反射が高まるように、共振周波数を調整することで、半導体増幅素子５の効率を高めることができる。
【００４３】
ここで、図１３は、半導体増幅素子５のゲート端子における２次高調波の反射位相と、半導体増幅素子５の効率の変化量との関係をシミュレートした結果を示す説明図である。
図１３の例では、２次高調波の反射位相が１８０度のときに、半導体増幅素子５の効率が最高になり、２次高調波の反射位相が１５０度のときに、半導体増幅素子５の効率が最低になることを示している。
２次高調波の反射位相が１８０度のときは、効率の変化量が０［ｐｔ］、２次高調波の反射位相が１５０度のときは、効率の変化量が−２０［ｐｔ］である。
効率の変化量の単位であるｐｔは、百分率の差分を示すポイントである。
【００４４】
半導体増幅素子５の入力側には、入力整合回路２及び第１のボンディングワイヤ３が接続されており、第１のボンディングワイヤ３のワイヤ長のばらつきによっては、２次高調波の反射位相が変化する。
図１３では、最高効率に対応する２次高調波の反射位相が約３０度変化することがある例を示している。
この実施の形態１では、２次高調波の反射位相に応じて、第１の高調波処理回路１６に含まれている第１のインダクタ１７におけるインダクタンス及び第１のキャパシタ１８におけるキャパシタンスのそれぞれを調整することができる。このため、第１の高調波処理回路１６における２次高調波の反射を高めて、半導体増幅素子５の効率を高めることができる。
【００４５】
以上で明らかなように、この実施の形態１によれば、第１の高調波処理回路１６が、半導体増幅素子５の入力端子における高調波のインピーダンスを調整するための第１の調整部材を含んでおり、第２の高調波処理回路１９が、半導体増幅素子５の出力端子における高調波のインピーダンスを調整するための第２の調整部材を含んでいるように構成したので、第１の高調波処理回路１６及び第２の高調波処理回路１９のそれぞれに含まれているインダクタにおけるインダクタンスとキャパシタにおけるキャパシタンスとが適正な値からずれている場合でも、半導体増幅素子５の効率を高めることができる効果を奏する。
【００４６】
この実施の形態１によれば、一端が入力整合回路２の他端と接続され、他端がＬＴＣＣ基板８のパッド９と接続されている第１のボンディングワイヤ３と、一端がＬＴＣＣ基板８のパッド１２と接続され、他端が出力整合回路１４の一端と接続されている第２のボンディングワイヤ１３とを備えるように構成している。
これにより、第１の調整部材及び第２の調整部材によって、半導体増幅素子５の入力端子及び出力端子における高調波のインピーダンスが調整された上で、さらに、特性インピーダンスのばらつきの影響を軽減することができる。
具体的には、例えば、ＬＴＣＣ基板８の製造時に、ＬＴＣＣ基板８の基板厚にばらつきが生じることで、誘導性の伝送線路における特性インピーダンス及び容量性の伝送線路における特性インピーダンスのそれぞれにばらつきが生じても、第１のボンディングワイヤ３の長さ及び第２のボンディングワイヤ１３の長さを調整することで、特性インピーダンスのばらつきの影響を軽減することができる。
【００４７】
この実施の形態１では、第１の高調波処理回路１６及び第２の高調波処理回路１９がＬＴＣＣ基板８に実装されている例を示しているが、第１の高調波処理回路１６及び第２の高調波処理回路１９がＬＴＣＣ基板８以外の基板に実装されているものであってもよい。
【００４８】
実施の形態２．
上記実施の形態１では、電力増幅器が、１つの半導体増幅素子５を備えている例を示している。
この実施の形態２では、電力増幅器が、複数の半導体増幅素子５を備えている例を説明する。
【００４９】
図１４は、この発明の実施の形態２による電力増幅器を示す等価回路図である。図１４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
図１４の電力増幅器は、複数の半導体増幅素子５が並列に接続されており、複数の半導体増幅素子５がマルチセルトランジスタを構成している。例えば、複数の半導体増幅素子５は、等間隔に配置されている。
図１４の例では、電力増幅器が、１つの第１の高調波処理回路１６及び１つの第２の高調波処理回路１９を備えているが、これに限るものではない。
例えば、各々の半導体増幅素子５のゲート端子に、第１の高調波処理回路１６がそれぞれ接続され、各々の半導体増幅素子５のドレイン端子に、第２の高調波処理回路１９がそれぞれ接続されていてもよい。
【００５０】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００５１】
この発明は、高周波信号を増幅する半導体増幅素子を備える電力増幅器に適している。
【符号の説明】
【００５２】
１  信号入力端子、２  入力整合回路、３  第１のボンディングワイヤ、４  半導体基板、５  半導体増幅素子、６，７  半導体基板のパッド、８  ＬＴＣＣ基板、８ａ  ＬＴＣＣ基板内の第１の層、８ｂ  ＬＴＣＣ基板内の第２の層、８ｃ  ＬＴＣＣ基板の表面、９，１０，１１，１２  ＬＴＣＣ基板のパッド、１３  第２のボンディングワイヤ、１４  出力整合回路、１５  信号出力端子、１６  第１の高調波処理回路、１７  第１のインダクタ、１８  第１のキャパシタ、１９  第２の高調波処理回路、２０  第２のインダクタ、２１  第２のキャパシタ、２２，２３  パッド接続部、２４  ヒートシンク部材、２５  グランド、３１  貫通電極、３２，３３  電極パッド、３４  貫通電極、３５  第１の地導体、３６  第２の地導体、３７  貫通電極、３８，３８ａ，３８ｂ  表面電極（第１の調整部材）、３９，４１  ＬＴＣＣ基板のパッド、４０，４２  パッド接続部、５０  ボンディングワイヤ、６１  貫通電極、６２，６３  電極パッド、６４  貫通電極、６５  第３の地導体、６６  第４の地導体、６７  貫通電極、６８，６８ａ，６８ｂ  表面電極（第２の調整部材）、６９，７１  ＬＴＣＣ基板のパッド、７０，７２  パッド接続部、８０  ボンディングワイヤ。
【図１】
2019008751.tif 000003
【図２】
2019008751.tif 000004
【図３】
2019008751.tif 000005
【図４】
2019008751.tif 000006
【図５】
2019008751.tif 000007
【図６】
2019008751.tif 000008
【図７】
2019008751.tif 000009
【図８】
2019008751.tif 000010
【図９】
2019008751.tif 000011
【図１０】
2019008751.tif 000012
【図１１】
2019008751.tif 000013
【図１２】
2019008751.tif 000014
【図１３】
2019008751.tif 000015
【図１４】
2019008751.tif 000016
【手続補正書】
【提出日】平成30年4月5日(2018.4.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この発明に係る電力増幅器は、半導体基板に形成され、高周波信号を増幅する半導体増幅素子と、低温同時焼成セラミックス基板に形成され、半導体増幅素子における高周波信号の入力端子とグランドとの間に並列に接続される第１のインダクタと第１のキャパシタとを有する第１の並列共振回路を具備し、半導体増幅素子における高周波信号の増幅動作に伴って、入力端子から出力された高調波を反射して、高調波を半導体増幅素子に戻す第１の高調波処理回路と、半導体増幅素子における高周波信号の出力端子と接続されており、半導体増幅素子における高周波信号の増幅動作に伴って、出力端子から出力された高調波を反射して、出力端子から出力された高調波を半導体増幅素子に戻す第２の高調波処理回路とを備え、第１の高調波処理回路が、入力端子における高調波のインピーダンスを調整するための第１の調整部材を含み、第２の高調波処理回路が、出力端子における高調波のインピーダンスを調整するための第２の調整部材を含み、低温同時焼成セラミックス基板は、第１の層と当該第１の層より低温同時焼成セラミックス基板の表面側に位置する第２の層を含む複数の層にて構成され、第１の層に配置され、入力端子と接続される第１の地導体と、第２の層に配置され、入力端子と接続される第２の地導体と、低温同時焼成セラミックス基板の表面に第２の地導体と対向して配置され、第１のキャパシタに対応する容量性の伝送線路の一部となり、第1の調整部材として機能する複数の表面電極と、低温同時焼成セラミックス基板の表面に第２の地導体と対向せずに配置され、第１のインダクタに対応する誘導性の伝送線路の一部となり、第1の調整部材として機能する複数の表面電極と、第１のキャパシタに対応する複数の表面電極を選択的に接続するボンディングワイヤと、第１のインダクタに対応する複数の表面電極を選択的に接続するボンディングワイヤと、を備えたものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
この発明によれば、第１の高調波処理回路が、入力端子における高調波のインピーダンスを調整するための第１の調整部材を含み、第２の高調波処理回路が、出力端子における高調波のインピーダンスを調整するための第２の調整部材を含む構成にしたので、第１及び第２の高調波処理回路に含まれているインダクタにおけるインダクタンスとキャパシタにおけるキャパシタンスとが適正な値からずれている場合でも、半導体増幅素子の効率を高めることができ、半導体増幅素子が形成される半導体基板とは異なる低温同時焼成セラミックス基板に第１の高調波処理回路が形成させたことにより、第１の高調波処理回路の小型化及び低損失化が図れ、第１の高調波処理回路を構成する第１の並列共振回路における第１のキャパシタ及び第１のインダクタともに、低温同時焼成セラミックス基板の表面に配置される、第１の調整部材として機能する複数の表面電極を有し、かつ、第１のキャパシタに対応する複数の表面電極を選択的に接続するボンディングワイヤと、第１のインダクタに対応する複数の表面電極を選択的に接続するボンディングワイヤを備えたことにより、第１の高調波処理回路を構成する第１の並列共振回路の共振周波数を調整でき、半導体増幅素子の効率を高めることができるという効果がある。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板に形成され、高周波信号を増幅する半導体増幅素子と、
低温同時焼成セラミックス基板に形成され、前記半導体増幅素子における高周波信号の入力端子とグランドとの間に並列に接続される第１のインダクタと第１のキャパシタとを有する第１の並列共振回路を具備し、前記半導体増幅素子における高周波信号の増幅動作に伴って、前記入力端子から出力された高調波を反射して、前記高調波を前記半導体増幅素子に戻す第１の高調波処理回路と、
前記半導体増幅素子における高周波信号の出力端子と接続されており、前記半導体増幅素子における高周波信号の増幅動作に伴って、前記出力端子から出力された高調波を反射して、前記出力端子から出力された高調波を前記半導体増幅素子に戻す第２の高調波処理回路とを備え、
前記第１の高調波処理回路は、前記入力端子における高調波のインピーダンスを調整するための第１の調整部材を含み、
前記第２の高調波処理回路は、前記出力端子における高調波のインピーダンスを調整するための第２の調整部材を含み、
前記低温同時焼成セラミックス基板は、第１の層と当該第１の層より前記低温同時焼成セラミックス基板の表面側に位置する第２の層を含む複数の層にて構成され、
前記第１の層に配置され、前記入力端子と接続される第１の地導体と、
前記第２の層に配置され、前記入力端子と接続される第２の地導体と、
前記低温同時焼成セラミックス基板の表面に前記第２の地導体と対向して配置され、前記第１のキャパシタに対応する容量性の伝送線路の一部となり、前記第１の調整部材として機能する複数の表面電極と、
前記低温同時焼成セラミックス基板の表面に前記第２の地導体と対向せずに配置され、前記第１のインダクタに対応する誘導性の伝送線路の一部となり、前記第１の調整部材として機能する複数の表面電極と、
前記第１のキャパシタに対応する複数の表面電極を選択的に接続するボンディングワイヤと、
前記第１のインダクタに対応する複数の表面電極を選択的に接続するボンディングワイヤと、
を備えた電力増幅器。
【請求項２】
半導体基板に形成され、高周波信号を増幅する半導体増幅素子と、
前記半導体増幅素子における高周波信号の入力端子と接続されており、前記半導体増幅素子における高周波信号の増幅動作に伴って、前記入力端子から出力された高調波を反射して、前記高調波を前記半導体増幅素子に戻す第１の高調波処理回路と、
低温同時焼成セラミックス基板に形成され、前記半導体増幅素子における高周波信号の出力端子とグランドとの間に並列に接続される第２のインダクタと第２のキャパシタとを有する第２の並列共振回路を具備し、前記半導体増幅素子における高周波信号の増幅動作に伴って、前記出力端子から出力された高調波を反射して、前記出力端子から出力された高調波を前記半導体増幅素子に戻す第２の高調波処理回路とを備え、
前記第１の高調波処理回路は、前記入力端子における高調波のインピーダンスを調整するための第１の調整部材を含み、
前記第２の高調波処理回路は、前記出力端子における高調波のインピーダンスを調整するための第２の調整部材を含み、
前記低温同時焼成セラミックス基板は、第１の層と当該第１の層より前記低温同時焼成セラミックス基板の表面側に位置する第２の層を含む複数の層にて構成され、
前記第１の層に配置され、前記出力端子と接続される第３の地導体と、
前記第２の層に配置され、前記出力端子と接続される第４の地導体と、
前記低温同時焼成セラミックス基板の表面に前記第４の地導体と対向して配置され、前記第２のキャパシタに対応する容量性の伝送線路の一部となり、前記第２の調整部材として機能する複数の表面電極と、
前記低温同時焼成セラミックス基板の表面に前記第４の地導体と対向せずに配置され、前記第２のインダクタに対応する誘導性の伝送線路の一部となり、前記第２の調整部材として機能する複数の表面電極と、
前記第２のキャパシタに対応する複数の表面電極を選択的に接続するボンディングワイヤと、
前記第２のインダクタに対応する複数の表面電極を選択的に接続するボンディングワイヤと、
を備えた電力増幅器。
【請求項３】
一端が入力整合回路と接続され、他端が前記半導体増幅素子における高周波信号の入力端子と接続されている第１のボンディングワイヤと、
一端が前記半導体増幅素子における高周波信号の出力端子と接続され、他端が出力整合回路と接続されている第２のボンディングワイヤと
を備えたことを特徴とする請求項１又は請求項２記載の電力増幅器。
【請求項４】
前記半導体増幅素子が複数並列に接続されていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の電力増幅器。
【国際調査報告】
2019008751.tif 000017
2019008751.tif 000018
2019008751.tif 000019
2019008751.tif 000020