【手続補正書】
【提出日】平成31年4月17日(2019.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アナログデジタルコンバータ（ＡＤＣ）であって、
閾値電圧を受信するように構成されるコンパレータと、
前記コンパレータに結合され、入力電圧と基準電圧のセットとの一方を受信するように構成される、エレメンタリコンデンサのセットと、
前記コンパレータに結合され、１次電圧と２次電圧との一方を受信するように構成される、Ｍ個のオフセットコンデンサのセットであって、Ｍが整数であり、前記１次電圧と前記２次電圧との差が温度に伴って線形に変化する、前記Ｍ個のオフセットコンデンサのセットと、
を含む、ＡＤＣ。
【請求項２】
請求項１に記載のＡＤＣであって、
前記基準電圧のセットが、正の基準電圧と負の基準電圧とを含む、ＡＤＣ。
【請求項３】
請求項１に記載のＡＤＣであって、
前記１次電圧が温度の上昇に伴って線形に増大し、前記２次電圧が温度の低下に伴って線形に減少する、ＡＤＣ。
【請求項４】
請求項１に記載のＡＤＣであって、
前記コンパレータが、
前記閾値電圧を受信するように構成される非反転端子と、
前記エレメンタリコンデンサのセットと前記Ｍ個のオフセットコンデンサのセットとに結合される反転端子と、
を含む、ＡＤＣ。
【請求項５】
請求項１に記載のＡＤＣであって、
前記ＡＤＣがトリム位相のセットにおいて動作するように構成され、前記トリム位相のセットの各トリム位相がサンプリングモードと変換モードとを含み、前記トリム位相のセットが、
前記ＡＤＣが第１のトリム位相において第１のデジタルコードを生成するように構成される、前記第１のトリム位相と、
前記ＡＤＣが第２のトリム位相において第２のデジタルコードを生成するように構成される、前記第２のトリム位相と、
前記ＡＤＣが第３のトリム位相において第３のデジタルコードを生成するように構成される、前記第３のトリム位相と、
前記ＡＤＣが第４のトリム位相において第４のデジタルコードを生成するように構成される、前記第４のトリム位相と、
を含む、ＡＤＣ。
【請求項６】
請求項５に記載のＡＤＣであって、
前記第１のトリム位相と前記第２のトリム位相とが第１の温度において生じ、前記第３のトリム位相と前記第４のトリム位相とが第２の温度において生じる、ＡＤＣ。
【請求項７】
請求項５に記載のＡＤＣであって、
前記トリム位相のセットの各トリム位相において、
前記エレメンタリコンデンサのセットが前記サンプリングモードにおいて前記入力電圧に結合され、
前記エレメンタリコンデンサのセットが前記変換モードにおいて前記正の基準電圧と前記負の基準電圧との一方に結合される、ＡＤＣ。
【請求項８】
請求項５に記載のＡＤＣであって、
前記第１のトリム位相において、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードと前記変換モードとの両方において前記１次電圧に結合される、ＡＤＣ。
【請求項９】
請求項５に記載のＡＤＣであって、
前記第２のトリム位相において、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合される、ＡＤＣ。
【請求項１０】
請求項９に記載のＡＤＣであって、
前記第２のトリム位相の後に、前記Ｍ個のオフセットコンデンサのセットに提供される前記２次電圧が、前記第１のデジタルコードが前記第２のデジタルコードに等しくなるように改変される、ＡＤＣ。
【請求項１１】
請求項５に記載のＡＤＣであって、
前記第３のトリム位相において、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードと前記変換モードとの両方において前記１次電圧に結合される、ＡＤＣ。
【請求項１２】
請求項５に記載のＡＤＣであって、
前記第４のトリム位相において、前記第３のデジタルコードが正である場合に、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードにおいて前記２次電圧に、前記変換モードにおいて前記１次電圧に結合され、前記第３のデジタルコードが負である場合に、前記Ｍ個のオフセットコンデンサのセットが、前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合される、ＡＤＣ。
【請求項１３】
請求項１２に記載のＡＤＣであって、
前記第４のトリム位相の後に、前記第４のデジタルコードが或る定義された値に等しくなるように、前記Ｍ個のオフセットコンデンサのセットのＮ個のオフセットコンデンサが接地端子に結合され、Ｎが整数である、ＡＤＣ。
【請求項１４】
オフセットドリフトを補償する方法であって、
アナログデジタルコンバータ（ＡＤＣ）をトリム位相のセットにおいて動作させることであって、前記トリム位相のセットの各トリム位相がサンプリングモードと変換モードとを含む、前記動作させることを含み、
各トリム位相が、
前記サンプリングモードで入力電圧を前記ＡＤＣにおけるエレメンタリコンデンサのセットに提供することと、
前記変換モードで基準電圧のセットを前記ＡＤＣにおける前記エレメンタリコンデンサのセットに提供することと、
１次電圧と２次電圧との一方を前記ＡＤＣにおけるＭ個のオフセットコンデンサのセットに提供することであって、Ｍが整数であり、前記１次電圧と前記２次電圧との差が温度に伴って線形に変化する、前記提供することと、
を更に含む、方法。
【請求項１５】
請求項１４に記載の方法であって、
前記基準電圧のセットが正の基準電圧と負の基準電圧とを含み、
前記１次電圧が温度の上昇に伴って線形に増大し、前記２次電圧が温度の低下に伴って線形に減少する、方法。
【請求項１６】
請求項１４に記載の方法であって、
前記トリム位相のセットが、第１の温度で生じる第１のトリム位相及び第２のトリム位相と、第２の温度で生じる第３のトリム位相及び第４のトリム位相とを更に含む、方法。
【請求項１７】
請求項１６に記載の方法であって、
前記第１のトリム位相において第１のデジタルコードを生成することと、
前記第２のトリム位相において第２のデジタルコードを生成することと、
前記第３のトリム位相において第３のデジタルコードを生成することと、
前記第４のトリム位相において第４のデジタルコードを生成することと、
を更に含む、方法。
【請求項１８】
請求項１７に記載の方法であって、
前記第１のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードと前記変換モードとの両方において前記１次電圧に結合することと、
前記第２のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合することと、
前記第１のデジタルコードが前記第２のデジタルコードに等しくなるように、前記第２のトリム位相において、前記Ｍ個のオフセットコンデンサのセットに提供される前記２次電圧を改変することと、
を更に含む、方法。
【請求項１９】
請求項１７に記載の方法であって、
前記第３のトリム位相において、前記サンプリングモードと前記変換モードとの両方において、前記Ｍ個のオフセットコンデンサのセットを前記１次電圧に結合することと、
前記第３のデジタルコードが正である場合に、前記第４のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードにおいて前記２次電圧に、前記変換モードにおいて前記１次電圧に結合することと、
前記第３のデジタルコードが負である場合に、前記第４のトリム位相において、前記Ｍ個のオフセットコンデンサのセットを前記サンプリングモードにおいて前記１次電圧に、前記変換モードにおいて前記２次電圧に結合することと、
前記第４のデジタルコードが或る定義された値に等しくなるように、前記Ｍ個のコンデンサのセットのＮ個のコンデンサを接地端子に結合することであって、Ｎが整数である、前記結合することと、
を更に含む、方法。
【請求項２０】
コンピューティングデバイスであって、
処理ユニットと、
前記処理ユニットに結合されるメモリモジュールと、
前記処理ユニットと前記メモリモジュールとに結合され、アナログデジタルコンバータ（ＡＤＣ）を含む論理ユニットであって、前記ＡＤＣが、
閾値電圧を受信するように構成されるコンパレータと、
前記コンパレータに結合され、入力電圧と基準電圧のセットとの一方を受信するように構成される、エレメンタリコンデンサのセットと、
前記コンパレータに結合され、１次電圧と２次電圧との一方を受信するように構成されるＭ個のオフセットコンデンサのセットであって、Ｍが整数であり、前記１次電圧と前記２次電圧との差が温度に伴って線形に変化する、前記Ｍ個のオフセットコンデンサのセットと、
を含む、前記論理ユニットと、
を含む、コンピューティングデバイス。