【事件の表示】
　平成１０年特許願第１２５５１２号「情報処理装置及び画像形成装置」拒絶査定不服審判事件〔平成１１年１１月３０日出願公開、特開平１１−３２７９１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明 
　本願は、平成１０年５月８日の出願であって、平成１７年９月１日付けで拒絶理由通知がなされ、同年１１月４日付けで手続補正がなされたが、同年１１月２８日付けで拒絶査定がなされ、これに対し、平成１８年１月５日に審判請求がなされるとともに、同年１月３１日付けで手続補正がなされ、当審より平成２０年４月３０日付けで前記平成１８年１月３１日付けの手続補正を却下すると共に拒絶理由通知がなされ、これに対し、同年７月１日に手続補正がなされたものである。
　そして、特許請求の範囲の請求項２に係る発明（以下、「本願発明」という。）は、平成２０年７月１日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項２に記載された以下のとおりのものと認める。
　
「外部記憶媒体に保持された更新プログラムをダウンロード可能とし、前記外部記憶媒体に保持された更新プログラム又は動作プログラム格納手段に格納された動作プログラムにより装置全体の動作を管理する制御手段を備えた情報処理装置であって、
　前記制御手段は、前記外部記憶媒体の更新プログラムからブートするか前記動作プログラム格納手段の前記動作プログラムからブートするかを選択するブートデバイス選択手段によるユーザの入力指示として、特定スイッチがユーザにより操作されて前記外部記憶媒体に格納された更新プログラムが読み出されブートする場合及び前記動作プログラム格納手段に格納された動作プログラムが読み出されてブートする場合、ブートデバイス選択信号を前記ブートデバイス選択手段に対して出力し、
　前記ブートデバイス選択手段は特定スイッチがユーザにより操作されて前記制御手段からブートデバイス選択信号を入力したとき、前記外部記憶媒体に保持された更新プログラムの書込み対象となる前記動作プログラム格納手段とは異なるユーザ固有データを格納するユーザデータ記憶手段への書込みを禁止する信号を出力することを特徴とする情報処理装置。」
　
２．引用文献 
　当審より通知された拒絶理由に引用された、本願出願の日前の平成５年６月１１日に頒布された刊行物である、特開平５−１４３３１５号公報（以下、「引用文献」という。）には、図面とともに、以下の事項が記載されている。（注：下線は、便宜上当審で付与したもの。）
　
（ア）「【０００３】
【発明が解決しようとする課題】しかしながら、上記従来の
電子機器
【０００４】そこで、この発明は、ファームウェアの更新を容易に行うことのできるファームウェアのバージョンアップ方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため、この発明は、本体側に設けられた制御手段が実行するファームウェアのバージョンアップ方法において、前記本体側に、ファームウェアを記憶する読み書き可能な記憶手段を設けると共に、
バージョンアップされたファームウェア
　
（イ）「【０００９】同図において、システムは、
中央処理装置（以下、ＣＰＵという）
装置本体
メモリカード
【００１０】チップセレクト回路３０は図示しない
外部からの制御信号に基づいて
【００１１】ここで例えば、出力端子２０ａ、２０ｃが選択された場合は、ファームウェアの更新時のアドレスマッピングが施され、出力端子２０ｂ、２０ｄが選択された場合は、ファームウェアの更新時以外の時のアドレスマッピングが施されるようになっている。
【００１２】
不揮発性メモリ
ファームウェアを記憶
【００１３】・・・（中略）・・・
【００１４】メモリカード８０は、図２（ａ）に示すように、ＣＰＵ１０が実行すべき所定の処理内容を記述したファームウェアマシンコードが記憶される
ファームウェア領域
不揮発性メモリ５０へ転送させるための転送用プログラムが記述されているＩＰＬ
ＩＰＬ領域
ユーザ領域（アプリケーション領域）８３として使用
　
（ウ）「【００１７】次に上記システムの概略動作を説明する。
【００１８】ＣＰＵ１０はアドレスデコーダ回路２０にアドレス信号を送出する。アドレスデコーダ回路２０はＣＰＵ１０からのアドレス信号に基づいて
チップセレクト信号を発生
外部からの制御信号に基づいてアドレスデコーダ回路２０の出力端子を選択
【００１９】これにより、チップセレクト回路３０によって選択された出力端子からのチップセレクト信号に基づく不揮発性メモリ５０の領域に、アクセスすることができる。一方、チップセレクト回路４０によって選択された出力端子からのチップセレクト信号に基づくメモリカード８０の領域に、インタフェース６０を介してアクセスすることができる。
【００２０】ファームウェアの
更新時には、不揮発性メモリ５０に対してはライト（書き込み）動作
更新時以外では、不揮発性メモリ５０に対してはリード動作
　・・・（中略）・・・
【００２７】なおこの実施例では、不揮発性メモリ５０及びメモリカード８０に対するアドレスは、１６進法表現で、更新時には図３に示すように、また更新時以外の時には図４に示すように、それぞれアドレスマッピングされるようになっている。
【００２８】すなわち、
更新時には
ＩＰＬ領域８２は先頭アドレス「Ｅ００００」〜最終アドレス「ＦＦＦＦＦ」
【００２９】一方
更新時以外の時には、不揮発性メモリ５０は、図４（ａ）に示すように先頭アドレス「Ｅ００００」〜最終アドレス「ＦＦＦＦＦ」
【００３０】次に、ＩＰＬの処理手順を説明する。
【００３１】ここに、以下に説明する「  」内の値は１６進法表現された値である。
【００３２】図５に示すように、
ＣＰＵ１０は、スタートアドレス「ＦＦＦＦ０」で指定される内容に従って、メモリカード８０内のプログラム先頭アドレス（この例では「Ｅ００００」）にジャンプ
　
（エ）「【図１】」には、外部からの制御信号がチップセレクト回路に対して入力されることが記載されている。
　
（オ）「【図３】（ｂ）」には、ファームウエア更新時に、メモリカードに新ファームウェアコードとＩＰＬとが保持されるとともに、メモリカードのＩＰＬの先頭アドレスが「Ｅ００００」にマッピングされていることが記載されている。
　
（カ）「【図４】（ａ）」には、通常時に、不揮発性メモリのファームウエアマシンコードの先頭アドレスが「Ｅ００００」にマッピングされていることが記載されている。
　
　（ア）の段落【０００３】における記載「上記従来の電子機器においては」、（イ）の段落【０００９】における記載「同図において、システムは、中央処理装置（以下、ＣＰＵという）１０、アドレスデコーダ回路２０、チップセレクト回路３０、４０、不揮発性メモリ５０、インタフェース６０とを有して構成された装置本体７０と、装置本体７０に着脱可能なメモリカード８０とを具えている。」、（イ）の段落【００１２】における記載「不揮発性メモリ５０は、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ、バックアップＲＡＭなどのメモリであり、ファームウェアを記憶する。」、及び（イ）の段落【００１４】における記載「メモリカード８０は、図２（ａ）に示すように、ＣＰＵ１０が実行すべき所定の処理内容を記述したファームウェアマシンコードが記憶されるファームウェア領域８１と、そのマシンコードを不揮発性メモリ５０へ転送させるための転送用プログラムが記述されているＩＰＬ（Initial Program Loder ）が記憶されるＩＰＬ領域８２とから構成されている。」、（オ）の「【図３】（ｂ）」に関する説明「メモリカードに新ファームウェアコードとＩＰＬとが保持される」こと、そして、前記電子機器の備えるＣＰＵがファームウェアにより装置全体の動作を管理することは当業者にとって自明であることからすると、
　引用文献には、着脱可能なメモリカードにＩＰＬと新ファームウェアマシンコードを記憶（すなわち保持）し、前記保持された新ファームウェアコードを本体側に備えた不揮発性メモリに転送可能とする電子機器であって、前記メモリカードに記憶（すなわち保持）された新ファームウェアコードを不揮発性メモリに転送し書き込むＩＰＬ又は不揮発性メモリに記憶（すなわち格納）されたファームウェアにより装置全体の動作を管理するＣＰＵを備えた電子機器が記載されていると解される。
　
　そして、（ウ）の段落【００２８】における記載「更新時には、不揮発性メモリ５０は、図３（ａ）に示すように先頭アドレス「４００００」〜最終アドレス「５ＦＦＦＦ」に、これに対し、メモリカード８０においては、図３（ｂ）に示すように、ファームウェア領域８１は先頭アドレス「Ｃ００００」〜最終アドレス「ＤＦＦＦＦ」に、またＩＰＬ領域８２は先頭アドレス「Ｅ００００」〜最終アドレス「ＦＦＦＦＦ」に、それぞれアドレスマッピングされるようになっている。」及び段落【００２９】における記載「一方更新時以外の時には、不揮発性メモリ５０は、図４（ａ）に示すように先頭アドレス「Ｅ００００」〜最終アドレス「ＦＦＦＦＦ」に、これに対し、メモリカード８０のユーザ領域８３は、図４（ｂ）に示すように先頭アドレス「４００００」〜最終アドレス「７ＦＦＦＦ」にアドレスマッピングされるようになっている」、及び（オ）における「【図３】（ｂ）」の説明、並びに（カ）における「【図４】（ａ）」の説明からすると、
　前記電子機器において、ファームウェア更新時（すなわち、メモリカードに保持された新ファームウェアコードを不揮発性メモリに転送するとき）には、メモリカードのＩＰＬ領域が先頭アドレス「Ｅ００００」〜最終アドレス「ＦＦＦＦＦ」にマッピング（すなわち、ＩＰＬの先頭アドレスが「Ｅ００００」にマッピング）され、他方通常時（すなわち、不揮発性メモリに格納されたファームウェアで制御されるとき）には、不揮発性メモリのファームウエアマシンコードが先頭アドレス「Ｅ００００」〜最終アドレス「ＦＦＦＦＦ」にマッピング（すなわち、ファームウエアの先頭アドレスが「Ｅ００００」にマッピング）されていると解される。
　そして、（ウ）の段落【００３２】における記載「ＣＰＵ１０は、スタートアドレス「ＦＦＦＦ０」で指定される内容に従って、メモリカード８０内のプログラム先頭アドレス（この例では「Ｅ００００」）にジャンプする。」を勘案すると、
　電子機器のＣＰＵはスタート時（すなわち、ブート時）にアドレス「ＦＦＦＦ０」に指定されたプログラム先頭アドレス（「Ｅ００００」）にジャンプすることで、該指定されたアドレス「Ｅ００００」に記憶されたプログラムが読み出されて実行する（すなわち、ブートする）と解されることから、
　前記電子機器ＣＰＵは、ファームウェア更新時（すなわち、メモリカードに保持された新ファームウェアコードを不揮発性メモリに転送し書き込むとき）には、そのプログラム先頭アドレスが「Ｅ００００」にマッピングされている、メモリカードに保持されたＩＰＬが読み出されて実行し（すなわち、ブートし）、他方通常時（すなわち、不揮発性メモリに格納されたファームウェアで制御されるとき）には、そのプログラム先頭アドレスが「Ｅ００００」にマッピングされている、不揮発性メモリに格納されたファームウェアが読み出されて実行する（すなわち、ブートする）と認められる。
　
　そして、（イ）の段落【００１０】における記載「チップセレクト回路３０は図示しない外部からの制御信号に基づいて、アドレスデコーダ回路２０の出力端子２０ａ、２０ｂのいずれかを選択し、チップセレクト回路４０は図示しない外部からの制御信号に基づいて、アドレスデコーダ回路２０の出力端子２０ｃ、２０ｄのいずれかを選択する。」、（イ）の段落【００１１】における記載「ここで例えば、出力端子２０ａ、２０ｃが選択された場合は、ファームウェアの更新時のアドレスマッピングが施され、出力端子２０ｂ、２０ｄが選択された場合は、ファームウェアの更新時以外の時のアドレスマッピングが施されるようになっている。」、（ウ）の段落【００１８】における記載「ＣＰＵ１０はアドレスデコーダ回路２０にアドレス信号を送出する。アドレスデコーダ回路２０はＣＰＵ１０からのアドレス信号に基づいてチップセレクト信号を発生する。一方、チップセレクト回路３０、４０は共に外部からの制御信号に基づいてアドレスデコーダ回路２０の出力端子を選択する（切り替える）。」、（エ）における「【図１】」の説明（外部からの制御信号がチップセレクト回路に対して入力されること）及び（ウ）の段落【００１９】における記載「これにより、チップセレクト回路３０によって選択された出力端子からのチップセレクト信号に基づく不揮発性メモリ５０の領域に、アクセスすることができる。一方、チップセレクト回路４０によって選択された出力端子からのチップセレクト信号に基づくメモリカード８０の領域に、インタフェース６０を介してアクセスすることができる。」を参酌すると、
　前記電子機器は、ファームウェアの更新時のアドレスマッピングとする（すなわち、前記メモリカードに保持されたＩＰＬからブートする）か、または通常時のアドレスマッピングとする（すなわち、前記不揮発性メモリに格納された前記ファームウェアからブートする）かを選択するためのアドレスデコーダ回路及びチップセレクト回路から構成される手段（以下「実行選択手段」という。）を備えるとともに、外部からの制御信号が前記実行選択手段に対して入力されるとファームウェアの更新時のアドレスマッピングとする（すなわち、前記メモリカードに保持されたＩＰＬからブートする）と解される。
　ここで、外部からの制御信号が入力されることから、外部から制御信号を入力するための手段（以下、「外部制御信号入力手段」という。）を備えると解される。
　
　なお、（ウ）の段落【００１８】における記載「ＣＰＵ１０はアドレスデコーダ回路２０にアドレス信号を送出する。」及び（ウ）の段落【００３２】における記載「ＣＰＵ１０は、スタートアドレス「ＦＦＦＦ０」で指定される内容に従って、メモリカード８０内のプログラム先頭アドレス（この例では「Ｅ００００」）にジャンプする。」からすると、
　前記ＣＰＵは、メモリカードに保持されたＩＰＬが読み出されてブートする場合、及び不揮発性メモリに格納されたファームウェアが読み出されてブートする場合に、前記実行選択手段に対してスタートアドレス「ＦＦＦＦ０」にアクセスするための信号（以下、「スタート信号」という。）を出力すると解される。
　そして、前記実行選択手段は、外部制御信号入力手段から制御信号が入力されて前記ＣＰＵからスタート信号を入力したとき、前記ＣＰＵに、前記メモリカードに保持された新ファームウェアコードを前記不揮発性メモリに転送し書込むようにブートさせる（すなわち、前記不揮発性メモリを前記メモリカードに保持された新ファームウェアコードの書き込み対象とする）と解される。
　
  よって、（ア）〜（カ）における記載及びその関連する図面からすると、引用文献には、以下の発明（以下「引用発明」という）が記載されていると認められる。 
　 
　着脱可能なメモリカードにＩＰＬと新ファームウェアマシンコードを保持し、前記保持された新ファームウェアコードを本体側に備えた不揮発性メモリに転送可能とし、前記メモリカードに保持されたＩＰＬ又は不揮発性メモリに格納されたファームウェアにより装置全体の動作を管理するＣＰＵを備えた電子機器であって、
  前記ＣＰＵは、前記メモリカードに保持されたＩＰＬからブートするか前記不揮発性メモリに格納された前記ファームウェアからブートするかを選択する実行選択手段による外部からの制御として、外部制御信号入力手段から制御信号が入力されて前記メモリカードに保持されたＩＰＬが読み出されブートする場合及び前記不揮発性メモリに格納されたファームウェアが読み出されてブートする場合、スタート信号を前記実行選択手段に対して出力し、
　前記実行選択手段は、外部制御信号入力手段から制御信号が入力されて前記ＣＰＵからスタート信号を入力したとき、前記不揮発性メモリを前記メモリカードに保持された新ファームウェアコードの書き込み対象とすることを特徴とする電子機器。
　
３．対比
　ここで、本願発明と引用発明とを比較する。
　引用発明の「メモリカード」、「不揮発性メモリ」、「転送」、「ファームウェア」、「ＣＰＵ」、及び「電子機器」は、それぞれ、本願発明の「外部記憶媒体」、「動作プログラム格納手段」、「ダウンロード」、「動作プログラム」、「制御手段」、及び「情報処理装置」に相当する。
　
　そして、引用発明のメモリカードに保持されたＩＰＬと新ファームウェアマシンコードは、ＩＰＬが呼び出されてブートすることで新ファームウェアマシンコードを不揮発性メモリに転送し書込むことからすると、本願発明の「更新プログラム」に相当する。
　また、引用発明の「実行選択手段」は、前記メモリカードのＩＰＬからブートするか、または前記不揮発性メモリの前記ファームウェアからブートするかを選択する点で、本願発明の「ブートデバイス選択手段」に対応する。
　
　また、引用発明のＣＰＵから出力される「スタート信号」は、当該信号が前記実行選択手段に入力されることにより、前記実行選択手段がデバイス（すなわち、不揮発メモリまたはメモリカード）を選択し、前記ＣＰＵは前記選択された不揮発メモリまたはメモリカードからプログラムを読み出して起動するものである。
　他方、本願発明のＣＰＵから出力される「ブートデバイス選択信号」は、当該信号がブートデバイス選択手段に入力されることにより、前記ブートデバイス選択手段がデバイス（すなわち、動作プログラム格納手段または外部記憶媒体）を選択し、前記ＣＰＵは前記選択された動作プログラム格納手段または外部記憶媒体からプログラムを読み出してブートすなわち、起動するものである。
　したがって、引用発明のＣＰＵから出力される「スタート信号」は、実質的に本願発明のＣＰＵから出力される「ブートデバイス選択信号」と同等の機能を有することから、引用発明のＣＰＵから出力される「スタート信号」は、本願発明のＣＰＵから出力される「ブートデバイス選択信号」に相当すると認められる。
　また、引用発明の「外部制御信号入力手段」は、前記実行選択手段に対して不揮発メモリか、またはメモリカードかを選択させるものであるから、本願発明のユーザにより操作される「特定スイッチ」と、「ブートデバイス選択手段」に対する指示手段である点で共通する。
　
　以上から、本願発明と引用発明とは、以下の点で一致し、また、相違している。
　
（一致点）
　外部記憶媒体に保持された更新プログラムをダウンロード可能とし、前記外部記憶媒体に保持された更新プログラム又は動作プログラム格納手段に格納された動作プログラムにより装置全体の動作を管理する制御手段を備えた情報処理装置であって、
　前記制御手段は、前記外部記憶媒体の更新プログラムからブートするか前記動作プログラム格納手段の前記動作プログラムからブートするかを選択するブートデバイス選択手段に指示手段から指示されて前記外部記憶媒体に格納された更新プログラムが読み出されブートする場合及び前記動作プログラム格納手段に格納された動作プログラムが読み出されてブートする場合、ブートデバイス選択信号を前記ブートデバイス選択手段に対して出力し、
　前記ブートデバイス選択手段は指示手段から指示されて前記制御手段からブートデバイス選択信号を入力したとき、前記動作プログラム格納手段を前記外部記憶媒体に保持された更新プログラムの書き込み対象とすることを特徴とする情報処理装置。
　 
（相違点１） 
　本願発明は「ブートデバイス選択手段」にユーザの入力指示として特定スイッチがユーザにより操作されて、制御手段からブートデバイス選択信号を入力したとき、外部記憶媒体に保持された更新プログラムが読み出されブートするのに対して、
　引用発明の「実行選択手段」は、外部制御信号入力手段から制御信号が入力されて、ＣＰＵからスタート信号を入力したとき、メモリカードに保持されたＩＰＬが読み出されブートするものであるが、前記外部制御信号入力手段が、ユーザの入力指示として、ユーザにより操作される特定スイッチであるかどうか不明である点。
　
（相違点２）
　本願発明において、ブートデバイス選択手段は特定スイッチがユーザにより操作されて前記制御手段からブートデバイス選択信号を入力したとき、外部記憶媒体に保持された更新プログラムの書込み対象となる動作プログラム格納手段とは異なるユーザ固有データを格納するユーザデータ記憶手段への書込みを禁止する信号を出力するのに対して、
　引用発明において、実行選択手段は外部制御信号入力手段から制御信号が入力されて、ＣＰＵからスタート信号を入力したとき、メモリカードに保持された新ファームウェアマシンコードの転送書込み対象となる動作プログラム格納手段とは異なるユーザ固有データを格納するユーザデータ記憶手段への書込みを禁止する信号を出力するものではない点。
　
４．判断
　相違点１について検討する。
　外部から制御信号を入力するための手段として、ユーザにより操作される特定スイッチを用いることは、当業者にとって周知の常套手段である。
　したがって、引用発明において、外部制御信号入力手段を、本願発明のように、ユーザの入力指示としてユーザにより操作される特定スイッチとすることは、当業者であれば適宜なし得たことである。
　よって、相違点１は格別のものではない。
　
　相違点２について検討する。
　当審より通知された拒絶理由に引用された、本願出願の日前の昭和６２年９月４日に頒布された刊行物である、特開昭６２−２００４４３号公報に
「電子機器ではＲＡＭ内部に記憶されているデータが破壊される危険がある。それはＲＡＭが通常、常に書き込み可能状態にあるからである。データ破壊の原因として静電気、外来ノイズによる誤操作、ＲＡＭに記憶されているデータを処理する処理系、例えばＣＰＵ等のプログラム暴走がある。」（１頁右下欄６行目〜１２行目。）
「書き換え必要時以外はメモリを書き込み不能にする機能を有する電子機器を提案する所にある。」（２頁右上欄３行目〜５行目。）
「第３図中、３は装置全体の制御をするＣＰＵ、４はプログラムが書き込まれたＲＯＭ、５ｂは電話番号等の各種情報を記憶しているＲＡＭ」（３頁左上欄７行目〜９行目。）
「書き換え必要時以外はメモリへの書き込みを強制的に禁止することにより、万一の誤動作等による貴重な保存データが破壊されることを防ぐ。」（４頁右上欄１４行目〜左下欄１行目。）と記載され、
　「第１図」、「第４図」、「第５図」において、ゲートに信号を入力することによりＣＰＵからの書き込み信号を禁止するゲート回路が記載されているように、
　電子機器において、プログラムを格納する動作プログラム格納手段とは異なる、例えば電話番号等の各種情報（すなわちユーザ固有データ）を格納するＲＡＭ（すなわち記憶手段）を備える構成は周知であり、その際に静電気、外来ノイズによる誤操作、ＣＰＵ等のプログラム暴走等により前記データが破壊されることを防ぐために、前記データの書き換え必要時以外は、前記データを格納する記憶手段への書き込みを強制的に禁止する、すなわち、前記データを格納する記憶手段への書き込みを禁止する信号を出力することは、当業者にとって周知の技術である。
　
　してみると、引用発明の電子機器に前記周知技術を適用することで、本願発明のように、ファームウェアマシンコードを格納する不揮発性メモリとは異なるユーザ固有データを格納するユーザデータ記憶手段を備え、メモリカードに保持された新ファームウェアマシンコードを不揮発性メモリに転送し書込むとき（すなわち、前記ユーザ固有データの書き換え必要時以外）に、万一の誤動作等による前記ユーザ固有データが破壊されることを防ぐために、前記ユーザ固有データを格納するユーザデータ記憶手段への書込みを禁止する信号を出力する構成とすること、すなわち、実行選択手段に対して、外部制御信号入力手段から制御信号が入力されて前記ＣＰＵからスタート信号を入力したとき、前記ユーザ固有データを格納するユーザデータ記憶手段への書込みを禁止する信号を出力する構成とすることは、当業者であれば、適宜なし得たことである。
　よって、相違点２は格別のものではない。
　
　上記で検討したごとく、相違点１及び相違点２は格別のものではなく、そして、本願発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。 
　 
　したがって、本願発明は、引用文献に記載された発明及び前記周知技術に基づいて、容易に発明できたものである。
　
５．むすび 
　以上のとおり、本願発明は、引用発明及び周知技術に基いて、当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。  
　  
　よって、結論のとおり審決する。