(57)【要約】本発明の電子デバイスは、多層セラミック基板に電子部品が実装された電子デバイスであって、上記電子部品は、断面視でＲ形状を有する接続端子を実装面側に備え、上記多層セラミック基板は、上記接続端子と接続するための表面電極を備え、上記多層セラミック基板の実装面には、上記接続端子に対応する位置に、断面視でＲ形状を有する凹部が形成されており、上記表面電極は、上記凹部の少なくとも一部に設けられており、上記接続端子と導通していることを特徴とする。
2018042846.tif 000002
【特許請求の範囲】
【請求項１】
多層セラミック基板に電子部品が実装された電子デバイスであって、
前記電子部品は、断面視でＲ形状を有する接続端子を実装面側に備え、
前記多層セラミック基板は、前記接続端子と接続するための表面電極を備え、
前記多層セラミック基板の実装面には、前記接続端子に対応する位置に、断面視でＲ形状を有する凹部が形成されており、
前記表面電極は、前記凹部の少なくとも一部に設けられており、前記接続端子と導通していることを特徴とする電子デバイス。
【請求項２】
前記凹部の断面形状が円弧状又はバスタブ形状である請求項１に記載の電子デバイス。
【請求項３】
前記凹部の断面視における曲率半径をＲｓ、前記接続端子の断面視における曲率半径をＲｐとしたとき、Ｒｐ／Ｒｓの値が０．１以上、１．０以下である請求項１又は２に記載の電子デバイス。
【請求項４】
電子部品を実装するための多層セラミック基板であって、
前記多層セラミック基板は、前記電子部品の接続端子と接続するための表面電極を備え、
前記多層セラミック基板の実装面には、前記接続端子に対応する位置に、断面視でＲ形状を有する凹部が形成されており、
前記表面電極は、前記凹部の少なくとも一部に設けられていることを特徴とする多層セラミック基板。
【請求項５】
前記凹部の断面形状が円弧状又はバスタブ形状である請求項４に記載の多層セラミック基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層セラミック基板に電子部品が実装された電子デバイスに関する。また、本発明は、電子部品を実装するための多層セラミック基板に関する。
【背景技術】
【０００２】
半導体チップ等の電子部品を基板上に実装する方法として、特許文献１には、突起電極と上記突起電極よりも高さが高い位置合わせ突起とが形成された電子部品を配線電極付き基板に実装する場合において、上記基板には、上記位置合わせ突起の位置に対応して斜面を有する凹部が形成され、その凹部の底部に電極が形成されるとともに、上記突起電極に対応した部分に配線電極が形成されており、上記位置合わせ突起を上記凹部に係合させて押圧して位置合わせ突起を変形させる旨の電子部品の実装方法が実質的に記載されている。上記構成によれば、狭ピッチや微細配線基板への位置ずれ実装（接続）による信頼性の低下を回避できるとされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４８８９４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されている電子部品の実装方法では、実装の完了状態における位置合わせ突起の高さを他の突起電極の高さと揃えるために基板の表面に凹部が形成されているが、位置合わせ突起に限らず、高さが異なる複数の接続端子を備える電子部品を基板に実装する場合においても、表面に凹部が形成された基板を用いることができる。【０００５】
しかし、電子部品を基板に実装するために、半田バンプや銅ピラーバンプ等の接続端子を基板表面の凹部に設けられた表面電極と当接させる際、電子部品が大きなダメージを受けてしまい、導通不良が生じるおそれがある。【０００６】
本発明は上記の問題を解決するためになされたものであり、多層セラミック基板に電子部品が実装された電子デバイスにおいて、実装時における電子部品のダメージを低減し、導通不良の発生を抑えることができる電子デバイスを提供することを目的とする。本発明はまた、実装時における電子部品のダメージを低減することができる多層セラミック基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子デバイスは、多層セラミック基板に電子部品が実装された電子デバイスであって、上記電子部品は、断面視でＲ形状を有する接続端子を実装面側に備え、上記多層セラミック基板は、上記接続端子と接続するための表面電極を備え、上記多層セラミック基板の実装面には、上記接続端子に対応する位置に、断面視でＲ形状を有する凹部が形成されており、上記表面電極は、上記凹部の少なくとも一部に設けられており、上記接続端子と導通していることを特徴とする。【０００８】
本発明の電子デバイスでは、Ｒ形状を有する接続端子に対応する位置に、Ｒ形状を有する凹部を基板の表面に形成するとともに、その凹部の少なくとも一部に表面電極を設けている。従来のように凹部の底面が平坦である場合には、電子部品を多層セラミック基板に実装する際に接続端子と表面電極とが点で接触し、応力を大きく受けてしまう。これに対し、本発明の電子デバイスでは、電子部品を多層セラミック基板に実装する際に接続端子と表面電極とが面で接触することができる。したがって、接続端子と表面電極が点で接触する場合に比べて応力が緩和されるため、電子部品のダメージを低減し、導通不良の発生を抑えることができる。【０００９】
本発明の電子デバイスにおいては、上記凹部の断面形状が円弧状又はバスタブ形状であることが好ましい。この場合、接続端子と表面電極とが面で接触しやすくなるため、電子部品のダメージをより低減することができる。【００１０】
本発明の電子デバイスにおいては、上記凹部の断面視における曲率半径をＲｓ、上記接続端子の断面視における曲率半径をＲｐとしたとき、Ｒｐ／Ｒｓの値が０．１以上、１．０以下であることが好ましい。この場合、導通不良の発生をより抑えることができる。【００１１】
本発明の多層セラミック基板は、電子部品を実装するための多層セラミック基板であって、上記多層セラミック基板は、上記電子部品の接続端子と接続するための表面電極を備え、上記多層セラミック基板の実装面には、上記接続端子に対応する位置に、断面視でＲ形状を有する凹部が形成されており、上記表面電極は、上記凹部の少なくとも一部に設けられていることを特徴とする。【００１２】
本発明の多層セラミック基板では、接続端子に対応する位置に、Ｒ形状を有する凹部を基板の表面に形成するとともに、その凹部の少なくとも一部に表面電極を設けている。これにより、接続端子がＲ形状を有する場合に、接続端子と表面電極とが面で接触することができるため、両者が点で接触する場合に比べて応力が緩和される。そのため、電子部品のダメージを低減し、導通不良の発生を抑えることができる。【００１３】
本発明の多層セラミック基板においては、上記凹部の断面形状が円弧状又はバスタブ形状であることが好ましい。この場合、接続端子と表面電極とが面で接触しやすくなるため、電子部品のダメージをより低減することができる。
【発明の効果】
【００１４】
本発明によれば、多層セラミック基板に電子部品が実装された電子デバイスにおいて、実装時における電子部品のダメージを低減し、導通不良の発生を抑えることができる電子デバイスを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の電子デバイスの一例を模式的に示す断面図である。
【図２】図２（ａ）は、接続端子の一例である銅ピラーバンプを模式的に示す断面図であり、図２（ｂ）は、接続端子の別の一例である半田バンプを模式的に示す断面図である。
【図３】図３は、銅ピラーバンプの曲率半径を求める方法を模式的に示す断面図である。
【図４】図４（ａ）、図４（ｂ）、図４（ｃ）、図４（ｄ）及び図４（ｅ）は、凹部の断面形状の例を模式的に示す断面図である。
【図５】図５は、バスタブ形状の断面形状を有する凹部の曲率半径を求める方法を模式的に示す断面図である。
【図６】図６（ａ）及び図６（ｂ）は、凹部に設けられた表面電極の例を模式的に示す断面図である。
【図７】図７（ａ）及び図７（ｂ）は、本発明の電子デバイスの別の例を模式的に示す断面図である。
【図８】図８（ａ）、図８（ｂ）、図８（ｃ）、図８（ｄ）及び図８（ｅ）は、図１に示す電子デバイスの製造方法の一例を模式的に示す断面図である。
【図９】図９（ａ）、図９（ｂ）、図９（ｃ）及び図９（ｄ）は、それぞれ、実施例１、実施例２、比較例１及び比較例２の多層セラミック基板に電子部品を実装する位置を模式的に示した断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の電子デバイスについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
【００１７】
図１は、本発明の電子デバイスの一例を模式的に示す断面図である。
本明細書において、単に「断面」と記載する場合には、多層セラミック基板の厚み方向の断面を意味する。
【００１８】
図１には全体的な構成が示されていないが、電子デバイス１においては、多層セラミック基板１０に電子部品２０が実装されている。電子部品２０は、接続端子２１を実装面側に備えており、接続端子２１は、断面視でＲ形状（ｒｏｕｎｄｅｄ  ｓｈａｐｅ）を実装面側に有している。多層セラミック基板１０は、接続端子２１と接続するための表面電極１１を備えている。多層セラミック基板１０の実装面には、接続端子２１に対応する位置に凹部１２が形成されており、凹部１２は、断面視でＲ形状を有している。凹部１２の一部には表面電極１１が設けられており、表面電極１１と接続端子２１とが導通している。なお、図１に示すように、表面電極１１も、断面視でＲ形状を有している。
【００１９】
本発明の電子デバイスを構成する電子部品は、例えば、能動部品、受動部品、あるいは、それらの複合体からなっている。能動部品としては、例えば、トランジスタ、ダイオード、ＩＣ又はＬＳＩ等の半導体素子が挙げられ、受動部品としては、例えば、抵抗、コンデンサ又はインダクタ等のチップ部品や、振動子、フィルタ等が挙げられる。
【００２０】
本発明の電子デバイスにおいて、電子部品は、断面視でＲ形状を有する接続端子を実装面側に備えている。例えば、電子部品がＩＣ等の半導体素子からなる場合、銅ピラーバンプや半田バンプ等のバンプが接続端子に相当する。また、電子部品がコンデンサ等のチップ部品からなる場合、外部電極が接続端子に相当する。
【００２１】
図２（ａ）は、接続端子の一例である銅ピラーバンプを模式的に示す断面図であり、図２（ｂ）は、接続端子の別の一例である半田バンプを模式的に示す断面図である。
図２（ａ）に示す銅ピラーバンプ２２では、銅製の柱（ピラー）２２ｂの先端に半田２２ａが設けられており、先端がＲ形状を有している。また、図２（ｂ）に示す半田バンプ２３では、全体がＲ形状を有している。
【００２２】
本発明の電子デバイスにおいては、接続端子が断面視でＲ形状を有する限り、接続端子の断面視における曲率半径Ｒｐは特に限定されない。
例えば、接続端子が半田バンプである場合、半田バンプの断面形状を円とみなしたときの半径を曲率半径Ｒｐとする。また、接続端子が銅ピラーバンプである場合、先端に設けられた半田の断面形状を円弧の一部とみなしたときの半径を曲率半径Ｒｐとする。
【００２３】
図３は、銅ピラーバンプの曲率半径を求める方法を模式的に示す断面図である。
銅ピラーバンプ２２の先端に設けられた半田２２ａの断面形状を円弧の一部とみなす場合、曲率半径Ｒｐは、弦長（図３中、Ｌで示す長さ）及び矢高（図３中、Ｄで示す長さ）を測定することにより、以下の式
Ｒｐ＝（Ｌ２＋４Ｄ２）／８Ｄ
から求めることができる。
なお、銅ピラーバンプの平面形状がレーストラック形状である等、弦長Ｌが一定でない場合、最も短い箇所の長さを弦長Ｌとして曲率半径Ｒｐを求めればよい。
【００２４】
本発明の電子デバイスを構成する多層セラミック基板は、表面にセラミック層を有するセラミック素体と、セラミック素体の一方主面に設けられた表面電極とを備えている。
【００２５】
多層セラミック基板を構成するセラミック素体は、複数のセラミック層が積層された積層構造を有しており、セラミック素体の内部には、内層導体及びビア導体が設けられている。また、セラミック素体の他方主面にも表面電極が設けられていてもよい。
【００２６】
セラミック素体を構成するセラミック層は、低温焼結セラミック材料を含有することが好ましい。低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、銀や銅等との同時焼成が可能である材料を意味する。
【００２７】
セラミック層に含有される低温焼結セラミック材料としては、例えば、クオーツやアルミナ、フォルステライト等のセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック材料やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック材料等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
【００２８】
セラミック素体の内部に設けられる内層導体及びビア導体は、金、銀及び銅から選択される少なくとも１種の導電材料を含むことが好ましく、銀又は銅を含むことがより好ましい。金、銀及び銅は、低抵抗であるため、特に、多層セラミック基板が高周波用途である場合に適している。
【００２９】
セラミック素体の一方主面に設けられた表面電極は、電子部品の接続端子と接続するためのものであり、金、銀及び銅から選択される少なくとも１種の導電材料を含むことが好ましく、銀又は銅を含むことがより好ましい。
【００３０】
表面電極は、１層構造を有していてもよいし、複層構造を有していてもよい。表面電極が複層構造を有する場合、表面電極は、セラミック素体の一方主面を構成するセラミック層の上面に設けられた焼結層と、焼結層の上面に設けられためっき層とを含むことが好ましい。焼結層は、１層のみでもよいし、２層以上でもよい。めっき層も、１層のみでもよいし、２層以上でもよい。
なお、焼結層は、導電ペーストを焼き付けることによって形成されたものであり、めっき層は、焼結層を形成した後に電解めっき又は無電解めっきを施すことによって形成されたものである。
【００３１】
表面電極の最大厚みは特に限定されないが、２μｍ以上、２０μｍ以下であることが好ましい。
【００３２】
本発明の電子デバイスにおいて、多層セラミック基板の構成は特に限定されず、セラミック層の積層数や、表面電極、内層導体及びビア導体の配置等については種々に変更することができる。
また、低温焼結セラミック材料を含有するセラミック層の間に、上記低温焼結セラミック材料の焼結温度では実質的に焼結しない金属酸化物を含有する拘束層を配置してもよい。
【００３３】
低温焼結セラミック材料の焼結温度では実質的に焼結しない金属酸化物としては、例えば、アルミナ、チタニア、ジルコニア、シリカ、マグネシア等が挙げられ、これらの中ではアルミナ又はシリカが好ましい。これらの金属酸化物は、１種でもよく、２種以上でもよい。
【００３４】
本発明の電子デバイスにおいて、多層セラミック基板の実装面には、接続端子に対応する位置に、断面視でＲ形状を有する凹部が形成されている。凹部の少なくとも一部には表面電極が設けられており、表面電極と接続端子とが導通している。
【００３５】
本発明の電子デバイスにおいては、凹部が断面視でＲ形状を有する限り、凹部の断面形状は特に限定されないが、円弧状又はバスタブ形状であることが好ましい。
なお、凹部の断面形状とは、表面電極を含む部分の断面形状を意味する。ただし、表面電極がめっき層を含む場合には、めっき層を除いた部分の断面形状を意味する。したがって、本発明の電子デバイスにおいては、めっき層を除いた表面電極も、断面視でＲ形状を有しており、めっき層を含む表面電極が断面視でＲ形状を有することが好ましい。
【００３６】
図４（ａ）、図４（ｂ）、図４（ｃ）、図４（ｄ）及び図４（ｅ）は、凹部の断面形状の例を模式的に示す断面図である。
凹部の断面形状としては、図４（ａ）に示すような円弧状、図４（ｂ）に示すような楕円弧状、図４（ｃ）、図４（ｄ）及び図４（ｅ）に示すようなバスタブ形状等が挙げられる。なお、バスタブ形状とは、断面視で、直線状の底辺を有するＲ形状を意味する。図４（ｃ）では、Ｃ１からＣ２までが円弧状、Ｃ２からＣ３までが直線状、Ｃ３からＣ４までが円弧状になっている。図４（ｄ）では、Ｄ１からＤ３までが曲線状、Ｄ３からＤ４までが直線状、Ｄ４からＤ６までが曲線状となっており、Ｄ２及びＤ５が変曲点として存在する。図４（ｅ）では、Ｅ１からＥ２までが直線状、Ｅ２からＥ３までが円弧状、Ｅ３からＥ４までが直線状、Ｅ４からＥ５までが円弧状、Ｅ５からＥ６までが直線状となっている。
【００３７】
本発明の電子デバイスにおいては、凹部が断面視でＲ形状を有する限り、凹部の断面視における曲率半径Ｒｓは特に限定されない。
例えば、凹部の断面形状が円弧状である場合、その半径を曲率半径Ｒｓとする。また、凹部の断面形状が楕円弧状又はバスタブ形状である場合、接続端子と当接する箇所の半径を曲率半径Ｒｓとする。
【００３８】
図５は、バスタブ形状の断面形状を有する凹部の曲率半径を求める方法を模式的に示す断面図である。
図５に示すように、多層セラミック基板１０の凹部１２において、銅ピラーバンプ２２の端部に対応する位置Ａ、銅ピラーバンプ２２の中央部に対応する位置Ｂ、及び、端部と中央部との中点に対応する位置Ｃの座標を求め、その３点を通る円の半径を曲率半径Ｒｓとする。位置Ａは、凹部１２の外周に近い側とする。なお、位置Ａ、位置Ｂ及び位置Ｃの座標を求める際には、図５に示すように、表面電極１１を含む部分の座標を求める。ただし、表面電極１１がめっき層を含む場合には、めっき層を除いた部分の座標を求める。
【００３９】
図５では、接続端子が銅ピラーバンプである場合について説明したが、半田バンプ等の接続端子の場合も、上記の同様の方法によって曲率半径Ｒｓを求めることができる。
【００４０】
本発明の電子デバイスにおいては、凹部の断面視における曲率半径をＲｓ、接続端子の断面視における曲率半径をＲｐとしたとき、Ｒｐ／Ｒｓの値が０．１以上、１．０以下であることが好ましい。Ｒｐ／Ｒｓの値は、０．２以上、１．０以下であることがより好ましい。
【００４１】
本発明の電子デバイスにおいて、めっき層を除いた凹部の最大深さは特に限定されないが、３μｍ以上、２０μｍ以下であることが好ましい。
【００４２】
本発明の電子デバイスにおいては、凹部の少なくとも一部に表面電極が設けられている限り、表面電極の構造は特に限定されない。表面電極は、凹部の一部に設けられていてもよいし、凹部の全面に設けられていてもよい。また、凹部に設けられた表面電極は、凹部以外の表面に設けられた表面電極と電気的に接続されていてもよい。
【００４３】
図６（ａ）及び図６（ｂ）は、凹部に設けられた表面電極の例を模式的に示す断面図である。
図６（ａ）では、凹部１２の一部に設けられた表面電極１１と、凹部１２以外の表面に設けられた表面電極１３とが電気的に接続されており、図６（ｂ）では、凹部１２の全面に設けられた表面電極１１と、凹部１２以外の表面に設けられた表面電極１３及び１４とが電気的に接続されている。
【００４４】
本発明の電子デバイスにおいて、電子部品が複数の接続端子を備える場合、多層セラミック基板の実装面には、全ての接続端子に対応する位置に上記凹部が形成されている必要はなく、少なくとも１つの接続端子に対応する位置に上記凹部が形成されていればよい。
【００４５】
図７（ａ）及び図７（ｂ）は、本発明の電子デバイスの別の例を模式的に示す断面図である。図７（ａ）及び図７（ｂ）では、便宜上、電子部品２０を多層セラミック基板１０から離して記載している。
図７（ａ）に示すように、電子部品２０が備える接続端子２１の長さが同じ場合、全ての接続端子２１に対応する位置に、深さの同じ凹部１２が形成されていることが好ましい。また、図７（ｂ）に示すように、電子部品２０が備える接続端子２１の長さが異なる場合、多層セラミック基板１０に対して電子部品２０が傾かないように、接続端子２１の長さに応じて深さの異なる凹部１２が形成されていることが好ましい。ただし、図７（ｂ）においては、長さの短い接続端子に対応する位置に凹部が形成されていなくてもよい。
【００４６】
本発明の電子デバイスは、好ましくは以下のように製造される。
図８（ａ）、図８（ｂ）、図８（ｃ）、図８（ｄ）及び図８（ｅ）は、図１に示す電子デバイスの製造方法の一例を模式的に示す断面図である。
【００４７】
まず、複数のセラミックグリーンシートを準備する。セラミックグリーンシートは、焼成後にセラミック層となるものである。
【００４８】
セラミックグリーンシートは、例えば低温焼結セラミック材料のようなセラミック原料の粉末と、有機バインダと溶剤とを含有するスラリーを、ドクターブレード法等によってシート状に成形したものである。上記スラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。
【００４９】
特定のセラミックグリーンシートに、ビア導体のための貫通孔を形成する。該貫通孔に、例えば銀又は銅を含有する導電ペーストを充填することにより、ビア導体となるべき導電ペースト体を形成する。
【００５０】
上記導電ペーストと同じ組成の導電ペーストを用いて、例えばスクリーン印刷等の方法によって、特定のセラミックグリーンシートに、内層導体となるべき導電ペースト層を形成する。
【００５１】
次に、図８（ａ）に示すように、積層後に表面に配置されるセラミックグリーンシート１５’上に、表面電極１１となるべき導電ペースト層１１’を形成する。導電ペースト層１１’は、例えば上記導電ペーストと同じ組成の導電ペーストを用いて、スクリーン印刷等の方法によって形成することができる。続いて、複数のセラミックグリーンシート１５’を積層し、圧着することにより、未焼成の積層体１０’を作製する。
【００５２】
続いて、図８（ｂ）に示すように、所定の形状の金型３０を用いて、未焼成の積層体１０’のうち、電子部品の接続端子に対応する部分をプレスする。これによって、図８（ｃ）に示すように、未焼成の積層体１０’の表面に、断面視でＲ形状を有する凹部１２が形成される。図８（ｃ）では、凹部１２の一部に導電ペースト層１１’が設けられている。
【００５３】
未焼成の積層体をプレスする際、金型の形状を変更することにより、所望の形状の凹部を形成することができる。また、ドリル加工、レーザー加工等によっても凹部を形成することができる。
【００５４】
金型を外した後、未焼成の積層体１０’を焼成する。これによって、図８（ｄ）に示すように、凹部１２の表面に表面電極１１を備える焼結体（多層セラミック基板１０）が得られる。
【００５５】
なお、焼成後の焼結体に対して、電解めっき又は無電解めっきを施すことによって、表面電極の上面にめっき層を形成してもよい。
【００５６】
その後、図８（ｅ）に示すように、断面視でＲ形状を有する接続端子２１を実装面側に備える電子部品２０を多層セラミック基板１０に実装する。具体的には、電子部品２０の接続端子２１を多層セラミック基板１０の表面電極１１と当接させ、表面電極１１と接続端子２１とを導通させる。
【００５７】
以上により、図１に示す電子デバイス１が得られる。
【００５８】
なお、セラミックグリーンシートが焼結する温度では実質的に焼結しない酸化物を含有する拘束用グリーンシートを準備し、未焼成の積層体の両主面に拘束用グリーンシートを配置した状態で積層体を焼成してもよい。また、セラミックグリーンシートの間に拘束用グリーンシートを配置した未焼成の積層複合体を焼成してもよいし、さらに、未焼成の積層複合体の両主面に拘束用グリーンシートを配置した状態で積層複合体を焼成してもよい。
この場合、拘束用グリーンシートは、焼成時において実質的に焼結しないので収縮が生じず、積層体又は積層複合体に対して主面方向での収縮を抑制するように作用する。その結果、多層セラミック基板の寸法精度を高めることができる。
【００５９】
拘束用グリーンシートは、好ましくは、上記酸化物の粉末と有機バインダと溶剤とを含有するスラリーを、ドクターブレード法等によってシート状に成形したものである。上記スラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。
【００６０】
上記スラリーに含有される酸化物としては、例えば、アルミナ、チタニア、ジルコニア、シリカ、マグネシア等を用いることができる。これらの中では、アルミナを用いることが好ましい。
【００６１】
以上、本発明の電子デバイスについて説明してきたが、上記電子デバイスを構成する多層セラミック基板もまた、本発明の１つである。
【実施例】
【００６２】
以下、本発明の電子デバイスをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。【００６３】
［実施例１：円弧状の凹部が形成された多層セラミック基板の作製］
（セラミックシート１を準備する工程）
セラミックシート１は、多層セラミック基板のセラミック層となるセラミックグリーンシートである。
出発原料として、ＳｉＯ２、ＢａＣＯ３、Ａｌ２Ｏ３、ＺｒＯ２、ＣａＣＯ３、Ｂ２Ｏ３、ＭｎＣＯ３、ＴｉＯ２及びＭｇ（ＯＨ）２の各粉末を準備した。
上述の出発原料粉末に、有機バインダ、分散剤及び可塑剤を加えて、セラミックスラリーを作製した。
次に、ドクターブレード法によってセラミックスラリーをＰＥＴフィルム上にシート状に成形し、乾燥させることにより、セラミックシート１を作製した。【００６４】
（セラミックシート２を準備する工程）
セラミックシート２は、多層セラミック基板の内部に積層される拘束用グリーンシートである。
アルミナ粉末とＢ−Ｓｉ−Ｂａ系ガラス粉末とを所定の組成比となるように秤量し、混合粉砕した後、セラミックシート１と同様の手順によりセラミックスラリーを作製し、セラミックシート２を作製した。【００６５】
（セラミックシート３を準備する工程）
セラミックシート３は、多層セラミック基板の主面に配置される拘束用グリーンシートである。
アルミナ粉末とガラス粉末とを所定の組成比となるように秤量し、混合粉砕した後、セラミックシート１と同様の手順によりセラミックスラリーを作製し、セラミックシート３を作製した。【００６６】
（導電ペーストを準備する工程）
Ｃｕ粉末、エチルセルロース及びテルペン系溶剤を混合し、３本ロールミルで混合分散することにより、電極形成用の導電ペーストを作製した。【００６７】
（導電ペーストをセラミックシートに印刷する工程）
特定のセラミックシート１、２及び３上に、スクリーン印刷法により上記導電ペーストを印刷した。【００６８】
（セラミックシートを積層圧着する工程）
上記のセラミックシートを１００ｍｍ×１００ｍｍにカットした後、温度５０℃以上８０℃以下、圧力５０ＭＰａ以上２００ＭＰａ以下で圧着することにより、未焼成の積層複合体を得た。なお、この積層複合体は、表面から、セラミックシート３、セラミックシート１及びセラミックシート２の順で配置されている。【００６９】
（凹部を形成する工程）
断面視で円弧状の金型を用いて、未焼成の積層複合体のうち、電子部品の接続端子に対応する部分をプレスした。これにより、未焼成の積層複合体の表面に、断面視で円弧状の凹部を形成した。なお、凹部は、焼成後の表面電極が凹部の一部に設けられるように形成した。なお、セラミックシート２及びセラミックシート１の順で積層してから、上記金型を用いてプレスすることにより、断面視で円弧状の凹部を形成した後、セラミックシート３を積層して圧着してもよい。【００７０】
（未焼成の積層複合体を焼成する工程）
未焼成の積層複合体を、Ｈ２／Ｎ２／Ｈ２Ｏ雰囲気でＣｕが酸化しない雰囲気条件に調整しながら、焼成温度８５０℃以上１０５０℃以下まで昇温し、６０分間以上９０分間以下保持した後、室温まで冷却することにより、円弧状の凹部に表面電極を備える多層セラミック基板を作製した。次いで、上記焼成後に作製された多層セラミック基板の表面に配置された未焼結のセラミックシート３を超音波洗浄等で除去した後、上記多層セラミック基板の表面に形成された表面電極上に、電解めっき又は無電解めっきを施すことによって、めっき層を形成した。【００７１】
［実施例２：バスタブ形状の凹部が形成された多層セラミック基板の作製］
断面視で円弧状の金型に代えて、断面視でバスタブ形状の金型を用いて未焼成の積層複合体をプレスすることにより、未焼成の積層複合体の表面に、断面視でバスタブ形状の凹部を形成したことを除いて、実施例１と同様の方法で多層セラミック基板を作製した。【００７２】
［比較例１：矩形状の凹部が形成された多層セラミック基板の作製］
断面視で円弧状の金型に代えて、断面視で矩形状の金型を用いて未焼成の積層複合体をプレスすることにより、未焼成の積層複合体の表面に、断面視で矩形状の凹部を形成したことを除いて、実施例１と同様の方法で多層セラミック基板を作製した。【００７３】
［比較例２：凹部が形成されていない多層セラミック基板の作製］
金型を用いた未焼成の積層複合体のプレスを行わず、未焼成の積層複合体の表面に凹部を形成しなかったことを除いて、実施例１と同様の方法で多層セラミック基板を作製した。【００７４】
［電子デバイスの評価］
実施例１、実施例２、比較例１及び比較例２の多層セラミック基板に電子部品を実装することによって電子デバイスを作製した。実装時における電子部品のダメージを評価するために、導通不良を評価した。【００７５】
まず、電子部品として、内部導通チェックパターンを内蔵したＩＣを準備し、ＩＣの電極部に接続端子であるバンプを付けた。バンプとしては、半田バンプ及び銅ピラーバンプを用いた。【００７６】
図９（ａ）、図９（ｂ）、図９（ｃ）及び図９（ｄ）は、それぞれ、実施例１、実施例２、比較例１及び比較例２の多層セラミック基板に電子部品を実装する位置を模式的に示した断面図である。
円弧状の凹部に形成された実施例１の多層セラミック基板の表面電極に対して、図９（ａ）に示すように、凹部の中心部（図９（ａ）中、０と示した位置）、中心部から３０μｍ離れた位置（図９（ａ）中、３０と示した位置）、中心部から５０μｍ離れた位置（図９（ａ）中、５０と示した位置）にＩＣを搭載し、中心部からの距離が０μｍ、３０μｍ及び５０μｍの３箇所で導通不良を評価した。
バスタブ形状の凹部に形成された実施例２の多層セラミック基板の表面電極、及び、矩形状の凹部に形成された比較例１の多層セラミック基板の表面電極に対しても、それぞれ図９（ｂ）及び図９（ｃ）に示すように、中心部からの距離が０μｍ、３０μｍ及び５０μｍの３箇所で導通不良を評価した。
凹部が形成されていない比較例２の多層セラミック基板の表面電極に対しては、図９（ｄ）に示すように、表面電極の中心部（図９（ｄ）中、０と示した位置）にＩＣを搭載し、中心部からの距離が０μｍの１箇所で導通不良を評価した。【００７７】
導通不良の評価結果を表１に示す。表１では、導通不良が発生しなかった場合を○、導通不良が発生した場合を×とした。
なお、凹部の幅は１２０μｍ、凹部の最大深さは１０μｍ以上３０μｍ以下とした。また、接続端子（バンプ）の曲率半径を一定にして評価するとともに、凹部が形成されている場合には、凹部の曲率半径Ｒｓに対する接続端子の曲率半径Ｒｐの比（Ｒｐ／Ｒｓ）を一定にして評価した。バスタブ形状の凹部については、中心部から５０μｍ離れた位置における凹部の曲率半径を上記曲率半径Ｒｓとした。【００７８】
【表１】
2018042846.tif 000003
【００７９】
表１より、矩形状の凹部が形成された比較例１、及び、凹部が形成されていない比較例２では、接続端子と表面電極とが点で接触するため、導通不良が発生したと考えられる。一方、円弧状の凹部が形成された実施例１では、接続端子と表面電極とが面で接触するため、導通不良が発生しなかったと考えられる。また、バスタブ形状の凹部が形成された実施例２では、中心部から５０μｍ離れた位置では接続端子と表面電極とが面で接触するため、導通不良が発生しなかったと考えられる。【００８０】
以下、実施例１及び実施例２の多層セラミック基板に対して、中心部から５０μｍ離れた位置において、Ｒｐ／Ｒｓの値を表２に示す範囲に変更した場合の導通不良を評価した。導通不良の評価結果を表２に示す。表２では、１０００個のＩＣに対して、導通不良の発生数が０個の場合を◎（優）、１個以上１０個以下の場合を○（良）、１１個以上５０個以下の場合を△（可）、５１個以上の場合を×（不良）とした。【００８１】
【表２】
2018042846.tif 000004
【００８２】
表２より、円弧状の凹部が形成された実施例１では、Ｒｐ／Ｒｓの値が０．１以上、１．０以下である場合に導通不良の発生が抑えられ、０．２以上、１．０以下である場合に導通不良の発生が特に抑えられることが確認された。【００８３】
また、バスタブ形状の凹部が形成された実施例２では、Ｒｐ／Ｒｓの値が０．１以上、１．０以下である場合に導通不良の発生が抑えられ、０．２以上、１．０以下である場合に導通不良の発生が特に抑えられることが確認された。
【符号の説明】
【００８４】
１  電子デバイス
１０  多層セラミック基板
１１，１３，１４  表面電極
１２  凹部
２０  電子部品
２１  接続端子
２２  銅ピラーバンプ（接続端子）
２３  半田バンプ（接続端子）
【図１】
2018042846.tif 000005
【図２】
2018042846.tif 000006
【図３】
2018042846.tif 000007
【図４】
2018042846.tif 000008
【図５】
2018042846.tif 000009
【図６】
2018042846.tif 000010
【図７】
2018042846.tif 000011
【図８】
2018042846.tif 000012
【図９】
2018042846.tif 000013
【国際調査報告】
2018042846.tif 000014
2018042846.tif 000015
2018042846.tif 000016
2018042846.tif 000017