【事件の表示】
　平成１０年特許願第１７９１０８号「放電灯点灯装置」拒絶査定不服審判事件〔平成１２年１月１４日出願公開、特開２０００−１２２４８号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１０年６月２５日の出願であって、その請求項１に係る発明は、平成２０年８月８日に手続補正された明細書の特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものである。（以下「本願発明」という。）
「略長方形状のプリント基板上に、点灯装置の主回路を構成する部品と主回路を制御する集積回路とが実装されており、
　前記主回路は、交流電源電圧を高周波電圧に変換し、放電灯を高周波で点灯させるインバータ回路を含んで構成されており、前記インバータ回路は、放熱板に装着されたスイッチング素子を含み、
　前記集積回路は、前記インバータ回路のスイッチング素子の駆動回路と、その駆動周波数を発生させる発振回路と、放電灯負荷の異常保護回路とを少なくとも含んで構成され、プリント基板の長手方向に対して略平行に配置されて、複数の抵抗またはコンデンサを含む周辺回路が接続されており、プリント基板の長辺上の前記集積回路が配置されている基板端には少なくとも１つのスリットが設けられており、前記周辺回路は前記集積回路と前記スリットの間に配置されており、プリント基板の長手方向のうち前記スリットが設けられていない箇所に前記放熱板に装着されたスイッチング素子が配置されていることを特徴とする放電灯点灯装置。」
　
２．引用刊行物
（１）引用刊行物１
　これに対して、当審で通知した拒絶の理由に引用され、本願出願前に頒布された特開平６−８６５６５号公報（以下「引用刊行物１」という。）には、図１〜１０とともに以下の事項が記載されている。
ア．「本発明は制御回路に制御された高周波発振回路が直流電圧をスイッチング素子でオン・オフすることにより高周波電圧を出力して負荷に供給する電源装置，放電灯点灯装置及び照明装置に係り、特に制御回路の誤動作を防止できる電源装置，放電灯点灯装置及び照明装置に関する。
　・・・（中略）・・・このような放電灯を点灯させる従来の放電灯点灯装置は、装置の小型化に対応して集積回路（ＩＣ）で構成された制御回路により高周波発振回路を制御することにより、放電灯の点灯を行うようにしている。また、このような放電灯点灯装置は、回路効率を向上するため、検出回路やＩＣを構成する回路をハイインピーダンスにして、微小電流で動作するようになっている。このため、検出回路やＩＣを構成する回路は、ノイズの影響を受け易くなっていた。」（段落【０００１】及び【０００２】）
イ．「主回路用高電位配線６３は、抵抗Ｒ６１を介してＩＣ用高電位配線６５に接続されている。
　ＩＣ用高電位配線６５と安定電位配線６４の間には、ツェナーダイオードＤｚ６１が接続されているとともに、ＩＣ電源供給用のコンデンサＣ６４が接続されている。
　ＩＣ用高電位配線６５には、ＩＣ６６の高電位電源入力端子Ｖｄｄに接続されている。安定電位配線６４はＩＣ６６の安定電位端子ＧＮＤに接続されている。ＩＣ６６の出力端子Ｏｕｔは抵抗Ｒ６３を介してＮＰＮトランジスタＴｒ６１のベースに接続されているとともに、ＰＮＰトランジスタＴｒ６２のベースに接続されている。ＩＣ６６は、後述のＦＥＴ６７，６８の制御を行う制御回路となっており、入力端子Ｖｄｄと安定電位端子ＧＮＤの間に供給される電圧を電源として、ドライブパルスａ６１を作成し、出力端子Ｏｕｔからバッファアンプ６０のＮＰＮトランジスタＴｒ６１のベースに供給するとともに、ＰＮＰトランジスタＴｒ６２のベースに供給する。」（段落【０００６】〜【０００８】）
ウ．「このような従来の放電灯点灯装置において、商用交流電源６１からの交流電源電圧は、整流回路６２により整流され、主回路電源供給用のコンデンサＣ６３にて平滑され、ＦＥＴ６７，６８の直列接続に与えられるとともに、抵抗Ｒ６１を介してＩＣ電源供給用のコンデンサＣ６４及びツェナーダイオードＤｚ６１により定電圧化され、低電圧配線６５と安定電位配線６４により、ＩＣ６６及びバッファアンプ６０に与えられるとともに、これにより、ＩＣ６６がドライブパルスａ６１を発生し。このドライブパルスａ６１がバッファアンプ６０を介して抵抗Ｒ６２とコンデンサＣ６６の接続点に導かれる。これにより、ＦＥＴ６７，６８が逆位相でオン、オフされる。
　・・・（中略）・・・このように、ＦＥＴ６６，６７がＩＣ６６によりオン・オフされることにより、放電灯７０，７１に電流が流れて点灯する。」（段落【００１０】〜【００１２】）
エ．「図９は図８のＩＣ６６の基板上の配置位置を説明する説明図である。
　基板７２は照明装置の内部に収納されるものであり細長く形成されている。」（段落【００１４】及び【００１５】）
オ．「図１０は図８のＩＣ６６への電源を供給する経路の配置を示す説明図であり、ＩＣ電源供給用のコンデンサＣ６４及びツェナーダイオードＤｚ６１を直流電源７６として表示している。
　ＩＣ６６は、パッケージ７５が上から見て長方形の箱形に形成されている。パッケージ７５の対向する長辺には、各種端子（安定電位端子ＧＮＤ、高電圧電源端子Ｖｄｄ等）を設けている。」（段落【００１７】及び【００１８】）
カ．「上記した従来の放電灯点灯装置では、制御回路へ流れる電流に変動や、各種配線や巻線部品に流れる電流の磁界による影響により、制御回路が誤動作することが多々あった。」（段落【００２１】）
キ．「図１において、放電灯点灯装置１は、インバータを構成する主回路部２を基板上の区画３（この図では、図面の簡略化のため放電灯も区画３に入れられているが実施には、基板の外側に設けられている）に設け、ＩＣ１６を含む制御回路部４を区画５に設けている。放電灯点灯装置１は、主回路部２の主回路用安定電位配線２３から制御回路部４のＩＣ用安定電位配線２５を分岐させている。
　商用交流電源１１の一方及び他方の出力端子は、主回路部２に接続され、主回路部２に交流電源電圧を供給するようになっている。」（段落【００３３】及び【００３４】）
ク．「ＩＣ１６は、放電灯点灯装置１の主回路部２の制御を行う制御回路となっており、入力端子Ｖｄｄと安定電位端子ＧＮＤの間に供給される電圧を電源として、ランプ電力検出端子ａの電圧に基づいてドライブパルスａ１１を作成し、出力端子ＯｕｔからＦＥＴ１８のゲートに供給する。
　このような実施例の放電灯点灯装置において、商用交流電源１１からの交流電源電圧は、整流回路１２により整流され、主回路電源供給用のコンデンサＣ１３にて平滑され、主回路用高電圧配線１３と主回路用安定電位配線２３により、ＦＥＴ１７，１８の直列接続に与えられるとともに、抵抗Ｒ１１を介してＩＣ電源供給用のコンデンサＣ１４及びツェナーダイオードＤｚ１１により蓄えられるとともに定電圧化され、ＩＣ用高電圧配線１５とＩＣ用安定電位配線２５により、ＩＣ１６に与えられる。・・・（中略）・・・、ＦＥＴ１７，１８がＩＣ１６によりオン・オフされることにより、放電灯２０，２１は、始動，点灯する。
　図２は図１のＩＣ１６の基板上の配置位置を説明する説明図である。
　基板３１は、たとえば照明装置の内部に収納されるものであり細長く形成されている。基板３１は、長辺方向に沿って区画３と区画５に分割されている。」（段落【００４８】〜【００５１】）
ケ．図２及び９には細長く形成された基板３１，７２の長手方向に対して、パッケージ７５が長方形の箱形に形成されたＩＣ１６，６６を平行に配置する態様が図示される。
　上記ア．〜ク．の記載事項及びケ．の図示内容を総合すると、引用刊行物１には、以下の発明（以下「引用発明１」という。）が記載されていると認められる。
「細長く形成された基板３１，７２上に、インバータを構成する主回路部２とインバータのＦＥＴ１７，１８，６７，６８をオン・オフするＩＣ１６，６６を含む制御回路部４とが設けられ、
　主回路部２のインバータは商用交流電源１１，６１を整流した直流電圧をスイッチング素子であるＦＥＴ１７，１８，６７，６８でオン・オフして高周波電圧を出力し放電灯に供給し点灯を行うものであり、
　パッケージ７５が長方形の箱形に形成されたＩＣ１６，６６は、細長く形成された基板３１，７２の長手方向に対して平行に配置され、抵抗Ｒ１１，Ｒ６１、コンデンサＣ１４，Ｃ６４等を含む回路が接続されている放電灯点灯装置。」
　
（２）引用刊行物２
　同じく、引用され、本願出願前に頒布された特開平３−２２８３８８号公報（以下「引用刊行物２」という。）には、第１〜５図とともに以下の事項が記載されている。
ア．「複数の回路基板部の夫々に多数の表面実装部品が面実装され、相隣接した回路基板部の間に、これら各基板部を分離させる分割部が設けられた多数個取りの回路基板において、
　上記分割部をスリットまたは小孔のうち少なくとも一列に並んで設けられる複数のスリットを備えて形成するとともに、これら各スリットの中間部に対応させて上記表面実装部品を夫々配設したことを特徴とする回路基板。」（特許請求の範囲）
イ．「断面Ｖ形の溝条からなる分割部２部は、隣接する回路基板部１同志等をその全長にわたって一体に繋いでいるから、この分割部２部を折曲げて破断する際に、回路基板部１における分割部２側部分は湾曲され易い。そのため、分割部２の近くに面実装された上記表面実装部品４には外力が加えられる。したがって、表面実装部品４の回路基板部１に対する半田付け強度が弱い場合には、この実装部品４の端子部が剥がれたりするおそれがある。また、上記半田付け強度が高い場合には、表面実装部品４が割れることがある。特に、表面実装部品４が、積層セラミックコンデンサ、バリスタ、角形抵抗器等のセラミック製のものでは、その破損の率が高い。
　本発明の目的は、回路基板部を分離独立させる際における表面実装部品の破損や端子部の剥がれを防止できる回路基板を得ることにある。」（第２頁左上欄第５行〜右上欄第１行）
ウ．「本発明の構成によれば、相隣接した回路基板同志は、スリットの列をなす並び方向において、隣接したスリット間の部分等で一体に繋がっているだけであるから、この部分を折曲げて破断することにより、相隣接した回路基板を夫々分離独立させることができる。この分割に伴って、回路基板部の上記破断される部分の近傍部分は湾曲されるが、その他の部分、つまりスリットの中間部に対応する部分は殆ど湾曲されない。そして、回路基板部にはスリットの中間部に対応して表面実装部品を設けているので、これらの部品に上記分割に伴う外力が作用することを防止できる。」（第２頁右上欄第１２行〜左下欄第３行）
　上記ア．〜ウ．の記載事項及び図面を総合すると、引用刊行物２には、以下の発明（以下「引用発明２」という。）が記載されていると認められる。
「断面Ｖ形の溝条からなる分割部２を折曲げて破断する際に、回路基板部１における分割部２の近くに面実装された表面実装部品４に外力が加えられ、実装部品４の端子部が剥がれたり、表面実装部品４が割れること防止するために、
　複数の回路基板部１の夫々に多数の表面実装部品４が面実装され、相隣接した回路基板部１の間に、これら各基板部を分離させる分割部２が設けられた多数個取りの回路基板において、
　上記分割部２に複数のスリットを備えて形成するとともに、これら各スリットの中間部に対応させて上記表面実装部品４を夫々配設した回路基板による、回路基板部１を得る製造方法。」
　
（３）引用刊行物３
　同じく、引用され、本願出願前に頒布された国際公開第９７／４３８７８号（以下「引用刊行物３」という。）には、第１〜５図とともに以下の事項が記載されている。（なお、和訳は特表平１１−５０９９６５号公報（以下「対応公報」という。）を参照。）
ア．「1. Description of the Electronic Ballast Circuit
　Reference is first made to FIG. 1 wherein a block diagram of an electronic ballast circuit, generally indicated at 1000, constructed in accordance with the present invention, is  depicted. Electronic ballast circuit 1000 (hereinafter electronic ballast 1000) includes a filter 50 having two input terminals FI1 and FI2 for receiving an ordinary alternating current power line  voltage, for example, of 120 volts Filter 50 includes a ground input FG1 and two outputsFO1 andFO2. Output terminals FO1 and FO2 are respectively connected to terminal inputsRI1 and RI2 of a fullwave bridge rectifier 100 (hereinafter rectifier 100). For example, for a 120 V RMS, 60 Hz AC input at input terminals RI1 and RI2, rectifier 100 outputs a 170 V peak voltage. Rectifier 100 also includes two output terminals RO1 and R02, their connections to be discussed below.
　A half bridge inverter circuit 150 (hereinafter inverter 150) is provided. Inverter 150 includes four input terminals II1,II2, II3 and II4 and three output terminals IO1,I02 and IO3. Input terminals II1 and II2 are respectively connected to rectifier output terminals RO1 and R02.
　A controller 200 is provided. Controller 200 controls the operation of the half-bridge inverter 150. The heart of controller 200 is a 16-pin integrated circuit which will be described in detail below. Generally, controller 200 includes four output terminals ICO1,ICO2,ICO3,and ICO4. Controller 200 also includes four input terminals ICI1,ICI2,ICI3, and ICI4. Output terminals ICO1 and ICO2 of controller 200 are respectively connected to input terminals II3 and II4 of inverter 150. Input terminal ICI1 of controller 200 is connected to output terminal RO1 of rectifier 100. Input terminal ICI2 is connected to output terminal IO3 of inverter 150. Output terminal ICO3 is connected to output terminal RO2 of rectifier 100. Input terminal IC04 is connected to output terminal IO2 of inverter 150.」（第４頁第１３行〜第５頁第３行、和訳：１．電子バラスト回路の詳細
　図１でまず参照されるように、本発明により構成された電子バラスト回路は総称して符号１０００で示される。電子バラスト回路１０００（以後、電子バラスト１０００と呼ぶ）は、２つの入力端子ＦＩ１，ＦＩ２をもつフィルタ５０を備える。このフィルタ５０には、例えば120Ｖの通常の交流電源電圧が印加される。フィルタ５０は、接地入力端子ＦＧＩと２つの出力端子ＦＯ１，ＦＯ２を有する。出力端子ＦＯ１，ＦＯ２はそれぞれ、全波ブリッジ整流器１００（以後、整流器１００と呼ぶ）の終端入力端子ＲＩ１，ＲＩ２に接続される。例えば、入力端子ＲＩ１，ＲＩ２に120V RMSで60Hz AC電圧が入力されると、整流器１００は170Ｖのピーク電圧を出力する。整流器１００はまた、２つの出力端子ＲＯ１，ＲＯ２を有する。これら出力端子ＲＯ１，ＲＯ２の接続関係は後述する。
  ハーフブリッジ・インバータ１５０（以後、インバータ１５０と呼ぶ）が設けられる。インバータ１５０は、４つの入力端子ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４と、３つの出力端子ＩＯ１，ＩＯ２，ＩＯ３を有する。入力端子ＩＩ１，ＩＩ２はそれぞれ、出力端子ＲＯ１，ＲＯ２に接続される。
　コントローラ２００が設けられる。コントローラ２００は、ハーフブリッジ・インバータ１５０の動作を制御する。コントローラ２００の中心部は、後述するように、１６ピンの集積回路である。一般に、コントローラ２００は、４つの出力端子ＩＣＯ１，ＩＣＯ２，ＩＣＯ３，ＩＣＯ４を有する。コントローラ２００はまた、４つの入力端子ＩＣＩ１，ＩＣＩ２，ＩＣＩ３，ＩＣＩ４を有する。コントローラ２００の出力端子ＩＣＯ１，ＩＣＯ２はそれぞれ、インバータ１５０の入力端子ＩＩ３，ＩＩ４に接続される。コントローラ２００の入力端子ＩＣＩ１は、整流器１００の出力端子ＲＯ１に接続される。入力端子ＩＣＩ２は、インバータ１５０の出力端子ＩＯ３に接続される。出力端子ＩＣＯ３は、整流器１００の出力端子ＲＯ２に接続される。入力端子ＩＣＯ４は、インバータ１５０の出力端子ＩＯ２に接続される。対応公報第７頁第１６行〜第８頁第１３行）
イ．「A Lamp End-of-Life protection circuit 450 (hereinafter EOL protector 450) is provided. EOL protector 450 includes an input EOLI1 which is connected to output terminal OCO1 of output circuit 300. As discussed in greater detail below, EOL protection circuit detects the voltage across a capacitor (C11) within output circuit 300 to detect whether excessive current is passing through lamps L1 and L2.
　An overvoltage protection circuit 500 is also provided. Overvoltage protection circuit 500 includes one input OVPI1 which is a connected to output OCO1 of output circuit 200. In the event that either or both of lamps L1 or L2 is removed from output circuit 300, there will be a low load on ballast transformer T1 resulting in a high voltage appearing across the output of overvoltage protection circuit 500. In the event that this condition is sensed by overvoltage protection circuit 500, overvoltage protection circuit 500 outputs a voltage by way of an output OVO1 to input ICI4 of controller 200. In this event, controller 200, enters the stand-by state, will stop oscillating, as further discussed below.」（第５頁第３０行〜第６頁第８行、和訳：ランプ寿命保護回路４５０（以後、ＥＯＬ保護回路４５０と呼ぶ）が設けられる。ＥＯＬ保護回路４５０は、入力端子ＥＯＬ１を有する。この入力端子ＥＯＬ１は、出力回路３００の出力端子ＯＣＯ１に接続される。後に詳述するように、ＥＯＬ保護回路４５０は、ランプＬ１，Ｌ２を過度の電流が流れるか否かを検出するために、出力回路３００内のキャパシタＣ１１の両端電圧を検出する。
　過電圧保護回路５００もまた設けられる。過電圧保護回路５００は、出力回路３００の出力端子ＯＣＯ１に接続される入力端子ＯＶＰＩ１を有する。ランプＬ１，Ｌ２のいずれか、あるいは両方が出力回路３００から切り離されるときには、バラスト変圧器Ｔ１に低負荷がかかり、結果として、過電圧保護回路５００の出力が高電圧になる。この状態が過電圧保護回路５００により検出される場合には、過電圧保護回路５００は、出力端子ＯＶＰＤ１からコントローラ２００の入力端子ＩＣＩ４に電圧を印加する。この場合には、コントローラ２００は、スタンドバイ状態になり、さらに後述するように、発振を停止する。対応公報第９頁第１３〜２５行）
ウ．「Reference is now made to half-bridge inverter 150 with greater particularity. Inverter 150 includes a pair of switches Q1 and Q2 which, in the preferred embodiment are MOSFETS, arranged in a half-bridge configuration. Switches Q1 and Q2 are controlled by the respective gate drivers in the integrated circuit of controller 200. 」（第６頁第３０〜３３行、和訳：次に、重要な特徴を有するハーフブリッジ・インバータ１５０を説明する。インバータ１５０は、１組のスイッチＱ１，Ｑ２を有する。これらスイッチＱ１，Ｑ２は、ハーフブリッジ構成のＭＯＳＦＥＴを用いるのが望ましい。スイッチＱ１，Ｑ２は、コントローラ２００の集積回路内の対応するゲートドライバにより制御される。対応公報第１０頁第２１〜２５行）
エ．「Reference is now made to controller 200 in greater detail. As stated above, controller circuit 200 controls the operation of inverter 150. The heart of controller 200 is a 16 pin integrated circuit IC1 (hereinafterICI), which, in the preferred embodiment, is a SGS-Thomson's L6568E. ・・・（中略）・・・The preferred integrated circuit includes a driver circuit for driving the half-bridge inverter 200 and controls the start-up, preheat, ignition and on-state operation of the electronically ballasted florescent lamps. The various control circuits of integrated circuit IC1, depicted in Fig. 3 and identified with reference numerals 210-242, will be referred to in the following description of pin connections and in the discussion of the half-bridge inverter operation.
　As illustrated in FIGS. 1-3, pin 1 (G1) is connected to output terminal ICO1 and drives switch Q1. Pin 1 is also connected to the output of a high side driver 238 within IC1 so as to drive switch Q1. Pin 2 (S1), which is also connected to high side driver 238, is connected to output ICO4, the source of switch Q1 and the drain of switch Q2. Pin S1 is a floating source pin for high side driver 238 of IC1. Pin 3 (FS) is a floating supply that provides power for high side driver 238. A capacitor C15 is connected between pin 2 and pin 3. Pin 4 remains unconnected. Pin 5 (VDD) is the power supply input. A capacitor C14 is connected between pin 5 and ground. A diode D8 is connected between pins 3 and 5, with the anode thereof connected to pin 5. Pin 6 (G2) which is the output of a low side driver 242 within IC1, is connected to ICO2, thereby driving switch Q2. Pin 7 (GND) is connected to ground. Pin 8 (RS), the current monitoring input of IC1, is connected to input ICI2 and to the output IO3 of inverter 150 as well as to the logic circuit 230 of IC1. Pin 9(CI) is connected to an internal oscillator 218 of IC1. An integrating capacitor C17 is connected between pin 9 and ground. As described below, capacitor C17 provides for the slow frequency shift. Pin 10 (CF) is also connected to oscillator 218 within IC1. A capacitor C16 is connected between pin 10 and ground. Capacitor C16 acts as an accurate external capacitor for frequency setting. Pin 11 (RREF) is connected to a bias current generator 214 within IC1. A resistor R8 is connected between pin 11 and ground. Pin 12 (CP) is connected to an averaging circuit 222 and the preheat timing circuit 226 within IC1. A capacitor C21 is connected between pin 12 and ground. External capacitor C2l is used to set the preheat timing during the preheating stage. At the end of the preheating stage, the voltage across capacitor C21 is zero. Secondly, capacitor C21 is used to set the stop timing duration when the open circuit lamp voltage exceeds the Vstor level during the ignition phase. The stop timing duration is equal to 1/2 of the preheat time. This function only becomes active at the instant the ignition sweeps starts. However, it remains active continuously thereafter. Pin 13 (STB) is connected to logic circuit 230 within IC1. A capacitor C25 is connected between pin 13 and ground. As will be discussed in greater detail below, a logic high signal on the STB pin will drive IC1 into the standby mode, for example, if there is a voltage surge indicating that a lamp has been damaged or removed from the output circuit. Pin 14 is connected to ground. Pin 15 (RHV) is connected to averaging circuit 222 within IC1. Also, an internal diode Dint within IC1 is connected between pin 15 and pin 5. The anode of diode Dint is connected to pin 15. A capacitor C33 is connected between pin 15 and ground. Lastly, pin 16 (INIT) is connected to internal logic circuit 230. A capacitor C30 is connected between pin 16 and ground. A resistor R35 is connected between pin 16 and pin 6. The series connection of a resistor R34 and a diode D23 is also connected between pins 16 and 6. 」（第７頁第２２行〜第８頁末行、和訳：次に、コントローラ２００を詳細に説明する。上述したように、コントローラ回路２００は、インバータ１５０の動作を制御する。コントローラ２００の中心部は、１６ピンの集積回路ＩＣ１（以後、「ＩＣＩ」と呼ぶ）である。ＩＣ１は、SGS-ThomsonのL6568Eが望ましい。・・・（中略）・・・集積回路は、好ましくは、ハーフブリッジ・インバータ２００を駆動するドライバ回路を備え、始動動作、予熱動作、点灯開始（イグニッション）動作、および蛍光ランプの電気的に安定化したオン動作を制御する。図３に示すように、参照番号２１０〜２４２により区別された集積回路ＩＣ１内の種々の制御回路は、ピン接続に関する以下の記述の中で、また、ハーフブ���ッジ・インバータ動作に関する議論の中で参照される。
　図１〜図３に示すように、ピン１（Ｇ１）は、出力端子ＩＣＯ１に接続され、スイッチＱ１を駆動する。ピン１はまた、ＩＣ１内のハイ側ドライバ２３８の出力端子に接続され、スイッチＱ１を駆動する。ピン２（Ｓ１）は、出力端子ＩＣＯ４、スイッチＱ１のソース端子、およびスイッチＱ２のドレイン端子に接続され、ハイ側ドライバ２３８にも接続される。ピンＳ１は、ＩＣ１のハイ側ドライバ２３８のための浮遊ソースピンである。ピン３（ＦＳ）は、ハイ側ドライバ２３８に電源を供給する浮遊供給端子(floating supply)である。キャパシタＣ１５は、ピン２，３の間に接続される。ピン４は、接続されないまま維持される。ピン５（ＶDD）は、電源供給入力端子である。キャパシタＣ１４は、ピン５と接地端子との間に接続される。ダイオードＤ８は、ピン３，５の間に接続され、このダイオードＤ８のアノード端子はピン５に接続される。ピン６（Ｇ２）は、ＩＣ１内のロー側ドライバ２４２の出力端子であり、このピン６はＩＣＯ２に接続され、これによりスイッチＱ２が駆動される。ピン７（ＧＮＤ）は接地端子に接続される。ＩＣ１の電流監視入力端子であるピン８（ＲＳ）は、入力端子ＩＣＩ２に接続されるとともに、ＩＣ１の論理回路２３０と同様に、インバータ１５０の出力端子ＩＯ３に接続される。ピン９（ＣＩ）は、ＩＣ１内の内部発振器２１８に接続される。集積キャパシタＣ１７は、ピン９と接地端子との間に接続される。後述するように、キャパシタＣ１７は、低周波数シフトを起こす。ピン１０（ＣＦ）はまた、ＩＣ１内の発振器２１８に接続される。キャパシタＣ１６は、ピン１０と接地端子との間に接続される。キャパシタＣ１６は、周波数設定のための高精度の外部キャパシタとして動作する。ピン１１（ＲＲＥＦ）は、ＩＣ１内のバイアス電流発生器２１４に接続される。抵抗Ｒ８は、ピン１１と接地端子との間に接続される。ピン１２（ＣＰ）は、ＩＣ１内の平均化回路２２２と予熱タイミング回路２２６に接続される。キャパシタＣ２１は、ピン１２と接地端子との間に接続される。外部キャパシタＣ２１は、予熱段階の間、予熱時間をセットするのに用いられる。予熱段階の終了時点では、キャパシタＣ２１の両端電圧はゼロになる。第２に、キャパシタＣ２１は、オープン回路ランプ電圧が点灯開始段階の期間中にＶstorレベルを越えたときに、停止タイミング期間をセットするのに用いられる。停止タイミング期間は、予熱時間の１／２に等しい。この機能は、イグニッション掃引が開始された直後にアクティブになる。しかしながら、その後は、連続してアクティブ状態を維持する。ピン１３（ＳＴＢ）は、ＩＣ１内の論理回路２３０に接続される。キャパシタＣ２５は、ピン１３と接地端子との間に接続される。後に詳述するように、ピンＳＴＢの論理ハイ信号は、例えば、仮に、ランプが壊れて出力回路から切り離されたことを示す電圧サージが生じると、ＩＣ１をスタンドバイ状態に駆動する。ピン１４は、接地端子に接続される。ピン１５（ＲＨＶ）は、ＩＣ１内の平均化回路２２２に接続される。また、ＩＣ１内の内部ダイオードＤintは、ピン１５，５の間に接続される。ダイオードＤintのアノード端子は、ピン１５に接続される。キャパシタＣ３３は、ピン１５���接地端子との間に接続される。最後に、ピン１６（ＩＮＩＴ）は、内部論理回路２３０に接続される。キャパシタＣ３０は、ピン１６と接地端子との間に接続される。抵抗Ｒ３５は、ピン１６，６の間に接続される。直列接続された抵抗Ｒ３４とダイオードＤ２３もまた、ピン１６，６の間に接続される。対応公報第１１頁第２４行〜第１３頁第２４行）
オ．「Reference is now made to overvoltage protector circuit 500. As depicted in FIGs. 1 and 2, secondary winding 390 is connected to input OVPI1 and to the anode of a diode D13. The second end of secondary winding 390 is connected to ground. A capacitor C2 is connected between the cathode of diode D13 and ground. Two resistors, R21 and R22 are connected in series between the cathode D13 and ground. The first end of capacitor C24 is connected between resisters R21, R22. The second end of capacitor C24 is connected to ground.The first end of capacitor C24 is also connected to output terminal OVPO1 which itself is connected to the base of transistor Q7. As can be readily ascertained from one skilled in the art, if a lamp while the circuit is in normal operation, by way of example, there will be a voltage rise across secondary winding 390. This voltage is rectified by diode D13, filtered by capacitor C2, and divided by resistors R21 and R22. It is then sent to the base of transistor Q7. During normal operation, the voltage at the base of transistor Q7 is about 2.3 volts. Since pin 13 (STB)of ICI needs at least 5 volts to go into the stand-by condition, 2.3 volts on the base of transistor Q7 will not be high enough to allow IC1 to go into the stand-by condition. Once one of the lamps are removed, the secondary winding 390 will generate a higher voltage such that the voltage on the base of transistor Q7 will exceed 5 volts. This condition will force IC1 to stop oscillation.
　Reference is now made to EOL protector circuit 450 in greater detail. EOL protector circuit 450 includes two resistors R51 and R52, each of which have a first end respectively connected across C11. This connection is represented by input EOLI1. In addition, EOL protector circuit 450 includes, in the preferred embodiment, six additional components, diodes D40-D43 and capacitors C42 and C43, arranged as follows. The second end of resistor R51 is connected to the anode of diode D40 and the cathode of diodeD41. The second end of resistor R51 is also connected to the first end of capacitor C42. The second end of resistor R52 is connected to the anode of diode D42 and the cathode of diode D43. The second end of resistor R52 is also connected to the first end of capacitor C43. The anodes of diodes D41 and D43 and the second ends of capacitors C42 and C43 are all connected to ground.
　Once one or both lamps reach their end of life, there will be a measurable voltage across capacitor C11. This voltage will be detected at the base of Q7. Transistor Q7 will turn on thereby preventing IC1 from oscillating. In this way, the integrity of the circuit is further maintained.」（第１０頁第３０行〜第１１頁第２７行、和訳：  次に、過電圧保護回路５００を説明する。図１，２に示すように、二次巻き線３９０は、入力端子ＯＶＰＩ１とダイオードＤ13のアノード端子に接続される。二次巻き線３９０の第２端は、接地端子に接続される。キャパシタＣ２は、ダイオードＤ１３のカソード端子と接地端子との間に接続される。２つの抵抗Ｒ21，Ｒ22は、ダイオードＤ13のカソード端子と接地端子との間に直列に接続される。キャパシタＣ24の第１端は、抵抗Ｒ21，Ｒ22の間に接続される。キャパシタＣ24の第２端は、接地端子に接続される。キャパシタＣ24の第１端はまた、出力端子ＯＶＰＯ１に接続され、この端子自体は、トランジスタＱ７のベース端子に接続される。通常の知識を有する当業者なら容易に理解できるように、回路が通常の動作をしている場合には、一例として、二次巻き線３９０の両端に電圧が発生する。この電圧はダイオードＤ13により整流され、キャパシタＣ２により平滑され、抵抗Ｒ21，Ｒ22により分割された後、トランジスタＱ７のベース端子に印加される。通常動作している間は、トランジスタＱ７のベース電圧は、約2.3Ｖである。ＩＣ１のピン１３（ＳＴＢ）は、スタンドバイ状態に移行するには、少なくとも５Ｖは必要であり、トランジスタＱ７のベース端子における2.3Ｖは、ＩＣ１をスタンドバイ状態にするための十分な高さではない。いったんランプの１つが取り除かれると、二次巻き線３９０は、より高い電圧を発生し、この結果、トランジスタＱ７のベース電圧は、５Ｖ以上になる。この状態では、ＩＣ１は強制的に発振が停止される。
　次に、ＥＯＬ保護回路４５０を詳細に説明する。ＥＯＬ保護回路４５０は、２つの抵抗Ｒ51，Ｒ52を有し、これら抵抗のそれぞれは、キャパシタＣ11に接続される第１端を有する。この接続は、入力端子ＥＯＬＩ１により表される。さらに、ＥＯＬ保護回路４５０は、好ましくは、６つの付加構成部と、ダイオードＤ40〜Ｄ43と、キャパシタＣ42，Ｃ43を有し、これらは以下のように配置される。抵抗Ｒ51の第２端は、ダイオードＤ40のアノード端子とダイオードＤ41のカソード端子に接続される。抵抗Ｒ51の第２端はまた、キャパシタＣ42の第１端に接続される。抵抗Ｒ５２の第２端は、ダイオードＤ42のアノード端子とダイオードＤ43のカソード端子に接続される。抵抗Ｒ52の第２端はまた、キャパシタＣ43の第１端に接続される。ダイオードＤ41，Ｄ43のアノード端子とキャパシタＣ42，Ｃ43の第２端はいずれも、接地端子に接続される。
　少なくとも一方のランプが寿命に達したときには、キャパシタＣ11の両端電圧が測定可能になる。この電圧は、トランジスタＱ７のベース端子で検出可能である。トランジスタＱ７は、ＩＣ１が発振しないようにターンオンする。このようにして、回路の正常動作がさらに維持される。対応公報第１６頁第１０行〜第１７頁第１５行）
カ．「b. Oscillation
　Once the supply capacitor C14 is charged to a value to Vdon (typically 11.7 volts),IC1 will start oscillating and the circuit can begin the preheating operation. The internal oscillator 218, via the logic circuit 230, a level shifter 234, and high side driver 238 and low side driver 242, alternately drives switches Q1 and Q2 into conduction with an identical forward conductance time. The duration of non-overlap between conductance of Q1 and Q2 (non-overlap time) is fixed at about1.4μs. The oscillator operates in the forward conductance mode of control and outputs a generally sawtooth waveform. The frequency of the sawtooth waveform is determined by both capacitor C16 connected to pin 10 (CF) and the current out of pin 10 which is set by resistor R8, connected to pin 11 (RREF).
　c. Operation in the Preheat Stage
　Once the supply capacitor C14 is charged above VDon, switchesQ1 and Q2 begin oscillating and the preheat stage can begin. IC1 begins oscillating at a frequency which is greater than 125kHz. As depicted in FIG. 5, the oscillation frequency will gradually decrease until a predetermined current level is detected through resisters R2 and R3. The rate of the decrease in oscillation frequency is determined by capacitorC 17 connected to pin 9(CI) of IC1. In the preferred embodiment, the rate of decrease is typically between .005 %/cycle to .5 %/cycle. During the preheating stage, the oscillation frequency is much greater than the resonance frequency. The load is essentially determined by inductor L3 and capacitor C9, which in the preferred embodiment is0.185μH and.022μF, respectively. The duration of the preheat cycle is determined by capacitor C21 tied to the CP pin and resistor R8 tied to pin 11 (RREF) ofIC1. In the preferred embodiment, the duration of the preheat stage is about one (1) second to assure that the filaments reach the desired temperature before applying a higher voltage to ignite the lamps.
　c. Ignition State
　After the preheat stage is over, the frequency will begin to decrease further, as illustrated in FIG.5. The frequency will either reach a minimum oscillation frequency of about 43KHz (which is the minimum oscillating frequency ofIC1) or will reach a frequency set by the feedforward circuit. The feedforward frequency is controlled by capacitor C16 and the current (Irhv) injected into pin 15 (RHV). Since capacitor C16 is a constant value, the feedforward frequency is proportional to Irhv. There are two sources to provide current Irhv. One is the DC bus voltage through resistor R4. The lower the input AC voltage, the lower the DC bus voltage, and therefore, the lower the feedforward frequency. Since the impedance of inductor L3 will be lower at lower frequencies, the current passing through inductor L3 will be compensated to have less change due to the variation of input voltage. The second source of current Irhv is the rectified input voltage through resistor R5. This input is used to modulate the feedforward frequency such that the output applied on the lamps can meet the crest factor specification. In the preferred embodiment, the feedforward frequency is centered at 60KHz with +/- 10KHz modulation. As stated above, the rate of decrease in the oscillating frequency is determined by capacitor C17. During the downward frequency sweep, the voltage across the load is increasing and the oscillating frequency is approaching the resonance frequency of the load. Consequently, when the oscillation frequency is equal to the resonance frequency, a high voltage will appear across the lamps resulting in lamp ignition.」（第１２頁第１６行〜第１３頁第２５行、和訳：ｂ．発振
　いったん供給キャパシタＣ14がＶdon（大体11.7Ｖ）にまで充電されると、ＩＣ１は発振を開始し、回路は予熱動作を開始することができる。内部発振器２１８は、論理回路２３０、レベルシフタ２３４、ハイ側ドライバ２３８およびロー側ドライバ２４２を介して、等しいフォワード・コンダクション時間で、スイッチＱ１，Ｑ２を交互に導通させる。トランジスタＱ１，Ｑ２の各導通期間のオーバーラップしない期間（非オーバーラップ期間）は、約1.4μｓに固定される。発振器は、導通制御モードで動作し、一般には鋸歯の波形を出力する。鋸歯の波形の周波数は、ピン１０（ＣＦ）に接続されたキャパシタＣ16と、ピン１０からの電流により決定される。このピン１０からの電流は、ピン１１に接続される抵抗Ｒ８により設定される。
　ｃ．予熱段階での動作
　いったん供給キャパシタＣ14がＶＤon以上に充電されると、スイッチＱ１，Ｑ２は発振を開始し、予熱段階が開始される。ＩＣ１は、125KHzより高い周波数で発振を開始する。図５に示すように、発振周波数は徐々に減少し、ついには、予め定めた電流レベルが抵抗Ｒ２，Ｒ３により検出される。発振周波数の減少率は、ＩＣ１のピン９（ＣＩ）に接続されたキャパシタＣ17により定まる。減少率は、概して、0.005％サイクル〜0.5％の間が望ましい。予熱段階の間は、発振周波数は共振周波数よりもはるかに高くなる。負荷は、本来、インダクタＬ３とキャパシタＣ９により決定される。これらはそれぞれ、0.185μＨ、0.022μＦが望ましい。予熱サイクルの期間は、ＩＣ１のピンＣＰに接続されたキャパシタＣ21とピン１１（ＲＲＥＦ）に接続された抵抗Ｒ８により決定される。ランプが点灯を開始する前にフィラメントが所望の温度に達するように、予熱段階の期間を約１秒に設定するのが望ましい。
　ｃ．点灯状態
　予熱段階が終了した後、図５に示すように、発振周波数はさらに減少し始める。
その周波数は、最小の発振周波数である約43KHz（ＩＣ１の最小の発振周波数）か、フィードフォワード回路により設定された周波数になる。フィードフォワード周波数は、キャパシタＣ16とピン１５（ＲＨＶ）に入力される電流（Ｉrhv）により制御される。キャパシタＣ16は一定値なので、フィードフォワード周波数はＩrhvに比例する。電流Ｉrhvを供給する２つのソースがある。１つは抵抗Ｒ４を通過するDCバス電圧である。入力AC電圧が低いほど、DCバス電圧は低くなり、このため、フィードフォワード周波数も低くなる。インダクタＬ３のインピーダンスがより低い周波数でより低くなるほど、インダクタＬ３を流れる電流は、入力電圧の変動によりあまり変化しなくなる。電流Ｉrhvの第２のソースは、抵抗Ｒ５を介した整流入力電圧である。この整流入力電圧は、フィードフォワード周波数を変調するのに用いられ、この結果、ランプに印加される出力は、最善の値になりうる。フィードフォワード周波数は、+/-10KHzの変調で60KHzを中心とする周波数である。上述したように、発振周波数の減少率は、キャパシタＣ17により決定される。周波数が低下する方向への掃引を行っている間は、負荷の両端の電圧は増加し、発振周波数は負荷の共振周波数に近づく。結果的に、発振周波数が共振周波数に等しくなるとき、高電圧がランプの両端に印加され、ランプが点灯を開始する。対応公報第１８頁第１０行〜第１９頁第２５行）
　
（４）引用刊行物４
　同じく、引用され、本願出願前に頒布された特開平４−６２７１２号公報（以下「引用刊行物４」という。）には、第１〜３図とともに以下の事項が記載されている。
ア．「（１）筒状ケースと、
　このケース内にインバータ点灯回路素子を基板に装着して収納された回路基板と、
　前記インバータ点灯回路に接続され前記回路基板の両端にそれぞれ設けられた端子台と、
　前記回路基板を覆い前記ケースの内周面の少くとも底面部および上面部に沿って配設され前記点灯回路とケースとの絶縁を保持する絶縁板と
からなることを特徴とする放電灯点灯装置。
（２）インバータ点灯回路素子のうち大形素子は基板の表面側に長手方向を回路基板に平行に配設し、小形素子は前記回路基板の裏面側に面実装したことを特徴とする請求項１に記載の放電灯点灯装置。
（３）回路基板に接続したインバータ点灯回路のスイッチング素子の放熱板は絶縁板の開口を挿通してケースの内面に固定したことを特徴とする請求項１に記載の放電灯点灯装置。」（特許請求の範囲）
イ．「１はアルミニュームなどの非磁性体金属で成形されたケースで、・・・（中略）・・・細長偏平矩形筒状に形成され、・・・（中略）・・・８はインバータ点灯回路素子を装着した回路基板で、この回路基板８は前記下ケース部材２に収納して取付けられ、前記上ケース部材３にて覆われるるようになっている。」（第３頁左下欄第４〜１９行）
ウ．「前記回路基板８の表面側路中央部には、略コ字状の放熱板１３が配設され、この放熱板１３の中央部に当接したインバータ回路のスイッチング素子であるスイッチングトランジスタ１４とともにこの放熱板１３がねじ１５にて回路基板８に固着されている。・・・（中略）・・・また、この放熱板１３の両端部は両端側に向ってそれぞれ折曲げた固定片部１６が形成され、この固定片部１６はねじ１７にて前記下ケース部材２に固着されるようになっている。」（第３頁右下欄第１７行〜第４頁左上欄第８行）
エ．「下ケース部材２の内面に添着される絶縁板４０には前記放熱板１３の固定片部１６，１６に対向する位置に開口４４，４４が形成されている。」（第４頁右下欄第１２〜１５行）
オ．「請求項１に記載の発明によれば、筒状ケース内にインバータ点灯回路素子を基板に装着した回路基板を収納し、この回路基板の両端にインバー夕点灯回路に接続された端子台を設け、この回路基板を覆いケースの内面の少くとも底面部および上面部に沿って点灯回路とケースとの絶縁を保持する絶縁板を配設したので、インバータ回路素子とケースとが近接されてもインバータ点灯回路の絶縁距離が保持され、しかも、端子台が回路基板の両端に配設されているため、全体を薄形化が可能となり、放電灯点灯装置の薄形、小形化が図れ、器具の薄形化が容易となるものである。」（第５頁右下欄第１８行〜第６頁左上欄第９行）
カ．第１図には細長い回路基板８の中央部に放熱板１３が短辺方向に一方の長辺の端部まで設けられること及び絶縁板４０の開口４４，４４が短辺方向に他方の長辺の近くまで設けられることが図示される。
キ．上記ア．、ウ．及びエ．の記載内容並びにカ．の図示内容から、インバータ回路のスイッチング素子であるスイッチングトランジスタ１４とともに細長い回路基板８にねじ１５で固着された放熱板１３は、細長い回路基板８の中央部に、短辺方向に延在して設けられているといえる。
　
３．対比・判断
　本願発明と引用発明１とを対比すると、後者の「細長く形成された基板３１，７２」は、その機能・構造からみて、前者の「略長方形状のプリント基板」に相当し、以下同様に、後者の「主回路部２」が前者の「主回路」にそれぞれ相当する。
　後者の「インバータを構成する主回路部２とインバータのＦＥＴ１７，１８，６７，６８をオン・オフするＩＣ１６，６６を含む制御回路部４」とは、主回路部２がインバータを構成し、インバータのＦＥＴ１７，１８，６７，６８をオン・オフするものであるから、後者の制御回路部４のＩＣ１６，６６は、前者の「主回路を制御する集積回路」に相当する。
　主回路の構成について、後者の「インバータを構成する主回路部２」及び「主回路部２のインバータは商用交流電源１１，６１を整流した直流電圧をスイッチング素子であるＦＥＴ１７，１８，６７，６８でオン・オフして高周波電圧を出力し放電灯に供給し点灯を行うものであ」ることは、前者の「主回路は、交流電源電圧を高周波電圧に変換し、放電灯を高周波で点灯させるインバータ回路を含んで構成されて」いること及び「インバータ回路は、」「スイッチング素子を含」むことに対応している。
　また、後者は「細長く形成された基板３１，７２上に、インバータを構成する主回路部２とインバータのＦＥＴ１７，１８，６７，６８をオン・オフするＩＣ１６，６６を含む制御回路部４とが設けられ」ているおり、インバータを構成する主回路部２は当然その部品を有するものであるから、前者の「略長方形状のプリント基板上に、点灯装置の主回路を構成する部品と主回路を制御する集積回路とが実装されて」いることに対応している。
　後者の「パッケージ７５が長方形の箱形に形成されたＩＣ１６，６６は、細長く形成された基板３１，７２の長手方向に対して平行に配置され」る態様は、集積回路が「プリント基板の長手方向に対して略平行に配置され」る態様に相当し、後者のＩＣ１６，６６に「抵抗Ｒ１１，Ｒ６１コンデンサＣ１４，Ｃ６４等を含む回路が接続されている」ことと前者の集積回路に「複数の抵抗またはコンデンサを含む周辺回路が接続されて」いることとは、集積回路に「複数の抵抗またはコンデンサを含む回路が接続されて」いる点で共通する。
　そうすると、両者は、「略長方形状のプリント基板上に、点灯装置の主回路を構成する部品と主回路を制御する集積回路とが実装されており、
　前記主回路は、交流電源電圧を高周波電圧に変換し、放電灯を高周波で点灯させるインバータ回路を含んで構成されており、前記インバータ回路は、スイッチング素子を含み、
　前記集積回路は、プリント基板の長手方向に対して略平行に配置されて、複数の抵抗またはコンデンサを含む回路が接続されている放電灯点灯装置。」である点で一致し、以下の点で相違しているものと認められる。
Ａ．集積回路に関し、本願発明が「前記インバータ回路のスイッチング素子の駆動回路と、その駆動周波数を発生させる発振回路と、放電灯負荷の異常保護回路とを少なくとも含んで構成され」ているのに対して、引用発明１はそのようなものではない点。
Ｂ．本願発明が、集積回路に「複数の抵抗またはコンデンサを含む周辺回路が接続されており、プリント基板の長辺上の前記集積回路が配置されている基板端には少なくとも１つのスリットが設けられており、前記周辺回路は前記集積回路と前記スリットの間に配置されて」いるのに対して、引用発明１は、ＩＣ１６，６６に「抵抗Ｒ１１，Ｒ６１コンデンサＣ１４，Ｃ６４等を含む回路が接続されている」ものの、スリットを設けるものではなく、抵抗Ｒ１１，Ｒ６１コンデンサＣ１４，Ｃ６４等を含む回路の具体的配置も不明である点。
Ｃ．インバータ回路のスイッチング素子に関し、本願発明は、「放熱板に装着された」ものであって、「プリント基板の長手方向のうち前記スリットが設けられていない箇所に前記放熱板に装着されたスイッチング素子が配置されている」のに対して、引用発明１はそのようなものではない点。
　
　そこで、上記相違点について検討する。
（１）相違点Ａについて
　引用刊行物３には、本願発明と同様の、インバータ回路のスイッチング素子の駆動回路と、その駆動周波数を発生させる発振回路と、放電灯負荷の異常保護回路とを含んで構成された集積回路と、集積回路に接続される複数の抵抗またはコンデンサを含む周辺回路、そしてスイッチング素子を含んだインバータ回路を含む主回路を有し、交流電源電圧を高周波電圧に変換し、放電灯をインバータ回路により高周波で点灯させる放電灯点灯装置が記載されている。また同様の放電灯点灯装置は当審で通知した拒絶の理由に引用された国際公開第９７／４２７９４号にも記載され、請求人も平成２０年８月８日の意見書で本願発明の集積回路の実施例である「ＨＶＩＣ」が上記刊行物に開示されている旨述べている。
　そうすると、引用発明１におけるＩＣ１６，６６として上記の引用刊行物３等に記載された集積回路を用いることは当業者が格別の創作性を要することなくなし得たことといえ、このことによる格別の効果も認められない。
　
（２）相違点Ｂについて
　引用発明１のＩＣ１６，６６は、パッケージ７５が長方形の箱形に形成され、基板３１，７２の長手方向に対して平行に配置されたものであって、抵抗Ｒ１１，Ｒ６１コンデンサＣ１４，Ｃ６４等を含む回路が接続されており、引用刊行物１の図５や図１０にも示されるように、その端子は長手方向に並ぶものであって、このような形状のＩＣは周知でもある。
　また、上記相違点Ａについてで述べたように、上記引用刊行物３や国際公開第９７／４２７９４号の集積回路も複数の抵抗またはコンデンサを含む周辺回路が接続され、周辺回路が接続された集積回路も周知である。
　そして、集積回路の周辺回路を、集積回路に近接して配置し、配線を短くして、基板上の集密度を上げるとともに高速化し、またノイズの発生や受信を防ぐことも当業者が通常なす実装技術であるといえる。
　一方、複数のプリント基板を一枚の基板上で同時に作成し、その後分割することやその複数のプリント基板間の分割部について、スリットとＶ字溝を併用することは、例えば、実願平５−５７６５７号（実開平７−２９８６７号）のＣＤ−ＲＯＭや特開平４−２３００９１号公報、特開平８−５６０６１号公報、実願平４−９３６０２号（実開平６−５５２７６号）のＣＤ−ＲＯＭ等に示されるように周知であって、引用発明２は、その様な分割により基板を製造する場合において、各プリント基板の分割部近くにまで表面実装部品を実装する場合に、その部分にスリットを設けて、実装部品４の端子部が剥がれたり、表面実装部品４が割れること防止する製造方法である。さらに、上記実願平５−５７６５７号（実開平７−２９８６７号）のＣＤ−ＲＯＭや特開平８−５６０６１号公報等には、そのようなＶ字溝上の、チップ部品や表面実装部品に近接した部分にスリットや穴を設けることで、部品の剥離や剥がれを防ぎ、高密度実装を可能にすることも記載されている。
　そうすると、引用発明１は細長く形成された基板に平行にＩＣの長手方向を配置するものであるから、ＩＣの端子は基板の長辺に面することとなり、当該ＩＣの端子を有する長辺と基板の長辺の間に、引用刊行物３に示され、また周知でもある、集積回路に接続される周辺回路を配置することは、当業者が適宜なし得た設計的事項であるといえる。
　そしてその際、小型化・集密化、基板の細幅化が可能なように、基板の長辺の周辺回路が実装される部分にスリットを設けて部品の剥がれや破損を防止することも、引用発明２に倣って、当業者が容易になし得たことといえる。
　そして、このことによる格別の効果も認められない。
　
（３）相違点Ｃについて
　引用刊行物４には、インバータ回路を用いた放電灯点灯装置において、細長い回路基板の中央部にインバータ回路のスイッチング素子とともに放熱板を短辺方向に延在してねじで固着することが示されている。
　引用発明１におけるインバータのスイッチング素子について、引用刊行物４に記載されるように、放熱板に装着して、細長い回路基板の短辺方向に延在して固着することは、当業者が適宜なし得た設計的事項であるといえる。
　そして、そのようにされるとき、当該放熱板はＩＣの周辺回路の部品に比して大きく、かつねじで固着されるものであるから、上記（２）相違点Ｂについてで述べたような、スリットを設ける必要性がないことは当業者にとって明らかであり、かつ、放熱板は短辺方向に延在するのであるから、その部分にＩＣを設けないようなすことも、基板の幅を狭くできるように、当業者が通常なすことといえる。
　上記相違点Ｂについてで述べたように、Ｖ字溝とスリットを併用することは周知であるとともに、上記実願平５−５７６５７号（実開平７−２９８６７号）のＣＤ−ＲＯＭや特開平８−５６０６１号公報等には表面実装部品に近接した部分にスリットや穴を設け、他はＶ字溝とすることで、部品の剥離や剥がれを防ぎ、高密度実装を可能とすることが示されているのであるから、基板のスリットについて、通常、部品の剥離や剥がれが生じやすい小型の表面実装部品等が用いられる周辺回路が、基板の長辺の近傍に実装される、ＩＣの周辺のみとし、一方、放熱板が短辺方向に延在して固着される部分には、スリットではなく、通常のＶ字溝等を設けることは、当業者にとって適宜なし得た設計的事項であるといえる。
　そうすると、本願発明の「プリント基板の長手方向のうち前記スリットが設けられていない箇所に放熱板に装着されたスイッチング素子が配置されている」ようなすことも当業者が容易になし得たことといえ、このことによる格別の効果も認められない。
　
　そして、本願発明を全体としてみても、その効果が格別であるとは認められない。
　
４．むすび
　以上のように、本願発明（請求項１に係る発明）は、引用発明１、引用発明２、引用刊行物３及び４に記載の事項並びに上記周知の事項に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　そうすると、このような特許を受けることができない発明を包含する本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。