【事件の表示】
　平成　９年特許願第１７７２０４号「電圧制御型発振回路」拒絶査定不服審判事件〔平成１１年　１月２９日出願公開、特開平１１−　２７１０７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成９年７月２日に出願したものであって、平成１８年２月２日付けで拒絶査定がなされ、これに対し、平成１８年３月９日に拒絶査定に対する審判請求がなされたものであり、その請求項１、６に係る発明は、平成１７年１２月５日付けの手続補正により補正された特許請求の範囲の請求項１、６に記載された事項により特定される次のとおりのものである。（以下、「本願発明１」、「本願発明２」という。）
　「【請求項１】　入力信号に対して出力信号が反転される反転回路部を奇数個直列に接続し、該奇数個の反転回路部の最終段の出力側を該奇数個の反転回路部の初段の入力側に接続することによって発振を生じさせ、外部の電圧に従って前記発振の発振周波数を変化させるｐ−ＭＯＳ型トランジスタおよびｎ−ＭＯＳ型トランジスタを並列に接続して構成される複数のトランスファゲートを、隣接する反転回路部間にそれぞれ挿入してなる電圧制御型発振回路において、
　該複数のトランスファゲートに対し、少なくとも一つのＭＯＳ型トランジスタを含み、該ＭＯＳ型トランジスタに所定の電圧を印加することによって固定された抵抗値を有する複数の固定抵抗回路部をそれぞれ並列に接続することを特徴とする電圧制御型発振回路。」
　「【請求項６】　入力信号に対して出力信号が反転される反転回路部を奇数個直列に接続し、該奇数個の反転回路部の最終段の出力側を該奇数個の反転回路部の初段の入力側に接続することによって発振を生じさせ、外部の電圧に従って前記発振の発振周波数を変化させるためのＭＯＳ型トランジスタからなる複数のトランスファゲートを、隣接する反転回路部間にそれぞれ挿入してなる電圧制御型発振回路において、
　前記ＭＯＳ型トランジスタをデプレッション型のトランジスタとし、該ＭＯＳ型トランジスタにゲート電圧が印加されていない場合でも該ＭＯＳ型トランジスタを動作状態にすることによって前記発振を維持させることを特徴とする電圧制御型発振回路。」
　
２．引用例に記載された発明
　これに対して、原査定の拒絶の理由に引用した特開平５−３７３０７号公報（以下、「引用例１」という。）には、図面とともに以下の記載がある。
（イ）「【請求項１】制御端子若しくは制御端子群に印加する電圧によって、発振周波数を制御する事のできる電圧制御発振回路において、奇数段の反転増幅器群と、上記反転増幅器の出力端子と次段の反転増幅器の入力端子の間に挿入され、上記制御端子若しくは制御端子群に印加する電圧に応じて抵抗値を変化させる上記反転増幅器と同数か若しくはそれ以下の可変抵抗器群よりなり、最終段の上記反転増幅器に接続された可変抵抗器の別の端子が初段の上記反転増幅器の入力端子に接続されていることを特徴とする電圧制御発振回路。」（２頁１欄２〜１１行）
（ロ）「【請求項２】上記特許請求の範囲第１項記載の可変抵抗器を、相補的ＭＯＳトランジスタで構成し、上記ＭＯＳトランジスタのＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの各々のゲート端子に相補的制御電圧をそれぞれ印加することを特徴とする電圧制御発振回路。」（２頁１欄１２〜１７行）
（ハ）「【請求項３】上記特許請求の範囲第１項記載の可変抵抗器を、Ｐチャネル若しくはＮチャネルＭＯＳトランジスタで構成し、上記Ｐチャネル若しくはＮチャネルＭＯＳトランジスタのゲート端子に制御電圧を印加することを特徴とする電圧制御発振回路。」（２頁１欄１８〜２２行）
（ニ）「【０００５】
【課題を解決するための手段】図１に示すように、発振周波数を制御するために、供給する電流を制御する代わりに、トランジスタ２コで構成された反転増幅器１を次段に接続する際に、外部から抵抗値を制御することが可能な可変抵抗器２を、挿入することによって解決される。
【０００６】
【作用】図１の回路の動作は、次のとおりである。トランジスタ２コで構成される反転増幅器１が次段を駆動する際、出力の応答は主に次段の入力容量とそれに直列の抵抗により決まる。この抵抗は、反転増幅器自体の出力抵抗と段間に設けられた可変抵抗器２よりなる。したがって、可変抵抗器２の抵抗値を制御端子３に加える電圧により制御することにより、次段への信号伝搬時間を制御できる。ゆえに、奇数段の反転増幅器１をリング状に接続した本発振回路は、電圧制御発振回路として動作する。
【０００７】トランジスタ２コで構成された反転増幅器１は、ＰｃｈＭＯＳ，ＮｃｈＭＯＳともにソース電極が電源端子ＶＤＤ，ＶＳＳに接続されているため、基板バイアス電圧は印加されない。このため閾電圧の変動が抑制され、発振周波数の著しい低下が抑えられる。また、電源電圧の変動に対しても、基板バイアスが変動することがなく、動作余裕が小さくなることがない。
【０００８】
【実施例】本発明の一実施例を図３に示す。電圧で値が制御できる抵抗をＣＭＯＳトランジスタで構成した例である。制御電圧ＶＣｕ，ＶＣｄを相補的に入力することにより、抵抗値を変化させ、発振周波数を制御する。
【０００９】本発明の他の実施例を図４に示す。電圧で値が制御できる抵抗をＮＭＯＳのみで構成した例である。制御電圧ＶＣにより、その抵抗値を変化させ、発振周波数を制御する。図２に示した従来の回路の３／４の素子数で構成できる上、相補的な制御電圧を印加する必要がないため、制御回路の回路規模も削減される。
【００１０】本発明の他の実施例を図５に示す。電圧で値が制御できる抵抗をＰＭＯＳのみで構成した例である。制御電圧ＶＣにより、その抵抗値を変化させ、発振周波数を制御する。本実施例も図４に示した実施例と同様に、図２に示した従来の回路の３／４の素子数で構成できる上、相補的な制御電圧を印加する必要がないため、御回路の回路規模も削減される。」（２頁２欄１５行〜３頁３欄７行）
　
　引用例１の反転増幅器は、入力信号に対して出力信号が反転されるものであることは当然であり、引用例１の図３に示された実施例によれば、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタを並列に接続することにより可変抵抗器を構成しているが、これがトランスファゲートであることは当業者に自明である。
　引用例１の（イ）（ロ）（ニ）の記載、及び図３に示された実施例からすると、引用例１には、
「入力信号に対して出力信号が反転される反転増幅器を奇数個直列に接続し、該奇数個の反転増幅器の最終段の出力側を該奇数個の反転増幅器の初段の入力側に接続することによって発振を生じさせ、制御端子に印可する電圧に従って前記発振の発振周波数を変化させるＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタを並列に接続して構成される複数のトランスファゲートを、隣接する反転増幅器間にそれぞれ挿入してなる電圧制御発振回路。」
の発明（以下、「引用例発明１」という。）が開示されていると認めることができる。
　
　引用例１の図４及び図５に示された実施例によれば、ＰチャネルＭＯＳトランジスタ若しくはＮチャネルＭＯＳトランジスタにより可変抵抗器を構成しているが、これがトランスファゲートであることは当業者に自明である。
　引用例１の（イ）（ハ）（ニ）の記載、図４及び図５に示された実施例からすると、引用例１には、
「入力信号に対して出力信号が反転される反転増幅器を奇数個直列に接続し、該奇数個の反転増幅器の最終段の出力側を該奇数個の反転増幅器の初段の入力側に接続することによって発振を生じさせ、制御端子に印可する電圧に従って前記発振の発振周波数を変化させるためのＰチャネルＭＯＳトランジスタ若しくはＮチャネルＭＯＳトランジスタからなる複数のトランスファゲートを、隣接する反転増幅器間にそれぞれ挿入してなる電圧制御発振回路。」
の発明（以下、「引用例発明２」という。）が開示されていると認めることができる。
　
　同じく、原査定の拒絶の理由に引用した特開平６−３１０９９４号公報（以下、「引用例２」という。）には、図面とともに以下の記載がある。
（イ）「【請求項９】  インバータと、このインバータの出力端に設けられ、インバータの出力電流を制御電圧に基づいて制御する電流制御手段と、上記インバータの出力電流の最低値を設定する電流値設定手段とを有し、上記インバータに入力された信号の遅延信号を上記電流制御手段を介して出力する遅延回路をリング型に奇数段接続して構成したことを特徴とする電圧制御発振器。
【請求項１０】  前記電流制御手段及び前記電流量設定手段は、一端が前記インバータの出力端に接続され、ゲートに前記制御電圧が印加されるディプレッション型のＭＯＳトランジスタから成ることを特徴とする請求項９記載の電圧制御発振器。」（２頁２欄４５行〜３頁３欄６行）
（ロ）「【００２２】
【実施例】以下、この発明の一実施例について図面を参照して説明する。図１は、この発明の第１の実施例に係る電圧制御発振器の構成を示す回路図であり、図２は上記図１に示した電圧制御発振器における１つの遅延回路を抽出して示している。
【００２３】図１に示すように、電圧制御発振器は、制御部１２と発振部１３とで構成されており、制御部１３は相補型インバータ１４と抵抗Ｒ１，Ｒ２から形成される。上記インバータ１４は、Ｐチャネル型ＭＯＳトランジスタＰ３とＮチャネル型ＭＯＳトランジスタＮ３から成る。上記抵抗Ｒ１の一端には制御電圧Ｖｃが印加され、他端は上記インバータ１４の入力端に接続される。上記抵抗Ｒ２はインバータ１４の入力端と出力端との間に接続される。一方、発振部１３はｎ段（ｎは奇数）の遅延回路１１−１〜１１−ｎをリング型に奇数段接続した構成となっている。これら各遅延回路１１−１〜１１−ｎ中のＰチャネル型ＭＯＳトランジスタＰ４のゲートに、上記インバータ１４の出力端が接続される。」（６頁１０欄５〜２３行）
（ハ）「【００２５】上記発振部１３の各遅延回路１１−１〜１１−ｎは、図２に示すように、Ｐチャネル型ＭＯＳトランジスタＰ４，Ｐ５，Ｐ６とＮチャネル型ＭＯＳトランジスタＮ４，Ｎ５，Ｎ６から構成される。ＭＯＳトランジスタＰ５，Ｎ５は相補型のインバータ１５を構成しており、ＭＯＳトランジスタＰ５と電源ＶDDとの間に発振周波数制御用のＭＯＳトランジスタＰ４，Ｐ６が並列接続され、ＭＯＳトランジスタＮ５と接地点ＧＮＤとの間に発振周波数制御用のＭＯＳトランジスタＮ４，Ｎ６が並列接続される。上記ＭＯＳトランジスタＰ４のゲートは制御部１２中のインバータ１４の出力端に接続されることにより制御電圧／Ｖｃが印加され、ＭＯＳトランジスタＰ６のゲートは接地点ＧＮＤに接続される。上記ＭＯＳトランジスタＮ４のゲートには制御電圧Ｖｃが印加され、ＭＯＳトランジスタＮ６のゲートは電源ＶDDに接続される。
【００２６】上記のような構成において、ＭＯＳトランジスタＰ６とＮ６は、ＭＯＳトランジスタＰ４，Ｎ４がカットオフした時にＭＯＳトランジスタＰ５，Ｎ５に流れる電流の最低値を決めており、これら２つのトランジスタにより、制御電圧Ｖｃが接地電位（／Ｖｃは電源電位）になっても発振状態が維持される。そして、この２つのトランジスタにより発振周波数ｆosc.の最小値が決まるため、２つのトランジスタＰ６，Ｎ６のサイズ（チャネル長Ｌやチャネル幅Ｗ）を変えることによって、発振周波数ｆosc.の最小値を容易に設計できる。また、上記ＭＯＳトランジスタＰ４，Ｎ４は、制御電圧Ｖｃが電源電位ＶDD（／Ｖｃは接地電位ＧＮＤ）となった場合の電流の最大値を決めており、これら２つのトランジスタにより発振周波数ｆosc.の最大値が決まるため、２つのトランジスタのサイズを変えることによって発振周波数ｆosc.の最大値も容易に設計できる。」（６頁１０欄４２行〜７頁１１欄２３行）
（ニ）「【００３１】図５及び図６はそれぞれ、この発明の第３，４の実施例に係る電圧制御発振器について説明するためのもので、遅延回路の更に他の構成例を示している。図５に示す回路では、上記図２に示した回路におけるＭＯＳトランジスタＰ４，Ｐ６に代えてディプレッション型のＭＯＳトランジスタＤ１を設けるとともに、ＭＯＳトランジスタＮ４，Ｎ６に代えてディプレッション型のＭＯＳトランジスタＤ２を設けている。そして、上記ＭＯＳトランジスタＤ１，Ｄ２のゲートに、制御電圧Ｖｃを印加している。上記遅延回路をリング型に奇数段接続して電圧制御発振器を構成する。
【００３２】このような構成では、ディプレッション型のＭＯＳトランジスタＤ１，Ｄ２は、ゲート電位が０Ｖであっても電流が流れるので、上記各実施例と同様に制御電圧Ｖｃが接地電位となっても発振状態を維持できる。また、制御電圧Ｖｃに応じてオン抵抗が変化するので、少ない素子数で上記図２及び図４に示した回路と同様な作用効果が得られる。
【００３３】また、図６に示す回路では、インバータ１５の出力端にディプレッション型のＭＯＳトランジスタＤ３を設けている。そして、このＭＯＳトランジスタＤ３のゲートに制御電圧Ｖｃを印加している。このような構成では、インバータ１５の出力信号の立上がりや立ち下がりの遅延時間をＭＯＳトランジスタＤ３のオン抵抗に応じて制御することになる。ＭＯＳトランジスタＤ３は、ゲート電位が０Ｖであっても電流が流れるので、上述した各実施例と同様に制御電圧Ｖｃが接地電位となっても発振状態を維持できる。」（７頁１２欄６〜３３行）
　
　引用例２の図６及び（ニ）に示された第４の実施例には、電圧制御発振器のインバータの出力端にディプレッション型のＭＯＳトランジスタを設けて、そのゲートに制御電圧を印可することにより、制御電圧が接地電位となっても発振状態を維持できることが記載されている。
　インバータの出力端設けられたディプレッション型のＭＯＳトランジスタが、トランスファゲートであり、また、ディプレッション型のＭＯＳトランジスタは、ゲート電圧が印可されていない場合でも動作状態であることは当業者に自明の事項であるから、引用例２には、
「インバータに接続されるトランスファゲートを、ディプレッション型のＭＯＳトランジスタとし、当該ＭＯＳ型トランジスタにゲート電圧が印加されていない場合でもＭＯＳ型トランジスタを動作状態にすることによって発振を維持させるようにした電圧制御発振器。」
の発明（以下、「引用例発明３」という。）が開示されていると認めることができる。
　
３．本願発明１について
（１）対比
　本願発明１と引用例発明１とを対比する。
　引用例発明１の「反転増幅器」「制御端子に印可する電圧」「ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタ」「電圧制御発振回路」は、本願発明１の「反転回路部」「外部の電圧」「ｐ−ＭＯＳ型トランジスタおよびｎ−ＭＯＳ型トランジスタ」「電圧制御型発振回路」にそれぞれ相当する。
　したがって、両者は、
「入力信号に対して出力信号が反転される反転回路部を奇数個直列に接続し、該奇数個の反転回路部の最終段の出力側を該奇数個の反転回路部の初段の入力側に接続することによって発振を生じさせ、外部の電圧に従って前記発振の発振周波数を変化させるｐ−ＭＯＳ型トランジスタおよびｎ−ＭＯＳ型トランジスタを並列に接続して構成される複数のトランスファゲートを、隣接する反転回路部間にそれぞれ挿入してなる電圧制御型発振回路。」である点で一致し、以下の点で相違する。
［相違点］
　本願発明１は「複数のトランスファゲートに対し、少なくとも一つのＭＯＳ型トランジスタを含み、該ＭＯＳ型トランジスタに所定の電圧を印加することによって固定された抵抗値を有する複数の固定抵抗回路部をそれぞれ並列に接続する」のに対し、引用例発明１はそのように構成されていない点。
　
（２）当審の判断
　上記［相違点］について検討する。
　トランスファゲートを有する発振回路において、トランスファゲートに並列に固定抵抗回路部を接続することは、特開昭６４−８６７０８号公報、実願昭５９−８１１８８号（実開昭６０−１９３７１４号）のマイクロフィルム等に示されるように周知技術であり、ＭＯＳ型トランジスタに所定の電圧を印加することによって固定された抵抗値を有する固定抵抗回路部を得ることは、引用例２（特に摘記事項（ハ））等にも示されているように周知技術である。
　引用例発明１に、これらの周知技術を適用して相違点１に係る構成とすることは当業者が容易に想到し得たものと認められる。
　そして、本願発明１の作用効果も、引用例発明１及び周知技術から当業者が予測できる範囲のものである。
　
４．本願発明２について
（１）対比
　本願発明２と引用例発明２とを対比する。
　引用例発明２の「反転増幅器」「制御端子に印可する電圧」「ＰチャネルＭＯＳトランジスタ若しくはＮチャネルＭＯＳトランジスタ」「電圧制御発振回路」は、本願発明２の「反転回路部」「外部の電圧」「ＭＯＳ型トランジスタ」「電圧制御型発振回路」にそれぞれ相当する。
　したがって、両者は、
「入力信号に対して出力信号が反転される反転回路部を奇数個直列に接続し、該奇数個の反転回路部の最終段の出力側を該奇数個の反転回路部の初段の入力側に接続することによって発振を生じさせ、外部の電圧に従って前記発振の発振周波数を変化させるためのＭＯＳ型トランジスタからなる複数のトランスファゲートを、隣接する反転回路部間にそれぞれ挿入してなる電圧制御型発振回路。」である点で一致し、以下の点で相違する。
［相違点］
　本願発明２は「前記ＭＯＳ型トランジスタをデプレッション型のトランジスタとし、該ＭＯＳ型トランジスタにゲート電圧が印加されていない場合でも該ＭＯＳ型トランジスタを動作状態にすることによって前記発振を維持させる」のに対して、引用例発明２はそのように構成されていない点。
　
（２）当審の判断
　上記［相違点］について検討する。
　引用例発明３の「インバータ」「ディプレッション型」「ＭＯＳトランジスタ」「電圧制御発振器」は、本願発明２の「反転回路部」「デプレッション型」「ＭＯＳ型トランジスタ」「電圧制御型発振回路」にそれぞれ相当するから、引用例発明３は、「反転回路部に接続されるトランスファゲートを、デプレッション型のＭＯＳ型トランジスタとし、当該ＭＯＳ型トランジスタにゲート電圧が印加されていない場合でもＭＯＳ型トランジスタを動作状態にすることによって発振を維持させることを特徴とする電圧制御型発振回路。」であると表現できる。
　引用例発明２と引用例発明３は、共にＭＯＳ型トランジスタからなるトランスファゲートを有する電圧制御型発振回路であるから、引用例発明３を引用例発明２に適用することにより、トランスファゲートを、デプレッション型のＭＯＳ型トランジスタからなるものとして、当該ＭＯＳ型トランジスタにゲート電圧が印加されていない場合でもＭＯＳ型トランジスタを動作状態にすることによって発振を維持させるようにすることは、当業者が容易に想到し得たものと認められる。
　そして、本願発明２の作用効果も、引用例発明２及び引用例発明３から当業者が予測できる範囲のものである。
　
５．むすび
　したがって、本願発明１は、引用例発明１及び周知技術に基づいて、本願発明２は、引用例発明２と引用例発明３に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。