【事件の表示】
　特願２００１−２１９４９８「描画装置とその並列描画方法、及び並列描画プログラム」拒絶査定不服審判事件〔平成１５年　１月３１日出願公開、特開２００３−　３０６４１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１３年７月１９日の出願であって、平成１８年７月２０日付けで拒絶査定がなされ、平成１８年８月２３日に拒絶査定不服審判が請求されたものである。
　本願は、平成１８年４月３日付け手続補正書により補正された特許請求の範囲の請求項１ないし２１に記載されたものと認められるところ、その請求項８に記載された発明（以下、「本願発明」という。）は、次のとおりのものである。
　
「【請求項８】描画処理を実行する複数の描画部による並列描画方法において、
　各前記描画部を疎結合により備え、
　各前記描画部に対して、表示画面を更新する同期タイミングを通知する表示同期信号を出力するステップと、
　各前記描画部が、
　描画処理の実行中において、描画処理中である旨を示す描画ビジー信号を各前記描画部に対して発信するステップと、
　前記描画ビジー信号の受信により、いずれかの前記描画部が描画処理中であることを検出するステップと、
　前記表示同期信号及び受信した前記描画ビジー信号に基づいて、描画命令及びデータの入力を行うことによって、表示画面の定められた更新時点において、描画処理中の前記描画部がない場合に限り、前記表示画面を更新するステップを備えることを特徴とする並列描画方法。」
　
２．引用例
　原査定の拒絶の理由に引用された特開平１１−１４９２８３号公報（以下、「引用例」という。）には、図面と共に、次の記載がある。
　
（１）「【特許請求の範囲】
【請求項１】上位処理装置から転送されてくる描画データを描画処理する装置と、該処理する装置の出力結果を貯えるダブルバッファ構成のフレームメモリと、１フレーム分の描画データの書き込みが終了したことを判定し、該ダブルバッファをVsync（垂直同期）信号に同期して切り替え、ディスプレイデバイスに出力する装置を有するマルチディスプレイ構成の複数の表示制御装置において、各々の該表示制御装置の描画処理状況を上位ホストＰＣが監視し、すべての表示制御装置で該描画処理が終了したことを該ホストＰＣが判定した後、該ダブルバッファの切り替えを該ホストＰＣからすべての表示制御装置に一括同時に指示することで複数の表示制御装置間の同期を取ることを特徴とするマルチディスプレイの同期方式。」
　
（２）「【０００４】
【発明が解決しようとする課題】一般にマルチディスプレイ構成の表示制御装置では、各々の表示制御装置が担当する描画領域に対応してクリッピング処理された描画データが描画処理部に転送され描画処理される。ここで、各々の表示制御装置に転送されてくる該描画データに特に時間差があったり、クリッピング処理された該描画データのデータ量にある程度以上の差があると、各々の表示制御装置間の描画処理にばらつきが生じ、各々のディスプレイ間で１フレーム中に表示されるべき描画データが垂直同期からずれて表示され、ちらつきが発生するといった問題点があった。従来のマルチディスプレイではこの問題を解決すべく上述したような方式で表示制御装置間の同期を取っていたが、３次元グラフィックス等近年複雑化する描画アプリケーションで作成されたデータを表示しようとすると該方式ではデータの加工に膨大な時間をとられるという問題があった。また、加工時にデータの量を減らした場合にはマルチディスプレイ表示の品質が劣化するという問題が発生することがあった。」
　
（３）「【０００６】
【課題を解決するための手段】上記目的は、描画処理部の出力結果を貯えるダブルバッファ構成のフレームメモリと、１フレーム分の描画データの書き込みが終了したことを判定した後、該ダブルバッファをVsync 信号に同期して切り替えディスプレイデバイスに出力する装置を有する表示制御装置において、各々の表示制御装置の描画処理状況を例えばホストＰＣに監視させ、すべての表示制御装置で１フレーム（１シーン）分の描画処理が終了したことを該ホストＰＣが判定した後に、すべての表示制御装置に対しダブルバッファの切り替えを該ホストＰＣが指示することで達成される。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面を用いて説明する。図１は本発明の一実施例であり２画面構成の表示制御装置のハードウェア構成を示す。図１において、表示制御装置１０１は上位処理系から送られてくる描画データを描画処理部１１１に転送するバス１５１，送られてきた該描画データを描画処理する描画処理部１１１，描画処理結果を貯えるダブルバッファ構成のフレームメモリ１１２，表示同期制御部１１０からのダブルバッファ切り替え指示とVsync 信号に同期してダブルバッファ１１２を切り替えるセレクタ１１３，セレクタ１１３を制御する表示同期制御部１１０，描画処理部１１１の描画処理パイプライン内で１フレーム分の描画処理が終了したことを表示同期制御部１１０に知らせる信号１２０，表示同期制御部１１０からセレクタ１１３にダブルバッファ１１２の切り替えを指示する信号１２１，Vsync 信号を生成するVsync 生成部１１４，表示制御装置間のVsync 信号の同期を取るVsync 同期信号１５０から構成される。
【０００８】さらに、表示同期制御部１１０は、描画処理部１１１で１フレーム分の描画処理が終了したときにセットされるフレーム終了コマンドレディビット１１６、すべての表示制御装置で描画処理が終了したときにホストＰＣ１００によりセットされるフレーム終了コマンド実行許可ビット１１５を持つ。また、２つの表示制御装置１０１，１０２の描画処理状況をそれぞれホストＰＣ１００に監視させるためのフレーム終了コマンドレディビット状態信号１５４，１５５，ダブルバッファ１１２，１３２の切り替え処理を指示するフレーム終了コマンド実行許可信号１５３にて表示制御装置とホストＰＣが接続されている。
【０００９】以下に全体の動作を図２，図３，図４を用い、図１を引用しながら説明する。２つの表示制御装置１０１，１０２にそれぞれ入力される描画データ１５１，１５２は、図４（Ａ）に示すように１フレーム分の描画データとディスプレイドライバにより描画データ最後尾に添付された１フレーム分の描画処理の終了を示すフレーム終了コマンドから成る。それぞれの描画データは描画処理部１１１，１３１へ転送されると共に描画処理パイプラインによって処理され（図２のステップ２ａ参照）、該処理結果は逐一ダブルバッファ構成のフレームメモリ１１２，１３２に貯えられる。ここでダブルバッファの使い方は公知として特に説明は省略する。」
　
（４）「【００１２】１フレーム分の描画処理が終了すると描画処理部１１１，１３１内の描画処理パイプライン最後段にフレーム終了コマンド(図４（Ａ）のEnd Frame命令）が到達するので、該到達を認知した描画処理部１１１，１３１はそれぞれ対応するフレーム終了コマンドレディビット１１６，１３５をセットする（図２のステップ２ｂ）。ホストＰＣ１００はすべての表示制御装置のフレーム終了コマンドレディビット１１６，１３５を逐一監視しており（図３のステップ３ａ参照）、すべての表示制御装置で描画処理が終了したことを判定するため、ホストＰＣ１００内ですべてのフレーム終了コマンドレディビットの論理積をとり、該描画処理が終了したと判定した場合は、すべてのフレーム終了コマンド実行許可ビット115,１３４を同時にセットすることでダブルバッファの切り替え処理を許可する（図３のステップ３ｂ）。
【００１３】本処理は、図１中ではハードウェアで論理積をとる形で記載しているが、該判定とフレーム終了コマンド実行許可ビット１１５，１３４のセットはホストＰＣ上のソフトウェアで実現することも可能であることは容易に類推できる。該処理を許可された表示同期制御部１１０，１３０ではVsync 信号に同期してセレクタ１１３，１３３にダブルバッファ１１２，１３２の切り替え処理を指示し、ダブルバッファの切り替え処理が実行される（図２のステップ２ｃ）。
【００１４】また同時に、フレーム終了コマンドレディビット１１６，１３５とフレーム終了コマンド実行許可ビット１１５，１３４のリセットと、描画処理部１１１，１３１内の描画処理パイプラインの最後段にホールドされているフレーム終了コマンドの削除が行われ、次フレームの描画データの描画処理が開始されダブルバッファ構成のもう一方のフレームメモリに該処理結果が書き込まれ始める（図２のステップ２ｄ）。」
　
　上記引用例では、発明を「マルチディスプレイの同期方式」と、物のカテゴリでとらえているが、上記（１）ないし（４）の記載事項から、描画処理を並列的に実行する方法についても認定できることは明らかである。
　
　この点も含めて、さらに引用例の図４などを参酌して、上記引用例記載事項及び図面を総合勘案すると、引用例には次の発明（以下、「引用発明」という。）が記載されている。
「描画処理をする複数の表示制御装置の並列描画方法において、ダブルバッファを有する各々の表示制御装置がホストＰＣと接続され、Vsync 同期信号で同期が取られたVsync 信号がVsync 生成部で生成され、ホストＰＣはすべての表示制御装置のフレーム終了コマンドレディビットを逐一監視してすべてのフレーム終了コマンドレディビットの論理積をハードウェアでとり、すべての表示制御装置で描画処理が終了したと判定した場合は、すべてのフレーム終了コマンド実行許可ビットを同時にセットしてダブルバッファの切り替え処理を許可し、処理を許可された各々の表示制御装置ではVsync 信号に同期してダブルバッファの切り替え処理が実行されてディスプレイデバイスへの出力が行われ、同時に描画処理パイプラインの最後段にホールドされているフレーム終了コマンドの削除が行われて次フレームの描画データの描画処理が開始され、描画データにはBegin POL，点データ，End POLが含まれている、並列描画方法。」
　
３．対比
　本願発明と引用発明とを対比する。
　
　引用発明における「描画処理を実行する複数の表示制御装置」は、本願発明の「描画処理を実行する複数の描画部」に相当する。
　
　引用発明における、「ダブルバッファを有する各々の表示制御装置がホストＰＣと接続され」ている点は、上記２（３）及び引用例の図４によれば、各々の表示制御装置がメモリを共有していないから、本願発明の「各前記描画部を疎結合により備え」ることに相当する。
　
　引用発明における、「Vsync 同期信号によって同期が取られる Vsync 信号を Vsync 生成部で生成され」る処理は、Vsync 信号に同期して表示制御装置でダブルバッファの切り替え処理と、ディスプレイデバイスへの出力処理が実行されていることから、Vsync 同期信号自体も間接的にディスプレイデバイスへの出力を同期するための信号として出力されているといえるので、本願発明の「各前記描画部に対して、表示画面を更新する同期タイミングを通知する表示同期信号を出力するステップ」に相当する。
　
　上記（３）（４）及び引用例の図４によれば、「Begin POL」，「End POL」が描画命令であり、「点データ」がデータであるといえるから、引用発明における「描画データ」は、本願発明の「描画命令及びデータ」に相当する。
　
　引用発明における、「Vsync 同期信号により同期を取られたVsync 信号に同期してダブルバッファの切り替え処理が実行され、同時に描画処理パイプラインの最後段にホールドされているフレーム終了コマンドの削除が行われて次フレームの描画データの描画処理が開始され」る点は、Vsync 同期信号に基づいて次フレームの描画データが入力されているといえるので、本願発明の「表示同期信号」に基づいて「描画命令及びデータの入力を行うこと」に相当する。
　
　引用発明における、「Vsync 同期信号により同期を取られたVsync 信号に同期して、処理を許可された各々の表示同期制御部でダブルバッファの切り替え処理が実行されてディスプレイデバイスへの出力が行われる」処理は、処理を許可されたという状態がすべての表示制御装置で描画処理が終了したことを意味していることを考慮すると、本願発明の「表示画面の定められた更新時点において、描画処理中の前記描画部がない場合に限り、前記表示画面を更新するステップ」に相当する。
　
　したがって、本願発明と引用発明とは、
「描画処理を実行する複数の描画部による並列描画方法において、
　各前記描画部を疎結合により備え、
　各前記描画部に対して、表示画面を更新する同期タイミングを通知する表示同期信号を出力するステップと、
　各前記描画部が、
　前記表示同期信号に基づいて、描画命令及びデータの入力を行うことによって、表示画面の定められた更新時点において、描画処理中の前記描画部がない場合に限り、前記表示画面を更新するステップを備えることを特徴とする並列描画方法。」
である点で一致し、以下の点で相違する。
　
（相違点１）
　「各前記描画部」が、本願発明では、「描画処理の実行中において、描画処理中である旨を示す描画ビジー信号を発信するステップ」を備えているのに対し、引用発明では、フレーム終了コマンドレディビットを用いている点。
　
（相違点２）
　「各前記描画部」が、本願発明では、「信号を各前記描画部に対して発信」し、「信号の受信により、いずれかの前記描画部が描画処理中であることを検出するステップ」を備えているのに対し、引用発明では、ホストＰＣがすべての表示制御装置のフレーム終了コマンドレディビットを監視してその論理積をハードウェアでとり、実行許可ビットを同時にセットしている点。
　
（相違点３）
　本願発明では、「前記表示同期信号及び受信した前記描画ビジー信号」に基づいて描画命令及びデータの入力を行っているのに対し、引用発明では、Vsync 同期信号とフレーム終了コマンド実行許可ビットに基づいて描画命令及びデータの入力を行っている点。
　
４．判断
　上記各相違点について検討する。
　
　（相違点１）について
　引用発明においても、フレーム終了コマンドレディビットの論理積をハードウェアでとっているので、フレーム終了コマンドレディビットの情報は表示制御装置からホストＰＣへ、ハードウェアに入力可能な信号として発信されているといえる。
　また、一般的に、処理の終了を判定する論理回路を設計する際に、処理が終了したことを示す信号と、処理が終了していないことを示す信号のどちらを発信する構成を採用するかは当業者が適宜選択し得た設計事項である。
　以上を踏まえると、引用発明において、処理が終了したことを示す信号といえるフレーム終了コマンドレディビットに替えて、処理が終了していないことを示す信号といえるビジー信号を発信するように構成することは当業者が容易に想到し得たものである。
　
　（相違点２）について
　引用発明においては、ホストＰＣにおいてハードウェアで表示制御装置からのフレーム終了コマンドレディビットの論理積をとり、その出力を各々の表示制御装置の実行許可ビットとしてセットしている。
　したがって、引用発明においても、実質的に表示制御装置からすべての表示制御装置へ信号の送信が行われているといえる。
　以上を踏まえると、引用発明において、表示制御装置からすべての表示制御装置へ信号を発信することにより、すべての表示制御装置で描画処理が終了したかを判定するように構成することは当業者が容易に想到し得たものである。
　
　（相違点３）について
　上記のとおり、引用発明においてフレーム終了コマンドレディビットに替えてビジー信号を発信して、すべての表示制御装置で描画処理が終了したことを判定するように構成することは当業者が容易に想到し得たものであり、その場合、引用発明においてもVsync 同期信号とビジー信号に基づいて描画命令及びデータの入力が行われることとなるのは当然といえる。
　
　そして、これら相違点を総合的に考慮しても当業者が想到し難い格別のものであるとすることはできない。また、本願発明の作用効果も、引用発明から、当業者が予測できる範囲のものにすぎず、格別顕著なものであるとはいえない。
　
　したがって、本願発明は引用発明に基づいて当業者が容易に発明をすることができたものである。
　
５．むすび
　以上のとおり、本願発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　
　よって、結論のとおり審決する。