【事件の表示】
　平成　６年特許願第１２０８９４号「半導体集積回路装置の製造方法」拒絶査定不服審判事件〔平成　７年１２月１２日出願公開、特開平　７−３２６６５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成６年６月２日の出願であって、平成１７年４月６日付けで拒絶査定がなされ、これに対して同年５月１２日に拒絶査定に対する審判請求がなされるとともに、同年６月１３日付けで手続補正がなされたものである。
　なお、その後当審において、平成１８年８月１日付けで審尋がなされ、同年１０月１０日に回答書が提出されている。
　　           
第２　平成１７年６月１３日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１７年６月１３日付けの手続補正を却下する。
　
　［理由］
１．本件補正の内容      　
　本件補正は、補正前の請求項１ないし４６を、補正後の請求項１ないし４６と補正するものであって、補正後の請求項１に係る発明は以下のとおりである。
「【請求項１】　（ａ）半導体基板に、アイソレーション形成用の第１溝を形成する工程と、
　（ｂ）前記第１溝内に、巣が形成されるように第１絶縁膜を埋め込む工程と、
　（ｃ）前記第１溝よりも浅い第２溝が残り、かつ、前記巣が残るように、前記第１絶縁膜の一部を除去する工程と、
　（ｄ）前記第２溝を第２絶縁膜で埋め込み、前記巣の上端部を前記第２の絶縁膜で覆う工程とを有することを特徴とする半導体集積回路装置の製造方法。」
　
２．補正事項の整理
　請求項１についての補正は、補正前の請求項１の「（ｄ）前記第２溝を第２絶縁膜で埋め込む工程」を、「（ｄ）前記第２溝を第２絶縁膜で埋め込み、前記巣の上端部を前記第２の絶縁膜で覆う工程」と補正するものである。
　　
３．本件補正についての検討
（１）補正の目的の適否及び新規事項の追加について
　請求項１についての補正は、補正前の請求項１の「（ｄ）前記第２溝を第２絶縁膜で埋め込む工程」について、「前記巣の上端部を前記第２の絶縁膜で覆う」という構成を追加して、「前記第２溝を第２絶縁膜で埋め込む工程」を限定するものであり、特許請求の範囲の減縮を目的とするものであるから、特許法第１７条の２第３項第２号に該当する。
　また、本願の願書に最初に添付された明細書の段落【００７５】ないし【００８７】、及び図面の図９ないし図１２に、浅溝５ａ1 内に埋込絶縁膜５ｂ2 を充填して、巣の上端部を被うことが実質的に記載されており、本件補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第２項において準用する同法第１７条第２項に規定する要件を満たしている。
　　
　以上のとおり、請求項１についての補正を含む本件補正は、特許法第１７条の２第３項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから、以下において、補正後における特許請求の範囲に記載されている事項により構成される発明が特許出願の際独立して特許を受けることができるものであるか、同法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件について検討する。
　　
（２）独立特許要件について
（２−１）補正後の発明
　本件補正後の請求項１に係る発明は、上記「１．本件補正の内容」に記載したとおりである。
　　　
（２−２）刊行物に記載された発明
（ａ）刊行物１：特開平４−２７７６４９号公報
　原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開平４−２７７６４９号公報（以下、「刊行物１」という。）には、「半導体装置の製造方法」（発明の名称）に関して、図１及び図２とともに以下の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に関し、特に素子間の絶縁分離のための溝の埋設方法に関する。
【０００２】
【従来の技術】素子間の絶縁分離のために半導体基板に溝（以下トレンチと呼ぶ）を設ける方法が多く用いられているが、このトレンチの埋設物として一般に酸化シリコン等の絶縁物や多結晶シリコンが用いられている。近年では、半導体基板の熱処理におけるストレス軽減のために、単結晶シリコンから成る半導体基板と熱膨張率が等しい多結晶シリコンを埋設することがより一般的である。以下このトレンチに多結晶シリコンを埋設する方法を図面を用いて説明する。」
「【０００４】・・・図２（ｃ）に示すように、シリコン基板１上に堆積した不要な多結晶シリコン膜４Ａをドライエッチング法やウェットエッチング法により除去すると、トレンチ２の内部に空洞が残ったり、トレンチ２内に残された多結晶シリコン膜４Ａの上部に空洞が溝９として露出する場合が有る。
【０００５】
【発明が解決しようとする課題】このように従来の製造方法では、形成されるトレンチの形状により、トレンチに埋設した多結晶シリコン膜４Ａの上部に溝９が形成され、この溝９が後の工程の熱処理等による結晶欠陥の発生源となったり、シリコン基板上に設けられた絶縁膜の不良による、トレンチ内部の多結晶シリコン膜４Ａを介して配線間のショートや、段差による配線の断線等の様々な不良発生の源となり、半導体装置の信頼性及び歩留りを低下させるという問題点があった。」
「【０００８】まず図１（ａ）に示すように、従来と同様の操作によりシリコン基板１にトレンチ２を形成したのち、トレンチ２を含む全面に酸化シリコン膜等の絶縁膜３を形成する。トレンチ２の形状は、トレンチ開口部の幅に比べ、トレンチ内部の幅が部分的に広いボウイングが形成されている。次に図１（ｂ）に示すように、ＬＰ−ＣＶＤ法により厚さがトレンチ開口幅の１／２以上の多結晶シリコン膜４をシリコン基板１上に堆積する。この時トレンチ２の内部に空洞７ができる。
【０００９】次に図１（ｃ）に示すように、ドライエッチング法やウェットエッチング法を用い、多結晶シリコン膜４を、空洞７が無くなる程度までエッチングし、空洞や溝のない多結晶シリコン膜４Ａをトレンチ２内の底部に残す。次に、Ｈ２　Ｎ２　等をキャリアガスとして用い、ＳｉＨ２Ｃｌ２　，ＳｉＨ４　，ＳｉＣｌ４　等のガスとＨＣｌガスを用い、数Ｔｏｒｒ〜数百Ｔｏｒｒの圧力、６００〜９００℃の温度の条件を用いる選択ＣＶＤ法によりトレンチ２の内部に残された多結晶シリコン膜４上にのみ、選択的に新たに多結晶シリコン膜８を堆積させる。
【００１０】このように本実施例によれば、２回の多結晶シリコン膜の堆積法を用いるため、トレンチの形状によらず良好に多結晶シリコン膜を溝２内に埋設することができる。」
　　
　よって、刊行物１には以下の発明（以下、「刊行物発明」という。）が記載されている。　
　「シリコン基板１に素子間の絶縁分離のためのトレンチ２を形成する工程と、
　前記トレンチ２の内部に空洞７ができるように、多結晶シリコン膜４を前記シリコン基板１上に堆積する工程と、
　前記多結晶シリコン膜４を、空洞７が無くなる程度までエッチングし、前記多結晶シリコン膜４を前記トレンチ２内の底部に残す工程と、
　前記トレンチ２の内部に残された前記多結晶シリコン膜４上にのみ、選択的に新たに多結晶シリコン膜８を堆積させる工程とを有することを特徴とする半導体装置の製造方法。」
　
（ｂ）刊行物２：特開昭６０−２１９７５９号公報
　原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開昭６０−２１９７５９号公報（以下、「刊行物２」という。）には、「半導体集積回路装置の製造方法」（発明の名称）に関し、第１図及び第３図とともに以下の事項が記載されている。　
「（従来技術）
　従来の溝形成法では、第１図に示すように耐エッチング薄膜１として例えば化学的気相成長法（ＣＶＤ法）により堆積したシリコン酸化膜をマスクに、反応性イオンエッチング（ＲＩＥ）、あるいは平行平板形のエッチング装置によりシリコン基板２の表面に溝３を形成するため、溝上端部４は直角となる。そのため、・・・溝を用いて分離領域を形成する際に、絶縁体薄膜６を例えばＣＶＤ法によりシリコン酸化膜を堆積すると第３図に示すように溝内部にス（鬆）７が発生し溝を完全に充填できない欠点があった。」（第１頁右下欄第３行〜第２頁左上欄第１行）
　　
（２−３）対比
　本件補正後の請求項１に係る発明（以下、「補正発明」という。）と刊行物発明とを対比する。
（ａ）刊行物発明の「半導体装置の製造方法」は、補正発明の「半導体集積回路装置の製造方法」に相当する。
（ｂ）刊行物発明の「シリコン基板１」、「素子間の絶縁分離のための」及び「トレンチ２」は、補正発明の「半導体基板」、「アイソレーション形成用の」及び「第１溝」にそれぞれ相当する。
　また、刊行物発明の「空洞７」は、補正発明の「巣」に相当し、刊行物発明の「多結晶シリコン膜４」は、刊行物１の図１（ｂ）から明らかなように、溝（トレンチ）を埋め込む「第１の埋設物」であることにおいて、補正発明の「第１絶縁膜」に対応するから、刊行物発明の「前記トレンチ２の内部に空洞７ができるように、多結晶シリコン膜４を前記シリコン基板１上に堆積する工程」は、補正発明の「（ｂ）前記第１溝内に、巣が形成されるように」第１の埋設物を「埋め込む工程」に相当する。
（ｃ）刊行物１の図１（ｃ）を参照すると、多結晶シリコン膜４をエッチングし、トレンチ２内の底部に多結晶シリコン膜４を残した状態においては、トレンチ２内の上部に、トレンチ２よりも浅いトレンチ（補正発明の「第２溝」に相当）が生じていることは明らかであるから、上記（ｂ）をも参照すると、刊行物発明の「前記多結晶シリコン膜４を、」「エッチングし、前記多結晶シリコン膜４を前記トレンチ２内の底部に残す工程」は、補正発明の「（ｃ）前記第１溝よりも浅い第２溝が残」るように、前記第１の埋設物の「一部を除去する工程」に相当する。
（ｄ）刊行物発明の「多結晶シリコン膜８」は、「第２の埋設物」であることにおいて、補正発明の「第２絶縁膜」に対応するから、上記（ｂ）及び（ｃ）を参照すると、刊行物発明の「前記トレンチ２の内部に残された前記多結晶シリコン膜４上にのみ、選択的に新たに多結晶シリコン膜８を堆積させる工程」は、補正発明の「（ｄ）前記第２溝を」第２の埋設物で「埋め込」む「工程」に相当する。
　
　よって、補正発明と刊行物発明とは、
　「（ａ）半導体基板に、アイソレーション形成用の第１溝を形成する工程と、
　（ｂ）前記第１溝内に、巣が形成されるように第１の埋設物を埋め込む工程と、
　（ｃ）前記第１溝よりも浅い第２溝が残るように、前記第１の埋設物の一部を除去する工程と、
　（ｄ）前記第２溝を第２の埋設物で埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。」　
である点で一致し、以下の３点で相違する。
（相違点１）
　補正発明は、第１溝内に「第１絶縁膜」を埋め込む工程と、「前記第１絶縁膜」の一部を除去する工程を有し、また、第２溝を「第２絶縁膜」で埋め込む工程を有しているのに対し、刊行物発明は、トレンチ２の内部に「多結晶シリコン膜４」を堆積するとともに、「前記多結晶シリコン膜４」をエッチングし、また、トレンチ２の内部に残された多結晶シリコン膜４上に「多結晶シリコン膜８」を堆積している点。
（相違点２）
　補正発明は、「前記巣が残るように、前記第１絶縁膜の一部を除去する工程」を有するのに対し、刊行物発明は、第１の埋設物である多結晶シリコン膜４を、空洞７が無くなる程度までエッチングしている点。
（相違点３）
　補正発明は、「（ｄ）前記第２溝を第２絶縁膜で埋め込み、前記巣の上端部を前記第２の絶縁膜で覆う工程」を有するのに対し、刊行物発明は、このことが記載されていない点。
　
（２−４）判断
　以下、各相違点について検討する。
（相違点１について）
　刊行物発明においては、半導体基板の熱処理におけるストレス軽減のために、単結晶シリコンから成る半導体基板と熱膨張率が等しい多結晶シリコンをトレンチ２に埋設しているが、刊行物１の段落【０００２】に記載されるように、従来から、素子間の絶縁分離のためのトレンチの埋設物として一般に酸化シリコン等の絶縁物や多結晶シリコンが用いられることは周知の技術的事項であり、また、刊行物２（（従来技術）を参照）に記載されるように、溝を用いて分離領域を形成する際に、溝の埋設物としてシリコン酸化膜を堆積した場合においても、溝内部にス（鬆）７（「巣」と同じ）が発生し溝を完全に充填できない現象が生じることは、よく知られたことである。
　したがって、溝（トレンチ）の埋設物として、多結晶シリコンとシリコン酸化膜等の絶縁膜はほぼ同等のものであり、必要に応じて相互に置換し得るものであるから、刊行物発明において、溝（トレンチ）の埋設物を多結晶シリコン４，８に代えてそれぞれ絶縁膜とすること、即ち、補正発明のごとく、第１溝内に「第１絶縁膜」を埋め込む工程と、「前記第１絶縁膜」の一部を除去する工程を有し、また、第２溝を「第２絶縁膜」で埋め込む工程を有するようにすることは、当業者が容易になし得ることである。
　　
（相違点２について）
（ａ）刊行物１の段落【０００５】に記載されるように、刊行物発明は、トレンチに埋設した多結晶シリコン膜４Ａの上部に溝９が形成され（図２（ｃ）参照）、この溝９が後の工程の熱処理等による結晶欠陥の発生源となったり、シリコン基板上に設けられた絶縁膜の不良や、段差による配線の断線等の様々な不良発生の源となり、半導体装置の信頼性及び歩留りを低下させるという問題点の認識に基づいて、２回の多結晶シリコン膜の堆積法を用いることにより、トレンチの形状によらず良好に多結晶シリコン膜を溝２内に埋設することができるようにしたもの（段落【００１０】参照）である。即ち、刊行物発明は、埋設物の表面に溝が無く、完成された素子分離領域の表面が平坦な面となることを目的としたものと解される。
（ｂ）また、本願明細書の発明の詳細な説明には、「本発明の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく良好に埋め込むことのできる技術を提供することにある。」（段落【０００９】）、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」（段落【００１０】）、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく良好に埋め込むことのできる技術を提供することにある。」（段落【００１１】）、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」（段落【００１２】）と記載されているから、２回の堆積法を用いて、溝形アイソレーション形成用の深溝を、その上部に窪みの形成や巣の表出（刊行物１における上記「溝９」の形成に相当）がないように良好に埋め込む点において、補正発明は、刊行物発明と軌を一にしている。
（ｃ）ところで、刊行物１のトレンチに埋設した多結晶シリコン膜４Ａの上部に溝９が形成されないようにするためには、溝９の原因となる「空洞７」を除去することが望ましいから、刊行物発明においては、第１の埋設物である多結晶シリコン膜４を、空洞７が無くなる程度までエッチングした後に、第２の埋設物である多結晶シリコン膜８を形成しているものと認められる。
　しかしながら、トレンチに埋設した埋設物の上部に空洞に起因する溝が形成されないようにするために、２回の埋設物の堆積を行うにあたり、空洞を完全に除去することなく、空洞が部分的に残るように１回目の埋設物を一部除去し、次いで２回目の埋設物の堆積を行い、これにより素子分離用のトレンチの表面を平坦にすることは、以下の周知刊行物１ないし３に記載されるように、周知の技術にすぎない。
（ア）周知刊行物１：特開平２−１５９０５０号公報
「第３図は、スリットをなくすために用いた従来の溝の中に絶縁物を埋め込む素子分離の工程図である。・・・半導体基板１の素子分離領域に溝４（アスペクト比が１／２以上）を形成する（第３図ａ参照）。第１の絶縁膜５を溝４の深さ程度の膜厚分だけＣＶＤ法を用いて堆積する。この時、第１の絶縁物５の弱い部分７と空洞８が形成される。・・・第１の絶縁膜５と第１の平坦化材料６を等しいエッチング速度で、・・・最小溝幅ａの１／２を越えない程度に半導体基板１表面からｘ１だけ掘り下げる必要がある。・・・すると、くぼみ９が形成される。そのくぼみ９を除去するため、第２絶縁膜１０をｘ１の膜厚文ＣＶＤ法を用いて堆積する。・・・第２絶縁膜１０と第２の平坦化材料１１を等しいエッチング速度で酸化膜２と同じ高さになるまで掘り下げる（第３図ｅ参照）。・・・半導体基板１と同じ高さに第１の絶縁膜５と第２の絶縁膜１０で溝４を平坦に埋め込む形になる（第３図ｆ参照）。」（第１頁右下欄第１９行〜第２頁右上欄第６行、第３図参照。）
（イ）周知刊行物２：特開昭６２−１３２３４１号公報
「反応性イオンエッチング（ＲＩＥ）法を用い・・・溝５を形成する（第１図ａ）。・・・溝５内壁に０．１２μｍのＳｉＯ２膜６を形成した後、・・・平坦部分の厚さが０．６μｍの多結晶Ｓｉ膜７を形成する（第１図ｂ）。
　この時溝５の上方は左右両側壁上に形成された多結晶Ｓｉ膜７１，７２が接し溝５内部には幅が０．２μｍ程度の空洞８を生じる。
　次に・・・多結晶Ｓｉ膜７をエッチングする。・・・溝５内には上方が広く下方が狭い凹部１８が形成される（第１図ｃ）。
　続いて再度厚さ０．８μｍの多結晶Ｓｉ膜９を追加形成すると、溝５内の凹部１８には反応ガスであるＳｉＨ４ガスが入りやすいため溝５内は多結晶Ｓｉ膜５，９で埋め込まれる（第１図ｄ）。
　多結晶Ｓｉ膜９は溝５上に凹部を有しているが、従来からのエッチバック法を用いて溝以外の能動領域の多結晶Ｓｉ膜７，９を除去する過程で平坦化されるので問題がない（第１図ｅ）。」（第３頁右下欄第３行〜第４頁左上欄第１６行、第１図参照。）
「上記の実施例は多結晶Ｓｉ膜を埋め込んだ分離溝を形成するものであるが、ＣＶＤＳｉＯ２膜等絶縁膜を埋め込む分離溝・・・の形成にも本発明を用いることができる。」（第４頁右上欄第１１行〜第１４行）
（ウ）周知刊行物３：特開平４−３１２９５４号公報
「シリコン基板１１上に、・・・トレンチ１２を形成する。・・・次に、トレンチ埋め込み用のＢＰＳＧ膜１３を、ＣＶＤ法により全面に堆積する〔図２〕。・・・このとき、トレンチ１２内部は全て埋め込むことはできず、細い溝が生じたり、開口部がＢＰＳＧ膜により閉ざされて内部に空洞ができる場合もある。次に、・・・ＢＰＳＧ膜１３のエッチバックを行ない、トレンチ１２の内部にのみＢＰＳＧ膜１３ａを残し、他のＢＰＳＧ膜は除去する〔図３〕。続いて、再度ＢＰＳＧ膜１４の堆積を行なう〔図４〕。ＢＰＳＧ膜１４の堆積は、ＢＰＳＧ膜１３の堆積に比べトレンチの実効的な深さが浅いため、容易にトレンチ１２の内部を埋めることができる。」（段落【０００６】）
（ｄ）上記周知技術は、２回の埋設物の堆積を行って、素子分離用のトレンチの表面を平坦にするものであり、刊行物発明と課題及び基本的な解決手段が共通であるから、上記周知技術を考慮すれば、刊行物１記載のものにおいて、第１の埋設物である多結晶シリコン膜４をエッチングする際に、空洞を完全に除去することなく、空洞を部分的に残しても、第２の埋設物である多結晶シリコン膜８を堆積させて、良好に多結晶シリコン膜を溝内に埋設することができることは明らかである。よって、刊行物発明において、刊行物発明の目的を達成することができる限りにおいて、多結晶シリコン膜４（第１の埋設物）のエッチング深さを適宜選択することは、当業者が直ちに想到し得ることである。
（ｅ）したがって、上記（ａ）ないし（ｄ）及び上記相違点１における検討を併せ考慮すれば、刊行物発明において、第１の埋設物である多結晶シリコン膜４を、空洞７が無くなる程度までエッチングすることに代えて、第１の埋設物を絶縁膜とするとともに、上記周知技術を適用し、空洞を完全に除去することなく、空洞が部分的に残るように１回目の埋設物を一部除去すること、即ち、補正発明のごとく、「前記巣が残るように、前記第１絶縁膜の一部を除去する工程」を有するようにすることは、当業者が容易になし得ることである。
　
（相違点３について）
（ａ）補正発明は、「前記巣の上端部を前記第２の絶縁膜で覆う」ものであるから、溝形アイソレーション形成用の深溝内に巣が残ることを許容し、且つ、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく良好に埋め込むとの目的を達成するものである。
（ｂ）しかしながら、一般に、素子分離領域に絶縁物を埋め込む際に、素子分離用の溝内に空洞が形成されるように絶縁膜を埋め込むことは、以下の周知刊行物１，４，５に記載されるように周知の技術であり、また、下記の周知刊行物４に記載されるように、半導体基板の熱処理によるストレスが蓄積されないようにするため、素子分離溝の内部に積極的に空洞を有する絶縁膜を設けることも知られているから、補正発明のごとく、溝内に巣（空洞）が残るように、溝形素子分離領域を形成することは、当業者にとって格別のことではない。
（ア）周知刊行物１：特開平２−１５９０５０号公報（再掲）
「シリコン基板１の素子分離領域に・・・溝４を形成する（第１図ａ参照）。厚さ２５０ｎｍの第１の絶縁膜２０をＣＶＤ法を用いて堆積する（第１図ｂ参照）。次に第１の絶縁膜２０をシリコン基板１の溝側面が露出しないように４００ｎｍの異方性エッチングを行う（第１図ｃ参照）。次に第２の絶縁膜２１として第１の絶縁膜２０と同じＣＶＤ酸化膜を１０００ｎｍ堆積する。この時空洞２２が第１，第２の絶縁膜２０，２１により形成される。・・・第２の絶縁膜２１と平坦化材料６を等しいエッチング速度でシリコン基板１表面と同じ高さになるように、・・・エッチングを行う。・・・溝４の中に空洞２２を有し、第１の絶縁膜２０と第２の絶縁膜２１で溝４を平坦に埋め込む形になる（第１図ｅ参照）。」（第３頁右上欄第１３行〜左下欄第１２行、第１図参照。）
（イ）周知刊行物４：特開平３−２２９４４３号公報
「（１）一主面上に絶縁分離用溝を有する半導体基板と、前記絶縁分離用溝内に埋設された内部に空洞を有する絶縁膜とを備えた半導体装置。」（第１頁左下欄第５行〜第７行、第１図、第２図参照。）
「本発明は、絶縁分離用溝内に充填する絶縁膜に意図的に空洞を形成するものであるので、本発明によれば、熱処理工程終了後に半導体装置中にストレスが蓄積されないようにすることができる。」（第３頁左上欄第２行〜第６行）
（ウ）周知刊行物５：特開平２−２０９７４７号公報
「素子分離領域に・・・溝４を形成する（第１図（ａ）参照）。
　次に、・・・第１の埋め込み材料２０としてＣＶＤ酸化膜を堆積する（第１図（ｂ）参照）。
　更に、・・・ＣＶＤ酸化膜２０を半導体基板１の側面が露出しないようにエッチングし（第１図（ｃ）参照）、その後、第２の埋め込み材料２１として、第１の埋め込み材料と同じＣＶＤ酸化膜を１０００ｎｍ堆積する。この時空洞２２が第１、第２の埋め込み材料２０、２１ににより形成される。・・・第２の埋め込み材料２１と平坦化材料６を等しいエッチング速度で半導体基板１表面と同じ高さになるように、・・・エッチング７を行なう。・・・溝４の中に空洞２２を有し、第１の埋め込み材料のＣＶＤ酸化膜２０と第２の埋め込み材料２１で溝４を平坦に埋め込む形になる（第１図（ｅ）参照）。」（第３頁右下欄第３行〜第４頁左上欄第３行、第１図参照。）
（ｃ）上記（相違点２について）において指摘したとおり、トレンチに埋設した埋設物の上部に空洞に起因する溝が形成されないようにするために、空洞を完全に除去することなく、空洞が部分的に残るように１回目の埋設物を一部除去し、次いで２回目の埋設物の堆積を行うことは、周知の技術である。ここで、前記周知刊行物２，３には、１回目の埋設物を一部除去した際に１回目の埋設物内に残された空洞が、２回目の埋設物の堆積により、全て埋め込まれる様子が開示されているが、１回目の埋設物内に残された空洞が狭く深いものであれば、残された空洞を全て埋めることなく、その上端部に２回目の埋設物が堆積することは技術常識であり、これは、上記周知刊行物１及び５に記載の事項からも明らかである。そして、２回目の埋設物の堆積により、空洞が全て埋め込まれるか、溝内に空洞が残るかは、１回目の埋設物内に残された空洞の形状や２回目の埋設物の堆積条件によるものであり、当業者が必要に応じて適宜設計し得るものである。
（ｄ）したがって、上記（ａ）ないし（ｃ）及び上記相違点１，２における検討を併せ考慮すると、刊行物発明において、２回目の埋設物の堆積を行う際に、第２の絶縁膜を利用し、且つ、トレンチ内に空洞（「巣」に相当）が残るようにその上端部に第２の絶縁物を形成すること、即ち、補正発明のごとく、「（ｄ）前記第２溝を第２絶縁膜で埋め込み、前記巣の上端部を前記第２の絶縁膜で覆う工程」を有するようにすることは、当業者が容易になし得ることである。
　
　また、補正発明が奏する効果も、刊行物１及び２に記載された発明及び従来周知の技術から、当業者が容易に予測し得る程度のものである。
　
　したがって、補正発明は、刊行物１及び刊行物２に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項に規定する要件を満たさず、特許出願の際独立して特許を受けることができないから、特許法第１７条の２第５項により準用する同法第１２６条第５項の規定に適合しない。
　
４．むすび　
　以上のとおりであるから、請求項１についての補正を含む本件補正は、特許法第１７条の２第５項により準用する同法第１２６条第５項の規定に適合せず、本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明　
　平成１７年６月１３日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし４６に係る発明は、平成１６年９月６日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ない４６に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。　
　
「【請求項１】　（ａ）半導体基板に、アイソレーション形成用の第１溝を形成する工程と、
（ｂ）前記第１溝内に、巣が形成されるように第１絶縁膜を埋め込む工程と、
（ｃ）前記第１溝よりも浅い第２溝が残り、かつ、前記巣が残るように、前記第１絶縁膜の一部を除去する工程と、
（ｄ）前記第２溝を第２絶縁膜で埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。」
　
第４　刊行物に記載された発明
　刊行物１及び刊行物２に記載される事項は、「第２　３．（２）（２−２）刊行物に記載された発明」に記載したとおりであり、刊行物１には、先に記載した「刊行物発明」が記載されている。
　
第５　対比
　本願の請求項１に係る発明（以下、「本願発明」という。）と刊行物発明とを対比する。
（ａ）刊行物発明の「半導体装置の製造方法」は、本願発明の「半導体集積回路装置の製造方法」に相当する。
（ｂ）刊行物発明の「シリコン基板１」、「素子間の絶縁分離のための」及び「トレンチ２」は、本願発明の「半導体基板」、「アイソレーション形成用の」及び「第１溝」にそれぞれ相当する。
　また、刊行物発明の「空洞７」は、本願発明の「巣」に相当し、刊行物発明の「多結晶シリコン膜４」は、刊行物１の図１（ｂ）から明らかなように、溝（トレンチ）を埋め込む「第１の埋設物」であることにおいて、本願発明の「第１絶縁膜」に対応するから、刊行物発明の「前記トレンチ２の内部に空洞７ができるように、多結晶シリコン膜４を前記シリコン基板１上に堆積する工程」は、本願発明の「（ｂ）前記第１溝内に、巣が形成されるように」第１の埋設物を「埋め込む工程」に相当する。
（ｃ）刊行物１の図１（ｃ）を参照すると、多結晶シリコン膜４をエッチングし、トレンチ２内の底部に多結晶シリコン膜４を残した状態においては、トレンチ２内の上部に、トレンチ２よりも浅いトレンチ（本願発明の「第２溝」に相当）が生じていることは明らかであるから、上記（ｂ）をも参照すると、刊行物発明の「前記多結晶シリコン膜４を、」「エッチングし、前記多結晶シリコン膜４を前記トレンチ２内の底部に残す工程」は、本願発明の「（ｃ）前記第１溝よりも浅い第２溝が残」るように、前記第１の埋設物の「一部を除去する工程」に相当する。
（ｄ）刊行物発明の「多結晶シリコン膜８」は、「第２の埋設物」であることにおいて、本願発明の「第２絶縁膜」に対応するから、上記（ｂ）及び（ｃ）を参照すると、刊行物発明の「前記トレンチ２の内部に残された前記多結晶シリコン膜４上にのみ、選択的に新たに多結晶シリコン膜８を堆積させる工程」は、本願発明の「（ｄ）前記第２溝を」第２の埋設物で「埋め込」む「工程」に相当する。
　
　よって、本願発明と刊行物発明とは、
「（ａ）半導体基板に、アイソレーション形成用の第１溝を形成する工程と、
（ｂ）前記第１溝内に、巣が形成されるように第１の埋設物を埋め込む工程と、
（ｃ）前記第１溝よりも浅い第２溝が残るように、前記第１の埋設物の一部を除去する工程と、
（ｄ）前記第２溝を第２の埋設物で埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。」　
である点で一致し、以下の２点で相違する。
（相違点１）
　本願発明は、第１溝内に「第１絶縁膜」を埋め込む工程と、「前記第１絶縁膜」の一部を除去する工程を有し、また、第２溝を「第２絶縁膜」で埋め込む工程を有しているのに対し、刊行物発明は、トレンチ２の内部に「多結晶シリコン膜４」を堆積するとともに、「前記多結晶シリコン膜４」をエッチングし、また、トレンチ２の内部に残された多結晶シリコン膜４上に「多結晶シリコン膜８」を堆積している点。
（相違点２）
　本願発明は、「前記巣が残るように、前記第１絶縁膜の一部を除去する工程」を有するのに対し、刊行物発明は、第１の埋設物である多結晶シリコン膜４を、空洞７が無くなる程度までエッチングしている点。
　
第６　当審の判断
　以下、各相違点について検討する。
（相違点１について）
　刊行物発明においては、半導体基板の熱処理におけるストレス軽減のために、単結晶シリコンから成る半導体基板と熱膨張率が等しい多結晶シリコンをトレンチ２に埋設しているが、刊行物１の段落【０００２】に記載されるように、従来から、素子間の絶縁分離のためのトレンチの埋設物として一般に酸化シリコン等の絶縁物や多結晶シリコンが用いられることは周知の技術的事項であり、また、刊行物２（（従来技術）を参照）に記載されるように、溝を用いて分離領域を形成する際に、溝の埋設物としてシリコン酸化膜を堆積した場合においても、溝内部にス（鬆）７（「巣」と同じ）が発生し溝を完全に充填できない現象が生じることは、よく知られたことである。
　したがって、溝（トレンチ）の埋設物として、多結晶シリコンとシリコン酸化膜等の絶縁膜はほぼ同等のものであり、必要に応じて相互に置換し得るものであるから、刊行物発明において、溝（トレンチ）の埋設物を多結晶シリコン４，８に代えてそれぞれ絶縁膜とすること、即ち、本願発明のごとく、第１溝内に「第１絶縁膜」を埋め込む工程と、「前記第１絶縁膜」の一部を除去する工程を有し、また、第２溝を「第２絶縁膜」で埋め込む工程を有するようにすることは、当業者が容易になし得ることである。
　　
（相違点２について）
（ａ）刊行物１の段落【０００５】に記載されるように、刊行物発明は、トレンチに埋設した多結晶シリコン膜４Ａの上部に溝９が形成され（図２（ｃ）参照）、この溝９が後の工程の熱処理等による結晶欠陥の発生源となったり、シリコン基板上に設けられた絶縁膜の不良や、段差による配線の断線等の様々な不良発生の源となり、半導体装置の信頼性及び歩留りを低下させるという問題点の認識に基づいて、２回の多結晶シリコン膜の堆積法を用いることにより、トレンチの形状によらず良好に多結晶シリコン膜を溝２内に埋設することができるようにしたもの（段落【００１０】参照）である。即ち、刊行物発明は、埋設物の表面に溝が無く、完成された素子分離領域の表面が平坦な面となることを目的としたものと解される。
（ｂ）また、本願明細書の発明の詳細な説明には、「本発明の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく良好に埋め込むことのできる技術を提供することにある。」（段落【０００９】）、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」（段落【００１０】）、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく良好に埋め込むことのできる技術を提供することにある。」（段落【００１１】）、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」（段落【００１２】）と記載されているから、２回の堆積法を用いて、溝形アイソレーション形成用の深溝を、その上部に窪みの形成や巣の表出（刊行物１における上記「溝９」の形成に相当）がないように良好に埋め込む点において、本願発明は、刊行物発明と軌を一にしている。
（ｃ）ところで、刊行物１のトレンチに埋設した多結晶シリコン膜４Ａの上部に溝９が形成されないようにするためには、溝９の原因となる「空洞７」を除去することが望ましいから、刊行物発明においては、第１の埋設物である多結晶シリコン膜４を、空洞７が無くなる程度までエッチングした後に、第２の埋設物である多結晶シリコン膜８を形成しているものと認められる。
　しかしながら、トレンチに埋設した埋設物の上部に空洞に起因する溝が形成されないようにするために、２回の埋設物の堆積を行うにあたり、空洞を完全に除去することなく、空洞が部分的に残るように１回目の埋設物を一部除去し、次いで２回目の埋設物の堆積を行い、これにより素子分離用のトレンチの表面を平坦にすることは、前記周知刊行物１ないし３に記載されるように、周知の技術にすぎない。
（ｄ）上記周知技術は、２回の埋設物の堆積を行って、素子分離用のトレンチの表面を平坦にするものであり、刊行物発明と課題及び基本的な解決手段が共通であるから、上記周知技術を考慮すれば、刊行物１記載のものにおいて、第１の埋設物である多結晶シリコン膜４をエッチングする際に、空洞を完全に除去することなく、空洞を部分的に残しても、第２の埋設物である多結晶シリコン膜８を堆積させて、良好に多結晶シリコン膜を溝内に埋設することができることは明らかである。よって、刊行物発明において、刊行物発明の目的を達成することができる限りにおいて、多結晶シリコン膜４（第１の埋設物）のエッチング深さを適宜選択することは、当業者が直ちに想到し得ることである。
（ｅ）したがって、上記（ａ）ないし（ｄ）及び上記相違点１における検討を併せ考慮すれば、刊行物発明において、第１の埋設物である多結晶シリコン膜４を、空洞７が無くなる程度までエッチングすることに代えて、第１の埋設物を絶縁膜とするとともに、上記周知技術を適用し、空洞を完全に除去することなく、空洞が部分的に残るように１回目の埋設物を一部除去すること、即ち、本願発明のごとく、「前記巣が残るように、前記第１絶縁膜の一部を除去する工程」を有するようにすることは、当業者が容易になし得ることである。
　
　また、本願発明が奏する効果も、刊行物１及び２に記載された発明及び従来周知の技術から、当業者が容易に予測し得る程度のものである。
　
　したがって、本願発明は、刊行物１及び刊行物２に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定するにより特許を受けることができない。
　
第７　むすび
　以上のとおりであるから、本願は、請求項２ないし請求項４６に係る発明について判断するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。