【事件の表示】
　平成１１年特許願第１９６１２６号「自己リフレッシュ機能付きＤＲＡＭのＤＣバーンイン・テスト」拒絶査定不服審判事件〔平成１２年　２月１８日出願公開、特開２０００−　４８５９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１１年７月９日（パリ条約による優先権主張　１９９８年８月３日、米国）の出願であって、平成１５年２月４日に提出された手続補正書により補正された請求項５及び請求項１〜４に対して、平成１６年４月９日付けで特許法第２９条第２項及び同法第１７条の２第３項の最後の拒絶理由が通知され、これを受けて平成１６年７月１６日に意見書及び手続補正書が提出されたが、平成１６年７月１６日の手続補正書による補正は平成１７年５月２５日付けで却下され、同日付けで平成１６年４月９日付けの拒絶理由によって拒絶査定がなされ、これに対して平成１７年８月１１日に拒絶査定に対する不服の審判請求がなされたものである。
　
第２．原審における補正の却下の決定の当否について
１．補正の内容
　平成１６年７月１６日付けの手続補正書による補正（以下、「本件補正」という。）は、特許請求の範囲を補正するものであり、その内容は、以下の補正事項１及び２のとおりである。
（１）補正事項１
　補正前の請求項１に記載された、
　「記憶装置に接続されたワード線と、アドレスを受け取るアドレス受信器と、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニットと、テスト・モード中に半導体回路を制御するテスト・モード装置とを含む半導体装置をＤＣバーンインテストする方法であって、
　前記テスト・モード装置にテスト・モード信号を供給するステップと、
　前記テスト・モード信号に応答して、前記自己リフレッシュ・ユニットにＤＣバーンイン信号を送り、前記自己リフレッシュ・ユニットのテスト・モード動作を起動するステップと、
　前記自己リフレッシュ・ユニットを使用して、前記ワード線を順次に活動化するステップと、
　前記ワード線を所定期間の間活動状態に維持するステップと、
　前記自己リフレッシュ・ユニットにクリア信号を送り、前記ＤＣバーンイン信号と前記クリア信号によって、総ての前記ワード線を非活動化するステップとを含む方法。」
を、補正後の請求項１に記載された、
　「記憶装置に接続されたワード線と、アドレスを受け取るアドレス受信器と、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニットと、テスト・モード中に半導体回路を制御するテスト・モード装置とを含む半導体装置をＤＣバーンインテストする方法であって、
　前記テスト・モード装置にテスト・モード信号を供給するステップと、
　前記テスト・モード信号に応答して、前記自己リフレッシュ・ユニットにＤＣバーンイン信号を送り、前記自己リフレッシュ・ユニットのテスト・モード動作を起動するステップと、
　前記自己リフレッシュ・ユニットを使用して、前記ワード線を順次に活動化するステップと、
　前記ワード線を所定期間の間活動状態に維持するステップと、
　前記
アドレス・デコーダ
と補正すること。
（２）補正事項２
　補正前の請求項５に記載された、
　「記憶装置に接続されたワード線と、アドレスを受け取るアドレス受信器と、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニットと、テスト・モード中に半導体回路を制御するテスト・モード装置とを含む半導体装置において、前記テスト・モード装置からＤＣバーイン信号を受け取る自己リフレッシュ・カウンタを含み、前記ＤＣバーイン信号によって、前記自己リフレッシュ・ユニットのテスト・モードが起動されることを特徴とする半導体装置。」
を、補正後の請求項５に記載された、
　「記憶装置に接続されたワード線と、アドレスを受け取るアドレス受信器と、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニットと、テスト・モード中に半導体回路を制御するテスト・モード装置とを含む半導体装置において、前記テスト・モード装置からＤＣバーイン信号を受け取る自己リフレッシュ・カウンタを含み、
前記自己リフレッシュ・ユニットは前記ＤＣバーイン信号に応答してワード線の非活動化を抑止する手段を含み、
及び、前記非活動化を抑止する手段により、ワード線の非活動化が抑制され、すべてのワード線が活動化された後の所定の期間、活動化状態に保持される、
と補正すること。
　
２．本件補正の適否
（１）補正事項１について
　補正事項１は、整理すると、補正前の請求項１の「前記自己リフレッシュ・ユニットにクリア信号を送り、前記ＤＣバーンイン信号と前記クリア信号によって、総ての前記ワード線を非活動化するステップ」を、補正後の請求項１の「前記
アドレス・デコーダ
　しかしながら、請求項１に「・・・、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニットと、・・・を含む半導体装置をＤＣバーンインテストする方法であって」と記載されるように、「アドレス・デコーダ」は、「自己リフレッシュ・ユニット」の下位概念ではなく、請求項１における半導体装置を構成する異なる要素であるから、この補正は、請求項に記載した発明を特定するために必要な事項を限定するものではなく、特許請求の範囲の減縮を目的とするものには該当しない。
　また、上記補正は、請求項の削除を目的とするものでないことは明らかであり、明細書の記載及び審判請求書における請求人の主張から判断して、誤記の訂正や明りょうでない記載の釈明を目的とするものとも認められない。
　なお、審判請求人は、請求の理由において、上記補正が、平成１６年４月９日付け拒絶理由通知での指摘に対応したものであること、及び、請求項１記載の発明は、方法の発明であって、物の発明ではないから、本来、何らかの信号によって総てのワード線が不活性化されればよく、その信号の入力先がどこであろうと動作自体は何ら変更されるものでは無いこと等を主張しているが、これらの主張は、上記補正が特許法第１７条の２第４項各号に掲げるいずれの事項を目的とするものではないとの判断を覆す根拠となるものではなく、採用することはできない。
　したがって、補正事項１についての補正は、特許法第１７条の２第４項の規定に違反するものである。
（２）補正事項２について
　補正事項２は、整理すると、補正前の請求項５の「前記ＤＣバーイン信号によって、前記自己リフレッシュ・ユニットのテスト・モードが起動されること」を、補正後の請求項５の「
前記自己リフレッシュ・ユニットは前記ＤＣバーイン信号に応答してワード線の非活動化を抑止する手段を含み、
及び、前記非活動化を抑止する手段により、ワード線の非活動化が抑制され、すべてのワード線が活動化された後の所定の期間、活動化状態に保持される、
　そして、この補正により、補正後の請求項５に係る発明の「自己リフレッシュ・ユニット」は、「ＤＣバーイン信号に応答してワード線の非活動化を抑止する手段」を含むものとなり、また、この「非活動化を抑止する手段により、ワード線の非活動化が抑制され、すべてのワード線が活動化された後の所定の期間、活動化状態に保持される」ものとなった。
　そこで、上記「自己リフレッシュ・ユニット」について、本願の願書に最初に添付した明細書又は図面（以下、「当初明細書等」という。）を精査すると、当初明細書等には、【特許請求の範囲】と、これに対応する【課題を解決する手段】について記載した段落【０００８】〜【００１０】、及び「まとめ」について記載した段落【００３６】においてのみ、「自己リフレッシュ・ユニット」という技術用語が使用されており、発明を具体的に説明する【発明の実施の形態】においては、「自己リフレッシュ・ユニット」という技術用語が用いられておらず、「自己リフレッシュ・ユニット」に対応する「自己リフレッシュ・カウンタ」という技術用語で説明されていると認められるので（段落【００２５】では、「自己リフレッシュ・カウンタ５８」を「自己リフレッシュ・システム５８」とも呼んでいる。）、「自己リフレッシュ・ユニット」と「自己リフレッシュ・カウンタ」の両者について検討する。
　まず、「自己リフレッシュ・ユニット」について検討すると、当初明細書等の【請求項１】、【請求項６】、段落【０００８】及び【００３６】には、「前記自己リフレッシュ・ユニットを使用して前記線を順次に活動化するステップと、　前記線を所定の期間の間活動状態に維持するステップと、　前記線を非活動化するステップとを含む方法」或いは「前記自己リフレッシュ・ユニットを使用して前記ワード線を順次に活動化するステップと、　前記ワード線を所定期間の間活動状態に維持するステップと、　前記ワード線を非活動化するステップとを含む方法」と記載されており、「自己リフレッシュ・ユニット」がワード線を順次に活動化する機能を有することは記載されているものの、「前記ワード線を所定期間の間活動状態に維持するステップと、　前記ワード線を非活動化するステップ」が何によって行われているかは明らかではなく、「自己リフレッシュ・ユニット」が、「ＤＣバーイン信号に応答してワード線の非活動化を抑止する手段」を含むことは記載されていない。また、当初明細書等の【請求項２】、【請求項７】、段落【０００９】及び【００３６】には、「前記自己リフレッシュ・ユニットが、前記非テスト・モード中に前記線の順次活動化および順次非活動化を行い、前記線を順次に活動化する前記ステップが、前記線を順次に活動化し、前記線を活動状態に維持するように前記自己リフレッシュ・ユニットの動作を変更するステップを含む」或いは「前記自己リフレッシュ・ユニットが前記非テスト・モード中に前記ワード線の順次活動化および順次非活動化を行い、前記ワード線を順次に活動化する前記ステップが、前記ワード線を順次に活動化し、前記ワード線を活動状態に維持するように前記自己リフレッシュ・ユニットの動作を変更するステップを含む」と記載されており、「自己リフレッシュ・ユニット」が、「ワード線を順次に活動化し、前記ワード線を活動状態に維持するように」動作を変更し得ることは記載されているとしても、「自己リフレッシュ・ユニット」が、「前記ＤＣバーイン信号に応答してワード線の非活動化を抑止する手段」を含み、「前記非活動化を抑止する手段により、ワード線の非活動化が抑制され、すべてのワード線が活動化された後の所定の期間、活動化状態に保持される」ことは記載されていない。
　次に、「自己リフレッシュ・カウンタ」について検討すると、当初明細書等の発明の詳細な説明には、「自己リフレッシュ・カウンタ」について、以下の（ａ）〜（ｆ）の記載がなされている。
（ａ）「【００１３】
　図面、特に図３を参照すると、本発明の回路は、アドレス３５を受け取るアドレス受信器３０と、制御信号受信器３４と、テスト・モード・デコーダ３１と、ワード線電力網電圧３７（Ｖｐｐ）が供給されるワード・デコード・システム３２と、メモリ・アレイ３３と、テスト・モード・デコーダ３１からＤＣバーンイン信号を受け取る自己リフレッシュ・カウンタ３８とを含む。」
（ｂ）「【００１８】
　自己リフレッシュ・カウンタ３８は、イネーブルにされると、特定の持続期間のリフレッシュ操作を行う。自己リフレッシュ・カウンタ３８は「既製システム」であることが好ましい。」
（ｃ）「【００２０】
　通常の自己リフレッシュ操作中、自己リフレッシュ・カウンタ３８は行アドレスを生成し、その行を活動化し、その行のすべてのセルがリフレッシュされるまで待ち、その行を非活動化し、行アドレスを増分する。これらのステップは、所定時間内（従来の所要バーンイン時間より大幅に短い）にすべてのセルがリフレッシュされるようにして繰り返される。たとえば、後続のワード線活動化間の間隔が１５マイクロ秒で４ｋのリフレッシュ操作を行うには、合計６４マイクロ秒を要する。同様に、３２ｋのワード線に対するリフレッシュ操作は５１２ミリ秒を要する。約１０秒の従来のバーンインに追加される６４ミリ秒から５１２ミリ秒の追加時間では、テスト時間は大幅には増加しない。」
（ｄ）「【００２４】
　本発明の他の実施形態で、マルチプレクサ５９が組み込まれている以外は図３に示すものと同様の構造を図５に示す。具体的には、図５には、アドレス５５を受け取るアドレス受信器５５と、制御信号受信器５４と、テスト・モード・デコーダ５１と、ワード線電力網電圧５７（Ｖｐｐ）が供給されるワード・デコード・システム５２と、メモリ・アレイ５３と、テスト・モード・デコーダ５１からＤＣバーンイン信号５６を受け取る自己リフレッシュ・カウンタ５８とを含む回路が図示されている。」
（ｅ）「【００２８】
　ＤＣバーンイン信号を使用して、自己リフレッシュ・カウンタ内の最上位行アドレスに達したときに自己リフレッシュ制御回路を遮断することができる。すでに活動状態になっている行の活動化が衝突を示さない場合、または長いバーンイン時間の間ワード線を高に維持する必要がある場合、このような遮断は使用しないことが好ましい。
【００２９】
　ＤＣバーンイン信号は、ＩＰＬクリア信号と共に、すべてのワード線をオフに切り換える。さらに、前述のように、本発明は接地網への影響を最小限にする。」
（ｆ）「【００３０】
　本発明の他の実施形態では、ＷＬ−ＷＬストレスを生じさせるために、ＤＣバーンイン・カウントは、ＤＣバーンイン・モードで偶数行アドレスまたは奇数行アドレスのみを含むことが好ましい。当業者なら本開示を読めばわかるように、奇数または偶数の行アドレスは、たとえばＤＣバーンインがイネーブルにされる場合に、自己リフレッシュ・カウンタの後で低行アドレス・ビットをクランプすることによって個別に選択することができる。」
　したがって、上記摘記事項（ａ）〜（ｆ）から、当初明細書等の発明の詳細な説明に記載されている「自己リフレッシュ・カウンタ」は、以下の（イ）、（ロ）が明らかである。
（イ）テスト・モード・デコーダからのＤＣバーンイン信号を受け取る機能を有していること（段落【００１３】及び【００２４】の記載より）。
（ロ）イネーブルにされると、リフレッシュ操作を行う「既製システム」であること（段落【００１８】の記載より）。
　そして、摘記事項（ｃ）の段落【００２０】には、「通常の自己リフレッシュ操作中、自己リフレッシュ・カウンタ３８は行アドレスを生成し、その行を活動化し、その行のすべてのセルがリフレッシュされるまで待ち、その行を非活動化し、行アドレスを増分する。これらのステップは、所定時間内（従来の所要バーンイン時間より大幅に短い）にすべてのセルがリフレッシュされるようにして繰り返される。」とは記載されているが、本願の「自己リフレッシュ・カウンタ」は、「既製システム」であるので、行アドレスを生成して、その行アドレスをリフレッシュのためのアドレス信号として、「ワード・デコード・システム」に供給すると共に、行アドレスを増分する機能を有していることは自明の事項であるとしても、「既製システム」の「自己リフレッシュ・カウンタ」に、上記「その行を活動化し、その行のすべてのセルがリフレッシュされるまで待ち、その行を非活動化」することを直接的に行う機能が備えられていると解することは困難であるし（ワード線群に直接接続され、ワード線を選択するものが「ワード・デコード・システム」であるから、「その行を活動化し、その行のすべてのセルがリフレッシュされるまで待ち、その行を非活動化」するのは、「ワード・デコード・システム」であると解するのが極自然のことであって、「自己リフレッシュ・カウンタ」は、その行の活動化の契機を与えることを開示していると解するのが相当である。）、当初明細書等の他の記載を参照しても、「自己リフレッシュ・カウンタ」が、「その行を活動化し、その行のすべてのセルがリフレッシュされるまで待ち、その行を非活動化」する機能や、「ワード線の非活動化が抑制され、すべてのワード線が活動化された後の所定の期間、活動化状態に保持される」ようにする機能を備えていることは記載されておらず、また、これらの機能を備えた「自己リフレッシュ・カウンタ」を実現するための具体的な開示もなされていない。
　以上のことから、当初明細書等に記載されている「自己リフレッシュ・ユニット」又は「自己リフレッシュ・カウンタ」は、「テスト・モード・デコーダ」からの「ＤＣバーンイン信号」を受け取ると、行アドレスを生成し、行アドレスを増分する機能を有しているとしても、補正後の請求項５に記載されている「前記自己リフレッシュ・ユニットは前記ＤＣバーイン信号に応答してワード線の非活動化を抑止する手段を含み」、「前記非活動化を抑止する手段により、ワード線の非活動化が抑制され、すべてのワード線が活動化された後の所定の期間、活動化状態に保持される」ことが記載されているとは認められず、また、この点が、当初明細書等の記載から自明な事項とも認められない。
　よって、補正事項２についての補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものでなく、特許法第１７条の２第３項の規定に違反するものである。
　
　なお、仮に、補正事項２についての補正が、当初明細書等に記載した事項の範囲内においてしたものであるとしても、このとき、補正事項２についての補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲を減縮を目的としたものに該当するが、上記「自己リフレッシュ・ユニット」又は「自己リフレッシュ・カウンタ」についての発明の詳細な説明における記載の検討のとおり、補正後の請求項５に係る発明は、発明の詳細な説明に実質的に記載されたものではなく、また、発明の詳細な説明は、当業者が請求項５に係る発明の実施をすることができる程度に明確かつ十分に記載されていないから、本願明細書は特許法第３６条第６項第１号及び同法第３６条第４項の要件を満たさないものであり、補正後の請求項５に記載されている事項により特定される発明が特許出願の際に独立して特許を受けることができない。よって、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合しないものである。
　
３．まとめ
　以上のとおり、本件補正は、特許法第１７条の２第４項各号のいずれを目的とするものにも該当せず、且つ、特許法第１７条の２第３項の規定に違反するものであり、また、仮に、特許法第１７条の２第３項の規定を満たすとしても、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合しないものであるから、特許法第５３条第１項の規定により却下すべきものとした原審における補正の却下の決定は妥当なものである。
　
第３．本願発明について
　平成１６年７月１６日付けの手続補正は上記のとおり却下することが妥当であるので、本件の特許請求の範囲の請求項５に記載された発明（以下、「本願発明」という。）は、平成１５年２月４日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項５に記載された事項により特定される、以下のとおりのものである。
「【請求項５】
記憶装置に接続されたワード線と、アドレスを受け取るアドレス受信器と、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニットと、テスト・モード中に半導体回路を制御するテスト・モード装置とを含む半導体装置において、前記テスト・モード装置からＤＣバーイン信号を受け取る自己リフレッシュ・カウンタを含み、前記ＤＣバーイン信号によって、前記自己リフレッシュ・ユニットのテスト・モードが起動されることを特徴とする半導体装置。」
　
第４．発明の進歩性について
４−１．刊行物記載事項
（１）特開平８−８７８８３号公報
　原査定の拒絶の理由に引用した、本願の優先権主張日前に日本国内において頒布された特開平８−８７８８３号公報（「以下、「刊行物」という。）には、「同期型半導体記憶装置」（発明の名称）に関して、図３ないし図５、図７、図８及び図１１とともに、以下の事項が記載されている。
「【０００７】図７及び図８は従来のＳＤＲＡＭの構成を示すブロック図である。図７において、１０は外部から供給されるクロックＣＬＫをバッファして内部クロックｉｎｔＣＬＫを供給するためのＣＬＫバッファ、１１はチップセレクト信号バーＣＳやロウアドレスストローブ信号バーＲＡＳ等の制御信号の組合せに応じて内部にφＮＯＲＭやφＲＥＦやφＡＣＴ等の信号を出力するコントロール信号バッファコマンドデコーダ、１２は信号φＲＥＦ及び信号φＡＣＴを受けてバンク活性化あるいはリフレッシュ時にメモリアレイを制御するためのメモリアレイ制御回路、１３は外部から入力されたアドレス信号Ａ０〜Ａ１０をバッファして内部クロックに同期してアドレス信号を出力するアドレスバッファ、１４は外部から入力されたバンクアドレス信号ＢＡをバッファして内部クロックに同期してバンクアドレス信号を出力するＢＡバッファ、１５はリフレッシュ時にアドレス信号を出力するためのリフレッシュアドレスカウンタ、１６はセルフリフレッシュ時にセルフリフレッシュ制御信号φＳＲを出力するセルフリフレッシュタイマ、１７は通常動作時にコントロール信号バッファコマンドデコーダ１１から出力される信号φＮＯＲＭによってオンオフを制御されアドレスバッファ１３から出力されたアドレス信号の内部への供給を制御するスイッチ、１８は信号φＮＯＲＭによってオンオフを制御されＢＡバッファ１４から出力されたバンクアドレス信号ＢＡの内部への供給のオンオフを制御するスイッチ、１９はリフレッシュ時にコントロール信号バッファコマンドデコーダ１１から出力される信号φＲＥＦによってオンオフを制御されリフレッシュアドレスカウンタ１５が出力するアドレス信号の供給のオンオフを制御するスイッチ、２０は信号φＲＥＦによってオンオフを制御されリフレッシュアドレスカウンタ１５が出力するバンクアドレス信号ＢＡの供給のオンオフを制御するスイッチである。」
「【０００８】図８において、２１はバンク０のメモリアレイ、２２は内部アドレス信号ｉｎｔＸＡＤ及び内部バンクアドレス信号ｉｎｔＢＡを受けてメモリアレイ２１の行の選択を行うバンク０のロウデコーダ、２３は内部アドレス信号ｉｎｔＹＡＤ及び内部バンクアドレス信号ｉｎｔＢＡを受けてメモリアレイ２１の列の選択を行うバンク０のコラムデコーダ、２４はメモリアレイ２１のセンスアンプに接続されデータのリード／ライトを行うためのプリアンプ及びライトバッファ、２５は書き込み及び読み出しのためのデータＤＱを内部クロックｉｎｔＣＬＫに同期してバッファするＤＱバッファ、２６はバンク１のメモリアレイ、２７は内部アドレス信号ｉｎｔＸＡＤ及び内部バンクアドレス信号ｉｎｔＢＡを受けてメモリアレイ２６の行の選択を行うバンク１のロウデコーダ、２８は内部アドレス信号ｉｎｔＹＡＤ及び内部バンクアドレス信号ｉｎｔＢＡを受けてメモリアレイ２６の列の選択を行うバンク１のコラムデコーダ、２９はメモリアレイ２６のセンスアンプに接続されデータのリード／ライトを行うためのプリアンプ及びライトバッファである。」
「【００１５】オートリフレッシュとは、内部リフレッシュカウンタ１６でリフレッシュアドレスを発生し、ワード線を立ち上げ、センスアンプを活性化させ、その後自動的にプリチャージ状態にする。つまりオートリフレッシュコマンドを１回入れるだけで、約１００ｎｓの間に自動的に１行のメモリセルがリフレッシュされる。全メモリセルをリフレッシュするためには通常４０９６回オートリフレッシュを繰り返せばよい。
【００１６】図１１は、ＳＤＲＡＭチップのセルフリフレッシュ動作を示すタイミング図である。時刻ｔ７において、ロウアドレスストローブ信号バーＲＡＳ、コラムアドレスストローブ信号バーＣＡＳ及びクロックイネーブル信号ＣＫＥがローレベルになり、かつライトイネーブル信号バーＷＥがハイレベルになってから、クロックイネーブル信号ＣＫＥがローレベルの間セルフリフレッシュが起動される。
【００１７】セルフリフレッシュとは、内部のタイマーにより、一定間隔ごとに前述のオートリフレッシュと同様の動作を自動的に行うものである。」
「【００２７】
【実施例】
実施例１．以下、この発明の一実施例を図について説明する。図１はこの発明の第１実施例によるＳＤＲＡＭチップの制御部を簡略化したブロック図である。図１において、３０は電源電圧ＶＣＣの値によってバーンインモードになったことを検出して信号φＢＩを内部の回路に出力するバーンインモード検出回路、１１ａは従来と同様にチップセレクト信号バーＣＳやロウアドレスストローブ信号バーＲＡＳ等の制御信号以外に信号φＢＩを受けてバーンインモードに対しても信号φＡＣＴを出力するコントロール信号バッファコマンドデコーダであり、その他図６と同一符号のものは図６に示したものに相当する部分である。」
「【００３０】バーンイン時に電源電圧ＶＣＣが通常の規格（例えば３．０−３．６Ｖ）よりも十分高い時（例えば５．０Ｖ以上）、バーンイン検出回路３０により信号φＢＩが活性化され、コントロール信号バッファコマンドデコーダ１１ａに作用して、ロウアドレスストローブ信号バーＲＡＳ、コラムアドレスストローブ信号バーＣＡＳ及びライトイネーブル信号バーＷＥなどの外部入力のレベルにかかわらず内部リフレッシュアドレスカウンタ１５からの出力がスイッチ１９，２０を通して内部回路に伝えられる。」
「【００３３】図３はこの発明の第１実施例によるＳＤＲＡＭチップのコントロール信号バッファコマンドデコーダ１１ａの動作を説明するためのタイミングチャートである。時刻ｔ３１において、クロックＣＬＫの立ち上がりで、信号φＢＩがハイレベルであれば、クロックＣＬＫの一周期以内の適当な時間だけアレイ信号φＡＣＴがハイレベルになる。
【００３４】メモリアレイ制御回路１２では、アレイ活性化信号φＡＣＴ及び信号φＢＩがハイレベルになると、アレイ活性化信号φＡＣＴ及び信号φＲＥＦがハイレベルになったときと同様の動作を行う。リフレッシュアドレスカウンタ１５に与えられる信号φＢＩがハイレベルになり、リフレッシュアドレスカウンタ１５に与えられる信号φＲＥＦがハイレベルになったと同じ効果を与える。また、信号φＢＩがハイレベルになることによって、スイッチ１９，２０がオンしてリフレッシュアドレスカウンタ１５が出力する内部アドレス及び内部バンクアドレスを内部の回路に出力する。つまり、オートリフレッシュと同じ動作が行われる。
【００３５】このように、クロック以外のコントロールを必要とせずにバーンインを実行することができる。
【００３６】実施例２．図４は、この発明の第２実施例によるＳＤＲＡＭチップの動作を示すタイミング図である。また、図５は、第２実施例によるＳＤＲＡＭチップの制御部の構成を示すブロック図である。第２実施例によるＳＤＲＡＭチップの制御部の動作が第１実施例のＳＤＲＡＭチップの制御部と異なる点は、リフレッシュタイマ１６が活性化された信号φＢＩを受けて信号φＳＲを出力する点である。信号φＳＲが出力されることによって、セルフリフレッシュ動作が行われる。
【００３７】第２実施例によるＳＤＲＡＭチップではバーンイン時に通常よりも十分高い電源電圧ＶＣＣが与えられた時、バーンイン検出回路３０により信号φＢＩが活性化される。そうすると、第１実施例で起動された種々の回路に加えて、セルフリフレッシュタイマー１６も起動される。このセルフリフレッシュタイマー１６によって一定間隔毎に、第１実施例と同じように内部リフレッシュアドレスとアレイ活性化信号φＡＣＴを起動する。第２実施例によるＳＤＲＡＭチップによれば、外部クロックＣＬＫを必要とせず、電源電圧ＶＣＣに高電圧を与えるだけでバーンインを行なうことができる。」
　
　そして、図５に記載されているＳＤＲＡＭチップの制御回路の周辺部には、図８に記載されているような「メモリアレイ２１」、「メモリアレイ２６」及び「内部アドレス信号ｉｎｔＸＡＤ」をデコードする「ロウデコーダ２２」、「ロウデコーダ２７」が配置されていることは自明の事項である。
　また、前記「メモリアレイ２１」及び「メモリアレイ２６」内には、前記「ロウデコーダ２２」及び「ロウデコーダ２７」からのデコード結果を受けて、前記「メモリアレイ２１」及び「メモリアレイ２６」内のメモリセルを選択するためのワード線が配置されていることは当然のことである。
　また、図７に示されている「アドレス信号Ａ０〜１０」、「アドレスバッファ１３」、「制御スイッチｓｗ１」、「制御スイッチｓｗ３」及び「内部アドレス信号ｉｎｔＸＡＤ」は、図５に示される回路におけるものと同等のものである。
　更に、摘記事項（段落【００３７】）の「第２実施例によるＳＤＲＡＭチップではバーンイン時に通常よりも十分高い電源電圧ＶＣＣが与えられた時、バーンイン検出回路３０により信号φＢＩが活性化される。そうすると、第１実施例で起動された種々の回路に加えて、セルフリフレッシュタイマー１６も起動される。このセルフリフレッシュタイマー１６によって一定間隔毎に、第１実施例と同じように内部リフレッシュアドレスとアレイ活性化信号φＡＣＴを起動する。第２実施例によるＳＤＲＡＭチップによれば、外部クロックＣＬＫを必要とせず、電源電圧ＶＣＣに高電圧を与えるだけでバーンインを行なうことができる。」の記載から、刊行物の図５において、バーンイン検出回路３０により信号φＢＩが活性化されると、セルフリフレッシュタイマー１６が起動され、バーンインモードが起動されることは明らかである。
　
　よって、刊行物には以下の発明（以下、「刊行物発明」という。）が記載されている。
　「メモリアレイ２１，２６に接続されたワード線と、　
　外部から入力されたアドレス信号Ａ０〜Ａ１０をバッファして内部クロックに同期してアドレス信号を出力し、制御スイッチ（ｓｗ１）１７を介して内部アドレス信号ｉｎｔＸＡＤとしてロウデコーダ２２，２７に出力するアドレスバッファ１３と、
　前記内部アドレス信号ｉｎｔＸＡＤをデコードし、前記ワード線のうちの特定のワード線を選択する前記ロウデコーダ２２，２７と、
　リフレッシュ時にアドレス信号を出力するためのリフレッシュアドレスカウンタ１５と、
　セルフリフレッシュ時にセルフリフレッシュ制御信号φＳＲを出力し、一定間隔ごとにオートリフレッシュと同様の動作を起動するセルフリフレッシュタイマー１６と、
　電源電圧ＶＣＣの値によってバーンインモードになったことを検出して信号φＢＩを活性化し、該信号φＢＩをコントロール信号バッファコマンドデコーダ１１ａを含む複数の回路に出力し、前記リフレッシュアドレスカウンタ１５からの出力を制御スイッチ（ｓｗ３）１９を通して内部回路に伝達するバーンインモード検出回路３０とを含む同期型半導体記憶装置において、
　前記バーンイン検出回路３０からの前記信号φＢＩを受け取る前記リフレッシュアドレスカウンタ１５及び前記セルフリフレッシュタイマー１６を含み、前記信号φＢＩによって、バーンインモードが起動されることを特徴とする同期型半導体記憶装置。」
　
４−２．対比
　本願発明と刊行物発明とを対比する。
（ａ）刊行物発明の「同期型半導体記憶装置」は、本願発明の「半導体装置」に相当し、刊行物発明の「メモリアレイ２１，２６」は、本願発明の「記憶装置」に相当している。
（ｂ）刊行物発明の「アドレスバッファ１３」は、「外部から入力されたアドレス信号Ａ０〜Ａ１０をバッファして内部クロックに同期してアドレス信号を出力」しているので、刊行物発明の「アドレスバッファ１３」は、本願発明の「アドレスを受け取るアドレス受信器」に相当している。
（ｃ）刊行物発明の「ローデコーダ２２，２７」は、ワード線のうちの特定のワード線を選択する機能を有しているので、本願発明の「前記ワード線のうちのワード線を選択するアドレス・デコーダ」に相当している。
（ｄ）本願発明の「非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニット」における「ワード線をリフレッシュ」することの技術的意味は明確でないが、発明の詳細な説明（段落【００２０】等）の記載及び技術常識を参酌すると、本願発明の「ワード線をリフレッシュ」するとは、「ワード線（行）」を活動化し、そのワード線（行）のすべてのセルが「リフレッシュ」された状態にすることを意味していると解釈でき、刊行物発明の「リフレッシュ」も同様の意味であることは明らかであるから、刊行物発明の「リフレッシュ時にアドレス信号を出力するためのリフレッシュアドレスカウンタ１５と、　セルフリフレッシュ時にセルフリフレッシュ制御信号φＳＲを出力し、一定間隔ごとにオートリフレッシュと同様の動作を起動するセルフリフレッシュタイマー１６」は、「非テスト・モード中に前記ワード線をリフレッシュ」する手段であるという点において、本願発明の「非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニット」に対応している。
（ｅ）刊行物発明の「電源電圧ＶＣＣの値によってバーンインモードになったことを検出して信号φＢＩを活性化し、該信号φＢＩをコントロール信号バッファコマンドデコーダ１１ａを含む複数の回路に出力し、前記リフレッシュアドレスカウンタ１５からの出力を制御スイッチ（ｓｗ３）１９を通して内部回路に伝達するバーンインモード検出回路３０」の記載から、刊行物発明の「バーンインモード検出回路３０」は、「信号φＢＩ」を同期型半導体記憶装置の「コントロール信号バッファコマンドデコーダ１１ａを含む複数の回路」に出力して、各種の回路をバーンインモードにおける動作になるように制御しているので、刊行物発明の「バーンインモード」、「バーンイン検出回路３０」及び「コントロール信号バッファコマンドデコーダ１１ａを含む複数の回路」は、本願発明の「テスト・モード」、「テスト・モード装置」及び「半導体回路」にそれぞれ相当している。
（ｆ）刊行物発明の「信号φＢＩ」は、各種の回路をバーンインモードにおける動作にするための信号であるから、本願発明の「ＤＣバーイン信号」に相当し、刊行物発明の「前記バーンイン検出回路３０からの前記信号φＢＩを受け取る前記リフレッシュアドレスカウンタ１５及び前記セルフリフレッシュタイマー１６を含み、前記信号φＢＩによって、バーンインモードが起動されること」は、本願発明の「前記テスト・モード装置からＤＣバーイン信号を受け取る」手段を含み、「前記ＤＣバーイン信号によって、」「テスト・モードが起動される」ことに対応している。
　
　したがって、本願発明と刊行物発明は、
「記憶装置に接続されたワード線と、アドレスを受け取るアドレス受信器と、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中にワード線をリフレッシュする手段と、テスト・モード中に半導体回路を制御するテスト・モード装置とを含む半導体装置において、前記テスト・モード装置からＤＣバーイン信号を受け取る手段を含み、前記ＤＣバーイン信号によって、テスト・モードが起動されることを特徴とする半導体装置。」
である点で一致し、以下の点で相違する。
　［相違点］　　
　本願発明は、「非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニット」を含むと共に、「前記テスト・モード装置からＤＣバーイン信号を受け取る自己リフレッシュ・カウンタを含み、前記ＤＣバーイン信号によって、前記自己リフレッシュ・ユニットのテスト・モードが起動される」のに対して、刊行物発明は、セルフリフレッシュに関係する「リフレッシュアドレスカウンタ１５」及び「セルフリフレッシュタイマー１６」を含むものの、「自己リフレッシュ・ユニット」とそのテスト・モードでの起動について明らかではない点。
　
４−３．相違点の判断
　相違点について以下で検討する。
　本願発明の「自己リフレッシュ・ユニット」について、本願明細書の発明の詳細な説明には明確な定義がなく、「自己リフレッシュ・ユニット」が具体的にどのような構成を有するものか直接的な記載はないが、本願明細書の発明の詳細な説明の段落【００１３】には、「図面、特に図３を参照すると、本発明の回路は、アドレス３５を受け取るアドレス受信器３０と、制御信号受信器３４と、テスト・モード・デコーダ３１と、ワード線電力網電圧３７（Ｖｐｐ）が供給されるワード・デコード・システム３２と、メモリ・アレイ３３と、テスト・モード・デコーダ３１からＤＣバーンイン信号を受け取る自己リフレッシュ・カウンタ３８とを含む。」と記載され、また、段落【００２４】には、「本発明の他の実施形態で、マルチプレクサ５９が組み込まれている以外は図３に示すものと同様の構造を図５に示す。具体的には、図５には、アドレス５５を受け取るアドレス受信器５５と、制御信号受信器５４と、テスト・モード・デコーダ５１と、ワード線電力網電圧５７（Ｖｐｐ）が供給されるワード・デコード・システム５２と、メモリ・アレイ５３と、テスト・モード・デコーダ５１からＤＣバーンイン信号５６を受け取る自己リフレッシュ・カウンタ５８とを含む回路が図示されている。」と記載されており、更に、段落【００２５】には、「自己リフレッシュ・システム５８」との呼び方もされているから、本願発明の「自己リフレッシュ・ユニット」は、実質的に「自己リフレッシュ・カウンタ」を指すか、或いは、その主たる構成要素が「自己リフレッシュ・カウンタ」であるものと解される。 
　そこで、上記相違点について検討すると、リフレッシュ・カウンタとリフレッシュタイマーとを組み合わせてセルフリフレッシュを行うことは、例えば、特開平４−４２４９１号公報（「擬似スタティック型ＲＡＭは、リフレッシュアドレスを内蔵するリフレッシュカウンタＲＦＣにより指定しながら単発的にリフレッシュ動作を行うオートリフレッシュモードと、上記リフレッシュカウンタＲＦＣと内蔵するリフレッシュタイマー回路ＴＭＲ及びリフレッシュタイマーカウンタ回路ＳＲＣを用い、すべてのワード線に関するリフレッシュ動作を自律的にかつ所定の周期で断続的に実行するセルフリフレッシュモードとを有する。」［第６頁左上欄第１７行〜右上欄第５行］の記載を参照）や、特開平６−２６７２７３号公報（「ランダムアクセスメモリＲＡＭ００は、自律的にリフレッシュを行うためのセルフリフレッシュモードを有し、セルフリフレッシュモードによるリフレッシュ動作を所定の周期で起動するためのリフレッシュタイマー回路ＴＭと、リフレッシュ動作の対象となるワード線を順次指定するためのリフレッシュカウンタＲＦＣとを備える。」［段落【００１１】］の記載を参照。）に記載されるように、従来より周知・慣用されている技術事項である。
　そして、刊行物発明においても、「リフレッシュ時にアドレス信号を出力するためのリフレッシュアドレスカウンタ１５」は、リフレッシュをする手段の主たる構成要素の一つであることは明らかであるから、刊行物発明の「リフレッシュアドレスカウンタ１５」と「セルフリフレッシュタイマー１６」によって、非テスト・モード中にワード線をリフレッシュする、本願発明のごとき「自己リフレッシュ・ユニット」を構成することは、当業者が直ちに想到し得ることである。
　また、刊行物発明では、信号φＢＩ（本願発明の「ＤＣバーイン信号」に相当）をセルフリフレッシュタイマー１６で受け取って、このセルフリフレッシュタイマー１６をバーンインモード（本願発明の「テスト・モード」に相当）で起動させているが、該信号φＢＩは「リフレッシュアドレスカウンタ１５」にも入力されており（段落【００３４】参照）、また、「リフレッシュアドレスカウンタ１５」と「セルフリフレッシュタイマー１６」が相まってバーンインが行われることは明らかであるから、信号φＢＩ（本願発明の「ＤＣバーイン信号」に相当）により、「リフレッシュアドレスカウンタ１５」及び「セルフリフレッシュタイマー１６」全体として、バーンインモードを起動させることは、当業者が必要に応じて適宜なし得ることである。
　なお、本願発明の「テスト・モード」が、本願の図４に示されるような、すべてのワード線が順次に高状態に設定されることを意味するとしても、このようなテスト・モードは、原査定で引用された特開平１０−９２１９６号公報（「次のワードラインがイネーブルされるとき、前のイネーブルされたワードラインは継続してイネーブル状態が維持される。」［段落【００２３】］、「全部のワードラインを同時にイネーブルする方法に比べれば、バーンイン検査時間は略同じであるが、イネーブル時の瞬間電流を低減でき、従来の内部電圧の瞬間的大電流に伴う半導体素子の特性低下を防止できる。」［段落【００２４】］を参照。）に記載されるように、従来より知られており、格別のものではない。
　したがって、刊行物発明において、「リフレッシュアドレスカウンタ１５」及び「セルフリフレッシュタイマー１６」を、本願発明のごとき「非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニット」とすると共に、「前記テスト・モード装置からＤＣバーイン信号を受け取る自己リフレッシュ・カウンタを含み、前記ＤＣバーイン信号によって、前記自己リフレッシュ・ユニットのテスト・モードが起動される」ように構成することは、当業者が容易になし得たものである。
　
４−４．まとめ
　よって、本願発明は、刊行物に記載された発明及び従来周知の技術事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　
第５．新規事項の有無について
５−１．請求項１の記載事項
　平成１６年４月９日付けで特許法第１７条の２第３項の拒絶理由が通知され、拒絶査定の対象となった請求項は、平成１５年２月４日付けの手続補正書によって補正された特許請求の範囲の請求項１に記載された、以下のとおりである。
　「【請求項１】
　記憶装置に接続されたワード線と、アドレスを受け取るアドレス受信器と、前記アドレスをデコードし、前記ワード線のうちのワード線を選択するアドレス・デコーダと、非テスト・モード中に前記ワード線をリフレッシュする自己リフレッシュ・ユニットと、テスト・モード中に半導体回路を制御するテスト・モード装置とを含む半導体装置をＤＣバーンインテストする方法であって、
　前記テスト・モード装置にテスト・モード信号を供給するステップと、
　前記テスト・モード信号に応答して、前記自己リフレッシュ・ユニットにＤＣバーンイン信号を送り、前記自己リフレッシュ・ユニットのテスト・モード動作を起動するステップと、
　前記自己リフレッシュ・ユニットを使用して、前記ワード線を順次に活動化するステップと、
　前記ワード線を所定期間の間活動状態に維持するステップと、
　前記自己リフレッシュ・ユニットにクリア信号を送り、前記ＤＣバーンイン信号と前記クリア信号によって、総ての前記ワード線を非活動化するステップとを含む方法。」
　
５−２．新規事項の有無の判断
　上記【請求項１】には、「前記自己リフレッシュ・ユニットにクリア信号を送り、前記ＤＣバーンイン信号と前記クリア信号によって、総ての前記ワード線を非活動化するステップとを含む方法」と記載されているが、この「クリア信号」に関して、当初明細書等には、下記の記載がなされている。　
「【００２７】
　本発明のＤＣバーンイン・プロセスを実施するために、以下の論理操作が行われる。自己リフレッシュ制御回路５４に開始値としてＤＣバーンイン（ＢＵＲＮＩＮＤＣ  ＩＰＬ）コードが行アドレス０と共に供給される。ＤＣバーンイン（ＢＵＲＮＩＮＤＣ）信号は、行非活動化を抑止し、他のすべてのアレイ機能を従来のＤＣバーンイン・モードと同様に設定する。
【００２８】
　ＤＣバーンイン信号を使用して、自己リフレッシュ・カウンタ内の最上位行アドレスに達したときに自己リフレッシュ制御回路を遮断することができる。すでに活動状態になっている行の活動化が衝突を示さない場合、または長いバーンイン時間の間ワード線を高に維持する必要がある場合、このような遮断は使用しないことが好ましい。」
【００２９】
　ＤＣバーンイン信号は、ＩＰＬ
クリア信号
　したがって、「クリア信号」に関して、当初明細書等の記載から明らかなことは、「ＤＣバーンイン信号は、ＩＰＬクリア信号と共に、すべてのワード線をオフに切り換える。」ということだけであり、平成１５年２月４日付けの手続補正書によって補正された特許請求の範囲の請求項１に記載された「前記自己リフレッシュ・ユニットにクリア信号を送」ることは、当初明細書等に記載されておらず、また、当初明細書等の記載から自明の事項とも認められないから、この補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてされたものではない。　
　よって、平成１５年２月４日付けの手続補正書による請求項１（及びこの請求項１を引用する請求項２−４）についての補正は、特許法第１７条の２第３項に規定する要件を満たしていない。
　
第６．むすび　
　以上のとおりであるから、本願は、拒絶すべきものである。
　よって、結論のとおり審決する。