【事件の表示】
　平成　９年特許願第２９８４９３号「高周波回路」拒絶査定不服審判事件〔平成１１年　５月２１日出願公開、特開平１１−１３６１１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年１０月３０日の出願であって、平成１７年６月２３日に手続補正がされたが、同年９月３０日付で拒絶査定され、同年１１月２日に拒絶査定不服審判が請求されるとともに、同年１２月２日付で手続補正がなされたものである。
　
２．平成１７年１２月２日付の手続補正についての補正却下の決定
　［補正却下の決定の結論］
　　平成１７年１２月２日付の手続補正を却下する。
　［理由］
　（１）本件補正
　平成１７年１２月２日付け手続補正書（以下、「本件補正」という。）は、明細書の特許請求の範囲について、次のように補正するものである。
（補正前）
　「【請求項１】ソース電極とドレイン電極の何れか一方が高周波信号の入力端子側に、他方が高周波信号の出力端子側にそれぞれ接続され、ゲート電極が抵抗素子を介して制御端子に接続されているスイッチング用トランジスタを有する高周波回路であって、
　前記スイッチング用トランジスタは、ゲート電極が共通に接続されている複数のスイッチング用単位トランジスタを直列に接続してなり、
　前記直列接続された複数のスイッチング用単位トランジスタの少なくとも一の単位トランジスタは、ゲート電極が、複数の実効ゲート部と前記複数の実効ゲート部の一方端部を共通に接続する連結部とを備え、かつ、前記ゲート電極の連結部の全体に、ソース電極またはドレイン電極の連結部がキャパシタ絶縁膜を介して重ねられることによって付加容量が形成され、
　前記スイッチング用単位トランジスタの前記付加容量の値を決める前記ゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大きい
　高周波回路。
　【請求項２】前記直列接続された単位トランジスタ列の両端部に位置する２つのスイッチング用単位トランジスタのゲート電極とソース電極又はドレイン電極との間に、前記付加容量が接続されている
　請求項１に記載の高周波回路。
　【請求項３】前記出力端子と基準電圧の供給線との間に、前記スイッチング用トランジスタの導通時に非導通状態で保持され、前記スイッチング用トランジスタが非導通となるときに導通状態に遷移する短絡用トランジスタを更に有する
　請求項１に記載の高周波回路。
　【請求項４】前記短絡用トランジスタは、ゲート電極が共通に接続されている複数の短絡用単位トランジスタを直列に接続してなり、
　前記直列接続された複数の短絡用単位トランジスタの少なくとも一の単位トランジスタは、ゲート電極が、複数の実効ゲート部と前記複数の実効ゲート部の一方端部を共通に接続する連結部とを備え、かつ、前記ゲート電極の連結部の全体に、ソース電極またはドレイン電極の連結部がキャパシタ絶縁膜を介して重ねられることによって付加容量が形成され、
　前記短絡用単位トランジスタの前記付加容量の値を決める前記ゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大きい
　請求項３に記載の高周波回路。
　【請求項５】前記直列接続された単位トランジスタ列の両端部に位置する２つのスイッチング用単位トランジスタのゲート電極とソース電極又はドレイン電極との間に、前記付加容量が接続されている
　請求項４に記載の高周波回路。
　【請求項６】前記スイッチング用トランジスタと前記短絡用トランジスタが、同一半導体基板に形成されている
　請求項４に記載の高周波回路。
　【請求項７】前記半導体基板が、ガリウム砒素からなる
　請求項６に記載の高周波回路。
　【請求項８】前記スイッチング用トランジスタが、接合型電界効果トランジスタである
　請求項１に記載の高周波回路。
　【請求項９】前記短絡用トランジスタが、接合型電界効果トランジスタである
　請求項４に記載の高周波回路。」
　
　
（補正後）
　「【請求項１】信号入力端子と信号出力端子との間に設けられ、少なくとも３個直列接続された複数の電界効果型トランジスタを有し、前記複数の電界効果型トランジスタの各ゲートと第１制御端子との間に第１抵抗が接続され、前記信号入力端子側の第１電界効果型トランジスタのゲートと前記信号入力端子に接続される当該第１電界効果型トランジスタのソースまたはドレインとの間に第１静電容量が接続され、前記信号出力側の第２電界効果型トランジスタのゲートと前記信号出力端子が接続される当該第２電界効果型トランジスタのソースまたはドレインとの間に前記第１静電容量と同じ値の第２静電容量が接続された、第１のスイッチ回路と、
　前記信号出力端子と基準電位線との間に設けられ、前記第１のスイッチ回路内の前記複数の電界効果型トランジスタと同じ数の直列に接続された複数の電界効果型トランジスタを有し、当該複数の電界効果型トランジスタの各ゲートと第２制御端子との間に前記第１のスイッチ回路における前記第１抵抗と同じ抵抗値の第２抵抗が接続され、前記信号出力端子側の第３電界効果型トランジスタのゲートと前記信号出力端子に接続される当該第３電界効果型トランジスタのソースまたはドレインとの間に前記第１のスイッチ回路内の前記第１静電容量と同じ値の第３静電容量が接続され、前記基準電位線側の第４電界効果型トランジスタのゲートと当該第４電界効果型トランジスタの前記接地線が接続されるソースまたはドレインとの間に前記第１のスイッチ回路内の前記第２静電容量と同じ値の第４静電容量が接続された、第２のスイッチ回路と
　を具備し、
　前記第１〜第４電界効果型トランジスタの各々は、
　ゲートが、並行に形成された複数のゲート片と、これら複数のゲート片の一端で接続するゲート連結部とで構成され、
　ソースおよびドレインがそれぞれ、前記複数のゲート片の間に交互にかつソースおよびドレインの一方が前記複数のゲート片の両側に形成された複数のソース片または複数のドレイン片と、これら複数のソース片を一端で接続するソース連結部またはこれら複数のドレイン片を前記ソース連結部とは対向する他端で接続するドレイン連結部とで構成され、
　前記ゲート連結部は、前記ドレイン連結部または前記ソース連結部の下層に形成され、
　前記ゲート連結部と、前記ドレイン連結部または前記ソース連結部との間に、前記ゲート連結部と前記ドレイン連結部または前記ソース連結部とを絶縁し、かつ、前記各静電容量を構成する層間絶縁膜が配設されており、
　前記静電容量を構成する、前記層間絶縁膜、前記ゲート連結部、および前記ドレイン連結部または前記ソース連結部が下記式を満足する値に設定されており、
　　Ｐmax ＝２[｛(nＣg+(n-1) Ｃadd)/ Ｃg ｝・｛Ｖp-Ｖg(off)｝]2 /ＺO 
　　　ここで、Ｐmax は当該高周波スイッチ回路における最大取り扱い電力であり、
              ｎは前記第１回路および前記第２回路内の前記直列接続された電界効果型
　　　　　　　　　トランジスタの数であり、
　　　　　　　Ｃg は前記各電界効果型トランジスタのソースまたはドレインとゲートと
　　　　　　　　　　の間の静電容量（ゲート静電容量）であり、
　　　　　　　Ｃadd は前記静電容量であり　　　　　　　　　　　、
　　　　　　　Ｖp は前記各電界効果型トランジスタのピンチオフ電圧であり、
              Ｖg(off)はゲートバイアス電圧であり、
　　　　　　　ＺO は負荷インピーダンスである。
  前記第１の制御端子と前記第２の制御端子には、論理レベルが逆のスイッチイング制御信号が印加される、
　高周波信号スイッチ回路。
【請求項２】前記第１〜第４電界効果型トランジスタを除く電界効果型トランジスタの各々は、
　ゲートが、並行に形成された複数のゲート片と、これら複数のゲート片の一端で接続
するゲート連結部とで構成され、
　ソースおよびドレインがそれぞれ、前記複数のゲート片の間に交互にかつソースおよびドレインの一方が前記複数のゲート片の両側に形成された複数のソース片または複数のドレイン片と、これら複数のソース片を一端で接続するソース連結部またはこれら複数のドレイン片を前記ソース連結部とは対向する他端で接続するドレイン連結部とで構成され、
　前記ゲート連結部は、前記ドレイン連結部または前記ソース連結部とは重複しない位置に形成されている、
　請求項１に記載の高周波信号スイッチ回路。
【請求項３】前記第１のスイッチ回路における前記信号入力端子側の第１電界効果型トランジスタと、前記信号出力側の第２電界効果型トランジスタとの間の電界効果型トランジスタのゲートと当該電界効果型トランジスタのソースまたはドレインとの間に前記第１静電容量と同じ値の静電容量が接続され、
　前記第２のスイッチ回路における前記信号出力端子側の第２電界効果型トランジスタと、前記基準電位線側の第４電界効果型トランジスタとの間の電界効果型トランジスタのゲートと当該電界効果型トランジスタのソースまたはドレインとの間に前記第３静電容量と同じ値の静電容量が接続されている、
　請求項１または２に記載の高周波信号スイッチ回路。
【請求項４】前記第１のスイッチ回路内の前記複数の電界効果型トランジスタと、前記第２のスイッチ回路内の前記複数の電界効果型トランジスタとが同一半導体基板に形成されており、
　前記第１のスイッチ回路内の前記複数の電界効果型トランジスタの寸法と、前記第２のスイッチ回路内の前記複数の電界効果型トランジスタの寸法とがそれぞれ等しい、
　請求項１〜３のいずれかに記載の高周波信号スイッチ回路。
【請求項５】前記半導体基板がガリウム砒素からなる、
　請求項４に記載の高周波信号スイッチ回路。
【請求項６】前記複数の電界効果型トランジスタが同じ動作特性を持つ接合型電界効果トランジスタである、
　請求項１〜５のいずれかに記載の高周波信号スイッチ回路。
【請求項７】前記高周波信号スイッチ回路は、準マイクロ波帯またはギガヘルツ帯の信号をスイッチイングする高周波信号スイッチ回路であり、
　前記第１のスイッチ回路および前記第２のスイッチ回路の静電容量の値はそれぞれ、０．４ｐＦである、
　請求項１〜６のいずれかに記載の高周波信号スイッチ回路。」
　
　（２）補正の適否
　本件補正により請求項の数が９から７に減少することとなったが、補正後の請求項１ないし７は補正前のどの請求項とも異なるものであるから、本件補正が、特許法第１７条の２第４項第１号の請求項の削除を目的とするものでないことは明らかである。
　そこで、本件補正が、同第２号の特許請求の範囲の減縮を目的とするものに該当するかについて検討する。補正前の請求項１に記載される「ゲート電極の連結部」は、「ゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大きい」ものであり、補正前の請求項２ないし９は、直接ないし間接に請求項１を引用するものであるから、補正前の請求項に係る発明の「ゲート電極の連結部」は、全て、「ゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大きい」ものである。しかし、補正後の請求項１に記載される「ゲート電極の連結部」にはこの限定がないから、請求項１についての補正が特許請求の範囲の減縮に当たらないことは明らかである。また、補正後の請求項２ないし７についても同様である。したがって、本件補正は同第２号の特許請求の範囲の減縮を目的とするものではない。
　また、本件補正が同第３号の明りょうでない記載の釈明を目的とするものであるとも、同第４号の誤記の訂正を目的とするものであるとも認められない。
　
　（３）むすび
　以上のとおりであるから、本件補正は、特許法第１７条の２第４項の規定に違反するものであり、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
　（１）本願発明
　平成１７年１２月２日付けの手続補正は上記のとおり却下されたので、本願請求項１に係る発明（以下、「本願発明」という。）は、平成１７年６月２３日付けで補正された明細書の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
　「ソース電極とドレイン電極の何れか一方が高周波信号の入力端子側に、他方が高周波信号の出力端子側にそれぞれ接続され、ゲート電極が抵抗素子を介して制御端子に接続されているスイッチング用トランジスタを有する高周波回路であって、
　前記スイッチング用トランジスタは、ゲート電極が共通に接続されている複数のスイッチング用単位トランジスタを直列に接続してなり、
　前記直列接続された複数のスイッチング用単位トランジスタの少なくとも一の単位トランジスタは、ゲート電極が、複数の実効ゲート部と前記複数の実効ゲート部の一方端部を共通に接続する連結部とを備え、かつ、前記ゲート電極の連結部の全体に、ソース電極またはドレイン電極の連結部がキャパシタ絶縁膜を介して重ねられることによって付加容量が形成され、
　前記スイッチング用単位トランジスタの前記付加容量の値を決める前記ゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大きい
　高周波回路。」
　
　（２）引用発明
　原査定の拒絶の理由に引用された特開平８−７０２４５号公報（以下、「引用例」という。）には、次の記載がある。
　
イ．「【請求項１】２つ以上の複数のゲート電極をもつＦＥＴ（電界効果トランジスタ）に於いて、ドレイン電極に隣接するゲートとドレイン間に容量を接続し、ソース電極に隣接するゲートとソース間に容量を接続し、各ゲートに独立した抵抗を介して直流電圧を印加することを特徴とする半導体回路。」（第２頁左欄第２〜７行）
　
ロ．「【産業上の利用分野】本発明は移動体通信機向けのスイッチに関するものであり、低歪特性を持つ高周波スイッチを実現するものである。」
（第２頁右欄第１３〜１５行）
　
ハ．「【従来の技術】セルラ電話、・・・（　中　略　）・・・　VC1に０Ｖ，VC2にＶconＶを加えるとアンテナ端子と受信端子が接続され、逆にVC1にＶconＶを，VC2に０Ｖ加えると、アンテナ端子と送信端子が接続される。」（第２頁右欄第１７〜３４行）
　
ニ．「【００３４】本発明の第２の実施例を図６を用いて説明する。本実施例は第１の実施例で用いたデュアルゲートＦＥＴをシングルゲートＦＥＴのカスコード接続で置き換えたものである。シングルゲートＦＥＴを用いてもデュアルゲートＦＥＴと同様の効果が得られる。」
（第５頁左欄第４２〜４６行）
　
ホ．上記ニ．に関連して、図６にはシングルゲートＦＥＴ２１及びシングルゲートＦＥＴ２２を直列接続し、かつ、抵抗を介して各々のゲート電極を共通に接続した回路図が記載されている。
　
ヘ．「【００３６】本発明の第４の実施例を図８を用いて説明する。本実施例では第１の実施例のスイッチに第１ゲート(ソース側ゲート)とソース間、第２ゲートとドレイン間に容量を追加することで低歪特性の向上を図ったものである。（作用）において既に述べたように、第２ゲートとドレイン間に容量を追加することで第２ゲートに発生するＡＣ信号振幅を増加させ、信号が負に振れた場合にＦＥＴがＯＮすることを防止し、第１ゲート(ソース側ゲート)とソース間に容量を追加することで第１ゲートに発生するＡＣ信号振幅を減少させ、信号が正に振れた場合にＦＥＴがＯＮすることを防止し、低歪化を図っている。図８ではデュアルゲートＦＥＴを用いた場合について述べているが、本実施例はトリプルゲートまたはそれ以上のゲート数になっても有効である。」（第５頁右欄第３〜１６行）
　
ト．「【００３９】本発明の第７の実施例を図１３に示す。本実施例は本発明の代表的な実施例である第４の実施例に好適なデバイス構造に関するものである。図１３(ａ)に上面より見たパタン図を示す。第４の実施例の要点は、第１ゲート、第２ゲート間の容量に比べ、第１ゲート、ソース間容量と第２ゲート、ドレイン間容量を大きくすることでゲートのＡＣ電位を制御して低歪特性を実現することにある。これを集積回路上でコンパクトに実現するのが本実施例である。ソース、ドレインの引き出し電極上にゲート配線層と引き出し電極配線層の間に高誘電体層をはさみ容量を構成している。図１３(ｂ)に断面図を示す。ｌ１はＦＥＴの断面図、ｌ２は容量の断面図である。ＦＥＴのプロセスに高誘電体層プロセスを追加するだけで容易に実現できる。」（第６頁左欄第３〜１６行）
　
チ．「【符号の説明】・・・ＶＣ１，ＶＣ２…制御電圧端子、・・・Ｓ，Ｓｎ…ソース電極、Ｄ，Ｄｎ…ドレイン電極、Ｇ，Ｇｎ…ゲート電極。」
（第６頁右欄第２１〜３１行）
　
　引用例の図１３（ａ）にはデュアルゲートＦＥＴを上面より見たパタン図が記載されている。当該パタン図からは前記デュアルゲートＦＥＴのゲート領域は４つに分割され並行に配置されていること、各ゲート領域に電界効果を与えるようにゲート電極（Ｇ１）は４つに分割され平行に配置されたゲート配線を有していること、及び４つの分割され平行に配置されたゲート配線は右端部において縦長方形のゲート配線により連結されることで共通に接続されていることが読み取れる。引用例の図１３（ｂ）に記載された断面図ｌ２及び図１３（ａ）からは、縦長方形のゲート配線全体にソース電極（Ｓ）の連結部が高誘電体層を介して重ねられることが読み取れる。
　上記摘記ヘ．及びト．の記載によれば、図１３（ａ）に記載されたデュアルゲートＦＥＴは、引用例の図８に記載されたＦＥＴ２に対応するものであり、図１３（ａ）のソース電極（Ｓ）とドレイン電極（Ｄ）の何れか一方が図８に記載されたアンテナ端子に接続され、他方が受信端子（受信機）に接続されることが読み取れる。図１３（ａ）に記載されたゲート電極（Ｇ１）及びゲート電極（Ｇ２）はそれぞれ図８にてＦＥＴ２近傍に記載される容量と抵抗との結合点に接続され、その結果、ゲート電極（Ｇ１，Ｇ２）は抵抗を介して制御電圧端子（ＶＣ１）に接続されていることが読み取れる。
　
　図８，図１３及び上記摘記イ．乃至チ．によれば、引用例の高周波スイッチは、デュアルゲートＦＥＴをスイッチング用トランジスタとする高周波回路であるといえるから、引用例には
　
　「ソース電極（Ｓ）とドレイン電極（Ｄ）の何れか一方がアンテナ端子側に、他方が受信端子側にそれぞれ接続され、ゲート電極（Ｇ１，Ｇ２）が抵抗を介して制御電圧端子（ＶＣ１）に接続されているスイッチング用トランジスタを有する高周波回路であって、
　前記スイッチング用トランジスタは、ゲート電極（Ｇ１，Ｇ２）が共通に接続されているデュアルゲートＦＥＴよりなり、
　前記デュアルゲートＦＥＴは、ゲート電極（Ｇ１）が、４つに分割され平行に配置されたゲート配線と前記４つに分割され平行に配置されたゲート配線の右端を共通に接続する縦長方形のゲート配線とを備え、かつ、前記縦長方形のゲート配線の全体に、ソース電極（Ｓ）の連結部が高誘電体層を介して重ねられることによって追加的な容量が形成されている、
　高周波回路。」
　の発明（以下、「引用発明」という。）が開示されていると認められる。
　
　（３）対比
　本願発明と引用発明とを対比する。引用発明の「アンテナ端子」は高周波信号を受信する際に高周波信号が入力する端子となるので、本願発明の「高周波信号の入力端子」に相当する。引用発明の「受信端子」は高周波信号を受信する際に高周波信号を受信機へ出力する端子となるので、本願発明の「高周波信号の出力端子」に相当する。
　引用発明の「ソース電極（Ｓ）」「ドレイン電極（Ｄ）」「ゲート電極（Ｇ１，Ｇ２）」「抵抗」及び「制御電圧端子（ＶＣ１）」は、それぞれ本願発明の「ソース電極」「ドレイン電極」「ゲート電極」「抵抗素子」及び「制御端子」に相当する。
　引用発明の「ゲート電極（Ｇ１，Ｇ２）が共通に接続されているデュアルゲートＦＥＴ」よりなる「スイッチング用トランジスタ」も、本願発明の「ゲート電極が共通に接続されている複数のスイッチング用単位トランジスタを直列に接続」してなる「スイッチング用トランジスタ」も、複数のゲート電極が共通に接続されているトランジスタ手段である点で共通する。
　引用発明の「４つに分割され平行に配置されたゲート配線」により実効的にゲートとして動作する部分が四カ所になるのは明らかだから、引用発明の「４つの分割され平行に配置されたゲート配線」は本願発明の「複数の実効ゲート部」に相当する。
　引用発明の「４つの分割され平行に配置されたゲート配線の右端を共通に接続する縦長方形のゲート配線」は本願発明の「複数の実効ゲート部の一方端部を共通に接続する連結部」に相当する。
　引用発明の「高誘電体層」はキャパシタ成分を形成するために絶縁性を備えることは明らかだから、本願発明の「キャパシタ絶縁膜」にあたるものである。よって、引用発明の「縦長方形のゲート配線の全体に、ソース電極（Ｓ）の連結部が高誘電体層を介して重ねられることによって追加的な容量が形成され」は、本願発明の「ゲート電極の連結部の全体に、ソース電極またはドレイン電極の連結部がキャパシタ絶縁膜を介して重ねられることによって付加容量が形成され」に相当する。
　
　従って、引用発明と本願発明とは
「ソース電極とドレイン電極の何れか一方が高周波信号の入力端子側に、他方が高周波信号の出力端子側にそれぞれ接続され、ゲート電極が抵抗素子を介して制御端子に接続されているスイッチング用トランジスタを有する高周波回路であって、
　前記スイッチング用トランジスタは、複数のゲート電極が共通に接続されているトランジスタ手段であって、
　前記トランジスタ手段は、ゲート電極が、複数の実効ゲート部と前記複数の実効ゲート部の一方端部を共通に接続する連結部とを備え、かつ、前記ゲート電極の連結部の全体に、ソース電極またはドレイン電極の連結部がキャパシタ絶縁膜を介して重ねられることによって付加容量が形成された、
　高周波回路。」である点で一致し、次の点で相違する。
　
（相違点１）
　複数のゲート電極が共通に接続されているトランジスタ手段の具体的構成は、本願発明では「複数のスイッチング用単位トランジスタを直列に接続」したものであるのに対し、引用発明では「デュアルゲートＦＥＴ」である点、
（相違点２）
　付加容量形成の対象となるトランジスタは、本願発明では「直列接続された複数のスイッチング用単位トランジスタの少なくとも一の単位トランジスタ」であるのに対して、引用発明では「デュアルゲートＦＥＴ」である点、
（相違点３）
　本願発明では「スイッチング用単位トランジスタの前記付加容量の値を決めるゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大きい」のに対し、引用発明では不明な点。
　
　
　（４）判断
　相違点１について検討する。複数のゲート電極が共通に接続されているトランジスタ手段の具体的構成として、複数のスイッチング用単位トランジスタを直列に接続した構成は、上記摘記ニ．及びホ．に示されるように周知（以下、「周知技術」という。）である。引用発明における複数のゲート電極が共通に接続されているトランジスタ手段の具体的構成に関して前記周知技術を適用して、「ゲート電極が共通に接続されている複数のスイッチング用単位トランジスタを直列に接続」したものに置換することは当業者が容易になし得たものである。
　
　相違点２について検討する。引用発明が具備した付加容量が奏する効果を維持しつつ上記相違点１について検討したように引用発明に対して前記周知技術を適用すると、直列接続された複数のスイッチング用単位トランジスタいずれにも付加容量を形成しないということにはならない。したがって、「直列接続された複数のスイッチング用単位トランジスタの少なくとも一の単位トランジスタ」に付加容量を形成することになるのは自明の理であり、容易に想到し得るものである。
　
　相違点３について検討する。引用例図１３（ａ）及び（ｂ）は説明図であるものの、ゲート電極（Ｇ１）についてみるに、４つに分割され平行に配置されたゲート配線を右端部において連結する縦長方形のゲート配線の幅（「ゲート電極の連結部の幅」）は、当該縦長方形のゲート配線より図面右側に記載された何れの配線の幅（「一端に接続されている引き出し部の幅」）より大きいことが示唆されており、引用例にはゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大きくすることは実質的に記載されているといえる。したがって、引用発明において「スイッチング用単位トランジスタの前記付加容量の値を決める」「ゲート電極の連結部の幅が、当該連結部の一端に接続されている引き出し部の幅より大き」くすることに格別の困難性は認められず、当業者が容易に想到し得るものである。
　
　
　（５）むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。