【事件の表示】
　特願２００３−３５３８６２「プラズマディスプレイパネル」拒絶査定不服審判事件〔平成１６年　２月　５日出願公開、特開２００４−　３８２１４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本件は、平成９年９月３日（パリ条約による優先権主張１９９６年９月３日，大韓民国）にされた特許出願（特願平９−２３８２７７号）の一部を新たな特許出願として平成１５年１０月１４日にされた特許出願（特願２００３−３５３８６２号）につき、平成１７年９月１２日付け（同年９月２０日発送）で拒絶査定がされたところ、これに対して、同年１２月１９日に拒絶査定不服審判が請求されるとともに、平成１８年１月１８日付けで明細書を補正対象とする手続補正書が提出されたものである。
　
２　平成１８年１月１８日付け手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１８年１月１８日付けの手続補正を却下する。
　
［理由］
（１）補正の内容
　平成１８年１月１８日提出の手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の記載
「　【請求項１】
　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、
　上記データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルスの時間幅と、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルスの時間幅と、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルスの時間幅との和を含む維持周期の許容値は、上記データ電極の分割数の増加につれて増加することを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項２】
　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、
　上記データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルスの時間幅と、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルスの時間幅と、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルスの時間幅との和からなる維持周期の最小値が一定の値であるとき、上記走査電極の許容個数は上記データ電極の分割数の増加につれて増加することを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項３】
　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、
　上記データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルスの時間幅と、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルスの時間幅と、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルスの時間幅との和からなる維持周期の最小値をＴｓ、上記走査電極の数をＮ、１フィールドを構成するサブフィールドの数をＮｆＳ、１フィールドの走査時間をＴｉとしたとき、上記データ電極の分割に応じて分割される上記プラズマディスプレイパネルの画面数Ｋは、
　Ｔｓ≦Ｔｉ÷（Ｎ／Ｋ）÷Ｎｆｓ
　を満足する自然数として求められることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項４】
　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、
　上記セルの数をＭ×Ｎ、フィールドメモリーに同時に蓄積されるビットの数をＮｂ、上記フィールドメモリーに蓄積されたデータが直並列変換回路に１ビット進むのに要する時間をＴｄ、１フィールドの走査時間をＴｉとしたとき、上記データ電極の分割に応じて分割される上記プラズマディスプレイパネルの画面数Ｋは、
　Ｍ×Ｎ×Ｎｂ×Ｔｄ／Ｋ＜Ｔｉ
　を満足する自然数として求められることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項５】
　請求項１ないし請求項４の何れかの請求項において、
　上記データ電極は、ほぼ中央部で上下に２分割されることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項６】
　請求項１ないし請求項４の何れかの請求項において、
　上記分割されたデータ電極に応じて分割された画面は、それぞれ並列にかつ独立的に駆動されることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項７】
　請求項３において、
　上記ＮｆＳは、８であることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項８】
　請求項４において、
　上記Ｎｂは、８であることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項９】
　請求項３または請求項４において、
　上記Ｔｉは、１／６０であることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項１０】
　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記分割された一方のデータ電極の端部とこの端部に対向する他方のデータ電極の端部との間の間隔をａ、一対の共通電極及び走査電極と、この一対の共通電極及び走査電極に隣接する一対の共通電極及び走査電極との間の間隔をｂとするとき、上記ａは上記ｂより小さいことを特徴とする３電極面放電方式のプラズマディスプレイパネル。」
　を、
「　【請求項１】
　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、
　上記セルの数をＭ×Ｎ、フィールドメモリーに同時に蓄積されるビットの数をＮｂ、上記フィールドメモリーに蓄積されたデータが直並列変換回路に１ビット進むのに要する時間をＴｄ、１フィールドの走査時間をＴｉとしたとき、上記データ電極の分割に応じて分割される上記プラズマディスプレイパネルの画面数Ｋは、
　Ｍ×Ｎ×Ｎｂ×Ｔｄ／Ｋ＜Ｔｉ
　を満足する自然数として求められ、
　上記直並列変換回路は遅延時間が一般的に８ｎｓの常用フリップフロップを使用してできている
　ことを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項２】
　請求項１において、
　上記データ電極は、ほぼ中央部で上下に２分割されることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項３】
　請求項１において、
　上記分割されたデータ電極に応じて分割された画面は、それぞれ並列にかつ独立的に駆動されることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項４】
　請求項１において、
　上記Ｎｂは、８であることを特徴とする３電極面放電方式のプラズマディスプレイパネル。
　　【請求項５】
　請求項１において、
　上記Ｔｉは、１／６０であることを特徴とする３電極面放電方式のプラズマディスプレイパネル。」
　と補正する内容を含むものである。
　
（２）補正の目的の適合性
　上記特許請求の範囲に関する補正は、補正前の請求項１乃至３，７，１０を削除するとともに、請求項４乃至６，８，９をそれぞれ繰り上げて新たな請求項１乃至５とし、さらに、補正前の請求項４に記載された発明特定事項に、「上記直並列変換回路は遅延時間が一般的に８ｎｓの常用フリップフロップを使用してできている」との限定事項を加えるものであるから、平成１８年改正前特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものであるということができる。
　
（３）独立特許要件
　本件補正後の請求項１乃至５に係る発明は、平成１８年１月１８日付け手続補正書より補正された特許請求の範囲の記載からみて、請求項１乃至５に記載された事項により特定されるとおりのものと認められるところ、その請求項１に記載された発明は、次のとおりである。
「【請求項１】
　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、
　上記セルの数をＭ×Ｎ、フィールドメモリーに同時に蓄積されるビットの数をＮｂ、上記フィールドメモリーに蓄積されたデータが直並列変換回路に１ビット進むのに要する時間をＴｄ、１フィールドの走査時間をＴｉとしたとき、上記データ電極の分割に応じて分割される上記プラズマディスプレイパネルの画面数Ｋは、
　Ｍ×Ｎ×Ｎｂ×Ｔｄ／Ｋ＜Ｔｉ
　を満足する自然数として求められ、
　上記直並列変換回路は遅延時間が一般的に８ｎｓの常用フリップフロップを使用してできている
　ことを特徴とする３電極面放電方式のプラズマディスプレイパネル。」（以下、「本願補正発明」という。）」
　
　そこで、本願補正発明が、特許出願の際に独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下検討する。
　
（４）刊行物に記載された発明
　本件出願の優先権主張の日前に頒布された刊行物である特開平４−４２２８９号公報（以下、「刊行物１」という。）には、図面とともに次の事項が記載されている。
ア「従来用いられているメモリ機能を有するドットマトリクス表示型ＡＣプラズマディスプレイパネルの一例の構成を第７図に示す。第７図（ａ）は平面図、第７図（ｂ）は同図（ａ）におけるＡ−Ａ'線による断面図である。
　また第８図は第７図に示すプラズマディスプレイパネルの電極配置を示す上面図である。第８図においては、第７図に示した行電極３が２つのグループ、すなわち、走査電極Ｓ1からＳmと、共通行電極Ｃ1からＣm+1に分かれている。」（公報第１頁右下欄第６行−第１５行。） 
　
イ「上述したことから明らかなように、一画面の発光を制御するには走査パルスは走査線の数だけ必要である。一方、一画面の発光制御時間（１フレームと呼ばれる）は、人間の目にちらつきを感じさせないために、略１／６０秒以下とする必要がある。」（公報第２頁左上欄第１６行−同頁右上欄第１行。） 
　
ウ「多数の走査線を有するプラズマディスプレイパネルを駆動しようとすると、必然的に維持パルスの周波数を上げなければならなくなる」（公報第２頁右上欄第３行−同頁同欄第６行。） 
　
エ「例えば、走査電極数を１２０本のプラズマディスプレイパネルで１６階調表示を行うために、１フレームを更に４分割し、分割した各サブフレームを８：４：２：１の重み付けをする場合を考えてみる。１フレームを１／６０秒とすると、走査に必要な回数は、１秒当たり
６０×４×１２０＝２８８００
回となる。」（公報第２頁右上欄第７行−同頁同欄第１４行。）
　
オ「第７図、第８図に示したプラズマディスプレイパネルに対して本発明の駆動方法を適用した第１の実施例では・・・維持パルスＡ、維持パルスＢおよび走査パルスのパルス幅は５マイクロ秒、消去パルス幅は０．７マイクロ秒である。データパルスはこれらの走査パルスに同期して各列電極に印加挿入される。・・・本実施例では維持パルス周波数を従来の１／３に低減できることが分かる。・・・また、本実施例では、維持パルスや走査パルス幅を従来より広く取れる利点もある。第６図（ａ）に示したように、従来の維持パルスの周期Ｔ1は１／１１５２００＝８．７マイクロ秒であるから、維持パルスおよび走査パルスの幅は均等割り振りで２．９マイクロ秒以下となってしまう。しかし、本実施例の場合は、・・・従来の１．８倍近い幅を割り当てることができる。維持パルスや走査パルスの幅の増大は放電の安定性向上に大きく寄与するので、これは非常に大きな利点である。」（公報第３頁右上欄第７行−同頁右下欄第１１行。） 
　
カ「本発明によれば、維持パルスや走査パルスの幅を従来より広く取れるので、放電の安全性、ひいてはプラズマディスプレイパネルの動作安定性を著しく高めることができ、実用上非常に有益である。」（公報第４頁右上欄第９行−同頁同欄１３行。）
　
キ　図面の第７図（ｂ）には、「第１絶縁基板（１）」に「行電極（３）」が形成され、「行電極（３）」を覆うように「絶縁層（５）」が形成されていること、及び、「第２絶縁基板（２）」に「列電極（４）」が形成され、「列電極（４）」を覆うように「絶縁層（６）」が形成されていること、並びに、「第２絶縁基板（２）」を上側の基板、「第１絶縁基板（１）」を下側の基板として、両者の間に、「行電極（３）」及び「列電極（４）」が配置されていることが見て取れる。 
　
ク　図面の第８図には、「共通行電極（Ｃ1〜Ｃm+1）」と「走査電極（Ｓ1〜Ｓm）」が互いに平行に配列されていること、及び、「列電極（Ｄ1〜Ｄn）」は「共通行電極（Ｃ1〜Ｃm+1）」と「走査電極（Ｓ1〜Ｓm）」に対して直角に配列されていること、並びに、「共通行電極（Ｃ1〜Ｃm+1）」と「走査電極（Ｓ1〜Ｓm）」とが「列電極（Ｄ1〜Ｄn）」と交差するところに「画素（１１）」が形成されていることが見て取れる。
　
ケ　公報第３頁右下欄第１２行−同頁同欄第２０行の「次に、本発明の第２の実施例について説明する。ここで用いたプラズマディスプレイパネルは、第１の実施例と同じく、第７図、第８図に示したパネルである。・・・維持パルスＢの位置が第１の実施例と異なっている。このように、維持パルスＢの位置は消去パルスと重ならない限りは維持パルスＡの間のどのような位置でも良い。」という記載と共に、第２図には、列電極に印加されるデータパルスの印加と同時に走査電極に印加される走査パルス、走査パルスの印加後に共通行電極に印加される維持パルスＡ、共通行電極への維持パルスＡの印加後に走査電極に印加される維持パルスＢが見て取れる。 
　
　上記摘記事項ア〜ケからみて、刊行物１には、以下の発明が記載されているものと認められる。
「第１絶縁基板（１）と第２絶縁基板（２）の間に共通行電極（Ｃ1〜Ｃm+1）、走査電極（Ｓ1〜Ｓm）及び列電極（Ｄ1〜Ｄn）が配置されるとともに、共通行電極（Ｃ1〜Ｃm+1）と走査電極（Ｓ1〜Ｓm）とは互いに平行に配列され、かつ列電極（Ｄ1〜Ｄn）は上記共通行電極（Ｃ1〜Ｃm+1）及び走査電極（Ｓ1〜Ｓm）に対して直角に配列される一方、上記第１絶縁基板（１）と第２絶縁基板（２）のうち一方の基板に形成された上記共通行電極（Ｃ1〜Ｃm+1）及び走査電極（Ｓ1〜Ｓm）と上記第１絶縁基板（１）と第２絶縁基板（２）のうち他方の基板に形成された上記列電極（Ｄ1〜Ｄn）とを覆うように絶縁層（６）が形成され、上記共通行電極（Ｃ1〜Ｃm+1）と上記走査電極（Ｓ1〜Ｓm）とが上記列電極（Ｄ1〜Ｄn）と交差するところに画素（１１）が形成されているプラズマディスプレイパネルにおいて、多数の走査線を有するプラズマディスプレイパネルを安定的に駆動する手段を適用し、また、プラズマディスプレイパネルは、上記列電極（Ｄ1〜Ｄn）に印加されるデータパルスの印加と同時に走査電極（Ｓ1〜Ｓm）に印加される走査パルス、この走査パルスの印加後に共通行電極（Ｃ1〜Ｃm+1）に印加される維持パルスＡ、共通行電極（Ｃ1〜Ｃm+1）への維持パルスＡの印加後に走査電極（Ｓ1〜Ｓm）に印加される維持パルスＢ、によって駆動されるものである、プラズマディスプレイパネル。」（以下、「刊行物１に記載された発明」という。）
　
（５）対比・判断 
 　本願補正発明と刊行物１に記載された発明とを対比する。 
 　刊行物１に記載された発明の「第１絶縁基板（１）と第２絶縁基板（２）」、「共通行電極（Ｃ1〜Ｃm+1）」、「走査電極（Ｓ1〜Ｓm）」、「列電極（Ｄ1〜Ｄn）」、「絶縁層（５，６）」、「画素（１１）」は、それぞれ、本願補正発明の「上下基板」、「共通電極」、「走査電極」、「データ電極」、「絶縁膜」、「セル」に相当する。 
 　刊行物１全体の記載、特に、第７図（ａ）（ｂ）を見れば、刊行物１に記載された発明の「プラズマディスプレイパネル」は「３電極面放電方式のプラズマディスプレイパネル」であるから、両者は、 
　
＜一致点１＞
「上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネル。」である点で一致し、他方、以下の点において相違する。 
　
＜相違点１＞
　本願補正発明では、「データ電極は、複数の電極に分割され、上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、上記セルの数をＭ×Ｎ、フィールドメモリーに同時に蓄積されるビットの数をＮｂ、上記フィールドメモリーに蓄積されたデータが直並列変換回路に１ビット進むのに要する時間をＴｄ、１フィールドの走査時間をＴｉとしたとき、上記データ電極の分割に応じて分割される上記プラズマディスプレイパネルの画面数Ｋは、　Ｍ×Ｎ×Ｎｂ×Ｔｄ／Ｋ＜Ｔｉ　を満足する自然数として求められ」る構成であるのに対して、刊行物１に記載された発明においては、上記摘記事項イ又はエによれば、人間の目にちらつきを感じさせないために１フィールドの走査時間内において各サブフレームに対応したデータの読み出しを完了するような構成ではあるが、データ電極を複数の電極に分割し、データパルスを独立に印加するために、そのためデータ電極の分割に応じてプラズマディスプレイパネルの画面を分割しているような構成ではない点。
　
＜相違点２＞
　本願補正発明では、「直並列変換回路は遅延時間が一般的に８ｎｓの常用フリップフロップを使用してできている」構成であるのに対して、刊行物１に記載された発明においては、その点の構成を欠く点。
　
　上記相違点１について検討する。
　例えば、本件出願の優先権主張の日前に頒布された刊行物である特開平２−１２５２８７号公報（以下、「刊行物２」という。）には、
ア「前段の処理を終えた信号は、フィールドメモリＦＭＩ，ＦＭ２によってパネル駆動回路に適合するように信号形式が変換される。フィールドメモリＦＭ１，ＦＭ２はそれぞれ１画面分の容量をもち、フィールド毎に書き込み、読み出しを交互にくり返すものとする。
　フィールドメモリＦＭの出力はシフトレジスタＳＲに送られ、シフトレジスタＳＲでシリ−パラ（直列−並列）変換した後ラッチ回路Ｌに転送されるが、フィールドメモリＦＭとシフトレジスタＳＲ間のデータ転送は相当な高速が要求されるので、パネルの３２列、６４列など適当な列数で列電極駆動回路ＲＤをブロックに分割し、ブロック内は直列、ブロック間は並列にデータ転送を行って実効的な転送速度の低減を行う構成になっている。」（公報第２頁左下欄第１０行−右下欄第４行。）
　
イ「第６図はメモリパネルで中間調を表示する駆動法を示すタイムチャートである。縦軸はパネルの行ｋ（１〜Ｋ）、横軸は時間ｔ、Ｖはｌフィールド期間を示す。斜線Ｗ、Ｅは第５図示の書き込みパルスＷ、Ｅを各行に亘って結んだ軌跡で、斜線ＷからＥまでの期間Ｓｉ（ｉ＝０〜３）が発光期間となる。Ｕi（ｉ＝０〜３）はフィールド長ＶをＮ（表示すべき中間調のビット数、図では４）分割したものでサブフィールドと称し、１サブフイールドに１枚のビット面を表示する。発光期間の長さＳiをサブフィールド毎に１／２に減じて行き、Ｎ枚のサブフィールドでＮビットの中間調を再現する。図では４枚のサブフィールド（Ｕ3〜Ｕ0）で４ビツト，１６レベルの中間調を表示する例を示した。これが詳細に関しては本願人になる特開昭６２−１９６６９６号「放電表示パネルの駆動方法」を参照されたい。」（公報第３頁左上欄第９行−同頁右上欄第５行。）と記載されており、
　
　本件出願の優先権主張の日前に頒布された刊行物である特開平５−１９７１７号公報号公報には、図面とともに次の事項が記載されている。
ウ「【０００４】放電型パネルは、複数の表示セルの行列配列を有していて、各表示セルに、少なくとも陰極維持電圧を含む陰極電圧と少なくとも陽極維持パルスを含む陽極電圧とを印加して放電発光させるように構成している。この装置の駆動装置を構成する各回路は、周知の通り、制御部１０からの、それぞれに適した同期信号あるいはクロック信号（Ｃ１〜Ｃ１０）で適切に制御駆動されているので、この点についての詳細な説明は省略する。」
　
エ「【０００７】このような色配置に従って、上述したディジタル信号をスイッチ１８によって切り換えて、第１記憶装置（Ｍ１）２２ａおよび第２記憶装置（Ｍ２）２２ｂに入力する。従来例では、これら記憶装置２２ａおよび２２ｂには、それぞれ、表示セル領域の左半分および右半分の表示セルを駆動させるように、役割をもたせていた。一般には、画面を複数個のブロックに分けてそのブロックに対応して専用の記憶装置を配置している。そのため、記憶装置２２ａを、第１シフトレジスタ（ＳＲ）２４ａおよび第１列ドライバ（ＸＤＲ）２６ａを介して表示パネル２０に結合させて左半分の領域の表示セルを表示させるようにしており、また、記憶装置２２ｂを、第２シフトレジスタ（ＳＲ）２４ｂおよび第２列ドライバ（ＸＤＲ）２６ｂを介して表示パネル２０に結合させて右半分の領域の表示セルを表示させるように構成している。なお。図中、２８は、通常の行ドライバ（ＹＤＲ）である。【０００８】通常、記憶装置（Ｍ１，Ｍ２）２２ａ，２２ｂは、２フィールド（１フレーム）を持っていて、一方の記憶装置２２ａが書き込み中は他方の記憶装置２２ｂが、読み出しを行なうように、また、その逆の動作となるように、交互に動作を行なっている。従って、記憶装置２２ａから読み出された信号は、シフトレジスタ２４ａで左半分の領域の表示セル用の第１列ドライバ２６ａの各列の駆動回路に分配される。
【０００９】ところで、パルスメモリー駆動方式で、中間調を表示する場合には、周知の通り、中間調のビット数に応じたサブフィールド毎に信号を読み出す。例えば、中間調が８ビット（２５６階調に相当する。）であると、８つのサブフィールドが１つのフィールド周期（１／６０ｓ）の中に設定される。（例えば、文献Ｉ：関口・芳根・北・加治，「特公昭５１−３２０５１」および文献ＩＩ：加治・水嶋・村山・福島「テレビ学技報」アイ  ピー  ディ（ＩＰＤ）−１１−４（１９７３．３．１２）を参照）。」
　
オ　図面の図２には、記憶装置Ｍ１，Ｍ２から、各々一本の信号線を用いて直列にＳＲ２４ａ，２４ｂにデータを転送し、該ＳＲ２４ａ，２４ｂから並列にＸＤＲ２６ａ，２６ｂにデータを転送してなる構成が読み取れる。
　
　上記刊行物２及び特開平５−１９７１７号公報の記載事項によれば、サブフィールド方式を用いて階調表示を行うプラズマディスプレイパネルにおいて「データ電極は、複数の電極に分割され、上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、上記セルの数をＭ×Ｎ、フィールドメモリーに同時に蓄積されるビットの数をＮｂ、上記データ電極の分割に応じて上記プラズマディスプレイパネルの画面を分割する」技術は周知技術にすぎない。そして、刊行物１に記載された発明はサブフィールド方式を用いて階調表示を行っているから、刊行物１に記載された発明において、サブフィールド方式における上記周知技術を採用することに特段の困難性もない。また、直並列変換回路が１ビット進むのに要する時間を含めて、１フィールドの走査時間以内に１フィールドの画面が完成していなければならないことは、技術的に明白な事項であるから、「プラズマディスプレイパネルの画面数Ｋは、Ｍ×Ｎ×Ｎｂ×Ｔｄ／Ｋ＜Ｔｉを満足する自然数として求められ」ような構成となることは技術的に明白である。よって、上記相違点１に係る本願補正発明の発明特定事項は、刊行物１に記載された発明に上記周知技術を適用することにより当業者が容易に想到し得た程度のものにすぎない。
　
　次に、上記相違点２について検討する。
　表示装置において、データを伝送するためにフリップフロップを用いてなる直並列変換回路を使用することは、周知・慣用の技術にすぎない。また、例えば、上記刊行物２に「フィールドメモリＦＭの出力はシフトレジスタＳＲに送られ、シフトレジスタＳＲでシリ−パラ（直列−並列）変換した後ラッチ回路Ｌに転送されるが、フィールドメモリＦＭとシフトレジスタＳＲ間のデータ転送は相当な高速が要求されるので、パネルの３２列、６４列など適当な列数で列電極駆動回路ＲＤをブロックに分割し、ブロック内は直列、ブロック間は並列にデータ転送を行って実効的な転送速度の低減を行う構成になっている。」（公報第２頁左下欄第１６行−右下欄第４行。）と記載されているように、そもそも画面を分割することは、データ転送速度の低減を目的としたものである。さらに、一般に常用されている素子の使用を可能とすることによりコストの低減を図るとの技術課題は、製造技術全般において自明な技術課題にすぎず、画面を分割してデータの転送速度の低減を図った際に、直並列変換回路として遅延時間が一般的に８ｎｓの常用フリップフロップを使用できるような構成とすることは、当業者の通常の創作能力の発揮程度のことにすぎない。そうすると、上記相違点２に係る本願補正発明の発明特定事項は、当業者が容易に想到し得た程度のものにすぎない。
　
　そして、本願補正発明の奏する作用効果も、刊行物１に記載された発明及び周知技術に基づいて当業者が予測可能な範囲内のものである。
　したがって、本願補正発明は、刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（６）独立特許要件についてのむすび
　したがって、本願補正発明は、刊行物１に記載された発明及び周知の技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（７）むすび
　以上のとおりであるから、本件手続補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３　本願発明
　平成１８年１月１８日付けの手続補正は前記とおり却下されたので、本願の請求項に係る発明は、平成１６年１１月１６日付け手続補正書の特許請求の範囲の請求項１乃至１０に記載された事項により特定されるとおりのものと認められるところ、その請求項１に記載された発明（以下「本願発明」という。）は、次のとおりである。
　
「【請求項１】　上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、
　上記データ電極は、複数の電極に分割され、
　上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、
　上記データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルスの時間幅と、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルスの時間幅と、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルスの時間幅との和を含む維持周期の許容値は、上記データ電極の分割数の増加につれて増加することを特徴とする３電極面放電方式のプラズマディスプレイパネル。」
　
（１）刊行物に記載された発明
　原査定の拒絶の理由に引用された本願の優先権主張の日前に頒布された刊行物である上記特開平４−４２２８９号公報（以下、同様に「刊行物１」という。）には、上記２．（４）において示した発明（以下、同様に「刊行物１に記載された発明」という。）が記載されている。
　
　原査定の拒絶の理由に引用された本願の出願前に頒布された刊行物である特開平２−１３６８８９号公報（以下、「刊行物３」という。）には、図面とともに、次の事項が記載されている。
ア「走査信号が供給される走査電極群と表示データ信号が供給されるデータ電極群とをマトリックス状に配列し、交差部に放電セル群を形成してなるプラズマディスプレイパネルにおいて、・・・前記データ電極群を複数分割してなることを特徴とするプラズマディスプレイパネル。」（特許請求の範囲）
　
イ「ＡＣ型のＰＤＰでメモリ機能を活かした表示をするには、ある程度のアクセスタイムが確保されなければならないからである」（公報第２頁左上欄第１１行−同頁同欄第１４行。）
　
ウ「第１図、第２図および第３図は本発明の一実施例を示すもので、・・・背面ガラス板２の対向面には、複数列のデータ電極群Ｙ1、Ｙ2、Ｙ3、…、Ｙmを各データ電極毎に前記４つのブロックに対応して４分割された複数列のデータ電極群Ｙ11〜Ｙ14、Ｙ21〜Ｙ24、Ｙ31〜Ｙ34、…、Ｙm1〜Ｙm4が設けられている。」（公報第２頁左下欄第４行−同頁右下欄第３行。）
　
エ「データ電極群Ｙ11〜Ｙm4のそれぞれに独立のデータ信号を供給すると、対応した放電セル群Ｓ、Ｓ、…が放電発光し、所定の表示がなされる。・・・例えば、ＨＤＴＶ（ハイビジョン）のように、１秒間の画面が６０枚、１画面の走査電極群が１０００行、パルス数制御による表示の階調数が２５６（８ビット）の高画質表示にした場合、１行のアクセスタイムは従来の約２μｓの４倍の約８μｓと長くなり、ＡＣ型のＰＤＰでも十分にメモリ機能を活かした走査による表示をすることができる。」（公報第２頁右下欄第１５行−第３頁左上欄第１５行。） 
　
　したがって、刊行物３には、以下の発明が記載されているものと認める。
「プラズマディスプレイパネルにおいて、データ電極群は、複数分割され、上記データ電極群に供給されるデータ信号は、上記分割された複数のデータ電極群のそれぞれに対して独立に供給されるようにしたプラズマディスプレイパネル。」 
　
（２）対比・判断 
　本願発明と刊行物１に記載された発明とを対比する。 
　刊行物１に記載された発明の「第１絶縁基板と第２絶縁基板（１，２）」、「共通行電極（Ｃ1〜Ｃm+1）」、「走査電極（Ｓ1〜Ｓm）」、「列電極（Ｄ1〜Ｄn）」、「絶縁層（５，６）」、「画素（１１）」、及び、「走査パルス」は、それぞれ、本願発明の「上下基板」、「共通電極」、「走査電極」、「データ電極」、「絶縁膜」、「セル」、及び、「アドレッシング用走査パルス」に相当する。 
　刊行物１全体の記載、特に、第７図（ａ）（ｂ）を見れば、刊行物１に記載された発明の「プラズマディスプレイパネル」は「３電極面放電方式のプラズマディスプレイパネル」である。 
　本願発明の「上記データ電極は、複数の電極に分割され、上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され、」という構成は、段落番号【００１３】「まず、画面を上下に２等分する場合に対して説明する。・・・従って、同一の１２８０×１０２４の解像度を有する表示素子を本実施形態による方法で駆動する場合、従来技術による方法に比べて維持パルスの周期が２倍に増加してプラズマディスプレイパネルセルの放電特性から与えられる放電に必要な最少要求時間を充足できることを分かる。」などの作用効果に関する記載からみて、刊行物１に記載された発明の「多数の走査線を有するプラズマディスプレイパネルを安定的に駆動する手段」に対応する。 
　本願発明のプラズマディスプレイパネルは「データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルスの時間幅と、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルスの時間幅と、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルスの時間幅との和を含む維持周期の許容値は上記データ電極の分割数の増加につれて増加する」という記載によって特定されるものであるから、「データ電極に印加されるデータパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルス、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルス、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルス、によって駆動されるもの」という点において、刊行物１に記載された発明に対応する。
　
＜一致点２＞
「上下基板の間に共通電極、走査電極及びデータ電極が配置されるとともに、共通電極と走査電極とは互いに平行に配列され、かつデータ電極は上記共通電極及び走査電極に対して直角に配列される一方、上記上下基板のうち一方の基板に形成された上記共通電極及び走査電極と上記上下基板のうち他方の基板に形成された上記データ電極とを覆うように絶縁膜が形成され、上記共通電極と上記走査電極とが上記データ電極と交差するところにセルが形成されている３電極面放電方式のプラズマディスプレイパネルにおいて、多数の走査線を有するプラズマディスプレイパネルを安定的に駆動する手段を適用し、また、プラズマディスプレイパネルは、上記データ電極に印加されるデータパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルス、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルス、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルス、によって駆動されるものである、３電極面放電方式のプラズマディスプレイパネル。」の点で一致し、他方、以下の点において相違する。 
　
＜相違点３＞ 
　本願発明における「多数の走査線を有するプラズマディスプレイパネルを安定的に駆動する手段」は、「上記データ電極は、複数の電極に分割され、上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され」るものであるのに対して、刊行物１に記載された発明のそれは、これとは異なる構成である点。 
　
＜相違点４＞ 
　本願発明におけるプラズマディスプレイパネルは「データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルスの時間幅と、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルスの時間幅と、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルスの時間幅との和を含む維持周期の許容値は上記データ電極の分割数の増加につれて増加する」という記載によって特定される物であるのに対し、刊行物１にはこのような記載はない点。
　
　そこで、上記相違点３及び４について検討する。
 ＜相違点３＞について 
　本願発明と、刊行物３に記載された発明を比較すると、刊行物３に記載された発明の「データ電極群」、「複数分割され」、「データ信号」、及び、「供給する」は、それぞれ本願発明の「データ電極」、「複数の電極に分割され」、「データパルス」、及び、「印加する」に相当する。 
　したがって、「プラズマディスプレイパネルにおいて、データ電極は、複数の電極に分割され、上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加されるようにした、プラズマディスプレイパネル。」の発明は、刊行物３に記載されており、公知である。 
　また、刊行物３の摘記事項（エ）の記載を考慮すれば、刊行物３に記載された発明は、「多数の走査線を有するプラズマディスプレイパネルを安定的に駆動する手段」である。 
　そして、刊行物１に記載された発明および刊行物３に記載された発明が、プラズマディスプレイパネルに関するものであるという、産業上の利用分野の共通性を考慮すれば、刊行物１に記載された多数の走査線を有するプラズマディスプレイパネルを安定的に駆動する手段として、刊行物３に記載された「データ電極は、複数の電極に分割され、上記データ電極に印加されるデータパルスは、上記分割された複数の電極に対して独立に印加され」る構成を採用することは、当業者が容易にできることである。 
　
＜相違点４＞について 
　「データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルスの時間幅と、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルスの時間幅と、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルスの時間幅との和を含む維持周期の許容値は上記データ電極の分割数の増加につれて増加する」という記載によって特定される物としては、例えば、以下の（ａ）及び（ｂ）の要件を備えたものが含まれる。 
 　 
（ａ）データパルスの印加と同時に上記走査電極に印加されるアドレッシング用走査パルス、このアドレッシング用走査パルスの印加後に上記共通電極に印加される維持パルス、共通電極への上記維持パルスの印加後に上記走査電極に印加される維持パルス、によって駆動されるもの。 
（ｂ）データ電極の分割数の増加につれて維持周期の許容値が増加する性質のもの。
　
　ここで、上記（ａ）は、刊行物１に記載された発明が有するものである。
　
　また、刊行物１に記載されたプラズマディスプレイパネルも、データ電極を分割すれば走査線数は減少するから、維持周期の許容値は増加し得る性質のものである。 
　したがって、相違点４は、実質的な相違点ではない。 
　
　そして、本願発明の作用効果は、刊行物１に記載された発明及び刊行物３に記載された発明から予期しうるものであって、刊行物１に記載された発明及び刊行物３に記載された発明を組み合わせたことにより予期し得ない格別な効果を奏しているとすることはできない。 
　したがって、本願発明は、刊行物１に記載された発明及び刊行物３に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
（４）むすび 
　以上のとおりであるから、本願発明は特許法第２９条第２項の規定により特許を受けることができないものである。 
　また、本願の請求項１に係る発明が特許を受けることができないものであるから、本願のその余の請求項に係る発明について判断を示すまでもなく、本件出願は拒絶をすべきものである。 
　よって、結論のとおり審決する。