【事件の表示】
　平成　８年特許願第１４５５５１号「フェイル−ファースト、フェイル−ファンクショナル、フォルトトレラント・マルチプロセッサ・システム」拒絶査定不服審判事件〔平成　９年　５月１６日出願公開、特開平　９−１２８３４７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　
　本願は、平成８年６月７日（パリ条約による優先権主張１９９５年６月７日、米国）の出願であって、平成１５年６月６日付けで手続補正がなされ、平成１６年１０月２８日付けで拒絶の理由が通知され、平成１７年１月２５日付けで手続補正がなされたが、同年５月１９日付けで拒絶査定がなされた。これに対し、同年８月２２日に拒絶査定に対する審判請求がなされるとともに、同年９月２０日付けで手続補正がなされたものである。
　
２．平成１７年９月２０日付け手続補正についての補正の却下の決定
　
［補正の却下の決定の結論］
　平成１７年９月２０日付け手続補正を却下する。
　
［理由］
（１）本件手続補正
　上記平成１７年９月２０日付けの手続補正（以下、「本件手続補正」という。）は、特許請求の範囲の請求項１を、以下のア．からイ．に補正することを含むものである。
　
ア．「【請求項１】　少なくとも二つのサブ処理システムを備え、
　各前記サブ処理システムは、
　　ロック−ステップ、自己検査構成で動作し、かつ実質的に同時に実質的に同一の命令を実行する少なくとも一対のプロセッサ素子を含む中央処理装置と、
　　周辺装置と、
　　前記サブ処理システムの前記中央処理装置と周辺装置との間でデ−タを伝達するために前記サブ処理システムのそれぞれの中央処理装置及び周辺装置に結合されたル−ティング素子とを含んでいることを特徴とするデ−タ処理システム。」
　
イ．「【請求項１】　少なくとも二つのサブ処理システムを備え、
　各前記サブ処理システムは、
　　ロック−ステップ、自己検査構成で動作し、かつ実質的に同時に実質的に同一の命令を実行する少なくとも一対のプロセッサ素子を含む中央処理装置と、
　　周辺装置と、
　　前記サブ処理システムの前記中央処理装置と周辺装置との間でデ−タを伝達するために前記サブ処理システムのそれぞれの中央処理装置及び周辺装置に結合されたル−ティング素子とを含み、
　前記中央処理装置のそれぞれは、同時に前記中央処理装置のそれぞれへの提示のために前記受信したデータを同期させるために各サブ処理システムの前記ルーティング素子からデータを受信すべく結合されたデータ同期手段を更に含み、
　前記データ同期手段は、前記ルーティング素子から受信したデータを記憶するための複数の記憶位置を有する一時記憶手段と、前記一時記憶手段に前記ルーティング素子からのデータを記憶すべく該ルーティング素子によって動作される第１のアドレス指定手段と、前記一時記憶手段からデータを除去すべく前記中央処理装置によって動作される第２のアドレス指定手段とを含むことを特徴とするデ−タ処理システム。」
　
（２）本件手続補正についての判断
　上記本件手続補正による補正後の特許請求の範囲の請求項１（上記イ。以下、「補正後の請求項１」という。）には、「データ同期手段」、「一時記憶手段」、「第１のアドレス指定手段」及び「第２のアドレス指定手段」が新たに加えられている。
　これらのうち「データ同期手段」は、本件手続補正による補正前の特許請求の範囲の請求項１（上記ア。以下、「補正前の請求項１」という。）に係る発明においても発明特定事項とされていた「中央処理装置」に含まれるものとして記載されており、また、「一時記憶手段」、「第１のアドレス指定手段」及び「第２のアドレス指定手段」は、上記「データ同期手段」に含まれるものとして記載されているから、本件手続補正による請求項１に係る補正は、補正前の請求項１に係る発明の発明特定事項を限定するものとしてなされている。
　
　しかしながら、補正後の請求項１に係る発明においては、上記「データ同期手段」及びその構成要素である「一時記憶手段」、「第１のアドレス指定手段」及び「第２のアドレス指定手段」を加えることにより、発明が解決しようとする課題として、ルーティング素子から受信したデータを中央処理装置のそれぞれへの提示のために同期させるという、補正前の請求項１に係る発明にはない新たな課題が追加されている。そして、この課題は、補正前の請求項１に係る発明が解決しようとする課題を概念的に下位にしたものでも、同種のものでもないから、本件手続補正による請求項１に係る補正は、発明が解決しようとする課題を変更するものであって、特許法第１７条の２第３項第２号に規定する特許請求の範囲の減縮（第三十六条第五項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）を目的としたものではない。
　
　また、上記「データ同期手段」、「一時記憶手段」、「第１のアドレス指定手段」及び「第２のアドレス指定手段」を追加する補正により解消すべき、記載の不備に係る拒絶の理由は指摘されていないから、本件手続補正による請求項１に係る補正は、特許法第１７条の２第３項第４号の明りょうでない記載の釈明を目的としたものでもない。
　
　さらに、上記「データ同期手段」、「一時記憶手段」、「第１のアドレス指定手段」及び「第２のアドレス指定手段」を追加する補正が、特許法第１７条の２第３項第１号の請求項の削除又は同第３号の誤記の訂正のいずれをも目的としたものではないことは明らかであるから、本件手続補正による請求項１に係る補正は、特許法第１７条の２第３項各号に掲げるいずれの事項をも目的としない補正を含むものである。
　
（３）むすび
　以上のとおり、本件手続補正による請求項１に係る補正は、特許法第１７条の２第４項各号に掲げるいずれの事項をも目的とするものではないから、当該補正を含む本件手続補正は、特許法第１７条の２第４項の規定に適合せず、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
　
（１）本願発明
　平成１７年９月２０日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１７年１月２５日付けの手続補正書によって補正された特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　
「少なくとも二つのサブ処理システムを備え、
　各前記サブ処理システムは、
　　ロック−ステップ、自己検査構成で動作し、かつ実質的に同時に実質的に同一の命令を実行する少なくとも一対のプロセッサ素子を含む中央処理装置と、
　　周辺装置と、
　　前記サブ処理システムの前記中央処理装置と周辺装置との間でデ−タを伝達するために前記サブ処理システムのそれぞれの中央処理装置及び周辺装置に結合されたル−ティング素子とを含んでいることを特徴とするデ−タ処理システム。」
　
（２）引用発明
　原査定の拒絶の理由に引用された特開平１−１５４２４１号公報（以下、「引用文献」という。）には、図面とともに以下の事項が記載されている。
　
Ａ．「産業上の利用分野
　　本発明は、耐欠陥マルチプロセッサコンピュータシステムを形成する方法及びシステムに係る。」（３頁左上欄２行〜４行）
　
Ｂ．「従来の技術
・・・（中略）・・・
　　耐欠陥コンピュータシステムは、或る欠陥が生じてもデータ処理を継続できるように複数のシステム又はシステム部品を備えた色々な程度の冗長度で形成されている。耐欠陥コンピュータシステムを得るために多数の解決策が利用されている。１つの解決策においては、各々がそれ自身のメモリを有した多数のマルチプロセッサが別々のタスクを実行する。別の解決策においては、多数のマルチプロセッサが共通のメモリを共有し、別々のタスクを実行する。更に別の解決策は、各々それ自身のメモリを有する２つ以上のマイクロプロセッサを使用してこれらが同じタスクを一緒に行うようにすることである。更に別の解決策は、共通のメモリを共有する２つ以上のマルチプロセッサを用いて同じタスクを一緒に行うようにすることである。
　　上記の４つの解決策を組み合わせて使用する耐欠陥コンピュータシステムも考えられる。１つの公知の耐欠陥コンピュータシステムにおいては、４つの中央処理ユニットが使用され、そのうちの２つは第１のボードにおいてデュープレックス形態で作動しそして他の２つは第２のボードにおいてデュープレックス形態で作動する。」（３頁左上欄５行〜同頁右上欄１４行）
　
Ｃ．「第１図は、本発明の目的を達成する耐欠陥コンピュータシステム１０のブロック図である。この耐欠陥コンピュータシステム１０は、ゾーン又はステーションと称する二重のシステムを含んでいる。・・・（中略）・・・２つのゾーン１１及び１１’が二重の処理システム２０及び２０’を含むものとして第１図に示されている。」（４頁右下欄５行〜１８行）
　
Ｄ．「二重の処理システム２０及び２０’は同一のものであって、同一のモジュールを含んでいる。・・・（中略）・・・
　　処理システム２０は、第３図及び第４図に詳細に示されたＣＰＵモジュール３０を備えている。このＣＰＵモジュール３０は、以下で詳細に説明するクロスリンク通路２５によって処理システム２０’のＣＰＵモジュール３０’に相互接続される。クロスリンク通路２５は、処理システム２０と２０’との間のデータ送信経路を形成し、処理システム２０及び２０’が同期して動作するよう確保するタイミング信号を搬送する。
　　又、処理システム２０は、第３図及び第１７図に詳細に示されたＩ／Ｏモジュール１００、１１０及び１２０を備えている。これらＩ／Ｏモジュール１００、１１０及び１２０の各々は、二重レールモジュール相互接続部１３０及び１３２によってＣＰＵモジュール３０に接続されている。」（５頁右上欄３行〜同頁左下欄２行）
　
Ｅ．「処理システム２０及び２０’の各々は、欠陥停止処理システムであり、即ち、これらシステムはサブシステム内の欠陥又はエラーを検出するとそれらが制御されない状態で他のサブシステムへ伝播するのを防止することができる。
・・・（中略）・・・
　　一般に、２つの欠陥停止処理システム２０及び２０’はロックステップ同期状態で動作する。・・・（中略）・・・
　　二重処理システム２０及び２０’の同期は、同じ入力を受けて同じ既知の状態でスタートするときに常に同じマシン状態に入ってエラーが生じない限り同じ結果を与える決定的なマシンとして各システムを処理することによって実行される。」（５頁左下欄８行〜同頁右下欄１７行）
　
Ｆ．「第１図に示されたＣＰＵモジュール３０の要素が第３図及び第４図に詳細に示されている。・・・（中略）・・・ＣＰＵモジュール３０及び３０’に含まれた要素及びその動作は同じであるから、ＣＰＵモジュール３０についてのみ説明する。
　　ＣＰＵモジュール３０は、二重のＣＰＵ４０及び５０を含んでいる。」（６頁左下欄１１行〜２０行）
　
Ｇ．「メモリ再同期、ＤＭＡ及びＩ／Ｏ動作のためのデータはクロスリンク９０及び９５に通される。一般に、クロスリンク９０及び９５は、ＣＰＵモジュール３０と、ＣＰＵモジュール３０’と、Ｉ／Ｏモジュール１００、１１０、１２０と、Ｉ／Ｏモジュール１００’、１１０’、１２０’との間の通信を行う。」（１２頁右下欄３行〜９行）
　
Ｈ．「第２０Ａ図ないし第２０Ｄ図は、ＣＰＵモジュール３０及び３０’とＩ／Ｏモジュール１００及び１００’の要素（これらを介して種々の作動中にデータが通過する）のブロック図である。・・・（中略）・・・
　　第２０Ａ図は、ＣＰＵのＩ／Ｏ読み取り動作用のデータ通路を示している。・・・（中略）・・・
　　第２０Ｂ図は、ＣＰＵのＩ／Ｏ書き込み動作を示している。・・・（中略）・・・
　　第２１Ｃ図は、ＤＭＡ読み取り動作のためのデータ経路を示している。・・・（中略）・・・
　　ＤＭＡ書き込み動作のためのデータ経路が第２１Ｄ図に示されており、これはＣＰＵのＩ／Ｏ読み取りの場合と同様である。」（２４頁左下欄１行〜２５頁右下欄１３行）
　
　上記Ａ，Ｃ及び引用文献の第１図の記載からみて、引用文献１には、二重の処理システムを備えた耐欠陥コンピュータシステムに関する発明が記載されている。
　
　上記Ｅの記載からみて、前記処理システムの各々は、ロックステップ同期状態で動作し、サブシステム内の欠陥又はエラーを検出する能力を備え、常に同じマシン状態に入って同じ結果を与えるように同期して動作するものである。
　
　上記Ｄ，Ｆ及び引用文献の第１図，第３図，第４図の記載からみて、前記処理システムの各々は、二重のＣＰＵを含むＣＰＵモジュールと、Ｉ／Ｏモジュールとを含んでいる。
　
　上記Ｇ，Ｈ及び引用文献の第１図，第２０Ａ図〜第２０Ｄ図の記載からみて、前記処理システムの各々には、クロスリンクが含まれており、該クロスリンクは、前記処理システムの前記ＣＰＵモジュールとＩ／Ｏモジュールとの間の通信を行うものであって、前記処理システムのそれぞれの前記ＣＰＵモジュールに設けられ、前記処理システムのそれぞれのＩ／Ｏモジュールに結合されて、第２０Ａ図〜第２０Ｄ図に見られるように、前記ＣＰＵモジュールと前記Ｉ／Ｏモジュールとの間のデータ経路の切り替えを行うものである。
　
　よって、上記Ａ，Ｃ，Ｄ，Ｆ〜Ｈ及び引用文献の第１図，第３図，第４図，第２０Ａ図〜第２０Ｄ図の記載事項を参照すると、引用文献には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　
「二重の処理システムを備え、
　前記処理システムの各々は、
　　ロックステップ同期状態で動作し、サブシステム内の欠陥又はエラーを検出する能力を備え、常に同じマシン状態に入って同じ結果を与えるように同期して動作するものであって、
　　二重のＣＰＵを含むＣＰＵモジュールと、
　　Ｉ／Ｏモジュールと、
　　前記処理システムの前記ＣＰＵモジュールとＩ／Ｏモジュールとの間の通信を行うものであって、前記処理システムのそれぞれの前記ＣＰＵモジュールに設けられ、前記処理システムのそれぞれのＩ／Ｏモジュールに結合されて、前記ＣＰＵモジュールと前記Ｉ／Ｏモジュールとの間のデータ経路の切り替えを行うクロスリンクとを含んでいることを特徴とする耐欠陥コンピュータシステム。」
　
（３）対比
　本願発明と引用発明とを対比すると、引用発明の「二重の処理システム」、「ロックステップ同期状態」、「サブシステム内の欠陥又はエラーを検出する能力を備え」、「常に同じマシン状態に入って同じ結果を与えるように同期して動作する」、「二重のＣＰＵ」、「ＣＰＵモジュール」及び「Ｉ／Ｏモジュール」は、それぞれ、本願発明の「少なくとも二つのサブ処理システム」、「ロック−ステップ」、「自己検査構成で動作」、「実質的に同時に実質的に同一の命令を実行する」、「少なくとも一対のプロセッサ素子」、「中央処理装置」及び「周辺装置」に相当する。
　
　引用発明の「クロスリンク」が行う前記ＣＰＵモジュールとＩ／Ｏモジュールとの間の「通信」とは、すなわち、データの伝達であり、また、引用発明の「クロスリンク」は、前記ＣＰＵモジュールと前記Ｉ／Ｏモジュールとの間のデータ経路の切り替え、すなわち、ルーティングを行うものであるから、引用発明の「前記処理システムの前記ＣＰＵモジュールとＩ／Ｏモジュールとの間の通信を行うものであって、前記処理システムのそれぞれの前記ＣＰＵモジュールに設けられ、前記処理システムのそれぞれのＩ／Ｏモジュールに結合されて、前記ＣＰＵモジュールと前記Ｉ／Ｏモジュールとの間のデータ経路の切り替えを行うクロスリンク」と、本願発明の「前記サブ処理システムの前記中央処理装置と周辺装置との間でデ−タを伝達するために前記サブ処理システムのそれぞれの中央処理装置及び周辺装置に結合されたル−ティング素子」とは、前記サブ処理システムの前記中央処理装置と周辺装置との間でデータを伝達するために前記サブ処理システムのそれぞれの周辺装置に結合されたルーティング素子」である点で一致する。
　
　したがって、本願発明と引用発明とは、
「少なくとも二つのサブ処理システムを備え、
　各前記サブ処理システムは、
　　少なくとも一対のプロセッサ素子を含む中央処理装置と、
　　周辺装置と、
　　前記サブ処理システムの前記中央処理装置と周辺装置との間でデ−タを伝達するために前記サブ処理システムのそれぞれの周辺装置に結合されたル−ティング素子とを含んでいることを特徴とするデ−タ処理システム。」
である点で一致し、以下の２点で相違している。
　
［相違点１］
　少なくとも一対のプロセッサ素子が、本願発明では、「ロック−ステップ、自己検査構成で動作し、かつ実質的に同時に実質的に同一の命令を実行する」ものであるのに対し、引用発明では、そのような特定のない点。
　
［相違点２］
　ルーティング素子が、本願発明では、「前記サブ処理システムのそれぞれの中央処理装置及び周辺装置に結合され」るものであるのに対し、引用発明では、処理システムのそれぞれの周辺装置に結合されるものではあるが、処理システムのそれぞれのＣＰＵモジュールに結合されるものではなく、処理システムのそれぞれのＣＰＵモジュール内に設けられている点。
　
（４）当審の判断
　以下、上記相違点について検討する。
　
［相違点１について］
　引用発明では、二重の処理システムについて、ロックステップ同期状態で動作し、サブシステム内の欠陥又はエラーを検出する能力を備え、常に同じマシン状態に入って同じ結果を与えるように同期して動作する、すなわち、ロック−ステップ、自己検査構成で動作し、かつ実質的に同時に実質的に同一の命令を実行するものとされている。
　ここで、引用文献においては、上記３．（２）のＢに記載されているように、その従来技術の説明の中で、「４つの中央処理ユニットが使用され、そのうちの２つは第１のボードにおいてデュープレックス形態で作動しそして他の２つは第２のボードにおいてデュープレックス形態で作動する」耐欠陥コンピュータシステムが公知である旨が述べられているから、引用発明において、二重の処理システムの各処理システム内に含まれる二重のＣＰＵについても、デュープレックス形態、すなわち、実質的に同時に実質的に同一の命令を実行するものとし、具体的には、上記二重の処理システムの場合と同様、ロック−ステップ、自己検査構成で動作させ、かつ実質的に同時に実質的に同一の命令を実行させる構成とすることは、当業者が容易になし得ることである。
　
［相違点２について］
　引用発明においては、本願発明のルーティング素子に相当するクロスリンクが、処理システムのそれぞれのＣＰＵモジュール内に設けられているが、クロスリンクは、「ＣＰＵモジュールとＩ／Ｏモジュールとの間の通信を行う」もの、つまり、ＣＰＵモジュールとＩ／Ｏモジュールとの間の通信を仲介するものであるから、該クロスリンクを、いずれか１つのモジュール内に設けて、他のモジュールと結合される構成とするか、いずれのモジュールからも独立したものとして設けて、それぞれのモジュールに結合される構成とするかは、当業者が適宜選択し得る事項であり、相違点２は格別のものではない。
　
　そして、本願発明の作用効果も、引用文献から当業者が容易に予測できる範囲のものである。
　
（５）むすび
　以上のとおり、本願発明は、引用文献に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。