【事件の表示】
　特願２００１−５４０３８７「擬似ランダム及び決定論的なテストパターンを発生する解凍器・擬似ランダムテストパターン発生器」拒絶査定不服審判事件〔平成１３年　５月３１日国際公開、ＷＯ０１／３８８９０、平成１５年　６月　３日国内公表、特表２００３−５１８２４５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２０００年１１月１６日（パリ条約による優先権主張外国庁受理１９９９年１１月２３日および２０００年１１月１５日、アメリカ合衆国）を国際出願日とする出願であって、平成１６年８月３日付（発送日：同月１０日）で拒絶査定がされ、これに対し同年１１月８日に拒絶査定不服審判の請求がされるとともに同日付で手続補正がなされたものである。
　
２．平成１６年１１月８日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１６年１１月８日付の手続補正を却下する。
　
［理由］
２−１．本件補正の内容
　本件補正は、以下の（１）に示される本件補正前の特許請求の範囲の請求項１、１３、１７、３１、３３を、以下の（２）に示される本件補正後の特許請求の範囲の請求項１、１３、１７、３１、３３のそれぞれに補正することを含むものである。
　
（１）「【請求項１】　被テスト回路内のスキャンチェインにテストパターンを与える方法であって、動作の擬似ランダム段階において、初期値を供給することと、前記初期値から１組の擬似ランダムテストパターンを生成することと、前記被テスト回路内の前記スキャンチェインに前記擬似ランダムテストパターンを与えることとを有し、動作の決定論的段階において、テスタから１組の圧縮された決定論的テストパターンを供給することと、前記圧縮された決定論的テストパターンが供給されている時に、圧縮された決定論的テストパターンを解凍された決定論的テストパターンに解凍することと、前記解凍された決定論的テストパターンを前記被テスト回路内の前記スキャンチェインに与えることとを有する方法。
【請求項１３】　被テスト回路内のスキャンチェインにテストパターンを与えるシステムであって、前記スキャンチェインにテストパターンを与える手段と、前記テストパターンを与える手段にテスタからの１組の圧縮された決定論的テストパターンを供給する手段と、前記テストパターンを与える手段に初期値を供給する手段と、動作の擬似ランダム段階において、前記初期値から１組の擬似ランダムパターンを生成し、動作の決定論的段階において、前記１組の圧縮された決定論的テストパターンから１組の解凍された決定論的テストパターンを生成するために、前記テストパターンを与える手段を構成する手段とが設けられたシステム。
【請求項１７】　解凍器・PRPGと、前記解凍器・PRPGに、動作の擬似ランダム段階において、１組の擬似ランダムパターンを生成させ、動作の決定論的段階において、供給された１組の圧縮された決定論的パターンから１組の解凍された決定論的テストパターンを生成させるように動作可能である、前記解凍器・PRPGに結合された、コントロール回路と、回路ロジックと、前記解凍器・PRPGにより生成されたテストパターンを受け取り、前記回路ロジックにより生成された前記テストパターンに対する応答を取得するように動作可能である、前記回路ロジックに結合されたスキャンチェインとが設けられた回路であって、前記解凍器・PRPGは、前記圧縮された決定論的テストパターンが前記解凍器・PRPGに供給されている時に、圧縮された決定論的テストパターンを解凍するように動作可能である回路。
【請求項３１】　前記スキャンチェインにテストパターンを与える手段と、動作の擬似ランダム段階において、１組の擬似ランダムパターンを生成し、動作の決定論的段階において、１組の決定論的テストパターンを生成するように前記テストパターンを与える手段を構成する手段と、回路ロジックと、前記テストパターンを与える手段により生成されたテストパターンを受け取り、前記回路ロジックにより生成された前記テストパターンに対する応答を取得するよう動作可能である、前記回路ロジックに結合されたスキャンチェインが設けられた回路。
【請求項３３】　被テスト回路内のスキャンチェインにテストパターンを与える方法であって、動作の擬似ランダム段階において、初期値を供給するステップと、前記初期値から１組の擬似ランダムテストパターンを生成するステップと、前記被テスト回路内の前記スキャンチェインに前記擬似ランダムテストパターンを与えるステップとを有し、動作の決定論的段階において、テスタから１組の圧縮された決定論的テストパターンを供給するステップと、前記圧縮された決定論的テストパターンが供給されている時に、圧縮された決定論的テストパターンを解凍された決定論的テストパターンに解凍するステップと、前記解凍された決定論的テストパターンを前記被テスト回路内の前記スキャンチェインに与えるステップとを有する方法。」
　
（２）「【請求項１】　被テスト回路内のスキャンチェインにテストパターンを与える方法であって、動作の擬似ランダム段階において、
前記被テスト回路上の解凍器・ＰＲＰＧに
前記被テスト回路上の前記解凍器・ＰＲＰＧに
前記解凍器・ＰＲＰＧに
を供給しながら
【請求項１３】　被テスト回路内のスキャンチェインにテストパターンを与えるシステムであって、
前記被テスト回路上にあり、
【請求項１７】　解凍器・ＰＲＰＧと、前記解凍器・ＰＲＰＧに、動作の擬似ランダム段階において、１組の擬似ランダムパターンを生成させ、動作の決定論的段階において、供給された１組の圧縮された決定論的パターンから１組の解凍された決定論的テストパターンを生成させるように動作可能である、前記解凍器・ＰＲＰＧに結合された、コントロール回路と、回路ロジックと、前記解凍器・ＰＲＰＧにより生成されたテストパターンを受け取り、前記回路ロジックにより生成された前記テストパターンに対する応答を取得するように動作可能である、前記回路ロジックに結合されたスキャンチェインとが設けられた回路であって、前記解凍器・ＰＲＰＧは、前記圧縮された決定論的テストパターン
を供給されながら
【請求項３１】　
ス
【請求項３３】　被テスト回路内のスキャンチェインにテストパターンを与える方法であって、動作の擬似ランダム段階において、
前記被テスト回路上の解凍器／ＰＲＰＧに
前記被テスト回路上の前記解凍器／ＰＲＰＧに
前記解凍器／ＰＲＰＧに
を供給しながら
　
２−２．本件補正の適否について
　上記請求項１、１３、１７、３３についての補正は、以下〈１−１〉〜〈４−２〉を内容とするものであるから、特許請求の範囲の減縮を目的としているものと認められる。
〈１−１〉　請求項１に記載した発明を特定するために必要な事項である「疑似ランダム段階」について、「被テスト回路上の解凍器・ＰＲＰＧに初期値を供給する」との限定を付加。
〈１−２〉　請求項１に記載した発明を特定するために必要な事項である「決定論的段階」について、「被テスト回路上の前記解凍器・ＰＲＰＧにテスタから１組の圧縮された決定論的テストパターンを供給する」ことと、「解凍器・ＰＲＰＧに前記圧縮された決定論的テストパターンを供給しながら、圧縮された決定論的テストパターンを解凍された決定論的テストパターンに解凍すること」との限定を付加。
〈２−１〉　請求項１３に記載した発明を特定するために必要な事項である「スキャンチェインにテストパターンを与える手段」について、「被テスト回路上に」あるとする限定を付加。
〈３−１〉　請求項１７に記載した発明を特定するために必要な事項である「解凍器・ＰＲＰＧ」について、「圧縮された決定論的テストパターンを供給されながら、圧縮された決定論的テストパターンを解凍する」とする限定を付加。
〈４−１〉　請求項３３に記載した発明を特定するために必要な事項である「疑似ランダム段階」について、「被テスト回路上の解凍器・ＰＲＰＧに初期値を供給する」との限定を付加。
〈４−２〉　請求項３３に記載した発明を特定するために必要な事項である「決定論的段階」について、「被テスト回路上の前記解凍器・ＰＲＰＧにテスタから１組の圧縮された決定論的テストパターンを供給する」ことと、「解凍器・ＰＲＰＧに前記圧縮された決定論的テストパターンを供給しながら、圧縮された決定論的テストパターンを解凍された決定論的テストパターンに解凍すること」との限定を付加。
　
　また、上記請求項３１についての補正は、以下の〈５〉を内容とするものであるから、誤記の訂正を目的としているものと認められる。
　
〈５〉　特に他の請求項を引用することを明示していない請求項３１において、補正前その冒頭における「前記スキャンチェインにテストパターンを与える手段」との記載を、「スキャンチェインにテストパターンを与える手段」とすることで、請求項３１が独立請求項であることを明確にした。
　
　したがって、上記手続補正は、特許請求の範囲の減縮および誤記の訂正を目的とするものと認められ、平成１８年改正前特許法第１７条の２第４項第２号および第３号の規定に該当するものである。 
　そうすると、「特許請求の範囲」全体についての減縮があったことになるから、「特許請求の範囲に記載されている事項により特定される発明」について独立特許要件の判断が必要となるものである（＊注）。 
 　 
 （＊注）知財高裁判決（平成１８年２月１６日言渡：平成１７年（行ケ）第１０２６６号）は、以下のように判示している。  
 　＜＜改正前（当審注：「平成６年改正前」）特許法１７条の２第３項は，「前項において準用する前条第２項に規定するもののほか，第１項第４号及び第５号に掲げる場合において特許請求の範囲についてする補正は，次に掲げる事項を目的とするものに限る。」と規定した上，その２号において，「特許請求の範囲の減縮（前号に規定する一の請求項に記載された発明（‥‥‥以下この号において「補正前発明」という。）と産業上の利用分野及び解決しようとする課題が同一である発明の構成に欠くことができない事項の範囲内において，その補正前発明の構成に欠くことができない事項の全部又は一部を限定するものに限る。）」と規定している。そして，同条４項は，「第１２６条第３項の規定は，前項の場合に準用する。この場合において，同条３項中『第１項ただし書第１号』とあるのは，『第１７条の２第３項第２号』と読み替えるものとする。」と規定し，改正前（当審注：「平成６年改正前」）特許法１２６条３項は，「第１項ただし書第１号の場合は，訂正後における特許請求の範囲に記載されている事項により構成される発明が特許出願の際独立して特許を受けることができるものでなければならない。」と規定している。
　上記によれば，改正前（当審注：「平成６年改正前」）特許法１７条の２第３項２号において問題とされているのは，「特許請求の範囲」全体について減縮があったか否かであって，「特許請求の範囲」全体に減縮があれば，同条４項により，「特許請求の範囲に記載されている事項により構成される発明」について独立特許要件の判断が必要となるものと解するのが相当である。独立特許要件の判断の要否を「特許請求の範囲」に含まれる個々の請求項ごとに考えるべきである旨の原告の主張は，採用できない（原告の指摘する同条３項２号括弧書きの規定は，補正が許される場合を，「特許請求の範囲の減縮」のうち一定の場合に限定することを規定したにすぎず，原告の上記主張を裏付けるものではない。）。＞＞  
 　 
２−３．独立特許要件について
　そこで、本件補正後の請求項３１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
２−３−１．引用例
　原査定の拒絶の理由に引用された本願の優先日前に頒布された刊行物である特開平４−２３６３７８号公報（以下，「引用例１」という。）には図面と共に，以下の（Ａ）〜（Ｄ）の事項が記載されている。
　
（Ａ）「【０００２】
【従来の技術およびその課題】ＶＬＳＩ装置のどこかで誤りが発生すると、その影響は、装置の試験可能な出力に到達するまでに多数のゲートを伝播する。レベル・センシティブ・スキャン・デザイン（ＬＳＳＤ）規則は、このような伝播により引き起こされるテストの複雑さを除去するために考案されたものである。この規則は、第１４回デザイン・オートメーション・カンファランスのプロシーディングのページ４６２−４６８に“ＬＳＩ試験可能性のための論理設計構造”と題する論文の中に、Ｅ．Ｂ．Ｅｉｃｈｅｌｂｅｒｇｅｒと、Ｔ．Ｗ．Ｗｉｌｌｉａｍｓとにより始めて示されたものであり、それによれば論理回路はクロック構造とされ、また、論理回路のすべての入力および出力を共に接続して一連のシフトレジスタ・スキャンパスが形成される。図１にこのような原理を用いて構成した簡単なテスタを示す。テストユニット４０は、テストパターン・データを格納するためのメモリ４２と、被試験装置の応答をシミュレートするための手段４４と、被試験装置にテストパターンを供給するための手段４６とを備えている。ユニット４０で発生される試験信号は従って被試験装置１０に、シフトレジスタを形成するために共に接続された装置の入力３０を用いて与えられる。入力値は、図中の点線で示される接続を用いてユニット４０からシフトレジスタを通じてクロックに同期して入力される。入力値をクロックに同期して被試験論理回路１５を通過させることによって試験が行われた後、結果は、シフトレジスタを形成するためにやはり共に接続された出力ラッチ２０に現れる。これらの出力値はクロックに同期してシフトレジスタからコンパレータ５０に出力される。このコンパレータは、得られた結果をシミュレーションにより期待される結果と比較し、比較の結果、差があった場合には、被試験装置１０における誤りの存在を示す信号を出力する。」
（Ｂ）「【０００３】論理テストパターンを発生するための従来の方法は、“確定格納パターン試験”（ＤＳＰＴ）として知られている。この方法では、確定したアルゴリズムがパターンを生成するために用いられ、このパターンはスタック・アット誤り（すなわち、ゲートがその出力を入力に応答して変化させないという誤り。ただし、検出されるのはこの誤りに限定されるものではない。）を含む特定の論理誤りの検出を保証するものである。各テストパターンおよびそれに対する期待される出力応答は、信号値の圧縮されないベクトルとしてテスタの中に格納されるので、大容量のメモリが必要となる。回路が複雑になるほど、回路中のゲートの数が増加するとスタック・アット誤りは劇的に多くなることがすでに示されている。そのことは、回路を試験するために必要なテストパターンの数も大幅に増加することを暗に意味している。従って、回路を試験するのに必要な時間が長くなり、すべての試験ベクトルを格納するためのメモリの容量も増加する。」
（Ｃ）「【０００４】テストパターンを発生するために必要な時間を短縮し、発生されたパターンを格納するためのメモリの容量を減らすために、いわゆる自己試験方法が開発された。この方法では、疑似ランダムパターン発生器、および装置に実際に組み込まれた応答圧縮構造を用いる。このような構造を用い、試験に必要なエレメントを直接、被試験装置に配置することにより、テストパターンを発生するために必要なコンピュータの時間を削減することができる。この方法により、極めて多数のテストパターンを、リーズナブルな時間で装置に与えることが可能となる。Ｋｏｎｅｍａｎｎ，Ｍｕｃｈａ、ならびにＺｗｅｉｅｈｏｆｆによる２つの論文、“組み込み論理ブロック観察技術”（１９７９、ＩＥＥＥテスト・カンファランス、ページ３７−４０、Ｃｈｅｒｒｙ　　Ｈｉｌｌ、ＮＪ、１９７９年１０月）および“複雑なディジタル集積回路のための組み込み試験”（ＩＥＥＥ　　固体回路ジャーナル、ＳＣ−１５巻、３号、ページ３１５−３１９、１９８０年６月）には、線形帰還シフトレジスタ（ＬＦＳＲ）と呼ばれるシフトレジスタ・スキャンパスの改良について開示されており、それは入力信号発生器および／または出力データ圧縮回路として用いることができよう。」
（Ｄ）「【０００５】特別の自己試験アーキテクチャーがＳＴＵＭＰＳ法として知られている。ＳＴＵＭＰＳは、ＭＩＳＲ（マルチ入力シグナチャレジスタ）および並列ＳＲＳＧ（シフトレジスタ．シーケンス発生器）を用いた自己試験の略である。この方法の基本原理はよく知られており、いくつかのドキュメントに示されている（例えば、欧州特許第１０８，２５６号明細書、米国特許第５１９，０７８号明細書、米国特許第７１３，６０５号明細書、米国特許第４，９１０，７３５号明細書、あるいはＢ．Ｉ．ＤＥＲＢＩＳＯＬＧＬＵ“疑似ランダム試験のためのスキャンパス・アーキテクチャ”（ＩＥＥＥコンピュータの設計と試験、１９８９年８月、ページ３２−４８））。ＳＴＵＭＰＳによって試験データの格納容量を大幅に低減できるが、試験の質は高くない。ＢＡＳＳＥＴ他の論文“高密度論理コンポーネントのローコスト試験”（ＩＥＥＥコンピュータの設計と試験、１９９０年４月、ページ１５−２７）には、ＳＴＵＭＰＳでは、チップの代表的断面において、９０％程度の誤り検出しか期待できないと報告されている。この論文にはまた、ＳＴＵＭＰＳとＤＰＳＴとの組み合せによって、誤り検出率を高めることができると結論されている。しかし、最後の５〜１０％の誤り（いわゆる自己試験エスケープ）を検出するために、経験的には、ＤＰＳＴテストパターン全体の５０〜７０％のテストパターンを発生しなければならない。」
　
　引用例１の上記記載から、以下の［１］〜［６］の事項が認められる。
　
［１］　上記（Ａ）〜（Ｄ）の記載からみて、被試験装置の内外を問わず生成されたテストパターンがシフトレジスタ・スキャンパスに入力される以上、シフトレジスタ・スキャンパスにテストパターンを与える手段が設けられていることは明らかである。
［２］　上記（Ｂ）の記載からみて、ＤＳＰＴにおいて確定したアルゴリズムにより生成されたパターンは、確定したテストパターンであることは明らかである。
［３］　上記（Ｃ）の記載における「テストパターンを発生するために必要な時間を短縮し、発生されたパターンを格納するためのメモリの容量を減らすために、いわゆる自己試験方法が開発された。この方法では、疑似ランダムパターン発生器、および装置に実際に組み込まれた応答圧縮構造を用いる。このような構造を用い、試験に必要なエレメントを直接、被試験装置に配置することにより、テストパターンを発生するために必要なコンピュータの時間を削減することができる。」との記載から、疑似ランダムパターン発生器および該疑似ランダムパターン発生器が発生するテストパターンをシフトレジスタ・スキャンパスに与える手段を直接、上記（Ａ）に記載されているシフトレジスタ・スキャンパスおよび論理回路が設けられている被試験装置に配置すると解することは、当業者にとって自然なことである。
［４］　上記（Ｄ）の記載からみて、自己試験方法の一例としてＳＴＵＭＰＳが示されていることから、ＳＴＵＭＰＳにおいても上記［３］で述べたような試験に必要なエレメントは直接被試験装置に配置されていることは明らかである。
［５］　上記（Ｄ）の記載における「ＤＰＳＴ」は「ＤＳＰＴ」の誤りであることは明らかである。
［６］　上記（Ｄ）の記載における「ＢＡＳＳＥＴ他の論文“高密度論理コンポーネントのローコスト試験”（ＩＥＥＥコンピュータの設計と試験、１９９０年４月、ページ１５−２７）には、ＳＴＵＭＰＳでは、チップの代表的断面において、９０％程度の誤り検出しか期待できないと報告されている。この論文にはまた、ＳＴＵＭＰＳとＤＰＳＴとの組み合せによって、誤り検出率を高めることができると結論されている。」との記載から、ＳＴＵＭＰＳとＤＳＰＴとの組み合せにより試験を行うことが示されている。
　
　してみると、これらの記載から引用例１には、以下の発明（以下「引用発明」という。）が開示されていると認めることができる。
「　シフトレジスタ・スキャンパスにテストパターンを与える手段と、１組の擬似ランダムパターンを生成する手段と、論理回路と、前記テストパターンを与える手段により生成されたテストパターンを受け取り、前記論理回路により生成された前記テストパターンに対する応答を取得するよう動作可能である、前記回路ロジックに結合されたシフトレジスタ・スキャンパスが設けられた被試験装置において、ＳＴＵＭＰＳとＤＳＰＴとを組み合わせた試験が行われる被試験装置」
　
２−３−２．対比・判断
　そこで，本願補正発明と引用発明とを対比すると，引用発明の「シフトレジスタ・スキャンパス」、「論理回路」、および「被試験装置」は，それぞれ本願補正発明の「スキャンチェイン」、「回路ロジック」、および「回路」に相当する。
　また、引用発明の「ＳＴＵＭＰＳ」と本願補正発明の「動作の擬似ランダム段階」とは、共に擬似ランダムパターンでテストパターンを生成し、スキャンチェインに該テストパターンを与える点で共通する。
　さらに、引用発明の「ＤＳＰＴ」と本願補正発明の「動作の決定論的段階」とは、共に決定論的テストパターンを生成し、スキャンチェインに該テストパターンを与える点で共通する。
　してみると、両者は
「スキャンチェインにテストパターンを与える手段と、１組の擬似ランダムパターンを生成する手段と、回路ロジックと、前記テストパターンを与える手段により生成されたテストパターンを受け取り、前記回路ロジックにより生成された前記テストパターンに対する応答を取得するよう動作可能である、前記回路ロジックに結合されたスキャンチェインが設けられた回路。」
の点で一致し，以下の点で相違している。
　
［相違点１］　本願補正発明においては、「動作の擬似ランダム段階」と「動作の決定論的段階」とを有しているのに対して、引用発明では疑似ランダムパターンを与える「ＳＴＵＭＰＳ」と決定論的テストパターンを与える「ＤＳＰＴ」とを組み合わせるとされていて、テストの段階については明示されていない点。
［相違点２］　本願補正発明においては、「動作の決定論的段階において、１組の決定論的テストパターンを生成」する手段が回路に設けられており、さらに、「動作の擬似ランダム段階において、１組の擬似ランダムパターンを生成し、動作の決定論的段階において、１組の決定論的テストパターンを生成するように前記テストパターンを与える手段を構成する手段」も回路に設けられているのに対して、引用発明においては決定論的テストパターンを生成する手段は回路に設けられておらず、「テストパターンを与える手段を構成する手段」については明示されていない点。
　
　そこで、上記相違点について検討する。
　
［相違点１について］
　テストの段階において「動作の擬似ランダム段階」と「動作の決定論的段階」とを有することは、優先日前に頒布された刊行物である特開平１１−１７４１２６号公報（特に、段落【００１５】〜【００１７】および図１について参照）、RAJSKI J ET AL: “TEST DATA DECOMPRESSION FOR MULTIPLE SCAN DESIGNS WITH BOUNDARY SCAN” IEEE TRANSACTIONS ON COMPUTERS, IEEE INC. NEW YORK, US, vol. 47, no. 11, November 1998(1998-11), pages 1188-1200、およびZACHARIA N ET AL: “Decompression of test data using variable-length seed LFSRs” 30 April - 3 May 1995, PROCEEDINGS 13TH IEEE VLSI TEST SYMPOSIUM IEEE COMPUT. SOC. PRESS LOS ALAMITOS, CA, USA, PAGE(S) 426-433 に示されているとおり周知のことであり、引用発明にこのような従来周知の技術を適用して、相違点１に係る構成とすることは当業者が容易に想到し得たものといえる。
［相違点２について］
　「動作の決定論的段階において、１組の決定論的テストパターンを生成」する手段を回路に設けること、および、「動作の擬似ランダム段階において、１組の擬似ランダムパターンを生成し、動作の決定論的段階において、１組の決定論的テストパターンを生成するように前記テストパターンを与える手段を構成する手段」を回路に設けることは、優先日前に頒布された刊行物である特開平１１−１７４１２６号公報（特に、段落【００１５】〜【００１７】および図１における、「アドレスカウンタ１１９」と「補助パターン記憶メモリ１１６」とからなる構成、および「セレクタ１０８」についてそれぞれ参照）、RAJSKI J ET AL: “TEST DATA DECOMPRESSION FOR MULTIPLE SCAN DESIGNS WITH BOUNDARY SCAN” IEEE TRANSACTIONS ON COMPUTERS, IEEE INC. NEW YORK, US, vol. 47, no. 11, November 1998(1998-11), pages 1188-1200、およびZACHARIA N ET AL: “Decompression of test data using variable-length seed LFSRs” 30 April - 3 May 1995, PROCEEDINGS 13TH IEEE VLSI TEST SYMPOSIUM IEEE COMPUT. SOC. PRESS LOS ALAMITOS, CA, USA, PAGE(S) 426-433 に示されているとおり周知のことであり、引用発明にこのような従来周知の技術を適用して、相違点２に係る構成とすることは当業者が容易に想到し得たものといえる。
　
　そして、本願補正発明の効果も引用例１および上記周知事項から当業者が予測しうる範囲内のものである。
　したがって、本願補正発明は引用発明および上記周知事項に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
２−４．むすび
　以上のとおり，本件補正は平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるから、特許法１５９条第１項の規定において読み替えて準用する同法５３条第１項の規定により却下されるべきものである。
　
３．本願発明
３−１．本願発明
　平成１６年１１月８日付の手続補正は上記のとおり却下されたので，本願の請求項に係る発明は平成１６年７月１３日付手続補正書により補正された明細書および図面の記載からみて、その特許請求の範囲の請求項１ないし３３に記載された事項により特定されるものと認められるところ、その請求項３１に係る発明（以下，「本願発明」という。）は，次のとおりのものである。
「前記スキャンチェインにテストパターンを与える手段と、動作の擬似ランダム段階において、１組の擬似ランダムパターンを生成し、動作の決定論的段階において、１組の決定論的テストパターンを生成するように前記テストパターンを与える手段を構成する手段と、回路ロジックと、前記テストパターンを与える手段により生成されたテストパターンを受け取り、前記回路ロジックにより生成された前記テストパターンに対する応答を取得するよう動作可能である、前記回路ロジックに結合されたスキャンチェインが設けられた回路。」
　
３−２．引用例
　原査定の拒絶の理由に引用された刊行物およびその記載事項は、前記「２−３−１」に記載したとおりのものである。
　
３−３．対比・判断
　本願発明は、前記「２−３」で検討した本願補正発明における「スキャンチェインに…」との記載を「前記スキャンチェインに…」と記載されているものであるが、前記「２−２」で検討したとおり本願発明の「前記スキャンチェインに…」との記載は「スキャンチェインに…」の誤記と認められるから、本願発明は上記本願補正発明と実質的に同一のものであると認められる。
　してみると、本願発明と実質的に同一である本願補正発明が前記「２−３−２」に記載したとおり、引用発明および周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明および周知技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願発明は特許法第２９条第２項の規定により特許を受けることができない。そして、本願発明が特許を受けることのできないものであるから、その余の請求項に係る発明について検討するまでもなく本願は拒絶すべきものである。
　よって，結論のとおり審決する。