【事件の表示】
　特願２００２−３２７００２「多結晶シリコン薄膜の形成方法」拒絶査定不服審判事件〔平成１５年　７月　４日出願公開、特開２００３−１８８１８７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成９年１０月１４日に出願した特願平９−２８０３６０号の一部を平成１４年１１月１１日に新たな特許出願としたものであって、平成１８年３月３０日付けで拒絶査定がなされ、これに対し、同年４月２７日に拒絶査定に対する審判請求がなされるとともに、同年５月２９日付けで手続補正がなされたものである。
　
　
第２　平成１８年５月２９日付けの手続補正（以下、「本件補正」という。）についての補正却下の決定
［補正却下の決定の結論］
　平成１８年５月２９日付けの手続補正を却下する。
　
［理由］
　１　本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、以下のとおりである。
補正事項ａ：補正前の請求項１を、
「【請求項１】　複数の第１の成膜チャンバー内で、基板上に窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層する第１の工程と、複数の第１の成膜チャンバーのうち１つの成膜チャンバーで窒化シリコン膜及び酸化シリコン膜を積層した前記基板に単一の第２の成膜チャンバー内で前記酸化シリコン膜上に非晶質シリコン膜を積層する第２の工程と、前記非晶質シリコンをレーザーアニール法により結晶化させる第３の工程と、を有し、
　前記第２の工程は、前記第１の工程に連続して行うことを特徴とする多結晶シリコン薄膜の形成方法。」と補正したこと。
　
　２　本件補正についての検討
（１）補正事項の整理
　補正事項ａについての補正は、補正前の請求項１の「単一の第２の成膜チャンバー内で前記酸化シリコン膜上に非晶質シリコン膜を積層する第２の工程」を、補正後の請求項１の「複数の第１の成膜チャンバーのうち１つの成膜チャンバーで窒化シリコン膜及び酸化シリコン膜を積層した前記基板に単一の第２の成膜チャンバー内で前記酸化シリコン膜上に非晶質シリコン膜を積層する第２の工程」と補正したものである。
　
（２）補正の目的の適否についての検討
　補正事項ａについての補正は、補正前の請求項１の「単一の第２の成膜チャンバー内で」の前に、補正後の請求項１の「複数の第１の成膜チャンバーのうち１つの成膜チャンバーで窒化シリコン膜及び酸化シリコン膜を積層した前記基板に」を加えて限定したものである。
　したがって、補正事項ａについての補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そこで、補正後の前記請求項１に記載された事項により特定される発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
　３　独立特許要件について
　（１）引用刊行物及び該引用刊行物記載の発明
刊行物１．特開平９−２４６５６４号公報（原審の拒絶の理由に引用）
刊行物２．特開平６−２２４３９２号公報（原審の拒絶の理由に引用）
刊行物３．特開平８−３１７３９号公報（原審の拒絶の理由に引用）
刊行物４．特開平６−２６７８０６号公報（原審の拒絶の理由に引用）
　
　（ア）刊行物１．特開平９−２４６５６４号公報
　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物１には、図１〜図６とともに、
「薄膜半導体装置およびその作製方法」（発明の名称）に関して、
「【請求項１３】      絶縁表面を有する基板上に、ゲート電極が形成され該ゲート電極の上部にゲート絶縁膜が形成され、該ゲート絶縁膜上にチャネル形成領域とソース領域とドレイン領域を有する薄膜半導体が形成されている薄膜半導体装置の作製方法において、
該基板上に金属からなるゲート電極を成膜形成し、
該ゲート電極上にゲート絶縁膜を減圧状態にて成膜した後に大気に触れさせることなく、非晶質半導体薄膜を前記ゲート絶縁膜上に減圧状態にて成膜し、大気に触れさせることなく該半導体薄膜の一部を結晶化し、さらに大気に触れさせることなく前記半導体薄膜上にエッチストッパー絶縁膜を成膜した後に大気中に出し、
エッチストッパー絶縁膜をチャネル形成領域上に形成し、前記薄膜半導体およびゲート絶縁膜を所望の形状に形成し、
３価または５価の不純物を含む半導体膜を成膜し、その上に導電膜を成膜し、該不純物を含む半導体膜および導電膜を同一平面形状に形成し、
前記基板上に、チャネル形成領域が多結晶からなる薄膜半導体装置と、チャネル形成領域が非晶質からなる薄膜半導体装置を、
作製することを特徴とする薄膜半導体装置の作製方法。」、
「【請求項１７】      半導体薄膜の一部の結晶化をレーザまたはランプによって部分的なアニールをすることを特徴とする請求項１３記載の薄膜半導体装置の作製方法。」、
「【請求項１９】      絶縁表面を有する基板上に、ゲート電極が形成され該ゲート電極の上部にゲート絶縁膜が形成され、該ゲート絶縁膜上にチャネル形成領域とソース領域とドレイン領域を有する薄膜半導体が形成されている薄膜半導体装置の作製方法において、
該基板上に金属からなるゲート電極を成膜形成し、
該ゲート電極上にゲート絶縁膜を減圧状態にて成膜した後に大気に触れさせることなく、非晶質半導体薄膜を前記ゲート絶縁膜上に減圧状態にて成膜し、大気に触れさせることなく該半導体薄膜の一部を結晶化し、さらに大気に触れさせることなく前記半導体薄膜上に３価または５価の不純物を含む半導体膜を成膜し、
さらに大気に触れさせることなく前記不純物を含む半導体膜の上に導電膜を成膜した後に大気中に出し、
該導電膜と該不純物を含む半導体膜と前記半導体薄膜の一部を所望の形に形成し、前記基板上に、チャネル形成領域が多結晶からなる薄膜半導体装置と、チャネル形成領域が非晶質からなる薄膜半導体装置を、
作製することを特徴とする薄膜半導体装置の作製方法。」、
「【請求項２３】      半導体薄膜の一部の結晶化をレーザまたはランプによって部分的なアニールをすることを特徴とする請求項１９記載の薄膜半導体装置の作製方法。」、
「【００２１】同一基板上に多結晶シリコン（ポリシリコン）トランジスタと非晶質シリコン（アモルファスシリコン）トランジスタを同時に形成するために、本発明では、ボトムゲート型の逆スタガー型の構造をとっている。これは、とくにアモルファスシリコンＴＦＴの場合に、ゲート絶縁膜と活性層であるアモルファスシリコンの界面がチャネルトなるためにそこを連続形成し、且つゲート絶縁膜を成膜する際に緻密な膜とするために出来るだけ高温での成膜を行うために、ゲート絶縁膜よりも先にアモルファスシリコンが形成されている場合は、アモルファスシリコン中の水素が抜けてしまい、半導体としての機能がなされなくなるためである。そのために先に高温でゲート絶縁膜を形成して、その後に活性層としてのアモルファスシリコンを形成する。」、
「【００２４】ゲート電極を金属膜のみあるいは金属膜を陽極酸化膜で覆ったものを形成した後に、ゲート絶縁膜となる絶縁膜を成膜する。絶縁膜の種類としては、酸化珪素や窒化珪素あるいは酸化窒化珪素などを単層あるいは多層にして成膜する。成膜方法としては、反応性スパッタやプラズマＣＶＤあるいは減圧ＣＶＤ法などを用いる。この絶縁膜は、ゲート絶縁膜として用いるために出来るだけ高温で成膜し膜を緻密にする必要がある。
【００２５】液晶の画素のスイッチング用のアモルファスＴＦＴとして用いるゲート絶縁膜としては、酸化膜より窒化膜の方が整合性が高いことが実験的に分かっているので、ゲート絶縁膜としては、窒化膜単層かアモルファスシリコンに接触する膜のみ窒化膜にした多層構造も、構成としてはよい。ゲート絶縁膜の膜厚としては誘電率によって異なるが、１０００〜３０００Å程度が必要となる。
【００２６】ゲート絶縁膜を成膜した後に、その表面を大気に曝すことなく活性層となるアモルファスシリコンを成膜する。アモルファスシリコンの成膜方法としては、プラズマＣＶＤ法やスパッタ法あるいは減圧ＣＶＤ法等を用いる。ゲート絶縁膜を成膜した反応室と同じ反応室で成膜すことも可能だが、チャネル形成領域となるゲート絶縁膜とアモルファスシリコン膜の界面のコンタミネーションを考えるとべつの反応室でアモルファスシリコンを成膜することが望ましい。膜厚はできるだけ薄い方がよいが、後の結晶化の関係上１００Å以上は必要であり、ＴＦＴのオフリーク電流を考慮すると３００Å以下が望ましいために１００〜３００Åの膜厚とする。
【００２７】アモルファスシリコンの成膜ができたのちに、基板上で駆動回路などを構成するために後でポリシリコンを必要とする部分のみの結晶化を行う必要がある。アモルファスシリコンまで成膜された基板の中で、液晶駆動用のドライバ回路となるのは基板の端部の内の、縦方向と横方向の２か所が必要となる。その部分を結晶化するためには、その部分のみのレーザの走査によるレーザ結晶化を行うか、あるいはその部分のみのランプアニールを行う。
【００２８】レーザによる結晶化の場合は、アモルファスシリコンが薄いためにその膜の下地であるゲート絶縁膜やゲート電極に影響をできるだけ少なくするため３０８ｎｍや２５４ｎｍの波長のエキシマレーザによってアニールするか、ラピッドサーマルアニールの原理を使ったランプ加熱がよい。」、
「【００４３】
【実施例】
〔実施例１〕以下に、本発明を用いて同一基板上にポリシリコンＴＦＴとアモルファスシリコンＴＦＴを形成する作製方法について説明する。図１（Ａ）は、本発明の実施例を示している。基板１００１は、ソーダガラスやホウケイ酸ガラスや石英などの絶縁体あるいは、その上にＰＳＧや酸化珪素膜や窒化珪素膜でコーティングしものなどの、絶縁表面を有するものを用いる。本実施例では、ホウケイ酸ガラスとしてコーニング社の７０５９ガラスの上にスパッタによる酸化珪素膜をコーティングしたものを用いている。」、
「【００４８】ゲート電極１００２とゲートＡＯ膜１００３が形成された後に、ゲート絶縁膜１００４を成膜する。ゲート絶縁膜１００４としては、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜などの単層または多層膜を用いる。成膜方法としては、プラズマＣＶＤ膜を用いる。本実施例では、平行平板プラズマＣＶＤ法による窒化珪素膜を成膜している。膜厚はゲート電極１００２の膜厚と同等あるいはそれ以上であり、本実施例では３０００Åの窒化珪素膜を成膜している。
【００４９】ゲート絶縁膜１００４を形成した後に、チャネル形成領域およびソース領域とドレイン領域を形成するための活性層であるアモルファスシリコンを成膜する。アモフファスシリコンの成膜は、ゲート絶縁膜１００４の成膜後に大気に触れさせることなく、成膜しなくては、ゲート絶縁膜１００４と活性層の界面に界面準位が多く発生し、良好なトランジスタを形成することができない。そのために真空を破らずに成膜を行う連続成膜が重要である。」、
「【００５１】活性層の成膜後に、後に駆動回路等でポリシリコンＴＦＴが必要となる部分を結晶化する。結晶化は、ＡｒＦやＸｅＣｌなどの４００ｎｍ以下の波長のエキシマレーザを照射して、部分的に結晶化することでポリシリコン活性層１０１０と結晶化していないアモルファス活性層１０１１が形成される。レーザ結晶化を行う際には、真空中あるいは、水素ガス中で行うことが良好な結晶を得ることが実験的に分かったため、本実施例では１０-5Ｔｏｒｒの真空中でＫｒＦエキシマレーザ（波長２４８ｎｍパルス幅２０ｎｓｅｃ）を照射して結晶化する。レーザのエネルギー密度は３００ｍＪ／ｃｍ2 で１０ショットで行うようにした。」、
「【００５６】図１（Ａ）の左側が、ポリシリコンＴＦＴであり、右側がアモルファスシリコンＴＦＴになる。図面上では、隣合って形成されているが、実際には基板上で駆動回路が形成されるところにポリシリコンＴＦＴが形成され、画素のスイッチング素子が形成されるところにアモルファスＴＦＴが形成される。
【００５７】図１（Ｂ）は、図１（Ａ）と殆ど同じプロセス、同じ構造になっている実施例であり、図中の番号は図１（Ａ）と対応している。唯一ことなるものが、ゲート絶縁膜が２層になっており、第１ゲート絶縁膜１００４と第２ゲート絶縁膜１００５の２種類があることである。
【００５８】ゲート絶縁膜としては、アモルファスシリコンＴＦＴではアモルファスシリコンで形成されているチャネル形成領域と接触するものは、窒化珪素膜が良好であることが実験的に分かっているが、窒化珪素膜は酸化珪素膜と比較し比誘電率が約２倍大きいために、膜厚が厚く成ってしまう。そのためアモルファスシリコンに接するところだけを窒化珪素膜にして、それ以外を酸化珪素膜にすることで全体のゲート絶縁膜の膜厚を薄くすることが可能になる。」、
「【００９４】〔実施例４〕次に、本発明を実施するための作製装置の実施例を以下に示す。図４（Ａ）は、ゲート電極形成後に、大気に触れさせることなくゲート絶縁膜の成膜、活性層の成膜、活性層の結晶化、エッチストッパー用絶縁膜の成膜を行うための装置を示している。全ての工程が減圧下で行われるために、マルチチャンバー型の真空装置を構成している。
【００９５】基板の搬送用のロボットを有して各工程用の室と連結している共通室４０００は、常に減圧状態である。共通室４０００にはゲート電極介して各工程用の室が接続されている。ロード室４０１１およびロード室ゲート４０１０があり、基板は、ロード室４０１１を大気開放して複数枚の基板をカセットごとセットできる。基板をセットしたのちに、ロード室４０１１は減圧状態になる。所定の圧力になったところで、ロード室ゲート４０１０が開き基板を共通室４０００にあるロボットが共通室４０００へ枚葉処理にて搬送する。
【００９６】搬送された基板は、次にゲート絶縁膜成膜室４０２１へ搬送される。ゲート絶縁膜成膜室ゲート４０２０が開き、基板がゲート絶縁膜成膜室へ搬送された後に閉まる。ここでの絶縁膜の成膜は、プラズマＣＶＤ法やランプ加熱を用いたＬＰＣＶＤ法やスパッタ法や光ＣＶＤ法など様々な方法がある。本実施例では、プラズマＣＶＤ法と光ＣＶＤ法の双方ができる成膜室となっている。
【００９７】ゲート絶縁膜成膜室４０２１で成膜の終了した基板は、次に活性層成膜室４０３１へ搬送される活性層成膜室４０３１は活性層成膜室ゲート４０３０で共通室４０００へ接続されている。基板が室へ出入りする際に活性層成膜室ゲート４０３０が開閉する。活性層成膜４０３１での成膜はプラズマＣＶＤ法やランプ加熱を用いたＬＰＣＶＤ法やスパッタ法や光ＣＶＤ法など様々な方法がある。本実施例では、反応性スパッタによって活性層を成膜することができるようになっている。スパッタのターゲットとしては単結晶シリコンウェハを用いており、スパッタガスはアルゴンと水素の混合ガスを用いた、枚葉処理のスパッタ室である。
【００９８】次に基板は、結晶化室４０４１へ搬送される。結晶化室４０４１は結晶化室ゲート４０４０で共通室４０００へ接続されている。基板が室へ出入りする際に結晶化室ゲート４０４０が開閉する。結晶化はレーザやランプを用いて、１００〜３００Åのアモルファスシリコンの活性層を部分的に結晶化する。
【００９９】次に基板は、エッチストッパー室４０５１へ搬送される。エッチストッパー室４０５１はエッチストッパー室ゲート４０５０で共通室４０００へ接続されている。基板が室へ出入りする際にエッチストッパー室ゲート４０５０が開閉する。エッチストッパー室４０５１ではエッチストッパー用絶縁膜が成膜される。成膜方法は、プラズマＣＶＤ法やランプ加熱を用いたＬＰＣＶＤ法やスパッタ法や光ＣＶＤ法など様々な方法がある。本実施例では、プラズマＣＶＤによってエッチストッパーを成膜することができるようになっている。
【０１００】次に基板は、アンロード室４０６１へ搬送される。アンロード室４０６１はアンロード室ゲート４０６０で共通室４０００へ接続されている。基板が室へ出入りする際にアンロード室ゲート４０６０が開閉する。アンロード室４０６１では、基板を格納するためのカセットがあり、ロード室４０１１から大気に触れることなく行う各工程をすべて終了した基板をカッセトにいれる。カセットの基板の枚数が所定の数になったところで、アンロード室４０６１を大気開放して基板を取り出す。
【０１０１】基板の結晶化を行うときに、部分的に結晶化を行う方法は、図４（Ｂ）に示しているが、基板４１００に対してレーザ発振器４２００、ホモジナイザー４３００、光学系４４００がある。レーザ発振器４２００としてはＫｒＦやＸｅＣｌなどのエキシマレーザの発振器を用い、発振器からでたレーザ光をホモジナイザー４３００で均一になエネルギー面を持つようにして、その後光学系４４００を通して、線状レーザ４５００を形成する。」、
が、記載されている。
　また、「ゲート電極を金属膜のみあるいは金属膜を陽極酸化膜で覆ったものを形成した後に、ゲート絶縁膜となる絶縁膜を成膜する。絶縁膜の種類としては、酸化珪素や窒化珪素あるいは酸化窒化珪素などを単層あるいは多層にして成膜する。」（【００２４】段落）、「ゲート電極１００２とゲートＡＯ膜１００３が形成された後に、ゲート絶縁膜１００４を成膜する。ゲート絶縁膜１００４としては、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜などの単層または多層膜を用いる。」（【００４８】段落）、「図１（Ｂ）は、図１（Ａ）と殆ど同じプロセス、同じ構造になっている実施例であり、図中の番号は図１（Ａ）と対応している。唯一ことなるものが、ゲート絶縁膜が２層になっており、第１ゲート絶縁膜１００４と第２ゲート絶縁膜１００５の２種類があることである。」（【００５７】段落）、「ゲート絶縁膜としては、アモルファスシリコンＴＦＴではアモルファスシリコンで形成されているチャネル形成領域と接触するものは、窒化珪素膜が良好であることが実験的に分かっているが、窒化珪素膜は酸化珪素膜と比較し比誘電率が約２倍大きいために、膜厚が厚く成ってしまう。そのためアモルファスシリコンに接するところだけを窒化珪素膜にして、それ以外を酸化珪素膜にすることで全体のゲート絶縁膜の膜厚を薄くすることが可能になる。」（【００５８】段落）の記載から、ゲート絶縁膜に、窒化珪素膜と酸化珪素膜を積層した膜が用いられることが、示されている。
　
　以上の記載から、刊行物１には、以下の発明が記載されている。
「絶縁表面を有する基板上に、ゲート電極が形成され該ゲート電極の上部にゲート絶縁膜が形成され、該ゲート絶縁膜上に薄膜半導体が形成されている薄膜半導体装置の作製方法において、
前記基板上に金属からなるゲート電極を成膜形成する工程と、
１つのゲート絶縁膜成膜室で前記ゲート電極上に窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜を成膜する工程の後に大気に触れさせることなく、１つの活性層成膜室で前記ゲート絶縁膜上に非晶質シリコンからなる非晶質半導体薄膜を成膜する工程と、前記非晶質半導体薄膜を成膜する工程の後に大気に触れさせることなく前記非晶質半導体薄膜の一部をレーザによるアニールで結晶化する工程とを有し、前記非晶質半導体薄膜を成膜する工程は、前記ゲート絶縁膜を成膜する工程の後に大気に触れさせることなく成膜を行う連続成膜により行うことを特徴とする薄膜半導体装置の作製方法。」（以下、「引用発明」という。）
　
　（イ）刊行物２．特開平６−２２４３９２号公報
　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物２には、図４，図１１とともに、
「半導体装置及び製造方法」（発明の名称）に関して、
「【請求項１】シリコン酸化膜及びシリコン窒化膜を含む積層絶縁膜の両側に電極が配置された構造において、前記シリコン酸化膜と接した電極に正電圧を印加した際に、前記積層絶縁膜中に負電荷が形成されることを特徴とする半導体装置。
【請求項２】請求項１において、多結晶シリコン薄膜を能動層とした絶縁ゲート型電界効果トランジスタおいて、前記積層絶縁膜をゲート絶縁膜として用いた半導体装置。
【請求項３】請求項２において、前記シリコン酸化膜は、能動層である多結晶シリコンと接するように配置され、前記シリコン酸化膜の厚さが２ナノメータ以上１５ナノメータ以下である半導体装置。
【請求項４】請求項１，２または３に記載の前記積層絶縁膜が、シリコン酸化膜及びシリコン窒化膜から成る二層膜である半導体装置。」、
「【００１２】
【課題を解決するための手段】上記課題を解決するために、本発明では、ＣＶＤ法によるＳｉＯ2 膜に代えて、ＳｉＯ2 膜とＳｉ3Ｎ4膜の二層膜をゲート絶縁膜に用い、その厚さを酸化膜換算膜厚で１５ｎｍ以下とした。又、この場合に、ゲート電極側にＳｉ3Ｎ4膜をチャネル側にＳｉＯ2膜を配置する。更に、ＳｉＯ2 膜の厚さを２ｎｍ以上に厚くする。」、
「【００１４】又、このような二層膜ではチャネル側にＳｉＯ2膜を配する場合と、Ｓｉ3Ｎ4膜を配する場合の二通りが考えられる。図４に、各々の場合のゲート絶縁膜厚とＳ係数（サブスレショルド領域の傾きの逆数）との関係を示す。これより、同じ膜厚でも、Ｓｉ3Ｎ4膜がチャネル部の多結晶Ｓｉと接した場合には、ＳｉＯ2膜が接した場合に比べてＳ係数が大きいことがわかる。
【００１５】更に、表１に示したように、電界効果移動度も１／１０程度に減少することがわかる。従って、この二層膜をゲート絶縁膜として使用する場合には、ＳｉＯ2膜がチャネルと接するような構造にすることが必要である。これらの結果は、チャネルとＳｉ3Ｎ4膜が接した場合の界面準位密度がＳｉＯ2膜とのそれに比べて大きいことによる。」、
「【００２０】
【実施例】〈実施例１〉本発明の一実施例の製造工程の断面図を図１１に示す。ｐ型のＳｉ基板１０１を用意し、熱酸化により絶縁膜１０２を５００ｎｍ形成する。シラン系ガス及びホスフィン(ＰＨ3）を反応ガスに用いた減圧ＣＶＤ法によりｎ型の多結晶Ｓｉ膜を１００ｎｍ堆積し、ドライエッチング法により所定形状に加工しゲート電極１０３とする（図１１(Ａ)）。
【００２１】次に、温度９００℃のＮＨ3 ガス雰囲気中３０分間の熱処理を行う、いわゆる、直接窒化法によって、ゲート電極表面の自然酸化膜の影響を排除する。但し、場合によってはこの工程は削除可能である。続いて、減圧ＣＶＤ法により、厚さ６ｎｍのＳｉ3Ｎ4膜１０４を堆積し、続いて同じ減圧ＣＶＤ法により、厚さ５ｎｍのＳｉＯ2膜１０５を堆積し、これをゲート絶縁膜とする。尚、Ｓｉ3Ｎ4膜の堆積には、反応ガスにジクロロシラン(ＳｉＨ2Ｃｌ2）及びアンモニア(ＮＨ3)を用い、堆積温度は７７０℃とした、ＳｉＯ2膜の堆積には、反応ガスにモノシラン（ＳｉＨ4）及びＮ2Ｏを用い、堆積温度は７５０℃とした。尚、本実施例では、ＳｉＯ2膜の形成にはＣＶＤ法を用いたが、ＤＲＡＭのキャパシタ絶縁膜の形成に用いられているような、Ｓｉ3Ｎ4膜の酸化による方法でも良い。この場合には、通常のウエット酸化法，高圧酸化法，瞬間酸化法等種々の方法が可能である。
【００２２】次に、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8 等のシラン系ガスを反応ガスに用いた減圧ＣＶＤ法により非晶質Ｓｉ膜１０６を１０ｎｍ堆積し、ドライエッチング法により所定形状に加工する。減圧ＣＶＤ法によりＳｉＯ2膜１０７を１０ｎｍ堆積し、ホトレジストパターンをマスクにボロンをイオン打込みしソース１０６ａ，ドレイン１０６ｂの高濃度不純物領域を形成する（図１１(Ｂ)）。この段階では、非晶質Ｓｉ膜１０６は、すでに多結晶Ｓｉ膜に変化している。尚、本実施例では、ドレイン端の電界を緩和しオフ電流を低減するために、長さ０.２μｍ のオフセット領域を設けてある。」、
が、記載されている。
　
　（ウ）刊行物３．特開平８−３１７３９号公報
　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物３には、図１とともに、
「半導体薄膜の脱水素化方法」（発明の名称）に関して、
「【０００８】
【実施例】本発明の脱水素化方法の実施例を図１によって説明する。図は一例であって、ボトムゲート型の薄膜トランジスタ〔以下ＴＦＴ（Thin  Film  Transistor）と記す〕の形成過程において、チャネル領域になる半導体薄膜を形成した状態を示している。
【０００９】すなわち、ガラス基板１１上にはゲート電極１２が形成されている。このゲート電極１２の表面には陽極酸化膜１３が形成され、さらに上記ガラス基板１１上には上記陽極酸化膜１３を覆う状態に窒化シリコン膜１４および酸化シリコン膜１５が積層されている。そして上記酸化シリコン膜１５上には上記ゲート電極１２の上方を横切る状態に水素を含む半導体薄膜（以下半導体薄膜と記す）１６が形成されている。この半導体薄膜１６は、水素を含む非晶質シリコン（以下ａ−Ｓｉ：Ｈと記す）からなる。また上記半導体薄膜１６の上方には、紫外線ＬUVを照射するための水銀ランプ３１が設置されている。
【００１０】このような状態で、水銀ランプ３１を発光させて紫外線ＬUVを半導体薄膜１６に照射する。この水銀ランプ３１には、例えば主な発光波長が２５３．７ｎｍと１８４．９ｎｍとを有するものを用い、その出力を０．５Ｗ／ｃｍ2 に設定する。そして水銀ランプ３１から紫外線ＬUVを放射させて、その紫外線ＬUVを半導体薄膜１６に例えばおよそ３０分間照射する。その結果、半導体薄膜１６中の水素Ｈは半導体薄膜１６から放出される。このとき、水銀ランプ３１の出力が０．５Ｗ／ｃｍ2 と低いため、半導体薄膜１６はほとんど加熱されない。したがって、半導体薄膜１６中の水素は爆発的に放出されることはない。」、
「【００１４】そして、上記脱水素化方法をＴＦＴの製造方法に適用した場合には、ＴＦＴを構成する半導体薄膜（ａ−Ｓｉ：Ｈ膜）に対して脱水素化処理を行って、そのａ−Ｓｉ：Ｈ膜から水素を放出させることが可能になる。そのため、ａ−Ｓｉ：Ｈ膜をレーザ結晶化した際に、ａ−Ｓｉ：Ｈ膜から水素が爆発的に放出されることがなくなるので、ａ−Ｓｉ：Ｈ膜は品質に優れた多結晶シリコン膜になる。」、
が、記載されている。
　
　（エ）刊行物４．特開平６−２６７８０６号公報
　原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物４には、図１〜図４とともに、
「マルチチャンバ装置」（発明の名称）に関して、
「【請求項１】  被処理物に対して各々が独立に所望の処理を施す複数のプロセスチャンバと、複数の前記プロセスチャンバを外部環境から隔絶された密閉空間で相互に接続する接続手段と、複数の前記プロセスチャンバの間における前記被処理物の搬送動作を行う搬送手段とを含むマルチチャンバ装置であって、同種の前記処理を施す機能を有する前記プロセスチャンバを複数個多重に備えたことを特徴とするマルチチャンバ装置。
【請求項２】  前記被処理物に対する前記処理の所要時間のより長いプロセスチャンバを多重に設け、多重に設けられた前記プロセスチャンバに複数の前記被処理物を振り分けることにより、並行して稼動させることを特徴とする請求項１記載のマルチチャンバ装置。」、
「【００１１】（１）従来のマルチチャンバ装置では、基幹となるウェハ搬送チャンバに接続できるプロセスチャンバの数が数個であったため、一連のプロセス処理を実施する場合、同種のプロセスチャンバを１台接続するのが限度であった。つまり、同種のプロセスチャンバを２台接続する空間的余裕がなかった。同種の機能を有するプロセスチャンバがそれぞれ１台しか存在しないので、最もスループット能力の低いプロセスチャンバの能力によって、そのマルチチャンバ装置の処理能力が決まり、処理能力に余裕あるプロセスチャンバが有効活用されないという問題があった。」、
「【００１４】本発明の目的は、複数のプロセスチャンバの利用効率を向上させることが可能なマルチチャンバ技術を提供することにある。
【００１５】本発明の他の目的は、複数種の処理を順次組み合わせて遂行される一貫処理工程において単位時間当たりに処理される被処理物の数量を増大させることが可能なマルチチャンバ技術を提供することにある。」、
「【００１９】すなわち、本発明は、被処理物に対して各々が独立に所望の処理を施す複数のプロセスチャンバと、複数のプロセスチャンバを外部環境から隔絶された密閉空間で相互に接続する接続手段と、複数のプロセスチャンバの間における被処理物の搬送動作を行う搬送手段とを含むマルチチャンバ装置において、同種の処理を施す機能を有するプロセスチャンバを複数個多重に備えたものである。
【００２０】また、本発明は、請求項１記載のマルチチャンバ装置において、被処理物に対する処理の所要時間のより長いプロセスチャンバを多重に設け、多重に設けられたプロセスチャンバに複数の被処理物を振り分けることにより、並行して稼動させるようにしたものである。」、
「【００２７】
【作用】上記した本発明のマルチチャンバ装置によれば、たとえば、相異なる処理を行う複数のプロセスチャンバにおいて、特定の被処理物に対する各処理における所要時間に差がある場合、所要時間のより長い処理を行うプロセスチャンバを多重に設け、被処理物を多重に設けられた複数のプロセスチャンバに振り分けて並行稼動させることにより、当該処理の前後に他の処理を行うプロセスチャンバでの待ち時間が解消され、複数種の処理を順次組み合わせて遂行される一貫処理工程において単位時間当たりに処理される被処理物の数量を増大させることができるとともに、各プロセスチャンバの有効利用を実現することができる。」、
「【００３１】図１は、本実施例のマルチチャンバ装置の構成の一例を示す概念図である。
【００３２】本実施例のマルチチャンバ装置では、一例として、半導体ウェハ（以下単にウェハと記す）に対して、異なるプロセスＡ、プロセスＢ、プロセスＣを連続して施す一貫処理工程を行う場合について説明する。
【００３３】本実施例のマルチチャンバ装置は、同一のプロセスＡを互いに等価に実行できるように多重に設けられたプロセスチャンバ１、プロセスチャンバ２、プロセスチャンバ３と、プロセスＢを実行できるプロセスチャンバ４と、プロセスＣを実行できるプロセスチャンバ５と、ウェハの出し入れを実行するロードロックチャンバ６と、その周囲に前記各チャンバが接続されるウェハ搬送チャンバ７から構成されている。・・・」、
「【００３８】図２は、本実施例のマルチチャンバ装置において実施される一貫処理プロセスの手順の一例を示すフローチャートである。本一貫処理は、プロセスＡ（処理時間；３時間単位）、プロセスＢ（処理時間；１時間単位）、プロセスＣ（処理時間；１時間単位）で構成されている。ここでは、ロードロックにある複数枚のウェハが図２に示す一貫処理プロセス手順のウェハ処理を受けるものとする。」、
「【００４８】図３は本実施例マルチチャンバ装置におけるウェハ処理ダイアグラムである。
【００４９】前述の一連の動作は、図３の番号Ｎ１のウェハ処理の５時間単位までの処理状況を示す。」、
「【００５２】・・・以下、番号Ｎ２のウェハは、番号Ｎ１のウェハと同等に図２の一貫処理プロセス手順が実行される。この状態は、図３の番号Ｎ２のウェハに関しての処理ダイアグラムである。
【００５３】番号Ｎ３以下のウェハも同様の処理がなされる。以上をまとめたものが図３である。
【００５４】図４は、本実施例のマルチチャンバ装置における時間経過とプロセスチャンバ占有状態を示したものである。同図は１時間単位ごとに、５時間単位の時間経過状態までの装置占有状態をまとめたものである。５時間単位以後では、プロセスチャンバの占有状態は５時間単位のものと同等である（ただし、複数枚のウェハの処理における終了付近では、状況は異なる）。同図からわかるように、複数のプロセスチャンバが有効利用されていることがわかる。」、
「【００８０】
【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８１】すなわち、本発明になるマルチチャンバ装置によれば、複数のプロセスチャンバの利用効率を向上させることができる、という効果が得られる。
【００８２】また、本発明になるマルチチャンバ装置によれば、複数種の処理を順次組み合わせて遂行される一貫処理工程において単位時間当たりに処理される被処理物の数量を増大させることができる、という効果が得られる。」、
が、記載されている。
　
　（２）本願補正発明と引用発明との対比・判断
　本願補正発明と引用発明とを対比すると、引用発明の「絶縁表面を有する基板」、「ゲート絶縁膜成膜室」、「１つの活性層成膜室」は、それぞれ本願補正発明の「基板」、「第１の成膜チャンバー」、「単一の第２の成膜チャンバー」に相当する。
　また、引用発明においては、「ゲート電極」が「基板」上に形成されるので、引用発明の「前記ゲート電極上に窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程」における「前記ゲート電極上に」は、「前記基板上に」と同等であり、「窒化珪素膜と酸化珪素膜」は、成膜の順序は定かではないが連続して「積層」されるので、引用発明の「前記ゲート電極上に窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程」は、本願補正発明の「基板上に窒化シリコン膜及び酸化シリコン膜を」「連続して積層する第１の工程」に相当する。
　引用発明の「非晶質シリコンからなる非晶質半導体薄膜を成膜する工程」、「前記非晶質半導体薄膜の一部をレーザによるアニールで結晶化する工程」は、本願補正発明の「非晶質シリコン膜を積層する第２の工程」、「前記非晶質シリコンをレーザーアニール法により結晶化させる第３の工程」に相当する。
　引用発明の「前記非晶質半導体薄膜を成膜する工程は、前記ゲート絶縁膜を成膜する工程の後に大気に触れさせることなく成膜を行う連続成膜により行うこと」において、「成膜する工程の後に大気に触れさせることなく成膜を行う連続成膜により行うこと」は、「ゲート絶縁膜を成膜する工程」と「非晶質半導体薄膜を成膜する工程」とを連続して行うことであるから、引用発明の「前記非晶質半導体薄膜を成膜する工程は、前記ゲート絶縁膜を成膜する工程の後に大気に触れさせることなく成膜を行う連続成膜により行うこと」は、本願補正発明の「前記第２の工程は、前記第１の工程に連続して行うこと」に相当する。
　引用発明の「薄膜半導体装置の作製方法」において、「非晶質シリコンからなる」「非晶質半導体薄膜の一部をレーザによるアニールで結晶化する」と、「非晶質シリコンからなる非晶質半導体薄膜」は、多結晶シリコン薄膜となるものであるから、引用発明の「薄膜半導体装置の作製方法」は、本願補正発明の「多結晶シリコン薄膜の形成方法」に相当する。
　すると、本願補正発明と引用発明とは、
「第１の成膜チャンバー内で、基板上に窒化シリコン膜及び酸化シリコン膜を連続して積層する第１の工程と、第１の成膜チャンバーで窒化シリコン膜及び酸化シリコン膜を積層した前記基板に単一の第２の成膜チャンバー内で前記膜上に非晶質シリコン膜を積層する第２の工程と、前記非晶質シリコンをレーザーアニール法により結晶化させる第３の工程と、を有し、
　前記第２の工程は、前記第１の工程に連続して行うことを特徴とする多結晶シリコン薄膜の形成方法。」の点で一致し、
　本願補正発明は、「複数の第１の成膜チャンバー」を有するのに対して、引用発明は、「１つのゲート絶縁膜成膜室」を有する点（以下、「相違点１」という。）、
　本願補正発明は、「窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層する」のに対して、引用発明は、「窒化珪素膜と酸化珪素膜を積層し」て「成膜する」ものではあるが、窒化珪素膜と酸化珪素膜の積層順は定かではない点（以下、「相違点２」という。）、
　本願補正発明は、「単一の第２の成膜チャンバー内で」「非晶質シリコン膜を積層する」基板が、「複数の第１の成膜チャンバーのうち１つの成膜チャンバーで窒化シリコン膜及び酸化シリコン膜を積層した前記基板」であるのに対して、引用発明は、「１つの活性層成膜室で」「非晶質シリコンからなる非晶質半導体薄膜を成膜する」基板が、「１つのゲート絶縁膜成膜室で」「窒化珪素膜と酸化珪素膜を積層した」基板である点（以下、「相違点３」という。）、
　本願補正発明は、「前記酸化シリコン膜上に非晶質シリコン膜を積層する」のに対して、引用発明は、「窒化珪素膜と酸化珪素膜を積層した」「前記ゲート絶縁膜上に非晶質シリコンからなる非晶質半導体薄膜を成膜する」点（以下、「相違点４」という。）、で相違している。
　
　そこで、上記相違点１ないし４について検討する。
　（ア）相違点１について
　刊行物４には、「同種の」「処理を施す機能を有する前記プロセスチャンバを複数個多重に備えた」（請求項１）こと、「相異なる処理を行う複数のプロセスチャンバにおいて、特定の被処理物に対する各処理における所要時間に差がある場合、所要時間のより長い処理を行うプロセスチャンバを」複数個「多重に設け、被処理物を多重に設けられた複数のプロセスチャンバに振り分けて並行稼動させることにより、当該処理の前後に他の処理を行うプロセスチャンバでの待ち時間が解消され、複数種の処理を順次組み合わせて遂行される一貫処理工程において単位時間当たりに処理される被処理物の数量を増大させることができるとともに、各プロセスチャンバの有効利用を実現することができる。」（【００２７】段落）ことが、記載されている。具体的には、「本実施例のマルチチャンバ装置は、同一のプロセスＡを互いに等価に実行できるように多重に設けられたプロセスチャンバ１、プロセスチャンバ２、プロセスチャンバ３と、プロセスＢを実行できるプロセスチャンバ４と、プロセスＣを実行できるプロセスチャンバ５と、ウェハの出し入れを実行するロードロックチャンバ６と、その周囲に前記各チャンバが接続されるウェハ搬送チャンバ７から構成されている。」（【００３３】段落）ことが、記載されている。
　そして、引用発明の「１つのゲート絶縁膜成膜室で」「窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程」が、他の工程と比べて所要時間のより長い処理である場合には、刊行物４に記載のように「プロセスチャンバ」である「ゲート絶縁膜成膜室」を複数個「多重に設け、被処理物を多重に設けられた複数のプロセスチャンバに振り分けて並行稼動させる」と、「当該処理の前後に他の処理を行うプロセスチャンバでの待ち時間が解消され」るものであるから、引用発明において、「１つのゲート絶縁膜成膜室」の代わりに、刊行物４に記載の「同種の」「処理を施す機能を有する前記プロセスチャンバを複数個多重に備え」る技術思想を適用して、引用発明が、本願補正発明のごとく「複数の第１の成膜チャンバー」を備えるようになすことは、当業者が必要に応じて適宜なしえた程度のことと認められる。
　
　（イ）相違点２について
　刊行物２の「減圧ＣＶＤ法により、厚さ６ｎｍのＳｉ3Ｎ4膜１０４を堆積し、続いて同じ減圧ＣＶＤ法により、厚さ５ｎｍのＳｉＯ2膜１０５を堆積し、これをゲート絶縁膜とする。」（【００２１】段落）、「次に、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8 等のシラン系ガスを反応ガスに用いた減圧ＣＶＤ法により非晶質Ｓｉ膜１０６を１０ｎｍ堆積し、ドライエッチング法により所定形状に加工する。」（【００２２】段落）の記載、刊行物３の「上記ガラス基板１１上には上記陽極酸化膜１３を覆う状態に窒化シリコン膜１４および酸化シリコン膜１５が積層されている。そして上記酸化シリコン膜１５上には上記ゲート電極１２の上方を横切る状態に水素を含む半導体薄膜（以下半導体薄膜と記す）１６が形成されている。この半導体薄膜１６は、水素を含む非晶質シリコン（以下ａ−Ｓｉ：Ｈと記す）からなる。」（【０００９】段落）の記載によると、ゲート絶縁膜として、窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層することが示されている。
　したがって、引用発明の「窒化珪素膜と酸化珪素膜を積層し」て「成膜する」にあたり、刊行物２又は３に記載のように窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層することにより、本願補正発明のごとく「窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層する」ことは、当業者が適宜設定できた程度のことと認められる。
　
　（ウ）相違点３について
　上記の「（ア）相違点１について」で検討したように、引用発明の「１つのゲート絶縁膜成膜室で」「窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程」が、他の工程と比べて所要時間のより長い処理である場合には、刊行物４に記載のように「プロセスチャンバ」である「ゲート絶縁膜成膜室」を複数個「多重に設け、被処理物を多重に設けられた複数のプロセスチャンバに振り分けて並行稼動させる」と、「当該処理の前後に他の処理を行うプロセスチャンバでの待ち時間が解消され」るものである。また、刊行物４の図３に示されているように、ウェハ番号Ｎ１のウェハ（被処理物）は、プロセスチャンバ１のプロセスＡ終了後に、プロセスチャンバ４のプロセスＢを行い、ウェハ番号Ｎ２のウェハ（被処理物）は、プロセスチャンバ２のプロセスＡ終了後に、ウェハ番号Ｎ１のウェハと同様に、プロセスチャンバ４のプロセスＢを行い、ウェハ番号Ｎ３のウェハ（被処理物）は、プロセスチャンバ３のプロセスＡ終了後に、ウェハ番号Ｎ１及びＮ２のウェハと同様に、プロセスチャンバ４のプロセスＢを行うものであり、すなわち、複数個多重（複数）のプロセスチャンバ１〜３を有するプロセスＡの１つのプロセスチャンバで処理したウェハ（被処理物）が、次に、１つのプロセスチャンバ４のプロセスＢで処理されるものである。
　すると、引用発明に刊行物４に記載される技術的事項を適用して、引用発明の「１つのゲート絶縁膜成膜室」の代わりに、「同種の」「処理を施す機能を有する前記プロセスチャンバ」として「ゲート絶縁膜成膜室」を「複数個多重に備え」ると、引用発明の「１つの活性層成膜室で」「非晶質シリコンからなる非晶質半導体薄膜を成膜する」基板は、複数の「ゲート絶縁膜成膜室」のうちの１つの「ゲート絶縁膜成膜室」で「窒化珪素膜と酸化珪素膜を積層した」基板となるので、引用発明に刊行物４に記載される技術的事項を適用することにより、本願補正発明のごとく、「単一の第２の成膜チャンバー内で」「非晶質シリコン膜を積層する」基板を、「複数の第１の成膜チャンバーのうち１つの成膜チャンバーで窒化シリコン膜及び酸化シリコン膜を積層した前記基板」とすることは、当業者が適宜なしえた程度のことと認められる。
　
　（エ）相違点４について
　刊行物２の「減圧ＣＶＤ法により、厚さ６ｎｍのＳｉ3Ｎ4膜１０４を堆積し、続いて同じ減圧ＣＶＤ法により、厚さ５ｎｍのＳｉＯ2膜１０５を堆積し、これをゲート絶縁膜とする。」（【００２１】段落）、「次に、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8 等のシラン系ガスを反応ガスに用いた減圧ＣＶＤ法により非晶質Ｓｉ膜１０６を１０ｎｍ堆積し、ドライエッチング法により所定形状に加工する。」（【００２２】段落）の記載、刊行物３の「上記ガラス基板１１上には上記陽極酸化膜１３を覆う状態に窒化シリコン膜１４および酸化シリコン膜１５が積層されている。そして上記酸化シリコン膜１５上には上記ゲート電極１２の上方を横切る状態に水素を含む半導体薄膜（以下半導体薄膜と記す）１６が形成されている。この半導体薄膜１６は、水素を含む非晶質シリコン（以下ａ−Ｓｉ：Ｈと記す）からなる。」（【０００９】段落）の記載によると、ゲート絶縁膜として、窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層し、その上に非晶質シリコン薄膜を積層することが示されており、酸化シリコン膜上に非晶質シリコン薄膜を積層することになる。
　したがって、引用発明の「窒化珪素膜と酸化珪素膜を積層した」「前記ゲート絶縁膜上に非晶質シリコンからなる非晶質半導体薄膜を成膜する」にあたり、刊行物２又は３に記載のようにゲート絶縁膜として、窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層し、その上に非晶質シリコン薄膜を積層することにより、本願補正発明のごとく「前記酸化シリコン膜上に非晶質シリコン膜を積層する」ことは、当業者が適宜設定できた程度のことと認められる。
　
　よって、補正後の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１ないし４に記載の発明に基づいて、当業者が容易に発明をすることができたものである。
　
　（３）独立特許要件についてのむすび
　以上のとおり、補正後の請求項１に係る発明は、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるから、補正後の他の請求項に係る発明についての検討をするまでもなく、本件補正は、特許法第１７条の２第５項において準用する特許法第１２６条第４項の規定に適合しない。
　
　４　むすび
　よって、補正後の請求項１を含む本件補正は、上記の「第２　３（３）」に記載の理由により、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下されるべきものである。
　
第３　本願発明について
　平成１８年５月２９日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成１８年２月６日付け手続補正書の特許請求の範囲の請求項１ないし６に記載された事項により特定されるとおりのものであり、このうち、本願の請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
「【請求項１】　複数の第１の成膜チャンバー内で、基板上に窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層する第１の工程と、単一の第２の成膜チャンバー内で前記酸化シリコン膜上に非晶質シリコン膜を積層する第２の工程と、前記非晶質シリコンをレーザーアニール法により結晶化させる第３の工程と、を有し、
　前記第２の工程は、前記第１の工程に連続して行うことを特徴とする多結晶シリコン薄膜の形成方法。」
　
第４　引用刊行物記載の発明
　原査定の拒絶の理由に引用された刊行物１ないし４の記載事項及び刊行物１に記載された発明は、上記の「第２　３（１）」に記載したとおりである。
　
第５　本願発明と引用発明との対比・判断
　本願発明と引用発明とを対比すると、引用発明の「絶縁表面を有する基板」、「ゲート絶縁膜成膜室」、「１つの活性層成膜室」は、それぞれ本願発明の「基板」、「第１の成膜チャンバー」、「単一の第２の成膜チャンバー」に相当する。
　また、引用発明においては、「ゲート電極」が「基板」上に形成されるので、引用発明の「前記ゲート電極上に窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程」における「前記ゲート電極上に」は、「前記基板上に」と同等であり、「窒化珪素膜と酸化珪素膜」は、成膜の順序は定かではないが連続して「積層」されるので、引用発明の「前記ゲート電極上に窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程」は、本願発明の「基板上に窒化シリコン膜及び酸化シリコン膜を」「連続して積層する第１の工程」に相当する。
　引用発明の「非晶質シリコンからなる非晶質半導体薄膜を成膜する工程」、「前記非晶質半導体薄膜の一部をレーザによるアニールで結晶化する工程」は、本願発明の「非晶質シリコン膜を積層する第２の工程」、「前記非晶質シリコンをレーザーアニール法により結晶化させる第３の工程」に相当する。
　引用発明の「前記非晶質半導体薄膜を成膜する工程は、前記ゲート絶縁膜を成膜する工程の後に大気に触れさせることなく成膜を行う連続成膜により行うこと」において、「成膜する工程の後に大気に触れさせることなく成膜を行う連続成膜により行うこと」は、「ゲート絶縁膜を成膜する工程」と「非晶質半導体薄膜を成膜する工程」とを連続して行うことであるから、引用発明の「前記非晶質半導体薄膜を成膜する工程は、前記ゲート絶縁膜を成膜する工程の後に大気に触れさせることなく成膜を行う連続成膜により行うこと」は、本願発明の「前記第２の工程は、前記第１の工程に連続して行うこと」に相当する。
　引用発明の「薄膜半導体装置の作製方法」において、「非晶質シリコンからなる」「非晶質半導体薄膜の一部をレーザによるアニールで結晶化する」と、「非晶質シリコンからなる非晶質半導体薄膜」は、多結晶シリコン薄膜となるものであるから、引用発明の「薄膜半導体装置の作製方法」は、本願発明の「多結晶シリコン薄膜の形成方法」に相当する。
　すると、本願発明と引用発明とは、
「第１の成膜チャンバー内で、基板上に窒化シリコン膜及び酸化シリコン膜を連続して積層する第１の工程と、単一の第２の成膜チャンバー内で前記膜上に非晶質シリコン膜を積層する第２の工程と、前記非晶質シリコンをレーザーアニール法により結晶化させる第３の工程と、を有し、
　前記第２の工程は、前記第１の工程に連続して行うことを特徴とする多結晶シリコン薄膜の形成方法。」の点で一致し、
　本願発明は、「複数の第１の成膜チャンバー」を有するのに対して、引用発明は、「１つのゲート絶縁膜成膜室」を有する点（以下、「相違点５」という。）、
　本願発明は、「窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層する」のに対して、引用発明は、「窒化珪素膜と酸化珪素膜を積層し」て「成膜する」ものではあるが、窒化珪素膜と酸化珪素膜の積層順は定かではない点（以下、「相違点６」という。）、
　本願発明は、「前記酸化シリコン膜上に非晶質シリコン膜を積層する」のに対して、引用発明は、「窒化珪素膜と酸化珪素膜を積層した」「前記ゲート絶縁膜上に非晶質シリコンからなる非晶質半導体薄膜を成膜する」点（以下、「相違点７」という。）、で相違している。
　
　そこで、上記相違点５ないし７について検討する。
（ア）相違点５について
　刊行物４には、「同種の」「処理を施す機能を有する前記プロセスチャンバを複数個多重に備えた」（請求項１）こと、「相異なる処理を行う複数のプロセスチャンバにおいて、特定の被処理物に対する各処理における所要時間に差がある場合、所要時間のより長い処理を行うプロセスチャンバを」複数個「多重に設け、被処理物を多重に設けられた複数のプロセスチャンバに振り分けて並行稼動させることにより、当該処理の前後に他の処理を行うプロセスチャンバでの待ち時間が解消され、複数種の処理を順次組み合わせて遂行される一貫処理工程において単位時間当たりに処理される被処理物の数量を増大させることができるとともに、各プロセスチャンバの有効利用を実現することができる。」（【００２７】段落）ことが、記載されている。具体的には、「本実施例のマルチチャンバ装置は、同一のプロセスＡを互いに等価に実行できるように多重に設けられたプロセスチャンバ１、プロセスチャンバ２、プロセスチャンバ３と、プロセスＢを実行できるプロセスチャンバ４と、プロセスＣを実行できるプロセスチャンバ５と、ウェハの出し入れを実行するロードロックチャンバ６と、その周囲に前記各チャンバが接続されるウェハ搬送チャンバ７から構成されている。」（【００３３】段落）ことが、記載されている。
　そして、引用発明の「１つのゲート絶縁膜成膜室で」「窒化珪素膜と酸化珪素膜を積層したゲート絶縁膜を成膜する工程」が、他の工程と比べて所要時間のより長い処理である場合には、刊行物４に記載のように「プロセスチャンバ」である「ゲート絶縁膜成膜室」を複数個「多重に設け、被処理物を多重に設けられた複数のプロセスチャンバに振り分けて並行稼動させる」と、「当該処理の前後に他の処理を行うプロセスチャンバでの待ち時間が解消され」るものであるから、引用発明において、「１つのゲート絶縁膜成膜室」の代わりに、刊行物４に記載の「同種の」「処理を施す機能を有する前記プロセスチャンバを複数個多重に備え」る技術思想を適用して、引用発明が、本願発明のごとく「複数の第１の成膜チャンバー」を備えるようになすことは、当業者が必要に応じて適宜なしえた程度のことと認められる。
　
　（イ）相違点６について
　刊行物２の「減圧ＣＶＤ法により、厚さ６ｎｍのＳｉ3Ｎ4膜１０４を堆積し、続いて同じ減圧ＣＶＤ法により、厚さ５ｎｍのＳｉＯ2膜１０５を堆積し、これをゲート絶縁膜とする。」（【００２１】段落）、「次に、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8 等のシラン系ガスを反応ガスに用いた減圧ＣＶＤ法により非晶質Ｓｉ膜１０６を１０ｎｍ堆積し、ドライエッチング法により所定形状に加工する。」（【００２２】段落）の記載、刊行物３の「上記ガラス基板１１上には上記陽極酸化膜１３を覆う状態に窒化シリコン膜１４および酸化シリコン膜１５が積層されている。そして上記酸化シリコン膜１５上には上記ゲート電極１２の上方を横切る状態に水素を含む半導体薄膜（以下半導体薄膜と記す）１６が形成されている。この半導体薄膜１６は、水素を含む非晶質シリコン（以下ａ−Ｓｉ：Ｈと記す）からなる。」（【０００９】段落）の記載によると、ゲート絶縁膜として、窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層することが示されている。
　したがって、引用発明の「窒化珪素膜と酸化珪素膜を積層し」て「成膜する」にあたり、刊行物２又は３に記載のように窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層することにより、本願発明のごとく「窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層する」ことは、当業者が適宜設定できた程度のことと認められる。
　
　（ウ）相違点７について
　刊行物２の「減圧ＣＶＤ法により、厚さ６ｎｍのＳｉ3Ｎ4膜１０４を堆積し、続いて同じ減圧ＣＶＤ法により、厚さ５ｎｍのＳｉＯ2膜１０５を堆積し、これをゲート絶縁膜とする。」（【００２１】段落）、「次に、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8 等のシラン系ガスを反応ガスに用いた減圧ＣＶＤ法により非晶質Ｓｉ膜１０６を１０ｎｍ堆積し、ドライエッチング法により所定形状に加工する。」（【００２２】段落）の記載、刊行物４の「上記ガラス基板１１上には上記陽極酸化膜１３を覆う状態に窒化シリコン膜１４および酸化シリコン膜１５が積層されている。そして上記酸化シリコン膜１５上には上記ゲート電極１２の上方を横切る状態に水素を含む半導体薄膜（以下半導体薄膜と記す）１６が形成されている。この半導体薄膜１６は、水素を含む非晶質シリコン（以下ａ−Ｓｉ：Ｈと記す）からなる。」（【０００９】段落）の記載によると、ゲート絶縁膜として、窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層し、その上に非晶質シリコン薄膜を積層することが示されており、酸化シリコン膜上に非晶質シリコン薄膜を積層することになる。
　したがって、引用発明の「窒化珪素膜と酸化珪素膜を積層した」「前記ゲート絶縁膜上に非晶質シリコンからなる非晶質半導体薄膜を成膜する」にあたり、刊行物２又は３に記載のようにゲート絶縁膜として、窒化シリコン膜及び酸化シリコン膜をこの順に連続して積層し、その上に非晶質シリコン薄膜を積層することにより、本願発明のごとく「前記酸化シリコン膜上に非晶質シリコン膜を積層する」ことは、当業者が適宜設定できた程度のことと認められる。
　
　よって、本願の請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１ないし４に記載の発明に基づいて、当業者が容易に発明をすることができたものである。
　
第６　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、本願の他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。