【事件の表示】
　平成７年特許願第５２１０９０号「ランダムアクセス方法において並列プロセッサに分配する前のシーケンシャルデータの分類」拒絶査定不服審判事件〔平成７年８月１７日国際公開、ＷＯ９５／２２０９４、平成８年９月１７日国内公表、特表平８−５０８８４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成７年１月２７日（パリ条約による優先権主張１９９４年２月４日、欧州特許機構）を国際出願日とする出願であって、平成１７年１２月２２日付けで拒絶査定がされ、これに対して平成１８年４月１０日に拒絶査定不服審判が請求されるとともに、同年５月１０日付けで手続補正がなされ、当審において平成１９年１２月１０日付けで拒絶理由が通知され、平成２０年３月１１日付けで手続補正がなされたものである。　 
　 
　 
２．本願発明 
　本願の請求項１ないし７に係る発明は、平成２０年３月１１日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし７に記載されたとおりのものと認められるところ、その請求項１に記載された発明（以下、「本願発明」という。）は次のとおりである。 
　 
「【請求項１】 
−データポート手段と、 
−前記データポート手段と並列に結合されシーケンシャルデータの処理を行う複数の処理素子と、 
−前記データポート手段および前記処理素子の間に結合されデータ通信を管理する制御手段とを具えるデータ処理装置において、 
−前記制御手段が、 
　前記データポート手段から前記処理素子へ並列にデータを伝送する複数の並列内部バスと、 
　複数のバッファ手段とを具え、これらのバッファ手段の各々が複数のバッファセグメントを含み、 
−前記制御手段が前記バッファ手段の各々におけるバッファセグメントの１つを前記処理素子の１つに接続させることを特徴とするデータ処理装置。」　 
　 
３．引用例 
　これに対して、当審の拒絶理由において引用した特開昭６２−１８１５５１号公報（以下「引用例１」という。）には図面と共に次の事項が記載されている。 
　 
ア）「２．特許請求の範囲 
　伝送制御手順等のプロトコルと、回線速度及び回線上での信号方式などが異なる２種類のネットワーク間で、パケット伝送を行なうためのゲートウェイ装置において、上記２種類のネットワークの一方から他方に、他方から一方への２つのパケット転送方向のそれぞれに対する、ハード的に独立し、複数のセグメントにより構成したバッファメモリからなるパケットの記憶手段を有することを特徴とするゲートウェイ装置。」 
（第１頁左下欄第４行ないし同頁同欄第１３行） 
　 
イ）「（問題点を解決するための手段） 
　本発明は、ＮＷ−ａ及びＮＷ−ｂ間のパケット転送方向に対して、それぞれ、ハード的に独立している複数のセグメントからなる記憶手段（バッファメモリ）を設け、また、それら２つのバッファメモリとも、同一のセグメントがＮＷ−ａ及びＮＷ−ｂの、それぞれの回線制御部の双方向から同時にアクセスされることがないようにバスを切換える回路と、一方の回線対応部から転送されたパケットが、必ず、先着順に他方の回線対応部に選択転送されるようにするための、バス切換え順序を制御する回路を設けることにより、上記本発明の目的を達成するものである。 
（作　用） 
　上記のように構成する本発明は、一方のネットワークから送られてきたパケットは、受信側の回線制御部からＤＭＡＣの制御に従って、バス切換回路によって選択されているバッファメモリ内のセグメントの１つに転送され、その完了によって、バス切換制御回路は次のパケット受信に備え、空いているセグメントを選択し、バスの切換えをバス切換回路に指示する。また、バス切換制御回路はプロトコル変換処理後、他方のネットワークへの、転送待ちパケットが格納されているセグメントに対して、転送順序を記憶しており、転送側の回線制御部によってパケットの転送が完了すると、次に転送されるべきパケットが格納されているセグメントにバスを切換え、転送済みのパケットが格納されているセグメントを開放する。」 
（第３頁左上欄第２行ないし同頁右上欄第１０行） 
　 
ウ）「（実施例） 
　以下、本発明を実施例により図面を用いて詳細に説明する。 
　第１図は本発明の一実施例を機能的に示した構成ブロック図で、符号は第４図の説明を準用する。 
　まず、本発明は機能的に前述した第４図の従来例とは次の点が異なっている。 
　すなわち、（ａ）　回線制御部１から同じく２への転送パケットのバッファメモリと、その逆の回線制御部２から１への転送パケットのバッファメモリを独立して備え、それぞれバッファメモリａ、バッファメモリｂと呼び、それらはハード的に独立した、最大パケット長以上の、複数ｎ（ｎは正の整数）のセグメントを有している。 
（ｂ）　バッファメモリａ及びｂとも、同時には回線制御部１，２からｎ個のセグメントのうち、ただ１つだけしかアクセスできないバス切換回路を有する。」 
（第３頁左下欄第２行ないし同頁同欄第１９行） 
　 
エ）第１図には、引用例１のゲートウェイ装置の構成ブロック図が図示されており、それぞれｎ個のセグメント＃１〜＃ｎからなるバッファメモリａとバッファメモリｂが、バス切換回路１４、１６とバスアービタ７、７’を介して通信路（参照符号なし）に並列に接続されている構成が図示されている。前記通信路はバスアービタ７、７‘に接続されていることからしてバスであることは明らかであり（以下、当該通信路を「バスＡ」と仮称する。）、ＮＷ−ａ（ネットワーク−ａ）は回線制御部１を介して前記バスＡに接続されている。 
　また、前記バッファメモリａとバッファメモリｂは、バス切換回路１５、１７を介して通信路（参照符号なし）にも並列に接続されており、前記通信路はバス切換回路１５、１７に接続されていることからしてバスであることは明らかであり（以下、当該通信路を「バスＢ」と仮称する。）、ＮＷ−ｂ（ネットワーク−ｂ）は回線制御部２を介して前記バスＢに接続されている。 
　すなわち、第１図には、２種類のネットワークＮＷ−ａ、ＮＷ−ｂが、回線制御部１、２、バスＡ、Ｂ、バスアービタ７、７’、バス切換回路１４〜１７、バッファメモリａ、ｂを介して相互に接続されている構成が図示されている。 
　 
　前掲ア）ないしエ）の記載事項及び図面からみて、引用例１には、次の発明（以下、「引用発明１」という。）が記載されているものと認められる。 
　 
「２種類のネットワークＮＷ−ａ、ＮＷ−ｂの間で、パケット伝送を行なうためのゲートウェイ装置において、 
　前記２種類のネットワークＮＷ−ａ、ＮＷ−ｂの一方から他方に、他方から一方への２つのパケット転送方向のそれぞれに対して、それぞれハード的に独立し、ｎ個のセグメント＃１〜＃ｎにより構成した２つのバッファメモリａ、ｂからなるパケットの記憶手段を有し、 
　前記ネットワークＮＷ−ａ、ＮＷ−ｂが、回線制御部１、２、バスＡ、Ｂ、バスアービタ７、７’、バス切換回路１４〜１７、前記バッファメモリａ、ｂを介して相互に接続されており、 
　一方のネットワークから送られてきたパケットは、受信側の回線制御部からＤＭＡＣの制御に従って、バス切換回路によって選択されているバッファメモリ内のセグメントの１つに転送され、その完了によって、バス切換制御回路は次のパケット受信に備え、空いているセグメントを選択し、バスの切換えをバス切換回路に指示し、バス切換制御回路はプロトコル変換処理後、他方のネットワークへの、転送待ちパケットが格納されているセグメントに対して、転送順序を記憶しており、転送側の回線制御部によってパケットの転送が完了すると、次に転送されるべきパケットが格納されているセグメントにバスを切換え、転送済みのパケットが格納されているセグメントを開放することより、ネットワークＮＷ−ａ、ＮＷ−ｂの間で、パケット伝送を行なうゲートウェイ装置。」 
　 
　同じく、当審の拒絶理由において引用した特開平１−２１７５７５号公報（以下「引用例２」という。）には図面と共に次の事項が記載されている。 
　 
オ）第３図には、メモリ素子９０、９２が１２ビットチャネル１０２、１０４を介してデータポートに並列に結合され、前記１２ビットチャネル１０２、１０４が前記メモリ素子９０、９２へ並列にデータを転送する構成が図示されている。 
　 
　よって、引用例２には、次の発明（以下、「引用発明２」という。）が記載されているものと認められる。 
　 
「メモリ素子９０、９２が１２ビットチャネル１０２、１０４を介してデータポートに並列に結合され、前記１２ビットチャネル１０２、１０４が前記メモリ素子９０、９２へ並列にデータを伝送する装置。」 
　 
　 
４．対比 
　本願発明と引用発明１と対比する。 
　引用発明１は、一方のネットワークから送られてきたパケットを、バスＡ又はバスＢを介してバス切換回路によって選択されているバッファメモリ内のセグメントの１つに転送するものであるから、引用発明１は、ネットワークＮＷ−ａ、ＮＷ−ｂとバスＡ、Ｂとの間に、パケットをやりとりするためのポート手段、すなわち、本願発明の「データポート手段」を実質的に備えているといえる。 
　 
　そして、引用発明１のネットワークＮＷ−ａ、ＮＷ−ｂ上には、パケットの送信元、又は、受信先となる複数の処理装置が存在することは明らかであり、かかる複数の処理装置は、データポート手段を介して送受信したパケットのデータに対して何らかの処理を行うことは当然であるから、本願発明と引用発明１は、「データポート手段と結合されデータの処理を行う複数の処理装置」を備えている点で一致する。 
　 
　また、引用発明１は、前述したようにネットワークＮＷ−ａ、ＮＷ−ｂとバスＡ、Ｂとの間にデータポート手段を実質的に備えるものであるが、かかるデータポート手段と送信先となるネットワーク上の処理装置の間に結合されている回線制御部１、２、バスＡ、Ｂ、バスアービタ７、７’、バス切換回路１４〜１７、バッファメモリａ、ｂからなる構成は、パケット伝送、すなわちデータ通信を管理する制御手段にほかならないから、引用発明１は、本願発明と同様に「データポート手段および処理装置の間に結合されデータ通信を管理する制御手段」を備えているといえる。 
　 
　さらに、引用発明１のバスＡ、Ｂは、データポート手段から送信先となるネットワーク上の処理装置へパケットのデータを伝送するものであるから、本願発明と引用発明１は、制御手段が「データポート手段から処理装置へデータを伝送する複数のバス」を備えている点で一致するといえる。 
　 
　また、引用発明１の「バッファメモリａ、ｂ」、バッファメモリａ、ｂを構成する「バッファセグメント＃１〜＃ｎ」は、それぞれ本願発明の「複数のバッファ手段」、バッファ手段の各々が含む「複数のバッファセグメント」に相当する。 
　そして、引用発明１は、一方のネットワークから送られてきたパケットを、受信側の回線制御部からＤＭＡＣの制御に従って、バス切換回路によって選択されているバッファメモリ内のセグメントの１つに転送し、バス切換制御回路が、転送待ちパケットが格納されているセグメントに対して、転送側の回線制御部によって他方のネットワーク上の処理装置へパケットの転送を行うものであるから、引用発明１も、一方のネットワークから他方のネットワーク上の処理装置へパケットを転送する際に、前記「バッファセグメント＃１〜＃ｎ」の１つを他方のネットワーク上の処理装置の１つに接続させていることは明らかである。 
　よって、本願発明と引用発明１とは、制御手段が「複数のバッファ手段とを具え、これらのバッファ手段の各々が複数のバッファセグメントを含み、制御手段が前記バッファ手段の各々におけるバッファセグメントの１つを処理装置の１つに接続させる」点で一致する。 
　 
　また、引用発明１のゲートウェイ装置とネットワークＮＷ−ａ、ＮＷ−ｂからなる全体の構成は、データポート手段、複数の処理装置、制御手段を備えたデータ処理システムを形成している点で、本願発明と共通するといえる。 
　 
　以上のことから、本願発明と引用発明１とを対比すると、両者は、　 
「−データポート手段と、 
−前記データポート手段と結合されデータの処理を行う複数の処理装置と、 
−前記データポート手段および前記処理装置の間に結合されデータ通信を管理する制御手段とを具えるデータ処理システムにおいて、 
−前記制御手段が、 
　前記データポート手段から前記処理装置へデータを伝送する複数のバスと、 
　複数のバッファ手段とを具え、これらのバッファ手段の各々が複数のバッファセグメントを含み、 
−前記制御手段が前記バッファ手段の各々におけるバッファセグメントの１つを前記処理装置の１つに接続させるデータ処理システム。」 
である点で一致し、以下の点で相違する。 
　 
（相違点１） 
　本願発明は、データ処理システムが単一の装置として、すなわち、データ処理装置として形成されており、「バス」が「並列内部バス」であるのに対して、引用発明１は、ゲートウェイ装置とネットワーク上の複数の処理装置という独立した複数の装置で形成されており、「バス」が「並列内部バス」ではない点。 
　換言すると、本願発明の「処理装置」と「バス」は、単一のデータ処理装置内の「処理素子」と「並列内部バス」であり、また、前記「処理素子」がデータポート手段に並列に結合され、前記「並列内部バス」が前記処理素子へ並列にデータを伝送するのに対して、引用発明１の「処理装置」はネットワーク上に存在する「外部の独立した装置」であり、かかる「外部の独立した装置」がデータポート手段に並列に接続されているのか明らかではなく、また、前記「バス」が「並列内部バス」として前記「外部の独立した装置」へ並列にデータを伝送するものではない点。 
　 
（相違点２） 
　本願発明は、データがシーケンシャルデータであるのに対して、引用発明はパケットのデータがいかなるデータであるのか明らかでない点。 
　 
　 
５．当審の判断 
　上記相違点について検討する。 
（相違点１について） 
　複数の独立した装置で形成されているデータ処理システムの構成を、単一のデータ処理装置の内部構成に単に適用することは、情報処理装置の技術分野における常套手段である。 
　そして、引用発明１のデータ処理システムを単一のデータ処理装置に適用する際に、引用発明１の「処理装置」、すなわち、「処理素子」をデータポート手段に並列に結合し、「バス」、すなわち、「内部バス」を「並列内部バス」として前記「処理素子」へ並列にデータを伝送するとすることは、引用発明２に開示されている、処理素子であるメモリ素子９０、９２が１２ビットチャネル１０２、１０４、すなわち、並列内部バスを介してデータポートに並列に結合され、前記並列内部バスが前記処理素子に並列にデータを伝送する構成に基づいて、当業者であれば容易に想到し得るものであり、この点に格別の創意は認められない。 
　 
（相違点２について） 
　引用発明１において、パケットのデータをシーケンシャルデータとすることは、当業者であれば任意になし得る事項にすぎない。 
　 
　そして、これら相違点を総合的に考慮しても当業者が想到し難い格別のものであるとすることはできず、また本願発明の効果についてみても、当然に予測される程度のものにすぎず、格別顕著なものがあるともいえない。 
　 
　 
６．むすび 
　以上のとおり、本願発明は、引用例１及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、その余の請求項について検討するまでもなく、本願は拒絶すべきものである。 
　よって、結論のとおり審決する。