【事件の表示】
　特願２００１−１９０６０５「半導体装置」拒絶査定不服審判事件〔平成１４年　２月２２日出願公開、特開２００２−　５７２２１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成５年２月２日に出願した特願平５−１５５１４号（以下、「原出願」という。）の一部を平成１３年６月２５日に新たな特許出願としたものであって、平成１７年１月１７日付けで拒絶査定がなされ、これに対して同年２月２４日に拒絶査定に対する審判請求がなされるとともに、同年３月２５日に手続補正書が提出され、その後当審において、平成１８年９月２５日付で審尋がなされ、同年１１月２７日に回答書が提出され、平成１９年８月２日付けで拒絶の理由が通知され、その指定期間内である同年１０月９日に意見書と手続補正書が提出されたものである。 
　
２．本願発明 
　本願の請求項１に係る発明は、平成１９年１０月９日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載される以下のとおりのものである。
「【請求項１】　２個のＬＤＤ型ＭＯＳＦＥＴを直列に接続して一つのＭＯＳＦＥＴの機能をもたせた半導体装置において、　
　半導体基板上に互いに隣り合うように形成された第１および第２のゲート電極と、
　前記第１のゲート電極および前記第２のゲート電極の側壁だけにそれぞれ形成され、前記第１および第２のゲート電極間において互いに接して前記第１および第２のゲート電極間を塞ぐように形成され、不純物拡散層を形成する際のマスクとなるサイドウォールと、
　前記第１および第２のゲート電極間に高濃度不純物拡散層を形成することなく、前記第１および第２のゲート電極間に対応する能動素子領域内に形成された第１の不純物拡散層と、
　前記第１および第２のゲート電極の外側で、前記第１および第２のゲート電極間と反対側にそれぞれ対応する前記能動素子領域内にそれぞれ形成された、前記第１の不純物拡散層よりも高濃度の第２の不純物拡散層とを備え、
　前記第１のゲート電極と前記第２のゲート電極との間隔は、前記第１のゲート電極のゲート長および前記第２のゲート電極のゲート長のいずれよりも狭いことを特徴とする半導体装置。」（以下、「本願発明」という。）
　
３．刊行物に記載される発明 
（１）特開平１−１２８５６９号公報 
　本願の原出願の出願の日前に日本国内において頒布された特開平１−１２８５６９号公報（以下、「刊行物１」という。）には、第２図とともに以下の事項が記載されている。 
「この実施例は、・・・モリブデンゲートのＮチャネルデュアルゲートＭＯＳＦＥＴであり、これを形成するには、先ず、ｐ型の半導体基板１に選択的にｐ＋型の領域を形成し、しかる後にエピタキシャル成長を行なってＰ＋型の埋込層１ａ´及びｐ型のエピタキシャル層２´を形成する。
　次に、ｎ＋型のソース３´及びドレイン５´をエピタキシャル層２´の表面に形成し、更にゲート酸化膜６´を介してモリブデンの第１及び第２ゲート７´及び８´を形成した後これをマスクとしてイオン注入法によりＮ型低濃度の不純物層３ａ´，４´及び５ａ´を形成する。」（第２頁左下欄第１７行ないし右下欄第９行）
　
　そうすると、刊行物１には、以下の発明（以下、「刊行物発明」という）が記載されている。
「半導体基板１上に形成されたｐ型のエピタキシャル層２´に形成されたモリブデンの第１及び第２ゲート７´及び８´と、第１及び第２ゲート７´及び８´の間に対応するエピタキシャル層２´内に形成されたＮ型低濃度の不純物層４´と、第１及び第２ゲート７´及び８´の外側で、第１及び第２ゲート７´及び８´間と反対側にそれぞれ対応するエピタキシャル層２´表面にそれぞれ形成されたｎ＋型のソース３´及びドレイン５´とを有するモリブデンゲートのＮチャネルデュアルゲートＭＯＳＦＥＴ」
　
（２）特開平４−８５９６８号公報
　本願の原出願の出願の日前に日本国内において頒布された特開平４−８５９６８号公報（以下、「刊行物２」という。）には、第５図及び第６図とともに以下の事項が記載されている。 
「［従来の技術］
　ＬＤＤ構造のＭＯＳ型半導体装置は、第５図に示すように、ｐ型シリコン基板１上に設けられた素子分離領域２と、ゲート絶縁膜３を介して形成されたゲート電極４と、ゲート電極４の側壁に設けられた側壁絶縁膜５と、ゲート電極４と素子分離領域２とに自己整合的に形成された低濃度ｎ型拡散層６と、ゲート電極４および側壁絶縁膜５と素子分離領域２とに自己整合的に形成された高濃度ｎ型拡散層７とで構成されている。
　上述の半導体装置の製造方法としては、公知の半導体装置の製造方法により、ゲート電極まで形成した後、ゲート電極４をマスクとして低濃度ｎ型拡散層６をＰ（リン）のイオン注入により形成し、続いてゲート電極４の側壁に側壁絶縁膜５を形成した後、ゲート電極４と側壁絶縁膜５をマスクとして高濃度ｎ型拡散層７をＡｓ（ヒ素）のイオン注入により形成するという方法が一般的に用いられている。
［発明が解決しようとする課題］
　上述した従来のＭＯＳ型半導体装置では、側壁絶縁膜の厚さはゲート電極のパターン（ゲート電極の幅、長さ、間隔等の大小）によらず、チップ内で均一な厚さとなっていた。そのため、微細化が進むと第６図に示されたようなゲート電極が近接した構造の場合、図中のゲート電極の間隔Ｌが側壁絶縁膜の厚さｄの２倍以下（つまり、ゲート電極間の側壁が接触する）になり、ゲート電極間に高濃度拡散層が形成されなくなる。そのため、低濃度拡散領域のみでトランジスタが接続されることになり、トランジスタ間の拡散層配線が非常に高抵抗となるという問題が発生する。」（第２頁左上欄１９行ないし左下欄第１０行）
　
４．対比 
　本願発明と刊行物発明とを対比する。
　（ａ）刊行物発明の「半導体基板１」と「ｐ型のエピタキシャル層２´」は、全体として、本願発明の「半導体基板」に相当する。
　（ｂ）刊行物発明の「第１ゲート」、「第２ゲート」は、本願発明の「第１のゲート電極」、「第２のゲート電極」にそれぞれ相当する。
　（ｃ）刊行物発明の「ｎ＋型のソース３´及びドレイン５´」は、本願発明の「第２の不純物拡散層」に相当する。
　（ｄ）刊行物発明の「エピタキシャル層２´」のうちＭＯＳＦＥＴが形成される領域は、本願発明の「能動素子領域」に相当することは明らかである。
　（ｅ）刊行物１の「ｎ＋型のソース３´及びドレイン５´をエピタキシャル層２´の表面に形成し、更にゲート酸化膜６´を介してモリブデンの第１及び第２ゲート７´及び８´を形成した後これをマスクとしてイオン注入法によりＮ型低濃度の不純物層３ａ´，４´及び５ａ´を形成する。」（第２頁右下欄第４ないし９行）なる記載と第２図より、第１及び第２ゲートの間には、「ｎ＋型のソース３´及びドレイン５´」は形成されておらず、「Ｎ型低濃度の不純物層４´」のみが形成されていることは明らかである。
　したがって、刊行物発明の「第１及び第２ゲート７´及び８´の間に対応するエピタキシャル層２´内に形成されたＮ型低濃度の不純物層４´」は、本願発明の「前記第１および第２のゲート電極間に高濃度不純物拡散層を形成することなく、前記第１および第２のゲート電極間に対応する能動素子領域内に形成された第１の不純物拡散層」に相当する。
　（ｆ）刊行物発明の「モリブデンゲートのＮチャネルデュアルゲートＭＯＳＦＥＴ」は、本願発明の「半導体装置」に相当する。
　
　そうすると、本願発明と刊行物発明とは、
「半導体基板上に互いに隣り合うように形成された第１および第２のゲート電極と、
　前記第１および第２のゲート電極間に高濃度不純物拡散層を形成することなく、前記第１および第２のゲート電極間に対応する能動素子領域内に形成された第１の不純物拡散層と、
　前記第１および第２のゲート電極の外側で、前記第１および第２のゲート電極間と反対側にそれぞれ対応する前記能動素子領域内にそれぞれ形成された、前記第１の不純物拡散層よりも高濃度の第２の不純物拡散層とを備えたことを特徴とする半導体装置。」
である点で一致し、以下の点で相違している。
　
相違点１
　本願発明は、「２個のＬＤＤ型ＭＯＳＦＥＴを直列に接続して一つのＭＯＳＦＥＴの機能をもたせた半導体装置」であるのに対して、刊行物発明は、「モリブデンゲートのＮチャネルデュアルゲートＭＯＳＦＥＴ」であるものの、２個のＬＤＤ型ＭＯＳＦＥＴを直列に接続して一つのＭＯＳＦＥＴの機能をもっているか否か明らかでない点
　
相違点２
　本願発明では、「前記第１のゲート電極および前記第２のゲート電極の側壁だけにそれぞれ形成され、前記第１および第２のゲート電極間において互いに接して前記第１および第２のゲート電極間を塞ぐように形成され、不純物拡散層を形成する際のマスクとなるサイドウォール」を備えているのに対して、刊行物発明では、「サイドウォール」を備えていない点。
　
相違点３
　本願発明では、「前記第１のゲート電極と前記第２のゲート電極との間隔は、前記第１のゲート電極のゲート長および前記第２のゲート電極のゲート長のいずれよりも狭い」のに対して、刊行物発明では、第１ゲートと第２ゲートとの間隔と第１ゲート及び第２ゲートのゲート長との関係が明らかでない点。
　
５．当審の判断 
　各相違点について、以下で検討する。 
　相違点１について
　刊行物１には、「ＵＨＦ帯ＴＶチューナ用に設計されたモリブデンゲートのＮチャネルデュアルゲートＭＯＳＦＥＴ」（第２頁左下欄第１７ないし１９行）と記載されており、当該ＭＯＳＦＥＴは、「Ｎ型低濃度の不純物層３ａ´，４´及び５ａ´」、「ｎ＋型のソース３´及びドレイン５´」を備えているから、明らかに２個のＬＤＤ型ＭＯＳＦＥＴを直列に接続して構成されたものであるし、このようなデュアルゲートＭＯＳＦＥＴは、ゲートに対して異なる信号を入力して、ドレインから一つの信号を出力するものであるから、一つのＭＯＳＦＥＴとして機能することも明らかである。
　したがって、刊行物発明の「モリブデンゲートのＮチャネルデュアルゲートＭＯＳＦＥＴ」は「２個のＬＤＤ型ＭＯＳＦＥＴを直列に接続して一つのＭＯＳＦＥＴの機能をもたせた半導体装置」に相当するから、相違点１は、実質的なものではない。
　仮に相違点１が実質的なものであり、「一つのＭＯＳＦＥＴの機能」を有することが、「第１のゲート電極」と「第２のゲート電極」が電気的に接続されることを前提とするものであるとしても、２個のＭＯＳＦＥＴを直列に接続して、２つのゲート電極を電気的に接続して１つのＭＯＳＦＥＴとして機能する半導体装置は、例えば、特開昭５７−２３２７１号公報（特に、第２図及びその説明を参照）、特開平２−２７１５７４号公報（第１、２図及びその説明を参照）、特開平３−２４２９７７号公報（特に、第１、２図及びその説明を参照）にも記載されているように、周知技術にすぎないものであるから、刊行物発明において、ＵＨＦ帯ＴＶチューナに使用する以外の用途として、上記周知技術のように、２つのゲート電極を電気的に接続させて一つのＭＯＳＦＥＴとして動作させることは当業者が適宜選択しうる程度のものである。
　
　相違点２について
　刊行物２には、ＬＤＤ構造のＭＯＳ型半導体装置の製造方法であって、ゲート電極まで形成した後、ゲート電極４をマスクとして低濃度ｎ型拡散層６をＰ（リン）のイオン注入により形成し、続いてゲート電極４の側壁に側壁絶縁膜５を形成した後、ゲート電極と側壁絶縁膜５をマスクとして高濃度ｎ型拡散層７をＡｓ（ヒ素）のイオン注入により形成するという方法において、ゲート電極が近接した構造の場合、ゲート電極の間隔Ｌが側壁絶縁膜の厚さｄの２倍以下、つまり、ゲート電極間の側壁が接触するようになり、ゲート電極間に高濃度拡散層が形成されなくなって、そのため、低濃度拡散領域のみでトランジスタが接続されることが開示されている。（第２頁左上欄１９行ないし左下欄第１０行及び第６図参照）つまり、ゲート電極間の間隔が側壁絶縁膜の厚さの２倍以下となるような、２つのゲート電極の位置関係にあると、ゲート電極間の側壁絶縁膜が互いに接触して塞ぐようになることが開示されている。そして、そのような構成になると、ゲート電極間の半導体基板には高濃度拡散層が形成されず、低濃度拡散領域のみが形成されることも開示されている。言い換えると、ゲート電極間の半導体基板に高濃度拡散層を形成せず、低濃度拡散領域のみを形成する方法として、ゲート電極の側壁に側壁絶縁膜を形成し、その側壁絶縁膜によってゲート電極間を塞いでマスクとし、その上でイオン注入により、ゲート電極間には、高濃度拡散層を形成せず、ゲート電極の外側であって、ゲート電極間とは反対側の半導体基板に高濃度拡散層を形成する方法が開示されていることになる。
　一方、刊行物１には、第１及び第２ゲート７´及び８´の間に対応するエピタキシャル層２´内に形成されたＮ型低濃度の不純物層４´と、第１及び第２ゲート７´及び８´の外側で、第１及び第２ゲート７´及び８´間と反対側にそれぞれ対応するエピタキシャル層２´表面にそれぞれ形成されたｎ＋型のソース３´及びドレイン５´を有するＭＯＳＦＥＴが開示されており、このＭＯＳＦＥＴの「Ｎ型低濃度の不純物層４´」及び「 第１及び第２ゲート７´及び８´の外側で、第１及び第２ゲート７´及び８´間と反対側にそれぞれ対応するエピタキシャル層２´表面にそれぞれ形成されたｎ＋型のソース３´及びドレイン５´」を形成する方法として、刊行物２に開示されている上記方法を採用することにより、本願発明の如く、「前記第１のゲート電極および前記第２のゲート電極の側壁だけにそれぞれ形成され、前記第１および第２のゲート電極間において互いに接して前記第１および第２のゲート電極間を塞ぐように形成され、不純物拡散層を形成する際のマスクとなるサイドウォール」を備えることは当業者が容易になし得たものである。
　
　相違点３について
　ゲート間隔については、上記「相違点２について」において検討したように、刊行物発明において、「２つのゲート電極の側壁だけにそれぞれ形成され、ゲート電極間において互いに接してゲート電極間を塞ぐように形成され、不純物拡散層を形成する際のマスクとなるサイドウォール」を設けること、言い換えると、ゲート電極間の間隔をサイドウォールによって塞がれる程度の間隔とすることは、当業者が容易になし得たものであり、また、ゲート電極自身のゲート長をどの程度に設定するかは、素子に求められる性能に応じて当業者が適宜選択しうる設計的事項にすぎないものであるから、本願発明の如く、「前記第１のゲート電極と前記第２のゲート電極との間隔は、前記第１のゲート電極のゲート長および前記第２のゲート電極のゲート長のいずれよりも狭」く設定することは当業者にとって格別困難なく、なし得た程度のものである。
　
　したがって、本願発明は、刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることはできない。
　
６．むすび 
　以上のとおりであるから、本願は、拒絶されるべきものである。
　よって、結論のとおり審決する。