(57)【要約】  複数の半導体チップの接合面で、高面積比率の導電膜のウェハ接合を実現させてボイドの発生を抑制できる固体撮像装置を提供する。  固体撮像装置３１は、一つまたは複数の第１の導電体７１および画素アレイ３４が形成された第１の半導体チップ２６と、第１の半導体チップ２６と接合され、一つまたは複数の第２の導電体７２およびロジック回路５５が形成された第２の半導体チップ部２８と、を少なくとも含み、第１の半導体チップ２６と第２の半導体チップ部２８との接合面４０で、第１の導電体７１と第２の導電体７２とが重なり合って電気的に接続され、接合面４０に接する面積が、第１の導電体７１と第２の導電体７２とで異なる。
2017169505.tif 000002
【特許請求の範囲】
【請求項１】
一つまたは複数の第１の導電体および画素アレイが形成された第１の半導体チップと、
前記第１の半導体チップと接合され、一つまたは複数の第２の導電体およびロジック回路が形成された第２の半導体チップと、を少なくとも含み、
前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１の導電体と前記第２の導電体とが重なり合って電気的に接続され、
前記接合面に接する面積が、前記第１の導電体と前記第２の導電体とで異なる固体撮像装置。
【請求項２】
前記接合面に接する面積が小さい方の導電体に対する面積が大きい方の導電体の面積比率が７０％以上である請求項１記載の固体撮像装置。
【請求項３】
前記接合面に接する面積が小さい方の導電体に対する面積が大きい方の導電体の面積比率が６０％以上である請求項１記載の固体撮像装置。
【請求項４】
前記第１の導電体および前記第２の導電体が形成されている前記接合面の領域は、前記第１の導電体または前記第２の導電体のいずれかで閉塞される請求項１に記載の固体撮像装置。
【請求項５】
前記第１の導電体および前記第２の導電体が形成されている前記接合面の領域は、部分的に隙間を有する請求項１に記載の固体撮像装置。
【請求項６】
前記第１の半導体チップには、前記第１の導電体および前記第２の導電体の電位固定を行う配線および接続孔が形成されている請求項１に記載の固体撮像装置。
【請求項７】
前記第２の半導体チップには、前記第１の導電体および前記第２の導電体の電位固定を行う配線および接続孔が形成されている請求項１に記載の固体撮像装置。
【請求項８】
前記第１の導電体および前記第２の導電体は、それぞれ前記第１の半導体チップおよび前記第２の半導体チップに形成されたロジック回路および配線よりも前記接合面側に配置される請求項１に記載の固体撮像装置。
【請求項９】
前記第１の導電体および前記第２の導電体が形成された領域は、前記画素アレイが形成された領域以上の大きさで配置される請求項１に記載の固体撮像装置。
【請求項１０】
前記第１の導電体および前記第２の導電体は複数形成され、前記複数の第１の導電体および前記複数の第２の導電体の配列方向が、前記第１の半導体チップおよび前記第２の半導体チップに形成されたアナログ回路の信号線の方向に対して傾斜した方向である請求項１に記載の固体撮像装置。
【請求項１１】
一つまたは複数の第１の導電体および画素アレイを第１の半導体チップに形成するステップと、
一つまたは複数の第２の導電体およびロジック回路を第２の半導体チップに形成するステップと、
前記第１の半導体チップに形成された前記第１の導電体と前記第２の半導体チップに形成された前記第２の導電体とを重なり合わせて電気的に接続するステップと、を含み、
前記第１の半導体チップと前記第２の半導体チップとの接合面に接する面積が、前記第１の導電体と前記第２の導電体とで異なる固体撮像装置の製造方法。
【請求項１２】
一つまたは複数の第１の導電体および画素アレイが形成された第１の半導体チップと、
前記第１の半導体チップと接合され、一つまたは複数の第２の導電体およびロジック回路が形成された第２の半導体チップと、を少なくとも含み、
前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１の導電体と前記第２の導電体とが重なり合って電気的に接続され、
前記接合面に接する面積が、前記第１の導電体と前記第２の導電体とで異なる固体撮像装置を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置、固体撮像装置の製造方法および電子機器に関し、特に、複数の半導体チップを接合して構成される固体撮像装置の技術に関する。
【背景技術】
【０００２】
近年、デジタルカメラの普及がますます進んでいる。これに伴い、デジタルカメラの中心部品である固体撮像装置（イメージセンサ）の需要がますます高まっている。固体撮像装置の性能面においては、高画質化および高機能化を実現するための技術開発が進められている。【０００３】
一方で、撮像機能を有する携帯端末（携帯電話機、PDA（Personal Digital Assistant）、ノートPC（Personal Computer）やタブレットPC等）の普及も進んでいる。これに伴い、これら携帯端末の携帯性を高めるために、固体撮像装置やそれを構成する部品の小型化、軽量化、および薄型化が進められている。さらに、これら携帯端末の普及拡大のために、固体撮像装置やそれを構成する部品の低コスト化も進められている。【０００４】
一般的に、例えば、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像装置は、シリコン基板の受光面側に光電変換部や増幅回路、多層配線層を形成し、その上にカラーフィルタやオン半導体チップマイクロレンズを形成することで構成される。さらに、その受光面側には、接着剤等のスペーサによりカバーガラスが貼り合わせられる。また、その受光面の反対側には、端子が形成される。【０００５】
この固体撮像装置には、出力される信号に対して所定の処理を行う信号処理回路が接続される。固体撮像装置の多機能化に伴い、信号処理回路で行われる処理は増える傾向にある。【０００６】
このように複数の半導体チップが接続された構成を小型化するために、様々な手段が講じられている。例えば、SiP（System in Package）技術により、複数の半導体チップを１つのパッケージ内に封止することが行われている。これにより、実装面積を小さくすることができ、全体の構成の小型化を実現することができる。しかしながら、SiPでは半導体チップ間を接続する配線によって伝送距離が長くなり、高速動作が妨げられるおそれがある。【０００７】
ところで、例えば特許文献１には、画素領域（画素アレイ）を含む第１の半導体基板と、ロジック回路を含む第２の半導体基板とを貼り合わせて接合することで構成された固体撮像装置が記載されている。このような構成によれば、信号を高速で伝送することが可能となる。この固体撮像装置は、共に半製品状態の画素アレイを備えた第１の半導体チップ部と、ロッジク回路を備えた第２の半導体チップ部とを貼り合わせ、第１の半導体チップ部を薄膜化した後、画素アレイとロジック回路の接続がなされる。接続は、第１の半導体チップ部の所要の配線に接続する接続導体と、第１の半導体チップ部を貫通して第２の半導体チップ部の所要の配線に接続する貫通接続導体と、両接続導体を繋ぐ連結導体からなる接続配線を形成して行われる。その後、完成品状態にして半導体チップ化して、裏面照射型の固体撮像装置として構成される。【０００８】
一方、上記第１の半導体チップ部と第２の半導体チップ部を接合してなる固体撮像装置において、さらに新たな技術として、特許文献２の固体撮像装置では、貫通接続導体による電気的接続法ではなく、両半導体チップ部面に銅（Ｃｕ）電極を取り出して接続させる方法が考えられている。【０００９】
また、特許文献３の固体撮像装置では、上記銅（Ｃｕ）電極が遮光層に用いられている。これにより、ロジック回路のトランジスタからのホットキャリアによる発光が遮光層で遮られ、画素アレイ側への入射が抑制される。また、接合後の半導体チップ全体の厚みも抑制されるとされている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−６４７０９号公報
【特許文献２】特開２０１３−７３９８８号公報
【特許文献３】特開２０１２−１６４８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記特許文献３のように銅電極を遮光層に用いるには、この銅電極の被覆率(面積比率)をある一定以上に高く設定する必要がある。【００１２】
しかしながら、面積比率をある一定以上に高く設定すると、第１の半導体ウェハと第２の半導体ウェハの接合において、部分的に接合できない領域となりボイド（気泡）が形成されてしまうという問題がある。さらに、ボイドが形成されると、その部分の接合強度が無いため、ウェハ（Ｗａｆｅｒ）接合後に行われる第１の半導体ウェハのＳｉ基板を薄くする工程に於いて、剥離を引き起こすという問題がある。【００１３】
このように、接合できない領域が発生するのは、銅電極の面積比率の割合を高くすることにより、Wafer To Wafer Bonding時のBonding-Wave速度が不均一となり、結果としてウェハ外周部に於いて、接合速度が相対的に遅くなる箇所が発生し、接合できない領域、つまりボイドが形成されると考えられている。【００１４】
本技術は、このような状況に鑑みてなされたものであり、複数の半導体チップの接合面で、高面積比率の導電膜のウェハ接合を実現させてボイドの発生を抑制できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本技術の一例である固体撮像装置は、一つまたは複数の第１の導電体および画素アレイが形成された第１の半導体チップと、第１の半導体チップと接合され、一つまたは複数の第２の導電体およびロジック回路が形成された第２の半導体チップと、を少なくとも含み、第１の半導体チップと第２の半導体チップとの接合面で、第１の導電体と第２の導電体とが重なり合って電気的に接続され、接合面に接する面積が、第１の導電体と第２の導電体とで異なる。【００１６】
また、本技術の一例である固体撮像装置の製造方法は、一つまたは複数の第１の導電体および画素アレイを第１の半導体チップに形成するステップと、一つまたは複数の第２の導電体およびロジック回路を第２の半導体チップに形成するステップと、第１の半導体チップに形成された第１の導電体と第２の半導体チップに形成された第２の導電体とを重なり合わせて電気的に接続するステップと、を含み、第１の半導体チップと第２の半導体チップとの接合面に接する面積が、第１の導電体と第２の導電体とで異なる。【００１７】
また、本技術の一例である電子機器は、一つまたは複数の第１の導電体および画素アレイが形成された第１の半導体チップと、第１の半導体チップと接合され、一つまたは複数の第２の導電体およびロジック回路が形成された第２の半導体チップと、を少なくとも含み、第１の半導体チップと第２の半導体チップとの接合面で、第１の導電体と第２の導電体とが重なり合って電気的に接続され、接合面に接する面積が、第１の導電体と第２の導電体とで異なる固体撮像装置を備える。
【発明の効果】
【００１８】
本技術によれば、複数の半導体チップの接合面で、高面積比率の導電膜のウェハ接合を実現させてボイドの発生を抑制できる固体撮像装置を提供することが可能となる。なお、本技術の効果は、必ずしも上記の効果に限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１９】
【図１】本技術に係る固体撮像装置の構成例を示すブロック図である。
【図２Ａ】本技術に係る固体撮像装置の積層構造を示す模式図である。
【図２Ｂ】本技術に係る固体撮像装置の積層構造を示す模式図である。
【図２Ｃ】本技術に係る固体撮像装置の積層構造を示す模式図である。
【図３】本技術に係る固体撮像装置の第１実施形態の要部を示す概略構成図である。
【図４】第１実施形態の第１の半導体チップ部の要部を示す拡大構成図である。
【図５】第１実施形態の第２の半導体チップ部の要部を示す拡大構成図である。
【図６】第１実施形態の接合部分の要部を示す拡大構成図である。
【図７Ａ】第１実施形態の遮光部を示す構成図である。
【図７Ｂ】第１実施形態の遮光部を示す構成図である。
【図７Ｃ】第１実施形態の遮光部を示す構成図である。
【図８】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その１）である。
【図９】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その２）である。
【図１０】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その３）である。
【図１１】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その４）である。
【図１２】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その５）である。
【図１３】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その６）である。
【図１４】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その７）である。
【図１５】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その８）である。
【図１６】第１実施形態の固体撮像装置の製造方法例を示す製造工程図（その９）である。
【図１７】本技術に係る固体撮像装置の第２実施形態の要部を示す概略構成図である。
【図１８】本技術に係る固体撮像装置の第３実施形態の要部を示す概略構成図である。
【図１９】本技術に係る固体撮像装置の第４実施形態の要部を示す概略構成図である。
【図２０Ａ】本技術に係る固体撮像装置の第１実施形態の遮光層を示す構成図である。
【図２０Ｂ】本技術に係る固体撮像装置の第５実施形態の遮光層を示す構成図である。
【図２０Ｃ】本技術に係る固体撮像装置の第５実施形態の遮光層を示す構成図である。
【図２０Ｄ】本技術に係る固体撮像装置の第５実施形態の遮光層を示す構成図である。
【図２１】第５実施形態の画素アレイの信号線レイアウトを示す拡大図である。
【図２２Ａ】第５実施形態のシールド層のレイアウトを説明するための構成図である。
【図２２Ｂ】第５実施形態のシールド層のレイアウトを説明するための構成図である。
【図２２Ｃ】第５実施形態のシールド層のレイアウトを説明するための構成図である。
【図２３】本技術に係る第６実施形態の電子機器の概略構成図である。
【発明を実施するための形態】
【００２０】
以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。説明は以下の順序で行う。
１．固体撮像装置の構成例
２．固体撮像装置の積層構造例
３．第１実施形態の固体撮像装置
４．第２実施形態の固体撮像装置
５．第３実施形態の固体撮像装置
６．第４実施形態の固体撮像装置
７．第５実施形態の固体撮像装置
８．第６実施形態の電子機器
【００２１】
＜１．固体撮像装置の構成例＞
図１は、本技術に係る固体撮像装置の構成例を示すブロック図である。
【００２２】
図１に示すように、固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとして構成される。固体撮像装置１は、図示しない半導体基板（例えばＳｉ基板）に複数の画素２が規則的に２次元アレイ状に配列された画素領域（画素アレイ）３と、周辺回路部とを有する。
【００２３】
画素２は、光電変換部（例えばフォトダイオード）と、複数の画素トランジスタ（ＭＯＳトランジスタ）を有する。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができる。また、複数の画素トランジスタは、選択トランジスタを追加して４つのトランジスタで構成することもできる。なお、単位画素の等価回路は周知な技術と同様であるので、詳細な説明は省略する。
【００２４】
また、画素２は、１つの単位画素として構成することもできるし、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードが、フローティングディフュージョン、および複数の転送トランジスタ以外の他のトランジスタを共有する構造である。すなわち、共有画素では、複数の単位画素を構成するフォトダイオードおよび転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
【００２５】
周辺回路部は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８を有する。
【００２６】
垂直駆動回路４は、例えばシフトレジスタによって構成される。垂直駆動回路４は、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素アレイ３の各画素２を行単位で順次垂直方向に選択走査する。そして、垂直駆動回路４は、垂直信号線９を通して各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、カラム信号処理回路５に供給する。
【００２７】
カラム信号処理回路５は、例えば画素２の列毎に配置される。カラム信号処理回路５は、１行分の画素２から出力される信号に対して画素列毎に、ノイズ除去などの信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling）や、信号増幅、Ａ／Ｄ（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００２８】
水平駆動回路６は、例えばシフトレジスタによって構成される。水平駆動回路６は、水平走査パルスを順次出力することによって、カラム信号処理回路５それぞれを順番に選択し、カラム信号処理回路５それぞれからの画素信号を水平信号線１０に出力させる。
【００２９】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけ行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
【００３０】
制御回路８は、入力クロックと、動作モード等を指令するデータを受け取り、また固体撮像装置１の内部情報等のデータを出力する。また、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５および水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６等に入力する。
【００３１】
入出力端子１２は、外部と信号のやりとりをする。
【００３２】
＜２．固体撮像装置の積層構造例＞
図２ＡないしＣは、本技術に係る固体撮像装置の積層構造例を示す模式図である。図２ＡないしＣを用いて、本技術が適用される固体撮像装置の積層構造例について説明する。
【００３３】
第１の例として、図２Ａに示される固体撮像装置１ａは、第１の半導体基板２１と第２の半導体基板２２とから構成される。第１の半導体基板２１には、画素アレイ２３と制御回路２４が搭載される。第２の半導体基板２２には、信号処理回路を含むロジック回路２５が搭載される。そして、第１の半導体基板２１と第２の半導体基板２２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置１ａが構成される。
【００３４】
第２の例として、図２Ｂに示される固体撮像装置１ｂは、第１の半導体基板２１と第２の半導体基板２２とから構成される。第１の半導体基板２１には、画素アレイ２３が搭載される。第２の半導体基板２２には、制御回路２４と、信号処理回路を含むロジック回路２５が搭載される。そして、第１の半導体基板２１と第２の半導体基板２２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置１ｂが構成される。
【００３５】
第３の例として、図２Ｃに示される固体撮像装置１ｃは、第１の半導体基板２１と第２の半導体基板２２とから構成される。第１の半導体基板２１には、画素アレイ２３と、画素アレイ２３を制御する制御回路２４−１が搭載される。第２の半導体基板２２には、ロジック回路２５を制御する制御回路２４−２と、信号処理回路を含むロジック回路２５が搭載される。そして、第１の半導体基板２１と第２の半導体基板２２とが相互に電気的に接続されることで、１つの半導体チップとしての固体撮像装置１ｃが構成される。
【００３６】
図示しないが、ＣＭＯＳ固体撮像装置の構成によっては、２つ以上の半導体チップ部を貼り合わせて構成することもできる。例えば、上記の第１および第２の半導体チップ部以外に、メモリ素子アレイを備えた半導体チップ部、その他の回路素子を備えた半導体チップ部などを追加して３つ以上の半導体チップ部を貼り合わせて、１つのチップとしたＣＭＯＳ固体撮像装置を構成することもできる。
【００３７】
＜３．第１実施形態の固体撮像装置＞
［固体撮像装置の構成例］
図３に、本技術に係る固体撮像装置、すなわち、裏面照射型のＣＭＯＳ固体撮像装置の第１実施形態を示す。裏面照射型のＣＭＯＳ固体撮像装置は、受光部が回路部の上部に配置され、表面照射型に比べて高感度で低ノイズのＣＭＯＳ固体撮像装置である。第１実施形態に係る固体撮像装置３１は、図２Ａの固体撮像装置１ａと同様の、画素アレイ２３と制御回路２４が形成された第１の半導体チップ部２６と、ロジック回路２５が形成された第２の半導体チップ部２８とが貼り合わされた積層半導体チップ３２を有して構成される。第１の半導体チップ部２６と第２の半導体チップ部２８とは、後述する互いの多層配線層が向かい合うようにして、かつ接続配線が直接接合するように、貼り合わされる。
【００３８】
第１の半導体チップ部２６は、薄膜化されたシリコンによる第１の半導体基板３３に、光電変換部となるフォトダイオードＰＤと複数の画素トランジスタＴｒ１、Ｔｒ２からなる複数の画素を列状に２次元配列した画素アレイ３４が形成される。また、図示しないが、半導体基板３３に制御回路２４を構成する複数のＭＯＳトランジスタが形成される。半導体基板３３の表面３３ａ側には、層間絶縁膜５３を介して複数、この例では５層のメタルＭ１〜Ｍ５による配線３５［３５ａ〜３５ｄ］および３６を配置した多層配線層３７が形成される。配線３５および３６は、デュアルダマシン法で形成された銅（Ｃｕ）配線が用いられる。半導体基板３３の裏面側には、絶縁膜３８を介してオプティカルブラック領域４１上を含んで遮光膜３９が形成され、さらに平坦化膜４３を介して有効画素アレイ４２上にカラーフィルタ４４およびオン半導体チップレンズ４５が形成される。オプティカルブラック領域４１上にもオン半導体チップレンズ４５を形成することもできる。
【００３９】
図３において、画素トランジスタＴｒ１、Ｔｒ２は、複数の画素トランジスタを代表して示している。図３では、画素アレイ３４の画素を模式的に示しているが、図４に１画素の詳細を示す。第１の半導体チップ２６では、薄膜化された半導体基板３３にフォトダイオードＰＤが形成される。フォトダイオードＰＤは、例えばｎ型半導体領域４６と基板表面側のＰ型半導体領域４７を有して形成される。画素を構成する基板表面には、ゲート絶縁膜を介してＰ型半導体領域４８が形成され、ゲート電極４８と対のソース・ドレイン領域４９により画素トランジスタＴｒ１、Ｔｒ２が形成される。フォトダイオードＰＤに隣接する画素トランジスタＴｒ１がフローティングディフュージョンＦＤに相当する。各単位画素は素子分離領域５１で分離される。素子分離領域５１は、例えば基板に形成した溝内にＳｉＯ２膜等の絶縁膜を埋め込んでなるＳＴＩ（Shallow Trench Isolation）構造に形成される。
【００４０】
第１の半導体チップ部２６の多層配線層３７では、対応する画素トランジスタと配線３５間、隣り合う上下層の配線３５間が、導電ビア５２を介して接続される。さらに、第２の半導体チップ部２８との接合面４０に臨んで、５層目のメタルＭ５による接続配線３６が形成される。接続配線３６は、導電ビア５２を介して４層目のメタルＭ４による所要の配線３５ｄに接続される。
【００４１】
第２の半導体チップ部２８は、シリコンによる第２の半導体基板５４の各半導体チップ部となる領域に、周辺回路を構成するロジック回路５５が形成される。ロジック回路５５は、ＣＭＯＳトランジスタを含む複数のＭＯＳトランジスタＴｒ１１〜Ｔｒ１４で形成される。図５に示される、第２の半導体基板５４の表面側上には、層間絶縁膜５６を介して複数層、本例では４層のメタルＭ１１〜Ｍ１４による配線５７［５７ａ〜５７ｃ］および５８を配置した多層配線層５９が形成される。配線５７および５８は、デュアルダマシン法による銅（Ｃｕ）配線が用いられる。
【００４２】
図３において、ロジック回路５５の複数のＭＯＳトランジスタを、ＭＯＳトランジスタＴｒ１１〜Ｔｒ１４で代表して示している。図３では、ＭＯＳトランジスタＴｒ１１〜Ｔｒ１４を模式的に示しているが、図５に例えばＭＯＳトランジスタＴｒ１１、Ｔｒ１２の詳細を示す。第２の半導体チップ部２８では、第２の半導体基板５４の表面側の半導体ウェル領域に、各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２が一対のソース・ドレイン領域６１とゲート絶縁膜を介してゲート電極６２を有して形成される。各ＭＯＳトランジスタＴｒ１１、Ｔｒ１２は例えばＳＴＩ構造の素子分離領域６３で分離される。
【００４３】
第２の半導体チップ部２８の多層配線層５９では、ＭＯＳトランジスタＴｒ１１〜Ｔｒ１４と配線５７間、隣り合う上下層の配線５７間が、導電ビア６４を介して接続される。さらに、第１の半導体チップ部２６との接合面４０に臨んで、４層目のメタルＭ１４による接続配線５８が形成される。接続配線５８は、導電ビア６４を介して３層目のメタルＭ１３による所要の配線５７ｃに接続される。
【００４４】
第１の半導体チップ部２６と第２の半導体チップ部２８とは、互いの多層配線層３７および５９が向かい合うようにして、接合面４０に臨む接続配線３６および５８を直接接合して、電気的に接続される。接合付近の層間絶縁膜６６は、後述の製法で示すように、Ｃｕ配線のＣｕ拡散を防止するためのＣｕ拡散バリア性絶縁膜とＣｕ拡散バリア性を有しない絶縁膜の組み合わせで形成される。Ｃｕ配線による接続配線３６および５８の直接接合は、熱拡散接合で行う。接続配線３６および５８以外の層間絶縁膜６６同士の接合は、プラズマ接合、あるいは接着剤で行う。
【００４５】
上記のように、接合面４０に臨む接続配線３６および５８を直接接合する方法以外に、互いの多層配線層３７および５９の表面に、極めて薄い均一な絶縁性薄膜９００を成膜して、プラズマ接合等で接合する方法でも可能である。なお、絶縁性薄膜９００は図３に記していない。
【００４６】
そして、本実施形態では、特に、図３および図６（要部の拡大図）に示すように、第１の半導体チップ部２６および第２の半導体チップ部２８の接合付近に、接続配線と同じ層の導電膜による遮光層６８が形成される。本実施形態の遮光層６８は、第１の半導体チップ部２６側の接続配線３６と同じ層のメタルＭ５による遮光部（第１の導電体）７１と、第２の半導体チップ部２８側の接続配線５８と同じ層のメタルＭ１４による遮光部（第２の導電体）７２とにより形成される。
【００４７】
図７Ａないし図７Ｃは、本実施形態の固体撮像装置の遮光部を示す構成図である。図７Ａに示すように、本実施形態の遮光部７１は、上面から見て、所定のピッチで複数の開口部７３を有する横ストライプ形状に配列されたレイアウトに形成されている。本実施形態では、遮光部７１の幅は、開口部７３の幅よりも広いが、開口部７３の幅が遮光部７１の幅より広くてもよい。
【００４８】
図７Ｂに示すように、本実施形態の遮光部７２は、所定のピッチで複数の開口部７４を有する横ストライプ形状に配列されたレイアウトに形成されている。本実施形態では、遮光部７２は、遮光部７１の開口部７３を塞ぐ位置に、開口部７３の幅より広い幅で形成されている。
【００４９】
図７Ｃに示すように、遮光部７１および７２の接合後の遮光層６８は、両遮光部７１および７２が上面から見て一様に閉塞された状態で重なり合って構成されている。すなわち、遮光部７１の第１の導電体および遮光部７２の第２の導電体が形成された領域は、画素アレイ２３が形成された領域以上の大きさで配置されている。なお、本実施形態では、遮光部７１の幅は、遮光部７２の幅よりも広く形成されているが、遮光部７２の幅が遮光部７１の幅より広く形成されていてもよい。また、遮光部７１および遮光部７２の導電体が形成されている接合面４０の領域は、部分的に隙間を有することもできる。
【００５０】
遮光部７１と、その開口部７３を塞ぐ遮光部７２とは、互いに一部重なるように形成される。遮光部７１および７２は、接続配線３６および５８が直接接合されるとき、同時に重なる部分において直接接合される。また、遮光部７１および７２は、一方が開口部７３を有する配線であり、他方がその開口部７３を覆うような形状であり、開口部７３より面積が大きく、一部が重なるように形成される。なお、本技術に係る開口部７３の形状は種々の形状が考えられ、図７Ａの横ストライプ形状に限られない。
【００５１】
遮光層６８は、電位固定、例えば接地電位が印加され、電位的に安定にすることが好ましい。電位固定は、第１の半導体基板３３側か、あるいは、第２の半導体基板５４側で実施するか、または、その両方で実施することが可能である。
【００５２】
［固体撮像装置の製造方法例］
図８ないし図１６に、第１実施形態に係る固体撮像装置３１の製造方法例を示す。図８ないし図１０は、画素アレイを有する第１の半導体チップ部側の工程、図１１ないし図１３は、ロジック回路を有する第２の半導体チップ部側の工程、図１４ないし図１６は、接合以降の工程を示す。
【００５３】
まず、図８に示すように、例えばシリコンによる第１の半導体ウェハ（以下、半導体基板という）３３の各半導体チップ部となる領域に半導体ウェル領域３０を形成し、この半導体ウェル領域３０に各画素の光電変換部となるフォトダイオードＰＤを形成する。図示しないが、素子分離領域５１（図４参照）は最初に形成して置くことができる。各フォトダイオードＰＤは、半導体ウェル領域３０の深さ方向に延長して形成される。フォトダイオードＰＤは、画素アレイ３４を構成する有効画素アレイ４２およびオプティカルブラック領域４１に形成する。
【００５４】
さらに、半導体ウェル領域３０の表面３３ａ側に各画素を構成する複数の画素トランジスタを形成する。画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタで構成することができる。ここでは、前述したように、画素トランジスタＴｒ１、Ｔｒ２を代表して示す。各画素トランジスタＴｒ１、Ｔｒ２は、図示しないが、一対のソース・ドレイン領域と、ゲート絶縁膜を介して形成したゲート電極とを有して形成される。
【００５５】
半導体基板３３の表面３３ａ側の上部には、層間絶縁膜５３を介して複数層、本例では４層メタルＭ１〜Ｍ４による配線３５［３５ａ、３５ｂ、３５ｃ、３５ｄ］を、導電ビア５２を含めて形成する。配線３５は、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜５３にビアファーストによる接続孔と配線溝を同時に形成し、Ｃｕ拡散を防止するためのＣｕ拡散バリア性メタル膜とＣｕシード膜を形成した後、めっき法によりＣｕ材料層を埋め込む。Ｃｕ拡散バリア性メタル膜としては、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ，ＷＮ、Ｒｕ、ＴｉＺｒＮ、これらを含む合金膜が挙げられる。次いで、ＣＭＰ（化学機械研磨）法により余剰のＣｕ材料層を除去し、平坦化された導電ビアと一体のＣｕ配線が形成される。その後、図示しないがＣｕ拡散バリア性絶縁膜を成膜する。Ｃｕバリア性絶縁膜としては、例えば、ＳｉＮ、ＳｉＣ、ｓｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。この工程を繰り返して、４層のメタルＭ１〜Ｍ４による配線３５ａ〜３５ｄを形成する。
【００５６】
次に、図９に示すように、Ｃｕ拡散バリア性を有しない第１絶縁膜７６、Ｃｕ拡散バリア性を有しない第２絶縁膜７７およびＣｕ拡散バリア性絶縁膜７５を順次形成する。第１絶縁膜７６と第２絶縁膜７７は、ＳｉＯ２膜、ＳｉＣＯＨ膜などで形成される。また、Ｃｕバリア性絶縁膜７５としては、前述同様に例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。これらＣｕ拡散バリア性絶縁膜７５、第１絶縁膜７６、第２絶縁膜７７は、層間絶縁膜５３に相当する。次いで、リソグラフィおよびエッチング技術を用いてビアファーストで、最表面のＣｕ拡散バリア性絶縁膜７５および第２絶縁膜７７および第1絶縁膜７６をパターニングしビア孔８０を選択的に形成する。その後、第２絶縁膜７７部をパターニングし選択的に開口部７８を形成する。すなわち、形成すべき遮光部７１（開口部７３を除く部分）に対応する部分の開口部７８と、形成すべき接続配線３６に対応する部分の開口部７９、ビア孔８０を有するようにパターニングする。
【００５７】
次に、図１０に示すように、前述と同様に、デュアルダマシン法を用いて開口部７８、７９およびビア孔８０内にＣｕ材料を埋め込むようにして、開口部７３を有する遮光部７１と、配線３５ｄに接続する導電ビア５２および接続配線３６とを形成する。遮光部７１および接続配線３６は、５層目のメタルＭ５により形成する。これによって、メタルＭ１〜Ｍ５による配線３５ａ〜３５ｄ、接続配線３６、遮光部７１と、層間絶縁膜５３、絶縁膜７５〜７７とにより、多層配線層３７が形成される。ここで、接続配線３６に接続される４層のメタルＭ４による配線３５ｄ１は、ロジック回路側からの発光光がフォトダイオードＰＤ側に漏れないように、遮光部７１側に十分に延長して遮光部７１と重なる面積で形成することが好ましい。
【００５８】
さらに、遮光部７１および接続配線３６の上部には、極めて薄い均一な絶縁性薄膜９００を成膜する。
【００５９】
一方、図１１に示すように、例えばシリコンによる第２の半導体ウェハ（以下、半導体基板という）５４の各半導体チップ部となる領域に半導体ウェル領域５０を形成する。この半導体ウェル領域５０にロジック回路５５を構成する複数のＭＯＳトランジスタＴｒ１１〜Ｔｒ１４を形成する。ここでは、前述したように、ＭＯＳトランジスタＴｒ１１〜Ｔｒ１４を代表して示す。図示しないが、素子分離領域６３（図５参照）は最初に形成して置くことができる。
【００６０】
半導体基板５４の表面側の上部には、層間絶縁膜５６を介して複数層、本例では３層のメタルＭ１１〜Ｍ１３による配線５７［５７ａ、５７ｂ、５７ｃ］を、導電ビア６４を含めて形成する。配線５７は、デュアルダマシン法で形成することができる。すなわち、層間絶縁膜にビアファーストによる接続孔と配線溝を同時に形成し、Ｃｕ拡散を防止するためのＣｕ拡散バリア性メタル膜とＣｕシード膜を形成した後、めっき法によりＣｕ材料層を埋め込む。Ｃｕ拡散バリア性メタル膜としては、例えばＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ，ＷＮ、Ｒｕ、ＴｉＺｒＮ、これらを含む合金膜が挙げられる。次いで、ＣＭＰ（化学機械研磨）法により余剰のＣｕ材料層を除去し、平坦化された導電ビアと一体のＣｕ配線が形成される。その後、図示しないがＣｕ拡散バリア性絶縁膜を成膜する。Ｃｕバリア性絶縁膜としては、例えば、ＳｉＮ、ＳｉＣ、ｓｉＣＮ，ＳｉＯＮ等の絶縁膜、を用いることができる。この工程を繰り返して、３層のメタルＭ１１〜Ｍ１３による配線５７ａ〜５７ｃを形成する。
【００６１】
次に、図１２に示すように、Ｃｕ拡散バリア性を有しない第１絶縁膜８２、Ｃｕ拡散バリア性を有しない第２絶縁膜８３およびＣｕ拡散バリア性絶縁膜８１を順次形成する。第１絶縁膜８２と第２絶縁膜８３は、ＳｉＯ２膜、ＳｉＣＯＨ膜などで形成される。またＣｕバリア性絶縁膜８１としては、前述同様に例えば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ，ＳｉＯＮ等の絶縁膜を用いることができる。これらＣｕ拡散バリア性絶縁膜８１、第１絶縁膜８２、第２絶縁膜８３は、層間絶縁膜に相当する。次いで、リソグラフィおよびエッチング技術を用いてビアファーストで、最表面のＣｕ拡散バリア性絶縁膜８１および第２絶縁膜８３および第１絶縁膜８２をパターニングしビア孔８６を選択的に形成する。その後、第２絶縁膜８３部をパターニングし選択的に開口部８４、８５を形成する。開口部８４は、第１の半導体チップ側の遮光部７１の開口部７３を覆う位置に形成する。この開口部８４は、後に第１の半導体基板と第２の半導体基板を接合するとき、合わせずれによる光洩れがないように、遮光部７１の開口部７３を覆いかつ遮光部７１に一部重なる大きさに形成することが望ましい。すなわち、形成すべき遮光部７２に対応する部分の開口部８４と、形成すべき接続配線５８に対応する部分の開口部８５、ビア孔８６を有するようにパターニングする。
【００６２】
次に、図１３に示すように、前述と同様に、デュアルダマシン法を用いて開口部８４、８５およびビア孔８６内にＣｕ材料を埋め込むようにして、遮光部７２と、配線５７ｃに接続する導電ビア６４および接続配線５８とを形成する。遮光部７２および接続配線５８は、４層目のメタルＭ１４により形成する。これによって、メタルＭ１１〜Ｍ１３による配線５７ａ〜５７ｃ、接続配線５８、遮光部７２と、層間絶縁膜５６、絶縁膜８１〜８３とにより、多層配線層５９が形成される。
【００６３】
さらに、遮光部７２および接続配線５８の上部には、極めて薄い均一な絶縁性薄膜９０１を成膜する。
【００６４】
次に、図１４に示すように、第１の半導体基板３３と第２の半導体基板５４を、互いの多層配線層が向かい合って双方の接続配線３６、５８が直接接触して電気的に接続されるように、第１の半導体基板３３および第２の半導体基板５４を接合する。つまり、第１および第２の半導体基板３３および５４を物理的に接合し、かつ電気的に接続する。このとき、遮光部７１と遮光部７２も、重なる部分で直接接合する。すなわち、熱処理により接続配線３６および５８同士、遮光部７１および７２同士を熱拡散接合する。このときの熱処理温度は、１００℃〜５００℃程度とすることができる。また、層間絶縁膜である絶縁膜同士を表面処理してプラズマ接合する。なお、層間絶縁膜である絶縁膜同士は、接着剤により接合することもできる。
【００６５】
このように、遮光部７１の第１の導電体と遮光部７２の第２の導電体とは、初めに接合面４０に絶縁膜を挟んでおき、その後熱を加えることにより導電体である銅を結晶成長させて繋げられるため、接合面４０付近で電気的に接続されている。したがって、第１の導電体および第２の導電体は、それぞれ第１の半導体チップ２６および第２の半導体チップに形成されたロジック回路５５および配線３５よりも接合面４０側に配置されている。
【００６６】
次に、図１５に示すように、第１の半導体基板３３を、裏面側からフォトダイオードＰＤの必要膜厚が残るようにＣＭＰ法等を用いて研削、研磨して薄膜化する。
【００６７】
次に、図１６に示すように、薄膜化した表面上に絶縁膜３８を介して、オプティカルブラック領域に対応するフォトダイオードＰＤ上を含んで遮光膜３９を形成する。また、平坦化膜４３を介して有効画素アレイに対応するフォトダイオードＰＤ上にカラーフィルタ４４およびオン半導体チップレンズ４５を形成する。
【００６８】
次いで、接合された第１の半導体基板３３および第２の半導体基板ｓ５４を各半導体チップに分離する半導体チップ化を行い、図３に示す目的の固体撮像装置３１を得る。
【００６９】
遮光部７１および７２、接続配線３６および５８、これらと同層の配線となるメタルＭ５、Ｍ１４としては、導電性が高く、遮光性が高い材料で且つ接合し易い材料が望ましい。このような性質を有する材料としては、Ｃｕ以外に、Ａｌ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｒｕ等の単一材料、あるいは合金を用いることができる。
【００７０】
遮光層６８の膜厚、本例では遮光部７１、７２の膜厚は、発光する第２の半導体チップ部２８側の光の波長にわせて決めるのが望ましい。本実施形態では、第２の半導体チップ部２８のＭＯＳトランジスタのホットキャリアからの発光を遮光する必要があるため、波長１μｍ前後の光に対して遮光層厚を設計する必要がある。例えば、遮光層６８の膜厚、したがって遮光部７１、７２の膜厚としては、５０ｎｍ〜８００ｎｍ程度とすることができる。
【００７１】
本実施形態に係る固体撮像装置３１およびその製造方法によれば、第１の半導体チップ部２６と第２の半導体チップ部２８との接合面４０付近において、第１の導電体７１および第２の導電体７２のみで、遮光層６８および電気的ノイズに対するシールド層を形成している。また、接合面４０付近において、接合面４０に接する面積比率が、第２の導電体７２よりも第１の導電体７１の方が高く、非対称となっている。このため、固体撮像装置３１およびその製造方法によれば、高面積比率の導電膜のウェハ接合を実現させて接合面４０でのボイドの発生を抑制することができる。さらに、接合面４０でのボイドの発生を抑制することにより、画質を向上させる固体撮像装置３１を提供することができる。なお、接合面４０に接する面積比率は、第１の導電体７１と第２の導電体７２とで異なる非対称であればよく、第１の導電体７１よりも第２の導電体７２の方が高くてもよい。
【００７２】
ここで、非対称とは、下基板側のＣｕ面積比率が３０％以下であり、上基板のＣｕ面積比率が７０％以上となるレイアウトであって、接合後に１００％遮光できるものをいう。面積比率は、高い方の基板が７０％以上であることが望ましく、８７％以上がより好ましい。一方、面積比率は、低い方の基板が３０％以下であることが望ましく、１３％以下がより好ましい。なお、接合面４０付近には、第１の導電体７１または第２の導電体７２の代わりにダミーの導電体を配置してもよい。
【００７３】
また、本実施形態に係る固体撮像装置３１およびその製造方法によれば、第１の半導体チップ部２６と第２の半導体チップ部２８との接合付近に接続配線３６および５８と同じ層のメタルＭ５、Ｍ１４による遮光層６８を形成している。この遮光層６８により、第２の半導体チップ部２８のロジック回路５５のＭＯＳトランジスタからのホットキャリアによる発光が第１の半導体チップ部２６側の画素アレイへ入射することを抑制することができる。従って、ホットキャリアによる発光の悪影響が抑制されるので、暗電流、ランダムノイズを抑制することができる。
【００７４】
また、本実施形態に係る固体撮像装置３１の製造方法によれば、遮光層６８が接続配線３６および５８と同じ層のメタルＭ５、Ｍ１４で形成されるので、従来技術に比べて接合された半導体チップ全体の厚みを小さくすることができ、固体撮像装置３１をより薄型化することができる。これにより半導体チップ全体の厚みを増やさずに暗電流、ランダムノイズの少ない固体撮像装置３１を提供することができる。
【００７５】
また、本実施形態に係る固体撮像装置３１の製造方法によれば、配線、接続配線、遮光層を同時に形成することができるので、製造工程数の削減、マスク工程の削減、材料費の削減が行え、低コストをもって暗電流、ランダムノイズの少ない固体撮像装置を製造することができる。
【００７６】
＜４．第２実施形態の固体撮像装置＞
図１７を用いて、本技術に係る固体撮像装置の第２実施形態について説明する。本実施形態が、図１６の第１実施形態と相違する点は、配線層５８および遮光部７２の導電ビア６４を形成せずに、接続配線３６とメタルＭ１３の配線５７ｃとを遮光部７２で接続させている点である。本実施形態の固体撮像装置３１も、第１実施形態の固体撮像装置３１と同様の効果を有するのに加えて、さらに、導電ビア６４を形成しないことにより製造工程及び製造コストを削減できるメリットがある。
【００７７】
＜５．第３実施形態の固体撮像装置＞
図１８を用いて、本技術に係る固体撮像装置の第３実施形態について説明する。本実施形態が、図１６の第１実施形態と相違する点は、接続配線３６および配線５８を電源利用等の配線として利用する場合も、遮光層６８と同様に、配線９０２の配線面積比率を高くし、配線９０３の配線面積比率を低くして、配線９０２および９０３を非対称に接合した構造とされている点である。本実施形態の固体撮像装置３１も、第１実施形態の固体撮像装置３１と同様の効果を有し、特に、遮光層６８に加えて配線９０２および９０３の面積比率を非対称にして、他方の面積比率を高くすることで、より接合時に発生するボイドを抑制することができる。
【００７８】
＜６．第４実施形態の固体撮像装置＞
図１９を用いて、本技術に係る固体撮像装置の第４実施形態について説明する。本実施形態が、図１６の第１実施形態と相違する点は、第２の半導体チップ部２８において、第２の半導体基板５４が２層積層されている点である。層間絶縁膜およびこれに接合する第２の半導体基板５４は、配線５７ｃ同士が配線９０４で電気的に接続されている。本実施形態の固体撮像装置３１も、第１実施形態の固体撮像装置３１と同様の効果を有する。なお、本技術に係る固体撮像装置の半導体基板の積層は、３層以下に限らず、４層以上であってもよい。
【００７９】
＜７．第５実施形態の固体撮像装置＞
図２０ないし図２２を用いて、本技術に係る固体撮像装置の第５実施形態について説明する。本実施形態が、図１６の第１実施形態と相違する点は、遮光層６８の平面のレイアウトが、図７で示した横ストライプ型以外に、斜めストライプ型または市松型に配置されている点である。
【００８０】
図２０Ａは、遮光層６８の平面形状が、第１実施形態と同様の横ストライプ型である場合を示している。なお、遮光部７１および７２のそれぞれの縦方向の幅は、同じであってもよく、異なっていてもよい。図２０Ｂは、遮光層６８の平面形状が、左上方から右下方へ配列された斜めストライプ型である場合を示している。図２０Ｃは、遮光層６８の平面形状が、市松型である場合を示している。この市松型は、遮光部７１に形成された複数の矩形の開口部７３を覆うように、開口部７３よりも面積が広い複数の矩形の遮光部７２が配置されている。なお、矩形は正方形を含む。図２０Ｄは、遮光層６８の平面形状が、図２０Ｃの市松型を時計回り方向に所定の角度回転させた斜め市松型である場合を示している。
【００８１】
図２１は、本実施形態の固体撮像装置の画素アレイの信号線レイアウトを示す拡大図である。本実施形態の画素アレイ２３には、複数のフォトダイオードが縦横それぞれ並行に配列されている。この画素アレイ２３には、横方向にそれぞれ所定のピッチで、リセット信号線Ｍ２１、トランスファ信号線Ｍ２２および画素選択信号線Ｍ２３が水平に複数配列されている。また、画素アレイ２３には、縦方向に所定のピッチで垂直信号線Ｍ３が垂直に複数配列されている。
【００８２】
図２２Ａないし図２２Ｃは、本実施形態の固体撮像装置のシールド層のレイアウトを説明するための構成図である。
【００８３】
図２２Ａに示す遮光層（シールド層）６８は、遮光部７１および７２が、上面から見て、所定のピッチで複数の開口部７３および７４を有する縦ストライプ型に配置されている。このような縦シールドの場合、各垂直信号線Ｍ３とシールド層６８との層間に差異が発生し、垂直信号線Ｍ３毎の総容量がばらつく可能性がある。
【００８４】
図２２Ｂに示すシールド層６８は、遮光部７１および７２が、上面から見て、所定のピッチで複数の開口部７３および７４を有する横ストライプ型に配置されている。このような横シールドの場合、各水平制御線Ｍ２１ないしＭ２３とシールド層６８との層間に差異が発生し、水平信号線Ｍ２１ないしＭ２３毎の総容量がばらつく可能性がある。
【００８５】
図２２Ｃに示すシールド層６８は、遮光部７１および７２が、上面から見て、左上方から右下方へ所定のピッチで複数の開口部７３を有する斜めストライプ型に配置されている。このような斜めに傾斜したシールドの場合、各垂直信号線Ｍ３、および、各水平制御線Ｍ２１ないしＭ２３の一本当たりのシールド層６８との層間容量が一様になることが期待でき、総容量のばらつきを抑えることが可能になる。したがって、他の縦横のストライプ型に比べて固体撮像装置のバンドノイズをより低減することができる。
【００８６】
以上のように、ストライプ型や市松型のシールド層６８のピッチ繰り返しの向きを、ロジック回路５５の各水平信号線Ｍ２１ないしＭ３、および各垂直信号線Ｍ３に対して、斜め方向に配置することにより、シールド層６８と各信号線との間の容量を画素アレイ２３全体で均一にできるため、固体撮像装置３１の電気的ノイズを低減することができる。さらに、映り込み対策として、シールド層６８を斜めストライプ型に配置して、全ての信号線と直交しない形状にすることで、容量カップリングの影響を分散させることができる。
【００８７】
＜８．第６実施形態の電子機器＞
図２３を用いて、本技術に係る固体撮像装置の第６実施形態について説明する。
図２３は、本技術に係る電子機器を示す図である。上述の本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
【００８８】
図２３に、本技術に係る電子機器の一例としてカメラに適用した第６実施形態を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施形態に係るカメラ２０１は、固体撮像装置２０２と、固体撮像装置２０２の受光センサ部に入射光を導く光学系２０３と、シャッタ装置２０４を有する。さらに、固体撮像装置２０２を駆動する駆動回路２０５と、固体撮像装置２０２の出力信号を処理する信号処理回路２０６とを有する。
【００８９】
固体撮像装置２０２は、上述した各実施形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）２０３は、被写体からの像光（入射光）を固体撮像装置２０２の撮像面上に結像させる。これにより、固体撮像装置２０２内に、一定期間信号電荷が蓄積される。光学系２０３は、複数の光学レンズから構成された光学レンズ系としてもよい。
シャッタ装置２０４は、固体撮像装置２０２への光照射期間及び遮光期間を制御する。駆動回路２０５は、固体撮像装置２０２の転送動作及びシャッタ装置２０４のシャッタ動作を制御する駆動信号を供給する。駆動回路２０５から供給される駆動信号（タイミング信号）により、固体撮像装置２０２の信号転送を行う。信号処理回路２０６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいは、モニタに出力される。
【００９０】
第６実施形態に係る電子機器によれば、上述の本技術における裏面照射型の固体撮像装置２０２を備えるので、ロジック回路のＭＯＳトランジスタからのホットキャリアで発光した光が画素アレイ側に入射されず、暗電流、ランダムノイズを抑制することができる。従って、高画質の電子機器を提供することがでる。例えば、画質を向上したカメラなどを提供することができる。
【００９１】
なお、本技術の実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上述した複数の実施形態の全てまたは一部を組み合わせた形態を採用することができる。
【００９２】
また、本技術は、以下のような構成を取ることができる。
（１）一つまたは複数の第１の導電体および画素アレイが形成された第１の半導体チップと、
前記第１の半導体チップと接合され、一つまたは複数の第２の導電体およびロジック回路が形成された第２の半導体チップと、を少なくとも含み、
前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１の導電体と前記第２の導電体とが重なり合って電気的に接続され、
前記接合面に接する面積が、前記第１の導電体と前記第２の導電体とで異なる固体撮像装置。
（２）前記接合面に接する面積が小さい方の導電体に対する面積が大きい方の導電体の面積比率が７０％以上である、上記（１）に記載の固体撮像装置。
（３）前記接合面に接する面積が小さい導電体に対する面積が大きい導電体の面積比率が６０％以上である、上記（１）に記載の固体撮像装置。
（４）前記第１の導電体および前記第２の導電体が形成されている前記接合面の領域は、前記第１の導電体または前記第２の導電体のいずれかで閉塞される、上記（１）に記載の固体撮像装置。
（５）前記第１の導電体および前記第２の導電体が形成されている前記接合面の領域は、部分的に隙間を有する、上記（１）に記載の固体撮像装置。
（６）前記第１の半導体チップには、前記第１の導電体および前記第２の導電体の電位固定を行う配線および接続孔が形成されている、上記（１）に記載の固体撮像装置。
（７）前記第２の半導体チップには、前記第１の導電体および前記第２の導電体の電位固定を行う配線および接続孔が形成されている、上記（１）に記載の固体撮像装置。
（８）前記第１の導電体および前記第２の導電体は、それぞれ前記第１の半導体チップおよび前記第２の半導体チップに形成されたロジック回路および配線よりも前記接合面側に配置される、上記（１）に記載の固体撮像装置。
（９）前記第１の導電体および前記第２の導電体が形成された領域は、前記画素アレイが形成された領域以上の大きさで配置される、上記（１）に記載の固体撮像装置。
（１０）前記第１の導電体および前記第２の導電体は複数形成され、前記複数の第１の導電体および前記複数の第２の導電体の配列方向が、前記第１の半導体チップおよび前記第２の半導体チップに形成されたアナログ回路の信号線の方向に対して傾斜した方向である、上記（１）に記載の固体撮像装置。
（１１）一つまたは複数の第１の導電体および画素アレイを第１の半導体チップに形成するステップと、
一つまたは複数の第２の導電体およびロジック回路を第２の半導体チップに形成するステップと、
前記第１の半導体チップに形成された前記第１の導電体と前記第２の半導体チップに形成された前記第２の導電体とを重なり合わせて電気的に接続するステップと、を含み、
前記第１の半導体チップと前記第２の半導体チップとの接合面に接する面積が、前記第１の導電体と前記第２の導電体とで異なる固体撮像装置の製造方法。
（１２）一つまたは複数の第１の導電体および画素アレイが形成された第１の半導体チップと、
前記第１の半導体チップと接合され、一つまたは複数の第２の導電体およびロジック回路が形成された第２の半導体チップと、を少なくとも含み、
前記第１の半導体チップと前記第２の半導体チップとの接合面で、前記第１の導電体と前記第２の導電体とが重なり合って電気的に接続され、
前記接合面に接する面積が、前記第１の導電体と前記第２の導電体とで異なる固体撮像装置を備える、電子機器。
【符号の説明】
【００９３】
１、１ａ〜１ｃ、３１  固体撮像装置
２  画素
３、２３、３４  画素アレイ（画素領域）
４  垂直駆動回路
５  カラム信号処理回路
６  水平駆動回路
７  出力回路
８、２４、２４−１、２４−２  制御回路
９  垂直信号線
１０  水平信号線
２１、３３  第１の半導体基板
２２、５４  第２の半導体基板
２５、５５  ロジック回路
２６  第１の半導体チップ部
２８  第２の半導体チップ部
３０、５０  半導体ウェル領域
３２  積層半導体チップ
３３ａ  表面
３５ａ〜３５ｄ、３６、５７ａ〜５７ｃ、５８、９０２〜９０４  配線
３７、５９  多層配線層
３８  絶縁膜
３９  遮光膜
４０  接合面
４１  オプティカルブラック領域
４２  有効画素アレイ
４３  平坦化膜
４４  カラーフィルタ
４５  オン半導体チップレンズ
４７、４８  Ｐ型半導体領域
４９、６１  ソース・ドレイン領域
５１、６３  素子分離領域
５２、６４  導電ビア
５３、５６、６６  層間絶縁膜
６２  ゲート電極
６８  遮光層
７１  遮光部（第１の導電体）
７２  遮光部（第２の導電体）
７３、７４、７８、７９、８４、８５  開口部
７５、８１  Ｃｕ拡散バリア性絶縁膜
７６、８２  第１絶縁膜
７７、８３  第２絶縁膜
８０、８６  ビア孔
９００、９０１  絶縁性薄膜
ＰＤ  フォトダイオード
Ｔｒ１、Ｔｒ２  画素トランジスタ
Ｍ１〜Ｍ５、Ｍ１３、Ｍ１４  メタル
ＦＤ  フローティングディフュージョン
Ｔｒ１１〜Ｔｒ１４  ＭＯＳトランジスタ
【図１】
2017169505.tif 000003
【図２】
2017169505.tif 000004
【図３】
2017169505.tif 000005
【図４】
2017169505.tif 000006
【図５】
2017169505.tif 000007
【図６】
2017169505.tif 000008
【図７】
2017169505.tif 000009
【図８】
2017169505.tif 000010
【図９】
2017169505.tif 000011
【図１０】
2017169505.tif 000012
【図１１】
2017169505.tif 000013
【図１２】
2017169505.tif 000014
【図１３】
2017169505.tif 000015
【図１４】
2017169505.tif 000016
【図１５】
2017169505.tif 000017
【図１６】
2017169505.tif 000018
【図１７】
2017169505.tif 000019
【図１８】
2017169505.tif 000020
【図１９】
2017169505.tif 000021
【図２０】
2017169505.tif 000022
【図２１】
2017169505.tif 000023
【図２２Ａ】
2017169505.tif 000024
【図２２Ｂ】
2017169505.tif 000025
【図２２Ｃ】
2017169505.tif 000026
【図２３】
2017169505.tif 000027
【国際調査報告】
2017169505.tif 000028
2017169505.tif 000029
2017169505.tif 000030
2017169505.tif 000031