【事件の表示】
　特願２００１−　９９６１１「別個のデータ転送部およびメッセージ・ネットワークを有するデータ記憶システム」拒絶査定不服審判事件〔平成１３年１１月２２日出願公開、特開２００１−３２５１５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明の認定
　本願は、平成１３年３月３０日（優先権主張：平成１２年３月３１日、優先権主張国：米国）に出願されたものであって、平成１６年１０月６日付けで拒絶査定がなされ、これに対し、平成１７年１月６日に拒絶査定不服審判が請求されるとともに、同年２月７日付けで手続補正（以下、「本件補正」という。）がなされたものである。
　
　本件補正の内容は、補正前請求項１５を削除し、また、補正前請求項３０，３４，３８，４２，４６における「適正な」及び「不適正な」をそれぞれ「有効な」及び「障害のある」と補正するものであるから、本件補正は請求項の削除、及び明りょうでない記載の釈明を目的としたものと認める。
　
　本件補正された特許請求の範囲は、その請求項１〜５５に記載されたとおりのものであり、請求項１に係る発明（以下、本願発明という。）は次のとおりのものと認める。
　
「【請求項１】　システム・インターフェース装置であって、
　複数の第１ディレクタと、
　複数の第２ディレクタと、
　キャッシュ・メモリを有するデータ転送部であって、前記キャッシュ・メモリが前記複数の第１および第２ディレクタに結合されている、データ転送部と、
　前記データ転送部とは独立して動作し、前記複数の第１ディレクタおよび前記複数の第２ディレクタに結合されているメッセージ・ネットワークと、
から成り、
　前記第１および第２ディレクタが、前記メッセージ・ネットワークを通じて前記第１ディレクタおよび前記第２ディレクタ間を通過するメッセージに応答して、前記第１ディレクタおよび前記第２ディレクタ間のデータ転送を制御することにより、前記データに前記データ転送部内の前記キャッシュ・メモリを通過させ、前記第１ディレクタおよび前記第２ディレクタ間のデータ転送を容易にすることを特徴とするシステム・インターフェース装置。」
　
　
２．刊行物
　原査定の拒絶の理由に引用された、特開昭５９−１００９６４号公報（以下、「刊行物」という。）には、図面と共に、次のような記載がある。
　
（あ）
　「〔発明の実施例〕
　以下、本発明の一実施例を脱明する。第１図は、本発明の対象となる計算機システムの概要図で、ＣＰＵ１０、主記憶装置１１、チヤネルＡ１２、チヤネルＢ１３、デイレクタＡ１４、デイレクタＢ１５、デイレクトリ１６、デイスク・キヤツシユ装置１７、デイスク装置群１８より構成きれる。チヤネルＡ１２とチヤネルＢ１３の機能、構成はまつたく等しい。デイレクタＡ１４、デイレクタＢ１５についても同様である。デイスク・キヤツシユ装置１７は同時に複数のアクセスが可能であるが、デイレクトリ１６は、他の処理系が使用している時には、待つ必要がある。ただし、デイレクトリ１６を参照する時間は短かいため、待ち時間は問題にならない。
　次に各装置の基本的な動作について述べる。
ＣＰＵ１０は、演算を行なうが、デイスク装置群１８に対する入出力処理が必要になると、チヤネルＡ１２または、チヤネルＢ１３を起動する。この時、ＣＰＵ１０は、チヤネルＡ１２とチヤネルＢ１３の利用率が等しくなるようにそれぞれの装置を起動する。チヤネルＡ１２は主記憶装置１１から読んだデータをデイレクタＡ１４に送り、デイレクタＡ１４から受け取つたデータを主記憶装置１１に書き込む。チヤネルＢ１３はデイレクタＢ１５とデータ転送を行なうという点を除くとチヤネルＡ１２とまつたく同じ処理をする。デイレクタＡ１４は、チヤネルＡ１２からの入出力要求があつたデータがデイスク・キヤツシユ装置１７に存在するかどうかをデイレクトリ１６により調べる。デイレクトリ１６には、デイスク・キヤツシユ装置１７上にデイスク装置群１８のどの部分のデー夕が格納されているかが示されている。デイスク・キヤツシユ装置１７は通常、揮発性のＩＣメモリにより構成されるため、出力処理の場合には、処理の対象となるデータが、デイスク・キヤツシユ装置１７上に存在しようといまいと、デイスク装置群１８上にデータの書き込みが終了した時点でその処理を完了とする。このため、出力処理の場合には、デイレクタＡ１４は、要求されたデータがデイスク・キヤツシユ装置１７上に存在する時には、デイスク・キヤツシユ装置１７、デイスク装置群１８の入出力対象の装置の両装置上のデータを更新する。−方、デイスク・キヤツシユ装置１７上にデータが存在しない場合には、デイスク装置群１８上のデータのみ更新する。入力要求の場合、デイスク・キヤツシユ装置１７上にそのデータが存在する時には、デイレクタＡ１４は直接デイスク・キヤツシユ装置１７からデータを送信する。従つて、デイスク・キヤツシユ装置１７を導入することによる入出力処理の高速化は、入力要求時にデータがデイスク・キヤツシユ装置１７上に存在する場合のみである。入力データが、デイスク・キヤツシユ装置１７上にない時には、デイスク装置群１８からデータを読みチヤネルＡ、デイスク・キヤツシユ装置１７上に送る。この時、同一トラツク上に存在する他のデータは近い将来参照される可能性が高いとして、デイスク・キヤツシユ装置１７に読み込まれる。また・シーケンシヤル・アクセスのように、アクセス・パターンがはつきりしている場合には、次にアクセスされるデータを前もつて、デイスク・キヤツシユ装置１７上に読み込んでおくことにより入力処理の高速化が可能である。以上が、デイレクタ Ａ１４の持つ機能であるが、デイレクタＢ１５もまつたく同じ機能を持つ。
　これまで述べた内容は、デイレクタＡ１４ ，Ｂ１５に本発明の対象となる並列転送機能を持たすことなく実現できるが、本発明の基本となる処理内容である。本発明の目的は、以上述べたデイレクタＡ１４，Ｂ１５に必要な機能を並列に実行することにより、入出力処理の高速化を実現することである。
　最初に、言葉の定義を行なう。入出力要求の対象となるデータが、デイスク・キヤツシユ装置１８上に存在することを”ヒツト”、存在しないことを”ミス”とし、入力要求を”リード”、出力要求を”ライト”とする。
　デイレクタＡ１４（デイレクタＢ１５）は、２つのデータ転送制御系と２つのデータ転送装置で構成する方式、すなわち、制御と転送を分離する方式と２つのデータ転送処理系から構成する方式、すなわち制御と転送を一体化する方式がある。まず、前者について述べる。
　第２図にデイレクタ（デイレクタＡ１ ４、デイレク夕Ｂ１５）の構成を示す。デイレクタは、データ転送制御系ａ２０、データ転送装置ａ２１、データ転送制卸系ｂ２２、データ転送装置ｂにより構成される。データ転送制御系ａ２０、データ伝送系ｂ２２は、デイレクトリ１６、チヤネルＡ１２ｏｒチヤネルＢ１３とのインターフエイス、デイスク装置群１８とのインターフエイスより、データ転送をどのようにすべきかを決定する。その決定に基づき、データ転送制御系ａ２０ は、データ転送装置ａ２１に、データ転送制御系ｂ２２は、データ転送装置ｂ２３にデータの転送要求を出す。データ転送装置ａ２１とデータ転送装置ｂ２３は、それぞれの制御系の指示に基づきデータ転送を行なうハ一ドウエア装置である。このハ一ドウエア装置は、装置Ａから受け取つたデータを同時に装置ＢとＣに送信することも可能である。ここで、これ以後の内容では、チヤネルＡ１２，Ｂ１３を区別する必要はないため、これをチヤネル２５とする。」（明細書第２頁左下欄第１０行〜第３頁右下欄第１２行）
（い）
　「第３図は、マルチ・プロセツサ方式を採つた場合の、データ転送制御系ａ２０とデータ転送制御系ｂ２２の構成である。データ転送制御系ａ２０は、ブロセツサａ３０１、メモリ装置３０３上のデータ転送制御系ａ２０用の領域、各レジスタより構成される。データ転送制御系ｂ２２も同様に、プロセツサｂ３０２、メモリ装置３０３上のデータ転送制御系ｂ２２用の領域、各レジスタより構成される。両者の物理的なインターフエイスは、インターフエイス用レジスタａ３０４、インターフエイス用レジスタｂ３０５ とメモリ装置３０３上の共通部分より成る。」（明細書第４頁左上欄第６〜１７行）
（う）
　「データ転送制御系ａ２０とデータ転送制御系ｂ２２のインターフエイス構成、及び、それぞれの制御系の処理内容は、マルチ・プロセツサ方式で実現するかマルチ・ラン方式で実現するかに依らない。まず、インターフエイス構成について説明する。データ転送制御系ａ２０は、インターフエイス・レジスタａ３０４（５０４：カツコ内はマルチ・ラン方式の場合の番号）とメモリ装置３０３（５０３）上の共通領域を通じて、データ転送制御系ｂ２２に対して処理要求を発行する。一方、データ転送制御系ｂ２２は、インターフエイス・レジスタｂ３０５（５０５）とメモリ装置３０３（５０３）上の共通領域を通じて、データ転送制御系ａに対して処理の完了通知を行なう。」（明細書第５頁右上欄第１０行〜第５頁左下欄第３行）
（え）
　「まず、デイスク・キヤツシユ装置１７を中間バツフアとして、データ転送制御系ａ２０に、チヤネル２５とデイスク・キヤツシユ装置１７とのデータ転送処理を割り当て、データ転送制御系ｂ２２に、デイスク装置群１８とデイスク・キヤツシユ装置１７の間のデータ転送機能を割り当てた場合について述べる。第９図は、データ転送制御系ａ２０の処理フロー図である。データ転送制御系ａ２０は、チヤネル２５側から処理要求があつた場合か、データ転送制御系ｂ２２から処理完了の通知を受けた場合に処理を開始する。ステツプ９００では、チヤネル・インターフエイス・レジスタ３１０（５１０）、を通じて、チヤネルからの処理要求があるかどうかを調べる。ステツプ９０１では、インターフエイス・レジスタｂ３０５（５０５）を調べ、データ転送制御系ｂ２２からの処理完了通知があるかを確かめる。どちらの処理も必要がない場合には、実行すべき処理が発生するまで、ステツプ９００，９０１をループすることになる。チヤネル２５から処理要求を受け取つ場合には、ステツプ９０２で、その処理要求にしたがつ分岐する。チヤネル２５からの処理要求の解析は、チヤネル・インターフエイス・レジスタ３１０（５１０）を通じてチヤネルからの情報を、ヒツト・ミスの判定を行なうためデイスク・キヤツシユ装置インターフエイス・レジスタａ３０６（５０６）から情報を受け取り、プロセツサａ３０１（プロセツサ５０１）、演算用レジスタａ３Ｏ８（５０８）を通じて行なう。ライト・ミスの場合には、ステツプ９０３において、デイスク・キヤツシユ装置１７に空きバツフアがあるかどうかを調べる。ない場合には、ステツプ９０４で、リプレイスメント・アルゴリズムにより空き領域を確保する。以上の処理は、デイスク・キヤツシユ装置インターフエイス・レジスタａ３０６（５０６）、演算用レジスタａ３０８（５０８）、プロセツサａ３０１（プロセツサ５００）などを通じて行なう。次に、ステツプ９０５ では、データ転送装置インターフエイス・レジスタａ３０７（５０７）を通じて、データ転送装置ａ２１に処理要求を発することにより、チヤネル２５からデイスク・キヤツシユ装置１８へのデータ転送処理を実行させる。この後、インターフエイス・レジスタａ３０４（５０４）を通じて、データ転送制御系ｂ２２に処理要求を発する。この詳細については、すでに述べたとおりである。以上でライト・ミスの場合の処理を終えたステツプ９０１へ戻る。ライト・ヒツトの場合、すでに、デイスク・キヤツシユ装置１７上にそのデー夕が存在するため、その場所にデータを書き込めばよいため、ステツプ９０５へとびデータ転送処理を行なう。以下の処理は、ライト・ミスの場合と同様である。次に、シーケンシヤル・リードの場合には、先読み制御を行なうため、ミスが発生しても、先読みの要求はすでに発行されているため、この段階で、データ転送制御系ｂ２２に処理要求を発する必要がない。従つて、ステツプ９０２でミスということがわかれば、ステツプ９０６でそのような処理要求があつたことをメモリ装置３０３（５０３）上のデータ転送制御系ａ用の部分に記憶しその処理を終了する。ヒツトの場合には、ステツプ９０７において、データ転送装置ａ２１に対し、��ータ転送装置インターフエイス・レジスタａ３０４（５０４）を通じて処理要求を発し、デイスク・キヤツシユ装置１８からチヤネル２５へのデー夕転送処理を実行させる。さらに、ステツプ９０８においては、先読みをする必要があるかを、プロセツサａ３０１（プロセツサ５０１）、演算用レジスタａ３０８（５０８）を用いて判断し、その必要があれば、ステツプ９０８でインターフエイス・レジスタａ３０４（５０４）を通じて、データ転送制御系ｂ２２に処理要求を発行する。以上で処理を終えステツプ９０１へ戻る。次に、シーケンシヤル・リード以外のリード処理について述べる。リード・ミスの場合、ステツプ９１０でインターフエイス・レジスタａ３０４（５０４）を通じて、データ転送制御系ｂ２２に対し処理要求を発行する。リード・ヒツトの場合には、ステツプ９１１において、データ転送装置インターフエイス・レジスタａ３０４（５　４）を通じて、デイスク・キヤツシユ装置１８とチヤネル２５の間のデータ転送処理をデータ転送装置ａ２１に実行きせる。この処理が終了するとステツプ９０１へ戻る。
　以上が、データ転送制御系ａ２０が、チヤネル２５からの処理要求を受け取つた場合に行なう処理であるが、次に、データ転送制御系ｂ２２から処理完了通知を受け取つた場合の処理について述べる。まず、ステツプ９１２で、ライト処理の完了通知か、リード処理の完了通知かを判断する。ライト処理の完了通知であれば、ステツプ９１３でチヤネル・インターフェイス・レジスタ３１０（５１０）を通じて、処理の完了通知を行なう。リード処理の完了通知であれば、ステツプ９１４において、メモリ装置３０３（５０３）上のデー夕転送制御系ａ２０用の領域に格納されたデータまたは、完了通知を調べ、チヤネル２５へ送るべきデータがあるかを判断する。その必要があれば、ステツプ９１５で、データ転送装置インターフエイス・レジスタａ３０７（５０７）を通じて、デ一タ転送装置ａ２１にデイスク・キヤツシユ装置１７とチヤネル２５の間のデータ転送を実行させる。以上が終了するとステツプ９００に戻る。
　次に、第１０図を用い、データ転送制御系ｂ２２の処理を説明する。データ転送制御系ｂ２２は、デ−タ転送制御系２０から処理要求を受け取つた時か、デイスク装置群１９の中のデータ転送の対象となるデイスク装置の位置付け（リード・ライト用のヘツダがアクセス・レコードに達した。）が完了したという通知を受け取つた場合である。まず、ステツプ１０００で、インターフエイス・レジスタａ３０４（５０４）を調べ、データ転送制御系ａ２０からの処理要求があるかどうかを確かめる。ステツプ１００１では、デイスク装置インターフエイス・レジスタ３１１（５１１）を調べ、デイスク装置群１５の中に、位置付けの完了したデイスク装置がないか確かめる。処理要求が発生するまで、ステツプ１０００，１００１を繰り返し実行する。データ転送制御系ａ２０からの処理要求を受け取つた場合には、ステツプ１００２において、受け取つたブロツク６０の中のデバイスＩＤ４２に指定されたデイスク装置群１８の中のデイスク装置に対して位置付けの要求を、デイスク装置インターフエイス・レジスタ ３１１（５１１）を通じて発行する。デイスク装置群１８の中のデイスク装置から位置付け完了通知を受け取つた場合には、ステツプ１００３において、該当するブロツク４０を、演算用レジスタｂ３１４（５１４）などを使用して見い出し、アクセス・タイプ４４に従つたデータ転送処理を、デイスク・キヤツシユ装置１７とデイスク装置群１８の中の該当するデイスク装置との間で、データ転送装置インターフエイス・レジスタｂ３１３（５１３）を通じてデータ転送装置ｂ２３に実行させる。この時、ライト処理の場合には、デイスク・キヤツシユ装備１７から、設当するデイスク装置にデータの書き込みが行なわれる。シーケンシヤル・リード以外のリード処理の場合には、１トラツク分のデータがデイスク・キヤツシユ装置１７へリードされる。シーケンシヤル・リードの場合にはブロツク４０の中の先読み量４５の内容に従つて、先読みすべき分だけのデータがデイスク・キヤツシユ装置１８へリードされる。リード処理が終了すると、デイスク・キヤツシユ装置インターフェイス・レジスタｂ３１２（５１２）を通じてデイレクトリ１６を変更する必要がある。ステツプ１００４でこれを判別し、ステツプ１００５でこれを実行する。以上の処理が終了すると、ステツプ１００６において、インターフエイス・レジスタｂ３０５（５０５）を通じて、データ転送制御系ａ２０に対して完了通知を発行して、ステツプ１０００へ戻る。
　以上で、データ転送制御系ａ２０に、チヤネル２５とデイスク・キヤツシユ装置１７の間のデータ転送処理を、データ転送制御系ｂ２２に、デイスク・キヤツシユ装置１７とデイスク装置群１８との間のデータ転送処理を割り当てた場合の各制御系の処理内容の説明を終わる。」（明細書第６頁右上欄第２行〜第８頁左上欄第１７行）
（お）
　第１図には、「制御の流れ：→」（以下、この矢印を細矢印という。）及び「データの流れ：＝」（以下、この矢印を太矢印という。）と記載されるとともに、チヤネルＡ１２とデイレクタＡ１４間、チヤネルＢ１３とデイレクタＢ１５間、ＣＰＵ１０とチヤネルＡ１２間、ＣＰＵ１０とチヤネルＢ１３間、ＣＰＵと主記憶装置間に双方向の細矢印が示され、また、デイレクタＡ１４とデイレクタＢ１５間が線で結合され、前記線からデイスク装置群１８を構成する各デイスク装置へ分岐する細矢印が示されている。
　また、チヤネルＡ１２とデイレクタＡ１４間、チヤネルＢ１３とデイレクタＢ１５間、主記憶装置１１とチヤネルＡとチヤネルＢ間、ＣＰＵ１０と主記憶装置１１間、デイスクキヤツシユ装置１７とデイレクタＡ１４間、デイスクキヤツシユ装置１７とデイレクタＢ１５間、デイレクタＡ１４とデイレクタＢ１５とデイスク装置群１８を構成する各デイスク装置間に双方向の太矢印が示されている。
（か）
　第２図には、「デイレクタＡ１４ｏｒデイレクタＢ１５」を構成する「データ転送制御系ａ２０」及び「データ転送制御系ｂ２２」が示されるとともに、
「データ転送制御系ａ２０」と「チヤネル２５（チヤネルＡ１２ｏｒチヤネルＢ１３）」間、「データ転送制御系ａ２０」と「データ転送制御系ｂ２２」間に双方向の細矢印が示され、また、「データ転送制御系ａ２０」から「デイスク装置群１８」への細矢印、「データ転送制御系ｂ２２」から「デイスク装置群１８」への細矢印が示されている。
　また、「データ転送装置ａ２１」と「チヤネル２５（チヤネルＡ１２ｏｒチヤネルＢ１３）」間、「データ転送装置ａ２１」と「デイスク装置群１８」間、「データ転送装置ｂ２３」と「デイスク装置群１８」間、「データ転送装置ａ２１」と「デイスクキヤツシユ装置１７」間、「データ転送装置ｂ２３」と「デイスクキヤツシユ装置１７」間に双方向の太矢印が示されている。
　
　これらの記載によれば、刊行物には、次の発明（以下、「刊行物発明」という。）が開示されていると認めることができる。
　
（ａ）
　計算機システムであつて、
ＣＰＵ１０、主記憶装置１１、チヤネルＡ１２、チヤネルＢ１３、デイレクタＡ１４、デイレクタＢ１５、デイレクトリ１６、デイスク・キヤツシユ装置１７、デイスク装置群１８より構成され、
　ＣＰＵ１０は、デイスク装置群１８に対する入出力制御を行い、
（ｂ）
　デイレクタＡ１４とデイレクタＢ１５の機能、構成はまつたく等しく、
　デイレクタＡ１４（デイレクタＢ１５）は、２つのデータ転送制御系と２つのデータ転送装置で構成する方式、すなわち制御と転送を分離する方法があり、
　デイレクタ（デイレクタＡ１４、デイレクタＢ１５）は、データ転送制御系ａ２０、データ転送装置ａ２１、データ転送制御系ｂ２２、データ転送装置ｂ２３、により構成され、
　データ転送制御系ａ２０、データ転送制御系ｂ２２は、デイレクトリ１６、チヤネルＡ１２ｏｒチヤネルＢ１３とのインターフエイス、デイスク装置群１８とのインターフエイスより、データ転送をどのようにすべきかを決定し、その決定に基づき、データ転送制御系ａ２０は、データ転送装置ａ２１に、データ転送制御系ｂ２２は、データ転送装置ｂ２３にデータの転送要求を出し、データ転送装置ａ２１とデータ転送装置ｂ２３は、それぞれの制御系の指示に基づきデータ転送を行うハードウエア装置であり、
（ｃ）
　デイスク・キヤツシユ装置１７を中間バツフアとして、データ転送制御系ａ２０に、チヤネル２５とデイスク・キヤツシユ装置１７とのデータ転送処理を割り当て、データ転送制御系ｂ２２に、デイスク装置群１８とデイスク・キヤツシユ装置１７の間のデータ転送機能を割り当てた場合、
  データ転送制御系ａ２０は、チヤネル２５側から処理要求があつた場合に処理を開始し、リード・ミスの場合、データ転送制御系ｂ２２に対し処理要求を発行し、
　データ転送制御系ｂ２２は、データ転送制御系ａ２０から処理要求を受け取つた場合、データ転送処理を、デイスク・キヤツシユ装置１７とデイスク装置群１８の中の該当するデイスク装置との間で、データ転送装置ｂ２３に実行させ、ライト処理の場合には、デイスク・キヤツシユ装置から、該当するデイスク装置にデータの書き込みが行われ、リード処理の場合には、データがデイスク・キヤツシユ装置１７へリードされ、以上の処理が終了すると、データ転送制御系ａ２０に対して完了通知を発行し、
　データ転送制御系ａ２０は、データ転送制御系ｂ２２から処理完了通知を受け取つた場合、リード処理の完了通知であれば、チヤネル２５へ送るべきデータがあるかを判断し、その必要があれば、データ転送装置ａ２１にデイスク・キヤツシユ装置１７とチヤネル２５の間のデータ転送を実行させる、
　計算機システム。　
　
　
３．対比
　本願発明と刊行物発明とを比較する。
（イ）
　刊行物発明の「デイスク・キヤツシユ装置１７」は、本願発明の「キャッシュ・メモリ」に相当する。
　また、刊行物発明の「デイスク・キヤツシユ装置１７」及び「デイレクトリ１６」は、本願発明の「キャッシュ・メモリを有するデータ転送部」に相当する。
（ロ）
　刊行物発明においては、データ転送制御系ａ２０は、データ転送装置ａ２１にデイスク・キヤツシユ装置１７とチヤネル２５の間のデータ転送を実行させ、また、データ転送制御系ｂ２２は、データ転送装置ｂ２３に、デイスク・キヤツシユ装置１７とデイスク装置群１８の中の該当するデイスク装置との間で、データ転送処理を実行させるから、刊行物発明の「データ転送制御系ａ２０及びデータ転送装置ａ２１」は本願発明の「第１ディレクタ」に相当し、刊行物発明の「データ転送制御系ｂ２２及びデータ転送装置ｂ２３」は本願発明の「第２ディレクタ」に相当し、また、刊行物発明においては、「データ転送制御系ａ２０及びデータ転送装置ａ２１」及び「データ転送制御系ｂ２２及びデータ転送装置ｂ２３」は、「デイレクタＡ１４」及び「デイレクタＢ１５」がそれぞれ備えるから、２個（複数）有している。
（ハ）
　刊行物発明において、データ転送制御系ａ２０が、データ転送制御系ｂ２２に対して発行する「処理要求」、及びデータ転送制御系ｂ２２から受け取る「処理完了通知」は、制御と転送を分離する方法における制御であり、本願発明の「メッセージ」に相当し、第１，２図において「データの流れ」ではなく「制御の流れ」として送受信されることは明らかであるから、本願発明の「第１および第２ディレクタが、前記第１ディレクタおよび前記第２ディレクタ間を通過するメッセージ」に相当する。
（ニ）
　また、刊行物発明においては、チヤネル２５側からのリード処理要求の例として、データ転送制御系ｂ２２は、データ転送制御系ａ２０から処理要求を受け取つた場合、データ転送処理を、デイスク・キヤツシユ装置１７とデイスク装置群１８の中の該当するデイスク装置との間で、データ転送装置ｂ２３に実行させ、また、データ転送制御系ａ２０は、データ転送制御系ｂ２２からリード処理完了通知を受け取つた場合、送るべきデータがあれば、データ転送装置ａ２１にデイスク・キヤツシユ装置１７とチヤネル２５の間のデータ転送を実行させる、ものであるとともに、第２図から明らかなように、データ転送装置ｂ２３及びデータ転送装置ａ２１では、データ転送の実行にあたっては、各データ転送装置を介してデータを転送しているから、デイスク・キヤツシユ装置１７を介したデータ転送装置ｂ２３及びデータ転送装置ａ２１間でのデータ転送とみることができるので、刊行物発明も本願発明と同様に、「メッセージに応答して、前記第１ディレクタおよび前記第２ディレクタ間のデータ転送を制御することにより、前記データに前記データ転送部内の前記キャッシュ・メモリを通過させ、前記第１ディレクタおよび前記第２ディレクタ間のデータ転送を容易に」しているものと認められる。
（ホ）
　刊行物発明の「計算機システム」は、本願発明の「複数の第１ディレクタ」、「複数の第２ディレクタ」、「キャッシュ・メモリを有するデータ転送部」に相当するものから成るので、本願発明の「システム・インターフェース装置」に相当する。
　
　
　したがって、両者は、
　「システム・インターフェース装置であって、
　複数の第１ディレクタと、
　複数の第２ディレクタと、
　キャッシュ・メモリを有するデータ転送部であって、前記キャッシュ・メモリが前記複数の第１および第２ディレクタに結合されている、データ転送部と、
から成り、
　前記第１および第２ディレクタが、前記第１ディレクタおよび前記第２ディレクタ間を通過するメッセージに応答して、前記第１ディレクタおよび前記第２ディレクタ間のデータ転送を制御することにより、前記データに前記データ転送部内の前記キャッシュ・メモリを通過させ、前記第１ディレクタおよび前記第２ディレクタ間のデータ転送を容易にすることを特徴とするシステム・インターフェース装置。」
の点で一致し、以下の点で相違している。
　
［相違点］
　本願発明では、「データ転送部とは独立して動作し、前記複数の第１ディレクタおよび前記複数の第２ディレクタに結合されているメッセージ・ネットワーク」を備えるとともに、「メッセージ」は、「メッセージ・ネットワークを通じて前記第１ディレクタおよび前記第２ディレクタ間を通過する」のに対して、刊行物発明では、「メッセージ・ネットワーク」が必ずしも明確ではなく、従って、「メッセージ」は、「メッセージ・ネットワークを通じて前記第１ディレクタおよび前記第２ディレクタ間を通過する」か必ずしも明確でない点。
　
４．判断
［相違点］について
　刊行物発明では、「デイレクタＡ１４（デイレクタＢ１５）は、２つのデータ転送制御系と２つのデータ転送装置で構成する方式、すなわち制御と転送を分離する方法」（上記（ｂ）参照）であって、データ転送制御系ａ２０は、データ転送制御系ｂ２２に対し処理要求を発行し、データ転送制御系ｂ２２から処理完了通知を受け取る（上記（ｃ）参照）ことに加え、第１図及び第２図にも制御とデータの流れが別々に示されており、第２図にはデータ転送制御系ａ２０、データ転送制御系ｂ２２間に双方向の矢印によって双方向に制御の流れがあることが示されている（上記（お）、（か）参照）。さらに、デイレクタＡ１４とデイレクタＢ１５の各データ転送制御系ａ２０同士や、各データ転送制御系ｂ２２同士も第１図のデイスク装置群１８側、及びＣＰＵ１０、チヤネルＡ１２、チヤネルＢ１３を介して制御の流れを示す線が示されている（上記（お）参照）。
　したがって、刊行物発明では、２つのデータ転送制御系ａ２０、及び２つのデータ転送制御系ｂ２２は、互いに「結合」しているとみることができ、刊行物発明も本願発明と同様に、「前記複数の第１ディレクタおよび前記複数の第２ディレクタに結合されている」と言え、かつ刊行物発明では、「制御と転送を分離」していることからも本願発明と同様に、「データ転送部とは独立して動作し」ていると言える。
　そして、上記結合手段をメッセージ・ネットワークとして本願発明の様に構成することは当業者が容易になし得ることである。
　
　また、本願発明の作用効果も、刊行物発明から当業者が予測できる範囲のものである。
　
　以上のように、本願発明は、刊行物発明に基づいて当業者が容易に発明をすることができたものといえるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　
　（なお、付言すれば、本願発明の「複数の第１ディレクタおよび前記複数の第２ディレクタ」に関して、刊行物発明では、各ディレクタが２つずつのシステム・インターフェース装置が示されているが、各ディレクタが３つ以上のものも、例えば特開平７−３０２１７１号公報（第１図、第４図の４つのドライブデータ制御回路ＤＤＣ１３、８つのチャネルデータ制御回路ＣＤＣ５等参照。）、特開平８−９５８６２号公報（図２の４つのドライブデータ制御回路ＤＤＣ１１３、８つのチャネルデータ制御回路ＣＤＣ１５参照。）等に示されるとおり周知技術である。）
　
　
５．むすび
　以上の通りであるから、本願発明は、刊行物発明に基づいて当業者が容易に発明をすることができたものといえるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。