【事件の表示】
　特願２００１−２７９７５８「半導体装置及びそれを用いた電子機器」拒絶査定不服審判事件〔平成１４年　６月２８日出願公開、特開２００２−１８４８６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１３年９月１４日の出願（国内優先権主張日　平成１２年１０月３日）であって、平成１５年１１月７日付けで拒絶査定がなされ、これに対して同年１２月１１日に拒絶査定に対する審判請求がなされるとともに、平成１６年１月８日付けで手続補正がなされ、その後当審において、平成１７年８月９日付けで審尋がなされ、同年１０月１４日に回答書が提出され、その後、平成１６年１月８日付けの手続補正が平成１８年１０月２５日付けで却下の決定がなされ、平成１８年１１月７日付けで拒絶の理由が通知され、その指定期間内である平成１９年１月１５日に、意見書と手続補正書が提出されたものである。
　
第２　当審の拒絶理由 
　当審において平成１８年１１月７日付けで通知した拒絶の理由の概要は、本願明細書の記載が不備であるから特許法第３６条第４項、第６項第１号及び第２号に規定する要件を満たしていない、というものであり、具体的内容は、以下のとおりである。　 
「本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第４項、第６項第１号及び第２号に規定する要件を満たしていない。  
 　 
 　　　　　　　　　　　　　　　　　記 
 　 
理由１） 
第２　特許請求の範囲について  
１．請求項１について 
　　請求項１において、「半導体装置」は、「リセット信号端子」、「テスト端子」、「モード切り替え回路」、「テスト機能切り替え回路」及び「テストモード回路」を備え、「前記テストモード回路は、テストに必要な外部からの入力信号により所定の機能評価テストを行うことを特徴とする」ものであるが、 
　（１）「テストモード回路」と「リセット端子」、「テスト端子」、「モード切り替え回路」及び「テスト機能切り替え回路」とが相互にどのような接続関係等にあるか、また、それぞれの回路で又は端子に、生成又は入力される信号の流れ、タイミング等が明りょうでなく、（図１では、「テストモード回路１１６」は、「リセット手段１１３」、「テスト信号入出力手段１１０」、「通常モードテストモード切替回路１１４」及び「テスト機能切替回路１１５」から構成され、図４では、「テストモード回路４１７」は、「リセット手段４１２」、「テスト信号入力手段４０９」、「通常モードテストモード切替回路４１３」及び「テスト機能切替回路４０８」から構成されている点にも注意されたい。） 
　（２）「モード切り替え回路」は、「モード切り替え」のための信号を発生するだけのものであるにも拘わらず、「前記リセット信号端子とテスト端子への入力信号により通常モードとテストモードの切り替えをおこなうモード切り替え回路」において、「前記リセット信号端子とテスト端子」へ信号を入力するのみでどのようにして「通常モードとテストモードの切り替え」を行うことができるかその理由が明りょうでないため、「モード切り替え回路」の構成が明りょうでなく、 
　（３）「テスト機能切り替え回路」は、「複数のテスト機能の切り替え」のための信号を発生するだけにも拘わらず、「前記テストモード中にリセット信号端子とテスト端子への入力信号により複数のテスト機能の切り替えを行うテスト機能切り替え回路」において、「前記リセット信号端子とテスト端子」へ信号を入力するのみでどのようにして、「複数のテスト機能の切り替え」を行うことができるかその理由が明りょうでないため、「テスト機能切り替え回路」の構成が明りょうでなく、 
　（４）「前記テストモード回路は、テストに必要な外部からの入力信号により所定の機能評価テストを行う」において、なぜ「テストに必要な外部からの入力信号」のみにより「機能評価テスト」を行うことができるかその理由が明りょうでないために、その構成が明りょうでなく、 
　（５）「所定の機能評価テスト」とあるが、「所定の機能評価テスト」とはどのような構成要素をどのようにテストするものであるか明りょうでなく、また、「リセット信号」、「テスト端子への入力信号」、「モード切替回路」からの出力信号、「テスト機能切り替え回路」からの出力信号等により、どのようにして、「所定の機能評価テスト」を行うか明りょうでないから、請求項１に係る発明の構成が明りょうでなく、 
　（６）「通常モード」と「テストモード」とがどのような「モード」であるか、またそれらが相互にどのような関係にあるか明りょうでないため、請求項１に係る発明の構成が明りょうでないから、 
 請求項１に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。 
　（７）また、「本発明の目的は、通常モードからテストモードへの移行動作、複数のテスト機能の切り替え動作、テスト信号入力動作という複数の動作を、入力端子、テスト端子の２つの入力用端子のみで行うことができるようにした。」（本願明細書０００８段落）との本願の課題又は目的を解決又は達成するための構成が、請求項１に記載されているとは認められず、また、「複数の動作を、入力端子、テスト端子の２つの入力用端子のみで行うことができるように」するための具体的構成が明りょうでないため、請求項１に係る発明の構成は明りょうでなく、請求項１に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていない。 
　（８）さらに、図１及びその説明に記載される第１の実施形態において、テストモード回路及びその内部に記載される構成要素（「リセット手段」、「テスト信号入出力手段」、「通常モードテストモード切替回路」、「テスト機能切替回路」）及び「リセット端子」、「テスト端子」のみで、「通常モードからテストモードへの移行動作、複数のテスト機能の切り替え動作、テスト信号入力動作という複数の動作を、入力端子、テスト端子の２つの入力用端子のみで行うことができる」（本願明細書０００８段落）とは認められず、例えば、「リセット手段」が出力信号「Ｆ」を生成すれば、「リセット」できるのではなく、「リセット」するための具体的構成要素が必要であり、「テスト機能切替回路」が信号「Ｅ」を生成すれば、テスト機能が切り替えられるのではなく、「テスト機能」を切り替えるための具体的構成要素が必要であるから、請求項１に記載される構成要素のみでは、本願の課題が解決できるものとは認められず、請求項１に係る発明は、特許法第３６条第６項第１号及び第２号に規定するいずれの要件をも満たしていない。 
 　 
 「２．請求項２について 」ないし「１２．請求項１３について」［略］
  　 
理由２） 
第３　明細書について　 
　　明細書において、図２は「図１の１点鎖線で囲まれているテストモード回路１１６の実際の論理回路図を示す」（００２４段落）、「図２には、リセット手段１１３、通常モードテストモード切り替え回路１１４、テスト機能切り替え回路１１５、テスト信号入出力手段１１０からなるテストモード回路１１６の論理回路図を載せる。」（００２８段落）と記載され、「図４中の１点鎖線に囲まれているテストモード回路４１７の実際の論理回路図を、実施例１のものと同じく図２に示す。」（００４４段落）と記載されているが、平成１８年１０月１０日にＦＡＸにより送付された図２についての説明図（同日付の送付書面第７頁（別紙１））で「リセット手段」、「テスト機能切替回路」及び「通常モードテストモード切替回路」の相互の出力信号の流れについて検討すると、 
　（ａ）前記図２の説明図では、リセット手段からの出力信号（Ｆ，Ｍ）は、「テスト機能切替回路」及び「通常モードテストモード切替回路」のいずれにも入力されておらず（図１及び図４では、「リセット手段」からの出力信号（Ｆ，Ｍ）は、「テスト機能切替回路」及び「通常モードテストモード切替回路」に入力されている。）、 
　（ｂ）前記図２の説明図では、「通常モードテストモード切替回路」からの出力信号（Ｇ，Ｎ）は、「リセット手段」に入力されているか否か明確でないから（図１及び図４では、「通常モードテストモード切替回路」からの出力信号（Ｇ，Ｎ）は、「テスト機能切替回路」及び「通常モードテストモード切替回路」に入力されている。）、 
　（ｃ）図２は、図１または図４に記載されるテストモード回路の実際の論理回路図を示すものとは認められず、図２及びそれに関する記載については、特許法第３６条第４項に規定する要件を満たしていない。 
　（ｄ）したがって、図１の第１実施形態について、図２及び図３を用いて説明した００３２段落から００４１段落の説明は、図２と関係する部分においては、その説明が明りょうでなく、特許法第３６条第４項に規定する要件を満たしていない。 
　（ｅ）さらに、図１の第１実施形態の説明において（００３２段落から００４１段落の説明）、第１実施形態の理解に図２についての説明が必要であれば、第１実施形態についても、その説明が明りょうでなく、特許法第３６条第４項に規定する要件を満たしていない。」
　
第３　補正後の明細書と請求人の主張 
　１．補正後の明細書
　請求人は、平成１９年１月１５日付けの手続補正書で特許請求の範囲及び明細書の0009段落、0011段落ないし0013段落、0015段落ないし0018段落、図１及び図４を補正するとともに、0014段落、0019段落及び0020段落を削除しており、補正された特許請求の範囲の請求項１ないし請求項８のうち、請求項１は以下のとおりである。
「【請求項１】　電子機器が備える回路に対してテスト信号を入力し、当該回路を前記テスト信号に基づいて動作させ機能評価を行う半導体装置であって、
　前記機能評価を行う回路をリセットするための信号を入力するリセット信号端子と、１つのテスト端子と、
　前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合、通常モードからテストモードに切り替える信号を、前記機能評価を行う回路に出力し、前記リセット信号端子及び前記テスト端子への信号の入力が共に停止した場合に、前記テストモードから前記通常モードに切り替える信号を、前記機能評価を行う回路に出力するモード切替回路と、
　前記機能評価を行う回路が前記テストモードに切り替えられているときには、前記リセット信号端子への信号の入力が停止するごとに、前記テスト端子に入力されるテスト信号を出力する出力先の回路を、前記機能評価を行う回路の中で切り替えて複数のテスト機能の切り替えを行うテスト機能切替回路とを備え、
　前記機能評価を行う回路の前記テストモードが継続している間、前記テスト機能切替回路により切り替えられた出力先の回路に前記テスト信号を入力し、前記テスト信号に基づいて前記機能評価を行う回路を動作させる
　ことを特徴とする半導体装置。」
　
　２．請求人の主張
　請求人は、手続補正書と同日に提出した意見書において、「理由１）」の「１．請求項１について」、「理由２）」の「第３　明細書について」について、以下のとおり主張している。なお、上記意見書には、「補正後の図１」を「参考図１」とし、「補正後の図４」を「参考図２」とし、説明のための書き込みをした「図２」を「参考図３」として添付している。
「（ｂ）補正の根拠の明示
　別途提出する手続補正書における補正事項は、本願の願書に最初に添付した明細書の記載に基づくものである。
　すなわち、請求項１における「電子機器が備える回路に対してテスト信号を入力し、・・・機能評価を行う半導体装置」という補正事項は、段落番号００２２の「テスト信号として・・・加速試験を行う電子機器」及び「前記テスト端子から・・・信号を入力する」という記載、段落番号００４４の「テスト信号として・・・中央演算回路の処理テスト、をおこなう携帯用電子機器」という記載、並びに、段落番号００４１の「テストモード中のテスト端子入力信号Ｂを・・・適用が可能である」という記載に基づく。
　また、請求項１における「前記機能評価を行う回路・・・リセット信号端子」という補正事項は、段落番号００１０の「前記入力端子から入力される信号を・・・リセット信号として用いる」及び「ここでいうリセットとは・・・リセット処理を行う信号を表している」という記載、並びに、段落番号００２６の「入力端子１１２を・・・リセット端子として用いており」という記載に基づく。
　また、請求項１における「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合、・・・出力するモード切替回路」という補正事項は、段落番号００３４の「テストモードへの移行動作としては、はじめにリセット操作を行う」という記載、段落番号００３５の「次に、この入力端子入力信号ＡをＨｉｇｈに保ったまま、・・・モードがリセット状態からテスト機能Iへと遷移する」という記載、並びに、段落番号００３９の「所定のテスト終了後、入力端子入力信号Ａ、テスト端子入力信号Ｂを共にＬｏｗにすることにより、・・・通常の動作モードへと移行する」という記載に基づく。
　また、請求項１における「前記機能評価を行う回路が前記テストモードに切り替えられているときには、・・・複数のテスト機能の切り替えを行うテスト機能切替回路」という補正事項は、段落番号００３８の「テスト機能Ｉ中に・・・テスト機能切り替え信号ＥがＨｉｇｈとなる」という記載に基づく。
　また、請求項１における「前記機能評価を行う回路の前記テストモードが継続している間、・・・前記テスト信号に基づいて前記機能評価を行う回路を動作させる」という補正事項は、段落番号００３６の「テスト機能Iにおいては、・・・前記分周回路II１０４を駆動することによる加速試験を行う」並びに段落番号００３９の「テスト機能IIにおいては、・・・前記分周回路III１０６を駆動することによる加速試験を行う」という記載に基づく。」
「（ｃ）記載不備の指摘事項に対する対処
（ｃ−１）
　平成１８年１１月１４日付け（注：発送日）の拒絶理由通知書において、審判長殿がご指摘された理由１）の（１）〜（３０）の事項については、別途提出する手続補正書により補正をしたので、ご指摘の不備は解消したものと確信する。
　　理由１）の（１）について
　ご指摘の点については、「半導体装置」は、「リセット信号端子」、「テスト端子」、「モード切替回路」及び「テスト機能切替回路」を備えると補正したため、ご指摘の不備は解消したものと確信する。
　　理由１）の（２）について
　「モード切替回路」について、「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合、通常モードからテストモードに切り替える信号を、前記機能評価を行う回路に出力し、前記リセット信号端子及び前記テスト端子への信号の入力が共に停止した場合に、前記テストモードから前記通常モードに切り替える信号を、前記機能評価を行う回路に出力するモード切替回路」と補正し、その構成を明確にしたため、ご指摘の不備は解消したものと確信する。
　　理由１）の（３）について
　「テスト機能切替回路について」、「前記機能評価を行う回路が前記テストモードに切り替えられているときには、前記リセット信号端子への信号の入力が停止するごとに、前記テスト端子に入力されるテスト信号を出力する出力先の回路を、前記機能評価を行う回路の中で切り替えて複数のテスト機能の切り替えを行うテスト機能切替回路」と補正し、その構成を明確にしたため、ご指摘の不備は解消したものと確信する。
　　理由１）の（４）及び（５）について
　「電子機器が備える回路に対してテスト信号を入力し、当該回路を前記テスト信号に基づいて動作させ機能評価を行う」構成を明確にしたため、ご指摘の不備は解消したものと確信する。
　　理由１）の（６）について
　テストモード中に、テスト端子に入力されるテスト信号に基づいて、機能評価を行う回路を動作させる構成を明示したため、ご指摘の不備は解消したものと確信する。
　　理由１）の（７）について
　ご指摘の点については、「半導体装置」が備える「リセット信号端子」、「テスト端子」、「モード切替回路」、「テスト機能切替回路」、及び、テスト信号を入力する構成の各々の構成を明確にしたため、ご指摘の不備は解消したものと確信する。
　　理由１）の（８）について
　ご指摘の点については、請求項１の記載を明細書の発明の詳細な説明に基づいて補正したため、ご指摘の不備は解消したものと確信する。・・・
上述の対処により、補正後の請求項１乃至７は、いずれも、特許法第３６第６項１号又は２号に規定する要件を満たすため、ご指摘の不備は解消したものと確信する。」
「（ｃ−２）
　平成１８年１１月１４日付け（注：発送日）の拒絶理由通知書において、審判長殿がご指摘された理由２）の（ａ）乃至（ｄ）の事項については、別途提出する手続補正書により図１及び図４を補正したので、ご指摘の不備は解消したものと確信する。
　　理由２）の（ａ）について
　リセット手段１１３、４１２から通常モードテストモード切替回路１１４、４１３及びテスト機能切替回路１１５、４０８への信号出力ラインＡ（参考図１及び参考図２に△で示す）は、図２において、リセット手段１１３、４１２のＮＯＲ２１２と通常モードテストモード切替回路１１４、４１３のインバータ２１４及びＯＲとの間を含むライン、及び、リセット手段１１３、４１２のインバータ２０１とテスト機能切替回路１１５、４０８のＮＡＮＤ２０３との間を含むラインに対応するものであり（参考図３に△で示す）、ご指摘の不備は無いものと確信する。
　なお、リセット手段１１３、４１２が出力するリセット信号Ｆ，Ｍは、機能評価を行う回路をリセットするために当該回路に対して出力されるものであり、リセット手段１１３、４１２から通常モードテストモード切替回路１１４、４１３及びテスト機能切替回路１１５、４０８のそれぞれに出力される信号とは相違するものである。
　　理由２）の（ｂ）について
　通常モードテストモード切替回路１１４、４１３からリセット手段１１３、４１２及びテスト機能切替回路１１５、４０８への信号出力ラインＢ（参考図１及び参考図２に○で示す）は、図２において、通常モードテストモード切替回路１１４、４１３のＮＡＮＤ２１６とテスト機能切替回路１１５、４０８のＮＡＮＤ２０２との間を含むライン、及び、通常モードテストモード切替回路１１４、４１３のＮＡＮＤ２１６とリセット手段１１３、４１２のＯＲ２０７との間を含むラインに対応するものであり（参考図３に○で示す）、ご指摘の不備は無いものと確信する。
　　理由２）の（ｃ）乃至（ｅ）について
　上記のことから、図２と図１又は図４との間の対応関係に不明な点はなく、図２は図１又は図４に記載されているテストモード回路の実際の論理回路を示すものであるから、明細書の記載に、ご指摘の不備はないものと確信する。」
　　
第４　当審の判断 
　平成１８年１１月７日付け（起案日）の拒絶理由通知の、「理由１）」の「１．請求項１について」及び「理由２）」の「第３　明細書について」に対応して、それぞれの項目について請求人の主張を参酌しつつ検討する。 
　なお、請求項数は補正により、「１３」から「８」に減少している。 
　
　１．請求項１について
　（１）補正後の請求項１
　補正後の請求項１は、上記「第３　１．補正後の明細書」に記載したとおりである。
　（２）補正後の請求項１に記載される「前記機能評価を行う回路」について
　補正後の請求項１に記載される「前記機能評価を行う回路をリセットするための信号を入力するリセット信号端子」の「前記機能評価を行う回路」の前には、「機能評価を行う回路」は「前記」されておらず、「前記機能評価を行う回路」が何を意味するか明確ではなく、「機能評価を行う」の直後に技術用語が記載されているのは、「電子機器が備える回路に対してテスト信号を入力し、当該回路を前記テスト信号に基づいて動作させ機能評価を行う半導体装置」更に言い換えると「機能評価を行う半導体装置」のみである。
　しかしながら、補正後の請求項１の「前記機能評価を行う回路」と、「モード切替回路」及び「テスト機能切替回路」との関連及び、「前記機能評価を行う回路の前記テストモードが継続している間、前記テスト機能切替回路により切り替えられた出力先の回路に前記テスト信号を入力し、前記テスト信号に基づいて前記機能評価を行う回路を動作させることを特徴とする半導体装置」との記載からみて、「前記機能評価を行う回路」が「機能評価を行う半導体装置」とは言えない。
　次に、「前記機能評価を行う回路」より前に「前記」される「回路」は、「電子機器が備える回路」のみであるから、「前記機能評価を行う回路」の「回路」は、「電子機器が備える回路」の「回路」であるとして検討を進める。
　（３）補正後の請求項１に記載される「モード切替回路」について
　補正後の請求項１の「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合、通常モードからテストモードに切り替える信号を、前記機能評価を行う回路に出力し、前記リセット信号端子及び前記テスト端子への信号の入力が共に停止した場合に、前記テストモードから前記通常モードに切り替える信号を、前記機能評価を行う回路に出力するモード切替回路」において、「モード切替回路」は、「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合、通常モードからテストモードに切り替える信号を、前記機能評価を行う回路に出力」する、言い換えると、「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合」に「通常モード」から「テストモード」に「直接」切り換える信号を「前記機能評価を行う回路に出力」するとしている。
　（４）補正後の請求項１に記載される「テスト機能切替回路」について
　補正後の請求項１の「前記機能評価を行う回路が前記テストモードに切り替えられているときには、前記リセット信号端子への信号の入力が停止するごとに、前記テスト端子に入力されるテスト信号を出力する出力先の回路を、前記機能評価を行う回路の中で切り替えて複数のテスト機能の切り替えを行うテスト機能切替回路」において、「テスト機能切替回路」は、「前記テスト端子に入力されるテスト信号を出力する出力先の回路を、前記
機能評価を行う回路の中で
　
　２．本願の第１の実施形態について
　（１）図１ないし図３に関連する記載　
　「リセット手段」（１１３）、「リセット手段」からの出力信号「Ｆ」、「通常モードテストモード切替回路」（１１４）、「通常モードテストモード切替回路」からの出力信号「Ｇ」、「テスト機能切替回路」（１１５）、「テスト機能切替回路」からの出力信号「Ｅ」に関連して、本願の明細書に図１ないし図３と共に記載される事項は、以下のとおりである。　
　「図１にアナログ電子時計のブロック図、図２に、図１の１点鎖線で囲まれているテストモード回路１１６の実際の論理回路図を示す。なお、図１中の実線の矢印は制御信号をあらわし、破線の矢印はデータ信号をあらわしている。また、信号Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈは、図２ならびに図３記載の各信号をあらわしており」（００２４段落）、「本実施例においては、入力端子１１２を通常モード中にはリセット端子として用いており、入力端子入力信号Ａはリセット手段１１３を介してリセット信号Ｆとなる。」（００２６段落）、「通常モードからテストモードへ移行するには、まず、リセット手段１１３を介してリセット信号Ｆが入力され、リセット信号出力切り替え回路１１６を介して分周回路I１０２、分周回路II１０４、分周回路III１０６にリセットがかかり、モーターの駆動を停止する。次に、入出力端子であるテスト端子１１１よりテスト端子入力信号Ｂがテスト信号入出力手段１１０を介して通常モードテストモード切り替え回路１１４に入力されることにより、リセット信号Ｆとテスト端子入力信号Ｂの状態により通常モードテストモード切り替え信号Ｇが出力され、通常モードとテストモードの切り替えをおこなう。本実施例においてはテスト機能I状態となる。」（００２７段落）、「複数のテスト機能の選択として、本実施例ではテスト機能Iからテスト機能IIへの切り替えを行う。テスト機能I中にリセット信号Ｆとテスト端子入力信号Ｂの状態により、テスト機能切り替え回路１１５を介して、入力信号切り替え部I１０３と入力信号切り替え部II１０５へ、テスト機能IIへの移行制御信号であるテスト機能切り替え信号Ｅが送られる。この切り替え動作時のリセット信号Ｆとテスト端子入力信号Ｂ、ならびにテスト機能切り替え信号Eの詳しい動作は後に述べる。」（００２８段落）、「入力信号切り替え部I１０３、入力信号切り替え部II１０５では、現在のテストモードがテスト機能Iであるかテスト機能IIであるか、もしくは通常モードであるかを、通常モードテストモード切り替え信号Ｇとテスト機能切り替え信号Ｅによって認識し、以降の分周回路に出力する信号を、前分周回路からの入力信号とテスト信号Ｈとの間で切り替える。」（００２９段落）、「テストモードへの移行動作としては、はじめにリセット操作を行う。通常モード中に入力端子入力信号Ａとして入力端子１１２にＨｉｇｈの電圧を入力することにより、通常時Ｌｏｗレベルであるリセット信号ＦがＨｉｇｈとなり、図３に示すように、モードは通常モードからリセット状態となり、時計の運針動作が停止される。」（００３４段落）、「次に、この入力端子入力信号ＡをＨｉｇｈに保ったまま、テスト端子入力信号ＢをＬｏｗからＨｉｇｈ、ＨｉｇｈからＬｏｗへと切り替えることにより、通常モードテストモード切り替え信号ＧがＨｉｇｈ、リセット信号ＦがＬｏｗとなり、図３に示すようにモードがリセット状態からテスト機能Iへと遷移する。」（００３５段落）、「テスト機能Iにおいては、テスト信号Ｈは図１記載の入力信号変換部I１０３から出力され、分周回路II入力信号Ｃとなり、前記分周回路II１０４を駆動することによる加速試験を行う。」（００３６段落）、「テスト機能I中にテスト端子入力信号Ｂ��Ｈｉｇｈに保ったままで入力端子入力信号ＡをＨｉｇｈからＬｏｗ、ＬｏｗからＨｉｇｈへと切り替える。この動作により、テスト機能切り替え信号ＥがＨｉｇｈとなる。この時点でリセット信号ＦはＬｏｗのままである。また、通常モードテストモード切り替え信号ＧはＨｉｇｈのままであり、図３に示すようにモードがテスト機能Iからテスト機能IIへと遷移する。」（００３８段落）、及び「この状態でテスト端子入力信号ＢにＨｉｇｈを入力すると、それに伴ってテスト信号ＨはＨｉｇｈとなり、また同様にＬｏｗを入力するとテスト信号ＨはＬｏｗとなる。すなわち、テスト機能I中と同様テスト機能IIにおいても、テスト端子入力信号Ｂがそのままテスト信号Ｈに反映される。テスト機能IIにおいては、テスト信号Ｈは図１記載の入力信号変換部I１０５から出力され、分周回路III入力信号Ｄとなり、前記分周回路III１０６を駆動することによる加速試験を行う。」（００３９段落）。
　（２）「リセット信号Ｆ」について　　
　上記（１）の（００２４段落）、（００２６段落）、（００２７段落）、（００３４段落）及び（００３５段落）の記載より、「通常モード」は直接「テストモード」に遷移するのではなく、「通常モード」から「リセット状態」へ遷移し、その後、「リセット状態」から「テストモード」へ遷移しており、また、図３及び（００２７）段落、（００３４）段落及び（００３５）段落の記載から、「通常モード」から「リセット状態」への遷移は、入力端子入力信号Ａがリセット手段１１３を介して形成された「リセット信号Ｆ」の立ち上がり（ｌｏｗからｈｉｇｈ）のタイミングに対応しており、「リセット状態」から「テストモード」への遷移は、「リセット信号Ｆ」の立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングに対応している。
　（３）「テスト機能切り替え回路」１１５について
　上記（１）の（００２８段落）、（００２９段落）、（００３６段落）（００３８段落）及び（００３９段落）の記載、特に、「テスト機能I中にリセット信号Ｆとテスト端子入力信号Ｂの状態により、テスト機能切り替え回路１１５を介して、入力信号切り替え部I１０３と入力信号切り替え部II１０５へ、テスト機能IIへの移行制御信号であるテスト機能切り替え信号Ｅが送られる。」（００２８段落）との記載より、「テスト機能切り替え回路」１１５は、テスト機能切替のために、移行制御信号である「テスト機能切り替え信号Ｅ」を「入力信号切り替え部I１０３」と「入力信号切り替え部II１０５」に送出するものであって、「テスト機能切り替え回路」１１５からの「テスト機能切り替え信号Ｅ」が、「入力信号切り替え部I」１０３及び「入力信号切り替え部II」１０５に送出され、「テスト機能切り替え信号Ｅ」の「立ち上がる」（ｌｏｗからｈｉｇｈ）タイミングで、「テスト機能Ｉ」から「テスト機能ＩＩ」へ切り替わるのであり、更に詳細には、「テスト機能Iにおいては、テスト信号Ｈは図１記載の入力信号変換部I１０３から出力され、分周回路II入力信号Ｃとなり、前記分周回路II１０４を駆動することによる加速試験を行う。」（００３６段落）及び「テスト機能IIにおいては、テスト信号Ｈは図１記載の入力信号変換部I１０５から出力され、分周回路III入力信号Ｄとなり、前記分周回路III１０６を駆動することによる加速試験を行う。」（００３９段落）のであって、「テスト機能I」から「テスト機能II」への移行を実際に行っているのは、「入力信号切替部I」１０３及び「入力信号切替部II」１０５であり、「テスト機能切り替え回路」１１５からの「テスト機能切り替え信号Ｅ」そのものではない。　        
　（４）明細書又は図面に記載される「通常モードテストモード切替回路」１１４と補正後の請求項１に記載される「モード切替回路」について
　上記１．（３）で検討したとおり、補正後の請求項１の「モード切替回路」は、「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合」に「通常モード」から「テストモード」に「直接」切り換える信号を「前記機能評価を行う回路に出力」するとしている。
　一方、上記２．（２）で検討したとおり、本願の図１ないし図３に関連した第１の実施形態の「通常モード」は直接「テストモード」に遷移するのではなく、「通常モード」から「リセット状態」へ遷移し、その後、「リセット状態」から「テストモード」へ遷移しており、また、「通常モード」から「リセット状態」への遷移は、入力端子入力信号Ａがリセット手段１１３を介して形成された「リセット信号Ｆ」の立ち上がり（ｌｏｗからｈｉｇｈ）のタイミングに対応しており、「リセット状態」から「テストモード」への遷移は、「リセット信号Ｆ」の立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングに対応している。
　また、上記２．（２）で検討したとおり、信号の入力関係が明確に特定されなければ、「リセット手段」１１３の「リセット信号Ｆ」、「通常モードテストモード切替回路」１１４の「通常モードテストモード切替信号Ｇ」及び「テスト機能切替回路」１１５の「テスト機能切替信号Ｅ」の関係は、本願の図３の「リセット信号Ｆ」、「通常モードテストモード切替信号Ｇ」及び「テスト機能切替信号Ｅ」のパルス信号の立ち上がり（ｌｏｗからｈｉｇｈ）及び立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングのようにならないことは明らかであって、上記３つの信号（Ｆ、Ｇ、Ｅ）が本願の図３の如き関係になければ、本願明細書に記載される課題が解決できないことも明らかであるから、「リセット手段」１１３により形成される「リセット信号Ｆ」そのもの、「リセット信号Ｆ」、「通常モードテストモード切替信号Ｇ」及び「テスト機能切替信号Ｅ」のパルス信号の立ち上がり（ｌｏｗからｈｉｇｈ）及び立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングについて記載されていない補正後の請求項１に記載されるものは、依然として、その構成が明確でなく、前記拒絶理由の「理由１）　第２」の１．（１）、（６）ないし（８）で指摘した点については依然として解消しておらず、特許法第３６条第６項第２号に規定する要件を満たしていない。
　（５）明細書又は図面に記載される「テスト機能切替回路」１１５と補正後の請求項１に記載される「テスト機能切替回路」について
　上記１．（４）で検討したとおり、補正後の請求項１の「テスト機能切替回路」は、「前記機能評価を行う回路」の中の「回路要素」をも構成要素として含むものである。
　一方、上記２．（３）で検討したとおり、本願の明細書又は図面には、「テスト機能切り替え回路」１１５は、テスト機能切替のために、移行制御信号である「テスト機能切り替え信号Ｅ」を「入力信号切り替え部I１０３」と「入力信号切り替え部II１０５」に送出するものであって、「テスト機能I」から「テスト機能II」への移行を実際に行うのは、「入力信号切替部I」１０３及び「入力信号切替部II」１０５であると記載されている。
　したがって、明細書又は図面に記載される「テスト機能切り替え回路」１１５は、「テスト機能I」から「テスト機能II」への移行を実際に行う「入力信号切替部I」１０３及び「入力信号切替部II」１０５を、構成要素として含まないことは明らかであるが、補正後の請求項１の「テスト機能切替回路」は、「前記機能評価を行う回路」の中の「回路要素」をも構成要素として含むものであるから、補正後の請求項１の「テスト機能切替回路」は、発明の詳細な説明に記載されたものではない。
　よって、補正後の請求項１の「テスト機能切替回路」を含む補正後の請求項１に係る発明は、発明の詳細な説明に記載されたものではなく、前記拒絶理由の「理由１）　第２」の１．（１）及び（８）で指摘した点については依然として解消しておらず、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
　３．本願の第２の実施形態について
　（１）図２、図４及び図５に関連する記載 
　「リセット手段」（４１２）、「リセット手段」からの出力信号「Ｍ」、「通常モードテストモード切替回路」（４１３）、「通常モードテストモード切替回路」からの出力信号「Ｎ」「テスト機能切替回路」（４０８）、「テスト機能切替回路」からの出力信号「Ｌ」に関連して、当初明細書等に図２，図４，図５と共に記載される事項は、以下のとおりである。　
　「図４にセンサ付き電子機器のブロック図を示す。また、図４中の１点鎖線に囲まれているテストモード回路４１７の実際の論理回路図を、実施例１のものと同じく図２に示す。なお、図４中の実線の矢印は制御信号をあらわし、破線の矢印はデータ信号をあらわしている。また、信号Ｊ、Ｋ、Ｌ、Ｍ、Ｎ、Ｐ、Ｑ、Ｒ、Ｓ、Ｔは、図２ならびに図５記載の各信号をあらわしており、その動作の詳細に関しては、次の発明の動作で述べる。」（００４４段落）、「通常モードからテストモードへ移行するには、まず、リセット手段４１２を介してリセット信号Ｍが入力され、リセット信号出力切り替え回路４１５を介して中央演算回路４０５にリセットがかかる。次に、テスト信号入力手段４０９を介してテスト端子入力信号Ｋが通常モードテストモード切り替え回路４１３に入力されることにより、リセット信号Ｍとテスト端子入力信号Ｋの状態により通常モードテストモード切り替え信号Ｎが出力され、通常モードとテストモードの切り替えをおこなう。」（００４７段落）、「複数のテスト機能の選択として、本実施例ではテスト機能Iからテスト機能II、さらにテスト機能IIからテスト機能IIIへの切り替えを行う。テスト機能I中にリセット信号Ｍとテスト端子入力信号Ｋの状態により、テスト機能切り替え回路４０８とカウンター回路４１４を介して、テスト信号出力切り替え回路４０７へテスト機能IIへの移行制御信号であるテスト機能切り替え信号Ｌが送られる。また、テスト機能II中にリセット信号Ｍとテスト端子入力信号Ｋの状態により、テスト機能切り替え回路４０８、カウンター回路４１４を介して、テスト信号出力切り替え回路４０７へテスト機能IIIへの移行制御信号であるテスト機能切り替え信号Ｌが再び送られる。この切り替え動作時のリセット信号Ｍとテスト端子入力信号Ｋ、ならびにテスト機能切り替え信号Lの詳しい動作は後に述べる。テスト信号出力切り替え回路４０７はテスト信号入力手段４０９から入力した入力信号Ｐの出力先をカウンター回路４１４からの制御信号によって切り替える。本実施例におけるテスト信号入力手段４０９は、異なるテスト機能ごとに異なった種類のテスト信号入力として機能する。」（００４８段落）、「本実施例のセンサ付き電子機器は、前記入力端子４１１をリセット端子として使用しており、通常動作を行う通常モードにおいては、入力端子入力信号ＪはＬｏｗである。また、テスト端子入力信号Ｋも通常モード中はＬｏｗとなっている。この２つの入力端子による信号が共にＬｏｗであることにより、図２の論理回路部から出力されるテスト機能切り替え信号Ｌ、リセット信号Ｍ、通常モードテストモード切り替え信号Ｎ、および入力信号ＰはいずれもＬｏｗとなる。また、入出力端子４１６からの入出力端子入力信号ＴもＬｏｗであるとする。ここで、テスト機能切り替え信号Ｌはテスト機能の切り替えを行う信号であり、テストモード中の前記カウンター回路４１４へのテスト機能切り替え信号Ｌの入力によって、テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替えを行う。」（００５１段落）、「テストモードへの移行動作としては、はじめにリセット操作を行う。通常モード中に入力端子入力信号Ｊとして入力端子４１１にＨｉｇｈの電���を入力することにより、通常時Ｌｏｗレベルである図２のリセット信号ＭがＨｉｇｈとなり、図５に示すように、モードは通常モードからリセット状態となる。　次に、この入力端子入力信号ＪをＨｉｇｈに保ったまま、テスト端子入力信号ＫをＬｏｗからＨｉｇｈ、ＨｉｇｈからＬｏｗへと切り替えることにより、通常モードテストモード切り替え信号ＮがＨｉｇｈ、リセット信号ＭがＬｏｗとなり、図５に示すようにモードがリセット状態からテスト機能Iへと遷移する。この時点では、テスト機能切り替え信号ＬはＬｏｗのままである。」（００５２段落及び００５３段落）、　「次に、テスト機能Iからテスト機能IIへの移行動作の説明を行う。
　まず、テスト機能I中にテスト端子入力信号ＫをＨｉｇｈに保ったままで入力端子入力信号ＪをＨｉｇｈからＬｏｗ、ＬｏｗからＨｉｇｈへと切り替える。この動作により、テスト機能切り替え信号ＬがＨｉｇｈとなり、前記カウンター回路４１４にＨｉｇｈが入力され、カウンターが１ステップ進む。この時点でリセット信号ＭはＬｏｗのままである。また、通常モードテストモード切り替え信号ＮはＨｉｇｈのままであり、図５に示すようにモードがテスト機能Iからテスト機能IIへと遷移する。
　この状態でテスト端子入力信号ＫにＨｉｇｈを入力すると、それに伴って図２の入力信号ＰはＨｉｇｈとなり、また同様にテスト端子入力信号ＫにＬｏｗを入力すると入力信号ＰはＬｏｗとなる。すなわち、テスト機能I中と同様テスト機能IIにおいても、テスト端子入力信号Ｋがそのまま入力信号Ｐに反映される。テスト機能IIにおいては、入力信号Ｐは図４記載のテスト信号出力切り替え回路４０７によって、前記ＥＥＰＲＯＭ４０４へのデジタルデータ入力信号Ｒとなる。
　同様に、テスト機能IIからテスト機能IIIへの移行動作の説明を行う。
　テスト機能II中にテスト端子入力信号ＫをＨｉｇｈに保ったままで入力端子入力信号ＪをＨｉｇｈからＬｏｗ、ＬｏｗからＨｉｇｈへと切り替える。この動作により、テスト機能切り替え信号Ｌも同様にＨｉｇｈからＬｏｗ、ＬｏｗからＨｉｇｈに移り変わり、前記カウンター回路４１４のカウンターが再び１ステップ進む。この時点でリセット信号ＭはＬｏｗのままである。また、通常モードテストモード切り替え信号ＮはＨｉｇｈのままであり、図５に示すようにモードがテスト機能IIからテスト機能IIIへと遷移する。」（００５５段落ないし００５９段落）。
　（２）「リセット信号Ｍ」について
　上記（１）の（００４４段落）、（００４７段落）、（００５２段落）ないし（００５３段落）の記載より、「通常モード」は直接「テストモード」に遷移するのではなく、「通常モード」から「リセット状態」へ遷移し、その後、「リセット状態」から「テストモード」へ遷移しており、また、図５及び（００４７）段落、（００５１）段落ないし（００５３）段落の記載から、「通常モード」から「リセット状態」への遷移は、入力端子入力信号Ｊがリセット手段４１２を介して形成された「リセット信号Ｍ」の立ち上がり（ｌｏｗからｈｉｇｈ）のタイミングに対応しており、「リセット状態」から「テストモード」への遷移は、「リセット信号Ｍ」の立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングに対応している。
　（３）「テスト機能切替回路」４０８について
　上記（１）の（００４８段落）、（００５１段落）、（００５５段落）ないし（００５９段落）の記載、特に、「テスト機能切り替え信号Ｌはテスト機能の切り替えを行う信号であり、テストモード中の前記カウンター回路４１４へのテスト機能切り替え信号Ｌの入力によって、テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替えを行う。」（００５１段落）、「テスト機能切り替え信号ＬがＨｉｇｈとなり、前記カウンター回路４１４にＨｉｇｈが入力され、カウンターが１ステップ進む。この時点でリセット信号ＭはＬｏｗのままである。また、通常モードテストモード切り替え信号ＮはＨｉｇｈのままであり、図５に示すようにモードがテスト機能Iからテスト機能IIへと遷移する。」（００５６段落）、「テスト機能切り替え信号Ｌも同様にＨｉｇｈからＬｏｗ、ＬｏｗからＨｉｇｈに移り変わり、前記カウンター回路４１４のカウンターが再び１ステップ進む。この時点でリセット信号ＭはＬｏｗのままである。また、通常モードテストモード切り替え信号ＮはＨｉｇｈのままであり、図５に示すようにモードがテスト機能IIからテスト機能IIIへと遷移する。」（００５８段落）との記載より、「テスト機能切り替え信号ＬがＨｉｇｈ」となったタイミングで、テスト機能Iからテスト機能IIへと遷移し、「テスト機能切り替え信号Ｌも同様にＨｉｇｈからＬｏｗ、ＬｏｗからＨｉｇｈに移り変わ」った「Ｈｉｇｈ」となったタイミングで、テスト機能IIからテスト機能IIIへと遷移するのであり、更に詳細には、「複数のテスト機能の選択として、本実施例ではテスト機能Iからテスト機能II、さらにテスト機能IIからテスト機能IIIへの切り替えを行う。テスト機能I中にリセット信号Ｍとテスト端子入力信号Ｋの状態により、テスト機能切り替え回路４０８とカウンター回路４１４を介して、テスト信号出力切り替え回路４０７へテスト機能IIへの移行制御信号であるテスト機能切り替え信号Ｌが送られる。」（００４８段落）、「テスト機能切り替え信号Ｌはテスト機能の切り替えを行う信号であり、テストモード中の前記カウンター回路４１４へのテスト機能切り替え信号Ｌの入力によって、テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替えを行う。」（００５１段落）との記載より、「テスト機能切り替え信号Ｌ」を「カウンター回路４１４」を介して「テスト信号出力切り替え回路４０７」へ入力することにより、「テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替えを行う」のであって、「テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替え」を実際に行なっているのは「テスト機能切り替え信号Ｌ」そのものではなく、「テスト信号出力切り替え回路４０７」である。
　（４）明細書又は図面に記載される「通常モードテストモード切替回路」４１３と補正後の請求項１に記載される「モード切替回路」について
　上記１．（３）で検討したとおり、補正後の請求項１の「モード切替回路」は、「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合」に「通常モード」から「テストモード」に「直接」切り換える信号を「前記機能評価を行う回路に出力」するとしている。
　一方、上記３．（２）で検討したとおり、本願の図２，図４，図５に関連した第２の実施形態の「通常モード」は直接「テストモード」に遷移するのではなく、「通常モード」から「リセット状態」へ遷移し、その後、「リセット状態」から「テストモード」へ遷移しており、また、「通常モード」から「リセット状態」への遷移又は「リセット状態」から「テストモード」への遷移は、入力端子入力信号Ｊがリセット手段４１２を介して形成された「リセット信号Ｍ」の立ち上がり（ｌｏｗからｈｉｇｈ）のタイミングに対応しており、「リセット状態」から「テストモード」への遷移は、「リセット信号Ｍ」の立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングに対応している。
　また、上記３．（２）で検討したとおり、信号の入力信号が明確に特定されなければ、「リセット手段」４１２の「リセット信号Ｍ」、「通常モードテストモード切替回路」４１３の「通常モードテストモード切替信号Ｎ」及び「テスト機能切替回路」４０８の「テスト機能切替信号Ｌ」の関係は、本願の図３の「リセット信号Ｍ」、「通常モードテストモード切替信号Ｎ」及び「テスト機能切替信号Ｌ」のパルス信号の立ち上がり（ｌｏｗからｈｉｇｈ）及び立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングのようにならないことは明らかであって、上記３つの信号（Ｍ、Ｎ、Ｌ）が本願の図５の如き関係になければ、本願明細書に記載される課題が解決できないことも明らかであるから、「リセット手段」４１２から形成される「リセット信号Ｍ」そのもの、「リセット信号Ｍ」、「通常モードテストモード切替信号Ｎ」及び「テスト機能切替信号Ｌ」のパルス信号の立ち上がり（ｌｏｗからｈｉｇｈ）及び立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングについて記載されていない補正後の請求項１に記載されるものは、依然としてその構成が明確でなく、前記拒絶理由の「理由１）　第２」の１．（１）、（６）ないし（８）で指摘した点については依然として解消しておらず、特許法第３６条第６項第２号に規定する要件を満たしていない。
　（５）明細書又は図面に記載される「テスト機能切替回路」４０８と補正後の請求項１に記載される「テスト機能切替回路」について
　上記１．（４）で検討したとおり、補正後の請求項１の「テスト機能切替回路」は、「前記機能評価を行う回路」の中の「回路要素」をも構成要素として含むものである。
　一方、上記３．（３）で検討したとおり、「テスト機能切り替え信号Ｌ」を「カウンター回路４１４」へ入力することにより、「テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替えを行う」のであって、「テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替え」を実際に行なっているのは「テスト機能切り替え信号Ｌ」そのものではなく、「テスト信号出力切り替え回路４０７」である。
　したがって、本願の明細書又は図面に記載される「テスト機能切り替え回路」４０８は、「テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替え」を実際に行う「テスト信号出力切り替え回路４０７」を、構成要素として含まないことは明らかであるが、補正後の請求項１の「テスト機能切替回路」は、「前記機能評価を行う回路」の中の「回路要素」をも構成要素として含むものであるから、補正後の請求項１の「テスト機能切替回路」は、発明の詳細な説明に記載されたものではない。
　よって、補正後の請求項１の「テスト機能切替回路」を含む補正後の請求項１に係る発明は、発明の詳細な説明に記載されたものではなく、前記拒絶理由の「理由１）　第２」の１．（１）及び（８）で指摘した点については依然として解消しておらず、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
　４．補正後の請求項１に記載される「モード切替回路」について
　上記２．（４）及び３．（４）で検討したとおり、明細書又は図面には、補正後の請求項１に記載される、「前記リセット信号端子に前記リセットするための信号が入力されているときに前記テスト端子にパルス信号が入力された場合」に「通常モード」から「テストモード」に「直接」切り換える信号を「前記機能評価を行う回路に出力」する「モード切替回路」は記載されておらず、本願の明細書又は図面に記載される第１の実施形態及び第２実施形態についての記載を考慮しても本願の明細書又は図面には、「通常モード」は直接「テストモード」に遷移するのではなく、「通常モード」から「リセット状態」へ遷移すること、及びその遷移のための信号が「リセット手段」からの「リセット信号Ｆ」又は「リセット信号Ｍ」の立ち上がり（ｌｏｗからｈｉｇｈ）又は立ち下がり（ｈｉｇｈからｌｏｗ）のタイミングで生ずることのみが記載されているから、補正後の請求項１に記載される構成は、発明の詳細な説明に記載されたものではなく、前記拒絶理由の「理由１）　第２」の１．（１）及び（８）で指摘した点については依然として解消しておらず、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
　５．補正後の請求項１に記載される「テスト機能切替回路」について
　上記２．（５）及び３．（５）で検討したとおり、本願の明細書又は図面には、補正後の請求項１に記載される、「前記機能評価を行う回路」の中の「回路要素」をも構成要素として含む「テスト機能切替回路」は記載されておらず、本願の明細書又は図面に記載される第１の実施形態及び第２の実施形態についての記載を考慮しても明細書又は図面には、「テスト機能I」と「テスト機能II」を切り替えるための制御信号「Ｅ」又は、「テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替え」のための制御信号「Ｌ」を送出する「テスト機能切替回路」１１５又は４０８が記載されているのみであるから、補正後の請求項１に記載される構成は、発明の詳細な説明に記載されたものではなく、前記拒絶理由の「理由１）　第２」の１．（１）及び（８）で指摘した点については依然として解消しておらず、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
　６．明細書について
　（１）図１について
（ａ）本願の図２に対応する、平成１９年１月１５日に提出された意見書の「参考図３」（前記拒絶理由通知で引用した「平成１８年１０月１０日にＦＡＸにより送付された図２についての説明図」に相当）には、「リセット手段」が構成要素２０１，２０６〜２１３を含む論理回路であり、「通常モードテストモード切替回路」が構成要素２１４〜２１８を含む論理回路であり、「テスト機能切替回路」が構成要素２０２〜２０５を含む論理回路であると示されている。
（ｂ）出願当初の図２と対応する論理回路である前記「参考図３」においては、「リセット手段」からの出力信号「Ｆ」、言い換えると、回路要素２１０からの出力信号「Ｆ」は、構成要素２１４〜２１８を含む論理回路である「通常モードテストモード切替回路」又は構成要素２０２〜２０５を含む論理回路である「テスト機能切替回路」のいずれにも入力されていない。
（ｃ）「図２に、図１の１点鎖線で囲まれているテストモード回路１１６の実際の論理回路図を示す。なお、図１中の実線の矢印は制御信号をあらわし、破線の矢印はデータ信号をあらわしている。また、信号Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈは、図２ならびに図３記載の各信号をあらわしており、その動作の詳細に関しては、次の発明の動作で述べる。」（【００２４】段落）及び、「【図２】本発明の第１実施形態のリセット手段、テスト信号入出力手段、通常モードテストモードの切り替え回路、およびテスト機能切り替え回路を含むテストモード回路の論理回路構成図である。」（【図面の簡単な説明】）との記載から、図２は、「リセット手段」１１３、「通常モードテストモードの切り替え回路」１１４及び「テスト機能切り替え回路」１１５を含む「テストモード回路」１１６の論理回路構成図であることは明らかである。
（ｄ）「入出力端子であるテスト端子１１１よりテスト端子入力信号Ｂがテスト信号入出力手段１１０を介して通常モードテストモード切り替え回路１１４に入力されることにより、リセット信号Ｆとテスト端子入力信号Ｂの状態により通常モードテストモード切り替え信号Ｇが出力され、通常モードとテストモードの切り替えをおこなう。」（【００２７】段落）及び、「本実施例のアナログ電子時計は、前記入力端子１１２をリセット端子として使用しており、通常動作を行う通常モードにおいては、入力端子入力信号ＡはＬｏｗである。また、前記テスト端子１１１は、通常モードにおいては動作確認信号の出力端子として利用しているため、図２におけるテスト端子入力信号Ｂも通常モード中はＬｏｗとなっている。この２入力端子による信号が共にＬｏｗであることにより、図２のテストモード回路１１６から出力されるテスト機能切り替え信号Ｅ、リセット信号Ｆ、通常モードテストモード切り替え信号Ｇ、およびテスト信号ＨはいずれもＬｏｗとなる。ここで、テスト機能切り替え信号Ｅはテスト機能の切り替えを行う信号であり、テストモード中かつテスト機能切り替え信号ＥがＬｏｗの場合はテスト機能I、テストモード中かつテスト機能切り替え信号ＥがＨｉｇｈの場合はテスト機能IIとなる。」（【００３３】段落）の記載より、「リセット手段」１１３の出力信号「Ｆ」は、直接、「通常モードテストモード切替回路」１１４及び「テスト機能切替回路」１１５に入力され、それぞれの回路から、「通常モードテストモード切替回路」１１４の出力信号「Ｇ」、「テスト機能切替回路」１１５の出力信号「Ｅ」が形成されると言える。
（ｅ）ここで、審判請求人は、平成１９年１月１５日付け手続補正書により図１を補正し、補正後の図１においては、「リセット手段」１１３からの出力信号「Ｆ」が「リセット信号出力切替回路」には入力されるが、「リセット手段」１１３から「通常モードテストモード切替回路」１１４及び「テスト機能切替回路」１１５へ入力される「信号」が、上記信号「Ｆ」とは異なるものであるかのように区分するように補正している。
　そして、補正された図１に対応する、上記意見書に添付した「参考図１」には、「リセット手段」から、「通常モードテストモード切替回路」及び「テスト機能切替回路」への信号経路を「△」で表示し、図２に対応する上記「参考図３」の「リセット手段」の回路要素「２１１」からの信号が「リセット手段」の回路要素「２０１」を介して、「テスト機能切替回路」に入力され、「リセット手段」の回路要素「２１２」からの出力信号が「通常モードテストモード切替回路」に入力されると説明して、補正された図１での「リセット手段」１１３からの信号（
Ｆとは異なる信号
（ｆ）しかしながら、本願の図１の動作を説明する、本願の（００３３）段落ないし（００３５）段落の記載及び、本願の図３においては、「リセット信号Ｆ」が「ｌｏｗ」であることを１つの条件として「テスト機能切替信号Ｅ」が立ち上がること（ｌｏｗからｈｉｇｈへの変化点）により、「テスト機能Ｉ」から「テスト機能ＩＩ」へモードが変化することが記載されているから、
「リセット信号Ｆ」と異なる信号
（ｇ）補正された図１に記載されるように、
「リセット信号Ｆ」と異なる信号
（ｈ）よって、請求人の主張するように、図１の補正により、図２と補正後の図１とが整合の取れるものとなったとしても、上記（ｆ）及び（ｇ）で検討したとおり、補正後の図１の信号の流れ（「リセット信号出力切替回路」には、「リセット信号Ｆ」が入力されるが、「通常モードテストモード切替回路」１１４及び「テスト機能切替回路」１１５には、「リセット信号Ｆ」とは異なる信号が入力される）は、本願の明細書の第１の実施形態（図１と関連したもの）の記載及び図２と整合しておらず、補正後の図１を含む、補正後の明細書及び図面の記載は、依然として、当業者がその実施ができる程度に明確且つ十分に記載したものではなく、前記拒絶理由の「理由２）第３」に指摘した点については依然として解消しておらず、特許法第３６条第４項に規定される要件を満たしていない。
　
　（２）図４について
（ａ）本願の図２に対応する、平成１９年１月１５日に提出された意見書の「参考図３」には、「リセット手段」が構成要素２０１，２０６〜２１３を含む論理回路であり、「通常モードテストモード切替回路」が構成要素２１４〜２１８を含む論理回路であり、「テスト機能切替回路」が構成要素２０２〜２０５を含む論理回路であると示されている。
（ｂ）出願当初の図２と対応する論理回路である前記「参考図３」においては、「リセット手段」からの出力信号「Ｍ」、言い換えると、回路要素２１０からの出力信号「Ｍ」は、構成要素２１４〜２１８を含む論理回路である「通常モードテストモード切替回路」又は構成要素２０２〜２０５を含む論理回路である「テスト機能切替回路」のいずれにも入力されていない。
（ｃ）「図４にセンサ付き電子機器のブロック図を示す。また、図４中の１点鎖線に囲まれているテストモード回路４１７の実際の論理回路図を、実施例１のものと同じく図２に示す。なお、図４中の実線の矢印は制御信号をあらわし、破線の矢印はデータ信号をあらわしている。また、信号Ｊ、Ｋ、Ｌ、Ｍ、Ｎ、Ｐ、Ｑ、Ｒ、Ｓ、Ｔは、図２ならびに図５記載の各信号をあらわしており、その動作の詳細に関しては、次の発明の動作で述べる。」（００４４段落）及び、「【図２】本発明の第１実施形態のリセット手段、テスト信号入出力手段、通常モードテストモードの切り替え回路、およびテスト機能切り替え回路を含むテストモード回路の論理回路構成図である。」（【図面の簡単な説明】）との記載から、図２は、「リセット手段」４１２、「通常モードテストモードの切り替え回路」２１３及び「テスト機能切り替え回路」４０８を含む「テストモード回路」４１７の論理回路構成図であることは明らかである。
（ｄ）「通常モードからテストモードへ移行するには、まず、リセット手段４１２を介してリセット信号Ｍが入力され、リセット信号出力切り替え回路４１５を介して中央演算回路４０５にリセットがかかる。次に、テスト信号入力手段４０９を介してテスト端子入力信号Ｋが通常モードテストモード切り替え回路４１３に入力されることにより、リセット信号Ｍとテスト端子入力信号Ｋの状態により通常モードテストモード切り替え信号Ｎが出力され、通常モードとテストモードの切り替えをおこなう。」（【００４７】段落）及び、「この２つの入力端子による信号が共にＬｏｗであることにより、図２の論理回路部から出力されるテスト機能切り替え信号Ｌ、リセット信号Ｍ、通常モードテストモード切り替え信号Ｎ、および入力信号ＰはいずれもＬｏｗとなる。また、入出力端子４１６からの入出力端子入力信号ＴもＬｏｗであるとする。ここで、テスト機能切り替え信号Ｌはテスト機能の切り替えを行う信号であり、テストモード中の前記カウンター回路４１４へのテスト機能切り替え信号Ｌの入力によって、テスト機能I、テスト機能IIもしくはテスト機能IIIの切り替えを行う。」（【００５１】段落）の記載より、「リセット手段」の出力信号「Ｍ」は、直接、「通常モードテストモード切替回路」４１３及び「テスト機能切替回路」４０８に入力され、それぞれの回路から、「通常モードテストモード切替回路」４１３の出力信号「Ｎ」、「テスト機能切替回路」４０８の出力信号「Ｌ」が形成されると言える。
（ｅ）ここで、審判請求人は、平成１９年１月１５日付け手続補正書により図４を補正し、補正後の図４においては、「リセット手段」４１２からの出力信号「Ｍ」が「リセット信号出力切替回路」４１５には入力されるが、「リセット手段」４１２から「通常モードテストモード切替回路」４１３及び「テスト機能切替回路」４０８へ入力される「信号」が、上記信号「Ｍ」とは異なるものであるかのように区分するように補正している。
　そして、補正された図４に対応する、上記意見書に添付した「参考図２」には、「リセット手段」から、「通常モードテストモード切替回路」及び「テスト機能切替回路」への信号経路を「△」で表示し、図２に対応する上記「参考図３」の「リセット手段」の回路要素「２１１」からの信号が「リセット手段」の回路要素「２０１」を介して、「テスト機能切替回路」に入力され、「リセット手段」の回路要素「２１２」からの出力信号が「通常モードテストモード切替回路」に入力されると説明して、補正された図４での「リセット手段」４１２からの信号（
Ｍとは異なる信号
（ｆ）しかしながら、本願の図４の動作を説明する、本願明細書の（００４５）段落ないし（００４８）段落の記載及び、本願の図５においては、「リセット信号Ｍ」が「ｌｏｗ」であることを１つの条件として「テスト機能切替信号Ｌ」が立ち上がること（ｌｏｗからｈｉｇｈへの変化点）により、「テスト機能Ｉ」から「テスト機能ＩＩ」又は「テスト機能ＩＩ」から「テスト機能ＩＩＩ」へモードが変化することが記載されているから、
「リセット信号Ｍ」と異なる信号
（ｇ）補正された図４に記載されるように、
「リセット信号Ｍ」と異なる信号
（ｈ）よって、請求人の主張するように、図４の補正により、図２と補正後の図４とが整合の取れるものとなったとしても、上記（ｆ）及び（ｇ）で検討したとおり、補正後の図４の信号の流れ（「リセット信号出力切替回路」４１６には、「リセット信号Ｍ」が入力されるが、「通常モードテストモード切替回路」４１３及び「テスト機能切替回路」４０８には、
「リセット信号Ｍ」とは異なる信号
　（３）小むすび
　上記「（１）図１について」及び上記「（２）図４について」において検討したとおり、補正後の図１及び補正後の図４を含む、補正後の明細書の発明の詳細な説明は、依然として、当業者がその実施ができる程度に明確且つ十分に記載したものではなく、前記拒絶理由の「理由２）第３」に指摘した点については依然として解消しておらず、特許法第３６条第４項に規定される要件を満たしていない。
　
　７．むすび　
　よって、請求人の主張は採用できず、先に通知した拒絶の理由の、少なくとも上記の点については解消されていない。
　
第５．　むすび
　したがって、本願は、前記手続補正書によっても、特許法第３６条第４項及び第６項第１号及び第２号に規定する要件を満たしていないので、特許を受けることができない。
　よって、結論のとおり審決する。