【事件の表示】
　平成１１年特許願第２７１５８６号「画像表示装置」拒絶査定不服審判事件〔平成１３年　４月　６日出願公開、特開２００１−　９２４３７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件出願は平成１１年９月２７日の出願であって、平成１７年７月１日付け（発送日：同年７月５日）で拒絶査定がなされ、これに対して、同年８月４日に拒絶査定不服審判請求がなされるとともに、同年９月５日付けで明細書を補正対象とする手続補正書（以下、この手続補正書による補正を「平成１７年９月５日付け補正」といい、また「本件補正」ともいう。）が提出されたものである。
　
第２　平成１７年９月５日付け補正についての補正の却下の決定
１　補正の却下の決定の結論
　平成１７年９月５日付け補正を却下する。
　
２　補正の却下の決定の理由
（１）本件補正の内容
　本件補正は、特許請求の範囲を次のように補正する内容を含むものである。
　
ア　本件補正前の特許請求の範囲
　「【請求項１】　画面上の色むらを補正するための、出力補正のデジタルデータを複数階調分、格納した補正データ記憶手段と、入力されたアナログ映像信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、入力された同期信号と前記Ａ／Ｄ変換手段の出力信号とを元に、補正すべき画素の水平、垂直、階調の３次元のアドレスを生成するアドレス生成手段と、前記生成されたアドレスを元に、前記補正データ記憶手段から読み出した前記デジタルデータを補間する補間手段と、前記補間したデータを映像信号に合成する合成手段と、を具備したことを特徴とする画像表示装置。
　【請求項２】　請求項１記載の画像表示装置において、出力補正のデジタルデータのゲインを調整できること、また、補正データの階調ごとにゲインを設定できることを特徴とする画像表示装置。
　【請求項３】　請求項１記載の画像表示装置において、出力補正のデジタルデータのバイアスを調整できること、また、補正データの階調ごとにバイアスを設定できることを特徴とする画像表示装置。
　【請求項４】　請求項２又は３記載の画像表示装置において、出力補正のデジタルデータのレンジオーバーを防止することを特徴とする画像表示装置。」
　
イ　本件補正後の特許請求の範囲
「【請求項１】　画面上の色むらを補正するための、出力補正のデジタルデータを複数階調分、格納した補正データ記憶手段と、入力されたアナログ映像信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、入力された同期信号と前記Ａ／Ｄ変換手段の出力信号とを元に、補正すべき画素の水平、垂直、階調の３次元のアドレスを生成するアドレス生成手段と、前記生成されたアドレスを元に、前記補正データ記憶手段から読み出した前記デジタルデータを補間する補間手段と、前記補間したデータを映像信号に合成する合成手段と、を具備
し、前記水平、垂直、階調における補間を装置内部で順次行う
　【請求項２】　請求項１記載の画像表示装置において、出力補正のデジタルデータのゲインを調整できること、また、補正データの階調ごとにゲインを設定できることを特徴とする画像表示装置。
　【請求項３】　請求項１記載の画像表示装置において、出力補正のデジタルデータのバイアスを調整できること、また、補正データの階調ごとにバイアスを設定できることを特徴とする画像表示装置。
　【請求項４】　請求項２又は３記載の画像表示装置において、出力補正のデジタルデータのレンジオーバーを防止することを特徴とする画像表示装置。」
　なお、アンダーラインは補正箇所を示すために請求人が付したものである。
　
（２）補正の目的について
　本件補正の請求項１についての補正は、請求項１に係る発明を特定するために必要な事項である「前記補正データ記憶手段から読み出した前記デジタルデータを補間する補間手段」における「補間」について、「前記水平、垂直、階調における補間を装置内部で順次行う」という限定を付加するものであって、平成１８年法律第５５号による改正前の特許法（以下、単に「特許法」という。）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載されている事項により特定される発明（以下、「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。
　
（３）引用例
　原査定の拒絶の理由に引用された、本件出願の日前に頒布された刊行物である特開平５−１７３５２３号公報（以下「引用例」という。）には、図面とともに次の事項が記載されている。
　
ア　「【０００６】【実施例】本発明の第１の実施例を図１に示す。
【０００７】図１は例えばコアを４個使ったマルチスクリーンディスプレイシステムの一例で、マルチスクリーンの画面は図２のように構成できる。尚、コア６ａ、６ｂ、６ｃ、６ｄは例えばブラウン管式プロジェクションタイプのテレビセットを使うことができる。
【０００８】図１において、Ａ／Ｄコンバータ１と制御回路２、フレームメモリ３、データ変換器４ａ、４ｂ、４ｃ、４ｄ、Ｄ／Ａコンバータ５ａ、５ｂ、５ｃ、５ｄ、コア６ａ、６ｂ、６ｃ、６ｄと第１の演算制御装置７から構成されている。本実施例では、特にデータ変換器４ａ、４ｂ、４ｃ、４ｄ、とバス９で接続された演算制御装置７を設けたことによる、コア６ａ、６ｂ、６ｃ、６ｄそれぞれの輝度むら補正とコア６ａ、６ｂ、６ｃ、６ｄ相互間の輝度むら補正が特徴である。データ変換器４ａ、４ｂ、４ｃ、４ｄはコア６ａ、６ｂ、６ｃ、６ｄそれぞれの輝度むら補正を行うために、コア６ａ、６ｂ、６ｃ、６ｄの各画面内をそれぞれ複数のブロックに分け、そのブロック毎に例えばＬＵＴ（ルックアップテーブル）を設けて構成されている。演算制御装置７は例えば、マイコンで構成できる。
【０００９】図１の動作の概略は次のとおりである。端子１０に入力された映像信号が、Ａ／Ｄコンバータ１でディジタル信号に変換されフレームメモリ３に書き込まれる。フレームメモリ３に書き込まれた映像信号は、制御回路２により制御され読み出される。フレームメモリ３から読み出された映像信号は、データ変換器４ａ、４ｂ、４ｃ、４ｄに入力され、コア６ａ、６ｂ、６ｃ、６ｄそれぞれの輝度むら補正とコア６ａ、６ｂ、６ｃ、６ｄ相互の輝度むらを補正したデータに変換された後、Ｄ／Ａコンバータ５ａ、５ｂ、５ｃ、５ｄでアナログ信号に変換されコア６ａ、６ｂ、６ｃ、６ｄに表示される。」
　
イ　「【００１５】ホワイトバランスをとりつつ各輝度での輝度むら補正をおこなえば、画面内の色むらについても補正できることは明らかである。
【００１６】以上のようにして、輝度むら色むらのない、均一なマルチスクリーンディスプレイ表示を得ることができる。」
　
ウ　「【００１９】本発明の第２の実施例を図５に示す。図５は、図１の実施例のデータ変換器４ａ、４ｂ、４ｃ、４ｄの一つ当たりの具体的な構成例（データ変換器４ａ、４ｂ、４ｃ、４ｄは同じ構成で良い）である。本実施例の特徴は、補間を用いることによって、データ変換器に使うＬＵＴのメモリ容量を低減し、データの書替え時間を短縮していることである。
【００２０】例えば、ディジタル画像信号が１画素当たり８ビット（０〜２５５階調）で構成され、さらに画面の中央部に対し周辺部の輝度が約７５％であったと仮定すると、中央部と周辺部の輝度差２５％（６４階調）分の補正が必要となる。ブロック間の補正曲線の差により、ブロックの接合部（境界領域）に輝度差が生じて目立つという問題を防ぐために、例えばブロック間の補正を１階調程度にすれば中央部から周辺部への分割数は６４となり、表示画面全体を水平、垂直共１２８分割した１２８×１２８＝１６，３８４ブロックあればよい。
【００２１】各ブロックごとに２５６階調分の８ビットの補正データが３原色分必要であるとすると、ＬＵＴは１６，３８４×２５６×８×３＝９６Ｍｂｉｔ分もの大容量データが必要となる（メモリ容量については、慣例により、１０２４ｂｉｔ＝１Ｋｂｉｔ，１０２４Ｋｂｉｔ＝１Ｍｂｉｔの単位で示している）。
【００２２】そこで、補正データを持つブロックと補正データを持たないブロックに分け、この補正データを持つブロックから補正データを持たないブロックのデータを補間により求めることとした。これにより、例えば補正データを４×４＝１６ブロックだけに持つとすれば、１６，３８４個のブロックに補正データをもたせる方法に比べて、補正データを格納するメモリ容量はほぼ１／１６に低減でき、データの書替え時間は１／１６になる。
【００２３】図５の構成を説明する。図５において、２１ａと２１ｂ，２１ｃ，２１ｄはＬＵＴ、２３ａと２３ｂ，２３ｃ，２３ｄは係数付加回路、２８は加算器、端子３５Ｒ、３５Ｇ、３５Ｂはディジタル映像信号ＲＧＢの入力端子である。
【００２４】フレームメモリ３の例えばＲ（赤）の８ｂｉｔのディジタル映像信号出力は、ＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄの例えば下位アドレスに並列に入力される。
【００２５】アドレス回路２２には一画面中の表示位置を示す水平駆動パルスと垂直駆動パルスが端子３１ｈと３１ｖに印加される。この水平駆動パルスと垂直駆動パルスは、例えばフレームメモリ３の水平方向のデータ読み出しクロックと垂直方向のデータ読み出しクロックで良い。
【００２６】アドレス回路２２は端子３１ｈと３１ｖに印加された水平駆動パルスと垂直駆動パルスから、画面分割したブロック位置を示す水平ブロック位置データと垂直ブロック位置データを作成し、そのブロック位置データに基づくＬＵＴ制御信号２５ａ，２５ｂ，２５ｃ，２５ｄを、ＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄの例えば上位アドレスに入力する。この結果、ＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄには、データ変換された４ブロック分の映像信号３０ａ，３０ｂ，３０ｃ，３０ｄが得られる。同時に、アドレス回路２２は上記ブロック位置データに基づき、係数選択信号２６ａ，２６ｂ，２６ｃ，２６ｄを係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄに与え、係数選択信号に対する所定の係数を前記４ブロック分の映像信号３０ａ，３０ｂ，３０ｃ，３０ｄに例えば掛け合わせた信号２７ａ，２７ｂ，２７ｃ，２７ｄを得る。これらの信号を加算器２８に加えて加算することにより、ブロック位置に対応して空間的に補間されたディジタル映像信号２９が得られる。これを例えばＤ／Ａコンバータによりアナログ信号に変換して、コアに入力して映像を得る。ブロック２４Ｒについて説明したが、２４Ｇ、２４Ｂについても同様の動作を行なえばよい。
【００２７】一方、バス９はＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄ，のアドレス線２５ａ，２５ｂ，２５ｃ，２５ｄ，３３とバス３０ａ，３０ｂ，３０ｃ，３０ｄに、また係数回路２３ａ，２３ｂ，２３ｃ，２３ｄのバス２６ａ，２６ｂ，２６ｃ，２６ｄとバス２７ａ，２７ｂ，２７ｃ，２７ｄに接続しており、このバス９を介してＬＵＴ２１及び係数付加回路２３と演算制御装置７は、例えば映像信号の帰線期間を利用してデータの授受を行い画面の輝度むらを補正する。
【００２８】以上のように構成されたデータ変換器について、以下その動作について説明する。
【００２９】図６は図５の動作を説明する図で、補正データを持つ例えば近接した４ブロックから補間により、補正データを持たないブロックの補正されたディジタル映像信号ｅijを求めるものである。
【００３０】図６のｉ，ｊはそれぞれ垂直，水平ブロック位置を示しており、以下、ブロックの位置を（ｉ，ｊ）の座標で示す。補正データを持つ水平、垂直４ブロック毎のブロックに○印を記入してある。
【００３１】ＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄは、それぞれ（８ｍ，８ｎ），（８ｍ＋４，８ｎ），（８ｍ，８ｎ＋４），（８ｍ＋４，８ｎ＋４）のブロックの補正データを格納しているとする（但し、ｍ，ｎは０以上の整数）。
【００３２】この時、０≦ｉ，ｊ≦４の範囲において、（ｉ，ｊ）ブロックに近接した４つのブロック（０，０），（０，４），（４，０），（４，４）の補正データａ00，ｂ04，ｃ40，ｄ44を利用して、（ｉ，ｊ）ブロックの入力映像信号に対する映像信号ｅijを例えば次式のように２次元の直線補間により求めることができる。
【００３３】【数１】
　ｅｉｊ＝１／１６　｛（４−ｉ）（４−Ｊ）ａ００＋（４−ｉ）ｊｂ００　　　　　＋ｉ（４−ｊ）ｃ４０＋ｉｊｄ４４｝……（数１）
【００３４】すなわち、ディジタル映像信号ａ00，ｂ04，ｃ40，ｄ44にそれぞれ所定の係数を掛け合わせた後、加算することにより、補正されたディジタル映像信号ｅijが得られる。この係数の掛け合わせと加算を行う回路が係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄと加算器２８である。以上のようにａ00，ｂ04，ｃ40，ｄ44は輝度むら補正されたデータであるので、これらから補間された映像信号ｅijも輝度むら補正されたことになる。
【００３５】次に、係数付加回路の動作を係数付加回路２３ａを例に取り上げて説明する。
【００３６】図５に示すように、係数付加回路２３ａには、ＬＵＴ２１ａの出力映像信号３０ａ（図６では映像信号ａ00，ａ08に相当）と、アドレス回路２２の係数選択信号２６ａが入力され、（数１）中の第１項に相当する出力データを得る回路である。図７はこれらの関係をまとめたものであり、上記第１の実施例における係数付加回路２３ａの出力データを示す図である。係数付加回路は、ＬＵＴと同様に例えばメモリなどで実現でき、ブロック位置に応じて映像信号ａ00，ａ08，ａ80などと切り替わる８ｂｉｔ映像信号３０ａを例えば下位アドレスに、ブロック位置を示すアドレスｉとｊの下位３ｂｉｔずつ計６ｂｉｔを例えば上位アドレスに与えればよい。この１４ｂｉｔアドレス、８ｂｉｔデータの構成において、係数付加回路２３ａを構成するメモリ容量は１６Ｋｂｉｔ×８＝１２８Ｋｂｉｔ必要となる。この時、ＬＵＴのメモリ容量と合わせて２Ｍｂｉｔ＋１２８Ｋｂｉｔ×４＝２．５Ｍｂｉｔ、３原色分合わせて２．５Ｍｂｉｔ×３＝７．５Ｍｂｉｔであり、システム全体で考えると前述の９６Ｍｂｉｔに比べて大幅に低減できる。」
　
エ　「【００５６】図１０は、図９で説明した輝度むらの補正手順のイメージを示す図である。Ｘ軸、Ｙ軸に水平・垂直の画面位置を示し、Ｚ軸は輝度を示している。図１０は図２の構成と同じで、Ｘ軸、Ｙ軸を２等分して一画面を４個のコアで構成していることを意味している。又、Ｚ軸方向の画面６０〜６７は、それぞれ画面上の輝度レベルを意味しており、例えば０％輝度の画面は６０、１００％輝度の画面は６７である。
【００５７】まず１００％輝度の画面６０での輝度むら補正作業を行なう。次に０％輝度の画面６７での輝度むら補正作業を行なう。これにより、同じ空間位置における１００％輝度と０％輝度の補正データ７０と７２が確定したことになる。この補正データ７０と７２より、この空間位置での１００％〜０％輝度での補正データを補間により求める。そして、例えば５０％輝度の画面６４での表示を行なう。補正データ７１は補間により求められているが、もしこの時輝度むらがあれば、５０％輝度の画面６４で実際に輝度むら補正作業を行ない、輝度むら補正データを書き替える。そして、その他の輝度の補正データを再度補間により求める。もちろんその他の空間位置の補正データについても同様である。」
　
オ　「【００６４】本発明の第６の実施例を図１３に示す。本実施例の特徴は、データ変換器４、及び第２の演算制御装置１０７を各コア６ａ、６ｂ、６ｃ、６ｄの内部に持たせたことである。
【００６５】図１３の構成を示す。６ａ、６ｂ、６ｃ、６ｄはコア、３０１は映像拡大分配装置、７は第１の演算制御装置、１０は映像信号入力端子である。映像拡大分配装置３０１は、端子１０に印加される映像信号を各コア６ａ、６ｂ、６ｃ、６ｄに分配する装置で、例えば図１の構成でよい。但し、データ変換器４ａ〜４ｄはコアに内蔵するため、映像拡大分配装置３０１の内部になくても良く、フレームメモリ３の出力を直接Ｄ／Ａコンバータ５ａ〜５ｄに入力すれば良い。
【００６６】各コア６ａ、６ｂ、６ｃ、６ｄの内部構成は、映像信号入力端子１００ａ、Ａ／Ｄコンバータ６０ａ、データ変換器４ａ、Ｄ／Ａコンバータ６１ａ、ビデオ回路６２ａ、ＣＲＴ（陰極線管）駆動回路６３ａ、ＣＲＴ６４ａ、及びコア専用の第２の演算制御装置１０７ａから成っている。ビデオ回路６２ａは、映像信号のコントラスト、輝度等の調整を行う回路である。ＣＲＴ駆動回路６３ａは、ビデオ回路６２ａからの出力信号を、ＣＲＴ６４ａを駆動するのに必要な電圧レベルにする増幅器である。これらビデオ回路６２ａ、ＣＲＴ駆動回路６３ａ、ＣＲＴ６４ａは、現在市販されているテレビセットに使われている回路でよい。また第１の演算制御装置７と第２の演算制御装置１０７ａは例えばＲＳ−２３２Ｃ等のシリアルインターフェースで端子２００ａに接続されている。」
　
カ　「【００７５】以上、コアとしてブラウン管式プロジェクションタイプのテレビセットを例に挙げて説明してきたが、ブラウン管式直視タイプのテレビセットや液晶表示素子を使ったプロジェクションテレビなどにも同様の効果があることは明らかである。液晶表示素子を使ったプロジェクションテレビセットの場合、ＬＵＴに書き込むデータは液晶表示素子の電圧輝度特性にあわせることは言うまでもない。」
　
キ　図面の図１０には、補正手順のイメージを示す図として、水平画面位置、垂直画面位置及び輝度を３つの軸とする３次元のルックアップテーブルの構造が描かれている。
　
　上記摘記事項アないしキによると、引用例には、以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「画面内の色むらを補正するための８ビットの補正データを２５６階調分格納したＬＵＴ（ルックアップテーブル）と、入力された映像信号をディジタル映像信号に変換するＡ／Ｄコンバータ１と、水平駆動パルスと垂直駆動パルスから、画面分割したブロック位置を示す水平ブロック位置データと垂直ブロック位置データを作成するアドレス回路２２と、８ｂｉｔのディジタル映像信号出力が下位アドレスに並列に入力され、前記水平ブロック位置データと垂直ブロック位置データが上位アドレスに入力されるＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄと、前記アドレスを元に、前記ＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄで得られた４ブロック分の映像信号３０ａ，３０ｂ，３０ｃ，３０ｄに係数を掛け合わせる係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄと、係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄで所定の係数を映像信号３０ａ，３０ｂ，３０ｃ，３０ｄに掛け合わせた信号２７ａ，２７ｂ，２７ｃ，２７ｄを加算することにより、ブロック位置に対応して空間的に補間されたディジタル映像信号２９を出力する加算器２８と、を具備し、前記係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄ及び加算器２８で行われる演算は、垂直，水平ブロック位置について近接した４つのブロックの補正データを利用して、２次元の直線補間を行う演算であり、水平・垂直アドレス回路２２、ＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄ、係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄ及び加算器２８から構成されるデータ変換器４ａ，４ｂ，４ｃ，４ｄを画像表示装置を構成する各コア６ａ，６ｂ，６ｃ，６ｄの内部に持たせた画像表示装置。」
　
（４）対比
　本件補正発明と引用発明とを対比する。
ア　本件補正発明の「画面上の色むらを補正するための、出力補正のデジタルデータ」と、引用発明の「画面内の色むらを補正するための８ビットの補正データ」は、「画面上の色むらを補正するためのデジタルデータ」である点で共通する。
イ　引用発明の「２５６階調分」，「ＬＵＴ（ルックアップテーブル）」，「映像信号」及び「Ａ／Ｄコンバータ１」が、それぞれ本件補正発明の「複数階調分」，「補正データ記憶手段」，「アナログ映像信号」及び「Ａ／Ｄ変換手段」に相当する。
ウ　引用発明の「水平駆動パルスと垂直駆動パルス」及び「ディジタル映像信号」は、それぞれ本件補正発明の「入力された同期信号」及び「前記Ａ／Ｄ変換の出力信号」に相当する。そして、引用発明において、ディジタル映像信号出力がＬＵＴ２１ａ，２ｂ，２１ｃ，２１ｄの下位アドレスに入力され、アドレス回路２２により作成された水平ブロック位置データと垂直ブロック位置データがＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄの上位アドレスに入力されることにより、ＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄに入力されるアドレスのデータは、全体として、水平、垂直、階調の３次元のアドレスとなるから、引用発明の「上位アドレス」及び「下位アドレス」が、本件補正発明の「水平、垂直、階調の３次元のアドレス」に相当し、引用発明の「画面分割したブロック位置を示す水平ブロック位置データと垂直ブロック位置データを作成するアドレス回路２２」及び「８ｂｉｔのディジタル映像信号が下位アドレスに並列に入力され、前記水平ブロック位置データと垂直ブロック位置データが上位アドレスに入力される」は、本件補正発明の「水平、垂直、階調の３次元のアドレスを生成するアドレス生成手段」に相当する。
エ　引用発明において、「係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄで所定の係数を映像信号３０ａ，３０ｂ，３０ｃ，３０ｄに掛け合わせた信号２７ａ，２７ｂ，２７ｃ，２７ｄを加算する」ことは、本件補正発明の「補間する」ことに相当し、引用発明の「係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄ」及び「加算器２８」が、本件補正発明の「補間手段」に相当する。また、本件補正発明の「補間」と引用発明の「２次元の直線補間」とは、「前記水平、垂直における補間を装置内部で行う」ものである点で共通する。
　
　そうすると、本件補正発明と引用発明とは、以下の一致点１で一致し、以下の相違点１及び２で相違する。
　
（一致点１）
　「画面上の色むらを補正するためのデジタルデータを複数階調分、格納した補正データ記憶手段と、入力されたアナログ映像信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、入力された同期信号と前記Ａ／Ｄ変換手段の出力信号とを元に、補正すべき画素の水平、垂直、階調の３次元のアドレスを生成するアドレス生成手段と、前記生成されたアドレスを元に、前記補正データ記憶手段から読み出した前記デジタルデータを補間する補間手段と、を具備し、前記水平、垂直における補間を装置内部で行うことを特徴とする画像表示装置。」
　
（相違点１）
　本件補正発明の補正データ記憶手段に格納するデータは「出力補正のデジタルデータ」であって、本件補正発明が「補間したデータを映像信号に合成する合成手段」を有するのに対し、引用発明の補正データ記憶手段に格納される「補正データ」は、「映像信号３０ａ，３０ｂ，３０ｃ，３０ｄ」として出力されるデータであって、引用発明は、ブロック位置に対応して空間的に補間された「補正データ」をディジタル映像信号２９として出力することから、「補間したデータを映像信号に合成する合成手段」を具備していない点。
　
（相違点２）
　本件補正発明が「水平、垂直、階調における補間を順次行う」のに対し、引用発明は、「水平、垂直における補間」を行うものであり、引用発明における補間は、係数付加回路２３ａ，２３ｂ，２３ｃ，２３ｄ及び加算器２３を用いることにより同時に行われる点。
　
（５）当審の判断
　上記各相違点について検討する。
　
（相違点１について）
　画像表示装置の技術分野において、色むらを補正するために、補正データ記憶手段に格納するデータを出力補正のデジタルデータとし、映像信号に合成する技術は、例えば、
　特開平１１−１０９９２７号公報に「三次元補正データ形成部７０は、位置ブロック特定処理部７２からの位置ブロック [ｉ，ｊ] をあらわす一対の位置ブロックデータＤＸｉ及びＤＹｊ、及び、レベルブロック特定処理部６５からのレベルブロックＬｋをあらわすレベルブロックデータＤＬｋに応じて、位置ブロック内補正データ格納レジスタ７６に格納された４×（ｒ＋1)個の補正データＤＰＣのうちの、レベルブロックＬｋを規定するＺ(k-1) 平面とＺｋ平面との夫々における位置ブロック [ｉ，ｊ] を規定する合計８個の交点座標に対応するものを読み出すためのデータ読出制御信号ＣＬを、位置ブロック内補正データ格納レジスタ７６に送出する。それにより、位置ブロック内補正データ格納レジスタ７６から、データ読出制御信号ＣＬに応じて、Ｚ(k-1) 平面内の位置ブロック [ｉ，ｊ] を規定する４個の交点座標（ｉ−１，ｊ−１，(k-1) ），（ｉ−１，ｊ，(k-1) ) ，（ｉ，ｊ−１，(k-1) ），（ｉ，ｊ，(k-1) ）、及び、Ｚｋ平面における位置ブロック [ｉ，ｊ] を規定する４個の交点座標（ｉ−１，ｊ−１，ｋ），（ｉ−１，ｊ，ｋ) ，（ｉ，ｊ−１，ｋ），（ｉ，ｊ，ｋ）の夫々に対応する合計８個の補正データＤＰＣが読み出され、三次元補正データ形成部７０を通じて、三次元補間処理部７１に供給される。」（段落【００８４】）及び「上述の如くにして、三次元補間処理部７１から送出される三次元補正ディジタル赤色原色信号ＤＲＳは、合成部４９Ｒに供給され、合成部４９Ｒにおいて、非線形処理部４７Ｒにおける補正信号データテーブル部６２からのディジタル赤色原色信号ＤＲＣと合成されて、新規な非線形補正がなされたディジタル赤色原色信号ＤＲＤを形成する。」（段落【００８７】）と記載され、
　特開平９−２８１９２１号公報に「メモリー装置６から出力された直流レベルと振幅の補正データはそれぞれ直流レベル補正データがＤ／Ａ変換器７に、振幅補正データがラッチ回路１５に入力され、三相クロック発生回路８のクロックにより直流レベルと振幅の補正データがそれぞれＲ、Ｇ、Ｂ毎にラッチされ、直流レベル補正値と振幅補正値がそれぞれＤ／Ａ変換器７とラッチ回路１５から出力され加算回路１３と乗算回路１１に入力され、信号処理回路９の出力信号であるＲ、Ｇ、Ｂの各映像信号について乗算回路１１により信号の振幅を補正し、加算回路１３により信号の直流レベルを補正する。このようにして輝度補正されたＲ、Ｇ、Ｂの信号は駆動回路１４に入力され画像表示素子（ＬＩＧＨＴ  ＶＵＬＶＥ）を駆動するので、スクリーンには輝度ムラ、色ムラの無い画像が投写されることになる。」（段落【００３２】）と記載され、
　特開平１０−２４８０７０号公報に、「図４においてメモリコントロール部１１はあらかじめ補正情報保存用メモリ１４に記憶されている補正情報を読み出し、且つメモリコントロール部１１は、補正情報と、与えられた補正情報をもとに、フレームメモリ１５へかき込む補正データを作成して書き出す。・・・メモリコントロール部１１により、フレームメモリ１５からデータが補正信号として映像信号と同期して出力される。補正信号は補正信号変換部１６で映像信号用の補正波形に変換されて出力される。・・・スクリーン８に投射される映像は補正用信号発生部２６より出力される、ある信号レベルの映像信号で、その信号レベルの値は補正用信号レベル制御部２７によって制御される。・・・ここで、上記のような構成によって、補正用信号の信号レベルは自由に制御できるため、補正用信号レベルを最適値に設定することが可能となり、実際に補正動作を行った場合に広範囲の入力信号レベルで補正後の色むらを最小に抑えることが出来る。」（段落【００６４】−【００６８】）と記載される如く従来周知の技術である（以下、「周知技術Ａ」という。）。
　したがって、引用発明に、表示装置における上記周知技術Ａを適用して、補正データ記憶手段に格納するデータを出力補正のデジタルデータとして、映像信号と合成する合成手段を設けることにより、上記相違点１に係る構成とすることに格別の困難性はない。
　
（相違点２について）
　引用例の図７に３次元のルックアップデータのデータの構造が図示され、上記「第２　２　（４）対比」でも記載したように、引用発明のＬＵＴ２１ａ，２１ｂ，２１ｃ，２１ｄに入力されるアドレスのデータは、全体として、水平、垂直、階調の３次元のアドレスであることから、引用発明は３次元のルックアップテーブルから必要な補正データを読み出すものである。
　そして、３次元のルックアップテーブルから、必要なデータを読み出すにあたり、３次元の各方向におけるルックアップテーブルのデータを離散的なものとし、３次元の補間を行うことにより必要なデータを得る技術は、例えば、
　特開平１１−１０９９２７号公報に「位置ブロック内補正データ形成部７４は、位置ブロックデータＤＸｉ及びＤＹｊに応じたデータ読出制御信号ＣＸＹを交点補正データ格納部７５に送出する。交点補正データ格納部７５は、図７に示される如くに、互いに直交する座標軸Ｘ，座標軸Ｙ及び座標軸Ｚによって設定される座標空間において、位置ブロック [１，１] 〜 [ｐ，ｑ] を含む平面がＺ座標０〜ｒの夫々毎に重ね合わされて配され、各平面内の位置ブロック [１，１] 〜 [ｐ，ｑ] が、Ｚ座標０〜ｒに対応して、Ｚ０平面内の位置ブロック [１，１] 〜 [ｐ，ｑ] ，Ｚ１平面内の位置ブロック [１，１] 〜 [ｐ，ｑ] ，Ｚ２平面内の位置ブロック [１，１] 〜 [ｐ，ｑ] ，・・・・・，Ｚｒ平面内の位置ブロック [１，１] 〜 [ｐ，ｑ] とされるとき、Ｚ０平面内におけるＸ座標０，１，２，・・・，ｐの夫々とＹ座標０，１，２，・・・，ｑの夫々との交点座標（０，０，０），・・・．（ｐ，ｑ，０）；Ｚ１平面内におけるＸ座標０，１，２，・・・，ｐの夫々とＹ座標０，１，２，・・・，ｑの夫々との交点座標（０，０，１），・・・．（ｐ，ｑ，１）；Ｚ２平面内におけるＸ座標０，１，２，・・・，ｐの夫々とＹ座標０，１，２，・・・，ｑの夫々との交点座標（０，０，２），・・・，（ｐ，ｑ，２）；  ・・・・・・・・・；  Ｚｒ平面内におけるＸ座標０，１，２，・・・，ｐの夫々とＹ座標０，１，２，・・・，ｑの夫々との交点座標（０，０，ｒ），・・・，（ｐ，ｑ，ｒ）の合計（ｐ＋１）×（ｑ＋１）×（ｒ＋１）個の交点座標の夫々に対応する補正データＤＰＣを内蔵している。これらの合計（ｐ＋１）×（ｑ＋１）×（ｒ＋１）個の交点座標の夫々に対応する補正データＤＰＣは、任意に変更することができるものとされる。」（段落【００８２】）、「三次元補間処理部７１においては、レベルブロック内レベル計算処理部６６からの、ディジタル赤色原色信号ＤＲＢの信号レベルに対応するレベルをあらわすＺ座標ｚに関連したＺ座標差ａ及びａ’をあらわすＺ座標差データＤＺａ及びＤＺａ’、及び、位置ブロック内位置計算処理部７３からの、対応画素の位置ブロック [ｉ，ｊ] 内における位置をあらわすＸ座標とＹ座標とに夫々関連した、Ｘ座標差ｂ及びｂ’をあらわすＸ座標差データＤＸｂ及びＤＸｂ’とＹ座標差ｃ及びｃ’をあらわすＹ座標差データＤＹｃ及びＤＹｃ’との、合計６個の座標差データをパラメータとして、位置ブロック内補正データ格納レジスタ７６から読み出された合計８個の補正データＤＰＣ、即ち、８個の交点座標（ｉ−１，ｊ−１，(k-1) ），（ｉ−１，ｊ，(k-1) ) ，（ｉ，ｊ−１，(k-1) ），（ｉ，ｊ，(k-1) ），（ｉ−１，ｊ−１，ｋ），（ｉ−１，ｊ，ｋ) ，（ｉ，ｊ−１，ｋ），（ｉ，ｊ，ｋ）の夫々に対応する合計８個の補正データＤＰＣに関する三次元補間処理が行われて、対応画素を定めたディジタル赤色原色信号ＤＲＢの画素セグメントの信号レベルに関する三次元補正信号が形成され、それが三次元補間処理部７１から三次元補正ディジタル赤色原色信号ＤＲＳとして送出される。・・・三次元補間処理部７１において行われる、Ｚ座標差データＤＺａ及びＤＺａ’，Ｘ座標差データＤＸｂ及びＤＸｂ’、及び、Ｙ座標差データＤＹｃ及びＤＹｃ’をパラメー���とした、８個の交点座標（ｉ−１，ｊ−１，(k-1) ），（ｉ−１，ｊ，(k-1) ) ，（ｉ，ｊ−１，(k-1) ），（ｉ，ｊ，(k-1) ），（ｉ−１，ｊ−１，ｋ），（ｉ−１，ｊ，ｋ) ，（ｉ，ｊ−１，ｋ），（ｉ，ｊ，ｋ）の夫々に対応する合計８個の補正データＤＰＣに関する三次元補間処理は、例えば、線形補間処理とされ、下記によりあらわされる座標位置（ｘ，ｙ，ｒ）に対応する補正データに該当するものとされる。」（段落【００８５】−【００８６】）及び「図１に示される非線形処理部４７Ｒ，４７Ｇ及び４７Ｂの夫々、及び、三次元補正部４８Ｒ，４８Ｇ及び４８Ｂの夫々に、図２に示される非線形処理部４７Ｒ及び三次元補正部４８Ｒについての具体構成例の如くの具体構成例が用いられるもとにあっては、液晶表示パネル部５２Ｒ，５２Ｇもしくは５２Ｂに内蔵された液晶パネル上に形成される画像画面における全画素について補正データを用意する必要がなく、補正データを離散的に設定すれば足りるので、回路構成を比較的小規模なものとすることができ、かつ、生産過程における調整装置を用いた自動調整も可能であって、生産性が向上せしめられる。」（段落【００８９】）と記載され、
　特開平１１−１４６２１８号公報に「従来の多次元ＬＵＴを用いる色変換処理装置では、離散的な複数の入力色値（以下格子点と記す）に対応する色変換処理後の出力色値をテーブルに保持しておき、変換したい入力色値を含む領域の頂点である複数格子点の出力色値を用いて補間することで、入力色空間と出力色空間との関係が非線形であっても精度の高い色変換処理を行うことができた。・・・一般に入力色空間がＲＧＢ（レッド、グリーン、ブルー）のように３次元の場合には前記領域として立方体（８格子点）、四面体（４格子点）、あるいは、三角柱（６格子点）などが用いられている。」（段落【０００２】−【０００３】）と記載されるごとく従来周知の技術であり、
　さらに、後者の特開平１１−１４６２１８号公報に「複数格子点の補間方式としては線形補間を複数回行う方式が一般的である。」（段落【０００３】）及び「図３は、ある入力色値に対応する出力色値を補間により求める方法を説明する図である。この図では、入力色値Ｑが８個の格子点Ｐ００１〜Ｐ１１１からなる立方体領域に含まれていて、領域の原点Ｐ０００からの相対座標（ｘ，ｙ，ｚ）で入力色値を表すとＱ＝（ｘ，ｙ，ｚ）＋Ｐ０００となっている。・・・ある入力色値ｘに対する出力色値をＯ（ｘ）とする。入力色値ＱをＺ軸方向に投影した点をＱ１０１とＱ１１０とする。更に、Ｑ１０１とＱ１１０を各々Ｙ軸方向に投影した点をＱ００１，Ｑ０１０とＱ０１１，Ｑ１００とする。出力色値Ｏ（Ｑ）は次の３段階の各軸独立な補間演算を行うことで求めることができる。・・・［第１段階：Ｘ軸方向の補間］Ｏ（Ｐ０００）とＯ（Ｐ００１）、Ｐ００１とＰ０００とのＸ軸方向の間隔であるΔｘ、および、Ｑ００１とＰ０００とのＸ軸方向の間隔であるｘとから次式を用いて２点線形補間によりＯ（Ｑ００１）を求める。・・・同様に、Ｏ（Ｐ０１０）とＯ（Ｐ０１１）、Δｘ、ｘとからＯ（Ｑ０１０）を計算する。更に同様に、Ｏ（Ｑ０１１）とＯ（Ｑ１００）も計算する。・・・［第２段階：Ｙ軸方向の補間］Ｑ（１０１）はＸ軸方向の補間と同様に次式を用いて求める。・・・同様に、Ｏ（Ｑ０１１）とＯ（Ｑ１００）、Δｙ、ｙとからＯ（Ｑ１１０）を計算する。・・・［第３段階：Ｚ軸方向の補間］出力色値Ｑ（１１１）は次式を用いて求める。・・・このように、各軸独立な２点線形補間を７回繰り返すことで目的の出力色値を得ることができる。」（段落【００２６】−【００３７】）と記載されるごとく３次元の補間を順次行う点も従来周知である（以下、これらの技術を「周知技術Ｂ」という。）。
　そうすると、引用発明においても、３次元のルックアップテーブルから必要な補正データを読み出すにあたり、周知技術Ｂを適用して、ルックアップテーブルに記憶するデータを３次元の各方向について離散的なデータとし、３次元の補間を順次行うべく回路を構成し、上記相違点２に係る構成とすることは、当業者が容易に想到できたことである。
　
　そして、本件補正発明の作用効果も、引用例の記載及び周知技術Ａ，Ｂから当業者が予測できる範囲内のものである。
　
　したがって、本件補正発明は、引用発明及び周知技術Ａ，Ｂに基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（６）本件補正についてのむすび
　以上のとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明
　平成１７年９月５日付け補正は、上記のとおり却下されたので、本願の請求項１ないし４に係る発明は、平成１６年２月９日付け、及び平成１７年１月７日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし４に記載された事項により特定されるとおりのものと認められるところ、本願の請求項１に係る発明（以下「本願発明」という。）は、前記「第２　２（１）ア」の本件補正前の特許請求の範囲の請求項１に記載のとおりである。
　
第４　引用例
　原査定の拒絶の理由に引用された引用例及びその記載事項は、前記「第２　２　（３）引用例」に記載したとおりのものである。
　
第５　対比・判断
　本件発明と引用発明とを対比すると、上記「第２　２　（４）対比」に記載した対比関係から、以下の一致点２で一致し、上記の相違点１で相違する。
　
（一致点２）
　「画面上の色むらを補正するためのデジタルデータを複数階調分、格納した補正データ記憶手段と、入力されたアナログ映像信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、入力された同期信号と前記Ａ／Ｄ変換手段の出力信号とを元に、補正すべき画素の水平、垂直、階調の３次元のアドレスを生成するアドレス生成手段と、前記生成されたアドレスを元に、前記補正データ記憶手段から読み出した前記デジタルデータを補間する補間手段と、を具備したことを特徴とする画像表示装置。」
　
　そして、相違点１については、前記「第２　２　（５）当審の判断」で検討したとおり、引用発明に上記周知技術Ａを適用して相違点１に係る構成とすることに格別の困難性はない。
　したがって、本願発明は、引用発明及び周知技術Ａに基づいて当業者が容易に発明をすることができたものである。
　
第６　むすび
　以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定によって特許を受けることができない。
　そして、本願の請求項１に係る発明が特許を受けることができないものであるから、その余の請求項に係る発明について論及するまでもなく、本願は、拒絶すべきものである。
　よって、結論のとおり審決する。