【事件の表示】
　平成１１年特許願第３３３５８２号「組織的なスマート画素を備えた表示装置」拒絶査定不服審判事件〔平成１２年　６月１６日出願公開、特開２０００−１６３０１５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成１１年１１月２５日（パリ条約による優先権主張　１９９８年１１月２５日　アメリカ合衆国（ＵＳ））の出願であって、平成１６年８月４日付けで拒絶査定がなされ、これに対し、平成１６年１１月８日に拒絶査定に対する審判請求がなされるとともに平成１６年１２月８日付けで明細書に係る手続補正がなされたが、当審において、平成１９年４月２７日付けで平成１６年１２月８日付けの前記手続補正を却下すると共に、同日付けで拒絶理由が通知され、平成１９年１１月１日付けで明細書に係る手続補正がなされたものである。
　　
２．本願発明
　本願の請求項１乃至６に係る発明は、平成１９年１１月１日付けの手続補正によって補正された明細書の記載からみて、その特許請求の範囲の請求項１乃至６に記載されたとおりのものであるところ、その請求項１に記載された発明（以下、「本願発明」という。）は、以下のとおりのものである。
　「表示装置であって、
　多数の概ね同一のスマート画素を備えた第１の基板領域と、
　スマート画素が存在しない第２の基板領域とを含み、所与のスマート画素が：
　（ａ）有機的な発光ダイオードと；
　（ｂ）該有機的な発光ダイオードと直列に接続された少なくとも１つの電界効果トランジスタを備えることにより、該有機的な発光ダイオードを流れる電流を供給する画素回路とを含み、
　（ｃ）該概ね同一のスマート画素が、該表示装置の性能に悪影響を与える１つ以上の非理想性を呈し、
　（ｄ）該電界効果トランジスタが有機的な電界効果トランジスタであり、
　（ｅ）該表示装置が、該概ね同一のスマート画素に該悪影響をもたらすトランジスタのゲートの容量性信号フィードスルーとトランジスタのゲートの電荷漏れ電流のうちの１つを軽減させる駆動／補償回路を含み、該駆動／補償回路の少なくとも一部が該第２の基板領域に配置され、
　（ｆ）該駆動／補償回路が、該表示装置の１フレーム期間よりも長い所定の間隔で、各スマート画素の１つ以上の特性を測定して格納し、該測定の結果によって示される場合、所与の画素の該電界効果トランジスタのゲート端子に印加する制御電圧を変化させて、
実質的に全てのスマート画素が該表示装置に供給される所与の信号について実質的に同じ発光を有するように選択され、
　（ｇ）該１つ以上の非理想性は、
　　（ｉ）スマート画素からスマート画素への移動度及び／又は閾値電圧のばらつき
　　（ｉｉ）該所与の画素における移動度及び／又は閾値電圧の時間に伴う変動
　　（ｉｉｉ）該有機的な発光ダイオードの特性の時間に伴う変化
の１つ以上を含む表示装置。」
　　　
３．当審拒絶理由通知　
　当審は、平成１９年４月２７日付けの拒絶理由で、本願発明は、下記の引用刊行物１乃至引用刊行物４に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない旨通知した。
　引用刊行物１：特開平５−９４１５０号公報
　引用刊行物２：Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，
　　　　　　　　Ｖｏｌ．７３（２），Ｐ１４２−１４４，１９９８年７月
　引用刊行物３：特開平１０−３９２７６号公報
　引用刊行物４：特開平１０−３１４４９号公報
　　　　　　
４．引用刊行物に記載された発明
（１）引用刊行物１
　本願の優先権主張の日前に頒布された刊行物である特開平５−９４１５０号公報（以下、「刊行物１」という。）には、図面とともに、次の事項が記載されている。
１ａ．「【請求項１】　薄膜エレクトロルミネッセンス(ＥＬ)素子と前記ＥＬ素子の発光制御用の薄膜トランジスタ(以後ＴＦＴという)と前記発光制御用のＴＦＴのゲート電極に接続された信号保持用のキャパシタと前記キャパシタへのデータ書き込み用のＴＦＴを有したＴＦＴ駆動薄膜ＥＬ素子において、前記ＥＬ素子の発光を受光することによって、その抵抗が低下する素子の一端を前記信号保持用のキャパシタのデータ書込み側に直列に接続し、他端を前記キャパシタを充電する電源に接続したことを特徴とするＴＦＴ駆動薄膜ＥＬ素子。」（【特許請求の範囲】）　
１ｂ．「【０００１】【産業上の利用分野】本発明は、フラットパネルディスプレイおよび光プリンタヘッドなどに用いる薄膜エレクトロルミネッセンス（ＥＬ）素子に関するものである。」　
１ｃ．「【０００３】従来のＥＬ素子をＴＦＴによって駆動する方式としては図５に示す方法（たとえば特開昭６０−２１６３８８号公報）が提案されており、その構成と動作は以下の通りである。データ書き込み用ＴＦＴ２１のドレーンＤにはデータ電圧Ｖdataが、ゲートＧにはスキャン電圧Ｖscanがそれぞれ供給され、ソースＳには信号保持用キャパシタ２３とＥＬ発光制御用ＴＦＴ２２のゲートが接続されている。ＴＦＴ２２にはＥＬ素子２４と電源２５が直列に接続されて閉回路を構成している。ＥＬ素子の発光制御用ＴＦＴ２２がＯＮ状態（低抵抗）の時は、ＥＬ素子２４には電源２５の電圧が印加され発光する。ＴＦＴ２２がＯＦＦ状態（高抵抗）の時は、ＥＬ素子には電圧が印加されず発光しない。ＴＦＴ２２のゲートに接続された信号保持用キャパシタ２３の電位をデータ書き込み用ＴＦＴ２１によって制御して、ＴＦＴ２２のＯＮ、ＯＦＦの制御を行っている。
【０００４】駆動波形は図６のようになり、データ書き込み用ＴＦＴ２１のデータラインＶdataにデータ電圧Ｖd1を印加し、スキャン電圧Ｖscanにゲート電圧Ｖg1を印加すると信号保持用キャパシタ２３はＴＦＴ２１のオン電流によって充電され、発光制御用ＴＦＴ２２のゲート電圧Ｖg2はハイ（ＶH）となって、ＴＦＴ２２がＯＮ状態となりＥＬ素子が発光する。スキャン電圧Ｖscanを０にするとゲート電圧Ｖg2はフィールドスルーにより△ＶF低下する。ＴＦＴ２１がＯＦＦとなった（Ｖdata＝Ｖscan＝０）後もゲート電圧Ｖg2はＴＦＴ２１のオフ電流（ドループ）によって、次のデータが書き込まれるまで徐々に低下していく（△ＶD）。データ電圧Ｖdataを０とし、スキャン電圧Ｖscanにゲート電圧Ｖg1を印加すると信号保持用キャパシタに蓄えられた電荷は放電されゲート電圧Ｖg2が０となるので、ＴＦＴ２２はＯＦＦ状態となりＥＬ素子は発光しなくなる。」　
１ｄ．「【０００６】【発明が解決しようとする課題】ところで、△ＶF、△ＶDを小さくするために、信号保持用キャパシタ２３の容量を大きくした場合、信号保持用キャパシタの面積が大きくなり、パネルの開口率が低下してしまい、ＥＬ素子に対して高輝度が要求されるようになる。また、信号保持用キャパシタの容量を大きくすると充電、放電のための書き込み時間を長くしなくてはならず、画素数が増加した場合には、この方法では対応できない、という問題があった。この発明の目的は、パネル面内の輝度ばらつきを抑え、表示品質を高めるとともに、大画面表示に対応できる薄膜ＥＬ素子の駆動回路を提供することにある。
【０００７】【課題を解決するための手段】薄膜ＥＬ素子の発光制御用の薄膜トランジスタ（ＴＦＴ）２２のゲートに接続された信号保持用のキャパシタ２３に、前記ＥＬ素子の発光によって、その抵抗が低下する光可変抵抗素子２６の一端を前記信号保持用のキャパシタのデータ書込み側に直列に接続し、他端を前記キャパシタを充電する電源に接続する。
【０００８】【作用】本発明のＴＦＴ駆動ＥＬ素子においては、フィードスルー、ドループによってＥＬ発光制御用ＴＦＴのゲート電圧Ｖg2が低下しても、ＥＬ素子の発光により光可変抵抗２６を介して信号保持用キャパシタ２３が、再び充電されるため、ゲート電圧Ｖg2の低下が抑制されパネル面上の輝度ばらつきが抑えられる。また、信号保持用キャパシタを小さくすることで、データの書き込み時間を短縮できるのでパネルの大画面化にも対応できる。」　
１ｅ．「【００１２】本発明によるＴＦＴ駆動ＥＬ素子の駆動波形は図４のようになる。ＴＦＴ２１のドレーンＤの印加電圧ＶdataをＶd1に、ゲートＧの印加電圧ＶscanをＶg1にすると、信号保持用キャパシタ２３には電荷が蓄えられＴＦＴ２２のゲート電圧Ｖg2はＶHとなり、ＴＦＴ２２がＯＮ状態となりＥＬ素子が発光する。この光によってフォトダイオード２６に明電流Ｉpが流れる。ＴＦＴ２１をオフ（Ｖscan＝０）にするとＶg2はフィードスルーにより△ＶF低下するが、この時、Ｖg2−△ＶF＞Ｖsatであれば、ＥＬの輝度は変化しないので、フォトダイオードには明電流Ｉpが流れつづけている。ＴＦＴ２１がＯＦＦとなった後は、ＴＦＴ２１のオフ電流Ｉoff1と明電流Ｉpの差分によって信号保持用キャパシタは放電／充電される。今、明電流がオフ電流より大きい（Ｉp＞Ｉoff1）から、信号保持用キャパシタは明電流によって徐々に充電されていくことになり、時間の経過とともにＶg2は上昇することになり（max.ＶPD＝ＶH）、Ｖg2＜Ｖsatとはならず、常に一定の輝度が保たれる。Ｖdataを０としＶscanをＶg1にすると信号保持用キャパシタに蓄えられた電荷はなくなり、Ｖg2は０となる。ＴＦＴ２２はＯＦＦ状態となりＥＬ素子の発光は停止し、フォトダイオードを流れる電流も明電流Ｉpから暗電流Ｉdへと減少する。非発光時にも、信号保持用キャパシタは暗電流Ｉdによって充電されるが、暗電流Ｉdはオフ電流Ｉoff1に比べて十分低く、１フレームの間でＶg2はＶthまで達しないので、ＥＬ素子は発光しない。尚、フォトダイオードの逆バイアス電圧は｜ＶPD｜＞｜Ｖsat｜であればよい。」
　
　上記摘記事項１ａ．乃至１ｅ．の記載からみて、刊行物１には次の発明（以下、「刊行物１記載の発明」という。）が記載されているものと認められる。
　「各画素が、薄膜エレクトロルミネッセンス素子２４と、前記薄膜エレクトロルミネッセンス素子２４と直列に接続された発光制御用の薄膜トランジスタ２２と、前記発光制御用の薄膜トランジスタ２２のゲート電極に接続された信号保持用のキャパシタ２３と、前記信号保持用のキャパシタ２３へのデータ書き込み用の薄膜トランジスタ２１とを含むフラットパネルディスプレイにおいて、
　前記各画素に、前記薄膜エレクトロルミネッセンス素子の発光を受光することによってその抵抗が低下する光可変抵抗２６の一端を前記信号保持用のキャパシタ２３のデータ書込み側に直列に接続し、他端を前記信号保持用のキャパシタ２３を充電する電源に接続することにより、前記データ書き込み用の薄膜トランジスタ２１におけるフィードスルー及びドループにより前記発光制御用の薄膜トランジスタ２２のゲート電圧Ｖg2が低下することを抑制するようにしたフラットパネルディスプレイ。」
　　　
（２）引用刊行物２
　本願の優先権主張の日前に頒布された刊行物であるＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７３（２），Ｐ１４２−１４４，１９９８年７月（以下、「刊行物２」という。）には、図面とともに、次の事項が記載されている。
２ａ．「The smart pixel reported in this letter consists of a single organic thin-film field effect transistor (ＦＥＴ) monolithically integrated with an organic light-emitting diode.（本報告のスマート画素は、有機的な発光ダイオードとモノリシック（一体的）に集積された単一の有機的な薄膜電界効果トランジスタからなる。）」（Ｐ１４２上段の「要約」第１−３行）
２ｂ．「In this letter, we describe the characteristics of polymer ＦＥＴs and organic ＬＥＤs fabricated on the same substrate(glass). We also describe the characteristics of an integrated organic smart pixel, in which a ＬＥＤ is the active load of a ＦＥＴ.（本報告では、同じ（ガラス）基板上に作製された、ポリマー（高分子有機）ＦＥＴおよび有機的なＬＥＤの特性について記述します。さらに、ＬＥＤがＦＥＴの能動負荷である、集積された有機的なスマート画素の特性について記述します。）」（Ｐ１４２左欄の第３０−３４行）
２ｃ．「The electrical characteristics of the smart pixel are shown in Fig. ３.（スマート画素の電気的特性は図３に示されます。）」（Ｐ１４２左欄の第１４−１５行）
２ｄ．図３には、有機的な発光ダイオードと有機的な電界効果トランジスタが直列に接続されたスマート画素が示されている。
　　
（３）引用刊行物３
　本願の優先権主張の日前に頒布された刊行物である特開平１０−３９２７６号公報（以下、「刊行物３」という。）には、図面とともに、次の事項が記載されている。
３ａ．「【請求項１】交差状に配列した多数のゲートバスライン及び多数のデータバスライン、並びに、該ゲートバスラインとデータバスラインの各交差点に配置した画素を備え、各画素は、ゲート電極を前記ゲートバスラインに接続し、ドレイン電極を前記データバスラインに接続し、且つ、ソース電極を画素電極に接続したＴＦＴを含む液晶パネルにおいて、
　前記ゲートバスラインの末端位置又は末端に近い位置に一端を接続するとともに、他端を前記ＴＦＴのしきい値を下回る定電位に接続したスイッチ要素と、
　前記ゲートバスラインに印加されるＴＦＴオン電圧波形の立ち下がりに同期して所定時間該スイッチ要素をオンする制御手段と、を備えたことを特徴とする液晶パネル。
【請求項２】前記制御手段は、ｉ番目のゲートバスラインにつながるスイッチ要素のオンを、該ｉ番目のゲートバスラインに印加されるＴＦＴオン電圧波形の立ち下がりに同期して所定時間オンすることを特徴とする請求項１記載の液晶パネル。」（【特許請求の範囲】）　
３ｂ．「【０００１】【発明の属する技術分野】本発明は、スイッチング素子にＴＦＴ（Thin Film Transistor）を用いたアクティブマトリクス方式の液晶パネルに関し、詳しくは、フィールドスルー電圧のバラツキを抑えて画質の改善と液晶の劣化防止を意図した液晶パネルに関する。」　
３ｃ．「【００２４】なお、以下の説明において、ｉは１〜ｎ、ｊは１〜ｍであり、ｎは垂直ライン数、ｍは１ラインの画素数である。例えば、ＸＧＡ規格（ｎ×ｍ＝７６８×１０２４）の液晶パネルであれば、ｉは１〜７６８の範囲、ｊは１〜１０２４の範囲になる。液晶パネル２０は、ｍ本のデータバスライン２３j（図ではそのうちのｍ番目のゲートバスライン２３mを示している）と、ｎ本のゲートバスライン２４i（図ではそのうちのｎ−２番目からｎ番目までの３本のゲートバスライン２４n-3、２４n-1、２４nを示している）とを交差状に配列し、各交差点に、ＴＦＴ２５(j,i)と画素電極２６(j,i)からなる画素２７(j,i)を配置した点で従来例（図４）と共通するが、有効表示領域外のいわゆるブラックマトリクス部分に、次に述べる構成を備える点で相違する。
【００２５】すなわち、ブラックマトリクス部分には、ｎ個のスイッチ要素２８i（図ではそのうちのｎ−２番目からｎ番目までの３個のスイッチ要素２８n-3、２８n-1、２８nを示している）と、パネルの上下方向に敷設された３本の配線（第１配線２９、第２配線３０、第３配線３１）とが備えられており、各スイッチ要素２８iには、例えばＴＦＴが用いられ、ＴＦＴのドレイン−ソース間を、同一添え字のゲートバスライン２４iの末端位置Ｐi（末端に近い位置でもよい）と第１配線２９との間に接続し、且つ、ゲートを１ラインごとに第２配線３０と第３配線３１に交互に接続している。
【００２６】第１配線２９には、画素２７(j,i)のＴＦＴ２５(j,i)のしきい値を下回る定電位ＶOFFが与えられており、また、第２配線３０には、制御回路２２からの第１制御信号Ｓ1が与えられ、さらに、第３配線３１には、同じく制御回路２２からの第２制御信号Ｓ2が与えられている。ここで、第１及び第２制御信号Ｓ1、Ｓ2は、次の特徴を有する信号である。
（１）第１制御信号Ｓ1は奇数番目の水平走査期間に１回発生し、第２制御信号Ｓ2は偶数番目の水平走査期間に１回発生する。但し、ｎが奇数の場合。ｎが偶数の場合は水平走査期間の奇偶が入れ替わる。
（２）第１及び第２制御信号Ｓ1、Ｓ2の電位レベルは、通常は、スイッチ要素２８iをオフさせるのに充分な第１電位レベルにあるが、ゲートライン駆動回路２１で発生するＴＦＴオン電圧波形の立ち下がりに同期して、その電位を第２の電位レベル（スイッチ要素２８iをオンさせるのに充分な電位レベル）に変化させ、且つ、その第２電位レベルを所定時間（ＴＦＴオン電圧波形の立ち下がりの最大遅れ時間程度）継続する。
【００２７】図２はゲートバスライン２４iの末端位置ＰiにおけるＴＦＴオン電圧波形（便宜的にライン番号と同じ番号を付してある）と、第１及び第２制御信号Ｓ1、Ｓ2とのタイミング関係を示すチャートである。冒頭に述べた理由により、ゲートバスライン２４iの末端位置ＰiにおけるＴＦＴオン電圧波形２４n-2（又は２４n）及び２４n-1の立ち下がりが遅くなっているが、本実施例では、第１及び第２制御信号Ｓ1、Ｓ2がＴＦＴオン電圧波形の立ち下がりに同期して第２の電位レベルに変化し、これに応答して、各ゲートバスライン２４iにつながるスイッチ要素２８iがオンするため、各ゲートバスライン２４iの電位がＴＦＴオン電圧波形の立ち下がりと同時に定電位ＶOFFに引き下げられるから、同波形の立ち下がりを急峻にすることができる。その結果、ゲートバスライン２４iの始端位置（ゲートライン駆動回路２１に近い位置）と末端位置Ｐiでの立ち下がりの時間差を小さくすることができ、冒頭に述べたフィールドスルー電圧のバラツキを抑えることができる。」
　
（４）引用刊行物４
　本願の優先権主張の日前に頒布された刊行物である特開平１０−３１４４９号公報（以下、「刊行物４」という。）には、図面とともに、次の事項が記載されている。
４ａ．「【００３８】このＳ／Ｐ変換回路１０６に保持されたパラレル信号はパルス幅変調回路１０７に入力され、入力された画像信号の強度に対応したパルス幅を持つパルス信号が生成される。更に、このパルス信号は電圧ドライバ１０８により増幅され、表示パネル１０１の列方向端子Ｄy1〜ＤyNを通じて表示パネル１０１の表面伝導型放出素子に印加される。この時、ＬＵＴ１０９には、表示パネル１０１の各表面伝導型放出素子毎に、ばらつきを補正するため、印加される電圧値を補正するための補正データが記憶されている。従って、この電圧ドライバ１０８は、このＬＵＴ１０９から読み出した補正データに応じて、表示パネル１０１の列方向端子に出力される信号の電圧値を変換している。これにより、表示パネル１０１の全ての表面伝導型放出素子はその特性のバラツキに関係なく、一定の放出電流を出力することができる。
【００３９】ＬＵＴ１０９は、タイミング信号発生回路１０４からのアクセス信号１３０によりアクセスされ、表示パネル１０１の駆動される素子の番号に対応して、その電圧を補正するための補正データを出力する。こうして、この補正データに応じて電圧ドライバ１０８で補正された電圧値の出力パルスが供給された表示パネル１０１では、走査回路１０２により選択された行に接続された表面伝導型放出素子のみが、列方向端子に供給されたパルス信号のパルス幅とその電圧値に応じた期間だけ電子を放出し、それに対応する蛍光体が発光する。即ち、１水平走査期間中、走査回路１０２により選択された行の全ての表面伝導型放出素子が画像信号に対応する輝度信号に応じて電子を放出する。こうして走査回路１０２が選択する行を順次走査することにより、２次元の画像が表示パネル１０１に表示される。」　
４ｂ．「【００４１】次に補正データ（ＬＵＴデータ）の作成時の動作について簡単に説明する。
【００４２】この処理は、入力部１５０からの指示に基づいて制御部１００の制御の下に行われる。このような補正データの作成は、表示パネル１０１の製造直後、又は、その表示パネル１０１を所定時間駆動した後、入力部１５０から入力されるＬＵＴデータの作成指示により起動される。この時、制御部１００がＬＵＴ作成指示信号１３１を出力すると、タイミング信号発生回路１０４がＬＵＴデータの作成モードに移行して、ＬＵＴデータの生成のためにタイミング信号を発生し、また制御部１００は信号線１３２を介して、表示パネル１０１の各素子を順次駆動するためのテスト用の画像データをＳ／Ｐ変換回路１０６に出力する。
【００４３】Ｉeモニタ回路１１１は表示パネル１０１の各表面伝導型放出素子を独立して個々に駆動したときの、各素子における放出電流値Ｉeを検出し、その検出した電流値を信号線１３４に出力して制御部１００に出力する。これにより制御部１００は、各素子のアドレス（番号）に対応付けてＩeデータメモリ１１２に、その電流値を記憶する。そして各素子の放出電流値と、その印加電圧（駆動電圧）に応じて予め設定されている放出電流値（実験などにより予め求められている）との差、即ち誤差：ΔＩe、及び駆動電圧値ＶfとＶf−Ｉeの関係式を用いて、制御部１００は、その誤差ΔＩeをゼロとする補正電圧値ΔＶfを予測し、この予測電圧値に基づいてＬＵＴ１０９の補正データを（Ｖf＋ΔＶf）に相当する値に更新する。
【００４４】次に、このＬＵＴ１０９に記憶された補正データに基づいて、電圧ドライバ１０８は駆動電圧を電圧（Ｖf＋ΔＶf）にして、表示パネル１０１の同じ素子を駆動し、その駆動時の電流値ＩeをＩeモニタ回路１１１でモニタし、前回と同様にして、測定された電流値Ｉeと得られるべき電流値（設定電流値）との誤差ΔＩeを算出する。そして、この誤差ΔＩeに基づいて再度、補正電圧値ΔＶfを予測し、ＬＵＴ１０９の補正データを更に更新する。この様な処理を繰り返すことにより、表示パネル１０１の各素子の特性のばらつきを補正する補正データを記憶したテーブル１０９ができあがる。尚、この際、表示パネル１０１の列方向配線に電圧が印加される位置は、Ｓ／Ｐ変換回路１０６にセットされているテスト用の画像データにより決定され、タイミング信号発生回路１０４から出力される信号Ｔscanにより走査回路１０２により走査される行位置を固定にすることにより、その素子への連続した電圧印加が可能になっている。」
　
５．対比・判断
（１）本願発明と刊行物１記載の発明との対比
　刊行物１記載の発明における「フラットパネルディスプレイ」は、多数の概ね同一画素を備えた第１の基板領域と、画素が存在しない第２の基板領域とを含むものであることが、フラットパネルディスプレイの通常の構造からみて明らかであり、本願発明における「表示装置」に相当する。
　刊行物１記載の発明における「薄膜エレクトロルミネッセンス素子２４と、前記薄膜エレクトロルミネッセンス素子２４と直列に接続された発光制御用の薄膜トランジスタ２２と、前記発光制御用の薄膜トランジスタ２２のゲート電極に接続された信号保持用のキャパシタ２３と、前記信号保持用のキャパシタ２３へのデータ書き込み用の薄膜トランジスタ２１」は、「スマート画素」を形成するから、本願発明における「(ａ)有機的な発光ダイオードと；　(ｂ)該有機的な発光ダイオードと直列に接続された少なくとも１つの電界効果トランジスタを備えることにより、該有機的な発光ダイオードを流れる電流を供給する画素回路とを含」む構成と対比して、いずれも「スマート画素」が「発光素子と、該発光素子と直列に接続された少なくとも１つの電界効果トランジスタを備えることにより、該発光素子を流れる電流を供給する画素回路とを含」む構成で共通する。
　刊行物１記載の発明における「データ書き込み用の薄膜トランジスタ２１におけるフィードスルー及びドループにより発光制御用の薄膜トランジスタ２２のゲート電圧Ｖg2が低下すること」は、本願発明における「スマート画素に悪影響をもたらすトランジスタのゲートの容量性信号フィードスルーとトランジスタのゲートの電荷漏れ電流」により「概ね同一のスマート画素が、該表示装置の性能に悪影響を与える１つ以上の非理想性を呈」することに相当するから、刊行物１記載の発明における「信号保持用のキャパシタ２３のデータ書込み側に直列に接続した光可変抵抗２６」は、「データ書き込み用の薄膜トランジスタ２１におけるフィードスルー及びドループにより発光制御用の薄膜トランジスタ２２のゲート電圧Ｖg2が低下することを抑制する」回路として、本願発明における「概ね同一のスマート画素に該悪影響をもたらすトランジスタのゲートの容量性信号フィードスルーとトランジスタのゲートの電荷漏れ電流のうちの１つを軽減させる駆動／補償回路」に相当する。
　
　そうすると、本願発明と刊行物１記載の発明の両者は、以下の点でそれぞれ、一致ならびに相違するものと認められる。
　一致点．「表示装置であって、多数の概ね同一のスマート画素を備えた第１の基板領域と、スマート画素が存在しない第２の基板領域とを含み、
　所与のスマート画素が、発光素子と、該発光素子と直列に接続された少なくとも１つの電界効果トランジスタを備えることにより、該発光素子を流れる電流を供給する画素回路とを含み、該概ね同一のスマート画素が、該表示装置の性能に悪影響を与える１つ以上の非理想性を呈し、該表示装置が、該概ね同一のスマート画素に該悪影響をもたらすトランジスタのゲートの容量性信号フィードスルーとトランジスタのゲートの電荷漏れ電流のうちの１つを軽減させる駆動／補償回路を含む表示装置。」
　　　
　相違点Ａ．発光素子と、該発光素子と直列に接続された少なくとも１つの電界効果トランジスタとから構成されるスマート画素が、本願発明は、有機的な発光ダイオードと有機的な電界効果トランジスタとから構成されるのに対し、刊行物１記載の発明は、薄膜エレクトロルミネッセンス素子２４と薄膜トランジスタ２２とから構成され、いずれも有機的な素子ではない点。
　相違点Ｂ．本願発明は、表示装置の１フレーム期間よりも長い所定の間隔で、各スマート画素の１つ以上の特性を測定して格納し、該測定の結果によって示される場合、所与の画素の該電界効果トランジスタのゲート端子に印加する制御電圧を変化させて、実質的に全てのスマート画素が該表示装置に供給される所与の信号について実質的に同じ発光を有するように選択され、（ｇ）該１つ以上の非理想性は、（ｉ）スマート画素からスマート画素への移動度及び／又は閾値電圧のばらつき、（ｉｉ）該所与の画素における移動度及び／又は閾値電圧の時間に伴う変動、（ｉｉｉ）該有機的な発光ダイオードの特性の時間に伴う変化、の１つ以上の非理想性を軽減させる駆動／補償回路を含む構成としているのに対し、刊行物１記載の発明は、駆動／補償回路において該構成を備えていない点。
　相違点Ｃ．本願発明は、駆動／補償回路の少なくとも一部が第２の基板領域に配置される構成であるのに対し、刊行物１記載の発明は、該構成が明らかでない点。
　
（２）相違点の検討
　i．相違点Ａについて
　刊行物２には、有機的な発光ダイオードと、それに直列に接続された有機的な電界効果トランジスタとからなるスマート画素の構成が示されており、刊行物１記載の発明に前記刊行物２記載の発明に示されるような有機的な素子からなるスマート画素の構成を採用して、前記相違点Ａに係る本願発明のように構成することは、当業者が容易に想到できるものである。
　
　ii．相違点Ｂについて
　刊行物４には、複数の表面伝導型放出素子をマトリクス状に配列した表示パネル１０１において、該表示パネル１０１の製造直後、又は、その表示パネル１０１を所定時間駆動した後、補正データの作成モードに移行して、表示パネル１０１の各素子を順次駆動してその表面伝導型放出素子から放出される放出電流値をＩeモニタ回路１１１により求め、求めた電流値と目標とする電流値との誤差を算出し、その差を補正するための補正データを作成して、ＬＵＴ１０９のその素子に対応するアドレスに格納して、このＬＵＴ１０９に格納された補正データに基づいて、電圧ドライバ１０８から出力する電圧値を変更して、その該当する素子を駆動して表示を行うことにより、表示パネル１０１の全ての表面伝導型放出素子はその特性のバラツキに関係なく、一定の放出電流を出力することができるようにした技術、すなわち、表示装置の１フレーム期間よりも長い所定の間隔で、各画素を構成する素子の電気的特性を測定して格納し、その測定結果によって、各画素を構成する素子の特性のばらつきを補正する駆動／補償回路を備えることで、表示装置の性能に悪影響を与える非理想性を軽減させる技術が示されている。
　ところで、スマート画素の非理想性として、本願発明の（ｇ）（ｉｉｉ）に規定されるが如き、表示装置の画素を構成する有機ＥＬ素子の特性の時間に伴う変化が顕著であることは、技術常識であり、前記刊行物４に記載の如き表示装置の性能に悪影響を与える非理想性を軽減させる駆動／補償回路を備える技術は、表面伝導型放出素子に限定されることなく、有機ＥＬ素子をもって表示装置を構成する分野を含めて、周知（例えば、特開平１０−２５４４１０号公報〔特許請求の範囲の請求項１乃至２、段落【００２１】〜【００２２】，【００３７】〜【００４５】，【００５６】，【００５９】、図１〜２〕、国際公開ＷＯ９８／４０８７１〔特許請求の範囲の請求項１乃至３、第１２〜１３，５５〜５７頁、第１１実施例、図１７〕、以下「周知技術Ｂ」という。）というべきものである。
　そうすると、刊行物１記載の発明に示される駆動／補償回路について、前記刊行物４に記載の発明あるいは前記周知技術Ｂに示される駆動／補償回路の構成を適用して、本願発明の（ｇ）（ｉｉｉ）に規定されるが如き、有機的な発光ダイオードの特性の時間に伴う変化によるスマート画素の非理想性を軽減させるために、発光制御用の薄膜トランジスタ２２のゲート端子に印加する制御電圧を変化させて、実質的に全てのスマート画素が該表示装置に供給される所与の信号について実質的に同じ発光を有するように構成すること、すなわち、前記相違点Ｂに係る本願発明のように構成することは、当業者が容易に想到できるものである。
　　
　iii．相違点Ｃについて
　刊行物３には、フィールドスルー電圧のバラツキを抑えるための駆動／補償回路を有効表示領域外のいわゆるブラックマトリクス部分に配置する技術が示されている。
　また、１フレーム期間よりも長い所定の間隔でその性能に悪影響を与える非理想性を呈する表示装置において、その非理想性を軽減させる駆動／補償回路の少なくとも一部が画素が存在しない第２の基板領域に配置される構成は、前記周知技術Ｂに示される駆動／補償回路において既に採用されている周知の事項（例えば、前記国際公開ＷＯ９８／４０８７１〔第５５頁「尚、共通線駆動回路１３’、共通線電源２０５、電流測定回路１６’、フレームメモリ２０７及び劣化補正回路２０９の少なくとも一つは、中央に表示領域１１５が設けられたＴＦＴアレイ基板上に形成されてもよい」、第１１実施例、図１７〕）であることが明らかである。
　そうすると、刊行物１記載の発明に前記刊行物３記載の発明あるいは前記周知技術Ｂを適用して、前記相違点Ｃに係る本願発明のように構成することは、当業者が容易に想到できるものである。
　
　iv．作用効果について
　本願発明の作用効果は、刊行物１乃至４記載の発明並びに前記周知技術Ｂに基づいて、当業者が容易に予測できるものである。
　　
（３）まとめ
　したがって、本願発明は、刊行物１乃至４記載の発明並びに前記周知技術Ｂに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　
５．むすび
　以上のとおり、本願発明は、刊行物１乃至４記載の発明並びに前記周知技術Ｂに基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、請求項２乃至６に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。