【事件の表示】
　特願２０００−　８０１５１「電圧制御発振器」拒絶査定不服審判事件〔平成１３年　９月２８日出願公開、特開２００１−２６７８４５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年３月２２日の出願であって、平成１６年１月３０日付け拒絶理由通知に対して、同年４月７日付けで手続補正がされたが、同年５月１４日付けで拒絶査定され、これに対し、同年６月２４日に拒絶査定不服審判が請求されたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１６年４月７日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、次のとおりのものである。
　
　　　【請求項１】　トランジスタのベースに電位を与える制御可能な第１の電源を具備し、
　該トランジスタのコレクタに電位を供給する第２の電源を具備し、
　前記トランジスタのベースとベース電位を制御する前記第１の電源の間に抵抗を接続し、
　前記トランジスタのコレクタから発振出力をとり出す出力端子がもうけられる電圧制御発振器において、
　前記トランジスタのベースとコレクタの間に第１のキャパシタが接続され、
　前記トランジスタのエミッタは伝送線路と第２のキャパシタに接続され、該伝送線路と第２のキャパシタは接地されることを特徴とする電圧制御発振器。
　
３．刊行物記載発明
（１）刊行物１記載発明
　原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開平１０−２９０１１６号公報（平成１０年１０月２７日出願公開。以下、「刊行物１」という。）には、図面とともに以下の技術事項が記載されている。
　
【０００８】
【発明が解決しようとする課題】本発明は、上記の問題を解決し、モノリシック集積回路に適し且つ一層の周波数可変範囲の広帯域化を実現できる電圧制御発振器を実現することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するための本発明の特徴は、第１のトランジスタのベースとエミッタ間に正帰還回路を形成し、コレクタからインピーダンス整合回路を介して発振信号を出力させ、上記トランジスタのベースにインダクタ素子を結合し、上記トランジスタのベースとエミッタにそれぞれの電位を与える制御可能な制御電源を具備し、上記インピーダンス整合回路内にコレクタに電位を供給する電源を具備し、ベースと前記制御電源の間に第１の抵抗を接続した電圧制御発振器にある。
【００１０】図１と図２の実施例によると、トランジスタのベース・エミッタ間抵抗がベース電流に対して大きな比で変えることができるバリスタとして動作する特徴を生かし、このバリスタにより等価的に大きな可変比を有する可変リアクタンスを構成し、従来のバラクタを用いたものに比べて広い周波数チューニング範囲が実現できる。詳しい動作原理については、実施例を用いて説明する。
【００１１】電流制御型のトランジスタ（例えばバイポーラトランジスタ）は、FET のような電圧制御型のトランジスタに比べて制御電圧｛トランジスタはベース・エミッタ間電圧（ベース電流）、FET はゲート・ソース間電圧（単にゲート電圧）｝を制御することより相互コンダクタンスｇm の劣化が少ないため、バリスタの効果を有効に活用することができる。また、電圧制御発振器の位相雑音は発振素子の１／ｆ雑音が発振素子や可変リアクタンス素子（従来ではバラクタダイオード等）の非線形性によるミキシング効果で発振周波数近傍にアップコンバージョンされることにより発生しているが、本発明では発振素子のトランジスタ内のバリスタ特性により可変リアクタンスを実現しており、従来のものに比べて発振素子以外の非線形要因を取り除くことができるため低位相雑音な発振器が実現できる。また、トランジスタ１つで電圧制御発振器が構成されているため、モノリシック化に適すると共に第１の従来の電圧制御発振器に比べて２倍以上の歩留まり向上が可能となり、非常に経済的である。また、一般にトランジスタのベース電流はベース・エミッタ間電圧に対して指数関数的に増加するため発振周波数が急峻に変化するが、ベースとベース電圧制御端子間に抵抗を挿入することにより、抵抗を流れる電流による電圧降下を利用してベース端子に印加する電圧を緩やかに変化させることが可能となるため、制御性に優れた電圧制御発振器を実現できる。また、十分大きな抵抗を使用すれば、ベースとベース電圧制御端子間に挿入された抵抗は等価的に回路から無視できるため、制御端子による発振器動作への影響は少なくなる。また、エミッタに印加する電圧は、伝送線路またはインダクタを介して供給されるため、エミッタ電流の大小に依存することなくエミッタ電位を固定電圧として供給できる。従って、第２の従来の電圧制御発振器に比べベース・エミッタ間電圧を自由に制御することが可能であるため、ベース電流の制御範囲が大幅に拡大する。
【００１２】また、図３の実施例によると、出力側の負荷がエミッタ端子にキャパシタを介して直接接続されているため、該出力側の負荷は負性抵抗を発生させるための負荷として作用できる。その結果、あらかじめ上記出力側の負荷を考慮して発振条件が決定できるため、出力側のインピーダンス整合回路が不要となる。すなわち、請求項２に係る本発明は、請求項１に係る発明の目的に加えて、インピーダンス整合回路を除去し回路を大幅に小型化できるとともに、出力側の反射特性を改善できる。
【００１３】また、図４、図５の実施例によると、トランジスタのエミッタがインダクタまたは伝送線路により短絡され、エミッタの電位を常時０Ｖに設定できるため、エミッタ電圧制御端子を削除でき、回路構成が簡易になる。
【００１４】また、図６、図７の実施例によると、トランジスタのベースとエミッタ間に接続された第２の抵抗はベース・エミッタ間抵抗Ｒbeに対して並列抵抗となり、発振条件を満足するベース・エミッタ間抵抗値（バリスタ）の範囲を変えることができる。また、第２の抵抗を挿入することによりベース・エミッタ間電圧を安定化できるため、より制御性に優れた電圧制御発振器を実現できる。
【００１５】また、図８、図９の実施例によると、接続されるキャパシタにより共振器のＱ値が上がるため、出力信号の低位相雑音化が図られる。
　
【００５０】（第６の実施例）図６は本発明の電圧制御発振器の第６の実施例である。図６において図１と同一のものについては同一の符号を付している。
【００５１】図６において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、インダクタ３１を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を通じて接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒbeはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００５２】以上の第６の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、トランジスタ１のベースとエミッタ間に接続された抵抗４０はベース・エミッタ間抵抗Ｒbeに対して並列抵抗となり、発振条件を満足するベース・エミッタ間抵抗値（バリスタ）の範囲を変えることができる。抵抗４０の抵抗値が小さいと、発振条件を満足するバリスタの範囲は小さいほう（ベース電流の少ないほう）にシフトする。従って、正帰還回路内における等価的な可変容量の範囲が変化するため、抵抗４０の抵抗値によって周波数チューニング範囲を調整させることが可能となる。また、トランジスタのベースとエミッタ間に抵抗４０を挿入することによりベース・エミッタ間電圧を直流的に安定化させることができる。
【００５３】（第７の実施例）図７は本発明の電圧制御発振器の第７の実施例である。図７において図１と同一のものについては同一の符号を付している。
【００５４】図７において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、伝送線路２を介してキャパシタ３に接続され、該キャパシタ３は接地される。また、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該伝送線路４とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。また、ベース端子１１とエミッタ端子１３は抵抗４０を通じて接続されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０は伝送線路２２と終端短絡スタブ２１からなり、該終端短絡スタブ２１は伝送線路２３とキャパシタ２５から構成される。また、コレクタ電圧供給端子１５は上記伝送線路２３とキャパシタ２５の接続点に接続されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１に伝送線路２を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒbeはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００５５】以上の第７の実施例によれば、本発明の第６の実施例と同様の効果を得る。実測例として、以下のパラメータを用いた５ＧＨｚ帯電圧制御発振器の結果を図２３に示す。
トランジスタ１…(SST1C トランジスタ：エミッタサイズ　0.3 μｍ×120.6 μｍ),キャパシタ３：C=12 [pF],キャパシタ５：C=2.7[pF],キャパシタ７：C=0.5[pF],キャパシタ26：C=10 [pF],抵抗８：R=1000 [Ω],抵抗９：R=1000 [Ω],伝送線路２：Z=40 [Ω], L=3.66[mm],εｒ（実効誘電率）=2.9,伝送線路４：Z=70 [Ω], L=3.00[mm],εｒ（実効誘電率）=2.8,伝送線路22：Z=50 [Ω], L=0.30[mm],εｒ（実効誘電率）=2.8,伝送線路23：Z=70 [Ω], L=1.03[mm],εｒ（実効誘電率）=2.8
【００５６】 この図より、本発明の第７の実施例の電圧制御発振器は、コレクタ電圧供給端子１５に３［Ｖ］を印加したとき4.02ＧＨｚから 5.35 ＧＨｚの非常に広い周波数チューニング範囲（33％）を達成し、従来のバラクタダイオードを用いたものに比べ３倍以上の周波数チューニング範囲を実現している。また、図２２Ｂのシミュレーションで示されたように、ベース電圧制御端子１４から供給される制御電圧に対する発振周波数の高い線形性も得た。
　
【００６０】（第９の実施例）図９は本発明の電圧制御発振器の第９の実施例である。図９において図１と同一のものについては同一の符号を付している。
【００６１】図９において１は発振素子であるトランジスタであり、該トランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、キャパシタ５１を介してインダクタ３１に接続され、該インダクタ３１の他方はキャパシタ３に接続され、接地している。また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成されている。さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続される。ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されている。上記コレクタ電圧供給端子１５にコレクタ電圧が印加されると、トランジスタ１のベースは容量性の負性インピーダンスを呈するため、ベース端子１１にインダクタ３１を接続することにより、発振器が構成される。また、ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御できる。トランジスタ１のベース・エミッタ間抵抗Ｒbeはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなり、これより発振周波数が変化し、電圧制御発振器が構成される。
【００６２】以上の第９の実施例によれば、本発明の第１の実施例と同様の効果を得る。また、キャパシタ５１によりインダクタ３１とキャパシタ３からなる共振回路とトランジスタ１を疎結合にすることにより共振器のＱ値が上がるため、出力信号の低位相雑音化が図られる。
　
　これらの記載によれば、刊行物１には、電圧制御発振器の第７の実施例として、次の発明（以下、「刊行物１記載発明１」という。）が記載されている。
　
　発振素子であるトランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、伝送線路２を介してキャパシタ３に接続され、該キャパシタ３は接地され、エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該伝送線路４とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成され、また、ベース端子１１とエミッタ端子１３は抵抗４０を通じて接続され、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続され、ここで、上記インピーダンス整合回路２０は伝送線路２２と終端短絡スタブ２１からなり、該終端短絡スタブ２１は伝送線路２３とキャパシタ２５から構成され、コレクタ電圧供給端子１５は上記伝送線路２３とキャパシタ２５の接続点に接続されており、
　トランジスタ１のベースとエミッタ間に接続された抵抗４０はベース・エミッタ間抵抗Ｒbeに対して並列抵抗となり、発振条件を満足するベース・エミッタ間抵抗値（バリスタ）の範囲を変えることができ、抵抗４０の抵抗値が小さいと、発振条件を満足するバリスタの範囲は小さいほう（ベース電流の少ないほう）にシフトし、従って、正帰還回路内における等価的な可変容量の範囲が変化するため、抵抗４０の抵抗値によって周波数チューニング範囲を調整させることが可能となり、また、トランジスタのベースとエミッタ間に抵抗４０を挿入することによりベース・エミッタ間電圧を直流的に安定化させることができ、
　ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御でき、トランジスタ１のベース・エミッタ間抵抗Ｒbeはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなることにより発振周波数が変化する、
電圧制御発振器。
　
　さらに、刊行物１には、電圧制御発振器の第９の実施例として、次の発明（以下、「刊行物１記載発明２」という。）が記載されている。
　
　発振素子であるトランジスタ１のベース端子１１は抵抗８を介して第１の制御端子となるベース電圧制御端子１４に接続されると共に、キャパシタ５１を介してインダクタ３１に接続され、該インダクタ３１の他方はキャパシタ３に接続され、接地しており、また、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地され、上記トランジスタ１からみてベースとエミッタ間に正帰還回路が構成され、さらに、上記トランジスタ１のコレクタ端子１２はインピーダンス整合回路２０を介してキャパシタ９と接続し、該キャパシタ９を通じて出力端子１０に接続され、ここで、上記インピーダンス整合回路２０にはコレクタ電圧供給端子１５が同時に形成されており、
　ベース電圧制御端子１４から供給される電圧によりトランジスタ１に流れるベース電流が制御でき、トランジスタ１のベース・エミッタ間抵抗Ｒbeはベース電流に依存するバリスタとして機能し、正帰還回路内において等価的に可変容量として動作するため、ベースは可変容量性の負性インピーダンスとなることにより発振周波数が変化する、
電圧制御発振器。
　
（２）刊行物２記載発明
　原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特表平１１−５０２３７９号公報（平成１１年２月２３日出願公表。以下、「刊行物２」という。）には、図面とともに以下の技術事項が記載されている。
　
　電圧制御発振器（ＶＣＯ）は、制御信号に応じて周波数を変えることができる信号を生成する装置である。
（第４頁第５−６行）
　
　ＶＣＯの最も重要な特性の１つは、短期の周波数安定、すなわち位相雑音である。ＶＣＯの位相雑音特性を支配する雑音源は、フリッカ雑音や、ショット雑音や、ＶＣＯの能動デバイスの熱雑音などである。低周波雑音すなわち１／ｆ雑音はＶＣＯが生成する信号を変調し、スペクトル的に搬送波の信号周波数に非常に近い雑音側波帯を形成する。熱雑音は、ＡＭ変調から位相変調に変換して位相雑音の要因になる。
（第５頁第７−１２行）
　
　図１はこの発明のＶＣＯ１の電気回路図であって、共振周波数の利得をＣＶＯの能動部に与える共通の低Ｑ共振器を備える。ＶＣＯ１は共振器１０と、能動部２０と、バッファ増幅段３０を備える。能動部２０はある点ではコルピッツ発振器に似ているが、回路２０は顕著な追加の構成要素、すなわち容量Ｃ3、Ｃ4と抵抗Ｒ2を含む。これらの構成要素の重要性とその利点については後で説明する。
　上に述べたように、ＶＣＯの雑音スペクトルの２つの主要な部分は位相雑音とＡＭ雑音である。ＶＣＯの出力信号の周波数に近い周波数では位相雑音が強く、出力信号から非常に離れた周波数ではＡＭ雑音が強い。出力信号の周波数から余り離れていない周波数では、ＶＣＯの雑音スペクトルは位相雑音とＡＭ雑音の組合わせである。どちらが強いかは、ＶＣＯの能動要素と受動要素の雑音特性や、能動デバイスの動作の非直線性や、回路の構成による。
　よく知られているように、位相雑音は、非線形の相互コンダクタンスｇmと、能動部のトランジスタＱ1の非線形の接合容量Ｃbe、Ｃbc、Ｃceから起こる、出力信号の低周波変調により生じる。こらの非線形要素の非線形変調が減少すると、位相雑音はこれに従って減少する。この発明の一態様では、能動部２０は各非線形の接合容量に並列に接続する容量Ｃ3とＣ4を含む。したがって線形容量Ｃ3とＣ4と従来のＣ1により非線形変調は減少する。最適の結果を得るには、これらの容量はＣ3＞Ｃbc、Ｃ4＞Ｃce、Ｃ1＞Ｃbcになるように選ばなければならない。
　さらに、容量Ｃ3はＣ4は高周波でのフィードバックを強め、低周波で、特に発振を開始したときフィードバックを押さえる。これが利点である理由は後で述べる。この発明では「高」周波は搬送信号すなわちＶＣＯが生成する出力信号の周波数に少なくともほぼ等しい周波数である。「低」周波は、バイポーラ接合トランジスタ（ＢＪＴ）では直流（０Ｈｚ）と約１００ＫＨｚの間の周波数であり、電界効果トランジスタ（ＦＥＴ）では直流と約１００ＭＨｚの間の周波数である。
　容量Ｃ3とＣ4を用いる別の利点は、ＶＣＯ１のプッシュ効果（pushing effect）と温度安定性を改善することである。それは容量Ｃ3とＣ4を設けることにより、供給電圧の変動と温度の変動に伴うデバイス容量の変化の影響が減少するからである。
（第８頁第９行−第９頁第９行）
　
　一般に、低利得で起動したＶＣＯの発振は高利得で起動したＶＣＯの発振より雑音が低い。したがってこの発明の１つの実施の形態では、容量Ｃ3、Ｃ4、Ｃ2、Ｃ1などの他の要素と共に抵抗Ｒ2を用いて、発振を開始したときの利得を減少させる。
（第１０頁第１２−１５行）
　
　また、図１には、トランジスタＱ1のベースとコレクタの間に容量Ｃ3を備え、トランジスタＱ1のコレクタとエミッタの間に容量Ｃ4を備える回路が記載されている。
　
　これらの記載によれば、刊行物２には、次の発明（以下、「刊行物２記載発明」という。）が記載されている。
　
　電圧制御発振器（ＶＣＯ）１の能動部２０は、トランジスタＱ1の非線形の接合容量Ｃbe、Ｃbc、Ｃceに並列に接続する線形容量Ｃ3とＣ4を含み、トランジスタＱ1のベースとコレクタの間に線形容量Ｃ3を備え、トランジスタＱ1のコレクタとエミッタの間に線形容量Ｃ4を備え、線形容量Ｃ3とＣ4と従来のＣ1により非線形変調は減少し、非線形要素の非線形変調が減少すると、位相雑音はこれに従って減少するものであり、
　容量Ｃ3とＣ4を用いる別の利点は、ＶＣＯ１のプッシュ効果（pushing effect）と温度安定性を改善することであり、それは容量Ｃ3とＣ4を設けることにより、供給電圧の変動と温度の変動に伴うデバイス容量の変化の影響が減少する、
電圧制御発振器の回路構成。
　
４．対比
　本願発明を、刊行物１記載発明１と比較する。
　刊行物１記載発明１の「トランジスタ１」、「ベース端子１１」、「ベース電圧制御端子１４」、「コレクタ端子１２」、「コレクタ電圧供給端子１５」、「抵抗８」、及び「出力端子１０」は、それぞれ、本願発明の「トランジスタ」、「ベース」、「第１の電源」、「コレクタ」、「第２の電源」、「抵抗」、及び「出力端子」に相当する。
　刊行物１記載発明１の「エミッタ端子１３は伝送線路４とキャパシタ５に接続され、該伝送線路４とキャパシタ５はともに接地され」は、本願発明の「前記トランジスタのエミッタは伝送線路と第２のキャパシタに接続され、該伝送線路と第２のキャパシタは接地され」に相当する。
　
　すると、本願発明と、刊行物１記載発明１とは、次の点で一致する。
＜一致点＞
　「トランジスタのベースに電位を与える制御可能な第１の電源を具備し、
　該トランジスタのコレクタに電位を供給する第２の電源を具備し、
　前記トランジスタのベースとベース電位を制御する前記第１の電源の間に抵抗を接続し、
　前記トランジスタのコレクタから発振出力をとり出す出力端子がもうけられる電圧制御発振器において、
　前記トランジスタのエミッタは伝送線路と第２のキャパシタに接続され、該伝送線路と第２のキャパシタは接地される電圧制御発振器。」である点。
　
　一方で、両者は次の点で相違する。
＜相違点＞
　本願発明は、「前記トランジスタのベースとコレクタの間に第１のキャパシタが接続」されるのに対して、刊行物１記載発明１は、第１のキャパシタが接続されていない点。
　
５．判断
＜相違点＞について
　刊行物２記載発明は、トランジスタＱ1の非線形の接合容量Ｃbe、Ｃbc、Ｃceに並列に線形容量Ｃ3、Ｃ4を接続し、線形容量Ｃ3、Ｃ4と従来のＣ1により非線形要素の非線形変調を減少して雑音を減少するとともに、温度の変動に伴うデバイス容量の変化の影響を減少するものであり、トランジスタＱ1のベースとコレクタの間に線形容量Ｃ3を備えている。
　そして、刊行物１記載発明１のトランジスタ１においても、非線形要素の非線形変調により生じる雑音、及び、温度の変動に伴う能動デバイス（トランジスタ）の容量変化の影響は、当然存在するから、刊行物１記載発明１において、非線形要素の非線形変調により生じる雑音、及び、温度の変動に伴うトランジスタの容量変化の影響を減少させるために、トランジスタ１の非線形の接合容量に並列に線形容量を付加して、「トランジスタのベースとコレクタの間に第１のキャパシタを接続」することは、刊行物１記載発明１及び刊行物２記載発明から当業者が容易に想到し得ることである。
　よって、前記＜相違点＞は、格別のものとは認められない。
　
　また、請求人は、平成１６年４月７日付け意見書において、次のように主張している。
　
　第１の刊行物の図７に、補正後の請求項１の構成（図３）に類似した構成が記載されているが、第１の刊行物の構成は、トランジスタ１のベース・エミッタ間に抵抗４０を備えている点で相違する。この抵抗４０があると、トランジスタ１のベース・コレクタ間に並列容量を追加したことによる安定化の効果が並列容量と抵抗の相関で決まるため、本願の容量のみと比較して安定化の効果が弱くなってしまい、温度変化に対する十分な安定性が得られない。
　
　しかし、本願発明は、トランジスタのベースとエミッタの間に抵抗を備える構成を排除するものではなく、請求人の主張は、特許請求の範囲の記載に基づかないものであるから、採用できない。
　
　また、本願発明と刊行物１記載発明２とを比較すると、
　刊行物１記載発明２の「トランジスタ１」、「ベース端子１１」、「ベース電圧制御端子１４」、「コレクタ端子１２」、「コレクタ電圧供給端子１５」、「抵抗８」、及び「出力端子１０」は、それぞれ、本願発明の「トランジスタ」、「ベース」、「第１の電源」、「コレクタ」、「第２の電源」、「抵抗」、及び「出力端子」に相当する。
　また、刊行物１記載発明２において、エミッタ端子１３はインダクタ３２とキャパシタ５に接続され、該インダクタ３２とキャパシタ５はともに接地されている。
　
　すると、本願発明と、刊行物１記載発明２とは、次の点で一致する。
＜一致点＞
　「トランジスタのベースに電位を与える制御可能な第１の電源を具備し、
　該トランジスタのコレクタに電位を供給する第２の電源を具備し、
　前記トランジスタのベースとベース電位を制御する前記第１の電源の間に抵抗を接続し、
　前記トランジスタのコレクタから発振出力をとり出す出力端子がもうけられる電圧制御発振器において、
　前記トランジスタのエミッタは第２のキャパシタに接続され、該第２のキャパシタは接地される電圧制御発振器。」である点。
　
　一方で、両者は次の点で相違する。
＜相違点１＞
　本願発明は、「前記トランジスタのベースとコレクタの間に第１のキャパシタが接続」されるのに対して、刊行物１記載発明２は、第１のキャパシタが接続されていない点。
＜相違点２＞
　本願発明は、「前記トランジスタのエミッタは伝送線路と第２のキャパシタに接続され、該伝送線路と第２のキャパシタは接地」されるのに対して、刊行物１記載発明２は、トランジスタのエミッタはインダクタ３２とキャパシタ５に接続され接地される点。
　
　前記＜相違点１＞について検討する。
　刊行物２記載発明は、トランジスタＱ1の非線形の接合容量Ｃbe、Ｃbc、Ｃceに並列に線形容量Ｃ3、Ｃ4を接続し、線形容量Ｃ3、Ｃ4と従来のＣ1により非線形要素の非線形変調を減少して雑音を減少するとともに、温度の変動に伴うデバイス容量の変化の影響を減少するものであり、トランジスタＱ1のベースとコレクタの間に線形容量Ｃ3を備えている。
　そして、刊行物１記載発明１のトランジスタ１においても、非線形要素の非線形変調により生じる雑音、及び、温度の変動に伴う能動デバイス（トランジスタ）の容量変化の影響は、当然存在するから、刊行物１記載発明１において、非線形要素の非線形変調により生じる雑音、及び、温度の変動に伴うトランジスタの容量変化の影響を減少させるために、トランジスタ１の非線形の接合容量に並列に線形容量を付加して、「トランジスタのベースとコレクタの間に第１のキャパシタを接続」することは、刊行物１記載発明１及び刊行物２記載発明から当業者が容易に想到し得ることである。
　
　前記＜相違点２＞について検討する。
　本願の段落【００２６】には、「トランジスタ１０のエミッタは伝送線路４により直流的に短絡され、エミッタの電位が一義的に０Ｖに設定できる」と記載されている。
　また、刊行物１の段落【００１３】には、「また、図４、図５の実施例によると、トランジスタのエミッタがインダクタまたは伝送線路により短絡され、エミッタの電位を常時０Ｖに設定できるため、エミッタ電圧制御端子を削除でき、回路構成が簡易になる。」と記載されており、前記インダクタと前記伝送線路とは置換可能であることを示唆している。
　よって、刊行物１記載発明２において、エミッタの電位を一義的に０Ｖに設定するために、エミッタに接続されるインダクタを伝送線路に代え、エミッタに伝送線路とキャパシタを接続し接地する構成とすることは、刊行物１記載発明２から当業者が容易に想到し得ることである。
　よって、前記＜相違点１＞及び＜相違点２＞は、格別のものとは認められない。
　
　また、請求人は、審判請求書の平成１７年７月２２日付け手続補正書（方式）において、次のように主張している。
　
　しかしながら、刊行物１の上記構成における「インダクタ」を、「伝送線路」に置き換えるなどということは、当業者といえども容易に想到できるものではありません。なぜならば、「伝送線路」を、インダクタ、抵抗、キャパシタを用いた等価回路で表現すると、インダクタと抵抗が直列につながるとともに、キャパシタが並列に複数つながった構成になりますが、このインダクタのインダクタンス値は極めて小さな値であるため、「伝送線路」を「インダクタ」であると表現するのは極めて困難なためです。つまり、「インダクタ」を単純に「伝送線路」に置き換えることは出来ません。
　
　しかし、刊行物１の段落【００１３】に、トランジスタのエミッタがインダクタまたは伝送線路により短絡される場合に、前記インダクタと前記伝送線路とは置換可能であると示唆されているから、刊行物１記載発明２において、トランジスタのエミッタに接続されるインダクタを伝送線路に代えることは、当業者が容易に想到し得ることである。
　
　以上のとおりであるから、本願補正発明は、刊行物１記載発明１及び刊行物２記載発明に基づいて当業者が容易に発明をすることができたものであり、さらに、刊行物１記載発明２及び刊行物２記載発明に基づいて当業者が容易に発明をすることができたものである。
　
６．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　よって、結論のとおり審決する。