【事件の表示】
　平成　８年特許願第２９１２２５号「振幅位相変調ディジタル通信システムの適応ディジタル符号再生」拒絶査定不服審判事件〔平成　９年　７月１１日出願公開、特開平　９−１８１７８９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明
　本願は、平成８年１０月１５日（パリ条約による優先権主張１９９５年１０月１６日、米国）の出願であって、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１７年６月８日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「振幅位相変調された信号を受信し、同相，直交ベースバンド信号を発生する直交復調器と、
　前記同相，直交ベースバンド信号の各々を処理するための適応ベースバンド等化器と、
　受信した振幅位相変調された信号のデコードされた符号セットから成る複数の多ビットワードを記憶し、受信した等化された複雑な同相，直交出力信号に対応するアドレスに応答するデコードされた符号セットを出力する、前記適応ベースバンド等化器と結合した、プログラム可能かつアドレス指定可能なランダムアクセスメモリを含むディジタル符号再生回路とを含み、
　各ワードの１ビットが、デコードされた符号の振幅が理想的振幅より大きいか小さいかを決定する自動利得制御（ＡＧＣ）ビットから成ることを特徴とする振幅位相変調ディジタル通信システム。」
　　
２．引用発明
（１）これに対して、原審の拒絶理由に引用された米国特許第４８６６３９５号明細書（以下、「引用例１」という。）には、図面とともに以下の事項が記載されている。
　
イ．「Typically a plurality of different receivers (or family of receivers), each designed to accommodate a different modulation type or signal constellation pattern, selectively receives and demodulates a carrier signal having any one of a number of different modulation formats. This approach, as discussed therein, has the distinct disadvantage of using a large amount of hardware. 
　
 The subject invention overcomes these drawbacks by employing a demodulation technique and receiver capable of recovering data from any modulated carrier signal if the modulation format is apriori known. By programming the receiver with the constellation pattern for a particular modulation format, the receiver is capable of demodulating a carrier signal having that particular modulation format. 
　
 An object of this invention is the provision of a universal carrier recovery circuit for the demodulator of a digital data communication system. 
　
 SUMMARY OF THE INVENTION 
　
 The above and other objects, advantages and capabilities are achieved in one aspect of the invention by a universal demodulator structure that can be programmed to demodulate any digitally modulated carrier signal providing the modulation type has a known constellation format. The demodulation technique also provides phase and gain-error signals for locking the demodulator to the proper phase and amplitude of the modulated carrier. 
　
 The demodulator splits the received digitally modulated carrier signal into an in-phase component, Dx, and a quadrature-phase component, Dy. Using a preprogrammed memory device keyed to the identified modulation format, each Dx signal is mapped into one of a plurality of one-dimensional zones each having Rx center values. Using a second preprogrammed memory device also keyed to the identified modulation format, each Dy signal is similarly mapped into a plurality of orthogonal one-dimensional zones having Ry centers. Each pair of Rx and Ry values represents a point in a two-dimensional signal space corresponding to one of the transmitted phase amplitude states. The data assignment signals, Ax and Ay, are generated and outputted by selecting a predetermined portion of the Rx and Ry center values. Using the digital signals Rx, Ry, Dx and Dy and signal vector relationships, a logic circuit generates for each periodic signal pair a phase-error signal Φe corresponding to the phase difference between the phase angle associated with (Dx and Dy) and the phase angle associated with (Rx and Ry). Also generated is a gain-error signal Ge corresponding to the amplitude differential between the amplitude associated with (Dx and Dy) and the amplitude associated with the signal pair (Rx and Ry). The phase and amplitude of the modulated carrier signal is adjusted in accordance with the phase-error signal Φe and the gain-error signal Ge respectively. This adjusts the input constellation pattern to be coincident with the internal mapping structure of the demodulator. The data assignment Ax,Ay corresponds to a digital value for transmitted phase-amplitude state. 」（２欄４７行〜３欄４０行）
　
ロ．「Level control circuit 16 variably adjusts the level of the modulated IF signal on path 10 in responseto a control signal fedback on path 13. Level control circuit 16 could include an amplifier, attenuator or other AGC circuit depending upon the output signal characteristics of receiver 8. A power splitter 18 divides the IF signal into two equal strength signals enabling the balanced mixers, 26A and 26B, phase shifter 25, and VCO (voltage controlled oscillator) 24 to develop in-phase (I) and quadrature phase (Q) channels 20 and 22, respectively. Each of the channels 20 and 22 also comprises a baseband (lowpass) filter 28 and an A/D (analog-to-digital) converter 30. The A/D converters sample and quantize the filtered signal into a seven bit word each symbol period. Such a scheme (circuits 18, 26, 28, and 30) is a fairly standard technique for developing digitized I and Q channels prior to processing by detector 34. Also, a digital equalizer (not shown) may be employed in each channel between A/D converter 30 and detector 34 to compensate for path distortion and intersymbol interference. The digital output signals on 31A and 31B are also set into latch circuit 37 to drive a display device 39 such as an x,y CRT display. 」（５欄４６行〜６８行）
　
ハ．「In accordance with one aspect of this invention, error detector 101 shown generally in FIG. 11 is capable of operating at very high speeds by minimizing memory size requirements. Detector 101 shown in more detail in FIG. 14 comprises constellation pattern select unit 103, control circuit 106, ROM circuit 107, input-data processing circuit 109, a plurality of RAM's 111, and polarity correction circuit 113. The pattern select circuit 103 is a very simple device that allows the constellation pattern to be manually set to whatever pattern is desired. The function is shown pictorially as a select switch 115 in the pattern select 103 which when operated causes ROM 107 to select a particular constellation pattern from memory. A push button switch 117 on the unit 103 is actuated for causing the selected look-up table to be loaded from ROM 107 into RAM 111. The pattern select unit 103 also produces a binary 1 on path 121 whenever the detector 101 is selected to operate with respect to a partial response constellation pattern. (A more detailed explanation of the pattern select circuit 103 follows in conjunction with the discussion of FIG. 15.) 」（１４欄５９行〜１５欄１２行）
　
　上記引用例１の記載及び図面（図１Ａ〜１Ｆ、図２、図９、図１１、図１４〜１６）ならびにこの分野における技術常識を考慮すると、分配器（SPLITTER 18）、ミキサ（mixers 26A,26B）、位相シフタ（phase  shifter 25）、電圧制御発振器（VCO 24）は、全体として直交復調器であり、
　誤差データ検出器（ERROR/DATA DETECTOR 34）は、ディジタル符号再生回路であり、その詳細は、上記事項ハ．にあり、ランダムアクセスメモリ（RAM 344）を含み、
　利得誤差（GAIN ERROR Ge）は、レベル制御器（LEVEL CONTROL 16）の利得を自動的に制御しているから、自動利得制御（ＡＧＣ）ビットといえる。
　
　したがって、上記引用例１には、概ね、以下の発明（以下、「引用発明１」という。）が記載されている。
　
　「振幅位相変調された信号を受信し、同相，直交ベースバンド信号を発生する直交復調器と、
　受信した振幅位相変調された信号のデコードされた同相・直交信号を入力し、受信した同相，直交出力信号に対応するアドレスに応答するデコードされた符号セットを出力する、プログラム可能かつアドレス指定可能なランダムアクセスメモリを含むディジタル符号再生回路とを含み、
　特定のビットが、デコードされた符号の振幅が理想的振幅より大きいか小さいかを決定する自動利得制御（ＡＧＣ）ビットから成る振幅位相変調ディジタル通信システム。」
　
（２）また、原審の拒絶理由に引用された特開昭５９−１６９２５６号公報（以下、「引用例２」という。）には図面とともに以下の事項が記載されている。
　
ニ．「本発明は自動利得制御回路、特に多値直交振幅変調によるディジタル搬送波伝送方式の復調装置に用いられる自動利得制御回路に関する。
　搬送波を用いてディジタル信号を伝送するディジタル・マイクロ回線のようなディジタル搬送波伝送方式において、周波数帯域を有効に利用でき高能率な変調方式として１６値直交振幅変調（以下１６値ＱＡＭと略記する）のような多値直交振幅変調方式が注目され開発が進められている。この変調方式は振幅変調方式の１種であって、復調装置において直交位相検波された復調信号の振幅をあらかじめ定められた複数の識別基準値と比較し、ディジタル信号が再生される。従って、正しい信号再生が行われるためには直交位相検波された復調信号の出力レベルは、受信入力のレベル変動や回路の利得変動等にかかわらず識別基準値に対して常に正しい値に制御される必要がある。」（１頁右下欄７行〜２頁左上欄４行）
　
ホ．「第３図は本願発明の一実施例のブロック図でありＩＦ増幅器１，直交位相復調器２，ベースバンド増幅器３，制御信号により利得が変化する可変利得のベースバンド増幅器４’，Ａ／Ｄ変換器５及び６，ＥＸ−ＯＲ回路７及び８，ＬＰＦ９及び１０から成り、ＥＸ−ＯＲ回路７の出力でベースバンド増幅器４’を、ＥＸ−ＯＲ回路８の出力でＩＦ増幅器１を制御するよう構成されている。図中第１図と同じ参照番号を附したものは第１図と同一の回路を示す。この構成によれば第２図に矢印で示される受信入力レベルの変動に対してはＥＸ−ＯＲ回路７の出力によってＩＦ増幅器１の利得を制御し、黒丸印で示すような同相・直交成分間の利得偏差に対してはＥＸ−ＯＲ回路８の出力でベースバンド増幅器４’の利得を制御して白丸印の位置に移動させることができる。」（３頁右上欄７行〜左下欄２行）
　
　上記引用例２の記載及び図面ならびにこの分野における技術常識を考慮すると、上記ニ．において、「搬送波を用いてディジタル信号を伝送するディジタル・マイクロ回線のようなディジタル搬送波伝送方式において、周波数帯域を有効に利用でき高能率な変調方式として１６値直交振幅変調（以下１６値ＱＡＭと略記する）のような多値直交振幅変調方式が注目され開発が進められている。この変調方式は振幅変調方式の１種であって、復調装置において直交位相検波された復調信号の振幅をあらかじめ定められた複数の識別基準値と比較し、ディジタル信号が再生される。」との記載から、「この変調方式」は、振幅位相変調ディジタル通信システムといえる。また、上記ホ．において、「ＥＸ−ＯＲ回路７の出力」は、１ビットであり、「ＩＦ増幅器１」の利得を制御しているから、自動利得制御ビットといえる。
　
　したがって、上記引用例２には、以下の発明（以下、「引用発明２」という。）が記載されている。
　
　「振幅位相変調ディジタル通信システムにおいて、自動利得制御ビットを１ビットにする自動利得制御。」
　
３．対比
　本願発明と引用発明１とを対比すると、本願発明と引用発明１は、以下の点で一致ないし相違する。
　
＜一致点＞
　
　「振幅位相変調された信号を受信し、同相，直交ベースバンド信号を発生する直交復調器と、
　受信した振幅位相変調された信号のデコードされた同相・直交信号を入力し、受信した同相，直交出力信号に対応するアドレスに応答するデコードされた符号セットを出力する、プログラム可能かつアドレス指定可能なランダムアクセスメモリを含むディジタル符号再生回路とを含み、
　特定のビットが、デコードされた符号の振幅が理想的振幅より大きいか小さいかを決定する自動利得制御（ＡＧＣ）ビットから成る振幅位相変調ディジタル通信システム。」
　
＜相違点１＞
　
　本願発明は、「同相，直交ベースバンド信号の各々を処理するための適応ベースバンド等化器」を備えているのに対し、引用発明１は、その様な構成を備えていない点。
　　
＜相違点２＞
　
　本願発明は、「受信した振幅位相変調された信号のデコードされた符号セットから成る複数の多ビットワードを記憶し」ているのに対し、引用発明１は、「受信した振幅位相変調された信号のデコードされた同相・直交信号を入力する」ものの、「デコードされた符号セットから成る複数の多ビットワードを記憶し」ているか不明である点。
　
＜相違点３＞
　
　「同相，直交出力信号」に関し、本願発明は、「等化された複雑な」ものであるのに対し、引用発明１は、「等化された複雑な」ものであるか不明な点。
　　
＜相違点４＞
　
　本願発明は、ディジタル符号再生回路が「適応ベースバンド等化器と結合し」ているのに対し、引用発明１は、その様な構成を備えていない点。
　
＜相違点５＞
　
　「自動利得制御（ＡＧＣ）ビット」に関し、本願発明は、「各ワードの１ビットが、デコードされた符号の振幅が理想的振幅より大きいか小さいかを決定する自動利得制御（ＡＧＣ）ビット」から成るのに対し、引用発明１は、「特定のビットが、デコードされた符号の振幅が理想的振幅より大きいか小さいかを決定する自動利得制御（ＡＧＣ）ビット」を有するものの、「各ワードの１ビット」でない点。
　
４．検討
　そこで、まず、上記相違点１について検討する。
　振幅位相変調ディジタル通信システムにおいて、同相，直交ベースバンド信号の各々を処理するための適応ベースバンド等化器を用いることは周知であり、引用発明１に周知技術を適用して、本願発明のように構成することは当業者であれば容易に想到し得ることである。（例えば、特開平４−３３４２１０号公報、特開平７−１６２４６９号公報、特開平７−１７０３０６号公報参照。）
　
　次に、上記相違点２について検討する。
　引用発明１のディジタル符号再生回路も、受信した振幅位相変調された信号のデコードされた同相・直交信号を入力し、符号セットを出力しており、符号セットから成る複数の多ビットワードとしてまとめて処理することは設計的事項であって、その際、記憶することは必要に応じて付加することにすぎず、「受信した振幅位相変調された信号のデコードされた符号セットから成る複数の多ビットワードを記憶」する程度のことは当業者であれば適宜成し得ることである。
　
　次に、上記相違点３について検討する。
　受信した同相，直交出力信号において、すでに相違点１についての検討において指摘したように、等化することは周知であり、「複雑な・・・」は格別な意味を持たないから、受信した等化された複雑な同相，直交出力信号とすることは当業者であれば容易に想到し得ることである。
　
　次に、上記相違点４について検討する。
　すでに相違点１についての検討において指摘したように、適応ベースバンド等化器は周知であるから、「適応ベースバンド等化器と結合した」ことに格別な創意工夫を認めることはできない。
　
　次に、上記相違点５について検討する。
　引用発明１のＡＧＣにおいて、引用発明２の同じＡＧＣに係る技術を適用して、自動利得制御（ＡＧＣ）ビットを１ビットに変更し、「各ワードの１ビットが、デコードされた符号の振幅が理想的振幅より大きいか小さいかを決定する自動利得制御（ＡＧＣ）ビット」から成るように構成することは当業者であれば容易に想到し得ることである。
　
５．むすび
　以上のとおり、本願発明は、上記引用例１、２及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。