【事件の表示】
　特願２００１−４１５８１号「薄膜トランジスタ液晶ディスプレイのデータドライバ回路」拒絶査定不服審判事件〔平成１４年７月１９日出願公開、特開２００２−２０２７６４号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　　　本件は、西暦２０００年１２月２１日に台湾でされた出願（第８９１２７４８６号）に基づく優先権を主張して平成１３年２月１９日にされた特許出願（特願２００１−４１５８１号。以下「本件出願」という。）につき、拒絶をすべき旨の査定が平成１６年１０月１８日付けでされたところ、請求人が「原査定を取消す、本願発明は特許すべきものとする」との審決を求めて拒絶査定不服審判を平成１７年１月４日に請求するとともに同日付けで手続補正書を提出したものである。
　
第２　補正の却下の決定
　１　補正の却下の決定の結論
　　　平成１７年１月４日付け手続補正書による補正を却下する。
　２　補正の却下の決定の理由
　（１）補正の内容
　　　　平成１７年１月４日付け手続補正書による補正（以下「本件補正」という。）は、特許請求の範囲について以下のように補正をするものである。
　　　ア　本件補正後の特許請求の範囲
「【請求項１】　タイミングパルスに基いてデジタルディスプレイデータであるシリアルデータを個別にラッチし、ラッチシリアルデータを出力するラッチ回路と、
　このラッチ回路に電気接続され、前記ラッチシリアルデータを高圧にして、高圧シリアルデータを出力するレベルシフタと、
　このレベルシフタに電気接続され、前記高圧シリアルデータをアナログ信号に変換するデジタルアナログ変換器と、
　このデジタルアナログ変換器に電気接続され、前記アナログ信号をサンプリングならびに保持するサンプリング・保持回路と、
　このサンプリング・保持回路に電気接続され、パルス信号を発生させるとともに、このパルス信号が前記タイミングパルスに基き前記サンプリング・保持回路を制御し、前記アナログ信号に対してサンプリングを行わせるシフトレジスタと、
　前記サンプリング・保持回路に電気接続され、前記サンプリング・保持回路の出力を緩衝する出力バッファと
を具備することを特徴とする薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
　【請求項２】　前記サンプリング・保持回路は、
　第１端および第2端を備える第１スイッチと、
　第１端および第２端を備え、前記第１端が前記第１スイッチの前記第１端に電気接続されるとともに、前記アナログ信号に連結される第２スイッチと、
　第１端および第２端を備え、前記第１端が前記第１スイッチの前記第２端に電気接続されるとともに、前記第２端が固定電位に電気接続される第１キャパシタと、
　第１端および第２端を備え、前記第１端が前記第１キャパシタの前記第１端に電気接続されるとともに、前記第２端が前記出力バッファに電気接続される第３スイッチと、
　第１端および第２端を備え、前記第１端が前記第２スイッチの第２端に電気接続されるとともに、前記第２端が固定電位に電気接続される第２キャパシタと、
　第１端および第２端を備え、前記第１端が前記第２キャパシタの第１端に電気接続されるとともに、前記第２端が前記出力バッファに電気接続される第４スイッチと
を含むものであって、
　前記パルス信号が、前記第１スイッチおよび前記第４スイッチと前記第２スイッチおよび第３スイッチとの２組を交互に開路および閉路させるものであることを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
　【請求項３】　前記出力バッファは、非反転入力端と、反転入力端と、出力端とを備える演算増幅器であり、前記非反転入力端が前記第４スイッチの前記第２端に電気接続されるとともに、前記反転入力端が前記出力端に電気接続されるものであることを特徴とする請求項２に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
　【請求項４】　第１時点において、前記第１スイッチと前記第４スイッチとが閉路し、前記第２スイッチと前記第３スイッチとが開路するとともに、前記第１キャパシタが、前記アナログ信号の電位データを保存し、第２時点においては、前記第１スイッチと前記第４スイッチとが開路し、第２スイッチと第３スイッチとが閉路するとともに、前記第１キャパシタが、保存した前記アナログ信号の電位データを前記出力バッファへ出力するものであることを特徴とする請求項２に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。」
　　　イ　本件補正前の特許請求の範囲
「【請求項１】  タイミングパルスに基いてシリアルデータを個別にラッチしてから、ラッチシリアルデータを出力するラッチ回路と、
　このラッチ回路に電気接続されるとともに、前記ラッチシリアルデータを高圧にして、高圧シリアルデータを出力するレベルシフタと、
　このレベルシフタに電気接続されるとともに、前記高圧シリアルデータをアナログ信号に変換するデジタルアナログ変換器と、
　このデジタルアナログ変換器に電気接続されるとともに、前記アナログ信号をサンプリングならびに保持するサンプリング・保持回路と、
　このサンプリング・保持回路に電気接続され、パルス信号を発生させるとともに、このパルス信号が前記タイミングパルスに基き前記サンプリング・保持回路を制御し、前記アナログ信号に対してサンプリングを行なうシフトレジスタと、
　前記サンプリング・保持回路に電気接続されるとともに、前記サンプリング・保持回路の出力を緩衝する出力バッファと
を具備することを特徴とする薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
　【請求項２】  前記サンプリング・保持回路は、
　第１端および第2端を備える第１スイッチと、
　第１端および第２端を備え、前記第１端が前記第１スイッチの前記第１端に電気接続されるとともに、前記アナログ信号に連結される第２スイッチと、
　第１端および第２端を備え、前記第１端が前記第１スイッチの前記第２端に電気接続されるとともに、前記第２端が固定電位に電気接続される第１キャパシタと、
　第１端および第２端を備え、前記第１端が前記第１キャパシタの前記第１端に電気接続されるとともに、前記第２端が前記出力バッファに電気接続される第３スイッチと、
　第１端および第２端を備え、前記第１端が前記第２スイッチの第２端に電気接続されるとともに、前記第２端が固定電位に電気接続される第２キャパシタと、
　第１端および第２端を備え、前記第１端が前記第２キャパシタの第１端に電気接続されるとともに、前記第２端が前記出力バッファに電気接続される第４スイッチと
を含むものであって、
　前記パルス信号が、前記第１スイッチおよび前記第４スイッチと前記第２スイッチおよび第３スイッチとの２組を交互に開路および閉路させるものであることを特徴とする請求項１に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
　【請求項３】  前記出力バッファは、非反転入力端と、反転入力端と、出力端とを備える演算増幅器であり、前記非反転入力端が前記第４スイッチの前記第２端に電気接続されるとともに、前記反転入力端が前記出力端に電気接続されるものであることを特徴とする請求項２に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
　【請求項４】  第１時点において、前記第１スイッチと前記第４スイッチとが閉路し、前記第２スイッチと前記第３スイッチとが開路するとともに、前記第１キャパシタが、前記アナログ信号の電位データを保存し、第２時点においては、前記第１スイッチと前記第４スイッチとが開路し、第２スイッチと第３スイッチとが閉路するとともに、前記第１キャパシタが、保存した前記アナログ信号の電位データを前記出力バッファへ出力するものであることを特徴とする請求項２に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。」
　（２）本件補正の適否について
　　　　本件補正は、その請求項１に係る発明を特定するために必要な事項についてラッチされる「シリアルデータ」を「デジタルディスプレイデータであるシリアルデータ」とし、「ラッチしてから」を「ラッチし」とし、「電気接続されるとともに」を「電気接続され」とし、「サンプリングを行なう」を「サンプリングを行わせる」とするものであり、特許請求の範囲の減縮を目的とするものであるということができる。
　　　　そこで、本件補正後の請求項１に記載される発明（以下「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか検討する。
　　　ア　刊行物
　　　　　原査定の拒絶の理由に引用された刊行物及びその記載事項は、以下のとおりである。
　　　（ア）特開平７−２６１７１４号公報（以下「刊行物１」という。）には、図面とともに、「【０００１】【産業上の利用分野】本発明はアクティブマトリクス表示素子及びこれを組み込んだディスプレイシステムに関する。より詳しくは、アクティブマトリクス表示素子に内蔵される周辺回路の構成に関する。」、「【０００７】【実施例】以下図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明にかかるアクティブマトリクス表示素子の具体的な構成例を示す回路ブロック図である。本アクティブマトリクス表示素子１は、一対の基板間に電気光学物質として液晶を保持したパネル構造を有する。尚本発明は液晶に限られるものではなく他の電気光学物質を用いる事が可能である。図示する様に、アクティブマトリクス表示素子１は行列配置した液晶画素ＬＣを有している。各液晶画素ＬＣは対向基板（図示せず）に形成された対向電極と、個々の画素電極との間に挟持された液晶からなる。対向電極には所定の対向電圧Ｖｃｏｍが印加される。個々の液晶画素ＬＣと並列して付加容量Ｃｓも形成されている。さらに、個々の液晶画素ＬＣを駆動する為のスイッチング素子として薄膜トランジスタＴｒが集積形成されている。液晶画素ＬＣの行方向に沿ってゲートラインＸが配設されているとともに、これと直交する列方向に沿って信号ラインＹが配設されている。個々の薄膜トランジスタＴｒのソース電極は対応する信号ラインＹに接続され、ドレイン電極は対応する液晶画素ＬＣの画素電極に接続され、ゲート電極は対応するゲートラインＸに接続されている。【０００８】本アクティブマトリクス表示素子１は上述した液晶画素ＬＣや薄膜トランジスタＴｒを含む画素アレイに加え、周辺部に垂直走査回路２及び水平走査回路３を内蔵している。垂直走査回路２はゲートラインＸに接続し、行毎に薄膜トランジスタＴｒを線順次選択する。垂直走査回路２は外部から入力される垂直スタート信号（ＶＳＴ）や垂直クロック信号（ＶＣＫ１，ＶＣＫ２）等のタイミングクロックに応じて動作する。具体的には、垂直走査回路２はシフトレジスタを含んでおり、垂直スタート信号ＶＳＴを一対の垂直クロック信号ＶＣＫ１，ＶＣＫ２に応じて順次転送し、選択パルスを各ゲートラインＸに出力する。一方、水平走査回路３は選択された薄膜トランジスタＴｒを介して各液晶画素ＬＣにアナログ画像信号ＡＮＧを分配する。具体的には、個々の画素列に対応してアナログスイッチＨＳＷが設けられており、水平走査回路３はこの開閉制御を一水平期間内で順次行なう。なお各信号ラインＹは対応するアナログスイッチＨＳＷを介してアナログ画像信号ＡＮＧの供給を受ける。水平走査回路３にも外部から水平スタート信号ＨＳＴや水平クロック信号ＨＣＫ１，ＨＣＫ２等のタイミングクロックが入力されている。水平走査回路３はシフトレジスタを含んでおり、ＨＣＫ１，ＨＣＫ２に同期してＨＳＴを順次転送し、各アナログスイッチＨＳＷの開閉制御を行なう。【０００９】本発明の特徴事項として、アクティブマトリクス表示素子１は垂直走査回路２及び水平走査回路３とともにＤ／Ａ変換回路４が同一基板上に集積形成されている。このＤ／Ａ変換回路４は外部から入力されたデジタル画像信号ＤＩＧ（本例では８ビット構成）を内部的にアナログ画像信号ＡＮＧに変換し、アナログスイッチＨＳＷ及び薄膜トランジスタＴｒを介して各液晶画素ＬＣに供給する。」、「【００１１】図３は、図１に示したアクティブマトリクス表示素子を用いて組み立てられたディスプレイシステムの一例を示す模式的なブロック図である。図示するアクティブマトリクス表示器１０は画素アレイ１１に加え周辺部に垂直走査回路（Ｖスキャナ）１２、水平走査回路（Ｈスキャナ）１３、Ｄ／Ａ変換回路１４を内蔵している。本ディスプレイシステムはさらに外付けとして画像処理器２０、クロック発生器３０、Ａ／Ｄ変換器４０を備えている。画像処理器２０はＡ／Ｄ変換器４０を介して元のアナログビデオ信号から画像データをサンプリングし、所定の演算処理を行なってその結果をデジタル画像信号ＤＩＧとしてアクティブマトリクス表示器１０側に出力する。この画像処理器２０は例えば、ＮＴＳＣ規格のアナログビデオ信号でＥＤＴＶ又はＨＤＴＶ対応の高精細アクティブマトリクス表示器１０を駆動する際、補間信号を作成して倍速処理を行ない、倍速変換されたデジタル画像信号ＤＩＧを生成する。画像処理器２０の具体的な演算処理内容はこれに限られるものではなく、例えばサンプリングされた画像データを演算して拡大処理、縮小処理、ワイド処理等を行なう事ができる。一方アクティブマトリクス表示器１０は前述した様にＤ／Ａ変換回路１４を内蔵しており、画像処理器２０から供給されたデジタル画像信号ＤＩＧを受け入れ内部的にアナログ画像信号に変換する。従って、本ディスプレイシステムは外付けとしてＤ／Ａ変換器を用意する必要がない。」等の記載がされている。
　　　（イ）特開昭６１−２５６３９０号公報（以下「刊行物２」という。）には、図面とともに、「産業上の利用分野　本発明は、サンプルホールド回路を有する液晶パネル駆動回路に制御パルスを供給するための制御パルス発生回路に関するものである。」（１頁左下欄１５〜１８行）、「従来の技術　近年、液晶パネルを表示素子とした液晶テレビジョン受像機が開発されている。この液晶テレビジョン受像機の動作の概要についてまず説明する。第３図に液晶テレビジョン受像機の一般的な構成を示す。放送局から送られたテレビ信号はアンテナ１で受信され、チューナ２で周波数変換され中間周波数となる。中間周波数に変換されたテレビ信号は、信号処理回路部３で増幅、検波され音声信号と映像信号とが得られる。音声信号は音声出力回路４を経てスピーカー５に出力される。映像信号は、クロマ部６に印加される。クロマ部６にはクロマ処理部とクロマ出力部とがあり、映像信号はクロマ処理部でＲ、Ｇ、Ｂ信号に復調され、その後クロマ出力部で１フィールド毎に極性を反転させられた信号に変換され、Ｙドライバー集積回路９に加えられる。（以下集積回路をＩＣと略す）。ＹドライバーＩＣ９に加えられた映像信号は、サンプルホールドされてアクティブマトリクス液晶パネル８のソースラインに印加される。また映像信号は制御パルス発生回路７に加えられ、ここで各種制御パルスが得られ、ＸドライバーＩＣ１０、及びＹドライバーＩＣ９の制御信号入力端子に印加される。ＸドライバーＩＣ１０は、たて方向の走査を行なうためのものであり、この出力はアクティブマトリクス液晶パネル８のゲートラインに加えられる。ＸドライバーＩＣ１０からのたて方向走査パルスとＹドライバーＩＣ９からの映像信号とによって、アクティブマトリクス液晶パネル８上にテレビ画像が得られる。」（１頁左下欄１９行〜２頁左上欄８行）、「次に、第３図に示すＹドライバーＩＣ９の動作と制御パルス発生回路７からの制御パルスの関係について説明する。第４図にＹドライバーＩＣ９、及び制御パルス発生回路７の構成の一例を示す。本例では制御パルス発生回路からＹドライバーＩＣ制御パルスとして、φＹ、Ｇ１、Ｇ２、Ｓが加えられている。クロマ部からのＲ、Ｇ、Ｂ信号はＲ、Ｇ、Ｂ端子に加えられ、アナログマルチプレクサ１１により１水平周期毎に切り換えられ３本の映像信号ライン１２に導かれる。アナログマルチプレクサ１１は、液晶パネルのＲ、Ｇ、Ｂ絵素配列に応じた切換動作を行なう。１３はシフトレジスタであり、制御パルス発生回路からのクロックφＹとスタートパルスＳを入力とし、サンプリングパルスθ１、θ２……を順次出力する。１４はサンプルホールド回路及びオペアンプであり、映像信号ライン１２の映像信号をシフトレジスタからのサンプリングパルスθ１、θ２、……によってサンプリングし、制御パルス発生回路から加えられるＧ１、Ｇ２パルスによってホールド動作を行なうものである。サンプルホールド回路及びオペアンプ１４の出力はＹドライバーＩＣの出力端子ＹＯ１、ＹＯ２……に接続されており、この出力端子ＹＯ１、ＹＯ２……はアクティブマトリクス液晶パネルのソースラインに接続されている。第４図におけるサンプルホールド回路及びオペアンプの１つの回路（ｎ番目）及び制御パルス発生回路を第５図に示し、第６図にそのタイミングチャートを示す。」（３頁左上欄９行〜右上欄１６行）、「第５図において、７は制御パルス発生回路、１５は映像入力端子、１６、１７、１８、１９、２０はそれぞれ制御信号Ｑｎ、Ｇ１、Ｇ２、Ｇ２、Ｇ１によって制御されるスイッチング素子、Ｃｎａ、Ｃｎｂはサンプルホールド用コンデンサ、２１はバッファアンプ、２２は映像出力端子である。」（２頁右上欄１７行〜左下欄２行）、「以上のように構成された従来の液晶パネル駆動用制御パルス発生回路及びサンプルホールド回路について、第６図のタイミングチャートに基づきその動作を説明する。Ｖｉｎは映像入力端子１５に加えられる入力信号の波形であり１水平周期を１Ｈで表わしてある（以下、１水平周期は１Ｈと略す）。Ｇ１、Ｇ２は制御パルス発生回路７から加えられるサンプルホールド回路の制御パルスであり、Ｇ１、Ｇ２とも周期は２水平周期であり、位相は互いにπだけずれている。また、Ｇ１の立下りとＧ２の立上がり、及びＧ１の立上りとＧ２の立下りとはタイミングが一致している。Ｑｎは１Ｈの映像信号を時分割したときのｎ番目のサンプリングパルスであり、液晶パネルのｎ列目に供給する映像信号の情報をサンプリングするものである。Ｖｎａ、ＶｎｂはそれぞれサンプルホールドコンデンサＣｎａ、Ｃｎｂにかかる電圧であり、Ｖｏｕｔは映像出力端子２２の出力信号の波形である。映像出力端子２２は液晶パネルのｎ列目の電極（図示せず）に接続される。タイミングチャートにおいて、ｔｌの期間はＧ１がオンでＧ２がオフであるから、サンプルホールドコンデンサＣｎｂの情報が映像出力端子２２に伝えられるとともに、サンプルホールドコンデンサＣｎａにはサンプリングパルスＱｎによって映像信号情報がサンプリングされる。次に、ｔ２の期間はＧ１がオフでＧ２がオンであるから、ｔ１期間にサンプリングされたＣｎａの情報が映像出力端子２２に伝えられるとともにＣｎｂにはＱｎのサンプリングパルスによって映像信号情報がサンプリングされる。以下ｔ３、ｔ４……の期間はそれぞれｔ１、ｔ２の期間と同様の動作を繰り返す。」（２頁左下欄３行〜右下欄１５行）等の記載がされている。
　　　イ　本件補正発明についての当審の判断
　　　　　本件補正発明と刊行物１に記載された発明とを対比する。
　　　　　刊行物１に記載されたＤ／Ａ変換回路４は、デジタル信号をアナログ信号に変換する点で、本件補正発明の「デジタルアナログ変換器」に相当する。
　　　　　刊行物１に記載された水平走査回路３は、タイミングクロックに同期してアナログスイッチの開閉を行わせるもので、水平スタート信号を順次転送する点で、本件補正発明の「シフトレジスタ」に相当する。
　　　　　刊行物１に記載されたアクティブマトリクス表示素子１は、液晶画素を有し、薄膜トランジスタが形成されている点で、本件補正発明の「薄膜トランジスタ液晶ディスプレイ」に相当する。
　　　　　刊行物１に記載された水平走査回路３、Ｄ／Ａ変換回路４及びアナログスイッチＨＳＷは、信号ラインＹの駆動を行う点で、本件補正発明の「データドライバ回路」に相当する。
　　　　　そうすると、本件補正発明と刊行物１に記載された発明とは、以下の一致点で一致し、以下の相違点１及び２で相違する。
　　　　　一致点　「シリアルデータをアナログ信号に変換するデジタルアナログ変換器」と、「パルス信号を発生させるとともに、このパルス信号が」「タイミングパルスに基き」「前記アナログ信号に対してサンプリングを行わせるシフトレジスタ」とを具備する「薄膜トランジスタ液晶ディスプレイのデータドライバ回路」である点。
　　　　　相違点１　本件補正発明では「タイミングパルスに基いてデジタルディスプレイデータであるシリアルデータを個別にラッチし、ラッチシリアルデータを出力するラッチ回路」と「このラッチ回路に電気接続され、前記ラッチシリアルデータを高圧にして、高圧シリアルデータを出力するレベルシフタ」とを具備し、「レベルシフタに電気接続」された回路への信号が「高圧」となるのに対し、刊行物１にはこのような記載がない点。
　　　　　相違点２　本件補正発明では「デジタルアナログ変換器に電気接続され、前記アナログ信号をサンプリングならびに保持するサンプリング・保持回路」を具備し、シフトレジスタが「このサンプリング・保持回路に電気接続」されて「前記サンプリング・保持回路を制御」し、また「前記サンプリング・保持回路に電気接続され、前記サンプリング・保持回路の出力を緩衝する出力バッファ」を具備するのに対し、刊行物１にはこのような記載がない点。
　　　　　相違点１について検討すると、タイミングパルスに基いてシリアルデータをラッチし出力するラッチ回路を用いること、信号を高圧にして出力するレベルシフタを用いることは、いずれも周知であり、刊行物１に記載された発明にこのような技術手段を用い相違点１のようにすることは当業者が適宜に行い得ることである。
　　　　　相違点２について検討すると、アナログ信号をサンプリング・保持する回路を用いること、出力バッファを用いることは、例えば刊行物２にも記載され、周知であり、刊行物１に記載された発明にこのような技術手段を用い相違点２のようにすることは、当業者が適宜に行い得ることである。
　　　　　本件補正発明の効果についてみても、刊行物１に記載された発明及び周知の技術手段から予測し得る範囲内のものであって格別のものではない。
　　　　　したがって、本件補正発明は、当業者が刊行物１に記載された発明及び周知の技術手段に基いて容易に発明をすることができたものであり、特許法２９条２項の規定により特許出願の際独立して特許を受けることができない。
　　　ウ　本件補正についてのまとめ
　　　　　以上のとおりであるから、本件補正は、平成１８年法律第５５号による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するものであり、同法１５９条１項において準用する同法５３条の規定により却下しなければならないものである。
　
第３　本件出願に係る発明
　　　本件補正は上記のとおり却下したので、本件出願の請求項１に係る発明（以下「本願発明」という。）は、願書に最初に添付した明細書及び図面の記載からみて、上記の本件補正前の請求項１に記載されたとおりのものである。
　
第４　引用刊行物に記載された発明
　　　原査定の拒絶の理由に引用された刊行物及びその記載事項は、上記のとおりである。
　
第５　本願発明についての当審の判断
　　　本願発明を限定したものである本件補正発明が、前示のとおり、当業者が刊行物１に記載された発明及び周知の技術手段に基いて容易に発明をすることができたものであるから、本願発明も、同様に、当業者が刊行物１に記載された発明及び周知の技術手段に基いて容易に発明をすることができたものである。
　
第６　まとめ
　　　以上のとおりであるから、本件出願の請求項１に係る発明である本願発明は特許法２９条２項の規定により特許をすることができないものであり、その余の請求項に係る発明についての判断を示すまでもなく、本件出願は、拒絶をすべきものである。
　　　よって、結論のとおり審決する。