【事件の表示】
　特願２００３−１５８２６５「ＢｉＣＤＭＯＳ構造及びその製造方法」拒絶査定不服審判事件〔平成１６年　３月　４日出願公開、特開２００４−　７２０７７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成５年９月１７日（パリ条約による優先権主張１９９２年９月２１日、米国）に出願した特願平０５−２５４７８６号の一部を平成１５年６月３日に新たな特許出願としたものであって、平成１９年８月１７日付けで拒絶査定がなされ、これに対して同年１１月２６日に拒絶査定に対する審判請求がなされ、同日付け及び同年１２月２０日付けでそれぞれ手続補正がなされたものである。
　 
２．本願発明
　本願の請求項１及び２に係る発明は、平成１９年１２月２０日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び２に記載された事項により特定されるものであり、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】
　第１導電型の半導体材料よりなる基層１０上に絶縁構造を形成する方法であって、
　前記基層の上側主面の第１領域を、前記第１導電型とは相異なる第２導電型の不純物でドープする過程と、
　前記第１領域よりも小さく且つ前記第１領域内に配置される、前記基層の前記上側主面上の第２領域を前記第１導電型の不純物でドープする過程と、
　前記基層の前記上側主面上に、前記第２導電型の半導体材料よりなるエピタキシャル層４０であって、上側主面を有する該エピタキシャル層を形成する過程と、
　前記第１及び第２の導電型の不純物を前記エピタキシャル層内に上向きに且つ前記基層内に下向きに拡散する過程であって、前記第１導電型の前記不純物は、前記第２導電型の前記不純物よりも長い距離前記エピタキシャル層と前記基層の両者内に拡散し、これにより、前記エピタキシャル層内には前記第１導電型の上方埋め込みウエル領域４４Ｂが形成され、前記基層内には前記第１導電型の下方埋め込み領域４３Ｂが形成され、且つ前記上方埋め込みウエル領域と下方埋め込みウエル領域の間には前記第２導電型の中間埋め込み領域２１Ｂが形成される該過程と、
　少なくとも前記第１領域の上に部分的に配置され、前記埋め込みウエル領域４４Ｂに接触する底面を有するウエル領域５１Ｂを前記エピタキシャル層の前記上側主面から前記エピタキシャル層内に延ばす過程とより成り、前記埋め込みウエル領域は、前記第２領域をドープする前記第１導電型の前記不純物によって形成されることを特徴とする方法。」
　 
３．刊行物に記載の発明 
（１）刊行物１：特開平０３−１２６２５６号公報 
　原査定の拒絶の理由に引用され、本願の出願日前に日本国内において頒布された刊行物である特開平０３−１２６２５６号公報（以下、「刊行物１」という。）には、第３図とともに以下の事項が記載されている。 
「次にかかるＢｉ−ＣＭＯＳ半導体装置の従来の構成例及びその製造方法を、第３図（Ａ）〜（Ｄ）に示す製造工程図を用いて説明する。まず第３図（Ａ）に示すように、ｐ型半導体基板１０１に、縦型ＮＰＮバイポーラトランジスタ（以下ＮＰＮ−Ｔｒと略称する）と縦型ＰＮＰバイポーラトランジスタ（以下ＰＮＰ−Ｔｒと略称する）及びｐチャネルＭＯＳＦＥＴを形成する領域に、アンチモンによる高濃度ｎ型埋込層１０２を形成し、ＮＰＮ−Ｔｒの分離領域とＰＮＰ−Ｔｒ及びｎチャネルＭＯＳＦＥＴを形成する領域にボロンによるｐ型埋込層１０３を形成し、更に全領域に亘ってｎ型低濃度エピタキシャル層１０４を形成する。
　次に第３図（Ｂ）に示すように、ｐ型埋込層１０３の上部にｐ型ウェル１０５を形成し、熱拡散によってｐ型埋込層１０３と電気的に接続する。
　続いて第３図（Ｃ）に示すように、フィールド酸化膜１０６と、ＮＰＮ−Ｔｒのｐ型ベース領域１０７と、ＰＮＰ−Ｔｒのｎ型ベース領域１０８と、ゲート酸化膜１０９と、ゲート電極１１０とを順次形成し、次いで第３図（Ｄ）に示すように、ｐチャネルＭＯＳＦＥＴのソース・ドレイン領域、ＰＮＰ−Ｔｒのコレクタコンタクト領域とエミッタ領域、及びＮＰＮ−Ｔｒのベースコンタクト領域となるｐ型高濃度拡散層１１１と、ｎチャネルＭＯＳＦＥＴのソース・ドレイン領域、ＮＰＮ−Ｔｒのコレクタコンタクト領域とエミッタ領域、及びＰＮＰ−Ｔｒのベースコンタクト領域となるｎ型高濃度拡散層１１２を形成する。次に通常の層間絶縁膜及び配線層形成工程を経て、Ｂｉ−ＣＭＯＳ半導体装置を完成させるようにしている。」（第２頁左上欄第７行ないし右上欄第１７行参照）
　
（ア）刊行物１の第３図より、「アンチモンによる高濃度ｎ型埋込層１０２」が、少なくとも「縦型ＰＮＰバイポーラトランジスタ」及び当該「縦型ＰＮＰバイポーラトランジスタ」に隣接した「ｐチャネルＭＯＳＦＥＴ」が形成される領域に形成されることは明らかである。
（イ）刊行物１の「まず第３図（Ａ）に示すように、・・・ｐ型半導体基板１０１に、・・・縦型ＰＮＰバイポーラトランジスタ（以下ＰＮＰ−Ｔｒと略称する）及びｐチャネルＭＯＳＦＥＴを形成する領域に、アンチモンによる高濃度ｎ型埋込層１０２を形成し、・・・ＰＮＰ−Ｔｒ・・・を形成する領域にボロンによるｐ型埋込層１０３を形成し、更に全領域に亘ってｎ型低濃度エピタキシャル層１０４を形成する。」（第２頁左上欄第９行ないし第１９行）との記載、及び、第３図（Ａ）より、「ｎ型低濃度エピタキシャル層１０４」を形成する際に、「高濃度ｎ型埋込層１０２」の「アンチモン」及び「ｐ型埋込層１０３」の「ボロン」が、「ｎ型低濃度エピタキシャル層１０４」内に上向きに且つ「ｐ型半導体基板１０１」内に下向きに拡散し、第３図（Ａ）の如く、前記「ｎ型低濃度エピタキシャル層１０４」内及び前記「ｐ型半導体基板１０１」内のそれぞれに「ｐ型埋込層１０３」が形成され、前記「ｎ型低濃度エピタキシャル層１０４」内の前記「ｐ型埋込層１０３」と前記「ｐ型半導体基板１０１」内の前記「ｐ型埋込層１０３」との間に「高濃度ｎ型埋込層１０２」が形成されることは明らかである。
　さらに、前記「ｐ型半導体基板１０１」内及び前記「ｎ型低濃度エピタキシャル層１０４」内のそれぞれに形成された前記「ｐ型埋込層１０３」が、前記「ｎ型低濃度エピタキシャル層１０４」が形成される前の前記「ｐ型半導体基板１０１」に形成された前記「ｐ型埋込層１０３」の「ボロン」が拡散して形成されたものであることは明らかである。
（ウ）刊行物１の第３図（Ｂ）より、「縦型ＰＮＰバイポーラトランジスタ」が形成される領域において、「ｐ型ウエル１０５」が「ｐ型埋込層１０３」の上部に接触する底面を有することは明らかである。
　
　したがって、刊行物１には以下の発明（以下、「刊行物発明」という。）が記載されている。 
「ｐ型半導体基板１０１の、縦型ＰＮＰバイポーラトランジスタ及び隣接したｐチャネルＭＯＳＦＥＴが形成される領域に、アンチモンによる高濃度ｎ型埋込層１０２を形成する工程と、
　前記ｐ型半導体基板１０１の前記縦型ＰＮＰバイポーラトランジスタが形成される領域に、ボロンによるｐ型埋込層１０３を形成する工程と、
　前記ｐ型半導体基板１０１の全領域に亘って、ｎ型低濃度エピタキシャル層１０４を形成すると共に、前記高濃度ｎ型埋込層１０２のアンチモン及び前記ｐ型埋込層１０３のボロンを前記ｎ型低濃度エピタキシャル層１０４内に上向きに且つ前記ｐ型半導体基板１０１内に下向きに拡散させる工程であって、前記ｎ型低濃度エピタキシャル層１０４内及び前記ｐ型半導体基板１０１内のそれぞれにｐ型埋込層１０３が形成され、前記ｎ型低濃度エピタキシャル層１０４内の前記ｐ型埋込層１０３と前記ｐ型半導体基板１０１内の前記ｐ型埋込層１０３との間に高濃度ｎ型埋込層１０２が形成される工程と、
　前記縦型ＰＮＰバイポーラトランジスタが形成される領域の上に配置され、前記ｎ型低濃度エピタキシャル層１０４内の前記ｐ型埋込層１０３の上部に接触する底面を有するｐ型ウェル１０５を、前記ｎ型低濃度エピタキシャル層１０４の上面から熱拡散させる工程とよりなり、前記ｐ型半導体基板１０１内及び前記ｎ型低濃度エピタキシャル層１０４内の前記ｐ型埋込層１０３は、前記ｎ型低濃度エピタキシャル層１０４が形成される前の前記ｐ型半導体基板１０１に形成された前記ｐ型埋込層１０３のボロンによって形成されることを特徴する方法。」
　
４．対比・判断
（１）対比
　本願発明と刊行物発明とを対比する。
（ア）刊行物発明の「ｐ型半導体基板１０１」、「縦型ＰＮＰバイポーラトランジスタ及び隣接したｐチャネルＭＯＳＦＥＴが形成される領域」、「アンチモン」、「前記縦型ＰＮＰバイポーラトランジスタが形成される領域」、「ボロン」、「ｎ型低濃度エピタキシャル層１０４」、「前記ｎ型低濃度エピタキシャル層１０４内の前記ｐ型埋込層１０３」、「前記ｐ型半導体基板１０１内の前記ｐ型埋込層１０３」、「前記ｎ型低濃度エピタキシャル層１０４内の前記ｐ型埋込層１０３と前記ｐ型半導体基板１０１内の前記ｐ型埋込層１０３との間」に形成される「高濃度ｎ型埋込層１０２」、及び、「ｐ型ウェル１０５」は、それぞれ本願発明の「第１導電型の半導体材料よりなる基層１０」、「第１領域」、「第２導電型の不純物」、「第２領域」、「第１導電型の不純物」、「第２導電型の半導体材料よりなるエピタキシャル層４０」、「上方埋め込みウエル領域４４Ｂ」、「下方埋め込み領域４３Ｂ」、「中間埋め込み領域２１Ｂ」、及び、「ウエル領域５１Ｂ」に相当する。
（イ）本願の願書に添付された明細書の００２０段落には「エピタキシャル層４２が成長する間に、Ｎ＋埋め込み層領域は上向きに拡散する。」と記載されており、本願発明の「該エピタキシャル層を形成する過程」と、「前記第１及び第２の導電型の不純物を前記エピタキシャル層内に上向きに且つ前記基層内に下向きに拡散する過程」とは、同時に進行するものであることは明らかであるから、刊行物発明の「前記ｐ型半導体基板１０１の全領域に亘って、ｎ型低濃度エピタキシャル層１０４を形成すると共に、前記高濃度ｎ型埋込層１０２のアンチモン及び前記ｐ型埋込層１０３のボロンを前記ｎ型低濃度エピタキシャル層１０４内に上向きに且つ前記ｐ型半導体基板１０１内に下向きに拡散させる工程」は、本願発明の「前記基層の前記上側主面上に、前記第２導電型の半導体材料よりなるエピタキシャル層４０であって、上側主面を有する該エピタキシャル層を形成する過程と、　前記第１及び第２の導電型の不純物を前記エピタキシャル層内に上向きに且つ前記基層内に下向きに拡散する過程」に相当する。
　
　よって、本願発明と刊行物発明とは、
「基層の上側主面の第１領域を、前記第１導電型とは相異なる第２導電型の不純物でドープする過程と、
　前記第１領域に配置される、前記基層の前記上側主面上の第２領域を前記第１導電型の不純物でドープする過程と、
　前記基層の前記上側主面上に、前記第２導電型の半導体材料よりなるエピタキシャル層４０であって、上側主面を有する該エピタキシャル層を形成する過程と、
　前記第１及び第２の導電型の不純物を前記エピタキシャル層内に上向きに且つ前記基層内に下向きに拡散する過程であって、前記エピタキシャル層内には前記第１導電型の上方埋め込みウエル領域４４Ｂが形成され、前記基層内には前記第１導電型の下方埋め込み領域４３Ｂが形成され、且つ前記上方埋め込みウエル領域と下方埋め込みウエル領域の間には前記第２導電型の中間埋め込み領域２１Ｂが形成される該過程と、
　少なくとも前記第１領域の上に部分的に配置され、前記埋め込みウエル領域４４Ｂに接触する底面を有するウエル領域５１Ｂを前記エピタキシャル層の前記上側主面から前記エピタキシャル層内に延ばす過程とより成り、前記埋め込みウエル領域は、前記第２領域をドープする前記第１導電型の前記不純物によって形成されることを特徴とする方法。」
である点で一致し、以下の点で相違する。 
　 
〈相違点１〉 
　本願発明は、「第１導電型の半導体材料よりなる基層１０上に絶縁構造を形成する方法であ」るのに対し、刊行物発明はその旨特定がされていない点。
　
〈相違点２〉 
　本願発明は、「前記第１領域よりも小さく且つ前記第１領域内に配置される、前記基層の前記上側主面上の第２領域を前記第１導電型の不純物でドープする過程」よりなるのに対し、刊行物発明は、「ボロンによるｎ型埋込層１０３」が「アンチモンによる高濃度ｎ型埋込層１０２」よりも小さく、「アンチモンによる高濃度ｎ型埋込層１０２」内に形成される旨特定されていない点。
　
〈相違点３〉
　本願発明は、「前記第１導電型の前記不純物は、前記第２導電型の前記不純物よりも長い距離前記エピタキシャル層と前記基層の両者内に拡散」するのに対し、刊行物発明は、「ｐ型埋込層１０３」を形成する「ボロン」が拡散する距離と、「高濃度ｎ型埋込層１０２」を形成する「アンチモン」が拡散する距離との関係について特定されていない点。
　 
（２）相違点の検討 
　以下、各相違点について検討する。 
〈相違点１及び２について〉 
（ア）刊行物１の第３図には、縦型ＰＮＰバイポーラトランジスタとｐチャネルＭＯＳＦＥＴとが隣接する部分において、前記縦型ＰＮＰバイポーラトランジスタのコレクタとなるｐ型埋込層１０３が、前記ｐチャネルＭＯＳＦＥＴが形成される領域のｎ型低濃度エピタキシャル層１０４及び高濃度ｎ型埋込層１０２により、ｐ型半導体基板１０１から電気的に分離される構造が図示されている。
（イ）そして、刊行物発明において「ｎ型低濃度エピタキシャル層１０４内」に形成された「ｐ型埋込層１０３」は、「縦型ＰＮＰバイポーラトランジスタ」のコレクタとして機能する領域であるから、「ｐ型半導体基板１０１」から電気的に絶縁される必要があることは明らかである。よって、刊行物発明の前記「縦型ＰＮＰバイポーラトランジスタ」が形成される領域の全周において前記「ｐ型埋込層１０３」を前記「ｐ型半導体基板１０１」から電気的に絶縁するために、上記（ア）に記載した構造を、前記「縦型ＰＮＰバイポーラトランジスタ」が形成される領域の全周にわたって採用することは、当業者が容易になし得たことである。
（ウ）その場合、刊行物発明の「ｐ型半導体基板１０１の、縦型ＰＮＰバイポーラトランジスタ及び隣接したｐチャネルＭＯＳＦＥＴが形成される領域に、アンチモンによる高濃度ｎ型埋込層１０２を形成する工程と、　前記ｐ型半導体基板１０１の前記縦型ＰＮＰバイポーラトランジスタが形成される領域に、ボロンによるｐ型埋込層１０３を形成する工程」において、前記「ｐ型埋込層１０３」が形成される領域は、前記「縦型ＰＮＰバイポーラトランジスタ及び隣接したｐチャネルＭＯＳＦＥＴが形成される領域」よりも小さく、且つ、前記「縦型ＰＮＰバイポーラトランジスタ及び隣接したｐチャネルＭＯＳＦＥＴが形成される領域」内に位置することになり、刊行物発明は、本願発明の如く「前記第１領域よりも小さく且つ前記第１領域内に配置される、前記基層の前記上側主面上の第２領域を前記第１導電型の不純物でドープする過程」よりなるものとなる（相違点２）。また、刊行物発明の前記「ｐ型埋込層１０３」は、隣接したｐチャネルＭＯＳＦＥＴの前記「ｎ型低濃度エピタキシャル層１０４」及び前記「高濃度ｎ型埋込層１０２」により前記「ｐ型半導体基板１０１」から電気的に分離されることになるから、刊行物発明は、本願発明の如く「第１導電型の半導体材料よりなる基層１０上に絶縁構造を形成する方法」となる（相違点１）。
　 
〈相違点３について〉 
　刊行物発明において、「ｐ型半導体基板１０１」に形成された「高濃度ｎ型埋込層１０２」及び「ｐ型埋込層１０３」が「ｎ型低濃度エピタキシャル層１０４」内に拡散した結果、前記「ｎ型低濃度エピタキシャル層１０４」内の前記「高濃度ｎ型埋込層１０２」の上方に前記「ｐ型埋込層１０３」が形成されることから、前記「高濃度ｎ型埋込層１０２」を形成するアンチモンよりも、前記「ｐ型埋込層１０３」を形成するボロンの方が拡散速度が速く、長い距離拡散していることは明らかである。よって、前記「ｐ型半導体基板１０１」内への拡散においても、前記「高濃度ｎ型埋込層１０２」を形成するアンチモンよりも、前記「ｐ型埋込層１０３」を形成するボロンの方が拡散速度が速く、長い距離拡散していることは明らかであるから、刊行物発明においても、本願発明の如く、「前記第１導電型の前記不純物は、前記第２導電型の前記不純物よりも長い距離前記エピタキシャル層と前記基層の両者内に拡散」するものであり、相違点３は実質的なものではない。
　 
（３）小むすび 
　したがって、本願発明は、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができないものである。 
　 
５．むすび 
　以上のとおりであるから、本願は、請求項２に係る発明について検討するまでもなく拒絶されるべきものである。 
　よって、結論のとおり審決する。