【事件の表示】
　平成　７年特許願第１５０４９７号「遅延時間解析装置」拒絶査定不服審判事件〔平成　９年　１月１０日出願公開、特開平　９−　　６８２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成７年６月１６日の出願であって、平成１７年２月２８日付で拒絶査定がされ、これに対して同年４月５日に拒絶査定不服審判が請求されるとともに、同日に手続補正がなされたものである。
 
２．平成１７年４月５日付の手続補正（以下、「本件補正」という。）についての補正却下の決定
［補正却下の決定の結論］
　平成１７年４月５日付の手続補正を却下する。
 
［理由］
（１）本件補正
　本件補正により、明細書の発明の詳細な説明の段落【００３７】は、
「　【００３７】
　処理装置２３は、初期設定（図１０(1)〜(5)）を完了すると、個々のパスについて適用すべきマクロの識別子を求め（図１０(6))、かつそのパスを示す回路情報に含まれた区間識別子列を参照しながら区間毎に遅延時間を積算する（図１０(7))。また、処理装置２３は、このようにして新たな区間の遅延時間を積算するたびに、その積算によって得られた値と該当するマクロで与えられる遅延時間の値の範囲との相関をとる（図１０(8))。さらに、処理装置２３は、前者が後者に含まれる場合には、該当するパスに対応したマークの値を「１」に設定した後に、そのパスを構成する後続の区間について同様の処理を反復するが、このパスを構成する全ての区間における遅延時間の積算値が上記の範囲に含まれる場合には、このパスに対応したマークの値を「１」（図１０(9))に設定した後に、他のパスについて、上記の一連の処理を反復する。しかし、反対に含まれない場合には、処理装置２３は、該当するパスに関する遅延時間の積算処理を中断し、かつ他のパスについて同様の処理を反復する。」　と補正され、図面【図１０】の「請求項２、３に記載した本実施例の動作フローチャート」において、「積算値はマクロの示す範囲内か？」との判断がＹＥＳの場合には、「マークを１に更新する」、と補正された。
　上記本件補正は、「新たな区間の遅延時間を積算するたびに、その積算によって得られた値と該当するマクロで与えられる遅延時間の値の範囲との相関をとり、『前者が後者に含まれる』場合には、該当するパスに対応したマークの値を１に設定して、そのパスを構成する後続の区間について同様の処理を反復し、反対に『含まれない』場合には、該当するパスに関する遅延時間の積算処理を中断し、かつ他のパスについて同様の処理を反復する」との補正事項を含むものである。
　
（２）新規事項の追加について
　出願当初明細書において発明の詳細な説明の記載には、専ら「新たな区間の遅延時間を積算するたびに、その積算によって得られた値と該当するマクロで与えられる遅延時間の値の範囲との相関をとり、『前者が後者に含まれる』場合には、該当するパスを構成する後続の区間について同様の処理を反復し、反対に『含まれない』場合には、該当するパスに対応したマークの値を１に設定して、該当するパスに関する遅延時間の積算処理を中断し、かつ他のパスについて同様の処理を反復する」ことのみが示されており、本件補正による上記段落【００３７】、及び、図面【図１０】に関する補正事項は、出願当初明細書及び図面（以下、「当初明細書」という。）には記載されていないし、自明な事項であるとも認められない。
　してみると、本件補正は、当初明細書に記載した事項の範囲内においてしたものでないというべきである。 
　
（３）むすび
　上記のとおり、本件補正は、平成６年改正前特許法１７条の２第２項の規定に違反しているものと認められるから、同法１５９条１項で準用する同法５３条１項の規定により却下すべきものである。
　
３．本願発明について
　平成１７年４月５日付の手続補正は上記のとおり却下されたので、本願は、平成１６年１２月１７日付手続補正書により補正された明細書および図面に記載された「遅延時間解析装置」に関するものと認められる。
　
（１）原査定の拒絶の理由
　原査定の拒絶の理由の概要（一部）は、特許請求の範囲の請求項１ないし３に係る発明と発明の詳細な説明との対応が不明りょうであるため、本願の特許請求の範囲及び発明の詳細な説明が、特許法３６条５項１号に規定する要件を満たしていない、というものである。
　
（２）当審の判断
　本願の特許請求の範囲請求項１には、
　「集積回路の内部と、前記集積回路が実装された回路基板とに形成された布線の区間毎に遅延時間を与え、これらの区間が直列に連なった構成されるパス毎に、前記遅延時間の積算値の範囲を与えるデータべースと、
　前記パスについて、個別にそのパスを構成する全ての区間の遅延時間を前記データベースから取得して前記積算値を求める遅延時間積算手段と、
　前記遅延時間の評価の単位として前記パスが分割されてなる個々のブロックについて、その評価の基準である性能値が与えられ、前記性能値と前記遅延時間積算手段によって求められた積算値との大小関係に基づいて前記評価の基準を満たすか否かを判別する解析手段と
　を備えた遅延時間解析装置において、
　前記パス毎に、前記データベースによって区間毎に与えられる遅延時間を積算して前記積算値を算出し、その積算値が前記範囲にあるか否かを識別する予備解析手段を備え、
　前記解析手段には、
　前記ブロック毎に含まれる個々のパスについて前記予備解析手段によって行われた識別の結果を参照し、前記予備解析手段によって算出された積算値が前記範囲内にあるときに前記判別を省略する手段を含む
　ことを特徴とする遅延時間解析装置。」と記載されており、
　前記「集積回路の内部と、前記集積回路が実装された回路基板とに形成された布線の区間毎に遅延時間を与え、これらの区間が直列に連なった構成されるパス毎に、前記遅延時間の積算値の範囲を与えるデータべース」との記載から、特許請求の範囲１の「解析手段」と「予備解析手段」とにおける「前記パス」とは、「集積回路の内部と、前記集積回路が実装された回路基板とに形成された布線の区間が直列に連なって構成されるパス」であると認められる。　
　そうすると、特許請求の範囲請求項１の「予備解析手段」は、「集積回路の内部と、前記集積回路が実装された回路基板とに形成された布線の区間が直列に連なって構成されるパス」毎に、区間毎に与えられる遅延時間を積算して前記積算値を算出し、その積算値が所定範囲にあるか否かを識別するものであり、「解析手段」は、「集積回路の内部と、前記集積回路が実装された回路基板とに形成された布線の区間が直列に連なって構成されるパス」を分割されてなる個々のブロックについて、遅延時間が性能値を満たすか否か判別するものである。
　一方、本願の明細書には、次の記載がある。
　
　ア　「【０００２】
【従来の技術】近年、情報処理装置等の電子機器には技術開発の進展と共に高性能化および高機能化の要求に適応することが要求され、適用されるＬＳＩの規模が巨大化しつつある。さらに、このような電子機器については、その内部および外部との間で送受あるいは処理される信号の速度も高速化の一途を辿りつつある。
【０００３】したがって、大規模のＬＳＩが搭載された電子機器の開発や設計の過程では、ＬＳＩ内部で生じる遅延時間とそのＬＳＩが搭載されたプリント板のパターンにおいて生じる遅延時間とを総合的に評価することにより、種々の最適化処理が施される。また、このような処理については、遅延時間の大小によって正常かつ安定な動作が左右される可能性が高い場合には、特に入念に行うことが要求される。」
　イ　「【０００５】ところで、このようなＬＳＩ回路情報には、その内部に含まれる配線の分岐点や合流点等であるピンで挟まれた区間毎に、配置された回路の形式および諸元値と配線の構造、寸法および経路とに基づいて予め求められた遅延時間が含まれる。なお、以下では、このような遅延時間を「ＬＳＩ遅延時間」という。
【０００６】また、このようなＬＳＩ遅延時間については、上述したＣＡＤによってＬＳＩの端子に少なくとも一端が接続されたプリント板上のパターンについても、同様にして与えられる。なお、以下では、このような遅延時間を「ＰＣ遅延時間」という。
　さらに、実際の遅延時間の解析および評価の基準には、例えば、図１２に示すように、プリント板４１の上にＬＳＩ４２A、４２Bが実装され、かつその解析および評価の対象が『「ＬＳＩ４２A に搭載された第一の回路４３1 」と「ＬＳＩ４２B に搭載された第二の回路４３2 」とを各端に含む第一のパス』と、『「ＬＳＩ４２A に搭載された第三の回路４３3 」と「ＬＳＩ４２B に搭載された第四の回路４３4 」とを各端に含む第二のパス』とである場合には、その第一のパスにおいてＬＳＩ４２A、４２Bで個別に生じるＬＳＩ遅延時間ＰL11、ＰL21およびＰＣ遅延時間ＰP1と、第二のパスにおいてＬＳＩ４２A、４２Bで個別に生じるＬＳＩ遅延時間ＰL12 、ＰL22 およびＰＣ遅延時間ＰP2とが含まれる。また、このような解析および評価の基準には、上述した第一のパスと第二のパスとについて同様にして与えられた総合の遅延時間（以下、単に「性能値」という。）Ｔcyc1、Ｔcyc2とが含まれる。」
　ウ　「【００２５】以下、図２ないし図５を参照して請求項１に記載の発明に対応した本実施例の動作を説明する。ＬＳＩ回路情報２１は、プリント板４１に実装されるＬＳＩ４２A、４２Bの論理設計に際してその論理設計に適用されたＣＡＤによって予め生成され、図６に符号「２１a 」で示すように、各ＬＳＩとそのＬＳＩの内部に論理的に設定された区間とについて、個別にその識別子、両端に位置するピンの識別子および遅延時間を示す。さらに、ＬＳＩ回路情報２１は、図７に符号「２１b 」で示すように、上述した区間の内、同じピンを共有する区間の列からなる個々のパス（例えば、該当するＬＳＩが有する２つのピンの間を結ぶ。）について、識別子と、該当するパスを構成する区間の識別子の集合（以下、「ＬＳＩ区間識別子列」という。）と、そのＬＳＩ区間識別子列で示される区間毎に付与されたマーク（その内容については、後述する。）と、適用されるべきマクロ（その内容については、後述する。）の識別子とを示す。
【００２６】また、ＰＣ回路情報２２は、同様にしてＣＡＤによって生成され、図６に符号「２２a 」で示すように、各プリント板とそのプリント板の上に形成された区間とについて、個別にその識別子、両端に位置するピンの識別子および遅延時間を示す。さらに、ＰＣ回路情報２２は、図７に符号「２２b 」で示すように、上述した区間の内、同じピンを介して連なる複数の区間の列からなる個々のパスについて、識別子と、該当するパスを構成する区間の識別子の集合（以下、「ＰＣ区間識別子列」という。）と、そのＰＣ区間識別子列で示される区間毎に付与されたマーク（その内容については、後述する。）と、適用されるべきマクロ（その内容については、後述する。）の識別子とを示す。」
　エ　「【００３１】処理装置２３は、これらのパス毎の遅延時間が求められると、ＬＳＩ回路情報２２b を参照することによりこれらのパスに適用すべきマクロの識別情報（ここでは、簡単のため何れのパスについても「Ｂ」が設定されていると仮定する。）を得る（図３(7))。さらに、処理装置２３は、各パスについて求められた遅延時間の値とマクロによって与えられる遅延時間の値の範囲との相関をとり（図３(8))、前者が後者に含まれる場合には、図４に点線で示すように、該当するパスについてＬＳＩ回路情報２１b に割付られたマークの内、予め決められたもの（例えば、先頭の語）を「１」に更新する（図３(9))が、反対に含まれない場合には、このようなマークの更新は行わない。
【００３２】また、処理装置２３は、プリント板４１とそのプリント板に実装された全てのＬＳＩの上に形成された全てのパスについて、上述したマークの初期設定、遅延時間の積算、マクロによって与えられるその遅延時間の値の範囲との相関をとる処理を反復する（図３(10)) 。
　したがって、これらの処理の対象となった全てのパスの内、遅延時間がマクロによって与えられる遅延時間の値の範囲に含まれるものが確実に識別され、その識別の結果は対応するＬＳＩ回路情報２１b やＰＣ回路情報２２b に値が「１」であるマークとして記録される。
【００３３】処理装置２３は、このようにして各パスの遅延時間が求められると、従来例と同様にしてパス毎に、入力装置２４を介して与えられた性能値よりその遅延時間が小さい否かを判別する（図３(11)) 。
【００３４】しかし、上述したようにマークが記録されたパス（例えば、図１２に示す従来例に対応した図５に点線で示される。）については、その遅延時間が小さいために性能を左右するものではないので、処理装置２３はそのパスおよびこれを含むパスにかかわる同様の判別処理を省略する(図３(12))。
　このように本実施例によれば、性能値との大小関係を判別すべきパスの数がその判別の処理に先行して予め絞り込まれるので、その絞り込みがなされていなかった従来例に比較して遅延時間の解析および評価にかかわる演算対象の情報量が大幅に低減され、かつ演算所要時間が削減される。」
　
　上記アないしエの記載からみて、本願明細書の発明の詳細な説明には、「予備解析手段」が、ＬＳＩ回路情報とＰＣ回路情報によって、ＬＳＩ回路内部のパス毎、あるいは、プリント基板上のパス毎に、該パスを構成する区間毎に与えられる遅延時間を積算して、前記積算値を算出し、その積算値が所定の範囲にあるか否かを識別するものであること、及び、「解析手段」は、ＬＳＩ内部のパスとプリント基板上のパスとの両方を含むパスに関する遅延時間を総合して性能値を満たすか否かを判別するものであることは、記載されているが、これは、特許請求の範囲請求項１の「予備解析手段」として「集積回路の内部と、前記集積回路が実装された回路基板とに形成された布線の区間が直列に連なって構成されるパス」毎に、区間毎に与えられる遅延時間を積算して前記積算値を算出し、その積算値が所定範囲にあるか否かを識別するもの、及び、「解析手段」として「集積回路の内部と、前記集積回路が実装された回路基板とに形成された布線の区間が直列に連なって構成されるパス」を分割されてなる個々のブロックについて、遅延時間が性能値を満たすか否か判別するものとは、異なるものである。
　そして、前記本願特許請求の範囲請求項１の「予備解析手段」及び「解析手段」は、上記アないしエ以外の発明の詳細な説明にも記載されていない。
　したがって、依然として、本願の特許請求の範囲請求項１に記載された特許を受けようとする発明が、発明の詳細な説明に記載したものであるとはいえない。
　
（３）むすび
　以上のとおり、本願の特許請求の範囲に記載された特許を受けようとする発明が、発明の詳細な説明に記載したものであるとはいえないため、平成６年改正前特許法３６条５項１号に規定する要件を満たしていない。
　よって、結論のとおり審決する。