【事件の表示】
　特願２００３−　９２０３９「液晶装置」拒絶査定不服審判事件〔平成１５年１１月２８日出願公開、特開２００３−３３７５７６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成８年３月２９日に出願した特願平８−１０４４００号の一部を平成１５年３月２８日に新たな特許出願としたものであって、平成１６年９月３０日に手続補正がなされ、同年１１月１９日付で拒絶査定がなされ、これに対して、同年１２月２４日に拒絶査定不服審判請求がなされるとともに、平成１７年１月２４日に手続補正がなされたものである。
　
２．平成１７年１月２４日付手続補正についての補正却下の決定
[補正却下の決定の結論]
　平成１７年１月２４日付の手続補正を却下する。
[理由]
（１）補正の内容  
 　上記平成１７年１月２４日付の手続補正（以下、「本件補正」という。）は、補正前の請求項１を以下のように補正することを含むものである。
　
「【請求項１】　薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、
　前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、
　該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、
　薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、
　同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、
　異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含み、
　前記第２の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下とし、
　前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し、
　前記一方に配置される前記アナログスイッチトランジスタのゲート電極に信号を供給するための第１のデータドライバと、前記他方に配置される前記アナログスイッチトランジスタのゲート電極に信号を供給するための第２のデータドライバと、前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバとを、液晶パネルの同一辺にのみ実装したことを特徴とする液晶装置。」
　
　この請求項１に係る補正は、補正前の請求項１に記載した発明を特定するために必要な事項である「液晶パネルの同一辺に実装した」ドライバについて、（ａ）「前記アナログスイッチトランジスタのゲート電極に信号を供給するための少なくとも１つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバ」から「前記一方に配置される前記アナログスイッチトランジスタのゲート電極に信号を供給するための第１のデータドライバと、前記他方に配置される前記アナログスイッチトランジスタのゲート電極に信号を供給するための第２のデータドライバと、前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバ」へと更に限定するとともに、（ｂ）「同一辺に実装した」から「同一辺にのみ実装した」へと限定を付加するものであって、平成１４年改正前特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものである。
　そこで、本件補正後の請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１４年改正前特許法第１７条の２第５項において準用する同法第１２６条第４項に規定する要件を満たすか）否かについて検討する。
　
（２）引用例記載の発明
　原査定の拒絶の理由に引用された、本願出願前の昭和６４年３月２９日に頒布された刊行物である特開昭６４−８４２９７号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　なお、引用例には、随所にアルファベット筆記体の小文字「ｌ」が使用されているが、アラビア数字の「１」との混乱を避けるため、以降、本審決では、便宜上「ｌ」を「ｋ」に置き換えて表記する。
　
ａ．「２．特許請求の範囲
（１）複数の走査電極線と複数の信号電極線とが交差するように配置された表示装置において、前記複数の信号電極線が複数組に組分けされ、各組に、前記各信号電極線に対応する信号を時分割的に供給する信号伝達手段が少なくとも設けられていることを特徴とする表示装置。
（２）前記信号伝達手段は、薄膜トランジスタで構成されたデマルチプレクサであることを特徴とする特許請求の範囲第１項記載の表示装置。
（３）前記各デマルチプレクサは、１個の外部接続端子に接続された入力部と、前記各組の信号電極線の本数に対応し、それぞれが所定の信号電極線に接続された出力部と、前記各組の信号電極線の本数に対応し、それぞれが所定の制御線に接続された制御部とを有し、前記デマルチプレクサは、前記制御線からの信号により前記入力部に与えられる信号を前記所定の信号電極線に出力することを特徴とする特許請求の範囲第２項記載の表示装置。
（４）前記各デマルチプレクサは、前記信号電極線を１本おきに選択した組とされ、デマルチプレクサが前記信号電極線の両端部に分配して対向配置されていることを特徴とする特許請求の範囲第２項記載の表示装置。
（５）前記複数の走査電極線と前記複数の信号電極線とが交差する位置に薄膜トランジスタからなるスイッチング素子を介して、表示電極が配置されていることを特徴とする特許請求の範囲第２項記載の表示装置。」
（第１頁左下欄第４行〜同頁右下欄第１３行）
　
ｂ．「（産業上の利用分野）
　本発明は、マトリクス型の表示装置に関し、特に信号電極線の外部接続端子数を低減した表示装置に関する。
（従来の技術）
　従来から、電子機器等において、文字、図形等を表示させるものでは、マトリクス型の表示装置が用いられている。
　上述したマトリクス型の表示装置、例えばアクティブ・マトリクス型表示装置では、複数の走査電極線と、これと交差するように配置された複数の信号電極線と、その交差部にスイッチング素子を介して信号電極線に接続された表示電極を有している。一方、これらに対向して、共通電極が配置されるとともに、表示電極と共通電極間に表示媒体が設けられている。表示媒体としては、液晶、エレクトロルミネッセント物質等が利用される。
　このような表示装置では、走査電極線に順次選択信号が与えられ、これと同期して複数の信号電極線に表示信号が入力されることにより、選択された走査電極線上の複数のスイッチング素子が導通状態となり、これらのスイッチング素子を介して所定の表示信号が表示電極に書込まれ、所望の表示がなされる。
・・・中略・・・
　この走査電極線および信号電極線の数の増加は、この表示装置を駆動する外部装置（例えば駆動用集積回路素子が実装された基板）と接続するための外部接続端子数の増加をもたらす。さらには、外部接続端子の増加により各端子間のピッチが狭くなったり、外部接続端子と、外部装置の接続端子との接続作業が困難となってしまうという不都合を生じる。」
（第１頁右下欄第２０行〜第２頁左下欄第２行）
　
ｃ．「本発明は、このような問題点を解決しつつ、信号電極線の外部接続端子数を減らすことができ、かつ複数の信号電極線と複数の走査電極線とが互いに交差する部分の所定の表示電極の駆動動作が安定である表示装置を提供することを目的とする。」
（第３頁左上欄第８行〜第１２行）
　
ｄ．「（実施例）
　以下、本発明に係る表示装置の実施例を図面を参照しながら詳細に説明する。
　第１図は、アクティブ・マトリクス型の液晶表示装置に適用した例を示す図で、同図に示すように液晶表示装置１の基板２上の横方向には、走査信号が入力される走査電極線Ｘ１、Ｘ２・・・Ｘｎが設けられており、各走査電極線Ｘ１〜Ｘｎの両端には、走査電極接続端子３．３・・・が千鳥状に設けられている。
　また、液晶表示装置１の基板２上の縦方向には、表示信号が入力される信号電極線Ｙ１、Ｙ２・・・Ｙｍが設けられており、この信号電極線Ｙ１〜Ｙｍは、薄膜トランジスタ（ＴＦＴ）からなるデマルチプレクサＴ１〜Ｔｋを介して３本づつに組分けされて複数の組に構成されている。そして、走査電極線Ｘ１〜Ｘｎと信号電極線Ｙ１〜Ｙｍとが互いに交差する部分にＭ×Ｎ個の例えばＴＦＴからなるスイッチング素子５を介して表示電極６が形成されている。さらに、デマルチプレクサＴ１〜Ｔｋは、信号接続端子Ｚ１〜Ｚｋに接続されており、またこのデマルチプレクサＴ１〜Ｔｋには、制御線Ｇｘ、Ｇｙ、Ｇｚが接続されている。制御線Ｇｘ、Ｇｙ、Ｇｚには制御端子Ｇ１、Ｇ２、Ｇ３よりゲート信号が入力される。なお、デマルチプレクサＴ１〜Ｔｋ部を除いた構成は、周知のＴＦＴを用いたアクティブ・マトリクス型の液晶表示装置と同様の構成であり、また図示しないが基板２に対向するように共通電極が形成された基板が設けられ、両者の間には液晶が挟持されている。
　なお、同図において、走査電極線Ｘ１〜Ｘｎの各走査電極接続端子３、３・・・が千鳥状に設けられているが、片側のみに設けてもよく、あるいは両側を一列に並べてもよい。
・・・中略・・・
　第２図（ａ）は第１図のデマルチプレクサＴ１〜Ｔ２を拡大して示す図で、また第２図（ｂ）はデマルチプレクサＴ１、Ｔ２の等価回路図である。
　まず、第２図（ｂ）を参照すれば、このデマルチプレクサＴ１、Ｔ２は、それぞれ３つのＴＦＴからなるスイッチング素子Ｍ１、Ｍ２、Ｍ３を有し、各ドレイン電極が共通接続されて外部接続端子Ｚ１、Ｚ２に接続されている。各ソース電極はそれぞれ所定の信号電極線Ｙ１、Ｙ２、Ｙ３、Ｙ４、Ｙ５、Ｙ６に接続されている。一方、それぞれのスイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極は各デマルチプレクサＴ１〜Ｔｋ間で共通の制御線Ｇｘ、Ｇｙ、Ｇｚに接続されている。
・・・中略・・・
　そして、これらのデマルチプレクサＴ１〜Ｔｋは、信号接続端子Ｚ１〜Ｚｋに入力された入力信号を、制御線Ｇｘ、Ｇｙ、Ｇｚに入力されるゲート信号に基づき各信号電極線Ｙ１〜Ｙｍへ選択的に出力する作用をする。
　次に、このように構成された液晶表示装置の動作について説明する。
　まず、走査電極線Ｘ１に選択信号が入力された後、この選択期間内にデマルチプレクサＴ１〜Ｔｋに接続されている制御線Ｇｘ、Ｇｙ、Ｇｚに互いにタイミングのずれたオーバーラップすることのないゲート信号が順次入力される。
　例えば、制御線Ｇｘにゲート信号が入力されると、各デマルチプレクサＴ１〜Ｔｋのスイッチング素子Ｍ１がオンとなり、各組の信号電極線Ｙ１、Ｙ４、・・・Ｙｍ−２と信号接続端子Ｚ１〜Ｚｋ間が導通状態となり、次いで表示接続端子Ｚ１〜Ｚｋから表示信号が入力されて、画素ａ１、ａ４、・・・ａｍ−２が駆動される。
　これらの動作が終了すると、制御線Ｇｙ、Ｇｚに順次ゲート信号が入力され、各組の信号電極線Ｙ１、Ｙ４・・・Ｙｍ−２と　Ｙ３、Ｙ５・・・Ｙｍと信号接続端子Ｚ１〜Ｚｋ間が順次導通状態となる。これらの導通状態のタイミングに合せて各信号接続端子Ｚ１〜Ｚｋから所定の画素に対応する表示信号が時分割的に入力されて、走査電極線Ｘ１上の残りの画素が駆動される。
　この時、デマルチプレクサＴ１〜Ｔｋのスイッチング素子Ｍ１、Ｍ２、Ｍ３が非選択（オフ）状態のものは、表示装置内部の信号電極線はフローティング状態となる。しかしながら、信号電極線は画素部のＴＦＴのドレイン電極に接続されており、ノイズにより信号電極線電位が変動しても従来技術のように表示画像の劣化とはならない。
　これらの一連の動作が終了した後、走査電極線Ｘ２に選択信号が入力され、さらに上記の制御線Ｇｘ、Ｇｙ、Ｇｚにゲート信号の入力が繰り返えされる。そして、信号接続端子Ｚ１〜Ｚｋから表示信号が時分割的に入力されて、走査電極線Ｘ２上の画素が順次駆動される。
　さらに、同様の動作を走査電極線Ｘ３〜Ｘｎに対しても行なうことにより、走査電極線Ｘ１〜Ｘｎ上のＭ×Ｎ個の画素が駆動されて所望の画素の１フレームが表示される。
　このように、デマルチプレクサを介して信号電極線Ｙ１〜Ｙｍが３本づつに組分けされて複数の組に構成されることにより、各組のデマルチプレクサに接続される信号接続端子Ｚ１〜Ｚｋの数（この実施例ではｎ×１／３個になる）を減すことができるので、この信号接続端子Ｚ１〜Ｚｋに接続される駆動用ＩＣ（図示せず）の外部接続端子（図示せず）の数も減すことができ、さらには信号接続端子Ｚ１〜Ｚｋと駆動用ＩＣの外部接続端子との配線が容易となる。
・・・中略・・・
　そして、例えば信号電極線Ｙ１の容量を１００ＰＦ、信号電圧を５Ｖ、書込み時間を１０μｓとした場合、ＴＦＴの駆動電流は５０μＡもあればよく、チャンネル長（Ｌ）を１０μｍとした場合、チャンネル幅（Ｗ）は１ｍｍもあれば充分である。」
（第３頁右上欄第７行〜第４頁右下欄第１０行）
　
ｅ．「第４図は、第１図に示した液晶表示装置１の構成を変えた本発明の他の実施例を示す図で、同図に示すように信号電極線Ｙ１〜Ｙｍが１本おきに３本づつの組とされた複数組が構成され、隣り合う組の端部には、対向されてデマルチプレクサＴ１〜Ｔｋが設けられている。」
（第４頁右下欄第１８行〜第５頁左上欄第３行）
　
ｆ．上記ｂ．（特に、第２頁右上欄第１５行〜同頁左下欄第２行）及び上記ｃ．からみて、表示装置の「外部接続端子」は、「走査電極線端子３」、「信号接続端子Ｚ１〜Ｚｋ」及び「制御端子Ｇ１、Ｇ２、Ｇ３ 」を含み、これらの端子は、それぞれ、少なくとも「表示装置を駆動する外部装置」と接続されたものであることが理解できる。
　
ｇ．第１図、及び第１図の液晶表示装置１の構成を変えたものに相当する第４図から、次の事項が見て取れる。
　
（ｇ−１）液晶表示装置１には、ｎ本の走査電極線Ｘ１，・・・，Ｘｎと、ｍ本の信号電極線Ｙ１，・・・，Ｙｍとが交差して設けられるとともに、ＴＦＴからなるスイッチング素子５がｎ行×ｍ列のマトリクス状に配置され、当該スイッチング素子５を介して表示電極６が形成されている点。
　
（ｇ−２）前記ｎ本の走査電極線Ｘ１，・・・，Ｘｎは、前記ＴＦＴからなるスイッチング素子５のゲート電極に接続されている点。
　
ｈ．第２図（ａ）（ｂ）及び第４図から、次の事項が見て取れる。
　
（ｈ−１）信号電極線の本数と同じ数のｍ個のスイッチング素子Ｍ１、Ｍ２、Ｍ３は、半数ずつ上下２組に分割されたそれぞれを更に各制御線Ｇｘ，Ｇｙ，Ｇｚに対応して３グループに分割されており、結果として、当該ｍ個のスイッチング素子は、隣接しないｋ／２個を１グループとして６グループに分割されている点。
　
（ｈ−２）同一のグループに含まれ隣接しないｋ／２個のスイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極を共通接続する６本（＝２×３本）の制御線Ｇｘ，Ｇｙ，Ｇｚ。
　
（ｈ−３）異なるグループに含まれ隣接する３個のスイッチング素子のドレイン電極を共通接続するｋ個の接続配線を有する信号接続端子Ｚ１〜Ｚｋ。
 
（ｈ−４）ＴＦＴからなるスイッチング素子５（第４図においても第１図と同様にスイッチング素子５を備えていることが明らかである。）がマトリクス状に配置された領域の上側には、ｍ個のスイッチング素子Ｍ１、Ｍ２、Ｍ３のうちの半数が配置され、各スイッチング素子Ｍ１、Ｍ２、Ｍ３には、１，３，・・・（ｍ−１）番目の信号電極線が接続されている点。
　
（ｈ−５）ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の下側には、ｍ個のスイッチング素子Ｍ１、Ｍ２、Ｍ３のうちの半数が配置され、各スイッチング素子Ｍ１、Ｍ２、Ｍ３には、２，４，・・・ｍ番目の信号電極線が接続されている点。
　
（ｈ−６）ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の上側、及び下側に配置されたスイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極に電気的に接続された制御端子Ｇ１、Ｇ２、Ｇ３が、少なくとも、液晶表示装置１の基板２の右側にいずれも配置されている点。
　
ｉ．第４図から、ＴＦＴからなるスイッチング素子５のゲート電極に接続された前記走査電極線Ｘ１，・・・，Ｘｎの端部に走査電極接続端子３が、液晶表示装置１の基板２の両側に設けられている点が見て取れる。
　
　上記ａ．〜ｉ．から、引用例には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
「ｎ本の走査電極線Ｘ１，・・・，Ｘｎと、ｍ本の信号電極線Ｙ１，・・・，Ｙｍとが交差して設けられるとともに、ＴＦＴからなるスイッチング素子５がｎ行×ｍ列のマトリクス状に配置され、前記ＴＦＴからなるスイッチング素子５を介して表示電極６が形成され、前記表示電極６と共通電極間に液晶からなる表示媒体が設けられたアクティブ・マトリクス型の液晶表示装置において、
　
　　前記ｎ本の走査電極線Ｘ１，・・・，Ｘｎが、前記ＴＦＴからなるスイッチング素子５のゲート電極に接続され、
　
　　前記ｍ本の信号電極線Ｙ１，・・・，Ｙｍが、前記ＴＦＴからなるスイッチング素子５のドレイン電極に接続され、
　
　　前記信号電極線Ｙ１，・・・，Ｙｍが複数組に組分けされ、各組に、前記各信号電極線に対応する信号を時分割的に供給する、薄膜トランジスタで構成されたデマルチプレクサＴ１〜Ｔｋを有し、
　
　　前記デマルチプレクサＴ１〜Ｔｋのそれぞれは、
　　　入力部と、
　　　前記各組の信号電極線の本数に対応し、それぞれが所定の前記信号電極線に接続された出力部と、
　　　前記各組の信号電極線の本数に対応し、それぞれが所定の制御線に接続された制御部とを有するとともに、
　
　　　３つのＴＦＴからなるスイッチング素子Ｍ１、Ｍ２、Ｍ３を有し、各ドレイン電極が共通接続されて前記外部接続端子に接続され、各ソース電極はそれぞれ所定の前記信号電極線に接続される一方、前記スイッチング素子Ｍ１、Ｍ２、Ｍ３の各々のゲート電極は各デマルチプレクサＴ１〜Ｔｋ間で共通の制御線Ｇｘ、Ｇｙ、Ｇｚに接続されてなり、
　
　　さらに、前記デマルチプレクサＴ１〜Ｔｋのそれぞれは、
　　　ｋ個の信号接続端子Ｚ１〜Ｚｋに入力された入力信号を、前記制御線Ｇｘ、Ｇｙ、Ｇｚに入力されるゲート信号に基づき前記各信号電極線へ選択的に信号電圧を出力する作用を有するものであり、
　
　隣接しないｋ／２個を１グループとして６グループに分割されたｍ個の前記スイッチング素子Ｍ１、Ｍ２、Ｍ３と、
　
　同一のグループに含まれ隣接しないｋ／２個のスイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極を共通接続する６本（＝２×３本）の制御線Ｇｘ，Ｇｙ，Ｇｚと、
　
　異なるグループに含まれ隣接する３個のスイッチング素子Ｍ１、Ｍ２、Ｍ３のドレイン電極を共通接続するｋ個の前記信号接続端子Ｚ１〜Ｚｋの接続配線とをさらに有し、
　
　前記ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の上側には、ｋ個のデマルチプレクサのうち半数（Ｔ１，Ｔ３，・・・Ｔｋ−１）が配置され、これらのデマルチプレクサにそれぞれ１，３，・・・（ｍ−１）番目の前記信号電極線が接続され、
　
　前記ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の下側には、ｋ個のデマルチプレクサのうち半数（Ｔ２，Ｔ４，・・・Ｔｋ）が配置され、これらのデマルチプレクサにそれぞれ２，４，・・・ｍ番目の前記信号電極線が接続され、
　
　前記ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の上側及び下側に配置された前記スイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極に電気的に接続された制御端子Ｇ１、Ｇ２、Ｇ３が、少なくとも液晶表示装置１の基板２の右側にいずれも配置されている一方、
　
　前記ＴＦＴからなるスイッチング素子５のゲート電極に接続された前記走査電極線Ｘ１，・・・，Ｘｎの端部に設けられた走査電極接続端子３は、液晶表示装置の基板２の両側に設けられてなり、
　
　前記表示装置を駆動する外部装置が、前記液晶表示装置の外部接続端子と接続されるとともに、
　
　前記外部接続端子は、少なくとも、
　　前記走査電極線端子３、
　　前記信号接続端子Ｚ１〜Ｚｋ 、
　　　　及び、前記記ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の上側及び下側に配置された前記スイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極に電気的に接続された制御端子Ｇ１、Ｇ２、Ｇ３ と、
　　からなるとともに、
　
　前記表示装置を駆動する外部装置と、前記液晶表示装置の前記外部接続端子との接続作業が容易であるアクティブ・マトリクス型の液晶表示装置。」
　
（３）対比
　本願補正発明と引用発明とを以下に対比する。  
（ａ）引用発明の「ｎ本の走査電極線Ｘ１，・・・，Ｘｎ」、「ｍ本の信号電極線Ｙ１，・・・，Ｙｍ」、「ＴＦＴ」、「ｎ行×ｍ列」、「ｍ（＝ｋ×３）」、「グループ」、「制御線Ｇｘ、Ｇｙ、Ｇｚ」、「前記信号接続端子Ｚ１〜Ｚｋの接続配線」及び「前記ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域」は、それぞれ、本願補正発明の「Ｎ本の走査線」、「Ｍ本の信号線」、「薄膜トランジスタ」、「Ｎ行×Ｍ列」、「Ｍ（＝ｍ×ｎ）」、「ブロック」、「第１の配線」、「第２の配線」及び「前記画素トランジスタが配置されるアクティブマトリクスエリア」に相当する。
　また、引用発明の「液晶表示装置」は、本願補正発明の「液晶パネル」を備えた「液晶装置」に相当する。
　
（ｂ）引用発明の「ＴＦＴからなるスイッチング素子５」は、「ｎ行×ｍ列のマトリクス状に」配置され、「表示電極６に接続されている」とともに、「前記表示電極６と共通電極間に液晶からなる表示媒体が設けられた」構成を有しているのであるから、本願補正発明の「薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタ」に相当することは明らかである。
　
（ｃ）引用発明の「ｍ本の信号電極線Ｙ１，・・・，Ｙｍ」と、引用発明の「ｎ本の走査電極線Ｘ１，・・・，Ｘｎ」とは「交差して設けられ」ているのであるから、引用発明の「ｍ本の信号電極線Ｙ１，・・・，Ｙｍが、前記ＴＦＴからなるスイッチング素子５のドレイン電極に接続され」との事項と、本願補正発明の「該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線」とは、「該走査線に交差すると共に前記画素トランジスタに接続されるＭ（＝ｍ×ｎ）本の信号線」である点で一致する。
　
（ｄ）本願補正発明において、ｎ本の第１の配線とｍ本の第２の配線とは、
アクティブマトリクスエリアの上側及び下側に前記アナログスイッチングトランジスタを半数ずつ配置した後では、１ブロック内のアナログスイッチトランジスタの個数が半数のｍ／２個になるとともに、第１の配線は上側、下側で合計２×ｎ本必要になることは明らかである。
　
（ｅ）引用発明の「隣接しないｋ／２個を１グループとして６グループに分割されたｍ個の前記スイッチング素子Ｍ１、Ｍ２、Ｍ３」は、「ＴＦＴからなる」とともに、「各ソース電極はそれぞれ所定の前記信号電極線に接続されている」のであるから、本願補正発明の「薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタ」を、アクティブマトリクスエリアの上側及び下側に半数ずつ配置した後のもの（Ｍ＝ｍ、ｍ＝ｋ、ｎ＝３の場合）に相当する。
　
（ｆ）引用発明の「同一のグループに含まれ隣接しないｋ／２個のスイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極を共通接続する６本（＝２×３本）の制御線Ｇｘ，Ｇｙ，Ｇｚ」は、本願補正発明の、アクティブマトリクスエリアの上側及び下側にアナログスイッチトランジスタを半数ずつ配置したことにより２×ｎ本必要となる「同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線」（ｍ＝ｋ、ｎ＝３の場合）に相当する。
　
（ｇ）引用発明の「ｋ個の前記信号接続端子Ｚ１〜Ｚｋの接続配線」は、「異なるグループに含まれ隣接する３個のスイッチング素子Ｍ１、Ｍ２、Ｍ３のドレイン電極」を共通接続する配線であるから、本願補正発明の「異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線」とは、「異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタを共通接続するｍ本の第２の配線」（ｎ＝３、ｍ＝ｋの場合）である点で一致する。
　
（ｈ）引用発明は「前記ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の上側には、ｋ個のデマルチプレクサのうち半数（Ｔ１，Ｔ３，・・・Ｔｋ−１）が配置され、これらのデマルチプレクサにそれぞれ１，３，・・・（ｍ−１）番目の前記信号電極線が接続され、前記ＴＦＴからなるスイッチング素子５がマトリクス状に配置された領域の下側には、ｋ個のデマルチプレクサのうち半数（Ｔ２，Ｔ４，・・・Ｔｋ）が配置され、これらのデマルチプレクサにそれぞれ２，４，・・・ｍ番目の前記信号電極線が接続され」るものであるから、本願補正発明の「前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し」（Ｌ＝１〜ｍ／２）との事項を備えていることは明らかである。
　
（ｉ）引用発明の「前記表示装置を駆動する外部装置」のうち、引用発明の「上側」に「配置された前記スイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極に電気的に接続された制御端子Ｇ１、Ｇ２、Ｇ３」、「下側」に「配置された前記スイッチング素子Ｍ１、Ｍ２、Ｍ３のゲート電極に電気的に接続された制御端子Ｇ１、Ｇ２、Ｇ３ 」及び「走査電極接続端子３」のそれぞれに
「接続」されるもの
　
　また、引用発明における液晶表示装置の外部接続端子は、液晶パネル上に設けられていることが明らかであり、引用発明の「表示装置を駆動する外部装置」は、前記液晶表示装置の外部接続端子と接続されているのであるから、引用発明の「表示装置を駆動する外部装置」の各「「接続」されるもの」（上記下線部参照）と、本願補正発明の「第１のデータドライバ」、「第２のデータドライバ」及び「少なくとも１つの走査ドライバ」とは、液晶パネルに接続されている点において一致している。
　
（ｊ）引用発明の「入力信号」は、３つのＴＦＴからなるスイッチング素子Ｍ１、Ｍ２、Ｍ３を有するデマルチプレクサの作用によって、「各信号電極線」へ「信号電圧」を出力するために、前記デマルチプレクサに供給されるものであるから、本願補正発明の「入力信号」に相当する。
　そして、引用発明の「入力信号」は、「信号接続端子Ｚ１〜Ｚｋの接続配線」を介してデマルチプレクサに供給されるものであるから、引用発明は、本願補正発明の「前記第２の配線を介して前記アナログスイッチトランジスタ」に「入力信号」が供給されるとの事項を備えている。
　
（ｋ）引用発明の「前記ＴＦＴからなるスイッチング素子５のゲート電極に接続される」「ｎ本の走査電極線Ｘ１，・・・，Ｘｎ」は、本願補正発明の「前記画素トランジスタのゲート電極に接続されるＮ本の走査線」（Ｎ＝ｎの場合）に相当する。
　
　以上（ａ）〜（ｋ）によれば、本願補正発明と引用発明とは、
「薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、
　前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、
該走査線に交差すると共に前記画素トランジスタに接続されるＭ（＝ｍ×ｎ）本の信号線と、
　薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、
　同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、
　異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタを共通接続するｍ本の第２の配線とを含み、
　前記第２の配線を介して前記アナログスイッチトランジスタに入力信号が供給され、
　前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し
　前記一方に配置される前記アナログスイッチトランジスタのゲート電極に信号を供給するための第１のデータドライバと、前記他方に配置される前記アナログスイッチトランジスタのゲート電極に信号を供給するための第２のデータドライバと、前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバとを有し、これらのドライバが液晶パネルに接続されてなる液晶装置。」である点で一致し、次の点で相違する。
　
[相違点１]
　本願補正発明では、信号線が画素トランジスタのソース領域に接続されるのに対し、引用発明では、信号線が画素トランジスタのドレイン電極に接続されている点。
　
[相違点２]
　第２の配線が、本願補正発明では、アナログスイッチトランジスタのソース領域を共通接続しているのに対して、引用発明では、アナログスイッチトランジスタのドレイン電極を共通接続している点。
　
[相違点３]
　アナログスイッチトランジスタに供給する入力信号の振幅について、本願補正発明は「５Ｖ以下」との限定を有しているのに対し、引用発明の入力信号の振幅が不明な点。
　
[相違点４]
　液晶パネルに接続される第１のデータドライバ、第２のデータドライバ、及び少なくとも１つの走査ドライバを、本願補正発明は、「液晶パネルの同一辺にのみ実装し」ているのに対し、引用発明では、そうなっていない点。
　
（４）判断
　上記相違点１乃至４について以下に検討する。
[相違点１及び２]について
　薄膜トランジスタのソースとドレインのどちらを入力とし、どちらを出力とするかは、採用するトランジスタの種類、印加電圧の極性等に応じて、当業者が適宜選択し得る設計上の事項である（特開平７−３１１３８７号公報の段落【０００４】参照）。
　よって、薄膜トランジスタにより形成される引用発明の画素トランジスタ及びアナログスイッチトランジスタのソースとドレインのどちらを入力とし、出力とするかは、当業者が適宜選択し得る設計上の事項であるから、上記相違点１及び２も設計上の事項である。
　
[相違点３]について
　アクティブマトリクス型の液晶表示装置において、５Ｖ以下のビデオ信号（引用発明の「データ信号」に相当）の振幅は周知（例、特開昭６０−１６３０９１号公報（第２頁右上欄第１５行〜同頁左下欄第９行参照。）及び特開平２−１５７８１５号公報（第５頁右上欄参照。））であるところ、データ信号の出力振幅を小さくして消費電力を減少させること（上記特開平２−１５７８１５号公報の第５頁右上欄参照。）は、引用発明のような信号線に接続されたアナログスイッチトランジスタを備えるアクティブ・マトリクス型の液晶表示装置においても要求されている技術課題であることは当業者に自明である。
　したがって、引用発明において、低消費電力化を目的として、「アナログスイッチトランジスタ」に供給する「入力信号」の振幅を５Ｖ以下となすことは当業者が容易に想到し得たことである。
　
[相違点４]について
（ａ）液晶表示装置において、走査信号（駆動信号）及び表示信号（ビデオ信号）の端子部を液晶パネルの一辺に集約配置し、実装工程を容易にすることは周知技術である（例、特開平３−２４８１９１号公報（特許請求の範囲第１項、第２頁右上欄、同頁右下欄の[発明の効果]の箇所及び第１図参照）、特開平７−１３４３０６号公報（請求項１、請求項９、段落【００２７】、【００６３】及び図１参照））。
　
（ｂ）さらに、液晶パネルの端子が設けられている辺の縁部にドライバを接続するとともに配置して実装することも周知である（例．上記特開平７−１３４３０６号公報（段落【００４４】〜【００４８】及び図１参照。）、特開平６−２３０４０５号公報（段落【０００２】〜【０００４】及び図１参照。）、特開平７−６４１０３号公報（段落【００１１】及び図１参照。）、特開平８−６０５４号公報（段落【０００１】〜【０００２】及び図６参照。））。
　
（ｃ）引用発明は、「表示装置を駆動する外部装置と、前記液晶表示装置の前記外部接続端子との接続作業」を「容易」にすることを技術課題としているのであるから、引用発明において、実装工程を容易にするために、上記（ａ）及び（ｂ）の周知技術を採用し、引用発明のアクティブマトリクスエリアの上側及び下側それぞれに配置された「制御端子Ｇ１、Ｇ２、Ｇ３」及び「走査接続端子３」を液晶パネルの一辺に集約し、「第１のデータドライバ」、「第２のデータドライバ」及び「少なくとも１つの走査ドライバ」を当該一辺に実装して相違点４の構成となすことは、当業者が容易に想到し得たことである。
　
　そして、本願補正発明の効果は、引用発明及び上記周知技術から予測し得るものにすぎない。
　
　よって、本願補正発明は、引用例に記載された発明及び上記周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
（５）むすび
　以上のとおり、本件補正は、平成１４年改正前特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
（１）本願発明
　平成１７年１月２４日付の手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成１６年９月３０日付け手続補正により補正された明細書の特許請求の範囲の請求項１〜４に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は次のものである。
　
「【請求項１】　薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、
　前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、
　該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、
　薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、
　同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、
　異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含み、
　前記第２の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下と
し、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し、前記アナログスイッチトランジスタのゲート電極に信号を供給するための少なくとも１つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバとを液晶パネルの同一辺に実装した
　
（２）引用例記載の発明
　原査定の拒絶の理由で引用された引用例及びその記載事項は、前記「２．（２）」に記載したとおりである。
　
（３）対比・判断
　本願発明は、上記「２．（４）」で検討した本願補正発明における「液晶パネルの同一辺にのみ実装した」ドライバについて、（ａ）「前記一方に配置される前記アナログスイッチトランジスタのソース領域に信号を供給するための第１のデータドライバと、前記他方に配置される前記アナログスイッチトランジスタのソース領域に信号を供給するための第２のデータドライバと、前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバと」から「前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも１つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバと」に変更することによりデータドライバは「少なくとも１つ」でよいとの限定を減らすとともに、（ｂ）「同一辺にのみ実装した」との限定のうち、「のみ」という限定を削除したものである。
　
　そうすると、本願発明の構成要件を全て含み、さらに上記（ａ）のとおり限定を増やし、上記（ｂ）の限定を付加したものに相当する本願補正発明が、上記「２．（４）」に記載したとおり、引用例に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものである。
　
（４）むすび
　以上のとおり、本願発明は、引用例に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。