(57)【要約】  非常停止を確実に行うことができる安全性を確保し、かつ、故障監視機能を備えた電力変換装置及び電力変換システムを提供する。  電力変換装置は、主回路部にＰＷＭ信号を送信する制御回路部を備え、電動機の運転／停止を行う運転指令信号と、非常停止を行う第1の非常停止指令信号と、を備え、前記制御回路部は、ＰＷＭ信号発生回路と、ＰＷＭ信号が出力されるタイミングを制御、かつ、動作を監視する試験信号発生及び監視回路部と、前記運転指令信号が運転状態であり、かつ第１の非常停止指令信号が非常停止状態でないときに、所定の時間Ｔ３、Ｌレベルを出力するオンディレイ３出力信号と、その出力中に、試験パルス発生指令信号を出力してＰＷＭ信号の出力をオン／オフ制御し、前記第1の非常停止指令信号を受信したとき、又は第１の試験ロック信号が出力されたとき、上位監視装置に応答信号として第1のアンサ信号を送信する。
2018198191.tif 000002
【特許請求の範囲】
【請求項１】
電源の供給を受けて電動機を駆動する電力変換装置と、当該電力変換装置と通信可能に接続された上位監視制御装置とを有して構成された電力変換システムであって、
前記上位監視制御装置は、少なくとも、
前記電力変換装置の運転及び停止を行うために前記電力変換装置に送信する運転指令信号と、
前記電力変換装置の非常停止を行うために前記電力変換装置に送信する第1の非常停止指令信号と第２の非常停止指令信号を備え、
前記電力変換装置は、
前記電動機に交流電力を供給する電力変換部を備えた主回路部と、
前記主回路部の電力変換部を構成する半導体素子を駆動するＰＷＭ信号を前記主回路部に送信する制御回路部と、を備え、
前記制御回路部は、
前記ＰＷＭ信号を発生する手段と前記ＰＷＭ信号を主回路部に送信するゲートパルス送信手段と、
前記第１の非常停止指令信号又は前記第２の非常停止指令信号のいずれかを受信した場合に前記ＰＷＭ信号を前記主回路部に送信することを停止する非常停止手段と、
前記上位監視制御装置から前記第１の非常停止指令信号又は前記第２の非常停止指令信号のいずれも受信していない状態で、且つ、前記上位監視制御装置から運転指令信号を受信した場合に、あらかじめ定められた所定の第１の遅延期間だけ遅延して前記ＰＷＭ信号を発生する手段の動作を開始する手段と、
前記上位監視制御装置から前記第１の非常停止指令信号及び第２の非常停止指令信号を受信していない状態で、且つ、前記上位監視制御装置から運転指令信号を受信した場合に、
前記の第１の遅延期間に、前記第１の非常停止指令信号の強制動作信号を発生する第１の試験動作信号の発生手段と、
前記の第１の遅延期間に、前記第２の非常停止指令信号の強制動作信号を発生する第２の試験動作信号の発生手段と、
前記非常停止手段の動作を確認する監視手段と、
を備えたことを特徴とする電力変換システム。
【請求項２】
電源の供給を受けて電動機を駆動する電力変換装置と、当該電力変換装置と通信可能に接続された上位監視制御装置とを有して構成された電力変換システムの電力変換装置であって、
前記電力変換装置は、
少なくとも、前記電力変換装置の運転及び停止を行うために前記上位監視制御装置から送信される運転指令信号を受信する手段と、
前記電力変換装置の非常停止を行うために前記上位監視制御装置から送信される第1の非常停止指令信号と第２の非常停止指令信号を受信する手段と、
前記電動機に交流電力を供給する電力変換部を備えた主回路部と、
前記主回路部の電力変換部を構成する半導体素子を駆動するＰＷＭ信号を前記主回路部に送信する制御回路部と、を備え、
前記制御回路部は、
前記ＰＷＭ信号を発生する手段と前記ＰＷＭ信号を前記主回路部に送信するゲートパルス送信手段と
前記上位監視制御装置から第１の非常停止指令信号または第２の非常停止指令信号のいずれかを受信した場合に前記ＰＷＭ信号を主回路部に送信することを停止する非常停止手段と、
前記上位監視制御装置から前記第１の非常停止指令信号又は前記第２の非常停止指令信号のいずれも受信していない状態で、且つ、前記上位監視制御装置から運転指令信号を受信した場合に、あらかじめ定められた所定の第１の遅延期間だけ遅延して前記ＰＷＭ信号を発生する手段の動作を開始する手段と、
前記上位監視制御装置から前記第１の非常停止指令信号及び第２の非常停止指令信号を受信していない状態で、且つ、前記上位監視制御装置から運転指令信号を受信した場合に、前記の第１の遅延期間に、前記第１の非常停止指令信号の強制動作信号を発生する第１の試験動作信号の発生手段と、
前記の第１の遅延期間に、前記第２の非常停止指令信号の強制動作信号を発生する第２の試験動作信号の発生手段と、
前記非常停止手段の動作を確認する監視手段と、
を備えたことを特徴とする電力変換システムの電力変換装置。
【請求項３】
前記制御回路部は
前記ゲートパルス送信の手段の一部として発光素子を使用し、
前記第１の非常停止指令信号を受信した場合は、前記ＰＷＭ信号を発生する手段から前記発光素子へ送信される信号を遮断し、
前記第２の非常停止指令信号を受信した場合は前記発光素子のへの電源供給を遮断することにより、前記電力変換装置の非常停止を行うことを特徴とする請求項２に記載の電力変換システムの電力変換装置。
【請求項４】
前記監視手段は、
前記第１の非常停止指令信号と前記第１の試験動作信号の合成信号と前記発光素子の入力信号を比較する手段と、
前記第２の非常停止指令信号と前記第２の試験動作信号の合成信号と前記発光素子の電源端子の電圧の監視手段の出力信号を比較する手段と、
を備えたことを特徴とする請求項３に記載の電力変換システムの電力変換装置。
【請求項５】
前記制御回路部は、
前記の第１の遅延期間に、前記第２の試験動作信号が発生している状態で、
前記ＰＷＭ信号を発生する手段を動作させる試験信号を発生させ、
前記ＰＷＭ信号を発生する手段の出力信号と前記発光素子の入力信号とを比較する手段と、比較の結果を監視する監視手段と、
を備えたことを特徴とする請求項３に記載の電力変換システムの電力変換装置。
【請求項６】
前記制御回路部はさらに、
前記第１の遅延期間は、
前記上位監視制御盤の前記第１の非常停止信号と前記第１の非常停止信号の応答信号との不一致検出の時限、及び前記上位監視制御盤の前記第２の非常停止信号と前記第２の非常停止信号の応答信号との不一致検出の時限よりも短いことを特徴とする請求項３に記載の電力変換システムの電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置及び電力変換システムに関する。
【背景技術】
【０００２】
電力変換装置を確実に停止させるために、緊急停止回路の信頼性が課題となる。緊急停止回路が健全であることを自己診断する事が必要であるが、診断回路が複雑になると、却って装置全体の信頼性を損なうという課題がある。【０００３】
モータを駆動する電力変換装置であるドライブ装置において、インバータ部を駆動するゲート駆動回路とゲート駆動回路に与えるPWM（Pulse Width Modulation：パルス幅変調）信号を生成するPWM発生回路との間に介在される安全停止回路において、外部電力遮断用端子と、外部電力遮断用端子と連動してPWM信号の何れかを遮断するPWM信号遮断回路とで構成し、外部電力遮断用端子が開状態のときにPWM信号遮断回路が遮断することによってゲート駆動回路へのPWM信号を遮断する技術が公開されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２００８−１３２９７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１記載の発明は、安全停止回路（又は非常停止回路）が健全である場合には正常に機能するが、健全であることの信頼性が得られていない場合には、安全に停止できない可能性があるという課題があった。【０００６】
本発明は、上述した課題を解決するためになされたもので、上位監視制御装置とドライブ装置との間でドライブ装置を非常停止させるための非常停止指令信号を２重系とし、さらに、上位監視制御装置から運転指令信号出力後、所定の時間、運転開始を遅延し、監視回路にてドライブ装置内にて非常停止回路の確認を実施することにより、非常停止を確実に行うことができる電力変換装置及び電力変換システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明の請求項第１項記載の電力変換システムは、  
電源の供給を受けて電動機を駆動する電力変換装置と、当該電力変換装置と通信可能に接続された上位監視制御装置とを有して構成された電力変換システムであって、
前記上位監視装置は、少なくとも、
前記変換装置の運転及び停止を行うために前記制御回路部に送信する運転指令信号と、
前記変換装置の非常停止を行うために前記制御回路部に送信する第1の非常停止指令信号及び第２の非常停止指令信号と、を備え、
前記電力変換装置は、
前記電動機に交流電力を供給する電力変換部を備えた主回路部と、
前記主回路部の電力変換部を構成する半導体素子を駆動するゲートパルスを発光素子により主回路部に送信する制御回路部と、を備え、
前記制御回路部は、
前記第１の非常停止指令の不成立と前記第２の非常停止指令の不成立と前記運転指令信号を条件に成立する第１の論理部と、
前記第１の論理部の出力の成立から予め定められた第１の所定時間遅延して成立信号を出力する第１のオンディレイと、
前記第１のオンディレイの出力の成立時に前記ＰＷＭ信号を生成するＰＷＭ信号発生回路と、
前記ＰＷＭ信号発生回路の出力と第１のロック信号との論理積の出力を前記ゲートパルスに変換し主回路部に送信する前記発光素子と、
第１の試験信号と第２の試験信号を発生する試験信号発生回路と、
前記第１の非常停止指令の不成立と前記第１の試験信号の論理積により
前記第１のロック信号を発生するロック信号発生機能と、
前記第２の非常停止指令の不成立と前記第２の試験信号の論理積を出力が成立したときにのみ前記発光素子に電源が供給される回路と、
前記第１のロック信号を監視する機能と、
前記発光素子に供給される電源電圧の低下を検出する回路とを備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、上位監視制御装置とドライブ装置との間でドライブ装置を非常停止させるための非常停止指令信号を２重系とし、さらに、上位監視制御装置から運転指令信号出力後、所定の時間、運転開始を遅延し、監視回路にてドライブ装置内にて非常停止回路の確認を実施することにより、非常停止を確実に行うことができる電力変換装置及び電力変換システムを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施例１に係る電力変換装置（ドライブ装置）を使用した電力変換システムの概略構成図。
【図２】図１に示す電力変換システムを構成する上位監視制御装置及びドライブ装置の間の信号の流れを示すブロック図。
【図３】図２に示すドライブ装置を構成する制御回路部の実施例に係る部分の機能・動作を説明する回路図。
【図４】図３に示す試験信号発生及び監視回路部の実施例に係る部分の機能・動作を説明する回路図。
【図５】図３に示す制御回路部並びに試験信号発生及び監視回路部の機能・動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の実施例について説明する。
【実施例１】
【００１１】
ここでは電力変換装置のことをドライブ装置と記すこともある。【００１２】
図１は、実施例１に係る電力変換装置（ドライブ装置）２を使用した電力変換システム１００の概略構成図である。電力変換システム１００は、３相交流電源（以下、特に区別する必要がなければ交流電源と称する。）１の供給を受けて電動機４を駆動するドライブ装置２及び上位監視制御装置３を有して構成される。【００１３】
交流電源１は、ドライブ装置２に交流電力を供給する。【００１４】
ドライブ装置２は、主回路部２０及び制御回路部２１を有して構成され、交流電源１及び電動機４と接続され、交流電源１から交流電力の供給を受け、電動機４を駆動するための交流電力を生成し、電動機４に供給する。【００１５】
主回路部２０は、交流電力を、電動機４を駆動するために必要な交流電力に変換する電力変換部（図示しない）を備える。例えば、交流電力を直流電力に変換するコンバータや直流電力を交流電力に変換するインバータなどが含まれるが、ここでは、本発明の趣旨ではないため、その説明を省略する。【００１６】
上位監視制御装置３は、ドライブ装置２と通信可能に接続され、ドライブ装置２の非常停止回路の信頼性確保のため、非常停止指令１信号及び非常停止指令２信号を備え、非常停止指令信号を２重系にしている。また、上記非常停止指令信号がドライブ装置２に送信された場合には、ドライブ装置２から応答信号としてのアンサ信号が同期して応答することを確認する。符号３０ａは、上位監視制御装置３からドライブ装置２０への制御信号であり、電動機速度指令、運転指令及び非常停止指令信号（特に信号であることを区別する必要がない場合には非常停止指令と称する場合もあるが同義である。）などであり、符号３０ｂは、ドライブ装置２０から上位監視制御装置３への応答信号（アンサ信号と記す。特に信号であることを区別する必要がない場合にはアンサと称する場合もあるが同義である。）などである。なお、非常停止指令及びアンサは複数あり、詳細は後述する。【００１７】
図２は、図１に示す電力変換システム１００を構成する上位監視装置３及びドライブ装置２の間の信号の流れを示すブロック図である。【００１８】
上位監視制御装置３には、ドライブ装置２を駆動制御するための指令及びドライブ装置２の異常が検出された場合の異常通知手段が設けられている。【００１９】
上記、ドライブ装置２を駆動制御するための指令信号として、電動機速度指令信号３１、ＤＥＢ／ＧＢ指令信号３２、非常停止指令１信号（第1の非常停止信号）３３及び非常停止指令２信号（第２の非常停止信号）３４が設けられている。【００２０】
電動機速度指令信号３１は、電動機４の速度基準を設定する指令であり、上位監視制御装置３からドライブ装置２の制御回路部２１に出力される。【００２１】
ＤＥＢ／ＧＢ指令信号３２は、いわゆる運転指令信号であり、上位監視制御装置３からドライブ装置２の制御回路部２１に出力される。【００２２】
ＤＥＢは、ゲートブロックを解除する意味であり、ドライブ装置２を構成するスイッチング素子（図示しない）のスイッチング動作を許可する指令である。【００２３】
また、ＧＢ指令は、ドライブ装置２を構成するスイッチング素子（図示しない）のスイッチング動作をブロック（禁止）する指令である。すなわちここではＤＥＢとＧＢは表裏一体である。ここでは、ドライブ装置２へ、運転指令時にＤＥＢ／ＧＢ指令３２はＨ（high）レベルが送信され、ドライブ装置２へ、停止指令時にはＤＥＢ／ＧＢ指令３２はＬ(low)レベルが送信される。【００２４】
非常停止指令１信号３３は、ドライブ装置２を非常停止するための指令で、上位監視制御装置３からドライブ装置２の制御回路部２１に出力される。【００２５】
非常停止指令１信号３３は、外部に設けられた非常停止釦（図示しない）が押下された場合、又は保護連動などでシーケンス的に生成された非常停止指令信号が出力された場合に当該非常停止指令１信号３３が送信される。ここでは、非常停止指令１信号３３は非常停止指令の送信時Ｌレベルが送信される。【００２６】
非常停止指令２信号３４は、上記「発明が解決しようとする課題」に記載されているように装置を停止させるための指令信号の２重系のために設けられたもので上位監視制御装置３からドライブ装置２の制御回路部２１に出力される。【００２７】
非常停止指令２信号３４は、上記非常停止指令１信号３３と同様の機能を有する。非常停止指令２信号３４は非常停止指令の送信時Ｌレベルが送信される。【００２８】
アンサ１信号３５は、制御回路部２１から上位監視装置３に送信される信号であり、非常停止指令１信号３３の応答信号である。【００２９】
アンサ２信号３６は、制御回路部２１から上位監視装置３に送信される信号であり、非常停止指令２信号３４の応答信号である。【００３０】
非常停止１異常３７ａは、非常停止指令１信号３３とアンサ１信号３５を排他的論理和ＥＸＯＲ３７で演算し、得られた出力信号を入力信号がＬレベルからＨレベルになるときオンディレイＯＮＤ１により時間Ｔ１だけ遅延して得られる信号である。（以下排他的論理和ＥＸＯＲ３７を単にＥＸＯＲ３７と記し、オンディレイＯＮＤ１を単にＯＮＤ１と記す。）非常停止指令１信号３３がドライブ装置２の制御回路部２１に対してＬレベルで送信され、制御回路部２１からアンサ１信号３５がＬレベルで出力された場合には、ＥＸＯＲ３７の出力信号はＬレベルになり正常状態と判断されるが、制御回路部２１に何らかの異常が発生し、アンサ１信号３５がＬレベルで出力されなかった場合は、ＥＸＯＲ３７の出力信号はＨレベルになり、遅延時間Ｔ１経過後に、非常停止１異常３７ａがＯＮＤ１からＨレベルで出力（通知）される。尚、オンディレイは入力がＬレベルからＨレベルに変化するとき出力は所定時間遅延するが、入力がＨレベルからＬレベルに変化する時は出力の遅延は無いものとする。【００３１】
非常停止２異常３８ａは、指令信号の２重系のために非常停止指令２信号３４が設けられたのに基づき、非常停止指令２信号３４とアンサ２信号３６を排他的論理和ＥＸＯＲ３８で演算し、得られた出力信号をオンディレイＯＮＤ２により時間Ｔ１だけ遅延して得られる信号である。（以下排他的論理和ＥＸＯＲ３８を単にＥＸＯＲ３８と記す、オンディレイＯＮＤ２を単にＯＮＤ２と記す。）非常停止指令２信号３４がドライブ装置２の制御回路部２１に対してＬレベルで送信され、制御回路部２１からアンサ２信号３６がＬレベルで出力された場合には、ＥＸＯＲ３８の出力信号はＬレベルになり正常状態と判断されるが、制御回路部２１に何らかの異常が発生し、アンサ２信号３６がＬレベルで出力されなかった場合は、ＥＸＯＲ３８の出力信号はＨレベルになり、遅延時間Ｔ１経過後に、非常停止１異常３８ａがＯＮＤ２からＨレベルで出力（通知）される。【００３２】
なお、ＯＮＤ１及びＯＮＤ２の遅延時間Ｔ１は、回路の処理遅延や信号伝達時間を考慮した値であり、通常数百ｍｓ程度の遅延である。また、非常停止１異常３７ａや非常停止２異常３８ａが成立した場合、上位監視制御装置３は、必要な保護連動処理を行うことになるが、その説明は省略する。【００３３】
図３は、図２に示すドライブ装置２を構成する制御回路部２１の実施例に係る部分の機能・動作を説明する回路図である。図５は、図３に示す制御回路部２１並びに試験信号発生及び監視回路部の機能・同亜を説明するためのタイミングチャートである。以下、これらの図を参照して説明する。【００３４】
制御回路部２１は、インターフェース部２１０を介して上位監視装置３と接続される。また、光通信ケーブル２１１を介して主回路部２０に光信号によるゲートパルスを送信する。尚、ここでは光通信ケーブル２１１を使用しているが、フォトカプラを使用して制御回路部２１から主回路部２０にゲートパルスを送信しても良い。【００３５】
上位監視装置３とのインターフェース部２１０には、ＤＥＢ／ＧＢ指令３２、非常停止指令１信号３３、非常停止指令２信号３４、アンサ１信号３５及びアンサ２信号３６などが含まれ、図２に示す上位監視装置３で説明した通りである。【００３６】
上位監視装置３から送信されるＤＥＢ／ＧＢ指令３２、非常停止指令１信号３３、非常停止指令２信号３４はインターフェース部２１０にて適切な信号レベルに変換され各々ＤＥＢ／ＧＢ指令３２ａ、非常停止指令１信号３３ａ、非常停止指令２信号３４ａとなる。【００３７】
非常停止指令１信号３３ａと非常停止指令２信号３４ａは論理積ＡＮＤ４に入力される（以下論理積ＡＮＤ４のことを単にＡＮＤ４と記す。）。【００３８】
ＤＥＢ／ＧＢ指令３２ａは験信号発生及び監視部２１４及び論理積ＡＮＤ５に入力される。（以下論理積ＡＮＤ５のことを単にＡＮＤ５と記す。）非常停止指令１信号３３ａは試験信号発生及び監視部２１４及び論理積ＡＮＤ１に入力される（以下論理積ＡＮＤ１のことを単にＡＮＤ１と記す。）。【００３９】
ＡＮＤ１の他方には、試験信号発生及び監視部２１４から試験ロック１信号４６が入力される。試験ロック1信号４６は非常停止指令１信号３３ａの強制動作信号に相当する。【００４０】
非常停止指令２信号３４ａは試験信号発生及び監視部２１４及び論理積ＡＮＤ２に入力される（以下論理積２を単にＡＮＤ２と記す。）。【００４１】
ＡＮＤ２の他方には、試験信号発生及び監視部２１４から試験ロック２信号４７が入力される。試験ロック２信号４７は非常停止指令２信号３４ａの強制動作信号に相当する。【００４２】
ＡＮＤ５の他方の入力端子には図示されない回路からのその他の運転許可条件信号４０が入力される。【００４３】
その他の運転許可条件とは、例えば、冷却装置の状態信号や交流電源１の状態等であり、運転許可成立でその他の運転許可条件信号４０はＨレベルとなる。【００４４】
ＡＮＤ４の出力とＡＮＤ５の出力は論理積ＡＮＤ６に入力される（以下論理積ＡＮＤ６のことを単にＡＮＤ６と記す。）。【００４５】
ＡＮＤ６の出力であるゲート発生許可信号４１は、オンディレイＯＮＤ３に入力される（以下オンディレイＯＮＤ３を単にＯＮＤ３と記す。）。【００４６】
ＯＮＤ３は入力信号がＬレベルからＨレベルになると出力信号が所定時間Ｔ３遅延してＨレベルになるオンディレイである。【００４７】
ＯＮＤ３の出力信号４２は、論理和ＯＲ２１に入力されるとともに試験信号発生及び監視部２１４に入力される。また論理和ＯＲ２１の他方の入力には、試験信号発生及び監視部２１４より試験パルス発生指令信号４８が入力される。【００４８】
論理和ＯＲ１の出力信号４４はＰＷＭ信号発生回路２１５に入力される。【００４９】
ＰＷＭ信号発生回路２１５は論理和ＯＲ１の出力信号４４がＨレベルになると図示されない電動機速度指令やドライブ装置２の出力電流フィードバック信号等により、主回路部２０の半導体素子をスイッチングするためのＰＷＭ信号４４を発生する。【００５０】
ＡＮＤ１の出力であるアンサ１信号３５ａは、論理積ＡＮＤ３と試験信号発生及び監視部２１４に入力される（以下論理積ＡＮＤ３を単にＡＮＤ３と記す。）。さらにＡＮＤ１の出力であるアンサ１信号３５ａはインターフェース部２１０に入力され、適切な信号レベルに反感されアンサ１信号３５として上位監視装置３に出力される。【００５１】
ＰＷＭ信号発生回路２１５の出力であるＰＷＭ信号４４は、ＡＮＤ３に入力され、ＡＮＤ３の出力４５は発光素子２１２及び試験信号発生及び監視部２１４に接続されている。【００５２】
さらにＰＷＭ信号発生回路２１５の出力であるＰＷＭ信号４４は試験信号発生及び監視部２１４に接続されている。【００５３】
発光素子２１２の電源は、発光素子用電源からトランジスタＴｒ１のエミッタに接続され、さらにＴｒ１のコレクタを介して発光素子２１２の電源端子に接続される。ＡＮＤ２の出力は増幅器ＡＭＰ１を介してトランジスタＴｒ１のベースに接続されている（以下増幅器ＡＭＰ１を単にＡＭＰ１と記す。）。【００５４】
発光素子２１２に電源が供給されている時は、ＡＮＤ３の出力４５は発光素子２１２により光信号に変換され、光通信ケーブル２１１を介してゲートパルスとして主回路部２０に送信される。【００５５】
トランジスタＴｒ１のコレクタは、発光素子２１２の電源端子に接続されるとともに電源低下検出部２１３に接続される。電源低下検出部２１３の出力はアンサ２信号３６ａとして試験信号発生及び監視部２１４に入力されるとともにインターフェース部２１０に入力され、適切な信号レベルに反感されアンサ２信号３６として上位監視装置３に出力される。【００５６】
（起動時の動作）
起動時の動作とは、非常停状態が解除され運転停止状態から下記（１）の状態に復帰した状態での動作をいう。【００５７】
（１）ＤＥＢ／ＧＢ指令信号がＤＥＢ状態（Ｈレベル）であり、非常停止指令１信号３３及び非常停止指令２信号３４が、非常停止指令が出力された状態でなく（Ｈレベル）、かつ、その他の運転許可条件信号４０が運転許可状態（Ｈレベル）であること。即ち非常停止指令１信号３３がＬレベルからＨレベルになり（図５タイミングｔ１）、非常停止指令２信号３４がＬレベルからＨレベルになり（図５タイミングｔ２）、その他の運転許可条件信号４０がＬレベルからＨレベルになり（図５タイミングｔ３）、かつ、ＤＥＢ／ＧＢ指令信号３２がＨレベル（図５タイミングｔ４）になった状態を言う。【００５８】
この場合は、ＡＮＤ４、ＡＮＤ５及びＡＮＤ６の出力のゲート発生許可信号４１は許可状態（Ｈレベル）となる。【００５９】
ＡＮＤ６の出力信号４１は、ＯＮＤ３に入力される。【００６０】
ＯＮＤ３は、入力された信号がＬレベルからＨレベルになるとき設定された所定時間（以下、遅延時間と称する。）遅延する。この場合、オンディレイ３の出力信号４１は、ＡＮＤ６から入力した信号（Ｌレベル）を遅延時間（Ｔ３）の間Ｌレベルが維持され、当該遅延時間経過後にＨレベルになる。ＯＮＤ３の出力信号４２は、論理和ＯＲ１の一方の端子に入力される。【００６１】
論理和ＯＲ１の出力信号４３は、ＰＷＭ信号発生回路２１５に入力される。【００６２】
ＰＷＭ信号発生回路２１５は、入力した論理和ＯＲ１の出力信号４３がＬレベルの間はＰＷＭ信号を出力せず、上記所定の遅延時間経過後（図５のタイミングｔ９）にＨレベルになるとＰＷＭ信号４４を出力する（図５の（ｍ））。【００６３】
上記ＰＷＭ信号発生回路２１５の出力信号４４は、ＡＮＤ３の一方の入力端子に入力され、上記ＡＮＤ１の出力信号３５ａはＡＮＤ３の他方の入力端子に入力される。【００６４】
ここで、ＡＮＤ１の出力信号３５ａはＨレベルであるから（図５（ｎ）のｔ６）、ＡＮＤ３の一方の入力端子に入力されたＰＷＭ信号４４は、ＡＮＤ３の出力端子から出力される。【００６５】
上記ＡＮＤ２の出力信号は、ＡＭＰ１に入力される。ＡＭＰ１の出力信号は、トランジスタＴｒ１のベースに入力され、トランジスタＴｒ１をオン／オフ制御する。ここで、ＡＮＤ２の出力信号はＨレベルであるから（図５（ｏ）タイミングｔ８）、トランジスタＴｒ１はオン状態になり、トランジスタＴｒ１のコレクタＣに接続された発光素子用電源は、発光素子２１２に供給される。【００６６】
発光素子２１２は、ＡＮＤ３の出力信号４５を光信号に変換して光通信するための通信デバイスであり、当該発光素子２１２の光信号は、光通信ケーブルを介して接続された主回路部２０に送信される。本実施例では、制御回路部２１と主回路部２０との間の通信に光信号を用いているが、本発明は、制御回路部２１と主回路部２０との間の通信手段があれば、これに限定するものではない。【００６７】
上記ＡＮＤ１の出力信号３５ａ（図５（ｎ））は、通常時の動作では、ＡＮＤ１の一方の端子に入力される非常停止指令１信号３３ａは非常停止指令が出力された状態でなく（Ｈレベル）いため、ＡＮＤ１の他方の端子に入力される試験ロック１信号４６（第1の試験ロック信号）がロック状態（Ｌレベル）の期間を除いて、すなわち図５のタイミングｔ４からｔ６の期間を除いてＨレベルが維持される（図５の（ｉ）及び（ｎ））。試験ロック１信号４６がロック状態（Ｌレベル）の動作は、後述する。【００６８】
ＡＮＤ１の出力信号３５ａは、アンサ１信号３５として、インターフェース部２１０を介して上位監視制御装置３に送信されると共に、試験信号発生及び監視回路部２１４に入力される。【００６９】
ＡＮＤ２の出力信号（図５（ｏ）は、ＡＭＰ１を介してトランジスタＴｒ１のベースＢに入力され、トランジスタＴｒ１がオンし、発光素子２１２の電源端子に発光素子用電源が供給されるが、この供給された発光素子２１２の電源端子の電圧は、電圧低下検出部２１３で検出され、設定値に満たない場合は、電圧低下が検出される。電圧低下検出部２１３は発光素子２１２の電源端子の電圧が設定値以上の場合はＨレベルを出力し、設定値に満たない場合はＬレベルを出力する。この電圧低下検出部２１３の出力信号３６ａは、アンサ２信号３６としてインターフェース部２１０を介して上位監視制御装置３に送信される。なお、電圧低下検出部２１３の出力信号３６ａは、上記の他、試験信号発生及び監視回路部２１４にも入力される。【００７０】
電圧低下検出部２１３の出力信号３６ａは、ＡＮＤ２の他方の端子に入力される試験ロック２信号４７がロック状態（Ｌレベル）のすなわち図５のタイミングｔ４からｔ８までのＬレベルになる期間（Ｔ５）を除いてＨレベルが維持される（図５（ｏ）（ｓ））。すなわち、試験信号発生及び監視回路部２１４は、タイミングｔ４においてＤＥＢ／ＧＢ指令３２ａ、非常停止指令１信号３３ａ及び非常停止指令２信号３３ｂがすべてＨレベルになると試験ロック１信号４６を、タイミングｔ６までの所定期間Ｔ４の間Ｌレベルにする。【００７１】
試験信号発生及び監視回路部２１４は、タイミングｔ４までは非常停止指令１信号３２ａとアンサ１信号３５ａの状態が一致することを監視し、タイミングｔ４からタイミングｔ６までは試験ロック１信号４６による非常停止の強制動作が行われることをアンサ１信号３５ａの状態で監視する。また、タイミングｔ６以降は試験信号発生及び監視回路部２１４は、非常停止指令１信号３２ａとアンサ１信号３５ａの状態が一致することを監視する。さらに、試験信号発生及び監視回路部２１４は、タイミングｔ４においてＤＥＢ／ＧＢ指令３２ａ、非常停止指令１信号３３ａ及び非常停止指令２信号３３ｂがすべてＨレベルになると試験ロック２信号４７をタイミングｔ８までの所定期間Ｔ５の間Ｌレベルにする。【００７２】
試験信号発生及び監視回路部２１４は、タイミングｔ４までは非常停止指令２信号３３ａとアンサ２信号３６ａの状態が一致することを監視し、タイミングｔ４からタイミングｔ８までは試験ロック２信号４７による非常停止の強制動作が行われることをアンサ２信号３６ａの状態で監視する。また、タイミングｔ８以降は試験信号発生及び監視回路部２１４は非常停止指令２信号３３ａとアンサ２信号３６ａの状態が一致することを監視する。【００７３】
試験ロック１信号４６は、ＰＷＭ信号がＡＮＤ３の入力端子に入力されるまでの範囲を監視するのに対し、試験ロック２信号４７は、トランジスタＴｒ１のベースに入力され、発光素子用電源が発光素子に供給され、その電圧低下を検出するまでの範囲を監視するため、オンディレイ３出力信号の時間Ｔ３よりは短いが、試験ロック１信号４６のロック時間Ｔ４よりも試験ロック２信号４７のロック時間Ｔ５が長くなるように設定される。【００７４】
（停止時の動作）
停止時の動作とは、下記（１）〜（２）の何れかを満たす状態での動作をいう。【００７５】
（１）ＤＥＢ／ＧＢ指令信号３２が、ＧＢ指令を出力（Ｌレベル）した状態。【００７６】
（２）非常停止指令１信号３３又は非常停止指令２信号３４の何れか一方又は両方が、非常停止指令（非常停止指令１信号及び２の総称）を出力（Ｌレベル）した状態。【００７７】
上記（１）の場合、ＤＥＢ／ＧＢ信号３２ａ（Ｌレベル）はＡＮＤ５の一方の端子に入力されると共に、試験信号発生及び監視回路部２１４にも入力される。【００７８】
ＡＮＤ５の出力信号（Ｌレベル）は、ＡＮＤ６の一方の端子に入力される。ＡＮＤ６の出力信号４１（Ｌレベル）は、ＯＮＤ３に入力される。【００７９】
ＯＮＤ３は、入力された信号がＨレベルになったときから設定された所定時間Ｈレベルになるタイミングを遅延する。しかしながら、緊急時は、ＡＮＤ６の出力信号はＬレベルとなり緊急時が回復するまでＨレベルにならないため、オンディレイ３の出力４２はＬレベルが維持され、ＯＲ１の一方の入力端子に入力される。【００８０】
ＯＲ１の他方の入力端子には試験信号発生及び監視回路部２１４から試験パルス発生指令信号４８が入力される。しかしながら、試験パルス発生指令信号４８は、起動時の動作に使用されるもので、停止時には出力されず、Ｌレベルが維持される。その結果、ＯＲ１の出力信号４３はＬレベルが維持され、ＰＷＭ信号発生回路２１５からＰＷＭ信号４４は出力されない。【００８１】
上記（２）の場合、非常停止指令１信号３３又は非常停止指令２信号３４の何れか一方又は両方が、非常停止指令（非常停止指令１信号及び２の総称）を出力（Ｌレベル）した状態であり、上記（１）同様。ＯＲ１の出力信号４３はＬレベルが維持され、ＰＷＭ信号発生回路２１５は動作を停止するため、ＰＷＭ信号４４は出力されない。【００８２】
但し、非常停止指令１信号３３ａ（Ｌレベル）は、ＡＮＤ１の一方の端子に入力されており、他方の端子に入力される試験ロック１信号４６が出力されていないとき（Ｈレベル）、当該ＡＮＤ１の出力信号３５ａは、Ｌレベルとなり、アンサ１信号３５として上位監視制御装置３に送信される。【００８３】
同様に、非常停止指令２信号３４ａ（Ｌレベル）は、ＡＮＤ２の一方の端子に入力されており、他方の端子に入力される試験ロック２信号４７が出力されていないとき（Ｈレベル）、当該ＡＮＤ２の出力信号は、Ｌレベルとなり、ＡＭＰ１を介してトランジスタＴｒ１のベースに入力され、トランジスタＴｒ１はオフ状態になり、発光素子２１２に対する発光素子用電源の供給が断たれる。【００８４】
以上説明したように、非常停止指令１信号３３及び非常停止指令２信号３４は、非常停止指令が２個独立に備えられており、非常停止指令の２重系が構成されている。非常停止指令１信号を出力する系統に何らかの障害があり、非常停止指令１信号３３が出力されない場合であっても、非常停止指令２信号３４が出力されれば、ＰＷＭ信号が光通信ケーブを介して接続された主回路２０に送信されることはない。【００８５】
図４は、図３に示す試験信号発生及び監視回路部２１４の実施例に係る部分の機能・動作を説明する回路図である。図５は、図３に示す制御回路部２１並びに試験信号発生及び監視回路部２１４の機能・動作を説明するためのタイミングチャートである。これらを参照して以下説明する。【００８６】
（ワンショットＯＳＴ４、ＯＳＴ５、ＯＮＤ６の動作）
図４において、上位監視制御装置３からインターフェース部２１０経由で送信されたＤＥＢ／ＧＢ指令信号３２ａ、非常停止指令１信号３３ａ及び非常停止指令２信号３４ａは、論理積ＡＮＤ１１に入力され、論理積ＡＮＤ１１の出力信号は、ワンショットＯＳＴ４、ワンショットＯＳＴ５、オンディレイＯＮＤＴ６及び反転ＩＮＶ１３に入力される。（以下論理積ＡＮＤ１１を単にＡＮＤ１１、ワンショットＯＳＴ４を単にＯＳＴ４、ワンショットＯＳＴ５を単にＯＳＴ５、オンディレイＯＮＤ６を単にＯＮＤ６、反転ＩＮＶ１３を単にＩＮＶ１３と記す。）
ＡＮＤ１１の入力端子に入力されるＤＥＢ／ＧＢ指令信号３２ａ、非常停止指令１信号３３ａ及び非常停止指令２信号３４ａが、何れもＨレベルになった時、ＡＮＤ１１の出力信号もＨレベルになる（タイミングｔ４）。このとき、ＯＳＴ４は出力信号を期間Ｔ４（タイミングｔ４〜ｔ６）で示す所定の時間Ｈレベルにする。ＯＳＴ４の出力は反転ＩＮＶ１１に接続されており、反転ＩＮＶ１１は入力の反転信号を出力信号する。（以下反転ＩＮＶ１１を単にＩＮＶ１１と記す。）ＯＳＴ４の出力は試験ロック１信号４６となる(図５（ｉ）参照)。【００８７】
ＡＮＤ１１の出力信号がＨレベルになるとき、ＯＳＴ５は出力信号を期間Ｔ５（タイミングｔ４〜ｔ８）で示す所定の時間Ｈレベルにする。ＯＳＴ５の出力は反転ＩＮＶ１２に接続されており、入力の反転信号を出力信号する。ＯＳＴ５の出力は試験ロック２信号４７となる(図５（ｊ）)。【００８８】
ＯＮＤ６の出力はワンショットＯＳＴ７に接続されている。ＡＮＤ１１の出力信号がＬレベルからＨレベルに変化するとＯＮＤ６の出力は所定時間Ｔ６遅延してＨレベルとなる（タイミングｔ５）。ＯＮＤ６の出力がＨレベルになるとワンショットＯＳＴ７は出力信号を期間Ｔ７（タイミングｔ５〜ｔ７）で示す所定の時間Ｈレベルする。この信号は、試験パルス発生指令信号となる（図５（ｋ））。【００８９】
（非常停止指令１信号３３ａとアンサ１信号３５ａの一致を監視）
図３で説明したようにアンサ１信号３５ａは、非常停止指令１信号３３ａに対する応答信号としてＡＮＤ１の出力であり、試験信号発生及び監視回路部２１４にも入力され、さらにインターフェース部２１０経由でアンサ１信号３５として上位監視装置３に入力される。【００９０】
上記試験信号発生及び監視回路部２１４では、入力された非常停止指令１信号３３ａに対してアンサ１信号３５ａが応答しているかを監視するため、非常停止指令１信号３３ａは排他的論理和ＥＸＯＲ１１の一方の端子に入力され、アンサ１信号３５ａは排他的論理和ＥＸＯＲ１１の他方の端子に入力される（以下排他的論理和ＥＸＯＲ１１を単にＥＸＯＲ１１と記す。）。【００９１】
ＥＸＯＲ１１の出力信号は、上記２個の入力信号が不一致の場合はＨレベルになり、一致の場合はＬレベルになる。ＥＸＯＲ１１の出力信号は論理積ＡＮＤ１２の一方の入力端子に入力され、論理積ＡＮＤ１２の他方の入力端子には上記試験ロック１信号４６が入力される（以下論理積ＡＮＤ１２を単にＡＮＤ１２と記す。）。ＡＮＤ１２の出力信号は、故障ラッチ回路４１１に入力される。【００９２】
このようにして、ＡＮＤ１２の出力端子から非常停止指令１信号３３ａとアンサ１信号３５ａの一致を監視する信号が出力される。上記監視の結果、不一致の場合は、Ｈレベルが出力され、故障状態であるとみなし、故障ラッチ回路４１１でラッチ（保存）される。一致の場合はＬレベルが出力され、故障ラッチ回路４１１で故障状態はラッチされない。なお、故障ラッチ回路４１１は、故障の際の処理に係り、本発明の趣旨と異なり、既存技術で構成可能なことから、その説明は省略する。尚、後述の他の故障ラッチ回路についても同様である。【００９３】
また、ＡＮＤ１２の他方の入力端子に入力された試験ロック１信号４６は、上述したように期間Ｔ４（タイミングｔ４〜ｔ６）で示す所定の時間Ｌレベルが出力され、それ以外の時間Ｈレベルが出力されるため、このＨレベルが出力されている時間に当該非常停止指令１信号３３ａとアンサ１信号３５ａの一致を監視し、不一致の場合に故障状態であるとみなし、故障ラッチ回路４１１でラッチされる
（試験ロック１信号４６とアンサ１信号３５ａの一致を監視）
上記試験ロック１信号４６は、排他的論理和ＥＸＯＲ１３の一方の端子に入力され、アンサ１信号３５ａは排他的論理和ＥＸＯＲ１３の他方の端子に入力され、試験ロック１信号４６とアンサ１信号３５ａの一致を監視する。（以下排他的論理和ＥＸＯＲ１３を単にＥＸＯＲ１３と記す。）
この監視の結果、ＥＸＯＲ１３の出力信号は、不一致の場合は、Ｈレベルが出力され、論理積ＡＮＤ１３の一方の入力端子に入力される。（以下論理積ＡＮＤ１３を単にＡＮＤ１３と記す。）ＡＮＤ１３の他方入力端子には、上述したＯＳＴ４の出力が入力される（ここではＯＳＴ４の出力がＨレベル時に試験ロック１信号４６はＬレベルになる）。ＡＮＤ１３の出力信号は、故障ラッチ回路４１２に入力される。【００９４】
試験ロック１信号４６は、上述したように期間Ｔ４（タイミングｔ４〜ｔ６）で示す所定の時間Ｌレベルになり、それ以外の時間Ｈレベルが出力されるため、このＬレベルが出力されている時間に当該試験ロック１とアンサ１信号３５ａの一致を監視し、一致しない場合に故障状態であるとみなし、故障ラッチ回路４１２でラッチされる。【００９５】
（非常停止指令２信号３４ａとアンサ２信号３６ａの一致を監視）
図３で説明したように非常停止指令２信号３４ａは、ＡＮＤ２一方の端子に入力されており、非常停止指令２信号３４ａがＬレベルのとき、当該ＡＮＤ２の出力信号は、Ｌレベルとなり、ＡＭＰ１を介してトランジスタＴｒ１のベースに入力され、トランジスタＴｒ１はオフ状態になり、発光素子２１２に対する発光素子用電源の供給が禁止される。この結果、電圧低下検出部２１３で電圧低下が検出され、電源低下検出部２１３の出力であるアンサ２信号３６ａはＬレベルとなる。さらにアンサ２信号３６ａはインターフェース部２１０を介してアンサ２信号３６が上位監視装置３に非常停止指令２信号３４に対する応答信号として送信される。【００９６】
上記非常停止指令２信号３４に対する応答信号としてアンサ２信号３６ａが応答しているかを監視するため、非常停止指令２信号３４ａは排他的論理和ＥＸＯＲ１２の一方の端子に入力され、アンサ２信号３６aは排他的論理和ＥＸＯＲ１２の他方の端子に入力される（以下排他的論理和ＥＸＯＲ１２を単にＥＸＯＲ１２と記す。）。【００９７】
ＥＸＯＲ１２の出力信号は、上記２個の入力信号が不一致の場合はＨレベルになり、一致の場合はＬレベルになる。ＥＸＯＲ１２の出力信号は、論理積ＡＮＤ１４の一方の入力端子に入力され、論理積ＡＮＤ１４の出力信号（Ｌレベル）は、故障ラッチ回路４１３に入力される（以下論理積ＡＮＤ１４を単にＡＮＤ１４と記す。）。【００９８】
このようにして、ＡＮＤ１４の出力端子から非常停止指令２信号３４ａとアンサ２信号３６ａの一致を監視する信号が出力される。上記監視の結果、不一致の場合は、Ｈレベルが出力され、故障状態であるとみなし、故障ラッチ回路４１３でラッチされる。一致の場合はＬレベルが出力され、故障ラッチ回路４１３で故障状態はラッチされない。【００９９】
また、ＡＮＤ１４の他方の入力端子に入力された試験ロック２信号４７は、上述したように期間Ｔ５（タイミングｔ４〜ｔ８）で示す所定の時間Ｌレベルが出力され、それ以外の時間はＨレベルが出力されるため、このＨレベルが出力されている時間に当該非常停止指令２信号３４ａとアンサ２信号３６ａの一致を監視し、不一致の場合に故障状態であるとみなし、故障ラッチ回路４１３でラッチされる。【０１００】
（試験ロック２信号４７とアンサ２信号３６ａの一致を監視）
上記試験ロック２信号４７は排他的論理和ＥＸＯＲ１４の一方の端子に入力され、アンサ２信号は排他的論理和ＥＸＯＲ１４の他方の端子に入力され、試験ロック２信号４７とアンサ２信号の一致を監視する（以下排他的論理和ＥＸＯＲ１４を単にＥＸＯＲ１４と記す。）。【０１０１】
この監視の結果、ＥＸＯＲ１４の出力信号は、不一致の場合は、Ｈレベルが出力され、論理積ＡＮＤ１５の一方の入力端子に入力される（以下論理積ＡＮＤ１５を単にＡＮＤ１５と記す。）。ＡＮＤ１５の他方入力端子には、上述したＯＳＴ５の出力信号５３が入力される。ＡＮＤ１５の出力信号（Ｌレベル）は、故障ラッチ回路４１４に入力される。【０１０２】
試験ロック２信号４７は、上述したように期間Ｔ５（タイミングｔ４〜ｔ８）で示す所定の時間Ｌレベルになり、それ以外の時間Ｈレベルが出力されるため、このＬレベルが出力されている時間に当該試験ロック２信号４７とアンサ２信号３６ａの一致を監視し、一致しない場合に故障状態であるとみなし、故障ラッチ回路４１４でラッチされる。【０１０３】
（ＡＮＤ３の出力信号４５がＬレベルであることを監視）
図３に示すＡＮＤ３の出力信号４５は、ＤＥＢ／ＧＢ指令信号３２ａ、非常停止指令１信号３３ａ及び非常停止指令２信号３４ａが、何れもＨレベルになると運転可能状態になり、図４に示す反転ＩＮＶ１１から試験ロック１信号４６が出力される（以下ＡＮＤ３の出力信号を単にＡＮＤ３出力４５と記す。）。【０１０４】
この試験ロック１信号４６は、図５（９）に示すように上記運転可能状態になってから期間Ｔ４（タイミングｔ４〜ｔ６）で示す所定の時間Ｌレベルが出力される。この試験ロック１信号４６（Ｌレベル）はＡＮＤ１の一方の入力端子に入力され、ＡＮＤ１の出力であるアンサ１信号３５ａ（Ｌレベル）はＡＮＤ３の一方の入力端子に入力される。【０１０５】
その結果、ＡＮＤ３出力４５は、試験ロック１信号４６が出力（Ｌレベル）されている間、Ｌレベルが出力される（図５（ｉ）、（ｐ）参照）。【０１０６】
ＡＮＤ３出力信号４５は、発行素子２１２にＰＷＭ信号を出力する直前の状態であり、この信号がＬレベルであることを確認することは、ＰＷＭ信号がＡＮＤ３出力端子から出力されていないことを監視することが非常停止回路の確認上で重要である。【０１０７】
図４において、論理和回路ＯＲ１１にはＩＮＶ１１の出力である試験ロック１信号４６及びＩＮＶ１３の出力が入力されている。（以降論理和回路ＯＲ１１を単にＯＲ１１と記す。）ＯＲ１１の出力は論理積ＡＮＤ１６の一方の入力端子に入力されている。【０１０８】
ＡＮＤ３出力４５は、論理積ＡＮＤ１６の他方の入力端子に入力され、その出力信号は、故障ラッチ回路４１５に入力される。ＯＲ１１の出力がＨレベル時に、ＡＮＤ３出力信号４５がＨレベル又はパルス信号が出力されている場合は、論理積ＡＮＤ１６の出力もＨレベル又はパルス信号が出力され故障状態であるとみなし、故障ラッチ回路４１５でラッチされる。【０１０９】
（ＰＷＭ信号４４と、ＡＮＤ３出力４５の一致を監視）
ＰＷＭ信号発生回路２１５から出力されたＰＷＭ信号４４は、排他的論理和ＥＸＯＲ１５の一方の入力端子に入力され、ＡＮＤ３出力４５は、排他的論理和ＥＸＯＲ１５の他方の入力端子に入力され、ＰＷＭ信号４４とＡＮＤ３出力４５の一致を監視する（以下排他的論理和ＥＸＯＲ１５を単にＥＸＯＲ１５と記す。）。【０１１０】
この監視において、出力信号の一致を監視するタイミングは、（１）ＯＲ１出力信号がＨレベルであり、（２）ＡＮＤ１の出力３５ａがＨレベルであることが必要でありタイミングｔ６以降になる。【０１１１】
この監視により、ＤＥＢ／ＧＢ指令信号３２ａ、非常停止指令１信号３３ａ及び非常停止指令２信号３４ａ及び試験ロック１信号４６の系統が正常動作していることを確認することができる。したがって、ＯＲ１１の出力を反転ＩＮＶ１４で反転し、その信号を論理積ＡＮＤ１７の一方の入力とする（以下論理積ＡＮＤ１７を単にＡＮＤ１７と記す。）。ＡＮＤ１７の他方の入力にはＥＸＯＲ１５の出力が接続される。ＡＮＤ１７の出力には故障ラッチ回路４１６が接続されている。【０１１２】
この結果、ＯＲ１１の出力がＬレベル時は、ＰＷＭ信号４４とＡＮＤ３出力４５の一致が監視され、不一致時にはＡＮＤ１７の出力がＨレベル又はパルス信号が出力され故障状態であるとみなし、故障ラッチ回路４１６でラッチされる。【０１１３】
（ＰＷＭ信号がＬレベルであることを監視）
ＰＷＭ信号４４は、論理積ＡＮＤ１８の一方の入力端子に入力される。（以下、論理積ＡＮＤ１８を単にＡＮＤ１８と記す。）試験パルス発生指令信号４８は論理和ＯＲ１２の一方の入力端子に入力される（以下、論理和ＯＲ１２を単にＯＲ１２と記す。）。【０１１４】
ＯＮＤ３の出力信号４２は、ＯＲ１２の他方の入力端子に入力され、その出力信号は反転ＩＮＶ１５に入力される（以下反転ＩＮＶ１５を単にＩＮＶ１５と記す。）。【０１１５】
ＩＮＶ１５の出力信号は、上記論理積ＡＮＤ１８の他方の入力端子に入力される。この結果、試験パルス発生指令信号４８は、期間Ｔ６（タイミングｔ４〜ｔ５）で示す所定の時間Ｌレベルになり、その後、期間Ｔ７（タイミングｔ５〜ｔ７）で示す所定の時間Ｈレベルになるが、期間Ｔ７経過後からオンディレイ３出力信号の後端（タイミングｔ９）までの時間ＯＲ１の出力信号４２がＬレベルになり、ＰＷＭ信号発生回路２１５から出力されるＰＷＭ信号４４は、Ｌレベルになる。このようにして、ＰＷＭ信号がＬレベルであることを監視することができる。この監視の結果Ｈレベル又はパルスが出力された場合には、故障状態であるとみなし、故障ラッチ回路４１７でラッチされる。【０１１６】
（ＰＷＭ信号４４がパルスであることを監視）
上記試験パルス発生指令信号４８とオンディレイ３出力信号４２はＯＲ１２の入力端子に入力され、その出力信号は論理積ＡＮＤ１９の一方の端子に入力される（以降、論理積ＡＮＤ１９を単にＡＮＤ１９と記す。）。【０１１７】
この結果、ＡＮＤ１９の一方の入力端子には、試験パルス発生指令信号の期間Ｔ７（タイミングｔ５〜ｔ７）で示す所定の時間Ｈレベル、及びオンディレイ３出力信号の期間Ｔ３（タイミングｔ４〜ｔ９）で示す所定の時間Ｌレベルを維持し、期間Ｔ３経過後のＨレベルが入力される。【０１１８】
ＰＷＭ信号４４は、リトリガブルワンショットＲＯＳに入力される。リトリガブルワンショットＲＯＳ複数のパルスで構成されるＰＷＭ信号４４の立ち上がり信号をトリガとして設定された所定のパルス幅Ｔ１０を有する信号を生成して出力する。ここでの設定された所定のパルス幅Ｔ１０をＰＷＭ信号のキャリア周波数の周期より長く設定する。このように設定することにより、ＰＷＭ信号４４が正常なＰＷＭパルスを出力しているときはリトリガブルワンショットＲＯＳの出力は連続的にＨレベルとなる。【０１１９】
リトリガブルワンショットＲＯＳの出力信号は、反転ＩＮＶ１６に入力され、その出力信号はＡＮＤ１９の他方に入力端子に入力される。【０１２０】
その結果、回路が正常であれば、上記試験パルス発生指令信号の期間Ｔ７で示す所定のＨレベル及びオンディレイ３出力信号の期間Ｔ３経過後のＨレベルの時間に、リトリガブルワンショットＯＳＴの出力はＨレベルとなる。【０１２１】
また、ＰＷＭ信号４４が出力されない期間は、リトリガブルワンショットＯＳＴの出力はＨレベルとなる。よって、リトリガブルワンショットＯＳＴの出力を反転ＩＮＶ１６で反転することにより、反転ＩＮＶ１６の出力はＰＷＭ信号４４が発生している時はＬレベルとなり、ＰＷＭ信号４４が発生していない時はＨレベルとなる（図５（ｈ）、（ｋ）、（ｍ））。ＡＮＤ１９の出力は故障ラッチ回路４１８に接続される。【０１２２】
上記ＡＮＤ１９の出力は、ＰＷＭ信号４４がパルスであることの監視信号となる。この監視の結果、ＡＮＤ１９の出力がＨレベルの場合は、故障状態であるとみなし、故障ラッチ回路４１８でラッチされる。【０１２３】
尚、必要により微妙な信号遅延やタイミング差によるパルス状の異常信号による誤動作除去のため必要により故障ラッチ回路４１１〜４１８の入力にフィルタを設けてもよい。【０１２４】
また、図３に示す論理回路、試験信号発生回路及び監視回路の一部若しくはすべてをソフトウエアで実現してもよい。【０１２５】
以上説明したように、電力変換装置を停止させるための指令信号を２重系とし、さらに、運転指令信号出力後、運転が開始されるまでの所定の時間に、電力変換装置内で試験ロック信号を出力し、そのアンサ信号を上位監視制御装置に送信すると共に、試験ロック信号とアンサ信号の一致監視や、ＰＷＭ信号がパルスやＬレベルであるこの監視を行うことにより緊急停止を確実に行うことができる安全性を確保し、かつ、故障監視機能を備えた電力変換装置及び電力変換システムを提供することができる。
【符号の説明】
【０１２６】
１００  電力変換システム
１  ３相交流電源
２  ドライブ装置
２０  主回路部
２１  制御回路部
２１０  インターフェース部
２１１  光通信ケーブル
２１２  発光素子
２１３  電圧低下検出部
２１４  試験信号発生及び監視回路部
２１５  ＰＷＭ信号発生回路
３  上位監視制御装置
３０ａ  制御信号
３０ｂ  応答信号
３１  電動機速度指令信号
３２  ＤＥＢ／ＧＢ指令信号
３３  非常停止指令１信号
３４  非常停止指令２信号
３５  アンサ１信号
３６  アンサ２信号
３７ａ  非常停止１異常
３８ａ  非常停止２異常
４  電動機
ＥＸＯＲ３７，ＥＸＯＲ３８  排他的論理和
ＯＮＤ１，ＯＮＤ２，ＯＮＤ３，ＯＮＤ６  オンディレイ
ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４，ＡＮＤ５，ＡＮＤ６  論理積
ＡＮＤ１１，ＡＮＤ１２，ＡＮＤ１３，ＡＮＤ１４，ＡＮＤ１５  論理積
ＡＮＤ１６，ＡＮＤ１７，ＡＮＤ１８  論理積
ＡＭＰ１  増幅器
Ｔｒ１  トランジスタ
ＯＲ１, ＯＲ１１, ＯＲ１２  論理和
ＩＮＶ１１，ＩＮＶ１２，ＩＮＶ１３，ＩＮＶ１４，ＩＮＶ１５，ＩＮＶ１６  反転
ＥＸＯＲ１１，ＥＸＯＲ１２，ＥＸＯＲ１３，ＥＸＯＲ１４  排他的論理和
ＥＸＯＲ１５  排他的論理和
ＯＳＴ４，ＯＳＴ５，ＯＳＴ７  ワンショット
ＲＯＳＴ  リトリガブルワンショット
【図１】
2018198191.tif 000003
【図２】
2018198191.tif 000004
【図３】
2018198191.tif 000005
【図４】
2018198191.tif 000006
【図５】
2018198191.tif 000007
【国際調査報告】
2018198191.tif 000008
2018198191.tif 000009
2018198191.tif 000010
2018198191.tif 000011