(57)【要約】  第１接続部と第２接続部を有する入力接続部と、該第１接続部と該第２接続部を接続するように直列につながれた第１バリスタと第２バリスタと、該第１バリスタと該第２バリスタの接続点と接地用接続部とを接続する避雷素子と、を有するサージ対策回路と、該サージ対策回路に接続された電源回路と、を備え、該第１バリスタと該第２バリスタの静電容量は、該第１バリスタと該第２バリスタの公称静電容量を１．６倍した値から、該公称静電容量を０．４倍した値までのいずれかの値である。
2018101081.tif 000002
【特許請求の範囲】
【請求項１】
第１接続部と第２接続部を有する入力接続部と、
前記第１接続部と前記第２接続部を接続するように直列につながれた第１バリスタと第２バリスタと、前記第１バリスタと前記第２バリスタの接続点と接地用接続部とを接続する避雷素子と、を有するサージ対策回路と、
前記サージ対策回路に接続された電源回路と、を備え、
前記第１バリスタと前記第２バリスタの静電容量は、前記第１バリスタと前記第２バリスタの公称静電容量を１．６倍した値から、前記公称静電容量を０．４倍した値までのいずれかの値であることを特徴とする電源装置。
【請求項２】
前記第１バリスタと前記第２バリスタの許容電圧は、前記第１接続部と前記第２接続部に入力される電圧よりも小さいことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記電源回路の耐圧は、前記入力接続部に印加される電圧を１．６倍した値より大きく設定されたことを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記避雷素子は、アレスタ、コンデンサ、又はアレスタとコンデンサの並列回路であることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項５】
請求項１〜４のいずれか１項に記載の電源装置と、
前記電源回路に接続された光源部と、を備えたことを特徴とする照明器具。
【請求項６】
公称静電容量を１．６倍した値から、前記公称静電容量を０．４倍した値までのいずれかの静電容量を有する第１バリスタと第２バリスタを選択する工程と、
直列接続された前記第１バリスタと前記第２バリスタで、第１接続部と第２接続部を接続し、避雷素子で前記第１バリスタと前記第２バリスタの接続点と、接地用接続部とを接続することで、前記第１バリスタ、前記第２バリスタ及び前記避雷素子を有するサージ対策回路を設ける工程と、を備え、
前記サージ対策回路には電源回路が接続されることを特徴とする電源装置の製造方法。
【請求項７】
前記電源回路の耐圧は、前記第１接続部と前記第２接続部を有する入力接続部に印加される電圧を１．６倍した値より大きく設定されたことを特徴とする請求項６に記載の電源装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源部に電流を供給する電源装置、その電源装置を備えた照明器具、及びその電源装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ＬＥＤ電源回路とそれを用いた照明器具が開示されている。このＬＥＤ電源回路は、ラインフィルタとダイオードブリッジ間の入力電源ラインから、アースに対してコンデンサを挿入し、電源ラインからアースに対する総容量が平滑コンデンサの１／２００以下になるように設定したものである。これにより、ＤＣ−ＤＣ変換回路を用いたＬＥＤ電源回路において、入力電源ラインへ伝搬する高周波雑音を低減すると共に、雷サージ性能を向上させる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２０１０−１７８５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡＣ電源に接続され、光源部に電流を供給する電源装置を、外来サージと線間サージから保護する必要がある。雷サージなどの外来サージから電源装置を保護するために、ＡＣ電源の一方の電極からアースに対して第１バリスタとアレスタなどの避雷素子とを直列接続し、ＡＣ電源の他方の電極からアースに対して第２バリスタと避雷素子を直列接続することがある。これにより電源装置とアース間に発生するサージを抑制する。【０００５】
線間サージを抑制するために、ＡＣ電源の一方の電極と他方の電極を第３バリスタで接続することがある。第３バリスタにより、いわゆる線間から発生するサージを抑制する。このように、サージから電源装置を保護する回路をサージ対策回路という。なお、バリスタとは、低い電圧では高い抵抗値を示すが、予め定められた電圧を超えると抵抗値が低下し大電流を流す素子である。【０００６】
ところで、バリスタの静電容量はある程度のばらつきを有する。例えばあるバリスタの静電容量は公称静電容量よりも１００％大きい値を有し、別のバリスタの静電容量は公称静電容量よりも５０％小さい値となることがある。この場合、ＡＣ電源の電圧の大半が第１バリスタに印加され、第２バリスタにはＡＣ電源から小さい電圧が印加されるに過ぎない。【０００７】
したがって、バリスタの静電容量のばらつきを考慮して、第１バリスタと第２バリスタが高抵抗を維持する電圧を高く設定しなければならない。第１バリスタと第２バリスタが高抵抗を維持する電圧を高く設定することは、後段の電源回路に高電圧が印加されることを意味する。この場合、高電圧に耐えられるように電源装置を大型化しなければならない問題があった。  【０００８】
本発明は、上述のような課題を解決するためになされたもので、電源装置の大型化を回避しつつ、省部品でサージ対策を施すことができる電源装置、照明器具および電源装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願の発明に係る電源装置は、第１接続部と第２接続部を有する入力接続部と、該第１接続部と該第２接続部を接続するように直列につながれた第１バリスタと第２バリスタと、該第１バリスタと該第２バリスタの接続点と接地用接続部とを接続する避雷素子と、を有するサージ対策回路と、該サージ対策回路に接続された電源回路と、を備え、該第１バリスタと該第２バリスタの静電容量は、該第１バリスタと該第２バリスタの公称静電容量を１．６倍した値から、該公称静電容量を０．４倍した値までのいずれかの値であることを特徴とする。【００１０】
本願の発明に係る電源装置の製造方法は、公称静電容量を１．６倍した値から、該公称静電容量を０．４倍した値までのいずれかの静電容量を有する第１バリスタと第２バリスタを選択する工程と、直列接続された該第１バリスタと該第２バリスタで、第１接続部と第２接続部を接続し、避雷素子で該第１バリスタと該第２バリスタの接続点と、接地用接続部とを接続することで、該第１バリスタ、該第２バリスタ及び該避雷素子を有するサージ対策回路を設ける工程と、を備え、該サージ対策回路には電源回路が接続されることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、第１バリスタと第２バリスタの静電容量のばらつきを制限することで、電源装置の大型化を回避しつつ、省部品でサージ対策を施すことができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係る照明器具の回路図である。
【図２】静電容量を示す表である。
【図３】交流電圧の変化に対するバリスタに印加される電圧の変化を示す図である。
【図４】変形例に係る照明器具の回路図である。
【図５】他の変形例に係る照明器具の回路図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態に係る電源装置、照明器具及び電源装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１４】
実施の形態．
図１は実施の形態に係る照明器具の回路図である。電源装置１０は外部とのインターフェースとして、第１接続部Ｔａと第２接続部Ｔｂを有する入力接続部Ｔ１と、出力接続部Ｔ２と、接地用接続部Ｔ３とを備えている。入力接続部Ｔ１には交流電源ＡＣが接続されている。出力接続部Ｔ２には光源部２０が接続されている。光源部２０は例えばＬＥＤモジュールである。接地用接続部Ｔ３はアースにつながれている。
【００１５】
電源装置１０は、入力接続部Ｔ１に接続されたサージ対策回路１２を備えている。サージ対策回路１２は、第１バリスタＺ１、第２バリスタＺ２およびアレスタＡＲを備えている。第１バリスタＺ１と第２バリスタＺ２は第１接続部Ｔａと第２接続部Ｔｂを接続するように直列につながれている。アレスタＡＲは、第１バリスタＺ１と第２バリスタＺ２の接続点と接地用接続部Ｔ３とを接続している。
【００１６】
サージ対策回路１２は、キャパシタＣａ、コモンモードチョークコイル１４及びダイオードブリッジ１６を介して電源回路１８に接続されている。電源回路１８は出力接続部Ｔ２を介して光源部２０と接続されている。電源回路１８は光源部２０に電流を供給する回路である。電源回路１８は例えば力率改善回路とバックコンバータ回路を備えている。
【００１７】
雷サージなどの外来サージが生じると、第１バリスタＺ１の抵抗値が大きく低下し、直列接続された第１バリスタＺ１とアレスタＡＲに電流が流れることで、電源回路１８を保護する。あるいは、第２バリスタＺ２の抵抗値が大きく低下し、直列接続された第２バリスタＺ２とアレスタＡＲに電流が流れることで、電源回路１８を保護する。他方、交流電源ＡＣの一方の電極と他方の電極の間の線間サージは、交流電源ＡＣに対して直列接続された第１バリスタＺ１と第２バリスタＺ２によって抑制することで、電源回路１８を保護する。
【００１８】
（静電容量の考察）
ここで、第１バリスタＺ１と第２バリスタＺ２の静電容量について考える。交流電源ＡＣにより第１バリスタＺ１に印加される電圧Ｖｚ０［Ｖ］は、以下の式１で表される。
Ｖｚ０＝Ｖａｃ×［Ｃ１/（Ｃ１＋Ｃ２）］     ・・・式１
ここで、Ｖａｃは交流電源ＡＣの電圧［Ｖ］であり、Ｃ１は第１バリスタＺ１の静電容量［μＦ］であり、Ｃ２は第２バリスタＺ２の静電容量［μＦ］である。
【００１９】
交流電源ＡＣにより第１バリスタＺ１に電圧Ｖｚ０［Ｖ］のみが印加されているときは、第１バリスタＺ１が高い抵抗値を保つべきである。そのため、第１バリスタＺ１が高い抵抗値を保つことができる最大の電圧の公称値をＶｚＭＡＸ［Ｖ］とすると、以下の式２を満たす必要がある。
Ｖｚ０≦ＶｚＭＡＸ      ・・・式２
したがって、第１バリスタＺ１に印加される電圧Ｖｚ０［Ｖ］が高いほど、第１バリスタＺ１のＶｚＭＡＸを大きくしなければならないことが分かる。この議論は第２バリスタＺ２についても同様であり、交流電源ＡＣにより第２バリスタＺ２に印加される電圧Ｖｚ０が高いほど第２バリスタの公称値ＶｚＭＡＸを大きくしなければならない。
【００２０】
バリスタの静電容量は比較的大きなばらつきを有する。バリスタの公称静電容量をＣ［μＦ］とすると、実際に製造されるバリスタの静電容量は、ばらつきをαとすると、Ｃ＋α〜Ｃ−αの範囲のいずれかとなる。そのため、Ｃ１とＣ２の差が最大となるのは、以下の場合である。
Ｃ１＝Ｃ（１＋α）
Ｃ２＝Ｃ（１−α）
【００２１】
Ｃ１とＣ２の差が最大となるワーストケースにおいて、交流電源ＡＣから第１バリスタＺ１に印加される電圧Ｖｚ０［Ｖ］は、以下のとおりとなる。
Ｖａｃ×Ｃ（１＋α）／［Ｃ（１＋α）＋Ｃ（１−α）］＝Ｖｚ０≦ＶｚＭＡＸ
この式を変形すると、以下の条件１を得ることができる。
ＶｚＭＡＸ≧Ｖａｃ×［（１＋α）／２］      ・・・条件１
【００２２】
ばらつきαは理想的には０である。ばらつきαが０であれば、交流電源ＡＣの半分の電圧が第１バリスタＺ１に印加され、残りの半分の電圧が第２バリスタＺ２に印加される。しかし実際にはαは０より大きい値となり、第１バリスタＺ１と第２バリスタＺ２を無作為に選択すれば、両者の静電容量には相応のアンバランスが生じる。例えば、第１バリスタＺ１と第２バリスタＺ２の静電容量比が２：１であると、第１バリスタＺ１に交流電源ＡＣの２／３の電圧が印加され、第２バリスタＺ２に交流電源ＡＣの１／３の電圧が印加される。
【００２３】
条件１から静電容量のばらつきαが大きくなるほど第１バリスタＺ１の公称値ＶｚＭＡＸを大きくしなければならないことが分かる。例えば、第１バリスタＺ１の静電容量が公称静電容量の２倍となる場合、αは１である。条件１のαを１とすると、ＶｚＭＡＸは以下の式３のようになる。
ＶｚＭＡＸ≧Ｖａｃ      ・・・式３
【００２４】
例えば、第１バリスタＺ１のαが１であり、第２バリスタＺ２のαが−０．５であり、交流電源ＡＣの電圧が２７０Ｖであるとし、これらを式１に代入すると、第１バリスタＺ１に印加される電圧Ｖｚ０＝２７０×［２Ｃ／（２Ｃ＋０．５Ｃ）］＝２１６［Ｖ］となる。したがって、第１バリスタＺ１のＶｚＭＡＸは少なくとも２１６Ｖとする必要がある。この場合、例えばＶｚＭＡＸが２２０Ｖのバリスタを利用してもよいが、２０％程度の余裕を設けてＶｚＭＡＸが２６４Ｖの第１バリスタと第２バリスタを選択することになる。
【００２５】
ＶｚＭＡＸが２６４Ｖの第１バリスタＺ１と第２バリスタＺ２を選択した場合、線間の外来サージが５２８Ｖを超えるとはじめてサージ対策回路１２が機能することになる。よって、電源回路１８等の部品は、５２８Ｖもの高電圧に耐えることができなければならない。一般に耐圧を高めるためには部品が大型化してしまう。よって、第１バリスタＺ１のαが１であり、第２バリスタＺ２のαが−０．５である場合には、電源装置１０の大型化が避けられない。
【００２６】
電源装置１０の大型化を避けるために、従来は、交流電源ＡＣの一方の電極と他方の電極を第３バリスタで接続しいわゆる線間から発生するサージを抑制していた。第３バリスタのＶｚＭＡＸは、交流電源ＡＣの電圧２７０Ｖより高くする必要があるので、例えば３００Ｖ程度とする。そうすると３００Ｖを超える外来サージは第３バリスタを経由して吸収されるので、電源回路１８等の部品の耐圧は３００Ｖ程度で足りる。したがって、第３バリスタを設けることで電源回路１８の大型化を回避できるが、第３バリスタを設けること自体が電源装置の大型化につながる。
【００２７】
（本発明の実施の形態における静電容量の決め方）
第３バリスタを省略することを前提とした場合には、第１バリスタＺ１と第２バリスタＺ２の静電容量のばらつきαのワーストケースを考慮してその場合に合わせてＶｚＭＡＸを設定しなければならないので、αが大きいほどＶｚＭＡＸを大きくしなければならない。したがって、αを管理しなければ、電源装置１０の大型化が避けられない。
【００２８】
本発明の実施の形態に係る電源装置の製造方法を説明する。まず、公称静電容量を１．６倍した値から、公称静電容量を０．４倍した値までのいずれかの静電容量を有する第１バリスタＺ１と第２バリスタＺ２を選択する。この工程をバリスタ選択工程という。一般にバリスタの静電容量は大きなばらつきを有しているが、この工程では、電源装置１０に採用する第１バリスタＺ１と第２バリスタＺ２として、静電容量が公称静電容量から大きく離れていないバリスタを選択する。
【００２９】
上述のように、公称静電容量を１．６倍した値から、公称静電容量を０．４倍した値までのいずれかの静電容量を有する第１バリスタＺ１と第２バリスタＺ２を選択した場合、第１バリスタＺ１と第２バリスタＺ２のαは最大でも０．６である。上述の「条件１」式においてαを０．６とすると以下の式４を得ることができる。
ＶｚＭＡＸ≧Ｖａｃ×［（１＋０．６）／２］＝０．８Ｖａｃ    ・・・式４
【００３０】
第１バリスタＺ１と第２バリスタＺ２の信頼性を確保するために、交流電源ＡＣによりこれらのバリスタに印加される電圧はＶａｃの８０％以下とすることが好ましい。その場合「条件１」式は、以下の式５のように変形される。
Ｖａｃ×［（１＋α）／２］≦ＶｚＭＡＸ＝０．８Ｖａｃ      ・・・式５
【００３１】
式５を変形すると、以下の式６を得ることができる。
（１＋α）／２≦０．８      ・・・式６
式６を変形すると、以下の式７を得ることができる。
α≦０．６                  ・・・式７
【００３２】
バリスタ選択工程では、式７に基づき、αが０から０．６までのバリスタを選択する。いいかえれば、公称静電容量を１．６倍した値から、公称静電容量を０．４倍した値までのいずれかの静電容量を有する第１バリスタＺ１と第２バリスタＺ２を選択する。
【００３３】
第１バリスタＺ１と第２バリスタＺ２を選択した後、直列接続された第１バリスタＺ１と第２バリスタＺ２で、第１接続部Ｔａと第２接続部Ｔｂを接続する。そして、アレスタＡＲで第１バリスタＺ１と第２バリスタＺ２の接続点と、接地用接続部Ｔ３とを接続することで、第１バリスタＺ１、第２バリスタＺ２及びアレスタＡＲを有するサージ対策回路１２を設ける。このサージ対策回路１２に、電源回路１８を接続することで、図１の電源装置１０が完成する。
【００３４】
第１バリスタＺ１の静電容量Ｃ１がＣ（１＋α）＝１．６Ｃであり、第２バリスタＺ２の静電容量Ｃ２がＣ（１−α）＝０．４Ｃであり、交流電源ＡＣの電圧が２７０Ｖとすると式１は以下のようになる。
Ｖｚ０＝Ｖａｃ×［Ｃ１／（Ｃ１＋Ｃ２）］
＝２７０×［Ｃ×１．６／（Ｃ×１．６＋Ｃ×０．４）］
＝２７０×０．８
＝２１６
【００３５】
したがって、第１バリスタＺ１と第２バリスタＺ２にはＶｚＭＡＸが２１６Ｖ以上のバリスタを選ぶ必要がある。２０％の余裕を設ける場合に必要なＶｚＭＡＸは２５９Ｖである。この場合、５１８Ｖ以上の線間サージをサージ対策回路で吸収することができ、電源回路１８としては５１８Ｖ程度の耐圧が必要となる。本発明の実施の形態では第１バリスタＺ１と第２バリスタＺ２のαを０．６以下に制限するので、電源回路１８の耐圧は、入力接続部Ｔ１に印加される電圧を１．６倍した値より大きく設定すればよいことになる。
【００３６】
このように本発明の実施の形態に係る第１バリスタＺ１と第２バリスタＺ２の静電容量のばらつきを小さくすることで、比較的小さな線間サージをサージ対策回路１２で吸収できる。よって、サージ対策回路１２の後段にある電源回路１８等の大型化を回避できる。しかも、第３バリスタを用いないことを前提とするために、省部品でサージ対策を施すことができる。
【００３７】
図２は、αを０．１１としたときの、第１バリスタＺ１と第２バリスタＺ２の最小容量と最大容量を示す表である。図３は、図２で示したばらつきを有する第１バリスタＺ１と第２バリスタＺ２を採用し交流電源ＡＣの電圧を変化させたときの、第１バリスタＺ１に印加される電圧の最大値と最小値を示すグラフである。αが０．１１の場合、第１バリスタＺ１のＶｚＭＡＸを概ね１５０Ｖ程度にしておけば、交流電源ＡＣによる通常動作時に第１バリスタＺ１の抵抗値が大きく低下することはない。言い変えれば、ＶｚＭＡＸを１５０Ｖにする場合は、αは０．１１以下にしなければならないということである。このように、バリスタの静電容量のばらつきαを規定することにより、ＶｚＭＡＸ＜Ｖａｃを満たす第１バリスタＺ１と第２バリスタＺ２を選択することができる。
【００３８】
第１バリスタＺ１と第２バリスタＺ２の許容電圧は、第１接続部Ｔａと第２接続部Ｔｂに入力される電圧よりも小さくすることができる。ここで、許容電圧とは、第１バリスタＺ１と第２バリスタＺ２に連続して印加できる電圧の上限である。長時間にわたって許容電圧以上の電圧が第１バリスタＺ１と第２バリスタＺ２に印加されると第１バリスタＺ１と第２バリスタＺ２が劣化する。
【００３９】
アレスタＡＲは、他の避雷素子に置き換えることができる。図４は、変形例に係る照明器具の回路図である。図１のアレスタＡＲはコンデンサＣｓに置き換えられている。コンデンサＣｓは、第１バリスタＺ１と第２バリスタＺ２の接続点と、接地用接続部Ｔ３とを接続している。コンデンサＣｓが避雷素子として機能する。
【００４０】
図５は、他の変形例に係る照明器具の回路図である。アレスタＡＲに並列にコンデンサＣｓが接続されている。アレスタＡＲとコンデンサＣｓの並列回路は、第１バリスタＺ１と第２バリスタＺ２の接続点と、接地用接続部Ｔ３とを接続している。アレスタＡＲとコンデンサＣｓが避雷素子として機能する。このように図１のアレスタＡＲに代えて様々なタイプの避雷素子を用いることができる。なお、避雷素子は、避雷器又は電源用ＳＰＤ（Ｓｕｒｇｅ  Ｐｒｏｔｅｃｔｉｖｅ  Ｄｅｖｉｃｅ）と呼ばれることもある。
【符号の説明】
【００４１】
１０  電源装置、  １２  サージ対策回路、  １８  電源回路、  Ｚ１  第１バリスタ、  Ｚ２  第２バリスタ、  ＡＲ  アレスタ
【図１】
2018101081.tif 000003
【図２】
2018101081.tif 000004
【図３】
2018101081.tif 000005
【図４】
2018101081.tif 000006
【図５】
2018101081.tif 000007
【国際調査報告】
2018101081.tif 000008
2018101081.tif 000009
2018101081.tif 000010
2018101081.tif 000011