【事件の表示】
　特願２００１−１１３５１０「ＳｉＧｅ統合機構を使用した積層ダブル・ポリシリコン／ＭＯＳコンデンサの作製方法」拒絶査定不服審判事件〔平成１４年　１月１１日出願公開、特開２００２−　　９１６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成１３年４月１２日（パリ条約による優先権主張２０００年４月１７日、米国）の出願であって、平成１７年６月２０日に拒絶査定がなされ、これに対して同年９月２０日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願請求項１ないし３７に係る発明は、平成１７年１月３１日付け手続補正書により補正された明細書及び図面の記載から見て、その特許請求の範囲の請求項１ないし３７に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された事項により特定される以下のとおりのものである。
「【請求項１】
　積層ダブル・ポリシリコン／ＭＯＳコンデンサであって、
　表面にＮ型またはＰ型領域が形成された半導体基板と、
　前記半導体基板上に形成され、前記Ｎ型またはＰ型領域に重なる酸化物層と、
　前記酸化物層の両側壁及び上に、前記酸化物層を囲んで形成され、Ｎ型ドーパントまたはＰ型ドーパントでドープされた第１ポリシリコン層であって、前記ＭＯＳコンデンサの上部電極及び前記ダブル・ポリシリコン・コンデンサのベース電極として作用する、第１ポリシリコン層、
　前記第１ポリシリコン層上に形成された誘電層と、
　前記誘電層上に形成され、前記第１ポリシリコン層と同じドーパントまたは異なるドーパントでドープされた第２ポリシリコン層と、
　を含む、コンデンサ。」
　
３．引用した刊行物に記載の発明
（１）特開平４−１９６５８３号公報
　原査定の拒絶の理由に引用された、本願優先権主張日の前である平成４年７月１６日に日本国内において頒布された特開平４−１９６５８３号公報（以下、「刊行物１」という。）には、第１図及び第４図とともに以下の事項が記載されている。
「２．特許請求の範囲
　少なくとも２個以上のコンデンサを垂直方向に配置し、それぞれの上部コンデンサの下側電極と下部コンデンサの上側電極の電極を共有することを特徴とする半導体装置。」（第１頁左下欄第４ないし８行）
「［産業上の利用分野］
　本発明は、半導体装置におけるコンデンサの構造に関する。」（第１頁左下欄第１０ないし１２行）
「第１図（Ａ）は、半導体装置を上からみた図、第１図（Ｂ）は、断面構造を示す。１０は配線用のＡＬ、１１は第１電極用のＰＯＬＹ　Ｓｉ、１２は容量の誘電体で、この実施例ではＳｉＯ２とする。１３は第２電極用のＰＯＬＹ　Ｓｉ（２層ＰＯＬＹプロセスのＵＮＤＥＲ　ＰＯＬＹ）、１４は２つ目の容量の誘電体のＳｉＯ２、１５は層間膜、１６は酸化膜でＳｉＯ２である。この実施例において１７はＮ＋イオン打ち込み領域、１８はＮｓｕｂの基板とする。又、１８の基板がＰｓｕｂの時は、１７はＰ＋イオン打込み領域となる。１７のイオン打ち込み領域を第３電極とする。第２電極を同一ノードとし、第１、第２電極間で第１のコンデンサを構成する。そして、第２、第３電極間で第２のコンデンサを構成する。第３電極をＧＲＯＵＮＤ接続しない場合の、コンデンサの構造を第４図に示す。Ｎ−基板の場合、第１図の１７のＮ＋イオン打ち込み領域に相当する領域を第４図の１９のＰ＋のイオン打ち込み領域に（Ｐ−基板の場合、第１図の１７のＰ＋イオン打ち込み領域に相当する領域を第４図の１９のＮ＋のイオン打ち込み領域に）変え、配線用ＡＬとコンタクトで接続することにより、他のノードに接続することが出来る。」（第２頁左上欄第５行ないし右上欄第８行）
　ここで、第４図に記載された半導体装置がコンデンサであることは明らかであり、第４図とその説明を参照すると、基板１８の表面にＮ＋またはＰ＋のイオン打ち込み領域１９が形成され、このイオン打ち込み領域１９の上に、下側から順に、２つ目の容量の誘電体のＳｉＯ２１４、第２電極用のＰＯＬＹ　Ｓｉ１３、容量の誘電体１２、第１電極用のＰＯＬＹ　Ｓｉ１１、及び層間膜１５が、重なるように積層されていることは明らかである。
　したがって、刊行物１には、
「コンデンサであって、
表面にＮ＋またはＰ＋のイオン打ち込み領域１９が形成された基板１８と、前記基板上に形成され、前記Ｎ＋またはＰ＋のイオン打ち込み領域１９に重なる２つ目の容量の誘電体のＳｉＯ２１４と、
　前記２つ目の容量の誘電体のＳｉＯ２１４上に形成された、第２電極用のＰＯＬＹ　Ｓｉ１３、
　前記第２電極用のＰＯＬＹ　Ｓｉ１３上に形成された容量の誘電体１２と、
　前記容量の誘電体１２上に形成された第１電極用のＰＯＬＹ　Ｓｉ１１と、
　を含む、コンデンサ。」（以下、「引用発明」という。）
　が記載されている。
　
（２）特開平２−２８０３６９号公報
　原査定の拒絶の理由に引用された、本願優先権主張日の前である平成２年１１月１６日に日本国内において頒布された特開平２−２８０３６９号公報（以下、「刊行物２」という。）には、第１図及び第２図とともに以下の事項が記載されている。
「第１図は本発明の一実施例で得られた半導体装置の断面図であり、第２図（ａ）〜（ｃ）は本発明の一実施例を示す半導体装置の製造方法の工程断面図である。まず、第２図（ａ）に示すように、Ｐ型半導体シリコン基板１にＮ＋型不純物の埋込層２を形成し、さらにＮ−型のエピタキシャル層３（第１図）を成長させたのち、Ｎ型の不純物、たとえばリンのようなものをＮ−型エピタキシャル層３中の容量形成領域に注入してＮ＋型高濃度不純物層４を形成する。次に素子分離のためにＬＯＣＯＳ法を用いて厚いフィールド熱酸化膜５（第１図）を形成したのち、容量形成領域の半導体基板表面が露出する程度の酸化膜除去を行い、新たに前記容量形成領域に９００℃程度の熱処理で薄い熱酸化膜６を形成する。その後直ちにＬＰＣＶＤ技術により多結晶シリコン膜７を約４０００Åの厚さで全面に成長させたのち、フォトリソグラフィおよびエッチング技術により多結晶シリコン膜７を、所望の容量形成領域のみを残して取り除く。次に半導体基板からのコンタクトを取るために第２図（ａ）に示す状態でＮ型の不純物をイオン注入し、半導体基板中にコンタクト用Ｎ＋型高濃度不純物層８を形成するとともに、多結晶シリコン膜７にもＮ型の不純物が注入されるため、多結晶シリコン膜７は導電性のものとなる。
　次に、・・・第２図（ｂ）に示すように、ＬＰＣＶＤ技術により形成した窒化シリコン膜９を以下のようにパターンニングする。・・・
　次に、第２図（ｃ）に示すように、ＬＰＣＶＤ技術により表面にＮＳＧ膜（ＳｉＯ２膜）１０およびＰＳＧ膜（Ｐ２Ｏ５を含むＳｉＯ２膜）１１を成長させ、・・・フォトリソグラフィ技術およびドライまたはウェットエッチによりエッチングしてコンタクト窓を開口したのち、スパッタ技術により金属材料１２を蒸着させ、フォトリソグラフィ技術およびドライエッチによりそれぞれのコンタクト窓上に電極を形成する。
　以上の工程により第１図に示すように多結晶シリコン膜７と薄い熱酸化膜６とＮ＋型高濃度不純物層４と金属材料１２とによるＭＯＳ容量と、さらにその容量形成パターン上に、窒化シリコン膜９と多結晶シリコン膜７と金属材料１２とによるＭＩＳ容量との二種類の容量が同時に形成される。それぞれの容量を金属材料１２を用いて並列に接続することで容量の増大が実現できる。なお、それぞれの容量を直列に接続した場合は全容量は減少することになる。」（第２頁右上欄第８行ないし第３頁右上欄第１行）
　
４．対比
　本願発明と引用発明について、対比する。
　引用発明の「基板１８」、「Ｎ＋またはＰ＋のイオン打ち込み領域１９」は、本願発明の「半導体基板」、「Ｎ型またはＰ型領域」にそれぞれ相当し、引用発明の「２つ目の容量の誘電体のＳｉＯ２１４」は、本願発明の「酸化物層」に相当する。
　また、引用発明の「第２電極用のＰＯＬＹ　Ｓｉ１３」、「容量の誘電体１２」、「第１電極用のＰＯＬＹ　Ｓｉ１１」は、本願発明の「第１ポリシリコン層」、「誘電層」、「第２ポリシリコン層」にそれぞれ相当することは明らかである。
　したがって、本願発明と引用発明とは、
「コンデンサであって、
　表面にＮ型またはＰ型領域が形成された半導体基板と、
　前記半導体基板上に形成され、前記Ｎ型またはＰ型領域に重なる酸化物層と、
　前記酸化物層の上に形成された第１ポリシリコン層、
　前記第１ポリシリコン層上に形成された誘電層と、
　前記誘電層上に形成された第２ポリシリコン層と、
　を含む、コンデンサ。」
であることにおいて一致しており、以下の３点において、相違している。
（１）
　本願発明は、「積層ダブル・ポリシリコン／ＭＯＳコンデンサ」であるのに対し、引用発明は、「コンデンサ」である点。（以下、「相違点１」という。）
（２）
　本願発明は、「前記酸化物層の両側壁及び上に、前記酸化物層を囲んで形成され、Ｎ型ドーパントまたはＰ型ドーパントでドープされた第１ポリシリコン層であって、前記ＭＯＳコンデンサの上部電極及び前記ダブル・ポリシリコン・コンデンサのベース電極として作用する、第１ポリシリコン層」を有するのに対して、引用発明は、「前記２つ目の容量の誘電体のＳｉＯ２１４上に形成された、第２電極用のＰＯＬＹ　Ｓｉ１３」を有する点。（以下、「相違点２」という。）
（３）
　本願発明は、「前記第１ポリシリコン層と同じドーパントまたは異なるドーパントでドープされた第２ポリシリコン層」を有するのに対し、引用発明は、「第１電極用のＰＯＬＹ　Ｓｉ１１」を有するものの、そのドーパントについては記載されていない点。（以下、「相違点３」という。）
　
５．判断
　上記相違点について検討する。
（相違点１について）
　本願明細書には、「この目標は、本発明によれば、ＭＯＳコンデンサ上部にダブル・ポリシリコン・コンデンサを積層することにより達成される。」（段落【０００６】）と記載され、また、「ＭＯＳコンデンサ（拡散ポリシリコン・コンデンサともいう）」（段落【０００３】）と記載されているから、本願発明の「ＭＯＳコンデンサ」の語は、金属酸化膜半導体構造のコンデンサのみならず、「拡散ポリシリコン・コンデンサ」をも意味しており、本願発明の「積層ダブル・ポリシリコン／ＭＯＳコンデンサ」は、「ＭＯＳコンデンサ（拡散ポリシリコン・コンデンサ）上部にダブル・ポリシリコン・コンデンサを積層するもの」を意味することは明らかである。
　一方、引用発明の「コンデンサ」は、積層された「第１電極用のＰＯＬＹ　Ｓｉ１１」、「第２電極用のＰＯＬＹ　Ｓｉ１３」、及び、第３電極としての「イオン打ち込み領域１９」を有しており、刊行物１には、「第２電極を同一ノードとし、第１、第２電極間で第１のコンデンサを構成する。そして、第２、第３電極間で第２のコンデンサを構成する。」（第２頁左上欄第１７ないし１９行）と記載されているから、引用発明は、「第１電極用のＰＯＬＹ　Ｓｉ１１」と「第２電極用のＰＯＬＹ　Ｓｉ１３」との間の第１のコンデンサ（本願発明の「ダブル・ポリシリコン・コンデンサ」に相当）を、「第２電極用のＰＯＬＹ　Ｓｉ１３」と第３電極としての「イオン打ち込み領域１９」との間の第２のコンデンサ（本願発明の「ＭＯＳコンデンサ」に相当）の上部に積層するものである。
　したがって、引用発明の「コンデンサ」は、実質的に「積層ダブル・ポリシリコン／ＭＯＳコンデンサ」であるから、相違点１は、本願発明と引用発明との実質的な相違点ではない。
　審判請求人は、審判請求書において、「引例１記載の発明は、従来、「水平方向に並べる構造」であった２つのコンデンサを、垂直方向に重ねて２つ分の容量を得るものです（引例１第１頁）。従って、同引例では、上のコンデンサと下のコンデンサは同じであることが前提になっています。同文献には、上下異なるコンデンサを組合わせる事の記載乃至示唆はなく、ましてや、下側をＭＯＳコンデンサとし、上側をポリシリコン・コンデンサとすることは示唆しておりません。」と主張しているが、上述のとおり、刊行物１（引例１）には、下側をＭＯＳコンデンサとし、上側をダブル・ポリシリコン・コンデンサとすることが開示されているから、審判請求人の主張は失当と言わざるを得ない。
　なお、本願明細書には、「図４の積層コンデンサは、当業者には周知の従来の配線方法により、大容量コンデンサまたは高電圧コンデンサを形成するよう配線することができる。」（段落【００４０】）と記載されており、仮に、本願発明の「積層ダブル・ポリシリコン／ＭＯＳコンデンサ」は、単一のコンデンサとして使用するものであるとしても、刊行物２に、「第１図に示すように多結晶シリコン膜７と薄い熱酸化膜６とＮ＋型高濃度不純物層４と金属材料１２とによるＭＯＳ容量と、さらにその容量形成パターン上に、窒化シリコン膜９と多結晶シリコン膜７と金属材料１２とによるＭＩＳ容量との二種類の容量が同時に形成される。それぞれの容量を金属材料１２を用いて並列に接続することで容量の増大が実現できる。なお、それぞれの容量を直列に接続した場合は全容量は減少することになる。」（第３頁左上欄第１２行ないし右上欄第１行）と記載されているから、積層された二種類の容量を、並列或いは直列に接続して、単一のコンデンサとして使用することは周知の技術であり、引用発明の「コンデンサ」を単一のコンデンサとして使用することは、当業者が容易になし得ることにすぎない。
　
（相違点２について）
（ａ）
　引用発明の「第２電極用のＰＯＬＹ　Ｓｉ１３」は、ドーパントでドープされることについては記載されていないが、一般に、電極として利用されるポリシリコン層に不純物（ドーパント）をドープして導電性を高めることは慣用手段であって、刊行物２に、「半導体基板からのコンタクトを取るために第２図（ａ）に示す状態でＮ型の不純物をイオン注入し、半導体基板中にコンタクト用Ｎ＋型高濃度不純物層８を形成するとともに、多結晶シリコン膜７にもＮ型の不純物が注入されるため、多結晶シリコン膜７は導電性のものとなる。」（第２頁左下欄第６ないし１２行）と記載されるように、コンデンサの電極として使用される多結晶シリコン膜（ポリシリコン層）においても、ドーパントでドープされたものとすることは、本願の優先権主張日において周知の技術である。
　したがって、引用発明の「第２電極用のＰＯＬＹ　Ｓｉ１３」（本願発明の「第１ポリシリコン層」に相当）に上記周知の技術を適用し、Ｎ型のドーパントまたはＰ型のドーパントでドープされるようにすることは、当業者が何の困難もなくなし得ることである。
（ｂ）
　引用発明においては、「２つ目の容量の誘電体のＳｉＯ２１４」（本願発明の「酸化物層」に相当）は、比較的広い面積に形成されているため、「第２電極用のＰＯＬＹ　Ｓｉ１３」（本願発明の「第１ポリシリコン層」に相当）は、「２つ目の容量の誘電体のＳｉＯ２１４」の上に形成されるものの、その両側壁を囲んでいない。
　しかしながら、刊行物２の第１図に示されるように、ＭＯＳ容量の誘電体層（薄い熱酸化膜６）をその容量に必要な大きさで形成し、その上に、ＭＯＳ容量の上部電極となるポリシリコン層（多結晶シリコン膜７）を、誘電体層（薄い熱酸化膜６）の面積より広い面積で形成する構造は、当業者が必要に応じて適宜採用する構造にすぎない。そして、拒絶査定において、周知技術の例示として提示された特開平７−１６１９３０号公報（図４（Ｂ）、図５（Ｂ）とその説明（特に、１０，２０のキャパシタ電極構造に注意）参照。）及び特開平１０−１７３１３０号公報（図１（ａ）とその説明（特に、１５，１７の容量素子の電極構造に注意）参照。）には、ＭＩＳ容量素子の誘電体層となる絶縁膜をＣＶＤ法等で堆積し、リソグラフィ技術で不要な部分を取り除き、その後、上部電極を形成することが開示されており、その結果、誘電体層の両側壁及び上に、該誘電体層を囲んで形成された上部電極が得られることが、その図面から看取できる。
　したがって、引用発明において、「２つ目の容量の誘電体のＳｉＯ２１４」（本願発明の「酸化物層」に相当）を必要な面積にのみ形成し、その上に「第２電極用のＰＯＬＹ　Ｓｉ１３」を形成することにより、引用発明の「第２電極用のＰＯＬＹ　Ｓｉ１３」を、本願発明のごとく、「前記酸化物層の両側壁及び上に、前記酸化物層を囲んで形成され」るものとすることは、当業者が必要に応じて適宜なし得ることである。
（ｃ）
　相違点１において検討したとおり、引用発明の「コンデンサ」は、実質的に「積層ダブル・ポリシリコン／ＭＯＳコンデンサ」であり、刊行物１には、「少なくとも２個以上のコンデンサを垂直方向に配置し、それぞれの上部コンデンサの下側電極と下部コンデンサの上側電極の電極を共有する」（第１頁左下欄第５ないし７行）と記載されている。
　即ち、引用発明の「第２電極用のＰＯＬＹ　Ｓｉ１３」は、第１のコンデンサ（本願発明の「ダブル・ポリシリコン・コンデンサ」に相当）の下側電極（本願発明の「ベース電極」に相当）であると同時に、第２のコンデンサ（本願発明の「ＭＯＳコンデンサ」に相当）の上部電極として共有されるものであり、本願発明の「第１ポリシリコン層」と同等の作用をするものである。
（ｄ）
　したがって、上記（ａ）ないし（ｃ）を併せ考慮すると、引用発明の「第２電極用のＰＯＬＹ　Ｓｉ１３」を、本願発明のごとく、「前記酸化物層の両側壁及び上に、前記酸化物層を囲んで形成され、Ｎ型ドーパントまたはＰ型ドーパントでドープされた第１ポリシリコン層であって、前記ＭＯＳコンデンサの上部電極及び前記ダブル・ポリシリコン・コンデンサのベース電極として作用する、第１ポリシリコン層」とすることは、当業者が容易になし得ることである。
　
（相違点３について）
　上記相違点２における（ａ）にて検討したとおり、一般に、電極として利用されるポリシリコン層に不純物（ドーパント）をドープして導電性を高めることは慣用手段であって、刊行物２に記載されるように、コンデンサの電極として使用される多結晶シリコン膜（ポリシリコン層）においても、ドーパントでドープされたものとすることは、本願の優先権主張日において周知の技術である。
　したがって、引用発明の「第１電極用のＰＯＬＹ　Ｓｉ１１」（本願発明の「第２ポリシリコン層」に相当）に上記周知の技術を適用して、Ｎ型のドーパントまたはＰ型のドーパントでドープされるようにし、本願発明のごとく、「前記第１ポリシリコン層と同じドーパントまたは異なるドーパントでドープされた第２ポリシリコン層」とすることは、当業者が容易になし得ることである。
　
　そして、本願発明が奏する作用・効果も、当業者が予測しうる程度のものにすぎない。
　
　したがって、本願発明は、刊行物１、２に記載された発明及び周知・慣用の技術に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項２ないし３７に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。