(57)【要約】  スイッチング電圧とそのばらつきが低減され、高密度な集積化に適した金属架橋型の抵抗変化素子を提供するために、金属析出型の抵抗変化膜と、前記抵抗変化膜の第１の面と所定の第１の領域で面接触し、前記第１の領域を介して金属イオンを供給する第１の電極と、前記抵抗変化膜の第２の面に積層された第２の電極と、を有し、前記第１の領域は、凹である単純閉曲線で囲まれた領域、又は、複数の単純閉曲線の各々で囲まれた領域を含み、前記第１の領域外の点を通り、その両端が前記単純閉曲線上に存在し、前記両端を除く前記両端の近傍の各点が前記第１の領域外にある線分が存在し、前記両端の各々を含む前記単純閉曲線の部分に前記第１の電極のエッジが形成されている抵抗変化素子とする。
2018123678.tif 000002
【特許請求の範囲】
【請求項１】
金属析出型の抵抗変化膜と、
前記抵抗変化膜の第１の面と所定の第１の領域で面接触し、前記第１の領域を介して金属イオンを供給する第１の電極と、
前記抵抗変化膜の第２の面に積層された第２の電極と、を有し、
前記第１の領域は、凹である単純閉曲線で囲まれた領域、又は、複数の単純閉曲線の各々で囲まれた領域を含み、
前記第１の領域外の点を通り、その両端が前記単純閉曲線上に存在し、前記両端を除く前記両端の近傍の各点が前記第１の領域外にある線分が存在し、前記両端の各々を含む前記単純閉曲線の部分に前記第１の電極のエッジが形成されている、抵抗変化素子。
【請求項２】
前記第１の電極は、第１の絶縁膜に埋め込まれ、
前記抵抗変化膜は、前記第１の電極の前記第１の領域を露出させる開口部を有して前記第１の絶縁膜を覆う第２の絶縁膜の、前記開口部を覆って設けられている、請求項１記載の抵抗変化素子。
【請求項３】
前記エッジは、直線部分を有する、請求項１または２記載の抵抗変化素子。
【請求項４】
前記エッジは、平行している部分を有する、請求項１から３の内の１項記載の抵抗変化素子。
【請求項５】
前記第１の電極は、半導体集積回路の多層銅配線内の銅配線を有する、請求項１から４の内の１項記載の抵抗変化素子。
【請求項６】
多層銅配線を有する半導体集積回路を有し、前記半導体集積回路は請求項１から５の内の１項記載の抵抗変化素子を前記多層銅配線内に組み込んだ半導体装置。
【請求項７】
第１の絶縁膜に埋め込まれた金属イオンを供給する第１の電極の所定の第１の領域を、前記第１の絶縁膜を覆う第２の絶縁膜の有する開口部に露出させ、
前記第１の領域は、凹である単純閉曲線で囲まれた領域、又は、複数の単純閉曲線の各々で囲まれた領域を含み、
前記第１の領域外の点を通り、その両端が前記単純閉曲線上に存在し、前記両端を除く前記両端の近傍の各点が前記第１の領域外にある線分が存在し、前記両端の各々を含む前記単純閉曲線の部分に前記第１の電極のエッジを有しており、
金属析出型の抵抗変化膜を、前記抵抗変化膜の第１の面で、前記開口部を覆って、前記第１の領域で前記第１の電極に面接触させて積層させ、
第２の電極を前記抵抗変化膜の第２の面に積層させる、抵抗変化素子の製造方法。
【請求項８】
前記エッジは、直線部分を有する、請求項７記載の抵抗変化素子の製造方法。
【請求項９】
前記エッジは、平行している部分を有する、請求項７または８記載の抵抗変化素子の製造方法。
【請求項１０】
前記第１の電極は、半導体集積回路の多層銅配線内の銅配線を有する、請求項７から９の内の１項記載の抵抗変化素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関し、特に、抵抗変化型不揮発性素子（以下、「抵抗変化素子」と呼ぶ）を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置である半導体デバイス、特に、シリコンデバイスは、Ｍｏｏｒｅの法則と呼ばれるスケーリング則に沿った微細化により、３年間で４倍という速度で集積化や低電力化が進められてきた。しかしながら、近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のゲート長は２０ｎｍ以下となり、これに対応するためのリソグラフィプロセスの高騰、すなわち、リソグラフィ装置価格とマスクセット価格の高騰が著しい。加えて、デバイス寸法の物理的な限界、すなわち、微細化による動作限界やばらつきの増大により、これまでの速度でのスケーリングが不可能となってきた。そこで、スケーリング則とは異なる別の方法でデバイス性能を向上させることが求められている。【０００３】
近年、ゲートアレイとスタンダードセルとの中間に位置づけられるＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、利用者がその製造後に回路構成の切り替えを行うことを可能とする。このような回路構成の切り替えを、多層配線層内に設けたスイッチ素子により行うことが期待されている。スイッチ素子を用いてＦＰＧＡを構成することによって、回路構成の自由度を向上させつつ低消費電力化を行うことができるようになるためである。【０００４】
このようなＦＰＧＡにおける回路構成の切り替え用途に好ましいスイッチ素子としては、遷移金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）や、イオン伝導体を用いた固体電解質スイッチや、原子スイッチなどの、抵抗変化素子が挙げられる。なお、イオン伝導体とは、イオンが電界によって動くことのできる固体電解質である。【０００５】
特許文献１や非特許文献１には、イオン伝導体中における金属イオン移動と電気化学反応とによる金属架橋（フィラメント、導電性パスともいう）形成を利用した固体電解質スイッチ（金属架橋型抵抗変化素子ともいう）が開示されている。特許文献１や非特許文献１に開示された固体電解質スイッチは、イオン伝導層と、イオン伝導層を挟んで対向して設けられた第１電極および第２電極とを有する。このうち、第１電極はイオン伝導層に金属イオンを供給する電極（活性電極という）であり、第２電極はイオン伝導層に金属イオンを供給しない電極（不活性電極という）である。【０００６】
この固体電解質スイッチの動作は、以下の通りである。まず、第２電極を接地して第１電極に正電圧を印加すると、第１電極の金属が金属イオンになってイオン伝導層に溶解する。イオン伝導層中の金属イオンは、第２電極で電子を受け取って金属になって析出する。析出した金属により、イオン伝導層中には第１電極と第２電極を接続する金属架橋が形成される。金属架橋で第１電極と第２電極が電気的に接続することで、スイッチがオン状態になる。オン状態とするための動作をセット動作といい、オン状態とするための印加電圧をセット電圧という。【０００７】
一方、このオン状態で第１電極を接地して第２電極に正電圧を印加すると、金属架橋の金属が金属イオンになってイオン伝導層に溶解し、金属架橋の一部が切れる。これにより、第１電極と第２電極との電気的接続が切れ、スイッチがオフ状態になる。オフ状態とするための動作をリセット動作といい、オフ状態とするための印加電圧をリセット電圧という。また、このオフ状態からオン状態にするには、再び第２電極を接地して第１電極に正電圧を印加すればよい。【０００８】
このような固体電解質スイッチは、ＭＯＳＦＥＴなどの半導体スイッチよりもサイズが小さく、オン抵抗が小さいという特徴を持っている。そのため、ＦＰＧＡなどのプログラマブルロジックデバイスへの適用に有望と考えられている。また、この固体電解質スイッチは、電圧を印加しなくてもオンまたはオフの状態が維持されるので、不揮発性のメモリ素子としての応用も可能である。【０００９】
また、特許文献２には、固体電解質スイッチとしてユニポーラ型とバイポーラ型のスイッチがあることが開示されている。ユニポーラ型は、印加電圧の極性にはよらず、印加電圧の大きさにより抵抗変化するスイッチである。また、バイポーラ型は、印加電圧の大きさと極性とによって抵抗変化するスイッチである。【００１０】
以上のような固体電解質スイッチのスイッチング電圧とそのばらつきの低減は、これを用いた半導体装置の高性能化や低電力化に欠かせない。特許文献２〜５には、電極の形状を電界が集中しやすい形状に工夫することで、電極金属のイオン化を促進し、スイッチング電圧とそのばらつきを低減する技術が開示されている。【００１１】
図７Ａは、特許文献２に開示された固体電解質スイッチである抵抗変化素子の上面図を、図７Ｂは、図７Ａの上面図のＥ−Ｅ’位置の断面図を、各々示す。抵抗変化素子は、金属イオンを供給する活性電極である下部電極、イオン伝導層である抵抗変化膜、金属イオンを供給しない不活性電極である上部電極を有する。【００１２】
下部電極は、第１の層間絶縁膜中にバリアメタルを介して埋設された銅配線を利用することができる。下部電極と第１の層間絶縁膜は、絶縁性バリア膜で覆われ、絶縁性バリア膜は下部電極の上面端部を露出させる開口部を有する。抵抗変化膜は、絶縁性バリア膜の開口部で下部電極と接し、また、開口部周辺の絶縁性バリア膜を覆っている。上部電極は、抵抗変化膜に積層されている。絶縁性バリア膜上には第２の層間絶縁膜が形成され、第２の層間絶縁膜は、抵抗変化膜と上部電極を覆っている。【００１３】
以上の構造によれば、下部電極は、その上面端部の下部電極エッジ部で上部電極に対向する。エッジ部には電界が集中することから、電極にエッジ部を設けることによって、電界集中により電極金属のイオン化が促進され、スイッチング電圧の低減とスイッチング電圧のばらつきの低減とが可能である。【００１４】
特許文献２〜５の構造は、少なくとも一方の電極が前記エッジ部のように電界が集中する形状を有し、エッジ部で他方の電極に対向することで、スイッチング電圧とそのばらつきを低減させている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００５−１０１５３５号公報
【特許文献２】国際公開第２０１３／１３６７９８号
【特許文献３】特開２０１１−１４６６３２号公報
【特許文献４】国際公開第２０１４／０５７７３４号
【特許文献５】国際公開第２０１６／０８４３４９号
【非特許文献】
【００１６】
【非特許文献１】S.Kaeriyama et al., “A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch”, IEEE Journal of Solid-State Circuits, Vol.40(1), pp.168-176, (2005).
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１〜５及び非特許文献１に開示された技術は、次のような課題を有している。すなわち、抵抗変化素子を微細化して高密度に集積しスイッチを大規模化する要求に際しては、さらなるスイッチング電圧の低減とスイッチング電圧のばらつきの低減とが求められている。特許文献１〜５及び非特許文献１に開示された技術は、前記のスイッチの大規模化に際しての、スイッチング電圧の低減とスイッチング電圧のばらつきの低減の要求に対しては不十分であり、さらなる改善が求められている。【００１８】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、スイッチング電圧とそのばらつきが低減され、高密度な集積化に適した金属架橋型の抵抗変化素子を提供することである。
【課題を解決するための手段】
【００１９】
本発明の抵抗変化素子は、金属析出型の抵抗変化膜と、前記抵抗変化膜の第１の面と所定の第１の領域で面接触し、前記第１の領域を介して金属イオンを供給する第１の電極と、前記抵抗変化膜の第２の面に積層された第２の電極と、を有し、前記第１の領域は、凹である単純閉曲線で囲まれた領域、又は、複数の単純閉曲線の各々で囲まれた領域を含み、前記第１の領域外の点を通り、その両端が前記単純閉曲線上に存在し、前記両端を除く前記両端の近傍の各点が前記第１の領域外にある線分が存在し、前記両端の各々を含む前記単純閉曲線の部分に前記第１の電極のエッジが形成されている、抵抗変化素子である。【００２０】
本発明の半導体装置は、多層銅配線を有する半導体集積回路を有し、前記半導体集積回路は本発明の抵抗変化素子を前記多層銅配線内に組み込んだ半導体装置である。【００２１】
本発明の抵抗変化素子の製造方法は、第１の絶縁膜に埋め込まれた金属イオンを供給する第１の電極の所定の第１の領域を、前記第１の絶縁膜を覆う第２の絶縁膜の有する開口部に露出させ、前記第１の領域は、凹である単純閉曲線で囲まれた領域、又は、複数の単純閉曲線の各々で囲まれた領域を含み、前記第１の領域外の点を通り、その両端が前記単純閉曲線上に存在し、前記両端を除く前記両端の近傍の各点が前記第１の領域外にある線分が存在し、前記両端の各々を含む前記単純閉曲線の部分に前記第１の電極のエッジを有しており、金属析出型の抵抗変化膜を、前記抵抗変化膜の第１の面で、前記開口部を覆って、前記第１の領域で前記第１の電極に面接触させて積層させ、第２の電極を前記抵抗変化膜の第２の面に積層させる、抵抗変化素子の製造方法である。
【発明の効果】
【００２２】
本発明によれば、スイッチング電圧とそのばらつきが低減され、高密度な集積化に適した金属架橋型の抵抗変化素子を提供することができる。
【図面の簡単な説明】
【００２３】
【図１Ａ】本発明の第１の実施形態の抵抗変化素子の構成を示す上面図である。
【図１Ｂ】本発明の第１の実施形態の抵抗変化素子の構成を示す断面図である。
【図２】本発明の第１の実施形態の半導体装置の構成を示すブロック図である。
【図３Ａ】本発明の第２の実施形態の抵抗変化素子の構成を示す上面図である。
【図３Ｂ】本発明の第２の実施形態の抵抗変化素子の構成を示す断面図である。
【図４Ａ】本発明の第２の実施形態の抵抗変化素子の別の構成を示す上面図である。
【図４Ｂ】本発明の第２の実施形態の抵抗変化素子の別の構成を示す断面図である。
【図５】本発明の第２の実施形態の抵抗変化素子の効果を説明するための図である。
【図６】本発明の第２の実施形態の半導体装置の構成を示すブロック図である。
【図７Ａ】特許文献２の抵抗変化素子の構成を示す上面図である。
【図７Ｂ】特許文献２の抵抗変化素子の構成を示す断面図である。
【発明を実施するための形態】
【００２４】
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
（第１の実施形態）
図１Ａは、本発明の第１の実施形態の抵抗変化素子１の構成を示す上面図である。また、図１Ｂは、図１Ａの上面図におけるＡ−Ａ’位置の断面図である。
【００２５】
抵抗変化素子１は、金属析出型の抵抗変化膜１２と、前記抵抗変化膜１２の第１の面１２ａと所定の第１の領域１１ａで面接触し、前記第１の領域１１ａを介して金属イオンを供給する第１の電極１１と、前記抵抗変化膜１２の第２の面１２ｂに積層された第２の電極１３と、を有する。さらに、前記第１の領域１１ａは、凹である単純閉曲線で囲まれた領域、又は、複数の単純閉曲線の各々で囲まれた領域を含む。さらに、前記第１の領域外の点を通り、その両端が前記単純閉曲線上に存在し、前記両端を除く前記両端の近傍の各点が前記第１の領域外にある線分が存在し、前記両端の各々を含む前記単純閉曲線の部分に前記第１の電極１１のエッジが形成されている。
【００２６】
図２は、本実施形態の半導体装置１００の構成を示すブロック図である。半導体装置１００は、多層銅配線を有する半導体集積回路１０を有し、前記半導体集積回路１０は抵抗変化素子１を前記多層銅配線内に組み込んだ半導体装置である。
【００２７】
本実施形態によれば、第１の電極１１のエッジ１１ｂが抵抗変化膜１２を介して第２の電極１３に対向する。これにより、図７Ａに示す公知の構成に比べて、第２の電極１３に対向するエッジ部を長くすることができる。その結果、長いエッジ部の最も電界が集中する箇所で金属架橋が形成されるようになるため、より低い電圧でスイッチングが行われやすくなる。これにより、スイッチング電圧が低電圧側に揃いやすくなるため、スイッチング電圧とそのばらつきが低減される。
【００２８】
また、凹である単純閉曲線の凹の部分、又は、前記複数の単純閉曲線同士の間の部分は、微細パタンを形成する際に有利なポジ型レジストの露光の際には、露光されない部分であるため、露光の最小寸法よりも狭い幅での形成が可能である。このことは、エッジ部に跨る抵抗変化膜１２や第２の電極１３を微細化しやすくするものであるため、素子を微細化して高密度に集積しスイッチを大規模化する要求に際して好適である。
【００２９】
以上のように、本実施形態によれば、スイッチング電圧とそのばらつきが低減され、高密度な集積化に適した金属架橋型の抵抗変化素子を提供することができる。
（第２の実施形態）
図３Ａは、本発明の第２の実施形態の抵抗変化素子２の構成を示す上面図である。また、図３Ｂは、図３Ａの上面図におけるＢ−Ｂ’位置の断面図である。
【００３０】
抵抗変化素子２は、金属イオンを供給する下部電極２１と、金属析出型の抵抗変化膜２２と、上部電極２３とを有する。上部電極２３は、第１の上部電極２３ａと第２の上部電極２３ｂの積層構成を有する。さらに、抵抗変化素子２は、バリアメタル２７を介して下部電極２１を埋設する第１の絶縁膜２４と、第１の絶縁膜２４を覆い開口部２５ａを有する第２の絶縁膜２５と、第２の絶縁膜２５と抵抗変化膜２２と上部電極２３を覆う第３の絶縁膜とを有する。第２の絶縁膜２５の開口部２５ａは、傾斜面を有して開口していてもよい。
【００３１】
下部電極２１は、第１の絶縁膜２４に埋め込まれている。さらに、下部電極２１は、上面に相当する第１の面２１ｅを有する。さらに、下部電極２１は、第１の面２１ｅに第１のエッジ２１ｃを有する第１の部分２１ａと、第１の部分２１ａに隣接し、第１の面２１ｅに第１のエッジ２１ｃに対向する第２のエッジ２１ｄを有する第２の部分２１ｂと、を有する。第１のエッジ２１ｃと第２のエッジ２１ｄは、隣接する第１の部分２１ａと第２の部分２１ｂの間の部分に面している。さらに、第１のエッジ２１ｃと第２のエッジ２１ｄの各々の少なくとも一部を有する第１の面２１ｅが、第１の絶縁膜２４を覆う第２の絶縁膜２５の有する開口部２５ａに露出している。
【００３２】
第１のエッジ２１ｃと第２のエッジ２１ｄの各々は、直線であることが好ましい。直線であることによって加工時の管理が容易となり、加工の精度を向上させることができる。なお、第１のエッジ２１ｃと第２のエッジ２１ｄの各々は、直線には限定されず、曲線を有していてもよい。
【００３３】
また、第１のエッジ２１ｃと第２のエッジ２１ｄは、直線であり平行に設けられていることが好ましい。直線であり平行に設けられていることによって加工時の管理が容易となり、加工の精度を向上させることができる。なお、第１のエッジ２１ｃと第２のエッジ２１ｄは、平行に設けられていることには限定されず、略平行に、もしくは傾斜して設けられていてもよい。略平行とは、エッチングなどによる加工の際のばらつきや加工精度などにより、平行からずれた場合を含む。
【００３４】
抵抗変化膜２２は、開口部２５ａを覆い、開口部２５ａに露出した第１の面２１ｅに接している。上部電極２３は、抵抗変化膜２２に積層され、抵抗変化膜２２を介して開口部２５ａで第１のエッジ２１ｃと第２のエッジ２１ｄとに対向している。
【００３５】
第１の絶縁膜２４は、トランジスタなどが形成されたシリコンなどの半導体基板上に形成された絶縁膜である。第１の絶縁膜２４および第３の絶縁膜２６としては、酸化シリコン（ＳｉＯ2）や、これよりも低誘電率な酸化シリコンに水素や炭素を添加した材料を用いることができる。また、第２の絶縁膜としては、炭窒化シリコン（ＳｉＣＮ）を用いることができる。なお、第１の絶縁膜２４や第２の絶縁膜２５や第３の絶縁膜２６は、前記の材料には限定されない。
【００３６】
下部電極２１は、抵抗変化膜２２に金属イオンを供給する活性電極である。下部電極２１には銅を用いることができる。また、下部電極２１は、銅を主成分とし、Ｔｉ、Ａｌ、Ｍｎ、Ｗ、Ｍｇなどを添加物として含んでいても良い。バリアメタル２７は、下部電極２１の金属が第１の絶縁膜２４に拡散することを防止する。バリアメタル２７としては、Ｔａやその窒化物、およびこれらの積層膜を用いることができる。下部電極２１およびバリアメタル２７には、半導体装置の有する半導体集積回路中に設けられている多層銅配線を利用することができる。
【００３７】
抵抗変化膜２２は、固体電解質材料であって、酸化物や硫化物や有機物などを用いることができる。例えば、Ａｌ、Ｔｉ、Ｔａ、Ｓｉ、Ｈｆ、Ｚｒなどを含む酸化物や、Ｇｅ、Ａｓ、ＴｅＳなどを含むカルコゲナイド化合物や、炭素と酸素とシリコンを含む有機ポリマー膜などを用いることができる。また、これらの積層膜であっても良い。
【００３８】
上部電極２３は、抵抗変化膜２２に金属イオンを供給しない不活性電極である。このために、抵抗変化膜２２に接する第１の上部電極２３ａには、ＲｕやＰｔなどの貴金属を用いることができる。あるいは、これらを主成分とし、Ｔａ、Ｔｉ、Ｗなどを含んでいても良い。また、第２の上部電極２３ｂには、Ｔａなどを用いることができる。
【００３９】
本実施形態の、抵抗変化素子２の製造方法は、次の通りである。まず、第１の絶縁膜２４に、下部電極２１を形成する溝をエッチングにより形成する。次に、この溝の内壁にバリアメタル２７をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）で成膜し、下部電極２１をめっきで成膜する。次に、第１の絶縁膜２４とバリアメタル２７と下部電極２１の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）で平坦化し、平坦化した面上に第２の絶縁膜２５をＣＶＤで成膜する。
【００４０】
次に、第２の絶縁膜２５に開口部２５ａをエッチングで形成することによって、下部電極２１の第１のエッジ２１ｃと第２のエッジ２１ｄの各々の少なくとも一部を有する第１の面２１ｅを、開口部２５ａに露出させる。このとき、下部電極２１の第１の部分２１ａと第２の部分２１ｂの間で、開口部２５ａに露出した第１の絶縁膜２４の上面は、オーバーエッチングされることで、第１の面２１ｅよりも下がっていてもよい。
【００４１】
次に、抵抗変化膜２２を、開口部２５ａを覆ってスパッタで成膜する。これにより、抵抗変化膜２２は、開口部２５ａに露出した第１の面２１ｅに接する。次に、上部電極２３を、抵抗変化膜２２に積層させてスパッタで成膜する。これにより、上部電極２３は、開口部２５ａで第１のエッジ２１ｃと第２のエッジ２１ｄとに対向する。次に、第３の絶縁膜２６をＣＶＤで成膜する。
【００４２】
なお、図３Ｂには図示されていないが、下部電極２１および上部電極２３は、多層銅配線内の銅配線に接続することによって、半導体基板に形成されているトランジスタに接続することができる。また、下部電極２１には、多層銅配線内の銅配線の一部を用いることができる。
【００４３】
以上の製造方法において、バリアメタル２７を介して第１の絶縁膜に埋設された下部電極２１の形成には、通常の半導体プロセスで用いられている銅めっき成膜を用いた多層銅配線プロセスを用いることができる。また、各種絶縁膜の形成や開口には、通常の半導体プロセスで用いられているＣＶＤ成膜やフォトリソグラフィやドライエッチング加工などを用いることができる。また、抵抗変化膜２２や上部電極２３の形成には、通常の半導体プロセスで用いられているスパッタ成膜やフォトリソグラフィやドライエッチング加工などを用いることができる。
【００４４】
以下に、抵抗変化素子２の動作について説明する。図３Ａや図３Ｂには図示されていないが、下部電極２１および上部電極２３は、トランジスタなどが形成されているシリコン基板上の多層銅配線に接続することでトランジスタなどに接続され、正負電圧を印加されたり接地されたりすることができる。
【００４５】
まず、下部電極２１を接地して上部電極２３に負電圧を印加すると、下部電極２１の金属が金属イオンになって固体電解質である抵抗変化膜２２中に溶け出す。抵抗変化膜２２中の金属イオンは、上部電極２３で電子を受け取って金属になって析出する。析出した金属により、抵抗変化膜２２中には下部電極２１と上部電極２３とを接続する金属架橋が形成される。金属架橋により下部電極２１と上部電極２３とが電気的に接続することで、ＯＮ状態になる。
【００４６】
このＯＮ状態とする動作は、上部電極２３を接地して下部電極２１に正電圧を印加することによっても可能である。下部電極２１と上部電極２３との電位差は、下部電極２１を接地して上部電極２３に負電圧を印加する場合と、上部電極２３を接地して下部電極２１に正電圧を印加する場合とで、同じなためである。
【００４７】
一方、前記のＯＮ状態で、下部電極２１を接地して上部電極２３に正電圧を印加すると、金属架橋の金属が金属イオンになって抵抗変化膜２２中に溶け出すことにより、金属架橋の一部が切れる。これにより、下部電極２１と上部電極２３との電気的接続が切れ、ＯＦＦ状態になる。なお、電気的接続が完全に切れる前の段階から、下部電極２１と上部電極２３の間の抵抗が大きくなったり、電極間容量が変化したりするなどの電気特性の変化が生じ、最終的に電気的接続が切れる。
【００４８】
このＯＦＦ状態とする動作は、上部電極２３を接地して下部電極２１に負電圧を印加することによっても可能である。下部電極２１と上部電極２３との電位差は、下部電極２１を接地して上部電極２３に正電圧を印加する場合と、上部電極２３を接地して下部電極２１に負電圧を印加する場合とで、同じなためである。
【００４９】
また、前記のＯＦＦ状態からＯＮ状態にするには、再び、下部電極２１を接地して上部電極２３に負電圧を印加する、あるいは、上部電極２３を接地して下部電極２１に正電圧を印加すればよい。
【００５０】
以上の動作において、抵抗変化素子２によれば、下部電極２１の第１の面２１ｅに設けられた第１のエッジ２１ｃと第２のエッジ２１ｄの２箇所のエッジ部が、上部電極２３に対向する。これにより、図７Ａに示す公知の構成のように、１箇所のエッジ部で上部電極に対向する場合に比べて、電界が集中するエッジ部を長くすることができる。その結果、長いエッジ部の最も電界が集中する箇所で金属架橋が形成されるようになるため、より低い電圧でスイッチングが行われやすくなる。これにより、スイッチング電圧が低電圧側に揃いやすくなるため、スイッチング電圧とそのばらつきが低減される。
【００５１】
また、第１の部分２１ａと第２の部分２１ｂの間の部分は、微細パタンを形成する際に有利なポジ型レジストの露光の際には、露光されない部分であるため、露光可能な最小寸法よりも狭い幅での形成が可能である。このことは、第１のエッジ２１ｃと第２のエッジ２１ｄに跨る抵抗変化膜２２や上部電極２３を微細化しやすくするものであるため、素子を微細化して高密度に集積しスイッチを大規模化する要求に際して好適である。
【００５２】
なお、以上の説明では、下部電極２１が第１の部分２１ａと第２の部分２１ｂの２つを有する場合を用いて説明したが、本実施形態はこれには限定されない。本実施形態では、下部電極２１は２つ以上の複数の部分を有することができる。
【００５３】
図４Ａは、本実施形態の別の構成の抵抗変化素子３を示す上面図である。また、図４Ｂは、図４Ａの上面図におけるＤ−Ｄ’位置の断面図である。図４Ａの上面図におけるＣ−Ｃ’位置の断面は、図３Ｂに示した図３ＡにおけるＢ−Ｂ’位置の断面と同じである。
【００５４】
抵抗変化素子３が抵抗変化素子２と異なる点は、抵抗変化素子３では、下部電極３１が、第１の面３１ｅで第１のエッジ３１ｃと第２のエッジ３１ｄとに接続し開口部３５ａに露出している第３のエッジ３１ｆを有する点である。さらに、第１の上部電極３３ａと第２の上部電極３３ｂからなる上部電極３３が、開口部３５ａで第３のエッジ３１ｆに対向している点である。
【００５５】
その他の抵抗変化素子３の構成要素、すなわち、下部電極３１の第１の部分３１ａや第２の部分３１ｂや第１のエッジ３１ｃや第２のエッジ３１ｄや第１の面３１ｅ、抵抗変化膜３２、第１の絶縁膜３４、第２の絶縁膜３５、第３の絶縁膜３６、バリアメタル３７は、これらに対応する抵抗変化素子２の構成要素と同様である。
【００５６】
抵抗変化素子３は、抵抗変化素子２と比較して、第３のエッジ３１ｆが開口部３５ａに露出して上部電極３３に対応している分、電界が集中するエッジ部がより長くなっている。その結果、長いエッジ部の最も電界が集中する箇所で金属架橋が形成されるようになるため、より低い電圧でスイッチングが行われやすくなる。これにより、スイッチング電圧が低電圧側に揃いやすくなるため、スイッチング電圧とそのばらつきがさらに低減される。
【００５７】
第３のエッジ３１ｆの形状は、円弧などの曲線であることが好ましい。図４Ａに示すような袋小路の奥の部分は、曲線に加工することが容易であるため、円弧などとすることで加工を容易にすることができる。なお、第３のエッジ３１ｆの形状は、曲線には限定されず、直線を有していてもよい。
【００５８】
本実施形態の、抵抗変化素子３の製造方法は、次の通りである。まず、バリアメタル３７を介して第１の絶縁膜３４に埋め込まれた下部電極３１の、第１のエッジ３１ｃと第２のエッジ３１ｄの各々の少なくとも一部と第３のエッジ３１ｆを有する第１の面３１ｅを、第２の絶縁膜３５の開口部３５ａに露出させる。
【００５９】
次に、抵抗変化膜３２を、開口部３５ａを覆うようにして成膜する。これにより、抵抗変化膜３２は、開口部３５ａに露出した第１の面３１ｅに接する。次に、上部電極３３を、抵抗変化膜３２に積層させて成膜する。これにより、上部電極３３は、開口部３５ａで第１のエッジ３１ｃと第２のエッジ３１ｄと第３のエッジ３１ｆに対向する。次に、第３の絶縁膜３６を成膜する。
【００６０】
以上の製造方法において、下部電極３１や抵抗変化膜３２や上部電極３３や各種絶縁膜の形成には、抵抗変化素子２の製造方法と同様に通常の半導体プロセスを用いることができる。
【００６１】
図５は、本実施形態の抵抗変化素子３の効果を説明するための図である。図５では、下部電極の第１の面が第２の絶縁膜の開口部に露出した形状を変えたときの、抵抗変化素子のスイッチング電圧（セット電圧：Ｖｓｅｔ）とそのばらつき（σＶｓｅｔ）を比較している。下部電極の第１の面が第２の絶縁膜の開口部に露出した形状は、（ａ）開口部の全面に第１の面が露出した場合、（ｂ）特許文献２のように第１の面が露出した場合、（ｃ）抵抗変化素子３のように第１の面が露出した場合である。図５では（ａ）、（ｂ）、（ｃ）のそれぞれについて、第２の絶縁膜３５の開口部３５ａを形成した段階での、上面からの電子顕微鏡写真とその模式図とを示している。
【００６２】
ＶｓｅｔおよびσＶｓｅｔは、各々、（ａ）で２．７Ｖおよび０．２３Ｖ、（ｂ）で２．１８Ｖおよび０．１７Ｖ、（ｃ）で２．０６Ｖおよび０．１３Ｖであり、本実施形態の抵抗変化素子３でのスイッチング電圧とそのばらつきの低減が確認されている。
【００６３】
図６は、本実施形態の半導体装置２００の構成を示すブロック図である。半導体装置２００は、多層銅配線を有する半導体集積回路２０を有し、抵抗変化素子２または３を多層銅配線内に組み込んだ半導体装置である。半導体装置２００は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）やバイポーラトランジスタを有するメモリ回路、マイクロプロセッサなどの論理回路、これらを同時に搭載した回路、などの半導体集積回路２０を有することができる。
【００６４】
また、半導体装置２００に電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）などを接続することができ、本実施形態の抵抗変化素子を接続の際のスイッチとして用いることができる。また、本実施形態の抵抗変化素子は、スイッチ以外にも、不揮発性メモリとして用いることができる。
【００６５】
本実施形態によれば、下部電極の第１の面（上面）に設けられた第１のエッジと第２のエッジ、さらには第３のエッジからなるエッジ部が、上部電極に対向する。これにより、図７Ａに示す公知の構成に比べて、電界が集中するエッジ部を長くすることができる。その結果、長いエッジ部の最も電界が集中する箇所で金属架橋が形成されるようになるため、より低い電圧でスイッチングが行われやすくなる。これにより、スイッチング電圧が低電圧側に揃いやすくなるため、スイッチング電圧とそのばらつきが低減される。
【００６６】
また、第１の部分と第２の部分の間の部分は、微細パタンを形成する際に有利なポジ型レジストの露光の際には、露光されない部分であるため、露光可能な最小寸法よりも狭い幅での形成が可能である。このことは、第１のエッジと第２のエッジに跨る抵抗変化膜や上部電極を微細化しやすくするものであるため、素子を微細化して高密度に集積しスイッチを大規模化する要求に際して好適である。
【００６７】
以上のように本実施形態によれば、スイッチング電圧とそのばらつきが低減され、高密度な集積化に適した金属架橋型の抵抗変化素子を提供することができる。
【００６８】
本発明は上記の実施形態に限定されることなく、請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【００６９】
この出願は、２０１６年１２月２７日に出願された日本出願特願２０１６−２５２４８０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【００７０】
１、２、３    抵抗変化素子
１０、２０    半導体集積回路
１００、２００    半導体装置
１１    第１の電極
１１ａ    第１の領域
１１ｂ    エッジ
１２    抵抗変化膜
１２ａ    第１の面
１２ｂ    第２の面
１３    第２の電極
２１、３１    下部電極
２１ａ、３１ａ    第１の部分
２１ｂ、３１ｂ    第２の部分
２１ｃ、３１ｃ    第１のエッジ
２１ｄ、３１ｄ    第２のエッジ
２１ｅ、３１ｅ    第１の面
３１ｆ    第３のエッジ
２２、３２    抵抗変化膜
２３、３３    上部電極
２４、３４    第１の絶縁膜
２５、３５    第２の絶縁膜
２５ａ、３５ａ    開口部
２６、３６    第３の絶縁膜
２７、３７    バリアメタル
【図１Ａ】
2018123678.tif 000003
【図１Ｂ】
2018123678.tif 000004
【図２】
2018123678.tif 000005
【図３Ａ】
2018123678.tif 000006
【図３Ｂ】
2018123678.tif 000007
【図４Ａ】
2018123678.tif 000008
【図４Ｂ】
2018123678.tif 000009
【図５】
2018123678.tif 000010
【図６】
2018123678.tif 000011
【図７Ａ】
2018123678.tif 000012
【図７Ｂ】
2018123678.tif 000013
【国際調査報告】
2018123678.tif 000014
2018123678.tif 000015
2018123678.tif 000016
2018123678.tif 000017