【事件の表示】
　平成１０年特許願第１８３０２３号「液晶表示装置」拒絶査定不服審判事件〔平成１２年　１月２１日出願公開、特開２０００−　１９５５６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
１．手続の経緯
　
　本願は、平成１０年６月２９日の出願であって、平成１７年６月２４日に手続補正がなされ、同年８月１８日付で拒絶査定がなされ、これに対し、同年９月２１日に拒絶査定不服審判が請求されるとともに、同日に手続補正（以下、「本件補正」という。）がなされたものである。
　
２．平成１７年９月２１日付けの手続補正書についての補正の却下の決定
　
［結論］
　平成１７年９月２１日付けの手続補正を却下する。
　
［理由］
　
（１）補正の内容
　本件補正は、平成１７年６月２４日付けの手続補正により補正された明細書の特許請求の範囲の請求項１に記載された、
　
「【請求項１】　第１の基板と、第２の基板と、
　第１の基板と第２の基板の間に挟まれた液晶組成物と、
　前記第１の基板に形成された画素電極と、
　前記画素電極に対して離間して形成され、前記画素電極との間で基板面に対してほぼ平行な電界を液晶組成物に印加する対向電極と、
　前記画素電極と対向電極とによって形成される画素領域と、
　前記画素領域が複数配置された表示領域と、
　前記第１の基板に形成され前記画素電極と電気的に接続された複数の映像信号線と、
　前記表示領域の外側で前記映像信号線と交差する第１の共通配線と第２の共通配線と、
　前記第１の基板に形成された複数の走査信号線と、
　前記表示領域の外側で前記走査信号線と交差する第３の共通配線と、
　前記第１の基板に形成され前記対向電極に電気的に接続された複数の対向電圧信号線と、
　前記対向電圧信号線と前記表示領域の外側で電気的に接続する対向電圧共通配線とを有し、
　前記第１の共通配線は、非線形素子を介して奇数番目の前記映像信号線と接続され、
　前記第２の共通配線は、非線形素子を介して偶数番目の前記映像信号線と接続され、
　前記第３の共通配線は、非線形素子を介して前記走査信号線と接続され
　前記第１の共通配線は、高抵抗素子を介して前記対向電圧共通配線と結合され、
　前記第２の共通配線は、高抵抗素子を介して前記対向電圧共通配線と結合され、
　前記第３の共通配線は、高抵抗素子を介して前記対向電圧共通配線と結合されていることを特徴とする液晶表示装置。」を、
　
「【請求項１】　第１の基板と、第２の基板と、
　第１の基板と第２の基板の間に挟まれた液晶組成物と、
　前記第１の基板に形成された画素電極と、
　前記画素電極に対して離間して形成され、前記画素電極との間で基板面に対してほぼ平行な電界を液晶組成物に印加する対向電極と、
　前記画素電極と対向電極とによって形成される画素領域と、
　前記画素領域が複数配置された表示領域と、
　前記第１の基板に形成され前記画素電極と電気的に接続された複数の映像信号線と、
　前記表示領域の外側で前記映像信号線と交差する第１の共通配線と第２の共通配線と、
　前記第１の基板に形成された複数の走査信号線と、
　前記表示領域の外側で前記走査信号線と交差する第３の共通配線と、
　前記第１の基板に形成され前記対向電極に電気的に接続された複数の対向電圧信号線と、
　前記対向電圧信号線と前記表示領域の外側で電気的に接続する対向電圧共通配線とを有し、
　前記第１の共通配線は、非線形素子を介して奇数番目の前記映像信号線と接続され、
　前記第２の共通配線は、非線形素子を介して偶数番目の前記映像信号線と接続され、
　
前記第１の共通配線と前記第２の共通配線とは、接続される前記非線形素子の配置が異なっており、
　前記第３の共通配線は、非線形素子を介して前記走査信号線と接続され、
　
前記対向電圧共通配線は、前記第３の共通配線と前記映像信号線との間で、前記第３の共通配線と並列に形成され、
　前記第１の共通配線は、高抵抗素子を介して前記対向電圧共通配線
の一端側
　前記第２の共通配線は、高抵抗素子を介して前記対向電圧共通配線
の他端側
　前記第３の共通配線は、高抵抗素子を介して前記対向電圧共通配線
の前記一端側と他端側とに
　
　上記請求項１に係る補正は、補正前の請求項１の発明特定事項である「非線形素子」に関し、「前記第１の共通配線と前記第２の共通配線とは、接続される前記非線形素子の配置が異なって」いることを限定し、補正前の請求項１の発明特定事項である「対向電圧共通配線」に関して、「前記対向電圧共通配線は、前記第３の共通配線と前記映像信号線との間で、前記第３の共通配線と並列に形成され」ていることを限定するとともに、補正前の請求項１の発明特定事項である「第１の共通配線」、「第２の共通配線」及び「第３の共通配線」各々の「対向電圧共通配線」との結合に関して、第１の共通配線は対向電圧共通配線の「一端側」と、第２の共通配線は対向電圧共通配線の「他端側」と、第３の共通配線は対向電圧共通配線の「前記一端側と他端側とに」各々結合されることを限定するものであるから、平成１４年改正前特許法１７条の２第４項２号の特許請求の範囲の減縮を目的とするものである。
　そこで、補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（同法１７条の２第５項において準用する同法１２６条４項の規定に適合するか）について以下に検討する。
　
（２）刊行物記載の発明
　
　ア．拒絶査定の拒絶の理由に引用された本願出願前の平成１０年１月１６日に頒布された刊行物である特開平１０−１０４９４号公報（以下、「引用例１」という。）には、次の事項が図面と共に記載されている。
　
　（ア）「【００１５】一方、横電界方式の液晶表示装置は、液晶層を介して互いに対向して配置される透明基板のうち、その一方（または両方）の液晶層側の単位画素に相当する領域面に、画素電極と対向電極とが備えられ、この画素電極と対向電極との間に透明基板と略平行に発生させる電界成分によって前記液晶層を透過する光を変調させるようにしたものである。」
　
　（イ）「【００１８】
【発明が解決しようとする課題】横電界方式の液晶表示装置では、液晶の光学特性を変化させるための電極（画素電極と対向電極）がすべてアクティブマトリクス基板に作り込まれている点に特徴がある。すなわち、横電界方式では、縦電界方式におけるカラーフィルタ基板のほぼ前面に設けていた共通透明画素電極がない構成をとる。すなわち、図１７で例示した従来の静電気保護回路の構成において、非線形抵抗素子ＮＲを通して短絡線ＳＢに放電した静電気を吸収する先であり、カラーフィルタ基板のほぼ全面に設けていた共通透明画素電極が、横電界方式では存在しない。
【００１９】本発明の目的は、横電界方式の液晶表示装置において、静電気保護回路の非線形抵抗素子を通して短絡線に放電した静電気を吸収する先を、新たに確保し、静電気保護対策を強化することができる液晶表示装置を提供することにある。」
　
　（ウ）「【００３３】図４に示すように、各画素は走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃstg、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸは薄膜トランジスタＴＦＴと接続され、対向電極ＣＴは対向電圧信号線ＣＬと一体になっている。
【００３４】画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの配向状態を制御し、透過光を変調して表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。」
　
　（エ）「【００５６】《蓄積容量Ｃstg》画素電極ＰＸは、薄膜トランジスタＴＦＴと接続される端部と反対側の端部において、対向電圧信号線ＣＬと重なるように形成されている。この重ね合わせは、図７からも明らかなように、画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量素子）Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
【００５７】図４に示すように平面的には蓄積容量Ｃstgは対向電圧信号線ＣＬの導電膜ｇ１の部分に形成されている。
【００５８】この場合、この蓄積容量Ｃstgは、その絶縁膜ＧＩに対して下側に位置づけられる電極の材料がＡｌで形成され、かつ、その表面が陽極化成されたものであることから、Ａｌのいわゆるホイスカ等が原因する点欠陥（上側に位置づけられる電極との短絡）による弊害を発生しにくくする蓄積容量を得ることができる。」
　
　（オ）「【００９１】《表示装置全体等価回路》図１３に示すように、液晶表示基板は、画像表示部がマトリクス状に配置された複数の画素の集合により構成され、各画素は前記液晶表示基板の背部に配置されたバックライトからの透過光を独自に変調制御できるように構成されている。液晶表示基板の構成要素の１つであるアクティブマトリクス基板ＳＵＢ１上には、有効画素領域ＡＲには、ｘ方向（行方向）に延在し、ｙ方向に並設されたゲート信号線ＧＬと対向電圧信号線ＣＬが形成されている。そして、これらゲート信号線ＧＬおよび対向電圧信号線ＣＬとそれぞれ絶縁されてｙ方向に延在し、ｘ方向に並設されたドレイン信号線ＤＬが形成されている。ここで、ゲート信号線ＧＬ、対向電圧信号線ＣＬ、ドレイン信号線ＤＬのそれぞれによって囲まれる矩形状の領域に単位画素が形成される。液晶表示基板には、その外部回路として垂直走査回路Ｖおよび映像信号駆動回路Ｈが備えられ、前記垂直走査回路Ｖによって前記ゲート信号線ＧＬのそれぞれに順次走査信号（電圧）が供給され、そのタイミングに合わせて映像信号駆動回路Ｈからドレイン信号線ＤＬに映像信号(電圧)に供給するようになっている。なお、垂直走査回路Ｖおよび映像信号駆動回路Ｈは、液晶駆動電源回路から電源が供給されるとともに、ＣＰＵからの画像情報がコントローラによってそれぞれ表示データおよび制御信号に分けられて入力されるようになっている。」
　
　（カ）「【０１１３】《静電気保護回路の実施の形態１》図１は、本発明の実施の形態１の静電気保護回路の構成を示す概略図であり、前述の横電界方式の液晶表示装置において、液晶表示素子のアクティブマトリクス基板上に形成した静電気保護回路の構成例を示す。
【０１１４】ＰＥは画素、ＧＬは走査信号線（ゲート信号線または水平信号線）、ＤＬは映像信号線（ドレイン信号線または垂直信号線）、ＴＦＴは薄膜トランジスタ、ＰＸは画素電極、ＣＴは対向電極、ＣＬは各対向電極ＣＴに信号を供給する対向電極接続線（すなわち、対向電圧信号線、対向電極配線とも称す）、ＧＴＭは走査信号線ＧＬに外部駆動電気回路を接続するための外部接続端子、ＤＴＭは映像信号線ＤＬに外部駆動電気回路を接続するための外部接続端子、ＮＲは非線形抵抗素子、ＣＬＣは各対向電極接続線ＣＬを電気的に共通に接続し、対向電圧信号を供給する共通接続線、ＳＢは各走査信号線ＧＬおよび各映像信号線ＤＬを、非線形抵抗素子ＮＲをそれぞれ介して短絡する短絡線、ＣＮ１は対向電極接続線ＣＬと共通接続線ＣＬＣとの電気的接続部、ＣＮ２は共通接続線ＣＬＣと短絡線ＳＢとの電気的接続部、ＴＨはスルーホール、ＯＴＭは外部電気回路に接続する端子である。
【０１１５】アクティブマトリクス基板上の各画素ＰＥ（１，１）〜（ｍ，ｎ）内には、前述のように、薄膜トランジスタＴＦＴ、画素電極ＰＸおよび対向電極ＣＴが形成されている（図４参照。なお、図１と図４では、画素ＰＥにおける対向電極接続線ＣＬおよび薄膜トランジスタＴＦＴの配置位置や、一画素当たりの対向電極ＣＴの数等が異なる）。画像情報に対応した所定の電圧を、これら画素電極ＰＸと対向電極ＣＴ間に与えて、液晶の光学特性を変化させ、画像表示を行う。画素電極ＰＸは、薄膜トランジスタＴＦＴのソース電極に接続され、対向電極ＣＴは画素電極ＰＸに対向するように互いに平行に形成されている。各画素ＰＥ内に形成されている対向電極ＣＴは、走査信号線ＧＬと平行に配置された対向電極接続線ＣＬに電気的に接続され、対向電極接続線ＣＬから垂直方向に延びて形成されている。この対向電極接続線ＣＬ群は、表示領域の外側に配置された共通接続線ＣＬＣにそれぞれ接続部ＣＮ１を介して電気的に接続されている。また、この共通接続線ＣＬＣは、端子ＯＴＭを介して外部電気回路に接続される。この外部電気回路は、各画素ＰＥ内の対向電極ＣＴに所定の共通電圧を加える回路である。この対向電極ＣＴの電圧と画素電極ＰＸの電圧差により、画像表示が得られる。
【０１１６】なお、各走査信号線ＧＬおよび各映像信号線ＤＬは、図１７に示した従来構成例と同様に、例えば２端子動作薄膜トランジスタ等からなる順方向と逆方向の１対のダイオードを組み合わせた双方向ダイオードから構成される非線形抵抗素子ＮＲを介して、短絡線ＳＢに電気的に接続されている。この短絡線ＳＢは、表示領域の外側に枠状（すなわち、ロ字状）に形成されている。また、この短絡線ＳＢは、共通接続線ＣＬＣに接続部ＣＮ２を介して電気的に接続されている。
【０１１７】図３（ａ）は、非線形抵抗素子ＮＲとして使用される双方向ダイオードの回路構成図で、（ｂ）は双方向ダイオードの具体的構成例としての２端子動作薄膜トランジスタを示す。このように２個の２端子動作薄膜トランジスタで構成されるダイオードを互いに逆向きに並列に配置して、非線形な電流−電圧特性を有する非線形抵抗素子を構成し、配線に静電気が侵入した場合、静電気を双方向に短絡線ＳＢの方へ流すようになっている。なお、ＴＦＴダイオードの代わりに、ＭＩＭ素子等を用いてもよいことはもちろんである。
【０１１８】このような構成により、外部から走査信号線ＧＬもしくは映像信号線ＤＬに侵入するか、あるいは液晶表示素子内で発生した静電気は、非線形抵抗素子ＮＲを通して短絡線ＳＢの方へ放電され、この放電された静電気は、共通接続線ＣＬＣにより吸収される。共通接続線ＣＬＣには、画素ＰＥの数（ｍ×ｎ個）に相当する多数個の対向電極ＣＴが接続されているため（図４の例では対向電極ＣＴが画素当たり２個設けてあるので、ｍ×ｎ×２個）、この共通接続線ＣＬＣは、静電気を吸収できる充分な容量を有しているからである。したがって、走査信号線ＧＬと映像信号線ＤＬとの間の電圧が緩和され、前述の静電気による破壊等が防止される。また、非線形抵抗素子ＮＲとしてダイオードを用いたので、外部駆動回路からの信号の短絡線ＳＢへのリークを少なくし、しかも静電気に対して十分な保護機能を有する。さらに、このような双方向ダイオードは、スイッチング素子として用いた薄膜トランジスタＴＦＴを形成する場合、その製造工程内で簡単に形成することができる。
【０１１９】なお、例えば、枠状の短絡線ＳＢを構成する図の上側と下側と右側の３辺は、走査信号線ＧＬ（および対向電極接続線ＣＬならびに共通接続線ＣＬＣ）と同一工程により同一の層で形成される。また、左側の１辺は、それと同一方向に延びる映像信号線ＤＬと同一工程により同一の層で形成される。前記３辺と前記１辺とは、コーナー部で２個のスルーホールＴＨを介して電気的に接続されている。
【０１２０】なお、図１に示す静電気保護回路を有するアクティブマトリクス基板では、アレイテスタを使用して配線の欠陥検査が可能である。アレイテスタは、例えば、書き込み→保持→読み出しサイクルからなり、積分回路により保持容量に蓄積された電荷量を計測し、その量で欠陥の有無を判断する。また、読み出し電荷量の各種電圧、タイミング依存性により欠陥モードの解析が可能となっている。アレイテストの際は、すべての外部接続端子に同時に検査用プローブを当て、画素を動作させる。動作状態の良否により、画素の欠陥を検出する。したがって、各走査信号線間や各映像信号線間が抵抗体で結合していると、電流が混合して検出不可能となるが、抵抗体の抵抗値が高ければよい。本実施の形態で用いた双方向ＴＦＴダイオードによる抵抗体は、Ｒ＝１×１０6Ωと充分に高い抵抗なので、十分検査可能である。
【０１２１】《静電気保護回路の実施の形態２》図２は、本発明の実施の形態２の静電気保護回路の構成を示す概略図である。
【０１２２】本実施の形態は、対向電極ＣＴを接続した共通接続線ＣＬＣと、表示領域の外側に枠状に形成された短絡線ＳＢの一部の右側の１辺とが共通化されている点に特徴がある。換言すれば、本実施の形態は、図１に示した対向電極接続線ＣＬ群を共通に接続する共通接続線ＣＬＣを設けず、対向電極接続線ＣＬ群を直接短絡線ＳＢに電気的に接続してある。その他の構成は、実施の形態１と同様である。これにより、静電気保護回路を構成する配線数を少なくすることができ、基板のサイズも小さくすることができる。しかも、静電気保護効果は実施の形態１と同様に高い。
【０１２３】以上、本発明を前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、図１に示した実施の形態１では、非線形抵抗素子ＮＲを介して走査信号線ＧＬおよび映像信号線ＤＬを接続した短絡線ＳＢを、各対向電極接続線ＣＬを接続する共通接続線ＣＬＣに接続部ＣＮ２で直接接続したが、短絡線ＳＢを少なくとも１本の任意の対向電極接続線ＣＬに接続してもよい。また、前記実施の形態では、アクティブ素子としてアモルファスシリコン薄膜トランジスタＴＦＴを使用しているが、他にポリシリコン薄膜トランジスタ、シリコンウエハ上のＭＯＳ型トランジスタ、または、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｔｒｉｎｓｉｃ−ｍｅｔａｌ）ダイオード等の２端子素子を用いても可能である。また、少なくとも一方は透明な一対の基板、反射手段、偏光手段とから構成される反射型の液晶表示装置にも、本発明は適用できる。さらに、本発明は、ＴＣＰ部品を使用せず、映像駆動用ＩＣおよび走査駆動用ＩＣを透明絶縁基板上に直接搭載するフリップチップ方式（すなわち、チップオンガラス（ＣＯＧ）方式）の液晶表示装置にも適用可能である（これについては、同一出願人であるが、モジュール実装方法について先願である特願平６−２５６４２６号参照）。
【０１２４】
【発明の効果】以上説明したように、本発明によれば、横電界方式の液晶表示装置において、液晶表示素子を構成するアクティブマトリクス基板上に形成した静電気保護回路により、外部から侵入したあるいは液晶表示素子内部で発生した静電気を吸収することが可能となり、効果の高い静電気保護を実現することができる。」
　
　（キ）引用例１の図１及び図２の記載から、画素電極ＰＸとＴＦＴを介して電気的に接続された複数の映像信号線ＤＬと、この映像信号線ＤＬが表示領域ＡＲの外側に枠状に形成された短絡線ＳＢの上側及び下側の２辺と交差するとともに上側の１辺と非線形抵抗素子ＮＲを介して接続していることと、走査信号線ＧＬがこの短絡線ＳＢの左側の１辺と交差するとともに非線形抵抗素子ＮＲを介して接続していることとが見てとれる。
　
　（ク）上記（ア）〜（キ）によれば、引用例１には、次の発明が記載されていると認めることができる。 
　
「液晶層と、液晶層を介して互いに対向して配置される、アクティブマトリクス基板ＳＵＢ１と、カラーフィルタ基板ＳＵＢ２と、
　前記アクティブマトリクス基板ＳＵＢ１の液晶層側の単位画素に相当する領域面に画素電極ＰＸと対向電極ＣＴとが備えられ、前記画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの配向状態を制御して透過光を変調して表示を制御し、
　前記アクティブマトリクス基板ＳＵＢ１に形成され前記画素電極ＰＸと電気的に接続された複数の映像信号線ＤＬと、
　前記アクティブマトリクス基板ＳＵＢ１に形成された複数の走査信号線ＧＬと、
　前記アクティブマトリクス基板ＳＵＢ１に形成され前記対向電極ＣＴが一体になっていて蓄積容量Ｃstgを構成する他方の電極ＰＬ１でもある複数の対向電圧信号線ＣＬと、
　前記走査信号線ＧＬと前記対向電圧信号線ＣＬと前記映像信号線ＤＬのそれぞれによって囲まれる矩形状の複数の領域に前記単位画素を複数形成した有効表示領域ＡＲと、
　前記対向電圧信号線（対向電極接続線）ＣＬ群がそれぞれ接続部ＣＮ１を介して電気的に接続され、前記表示領域（有効表示領域ＡＲ）の外側に配置された共通接続線ＣＬＣと、
　前記映像信号線ＤＬと上側及び下側の２辺が交差するとともに前記走査信号線ＧＬと左側の１辺が交差する前記表示領域ＡＲの外側に枠状に形成された短絡線ＳＢとを有し、
　前記映像信号線ＤＬは非線形抵抗素子ＮＲを介して前記短絡線ＳＢの上側の１辺と接続され、
　前記走査信号線ＧＬは非線形抵抗素子ＮＲを介して前記短絡線ＳＢの左側の１辺と接続され、
　配線に静電気が侵入した場合、静電気を双方向に短絡線ＳＢの方へ流すようになっていて、短絡線に放電した静電気を吸収する先を、静電気を吸収できる充分な容量を有している共通接続線ＣＬＣに確保し、非線形抵抗素子ＮＲとしてダイオードを用いて外部駆動回路からの信号の短絡線ＳＢへのリークを少なくし、しかも静電気に対して十分な保護機能を有する横電界方式の液晶表示装置。」（以下、「引用例１発明」という。）
　
　イ．拒絶査定の拒絶の理由に引用された本願出願前の平成９年４月４日に頒布された刊行物である特開平９−９０４２８号公報（以下、「引用例２」という。）には、次の事項が図面と共に記載されている。
　
　（ケ）「【０００２】
【従来の技術】従来のＴＦＴ液晶表示素子の等価回路を、図４に示す。図４に示すように、ＴＦＴ液晶表示素子には、ＴＦＴ（薄膜トランジスタ）６１がマトリクス状に配置されている。各ＴＦＴ６１のゲート電極はアドレス配線６２に接続され、各ＴＦＴ６１のドレイン電極はデータ配線６３に接続されている。各ＴＦＴ６１のソース電極は、液晶容量と補助容量からなる合成容量６５に接続されている。合成容量６５の他端は合成容量配線６６に接続されている。
【０００３】アドレス配線６２には、アドレス配線端子６９よりアドレス信号が印加され、データ配線６３には、データ配線端子７０よりデータ信号が印加され、対応するＴＦＴ６１がオンして、合成容量６５にデータ信号に対応する電荷が保持される。合成容量配線６６のそれぞれは、コモン配線６４に接続されている。コモン配線６４には、コモン配線端子７１より共通電圧（コモン電圧）が印加される。
【０００４】表示領域の外側には、非線形の電流−電圧特性を有する静電保護素子６７、６８が配置され、静電保護素子６７の一端はコモン配線６４に、また他端はアドレス配線６２に接続されている。また、静電保護素子６８の一端はコモン配線６４に、また他端はデータ配線６３に接続されている。静電保護素子６７、６８は、静電気等による高電圧がアドレス配線６２又はデータ配線６３に印加された場合に、導通（オン）してＴＦＴ６１の各電極を同電位にして、ＴＦＴ６１を保護する。」
　
　（コ）「【０００５】
【発明が解決しようとする課題】このような回路構成のＴＦＴ液晶表示素子においては、アドレス信号の平均電位はコモン信号の平均電位よりも１０ボルト乃至１５ボルト程度低い。従って、コモン配線６４から静電保護素子６７を通って各アドレス配線６２に流れ込む電流の総和は無視できない値となる。また、静電保護素子６７が光導電性を有する場合（例えばアモルファスシリコン半導体を抵抗体として用いる素子の場合）、ＴＦＴ液晶表示素子のバックライトのオンにより静電保護素子６７が導通（オン）して、コモン配線６４からアドレス配線６２へ電流が流れ込んでしまう虞がある。
【０００６】このため、コモン電圧が低下し、フリッカの増大や残像現象等が生じ、表示品位が低下する。また、コモン電圧供給用の外部駆動回路の出力インピ−ダンスを十分下げなければ、外部駆動回路の消費電力が増大するという欠点がある。
【０００７】同様に、静電保護素子６８の漏れ電流及びバックライトからの光による静電保護素子６８のオン等により、データ配線端子７０に接続される外部駆動回路の消費電流が増加するという欠点がある。また、データ信号の電圧が低下して、合成容量６５に所定の電圧が保持されなくなり、表示品位が低下する虞もある。
【０００８】この発明は、上記実状に鑑みてなされたもので、高品位の画像を表示できるＴＦＴ液晶表示素子を提供することを目的とする。また、他の目的は、消費電力の少ないＴＦＴ液晶表示素子を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するために、この発明にかかるＴＦＴ液晶表示素子によれば、マトリクス状に配置された複数の薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、前記薄膜トランジスタに接続されたアドレス配線及びデータ配線と、各アドレス配線及び各データ配線に一端が接続された複数の静電保護素子と、各前記静電保護素子の他端に共通に接続された保護素子配線と、コモン電圧が印加されるコモン配線と、前記保護素子配線とコモン配線とを接続する抵抗素子と、が配置された第１の基板と、前記各画素電極に対向して配置され、前記コモン電圧が印加される対向電極が配置された第２の基板と、前記第１及び第２の基板間に配置された液晶と、を備え、前記静電保護素子を流れる電流を前記抵抗素子により抑制することを特徴とする。
【００１０】前記構成のＴＦＴ液晶表示素子によれば、静電保護素子の漏れ電流により、コモン配線から各アドレス配線に向かって流れる電流を抑制することができる。また、ＴＦＴ液晶表示素子のバックライトのオンにより静電保護素子が導通（オン）した場合でも、コモン配線からアドレス配線に漏れる電流を抑制することができる。従って、コモン信号の電圧の低下を抑えることができ、高品位の画像を表示することができる。また、外部駆動回路の消費電力を小さく抑えることができる。」
　
　（サ）「【００１６】各ＴＦＴ１４のソース電極には、液晶容量と、液晶容量に並列に接続された補助容量とからなる合成容量４３が接続されている。液晶容量は画素電極１５と対向電極１７とその間の液晶１３とから構成され、補助容量は画素電極１５と図示せぬ補助容量配線とその間の絶縁層、例えば、ＴＦＴ１４のゲート絶縁膜とから構成されている。
【００１７】合成容量４３の一端には、ＴＦＴ１４のオンに対応して、データ配線３１からデータ信号が印加される。合成容量４３の他端は、対向電極１７と補助容量配線とからなる合成容量配線３９に接続されている。合成容量配線３９はコモン配線４７に接続されている。コモン配線４７及び合成容量配線３９には、コモン配線端子５５を介して共通電圧（コモン電圧）が印加される。
【００１８】ＴＦＴ１４と合成容量４３とがマトリクス状に配置された表示領域の外側には、保護素子配線４５が配置されている。保護素子配線４５と各アドレス配線３３との間には、非線形電圧−電流特性を有する静電保護素子５１が、また、保護素子配線４５と各データ配線３１との間にも静電保護素子４９が、それぞれ接続されている。静電保護素子４９、５１は、静電気等による高電圧が各配線３１、３３等に加わった場合、導通（オン）してＴＦＴ１４の各電極を等電位にしてＴＦＴ１４を保護する。保護素子配線４５は、例えば１００Ω〜１０ＫΩの抵抗値の抵抗素子５３を介してコモン配線４７に接続されている。抵抗素子５３は、例えば、配線の一部をエッチングして線幅を他部よりも狭く、及び／又は、層厚を薄く形成して構成されている。
【００１９】このような構成のＴＦＴ液晶表示素子においては、コモン配線４７は抵抗素子５３と、保護素子配線４５と、静電保護素子５１とを介してアドレス配線３３に接続されている。従って、コモン配線４７からアドレス配線３３に流れ込む電流は、抵抗素子５３により抑制される。また、静電保護素子５１が光導電性の保護素子である場合、ＴＦＴ液晶表示素子のバックライト（図示せず）のオンにより、静電保護素子５１が導通した場合でも、コモン配線４７からアドレス配線３９に流れる電流を抑制することができる。
【００２０】従って、コモン電圧の変動を抑えて、フリッカの増大や、残像現象を防止し、高品位の画像を表示することができる。また、コモン配線端子５５に接続されるコモン駆動回路の出力インピ−ダンスを従来と同一としても、その消費電力を小さくすることができる。
【００２１】この発明は、上記実施形態に加え、次のような変形が可能である。上記実施形態においては、保護素子配線４５とコモン配線４７との間に抵抗素子５３を接続してコモン電圧の変動を防止したが、それに加え図３に示す様に、静電保護素子４９と５１の間の保護素子配線４５に抵抗素子を挿入して、データ信号の電圧の低下を防止してもよい。
【００２２】このような回路構成とすることによって、データ配線３１は、静電保護素子４９、保護素子配線４５、抵抗素子５４、静電保護素子５１をそれぞれ介してアドレス配線３３に接続される。従って、データ配線３１から各アドレス配線３３に流れ込む電流は、抵抗素子５４により抑制される。さらに、バックライトのオンにより静電保護素子４９、５１がオンした場合でも、データ配線３１からアドレス配線３３に流れる電流を抑制することができる。
【００２３】従って、データ信号の電圧の低下を抑制することができ、高品位の画像を表示することができる。また、データ信号を印加するための外部駆動回路の出力インピ−ダンスを、従来より高い値に設定でき、消費電力を小さくすることができる。」
　
　（シ）引用例２の図３の記載から、表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の上辺は、抵抗素子５３を介してコモン配線４７の一端側と結合され、同じく表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の下辺は、抵抗素子５３を介してコモン配線４７の他端側と結合され、表示領域の外側でアドレス配線３３と交差するとともに静電保護素子５１を介してアドレス配線３３と接続されている保護素子配線４５の左右の辺は、抵抗素子５４、５３を介してコモン配線４７の前記一端側と他端側とに結合されていることが見てとれる。
　
　（ス）上記（ケ）〜（シ）によれば、引用例２には次の発明が記載されているものと認められる。
　
「マトリクス状に配置されている各ＴＦＴ１４のゲート電極はアドレス配線３３に接続され、各ＴＦＴ１４のドレイン電極はデータ配線３１に接続され、各ＴＦＴ１４のソース電極は、液晶容量と補助容量からなりデータ信号に対応する電荷が保持される合成容量４３に接続され、該合成容量４３の他端は合成容量配線３９に接続され、該合成容量配線３９のそれぞれは、コモン配線４７に接続されていて、表示領域の外側には、非線形の電流−電圧特性を有する静電保護素子５１、４９が配置され、静電保護素子５１の一端は保護素子配線４５に、また他端はアドレス配線３３に接続され、静電保護素子４９の一端は保護素子配線４５に、また他端はデータ配線３１に接続され、静電保護素子５１、４９は、静電気等による高電圧がアドレス配線３３又はデータ配線３１に印加された場合に、導通（オン）してＴＦＴ１４の各電極を同電位にして、ＴＦＴ１４を保護するＴＦＴ液晶表示素子において、
　静電保護素子の漏れ電流及びバックライトからの光による静電保護素子のオン等により、コモン配線からアドレス配線へ電流が流れ込んでしまったり、コモン電圧やデータ信号の電圧が低下したり、フリッカの増大や残像現象等が生じたり、合成容量に所定の電圧が保持されなくなったり、表示品位が低下したり、外部駆動回路の消費電流電圧が増加したりする欠点を、
　表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の上辺は、抵抗素子５３を介してコモン配線４７の一端側と結合され、同じく表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の下辺は、抵抗素子５３を介してコモン配線４７の他端側と結合され、表示領域の外側でアドレス配線３３と交差するとともに静電保護素子５１を介してアドレス配線３３と接続されている保護素子配線４５の左右の辺は、抵抗素子５４、５３を介してコモン配線４７の前記一端側と他端側とに結合されている回路構成とすることによって、
　コモン配線４７は抵抗素子５３と、保護素子配線４５と、静電保護素子５１とを介してアドレス配線３３に接続され、コモン配線４７からアドレス配線３３に流れ込む電流は、抵抗素子５３により抑制され、静電保護素子５１が導通した場合でも、コモン配線４７からアドレス配線３９に流れる電流を抑制することができ、コモン電圧の変動を抑えて、フリッカの増大や、残像現象を防止し、高品位の画像を表示することができ、コモン配線端子５５に接続されるコモン駆動回路の出力インピ−ダンスを従来と同一としても、その消費電力を小さくすることができ、データ配線３１は、静電保護素子４９、保護素子配線４５、抵抗素子５４、静電保護素子５１をそれぞれ介してアドレス配線３３に接続され、データ配線３１から各アドレス配線３３に流れ込む電流は、抵抗素子５４により抑制され、バックライトのオンにより静電保護素子４９、５１がオンした場合でも、データ配線３１からアドレス配線３３に流れる電流を抑制することができ、データ信号の電圧の低下を抑制することができ、高品位の画像を表示することができ、データ信号を印加するための外部駆動回路の出力インピ−ダンスを、従来より高い値に設定でき、消費電力を小さくすることができるようにしたＴＦＴ液晶表示素子。」（以下「引用例２発明」という。）
　 
　（３）対比 
　 
　そこで、本願補正発明と引用例１発明とを比較する。 
　 
　ア．引用例１発明の「アクティブマトリクス基板ＳＵＢ１」、「カラーフィルタ基板ＳＵＢ２」、「『互いに対向して配置される、アクティブマトリクス基板ＳＵＢ１と、カラーフィルタ基板ＳＵＢ２と』の間に介在する『液晶層』」、「『前記アクティブマトリクス基板ＳＵＢ１の液晶層側の単位画素に相当する領域面に』備えられた『画素電極ＰＸ』」、「『前記画素電極ＰＸと・・対向し、各画素電極ＰＸと・・の間の電界により液晶ＬＣの配向状態を制御』する『対向電極ＣＴ』」、「『画素電極ＰＸと対向電極ＣＴとが備えられ』た『単位画素に相当する領域』」、「前記走査信号線ＧＬと前記対向電圧信号線ＣＬと前記映像信号線ＤＬのそれぞれによって囲まれる矩形状の複数の領域に前記単位画素を複数形成した有効表示領域ＡＲ」、「前記アクティブマトリクス基板ＳＵＢ１に形成され前記画素電極ＰＸと電気的に接続された複数の映像信号線ＤＬ」、「『前記映像信号線ＤＬと・・交差する』『前記表示領域ＡＲの外側に枠状に形成された短絡線ＳＢ』の『上側及び下側の２辺』」、「前記アクティブマトリクス基板ＳＵＢ１に形成された複数の走査信号線ＧＬ」、「『前記走査信号線ＧＬと・・交差する前記表示領域ＡＲの外側に枠状に形成された短絡線ＳＢ』の『左側の１辺』」、「前記アクティブマトリクス基板ＳＵＢ１に形成され前記対向電極ＣＴが一体になってい・・る複数の対向電圧信号線ＣＬ」、「前記対向電圧信号線（対向電極接続線）ＣＬ群がそれぞれＣＮ１を介して電気的に接続され、前記表示領域（有効表示領域ＡＲ）の外側に配置された共通接続線ＣＬＣ」、「非線形抵抗素子ＮＲ」及び「横電界方式の液晶表示装置」は、それぞれ、本願補正発明の「第１の基板」、「第２の基板」、「第１の基板と第２の基板の間に挟まれた液晶組成物」、「前記第１の基板に形成された画素電極」、「前記画素電極に対して離間して形成され、前記画素電極との間で基板面に対してほぼ平行な電界を液晶組成物に印加する対向電極」、「前記画素電極と対向電極とによって形成される画素領域」、「前記画素領域が複数配置された表示領域」、「前記第１の基板に形成され前記画素電極と電気的に接続された複数の映像信号線」、「前記表示領域の外側で前記映像信号線と交差する第１の共通配線と第２の共通配線」、「前記第１の基板に形成された複数の走査信号線」、「前記表示領域の外側で前記走査信号線と交差する第３の共通配線」、「前記第１の基板に形成され前記対向電極に電気的に接続された複数の対向電圧信号線」、「前記対向電圧信号線と前記表示領域の外側で電気的に接続する対向電圧共通配線」、「非線形素子」及び「液晶表示装置」に相当する。 
　
　イ．引用例１発明の「短絡線ＳＢの上側の１辺」と、本願補正発明の「第１の共通配線」とは、非線形素子を介して映像信号線と接続されている点で一致している。
　
　ウ．したがって、両発明は、
「第１の基板と、第２の基板と、
　第１の基板と第２の基板の間に挟まれた液晶組成物と、
　前記第１の基板に形成された画素電極と、
　前記画素電極に対して離間して形成され、前記画素電極との間で基板面に対してほぼ平行な電界を液晶組成物に印加する対向電極と、
　前記画素電極と対向電極とによって形成される画素領域と、
　前記画素領域が複数配置された表示領域と、
　前記第１の基板に形成され前記画素電極と電気的に接続された複数の映像信号線と、
　前記表示領域の外側で前記映像信号線と交差する第１の共通配線と第２の共通配線と、
　前記第１の基板に形成された複数の走査信号線と、
　前記表示領域の外側で前記走査信号線と交差する第３の共通配線と、
　前記第１の基板に形成され前記対向電極に電気的に接続された複数の対向電圧信号線と、
　前記対向電圧信号線と前記表示領域の外側で電気的に接続する対向電圧共通配線とを有し、
　前記第１の共通配線は、非線形素子を介して前記映像信号線と接続され、
　前記第３の共通配線は、非線形素子を介して前記走査信号線と接続されている液晶表示装置。」の点で一致し、以下の点で相違している。 
　
相違点１：
　本願補正発明においては、「前記第１の共通配線は、非線形素子を介して奇数番目の前記映像信号線と接続され、前記第２の共通配線は、非線形素子を介して偶数番目の前記映像信号線と接続され、前記第１の共通配線と前記第２の共通配線とは、接続される前記非線形素子の配置が異なって」いるのに対して、引用例１発明においては、そのようになっていない点。
　
相違点２：
　本願補正発明においては、「前記対向電圧共通配線は、前記第３の共通配線と前記映像信号線との間で、前記第３の共通配線と並列に形成され」ているのに対して、引用例１発明においては、そのようになっていない点。
　
相違点３：
　本願補正発明においては、「前記第１の共通配線は、高抵抗素子を介して前記対向電圧共通配線の一端側と結合され、前記第２の共通配線は、高抵抗素子を介して前記対向電圧共通配線の他端側と結合され、前記第３の共通配線は、高抵抗素子を介して前記対向電圧共通配線の前記一端側と他端側とに結合されている」のに対して、引用例１発明においては、そのようになっていない点。
　
　（４）判断
　上記相違点１〜３について検討する。
　
相違点１について
　
　ア．「映像信号線の外部接続端子を基板の上下の２辺に振り分け、各映像信号線を非線形素子を介して短絡線に接続した静電気に対する保護機能を有する液晶表示装置において、前記短絡線の上側の１辺は、非線形素子を介して奇数番目の映像信号線と接続され、前記短絡線の下側の１辺は、非線形素子を介して偶数番目の映像信号線と接続され、前記短絡線の上側の１辺と前記短絡線の下側の１辺とは、接続される前記非線形素子の配置が異なっている液晶表示装置。」は本願出願前に周知である（例．特開平６−２８９４１７号公報（段落００５５及び図２参照。）、特開平５−３３３３７７号公報（段落０００２及び図４参照。））。
　
　イ．全てのデータラインの端子部を同じ側の端部に形成するか、各データラインの端子部を隣り合うデータラインごとに交互に逆方向の端部に形成するかは、どちらも周知であって、上記ア．の周知技術はどちらにも適用できる（上記特開平６−２８９４１７号公報の段落００６０参照。）ものである。また、各データラインの端子部を隣り合うデータラインごとに交互に逆方向の端部に形成するものの方が相対的に端子間隔を広くすることができることが当業者に自明である。よって、端子間隔を広くする等の目的で、引用例１発明の各映像信号線の端子部を隣り合う映像信号線ごとに交互に逆方向の端部に形成するとともに、上記ア．の周知技術をそのまま採用して上記相違点１の構成となすことは当業者にとって容易である。
　
相違点２について
　
　ウ．表示領域の外側に配置され、対向電圧信号線群がそれぞれ接続される共通接続線を表示領域の両側に配置することは周知である（例．特開平９−４３６３３号公報（請求項１、段落００２８、００２９、００３６及び図１参照。）、特開平９−２３０３６１号公報（段落０１９８、０２０３〜０２０５、図７、図１６及び図１７参照。）、国際公開第９８／２７４５４号（５４頁６〜９行、６５頁１０行〜６７頁４行、ＦＩＧ．１０、ＦＩＧ．３１Ａ、ＦＩＧ．３１Ｂ、ＦＩＧ．３２Ａ、ＦＩＧ．３２Ｂ及びＦＩＧ．３３参照。）、特開平１０−１７０９４７号公報（請求項１、段落００２５、００２６、００３３及び図１参照。））。そして、引用例１発明のような、対向電圧信号線の一端のみから対向電圧共通配線を介して電圧を供給するものにおいては、対向電極に印加される駆動電圧の伝送経路中の対向電圧信号線の抵抗を含む抵抗及び画素内の蓄積容量により、伝送経路が長くなる他端側になるほど駆動電圧の波形歪みが大きくなり表示むらを生じるという課題、１箇所でも断線した場合には断線箇所から先の画素に対向電圧を供給できないといった課題があることは当業者に知られていることであるから（上記特開平９−４３６３３号公報の段落０００５〜００１９参照。）、これらの課題を解決するために当該周知技術を採用することは当業者が容易に想到し得たことである。
　
　エ．上記ウ．で述べた周知技術を引用例１発明に採用する際には、引用例１の図２（又は１図）に記載の構成における対向電圧信号線ＣＬの左端を新たに設ける対向電圧共通配線ＣＬＣにより共通接続することとなるが、対向電圧信号線ＣＬの左端は第３の共通配線と映像信号線ＤＬとの間で終わっているから、新たに設ける対向電圧共通配線ＣＬＣは第３の共通配線と映像信号線ＤＬとの間に第３の共通配線と並列に形成されることになるのが自然であり、上記ウ．で述べた伝送経路が長くなることによる波形歪みをより良く防止するためには、新たに設ける対向電圧共通配線ＣＬＣを第３の共通配線の左側に設けて伝送経路を長くするよりも上記第３の共通配線と映像信号線ＤＬとの間に設ける方が良いことは当業者に自明の事項である。よって、上記相違点２の構成となすことは、上記ウ．の周知技術に基づいて当業者が容易になし得たことである。
　
相違点３について
　
　オ．ここで、本願補正発明と引用例２発明とを対比すると、引用例２発明の「各ＴＦＴのソース電極」、「表示領域」、「データ配線」、「静電保護素子」、「抵抗素子」及び「アドレス配線」は、それぞれ、本願補正発明の「画素電極」、「表示領域」、「映像信号線」、「非線形素子」、「高抵抗素子」及び「走査信号線」に相当し、よって、引用例２発明の「表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の上辺」、「表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の下辺」及び「表示領域の外側でアドレス配線３３と交差するとともに静電保護素子５１を介してアドレス配線３３と接続されている保護素子配線４５の左又は右の１辺」は、それぞれ本願補正発明の「第１の共通配線」、「第２の共通配線」及び「第３の共通配線」に相当する。そして、引用例２発明の「コモン配線」と本願補正発明の「対向電圧共通配線」とは、マトリクス状に配置されている各画素の一行分の画素の各電極に接続している配線のそれぞれを共通接続している
共通接続配線
　
　カ．上記オ．によれば、引用例２発明の「表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の上辺は、抵抗素子５３を介してコモン配線４７の一端側と結合され、同じく表示領域の外側でデータ配線３１と交差するとともに静電保護素子４９を介してデータ配線３１と接続された保護素子配線４５の下辺は、抵抗素子５３を介してコモン配線４７の他端側と結合され、表示領域の外側でアドレス配線３３と交差するとともに静電保護素子５１を介してアドレス配線３３と接続されている保護素子配線４５の左又は右の１辺は、抵抗素子５４、５３を介してコモン配線４７の前記一端側と他端側とに結合されている回路構成」と、本願補正発明の「前記第１の共通配線は、高抵抗素子を介して前記対向電圧共通配線の一端側と結合され、前記第２の共通配線は、高抵抗素子を介して前記対向電圧共通配線の他端側と結合され、前記第３の共通配線は、高抵抗素子を介して前記対向電圧共通配線の前記一端側と他端側とに結合されている」事項とは、「第１の共通配線は、高抵抗素子を介して共通接続配線の一端側と結合され、第２の共通配線は、高抵抗素子を介して前記共通接続配線の他端側と結合され、第３の共通配線は、高抵抗素子を介して前記共通接続配線の前記一端側と他端側とに結合されている」点で一致する。
　
　キ．引用例２発明は、
　表示領域の外側に配置され、静電気等による高電圧がアドレス配線又はデータ配線に印加された場合に、導通してＴＦＴを保護する非線形の電流−電圧特性を有する静電保護素子を配置したＴＦＴ液晶表示素子において、静電保護素子の漏れ電流及びバックライトからの光による静電保護素子のオン等により、コモン配線からアドレス配線へ電流が流れ込んでしまったり、コモン電圧やデータ信号の電圧が低下したり、フリッカの増大や残像現象等が生じたり、合成容量に所定の電圧が保持されなくなったり、表示品位が低下したり、外部駆動回路の消費電流電圧が増加したりする欠点を解消して、
　コモン配線４７は、抵抗素子５３と、保護素子配線４５と、静電保護素子５１とを介してアドレス配線３３に接続され、コモン配線４７からアドレス配線３３に流れ込む電流は、抵抗素子５３により抑制され、静電保護素子５１が導通した場合でも、コモン配線４７からアドレス配線３９に流れる電流を抑制することができ、コモン電圧の変動を抑えて、フリッカの増大や、残像現象を防止し、高品位の画像を表示することができ、コモン配線端子５５に接続されるコモン駆動回路の出力インピ−ダンスを従来と同一としても、その消費電力を小さくすることができ、
　データ配線３１は、静電保護素子４９、保護素子配線４５、抵抗素子５４、静電保護素子５１をそれぞれ介してアドレス配線３３に接続され、データ配線３１から各アドレス配線３３に流れ込む電流は、抵抗素子５４により抑制され、バックライトのオンにより静電保護素子４９、５１がオンした場合でも、データ配線３１からアドレス配線３３に流れる電流を抑制することができ、データ信号の電圧の低下を抑制することができ、高品位の画像を表示することができ、データ信号を印加するための外部駆動回路の出力インピ−ダンスを、従来より高い値に設定でき、消費電力を小さくすることができるようにするものであるから、
　引用例２発明と同様に、配線に静電気が侵入した場合、非線形抵抗素子を用いて短絡線ＳＢの方へ流すようになっている引用例１発明も、引用例２発明が課題とする静電保護素子の漏れ電流及び静電保護素子のオン等により、コモン配線とアドレス配線との導通や漏れ電流、コモン電圧やデータ信号の電圧の低下、フリッカの増大や残像現象、合成容量に所定の電圧が保持されなくなったり、表示品位が低下したり、外部駆動回路の消費電流電圧が増加したりするといった同様の欠点を多かれ少なかれ有していることが明らかであり、この欠点を解消し、外部駆動回路からの信号の短絡線ＳＢへのリークを少なくするという引用例１発明の作用効果をよりいっそう向上させるために、上記ア．、イ．及びウ．の周知技術の採用とともに、引用例２発明を引用例１発明に採用し、上記相違点３の構成とすることは、当業者が容易に想到し得たことである。
　
　ク．よって、上記相違点１〜３は、引用例１発明、引用例２発明及び上記周知技術に基づいて当業者が容易になし得たことである。
　
　ケ．本件補正発明の効果は、引用例１発明、引用例２発明及び上記周知技術の有する効果から、当業者が予測することができた程度のものである。
　
　コ．したがって、本願補正発明は、引用例１に記載された発明、引用例２に記載された発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものである。 
　
　（５）むすび 
　以上のとおり、本件補正は、平成１４年改正前特許法１７条の２第５項で準用する同法１２６条４項の規定に違反するものであり、同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。
　
３．本願発明について
　
　（１）本願発明
　
　平成１７年９月２１日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成１７年６月２４日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜５に記載された事項によって特定されるとおりのものであるところ、請求項１に係る発明は次のとおりのものである。
　
「【請求項１】　第１の基板と、第２の基板と、
　第１の基板と第２の基板の間に挟まれた液晶組成物と、
　前記第１の基板に形成された画素電極と、
　前記画素電極に対して離間して形成され、前記画素電極との間で基板面に対してほぼ平行な電界を液晶組成物に印加する対向電極と、
　前記画素電極と対向電極とによって形成される画素領域と、
　前記画素領域が複数配置された表示領域と、
　前記第１の基板に形成され前記画素電極と電気的に接続された複数の映像信号線と、
　前記表示領域の外側で前記映像信号線と交差する第１の共通配線と第２の共通配線と、
　前記第１の基板に形成された複数の走査信号線と、
　前記表示領域の外側で前記走査信号線と交差する第３の共通配線と、
　前記第１の基板に形成され前記対向電極に電気的に接続された複数の対向電圧信号線と、
　前記対向電圧信号線と前記表示領域の外側で電気的に接続する対向電圧共通配線とを有し、
　前記第１の共通配線は、非線形素子を介して奇数番目の前記映像信号線と接続され、
　前記第２の共通配線は、非線形素子を介して偶数番目の前記映像信号線と接続され、
　前記第３の共通配線は、非線形素子を介して前記走査信号線と接続され
　前記第１の共通配線は、高抵抗素子を介して前記対向電圧共通配線と結合され、
　前記第２の共通配線は、高抵抗素子を介して前記対向電圧共通配線と結合され、
　前記第３の共通配線は、高抵抗素子を介して前記対向電圧共通配線と結合されていることを特徴とする液晶表示装置。」（以下、「本願発明」という。） 
　 
　（２）引用例
　
　原査定の拒絶の理由に引用された引用例１、引用例２、及びそれらの記載事項は、前記「２．（２）」に記載したとおりである。
　
　（３）対比・判断
　
　本願発明は、前記２．で検討した本願補正発明から、「非線形素子」の限定事項である「前記第１の共通配線と前記第２の共通配線とは、接続される前記非線形素子の配置が異なっており」との限定を省き、「対向電圧共通配線」の限定事項である「前記対向電圧共通配線は、前記第３の共通配線と前記映像信号線との間で、前記第３の共通配線と並列に形成され」との限定を省くとともに、「第１の共通配線」、「第２の共通配線」及び「第３の共通配線」各々の「対向電圧共通配線」との結合に関する、第１の共通配線は対向電圧共通配線の「一端側」と、第２の共通配線は対向電圧共通配線の「他端側」と、第３の共通配線は対向電圧共通配線の「前記一端側と他端側とに」各々結合されるとの限定を省いたものである。 
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、引用例１に記載された発明、引用例２に記載された発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例１に記載された発明、引用例２に記載された発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
　（４）むすび 
　
　以上のとおり、本願発明は、引用例１に記載された発明、引用例２に記載された発明及び上記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。