【事件の表示】
　特願２００２−　９０２３１「半導体装置」拒絶査定不服審判事件〔平成１５年１０月１０日出願公開、特開２００３−２８９１０４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年３月２８日の出願であって、平成１８年１月２４日付けで拒絶査定がなされ、それに対して、同年３月２日に拒絶査定に対する審判請求がなされ、同年４月３日付けで手続補正がなされ、その後当審において、平成２０年１月１５日付けで審尋がなされ、同年３月２４日付けで回答書が提出されたものである。
　
２．平成１８年４月３日付けの手続補正について
【補正却下の決定の結論】
　平成１８年４月３日付けの手続補正を却下する。
　
【理由】
（１）補正の内容
　平成１８年４月３日付けの手続補正（以下、「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし８を補正後の特許請求の範囲の請求項１ないし７と補正するとともに、発明の詳細な説明について、補正前の００８１段落を削除し、補正前の００１６段落、００２５段落、００７８段落、００８２段落、００８３段落、００８６段落、及び００８７段落を補正後の００１６段落、００２５段落、００７８段落、００８２段落、００８３段落、００８６段落、及び００８７段落と補正するものであって、補正前後の請求項１は以下のとおりである。
（補正前）
　「　【請求項１】　半導体装置を外部に電気的に接続するための複数の電極パッドが半導体装置の周辺部に配置され、前記電極パッドごとに保護回路を備え、
　前記保護回路は、第１導電型の半導体基板又は共通のウエル領域に、第２導電型の第１拡散領域と、前記第１拡散領域とは間隔をもって形成された第２導電型の第２拡散領域を備え、前記第１拡散領域は前記電極パッド下に形成された接続孔を介して前記電極パッドに電気的に接続され、前記第２拡散領域は電源電位に電気的に接続されており、
　前記第１拡散領域及び前記第２拡散領域の少なくとも一部は、前記電極パッド形成領域内に形成されており、
　前記電極パッド形成領域において、前記電極パッドと前記保護回路の間の層に、前記保護回路の前記第２拡散領域を前記電源電位の高電位側電位又は低電位側電位に電気的に接続するための、複数の前記電極パッド形成領域にまたがって連続して形成された電源ライン又はＧＮＤラインを備えていることを特徴とする半導体装置。」
　
（補正後）
　「　【請求項１】　半導体装置を外部に電気的に接続するための複数の電極パッドが半導体装置の周辺部に配置され、前記電極パッドごとに保護回路を備え、
　前記保護回路は、第１導電型の半導体基板又は共通のウエル領域に、第２導電型の第１拡散領域と、前記第１拡散領域とは間隔をもって形成された第２導電型の第２拡散領域と、前記第１拡散領域に関して前記第２拡散領域とは反対側に前記第１拡散領域とは間隔をもって形成された第２導電型の第３拡散領域を備え、その保護回路が接続されている電極パッド下に形成された接続孔を介して前記第１拡散領域は前記電極パッドに電気的に接続され、前記第２拡散領域は高電位側電源電位に電気的に接続されており、前記第３拡散領域は低電位側電源電位に電気的に接続されており、
　前記第１拡散領域、前記第２拡散領域及び前記第３拡散領域の少なくとも一部は、前記電極パッド形成領域内に形成されており、
　内部コア領域用電源ライン及び内部コア領域用ＧＮＤラインとは異なるＩ／Ｏセル用電源ライン及びＩ／Ｏセル用ＧＮＤラインが前記電極パッドと前記保護回路の間の層に、複数の前記電極パッド形成領域にまたがって連続して形成されており、前記第２拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用電源ラインに接続されていることにより高電位側電源電位に電気的に接続され、前記第３拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用ＧＮＤラインに接続されていることにより低電位側電源電位に電気的に接続されていることを特徴とする半導体装置。」
　
（２）補正事項の整理
　本件補正における補正事項を整理すると以下のとおりである。
（２−１）請求項１についての補正
（２−１−１）補正事項１
　補正前の「前記保護回路は、第１導電型の半導体基板又は共通のウエル領域に、第２導電型の第１拡散領域と、前記第１拡散領域とは間隔をもって形成された第２導電型の第２拡散領域を備え、前記第１拡散領域は前記電極パッド下に形成された接続孔を介して前記電極パッドに電気的に接続され、前記第２拡散領域は電源電位に電気的に接続されており」を補正後の「前記保護回路は、第１導電型の半導体基板又は共通のウエル領域に、第２導電型の第１拡散領域と、前記第１拡散領域とは間隔をもって形成された第２導電型の第２拡散領域と、前記第１拡散領域に関して前記第２拡散領域とは反対側に前記第１拡散領域とは間隔をもって形成された第２導電型の第３拡散領域を備え、その保護回路が接続されている電極パッド下に形成された接続孔を介して前記第１拡散領域は前記電極パッドに電気的に接続され、前記第２拡散領域は高電位側電源電位に電気的に接続されており、前記第３拡散領域は低電位側電源電位に電気的に接続されており」と補正すること。
　
（２−１−２）補正事項２
　補正前の「前記第１拡散領域及び前記第２拡散領域の少なくとも一部は、前記電極パッド形成領域内に形成されており」を補正後の「前記第１拡散領域、前記第２拡散領域及び前記第３拡散領域の少なくとも一部は、前記電極パッド形成領域内に形成されており」と補正すること。
　
（２−１−３）補正事項３
　補正前の「前記電極パッド形成領域において、前記電極パッドと前記保護回路の間の層に、前記保護回路の前記第２拡散領域を前記電源電位の高電位側電位又は低電位側電位に電気的に接続するための、複数の前記電極パッド形成領域にまたがって連続して形成された電源ライン又はＧＮＤラインを備えている」を補正後の「内部コア領域用電源ライン及び内部コア領域用ＧＮＤラインとは異なるＩ／Ｏセル用電源ライン及びＩ／Ｏセル用ＧＮＤラインが前記電極パッドと前記保護回路の間の層に、複数の前記電極パッド形成領域にまたがって連続して形成されており、前記第２拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用電源ラインに接続されていることにより高電位側電源電位に電気的に接続され、前記第３拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用ＧＮＤラインに接続されていることにより低電位側電源電位に電気的に接続されている」と補正すること。
　
（２−２）その他の請求項についての補正
（２−２−１）補正事項４
　補正前の請求項４を削除すること。
　
（２−２−２）補正事項５
　補正前の請求項５について、項番を請求項４と補正するとともに、「請求項４に記載の半導体装置」を「請求項３に記載の半導体装置」と補正すること。
　
（２−２−３）補正事項６
　補正前の請求項６について、項番を請求項５と補正するとともに、「請求項４又は５に記載の半導体装」を「請求項３又は４に記載の半導体装置」と補正すること。
　
（２−２−４）補正事項７
　補正前の請求項７について、項番を請求項６と補正するとともに、「前記電源ライン」、「前記ＧＮＤライン」、「請求項１から６のいずれかに記載の半導体装置」を、各々「前記Ｉ／Ｏセル用電源ライン」、「前記Ｉ／Ｏセル用ＧＮＤライン」、「請求項１から５のいずれかに記載の半導体装置」と補正すること。
　
（２−２−５）補正事項８
　補正前の請求項８について、項番を請求項７と補正するとともに、「請求項１から７のいずれかに記載の半導体装置」を「請求項１から６のいずれかに記載の半導体装置」と補正すること。
　
（２−３）発明の詳細な説明についての補正
（２−３−１）補正事項９
　補正前の００８１段落を削除すること。
　
（２−３−２）補正事項１０
　補正前の００１６段落、００２５段落、００７８段落、００８２段落、００８３段落、００８６段落、及び００８７段落を、補正後の００１６段落、００２５段落、００７８段落、００８２段落、００８３段落、００８６段落、及び００８７段落と補正すること。
　
（３）補正の目的、及び新規事項追加の有無
（３−１）請求項１についての補正
（３−１−１）補正事項１
　補正事項１についての補正は、補正前の請求項１に係る発明における発明特定事項である「保護回路」について技術的限定を付すものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また、前記の技術的限定は、願書に最初に添付した明細書の００２９段落ないし００５０段落、及び願書に最初に添付した図面の図１ないし図３に記載されているから、当該補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、当該補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（３−１−２）補正事項２
　補正事項２についての補正は、「前記第１拡散領域及び前記第２拡散領域の少なくとも一部」が「前記電極パッド形成領域内」に形成されているという補正前の請求項１に係る発明における発明特定事項を、「前記第１拡散領域及び前記第２拡散領域」に加えて「前記第３拡散領域」の「少なくとも一部」も「前記電極パッド形成領域内」に形成されていることに補正するものであり、補正前の請求項１に係る発明における発明特定事項について技術的限定を付すものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また、前記の技術的限定は、願書に最初に添付した明細書の００２９段落ないし００５０段落、及び願書に最初に添付した図面の図１ないし図３に記載されているから、当該補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、当該補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（３−１−３）補正事項３
　補正事項３についての補正は、補正前の請求項１に係る発明における発明特定事項である「電源ライン」及び「ＧＮＤライン」を、「Ｉ／Ｏセル用電源ライン」及び「Ｉ／Ｏセル用ＧＮＤライン」と下位概念化するとともに、それらの構成について技術的限定を付すものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また、前記の技術的限定は、願書に最初に添付した明細書の００２９段落ないし００５０段落、及び願書に最初に添付した図面の図１ないし図３に記載されているから、当該補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　したがって、当該補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（３−２）その他の請求項についての補正
（３−２−１）補正事項４
　補正事項４についての補正は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当する。また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかである。
　したがって、当該補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（３−２−２）補正事項５、６、８
　補正事項５、６、８についての補正は、請求項４が削除されたことにより、請求項５以降において生じる項番及び引用請求項の誤りを訂正する補正であるから、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかである。
　したがって、当該補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（３−２−３）補正事項７
　補正事項７についての補正は、請求項４が削除されたことによる項番及び引用請求項の誤りを訂正するとともに、請求項１において、「電源ライン」及び「ＧＮＤライン」を、「Ｉ／Ｏセル用電源ライン」及び「Ｉ／Ｏセル用ＧＮＤライン」と下位概念化する補正が行われたことに対応した補正を行うものであるから、特許法第１７条の２第４項２号に掲げる特許請求の範囲の減縮、及び第３号に掲げる誤記の訂正を目的とするものに該当する。また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかである。
　したがって、当該補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　
（３−３）発明の詳細な説明についての補正
　補正事項９及び補正事項１０についての補正は、いずれも特許請求の範囲の補正と整合を取るためのものであり、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかである。
　したがって、当該補正は、特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３−４）補正の目的、及び新規事項追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、独立特許要件を満たすものであるか否かに付き、さらに検討を進める。
　
（４）独立特許要件について
（４−１）補正後の発明
　補正後の請求項１ないし７に係る発明は、平成１８年４月３日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし７に記載された事項により特定されるとおりのものであり、その内の請求項１に係る発明（以下、「補正後の発明」という。）は、上記（１）の「（補正後）」の欄に記載されたとおりのものである。
　
（４−２）引用文献に記載された発明
（４−２−１）引用文献１
　本願の出願前に日本国内において頒布された刊行物である特開平１１−２６１０１１号公報（以下、「刊行物１」という。）には、図１ないし３とともに、以下の事項が記載されている。
　「【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関し、特に静電保護回路のレイアウト構造に関する。」
　「【００２４】したがって、本発明は上記問題点に鑑みてなされたものであって、その目的は、静電保護回路領域による内部回路の集積度の低下を回避する防ぐ半導体集積回路装置を提供することにある。
【００２５】
【課題を解決するための手段】前記目的を達成するため本発明の半導体集積回路装置は、半導体集積回路装置として必要な静電保護回路領域を、ボンディングパッド直下、及びボンディングパッド間に配置し、ボンディングパッドと内部回路間に静電保護回路を配置しないようにしたものである。
【００２６】また、ボンディングパッド間の保護素子をそれぞれのボンディングパッドで共用するように構成される。
【００２７】
【発明の実施の形態】本発明の実施の形態について以下に説明する。本発明の半導体集積回路装置は、その好ましい実施の形態において、静電保護回路領域（図１の２７）をボンディングパッド直下及びボンディングパッド（図１の２５、２６）の間に配置し、ボンディングパッドと内部回路（図１の２８）間に静電保護回路を配置しない。このため、上記した従来の構成と比較して内部領域を拡大し、内部回路の集積度の向上を可能としている。
【００２８】
【実施例】本発明の実施例について図面を参照して以下に説明する。図１は、本発明の一実施例の半導体集積回路装置の一例を示す平面図である。図１において、２５、２６はボンディングパッド、２７は保護回路、２８は内部回路である。
【００２９】図１を参照すると、本実施例において、ボンディングパッド２５、２６と、内部回路２８の間には保護回路は存在せず、静電保護回路は、ボンディングパッド２５、２６の直下、及びボンディングパッド２５、２６の間に設けられている。
【００３０】図２は、図１のＡ−Ａ'  線の断面図である。図２を参照すると、シリコン基板上部にはイオン注入及び拡散工程等を経て、Ｐ型ウエル３７が形成され、さらに、これらのＰ型ウエル３７の上部にそれぞれＰ型拡散層３０、３６、Ｎ型拡散層３１、３２、３３、３４、３５が形成されている。またその上部には、ボンディングパッド２５、２６が形成されている。
【００３１】Ｎ型拡散層３２、３４は、コンタクトホールを通じてボンディングパッド２５、２６にそれぞれ接続されている。
【００３２】またＮ型拡散層３３は、図示されない電源（ＶＤＤ）ラインを通じて電源ＶＤＤに接続され、Ｎ型拡散層３１、３５及びＰ型拡散層３０、３６は、図示されないグランド（ＧＮＤ）ラインを通じてＧＮＤに接続される。これらの構成により、ＶＴ２アルミトランジスタ４０、４１が形成される。このＶＴ２アルミトランジスタ４０、４１は、ボンディングパッド２５自体をゲート電極とし、パッドと基板間の層間膜をゲート絶縁膜としており、そのしきい値ＶＴは、ゲートポリサイド等からなるゲート電極を有する通常のトランジスタよりも高い。
【００３３】図３は、図２に示した構成を等価的な回路で表した図である。本実施例においては、ボンディングパッド２５の直下及びボンディングパッド２５、２６の間にあるＶＴ２トランジスタ４０、４１のオン特性、及びスナップバック特性等により、ボンディングパッド２５より入力された高電圧から内部回路２８を保護する働きをする。
【００３４】また、ボンディングパッド２５、２６間に形成されるＮ型拡散層３３はボンディングパッド２５とボンディングパッド２６の両方に共通として機能する保護素子となる。
【００３５】本実施例では、静電保護回路を、ボンディングパッド直下及びボンディングパッド間に配置したことにより、静電保護機能を果たしており、このため、ボンディングパッドと内部回路間には保護回路を配置することを不要としている。
【００３６】
【発明の効果】以上説明したように、本発明によれば、静電保護回路をボンディングパッド直下及びボンディングパッド間に配置することにより、保護回路としてのみ構成される領域を削減することで、内部領域の拡大を図り、これにより内部回路の集積度の向上を達成する、という効果を奏する。」
　
　ここにおいて、「静電保護回路」は、「ボンディングパッド」ごとに備えられていることが、図２の記載から明らかである。
　また、図２の記載から、「ボンディングパッド２６」と「Ｎ型拡散層３４」とは、当該「ボンディングパッド２６」下に形成された接続孔を介して接続されていることは、当業者にとって自明である。
　また、図２の記載から、「Ｎ型拡散層３４」、「Ｎ型拡散層３３」及び「Ｎ型拡散層３５」は、少なくとも一部が「ボンディングパッド２６」の形成領域内に形成されていることは明らかである。
　
　以上を総合すると、刊行物１には、以下の発明（以下、「刊行物１発明」という。）が記載されているものと認められる。
　「複数のボンディングパッドが半導体集積回路装置に配置され、前記ボンディングパッドごとに静電保護回路を備え、
　前記静電保護回路は、Ｐ型ウエル３７に、Ｎ型拡散層３４と、前記Ｎ型拡散層３４とは間隔をもって形成されたＮ型拡散層３３と、前記Ｎ型拡散層３４に関して前記Ｎ型拡散層３３とは反対側に前記Ｎ型拡散層３４とは間隔をもって形成されたＮ型拡散層３５を備え、その静電保護回路が接続されているボンディングパッド２６下に形成された接続孔を介して前記Ｎ型拡散層３４は前記ボンディングパッドに電気的に接続され、前記Ｎ型拡散層３３は電源ＶＤＤに電気的に接続されており、Ｎ型拡散層３５はＧＮＤに電気的に接続されており、
　前記Ｎ型拡散層３４、前記Ｎ型拡散層３３及び前記Ｎ型拡散層３５の少なくとも一部はボンディングパッド２６の形成領域内に形成されている半導体集積回路装置」
　
（４−２−２）引用文献２
　  本願の出願前に日本国内において頒布された刊行物である特開２００１−２８４５３７号公報（以下、「刊行物２」という。）には、図７ないし１０、及び図１５ないし１７とともに、以下の事項が記載されている。
　「【０００２】
【従来の技術】従来、複数の配線層からなる多層配線構造を有し、表面中央部の内部領域の周囲にパッド領域が配置された半導体装置であるＬＳＩ（ｌａｒｇｅ  ｓｃａｌｅｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）チップが知られている。
【０００３】図１７は、従来のＬＳＩチップを概念的に示し、（ａ）は平面説明図、（ｂ）は（ａ）のＭ部を拡大した平面説明図である。図１７に示すように、ＬＳＩチップ１は、表面中央部に位置する内部領域２と、内部領域２の周囲に位置する入出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ：Ｉ／Ｏ）領域３及びパッド領域４を有している。
【０００４】Ｉ／Ｏ領域３には、複数のＩ／Ｏ端子５が内部領域２を取り囲むように枠状に配置され、パッド領域４には、複数のパッド（パッドメタル）６がＩ／Ｏ領域３を取り囲むように枠状に配置されている。また、Ｉ／Ｏ領域３には、内部領域２を取り囲む枠状に電源電圧（ＶＤＤ）配線７が設けられ、このＶＤＤ配線７を取り囲む枠状に接地（ＧＮＤ）配線８が設けられている（（ａ）参照）。」
　「【００３９】図７は、この発明の第３の実施の形態に係る半導体装置を概念的に示し、（ａ）は平面説明図、（ｂ）は（ａ）の部分回路図である。図８は、図７（ａ）のＧ−Ｇ線に沿う断面図である。図９は、図８の一部を示し、（ａ）は図８のＨ部平面説明図、（ｂ）は図８のＩ部平面説明図である。
【００４０】図７に示すように、ＬＳＩチップ３０には、パッド領域１３の信号パッド１５ａの下に、電源間容量１９（図８参照）と共に、例えばダイオード等の保護素子３１が形成されている。その他の構成及び作用は、ＬＳＩチップ１０と同様である。
【００４１】図８に示すように、信号パッド１５ａの下方には、交互に且つ隔層にして積層されたＶＤＤ配線１６とＧＮＤ配線１７により、電源間容量１９が形成され、この電源間容量１９の下方には、素子構成部３２の上に隔層にして積層された、信号配線３３と、ＶＤＤ配線１６、ＧＮＤ配線１７及び信号配線３３とを有する、保護素子３１が作り込まれている。
【００４２】基板２０上に形成された、素子構成部３２のＮ−ウェル３２ａ及びＰ−ウェル３２ｂと、層間絶縁膜を介してその上層に配置されたＶＤＤ配線１６、ＧＮＤ配線１７及び信号配線３３とは、それぞれ対応する部分がビア１８を介して接続されている。
【００４３】即ち、図９（ａ），（ｂ）に示すように、Ｎ−ウェル３２ａのＮ+ 領域がＶＤＤ配線１６を介してＶＤＤに、Ｐ+ 領域が信号配線３３を介して信号パッド１５ａに、Ｐ−ウェル３２ｂのＮ+ 領域が信号配線３３を介して信号パッド１５ａに、Ｐ+ 領域がＧＮＤ配線１７を介してＶＤＤに、それぞれ接続されている。
【００４４】このように、パッド領域１３のパッド１５の下には、電源間容量１９に加えて、保護素子３１も作り込むことができる。
【００４５】図１０は、この発明の第４の実施の形態に係る半導体装置を概念的に示す平面説明図であり、図１１は、図１０のＪ−Ｊ線に沿う断面図である。
【００４６】図１０及び図１１に示すように、ＬＳＩチップ３５には、パッド領域１３の信号パッド１５ａの下に、電源間容量１９と共に、Ｉ／Ｏ領域１２を拡大して形成している（図１０参照）。その他の構成及び作用は、ＬＳＩチップ１０と同様である。
【００４７】信号パッド１５ａの下方には、交互に且つ隔層にして積層されたＶＤＤ配線１６とＧＮＤ配線１７により、電源間容量１９が形成され、この電源間容量１９の下方には、素子構成部３６の上に隔層にして積層された、信号配線３３と、ＶＤＤ配線１６、ＧＮＤ配線１７及び信号配線３３とを有する、入出力素子からなるＩ／Ｏ領域１２が形成されている（図１１参照）。
【００４８】素子構成部３６は、Ｎ−ウェル２２ａのＰ+ 領域が、ＶＤＤ配線１６を介してＶＤＤに、また信号配線３３を介して信号パッド１５ａに、Ｐ−ウェル２２ｂのＮ+ 領域が、信号配線３３を介して信号パッド１５ａに、またＧＮＤ配線１７を介してＶＤＤに、それぞれ接続されている。
【００４９】このように、パッド領域１３のパッド１５の下には、電源間容量１９に加えてＩ／Ｏ領域１２も作り込むことができ、信号パッド１５ａの下までＩ／Ｏ領域１２を拡大することができる。」
　「【００５１】図１３は、この発明の第６の実施の形態に係る半導体装置を概念的に示す平面説明図であり、図１４は、図１３のＫ−Ｋ線に沿う断面図である。
【００５２】図１３及び図１４に示すように、ＬＳＩチップ４５には、パッド領域１３の信号パッド１５ａの下に、電源間容量１９を設けず、例えばダイオード等の保護素子３１のみを単体で形成している。その他の構成及び作用は、ＬＳＩチップ１０と同様である。
【００５３】信号パッド１５ａの下方には、複数の信号配線３３が層間絶縁膜を介し隔層にして積層されており、各信号配線３３は、ビア１８により接続されている（図１４参照）。保護素子３１の構成は、信号パッド１５ａに、信号配線３３に接続するビア１８を設けた（図１３参照）他は、第３の実施の形態の場合（図８参照）と同様である。
【００５４】図１５は、この発明の第７の実施の形態に係る半導体装置を概念的に示す平面説明図であり、図１６は、図１５のＬ−Ｌ線に沿う断面図である。
【００５５】図１５及び図１６に示すように、ＬＳＩチップ５０には、パッド領域１３の信号パッド１５ａの下に、電源間容量１９を設けず、Ｉ／Ｏ領域１２のみを拡大して形成している。その他の構成及び作用は、ＬＳＩチップ１０と同様である。
【００５６】信号パッド１５ａの下方には、複数の信号配線３３が層間絶縁膜を介し隔層にして積層されており、各信号配線３３はビア１８により接続されている（図１６参照）。Ｉ／Ｏ領域１２の構成は、信号パッド１５ａに、信号配線３３に接続するビア１８を設けた（図１５参照）他は、第４の実施の形態の場合（図１０及び図１１参照）と同様である。」
　
　ここにおいて、図１４及び図１６に注目すると、これらの図において、Ｎウェル３２ａ、２２ａ、及びＰウェル３２ｂ、２２ｂの中に形成された「Ｐ＋」及び「Ｎ＋」という領域は、保護素子３１又はＩ／Ｏ領域１２を構成する拡散領域であることが明らかである。
　また、ＶＤＤ配線１６及びＧＮＤ配線１７は、バッドと、保護素子３１又はＩ／Ｏ領域１２との間の配線層に設けられ、当該配線層と保護素子３１又はＩ／Ｏ領域１２を構成する拡散領域とは、パッド１５の下に形成されたビア１８を介して接続されていることは明らかである。
　
　したがって、刊行物２には、以下の発明（以下、「刊行物２発明」という。）が記載されているものと認められる。
　「パッド１５の下に保護素子３１又はＩ／Ｏ領域１２が形成され、パッド１５と保護素子３１又はＩ／Ｏ素子１２の間の層にＶＤＤ配線１６及びＧＮＤ配線１７が形成され、保護素子３１又はＩ／Ｏ領域１２を構成する拡散領域とＶＤＤ配線１６及びＧＮＤ配線１７とがパッドの下に形成されたビアを介して接続されている多層配線構造を有する半導体装置」
　
（４−３）対比
　以下に、補正後の発明と刊行物１発明とを対比する。
　刊行物１発明の「ボンディングパッド」及び「ボンディングパッド２６」は、補正後の発明の「電極パッド」に相当するものである。また、刊行物１発明の「半導体集積回路装置」、「静電保護回路」、「Ｐ型」、「Ｐ型ウエル３７」、「Ｎ型」、「Ｎ型拡散層３４」、「Ｎ型拡散層３３」、「Ｎ型拡散層３５」、「電源ＶＤＤ」、「ＧＮＤ」は、各々補正後の発明の「半導体装置」、「保護回路」、「第１導電型」、「共通のウエル領域」、「第２導電型」、「第１拡散領域」、「第２拡散領域」、「第３拡散領域」、「高電位側電源電位」、「低電位側電源電位」に相当するものであることは明らかである。
　また、刊行物１発明における「ボンディングパッド」が「半導体集積回路装置」を外部に電気的に接続するためのものであることは当業者にとって自明である。
　したがって、補正後の発明と刊行物１発明とは、
　「半導体装置を外部に電気的に接続するための複数の電極パッドが半導体装置に配置され、前記電極パッドごとに保護回路を備え、
　前記保護回路は、第１導電型の半導体基板又は共通のウエル領域に、第２導電型の第１拡散領域と、前記第１拡散領域とは間隔をもって形成された第２導電型の第２拡散領域と、前記第１拡散領域に関して前記第２拡散領域とは反対側に前記第１拡散領域とは間隔をもって形成された第２導電型の第３拡散領域を備え、前記第１拡散領域は、その保護回路が接続されている電極パッド下に形成された接続孔を介して前記電極パッドに電気的に接続され、前記第２拡散領域は高電位側電源電位に電気的に接続されており、前記第３拡散領域は低電位側電源電位に電気的に接続されており、
　前記第１拡散領域、前記第２拡散領域及び前記第３拡散領域の少なくとも一部は、前記電極パッド形成領域内に形成されていることを特徴とする半導体装置。」
　である点で一致し、以下の点で相違する。
　
（相違点１）
　補正後の発明は、「電極パッド」が「半導体装置の周辺部に配置され」ているのに対し、刊行物１発明は、「ボンディングパッド」が「半導体集積回路装置」の周辺部に配置されていることは特定されていない点。
　
（相違点２）
　補正後の発明は、「前記第２拡散領域」と「高電位側電源電位」との電気的接続、及び「前記第３拡散領域」と「低電位側電源電位」との電気的接続が、「その保護回路が接続されている電極パッド下に形成された接続孔を介して」行われているのに対し、刊行物１発明は、「Ｎ型拡散層３３」と「電源ＶＤＤ」との電気的接続、及び「Ｎ型拡散層３５」と「ＧＮＤ」との電気的接続がどのように行われているのかについて特定されていない点。
　
（相違点３）
　補正後の発明は、「内部コア領域用電源ライン及び内部コア領域用ＧＮＤラインとは異なるＩ／Ｏセル用電源ライン及びＩ／Ｏセル用ＧＮＤラインが前記電極パッドと前記保護回路の間の層に、複数の前記電極パッド形成領域にまたがって連続して形成されており、前記第２拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用電源ラインに接続されていることにより高電位側電源電位に電気的に接続され、前記第３拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用ＧＮＤラインに接続されていることにより低電位側電源電位に電気的に接続されている」のに対して、刊行物１発明は、そのような特定がなされていない点。
　
（４−４）判断
（４−４−１）相違点１について
　一般に、半導体集積回路装置において、ボンディングパッドを半導体集積回路装置の周辺部に配置することは、例えば、刊行物２の図１７及び「図１７に示すように、ＬＳＩチップ１は、表面中央部に位置する内部領域２と、内部領域２の周囲に位置する入出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ：Ｉ／Ｏ）領域３及びパッド領域４を有している。　【０００４】Ｉ／Ｏ領域３には、複数のＩ／Ｏ端子５が内部領域２を取り囲むように枠状に配置され、パッド領域４には、複数のパッド（パッドメタル）６がＩ／Ｏ領域３を取り囲むように枠状に配置されている。」（０００３段落及び０００４段落）に記載されているように、当業者における慣用技術であるから、刊行物１発明において、「ボンディングパッド」を「半導体集積回路装置」の周辺部に配置することは、当業者が最も自然かつ容易に想到し得た事項である。
　
（４−４−２）相違点２について
　刊行物２発明である、「パッド１５の下に保護素子３１又はＩ／Ｏ領域１２が形成され、パッド１５と保護素子３１又はＩ／Ｏ素子１２の間の層にＶＤＤ配線１６及びＧＮＤ配線１７が形成され、保護素子３１又はＩ／Ｏ領域１２を構成する拡散領域とＶＤＤ配線１６及びＧＮＤ配線１７とがパッドの下に形成されたビアを介して接続されている多層配線構造を有する半導体装置」において、「パッド１５」、「保護素子３１又はＩ／Ｏ領域１２」が刊行物１発明の「ボンディングパッド」、「静電保護回路」に相当することは明らかである。また、刊行物１発明と刊行物２発明とは、半導体集積回路という同一の技術分野に属し、かつ、ボンディングパッドの下に素子を設けることにより省スペースを実現するという点で課題も共通するものであるから、刊行物１発明と刊行物２発明を組み合わせ、刊行物１発明を多層配線構造とし、「ボンディングパッド」の下の、「ボンディングパッド」と「静電保護回路」の間の層に「電源ＶＤＤ」及び「ＧＮＤ」を供給する「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を設け、当該「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」と「Ｎ型拡散層３３」及び「Ｎ型拡散層３５」とを、各々「ボンディングパッド」に形成された「ビア」すなわち「接続孔」を介して接続することにより、「Ｎ型拡散層３３」と「電源ＶＤＤ」との電気的接続、及び「Ｎ型拡散層３５」と「ＧＮＤ」との電気的接続を実現することは、当業者であれば容易に想到し得た事項である。
　
（４−４−３）相違点３について
　相違点２についての検討で述べたとおり、刊行物１発明と刊行物２発明を組み合わせ、刊行物１発明を多層配線構造とし、「ボンディングパッド」の下の、「ボンディングパッド」と「静電保護回路」の間の層に「電源ＶＤＤ」及び「ＧＮＤ」を供給する「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を設け、当該「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」と「Ｎ型拡散層３３」及び「Ｎ型拡散層３５」とを、各々「ボンディングパッド」に形成された「ビア」すなわち「接続孔」を介して接続することにより、「Ｎ型拡散層３３」と「電源ＶＤＤ」との電気的接続、及び「Ｎ型拡散層３５」と「ＧＮＤ」との電気的接続を実現することは、当業者であれば容易に想到し得た事項である。
　
　そして、複数のボンディングパッドの形成領域にまたがって連続的に電源配線を設けること自体は、本願の出願前に日本国内において頒布された刊行物である実願昭６０−１５７９１３号（実開昭６２−６５８４０号公報）のマイクロフィルムの第１図及び明細書第４頁第７行ないし第１２行の「２層配線プロセス半導体デバイスにおいて、第１図（Ｂ）（第１図（Ａ）のＢ−Ｂ’断面図）に示されるように上層配線５はパッド６としてリードフレームとのワイヤリングに用いられるが、その下の下層配線３は電源配線（ＶＤＤ又はＶＳＳ）として用いられる。」という記載、並びに本願の出願前に日本国内において頒布された刊行物である特開平４−２０６８２９号公報の第１図及び第１頁右下欄第１６行ないし第１９行の「［課題を解決するための手段］　この発明に係る半導体装置は、多層配線体を用い、ボンディングパッド部の下層に電源配線体を設けたものである。」という記載、並びに本願の出願前に日本国内において頒布された刊行物である特開平１０−８４０８３号公報の図１及び図２の記載からも明らかなように、当業者において普通に用いられていた周知技術である。なお、ここにおいて、特開平１０−８４０８３号公報の「発明の詳細な説明」の欄には、複数のボンディングパッドの形成領域にまたがって連続的に配線を設けることは明記されていないが、図１及び図２に記載された静電保護回路を有するボンディングパッドはアドレス用のパッドなので、同じ構造を有する複数のパッドが複数並んで配置されていることは明らかであるから、図１において、パッド４３の上下にも同様のパッドがあり、ＶＣＣ，ＶＳＳの導電配線に用いられる第１金属層３９は、パッド４３の形成領域のみならず、その上下に設けられたパッドの形成領域にまたがって連続的に設けられていると見るのが自然である。
　
　さらに、半導体集積回路を、半導体集積回路本体が形成される内部コア領域と、当該内部コア領域の外側に形成される外部回路ブロック領域あるいはＩ／Ｏセル領域等と呼ばれる領域とから構成し、内部コア領域に電源を供給する電源ラインとは別に、外部回路ブロックに電源を供給する専用の電源ラインを形成することは、例えば、本願の出願前に日本国内において頒布された刊行物である特開平６−２９３９５号公報の図２、及び０００１段落ないし０００３段落の「【０００１】　【産業上の利用分野】本発明は半導体集積回路装置に関し、特に半導体チップ上の電源配線に関する。　【０００２】　【従来の技術】従来の半導体集積回路装置は、図２に示すように、半導体チップ上に設けた内部回路ブロック９の周囲に設けた第１の電源配線１，２（但し電源配線１はＶDD用，電源配線２はＧＮＤ用）と、第１の電源配線１，２の外周に設けた外部回路ブロック１０と、外部回路プロック１０の上に設けて第１の電源配線１，２の外周に設けた第２の電源配線３，４（但し電源配線３はＧＮＤ用，電源配線４はＶDD用）と、外部回路ブロック１０の外周に設けたＶDD用電源用パッド１１及びＧＮＤ用電源パッド１２に接続して第１の電源配線１，２及び第２の電源配線３，４のＶDD用とＧＮＤ用のそれぞれを接続する電源接続配線５，６とを有して構成される。ここで、電源接続配線５，６はコンタクトホール１４を介して第１及び第２の電源配線１，２，３，４と接続され、外部回路ブロック１０の外周には電源用バッド１１，１２以外に外部回路プロック１０と接続される信号用のパッド１５及び空きパッド１６が配置される。　【０００３】なお、第１の電源配線１，２と第２の電源配線３，４とを電気的に分離することにより、内部回路ブロック９と外部回路ブロック１０とをそれぞれ異なる電源で駆動することもできる。」という記載から明らかなように、当業者における周知技術である。
　
　以上の周知技術を勘案すれば、刊行物１発明と刊行物２発明を組み合わせ、刊行物１発明を多層配線構造とし、「ボンディングパッド」の下の、「ボンディングパッド」と「静電保護回路」の間の層に「電源ＶＤＤ」及び「ＧＮＤ」を供給する「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を設け、当該「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」と「Ｎ型拡散層３３」及び「Ｎ型拡散層３５」とを、各々「ボンディングパッド」に形成された「ビア」すなわち「接続孔」を介して接続することにより、「Ｎ型拡散層３３」と「電源ＶＤＤ」との電気的接続、及び「Ｎ型拡散層３５」と「ＧＮＤ」との電気的接続を実現するに当たり、「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を複数の「ボンディングパッド」の形成領域にまたがって連続的に形成するようにすることは、当業者が容易になし得た事項である。
　また、その際、半導体集積回路装置を、内部コア領域と、Ｉ／Ｏセル領域とから形成し、内部コア領域に電源を供給する配線とは異なるＩ／Ｏセル用の配線により電源を供給するようにし、さらに、Ｉ／Ｏセル領域とボンディングパッド領域とは隣接して設けられるものであるから、複数の「ボンディングパッド」の形成領域にまたがって連続的に形成された「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を、Ｉ／Ｏセル用の電源配線として使用することも、周知技術にかんがみれば当業者が自然かつ容易に想到し得た事項である。
　
　したがって、刊行物１発明において、補正後の発明の如く「内部コア領域用電源ライン及び内部コア領域用ＧＮＤラインとは異なるＩ／Ｏセル用電源ライン及びＩ／Ｏセル用ＧＮＤラインが前記電極パッドと前記保護回路の間の層に、複数の前記電極パッド形成領域にまたがって連続して形成されており、前記第２拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用電源ラインに接続されていることにより高電位側電源電位に電気的に接続され、前記第３拡散領域はその保護回路が接続されている電極パッド下に形成された接続孔を介して前記Ｉ／Ｏセル用ＧＮＤラインに接続されていることにより低電位側電源電位に電気的に接続されている」ようにすることは、刊行物２発明及び上記周知技術を勘案することにより当業者が容易に想到し得た事項である。
　
（４−４−４）判断についてのまとめ
　以上検討したとおり、相違点１ないし３は、いずれも刊行物２発明及び上記周知技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものである。
　したがって、補正後の発明は、刊行物１及び２に記載された発明、並びに上記の周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、本件補正は、補正後の特許請求の範囲により特定される発明が特許出願の際独立して特許を受けることができるものではないから、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　
（５）補正却下の決定についてのむすび
　以上のとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明
　平成１８年４月３日付けの手続補正は、上記のとおり却下されたので、本願の請求項１ないし８に係る発明は、平成１７年１１月２１日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし８に記載された事項により特定されるとおりのものであり、その内の請求項１に係る発明（以下、「本願発明」という。）は、上記２．（１）の「（補正前）」の欄に記載したとおりのものである。
　
４．引用刊行物に記載された発明
　刊行物１及び刊行物２には、上記２．（４−２）に記載したとおり、刊行物１発明及び刊行物２発明が記載されている。
　
５．対比
　刊行物１発明の「ボンディングパッド」及び「ボンディングパッド２６」は、本願発明の「電極パッド」に相当するものである。また、刊行物１発明の「半導体集積回路装置」、「静電保護回路」、「Ｐ型」、「Ｐ型ウエル３７」、「Ｎ型」、「Ｎ型拡散層３４」、「電源ＶＤＤ」、「ＧＮＤ」は、各々本願発明の「半導体装置」、「保護回路」、「第１導電型」、「共通のウエル領域」、「第２導電型」、「第１拡散領域」、「高電位側電源電位」、「低電位側電源電位」に相当するものであることは明らかである。
　また、刊行物１発明の「Ｎ型拡散層３３」又は「Ｎ型拡散層３５」は本願発明の「第２拡散領域」に対応するものである。
　さらに、刊行物１発明において「ボンディングパッド」が「半導体集積回路装置」を外部に電気的に接続するためのものであることは当業者にとって自明である。
　したがって、本願発明と刊行物１発明とは、
　「半導体装置を外部に電気的に接続するための複数の電極パッドが半導体装置に配置され、前記電極パッドごとに保護回路を備え、
　前記保護回路は、第１導電型の半導体基板又は共通のウエル領域に、第２導電型の第１拡散領域と、前記第１拡散領域とは間隔をもって形成された第２導電型の第２拡散領域を備え、前記第１拡散領域は前記電極パッド下に形成された接続孔を介して前記電極パッドに電気的に接続され、前記第２拡散領域は電源電位に電気的に接続されており、
　前記第１拡散領域及び前記第２拡散領域の少なくとも一部は、前記電極パッド形成領域内に形成されていることを特徴とする半導体装置。」
　である点で一致し、以下の点で相違する。
　
（相違点１）
　本願発明は、「電極パッド」が「半導体装置の周辺部に配置され」ているのに対し、刊行物１発明は、「ボンディングパッド」が「半導体集積回路装置」の周辺部に配置されていることは特定されていない点。
　
（相違点２）
　本願発明は、「前記電極パッド形成領域において、前記電極パッドと前記保護回路の間の層に、前記保護回路の前記第２拡散領域を前記電源電位の高電位側電位又は低電位側電位に電気的に接続するための、複数の前記電極パッド形成領域にまたがって連続して形成された電源ライン又はＧＮＤラインを備えている」のに対して、刊行物１発明は、そのような特定がなされていない点。
　
６．判断
（１）相違点１について
　一般に、半導体集積回路装置において、ボンディングパッドを半導体集積回路装置の周辺部に配置することは、例えば、刊行物２の図１７及び「図１７に示すように、ＬＳＩチップ１は、表面中央部に位置する内部領域２と、内部領域２の周囲に位置する入出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ：Ｉ／Ｏ）領域３及びパッド領域４を有している。　【０００４】Ｉ／Ｏ領域３には、複数のＩ／Ｏ端子５が内部領域２を取り囲むように枠状に配置され、パッド領域４には、複数のパッド（パッドメタル）６がＩ／Ｏ領域３を取り囲むように枠状に配置されている。」（０００３段落及び０００４段落）に記載されているように、当業者における慣用技術であるから、刊行物１発明において、「ボンディングパッド」を「半導体集積回路装置」の周辺部に配置することは、当業者が最も自然かつ容易に想到し得た事項である。
　
（２）相違点２について
　刊行物２発明である、「パッド１５の下に保護素子３１又はＩ／Ｏ領域１２が形成され、パッド１５と保護素子３１又はＩ／Ｏ素子１２の間の層にＶＤＤ配線１６及びＧＮＤ配線１７が形成され、保護素子３１又はＩ／Ｏ領域１２を構成する拡散領域とＶＤＤ配線１６及びＧＮＤ配線１７とがパッドの下に形成されたビアを介して接続されている多層配線構造を有する半導体装置」において、「パッド１５」、「保護素子３１又はＩ／Ｏ領域１２」が刊行物１発明の「ボンディングパッド」、「静電保護回路」に相当することは明らかである。また、刊行物１発明と刊行物２発明とは、半導体集積回路という同一の技術分野に属し、かつ、ボンディングパッドの下に素子を設けることにより省スペースを実現するという点で課題も共通するものであるから、刊行物１発明と刊行物２発明を組み合わせ、刊行物１発明を多層配線構造とし、「ボンディングパッド」の下の、「ボンディングパッド」と「静電保護回路」の間の層に「電源ＶＤＤ」及び「ＧＮＤ」を供給する「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を設け、当該「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」と「Ｎ型拡散層３３」及び「Ｎ型拡散層３５」とを、各々「ボンディングパッド」に形成された「ビア」すなわち「接続孔」を介して接続することにより、「Ｎ型拡散層３３」と「電源ＶＤＤ」との電気的接続、及び「Ｎ型拡散層３５」と「ＧＮＤ」との電気的接続を実現することは、当業者であれば容易に想到し得た事項である。
　
　そして、複数のボンディングパッドの形成領域にまたがって連続的に電源配線を設けること自体は、本願の出願前に日本国内において頒布された刊行物である実願昭６０−１５７９１３号（実開昭６２−６５８４０号公報）のマイクロフィルムの第１図及び明細書第４頁第７行ないし第１２行の「２層配線プロセス半導体デバイスにおいて、第１図（Ｂ）（第１図（Ａ）のＢ−Ｂ’断面図）に示されるように上層配線５はパッド６としてリードフレームとのワイヤリングに用いられるが、その下の下層配線３は電源配線（ＶＤＤ又はＶＳＳ）として用いられる。」という記載、並びに本願の出願前に日本国内において頒布された刊行物である特開平４−２０６８２９号公報の第１図及び第１頁右下欄第１６行ないし第１９行の「［課題を解決するための手段］　この発明に係る半導体装置は、多層配線体を用い、ボンディングパッド部の下層に電源配線体を設けたものである。」という記載、並びに本願の出願前に日本国内において頒布された刊行物である特開平１０−８４０８３号公報の図１及び図２の記載からも明らかなように、当業者において普通に用いられていた周知技術である。なお、ここにおいて、特開平１０−８４０８３号公報の「発明の詳細な説明」の欄には、複数のボンディングパッドの形成領域にまたがって連続的に配線を設けることは明記されていないが、図１及び図２に記載された静電保護回路を有するボンディングパッドはアドレス用のパッドなので、同じ構造を有する複数のパッドが複数並んで配置されていることは明らかであるから、図１において、パッド４３の上下にも同様のパッドがあり、ＶＣＣ，ＶＳＳの導電配線に用いられる第１金属層３９は、パッド４３の形成領域のみならず、その上下に設けられたパッドの形成領域にまたがって連続的に設けられていると見るのが自然である。
　
　したがって、刊行物１発明と刊行物２発明を組み合わせ、刊行物１発明を多層配線構造とし、「ボンディングパッド」の下の、「ボンディングパッド」と「静電保護回路」の間の層に「電源ＶＤＤ」及び「ＧＮＤ」を供給する「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を設け、当該「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」と「Ｎ型拡散層３３」及び「Ｎ型拡散層３５」とを、各々「ボンディングパッド」に形成された「ビア」すなわち「接続孔」を介して接続することにより、「Ｎ型拡散層３３」と「電源ＶＤＤ」との電気的接続、及び「Ｎ型拡散層３５」と「ＧＮＤ」との電気的接続を実現するに当たり、「ＶＤＤ配線１６」及び「ＧＮＤ配線１７」を複数の「ボンディングパッド」の形成領域にまたがって連続的に形成するようにすること、すなわち、本願発明の如く「前記電極パッド形成領域において、前記電極パッドと前記保護回路の間の層に、前記保護回路の前記第２拡散領域を前記電源電位の高電位側電位又は低電位側電位に電気的に接続するための、複数の前記電極パッド形成領域にまたがって連続して形成された電源ライン又はＧＮＤラインを備えている」構成とすることは、当業者が容易に想到し得た事項である。
　
（３）判断についてのまとめ
　以上検討したとおり、相違点１及び２は、いずれも刊行物２発明及び周知技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものである。
　したがって、本願発明は、刊行物１及び２に記載された発明、並びに上記の周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、他の請求項について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。