【事件の表示】
　特願２０００−２２８８９７「プログラミング装置」拒絶査定不服審判事件〔平成１３年　６月　８日出願公開、特開２００１−１５４８６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年７月２８日（パリ条約による優先権主張１９９９年１１月１０日、米国）の出願であって、平成１５年５月１日付けで拒絶の理由が通知され、同年７月２３日付けで手続補正がなされたものの、同年８月１１日付けで拒絶の査定がなされた。その後、同年１１月１２日に拒絶査定不服審判請求がなされ、同日付けで手続補正がなされたものである。その後、当審より平成１８年１２月８日付けで拒絶理由が通知され、平成１９年４月１２日付けで手続補正がなされ、更に、同年７月３０日付けで最後の拒絶理由が通知され、同年１０月２３日付けで手続補正がなされたものである。
   
２．平成１９年１０月２３日付け手続補正についての補正却下の決定
［補正却下の決定の結論］
平成１９年１０月２３日付けの手続補正を却下する。
　
［理由］
（１）上記平成１９年１０月２３日付け手続補正（以下、本件手続補正という。）により、特許請求の範囲は、
　
「　【請求項１】　処理されていない複数のマイクロデバイスを一括してプログラミングするためのプログラミング装置であって、
　アドレス信号、データ信号および制御信号を生成するプロセッサ（１２）と、
　前記プロセッサ（１２）から前記アドレス信号、前記データ信号および前記制御信号を受け、前記複数のマイクロデバイスのために分配するピンドライバモジュール（１４）と、
　前記ピンドライバモジュール（１４）によって分配された前記アドレス信号、前記データ信号および前記制御信号を受けるバックプレーンモジュール（１６）と、
　前記バックプレーンモジュール（１６）に結合され、前記処理されていない複数のマイクロデバイスを置くための複数のソケット（２０Ａ〜２０Ｄ）とを備える、プログラミング装置。
　　【請求項２】　前記ピンドライバモジュール（１４）は、
　前記アドレス信号、前記データ信号および前記制御信号を分配して前記バックプレーンモジュール（１６）に送る論理回路（２６）と、
　プログラミングのための供給電圧を前記バックプレーンモジュール（１６）に与える電圧源回路（２８）とを含む、請求項１に記載のプログラミング装置。
　　【請求項３】　前記バックプレーンモジュール（１６）は、
　前記アドレス信号、前記データ信号および前記制御信号を、前記複数のソケット（２０Ａ〜２０Ｄ）にそれぞれ送る複数のリレースイッチ回路（３０Ａ〜３０Ｄ）と、
　プログラミングのための供給電圧を前記複数のソケット（２０Ａ〜２０Ｄ）にそれぞれ与える複数のバッファ回路（３２Ａ〜３２Ｄ）とを含む、請求項１に記載のプログラミング装置。
　　【請求項４】　前記論理回路（２６）はフィールドプログラマブルゲートアレイを含む、請求項２に記載のプログラミング装置。
　　【請求項５】　前記電圧源回路（２８）は、デジタル−アナログ変換器を含む、請求項２に記載のプログラミング装置。
　　【請求項６】　プログラミングのための前記供給電圧は、前記処理されていないマイクロデバイスを処理するための処理電圧およびＶCC電圧を含む、請求項２に記載のプログラミング装置。
　　【請求項７】　プログラミングのための前記供給電圧は、処理されていないマイクロデバイスを処理するための処理電圧およびＶPP電圧を含む、請求項２に記載のプログラミング装置。
　　【請求項８】　前記バックプレーンモジュール（１６）上に位置する交換可能なソケットアダプタ（１８）をさらに備え、
　前記複数のソケット（２０Ａ〜２０Ｄ）は、前記交換可能なソケットアダプタに装着される、請求項１に記載のプログラミング装置。」
　
から、
　
「【請求項１】　処理されていない複数のマイクロデバイスを一括してプログラミングするためのプログラミング装置であって、
　アドレス信号、データ信号および制御信号を生成するプロセッサ（１２）と、
　前記プロセッサ（１２）から前記アドレス信号、前記データ信号および前記制御信号を受け、前記複数のマイクロデバイスのために分配するピンドライバモジュール（１４）と、
　前記ピンドライバモジュール（１４）によって分配された前記アドレス信号、前記データ信号および前記制御信号を受け、前記データ信号を前記複数のマイクロデバイスに出力するレベルを前記プロセッサの制御下で可変にレベル変換するバックプレーンモジュール（１６）と、
　前記バックプレーンモジュール（１６）に結合され、前記処理されていない複数のマイクロデバイスを置くための複数のソケット（２０Ａ〜２０Ｄ）とを備える、プログラミング装置。
　　【請求項２】　前記ピンドライバモジュール（１４）は、
　前記アドレス信号、前記データ信号および前記制御信号を分配して前記バックプレーンモジュール（１６）に送る論理回路（２６）と、
　プログラミングのための供給電圧を前記バックプレーンモジュール（１６）に与える電圧源回路（２８）とを含む、請求項１に記載のプログラミング装置。
　　【請求項３】　前記バックプレーンモジュール（１６）は、
　前記アドレス信号、前記データ信号および前記制御信号を、前記複数のソケット（２０Ａ〜２０Ｄ）にそれぞれ送る複数のリレースイッチ回路（３０Ａ〜３０Ｄ）と、
　プログラミングのための供給電圧を前記複数のソケット（２０Ａ〜２０Ｄ）にそれぞれ与える複数のバッファ回路（３２Ａ〜３２Ｄ）とを含む、請求項１に記載のプログラミング装置。
　　【請求項４】　前記論理回路（２６）はフィールドプログラマブルゲートアレイを含
む、請求項２に記載のプログラミング装置。
　　【請求項５】　前記電圧源回路（２８）は、デジタル−アナログ変換器を含む、請求項２に記載のプログラミング装置。
　　【請求項６】　前記バックプレーンモジュール（１６）上に位置する交換可能なソケットアダプタ（１８）をさらに備え、
　前記複数のソケット（２０Ａ〜２０Ｄ）は、前記交換可能なソケットアダプタに装着される、請求項１に記載のプログラミング装置。」
に補正された。
                                  
　上記請求項１についての補正は、発明を特定する事項である「バックプレーンモジュール」が、「データ信号を前記複数のマイクロデバイスに出力するレベルを前記プロセッサの制御下で可変にレベル変換する」ものに限定されるものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。 また、上記補正は出願当初の明細書に記載された事項の範囲内でなされており、特許法第１７条の２第３項の規定する要件を満たすものである。更に、補正前の請求項６，７に対しては本件手続補正により削除がなされている。
　そこで、本件手続補正後の上記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。 
　
（２）引用文献
　平成１９年７月３０日付けで当審から通知された拒絶理由に引用された特開平６−３０９８８２号公報（以下、「引用文献１」という。）には、図面と共に以下の事項が記載されている。
　
Ａ．「【０００１】
【産業上の利用分野】一般に、複数のＰＲＯＭに同時に書き込む装置をギャングライタと称しているが、この発明は、ギャングライタにおける連続書き込み制御回路についてのものである。
【０００２】
【従来の技術】次に、従来技術によるＰＲＯＭライタの複数同時書き込み回路の構成を図３に示す。図３の１Ａ〜１ＣはＰＲＯＭ接続部、２は指示入力手段、３は制御手段、４はメモリ、５はデータ出力回路、６はアドレス出力回路、７Ａ〜７Ｃは書き込みパルス発生回路、８は終了表示手段である。
【０００３】図３は、例として同時に３個のＥＰＲＯＭに書き込みができるギャングライタの構成を示しており、ＰＲＯＭ接続部１Ａ〜１Ｃは書き込みを行うＥＰＲＯＭを実装する部分であり、ＩＣソケットまたはコネクタ等により構成される。指示入力手段２は装置を取り扱う作業者が、実装されたＥＰＲＯＭに対して書き込み開始の指示を与えるもので、スイッチまたはＲＳ−２３２Ｃのような回線を使用する。
【０００４】制御手段３はＣＰＵとプログラム等で構成され、ギャングライタ全体を制御するものである。メモリ４はＥＰＲＯＭに書き込むデータが記憶された回路である。データ出力回路５は制御手段３から与えられたデータを保持し、ＰＲＯＭ接続部１に書き込みデータを与えるもので、フリップフロップ等により構成される。アドレス出力回路６は、制御手段３から与えられたアドレスを保持し、ＰＲＯＭ接続部１に書き込み番地を与えるものであり、フリップフロップあるいはカウンタ等により構成される。
【０００５】書き込みパルス発生回路７Ａ〜７Ｃは制御手段３から与えられた１回の指示で書き込みに必要な電気パルス１個をＰＲＯＭ接続部１に与える回路である。終了表示手段８は書き込みの終了を作業者に示すもので、ＬＥＤ等のランプやＬＣＤのような表示器あるいはＲＳ−２３２Ｃのような回線を使用することができる。
【０００６】つぎに、図３を参照して動作を説明する。図３で、まず作業者はＰＲＯＭ接続部１Ａ〜１ＣにＥＰＲＯＭを実装し、実装が終わると指示入力手段２によりギャングライタに書き込み開始の指示を行う。
【０００７】制御手段３は指示入力手段２からの書き込み開始の指示を入力すると、最初の番地である０番地用の書き込みデータをメモリ４から読み出してデータ出力回路５に書き込むとともに、アドレス出力回路６に書き込み番地である０を書き込む。さらに、書き込みパルス発生回路７Ａ〜７Ｃに書き込みパルスを出すように指示を出すことにより、０番地のデータをＰＲＯＭ接続部１に実装された全数のＥＰＲＯＭに書き込む。
【０００８】次に、制御手段３は１番地用の書き込みデータをメモリ４から読み出してデータ出力回路５に書き込み、アドレス出力回路６に書き込み番地である１を書き込み、書き込みパルス発生回路７Ａ〜７Ｃに書き込みパルスを出すように指示を出すことにより、１番地のデータをＥＰＲＯＭに書き込む。
【０００９】以下、同様の手順でＥＰＲＯＭに書き込みを行い、最上位アドレスのデータの書き込みが終わると、制御手段３は終了表示手段８に書き込みが終了したことを示すように指示を出し、終了表示手段８は書き込みが終了したことを表示する。」
　
　図３の記載では、アドレス出力回路とデータ出力回路から複数のＰＲＯＭ接続部への接続線が示されており、この接続線を介してアドレス信号とデータ信号が複数のＰＲＯＭ接続部に分配されて供給されることになる。また、ＰＲＯＭのアクセスにはリード／ライト信号のような制御信号を必要とするから、図３および上記Ａには記載されていないが、制御手段からＰＲＯＭ接続部に制御信号が与えられることは明らかである。
　
　上記Ａの【０００４】段落には制御手段は、ＣＰＵとプログラム等から構成されていることが記載されている。また、【０００３】段落によれば、ＰＲＯＭ接続部はＩＣソケットで構成されることが記載されている。
　
　以上の記載から、引用文献１には次の発明（以下、「引用発明」という。）が記載されている。
　
　複数のＰＲＯＭに同時にデータを書き込むＰＲＯＭライタであって、
　アドレス信号、データ信号および制御信号を生成するＣＰＵと、
　前記ＣＰＵから出力される前記アドレス信号、前記データ信号および前記制御信号を前記複数のＰＲＯＭのために分配し、分配された前記アドレス信号、前記データ信号および前記制御信号を受ける複数のＰＲＯＭ接続部であって、前記ＰＲＯＭ接続部はＰＲＯＭを置くためのＩＣソケットで構成されている、ＰＲＯＭライタ
　
　また、平成１９年７月３０日付けで当審から通知された拒絶理由で引用された特開平３−２４５３９９号公報（以下、「引用文献２」という。）には、以下の事項が図面と共に記載されている。
　
Ｂ．「第１図は本発明の一実施例のブロック図である。
　ＣＰＵ１は、アドレスデータ・コントロール・バス２を介して、ＣＰＵ１の制御用プログラムを記憶するシステムＲＯＭ３と、親ＲＯＭから読出したデータを一時的に記憶するＲＡＭ部４と、操作者が制御コマンドを入力するキーボード制御部５と、ＣＰＵ１の制御した結果を表示する表示制御部６と、ＣＰＵ１から制御され親ＲＯＭおよび未書込みＲＯＭに対するアドレス信号とコントロール信号とを出力しデータ信号を授受するコントロール部７と、ＲＡＭ部４と接続しＣＰＵ１からの制御で記憶したデータに対するパリティ検査データを生成するパリティ検査データ生成部８と接続している。さらにコントロール部７は、データ信号を通過あるいは双方のデータを照合する機能を持つコンパレータ部９と、複数の親ＲＯＭおよび未書込みＲＯＭを搭載するＲＯＭソケット１１，１２，１３から構成されるＲＯＭソケット群１０と接続している。
　コンパレータ部９とＲＯＭソケット群１０内のＲＯＭソケット１１，１２，１３との間には、ＲＯＭデータバスを選択切替える機能を持つＲＯＭデータバス選択部１４が設けられている。」（公報３頁右下欄４行〜４頁左上欄６行）
　
　上記Ｂの記載によれば、複数のＲＯＭに書き込みを行うためのＲＯＭの実装部の構造として、複数のＲＯＭソケットによりＲＯＭソケット群を構成し、コントロール部からのデータ信号を分配してＲＯＭソケット群の各ソケットに供給するＲＯＭの実装構造（以下、「引用文献２記載のＲＯＭの実装構造」という。）が記載されている。
　
（３）対比
　本願補正発明と引用発明とを対比すると、
　引用発明における「アドレス信号」「データ信号」「制御信号」「ＣＰＵ」「ＩＣソケット」「ＰＲＯＭライタ」は、それぞれ、本願補正発明における「アドレス信号」「データ信号」「制御信号」「プロセッサ」「ソケット」「プログラミング装置」に相当する。
　
　本願補正発明の「処理されていないマイクロデバイス」とは、書き込み前のＥＥＰＲＯＭのようなプログラマブルデバイスのことであるから、引用発明の「ＰＲＯＭ」を含むものである。
　引用発明における「複数のＰＲＯＭに同時に書き込む」ことは、「複数のマイクロデバイスを一括してプログラミングする」ことと同等である。
　
　引用発明では、ＣＰＵから出力されるアドレス信号、データ信号および制御信号は複数のＰＲＯＭ接続部に分配されているから、本願補正発明の「ピンドライバモジュール」と引用発明とは、分配機構を有する点で共通している。
　
　引用発明の「ＰＲＯＭ接続部」と本願補正発明の「バックプレーンモジュール」とは、マイクロデバイスの実装部である点で共通している。
　
  よって、本願補正発明と引用発明とは、
　
　処理されていない複数のマイクロデバイスを一括してプログラミングするためのプログラミング装置であって、
　アドレス信号、データ信号および制御信号を生成するプロセッサと、
　前記プロセッサから前記アドレス信号、前記データ信号および前記制御信号を受け、前記複数のマイクロデバイスのために分配する分配機構と、
　前記分配機構によって分配された前記アドレス信号、前記データ信号および前記制御信号を受ける実装部と、
　前記実装部は前記処理されていない複数のマイクロデバイスを置くための複数のソケットとを備える、プログラミング装置。
　
である点で一致し、次の点で相違する。
　
相違点１
　分配機構が、本願補正発明では「ピンドライバモジュール」であるのに対し、引用発明ではどのようなものによって分配されているかが不明である点
　
相違点２
　マイクロデバイスの実装部が、本願補正発明では、分配された前記アドレス信号、前記データ信号および前記制御信号を受け、前記データ信号を前記複数のマイクロデバイスに出力するレベルを前記プロセッサの制御下で可変にレベル変換するものであり、複数のソケットに結合される「バックプレーンモジュール」であるのに対し、引用発明の「ＰＲＯＭ接続部」は、ソケットで構成されているが、どのような構造のものか不明である点
　
（４）検討
相違点１について
　引用文献１の図３では、データ出力回路およびアドレス出力回路の出力をＰＲＯＭ接続部に供給するための接続線が分岐されていることが模式的に示されているだけであるが、信号を分岐する具体的構成として、特開平９−２８３０２６号公報に示されるような信号分配器を用いることが普通に行われることであるから、引用発明の接続線の分岐部分を前述の信号分配器のようなもので構成し、この部分を「ピンドライバモジュール」と称することは格別のことではない。
　
相違点２について
　引用文献１の図３では同時に書き込みを行うＰＲＯＭ接続部は別個に描かれているが、引用文献２記載のＲＯＭの実装構造のように複数のＲＯＭソケットでＲＯＭソケット群を構成し、このＲＯＭソケット群を基板上にＲＯＭソケットを実装することにより実現することは通常の形態である。そして、このＲＯＭソケットを実装してＲＯＭソケット群を構成した部分を「バックプレーンモジュール」と称することは格別のことではない。更に、引用発明のものは一般にギャングライタと称される汎用のＰＲＯＭライタであり、このようなギャングライタは、種々のＰＲＯＭの書き込みに対処できるように構成されているものである。ＰＲＯＭには使用する電源電圧が異なるものがあり、特開昭６３−１６４９９号公報（第１図の電圧変換器２４及び「この書き込みに際して、電圧変換部２４からＰＲＯＭの書込みに必要な電圧の信号がＰＲＯＭに加えられるのは当然である。」（公報３頁右下欄１行〜４行）を参照）や当審より平成１８年１２月８日付けで通知した特表２０００−５００８９２号公報（５Ｖ電圧と３．３Ｖ電圧の選択的発生）に示されるようにＲＯＭライタ側では対象とするＰＲＯＭが使用する電源電圧に応じてＰＲＯＭに異なる電源電圧を供給するようにしている。そして、使用する電源電圧に応じてＰＲＯＭの論理レベルの仕様は異なるものであり（例えば、ＡＭＤ社製のＣＭＯＳ5.0Ｖolt-only　Flash　Memory　であるAm２９Ｆ８００ＢではＶＩＨ  はMinが０．７×Vcc（V)であり、MaxがVcc＋０．３（V）であるのに対し、ＣＭＯＳ1.8Ｖolt-only　Flash　Memory　であるAm２９ＳＬ８００ＢではＶＩＨ  はMinが０．８×Vcc（V)であり、MaxがVcc＋０．３（V）とされている。）、使用する電源電圧に応じて論理レベルを変更することは書き込みに使用するデバイスの仕様によって要求される事項であるから、データ信号を前記複数のマイクロデバイスに出力するレベルを前記プロセッサの制御下で可変にレベル変換することは、ＰＲＯＭが使用する電源電圧を切り換えたときに当然に考慮されることであり、当業者が容易に為し得ることである。
　
　したがって、本願補正発明は、引用文献１、２に記載された発明および当該分野の技術常識に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　よって、上記手続補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　平成１９年１０月２３日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１９年４月１２日付け手続補正書の特許請求の範囲の請求項１に記載された次のとおりのものである。
　
「【請求項１】　処理されていない複数のマイクロデバイスを一括してプログラミングするためのプログラミング装置であって、
　アドレス信号、データ信号および制御信号を生成するプロセッサ（１２）と、
　前記プロセッサ（１２）から前記アドレス信号、前記データ信号および前記制御信号を受け、前記複数のマイクロデバイスのために分配するピンドライバモジュール（１４）と、
　前記ピンドライバモジュール（１４）によって分配された前記アドレス信号、前記データ信号および前記制御信号を受けるバックプレーンモジュール（１６）と、
　前記バックプレーンモジュール（１６）に結合され、前記処理されていない複数のマイクロデバイスを置くための複数のソケット（２０Ａ〜２０Ｄ）とを備える、プログラミング装置。」
　
４．引用文献
　これに対して、当審より通知された拒絶理由に引用された引用文献とその記載事項は、上記２．（２）に記載したとおりである。
　
５．対比・判断
　本願発明は、上記２．（１）で検討したように本願補正発明における発明を特定する事項である「バックプレーンモジュール」から「データ信号を前記複数のマイクロデバイスに出力するレベルを前記プロセッサの制御下で可変にレベル変換する」とする限定を除いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに本願発明の構成要件に限定を加えたものに相当する本願補正発明が、上記２．（４）に記載したとおり、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものである以上、本願発明も、同様の理由により、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものである。
　
　そして、本願発明の構成によってもたらされる効果も、引用例記載の発明から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。
　
６．むすび
　したがって、本願発明は、引用文献１、２に記載された発明および当該分野の周知事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。