【事件の表示】
　特願２０００−　１７６７６「ＳＯＩウエハ上に基板コンタクトを形成する方法および半導体デバイス」拒絶査定不服審判事件〔平成１２年　８月１１日出願公開、特開２０００−２２３６８４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年１月２６日（優先権主張　１９９９年１月２８日、米国）の出願であって、平成１６年８月３１日付けで拒絶査定がなされ、これに対して同年１２月８日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において、平成１７年１２月２１日付けで審尋がなされ、その後平成１８年６月２１日に回答書が提出されたものである。
　
２．平成１６年１２月８日付けの手続補正（以下、「本件補正」という。）について
　［補正却下の決定の結論］
　平成１６年１２月８日付けの手続補正を却下する。
　
　［理由］
（１）本件補正の内容
　補正前の請求項１ないし２７を、補正後の請求項１ないし２５と補正するものであって、具体的補正事項は以下のとおりである。
補正事項１
　補正前の請求項１である
「【請求項１】
　シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成する方法であって、
　前記シリコン・オン・インシュレータ領域を有する基板内に、浅い分離トレンチを形成する工程と、
　前記浅い分離トレンチをテトラエチルオルトシリケート酸化物で充填する工程と、
　前記基板上にフォトレジストを付着する工程と、
　前記充填された浅い分離トレンチおよびシリコン・オン・インシュレータ基板領域を経て、少なくとも前記シリコン・オン・インシュレータ領域の下側のシリコン基板の上部まで延びるコンタクト・トレンチを、酸化物反応性イオンエッチングにより前記基板内に形成する工程と、
　前記コンタクト・トレンチを充填する工程とを含み、前記コンタクト・トレンチを充填する材料は、前記シリコン基板へのコンタクトを形成することを特徴とする方法。」を、
「【請求項１】
　シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成する方法であって、
　前記シリコン・オン・インシュレータ領域を有する基板内に、絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングして浅い分離トレンチを形成する工程と、
　前記浅い分離トレンチをテトラエチルオルトシリケート酸化物で充填する工程と、前記基板上にフォトレジストを付着する工程と、
　前記充填された浅い分離トレンチおよびシリコン・オン・インシュレータ基板領域を経て、少なくとも前記シリコン・オン・インシュレータ領域の下側のシリコン基板の上部まで延びるコンタクト・トレンチを、酸化物反応性イオンエッチングにより前記基板内に形成する工程と、
　前記コンタクト・トレンチを充填する工程とを含み、前記コンタクト・トレンチを充填する材料は、前記シリコン基板へのコンタクトを形成することを特徴とする方法。」と補正すること。
　
補正事項２
　補正前の請求項４を削除すること。
　
補正事項３
　補正前の請求項５ないし１５を補正後の請求項４ないし１４と、項番を一つ繰り上げ、補正前の請求項６，８，１３及び１５については、補正後の請求項５，７，１２及び１４において、引用する請求項の項番を一つ繰り上げ、それぞれ請求項４，６，１１及び１３を引用すること。
　
補正事項４
　補正前の請求項１６である
「【請求項１６】
　シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成した半導体デバイスであって、
　前記シリコン・オン・インシュレータ領域を有する基板と、
　前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域と、
　前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、酸化物反応性イオンエッチングにより形成され、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチとを備えることを特徴とする半導体デバイス。」を
「【請求項１５】
　シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成した半導体デバイスであって、
　前記シリコン・オン・インシュレータ領域を有する基板と、
　絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングすることにより前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域と、
　前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、酸化物反応性イオンエッチングにより形成され、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチとを備えることを特徴とする半導体デバイス。」と補正すること。
　
補正事項５
　補正前の請求項１７の項番を一つ繰り上げ、請求項１６とし、引用する請求項１６の項番を一つ繰り上げ、請求項１５とすること。
　
補正事項６
　補正前の請求項１８を削除すること。
　
補正事項７
　補正前の請求項１９ないし２７を補正後の請求項１７ないし２５と、項番を二つ繰り上げ、補正前の請求項１９，２１，２２，２４，２６については、補正後の請求項１７，１９，２０，２２，２４において、引用する請求項１６の項番を一つ繰り上げ、請求項１５を引用し、補正前の請求項２０，２３，２５，２７については、補正後の請求項１８，２１，２３，２５において、引用する請求項の項番を二つ繰り上げ、それぞれ請求項１７，２０，２２，２４を引用すること。
　
（２）本件補正の内容の整理
補正事項のうち、補正事項１と４とを整理すると以下のとおりである。
（２−１）補正事項１
　補正前の請求項１の「前記シリコン・オン・インシュレータ領域を有する基板内に、浅い分離トレンチを形成する工程」を「前記シリコン・オン・インシュレータ領域を有する基板内に、絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングして浅い分離トレンチを形成する工程」と補正すること。
　
（２−２）補正事項４
　補正前の請求項１６の「前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域」を「絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングすることにより前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域」と補正し、請求項１６の項番を一つ繰り上げて、請求項１５と補正すること。
　
（３）本件補正についての検討
（３−１）補正の目的の適否及び新規事項の追加について
（３−１−１）補正事項１
　補正事項１についての補正は、「前記シリコン・オン・インシュレータ領域を有する基板内に、浅い分離トレンチを形成する工程」の「浅い分離トレンチを形成する工程」について、「絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングして」浅い分離トレンチを形成すると限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の【００１１】段落ないし【００１２】段落には、「基板３の上部に、絶縁体領域５が形成されている。シリコン基板の場合においては、シリコン・オン・インシュレータ構造の絶縁体部分は、シリコン基板の酸化部分である。シリコン層７が、基板の酸化物すなわち絶縁体領域５の上側にある。」、「図２に示される実施例においては、シリコン層７は、浅いトレンチ分離領域を形成するプロセスの一部としてパターニングされている。窒化物層９が、シリコン層７の上側にある。窒化物層９およびシリコン層７は、共にブランケット層として付着され、一緒にパターニングされる。窒化物は、ＣＭＰの止め層として用いることができる。図２中の点線は、シリコン層のエッチングで除去された部分を示す。」ことが記載されているから、補正事項１についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　
（３−１−２）補正事項４
　補正事項４についての補正は、「前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域」の「浅いトレンチ分離領域」を、「絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングすることにより」形成される点で限定するものであって、特許請求の範囲の減縮を目的とするものである。
　また、本願明細書の【００１１】段落ないし【００１２】段落には、「基板３の上部に、絶縁体領域５が形成されている。シリコン基板の場合においては、シリコン・オン・インシュレータ構造の絶縁体部分は、シリコン基板の酸化部分である。シリコン層７が、基板の酸化物すなわち絶縁体領域５の上側にある。」、「図２に示される実施例においては、シリコン層７は、浅いトレンチ分離領域を形成するプロセスの一部としてパターニングされている。窒化物層９が、シリコン層７の上側にある。窒化物層９およびシリコン層７は、共にブランケット層として付着され、一緒にパターニングされる。窒化物は、ＣＭＰの止め層として用いることができる。図２中の点線は、シリコン層のエッチングで除去された部分を示す。」ことが記載されているから、補正事項４についての補正は、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものである。
　また、請求項４の削除に伴い、請求項の項番を一つ繰り上げる補正は、明りょうでない記載の釈明を目的とするものである。
　
（３−１−３）補正事項２、６
　補正事項２、６は、請求項の削除を目的とするものである。
　
（３−１−４）補正事項３
　補正事項３についての補正は、補正前の請求項４の削除に伴い、補正前の請求項の項番を繰り上げる補正であり、また、補正前の請求項６，８，１３及び１５においては引用する請求項の項番も繰り上げる補正であり、明りょうでない記載の釈明を目的としている。また、補正事項３に係る補正後の請求項４，６，８ないし１１，１３は、直接的にまたは間接的に請求項１を引用するものであり、（３−１−１）において検討したとおり、補正後の請求項１は、特許請求の範囲の減縮を目的とするものであるから、補正事項３についての補正は、補正事項１についての補正と同様に、特許請求の範囲の減縮を目的とするものである。
　
（３−１−５）補正事項５
　補正事項５についての補正は、補正前の請求項４の削除に伴い、補正前の請求項の項番を繰り上げるとともに、引用する請求項の項番も繰り上げる補正であり、明りょうでない記載の釈明を目的としている。また、補正事項５に係る補正後の請求項１６は、請求項１５を引用するものであり、（３−１−２）において検討したとおり、補正後の請求項１５は、特許請求の範囲の減縮を目的とするものであるから、補正事項５についての補正は、補正事項２についての補正と同様に、特許請求の範囲の減縮を目的とするものである。
　
（３−１−６）補正事項７
　補正事項７についての補正は、補正前の請求項４，１８の削除に伴い、補正前の請求項の項番を繰り上げるとともに、引用する請求項の項番も繰り上げる補正であり、明りょうでない記載の釈明を目的としている。また、補正事項７に係る補正後の請求項１７ないし２５は、間接的に請求項１５を引用するものであり、（３−１−２）において検討したとおり、補正後の請求項１５は、特許請求の範囲の減縮を目的とするものであるから、補正事項７についての補正は、補正事項２についての補正と同様に、特許請求の範囲の減縮を目的とするものである。
　
（３−２）補正の目的の適否及び新規事項の追加の有無についてのむすび
　以上のとおり、補正事項１ないし７を含む本件補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものであるから、特許法第１７条の２第３項の規定に適合しており、また、特許法第１７条の２第４項第１号、第２号及び第４号に規定される事項を目的とするものである。
　
　ここで、補正事項１及び４についての補正を含む本件補正は、特許法第１７条の２第３項の規定に適合し、かつ同法同条第４項第２号（特許請求の範囲の減縮）に掲げる事項を目的とするものであるから、本件補正について、同法同条第５項で準用する同法第１２６条第５項の規定に適合するか否かについて更に検討する。
　
（３−３）独立特許要件の検討
　（３−３−１）刊行物に記載された発明
　刊行物１．　特開平８−１８００９号公報
　原審の拒絶の理由に引用された、本願の優先権主張日前に日本国内において頒布された特開平８−１８００９号公報には、図１とともに以下の事項が記載されている。
「【０００１】
 【産業上の利用分野】この発明は半導体装置に係り、特にＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）構造を採用したＭＯＳＦＥＴを有する半導体装置に関するものである。」
「【００１７】図１に半導体装置の断面構造図を示す。半導体基板としての単結晶シリコン基板１上にＳｉＯ2からなる埋め込み絶縁体層２が配置され、その埋め込み絶縁体層２の上に単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）３，４が設置されている。ＳＯＩ層３にはゲート酸化膜５を介してＮ+ポリシリコンゲート電極６を有するＮチャネルＭＯＳＦＥＴ７が形成されている。又、ＳＯＩ層４にはゲート酸化膜８を介してＮ+ポリシリコンゲート電極９を有するＰチャネルＭＯＳＦＥＴ１０が形成されている。・・・
【００１８】又、同一シリコン基板１上に同一埋め込み絶縁体層２を介してＳＯＩ層３，４と同様に複数の単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）１２，１３が形成されている。ＳＯＩ層１２，１３には半導体素子が形成され、これらの素子はＣ−ＭＯＳ回路１１と共通の電源電圧ＶDDから所望のバイアス電圧を発生させるバイアス電圧回路２１の一部をなしている。例えば、図１においては、ＳＯＩ層１３にはゲート酸化膜１７を介してＮ+ポリシリコンゲート電極１８を有するＮチャネルＭＯＳＦＥＴ１９が形成されている。ＳＯＩ層１２には酸化膜１４を介して対向電極であるポリシリコン電極１５を有するコンデンサ１６が形成されている。ＭＯＳＦＥＴ１９は通常ＭＯＳＦＥＴ７，１０と同時に形成されるため、ＳＯＩ層１３の膜厚は、ＭＯＳＦＥＴ１９のチャネル領域の最大空乏層幅よりも薄く設定されており、チャネル形成時には完全に空乏化する厚さとなるが、必ずしもＳＯＩ層１３の膜厚は完全空乏化条件を満足する必要はなく、必要であればチャネル領域の最大空乏層幅よりも厚く設定してもよい。又、コンデンサ１６を形成するＳＯＩ層１２のポリシリコン電極１５と対向する領域には、ポリシリコン電極１５に電圧が印加された際にもＳＯＩ層に空乏層が形成されないよう十分高濃度に不純物をドーピングしておくと、コンデンサの容量を一定値に維持させておくことができる。このようにして、単結晶シリコン基板１上に絶縁体層２を介して薄膜の単結晶シリコン層からなるバイアス電圧回路２１が形成されている。
【００１９】ＳＯＩ層３，４，１２，１３上を含む埋め込み絶縁体層２上には層間絶縁膜２２が形成されている。層間絶縁膜２２にはバイアス電圧印加用開口部（コンタクトホール）２３が形成されている。又、埋め込み絶縁体層２にはバイアス電圧印加用開口部（コンタクトホール）２４が形成され、バイアス電圧印加用開口部２３，２４は連通している。バイアス電圧回路２１と単結晶シリコン基板１とは、バイアス電圧印加用開口部２３，２４内を延びる配線２５にて電気的に接続されている。」
「【００２１】そして、バイアス電圧回路２１にて負の極性をもつバイアス電圧ＶBが生成され、そのバイアス電圧ＶBは配線２５を通して電極として機能する単結晶シリコン基板１に印加される。このようにして、バイアス電圧回路２１により負の極性をもつ基板バイアス電圧ＶB が印加される。・・・
【００２２】ここで、単結晶シリコン基板１に負の電圧を印加する理由について説明する。図２には、Ｎチャネル，Ｐチャネル各ＭＯＳＦＥＴ７，１０のしきい値電圧ＶTと基板バイアス電圧ＶBとの関係、即ち、しきい値電圧ＶTの基板バイアス電圧ＶB による依存性の一例を示す。ここで、ＮチャネルＭＯＳＦＥＴ７に関してはチャネル領域の不純物濃度を変化させて基板バイアス電圧ＶBが０ボルトの時のしきい値電圧ＶT を変えた４種類のＭＯＳＦＥＴそれぞれの特性が示してある。又、基板バイアス電圧ＶBに対するしきい値電圧ＶT の変化の割合は、埋め込み絶縁体層２，ＳＯＩ層３，４，ゲート酸化膜５，８の膜厚等に依存するが、図２においては一例としてそれぞれの膜厚が３７０ｎｍ，８５ｎｍ，１６ｎｍの場合について示した。ＶB＝０ボルトの時のしきい値電圧ＶT はチャネル領域での不純物濃度により変化させることも可能であるので、特性との兼ね合いで適当な不純物濃度とバイアス電圧との組み合わせから所望のＶT値を選択すればよい。例えば、バイアス電圧ＶBが０ボルトの時にＶT＝０．０５ボルトのＮチャネルＭＯＳＦＥＴとＶT ＝−０．８９ボルトのＰチャネルＭＯＳＦＥＴの両方に−６ボルトのバイアス電圧を印加すると、それぞれＶT＝０．３７ボルト，ＶT＝−０．４３ボルトとなり、ＮチャネルＭＯＳＦＥＴのしきい値電圧ＶT を大きくし、ＰチャネルＭＯＳＦＥＴのしきい値電圧ＶT の絶対値を下げることができる。その結果、通常では使用できないしきい値電圧が「０」ボルト以下のＮチャネルＭＯＳＦＥＴあるいは正の小さな値（０．３ボルト程度以下）のＮチャネルＭＯＳＦＥＴを用いることができる。」
　
 　したがって、刊行物１には、以下の発明が記載されている。
「半導体基板としての単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層としての薄膜の単結晶シリコン層が形成された半導体基板内に、単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続されている半導体装置であって、
　半導体基板としての単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層としての薄膜の単結晶シリコン層を有する半導体基板と、
複数の薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜と、
薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部であって、バイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続するためのバイアス電圧印加用開口部とを備える半導体装置」
　
（３−３−２）対比・判断
　平成１６年１２月８日付けで補正された請求項１５に係る発明（以下、「補正発明」という。）は以下のとおりである。
「【請求項１５】
　シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成した半導体デバイスであって、
　前記シリコン・オン・インシュレータ領域を有する基板と、
　絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングすることにより前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域と、
　前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、酸化物反応性イオンエッチングにより形成され、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチとを備えることを特徴とする半導体デバイス。」
　そして、補正発明と刊行物１に記載された発明（以下、「刊行物発明」という。）とを対比検討する。
　
（１）刊行物発明の「薄膜の単結晶シリコン層」は、単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層として形成されているから、補正発明の「シリコン・オン・インシュレータ領域」に相当する。
（２）刊行物１には、「図１に半導体装置の断面構造図を示す。半導体基板としての単結晶シリコン基板１上にＳｉＯ2からなる埋め込み絶縁体層２が配置され、その埋め込み絶縁体層２の上に単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）３，４が設置されている。」（【００１７】）、「同一シリコン基板１上に同一埋め込み絶縁体層２を介してＳＯＩ層３，４と同様に複数の単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）１２，１３が形成されている。」（【００１８】）と記載されているから、刊行物発明では、埋め込み絶縁体層上に複数の単結晶シリコン層が形成されていることは明らかである。さらに、刊行物１には、「ＳＯＩ層３，４，１２，１３上を含む埋め込み絶縁体層２上には層間絶縁膜２２が形成されている。層間絶縁膜２２にはバイアス電圧印加用開口部（コンタクトホール）２３が形成されている。」（【００１９】）と記載されており、図１も併せて考慮すると、単結晶シリコン層の存在しない埋め込み絶縁体層上には層間絶縁膜が形成されており、この層間絶縁膜は、単結晶シリコン層の厚さ分に相当する空間をも埋め込んでいるから、この空間を埋め込んでいる層間絶縁膜は、薄膜の単結晶シリコン層を電気的に分離する「分離領域」となることは明らかである。
　一方、本願明細書の【００１２】及び【００１３】には、「図２に示される実施例に置いては、シリコン層７は、浅いトレンチ分離領域を形成するプロセスの一部としてパターニングされている。・・・図２中の点線は、シリコン層のエッチングで除去された部分を示す。」、「浅いトレンチをエッチングして、図２に示された構造を形成した後に、図２に示された構造を作製するためにエッチングされた領域内、および基板の上面の他の露出部分上に、材料を付着することができる。一般的に、浅い分離トレンチ内、および基板の他の部分上に付着される材料は、絶縁材料である。このような絶縁材料の一例は、テトラエチルオルトシリケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）酸化物である。」と記載されていることから、補正発明の「浅いトレンチ分離領域」は、シリコン層がエッチング除去された部分に絶縁材料が付着された領域を示していることは明らかである。
　したがって、刊行物発明の「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚さ分に相当する空間の領域は、補正発明の「浅いトレンチ分離領域」に相当する。
　
（３）補正発明の「該シリコン・オン・インシュレータ領域を経て」は、その記載自体からは、「基板コンタクト」が、「シリコン・オン・インシュレータ領域」を貫通することを意味しているのか、それとも、「シリコン・オン・インシュレータ領域」自体は貫通しないが、「シリコン・オン・インシュレータ領域」の厚さ方向に横切る状態を示しているのか或いはその他の意味であるのか不明である。
　そこで、発明の詳細な説明をみると、図２ないし図５を説明する箇所として、「図２に示される実施例においては、シリコン層７は、浅いトレンチ分離領域を形成するプロセスの一部としてパターニングされている。・・・図２中の点線は、シリコン層のエッチングで除去された部分を示す。」（【００１２】）、「浅いトレンチをエッチングして、図２に示された構造を形成した後に、図２に示された構造を作製するためにエッチングされた領域内、および基板の上面の他の露出部分上に、材料を付着することができる。一般的に、浅い分離トレンチ内、および基板の他の部分上に付着される材料は、絶縁材料である。このような絶縁材料の一例は、テトラエチルオルトシリケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）酸化物である。」（【００１３】）、「浅い分離トレンチの充填を形成する絶縁材料を付着した後に、トレンチを、浅い分離トレンチの充填物、およびシリコン・オン・インシュレータ基板構造の下側の絶縁体を経てエッチングすることができる。コンタクト・トレンチを形成する方法の１つは、浅い分離トレンチを充填し、基板部分を覆う絶縁材料１５上に、フォトレジスト層１７を付着することである。図４に示されるように、フォトレジストを露光し、現像して、コンタクト・トレンチをエッチングするための開口１９を有するマスクを形成する。」（【００１４】）「図５は、浅い分離トレンチを充填する絶縁体を経て、およびシリコン・オン・インシュレータ基板領域の埋込み酸化物層を経てエッチングされているコンタクト・トレンチの実施例を示す。」（【００１７】）ことが記載されており、図２ないし図５を併せて考慮すると、浅いトレンチ分離領域は、シリコン層をパターニングすることで形成されており、このパターニング後に、ＴＥＯＳ酸化物を浅い分離トレンチ内および基板の上面の他の露出部分に付着し、その後に、浅い分離トレンチの充填物、およびシリコン・オン・インシュレータ基板構造の下側の絶縁体を経てエッチングすることで、コンタクト・トレンチが形成されているから、補正発明の「該シリコン・オン・インシュレータ領域を経て」は、シリコン・オン・インシュレータ領域を貫通するのではなく、シリコン・オン・インシュレータ領域の厚さ方向に横切ることを意味しているにすぎない。
　一方、刊行物発明の「バイアス電圧印加用開口部」は、上記（２）において検討したように、薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜であって、補正発明の「浅いトレンチ分離領域」に相当する領域及び埋め込み絶縁体層に連通しているから、補正発明の「該シリコン・オン・インシュレータ領域を経て」という状態を有していることは明らかである。また、「バイアス電圧印加用開口部内に延在する配線」は、バイアス電圧回路と単結晶シリコン基板とを電気的に接続するものであり、図１からも明らかなように、薄膜の単結晶シリコン層が存在しない埋め込み絶縁体層上の層間絶縁膜及び埋め込み絶縁体層を連通して、開口部が設けられているから、刊行物発明の「バイアス電圧印加用開口部内に延在する配線」は、補正発明の「基板コンタクト」に相当する。
　
（４）刊行物発明の「半導体装置」は、補正発明の「半導体デバイス」に相当することは明らかである。
　
（５）補正発明では、「コンタクト・トレンチ」が、「浅いトレンチ分離領域を経て」形成されることが記載されている。「浅いトレンチ分離領域を経て」の意味について検討すると、補正発明には、「浅いトレンチ分離領域」が、「絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングすることにより前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される」ものであることが記載されており、上記（３）において検討したように、本願明細書の【００１２】ないし【００１４】、【００１７】及び図２ないし５には、浅いトレンチ分離領域は、シリコン層をパターニングすることで形成されており、このパターニング後に、テトラエチルオルトシリケート酸化物を浅い分離トレンチ内および基板の上面の他の露出部分に付着し、その後に、浅い分離トレンチの充填物、およびシリコン・オン・インシュレータ基板構造の下側の絶縁体を経てエッチングすることで、コンタクト・トレンチが形成することが示されているから、「浅いトレンチ分離領域を経て」は、「浅いトレンチ分離領域を貫通して」の意味であると解釈できる。そして、上記（３）において検討したように、刊行物発明の「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚み分に相当する空間の領域は、補正発明の「浅いトレンチ分離領域」に相当し、薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜であって、「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚み分に相当する空間の領域、つまり、補正発明の「浅いトレンチ分離領域」に相当する領域及び埋め込み絶縁体層に連通しているから、刊行物発明の「バイアス電圧印加用開口部」は、補正発明の「コンタクト・トレンチ」に相当する。
　
　　したがって、補正発明と刊行物発明とは、
「シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続するための基板コンタクトを形成した半導体デバイスであって、
　前記シリコン・オン・インシュレータ領域を有する基板と、
　少なくとも１つの浅いトレンチ分離領域と、
　前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチとを備えることを特徴とする半導体デバイス。」
である点で一致し、以下の点で相違する。
　相違点１
　補正発明は、「シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成した半導体デバイス」であるのに対して、刊行物発明は、「半導体基板としての単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層としての薄膜の単結晶シリコン層が形成された半導体基板内に、単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続されている半導体装置」である点。
　
　相違点２
　補正発明は、「絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングすることにより前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域」を備えているのに対して、刊行物発明は、「複数の薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜」を備えている点。
　
　相違点３
　補正発明は、「前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、酸化物反応性イオンエッチングにより形成され、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチ」を備えているのに対して、刊行物発明は、「複数の薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜と、薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部であって、バイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続するためのバイアス電圧印加用開口部」を備えているものの、開口部の形成手段が明示されていない点。
　
　以下、各相違点について検討する。
　相違点１について
　刊行物１には、バイアス電圧回路によりバイアス電圧ＶＢを印加することが記載されているが、例えば、原審の拒絶の理由において引用され、本願の優先権主張日前に公知となった特開平７−１４８００号公報には、「ＳＯＩ技術は、バルク・シリコン技術に比べて多くの利点を持つことがわかっている。・・・しかし、実際にＳＯＩ素子を製品として生産する際にいくつか課題のあることも確かである。例えば、シリコン基板はバイアスするか接地しなければならない。」（【０００２】）と記載されているように、ＳＯＩウェハのシリコン基板をバイアスするか接地しなければならないことは、周知技術にすぎないものであり、また、刊行物１の【００２２】及び図２には、一例として、ＶＢ＝０Ｖ時のＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴのしきい値電圧が示されているから、刊行物発明において、求めるしきい値電圧に応じて「バイアス電圧ＶＢ」に代えて、接地電位を与えることは当業者が適宜なし得ることである。
　
　相違点２について
　刊行物１には、「図１に半導体装置の断面構造図を示す。半導体基板としての単結晶シリコン基板１上にＳｉＯ2からなる埋め込み絶縁体層２が配置され、その埋め込み絶縁体層２の上に単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）３，４が設置されている。」（【００１７】）、「又、同一シリコン基板１上に同一埋め込み絶縁体層２を介してＳＯＩ層３，４と同様に複数の単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）１２，１３が形成されている。」（【００１８】）と記載されているだけで、複数の「薄膜の単結晶シリコン層（ＳＯＩ層）」がどのように形成されているかは記載されていない。しかしながら、複数のＳＯＩ層を形成する方法として、絶縁体領域の上側にあるシリコン層をエッチングによりパターニングすることは、例えば、特開平９−２８３７６４号公報に、「・・・膜厚８０ｎｍの埋込酸化膜１３と、この埋込酸化膜１３上層に膜厚１８０ｎｍの半導体膜１５を形成することができる。その後、半導体膜１５上の全面に感光性樹脂４３を回転塗布法により形成し、所定のフォトマスクを用いて露光処理と現像処理とを行い、素子領域１７の形成領域上に感光性樹脂４３を形成するように、この感光性樹脂４３をパターニングする。つぎに図２に示すように、このパターニングした感光性樹脂４３をエッチングマスクに用いて、半導体膜１５を島状の平面パターン形状になるようにエッチング処理して素子領域１７を形成する。・・・素子領域１７をエッチング処理によって形成後、エッチングマスクとして用いた感光性樹脂４３を、・・・除去する。この結果、半導体素子を形成する島状の素子領域１７を埋込酸化膜１３上に形成することができる。」（【００５３】ないし【００５６】）と記載されているように、一般的な手法にすぎないから、刊行物発明において、複数の「薄膜の単結晶シリコン層（ＳＯＩ層）」をエッチングによりパターニングして形成することは、当業者が適宜なし得たものである。
　また、上記（２）において検討したように、刊行物発明の「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚さ分に相当する空間の領域は、補正発明の「浅いトレンチ分離領域」に相当する。そして、刊行物発明の「単結晶シリコン層」の厚さ分に相当する空間の領域を埋め込む「層間絶縁膜」の材料は不明であるが、例えば、特開９−１８１０５３号公報には、「半導体集積回路（ＩＣ）の製造において、深い分離溝および浅い分離溝は、広く用いられており・・・浅い分離溝に関する限り、従来のプロセスは、以下の３つの基本的な工程を含んでいる。すなわち、（１）パターニングされたＳｉ3Ｎ4層（ＩＴマスク）が設けられたシリコン基板内に浅い溝を形成する工程と、（２）ＴＥＯＳ  ＳｉＯ2のような絶縁材料の層で前記溝を充填する工程と、（３）絶縁層を平坦化する工程とである。すべてのこれらの処理工程は、浅い溝分離（ＳＴＩ；Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）モジュールにおいて、行われる。」（【０００２】）と記載されているように、「浅い分離溝」を埋め込む材料として、テトラエチルオルトシリケート酸化物を用いることは周知技術にすぎないから、刊行物発明の「層間絶縁膜」として、テトラエチルオルトシリケート酸化物を採用することは当業者が容易になし得たものである。
　したがって、刊行物発明において、補正発明の如く「絶縁体（インシュレータ）領域の上側にあるシリコン層をパターニングするために該シリコン層をエッチングすることにより前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域」を備えることは、当業者が容易になし得たものである。
　
　相違点３について
　刊行物１には、「ＳｉＯ2からなる埋め込み絶縁体層２」（【００１７】）との記載があり、上記［相違点２について］において検討したように、刊行物発明において、テトラエチルオルトシリケート酸化物を「層間絶縁膜」に採用することは当業者が適宜なし得たものであるから、刊行物発明において、「層間絶縁膜」と「埋め込み絶縁層２」を結果としてともにＳｉＯ2で構成することは当業者が適宜なし得たものである。そして、コンタクト用の開口を設ける方法として、酸化物反応性イオンエッチングを用いることは、例えば、特開平９−２２３８０２号公報には、「その後のコンタクト開孔時において、素子分離酸化膜７及び埋め込み酸化膜２を貫通してシリコン半導体基板１に到達するような孔を開口する必要がある」（【０００９】）、「ＳｉＯ2などの層間絶縁膜１１をＳＯＩ膜３及び素子分離酸化膜７の上に堆積する。そして、フォトレジストを層間絶縁膜１１の上に塗布し、これをパターニングしてマスク１２を形成する。このマスク１２にしたがって層間絶縁膜１１及び素子分離酸化膜７をＲＩＥ(Reactive Ion Etching)などによりエッチングして所定の領域に複数のコンタクト孔を形成する。これらのコンタクト孔は、それぞれ不純物拡散領域６、半導体基板１の主面及びソース／ドレイン領域１０に到達するように開口される（図６）。」（【００１０】）と記載されているように、周知技術にすぎないから、刊行物発明において、バイアス電圧印加用開口部を形成する方法として、酸化物反応性イオンエッチングを採用することは当業者が容易になし得たものである。
　
　したがって、補正発明は、刊行物１に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、補正発明は、特許出願の際独立して特許を受けることができるものではない。
　
　（３−４）むすび
　よって、補正発明は、特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に適合しないものであり、適法でない補正前の請求項１６についての補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。 
　
３．本願発明
　平成１６年１２月８日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし２７に係る発明は、平成１６年３月９日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし２７に記載された事項により特定されるものであり、請求項１６に係る発明（以下、「本願発明」という。）は、請求項１６に記載されている事項により特定される以下のとおりのものである。
「【請求項１６】
　シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成した半導体デバイスであって、
　前記シリコン・オン・インシュレータ領域を有する基板と、
　前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域と、
　前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、酸化物反応性イオンエッチングにより形成され、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチとを備えることを特徴とする半導体デバイス。」
　
４．刊行物記載の発明
　刊行物１には、上記「２．（３−３−１）刊行物に記載された発明」の「刊行物１．」に記載されるとおりの事項が記載され、刊行物１には、以下の発明が記載されている。
「半導体基板としての単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層としての薄膜の単結晶シリコン層が形成された半導体基板内に、単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続されている半導体装置であって、
　半導体基板としての単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層としての薄膜の単結晶シリコン層を有する半導体基板と、
複数の薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜と、
薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部であって、バイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続するためのバイアス電圧印加用開口部とを備える半導体装置」
　
５．対比・判断
　本願発明と刊行物発明とを対比検討する。
（１）刊行物発明の「薄膜の単結晶シリコン層」は、単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層として形成されているから、本願発明の「シリコン・オン・インシュレータ領域」に相当する。
（２）刊行物１には、「図１に半導体装置の断面構造図を示す。半導体基板としての単結晶シリコン基板１上にＳｉＯ2からなる埋め込み絶縁体層２が配置され、その埋め込み絶縁体層２の上に単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）３，４が設置されている。」（【００１７】）、「同一シリコン基板１上に同一埋め込み絶縁体層２を介してＳＯＩ層３，４と同様に複数の単結晶半導体層としての薄膜の単結晶シリコン層（以下、ＳＯＩ層という）１２，１３が形成されている。」（【００１８】）と記載されているから、刊行物発明では、埋め込み絶縁体層上に複数の単結晶シリコン層が形成されていることは明らかである。さらに、刊行物１には、「ＳＯＩ層３，４，１２，１３上を含む埋め込み絶縁体層２上には層間絶縁膜２２が形成されている。層間絶縁膜２２にはバイアス電圧印加用開口部（コンタクトホール）２３が形成されている。」（【００１９】）と記載されており、図１を併せて考慮すると、単結晶シリコン層の存在しない埋め込み絶縁体層上には層間絶縁膜が形成されており、この層間絶縁膜は、単結晶シリコン層の厚さ分に相当する空間をも埋め込んでいるから、この空間を埋め込んでいる層間絶縁膜は、薄膜の単結晶シリコン層を電気的に分離する「分離領域」となることは明らかである。
　一方、本願明細書の【００１２】及び【００１３】には、「図２に示される実施例に置いては、シリコン層７は、浅いトレンチ分離領域を形成するプロセスの一部としてパターニングされている。・・・図２中の点線は、シリコン層のエッチングで除去された部分を示す。」、「浅いトレンチをエッチングして、図２に示された構造を形成した後に、図２に示された構造を作製するためにエッチングされた領域内、および基板の上面の他の露出部分上に、材料を付着することができる。一般的に、浅い分離トレンチ内、および基板の他の部分上に付着される材料は、絶縁材料である。このような絶縁材料の一例は、テトラエチルオルトシリケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）酸化物である。」と記載されていることから、本願発明の「浅いトレンチ分離領域」は、シリコン層がエッチング除去された部分に絶縁材料が付着された領域を示していることは明らかである。
　したがって、刊行物発明の「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚さ分に相当する空間の領域は、本願発明の「浅いトレンチ分離領域」に相当する。
　
（３）本願発明の「該シリコン・オン・インシュレータ領域を経て」は、その記載自体からは、「基板コンタクト」が、「シリコン・オン・インシュレータ領域」を貫通することを意味しているのか、それとも、「シリコン・オン・インシュレータ領域」自体は貫通しないが、「シリコン・オン・インシュレータ領域」の厚さ方向に横切る状態を示しているのか或いはその他の意味であるのか不明である。
　そこで、発明の詳細な説明をみると、図２ないし図５を説明する箇所として、「図２に示される実施例においては、シリコン層７は、浅いトレンチ分離領域を形成するプロセスの一部としてパターニングされている。・・・図２中の点線は、シリコン層のエッチングで除去された部分を示す。」（【００１２】）、「浅いトレンチをエッチングして、図２に示された構造を形成した後に、図２に示された構造を作製するためにエッチングされた領域内、および基板の上面の他の露出部分上に、材料を付着することができる。一般的に、浅い分離トレンチ内、および基板の他の部分上に付着される材料は、絶縁材料である。このような絶縁材料の一例は、テトラエチルオルトシリケート（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）（ＴＥＯＳ）酸化物である。」（【００１３】）、「浅い分離トレンチの充填を形成する絶縁材料を付着した後に、トレンチを、浅い分離トレンチの充填物、およびシリコン・オン・インシュレータ基板構造の下側の絶縁体を経てエッチングすることができる。コンタクト・トレンチを形成する方法の１つは、浅い分離トレンチを充填し、基板部分を覆う絶縁材料１５上に、フォトレジスト層１７を付着することである。図４に示されるように、フォトレジストを露光し、現像して、コンタクト・トレンチをエッチングするための開口１９を有するマスクを形成する。」（【００１４】）「図５は、浅い分離トレンチを充填する絶縁体を経て、およびシリコン・オン・インシュレータ基板領域の埋込み酸化物層を経てエッチングされているコンタクト・トレンチの実施例を示す。」（【００１７】）ことが記載されており、図２ないし図５を併せて考慮すると、浅いトレンチ分離領域は、シリコン層をパターニングすることで形成されており、このパターニング後に、ＴＥＯＳ酸化物を浅い分離トレンチ内および基板の上面の他の露出部分に付着し、その後に、浅い分離トレンチの充填物、およびシリコン・オン・インシュレータ基板構造の下側の絶縁体を経てエッチングすることで、コンタクト・トレンチが形成されているから、本願発明の「該シリコン・オン・インシュレータ領域を経て」は、シリコン・オン・インシュレータ領域を貫通するのではなく、シリコン・オン・インシュレータ領域の厚さ方向に横切ることを意味しているにすぎない。
　一方、刊行物発明の「バイアス電圧印加用開口部」は、上記（２）において検討したように、薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜であって、本願発明の「浅いトレンチ分離領域」に相当する領域及び埋め込み絶縁体層に連通しているから、本願発明の「該シリコン・オン・インシュレータ領域を経て」という状態を有していることは明らかである。また、「バイアス電圧印加用開口部内に延在する配線」は、バイアス電圧回路と単結晶シリコン基板とを電気的に接続するものであり、図１からも明らかなように、薄膜の単結晶シリコン層が存在しない埋め込み絶縁体層上の層間絶縁膜及び埋め込み絶縁体層を連通して、開口部が設けられているから、刊行物発明の「バイアス電圧印加用開口部内に延在する配線」は、本願発明の「基板コンタクト」に相当する。
　
（４）刊行物発明の「半導体装置」は、本願発明の「半導体デバイス」に相当することは明らかである。
　
（５）本願発明では、「コンタクト・トレンチ」が、「浅いトレンチ分離領域を経て」形成されることが記載されている。「浅いトレンチ分離領域を経て」の意味について検討すると、本願発明には、「浅いトレンチ分離領域」が、「前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される」ものであることが記載されており、上記（３）において検討したように、本願明細書の【００１２】ないし【００１４】、【００１７】及び図２ないし５には、浅いトレンチ分離領域は、シリコン層をパターニングすることで形成されており、このパターニング後に、テトラエチルオルトシリケート酸化物を浅い分離トレンチ内および基板の上面の他の露出部分に付着し、その後に、浅い分離トレンチの充填物、およびシリコン・オン・インシュレータ基板構造の下側の絶縁体を経てエッチングすることで、コンタクト・トレンチが形成することが示されているから、「浅いトレンチ分離領域を経て」は、「浅いトレンチ分離領域を貫通して」の意味であると解釈できる。そして、上記（３）において検討したように、刊行物発明の「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚さ分に相当する空間の領域は、本願発明の「浅いトレンチ分離領域」に相当し、薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜であって、「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚さ分に相当する空間の領域、つまり、本願発明の「浅いトレンチ分離領域」に相当する領域及び埋め込み絶縁体層に連通しているから、刊行物発明の「バイアス電圧印加用開口部」は、本願発明の「コンタクト・トレンチ」に相当する。
　
　　したがって、本願発明と刊行物発明とは、
「シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続するための基板コンタクトを形成した半導体デバイスであって、
　前記シリコン・オン・インシュレータ領域を有する基板と、
　前記基板内に形成され、少なくとも１つの浅いトレンチ分離領域と、
　前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチとを備えることを特徴とする半導体デバイス。」
である点で一致し、以下の点で相違する。
　相違点１
　本願発明は、「シリコン・オン・インシュレータ領域を有する基板内に、該シリコン・オン・インシュレータ領域を経て該領域の下側のシリコン基板と接続して接地するための基板コンタクトを形成した半導体デバイス」であるのに対して、刊行物発明は、「半導体基板としての単結晶シリコン基板上にＳｉＯ2からなる埋め込み絶縁体層が配置され、その埋め込み絶縁体層の上に複数の単結晶半導体層としての薄膜の単結晶シリコン層が形成された半導体基板内に、単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続されている半導体装置」である点。
　
　相違点２
　本願発明は、「前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域」を備えているのに対して、刊行物発明は、「複数の薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜」を備えている点。
　
　相違点３
　本願発明は、「前記浅いトレンチ分離領域を経て、前記シリコン・オン・インシュレータ領域の下側の前記基板のシリコン部分まで延びるように、酸化物反応性イオンエッチングにより形成され、下側の前記基板の前記シリコン部分へコンタクトを形成するコンタクト・トレンチ」を備えているのに対して、刊行物発明は、「複数の薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜と、薄膜の単結晶シリコン層上を含む埋め込み絶縁体層上に形成された層間絶縁膜及び埋め込み絶縁体層に連通するバイアス電圧印加用開口部であって、バイアス電圧印加用開口部内に延在する配線によってバイアス電圧回路と単結晶シリコン基板とが電気的に接続するためのバイアス電圧印加用開口部」を備えているものの、開口部の形成手段が明示されていない点。
　
　以下、各相違点について検討する。
　相違点１について
　　刊行物１には、バイアス電圧回路によりバイアス電圧ＶＢを印加することが記載されているが、例えば、原審の拒絶の理由において引用され、本願の優先権主張日前に公知となった特開平７−１４８００号公報には、「ＳＯＩ技術は、バルク・シリコン技術に比べて多くの利点を持つことがわかっている。・・・しかし、実際にＳＯＩ素子を製品として生産する際にいくつか課題のあることも確かである。例えば、シリコン基板はバイアスするか接地しなければならない。」（【０００２】）と記載されているように、ＳＯＩウェハのシリコン基板をバイアスするか接地しなければならないことは、周知技術にすぎないものであり、また、刊行物１の【００２２】及び図２には、一例として、ＶＢ＝０Ｖ時のＮチャネルＭＯＳＦＥＴ及びＰチャネルＭＯＳＦＥＴのしきい値電圧が示されているから、刊行物発明において、求めるしきい値電圧に応じて「バイアス電圧ＶＢ」に代えて、接地電位を与えることは当業者が適宜なし得ることである。
　
　相違点２について
　上記（２）において検討したように、刊行物発明の「複数の単結晶シリコン層」が存在しない「埋め込み絶縁体層」上の「層間絶縁膜」により埋め込まれた「単結晶シリコン層」の厚さ分に相当する空間の領域は、本願発明の「浅いトレンチ分離領域」に相当する。そして、刊行物発明の「単結晶シリコン層」の厚さ分に相当する空間の領域を埋め込む「層間絶縁膜」の材料は不明であるが、例えば、特開９−１８１０５３号公報には、「半導体集積回路（ＩＣ）の製造において、深い分離溝および浅い分離溝は、広く用いられており・・・浅い分離溝に関する限り、従来のプロセスは、以下の３つの基本的な工程を含んでいる。すなわち、（１）パターニングされたＳｉ3Ｎ4層（ＩＴマスク）が設けられたシリコン基板内に浅い溝を形成する工程と、（２）ＴＥＯＳ  ＳｉＯ2のような絶縁材料の層で前記溝を充填する工程と、（３）絶縁層を平坦化する工程とである。すべてのこれらの処理工程は、浅い溝分離（ＳＴＩ；Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）モジュールにおいて、行われる。」（【０００２】）と記載されているように、「浅い分離溝」を埋め込む材料として、テトラエチルオルトシリケート酸化物を用いることは周知技術にすぎないから、刊行物発明の「層間絶縁膜」として、テトラエチルオルトシリケート酸化物を採用することは当業者が容易になし得たものである。
　したがって、刊行物発明において、本願発明の如く「前記基板内に形成され、テトラエチルオルトシリケート酸化物により充填される少なくとも１つの浅いトレンチ分離領域」を備えることは、当業者が容易になし得たものである。
　
　相違点３について
　刊行物１には、「ＳｉＯ2からなる埋め込み絶縁体層２」（【００１７】）との記載があり、上記［相違点２について］において検討したように、刊行物発明において、テトラエチルオルトシリケート酸化物を「層間絶縁膜」に採用することは当業者が適宜なし得たものであるから、刊行物発明において、「層間絶縁膜」と「埋め込み絶縁層２」を結果としてともにＳｉＯ2で構成することは当業者が適宜なし得たものである。そして、コンタクト用の開口を設ける方法として、酸化物反応性イオンエッチングを用いることは、例えば、特開平９−２２３８０２号公報には、「その後のコンタクト開孔時において、素子分離酸化膜７及び埋め込み酸化膜２を貫通してシリコン半導体基板１に到達するような孔を開口する必要がある」（【０００９】）、「ＳｉＯ2などの層間絶縁膜１１をＳＯＩ膜３及び素子分離酸化膜７の上に堆積する。そして、フォトレジストを層間絶縁膜１１の上に塗布し、これをパターニングしてマスク１２を形成する。このマスク１２にしたがって層間絶縁膜１１及び素子分離酸化膜７をＲＩＥ(Reactive Ion Etching)などによりエッチングして所定の領域に複数のコンタクト孔を形成する。これらのコンタクト孔は、それぞれ不純物拡散領域６、半導体基板１の主面及びソース／ドレイン領域１０に到達するように開口される（図６）。」（【００１０】）と記載されているように、周知技術にすぎないから、刊行物発明において、バイアス電圧印加用開口部を形成する方法として、酸化物反応性イオンエッチングを採用することは当業者が容易になし得たものである。
　
　したがって、本願の請求項１６に係る発明は、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、請求項１ないし１５，１７ないし２７に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。