【事件の表示】
　特願２０００−　３８７７７「半導体装置の製造方法」拒絶査定不服審判事件〔平成１３年　５月１８日出願公開、特開２００１−１３５５９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件出願は、平成１２年２月１６日（優先権主張平成１１年８月２６日）の特許出願であって、同１７年１１月１６日付けで拒絶の理由が通知され、その指定期間内の同１８年１月２３日に意見書とともに明細書について手続補正がされたが、同１８年５月２９日付けで拒絶をすべき旨の査定がされ、同１８年７月６日に本件審判の請求がされ、その後、同１８年８月４日に明細書について再度手続補正（以下「本件補正」という。）がされたものである。
　
第２　本件補正についての補正却下の決定
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　補正の内容
　本件補正は、特許請求の範囲について補正をするものであって、補正前の請求項１，２，４及び５項を削除するとともに補正前の請求項３を補正して補正後の請求項１とするものであり、両者の記載を補正箇所に下線を付して示すと以下のとおりである。
　
（１）補正前の請求項３
　半導体ウエハ上に、スクライブ領域で分けられた複数のチップ領域を形成するとともに、各チップ領域内の記憶領域にデータを書き込むためのパッドを、引き出し配線を介して前記スクライブ領域に形成する工程と、
　前記パッドを介して前記記憶領域にデータを書き込む工程と、
　データの書き込み後に、前記スクライブ領域に沿って前記半導体ウエハを切断し、各チップ領域を半導体チップに分離する工程と、
　を含み、
　前記スクライブ領域内の前記引き出し配線を、前記半導体ウエハを半導体チップに分離する際に実際に切り落とされる切断領域内にて前記パッドに接続させるか、または前記切断領域内を通過して前記パッドに接続させることを特徴とする半導体装置の製造方法。
　
（２）補正後の請求項１
　半導体ウエハ上に、スクライブ領域で分けられた複数のチップ領域を形成するとともに、
引き出し配線を介して前記チップ領域内の記憶領域に接続され、かつ、前記
を前記
　前記パッド
から
　
前記
　を含み、
　前記スクライブ領域内の前記引き出し配線
が、
前記
に切
れ
　
２　補正の適否　　　
　本件補正は、実質的に、スクライブ領域内の引き出し配線について、択一的に記載されている「前記切断領域内を通過して前記パッドに接続させる」ことを削除し、「前記半導体ウエハを前記半導体チップに分離する際に切り落とされる切断領域内にて前記パッドに接続される」ことに限定するものであり、特許請求の範囲の減縮を目的とすることが明らかであるので、さらに、補正後の特許請求の範囲の請求項１に係る発明（以下「本件補正発明」という。）が特許出願の際に独立して特許を受けることができるものであるか否かについて検討する。
　
（１）本件補正発明
　本件補正発明は、本件補正により補正された明細書及び願書に添付した図面の記載からみて、上記１（２）に示す特許請求の範囲の請求項１に記載された事項により特定されるとおりの「半導体装置の製造方法」であると認める。
　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された本件出願の優先権主張日前に日本国内において頒布された刊行物である特表昭５８−５０１１０１号公報（以下「引用例１」という。）、及び特開平１０−２５６３２４号公報（以下「引用例２」という。）の記載内容は以下のとおりである。
　
ア　引用例１
　引用例１には「メモリに対するアクセスを抑止する装置及び方法」に関して、図面とともに以下の事項が記載されている。
（ア）第２頁右上欄第４〜７行
「本発明は、一般的には半導体メモリに関するものであり、更に具体的に云うとデジタル半導体メモリの少くとも一部分に対する直接的アドレスを抑止する（ｄｉｓａｂｌｅ）装置および方法に関する。」
　
（イ）第３頁左上欄第４行〜同頁右上欄第９行
「集積回路の製造にあたつては、通常は円形をしているシリコンウエーハ上に集積回路を形成するのが通例である。第１図はその上に形成されアレー（ａｒｒａｙ）に配置されている複数の集積回路を有するウエーハ１０を示す。簡単にするためにアレーの一部のみを図示してある。２個のそのような集積回路がチツプ１３および１４として図示されている。チツプを分離するのは、先づ集積回路アレーを列（ｃｏｌｕｍｎ）と行（ｒｏｗ）に区分する複数のスクライブ線を引くことによつて行われる。複数のスクライブ線１１は列の境界を定め、一方複数のスクライブ線１２は行の境界を定める。スクライブ線に沿つてウエーハを分割することによつて集積回路は互に別々に分離される。
　第２図は、２個の隣接している集積回路チツプ１３および１４を示す。集積回路チツプの周辺部の周りに接触パツドを設けるのが通例である。これらの接触パツドはチツプ上の回路との接触を行うために用いられる。しかし本発明においては、チツプ上の回路の少くとも一部分に対する直接的アクセスを抑止することが所望されている。第２図は、ひとたびチツプがウエーハから分離された場合には、チツプの一部分に対するアクセスを排除するのに用いられる本発明の第１実施例を示す。チツプはウエーハ上にあるが、回路へのアクセスはウエーハのプローブテストの期間中に接触パツドを用いることによつて容易に行うことができる。この時に所望のコード又は情報をチツプ上に含まれるプログラム可能な固定メモリ（ＰＲＯＭ）に入れることができる。ひとたびウエーハがスクライブ線に沿つて割られると、ＰＲＯＭのその部分に対するこの容易なアクセスは除去される。」
　
（ウ）第３頁右上欄第１０行〜同頁左下欄第２行
「第２図において集積回路１３は互に隣接する接触パツド２４，２５および２６を有するものとして示されている。しかし、これらの接触パツドは、隣接する集積回路チツプ１４上のメモリ回路と接触するように使用される。線２７は接触パツド２４に接続され、線２８は接触パツド２５に接続され、線２９は接触パツド２６に接続されている。線２７，２８および２９は、チツプ１４上の回路に接続されており、チツプ１３上の回路には接続されていない。チツプ１４は互に隣接する接触パツド１６，１７および１８を有するものとして示されている。線１９はパツド１６に接続され、線２０はパツド１７に接続され、線２１はパツド１８に接続されている。線１９，２０および２１は集積回路チツプ１３上の内部回路にのみ接続されている点に注目すべきである。チツプ１３および１４を含むウエーハがスクライブ線１２に沿つて分割されると、これらの相互接続線は切断され、それによりメモリの符号化された部分へのアクセスは抑止される。」
　
　引用例１記載の事項を技術常識を考慮に入れながら本件補正発明に照らして整理すると、引用例１には、次の発明（以下「引用例１記載の発明」という。）が記載されていると認められる。
「シリコンウエーハ上に、スクライブ線で分けられた複数のチップ領域を形成するとともに、線を介して前記チップ領域内のプログラム可能な固定メモリ（ＰＲＯＭ）に接続され、かつ、前記固定メモリに所望のコード又は情報を書き込むための接触パッドを形成する工程と、
　前記接触パッドから前記固定メモリに前記コード又は情報を書き込む工程と、
　前記コード又は情報の書き込み後に、前記スクライブ線に沿って前記シリコンウエーハを切断し、各チップ領域を半導体チップに分離する工程と、
　を含む半導体装置の製造方法。」
　
イ　引用例２
　引用例２には「半導体ウェーハ、半導体装置の製造方法及びＩＣカード」に関して、図面とともに以下の事項が記載されている。
（ア）段落【０００１】
「【発明の属する技術分野】本発明は、ＲＯＭ(Read Only Memory)を有する半導体装置に係り、とくにＲＯＭテストを行うときに用いられるテスト端子（以下、テスト用パッドという）に関するものである。」
　
（イ）段落【０００９】〜【００１１】
「【発明の実施の形態】以下、図面を参照しながら発明の実施の形態を説明する。本発明は、スクライブラインに形成され、チップ形成領域のテスト制御回路に接続された拡散領域に接続されたテスト用パッドを介して前記ＲＯＭの内部回路のテストが行われる高度の機密性を有する半導体ウェーハを特徴とする。そして、テスト用パッドは、スクライブラインに沿って切断されるときに破壊されるように配置されている。まず、図１乃至図５を参照して第１の実施例を説明する。図１は、半導体ウェーハの平面図、図２は、図１に示されたＡ領域の拡大平面図である。図１に示すように、シリコン半導体などのウェーハ１の主面には、複数のチップ形成領域（以下、製品領域という）２が繰り返し形成されている。この領域間にはスクライブライン（スクライブ領域）３が形成されており、ウェーハ１は、ウェーハ表面のスクライブラインに沿ってダイヤモンド刃のカッターやレーザビームで切断され、１つ１つのチップに分離される。
　次に、この製品領域２とその間のスクライブライン３の詳細を図２を参照して説明する。半導体ウェーハ１には、最終的にチップに分離される製品領域２が繰り返し複数配置されている。製品領域２間にはスクライブ領域３が形成されている。製品領域２（チップ）にはＲＯＭなどの集積回路からなる内部回路が形成されている。また、製品領域２には外部回路と電気的に接続するためのアルミニウムなどからなる入出力用パッド（端子）４１、４２、４３・・・が複数形成されている。入出力用パッド４１、４２、４３・・・は、内部回路と電気的に接続されており、例えば、製品領域２の周辺部に配置されている。入出力パッドとともにテスト用パッド５も必要である。本発明は、テスト用パッド５の半導体ウェーハにおける配置に特徴がある。すなわち、ＩＣテストに必要なテスト用パッド５は、製品領域２に隣接するスクライブ領域（スクライブライン）３上に形成されている。この実施例におけるパッドは、インプット、アウトプット共通の端子である。ＲＯＭテストを開始するコードを入力すると、テスト制御回路（図３に示す９）がテスト開始コードを認識して、ＲＯＭ（図３に示す１０）の中味の払い出しを開始する。ＲＯＭテストの終了は、テストコードで約束された条件が成立した時、テスト用パッド（ＲＯＭ端子）５に前記制御回路から出力されるＲＯＭテスト終了コードを計測系が認識して判定とテスト終了をする。
　本発明では、このテスト用パッド５を介してダイソーテストや製品テストとをウェーハ１の状態のときに行っている。そして、半導体ウェーハ１をスクライブライン３に沿って切断してチップを分離したときには、テスト用パッドは消失しているので、製品化し、市場に出た半導体装置は、ＲＯＭの中味を知られることがない。特に電子決済用の半導体装置では、ＲＯＭの中味を解読されて悪用される危険性がなくなる。図２の製品領域（チップ形成領域）２には、それぞれ４個のパッドが形成され、その内の１つがテスト用であるが、通常、チップには６０〜１００個程度のパッドを形成し、その内テスト用には、１〜数個を用いる。図３は、図２に記載された半導体ウェーハ１に形成されたテスト用パッド（ＲＯＭテスト端子）５の詳細を模式的に示す拡大したブロック平面図である。製品領域２にはＲＯＭ１０及びＲＯＭテストを制御するテスト制御回路９が形成され、両者は、拡散、ポリシリコンなどからなる信号ライン１２により接続されている。スクライブ領域３にはテスト用パッド５が形成されている。製品領域２とスクライブ領域３の両領域にまたがるように半導体ウェーハ１の表面領域に拡散領域７が形成されている。拡散領域７は、例えば、ＡｓやＰなどの不純物イオンを注入して形成され、テスト制御回路９とテスト用パッド５をとを接続する信号ラインに使用される。拡散領域７とテスト用パッド５とは、絶縁膜（図示しない）のコンタクト孔６を介して接続されている。」
　
（ウ）段落【００１３】〜【００１４】　
「図４は、図３のＡ−Ａ′線に沿う部分の概略断面図である。半導体ウェーハ１は、例えば、ｎ型シリコン半導体から構成されている。半導体ウェーハ１の表面領域には、製品領域とスクライブ領域にまたがって形成された、例えば、ｎ型の拡散領域７が形成されている。また、この表面領域の製品領域には、テスト制御回路を形成するＭＯＳトランジスタＴｒのｎ型ソース／ドレイン領域１６が形成されている。ソース／ドレイン領域１６間の半導体ウェーハ１上にゲート酸化膜１７を介してポリシリコンなどからなるゲート電極１８が形成されている。半導体ウェーハ１の表面は、ゲート電極１８を含めてＳｉＯ2 などの絶縁膜１３によって被覆されている。そして、スクライブ領域の絶縁膜１３にスクライブライン３が形成されている。絶縁膜厚がスクライブ領域は薄くなっている。スクライブ領域の絶縁膜１３にはコンタクト孔６が形成されており、このコンタクト孔６を介してアルミニウムからなるパッド５と拡散領域７とが接続されている。おなじく製品領域においても、拡散領域を露出させるコンタクト孔がそれぞれ絶縁膜１３に形成されている。そして、ゲート電極１８を延在させたポリシリコン配線１９がこのコンタクト孔を介してトランジスタＴｒのゲート電極１８と拡散領域７とを電気的に接続している。図示はしないが、製品領域の拡散領域７には接地抵抗８が形成されている。
　図３及び図４に示すように、テスト用パッド５は、スクライブライン３の幅方向の略中央に配置されている。また、テスト用パッド５の１辺の長さは、略スクライブライン３の幅の半分以下である。この実施例では、スクライブライン３の幅は、８０μｍ程度であり、テスト用パッド５の１辺は、ほぼ４０μｍである。コンタクト孔径は、４〜６μｍ程度である。このような構造の半導体ウェーハ１をスクライブライン３に沿って切断すると、テスト用パッド５は、半導体チップから確実に取り除かれてしまう。したがって、製品化された半導体集積回路装置に記録された情報を他人が盗むことは不可能である。また、この拡散領域は、半導体ウェーハ表面からイオン注入法による埋め込み層にしても良い。この場合は、テスト用パッド及び金属配線との接続部分には半導体ウェーハ表面に露出するコンタクト領域をコンタクト孔に接して形成する。コンタクト領域とトランジスタのソース／ドレイン領域とは同じ工程で形成することができる。例えば、ＰやＡｓイオンを注入して拡散する方法を用いてｎ型拡散領域を形成する。信号ラインもイオン注入法で形成することができる。トランジスタは、ｐチャネルＭＯＳトランジスタを用いても良い。」
　
（エ）【図３】及び【図４】
　拡散領域７とテスト用パッド５とは、当該テスト用パッド５の中央部に対応して設けられたコンタクト孔６を介して接続されていること。
　
　上記引用例２記載の事項を整理すると、引用例２には、次の事項が記載されていると認められる。
「半導体装置の製造方法において、
　信号ラインに使用される拡散領域７を介して製品領域２内と接続されるテスト用パッド５をスクライブ領域３に形成し、
　スクライブ領域３に沿って半導体ウエハを切断することによりテスト用パッド５を半導体チップから確実に取り除き、
　スクライブ領域内の前記拡散領域７は、テスト用パッド５の中央部に対応して設けられたコンタクト孔６を介して当該パッド５に接続されていること。」
　
（３）対比
　本件補正発明と引用例１記載の発明とを対比すると、引用例１記載の発明の「シリコンウエーハ」は本件補正発明の「半導体ウエハ」に相当し、以下同様に「線」は「引き出し配線」に、「プログラム可能な固定メモリ（ＰＲＯＭ）」は「記憶領域」に、「所望のコード又は情報」は「データ」に、「接触パッド」は「パッド」にそれぞれ相当する。
　また、引用例１記載の発明の「スクライブ線で分けられた複数のチップ領域」及び「スクライブ線に沿って前記シリコンウエーハを切断し」は、それぞれ「スクライブ領域で分けられた複数のチップ領域」及び「スクライブ領域に沿って前記半導体ウエハを切断し」ということができる。
　したがって、本件補正発明と引用例１記載の発明との一致点及び相違点は、次のとおりと認められる。
［一致点］
「半導体ウエハ上に、スクライブ領域で分けられた複数のチップ領域を形成するとともに、引き出し配線を介して前記チップ領域内の記憶領域に接続され、かつ、前記記憶領域にデータを書き込むためのパッドを形成する工程と、
　前記パッドから前記記憶領域にデータを書き込む工程と、
　前記データの書き込み後に、前記スクライブ領域に沿って前記半導体ウエハを切断し、各チップ領域を半導体チップに分離する工程と、
　を含む半導体装置の製造方法。」である点。
［相違点］
　本件補正発明では、パッドをスクライブ領域に形成し、前記スクライブ領域内の引き出し配線が、半導体ウエハを半導体チップに分離する際に切り落とされる切断領域内にて前記パッドに接続されているのに対して、引用例１記載の発明では、そのようになっていない点。
　
（４）相違点についての検討
　引用例２には、上記（２）イで認定したように、
「半導体装置の製造方法において、
　信号ラインに使用される拡散領域７を介して製品領域２内と接続されるテスト用パッド５をスクライブ領域３形成し、
　スクライブ領域３に沿って半導体ウエハを切断することによりテスト用パッド５を半導体チップから確実に取り除き、
　スクライブ領域内の前記拡散領域７は、テスト用パッド５の中央部に対応して設けられたコンタクト孔６を介して当該パッド５に接続されていること。」
という事項が記載されている。
　引用例２記載の事項における「信号ラインに使用される拡散領域７」は、本件補正発明の「引き出し配線」に相当することが明らかである。
　また、引用例２記載の事項では、スクライブ領域３に沿って半導体ウエハを切断することにより、テスト用パッド５が半導体チップから確実に取り除かれることからみて、テスト用パッド５の中央部に対応して設けられたコンタクト孔６を介して当該パッド５に接続されているスクライブ領域内の引き出し配線に相当する拡散領域７は、本件補正発明と同様に、半導体ウエハを半導体チップに分離する際に切り落とされる切断領域内にてテスト用パッド５に接続されているということができる。
　そして、引用例２記載の事項及び引用例１記載の発明は、いずれも半導体装置におけるパッドを介してのアクセスを抑止する技術として共通するものであることからみて、引用例２記載の事項を引用例１記載の発明に適用して本件補正発明のように構成することに格別の困難性は見当たらない。　　
　
　また、本件補正発明によってもたらされる効果も引用例１記載の発明及び引用例２記載の事項から当業者であれば予測できる範囲内のものであって、格別顕著なものとはいえない。
　
　したがって、本件補正発明は、引用例１記載の発明及び引用例２記載の事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
３　むすび
　以上のとおり、本件補正は、平成１８年法律第５５号による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合しないものであるから、上記改正前の特許法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。       
　
第３　本願発明について
１　本願発明
　本件補正は、上記のとおり却下されたので、本件出願の請求項に係る発明は、平成１８年１月２３日付け手続補正書により補正された明細書及び願書に添付した図面の記載からみて、その特許請求の範囲の請求項１ないし請求項５に記載された事項により特定されるとおりのものであると認められるところ、請求項３に係る発明（以下「本願発明」という。）は、上記第２の１（１）に示す特許請求の範囲の請求項３に記載されたとおりの「半導体装置の製造方法」である。
　
２　引用例
　これに対して、原査定の拒絶の理由に引用された刊行物及びその記載内容は、上記第２の２（２）に示したとおりである。
　
３　対比・検討
　本願発明は、 実質的に、上記第２の２で検討した本件補正発明のスクライブ領域内の引き出し配線について「前記切断領域内を通過して前記パッドに接続させる」ことを択一的に付加したものである。
　そうすると、本願発明の択一的に記載されたものの一方は、実質的に本件補正発明と同一であり、本願発明も本件補正発明についてと同じ理由により当業者が容易に発明をすることができたものである。
　
４　むすび
　以上のとおりであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本件出願のその余の請求項に係る発明について検討するまでもなく、本件出願は拒絶されるべきものである。
　よって、結論のとおり審決する。