(57)【要約】  本開示の一実施の形態の光電変換素子は、第１主面および第２主面を有する半導体層内に、空乏領域が半導体層への電圧印加によって形成される光電変換領域を備えている。空乏領域は、第１主面側から入射する光を光電子に変換するものである。この光電変換素子は、さらに、空乏領域の形成される領域にアイソエレクトロニックトラップ領域を備えている。
2017169122.tif 000002
【特許請求の範囲】
【請求項１】
第１主面および第２主面を有する半導体層内に、前記第１主面側から入射する光を光電子に変換する空乏領域が前記半導体層への電圧印加によって形成される光電変換領域を備え、さらに、前記空乏領域の形成される領域にアイソエレクトロニックトラップ領域を備えた
光電変換素子。
【請求項２】
前記半導体層は、シリコン、ゲルマニウム、または、これらの混晶で形成されている
請求項１に記載の光電変換素子。
【請求項３】
前記アイソエレクトロニックトラップ領域は、ＡｌおよびＮを不純物として含んでいる
請求項２に記載の光電変換素子。
【請求項４】
前記光電変換領域は、前記半導体層の積層方向にＰＮ構造もしくはＰＩＮ構造が形成されたフォトダイオードである
請求項１に記載の光電変換素子。
【請求項５】
前記フォトダイオードは、前記第１主面にカソード領域を有する
請求項４に記載の光電変換素子。
【請求項６】
前記フォトダイオードは、前記第２主面にカソード領域を有する
請求項４に記載の光電変換素子。
【請求項７】
前記アイソエレクトロニックトラップ領域は、前記第２主面に形成された前記カソード領域の近傍に形成されている
請求項６に記載の光電変換素子。
【請求項８】
前記アイソエレクトロニックトラップ領域は、前記第１主面に形成されている
請求項６に記載の光電変換素子。
【請求項９】
前記第１主面内に所定の間隙を介して形成され、前記半導体層と同一の導電型で相対的に高不純物濃度の一対の第１不純物領域と、
前記第１主面内に一対の前記第１不純物領域を挟んで形成され、前記半導体層とは異なる導電型の一対の第２不純物領域と
をさらに備え、
前記アイソエレクトロニックトラップ領域は、少なくとも一対の前記第１不純物領域の間隙に形成されている
請求項１に記載の光電変換素子。
【請求項１０】
１または複数の光電変換素子と、
１または複数の前記光電変換素子を駆動する駆動部と
を備え、
１または複数の前記光電変換素子は、
第１主面および第２主面を有する半導体層内に、前記第１主面側から入射する光を光電子に変換する空乏領域が前記半導体層への電圧印加によって形成される光電変換領域を備え、さらに、前記空乏領域の形成される領域にアイソエレクトロニックトラップ領域を備えた
光電変換装置。
【請求項１１】
当該光電変換装置は、複数の前記光電変換素子を備え、
複数の前記光電変換素子は、前記半導体層を互いに共有しており、かつ、共有する前記半導体層の前記第１主面内において２次元配置されている
請求項１０に記載の光電変換装置。
【請求項１２】
前記第１主面側に、少なくとも赤色カラーフィルタを含む複数色のカラーフィルタアレイを備え、
各前記アイソエレクトロニックトラップ領域は、少なくとも前記赤色カラーフィルタと対向する位置に形成されている
請求項１１に記載の光電変換装置。
【請求項１３】
前記カラーフィルタアレイは、前記赤色カラーフィルタの他に、少なくとも青色カラーフィルタを有し、
各前記アイソエレクトロニックトラップ領域は、少なくとも前記青色カラーフィルタと対向する位置を避けて形成されている
請求項１２に記載の光電変換装置。
【請求項１４】
各前記アイソエレクトロニックトラップ領域は、少なくとも白色光、赤外光もしくは近赤外光が入射する位置に形成されている
請求項１１に記載の光電変換装置。
【請求項１５】
１または複数の前記光電変換素子は、
前記第１主面内に所定の間隙を介して形成され、前記半導体層と同一の導電型で相対的に高不純物濃度の一対の第１不純物領域と、
前記第１主面内に一対の前記第１不純物領域を挟んで形成され、前記半導体層とは異なる導電型の一対の第２不純物領域と
をさらに有し、
前記アイソエレクトロニックトラップ領域は、少なくとも一対の前記第１不純物領域の間隙に形成されており、
前記駆動部は、一対の前記第１不純物領域に対して、互いに逆位相のパルス状の電圧を印加する
請求項１０に記載の光電変換装置。
【請求項１６】
赤外光もしくは近赤外光を発する光源と、
１または複数の前記光電変換素子から得られた電圧と、前記光源を駆動する駆動電圧とに基づいて、被検体までの距離を導出する距離導出部と
をさらに備えた、
請求項１５に記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光電変換素子および光電変換装置に関する。
【背景技術】
【０００２】
半導体を用いた光検出素子（フォトダイオード、イメージセンサ等）は、照度センサ、デジタルカメラ、ビデオカメラ、監視用カメラ、複写機、ファクシミリなど多くの機器に搭載されている。このような光検出素子は、Ｐ型の半導体とＮ型の半導体を用いたＰＮ接合構造、またはＰ型とＮ型の間に不純物濃度の低いＩ層を挟んだＰＩＮ構造を持っている。このＰＮ接合、もしくはＰＩＮ構造に逆方向バイアスを印加し、これによりできた空乏層に光が当たると、光電変換により光電子が発生し、光電子の発生によって増大するドリフト電流を検出することで、光を検出することが可能である。更にこのようなフォトダイオードをアレイ状に並べ、周辺回路も含めてＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスで製造される、いわゆるＣＭＯＳ型固体撮像素子も多く用いられて
いる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−２８４５７号公報
【発明の概要】
【０００４】
このような光検出素子では、コストの面からＳｉもしくはＧｅが使われることが多い。しかしながら、ＳｉやＧｅは間接遷移型の半導体であり、特に近赤外領域になると感度が急激に落ちるという欠点があった。このような素子で赤外領域の感度を上げるための方策として、例えば、半導体層を厚くすることが考えられる。しかしながら、このようにした場合には、深い位置に不純物を注入する必要があったり、エピタキシャル成長を複数回用いて製造したりする必要がある。そのため、新たな設備投資が必要であったり、製造時間が増加したりするなど、製造コスト上の問題があった。低コストで感度を上げることの可能な光電変換素子および光電変換装置を提供することが望ましい。
【０００５】
本開示の一実施の形態の光電変換素子は、第１主面および第２主面を有する半導体層内に、第１主面側から入射する光を光電子に変換する空乏領域が半導体層への電圧印加によって形成される光電変換領域を備えている。この光電変換素子は、さらに、空乏領域の形成される領域にアイソエレクトロニックトラップ領域を備えている。
【０００６】
本開示の一実施の形態の光電変換装置は、１または複数の光電変換素子と、１または複数の光電変換素子を駆動する駆動部とを備えている。この光電変換装置に設けられた１または複数の光電変換素子は、上記の光電変換素子と同一の構成要素を有している。
【０００７】
本開示の一実施の形態の光電変換素子および光電変換装置では、空乏領域の形成される領域にアイソエレクトロニックトラップ領域が設けられている。これにより、電子がアイソエレクトロニックトラップ領域で補捉され、電子の存在位置がおおよそ確定されるので、ハイゼンベルグの不確定性原理により、ｋ空間が広がる。その結果、直接遷移的な生成が行われるので、光電変換効率が向上する。
【０００８】
本開示の一実施の形態の光電変換素子および光電変換装置によれば、空乏領域の形成される領域にアイソエレクトロニックトラップ領域を設けるようにしたので、光電変換効率を向上させることができる。従って、半導体層を厚くする必要がないので、低コストで感度を上げることができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【０００９】
【図１】本開示の第１の実施の形態に係る光電変換素子の断面構成の一例を表す図である。
【図２】ＩＥＴ（アイソエレクトロニックトラップ）について説明するための図である。
【図３】ＩＥＴによる光電流増加率の波長依存性の実験結果を表す図である。
【図４】図１の光電変換素子の断面構成の一変形例を表す図である。
【図５】本開示の第２の実施の形態に係る撮像装置の概略構成の一例を表す図である。
【図６】図５の画素の回路構成の一例を表す図である。
【図７】図５の画素の面内レイアウトの一例を表す図である。
【図８】図５の画素の断面構成の一例を表す図である。
【図９Ａ】図８の画素の製造手順の一例を表す図である。
【図９Ｂ】図９Ａに続く製造手順の一例を表す図である。
【図９Ｃ】図９Ｂに続く製造手順の一例を表す図である。
【図９Ｄ】図９Ｃに続く製造手順の一例を表す図である。
【図９Ｅ】図９Ｄに続く製造手順の一例を表す図である。
【図１０】図５の画素の断面構成の一例を表す図である。
【図１１】図５の画素の断面構成の一例を表す図である。
【図１２】ＩＥＴ領域の配置の一例を表す図である。
【図１３】ＩＥＴ領域の配置の一例を表す図である。
【図１４】カラーフィルタアレイの一例を表す図である。
【図１５】本開示の第３の実施の形態に係る光電変換素子の断面構成の一例を表す図である。
【図１６】本開示の第４の実施の形態に係る撮像システムの概略構成の一例を表す図である。
【図１７】本開示の第５の実施の形態に係る距離測定装置の概略構成の一例を表す図である。
【図１８】車両制御システムの概略的な構成の一例を示すブロック図である。
【図１９】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１０】
以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（光電変換素子）
光電変換領域がフォトダイオードで構成されている例
２．第２の実施の形態（撮像装置）
光電変換領域がフォトダイオードで構成されている例
３．第３の実施の形態（光電変換素子）
光電変換領域がＣＡＰＤ（Current Assisted Photonic Demodulator）で構成されている例
４．第４の実施の形態（撮像システム）
第２の実施の形態の撮像装置を撮像システムに適用した例
５．第５の実施の形態（距離測定装置）
第１および第３の実施の形態の光電変換素子を距離測定装置に適用した例
６．移動体への応用例
【００１１】
＜１．第１の実施の形態＞
[構成]
図１は、本開示の第１の実施の形態に係る光電変換素子１の断面構成の一例を表したものである。光電変換素子１は、半導体層１０内に、半導体層１０への電圧印加によって空乏領域１０Ｃが形成される光電変換領域１０Ｄを備えている。空乏領域１０Ｃは、キャリアである電子や正孔がほとんど存在しない領域であり、受光面１０Ａ(第１主面)側から入射する光を光電子に変換する。光電変換領域１０Ｄは、光電変換領域１０Ｄへの電圧印加によって空乏領域１０Ｃを発生させ、発生した空乏領域１０Ｃに光が入射したときに空乏領域１０Ｃで発生した光電子を光電流に変換するものである。光電変換素子１は、さらに、空乏領域１０Ｃの形成される領域にＩＥＴ領域１２Ｃを備えている。
【００１２】
光電変換素子１は、受光面１０Ａおよび底面１０Ｂ(第２主面)を有する半導体層１０を備えている。受光面１０Ａは、例えば、配線など含む層間絶縁膜で覆われている。半導体層１０は、底面１０Ｂを構成する基板１１と、受光面１０Ａを構成するエピタキシャル成長層１２とを有している。基板１１は、製造過程において、エピタキシャル成長層１２を、エピタキシャル結晶成長法により形成する際の成長基板である。エピタキシャル成長層１２は、基板１１を成長基板としてエピタキシャル結晶成長法により形成されたものである。基板１１およびエピタキシャル成長層１２は、例えば、間接遷移型半導体によって形成されており、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、または、これらの混晶で形成されている。なお、基板１１は、製造過程における研磨によって除去されている場合もある。
【００１３】
以下では、基板１１およびエピタキシャル成長層１２が、Ｐ型半導体により構成されているものとして、エピタキシャル成長層１２内に形成されている各構成要素について説明する。
【００１４】
エピタキシャル成長層１２は、受光面１０ＡにＮ領域１２Ｂを有しており、エピタキシャル成長層１２内のＰ領域１２Ａと接している。ここで、Ｐ領域１２Ａは、Ｐ型半導体によって構成されており、例えば、基板１１のＰ型不純物濃度よりも低濃度（例えば１×１０16ｃｍ-3〜１×１０18ｃｍ-3）のＰ型不純物濃度となっている。Ｎ領域１２Ｂは、Ｎ型半導体によって構成されている。Ｎ領域１２Ｂは、例えば、エピタキシャル成長層１２に対して、ヒ素（Ａｓ）を５ｋｅＶ〜１００ｋｅＶ、１×１０14ｃｍ-3〜５×１０15ｃｍ-3程度、イオン注入することによって形成されている。基板１１、Ｐ領域１２ＡおよびＮ領域１２Ｂによって、半導体層１０の積層方向にＰＮ構造を有する光電変換領域１０Ｄが形成されている。従って、光電変換領域１０Ｄは、ＰＮ型のフォトダイオードを構成している。このとき、基板１１またはＰ領域１２Ａがアノード領域であり、Ｎ領域１２Ｂがカソード領域である。
【００１５】
エピタキシャル成長層１２は、受光面１０ＡのうちＮ領域１２Ｂ以外の領域に素子分離領域１２Ｄを有している。素子分離領域１２Ｄは、例えば、酸化シリコンなどからなるＳＴＩ（Shallow Trench Isolation）によって構成されている。光電変換素子１は、基板１１と電気的に接続されたアノード電極１３を備えており、さらに、Ｎ領域１２Ｂと電気的に接続されたカソード電極１４を備えている。アノード電極１３およびカソード電極１４は、外部から光電変換領域１０Ｄに対して逆バイアス電圧を印加するための端子である。
【００１６】
エピタキシャル成長層１２は、さらに、空乏領域１０Ｃの形成される領域、具体的には、光電変換領域１０ＤのＰＮ接合領域を含む領域に、ＩＥＴ（アイソエレクトロニックトラップ）領域１２Ｃを有している。ＩＥＴ領域１２Ｃは、アルミニウム（Ａｌ）および窒素（Ｎ）を不純物として含んでいる。ＩＥＴ領域１２Ｃは、例えば、エピタキシャル成長層１２に対して、アルミニウム（Ａｌ）および窒素（Ｎ）を５ｋｅＶ〜５０ｋｅＶ、１×１０16ｃｍ-3〜１×１０19ｃｍ-3程度、イオン注入したのち、４５０℃の温度で２０時間から２００時間程度にわたってアニールすることによって形成されている。この長時間のアニールによって、Ａｌ−Ｎペアが局在準位を形成する。
【００１７】
[作用・効果]
次に、光電変換素子１の作用・効果について説明する。図２は、Ｓｉを例として、間接遷移型半導体にＩＥＴを形成した場合の波数空間でのエネルギー準位を示したものである。ＳｉでのＩＥＴの形成については、以下の非特許文献１、２に詳細が記されている。
非特許文献１：R.A. Modavis and D.G. Hall, "Aluminum-nitrogen isoelectronic trap in silicon", J. Appl. Phys. 67, p.545 (1990)
非特許文献２：T. Mori et al., "Band-to-Band Tunneling Current Enhancement Utilizing Isoelectronic Trap and its Application to TFETs", VLSI Tech. Dig. 2014, p.86, (2014)
【００１８】
非特許文献２によると、フォトルミネッセンスの結果から、このＩＥＴのエネルギー準位は１０Ｋで１．１２６ｅＶと１．１２２ｅＶであり、伝導帯のすぐ下に位置することが分かる。このとき、ＩＥＴは局在して存在しているため、図２に示すように波数空間中に広がって存在することができる。通常、間接遷移型半導体において伝導帯の電子が正孔と再結合するには、運動量保存則によりフォノンの介在が必要となる。しかしながら、ＩＥＴが存在する場合には、ＩＥＴが波数空間中に広がって存在するので、運動量保存則が緩和され、Ｘ点の電子がＩＥＴ準位に捕獲された後、フォノンの介在を必要とせずにΓ点に遷移することができる。また、電子と正孔が生成する場合は上記とは逆の遷移が起こり、同様にフォノンの介在を必要としない。
【００１９】
ＩＥＴ領域１２Ｃが、空乏領域１０Ｃの形成される領域、具体的には、光電変換領域１０ＤのＰＮ接合領域を含む領域に形成されており、かつ、光電変換領域１０Ｄに逆バイアス電圧が印加されているとする。このとき、光電変換素子１の受光面１０Ａに対して光を照射し光電変換をさせたときに、光電変換効率（感度）が大きく増加する。図３は、ＩＥＴによる光電流増加率の波長依存性の実験結果を表したものである。
【００２０】
まず、Ｐ型不純物濃度が５×１０16ｃｍ-3程度であるＰ型Ｓｉ基板にＡｓを注入し、表面にＮ＋層を形成した。その後、１０００℃の短時間アニールを行いＰ型不純物を活性化させた後、ＡｌおよびＮの注入を行った。次に、４５０℃で２４時間のアニールを行い、ＰＮ接合付近にＡｌ−ＮからなるＩＥＴ領域１２Ｃを形成した。これに様々な波長のＬＥＤ光を照射し、ＩＥＴ領域１２Ｃを形成していないものに対してＩＥＴ領域１２Ｃを形成したサンプルの光電流増加率をまとめたものが図３に示されている。図３から、波長５２０ｎｍの可視光（緑）領域の光では、ＩＥＴ領域１２Ｃによる電流増加率は１．２倍程度であることがわかる。また、図３から、近赤外の領域である波長８５０ｎｍの光では約１．７倍、波長９５０ｎｍでは約２．４倍の光電流が得られた。これは特に近赤外の領域で感度が大きく向上したことを示している。このように、ＩＥＴ領域１２Ｃを光電変換領域１０Ｄに形成することで、Ｓｉ、Ｇｅなどの間接半導体の可視光から特に赤外領域にかけて感度を向上することが可能となる。
【００２１】
本実施の形態では、空乏領域１０Ｃの形成される領域にＩＥＴ領域１２Ｃが設けられている。これにより、アノード電極１３およびカソード電極１４から光電変換領域１０Ｄに対して逆バイアス電圧が印加され、空乏領域１０Ｃが形成されているときに、空乏領域１０Ｃへの光入射により空乏領域１０Ｃに光電子が生成すると、電子がＩＥＴ領域１２Ｃで補捉される。その結果、電子の存在位置がおおよそ確定されるので、ハイゼンベルグの不確定性原理により、ｋ空間が広がる。これにより、直接遷移的な生成が行われるので、光電変換効率を向上させることができる。従って、半導体層１０を厚くする必要がないので、低コストで感度を上げることができる。
【００２２】
本実施の形態では、基板１１およびエピタキシャル成長層１２が、Ｓｉ、Ｇｅ、または、これらの混晶で形成されている。さらに、ＩＥＴ領域１２ＣがＡｌおよびＮを不純物として含んでいる。これにより、図３の結果からも明らかなように、直接遷移的な生成が効果的に行われるので、光電変換効率を向上させることができる。従って、半導体層１０を厚くする必要がないので、低コストで感度を上げることができる。
【００２３】
本実施の形態では、光電変換領域１０Ｄが半導体層１０の積層方向にＰＮ構造が形成されたフォトダイオードとなっている。ここで、ＩＥＴ領域１２Ｃはイオン注入によって形成されるので、注入エネルギーを設定することで、積層面内方向に分布するＰＮ接合領域に対してＩＥＴ領域１２Ｃを形成することができる。従って、半導体層１０を厚くする必要がないので、低コストで感度を上げることができる。
【００２４】
本実施の形態において、半導体層１０は、例えば、図４に示したように、Ｐ領域１２ＡとＮ領域１２Ｂとの間に、１×１０16ｃｍ-3以下の不純物濃度のＩ領域１２Ｅを有していてもよい。この場合、Ｉ領域１２ＥがＰ領域１２ＡおよびＰ領域１２Ａの双方に接している。基板１１、Ｐ領域１２Ａ、Ｉ領域１２ＥおよびＮ領域１２Ｂによって、半導体層１０の積層方向にＰＩＮ構造を有する光電変換領域１０Ｄが形成されている。従って、この場合には、光電変換領域１０Ｄは、ＰＩＮフォトダイオードを構成している。このように、光電変換領域１０ＤがＰＩＮフォトダイオードを構成している場合であっても、直接遷移的な生成が効果的に行われるので、光電変換効率を向上させることができる。従って、半導体層１０を厚くする必要がないので、低コストで感度を上げることができる。また、このとき、光電変換領域１０Ｄが半導体層１０の積層方向にＰＩＮ構造が形成されたフォトダイオードとなっている。これにより、注入エネルギーを設定することで、積層面内方向に分布するＰＩＮ接合領域に対してＩＥＴ領域１２Ｃを形成することができる。従って、半導体層１０を厚くする必要がないので、低コストで感度を上げることができる。
【００２５】
本実施の形態において、基板１１およびエピタキシャル成長層１２は、Ｎ型半導体により構成されていてもよい。この場合には、上述したエピタキシャル成長層１２内の各構成要素の導電型が逆の導電型となる。このように、導電型が上記の説明とは逆になっている場合であっても、直接遷移的な生成が効果的に行われるので、光電変換効率を向上させることができる。従って、半導体層１０を厚くする必要がないので、低コストで感度を上げることができる。
【００２６】
＜２．第２の実施の形態＞
[構成]
図５は、本開示の第２の実施の形態に係る撮像装置２（光電変換装置）の概略構成の一例を表したものである。撮像装置２は、複数のフォトダイオードＰＤ（光電変換素子）と、１または複数のフォトダイオードＰＤ（光電変換素子）を駆動する駆動部とを備えている。複数のフォトダイオードＰＤは、半導体層１２２を互いに共有しており、かつ、共有する半導体層１２２の受光面１２２ａ（第１主面）内において２次元配置されている。
【００２７】
撮像装置２は、ＣＭＯＳ型の固体撮像素子である。撮像装置２は、複数の画素２２が行列状に配置された画素領域２１と、周辺回路とを備えている。撮像装置２は、周辺回路として、例えば、垂直駆動回路２３、カラム処理回路２４、水平駆動回路２５、出力回路２６および駆動制御回路２７を備えている。
【００２８】
垂直駆動回路２３は、例えば、複数の画素２２を行単位で順に選択する。カラム処理回路２４は、例えば、垂直駆動回路２３によって選択された行の各画素２２から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施す。カラム処理回路２４は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各画素２２の受光量に応じた画素データを保持する。水平駆動回路２５は、例えば、カラム処理回路２４に保持されている画素データを順次、出力回路２６に出力させる。出力回路２６は、例えば、入力された画素データを増幅して、外部の信号処理回路に出力するものである。駆動制御回路２７は、例えば、周辺回路内の各ブロック（垂直駆動回路２３、カラム処理回路２４、水平駆動回路２５および出力回路２６）の駆動を制御するものである。
【００２９】
図６は、画素２２の回路構成の一例を表したものである。画素２２は、例えば、フォトダイオードＰＤと、転送トランジスタＴＧと、読み出し回路２２ａとを有している。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生するものである。フォトダイオードＰＤは、上記第１の実施の形態における光電変換素子１に対応する。読み出し回路２２ａは、画素２２ごとに設けられていてもよいし、複数の画素２２で共有されていてもよい。読み出し回路２２ａは、例えば、フローティングディフュージョン部ＦＤと、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを含んで構成されている。フローティングディフュージョン部ＦＤは、フォトダイオードＰＤで発生した電荷を蓄積する。転送トランジスタＴＧ、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰは、ＣＭＯＳトランジスタである。
【００３０】
フォトダイオードＰＤのカソードが転送トランジスタＴＧのソースに接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンド）に接続されている。転送トランジスタＴＧのドレインがフローティングディフュージョン部ＦＤに接続され、転送トランジスタＴＧのゲートは垂直駆動回路２３に接続されている。リセットトランジスタＲＳＴのソースがフローティングディフュージョン部ＦＤに接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび選択トランジスタＳＥＬのドレインに接続されている。リセットトランジスタＲＳＴのゲートは垂直駆動回路２３に接続されている。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに接続されており、選択トランジスタＳＥＬのゲートが垂直駆動回路２３に接続されている。増幅トランジスタＡＭＰのソースがカラム処理回路２４に接続されており、増幅トランジスタＡＭＰのゲートがフローティングディフュージョン部ＦＤに接続されている。
【００３１】
転送トランジスタＴＧは、転送トランジスタＴＧがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョン部ＦＤに転送する。リセットトランジスタＲＳＴは、リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョン部ＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読み出し回路２２ａから画素信号を出力するタイミングを制御する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョン部ＦＤの電位を増幅して、その電位に応じた電圧をカラム処理回路２４に出力する。
【００３２】
図７は、画素２２の面内レイアウトの一例を表したものである。図８は、図７のＡ−Ｂ線での断面構成の一例を表したものである。画素２２の面内レイアウトは、図７に記載のレイアウトに限定されない。画素２２の断面構成についても、図８の断面構成に限定されない。
【００３３】
撮像装置２は、受光面１２２ａ（第１主面）および底面１２２ｂ(第２主面)を有する半導体層１２２を備えている。受光面１２２ａは、例えば、配線など含む層間絶縁膜で覆われている。半導体層１２２は、底面１２２ｂを構成する基板１２２Ａと、受光面１２２ａを構成するエピタキシャル成長層１２２Ｂとを有している。基板１２２Ａは、製造過程において、エピタキシャル成長層１２２Ｂを、エピタキシャル結晶成長法により形成する際の成長基板である。エピタキシャル成長層１２２Ｂは、基板１２２Ａを成長基板としてエピタキシャル結晶成長法により形成されたものである。基板１２２Ａおよびエピタキシャル成長層１２２Ｂは、例えば、間接遷移型半導体によって形成されており、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、または、これらの混晶で形成されている。なお、基板１２２Ａは、製造過程における研磨によって除去されている場合もある。
【００３４】
以下では、基板１２２Ａおよびエピタキシャル成長層１２２Ｂが、Ｐ型半導体により構成されているものとして、エピタキシャル成長層１２２Ｂ内に形成されている各構成要素について説明する。
【００３５】
エピタキシャル成長層１２２Ｂは、受光面１２２ａに複数のＰ領域１２２Ｅを有している。エピタキシャル成長層１２２Ｂは、各Ｐ領域１２２Ｅの直下に、Ｐ領域１２２Ｅに接するＮ領域１２２Ｃを１つずつ有している。ここで、Ｐ領域１２２Ｅは、Ｐ型半導体によって構成されており、例えば、エピタキシャル成長層１２２ＢのうちＰ領域１２２Ｅ以外の領域のＰ型不純物濃度（例えば１×１０16ｃｍ-3〜１×１０18ｃｍ-3）よりも高濃度（例えば１×１０18ｃｍ-3〜１×１０19ｃｍ-3）のＰ型不純物濃度となっている。Ｎ領域１２２Ｃは、Ｎ型半導体によって構成されている。Ｎ領域１２２Ｃは、例えば、エピタキシャル成長層１２２Ｂに対して、ヒ素（Ａｓ）を５ｋｅＶ〜１００ｋｅＶ、１×１０15ｃｍ-3〜５×１０18ｃｍ-3程度、イオン注入することによって形成されている。Ｐ領域１２２ＥおよびＮ領域１２２Ｃによって、半導体層１２２の積層方向にＰＮ構造を有する光電変換領域が形成されている。従って、光電変換領域は、ＰＮフォトダイオード（フォトダイオードＰＤ）を構成している。このとき、Ｐ領域１２２Ｅは、カソード領域として機能し、Ｎ領域１２２Ｃは、アノード領域として機能する。複数のフォトダイオードＰＤは、エピタキシャル成長層１２２Ｂを互いに共有しており、かつ、共有するエピタキシャル成長層１２２Ｂの受光面１２２ａにおいて２次元配置されている。
【００３６】
エピタキシャル成長層１２２Ｂは、受光面１２２ａのうち、各Ｐ領域１２２Ｅ以外の領域に素子分離領域１２２Ｆを有している。素子分離領域１２２Ｆは、互いに隣接するフォトダイオードＰＤ同士を電気的に分離する。素子分離領域１２２Ｆは、例えば、酸化シリコンなどによって構成されている。エピタキシャル成長層１２２Ｂは、空乏領域１２２Ｇの形成される領域、具体的には、光電変換領域（フォトダイオードＰＤ）のＰＮ接合領域を含む領域に、ＩＥＴ領域１２２Ｄを有している。空乏領域１２２Ｇは、キャリアである電子や正孔がほとんど存在しない領域であり、受光面１２２ａ側から入射する光を光電子に変換する。光電変換領域（フォトダイオードＰＤ）は、フォトダイオードＰＤへの電圧印加によって空乏領域１２２Ｇを発生させ、発生した空乏領域１２２Ｇに光が入射したときに空乏領域１２２Ｇで発生した光電子を光電流に変換するものである。
【００３７】
ＩＥＴ領域１２２Ｄは、アルミニウム（Ａｌ）および窒素（Ｎ）を不純物として含んでいる。ＩＥＴ領域１２２Ｄは、例えば、エピタキシャル成長層１２２Ｂに対して、アルミニウム（Ａｌ）および窒素（Ｎ）を５ｋｅＶ〜５０ｋｅＶ、１×１０16ｃｍ-3〜１×１０19ｃｍ-3程度、イオン注入したのち、４００℃〜５００℃の温度で２０時間から２００時間程度にわたってアニールすることによって形成されている。この長時間のアニールによって、Ａｌ−Ｎペアが局在準位を形成する。
【００３８】
図９Ａ〜図９Ｅに画素２２の作成方法を示す。まず、図９（Ａ）に示すように、Ｐ型Ｓｉで構成されたエピタキシャル成長層１２２Ｂに酸化シリコンなどからなる素子分離領域１２２Ｆを１００〜３００ｎｍ程度の深さで形成する。エピタキシャル成長層１２２ＢのＰ型不純物濃度は１×１０16ｃｍ-3〜１×１０18ｃｍ程度である。ここでは、Ｐ型のエピタキシャル成長層１２２Ｂを用いてフォトダイオードＰＤ間の分離を行っているが、薄いＰ型のエピタキシャル成長層１２２Ｂを用いて、フォトダイオードＰＤ間をＰ型の不純物注入で分離してもよい。また、Ｎ型のエピタキシャル成長層１２２Ｂを用いることも可能であり、この時もフォトダイオードＰＤ間はＰ型の不純物注入で分離を行う。
【００３９】
次に、熱酸化工程によって、エピタキシャル成長層１２２Ｂの表面に３〜１０ｎｍ程度の酸化膜を形成し、更にゲート電極となるポリシリコンを形成したのち、所望の形状となるようにリソグラフィー工程、エッチング工程を用いて転送トランジスタＴＧを形成する（図９（Ｂ））。続いて、フォトダイオードＰＤとなるＮ領域１２２Ｃ、Ｐ領域１２２Ｅを不純物注入によって形成を行う（図９（Ｂ））。Ｎ領域１２２Ｃにおいては、Ｎ型不純物濃度が１×１０16ｃｍ-3〜１×１０18ｃｍ程度であり、深さは１〜５μｍ程度である。Ｐ領域１２２Ｅにおいては、Ｐ型不純物濃度が１×１０16ｃｍ-3〜１×１０19ｃｍ程度であり、深さは３０ｎｍ〜２００ｎｍ程度である。次に、図９（Ｃ）に示すように、フローティングディフュージョン部ＦＤを形成する領域に、Ｎ型の不純物を、Ｎ型不純物濃度が１×１０19ｃｍ-3〜１×１０20ｃｍ程度になるように注入を行う。そして、１０００℃〜１１００℃程度で１秒〜１０秒程度の活性化アニールを行う。これにより、図９（Ｄ）に示すように、フローティングディフュージョン部ＦＤが形成される。その後、図９（Ｅ）に示すように、ＡｌとＮの注入を１×１０16ｃｍ-3〜１×１０19ｃｍ程度になるように行う。加速エネルギーは５ｋｅＶ〜５０ｋｅＶ程度である。その後、４００℃〜５００℃程度のアニールを２０時間〜２００時間程度行う。これにより、Ｐ領域１２２ＥとＮ領域１２２Ｃとの接合領域を含む領域にＩＥＴ領域１２２Ｄが形成される。以上のようにして、図８に示すような、所望の画素２２を作成することができ、特に赤外領域の光に対して高感度な撮像装置２を実現できる。
【００４０】
[効果]
本実施の形態では、空乏領域１２２Ｇの形成される領域にＩＥＴ領域１２２Ｄが設けられている。これにより、電子がＩＥＴ領域１２２Ｄで補捉され、電子の存在位置がおおよそ確定されるので、ハイゼンベルグの不確定性原理により、ｋ空間が広がる。その結果、直接遷移的な生成が行われるので、光電変換効率を向上させることができる。従って、半導体層１２２を厚くする必要がないので、低コストで感度を上げることができる。
【００４１】
本実施の形態では、基板１２２Ａおよびエピタキシャル成長層１２２Ｂが、Ｓｉ、Ｇｅ、または、これらの混晶で形成されている。さらに、ＩＥＴ領域１２２ＤがＡｌおよびＮを不純物として含んでいる。これにより、図３の結果からも明らかなように、直接遷移的な生成が効果的に行われるので、光電変換効率を向上させることができる。従って、半導体層１２２を厚くする必要がないので、低コストで感度を上げることができる。
【００４２】
本実施の形態では、フォトダイオードＰＤのＰＮ接合領域が半導体層１２２の積層方向に形成されている。ここで、ＩＥＴ領域１２２Ｄはイオン注入によって形成されるので、注入エネルギーを設定することで、積層面内方向に分布するＰＮ接合領域に対してＩＥＴ領域１２２Ｄを形成することができる。従って、半導体層１２２を厚くする必要がないので、低コストで感度を上げることができる。
【００４３】
本実施の形態において、光電変換素子１は、例えば、図１０に示したように、半導体層１２２のうちＮ領域１２２Ｃ側の面を受光面１２２ａ（第１主面）とし、さらに、半導体層１２２のうちＰ領域１２２Ｅ側の面を底面１２２ｂ(第２主面)にしてもよい。このとき、フォトダイオードＰＤは、底面１２２ｂ(第２主面)にＰ領域１２２Ｅ（カソード領域）を有している。さらに、ＩＥＴ領域１２２Ｄは、底面１２２ｂに形成されたＰ領域１２２Ｅ（カソード領域）の近傍に形成されている。このようにした場合であっても、半導体層１２２への電圧印加によって形成される空乏領域１２２Ｇの形成される領域にＩＥＴ領域１２２Ｄが設けられている。従って、低コストで感度を上げることができる。
【００４４】
図１０に示した撮像装置２において、例えば、図１１に示したように、ＩＥＴ領域１２２Ｄが、受光面１２２ａ（第１主面）に形成されていてもよい。このとき、ＩＥＴ領域１２２Ｄは、半導体層１２２への電圧印加によって形成される空乏領域１２２Ｇの形成位置にも形成されている。従って、低コストで感度を上げることができる。
【００４５】
図１２，図１３は、ＩＥＴ領域１２２Ｄの配置の一例を表したものである。撮像装置２は、画素領域２１と対向する位置に、画素２２ごとに所定の色のカラーフィルタが割り当てられたカラーフィルタアレイを備えていてもよい。カラーフィルタアレイは、例えば、ＲＧＢ配列からなるベイヤ配列となっている。このとき、カラーフィルタアレイでは、例えば、赤色カラーフィルタ、緑色カラーフィルタおよび青色カラーフィルタがベイヤ配列となっている。カラーフィルタアレイは、例えば、ＲＧＢＷ配列となっていてもよい。このとき、カラーフィルタアレイでは、例えば、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタおよび白色カラーフィルタがベイヤ配列となっている。また、カラーフィルタアレイは、例えば、ＲＧＢＩＲ配列からなるベイヤ配列となっていてもよい。このとき、カラーフィルタアレイでは、例えば、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタおよび赤外カラーフィルタがベイヤ配列となっている。
【００４６】
撮像装置２は、例えば、図１４に示したように、受光面１２２ａ側に、少なくとも赤色カラーフィルタ２８Ｒを含む複数色のカラーフィルタアレイ２８を備えている。カラーフィルタアレイ２８では、例えば、赤色カラーフィルタ２８Ｒおよび緑色カラーフィルタ２８Ｇ、青色カラーフィルタ２８Ｂがベイヤ配列となっている。ＩＥＴ領域１２２Ｄが、少なくとも赤色カラーフィルタ２８Ｒと対向する位置（赤色画素２２Ｒ）に形成されている。
【００４７】
この場合、少なくとも赤色光の感度を上げることができる。ここで、カラーフィルタアレイ２８が、赤色カラーフィルタ２８Ｒの他に、少なくとも青色カラーフィルタ２８Ｂを有しているとする。このとき、各ＩＥＴ領域１２２Ｄは、少なくとも青色カラーフィルタ２８Ｂと対向する位置（青色画素２２Ｂ）を避けて形成されていることが好ましい。このようにすることにより、青色画素２２Ｂにおいて、ＩＥＴ領域１２２Ｄによる暗電流の増大を抑えることができる。
【００４８】
図１３では、ＩＥＴ領域１２２Ｄが、少なくとも白色光、赤外光もしくは近赤外光が入射する位置（白色画素２２Ｗ、赤色画素２２Ｒもしくは赤外もしくは近赤外の画素２２ＩＲ）に形成されている。この場合、少なくとも白色光、赤外光もしくは近赤外光の感度を上げることができる。
【００４９】
本実施の形態において、基板１２２Ａおよびエピタキシャル成長層１２２Ｂは、Ｎ型半導体により構成されていてもよい。この場合には、上述したエピタキシャル成長層１２２Ｂ内の各構成要素の導電型が逆の導電型となる。このように、導電型が上記の説明とは逆になっている場合であっても、直接遷移的な生成が効果的に行われるので、光電変換効率を向上させることができる。従って、半導体層１２２を厚くする必要がないので、低コストで感度を上げることができる。
【００５０】
＜３．第３の実施の形態＞
[構成]
図１５は、本開示の第３の実施の形態に係る光電変換素子３の断面構成の一例を表したものである。光電変換素子３は、半導体層３０内に、外部からの電圧印加によって空乏領域３０Ｃが形成される光電変換領域３０Ｄを備えている。空乏領域３０Ｃは、厳密には電界変調を行っている正孔が存在しているが後述のＰ＋領域３２Ｂなどと比べると濃度は十分小さく、かつ電子もほとんど存在しない領域であり、受光面３０Ａ(第１主面)側から入射する光を光電子に変換する。光電変換領域３０Ｄは、光電変換領域３０Ｄへの電圧印加によって空乏領域３０Ｃを発生させ、発生した空乏領域３０Ｃに光が入射したときに空乏領域３０Ｃで発生した光電子を光電流に変換するものである。光電変換素子３は、さらに、空乏領域３０Ｃの形成される領域にＩＥＴ領域３２Ｄを備えている。
【００５１】
光電変換素子３は、受光面３０Ａおよび底面３０Ｂ(第２主面)を有する半導体層３０を備えている。半導体層３０は、底面３０Ｂを構成する基板３１と、受光面３０Ａを構成するエピタキシャル成長層３２とを有している。基板３１は、製造過程において、エピタキシャル成長層３２を、エピタキシャル結晶成長法により形成する際の成長基板である。エピタキシャル成長層３２は、基板３１を成長基板としてエピタキシャル結晶成長法により形成されたものである。基板３１およびエピタキシャル成長層３２は、例えば、間接遷移型半導体によって形成されており、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、または、これらの混晶で形成されている。なお、基板３１は、製造過程における研磨によって除去されている場合もある。
【００５２】
以下では、基板３１およびエピタキシャル成長層３２が、Ｐ型半導体により構成されているものとして、エピタキシャル成長層３２内に形成されている各構成要素について説明する。
【００５３】
エピタキシャル成長層３２は、受光面３０Ａを含む領域にＰ領域３２Ａを有している。Ｐ領域１２Ａは、Ｐ型半導体によって構成されており、例えば、基板３１のＰ型不純物濃度よりも低濃度（例えば１×１０16ｃｍ-3〜１×１０18ｃｍ-3）のＰ型不純物濃度となっている。エピタキシャル成長層３２は、受光面３０Ａ内に所定の間隙を介して形成された一対のＰ＋領域３２Ｂ（第１不純物領域）を有している。エピタキシャル成長層３２は、さらに、受光面３０Ａ内に一対のＰ＋領域３２Ｂを挟んで形成された一対のＮ領域３２Ｃ（第２不純物領域）を有している。一対のＰ＋領域３２Ｂおよび一対のＮ領域３２Ｃは、Ｐ領域３２Ａに形成されている。
【００５４】
一対のＰ＋領域３２Ｂは、Ｐ領域３２Ａと同一の導電型であるＰ型半導体によって構成されており、例えば、Ｐ領域３２ＡのＰ型不純物濃度よりも高濃度（例えば１×１０18ｃｍ-3〜１×１０19ｃｍ-3）のＰ型不純物濃度となっている。一対のＮ領域３２Ｃは、Ｐ領域３２Ａとは異なる導電型であるＮ型半導体によって構成されており、例えば、１×１０15ｃｍ-3〜５×１０18ｃｍ-3程度のＮ型不純物濃度となっている。一対のＰ＋領域３２Ｂに対して、互いに逆位相のパルス状の電圧が印加されると、Ｐ領域３２Ａ内の電界の向きが周期的に変化する。これにより、Ｐ領域３２Ａのうち、一対のＰ＋領域３２Ｂで挟まれた領域に空乏領域３０Ｃが発生する。さらに、空乏領域３０Ｃ内で発生した電子と正孔が、向きが周期的に変化する電界によって、電界方向に振り分けられる。振り分けられた電子は、Ｎ型半導体で構成された一対のＮ領域３２Ｃに捕捉される。従って、Ｐ領域３２Ａのうち受光面３０Ａ近傍と、一対のＰ＋領域３２Ｂと、一対のＮ領域３２Ｃとによって、光電変換領域３０Ｄが形成されている。
【００５５】
エピタキシャル成長層３２は、受光面３０ＡのうちＰ領域３２Ａ以外の領域に素子分離領域３２Ｅを有している。素子分離領域３２Ｅは、例えば、酸化シリコンによって構成されている。光電変換素子３は、一対のＰ＋領域３２Ｂの各々と電気的に接続された一対のガイド電極３３を備えており、さらに、一対のＮ領域３２Ｃの各々と電気的に接続された一対の検出電極３４を備えている。一対のガイド電極３３は、一対のＰ＋領域３２Ｂを介してＰ領域３２Ａに、向きが周期的に変化する電界を印加するためのものである。一対のＮ領域３２Ｃは、Ｐ＋領域３２Ｂに発生した電子を捕捉するためのものである。
【００５６】
エピタキシャル成長層３２は、さらに、空乏領域３０Ｃの形成される領域に、ＩＥＴ領域３２Ｄを有している。ＩＥＴ領域３２Ｄは、受光面３０Ａに形成されており、具体的には、Ｐ領域３２Ａのうち、少なくとも一対のＰ＋領域３２Ｂの間隙に形成されている。ＩＥＴ領域３２Ｄは、アルミニウム（Ａｌ）および窒素（Ｎ）を不純物として含んでいる。ＩＥＴ領域３２Ｄは、例えば、エピタキシャル成長層３２に対して、アルミニウム（Ａｌ）および窒素（Ｎ）を１×１０16ｃｍ-3〜１×１０19ｃｍ-3程度、イオン注入したのち、４５０℃の温度で２０時間から２５０時間程度、長時間にわたってアニールすることによって形成されている。この長時間のアニールによって、Ａｌ−Ｎペアが局在準位を形成する。
【００５７】
[効果]
本実施の形態では、空乏領域３０Ｃの形成される領域にＩＥＴ領域３２Ｄが設けられている。これにより、電子がＩＥＴ領域３２Ｄで補捉され、電子の存在位置がおおよそ確定されるので、ハイゼンベルグの不確定性原理により、ｋ空間が広がる。その結果、直接遷移的な生成が行われるので、光電変換効率を向上させることができる。その結果、半導体層３０を厚くする必要がないので、低コストで感度を上げることができる。
【００５８】
本実施の形態では、基板３１およびエピタキシャル成長層３２が、Ｓｉ、Ｇｅ、または、これらの混晶で形成されている。さらに、ＩＥＴ領域１２ＣがＡｌおよびＮを不純物として含んでいる。これにより、図３の結果からも明らかなように、直接遷移的な生成が効果的に行われるので、光電変換効率を向上させることができる。従って、半導体層１０を厚くする必要がないので、低コストで感度を上げることができる。
【００５９】
本実施の形態において、基板３１およびエピタキシャル成長層３２は、Ｎ型半導体により構成されていてもよい。この場合には、上述したエピタキシャル成長層３２内の各構成要素の導電型が逆の導電型となる。このように、導電型が上記の説明とは逆になっている場合であっても、直接遷移的な生成が効果的に行われるので、光電変換効率を向上させることができる。従って、半導体層３０を厚くする必要がないので、低コストで感度を上げることができる。
【００６０】
本実施の形態の光電変換素子３が、第２の実施の形態の撮像装置２において、フォトダイオードＰＤの代わりに用いられてもよい。このようにした場合であっても、低コストで感度の高い撮像装置２を実現することができる。
【００６１】
＜４．第４の実施の形態＞
[構成]
図１６は、本開示の第４の実施の形態に係る撮像システム４の概略構成の一例を表したものである。撮像システム４は、上記第２の実施の形態の撮像装置２を備えている。撮像システム４は、例えば、撮像装置２と、撮像装置２に外光を入射させるレンズ４Ａと、撮像装置２の出力を映像として表示する表示装置４Ｂと、撮像装置２の出力を記憶する記憶装置４Ｃを備えている。なお、必要に応じて、表示装置４Ｂまたは記憶装置４Ｃが省略されてもよい。
【００６２】
本実施の形態では、撮像装置２が搭載されている。これにより、低コストで感度の高い撮像システム４を提供することができる。
【００６３】
＜５．第５の実施の形態＞
[構成]
図１７は、本開示の第５の実施の形態に係る距離測定装置５の概略構成の一例を表したものである。距離測定装置５は、ＴＯＦ（Time Of Flight）方式により被検体１００までの距離を測定するものである。距離測定装置５は、例えば、回路基板５Ａ上に、発光素子５Ｂ（光源）と、１または複数の光電変換素子と、信号処理回路５Ｃとを備えている。距離測定装置５に設けられた１または複数の光電変換素子は、光電変換素子１もしくは光電変換素子３（以下、「光電変換素子１，３」と称する。）である。
【００６４】
発光素子５Ｂは、信号処理回路５Ｃから入力されたパルス状の駆動電圧に基づいて、パルス状の光を発する。発光素子５Ｂは、赤外光もしくは近赤外光を発する。光電変換素子１，３は、被検体１００で反射された光を検出することによりパルス状の光電流を生成し、信号処理回路５Ｃに出力する。信号処理回路５Ｃは、例えば、１または複数の光電変換素子１，３および発光素子５Ｂを駆動する駆動回路と、光電変換素子１，３から入力されたパルス状の光電流をパルス状の電圧に変換するＩ−Ｖ変換回路とを有している。信号処理回路５Ｃに設けられた駆動回路は、１または複数の光電変換素子１，３と、発光素子５Ｂとの駆動を同期させる。信号処理回路５Ｃは、さらに、例えば、Ｉ−Ｖ変換回路によって得られたパルス状の電圧と、発光素子５Ｂに出力するパルス状の駆動電圧との位相差（立ち上がりタイミングのずれ）に基づいて、被検体１００までの距離を導出する距離導出回路（距離導出部）を有している。距離導出回路は、１または複数の光電変換素子１，３から得られた電圧と、発光素子５Ｂを駆動する駆動電圧とに基づいて、被検体１００までの距離を導出する。
【００６５】
本実施の形態では、撮像装置２が搭載されている。これにより、低コストで感度の高い距離測定装置５を提供することができる。
【００６６】
以上、複数の実施の形態を挙げて本開示を説明したが、本開示は上記各実施の形態に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００６７】
＜６．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【００６８】
図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【００６９】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【００７０】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【００７１】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【００７２】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【００７３】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【００７４】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【００７５】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【００７６】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【００７７】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【００７８】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【００７９】
図１９は、撮像部１２０３１の設置位置の例を示す図である。
【００８０】
図１９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【００８１】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【００８２】
なお、図１９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【００８３】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【００８４】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【００８５】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【００８６】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【００８７】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。撮像部１２０３１に本開示に係る技術を適用することにより、低コストで感度の高い撮影画像を得ることができる。
【００８８】
また、例えば、本開示は以下のような構成を取ることができる。
（１）
第１主面および第２主面を有する半導体層内に、前記第１主面側から入射する光を光電子に変換する空乏領域が前記半導体層への電圧印加によって形成される光電変換領域を備え、さらに、前記空乏領域の形成される領域にアイソエレクトロニックトラップ領域を備えた
光電変換素子。
（２）
前記半導体層は、シリコン、ゲルマニウム、または、これらの混晶で形成されている
（１）に記載の光電変換素子。
（３）
前記アイソエレクトロニックトラップ領域は、ＡｌおよびＮを不純物として含んでいる
（１）または（２）に記載の光電変換素子。
（４）
前記光電変換領域は、前記半導体層の積層方向にＰＮ構造もしくはＰＩＮ構造が形成されたフォトダイオードである
（１）ないし（３）のいずれか１つに記載の光電変換素子。
（５）
前記フォトダイオードは、前記第１主面にカソード領域を有する
（４）に記載の光電変換素子。
（６）
前記フォトダイオードは、前記第２主面にカソード領域を有する
（４）に記載の光電変換素子。
（７）
前記アイソエレクトロニックトラップ領域は、前記第２主面に形成された前記カソード領域の近傍に形成されている
（６）に記載の光電変換素子。
（８）
前記アイソエレクトロニックトラップ領域は、前記第１主面に形成されている
（６）に記載の光電変換素子。
（９）
前記第１主面内に所定の間隙を介して形成され、前記半導体層と同一の導電型で相対的に高不純物濃度の一対の第１不純物領域と、
前記第１主面内に一対の前記第１不純物領域を挟んで形成され、前記半導体層とは異なる導電型の一対の第２不純物領域と
をさらに備え、
前記アイソエレクトロニックトラップ領域は、少なくとも一対の前記第１不純物領域の間隙に形成されている
（１）ないし（３）のいずれか１つに記載の光電変換素子。
（１０）
１または複数の光電変換素子と、
１または複数の前記光電変換素子を駆動する駆動部と
を備え、
１または複数の前記光電変換素子は、
第１主面および第２主面を有する半導体層内に、前記第１主面側から入射する光を光電子に変換する空乏領域が前記半導体層への電圧印加によって形成される光電変換領域を備え、さらに、前記空乏領域の形成される領域にアイソエレクトロニックトラップ領域を備えた
光電変換装置。
（１１）
当該光電変換装置は、複数の前記光電変換素子を備え、
複数の前記光電変換素子は、前記半導体層を互いに共有しており、かつ、共有する前記半導体層の前記第１主面内において２次元配置されている
（１０）に記載の光電変換装置。
（１２）
前記第１主面側に、少なくとも赤色カラーフィルタを含む複数色のカラーフィルタアレイを備え、
各前記アイソエレクトロニックトラップ領域は、少なくとも前記赤色カラーフィルタと対向する位置に形成されている
（１１）に記載の光電変換装置。
（１３）
前記カラーフィルタアレイは、前記赤色カラーフィルタの他に、少なくとも青色カラーフィルタを有し、
各前記アイソエレクトロニックトラップ領域は、少なくとも前記青色カラーフィルタと対向する位置を避けて形成されている
（１２）に記載の光電変換装置。
（１４）
各前記アイソエレクトロニックトラップ領域は、少なくとも白色光、赤外光もしくは近赤外光が入射する位置に形成されている
（１１）ないし（１３）のいずれか１つに記載の光電変換装置。
（１５）
１または複数の前記光電変換素子は、
前記第１主面内に所定の間隙を介して形成され、前記半導体層と同一の導電型で相対的に高不純物濃度の一対の第１不純物領域と、
前記第１主面内に一対の前記第１不純物領域を挟んで形成され、前記半導体層とは異なる導電型の一対の第２不純物領域と
をさらに有し、
前記アイソエレクトロニックトラップ領域は、少なくとも一対の前記第１不純物領域の間隙に形成されており、
前記駆動部は、一対の前記第１不純物領域に対して、互いに逆位相のパルス状の電圧を印加する
（１０）に記載の光電変換装置。
（１６）
赤外光もしくは近赤外光を発する光源と、
１または複数の前記光電変換素子から得られた電圧と、前記光源を駆動する駆動電圧とに基づいて、被検体までの距離を導出する距離導出部と
をさらに備えた、
（１５）に記載の光電変換装置。
【００８９】
本出願は、日本国特許庁において２０１６年３月３０日に出願された日本特許出願番号第２０１６−０６７６４７号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【００９０】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2017169122.tif 000003
【図２】
2017169122.tif 000004
【図３】
2017169122.tif 000005
【図４】
2017169122.tif 000006
【図５】
2017169122.tif 000007
【図６】
2017169122.tif 000008
【図７】
2017169122.tif 000009
【図８】
2017169122.tif 000010
【図９Ａ】
2017169122.tif 000011
【図９Ｂ】
2017169122.tif 000012
【図９Ｃ】
2017169122.tif 000013
【図９Ｄ】
2017169122.tif 000014
【図９Ｅ】
2017169122.tif 000015
【図１０】
2017169122.tif 000016
【図１１】
2017169122.tif 000017
【図１２】
2017169122.tif 000018
【図１３】
2017169122.tif 000019
【図１４】
2017169122.tif 000020
【図１５】
2017169122.tif 000021
【図１６】
2017169122.tif 000022
【図１７】
2017169122.tif 000023
【図１８】
2017169122.tif 000024
【図１９】
2017169122.tif 000025
【国際調査報告】
2017169122.tif 000026
2017169122.tif 000027
2017169122.tif 000028
2017169122.tif 000029