【事件の表示】
　平成　９年特許願第３４５９９７号「液晶表示装置」拒絶査定不服審判事件〔平成１１年　７月　２日出願公開、特開平１１−１７４４８６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
１．手続の経緯
　
　本願は、平成９年１２月２２日の出願であって、平成１７年７月１３日に手続補正がなされ、同年８月１８日付で拒絶査定がなされ、これに対し、同年９月２２日に拒絶査定不服審判が請求されるとともに、同年１０月２４日に手続補正（以下、「本件補正」という。）がなされたものである。
　
２．平成１７年１０月２４日付けの手続補正書についての補正の却下の決定
　
［結論］
　平成１７年１０月２４日付けの手続補正を却下する。
　
［理由］
　
（１）補正の内容
　本件補正は、平成１７年７月１３日付けの手続補正により補正された明細書の特許請求の範囲の請求項１に記載された、
　
「【請求項１】
　所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
　前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、
　前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、
　Ａ／ｎ≦Ｃ
　の関係を満足するように設定されている
　ことを特徴とする液晶表示装置。」を、
　
「【請求項１】
　所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
　前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、
　前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、
　Ａ／ｎ＜Ｃ
　の関係を満足することにより、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている
　ことを特徴とする液晶表示装置。」に変更する補正事項を含むものである。
　
　上記補正後の請求項１に係る補正は、補正前の請求項１の発明特定事項である「Ａ／ｎ≦Ｃ」を「Ａ／ｎ＜Ｃ」に限定するとともに、補正前の請求項１の発明特定事項である「複数の接続端子」及び「画像表示領域」の関係に関して、「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」という限定を付加するものであるから、平成１４年改正前特許法１７条の２第４項２号の特許請求の範囲の減縮を目的とするものである。
　
　そこで、補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（同法１７条の２第５項において準用する同法１２６条４項の規定に適合するか）について以下に検討する。
　
（２）刊行物記載の発明
　
　拒絶査定の拒絶の理由に引用された本願出願前の平成９年１０月１４日に頒布された刊行物である特開平９−２６９５１１号公報（以下、「引用例」という。）には、次の事項が図面と共に記載されている。
　
　（ア）「【０００１】
【発明の属する技術分野】本発明は液晶装置、その駆動方法及び表示システムに関する。
【０００２】
【背景技術及び発明が解決しようとする課題】薄膜トランジスタ（以下ＴＦＴと呼ぶ）を用いたアクティブマトリクス型の液晶装置の例として特公平６−５４７８、特公平６−６８６７３に示される従来技術がある。この従来技術では、画素ＴＦＴが接続されるＭ本の信号線に、ｍ個を１ブロックとしたｎブロックのアナログスイッチが接続される。そしてアナログスイッチのオン・オフを所与の制御信号で制御し、液晶パネルから引き出される信号線の端子数を１／ｎにしようとするものである。端子数を減らすことで、実装の簡易化、コストの低減化が図られる。
【０００３】しかしながら上記従来技術には以下のような課題があった。
【０００４】第１に、上記アナログスイッチを画素ＴＦＴと同様にＴＦＴにより形成した場合、このアナログスイッチ（以下アナログスイッチＴＦＴと呼ぶ）の信頼性の確保が困難であるという問題があった。即ち液晶装置の信号線には、液晶容量、保持容量、画素ＴＦＴの拡散領域の容量等、種々の容量が寄生し、これらの容量を充放電するために信号線には多くの電流が流れる。特にｎブロックのアナログスイッチＴＦＴを設ける構成では、上記種々の容量の充放電に許される時間は短く、短時間で所与の電位に充放電しなければならないため、アナログスイッチＴＦＴに流れる電流は更に多くなる。長期間に亘ってＴＦＴに多くの電流が流れると、ＴＦＴのしきい値電圧がシフトし、表示特性が劣化する。・・・・・
【０００６】第３に、上記のようにアナログスイッチＴＦＴを設けた場合に、データドライバ、走査ドライバを如何にして効率よく実装するかという課題もあった。
【０００７】本発明は、以上のような課題に鑑みてなされたものであり、その目的とするところは、表示特性に優れ、信頼性の高い液晶装置、その駆動方法及び表示システムを提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するために本発明に係る液晶装置は、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接するｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接するｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接しないｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含み、前記第２の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下とすることを特徴とする。
【０００９】本発明によれば、ｎブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を少なくでき、装置をコンパクト化できる。そしてアナログスイッチトランジスタの入力信号の振幅を５Ｖ以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。
・・・・・
【００１３】また本発明は、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるＭ個のアナログスイッチトランジスタとを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌー１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも１つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバとを液晶パネルの同一辺に実装したことを特徴とする。
【００１４】本発明によれば、ｎブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を減らすことができ、データドライバと走査ドライバとを液晶パネルの同一辺に実装できる。これにより装置の外形寸法の小型化、ノイズの低減、回路基板配線の簡易化等が可能となる。
・・・・・
【００４１】また本発明は、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるＭ個のアナログスイッチトランジスタと、上側のアナログスイッチトランジスタに接続される第１のデータドライバと、下側のアナログスイッチトランジスタに接続される第２のデータドライバと、該第１、第２のデータドライバに与える信号のデータ転送周波数を低下させる処理を行う処理手段とを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌー１）番目の信号線が接続され、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線が接続され、前記処理手段が前記データ転送周波数を１／２倍にすることを特徴とする。
【００４２】本発明によれば、第１、第２のデータドライバを低速化できると共に、第１、第２のデータドライバを走査ドライバと共に液晶パネルの同一辺に形成することも可能となる。
【００４３】
【発明の実施の形態】以下、本発明の実施の形態について図面を用いて説明する。
【００４４】（実施例１）図１に実施例１の構成を示す。アクティブマトリクスエリア１０には、Ｎ行×Ｍ列に画素ＴＦＴ８が配置され、これらの画素ＴＦＴのゲート電極に接続されるＮ本の走査線と、ソース領域に接続されるＭ（ｍ×ｎ）本の信号線が形成されている。これらのＭ本の信号線にはアナログスイッチＴＦＴ（２０ー11〜２０-nm）が接続される。アナログスイッチＴＦＴは、隣接するｍ個を１ブロックとしてｎブロックに分割されており、アナログスイッチＴＦＴ（２０ー11、２０ー12〜２０ー1m）が１番目のブロック、（２０ー21、２０ー22〜２０ー2m）が２番目のブロック・・・（２０ーn1、２０-n2〜２０ーnm）がｎ番目のブロックになる。そして同一ブロックに含まれ隣接するアナログスイッチＴＦＴ（２０ー11、２０ー12〜２０ー1m）のゲート電極は第１の配線２２ー1により共通接続される。同様にアナログスイッチＴＦＴ（２０ー21、２０-22〜２０ー2m）・・・（２０ーn1、２０-n2〜２０ーnm）のゲート電極は、第２の配線２２ー2・・・２２ーnにより共通接続される。
【００４５】また異なるブロックに含まれ隣接しないアナログスイッチＴＦＴ（２０ー11、２０ー21〜２０ーn1）のソース領域は第２の配線２４ー1により共通接続される。同様にアナログスイッチＴＦＴ（２０ー12、２０ー22〜２０ーn2）・・・（２０ー1m、２０-2m〜２０-nm）のソース領域は、第２の配線２４ー2・・・２４-mにより共通接続される。
【００４６】このようにアナログスイッチＴＦＴをｍ個ずつｎブロックに分割し、第１の配線に加える制御信号でアナログスイッチＴＦＴのオン・オフを制御することで、信号線の端子数を１／ｎにすることができる。即ちアナログスイッチＴＦＴが無い場合にはＭ本存在した信号線の端子数を、ｍ（＝Ｍ／ｎ）本にできる。そしてデータドライバは、ｍ本の第２の配線２４-1〜２４-mに接続されることになり、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化を図れる。
・・・・・
【００５５】本実施例の第３の特徴は、データドライバの各々の出力端子からアナログスイッチＴＦＴのソース領域までの配線抵抗を略一定にしたことにある。図４に本実施例のレイアウトパターン例を示す。図４において、例えばデータドライバの出力端子５０ー1、５０ー2、５０ー3等からアナログスイッチＴＦＴ２０ー11、２０ー12、２０ー13等までの配線抵抗を略一定にしている。具体的には、図５（Ａ）に示すように、アナログスイッチＴＦＴから第２の配線への引出線５２ー1、５２ー2、５２ー3の太さを変化させている。即ち長い引出線を太くし短い引出線を細くし、これによりこの引出線の抵抗を互いに一定にしている。低温プロセスでＴＦＴを形成する場合には、これらの引き出し線はアルミに比べて抵抗の高い金属（クロム、タンタル等）で形成される可能性が高いため、この引出線の抵抗の大小は大きな問題となる。また図４のＤに示す部分において、図５（Ｂ）に示すようにＥ、Ｆ、Ｇ、Ｈの部分の太さを変化させている。即ち図４のレイアウトパターンでは、図５（Ｂ）のＩに示す部分の配線ピッチ（データドライバの出力端子のピッチ）とＪに示す部分の配線ピッチが異なるものとなるため、Ｈの部分の配線長Ｌ２が、Ｅの部分の配線長Ｌ１に比べて長くなる。そこでＨの部分の配線をＥの部分よりも太くし、この部分における抵抗を一定にしている。
【００５６】データドライバの出力端子から画素電極までの経路に寄生する抵抗の大小は表示特性に大きな影響を与える。この抵抗が高いと、所与の期間内での画素電極の充放電が完了しなくなるおそれがあるからである。特に本実施例では、データドライバの出力端子から画素電極までの経路の抵抗にアナログスイッチＴＦＴのオン抵抗が加わり、またｎ分割されたアナログスイッチＴＦＴを用いるため、許容される画素電極への書き込み時間が短い。従ってこの経路の抵抗に対する設計条件は非常に厳しいものとなる。本実施例では、図５（Ａ）、（Ｂ）に示すような種々の工夫を施し、データドライバの出力端子からアナログスイッチＴＦＴのソース領域までの抵抗を略一定にしている。これによりアナログスイッチＴＦＴの存在に起因する表示特性の劣化を最小限に抑えることができる。なお従来のアナログスイッチＴＦＴを設けない構成の液晶装置では、図４のアクティブマトリクスエリア１０の上側に信号線がそのまま引き出され、アクティブマトリクスエリア１０の上側にはデータドライバの出力端子が均等に配列される。このためデータドライバの出力端子の各々からアクティブマトリクスエリアまでの配線抵抗の異同は大きな問題とはなっていなかった。
【００５７】本実施例の第４の特徴は、図４に示すように、アクティブマトリクスエリア１０の上側及び下側にアナログスイッチＴＦＴを半数ずつ配置し、上側のアナログスイッチＴＦＴに例えば奇数番目の信号線を接続すると共に下側のアナログスイッチＴＦＴに偶数番目の信号線を接続した点にある（以下、このような配線をクシ歯配線と呼ぶ）。クシ歯配線にすることで、データドライバの動作周波数を半分にできる。また上側のデータドライバと下側のデータドライバの出力の極性を互いに反転させることで信号線反転駆動、ドット反転駆動を容易に実現できる。しかしながらアナログスイッチＴＦＴを設けない従来の構成では、クシ歯配線を実現するためには、データドライバをアクティブマトリクスエリア１０の上下に配置しなければならず（後述する図６（Ｂ）参照）、これは液晶装置の外形寸法の大型化、回路基板配線の複雑化などの問題を引き起こす。本実施例によれば、ｎブロックのアナログスイッチＴＦＴを設けることでデータドライバの個数を減らすことができる。従って、クシ歯配線を行ったとしても、液晶装置の外形寸法を小型化でき、回路基板配線を簡易化できる。
（実施例２）実施例２は、データドライバ（ＩＣ）、走査ドライバ（ＩＣ）の実装に関する実施例であり、図６（Ａ）にその構成を示す。図６（Ａ）に点線で示す部分がアクティブマトリクスエリア（表示画面）６０である。液晶材料は、ＣＦ（カラーフィルタ）基板６２とＴＦＴ基板６４との間に狭持される。領域６６には、アナログスイッチＴＦＴ及びその配線が配置されている。データドライバ７０はＴＡＢテープ６８を用いて実装されている。データドライバ７２、走査ドライバ７４も同様である。回路基板７６上には、データドライバ７０、７２、走査ドライバ７４に信号を供給するための配線、コンデンサ等が設けられている。また場合によっては、データドライバ、走査ドライバをコントロールするためのコントロール回路も設けられている。
【００５８】本実施例の第１の特徴は、アナログスイッチＴＦＴをアクティブマトリクスエリア６０の上側及び下側に半数ずつ配置すると共に図４に示すようなクシ歯配線とし、データドライバと走査ドライバとを、ＣＦ基板６２及びＴＦＴ基板６４から成る液晶パネルの同一辺に実装する点にある。
【００５９】比較のために図６（Ｂ）に、アナログスイッチＴＦＴが設けられていない液晶装置においてクシ歯配線を行った場合の実装例を示す。このような液晶装置でクシ歯配線を行うと、アクティブマトリクスエリア（表示画面）６０の上側及び下側にデータドライバ７０及び７２を実装する必要があり、このため液晶装置の外形寸法Ｌ４が大きくなってしまう。
【００６０】またこの比較例では、ｎブロックに分割されたアナログスイッチＴＦＴが設けられていないため、データドライバの個数を減らすことができず、液晶パネルの上側及び下側に複数のデータドライバが実装される。このため回路基板の配線が非常に複雑化する。またデータドライバは、通常、非常に高い周波数で動作するため、このデータドライバからのノイズ（電磁放射）が、液晶装置の外部に漏れて悪影響を及ぼしたり、液晶装置の表示特性に悪影響に及ぼす。そして液晶パネルの上下に複数のデータドライバが実装される図６（Ｂ）の構成では、ノイズ源となるデータドライバの占める面積が大きくなるため、このノイズをシールドして有効なＥＭＩ対策を施すことは容易ではない。
【００６１】一方、図６（Ａ）に示す本実施例の構成では、データドライバと走査ドライバとが同一辺に実装され、液晶パネルの上下にデータドライバが実装されていないため、外形寸法Ｌ３をＬ４に比べて小さくでき、携帯用電子機器等に最適な液晶装置を提供できる。またデータドライバの個数が少なく走査ドライバと同一辺にデータドライバが形成されるため、回路基板の配線を非常に単純化できる。更にノイズ源となるデータドライバの占める面積が小さいため、データドライバからのノイズをシールドしてＥＭＩ対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。
【００６２】本実施例の第２の特徴は、液晶パネルの例えば左辺に、上側から順にデータドライバ７０、走査ドライバ７４、データドライバ７２を実装し、上側のアナログスイッチＴＦＴとデータドライバ７０とを接続する配線パターンと、下側のアナログスイッチＴＦＴとデータドライバ７４とを接続する配線パターンとを上下対称に形成する点にある。図４を例にとれば、Ｐに示す配線パターンとＱに示す配線パターンとが上下対称に形成されている。従ってレイアウトパターンを作成する際には、まず上側の配線パターンＰを作成し、これを上下対称に変換して下側の配線パターンＱを形成すればよいため、レイアウトパターンの作成が容易となる。また図６（Ｂ）の回路基板７６の配線パターンも上下対称となるため設計が容易となる。更に配線パターンＰ、Ｑを上下対称に形成することで、上側のデータドライバから上側のアナログスイッチＴＦＴまでの配線抵抗と、下側のデータドライバから下側のアナログスイッチＴＦＴまでの配線抵抗とを同一にできる。これにより上側及び下側のアナログスイッチＴＦＴに接続される画素電極での駆動条件を互いに同一にでき、表示特性の向上を図れる。また上側及び下側のデータドライバとして同一回路構成のものを用いることができ、設計が容易となる。更に本実施例ではクシ歯配線とすることで、信号線反転（ソースライン反転）駆動、ドット反転駆動等も容易に行うことができ、表示特性を更に向上できる。
【００６３】このように本実施例では、アナログスイッチＴＦＴを設け、クシ歯配線にし、データドライバの実装位置を工夫すること等で種々の特有の効果を得ている。なお図６（Ａ）では、データドライバを左辺の上下に１個ずつ実装しているが、左辺の上下に２個以上ずつ実装しても構わない。
・・・・・
【００８４】次に図１８（Ａ）、（Ｂ）を用いて本実施例の更なる他の駆動方法を説明する。この駆動法では、図４、図８に示すように、アクティブマトリクスエリアの上側及び下側にアナログスイッチＴＦＴを半数ずつ配置すると共に、信号線をクシ歯配線にする。そしてアナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にすると共に、隣接する信号線に与える電位の対向電極電位に対する極性を反転させる信号線反転（ソースライン反転）駆動を行う。例えば図１８（Ｂ）に示すように、上側のアナログスイッチＴＦＴの出力信号の範囲を、第１フィールドでは５Ｖ〜１０Ｖとし、第２フィールドでは０〜５Ｖとする。一方、下側のアナログスイッチＴＦＴの出力信号の範囲を、第１フィールドでは０Ｖ〜５Ｖとし、第２フィールドでは５〜１０Ｖとする。またＶｃｏｍは５ＶのＤＣ電圧にする。このようにすることで、１フィールドの期間内では、アナログスイッチＴＦＴの出力信号の振幅は５Ｖ以下となり、入力信号の振幅も５Ｖ以下にできる。そして第１フィールドから第２フィールドに切り替わると、上側のアナログスイッチＴＦＴの出力信号範囲は５〜１０Ｖから０〜５Ｖに切り替わりＶｃｏｍを中心に極性反転する。一方、下側のアナログスイッチＴＦＴの出力信号範囲も０〜５Ｖから５〜１０Ｖに切り替わりＶｃｏｍを中心に極性反転する。従って、液晶に印加されるＤＣ電圧を０Ｖにできる。即ちこの駆動方法によれば、アナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にＤＣ電圧が印加されることを防止できる。
【００８５】以下、表示品質の向上等を図るための駆動方法の種々の手法について説明する。
【００８６】本実施例では、図１９のＰに示すように、水平ブランキング期間において、全てのアナログスイッチＴＦＴをオフさせる期間を設けている。図１９においてＧ１〜Ｇｎはブロック選択信号であり、図１、図７の第１の配線２２ー1〜２２-nに与えられる信号である。例えばＰに示すオフ期間の間に対向電極Ｖｃｏｍを極性反転すれば（１Ｈコモン振り駆動）、低消費電力化が可能となる。即ちアナログスイッチＴＦＴをオフにすると信号線等はフローティング状態になる。従って、この時にＶｃｏｍを極性反転すれば、信号線等と対向電極とで形成される寄生容量での充放電電流を無くすことができる。また１Ｈ４値ゲート駆動の場合には、Ｐに示すオフ期間の間に、走査線に与える電位を変化させれば、低消費電力化等を図れる。またこの手法で、アナログスイッチＴＦＴがオフし信号線がフローティング状態になるのは水平ブランキング期間であるため、信号線がフローティング状態になることで表示特性が劣化する等の問題もない。またアナログスイッチＴＦＴのオフ期間を設けることで、この期間にデータドライバで発生したノイズ等が信号線に伝わることを防止できる。
【００８７】また本実施例では、図２０のＱ、Ｒに示すように、Ｖｃｏｍの極性を反転させた後に全てのアナログスイッチＴＦＴをオンさせ、信号線に所与のリセット電位を与えるリセット期間を設けている。このようにデータ書き込み期間の前にリセット期間を設け信号線の電位を所与のリセット電位に設定すれば、前回に書かれたデータが信号線等に残存しクロストークが生じるという問題を解消できる。また図２０では、Ｖｃｏｍを極性反転した後に信号線をリセット電位に設定する。従ってデータの書き込みを行う前に、信号線の電位を、標準的なリセット電位にプリチャージできることになり、その後のデータの書き込みが容易となる。
・・・・・
【００９３】・・・・・
（実施例８）本実施例は、アナログスイッチＴＦＴが設けられた液晶装置を内蔵する表示システムに関する実施例である。図２４において、コンピュータ等のアナログの映像信号発生装置１３０から発生されたアナログＲ、Ｇ、Ｂの映像信号はＡ／Ｄコンバータ１３２でデジタル信号に変換される。信号源にビデオ装置等を用いる場合には、アナログＲ、Ｇ、Ｂの映像信号に変換した上でＡ／Ｄコンバータ１３２に入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのＡ／Ｄコンバータ１３２は不要となる。
・・・・・
【００９４】なお図４、図８に示すように、アクティブマトリクスエリアの上側及び下側に半数ずつアナログスイッチＴＦＴを配置し、信号線をクシ歯配線にする場合には、周波数変換回路１３６によりデータ転送周波数を１／２倍する。そして、上側、下側のアナログスイッチＴＦＴに接続される第１、第２のデータドライバに周波数変換された信号を供給する。これにより第１、第２のデータドライバの動作周波数を半分にすることができ、データドライバの低コスト化を図れる。そして、クシ歯配線とすることで、信号線反転駆動、ドット反転駆動が可能となる。更にデータドライバを図６（Ａ）に示すように実装することで、表示システムの小型化、ノイズの効果的な除去、回路基板の設計の容易化等が可能となる。」
　
　（イ）引用例の図４及び図６（Ａ）の記載から、２ｍ個の第２の配線（信号線）の端子及びｎ個の第１の配線の端子の占める長さに相当する第１のデータドライバ７０のＴＡＢテープ６８及び第２のデータドライバ７２のＴＡＢテープ６８の合計長さ及びＮ個の走査線の端子の占める長さに相当する走査ドライバ７４のＴＡＢテープ６８の長さの総計の長さが、前記アクティブマトリクスエリア６０の横の長さより短く、かつ、前記アクティブマトリクスエリア６０の縦の長さより短くなっていることが見てとれる。
　
　（ウ）上記（ア）〜（イ）によれば、引用例には、次の発明が記載されていると認めることができる。 
　
「画素電極及び画素ＴＦＴ８からなる複数の画素がＮ行×Ｍ（＝ｍ×ｎ）列にマトリクス配列されたアクティブマトリクスエリア６０と、前記アクティブマトリクスエリア６０の各画素へ信号を送るＴＡＢテープ６８上の第１のデータドライバ７０及びＴＡＢテープ６８上の第２のデータドライバ７２の出力端子（５０ー1、５０ー2、５０ー3等）との接続を行うための２ｍ個の信号線の端子と、ブロック選択信号Ｇ１〜Ｇｎが入力されるｎ個の第１の配線の端子と、Ｎ個の走査線の端子とを備え、前記２ｍ個の信号線の端子の１つから複数の前記画素へ（ｎ／２）分割で信号を送る液晶装置において、前記２ｍ個の信号線の端子及びｎ個の第１の配線の端子の占める長さに相当する第１のデータドライバ７０のＴＡＢテープ６８及び第２のデータドライバ７２のＴＡＢテープ６８の合計長さ及びＮ個の走査線の端子の占める長さに相当する走査ドライバ７４のＴＡＢテープ６８の長さの総計の長さが、前記アクティブマトリクスエリア６０の横の長さより短く、かつ、前記アクティブマトリクスエリア６０の縦の長さより短くなっている液晶装置。」（以下、「引用発明」という。）
　
　（３）対比 
　 
　そこで、本願補正発明と引用発明とを比較する。 
　 
　（ア）引用発明の「画素」、「マトリクス配列」、「アクティブマトリクスエリア６０」、「前記アクティブマトリクスエリア６０の各画素へ信号を送るＴＡＢテープ６８上の第１のデータドライバ７０及びＴＡＢテープ６８上の第２のデータドライバ７２」、「２ｍ個の信号線の端子」、「液晶装置」、「前記２ｍ個の信号線の端子の１つから前記Ｎ行×Ｍ列の画素へ（ｎ／２）分割で信号を送る」、「（ｎ／２）分割」、「前記２ｍ個の信号線の端子・・・の占める長さ」及び「前記アクティブマトリクスエリア６０の横の長さ」は、それぞれ、本願補正発明の「画素」、「マトリクス状に配列」、「画像表示領域」、「前記画像表示領域の各画素へ信号を送る外部回路」、「複数の接続端子」、「液晶表示装置」、「前記複数の画素へ時分割で信号を送る」、「時分割数をｎとした」、「前記複数の接続端子の占める長さ」及び「前記画像表示領域の全体の長さ」に相当する。
　
　（イ）引用発明は「前記２ｍ個の信号線の端子及びｎ個の第１の配線の端子の占める長さに相当する第１のデータドライバ７０のＴＡＢテープ６８及び第２のデータドライバ７２のＴＡＢテープ６８の合計長さ及びＮ個の走査線の端子の占める長さに相当する走査ドライバ７４のＴＡＢテープ６８の長さの総計の長さが、前記アクティブマトリクスエリア６０の横の長さより短く」なっているから、「前記２ｍ個の信号線の端子及びｎ個の第１の配線の端子の占める長さに相当する第１のデータドライバ７０のＴＡＢテープ６８及び第２のデータドライバ７２のＴＡＢテープ６８の合計長さ及びＮ個の走査線の端子の占める長さに相当する走査ドライバ７４のＴＡＢテープ６８の長さの総計の長さ」の一部である「前記２ｍ個の信号線の端子の占める長さ」は「前記アクティブマトリクスエリア６０の横の長さ」より短くなっていることが明らかである。よって、引用発明は、本願補正発明の「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」事項を備えている。
　
　（ウ）引用発明の画素が所定のピッチで配列されていることが当業者に自明である。
　
　（エ）したがって、両発明は、
「所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている液晶表示装置。」の点で一致し、次の点で一応相違している。 
　
一応の相違点：
　本願補正発明においては、「前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、
　Ａ／ｎ＜Ｃ
　の関係を満足することにより、」前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっているのに対して、
　引用発明においては、「前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、及び、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎが、Ａ／ｎ＜Ｃの関係を満足する」か否かが明らかにされていない点。
　
　（４）判断
　
　上記一応の相違点について検討する。
　
　（ア）引用発明において、前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣとした場合、前記複数の接続端子の占める長さは「２ｍ×Ａ」であり、前記画像表示領域の全体の長さは「ｍ×ｎ×Ｃ」である。これを用いて引用発明の前記「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」事項を不等式で表すと、
　２ｍ×Ａ　＜　ｍ×ｎ×Ｃ　となり、両辺をｍで割ると
　２×Ａ　＜　ｎ×Ｃ　の関係式（以下、「関係式（ａ）」という。）となる。
　
　（イ）上記関係式（ａ）の両辺を更にｎで割ると、
　２×（Ａ／ｎ）　＜　Ｃ　の関係式（以下、「関係式（ｂ）」という。）となる。
　　
　（ウ）引用発明において、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数は「ｎ／２」であるから、引用発明の「Ａ／（ｎ／２）」すなわち「２×（Ａ／ｎ）」が本願補正発明の「Ａ／ｎ」に相当する。
　
　（エ）したがって、引用発明は、前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、上記関係式（ｂ）を満足するものであり、上記（ウ）の相当関係を関係式（ｂ）に当てはめれば、引用発明は、前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、本願補正発明でいう「Ａ／ｎ＜Ｃ」の関係を満足すものである。
　
　（オ）そして、前記複数の接続端子のピッチＡを長くすると、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより長くなってしまうことが明らかであるから、引用発明は、本願補正発明の「前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、
　Ａ／ｎ＜Ｃ
　の関係を満足することにより、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」事項を備えているといえる。
　
　（カ）したがって、本願補正発明と引用発明とは同一の発明である。
　
　（キ）よって、本願補正発明は、引用例に記載された発明であるから、特許法２９条１項３号に該当し、特許出願の際独立して特許を受けることができないものである。
　
　（５）むすび 
　以上のとおり、本件補正は、平成１４年改正前特許法１７条の２第５項で準用する同法１２６条４項の規定に違反するものであり、同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。
　
３．本願発明について
　
　（１）本願発明
　
　平成１７年１０月２４日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成１７年７月１３日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載された事項によって特定されるとおりのものであるところ、請求項１に係る発明は次のとおりのものである。
　
「【請求項１】
　所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
　前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、
　前記複数の接続端子のピッチをＡ、前記画像表示領域の複数の画素のピッチをＣ、前記複数の接続端子の１つから前記複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、
　Ａ／ｎ≦Ｃ
　の関係を満足するように設定されている
　ことを特徴とする液晶表示装置。」（以下、「本願発明」という。）
　
　（２）引用例
　
　原査定の拒絶の理由に引用された引用例及びその記載事項は、前記「２．（２）」に記載したとおりである。
　
　（３）対比・判断
　
　本願発明は、前記２．で検討した本願補正発明の限定事項である関係「Ａ／ｎ＜Ｃ」を「Ａ／ｎ≦Ｃ」とすることにより範囲を広げるとともに、本願補正発明から、「複数の接続端子」及び「画像表示領域」の関係の限定事項である「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」との限定を省いたものである。 
　そうすると、本願発明の構成要件をすべて含み、さらに限定事項である関係の範囲を狭めるとともに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、引用例に記載された発明であるから、本願発明も同様の理由により、引用例に記載された発明である。
　
　なお、原査定の拒絶の理由は、特許法２９条１項３号に該当するというものではないが、審判請求人は、審判請求書において、本願発明と上記刊行物とを対比し、容易性のみならず、同一性についても検討していることは明らかである。
　
　（４）むすび 
　
　以上のとおり、本願発明は、引用例に記載された発明であるから、特許法２９条１項３号に該当し、特許を受けることができない。
　よって、結論のとおり審決する。