【事件の表示】
　平成　９年特許願第５０１３２３号「プロセス制御システムにおける温度送信器用開センサ診断システム」拒絶査定不服審判事件〔平成　８年１２月１２日国際公開、ＷＯ９６／３９６１７、平成１１年　６月１５日国内公表、特表平１１−５０６８３７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯
　本願は、平成８年６月４日を国際出願日（優先権主張；１９９５年６月６日、米国）とする出願であって、平成１６年１２月１６日付け（発送日；平成１７年１月４日）で拒絶査定がなされ、これに対して、平成１７年３月３１日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１乃至１２に係る発明は、平成１６年１月２６日付け手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至１２に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は次のとおりのものである。（以下、請求項１に係る発明を「本願発明」という。）。
「プロセス制御システムにおける温度送信器であって、 
　温度を感知して、感知された温度に関連するセンサ出力を与える温度センサと、 
　センサ出力に接続されてセンサ出力に関連するデジタル出力を与えるＡ／Ｄ変換器と、　前記デジタル出力に接続されてデジタル出力を補償し、処理して、温度出力を与えるマイクロプロセッサと、 
　センサ出力を第１のしきい値と比較して、センサ出力が第１のしきい値の外にある場合、抑止信号または間欠エラー信号を発生する比較回路と、 
　該比較回路に接続され、前記抑止信号または間欠エラー信号をラッチして前記マイクロプロセッサに与えるラッチ回路とを具備した温度送信器。」
　
２．引用刊行物 
２−１．刊行物１
　原査定の拒絶の理由に引用された本願の優先権主張の日前に頒布された刊行物である特開平４−６２４３９号公報（以下、「刊行物１」という。）には、図面とともに、次の事項が記載されている。
１ａ．「（３）少なくとも１個の温度検出素子と、前記温度検出素子の出力信号のノイズを除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅する増幅器と、前記増幅器の出力信号に基づき温度情報を取出すように構成された温度測定装置において、前記温度検出素子と前記フィルタ回路との間に設けられたスイッチ手段と、前記温度検出素子に断線検出用電流を供給する電源回路と、前記温度検出素子の端子に接続された比較器を備え、断線検出時には前記スイッチ手段をオフ状態にして前記比較器の出力で断線状態を検出するようにしたことを特徴とする温度測定装置の断線検出回路。
（４）請求項１記載の温度測定装置の断線検出回路において、前記増幅器の出力信号をディジタル化するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号と前記比較器の出力信号を入力して温度測定又は断線検出の信号処理を行うと共に前記スイッチ手段の動作を制御するディジタル信号処理手段を備え、前記ディジタル信号処理手段により温度測定処理と断線検出処理を選択して行うようにしたことを特徴とする温度測定装置の断線検出回路。」（「特許請求の範囲」）
　
１ｂ．「本発明は温度測定装置の断線検出回路に関し、特に、マイクロコンピュータが搭載されてインテリジェント化された温度測定装置における、熱電対等の温度検出素子や電気配線の断線を検出する断線検出回路の改善に関するものである。・・・プロセスの温度を検出する場合、検出端として一般に熱電対や測温抵抗体等の温度検出素子が用いられた温度測定装置が用いられる。」（２ページ右上欄６行〜１４行）
　
１ｃ．「第１図に基づき温度測定装置の断線検出回路の第１実施例を説明する。第１図において、第６図に示した要素と同一の要素には同一の符号を付している。第１図において、１は温度検出素子である熱電対、２及び３は入力端子、４は抵抗、５はコンデンサで、４と５で入力フィルタ回路が形成される。６は断線検出用の電流を供給する電源、７は当該電流の値を設定する抵抗、８は増幅器である。以上の回路要素の結線構造は前述した構造と同じである。かかる構造に対して、更に２個のアナログスイッチ９，１０と増幅器（又は、後述するように比較器）１１が追加される。アナログスイッチ９は入力端子２と抵抗４との間に介設され、アナログスイッチ１０は入力端子２と抵抗７との間に介設される。また、増幅器１１は抵抗７の下流側端子の電圧を入力し、これを増幅する機能を有している。増幅器１１０出力に断線検出電圧が取出される。アナログスイッチ９，１０のオン・オフ動作は図示しない制御手段によって行われる。アナログスイッチ１０については、断線検出用電流による信号源抵抗の電圧降下が無視されるときには、これを設ける必要がない。」（５ページ左上欄１１行〜右上欄１２行）
　
１ｄ．「第２図によって本発明の第２実施例を説明する。この実施例では、マイクロコンピュータを含み、リニアライズ処理等を行うインテリジェント化された温度測定装置の断線検出回路が示されている。第２図中、第１図に示された同一の要素には同一の符号を付している。符号１〜１１に示される要素及びそれらの結線構造は前記実施例の場合と全く同じである。・・・１３はＡ／Ｄ変換器、１４はマイクロコンピュータ及び周辺回路を含むディジタル信号処理部、１５はＤ／Ａ変換器である。ディジタル信号処理部１４は、マルチプレクサ１２と、アナログスイッチ９，１１（当審注；「アナログスイッチ９，１０」の誤記と認められる。）に制御信号を与え、それらの動作を制御する。１６はアナログ出力端子、１７は通信端子である。・・・アナログスイッチ９，１０のオン・オフ動作はディジタル信号処理部１４によって制御されるように構成されている。」（６ページ左上欄９行〜右上欄１１行）
　
１ｅ．「本実施例（当審注；第２実施例）では、断線検出時に必要に応じて各種の出力処理を行うことができる。例えば、断線時に即座にアナログ出力を振り切らせる、あるいはアナログ出力を０Ｖとする、あるいは通信機能付きのものでは温度測定データを保留させ、断線警報を通信データに含ませるなど、を考えることができる。」（６ページ左下欄１２行〜１８行）
　
１ｆ．「第３図は本発明の第３実施例の回路例を示す。この実施例では、前記第２の実施例の構成において、断線検出信号増幅用の前記増幅器１１を比較器１８と置き換えた構成になっている。動作は基本的に第２実施例の断線検出回路の動作を同じである。比較器１８の出力は直接にディジタル信号処理部１４に入力されるように構成され、そのためにマルチプレクサ１２は不要となった。本発明による断線検出回路では、前述の如く断線検８電流を大きくとることができるので、本実施例のように断線検出を比較器１８で行うことが可能となる。また比較器１８の出力は“Ｈ”又は“Ｌ”で良いので、比較器１８の出力にとってＡ／Ｄ変換器１３は必要ない。かかる構成によれば、ハードウェア及びソフトウェアをより簡単に構成することができる。更に電気配線が短く、その線間容量が小さい現場設置型の温度測定装置では、アナログスイッチ１０を省略することができるので、回路の構成は更に簡単になる。」（６ページ右下欄６行〜７ページ左上欄４行）
　
１ｇ．「第１の動作方法は、第２図及び第３図の実施例と同様な動作を各チャンネルごとに行う方法である。この動作方法の場合には、先ず第１チヤンネルの断線検出を行い、次に温度測定を行い、次にリニアライズ処理等のディジタル処理を行い、最後に次のチャンネルに移るという動作方法となる。」（７ページ右上欄１３行〜１９行）
　
２−２．刊行物２
　原査定の拒絶の理由に引用された本願の優先権主張の日前に頒布された刊行物である実公平３−２１４６３号公報（以下、「刊行物２」という。）には、図面とともに、次の事項が記載されている。
２ａ．「第１図は本実施例の構成を表わすブロツク図である。図中、１は熱電対であり図示しない溶鋼炉の溶鋼中に挿入されるもの、２は溶鋼中に挿入された熱電対１に発生する電圧（0mV〜20mV）を0V〜10Vに増幅する増幅器、３は本考案により設けられた減算器であり・・・、４は12ビツトのＡ／Ｄコンバータであり減算器３のアナログ出力電圧0V〜10Vを12ビツトのデジタル信号に変換するもの、５は断線検知用の電圧印加回路であり熱電対１の断線時に増幅器２の出力電圧が負のレベル（例えば−80mV）になるよう構成されており、断線検知抵抗５−１は例えば１ＭΩ、負の印加電圧は例えば−2mVとされるもの、６は比較器であり増幅器２の出力電圧と予め定めた一定レベルの負の断線検知電圧V0（例えば−20mV）とを比較し増幅電圧が断線検知電圧V0よりも小さいとき断線検知信号を発生するもの、７は中央処理装置（CPU）でありＡ／Ｄコンバータ４からの12ビツトのデジタル信号に基づいて特開昭58−11821号公報に示すような処理を行い溶鋼温度を求めると共に、比較器６から断線検知信号を受けると断線表示ランプ８を点灯させるものを表わす。」（４欄３８行〜５欄１９行）
　
２ｂ．「増幅器２の出力電圧V2は比較器６に入力され断線検知電圧V0と比較される。熱電対１に断線事故が発生していないときに、比較器６から断線検知信号が出力されないが、断線事故が発生すると、増幅器２の出力電圧V2が断線検知電圧V0以下となることから比較器６から断線検知信号が出力されるようになる。中央処理装置７は、この断線検知信号を受けると断線表示ランプ８を点灯させるようにする。」（５欄４４行〜６欄８行）
　
３．対比・判断
　刊行物１についての上記「２−１．」の「１ｂ．」の記載から、プロセスの温度を検出する温度測定装置に関する技術であることが読みとれ、また、「１ｄ．」及び「１ｇ．」の記載から、ディジタル信号処理部１４は、マイクロコンピュータを含むものであり、リニアライズ処理等のディジタル処理を行うものであることが読みとれ、さらに、「１ｅ．」の記載から、断線検出がなされた場合には、通信機能付きのものでは、温度測定データの送信を保留させたり、断線警報を送信することが読みとれる。
　したがって、刊行物１には、以下の発明（以下、「刊行物１記載の発明」という。）が記載されているものと認められる。
「プロセスの温度を検出するための、通信端子１７を備えた温度測定装置であって、
　温度検出素子１と、
　前記温度検出素子１の出力信号を、スイッチ９のオン状態でフィルタ回路４，５及び増幅器８を介して入力し、ディジタル化するＡ／Ｄ変換器１３と、
　前記Ａ／Ｄ変換器１３の出力信号を入力してリニアライズ処理等のディジタル処理を行う、マイクロコンピュータを含むディジタル信号処理部１４と、
　前記温度検出素子１の端子２，３に接続された、断線検出を行うための比較器１８と、
　を備え、前記ディジタル信号処理部１４は、前記スイッチ９をオフ状態にして前記比較器１８の出力信号を入力し、温度測定データの送信を保留させたり、断線警報を送信して、断線検出の信号処理を行うことを特徴とする温度測定装置。」
　
　本願発明（前者）と上記刊行物１記載の発明（後者）とを対比する。
・後者の「プロセスの温度を検出するための、通信端子１７を備えた温度測定装置」、「温度検出素子１」は、それぞれ、前者の「プロセス制御システムにおける温度送信器」、「温度を感知して、感知された温度に関連するセンサ出力を与える温度センサ」に相当する。
・後者の「温度検出素子１の出力信号を、スイッチ９のオン状態でフィルタ回路４，５及び増幅器８を介して入力し、ディジタル化するＡ／Ｄ変換器１３」は、前者の「センサ出力に接続されてセンサ出力に関連するデジタル出力を与えるＡ／Ｄ変換器」と、「センサ出力に関連するデジタル出力を与えるＡ／Ｄ変換器」である点で共通する。
・後者の「Ａ／Ｄ変換器１３の出力信号を入力してリニアライズ処理等のディジタル処理を行う、マイクロコンピュータを含むディジタル信号処理部１４」は、リニアライズ処理等のディジタル処理が出力の補償を行うための処理であることを勘案すれば、前者の「デジタル出力に接続されてデジタル出力を補償し、処理して、温度出力を与えるマイクロプロセッサ」に相当する。
・後者の「温度検出素子１の端子２，３に接続された、断線検出を行うための比較器１８を備え、ディジタル信号処理部１４がスイッチ９をオフ状態にして前記比較器１８の出力信号を入力し、温度測定データの送信を保留させたり、断線警報を送信して、断線検出の信号処理を行う」点の構成と、前者の「センサ出力を第１のしきい値と比較して、センサ出力が第１のしきい値の外にある場合、抑止信号または間欠エラー信号を発生する比較回路と、該比較回路に接続され、前記抑止信号または間欠エラー信号をラッチして前記マイクロプロセッサに与えるラッチ回路とを具備した」点の構成とを対比すると、後者の比較器１８が断線検出の比較判定のための閾値を有していることは明らかであること、また、断線検出時の比較器１８の出力は、ディジタル信号処理部１４において温度測定データの送信の保留や断線警報の送信に利用されることから、前者の「抑止信号」に相当するものと解されること、を勘案すれば、ともに、「センサ出力を第１のしきい値と比較して、センサ出力が第１のしきい値の外にある場合、抑止信号を発生する比較回路を備え、前記抑止信号をマイクロプロセッサに与えるようにした」ものといえる。
　したがって、両者は、
「 プロセス制御システムにおける温度送信器であって、 
　温度を感知して、感知された温度に関連するセンサ出力を与える温度センサと、
　前記センサ出力に関連するデジタル出力を与えるＡ／Ｄ変換器と、
　前記デジタル出力に接続されてデジタル出力を補償し、処理して、温度出力を与えるマイクロプロセッサと、 
　センサ出力を第１のしきい値と比較して、センサ出力が第１のしきい値の外にある場合、抑止信号を発生する比較回路とを備え、
　前記抑止信号をマイクロプロセッサに与えるようにした温度送信器。」
　の点の構成で一致し、以下の各点で相違する。
［相違点１］
  前者のＡ／Ｄ変換器が、センサ出力に接続されるものであるのに対し、後者のＡ／Ｄ変換器１３は、温度検出素子１の出力信号をスイッチ９を介して入力するものであり、断線検出の際のスイッチ９のオフ状態では、温度検出素子１の出力信号がＡ／Ｄ変換器１３に入力されない点。
［相違点２］
　前者が、比較回路に接続され、抑止信号または間欠エラー信号をラッチしてマイクロプロセッサに与えるラッチ回路を具備しているのに対し、後者には、後者にはこの点の記載がない点。
　
　そこで、上記各相違点について検討する。
［相違点１］について
  刊行物２には、熱電対１の増幅出力を、減算器３を介してＡ／Ｄ変換器４に与えるとともに、断線検知用の比較器６に与えることが記載されており、このような刊行物２の記載事項を勘案すれば、相違点１に係る構成とすることは、当業者が格別の推考力を要することなくなし得る程度のことと認められる。
［相違点２］について
　ラッチ回路を設ける技術的意味について、請求人は、審判請求書の【請求の理由】において、「本発明によれば、本願明細書の例えば第８頁第２０行〜第９頁第３行、第１１頁第８〜１６行等に記されているように、開センサまたは開センサリードが、Ａ／Ｄ変換器２８のサンプリング周期より短い周期中に起きるグリッチ、すなわち前記間欠エラーを起こした場合、センサ故障信号である間欠エラー信号は前記構成(f)のラッチ回路にラッチされ、前記マイクロプロセッサに与えられるという効果を奏することができるようになります。 換言すれば、前記ラッチ回路が存在しないと、前記グリッチ、すなわち間欠エラー信号は前記マイクロプロセッサでは検出できず、センサ故障信号を見逃してしまうという問題点を有します。なお、マイクロプロセッサが該間欠エラーを検知すると、制御室はマイクロプロセッサから該間欠エラーが発生したことを通知され、オペレータに連続的な警報によりこれを知らせることができるようになります。これにより、オペレータはセンサ故障に対して適切に対処できるようになり、信頼性の高い装置を提供することができるようになります。」、「本願の請求項１に記された発明と前記引用文献１及び２に記された発明とを比較しますと、該引用文献１及び２には・・・「該比較回路に接続され、前記抑止信号または間欠エラー信号をラッチして前記マイクロプロセッサに与えるラッチ回路」が何ら開示されていません。従って、前記引用文献１及び２を組み合わせて得られる装置では、測温抵抗体から発生される間欠エラー信号の検出が見逃される恐れがあり、本願発明の装置に比べて信頼性が低いということが言えます。・・・たとえ信号出力と該信号を入力するCPUやマイクロプロセッサとの間にラッチ回路を設けることが周知であったとしても、この周知技術と本願発明とでは大きな違いがあります。すなわち、前記周知技術と認定された、信号出力と該信号を入力するCPUやマイクロプロセッサとの間に設けられるラッチ回路は、CPUやマイクロプロセッサに入力すべき信号あるいはデータをラッチしておき、CPUやマイクロプロセッサが自身のデータ入力の読み込みタイミングで、該信号あるいはデータを安定的に読み込めるようにするためであると推測されます。これに対して・・・「該比較回路に接続され、前記抑止信号または間欠エラー信号をラッチして前記マイクロプロセッサに与えるラッチ回路」は、マイクロプロセッサがデータを安定的に読み込むことができるようにするために設けられたものではなく、抑止信号または間欠エラー信号を検出するために設けられたものであり、ラッチ回路を設ける技術的意味が前記周知技術とは全く異なります。したがって、たとえ、信号出力と該信号を入力するCPUやマイクロプロセッサとの間に設けられるラッチ回路が、拒絶査定で認定されているように、周知技術であったとしても、この周知技術に基づいて・・・当業者が容易に想到することはできないものと思料します。また、本願発明は、前記抑止信号または間欠エラー信号をラッチしなければなりませんので、該ラッチ回路が比較回路に接続されていることが不可欠な構成要件であります。また、該ラッチ回路が抑止信号または間欠エラー信号をラッチしてマイクロプロセッサ��与えるという構成も不可欠な構成要件であります。」等主張している。
　そこで、請求人の上記主張も勘案し、以下検討する。
　サンプリング周期と無関係にグリッチを検出するために、ラッチ方式を採用することは、例えば、特開昭６１−３０８１０号公報［１ページ右下欄４行〜２ページ左上欄２行に「（従来技術）従来、グリッチ検出手法として大別すると、サンプリング方式と、ラッチ方式とがある（ＹＨＰアプリケーション・ノート１６３０１Ｊ）。サンプリング方式は、第３図にその波形図を示すように、（ｂ）に示すサンプリングクロックを速くし、（ａ）に示すデータ中に含まれるグリッチＧｌも、データと同様に捉えようという手法である。この手法においては、例えば５ｎＳのグリッチを検出するには、２００ＭＨｚ以上のクロックが必要となり実用的でない。ラッチ方式は、第４図にその波形図を示すように１データとは別にクロックとクロックの間のデータをモニタし、その間に変化があればラッチ・・・手法である。この手法によれば、サンプリングクロックと無関係にグリッチを検出することができる」と記載されている。］に示されるように、従来周知である。
　また、マイクロプロセッサへの信号入力に際し、時間幅の非常に狭いパルス信号の取り損ねを防ぐために、それをラッチした上でマイクロプロセッサへ入力することも、例えば、特開平５−８８９１５号公報［段落【０００９】に「図８に示すように、割込みコントローラ５２が割込みデバイス５３からの割込み要求信号ａのエッジを検出し、ＣＰＵ５１に対して割込み要求信号ｂを発生させる際に、ＣＰＵ５１が応答信号ｃを返すまで前記割込み要求信号ａを内部でラッチしていないので、時間ｔが非常に短く、ＣＰＵ５１が応答信号ｃを返すよりも短いパルスになっていると、タイミング（６）で示す如く、一旦出力した割込み要求信号ｂが途中で信号ａのネゲート直後にネゲートされてしまい、タイミング（７）及び（７′）で示す如く、ＣＰＵ５１が割込み応答サイクルに入る前に正常な２回の応答信号を出力できない。このため割込みサイクルが短縮されないばかりでなく、割込みを取り損ねたり不正割込みを発生させたりして、ＣＰＵ５１に確実に割込み要求を伝えることができない。」と記載され、段落【００１１】に「本発明における上記の課題を解決するための手段は、割込み要求を生成する割込みデバイスと、その割込み要求のエッジを検出し、ＣＰＵへ伝える割込みコントローラと、割込み要求を受け付け、割込みサイクルを開始するＣＰＵと、その割込みサイクルの終了時に割込み要求をネゲートとする割込み制御回路とで成る割込み制御装置において、割込み制御回路は割込みデバイスと割込みコントローラとの間に介設され、割込みデバイスで発生した割込み要求を一旦ラッチするラッチ回路と、ＣＰＵの割込み応答サイクルを検出し、その期間中の割込み要求を禁止する禁止回路と、前記割込み応答サイクルの終了後に次の割込みを発生させるクリア回路とを備える割込み制御装置とするものである。」と記載されている。］に示されるように、従来周知である。
  そうすると、これらの周知の事項を勘案すれば、刊行物１記載の発明にこれらの周知事項を適用し、グリッチ信号をラッチした上でディジタル信号処理部１４に入力して相違点２に係る構成とすることは、当業者が格別の推考力を要することなくなし得る程度のことと認められる。
　
　そして、本願発明による効果も、刊行物１及び２の記載並びに上記周知事項から当業者が予測しうる範囲内のものにすぎない。
  したがって、本願発明は、刊行物１及び２記載の発明並びに周知事項に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　そして、請求項１に係る発明が特許を受けることができないものであるから、その余の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。