【事件の表示】
　平成　９年特許願第３２５００８号「液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置」拒絶査定不服審判事件〔平成１０年　７月１４日出願公開、特開平１０−１８６４０８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　 
１．手続の経緯
　
　本願は、平成９年１１月２６日（パリ条約による優先権主張１９９６年１１月２６日、大韓民国、１９９７年８月１４日、大韓民国、１９９７年９月２５日、大韓民国）の出願であって、平成１６年２月６日付けで拒絶査定がなされ、これに対し、同年５月１０日に拒絶査定に対する審判請求がなされるとともに、同年６月９日付けで手続補正がなされたものである。
　これに対し当審は、平成１８年１１月２１日付で最後の拒絶理由を通知したところ、平成１９年５月２８日に手続補正（以下「本件補正」という。）がなされた。
　なお、本願は、上記のとおりパリ条約による優先権の主張をするものであるが、そのうちの１９９６年１１月２６日の出願の出願書類の全体には、本件補正前の請求項１及び本件補正後の請求項１に記載の「前記ブラックマトリクス及び前記画素電極の端は互いに重なる」が記載されていないので、すくなくとも請求項１に係る発明に対しては上記出願に基づく優先権主張の効果が認められない。
　
２．平成１９年５月２８日付けの手続補正についての補正却下の決定 
　 
［補正却下の決定の結論］ 
　 
　平成１９年５月２８日付けの手続補正を却下する。 
　 
　［理由］ 
　 
（１）補正後の本願発明 
　 
ア．本件補正により、特許請求の範囲の請求項１は、 
　
「【請求項１】
　透明性絶縁基板と、
　前記絶縁基板上に形成されており、ゲート電極、ドレイン電極、ソース電極、ゲート絶縁膜および半導体層からなる薄膜トランジスタと、
　一定の高さで前記薄膜トランジスタを覆っており、有機絶縁剤で形成され、前記薄膜トランジスタ上部に
一定の深さの
　前記保護膜上部に形成され、前記保護膜の溝に詰められて
平坦に形成される
　前記保護膜上部に形成されており、前記ドレイン電極と連結されている画素電極と、
　前記絶縁基板上に形成され、前記ゲート絶縁膜を挟んで前記画素電極の下方に位置している保持容量電極とを含み、
　前記保持容量電極上の前記保護膜は、パターンニングされて他の部分の前記保護膜より薄く形成されており、前記保護膜上部で前記ブラックマトリクス及び前記画素電極の端は互いに重なる、液晶表示装置用薄膜トランジスタ基板。」と補正された。 
　 
イ．上記補正は、請求項１に記載した発明を特定するために必要な事項である「溝」について「一定の深さの」との限定を付加するとともに、請求項１に記載した発明を特定するために必要な事項である「前記保護膜の溝に詰められているブラックマトリックス」について「平坦に形成される」との限定を付加するものであって、平成１８年改正前特許法１７条の２第４項２号の特許請求の範囲の減縮を目的とするものに該当する。 
　 
ウ．そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法１７条の２第５項において準用する同法１２６条５項の規定に適合するか）について以下に検討する。
　
（２）引用刊行物及び刊行物記載の発明 
　 
　ア．当審における、平成１８年１１月２１日付最後の拒絶理由通知の拒絶の理由で引用された本願の優先日（平成９年８月１４日）前に頒布された刊行物１〜１７は次のとおりである。
　 １．特開平７−１２８６８８号公報
 　２．特開平２−７３３３０号公報 
 　３．特開平６−２０８１３７号公報 
 　４．英国特許出願公開第２３００７４８号明細書 
 　５．特開平９−１５２６２５号公報 
 　６．特開平６−３３７４３６号公報 
 　７．特開平６−１６０９０２号公報 
 　８．特開昭６３−２４７７８９号公報 
 　９．特開平３−２４６５１６号公報 
 １０．特開平５−２１８９号公報 
 １１．特開平５−３４７２２号公報 
 １２．特開平５−２５７１６４号公報 
 １３．実願昭６２−１１４２７９号（実開昭６４−１８７５９号）のマイクロフィルム 
 １４．特開平１−２２９２２９号公報 
 １５．特開平４−３５７８７７号公報 
 １６．特開平３−２４６９４９号公報 
 １７．特開平９−９０３９７号公報 
　
　イ．上記刊行物１である特開平７−１２８６８８号公報(以下、「引用例１」という。)には、次の事項が図面とともに記載されている。
 　 
 （ア）「【０００５】図８は従来のオンチップブラックのさらに他の形成方法を示す工程図である。この例ではブラックマスクを初めに形成し層間絶縁膜を介して次に画素電極を設けている。工程Ａで基板３０１の上に遮光膜３０２を形成する。工程Ｂでフォトリソグラフィによりレジスト３０３を所定の形状にパタニングする。工程Ｃでレジスト３０３を介し遮光膜３０２をエッチングしてブラックマクス３０４に加工する。工程Ｄで使用済みとなったレジスト３０３を除去する。工程Ｅで層間絶縁膜３０５を被覆する。工程Ｆで透明導電膜３０６を重ねて成膜する。工程Ｇでレジスト３０７をマトリクス状にパタニングする。工程Ｈでレジスト３０７を介し透明導電膜をエッチングして画素電極３０８に加工する。最後に工程Ｉで使用済みとなったレジスト３０７を剥離する。これにより基板３０１上には層間絶縁膜３０５によって互いに電気的に分離されたブラックマスク３０４及び画素電極３０８が設けられる。なお電気的分離は遮光膜として金属材料を用いた場合必要になる。」、 
 （イ）「【０００７】 
 【発明が解決しようとする課題】図６及び図７に示した従来のオンチップブラック構造では、ブラックマスク及び画素電極は層構造的に同一レイヤーに位置する。同一レイヤー構造にすると基板表面が比較的平坦化でき液晶の配向制御等に有利である。しかしながら、同一レイヤー構造とする為には、例えば図６の工程Ｇにおいてブラックマスク１０４が画素電極１０７の処理に用いるエッチング溶液に侵されない事が必要である。図７に示した工程Ｇにおいても、先に形成した画素電極２０４がブラックマスク２０７の処理に用いるエッチング溶液に侵されない事が必要である。しかしながら、実際にはこの様なエッチング処理は極めて困難である。この為、図８及び図９に示した方法の様に層間絶縁膜を介在させる必要が生じるが、製造プロセスが複雑化し工程数が増大するという課題がある。又、図８の工程Ｇ及び工程Ｈに示す様に、層間絶縁膜３０５上で透明導電膜３０６をエッチングすると、画素電極３０８とブラックマスク３０４が隣接する部分では、夫々の膜厚分だけ凹凸ができる。従って、ブラックマスクの端部と画素電極の端部を極めて接近させた状態で精密なパタニングを行なう事は困難である。同様に図９の工程Ｇ及び工程Ｈに示す様に、層間絶縁膜４０５を介在させる事によりブラックマスク４０８と画素電極４０４の間に凹凸もしくは段差が生じ精密なエッチング加工が困難になる。さらに図６ないし図９に示した従来の方法では、何れもレジストのパタニングを２回行なっており、２枚のフォトマスクの位置合わせが必要であり工程の複雑化を招いている。」、及び、 
　（ウ） 「【００１２】 
 【実施例】以下、図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明に従って製造されたアクティブマトリクス表示装置の完成品状態を示す模式的な部分断面図である。図示する様に、アクティブマトリクス表示装置は駆動基板１と対向基板２とを所定の間隙を介して接合したフラットパネル構造を有している。駆動基板１と対向基板２との間には電気光学物質として液晶３が保持されている。対向基板２の内表面には対向電極４が形成されている。一方駆動基板１の内表面にはマトリクス状の画素電極５、個々の画素電極５を縁取るブラックマスク６及び各画素電極５を駆動するスイッチング素子７が形成されている。本例ではこのスイッチング素子７は絶縁基板８の上に形成された薄膜トランジスタからなる。薄膜トランジスタは所定の形状にパタニングされた半導体薄膜９とその上に絶縁膜１０を介して形成されたゲート電極Ｇとからなる。半導体薄膜９にはソース領域Ｓとドレイン領域Ｄが形成されている。かかる構成を有する薄膜トランジスタは第１層間絶縁膜１１により被覆されている。その上には薄膜トランジスタのソース領域Ｓに電気接続する配線電極１２が形成されている。第１層間絶縁膜１１の上には第２層間絶縁膜１３を介して平坦化膜１４が形成されている。本例ではこの平坦化膜１４の上に画素電極５及びブラックマスク６が同一レイヤーとして形成されている。なお平坦化膜１４は各画素電極５に整合してＲＧＢ三元色に着色すれば、カラーフィルタとして用いる事も可能である。 
 【００１３】本発明の特徴事項としてブラックマスク６はリフトオフ法により画素電極５に対してセルフアライメントな関係で形成される。基本的には、予めスイッチング素子７が設けられた駆動基板１の上に透明導電膜を形成する。次に、マトリクス状にパタニングされたレジストを介して透明導電膜をエッチングし画素電極５に加工する。さらに残されたレジストを介してセルフアライメントによりブラックマスク６を形成する。最後にレジストを剥離除去して、不要な部分のブラックマスクをリフトオフにより除去する。
 【００１４】次に図２を参照して、本発明にかかるブラックマスク形成方法の第１実施例を詳細に説明する。先ず最初に工程Ａで基板２１の上に透明導電膜２２を全面的に成膜する。なお本例では理解を容易にする為基板２１を単純化して示してあるが、実際にはスイッチング素子や層間絶縁膜さらには平坦化膜が形成されている。但し、本発明は図１に示した駆動基板構成に限られるものではなく、例えば層間絶縁膜の上に画素電極及びブラックマスクを形成する構造であっても良い。又、透明導電膜２２としては例えばＩＴＯを用いる事ができる。次に工程Ｂで透明導電膜２２の上にレジスト２３を塗布しフォトリソグラフィでマトリクス状にパタニングする。さらに工程Ｃでレジスト２３を介し透明導電膜２２をウェットエッチングして画素電極２４に加工する。本例ではオーバエッチングを行ない、レジスト２３の開口部よりも大きく透明導電膜を除去する。これによりレジスト２３の端縁下部にアンダーカット２５が設けられる。次に工程Ｄで遮光膜２６を全面的に成膜する。本例では導電性を有する膜材料を選択し、蒸着法、スパッタ法、ＣＶＤ法、スプレー法、塗布法又は印刷法により成膜する。最後に工程Ｅでレジスト２３の剥離を行ない不要な遮光膜を除去してブラックマスク２７を形成する。この方法によれば、アンダーカット２５を介して画素電極２４から離間した状態で導電性を有するブラックマスク２７をセルフアライメントにより形成する事が可能である。 
 【００１５】図３は本発明にかかるブラックマスク形成方法の第２実施例を示す工程図である。図２に示した第１実施例と異なり、導電性を有する遮光膜に代えて絶縁性の遮光膜材料を用いている。先ず工程Ａで基板３１の上に透明導電膜３２を全面的に成膜する。次に工程Ｂで透明導電膜３２の上にレジスト３３を塗布しマトリクス状にパタニングする。工程Ｃでレジスト３３を介し透明導電膜３２をエッチングして画素電極３４に加工する。本例ではジャストエッチングを行なって画素電極３４の寸法形状を出している。但しアンダーエッチングとしても良い事は勿論である。続いて工程Ｄで絶縁性の遮光膜を基板３１の全面に成膜する。この結果、エッチングにより透明導電膜３２が除去された部分に遮光膜３５が埋め込まれセルフアライメントによりブラックマスク３６が形成できる。遮光膜の成膜方法としては蒸着法、スパッタ法、ＣＶＤ法、スプレー法、塗布法、印刷法等を用いる事ができる。例えばスプレー法、塗布法又は印刷法を用いた場合、絶縁性の遮光膜材料として黒色インクや黒色レジスト等を用いる事が可能である。最後に工程Ｅで使用済みとなったレジスト３３を剥離し、遮光膜の不要部分を同時に除去する。この様にリフトオフ法を用いるとレジストのフォトリソグラフィは１回で済み、フォトマスク間のアライメントが不要であるばかりでなく、著しく工程数を削減できる。 
 【００１６】図４は本発明にかかるブラックマスク形成方法の第３実施例を示す工程図である。本例では遮光膜に代えて基板表面を着色して遮光領域とする事によりブラックマスクを形成している。先ず工程Ａで基板４１の上に全面的に透明導電膜４２を成膜する。この成膜は、例えばＩＴＯ等を蒸着もしくはスパッタすれば良い。次に工程Ｂでレジスト４３をマトリクス状にパタニングする。さらに工程Ｃでレジスト４３を介し透明導電膜４２をエッチングして画素電極４４に加工する。本例ではオーバエッチングを行ないレジスト４３の端縁下部にアンダーカット４５を設けている。次に工程Ｄで透明導電膜４２がエッチング除去された下地表面に対してイオンインプランテーション法を適用して選択的に遮光領域４６を形成する。例えば、金属粒子等を高エネルギー又は高ドーズ量でイオンインプランテーションする事によりレジスト４３の開口部に露出した基板４１表面はメタリックに変色し効果的なブラックマスクとなる。遮光領域４６が導電性を呈する場合でも、画素電極４１からアンダーカット４５を介して分離している為問題は生じない。最後に工程Ｅで使用済みとなったレジスト４３を剥離する。この結果、基板４１の上にはセルフアライメントで画素電極４４及びブラックマスク４７が形成される。 
 【００１７】図５は本発明にかかるブラックマスク形成方法の第４実施例を示す工程図である。図４に示した第３実施例と異なり、染色法を用いてブラックマスクとなる遮光領域を形成している。先ず工程Ａで基板５１の表面に透明導電膜５２を成膜する。次に工程Ｂでレジスト５３をマトリクス状にパタニングする。続いて工程Ｃでレジスト５３を介し透明導電膜５２をジャストエッチングして画素電極５４に加工する。本例では非導電性の遮光領域を形成するので画素電極のオーバエッチングは必要ない。次に工程Ｄで染色法により、基板５１の露出した表面に遮光領域５５を形成する。この際、基板５１の表面は染色しやすい層で覆われている事が好ましい。例えば、図１に示した平坦化層として着色容易な透明樹脂材料を用いる事ができる。最後に工程Ｅでレジスト５３を剥離する。この結果、基板５１表面にはセルフアライメントでブラックマスク５６及び画素電極５４が形成される。なお、染色法に代えてイオンインプランテーション法により非導電性の遮光領域を形成する事も可能である。」 
 　 
　（エ）また、引用例１の図３（Ｅ）の記載から、ブラックマスク３６の端が画素電極３４（符号３３は３４の誤記であることが明らかである。）の端に重なっている事項が見てとれる。 
 　 
 　（オ）これらの記載事項からみて、引用例１には、 
 　 
 「対向基板２との間に液晶３が保持されているアクティブマトリクス表示装置用駆動基板１であって、絶縁基板８と、前記絶縁基板８上に形成されており、ソース領域Ｓとドレイン領域Ｄとを有する半導体薄膜９、絶縁膜１０及びゲート電極Ｇからなるスイッチング素子７と、前記ソース領域Ｓに電気接続する配線電極１２と、前記スイッチング素子７を覆っており、透明樹脂材料で形成され、前記スイッチング素子７上部にエッチングにより透明導電膜３２が除去された部分を有する平坦化膜１４と、前記平坦化膜１４上の前記透明導電膜３２が除去された部分にスプレー法、塗布法、印刷法等で成膜し埋め込まれた黒インクや黒レジスト等の遮光膜３５からなるブラックマスク３６と、前記平坦化膜１４上部に形成されており、前記平坦化膜１４の孔を介して前記ドレイン領域Ｄと連結されている画素電極５又は３４とを含み、前記平坦化膜１４上部で前記ブラックマトリクス３６の端が前記画素電極３４の端に重なっている、アクティブマトリクス表示装置用駆動基板」の発明（以下「引用発明」という。）が記載されていると認められる。 
　
（３）対比 
 　本願補正発明と引用発明を対比する。 
 　 
ア．引用発明の絶縁基板８として透明なものを選ぶことは、画素電極が透明であり反射表示用の反射膜などの記載がないことなどの引用例１に記載の事項から自明である。 
 　 
イ．引用発明における「エッチングにより透明導電膜３２が除去された部分」は、溝になっていることが明らかであるから、本願補正発明における「保護膜」が有する「溝」と、溝である点で共通する。 
 　 
ウ．よって、引用発明における「絶縁基板８」、「ゲート電極Ｇ」、「半導体薄膜９」、「絶縁膜１０」、「スイッチング素子７」、「配線電極１２」、「透明樹脂材料」、「エッチングにより透明導電膜３２が除去された部分」、「平坦化膜１４」、「遮光膜３５」、「画素電極５」、「前記ブラックマトリクス３６の端が前記画素電極３４の端に重なっている」及び「対向基板２との間に液晶３が保持されているアクティブマトリクス表示装置用駆動基板１」は、それぞれ、本願補正発明における「透明性絶縁基板」、「ゲート電極」、「半導体層」、「ゲート絶縁膜」、「薄膜トランジスタ」、「ソース電極」、「有機絶縁剤」、「溝」、「一定の高さで覆っている保護膜」、「ブラックマトリックス」、「画素電極」、「前記ブラックマトリクス及び前記画素電極の端は互いに重なる」及び「液晶表示装置用薄膜トランジスタ基板」に相当する。 
　
エ．したがって、両発明は「透明性絶縁基板と、前記絶縁基板上に形成されており、ゲート電極、ゲート絶縁膜および半導体層を有する薄膜トランジスタと、一定の高さで前記薄膜トランジスタを覆っており、有機絶縁剤で形成された保護膜と、前記薄膜トランジスタ上部にある溝と、前記保護膜上部に形成され、前記溝に詰められているブラックマトリックスと、前記保護膜上部に形成されている画素電極とを含み、前記保護膜上部で前記ブラックマトリクス及び前記画素電極の端は互いに重なる、液晶表示装置用薄膜トランジスタ基板」の点で一致し、次の（ａ）、（ｂ）及び（ｃ）の点で相違する。 
　
（ａ）本願補正発明においては、ゲート電極、ドレイン電極、ソース電極、ゲート絶縁膜および半導体層からなる薄膜トランジスタと、前記ゲート絶縁膜を挟んで、前記ドレイン電極と連結されている画素電極の下方に位置している保持容量電極とが、絶縁基板上に形成されているのに対して、引用発明は、ドレイン領域Ｄを有する薄膜トランジスタが絶縁基板上に形成されているものの、ドレイン電極及び保持容量電極についてはこれを有さない点。 
　
（ｂ）本願補正発明においては、保持容量電極上の保護膜は、パターンニングされて他の部分の保護膜より薄く形成されているのに対して、引用発明は上記（ａ）で述べたとおり保持容量電極を有さない点。
　
（ｃ）本願補正発明においては、前記保護膜が前記薄膜トランジスタ上部に一定の深さの前記溝を有し、前記ブラックマトリックスが前記保護膜の前記溝に詰められて平坦に形成されるものであるのに対して、引用発明においては、前記ブラックマトリックスが透明導電膜をパターニングして前記画素電極を形成するために除去された部分である前記保護膜上部の前記溝に詰められたものであって、前記ブラックマトリックスが詰められる前記溝は前記保護膜が有するものではなく、溝に詰められた前記ブラックマトリックスが平坦に形成されているか明らかではない点。
　
（４）判断 
　
ア．上記相違点（ａ）について検討する。 
 　ゲート電極、ドレイン電極、ソース電極、ゲート絶縁膜および半導体層からなる薄膜トランジスタと、前記ゲート絶縁膜を挟んで前記ドレイン電極と連結されている画素電極の下方に位置している保持容量電極とが絶縁基板上に形成されている所謂「ボトムゲート型の薄膜トランジスタ基板」は、本願補正発明に関する優先日（平成９年８月１４日）前に周知である（例．刊行物２の３頁右上欄１７行〜４頁左上欄９行及び第１図、刊行物３の段落００１７〜００２４及び図１、刊行物４の１１頁〜１６頁及びＦＩＧ．２Ａ〜ＦＩＧ．２Ｇ、刊行物５の段落００８０〜００８２、段落０１６７〜０１７０、図１、図２、図１４及び図１５、刊行物６の段落０００５〜００１３、段落００２３、図４及び図８参照。）。そして、液晶表示装置用薄膜トランジスタ基板に用いる薄膜トランジスタとしてトップゲート型のものとするかボトムゲート型のものとするかは、適宜選択することができた設計事項であるから、引用発明における薄膜トランジスタとして、引用例１に記載のトップゲート型のものに代えこの周知のものを採用し、ゲート絶縁膜を挟んでドレイン電極と連結されている画素電極の下方に保持容量電極を形成すること（上記相違点（ａ））は、当業者が容易になし得たものである。 
 　 
イ．上記相違点（ｂ）について検討する。 
 　保持容量電極上の保護膜は、パターンニングされて他の部分の保護膜より薄く形成されている事項は、本願補正発明に関する優先日（平成９年８月１４日）前に周知である（例．刊行物６の段落００１２、段落００３１、図８及び図４、刊行物７の段落０００８〜００１４、図７及び図８参照。）。そして、引用発明に、上記（ア）で述べた周知技術とともにこの周知技術を採用し、一定の高さで薄膜トランジスタを覆う有機絶縁剤で形成され保護膜（平坦化膜１４）を備えながら、大きな保持容量を持つものとすることは、当業者が容易になし得たものである。 
 　 
ウ．上記相違点（ｃ）について検討する。
　（ア）エッチングにより透明導電膜のみでなくその下の基板も除去して一定の深さの溝を形成し、その溝に遮光性材料を詰めてブラックマトリクスを形成することは本願補正発明に関する優先日（平成９年８月１４日）前に周知である（例．刊行物８の２頁左下欄１４行〜３頁右上欄２行、３頁左下欄１〜１７行及び第２図（特に、「３．３ミクロンの均一な溝」の記載参照。）、刊行物９の４頁右下欄１０行〜５頁右上欄３行及び第２図（特に、「１μｍの深さだけエッチングして溝７を形成した」の記載、及び、溝のない実施例１の遮光膜の厚さが４０００Åであるのに対して、１μｍの溝のある実施例２の遮光膜の厚さが１４０００Åである点参照。））。
　（イ）黒インクや黒レジスト等の遮光膜は遮光膜として必要とされる光学濃度を得るためにはその膜厚を１μｍないし４μｍ程度に厚くしなければならないことは本願補正発明に関する優先日（平成９年８月１４日）前に周知である（例．特開平６−２０８１３５号公報の段落００１６〜００１８、特開平６−２３５９３６号公報の段落００１６〜００１７、特開平９−９０３３９号公報の段落０００９〜００１１）。
　（ウ）黒インクや黒レジスト等の遮光膜の光学濃度はその膜厚に左右されることから、その厚みが一定になるように遮光膜を平坦に形成することは当業者に自明である。
　（エ）画素電極を形成する透明導電膜の膜厚は通常０．１〜０．２μｍ程度であることは例を示すまでもなく周知である。
　（オ）引用例１には、基板表面を平坦化することが液晶の配向制御等において有利であり、凹凸もしくは段差は精密なエッチング加工を困難にする旨記載されている（上記（２）イ．（イ）【０００７】参照。）。
　（カ）したがって、遮光膜として必要とされる光学濃度の遮光効果を得るためには遮光膜の膜厚を１μｍないし４μｍ程度に厚くしなければならないところの黒インクや黒レジスト等の遮光膜からブラックマスクを形成している引用発明が、該ブラックマスクと膜厚０．１〜０．２μｍ程度である画素電極との間に段差を生じ、精密なエッチング加工を困難にするとともに液晶の配向制御等に不利であるといった問題点を有していることは当業者に自明であるから、「エッチングにより透明導電膜のみでなくその下の基板も除去して一定の深さの溝を形成し、その溝に遮光性材料を詰めてブラックマトリクスを形成する」という上記周知技術を引用発明の画素電極間（透明導電膜３２が除去された部分）の保護膜（平坦化膜１４）に用いて、前記保護膜の前記薄膜トランジスタ上部に一定の深さの溝を形成し、前記ブラックマトリックスを、「前記保護膜の溝に詰められて平坦に形成されるもの」とすることにより、画素電極との間に段差がなく、凹凸のない平坦な基板表面を実現して、精密なエッチング加工を可能にし、液晶の配向制御等において有利なものとすることは、当業者が容易に想到し得たことである。すなわち、上記相違点（ｃ）は、引用例１及び上記周知技術に基づいて当業者が容易になし得たことである。 
　
エ．そして、本願補正発明の効果は、引用発明及び上記周知技術から当業者が予測できた程度のものに過ぎない。
　
オ．よって、本願補正発明は、引用例１に記載の発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により独立して特許を受けることができない。
　 
（５）むすび 
　 
　以上のとおり、本件補正は、平成１８年改正前特許法１７条の２第５項で準用する同法１２６条５項の規定に違反するものであり、同法１５９条１項で読み替えて準用する同法５３条１項の規定により却下されるべきものである。 
　 
３．本願発明について 
　 
（１）本願発明 
　 
　平成１９年５月２８日付の手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成１６年６月９日付け手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜４７に記載された事項によって特定されるとおりのものであるところ、請求項１に係る発明（以下、「本願発明」という。）は次のものである。  
　
「【請求項１】
　透明性絶縁基板と、
　前記絶縁基板上に形成されており、ゲート電極、ドレイン電極、ソース電極、ゲート絶縁膜および半導体層からなる薄膜トランジスタと、
　一定の高さで前記薄膜トランジスタを覆っており、有機絶縁剤で形成され、前記薄膜トランジスタ上部に溝を有する保護膜と、
　前記保護膜上部に形成され、前記保護膜の溝に詰められているブラックマトリックスと、
　前記保護膜上部に形成されており、前記ドレイン電極と連結されている画素電極と、
　前記絶縁基板上に形成され、前記ゲート絶縁膜を挟んで前記画素電極の下方に位置している保持容量電極とを含み、
　前記保持容量電極上の前記保護膜は、パターンニングされて他の部分の前記保護膜より薄く形成されており、前記保護膜上部で前記ブラックマトリクス及び前記画素電極の端は互いに重なる、液晶表示装置用薄膜トランジスタ基板。」 
　 
（２）引用例 
　 
　当審における、平成１８年１１月２１日付最後の拒絶理由通知の拒絶の理由で引用された引用例、及びその記載事項は、前記２．（２）に記載したとおりである。　 
　 
（３）対比・判断 
　 
　本願発明は、前記２．で検討した本願補正発明から「溝」の限定事項である「一定の深さの」との限定を省くとともに、「前記保護膜の溝に詰められているブラックマトリックス」の限定事項である「平坦に形成される」との限定を省いたものである。 
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、引用例１及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例１及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 
　 
（４）むすび 
　 
　以上のとおり、本願発明は、引用例１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。 
　よって、結論のとおり審決する。