【事件の表示】
　特願２００５−２３４４３０「電子モジュール及びその駆動方法並びに電子機器」拒絶査定不服審判事件〔平成１８年　１月２６日出願公開、特開２００６−　２３７６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年７月１６日（優先権主張平成１４年８月３０日、平成１４年９月９日、平成１４年９月１２日）に出願した特願２００３−２７５４３０号の一部を平成１７年８月１２日に新たに特許出願した特願２００５−２３４４３０号であって、平成１８年８月９日付けで拒絶理由通知がされ、同年１０月１３日付けで手続補正がされ、これに対して、平成１９年１月１８日付けで拒絶査定がされ、これに対し、同年２月２２日付けで拒絶査定不服審判の請求がなされるとともに同年３月１９日付けで手続補正がなされたものである。
　
第２　平成１９年３月１９日付けの手続補正についての補正の却下の決定
　
[補正の却下の決定の結論]
　
　平成１９年３月１９日付けの手続補正（以下、「本件補正」という。）を却下する。
　
[理由]
１．補正の内容
　本件補正は、特許請求の範囲について、補正前（平成１８年１０月１３日付け手続補正書参照）に
　
「　【請求項１】
　電子基板と、
　前記電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板と、
　を有し、
　前記配線基板は、入力端子と、前記入力端子に入力された外部電源を増幅して異なる複数の増幅電源を生成する１つ又は複数の増幅回路と、を有し、
　前記１つ又は複数の増幅回路のうち少なくとも１つの増幅回路は、第１の回路及び第２の回路により構成され、前記第１の回路は、前記集積回路チップに内蔵されている電子モジュール。
　　【請求項２】
　請求項１記載の電子モジュールにおいて、
　前記外部電源によって、前記集積回路チップが駆動され、
　前記複数の増幅電源によって、前記電子基板が駆動される電子モジュール。
　　【請求項３】
　請求項１又は請求項２記載の電子モジュールにおいて、
　前記集積回路チップと前記入力端子との間の領域に前記増幅回路が形成されてなる電子モジュール。
　　【請求項４】
　請求項１から請求項３のいずれかに記載の電子モジュールにおいて、
　前記配線基板の幅方向の中央部に前記集積回路チップが搭載され、
　前記１つ又は複数の増幅回路のうち一対の増幅回路が、前記配線基板の幅方向の両端側に形成されてなる電子モジュール。
　　【請求項５】
　電子基板と、
　前記電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板と、
　を有し、
　前記配線基板は、入力端子と、前記入力端子に入力された外部電源を増幅して異なる複数の増幅電源を生成する１つ又は複数の増幅回路と、を有し、
　前記配線基板の幅方向の中央部に前記集積回路チップが搭載され、
　前記１つ又は複数の増幅回路のうち一対の増幅回路が、前記配線基板の幅方向の両端側に形成されてなり、
　前記配線基板は、前記集積回路チップから前記電子基板に向けて延びる信号配線と、前記一対の増幅回路から前記電子基板に向けて延びる電源配線と、を有し、
　前記電源配線は、前記信号配線よりも幅が広くなるように形成されてなる電子モジュール。
　　【請求項６】
　電子基板と、
　前記電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板と、
　を有し、
　前記配線基板は、入力端子と、前記入力端子に入力された外部電源を増幅して異なる複数の増幅電源を生成する１つ又は複数の増幅回路と、を有し、
　前記１つ又は複数の増幅回路のうち１つの増幅回路は、前記集積回路チップに形成された第１の回路と、前記集積回路チップとは別に設けられた第２の回路と、によって構成されてなる電子モジュール。
　　【請求項７】
　請求項６記載の電子モジュールにおいて、
　前記第２の回路は、キャパシタを含む電子モジュール。
　　【請求項８】
　請求項６記載の電子モジュールにおいて、
　前記第２の回路は、インダクタを含む電子モジュール。
　　【請求項９】
　請求項１から請求項８のいずれかに記載の電子モジュールを有する電子機器。
　　【請求項１０】
　集積回路チップが搭載されてなる配線基板に形成された入力端子に外部電源を入力すること、
　前記外部電源を、前記配線基板上の１つ又は複数の増幅回路によって増幅して、異なる複数の増幅電源を生成すること、及び、
　前記異なる複数の増幅電源によって、前記配線基板に電気的に接続された電子基板を駆動すること、
　を含み、
　前記１つ又は複数の増幅回路のうち少なくとも１つの増幅回路は、前記集積回路チップに内蔵された第１の回路と、前記集積回路チップとは別に設けられた第２の回路と、によって構成されてなる電子モジュールの駆動方法。」
　
とあったものを、
　
「　【請求項１】
　電子基板と、
　前記電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板と、
　を有し、
　前記配線基板は、入力端子と、前記入力端子に入力された外部電源を増幅して異なる複数の増幅電源を生成する１つ又は複数の増幅回路と、を有し、
　前記１つ又は複数の増幅回路のうち少なくとも１つの増幅回路は、第１の回路及び第２の回路により構成され、前記第１の回路は、前記集積回路チップに内蔵され、前記第２の回路は、前記第１の回路が内蔵された前記集積回路チップとは別に設けられている電子モジュール。
　　【請求項２】
　請求項１記載の電子モジュールにおいて、
　前記外部電源によって、前記集積回路チップが駆動され、
　前記複数の増幅電源によって、前記電子基板が駆動される電子モジュール。
　　【請求項３】
　請求項１又は請求項２記載の電子モジュールにおいて、
　前記集積回路チップと前記入力端子との間の領域に前記増幅回路が形成されてなる電子モジュール。
　　【請求項４】
　請求項１から請求項３のいずれかに記載の電子モジュールにおいて、
　前記配線基板の幅方向の中央部に前記集積回路チップが搭載され、
　前記１つ又は複数の増幅回路のうち一対の増幅回路が、前記配線基板の幅方向の両端側に形成されてなる電子モジュール。
　　【請求項５】
　電子基板と、
　前記電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板と、
　を有し、
　前記配線基板は、入力端子と、前記入力端子に入力された外部電源を増幅して異なる複数の増幅電源を生成する１つ又は複数の増幅回路と、を有し、
　前記配線基板の幅方向の中央部に前記集積回路チップが搭載され、
　前記１つ又は複数の増幅回路のうち一対の増幅回路が、前記配線基板の幅方向の両端側に形成されてなり、
　前記配線基板は、前記集積回路チップから前記電子基板に向けて延びる信号配線と、前記一対の増幅回路から前記電子基板に向けて延びる電源配線と、を有し、
　前記電源配線は、前記信号配線よりも幅が広くなるように形成されてなる電子モジュール。
　　【請求項６】
　電子基板と、
　前記電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板と、
　を有し、
　前記配線基板は、入力端子と、前記入力端子に入力された外部電源を増幅して異なる複数の増幅電源を生成する１つ又は複数の増幅回路と、を有し、
　前記１つ又は複数の増幅回路のうち１つの増幅回路は、前記集積回路チップに形成された第１の回路と、前記集積回路チップとは別に設けられた第２の回路と、によって構成されてなる電子モジュール。
　　【請求項７】
　請求項６記載の電子モジュールにおいて、
　前記第２の回路は、キャパシタを含む電子モジュール。
　　【請求項８】
　請求項６記載の電子モジュールにおいて、
　前記第２の回路は、インダクタを含む電子モジュール。
　　【請求項９】
　請求項１から請求項８のいずれかに記載の電子モジュールを有する電子機器。
　　【請求項１０】
　集積回路チップが搭載されてなる配線基板に形成された入力端子に外部電源を入力すること、
　前記外部電源を、前記配線基板上の１つ又は複数の増幅回路によって増幅して、異なる複数の増幅電源を生成すること、及び、
　前記異なる複数の増幅電源によって、前記配線基板に電気的に接続された電子基板を駆動すること、
　を含み、
　前記１つ又は複数の増幅回路のうち少なくとも１つの増幅回路は、前記集積回路チップに内蔵された第１の回路と、前記集積回路チップとは別に設けられた第２の回路と、によって構成されてなる電子モジュールの駆動方法。」
　
　と補正するものであるところ、その内容は、補正前の請求項１の「前記第１の回路は、前記集積回路チップに内蔵されている」を、補正後の請求項１において「前記第１の回路は、前記集積回路チップに内蔵され、前記第２の回路は、前記第１の回路が内蔵された前記集積回路チップとは別に設けられている」と補正するものであって、「第２の回路」について「第１の回路が内蔵された前記集積回路チップとは別に設けられている」という限定を付したものであるから、平成１８年改正前特許法第１７条の２第４項第２号に掲げる特許請求の範囲の限定的減縮を目的とする補正に該当する。よって、本件補正は、同法第１７条の２第４項の規定に適合する。
　
２．独立特許要件についての検討
　そこで、本件補正後における特許請求の範囲に記載されている事項により構成される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たすか）否かを、請求項１に係る発明（以下、「本願補正発明」という。）について以下に検討する。 
　
３．引用例
　原査定の拒絶の理由に引用され、本願の出願の日前の他の出願であって、その出願後に出願公開された特願２００１−３６０８０号（特開２００２−２４４５８０号公報参照）の願書に最初に添付した明細書及び図面（以下、「先願明細書」という。）には、以下の技術事項が記載されている。
　
（ａ）「【請求項１】互いに交差するようにマトリクス状に配された複数の第１電極と複数の第２電極とを有する表示素子を駆動するために設けられ、上記第１電極を駆動する駆動回路がチップに集積された第１集積回路および上記第２電極を駆動する駆動回路がチップに集積された第２集積回路と、
接続端子および該接続端子と上記第１集積回路とを接続する接続配線を有するとともに、上記接続端子と上記表示素子との間で上記第１集積回路が上記第２集積回路よりも上記表示素子に近い位置にあるように上記第１および上記第２集積回路を実装する単一の実装基板とを備え、
上記実装基板において、上記接続配線が上記第２集積回路の実装領域を通過するように固定して配されていることを特徴とする表示素子駆動装置。」
　
（ｂ）「【０００１】
【発明の属する技術分野】本発明は、液晶表示素子等の表示素子を駆動する駆動回路が集積された集積回路を表示素子に接続される実装基板に実装する構造を有する表示素子駆動装置およびそれを備えた表示装置に関するものである。」
　
（ｃ）「【０００４】上記の駆動方法のように、マトリクス型の液晶表示パネルを駆動するには、走査信号とデータ信号とを画素部に与える必要がある。このため、図１４および図１５に示すように、液晶パネル１１１のガラス基板１１１ａに形成される表示エリア１１１ｂの１辺側にデータ線側駆動用ＬＳＩチップ（以降、データＬＳＩチップと称する）１１２を配置し、液晶パネル１１１の他の辺側に走査線側駆動用ＬＳＩチップ（以降、走査ＬＳＩチップと称する）１１３を配置する構成が一般的である。」
　
（ｄ）「【００３７】
【発明の実施の形態】〔実施の形態１〕本発明の実施の一形態について図１ないし図１１に基づいて説明すれば、以下の通りである。
【００３８】図２に示すように、本実施の形態に係る液晶モジュールは、液晶パネル１、後述する周辺回路等からなっている。
【００３９】表示素子としての液晶パネル１は、一般的なＳＴＮ液晶パネルであり、走査線電極群２と、データ線電極群３と、マトリクス状に配された両電極群２・３との間に挟持された液晶（図示せず）とを有している。走査線電極群２は、互いに並行に配された横方向に延びる走査線電極Ｘ１〜Ｘｎからなる。一方、データ線電極群３は、走査線電極Ｘ１〜Ｘｍと直交し、かつ互いに平行に配置された縦方向に延びるデータ線電極Ｙ１〜Ｙｎからなる。また、走査線電極Ｘｉ（ｍ＝ｉ）とデータ線電極Ｙｊ（ｎ＝ｊ）とが交差する部分には画素部Ｐが形成される。画素部Ｐ…は、液晶パネル１の表示エリア１ａ内にマトリクス状に設けられている。
【００４０】液晶パネル１には、走査線電極駆動回路（以降、コモンドライバと称する）１１およびデータ線電極駆動回路（以降、セグメントドライバと称する）１２が接続されている。また、コモンドライバ１１およびセグメントドライバ１２には、コントロール回路１３および電圧発生回路１４が接続されている。コモンドライバ１１は、走査線電極群２に駆動すべき走査線電極Ｘ１〜Ｘｍを選択するための走査信号を出力する。セグメントドライバ１２は、データ線電極群３に表示用データに基づくデータ信号を出力する。
【００４１】コントロール回路１３は、表示をコントロールするために、表示データを格納するＶＲＡＭ１５から表示データを受け取り、システムバス１６を通じた外部との通信での指示に応じて、表示制御のためのコントロール信号ＣＴＬを両ドライバ１１・１２に供給する。ただし、セグメントドライバ１２に供給するコントロール信号には、表示データが含まれている。
【００４２】電圧発生回路１４は、異なる５種類の表示用の電圧Ｖ０〜Ｖ５を発生し、コモンドライバ１１に電圧Ｖ０・Ｖ１・Ｖ４・Ｖ５を与える一方、セグメントドライバ１２に電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５を与える。これらの電圧Ｖ０〜Ｖ５を基に液晶駆動の信号レベルが決定される。駆動電圧波形については、前述の公開公報等に記載されているため、その説明を省略する。
【００４３】また、両ドライバ１１・１２には、電源電圧Ｖccおよび基準電圧Ｖssと、昇圧電源電圧Ｖddとが与えられる。電源電圧Ｖccはロジック駆動用の電圧（５Ｖ系）であり、基準電圧Ｖssは接地電位等で与えられる基準の電圧である。また、昇圧電源電圧Ｖddは、昇圧された出力段駆動用の電圧であり、駆動方法によっては必要である（例えば２０Ｖ）。
【００４４】図１に示すように、液晶パネル１には、ガラス基板１における１辺側に実装パッケージ２１が接続されている。実装パッケージ２１は、ＣＯＦ(Chip On Film)と呼ばれる技術によって、コモンドライバ１１がチップに集積されたＬＳＩチップ２３（第２集積回路）およびセグメントドライバ１２（第１集積回路）がチップに集積されたＬＳＩチップ２４を、ポリイミド等からなる絶縁性のフィルム基材２２上に実装するパッケージである。この実装パッケージ２１は、一端側で液晶パネル１の接続用のＩＴＯ（Indium Tin Oxide；インジウム錫酸化物）と接続されている。」
　
（ｅ）「【００４７】なお、第２配線部２８ｂは、前述のコントロール信号ＣＴＬ、電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５（セグメントドライバ１２用）、電源電圧Ｖcc、基準電圧Ｖssおよび昇圧電源電圧Ｖddの入力のための配線だけでなく、信号の出力のための配線を含んでいてもよい。例えば、その信号は、コントロール信号ＣＴＬに含まれ、セグメントドライバ１２に設けられたシフトレジスタを転送されるスタートパルス信号であってもよい。このスタートパルス信号がシフトレジスタを転送される間に、シフトレジスタの各出力段から出力されるパルス信号が、データ線電極Ｙ１〜Ｙｎに与える表示データに応じた電圧Ｖ０・Ｖ２・Ｖ３・Ｖ５から１つを選択するためのサンプリング信号として用いられる。」
　
（ｆ）「【００６７】図６は、上記の突起２３ｂ…を有するＬＳＩチップ２３への配線構造を示している。前述の接続端子群２７に接続された配線部２８は、ＬＳＩチップ２３・２４に供給するコントロール信号ＣＴＬのための信号線、および前述の各種の電圧を入力するための電源線を含んでいる。そのうち、第１配線部２８ａは、ＬＳＩチップ２３の接続電極（バンプ２３ａ…）に接続される一方、他の第２配線部２８ｂは、ＬＳＩチップ２３の下方を通過してＬＳＩチップ２４に接続される。ＬＳＩチップ２３の実装面２３ｅには、第２配線部２８ｂの通過領域に、電気的に導通する接続電極がないため、そのような接続電極による第２配線部２８ｂ間の短絡、ＬＳＩチップ２３の内部回路との短絡等が生じることはない。」
　
（ｇ）「【００８０】図１１（ａ）に示す構成は、ＬＳＩチップ２３にバッファ、アンプ、レベルシフタ等の回路を設け、他のＬＳＩから伝送される際の信号の減衰の補間、増幅、インピーダンス変換、レベル変換等を行うようにした実装パッケージ２１に好適である。ＬＳＩチップ２４を含む図示しない他のＬＳＩも、同様な回路を有し、後述する同様なバンプ構造を有していてもよい。
【００８１】この構成において、ＬＳＩチップ２３は、第２配線部２８ｂを接続するためのバンプ２３ｄ1 〜２３ｄ4 およびバンプ２３ｄ11〜２３ｄ14を有している。また、図１１（ｂ）に示すように、ＬＳＩチップ２３の内部には、ＬＳＩチップ２４への入力信号に対し各種の処理を施すためのバッファ、アンプ、レベルシフタ等を含む処理回路としての内部回路４１〜４４が設けられている。内部回路４１〜４４の入力端子にはそれぞれバンプ２３ｄ1 〜２３ｄ4 が接続され、内部回路４１〜４４の出力端子にはそれぞれバンプ２３ｄ11〜２３ｄ14が接続されている。」
　
（ｈ）図１１（ａ）および（ｂ）の記載から、ＬＳＩチップが複数のバッファ、アンプ、レベルシフタ等の内部回路を有することが見てとれる。
　
　上記先願明細書記載事項及び図面を総合勘案すると、先願明細書には、次の発明（以下、「先願発明」という。）が記載されていると認められる。
　
「ガラス基板と、走査線電極群２と、データ線電極群３と、マトリクス状に配された両電極群２・３との間に挟持された液晶とを有している液晶パネル１と、
　前記液晶パネル１に接続され、ＬＳＩチップ２３およびＬＳＩチップ２４を実装するフィルム基材２２とを有する表示素子駆動装置において、
　前記フィルム基材２２は、各種の電圧を入力するための電源線を含む配線部２８を有し、
　前記ＬＳＩチップ２４が、バッファ、アンプ、レベルシフタ等の内部回路を有し、
　前記ＬＳＩチップ２３の内部には、前記ＬＳＩチップ２４への入力信号に対し各種の処理を施すためのバッファ、アンプ、レベルシフタ等を含む処理回路が設けられている表示素子駆動装置。」
　
４．対比
　本願補正発明を、先願発明と対比する。
　先願発明の「ガラス基板と、走査線電極群２と、データ線電極群３と、マトリクス状に配された両電極群２・３との間に挟持された液晶とを有している液晶パネル１」は、本願補正発明の「電子基板」に相当する。
　先願発明の「ＬＳＩチップ２３」および「ＬＳＩチップ２４」は、本願補正発明の「集積回路チップ」に相当する。
　先願発明の「液晶パネル１に接続され、ＬＳＩチップ２３およびＬＳＩチップ２４を実装するフィルム基材２２」は、本願補正発明の「電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板」に相当する。
　先願発明の「配線部２８」は、本願補正発明の「入力端子」に相当する。
　先願発明の「配線部２８」が「各種の電圧を入力するための電源線を含む」ことは、本願補正発明の「入力端子」に「外部電源」を入力することに相当する。
　先願発明の「ＬＳＩチップ２４」が「アンプ」を有し、「ＬＳＩチップ２３の内部には、ＬＳＩチップ２４への入力信号に対し各種の処理を施すための」「アンプ」が設けられていることからみて、ＬＳＩチップ２３が第１のアンプを有し、ＬＳＩチップ２４が第２のアンプを有し、ＬＳＩチップ２３の出力がＬＳＩチップ２４に入力されることは明らかである。
　そうすると、「第１のアンプ」および「第２のアンプ」がそれぞれ本願補正発明の「第１の回路」および「第２の回路」に相当する。そして、「第２のアンプ」を有する「ＬＳＩチップ２４」が「第１のアンプ」を有する「ＬＳＩチップ２３」とは別に設けられていることは明らかであるから先願発明の「ＬＳＩチップ２４が、バッファ、アンプ、レベルシフタ等の内部回路を有し、前記ＬＳＩチップ２３の内部には、前記ＬＳＩチップ２４への入力信号に対し各種の処理を施すためのバッファ、アンプ、レベルシフタ等を含む処理回路が設けられている」ことは、本願補正発明の「増幅回路は、第１の回路及び第２の回路により構成され、前記第１の回路は、前記集積回路チップに内蔵され、前記第２の回路は、前記第１の回路が内蔵された前記集積回路チップとは別に設けられている」ことに相当する。
　先願発明の「アンプ」を有する「ＬＳＩチップ２３およびＬＳＩチップ２４」を「フィルム基材２２」に実装したことは、本願補正発明の「配線基板」が「複数の増幅回路」を有することに相当する。
　先願発明の「表示素子駆動装置」は、本願補正発明の「電子モジュール」に相当する。
　
　すると、本願補正発明と、先願発明とは、次の点で一致する。
　
「電子基板と、
　前記電子基板に取り付けられており、集積回路チップが搭載されてなる配線基板と、
　を有し、
　前記配線基板は、入力端子と、前記入力端子に入力された外部電源を増幅する１つ又は複数の増幅回路と、を有し、
　前記１つ又は複数の増幅回路のうち少なくとも１つの増幅回路は、第１の回路及び第２の回路により構成され、前記第１の回路は、前記集積回路チップに内蔵され、前記第２の回路は、前記第１の回路が内蔵された前記集積回路チップとは別に設けられている電子モジュール。」
　
　一方で、本願補正発明と先願発明は、次の点で一応相違する。
　
　本願補正発明においては、「増幅回路」が「複数の増幅電源を生成」しているのに対して、先願発明においてはこのことが明確でない点。
　
５．判断
　上記相違点について検討する。
　先願明細書においては、ＬＳＩチップ２３およびＬＳＩチップ２４が複数のバッファ、アンプ、レベルシフタ等の内部回路を有することも記載されており、複数のアンプにより複数の電圧が生成されることは当業者には自明の事項である。そして、上記相違点は、新たな効果を奏するものではなく、課題解決のための具体化手段における微差というべきものであるから、実質的な構成上の相違ということができない。
　
　したがって、本願補正発明は、先願発明と実質同一である。
　
　また、この出願の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められない。
　
　よって、本願補正発明は、特許法第２９条の２の規定により特許を受けることができない。
　
６．本件補正についての結び
　以上のとおり、本件補正発明は、特許法第２９条の２の規定により、特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する要件を満たさないものであり、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成１９年３月１９日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、「第２［理由］１．」に本件補正前の請求項１として記載したとおりのものである。
　
２．引用例
　原査定の拒絶の理由で引用された先願明細書及びその記載事項は、前記「第２［理由］３．」に記載したとおりである。
　
３．対比・判断
　本願発明は、前記「第２［理由］１．」に記載した本件補正発明から、「第２の回路」について「第１の回路が内蔵された前記集積回路チップとは別に設けられている」という限定を省いたものに相当する。
　
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が前記「第２［理由］５．」に記載したとおり、先願発明と実質同一であるから、本願発明も、同様の理由により、先願発明と実質同一である。
　
４．むすび
　したがって、本願発明は、先願発明と実質同一であり、しかも、この出願の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願発明は、特許法第２９条の２の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。