【事件の表示】
　平成１１年特許願第２１９６８６号「配線基板」拒絶査定不服審判事件〔平成１３年　２月１６日出願公開、特開２００１−　４４５９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ｉ．手続の経緯
　本願は、平成１１年８月３日の出願であって、平成１７年７月２５日付の拒絶理由通知に対し、同年１０月１７日付で意見書及び手続補正書が提出されたが、同年１２月２８日付で拒絶査定がなされ、これを不服として平成１８年３月２日付で審判請求がなされるとともに、同年４月３日付で手続補正がなされたものである。
　
ＩＩ．平成１８年４月３日付の手続補正についての補正却下の決定
　
【補正却下の決定の結論】
　平成１８年４月３日付の手続補正を却下する。
　
【理　由】
［１］本件手続補正の内容
　本件手続補正は、特許請求の範囲の請求項１についての補正事項を含んでおり、補正前後の特許請求の範囲の請求項１は、次のとおりである。
　
＜補正前の特許請求の範囲の請求項１＞
「【請求項１】
ＩＣチップを搭載するための配線基板であって、
　絶縁層と、
　上記絶縁層内に形成され、第１の電位に接続されて上記ＩＣチップへ供給する電流の往路となる多数の第１ビアと、
　上記絶縁層内に形成され、第２の電位に接続されて上記電流の復路となる多数の第２ビアと、
を備え、
　上記多数の第１ビアは、互いに格子状に配置され、
　上記多数の第２ビアは、互いに格子状に配置されていると共に、
　上記多数の第１ビア及び多数の第２ビアは、それぞれ互いの格子の目に配置されており、
　上記多数の第１ビア及び第２ビアは、
　　隣り合うビア同士の間隔よりもごく小さな間隔を空けて互いに隣接して形成された複数の貫通孔内に、同じ電位に接続する隣接ビアがそれぞれ形成されて１つの組をなしている組状のビア群からなる
ことを特徴とする配線基板。」
　
＜補正後の特許請求の範囲の請求項１＞
「【請求項１】
ＩＣチップを搭載するための配線基板であって、
　絶縁層と、
　上記絶縁層内に形成され、第１の電位に接続されて上記ＩＣチップへ供給する電流の往路となる多数の第１ビアと、
　上記絶縁層内に形成され、第２の電位に接続されて上記電流の復路となる多数の第２ビアと、
　上記ＩＣチップと接続するＩＣ接続端子を有するＩＣ接続面と、
を備え、
　上記多数の第１ビアは、互いに格子状に配置され、
　上記多数の第２ビアは、互いに格子状に配置されていると共に、
　上記多数の第１ビア及び多数の第２ビアは、それぞれ互いの格子の目に配置されており、
　上記多数の第１ビア及び第２ビアは、
　隣り合うビア同士の間隔よりもごく小さな間隔を空けて互いに隣接して形成された複数の貫通孔内に、同じ電位に接続する隣接ビアがそれぞれ形成されて１つの組をなしている組状のビア群からなり、
　上記ＩＣ接続端子にそれぞれ接続する
ことを特徴とする配線基板。」
　
［２］補正の適否について
　上記補正事項は、補正前の請求項１に記載した発明の特定事項である「ＩＣチップを搭載するための配線基板」について、「ＩＣチップと接続するＩＣ接続端子を有するＩＣ接続面」を備えたものである旨の限定と、同特定事項の「多数の第１ビア及び第２ビア」について、「ＩＣ接続端子にそれぞれ接続する」ものである旨の限定とを付加するものであるから、平成１８年改正前特許法第１７条の２第４項第２号に規定された特許請求の範囲の限定的減縮を目的とするものに該当する。
　
　そこで、補正後の請求項１に記載された発明（以下、「本願補正発明１」という。）が特許出願の際独立して特許を受けることができるものであるか否か（同法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するものであるか否か）について検討する。
　
１．引用刊行物及びその摘記事項
　平成１７年７月２５日付の拒絶理由通知に引用された本願出願前に頒布された刊行物である特開平６−９７３６２号公報（以下、「刊行物１」という。）には、次の事項が記載されている。
　
（１）刊行物１：特開平６−９７３６２号公報
（１ａ）「【０００１】
【産業上の利用分野】この発明は半導体マルチチップモジュール実装に使用される多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法に関する。
　　　　【０００２】
【従来の技術】・・・高性能なＬＳＩを用いてコンピュータや通信機器を構成する場合、ＬＳＩ自体の高速化により、信号がＬＳＩ間を伝送するときの実装遅延が相対的に大きな比率を占めるようになり、システム性能を制限する要因となってきている。
　　　　【０００３】この解決手法として、ＬＳＩをベアチップのまま高密度に実装するマルチチップモジュール（ＭＣＭ：Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の開発が盛んになってきた。ＭＣＭには、用いる基板の種類によって、プリント基板に直接、ベアチップを実装するＭＣＭ−Ｌ、グリーンシートと称されるセラミクス薄膜を積層し、焼成したセラミック基板を用いるＭＣＭ−Ｃ、薄膜多層配線基板を用いるＭＣＭ−Ｄに分類することができる。その中でも、電気的特性や配線密度等の観点からＭＣＭ−Ｄが注目されている。
　　　　【０００４】このＭＣＭ−Ｄの場合、薄膜多層配線を形成するためには土台となるベース基板が必要になり、このベース基板としては通常、・・・セラミック基板が用いられている。セラミック基板を用いた場合には、ベース基板内部に配線を形成することができ、しかもベース基板がパッケージを兼ねることができるために実装密度を向上させることができる。」
　
（１ｂ）「【０００８】
【課題を解決するための手段】この発明の多層配線基板は、電源用及び接地用の面状導体パターンが絶縁層を介して交互に積層されたベース基板と、上記ベース基板の電源用及び接地用の面状導体パターンのそれぞれと電気的に接続され、上記ベース基板の中央部に規則的に交互に配置されこのベース基板を貫通するように形成されたそれぞれ複数の電源用及び接地用ヴィア・ホールコンタクト部と、上記ベース基板の主面上に設けられ、上記電源用及び接地用ヴィア・ホールコンタクト部に対して選択的に接続された電源及び接地用の薄膜配線と信号用の薄膜配線とが形成された多層薄膜配線部とを具備したことを特徴とする。」
　
（１ｃ）「【０００９】
【作用】多種多様なマルチチップモジュールを製作するための多層配線基板を、・・・提供する必要があり、このために、予め表面に電源用と接地用の面状導体パターンのみを形成した絶縁層を積層したベース基板をセミカスタムとして用意・・・する。このとき、ベース基板の中央部には、内部の電源用と接地用の面状導体パターンと接続されるヴィア・ホールコンタクト部を規則的に交互に配置・・・する。そして、薄膜技術により形成される配線により、電源と接地・・・配線を接続する。これにより、用途毎に任意のサイズのＬＳＩの任意な配置に対応して、ＬＳＩの電源及び接地配線はベース基板に規則的に配置されたビア・ホールコンタクト部にできるだけ短い距離で接続することができる。」
　
（１ｄ）「【００１０】
【実施例】以下、図面を参照してこの発明を実施例により説明する。
　　　　【００１１】図１はこの発明の第１の実施例に係るベース基板の構成を示すパターン平面図であり、図２は図１のベース基板を用いて構成された半導体装置の構成を示す断面図である。
　　　　【００１２】図１のベース基板11は、・・・セラミックスグリーンシートと称される絶縁シートの表面上に、・・・面状導体パターンを形成したものを複数層重ねた後に焼成技術を用いて焼結することによって形成される。
　　　　【００１３】上記複数層の絶縁シートの各表面上に形成された面状導体パターンには、電源電圧が接続される面状導体パターン12と、接地電圧（基準電圧）が接続される面状導体パターン13との２種類がある。上記ベース基板11は、この２種類の面状導体パターンがそれぞれ形成されたグリーンシートを予め２層ずつ用意し、各面状導体パターン相互間にコンデンサが形成されるように厚み方向に交互に重ね合わせた後に焼成されている。
　　　　【００１４】図１のベース基板11の中央部14は内部の電源用と接地用の主たる面状導体パターン12、13が形成されている領域である。そして、この中央部14には、電源用の面状導体パターン12と接続され、図中、白丸で示したヴィア・ホールコンタクト15と、接地用の面状導体パターン13と接続され、図中、黒丸で示したヴィア・ホールコンタクト16とが規則的に交互に配置して形成されている。また、ベース基板11の周辺部には、信号配線、及び電源／接地配線を外部に取り出すためのヴィア・ホールコンタクト17が複数配置されている。
　　　　【００１５】上記各ヴィア・ホールコンタクト15、16、17はそれぞれ、上記各層の絶縁シートに形成された貫通口（ヴィア・ホール）内に例えばタングステン・ペーストを充填し、グリーンシートの焼成時に同時に焼成することによって上下方向で電気的接続が図られている。従って、各絶縁層の電源用の面状導体パターン12どおしは並列接続された状態となり、同様に接地用の面状導体パターン13どおしも並列接続された状態となり、それぞれの配線経路に存在するインダクタンス成分が十分に小さくなるように構成されている。
　　　　【００１６】なお、図２に示したベース基板11は、上面18が薄膜配線形成面である主面となり、下面19が外部端子引出し面の場合である。そして、上面18には、上記電源用のヴィア・ホールコンタクト15、接地用のヴィア・ホールコンタクト16及びヴィア・ホールコンタクト17の各先端面が露出している。また、上面18側の絶縁シートはその表面が研磨されている。さらに上面18側の絶縁シート表面の各ヴィア・ホールコンタクトの露出部には、後述する薄膜配線部22との接続を図るための図示しないパッド電極が形成されている。
　　　　【００１７】上記ベース基板１１の上面１８には、ポリイミド絶縁層２０、銅・・・からなる薄膜配線層２１を有する多層配線構造の薄膜配線部２２が形成されている。そして、上記ベース基板１１とこの薄膜配線部２２とによって多層配線基板が構成されている。
　　　　【００１８】上記薄膜配線部２２上には複数個の半導体チップ、例えばＬＳＩチップ２３が搭載されている。これら各ＬＳＩチップ２３の上面には、図示しない電源電圧用、接地電圧用・・・の電極（パッド電極）が形成されており、これらＬＳＩチップ２３上の電極は、ボンディングワイア２４及び薄膜配線部２２内の薄膜配線層２１を介して、ベース基板１１のヴィア・ホールコンタクト１５、１６のうち各ＬＳＩチップ２３に最も近い位置のものとそれぞれ電気的に接続されていると共に、ヴィア・ホールコンタクト１７にも接続されている。
　　　　【００１９】すなわち、ベース基板１１の周辺部に配置されているヴィア・ホールコンタクト１７の一部はベース基板内で内部の電源用もしくは接地用の面状導体パターン１２、１３と直接に接続されており、このヴィア・ホールコンタクト１７を介して電源電圧もしくは接地電圧が各面状導体パターン１２、１３に供給され、さらにヴィア・ホールコンタクト１５、１６、薄膜配線層２１及びボンディングワイア２４を経由して各ＬＳＩチップ２３に供給される。」
　
（１ｅ）多層配線基板の実施例を示した図１には、該薄膜配線部２２上面に搭載された半導体チップ２３の電極と該薄膜配線部上面の接続端子とがボンディングワイアを介して接続されている旨が示されている。
　
（１ｆ）多層配線基板の実施例を示した図１〜４には、電源用ヴィア・ホールコンタクト１５と接地用ヴィア・ホールコンタクト１６は、ベース基板１１内で互いに格子状に配置され、加えて、電源用ヴィア・ホールコンタクト１５と接地用ヴィア・ホールコンタクト１６は、それぞれ互いの格子の目に配置されていることが示されている。
　
２．刊行物１記載の発明
(ア)摘記（１ｂ）には、電源用及び接地用の面状導体パターンが絶縁層を介して交互に積層されたベース基板と、上記ベース基板の電源用及び接地用の面状導体パターンのそれぞれと電気的に接続され、上記ベース基板の中央部に規則的に交互に配置されこのベース基板を貫通するように形成されたそれぞれ複数の電源用及び接地用ヴィア・ホールコンタクト部と、上記ベース基板の主面上に設けられ、上記電源用及び接地用ヴィア・ホールコンタクト部に対して選択的に接続された電源及び接地用の薄膜配線と信号用の薄膜配線とが形成された多層薄膜配線部とを具備した多層配線基板が記載されている。
　
(イ)摘記（１ｄ）には、該多層配線基板の実施例として、該薄膜配線部上には複数個の半導体チップ、例えば、ＬＳＩチップが搭載される旨、各ＬＳＩチップの上面に形成された電源電圧用、接地電圧用の電極（パッド電極）は、ボンディングワイア及び薄膜配線部内の薄膜配線層を介して、ベース基板のヴィア・ホールコンタクトとそれぞれ電気的に接続される旨が記載され、また、該多層配線基板の実施例を示した図１には、摘記（１ｅ）のとおり、該薄膜配線部２２上面に搭載された半導体チップ２３の電極と該薄膜配線部上面の接続端子とがボンディングワイアを介して接続されている旨が示されているから、該多層配線基板は、半導体チップを搭載するためのものであって、半導体チップと接続する接続端子を有する半導体チップ搭載面を備えており、ベース基板のヴィア・ホールコンタクトは、該接続端子に接続しているといえる。
　
(ウ)該多層配線基板の実施例を示した図１〜４には、摘記（１ｆ）のとおり、電源用ヴィア・ホールコンタクト１５と接地用ヴィア・ホールコンタクト１６は、ベース基板１１内で互いに格子状に配置され、電源用ヴィア・ホールコンタクト１５と接地用ヴィア・ホールコンタクト１６は、それぞれ互いの格子の目に配置されていることが示されている。
　
　上記(ア)〜(ウ)の事項を考慮し摘記（１ａ）〜（１ｆ）の記載を整理すると、刊行物１には、次の「多層配線基板」についての発明（以下、「刊行物１発明」という。）が記載されていると認められる。
「半導体チップを搭載するための多層配線基板であって、電源用及び接地用の面状導体パターンが絶縁層を介して交互に積層されたベース基板と、上記ベース基板の電源用及び接地用の面状導体パターンのそれぞれと電気的に接続され、上記ベース基板の中央部に規則的に交互に配置されこのベース基板を貫通するように形成されたそれぞれ複数の電源用及び接地用ヴィア・ホールコンタクトと、上記ベース基板の主面上に設けられ、上記電源用及び接地用ヴィア・ホールコンタクトに対して選択的に接続された電源及び接地用の薄膜配線と信号用の薄膜配線とが形成された多層薄膜配線部と、半導体チップと接続する接続端子を有する半導体チップ搭載面を具備し、ベース基板のヴィア・ホールコンタクトは、該接続端子に接続し、電源用ヴィア・ホールコンタクトと接地用ヴィア・ホールコンタクトは、ベース基板内で互いに格子状に配置され、電源用ヴィア・ホールコンタクトと接地用ヴィア・ホールコンタクトは、それぞれ互いの格子の目に配置されている多層配線基板。」
　
３．対比・判断
　そこで、本願補正発明１と刊行物１発明とを対比する。
(カ)刊行物１発明における「多層配線基板」は、本願補正発明１における「配線基板」に相当し、以下同様に、「半導体チップ」は「ＩＣチップ」に、「接続端子」は「ＩＣ接続端子」に、「半導体チップ搭載面」は「ＩＣ接続面」に、それぞれ相当する。
　
(キ)刊行物１発明における「電源用」の電源電位と「接地用」の接地電位は、それぞれ本願補正発明１の「第１の電位」と「第２の電位」とのいずれかに対応させることができるので、刊行物１発明の「電源用ヴィア・ホールコンタクト」と「接地用ヴィア・ホールコンタクト」は、それぞれ本願補正発明１における「第１のビア」と「第２のビア」とのいずれかに対応し、「電流の往路」、「電流の復路」と同様の、「電流の通路」となるものといえる。
　
　上記（カ）、（キ）の事項を考慮すると、両者は、「ＩＣチップを搭載するための配線基板であって、絶縁層と、上記絶縁層内に形成され、第１の電位に接続されて上記ＩＣチップに対する電流の通路となる多数の第１ビアと、上記絶縁層内に形成され、第２の電位に接続され上記ＩＣチップに対する電流の通路となる多数の第２ビアと、上記ＩＣチップと接続するＩＣ接続端子を有するＩＣ接続面と、を備え、上記多数の第１ビアは、互いに格子状に配置され、上記多数の第２ビアは、互いに格子状に配置されていると共に、上記多数の第１ビア及び多数の第２ビアは、それぞれ互いの格子の目に配置されており、上記ＩＣ接続端子にそれぞれ接続する配線基板。」である点で一致するものの、次の点で相違する。
　
＜相違点１＞
　第１ビアと第２ビアによるそれぞれの電流の通路について、本願補正発明１では、第１ビアが「ＩＣチップへ供給する電流の往路」となり、第２ビアが「上記電流の復路」となるのに対し、刊行物１発明では、そのような事項が不明である点
　
＜相違点２＞
　第１ビア及び第２ビアが、本願補正発明１では、「隣り合うビア同士の間隔よりもごく小さな間隔を空けて互いに隣接して形成された複数の貫通孔内に、同じ電位に接続する隣接ビアがそれぞれ形成されて１つの組をなしている組状のビア群からなる」のに対し、刊行物１発明では、そのようになっていない点
　
　以下、上記相違点１、２について検討する。
＜相違点１について＞
　本願明細書の下記摘記(Ａ)〜(Ｃ)の記載からみて、本願補正発明１は、第１の電位として電源電位、第２の電位として接地電位とする態様を含み、そのような態様により、第１ビアが「ＩＣチップへ供給する電流の往路」となり、第２ビアが「上記電流の復路」となると認められる。
　
　これに対し、刊行物１発明も、接続端子を介してＩＣチップ（半導体チップ）と接続され得るビア（ヴィア・ホールコンタクト）の一方を電源用、他方を接地用とするものであり、その点で、本願補正発明１と刊行物１発明とは共通するから、第１ビアが「ＩＣチップへ供給する電流の往路」となり、第２ビアが「上記電流の復路」となる点でも格別に相違するとはいえない。
　したがって、上記相違点１は、実質的な相違とはいえない。
　
(Ａ)「【０００１】
【発明の属する技術分野】本発明は、電源電位と接地電位など２つの電位のいずれかに接続する多数のビアを有する配線基板に関し、特にインダクタンスの小さなビアを有する配線基板に関する。」
(Ｂ)「【０００６】なお、第１の電位と第２の電位の組み合わせとしては、例えば、第１の電位として電源電位（＋電位：例えば＋１．８Ｖや＋５Ｖ）、第２の電位として接地電位（０Ｖ）としたもの、・・・などが挙げられる。・・・」
(Ｃ)「【００２６】・・・この電源ビア１３１を往路として用いて、電源パッド１３４からＩＣチップＣＨの電源バンプＴＰに向かって電流を流すと、ＩＣチップの接地バンプＴＧから、復路である接地ビア１４１を経由して接地パッド１４４に向かって電流が流れる。つまり、電源ビア１３１とは逆向きの電流が接地ビア１４１に流れることになる。従って、電源ビア１３１の周りに生じる磁界が、接地ビア１４１による磁界とうち消し合い、結果として、電源ビア１３１のインダクタンスが小さく見えることになる。同様なことが接地ビア１４１についても言え、接地ビア１４１の周りに生じる磁界が、電源ビア１３１による磁界とうち消し合い、結果として、接地ビア１４１のインダクタンスが小さく見えることになる。」　
　
＜相違点２について＞
　多層配線基板において、ビアを、「小さな間隔を空けて互いに隣接して形成された複数の貫通孔内に、同じ電位に接続する隣接ビアをそれぞれ形成して１つの組をなした組状のビア群からなる」ものとすることにより、隣接ビアの１つが断線等により導通が確保できなくても、その他の隣接ビアにより導通を確保できるようにすることは、下記の周知例１〜３の記載にみられるように、本願出願前において周知の技術といえる。
　
　周知例１：特開平１０−２４２３３２号公報（平成１７年１２月２８日付　　　　　　拒絶査定において引用された周知例１）
（周１ａ）「【特許請求の範囲】
　 【請求項２】  一の面に半導体チップが搭載された回路基板の他の面に複数の接続パッドが形成されてなる半導体装置において、前記回路基板内に設けられた複数の内部導通部のうち少なくとも１つが複数に分岐された状態で１つの前記接続パッドに接続されていることを特徴とする半導体装置。」
（周１ｂ）「【００１７】
　 【発明の効果】・・・請求項２記載の発明によれば、複数に分岐された状態で１つの接続パッドに接続される内部導通部を形成するとき、複数の分岐部分に同時に異物が混入する確率が極めて少なく、１つの分岐部分に異物が混入しても、残りの分岐部分で導通状態を確保することができ、したがって異物が混入しても内部導通部が断線しにくいようにすることができる。」
　
　周知例２：特開平９−２９８３６５号公報（同周知例２）
（周２ａ）「【特許請求の範囲】
　 【請求項１】  下層導体回路が形成された基材上に層間絶縁層が形成され、その層間絶縁層上に上層導体回路が形成され、前記下層導体回路と上層導体回路がバイアホールを介して電気的に接続されてなる多層プリント配線板において、前記バイアホールは、複数集合して形成されてなることを特徴とする多層プリント配線板。」
（周２ｂ）「【００４５】
　 【発明の効果】・・・請求項１・・・に係る多層プリント配線板では、バイアホールがそのランドを共有して複数集合した状態で形成されていることから、複数のバイアホールの内いくつかに接続不良が発生した場合においても、配線板全体として下層導体回路と上層導体回路との接続信頼性を確実に保持することが可能となる。」
　
　周知例３：実願昭６３−１０２７６３号（実開平２−２４５６８号）のマ　　　　　　イクロフィルム（同周知例３）
（周３ａ）「第１図において、多層基板１０は表面Ｌ２、裏面Ｌ１を備え、表面Ｌ２にはＬＳ１６が裏面Ｌ１には図示外のＬＳＩが夫々搭載されている。
　表面Ｌ２にはフットパターン１１が形成され、このフットパターン１１は枝パターン１２、１３を有し、枝パターン１２、１３は互いに連続しているが分岐している。同様に裏面Ｌ１にはフットパターン１４が形成され、このフットパターン１４は枝パターン１５、１６を有し、枝パターン１５、１６は互いに連続しているが分岐している。
　・・・スルーホール１８と１９は表面Ｌ２から裏面Ｌ１に貫通し、導通するパターンであり、所定距離離れて互いに独立している。
　・・・
　これによりスルーホール１８とスルーホール１９とは表面Ｌ２上で枝パターン１２、１３により、又基板１０の内部で内層パターン２０により、更に裏面Ｌ１上で枝パターン１５、１６により三重に接続される。従っていずれかのスルーホール１８、１９に断線が発生しても必ず、前記いずれかの導通回路により互いの導通が維持される。
　これらの接続が維持されるフットパターン１１、１４には共通信号の例えばクロックが与えられたり、電力線又はグランドラインの場合、電圧や０電位が与えられる。」（６頁１０行〜８頁１６行）
　
　そうすると、刊行物１発明の多層配線基板においても、ベース基板内にヴィア・ホールコンタクトが配置されており、このヴィア・ホールコンタクトの断線を防止するようなことは自明の課題であるから、上記周知の隣接ビアの技術を刊行物１発明の第１ビア及び第２ビア（電源用ヴィア・ホールコンタクト及び接地用ヴィア・ホールコンタクト）に適用することは、格別に困難なこととはいえないし、その際に、該隣接ビアの間隔を第１ビアと第２ビアとの間隔よりもごく小さな間隔とするようなことは、単なる設計的な事項にすぎない。
　してみれば、刊行物１発明の多層配線基板において、第１ビア及び第２ビアを、「隣り合うビア同士の間隔よりもごく小さな間隔を空けて互いに隣接して形成された複数の貫通孔内に、同じ電位に接続する隣接ビアがそれぞれ形成されて１つの組をなしている組状のビア群からなる」ものとすることは、前示の周知技術に基づいて当業者が容易に想到し得たものというべきである。
　
　そして、本願補正発明１は、上記相違点１、２により格別顕著な作用効果を奏するとは認められない。
　
　なお、請求人は、刊行物１に記載のものは、電源用及び接地用のビアを格子状に且つ互いの格子の目に配置していない薄膜配線部を具備するから、本願補正発明１と相違する旨主張している。
　この主張について検討するに、本願の請求項１には、「多数の第１ビア及び第２ビアは、・・・ごく小さな間隔を空けて互いに隣接して形成された複数の貫通孔内に、同じ電位に接続する隣接ビアがそれぞれ形成されて１つの組をなしている組状のビア群からなり・・・」等の記載が存在するだけで、多数の第１ビア及び第２ビアが多層配線基板を構成する絶縁層の全てを上から下まで貫通するように設けられたものである旨が記載されているとはいえないから、本願補正発明１は、薄膜配線部を具備することを排除するものとはいえない。
　してみると、請求人の前記主張は、請求項１の記載に基づかないものであって、しかも、妥当なものでもないから、採用することはできない。
　
　したがって、本願補正発明１は、刊行物１に記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。 
　
４．補正の適否についてのまとめ
　よって、本件手続補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
ＩＩＩ．本願発明について　
１．本願発明
　平成１８年４月３日付の手続補正は上記のとおり却下されたので、本願の請求項１〜５に係る発明は、平成１７年１０月１７日付の手続補正書により補正された明細書の特許請求の範囲の請求項１〜５に記載されたものと認められるところ、請求項１に係る発明（以下、「本願発明１」という。）は、上記ＩＩ．［１］＜補正前の特許請求の範囲の請求項１＞に記載したとおりのものである。
　
２．引用刊行物及びその摘記事項
　平成１７年７月２５日付の拒絶理由通知に引用された本願出願前に頒布された刊行物１及びその摘記事項は、上記ＩＩ．［２］「１．引用刊行物及びその摘記事項」に記載したとおりである。
　
３．対比・判断
　本願発明１は、上記ＩＩ．で検討した本願補正発明１から、「ＩＣチップを搭載するための配線基板」についての限定である「ＩＣチップと接続するＩＣ接続端子を有するＩＣ接続面」を備えたものである旨の特定事項と、「多数の第１ビア及び第２ビア」についての限定である「ＩＣ接続端子にそれぞれ接続する」ものである旨の特定事項を削除したものに相当する。
　
　そうすると、本願発明１の特定事項を全て含み、さらに他の特定事項を付加したものに相当する本願補正発明１が、前記ＩＩ．［２］「３．対比・判断」に記載したとおり、刊行物１に記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明１も、同様の理由により、刊行物１に記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
４．むすび 
　以上のとおりであるから、本願発明１は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、その余の発明については検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。