【事件の表示】
　平成１０年特許願第１００８７０号「半導体装置の製造方法」拒絶査定不服審判事件〔平成１１年　２月２６日出願公開、特開平１１−　５４４５６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１０年４月１３日（パリ条約による優先権主張　１９９７年７月２５日　韓国）の出願であって、平成１６年１２月２４日付けで拒絶査定がなされ、これに対し、平成１７年３月２４日に拒絶査定不服審判が請求されるとともに、同年３月２４日付けで手続補正がなされ、さらに、平成１８年６月２８日付けで審尋がなされ、これに対し、同年９月２６日に回答書が提出されたものである。
　
第２　平成１７年３月２４日付けの手続補正（以下、「本件補正」という。）についての補正却下の決定
　［補正却下の決定の結論］
　　平成１７年３月２４日付けの手続補正を却下する。
　
　［理由］
　１　補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「【請求項１】　（ａ）活性領域と非活性領域に区分されたウェハの前記活性領域上部にゲート酸化膜を介在してゲート電極を形成し、その側壁にスペーサを形成する段階と、
　（ｂ）前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成した後、熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階と、
　（ｃ）前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し、前記スペーサの側壁と前記非活性領域の上部を露出させる段階と、
　（ｄ）１５ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用して前記ウェハ上に形成されたダミーパターン又はメモリセルの所定領域に位置した前記スペーサの像を確認することで前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを分析する段階と、
　（ｅ）前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階と
を具備してなることを特徴とする半導体装置の製造方法。」と補正された。
　上記補正は、請求項１に記載された発明を特定するために必要な事項として、走査電子顕微鏡に印加される加速電圧を「１０ないし３０ｋＶ」から「１５ないし３０ｋＶ」に限定し、分析する段階における確認箇所を「前記ウェハ上に形成されたダミーパターン又はメモリセルの所定領域に位置した前記スペーサの像を確認することで」と具体的に限定するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
　２　独立特許要件について
（１）刊行物に記載された発明
　（ア）刊行物１：特開平７−７４３５４号公報
　原査定の拒絶の理由に引用された刊行物１には、「半導体装置および半導体装置の製造方法」（発明の名称）に関して、図６〜図８とともに以下の事項が記載されている。（なお、下線は、引用箇所のうち特に強調する部分に付加した。以下、同様。）
「【０００４】そこで、近年、高速動作化を図るために、熱的な安定性と電気的な低抵抗性とを兼ね備えた高融点金属のシリサイドが利用されている。図６〜図８は、従来のシリサイドを利用した電界効果トランジスタの製造方法を示す工程断面図である。
【０００５】先ず、図６（ａ）に示すように、
Ｐ型シリコン基板７１
Ｐウェル７２およびＮウェル７３を形成した後、ＬＯＣＯＳ法により素子分離絶縁膜７４を形成する
【０００６】次に図６（ｂ）に示すように、所望のしきい値電圧でＮチャネルが形成されるように、例えば、Ｂイオンを１５ＫｅＶ，１．０×１０１３ｃｍ−２の条件で、Ｐウェル７２中に注入し、チャネル表面７５の濃度を調整する。次いで所望のしきい値電圧でＰチャネルが形成されるように、例えば、まず、Ｐイオンを１２０ＫｅＶ，１．０×１０１３ｃｍ−２の条件でＮウェル７３中に注入し、続いて、Ａｓイオンを４０ＫｅＶ，２．５×１０１２ｃｍ−２の条件で注入でＮウェル７３中に注入することにより、チャネル表面７６の濃度を調整する。
【０００７】以下、Ｎ型電界トランジスタとＰ型電界トランジスタとは同じ方法により形成されていくので、Ｎ型電界トランジスタの工程断面図のみを参照しながら説明していく。
【０００８】次に図６（ｃ）に示すように、例えば、８００℃の１０％ＨＣｌ雰囲気中でＰ型半導体基板７１の表面を酸化することにより、例えば、厚さ７ｎｍの
ゲート絶縁膜としてのシリコン酸化膜７７を形成する
【０００９】次に図６（ｄ）に示すように、シリコン酸化膜７７上に、例えば、ＬＰＣＶＤ法により、厚さ２００ｎｍの多結晶シリコン膜７８を堆積する。次いでＮ型ウェル７３の領域の多結晶シリコン膜７８をレジストで覆って、Ｐ型ウェル７２の領域の多結晶シリコン膜７８中に、例えば、Ａｓイオンを４０ＫｅＶ，３．０×１５ｃｍ−２の条件で選択的に注入する。同様にして、Ｎ型ウェル７３の領域の多結晶シリコン膜７８中に、例えば、ＢＦ２イオンを３５ＫｅＶ，１．０×１０１５の条件で選択的に注入する。
【００１０】次に図７（ａ）に示すように、例えば、反応性イオンエッチング（ＲＩＥ）法により、シリコン酸化膜７７，多結晶シリコン膜７８を加工して、
ゲート電極７９を形成する
【００１１】次に図７（ｂ）に示すように、Ｎ型ウェル７３の領域をレジストで覆って、ゲート電極７９をマスクとして、Ｐ型ウェル７２中に例えばＡｓイオンを２０ＫｅＶ，２．０×１０１４ｃｍ−２の条件で注入し、浅いソース拡散層８０ａ，浅いドレイン拡散層８０ｂを形成する。同様にして、Ｎ型ウェル７３中に例えばＢＦ２イオンを１５ＫｅＶ，２．０×１０１４ｃｍ−２の条件で注入し、浅いソース拡散層，浅いドレイン拡散層を形成する。
【００１２】次に図７（ｃ）に示すように、全面に例えばＬＰＣＶＤ法によりシリコン窒化膜を１００ｎｍの厚さに堆積した後、このシリコン窒化膜を例えばＲＩＥ法により加工して、
側壁ゲート絶縁膜８１を形成する
【００１３】次に図７（ｄ）に示すように、Ｎ型ウェル７３の領域をレジストで覆って、ゲート電極７９，側壁ゲート絶縁膜８１をマスクとして、Ｐ型ウェル７２中に例えばＡｓイオンを５０ＫｅＶ，５．０×１０１５ｃｍ−２の条件で注入し、同様にして、Ｎ型ウェル７３中に例えばＢＦ２イオンを３５ＫｅＶ，３．０×１０１５ｃｍ−２の条件で注入する。
【００１４】この後、熱処理により上記イオンの活性化を行なって、Ｐ型ウェル７２の表面に深いソース拡散層８２ａ，深いドレイン層８２ｂ、並びにＮ型ウェル７３の表面に深いソース拡散層，深いドレイン層を形成する。
【００１５】次に図８（ａ）に示すように、弗酸系の処理を施した後、
基板全面に例えばＴｉ等からなる金属膜８３を
堆積する
熱処理により、金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する。この後、例えば、硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する
　さらに、【図７】には、「
両端の素子分離絶縁膜７４の間のＰウェル７２上部にゲート絶縁膜としてのシリコン酸化膜７７を介在してゲート電極７９を形成し、その側壁に側壁ゲート絶縁膜８１を形成する製造工程
　以上の記載から、刊行物１には、「Ｐ型シリコン基板７１にＰウェル７２およびＮウェル７３を形成した後、ＬＯＣＯＳ法により素子分離絶縁膜７４を形成する工程，次に、両端の素子分離絶縁膜７４の間のＰウェル７２上部にゲート絶縁膜としてのシリコン酸化膜７７を介在してゲート電極７９を形成し、その側壁に側壁ゲート絶縁膜８１を形成する工程，次に、基板全面にＴｉからなる金属膜８３を堆積する工程，次に、熱処理により、金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する工程，及び、この後、硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する工程，を具備する半導体装置の製造方法。」（以下、「引用発明」という。）が記載されている。
　
　（イ）刊行物２：特開平７−２６３７６９号公報
　原査定の拒絶の理由に引用された刊行物２には、「ジョセフソン接合の作製方法及び装置」（発明の名称）に関して、図１、図６とともに以下の事項が記載されている。
「【要約】
【目的】  上部超電導体層を所定の平面形状に
ドライエッチングした際、上部超電導体層の下縁周辺に生じ得る残渣を確認し、不良なジョセフソン接合の発生を防ぐ
【構成】  ドライエッチング装置11により
ドライエッチングしたエッチング済試料10を走査型電子顕微鏡12の観察領域に搬送し、観察する。試料10の上部超電導体層の下縁周辺に残渣が確認された場合、再度、ドライエッチング装置11にて試料10のドライエッチングを行なう
　
　（ウ）刊行物３：特開昭６４−３２６２９号公報
　原査定の拒絶の理由に引用された刊行物３には、「エツチング装置」（発明の名称）に関して、第１図、第２図とともに以下の事項が記載されている。
「〔作用〕
　エツチング部で所定の時間あるいはエツチング終点モニタの時間に基づいて一定のオーバエツチングエツチングを行つた後、真空を破ることなく、レジスト除去部へ移送し、予め定められたウエハの一部のレジストを観察しうるに十分な面積の部分だけ除去する。この後、
走査型電子顕微鏡（ＳＥＭ）などで被エツチング薄膜の形状を観察する
ＳＥＭの電位像を観察すると、いわゆるエツチ残りが生じて隣接間配線が短絡していることなどが検出しうる
　
エツチ残りが確認された場合は、再びウエハをエツチング部に戻し、再度エツチングを行う
エツチ残り、すなわちエツチング時の不良を防止できる
　
　（エ）刊行物４：特開平１−２３５２４４号公報
　原査定の拒絶の理由に引用された刊行物４には、「半導体装置の製造方法」（発明の名称）に関して、第１図とともに以下の事項が記載されている。
「先に説明した、従来の方法と異る点は、検査対象であるｎチャネルＭＯＳ型トランジスタのすぐ横のｎ型半導体基２１上に、
同一形状の検査用のダミーＭＯＳトランジスタ構造
ＳＥＭを用いて試料電流像を観察
　
　（オ）刊行物５：特開平８−２４１６８９号公報
　刊行物５には、以下の事項が記載されている。
「【００１１】・・・
汎用走査電子顕微鏡では、加速電圧は０．５ｋＶ〜３０ｋＶの範囲で変えられ
　
　（カ）刊行物６：特開平４−１９６４４１号公報
　刊行物６には、以下の事項が記載されている。
「［従来の技術］
　従来のゲート電極の側壁の形成方法は、半導体基板上に、形成したゲート絶縁膜上に、多結晶性シリコンによるゲート電極を形成した後、
ゲート電極のエッヂ部分に側壁を設け、ゲート、ソース、およびドレイン上にＴｉ（チタン）等のシリサイドを形成する。その後、側壁上の未反応金属をウェットエッチにより、除去していた
［発明が解決しようとする課題］
　しかし、このように、多結晶性シリコン膜に側壁を設けた場合、前記側壁の輻は、多結晶性シリコン膜の膜厚が４５００Åの時、約０．２μｍ程度であり、前記側壁の頂点は、前記多結晶性シリコンの表面と同じか、もしくは、それより低くなる。
　そのため、
高融点金属のＴｉ（チタン）等をスパッタリングし、熱処理によりシリサイドおよび、ポリサイドを形成した後の未反応の高融点金属の除去は、完全ではなく、高融点金属または高融点金属とＳｉＯ
２
との反応物などのパーティクルにより、ゲート・ソース間およびゲート・ドレイン間の短絡が起こり易くなるという課題がある
　
　（キ）刊行物７：特開平５−２１８４１０号公報
　刊行物７には、以下の事項が記載されている。
「【００７９】図示していないが、Ｎｉサリサイド技術をＤｕａｌ−ｇａｔｅ  ＣＭＯＳに適用した際の
ＳＥＭ断面を観察した結果、ソースおよびドレインからのシリサイド這い上がりはなく、ブリッジングがないことが実証された
「【００９１】
【発明の効果】・・・
這い上がり現象が起こらないため、ゲート・ソース間あるいはゲート・ドレイン間のショート不良が生じない
　
　（ク）刊行物８：特開昭６３−１１０６５７号公報
　刊行物８には、第１図及び第４図とともに以下の事項が記載されている。
「例　
　第１図に示した構造を形成した後、いくつかの金属付着前清掃ステップを実施する。具体的に言うと、基板を緩衝フッ化水素酸（ＢＨＦ）中で４０秒間エッチングし、次に脱イオン水で洗浄する。次に、基板を約３７０℃に加熱した状態で、２重電子ビーム源からチタン１４を７０ｎｍ蒸着させた。蒸着後、窒素９５％と水素５％の混合気体中で基板を７００℃で２０分間アニールした。最後に、脱イオン水と５８％ＮＨ４ＯＨと３０％Ｈ２Ｏ２の５：１：１溶液に浸して、窒化チタンおよび
未反応のチタンを除去
走査式電子顕微鏡による検査で、トランスファ・ゲート式電界効果トランジスタの電極間にブリッジが形成されることなく、ブリッジ接点１４０が形成されたことを確認した
　
　（ケ）刊行物９：特開平４−２９３４９号公報
　刊行物９には、以下の事項が記載されている。
「〔従来の技術〕
　
従来、
走査型電子顕微鏡により観察してエッチングの最適化の条件を求めることが行われている
　
　（コ）刊行物１０：特開昭６３−７２１６３号公報
　刊行物１０には、第７図〜第９図とともに以下の事項が記載されている。
「ここで、前記サイドウォールスペーサ７及びＷ膜９又はタングステン
シリサイド膜９を適用したダイナミックＲＡＭのメモリセルの断面を第７図に示す
「〔実施例II〕
　第８図及び第９図は、本発明に従う他のＭＩＳＦＥＴの製造工程中の断面図である。
　第８図において、９は例えばスパッタによって半導体基板１上の全面に形成したチタン（Ｔｉ）層である。Ｔｉ９は、第１図〜第４図に示す製造工程を行った後、これはゲート電極５、サイドウォールスペーサ７、ｎ＋型半導体領域８、フィールド絶縁膜２の上面に被着している。チタン膜９は、アニールを施すことによって、ゲート電極５及びｎ＋型半導体領域８の上面ではチタンシリサイド膜９ａとなる。それ以外の部分では、未反応のまますなわちチタン膜９ｂのまま残在している。
　この後、第９図に示すように、例えばウェットエッチングによって未反応のチタン膜９ｂを除去することによって、
ゲート電極５上及びｎ
＋
型半導体領域８上にチタンシリサイド膜９ａを形成
　
　（サ）刊行物１１：特開平７−１８３５０６号公報
　刊行物１１には、以下の事項が記載されている。
「【請求項１】  一導電型の単結晶シリコン基板と、
前記単結晶シリコン基板表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜表面上に設けられた（１１１）配向性の優位な多結晶シリコン膜と、該多結晶シリコン膜の表面上に設けられた
チタンシリサイド膜とからなるゲート電極と
前記ゲート電極の側壁に設けられた絶縁膜からなるスペーサと、
前記単結晶シリコン基板表面に設けられた逆導電型のソース・ドレイン拡散層と、該
ソース・ドレイン拡散層の上面に設けられたチタンシリサイド膜
「【００４０】上記第２の実施例は、ＣＭＯＳトランジスタを含んだ集積回路に対して効果がある。この場合、ＣＭＯＳトランジスタを構成するＰチャネル型のＴＦＴのゲート電極およびソース・ドレイン領域の抵抗が大幅に低減される。
本実施例のＴＦＴをＳＲＡＭのメモリセルに採用する場合も、同様である。
　
　（シ）刊行物１２：特開平４−１３１３６８号公報
　刊行物１２には、以下の事項が記載されている。
「以上のように得られた
Ｇｅ薄膜の表面の構造を走査型電子顕微鏡（加速電圧：２０ｋＶ
により観察した
　
　（ス）刊行物１３：特開平４−１９９５１６号公報
　刊行物１３には、以下の事項が記載されている。
「破壊電圧を測定する
ウエハの表面状態を走査型電子顕微鏡で観察した
　測定装置及び条件。
　装置：　日本電子工業株式会社製
　　　　　　ＪＥＯＬ　　ＪＸＡ−８４０Ａ
　　条件：Ｘ線照射範囲　（プログ径）
　　　　　　　　　　　　　４５μｍ×６７μｍ
　　　　　
加速電圧　　　　２０ｋＶ
　
　（セ）刊行物１４：特開昭６４−１７８４７号公報
　刊行物１４には、以下の事項が記載されている。
「なお実施例では電子線照射には（株）明石製作所の
走査型電子顕微鏡ＶＬ−１３０型を用いた
実施例１
　２×１０−５Ｔｏｒｒの真空中で
加速電圧２０ｋＶ
　この照射した部分を電子顕微鏡で観察すると、電子線を走査した線に沿って、白い縞状のパターンがみられた。この白い部分を分析すると、これがカーボンの析出物であり、その高さは４００Å、巾が約１００Åであった。」（５頁左上欄４行〜右上欄２行）
　
　（ソ）刊行物１５：特開平３−２７２１６５号公報
　刊行物１５には、以下の事項が記載されている。
「第２図（ａ），（ｃ），（ｅ），（ｇ），（ｉ）がそれぞれ５１０，５４０，５５０，５６０，６１０℃で膜厚２５００Åだけ堆積したときの
堆積膜表面の走査電子顕微鏡（ＳＥＭ）写真
加速電圧は２０ｋＶ
　
（２）本願補正発明と引用発明との対比
　本願補正発明と引用発明とを対比すると、引用発明の「両端の素子分離絶縁膜７４の間のＰウェル７２」、「素子分離絶縁膜７４」、「Ｐ型シリコン基板７１」、「ゲート絶縁膜としてのシリコン酸化膜７７」、「側壁ゲート絶縁膜８１」、「Ｔｉからなる金属膜８３」、「シリサイド膜８４」は、それぞれ本願補正発明の「活性領域」、「非活性領域」、「ウェハ」、「ゲート酸化膜」、「スペーサ又はスペーサ側壁」、「チタン膜」、「チタンシリサイド物」に相当する。
　
［工程（ａ）について］　
　引用発明も、Ｐ型シリコン基板７１は、「両端の素子分離絶縁膜７４の間のＰウェル７２」（活性領域）と「素子分離絶縁膜７４」（非活性領域）に区分されているので、引用発明の「Ｐ型シリコン基板７１にＰウェル７２およびＮウェル７３を形成した後、ＬＯＣＯＳ法により素子分離絶縁膜７４を形成する工程，次に、両端の素子分離絶縁膜７４の間のＰウェル７２上部にゲート絶縁膜としてのシリコン酸化膜７７を介在してゲート電極７９を形成し、その側壁に側壁ゲート絶縁膜８１を形成する工程」は、本願補正発明の「（ａ）活性領域と非活性領域に区分されたウェハの前記活性領域上部にゲート酸化膜を介在してゲート電極を形成し、その側壁にスペーサを形成する段階」に相当する。
　
［工程（ｂ）について］　
　引用発明の「次に、基板全面にＴｉからなる金属膜８３を堆積する工程」は、「ゲート電極７９を形成し、その側壁に側壁ゲート絶縁膜８１を形成する工程」の「次に」行われるもの、すなわち、ゲート電極７９と側壁ゲート絶縁膜８１（スペーサ）が形成されたＰ型シリコン基板７１（ウェハ）全面にＴｉからなる金属膜８３を堆積するものであるから、本願補正発明の「前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成」に相当する。
　引用発明の「深いソース拡散層８２ａの表面」及び「深いドレイン層８２ｂの表面」は、本願補正発明の「スペーサ外側の露出した前記ウェハ上部」に相当するので、引用発明の「次に、熱処理により、金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する工程」は、本願補正発明の「熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階」に相当する。
　ゆえに、引用発明の「基板全面にＴｉからなる金属膜８３を堆積する工程，次に、熱処理により、金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する工程」は、本願補正発明の「（ｂ）前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成した後、熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階」に相当する。
　
［工程（ｃ）について］　
　本願明細書には「【００１７】続いて、硫酸（Ｈ２ＳＯ４）溶液等のケミカルを使用して図５に図示されるように、スペーサ２２の側壁および非活性領域上の未反応チタン膜２４を除去する。・・・」と記載されているので、本願補正発明における「ケミカルを使用」した処理とは、具体的には「硫酸（Ｈ２ＳＯ４）溶液等のケミカルを使用」した処理であるから、引用発明の「硫酸と過酸化水素との混合液を用いたウエット処理」は、本願補正発明の「ケミカルを使用」した処理に相当し、引用発明の「未反応の金属膜８３を除去する工程」は、本願補正発明の「前記チタンシリサイド物以外の前記チタン膜を」「除去し」に相当するので、引用発明の「硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する工程」は、本願補正発明の「前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し」た工程に相当する。
　さらに、引用発明においても、「金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する。この後、硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する」のであるから、シリサイド膜８４が形成されなかった側壁ゲート絶縁膜８１と素子分離絶縁膜７４の上部に未反応の金属膜が残り、これをウエット処理により除去して側壁ゲート絶縁膜８１（スペーサ側壁）と素子分離絶縁膜７４（非活性領域）の上部を露出させている。
　ゆえに、引用発明の「この後、硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する工程」は、本願補正発明の「（ｃ）前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し、前記スペーサの側壁と前記非活性領域の上部を露出させる段階」に相当する。
　
　したがって、本願補正発明と引用発明は、
「（ａ）活性領域と非活性領域に区分されたウェハの前記活性領域上部にゲート酸化膜を介在してゲート電極を形成し、その側壁にスペーサを形成する段階と、
　（ｂ）前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成した後、熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階と、
　（ｃ）前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し、前記スペーサの側壁と前記非活性領域の上部を露出させる段階と、
を具備してなることを特徴とする半導体装置の製造方法。」の点で、一致し、
相違点１：本願補正発明は、「（ｄ）１５ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用して前記ウェハ上に形成されたダミーパターン又はメモリセルの所定領域に位置した前記スペーサの像を確認することで前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを分析する段階と、
　（ｅ）前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階と」を有するのに対して、引用発明では、そのような段階がない点で相違する。
　
（３）当審の判断
　上記相違点１について、以下の（ア）〜（エ）に分けて検討する。
　（ア）「走査電子顕微鏡を使用して」「前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを分析する段階と、前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階」について
　　（ｉ）ゲート電極とソース・ドレイン電極のシリサイド化に用いた未反応チタンが側壁（スペーサ）などに残存すれば、ゲート・ソース間及びゲート・ドレイン間の短絡が起こり易くなるという課題は、例えば、刊行物６にも示されるように、周知の課題である。
　　（ii）ゲート電極とソース・ドレイン電極のシリサイド化後、ゲート・ソース間あるいはゲート・ドレイン間のショート不良が生じていないことを走査電子顕微鏡による観察により確認することは、刊行物７，８にも示されるように周知である。
　　（iii）刊行物９にも示されるように、従来から走査型電子顕微鏡により観察してエッチングの最適化の条件を求めることは、技術常識である。
　　（iv）刊行物２，３には、エッチング後の試料にエッチング残渣が存在するか否かを走査電子顕微鏡で観察し、エッチング残渣が観察された場合は、再度エッチングを行って当該エッチング残渣を除去する技術が記載されている。
　そして、エッチングを行う以上は、エッチング対象の種類によらずエッチング残渣の発生が予想されることは当業者であれば明らかであり、当該技術は、エッチングを含む製造方法であれば、エッチング対象の種類によらず適用できるものと判断され、当該技術を引用発明に適用できない格別の阻害要因も認められない。
　　（V）さらに、引用発明においても、シリサイド膜８４が形成されなかった側壁ゲート絶縁膜８１と素子分離絶縁膜７４の上部に未反応の金属膜が残り、これをウエット処理により除去して側壁ゲート絶縁膜８１と素子分離絶縁膜７４の上部を露出させているのであるから、刊行物２，３の上記技術を引用発明に適用する際に、残渣の可能性のある露出した側壁ゲート絶縁膜８１（スペーサ側壁）及び素子分離絶縁膜７４（非活性領域）上部にチタン膜が残存するかを分析するのは当然である。
　　（vi）以上、（ｉ）〜（v）を考慮すれば、刊行物２，３の上記技術を引用発明に適用して、側壁ゲート絶縁膜８１及び素子分離絶縁膜７４上部の未反応のチタン膜をエッチングにより除去した後に、走査電子顕微鏡を使用して露出した側壁ゲート絶縁膜８１（スペーサ側壁）及び素子分離絶縁膜７４（非活性領域）上部に前記チタン膜が残存するかを分析し、前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングすることは、当業者が適宜なし得たことである。
　
　（イ）「走査電子顕微鏡を使用して前記ウェハ上に形成されたダミーパターン又はメモリセルの所定領域に位置した前記スペーサの像を確認すること」について
　　（ｉ）刊行物４には、検査用のダミーＭＯＳトランジスタをＳＥＭ（走査電子顕微鏡）の観察対象とする技術が記載されており、引用発明において、観察対象領域をダミーパターンとすることは、当業者が適宜なし得たことである。
　　（ii）シリサイドからなる電極を備えたＭＯＳＦＥＴを用いたメモリセルは、例えば、刊行物１０，１１にも示されるように周知であり、メモリセルのすべての領域を観察することは、事実上不可能であり、周知のサンプルチェックの思想から、メモリセルの所定領域についてサンプル観察することも、当業者が適宜なし得たことである。
　　（iii）さらに、引用発明において、露出した側壁ゲート絶縁膜８１（スペーサ側壁）及び素子分離絶縁膜７４（非活性領域）上部におけるチタン膜の残存傾向は、どちらも同様であるから、露出した側壁ゲート絶縁膜８１（スペーサ側壁）及び素子分離絶縁膜７４（非活性領域）上部にチタン膜が残存するかを分析する際に、一方の側壁ゲート絶縁膜８１（スペーサ側壁）の像だけを確認することは、当業者が適宜なし得たことである。
　
　（ウ）「１５ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用」について
　　（ｉ）汎用走査電子顕微鏡において、加速電圧を０．５〜３０ｋＶの範囲で変えられることは、刊行物５にも示されるように技術常識であり、また、走査電子顕微鏡により観察を行う場合に２０ｋＶ程度の加速電圧は、例えば、刊行物１２〜１５にも示されるように、通常使われている加速電圧に過ぎない。
　　（ii）本願明細書には、本願補正発明において「１５ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用」することによってのみ得られる当業者の予測を超えた顕著な作用効果については何ら記載されておらず、単にスペーサ部分の残存チタン膜が観察できたという、当業者の予測どおりの効果しか認められず、走査電子顕微鏡の加速電圧を１５〜３０ｋＶにするとの数値限定に当業者の予測を超えた顕著な効果は認められない。
　　（iii）ゆえに、観察に際し、観察対象の形状や材質等に応じて走査電子顕微鏡の加速電圧を可変範囲である０．５〜３０ｋＶの範囲で変えて、一番観測し易い加速電圧を実験により決定することは、当業者が適宜なし得たことであり、引用発明において、加速電圧の可変範囲内で適宜最適化して１５ないし３０ｋＶとすることに、格別の困難性は認められない。
　
　（エ）本願補正発明の効果について
　本願明細書には、本願補正発明の効果について
「【００２３】
【発明の効果】以上詳細に説明したように本発明の半導体装置の製造方法によれば、ゲート電極の側壁に設けられるスペーサの側壁及び非活性領域上部にチタン等の金属物が存在するかを走査電子顕微鏡を使用して容易に確認して、残存する場合は除去することができるので、
前記金属物が完成した半導体装置の不良原因として作用することを予防することができる効果がある
　引用発明に刊行物２，３の前記技術を適用すれば、残存チタン膜による短絡などの不良原因を予防できることは、当業者が当然に予測する効果に過ぎず、当業者の予測を超えた顕著な効果は認められない。
　
　（オ）当審の判断のむすび
　以上（ア）〜（エ）の検討結果から、引用発明において、「（ｄ）１５ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用して前記ウェハ上に形成されたダミーパターン又はメモリセルの所定領域に位置した前記スペーサの像を確認することで前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを分析する段階と、（ｅ）前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階と」を付加することは、当業者が適宜なし得たことである。
　ゆえに、本願補正発明は、刊行物１〜４に記載された発明及び周知の技術に基づいて、当業者が容易に発明をすることができたものである。
　
　（３）独立特許要件についてのむすび
　したがって、本願補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
　３　むすび
　以上のとおり、補正後の請求項１を含む本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないので、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　１　本願発明
　平成１７年３月２４日付けの手続補正は上記第２のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１５年１１月７日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
「【請求項１】　（ａ）活性領域と非活性領域に区分されたウェハの前記活性領域上部にゲート酸化膜を介在してゲート電極を形成し、その側壁にスペーサを形成する段階と、
　（ｂ）前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成した後、熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階と、
　（ｃ）前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し、前記スペーサの側壁と前記非活性領域の上部を露出させる段階と、
　（ｄ）前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを１０ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用して分析する段階と、
　（ｅ）前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階と
を具備してなることを特徴とする半導体装置の製造方法。」
　
　２　刊行物に記載された発明
　前記「第２　２（１）」に記載したとおりである。　
　
　３　本願発明と引用発明との対比
　本願発明と引用発明とを対比すると、引用発明の「両端の素子分離絶縁膜７４の間のＰウェル７２」、「素子分離絶縁膜７４」、「Ｐ型シリコン基板７１」、「ゲート絶縁膜としてのシリコン酸化膜７７」、「側壁ゲート絶縁膜８１」、「Ｔｉからなる金属膜８３」、「シリサイド膜８４」は、それぞれ本願発明の「活性領域」、「非活性領域」、「ウェハ」、「ゲート酸化膜」、「スペーサ又はスペーサ側壁」、「チタン膜」、「チタンシリサイド物」に相当する。
　
［工程（ａ）について］　
　引用発明も、Ｐ型シリコン基板７１は、「両端の素子分離絶縁膜７４の間のＰウェル７２」（活性領域）と「素子分離絶縁膜７４」（非活性領域）に区分されているので、引用発明の「Ｐ型シリコン基板７１にＰウェル７２およびＮウェル７３を形成した後、ＬＯＣＯＳ法により素子分離絶縁膜７４を形成する工程，次に、両端の素子分離絶縁膜７４の間のＰウェル７２上部にゲート絶縁膜としてのシリコン酸化膜７７を介在してゲート電極７９を形成し、その側壁に側壁ゲート絶縁膜８１を形成する工程」は、本願発明の「（ａ）活性領域と非活性領域に区分されたウェハの前記活性領域上部にゲート酸化膜を介在してゲート電極を形成し、その側壁にスペーサを形成する段階」に相当する。
　
［工程（ｂ）について］　
　引用発明の「次に、基板全面にＴｉからなる金属膜８３を堆積する工程」は、「ゲート電極７９を形成し、その側壁に側壁ゲート絶縁膜８１を形成する工程」の「次に」行われるもの、すなわち、ゲート電極７９と側壁ゲート絶縁膜８１（スペーサ）が形成されたＰ型シリコン基板７１（ウェハ）全面にＴｉからなる金属膜８３を堆積するものであるから、本願発明の「前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成」に相当する。
　引用発明の「深いソース拡散層８２ａの表面」及び「深いドレイン層８２ｂの表面」は、本願発明の「スペーサ外側の露出した前記ウェハ上部」に相当するので、引用発明の「次に、熱処理により、金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する工程」は、本願発明の「熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階」に相当する。
　ゆえに、引用発明の「基板全面にＴｉからなる金属膜８３を堆積する工程，次に、熱処理により、金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する工程」は、本願発明の「（ｂ）前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成した後、熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階」に相当する。
　
［工程（ｃ）について］　
　本願明細書には「【００１７】続いて、硫酸（Ｈ２ＳＯ４）溶液等のケミカルを使用して図５に図示されるように、スペーサ２２の側壁および非活性領域上の未反応チタン膜２４を除去する。・・・」と記載されているので、本願発明における「ケミカルを使用」した処理とは、具体的には「硫酸（Ｈ２ＳＯ４）溶液等のケミカルを使用」した処理であるから、引用発明の「硫酸と過酸化水素との混合液を用いたウエット処理」は、本願発明の「ケミカルを使用」した処理に相当し、引用発明の「未反応の金属膜８３を除去する工程」は、本願発明の「前記チタンシリサイド物以外の前記チタン膜を」「除去し」に相当するので、引用発明の「硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する工程」は、本願発明の「前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し」た工程に相当する。
　さらに、引用発明においても、「金属膜８３とゲート電極７９の上部、金属膜８３と深いソース拡散層８２ａの表面、金属膜８３と深いドレイン層８２ｂの表面を反応させて、これらの部分にシリサイド膜８４を形成する。この後、硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する」のであるから、シリサイド膜８４が形成されなかった側壁ゲート絶縁膜８１と素子分離絶縁膜７４の上部に未反応の金属膜が残り、これをウエット処理により除去して側壁ゲート絶縁膜８１（スペーサ側壁）と素子分離絶縁膜７４（非活性領域）の上部を露出させている。
　ゆえに、引用発明の「この後、硫酸と過酸化水素との混合液を用いたウエット処理により、未反応の金属膜８３を除去する工程」は、本願発明の「（ｃ）前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し、前記スペーサの側壁と前記非活性領域の上部を露出させる段階」に相当する。
　
　したがって、本願発明と引用発明は、
「（ａ）活性領域と非活性領域に区分されたウェハの前記活性領域上部にゲート酸化膜を介在してゲート電極を形成し、その側壁にスペーサを形成する段階と、
　（ｂ）前記ゲート電極とスペーサが形成された前記ウェハ上部にチタン膜を形成した後、熱処理工程を実施して前記ゲート電極の上部と前記スペーサ外側の露出した前記ウェハ上部に形成された前記チタン膜をチタンシリサイド物に変換させる段階と、
　（ｃ）前記チタンシリサイド物以外の前記チタン膜をケミカルを使用して除去し、前記スペーサの側壁と前記非活性領域の上部を露出させる段階と、
を具備してなることを特徴とする半導体装置の製造方法。」の点で、一致し、
相違点１：本願発明は、「（ｄ）前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを１０ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用して分析する段階と、
　（ｅ）前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階と」を有するのに対して、引用発明では、そのような段階がない点で相違する。
　
　４　当審の判断
　上記相違点１について、以下の（ア）〜（ウ）に分けて検討する。
　（ア）「前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを」「走査電子顕微鏡を使用して分析する段階と、前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階」について
　　（ｉ）ゲート電極とソース・ドレイン電極のシリサイド化に用いた未反応チタンが側壁（スペーサ）などに残存すれば、ゲート・ソース間及びゲート・ドレイン間の短絡が起こり易くなるという課題は、例えば、刊行物６にも示されるように、周知の課題である。
　　（ii）ゲート電極とソース・ドレイン電極のシリサイド化後、ゲート・ソース間あるいはゲート・ドレイン間のショート不良が生じていないことを走査電子顕微鏡による観察により確認することは、刊行物７，８にも示されるように周知である。
　　（iii）刊行物９にも示されるように、従来から走査型電子顕微鏡により観察してエッチングの最適化の条件を求めることは、技術常識である。
　　（iv）刊行物２，３には、エッチング後の試料にエッチング残渣が存在するか否かを走査電子顕微鏡で観察し、エッチング残渣が観察された場合は、再度エッチングを行って当該エッチング残渣を除去する技術が記載されている。
　そして、エッチングを行う以上は、エッチング対象の種類によらずエッチング残渣の発生が予想されることは当業者であれば明らかであり、当該技術は、エッチングを含む製造方法であれば、エッチング対象の種類によらず適用できるものと判断され、当該技術を引用発明に適用できない格別の阻害要因も認められない。
　　（V）さらに、引用発明においても、シリサイド膜８４が形成されなかった側壁ゲート絶縁膜８１と素子分離絶縁膜７４の上部に未反応の金属膜が残り、これをウエット処理により除去して側壁ゲート絶縁膜８１と素子分離絶縁膜７４の上部を露出させているのであるから、刊行物２，３の上記技術を引用発明に適用する際に、残渣の可能性のある露出した側壁ゲート絶縁膜８１（スペーサ側壁）及び素子分離絶縁膜７４（非活性領域）上部にチタン膜が残存するかを分析するのは当然である。
　　（vi）以上、（ｉ）〜（v）を考慮すれば、刊行物２，３の上記技術を引用発明に適用して、側壁ゲート絶縁膜８１及び素子分離絶縁膜７４上部の未反応のチタン膜をエッチングにより除去した後に、露出した側壁ゲート絶縁膜８１（スペーサ側壁）及び素子分離絶縁膜７４（非活性領域）上部に前記チタン膜が残存するかを走査電子顕微鏡を使用して分析し、前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングすることは、当業者が適宜なし得たことである。
　
　（イ）「１０ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用」について
　　（ｉ）汎用走査電子顕微鏡において、加速電圧を０．５〜３０ｋＶの範囲で変えられることは、刊行物５にも示されるように技術常識であり、また、走査電子顕微鏡により観察を行う場合に２０ｋＶ程度の加速電圧は、例えば、刊行物１２〜１５にも示されるように、通常使われている加速電圧に過ぎない。
　　（ii）本願明細書には、本願発明において「１０ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用」することによってのみ得られる当業者の予測を超えた顕著な作用効果については何ら記載されておらず、単にスペーサ部分の残存チタン膜が観察できたという、当業者の予測どおりの効果しか認められず、走査電子顕微鏡の加速電圧を１０〜３０ｋＶにするとの数値限定に当業者の予測を超えた顕著な効果は認められない。
　　（iii）ゆえに、観察に際し、観察対象の形状や材質等に応じて走査電子顕微鏡の加速電圧を可変範囲である０．５〜３０ｋＶの範囲で変えて、一番観測し易い加速電圧を実験により決定することは、当業者が適宜なし得たことであり、引用発明において、加速電圧の可変範囲内で適宜最適化して１０ないし３０ｋＶとすることに、格別の困難性は認められない。
　
　（ウ）本願発明の効果について
　本願明細書には、本願発明の効果について
「【００２３】
【発明の効果】以上詳細に説明したように本発明の半導体装置の製造方法によれば、ゲート電極の側壁に設けられるスペーサの側壁及び非活性領域上部にチタン等の金属物が存在するかを走査電子顕微鏡を使用して容易に確認して、残存する場合は除去することができるので、
前記金属物が完成した半導体装置の不良原因として作用することを予防することができる効果がある
　引用発明に刊行物２，３の前記技術を適用すれば、残存チタン膜による短絡などの不良原因を予防できることは、当業者が当然に予測する効果に過ぎず、当業者の予測を超えた顕著な効果は認められない。
　
　（エ）当審の判断のむすび
　以上（ア）〜（ウ）の検討結果から、引用発明において、「（ｄ）前記露出したスペーサ側壁及び前記非活性領域上部に前記チタン膜が残存するかを１０ないし３０ｋＶの加速電圧が印加される走査電子顕微鏡を使用して分析する段階と、（ｅ）前記走査電子顕微鏡によって残存チタン膜が存在すると分析された場合に、前記残存チタン膜をエッチングする段階と」を付加することは、当業者が適宜なし得たことである。
　ゆえに、本願発明は、刊行物１〜３に記載された発明及び周知の技術に基づいて、当業者が容易に発明をすることができたものである。
　
　５　むすび
　以上のとおり、本願発明は、刊行物１〜３に記載された発明及び周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。