【事件の表示】
　特願２０００−３３５５３６「薄膜誘電体を備えた電界効果デバイスおよびコンデンサを作製する方法およびその結果得られるデバイス」拒絶査定不服審判事件〔平成１３年　７月１９日出願公開、特開２００１−１９６３６８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１２年１１月２日（パリ条約による優先権主張１９９９年１１月４日、米国）の出願であって、平成１７年９月８日付けで拒絶査定がなされ、これに対し、同年１２月１２日に拒絶査定に対する審判請求がなされるとともに、平成１８年１月１１日付けで手続補正がなされ、その後、前置審査において、同年４月２１日付けで拒絶理由が通知され、その指定期間内の同年１０月２６日付けで手続補正がなされたものである。
　
第２　本願発明について
　本願の請求項１ないし７に係る発明は、平成１８年１０月２６日付け手続補正書の特許請求の範囲の請求項１ないし７に記載された事項により特定されるとおりのものであり、このうち、本願の請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
「【請求項１】　コンデンサ構造を有する電子デバイスを作成する方法であって、
　誘電体材料の膜上に第１の電極を規定する金属層を堆積させ、
　前記第１の電極上に第２の誘電体層を堆積させ、ここで、前記第２の誘電体層はＴａ２Ｏ５よりなり、
　酸素プラズマ処理の前に、前記第２の誘電体層を純窒素プラズマへ露出して、前記誘電体層に窒素を浸透させ、前記金属層をパッシベートし、前記誘電体／電極インターフェースにおける電荷トラップの密度を低減させ、
　純窒素プラズマ処理の後に、酸素プラズマで前記第２の誘電体層を処理して、前記第２の誘電体層を高密度化し、及び
　前記第２の誘電体層上にわたって第２の金属層を堆積させ、前記コンデンサ構造の上部電極を規定する工程を含む
　ことを特徴とする方法。」
　
第３　引用刊行物及び該引用刊行物記載の発明
　１　刊行物１．欧州特許出願公開第０９５１０５３号明細書
　前置審査の拒絶の理由に引用され、本願の優先権主張日前に外国において頒布された刊行物１には、図１〜図３とともに、
「誘電体材料の改良型薄膜を有する電子デバイスを製造する方法であって、
露出したシリコン表面を含む基板を提供するステップと、
前記露出したシリコン表面上に誘電体材料の膜を堆積するステップと、
前記誘電体膜と前記シリコンの間の電荷トラップの密度を低減するために結果として得られた構造物をプラズマに露出するステップと、
前記誘電体膜の上を覆う電極を形成するステップと、
前記電子デバイスを完成するステップとを含む方法。」（特許請求の範囲の請求項１、第４頁第５欄第８行〜第２１行の訳文）、
「前記誘電体材料が酸化タンタル又は窒化シリコンを含む請求項１に記載の方法。」（特許請求の範囲の請求項３、第４頁第５欄第２７行〜第２８行の訳文）、
「[0007]ゲート誘電体を酸化シリコン以外の物質に置き換える努力はこれまで満足すべきものではなかった。誘電率が比較的低い（≒３．９）ため、酸化シリコンの薄層によって得られる最大静電容量は、約２５ｆＦ／μｍ2 である。これは、静電容量がデバイスを駆動するのに十分でないため、トランジスタを小さいサイズに縮小することを制限する。より誘電率の高い酸化タンタルが試用されたが、誘電体／シリコン境界面の高い電荷トラップ密度のため結果はよくない。」（第２頁第１欄第５３行〜第２欄第４行の訳文）、
「発明の概要
[0008]本発明によれば、シリコン基板上に高誘電率材料の薄膜を堆積し、構造物をプラズマに露出した後上部電極を形成することによって電子デバイスが形成される。プラズマは誘電体／シリコン境界面の電荷トラップ密度を大きく低減する。誘電体膜は上部電極を形成する前に窒素を含む材料によって保護されるので、電極と誘電体の相互拡散が防止されるので有利である。」（第２頁第２欄第１９行〜第３０行の訳文）、
「詳細な説明
[0011]図面について説明すると、図１は、改良型薄膜誘電体を有する電子デバイスを製造するステップを示す。図１のブロックＡに示すように、第１ステップでは露出したシリコン表面を有する基板が提供される。好適には、基板は従来の単結晶シリコン・ウェハである。予備ステップとして、シリコン基板は、周知の「ＲＣＡ」クリーン等の固有の酸化物や表面汚染物質を除去するために使用される従来の処理によって清掃される。
[0012]ブロックＢに示す次のステップでは、２〜１０ｎｍの範囲の厚さを有する酸化タンタルまたは窒化シリコンといった高誘電率材料の薄層が堆積される。誘電体は化学蒸着によるなどしてシリコン基板上に直接堆積される。堆積中に清掃されたシリコン表面が酸化するのを防止するため、堆積は５００℃以下の温度で行われる。
[0013]第３ステップ（ブロックＣ）では、誘電体／シリコン境界面を保護し漏れ電流を低減するため堆積された誘電体がプラズマに露出される。好適には、この露出はリモート・マイクロ波ダウンストリーム・プラズマに対して行われる。酸素および／または窒素のプラズマが満足であると判明した。例えば、気圧２ｔｏｒｒ、基板温度１００〜４００℃（好適には、３００℃）の酸素プラズマが境界面を保護し安定にして、漏れ電流を低減する。境界面は、その後窒素プラズマに同様に露出することによってさらに安定する。また、気圧２トル、基板温度１００〜４００℃の窒素プラズマを使用して境界面を安定にし、その後酸素プラズマ（同様の条件）によって漏れ電流を低減することもできる。」（第３頁第３欄第１行〜第３３行の訳文）、
「[0015]第５ステップ（ブロックＥ）では上部電極が堆積される。このステップは、通常ポリシリコン、またはＴｉＮ、ＴａＮ、ＷまたはＷＮといった金属の上部電極の堆積を伴う。堆積は、好適には、８００℃以下の温度でのＣＶＤまたはＰＶＤによって行われる。
[0016]ブロックＦに示す最終ステップでは従来の方法でデバイスが完成する。例えば、ポリシリコン層がパターン成形され、広く使用される自己整合性シリコン・ゲート・プロセスに従って電界効果トランジスタのゲート、ソースおよびドレインが形成される。このプロセスは、例えば、引用によって本明細書の記載に援用する、Ｓ．Ｊ．Ｈｉｌｌｅｎｉｕｓ他、「対称サブミクロンＣＭＯＳ技術」、ＩＥＤＭ技術要録、２５２（１９８６年）で説明されている。また、ポリシリコンを誘電体の上に付着させ、ポリシリコンをパターン成形してコンデンサの上部電極を形成することによってコンデンサが完成する。
[0017]図２は、各々本発明による改良型誘電体層を有する電界効果デバイス１０とコンデンサ１１を示す電子デバイスの一例の略断面図である。本発明にとって必須ではないが、この特定の場合、電界効果デバイスおよびコンデンサはどちらも結晶シリコン・ウェハ等の共通の基板１２の上に形成される。
[0018]電界効果デバイス１０（ここではトランジスタ）は、本質的にソース１３、ドレイン１４およびチャネル１５を備え、それらの各々が、基板１２に支持されるシリコンのドーピング領域を備えることがある。ゲート電極１６はチャネル１５の上を覆い、誘電体薄膜１７によってチャネルと分離されている。図示されるように、誘電体膜は、ゲート電極１６（ゲート／誘電体の境界面）とチャネル１５（誘電体／Ｓｉの境界面）一組の主要な境界面を有する。誘電体膜は通常約８０オングストローム未満の厚さを有する。」（第３頁第３欄第４３行〜第４欄第１９行の訳文）、
「[0021]本発明によれば、誘電体膜１７は、酸化タンタルまたは窒化シリコンといった高誘電率（定数）（誘電率（定数）＞５）の薄層を備え、その誘電体／Ｓｉ境界面はプラズマで保護されている。ゲート／誘電体境界面は窒化によって保護されているので有利である。
[0022]コンデンサ１１は、誘電体薄膜２２によって分離された一組の導電性層２０および２１を備えている。層２０は、導電性ドーピングされた結晶シリコン層でよく、層２１は導電性ドーピングされた多結晶シリコン膜でよい。誘電体膜２２は、膜１７と同じ種類の誘電体膜でよい。実際には、誘電体１７と２２は同じ層から製造することができる。
[0023]図３は、シリコンに堆積された１００オングストロームの酸化タンタル膜の静電容量に対するプラズマ処理の効果を示すグラフである。曲線１は、未処理膜の様々な温度での静電容量を示す。電圧が１ボルトを超えると著しく低下することに留意されたい。曲線２は、３００℃のＯ2 プラズマで１分間処理した場合の効果を示し、曲線３は、Ｎ2 プラズマで同様の処理を行い、その後Ｏ2 プラズマで処理を行った場合を示す。４ボルトでは、処理済膜の静電容量は、未処理膜の６０％以上大きい。」（第３頁第４欄第２５行〜第４７行の訳文）が、記載されている。
　
　以上の記載から、刊行物１には、以下の発明が記載されている。
「誘電体材料の薄膜を備えたコンデンサ１１を有する電子デバイスを製造する方法であって、表面に導電性ドーピングされた導電性層２０を有する露出したシリコン表面を含む基板を提供するステップと、前記露出したシリコン表面上に酸化タンタルからなる誘電体膜２２を堆積するステップと、前記誘電体膜と前記シリコンの間の電荷トラップの密度を低減するために結果として得られた構造物を窒素プラズマに露出し、その後酸素プラズマに露出するステップと、前記誘電体膜の上を覆う金属からなる上部電極を形成するステップとを含む方法。」（以下、「引用発明」という。）
　
　２　刊行物２．特開平１１−２３３７２３号公報
　前置審査の拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物２には、図５とともに、
「【０００２】
【従来の技術】半導体デバイスにおける容量素子として、Ｔａ2 Ｏ5 膜などの高誘電体膜を用いた誘電体キャパシタがある。この高誘電体膜を用いた誘電体キャパシタとしてこれまでに実用化されているものは、ＭＩＳ（Metal-Insulator-Semiconductor)型誘電体キャパシタであり、ＭＩＭ（Metal-Insulator-Metal)型誘電体キャパシタはまだ実用化されていない。
【０００３】このＭＩＭ型誘電体キャパシタの下部電極の材料については、これまでに研究が行われており、ＴｉＮなどが候補として挙げられている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来のＭＩＭ型誘電体キャパシタには、次のような問題があった。すなわち、一般に、Ｔａ2 Ｏ5 膜などの酸化物からなる高誘電体膜は、成膜直後は膜中の酸素欠損により絶縁特性が悪いため、その改善を行うことが必要である。この改善のための手法として、ＲＴＯ（Rapid Thermal Oxidation)、酸素（Ｏ2 ）プラズマアニール、オゾン（Ｏ3 ）アニールなどが用いられているが、これらの熱プロセス中に高誘電体膜を通して下部電極に酸素が達し、下部電極の表面が酸化されてしまうことにより、高誘電体膜／下部電極界面の劣化が生じてしまう。
【０００５】例えば、下部電極の材料としてＴｉＮを、高誘電体膜としてＴａ2 Ｏ5 膜（比誘電率は約２８）を採用した場合には、上述の熱プロセス中に、下部電極を構成するＴｉＮのＴｉとＴａ2 Ｏ5 膜とが反応することにより、Ｔａ2 Ｏ5 膜／下部電極界面に、比誘電率がＴａ2 Ｏ5 膜よりもかなり低いＴａ−Ｔｉ−Ｏ膜が形成される。このようにＴａ2 Ｏ5 膜／下部電極界面にＴａ−Ｔｉ−Ｏ膜が形成されると、このＭＩＭ型誘電体キャパシタの容量値は、Ｔａ2 Ｏ5 膜／下部電極界面にＴａ−Ｔｉ−Ｏ膜が形成されないときに比べて大幅に低下してしまうため、高誘電体膜としてのＴａ2 Ｏ5 膜の特性を発揮することができなかった。また、Ｔａ−Ｔｉ−Ｏ膜はＴａ2 Ｏ5 膜／下部電極界面に不均一に形成されるため、誘電体キャパシタの特性劣化などの原因となっていた。」、
「【００４０】図５はこの発明の第２の実施形態を示す。この第２の実施形態においては、この発明を、高周波バイポーラＩＣのキャパシタとして用いられるＭＩＭ型誘電体キャパシタに適用した場合について説明する。
【００４１】図５に示すように、この第２の実施形態においては、ｐ型Ｓｉ基板２１中にｐ+ 型アイソレーション領域２２を形成して素子分離を行った後、このｐ型Ｓｉ基板２１上にｎ- 型Ｓｉエピタキシャル層２３を成長させる。次に、このｎ- 型Ｓｉエピタキシャル層２３を選択的に熱酸化することによりＳｉＯ2 膜からなるフィールド絶縁膜２４を形成した後、このフィールド絶縁膜２４により囲まれた部分におけるｎ- 型Ｓｉエピタキシャル層２３にｎ型不純物をイオン注入法または拡散法により導入してｎ+ 型層２５を形成する。次に、ｎ- 型Ｓｉエピタキシャル層２３上にＳｉＯ2 膜２６を形成した後、このＳｉＯ2膜２６の所定部分をエッチング除去して開口２７、２８を形成する。次に、開口２８の部分におけるｎ+ 型層２５上に、第１の実施形態と同様にして、Ｔａ膜２９およびＴａＮ膜３０を順次形成し、さらにＴａＮ膜３０の表面にＴａ−Ｏ−Ｎ膜３１を形成した後、その上にＴａ2 Ｏ5 膜３２を形成する。この後、第１の実施形態と同様にして、大気圧下において３００〜５００℃の温度でオゾンアニールを行う。次に、開口２７の部分に不純物がドープされた多結晶Ｓｉ膜３３を介してＡｌ電極３４を形成するとともに、開口２８の部分に形成されたＴａ2 Ｏ5 膜３２上にＡｌ電極３５を形成する。ここで、ＴａＮ膜３２からなる下部電極と、その上にＴａ−Ｏ−Ｎ膜３１を介して形成されたＴａ2 Ｏ5 膜３２と、その上に形成されたＡｌ電極３５からなる上部電極とによりＭＩＭ型誘電体キャパシタが形成される。」が、記載されている。
　
第４　本願発明と引用発明との対比・判断
　本願発明と引用発明とを対比する。
（ａ）引用発明の「誘電体材料の薄膜を備えたコンデンサ１１を有する電子デバイスを製造する方法」において、引用発明の「誘電体材料の薄膜を備えたコンデンサ１１を有する」ことは、本願発明の「コンデンサ構造を有する」ことに相当し、引用発明の「電子デバイスを製造する方法」は、本願発明の「電子デバイスを作成する方法」に相当するので、引用発明の「誘電体材料の薄膜を備えたコンデンサ１１を有する電子デバイスを製造する方法」は、本願発明の「コンデンサ構造を有する電子デバイスを作成する方法」に相当する。
（ｂ）引用発明の「表面に導電性ドーピングされた導電性層２０を有する露出したシリコン表面を含む基板」の「導電性ドーピングされた導電性層２０」は、「コンデンサ１１」の下部電極であるから、本願発明の「第１の電極」に相当する。
（ｃ）引用発明の「前記露出したシリコン表面上に酸化タンタルからなる誘電体膜２２を堆積するステップ」において、引用発明の「酸化タンタル」は、本願発明の「Ｔａ２Ｏ５」に相当し、引用発明の「基板」の「導電性ドーピングされた導電性層２０」は、本願発明の「第１の電極」に相当するので、引用発明の「前記露出したシリコン表面上に酸化タンタルからなる誘電体膜２２を堆積するステップ」は、本願発明の「前記第１の電極上に第２の誘電体層を堆積させ、ここで、前記第２の誘電体層はＴａ２Ｏ５よりな」る工程に相当する。
（ｄ）引用発明の「前記誘電体膜と前記シリコンの間の電荷トラップの密度を低減するために結果として得られた構造物を窒素プラズマに露出」することにおいて、「結果として得られた構造物」は、「前記露出したシリコン表面上に酸化タンタルからなる誘電体膜２２を堆積」した「構造物」であり、また、引用発明の「窒素プラズマ」は、後記の「酸素プラズマ」とは別のプラズマであり、酸素等は含まれていないプラズマと認められるので、引用発明の「窒素プラズマ」は、本願発明の「純窒素プラズマ」に相当する。また、引用発明の「前記誘電体膜と前記シリコンの間の電荷トラップの密度を低減するため」の「窒素プラズマ」の「窒素」が、「結果として得られた構造物」内の「酸化タンタルからなる誘電体膜２２」に浸透することは、明らかであり、さらに、引用発明において「窒素プラズマに露出し、その後酸素プラズマに露出する」工程のうち、「窒素プラズマに露出」する工程は、「酸素プラズマ」処理の前に行うものであるから、引用発明の「前記誘電体膜と前記シリコンの間の電荷トラップの密度を低減するために結果として得られた構造物を窒素プラズマに露出」することは、本願発明の「酸素プラズマ処理の前に、前記第２の誘電体層を純窒素プラズマへ露出して、前記誘電体層に窒素を浸透させ」ることに相当する。
（ｅ）引用発明の「その後酸素プラズマに露出するステップ」は、「酸素プラズマ」が、「前記露出したシリコン表面上に酸化タンタルからなる誘電体膜２２を堆積」した「構造物」に「露出」しており、また、「窒素プラズマに露出し、その後酸素プラズマに露出する」工程において、「窒素プラズマ」処理の後に「酸素プラズマ」処理を行っているから、引用発明の「その後酸素プラズマに露出するステップ」は、本願発明の「純窒素プラズマ処理の後に、酸素プラズマで前記第２の誘電体層を処理」する工程に相当する。
（ｆ）引用発明の「前記誘電体膜の上を覆う金属からなる上部電極を形成するステップ」は、本願発明の「前記第２の誘電体層上にわたって第２の金属層を堆積させ、前記コンデンサ構造の上部電極を規定する工程」に相当する。
　すると、本願発明と引用発明とは、
「コンデンサ構造を有する電子デバイスを作成する方法であって、
　第１の電極上に第２の誘電体層を堆積させ、ここで、前記第２の誘電体層はＴａ２Ｏ５よりなり、
　酸素プラズマ処理の前に、前記第２の誘電体層を純窒素プラズマへ露出して、前記誘電体層に窒素を浸透させ、
　純窒素プラズマ処理の後に、酸素プラズマで前記第２の誘電体層を処理し、及び
　前記第２の誘電体層上にわたって第２の金属層を堆積させ、前記コンデンサ構造の上部電極を規定する工程を含むことを特徴とする方法。」である点で一致し、
　本願発明は、「誘電体材料の膜上に第１の電極を規定する金属層を堆積させ」るとの工程を備えているのに対して、引用発明は、「表面に導電性ドーピングされた導電性層２０を有する露出したシリコン表面を含む基板を提供するステップ」を備える点（以下、「相違点１」という。）、
　本願発明は、「前記金属層をパッシベートし、前記誘電体／電極インターフェースにおける電荷トラップの密度を低減させ」るとの工程を備えているのに対して、引用発明は、このような工程を備えていない点（以下、「相違点２」という。）、
　本願発明は、「酸素プラズマで前記第２の誘電体層を処理して、前記第２の誘電体層を高密度化」するとの工程を備えているのに対して、引用発明は、「結果として得られた構造物を」「酸素プラズマに露出する」ステップを備えるが、「結果として得られた構造物」内の「酸化タンタルからなる誘電体膜２２」を高密度化するという記載がない点（以下、「相違点３」という。）、で相違している。
　
　そこで、上記相違点１ないし３について検討する。
ａ．相違点１について
（１）刊行物２には、「ＭＩＭ（Metal-Insulator-Metal)型誘電体キャパシタ」（【０００２】段落）、「ＭＩＭ型誘電体キャパシタ」（【００４０】、【００４１】段落）が、記載されており、「ＭＩＭ型誘電体キャパシタ」の下部電極及び上部電極は、金属層からなっている。また、刊行物２には、「ＳｉＯ2 膜２６を形成した後、このＳｉＯ2膜２６の所定部分をエッチング除去して開口２７、２８を形成する。次に、開口２８の部分におけるｎ+ 型層２５上に、第１の実施形態と同様にして、Ｔａ膜２９およびＴａＮ膜３０を順次形成し、さらにＴａＮ膜３０の表面にＴａ−Ｏ−Ｎ膜３１を形成した後、その上にＴａ2 Ｏ5 膜３２を形成する。」（【００４１】段落、及び、図５）ことが、記載されており、刊行物２には、本願発明のコンデンサ構造の「誘電体材料の膜」に相当する刊行物２の「ＭＩＭ型誘電体キャパシタ」の「ＳｉＯ2 膜２６」上に、本願発明の「第１の電極を規定する金属層を堆積させ」ることに相当する刊行物２の「ＭＩＭ型誘電体キャパシタ」の「ＴａＮ膜３０」を「形成」することが記載されている。
（２）また、例えば、以下の周知文献１ないし４に記載されているように、コンデンサ構造を有する電子デバイスを作成する際に、誘電体材料の膜上にコンデンサ構造の下部電極を規定する金属層を堆積させることは、周知技術である。
　　周知文献１．特開平３−１３６３６１号公報（第１図、第２図、及び、第２頁左下欄第４〜１３行、第２頁右下欄第１〜１２行、第３頁左上欄第１４〜１７行参照）には、「第１図は本発明の第１の実施例の模式的断面図である。図において、１はシリコン基板、・・・７は気相成長酸化膜、８，８ａは窒化チタン、９は下部電極のタングステン、１０は容量絶縁膜の酸化タンタル、１１は上部電極のタングステン、１２は層間絶縁膜、１３は配線用の多結晶シリコン膜である。」（第２頁左下欄第４〜１３行）こと、「次に、全面に気相成長酸化膜７を堆積し、ソース２上に開口部を設け、開口部に露出したソース２上に膜厚が３００〜２０００Å程度の窒化チタン８を形成する。・・・次に、容量部の下部電極としてのタングステン９を膜厚０．１〜０．８μｍ程度スパッタ蒸着あるいは気相成長により堆積する。さらに、金属酸化膜からなる容量絶縁膜として、膜厚が５０〜３００Å程度の酸化タンタル１０を形成する。」（第２頁右下欄第１〜１２行）こと、「７は気相成長酸化膜、８は窒化チタン、９は下部電極のタングステン、１０は容量絶縁膜の酸化タンタル、１１は上部電極のタングステン、１２は層間絶縁膜である。」（第３頁左上欄第１４〜１７行）ことが、記載されている。
　周知文献２．特開平４−２４２９７０号公報（図６ないし図１１、及び、【００４６】〜【００５４】段落参照）には、「【００４６】次に、常圧ＣＶＤ法を用いＳｉＨ４とＯ２を反応させて、ＳｉＯ２膜９を全面に堆積した（図６）。　【００４７】次にコンタクトホールを形成し、Ｎ＋領域の表面を露出した。　【００４８】まず、ＳｉＯ２膜９上にレジストを塗布し、フォトリソグラフィーによりレジストパターンを形成した（図７）。次いで、レジスト１０をマスキングとして、ＲＩＥにより、ＳｉＯ２膜９、ゲート酸化膜３の一部をエッチングし、Ｎ＋領域７の表面の一部を露出させ、コンタクトホール１１を形成した（図８）。　【００４９】次に第１の電極形成工程を次のように行った。　【００５０】基板を図２２に示すＤＣ−ＲＦ結合スパッタリング装置内に入れ、成膜室のバックグラウンドの真空度を１０−１０Ｔｏｒｒ以下の超高真空とした後、Ａｒガスを導入し、スパッタリングによりＴｉ−Ａｌ合金膜１２を３００ｎｍの厚さに堆積した。この際、成膜初期及び成膜途中で、表面に数１０ｅＶの低エネルギーのＡｒイオンの照射を行いながら成膜した。かかる照射により極めて結晶性の良好なＴｉ−Ａｌ合金膜１２が得られた（図９）。　【００５１】次に、絶縁膜形成工程を次のように行った。　【００５２】本例では、第１の電極形成工程と絶縁膜の形成を同一の装置で行った。すなわち、第１の電極形成工程終了後、装置内に酸化性ガスを導入してＴｉ−Ａｌ合金膜１２の酸化を行った。もちろん、この際ＲＦ電源は印加せず、スパッタリングは行っていない。Ｔｉ−Ａｌ合金膜１２の酸化は、基板温度を４００℃に加熱し、水分濃度が１０ｐｐｂ以下の酸素ガスを導入することにより、５ｎｍのＴｉＯ２とＡｌ２Ｏ３との混合膜１３を形成した（図１０）。　【００５３】次に、第２の電極の形成を次のように行った。　【００５４】すなわち、酸化装置３０４からトンネル３０１を介して成膜装置３０５に基板を搬送し、そこで、第１の電極形成工程を行ったと同様にして導電性薄膜としてＴａ膜１４を形成した（図１１）。」ことが、記載されている。
　周知文献３．特開平４−２４２９７１号公報（図６ないし図１１、及び、【００４５】〜【００５３】段落参照）には、「【００４５】次に、常圧ＣＶＤ法を用いＳｉＨ４とＯ２を反応させて、ＳｉＯ２膜９を全面に堆積した（図６）。　【００４６】次にコンタクトホールを形成し、Ｎ＋領域の表面を露出した。　【００４７】まず、ＳｉＯ２膜９上にレジストを塗布し、フォトリソグラフィーによりレジストパターンを形成した（図７）。次いで、レジスト１０をマスキングとして、ＲＩＥにより、ＳｉＯ２膜９、ゲート酸化膜３の一部をエッチングし、Ｎ＋領域７の表面の一部を露出させ、コンタクトホール１１を形成した（図８）。　【００４８】次に第１の電極形成工程を次のように行った。　【００４９】基板を図２２に示すＤＣ−ＲＦ結合スパッタリング装置内に入れ、成膜室のバックグラウンドの真空度を１０−１０Ｔｏｒｒ以下の超高真空とした後、Ａｒガスを導入し、スパッタリングによりＴａ膜１２を３００ｎｍの厚さに堆積した。この際、成膜初期及び成膜途中で、表面に数１０ｅＶの低エネルギーのＡｒイオンの照射を行いながら成膜した。かかる照射により極めて結晶性の良好なＴａ膜１２が得られた（図９）。　【００５０】次に、絶縁膜形成工程を次のように行った。　【００５１】本例では、第１の電極形成工程と絶縁膜の形成を同一の装置で行った。すなわち、第１の電極形成工程終了後、装置内に酸化性ガスを導入してＴａ膜１２の酸化を行った。もちろん、この際ＲＦ電源は印加せず、スパッタリングは行っていない。Ｔａ膜１２の酸化は、基板温度を４００℃に加熱し、水分濃度が１０ｐｐｂ以下の酸素ガスを導入することにより行い、５ｎｍのＴａ２Ｏ５膜１３を形成した（図１０）。　【００５２】次に、第２の電極の形成を次のように行った。　【００５３】すなわち、第１の電極及び絶縁膜の形成を行った装置と同じ装置を用い、第１の電極の形成工程を行ったと同様にして導電性薄膜としてＴａ膜１４を形成した（図１１）。」ことが、記載されている。
　周知文献４．特開平５−２９５６３号公報（図３、及び、【００２０】段落参照）には、「【００２０】次に、図３(a),(b)に示すように、ＣＶＤ法酸化膜（ノンドープＳｉＯ2膜及びＢＰＳＧ膜の積層膜）により層間絶縁膜９形成後、熱処理またはエッチバック法により平坦化を行い、その後メモリセルアレイのブロック領域Ｂ内に電荷蓄積電極と活性領域間のコンタクト孔１７を形成し、Ｐ（リン）を数％含有したＰｏｌｙＳｉ膜による電荷蓄積電極１０、及びＳｉＯ2／Ｓｉ3Ｎ4／Ｓｉ０2の３層膜（ＯＮＯ膜）による容量絶縁膜１１を形成する。ここで電荷蓄積電極１０はタングステン等の金属膜やシリサイド等の導電体膜で形成されてもよい。また前記容量絶縁膜１１はＳｉＯ2またはＴａ2Ｏ5などの誘電体膜などで形成してもよい。」ことが、記載されている。
（３）刊行物１には、コンデンサ構造の下部電極としてシリコンを用いた場合ではあるが、「より誘電率の高い酸化タンタルが試用されたが、誘電体／シリコン境界面の高い電荷トラップ密度のため結果はよくない」（刊行物１の【０００７】段落）が、「プラズマは誘電体／シリコン境界面の電荷トラップ密度を大きく低減する」（刊行物１の【０００８】段落）ことができ、「誘電体／シリコン境界面を保護し漏れ電流を低減するため蒸着された誘電体がプラズマに露出される。・・・気圧２トル、基板温度１００〜４００℃の窒素プラズマを使用して境界面を安定にし、その後酸素プラズマ（同様の条件）によって漏れ電流を低減することもできる」（刊行物１の【００１３】段落）こと、すなわち、酸化タンタルを誘電体として用いた場合、プラズマ処理により、酸化タンタルの誘電体／シリコン（下部電極）境界面の電荷トラップ密度を大きく低減し、境界面を保護するとともに安定にし、漏れ電流を低減できることが、記載されている。
（４）コンデンサ構造の下部電極（本願発明の「第１の電極」）として、引用発明の「露出したシリコン表面を含む基板」の「表面に導電性ドーピングされた導電性層２０」の代わりに、周知技術であり、また、刊行物２にも記載されている、誘電体材料の膜上に堆積させたコンデンサ構造の下部電極を規定する金属層に置き換えた場合、すなわち、コンデンサ構造の下部電極をシリコンから金属層に置き換えた場合にも、プラズマにより、酸化タンタルの誘電体／金属層（下部電極）境界面の電荷トラップ密度を大きく低減し、境界面を保護するとともに安定にし、漏れ電流を低減するとの効果を奏することは、当業者であれば当然想起し得ることであり、上記の置き換えに、格別な阻害要因は認められない。
（５）以上の点を考慮すると、コンデンサ構造の下部電極（本願発明の「第１の電極」）として、引用発明の「露出したシリコン表面を含む基板」の「表面に導電性ドーピングされた導電性層２０」の代わりに、周知技術であり、また、刊行物２にも記載されている、誘電体材料の膜上に堆積させたコンデンサ構造の下部電極を規定する金属層に置き換え、引用発明において、本願発明の如く「誘電体材料の膜上に第１の電極を規定する金属層を堆積させ」るとの構成を備えたものとすることは、当業者が容易になし得たことである。
　
ｂ．相違点２について
（１）上記の「ａ．相違点１について」に記載したように、引用発明において、コンデンサの下部電極をシリコンから金属層に置き換えると、引用発明の「前記露出したシリコン表面上に酸化タンタルからなる誘電体膜２２を堆積するステップと、前記誘電体膜と前記シリコンの間の電荷トラップの密度を低減するために結果として得られた構造物を窒素プラズマに露出」するステップは、コンデンサの下部電極である金属層上に酸化タンタルからなる誘電体膜２２を堆積するステップと、前記誘電体膜と前記金属層の間の電荷トラップの密度を低減するために結果として得られた構造物を窒素プラズマに露出するステップとなる。
（２）すると、窒素プラズマに露出する以前は、引用発明の「露出したシリコン表面を含む基板」の「表面に導電性ドーピングされた導電性層２０」と「前記露出したシリコン表面上に」堆積した「酸化タンタルからなる誘電体膜２２」の境界面と同様に、金属層と前記金属層上に堆積した「酸化タンタルからなる誘電体膜２２」の境界面でも、電荷トラップは存在し、結果として得られた構造物を窒素プラズマに露出すると、金属層の少なくとも表面に窒素が導入されることになるので、金属層は、パッシベートされ、誘電体層／金属層（下部電極）境界面における電荷トラップの密度が低減することは、明らかである。
（３）したがって、「前記金属層をパッシベートし、前記誘電体／電極インターフェースにおける電荷トラップの密度を低減させ」るステップを備えたものとなることは、コンデンサ構造の下部電極（本願発明の「第１の電極」）を金属層に置き換えて窒素プラズマへ露出することにより、当然に生ずる結果にすぎない。
　
ｃ．相違点３について
（１）「酸素プラズマ」で「Ｔａ２Ｏ５よりな」る「第２の誘電体層」を処理すると、「Ｔａ２Ｏ５よりな」る「第２の誘電体層」が、緻密化することは、例えば、周知文献５．特開平７−１６１９３１号公報（原審の拒絶の理由、前置審査の拒絶の理由に引用：【請求項１】、【請求項４】、【００２５】段落参照）、「【請求項１】　第１の金属元素を含んだ第１の導電体膜を表面に有する容量下部電極を形成する工程と、　酸化タンタル膜からなる容量絶縁膜を形成する工程と、　前記酸化タンタル膜を緻密化処理する工程と、　第２の金属元素を含んだ第１の導電体膜からなる容量上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。」、「【請求項４】  前記酸化タンタル膜の緻密化処理が、酸化ガスを用いたプラズマ処理であることを特徴とする請求項１記載の半導体装置の製造方法。」、「【００２５】上記酸化タンタンル膜が堆積された後、この酸化タンタル膜が緻密化処理されて酸化タンタル膜１１Ａが形成される〔図２（ｃ）〕。この処理は、酸化ガスを用いたプラズマ処理であり、酸化ガスとしては酸素ガス，水分を含んだ酸素ガスもしくは亜酸化窒素（Ｎ2 Ｏ）ガスである。また、この処理温度は、室温〜３００℃程度が好ましい。水分を含んだ酸素ガスの場合には、この水分の添加量が１〜１０００ｐｐｍの範囲であることが好ましい。」）に記載されているように、周知技術である。
　また、形成された酸化タンタル膜が緻密化処理により、高密度化することは明らかである。
（２）したがって、引用発明においても、「結果として得られた構造物」内の「酸化タンタルからなる誘電体膜２２」を「酸素プラズマに露出する」と、本願発明の如く「酸化タンタルからなる誘電体膜２２」は、緻密化、すなわち、高密度化することは明らかであるから、相違点３は、実質的な相違点ではない。
　
　よって、本願の請求項１に係る発明は、その優先権主張日前に日本国内又は外国において頒布された上記刊行物１及び２に記載の発明に基づいて、当業者が容易に発明をすることができたものである。
　
第５　むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、本願の他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。