【事件の表示】
　上記当事者間の特許第３８０８３２０号「パターン検査装置およびパターン検査方法」の特許無効審判事件についてされた平成１９年　９月２８日付け審決に対し、知的財産高等裁判所において審決取消の決定（平成１９年（行ケ）第１０３７６号平成１９年１１月２８日）があったので、さらに審理のうえ、次のとおり審決する。
【結　論】
　訂正を認める。
　本件審判の請求は、成り立たない。
　審判費用は、請求人の負担とする。
【理　由】
Ｉ．手続の経緯
　本件特許第３８０８３２０号についての手続の経緯の概要は、以下のとおりである。　
　平成１３年　４月１１日　　特許出願（特願２００１−１１２５３９号）
　平成１８年　５月２６日　　特許権の設定登録
　平成１９年　２月　２日　　無効審判請求
　平成１９年　４月１９日　　被請求人：答弁書提出
　平成１９年　８月　９日　　請求人：口頭審理陳述要領書提出
　平成１９年　８月　９日　　被請求人：口頭審理陳述要領書提出
　平成１９年　８月　９日　　口頭審理
　平成１９年　８月２３日　　被請求人：上申書提出
　平成１９年　９月２８日付　審決（請求項１乃至４に係る特許無効）
　平成１９年１１月　５日　　被請求人：審決取消訴訟提起（平成１９年（行ケ）第１０３７６号）
　平成１９年１１月１５日　　被請求人：訂正審判請求（訂正２００７−３９０１３５号）
　平成１９年１１月２８日　　差戻し決定（無効審判審決取消）
　平成１９年１２月　６日付　訂正請求のための期間指定通知
　平成２０年　１月１６日　　請求人：弁駁書提出
　
　なお、被請求人は平成１９年１２月６日付訂正請求のための期間指定通知に対して訂正請求をしなかったので、特許法第１３４条の３第５項の規定により、当該期間の末日である平成１９年１２月２０日に、平成１９年１１月１５日付の訂正審判請求書（訂正２００７−３９０１３５号）に添付された訂正した明細書又は図面を援用した訂正の請求がされたものとみなされた。
　
II．訂正の適否についての判断
１．訂正の内容
（１）訂正事項１
　請求項１に「同一チップ内における繰り返しパターン」とあるのを「同一チップ内における
隣接または近接する
　
（２）訂正事項２
　請求項１に「繰り返しパターンを相互に比較するセル比較」とあるのを「繰り返しパターンを相互に比較する
ことによりパターンの欠陥を検出する
検査
　
（３）訂正事項３
　請求項１「複数のチップ間で対応するパターン同士を比較するチップ比較」とあるのを「複数のチップ間で対応するパターン同士を比較する
ことによりパターンの欠陥を検出する
検査
　
（４）訂正事項４
　請求項１に「実行することによりパターンの欠陥を検出する」とあるのを「実行
して前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合
　
（５）訂正事項５
　請求項２に「同一チップ内における繰り返しパターン」とあるのを「同一チップ内における
隣接または近接する
　
（６）訂正事項６
　請求項２に「セル比較」とあるのを「セル比較
検査
　
（７）訂正事項７
　請求項２に「チップ比較」とあるのを「チップ比較
検査
　
（８）訂正事項８
　請求項２に「チップ比較検査手段と、を備えた」とあるのを「チップ比較検査手段と、
前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合して欠陥の有無を判定する統合判定部と、
　
（９）訂正事項９
　請求項３に「同一チップ内における繰り返しパターン」とあるのを「同一チップ内における
隣接または近接する
　
（１０）訂正事項１０
　請求項３に「セル比較」とあるのを「セル比較
検査
　
（１１）訂正事項１１
　請求項３に「チップ比較」と２箇所あるのを「チップ比較
検査
　
（１２）訂正事項１２
　請求項３に「両方実行する」とあるのを「両方を実行
して前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合して欠陥の有無を判定
　
（１３）訂正事項１３
　段落【００１４】に「同一チップ内における繰り返しパターンを相互に比較するセル比較と、複数のチップ間で対応するパターン同士を比較するチップ比較とを実行することによりパターンの欠陥を検出することを特徴とする。」とあるのを「同一チップ内における
隣接または近接する
ことによりパターンの欠陥を検出する
検査
ことによりパターンの欠陥を検出する
検査
して前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合
　
（１４）訂正事項１４
　段落【００１５】に「同一チップ内における繰り返しパターンを相互に比較することによりパターンの欠陥を検出するセル比較を実行するセル比較検査手段と、前記領域記憶手段に記憶した繰り返しパターン領域とランダムパターン領域とに対して、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較を実行するチップ比較検査手段と、を備えたことを特徴とする。」
とあるのを
「同一チップ内における
隣接または近接する
検査
検査
前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合して欠陥の有無を判定する統合判定部と、
　
（１５）訂正事項１５
　段落【００１６】に「同一チップ内における繰り返しパターンを相互に比較することによりパターンの欠陥を検出するセル比較と、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較との両方を実行するとともに、前記領域設定工程で設定したランダムパターン領域に対しては、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較を実行する欠陥検出工程と、から成ることを特徴とする。」
とあるのを
「同一チップ内における
隣接または近接する
検査
検査
して前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合して欠陥の有無を判定
検査
　
（１６）訂正事項１６
　段落【００３９】に「同一チップ内における繰り返しパターンを相互に比較するセル比較と、複数のチップ間で対応するパターン同士を比較するチップ比較とを実行する」
とあるのを
「同一チップ内における繰り返しパターンを相互に比較するセル比較
検査
検査
　
（１７）訂正事項１７
　段落【００４０】に
「繰り返しパターン領域に対してはセル比較とチップ比較との両方を実行するとともに、ランダムパターン領域に対してはチップ比較を実行する」
とあるのを
「繰り返しパターン領域に対してはセル比較
検査
検査
検査
　
　なお、上記訂正事項の記載において、下線部が訂正部分である。
　
２．訂正の目的の適否、新規事項の有無、及び特許請求の範囲の拡張・変更の存否  
（１）訂正事項１、５、９について
　訂正事項１、５、９は、セル比較検査をおこなう比較対象のパターンを「隣接または近接する」と限定するものであって、特許請求の範囲の減縮を目的とする訂正に該当する。
　そして、訂正事項１、５、９は、本件特許明細書の段落【０００４】等の記載に裏付けられており、願書に添付した明細書に記載された事項の範囲内のものである。
　さらに、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
（２）訂正事項２、３について
　訂正事項２、３は、請求項１における「セル比較」、「チップ比較」が検査であることを明確にするために、それぞれ「セル比較検査」、「チップ比較検査」と訂正するとともに、「パターンの欠陥を検出する」ことを明確にするものであって、明りょうでない記載の釈明を目的とする訂正に該当する。
　そして、訂正事項２、３は、本件特許明細書の段落【０００３】、【０００４】、【００２０】、【００２１】等の記載に裏付けられており、願書に添付した明細書に記載された事項の範囲内のものである。
　さらに、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
（３）訂正事項４、８、１２について
　訂正事項４、８、１２は、パターンの欠陥検出を、セル比較検査による検査結果とチップ比較検査による検査結果とを統合することによって行うと限定するものであって、特許請求の範囲の減縮を目的とする訂正に該当する。
　そして、訂正事項４、８、１２は、本件特許明細書の段落【００２０】、【００３５】、【００３７】等の記載に裏付けられており、願書に添付した明細書に記載された事項の範囲内のものである。
　さらに、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
（４）訂正事項６、７、１０、１１について
　訂正事項６、７、１０、１１は、「セル比較」、「チップ比較」が検査であることを明確にするために、それぞれ「セル比較検査」、「チップ比較検査」と訂正するものであって、明りょうでない記載の釈明を目的とする訂正に該当する。
　そして、訂正事項６、７、１０、１１は、本件特許明細書の段落【０００３】、【０００４】、【００２０】、【００２１】等の記載に裏付けられており、願書に添付した明細書に記載された事項の範囲内のものである。
　さらに、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
（５）訂正事項１３乃至１７について
　訂正事項１３乃至１７は、特許請求の範囲の訂正に合わせて詳細な説明の記載を訂正するものであり、明りょうでない記載の釈明を目的とし、また、新規事項の追加に該当せず、さらに、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
３．むすび  
　以上のとおりであるから、本件訂正は、特許法第１３４条の２第１項ただし書き、及び同条第５項において準用する同法第１２６条第３項、第４項の規定に適合するので適法な訂正と認める。
　
III．本件発明
　本件特許３８０８３２０号の請求項１乃至４に係る発明（以下、それぞれ「本件発明１」乃至「本件発明４」という。また、それらをまとめて、単に「本件発明」ということもある。）は、上記のとおり訂正が認められるから、全文訂正明細書の特許請求の範囲の請求項１乃至４に記載された事項により特定される次のとおりのものである。 
　
「【請求項１】　基板上に形成された多数のチップにおける１チップ内での繰り返しパターン領域の繰り返しパターンを検査する検査装置であって、
　繰り返しパターン領域に対し、同一チップ内における隣接または近接する繰り返しパターンを相互に比較することによりパターンの欠陥を検出するセル比較検査と、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較検査とを実行して前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合することによりパターンの欠陥を検出することを特徴とするパターン検査装置。」
　
「【請求項２】　基板上に形成された多数のチップにおけるパターンを検査する検査装置であって、
　基板を支持する基板支持手段と、
　前記チップの画像を撮影するための撮影手段と、
　前記基板支持手段と前記撮影手段とを相対的に移動させる移動手段と、
　前記撮影手段により撮影したチップの画像を記憶する画像記憶手段と、
　前記撮影手段により撮影した１チップ上の領域内において、繰り返しパターンが形成された繰り返しパターン領域とランダムパターンが形成されたランダムパターン領域とを設定する領域設定手段と、
　前記領域設定手段により設定した繰り返しパターン領域とランダムパターン領域とを記憶する領域記憶手段と、
　前記領域記憶手段に記憶した繰り返しパターン領域に対して、同一チップ内における隣接または近接する繰り返しパターンを相互に比較することによりパターンの欠陥を検出するセル比較検査を実行するセル比較検査手段と、
　前記領域記憶手段に記憶した繰り返しパターン領域とランダムパターン領域とに対して、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較検査を実行するチップ比較検査手段と、
　前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合して欠陥の有無を判定する統合判定部と、
　を備えたことを特徴とするパターン検査装置。」
　
「【請求項３】　基板上に形成された多数のチップにおけるパターンを検査する検査方法であって、
　１チップ上の領域内において、繰り返しパターンが形成された繰り返しパターン領域とランダムパターンが形成されたランダムパターン領域とを設定する領域設定工程と、
　前記領域設定工程で設定した繰り返しパターン領域に対しては、同一チップ内における隣接または近接する繰り返しパターンを相互に比較することによりパターンの欠陥を検出するセル比較検査と、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較検査との両方を実行して前記セル比較検査による検査結果と前記チップ比較検査による検査結果とを統合して欠陥の有無を判定するとともに、前記領域設定工程で設定したランダムパターン領域に対しては、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較検査を実行する欠陥検出工程と、
　から成ることを特徴とするパターン検査方法。」
　
「【請求項４】　請求項３に記載のパターン検査方法において、
　前記領域設定工程においては、チップ上のパターンを撮影することによりこのパターンを表示装置上に拡大表示し、この拡大表示されたパターンを利用して繰り返しパターンが形成された繰り返しパターン領域とランダムパターンが形成されたランダムパターン領域とを設定するパターン検査方法。」
　
IV．請求人の主張
　請求人は、本件発明１乃至４についての特許を無効とする、審判費用は被請求人の負担とするとの審決を求め、無効審判請求書に添付して下記甲第１乃至８号証を提出して、次のとおり無効理由を主張している。
　
無効理由：本件発明１〜４は、甲第１〜８号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本件発明１〜４についての特許は、特許法第２９条第２項の規定に違反してされたものであり、同法第１２３条第１項第２号に該当し無効とすべきものである。
　
　　　　　　　　　　　　　　　　記
（１）甲第１号証：特開平３−２３２２５０号公報
（２）甲第２号証：特開昭６０−９３３０５号公報
（３）甲第３号証：特開平６−２６５４８０号公報
（４）甲第４号証：特開平１０−２５３３３２号公報
（５）甲第５号証：特開平８−３２０２９４号公報
（６）甲第６号証：特開昭６１−１５７９８６号公報
（７）甲第７号証：特開２０００−１４９０２１号公報
（８）甲第８号証：特開２０００−２０７５６２号公報
　
V．被請求人の反論
　被請求人は、本件審判の請求は成り立たない、審判費用は請求人の負担とするとの審決を求め、本件発明１〜４に係る特許には、請求人が主張するような無効理由は存在しない旨主張している。
　
VI．甲号各証の記載事項
（１）甲第１号証：特開平３−２３２２５０号公報
（１ａ）「１．被検査物上の隣接する２チップのパターンを比較するチップ比較検査と、チップ内の同一繰返しパターン部の同一パターンどうしを比較する繰返しパターン比較検査とを並行して実行することを特徴とするパターン検査方法。
２．前記チップ比較検査と繰返しパターン比較検査との出力を別々に計算機にとり込み、該計算機内で前記両比較検査により得られた検査結果と予め設定された検査条件とを比較し、前記予め設定された検査条件を超えたもののみを検査結果として残すことを特徴とする請求項１記載のパターン検査方法。
３．被検査物上の隣接する２チップのパターンを比較する第１の比較回路と、チップ内の同一繰返しパターン部の同一パターンどうしを比較する第２の比較回路とを有し、両比較回路を並列に動作可能としたことを特徴とするパターン検査装置。
４．チップ内のランダムパターン部は前記第１の比較回路による欠陥の出力を行い、繰返しパターン部は前記第２の比較回路の欠陥の出力を行うよう制御されることを特徴とする請求項３記載の（「請求項１記載の」は誤記。）パターン検査装置。
５．一次元光ラインセンサを有し、ステージを連続走査しながら欠陥検出を行うことを特徴とする請求項３記載のパターン検査装置。
６．チップ内のパターン配置情報をもとに、一次元センサの走査方向およびチップの開始点からのステージ走査方向各々につき、チップ比較検査領域と繰返しパターン比較検査領域のデータを記憶する記憶部を有し、センサ走査位置、ステージ走査位置に同期して、２チップ比較検査の欠陥出力または繰返しパターン比較検査の欠陥出力の出力可否を制御するようにしたことを特徴とする請求項３記載のパターン検査装置。
７．チップ内のパターン配置情報をもとに、一次元センサの走査方向およびチップの開始点からのステージ走査方向各々につき、チップ比較検査領域と繰返しパターン比較検査領域のデータを記憶する記憶部を有し、センサ走査位置、ステージ走査位置に同期して、２チップ比較検査の欠陥出力または繰返しパターン比較検査の欠陥出力の出力可否を制御するようにしたことを特徴とする請求項４記載のパターン検査装置。
８．チップ内のパターン配置情報をもとに、一次元センサの走査方向およびチップの開始点からのステージ走査方向各々につき、チップ比較検査領域と繰返しパターン比較検査領域のデータを記憶する記憶部を有し、センサ走査位置、ステージ走査位置に同期して、２チップ比較検査の欠陥出力または繰返しパターン比較検査の欠陥出力の出力可否を制御するようにしたことを特徴とする請求項５記載のパターン検査装置。
９．２チップ比較の欠陥判定条件と繰返しパターン比較の欠陥判定条件を独立に設定可能としたことを特徴とする請求項５記載のパターン検査装置。
１０．検出した欠陥が、２チップ比較検査での欠陥か、繰返しパターン比較検査での欠陥かを区別して表示もしくは出力するようにしたことを特徴とする請求項３記載のパターン検査装置。
１１．検出した欠陥が、２チップ比較検査での欠陥か、繰返しパターン比較検査での欠陥かを区別して表示もしくは出力するようにしたことを特徴とする請求項４記載のパターン検査装置。
１２．検出した欠陥が、２チップ比較検査での欠陥か、繰返しパターン比較検査での欠陥かを区別して表示もしくは出力するようにしたことを特徴とする請求項５記載のパターン検査装置。」（特許請求の範囲）
（１ｂ）「〔産業上の利用分野〕
　本発明はパターン検査技術、すなわち、半導体ウェハ、フォトマスク、磁気ディスク、光ディスク等におけるパターンの欠陥検査、特にＶＬＳＩメモリやＣＣＤ　（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ　）の如く、一つのチップ領域に周期パターンとランダムパターンを有する集積回路装置等のパターンまたは欠陥検査に適用して有効な技術に関する。」（第２頁右上欄第１５行〜左下欄第２行）
（１ｃ）「〔従来の技術〕
　従来、パターン検査の方法としては、隣接する２チップを比較する方式が従来より、フォトマスクあるいはウエハの外観検査装置として拡く用いられてきた。また、複雑な多層パターンを有するウエハ上の欠陥検出方法として、特開昭５９−１９２９４３号公報に記載のように繰返しパターン比較を行う方法が提案されている。
　２チップ比較検査は、隣接する２チップのパターンを比較するため、多層パターンを有する半導体ウエハの場合、チップによるパターン寸法、パターンの重ね合わせ精度等の差異により微細な欠陥を検出するのは難しいという問題点がある。一方、繰返しパターンを比較する方法は、すぐ近傍のパターンを比較するため、比較するパターンどうしの差異が小さく、微細な欠陥まで検出可能であるが、繰返しパターン部しか検査できないという問題があった。」（第２頁左下欄第３〜２０行）
（１ｄ）「〔課題を解決するための手段〕
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
　すなわち、本発明のパターン欠陥検査方法および装置は、一般にパターンの微細なメモリのメモリセル領域あるいは、ＣＣＤ、ＭＩＤ（Ｍｏｓ　Ｉｍａｇｅ　Ｄｅｖｉｃｅ）など光センサ素子の受光領域部など繰返しパターン部と、周辺回路部を別々な回路で検査することにより、繰返しパターン部は比較的に検出感度の良い繰返しパターン比較検査が適用できるようにし、また、高速な検査を行うために有効なステージを連続走査しながら検査を行う方式で、チップ内のパターン配置情報をもとに作成した各検査領域データをもとにチップ比較、繰返しパターン比較の各々の欠陥出力が重複しないようにしており、高速検査も可能とするようになっている。」（第３頁左上欄下２行〜右上欄下５行）
（１ｅ）「〔実施例〕
　第１図は本発明の一実施例であるパターン欠陥検査装置の一実施例を示す説明図である。
　このパターン欠陥検査装置は、ＸＹテーブルよりなるステージｌ上のウエハ載置台２上に固定された半導体ウエハ３を、ステージ１によって順次Ｘ、Ｙ方向に移動し、ウエハ３上のパターン欠陥を検査するように構成されている。
　ウエハ３には、その上方に位置する照明光源４からの光が、ハーフミラー５、対物レンズ６を通して照射され、ウエハ３からの反射光が対物レンズ６により拡大され、一次元光素子（たとえば一次元ＣＣＤなどのラインセンサ）７に集光される。一次元光素子７の電気出力は、信号の増幅あるいは信号レベル合わせを行う信号処理回路８を経て、ＡＤ（アナログ・ディジタル）変換器９により多階調の濃淡信号に変換される。
　この多階調の濃淡信号は、１チップ分の画像信号を記憶するチップ遅延メモリ１０に記憶される。チップ遅延メモリ１０によって１チップ分遅れて出力される信号と、遅延されない信号とを比較器１２で差分をとり、閾値化回路１３により、あらかじめ定められた濃淡差閾値が設定された閾値レジスタ１８の設定値と比較し、閾値以上の濃淡差があれば欠陥候補信号として、閾値化回路１３の出力となる。
　この信号はチップ比較検査出力制御回路１４によって欠陥出力が可能な時にのみ出力が出され、欠陥サイズ判定回路１５で一定サイズ以上の欠陥が検査結果メモリ１６に収納される。検査結果メモリ１６に収納された欠陥情報は、計算機２３にてデータを読み込むことができる。以上がチップ比較検査の欠陥出力までの流れである。
　次に、繰返しパターン比較検査の欠陥出力までの流れを説明する。第１図におけるＡＤ変換器９の出力までは、前記チップ比較検査と同じである。
ＡＤ変換器９の出力の一方が、パターンの繰返しピッチ分の画像データを記憶する繰返しパターン遅延メモリ１１（または単位セル遅延メモリ）に記憶される。繰返しパターン遅延メモリによってパターンの一繰返し分遅れて出力される信号と遅延されない信号を比較器１２′で差分をとり、閾値化回路１３′により、あらかじめ定められた濃淡差閾値が設定された閾値化回路１３′の設定値と比較し、閾値以上の濃淡差があれば欠陥候補信号として閾値化回路１３′の出力となる。
　この信号は、繰返しパターン比較検査出力制御回路１４′によって欠陥出力が可能な時にのみ出力が出され、欠陥サイズ判定回路１５′で一定サイズ以上の欠陥が検査結果メモリ１６′に収納される。検査結果メモリ１６′に収納された欠陥情報は、計算機２３にてデータを読み込むことができる。
・・・
　なお、２１は一次元光素子７であるラインセンサの走査方向何ビット目かを計算するラインセンサ位置カウンタ、１９はチップ比較検査でラインセンサの各ビットが検査可否かを記憶するラインセンサ検査可否ビットメモリ、１９′は繰返しパターン比較でラインセンサの各ビットが検査可か否かを記憶するラインセンサ検査可否ビットメモリである。これらのラインセンサ検査可否ビットメモリ１９，１９′は計算機２３からデータを書き込むことができる。
　また、２２はステージの走査方向の座標カウンタである。２０，２０′は各々チップ比較、繰返しパターン比較のステージ走査方向の検査可否領域を記憶するチップ内検査可否領域データメモリである。これらのチップ内検査可否領域データメモリ２０，２０′は計算機２３からデータを書き込むことができる。上記各データメモリ１９，１９′，２０，２０′の出力が検査出力制御回路１４，１４′に送られ、チップ比較の欠陥出力と繰返しパターン比較欠陥出力の区分けを行う。」（第３頁左下欄第７行〜第４頁左下欄第９行）
　
（２）甲第２号証：特開昭６０−９３３０５号公報
（２ａ）「２．特許請求の範囲
　繰り返しパターンを含んだ同種のチップ領域パターンが複数個整列配設されてなるフォトマスクを自動的に検査するに際して、２個のチップ領域パターンの対応する同じ場所を同時に視野におさめる１対の撮像手段により全チップ領域パターン上を順次走査し、各々の撮像手段より得られた映像信号を比較してチップ領域パターン形状の異常を検出する第１の検査工程と、該第１の検査工程に於て異常が検出されなかったフォトマスクについて、２個の繰り返しパターンの対応する同じ場所を同時に視野におさめる１対の撮像手段により、該フォトマスク上の１個のチップ領域パターンに於ける繰り返しパターン配設領域上を順次走査し、各々の撮像手段より得られる映像信号を比較して繰り返しパターン形状の異常を検出する第２の検査工程とを含むことを特徴とするマスク検査方法。」（特許請求の範囲）
（２ｂ）「（ｂ）技術の背景
　同様のチップ領域パターンが一基板上に多数個整列配設されてなるフォトマスクは、レチクル上に実寸法の５〜１０倍の大きさに形成されたチップ領域パターンの像ををステップアンドリピート法を用いてマスク基板上に実寸法に縮小投影することによって形成される。
　従来このレチクルは１枚のレチクル基板に１個のチップ領域パターンが形成された構造であったが、最近では１枚のレチクル基板に複数個の同種チップ領域パターンを整列形成してなるギャング・レチクルを用い、ステップ露光の回数を減少せしめることによりフォトマスクの製造効率の向上が図られている。
　このようなギャング・レチクルに於ても通常のレチクル同様、該レチクルに欠陥があった際には、フォトマスクに形成されるチップ領域パターンに規則的に欠陥を生じ、その品質が極度に低下する。したがって該ギャングル・レチクルのパターン検査は極めて重要である。」（第１頁右下欄第１０行〜第２頁第９行）
（２ｃ）「（ｃ）従来技術と問題点
・・・マスク基板上を例えば隣接する２個のチップ領域パターンの対応する同じ場所を同時に視野におさめる一対の撮像手段で走査し、各々の撮像手段により得られる映像信号を比較して、チップ領域パターンの相違の有無を検出する方法である。・・・
　しかし上記従来方法に於ては、該ギャング・レチクルにチップ領域パターンを描画する際に共通して起る障害（パターン情報の欠陥、描画装置の欠陥等）によって、各チップ領域パターンに共通してあらわれる同種の異常欠陥については検出が不可能であり、そのためこの種の異常欠陥を有するギャング・レチクルが良品と判断されてフォトマスクの製造に用いられ、フォトマスクの品質を低下させるという問題があった。」（第２頁左上欄第１０行〜右下欄第４行）
（２ｄ）「（ｄ）発明の目的
　本発明は上記問題点に鑑みなされたものであり、特に半導体メモリ素子の製造に用いられるギャング・レチクルのようにチップ領域パターンが主として繰り返しパターンで占められるギャング・レチクルの検査精度を向上せしめる自動マスク検査方法を提供することを目的としている。」（第２頁右下欄第５〜１１行）
（２ｅ）「（ｆ）発明の実施例
・・・
　本発明のマスク検査方法は、半導体メモリ素子を製造する際等に用いられるギャング・レチクルのように、同種のセル・パターン（ユニット・パターン）が多数個繰り返し配設されている繰り返しパターン領域が大部分を占めるようなチップ領域パターンが複数個、一マスク基板（ガラス基板）上に整列配設されてなるギャング・レチクルに適用される。・・・
　本発明の方法に於ては・・・ギャング・レチクルの検査に際して、・・・先ず従来の検査方法と同様に、該ギャング・レチクル基板Ｇ上に配設されているチップ領域パターンＣ１〜Ｃ９のＸ方向の配設ピッチ間隔に等しい光軸間隔ｄ１に調節され、隣接する領域パターンの対応する同じ場所を視野におさめる１対の顕微鏡の視野Ａ及びＢによってＸ方向を主走査方向として該ギャング・レチクルＧ上を全面にわたって破線で示したように走査し（ｍ１はレチクル面走査方向矢印し）、スライスされた各時点で視野Ａ及びＢ内にとらえられる隣接する２個のチップ領域パターンの対応する同じ場所の映像を電気信号に変換し、該映像電気信号を２値化して画面メモリに書込むと同時に比較しその差異を検出し、差があった場合、その座標位置が欠陥座標メモリに記録される。そして全面の走査が完了し全面にわたって不一致の場所が検出されなかったギャング・レチクルはひとまず良品と判定され、不一致の場所が検出されたものについては不良と判定される。以上が第１の検査である。
　次いで本発明の方法に於ては、上記第１の検査で良品と判定されたギャング・レチクルについて、下記のような第２の検査を行う。即ち上記ギャング・レチクルの１個のチップ領域パターン・・・について、・・・２個の繰り返しパターンの対応する同じ場所の映像信号を２値化して順次比較し、該繰り返しパターン領域Ｒ１全域にわたって単位パターン（繰り返しパターン）間に差異が検出されなかった場合、該ギャング・レチクルＧ上に配設されている全てのチップ領域パターンＣ１〜Ｃ９が内蔵する繰り返しパターン領域Ｒ１〜Ｒ９に異常欠陥はないものと判定する。このような判定ができるのは、ギャング・レチクルにパターンの異常欠陥を生ずる理由が、パターン描画に際しての情報の欠陥及び描画装置の欠陥に主として起因し、従って同種の異常欠陥が各チップ領域パターンに共通して生ずる特性を持つことによる。」（第３頁左上欄第１０行〜右下欄第１９行）
（２ｆ）「（ｇ）発明の効果
　以上説明したように本発明の自動マスク検査方法に於ては、繰り返しパターンが配設された領域がチップ領域の大部分を示める半導体メモリ素子等の製造に用いられるギャングレチクルの良否の判定が、チップ領域パターン同士の比較検査結果に繰り返しパターン同士の比較検査結果を加味してなされる。
　従って本発明によれば上記ギャング・レチクルの検査精度が向上し、半導体メモリ素子等の製造歩留まりが向上する。」（第４頁左上欄第１１行〜右上欄第１行）
　
（３）甲第３号証：特開平６−２６５４８０号公報
（３ａ）「【要約】
【目的】位相シフトマスクのような試料の場合であっても、構成の複雑化を招かず、簡単に、かつ厳密な検査を行えるパターン欠陥検査方法および検査装置を提供する。
【構成】被検査パターンの形成されている試料を光学的に走査して得られた測定データ（Ｓ）と試料への被検査パターンの作成時に用いた設計データ（Ｑ）とを順次比較（１６，１７）して被検査パターンの欠陥を検出するパターン欠陥検査方法において、一定形状のパターンが繰返し形成されている領域では、少なくとも前記走査によって順次得られる一定領域分毎の測定データ同士を比較（１９，２０，２１，２１，２３）して被検査パターンの欠陥情報を得る検査手法を取入れている。」
（３ｂ）「【請求項１】被検査パターンの形成されている試料を光学的に走査して得られた測定データと上記試料への上記被検査パターンの作成時に用いた設計データとを順次比較して上記被検査パターンの欠陥を検出するパターン欠陥検査方法において、一定形状のパターンが繰返し形成されている領域では、少なくとも前記走査によって順次得られる一定領域分毎の測定データ同士または上記走査によって順次得られる一定領域分毎の測定データと基準となる上記一定領域分のデータとを比較して前記被検査パターンの欠陥情報を得る検査手法を取入れていることを特徴とするパターン欠陥検査方法。
【請求項２】一定形状のパターンが繰返し形成されている前記領域では、前記走査によって得られた測定データと前記設計データとを順次比較して前記被検査パターンの欠陥情報を得る第１の検査手法と、前記走査によって順次得られる一定領域分毎の測定データ相互または上記走査によって順次得られる一定領域分毎の測定データと基準となる上記一定領域分のデータとを比較して前記被検査パターンの欠陥情報を得る第２の検査手法とを併用し、前記第１および第２の検査手法で得られた欠陥情報を予め定められた判定基準に基いて判定していることを特徴とする請求項１に記載のパターン欠陥検査方法。」
（３ｃ）「【０００１】
【産業上の利用分野】本発明は、たとえば半導体集積回路や液晶表示装置の製造工程において使用されるマスクのパターン検査等に用いられるパターン欠陥検査方法および検査装置に関する。」
（３ｄ）「【０００９】
【課題を解決するための手段】上記目的を達成するために、本発明は、次の点に着目したものである。すなわち、位相シフトマスクのような試料では、一般的に、メモリセル形成箇所のように一定形状のパターンが繰返し配置される領域に位相シフタが適用される。したがって、このような領域では一定領域分毎の測定データ同士を比較すれば欠陥を検出できることになる。
【００１０】このような着想に基き、本発明に係るパターン検査方法では、被検査パターンの形成されている試料を光学的に走査して得られた測定データと上記試料への上記被検査パターンの作成時に用いた設計データとを順次比較して上記被検査パターンの欠陥を検出するパターン欠陥検査方法において、一定形状のパターンが繰返し形成されている領域では、少なくとも前記走査によって順次得られる一定領域分毎の測定データ同士または上記走査によって順次得られる一定領域分毎の測定データと基準となる上記一定領域分のデータとを比較して前記被検査パターンの欠陥情報を得る検査手法を取入れている。」
（３ｅ）「【００１２】
【作用】本発明に係る欠陥検査方法および欠陥検査装置では、一定形状のパターンが繰返し形成されていない領域では、従来の装置と同様に設計データと測定データとの比較によって欠陥情報を得ている。また、一定形状のパターンが繰返し形成されている領域では、たとえば設計データと測定データとの比較さらに測定データと測定データとの比較の２種類のデータ比較で欠陥情報を得ているとになり、それぞれの比較方式での利点を生かして信頼性の高い検査結果を得ることができる。・・・また、位相シフトマスクのような試料の場合であっても、一定形状のパターンが繰返し形成されている領域（位相シフタの設けられている領域）では、測定データと測定データとの比較による検査が実行されるので、特に位相シフタの設計データがなくても検査を行うことが可能となる。」
（３ｆ）「【００１３】
【実施例】・・・
【００１４】・・・ＸＹθテーブル１の上に試料である被検査マスク２を配置し、この被検査マスク２の上から光源３を使ってマスク上のパターンを照明する。そして、被検査マスク２に描かれているパターン像を拡大光学系４を用いてＣＣＤラインセンサ５の受光面に結像させ、このときにＣＣＤラインセンサ５から得られた出力をセンサ回路６でＡ／Ｄ変換して測定データＳを得る。この測定データＳはデータ比較回路７に送られる。また、ＸＹθテーブル１の位置を検出するレーザ測長システム９が設けてあり、このレーザ測長システム９によって得られた位置情報Ｐは位置回路１０を経てデータ比較回路７に送られる。
【００１５】・・・すなわち、ＣＣＤラインセンサ５で測定できる幅は限られているため、図２中に破線矢印で示すように、ＸＹθテーブル１をＹ軸方向に連続的に動かし、Ｙ軸方向の端部に達した時点でＸＹθテーブル１をＸ軸方向にＣＣＤラインセンサ５の測定幅だけステップ移動させ、以下同様の動作を繰返してマスク全面の測定走査が行われる。
【００１６】・・・磁気デスク装置１１には、被検査マスク２にパターンを形成したときに用いた設計データが格納されている。この設計データは制御計算機１２の制御下で読み出され、ビットパターン発生回路１３に送られて２値化された図形データに変換された後、データ比較回路７に送られる。
【００１７】・・・
【００１８】・・・
【００１９】測定データＳは、他方においては切替器１８を介して第１のメモリ１９あるいは第２のメモリ２０に格納される。切替器１８は、常時は図に示すように中立位置に保持され、制御計算機１２から与えられる切換信号Ｒで動作して測定データＳを第１のメモリ１９および第２のメモリ２０に交互に格納する。
【００２０】・・・
【００２１】・・・領域Ａ1 ，Ａ2 ，Ａ3 ，…のように一定形状のパターンが繰返し配置される領域では、設計データの供給過程で各領域の始点および終点が到来する毎にフラグが立つように予め磁気ディスク装置１１にフラグ信号を記憶させておき、このフラグ信号を切換信号Ｒとして用いている。すなわち、領域Ａ1 の始点が到来すると、切替器１８が第１のメモリ１９側に切替わり、領域Ａ1 の測定データＳ1 ，Ｓ2 ，……Ｓn が第１のメモリ１９に蓄えられる。そして、領域Ａ1 の終点が到来すると中立位置に切替わる。次に、領域Ａ2 の始点が到来すると、切替器１８が第２のメモリ２０側に切替わり、領域Ａ2 の測定データＳ1 ′，Ｓ2′，……Ｓn ′が第２のメモリ２０に蓄えられる。なお、第１のメモリ１９および第２のメモリ２０は、実際には独立した２系統の記憶部Ａ，Ｂおよびａ，ｂを備えており、これら記憶部に交互に測定データを蓄えるようにしている。
【００２２】このようにして、第１のメモリ１９および第２のメモリ２０に蓄えられた測定データＳは読み出された後、プリアライメント回路２１において位置合せされ、続いて比較回路２２で比較される。そして、比較結果がメモリ２３に格納される。  一方、メモリ１７に格納された比較結果とメモリ２３に格納された比較結果とを用いて欠陥の有無を判定する判定回路２４が設けられている。この例の場合、判定回路２４は、一定形状のパターンが繰返し形成されていない領域ではメモリ１７の内容を尊重し、一定形状のパターンが繰返し形成されている領域ではメモリ２３の内容を尊重し、比較結果の偏差が一定値以上の箇所を欠陥と判定する。そして、欠陥情報は位置情報とともに図１に示す欠陥用記憶装置２５に格納される。」
（３ｇ）「【００３０】なお、上述した実施例は、一定形状のパターンが繰返し形成されていない領域では設計データと測定データとの比較情報を採用して欠陥判定を行い、一定形状のパターンが繰返し形成されている領域では測定データ同士の比較情報を採用して欠陥判定を行っているが、一定形状のパターンが繰返し形成されている領域においては、設計データと測定データとの比較情報と、測定データ同士の比較情報とを使って総合的な欠陥判定を行わせるようにしてもよい。この場合、欠陥の論理和をとるか、論理積を取るか、適当な重み付け演算（これはハード的に行ってもよいし、ソフト的に行ってもよい）を行うかによって欠陥を判定するようにしてもよい。これらの選択は検査前にオペレータによって、あるいは予め設定された条件に基いて行われるようにしてもよい。」
　
（４）甲第４号証：特開平１０−２５３３３２号公報
（４ａ）「【０００１】
【発明の属する技術分野】本発明は、液晶パネルやそのカラーフィルタ、シャドウマスク等の周期的パターンを有する検査対象における傷や、ピンホール、黒点、ゴミ、パターンの欠け等の欠陥を検査する周期パターン検査方法と装置に関する。
【０００２】
【従来の技術】従来、周期的パターンの欠陥を検出する方法として・・・、これらは周期的パターンをラインセンサで走査し、元の画像とこれをずらした画像とを比較し、相違した場合、その相違部分を欠陥として検出する技術を開示している。
【０００３】
【発明が解決しようとする課題】欠陥には傷、ピンホール、汚れ、ゴミ、パターンの欠け等があり、これらは画像上、黒くまたは白く表れる。このため、欠陥が黒か白かがわかれば、欠陥の原因もかなり推定できる。また欠陥は１周期長以内の場合が多いが、１周期長を超えるものもある。しかし、従来の技術では白と黒の欠陥を同時刻で区別して検出することができなかった。また１周期長を超える欠陥と、その欠陥が白か黒かの区別を検出することはできなかった。
【０００４】本発明は上述の問題点に鑑みてなされたもので、周期的パターンに生じる欠陥を白欠陥、黒欠陥に区別して検出する検査方法と装置を提供することを目的とする。さらに１周期長を超える大欠陥についても、白欠陥、黒欠陥を区別して検出する装置を提供することを目的とする。」
　
（５）甲第５号証：特開平８−３２０２９４号公報
（５ａ）「【００１５】
【実施例】本発明に係わる被検査パターンの欠陥検査方法及びその装置の実施例を図面を用いて説明する。図２は、本発明に係わる被検査パターンの一例である半導体ウエハ４上に多数配設されて形成されたメモリのチップを示す図である。メモリのチップ２０は大きく分けて、メモリマット部２１と周辺回路部２２に大別できる。メモリマット部２１は小さな繰返しパターンの集合であり、周辺回路部２２はランダムパターンの集合である。図３は、メモリマット部２１及び周辺回路部２２における明るさ（濃淡）（１０ビット構成：最大１０２４）に対する頻度を示すヒストグラムである。この図３に示すように、メモリマット部２１はパターン密度が高く、一般に暗い。一方、周辺回路部２２はパターン密度が低く、明るい。従って、メモリマット部２１では欠陥が検出しづらく、周辺回路部２２では正常部を欠陥として誤って検出しやすい。このような被検査パターンにおける欠陥を図１に示す装置を用いて検査する。・・・
【００１６】１７ａは、第１の階調変換器であり、Ａ／Ｄ変換器２から出力されるディジタル画像信号９に対してメモリマット部２１に対応する階調変換４１（図４に示す。）を施すものである。・・・１７ｂは、第２の階調変換器であり、Ａ／Ｄ変換器２から出力されるディジタル画像信号９に対して周辺回路部２２に対応する階調変換４２（図４に示す。）を施すものである。・・・第２の階調変換器１７ｂからも、例えば８ビットディジタル信号で出力するように構成する。３ａは第１の遅延メモリであり、第１の階調変換器１７ａから出力される階調変換４１が施された画像信号１０ａを繰り返される１セル又は複数セルピッチ分記憶して遅延させるものである。３ｂは第２の遅延メモリであり、第２の階調変換器１７ｂから出力される階調変換４２が施された画像信号１０ｂを繰り返される１チップ又は複数チップピッチ分記憶して遅延させるものである。
【００１７】１８ａはメモリマット部２１に対応した第１の比較器であり、第１の階調変換器１７ａから出力される階調変換４１が施された画像信号１０ａと第１の遅延メモリ３ａから得られる１セル又は複数セルピッチ分遅延した階調変換４１が施された画像信号１１ａとを比較するセル比較を行ってメモリマット部２１における欠陥を検出するものである。１８ｂは周辺回路部２２に対応した第２の比較器であり、第２の階調変換器１７ｂから出力される階調変換４２が施された画像信号１０ｂと第２の遅延メモリ３ｂから得られる１チップ又は複数チップピッチ分遅延した階調変換４２が施された画像信号１１ｂとを比較するチップ比較を行って周辺回路部２２における欠陥を検出するものである。１９はＣＰＵで、例えば半導体ウエハの座標情報に基づいてメモリマット部２１であるか、周辺回路部２２であるかを識別して第１の比較器１８ａからの比較結果と第２の比較器１８ｂからの比較結果とを選択して最終判断を行うものである。
【００１８】・・・
【００１９】・・・
【００２０】そして、第１の階調変換器１７ａにより階調変換４１が施された画像信号１０ａを第１の遅延メモリ３ａに格納するとともに、すでに格納してあった画像信号１１ａを読みだして第１の比較器１８ａにおいてセル比較することにより、メモリマット部２１における欠陥を検出することができる。また第２の階調変換器１７ｂにより階調変換４２が施された画像信号１０ｂを第２の遅延メモリ３ｂに格納するとともに、すでに格納してあった画像信号１１ｂを読みだして第２の比較器１８ｂにおいてチップ比較することにより、周辺回路部２２における欠陥を検出することができる。第１の比較器１８ａは、第１の遅延メモリ３ａから出力されるセルピッチに相当する量だけ遅延した画像と検出した画像を比較するセル比較であり、第２の比較器１８ｂは、第２の遅延メモリ３ｂから出力されるチップピッチに相当する量だけ遅延した画像と検出した画像を比較するチップ比較である。設計情報に基づいて得られる図２に示した半導体ウエハ４上におけるチップ内の配列データ等の座標を、キーボード、ディスク等から構成された入力手段１２で入力しておくことによりＣＰＵ１９は、第１の比較器１８ａによるセル比較の結果と第２の比較器１８ｂにおけるチップ比較の結果とを、入力された半導体ウエハ４上におけるチップ内の配列データ等の座標に基づいて、選択し、欠陥検査データを作成して記憶装置１３に格納する。この欠陥検査データは、必要に応じてディスプレイ等の表示手段に表示することもでき、また出力手段に出力することもできる。」
（５ｂ）「【００２３】・・・図７において、画像Ａに微小な欠陥が存在している。この画像Ａを、例えば第１の遅延メモリ３ａにより定めた遅延量△ｔだけ遅延させ、画像Ａ’を得る。遅延量は繰返しパターンのセルピッチに相当する量である。これらの画像Ａ，Ａ’を例えば第１の比較器１８ａで比較し、不一致画像として｜Ａ−Ａ’｜を検出すると、明るさの違いによる不一致が２か所に生ずる。このように、欠陥は必ず２回表われるので、２回あらわれたものの間隔が△ｔに対応するものを正しい欠陥として例えばＣＰＵ１９が判定すればよい。・・・もしこの判定において１回しか表れないものは、虚報と見倣すことができる。ところが、図８に示すように△ｔにくらべ比較的大きな欠陥の場合、不一致は１か所になってしまう。このため、前記した不一致は必ず２回出現するというルールが適用できず、これを見逃してしまう。このため、例えばＣＰＵ１９が、図示したように不一致の長さＬを検出し、Ｌが△ｔと同じ程度の大きさの場合は、２回出現しなくてもこれを正しい欠陥として判定すればよい。」
　
（６）甲第６号証：特開昭６１−１５７９８６号公報
（６ａ）「〔発明の利用分野〕
　本発明は画像表示装置に係り、特に画像検出部にＣＣＤリニアセンサを使用して幅広く走査入力した画像データを限られた幅のＣＲＴカラーモニタに目的に応じて効果的に表示出力する手段を備えたプリント基板パターン検査装置などの画像表示装置に関するものである。」
（６ｂ）「〔発明の目的〕
　本発明は上記に鑑みてなされたもので、その目的とするところは、高ビット数のＣＣＤリニアセンサにより撮像したパターンを１台のＣＲＴモニタに分解能を低下させることなく出力して表示させ、画面の利用目的に応じてリアルタイムで欠陥表示、欠陥部拡大表示、オフライン調整用の異なる２位置の左右同時表示、任意位置の選択表示などができる画像表示装置を提供することにある。」
（６ｃ）「第１図は本発明の画像表示装置を適用した比較方式パターン検査装置の一実施例を示す検出部構成斜視図である。本装置は２枚の同一パターンのプリント基板を２台のＣＣＤラインセンサを使用した画像検出装置で同期させて撮像し、得られた画像データの局部的特徴を抽出し、両者の特徴パターンを比較することにより、パターンの一致、不一致を検査するようにしてある。」
（６ｄ）「・・・検査対象プリント基板１１、１２は、２台の微調用位置調整機構を有する補助テーブル２１，２２上にガイドピン方式等により粗に位置決めして置いである。各補助テーブル２１，２２は駆動モータ２３，２４によつて互いに直角な方向に微調駆動でき、あらかじめ定められたＸ−Ｙ座標軸に応じて移動するΔＸテーブル（補助テーブル２１）、ΔＹテーブル（補助テーブル２２）としてある。
・・・
　Ａ，Ｂチヤンネル検出部５１，５２は、高ビット数のＣＣＤリニアセンサで構成してあり、このＣＣＤリニアセンサの撮像素子配列ラインと直角な方向にＸテーブル３１またはＹテーブル３２を定速送りすることによりプリント基板１１，１２上のパターンを２次元的に走査する。」
（６ｅ）「・・・ＣＣＤリニアセンサから出力されるビデオ入力信号３０１Ａ，３０１Ｂは、それぞれ２値化回路２０１Ａ，２０１Ｂにて２値化デイジタル信号３０２Ａ，３０２Ｂに変換され、入力画像記憶部２０２Ａ，２０２Ｂに一時記憶される。
・・・
　次に、第３図の画像位置ずれ検出回路２１０には、入力画像記憶部２０２Ａ，２０２Ｂの丁度中央に相当するパターンとしてブロツク４Ｌと４Ｒのブロック画像信号３０３Ｃ，３０３Ｄを人力するようにし、画像位置ずれ検出回路２１０より画像ずれ補正信号を画像位置ずれ補正回路２０４Ａ，２０４Ｂへ出力するとともに、次のビデオ走査に対し、位置ずれ補正を実行させるために、遅延回路２１１、制御ゲート２１２を介してモータ制御部２１３へも出力する。
・・・また、画像選択装置２１４と表示モード切換スイッチ２１５とによつて指令される条件にて画像切換回路２１６より画像切換信号３０８が入力され、第４図の１６ブロツクの２次元パターンよりいずれか２ブロツクの画像データが選択され、選択画像信号３０４Ａ，３０４Ｂとして出力画像記憶部２０７へ送出される。
　画像データは、画像位置ずれ補正回路２０４Ａ，２０４ＢにてＡ，Ｂチャンネルのパターンが正確に一致するようにＸ−Ｙ座標軸の各方向にシフト操作されるように、画像位置ずれ補正回路２０４Ａ，２０４Ｂから補正画像信号３０５Ａ，３０５Ｂを画像比較回路２０５へ同期入力する。
　画像比較回路２０５では、特徴パターン発生回路２０６より指令される各種の特徴パターンにしたがい、Ａ，Ｂ画像データからパターンの特徴を抽出しながらその一致、不一致を検出し、特徴不一致検出時にはＡ，Ｂいずれかのパターンに欠陥があると判定して、欠陥出力信号３０６を出力画像記憶部２０７に出力する。」
（６ｆ）「出力画像記憶部２０７の画像データは、ＣＲＴ制御部２０８からの制御信号によりモニタ信号３０７を画像モニタＣＲＴ２０９へ送信し、画像モニタＣＲＴ２０９へＡ，Ｂチヤンネルの選択画像がＣＲＴ画面上に同期表示される。この場合、Ａチヤンネルのパターン、Ｂチヤンネルのパターン、Ａ，Ｂチヤンネルのパターンの重なっているパターンエリア、さらには欠陥部パターンの４エリア別に適切な色分けをして表示することも可能で、微小な画像ずれも画面上で容易に識別することができる。
・・・画像モニタＣＲＴ２０９の左画面４０１Ｌには、ブロツク４Ｒのパターンを表示し、右画面４０１Ｒには、ブロツク５Ｌのパターン（第４図参照）が常時自動表示される。また、欠陥出力信号３０６により、欠陥パターンを含むブロツクデータを自動選択して画面表示することができる。
　装置の調整時や稼動中のオフライン時に任意のデータブロツクを選択して表示する場合には、表示モード切換スイツチ２１５をＭ（Ｍａｎｕａｌ）側に切り換えた上、画像選択装置２１４の選択スイツチにて任意指定する。
・・・上記したように、本発明の実施例によれば、広範囲に取り込んだ画像データを１台の画像モニタＣＲＴ２０９の画面に目的に応じてデータブロツクを選択して任意に効率よく表示出力することができ、複数台のモニタを設置する場合に比較してシステム価格を大幅に低減することができる。さらに、１画面内にパターン上の離れた位置の画像を同時表示することにより、他の特別な測定器なしに位置ずれバランス調整等が簡単、かつ、精度よく実施でき、システム調整、定期保守作業時間を大幅に短縮することができる。・・・」
　
（７）甲第７号証：特開２０００−１４９０２１号公報
（７ａ）「【００１３】
【発明の実施の形態】・・・
【００１４】撮像手段としてのライン型のＣＣＤ(Charge Coupled Device)カメラ１（以下「ラインＣＣＤカメラ」と記す）は、画素に対応づけられたＣＣＤの各素子が一次元状（ライン状）に配列されて構成され、一定期間毎に（一定の周期で）画面の１走査分に相当する画像信号（一次元の画像信号）を出力するものである。検査対象物２００は、例えば帯状のフィルムであって、・・・検査対象物２００は、一定の速度で巻き取られ、ラインＣＣＤカメラ１の撮像範囲の長手方向（＝検出対象物の幅方向）と直交する方向に撮像範囲内を通過するように移動する。・・・
【００１５】欠陥検出手段としての欠陥検出装置２は、ラインＣＣＤカメラ１から画像信号を入力し、この画像信号に所定の欠陥検出処理を施して、検査対象物２００に存在する欠陥を検出するものであり、１つの欠陥部分全体の検出が終了した時点で、検出された欠陥の位置を特定するための位置情報を含む欠陥情報を出力する。
・・・
【００１７】記録手段としてのフレームメモリ３は、欠陥検出装置２による処理と並行してラインＣＣＤカメラ１から画像信号を順次取り込み、現在を基点とする過去一定期間の画像信号を連続的に記録するものである。・・・
【００１８】また、フレームメモリ３は、ラインＣＣＤカメラ１からの画像信号の書込みと同時に読み出しが可能なように構成され、例えばデュアルポートメモリで構成される。・・・
【００１９】受信手段としての欠陥情報受信部４は、欠陥検出装置２からの欠陥情報を受信して、欠陥情報が受信されたことを欠陥画像切出部５に通知するものである。
【００２０】欠陥画像切出部５は、欠陥画像メモリ６と共に、欠陥部位を含む所定範囲の画像（以下、「欠陥画像」と記す）を抽出するための画像抽出手段を構成する。ここで、欠陥画像切出部５は、欠陥情報受信手段４に受信された欠陥情報に基づきフレームメモリ３から欠陥画像を切り出すものである。・・・
【００２２】以下、このように構成された検査装置の動作を説明する。ラインＣＣＤカメラ１は、撮像範囲内を一定速度で通過する検査対象物２００を幅方向（検査対象物の移動方向と直交する方向）走査するように撮像し、各走査毎にその画像信号を欠陥検出装置２とフレームメモリ３に同時に出力する。ラインＣＣＤカメラ１から入力した画像信号は、欠陥検出装置２によって、所定の欠陥検出処理が施され、検査対象物２００に存在する欠陥が検出され、その欠陥情報が出力される。
【００２３】一方、同期手段により欠陥検出装置２の検出動作の開始タイミングと同期させて、フレームメモリ３への記録が開始される。フレームメモリ３は、欠陥検出装置２による処理と並行してラインＣＣＤカメラ１から画像信号を順次取り込み、撮像範囲内を通過中の検査対象物２００の画像信号を連続的に記録する。欠陥検出装置２の検出動作の開始タイミングにフレームメモリ３への書き込み開始を同期させることにより、フレームメモリ３上の欠陥画像の記録位置は、欠陥情報に含まれる位置情報から一意的に特定される。
・・・
【００２５】一方、欠陥検出装置２から欠陥情報を欠陥情報受信部４が受信すると、欠陥情報を受信したことを欠陥画像メモリ６を経由して欠陥画像切出部５に通知すると共に、この欠陥情報を欠陥画像メモリ６に蓄積する。欠陥画像切出部５は、欠陥情報受信部４からの通知を受信すると、欠陥画像メモリ６に蓄積された欠陥情報を取得し、この欠陥情報で特定される検査対象物上の欠陥位置をフレームメモリ３上の記録位置を表す情報（アドレス情報）に変換する。そして、この情報に基づきフレームメモリ３にアクセスして、欠陥画像の記録位置を中心とする所定範囲の画像信号を読み出して欠陥画像メモリ６へ書き込む。以上により、欠陥画像が抽出される。・・・
【００２６】欠陥画像切出部５が欠陥画像メモリ６への欠陥画像の書き込みを完了し、欠陥画像が抽出されると、欠陥画像表示制御部７は、欠陥画像メモリ６から欠陥画像を読み出し、モニタ８に二次元の静止画像として表示する。ここで、欠陥画像表示制御部７は、欠陥画像メモリ６の内容を参照して欠陥画像を読み出す。また、この欠陥画像表示制御部７は、モニタ８に欠陥画像を表示すると同時にこの欠陥画像を二次記録装置９に記録する。以上により、検査対象物２００上の欠陥部位がモニタ８の画面上に表示される。
・・・
【００３１】欠陥画像切出部５は、欠陥情報が登録されたバッファが受信キューにあれば、そのバッファを取得する。その時点で、フレームメモリ３の書込済みの走査数のカウント値を参照し、フレームメモリ３に記録されている最も古い走査数（第１の走査数）を（１）式により算出する。
・・・
【００３７】続いて、欠陥画像切出部５は、再度フレームメモリ３の書込済みの走査数のカウント値を参照し、フレームメモリ３に記録されている最も古い走査数を算出し、この走査数よりも切出し範囲の最も古い走査数が小さい場合、コピー中に画像信号が更新されたものとして、コピーした画像信号が無効である旨の信号をバッファに書き込む。欠陥画像切出部は最後にバッファを未処理キューに登録する。
【００３８】欠陥画像表示制御部７は、未処理キューに登録されたバッファ（欠陥画像が入力されたバッファ）があれば、このバッファを取得し、バッファ内のデータをモニタ８に表示する。本実施例では、欠陥情報の文字データに欠陥情報の画像信号をインポーズしてモニタ８に表示させる。また、必要であればバッファ内容をハードディスク（二次記録装置９）に記録する。上述の処理が完了した時点で、バッファを空キューに登録する。」
　
（８）甲第８号証：特開２０００−２０７５６２号公報
（８ａ）「【要約】
【課題】  ランダムパターン部の影響による疑似不良を抑えることができ、高精度のマクロ検査が可能なウェハのマクロ検査装置を提供すること。
【解決手段】  ウェハのマクロ検査装置は、被検査ウェハ１０を照射する照明部１２と、被検査ウェハ１０を撮像するＣＣＤカメラ１５と、ＣＣＤカメラ１５によって出力された画像信号から被検査ウェハ１０の繰り返しパターン部の画像データを抽出し、この抽出された繰り返しパターン部の画像データに基づいて被検査ウェハ１０の良否を判定する画像処理部１９とを含む。」
（８ｂ）「【０００１】
【発明の属する技術分野】本発明は、露光・現像不良やレジストの塗布不良等によって発生するウェハのマクロ欠陥の検出技術に関し、特に、チップ内にメモリセル群等の繰り返しパターンを含んだウェハのマクロ検査装置およびその方法に関する。」　
（８ｃ）「【００４４】
【発明の実施の形態】・・・
【００４８】次に、良品サンプルウェハの繰り返しパターン領域の抽出方法について説明する。最初の方法として、たとえば、カメラ制御・画像入力部１８によって撮像して得られた良品サンプルウェハの画像データをＴＶモニタ等の表示画面上に表示する。そして、作業者が表示画面上に表示された良品サンプルウェハの画像の中から繰り返しパターンを見つけ出し、マウス等の入力デバイスによって繰り返しパターンを指定することによって、繰り返しパターンの抽出が行われる。
【００４９】良品サンプルウェハの繰り返しパターンの指定方法としては、たとえば繰り返しパターンの形状が四角形の場合には角４点をクリックするか、または対角の２点（矩形の場合）をクリックすることによって行なわれる。指定された繰り返しパターンの抽出方法は公知の画像処理技術によって可能であるので、ここでの詳細な説明は省略する。なお、抽出する繰り返しパターンの形状は、四角形に限られるものではなく、三角形、多角形、円、または楕円等であっても良い。」
　
VII．当審の判断
１．甲第１号証記載の発明
　甲第１号証には、パターン検査方法とパターン検査装置が記載され、上記（１ａ）によれば、
（Ａ）被検査物上の隣接する２チップのパターンを比較するチップ比較検査と、チップ内の同一繰返しパターン部の同一パターンどうしを比較する繰返しパターン比較検査とを並行して実行すること、
（Ｂ）被検査物上の隣接する２チップのパターンを比較する第１の比較回路と、チップ内の同一繰返しパターン部の同一パターンどうしを比較する第２の比較回路とを有し、両比較回路を並列に動作可能としたこと、
（Ｃ）チップ内のランダムパターン部は前記第１の比較回路による欠陥の出力を行い、繰返しパターン部は前記第２の比較回路の欠陥の出力を行うよう制御されること、
（Ｄ）チップ内のパターン配置情報をもとに、一次元センサの走査方向およびチップの開始点からのステージ走査方向各々につき、チップ比較検査領域と繰返しパターン比較検査領域のデータを記憶する記憶部を有し、センサ走査位置、ステージ走査位置に同期して、チップ比較検査の欠陥出力または繰返しパターン比較検査の欠陥出力の出力可否を制御するようにしたこと、
（Ｅ）検出した欠陥が、チップ比較検査での欠陥か、繰返しパターン比較検査での欠陥かを区別して表示もしくは出力するようにしたこと、
が記載され、上記（１ｂ）によれば、
（Ｆ）パターン検査装置は、ＸＹテーブルよりなるステージｌ上のウエハ載置台２上に固定された半導体ウエハ３を、ステージ１によって順次Ｘ、Ｙ方向に移動し、ウエハ３上のパターン欠陥を検査するように構成されていること、
（Ｇ）ウエハ３からの反射光が一次元光素子（たとえば一次元ＣＣＤなどのラインセンサ）７に集光されること、
（Ｈ）一次元光素子７の電気出力は、信号処理回路８を経て、ＡＤ（アナログ・ディジタル）変換器９により多階調の濃淡信号に変換され、この多階調の濃淡信号は、１チップ分の画像信号を記憶するチップ遅延メモリ１０に記憶されること、及びＡＤ変換器９の出力の一方が、パターンの繰返しピッチ分の画像データを記憶する繰返しパターン遅延メモリ１１（または単位セル遅延メモリ）に記憶されること、
（Ｉ）チップ比較検査でラインセンサの各ビットが検査可否かを記憶するラインセンサ検査可否ビットメモリ１９、繰返しパターン比較でラインセンサの各ビットが検査可か否かを記憶するラインセンサ検査可否ビットメモリ１９′、チップ比較、繰返しパターン比較のステージ走査方向の検査可否領域を記憶するチップ内検査可否領域データメモリ２０，２０′は計算機２３からデータを書き込むことができること、
が記載されている。
　
　ここで、上記（Ａ）より、被検査物上には少なくとも２つのチップが形成されているといえ、上記（Ｃ）より、パターン検査装置は、繰返しパターン部を検査しているといえ、チップ比較検査、繰り返しパターン比較検査は、それぞれパターンの欠陥を検出するために行っていると言える。
　そして、上記（Ａ）〜（Ｃ）、（Ｅ）より、繰返しパターン部に対し、隣接する２チップのパターンを比較するチップ比較検査と、チップ内の同一繰返しパターン部の同一パターンどうしを比較する繰返しパターン比較検査とを実行し、繰返しパターン比較検査で検出した欠陥の出力を行うよう制御しているといえる。
　
　よって、甲第１号証には、
「被検査物上に形成された少なくとも２つのチップにおける繰返しパターン部を検査するパターン検査装置であって、
　繰返しパターン部に対し、隣接する２チップのパターンを比較してパターンの欠陥を検出するチップ比較検査と、チップ内の同一繰返しパターン部の同一パターンどうしを比較してパターンの欠陥を検出する繰返しパターン比較検査とを実行し、繰返しパターン比較検査で検出した欠陥の出力を行うよう制御するパターン検査装置。」という発明（以下、「甲第１号証記載発明」という）が記載されているといえる。
　
２．本件発明１について
　本件発明１と甲第１号証記載発明とを対比する。
（１）甲第１号証記載発明における、「繰返しパターン部」、「繰返しパターン部を検査するパターン検査装置」、「隣接する２チップのパターンを比較してパターンの欠陥を検出する」、「チップ比較検査」、「チップ内の同一繰返しパターン部の同一パターンどうしを比較してパターンの欠陥を検出する」、「繰返しパターン比較検査」、「欠陥」は、それぞれ、本件発明１の「繰り返しパターン領域」、「１チップ内での繰り返しパターン領域の繰り返しパターンを検査する検査装置」、「複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出する」、「チップ比較検査」、「同一チップ内における・・・繰り返しパターンを相互に比較することによりパターンの欠陥を検出する」、「セル比較検査」、「パターンの欠陥」に相当する。
（２）甲第１号証記載発明における「隣接する」は、本件発明１における「隣接または近接する」に包含されている。
　
　そうすると、両者は、
「形成されたチップにおける１チップ内での繰り返しパターン領域の繰り返しパターンを検査する検査装置であって、
　繰り返しパターン領域に対し、同一チップ内における隣接または近接する繰り返しパターンを相互に比較することによりパターンの欠陥を検出するセル比較検査と、複数のチップ間で対応するパターン同士を比較することによりパターンの欠陥を検出するチップ比較検査とを実行して、
　パターンの欠陥を検出することを特徴とするパターン検査装置。」
の点で一致するものの、次の点で相違する。
　
相違点１：形成されたチップが、本件発明１は、「基板上に形成された多数のチップ」であるのに対して、引用発明１は、「被検査物上に形成された少なくとも２つのチップ」である点。
　
相違点２：繰り返しパターン領域における欠陥の検出において、セル比較検査とチップ比較検査とを実行し、本件発明１においては、「セル比較検査による検査結果と・・チップ比較検査による検査結果とを統合することにより」欠陥を検出するのに対し、甲第１号証記載発明では、「繰返しパターン比較検査（本件発明の「セル比較検査」に相当）で検出した欠陥の出力を行う」点で相違する。
　
　そこで、以下、上記相違点について検討する。
　
相違点１について：
　繰返しパターン部を有するチップとして、基板上に形成された多数のチップは周知であるから、甲第１号証記載発明に記載のチップを、基板上に形成された多数のチップとし、上記相違点１に係る本件発明１の構成とすることは、当業者が容易に想到し得たものである。
　
相違点２について：
　まず、本件発明の課題、作用効果について検討するに、本件特許明細書には、
「【発明が解決しようとする課題】・・・
【０００９】
このセル比較検査によれば、繰り返しパターン内に形成された微細な欠陥に対しては精度の高い検査結果を得ることができるが、繰り返しパターンの２周期以上に亘る欠陥を検出することができないという問題がある。
・・・
【００１３】
この発明は上記課題を解決するためになされたものであり、繰り返しパターン領域に発生した比較的大きな欠陥を正確に検出することができるパターン検査装置およびパターン検査方法を提供することを目的とする。」、
「【００３３】
ここで、繰り返しパターン領域３３、３４に比較的大きな欠陥が生じていた場合においては、図５に示すように、セル比較検査部２３におけるセル比較検査では欠陥を検出できない。しかしながら、このような比較的大きな欠陥は、チップ比較検査部２１におけるチップ比較検査時に検出される。・・・
【００３５】
しかる後、チップ比較検査部２１による検査結果とセル比較検査部２３による検査結果とが、統合判定部２５において統合され、基板Ｗに形成されたチップ全体に対する検査結果が判定される。なお、この統合判定部２５においては、チップ比較検査部２１による検査結果とセル比較検査部２３による検査結果とのＯＲをとることにより結果の統合を実行する。」、
「【００３９】
【発明の効果】
・・・繰り返しパターン領域に対し、同一チップ内における繰り返しパターンを相互に比較するセル比較と、複数のチップ間で対応するパターン同士を比較するチップ比較とを実行することによりパターンの欠陥を検出することから、繰り返しパターン領域に発生した比較的大きな欠陥を正確に検出することが可能となる。」
と記載されており、本件発明は、チップにおけるパターンの検査において、繰り返しパターン領域に精度の高いセル比較検査を行いつつ、セル比較検査では発見できない比較的大きな欠陥を検出するために、繰り返しパターンにチップ比較検査も行い、両者の結果を統合することにより、精度高く、比較的大きな欠陥も検出できることが理解できる。
　以上を踏まえ、以下、本無効審判において請求人から提出された甲号各証の記載について検討する。
　
甲第１号証における記載について：
　甲第１号証記載発明は、上記摘記事項（１ｃ）によれば、チップ比較検査は微細な欠陥を検出するのは難しく、繰り返しパターン比較検査（本件発明における「セル比較検査」に相当。）は微細な欠陥まで検出可能であるが、繰り返しパターン部しか検査できないとの認識に基づいていることが理解できる。
　さらに、同（１ｄ）によれば、繰り返しパターン部は繰り返しパターン比較検査（本件発明における「セル比較検査」に相当。）によって欠陥の検出を行い、チップ比較、繰り返しパターン比較のそれぞれの欠陥出力が重複しないようにされており、それにより高速検査も可能となっているものである。
　これらの記載からすれば、甲第１号証記載発明は、本件発明のような「セル比較検査では発見できない比較的大きな欠陥を検出する」との課題は認識されておらず、単に、セル比較検査では精度高く欠陥検査が行えることに着目し、繰り返しパターンに該検査を適用するものであって、セル比較検査とチップ比較検査の結果を統合することの記載もなければ示唆するところもない。
　また、同（１ｄ）の「チップ比較、繰返しパターン比較の各々の欠陥出力が重複しないようにしており、高速検査も可能」との記載からすれば、甲第１号証記載発明は、チップ比較検査とセル比較検査とを重複して行わないことによる高速検査を意図し、繰り返しパターン領域についてはセル比較のみで十分とするものであり、セル比較検査とチップ比較検査の両検査を行い、両検査の結果を統合することは阻害されているといえる。
　
甲第２号証における記載について：
　甲第２号証は、繰り返しパターンが配設されたフォトマスク（ギャング・レチクル）の検査方法に関するものであり、上記摘記事項（２ｅ）に「ギャング・レチクルの検査に際して、・・・先ず・・・隣接する２個のチップ領域パターンの対応する同じ場所の映像を電気信号に変換し、該映像電気信号を２値化して画面メモリに書込むと同時に比較しその差異を検出し、差があった場合、その座標位置が欠陥座標メモリに記録される。そして全面の走査が完了し全面にわたって不一致の場所が検出されなかったギャング・レチクルはひとまず良品と判定され、不一致の場所が検出されたものについては不良と判定される。以上が第１の検査である。
　次いで本発明の方法に於ては、上記第１の検査で良品と判定されたギャング・レチクルについて、下記のような第２の検査を行う。即ち上記ギャング・レチクルの１個のチップ領域パターン・・・について、・・・２個の繰り返しパターンの対応する同じ場所の映像信号を２値化して順次比較し、該繰り返しパターン領域Ｒ１全域にわたって単位パターン（繰り返しパターン）間に差異が検出されなかった場合、該ギャング・レチクルＧ上に配設されている全てのチップ領域パターンＣ１〜Ｃ９が内蔵する繰り返しパターン領域Ｒ１〜Ｒ９に異常欠陥はないものと判定する。」と記載されているとおり、フォトマスクに本願発明で言うチップ比較検査を行った後、良品と判断されたフォトマスクの繰り返しパターン領域に対して、さらに本願発明で言うセル比較検査を行うものである。
　フォトマスクは、製造された後、半導体メモリ素子等の製造に用いられるものであり、一つのチップの一箇所にでも欠陥があるフォトマスクが製造された場合、同様の欠陥を有する半導体素子が継続して製造されることとなるため、どのような欠陥も許容されるものではない。
　このような背景の元に、甲第２号証記載の技術においては、チップ比較検査を行った後、良品と判断されたフォトマスクについてのみ、より精密なセル比較検査を行う、所謂、２段階検査を行うものであって、チップ比較検査で不良と判断されたものは、セル比較検査も行わず、マスク全体を不良として判断しているものである。
　以上のことからすれば、甲第２号証記載の技術は基板上に形成されたチップにおけるパターンを検査するものでもなく、また、本件発明のような繰り返しパターン領域に精度の高いセル比較検査を行いつつ、セル比較検査では発見できない比較的大きな欠陥を検出するという課題も認識されておらず、さらに、先の甲第１号証の記載に関する検討からすれば、甲第１号証記載発明に甲第２号証記載の技術を適用することは、当業者に容易であるとは言えない。
　さらに、仮に適用できたとしても、甲第２号証は所謂２段階検査を示唆するものであるから、適用した場合、基板全体をチップ比較検査した後、良品として判断された基板のみ、続いてセル比較検査されることとなり、チップ比較検査で一つのチップのみにでも欠陥があった場合、基板上には他の良品のチップがあるにも係わらず、基板全体が不良と判断されることとなり、チップの検査手法としては非常に効率の悪いものとなってしまう。
　他方、本件発明においては、基板に形成された多数のチップの検査において、「セル比較検査による検査結果と・・チップ比較検査による検査結果とを統合することにより」、精度高く、比較的大きな欠陥も検出でき、基板上の良品のチップを効率よく検出できるという効果を奏するものである。
　
甲第３号証の記載について：
　甲第３号証記載の技術は、マスクのパターン検査等に用いられるパターン検査方法および検査装置に関するものである（摘記事項（３ｃ））。
　そして、上記摘記事項（３ａ）、（３ｂ）、（３ｆ）、（３ｇ）等の記載によれば、甲第３号証には、マスク全域にわたって測定データと設計データとの比較検査が行われ、繰り返しパターン領域については、設計データとの比較検査に加えて、セル比較検査を行い、それらの検査結果の論理和をとることが記載されているところ、単に２種類の比較検査の結果の論理和をとることを示唆するのみであって、比較的大きな欠陥を検出しようとする課題も認識されておらず、セル比較検査による検査結果とチップ比較検査による検査結果とを統合することについての記載もないし、示唆するところもない。
　さらに、甲第１号証記載発明への適用についても、先に検討したとおり、甲第１号証記載発明は、チップ比較検査とセル比較検査とを重複して行わないことによる高速検査を意図し、繰り返しパターン領域の検査においてはセル比較検査で十分であるとするものであることから、甲第１号証記載へ甲第３号証記載の技術を適用しようと当業者が容易に想到し得るものでもない。
　
甲第４号証の記載について：
　甲第４号証には、上記摘記事項（４ａ）の記載によれば、液晶パネルやそのカラーフィルタ、シャドウマスク等の周期的パターンを有する検査において、周期的パターンをラインセンサで走査し、元の画像とこれをずらした画像とを比較する欠陥検出方法では、１周期長を超える欠陥の検出はできないことが記載されているのみであって、チップにおけるパターンの検査において、繰り返しパターン領域に精度の高いセル比較検査を行いつつ、セル比較検査では発見できない比較的大きな欠陥を検出するために、繰り返しパターンにチップ比較検査も行い、両者の結果を統合することは記載されていないし、示唆するところもない。
　また、単に課題が知られていることをもって、セル比較検査とチップ比較検査を行い、両者の結果を統合することを当業者が容易に想到するとも言えない。
　
甲第５号証の記載について：
　甲第５号証は、セル比較検査とチップ比較検査とを実行するパターン検査装置に関するものである。
　そして、セル比較について、上記摘記事項（５ｂ）には、「不一致画像として｜Ａ−Ａ’｜を検出すると、明るさの違いによる不一致が２か所に生ずる。・・・２回あらわれたものの間隔が△ｔに対応するものを正しい欠陥として・・・判定すればよい。・・・もしこの判定において１回しか表れないものは、虚報と見倣すことができる。・・・△ｔにくらべ比較的大きな欠陥の場合、不一致は１か所になってしまう。このため、前記した不一致は必ず２回出現するというルールが適用できず、これを見逃してしまう。」と記載されており、セル比較において、２回表れた不一致を欠陥として判定する手法においては、大きな欠陥は不一致が１か所になるため虚報と判断されることとなり、欠陥として検出できないことが課題として認識されていることが窺えるものの、「不一致の長さＬを検出し、Ｌが△ｔと同じ程度の大きさの場合は、２回出現しなくてもこれを正しい欠陥として判定すればよい。」と、セル比較における欠陥判定方法（ロジック）の工夫によって、当該課題を解決することが記載されているにすぎない。
　したがって、甲第５号証には、セル比較において繰り返しパターン領域における比較的大きな欠陥を検出することは記載されているものの、繰り返しパターン領域に精度の高いセル比較検査を行いつつ、セル比較検査では発見できない比較的大きな欠陥を検出するために、繰り返しパターンにチップ比較検査も行い、両者の結果を統合することは記載されていないし、示唆するところもない。
　また、単に課題が知られていることをもって、セル比較検査とチップ比較検査を行い、両者の結果を統合することを当業者が容易に想到するとも言えない。
　
甲第６乃至８号証の記載について：
　甲第６乃至８号証には、それぞれ検査装置における画像表示に関する技術が記載されているのみであって、繰り返しパターン領域に精度の高いセル比較検査を行いつつ、セル比較検査では発見できない比較的大きな欠陥を検出するために、繰り返しパターンにチップ比較検査も行い、両者の結果を統合することは記載されていないし、示唆するところもない。
　
　以上のとおり、甲第１号証記載発明に甲第２乃至８号証記載の技術を適用することは当業者にとって容易ではないし、さらに、甲号各証には、繰り返しパターン領域に精度の高いセル比較検査を行いつつ、セル比較検査では発見できない比較的大きな欠陥を検出するために、繰り返しパターンにチップ比較検査も行い、両者の結果を統合することは記載されていないし、示唆するところもない。
　
　そして、本願発明は相違点２の構成をとることにより、繰り返しパターン領域に発生した比較的大きな欠陥を正確に検出することが可能となるという顕著な作用効果を奏するものである。
　
　したがって、本件発明１は、本件無効審判事件において提出された甲号各証に記載された発明に基づいて、当業者が容易に発明をすることができたものとすることはできない。
　
３．本件発明２乃至４について
　本件発明２乃至４は、それぞれ本件発明１におけるパターン検査装置の装置構成をより詳細に限定したものであるか、「パターン検査方法」と発明のカテゴリーを変更し、更に構成を付加したものに相当する発明であるから、上記２．における検討と同様に、本件発明２乃至４についても、本件無効審判事件において提出された甲号各証に記載された発明に基づいて、当業者が容易に発明をすることができたものとすることはできない。　
　
VIII．むすび
　以上のとおりであるから、請求人の主張および証拠方法によっては、本件発明１乃至４の特許を無効とすることはできない。
　審判に関する費用については、特許法第１６９条第２項で準用する民事訴
訟法第６１条の規定により、請求人が負担すべきものとする。
　よって、結論のとおり審決する。