【事件の表示】
　特願２００４−　　　５２５「液晶表示装置の製造方法」拒絶査定不服審判事件〔平成１６年　６月　３日出願公開、特開２００４−１５７５５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯  
　本願は、平成８年１１月２０日（パリ条約による優先権主張１９９５年１１月２１日、韓国）に出願された平成８年特許願第３０９４７２号の一部を、平成１６年１月５日に新たな特許出願としたものであって、平成１７年８月１８日付で拒絶査定がなされ、これに対し同年１１月２１日付で拒絶査定に対する審判請求がなされ、その後、当審において平成１８年６月１９日付で拒絶理由が通知され、これに対し同年１２月１９日付で手続補正がなされたものである。　  
　  
２．本願発明　  
　本願の請求項に係る発明は、平成１８年１２月１９日付手続補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１３に記載された事項によって特定されるものと認められるところ、請求項１に係る発明は次のものである。　  
「【請求項１】　
　ＴＦＴ部及びパッド部の基板上に第１金属膜及び第２金属膜を順次に積層し、１次写真工程により前記第１金属膜及び前記第２金属膜をパターニングすることによって、前記第１金属膜の側面が前記基板に対してなす角度が、前記第２金属膜の側面が前記基板に対してなす角度より小さくなるようにゲート電極及びゲートパッドをＴＦＴ部及びパッド部にそれぞれ形成する段階と、
　ゲート電極及びゲートパッドが形成された前記基板の全面上に絶縁膜を形成する段階と、
　２次写真工程を用いてＴＦＴ部の前記絶縁膜上に半導体膜を形成する段階と、
　３次写真工程を用いてＴＦＴ部に第３金属膜からなるソース電極及びドレイン電極を形成する段階と、
　４次写真工程を用いてＴＦＴ部の前記ソース電極及び前記ドレイン電極上とパッド部の前記絶縁膜上とに、前記ドレイン電極の一部とパッド部における前記ゲートパッドの前記第２金属膜の上面とを露出させる保護膜パターンを形成する段階と、
　ＴＦＴ部の前記ドレイン電極に連結される第１画素電極パターンと、パッド部における前記ゲートパッドの前記第２金属膜の上面に連結される第２画素電極パターンとを、５次写真工程を用いて前記基板及び前記保護膜パターン上に形成する段階とを含み、
　前記第１金属膜は、前記第２金属膜と同じ厚さを有する又は前記第２金属膜より厚いことを特徴とするＴＦＴ基板の製造方法。」（以下、「本願発明」という。） 　  
　 
３．引用刊行物記載の発明　  
　当審の拒絶理由において引用した特開平６−２０２１５３号公報（以下、「引用刊行物１」という。）には、図面とともに次の事項が記載されている。 
　  
（ア）「【０００１】  　
【産業上の利用分野】本発明はＴＦＴ（薄膜トランジスタ）マトリクス装置及びその製造方法に係り、特にラップトップパソコンや壁掛けＴＶとして用いられるＴＦＴ−ＬＣＤ（ＴＦＴマトリクス型液晶ディスプレー装置）及びその製造方法に関する。ＴＦＴ−ＬＣＤは薄型軽量、低消費電力等の特徴を有し、ＣＲＴに代わるディスプレー装置として将来大きな市場をもつことが期待されている。このため、その高性能化、低価格化を実現するための製造技術の開発が重要な課題となっている。」　　
　  
（イ）「【００１８】　
【発明が解決しようとする課題】このような上記従来のＴＦＴマトリクス装置の製造方法においては、ゲート端子部を形成する場合、透明絶縁基板５０上にゲート端子下部電極５２ｄを形成し（図１９参照）、このゲート端子下部電極５２ｄ上に絶縁膜５４を成膜し（図２０参照）、この絶縁膜５４をエッチングしてコンタクトホール６６を開口し（図２４参照）、このコンタクトホール６６を介してゲート端子下部電極５２ｄに接続するゲート端子上部電極６８ｃを形成し（図２６参照）、このゲート端子上部電極６８ｃ上にパッシベーション膜７０を成膜し（図２７参照）、このパッシベーション膜７０をエッチングして窓７２ｃを開口し、ゲート端子上部電極６８ｃ上面を露出させる（図２７参照）する。
【００１９】即ち、図２４に示される、ゲート端子下部電極５２ｄ上の絶縁膜５４を選択的にエッチングしてコンタクトホール６６を開口する工程と、図２８に示される、ゲート端子上部電極６８ｃ上のパッシベーション膜７０を選択的にエッチングして窓７２ｃを開口し、最終的なゲート端子出しをする工程との２回の窓開け工程が必要であった。
【００２０】そしてこれら２回の窓開け工程には、それぞれレジストパターンを作成するためのフォトリソグラフィ工程と、エッチング工程と、レジスト除去工程とが含まれる。従って、ＴＦＴ−ＬＣＤの低価格化を実現するためには、こうした窓開け工程の数をできるだけ減らして、工程の簡略化を図ることが望ましい。また、図２３に示されるように、金属層６２、ｎ+ 型ａ−Ｓｉ層６０、及びｉ型ａ−Ｓｉ層５６の選択的なエッチングにより、ＴＦＴ部のゲート絶縁膜５４ａ上にａ−Ｓｉ活性層５６ａを形成し、このａ−Ｓｉ活性層５６ａにそれぞれｎ+型ａ−Ｓｉ接合層６０ａ、６０ｂを介して接続するソース電極６２ａ及びドレイン電極６２ｂを形成する工程においては、Ｃｓ電極５２ｂ上の誘電体膜５４ｂが直接エッチャントに晒されるため、誘電体膜５４ｂの厚さに変化が生じ、蓄積容量が変動するという問題があった。
【００２１】更に、このとき、誘電体膜５４ｂの一部にピンホール等があると、エッチャントの浸透により誘電体膜５４ｂの絶縁不良を生じ、Ｃｓ電極５２ｂとその対向電極として機能する画素電極６８ａとの間に電流リークやショートを引き起こして表示欠陥を生じるおそれもあった。そこで本発明は、製造工程を簡略化して低価格化を実現すると共に、蓄積容量の特性変動を防止して高性能化を実現することができるＴＦＴマトリクス装置及びその製造方法を提供することを目的とする。」　
　  
（ウ）「【００２７】
【作用】本発明は、ゲート端子部を形成する場合、ゲート電極と共通の層をなす金属層からなるゲート端子下部電極上に、ゲート絶縁膜と共通の層をなす絶縁膜及びパッシベーション膜と共通の層をなす保護膜を積層した後、これら絶縁膜及び保護膜に１回の窓明けを行ってコンタクトホールを開口し、このコンタクトホール内に露出されたゲート端子下部電極上に、画素電極と同一材料の透明導電膜からなるゲート端子上部電極を形成する。即ち、従来の製造方法に比較すると、パッシベーション膜と共通の層をなす保護膜を成膜する工程と、ゲート端子上部電極を形成する透明導電膜を成膜する工程の順序を逆にする。
【００２８】これにより、ゲート端子下部電極上の絶縁膜の窓明けとゲート端子上部電極上の保護膜の窓明けとを別々に行っていた従来の２回の窓明け工程を、積層した絶縁膜及び保護膜を１回の窓明け工程で済ますことができ、この開口されたコンタクトホールを介して接続するゲート端子下部電極及びゲート端子上部電極からなるゲート端子部を形成することができる。このため、ＴＦＴマトリクス装置の製造工程を簡略化することが可能となる。
【００２９】また、蓄積容量部を形成する場合、蓄積容量電極上のゲート絶縁膜と共通の層をなす絶縁膜上に、半導体活性層と同一材料のノンドープ半導体層を成膜した後、このノンドープ半導体層を絶縁膜と共に蓄積容量用の誘電体膜として用い、この誘電体膜上に、半導体接合層と同一材料の不純物半導体層並びにソース電極及びドレイン電極と同一材料の金属層からなる対向電極を形成する。そしてこの対向電極上の保護膜に開口されたコンタクトホールを介して、対向電極を画素電極に接続させる。
【００３０】これにより、絶縁膜上に成膜されたノンドープ半導体層は除去されることなく、常に絶縁膜を覆っているため、この絶縁膜が直接エッチャントに晒されず、従って誘電体膜の厚さに変化が生じて蓄積容量が変動するということもない。また、このとき、絶縁膜の一部にピンホール等があっても、その上に積層されたノンドープ半導体層が誘電体膜の絶縁不良を防止し、従って電流リークやショートによる表示欠陥を生じるおそれもない。
【００３１】しかも、誘電体膜の一部をなすノンドープ半導体層及びその上の対向電極は、ＴＦＴの半導体活性層、半導体接合層、及びソース・ドレイン電極と同一材料を用いて同時に形成されるため、また対向電極と画素電極とを接続させるコンタクトホールの開口も、ゲート端子部の窓明け工程と同時に行われるため、新たに工程を増加させることはない。
【００３２】このため、工程を増加させることなく、蓄積容量の特性変動を防止し、高歩留まり、高信頼性を実現することが可能となる。」　　
　
（エ）「【００３３】
【実施例】以下、本発明を実施例に基づいて具体的に説明する。図１は本発明の第１の実施例による逆スタガード型ＴＦＴマトリクス装置を示す平面図、図２（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれそのドレイン端子部を示すＡＡ′線断面図、ＴＦＴ部を示すＢＢ′線断面図、画素部及び蓄積容量部を示すＣＣ′線断面図、並びにゲート端子部を示すＤＤ′線断面図である。
【００３４】ＴＦＴマトリクス装置のＴＦＴ部においては、透明絶縁基板１０上に、例えばＡｌ又はＣｒ等の金属層からなるゲート電極１２ａが形成されている。また、このゲート電極１２ａ上には、ＳｉＮ膜又はＳｉＯ2 膜とＳｉＮ膜との２層膜等からなるゲート絶縁膜１４ａを介して、ａ−Ｓｉ活性層１６ａが形成されている。そしてこのａ−Ｓｉ活性層１６ａ上には、チャネル保護膜１８ａが形成されているが、このチャネル保護膜１８ａの両側には、ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続するソース電極２２ａ及びドレイン電極２２ｂが相対して形成されている。更に、このように構成されたＴＦＴをパッシベーション膜３０が覆っている。
【００３５】また、画素部においては、ＴＦＴを覆っているパッシベーション膜３０に開口されたコンタクトホール３２ａを介して、ソース電極２２ａに接続されたＩＴＯ等の透明導電膜からなる画素電極３４ａが形成されている。また、蓄積容量部においては、透明絶縁基板１０上に、ゲート電極１２ａと同一材料の金属層からなるＣｓ電極１２ｂが形成されている。このＣｓ電極１２ｂ上には、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びａ−Ｓｉ活性層１６ａと同一材料のノンドープのｉ型ａ−Ｓｉ層１６からなる誘電体膜２４が形成され、更にこの誘電体膜２４上には、ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂと同一材料のｎ+ 型ａ−Ｓｉ層２０及びソース・ドレイン電極２２ａ、２２ｂと同一材料の金属層２２からなる対向電極２６が形成されている。
【００３６】そしてこの対向電極２６は、パッシベーション膜３０に開口されたコンタクトホール３２ｂを介して、画素電極３４ａに接続されている。こうして、誘電体膜２４を間に挟む対向電極２６とＣｓ電極１２ｂとから構成される蓄積容量部が、画素電極３４ａに接続して形成されている。また、ドレイン端子部においては、ドレイン端子下部電極２８が、ｎ+ 型ａ−Ｓｉ接合層２０ｂ及びドレイン電極２２ｂと共通の層をなすｎ+ 型ａ−Ｓｉ層２０及び金属層２２から形成されている。そしてこのドレイン端子下部電極２８は、ＴＦＴマトリクス装置の複数のドレイン電極２２ｂにドレインバスライン３６を介して接続されている。
【００３７】また、このドレイン端子下部電極２８上には、ＴＦＴを覆っているパッシベーション膜３０に開口されたコンタクトホール３２ｃを介して、画素電極３４ａと同一材料の酸化導電膜からなるドレイン端子上部電極３４ｂが積層され、ドレイン端子下部電極２８の酸化を防止している。こうして、ドレイン端子部は、透明絶縁基板１０上のゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びａ−Ｓｉ活性層１６ａと同一材料のノンドープのｉ型ａ−Ｓｉ層１６上に形成されたドレイン端子下部電極２８と、このドレイン端子下部電極２８上及びパッシベーション膜３０上に形成されたドレイン端子上部電極３４ｂとから構成され、外部制御回路と接続されるようになっている。
【００３８】また、ゲート端子部においては、ゲート端子下部電極１２ｄが、ゲート電極１２ａ及びゲートバスライン１２ｃと共通の層をなす金属層から形成されている。そしてこのゲート端子下部電極１２ｄは、ＴＦＴマトリクス装置の複数のゲート電極１２ａにゲートバスライン１２ｃを介して接続されている。また、このゲート端子下部電極１２ｄ上には、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４及びパッシベーション膜３０に開口されたコンタクトホール３２ｄを介して、画素電極３４ａと同一材料の酸化導電膜からなるゲート端子上部電極３４ｃが積層され、ゲート端子下部電極１２ｄの酸化を防止している。
【００３９】こうして、ゲート端子部は、透明絶縁基板１０上に形成されたゲート端子下部電極１２ｄと、このゲート端子下部電極１２ｄ上並びに絶縁膜１４及びパッシベーション膜３０上に形成されたゲート端子上部電極３４ｃとから構成され、外部制御回路と接続されるようになっている。次に、図１及び図２に示す逆スタガード型ＴＦＴマトリクス装置の製造方法を、図３乃至図１１の工程断面図を用いて説明する。尚、各図の（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ図１のＡＡ′線断面、ＢＢ′線断面、ＣＣ′線断面、ＤＤ′線断面に対応したドレイン端子部、ＴＦＴ部、画素部及び蓄積容量部、並びにゲート端子部を示す。
【００４０】ガラス基板等の透明絶縁基板１０上に、スパッタ法を用いて、例えばＡｌ又はＣｒ等からなる金属層を成膜する。そしてこの金属層上に、所定のレジストパターンを形成した後、それをマスクとして金属層をエッチングして、ゲート電極１２ａ、Ｃｓ電極１２ｂ、ゲート電極１２ａに接続するゲートバスライン１２ｃ、及びこのゲートバスライン１２ｃに接続するゲート端子下部電極１２ｄをそれぞれ形成する。
【００４１】尚、この金属層は、次の工程で全面に積層する絶縁膜と十分な選択エッチング性を有するものであれば、ＡｌやＣｒに限らず、他の金属材料を使用してもよい（図３参照）。次いで、全面に、プラズマＣＶＤ法を用いて、ＳｉＮ膜又はＳｉＯ2 膜とＳｉＮ膜との２層膜等からなる厚さ約４００ｎｍの絶縁膜１４を成膜する。尚、ここで、ゲート電極１２ａ上の絶縁膜１４を特にゲート絶縁膜１４ａと呼ぶ。
【００４２】続いて、この絶縁膜１４上に、プラズマＣＶＤ法を用いて、厚さ２０ｎｍのノンドープのｉ型ａ−Ｓｉ層１６及びＳｉＯ2 膜又はＳｉＮ膜からなる厚さ１５０ｎｍの保護膜１８を順に成膜する（図４参照）。次いで、この保護膜１８を、ＴＦＴチャネル部を除き、弗酸緩衝液等を用いて全てエッチング除去する。即ち、ＴＦＴ部のゲート電極１２ａ上方にのみ保護膜１８を残存させて、チャネル保護膜１８ａを形成する（図５参照）。
【００４３】次いで、全面に、プラズマＣＶＤ法を用いて、厚さ６０ｎｍのｎ+ 型ａ−Ｓｉ層２０を成膜した後、更にスパッタ法を用いて、厚さ２００ｎｍの例えばＡｌ又はＣｒ等からなる金属層２２を成膜する（図６参照）。次いで、この金属層２２上に、所定のレジストパターンを形成した後、それをマスクとして金属層２２、ｎ+ 型ａ−Ｓｉ層２０、及びｉ型ａ−Ｓｉ層１６を順にエッチングする。こうして、ＴＦＴ部のゲート絶縁膜１４ａ上にｉ型ａ−Ｓｉ層１６からなるａ−Ｓｉ活性層１６ａを形成すると共に、チャネル保護膜１８ａの両側のｎ+ 型ａ−Ｓｉ層２０からなるｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続する金属層２２からなるソース電極２２ａ及びドレイン電極２２ｂを相対して形成し、ＴＦＴを完成させる。
【００４４】また同時に、蓄積容量部のＣｓ電極１２ｂ上に、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４を介して、ｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６を形成する。更に、ドレイン端子部において、ドレイン電極２２ｂにドレインバスライン（図示せず）を介して接続するｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなるドレイン端子下部電極２８を形成する（図７参照）。
【００４５】次いで、全面に、ＣＶＤ法又はスパッタ法を用いて、ＳｉＮ膜、ＳｉＯ2 膜、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜３０を成膜し、完成させたＴＦＴを覆う（図８参照）。次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄ上にそれぞれ開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとしてパッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をエッチングし、コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄをそれぞれ開口する。
【００４６】尚、このときのエッチングは、パッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をテーパエッチングするものであることが望ましい。コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄ内に露出したソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄと、次の工程で成膜するＩＴＯ等からなる透明導電膜とを電気的に接続する必要があるからである。そしてこのテーパエッチングは、弗酸緩衝液によるウエットエッチの他、ＣＦ4 ガスによるＲＩＥ（反応性イオンエッチング）等を用いてもよい（図９参照）。
【００４７】次いで、全面に、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ等からなる透明導電膜３４を成膜する（図１０参照）。次いで、この透明導電膜３４を所定の形状にパターニングし、コンタクトホール３２ａ、３２ｂを介してソース電極２２ａ及び対向電極２６に接続する画素電極３４ａを形成する。また同時に、コンタクトホール３２ｃを介してドレイン端子下部電極２８に接続するドレイン端子上部電極３４ｂを形成し、コンタクトホール３２ｄを介してゲート端子下部電極１２ｄに接続するゲート端子上部電極３４ｃを形成する。
【００４８】こうして、ＴＦＴ部のソース電極２２ａに接続する画素電極３４ａからなる画素部、この画素電極３４ａに接続する対向電極２６、Ｃｓ電極１２ｂ、及びこれら両電極間に挟まれた誘電体膜２４からなる蓄積容量部、ＴＦＴ部のドレイン電極２２ｂにドレインバスラインを介して接続するドレイン端子下部電極２８及びドレイン端子上部電極３４ｂからなるドレイン端子部、並びにＴＦＴ部のゲート電極１２ａにゲートバスライン１２ｃを介して接続するゲート端子下部電極１２ｄ及びゲート端子上部電極３４ｄからなるゲート端子部をそれぞれ完成させる（図１１参照）。
【００４９】このように本実施例によれば、ゲート端子部を形成する場合、透明絶縁基板１０上に、Ａｌ又はＣｒ等の金属層からなるゲート端子下部電極１２ｄをゲート電極１２ａ及びゲートバスライン１２ｃと同時に形成し（図３参照）、このゲート端子下部電極１２ｄ上に、ゲート絶縁膜１４ａと共通の層をなす絶縁膜１４を成膜し（図４参照）、この絶縁膜１４上に、ＴＦＴを覆うパッシベーション膜３０を成膜し（図８参照）、これらパッシベーション膜３０及び絶縁膜１４をエッチングしてコンタクトホール３２ｄを開口し（図９参照）、このコンタクトホール３２ｄを介してゲート端子下部電極１２ｄに接続する透明導電膜からなるゲート端子上部電極３４ｃを、画素電極３４ａと同時に形成する（図１０及び図１１参照）。
【００５０】このような製造工程を、従来の製造工程、即ち、ゲート端子下部電極５２ｄ上の絶縁膜５４を選択的にエッチングしてコンタクトホール６６を開口する工程（図２４参照）と、ゲート端子上部電極６８ｃ上のパッシベーション膜７０を選択的にエッチングして窓７２ｃを開口し、最終的なゲート端子出しをする工程（図２８参照）との２回の窓明け工程を必要とする製造工程と比較すると、パッシベーション膜３０を成膜する工程とゲート端子上部電極３４ｃを形成する透明導電膜３４を成膜する工程の順序を逆にすることにより、ゲート端子下部電極１２ｄ上の絶縁膜１４及びパッシベーション膜３０を１回の窓明け工程によって開口することができ、従来の２回の窓明け工程が１回の窓明け工程で済むことになる。従って、その分だけにＴＦＴマトリクス装置の製造工程が簡略化され、コストダウンを実現することが可能となる。
【００５１】また、蓄積容量部を形成する場合、Ａｌ又はＣｒ等の金属層からなるＣｓ電極１２ｂをゲート電極１２ａ等と同時に形成し（図３参照）、このゲート電極１２ａ上に、絶縁膜１４及びノンドープのｉ型ａ−Ｓｉ層１６を成膜し（図４参照）、このｉ型ａ−Ｓｉ層１６上に、ｎ+ 型ａ−Ｓｉ層２０及び金属層２２を成膜して（図６参照）、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４、及びｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６を形成する（図７参照）。更に、対向電極２６上のパッシベーション膜３０にコンタクトホール３２ｂを開口し（図９参照）、このコンタクトホール３２ｂを介して対向電極２６に接続する画素電極３４ａを形成する（図１１参照）。
【００５２】こうして、ゲート電極１２ａ上の絶縁膜１４を覆うｉ型ａ−Ｓｉ層１６は、誘電体膜２４を構成する一部となると共に、絶縁膜１４が直接エッチャントに晒されないように常に保護しているため、誘電体膜２４の厚さの変化による蓄積容量の変動を防止することができる。また、このとき、絶縁膜１４の一部にピンホールがあっても、絶縁膜１４を覆っているｉ型ａ−Ｓｉ層１６の存在により誘電体膜２４の絶縁不良を防ぎ、電流リークやショートによる表示欠陥の発生を防止することができる。
【００５３】尚、絶縁膜１４及びｉ型ａ−Ｓｉ層１６からなる誘電体膜２４を間に挟む対向電極２６とＣｓ電極１２ｂとから構成される蓄積容量部の蓄積容量は、ｉ型ａ−Ｓｉ層１６の厚さが２０ｎｍと極めて薄いため、従来のように絶縁膜１４のみを誘電体膜とする蓄積容量部の場合と殆ど変わらない。しかも、誘電体膜２４を構成するｉ型ａ−Ｓｉ層１６並びにその上のｎ+ 型ａ−Ｓｉ層２０及び金属層２２からなる対向電極２６は、それぞれＴＦＴ部のａ−Ｓｉ活性層１６ａ、ｎ+ 型ａ−Ｓｉ接合層２０ａ、２０ｂ及びソース電極２２ａ及びドレイン電極２２ｂと同一材料を用いて同時に形成される（図４及び図６参照）。また、対向電極２６と画素電極３４ａとを接続させるコンタクトホール３２ｂの開口も、ゲート端子部におけるコンタクトホール３２ｄ等の開口と同時に行われる（図９参照）。このため、新たに工程を増加させることはない。」　　
  　
　上記（ア）〜（エ）によれば、引用刊行物１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。  
　  
「透明絶縁基板上に金属層を積層し、金属層をパターニングすることによって、ゲート電極及びゲート端子下部電極を前記透明絶縁基板上のＴＦＴ部及びゲート端子部となる箇所にそれぞれ形成する段階と、
　ゲート電極及びゲート端子下部電極が形成された前記透明絶縁基板の全面上に絶縁膜を形成する段階と、
　ＴＦＴ部の前記絶縁膜上に半導体膜、金属層からなるソース電極及びドレイン電極を形成する段階と、
　ＴＦＴ部の前記ソース電極及び前記ドレイン電極上とゲート端子部の前記絶縁膜上とに、前記ソース電極の一部とゲート端子部における前記ゲート端子下部電極の前記金属層の上面とを露出させる保護膜を形成する段階と、
　ＴＦＴ部の前記ソース電極に連結される画素電極と、ゲート端子部における前記ゲート端子下部電極の前記金属層の上面に連結されるゲート端子上部電極とを、前記基板及び前記保護膜上に形成する段階とを含む、
ＴＦＴ基板の製造方法。」　  
　　 　  
　同じく、当審の拒絶理由において引用した特開平４−２１３４２７号公報（以下、「引用刊行物２」という。）には、図面とともに次の事項が記載されている。　
　
（オ）「【０００１】
【産業上の利用分野】本発明は多層金属膜電極配線の製造方法に関する。詳しくは、アクティブマトリクス型液晶表示パネルに用いる薄膜トランジスタの多層金属膜ゲート電極配線の端面形状を揃えてなだらかにし、その上にゲート絶縁膜を形成したときに前記ゲート電極配線の端面部から欠陥が発生するのを防止するようにした多層金属膜電極配線の製造方法に関する。」
　
（カ）「【００１０】
【発明が解決しようとする課題】しかし、上記の薄膜トランジスタのゲート電極１２’を形成する際に、従来は下層の金属膜であるＡｌを，たとえば、燐酸＋硝酸＋酢酸の混合水溶液でエッチングしたあと、上層の金属膜であるＴｉを，たとえば、ＣＦ４＋Ｏ２の混合ガス中でリアクティブイオンエッチングしているので、Ａｌが後段の等方性エッチングでサイドエッチングされて、その端面は図示したごとくＴｉのオーバハング構造を形成し、その結果図５に示したごとく、端面部に多数の気泡が残り後工程で生成するゲート絶縁膜１３や動作半導体層１５に欠陥４を生じ、薄膜トランジスタのリーク電流が増大するなどの重大な問題があり、その解決が求められている。」　
　
（キ）「【００１５】工程（１）：たとえば、ガラスなどからなる透明な基板１１の上に下層の金属膜１２０ａとして，たとえば、厚さ１００ｎｍのＡｌ膜（導電性のよい膜）を蒸着し、その上に上層の金属膜１２０ｂとして，たとえば、厚さ４０ｎｍのＴｉ膜（耐熱性のよい保護膜）をスパッタする。
【００１６】工程（２）：上記処理基板にゲート電極を形成したい領域にレジストトパターン５を形成する。　
工程（３）：上記処理基板の上層の金属膜１２０ｂ，すなわち、Ｔｉ膜をレジストトパターン５をマスクとし、たとえば，ＳＦ４ガスによるＲＩＥ（リアクティブイオンエッチング）により、Ｔｉ膜パターン１２０’ｂを形成する。　
【００１７】工程（４）：上記処理基板を燐酸系混合水溶液（燐酸＋硝酸＋酢酸＋水）により、下層の金属膜１２０ａ，すなわち、Ａｌ膜をエッチングして下層の電極膜１２ａを形成する。この時、Ａｌは等方的にエッチングされるためサイドエッチが進行して図示したごとく、Ｔｉ膜パターン１２０’ｂの両側でオーバハングが生じる。　
【００１８】工程（５）：上記処理基板を再度，たとえば、ＳＦ４ガスによる適度のＲＩＥを行って、Ｔｉ膜パターン１２０’ｂの両側に生じているオーバハングだけをエッチング除去して上層の電極膜１２ｂを形成する。この時、この条件のＲＩＥではＡｌは殆どサイドエッチされることはない。」　
　
４．対比　  
　本願発明と引用発明を対比する。　  
　  
（ａ）引用発明の「ＴＦＴ部」、「ゲート端子部」、「ゲート端子下部電極」、「透明絶縁基板」、「絶縁膜」、「保護膜」、「画素電極」、「ゲート端子上部電極」が、それぞれ本願発明の「ＴＦＴ部」、「パッド部」、「ゲートパッド」、「基板」、「絶縁膜」、「保護膜パターン」、「第１画素電極パターン」、「第２画素電極パターン」に相当する。　  
　 
（ｂ）引用発明の「透明絶縁基板上に金属層を積層し、金属層をパターニングすることによって、ゲート電極及びゲート端子下部電極を前記透明絶縁基板上のＴＦＴ部及びゲート端子部となる箇所にそれぞれ形成する段階」、「ＴＦＴ部の前記ソース電極及び前記ドレイン電極上とゲート端子部の前記絶縁膜上とに、前記ソース電極の一部とゲート端子部における前記ゲート端子下部電極の前記金属層の上面とを露出させる保護膜を形成する段階」、「ＴＦＴ部の前記ソース電極に連結される画素電極と、ゲート端子部における前記ゲート端子下部電極の前記金属層の上面に連結されるゲート端子上部電極とを、前記基板及び前記保護膜上に形成する段階」は、それぞれレジストパターン、エッチングを用いて行うものであるので、本願発明の「写真工程を用いて」行うものであるということができ、前記各段階の工程はそれぞれ本願発明の「１次写真工程」、「４次写真工程」、「５次写真工程」に相当することは明らかである。そして、引用発明の「ＴＦＴ部の前記絶縁膜上に半導体膜、金属層からなるソース電極及びドレイン電極を形成する段階」における工程も、本願発明の「写真工程」に相当することは明らかである。　 
　 
（ｃ）引用発明の「金属層」は、本願発明の「金属膜」に相当し、引用発明の「金属層からなるソース電極及びドレイン電極」の「金属層」は、本願発明の「第３金属膜」に相当することは明らかである。　
　
（ｄ）引用発明では、ＴＦＴ部において、画素電極３４ａ側の電極をソース電極２２ａ、反対側の電極をドレイン電極２２ｂとしている（摘記（エ））。一方、本願発明では、ＴＦＴ部において、画素電極３６側の電極をドレイン電極３２ｂ、反対側の電極をソース電極３２ａとしており、引用発明と本願発明では、各電極の名称が逆になっている。しかしながら、引用発明の「ソース電極」と本願発明の「ドレイン電極」、及び引用発明の「ドレイン電極」と本願発明の「ソース電極」は、それぞれ電極としての機能上、構造上の差はなく、引用発明の「ソース電極」、「ドレイン電極」を、それぞれ本願発明の「ドレイン電極」、「ソース電極」に相当させることに問題はない。　
  　
　したがって、両者は、　  
「ＴＦＴ部及びパッド部の基板上に金属膜を積層し、１次写真工程により金属膜をパターニングすることによって、ゲート電極及びゲートパッドをＴＦＴ部及びパッド部にそれぞれ形成する段階と、
　ゲート電極及びゲートパッドが形成された前記基板の全面上に絶縁膜を形成する段階と、
　写真工程を用いてＴＦＴ部の前記絶縁膜上に半導体膜、第３金属膜からなるソース電極及びドレイン電極を形成する段階と、
　４次写真工程を用いてＴＦＴ部の前記ソース電極及び前記ドレイン電極上とパッド部の前記絶縁膜上とに、前記ドレイン電極の一部とパッド部における前記ゲートパッドの前記金属膜の上面とを露出させる保護膜パターンを形成する段階と、
　ＴＦＴ部の前記ドレイン電極に連結される第１画素電極パターンと、パッド部における前記ゲートパッドの前記金属膜の上面に連結される第２画素電極パターンとを、５次写真工程を用いて前記基板及び前記保護膜パターン上に形成する段階とを含む、
ＴＦＴ基板の製造方法。」　  
である点で一致し、次の点で相違する。　 
　 
相違点１：　
　本願発明では、ＴＦＴ部及びパット部の基板上に第１金属膜及び第２金属膜を、第１金属膜の側面が基板に対してなす角度が、第２金属膜の側面が基板に対してなす角度より小さくなるようにし、第１金属膜が第２金属膜と同じ厚さ又は第２金属膜より厚く、順次に積層しているのに対して、引用発明では、ＴＦＴ部及びパット部の基板上に１つの金属膜を形成している点。 
　
相違点２：　
　本願発明では、２次写真工程を用いてＴＦＴ部の前記絶縁膜上に半導体膜を形成する段階と、３次写真工程を用いてＴＦＴ部に第３金属膜からなるソース電極及びドレイン電極を形成する段階と、を含んでいるのに対して、引用発明では、１回の写真工程によって半導体膜、ソース電極、及びドレイン電極を形成している点。  
　  
５．判断　　  
　上記相違点１につき検討すると、ＴＦＴ部のゲート電極を第１金属膜及び第２金属膜を順次積層して形成することは上記引用刊行物２に記載されている（摘記（キ））。　
　また、本願発明の第１金属膜の側面が基板に対してなす角度が、第２金属膜の側面が基板に対してなす角度より小さくなるようにすることに関して、本願明細書では、第４実施例として、「【００３６】　・・・　図２２は第１金属膜６２を蝕刻する段階を示したものであり、前記パタニングされた第２金属膜６４をマスクとして第１金属膜６２を湿式蝕刻すると、図２２に示すようにゲート電極にアンダーカットが形成される。【００３７】　図２３は第２金属膜６４を更に蝕刻する段階を示したものであり、パタニングされた第２金属膜６４を更に湿式蝕刻すると第１金属膜６２の下部の幅が前記第２金属膜６４の幅より広くなり、結果的にゲート電極のアンダーカットが取り除かれる」と記載されているだけであり、第１金属膜と第２金属膜の角度の関係については、図２２、図２３から読み取れることにすぎず、具体的にどのような製法により、上記のような角度の関係となるのか明らかでない。一方、上記引用刊行物２には、ゲート電極を２層の金属膜１２０ａ、１２０ｂで形成し、予め下層の金属膜１２０ａをエッチングし、上層の金属膜１２０ｂの両側でオーバハングを生じさせ、その後、上層の金属膜１２０ｂのオーバハング部だけエッチングすることが記載されており、この点は、本願発明の第４実施例において記載されている製造手順と同様であるので、本願発明が、同じ製造手順により、第１金属膜の側面が基板に対してなす角度が、第２金属膜の側面が基板に対してなす角度より小さくなっているのであるから、上記引用刊行物２に記載された方法で作製されたものも、同じように下層の金属膜の側面が基板に対してなす角度が、上層の金属膜の側面が基板に対してなす角度よりも小さくなる蓋然性が高いと言うべきである。　
　そして、引用発明、及び引用刊行物２に記載された方法は、薄膜トランジスタ装置に関する同一の技術分野に属するから、引用発明に上記引用刊行物２に記載された方法を適用し、ゲート電極を第１金属膜、第２金属膜で積層形成する際に、第１金属膜の側面が基板に対してなす角度が、第２金属膜の側面が基板に対してなす角度より小さくなるようにすることは、当業者が容易に想到し得る程度のことにすぎない。なお、ゲート電極を２層の金属膜とする際に、ゲートパットも同様に２層とすることは、引用発明の製造工程から明らかである（摘記（エ）【００４０】）。　
　加えて、本願発明において、第１金属膜と第２金属膜の角度の関係を上記のようにすることについての技術的意義は明らかにされておらず、さらに、従来の問題点として提示されている図１２においても同じ角度の関係になっていることから、上記角度の関係は本願発明の製造方法としての特別な構成というよりは、単に第１金属膜へのアンダーカットの発生を図面上表現するための単なる図示にすぎないとも解され、そのような点からも、上記角度の関係とすることに困難性があるとはいえない。　　
　また、第１金属膜の厚さを第２金属膜と同じ厚さ又は第２金属膜より厚く構成することは、例えば、上記引用刊行物２、特開昭６１−４４４６８号公報、特開昭６４−８４６６８号公報、特開平４−２０９３０号公報にも記載されているように、格別なものとはいえず、当業者が必要に応じて適宜設定し得る設計事項にすぎない。　
　
　上記相違点２につき検討すると、ＴＦＴ部の半導体膜とソース電極及びドレイン電極とを別の写真工程で形成することは慣用手段にすぎず（例えば、特開平５−１６５０５６号公報（【００１５】〜【００１７】）、特開平４−３３５６１７号公報（【００１５】〜【００１６】）、特開平５−１４２５７０号公報（【００２７】〜【００２８】）参照）、引用発明に当該慣用手段を適用することに格別の困難性はなく、当業者が必要に応じて適宜選択し得る設計事項である。
　 
　また、本願発明によってもたらされる効果は、引用刊行物１、２に記載されたものが当然に奏する程度のものであり、格別のものとはいえない。　  
　 
６．むすび 　  
　以上のとおり、本願発明は、引用刊行物１、２記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。  
　  
　よって、結論のとおり審決する。