【事件の表示】
　特願２００４−　　２１７３「液晶表示装置の製造方法」拒絶査定不服審判事件〔平成１６年　６月１０日出願公開、特開２００４−１６３９６８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成８年１２月２７日（パリ条約による優先権主張　１９９５年１２月３０日及び１９９６年１０月５日、韓国）に出願した特願平８−３５１４５６号の特許出願の一部を平成１６年１月７日に新たな特許出願としたものであって、平成１７年８月１８日付で拒絶査定がなされ、これに対し、同年１１月２１日に拒絶査定不服審判の請求がなされるとともに、同年１２月１９日に手続補正がなされたものである。
　
２．平成１７年１２月１９日の手続補正についての補正却下の決定
［補正却下の決定の結論］
　  平成１７年１２月１９日の手続補正を却下する。
［理由］
（１）補正の内容
　本件補正は、請求項１を次のように補正しようとするものである。
「【請求項１】
　薄膜トランジスタ部及びパッド部を有する液晶表示装置の製造方法において、
　基板上に第１金属膜及び第２金属膜を順番に積層した後、１次写真蝕刻して前記薄膜トランジスタ部及びパッド部にゲート電極及びゲートパッドをそれぞれ形成する段階と、
　前記ゲート電極及びゲートパッドの形成された基板の全面に絶縁膜
、チャンネル半導体膜及び不純物
　前記半導体膜を２次写真蝕刻して前記薄膜トランジスタ部に半導体膜パターンを形成する段階と、
　前記半導体膜パターンの形成された基板の全面に第３金属膜を形成する段階と、
　前記第３金属膜を３次写真蝕刻して前記薄膜トランジスタ部にソース電極及びドレイン電極を形成
し、前記ソース電極及びドレイン電極との間の前記不純物半導体膜を蝕刻して前記チャンネル半導体膜の一部分を露出させる
　前記ソース電極及びドレイン電極の形成された基板の全面に前
記チャンネル半導体膜の前記露出させた前記一部分と接する
　前記保護膜及び絶縁膜を４次写真蝕刻して前記ドレイン電極の表面と、前記ゲートパッドの表面を露出させるコンタクトホールを形成し、前記ゲートパッドより内側にオープンされるように前記保護膜及び絶縁膜を蝕刻する段階と、
　前記コンタクトホールの形成された基板の全面に透明導電膜を形成する段階と、
　前記透明導電膜を５次写真蝕刻して前記ドレイン電極及びゲートパッドと接続される画素電極を形成する段階とを含み、
　前記保護膜及び絶縁膜を４次写真蝕刻して前記ドレイン電極の表面と、前記ゲートパッドの表面を露出させるコンタクトホールを形成し、前記ゲートパッドより内側にオープンされるように前記保護膜及び絶縁膜を蝕刻する段階は、一つの前記ゲートパッドに対して一つの前記コンタクトホールを形成することを特徴とする液晶表示装置の製造方法。」
　
　上記補正は、補正前の請求項１の「半導体膜」に関する製造方法をさらに限定しようとするものであって、特許請求の範囲の減縮を目的とするものに該当する。そこで、本件補正後の請求項１（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるかについて以下に検討する。
　
（２）刊行物記載の発明
　原査定の拒絶理由に引用した刊行物１：特開平６−２０２１５３号公報には、ＴＦＴマトリクス型液晶ディスプレー装置の製造方法に関して、以下の事項が記載されている。
　　ア．「【０００１】
【産業上の利用分野】
　本発明はＴＦＴ（薄膜トランジスタ）マトリクス装置及びその製造方法に係り、特にラップトップパソコンや壁掛けＴＶとして用いられるＴＦＴ−ＬＣＤ（ＴＦＴマトリクス型液晶ディスプレー装置）及びその製造方法に関する。」
　
　　イ．「【００４０】
　ガラス基板等の透明絶縁基板１０上に、スパッタ法を用いて、例えばＡｌ又はＣｒ等からなる金属層を成膜する。そしてこの金属層上に、所定のレジストパターンを形成した後、それをマスクとして金属層をエッチングして、ゲート電極１２ａ、Ｃｓ電極１２ｂ、ゲート電極１２ａに接続するゲートバスライン１２ｃ、及びこのゲートバスライン１２ｃに接続するゲート端子下部電極１２ｄをそれぞれ形成する。
【００４１】
　・・・・中略・・・・
　次いで、全面に、プラズマＣＶＤ法を用いて、ＳｉＮ膜又はＳｉＯ２膜とＳｉＮ膜との２層膜等からなる厚さ約４００ｎｍの絶縁膜１４を成膜する。尚、ここで、ゲート電極１２ａ上の絶縁膜１４を特にゲート絶縁膜１４ａと呼ぶ。
【００４２】
　続いて、この絶縁膜１４上に、プラズマＣＶＤ法を用いて、厚さ２０ｎｍのノンドープのｉ型ａ−Ｓｉ層１６及びＳｉＯ２膜又はＳｉＮ膜からなる厚さ１５０ｎｍの保護膜１８を順に成膜する（図４参照）。次いで、この保護膜１８を、ＴＦＴチャネル部を除き、弗酸緩衝液等を用いて全てエッチング除去する。即ち、ＴＦＴ部のゲート電極１２ａ上方にのみ保護膜１８を残存させて、チャネル保護膜１８ａを形成する（図５参照）。
【００４３】
　次いで、全面に、プラズマＣＶＤ法を用いて、厚さ６０ｎｍのｎ+型ａ−Ｓｉ層２０を成膜した後、更にスパッタ法を用いて、厚さ２００ｎｍの例えばＡｌ又はＣｒ等からなる金属層２２を成膜する（図６参照）。次いで、この金属層２２上に、所定のレジストパターンを形成した後、それをマスクとして金属層２２、ｎ+型ａ−Ｓｉ層２０、及びｉ型ａ−Ｓｉ層１６を順にエッチングする。こうして、ＴＦＴ部のゲート絶縁膜１４ａ上にｉ型ａ−Ｓｉ層１６からなるａ−Ｓｉ活性層１６ａを形成すると共に、チャネル保護膜１８ａの両側のｎ+型ａ−Ｓｉ層２０からなるｎ+型ａ−Ｓｉ接合層２０ａ、２０ｂを介してそれぞれａ−Ｓｉ活性層１６ａに接続する金属層２２からなるソース電極２２ａ及びドレイン電極２２ｂを相対して形成し、ＴＦＴを完成させる。
　・・・・中略・・・・
【００４５】
　次いで、全面に、ＣＶＤ法又はスパッタ法を用いて、ＳｉＮ膜、ＳｉＯ２膜、又はこれらの複合膜からなる厚さ４００ｎｍのパッシベーション膜３０を成膜し、完成させたＴＦＴを覆う（図８参照）。次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、ソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄ上にそれぞれ開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとしてパッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をエッチングし、コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄをそれぞれ開口する。
【００４６】
　尚、このときのエッチングは、パッシベーション膜３０又はパッシベーション膜３０及び絶縁膜１４をテーパエッチングするものであることが望ましい。コンタクトホール３２ａ、３２ｂ、３２ｃ、３２ｄ内に露出したソース電極２２ａ、対向電極２６、ドレイン端子下部電極２８、及びゲート端子下部電極１２ｄと、次の工程で成膜するＩＴＯ等からなる透明導電膜とを電気的に接続する必要があるからである。そしてこのテーパエッチングは、弗酸緩衝液によるウエットエッチの他、ＣＦ４ガスによるＲＩＥ（反応性イオンエッチング）等を用いてもよい（図９参照）。
【００４７】
　次いで、全面に、スパッタ法等を用いて、厚さ１００ｎｍのＩＴＯ等からなる透明導電膜３４を成膜する（図１０参照）。次いで、この透明導電膜３４を所定の形状にパターニングし、コンタクトホール３２ａ、３２ｂを介してソース電極２２ａ及び対向電極２６に接続する画素電極３４ａを形成する。また同時に、コンタクトホール３２ｃを介してドレイン端子下部電極２８に接続するドレイン端子上部電極３４ｂを形成し、コンタクトホール３２ｄを介してゲート端子下部電極１２ｄに接続するゲート端子上部電極３４ｃを形成する。
【００４８】
　こうして、ＴＦＴ部のソース電極２２ａに接続する画素電極３４ａからなる画素部、この画素電極３４ａに接続する対向電極２６、Ｃｓ電極１２ｂ、及びこれら両電極間に挟まれた誘電体膜２４からなる蓄積容量部、ＴＦＴ部のドレイン電極２２ｂにドレインバスラインを介して接続するドレイン端子下部電極２８及びドレイン端子上部電極３４ｂからなるドレイン端子部、並びにＴＦＴ部のゲート電極１２ａにゲートバスライン１２ｃを介して接続するゲート端子下部電極１２ｄ及びゲート端子上部電極３４ｄからなるゲート端子部をそれぞれ完成させる（図１１参照）。」
　
　　ウ．また、上記【００４５】、【００４６】を参酌して、図１及び図２（ｄ）を見ると、「ＴＦＴ部及びゲート端子部を有するＴＦＴマトリクス装置において、パッシベーション膜３０と絶縁膜１４にコンタクトホール３２ｄが設けられ、ゲート端子下部電極１２ｄの表面が露出され、その表面にゲート端子上部電極３４ｃが接続されてなるゲート端子部において、前記コンタクトホール３２ｄは、前記ゲート端子下部電極１２ｄより内側にオープンするように、前記パッシベーション膜３０及び絶縁膜１４がエッチングされているとともに、１つの前記ゲート端子下部電極１２ｄに対して１つの前記コンタクトホール３２ｄが形成されている。」ことがみてとれる。
　
　上記ア〜ウによれば刊行物１には、次の発明が開示されているものと認められる。
「ＴＦＴ部及びゲート端子部を有する液晶ディスプレー装置の製造方法において、
　透明絶縁基板上に、第１の金属層を成膜した後、前記第１の金属層を所定の形状にパターニングして、ＴＦＴ部のゲート電極及びゲート端子下部電極を形成する工程と、
　全面に、絶縁膜を成膜し、続いて、この絶縁膜上に、ノンドープ半導体層及び保護膜を順に成膜し、次いで、この保護膜を、ＴＦＴチャネル部を除き、全てエッチング除去してチャネル保護膜を形成する工程と、
　全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記ノンドープ半導体層を所定の形状にパターニングして、前記絶縁膜上に前記ノンドープ半導体層からなる半導体活性層を形成すると共に、前記半導体活性層上に前記不純物半導体層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成する工程と、
　全面に、パッシベーション膜を成膜した後、エッチングにより前記ソース電極上の前記パッシベーション膜、並びに前記ゲート端子下部電極上の前記パッシベーション膜及び前記絶縁膜にコンタクトホールをそれぞれ開口する工程と、
　全面に透明導電膜を成膜した後、前記透明導電膜を所定の形状にパターニングして、前記コンタクトホールの一方を介して前記ソース電極に接続する画素電極を形成し、前記コンタクトホールの他方を介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有し、
　前記ゲート端子部における、前記コンタクトホールは、前記ゲート端子下部電極より内側にオープンするように、前記パッシベーション膜及び絶縁膜がエッチングされるとともに、１つの前記ゲート端子下部電極に対して１つの前記コンタクトホールが形成されている、液晶ディスプレー装置の製造方法。」（以下、「引用発明」という。）
　
（３）対比
　本願補正発明と引用発明とを対比する。
　（ア）引用発明の「ＴＦＴ部」、「ゲート端子部」、「ゲート端子下部電極」及び「液晶ディスプレー装置」は、それぞれ、本願補正発明の「薄膜トランジスタ部」、「パッド部」、「ゲートパッド」及び「液晶表示装置」に相当する。
　
　（イ）引用発明における「パターニング」及び「エッチング」が、本願補正発明の「写真蝕刻」に相当することは当業者に明らかである。
　
　（ウ）引用発明の「絶縁膜」、「ノンドープ半導体層」及び「不純物半導体層」は、本願補正発明の「絶縁膜」、「チャンネル半導体膜」及び「不純物半導体膜」に相当する。
　
　（エ）引用発明の「第２の金属層」は、本願補正発明の「第３金属膜」に相当し、引用発明１の「ソース電極」は、本願補正発明の「ドレイン電極」に相当する。
　
　（オ）引用発明の「パッシベーション膜」、「ゲート端子下部電極に接続するゲート端子上部電極」は、本願補正発明の「保護膜」、「ゲートパッドと接続される画素電極」に相当する。
　
　（カ）また、引用発明の「第１の金属層」は、本願補正発明の「第１金属膜及び第２金属膜を順番に積層した」ものに対応し、これを『金属膜』と言い換えることができる。
　　
　よって、両者は、
「薄膜トランジスタ部及びパッド部を有する液晶表示装置の製造方法において、
　基板上に『金属膜』を積層した後、写真蝕刻して前記薄膜トランジスタ部及びパッド部にゲート電極及びゲートパッドをそれぞれ形成する段階と、
　前記ゲート電極及びゲートパッドの形成された基板の全面に絶縁膜を形成し、
　前記薄膜トランジスタ部に半導体膜パターン、ソース電極及びドレイン電極を形成し、
　前記ソース電極及びドレイン電極の形成された基板の全面に保護膜を形成する段階と、
　前記保護膜及び絶縁膜を写真蝕刻して前記ドレイン電極の表面と、前記ゲートパッドの表面を露出させるコンタクトホールを形成し、前記ゲートパッドより内側にオープンされるように前記保護膜及び絶縁膜を蝕刻する段階と、
　前記コンタクトホールの形成された基板の全面に透明導電膜を形成する段階と、
　前記透明導電膜を写真蝕刻して前記ドレイン電極及びゲートパッドと接続される画素電極を形成する段階とを含み、
　前記保護膜及び絶縁膜を写真蝕刻して前記ドレイン電極の表面と、前記ゲートパッドの表面を露出させるコンタクトホールを形成し、前記ゲートパッドより内側にオープンされるように前記保護膜及び絶縁膜を蝕刻する段階は、一つの前記ゲートパッドに対して一つの前記コンタクトホールを形成することを特徴とする液晶表示装置の製造方法。」
　で一致し、以下の点で相違する。
　
 [相違点１]
　本願補正発明では、ゲート電極及びゲートパッドを形成する『金属膜』が、第１金属膜及び第２金属膜を順番に積層したものであるのに対して、引用発明では、第１の金属層で形成されている点。
　
 [相違点２]
　薄膜トランジスタ部に半導体膜パターン、ソース電極及びドレイン電極を形成する方法として、
　本願補正発明では、前記ゲート電極及びゲートパッドの形成された基板の全面に絶縁膜、チャンネル半導体膜及び不純物半導体膜を順番に形成する段階と、前記半導体膜を２次写真蝕刻して前記薄膜トランジスタ部に半導体膜パターンを形成する段階と、前記半導体膜パターンの形成された基板の全面に第３金属膜を形成する段階と、前記第３金属膜を３次写真蝕刻して前記薄膜トランジスタ部にソース電極及びドレイン電極を形成し、前記ソース電極及びドレイン電極との間の前記不純物半導体膜を蝕刻して前記チャンネル半導体膜の一部分を露出させる段階と、前記ソース電極及びドレイン電極の形成された基板の全面に前記チャンネル半導体膜の前記露出させた前記一部分と接する保護膜を形成する段階と、を有しているのに対して、
　引用発明では、全面に、絶縁膜を成膜し、続いて、この絶縁膜上に、ノンドープ半導体層及び保護膜を順に成膜し、次いで、この保護膜を、ＴＦＴチャネル部を除き、全てエッチング除去してチャネル保護膜を形成する工程と、全面に、不純物半導体層及び第２の金属層を順に成膜した後、前記第２の金属層、前記不純物半導体層、及び前記ノンドープ半導体層を所定の形状にパターニングして、前記ゲート絶縁膜上に前記ノンドープ半導体層からなる半導体活性層を形成すると共に、前記半導体活性層上に前記不純物半導体層を介して前記第２の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成する工程と、全面に、パッシベーション膜を成膜する工程と、を有している点。
　
（４）判断
　上記相違点について検討する。
 [相違点１]について
　ゲート電極等を金属の２層構造とすることは、本件優先日以前から広く知られた周知技術である。
　必要であれば、特開昭６４−３５４２１号公報（特許請求の範囲、３頁左下欄３〜７行、第２図、第３図を参照）、原査定の拒絶理由に引用した刊行物である特開平５−３２３３７３号公報（【００１２】及び【００１５】を参照。また、【０００４】には、本願明細書の【００２４】に記載されたＡｌとＩＴＯの接触による問題点と同様の問題点が記載されている。）などを参照されたい。
　したがって、引用発明の『金属膜』としての、ゲート電極及びゲート端子下部電極に従来周知の金属の２層構造を採用することは、当業者が容易に想到し得たものである。
　
 [相違点２]について
　ゲート電極の形成された基板の全面に絶縁膜、チャンネル半導体膜及び不純物半導体膜を順番に形成する段階と、前記半導体膜を２次写真蝕刻して前記薄膜トランジスタ部に半導体膜パターンを形成する段階と、前記半導体膜パターンの形成された基板の全面に第３金属膜を形成する段階と、前記第３金属膜を３次写真蝕刻して前記薄膜トランジスタ部にソース電極及びドレイン電極を形成し、前記ソース電極及びドレイン電極との間の前記不純物半導体膜を蝕刻して前記チャンネル半導体膜の一部分を露出させる段階と、前記ソース電極及びドレイン電極の形成された基板の全面に前記チャンネル半導体膜の前記露出させた前記一部分と接する保護膜を形成する段階と、を有している薄膜トランジスタ部に半導体膜パターン、ソース電極及びドレイン電極を形成する方法は、本件優先日以前から広く知られた周知技術である。
　上記周知技術は、例えば、特開平３−３８６２０号公報（３頁右上欄１２行〜同頁右下欄５行、第６図を参照。）、特開平３−３８６２１号公報（３頁左上欄１９行〜同頁左下欄１２行、第６図を参照。）、特開平３−４１７７４号公報（２頁右下欄１７行〜３頁左上欄１９行、４頁右下欄３〜６行、第4図、第６Ａ図〜第６Ｅ図を参照。）などに記載されている。
　特に、上記特開平３−４１７７４号公報の２頁左下欄８行〜同頁右下欄１６行には、引用発明と同様なチャンネル保護膜を形成する方法も併せて記載されており、これら記載によれば、上記周知技術と、引用発明によるチャンネル保護膜を形成する方法とが、代替的に選択採用可能な薄膜トランジスタの形成方法であったことを示唆している、といえる。
　
　そうすると、引用発明の薄膜トランジスタ部に半導体膜パターン、ソース電極及びドレイン電極を形成する方法において、チャンネル半導体膜上にチャンネル保護膜を形成する方法に代えて、周知技術である、チャンネル半導体膜の一部分を露出させる段階を有する方法を採用することは、当業者が容易になし得ることである。そして、この方法を採用すれば、引用発明のパッシベーション膜（本願補正発明の「保護膜」に相当。）がチャンネル半導体膜の前記露出された一部分と接触するようになることは明らかである。　
　よって、本願補正発明の上記相違点２は、引用発明に上記周知技術を適用することにより当業者が容易に想到し得たものである。
　
　また、本願補正発明によってもたらされる効果は、引用発明及び周知技術から予測し得る程度のものであって、格別とはいえない。
　
　したがって、本願補正発明は、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明し得たものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項において準用するの同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
（１）本願発明
　平成１７年１２月１９日の手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成１７年３月１４日の手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載された事項によって特定されるものであるところ、請求項１に係る発明は次のものである。
「【請求項１】　
　薄膜トランジスタ部及びパッド部を有する液晶表示装置の製造方法において、
　基板上に第１金属膜及び第２金属膜を順番に積層した後、１次写真蝕刻して前記薄膜トランジスタ部及びパッド部にゲート電極及びゲートパッドをそれぞれ形成する段階と、
　前記ゲート電極及びゲートパッドの形成された基板の全面に絶縁膜及び半導体膜を順番に形成する段階と、
　前記半導体膜を２次写真蝕刻して前記薄膜トランジスタ部に半導体膜パターンを形成する段階と、
　前記半導体膜パターンの形成された基板の全面に第３金属膜を形成する段階と、
　前記第３金属膜を３次写真蝕刻して前記薄膜トランジスタ部にソース電極及びドレイン電極を形成する段階と、
　前記ソース電極及びドレイン電極の形成された基板の全面に保護膜を形成する段階と、
　前記保護膜及び絶縁膜を４次写真蝕刻して前記ドレイン電極の表面と、前記ゲートパッドの表面を露出させるコンタクトホールを形成し、前記ゲートパッドより内側にオープンされるように前記保護膜及び絶縁膜を蝕刻する段階と、
　前記コンタクトホールの形成された基板の全面に透明導電膜を形成する段階と、
　前記透明導電膜を５次写真蝕刻して前記ドレイン電極及びゲートパッドと接続される画素電極を形成する段階とを含み、
　前記保護膜及び絶縁膜を４次写真蝕刻して前記ドレイン電極の表面と、前記ゲートパッドの表面を露出させるコンタクトホールを形成し、前記ゲートパッドより内側にオープンされるように前記保護膜及び絶縁膜を蝕刻する段階は、一つの前記ゲートパッドに対して一つの前記コンタクトホールを形成することを特徴とする液晶表示装置の製造方法。」（以下、「本願発明」という。）
　
（２）刊行物記載の事項
　原審における拒絶理由に引用した刊行物１：特開平６−２０２１５３号公報の記載事項は、上記２．（２）のとおりである。
　
（３）対比・判断
　本願発明は、本願補正発明に比べて、「チャンネル半導体膜及び不純物半導体膜」、「前記ソース電極及びドレイン電極との間の前記不純物半導体膜を蝕刻して前記チャンネル半導体膜の一部分を露出させる段階」、「前記チャンネル半導体膜の前記露出させた前記一部分と接する保護膜」なる発明特定事項を欠くものである。
　そうすると、本願発明の構成要件を全て含み、さらに限定を付したものに相当する本願補正発明が、上記「２．（４）」に記載したとおり、刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
　また、本願発明によってもたらされる効果は、、刊行物１記載の発明及び周知技術から予測し得る程度のものである。
　
（４）むすび
　以上のとおり、本願発明は、刊行物１記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。