(57)【要約】  構造が簡単でダイナミックレンジが広く、且つ高速・高感度な光電変換素子及び固体撮像装置を提供する。第１導電型の基体領域と、基体領域の上部に選択的に埋め込まれ、基体領域とフォトダイオード（ＰＤ）をなす第２導電型の表面埋込領域（３３ａ）と、基体領域の上部に埋め込まれ、表面埋込領域（３３ａ）から転送されたフォトダイオード（ＰＤ）が生成した第１信号電荷を蓄積する第２導電型の第１電荷蓄積領域（ＳＤ１）と、基体領域に埋め込まれ、表面埋込領域（３３ａ）から転送されたフォトダイオード（ＰＤ）が生成した第２信号電荷を蓄積する第２導電型の第２電荷蓄積領域（ＳＤ２）とを備え、第１の時間で表面埋込領域（３３ａ）から第１電荷蓄積領域（ＳＤ１）へ第１信号電荷を転送し、第１の時間よりも短い第２の時間で表面埋込領域（３３ａ）から第２電荷蓄積領域（ＳＤ２）へ第２信号電荷を転送することを１フレーム中で複数回繰り返す。
2018056232.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基体領域と、
前記基体領域の上部に選択的に埋め込まれ、前記基体領域とフォトダイオードをなす第２導電型の表面埋込領域と、
前記基体領域の上部の前記表面埋込領域の近傍に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した第１信号電荷を蓄積する第２導電型の第１電荷蓄積領域と、
前記第１電荷蓄積領域から離間して、前記基体領域に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した第２信号電荷を蓄積する第２導電型の第２電荷蓄積領域と、
を備え、第１の時間で前記表面埋込領域から前記第１電荷蓄積領域へ前記第１信号電荷を転送し、前記第１の時間よりも短い第２の時間で前記表面埋込領域から前記第２電荷蓄積領域へ前記第２信号電荷を転送することを１フレーム中で複数回繰り返すことを特徴とする光電変換素子。
【請求項２】
前記表面埋込領域と前記第１電荷蓄積領域の間に、前記表面埋込領域から前記第１電荷蓄積領域への前記第１信号電荷の転送を制御する第１経路選択機構を更に備えることを特徴とする請求項１に記載の光電変換素子。
【請求項３】
前記表面埋込領域と前記第２電荷蓄積領域の間に、前記表面埋込領域から前記第２電荷蓄積領域への前記第２信号電荷の転送を制御する第２経路選択機構を更に備えることを特徴とする請求項２に記載の光電変換素子。
【請求項４】
前記第１経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動を制御することを特徴とする請求項２に記載の光電変換素子。
【請求項５】
前記第２経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第２経路選択機構に設定される電荷移動経路を転送される前記第２信号電荷の移動を制御することを特徴とする請求項３に記載の光電変換素子。
【請求項６】
前記第１経路選択機構に設定される電荷移動経路の空乏化電位の変化が、前記第２経路選択機構に設けられた前記ゲート電極に印加する電圧で誘導され、前記空乏化電位の変化によって、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動が制御されることを特徴とする請求項５に記載の光電変換素子。
【請求項７】
第１導電型の基体領域と、
前記基体領域の上部に選択的に埋め込まれ、前記基体領域とフォトダイオードをなす第２導電型の表面埋込領域と、
前記基体領域の上部の前記表面埋込領域の近傍に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した第１信号電荷を蓄積する第２導電型の第１電荷蓄積領域と、
前記第１電荷蓄積領域から離間して、前記基体領域に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した第２信号電荷を蓄積する第２導電型の第２電荷蓄積領域と、
を備える単位画素を複数配列し、前記単位画素のそれぞれにおいて、第１の時間で前記表面埋込領域から前記第１電荷蓄積領域へ前記第１信号電荷を転送し、前記第１の時間よりも短い第２の時間で前記表面埋込領域から前記第２電荷蓄積領域へ前記第２信号電荷を転送することを１フレーム中で複数回繰り返すことを特徴とする固体撮像装置。
【請求項８】
前記単位画素のそれぞれが、前記表面埋込領域と前記第１電荷蓄積領域の間に、前記表面埋込領域から前記第１電荷蓄積領域への前記第１信号電荷の転送を制御する第１経路選択機構を更に備えることを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記単位画素のそれぞれが、前記表面埋込領域と前記第２電荷蓄積領域の間に、前記表面埋込領域から前記第２電荷蓄積領域への前記第２信号電荷の転送を制御する第２経路選択機構を更に備えることを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記第１経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動を制御することを特徴とする請求項８に記載の固体撮像装置。
【請求項１１】
前記第２経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第２経路選択機構に設定される電荷移動経路を転送される前記第２信号電荷の移動を制御することを特徴とする請求項９に記載の固体撮像装置。
【請求項１２】
前記第１経路選択機構に設定される電荷移動経路の空乏化電位の変化が、前記第２経路選択機構に設けられた前記ゲート電極に印加する電圧で誘導され、前記空乏化電位の変化によって、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動が制御されることを特徴とする請求項１１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子、及びこの光電変換素子の複数個を単位画素として配列した固体撮像装置に係り、特に広ダイナミックレンジの光電変換素子及び固体撮像装置に関する。
【背景技術】
【０００２】
非常に明るい部分と暗い部分が同時に存在している場合でも、良好な撮像を可能とするためには、広いダイナミックレンジを有した固体撮像装置が必要である。従来、２つのＭＯＳトランジスタを有し、一方のＭＯＳトランジスタの電流増幅度を他方のＭＯＳトランジスタの電流増幅度の１０倍とした撮像装置が提案されている（特許文献１参照。）。【０００３】
特許文献１の装置では、一方のＭＯＳトランジスタを介して蓄積部に蓄積される信号電荷は、他方のＭＯＳトランジスタを介して蓄積部に蓄積される信号電荷の１０倍の感度を有することになり、ダイナミックレンジを上げることができる。しかしながら、近年の車載カメラや監視カメラ等の用途においては、動きの速い対象物の撮像が可能な高速なレスポンスと、更なる広いダイナミックレンジを有した高感度な撮像装置が要求されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１６０８７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記問題点に鑑み、本発明は、構造が簡単でダイナミックレンジが広く、且つ動きの速い対象物の撮像が可能な高速なレスポンス特性を有した高感度な光電変換素子及びこの光電変換素子を単位画素として、単位画素を周期的に配列した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の態様は、（ａ）第１導電型の基体領域と、（ｂ）基体領域の上部に選択的に埋め込まれ、基体領域とフォトダイオードをなす第２導電型の表面埋込領域と、（ｃ）基体領域の上部の表面埋込領域の近傍に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した第１信号電荷を蓄積する第２導電型の第１電荷蓄積領域と、（ｄ）第１電荷蓄積領域から離間して、基体領域に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した第２信号電荷を蓄積する第２導電型の第２電荷蓄積領域とを備え、第１の時間で表面埋込領域から第１電荷蓄積領域へ第１信号電荷を転送し、第１の時間よりも短い第２の時間で表面埋込領域から第２電荷蓄積領域へ第２信号電荷を転送することを１フレーム中で複数回繰り返す光電変換素子であることを要旨とする。【０００７】
本発明の第２の態様は、（ａ）第１導電型の基体領域と、（ｂ）基体領域の上部に選択的に埋め込まれ、基体領域とフォトダイオードをなす第２導電型の表面埋込領域と、（ｃ）基体領域の上部の表面埋込領域の近傍に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した第１信号電荷を蓄積する第２導電型の第１電荷蓄積領域と、（ｄ）第１電荷蓄積領域から離間して、基体領域に埋め込まれ、表面埋込領域から転送されたフォトダイオードが生成した第２信号電荷を蓄積する第２導電型の第２電荷蓄積領域とを備える単位画素を複数配列し、単位画素のそれぞれにおいて、第１の時間で表面埋込領域から第１電荷蓄積領域へ第１信号電荷を転送し、第１の時間よりも短い第２の時間で表面埋込領域から第２電荷蓄積領域へ第２信号電荷を転送することを１フレーム中で複数回繰り返す固体撮像装置であることを要旨とする。
【発明の効果】
【０００８】
本発明によれば、構造が簡単でダイナミックレンジが広く、且つ動きの速い対象物の撮像が可能な高速なレスポンス特性を有した高感度な光電変換素子及びこの光電変換素子を単位画素として、単位画素を周期的に配列した固体撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る固体撮像装置の半導体チップ上のレイアウトの概略を説明する模式的な平面図である。
【図２】第１の実施形態に係る光電変換素子の概略を説明する模式的な平面図（上面図）である。
【図３】図２のＧ０−Ｇ１−Ｇ２−Ｇ３−Ｇ４の一点鎖線に沿った断面から見た第１の実施形態に係る光電変換素子の概略を説明する模式的な断面図である。
【図４】図２のＨ０−Ｈ１−Ｈ２−Ｈ３−Ｈ４の一点鎖線に沿った断面から見た第１の実施形態に係る光電変換素子の概略を説明する模式的な断面図である。
【図５】図５（ａ）は、第１の実施形態に係る光電変換素子の第１の選択ゲート電極に印加される第１信号電荷駆動パルスの波形を説明する図であり、図５（ｂ）は、図５（ａ）との関係を説明する第１の実施形態に係る光電変換素子の第２の選択ゲート電極に印加される第２信号電荷駆動パルスの波形を説明する図であり、図５（ｃ）は、図５（ａ）及び図５（ｂ）との関係を説明する第１の実施形態に係る光電変換素子の第１電荷蓄積領域の出力のタイミングチャートであり、図５（ｄ）は、図５（ａ）及び図５（ｂ）との関係を説明する第１の実施形態に係る光電変換素子の第２電荷蓄積領域の出力のタイミングチャートである。
【図６】第１の実施形態に係る光電変換素子の第１及び第２の電荷蓄積領域の信号電荷の読出方法を説明するタイミングチャートである。
【図７】図７（ａ）は、第１の比較例に係る信号電荷の読出方法を説明する図であり、図７（ｂ）は、図７（ａ）との関係を説明する第２の比較例に係る信号電荷の読出方法を説明する図であり、図７（ｃ）は、図７（ａ）及び図７（ｂ）との関係を説明する第３の比較例に係る信号電荷の読出方法を説明する図であり、図７（ｄ）は、図７（ａ）〜図７（ｃ）との関係を説明する第１の実施形態に係る光電変換素子の信号電荷の読出方法を説明する図である。
【図８】第１の実施形態の変形例に係る光電変換素子の概略を説明する模式的な平面図（上面図）である。
【図９】本発明の第２の実施形態に係る光電変換素子の概略を説明する模式的な平面図（上面図）である。
【図１０】図１０（ａ）は、図９のＧ０−Ｇ１−Ｇ２−Ｇ３−Ｇ４の一点鎖線に沿った断面から見た第２の実施形態に係る光電変換素子の概略を説明する模式的な断面図であり、図１０（ｂ）は、選択ゲート電極に３．３Ｖを印加したときの対応する空乏化電位分布であり、図１０（ｃ）は、選択ゲート電極に−１Ｖを印加したときの対応する空乏化電位分布である。
【図１１】図１０（ｃ）の円で囲んだ領域Ｂの部分拡大図である。
【図１２】図１０（ｂ）の円で囲んだ領域Ａの部分拡大図である。
【図１３】図１３（ａ）は、図９のＨ０−Ｈ１−Ｈ２−Ｈ３−Ｈ４の一点鎖線に沿った断面から見た第２の実施形態に係る光電変換素子の概略を説明する模式的な断面図であり、図１３（ｂ）は、選択ゲート電極に３．３Ｖを印加したときの対応する空乏化電位分布であり、図１３（ｃ）は、選択ゲート電極に−１Ｖを印加したときの対応する空乏化電位分布である。
【図１４】図１４（ａ）は、選択ゲート電極に−１Ｖを印加したときの対応する３次元の空乏化電位分布であり、図１４（ｂ）は、選択ゲート電極に３．３Ｖを印加したときの対応する３次元の空乏化電位分布である。
【図１５】図１５（ａ）は、第２の実施形態に係る光電変換素子の選択ゲート電極に印加される信号電荷駆動パルスの波形を説明する図であり、図１５（ｂ）は、図１５（ａ）との関係を説明する第２の実施形態に係る光電変換素子の第１電荷蓄積領域の出力のタイミングチャートであり、図１５（ｃ）は、図１５（ａ）との関係を説明する第２の実施形態に係る光電変換素子の第２電荷蓄積領域の出力のタイミングチャートである。
【図１６】本発明の第２の実施形態の変形例に係る光電変換素子の概略を説明する模式的な平面図（上面図）である。
【発明を実施するための形態】
【００１０】
以下に本発明の第１及び第２の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１１】
以下の第１及び第２の実施形態の説明で「第１導電型」、又は「第２導電型」として修飾して導電型を規定した領域、部材、構成要素等はすべて半導体を材料とする領域、部材、構成要素等である。そして、以下の説明では、第１導電型がｐ型、第２導電型がｎ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型がｎ型、第２導電型がｐ型としても構わない。第１導電型がｐ型、第２導電型がｎ型の場合は、信号電荷としての多数キャリアは電子となるが、第１導電型がｎ型、第２導電型がｐ型の場合は、信号電荷としての多数キャリアは正孔（ホール）となることは、勿論である。又、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」は交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。
【００１２】
（第１の実施形態）
本発明の第１の実施形態に係る固体撮像装置（２次元イメージセンサ）は、図１に示すように、画素アレイ部（Ｘ１１〜Ｘ１ｍ；Ｘ２１〜Ｘ２ｍ；……；Ｘｎ１〜Ｘｎｍ）と周辺回路部（１０４，１０５，１０６，１０７，１０８）とを同一の半導体チップ上に集積化している。画素アレイ部には、２次元マトリクス状に多数の画素Ｘｉｊ（ｉ＝１〜ｎ；ｊ＝１〜ｍ：ｍ，ｎはそれぞれ整数である。）が配列されており、方形状の撮像領域を構成している。そして、この画素アレイ部の下辺部には、画素行Ｘ１１〜Ｘ１ｍ；Ｘ２１〜Ｘ２ｍ；……；Ｘｎ１〜Ｘｎｍ方向に沿って水平シフトレジスタ１０６が設けられ、画素アレイ部の左辺部には画素列Ｘ１１〜Ｘｎ１；Ｘ１２〜Ｘｎ２；……；Ｘ１ｊ〜Ｘｎｊ；……；Ｘ１ｍ〜Ｘｎｍ方向に沿って垂直シフトレジスタ（垂直ドライバ回路）１０５が設けられている。垂直シフトレジスタ（垂直ドライバ回路）１０５及び水平シフトレジスタ１０６には、タイミング発生回路１０４が接続されている。
【００１３】
第１の実施形態に係る固体撮像装置のそれぞれの画素Ｘ１１〜Ｘ１ｍ；Ｘ２１〜Ｘ２ｍ；……；Ｘｎ１〜Ｘｎｍ内の画素回路として機能する画素の平面構造の一例を、図２に示す。図２の右上側には、受光カソード領域（電荷生成領域）として機能する表面埋込領域３３ａが矩形状の領域として示されている。表面埋込領域３３ａは、第１導電型（ｐ型）の基体領域３２（図３及び図４参照。）に囲まれた第２導電型（ｎ型）の表面埋込領域３３ａである。表面埋込領域３３ａの領域に二点鎖線で示す開口部（アパーチャ部）を開口した遮光板５１があり、アパーチャ部以外の画素の領域は遮光板５１によってその上方を被覆され、光に対するシールドがなされている。画素は、遮光板５１のアパーチャ部を介して入射した光信号を受光し、この光信号を第１信号電荷と第１信号電荷以外の第２信号電荷に光電変換する。「第１信号電荷」は、図２に示した第１経路選択機構を構成する第１選択ゲート電極１６によって転送が制御される信号電荷であり、「第２信号電荷」は、第２経路選択機構を構成する第２選択ゲート電極１４によって転送が制御される信号電荷である。「第１信号電荷」と「第２信号電荷」の定義の詳細については図５のところで後ほど説明する。
【００１４】
図１に示したタイミング発生回路１０４、水平シフトレジスタ１０６及び垂直シフトレジスタ（垂直ドライバ回路）１０５によって画素アレイ部内の画素Ｘｉｊが順次走査され、画素信号の第１信号電荷と第２信号電荷への振り分け蓄積、振り分け蓄積後の読み出しや電子シャッタ動作が実行される。即ち、本発明の第１の実施形態に係る固体撮像装置では、１フレーム内において、第１選択ゲート電極１６を駆動する第１信号電荷駆動パルスＳＧ１、第２選択ゲート電極１４を駆動する第２信号電荷駆動パルスＳＧ２を複数回相補的に、画素アレイ部の画素Ｘ１１〜Ｘ１ｍ；Ｘ２１〜Ｘ２ｍ；……；Ｘｎ１〜Ｘｎｍに垂直シフトレジスタ１０５から送信する。第１信号電荷駆動パルスＳＧ１により第１信号電荷が図２に示した第１電荷蓄積領域（第１電荷蓄積ダイオード）ＳＤ１に蓄積され、第２信号電荷駆動パルスＳＧ２により、第２信号電荷が第２電荷蓄積領域（第２電荷蓄積ダイオード）ＳＤ２に蓄積される。この後、画素アレイ部を各画素行Ｘ１１〜Ｘ１ｍ；Ｘ２１〜Ｘ２ｍ；……；Ｘｎ１〜Ｘｎｍ単位で垂直方向に走査することにより、各画素行Ｘ１１〜Ｘ１ｍ；Ｘ２１〜Ｘ２ｍ；……；Ｘｎ１〜Ｘｎｍの画素信号を各画素列Ｘ１１〜Ｘｎ１；Ｘ１２〜Ｘｎ２；……；Ｘ１ｊ〜Ｘｎｊ；……；Ｘ１ｍ〜Ｘｎｍ毎に設けられた垂直信号線Ｂ１，Ｂ２，Ｂ３，…，Ｂｊ，…，Ｂｍによって画素信号を読み出す構成となっている。
【００１５】
各垂直信号線Ｂ１，Ｂ２，Ｂ３，…，Ｂｊ，…，Ｂｍから読み出された画素信号は、ノイズキャンセル回路１０７の相関二重サンプリング回路ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，……，ＣＤＳｍにおいてノイズがキャンセリングされ、更に信号処理回路１０８のアナログ・デジタル変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３，……，ＡＤＣｍにおいてＡＤ変換された後、水平シフトレジスタ１０６に出力される。相関二重サンプリング回路ＣＤＳ１は、垂直信号線Ｂ１に一方の電極が接続された入力容量Ｃ１と、入力容量Ｃ１の他方の電極に一方の電極が接続された積分容量Ｃ２と、入力容量Ｃ１の他方の電極に一方の入力端子が接続された差動アンプ１０９とを備える。差動アンプ１０９の他方の入力端子は接地されている。積分容量Ｃ２の他方の電極は、差動アンプ１０９の出力端子に接続されている。差動アンプ１０９には、差動アンプ１０９の一方の入力端子と出力端子間を短絡可能なスイッチＳ１が、差動アンプ１０９に並列に接続されている。図示を省略するが、相関二重サンプリング回路ＣＤＳ２，ＣＤＳ３，……，ＣＤＳｍも図１に示した相関二重サンプリング回路ＣＤＳ１と同様の構成を有する。
【００１６】
図２に示す平面パターン上、表面埋込領域３３ａの左下側には、絶縁ゲート構造を有する第１選択ゲート電極１６及び第２選択ゲート電極１４が配置され、それぞれが第１経路選択機構及び第２経路選択機構を構成している。第１選択ゲート電極１６に印加する電圧により第１選択ゲート電極１６の直下に電荷移動経路を定義している半導体領域３２（図３参照。）の表面に電荷転送チャネルを誘起して、画素が生成した第１信号電荷を図２に示した平面パターンで見たときの下方向に転送する。第２選択ゲート電極１４に印加する電圧により第２選択ゲート電極１４の直下に電荷移動経路を定義する半導体領域３２（図３参照。）の表面に電荷転送チャネルを誘起して、画素が生成した第２信号電荷を図２に示した平面パターンで見たときの左方向に転送する。
【００１７】
図２に示す平面パターン上、表面埋込領域３３ａの左下側の領域に重畳し、第１選択ゲート電極１６及び第２選択ゲート電極１４に隣接するように、第２導電型（ｎ型）のガイド領域（内部ガイド領域）３５ａが配置されている。ガイド領域３５ａは、表面埋込領域３３ａから、それぞれ経路選択機構を構成している第１選択ゲート電極１６及び第２選択ゲート電極１４へ第１信号電荷及び第２信号電荷をそれぞれ導く機能を有する。図２に示すように、第１選択ゲート電極１６により転送された第１信号電荷を一時的に蓄積する第１電荷蓄積領域（電荷蓄積ダイオード）ＳＤ１が、平面パターン上、多角形（図２においては、４段のステップを有する階段状１０角形）として第１選択ゲート電極１６の下側に配置されている。第１電荷蓄積領域ＳＤ１の左側には、第１電荷蓄積領域ＳＤ１に隣接した第１転送ゲート電極１２と、この第１転送ゲート電極１２を介して、第１電荷蓄積領域ＳＤ１に対向する第２導電型（ｎ＋型）の第１電荷読出領域６１が配置されている。
【００１８】
第１電荷読出領域６１の更に左側には、リセットゲート電極１３と、このリセットゲート電極１３を介して、第１電荷読出領域６１に対向する第２導電型（ｎ＋型）のリセットドレイン領域６２が配置されている。第１電荷読出領域６１、リセットゲート電極１３及びリセットドレイン領域６２とでリセットトランジスタとなるＭＯＳトランジスタが形成されている。それぞれのリセットゲート電極１３に対し、制御信号Ｒをすべてハイ（Ｈ）レベルにして、第１電荷読出領域６１に蓄積された電荷をリセットドレイン領域６２にそれぞれ吐き出し、第１電荷読出領域６１をリセットする。
【００１９】
一方、第２選択ゲート電極１４により転送された第２信号電荷を蓄積する第２電荷蓄積領域（電荷蓄積ダイオード）ＳＤ２が第２選択ゲート電極１４の左側に、多角形（図２においては、４段のステップを有する階段状１４角形）として配置されている。平面パターン上、第２電荷蓄積領域ＳＤ２の上側には、第２電荷蓄積領域ＳＤ２に隣接した第２転送ゲート電極１５と、この第１転送ゲート電極１５を介して、第２電荷蓄積領域ＳＤ２に対向する第２導電型（ｎ＋型）の第２電荷読出領域６３が配置されている。
【００２０】
図３は、図２に示した画素のＧ０−Ｇ１−Ｇ２−Ｇ３−Ｇ４の一点鎖線に沿った断面から見た断面構造であるが、ｐ＋型の半導体基板３１と、半導体基板３１の上にエピタキシャル成長により配置されたｐ型の基体領域３２と、基体領域３２の上部の一部に選択的に埋め込まれたｎ型の表面埋込領域３３ａと、表面埋込領域３３ａの上部の一部に選択的に埋め込まれたｎ型のガイド領域３５ａが示されている。
【００２１】
図３では「第１導電型の基体領域」としては、半導体基板３１の上にエピタキシャル成長されたｐ型の基体領域３２を形成したエピタキシャル成長基板を用いる場合を例示しているが、エピタキシャル成長基板を用いる代わりに、「第１導電型の基体領域」として第１導電型の半導体基板を採用してもよい。
【００２２】
上述したように、表面埋込領域３３ａは、基体領域３２の上部に埋め込まれており、受光カソード領域（電荷生成領域）として機能する。この表面埋込領域３３ａと、表面埋込領域３３ａの直下の基体領域３２の一部とでフォトダイオードＰＤを構成している。表面埋込領域３３ａの直下に位置した基体領域３２の一部が「受光アノード領域（電荷生成領域）」として機能する。受光アノード領域で生成されたキャリア（電子）は、基体領域３２の直上の表面埋込領域３３ａの一部に注入される。
【００２３】
表面埋込領域３３ａの上には、ｐ＋型ピニング層３８が配置されている。ｐ＋型ピニング層３８は、ダーク時の表面でのキャリアの生成を抑制する層であり、ダーク電流削減のために好ましい層として用いている。ダーク電流が問題とならない用途（応用）等では、構造上、ｐ＋型ピニング層３８を省略しても構わない。
【００２４】
基体領域３２の上部の表面埋込領域３３ａ及びガイド領域３５ａの近傍には、表面埋込領域３３ａ及びガイド領域３５ａと離間して、ｎ型の第１ウェル領域３４ａが、図２の多角形の平面パターンに対応して配置されている。第１ウェル領域３４ａの上部の一部にはｎ型の第１電位勾配形成領域３３ｂが図２の多角形（直角８角形）の平面パターンに対応して配置され、第１電位勾配形成領域３３ｂの上部にはｎ型の第１外部ガイド領域３５ｂが多角形の平面パターンに重畳して配置されている。第１ウェル領域３４ａの底面にはｐ型の第１埋込蓄積領域３６ａが多角形の平面パターンに対応して配置されている。第１ウェル領域３４ａと第１電位勾配形成領域３３ｂと第１外部ガイド領域３５ｂとの重複領域で第１電荷蓄積領域ＳＤ１が構成されている。図３の左側に示すように、基体領域３２の上部の一部には、リセットトランジスタを構成する第１電荷読出領域６１とリセットドレイン領域６２が配置されている。
【００２５】
ｐ＋型ピニング層３８及び基体領域３２の上にはゲート絶縁膜１１が配置されている。ゲート絶縁膜１１としては、シリコン酸化膜（ＳｉＯ２膜）が好適であるが、シリコン酸化膜（ＳｉＯ２膜）以外の種々の絶縁膜を用いた絶縁ゲート型トランジスタ（ＭＩＳトランジスタ）の絶縁ゲート構造をなしてもよい。例えば、シリコン酸化膜（ＳｉＯ２膜）／シリコン窒化膜（Ｓｉ３Ｎ４膜）／シリコン酸化膜（ＳｉＯ２膜）の３層積層膜からなるＯＮＯ膜でも良い。更には、ストロンチウム（Ｓｒ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）のいずれか一つの元素を少なくとも含む酸化物、又はこれらの元素を含むシリコン窒化物等がゲート絶縁膜１１として使用可能である。
【００２６】
図３において、第１電荷蓄積領域ＳＤ１の右側のゲート絶縁膜１１上には、表面埋込領域３３ａから第１電荷蓄積領域ＳＤ１へ第１信号電荷を転送する第１選択ゲート電極１６が配置されている。又、第１電荷蓄積領域ＳＤ１の左側のゲート絶縁膜１１上には、第１電荷蓄積領域ＳＤ１から第１電荷読出領域６１へ第１信号電荷を転送する第１転送ゲート電極１２が配置されている。更に、第１転送ゲート電極１２の左側の基体領域３２上のゲート絶縁膜１１上には、第１転送ゲート電極１２から離間してリセットゲート電極１３が配置され、第１電荷読出領域６１、リセットゲート電極１３及びリセットドレイン領域６２とでリセットトランジスタを構成している。
【００２７】
第１電荷読出領域６１には、電圧読出用バッファアンプ７１を構成する信号読み出しトランジスタ（増幅トランジスタ）ＭＡｉのゲート電極が接続されている。信号読み出しトランジスタ（増幅トランジスタ）ＭＡｉのドレイン電極は電源ＶＤＤに接続され、ソース電極は画素選択用のスイッチングトランジスタＭＳｉのドレイン電極に接続されている。画素選択用のスイッチングトランジスタＭＳｉのソース電極は、垂直信号線Ｂｊに接続され、ゲート電極には水平ラインの選択用制御信号Ｓが垂直シフトレジスタ（垂直ドライバ回路）１０５（図１参照。）から与えられる。選択用制御信号Ｓをハイ（Ｈ）レベルにすることにより、スイッチングトランジスタＭＳｉが導通し、信号読み出しトランジスタ（増幅トランジスタ）ＭＡｉで増幅された第１電荷蓄積領域ＳＤ１の電位に対応する電流が垂直信号線Ｂｊに流れる。
【００２８】
図３に示した断面構造において、半導体基板３１の不純物密度よりも電荷生成領域となる基体領域３２の不純物密度の方が低い。即ち、半導体基板３１は、不純物密度４×１０１７ｃｍ−３程度以上、１×１０１９ｃｍ−３程度以下、電荷生成領域となる基体領域３２が不純物密度６×１０１１ｃｍ−３程度以上、２×１０１６ｃｍ−３程度以下程度が好ましい。特に、半導体基板３１を不純物密度４×１０１７ｃｍ−３程度以上、５×１０１８ｃｍ−３程度以下のシリコン（Ｓｉ）基板、基体領域３２を不純物密度１×１０１２ｃｍ−３程度以上、２×１０１５ｃｍ−３程度以下のＳｉエピタキシャル成長層３２とすれば、通常のＣＭＯＳプロセスが採用できる。
【００２９】
工業的な意味からは、不純物密度８×１０１７ｃｍ−３程度以上、３×１０１８ｃｍ−３程度以下のＳｉ基板３１、不純物密度１×１０１３ｃｍ−３程度以上、１．５×１０１５ｃｍ−３程度以下のＳｉエピタキシャル成長層３２とすれば、市場での入手も容易で好ましい。Ｓｉエピタキシャル成長層３２の厚さは４μｍ〜２０μｍ程度、好ましくは６μｍ〜１０μｍ程度とすれば良い。表面埋込領域３３ａは、不純物密度１×１０１５ｃｍ−３程度以上、１×１０１７ｃｍ−３程度以下、代表的には、例えば５×１０１６ｃｍ−３程度の不純物密度の値が採用可能であり、その厚さは０．１μｍ〜３μｍ程度、好ましくは０．５μｍ〜１．５μｍ程度とすることが可能である。
【００３０】
図４は、図２に示したＨ０−Ｈ１−Ｈ２−Ｈ３−Ｈ４の一点鎖線に沿った断面から見た画素の断面構造であるが、基体領域３２の上部の一部には、表面埋込領域３３ａ及びガイド領域３５ａと離間するように、ｎ型の第２ウェル領域３４ｂが、図２の多角形の平面パターンに対応して配置されている。第２ウェル領域３４ｂの上部の一部にはｎ型の第２電位勾配形成領域３３ｃが図２の多角形の平面パターンに対応して配置され、第２電位勾配形成領域３３ｃの上部にはｎ型の第２外部ガイド領域３５ｃが多角形の平面パターンに重畳して配置されている。第２ウェル領域３４ｂの底面には、ｐ型の第２埋込蓄積領域３６ｂが多角形の平面パターンに対応して配置されている。第２ウェル領域３４ｂと第２電位勾配形成領域３３ｃと第２外部ガイド領域３５ｃとの重複領域で、第２電荷蓄積領域ＳＤ２が構成されている。
【００３１】
第２ウェル領域３４ｂの左側の上部には、第２電位勾配形成領域３３ｃ及び第２外部ガイド領域３５ｃと離間するように、ｎ型の第２電荷読出領域６３が配置されている。図２では図示を省略しているが、メタル配線で第１電荷読出領域６１と接続することによって第２電荷読出領域６３にも電圧読出用バッファアンプ７１を接続し、第１電荷蓄積領域ＳＤ１に蓄積された第１信号電荷の読み出しとは独立して時系列に、第２電荷蓄積領域ＳＤ２に蓄積された第２信号電荷を読み出す。ここでは電圧読出用バッファアンプ７１が共通で時系列に読み出す場合を例示したが、第２電荷読出領域６３には、電圧読出用バッファアンプ７１とは異なる他の電圧読出用バッファアンプを接続し、第１電荷蓄積領域ＳＤ１に蓄積された第１信号電荷の読み出しとは独立に同時に、第２電荷蓄積領域ＳＤ２に蓄積された第２信号電荷を読み出してもよい。
【００３２】
第２電荷蓄積領域ＳＤ２の右側のゲート絶縁膜１１上には、表面埋込領域３３ａから第２電荷蓄積領域ＳＤ２へ第２信号電荷を転送する第２選択ゲート電極１４が配置されている。更に、第２電荷蓄積領域ＳＤ２の左側のゲート絶縁膜１１上には、第２電荷蓄積領域ＳＤ２から第２電荷読出領域６３へ第２信号電荷を転送する第２転送ゲート電極１５が配置されている。
【００３３】
次に、図５（ａ）〜図５（ｄ）のタイミングチャートを参照しながら、本発明の第１の実施形態に係る固体撮像装置における電荷転送動作の一例を説明する。図５（ａ）〜図５（ｄ）の横軸は１フレーム内における時間を示す。図５（ａ）の縦軸は、第１選択ゲート電極１６に印加される第１信号電荷駆動パルスＳＧ１の電圧の変化を示し、図５（ｂ）の縦軸は、第２選択ゲート電極１４に印加される第２信号電荷駆動パルスＳＧ２の電圧の変化を示す。図５（ｃ）の縦軸は、第１電荷蓄積領域ＳＤ１に蓄積される第１信号電荷の蓄積電荷量を示し、図５（ｂ）の縦軸は、第２電荷蓄積領域ＳＤ２に蓄積される第２信号電荷の蓄積電荷量を示す。
【００３４】
図５（ａ）及び図５（ｂ）に示すように、第１選択ゲート電極１６及び第２選択ゲート電極１４に対して、それぞれ互いに位相の異なる相補的な第１信号電荷駆動パルスＳＧ１及び第２信号電荷駆動パルスＳＧ２を印加することにより、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２に第１信号電荷及び第２信号電荷を交互に振り分ける。具体的には、時刻ｔ０〜ｔ１（第１の時間）において、図５（ａ）に示すように、第１信号電荷駆動パルスＳＧ１によって第１選択ゲート電極１６がオン状態となり、第１電荷蓄積領域ＳＤ１に第１信号電荷を転送し、図５（ｄ）に示すように第１電荷蓄積領域ＳＤ１に第１信号電荷が蓄積される。一方、図５（ｂ）に示すように、第２信号電荷駆動パルスＳＧ２によって、第２選択ゲート電極１４が、第１選択ゲート電極１６とは相補的にオフ状態となり、第２電荷蓄積領域ＳＤ２へは第２信号電荷が転送されず、図５（ｃ）に示すように第２電荷蓄積領域ＳＤ２に蓄積された第２信号電荷は一定である。
【００３５】
時刻ｔ０〜ｔ１よりも短時間の時刻ｔ１〜ｔ２（第２の時間）において、図５（ａ）に示すように、第１信号電荷駆動パルスＳＧ１によって第１選択ゲート電極１６がオフ状態となり、第１電荷蓄積領域ＳＤ１へ第１信号電荷が転送されず、図５（ｄ）に示すように第１電荷蓄積領域ＳＤ１に蓄積された第１信号電荷は一定である。一方、図５（ｂ）に示すように、第２信号電荷駆動パルスＳＧ２によって、第２選択ゲート電極１４が、第１選択ゲート電極１６とは相補的にオン状態となり、第２電荷蓄積領域ＳＤ２に第２信号電荷を転送し、図５（ｃ）に示すように、第２電荷蓄積領域ＳＤ２に第２信号電荷が蓄積される。
【００３６】
即ち、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２にキャリア（光電子）を蓄積するデューティーを変えて、長時間露光により第１電荷蓄積領域ＳＤ１に第１信号電荷を蓄積し、短時間露光で第２電荷蓄積領域ＳＤ２に第２信号電荷を相補的に蓄積する。即ち、「第１信号電荷」とは、図５（ａ）に示した長時間露光により第１電荷蓄積領域ＳＤ１に蓄積される信号電荷と定義できる。一方、「第２信号電荷」とは、フォトダイオードＰＤが光電変換により生成した信号電荷の内、第１信号電荷以外の信号電荷であり、図５（ｂ）に示した短時間露光により第２電荷蓄積領域ＳＤ２に蓄積される信号電荷である、と定義できる。
【００３７】
時刻ｔ０〜ｔ１の長時間露光及び時刻ｔ１〜ｔ２の短時間露光の相補的な組み合わせを、１フレーム内の時刻ｔ２〜ｔ３と時刻ｔ３〜ｔ４、時刻ｔ４〜ｔ５と時刻ｔ５〜ｔ６、時刻ｔ６〜ｔ７と時刻ｔ７〜ｔ８で交互且つ周期的に繰り返す。なお、図５では長時間露光及び短時間露光の相補的な組み合わせを４回繰り返す場合を例示しているが、長時間露光及び短時間露光の相補的な組み合わせを少なくとも２回繰り返してもよく、５回以上繰り返してもよい。１フレームの終了する時刻ｔ８において、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２に蓄積された第１信号電荷及び第２信号電荷をそれぞれ時系列に読み出す。
【００３８】
次に、図６のタイミングチャートを参照して、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２に蓄積された第１信号電荷及び第２信号電荷の時系列の読み出し方法の一例を説明する。図６では、上から順に、第ｉ行目の画素行Ｘｉ１〜Ｘｉｍへの垂直選択信号Ｓ（ｉ），リセット信号Ｒ（ｉ），第１転送ゲート電極１２に印加される制御信号ＴＸ１（ｉ），第２転送ゲート電極１５に印加される制御信号ＴＸ２（ｉ），画素Ｘｉｊの出力信号，相関二重サンプリング回路ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，……，ＣＤＳｍ内のスイッチＳ１を制御する制御信号φＣＤＳ１，信号処理回路１０８のＡＤ変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３，……，ＡＤＣｍによるＡＤ変換後の出力値ＡＤＣの時間的変化をそれぞれ示している。
【００３９】
先ず、第ｉ行目の水平読み出し期間１Ｈ（ｉ）において、リセット信号Ｒ（ｉ）をハイ（Ｈ）レベル（Ｒｉ＝“１”）にして、画素Ｘｉｊ内の第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２の電位をリセットする。更に、図１に示したノイズキャンセル回路１０７の相関二重サンプリング回路ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，……，ＣＤＳｍにおいて、スイッチＳ１を導通状態（閉状態）（φＣＤＳ１＝“１”）とし、更に垂直選択信号Ｓ（ｉ）をハイレベル（Ｓｉ＝“１”）にすることにより、画素Ｘｉｊ内の第１電荷読出領域６１及び第２電荷読出領域６３のリセット状態の電位レベルを、垂直信号線Ｂｊを介して図１の入力容量Ｃ１にサンプルする。このとき、信号処理回路１０８のＡＤ変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３，……，ＡＤＣｍは、第（ｉ−１）行目の水平読み出し期間１Ｈ（ｉ−１）の後半１／２の期間において読み出された第２信号電荷に対応する画素出力をＡＤ変換し、デジタル信号ＳＤ２（ｉ−１）を出力する。
【００４０】
その後、図１に示したノイズキャンセル回路１０７の相関二重サンプリング回路ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，……，ＣＤＳｍにおいて、差動アンプ１０９を増幅モードにする（φＣＤＳ１＝“０”）。次いで、制御信号ＴＸ１（ｉ）を第１転送ゲート電極１２に印加し、第１電荷蓄積領域ＳＤ１から第１電荷読出領域６１へ第１信号電荷を転送する。その結果、第１電荷読出領域６１の電位が変化し、差動アンプ１０９の出力には、画素Ｘｉｊの固定パターンノイズと、リセットノイズが除去された高感度信号が現れる。
【００４１】
再び、リセット信号Ｒ（ｉ）をハイ（Ｈ）レベル（Ｒｉ＝“１”）にして、画素Ｘｉｊ内の第１電荷読出領域６１及び第２電荷読出領域６３の電位をリセットする。垂直選択信号Ｓ（ｉ）をハイレベル（Ｓｉ＝“１”）に維持したまま、図１に示したノイズキャンセル回路１０７の相関二重サンプリング回路ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，……，ＣＤＳｍにおいて、スイッチＳ１を導通状態（閉状態）（φＣＤＳ１＝“１”）とすることにより、画素Ｘｉｊ内の第１電荷読出領域６１及び第２電荷読出領域６３のリセット状態の電位レベルを、垂直信号線Ｂｊを介して図１の入力容量Ｃ１にサンプルする。信号処理回路１０８のＡＤ変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３，……，ＡＤＣｍは、第ｉ行目の水平読み出し期間１Ｈ（ｉ）の前半１／２の期間において読み出された第１信号電荷に対応する画素出力をＡＤ変換し、デジタル信号ＳＤ１（ｉ）を出力する。
【００４２】
その後、図１に示したノイズキャンセル回路１０７の相関二重サンプリング回路ＣＤＳ１，ＣＤＳ２，ＣＤＳ３，……，ＣＤＳｍにおいて、スイッチＳ１を遮断状態とし、図１の差動アンプ１０９を増幅モードにする（φＣＤＳ１＝“０”）。次いで、制御信号ＴＸ２（ｉ）を第１転送ゲート電極１５に印加し、第２電荷蓄積領域ＳＤ２から第２電荷読出領域６３へ第２信号電荷を転送する。その結果、第２電荷読出領域６３の電位が変化し、差動アンプ１０９の出力には、画素Ｘｉｊの固定パターンノイズと、リセットノイズが除去された低感度信号が現れる。信号処理回路１０８のＡＤ変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３，……，ＡＤＣｍは、第ｉ行目の水平読み出し期間１Ｈ（ｉ）の後半１／２の期間において読み出された第２信号電荷に対応する画素出力をＡＤ変換し、デジタル信号ＳＤ２（ｉ）を出力する。
【００４３】
ここで、図７（ａ）に示すように、従来のイメージセンサの通常の撮影方法では、１フレームの時間Ｎだけキャリア（光電子）を蓄積して読み出す。このような従来のイメージセンサの読出方法では、光照度が大きくなり１フレームの時間Ｎ内で表面埋込領域（受光カソード領域）が飽和してしまうと、白飛びが発生してしまい、それを防ごうと１フレーム内で蓄積時間Ｎを短くしてしまうと、低照度領域での信号が小さくなり、ノイズに埋もれてしまうため、黒つぶれが発生してしまう。
【００４４】
また、図７（ｂ）に示すように、広いダイナミックレンジを実現するために１フレーム期間を長時間露光期間Ｌと短時間露光期間Ｓに分割して、長時間露光期間Ｌの蓄積信号と短時間露光期間Ｓの蓄積信号とを合成する手法がある。しかしながら、図７（ｂ）の手法では短時間露光期間Ｓのサンプリングウインドウがフレーム期間に比して小さくなり、短時間露光期間Ｓの間隔がほぼ１フレーム期間分隔たるため、動きの速い対象物の撮像で不自然な動き歪が生ずるという問題があった。
【００４５】
また、図７（ｃ）に示すように、１フレーム期間を長時間露光期間Ｌ、短時間露光期間Ｓ１、超短時間露光期間Ｓ２に分割して、長時間露光期間Ｌ、短時間露光期間Ｓ１、超短時間露光期間Ｓ２の異なる信号をそれぞれ読み出して合成する手法がある。図７（ｃ）の手法でも、短時間露光期間Ｓ１及び超短時間露光期間Ｓ２のサンプリングウインドウがフレーム期間に比して小さくなり、短時間露光期間Ｓ１及び超短時間露光期間Ｓ２の間隔がほぼ１フレーム期間分隔たるため、動きの速い対象物の撮像で不自然な動き歪が生ずるという問題があった。
【００４６】
これに対して、第１の実施形態に係る固体撮像装置によれば、図７（ｄ）に示すように、長時間露光期間Ｌにおいて第１電荷蓄積領域ＳＤ１に第１信号電荷を蓄積し、短時間露光期間Ｓにおいて第２電荷蓄積領域ＳＤ２に第２信号電荷を蓄積することを１フレーム内で複数回繰り返す。これにより、動きの速い対象物の撮像であっても、隣り合う短時間露光期間Ｓの間隔が図７（ｂ）及び図７（ｃ）と比較して小さいため、不自然な動き歪が減少すると共に、異なる感度（例えば４００：１程度）を持つ第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２の信号を合成することで高ダイナミックレンジが得られる。
【００４７】
以上説明したように、本発明の第１の実施形態によれば、第１選択ゲート電極１６及び第２選択ゲート電極１４の２つの経路選択機構を備え、第１選択ゲート電極１６及び第２選択ゲート電極１４が第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２に第１信号電荷及び第２信号電荷を、それぞれ１フレーム内で複数回選択的に振り分ける。その際、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２を用いて時分割して、長時間露光期間Ｌ及び短時間露光期間Ｓを交互に相補的に複数回繰り返し、２つの感度を持つ信号を１フレーム内で反復的に複数回蓄積して読み出すことで、高速に動く対象物に対する動き歪の小さい広ダイナミックレンジ画像を得ることができる。したがって、自動車のヘッドライトや監視カメラ等の撮像対象が高速であり、且つ光照度が急激に大きく変化する場合に用いられる装置に好適である。
【００４８】
（第１の実施形態の変形例）
本発明の第１の実施形態の変形例に係る光電変換素子は、図２に示した第１の実施形態に係る光電変換素子の第１選択ゲート電極１６及び第２選択ゲート電極１４の代わりに、図８に示すように、それぞれ１対の電界制御電極のペアによって構成された第１経路選択機構（第１電界制御電極ペア）（１６ａ，１６ｂ）及び第２経路選択機構（第２電界制御電極ペア）（１４ａ，１４ｂ）を備える点が、第１の実施形態に係る光電変換素子と異なる。
【００４９】
図８から分かるように、第１経路選択機構（１６ａ，１６ｂ）の第１信号電荷が移動する電荷移動経路（チャネル）の直上には電界制御電極（ゲート電極）が配置されていない。同様に、第２経路選択機構（１４ａ，１４ｂ）の第２信号電荷が移動する電荷移動経路（チャネル）の直上には電界制御電極（ゲート電極）が配置されていない。即ち、第１経路選択機構（１６ａ，１６ｂ）及び第２経路選択機構（１４ａ，１４ｂ）の絶縁ゲート構造を構成しているゲート電極（電界制御電極）の直下の半導体領域にはチャネルが存在しない。第１経路選択機構（１６ａ，１６ｂ）及び第２経路選択機構（１４ａ，１４ｂ）を構成している電界制御電極の直下の半導体領域にチャネルを設けず、１対の電界制御電極のペアの間に定義される電荷移動経路（電荷転送方向）にチャネルが設定されている。このような構成において、それぞれの電荷移動経路に対し、電荷移動経路に直交する方向（横方向）に伸びる電気力線による静電誘導効果によって、電荷移動経路（チャネル）のポテンシャル及び電界が制御される。
【００５０】
第１経路選択機構（１６ａ，１６ｂ）及び第２経路選択機構（１４ａ，１４ｂ）のそれぞれを構成している電界制御電極は、電荷移動経路の直上に配置されていないので、従来のＭＯＳトランジスタのゲート構造のようなゲート電極直下において、表面ポテンシャルを縦方向（垂直方向又は深さ方向）に制御するのではない。図８に示した本発明の第１の実施形態の変形例に係る光電変換素子においては、第１経路選択機構（１６ａ，１６ｂ）及び第２経路選択機構（１４ａ，１４ｂ）において、それぞれの横方向にガウスの法則に従って伸びる電気力線が及ぼす静電誘導効果により、電荷移動経路の電位（ポテンシャル）をそれぞれ制御する。横方向電界による静電誘導効果を用いることにより、電荷転送方向の長い距離にわたって電界がほぼ一定になるようにして、第１信号電荷及び第２信号電荷をそれぞれ転送する光電変換素子を実現できる。
【００５１】
図８に示した第１の実施形態の変形例に係る光電変換素子は、横方向電界を用いた第１経路選択機構（１６ａ，１６ｂ）及び第２経路選択機構（１４ａ，１４ｂ）の２つの経路選択機構を備えている。このため、図５（ａ）〜図５（ｄ）のタイミングチャートに示したのと同様に、第１経路選択機構（１６ａ，１６ｂ）及び第２経路選択機構（１４ａ，１４ｂ）が、１フレーム内で、横方向電界による静電誘導効果を用いて、第１信号電荷を第１電荷蓄積領域ＳＤ１に、第２信号電荷を第２電荷蓄積領域ＳＤ２に、複数回選択的に振り分けて転送することができる。その際、１フレーム内を時分割して、長時間露光期間Ｌ及び短時間露光期間Ｓを交互に相補的に複数回繰り返し、第１信号電荷及び第２信号電荷のそれぞれを、１フレーム内で反復的に複数回、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２に選択して蓄積し、第１信号電荷及び第２信号電荷のそれぞれを時系列に読み出すことが可能である。よって、図８に示した第１の実施形態の変形例に係る光電変換素子及びこの光電変換素子を用いた固体撮像装置によっても、高速に動く対象物に対する動き歪の小さく、且つ広ダイナミックレンジ画像を得ることができるという図２〜図４等に示した構造と同様な効果を奏することが可能である。
【００５２】
（第２の実施形態）
本発明の第２の実施形態に係る固体撮像装置（２次元イメージセンサ）の半導体チップ上の配置等の全体構成は、概略としては図１に示した構成と同様である。第２の実施形態に係る固体撮像装置のそれぞれの画素Ｘ１１〜Ｘ１ｍ；Ｘ２１〜Ｘ２ｍ；……；Ｘｎ１〜Ｘｎｍ内の画素回路として機能する画素の平面構造の一例を、図９に示す。図９の右上側には、受光カソード領域（電荷生成領域）として機能する表面埋込領域３３ａが矩形状の領域として示されている。表面埋込領域３３ａは、ｐ型の基体領域３２の上部に選択的に埋め込まれたｎ型の表面埋込領域３３ａである。画素は、遮光板５１の開口部を介して入射した光信号を受光し、この光信号を第１信号電荷及び第２信号電荷に変換する。
【００５３】
表面埋込領域３３ａの矩形状の領域の左下部分の左側には、経路選択機構（第２経路選択機構）として機能するように、絶縁ゲート構造の選択ゲート電極１４が配置されているが、下側の経路選択機構（第１経路選択機構）には、通常の絶縁ゲート構造を構成するような選択ゲート電極は配置されていない。即ち、本発明の第２の実施形態に係る光電変換素子は、２つの経路選択機構を有するが、一方の経路選択機構のみが図１に例示した垂直シフトレジスタ（垂直ドライバ回路）１０５等の周辺回路によって駆動される選択ゲート電極１４を有する。このため、画素内のレイアウトだけでなく、選択ゲート電極を駆動する配線等の半導体チップ上のレイアウトが簡略化されている。
【００５４】
直接駆動型経路選択機構である第２経路選択機構を構成している選択ゲート電極１４は、周辺回路からの信号電荷駆動パルスＳＧによって直接的に駆動されて、表面埋込領域３３ａにより生成した第２信号電荷を第２電荷蓄積領域ＳＤ２に転送して、第２電荷蓄積領域ＳＤ２に蓄積する。これに対し第１経路選択機構は、第２経路選択機構からの静電誘導効果で、第１経路選択機構を構成している電荷移動経路内の電位の変化が誘導されて、表面埋込領域３３ａが生成した第１信号電荷の移動を、間接的に制御する間接駆動型経路選択機構である（電荷移動経路内の電位の変化については、図１０〜図１３を用いて後述する。）。このため、第１経路選択機構は、周辺回路によって駆動されることなく、第１信号電荷を、特定のタイミングで、表面埋込領域３３ａから第１電荷蓄積領域ＳＤ１に向かって、見かけ上自動的に転送する経路選択機構である。
【００５５】
図９に示した平面パターン上、表面埋込領域３３ａは、選択ゲート電極１４の右側を比較的細い幅Ｗ１，Ｗ２で規定される電荷移動経路を経由して、下側に電荷移動経路よりも太い幅となる矩形状の領域を有した、矩形瓢箪型をなしている。表面埋込領域３３ａの左下側の矩形状の領域の一部には、第１電荷蓄積領域ＳＤ１が多角形（図９においては直角１０角形）の形で、階段状に４段のステップを有して表面埋込領域３３ａのパターンに重畳している。又、表面埋込領域３３ａの右上の矩形領域の左下から下側に向かって延在し、表面埋込領域３３ａの下側の矩形の領域と重畳するように、ｎ型のガイド領域（貫通ガイド領域）３５ａが複雑な多角形（図９においては１７角形）の形状で配置されている。ガイド領域３５ａは、表面埋込領域３３ａから第１電荷蓄積領域ＳＤ１の方向へ第１信号電荷を導き、第２電荷蓄積領域ＳＤ２の方向へ第２信号電荷を導く機能を有する。ガイド領域３５ａは、表面埋込領域３３ａの右上の矩形状の領域の左下から、多角形の右上側の先端部が、Ｇ０―Ｇ１方向（対角線方向）に沿って表面埋込領域３３ａの矩形状の領域の中央部に向かい突出している。
【００５６】
第１電荷蓄積領域ＳＤ１の左側には、第１電荷蓄積領域ＳＤ１に隣接した第１転送ゲート電極１２と、この第１転送ゲート電極１２を介して、第１電荷蓄積領域ＳＤ１に対向する第１電荷読出領域６１が配置されている。第１電荷読出領域６１の更に左側には、リセットゲート電極１３と、このリセットゲート電極１３を介して、第１電荷読出領域６１に対向するリセットドレイン領域６２が配置されている。第１電荷読出領域６１、リセットゲート電極１３及びリセットドレイン領域６２とでリセットトランジスタとなるＭＯＳトランジスタが形成されている。それぞれのリセットゲート電極１３に対し、制御信号Ｒをすべてハイ（Ｈ）レベルにして、第１電荷読出領域６１に蓄積された電荷をリセットドレイン領域６２にそれぞれ吐き出し、第１電荷読出領域６１をリセットする。
【００５７】
一方、選択ゲート電極１４により転送された第２信号電荷を蓄積する第２電荷蓄積領域ＳＤ２が選択ゲート電極１４の左側に配置されている。第２電荷蓄積領域ＳＤ２の上側には、第２電荷蓄積領域ＳＤ２に隣接した第２転送ゲート電極１５と、この第１転送ゲート電極１５を介して、第２電荷蓄積領域ＳＤ２に対向する第２電荷読出領域６３が配置されている。
【００５８】
図１０（ａ）は図９に示した画素のＧ０−Ｇ１−Ｇ２−Ｇ３−Ｇ４の一点鎖線に沿った断面から見た画素の断面構造であるが、ｐ＋型の半導体基板３１と、半導体基板３１の上に配置されたｐ型の基体領域３２と、基体領域３２の上部の一部に埋め込まれたｎ型の表面埋込領域３３ａと、表面埋込領域３３ａの上部の一部に埋め込まれたｎ型のガイド領域３５ａが示されている。
【００５９】
表面埋込領域３３ａは、図９において二点鎖線で示す遮光板５１の開口部（アパーチャ部）に定義される、基体領域３２の上部の一部に埋め込まれた矩形状の領域が受光カソード領域（電荷生成領域）として機能する。表面埋込領域３３ａと、表面埋込領域３３ａの直下の受光アノード領域として機能する基体領域３２の一部の領域とでフォトダイオードＰＤを構成している。電荷生成領域（受光アノード領域）で生成されたキャリア（電子）は、基体領域３２の直上の表面埋込領域３３ａの一部に注入される。表面埋込領域３３ａ及びガイド領域３５ａは、図９の右上側に二点鎖線で示した開口部（アパーチャ部）の周辺を画定している表面埋込領域３３ａから、平面パターン上、下方に向かって延伸している。図９に対応して、図１０（ａ）では表面埋込領域３３ａ及びガイド領域３５ａは右側から左側に向かって延伸し、左側の端部がｎ型の第１ウェル領域３４ａの上部と重畳している。
【００６０】
表面埋込領域３３ａの上には、ｐ＋型ピニング層３８が配置されているが、ダーク電流が問題とならない用途（応用）等では、構造上、ｐ＋型ピニング層３８を省略しても構わない。図１０（ａ）の左側に示すように、基体領域３２の上部には、表面埋込領域３３ａ及びガイド領域３５ａと一部が重複するように、ｎ型の第１ウェル領域３４ａが配置されている。第１ウェル領域３４ａの底面にはｐ型の第１埋込蓄積領域３６ａが第１ウェル領域３４ａの平面パターンに対応して配置されている。第１ウェル領域３４ａと表面埋込領域３３ａとガイド領域３５ａとの重複領域で第１電荷蓄積領域ＳＤ１を構成している。第１電荷蓄積ダイオードＳＤ１の左側となる、図１０（ａ）の左側に示した基体領域３２の上部には、リセットトランジスタを構成する第１電荷読出領域６１とリセットドレイン領域６２が配置されている。
【００６１】
ｐ＋型ピニング層３８及び基体領域３２の上にはゲート絶縁膜１１が配置されている。第１ウェル領域３４ａの左側のゲート絶縁膜１１上には、第１電荷蓄積領域ＳＤ１から第１電荷読出領域６１へ第１信号電荷を転送する第１転送ゲート電極１２が配置されている。又、第１ウェル領域３４ａの左方となる基体領域３２上のゲート絶縁膜１１上にはリセットゲート電極１３が配置され、第１電荷読出領域６１、リセットゲート電極１３及びリセットドレイン領域６２とでリセットトランジスタを構成している。図１０（ａ）では図示を省略するが、第１電荷読出領域６１には、図３に示した電圧読出用バッファアンプ７１と同様の電圧読出用バッファアンプが接続されている。
【００６２】
図１３（ａ）は、図９に示したＨ０−Ｈ１−Ｈ２−Ｈ３−Ｈ４の一点鎖線に沿った断面から見た画素の断面構造であるが、基体領域３２の上部の一部には、表面埋込領域３３ａ及びガイド領域３５ａと離間するように、ｎ型の第２ウェル領域３４ｂが配置されている。第２ウェル領域３４ｂの上部の一部にはｎ型の電位勾配形成領域３３ｂが配置され、電位勾配形成領域３３ｂの上部にはｎ型の外部ガイド領域３５ｂが配置されている。第２ウェル領域３４ｂの底面にはｐ型の第２埋込蓄積領域３６ｂが第２ウェル領域３４ｂの平面パターンに対応して配置されている。第２ウェル領域３４ｂと電位勾配形成領域３３ｂと外部ガイド領域３５ｂとの重複領域で第２電荷蓄積領域ＳＤ２を構成している。
【００６３】
第２ウェル領域３４ｂの上部の一部には、電位勾配形成領域３３ｂ及び外部ガイド領域３５ｂと離間するように、ｎ型の第２電荷読出領域６３が配置されている。図１３（ａ）では図示を省略するが、第２電荷読出領域６３には、図４に示した電圧読出用バッファアンプ７１と同様の電圧読出用バッファアンプを接続して、第１電荷蓄積領域ＳＤ１に蓄積された第１信号電荷の読み出しとは独立して時系列に、第２電荷蓄積領域ＳＤ２に蓄積された第２信号電荷を読み出す。
【００６４】
平面パターン上、表面埋込領域３３ａと第２電荷蓄積領域ＳＤ２の間に位置するゲート絶縁膜１１上には、表面埋込領域３３ａから第２電荷蓄積領域ＳＤ２へ第２信号電荷を転送する選択ゲート電極１４が配置されている。更に、図１３（ａ）の左端側の位置となる、平面パターン上、第２電荷蓄積領域ＳＤ２と第２電荷読出領域６３の間に位置するゲート絶縁膜１１上には、第２電荷蓄積領域ＳＤ２から第２電荷読出領域６３へ第２信号電荷を転送する第２転送ゲート電極１５が配置されている。
【００６５】
本発明の第２の実施形態においては、図９及び図１０（ａ）に示した第２経路選択機構を構成している選択ゲート電極１４に印加する電圧が、表面埋込領域３３ａから第１電荷蓄積領域ＳＤ１までの、第１経路選択機構を構成している移動経路における空乏化電位の変化を誘導することにより、表面埋込領域３３ａにより生成した第１信号電荷を第１電荷蓄積領域ＳＤ１に見かけ上自動的に転送させる。即ち、第２経路選択機構としての選択ゲート電極１４がオン状態のときは、第２電荷蓄積領域ＳＤ２に第２信号電荷を転送するとともに、第１経路選択機構側においては、表面埋込領域３３ａから第１電荷蓄積領域ＳＤ１までの移動経路における電位障壁を見かけ上自動的に形成して第１電荷蓄積領域ＳＤ１への第１信号電荷の転送を抑制する。一方、第２経路選択機構である選択ゲート電極１４がオフ状態のときは、第２経路選択機構は第２電荷蓄積領域ＳＤ２への第２信号電荷の転送を抑制するとともに、表面埋込領域３３ａから第１電荷蓄積領域ＳＤ１までの第１経路選択機構の移動経路における電位障壁をなくして、第１電荷蓄積領域ＳＤ１への第１信号電荷の転送を許容する。
【００６６】
第２経路選択機構側の電位が、第１経路選択機構側の移動経路の空乏化電位に与える影響の大きさは、第２の実施形態に係る固体撮像装置の画素（光電変換素子）の平面パターン等の構造や不純物密度に依存する。このため、常には、所望の電位障壁が第１経路選択機構の移動経路に生成されないので、第１電荷蓄積領域ＳＤ１、第２電荷蓄積領域ＳＤ２の両方に、同時に信号電荷が流れてしまう「クロストーク」の問題が発生する場合もある。以下においては、第１電荷蓄積領域ＳＤ１、第２電荷蓄積領域ＳＤ２の間のクロストークを低減するうえで、クリティカルな部分の寸法について説明する。
【００６７】
第２の実施形態に係る固体撮像装置の画素（光電変換素子）のクリティカルな部分の寸法を、パラメトリックに変化させ、第１電荷蓄積領域ＳＤ１に対する電位障壁の高さ、転送路における電位障壁の形成の有無等をデバイスシミュレーションで解析した結果を図１０〜図１３を用いて説明する。クリティカルな部分の寸法として、図９に示す選択ゲート電極１４の端部からガイド領域３５ａの端部までの移動経路の幅Ｗ１を０．７μｍ、移動経路の幅Ｗ１を有する領域よりも下側の領域の幅Ｗ２を０．９μｍと規定した。表面埋込領域３３ａの瓢箪の胴のくびれ部分となる箇所の長さ、即ち、図９において、下側の矩形状の表面埋込領域３３ａの上辺から、上側の矩形状の表面埋込領域３３ａの下辺までの平面パターン上の高さＨ１を「経路長Ｈ１」と定義し、経路長Ｈ１を０．６μｍ、１．０μｍ、１．３μｍと変化させた。
【００６８】
図１０（ｂ）は、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝３．３Ｖを印加して第２経路選択機構をオン状態としたときの図１０（ａ）に対応する断面に沿った第１経路選択機構の電荷移動経路の空乏化電位分布のシミュレーション結果を示し、図１０（ｃ）は、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝−１Ｖを印加して第２経路選択機構をオフ状態としたときの図１０（ａ）に対応する断面に沿った第１経路選択機構の電荷移動経路の空乏化電位分布のシミュレーション結果を示す。図１１に、図１０（ｃ）の円で囲んだ領域Ｂの部分拡大図を示し、図１２に、図１０（ｂ）の円で囲んだ領域Ａの部分拡大図を示す。図１３（ｂ）は、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝３．３Ｖを印加して第２経路選択機構をオン状態としたときの図１３（ａ）に対応する断面に沿った第２経路選択機構の電荷移動経路の空乏化電位分布のシミュレーション結果を示し、図１３（ｃ）は、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝−１Ｖを印加して第２経路選択機構をオフ状態としたときの図１３（ａ）に対応する断面に沿った第２経路選択機構の電荷移動経路の空乏化電位分布のシミュレーション結果を示す。
【００６９】
選択ゲート電極１４を信号電荷駆動パルスＳＧによってオン状態としたときに、図１３（ｂ）に示すように、選択ゲート電極１４直下では電位障壁が下がる。同時に、図１０（ｂ）及び図１２に示すように、表面埋込領域３３ａと第１電荷蓄積領域ＳＤ１の間のガイド領域３５ａの部分において、経路長Ｈ１＝０．６μｍの場合には第１経路選択機構の電荷移動経路に電位障壁が形成されず、第１信号電荷の移動を許容するが、経路長Ｈ１＝１．０μｍ，１．３μｍの場合には第１電荷蓄積領域ＳＤ１に対する１Ｖ以上の電位障壁が第１経路選択機構の電荷移動経路に形成される。
【００７０】
一方、選択ゲート電極１４を信号電荷駆動パルスＳＧによってオフ状態としたときに、図１３（ｃ）に示すように、選択ゲート電極１４直下には電位障壁が形成される。同時に、図１０（ｃ）及び図１１に示すように、表面埋込領域３３ａと第１電荷蓄積領域ＳＤ１の間のガイド領域３５ａの部分において、経路長Ｈ１＝０．６μｍ、１．０μｍ、１．３μｍのいずれの場合も第１経路選択機構の電荷移動経路に電位障壁が形成されず、第１信号電荷の移動を許容する。
【００７１】
したがって、経路長Ｈ１＝１．３μｍの場合には、第２経路選択機構側の選択ゲート電極１４のオンオフ制御により、第１経路選択機構の電荷移動経路に電位障壁の高さの変化を誘導でき、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２に第１信号電荷及び第２信号電荷を選択的に振り分けることができる。このように、電荷移動経路中に定義される転送路の経路長Ｈ１を確保することで、第１経路選択機構の電荷移動経路の電位障壁が確保され、第１経路選択機構の電荷移動経路に沿った表面埋込領域３３ａから第１電荷蓄積領域ＳＤ１への電位障壁の高さを、第２経路選択機構側に印加する信号電荷駆動パルスＳＧによって、間接的に制御することができる。
【００７２】
更に、図１４（ａ）に、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝−１Ｖを印加して第２経路選択機構をオフ状態としたときの第１及び第２経路選択機構の電荷移動経路の空乏化電位分布の３次元シミュレーション結果を示し、図１４（ｂ）に、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝３．３Ｖを印加して第２経路選択機構をオン状態としたときの第１及び第２経路選択機構の電荷移動経路の空乏化電位分布の３次元シミュレーション結果を示す。図１４（ａ）の右上に、図１４（ａ）及び図１４（ｂ）に示す空乏化電位分布に対応する選択ゲート電極１４（「ＳＧ」と表記）、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２の位置関係を模式的に示す。図１４（ａ）及び図１４（ｂ）のＸ座標及びＹ座標は、図９の紙面上下方向及び紙面左右方向にそれぞれ対応する。
【００７３】
図１４（ａ）に示すように、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝−１Ｖを印加して第２経路選択機構をオフ状態としたときには、選択ゲート電極１４直下には電位障壁が形成されると同時に、第１経路選択機構の電荷移動経路に電位障壁が形成されず、第１信号電荷の移動を許容する。一方、図１４（ｂ）に示すように、選択ゲート電極１４に信号電荷駆動パルスＳＧ＝３．３Ｖを印加して第２経路選択機構をオン状態としたときには、選択ゲート電極１４直下では電位障壁が下がると同時に、第１経路選択機構の電荷移動経路には電位障壁が形成される。
【００７４】
次に、図１５（ａ）〜図１５（ｃ）のタイミングチャートを参照しながら、本発明の第２の実施形態に係る固体撮像装置における電荷転送動作の一例を説明する。図１５（ａ）〜図１５（ｃ）の横軸は１フレーム内における時間を示す。図１５（ａ）の縦軸は、第２経路選択機構側の選択ゲート電極１４に印加される信号電荷駆動パルスＳＧの電圧の変化を示し、図１５（ｂ）の縦軸は、第１電荷蓄積領域ＳＤ１に蓄積される第１信号電荷の蓄積電荷量を示し、図１５（ｃ）の縦軸は、第２電荷蓄積領域ＳＤ２に蓄積される第２信号電荷の蓄積電荷量を示す。
【００７５】
時刻ｔ０〜ｔ１において、図１５（ａ）に示すように、第２経路選択機構側の選択ゲート電極１４が信号電荷駆動パルスＳＧによってオフ状態となると、第２電荷蓄積領域ＳＤ２への第２信号電荷の転送は抑制され、図１５（ｂ）に示すように第２電荷蓄積領域ＳＤ２に蓄積された第２信号電荷は一定である。一方、第１経路選択機構側の第１電荷蓄積領域ＳＤ１への第１信号電荷の転送は許容されて、図１５（ｃ）に示すように、第１電荷蓄積領域ＳＤ１に第１信号電荷が蓄積される。
【００７６】
時刻ｔ０〜ｔ１よりも短時間の時刻ｔ１〜ｔ２において、図１５（ａ）に示すように、第２経路選択機構側の選択ゲート電極１４が信号電荷駆動パルスＳＧによってオン状態となると、第２電荷蓄積領域ＳＤ２に第２信号電荷が転送され、図１５（ｂ）に示すように、第２電荷蓄積領域ＳＤ２に第２信号電荷が蓄積される。一方、第１経路選択機構側の第１電荷蓄積領域ＳＤ１への第１信号電荷の転送は抑制され、図１５（ｃ）に示すように第１電荷蓄積領域ＳＤ１に蓄積された第１信号電荷は一定である。
【００７７】
即ち、時刻ｔ０〜ｔ１の長時間露光で第１電荷蓄積領域ＳＤ１に第１信号電荷を蓄積し、時刻ｔ１〜ｔ２の短時間露光で第２電荷蓄積領域ＳＤ２に第２信号電荷を蓄積する。この長時間露光と短時間露光の相補的な組み合わせを１フレーム内の時刻ｔ２〜ｔ３と時刻ｔ３〜ｔ４、時刻ｔ４〜ｔ５と時刻ｔ５〜ｔ６、時刻ｔ６〜ｔ７と時刻ｔ７〜ｔ８で交互且つ周期的に繰り返す。なお、図１５（ａ）〜図１５（ｃ）では、長時間露光と短時間露光の相補的な組み合わせを４回繰り返す動作を例示しているが、長時間露光と短時間露光の相補的な組み合わせは少なくとも２回繰り返してもよく、３回繰り返してもよく、５回以上繰り返してもよい。又、第２の実施形態の第１の変形例に係る光電変換素子として後述するように、対象物の動作が遅い場合で、動き歪が問題にならない状況であれば、１フレーム内に１回の繰り返しのモードも許容しうる。
【００７８】
１フレームの終了する時刻ｔ８において、第１電荷蓄積領域ＳＤ１に蓄積された第１信号電荷と、第２電荷蓄積領域ＳＤ２に蓄積された第２信号電荷とを時系列で読み出す。即ち、本発明の第２の実施形態に係る駆動方法は、図７（ｄ）に示した長時間露光期間Ｌ及び短時間露光期間Ｓを１フレーム内で複数回繰り返す手法である。
【００７９】
本発明の第２の実施形態によれば、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２を用いて、異なる２つの感度曲線を持つ第１信号電荷と第２信号電荷を、反復的に蓄積して読み出すことで、超高感度と広ダイナミックレンジを両立し、さらに、動きの大きい被写体に対しても合成画像の動き歪が小さい画像を取得できるしたがって、自動車のヘッドライトや監視カメラ等の撮像対象が高速であり、且つ光照度が急激に大きく変化する場合に用いられる装置に好適である。
【００８０】
更に、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２のうち、一方の第１電荷蓄積領域ＳＤ１側を仮想的な選択ゲート電極とし、１つの選択ゲート電極１４により第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２へ第１信号電荷及び第２信号電荷をそれぞれ振り分けることができるので、画素として用いる光電変換素子の構造や、画素を配列したときの駆動信号線等の表面配線のパターンを簡略化でき、より高集積密度の個体撮像素子を提供できる。
【００８１】
（第２の実施形態の第１の変形例）
本発明の第２の実施形態においては、図７（ｄ）に示した長時間露光期間Ｌ及び短時間露光期間Ｓを複数回繰り返す駆動方法を採用する場合を例示したが、本発明の第２の実施形態に係る光電変換素子及び固体撮像装置を、従来の駆動方法に適用することもできる。即ち、図７（ｂ）に示すように、１フレーム毎に、選択ゲート電極１４のオン状態とした長時間露光区間Ｌと、選択ゲート電極１４をオフ状態とした短時間露光区間Ｓを繰り返すデュアルサンプリングを実施してもよい。更には、図７（ｃ）に示すように、選択ゲート電極１４を制御することにより、１フレーム中を長時間露光期間Ｌ、短時間露光期間Ｓ１、超短時間露光期間Ｓ２に分割する読出方法を採用してもよい。
【００８２】
（第２の実施形態の第２変形例）
本発明の第２の実施形態の第２変形例に係る光電変換素子は、図９に示した第２の実施形態に係る光電変換素子の選択ゲート電極１４の代わりに、図１６に示すように、１対の電界制御電極のペアによって構成された第２経路選択機構（電界制御電極ペア）（１４ａ，１４ｂ）を備える点が、第２の実施形態に係る光電変換素子と異なる。
【００８３】
図１６から分かるように、第２経路選択機構（１４ａ，１４ｂ）の第２信号電荷が移動する電荷移動経路（チャネル）の直上には電界制御電極（ゲート電極）が配置されていない。即ち、第２経路選択機構（１４ａ，１４ｂ）の絶縁ゲート構造を構成しているゲート電極直下にはチャネルが存在しない。第２経路選択機構（１４ａ，１４ｂ）直下にチャネルを設けず、１対の電界制御電極のペアの間に定義される電荷移動経路（電荷転送方向）にチャネルが設定されている。このような構成において、第２経路選択機構（１４ａ，１４ｂ）の電荷移動経路に対し、電荷移動経路に直交する方向（横方向）に伸びる電気力線による静電誘導効果によって、電荷移動経路（チャネル）のポテンシャル及び電界が制御される。
【００８４】
第２経路選択機構（１４ａ，１４ｂ）には、電荷移動経路の直上に配置されていないので、従来のＭＯＳトランジスタのゲート構造のようなゲート電極直下において、表面ポテンシャルを縦方向（垂直方向又は深さ方向）に制御するのではない。図１６に示した本発明の第２の実施形態の第２変形例に係る光電変換素子においては、第２経路選択機構（１４ａ，１４ｂ）において、横方向にガウスの法則に従って伸びる電気力線が及ぼす静電誘導効果により、電荷移動経路の電位（ポテンシャル）を制御する。横方向電界による静電誘導効果を用いることにより、電荷転送方向の長い距離にわたって電界がほぼ一定になるようにして、第２信号電荷を転送する光電変換素子を実現できる。
【００８５】
図１６に示した第２の実施形態の第２変形例に係る光電変換素子は、図９に示した第２の実施形態に係る光電変換素子と同様に、第１経路選択機構側には、通常の絶縁ゲート構造を構成するような選択ゲート電極は配置されていないが、第２経路選択機構（１４ａ，１４ｂ）としては横方向電界を用いた経路選択機構を備えて、２つの経路選択機構を構成している。第２の実施形態で説明したのと同様に、第２経路選択機構（１４ａ，１４ｂ）が、横方向電界によりオン状態になったときは、第１経路選択機構側がオフ状態となり、第２経路選択機構（１４ａ，１４ｂ）が、横方向電界によりオフ状態になったときは、第１経路選択機構側がオン状態となる。
【００８６】
このため、図１５のタイミングチャートに示したのと同様に、第２経路選択機構（１４ａ，１４ｂ）に対してのみ、駆動電界を印加して、１フレーム内で、第１信号電荷を第１電荷蓄積領域ＳＤ１に、第２信号電荷を第２電荷蓄積領域ＳＤ２に、複数回選択的に振り分けて転送することができる。その際、１フレーム内を時分割して、長時間露光期間Ｌ及び短時間露光期間Ｓを交互に相補的に複数回繰り返し、第１信号電荷及び第２信号電荷のそれぞれを、１フレーム内で反復的に複数回、第１電荷蓄積領域ＳＤ１及び第２電荷蓄積領域ＳＤ２に選択して蓄積し、読み出すことが可能である。よって、図１６に示した第２の実施形態の第２変形例に係る光電変換素子によっても、高速に動く対象物に対する動き歪の小さく、且つ広ダイナミックレンジ画像を得ることができるという図１３等に示した構造と同様な効果を、簡単な構造で実現することが可能である。
【００８７】
（その他の実施形態）
上記のように、本発明は本発明の第１及び第２の実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００８８】
第１及び第２の実施形態の説明では、第１導電型をｐ型、第２導電型をｎ型として説明したが、第１導電型をｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。なお、第１及び第２の実施形態の説明では、光電変換素子内で輸送、蓄積等の処理がされる第１信号電荷や第２信号電荷を電子とし、ポテンシャル図において、図の下方向（深さ方向）が、電位（ポテンシャル）の正方向としたが、電気的な極性を反対とする場合においては、処理をされる電荷は正孔となるため、光電変換素子内の電位障壁、ポテンシャル谷、ポテンシャル井戸等を示すポテンシャル形状は、図の下方向（深さ方向）が、電位の負方向として表現される。
【００８９】
又、本発明の電荷移動経路等を構成する半導体材料はシリコン（Ｓｉ）に限定されるものではない。特に、化合物半導体の場合は化合物半導体の表面とゲート絶縁膜１１との界面における界面欠陥や界面準位が問題になるので、本発明の第２の実施形態で説明したような絶縁ゲート構造を用いない経路選択機構の構造は、界面欠陥や界面準位の影響を回避できるので、ＩＩＩ−Ｖ族間化合物半導体やＩＩ−ＶＩ族間化合物半導体等の種々の化合物半導体を用いた光電変換素子や固体撮像装置に有効である。よって、第１及び第２の実施形態で例示的に説明した光電変換素子や固体撮像装置の構造やその技術的思想は、化合物半導体に対して重要な技術となる。
【００９０】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００９１】
１１…ゲート絶縁膜
１２，１５…転送ゲート電極
１３…リセットゲート電極
１４，１６…選択ゲート電極
３１…半導体基板
３２…基体領域
３３ａ…表面埋込領域（受光カソード領域）
３３ｂ，３３ｃ…電位勾配形成領域
３４ａ，３４ｂ…ウェル領域
３５ａ…ガイド領域
３５ｂ，３５ｃ…外部ガイド領域
３６ａ，３６ｂ…埋込蓄積領域
３８…型ピニング層
５１…遮光板
６１，６３…電荷読出領域
６２…リセットドレイン領域
７１…電圧読出用バッファアンプ
１０４…タイミング発生回路
１０６…水平シフトレジスタ
１０７…ノイズキャンセル回路
１０８…信号処理回路
１０９…差動アンプ
Ｂｊ…垂直信号線
Ｃ１…入力容量
Ｃ２…積分容量
ＭＳｉ…スイッチングトランジスタ
ＣＤＳ１〜ＣＤＳｍ…相関二重サンプリング回路
ＡＤＣ１〜ＡＤＣｍ…ＡＤ変換回路
ＰＤ…フォトダイオード
ＳＤ１，ＳＤ２…電荷蓄積領域（電荷蓄積ダイオード）
Ｘｉｊ…画素
【図１】
2018056232.tif 000003
【図２】
2018056232.tif 000004
【図３】
2018056232.tif 000005
【図４】
2018056232.tif 000006
【図５】
2018056232.tif 000007
【図６】
2018056232.tif 000008
【図７】
2018056232.tif 000009
【図８】
2018056232.tif 000010
【図９】
2018056232.tif 000011
【図１０】
2018056232.tif 000012
【図１１】
2018056232.tif 000013
【図１２】
2018056232.tif 000014
【図１３】
2018056232.tif 000015
【図１４】
2018056232.tif 000016
【図１５】
2018056232.tif 000017
【図１６】
2018056232.tif 000018
【手続補正書】
【提出日】平成30年2月28日(2018.2.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の基体領域と、
前記基体領域の上部に選択的に埋め込まれ、前記基体領域とフォトダイオードをなす第２導電型の表面埋込領域と、
前記基体領域の上部の前記表面埋込領域の近傍に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した第１信号電荷を蓄積する第２導電型の第１電荷蓄積領域と、
前記第１電荷蓄積領域から離間して、前記基体領域に埋め込まれ、
前記表面埋込領域から転送された前記フォトダイオードが生成した第２信号電荷を蓄積する第２導電型の第２電荷蓄積領域と、
前記表面埋込領域の上部の一部に共通領域を有して設けられ、該共通領域がなす共通の電荷移動経路から前記第１信号電荷を前記第１電荷蓄積領域に導き、前記共通の電荷移動経路を経て前記第２信号電荷を前記第２電荷蓄積領域に導く分岐構造を有し、前記表面埋込領域よりも高不純物密度で第２導電型のガイド領域と、
前記ガイド領域の一方の分岐に沿って前記表面埋込領域と前記第１電荷蓄積領域との間に定義される第１電荷移動経路の一部に設けられ、前記表面埋込領域から前記第１電荷蓄積領域へ前記第１信号電荷の転送を制御するための第１経路選択機構と、
前記ガイド領域の他方の分岐に沿って前記表面埋込領域と前記第２電荷蓄積領域との間に定義される第２電荷移動経路の一部に設けられ、前記表面埋込領域から前記第２電荷蓄積領域へ前記第２信号電荷の転送を制御するための第２経路選択機構と、
を備え、第１の時間で前記表面埋込領域から前記第１電荷蓄積領域へ前記第１信号電荷を転送し、前記第１の時間よりも短い第２の時間で前記表面埋込領域から前記第２電荷蓄積領域へ前記第２信号電荷を転送することを１フレーム中で複数回繰り返すことを特徴とする光電変換素子。
【請求項２】
（削除）
【請求項３】
（削除）
【請求項４】
前記第１経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動を制御することを特徴とする請求項１に記載の光電変換素子。
【請求項５】
前記第２経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第２経路選択機構に設定される電荷移動経路を転送される前記第２信号電荷の移動を制御することを特徴とする請求項１に記載の光電変換素子。
【請求項６】
前記第１経路選択機構に設定される電荷移動経路の空乏化電位の変化が、前記第２経路選択機構に設けられた前記ゲート電極に印加する電圧で誘導され、前記空乏化電位の変化によって、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動が制御されることを特徴とする請求項５に記載の光電変換素子。
【請求項７】
第１導電型の基体領域と、
前記基体領域の上部に選択的に埋め込まれ、前記基体領域とフォトダイオードをなす第２導電型の表面埋込領域と、
前記基体領域の上部の前記表面埋込領域の近傍に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した第１信号電荷を蓄積する第２導電型の第１電荷蓄積領域と、
前記第１電荷蓄積領域から離間して、前記基体領域に埋め込まれ、前記表面埋込領域から転送された前記フォトダイオードが生成した第２信号電荷を蓄積する第２導電型の第２電荷蓄積領域と、
前記表面埋込領域の上部の一部に共通領域を有して設けられ、該共通領域がなす共通の電荷移動経路から前記第１信号電荷を前記第１電荷蓄積領域に導き、前記共通の電荷移動経路を経て前記第２信号電荷を前記第２電荷蓄積領域に導く分岐構造を有し、前記表面埋込領域よりも高不純物密度で第２導電型のガイド領域と、
前記ガイド領域の一方の分岐に沿って前記表面埋込領域と前記第１電荷蓄積領域との間に定義される第１電荷移動経路の一部に設けられ、前記表面埋込領域から前記第１電荷蓄積領域へ前記第１信号電荷の転送を制御するための第１経路選択機構と、
前記ガイド領域の他方の分岐に沿って前記表面埋込領域と前記第２電荷蓄積領域との間に定義される第２電荷移動経路の一部に設けられ、前記表面埋込領域から前記第２電荷蓄積領域へ前記第２信号電荷の転送を制御するための第２経路選択機構と、
を備える単位画素を複数配列し、前記単位画素のそれぞれにおいて、第１の時間で前記表面埋込領域から前記第１電荷蓄積領域へ前記第１信号電荷を転送し、前記第１の時間よりも短い第２の時間で前記表面埋込領域から前記第２電荷蓄積領域へ前記第２信号電荷を転送することを１フレーム中で複数回繰り返すことを特徴とする固体撮像装置。
【請求項８】
（削除）
【請求項９】
（削除）
【請求項１０】
前記第１経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動を制御することを特徴とする請求項７に記載の固体撮像装置。
【請求項１１】
前記第２経路選択機構は絶縁ゲート構造を有し、該絶縁ゲート構造を構成するゲート電極に印加する電圧で、前記第２経路選択機構に設定される電荷移動経路を転送される前記第２信号電荷の移動を制御することを特徴とする請求項７に記載の固体撮像装置。
【請求項１２】
前記第１経路選択機構に設定される電荷移動経路の空乏化電位の変化が、前記第２経路選択機構に設けられた前記ゲート電極に印加する電圧で誘導され、前記空乏化電位の変化によって、前記第１経路選択機構に設定される電荷移動経路を転送される前記第１信号電荷の移動が制御されることを特徴とする請求項１１に記載の固体撮像装置。
【国際調査報告】
2018056232.tif 000019
2018056232.tif 000020
2018056232.tif 000021
2018056232.tif 000022