(57)【要約】【課題】画面の表示性能の向上及び高精細化が可能な表示装置を提供する。【解決手段】駆動回路は、発光部を制御する駆動トランジスタと、映像信号の書き込みを制御する映像信号書き込みトランジスタと、容量素子と、を備え、前記駆動トランジスタは、一方のソース・ドレイン領域が電流供給線に接続され、他方のソース・ドレイン領域が前記発光部及び前記容量素子の第１ノードに接続され、ゲート電極が前記容量素子の第２ノードに接続され、前記映像信号書込みトランジスタは、一方のソース・ドレイン領域がデータ線に接続され、他方のソース・ドレイン領域が前記駆動トランジスタのゲート電極及び前記容量素子の第２ノードに接続され、ゲート電極が走査線に接続され、前記駆動トランジスタと、前記映像信号書き込みトランジスタとはキャリア移動度が異なる、表示装置が提供される。【選択図】図５
2017183355.tif 000002
【特許請求の範囲】
【請求項１】
発光部及び前記発光部を駆動するための駆動回路を備えた発光素子を複数有し、
前記駆動回路は、
前記発光部を制御する駆動トランジスタと、
映像信号の書き込みを制御する映像信号書き込みトランジスタと、
容量素子と、
を備え、
前記駆動トランジスタは、一方のソース・ドレイン領域が電流供給線に接続され、他方のソース・ドレイン領域が前記発光部及び前記容量素子の第１ノードに接続され、ゲート電極が前記容量素子の第２ノードに接続され、
前記映像信号書き込みトランジスタは、一方のソース・ドレイン領域がデータ線に接続され、他方のソース・ドレイン領域が前記駆動トランジスタのゲート電極及び前記容量素子の第２ノードに接続され、ゲート電極が走査線に接続され、
前記駆動トランジスタと、前記映像信号書き込みトランジスタとはキャリア移動度が異なる、表示装置。
【請求項２】
前記駆動トランジスタのキャリア移動度は、前記映像信号書き込みトランジスタのキャリア移動度より低い、請求項１に記載の表示装置。
【請求項３】
前記映像信号書き込みトランジスタはシリコン半導体基板上に形成され、前記駆動トランジスタは薄膜トランジスタを用いる、請求項１に記載の表示装置。
【請求項４】
前記駆動トランジスタは、ｎチャネル型のＭＯＳトランジスタである、請求項２に記載の表示装置。
【請求項５】
前記駆動トランジスタは配線層に形成される、請求項２に記載の表示装置。
【請求項６】
前記駆動トランジスタと前記映像信号書き込みトランジスタとは水平方向において少なくとも一部が重なる位置に形成される、請求項５に記載の表示装置。
【請求項７】
前記容量素子は、前記駆動トランジスタのソース・ドレイン領域を第１ノードとして、前記映像信号書き込みトランジスタのソース・ドレイン領域を第２ノードとする、請求項１に記載の表示装置。
【請求項８】
前記容量素子は、ＭＩＳ（Metal Insulator Semiconductor）キャパシタである、請求項７に記載の表示装置。
【請求項９】
前記映像信号書き込みトランジスタのゲート酸化膜厚と、前記ＭＩＳキャパシタの絶縁膜厚とが異なる、請求項８に記載の表示装置。
【請求項１０】
請求項１に記載の表示装置を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス素子（以下、単に、「有機ＥＬ素子」と略称する場合がある）を用いた有機エレクトロルミネッセンス表示装置（以下、単に、「有機ＥＬ表示装置」と略称する場合がある）が注目されている。有機ＥＬ表示装置は、自発光型であり、消費電力が低いという特性を有しており、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するので、実用化に向けての開発、商品化が鋭意進められている（例えば特許文献１、２など参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−４４８９０号公報
【特許文献２】特開２０１２−２５５８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
有機ＥＬ表示装置は、駆動回路の微細化を進めることで、高精細化を実現できる。そこで、駆動回路の微細化を進めるにあたり、画面の表示性能を低下させずに、駆動回路を微細化することが求められる。【０００５】
そこで、本開示では、画面の表示性能の向上及び高精細化が可能な、新規かつ改良された表示装置および電子機器を提案する。
【課題を解決するための手段】
【０００６】
本開示によれば、発光部及び前記発光部を駆動するための駆動回路を備えた発光素子を複数有し、前記駆動回路は、前記発光部を制御する駆動トランジスタと、映像信号の書き込みを制御する映像信号書き込みトランジスタと、容量素子と、を備え、前記駆動トランジスタは、一方のソース・ドレイン領域が電流供給線に接続され、他方のソース・ドレイン領域が前記発光部及び前記容量素子の第１ノードに接続され、ゲート電極が前記容量素子の第２ノードに接続され、前記映像信号書込みトランジスタは、一方のソース・ドレイン領域がデータ線に接続され、他方のソース・ドレイン領域が前記駆動トランジスタのゲート電極に接続され、ゲート電極が走査線に接続され、前記駆動トランジスタと、前記映像信号書き込みトランジスタとはキャリア移動度が異なる、表示装置が提供される。【０００７】
また本開示によれば、上記の表示装置を備える、電子機器が提供される。
【発明の効果】
【０００８】
以上説明したように本開示によれば、画面の表示性能の向上及び高精細化が可能な、新規かつ改良された表示装置および電子機器を提供することが出来る。【０００９】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１０】
【図１】駆動トランジスタ及び映像信号書き込みトランジスタの断面例を示す説明図である。
【図２】本開示の実施の形態に係る有機ＥＬ表示装置の構成例を示す説明図である。
【図３】画素アレイ部１１のそれぞれの画素１５の構成例を示す説明図である。
【図４】画素１５の動作例をタイミングチャートで示す説明図である。
【図５】画素１５に形成される映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖの断面の構成例を示す説明図である。
【図６】画素１５に形成される映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖの断面の別の構成例を示す説明図である。
【図７】画素１５の断面例を示す説明図である。
【図８】画素１５の断面例を示す説明図である。
【図９】駆動トランジスタＴｄｒｖの電圧電流特性の例を示す説明図である。
【図１０】画素１５の別の断面例を示す説明図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１２】
なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．概要
１．２．表示装置及び画素の構成例
１．３．画素の動作例
１．４．断面例
２．まとめ
【００１３】
＜１．本開示の実施の形態＞
［１．１．概要］
まず、本開示の実施の形態について詳細に説明する前に、本開示の実施の形態の概要について説明する。
【００１４】
上述したように、近年、有機ＥＬ素子を用いた有機エレクトロルミネッセンス表示装置（以下、単に、「有機ＥＬ表示装置」と略称する場合がある）が注目されている。有機ＥＬ表示装置は、自発光型であり、消費電力が低いという特性を有しており、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するので、実用化に向けての開発、商品化が鋭意進められている。
【００１５】
有機ＥＬ表示装置の画素を駆動させる駆動回路の一つに、１つの画素あたり、有機ＥＬ素子を駆動するための駆動トランジスタと、映像信号を書き込むための映像信号書き込みトランジスタの２つのトランジスタで構成される２Ｔｒ駆動回路がある。
【００１６】
有機ＥＬ表示装置の駆動回路を、シリコン半導体プロセスによってシリコンウェハ上に形成すると、微細化が容易になる。駆動回路が微細化出来ると、有機ＥＬ表示装置の高精細化を実現できる。一方、駆動トランジスタにｎチャネル型ＭＯＳトランジスタを用い、駆動トランジスタの動作の安定化のためにｐ型ウェルを設置した場合、有機ＥＬ素子が発光すると、駆動トランジスタのソース電位も上昇する。駆動トランジスタのソース電位が上昇すると、ｐ型ウェルと駆動トランジスタとの電位も上昇する。ｐ型ウェルと駆動トランジスタとの電位も上昇すると、いわゆる基板バイアス効果に起因して駆動トランジスタの電流が減少する。駆動トランジスタの電流が減少すると、有機ＥＬ素子の輝度が低下する。
【００１７】
そこで、上記特許文献１では、基板バイアス効果を抑制するために、ｐ型シリコン基板に形成された埋め込みｎ型ウェル内のｐ型ウェルに駆動トランジスタを形成し、駆動トランジスタのソースとｐ型ウェルとを電気的に接続する技術が開示されている。この技術では基板バイアス効果の抑制は可能になるが、その一方で駆動トランジスタのｐ型ウェルを、隣接する駆動回路間で電気的に分離する必要がある。
【００１８】
図１は、駆動トランジスタ及び映像信号書き込みトランジスタの断面例を示す説明図である。図１に示したのは、ｐ型シリコン基板に形成された埋め込みｎ型ウェル内のｐ型ウェルに駆動トランジスタが形成されている例を示したものである。図１に示したように、駆動トランジスタのｐ型ウェルを、隣接する駆動回路間で電気的に分離するために、駆動トランジスタのｐ型ウェル間にｎ型ウェルを形成すると、駆動回路の微細化が困難になる。
【００１９】
駆動回路を微細化しようとすれば、駆動トランジスタのサイズを、ｎ型ウェル領域を形成するスペースを確保するために小さくする必要がある。しかし、例えばゲート長を縮小すると、駆動トランジスタの特性ばらつきが増大する。駆動トランジスタの特性ばらつきの増大は、各駆動回路に設けられる有機ＥＬ素子の輝度のばらつきが増大することに繋がり、画面のユニフォーミティが損なわれる。従って、ｐ型シリコン基板に形成された埋め込みｎ型ウェル内のｐ型ウェルに駆動トランジスタを形成すると、駆動回路の微細化と、画面のユニフォーミティを向上させることとを両立させることが困難になる。
【００２０】
また、駆動トランジスタとして単結晶シリコンウェハに形成したＭＯＳトランジスタを用いる技術もある。しかし、単結晶シリコンウェハに形成したＭＯＳトランジスタを駆動トランジスタとして用いると、移動度補正が過剰にかかり、画面のユニフォーミティが損なわれる。特許文献２では、移動度補正が過剰にかかる現象に起因する表示むらを抑制する技術が開示されている。特許文献２では、駆動トランジスタのｐ型ウェル（バックゲート）の電位を、閾値電圧が高くなるように制御することで、移動度補正が過剰にかかることを避ける技術が開示されている。しかし、基板バイアスを制御する回路や端子を設けると、駆動回路の高集積密度化、すなわち、表示装置の高精細化の妨げとなる。
【００２１】
そこで本件開示者は、上述した内容に鑑み、有機ＥＬ素子などの自発光デバイスを用いた表示装置において、画面の表示性能の向上及び高精細化が可能な技術について鋭意検討を行った。その結果、本件開示者は、以下で説明するように、自発光デバイスを用いた表示装置において、画面の表示性能の向上及び高精細化が可能な技術を考案するに至った。
【００２２】
以上、本開示の実施の形態の概要について説明した。
【００２３】
［１．２．表示装置及び画素の構成例］
続いて、本開示の実施の形態に係る有機ＥＬ表示装置の構成例を説明する。図２は、本開示の実施の形態に係る有機ＥＬ表示装置の構成例を示す説明図である。以下、図２を用いて本開示の実施の形態に係る有機ＥＬ表示装置の構成例について説明する。
【００２４】
なお、以下の回路構成の説明においては、「電気的に接続」を単に「接続」と記載するし、この「電気的に接続」は、直接に接続されることに限らず、他のトランジスタ（スイッチングトランジスタが典型例である）その他の電気素子（能動素子に限らず受動素子でもよい）を介して接続されることも含む。
【００２５】
図２に示したように、本開示の実施の形態に係る有機ＥＬ表示装置１は、画素アレイ部１１と、ライトスキャナ１２と、ドライブスキャナ１３と、水平セレクタ１４と、を含んで構成される。
【００２６】
画素アレイ部１１は、有機ＥＬ素子ＯＬＥＤを含む複数の画素１５が行列状に２次元配置される。有機ＥＬ表示装置１がカラー表示に対応している場合、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素それぞれが図２の画素１５に相当する。具体的には、カラー表示対応の表示装置において、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。なお、１つの画素としては、ＲＧＢ３色の副画素の組み合わせに限られるものではなく、３色の副画素にさらに１色または複数色の副画素を加えて１つの画素を構成することも可能である。具体的には、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２７】
画素アレイ部１１においては、ｍ行ｎ列の画素１５の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線ＷＳと電源供給線ＤＳとが、画素行毎に配線されている。さらに、ｍ行ｎ列の画素１５の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線１６が画素列毎に配線されている。
【００２８】
走査線ＷＳは、ライトスキャナ１２の対応する行の端にそれぞれ接続されている。電源供給線ＤＳは、ドライブスキャナ１３の対応する行の端にそれぞれ接続されている。
【００２９】
ライトスキャナ１２は、クロックパルスに同期してスタートパルスを順にシフト（転送）するシフトレジスタ回路等によって構成されている。ライトスキャナ１２は、画素アレイ部１１のそれぞれの画素１５への映像信号の信号電圧の書込みに際して、走査線ＷＳに対して書込み走査信号を順次供給することによって、画素アレイ部１１のそれぞれの画素１５を行単位で順番に走査（線順次走査）する。
【００３０】
ドライブスキャナ１３は、クロックパルスに同期してスタートパルスを順にシフトするシフトレジスタ回路等によって構成されている。ドライブスキャナ１３は、ライトスキャナ１２による線順次走査に同期して、第１電源電位Ｖｃｃｐと、第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉとで切替え可能な電源電位を電源供給線ＤＳに供給する。この電源電位の第１電源電位Ｖｃｃｐ、第２電源電位Ｖｉｎｉの切替えによって、それぞれの画素１５の発光状態と非発光状態との制御が行われる。
【００３１】
水平セレクタ１４は、図示せぬ信号供給源から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇと基準電圧Ｖｏｆｓとを選択的に出力する。ここで、基準電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００３２】
水平セレクタ１４から出力される信号電圧Ｖｓｉｇおよび基準電圧Ｖｏｆｓは、信号線１６を介して画素アレイ部１１のそれぞれの画素１５に対して、ライトスキャナ１２による走査によって選択された画素行の単位で書込まれる。すなわち、水平セレクタ１４は、信号電圧Ｖｓｉｇを行単位で書込む線順次書込みの駆動形態をとっている。
【００３３】
以上、図２を用いて本開示の実施の形態に係る有機ＥＬ表示装置１の構成例について説明した。続いて、画素アレイ部１１のそれぞれの画素１５の具体的な構成例について説明する。
【００３４】
図３は、本開示の実施の形態に係る有機ＥＬ表示装置１における、画素アレイ部１１のそれぞれの画素１５の構成例を示す説明図である。以下、図３を用いて画素１５の構成例について説明する。
【００３５】
図３に示したように、画素１５は、有機ＥＬ素子ＯＬＥＤと、駆動トランジスタＴｄｒｖと、映像信号書き込みトランジスタＴｓｉｇと、保持容量Ｃｓと、補助容量Ｃｅｌと、を含んで構成される。
【００３６】
有機ＥＬ素子ＯＬＥＤは、全ての画素１５に対して共通に配線された電源供給線ＤＳにカソード電極が接続されている。そして有機ＥＬ素子ＯＬＥＤを駆動するための駆動回路は、駆動トランジスタＴｄｒｖと、映像信号書き込みトランジスタＴｓｉｇと、保持容量Ｃｓと、補助容量Ｃｅｌと、で構成される。
【００３７】
駆動トランジスタＴｄｒｖは、一方の電極（ソース・ドレイン電極）が有機ＥＬ素子ＯＬＥＤのアノード電極に接続され、他方の電極（ソース・ドレイン電極）が電源供給線ＤＳに接続されている。また駆動トランジスタＴｄｒｖのバックゲートは接地されている。
【００３８】
映像信号書き込みトランジスタＴｓｉｇは、一方の電極（ソース・ドレイン電極）が信号線１６に接続され、他方の電極（ソース・ドレイン電極）が駆動トランジスタＴｄｒｖのゲート電極に接続されている。また、映像信号書き込みトランジスタＴｓｉｇのゲート電極は、走査線ＷＳに接続されている。
【００３９】
駆動トランジスタＴｄｒｖおよび映像信号書き込みトランジスタＴｓｉｇにおいて、一方の電極とは、ソース・ドレイン領域に電気的に接続された金属配線をいい、他方の電極とは、ドレイン・ソース領域に電気的に接続された金属配線をいう。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４０】
本実施形態では、駆動トランジスタＴｄｒｖと、映像信号書き込みトランジスタＴｓｉｇとで、キャリア移動度が異なるトランジスタを用いる。例えば、映像信号書き込みトランジスタＴｓｉｇには、シリコン（Ｓｉ）半導体基板上に形成したＭＯＳトランジスタを用い、駆動トランジスタＴｄｒｖには薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を用い、それぞれ使い分ける。本実施形態では、映像信号書き込みトランジスタＴｓｉｇには、例えばｎチャネル型のＭＯＳＴＦＴが用いられる。なお、映像信号書き込みトランジスタＴｓｉｇの導電型はｐチャネル型であってもよい。
【００４１】
Ｓｉ半導体基板上に形成したＭＯＳトランジスタは、多結晶もしくは非晶質のＴＦＴを用いる場合に比べチャネル移動度が高く、特性バラつきが小さいという特長を有する。本実施形態に係る有機ＥＬ表示装置１は、映像信号書き込みトランジスタＴｓｉｇに、Ｓｉ半導体基板上に形成したＭＯＳトランジスタを用いることで、この特長から、パネル外部からの映像信号を、その品質を高く維持したまま、駆動トランジスタＴｄｒｖのゲート端子に入力することが出来る。
【００４２】
一方、ＴＦＴはボディ領域が電気的に浮遊状態のため基板バイアス効果を受けないという特長を有する。従って、本実施形態に係る有機ＥＬ表示装置１は、駆動トランジスタにＴＦＴを用いることで、基板バイアス効果による駆動電流の低下、すなわち、表示装置としては輝度の劣化を抑制することができる。さらに、単結晶Ｓｉ−ＭＯＳトランジスタに比べてＴＦＴはチャネル移動度が低いため、図３に示した画素１５において、上述したような過剰な移動度補正がかかってしまうことがなく、画面のユニフォーミティが損なわれるようなことも無い。本実施形態では、駆動トランジスタＴｄｒｖのキャリア移動度は、映像信号書き込みトランジスタＴｓｉｇのキャリア移動度より低くなるよう形成される。図３に示した画素１５において、駆動トランジスタＴｄｒｖのキャリア移動度が映像信号書き込みトランジスタＴｓｉｇのキャリア移動度より低くなるよう形成されることで、本実施形態に係る有機ＥＬ表示装置１は、画面の表示性能の向上が可能となる。
【００４３】
保持容量Ｃｓは、一方の電極（第１ノード）が駆動トランジスタＴｄｒｖの他方のソース・ドレイン領域、および、有機ＥＬ素子ＯＬＥＤのアノード電極に接続されており、他方の電極（第２ノード）が駆動トランジスタＴｄｒｖのゲート電極および映像信号書き込みトランジスタＴｓｉｇのソース・ドレイン領域に接続されている。
【００４４】
補助容量Ｃｅｌは、一方の電極が有機ＥＬ素子ＯＬＥＤのアノード電極に、他方の電極が電源供給線ＤＳにそれぞれ接続されている。補助容量Ｃｅｌは、有機ＥＬ素子ＯＬＥＤの等価容量の容量不足分を補うべく、その等価容量の補助となって、保持容量Ｃｓに対する映像信号の書込みゲインを高めるために設けられている。
【００４５】
なお図３においては、補助容量Ｃｅｌの他方の電極が電源供給線ＤＳに接続されるように構成されているが、補助容量Ｃｅｌの他方の電極の接続先としては、電源供給線ＤＳに限られるものではなく、固定電位のノードであればよい。補助容量Ｃｅｌの他方の電極を固定電位のノードに接続することで、有機ＥＬ素子ＯＬＥＤの容量不足分を補い、保持容量Ｃｓに対する映像信号の書込みゲインを高めることができる。
【００４６】
以上、図３を用いて画素１５の具体的な構成例について説明した。続いて、有機ＥＬ表示装置１の画素１５の動作例について説明する。
【００４７】
［１．３．画素の動作例］
図４は、本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５の動作例をタイミングチャートで示す説明図である。以下、図４を用いて本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５の動作例について説明する。
【００４８】
図４に示したタイミングチャートには、電源供給線ＤＳの電位、走査線ＷＳの電位、信号線１６の電位（Ｖｓｉｇ／Ｖｏｆｓ）、図３の画素１５における駆動トランジスタＴｄｒｖのゲート電位Ｇａｔｅおよび駆動トランジスタＴｄｒｖのソースＳｏｕｒｃｅのそれぞれの変化が示されている。
【００４９】
図４において、時刻ｔ０以前は、前の表示フレーム（前フレーム）における有機ＥＬ素子ＯＬＥＤの発光期間となる。前フレームの発光期間では、電源供給線ＤＳの電位が第１電源電位（以下、高電位という）Ｖｃｃｐにあり、また、映像信号書き込みトランジスタＴｓｉｇが非導通状態にある。
【００５０】
ここで、駆動トランジスタＴｄｒｖは、飽和領域で動作するように設計されている。これにより、駆動トランジスタＴｄｒｖのゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線ＤＳから駆動トランジスタＴｄｒｖを通して有機ＥＬ素子ＯＬＥＤに供給される。そして、有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００５１】
時刻ｔ０になると、線順次走査の新しい表示フレーム（現フレーム）に入る。駆動トランジスタＴｄｒｖの閾値電圧をＶｔｈとすると、電源供給線ＤＳの電位が、高電位Ｖｃｃｐから、信号線１６の基準電圧Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、低電位という）Ｖｉｎｉに切替わる。
【００５２】
ここで、有機ＥＬ素子ＯＬＥＤの閾値電圧をＶｔｈｅｌ、共通電源供給線の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位Ｖｉｎｉを、Ｖｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、Ｓｏｕｒｃｅの電位が低電位Ｖｉｎｉに略等しくなるため、有機ＥＬ素子ＯＬＥＤは逆バイアス状態となって消光する。
【００５３】
続いて、時刻ｔ１において、走査線ＷＳの電位が低電位側から高電位側に遷移することで、映像信号書き込みトランジスタＴｓｉｇが導通状態となる。このとき、水平セレクタ１４から信号線１６に対して基準電圧Ｖｏｆｓが供給されている状態にあるため、Ｇａｔｅの電位が基準電圧Ｖｏｆｓになる。また、Ｓｏｕｒｃｅの電位は、基準電圧Ｖｏｆｓよりも十分に低い電位、すなわち低電位Ｖｉｎｉにある。
【００５４】
またこのとき、駆動トランジスタＴｄｒｖのゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないため、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなる関係に設定する必要がある。
【００５５】
このように、Ｇａｔｅの電位を基準電圧Ｖｏｆｓに固定し、かつ、Ｓｏｕｒｃｅの電位を低電位Ｖｉｎｉに固定して初期化する処理が、後述する閾値補正処理（Ｖｔｈ補正）を行う前の準備（閾値補正準備）の処理である。
【００５６】
続いて、時刻ｔ２において、電源供給線ＤＳの電位が低電位Ｖｉｎｉから高電位Ｖｃｃｐに切替わると、Ｇａｔｅの電位が基準電圧Ｖｏｆｓに保たれた状態で閾値補正処理（Ｖｔｈ補正）が開始される。すなわち、Ｇａｔｅの電位から駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈを減じた電位に向けてＳｏｕｒｃｅの電位が上昇を開始する。
【００５７】
この閾値補正処理が進むと、やがて駆動トランジスタＴｄｒｖのゲート−ソース間電圧Ｖｇｓが駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量Ｃｓに保持される。
【００５８】
なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量Ｃｓ側に流れ、有機ＥＬ素子ＯＬＥＤ側には流れないようにするために、有機ＥＬ素子ＯＬＥＤがカットオフ状態となるように、電源供給線には電位Ｖｃａｔｈを設定しておくこととする。
【００５９】
続いて時刻ｔ３において、走査線ＷＳの電位が低電位側に遷移することで、映像信号書き込みトランジスタＴｓｉｇが非導通状態となる。このとき、駆動トランジスタＴｄｒｖのゲート電極が信号線１６から電気的に切り離されることによってフローティング状態になる。しかしながら、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈに等しいために、駆動トランジスタＴｄｒｖはカットオフ状態にある。したがって、駆動トランジスタＴｄｒｖに駆動電流Ｉｄｓは流れない。
【００６０】
続いて時刻ｔ４において、信号線１６の電位が基準電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切替わる。続いて、時刻ｔ５において、走査線ＷＳの電位が高電位側に遷移することで、映像信号書き込みトランジスタＴｓｉｇは、導通状態となって映像信号の信号電圧Ｖｓｉｇをサンプリングし、映像信号を画素１５に書込む。
【００６１】
この映像信号書き込みトランジスタＴｓｉｇによる信号電圧Ｖｓｉｇの書込みにより、Ｇａｔｅの電位が信号電圧Ｖｓｉｇになる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタＴｄｒｖの駆動の際に、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈが、保持容量Ｃｓに保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。
【００６２】
このとき、有機ＥＬ素子ＯＬＥＤは、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線ＤＳから駆動トランジスタＴｄｒｖに流れる駆動電流Ｉｄｓは、有機ＥＬ素子ＯＬＥＤの等価容量および補助容量Ｃｅｌに流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの等価容量および補助容量Ｃｅｌの充電が開始される。
【００６３】
有機ＥＬ素子ＯＬＥＤの等価容量および補助容量Ｃｅｌが充電されることにより、Ｓｏｕｒｃｅの電位が時間の経過とともに上昇していく。このとき、すでに、駆動トランジスタＴｄｒｖの閾値電圧Ｖｔｈの画素毎のばらつきがキャンセルされており、駆動トランジスタＴｄｒｖの駆動電流Ｉｄｓは、駆動トランジスタＴｄｒｖの移動度μに依存したものとなる。なお、駆動トランジスタＴｄｒｖの移動度μは、駆動トランジスタＴｄｒｖのチャネルを構成する半導体薄膜の移動度である。
【００６４】
ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量Ｃｓの保持電圧（駆動トランジスタＴｄｒｖのゲート−ソース間電圧）Ｖｇｓの比率、すなわち書込みゲインが１（理想値）であると仮定する。すると、Ｓｏｕｒｃｅの電位がＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタＴｄｒｖのゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００６５】
すなわち、Ｓｏｕｒｃｅの電位の上昇分ΔＶは、保持容量Ｃｓに保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、すなわち、保持容量Ｃｓの充電電荷を放電するように作用する。言い換えると、Ｓｏｕｒｃｅの電位の上昇分ΔＶは、保持容量Ｃｓに対して負帰還がかけられたことになる。従って、Ｓｏｕｒｃｅの電位の上昇分ΔＶは負帰還の帰還量となる。
【００６６】
このように、駆動トランジスタＴｄｒｖに流れる駆動電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタＴｄｒｖの駆動電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この処理が、駆動トランジスタＴｄｒｖの移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６７】
続いて、時刻ｔ６において、走査線ＷＳが低電位側に遷移することで、映像信号書き込みトランジスタＴｓｉｇが非導通状態となる。これにより、駆動トランジスタＴｄｒｖのゲート電極は、信号線１６から電気的に切り離されるためにフローティング状態になる。
【００６８】
ここで、駆動トランジスタＴｄｒｖのゲート電極がフローティング状態にあるときは、駆動トランジスタＴｄｒｖのゲート−ソース間に保持容量Ｃｓが接続されていることにより、Ｓｏｕｒｃｅの電位の変動に連動してＧａｔｅの電位も変動する。
【００６９】
このように、駆動トランジスタＴｄｒｖのゲート電位がソース電位の変動に連動して変動する動作が、言い換えると、保持容量Ｃｓに保持されたゲート−ソース間電圧Ｖｇｓを保ったまま、駆動トランジスタＴｄｒｖのゲート電位およびソース電位が上昇する動作が、いわゆるブートストラップ動作である。
【００７０】
駆動トランジスタＴｄｒｖのゲート電極がフローティング状態になり、それと同時に、駆動トランジスタＴｄｒｖの駆動電流Ｉｄｓが有機ＥＬ素子ＯＬＥＤに流れ始めることにより、有機ＥＬ素子ＯＬＥＤのアノード電位が上昇する。
【００７１】
そして、有機ＥＬ素子ＯＬＥＤのアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子ＯＬＥＤに駆動電流が流れ始め、有機ＥＬ素子ＯＬＥＤが発光を開始する。また、有機ＥＬ素子ＯＬＥＤのアノード電位の上昇は、駆動トランジスタＴｄｒｖのソース電位、すなわちＳｏｕｒｃｅの電位の上昇に他ならない。そして、Ｓｏｕｒｃｅの電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、Ｇａｔｅの電位も連動して上昇する。
【００７２】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、Ｇａｔｅの電位の上昇量はＳｏｕｒｃｅの電位の上昇量に等しくなる。従って、発光期間中、駆動トランジスタＴｄｒｖのゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ７で信号線１６の電位が映像信号の信号電圧Ｖｓｉｇから基準電圧Ｖｏｆｓに切替わる。
【００７３】
上述した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）、および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ５〜ｔ６の期間において並行して実行される。
【００７４】
以上、図４を用いて本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５の動作例について説明した。続いて、本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５の断面の例を説明する。
【００７５】
［１．４．断面例］
本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５は、上述したように、映像信号書き込みトランジスタＴｓｉｇには、Ｓｉ半導体基板上に形成したＭＯＳトランジスタを用い、駆動トランジスタＴｄｒｖにはＴＦＴを用い、それぞれ使い分ける。
【００７６】
図５は、本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５に形成される映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖの断面の構成例を示す説明図である。
【００７７】
映像信号書き込みトランジスタＴｓｉｇは、Ｓｉ基板１０１にソース・ドレイン領域１１１、１１２が形成され、ゲート絶縁膜１１５上に、ゲート電極１１４がサイドウォール１１３に囲まれるよう形成される。
【００７８】
一方、駆動トランジスタＴｄｒｖは、Ｓｉ基板１０１上に形成された酸化膜１０２の上部にソース・ドレイン領域１２１、１２２が形成され、ゲート絶縁膜１２４上に、ゲート電極１２５が形成される。
【００７９】
このように映像信号書き込みトランジスタＴｓｉｇにはＳｉ基板１０１に形成したＭＯＳトランジスタを用い、駆動トランジスタＴｄｒｖにはＴＦＴを用いることで、本開示の実施の形態に係る有機ＥＬ表示装置１は、映像の高品質化及びユニフォーミティの低下の回避が可能となる。
【００８０】
図６は、本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５に形成される映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖの断面の別の構成例を示す説明図である。図６に示したのは、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いた場合の映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖの断面例である。
【００８１】
ＳＯＩ基板を用いる場合、Ｓｉ基板１０１上に埋め込み酸化膜１０３を形成し、埋め込み酸化膜１０３の上にソース・ドレイン領域１２１、１２２が形成され、ゲート絶縁膜１２４上に、ゲート電極１２５が形成されることで駆動トランジスタＴｄｒｖが形成される。また埋め込み酸化膜１０３の上にソース・ドレイン領域１１１、１１２が形成され、ゲート絶縁膜１１５上に、ゲート電極１１４がサイドウォール１１３に囲まれるよう形成されることで映像信号書き込みトランジスタＴｓｉｇが形成される。
【００８２】
なおＳＯＩ基板を用いる場合、映像信号書き込みトランジスタＴｓｉｇは、動作を安定にするためにボディ領域を接地し、駆動トランジスタＴｄｒｖはボディ領域を意図的に浮遊状態にすればよい。駆動トランジスタＴｄｒｖのチャネル移動度を下げるには、駆動トランジスタＴｄｒｖを形成する領域のみに、選択的に不純物（例えば、アルゴン（Ａｒ）など）をイオン注入してＳＯＩ層を非晶質化した後に、図６のように駆動トランジスタＴｄｒｖを形成すればよい。また駆動トランジスタＴｄｒｖのチャネル移動度を下げるために、駆動トランジスタＴｄｒｖを形成する領域のＳＯＩ層を選択的に除去した後に駆動トランジスタＴｄｒｖとして用いるＴＦＴを形成してもよい
【００８３】
このように、映像信号書き込みトランジスタＴｓｉｇにはＳｉ基板に形成したＭＯＳトランジスタを用い、駆動トランジスタＴｄｒｖにはＴＦＴを用いることで、駆動トランジスタＴｄｒｖと駆動トランジスタＴｄｒｖとを、ウェル分離を用いて電気的に分離する方法に比べ、駆動トランジスタＴｄｒｖの基板バイアス効果の抑制が省スペースで実現できる。
【００８４】
図７は、画素１５の断面例を示す説明図であり、映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖを水平方向に並べて形成した場合の例を示す説明図である。
【００８５】
図７に示したように映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖを水平方向に並べて形成しても良いが、画素１５をより高精細化するために、映像信号書き込みトランジスタＴｓｉｇ及び駆動トランジスタＴｄｒｖを積層させて形成してもよい。すなわち、Ｓｉ基板に映像信号書き込みトランジスタＴｓｉｇを形成し、映像信号書き込みトランジスタＴｓｉｇの上部に積層された配線層にＴＦＴとして駆動トランジスタＴｄｒｖを形成しても良い。
【００８６】
図８は、本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５の断面例を示す説明図である。図８に示した画素１５は、Ｓｉ基板１０１上に映像信号書き込みトランジスタＴｓｉｇを形成し、映像信号書き込みトランジスタＴｓｉｇの上部に配線層間膜１３１、１３２、１３３を形成し、配線層間膜１３３が形成された領域に保持容量Ｃｓ及び駆動トランジスタＴｄｒｖが形成されている。そして図８に示した画素１５は、駆動トランジスタＴｄｒｖの上部に配線層間膜１３４、１３５、１３６が形成されているとともに、配線層間膜１３５の上部にアノード電極１５１、有機材料層１５２、カソード電極１５３が形成されている。なおアノード電極１５１、有機材料層１５２、カソード電極１５３によって有機ＥＬ素子ＯＬＥＤが構成される。
【００８７】
映像信号書き込みトランジスタＴｓｉｇの一方のソース・ドレイン領域には、コンタクトホール及びコンタクトビア１４０を介して映像信号線（Ｖｓｉｇ）１６が接続され、ゲート電極１１４にはコンタクトホール及びコンタクトビア１４０を介して走査線ＷＳが接続される。また、駆動トランジスタＴｄｒｖの一方のソース・ドレイン領域１２１には、コンタクトホール及びコンタクトビア１４０を介して電源供給線ＤＳが接続されており、ゲート電極１２５にはコンタクトホール及びコンタクトビア１４０を介して保持容量Ｃｓの一方の電極１６１が接続されている。保持容量Ｃｓの他方の電極１６２は、有機ＥＬ素子ＯＬＥＤのアノード電極１５１に接続される。
【００８８】
Ｓｉ基板に映像信号書き込みトランジスタＴｓｉｇを形成し、映像信号書き込みトランジスタＴｓｉｇの上部に積層された配線層にＴＦＴとして駆動トランジスタＴｄｒｖを形成することで、高精細化のために駆動回路を微細化してもトランジスタサイズを小さくしなくて済む。従って、本開示の実施の形態に係る有機ＥＬ表示装置は、映像信号書き込みトランジスタＴｓｉｇと駆動トランジスタＴｄｒｖとを図８のように積層させて形成することで、トランジスタ特性のバラつきに起因するユニフォーミティの劣化を回避出来るという効果を有する。
【００８９】
また、Ｓｉ基板に映像信号書き込みトランジスタＴｓｉｇを形成し、映像信号書き込みトランジスタＴｓｉｇの上部に積層された配線層にＴＦＴとして駆動トランジスタＴｄｒｖを形成することで、駆動トランジスタＴｄｒｖのゲート長を短くしなくて済むという効果もある。駆動トランジスタＴｄｒｖのゲート長が短くなると、ドレイン電圧に依存して駆動トランジスタＴｄｒｖの電流が増加するからである。
【００９０】
図９は、駆動トランジスタＴｄｒｖの電圧電流特性の例を示す説明図である。図９に示したグラフの破線は理想的な電圧電流特性の例であり、実線は実際の電圧電流特性の例である。理想的には、駆動トランジスタＴｄｒｖのドレイン−ソース間の電圧Ｖｄｓがある程度まで低下しても、駆動トランジスタＴｄｒｖのドレイン電流Ｉｄは不変である。しかし駆動トランジスタＴｄｒｖのゲート長が短くなると、実際には、駆動トランジスタＴｄｒｖのドレイン−ソース間の電圧Ｖｄｓが低下するにつれてドレイン電流Ｉｄも低下するために、輝度が劣化する。
【００９１】
しかし、駆動トランジスタＴｄｒｖのゲート長を長くすることで、駆動トランジスタＴｄｒｖの電圧電流特性を理想的な状態に近付けることが出来る。すなわち、駆動トランジスタＴｄｒｖのゲート長を長くすることで、電圧Ｖｄｓの低下によってもドレイン電流Ｉｄが低下せず、輝度の劣化を回避出来る。すなわち、駆動トランジスタＴｄｒｖを定電流源に近い状態で使用できることになる。
【００９２】
また、映像信号書き込みトランジスタＴｓｉｇと駆動トランジスタＴｄｒｖとを並べて形成すると、基板内に形成されるＰＮ接合における寄生容量や寄生リークに起因し、隣接している駆動回路が誤動作を起こし、本来出力したいものとは違う情報が表示される場合がありうる。これに対し、図８のように、映像信号書き込みトランジスタＴｓｉｇと駆動トランジスタＴｄｒｖとを、配線層間膜１３１、１３２、１３３を介して（例えば、５００ｎｍ以上の酸化膜を介して）遠ざけることで、このような誤動作を回避することが出来る。
【００９３】
図８に示したのは、保持容量ＣｓをＭＩＭキャパシタとした例であるが、保持容量ＣｓをＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタとしてもよい。
【００９４】
図１０は、本開示の実施の形態に係る有機ＥＬ表示装置１の画素１５の別の断面例を示す説明図である。図１０に示した画素１５は、保持容量ＣｓをＭＩＳキャパシタとした例である。保持容量Ｃｓを、配線層に形成したＭＩＭキャパシタとする場合に比べ、ＭＩＳキャパシタは誘電体膜の膜厚を薄くできる。例えば、ＭＩＳキャパシタは誘電体膜の膜厚を１０ｎｍ以下の酸化膜とすることが出来る。このため、映像信号書き込みトランジスタＴｓｉｇのゲート酸化膜厚と、ＭＩＳキャパシタで構成した保持容量Ｃｓの絶縁膜厚とを異ならせることが出来る。従って、保持容量ＣｓをＭＩＳキャパシタとすることで、小面積ながらも高い容量を確保することが出来る。
【００９５】
なお、図１０に示したように映像信号書き込みトランジスタＴｓｉｇと保持容量Ｃｓとを並べて形成する場合、保持容量Ｃｓには映像信号書き込みトランジスタＴｓｉｇと同じ絶縁膜を用いてもよく、保持容量Ｃｓの高容量化のために、映像信号書き込みトランジスタＴｓｉｇと保持容量Ｃｓの誘電体膜とを個別に作り分けても良い。
【００９６】
＜２．まとめ＞
以上説明したように本開示の実施の形態によれば、駆動トランジスタと、映像信号書き込みトランジスタとでキャリア移動度が異なるトランジスタ、例えば、映像信号書き込みトランジスタには単結晶Ｓｉ基板上に形成されたＭＯＳトランジスタを用い、駆動トランジスタにはＴＦＴを用いる、有機ＥＬ表示装置１が提供される。
【００９７】
本開示の実施の形態に係る有機ＥＬ表示装置１は、駆動トランジスタと、映像信号書き込みトランジスタとでキャリア移動度が異なるトランジスタを用いることで、信号品質を高く維持できるとともに、輝度劣化を起こさず、また移動度補正が過剰にかかることに起因する画面のユニフォーミティが損なわれることを回避出来る。
【００９８】
本開示の実施の形態に係る有機ＥＬ表示装置１は、キャリア移動度が異なる駆動トランジスタと、映像信号書き込みトランジスタとを、配線層間膜を介して積層させて形成することができる。駆動トランジスタと、映像信号書き込みトランジスタとを配線層間膜を介して積層させることで、駆動トランジスタのゲート長を長くすることができ、駆動トランジスタＴｄｒｖを定電流源に近い状態で使用できる。また駆動トランジスタと、映像信号書き込みトランジスタとを配線層間膜を介して積層させることで、駆動トランジスタと、映像信号書き込みトランジスタとの間のカップリングを抑制し、本来出力したいものとは違う情報が表示される誤動作を回避することが出来る。
【００９９】
本開示の実施の形態に係る有機ＥＬ表示装置１は、様々な機器に搭載することが可能である。例えば、本開示の実施の形態に係る有機ＥＬ表示装置１は、テレビジョン受像機、パーソナルコンピュータ、携帯電話、高機能携帯電話（スマートフォン）、タブレット型携帯端末、携帯型音楽プレーヤ、ゲーム機、デジタルスチルカメラ、デジタルビデオカメラ、腕時計型、頭部装着型、ペンダント型その他のウェアラブルコンピュータ等、様々な機器に搭載できる。
【０１００】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１０１】
例えば、上記実施形態では、発光素子として有機ＥＬ素子を用いていたが、本技術はかかる例に限定されない。例えば、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部を用いた表示装置に対しても、上記実施形態と同様に、駆動トランジスタと、映像信号書き込みトランジスタとはキャリア移動度が異なるトランジスタを用いてもよい。
【０１０２】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【０１０３】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
発光部及び前記発光部を駆動するための駆動回路を備えた発光素子を複数有し、
前記駆動回路は、
前記発光部を制御する駆動トランジスタと、
映像信号の書き込みを制御する映像信号書き込みトランジスタと、
容量素子と、
を備え、
前記駆動トランジスタは、一方のソース・ドレイン領域が電流供給線に接続され、他方のソース・ドレイン領域が前記発光部及び前記容量素子の第１ノードに接続され、ゲート電極が前記容量素子の第２ノードに接続され、
前記映像信号書き込みトランジスタは、一方のソース・ドレイン領域がデータ線に接続され、他方のソース・ドレイン領域が前記駆動トランジスタのゲート電極及び前記容量素子の第２ノードに接続され、ゲート電極が走査線に接続され、
前記駆動トランジスタと、前記映像信号書き込みトランジスタとはキャリア移動度が異なる、表示装置。
（２）
前記駆動トランジスタのキャリア移動度は、前記映像信号書き込みトランジスタのキャリア移動度より低い、前記（１）に記載の表示装置。
（３）
前記映像信号書き込みトランジスタはシリコン半導体基板上に形成され、前記駆動トランジスタは薄膜トランジスタを用いる、前記（１）に記載の表示装置。
（４）
前記駆動トランジスタは、ｎチャネル型のＭＯＳトランジスタである、前記（２）に記載の表示装置。
（５）
前記駆動トランジスタは配線層に形成される、前記（２）または（３）に記載の表示装置。
（６）
前記駆動トランジスタと前記映像信号書き込みトランジスタとは水平方向において少なくとも一部が重なる位置に形成される、前記（５）に記載の表示装置。
（７）
前記容量素子は、前記駆動トランジスタのソース・ドレイン領域を第１ノードとして、前記映像信号書き込みトランジスタのソース・ドレイン領域を第２ノードとする、前記（１）〜（６）のいずれかに記載の表示装置。
（８）
前記容量素子は、ＭＩＳ（Metal Insulator Semiconductor）キャパシタである前記（７）に記載の表示装置。
（９）
前記映像信号書き込みトランジスタのゲート酸化膜厚と、前記ＭＩＳキャパシタの絶縁膜厚とが異なる、前記（８）に記載の表示装置。
（１０）
前記（１）〜（９）のいずれかに記載の表示装置を備える、電子機器。
【符号の説明】
【０１０４】
１            ：有機ＥＬ表示装置
１１          ：画素アレイ部
１２          ：ライトスキャナ
１３          ：ドライブスキャナ
１４          ：水平セレクタ
１５          ：画素
１６          ：信号線
３２          ：電源供給線
１０１        ：Ｓｉ基板
１０２        ：酸化膜
１０３        ：埋め込み酸化膜
１１１        ：ソース・ドレイン領域
１１２        ：ソース・ドレイン領域
１１３        ：サイドウォール
１１４        ：ゲート電極
１１５        ：ゲート絶縁膜
１２１        ：ソース・ドレイン領域
１２２        ：ソース・ドレイン領域
１２４        ：ゲート絶縁膜
１２５        ：ゲート電極
１３１        ：配線層間膜
１３２        ：配線層間膜
１３３        ：配線層間膜
１３４        ：配線層間膜
１３５        ：配線層間膜
１３６        ：配線層間膜
１４０        ：コンタクトホール及びコンタクトビア
１５１        ：アノード電極
１５２        ：有機材料層
１５３        ：カソード電極
１６１        ：電極
１６２        ：電極
Ｃｓ          ：保持容量
Ｃｅｌ        ：補助容量
ＤＳ          ：電源供給線
Ｔｄｒｖ      ：駆動トランジスタ
Ｔｓｉｇ      ：映像信号書き込みトランジスタ
ＷＳ          ：走査線
【図１】
2017183355.tif 000003
【図２】
2017183355.tif 000004
【図３】
2017183355.tif 000005
【図４】
2017183355.tif 000006
【図５】
2017183355.tif 000007
【図６】
2017183355.tif 000008
【図７】
2017183355.tif 000009
【図８】
2017183355.tif 000010
【図９】
2017183355.tif 000011
【図１０】
2017183355.tif 000012
【国際調査報告】
2017183355.tif 000013
2017183355.tif 000014
2017183355.tif 000015
2017183355.tif 000016
2017183355.tif 000017
2017183355.tif 000018