(57)【要約】  表面と、表面と反対側の裏面とを有する基板と、基板の裏面側に設けられ、多結晶のＩＩＩ族窒化物半導体からなり、基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層と、基板の表面側に設けられ、単結晶のＩＩＩ族窒化物半導体からなり、基板の線膨張係数と異なる線膨張係数を有する表面側半導体層と、を有し、表面側半導体層の厚さは、裏面側半導体層が設けられず表面側半導体層のみが設けられる場合の窒化物半導体テンプレートをＩＩＩ族窒化物半導体の成長温度に加熱したときに表面側半導体層にクラックが生じる臨界厚さを越える厚さである。
2017216997.tif 000002
【特許請求の範囲】
【請求項１】
表面と、前記表面と反対側の裏面とを有する基板と、
前記基板の前記裏面側に設けられ、多結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層と、
前記基板の前記表面側に設けられ、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層と、
を有し、
前記表面側半導体層の厚さは、前記裏面側半導体層が設けられず前記表面側半導体層のみが設けられる場合に前記表面側半導体層にクラックが生じる臨界厚さを越える厚さである窒化物半導体テンプレート。
【請求項２】
前記表面側半導体層の厚さは、２０μｍ超である請求項１に記載の窒化物半導体テンプレート。
【請求項３】
前記表面側半導体層の厚さは、５０μｍ以上である請求項２に記載の窒化物半導体テンプレート。
【請求項４】
前記表面側半導体層の厚さに対する前記裏面側半導体層の厚さの比率は、１．０倍以上１．５倍以下である請求項１〜３のいずれか１項に記載の窒化物半導体テンプレート。
【請求項５】
前記裏面側半導体層の厚さは、５０μｍ以上である請求項１〜４のいずれか１項に記載の窒化物半導体テンプレート。
【請求項６】
前記表面側半導体層の表面における転位密度は、５×１０７ｃｍ−２以下である請求項１〜５のいずれか１項に記載の窒化物半導体テンプレート。
【請求項７】
前記表面側半導体層の表面における転位密度は、１×１０７ｃｍ−２未満である請求項６に記載の窒化物半導体テンプレート。
【請求項８】
前記表面側半導体層の表面の二乗平均平方根粗さは、ａｓ−ｇｒｏｗｎの状態で、２ｎｍ以下である請求項１〜７のいずれか１項に記載の窒化物半導体テンプレート。
【請求項９】
窒化物半導体テンプレートの反り量は、２５℃で±２００μｍ以内である請求項１〜８のいずれか１項に記載の窒化物半導体テンプレート。
【請求項１０】
窒化物半導体テンプレートの反り量は、少なくとも２５℃以上１０００℃以下の範囲に亘って±２００μｍ以内である請求項９に記載の窒化物半導体テンプレート。
【請求項１１】
前記裏面側半導体層の厚さは、前記表面側半導体層の厚さ以上である請求項１〜１０のいずれか１項に記載の窒化物半導体テンプレート。
【請求項１２】
前記裏面側半導体層は、前記基板の前記裏面に直接設けられ、
前記表面側半導体層は、該表面側半導体層の結晶の配向性を高めるバッファ層を介して前記基板の前記表面側に設けられる請求項１〜１１のいずれか１項に記載の窒化物半導体テンプレート。
【請求項１３】
前記基板の前記表面は、鏡面であり、
前記基板の前記裏面は、鏡面か、或いはランダムな凹凸を有する粗面である請求項１〜１２のいずれか１項に記載の窒化物半導体テンプレート。
【請求項１４】
前記基板の前記表面は、１次元または２次元で周期的に複数設けられる凹部または凸部を有し、
前記基板の前記裏面は、鏡面か、或いはランダムな凹凸を有する粗面である請求項１〜１３のいずれか１項に記載の窒化物半導体テンプレート。
【請求項１５】
前記裏面側半導体層は、前記基板の前記裏面側の周縁端部から間隔をあけて設けられている請求項１〜１４のいずれか１項に記載の窒化物半導体テンプレート。
【請求項１６】
前記裏面側半導体層は、前記基板の前記裏面側のうち、前記裏面の周縁端部から中央側に０．５ｍｍ以上５ｍｍ以下の領域を除く領域に設けられている請求項１５に記載の窒化物半導体テンプレート。
【請求項１７】
前記表面側半導体層は、前記基板の前記表面側の周縁端部から間隔をあけて設けられている請求項１〜１６のいずれか１項に記載の窒化物半導体テンプレート。
【請求項１８】
前記表面側半導体層は、前記基板の前記表面側のうち、前記表面の周縁端部から中央側に０．５ｍｍ以上５ｍｍ以下の領域を除く領域に設けられている請求項１７に記載の窒化物半導体テンプレート。
【請求項１９】
表面と、前記表面と反対側の裏面とを有する基板を用意する第１工程と、
前記基板の前記裏面側に、多結晶またはアモルファスのＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層を形成する第２工程と、
前記基板の前記表面側に、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層を形成する第３工程と、
を有し、
前記第３工程を前記第２工程の後に実施する窒化物半導体テンプレートの製造方法。
【請求項２０】
前記第３工程では、
前記表面側半導体層の厚さを、前記第２工程を不実施とした場合に前記表面側半導体層にクラックが生じる臨界厚さを越える厚さとする請求項１９に記載の窒化物半導体テンプレートの製造方法。
【請求項２１】
表面と、前記表面と反対側の裏面とを有する基板を用意する第１工程と、
前記基板の前記裏面側に、多結晶またはアモルファスのＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層を形成する第２工程と、
前記基板の前記表面側に、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層を形成することで、窒化物半導体テンプレートを形成する第３工程と、
前記窒化物半導体テンプレートから前記裏面側半導体層および前記基板を除去して前記表面側半導体層を残存させる第４工程と、
を有し、
前記第３工程を前記第２工程の後に実施する窒化物半導体自立基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体により構成される発光素子等の半導体装置を製造する際には、発光層等の積層体を成長させる基体として、例えば、サファイア基板等の表面上に窒化物半導体層を成長させた窒化物半導体テンプレートが用いられることがある（例えば特許文献１、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−３２０３８号公報
【非特許文献】
【０００４】
【非特許文献１】Ｅｄｗａｒｄ  Ａ．  Ｐｒｅｂｌｅ，  Ｊａｃｏｂ  Ｈ．  Ｌｅａｃｈ，  Ｒｏｂｅｒｔ  Ｍｅｔｚｇｅｒ，  Ｅｕｇｅｎｅ  Ｓｈｉｓｈｋｉｎ，  ａｎｄ  Ｋｅｖｉｎ  Ａ．  Ｕｄｗａｒｙ：Ｐｈｙｓ．  Ｓｔａｔｕｓ  Ｓｏｌｉｄｉ  Ｃ１１，  Ｎｏ．３−４，  ６０４−６０７  （２０１４）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、高品質な窒化物半導体テンプレートまたは窒化物半導体自立基板を歩留まりよく得ることができる技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、
表面と、前記表面と反対側の裏面とを有する基板と、
前記基板の前記裏面側に設けられ、多結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層と、
前記基板の前記表面側に設けられ、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層と、
を有し、
前記表面側半導体層の厚さは、前記裏面側半導体層が設けられず前記表面側半導体層のみが設けられる場合に前記表面側半導体層にクラックが生じる臨界厚さを越える厚さである窒化物半導体テンプレートが提供される。【０００７】
本発明の他の態様によれば、
表面と、前記表面と反対側の裏面とを有する基板を用意する第１工程と、
前記基板の前記裏面側に、多結晶またはアモルファスのＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層を形成する第２工程と、
前記基板の前記表面側に、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層を形成する第３工程と、
を有し、
前記第３工程を前記第２工程の後に実施する窒化物半導体テンプレートの製造方法が提供される。【０００８】
本発明の更に他の態様によれば、
表面と、前記表面と反対側の裏面とを有する基板を用意する第１工程と、
前記基板の前記裏面側に、多結晶またはアモルファスのＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層を形成する第２工程と、
前記基板の前記表面側に、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層を形成することで、窒化物半導体テンプレートを形成する第３工程と、
前記窒化物半導体テンプレートから前記裏面側半導体層および前記基板を除去して前記表面側半導体層を残存させる第４工程と、
を有し、
前記第３工程を前記第２工程の後に実施する窒化物半導体自立基板の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、高品質な窒化物半導体テンプレートまたは窒化物半導体自立基板を歩留まりよく得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る窒化物半導体テンプレートを示す断面図である。
【図２】窒化物半導体テンプレート製造装置を示す概略構成図である。
【図３】（ａ）は、比較例での基板の載置状態を示す断面図であり、（ｂ）および（ｃ）は、ステップ２での基板の載置状態を示す断面図である。
【図４】（ａ）は、ステップ２において所定の成長温度で裏面側半導体層を形成する際の基板の状態を示す断面図であり、（ｂ）は、ステップ２において裏面側半導体層を形成した後に基板温度を室温まで低下させたときの基板の状態を示す断面図である。
【図５】（ａ）は、ステップ３での基板の載置状態を示す断面図であり、（ｂ）は、ステップ３において所定の成長温度で表面側半導体層を形成する際の基板の状態を示す断面図である。
【図６】本発明の一実施形態の変形例１に係る窒化物半導体テンプレートを示す断面図である。
【図７】（ａ）は、本発明の一実施形態の変形例２に係る窒化物半導体テンプレートを示す断面図であり、（ｂ）は、本発明の一実施形態の変形例３に係る窒化物半導体テンプレートを示す断面図である。
【図８】本発明の一実施形態の変形例４に係る窒化物半導体テンプレートを示す断面図である。
【図９】（ａ）は、変形例４のステップ２での基板の載置状態を示す断面図であり、（ｂ）は、変形例４のステップ３での基板の載置状態を示す断面図である。
【図１０】（ａ）は、変形例５のステップ４において表面側半導体層の表面側に表面側支持基板を貼り合せた状態を示す断面図であり、（ｂ）は、変形例５のステップ４において裏面側半導体層および基板を除去した状態を示す断面図である。
【図１１】（ａ）は、変形例５のステップ４において表面側半導体層の裏面側に裏面側支持基板を貼り合せた状態を示す断面図であり、（ｂ）は、変形例５のステップ４において表面側半導体層の表面側から表面側支持基板を除去した状態を示す断面図である。
【図１２】（ａ）は、変形例５のステップ５において表面側半導体層上に本格成長層を形成した状態を示す断面図であり、（ｂ）は、変形例５のステップ６において、本格成長層から窒化物半導体自立基板を切り出した状態を示す断面図である。
【発明を実施するための形態】
【００１１】
＜発明者の得た知見＞
これまでの窒化物半導体テンプレートでは、サファイア基板などの基板の表面側のみに、ＩＩＩ族窒化物半導体からなる窒化物半導体層が設けられていた。このような構成では、窒化物半導体層を厚くすると、主にＩＩＩ族窒化物半導体と基板との線膨張係数差に起因して窒化物半導体テンプレートが反ってしまう可能性があった。具体的には、サファイア基板の線膨張係数がＩＩＩ族窒化物半導体の線膨張係数よりも大きいことから、窒化物半導体層を形成した後に窒化物半導体テンプレートの温度を成長温度（典型的には９００〜１２００℃程度）から室温まで低下させた際に、窒化物半導体層側が凸となるように窒化物半導体テンプレートが反ってしまう可能性があった。窒化物半導体テンプレートに反りが生じると、発光素子等の半導体装置の製造工程においてフォトリソグラフィを行う際に、窒化物半導体テンプレートの中央部と周縁部とで焦点ずれが生じ、パターン不良が生じてしまう可能性があった。さらに窒化物半導体層を厚くすると、窒化物半導体層および基板のそれぞれに内部応力が蓄積し、それらのいずれか一方あるいは両方にクラック（割れ）が生じてしまう可能性があった。基板に割れが生じた場合には、その基板を発光素子などの半導体装置の製造に適用することはできなかった。このように、これまでの窒化物半導体テンプレートでは、反りやクラックによって歩留まりが低下する可能性があった。
【００１２】
このような課題を解決するため、例えば、非特許文献１が開示されている。非特許文献１における窒化物半導体テンプレートの製造方法では、まず、サファイア基板の表面側に単結晶の窒化ガリウム（ＧａＮ）層を形成し、次に、サファイア基板の裏面側に、応力バランス層として多結晶のＧａＮ層を形成する。その後、サファイア基板の表面側のＧａＮ層を研磨する。これにより、窒化物半導体テンプレートの反りが低減されると非特許文献１には記載されている。
【００１３】
しかしながら、非特許文献１では、サファイア基板の裏面側に応力バランス層が設けられていない状態でサファイア基板の表面側に単結晶のＧａＮ層を形成するため、サファイア基板の表面側に単結晶のＧａＮ層を厚く形成すると、表面側のＧａＮ層に内部応力が蓄積し、クラック（割れ）が生じてしまう可能性があった。具体的には、本発明者の検討により、表面側のＧａＮ層の厚さを１０μｍ超とした場合、表面側のＧａＮ層のみを有する窒化物半導体テンプレートをＩＩＩ族窒化物半導体の成長温度に昇温したときに（例えば非特許文献１のように表面側のＧａＮ層を形成した後に裏面側のＧａＮ層を形成するときに）、表面側のＧａＮ層にクラックが生じることがあることが分かっている。また、表面側のＧａＮ層の厚さを１５μｍ超とした場合、表面側のＧａＮ層の形成から所定時間経過した後で、表面側のＧａＮ層にクラックが生じることがあることが分かっている。さらに、表面側のＧａＮ層の厚さを２０μｍ超としたときに、表面側のＧａＮ層の形成直後から表面側のＧａＮ層にクラックが生じることがあることが分かっている。このような現象のため、非特許文献１の方法では、サファイア基板の表面側に単結晶のＧａＮ層を厚く形成した窒化物半導体テンプレートを安定的に製造することが困難であった。
【００１４】
また、非特許文献１では、上述のように表面側のＧａＮ層の厚さを２０μｍ超とすることができないため、表面側のＧａＮ層の転位密度を所定値以下（例えば後述の５×１０７ｃｍ−２以下）とすることができない可能性があった。
【００１５】
また、非特許文献１では、サファイア基板の表面側に単結晶のＧａＮ層を形成した後に、表面側のＧａＮ層側がサセプタの表面に接するようにサファイア基板をサセプタ上に載置して、サセプタからの伝熱によってサファイア基板の裏面側に応力バランス層を形成していた。このとき、サセプタから表面側のＧａＮ層に直接伝わる熱によって、表面側のＧａＮ層がサーマルエッチングされ、その表面が粗くなる可能性があった。このため、裏面側の応力バランス層を形成した後に、表面側のＧａＮ層を研磨する工程を行う必要があり、製造コストが増大する傾向にあった。
【００１６】
本発明は、本発明者が見出した上記知見に基づくものである。
【００１７】
＜本発明の一実施形態＞
以下、本発明の一実施形態について図面を参照しながら説明する。
【００１８】
（１）窒化物半導体テンプレート
まず、図１を用い、本実施形態に係る窒化物半導体テンプレートについて説明する。図１は、本実施形態に係る窒化物半導体テンプレートを示す断面図である。
【００１９】
窒化物半導体テンプレート１０は、発光素子等の半導体装置を製造する際に基体として用いられる基板状の構造体として構成されている。具体的には、窒化物半導体テンプレート１０は、基板１００と、裏面側半導体層（第１半導体層）１２０と、バッファ層（緩衝層）１４０と、表面側半導体層（第２半導体層）１６０と、を有している。
【００２０】
（基板）
基板１００は、後述する裏面側半導体層１２０および表面側半導体層１６０等を支持する支持基板として機能するよう構成されている。なお、以下において、基板１００の下面を「裏面（第１主面）１０１」とし、基板１００の下面と反対の上面を「表面（第２主面）１０２」とする。
【００２１】
基板１００は、例えば、サファイア（Ａｌ２Ｏ３）基板とする。また、基板１００の表面１０２は、（０００１）面（ｃ面）、或いは、ｃ面からサファイア結晶軸のＭ軸あるいはＡ軸方向に０．１〜２°の範囲で傾いた面とする。また、基板１００の厚さは、基板１００の直径に依存するが、例えば、３００μｍ以上２ｍｍ以下とする。典型的には、基板１００の直径が２インチ（５０．８ｍｍ）の場合は基板１００の厚さは３００〜４５０μｍとし、基板１００の直径が４インチ（１００ｍｍ）の場合には基板１００の厚さは６００〜９００μｍとし、基板１００の直径が６インチ（１５０ｍｍ）の場合には基板１００の厚さは１０００〜２０００μｍとする。ここでは、例えば、基板１００の直径は４インチとし、基板１００の厚さは９００μｍとする。
【００２２】
基板１００の表面１０２は、例えば、鏡面とする。言い換えれば、基板１００の表面１０２は、その上にＩＩＩ族窒化物半導体をエピタキシャル成長させることが可能な、いわゆるエピレディ面とする。具体的には、基板１００の表面１０２の二乗平均平方根粗さ（ＲＭＳ）を、例えば、１０ｎｍ以下、好ましくは１ｎｍ以下とする。なお、ここでいう「ＲＭＳ」は、原子間力顕微鏡（ＡＦＭ）にて２０μｍ角エリアを測定した際のＲＭＳを意味している。一方で、基板１００の裏面１０１は、例えば、ランダムな凹凸を有する粗面、いわゆるラップ面とする。つまり、基板１００の裏面１０１の表面粗さを、基板１００の表面１０２の表面粗さよりも大きくする。具体的には、基板１００の裏面１０１のＲＭＳを、例えば、０．５μｍ以上５μｍ以下とする。これにより、基板１００の表面１０２側に単結晶のＩＩＩ族窒化物半導体を成長させ易くするとともに、一方で、基板１００の裏面１０１側に多結晶のＩＩＩ族窒化物半導体を成長させ易くすることができる。
【００２３】
（裏面側半導体層）
裏面側半導体層１２０は、基板１００の裏面１０１側に設けられ、該裏面側半導体層１２０に生じる内部応力と表面側半導体層１６０に生じる内部応力とを相殺させるよう構成されている。これにより、窒化物半導体テンプレート１０の反りを低減し、窒化物半導体テンプレート１０にクラックが生じることを抑制することができる。
【００２４】
裏面側半導体層１２０は、例えば、多結晶のＩＩＩ族窒化物半導体からなり、基板１００の線膨張係数と異なる線膨張係数を有している。本実施形態では、例えば、裏面側半導体層１２０は、多結晶のＧａＮからなっている。多結晶のＧａＮの線膨張係数に関する報告はほとんどなく、その線膨張係数は不明確であるが、後述する実施例の結果から判断すると、多結晶のＧａＮの線膨張係数は、基板１００としてのサファイア基板のａ軸方向の線膨張係数（７．００×１０−６／Ｋ）よりも小さく、単結晶のＧａＮの線膨張係数と近い値（５．５９×１０−６／Ｋ）となっていると思われる。
【００２５】
例えば、裏面側半導体層１２０は、いわゆるバッファ層を介さずに、粗面である基板１００の裏面１０１に直接設けられている（裏面１０１に接している）。このため、裏面側半導体層１２０は、単結晶としてエピタキシャル成長せずに、多結晶として形成されることとなる。
【００２６】
本実施形態では、裏面側半導体層１２０が多結晶のＩＩＩ族窒化物半導体からなっていることで、裏面側半導体層１２０内の結晶方位がランダム、すなわち劈開方向がランダムとなっている。これにより、裏面側半導体層１２０において特定の劈開方向へのクラックの発生を抑制することができる。また、たとえ裏面側半導体層１２０内に内部応力が発生したとしても、劈開性が低いため、内部応力を等方的に分散させることができる。その結果、裏面側半導体層１２０を厚く形成しても、裏面側半導体層１２０を割れ難くすることができる。
【００２７】
また、本実施形態では、裏面側半導体層１２０が多結晶のＩＩＩ族窒化物半導体からなっていることで、窒化物半導体テンプレート１０の視認性および熱吸収性を向上させることができる。単結晶のＩＩＩ族窒化物半導体は、ワイドバンドギャップを有しているため、特に可視域での光の透過率が高く、無色透明であるが、本実施形態では、裏面側半導体層１２０が多結晶のＩＩＩ族窒化物半導体からなっていることから、裏面側半導体層１２０では結晶欠陥に起因した光吸収が大きくなっている。このため、裏面側半導体層１２０は、可視域から赤外域に亘って光の透過率が低くなっており、不透明となっている。裏面側半導体層１２０が不透明であることにより、窒化物半導体テンプレート１０の視認性を向上させることができる。また、裏面側半導体層１２０の赤外域での透過率が低くなっていることにより、窒化物半導体テンプレート１０の熱吸収率を向上させることができる。
【００２８】
また、本実施形態では、裏面側半導体層１２０の厚さは、裏面側半導体層１２０の内部応力と表面側半導体層１６０の内部応力とがほぼ釣り合い、窒化物半導体テンプレート１０の反り量が室温以上表面側半導体層１６０の成長温度以下の範囲に亘って±２００μｍ以内となるような厚さとする。なお、後述のように表面側半導体層１６０は単結晶であるため、表面側半導体層１６０の方が、多結晶の裏面側半導体層１２０よりも反る応力が強い。したがって、本実施形態では、例えば、裏面側半導体層１２０の厚さを、後述する表面側半導体層１６０の厚さ以上の厚さとすることが好ましい。これにより、裏面側半導体層１２０の内部応力と表面側半導体層１６０の内部応力とを基板１００の反りが小さくなるように充分に相殺させることができる。
【００２９】
具体的には、後述する表面側半導体層１６０の厚さに対する裏面側半導体層１２０の厚さの比率は、例えば、１．０倍以上１．５倍以下とすることが好ましい。特定の表面側半導体層１６０の厚さに対して、裏面側半導体層１２０の厚さをどのように設定すべきかについては、若干の議論が必要である。多結晶の裏面側半導体層１２０については、基板１００との間に発生する応力（反り量）は、裏面側半導体層１２０の成長条件によらず、ほぼ裏面側半導体層１２０の厚さのみで決定される傾向にある。一方、単結晶の表面側半導体層１６０については、裏面側半導体層１２０と状況が異なる。最終的に表面側半導体層１６０の厚さが裏面側半導体層１２０の厚さと同じとなる場合においても、例えば、表面側半導体層１６０の成長初期の成長速度が異なる場合（すなわち、初期に形成される核密度が異なる場合）や、表面側半導体層１６０の表面を平坦化するために成長条件を切り替えるタイミングが異なる場合では、最終的に得られる基板１００の反りは大きく異なる傾向にある。ただし、このような成長条件の影響が生じる場合や、基板１００のサイズおよび厚さが上述の範囲で変わった場合においても、表面側半導体層１６０の厚さに対する裏面側半導体層１２０の厚さの比率を１．０倍以上１．５倍以下とすることで、最終的な反り量を±２００μｍ以下に調整することが可能である。
【００３０】
ここでは、裏面側半導体層１２０の厚さは、例えば、２０μｍ超とする。裏面側半導体層１２０の厚さが２０μｍ以下であると、表面側半導体層１６０の厚さを２０μｍ超とした場合に、窒化物半導体テンプレート１０が大きく反ってしまう可能性がある。これに対し、裏面側半導体層１２０の厚さを２０μｍ超とすることにより、表面側半導体層１６０の厚さを２０μｍ超とした場合であっても、窒化物半導体テンプレート１０の反り量を小さい範囲に抑えることができる。また、裏面側半導体層１２０の厚さは、例えば、５０μｍ以上とすることがより好ましい。これにより、窒化物半導体テンプレート１０の視認性や熱吸収率をより向上させることができる。なお、裏面側半導体層１２０の厚さの上限値については、表面側半導体層１６０の厚さに応じて設定されるが、裏面側半導体層１２０の形成材料の過剰な増加を抑制する観点から、裏面側半導体層１２０の厚さは、例えば、２００μｍ以下であることが好ましい。
【００３１】
なお、本実施形態では、例えば、裏面側半導体層１２０の厚さは、基板１００の裏面１０１内で略均一とする。これにより、裏面側半導体層１２０に生じる内部応力を面内均一にすることができる。
【００３２】
（バッファ層）
バッファ層１４０は、基板１００の表面１０２上に設けられ、後述の表面側半導体層１６０の結晶の配向性を高めたり、基板１００と表面側半導体層１６０との格子定数差を緩衝したりするよう構成されている。バッファ層１４０は、例えば、ＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、窒化アルミニウム（ＡｌＮ）からなっている。
【００３３】
なお、バッファ層１４０の厚さは、例えば、１０ｎｍ以上４００ｎｍ以下とする。
【００３４】
（表面側半導体層）
表面側半導体層１６０は、基板１００の表面１０２側に設けられ、該表面側半導体層１６０上に成長される発光層などの積層体の成長下地層として機能するよう構成されている。
【００３５】
表面側半導体層１６０は、例えば、単結晶のＩＩＩ族窒化物半導体からなり、基板１００の線膨張係数と異なる線膨張係数を有している。本実施形態では、例えば、表面側半導体層１６０は、単結晶のＧａＮからなり、その表面（上面）は（０００１）面（ｃ面）となっている。また、表面側半導体層１６０のａ軸方向（基板１００の表面１０２に沿った方向）の線膨張係数は、基板１００としてのサファイア基板のａ軸方向の線膨張係数（７．００×１０−６／Ｋ）よりも小さく、５．５９×１０−６／Ｋとなっている。
【００３６】
表面側半導体層１６０は、上述のバッファ層１４０を介して基板１００の表面１０２側に設けられている。これにより、表面側半導体層１６０は、バッファ層１４０上にエピタキシャル成長することで単結晶として形成されることとなる。
【００３７】
ここで、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合の窒化物半導体テンプレートでは、上述のように、表面側半導体層１６０の厚さが大きくなるにつれて、表面側半導体層１６０に内部応力が蓄積し、各種状況に応じてクラックが生じうる。
【００３８】
これに対し、本実施形態では、上述のように、基板１００の裏面１０１側に裏面側半導体層１２０を設けていることで、窒化物半導体テンプレート１０の反りやクラックを抑制しつつ、表面側半導体層１６０の厚さを大きく（厚く）することができる。その結果、表面側半導体層１６０の表面における転位密度を低減することができる。というのも、半導体層における転位は、成長の起点となる結晶核同士が結合する境界に生じやすい。つまり、結晶核の間隔が狭いほど、転位密度が高くなり、結晶核の間隔が広いほど、転位密度が低くなる。ただし、結晶核の間隔が広くなる条件で半導体層を成長させた場合、半導体層を所定の厚さ以上に成長させないと、結晶核同士が充分に結合する前に（結晶核の三次元成長の途中で）表面側半導体層１６０の成長を止めることとなり、表面側半導体層１６０の表面が粗くなってしまう可能性がある。そこで、本実施形態では、表面側半導体層１６０の厚さを大きくすることで、結晶核の間隔が広くなる条件を採用することができる。そして、その条件を採用したとしても、結晶核同士を確実に結合させて表面側半導体層１６０の表面を平滑にすることができる。その結果、表面側半導体層１６０の転位密度を低減することが可能となる。また、半導体層の表面が平坦化した後においても、その上に半導体層をさらに厚く成長することは、転位密度をさらに低減するのに有効である。これは、半導体層の成長中の表面が平坦であった場合でも、半導体層の表面での転位の位置が半導体層の成長とともにランダムウォーク的に移動することで、半導体層の成長中に転位同士が会合し転位ループを形成し、半導体層の表面に達する転位が減るという過程が一定の割合で生じるためである。この観点からも、表面側半導体層１６０の厚さを大きくすることで、表面側半導体層１６０の転位密度を低減することが可能となる。
【００３９】
本実施形態では、表面側半導体層１６０の厚さは、例えば、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合に、表面側半導体層１６０にクラックが生じる臨界厚さを超える厚さとすることができる。
【００４０】
上記した臨界厚さは、クラックの発生状況に応じて、小さいほうから順に、第１臨界厚さ、第２臨界厚さ、および第３臨界厚さに分類される。
【００４１】
第１臨界厚さは、例えば、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合の窒化物半導体テンプレートをＩＩＩ族窒化物半導体の成長温度（例えば１０００℃以上１１００℃以下）に加熱したときに、表面側半導体層１２０にクラックが生じる厚さである。具体的には、第１臨界厚さは、例えば、１０μｍである。
【００４２】
第２臨界厚さは、例えば、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合に、表面側半導体層１２０の形成から所定時間（例えば２４時間）経過した後で、表面側半導体層１６０にクラックが生じる厚さである。具体的には、第２臨界厚さは、例えば、１５μｍである。
【００４３】
第３臨界厚さは、例えば、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合に、表面側半導体層１６０の形成直後から表面側半導体層１６０にクラックが生じる厚さである。具体的には、第３臨界厚さは、例えば、２０μｍである。
【００４４】
ここでは、表面側半導体層１６０の厚さは、例えば、上記した第３臨界厚さを越える厚さ、すなわち、２０μｍ超とする。表面側半導体層１６０の厚さが２０μｍ以下であると、表面側半導体層１６０を形成する際に結晶核の間隔が広くなる条件を採用できず、表面側半導体層１６０の転位密度を充分に低減させることができない可能性がある。これに対し、表面側半導体層１６０の厚さを２０μｍ超とすることにより、表面側半導体層１６０を形成する際に結晶核の間隔が広くなる条件を採用することができ、更には、表面側半導体層１６０の表面が平坦化した後の成長により転位が減る過程を充分に活用することができる。その結果、表面側半導体層１６０の転位密度を５×１０７ｃｍ−２以下とすることができる。また、表面側半導体層１６０の厚さは、例えば、５０μｍ以上とすることがより好ましい。これにより、表面側半導体層１６０の転位密度を１×１０７ｃｍ−２未満とすることができる。なお、表面側半導体層１６０の厚さの上限値については、裏面側半導体層１２０の厚さに応じて設定されるが、表面側半導体層１６０の形成材料の過剰な増加を抑制する観点から、表面側半導体層１６０の厚さは、例えば、１８０μｍ以下であることが好ましい。
【００４５】
表面側半導体層１６０の厚さを上記した第３臨界厚さを越える厚さとすることで、上述のように、表面側半導体層１６０の表面における転位密度（平均転位密度）は、例えば、５×１０７ｃｍ−２以下とし、好ましくは、１×１０７ｃｍ−２未満とすることができる。つまり、サファイア基板等の基板１００を用いた窒化物半導体テンプレート１０において、ＩＩＩ族窒化物半導体のみにより構成される自立基板と同等の低転位密度を実現することができる。このような低転位密度の表面側半導体層１６０を成長下地層とすることで、表面側半導体層１６０上に結晶性のよい半導体層を成長させることができる。なお、表面側半導体層１６０の表面における転位密度は低ければ低いほどよいため、その下限値については限定されるものではないが、表面側半導体層１６０の厚さの上限値（１８０μｍ）を考慮すると、表面側半導体層１６０の表面における転位密度の下限値は、例えば、表面側半導体層１６０の厚さが上記上限値であるときの転位密度程度、すなわち、１０６ｃｍ−２台の前半程度となる。
【００４６】
なお、表面側半導体層１６０の表面の表面粗さ（ＲＭＳ）は、例えば、表面側半導体層１６０がａｓ−ｇｒｏｗｎの状態（研磨などを行わない状態）で、２ｎｍ以下となる。なお、ここでいう「ＲＭＳ」は、上述と同様に、ＡＦＭにて２０μｍ角エリアを測定した際のＲＭＳを意味している。本実施形態では、後述するように裏面側半導体層１２０を形成した後に表面側半導体層１６０を形成するため、表面側半導体層１６０がサーマルエッチングなどのダメージを受けず、表面側半導体層１６０の表面粗さを上記値のように小さく維持することができる。これにより、表面粗さが低い表面側半導体層１６０を成長下地層とすることで、表面側半導体層１６０上に結晶性のよい半導体層を成長させることができる。なお、表面側半導体層１６０の表面の表面粗さＲＭＳは低ければ低いほどよいため、その下限値については限定されるものではないが、表面側半導体層１６０の表面の表面粗さを基板１００の表面１０２の表面粗さ未満とすることは困難であるという観点から、表面側半導体層１６０の表面の表面粗さＲＭＳは、典型的には０．２ｎｍ以上である。
【００４７】
以上のような構成を有する窒化物半導体テンプレート１０の反り量は、例えば、室温（２５℃）で、±２００μｍ以内となり、より好ましくは±１００μｍ以内となる。なお、ここでいう「窒化物半導体テンプレート１０の反り量」とは、窒化物半導体テンプレート１０の高さの極大値と、高さの極小値との差として定義され、例えば、窒化物半導体テンプレート１０の中央部の高さと周縁端部の高さとの差として定義される。また、反り量がプラスとは、基板１００の表面１０２側が凸となる場合を意味し、反り量がマイナスとは、基板１００の表面１０２側が凹となる場合を意味している。このように窒化物半導体テンプレート１０の反り量を低減することで、窒化物半導体テンプレート１０を用いた発光素子等の半導体装置の製造工程においてフォトリソグラフィを行う際の焦点ずれの発生を抑制することができる。
【００４８】
また、窒化物半導体テンプレート１０の反り量は、例えば、少なくとも室温（２５℃）以上、表面側半導体層１６０の成長温度（例えば１０００℃）以下の範囲に亘って、±２００μｍ以内となり、より好ましくは±１００μｍ以内となる。これにより、表面側半導体層１６０を成長下地層として、表面側半導体層１６０上に半導体層を成長させる際においても、窒化物半導体テンプレート１０の反りを抑制することができる。例えば、発光素子を製造する際には、表面側半導体層１６０の成長温度よりも低い温度（例えば７００℃）で発光層を形成することがある。この場合、表面側半導体層１６０の成長温度よりも低い温度で発光層を形成することとなり、表面側半導体層１６０に内部応力が生じる可能性がある。しかしながら、表面側半導体層１６０の成長温度よりも低い温度で発光層を形成する場合であっても、表面側半導体層１６０の内部応力を裏面側半導体層１２０の内部応力によって相殺することで、窒化物半導体テンプレート１０の反りを小さい範囲に抑制することができる。その結果、安定的に発光層を形成することが可能となる。
【００４９】
（２）窒化物半導体テンプレートの製造方法
次に、図１〜図４を用い、本実施形態に係る窒化物半導体テンプレートの製造方法について説明する。図２は、窒化物半導体テンプレート製造装置を示す概略構成図である。図３（ａ）は、比較例での基板の載置状態を示す断面図であり、（ｂ）および（ｃ）は、ステップ２での基板の載置状態を示す断面図である。図４（ａ）は、ステップ２において所定の成長温度で裏面側半導体層を形成する際の基板の状態を示す断面図であり、（ｂ）は、ステップ２において裏面側半導体層を形成した後に基板温度を室温まで低下させたときの基板の状態を示す断面図である。図５（ａ）は、ステップ３での基板の載置状態を示す断面図であり、（ｂ）は、ステップ３において所定の成長温度で表面側半導体層を形成する際の基板の状態を示す断面図である。
【００５０】
本実施形態では、以下に示すステップ１〜ステップ３を実施することで、窒化物半導体テンプレート１０を製造する例について説明する。
【００５１】
（ステップ１：基板用意工程）
まず、基板１００を用意する。具体的には、基板１００として、例えば、（０００１）面の表面１０２を有するサファイア基板を用意する。また、基板１００の表面１０２を鏡面とし、基板１００の裏面１０１をランダムな凹凸を有する粗面とする。
【００５２】
（ステップ２：裏面側半導体層形成工程）
次に、ステップ２では、例えば、図２に示す窒化物半導体テンプレート製造装置としてのハイドライド気相成長装置（ＨＶＰＥ装置）２００を用い、基板１００の裏面１０１側に対して所定の成膜ガスを供給することで、多結晶のＩＩＩ族窒化物半導体からなる裏面側半導体層１２０を形成する。なお、ここでいう「成膜ガス」とは、ＩＩＩ族窒化物半導体を成長させる原料ガスのことを意味し、ＩＩＩ族原料ガスを生成する反応ガスとしての塩化水素（ＨＣｌ）ガス、アンモニア（ＮＨ３）ガス、および、水素（Ｈ２）ガス並びに窒素（Ｎ２）ガス等のキャリアガスを含むものとする。
【００５３】
ＨＶＰＥ装置２００は、石英等の耐熱性材料からなり、成膜室２０１が内部に構成された気密容器２０３を備えている。成膜室２０１内には、基板１００を保持するサセプタ２０８が設けられている。サセプタ２０８は、基板１００の主面を上側にした状態で基板１００を収容するポケット２０８ｐを有している。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、該サセプタ２０８の裏面に設けられたギアによって基板１００を上方に保持したまま、該サセプタ２０８上に載置される基板１００を周方向（主面に沿った方向）に回転可能に構成されている。気密容器２０３の一端には、成膜室２０１内へＨＣｌガスを供給するガス供給管２３２ａ、成膜室２０１内へＨＣｌガスを供給するガス供給管２３２ｂ、成膜室２０１内へＮＨ３ガスを供給するガス供給管２３２ｃ、および、成膜室２０１内へＨ２ガス並びに窒素（Ｎ２）ガスを供給するガス供給管２３２ｄが接続されている。ガス供給管２３２ａ〜２３２ｄには、上流側から順に、流量制御器２４１ａ〜２４１ｄ、バルブ２４３ａ〜２４３ｄがそれぞれ設けられている。ガス供給管２３２ａの下流には、原料としてのガリウム（Ｇａ）融液を収容するガス生成器２３３ａが設けられている。ガス生成器２３３ａには、ＨＣｌガスとＧａ融液との反応により生成された成膜ガスとしての塩化ガリウム（ＧａＣｌ）ガスを、サセプタ２０８上に保持された基板１００等に向けて供給するノズル２４９ａが接続されている。また、ガス供給管２３２ｂの下流には、原料としての固体のアルミニウム（Ａｌ）を収容するガス生成器２３３ｂが設けられている。ガス生成器２３３ｂには、ＨＣｌガスとＡｌとの反応により生成された成膜ガスとしての塩化アルミニウム（ＡｌＣｌ３）ガスを、サセプタ２０８上に保持された基板１００等に向けて供給するノズル２４９ｂが接続されている。ガス供給管２３２ｃ，２３２ｄの下流側には、これらのガス供給管から供給された成膜ガスをサセプタ２０８上に保持された基板１００等に向けて供給するノズル２４９ｃ，２４９ｄが接続されている。ノズル２４９ａ〜２４９ｄは、基板１００の主面に対して交差する方向（主面に対して斜めの方向）に成膜ガスを流すよう配置されている。一方、気密容器２０３の他端には、成膜室２０１内を排気する排気管２３０が設けられている。排気管２３０にはポンプ２３１（或いはブロワ）が設けられている。気密容器２０３の外周にはガス生成器２３３ａ，２３３ｂ内やサセプタ２０８上に保持された基板１００等を所望の温度に加熱するゾーンヒータ２０７が、気密容器２０３内には成膜室２０１内の温度を測定する温度センサ２０９が、それぞれ設けられている。なお、ゾーンヒータ２０７のガス生成器２３３ｂ付近は、４００〜６００℃に維持され、これにより、ＨＣｌガスとＡｌとの反応によりＡｌＣｌ３ガスが生成される。また、ゾーンヒータ２０７のガス生成器２３３ａ付近は、８００〜９００℃に維持され、これにより、ＨＣｌガスとＧａ融液との反応によりＧａＣｌガスが生成される。また、ゾーンヒータ２０７のサセプタ２０８付近は、後述の成長に適した温度に維持される。ＨＶＰＥ装置２００が備える各部材は、コンピュータとして構成されたコントローラ２８０に接続されており、コントローラ２８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。
【００５４】
ステップ２は、上述のＨＶＰＥ装置２００を用い、例えば以下の処理手順で実施することができる。
【００５５】
ステップ２では、まず、基板１００の表面１０２側を保護した状態で、基板１００をサセプタ２０８上に載置する。
【００５６】
ここで、図３（ａ）に示す比較例のように、基板１００の表面１０２側がサセプタ２０８の表面（サセプタ２０８のポケット２０８ｐの底面）に接するように基板１００をサセプタ２０８上に載置した場合では、基板１００の表面１０２に損傷が生じる可能性がある。基板１００の表面１０２に損傷が生じると、後述するステップ３において基板１００の表面１０２側に表面側半導体層１６０を成長させる際に、表面側半導体層１６０に欠陥が生じてしまう可能性がある。
【００５７】
そこで、本実施形態では、図３（ｂ）に示すように、例えば、リング状スペーサ３１０を、基板１００の表面１０２の周縁を囲むように基板１００の表面１０２とサセプタ２０８との間に介在させつつ、基板１００の表面１０２側がサセプタ２０８の表面（サセプタ２０８のポケット２０８ｐの底面）と対向するように基板１００をサセプタ２０８上に載置する。これにより、基板１００の表面１０２とサセプタ２０８のポケット２０８ｐの底面との間に空隙３１０ａを形成することができる。その結果、基板１００の表面１０２がサセプタ２０８に接触することを抑制することができ、基板１００の表面１０２の損傷を抑制することができる。また、リング状スペーサ３１０を基板１００の表面１０２の周縁を囲むように設けることで、基板１００の表面１０２に対して成膜ガスが供給されないようにすることができ、ステップ２での基板１００の表面１０２側へのＩＩＩ族窒化物半導体の形成を抑制することができる。このようにして、リング状スペーサ３１０により基板１００の表面１０２を保護することができる。なお、この場合、リング状スペーサ３１０は、外径が基板１００の外径と略同一であり、内径が基板１００の外径よりも１〜１０ｍｍ程度小さいものが好ましい。すなわち、リング状スペーサ３１０の、基板１００の径方向の幅は０．５〜５．０ｍｍ程度とすることが好ましい。またリング状スペーサ３１０の高さ（厚さ）は、０．５〜２ｍｍ程度が好ましい。なお、サセプタ２０８のポケット２０８ｐの深さは、リング状スペーサ３１０を基板１００の表面１０２とサセプタ２０８との間に介在させた状態で、基板１００がサセプタ２０８の上面から突出しない深さとすることが好ましく、すなわち、ポケット２０８ｐの深さは、例えば、リング状スペーサ３１０の高さと基板１００の厚さとの和以上であることが好ましい。
【００５８】
または、本実施形態では、図３（ｃ）に示すように、例えば、スペーサ底部３２０ｂと、スペーサ凸部３２０ｐと、を有する板状スペーサ３２０を用いてもよい。スペーサ底部３２０ｂは、板状に構成されている。また、スペーサ凸部３２０ｐは、基板１００の表面１０２の周縁を囲むようにスペーサ底部３２０ｂから突出して設けられている。この場合、スペーサ凸部３２０ｐを基板１００の表面１０２の周縁に当接させて、基板１００の表面１０２側をスペーサ底部３２０ｂに対向させる。そして、板状スペーサ３２０を基板１００の表面１０２とサセプタ２０８の間に介在させつつ、基板１００をサセプタ２０８上に載置する。これにより、基板１００の表面１０２とスペーサ底部３２０ｂとの間に空隙３２０ａを形成することができる。その結果、リング状スペーサ３１０と同様に、板状スペーサ３２０により基板１００の表面１０２を保護することができる。また、サセプタ２０８のポケット２０８ｐ内に汚れ（パーティクル等）が生じる場合があるため、このような場合に板状スペーサ３２０を用いることで、ポケット２０８ｐ内の汚れをスペーサ底部３２０ｂで塞ぐことができる。その結果、汚れが基板１００の表面１０２に付着することを抑制することができる。なお、この場合、リング状スペーサ３１０と同様に、板状スペーサ３２０は、外径が基板１００の外径と略同一であり、板状スペーサ３２０の、基板１００の径方向の幅は０．５〜５．０ｍｍ程度とすることが好ましい。また板状スペーサ３２０の高さ（厚さ）は、０．５〜２ｍｍ程度が好ましい。なお、サセプタ２０８のポケット２０８ｐの深さは、例えば、板状スペーサ３２０の高さと基板１００の厚さとの和以上であることが好ましい。
【００５９】
また、ガス生成器２３３ａ内に原料としてＧａ融液を収容する。なお、ステップ２では、ガス生成器２３３ｂは用いられない。そして、サセプタ２０８を回転させるとともに、成膜室２０１内の加熱および排気を実施しながら、ガス供給管２３２ｄから成膜室２０１内へＨ２ガス（あるいはＨ２ガスとＮ２ガスとの混合ガス）を供給する。そして、成膜室２０１内が所望の成長温度、成長圧力に到達し、また、成膜室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａ，２３２ｃからガス供給を行い、基板１００の裏面１０１に対して交差する方向に、成膜ガスとしてＧａＣｌガスとＮＨ３ガスとを供給する。
【００６０】
これにより、図４（ａ）に示すように、基板１００の裏面１０１側に、ＧａＮからなる裏面側半導体層１２０が形成されることとなる。このとき、粗面である基板１００の裏面１０１にバッファ層を介さずに裏面側半導体層１２０を形成するため、裏面側半導体層１２０は多結晶となる。なお、このとき、裏面側半導体層１２０の成長温度では、基板１００の裏面１０１側に応力がほとんどかからない状態で裏面側半導体層１２０が形成されるため、基板１００は反らずにほぼ平坦な状態となる。
【００６１】
このとき、例えば、ステップ２での裏面側半導体層１２０の成長温度を、予め、後述するステップ３での表面側半導体層１６０の成長温度と等しくする。なお、ここでいう「裏面側半導体層１２０の成長温度を表面側半導体層１６０の成長温度と等しくする」とは、それぞれの成長温度を完全に一致させる場合だけでなく、これらの成長温度に僅かな誤差が生じる場合を含むものとする。ただし、本実施形態では、それぞれの成長温度に誤差が生じた場合であっても、その誤差を例えば±５％以内、好ましくは±１％以内とするのが望ましい。ここでは、ステップ２での裏面側半導体層１２０の成長温度を、例えば９００℃以上１２００℃以下、好ましくは１０００℃以上１１００℃以下とする。
【００６２】
また、このとき、裏面側半導体層１２０の厚さを、後述のステップ３で形成することとなる表面側半導体層１６０の厚さに応じて、予め、裏面側半導体層１２０の内部応力と表面側半導体層１６０の内部応力とが釣り合うような厚さとする。具体的には、裏面側半導体層１２０の厚さを、例えば、２０μｍ超とし、好ましくは、５０μｍ以上とする。
【００６３】
所定の厚さの裏面側半導体層１２０の成長が完了したら、成膜室２０１内へＮＨ３ガス、Ｎ２ガスを供給し、成膜室２０１内を排気した状態で、成膜室２０１内へのＨＣｌガス、Ｈ２ガスの供給、ヒータ２０７による加熱をそれぞれ停止する。そして、成膜室２０１内の温度が５００℃以下となったらＮＨ３ガスの供給を停止し、その後、成膜室２０１内の雰囲気をＮ２ガスへ置換して大気圧に復帰させるとともに、成膜室２０１内を搬出可能な温度にまで低下させた後、成膜室２０１内から基板１００を搬出する。
【００６４】
このとき、図４（ｂ）に示すように、基板１００の温度が裏面側半導体層１２０の成長温度（例えば１０５０℃）から室温（２５℃）まで低下したとき、基板１００としてのサファイア基板の線膨張係数が多結晶のＧａＮの線膨張係数よりも大きいことに起因して、基板１００のほうが裏面側半導体層１２０よりも大きく縮む。その結果、表面１０２側が凹となるように（裏面側半導体層１２０側が凸となるように）基板１００が反ることとなる。ただし、裏面側半導体層１２０を多結晶とすることで、たとえ基板１００が反ったとしても、裏面側半導体層１２０内に生じる内部応力を等方的に分散させることができ、裏面側半導体層１２０および基板１００にクラックが生じることを抑制することができる。
【００６５】
（ステップ３：バッファ層および表面側半導体層形成工程）
次に、ステップ３では、ステップ２と同様のＨＶＰＥ装置２００を用い、基板１００の表面１０２側に対して所定の成膜ガスを供給することで、バッファ層１４０と、単結晶のＩＩＩ族窒化物半導体からなる表面側半導体層１６０とを形成する。ステップ３は、例えば以下の処理手順で実施することができる。
【００６６】
ステップ３では、まず、図５（ａ）に示すように、上述したようなリング状スペーサ３１０等を用いずに、基板１００の裏面１０１側（裏面側半導体層１２０側）がサセプタ２０８の表面（サセプタ２０８のポケット２０８ｐの底面）と対向するように基板１００をサセプタ２０８上に直接載置する。また、ガス生成器２３３ａ内に原料としてＧａ融液を収容するとともに、ガス生成器２３３ｂ内に原料として固体のＡｌを収容する。そして、サセプタ２０８を回転させるとともに、成膜室２０１内の加熱および排気を実施しながら、ガス供給管２３２ｄから成膜室２０１内へＨ２ガス（あるいはＨ２ガスとＮ２ガスとの混合ガス）を供給する。
【００６７】
そして、成膜室２０１内が所望の成長温度（例えば１０００℃以上１１００℃以下）、成長圧力に到達し、また、成膜室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ｂ，２３２ｃからガス供給を行い、基板１００の表面１０２に対して交差する方向に、成膜ガスとしてＡｌＣｌ３ガスとＮＨ３ガスとを供給する。これにより、基板１００の表面１０２側にＡｌＮからなるバッファ層１４０が形成されることとなる。このとき、バッファ層１４０の厚さを、例えば、１０ｎｍ以上４００ｎｍ以下とする。所定の厚さのバッファ層１４０の成長が完了したら、成膜室２０１内へのＨＣｌガスの供給を停止する。一方、ＮＨ３ガスの供給は、後述の表面側半導体層１６０の成長を終え、成膜室２０１内の温度が５００℃以下となるまで継続する。ただし、このとき、ヒータ２０７による成膜室２０１内の加熱、ポンプ２３１による成膜室２０１内の排気を継続させる。
【００６８】
次に、成膜室２０１内の温度を、表面側半導体層１６０の所望の成長温度に変更する。なお、バッファ層１４０の成長温度と表面側半導体層１６０の成長温度が等しい場合には、成膜室２０１内の温度を変更せずに以下の表面側半導体層１６０の成長を開始してもよい。そして、成膜室２０１内が所望の成長温度（例えば１０００℃以上１１００℃以下）、成長圧力に到達し、また、成膜室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａ，２３２ｃからガス供給を行い、基板１００の表面１０２に対して交差する方向に、成膜ガスとしてＧａＣｌガスを供給する。
【００６９】
これにより、図５（ｂ）に示すように、基板１００の表面１０２側に、ＧａＮからなる表面側半導体層１６０が形成されることとなる。このとき、基板１００の表面１０２上にバッファ層１４０を介して表面側半導体層１６０を形成するため、表面側半導体層１６０は、バッファ層１４０上にエピタキシャル成長することで単結晶となる。
【００７０】
上述したように、ステップ２では、予め、裏面側半導体層１２０の成長温度を、ステップ３での表面側半導体層１６０の成長温度と等しく設定していた。このため、ステップ３において、基板１００の温度を表面側半導体層１６０の成長温度に上昇させたとき、基板１００と裏面側半導体層１２０との状態はステップ２での基板１００を裏面側半導体層１２０の成長温度に加熱した状態（図４（ａ））と等しくなり、基板１００は反らずにほぼ平坦となる（図５（ａ））。したがって、ステップ３では、基板１００がほぼ平坦となった状態で、基板１００の表面１０２側に表面側半導体層１６０が形成されることとなる（図５（ｂ））。
【００７１】
このとき、表面側半導体層１６０の厚さを、例えば、仮に裏面側半導体層１２０を形成せず表面側半導体層１６０のみを形成する場合（ステップ２を不実施とした場合）に、表面側半導体層１６０にクラックが生じる臨界厚さを越える厚さとする。
【００７２】
上記した臨界厚さは、上述のように、クラックの発生状況に応じて、小さいほうから順に、第１臨界厚さ、第２臨界厚さ、および第３臨界厚さに分類される。第１臨界厚さは、例えば、ステップ２を不実施とした場合に得られる窒化物半導体テンプレートをＩＩＩ族窒化物半導体の成長温度に加熱したときに、表面側半導体層１６０にクラックが生じる厚さである。第２臨界厚さは、例えば、ステップ２を不実施とした場合に、表面側半導体層１６０の形成から所定時間経過した後で、表面側半導体層１６０にクラックが生じる厚さである。また、第３臨界厚さは、例えば、ステップ２を不実施とした場合に、表面側半導体層１６０の形成直後から表面側半導体層１６０にクラックが生じる厚さである。
【００７３】
ここでは、表面側半導体層１６０の厚さを、例えば、上記した第３臨界厚さを越える厚さ、すなわち、２０μｍ超とし、好ましくは、５０μｍ以上とする。
【００７４】
所定の厚さの表面側半導体層１６０の成長が完了したら、成膜室２０１内へＮＨ３ガス、Ｎ２ガスを供給しつつ、成膜室２０１内を排気した状態で、成膜室２０１内へのＨＣｌガス、Ｈ２ガスの供給、ヒータ２０７による加熱をそれぞれ停止する。そして、成膜室２０１内の温度が５００℃以下となったらＮＨ３ガスの供給を停止し、その後、成膜室２０１内の雰囲気をＮ２ガスへ置換して大気圧に復帰させるとともに、成膜室２０１内を搬出可能な温度にまで低下させた後、成膜室２０１内から基板１００を搬出する。
【００７５】
上述したように、ステップ２では、裏面側半導体層１２０の厚さを、表面側半導体層１６０の厚さを考慮して、予め、裏面側半導体層１２０の内部応力と表面側半導体層１６０の内部応力とが釣り合うような厚さとしていた。このため、ステップ３において、基板１００の表面１０２側に表面側半導体層１６０を形成した後に基板１００の温度を裏面側半導体層１２０の成長温度から室温まで低下させても、裏面側半導体層１２０に生じる内部応力と表面側半導体層１６０に生じる内部応力とが相殺され、基板１００（窒化物半導体テンプレート１０）の反りは低減されることとなる。
【００７６】
以上により、図１に示す本実施形態の窒化物半導体テンプレート１０が製造される。このようにして製造された窒化物半導体テンプレート１０は、例えば、発光素子等の半導体装置を製造する際に用いられることとなる。
【００７７】
なお、本実施形態の窒化物半導体テンプレート１０を用いて発光素子等の半導体装置を製造する際に、裏面側半導体層１２０および基板１００の一部を研磨等により削り取ることで、半導体装置を薄膜化する場合がある。この場合、窒化物半導体テンプレート１０の裏面側半導体層１２０が除去されることで、裏面側半導体層１２０の内部応力と表面側半導体層１６０の内部応力とのバランスが取れなくなり、半導体装置が反ってしまう可能性がある。このため、裏面側半導体層１２０および基板１００の一部を研磨等により削り取る際には、基板１００の表面１０２側（表面側半導体層１６０側）を所定の支持基板に貼り付けた状態で半導体装置を薄膜化することが好ましい。これにより、裏面側半導体層１２０が除去されたとしても、半導体装置の反りの発生を抑制することができる。
【００７８】
（３）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
【００７９】
（ａ）本実施形態の窒化物半導体テンプレート１０では、基板１００の表面１０２側に単結晶のＩＩＩ族窒化物半導体からなる表面側半導体層１６０が設けられ、その一方で、基板１００の裏面１０１側に多結晶のＩＩＩ族窒化物半導体からなる裏面側半導体層１２０が設けられている。これにより、窒化物半導体テンプレート１０の温度を表面側半導体層１６０の成長温度から変化させた際に、表面側半導体層１６０に生じる内部応力を、裏面側半導体層１２０に生じる内部応力によって相殺させることができる。その結果、窒化物半導体テンプレート１０の反りを低減し、窒化物半導体テンプレート１０にクラックが生じることを抑制することができる。したがって、窒化物半導体テンプレート１０を製造する際の歩留まりを向上させることができる。
【００８０】
（ｂ）裏面側半導体層１２０が多結晶のＩＩＩ族窒化物半導体からなっていることで、裏面側半導体層１２０内の結晶方位がランダム、すなわち劈開方向がランダムとなっている。これにより、裏面側半導体層１２０において特定の劈開方向へのクラックの発生を抑制することができる。また、たとえ裏面側半導体層１２０内に内部応力が発生したとしても、内部応力を等方的に分散させることができる。その結果、裏面側半導体層１２０を表面側半導体層１６０より先に厚く形成しても、裏面側半導体層１２０を割れ難くすることができる。
【００８１】
（ｃ）裏面側半導体層１２０を厚く形成することが可能となることで、窒化物半導体テンプレート１０の反りやクラックを抑制しつつ、表面側半導体層１６０の厚さを大きくすることができる。
【００８２】
例えば、表面側半導体層１６０の厚さは、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合の窒化物半導体テンプレートをＩＩＩ族窒化物半導体の成長温度に加熱したときに、表面側半導体層１２０にクラックが生じる第１臨界厚さを超える厚さとすることができる。表面側半導体層１６０の厚さが第１臨界厚さを越える厚さであっても、上述のように裏面側半導体層１２０が設けられていることにより、窒化物半導体テンプレート１０をＩＩＩ族窒化物半導体の成長温度に加熱したときに表面側半導体層１６０にクラックが生じることを抑制することができる。その結果、例えば、窒化物半導体テンプレート１０をＩＩＩ族窒化物半導体の所望の成長温度に加熱して、窒化物半導体テンプレート１０上に発光層等の積層体を安定的に成長させることが可能となる。
【００８３】
または、例えば、表面側半導体層１６０の厚さは、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合に、表面側半導体層１２０の形成から所定時間経過した後で、表面側半導体層１６０にクラックが生じる第２臨界厚さを超える厚さとすることができる。表面側半導体層１６０の厚さが第２臨界厚さを越える厚さであっても、上述のように裏面側半導体層１２０が設けられていることにより、表面側半導体層１２０の形成から所定時間経過した後に表面側半導体層１６０にクラックが生じることを抑制することができる。その結果、窒化物半導体テンプレート１０を、クラックを生じさせることなく長期に亘って保管することができ、または、安定的に市場に流通させることができる。
【００８４】
または、表面側半導体層１６０の厚さは、例えば、仮に裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられる場合に、表面側半導体層１６０の形成直後から表面側半導体層１６０にクラックが生じる第３臨界厚さを超える厚さとすることができる。表面側半導体層１６０の厚さが第３臨界厚さを越える厚さであっても、上述のように裏面側半導体層１２０が設けられていることにより、表面側半導体層１６０の形成直後から表面側半導体層１６０にクラックが生じることを抑制することができる。
【００８５】
このように、裏面側半導体層１２０が設けられず表面側半導体層１６０のみが設けられた従来の窒化物半導体テンプレートでは実現できなかったような厚さの表面側半導体層１６０を歩留よく得ることができる。その結果、表面側半導体層１６０の転位密度を低減させることができる。
【００８６】
（ｄ）裏面側半導体層１２０が多結晶のＩＩＩ族窒化物半導体からなっていることで、裏面側半導体層１２０において結晶欠陥に起因した光吸収を大きくし、可視域から赤外域に亘って透過率を低くすることができる。これにより、窒化物半導体テンプレート１０の視認性を向上させることができる。その結果、窒化物半導体テンプレート１０の製造工程や、該窒化物半導体テンプレート１０を用いた半導体装置の製造工程等において、窒化物半導体テンプレート１０のハンドリングミスの発生を抑制することができ、また、製造工程を自動化させた際に窒化物半導体テンプレート１０を画像認識させ易くすることができる。また、裏面側半導体層１２０の透過率を低くすることができることで、窒化物半導体テンプレート１０の熱吸収率を向上させることができる。その結果、窒化物半導体テンプレート１０（基板１００）の昇温速度を向上させることができ、表面側半導体層１６０の成長時間や、窒化物半導体テンプレート１０上に成長させる半導体層の成長時間を短縮する
ことができる。
【００８７】
（ｅ）裏面側半導体層１２０の厚さを５０μｍ以上とすることにより、窒化物半導体テンプレート１０の視認性および熱吸収率をより確実に向上させることができる。その結果、窒化物半導体テンプレートの製造工程や、窒化物半導体テンプレート１０を用いた半導体装置の製造工程等における歩留まりや生産性をより確実に向上させることが可能となる。
【００８８】
（ｆ）表面側半導体層１６０の厚さを大きくすることができることで、表面側半導体層１６０の表面における転位密度を、５×１０７ｃｍ−２以下とし、好ましくは、１×１０７ｃｍ−２未満とすることができる。このように、サファイア基板等の基板１００を用いた窒化物半導体テンプレート１０において、ＩＩＩ族窒化物半導体のみにより構成される自立基板と同等の低転位密度（１０６ｃｍ−２台）を実現することができる。さらに、このような低転位密度の表面側半導体層１６０を成長下地層とすることで、表面側半導体層１６０上に結晶性のよい半導体層を成長させることができる。その結果、サファイア基板等の低コストな基板１００を用いることで、自立基板と比較して製造コストを低減しつつ、高品質な半導体装置を製造することが可能となる。例えば、本実施形態の窒化物半導体テンプレート１０を用いて、高効率な発光素子等を安価に製造することができる。
【００８９】
（ｇ）本実施形態では、ステップ２において基板１００の裏面１０１側に裏面側半導体層１２０を形成した後に、ステップ３において基板１００の表面１０２側に表面側半導体層１６０を形成する。このとき、裏面側半導体層１２０を多結晶とすることで、裏面側半導体層１２０を表面側半導体層１６０より先に厚く形成しても、裏面側半導体層１２０を割れ難くすることができる。また、裏面側半導体層１２０の形成後に表面側半導体層１６０を形成することで、表面側半導体層１６０がサーマルエッチングなどのダメージを受けることを抑制することができる。これにより、高品質な窒化物半導体テンプレート１０を歩留まりよく得ることが可能となる。
【００９０】
（ｈ）表面側半導体層１６０がサーマルエッチングなどのダメージを受けることを抑制することで、表面側半導体層１６０の表面粗さを小さく維持することができる。具体的には、表面側半導体層１６０の表面のＲＭＳを、例えば、表面側半導体層１６０がａｓ−ｇｒｏｗｎの状態で、２ｎｍ以下とすることができる。これにより、表面側半導体層１６０を形成した後の、表面側半導体層１６０を研磨する工程を不実施とすることができる。その結果、窒化物半導体テンプレート１０の製造コストを削減することが可能となる。また、表面粗さが小さい表面側半導体層１６０を成長下地層とすることで、表面側半導体層１６０上に結晶性のよい半導体層を成長させることができる。その結果、窒化物半導体テンプレート１０を用いて、高品質な半導体装置を製造することが可能となる。
【００９１】
（ｉ）上述のように、表面側半導体層１６０の内部応力を裏面側半導体層１２０の内部応力によって相殺させることで、窒化物半導体テンプレート１０の反り量を、室温（２５℃）で±２００μｍ以内とすることができる。これにより、窒化物半導体テンプレート１０を用いた発光素子等の半導体装置の製造工程においてフォトリソグラフィを行う際の焦点ずれの発生を抑制することができる。その結果、半導体装置のパターン不良を抑制することができ、半導体装置の製造工程における歩留まりを向上させることができる。
【００９２】
（４）本実施形態の変形例
本実施形態の窒化物半導体テンプレート１０の構成は、上述の実施形態の構成に限定されず、以下に示す変形例のように変更することができる。以下、上述の実施形態と異なる要素についてのみ説明し、上述の実施形態で説明した要素と実質的に同一の要素には、同一の符号を付してその説明を省略する。
【００９３】
（変形例１）
図６は、本実施形態の変形例１に係る窒化物半導体テンプレートを示す断面図である。
図６に示す変形例１の窒化物半導体テンプレート１２のように、基板１０３がいわゆるＰＳＳ（Ｐａｔｔｅｒｎｅｄ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ）基板として構成されていてもよい（つまり、上述の実施形態の基板１００の代わりにＰＳＳ基板である基板１０３を用いてもよい）。具体的には、基板１０３の表面１０５は、（平面視で）２次元で周期的に複数設けられる凸部１１５を有している。複数の凸部１１５は、例えば、互いに等しい間隔をあけて配置され、表面１０５を平面視したときに三角格子状、正方格子状などの格子状に配置されている。それぞれの凸部１１５は、例えば、円錐状、多角錐状、または半球状等とする。例えば、凸部１１５の高さ（表面１０５の平坦部から凸部１１５の頂部までの高さ）は、０．３μｍ以上３μｍ以下とし、凸部１１５の底部の幅は、０．２μｍ以上４μｍ以下とし、隣接する凸部１１５間のピッチは、０．４μｍ以上６μｍ以下とする。
【００９４】
なお、基板１０３の裏面１０４は、例えば、ランダムな凹凸を有する粗面とする。基板１０３の裏面１０４のＲＭＳは、例えば、０．５μｍ以上５μｍ以下とする。
【００９５】
基板１０３の裏面１０４側には、裏面側半導体層１２２が設けられている。裏面側半導体層１２２は、上述の実施形態と同様に、多結晶のＩＩＩ族窒化物半導体からなっている。裏面側半導体層１２０の厚さは、裏面側半導体層１２０の内部応力と表面側半導体層１６０の内部応力とが釣り合うような厚さとし、例えば、２０μｍ超とし、好ましくは、５０μｍ以上とする。
【００９６】
一方、基板１０３の表面１０５側には、バッファ層１４２が設けられている。バッファ層１４２は、基板１０３の表面１０５に設けられた複数の凸部１１５に追従するように設けられている。なお、バッファ層１４２の表面（上面）には、基板１０３の表面１０５における凸部１１５に対応する凸部が形成されている。バッファ層１４２は、上述の実施形態と同様に、ＩＩＩ族窒化物半導体からなっている。バッファ層１４２の厚さは、例えば、１０ｎｍ以上４００ｎｍ以下とする。
【００９７】
バッファ層１４２上には、表面側半導体層１６２が設けられている。表面側半導体層１６２は、上述の実施形態と同様に、単結晶のＩＩＩ族窒化物半導体からなっている。表面側半導体層１６２は、その表面が平坦となるまで成長されている。すなわち、表面側半導体層１６２の厚さは、表面側半導体層１６２の表面が平坦となるような厚さであって、且つ、仮に裏面側半導体層１２２が設けられず表面側半導体層１６２のみが設けられる場合に表面側半導体層１６２にクラックが生じる臨界厚さを越える厚さとする。具体的には、表面側半導体層１６２の厚さは、例えば、上記した第３臨界厚さを越える厚さ、すなわち、２０μｍ超とし、好ましくは５０μｍ以上とする。また、表面側半導体層１６０の表面の表面粗さＲＭＳは、例えば、表面側半導体層１６０がａｓ−ｇｒｏｗｎの状態（研磨などを行わない状態）で、２ｎｍ以下とする。
【００９８】
変形例１の窒化物半導体テンプレート１２の製造方法は、（基板１００の代わりに）基板１０３としてＰＳＳ基板を用いる点を除いて上述の実施形態と同様である。
【００９９】
変形例１によれば、窒化物半導体テンプレート１２を用いて発光素子を製造することにより、発光素子の発光層から発生した光を基板１０３の表面１０５の凸部１１５で散乱させることができる。これにより、発光層から発生した光が発光素子内で全反射して閉じ込められることを抑制し、発光素子の光取り出し効率を向上させることができる。
【０１００】
また、変形例１によれば、基板１０３としてＰＳＳ基板を用いた場合であっても、窒化物半導体テンプレート１２のクラックの発生を抑制することができる。というのも、基板１０３としてＰＳＳ基板を用いた場合では、表面側半導体層１６２を厚くすると、表面側半導体層１６２に生じた内部応力が、基板１０３の表面１０５に設けられた凸部１１５（に対応する部分）に集中し、凸部１１５を起点として表面側半導体層１６２にクラックが入り易い。そこで、変形例１では、表面側半導体層１６２に生じる内部応力を、裏面側半導体層１２２に生じる内部応力によって相殺させることで、表面側半導体層１６２の内部応力が凸部１１５に集中することを抑制することができる。これにより、凸部１１５を起点とした表面側半導体層１６２のクラックの発生を抑制することができる。
【０１０１】
なお、上述の変形例１では、基板１０３の表面１０５が２次元で周期的に複数設けられる凸部１１５を有している場合について説明したが、基板１０３の表面１０５は、１次元で周期的に複数設けられる凸部を有していても良い。すなわち、複数の凸部のそれぞれは、基板１０３の表面１０５に沿って所定の方向に延在し、該複数の凸部は、延在方向と交差する方向に互いに等しい間隔をあけて周期的に設けられていてもよい。
【０１０２】
また、上述の変形例１では、基板１０３の表面１０５が複数の凸部１１５を有している場合について説明したが、基板１０３の表面１０５は、１次元または２次元で周期的に複数設けられる凹部を有していてもよい。
【０１０３】
（変形例２）
図７（ａ）は、本実施形態の変形例２に係る窒化物半導体テンプレートを示す断面図である。
図７（ａ）に示す変形例２の窒化物半導体テンプレート１４のように、裏面側半導体層１２４の厚さが基板１００の裏面１０１内で不均一となっていてもよい。具体的には、例えば、裏面側半導体層１２４の外周側の厚さが、裏面側半導体層１２４の中央側の厚さよりも大きくなっていてもよい。なお、ここでいう「裏面側半導体層１２４の外周側の厚さ」とは、例えば、裏面側半導体層１２６の外周端部から中央側に基板１００の半径に対して１／３以内の領域の平均厚さのことを意味している。または、「裏面側半導体層１２４の外周側の厚さ」とは、例えば、裏面側半導体層１２４の周縁端部の厚さと考えてもよい
。
【０１０４】
変形例３の製造工程のステップ２では、例えば、基板１００の外周側の温度を基板１００の中央側の温度よりも高くしたり、基板１００の外周側への成膜ガスの流量（供給量）を基板１００の中央側への成膜ガスの流量よりも多くしたりすることで、所定の裏面側半導体層１２４の厚さ分布を得ることができる。
【０１０５】
変形例２によれば、表面側半導体層１６０の内部応力が面内で不均一となる場合に、表面側半導体層１６０の内部応力が強くなる部分に対応する裏面側半導体層１２４の厚さを厚くすることで、表面側半導体層１６０の内部応力を、その分布に合わせて裏面側半導体層１２４の内部応力によって相殺させることができる。これにより、表面側半導体層１６０の内部応力が面内で不均一となる場合であっても、窒化物半導体テンプレート１４の反りの発生を抑制することができる。
【０１０６】
（変形例３）
図７（ｂ）は、本実施形態の変形例３に係る窒化物半導体テンプレートを示す断面図である。
図７（ｂ）に示す変形例３の窒化物半導体テンプレート１６のように、裏面側半導体層１２６の厚さが変形例２の裏面側半導体層１２４の厚さの分布と逆の分布を有していてもよい。すなわち、例えば、裏面側半導体層１２６の外周側の厚さが、裏面側半導体層１２６の中央側の厚さよりも小さく（薄く）なっていてもよい。
【０１０７】
変形例３の製造工程のステップ２では、例えば、基板１００の外周側の温度を基板１００の中央側の温度よりも低くしたり、基板１００の外周側への成膜ガスの流量（供給量）を基板１００の中央側への成膜ガスの流量よりも少なくしたりすることで、所定の裏面側半導体層１２６の厚さ分布を得ることができる。
【０１０８】
変形例３によれば、表面側半導体層１６０の内部応力が変形例２と反対に分布する場合であっても、窒化物半導体テンプレート１６の反りの発生を抑制することができる。
【０１０９】
（変形例４）
図８は、本実施形態の変形例４に係る窒化物半導体テンプレートを示す断面図である。
図８に示す変形例４の窒化物半導体テンプレート１８のように、裏面側半導体層１２８および表面側半導体層１６８のうちの少なくともいずれか一方が、基板１００の周縁部付近に非成長領域を有していてもよい。
【０１１０】
変形例４での裏面側半導体層１２８の厚さは、例えば、６０μｍ超とする。裏面側半導体層１２８の厚さが６０μｍ超であると、裏面側半導体層１２８が基板１００の裏面１０１の周縁端部まで設けられている場合に、（たとえ裏面側半導体層１２８が多結晶であっても）裏面側半導体層１２８および基板１００のうちの少なくともいずれか一方にクラック（割れ）が生じ易くなる。これは、主として基板１００の周縁での不均一な応力分布や、基板１００の周縁端部の欠けなどに起因するものである。
【０１１１】
そこで、変形例４では、裏面側半導体層１２８は、基板１００の裏面１０１の周縁端部から間隔をあけて設けられている。これにより、裏面側半導体層１２８の厚さが大きい場合であっても、裏面側半導体層１２８および基板１００にクラックが生じることを抑制することができる。
【０１１２】
具体的には、裏面側半導体層１２８は、基板１００の裏面１０１側のうち、裏面１０１の周縁端部から中央側に０．５ｍｍ以上５ｍｍ以下の領域を除く領域に設けられている。以下、裏面側半導体層１２８が設けられていない領域を裏面側半導体層１２８の「非成長領域」と呼ぶこととする。裏面側半導体層１２８の非成長領域は、基板１００の裏面１０１の周縁を囲むように形成されている。裏面側半導体層１２８の非成長領域の幅が０．５ｍｍ未満であると、非成長領域によるクラック抑制効果が充分に得られない可能性がある。これに対し、裏面側半導体層１２８の非成長領域の幅を０．５ｍｍ以上とすることにより、非成長領域によるクラック抑制効果を充分に得ることができる。一方で、裏面側半導体層１２８の非成長領域の幅が５ｍｍ超であると、非成長領域によるクラック抑制効果は得られることになるが、裏面側半導体層１２８による反り低減効果（応力相殺効果）が得られる面積が狭くなってしまう。これに対し、裏面側半導体層１２８の非成長領域の幅を５ｍｍ以下とすることにより、非成長領域によるクラック抑制効果を維持しつつ、裏面側半導体層１２８による反り低減効果を確保することができる。
【０１１３】
また、変形例４での表面側半導体層１６８の厚さは、例えば、５０μｍ超とする。表面側半導体層１６８の厚さが５０μｍ超であると、表面側半導体層１６８が基板１００の表面１０２の周縁端部まで設けられている場合に、表面側半導体層１６８および基板１００にクラック（割れ）が生じ易くなる。これは、裏面側半導体層１２８と同様に、主として基板１００の周縁での不均一な応力分布や、基板１００の周縁端部の欠けなどに起因するものである。
【０１１４】
そこで、変形例４では、表面側半導体層１６８は、基板１００の表面１０２の周縁端部から間隔をあけて設けられている。これにより、表面側半導体層１６８の厚さが大きい場合であっても、表面側半導体層１６８および基板１００のうちの少なくともいずれか一方にクラックが生じることを抑制することができる。なお、この場合、バッファ層１４８も、表面側半導体層１６８と同様に、基板１００の表面１０２の周縁端部から間隔をあけて設けられている。
【０１１５】
具体的には、表面側半導体層１６８は、基板１００の表面１０２側のうち、表面１０２の周縁端部から中央側に０．５ｍｍ以上５ｍｍ以下の領域を除く領域に設けられている。以下、裏面側半導体層１２８と同様に、表面側半導体層１６８が設けられていない領域を表面側半導体層１６８の「非成長領域」と呼ぶこととする。表面側半導体層１６８の非成長領域は、基板１００の表面１０２の周縁を囲むように形成されている。表面側半導体層１６８の非成長領域の幅が０．５ｍｍ未満であると、非成長領域によるクラック抑制効果が充分に得られない可能性がある。これに対し、表面側半導体層１６８の非成長領域の幅を０．５ｍｍ以上とすることにより、非成長領域によるクラック抑制効果を充分に得ることができる。一方で、表面側半導体層１６８の非成長領域の幅が５ｍｍ超であると、非成長領域によるクラック抑制効果は得られることになるが、発光層等の積層体を成長させる成長下地層としての有効面積が狭くなってしまう。その結果、半導体装置２０の生産性が低下してしまう。これに対し、裏面側半導体層１２８の非成長領域の幅を５ｍｍ以下とすることにより、非成長領域によるクラック抑制効果を維持しつつ、成長下地層としての有効面積を所定値以上に確保することができる。その結果、半導体装置２０の生産性の低下を抑制することができる。
【０１１６】
次に、図９を用い、変形例４の製造工程について説明する。図９（ａ）は、変形例４のステップ２での基板の載置状態を示す断面図であり、（ｂ）は、変形例４のステップ３での基板の載置状態を示す断面図である。
【０１１７】
変形例４のステップ２では、図９（ａ）に示すように、基板１００をサセプタ２０８上に載置する際に、基板１００の裏面１０１の周縁への裏面側半導体層１２８の形成を抑制するよう、基板１００の裏面１０１の周縁を覆う。具体的には、例えば、板状スペーサ３２０を介して基板１００をサセプタ２０８上に載置した状態で、リング状の周縁カバー３４０を基板１００の裏面１０１側に被せる。周縁カバー３４０は、例えば、中央に開口を有し基板１００の裏面１０１の周縁を覆う円盤部（符号不図示）と、円盤部の外周に接続され基板１００の側面を囲む周側部（符号不図示）と、を有している。周縁カバー３４０の円盤部により基板１００の裏面１０１の周縁を覆うことで、基板１００の裏面１０１の周縁への裏面側半導体層１２８の形成を抑制し、基板１００の裏面１０１の周縁端部から間隔をあけて裏面側半導体層１２８を形成することができる。また、周縁カバー３４０の周側部が基板１００の側面を囲んでいることにより、基板１００に対して周縁カバー３４０を精度よく位置合わせすることができる。また、基板１００の側面への裏面側半導体層１２８の形成を抑制することができる。なお、周縁カバー３４０の円盤部の内径は、基板１００の直径よりも１〜１０ｍｍ程度小さいことが好ましい（すなわち、片側の円盤部の幅は０．５〜５ｍｍ程度となる）。
【０１１８】
そして、変形例４のステップ３では、図９（ｂ）に示すように、基板１００をサセプタ２０８上に載置する際に、基板１００の表面１０２の周縁への表面側半導体層１６８の形成を抑制するよう、基板１００の表面１０２の周縁を覆う。具体的には、例えば、ステップ２と同様に、基板１００をサセプタ２０８上に載置した状態で、リング状の周縁カバー３６０を基板１００の表面１０２側に被せる。周縁カバー３６０は、例えば、上述の周縁カバー３４０と同様に構成され、円盤部（符号不図示）と周側部（符号不図示）とを有している。周縁カバー３６０の円盤部により基板１００の表面１０１の周縁を覆うことで、基板１００の表面１０２の周縁への表面側半導体層１６８の形成を抑制し、基板１００の表面１０２の周縁端部から間隔をあけて表面側半導体層１６８を形成することができる。また、周縁カバー３６０の周側部が基板１００の側面を囲んでいることにより、基板１００に対して周縁カバー３６０を精度よく位置合わせすることができる。また、基板１００の側面への表面側半導体層１６８の形成を抑制することができる。なお、周縁カバー３６０の円盤部の内径は、基板１００の直径よりも１〜１０ｍｍ程度小さいことが好ましい（すなわち、片側の円盤部の幅は０．５〜５ｍｍ程度となる）。
【０１１９】
変形例４によれば、裏面側半導体層１２８を基板１００の裏面１０１の周縁端部から間隔をあけて設けることで、裏面側半導体層１２８の厚さを大きくした場合であっても、基板１００の周縁での不均一な応力分布や、基板１００の周縁端部の欠けなどに起因して、裏面側半導体層１２８および基板１００のうちの少なくともいずれか一方にクラック（割れ）が発生することを抑制することができる。具体的には、例えば、裏面側半導体層１２８の厚さが２００μｍ以下の範囲であれば、裏面側半導体層１２８および基板１００のクラックの発生を確実に抑制することが可能となる。
【０１２０】
また、変形例４によれば、表面側半導体層１６８を基板１００の表面１０２の周縁端部から間隔をあけて設けることで、表面側半導体層１６８の厚さを大きくした場合であっても、基板１００の周縁での不均一な応力分布や、基板１００の周縁端部の欠けなどに起因して、表面側半導体層１６８および基板１００にクラック（割れ）が発生することを抑制することができる。具体的には、例えば、表面半導体層１６８の厚さが１８０μｍ以下の範囲であれば、表面側半導体層１６８および基板１００のうちの少なくともいずれか一方のクラックの発生を確実に抑制することが可能となる。
【０１２１】
また、変形例４によれば、表面側半導体層１６８の厚さを大きくすることで、表面側半導体層１６８の非成長領域を設けなかった場合と比較して、表面側半導体層１６８の転位密度をさらに低減させることが可能となる。サファイア基板等の基板１００を用いた窒化物半導体テンプレート１８において、ＩＩＩ族窒化物半導体のみにより構成される自立基板と同等の低転位密度（１０６ｃｍ−２台）を確実に実現することが可能となる。
【０１２２】
なお、上述の変形例４のステップ２では、周縁カバー３４０を用いて基板１００の裏面１０１の周縁を覆う場合について説明したが、基板１００の裏面１０１の周縁に、裏面側半導体層１２８の形成を抑制するカバー層を形成しておいてもよい。この場合、カバー層として、例えば、酸化シリコン（ＳｉＯ２）層を形成してもよい。
【０１２３】
また、上述の変形例４のステップ３では、周縁カバー３６０を用いて基板１００の表面１０２の周縁を覆う場合について説明したが、基板１００の表面１０２の周縁に、表面側半導体層１６８の形成を抑制するカバー層を形成しておいてもよい。この場合、カバー層として、例えば、ＳｉＯ２層を形成してもよい。
【０１２４】
（変形例５）
上述の変形例４の窒化物半導体テンプレート１８を用い、以下の変形例５のように窒化物半導体自立基板３０を製造してもよい。
【０１２５】
図１０〜図１２を用い、変形例５に係る窒化物半導体自立基板の製造方法について説明する。図１０（ａ）は、変形例５のステップ４において表面側半導体層の表面側に表面側支持基板を貼り合せた状態を示す断面図であり、図１０（ｂ）は、変形例５のステップ４において裏面側半導体層および基板を除去した状態を示す断面図である。図１１（ａ）は、変形例５のステップ４において表面側半導体層の裏面側に裏面側支持基板を貼り合せた状態を示す断面図であり、図１１（ｂ）は、変形例５のステップ４において表面側半導体層の表面側から表面側支持基板を除去した状態を示す断面図である。図１２（ａ）は、変形例５のステップ５において表面側半導体層上に本格成長層を形成した状態を示す断面図であり、図１２（ｂ）は、変形例５のステップ６において、本格成長層から窒化物半導体自立基板を切り出した状態を示す断面図である。
【０１２６】
本変形例では、上述の変形例４のステップ３を実施した後に、以下に示すステップ４〜ステップ６を実施することで、窒化物半導体自立基板３０を製造する例について説明する。
【０１２７】
（ステップ３）
上述の変形例の４のステップ３を実施することで、窒化物半導体テンプレート１８を作製する。なお、裏面側半導体層１２８および表面側半導体層１６８は、それぞれ、所定の非成長領域を除く領域に設けられている。
【０１２８】
このとき、予め、基板１００の直径を後述の窒化物半導体自立基板３０の所望の直径よりも非成長領域だけ大きく設定しておく。また、表面側半導体層１６８の直径が窒化物半導体自立基板３０の所望の直径と等しくなるか、或いは、それよりも若干大きくなるように、表面側半導体層１６８を成長させる。具体的には、直径が２ｉｎｃｈの窒化物半導体自立基板３０を得る場合、予め基板１００の直径を２．５ｉｎｃｈとし、表面側半導体層１６８の直径が２ｉｎｃｈとなるように表面側半導体層１６８を成長させる。
【０１２９】
また、このとき、本変形例に用いられる窒化物半導体テンプレート１８では、例えば、裏面側半導体層１２８の厚さを１００μｍ超とし、表面側半導体層１６８の厚さを１００μｍ超とする。表面側半導体層１６８の厚さを１００μｍ超とすることで、後述のステップ４において窒化物半導体テンプレート１８から基板１００を除去した際に、表面側半導体層１６８の形状を安定的に維持させることができる。
【０１３０】
（ステップ４：基板貼り替え工程）
次に、図１０（ａ）に示すように、窒化物半導体テンプレート１８の表面側半導体層１６８の上に、接着層４２０を介して、表面側支持基板４１０を貼り合わせる。このとき、接着層４２０を、例えば、ワックスまたは両面テープなどとする。また、表面側支持基板４１０を、後述の研磨に耐えうる剛性を有する基板により構成し、例えば、アルミナ基板とする。
【０１３１】
次に、図１０（ｂ）に示すように、窒化物半導体テンプレート１８を表面側支持基板４１０に支持させた状態で、窒化物半導体テンプレート１８を裏面側半導体層１２８側から研削することで、裏面側半導体層１２８および基板１００を除去する。例えば、砥石を用いた研削により、裏面側半導体層１２８および基板１００を除去する。なお、バッファ層１４８は、除去しなくてもよいし、除去してもよい。また、また、裏面側半導体層１２８および基板１００を除去した後の表面は、加工ダメージが残らない様に、研磨処理およびラップ処理を施すのが好ましい。
【０１３２】
次に、図１１（ａ）に示すように、表面側半導体層１６８のうちの表面側支持基板４１０と反対側（すなわち、表面側半導体層１６８の裏面側）に、接着層４６０を介して、裏面側支持基板４５０を貼り合わせる。このとき、接着層４６０を、例えば、加熱することで固化しＳｉＣとなるセラミック系接着剤により形成する。これにより、所定の耐熱性および耐腐食性を有する接着層４６０を得ることができる。また、裏面側支持基板４５０を、例えば、線膨張係数がＩＩＩ族窒化物半導体の線膨張係数に近い材料により構成し、具体的には、多結晶のＧａＮ基板、またはムライト基板とする。これにより、表面側半導体層１６８と裏面側支持基板４５０との線膨張係数差を縮小することができ、後述のステップ５において、これらの間に熱応力が生じることを抑制することができる。
【０１３３】
接着層４６０を固化させ裏面側支持基板４５０を表面側半導体層１６８に密着させたら、接着層４２０および表面側支持基板４１０を除去することで、表面側半導体層１６８を残存させる。接着層４２０および表面側支持基板４１０を除去したら、表面側半導体層１６８の表面を洗浄する。このとき、洗浄液としては、アルコールやアセトン等の有機系の洗浄液を用いる。これにより、表面側半導体層１６８の表面から接着層４２０の残存物を除去する。このようにして、表面側半導体層１６８と、接着層４６０と、裏面側支持基板４５０とを有する結晶成長用基板２０が形成される。
【０１３４】
（ステップ５：本格成長工程）
次に、図１２（ａ）に示すように、ステップ３と同様のＨＶＰＥ装置２００を用い、ステップ３と同様の処理手順により、結晶成長用基板２０の表面側半導体層１６８の上に、単結晶のＩＩＩ族窒化物半導体からなる本格成長層１７０を成長させる。なお、ステップ５では、変形例４のステップ３で使用した周辺カバー３６０を用いなくてもよい。
【０１３５】
ステップ５における処理条件は、上述したステップ３における処理条件と同様の条件としてもよいが、これと異なる条件としてもよい。というのも、ステップ５では、ステップ３で形成する表面側半導体層１６８よりもよりもさらに厚く本格成長層１７０を形成する必要があり、ステップ３での表面側半導体層１６８の成長速度よりもステップ５での本格成長層１７０の成長速度を高くすることが求められる。そのため、ステップ５では、表面側半導体層１６８の主面の法線方向（厚さ方向）に向けた結晶成長がステップ３での結晶成長よりも活発となる成長条件下で、本格成長層１７０を成長させることが好ましい。
【０１３６】
上述の目的を達成する手法として、例えば、ステップ５での成膜室２０１内における雰囲気を、ステップ３での雰囲気と異ならせる手法がある。例えば、ステップ５での成膜室２０１内におけるＮ２ガスの分圧のＨ２ガスの分圧に対する比率（Ｎ２／Ｈ２）が、ステップ３での成膜室２０１内におけるＮ２ガスの分圧のＨ２ガスの分圧に対する比率（Ｎ２／Ｈ２）よりも大きくなるように設定する。これにより、ステップ５では、表面側半導体層１６８の主面の法線方向に向けた結晶成長がステップ３での結晶成長よりも活発となる。
【０１３７】
また、上述の目的を達成する他の手法として、例えば、ステップ５での成長温度をステップ３の成長温度と異ならせる手法がある。例えば、ステップ５における成膜温度が、ステップ３における成膜温度よりも低くなるように設定する。これによっても、ステップ５では、表面側半導体層１６８の主面の法線方向に向けた結晶成長がステップ３での結晶成長よりも活発となる。
【０１３８】
また、上述の目的を達成するさらに他の手法として、例えば、ステップ５でのＮＨ３ガスの供給流量のＧａＣｌガスの供給流量に対する比率（ＮＨ３／ＧａＣｌ、いわゆるＶ／ＩＩＩ比）をステップ３のそれと異ならせる手法がある。例えば、ステップ５におけるＮＨ３／ＧａＣｌ比率が、ステップ３におけるＮＨ３／ＧａＣｌ比率よりも大きくなるように設定する。これによっても、ステップ５では、表面側半導体層１６８の主面の法線方向に向けた結晶成長がステップ３での結晶成長よりも活発となる。
【０１３９】
また、上述の目的を達成するさらに他の手法として、例えば、ステップ５でのＧａＣｌガスの供給流量をステップ３のそれと異ならせる手法がある。例えば、ステップ５におけるＧａＣｌ流量が、ステップ３におけるＧａＣｌ流量よりも大きくなるように設定する。これによっても、ステップ５では、表面側半導体層１６８の主面の法線方向に向けた結晶成長がステップ３での結晶成長よりも活発となる。
【０１４０】
（ステップ６：窒化物半導体自立基板作製工程）
次に、図１２（ｂ）に示すように、ステップ５で得られた本格成長層１７０（または表面側半導体層１６８）を、厚さ方向（結晶成長方向）に対して垂直に、かつ厚さ方向に沿って等間隔に切り出す（スライスする）ことにより、所定厚さの窒化物半導体自立基板３０を作製する。
【０１４１】
本格成長層１７０の切り出しには、例えば、ワイヤソーを用いる。この場合、本格成長層１７０のスライス位置に沿って走行するワイヤに対して遊離砥石（砥液）をかけながら窒化物半導体自立基板３０を切り出す。或いは、遊離砥石に代えて、ワイヤ自体が砥粒を保持する、いわゆる固定砥粒を用いてもよい。
【０１４２】
その後、切り出した窒化物半導体自立基板３０に対して、外形加工、面取り、研磨、洗浄などの工程を行う。このとき、窒化物半導体自立基板３０の少なくとも表面を鏡面研磨する。なお、窒化物半導体自立基板３０の両面を鏡面研磨してもよい。
【０１４３】
以上により、本実施形態の窒化物半導体自立基板３０が製造される。
【０１４４】
なお、窒化物半導体自立基板３０の切り出し後に残った、結晶成長用基板２０を、再度利用して、本格成長層１７０を再成長させてもよい。これにより、窒化物半導体自立基板３０の製造コストを低減することができる。
【０１４５】
変形例５によれば、上述の変形例４で得られた窒化物半導体テンプレート１８から裏面側半導体層１２８および基板１００を除去して表面側半導体層１６８を残存させることで、結晶成長用基板２０を形成することができる。これにより、結晶成長用基板２０において、基板１００と表面側半導体層１６８との線膨張係数差に起因した熱応力を生じないようにすることができる。つまり、結晶成長用基板２０の上に、厚い本格成長層１７０を熱応力フリーの状態で安定的に成長させることができる。その結果、本格成長層１７０から多くの窒化物半導体自立基板３０を切り出すことができ、窒化物半導体自立基板３０の生産効率を向上させることが可能となる。
【０１４６】
また、変形例５によれば、変形例４で得られた窒化物半導体テンプレート１８において、表面側半導体層１６８を厚くし、その転位密度を低減させることで、結晶成長用基板２０の表面側半導体層１６８上に成長させる本格成長層１７０の転位密度も低減させることができる。その結果、本格成長層１７０から高品質な窒化物半導体自立基板３０を得ることが可能となる。
【０１４７】
また、変形例５によれば、裏面側半導体層１６８が多結晶であることにより、ステップ４において、裏面側半導体層１２８および基板１００を研削して除去する際に、裏面側半導体層１２８を容易に研削することができる。その結果、ステップ４に係る工程時間を短縮することが可能となる。
【０１４８】
なお、上述の変形例５では、ステップ４において、窒化物半導体テンプレート１８から裏面側半導体層１２８および基板１００を除去した後に、表面側半導体層１６８の裏面側に裏面側支持基板４５０を貼り合わせて結晶成長用基板２０を形成する場合について説明したが、表面側半導体層１６８が厚く、それ自身で自立できる場合は、表面側半導体層１６８の裏面側に裏面側支持基板４５０を貼り合わせることなく、表面側半導体層１６８を自立させ窒化物半導体自立基板としてもよい。また、表面側半導体層１６８のみからなる窒化物半導体自立基板を結晶成長用基板としてステップ５の本格成長工程を行ってもよい。
【０１４９】
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【０１５０】
上述の実施形態では、基板１００がサファイア基板である場合について説明したが、基板１００は炭化シリコン（ＳｉＣ）基板などであってもよい。
【０１５１】
上述の実施形態および変形例１等では、基板１００の裏面１０１がランダムな凹凸を有する粗面である場合について説明したが、例えば上述のように基板１００の裏面１０１にバッファ層を介さずに裏面側半導体層１２０を形成する場合は、その製法によって裏面側半導体層１２０を多結晶とすることができるため、基板１００の裏面１０１は鏡面であってもよい。
【０１５２】
上述の実施形態では、裏面側半導体層１２０がＧａＮからなっている場合について説明したが、裏面側半導体層１２０は、ＧａＮ以外のＩＩＩ族窒化物半導体からなっていてもよく、例えば、ＡｌＮ、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。
【０１５３】
上述の実施形態では、表面側半導体層１６０がＧａＮからなっている場合について説明したが、表面側半導体層１６０は、ＧａＮ以外のＩＩＩ族窒化物半導体からなっていてもよく、例えば、ＡｌＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。
【０１５４】
上述の実施形態では、裏面側半導体層１２０と表面側半導体層１６０とが同じＩＩＩ族窒化物半導体からなっている場合について説明したが、裏面側半導体層１２０と表面側半導体層１６０とが互いに異なるＩＩＩ族窒化物半導体からなっていてもよい。ただし、この場合には、裏面側半導体層１２０と表面側半導体層１６０の厚さの比は、それぞれの材料の線膨張係数を考慮して適切に設定される必要がある。
【０１５５】
上述の実施形態では、バッファ層１４０がＡｌＮからなっている場合について説明したが、バッファ層１４０は、ＡｌＮ以外のＩＩＩ族窒化物半導体からなっていてもよく、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。また、バッファ層１４０の成長温度としては、表面側半導体層１６０と略同一の１０００〜１１００℃としたが、４００〜６００℃の低温成長層としても構わない。
【０１５６】
上述の実施形態では、ＨＶＰＥ装置２００において、基板１００の主面に対して交差する方向（主面に対して斜めの方向）に成膜ガスを流す場合について説明したが、基板１００の主面に沿った方向（主面に対して平行な方向）や、基板１００の主面に対して垂直な方向に成膜ガスを流してもよい。
【０１５７】
上述の実施形態では、ステップ２において、リング状スペーサ３１０や板状スペーサ３２０を介して基板１００をサセプタ２０８上に載置する場合について説明したが、基板１００の表面１０２側を保護できれば、リング状スペーサ３１０や板状スペーサ３２０を用いなくてもよい。例えば、サセプタ２０８のポケット２０８ｐ内に、基板１００の表面１０２の面積よりも少し小さい面積を有する溝部を形成しておき、基板１００の表面１０２側を当該溝部を覆うように基板１００をサセプタ２０８上に載置してもよい。これにより、基板１００の表面１０２側を保護することができる。
【０１５８】
上述の実施形態では、ステップ２での裏面側半導体層１２０の成長温度を、ステップ３での表面側半導体層１６０の成長温度と等しくする場合について説明したが、ステップ２での裏面側半導体層１２０の成長温度を、ステップ３での表面側半導体層１６０の成長温度と異ならせてもよい。例えば、ステップ２での裏面側半導体層１２０の成長温度を、ステップ３での表面側半導体層１６０の成長温度よりも低くしてもよい。例えば、生産性が高く有毒ガスを用いないなどのメリットのある、スパッタ法を用いて裏側半導体層１２０を形成する場合がこの場合に相当する。この場合には、裏面側半導体層１２０はアモルファス状となる。この場合でも、ステップ２で基板１００の裏面１０１側にアモルファスの裏面側半導体層１２０を低温（例えば５００℃）で形成した後に、ステップ３で基板１００の表面１０２側に単結晶の表面側半導体層１６０を高温（例えば１０００℃）で形成する際の昇温時に、アモルファスの裏面側半導体層１２０のほとんどが多結晶化する。アモルファス上の裏面半導体層１２０が多結晶化する際に、裏面側半導体層１２０を構成する結晶と基板１００との間の応力が緩和するため、この場合においても、上述の実施形態のステップ２で得られた基板１００と同様な、裏面１０１側に多結晶の裏面側半導体層１２０が設けられた基板１００を得ることができ、表面側半導体層１６０の成長温度に加熱した際の反りを殆どなくすことができる。なお、この場合の裏面半導体層１２０内には、一部アモルファス状態の結晶が残留する場合もあるが、全体が高温形成で多結晶された裏面側半導体層１２０と同等の応力を発生することとなる。
【０１５９】
上述の実施形態では、ステップ２または３では、ＨＶＰＥ装置２００を用いることにより、裏面側半導体層１２０または表面側半導体層１６０を形成する場合について説明したが、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）装置、或いは、分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）装置を用いてもよい。ただし、裏面側半導体層１２０または表面側半導体層１６０の成長速度を大きくできる点で、ＨＶＰＥ装置を用いることが好ましい。
【０１６０】
上述の実施形態は、基板１００の直径が４インチであり、基板１００の厚さが９００μｍである場合について説明したが、基板１００の直径や厚さはこれに限られない。例えば、基板１００は、例えば６５０μｍ厚の４インチ基板、３００μｍ厚あるいは４５０μｍ厚の２インチ基板（５０．８ｍｍ径）、１３００μｍ厚の６インチ基板（１５０ｍｍ径）であってもよい。この場合であっても、上述の実施形態と同様の効果を得ることができる。
【実施例】
【０１６１】
以下、本発明の効果を裏付ける各種実験結果について説明する。【０１６２】
（１）裏面成長サンプルについて
基板の裏面側に裏面側半導体層のみが設けられた「裏面成長サンプル」を製造し、各種評価を行った。つまり、裏面成長サンプルとは、ステップ２で成長を終了させた基板に相当する。そのうちの代表的な例を、以下の表１に示す。【０１６３】
【表１】
2017216997.tif 000003
【０１６４】
（１−１）裏面成長サンプルの製造
裏面成長サンプル１〜８では、基板として、直径が４インチであり、厚さが９００μｍであり、表面がｃ面からサファイアのＭ軸方向に０．３°傾いたサファイア基板を用いた。なお、基板の裏面をランダムな凹凸を有する粗面とした。【０１６５】
また、裏面成長サンプル１〜８では、ＨＶＰＥ装置を用い、まず、基板の裏面側に、バッファ層を介さずに、多結晶のＧａＮからなる裏面側半導体層を直接形成した。このとき、裏面側半導体層の成長温度を１０５０℃とした。また、このとき、裏面側半導体層の厚さを２１〜１８０μｍとした。【０１６６】
このとき、裏面成長サンプル１〜５では、周縁カバーを用いることなく、図３（ｂ）または（ｃ）の構成で裏面側半導体層を形成した。一方で、裏面成長サンプル６〜８では、周縁カバーを用い、図９（ａ）の構成で裏面側半導体層を形成した。なお、裏面成長サンプル６〜８での非成長領域の幅を２ｍｍとした。【０１６７】
（１−２）裏面成長サンプルの評価
（反り量）
レーザ変位計により、室温でのそれぞれの裏面成長サンプルの反り量を測定した。なお、「裏面成長サンプルの反り量」は、基板の表面から測定し、裏面成長サンプルの中央部の高さと周縁端部の高さとの差として求めた。なお、反り量がプラスとは、基板の表面側が凸となる場合を意味し、反り量がマイナスとは、基板の表面側が凹となる場合を意味している。【０１６８】
（クラック）
室温（２５℃）において、裏面成長サンプルにおけるクラックの有無を目視および光学顕微鏡で検査した。裏面成長サンプルにクラックが生じていないものを「○」とし、裏面成長サンプルの少なくとも一部にクラックが生じていたものを「×」とした。【０１６９】
（１−３）裏面成長サンプルの結果
表１に示すように、裏面成長サンプル１〜８は、それぞれ、表面側が凹となるように反っており、その反り量がマイナスであった。また、裏面成長サンプル１〜８では、裏面側半導体層の厚さが大きくなるにつれて、裏面成長サンプルの反り量の絶対値が大きくなっていた。【０１７０】
次に、裏面側半導体層の形成時における周縁カバーの効果に関して説明する。裏面側半導体層の厚さを６０μｍ以下とした裏面成長サンプル１〜４では、周縁カバーを用いなくても、裏面成長サンプルにクラック（割れ）は生じなかった。しかしながら、周縁カバーを用いずに裏面側半導体層の厚さを６０μｍ超とした裏面成長サンプル５などでは、裏面側半導体層の成長時に割れる割合が増え、基板の裏面側に裏面側半導体層が形成された裏面成長サンプルを安定的に得ることが困難であった。一方、周縁カバーを用い裏面側半導体層の厚さを６０μｍ超とした裏面成長サンプル６〜８では、クラックを抑制した状態で裏面成長サンプルを安定的に得ることができることを確認した。つまり、周縁カバーを用いて、基板の裏面の周縁端部から間隔をあけて裏面側半導体層を設けることにより、裏面側半導体層の厚さが大きい場合であっても、裏面成長サンプルにクラックが生じることを抑制することができることを確認した。【０１７１】
なお、表１には記載されていないが、周縁カバーが基板の裏面側を覆う領域（非成長領域）の幅を変化させた裏面成長サンプルを製造した。その結果によれば、裏面側半導体層の非成長領域の幅を０．５ｍｍ未満とした裏面成長サンプルでは、クラック（割れ）を抑制する一定の効果は見られたものの、完全にクラックの発生を抑制することが困難であった。これは、周縁カバーまたはサセプタの加工公差や、基板の直径の公差等により、ある一定の割合で基板の側面にもＧａＮが付着するようになったためと考えられる。これに対して、裏面側半導体層の非成長領域の幅を０．５ｍｍ以上（５ｍｍ以下）とした裏面成長サンプルでは、クラックを抑制した状態で裏面成長サンプルを安定的に得ることができることを確認した。したがって、裏面側半導体層の厚さが大きい場合に裏面側半導体層の形成時のクラック（割れ）を安定的に抑制するためには、周縁カバーを用い、周縁カバーが基板の裏面側を覆う領域の幅を０．５ｍｍ以上とすることが好ましいことを確認した。【０１７２】
（２）窒化物半導体テンプレートサンプルについて
次に、窒化物半導体テンプレートサンプルを製造し、各種評価を行った。そのうちの代表的な例を、以下の表２および３に示す。以下、窒化物半導体テンプレートサンプルを、単に「サンプル」と呼ぶ場合がある。【０１７３】
【表２】
2017216997.tif 000004
【０１７４】
【表３】
2017216997.tif 000005
【０１７５】
（２−１）窒化物半導体テンプレートサンプルの製造
サンプル１〜１７では、基板として、直径が４インチであり、厚さが９００μｍであり、表面がｃ面からサファイアのＭ軸方向に０．３°傾いたサファイア基板を用いた。なお、基板の裏面をランダムな凹凸を有する粗面とした。【０１７６】
サンプル１〜７では、ＨＶＰＥ装置を用い、基板の裏面側に裏面側半導体層として多結晶ＧａＮ層を成長せずに、基板の表面側にＡｌＮからなるバッファ層を形成した。このとき、バッファ層の成長温度を１０５０℃とし、バッファ層の厚さを２００ｎｍとした。次に、バッファ層上に単結晶のＧａＮからなる表面側半導体層を形成した。このとき、表面側半導体層の成長温度はＡｌＮバッファ層と同じ１０５０℃とし、表面側半導体層の厚さを９〜２５μｍとした。【０１７７】
サンプル８〜１７では、ＨＶＰＥ装置を用い、まず、基板の裏面側にバッファ層を介さずに多結晶のＧａＮからなる裏面側半導体層を直接形成した。このとき、裏面側半導体層の成長温度を１０５０℃とし、裏面側半導体層の厚さを１１〜１８０μｍとした。次に、サンプル１〜４と同様に、基板の表面側にＡｌＮからなるバッファ層を形成した。このとき、バッファ層の成長温度を１０５０℃とし、バッファ層の厚さを２００ｎｍとした。次に、バッファ層上に単結晶のＧａＮからなる表面側半導体層を形成した。このとき、表面側半導体層の成長温度はＡｌＮバッファ層と同じ１０５０℃とし、表面側半導体層の厚さを１１〜１５０μｍとした。なお、サンプル１４では、裏面側半導体層の形成時に、また、サンプル１５〜１７では、裏面側半導体層の形成時および表面側半導体層の形成時に、周縁カバーを用いた。このとき、それぞれの周縁カバーが基板の主面を覆う領域（非成長領域）の幅を２ｍｍとした。【０１７８】
なお、サンプル１〜１７での表面側半導体層の形成時（ステップ２）には、表面側半導体層の充分な低転位化を達成するために、表面側半導体層の厚さが最終的な厚さの約６割となるまでの間では、その表面が平坦化しない成長条件を採用し、表面側半導体層の厚さが最終的な厚さの約６割を超えた段階で、その表面を平坦化する成長条件に切り替えるという成長方法を採用した。具体的には、表面側半導体層の最終的な厚さが大きい場合ほど、成長初期（厚さが５μｍ以下に相当）での成長速度を遅くした。成長速度が遅いほど、成長初期にバッファ層上に形成される核の密度が低下し、表面の平坦化を遅らせる効果が増大する。具体的には、表面側半導体層の最終的な厚さが２０μｍ未満の場合には、成長初期の成長速度を１μｍ／分とし、表面側半導体層の最終的な厚さが２０μｍ以上５０μｍ未満の場合には、成長初期の成長速度を０．６μｍ／分とし、表面側半導体層の最終的な厚さが５０μｍ以上の場合には、成長初期の成長速度を０．３μｍ／分とした。また、表面側半導体層の厚さが最終的な厚さの約６割を超えた段階での、表面側半導体層の表面を平坦化する成長条件としては、２μｍ／分の成長速度が得られる条件を採用した。【０１７９】
（２−２）窒化物半導体テンプレートサンプルの評価
（反り量）
裏面成長サンプルと同様の評価方法により、窒化物半導体テンプレートの反り量を評価した。【０１８０】
（クラック）
窒化物半導体テンプレートの製造後、窒化物半導体テンプレートをＧａＮの成長温度（１０５０℃）まで再度加熱したとき（表中「昇温時」と記載）、表面側半導体層の形成から２４時間経過した後（表中「形成後２４時間経過後」と記載）、または表面側半導体層の形成直後（表中「形成直後」と記載）のそれぞれにおいて、表面側半導体層におけるクラックの有無を目視で検査した。窒化物半導体テンプレートにクラックが生じていないものを「○」とし、窒化物半導体テンプレートの少なくとも一部にクラックが生じていたものを「×」とした。【０１８１】
（転位密度）
窒化物半導体テンプレートの表面のカソードルミネッセンス像を観察し、その際に観察される暗点の数を計測し、単位面積当たりの暗点の個数を転位密度とした。【０１８２】
（透過率）
視認性に相当する評価として、可視域での窒化物半導体テンプレートの透過率を測定した。波長５５０ｎｍにおける透過率が０％以上３０％未満であるものを「◎」とし、波長５５０ｎｍにおける透過率が３０％以上６０％未満であるものを「○」とし、波長５５０ｎｍにおける透過率が６０％以上であるものを「×」とした。【０１８３】
熱吸収性に相当する評価として、赤外域での窒化物半導体テンプレートの透過率を測定した。波長２μｍにおける透過率が０％以上３０％未満であるものを「◎」とし、波長２μｍにおける透過率が３０％以上６０％未満であるものを「○」とし、波長２μｍにおける透過率が６０％以上であるものを「×」とした。【０１８４】
（２−３）窒化物半導体テンプレートサンプルの結果
表２および３を用い、窒化物半導体テンプレートサンプルの評価結果について説明する。【０１８５】
（裏面側半導体層の効果について）
まず、裏面側半導体層の効果について説明する。【０１８６】
裏面側半導体層を設けず表面側半導体層のみを設けたサンプル１〜５では、表面側半導体層の厚さが大きくなるにつれて、窒化物半導体テンプレートの反り量の絶対値が大きくなっていた。つまり、表面側半導体層の厚さが大きくなるにつれて、基板と表面側半導体層との線膨張係数差に起因して表面側半導体層における内部応力が大きくなることを確認した。なお、サンプル６および７では、後述のように表面側半導体層にクラックが生じていたため、正確な反り量は測定不可能であった。【０１８７】
裏面側半導体層を設けずに表面側半導体層の厚さを９μｍとしたサンプル１では、昇温時、形成後２４時間経過後および形成直後のいずれにおいてもクラックが生じなかった。しかしながら、裏面側半導体層を設けずに表面側半導体層の厚さを１０μｍとしたサンプル２では、昇温時に表面側半導体層にクラックが生じていた。つまり、裏面側半導体層が設けられず表面側半導体層のみが設けられる場合に、昇温時に表面側半導体層にクラックが生じる第１臨界厚さが１０μｍであることを確認した。【０１８８】
また、裏面側半導体層を設けずに表面側半導体層の厚さを１４μｍとしたサンプル３では、形成後２４時間経過後および形成直後のいずれにおいてもクラックが生じなかった。しかしながら、裏面側半導体層を設けずに表面側半導体層の厚さを１５μｍとしたサンプル４では、形成後２４時間経過後に表面側半導体層にクラックが生じていた。つまり、裏面側半導体層が設けられず表面側半導体層のみが設けられる場合に、形成後２４時間経過後に表面側半導体層にクラックが生じる第２臨界厚さが１５μｍであることを確認した。【０１８９】
また、裏面側半導体層を設けずに表面側半導体層の厚さを１９μｍとしたサンプル５では、形成特後にクラックが生じなかった。しかしながら、裏面側半導体層を設けずに裏面側半導体層の厚さを２０μｍ以上としたサンプル６および７では、形成直後に表面側半導体層にクラックが生じていた。つまり、裏面側半導体層が設けられず表面側半導体層のみが設けられる場合に、形成直後に表面側半導体層にクラックが生じる第３臨界厚さが２０μｍであることを確認した。このように表面側半導体層の形成直後から表面側半導体層にクラックが生じる状況では、サンプル６および７のような窒化物半導体テンプレートを用いて非特許文献１の方法（表面側半導体層を形成後に裏面側半導体層を形成する方法）を採用することができないと考えられる。【０１９０】
これに対し、裏面側半導体層および表面側半導体層の両方を設け、表面側半導体層の厚さを１１μｍとしたサンプル８では、昇温時、形成後２４時間経過後および形成直後のいずれにおいてもクラックが生じないことを確認した。また、サンプル８では、反り量が±１００μｍ以内であることを確認した。つまり、裏面側半導体層を設け、表面側半導体層の内部応力を裏面側半導体層の内部応力によって相殺させることにより、表面側半導体層の厚さを、第１臨界厚さを越える厚さとしても、窒化物半導体テンプレートをＧａＮの成長温度に加熱したときに表面側半導体層にクラックが生じることを抑制することができるとともに、窒化物半導体テンプレートの反りを低減することができることを確認した。【０１９１】
また、裏面側半導体層および表面側半導体層の両方を設け、表面側半導体層の厚さを１６μｍとしたサンプル９では、昇温時、形成後２４時間経過後および形成直後のいずれにおいてもクラックが生じないことを確認した。また、サンプル９では、反り量が±１００μｍ以内であることを確認した。つまり、裏面側半導体層を設け、表面側半導体層の内部応力を裏面側半導体層の内部応力によって相殺させることにより、表面側半導体層の厚さを、第２臨界厚さを越える厚さとしても、表面側半導体層の形成から２４時間経過した後に表面側半導体層にクラックが生じることを抑制することができるとともに、窒化物半導体テンプレートの反りを低減することができることを確認した。【０１９２】
また、裏面側半導体層および表面側半導体層の両方を設け、表面側半導体層の厚さを２０μｍ超としたサンプル１０〜１３では、昇温時、形成後２４時間経過後および形成直後のいずれにおいてもクラックが生じないことを確認した。また、サンプル１０〜１３では、反り量が±１００μｍ以内であることを確認した。つまり、裏面側半導体層を設け、表面側半導体層の内部応力を裏面側半導体層の内部応力によって相殺させることにより、表面側半導体層の厚さを、第３臨界厚さを越える厚さとしても、表面側半導体層の形成直後から表面側半導体層にクラックが生じることを抑制することができるとともに、窒化物半導体テンプレートの反りを低減することができることを確認した。【０１９３】
なお、サンプル１０〜１３のように表面側半導体層の厚さが５０μｍ以下であれば、周縁カバーを用いなくても、反り量が±１００μｍ以内とでき、クラックも生じないことを確認した。【０１９４】
また、サンプル１０および１１では、表側半導体層の厚さを共に２１μｍとし、裏面側半導体層の厚さをそれぞれ２１、３０μｍとしている。このとき、サンプル１０および１１の反り量は、それぞれ、＋４０μｍ、−３０μｍであった。したがって、裏面側半導体層の厚さを調整することにより、最終的な窒化物半導体テンプレートの反り量を制御することができることを確認した。【０１９５】
（周縁カバーの効果について）
次に、周縁カバーの効果について説明する。【０１９６】
表２には示されていないが、裏面側半導体層を設けず表面側半導体層のみを設けたサンプル６および７において、表面側半導体層の形成時に周縁カバーを用いた場合について、別途検討を行ったが、この場合においても、クラックを抑制することはできなかった。表面側半導体層は単結晶であり劈開性を有しているため、特定の劈開方向に沿ってクラックが生じ易くなったと考えられる。【０１９７】
所定の裏面側半導体層を設け、表面側半導体層の厚さを５０μｍ超（１１０μｍ）とし、表面側半導体層の形成時に周縁カバーを用いなかったサンプル１４では、形成直後から窒化物半導体テンプレートにクラックが生じていた。主として基板の周縁での不均一な応力分布や、基板の周縁端部の欠けなどに起因して、窒化物半導体テンプレートにクラックが生じたと考えられる。【０１９８】
これに対し、所定の裏面側半導体層を設け、表面側半導体層の厚さを５０μｍ超とし、裏面側半導体層の形成時および表面側半導体層の形成時にそれぞれ周縁カバーを用いたサンプル１５〜１７では、窒化物半導体テンプレートにクラックが生じることはなかった。特に、サンプル１５では、裏面側半導体層の厚さおよび表面側半導体層の厚さがサンプル１４と等しいにもかかわらず、クラックが生じることがなかった。このことから、表面側半導体層の形成時に周縁カバーを用いることで、クラック抑制効果を得ることができることを確認した。つまり、周縁カバーを用いて、基板の表面の周縁端部から間隔をあけて表面側半導体層を設けることにより、表面側半導体層の厚さが大きい場合であっても、窒化物半導体テンプレートにクラックが生じることを抑制することができることを確認した。【０１９９】
（厚膜の場合の反り量について）
次に、厚膜の場合（周縁カバーを用いた場合）の反り量について説明する。【０２００】
裏面側半導体層の厚さを１１０μｍとし、表面側半導体層の厚さを１１０μｍとしたサンプル１５では、窒化物半導体テンプレートが、表面側が凸となるように反っており、その反り量が２００μｍ超であった。これは、裏面側半導体層の厚さと表面側半導体層の厚さとが互いに等しかったためであると考えられる。つまり、単結晶の表面側半導体層の内部応力が多結晶の裏面側半導体層の内部応力よりも大きいため、サンプル１５では、窒化物半導体テンレートが、表面側が凸となるように反ったと考えられる。一方、裏面側半導体層の厚さを１５０μｍとし、表面側半導体層の厚さを１１０μｍとしたサンプル１６では、窒化物半導体テンプレートが、表面側が凹となるように反っており、その反り量が−１１０μｍであった。これらのことから、表面側半導体層の厚さをサンプル１５および１６における表面側半導体層の厚さと等しく１１０μｍとした場合では、裏面側半導体層の厚さを１３０〜１４０μｍとすることで、窒化物半導体テンプレートの反り量を±１００μｍ以内とすることができる。このことは、実際に表２および３に示されていない別の実験にて確認されている。【０２０１】
また、裏面側半導体層の厚さを１８０μｍとし、表面側半導体層の厚さを１５０μｍとしたサンプル１７では、表面側半導体層の厚さが極めて大きいのにもかかわらず、窒化物半導体層の反り量が小さく抑えられていた（５０μｍ）。【０２０２】
以上のことから、裏面側半導体層の厚さを表面側半導体層の厚さ以上とした範囲で、裏面側半導体層の厚さを適切に調整することで、表面側半導体層の内部応力と裏面側半導体層の内部応力とを適切に相殺し、反り量を低減することができることを確認した。【０２０３】
（転位密度について）
次に、転位密度について説明する。【０２０４】
裏面側半導体層を設けず表面側半導体層の厚さを２０μｍ超としたサンプル６および７では、上述のように、窒化物半導体テンプレートにクラックが発生していた。このため、裏面側半導体層を設けない場合では、クラックの発生によって表面側半導体層の厚さを大きくすることができず、表面側半導体層の転位密度を５×１０７ｃｍ−２以下とすることができなかった。【０２０５】
これに対し、所定の裏面側半導体層を設け、表面側半導体層の厚さを２０μｍ超としたサンプル１０〜１３、１５〜１７では、転位密度が５×１０７ｃｍ−２以下となるとともに、表面側半導体層の厚さが大きくなるにつれて転位密度が減少することを確認した。特に、表面側半導体層の厚さを５０μｍ以上としたサンプル１３、１５〜１７では、転位密度が１×１０７ｃｍ−２未満となることを確認した。つまり、サファイア基板を用いた窒化物半導体テンプレートにおいて、ＧａＮ自立基板と同等の低転位密度を実現できることを確認した。【０２０６】
（視認性および熱吸収性について）
次に、視認性および熱吸収性について説明する。【０２０７】
裏面側半導体層を設けなかったサンプル１〜７では、表面側半導体層が単結晶により構成されていたため、波長５５０ｎｍの透過率が高く、良好な視認性が得られなかった。また、波長２μｍの透過率が高く、良好な熱吸収性が得られなかった。【０２０８】
これに対して、所定の裏面側半導体層を設けたサンプル８〜１７では、波長５５０ｎｍの透過率が低く、良好な視認性が得られることを確認した。また、サンプル８〜１７では、波長２μｍの透過率が低かった。さらに、サンプル８〜１７では、表面側半導体層を形成する工程（ステップ３）において基板の温度を室温から成長温度（１０５０℃）に上昇させる際に、基板の温度が安定するまでの時間が１１０分であり、裏面側半導体層を設けなかったサンプル１〜７での時間（１２０分）よりも短くなっていた。これらのことから、サンプル８〜１７では、裏面側半導体層を設けることで、熱吸収性を向上させることができることを確認した。特に、裏面側半導体層の厚さを５０μｍ以上としたサンプル１２、１３、１５〜１７では、波長５５０ｎｍの透過率が３０％以下であり、視認性をより確実に向上させることができることを確認した。また、サンプル１２、１３、１５〜１７では、波長２μｍの透過率が３０％以下であった。さらに、サンプル１２、１３、１５〜１７では、表面側半導体層を形成する工程（ステップ３）において基板の温度を室温から成長温度（１０５０℃）に上昇させる際に、基板の温度が安定するまでの時間が９０分以下であり、さらに短い時間での昇温が可能であった。これらのことから、サンプル１２、１３、１５〜１７では、裏面側半導体層を厚くすることで、熱吸収性をより確実に向上させることができることを確認した。【０２０９】
（周縁カバーの幅について）
次に、周縁カバーが基板の主面を覆う領域（非成長領域）の幅について説明する。【０２１０】
表２および３には記載されていないが、裏面側半導体層の厚さ及び表面側半導体層の厚さを５０μｍ超とし、周縁カバーが基板の主面を覆う領域（非成長領域）の幅を変化させた窒化物半導体テンプレートを製造した。【０２１１】
裏面側半導体層の非成長領域の幅に関して、上記した裏面成長サンプルの結果で述べたように、裏面側半導体層の非成長領域の幅を０．５ｍｍ以上とすることで、裏面側半導体層の形成時（ステップ２）でのクラックを安定的に抑制することができることを確認した。一方で、裏面側半導体層の非成長領域の幅を５ｍｍ超とした窒化物半導体テンプレートサンプルでは、窒化物半導体テンプレートを製造した際に裏面側半導体層による反り低減効果が充分に得られなかった。これに対し、裏面側半導体層の非成長領域の幅を５ｍｍ以下とした窒化物半導体テンプレートサンプルでは、裏面側半導体層による反り低減効果が充分に得ることができることを確認した。【０２１２】
表面側半導体層の非成長領域の幅に関して、表面側半導体層の非成長領域の幅を０．５ｍｍ未満とした窒化物半導体テンプレートサンプルでは、窒化物半導体テンプレートのクラックを抑制する一定の効果は見られたものの、クラック抑制効果は限定的であった。これに対して、表面側半導体層の非成長領域の幅を０．５ｍｍ以上（５ｍｍ以下）とした窒化物半導体テンプレートサンプルでは、クラックを抑制した状態で窒化物半導体テンプレートを安定的に得ることができることを確認した。したがって、周縁カバーが基板の表面側を覆う領域の幅を０．５ｍｍ以上とすることで、表面側半導体層の厚さが大きい場合に窒化物半導体テンプレートのクラックを安定的に抑制することができることを確認した。なお、クラックを抑制する観点では、表面側半導体層の非成長領域の幅の上限値は（基板の半径まで）無いと考えられるが、表面側半導体層の非成長領域の幅が大きすぎると、そもそも成長下地層となる表面側半導体層の面積が小さくなり、半導体装置の生産性が低下してしまうこととなる。この観点から、表面側半導体層の非成長領域の幅は、実用上、５ｍｍ以下とすることが好ましいと考えられる。【０２１３】
なお、裏面側半導体層の形成時（ステップ２）および表面側半導体層の形成時（ステップ３）のそれぞれにおいて、周縁カバーが基板の主面を覆う領域（非成長領域）の幅が±２ｍｍの範囲で異なっている場合であっても、窒化物半導体テンプレートが割れる割合や、窒化物半導体テンプレートの反り量に大きな影響が無いことを確認した。【０２１４】
（まとめ）
以上のように、サンプル８〜１３、１５〜１７では、高品質な窒化物半導体テンプレートを歩留まりよく得ることができることを確認した。【０２１５】
（３）窒化物半導体自立基板について
次に、上記した窒化物半導体テンプレートサンプル１７を用い、以下のようにして窒化物半導体自立基板を製造した。【０２１６】
ステップ４において、窒化物半導体テンプレートの表面側半導体層の上に、両面テープからなる接着層を介して、アルミナ基板からなる表面側支持基板を貼り合わせた。次に、研削およびラップにより、裏面側半導体層および基板を除去した。次に、表面側半導体層の裏面側に、セラミック系接着剤からなる接着層を介して、多結晶ＧａＮ基板からなる裏面側支持基板を貼り合わせた。次に、表面側半導体層の表面側から接着層および表面側支持基板を除去し、有機系の洗浄液を用いて表面側半導体層の表面を洗浄した。これにより、結晶成長用基板を得た。最終的に得られた結晶成長用基板のうち、表面側半導体層の厚さは約１００μｍであった。【０２１７】
次に、ステップ５において、ＨＶＰＥ装置を用い、結晶成長用基板の表面側半導体層上に、ＧａＮからなる本格成長層を成長させた。このとき、本格成長層の厚さを２４００μｍとした。つまり、表面側半導体層と本格成長層とを合わせた合計の厚さは、２５００μｍとなった。【０２１８】
次に、ステップ６において、ワイヤソーを用い、本格成長層を切り出した。このとき、ワイヤソーによる切りしろの幅は２００μｍであり、本格成長層から５００μｍ厚の窒化物半導体自立基板が得られた。以上のように、窒化物半導体自立基板を製造した。【０２１９】
上記した窒化物半導体自立基板の製造工程では、本格成長層を形成する際に、本格成長層等にクラックが生じることはなかった。つまり、窒化物半導体テンプレートから裏面側半導体層および基板を除去し表面側半導体層を残存させ結晶成長用基板を形成することで、結晶成長用基板の上に、厚い本格成長層を熱応力フリーの状態で安定的に成長させることができることを確認した。【０２２０】
また、上記した窒化物半導体自立基板での転位密度は、０．３×１０−７ｃｍ−２であった。つまり、表面側半導体層を厚くし、その転位密度を低くした窒化物半導体テンプレートを用いることで、結晶成長用基板の表面側半導体層上に成長させる本格成長層の転位密度も低減させることができ、本格成長層から高品質な窒化物半導体自立基板を得ることができることを確認した。【０２２１】
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。【０２２２】
（付記１）
表面と、前記表面と反対側の裏面とを有する基板と、
前記基板の前記裏面側に設けられ、多結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層と、
前記基板の前記表面側に設けられ、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層と、
を有し、
前記表面側半導体層の厚さは、前記裏面側半導体層が設けられず前記表面側半導体層のみが設けられる場合に前記表面側半導体層にクラックが生じる臨界厚さを越える厚さである窒化物半導体テンプレート。【０２２３】
（付記２）
前記臨界厚さは、前記裏面側半導体層が設けられず前記表面側半導体層のみが設けられる場合の窒化物半導体テンプレートをＩＩＩ族窒化物半導体の成長温度に昇温したときに前記表面側半導体層にクラックが生じる厚さである付記１に記載の窒化物半導体テンプレート。【０２２４】
（付記３）
前記臨界厚さは、前記裏面側半導体層が設けられず前記表面側半導体層のみが設けられる場合に、前記表面側半導体層の形成から所定時間経過した後で、前記表面側半導体層にクラックが生じる厚さである付記１に記載の窒化物半導体テンプレート。【０２２５】
（付記４）
前記臨界厚さは、前記裏面側半導体層が設けられず前記表面側半導体層のみが設けられる場合に前記表面側半導体層の形成直後から前記表面側半導体層にクラックが生じる厚さである付記１に記載の窒化物半導体テンプレート。【０２２６】
（付記５）
前記表面側半導体層の厚さは、２０μｍ超である付記１に記載の窒化物半導体テンプレート。【０２２７】
（付記６）
前記表面側半導体層の厚さは、５０μｍ以上である付記５に記載の窒化物半導体テンプレート。【０２２８】
（付記７）
前記表面側半導体層の厚さに対する前記裏面側半導体層の厚さの比率は、１．０倍以上１．５倍以下である付記１〜６のいずれかに記載の窒化物半導体テンプレート。【０２２９】
（付記８）
前記裏面側半導体層の厚さは、５０μｍ以上である付記１〜７のいずれかに記載の窒化物半導体テンプレート。【０２３０】
（付記９）
表面と、前記表面と反対側の裏面とを有する基板と、
前記基板の前記裏面側に設けられ、多結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層と、
前記基板の前記表面側に設けられ、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層と、
を有し、
前記裏面側半導体層の厚さは、５０μｍ以上である窒化物半導体テンプレート。【０２３１】
（付記１０）
前記表面側半導体層の表面における転位密度は、５×１０７ｃｍ−２以下である付記１〜９のいずれかに記載の窒化物半導体テンプレート。【０２３２】
（付記１１）
前記表面側半導体層の表面における転位密度は、１×１０７ｃｍ−２未満である付記１０に記載の窒化物半導体テンプレート。【０２３３】
（付記１２）
前記表面側半導体層の表面粗さＲＭＳは、ａｓ−ｇｒｏｗｎの状態で、２ｎｍ以下である付記１〜１１のいずれかに記載の窒化物半導体テンプレート。【０２３４】
（付記１３）
窒化物半導体テンプレートの反り量は、２５℃で±２００μｍ以内である付記１〜１２のいずれかに記載の窒化物半導体テンプレート。【０２３５】
（付記１４）
窒化物半導体テンプレートの反り量は、少なくとも２５℃以上１０００℃以下の範囲に亘って±２００μｍ以内である付記１３に記載の窒化物半導体テンプレート。【０２３６】
（付記１５）
前記裏面側半導体層の厚さは、前記表面側半導体層の厚さ以上である付記１〜１４のいずれかに記載の窒化物半導体テンプレート。【０２３７】
（付記１６）
表面側半導体層の厚さに対する裏面側半導体層の厚さの比率は、１．１倍以上１．５倍以下である付記１〜１５のいずれかに記載の窒化物半導体テンプレート。【０２３８】
（付記１７）
前記裏面側半導体層は、前記基板の前記裏面に直接設けられ、
前記表面側半導体層は、該表面側半導体層の結晶の配向性を高めるバッファ層を介して前記基板の前記表面側に設けられる付記１〜１６のいずれかに記載の窒化物半導体テンプレート。【０２３９】
（付記１８）
前記基板の前記表面は、鏡面であり、
前記基板の前記裏面は、鏡面か、或いはランダムな凹凸を有する粗面である付記１〜１７のいずれかに記載の窒化物半導体テンプレート。【０２４０】
（付記１９）
前記基板の前記表面は、１次元または２次元で周期的に複数設けられる凹部または凸部を有し、
前記基板の前記裏面は、鏡面か、或いはランダムな凹凸を有する粗面である付記１〜１７のいずれかに記載の窒化物半導体テンプレート。【０２４１】
（付記２０）
前記裏面側半導体層は、前記基板の前記裏面側の周縁端部から間隔をあけて設けられている付記１〜１９のいずれかに記載の窒化物半導体テンプレート。【０２４２】
（付記２１）
前記裏面側半導体層は、前記基板の前記裏面側のうち、前記裏面の周縁端部から中央側に０．５ｍｍ以上５ｍｍ以下の領域を除く領域に設けられている付記２０に記載の窒化物半導体テンプレート。【０２４３】
（付記２２）
前記表面側半導体層は、前記基板の前記表面側の周縁端部から間隔をあけて設けられている付記１〜２１のいずれかに記載の窒化物半導体テンプレート。【０２４４】
（付記２３）
前記表面側半導体層は、前記基板の前記表面側のうち、前記表面の周縁端部から中央側に０．５ｍｍ以上５ｍｍ以下の領域を除く領域に設けられている付記２２に記載の窒化物半導体テンプレート。【０２４５】
（付記２４）
前記裏面側半導体層は、前記基板の前記裏面内で均一である付記１〜２３のいずれかに記載の窒化物半導体テンプレート。【０２４６】
（付記２５）
前記裏面側半導体層の外周側の厚さは、前記裏面側半導体層の中央側の厚さよりも大きい付記１〜２３のいずれかに記載の窒化物半導体テンプレート。【０２４７】
（付記２６）
前記裏面側半導体層の外周側の厚さは、前記裏面側半導体層の中央側の厚さよりも小さい付記１〜２３のいずれかに記載の窒化物半導体テンプレート。【０２４８】
（付記２７）
表面と、前記表面と反対側の裏面とを有する基板を用意する第１工程と、
前記基板の前記裏面側に、多結晶またはアモルファスのＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層を形成する第２工程と、
前記基板の前記表面側に、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層を形成する第３工程と、
を有し、
前記第３工程を前記第２工程の後に実施する窒化物半導体テンプレートの製造方法。【０２４９】
（付記２８）
前記第３工程では、
前記表面側半導体層の厚さを、前記第２工程を不実施とした場合に前記表面側半導体層にクラックが生じる臨界厚さを越える厚さとする付記２７に記載の窒化物半導体テンプレートの製造方法。【０２５０】
（付記２９）
前記第３工程では、
前記表面側半導体層の厚さを２０μｍ超とする付記２８に記載の窒化物半導体テンプレートの製造方法。【０２５１】
（付記３０）
前記第３工程では、
前記表面側半導体層の厚さを５０μｍ以上とする付記２９に記載の窒化物半導体テンプレートの製造方法。【０２５２】
（付記３１）
前記第２工程では、
前記裏面側半導体層の厚さを５０μｍ以上とする付記２７〜３０のいずれかに記載の窒化物半導体テンプレートの製造方法。【０２５３】
（付記３２）
前記第２工程では、
前記裏面側半導体層を前記基板の前記裏面側に直接形成し、
前記第３工程では、
前記表面側半導体層の結晶の配向性を高めるバッファ層を介して前記表面側半導体層を前記基板の前記表面側に形成する付記２７〜３１のいずれかに記載の窒化物半導体テンプレートの製造方法。【０２５４】
（付記３３）
前記第２工程では、
前記基板の前記表面側を保護した状態で、前記基板の前記裏面側にのみ前記裏面側半導体層を形成する付記２７〜３２のいずれかに記載の窒化物半導体テンプレートの製造方法。【０２５５】
（付記３４）
前記第２工程では、
リング状スペーサを前記基板の前記表面の周縁を囲むように前記基板の前記表面とサセプタの間に介在させつつ、前記基板の前記表面側が前記サセプタに対向するように前記基板を前記サセプタ上に載置した状態で行う付記３３に記載の窒化物半導体テンプレートの製造方法。【０２５６】
（付記３５）
前記第２工程では、
板状のスペーサ底部と前記基板の前記表面の周縁を囲むように前記スペーサ底部から突出して設けられるスペーサ凸部とを有する板状スペーサを用い、前記スペーサ凸部を前記基板の前記表面の周縁に当接させて前記基板の前記表面側を前記スペーサ底部に対向させ、前記板状スペーサを前記基板の前記表面とサセプタの間に介在させつつ、前記基板を前記サセプタ上に載置した状態で行う付記３３に記載の窒化物半導体テンプレートの製造方法。【０２５７】
（付記３６）
前記第２工程での前記裏面側半導体層の成長温度を、前記第３工程での前記表面側半導体層の成長温度と等しくする付記２７〜３５のいずれかに記載の窒化物半導体テンプレートの製造方法。【０２５８】
（付記３７）
前記第２工程では、
前記基板の前記裏面の周縁を覆うことで、前記裏面側半導体層を、前記基板の前記裏面側の周縁端部から間隔をあけて形成する付記２７〜３６のいずれかに記載の窒化物半導体テンプレートの製造方法。【０２５９】
（付記３８）
前記第３工程では、
前記基板の前記表面の周縁を覆うことで、前記表面側半導体層を、前記基板の前記表面側の周縁端部から間隔をあけて形成する付記２７〜３７のいずれかに記載の窒化物半導体テンプレートの製造方法。【０２６０】
（付記３９）
前記第３工程の後に、前記表面側半導体層の表面を研磨する工程を不実施とする付記２７〜３８のいずれかに記載の窒化物半導体テンプレートの製造方法。【０２６１】
（付記４０）
表面と、前記表面と反対側の裏面とを有する基板を用意する第１工程と、
前記基板の前記裏面側に、多結晶またはアモルファスのＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する裏面側半導体層を形成する第２工程と、
前記基板の前記表面側に、単結晶のＩＩＩ族窒化物半導体からなり、前記基板の線膨張係数と異なる線膨張係数を有する表面側半導体層を形成することで、窒化物半導体テンプレートを形成する第３工程と、
前記窒化物半導体テンプレートから前記裏面側半導体層および前記基板を除去して前記表面側半導体層を残存させる第４工程と、
を有し、
前記第３工程を前記第２工程の後に実施する窒化物半導体自立基板の製造方法。
【符号の説明】
【０２６２】
１０  窒化物半導体テンプレート
１００  基板
１２０  裏面側半導体層
１４０  バッファ層
１６０  表面側半導体層
【図１】
2017216997.tif 000006
【図２】
2017216997.tif 000007
【図３】
2017216997.tif 000008
【図４】
2017216997.tif 000009
【図５】
2017216997.tif 000010
【図６】
2017216997.tif 000011
【図７】
2017216997.tif 000012
【図８】
2017216997.tif 000013
【図９】
2017216997.tif 000014
【図１０】
2017216997.tif 000015
【図１１】
2017216997.tif 000016
【図１２】
2017216997.tif 000017
【国際調査報告】
2017216997.tif 000018
2017216997.tif 000019
2017216997.tif 000020
2017216997.tif 000021