(57)【要約】  スイッチング電源回路は、出力電圧Ｖｏｕｔまたは出力電流が一定になるようにフィードバック信号に応じて、発振期間Ｔｏｎと停止期間Ｔｏｆｆとで構成されるサイクルが繰り返される間欠発振制御を行う間欠発振制御回路１７０を備え、間欠発振制御回路は、間欠発振制御の各サイクルにおいて、発振期間と停止期間の和である間欠発振周期Ｔｏｎｏｆｆを予め設定されたターゲット周期（Ｖｔａｒｇｅｔで定まる時間）と比較し、間欠発振周期がターゲット周期よりも短い場合には、現在のサイクルの発振期間（ＶｏｎＮ＋１で定まるＴｏｎ）を前のサイクルの発振期間（ＶｏｎＮで定まるＴｏｎ）から第１の所定時間（第１の電圧降下値Ｖｄ１に対応する時間）を延長した長さとし、間欠発振周期がターゲット周期よりも長い場合には、現在のサイクルの発振期間を前のサイクルの発振期間から第２の所定時間（第２の電圧降下値Ｖｄ２に対応する時間）を差し引いた長さとする。
2018043227.tif 000002
【特許請求の範囲】
【請求項１】
直流の入力電圧が入力されるエネルギー変換回路と、  前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する整流平滑回路と、  前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、  前記スイッチング素子のスイッチング動作を制御するスイッチング制御回路と、  前記出力電圧または前記負荷に流れる出力電流に応じたフィードバック信号を出力する出力状態検出回路とを有し、  前記スイッチング制御回路は、  前記出力電圧または前記出力電流が一定になるように前記フィードバック信号に応じて、前記スイッチング素子がスイッチング動作する発振期間とスイッチング動作が停止する停止期間とで構成されるサイクルが繰り返される間欠発振制御を行う間欠発振制御回路を備え、  前記間欠発振制御回路は、間欠発振制御の各サイクルにおいて、  前記発振期間と前記停止期間の和である間欠発振周期を予め設定されたターゲット周期と比較し、  前記間欠発振周期が前記ターゲット周期よりも短い場合には、  現在のサイクルの前記発振期間を前のサイクルの前記発振期間から第１の所定時間を延長した長さとし、  前記間欠発振周期が前記ターゲット周期よりも長い場合には、  現在のサイクルの前記発振期間を前のサイクルの前記発振期間から第２の所定時間を差し引いた長さとする  スイッチング電源装置。
【請求項２】
前記間欠発振制御回路は、  現在のサイクルの前記発振期間の開始から充電または放電された容量素子の電圧と発振期間設定電圧とを比較して現在のサイクルの前記発振期間を設定する比較器とを有し、  前記発振期間設定電圧は、前のサイクルの前記発振期間完了時に記憶された前記容量素子の電圧値から前記第１の所定時間または前記第２の所定時間に対応する所定の電圧量を増減される  請求項１に記載のスイッチング電源装置。
【請求項３】
前記第１の所定時間または前記第２の所定時間は  前記スイッチング素子のスイッチング動作周期の１／２倍から２倍の範囲で設定される  請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記第１の所定時間または前記第２の所定時間は  前記スイッチング素子のスイッチング動作回数の計数量により設定される  請求項１に記載のスイッチング電源装置。
【請求項５】
前記計数量は１である  請求項４に記載のスイッチング電源装置。
【請求項６】
前記間欠発振制御回路は、  前記間欠発振周期を第１の周期から第２の周期までの範囲で周期的に変化させる間欠発振周期変調手段を備えた  請求項１に記載のスイッチング電源装置。
【請求項７】
前記間欠発振周期変調手段は、  前記ターゲット周期を予め設定された第３の周期から第４の周期までの範囲で周期的に変化させる  請求項６に記載のスイッチング電源装置。
【請求項８】
前記間欠発振周期変調手段は、前記間欠発振周期が前記ターゲット周期に到達する毎に前記ターゲット周期を変更し、  前記ターゲット周期は、前記第３の周期および前記第４の周期のうちの一方に交互に変更される  請求項７に記載のスイッチング電源装置。
【請求項９】
前記間欠発振周期変調手段は、  前記スイッチング素子を流れる電流ピーク値を設定するためのしきい値を予め設定された第１のしきい値から第２のしきい値までの範囲で周期的に変化させる  請求項６に記載のスイッチング電源装置。
【請求項１０】
請求項１から請求項９までのうちいずれか１つに記載のスイッチング電源装置において、  前記スイッチング制御回路を、半導体基板上に集積回路として形成した  スイッチング制御用の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本開示は、軽負荷時の電源効率を改善するために間欠発振制御を備えたスイッチング電源装置およびそれを構成する半導体装置に関する。
【背景技術】
【０００２】  家電製品や事務機器等の電子機器には、電力変換効率の向上や小型化などの目的から、スイッチング電源装置が広く用いられている。スイッチング電源装置は、半導体のスイッチング素子などによるスイッチング動作を利用して出力電圧などを制御し、負荷に電力を供給する。【０００３】  このようなスイッチング電源装置において、電子機器の動作待機時の消費電力削減のため、軽負荷時の電源効率の改善が強く要求されている。【０００４】  一般的に、軽負荷時におけるスイッチング電源装置のエネルギー損失は、スイッチング動作によるスイッチング損失が支配的である。軽負荷時の電源効率を改善するためのよく知られている技術として、間欠発振制御が挙げられる。【０００５】  間欠発振制御の間欠発振周波数は、スイッチング周波数よりも低くなるため、２０ｋＨｚ以下の可聴周波数領域となることが多い。その結果として、可聴雑音が発生することがある。【０００６】  可聴雑音の対策としては、トランスを接着あるいは含侵するなどが挙げられる。しかし、トランスにて対策する場合はコストアップを招く。【０００７】  上記のような課題を改善する従来の技術として、例えば特許文献１に開示されているものがある。特許文献１に開示されたスイッチング電源装置は、所望の間欠発振周期となるように負荷に応じた所望の間欠発振期間を計算し、間欠発振期間を制御することで間欠発振周期が調整される。例えば、所望の間欠発振周期を１ｍｓと設定することで、間欠発振周波数は１ｋＨｚとなり、可聴雑音を抑制することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２０１１／０２６７０２４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】  しかしながら、特許文献１に開示されるような従来のスイッチング電源装置では、間欠発振制御時に負荷変動が発生すると所望の間欠発振期間の計算結果も大きく変化し、制御が不安定になる可能性がある。さらに不安定な制御が繰り返されることによって可聴周波数領域の周波数成分が増え、可聴雑音が発生する可能性もある。特許文献１には、不安定な制御の対策としてフィルター回路の追加が開示されているが、制御の複雑化や回路規模の増大を招いてしまう。【００１０】  本開示は、上記の課題を解決し、軽負荷時に間欠発振制御を行うスイッチング電源装置において、間欠発振制御時の負荷変動に起因する可聴雑音を効果的に低減し、しかも、回路規模の増大を抑制し、かつ、制御の複雑化を抑制することが可能なスイッチング電源装置および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】  上記の課題を解決するために、本開示のスイッチング電源装置は、直流の入力電圧が入力されるエネルギー変換回路と、前記エネルギー変換回路から出力される電圧を整流平滑して負荷に出力電圧を出力する整流平滑回路と、前記エネルギー変換回路に接続され、前記入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチング動作を制御するスイッチング制御回路と、前記出力電圧または前記負荷に流れる出力電流に応じたフィードバック信号を出力する出力状態検出回路とを有し、前記スイッチング制御回路は、前記出力電圧または前記出力電流が一定になるように前記フィードバック信号に応じて、前記スイッチング素子がスイッチング動作する発振期間とスイッチング動作が停止する停止期間とで構成されるサイクルが繰り返される間欠発振制御を行う間欠発振制御回路を備え、前記間欠発振制御回路は、間欠発振制御の各サイクルにおいて、前記発振期間と前記停止期間の和である間欠発振周期を予め設定されたターゲット周期と比較し、前記間欠発振周期が前記ターゲット周期よりも短い場合には現在のサイクルの前記発振期間を前のサイクルの前記発振期間から第１の所定時間を延長した長さとし、前記間欠発振周期が前記ターゲット周期よりも長い場合には現在のサイクルの前記発振期間を前のサイクルの前記発振期間から第２の所定時間を差し引いた長さとする。【００１２】  本開示に係るスイッチング電源装置によれば、間欠発振周期を間欠発振周期ターゲット値と比較した結果に基づいて間欠発振期間を制御することで可聴雑音を抑制することができる。さらに、間欠発振制御時の負荷変動に対しても、間欠発振期間の変化量は予め設定された量の増減だけであり、制御安定のための回路の追加などは不要である。【００１３】  また、前記間欠発振制御回路は、現在のサイクルの前記発振期間の開始から充電または放電された容量素子の電圧と発振期間設定電圧とを比較して現在のサイクルの前記発振期間を設定する比較器を有し、前記発振期間設定電圧は、前のサイクルの前記発振期間完了時に記憶された前記容量素子の電圧値から前記第１の所定時間または前記第２の所定時間に対応する所定の電圧量を増減されてもよい。【００１４】  本開示に係るスイッチング電源装置によれば、簡素な回路で間欠発振制御が実現できる。【００１５】  また、前記第１の所定時間または前記第２の所定時間は前記スイッチング素子のスイッチング動作周期の１／２倍から２倍の範囲で設定されてもよい。【００１６】  本開示に係るスイッチング電源装置によれば、第１の所定時間または第２の所定時間がスイッチング素子のスイッチング動作１回分相当となり、より安定した間欠発振制御が可能となる。【００１７】  また、前記第１の所定時間または前記第２の所定時間は前記スイッチング素子のスイッチング動作回数の計数量により設定されてもよい。【００１８】  本開示に係るスイッチング電源装置によれば、第１の所定時間または第２の所定時間の設定に対して製造ばらつきを考慮不要にできる。【００１９】  また、前記計数量は１であってもよい。【００２０】  本開示に係るスイッチング電源装置によれば第１の所定時間または第２の所定時間がスイッ���ング素子のスイッチング動作１回分相当となり、より安定した間欠発振制御が可能となる。【００２１】  また、前記間欠発振制御回路は、前記間欠発振周期を第１の周期から第２の周期までの範囲で周期的に変化させる間欠発振周期変調手段を備えてもよい。【００２２】  本開示に係るスイッチング電源装置によれば、間欠発振周波数を分散させることができ可聴雑音の抑制効果を高めることができる。【００２３】  また、前記間欠発振周期変調手段は、前記ターゲット周期を予め設定された第３の周期から第４の周期までの範囲で周期的に変化させてもよい。【００２４】  本開示に係るスイッチング電源装置によれば、効果的に間欠発振周波数を分散させることができる。【００２５】  また、前記間欠発振周期変調手段は、前記間欠発振周期が前記ターゲット周期に到達する毎に前記ターゲット周期を変更し、前記ターゲット周期は、前記第３の周期および前記第４の周期のうちの一方に交互に変更されてもよい。【００２６】  本開示に係るスイッチング電源装置によれば、簡素な回路で間欠発振周波数の分散が可能となる。【００２７】  また、前記間欠発振周期変調手段は、前記スイッチング素子を流れる電流ピーク値を設定するためのしきい値を予め設定された第１のしきい値から第２のしきい値までの範囲で周期的に変化させてもよい。【００２８】  本開示に係るスイッチング電源装置によれば、間欠発振制御の各サイクルにおける供給エネルギーの離散性が改善され、間欠発振周波数を分散することができる。【００２９】  また、前記スイッチング制御回路を、半導体基板上に集積回路として形成した半導体装置であってもよい。【００３０】  本開示に係る半導体装置によれば、スイッチング電源装置の部品点数を大幅に削減することができ、小型化および軽量化さらには低コスト化を容易に実現することができる。
【発明の効果】
【００３１】  以上のように本開示によれば、間欠発振制御時にトランスやセラミックコンデンサなどの部品から発生する可聴雑音を効果的に低減することができ、さらに、負荷変動が発生しても制御が不安定にならないスイッチング電源装置を比較的簡素な回路構成で実現できる。
【図面の簡単な説明】
【００３２】
【図１】図１は、実施の形態１に係るスイッチング電源装置の一構成例を示す回路図である。
【図２】図２は、実施の形態１に係るフィードバック制御回路の一構成を示す回路図である。
【図３】図３は、実施の形態１に係る間欠発振制御回路の一構成を示す回路図である。
【図４】図４は、実施の形態１に係る間欠発振期間増減回路の一構成を示す回路図である。
【図５】図５は、実施の形態１に係るスイッチング電源装置において、間欠発振制御の一動作例を示すタイミングチャートである。
【図６】図６は、実施の形態２に係るスイッチング電源装置の一構成例を示す回路図である。
【図７】図７は、実施の形態２に係る間欠発振制御回路の一構成を示す回路図である。
【図８】図８は、実施の形態２に係る間欠発振期間増減回路の一構成を示す回路図である。
【図９】図９は、実施の形態２に係るスイッチング電源装置において、間欠発振制御の一動作例を示すタイミングチャートである。
【図１０】図１０は、実施の形態３に係る間欠発振期間増減回路の一構成を示す回路図である。
【図１１】図１１は、実施の形態３に係るスイッチング電源装置において、間欠発振制御の一動作例を示すタイミングチャートである。
【図１２】図１２は、実施の形態４に係るスイッチング電源装置の一構成例を示す回路図である。
【図１３】図１３は、実施の形態４に係るスイッチング電源装置において、間欠発振制御の一動作例を示すタイミングチャートである。
【図１４】図１４は、比較参照例におけるスイッチング電源装置の一構成例を示す回路図である。
【図１５】図１５は、比較参照例における間欠発振制御回路の一構成例を示す回路図である。
【図１６】図１６は、比較参照例におけるスイッチング電源装置において、間欠発振制御の一動作例を示すタイミングチャートである。
【発明を実施するための形態】
【００３３】  （本開示の基礎となった知見）  本発明者らは、「背景技術」の欄において記載したスイッチング電源装置に関し、以下の問題が生じることを見出した。
【００３４】  図１４は、比較参照例におけるスイッチング電源装置の一例を示す回路図である。図１４に示すスイッチング電源装置は、スイッチング制御回路９００内部に図１５に示す間欠発振制御回路９７０を有している。間欠発振制御回路９７０は、ＦＢ端子電流に応じて変化する制御信号ＶＥＡＯを利用して、軽負荷状態を検出し、間欠発振期間と間欠停止期間を繰り返す間欠発振制御を行う。
【００３５】  図１６は、図１４のスイッチング電源装置において、間欠発振制御時の各動作波形を示すタイミングチャートである。間欠発振制御回路９７０は、制御信号ＶＥＡＯとヒステリシスを有する基準電圧（ここではＶｒｅｆ１とＶｒｅｆ２の２つ）とを比較することで間欠発振制御信号Ｅｎａｂｌｅを生成する。間欠発振制御信号Ｅｎａｂｌｅのハイレベル期間を間欠発振期間Ｔｏｎとし、ローレベル期間を間欠停止期間Ｔｏｆｆとする。こうして、間欠発振制御回路９７０は、間欠発振期間Ｔｏｎと間欠停止期間Ｔｏｆｆとからなる間欠発振周期Ｔｏｎｏｆｆを繰り返す間欠発振制御を実現している。負荷が軽くなればなるほど、間欠停止期間Ｔｏｆｆが長くなり、一定期間あたりのスイッチング回数が削減されることで電源効率が改善される。なお、通常動作中は電流モードのＰＷＭ制御を、例えば、２５ｋＨｚのスイッチング周波数で実行しているものとすると、間欠発振期間Ｔｏｎ内のスイッチング周波数も２５ｋＨｚでスイッチング動作する。
【００３６】  このような動作において、間欠発振期間Ｔｏｎと間欠停止期間Ｔｏｆｆからなる間欠発振制御の間欠発振周波数（間欠発振周期Ｔｏｎｏｆｆの逆数）は、スイッチング周波数よりも低くなるため、２０ｋＨｚ以下の可聴周波数領域となることが多い。その結果として、スイッチング電源装置において使用されるトランスやコンデンサから音鳴りが発生する場合がある。特に、一般に使用されるフェライトコアのトランスの場合、５ｋＨｚから１５ｋＨｚの範囲において、機械的な共振により電子機器には望ましくない可聴雑音が発生することがある。
【００３７】  可聴雑音の対策としては、トランスを接着あるいは含侵するなどが挙げられる。しかし、トランスにて対策する場合はコストアップを招く。
【００３８】  可聴雑音を改善する従来の技術として、例えば特許文献１に開示されているものがある。特許文献１に開示されたスイッチング電源装置は、所望の間欠発振周期となるように負荷に応じた所望の間欠発振期間を計算し、間欠発振期間を制御することで間欠発振周期が調整される。例えば、所望の間欠発振周期を１ｍｓと設定することで、間欠発振周波数は１ｋＨｚとなり、可聴雑音を抑制することができる。
【００３９】  しかしながら、特許文献１に開示されるようなスイッチング電源装置では、間欠発振制御時に負荷変動が発生すると所望の間欠発振期間の計算結果も大きく変化し、制御が不安定になる可能性がある。
【００４０】  さらに不安定な制御が繰り返されることによって可聴周波数領域の周波数成分が増え、可聴雑音が発生する可能性もある。
【００４１】  特許文献１には、不安定な制御の対策としてフィルター回路の追加が開示されているが、制御の複雑化や回路規模の増大を招いてしまう。
【００４２】  そこで、本開示は、上記の課題を解決し、軽負荷時に間欠発振制御を行うスイッチング電源装置において、間欠発振制御時の負荷変動に起因する可聴雑音を効果的に低減し、しかも、回路規模の増大を抑制し、かつ、制御の複雑化を抑制することが可能なスイッチング電源装置および半導体装置を提供する。
【００４３】  以下、本開示のスイッチング電源装置および半導体装置について図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００４４】  なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００４５】  （実施の形態１）  以下、実施の形態１に係るスイッチング電源装置および半導体装置について、図１〜５を参照しながら具体的に説明する。
【００４６】  図１は、本実施の形態１のスイッチング制御用半導体装置を備えたスイッチング電源装置の一構成を示す回路図である。
【００４７】  図１において、スイッチング電源装置は、トランス４、整流ダイオード５、平滑コンデンサ６、出力状態検出回路７、フォトカプラ８、抵抗１３、整流ダイオード１４、平滑コンデンサ１５およびスイッチング制御回路１００を備える。
【００４８】  トランス４は１次巻線４ａ、２次巻線４ｂ、および補助巻線４ｃを有したエネルギー変換回路であり、１次巻線４ａと２次巻線４ｂの極性は逆になっている。このスイッチング電源装置はフライバック型である。
【００４９】  １次巻線４ａには、スイッチング電源装置の入力端子の高電位側と、スイッチング制御回路１００の一部を構成するスイッチング素子１０１が接続されている。スイッチング素子１０１の駆動電極（ゲート）に印加する電圧信号を変化させることにより、スイッチング素子１０１のスイッチング動作が制御される。
【００５０】  ２次巻線４ｂには整流ダイオード５と平滑コンデンサ６とで構成された整流平滑回路が接続されており、スイッチング動作によって２次巻線４ｂに発生するフライバック電圧が、整流平滑されて出力電圧Ｖｏｕｔが生成される。
【００５１】  スイッチング素子１０１を含むスイッチング制御回路１００は、半導体基板上に形成され、スイッチング制御用の１つの半導体装置を構成している。このスイッチング素子１０１は、パワーＭＯＳＦＥＴなどから構成されている。
【００５２】  なお、スイッチング制御回路１００において、スイッチング素子１０１を除く部分とスイッチング素子１０１とは同一の半導体基板上に設けられてもよいし、別の半導体基板上に設けられてもよい。例えば、スイッチング制御回路１００におけるスイッチング素子１０１を除く部分が配置された一方の半導体基板に、当該部分から駆動信号を出力するための出力端子を設け、他方の半導体基板上に配置されたスイッチング素子１０１のゲートに接続するようにしてもよい。また、スイッチング素子１０１とスイッチング素子１０１を除く部分を２つ以上の半導体装置として分離して構成してもよい。
【００５３】  スイッチング制御回路１００は、外部入出力端子として、ＤＲＡＩＮ端子、ＶＣＣ端子、ＦＢ端子、ＩＳ端子、およびＧＮＤ端子の５つの端子を有している。また、例えば、スイッチング制御回路１００は、スイッチング素子１０１、平滑コンデンサ１０２、フィードバック制御回路１１０、パルス制御回路１４０、電流検出回路１５０、起動回路１６０、間欠発振制御回路１７０などから構成される。
【００５４】  ＤＲＡＩＮ端子は、トランス４の１次巻線４ａとスイッチング素子１０１の接続点、すなわちスイッチング素子１０１のドレインに接続される端子である。
【００５５】  ＶＣＣ端子は、トランス４の補助巻線４ｃに接続された整流ダイオード１４と平滑コンデンサ１５とで構成される整流平滑回路の出力と、スイッチング制御回路１００に内蔵された起動回路１６０を接続する端子であり、スイッチング素子１０１のスイッチング動作により補助巻線４ｃに発生するフライバック電圧を整流平滑し、制御電源電圧ＶＣＣとしてスイッチング制御回路１００に電力供給する端子である。
【００５６】  ＦＢ端子は、出力状態検出回路７から出力されるフィードバック信号（例えば、フォトカプラ８による電流など）をスイッチング制御回路１００のフィードバック制御回路１１０に入力するための端子である。
【００５７】  ＩＳ端子は、スイッチング素子１０１および電流検出回路１５０と、抵抗１３を接続する端子であり、スイッチング素子１０１を流れる電流を検出するための端子である。
【００５８】  ＧＮＤ端子は、スイッチング制御回路１００の電位基準であるＧＮＤをスイッチング電源装置の入力端子の低電位側に接続する端子である。
【００５９】  起動回路１６０は、ＤＲＡＩＮ端子、ＶＣＣ端子、平滑コンデンサ１０２およびスイッチング制御回路１００の回路内部電圧源ＶＤＤに接続されている。スイッチング電源装置の起動時には、入力直流電圧Ｖｉｎがトランス４の１次巻線４ａを介してＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子から起動回路１６０を介して、平滑コンデンサ１０２および１５に起動電流が流れる。平滑コンデンサ１０２および１５が充電され、ＶＤＤ電圧およびＶＣＣ端子電圧が上昇し、それぞれ起動電圧に達すると、起動回路１６０は起動電流をカットする。また、起動回路１６０は、スイッチング素子１０１のスイッチング動作可否を判断するためＶＣＣ端子電圧をモニターしており、図には示していないが、パルス制御回路１４０などに起動・停止信号を出力している。
【００６０】  パルス制御回路１４０は、スイッチング素子１０１のスイッチング動作を制御するための回路であり、電流検出回路１５０、間欠発振制御回路１７０から入力される信号などからスイッチング動作や停止、ターンオンタイミングやターンオフタイミングを決定する。なお、パルス制御回路１４０には、ターンオンタイミングのための周期的なクロック信号を発生させる発振器などのターンオン信号生成回路やスイッチング素子１０１を駆動するためのドライブ回路などが含まれる。発振器のクロック信号は例えば、２５ｋＨｚの周波数に設定される。
【００６１】  電流検出回路１５０は、スイッチング素子１０１を流れる電流を検出するため、ＩＳ端子に接続された抵抗１３に発生する電圧信号が入力され、あらかじめ設定された基準電圧と比較し、スイッチング素子１０１をターンオフさせるためのターンオフ信号をパルス制御回路１４０に出力する。なお、比較するための基準電圧は、スイッチング制御方式によってはフィードバック制御回路１１０からの制御信号ＶＥＡＯに応じて変化してもよい。例えば、通常動作中は電流モードのＰＷＭ制御を行う場合、制御信号ＶＥＡＯに応じて、負荷が重くなるほど基準電圧を上昇させる。また、間欠発振制御時は基準電圧を一定とすることでスイッチング素子１０１を流れる電流ピーク値を一定としてもよい。
【００６２】  フィードバック制御回路１１０は、出力状態検出回路７から出力されるフィードバック信号がＦＢ端子を介して入力され、スイッチング素子１０１のスイッチング動作を制御するための制御信号ＶＥＡＯを生成する。例えば、通常動作中は電流モードのＰＷＭ制御を行う場合、スイッチング素子１０１を流れる電流を制御するため、制御信号ＶＥＡＯを電流検出回路１５０へ出力する。また、負荷に応じた間欠発振制御を行うため、間欠発振制御回路１７０にも制御信号ＶＥＡＯを出力する。
【００６３】  図２は、本実施の形態１のフィードバック制御回路１１０の一構成を示す回路図である。フィードバック制御回路１１０は、定電流源１１３、１１６と、Ｐ型ＭＯＳＦＥＴ１１２、１１４と、Ｎ型ＭＯＳＦＥＴ１１１、１１５、１１７、１１９と、基準電圧源１１８、１２２と、抵抗１２０およびＮＰＮバイポーラトランジスタ１２１から構成される。Ｎ型ＭＯＳＦＥＴ１１９、抵抗１２０、ＮＰＮバイポーラトランジスタ１２１および基準電圧源１２２は、Ｉ−Ｖコンバータ１１０ａを構成し、ＦＢ端子電流に比例した電流を電圧信号に変換し、制御信号ＶＥＡＯを生成する。ＦＢ端子から流出する電流が大きいほど制御信号ＶＥＡＯが低下し、それに伴いスイッチング素子１０１に流れる電流ピーク値は低く制御される。
【００６４】  間欠発振制御回路１７０は、フィードバック制御回路１１０から入力された制御信号ＶＥＡＯに応じて、間欠発振制御を行うための間欠発振制御信号Ｅｎａｂｌｅをパルス制御回路１４０に出力する。パルス制御回路１４０は、間欠発振制御信号Ｅｎａｂｌｅがハイレベルの期間を間欠発振期間として、スイッチング素子１０１のスイッチング動作を制御する。また、パルス制御回路１４０は、間欠発振制御信号Ｅｎａｂｌｅがローレベルの期間を間欠停止期間として、スイッチング素子１０１のスイッチング動作を停止することで間欠発振制御を行う。
【００６５】  図３は、本実施の形態１の間欠発振制御回路１７０の一構成例を示す回路図である。間欠発振制御回路１７０は、比較器１７１、１７７と、基準電圧源１７２と、定電流源１７３と、コンデンサ１７４と、Ｎ型ＭＯＳＦＥＴ１７５と、リセット回路１７６と、ＳＨ（ＳＨはサンプル＆ホールドの略）回路１７８、１８０と、初期値設定回路１７９と、遅延回路１８１と、インバータ回路１８２と、ＡＮＤ回路１８３と、ＲＳフリップフロップ回路１８４および間欠発振期間増減回路１８５から構成される。制御信号ＶＥＡＯが基準電圧源１７２による基準電圧Ｖｒｅｆと比較され、制御信号ＶＥＡＯが基準電圧Ｖｒｅｆよりも高くなるとＲＳフリップフロップ回路１８４のセット（Ｓ）入力端子にハイレベルが入力され、間欠発振制御信号Ｅｎａｂｌｅがハイレベルとなり、スイッチング素子１０１のスイッチング動作が可能となる。一方、ＲＳフリップフロップ回路１８４のリセット（Ｒ）入力端子には、ＡＮＤ回路１８３の出力端子が接続されており、そのＡＮＤ回路１８３には、比較器１７１の出力がインバータ回路１８２によって反転された信号と比較器１７７の出力信号とが入力されている。比較器１７７は、ランプ電圧Ｖｒａｍｐと間欠発振期間設定電圧Ｖｏｎを比較し、比較器１７１の出力が既にローレベルに反転している時には間欠発振期間Ｔｏｎの完了タイミングを決定する。ランプ電圧Ｖｒａｍｐが間欠発振期間設定電圧Ｖｏｎよりも大きくなり、間欠発振期間Ｔｏｎの完了タイミングとなると、ＲＳフリップフロップ回路１８４のリセット（Ｒ）端子にハイレベルの信号が入力され、間欠発振制御信号Ｅｎａｂｌｅがローレベルとなることで、スイッチング素子１０１のスイッチング動作が停止する。その後、再び制御信号ＶＥＡＯが基準電圧Ｖｒｅｆよりも高くなると、間欠発振制御信号Ｅｎａｂｌｅがハイレベルとなることで、間欠停止期間Ｔｏｆｆが完了し、スイッチング素子１０１のスイッチング動作が再開される。このように、間欠発振期間Ｔｏｎと間欠停止期間Ｔｏｆｆとで構成されたサイクルが繰り返され、間欠発振制御が行われる。なお、ランプ電圧Ｖｒａｍｐは、コンデンサ１７４を定電流源１７３の定電流によって充電することで生成され、間欠発振周期の各サイクルにおいて、間欠発振期間Ｔｏｎの開始からの経過時間のモニターに使用される。また、間欠発振期間設定電圧Ｖｏｎは、間欠発振周期の各サイクルにおいて、前の間欠発振期間設定電圧ＶｏｎＮとＳＨ回路１７８から出力された間欠発振周期信号Ｖｏｎｏｆｆが間欠発振期間増減回路１８５に入力され、ＳＨ回路１８０および初期値設定回路１７９を介して設定される。
【００６６】  図４は、本実施の形態１の間欠発振期間増減回路１８５の一構成例を示す回路図である。間欠発振期間増減回路１８５は、比較器１８６と、基準電圧源１８７と、オペアンプ１８８と、抵抗１８９と、定電流源１９０、１９３と、Ｐ型ＭＯＳＦＥＴ１９１およびＮ型ＭＯＳＦＥＴ１９２から構成される。ＳＨ回路１７８から入力された間欠発振周期信号Ｖｏｎｏｆｆを基準電圧源１８７による間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔと比較し、抵抗１８９に流れる定電流の向きを切り替える。ＳＨ回路１８０によって保持されている前のサイクルの間欠発振期間設定電圧ＶｏｎＮが入力され、オペアンプ１８８によりインピーダンス変換された後、定電流源１９０による定電流値と抵抗１８９の抵抗値の積（第１の電圧降下値Ｖｄ１とも呼ぶ）が加算、または定電流源１９３による定電流値と抵抗１８９の抵抗値の積（第２の電圧降下値Ｖｄ２とも呼ぶ）が減算されることで現在のサイクルの間欠発振期間設定電圧ＶｏｎＮ＋１が生成される。
【００６７】  言い換えれば、比較器１８６は、間欠発振期間Ｔｏｎと間欠停止期間Ｔｏｆｆとの和である間欠発振周期Ｔｏｎｏｆｆを、予め設定されたターゲット周期（Ｖｔａｒｇｅｔで定まる時間）と比較する。比較の結果、間欠発振周期Ｔｏｎｏｆｆがターゲット周期（Ｖｔａｒｇｅｔで定まる時間）よりも短い場合には、間欠発振期間増減回路１８５は、現在のサイクルの間欠発振期間（ＶｏｎＮ＋１で定まる時間）を前のサイクルの発振期間（ＶｏｎＮで定まる時間）から第１の所定時間（つまり第１の電圧降下値Ｖｄ１に対応する時間）を延長した長さとする。この場合、例えば、ＶｏｎＮ＋１は、ＶｏｎＮに第１の電圧降下値Ｖｄ１を加算した電圧である。
【００６８】  一方、比較の結果、間欠発振周期Ｔｏｎｏｆｆがターゲット周期（Ｖｔａｒｇｅｔで定まる時間）よりも長い場合には、間欠発振期間増減回路１８５は、現在のサイクルの発振期間（ＶｏｎＮ＋１で定まる時間）を前のサイクルの前記発振期間（ＶｏｎＮで定まる時間）から第２の所定時間（つまり第２の電圧降下値Ｖｄ２に対応する時間）を差し引いた長さとする。この場合、例えば、ＶｏｎＮ＋１は、ＶｏｎＮから第２の電圧降下値Ｖｄ２を差し引いた電圧である。
【００６９】  また、出力状態検出回路７は、検出抵抗、ツェナーダイオード、シャントレギュレータなどで構成され、出力電圧Ｖｏｕｔの電圧レベルを検出し、その出力電圧Ｖｏｕｔが所定の電圧に安定するように、フォトカプラ８を介してフィードバック信号をスイッチング制御回路１００に出力する。なお、出力電圧Ｖｏｕｔの検出には、補助巻線４ｃに発生するフライバック電圧を利用してもよく、整流ダイオード１４および平滑コンデンサ１５による整流平滑後のＶＣＣ電圧を利用してもよい。
【００７０】  以上のように構成された図１に示すスイッチング電源装置およびスイッチング制御用半導体装置の動作を説明する。
【００７１】  商用電源などの交流電圧が、ブリッジダイオードや平滑コンデンサなどにより整流平滑され、入力直流電圧Ｖｉｎが生成される。この入力直流電圧Ｖｉｎは、トランス４の１次巻線４ａを介して、スイッチング制御回路１００のＤＲＡＩＮ端子に印加され、ＤＲＡＩＮ端子から起動回路１６０を介して、ＶＣＣ端子に接続されている平滑コンデンサ１５に起動電流が流れる。ＶＣＣ端子電圧が上昇し、起動回路１６０で設定された起動電圧に達すると、スイッチング素子１０１のスイッチング制御が開始される。
【００７２】  一旦、スイッチング素子１０１がターンオンすると、スイッチング素子１０１および抵抗１３に電流が流れ、電流の大きさに応じた電圧信号が電流検出回路１５０に入力される。あらかじめ設定された基準電圧以上に上昇すると、スイッチング素子１０１はターンオフする。
【００７３】  スイッチング素子１０１がターンオフすると、スイッチング素子１０１のオン時間中にトランス４の１次側に電流が流れることによって蓄えられたエネルギーが２次側に伝達される。
【００７４】  以上のようなスイッチング動作が繰り返されて、出力電圧Ｖｏｕｔが上昇していくが、出力状態検出回路７で設定された所定の電圧以上になると、出力状態検出回路７およびフォトカプラ８は、フィードバック信号としてスイッチング制御回路１００のＦＢ端子から電流を流出するよう制御する。この流出電流の大きさで、フィードバック制御回路１１０は、スイッチング素子１０１を流れる電流または一定期間あたりのスイッチング回数を調整する。
【００７５】  具体的には、スイッチング電源装置に接続される負荷への電流供給が大きい重負荷時にはスイッチング素子１０１を流れる電流を高く設定し、軽負荷時にはスイッチング素子１０１を流れる電流を低く設定する。さらに負荷が軽くなると間欠発振制御を行うことでスイッチング回数を低減する。このように、スイッチング制御回路１００は、スイッチング電源装置に接続される負荷に供給される電力に応じて、スイッチング素子１０１のスイッチング動作を変化させながら、出力電圧Ｖｏｕｔを所定の電圧に安定させるように制御を行う。
【００７６】  ここで、間欠発振制御回路１７０の動作について説明する。負荷が軽くなり、ＦＢ端子電流が増加すると、制御信号ＶＥＡＯが基準電圧源１７２による基準電圧Ｖｒｅｆよりも低下し、比較器１７１の出力がローレベルとなる。インバータ回路１８２からＡＮＤ回路１８３にハイレベルが入力される。一方、それまでの発振期間が十分長ければ定電流源１７３とコンデンサ１７４で生成されるランプ電圧Ｖｒａｍｐは十分に上昇しており、間欠発振期間設定電圧Ｖｏｎよりも高いため、比較器１７７の出力もハイレベルとなっている。その結果、ＲＳフリップフロップ回路１８４のリセット（Ｒ）にＡＮＤ回路１８３からハイレベルが入力され、間欠発振制御信号Ｅｎａｂｌｅがローレベルとなる。よって、スイッチング素子１０１のスイッチング動作が停止し、間欠発振期間Ｔｏｎが完了する。
【００７７】  スイッチング動作が停止すると出力電圧Ｖｏｕｔが低下し、ＦＢ端子電流が減少する。制御信号ＶＥＡＯが基準電圧Ｖｒｅｆよりも上昇すると、比較器１７１の出力がハイレベルに反転し、ＲＳフリップフロップ回路１８４のセット（Ｓ）に入力され、間欠発振制御信号Ｅｎａｂｌｅがハイレベルに反転する。間欠発振制御信号Ｅｎａｂｌｅがハイレベルになると、スイッチング素子１０１のスイッチング動作が再開されると同時に、ＳＨ回路１７８、リセット回路１７６および遅延回路１８１が動作するトリガーとなる。まず、ＳＨ回路１７８がランプ電圧Ｖｒａｍｐをサンプリングし、間欠発振周期信号Ｖｏｎｏｆｆとして記憶し、間欠発振期間増減回路１８５へ出力する。さらに、間欠発振期間増減回路１８５は初期値設定回路１７９から前のサイクルの間欠発振期間ＴｏｎＮに相当する電圧ＶｏｎＮが入力されており、現在のサイクルの間欠発振期間ＴｏｎＮ＋１に相当する電圧ＶｏｎＮ＋１を生成し、ＳＨ回路１８０に出力する。
【００７８】  一方、遅延回路１８１は、間欠発振制御信号Ｅｎａｂｌｅがハイレベルに反転してから遅延時間を設けて、ＳＨ回路１８０を動作させる。遅延時間は、間欠発振制御信号Ｅｎａｂｌｅがハイレベルに反転してからＳＨ回路１７８が動作し、間欠発振期間増減回路１８５の出力が安定するまでに必要な時間であればよく、例えば、１μｓ程度に設定される。ＳＨ回路１８０は、間欠発振期間増減回路１８５の出力をサンプリングし、初期値設定回路１７９へ出力する。初期値設定回路１７９は、スイッチング電源装置の起動時などにＳＨ回路１８０から出力がない場合に初期値を設定するものであり、ＳＨ回路１８０に前のサイクルの間欠発振期間増減回路１８５の出力が記憶されていれば、そのまま、ＳＨ回路１８０からの出力を間欠発振期間設定電圧Ｖｏｎとして比較器１７７の基準側（−）へ出力する。なお、初期値設定回路１７９で設定される初期値は、予め設定された固定値でもよいし、スイッチング電源装置の起動後の最初のサイクルの間欠発振期間Ｔｏｎ０を元に設定されてもよい。
【００７９】  ここで、比較器１７７の検出側（＋）に入力されるランプ電圧Ｖｒａｍｐについて説明する。ランプ電圧Ｖｒａｍｐは、定電流源１７３による定電流によってコンデンサ１７４が充電されることで生成され、リセット回路１７６によって制御される。
【００８０】  リセット回路１７６は、間欠発振制御信号ＥｎａｂｌｅがハイレベルになるとＮ型ＭＯＳＦＥＴ１７５を導通し、コンデンサ１７４に蓄積された電荷を放電し、ランプ電圧Ｖｒａｍｐをリセットする。なお、ＳＨ回路１７８がランプ電圧Ｖｒａｍｐをサンプリングし記憶する時間を考慮し、間欠発振制御信号ＥｎａｂｌｅがハイレベルになってからＮ型ＭＯＳＦＥＴ１７５の導通までに遅延時間を設けてもよいが、間欠発振期間Ｔｏｎよりも十分に短い必要がある。
【００８１】  ランプ電圧Ｖｒａｍｐのリセットが完了するとＮ型ＭＯＳＦＥＴ１７５は非導通とされ、ランプ電圧Ｖｒａｍｐは再び上昇を始める。すなわち、ランプ電圧Ｖｒａｍｐは間欠発振制御の各サイクルの開始からの経過時間に比例し、間欠発振期間Ｔｏｎや間欠発振周期Ｔｏｎｏｆｆのモニター信号として使用できる。
【００８２】  間欠発振期間Ｔｏｎのモニター信号として使用されるランプ電圧Ｖｒａｍｐは、前述の間欠発振期間設定電圧Ｖｏｎと比較器１７７で比較される。ランプ電圧Ｖｒａｍｐが間欠発振期間設定電圧Ｖｏｎよりも高くなると、比較器１７７の出力はハイレベルに反転し、ＡＮＤ回路１８３に入力される。制御信号ＶＥＡＯが基準電圧Ｖｒｅｆよりも低下し、インバータ回路１８２の出力がハイレベルとなっている場合には、ＡＮＤ回路１８３の出力がハイレベルに反転し、ＲＳフリップフロップ回路１８４がリセットされ、間欠発振制御信号Ｅｎａｂｌｅがローレベルに反転され、間欠発振期間Ｔｏｎが完了する。よって、間欠発振制御の各サイクルにおいて、間欠発振期間設定電圧Ｖｏｎの制御により間欠発振期間が変化し、間欠発振周期Ｔｏｎｏｆｆおよび間欠発振周波数が調整される。
【００８３】  間欠発振期間設定電圧Ｖｏｎの制御は、間欠発振期間増減回路１８５によって電圧値を決定し、遅延回路１８１およびＳＨ回路１８０によって電圧値変更し記憶するタイミングを調整することで行われる。なお、初期値設定回路１７９によって初期値が設定される。
【００８４】  間欠発振期間増減回路１８５は、前のサイクルの間欠発振周期信号Ｖｏｎｏｆｆと間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔを比較し、周期判定信号Ｊｕｄｇｅを生成する。間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔは、ランプ電圧Ｖｒａｍｐの上昇速度を考慮して設定され、例えば、間欠発振周期ターゲット値１ｍｓ（間欠発振周波数ターゲット値１ｋＨｚ）に相当する電圧に設定される。
【００８５】  前のサイクルの間欠発振周期ＴｏｎｏｆｆＮが間欠発振周期ターゲット値よりも短い場合には、周期判定信号Ｊｕｄｇｅはローレベルとなり、Ｐ型ＭＯＳＦＥＴ１９１が導通し、定電流源１９０による定電流が抵抗１８９およびオペアンプ１８８に流れる。この結果、現在のサイクルの間欠発振期間設定電圧ＶｏｎＮ＋１は、前のサイクルの間欠発振期間設定電圧ＶｏｎＮに定電流源１９０による定電流値と抵抗１８９の抵抗値の積（第１の電圧降下値Ｖｄ１）が加算された電圧値となる。すなわち、現在のサイクルの発振期間（ＶｏｎＮ＋１で定まるＴｏｎ）は、前のサイクルの発振期間（ＶｏｎＮで定まるＴｏｎ）から第１の所定時間（第１の電圧降下値Ｖｄ１に対応する時間）を延長した長さになる。なお、定電流源１９０による定電流値と抵抗１８９の抵抗値の積（つまり第１の電圧降下値Ｖｄ１）は、スイッチング素子１０１のスイッチング動作周期１周期に相当する電圧値が好ましい。スイッチング素子１０１のスイッチング周波数が２５ｋＨｚの場合、例えば、スイッチング動作周期の１／２倍から２倍の範囲となるように２０μｓから８０μｓの範囲に相当する電圧値に設定するとよい。
【００８６】  一方、前のサイクルの間欠発振周期ＴｏｎｏｆｆＮが間欠発振周期ターゲット値よりも長い場合には、周期判定信号Ｊｕｄｇｅはハイレベルとなり、Ｎ型ＭＯＳＦＥＴ１９２が導通し、定電流源１９３による定電流が抵抗１８９およびオペアンプ１８８に流れる。この結果、現在のサイクルの間欠発振期間設定電圧ＶｏｎＮ＋１は、前のサイクルの間欠発振期間設定電圧ＶｏｎＮから定電流源１９０による定電流値と抵抗１８９の抵抗値の積（つまり第２の電圧降下値Ｖｄ２）が減算された電圧値となる。すなわち、現在のサイクルの発振期間（ＶｏｎＮ＋１で定まるＴｏｎ）は、前のサイクルの発振期間（ＶｏｎＮで定まるＴｏｎ）から第２の所定時間（第２の電圧降下値Ｖｄ２に対応する時間）を差し引いた長さとなる。
【００８７】  以上より、現在のサイクルの間欠発振期間ＴｏｎＮ＋１を前のサイクルの間欠発振期間ＴｏｎＮから所定時間、例えば、スイッチング素子１０１のスイッチング動作周期１周期分だけ延長または短縮し、間欠発振周期Ｔｏｎｏｆｆを間欠発振周期ターゲット値に近づける制御となる。間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値に到達するまで上記間欠発振制御サイクルを繰り返すことで、間欠発振周波数を所望の周波数に制御することができる。
【００８８】  なお、第１の所定時間は、スイッチング素子１０１のスイッチング動作周期の１／２倍から２倍の範囲内の時間であってもよい。また、第２の所定時間は、スイッチング素子１０１のスイッチング動作周期の１／２倍から２倍の範囲内の時間であってもよい。
【００８９】  次に、図５に示すタイミングチャートを用いて、本実施の形態１におけるスイッチング電源装置の間欠発振制御の一動作例を説明する。図５には、スイッチング電源装置から供給される負荷電流Ｉｏｕｔ、スイッチング素子１０１を流れるドレイン電流、制御信号ＶＥＡＯ、間欠発振制御信号Ｅｎａｂｌｅ、ランプ電圧Ｖｒａｍｐ、間欠発振周期信号Ｖｏｎｏｆｆ、周期判定信号Ｊｕｄｇｅおよび間欠発振期間設定電圧Ｖｏｎが示されている。また、図５は、スイッチング電源装置から供給される負荷電流Ｉｏｕｔが変化したときの間欠発振制御の動作例である。
【００９０】  負荷電流Ｉｏｕｔが小さい期間は、間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値となるように間欠発振期間Ｔｏｎが制御され、スイッチング素子１０１のスイッチング回数が２回または３回で安定している。なお、スイッチング素子１０１のスイッチング動作による供給エネルギーはスイッチング回数に応じて離散的となるため、間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値に一致しない場合は、例えば、スイッチング回数が２回または３回を交互に繰り返すように、間欠発振期間Ｔｏｎが変化していても安定しているとみなす。
【００９１】  負荷電流Ｉｏｕｔが大きくなると、スイッチング回数が２回または３回では間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値に対して短くなり、周期判定信号Ｊｕｄｇｅはローレベルで維持される。そのため、間欠発振期間増減回路１８５は、間欠発振期間設定電圧Ｖｏｎを、定電流源１９０による定電流値と抵抗１８９の抵抗値によって予め設定された量だけ増やし続け、間欠発振期間Ｔｏｎが徐々に延長されていく。それに伴い、間欠発振期間Ｔｏｎの間のスイッチング素子１０１のスイッチング回数も３回、４回、５回と増加していき、６回となるサイクルでようやく間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値に到達する。その後、間欠発振期間Ｔｏｎの間のスイッチング素子１０１のスイッチング回数は５回または６回で安定する。
【００９２】  このようにして、負荷電流Ｉｏｕｔが変化しても、間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値となるように間欠発振期間Ｔｏｎが制御され、また間欠発振期間Ｔｏｎは、定電流源１９０による定電流値と抵抗１８９の抵抗値によって予め設定された量の増減を繰り返すことで調整される。
【００９３】  以上より、本実施の形態１のスイッチング電源装置は、間欠発振周期Ｔｏｎｏｆｆを間欠発振周期ターゲット値と比較した結果に基づいて間欠発振期間Ｔｏｎを制御することで、負荷に応じて間欠発振周期Ｔｏｎｏｆｆを調整できる。間欠発振周期Ｔｏｎｏｆｆの調整を繰り返すことで間欠発振周波数を間欠発振周波数ターゲット値に近づけることができ、例えば１ｋＨｚに設定することで可聴雑音を抑制することができる。
【００９４】  さらに、間欠発振制御時の負荷変動に対しても、間欠発振期間Ｔｏｎの変化量は予め設定された量の増減だけであり、制御安定のための回路の追加などは不要である。また、間欠発振期間Ｔｏｎを制御する間欠発振期間増減回路１８５は、比較器１８６と予め設定された量を増減する回路だけで構成され、非常に簡素な回路で実現することができる。
【００９５】  なお、間欠発振期間増減回路１８５は、間欠発振周期Ｔｏｎｏｆｆと間欠発振周期ターゲット値を比較しているが、間欠発振周波数をモニターし、間欠発振周波数ターゲット値と比較するようにしてもよい。また、間欠発振周期Ｔｏｎｏｆｆのモニターはランプ電圧Ｖｒａｍｐを使用しているが、カウント回路を用いてクロック信号Ｃｌｏｃｋを計数することで代替してもよい。
【００９６】  また、間欠発振期間Ｔｏｎの延長または短縮は、間欠発振期間設定電圧Ｖｏｎの変更ではなく、ランプ電圧Ｖｒａｍｐの変更で行ってもよい。例えば、リセット回路１７６によるリセット時間を長くして充電開始タイミングを遅らせることで間欠発振期間Ｔｏｎを延長したり、リセット回路１７６によるリセットを不十分にして充電開始時のランプ電圧Ｖｒａｍｐを高くすることで間欠発振期間Ｔｏｎを短縮してもよい。
【００９７】  また、間欠発振期間増減回路１８５の定電流源１９０と１９３の定電流値は同じでなくともよい。
【００９８】  また、間欠発振制御回路１７０のコンデンサ１７４をスイッチング制御回路１００に外付けされたコンデンサを使用してもよい。
【００９９】  また、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔや間欠発振期間Ｔｏｎを変化させる所定の量をスイッチング制御回路１００に外付けされた回路部品で調整できるようにしてもよい。
【０１００】  また、パルス制御回路１４０は、クロック信号が固定周波数であるＰＷＭ制御、可変周波数であるＰＦＭ制御、共振動作を利用した擬似共振制御や電流共振制御など、様々な制御形態を適用してもよい。
【０１０１】  また、負荷状態を示すフィードバック信号を生成するため、出力状態検出回路７とフォトカプラ８を設けているが、２次側の出力電圧Ｖｏｕｔから検出するのではなく、補助巻線４ｃまたは整流平滑後のＶＣＣ端子電圧から検出し、フィードバック信号を生成してもよい。
【０１０２】  また、出力状態検出回路７は、２次側出力電圧Ｖｏｕｔを一定にするようなフィードバック信号を生成する定電圧制御ではなく、負荷電流Ｉｏｕｔを一定にするようなフィードバック信号を生成する定電流制御でもよい。
【０１０３】  また、フライバック型のスイッチング電源装置の構成について説明したが、フォワード型や降圧チョッパー型などトポロジーが異なる構成でもよい。
【０１０４】  （実施の形態２）  次に、実施の形態２に係るスイッチング電源装置および半導体装置について、図６〜９を参照しながら説明する。
【０１０５】  実施の形態１では、間欠発振制御の各サイクルにおいて、前のサイクルの間欠発振周期信号Ｖｏｎｏｆｆと間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔを比較した結果に基づいて間欠発振期間設定電圧Ｖｏｎを制御していた。本実施の形態２では、前のサイクルの間欠発振周期信号Ｖｏｎｏｆｆと間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔを比較した結果に基づいて、パルス制御回路１４０で生成されるクロック信号Ｃｌｏｃｋの１周期分を前のサイクルの間欠発振期間ＴｏｎＮから延長または短縮する間欠発振制御回路２７０を備えたスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
【０１０６】  図６は、本実施の形態２のスイッチング電源装置の一構成例を示す回路図である。同図のスイッチング電源装置は、実施の形態１のスイッチング電源装置を示す図１と比較して、スイッチング制御回路１００の代わりにスイッチング制御回路２００を備える点が異なる。以下、異なる点を中心に説明する。スイッチング制御回路２００は、図１のスイッチング制御回路１００と比較して、間欠発振制御回路１７０の代わりに間欠発振制御回路２７０を備える点が異なる。また、図７は、本実施の形態２のスイッチング電源装置の間欠発振制御回路２７０の一構成例を示す回路図である。実施の形態１の間欠発振制御回路１７０を示す図３と比較して、ＳＨ回路１７８、初期値設定回路１７９、ＳＨ回路１８０、遅延回路１８１、ＡＮＤ回路１８３および間欠発振期間増減回路１８５が削除された点と、パルス制御回路１４０からクロック信号Ｃｌｏｃｋが入力される点と、ＡＮＤ回路２７９、２８０と、インバータ回路２８２と、ＳＨ（ＳＨはサンプル＆ホールドの略）回路２８１、２８３および間欠発振期間増減回路２８５が追加されている点とが異なる。また、図８は、本実施の形態２のスイッチング電源装置の間欠発振期間増減回路２８５の一構成例を示す回路図である。実施の形態１の間欠発振期間増減回路１８５を示す図４と比較して、オペアンプ１８８と、抵抗１８９と、定電流源１９０、１９３と、Ｐ型ＭＯＳＦＥＴ１９１およびＮ型ＭＯＳＦＥＴ１９２が削除された点と、クロック信号Ｃｌｏｃｋが入力される点と、立ち上がりエッジ検出回路２８５ａと、立ち下がりエッジ検出回路２８５ｂと、ＯＲ回路２９７、２９９およびインバータ回路２９８が追加された点とが異なっている。なお、立ち上がりエッジ検出回路２８５ａは、インバータ回路２８８と、抵抗２８９と、コンデンサ２９０およびＡＮＤ回路２９１で構成されている。立ち下がりエッジ検出回路２８５ｂは、インバータ回路２９２、２９３と、抵抗２９４と、コンデンサ２９５およびＡＮＤ回路２９６で構成されている。
【０１０７】  以上のように構成された本実施の形態２に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる間欠発振制御を中心に説明する。
【０１０８】  軽負荷時の間欠発振制御は、実施の形態１と同様に、ＲＳフリップフロップ回路１８４の出力である間欠発振制御信号Ｅｎａｂｌｅによって、スイッチング素子１０１のスイッチング動作を制御する。一方、間欠発振期間増減回路２８５の出力信号である間欠発振期間増加信号Ｕｐおよび間欠発振期間減少信号ＤｏｗｎがＲＳフリップフロップ回路１８４のセットまたはリセットタイミングを変更することで、間欠発振期間Ｔｏｎを制御する。
【０１０９】  間欠発振期間設定電圧Ｖｏｎは、インバータ回路２８２およびＳＨ回路２８１によって前のサイクルの間欠発振期間ＴｏｎＮに相当する電圧ＶｏｎＮに設定される。よって、ランプ電圧Ｖｒａｍｐと間欠発振期間設定電圧Ｖｏｎを比較する比較器１７７は、間欠発振制御の各サイクルにおいて、前のサイクルの間欠発振期間ＴｏｎＮと同等の時間が経過するとハイレベルに反転することになる。インバータ回路１８２の出力および間欠発振期間増加信号Ｕｐがハイレベルである場合は、比較器１７７の出力がハイレベルに反転するタイミングでＡＮＤ回路２８０を介してＲＳフリップフロップ回路１８４がリセットされ、間欠発振期間Ｔｏｎが完了する。間欠発振期間増加信号Ｕｐがローレベルの場合は、間欠発振期間増加信号Ｕｐがハイレベルに反転するまで間欠発振期間Ｔｏｎが延長されることになる。
【０１１０】  スイッチング素子１０１のスイッチング動作が停止すると出力電圧Ｖｏｕｔが低下し、ＦＢ端子電流が減少する。制御信号ＶＥＡＯが基準電圧Ｖｒｅｆを上回ると、比較器１７１の出力がハイレベルに反転する。間欠発振期間減少信号Ｄｏｗｎがハイレベルである場合は、比較器１７１の出力がハイレベルに反転するタイミングでＡＮＤ回路２７９を介してＲＳフリップフロップ回路１８４がセットされ、間欠発振期間Ｔｏｎが開始される。間欠発振期間減少信号Ｄｏｗｎがローレベルの場合は、間欠発振期間減少信号Ｄｏｗｎがハイレベルに反転するまで間欠発振期間Ｔｏｎの開始が遅れる。すなわち、現在のサイクルの間欠発振期間ＴｏｎＮ＋１が前のサイクルの間欠発振期間ＴｏｎＮから所定の時間だけ短縮されることになる。
【０１１１】  以上のように、間欠発振期間増加信号Ｕｐによって前のサイクルの間欠発振期間ＴｏｎＮから所定時間だけ延長される、または、間欠発振期間減少信号Ｄｏｗｎによって前のサイクルの間欠発振期間ＴｏｎＮから所定時間だけ短縮されることによって、間欠発振期間Ｔｏｎが制御される。
【０１１２】  間欠発振期間増加信号Ｕｐおよび間欠発振期間減少信号Ｄｏｗｎは、間欠発振期間増減回路２８５によって生成される。間欠発振期間増減回路２８５には、パルス制御回路１４０からのクロック信号ＣｌｏｃｋとＳＨ回路２８３の出力である間欠発振周期信号Ｖｏｎｏｆｆが入力される。ＳＨ回路２８３は、比較器１７１の出力がハイレベルに反転するタイミングで、ランプ電圧Ｖｒａｍｐをサンプリングおよび記憶して、間欠発振周期信号Ｖｏｎｏｆｆを生成する。
【０１１３】  間欠発振期間増減回路２８５は、前のサイクルの間欠発振周期に相当する間欠発振周期信号Ｖｏｎｏｆｆと間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔを比較し、周期判定信号Ｊｕｄｇｅを生成する。
【０１１４】  前のサイクルの間欠発振周期ＴｏｎｏｆｆＮが間欠発振周期ターゲット値よりも短い場合には、周期判定信号Ｊｕｄｇｅはローレベルとなり、間欠発振期間減少信号Ｄｏｗｎはハイレベルに固定される。また、間欠発振期間増加信号Ｕｐは、クロック信号Ｃｌｏｃｋが入力された立ち上がりエッジ検出回路２８５ａの出力に依存される。間欠発振期間増加信号Ｕｐは、クロック信号Ｃｌｏｃｋがローレベルからハイレベルに反転するタイミングで立ち上がり、立ち上がりエッジ検出回路２８５ａで設定される幅のパルス状の信号であり、クロック信号Ｃｌｏｃｋに同期している。よって、間欠発振制御回路２７０のＡＮＤ回路２８０には、比較器１７７の出力がハイレベルになった後、次のクロック信号Ｃｌｏｃｋのパルスが立ち上がるタイミングで間欠発振期間増加信号Ｕｐのハイレベルが入力される。間欠発振期間増加信号Ｕｐのハイレベルの入力によってＲＳフリップフロップ回路１８４がリセットされ、間欠発振制御信号Ｅｎａｂｌｅがローレベルに反転する。すなわち、前のサイクルの間欠発振期間ＴｏｎＮにスイッチング素子１０１のスイッチング動作１回分の時間が追加されてから、現在のサイクルの間欠発振期間ＴｏｎＮ＋１が完了する。
【０１１５】  一方、前のサイクルの間欠発振周期ＴｏｎｏｆｆＮが間欠発振周期ターゲット値よりも長い場合には、周期判定信号Ｊｕｄｇｅはハイレベルとなり、間欠発振期間増加信号Ｕｐはハイレベルに固定される。また、間欠発振期間減少信号Ｄｏｗｎは、クロック信号Ｃｌｏｃｋが入力された立ち下がりエッジ検出回路２８５ｂの出力に依存する。間欠発振期間減少信号Ｄｏｗｎは、クロック信号Ｃｌｏｃｋがハイレベルからローレベルに反転するタイミングで立ち上がり、立ち下がりエッジ検出回路２８５ｂで設定される幅のパルス状の信号であり、クロック信号Ｃｌｏｃｋに同期している。よって、間欠発振制御回路２７０のＡＮＤ回路２７９には、比較器１７１の出力がハイレベルになった後、次のクロック信号Ｃｌｏｃｋがハイレベルからローレベルに反転するタイミングで間欠発振期間減少信号Ｄｏｗｎのハイレベルが入力される。すなわち、比較器１７１の出力がハイレベルに反転し、次のクロック信号Ｃｌｏｃｋのパルス信号が立ち下がってからＲＳフリップフロップ回路１８４がセットされる。そのため、実質、前のサイクルの間欠停止期間ＴｏｆｆＮが延長され、現在のサイクルの間欠発振期間ＴｏｎＮ＋１は前のサイクルの間欠発振期間ＴｏｎＮからスイッチング素子１０１のスイッチング動作１回分の時間が短縮されることになる。
【０１１６】  図９は、本実施の形態２におけるスイッチング電源装置の間欠発振制御の一動作例を示すタイミングチャートである。実施の形態１を示す図５と比較して、間欠発振期間増加信号Ｕｐと間欠発振期間減少信号Ｄｏｗｎが追加されている。
【０１１７】  実施の形態１と同様に、負荷電流Ｉｏｕｔが変化しても、間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値となるように間欠発振期間Ｔｏｎが制御され、また間欠発振期間Ｔｏｎは、パルス制御回路１４０のクロック信号Ｃｌｏｃｋの１周期分、すなわち、スイッチング素子１０１のスイッチング動作１回分といった予め設定された量の増減を繰り返すことで調整される。
【０１１８】  以上より、本実施の形態２のスイッチング電源装置は、実施の形態１と同様に、間欠発振周期Ｔｏｎｏｆｆを間欠発振周期ターゲット値と比較した結果に基づいて間欠発振期間Ｔｏｎを制御することで、負荷に応じて間欠発振周期Ｔｏｎｏｆｆを調整できる。
【０１１９】  さらに、間欠発振制御時の負荷変動に対しても、間欠発振期間Ｔｏｎの変化量は予め設定された量の増減だけであり、制御安定のための回路の追加などは不要である。また、間欠発振期間Ｔｏｎを制御する間欠発振期間増減回路２８５は、比較器１８６とＲＳフリップフロップ回路１８４のセットまたはリセットのタイミングを変更する回路だけで構成され、非常に簡素な回路で実現することができる。
【０１２０】  さらに、間欠発振期間Ｔｏｎを増減するための予め設定された量は、パルス制御回路１４０のクロック信号Ｃｌｏｃｋの周期で設定され、製造ばらつきなどを考慮する必要がなくなる。
【０１２１】  なお、間欠発振期間Ｔｏｎを増減するための予め設定された量は、パルス制御回路１４０のクロック信号Ｃｌｏｃｋの１周期を利用しているが、複数周期をカウントして利用してもよい。
【０１２２】  また、間欠発振周期Ｔｏｎｏｆｆのモニターはランプ電圧Ｖｒａｍｐを使用しているが、カウント回路を用いてクロック信号Ｃｌｏｃｋを計数することで代替してもよい。
【０１２３】  （実施の形態３）  次に、実施の形態３に係るスイッチング電源装置および半導体装置について、図１０および１１を参照しながら説明する。
【０１２４】  実施の形態１では、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔは固定値に設定されていたが、本実施の形態３では、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔが周期的に変化するスイッチング電源装置について説明する。なお、実施の形態１と重複する説明は省略する。
【０１２５】  図１０は、本実施の形態３のスイッチング電源装置の間欠発振期間増減回路３８５の一構成例を示す回路図である。同図の間欠発振期間増減回路３８５は、実施の形態１の間欠発振期間増減回路１８５を示す図４と比較して、基準電圧源１８７の代わりに、定電流源３９６、３９８と、Ｐ型ＭＯＳＦＥＴ３９７および抵抗３９９を備える点が異なっている。
【０１２６】  以上のように構成された本実施の形態３に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる間欠発振期間の増減制御を中心に説明する。
【０１２７】  比較器１８６の基準側（−）の間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔは、周期判定信号Ｊｕｄｇｅがハイレベルの時には、定電流源３９８の定電流値と抵抗３９９の抵抗値の積で設定され、周期判定信号Ｊｕｄｇｅがローレベルの時には、Ｐ型ＭＯＳＦＥＴ３９７が導通して定電流源３９６の定電流値と抵抗３９９の抵抗値の積の分だけ上昇する。すなわち、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔは、第１の間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔ１と定電流源３９６の定電流値と抵抗３９９の抵抗値の積の分だけ高い第２の間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔ２を周期判定信号Ｊｕｄｇｅに応じて周期的に切り替えられる。
【０１２８】  図１１は、本実施の形態３におけるスイッチング電源装置の間欠発振制御の一動作例を示すタイミングチャートである。図１１には、スイッチング素子１０１を流れるドレイン電流、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔ、間欠発振周期Ｔｏｎｏｆｆおよび間欠発振周波数が示されている。なお、スイッチング素子１０１を流れるドレイン電流は、間欠発振期間Ｔｏｎの波形を長方形のブロックで示している。例えば、“２０回”と表記されたブロックは、間欠発振期間Ｔｏｎの間にスイッチング素子１０１のスイッチング動作が２０回含まれることを示す。なお、図１１は、スイッチング電源装置から供給される負荷電流Ｉｏｕｔが一定のときの間欠発振制御の動作例である。
【０１２９】  実施の形態１と同様に、間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値となるように間欠発振期間Ｔｏｎが制御されるが、本実施の形態３では、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔが、周期判定信号Ｊｕｄｇｅに応じて周期的に変化する。そのため、負荷電流Ｉｏｕｔが一定でも、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔの変化に応じて第１の間欠発振周期ターゲット値Ｔｔａｒｇｅｔ１から第２の間欠発振周期ターゲット値Ｔｔａｒｇｅｔ２の範囲で間欠発振周期Ｔｏｎｏｆｆは周期的に変化し、間欠発振周期Ｔｏｎｏｆｆの逆数である間欠発振周波数も第２の間欠発振周波数ターゲット値Ｆｔａｒｇｅｔ２から第１の間欠発振周波数ターゲット値Ｆｔａｒｇｅｔ１の範囲で周期的に変化する。
【０１３０】  以上より、本実施の形態３のスイッチング電源装置は、実施の形態１と同等の効果を得ることができ、さらに、間欠発振周期Ｔｏｎｏｆｆを周期的に変調することで間欠発振周波数を分散することができる。間欠発振周波数の分散によって特定周波数へのエネルギー集中を緩和し、可聴雑音の抑制効果を高めることができる。
【０１３１】  なお、間欠発振周波数の分散度合いを大きくするため、周期判定信号Ｊｕｄｇｅのハイレベルまたはローレベルは間欠発振制御の２サイクル以上で維持されることが望ましく、第１の間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔ１と第２の間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔ２の差で設定が可能である。
【０１３２】  なお、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔを周期判定信号Ｊｕｄｇｅに応じて周期的に切り替えているが、周期判定信号Ｊｕｄｇｅに関係なく変調してもよい。例えば、間欠発振期間増減回路３８５の定電流源３９６、３９８およびＰ型ＭＯＳＦＥＴ３９７を削除し、代わりに、周期的に変調された電流を抵抗３９９に流すことで、周期的に変化する間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔを生成してもよい。この場合、電流の変調周期は、間欠発振周期Ｔｏｎｏｆｆに対して十分に長い方がよい。
【０１３３】  （実施の形態４）  次に、実施の形態４に係るスイッチング電源装置および半導体装置について、図１２および１３を参照しながら説明する。
【０１３４】  実施の形態３では、間欠発振周期ターゲット電圧Ｖｔａｒｇｅｔを周期的に変化させることで間欠発振周波数を分散させたが、本実施の形態４では、スイッチング素子１０１を流れる電流のピーク値を周期的に変調するスイッチング電源装置について説明する。なお、実施の形態１または３と重複する説明は省略する。
【０１３５】  図１２は、本実施の形態４のスイッチング電源装置の一構成例を示す回路図である。同図のスイッチング電源装置は、実施の形態１のスイッチング電源装置を示す図１と比較して、スイッチング制御回路１００の代わりにスイッチング制御回路４００を備える点が異なっている。スイッチング制御回路４００は、図１のスイッチング制御回路１００と比較して、変調回路４３０が追加された点と、電流検出回路１５０の代わりに電流検出回路４５０を備える点とが異なる。
【０１３６】  以上のように構成された本実施の形態４に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる電流検出回路４５０および間欠発振期間Ｔｏｎの増減制御を中心に説明する。
【０１３７】  電流検出回路４５０は、スイッチング素子１０１を流れる電流を検出するため、ＩＳ端子に接続された抵抗１３に発生する電圧信号が入力され、あらかじめ設定された基準電圧と比較し、スイッチング素子１０１のターンオフ信号をパルス制御回路１４０に出力する。なお、比較するための基準電圧は、スイッチング制御方式によってはフィードバック制御回路１１０からの制御信号ＶＥＡＯに応じて変化してもよい。例えば、通常動作中は電流モードのＰＷＭ制御を行う場合、制御信号ＶＥＡＯに応じて、負荷が重くなるほど基準電圧を上昇させる。また、間欠発振制御時は基準電圧を一定とすることでスイッチング素子１０１を流れる電流ピーク値を一定としてもよい。ここで、変調回路４３０は、例えば、間欠発振制御時の基準電圧を変調する。基準電圧が周期的に変調されることで、スイッチング素子１０１を流れる電流のピーク値が周期的に変調される。よって、スイッチング素子１０１のスイッチング動作１回あたりの供給エネルギーが変調され、間欠発振周波数も変化する。
【０１３８】  図１３は、本実施の形態４におけるスイッチング電源装置の間欠発振制御の一動作例を示すタイミングチャートである。図１３には、スイッチング素子１０１を流れるドレイン電流、および間欠発振周波数が示されている。なお、実施の形態３を示す図１１と同様に、スイッチング素子１０１を流れるドレイン電流は、間欠発振期間Ｔｏｎの波形をブロックで示している。また、図１３は、スイッチング電源装置から供給される負荷電流Ｉｏｕｔが一定のときの間欠発振制御の動作例である。
【０１３９】  実施の形態１と同様に、間欠発振周期Ｔｏｎｏｆｆが間欠発振周期ターゲット値となるように間欠発振期間Ｔｏｎが制御されるが、本実施の形態４では、スイッチング素子１０１を流れる電流のピーク値が周期的に変調されるため、間欠発振期間Ｔｏｎに含まれるスイッチング回数が同じでも供給エネルギーは変化する。例えば、間欠発振期間Ｔｏｎに含まれるスイッチング回数が同じ２０回であっても、スイッチング素子１０１を流れる電流のピーク値が高いほど供給エネルギーが大きくなり、間欠発振周波数は低下する。
【０１４０】  よって、スイッチング素子１０１を流れる電流のピーク値が周期的に変調されることにより、実施の形態１と比較して間欠発振制御の各サイクルにおける供給エネルギーの離散性が改善され、間欠発振周波数を分散することができる。間欠発振周波数の分散によって特定周波数へのエネルギー集中を緩和し、可聴雑音の抑制効果を高めることができる。
【０１４１】  なお、間欠発振制御の各サイクルにおける供給エネルギーの離散性が改善するため、間欠発振期間Ｔｏｎを変化させるための所定時間を周期的に変調したり、スイッチング素子１０１のターンオンタイミングまたはターンオフタイミングを変調したり、間欠発振期間増減回路１８５に入力される間欠発振周期信号Ｖｏｎｏｆｆまたは前のサイクルの間欠発振期間設定電圧ＶｏｎＮや出力される現在のサイクルの間欠発振期間設定電圧ＶｏｎＮ＋１を変調してもよい。
【０１４２】  以上、本出願において開示する技術を例示するため、実施の形態として、添付図面および詳細な説明を提供した。
【０１４３】  したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【０１４４】  なお、本開示における技術は、これらに限定されるものではなく、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、本開示における技術の趣旨を逸脱しない限り、当業者が思いつく各種変形を施したものや、複数の実施の形態における構成要素を組み合わせて構築される形態も、本開示における技術の範囲内に含まれる。
【産業上の利用可能性】
【０１４５】  本開示のスイッチング電源装置および半導体装置は、トランスやセラミックコンデンサなどの部品から発生する可聴雑音を効果的に低減することができる間欠発振制御を備え、さらに、負荷変動が発生しても制御が不安定にならないスイッチング電源装置を比較的簡素な回路構成で実現できる。【０１４６】  また、本開示のスイッチング電源装置および半導体装置は、各種電子機器に内蔵されたＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータ、外付けのＡＣアダプタなどのスイッチング電源装置などに利用できる。
【符号の説明】
【０１４７】４  トランス４ａ  １次巻線４ｂ  ２次巻線４ｃ  補助巻線５、１４  整流ダイオード６、１５、１０２  平滑コンデンサ７  出力状態検出回路８  フォトカプラ１３、１２０、１８９、２８９、２９４、３９９、９７５  抵抗１００、２００、４００、９００  スイッチング制御回路１０１  スイッチング素子１１０  フィードバック制御回路１１０ａ  Ｉ−Ｖコンバータ１１１、１１５、１１７、１１９、１７５、１９２  Ｎ型ＭＯＳＦＥＴ１１２、１１４、１９１、３９７、９７３  Ｐ型ＭＯＳＦＥＴ１１３、１１６、１７３、１９０、１９３、３９６、３９８、９７２、９７４  定電流源１１８、１２２、１７２、１８７  基準電圧源１２１  ＮＰＮバイポーラトランジスタ１４０  パルス制御回路１５０、４５０  電流検出回路１６０  起動回路１７０、２７０、９７０  間欠発振制御回路１７４、２９０、２９５  コンデンサ１７１、１７７、１８６  比較器１７６  リセット回路１７８、１８０、２８１、２８３  ＳＨ回路１７９  初期値設定回路１８１  遅延回路１８２、２８２、２８８、２９２、２９３、２９８  インバータ回路１８３、２７９、２８０、２９１、２９６  ＡＮＤ回路１８４  ＲＳフリップフロップ回路１８５、２８５、３８５  間欠発振期間増減回路１８８  オペアンプ２８５ａ  立ち上がりエッジ検出回路２８５ｂ  立ち下がりエッジ検出回路２９７、２９９  ＯＲ回路４３０  変調回路
【図１】
2018043227.tif 000003
【図２】
2018043227.tif 000004
【図３】
2018043227.tif 000005
【図４】
2018043227.tif 000006
【図５】
2018043227.tif 000007
【図６】
2018043227.tif 000008
【図７】
2018043227.tif 000009
【図８】
2018043227.tif 000010
【図９】
2018043227.tif 000011
【図１０】
2018043227.tif 000012
【図１１】
2018043227.tif 000013
【図１２】
2018043227.tif 000014
【図１３】
2018043227.tif 000015
【図１４】
2018043227.tif 000016
【図１５】
2018043227.tif 000017
【図１６】
2018043227.tif 000018
【国際調査報告】
2018043227.tif 000019
2018043227.tif 000020