(57)【要約】  本開示の一実施形態の表示装置は、液晶層を間に対向配置された第１基板および第２基板を備え、第１基板は、支持基板と、支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、複数の走査線および複数の信号線の交差部にそれぞれ設けられたＴＦＴ素子と、導電性を有する材料によって形成されると共に、平面視において、複数の走査線に沿って設けられた遮光膜とを有する。
2018142822.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を間に対向配置された第１基板および第２基板を備え、
前記第１基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたＴＦＴ素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する表示装置。
【請求項２】
前記ＴＦＴ素子は、前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたゲート電極と、前記複数の走査線上にそれぞれ設けられた半導体層とを有し、
前記遮光膜は、前記複数の走査線と前記複数の信号線とを含む配線、前記ゲート電極および前記半導体層のいずれかと電気的に接続されている、請求項１に記載の表示装置。
【請求項３】
前記遮光膜は、平面視において、前記複数の走査線に沿って連続して設けられている、請求項１に記載の表示装置。
【請求項４】
前記ＴＦＴ素子は、平面視において前記遮光膜によって囲まれている、請求項１に記載の表示装置。
【請求項５】
前記遮光膜は、前記ＴＦＴ素子の側面を、前記ゲート電極と前記半導体層との間およびその両側に拡張して設けられている、請求項２に記載の表示装置。
【請求項６】
前記半導体層はＬＤＤ（Lightly Doped Drain）領域を含む、請求項２に記載の表示装置。
【請求項７】
前記第１基板は、前記支持基板側から、それぞれ絶縁膜を介して前記走査線、前記半導体層および前記ゲート電極がこの順に積層されており、
前記遮光膜は、積層方向において、前記支持基板の表面または前記走査線の表面から前記ゲート電極の上方まで延在している、請求項２に記載の表示装置。
【請求項８】
前記第１基板は、前記支持基板側から、前記走査線を兼ねた前記ゲート電極および前記半導体層が絶縁膜を介してこの順に積層されており、
前記遮光膜は、積層方向において、前記支持基板の表面から半導体層の上方まで延在している、請求項２に記載の表示装置。
【請求項９】
前記第１基板は、複数の画素を有すると共に、前記複数の画素毎に設けられた開口領域と、前記開口領域の周囲に設けられた非開口領域とを有し、
前記遮光膜は、前記開口領域および前記非開口領域の一部を含んで形成された貫通孔の側面に形成されている、請求項１に記載の表示装置。
【請求項１０】
光源からの光を変調する光変調装置を有し、
前記光変調装置は、
液晶層を間に対向配置された第１基板および第２基板を備え、
前記第１基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたＴＦＴ素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する投射型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば、光変調装置として用いられる表示装置およびこれを備えた投射型表示装置に関する。
【背景技術】
【０００２】
近年、オフィスだけでなく、家庭でもスクリーンに映像を投影する投射型の液晶表示装置（ＬＣＤ：Liquid Crystal Display）が広く利用されている。投射型液晶表示装置（液晶プロジェクタ）は、光源からの光をライトバルブで変調することにより画像光を生成し、スクリーンに投射して表示を行うものである。ライトバルブ（光変調装置）は、液晶パネルで構成されており、例えば各画素が外部からの映像信号に応じてアクティブマトリクス駆動されることにより、光を変調するようになっている。【０００３】
液晶パネルは、高輝度化の要望が高く、画素の開口率を向上させることが求められている。しかしながら、開口率を向上させることは、ＴＦＴの遮光面積を減少させることになる。遮光面積の減少によってＴＦＴのＰＮ接合箇所（具体的には、ＬＤＤ；Lightly Doped Drain）に光が当たると光リーク電流が発生し、このリーク電流によりフリッカ等の画質の劣化が発生する。【０００４】
これに対して、例えば特許文献１，２では、半導体層の両脇に一対の溝を設け、この溝内に遮光層を設けることで半導体層の遮光性を向上させ、リーク電流の発生を抑えた電気光学装置（表示装置）が開示されている。また、特許文献３では、開口領域と非開口領域との間に、開口領域から外れようとする光を開口領域に導く光学面が形成された電気光学装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９１２００号公報
【特許文献２】特開２００４−１５８５１８号公報
【特許文献３】特開２００２−９１３３９号公報
【発明の概要】
【０００６】
上記のように、開口率と遮光性とは、基本的にトレードオフの関係にあるが、液晶パネルには、高輝度化と画質の向上との両立が求められている。
【０００７】
高輝度化と画質の向上とを両立させることが可能な表示装置および投射型表示装置を提供することが望ましい。
【０００８】
本開示の一実施形態の表示装置は、液晶層を間に対向配置された第１基板および第２基板を備え、第１基板は、支持基板と、支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、複数の走査線および複数の信号線の交差部にそれぞれ設けられたＴＦＴ素子と、導電性を有する材料によって形成されると共に、平面視において、複数の走査線に沿って設けられた遮光膜とを有するものである。
【０００９】
本開示の一実施形態の投射型表示装置は、光源からの光を変調する光変調装置を有し、光変調装置として、上記本開示の一実施形態の表示装置を備えたものである。
【００１０】
本開示の一実施形態の表示装置および一実施形態の投射型表示装置では、平面視において、第１基板を構成する支持基板上に設けられた複数の走査線に沿って、導電性を有する材料を含む遮光膜を形成するようにした。これにより、画素の開口を制約することなく、画素毎に設けられたＴＦＴ素子の遮光性を向上させることが可能となる。
【００１１】
本開示の一実施形態の表示装置および一実施形態の投射型表示装置によれば、平面視において、複数の走査線に沿って、導電性を有する遮光膜を形成するようにしたので、画素の開口率を制約することなく、ＴＦＴ素子の遮光性が向上する。よって、高輝度化と画質の向上とを両立させることが可能となる。
【００１２】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１３】
【図１】本開示の第１の実施の形態に係る液晶パネルの平面模式図である。
【図２】図１に示した液晶パネルの全体の断面模式図である。
【図３】図１に示したＩ−Ｉ線における液晶パネルを構成する駆動基板の断面を表す模式図である。
【図４】図１に示したＩＩ−ＩＩ線における液晶パネルを構成する駆動基板の断面を表す模式図である。
【図５】図１に示したＩＩＩ−ＩＩＩ線における液晶パネルを構成する駆動基板の断面を表す模式図である。
【図６Ａ】図１に示した液晶パネルを構成する駆動基板の製造方法を説明するための断面図である。
【図６Ｂ】図６Ａに続く工程を表す断面図である。
【図６Ｃ】図６Ｂに続く工程を表す断面図である。
【図６Ｄ】図６Ｃに続く工程を表す断面図である。
【図６Ｅ】図６Ｄに続く工程を表す断面図である。
【図７】走査線、ゲート電極および貫通孔の位置関係を表す模式図である。
【図８】本開示の液晶パネルを備えた表示装置の構成の一例を表わす図である。
【図９】空間光変調部の構成の一例を表す図である。
【図１０】画素の回路構成の一例を表す図である。
【図１１】本開示の第２の実施の形態に係る液晶パネルを構成する駆動基板の断面を表す模式図である。
【図１２】図１１に示した駆動基板の製造方法を説明するための断面図である。
【図１３】本開示の第３の実施の形態に係る液晶パネルを構成する駆動基板の断面を表す模式図である。
【図１４Ａ】図１３に示した駆動基板の製造方法を説明するための断面図である。
【図１４Ｂ】図１４Ａに続く工程を表す断面図である。
【図１５】本開示の変形例１に係る液晶パネルを構成する駆動基板の平面模式図である。
【図１６】図１５に示したＩＶ−ＩＶ線における駆動基板の断面を表す模式図である。
【図１７】本開示の変形例２に係る液晶パネルを構成する駆動基板の平面模式図である。
【図１８】図１６に示したＶ−Ｖ線における駆動基板の断面を表す模式図である。
【図１９】本開示の第４の実施の形態に係る液晶パネルを構成する駆動基板の平面模式図である。
【図２０】図１９に示したＶＩ−ＶＩ線における駆動基板の断面を表す模式図である。
【図２１Ａ】図２０に示した駆動基板の製造方法を説明するための断面図である。
【図２１Ｂ】図２１Ａに続く工程を表す断面図である。
【図２１Ｃ】図２１Ｂに続く工程を表す断面図である。
【図２２】本開示の変形例３に係る液晶パネルを構成する駆動基板の断面を表す模式図である。
【図２３】本開示の変形例４に係る液晶パネルを構成する駆動基板の平面模式図である。
【図２４】図２３に示したＶＩＩ−ＶＩＩ線における駆動基板の断面を表す模式図である。
【発明を実施するための形態】
【００１４】
以下、本開示における実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。
１．第１の実施の形態（平面視において、走査線に沿って遮光膜を形成した例）
１−１．液晶パネルの構成
１−２．駆動基板の製造方法
１−３．投射型表示装置の全体構成
１−４．作用・効果
２．第２の実施の形態（トランジスタの上方にも遮光膜を形成した例）
３．第３の実施の形態（貫通孔の形成と走査線の分離を一括で行う例）
４．変形例１（走査線とゲート電極とを直接接続する例）
５．変形例２（有効画素領域外においてゲート電極に電位を供給する例）
６．第４の実施の形態（第１配線を形成した後に遮光膜および開口を形成する例）
７．変形例３（第３配線を形成した後に遮光膜および開口を形成する例）
８．変形例４（ボトムゲート型のトランジスタの例）
【００１５】
＜１．第１の実施の形態＞
図１は、本開示の第１の実施の形態に係る表示装置（液晶パネル１）の平面構成を模式的に表したものである。図２は、図１に示した液晶パネル１全体の断面構成を模式的に表したものである。この液晶パネル１は、複数の画素Ｐがマトリクス状に配置された画素領域１Ａと、その周辺の周辺領域１Ｂとを有し（図９参照）、例えば投射型表示装置（プロジェクタ１００、図８参照）において光変調装置（空間光変調部１３０）として用いられるものである。液晶パネル１は、液晶セル６０（液晶層）を間に、駆動基板４０Ａ（第１基板）と対向基板５０（第２基板）とが対向配置されている。本実施の形態の液晶パネル１では、平面視において、駆動基板４０Ａに設けられた複数の走査線ＷＳＬに沿って導電性を有する遮光膜１５が設けられた構成を有する。
【００１６】
なお、「走査線ＷＳＬに沿って」とは、走査線ＷＳＬ上または走査線ＷＳＬの端面に接して設けられている場合と共に、走査線ＷＳＬと遮光膜１５との間に他の層（例えば、絶縁膜１２）が介在して場合を含む。本実施の形態では、遮光膜１５が走査線ＷＳＬ上に設けられた例を示している。
【００１７】
（１−１．液晶パネルの構成）
液晶パネル１は、上記のように、対向配置された駆動基板４０Ａと対向基板５０との間に液晶セル６０を有する。液晶セル６０には、駆動基板４０Ａ側および対向基板５０側にそれぞれ配向膜６１，６２が設けられており、液晶セル６０の周縁は、封止材６３によって封止されている。駆動基板４０Ａおよび対向基板５０の液晶セル６０とは反対側の面（面Ｓ２側，面Ｓ１側）には、それぞれ偏光板４２，５２が設けられている。
【００１８】
図３は、図１に示したＩ−Ｉ線における画素トランジスタ１３を含む、隣接配置された２つの画素Ｐにおける駆動基板４０Ａの断面構成を模式的に表したものである。図４は、図１に示したＩＩ−ＩＩ線における駆動基板４０Ａの断面構成を模式的に表したものである。図５は、ＩＩＩ−ＩＩＩ線における駆動基板４０Ａの断面構成を模式的に表したものである。駆動基板４０Ａは、例えばＸ軸方向およびＹ軸方向にそれぞれ延伸し、互いに交差する複数の走査線ＷＳＬおよび複数の信号線ＤＴＬが設けられている。駆動基板４０Ａには、入射した光を反射または透過する開口領域Ｘと、開口領域Ｘの周囲に設けられた非開口領域Ｙとを有し、この非開口領域Ｙに、互いに交差する複数の走査線ＷＳＬおよび複数の信号線ＤＴＬや後述する画素トランジスタ１３が設けられている。駆動基板４０Ａは、例えば、支持基板４１上（面Ｓ１側）に、画素トランジスタ１３（ＴＦＴ素子）等が設けられたＴＦＴ層１０と、各種配線（配線層２１，２２，２３）が設けられた多層配線層２０と、画素電極３１とがこの順に積層された構成を有する。
【００１９】
ＴＦＴ層１０には、支持基板４１上に、例えば複数の走査線ＷＳＬと、各走査線ＷＳＬ上に、絶縁膜１２を介して画素トランジスタ１３が設けられており、画素トランジスタ１３上には、絶縁膜１４が設けられている。各画素トランジスタ１３は、貫通孔Ｈ（図６Ｂ参照）によって画素Ｐ毎に離間して形成されている。この貫通孔Ｈは、平面視において、例えば、複数の走査線ＷＳＬの形成領域に沿って形成され、その底面は支持基板４１まで達している。本実施の形態では、詳細は後述するが、積層方向（Ｚ軸方向）において、画素トランジスタ１３の側面を含む貫通孔Ｈの側面（面Ｓ３）に遮光膜１５が形成されており、これによって、斜めに入射した光の画素トランジスタ１３への照射が効率よく低減される。各画素トランジスタ１３の間には、平坦化層１６が設けられており、貫通孔Ｈは、この平坦化層１６によって埋設されている。多層配線層２０は、ＴＦＴ層１０上に設けられており、層間絶縁層２６を間に、例えば信号線ＤＴＬや共通接続線ＣＯＭ（図示せず）を構成する配線を含む配線層２１，２２，２３がこの順に設けられている。
【００２０】
支持基板４１は、例えば石英基板であり、例えば矩形状の面形状（表示画面に平行な面形状）を有する。
【００２１】
走査線ＷＳＬは、例えばＸ軸方向に延伸すると共に、一部がＹ軸方向に延在している。具体的には、走査線ＷＳＬは、画素トランジスタ１３のＬＤＤ領域（ＬＤＤ領域１３ｃ）の直下（対向領域）およびその周辺に延在している。走査線ＷＳＬは、例えば、タングステン（Ｗ），チタン（Ｔｉ），モリブデン（Ｍｏ），クロム（Ｃｒ）およびタンタル（Ｔａ）等の金属膜あるいはこれらの合金膜によって構成されている。走査線ＷＳＬのＺ軸方向の膜厚（以下、単に厚みという）は、例えば１０ｎｍ以上５００ｎｍ以下である。
【００２２】
絶縁膜１２，１４は、例えば酸化シリコン（ＳｉＯ2）膜や窒化シリコン（Ｓｉ3Ｎ4）膜あるいはその積層膜によって構成されている。絶縁膜１２は、走査線ＷＳＬ上に設けられており、絶縁膜１２上には画素トランジスタ１３が設けられている。絶縁膜１４は、画素トランジスタ１３のゲート絶縁膜１３Ｂおよびゲート電極１３Ｃを覆うように設けられている。絶縁膜１２の厚みは、例えば５０ｎｍ以上１μｍ以下である。絶縁膜１４の厚みは、例えば１００ｎｍ以上１μｍ以下である。
【００２３】
画素トランジスタ１３は、ＬＤＤ（Lightly Doped Drain）構造を有している。画素トランジスタ１３は、半導体層１３Ａと、半導体層１３Ａ（特に、チャネル領域１３ａ）に電界を印加するゲート電極１３Ｃと、半導体層１３Ａとゲート電極１３Ｃとを互いに絶縁分離するゲート絶縁膜１３Ｂとを有している。半導体層１３Ａは、ゲート電極１３Ｃと対向する位置にチャネル領域１３ａを有し、さらにチャネル領域１３ａの両側に設けられたＬＤＤ領域１３ｃと、ＬＤＤ領域１３ｃのさらに外側にそれぞれ設けられたソース・ドレイン領域１３ｂとを有している。本実施の形態では、画素トランジスタ１３は、ゲート電極１３Ｃが遮光膜１５を介して走査線ＷＳＬに電気的に接続され、一方のソース・ドレイン領域１３ｂが信号線ＤＴＬに電気的に接続され、他方のソース・ドレイン領域１３ｂが画素電極３１に電気的に接続されている。
【００２４】
チャネル領域１３ａ、ソース・ドレイン領域１３ｂおよびＬＤＤ領域１３ｃ、は、上記のように、ともに、例えば、同一層（半導体層１３Ａ）に形成されており、例えば、非晶質シリコン膜や多結晶シリコン膜等により構成されている。半導体層１３Ａを多結晶シリコン膜で構成する場合には、ソース・ドレイン領域１３ｂは、例えばｎ型不純物等の不純物がドーピングされ、低抵抗化されている。ＬＤＤ領域１３ｃには、ソース・ドレイン領域１３ｂよりも不純物濃度が低くなるように不純物がドーピングされている。
【００２５】
ゲート絶縁膜１３Ｂは、半導体層１３Ａとゲート電極１３Ｃとを電気的に絶縁するためのものである。ゲート絶縁膜１３Ｂは、例えば酸化シリコン膜あるいは窒化シリコン膜等によって構成されており、例えば熱酸化法あるいはＣＶＤ（Chemical Vapor Deposition：化学気相成長）法にて形成される。
【００２６】
ゲート電極１３Ｃは、ゲート絶縁膜１３Ｂを介して半導体層１３ＡをＸ軸方向に跨ぐように設けられている。半導体層１３Ａでは、ゲート電極１３Ｃとの対向領域がチャネル領域１３ａとなっている。ゲート電極１３Ｃは導電性を有する材料によって形成されている。具体的には、例えば、非晶質シリコン膜や多結晶シリコン膜、あるいは、Ｗ，Ｔｉ，Ｍｏ，ＣｒおよびＴａ等の金属膜およびこれらの合金膜によって構成されている。また、ゲート電極１３Ｃは、図３に示したように、ポリシリコンやアモルファスシリコン等の導電性を有する材料によって形成された導電膜１３ｄと、上記から選ばれた金属膜１３ｅ（あるいは、合金膜）とが積層された構造としてもよい。ゲート電極１３Ｃの厚みは、例えば１０ｎｍ以上であることが好ましい。上限は、例えば１μｍ以下である。
【００２７】
なお、本実施の形態の画素トランジスタ１３は、半導体層１３Ａが、Ｙ軸方向に延在する例を示したがこれに限らず、Ｘ軸方向に延在するように構成することもできる。但し、本実施の形態のように、信号線ＤＴＬがＹ軸方向に延伸する場合には、半導体層１３ＡはＹ軸方向に延在させる方が、レイアウト効率に優れている。
【００２８】
遮光膜１５は、斜めに入射した光の画素トランジスタ１３への照射を低減するためのものであり、駆動基板４０Ａの製造過程において形成される貫通孔Ｈの側面（面Ｓ３）に形成されている。この貫通孔Ｈは、上記のように、平面視において、複数の走査線ＷＳＬおよび複数の信号線ＤＴＬの形成領域に沿って形成されている。具体的には、貫通孔Ｈの周端が、走査線ＷＳＬと重なるように形成されている。これにより、遮光膜１５は、平面視において、画素トランジスタ１３を内包するように形成される。また、遮光膜１５は、半導体層１３Ａとゲート電極１３Ｃとの間およびその両側に拡張して設けられている。具体的には、遮光膜１５は、画素トランジスタ１３の積層方向（Ｚ軸方向）において走査線ＷＳＬ上から絶縁膜１４の上端まで連続して形成されている。遮光膜１５は、例えば、遮光性を有し、且つ、導電性を有する材料によって形成されている。具体的な材料として、Ｗ，Ｍｏ，Ｔｉ，アルミニウム（Ａｌ）および銅（Ｃｕ）等が挙げられる。導電性を有する材料を用いて遮光膜１５を形成することによって、ゲート電極１３Ｃと走査線ＷＳＬとは、図４に示したように、遮光膜１５を介して電気的に接続される。遮光膜１５の厚みは、例えば５ｎｍ以上２００ｎｍ以下であることが好ましい。
【００２９】
なお、図１では、平面視において、遮光膜１５が走査線ＷＳＬの周縁部上に連続して形成されている例を示したがこれに限らない。遮光膜１５は、少なくとも画素トランジスタ１３のＰＮ接合箇所、具体的には、ＬＤＤ領域１３ｃの両側に形成されていればよく、画素トランジスタ１３を含むその周縁に形成されていることが望ましい。よって、例えば、隣り合う画素トランジスタ１３の間に形成されている走査線ＷＳＬに対応する領域には遮光膜１５が形成されていなくても構わない。換言すると、遮光膜１５は、平面視において、駆動基板４０Ａに設けられた走査線ＷＳＬに沿って断続的に形成されていても構わない。
【００３０】
平坦化層１６は、絶縁膜１２，１４と同様に、ＳｉＯ2膜やＳｉ3Ｎ4膜あるいはその積層膜によって構成されている。平坦化層１６は、貫通孔Ｈを埋設してＴＦＴ層１０の表面を平坦化するものである。このため、図３等では、貫通孔Ｈを埋設すると共に、絶縁膜１４を覆う例を示したが、必ずしも絶縁膜１４上に形成する必要はない。平坦化層１６の厚みは、走査線１１や画素トランジスタ１３等を構成する各部の厚みによるが、例えば、支持基板４１から２００ｎｍ以上２μｍ以下であることが好ましい。
【００３１】
配線層２１，２２，２３は、層間絶縁層２６を間に設けられた、例えば信号線ＤＴＬや共通接続線ＣＯＭ（図示せず）を構成するものである。配線層２１，２２，２３は、例えば、Ａｌ，Ｃｕ，Ｗ，Ｔｉ，Ｍｏ，ＣｒおよびＴａ等の金属膜およびこれらの合金膜によって構成されている。配線層２１，２２，２３は、例えばコンタクト２４，２５等によって適宜、電気的に接続されている。配線層２１，２２，２３の厚みは、例えば１００ｎｍ以上１μｍ以下であることが好ましい。
【００３２】
信号線ＤＴＬは、例えばＹ軸方向に延伸すると共に、例えば半導体層１３Ａの直上（対向領域、例えば配線２１Ａ）に設けられている。信号線ＤＴＬは、半導体層１３Ａのソース・ドレイン領域１３ｂにおいて、平坦化層１６、絶縁膜１４およびゲート絶縁膜１３Ｂを貫通するコンタクト１７によって半導体層１３Ａと電気的に接続されている。
【００３３】
層間絶縁層２６は、絶縁膜１２，１４および平坦化層１６と同様に、ＳｉＯ2膜やＳｉ3Ｎ4膜あるいはその積層膜によって構成されている。層間絶縁層２６は、配線層２１，２２，２３の間を絶縁分離しており、また適宜平坦化がなされている。層間絶縁層２６の厚みは、積層される配線層の数によって変わるが、各配線層間（配線層２１と配線層２２との間、配線層２２と配線層２３との間）の膜厚は、例えば２００ｎｍ以上１μｍであることが好ましい。
【００３４】
画素電極３１は、画素Ｐ毎に設けられ、例えば透明導電膜よりなる。透明導電膜の材料としては、例えばインジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物（ＩＺＯ），酸化亜鉛（ＺｎＯ）あるいはＩＧＺＯ（インジウム，ガリウム，亜鉛含有酸化物）と呼ばれる酸化物半導体が挙げられる。
【００３５】
対向基板５０は、例えば、支持基板５１と、支持基板５１の液晶セル６０との対向面（面Ｓ２側）に設けられた共通電極５３とが積層された構成を有する。
【００３６】
支持基板５１は、例えば石英基板よりなる。支持基板５１には、例えば図示しないカラーフィルタおよび遮光層（ブラックマトリクス層）が設けられ、これらが例えばオーバーコート膜（図示せず）によって覆われている。共通電極５３は、このオーバーコート膜上に設けられている。
【００３７】
共通電極５３は、例えば各画素Ｐに共通の電極となっており、画素電極３１と共に液晶セル６０へ電圧を供給するものである。共通電極５３は、上記画素電極３１と同様に、例えば上述した透明導電膜によって構成されている。
【００３８】
液晶セル６０は、画素電極３１および共通電極５３を通じて供給される映像電圧に応じて、そこを透過する光の透過率を制御する機能を有する。液晶セル６０は、例えばＶＡ（Vertical Alignment）モード、ＴＮ（Twisted Nematic）モード、ＥＣＢ（Electrically controlled birefringence）モード、ＦＦＳ（Fringe Field Switching）モードあるいはＩＰＳ（In Plane Switching）モード等により表示駆動される液晶を含むものである。液晶セル６０の液晶材料は特に限定されない。
【００３９】
配向膜６１，６２は、液晶セル６０の配向制御を行うためのものであり、例えば酸化シリコン膜等の無機材料膜により構成されている。配向膜６１，６２の厚みは、例えば５０ｎｍ以上３６０ｎｍ以下程度である。配向膜６１，６２は、例えば蒸着法により成膜される。配向膜６１は、画素電極３１を覆うように形成されており、配向膜６２は、共通電極５３を覆うように形成されている。
【００４０】
封止材６３は、液晶セル６０を駆動基板４０Ａと対向基板５０との間に封止するためのものである。封止材６３は、例えば、高分子材料等の絶縁性材料により形成されている。具体的には、エポキシ樹脂またはアクリル樹脂等が挙げられる。
【００４１】
偏光板４２，５２は、例えばクロスニコル配置されたものであり、ある一定の振動方向の光（偏光）のみを通過させるようになっている。
【００４２】
（１−２．駆動基板の製造方法）
本実施の形態の液晶パネル１を構成する駆動基板４０Ａは、例えば、次のようにして製造することができる。
【００４３】
図６Ａ〜図６Ｅは、駆動基板４０Ａの製造方法を工程順に表したものである。まず、図６Ａに示したように、支持基板４１上に、例えばＣＶＤ法あるいはスパッタ法を用いて、例えばＷ膜を成膜したのち、パターニング工程を経て走査線１１を形成する。続いて、支持基板４１および走査線１１上に、例えばＣＶＤ法を用いて、例えば酸化シリコン膜を成膜して絶縁膜１２を形成する。このとき、必要に応じてＣＭＰ法等を用いて絶縁膜１２の表面を平坦化する。次に、絶縁膜１２上に、例えばＣＶＤ法を用いて、例えばポリシリコン膜を成膜したのち、必要に応じて結晶化工程を行う。その後、パターニング工程を経て半導体層１３Ａを形成する。続いて、絶縁膜１２および半導体層１３Ａ上に、熱酸化法やＣＶＤ法を用いて、例えばシリコン酸化膜を成膜してゲート絶縁膜１３Ｂを形成する。次に、必要に応じて半導体層１３Ａに不純物の注入を行い、チャネル領域１３ａを形成する。なお、不純物の注入はゲート絶縁膜１３Ｂの形成前に行ってもよい。続いて、ゲート絶縁膜１３Ｂ上に、例えばＣＶＤ法を用いて、例えばポリシリコン膜およびＷ膜を成膜したのち、パターニング工程を経て導電膜１３ｄおよび金属膜１３ｅの積層膜からなるゲート電極１３Ｃを形成する。その後、必要に応じて半導体層１３Ａに不純物の注入および不純物活性化のための熱アニールを行い、ＬＤＤ領域１３ｃおよびソース・ドレイン領域１３ｂを形成する。次に、ゲート絶縁膜１３Ｂおよびゲート電極１３Ｃ上に、例えばＣＶＤ法を用いて、例えば酸化シリコン膜を成膜して絶縁膜１４を形成する。このとき、必要に応じてＣＭＰ法等を用いて絶縁膜１４の表面を平坦化する。
【００４４】
続いて、図６Ｂに示したように、非開口領域Ｙを覆うように絶縁膜１４上にレジスト膜８１を形成し、このレジスト膜８１をマスクとして、例えばＲＩＥ（Reactive Ion Etching）やウェットエッチングにより貫通孔Ｈを形成する。なお、このとき、複数の走査線ＷＳＬ（走査線１１）と複数の信号線ＤＴＬとの交差部に設けられたゲート電極１３Ｃ近傍の貫通孔Ｈの端部は、図７に示したように、貫通孔Ｈの端部（貫通孔端）とゲート電極１３Ｃとの端部との距離（貫通孔Ｈとの重なり量）が約−０．２μｍ以上となるように形成することが好ましい。ここでは、ゲート電極１３Ｃと貫通孔Ｈとが重なる場合をプラス（＋）とする。これにより、走査線１１とゲート電極１３Ｃとの合わせずれが生じても、矩形形状を有するゲート電極１３Ｃの４つの角のいずれかにおいて、遮光膜１５を介して走査線１１とゲート電極１３Ｃとを電気的に接続させることが可能となる。
【００４５】
この後、図６Ｃに示したように、例えばＣＶＤ法、スパッタ法またはＡＬＤ（Atomic Layer Deposition）法等を用いて、遮光膜１５となる、例えばＷ膜１５ａを非開口領域Ｙの上面、貫通孔Ｈの側面および底面に連続して形成する。
【００４６】
次に、図６Ｄに示したように、例えばＲＩＥを用いてＷ膜１５ａの加工を行う。具体的には、貫通孔Ｈの側面以外のＷ膜１５ａを選択的に除去する。これにより、貫通孔Ｈの側面（面Ｓ３）にのみ遮光膜１５が形成される。なお、図６Ｄ等では、遮光膜１５のＸ軸方向の厚みが下端から上端まで一定である例を示したがこれに限らない。例えば、上記のようにＲＩＥによってＷ膜の加工を行った場合には、上端部分の遮光膜１５の厚みは、ＲＩＥ等の製造工程によって上端に向かって徐々に薄くなる。
【００４７】
続いて、図６Ｅに示したように、例えばＣＶＤ法を用いて貫通孔Ｈを埋設すると共に、絶縁膜１４上を覆う酸化シリコン膜を成膜し、平坦化層１６を形成する。このとき、必要に応じてＣＭＰ法等を用いて平坦化層１６の表面を平坦化する。次に、平坦化層１６、絶縁膜１４およびゲート絶縁膜１３Ｂを貫通して半導体層１３Ａと接するコンタクト１７を形成する。続いて、例えばＣＶＤ法を用いて、Ａｌ膜を成膜したのち、パターニング工程を経て配線２１Ａ，２１Ｂを含む配線層２１を形成する。次に、例えばＣＶＤ法を用いて、平坦化層１６および配線層２１上に、例えば酸化シリコン膜を成膜する。
【００４８】
以降、同様の方法を用いて、配線層２２，２３、酸化シリコン膜および配線層２１（配線２１Ａ）と配線層２２、配線層２２と配線層２３、配線層２３と画素電極３１とを電気的に接続するコンタクト２４，２５を形成する。なお、ここでは、配線層２２と配線層２３とを電気的に接続するコンタクトは図示していない。これにより、多層配線層２０が形成される。最後に、層間絶縁層２６上に画素電極３１を形成することにより、図３等に示した駆動基板４０Ａが完成する。
【００４９】
（１−３．投射型表示装置の全体構成）
図８は、本開示の液晶パネル１を備えたプロジェクタ１００の全体構成の一例を表したものである。プロジェクタ１００は、例えば、３板式の透過型プロジェクタであり、例えば、発光部１１０、光路分岐部１２０、空間光変調部１３０、合成部１４０および投影部１５０を有している。
【００５０】
発光部１１０は、空間光変調部１３０の被照射面に照射する光束を供給するものであり、例えば、白色光源のランプと、そのランプの背後に形成された反射鏡とを含んで構成されている。この発光部１１０は、必要に応じて、ランプの光１１１が通過する領域（光軸ＡＸ上）に、何らかの光学素子を有していてもよい。例えば、ランプの光軸ＡＸ上に、ランプからの光１１１のうち可視光以外の光を減光するフィルタと、空間光変調部１３０の被照射面上の照度分布を均一にするオプティカルインテグレータとをランプ側からこの順に設けることが可能である。
【００５１】
光路分岐部１２０は、発光部１１０から出力された光１１１を波長帯の互いに異なる複数の色光に分離して、各色光を空間光変調部１３０の被照射面に導くものである。光路分岐部１２０は、例えば、図８に示したように、１つのクロスミラー１２１と、２つのミラー１２２と、２つのミラー１２３とを含んで構成されている。クロスミラー１２１は、発光部１１０から出力された光１１１を波長帯の互いに異なる複数の色光に分離する共に各色光の光路を分岐するものである。クロスミラー１２１は、例えば、光軸ＡＸ上に配置されており、互いに異なる波長選択性を持つ２枚のミラーを互いに交差させて連結して構成されている。ミラー１２２，１２３は、クロスミラー１２１により光路分岐された色光（図８では赤色光１１１Ｒ，青色光１１１Ｂ）を反射するものであり、光軸ＡＸとは異なる場所に配置されている。ミラー１２２は、クロスミラー１２１に含まれる一のミラーによって光軸ＡＸと交差する一の方向に反射された光（図８では赤色光１１１Ｒ）を空間光変調部１３０Ｒの被照射面に導くように配置されている。ミラー１２３は、クロスミラー１２１に含まれる他のミラーによって光軸ＡＸと交差する他の方向に反射された光（図８では青色光１１１Ｂ）を空間光変調部１３０Ｂの被照射面に導くように配置されている。発光部１１０から出力された光１１１のうちクロスミラー１２１を透過して光軸ＡＸ上を通過する光(図８では緑色光１１１Ｇ)は、光軸ＡＸ上に配置された空間光変調部１３０Ｇの被照射面に入射するようになっている。
【００５２】
空間光変調部１３０は、例えば、図２等に示した液晶パネル１を用いて構成されており、図示しない情報処理装置から入力された映像信号Ｄｉｎに応じて、複数の色光を色光ごとに変調して色光ごとに変調光を生成するものである。この空間光変調部１３０は、例えば、赤色光１１１Ｒを変調する空間光変調部１３０Ｒと、緑色光１１１Ｇを変調する空間光変調部１３０Ｇと、青色光１１１Ｂを変調する空間光変調部１３０Ｂとを含む。
【００５３】
空間光変調部１３０Ｒは、合成部１４０の一の面との対向領域に配置されている。この空間光変調部１３０Ｒは、入射した赤色光１１１Ｒを映像信号Ｄｉｎに基づいて変調して赤画像光１１２Ｒを生成し、この赤画像光１１２Ｒを空間光変調部１３０Ｒの背後にある合成部１４０の一の面に出力するようになっている。空間光変調部１３０Ｇは、合成部１４０の他の面との対向領域に配置されている。この空間光変調部１３０Ｇは、入射した緑色光１１１Ｇを映像信号Ｄｉｎに基づいて変調して緑画像光１１２Ｇを生成し、この緑画像光１１２Ｇを空間光変調部１３０Ｒの背後にある合成部１４０の他の面に出力するようになっている。空間光変調部１３０Ｂは、合成部１４０のその他の面との対向領域に配置されている。この空間光変調部１３０Ｂは、入射した青色光１１１Ｂを映像信号Ｄｉｎに基づいて変調して青画像光１１２Ｂを生成し、この青画像光１１２Ｂを空間光変調部１３０Ｒの背後にある合成部１４０のその他の面に出力するようになっている。
【００５４】
合成部１４０は、複数の変調光を合成して画像光を生成するものである。この合成部１４０は、例えば、光軸ＡＸ上に配置されており、例えば、４つのプリズムを接合して構成されたクロスプリズムである。これらのプリズムの接合面には、例えば、多層干渉膜等により、互いに異なる波長選択性を持つ２つの選択反射面が形成されている。一の選択反射面は、例えば、空間光変調部１３０Ｒから出力された赤画像光１１２Ｒを光軸ＡＸと平行な方向に反射して投影部１５０の方向に導くようになっている。また、他の選択反射面は、例えば、空間光変調部１３０Ｂから出力された青画像光１１２Ｂを光軸ＡＸと平行な方向に反射して投影部１５０の方向に導くようになっている。また、空間光変調部１３０Ｇから出力された緑画像光１１２Ｇは、２つの選択反射面を透過して、投影部１５０の方向に進むようになっている。結局、合成部１４０は、空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂによってそれぞれ生成された画像光を合成して画像光１１３を生成し、生成した画像光１１３を投影部１５０に出力するように機能する。
【００５５】
投影部１５０は、合成部１４０から出力された画像光１１３をスクリーン２００上に投影して画像を表示させるものである。この投影部１５０は、例えば、光軸ＡＸ上に配置されており、例えば、投影レンズによって構成されている。
【００５６】
図９は、空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂの全体構成の一例を表したものである。空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂは、例えば、上述した液晶パネル１と、液晶パネル１を駆動する駆動回路７０とを備えたものである。駆動回路７０は、表示制御部７１と、データドライバ７２と、ゲートドライバ７３とを有している。
【００５７】
液晶パネル１は、複数の画素Ｐがマトリクス状に形成された画素領域１Ａと、その周辺領域１Ｂとを有する。液晶パネル１は、各画素Ｐをデータドライバ７２およびゲートドライバ７３によってアクティブ駆動することにより、外部から入力された映像信号Ｄｉｎに基づく画像を表示するものである。
【００５８】
液晶パネル１は、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向あるいは列方向に延在する複数の共通接続線ＣＯＭとを有している。信号線ＤＴＬと走査線ＷＳＬとの交差部分に対応して、画素Ｐが設けられている。各信号線ＤＴＬは、データドライバ７２の出力端（図示せず）に接続されている。各走査線ＷＳＬは、ゲートドライバ７３の出力端（図示せず）に接続されている。各共通接続線ＣＯＭは、例えば、固定の電位を出力する回路の出力端（図示せず）に接続されている。
【００５９】
表示制御部７１は、例えば供給される映像信号Ｄｉｎを１画面ごと（１フレームの表示ごと）にフレームメモリに格納して保持するものである。表示制御部７１は、また、例えば、液晶パネル１を駆動するデータドライバ７２およびゲートドライバ７３が連動して動作するように制御する機能を有している。具体的には、表示制御部７１は、例えば、データドライバ７２に走査タイミング制御信号を供給し、データドライバ７２に、フレームメモリに保持されている画像信号に基づいた１水平ライン分の画像信号と表示タイミング制御信号を供給するようになっている。
【００６０】
データドライバ７２は、例えば表示制御部７１から供給される１水平ライン分の映像信号Ｄｉｎを、各画素Ｐに信号電圧として供給するものである。具体的には、データドライバ７２は、例えば、映像信号Ｄｉｎに対応する信号電圧を、ゲートドライバ７３により選択された１水平ラインを構成する各画素Ｐに、信号線ＤＴＬを介してそれぞれ供給するものである。
【００６１】
ゲートドライバ７３は、例えば表示制御部７１から供給される走査タイミング制御信号に応じて、駆動対象の画素Ｐを選択する機能を有している。具体的には、ゲートドライバ７３は、例えば、走査線ＷＳＬを介して、選択パルスを画素Ｐの画素トランジスタ１３のゲート電極１３Ｃに印加することにより、画素領域１Ａにマトリクス状に形成されている画素Ｐのうちの１行を駆動対象として選択するようになっている。そして、これらの画素Ｐでは、データドライバ７２から供給される信号電圧に応じて、１水平ラインの表示がなされる。このようにして、ゲートドライバ７３は、例えば、時分割的に１水平ラインずつ順次走査を行い、表示領域全体に亘った表示を行うようになっている。
【００６２】
次に、画素Ｐの回路構成について説明する。図１０は、画素Ｐの回路構成の一例を表わしたものである。画素Ｐは、液晶素子２と、液晶素子２を駆動する画素回路３とを有している。液晶素子２および画素回路３は、走査線ＷＳＬおよび信号線ＤＴＬの交差部分に対応して設けられている。液晶素子２は、液晶セル６０と、液晶セル６０を挟み込む画素電極３１および共通電極５３とにより構成されている。画素回路３は、液晶素子２に信号電圧を書き込むトランジスタ（画素トランジスタ１３）と、液晶素子２に書き込んだ電圧を保持する蓄積容量２７とにより構成されている。蓄積容量２７は所定の間隙を介して互いに対向する一対の容量電極で構成されており、一方の容量電極は半導体層１３Ａのソース・ドレイン領域１３ｂに接続されており、他方の容量電極は共通接続線ＣＯＭに接続されている。
【００６３】
（１−４．作用・効果）
前述したように、液晶パネルは高輝度化の要望が高く、高輝度化を実現するためには、画素の開口率を向上させる必要がある。しかしながら、開口率を向上させることは、ＴＦＴの遮光面積を減少させることとなり、特に、液晶パネルを投射型表示装置の光変調装置（ライトバルブ）として用いる場合には、光源からの強い光によってリーク電流が発生し、フリッカ等の画質の劣化の原因となる。
【００６４】
このように、開口率と遮光性とは、基本的にトレードオフの関係にあり、開口率を向上させつつ、遮光性も担持することが可能な液晶パネルの開発が進められている。例えば、半導体層上に設けられたゲート電極を走査線へのコンタクトを兼ねて半導体層の両脇に埋め込むことで半導体層への光の入射を防ぐ電気光学装置が開発されている。しかしながら、この電気光学装置では、ゲート電極によるコンタクトを非開口領域に形成するため、開口率を向上させることは困難となる。また、ゲート電極の埋め込みは、半導体層の両脇の一部分に形成されているため、このゲート電極の埋め込みがない部分の遮光性は低いままである。
【００６５】
この他、例えば、非開口領域に設けられた遮光層とＴＦＴとの間にさらに中間遮光層を設け、この中間遮光層を、半導体層の周縁に設けた溝まで延在させることで、遮光性を向上させた表示装置が開発されている。しかしながら、この表示装置では、非開口領域に中間遮光層を延在させる溝を設けるため、開口率の向上に対して不利となる。また、溝の深さを制御することが難しく、さらに、ＴＦＴの下方の設けられた走査線と溝との間には隙間があるため、この隙間から光が入射する虞がある。
【００６６】
更に、例えば、開口領域と非開口領域との間に光学面を設け、これによって斜め入射した光を開口領域側に反射して遮光性および光の利用効率を向上させた電気光学装置が開発されている。しかしながら、この電気光学装置では、光学面はＳｉＮ等の光透過性を有する膜で形成されているため、遮光性に対して大きな効果を得ることは難しい。
【００６７】
これに対して、本実施の形態の液晶パネル１では、平面視において、画素トランジスタ１３を構成する半導体層１３Ａおよびゲート電極１３Ｃを上方に備える複数の走査線ＷＳＬ（走査線１１）に沿って、画素トランジスタ１３の側面を覆うように積層方向（Ｚ軸方向）に延在する遮光膜１５を形成するようにした。これにより、画素トランジスタ１３の周囲に遮光膜１５が形成されるようになり、斜め方向から入射した光の画素トランジスタ１３（特に、半導体層１３ＡのＬＤＤ領域１３ｃ）への侵入経路を大幅に減少させることが可能となる。即ち、画素トランジスタ１３の遮光性を向上させることが可能となる。また、導電性を有する材料を用いて遮光膜１５を形成するようにしたので、別途、走査線１１とゲート電極１３Ｃとのコンタクトを配置することなく、走査線１１とゲート電極１３Ｃとを電気的に接続することができる。よって、開口率を向上させることが可能となる。
【００６８】
以上、本実施の形態では、平面視において、複数の走査線ＷＳＬに沿って遮光膜１５を形成するようにしたので、画素トランジスタ１３の周囲に遮光膜１５が形成されようになる。よって、画素トランジスタ１３の遮光性が向上し、画質を向上させることが可能となる。また、導電性を有する材料を用いて遮光膜１５を形成するようにしたので、別途、走査線１１とゲート電極１３Ｃとのコンタクトを配置することなく、走査線１１とゲート電極１３Ｃとを電気的に接続することがでるようになる。よって、開口率を向上させることができるようになり、高輝度化を実現することが可能となる。即ち、高輝度化と画質の向上とを両立することが可能となる。
【００６９】
以下、本開示の第２〜第４の実施の形態および変形例１〜４について説明する。なお、上記第１の実施の形態と同一の構成要素については同一の符号を付し説明を省略する。
【００７０】
＜２．第２の実施の形態＞
図１１は、本開示の第２の実施の形態に係る液晶パネル１を構成する駆動基板４０Ｂの断面構成を表したものである。本実施の形態の駆動基板４０Ｂでは、遮光膜１５を、平面視において、駆動基板４０Ａに設けられた複数の走査線ＷＳＬ沿って設ける（遮光膜１５Ａ）と共に、画素トランジスタ１３の上方（遮光膜１５Ｂ）にも設けられた構成を有する。なお、図１１に示した駆動基板４０Ｂは、図１に示したＩ−Ｉ線における画素トランジスタ１３を含む、隣接配置された２つの画素Ｐにおける断面構成を模式的に表したものである。
【００７１】
図１２は、図１１に示した駆動基板４０Ｂを製造する際の一工程を表したものである。上記第１の実施の形態における駆動基板４０Ａと同様の方法を用いて画素トランジスタ１３上に設けられた絶縁膜１４（非開口領域Ｙの上面）および貫通孔Ｈの側面に、遮光膜１５（遮光膜１５Ａ，１５Ｂ）となる、例えばＷ膜１５ａを形成する。次に、図１２に示したように、Ｗ膜１５ａの側面および上面を覆う、所望のパターンを有するレジスト膜８２を形成する。具体的には、レジスト膜８２は、配線層２１と半導体層１３Ａとを電気的に接続するコンタクト１７を形成する位置に開口８２Ｈが設けられている。この後、例えばＲＩＥを用いてＷ膜１５ａの加工を行ったのち、上記第１の実施の形態と同様の方法を用いて駆動基板４０Ｂを製造する。これにより、貫通孔Ｈの側面と共に、画素トランジスタ１３の上方を覆う遮光膜１５が形成された駆動基板４０Ｂが完成する。
【００７２】
以上のように、本実施の形態では、画素トランジスタ１３の側面と共に、上方を覆う遮光膜１５を形成するようにしたので、駆動基板４０Ｂ内を伝播する迷光の画素トランジスタ１３への侵入を防ぐことが可能となる。よって、画素トランジスタ１３に対する遮光性がさらに向上させることが可能となる。
【００７３】
なお、第１の実施の形態では、遮光膜１５は走査線１１の上面から絶縁膜１４の上面まで設けた例を示したが、これに限らない。例えば、図１１に示したように、支持基板４１の上面から走査線１１の端面（側面）を覆うように形成してもよい。
【００７４】
＜３．第３の実施の形態＞
図１３は、本開示の第３の実施の形態に係る液晶パネル１を構成する駆動基板４０Ｃの断面構成を表したものである。本実施の形態の駆動基板４０Ｃでは、走査線１１、絶縁膜１２、および絶縁膜１４が同一端面を有し、その端面に遮光膜１５が、支持基板４１の上面から絶縁膜１４の上端にかけて形成された構成を有する。なお、図１３に示した駆動基板４０Ｃは、図１に示したＩ−Ｉ線における画素トランジスタ１３を含む、隣接配置された２つの画素Ｐにおける断面構成を模式的に表したものである。
【００７５】
図１４Ａおよび図１４Ｂは、図１３に示した駆動基板４０Ｃを製造する際の工程の一部を表したものである。まず、図１４Ａに示したように、支持基板４１上に、例えばＣＶＤ法あるいはスパッタ法を用いて、走査線１１となる例えばＷ膜１１ａを成膜する。この後、パターニング工程を行ってもよいが、非開口領域におけるＷ膜１１ａの分離は行わないものとする。続いて、Ｗ膜１１ａ上に絶縁膜１２となる酸化シリコン膜１２ａを形成したのち、上記第１の実施の形態と同様に、半導体層１３Ａを形成したのち、ゲート絶縁膜１３Ｂとなる、例えば酸化シリコン膜１３ｘ、ゲート電極１３Ｃおよび絶縁膜１４となる、例えば酸化シリコン膜１４ａを順に形成する。
【００７６】
次に、図１４Ｂに示したように、絶縁膜１４上に非開口領域Ｙを覆うように対応する領域にレジスト膜８３を形成し、このレジスト膜８１をマスクとして、例えばＲＩＥやウェットエッチングにより支持基板４１まで達する貫通孔Ｈを形成する。このとき、非開口領域Ｙの走査線１１となるＷ膜１１ａの分離も行われる。この後、上記第１の実施の形態と同様の方法を用いて駆動基板４０Ｃを製造する。これにより、走査線１１、絶縁膜１２、および絶縁膜１４が同一端面を有する駆動基板４０Ｃが完成する。
【００７７】
以上のように、本実施の形態では、貫通孔Ｈを、走査線１１、絶縁膜１２、および絶縁膜１４を一括でエッチングしてその側面に導電性を有する遮光膜１５を形成するようにした。これにより、遮光膜１５の走査線１１、絶縁膜１２および絶縁膜１４の側面は同一面（面Ｓ３）を形成するようになる。即ち、遮光膜１５によって走査線１１とゲート電極１３Ｃとを位置合わせなしに電気的に接続することが可能となる。よって、貫通孔Ｈと走査線１１との合わせずれを考慮する必要がなくなり、より開口率を向上させることが可能となる。
【００７８】
＜４．変形例１＞
図１５は、本開示の変形例に係る液晶パネル１を構成する駆動基板４０Ｄの平面構成を模式的に表したものである。図１６は、図１５に示したＩＶ−ＩＶ線における断面構成を表したものである。本変形例の駆動基板４０Ｄでは、ゲート電極１３Ｃは、Ｘ軸方向に延伸して隣り合う画素Ｐ間に連続して形成されている。具体的には、走査線１１の上方に、走査線１１と対向してＸ軸方向に延伸して形成されており、隣り合う画素Ｐの間に形成された貫通孔１３Ｈを介して走査線１１と電気的に接続されている点が上記第１の実施の形態とは異なる。
【００７９】
なお、貫通孔１３Ｈは、第１の実施の形態と同様に、支持基板４１上に走査線１１、絶縁膜１２、半導体層１３Ａおよびゲート絶縁膜１３Ｂを形成したのち、ゲート絶縁膜１３Ｂ上にレジスト膜をパターニングし、このレジスト膜をマスクとしてＲＩＥ等により形成する。貫通孔１３Ｈを形成した後は、第１の実施の形態と同様に、例えばＣＶＤ法を用いて、貫通孔１３Ｈを埋設しつつ、ゲート絶縁膜１３Ｂ上に例えばポリシリコン膜を成膜したのち、パターニング工程を経てゲート電極１３Ｃを形成する。以降、第１の実施の形態と同様の工程を経ることで駆動基板４０Ｄが完成する。
【００８０】
以上のように、本変形例では、走査線１１とゲート電極１３Ｃとの接続を、遮光膜１５を介することなく半導体層１３Ａとは離れた位置にて行うようにしたので、上記第１の実施の形態と比較して、走査線１１とゲート電極１３Ｃとを容易に接続することが可能となる。また、貫通孔１３Ｈに遮光性は求められていないため、レイアウトの自由度が向上し、開口率をさらに向上させることが可能となる。
【００８１】
なお、本変形例では、ゲート電極１３Ｃの電位は、走査線１１から直接供給されるため、遮光膜１５の電位は任意で構わなく、例えば電気的にフローティングとなっていても構わない。従って、平面視において、側面に遮光膜１５を形成する貫通孔Ｈの端部とゲート電極１３Ｃの端部との距離（貫通孔Ｈとの重なり量）は、−０．２μｍ未満としてもよい。
【００８２】
＜５．変形例２＞
図１７は、本開示の変形例に係る液晶パネル１を構成する駆動基板４０Ｅの平面構成を模式的に表したものである。図１８は、図１７に示したＶ−Ｖ線における断面構成を表したものである。本変形例では、ゲート電極１３Ｃは、周辺領域１Ｂにおいてコンタクト１８を介して配線層２１と電気的に接続されており、この配線層２１から電位が供給されるようになっている。
【００８３】
なお、本変形例では、遮光膜１５は走査線１１と同電位となっている。また、平面視において、側面に遮光膜１５を形成する貫通孔Ｈの端部とゲート電極１３Ｃの端部との距離（貫通孔Ｈとの重なり量）は、−０．２μｍ未満で形成されている。
【００８４】
以上のように、本変形例では、周辺領域１Ｂにおいて、コンタクト１８を介してゲート電極１３Ｃと配線層２１と接続し、この配線層２１からゲート電極１３Ｃに電位を供給するようにしたので、上記変形例１と比較して、走査線１１とゲート電極１３Ｃとの接続工程を削減することができる。
【００８５】
また、本変形例では、走査線ＷＳＬ（走査線１１）は、画素トランジスタ１３の裏面遮光膜となる。よって、走査線１１の電位を、画素トランジスタ１３の保持特性にとって最適な値とすることによって、電界に起因した画素トランジスタ１３のリーク電流を低減させ、さらなる画質の向上を図ることが可能となる。なお、本変形例における走査線１１および遮光膜１５はフローティング電位でも構わないが、ある電位に固定することによって、容量カップリングの影響を低減することが可能となる。これにより、さらに画質を向上させることが可能となる。
【００８６】
＜６．第４の実施の形態＞
図１９は、本開示の第４の実施の形態に係る液晶パネル１を構成する駆動基板４０Ｆの平面構成を模式的に表したものであり、図２０は、図１９に示したＶＩ−ＶＩ線における画素トランジスタ１３を含む、隣接配置された２つの画素Ｐにおける断面構成を模式的に表したものである。本実施の形態の駆動基板４０Ｆは、遮光膜１５が支持基板４１の上面から配線層２１（具体的には、配線２１Ａ）の上端まで連続して設けられると共に、半導体層１３Ａと配線２１Ａとが遮光膜１５を介して電気的に接続された構成を有する。また、走査線ＷＳＬは、Ｘ軸方向において画素Ｐ毎に分離されている。
【００８７】
図２１Ａ〜図２１Ｃは、図１９に示した駆動基板４０Ｆを製造する際の工程の一部を表したものである。まず、上記第１の実施の形態における駆動基板４０Ａと同様の方法を用いて絶縁膜１４まで形成する。なお、このとき、半導体層１３Ａは、Ｙ軸方向の一方の端面が走査線１１の端面よりも外側になるようにパターニングする。次に、図２１Ａに示したように、絶縁膜１４およびゲート絶縁膜１３Ｂを貫通するコンタクト１７を形成する。続いて、例えばＣＶＤ法を用いて、Ａｌ膜を成膜したのち、パターニング工程を経て配線層２１（配線２１Ａ，２１Ｂ）を形成する。このとき、配線２１Ａの開口領域Ｘ側の端面は、下方に設けられている走査線１１の端面よりも外側且つ、半導体層１３Ａの端面と同一または内側になるように形成する。次に、絶縁膜１４および配線層２１上にレジスト膜８４を形成する。このとき、配線２１Ａの開口領域Ｘ側の端面は露出させておく。次に、レジスト膜８４および配線２１Ａをマスクとして例えばＲＩＥやウェットエッチングにより貫通孔Ｈを形成する。これにより、半導体層１３Ａの端面が露出すると共に、配線層２１（配線２１Ａ）の端面と同一面を有する側面（面Ｓ３ａ）が形成される。なお、配線２１Ｂ側の側面（面Ｓ３ｂ）では、半導体層１３Ａの端面は、ゲート絶縁膜１３Ｂによって覆われている。
【００８８】
続いて、レジスト膜８４を除去したのち、図２１Ｂに示したように、例えばＣＶＤ法を用いて、遮光膜１５となる、例えばＷ膜１５ａを、非開口領域Ｙの上面、貫通孔Ｈの側面および底面に連続して形成する。次に、図２１Ｃに示したように、例えばＲＩＥを用いて配線層２１の端面と貫通孔Ｈの側面部以外のＷ膜１５ａを除去して遮光膜１５を形成する。これにより、半導体層１３Ａと配線２１Ａとが遮光膜１５を介して電気的に接続される。なお、配線２１Ａは、信号線ＤＴＬであり、これにより、半導体層１３Ａには信号線ＤＴＬの電位が供給される。
【００８９】
この後、例えばＣＶＤ法を用いて貫通孔Ｈを埋設すると共に、絶縁膜１４および配線層２１を覆う酸化シリコン膜を成膜し、平坦化層１６を形成する。このとき、必要に応じてＣＭＰ法等を用いて平坦化層１６の表面を平坦化する。続いて、第１の実施の形態と同様に、配線層２２，２３、酸化シリコン膜、配線層２１と配線層２２、配線層２２と配線層２３、配線層２３と画素電極３１とを電気的に接続するコンタクト２４，２５および画素電極３１を形成する。これにより、図１９に示した駆動基板４０Ｆが完成する。なお、ここでは、配線層２２と配線層２３とを電気的に接続するコンタクトは図示していない。
【００９０】
なお、図１９では、Ｙ軸方向に延在する遮光膜１５が隣り合う画素Ｐの間において分離している例を示したが、連続していてもよい。これは、本実施の形態では、走査線１１とゲート電極１３Ｃとは電気的に接続しないように配置されているからである。
【００９１】
以上のように、本実施の形態では、配線層２１を形成したのちに配線層２１（具体的には、配線２１Ａ）をマスクとして、配線２１Ａの端面および半導体層１３Ａの端面を含む側面（面Ｓ３ａ）を有する貫通孔Ｈを形成し、その貫通孔Ｈの側面（面Ｓ３ａおよび面Ｓ３ｂ）に遮光膜１５を形成するようにした。これにより、半導体層１３Ａと信号線ＤＴＬである配線２１Ａとが遮光膜１５を介して電気的に接続され、上記第１の実施の形態における図３に示したように、半導体層１３Ａと配線層２１とを接続するためのコンタクト１７を形成する必要がなくなり、このコンタクト１７の面積分、非開口領域を削減することが可能となる。即ち、開口率をさらに向上させることが可能となる。
【００９２】
また、本実施の形態では、配線層２１を形成したのちに、配線層２１の端面を含む貫通孔Ｈの側面に遮光膜１５を形成するようにしたので、本実施の形態の遮光膜１５は、第１の実施の形態における遮光膜１５よりもＺ軸方向に高く形成される。よって、画素トランジスタ１３に対する遮光性がさらに向上し、画質をさらに向上させることが可能となる。
【００９３】
＜７．変形例３＞
図２２は、本開示の変形例に係る液晶パネル１を構成する駆動基板４０Ｇの断面構成を表したものである。本変形例の駆動基板４０Ｇは、配線層２３を形成したのちに、遮光膜１５を形成したものである。また、貫通孔Ｈは、半導体層１３Ａの端面と配線層２３の端面とが同一面（面Ｓ３ｄ）を形成するように設けられている。このため、遮光膜１５は、支持基板４１の上面から配線層２３の上端まで連続して形成されると共に、半導体層１３Ａと配線層２３とを電気的に接続する。なお、半導体層１３Ａのもう一方の端面は、ゲート絶縁膜１３Ｂによって覆われている（面Ｓ３ｃ）。配線層２３は、コンタクト２５を介して画素電極３１と電気的に接続されている。このため、本変形例では、走査線ＷＳＬはＸ軸方向およびＹ軸方向共に画素Ｐ毎に分離されており、走査線ＷＳＬに沿って形成される遮光膜１５は、画素Ｐ毎に分離して形成されている。なお、図２２に示した駆動基板４０Ｆは、図１９に示したＶＩ−ＶＩ線における画素トランジスタ１３を含む、隣接配置された２つの画素Ｐにおける断面構成を模式的に表したものである。
【００９４】
本変形例の駆動基板４０Ｇは、貫通孔Ｈおよび遮光膜１５を配線層２３を形成した後に設ける以外は、上記第４の実施の形態と同様の方法を用いて製造することができる。
【００９５】
以上のように、本変形例では、配線層２３を形成したのちに配線層２３の端面と半導体層１３Ａの端面とを含む側（面Ｓ３ｄ）を有する貫通孔Ｈを形成し、その貫通孔Ｈの側面（面Ｓ３ｃおよび面Ｓ３ｄ）に遮光膜１５を形成するようにした。これにより、半導体層１３Ａと配線層２３とは、遮光膜１５を介して電気的に接続される。また、半導体層１３Ａは、この遮光膜１５、配線層２３およびコンタクト２５を介して画素電極３１と電気的に接続される。これにより、上記第４の実施の形態と同様に、半導体層１３Ａと配線層２１とを接続するためのコンタクト１７を形成する必要がなくなり、このコンタクト１７の面積分、非開口領域を削減することが可能となる。
【００９６】
また、本変形例では、配線層２３を形成したのちに、配線層２３の端面を含む貫通孔Ｈの側面に遮光膜１５を形成するようにしたので、第４の実施の形態における遮光膜１５よりもＺ軸方向にさらに高い遮光膜１５が形成される。よって、画素トランジスタ１３に対する遮光性がさらに向上させることが可能となる。更に、本変形例では、画素電極３１のすぐ下から遮光膜１５が形成されるため、遮光膜１５を光反射率の高い材料を用いて形成することで、導波路としての効果が得られ、光利用効率を向上させることが可能となる。
【００９７】
＜８．変形例４＞
図２３は、本開示の変形例に係る液晶パネル１を構成する駆動基板４０Ｈの平面構成を模式的に表したものである。図２４は、図２３に示したＶＩＩ−ＶＩＩ線における画素トランジスタ１３を含む、隣接配置された２つの画素Ｐにおける断面構成を模式的に表したものである。上記第１〜第４の実施の形態および変形例１〜３では、画素Ｐ毎に設けられる画素トランジスタ１３としてトップゲート型のトランジスタを例に示したがこれに限らず、図２４に示したようにボトムゲート型のトランジスタであってもよい。本変形例の駆動基板４０Ｈは、支持基板４１上に、ボトムゲート型の画素トランジスタ９３を有するＴＦＴ層９０と、上記第１の実施の形態等と同様の構成を有する多層配線層２０と、画素電極３１とがこの順に積層された構成を有する。
【００９８】
画素トランジスタ９３は、支持基板４１側から順に、走査線ＷＳＬを兼ねるゲート電極９３Ｃ、ゲート絶縁膜９３Ｂおよび半導体層９３Ａがこの順に積層された構成を有する。半導体層９３Ａ上には、絶縁膜９２および絶縁膜９４がこの順に積層されている。各画素Ｐの間は、貫通孔Ｈによって分離されており、同一面を有するゲート絶縁膜９３Ｂ、絶縁膜９２，９４の端面に沿って遮光膜９５が形成されている。貫通孔Ｈは平坦化層９６によって埋設されており、平坦化層９６は、例えば絶縁膜９４上にも形成されており、ＴＦＴ層９０の表面を平坦化している。ＴＦＴ層９０と多層配線層２０とは、平坦化層９６、絶縁膜９４および絶縁膜９２を貫通すると共に、半導体層９３Ａと配線層２１とを接続するコンタクト９７によって電気的に接続されている。
【００９９】
以上、第１〜第４の実施の形態および変形例１〜４を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、本開示の液晶パネル１の構造は、投射型表示装置に限らず、遮光が必要な半導体装置の全てに適用することができる。更に、上記実施の形態等では、表示素子として液晶素子を用いた例をあげたが、これに限らず、例えば有機ＥＬ（Electro Luminescence）素子や、ＣＬＥＤ（Crystal Light Emitting Diode）を用いてもかまわない。
【０１００】
なお、本開示の表示装置および投射型表示装置は、以下のような構成であってもよい。
（１）
液晶層を間に対向配置された第１基板および第２基板を備え、
前記第１基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたＴＦＴ素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する表示装置。
（２）
前記ＴＦＴ素子は、前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたゲート電極と、前記複数の走査線上にそれぞれ設けられた半導体層とを有し、
前記遮光膜は、前記複数の走査線と前記複数の信号線とを含む配線、前記ゲート電極および前記半導体層のいずれかと電気的に接続されている、前記（１）に記載の表示装置。
（３）
前記遮光膜は、平面視において、前記複数の走査線に沿って連続して設けられている、前記（１）または（２）に記載の表示装置。
（４）
前記ＴＦＴ素子は、平面視において前記遮光膜によって囲まれている、前記（１）乃至（３）のうちのいずれかに記載の表示装置。
（５）
前記遮光膜は、前記ＴＦＴ素子の側面を、前記ゲート電極と前記半導体層との間およびその両側に拡張して設けられている、前記（２）乃至（４）のうちのいずれかに記載の表示装置。
（６）
前記半導体層はＬＤＤ（Lightly Doped Drain）領域を含む、前記（２）乃至（５）のうちのいずれかに記載の表示装置。
（７）
前記第１基板は、前記支持基板側から、それぞれ絶縁膜を介して前記走査線、前記半導体層および前記ゲート電極がこの順に積層されており、
前記遮光膜は、積層方向において、前記支持基板の表面または前記走査線の表面から前記ゲート電極の上方まで延在している、前記（２）乃至（６）のうちのいずれかに記載の表示装置。
（８）
前記第１基板は、前記支持基板側から、前記走査線を兼ねた前記ゲート電極および前記半導体層が絶縁膜を介してこの順に積層されており、
前記遮光膜は、積層方向において、前記支持基板の表面から半導体層の上方まで延在している、前記（２）乃至（６）のうちのいずれかに記載の表示装置。
（９）
前記第１基板は、複数の画素を有すると共に、前記複数の画素毎に設けられた開口領域と、前記開口領域の周囲に設けられた非開口領域とを有し、
前記遮光膜は、前記開口領域および前記非開口領域の一部を含んで形成された貫通孔の側面に形成されている、前記（１）乃至（８）のうちのいずれかに記載の表示装置。
（１０）
光源からの光を変調する光変調装置を有し、
前記光変調装置は、
液晶層を間に対向配置された第１基板および第２基板を備え、
前記第１基板は、
支持基板と、
前記支持基板上に設けられ、互いに交差する複数の走査線および複数の信号線と、
前記複数の走査線および前記複数の信号線の交差部にそれぞれ設けられたＴＦＴ素子と、
導電性を有する材料によって形成されると共に、平面視において、前記複数の走査線に沿って設けられた遮光膜と
を有する投射型表示装置。
【０１０１】
本出願は、日本国特許庁において２０１７年２月１日に出願された日本特許出願番号２０１７−０１６６２１号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
【０１０２】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2018142822.tif 000003
【図２】
2018142822.tif 000004
【図３】
2018142822.tif 000005
【図４】
2018142822.tif 000006
【図５】
2018142822.tif 000007
【図６Ａ】
2018142822.tif 000008
【図６Ｂ】
2018142822.tif 000009
【図６Ｃ】
2018142822.tif 000010
【図６Ｄ】
2018142822.tif 000011
【図６Ｅ】
2018142822.tif 000012
【図７】
2018142822.tif 000013
【図８】
2018142822.tif 000014
【図９】
2018142822.tif 000015
【図１０】
2018142822.tif 000016
【図１１】
2018142822.tif 000017
【図１２】
2018142822.tif 000018
【図１３】
2018142822.tif 000019
【図１４Ａ】
2018142822.tif 000020
【図１４Ｂ】
2018142822.tif 000021
【図１５】
2018142822.tif 000022
【図１６】
2018142822.tif 000023
【図１７】
2018142822.tif 000024
【図１８】
2018142822.tif 000025
【図１９】
2018142822.tif 000026
【図２０】
2018142822.tif 000027
【図２１Ａ】
2018142822.tif 000028
【図２１Ｂ】
2018142822.tif 000029
【図２１Ｃ】
2018142822.tif 000030
【図２２】
2018142822.tif 000031
【図２３】
2018142822.tif 000032
【図２４】
2018142822.tif 000033
【国際調査報告】
2018142822.tif 000034
2018142822.tif 000035
2018142822.tif 000036
2018142822.tif 000037