(57)【要約】  本開示は、全画素での撮像特性を劣化させることなく、低解像度の画像を低消費電力で実現することができるようにする固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器に関する。少なくとも１以上の画素からなる共有画素単位で設定される、所定行数毎のFD（フローティングディフュージョン）を接続するフローティング配線と、FDとフローティング配線との接続、または、非接続を切り替えるスイッチとを設ける。そして、低解像度における解像度に応じて、スイッチでFDとフローティング配線との接続、または、非接続とを切り替える。本開示は、固体撮像素子に適用することができる。
2018012316.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
固体撮像素子。
【請求項２】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記スイッチが、前記フローティング配線に接続される
請求項１に記載の固体撮像素子。
【請求項３】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、前記共有画素のうちの加算対象となる前記スイッチが、前記フローティング配線に接続にされる
請求項２に記載の固体撮像素子。
【請求項４】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記共有画素の前記スイッチが、前記フローティング配線に同一のタイミングで接続される
請求項３に記載の固体撮像素子。
【請求項５】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記共有画素の前記スイッチが、前記フローティング配線に異なるタイミングとなるようにずれて接続される
請求項３に記載の固体撮像素子。
【請求項６】
前記FDを介して前記共有画素の画素信号を、前記共有画素の列単位で転送する垂直信号線と、
異なる前記垂直信号線に前記画素信号を転送する、複数の、異なる列の前記フローティング配線を接続する列跨ぎフローティング配線とをさらに含む
請求項１に記載の固体撮像素子。
【請求項７】
前記共有画素は、ベイヤ配列の画素配列を単位とした複数の画素から構成される
請求項１に記載の固体撮像素子。
【請求項８】
前記共有画素は、露光時間の異なる複数の画素から構成される
請求項１に記載の固体撮像素子。
【請求項９】
前記共有画素は、前記共有画素毎に、前記露光時間の異なる複数の画素を、それぞれについて同一画素数だけ含む
請求項８に記載の固体撮像素子。
【請求項１０】
前記共有画素は、前記共有画素毎に、前記露光時間の異なる複数の画素から構成される
請求項８に記載の固体撮像素子。
【請求項１１】
少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
固体撮像素子の動作方法であって、
前記スイッチが、前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替える
固体撮像素子の動作方法。
【請求項１２】
少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
撮像装置。
【請求項１３】
少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器に関し、特に、全画素での撮像特性を劣化させることなく、低解像度の画像を低消費電力で実現できるようにした固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器に関する。
【背景技術】
【０００２】
近年のモバイル機器やウェアラブルデバイスなどのアプリケーションの増大により、低電力化の要求が高まっている。これを受けてCIS（CMOS（Complementary Metal Oxide Semiconductor）Image Sensor）において消費電力の大きい撮像モード以外に簡易認識を常時起動に耐えうる低消費電力で実現するセンシングモード（低解像度撮像）を用いることで自律的に電力の最適化を行う（必要な時のみ電力を消費して撮像する）システムの開発が進められている。【０００３】
そこで、解像度に合わせて読み出し回数を削減する技術が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１３８３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の技術においては、解像度を下げるために、共有画素単位または、隣接する共有画素同士をアナログ加算する手法により電力を下げるしかなく、撮像時に要求される解像度とセンシング時に要求される解像度の開きが大きい場合には、必要以上の解像度を読み出してAD変換（Analog/Digital変換）した後にデジタル信号処理として解像度を下げる必要があるので、低消費電力化には限界があった。【０００６】
本開示は、このような状況に鑑みてなされたものであり、特に、全画素での撮像特性を劣化させることなく、低解像度の画像を低消費電力で実現できるようにするものである。
【課題を解決するための手段】
【０００７】
本開示の一側面の固体撮像素子は、少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む固体撮像素子である。【０００８】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチとすることができ、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記スイッチが、前記フローティング配線に接続されるようにすることができる。【０００９】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチとすることができ、前記複数のスイッチのうち、要求される解像度に応じて、前記共有画素のうちの加算対象となる前記スイッチが、前記フローティング配線に接続にされるようにすることができる。【００１０】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチとすることができ、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記共有画素の前記スイッチが、前記フローティング配線に同一のタイミングで接続されるようにすることができる。【００１１】
前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチとすることができ、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記共有画素の前記スイッチが、前記フローティング配線に異なるタイミングとなるようにずれて接続されるようにすることができる。【００１２】
前記FDを介して前記共有画素の画素信号を、前記共有画素の列単位で転送する垂直信号線と、異なる前記垂直信号線に前記画素信号を転送する、複数の、異なる列の前記フローティング配線を接続する列跨ぎフローティング配線とを含ませるようにすることができる。【００１３】
前記共有画素は、ベイヤ配列の画素配列を単位とした複数の画素から構成されるようにすることができる。【００１４】
前記共有画素は、露光時間の異なる複数の画素から構成されるようにすることができる。【００１５】
前記共有画素は、前記共有画素毎に、前記露光時間の異なる複数の画素を、それぞれについて同一画素数だけ含ませるようにすることができる。【００１６】
前記共有画素は、前記共有画素毎に、前記露光時間の異なる複数の画素から構成されるようにすることができる。【００１７】
本開示の一側面の固体撮像素子の動作方法は、少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む固体撮像素子の動作方法であって、前記スイッチが、前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替える固体撮像素子の動作方法である。【００１８】
本開示の一側面の撮像装置は、少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む撮像装置である。【００１９】
本開示の一側面の電子機器は、少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む電子機器である。【００２０】
本開示の一側面においては、FD（フローティングディフュージョン）が、少なくとも１以上の画素からなる共有画素の単位で設定され、フローティング配線により、前記共有画素単位で設定される、所定行数毎の前記FDが接続され、スイッチにより、前記フローティング配線と、各行の前記FDとの接続、または、非接続が切り替えられる。
【発明の効果】
【００２１】
本開示の一側面によれば、全画素での撮像特性を劣化させることなく、低解像度の画像を低消費電力で実現することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本開示のイメージセンサの構成例を説明する図である。
【図２】イメージセンサの低電力化を説明する図である。
【図３】従来のイメージセンサにおける低電力化を実現する手法を説明する図である。
【図４】本開示のイメージセンサにおける低電力化を実現する手法を説明する図である。
【図５】図４のイメージセンサにおける低電力化を実現するときの動作方法を説明するタイミングチャートである。
【図６】第１の変形例における動作を説明するタイミングチャートである。
【図７】第２の変形例におけるイメージセンサの構成例を説明する図である。
【図８】第２の変形例におけるイメージセンサの構成例を説明する図である。
【図９】本開示のイメージセンサを適用した電子機器としての撮像装置の構成例を示すブロック図である。
【図１０】本開示の技術を適用したイメージセンサの使用例を説明する図である。
【発明を実施するための形態】
【００２３】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２４】
＜本開示のイメージセンサの画素構成例＞
図１を参照して、本開示のイメージセンサの構成例について説明する。図１で示されるイメージセンサ１は、所定数の画素を単位とする構造をアレイ状に配置する構成とされている。この単位は１画素でもよいし、複数画素の共有構造であってもよい。以降においては、この単位を複数画素の共有画素であるものとして説明を進めるものとする。
【００２５】
図１のイメージセンサは、上チップ１１、および下チップ１２からなる積層型の構成であり、上チップ１１には、画素アレイ２１が構成され、下チップ１２には、DAC（Digital Analog Converter）４１、コンパレータ４２−１乃至４２−Ｍ、および垂直転送制御部４３が設けられている。
【００２６】
画素アレイ２１には、複数画素の共有構造である共有画素３１を単位として、垂直方向にＮ行、および水平方向にＭ列に、共有画素３１−１−１乃至３１−Ｍ−Ｎが設けられている。
【００２７】
尚、共有画素３１−１−１乃至３１−Ｍ−Ｎ、垂直信号線３２−１乃至３２−Ｍ、およびコンパレータ４２−１乃至４２−Ｍのそれぞれについて、特に区別する必要がない場合、単に、共有画素３１、垂直信号線３２、およびコンパレータ４２と称するものとし、その他の構成についても同様に称するものとする。
【００２８】
ここで、DAC４１、およびコンパレータ４２は、カラムAD回路を構成するものである。すなわち、コンパレータ４２は、垂直信号線３２を介して供給されてくるアナログ信号からなる画素信号を、DAC４１より供給されてくるリファレンス信号と比較し、比較結果を出力する。コンパレータ４２の後段には、リファレンス信号の出力電圧を変化させるクロックに同期してカウント値をカウントする図示せぬカウンタが設けられている。このカウンタは、コンパレータ４２からの比較結果に応じて、カウント値をデジタル信号として出力する。
【００２９】
それぞれが複数の画素が共有された構造となっている共有画素３１−１−１乃至３１−Ｍ−Ｎは、垂直転送制御部４３より行単位で供給される制御信号に基づいて、垂直信号線３２−１乃至３２−Ｍを介して画素信号を読み出す。そして、読み出されたアナログ信号の画素信号は、カラムAD（Analog/Digital変換回路）によって行単位でデジタルデータに変換される。
【００３０】
このため撮像面全面の信号を読みだすためには共有画素３１の行×Ｎ回のAD変換を行う必要がある。
【００３１】
＜読み出し回数と消費電力との関係＞
次に、図２を参照して、読み出し回数と消費電力との関係について説明する。図２で示されるように、イメージセンサは１フレーム内に全てのデータを読み出す必要が有り、読み出し動作を行っている間は消費電力が増大し、読み出しが終わった後のブランク期間は電力消費を抑える制御を行うことが一般的である。
【００３２】
そのためフレームレートが一定の場合、読み出し回数を減らすことが消費電力低減に繋がる。従来のイメージセンサにおいて読み出し回数を減らすために画素信号を加算し、一括で読み出すことで読み出し回数を低減する。ここで、加算には共有画素３１内でのFD（フローティングディシュージョン）加算、隣接VSL（垂直信号線）間での容量加算、およびソースフォロワ加算といったいくつかのバリエーションがある。
【００３３】
しかしながら、基本的には共有画素３１内や隣接する共有画素３１間での加算に限定される。このためイメージセンサ自体の画素数に対して大幅に解像度を下げた撮像を行う際には、これらの画素加算を用いたとしても読み出し回数を低減できる回数には限界があるので、低電力化に限界がある。
【００３４】
そこで、上述した特許文献１で示されるように、解像度に合わせて読み出し回数を削減可能な技術が提案されている。
【００３５】
尚、図２においては、全画素を読み出すために全行について読み出しを行うに当たって、１フレーム分の画素読み出しとして、時刻ｔ１１乃至ｔ１３の時間が必要であったが、これを画素加算により読み出し回数を減らして低解像度化することにより、時刻ｔ１１乃至ｔ１２の時間で済ますことが可能となり、省電力化できることが示されている。
【００３６】
＜従来における低電力化技術＞
従来においては、図３の点線の配線で示されるように、共有画素３１のFD６４間を連結するFD連結用配線７１を設け、このFD連結用配線７１を連結するためのスイッチ８１−１乃至８１−３を共有画素３１の行間に配置し、必要な解像度に応じてスイッチ８１のオンオフの組み合わせを変えて、読み出し回数を削減できる画素構造としている。
【００３７】
図３で示されるような構成により、スイッチ８１のオンまたはオフを切り替えるようにすることで、必要な解像度に応じた範囲でFD６４−１乃至６４−３を連結させて、共有画素３１−１０１乃至３１−１０３を跨ぐ範囲でのFD加算を実現することが可能となる。
【００３８】
一方、イメージセンサの画素では光電変換により生じた電子を電圧に変換する際のゲイン（変換効率）を高めるためにFD容量を最小化することが好ましいが、図３の構成においては、仮に、スイッチ８１がオフにされていたとしても、FD連結用配線７１の配線の一部が接続された状態となることで、寄生容量が増加し、変換効率を低下させてしまうので、全画素動作時の画質を劣化させてしまう恐れがあった。
【００３９】
尚、図３においては、ベイヤ配列の２画素×２画素からなる構成が垂直方向に２組接続された合計８画素からなる共有画素３１−１０１乃至３１−１０３が同一の垂直信号線３２に接続されており、それぞれに画素回路５１−１乃至５１−３が設けられている。画素回路５１−１は、リセット（RST）トランジスタ６１−１、増幅トランジスタ６２−１、選択（SEL）トランジスタ６３−１、およびFD６４−１を備えている。
【００４０】
尚、図３においては、画素回路５１−１においてのみ、リセット（RST）トランジスタ６１−１、増幅トランジスタ６２−１、選択（SEL）トランジスタ６３−１、およびFD６４−１の符号が付されているが、それ以外の画素回路５１については、符号を省略しており、以降においても必要に応じて符号の表記を省略する。
【００４１】
RSTトランジスタ６１は、各画素のフォトダイオードをリセットする際、または、FD６４を、リセットする際に、開閉されるトランジスタである。増幅トランジスタ６２は、ゲートにFD６４が接続されており、FD６４における基準電位、または、信号電位を増幅し、画素信号として選択（SEL）トランジスタ６３に出力する。選択（SEL）トランジスタ６３は、選択信号SELに基づいて開閉し、増幅トランジスタ６２により増幅された画素信号を垂直信号線３２に出力して転送する。
【００４２】
また、図示しないが、共有画素３１における８画素のそれぞれにフォトダイオード、および転送（TRG）トランジスタが設けられている。転送（TRG）トランジスタの開閉は、リセット（RST）トランジスタとの開閉に応じて、フォトダイオードをリセットする、または、フォトダイオードに蓄積された電荷をFD６４に転送する。ここで、図３の各画素回路５１は、上述した４個のトランジスタから構成されるものであるが、それ以外の構成でもよく、例えば、転送（TRG）トランジスタを含まない、３個のトランジスタから構成されるものであってもよい。
【００４３】
また、画素回路５１−２，５１−３においても、同様の構成が設けられており、このうち、FD６４−１乃至６４−３については、FD連結用配線７１には、共有画素３１−１０１乃至３１−１０３のFD６４−１乃至６４−３をそれぞれ連結するスイッチ８１−１乃至８１−３が設けられており、スイッチ８１−１乃至８１−３のオンまたはオフによりFD連結用配線７１が連結される。
【００４４】
垂直転送制御部４３は、転送（TRG）トランジスタ、リセット（RST）トランジスタ５１、および選択トランジスタ５３の開閉を制御する転送信号TRG、リセット信号RST、および選択信号SELといった制御信号を発生し、これらの制御信号に基づいて、行単位で、画素回路５１の動作を制御する。
【００４５】
＜本開示のイメージセンサの構成例＞
次に、図４を参照して、本開示のイメージセンサ１の構成例について説明する。尚、図３の構成と同一の機能を備えた構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。ただし、図４においては、共有画素３１は、共有画素３１−１２１乃至３１−１２６であり、画素回路５１は、画素回路５１−１１乃至５１−１６である。また、画素回路５１−１１乃至５１−１６におけるFD６４は、FD６４−１１乃至６４−１６である。すなわち、図４においては、図３における構成と同一の機能を備えた構成であっても「−」以下の符号が別途付されている。
【００４６】
図４の構成において、図３の構成と異なるのは、共通のFD連結用配線７１と、その連結を切り替えるスイッチ８１とに代えて、所定数の共有画素３１単位で、FD６４を共有化するフローティング配線１０１−１乃至１０１−３、およびスイッチ１２１−１乃至１２１−６が設けられている点である。
【００４７】
例えば、図４においては、フローティング配線１０１−２は、共有画素３１−１２３乃至３１−１２５の３個のFD６４−１３乃至６４−１５を、スイッチ１２１−３乃至１２１−５のオンまたはオフにより切り替えて連結させる。
【００４８】
尚、図４においては、共有化される（連結される）FD６４が最大３個である場合のフローティング配線１０１の例が示されているが、それ以外の個数のFD６４が最大個数として連結される構成としてもよい。その場合、連結されるFD６４の最大個数に対応して、それぞれにスイッチ１２１が設けられる。
【００４９】
図４において、フローティング配線１０１は、FD６４に直接接続されておらず、スイッチ１２１を介してFD６４に接続されている。このため、必要な解像度に応じて、このスイッチ１２１のオン、またはオフにより、複数のFD６４がフローティング配線１０１に接続されて、所定数の共有画素３１の所定数のFD６４によるFD加算が実現される。
【００５０】
また、通常、イメージセンサ１においてはリセット（RST）トランジスタ６１のレイアウトの対称性を確保するためにダミーRSTトランジスタが設けられていることが一般的である。フローティング配線１０１にFD６４に接続、または非接続を切り替えるスイッチ１２１は、このダミーRSTトランジスタを用いることで画素内に素子追加をすることなく、かつ、FD６４に対して配線寄生容量を増加させることなく、FD６４との連結の機能を実現することが可能となる。
【００５１】
すなわち、図４で示される本開示のイメージセンサ１においては、図３で示される従来のイメージセンサに対して、FD加算されるFD６４を構成する部位が最小化される構成となる。また、図４のイメージセンサ１においては、FD加算用のフローティング配線１０１が追加されることにより、解像度を圧縮したい画素のFD６４を加算用のフローティング配線１０１に接続させることで、解像度に応じたFD加算を実現させることが可能となる。さらに、圧縮後の画素の切れ目では加算用のフローティング配線１０１は断線されるようにすることができる。
【００５２】
＜低解像度画像を撮像するときの動作＞
次に、図５のタイミングチャートを参照して、図４で示される本開示のイメージセンサ１による低解像度画像を撮像するときの動作について説明する。
【００５３】
すなわち、FD加算を実現するために加算対象の画素のダミーRSTトランジスタからなるスイッチ１２１が常時オンとされる点を除けば、基本的な４個のトランジスタで構成される画素回路５１における読み出し動作と同様である。
【００５４】
また、図５においては、最上段において、垂直転送制御部４３より、ダミーRSTトランジスタ（DummyRST[1:n]）で示されるスイッチ１２１に供給される開閉を制御する制御信号（スイッチ１２１の開閉を制御する信号）の波形が示されている。さらに、上から２段目においては、垂直転送制御部４３より、選択トランジスタ５３に供給される選択信号SEL[1:n]の波形が示されている。また、上から３段目においては、垂直転送制御部４３より、リセット（RST）トランジスタ５２に供給されるリセット信号RST[1:n]の波形が示されている。さらに、上から４段目においては、垂直転送制御部４３より、共有画素３１における画素の転送（TRG）トランジスタに供給される転送信号TRG[1:n]の波形が示されている。そして、最下段においては、AD変換されるタイミングを示す波形が示されている。また、ここで、[1:n]は、各行のそれぞれの波形を区別する識別子を示しており、ここでは第１行目乃至第ｎ行目までの全行であることが表されている。
【００５５】
すなわち、時刻ｔ０において、垂直転送制御部４３からのスイッチ１２１の開閉を制御する制御信号に基づいて、解像度に応じた加算対象の画素のダミーRSTトランジスタからなるスイッチ１２１がオンにされて、共有画素３１−１２３乃至３１−１２５のFD６４−１３乃至６４−１５がフローティング配線１０１−２を介して接続され、同時に、選択トランジスタ５３が全てオンにされる。尚、図５においては、全行のスイッチ１２１がオンにされる例が示されているが、解像度に応じて、オンにされるスイッチ１２１の個数や位置は変化する。
【００５６】
また、時刻ｔ０乃至ｔ１において、垂直転送制御部４３からのリセット信号RSTに基づいて、リセット（RST）トランジスタ６１がオンにされて、FD６４がリセットされると、基準電位が読み出されて、時刻ｔ２乃至ｔ３のタイミングにおいて、この基準電位がAD変換される。
【００５７】
さらに、時刻ｔ４乃至ｔ５において、垂直転送制御部４３からの転送（TRG）トランジスタの開閉を制御する転送信号TRGに基づいて、転送（TRG）トランジスタがオンにされて、信号電位がFD６４に転送されると、時刻ｔ６乃至ｔ７のタイミングにおいて、この信号電位がAD変換される。
【００５８】
この結果、デジタル信号に変換された信号電位と基準電位との差分が、デジタル信号の画素信号として出力される。
【００５９】
以上の動作により、画素共有単位を跨いだ電荷加算を行う画素構成と、電力効率のよい読み出し回路とを用いることで、いわゆる全画素での撮像特性を劣化させることなく、全面平均または簡易認識機能と親和性の良い低解像度の画像を少ない電力消費で得ることが可能となる。
【００６０】
尚、本開示のイメージセンサ１は、画素アレイ２１が設けられる上チップ１１と、その他の構成が設けられる下チップ１２とが積層された、いわゆる積層型である例について説明してきたが、その他の構成でもよく、例えば、同一チップに全てが配置されるような構成であってもよいし、２つのチップから構成されて、かつ、２つのチップが積層されていない構造であってもよい。
【００６１】
＜第１の変形例＞
以上においては、加算対象となる全画素（全行）について、同時にリセット（RST）トランジスタ６１をオンにして、さらに、加算対象となる全画素について、同時に転送（TRG）トランジスタをオンにすることで、デジタル信号に変換された基準電位と信号電位とを読み出す例について説明してきた。
【００６２】
しかしながら、この場合、加算対象の画素に対して、全て同時に駆動されることになるが、多数の制御信号が同時にトグルすることによる特性懸念（駆動信号ドライバの電源ドロップによる転送特性の劣化など）があるため、これらの影響が顕著な場合、適切な画素信号が読み出せない恐れがある。
【００６３】
そこで、加算対象となる画素については、図６で示されるように、行単位でリセット（RST）トランジスタをオンにするタイミング、および、転送（TRG）トランジスタをオンにするタイミングを、僅かずつずらすようにして、電源ドロップによる転送特性の劣化などを低減させるようにしてもよい。
【００６４】
より詳細には、図６においては、１行目については、時刻ｔ０１乃至ｔ１１において、垂直転送制御部４３が、リセット（RST）トランジスタ６１をオンにする制御信号（パルス信号からなるリセット信号RST）を出力しているが、２行目については、時刻ｔ０１に対して僅かに遅れた時刻ｔ０２乃至ｔ１２において制御信号（パルス信号からなるリセット信号RST）を出力している。３行目以降についても同様に、僅かに遅れた時刻ｔ０３乃至ｔ１３・・・とされるように制御信号が出力されるように制御される。
【００６５】
これに伴って、図６においては、１行目については、時刻ｔ４１乃至ｔ５１において、垂直転送制御部４３が、転送（TRG）トランジスタをオンにする制御信号（パルス信号からなる転送信号TRG）を出力しているが、２行目については、時刻ｔ４１に対して僅かに遅れた時刻ｔ４２乃至ｔ５２において制御信号（パルス信号からなる転送信号TRG）を出力している。３行目以降についても同様に、僅かに遅れた時刻ｔ４３乃至ｔ５３・・・とされるように制御信号が出力されるように制御される。
【００６６】
これにより、複数のリセット（RST）トランジスタ５１が同時にオンにされないことで、換言すれば、パルス波形からなるリセット信号RSTが、同一のタイミングで立ち上がらないようにずらされるようにすることで、電源ドロップが生じるのを抑制することが可能となる。結果として、転送特性の劣化を抑制することが可能となる。
【００６７】
＜第２の変形例＞
以上においては、全画素の露光時間は一定である例について説明してきたが、HDR（High Dynamic Range）と呼ばれる、異なる露光時間の画素の組み合わせからなる共有画素３１のFD６４が、共通するフローティング配線１０１に接続される構成とするようにしてもよい。
【００６８】
例えば、図７の左部で示されるように、全ての共有画素３１について、構成する８画素のうち、上段の２画素×２画素は、長時間露光（L）とし、下段の２画素×２は、短時間露光（S）とするようにしているような場合、図４におけるときと同様に、共有画素３１−１２３乃至３１−１２５のように３個ずつを同一のフローティング配線１０１−２でスイッチ１２１−３乃至１２１−５のそれぞれをオンまたはオフとすることで接続状態、または、非接続状態に切り替えられるようにしてもよい。
【００６９】
また、図７の右部で示されるように、共有画素３１が、構成する８画素の全てが長時間露光（L）からなるものと、短時間露光（S）からなるものとで交互に配置されるような場合、共有画素３１−１２２乃至３１−１２５の４個ずつを同一のフローティング配線１０１−１１でスイッチ１２１−２乃至１２１−５のそれぞれをオンまたはオフとすることで接続状態、または、非接続状態に切り替えられるようにしてもよい。
【００７０】
尚、図７の左部で示されるように、共有画素３１単位で、長時間露光（L）の画素と、短時間露光（S）の画素とが同一画素数である場合については、フローティング配線１０１で共有されるFD６４の個数が統一されるようにする限り、その共有される個数は任意に設定することができる。
【００７１】
一方、図７の右部で示されるように、共有画素３１単位で、全てが長時間露光（L）の画素であるか、または、全てが短時間露光（S）の画素であるかのように、長時間露光（L）の画素数と、短時間露光（S）の画素数とが同一画素数ではない場合については、フローティング配線１０１で共有されるFD６４の個数については、共有化する複数の共有画素３１における長時間露光（L）の画素と、短時間露光（S）の画素とが同一画素数となるようなFD６４の個数に設定することが望ましい。すなわち、低解像度にする際にも、長時間露光（L）の画素と、短時間露光（S）の画素とのバランスが整っている方が、アンバランスが生じた分の補正等に係る消費電力を低減させることが可能となる。
【００７２】
＜第３の変形例＞
以上においては、列ごとに独立してフローティング配線１０１が設けられる例について説明してきたが、列を跨いでフローティング配線を設定するようにしてもよい。
【００７３】
すなわち、図８においては、図４における垂直方向のフローティング配線１０１−１−１乃至１０１−３−１、並びに、１０１−１−２乃至１０１−３−２に加えて、隣接する列を接続するフローティング配線１５１（１５１−１乃至１５１−７）が設けられている。
【００７４】
このような構成により、垂直方向の行の圧縮に加えて、水平方向の列の圧縮を実現することが可能となり、実質的に垂直信号線で転送する信号を間引くことが可能となり、使用するカラムAD回路の個数を低減させることで、低解像度化した際の消費電力を低減させることが可能となる。
【００７５】
尚、図８におけるフローティング配線１５１についても、FD６４との接続状態、または、非接続状態とを切り替えられるスイッチを設けるようにして、列方向でのフローティング配線１２１の接続状態、または、非接続状態を切替られるようにしてもよい。
【００７６】
＜電子機器への適用例＞
上述したイメージセンサ１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００７７】
図９は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【００７８】
図９に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
【００７９】
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
【００８０】
シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路１００５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
【００８１】
固体撮像素子２０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
【００８２】
駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
【００８３】
信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
【００８４】
このように構成されている撮像装置２０１においても、上述した光学系２０２、シャッタ装置２０３、および固体撮像素子２０４に代えて、本開示の図１で示されるイメージセンサ１を適用することにより、全画素を用いた高解像度画像による撮像を劣化させることなく、低解像度撮像する際の消費電力を低減させることが可能となる。
＜固体撮像素子の使用例＞
【００８５】
図１０は、上述の図１のイメージセンサ１を使用する使用例を示す図である。
【００８６】
上述したカメラモジュールは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【００８７】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【００８８】
尚、本開示は、以下のような構成も取ることができる。
＜１＞  少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
固体撮像素子。
＜２＞  前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記スイッチが、前記フローティング配線に接続される
＜１＞に記載の固体撮像素子。
＜３＞  前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、前記共有画素のうちの加算対象となる前記スイッチが、前記フローティング配線に接続にされる
＜２＞に記載の固体撮像素子。
＜４＞  前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記共有画素の前記スイッチが、前記フローティング配線に同一のタイミングで接続される
＜３＞に記載の固体撮像素子。
＜５＞  前記スイッチは、前記フローティング配線に接続可能な、前記所定行数毎の前記FDに対応する複数のスイッチであり、前記複数のスイッチのうち、要求される解像度に応じて、加算対象となる前記共有画素の前記スイッチが、前記フローティング配線に異なるタイミングとなるようにずれて接続される
＜３＞に記載の固体撮像素子。
＜６＞  前記FDを介して前記共有画素の画素信号を、前記共有画素の列単位で転送する垂直信号線と、
異なる前記垂直信号線に前記画素信号を転送する、複数の、異なる列の前記フローティング配線を接続する列跨ぎフローティング配線とをさらに含む
＜１＞乃至＜５＞のいずれかに記載の固体撮像素子。
＜７＞  前記共有画素は、ベイヤ配列の画素配列を単位とした複数の画素から構成される
＜１＞乃至＜６＞のいずれかに記載の固体撮像素子。
＜８＞  前記共有画素は、露光時間の異なる複数の画素から構成される
＜１＞乃至＜７＞のいずれかに記載の固体撮像素子。
＜９＞  前記共有画素は、前記共有画素毎に、前記露光時間の異なる複数の画素を、それぞれについて同一画素数だけ含む
＜８＞に記載の固体撮像素子。
＜１０＞  前記共有画素は、前記共有画素毎に、前記露光時間の異なる複数の画素から構成される
＜８＞に記載の固体撮像素子。
＜１１＞  少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
固体撮像素子の動作方法であって、
前記スイッチが、前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替える
固体撮像素子の動作方法。
＜１２＞  少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
撮像装置。
＜１３＞  少なくとも１以上の画素からなる共有画素の単位で設定されるFD（フローティングディフュージョン）と、
前記共有画素単位で設定される、所定行数毎の前記FDを接続するフローティング配線と、
前記フローティング配線と、各行の前記FDとの接続、または、非接続を切り替えるスイッチとを含む
電子機器。
【符号の説明】
【００８９】
１  イメージセンサ，  １１  画素アレイ，  ２１  上チップ，  ２２  下チップ，  ３１，３１−１−１乃至３１−Ｍ−Ｎ  共有画素，  ３２，３２−１乃至３２−Ｍ  垂直信号線，  ４１  DAC，  ４２  コンパレータ，  ４３  垂直転送制御部，  ５１，５１−１乃至５１−３，５１−１１乃至５１−１６  画素回路，  ６１，６１−１  リセット（RST）トランジスタ，  ６２，６２−１  増幅トランジスタ，  ６３，６３−１  選択（SEL）トランジスタ，  ６４，６４−１  FD，  ７１  FD連結用配線，  ８１，８１−１乃至８１−３  スイッチ，  １０１，１０１−１乃至１０１−３  フローティング配線，  １２１，１２１−１乃至１２１−６，１２１−１５１乃至１２１−１５３，１２１−１６１乃至１２１−１６４  スイッチ，  １５１，１５１−１乃至１５１−７  フローティング配線
【図１】
2018012316.tif 000003
【図２】
2018012316.tif 000004
【図３】
2018012316.tif 000005
【図４】
2018012316.tif 000006
【図５】
2018012316.tif 000007
【図６】
2018012316.tif 000008
【図７】
2018012316.tif 000009
【図８】
2018012316.tif 000010
【図９】
2018012316.tif 000011
【図１０】
2018012316.tif 000012
【国際調査報告】
2018012316.tif 000013
2018012316.tif 000014