(57)【要約】  Ｉｎ、Ｇａ及びＳｎを下記原子比    ０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（１）    ０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（２）    ０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（３）で含有し、  かつ、レアアース元素Ｘを下記原子比    ０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（４）で含有する酸化物半導体膜。
2018155301.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（２）
０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（３）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（４）
で含有する酸化物半導体膜。
【請求項２】
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である請求項１に記載の酸化物半導体膜。
【請求項３】
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である請求項２に記載の酸化物半導体膜。
【請求項４】
請求項１から請求項３のいずれか一項に記載の酸化物半導体膜を用いた薄膜トランジスタ。
【請求項５】
Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（５）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（６）
０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（７）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（８）
で含有する酸化物焼結体。
【請求項６】
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である請求項５に記載の酸化物焼結体。
【請求項７】
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である請求項６に記載の酸化物焼結体。
【請求項８】
Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶及びＸ３Ｇａ５Ｏ１２結晶（ここで、Ｘは前記レアアース元素を示す）のいずれか一方又は両方を含有する請求項５から請求項７のいずれか一項に記載の酸化物焼結体。
【請求項９】
相対密度が９５％以上である請求項５から請求項８のいずれか一項に記載の酸化物焼結体。
【請求項１０】
バルク抵抗が３０ｍΩｃｍ以下である請求項５から請求項９のいずれか一項に記載の酸化物焼結体。
【請求項１１】
請求項５から請求項１０のいずれか一項に記載の酸化物焼結体と、バッキングプレートとを含むスパッタリングターゲット。
【請求項１２】
請求項４に記載の薄膜トランジスタを用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体膜、それを用いた薄膜トランジスタ（ＴＦＴ）の酸化物半導体膜等を製造する際に用いることのできるスパッタリングターゲット、及びその材料となる酸化物焼結体に関するものである。
【背景技術】
【０００２】
薄膜トランジスタに用いられるアモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリヤー移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。【０００３】
上記酸化物半導体（膜）の形成に当たっては、スパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。これは、スパッタリング法で形成された薄膜が、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚等の面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。【０００４】
特許文献１には、Ｉｎ２Ｏ３にＧａ２Ｏ３及びＳｎＯ２を添加した酸化物半導体膜に関する例示がなされている。しかし、この膜は、成膜後のキャリヤー制御（キャリヤー濃度の低減）が難しく、当該膜の上にＣＶＤ等により層間絶縁膜等を形成した後では、半導体化しない場合があった。【０００５】
特許文献２には、Ｉｎ２Ｏ３にＧａ２Ｏ３及びＳｎＯ２を添加した酸化物半導体膜とＩｎ２Ｏ３にＧａ２Ｏ３及びＳｎＯ２及びＺｎＯを添加した酸化物半導体膜を積層したトランジスタ及びスパッタリングターゲットが例示されている。【０００６】
特許文献３〜６には、Ｉｎ２Ｏ３、Ｇａ２Ｏ３及びＳｎＯ２からなる透明導電膜の製造方法が記載され、スパッタリングターゲットが例示されている。【０００７】
一方でさらなる高性能なＴＦＴへの強い要求があり、高移動度で、ＣＶＤ等での特性変化の小さい材料への要望は大きい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−２４９５３７号公報
【特許文献２】国際公開２０１５−１０８１１０号公報
【特許文献３】特開２０１１−９４２３２号公報
【特許文献４】特開平４−２７２６１２号公報
【特許文献５】国際公開２００３−０１４４０９号公報
【特許文献６】国際公開２００９−１２８４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、新たな酸化物系で構成される、新たな酸化物半導体膜を提供することである。【００１０】
また、本発明の目的は、ＴＦＴに用いたときに優れたＴＦＴ性能が発揮される酸化物半導体膜、及びそれを形成できるスパッタリングターゲット、及びその材料である酸化物焼結体を提供することである。
【課題を解決するための手段】
【００１１】
本発明によれば、以下の酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲットが提供される。
Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（２）
０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（３）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（４）
で含有する酸化物半導体膜。
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である上記に記載の酸化物半導体膜。
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である上記に記載の酸化物半導体膜。
上記いずれか１つに記載の酸化物半導体膜を用いた薄膜トランジスタ。
Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（５）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（６）
０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（７）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（８）
で含有する酸化物焼結体。
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である上記に記載の酸化物焼結体。
前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である上記に記載の酸化物焼結体。
Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶及びＸ３Ｇａ５Ｏ１２結晶（ここで、Ｘは前記レアアース元素を示す）のいずれか一方又は両方を含有する上記のいずれか一つに記載の酸化物焼結体。
相対密度が９５％以上である上記のいずれか一つに記載の酸化物焼結体。
バルク抵抗が３０ｍΩｃｍ以下である上記のいずれか一つに記載の酸化物焼結体。
上記のいずれか一つに記載の酸化物焼結体と、バッキングプレートとを含むスパッタリングターゲット。
上記に記載の薄膜トランジスタを用いた電子機器。【００１２】
本発明によれば、新たな酸化物系で構成される、新たな酸化物半導体膜が提供できる。
本発明によれば、ＴＦＴに用いたときに優れたＴＦＴ性能が発揮される酸化物半導体膜、及びそれを形成できるスパッタリングターゲット、及びその材料である酸化物焼結体が提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係るターゲットの形状を示す斜視図。
【図２】本発明の一実施形態に係るターゲットの形状を示す斜視図。
【図３】本発明の一実施形態に係るターゲットの形状を示す斜視図。
【図４】本発明の一実施形態に係るターゲットの形状を示す斜視図。
【図５】本発明の一実施形態に係る薄膜トランジスタを示す縦断面図。
【図６】本発明の一実施形態に係る薄膜トランジスタを示す縦断面図。
【図７】本発明の一実施形態に係る量子トンネル電界効果トランジスタを示す縦断面図。
【図８】量子トンネル電界効果トランジスタの他の実施形態を示す縦断面図。
【図９】図８において、ｐ型半導体層とｎ型半導体層の間に酸化シリコン層が形成された部分のＴＥＭ（透過型電子顕微鏡）写真。
【図１０】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図１１】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図１２】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図１３】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図１４】量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。
【図１５】本発明の一実施形態に係る薄膜トランジスタを用いた表示装置を示す上面図。
【図１６】ＶＡ型液晶表示装置の画素に適用することができる画素部の回路を示す図。
【図１７】有機ＥＬ素子を用いた表示装置の画素部の回路を示す図。
【図１８】本発明の一実施形態に係る薄膜トランジスタを用いた固体撮像素子の画素部の回路を示す図。
【図１９】実施例１で作製した焼結体のＸＲＤチャート。
【図２０】実施例２で作製した焼結体のＸＲＤチャート。
【図２１】実施例３で作製した焼結体のＸＲＤチャート。
【図２２】実施例４で作製した焼結体のＸＲＤチャート。
【図２３】比較例１で作製した焼結体のＸＲＤチャート。
【図２４】比較例２で作製した焼結体のＸＲＤチャート。
【図２５】比較例３で作製した焼結体のＸＲＤチャート。
【図２６】比較例４で作製した焼結体のＸＲＤチャート。
【図２７】ガラス基板上に酸化物半導体薄膜を形成した状態を示す縦断面図。
【図２８】図２７の酸化物半導体薄膜上にＳｉＯ2膜を形成した状態を示す図。
【発明を実施するための形態】
【００１４】
［発明の背景］
従来の、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、及び酸化スズ（ＳｎＯ２）を焼結して得られる酸化物焼結体からなるスパッタリングターゲットは、スパッタ時にターゲットにヘアーラインクラックと呼ばれる、微小なライン状のクラックが生じることがあった。これらが生じるとスパッタ時に異常放電を起こして、ノジュールと呼ばれる異物を発生させる場合が有り、製品の歩留まりや性能を低下させる要因となっていた。
【００１５】
ヘアーラインクラックが生じる原因は明らかではないが、スパッタリングターゲット中にＧａ３Ｉｎ５Ｓｎ２Ｏ１６、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６等の化合物が存在すると、スパッタ等により一方向から熱が加わった場合に、これらの化合物の結晶相の間の熱膨張率の違いに起因して、内部応力が発生し、ヘアーラインクラックが発生すると考えられる。
【００１６】
これらの問題を解決するため、本発明者らは、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、及び酸化スズ（ＳｎＯ２）に、レアアース元素Ｘ：（Ｙ、Ｌａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の酸化物Ｘ２Ｏ３：（Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３）を添加して焼結することにより、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６やＧａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６等の化合物の生成を抑制できることを見出した。
これにより、内部応力が発生せず、ヘアーラインクラック等の発生がなくなり、一方で酸化物半導体も安定した組成であることが判明した。
【００１７】
［酸化物焼結体］
本発明の一態様の酸化物焼結体（以下、本発明の焼結体と略称すことがある）は、Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（５）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（６）
０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（７）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（８）
で含有することを特徴とする。
【００１８】
本発明の焼結体は、酸化インジウム、酸化ガリウム及び酸化スズをベースの原料とし、これに結晶の生成抑制剤として、レアアース元素の酸化物を添加して焼結することによって得られる。
【００１９】
「レアアース元素」とは、希土類金属元素とも呼ばれ、周期律表で３族に分類されているスカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイド元素の総称である。「ランタノイド元素」には、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）が含まれる。以下の説明も同様である。
【００２０】
本発明においては、上記レアアース元素のうち、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される、１種以上を用いることが好ましく、イットリウム（Ｙ）、サマリウム（Ｓｍ）及びイッテルビウム（Ｙｂ）からなる群から選択される１種以上を用いることが、さらに好ましい。
レアアース元素Ｘは、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上であるのが、よりさらに好ましい。
【００２１】
レアアース元素は、Ｉｎ（インジウム）元素イオン、Ｇａ（ガリウム）元素イオン、Ｓｎ（スズ）元素イオンのイオン半径より大きなイオン半径を有しており、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６やＧａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６化合物に固溶しない性質を有し、Ｓｎ（スズ）元素やＧａ（ガリウム）元素と反応しやすい性質を持ち、レアアース元素をＸとした場合、Ｘ２Ｓｎ２Ｏ７化合物やＸ３Ｇａ５Ｏ１２化合物を生成することで、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６やＧａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６化合物の結晶の生成抑制剤として機能すると考えられる。
【００２２】
具体的には、Ｉｎ、Ｇａ及びＳｎの原子比組成が下記範囲
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（５）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（６）
０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（７）
となるように、Ｉｎ２Ｏ３，Ｇａ２Ｏ３及びＳｎＯ２を混合し、さらに、レアアース元素Ｘの原子比組成が下記範囲
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（８）
となるように、結晶の生成抑制剤としてＸ２Ｏ３を添加、混合した原料を焼結すればよい。
【００２３】
Ｉｎ２Ｏ３、Ｇａ２Ｏ３及びＳｎＯ２を焼結する際に、結晶の生成抑制剤としてＸ２Ｏ３を加えることにより、従来のＩｎ２Ｏ３、Ｇａ２Ｏ３及びＳｎＯ２を焼結した場合の主成分であった、Ｇａ３ＩｎＳｎ５Ｏ１６化合物やＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物を主成分とすることがなく、Ｉｎ２Ｏ３結晶と、Ｘ２Ｓｎ２Ｏ７結晶及び／又はＸ３Ｇａ５Ｏ１２結晶を含有する、焼結体が得られる。
【００２４】
本発明の一形態であるスパッタリングターゲット（以下、本発明のターゲットと略称することがある）は、上記酸化物焼結体と、バッキングプレートとを含むことを特徴とする。
【００２５】
上記本発明の焼結体を切削研磨加工して板状としたスパッタリングターゲット材を作製し、これを、金属インジウム等の低融点金属を用いて、金属性のバッキングプレートにボンディングすることにより、スパッタリング装置の部材としてのスパッタリングターゲットとすることができる。
以下、上記本発明の焼結体とバッキングプレートとを含む、スパッタリングターゲットにおける焼結体を、「本発明のターゲット材」という。
【００２６】
上記本発明の焼結体（ターゲット材）は、結晶の生成抑制剤としてＸ２Ｏ３を所定の割合で添加して焼結することで、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６等の化合物の生成が抑制される。これらの化合物は、スパッタ時に内部応力を発生させ、ヘアーラインクラックを生じさせると考えられる。
本発明のターゲット材を用いれば、スパッタ時にヘアーラインクラックの発生がなく、ヘアーラインクラックに起因する異常放電によるノジュールと呼ばれる異物の発生もない。
【００２７】
本発明の焼結体（ターゲット材）は、Ｇａ３ＩｎＳｎ５Ｏ１６化合物やＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物は、含まないことが好ましいが、焼結体中のこれらの化合物の合計が、焼結体の主成分とならない量、即ち、５０質量％以下の含有は許容される。
【００２８】
本発明の一実施形態の焼結体では、Ｇａ３ＩｎＳｎ５Ｏ１６化合物、及びＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物のいずれか一方又は両方を含有しないのが好ましい。これらの化合物を含有しないことにより、スパッタ時にヘアーラインクラックが発生しない焼結体（ターゲット材）が得られる。
【００２９】
本発明の一実施形態の焼結体は、Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶及びＸ２ＳｎＯ７結晶（ここで、Ｘは前記レアアース元素である）のいずれか一方又は両方を含有するのが好ましい。
ここで、「Ｉｎ２Ｏ３結晶を主成分とする」とは、焼結体の全酸化物中に占めるＩｎ２Ｏ３結晶の割合が５０質量％を超えることを意味し、より好ましくは、５５質量％以上、さらに好ましくは、６０質量％以上である。
以下、本明細書において「主成分」というときは、焼結体の全酸化物中に占める割合が５０質量％を超えることを意味する。
【００３０】
Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶を含有することにより、Ｘ２Ｏ３を添加しない場合に主成分であった、Ｇａ３ＩｎＳｎ５Ｏ１６化合物やＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物を、含有しない焼結体を得ることができる。これにより、スパッタ時にヘアーラインクラック等が発生しない。
【００３１】
また、本発明の他の実施形態の焼結体では、Ｘ線解析より求めたＩｎ２Ｏ３とＸ２Ｓｎ２Ｏ７の質量比が、Ｉｎ２Ｏ３＞Ｘ２Ｓｎ２Ｏ７であることが好ましい。Ｉｎ２Ｏ３の含有比率がＸ２Ｓｎ２Ｏ７より小さくなると、焼結体（ターゲット材）のバルク抵抗が大きくなる場合が有り、スパッタ時に異常放電やアーク放電等が起こる場合がある。そのため、ＴＦＴの製造工程で歩留まりが低下したり、ＴＦＴの特性が劣化したりする場合がある。Ｉｎ２Ｏ３＞Ｘ２Ｓｎ２Ｏ７であれば、スパッタ時の異常放電等を抑制できるターゲット材となる。
【００３２】
酸化ガリウムは、酸素欠損の発生を抑える効果と、得られる酸化物半導体膜のバンドギャップを大きくする効果が有る。Ｇａの割合［Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０が好ましい。０．０１未満では、酸素欠損を抑える効果が小さく、半導体膜を形成できない場合がある。また、０．３０超では、酸素欠損がなくなり、得られる膜が絶縁膜化する場合がある。また、焼結体をターゲットとして用いた場合にヘアーラインクラック等が発生する恐れがある。
より好ましくは、０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２７であり、さらに好ましくは、０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２３である。
【００３３】
酸化スズは、耐薬品性を有しており、かつ導電膜として使用されることからも分かるように、半導体膜の移動度に影響を及ぼすことは少ないと考えられる。よって、Ｓｎの割合［Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０が好ましい。０．０１未満では、耐薬品性が発現しない場合がある。０．４０超では、耐薬品性が高すぎて、得られる半導体膜をエッチングして、半導体膜のアイランドを形成することができない場合がある。より好ましくは、０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５であり、さらに好ましくは０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０である。
【００３４】
酸化インジウムは、半導体膜の移動度を担う酸化物である。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８が好ましい。０．５５未満では、移動度の低下が起こる場合がある。また、焼結体をターゲットとして用いた場合にヘアーラインクラック等が発生する恐れがある。０．９８超では、結晶化したり、酸素欠損の量が増えすぎて、得られる膜が半導体とならず、導体になる場合がある。より好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６であり、さらに好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４である。
【００３５】
上記ベースの原料にレアアース元素の酸化物を添加しない場合は、結晶相の主成分がＧａ３ＩｎＳｎ５Ｏ１６化合物や、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６化合物である焼結体となる。レアアース元素の酸化物の添加により、Ｉｎ２Ｏ３結晶、Ｚ２Ｓｎ２Ｏ７結晶を含有し、これらを主成分とする焼結体（ターゲット材）が得られる。これにより、ヘアーラインクラック等の課題を解決することができる。
【００３６】
尚、本発明の酸化物焼結体は、本質的に、金属元素としてＩｎ、Ｇａ、Ｓｎ及びレアアース元素のみを含んでいてもよい。この場合、不可避不純物としての他の金属元素を含んでいてもよい。
【００３７】
不可避不純物の例としては、アルカリ金属、およびアルカリ土類金属（Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等など）が上げられ、１０ｐｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１００ｐｐｂ以下が良い。不純物濃度は、ＩＣＰやＳＩＭＳにより測定することができる。また、アルカリ金属やアルカリ土類金属の他に、水素や窒素元素を含む場合も有る。この場合、ＳＩＭＳによる測定で５ｐｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１００ｐｐｂ以下が良い。
【００３８】
また、本発明の酸化物焼結体中の全金属元素の、例えば、７０％原子以上、８０原子％以上、９０原子％以上、９５原子％以上、９８原子％以上又は９９原子%以上が、Ｉｎ、Ｇａ、Ｓｎ及びレアアース元素で占められていてもよい。
本発明の酸化物焼結体は、Ｉｎ、Ｇａ、Ｓｎ及びレアアース元素以外の金属元素として、例えば、Ｃｅ（セリウム）元素等を含んでいてもよい。
【００３９】
本発明の一実施形態の焼結体（ターゲット材）におけるレアアース元素Ｘの割合は、下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（８）
の範囲であることが好ましい。０．０３未満では、Ｇａ３ＩｎＳｎ５Ｏ１６化合物や、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６化合物の生成を、十分に抑えることができない場合がある。また、０．２５超では、得られる酸化物半導体膜を用いた薄膜トランジスタの移動度が小さくなり、実用に供さなくなる場合がある。レアアース元素の添加により、得られる酸化物半導体膜を用いた薄膜トランジスタの、耐ＣＶＤ性が向上する効果が得られる。より好ましくは、０．０４≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２０であり、さらに好ましくは、０．０５≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．１７である。
【００４０】
本発明の一実施形態の焼結体（ターゲット材）は、より好ましくは、Ｉｎ、Ｇａ及びＩｎを下記原子比
０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２７    ・・・（５Ａ）
０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５    ・・・（６Ａ）
０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６    ・・・（７Ａ）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０４≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２０  ・・・（８Ａ）
で含有する。
【００４１】
本発明の一実施形態の焼結体（ターゲット材）は、さらに好ましくは、Ｉｎ、Ｇａ及びＩｎを下記原子比
０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２３    ・・・（５Ｂ）
０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（６Ｂ）
０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４    ・・・（７Ｂ）
で含有し、
かつ、Ｘを下記原子比
０．０５≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．１７  ・・・（８Ｂ）
で含有する。
【００４２】
本発明の一実施形態の焼結体（ターゲット材）は、相対密度が９５％以上である。
焼結体（ターゲット材）の相対密度が９５％未満であると、スパッタ時にヘアーラインクラックが入ったりノジュールが発生し、得られる酸化物半導体膜を用いた薄膜トランジスタの性能の低下をもたらしたり、歩留まりを低下させる場合がある。得られる膜の密度も低くなり、当該膜の上に保護絶縁膜や層間絶縁膜をＣＶＤ装置を用いて形成する際に、ＣＶＤ装置での成膜温度を下げざるを得なくなり、耐久性の乏しい膜となる場合がある。焼結体（ターゲット材）の相対密度は、好ましくは、９７％以上であり、より好ましくは、９８％であり、さらに好ましくは、９９％以上である。
相対密度は実施例に記載の方法により測定できる。
【００４３】
本発明の一実施形態の焼結体は、バルク抵抗が３０ｍΩｃｍ以下であることが好ましい。バルク抵抗が３０ｍΩｃｍ以下であれば、高パワーでスパッタリングした場合でも、異常放電の発生や、エロージョン部の変色及びノジュールの発生等がなく、安定したスパッタリングを行うことができるようになる。バルク抵抗は、より好ましくは２０ｍΩｃｍ以下であり、さらに好ましくは１８Ωｃｍ以下である。バルク抵抗の下限は、通常０．１ｍΩｃｍであり、好ましくは１ｍΩｃｍである。
バルク抵抗は、例えば、四探針法に基づき測定することができる。
【００４４】
［酸化物焼結体の製造方法］
本発明の一実施形態に係る酸化物焼結体は、原料粉末を混合する混合工程と、混合した粉末を成形して成型体を得る成形工程と、成形体を焼結する焼結工程を実施することにより製造できる。
原料としてはインジウム化合物、ガリウム化合物、スズ化合物、およびレアアース化合物が挙げられ、これら化合物としては酸化物が好ましい。例えば、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）及び希土類酸化物を用いる。
【００４５】
酸化インジウム粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物だけでなく、塩化物、硝酸塩、酢酸塩等のインジウム塩を用いても構わない。
酸化ガリウム粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物だけでなく、塩化物、硝酸塩、酢酸塩等のガリウム塩を用いても構わない。
酸化スズ粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物だけでなく、塩化物、硝酸塩、酢酸塩等のアルミニウム塩を用いても構わない。
希土類酸化物粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物でなくてもよい。
【００４６】
使用する原料粉末は、式（５）から（８）に記載の原子比を満たすように混合するのが好ましい。
【００４７】
混合工程する方法は特に制限されず、原料粉末を１度又は２回以上に分けて混合粉砕して行うことができる。混合粉砕手段は、例えば、ボールミル、ビーズミル、ジェットミル又は超音波装置等の公知の装置が使用できる。
【００４８】
上記の混合工程で調製した原料を、公知の方法により成形し、焼結することにより酸化物焼結体とする。
成形工程では、混合工程で得た混合粉を、例えば加圧成形して成形体とする。この工程により、製品の形状（例えば、スパッタリングターゲットとして好適な形状）に成形する。
成形処理としては、例えば、金型成形、鋳込み成形、射出成形等が挙げられるが、焼結密度の高い酸化物焼結体を得るためには、冷間静水圧（ＣＩＰ）等で成形するのが好ましい。
成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
【００４９】
焼結工程では、成形工程で得られた成形体を焼成する。
焼結条件としては、大気圧下、酸素ガス雰囲気又は酸素ガス加圧下に、通常、１２００〜１５５０℃において、通常、３０分〜３６０時間、好ましくは８〜１８０時間、より好ましくは１２〜９６時間焼結する。焼結温度が１２００℃未満であると、ターゲットの密度が上がり難くなったり、焼結に時間がかかり過ぎたりするおそれがある。一方、１５５０℃を超えると成分の気化により、組成がずれたり、炉を傷めたりするおそれがある。
燃焼時間が３０分未満であると、ターゲットの密度が上がり難く、３６０時間より長いと、製造時間がかかり過ぎコストが高くなるため、実用上採用できない。前記範囲内であると相対密度を向上させ、バルク抵抗を下げることができる。
【００５０】
［スパッタリングターゲット］
本発明の一実施形態に係る酸化物焼結体を用いて、スパッタリングターゲットとすることができる。具体的には、酸化物焼結体を切削・研磨加工し、バッキングプレートにボンディングすることによって、スパッタリングターゲットとすることができる。
バッキングプレートとの接合率は、９５％以上であると好ましい。接合率はＸ線ＣＴより確認することができる。
本発明の一実施形態に係るスパッタリングターゲット（以下、本発明のターゲットという）は、上記本発明の一実施形態に係る酸化物焼結体（以下、併せて、本発明の酸化物焼結体という）と、バッキングプレートとを含む。本発明の一実施形態のスパッタリングターゲットは、上記本発明の酸化物焼結体と、必要に応じて酸化物焼結体に設けられる、バッキングプレート等の冷却および保持用の部材とを含むことが好ましい。
本発明のターゲットを構成する酸化物焼結体（ターゲット材）は、上記本発明の酸化物焼結体に研削加工を施したものであるから、ターゲット材は、物質としては、本発明の酸化物焼結体と同一である。従って、本発明の酸化物焼結体についての説明はターゲット材にもそのまま当てはまる。
【００５１】
酸化物焼結体の形状は特に限定されないが、図１の符号１に示すような板状でもよく、図２の符号１Ａに示すような円筒状でもよい。板状の場合、平面形状は、図１の符号１に示すような矩形でもよく、図３の符号１Ｂに示すように円形でもよい。酸化物焼結体は一体成型でもよく、図４に示すように、複数に分割した酸化物焼結体（符号１Ｃ）をバッキングプレート３に各々固定した多分割式でもよい。
バッキングプレート３は、酸化物焼結体の保持や冷却用の部材である。材料は銅等の熱伝導性に優れた材料が好ましい。
【００５２】
スパッタリングターゲットは、例えば以下の工程で製造される。
酸化物焼結体の表面を研削する工程（研削工程）。
酸化物焼結体をバッキングプレートにボンディングする工程（ボンディング工程）。
以下、各工程を具体的に説明する。
【００５３】
＜研削工程＞
研削工程では、焼結体を、スパッタリング装置への装着に適した形状に切削加工する。
焼結体表面は、高酸化状態の焼結部が存在したり、面が凸凹であることが多く、また、所定の寸法に切断加工する必要がある。
焼結体の表面は０．３ｍｍ以上研削するのが好ましい。研削する深さは、０．５ｍｍ以上研削するのが好ましく、２ｍｍ以上が特に好ましい。０．３ｍｍ以上研削することにより、表面付近の結晶構造の変動部分を除去できる。
【００５４】
酸化物焼結体を例えば、平面研削盤で研削して平均表面粗さＲａが５μｍ以下の素材とするのが好ましい。さらにスパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００×１０-10ｍ以下としてもよい。鏡面加工（研磨）は、機械的な研磨、化学研磨、およびメカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液は水）で＃２０００番以上にポリッシングしてもよく、遊離砥粒ラップ（研磨材はＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えて、ラッピングしてもよい。研磨方法はこれらの方法に限定されない。研磨材は、＃２００番、もしくは＃４００番、さらには＃８００番のものが挙げられる。
【００５５】
研削工程後の酸化物焼結体は、エアーブローや流水洗浄等で清浄するのが好ましい。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。なお、エアーブローや流水洗浄では清浄力に限界があるので、さらに超音波洗浄等を行なうこともできる。超音波洗浄は、周波数が２５ｋＨｚ以上、３００ｋＨｚ以下の間で、多重発振させて行なう方法が有効である。例えば周波数が２５ｋＨｚ以上、３００ｋＨｚの間で、２５ｋＨｚ刻みに１２種類の周波数を多重発振させて、超音波洗浄を行なうのが良い。
【００５６】
＜ボンディング工程＞
ボンディング工程では、研削後の焼結体を、金属インジウムなどの低融点金属で、バッキングプレートにボンディングする。
以上がスパッタリングターゲットの説明である。
【００５７】
［酸化物半導体膜］
本発明の一態様の酸化物半導体膜（以下、本発明の半導体膜と略称することがある）は、Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０    ・・・（２）
０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８    ・・・（３）で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（４）
で含有することを特徴とする。
本発明の半導体膜は、薄膜トランジスタの半導体層（半導体部分）として好適に用いることができる。
【００５８】
上記原子比組成を有する本発明の半導体膜は、同じ原子比組成を有する上記本発明のスパッタリングターゲットを、スパッタすることによって形成することができる。
酸化物焼結体からなるスパッタリングターゲットを、スパッタして形成された膜の原子比組成は、用いたスパッタリングターゲットの原子比組成と一致する。
【００５９】
スパッタ法としては、ＤＣスパッタ法、ＲＦスパッタ法、パルスＤＣスパッタ法等が好適に使用できる。パルスＤＣスパッタ法の場合、１０ｋＨｚ〜３００ｋＨｚのパルスにて、デューティー比２０〜９０％にて成膜することができる。出力は成膜速度の関数であり、得たい成膜速度に合わせて調整すればよい。
【００６０】
本発明の一実施形態の半導体膜は、スパッタによって成膜されたときにアモルファス状態であり、加熱処理（アニール処理）後もアモルファス状態であることが好ましい。酸化インジウム結晶が生成すると、その結晶にスズがドーピングされＩＴＯと同様に導電化する場合がある。酸化インジウム結晶が微結晶の場合は、アモルファス状の部分と微結晶が混在することになり、それらの界面でキャリヤーが散乱され移動度が低下する場合がある。また、アモルファス状の部分と微結晶の間に酸素欠損等が生じると、光吸収の色中心を生成する場合があり、ＴＦＴの光安定性が損なわれる場合がある。
【００６１】
酸化物半導体膜の原子比組成が上記範囲以外では、薄膜トランジスタを形成する工程で使用されるＣＶＤ成膜装置での処理の際に、薄膜トランジスタの半導体部分（本発明の半導体膜）のキャリヤー濃度が上昇し、その後のアニール処理によってもキャリヤー濃度が低下せず、ＴＦＴとして作動しなくなる場合があった。そのため、ＣＶＤ装置の成膜温度を低下させて、キャリヤー濃度の上昇を抑え、ＴＦＴ特性の発現を行っていたが、ＣＶＤ装置の成膜温度を低減させたことにより、耐久性の乏しい半導体膜しか得られず、ＴＦＴ特性も劣ったものとなる場合がある。
【００６２】
本発明の半導体膜において、酸化ガリウムは、酸素欠損の発生を抑える効果と、酸化物半導体膜のバンドギャップを大きくする効果が有る。Ｇａの割合［Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０であることが好ましい。０．０１未満では、酸素欠損を抑える効果が小さく、半導体膜にならない場合がある。また、０．３０超では、酸素欠損がなくなり、絶縁膜となる場合があった。より好ましくは、０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２５、さらに好ましくは、０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２０である。
【００６３】
本発明の半導体膜において、酸化スズは、耐薬品性を有しており、かつ導電膜として使用されることからもわかるように、半導体膜の移動度に影響を及ぼすことは少ないと考えられる。よって、Ｓｎの割合［Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０が好ましい。０．０１未満では、耐薬品性が得られない場合がある。０．４０超では、耐薬品性が高すぎて、エッチングによる半導体膜のアイランド形成ができない場合がある。より好ましくは、０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５、さらに好ましくは０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０である。
【００６４】
本発明の半導体膜において、酸化インジウムは、半導体膜の移動度を担う酸化物である。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８が好ましい。０．５５未満では、半導体膜の移動度の低下が起こる場合がある。０．９８以上では、半導体膜が結晶化したり、酸素欠損の量が増えすぎて、半導体化せず、導体になる場合がある。より好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６、さらに好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４である。
【００６５】
本発明の半導体膜において、レアアース元素Ｘの酸化物は、半導体膜を非晶質化する作用と、酸素欠損によるキャリャーの発生を抑える作用を有する。ベースの原料酸化物における酸化インジウムの割合が多い酸化物半導体膜の場合、レアアース元素Ｘの酸化物の量を比較的多くしないと半導体膜が結晶化してしまったり、結晶化による酸化スズのドーパント効果によるキャリヤーの増大や、アモルファス状態での酸素欠損によるキャリヤーの増大を抑えることができなくなる。一方、ベースの原料酸化物における酸化インジウムの割合が少ない酸化物半導体膜の場合、レアアース元素Ｘの酸化物の量を比較的少なくしないと、膜が絶縁化したり、当該酸化物半導体膜を用いた薄膜トランジスタの移動度が低下したりする場合が有る。ベースの原料酸化物におけるＩｎの割合に合わせて、レアアース元素Ｘの割合を適宜調整すればよい。
【００６６】
例えば、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上の場合には、レアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］は、０．０３以上、好ましくは、０．０４以上が好ましく、より好ましくは０．０５以上であり、上限は０．２５以下であることが好ましい。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上では、半導体膜が結晶化しやすくなる場合があり、その結晶化を抑えるためにレアアース元素Ｘの添加量を増量することが好ましい。また、酸化インジウムの酸素欠損量もＩｎの割合の増大に従って増大するので、キャリヤー発生を抑えるためにも、半導体膜中のレアアース元素Ｘの添加量を増加させることが好ましい。
【００６７】
また、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．７０以下の場合は、添加するレアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］を０．２５以下とすることが好ましく、より好ましくは０．２０以下にする。より好ましくは０．１７以下である。下限は０．０３以上であることが好ましい。
レアアース元素Ｘは、酸素欠損によるキャリヤーの発生を抑える効果が大きく、例えば、ケミカルベーパーデポジション（ＣＶＤ）処理等により、層間絶縁膜やゲート絶縁膜の形成時に半導体膜に発生するキャリヤーを、後アニール時に正常なキャリヤー濃度に戻す能力が高い。レアアース元素Ｘのこの性質により、ＣＶＤ処理等により一旦はキャリヤー濃度が高くなっても、後アニールにより膜が半導体として機能し得る正常なキャリヤー濃度に戻り、ＴＦＴ特性を回復することができることが分かった。
【００６８】
Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が上記の中間の、０．７０超０．８５未満の場合は、成膜の条件（酸素濃度、基板温度、成膜圧力、背圧等）を適宜選択すればよい。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が上記の中間の、０．７０超０．８５未満の場合において、Ｇａの割合［Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．１０を超える場合は、酸化ガリウムのアモルファス化効果、及びキャリヤーの制御効果が発現するので、レアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］は、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上の場合ほどの量は必要ないが、半導体膜の用途により耐ＣＶＤ性等を持たせたい場合や、半導体膜の耐久性をより向上させたい場合には、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上の場合と同じ程度の量を添加すればよい。
【００６９】
一方、Ｓｎの割合［Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．２０を超える場合は、耐薬品性が非常に高くなるので、エッチングプロセス等に耐性のある半導体膜が得られる。さらにＣＶＤ耐性や、ＴＦＴの耐久性を考慮してＸの割合を適宜選択すればよい。一方で、本発明の半導体膜を、薄膜トランジスタの移動度の高い用途に適用する場合には、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）(原子比）］が０．８５以下の場合の、レアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］を減らすことができる。これにより、移動度が高い酸化物半導体膜を用いた、薄膜トランジスタを提供することができるようになる。
【００７０】
また、酸化ガリウム及び／又はレアアース元素Ｘの酸化物の添加は、酸化物半導体膜のバンドギャップを向上させる効果が有り、光耐性の高い酸化物半導体膜及び薄膜トランジスタ（ＴＦＴ）を得やすくなる。酸化ガリウムとレアアース元素Ｘの酸化物の量は、酸素欠損量とも密接に関係しているので、得られる半導体膜の用途に応じた耐久性の要望に合わせて適宜選択すればよい。
【００７１】
本発明の一実施形態の酸化物半導体膜は、Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２５    ・・・（１Ａ）
０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５    ・・・（２Ａ）
０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６    ・・・（３Ａ）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（４Ａ）
で含有することが好ましい。
【００７２】
本発明の一実施形態の酸化物半導体膜は、Ｉｎ、Ｇａ及びＳｎを下記原子比
０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２０    ・・・（１Ｂ）
０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０    ・・・（２Ｂ）
０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４    ・・・（３Ｂ）
で含有し、
かつ、レアアース元素Ｘを下記原子比
０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５  ・・・（４Ｂ）
で含有することがより好ましい。
【００７３】
酸化物半導体膜は、レアアース元素のうち、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される、１種以上を用いることが好ましく、イットリウム（Ｙ）、サマリウム（Ｓｍ）及びイッテルビウム（Ｙｂ）からなる群から選択される１種以上を用いることが、さらに好ましい。
レアアース元素Ｘは、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上であるのが、よりさらに好ましい。
【００７４】
酸化物半導体膜中の各金属元素の含有量（原子比）は、ＩＣＰ（Inductive Coupled Plasma）測定またはＸＲＦ（X−ｒａｙFluorescence）測定により、各元素の存在量を測定することで求めることができる。ＩＣＰ測定は誘導プラズマ発光分析装置を用いることができる。ＸＲＦ測定は薄膜蛍光Ｘ線分析装置（ＡＺＸ４００、リガク社製）を用いることができる。
【００７５】
また、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ分析を用いても誘導プラズマ発光分析と同等の精度で酸化物半導体薄膜中の各金属元素の含有量（原子比）を分析できる。誘導プラズマ発光分析装置または薄膜蛍光Ｘ線分析装置で測定した金属元素の原子比が既知の標準酸化物薄膜の上面に、ソース・ドレイン電極をＴＦＴ素子と同様の材料をチャネル長で形成したものを標準材料とし、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ（ＩＭＳ ７ｆ−Ａｕｔｏ、ＡＭＥＴＥＫ社製）により酸化物半導体層の分析に行い各元素の質量スペクトル強度を得、既知の元素濃度と質量スペクトル強度の検量線を作製する。次に、実ＴＦＴ素子の酸化物半導体膜部分を、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ分析によるスペクトル強度から、前述の検量線を用いて、原子比を算出すると、算出された原子比は、別途薄膜蛍光Ｘ線分析装置または誘導プラズマ発光分析装置で測定された酸化物半導体膜の原子比の２原子％以内であることが確認できる。
【００７６】
［薄膜トランジスタ］
本発明の一態様の薄膜トランジスタ（以下、本発明のＴＦＴと略称することがある）は、上記本発明の酸化物半導体膜を用いたことを特徴とする。
本発明の一実施形態の薄膜トランジスタの形状は、特に限定されないが、バックチャンネルエッチ型トランジスタ、エッチストッパー型トランジスタ、トップゲート型トランジスタ等が好ましい。
本発明の一実施形態に係る非晶質酸化物半導体膜は薄膜トランジスタに用いることができ、薄膜トランジスタのチャネル層として好適である。
本発明の一実施形態に係る薄膜トランジスタは、本発明の一実施形態に係る非晶質酸化物半導体膜を、チャネル層として有していれば他の素子構成は特に限定されず、公知のものを採用することができる。本発明の薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置に好適に用いることができる。
【００７７】
本発明の一実施形態に係る薄膜トランジスタにおけるチャネル層の膜厚は、通常１０〜３００ｎｍ、好ましくは２０〜２５０ｎｍである。
【００７８】
本発明の一実施形態に係る薄膜トランジスタにおけるチャネル層は、通常、Ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せて、ＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。
【００７９】
本発明の一実施形態に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
【００８０】
本発明の一実施形態に係る薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ、高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
本発明の一実施形態に係る薄膜トランジスタは、表示装置に好適に用いることができる。
【００８１】
大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく、低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成、及びトップコンタクト構成の薄膜トランジスタが、移動度等の特性が良好で工業化しやすいため特に好ましい。
【００８２】
具体的な薄膜トランジスタの例を図５および図６に示す。
図５に示すように、薄膜トランジスタ１００は、シリコンウエハ２０、ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、ドレイン電極６０、および層間絶縁膜７０、７０Ａを備える。
【００８３】
シリコンウエハ２０はゲート電極である。ゲート絶縁膜３０はゲート電極と酸化物半導体薄膜４０の導通を遮断する絶縁膜であり、シリコンウエハ２０上に設けられる。
酸化物半導体薄膜４０はチャネル層であり、ゲート絶縁膜３０上に設けられる。酸化物半導体薄膜４０は本発明の一実施形態に係る酸化物半導体薄膜が用いられる。
【００８４】
ソース電極５０およびドレイン電極６０は、ソース電流およびドレイン電流を酸化物半導体薄膜４０に流すための導電端子であり、酸化物半導体薄膜４０の両端近傍に接触するように、各々設けられる。
層間絶縁膜７０は、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。
層間絶縁膜７０Ａは、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。層間絶縁膜７０Ａは、ソース電極５０とドレイン電極６０の間の導通を遮断する絶縁膜でもある。層間絶縁膜７０Ａは、チャネル層保護層でもある。
【００８５】
図５に示すように、薄膜トランジスタ１００Ａの構造は、薄膜トランジスタ１００と同様であるが、ソース電極５０およびドレイン電極６０を、ゲート絶縁膜３０と酸化物半導体薄膜４０の両方に接触するように設けている点が異なる。ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、およびドレイン電極６０を覆うように、層間絶縁膜７０Ｂが一体に設けられている点も異なる。
【００８６】
ドレイン電極６０、ソース電極５０およびゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。図５および図６で挙げた例では、シリコンウエハを基板として用いており、シリコンウエハが電極としても作用するが、電極材料はシリコンに限定されない。
例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、ＺｎＯ、およびＳｎＯ２等の透明電極や、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｔｉ、およびＴａ等の金属電極、またはこれらを含む合金の金属電極や積層電極を用いることができる。
また、図５および図６において、ガラス等の基板上にゲート電極を形成してもよい。
【００８７】
層間絶縁膜７０、７０Ａ、７０Ｂを形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。層間絶縁膜７０、７０Ａ、７０Ｂを形成する材料として、具体的には、例えば、ＳｉＯ2、ＳｉＮx、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＴｉＯ2、ＭｇＯ、ＺｒＯ2、ＣｅＯ2、Ｋ2Ｏ、Ｌｉ2Ｏ、Ｎａ2Ｏ、Ｒｂ2Ｏ、Ｓｃ2Ｏ3、Ｙ2Ｏ3、ＨｆＯ2、ＣａＨｆＯ3、ＰｂＴｉＯ3、ＢａＴａ2Ｏ6、ＳｒＴｉＯ3、Ｓｍ2Ｏ3、およびＡｌＮ等の化合物を用いることができる。
【００８８】
本発明の一実施形態に係る薄膜トランジスタが、バックチャネルエッチ型(ボトムゲート型)の場合、ドレイン電極、ソース電極およびチャネル層上に保護膜を設けることが好ましい。保護膜を設けることにより、ＴＦＴの長時間駆動した場合でも耐久性が向上しやすくなる。なお、トップゲート型のＴＦＴの場合、例えばチャネル層上にゲート絶縁膜を形成した構造となる。
【００８９】
保護膜または絶縁膜は、例えばＣＶＤにより形成することができるが、その際に高温度によるプロセスになる場合がある。また、保護膜または絶縁膜は、成膜直後は不純物ガスを含有していることが多く、加熱処理（アニール処理）を行うことが好ましい。加熱処理で不純物ガスを取り除くことにより、安定した保護膜または絶縁膜となり、耐久性の高いＴＦＴ素子を形成しやすくなる。
【００９０】
本発明の一実施形態に係る酸化物半導体薄膜を用いることにより、ＣＶＤプロセスにおける温度の影響、およびその後の加熱処理による影響を受けにくくなるため、保護膜または絶縁膜を形成した場合であっても、ＴＦＴ特性の安定性を向上させることができる。
【００９１】
トランジスタ特性において、Ｏｎ／Ｏｆｆ特性はディスプレイの表示性能を決める要素である。液晶のスイッチングとして使用する場合は、Ｏｎ／Ｏｆｆ比は６ケタ以上であることが好ましい。ＯＬＥＤの場合は電流駆動のためＯｎ電流が重要だが、Ｏｎ／Ｏｆｆ比に関しては同様に６ケタ以上であることが好ましい。
【００９２】
本発明の一実施形態に係る薄膜トランジスタは、Ｏｎ／Ｏｆｆ比が１×１０６以上であることが好ましい。
ｏｎ−ｏｆｆ比は、Ｖｇ＝−１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として、比［Ｏｎ電流値／Ｏｆｆ電流値］を決めることにより、求められる。
また、本発明の一実施形態に係るＴＦＴの移動度は、５ｃｍ２／Ｖｓ以上であることが好ましく、１０ｃｍ２／Ｖｓ以上であることが好ましい。
飽和移動度は、ドレイン電圧を２０Ｖ印加した場合の伝達特性から求められる。具体的に、伝達特性Ｉｄ−Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、飽和領域の式により飽和移動度を求めることにより、算出できる。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
【００９３】
閾値電圧（Ｖｔｈ）は、−３．０Ｖ以上、３．０Ｖ以下が好ましく、−２．０Ｖ以上、２．０Ｖ以下がより好ましく、−１．０Ｖ以上、１．０Ｖ以下がさらに好ましい。閾値電圧（Ｖｔｈ）が−３．０Ｖ以上であると、高移動度の薄膜トランジスタができる。閾値電圧（Ｖｔｈ）が３．０Ｖ以下であると、オフ電流が小さく、オンオフ比の大きな薄膜トランジスタができる。
【００９４】
閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０-9ＡでのＶｇで定義できる。
ｏｎ−ｏｆｆ比は１０6以上、１０12以下が好ましく、１０7以上、１０11以下がより好ましく、１０8以上、１０10以下がさらに好ましい。ｏｎ−ｏｆｆ比が１０6以上であると、液晶ディスプレイの駆動ができる。ｏｎ−ｏｆｆ比が１０12以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、オフ電流を１０-11Ａ以下にでき、ＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
【００９５】
＜量子トンネル電界効果トランジスタ＞
本発明の一実施形態に係る酸化物半導体薄膜は、量子トンネル電界効果トランジスタ（ＦＥＴ）に用いることもできる。
【００９６】
図７に、一実施形態に係る、量子トンネル電界効果トランジスタ（ＦＥＴ）の模式図（縦断面図）を示す。
量子トンネル電界効果トランジスタ５０１は、ｐ型半導体層５０３、ｎ型半導体層５０７、ゲート絶縁膜５０９、ゲート電極５１１、ソース電極５１３、およびドレイン電極５１５を備える。
【００９７】
ｐ型半導体層５０３、ｎ型半導体層５０７、ゲート絶縁膜５０９、およびゲート電極５１１は、この順番に積層されている。
ソース電極５１３は、ｐ型半導体層５０３上に設けられる。ドレイン電極５１５はｎ型半導体層５０７上に設けられる。
ｐ型半導体層５０３は、ｐ型のＩＶ族半導体層であり、ここではｐ型シリコン層である。
ｎ型半導体層５０７は、ここでは上記実施形態に係るイメージセンサーに用いた、ｎ型の酸化物半導体薄膜である。ソース電極５１３およびドレイン電極５１５は導電膜である。
【００９８】
図７では図示していないが、ｐ型半導体層５０３上には絶縁層が形成されてもよい。この場合、ｐ型半導体層５０３とｎ型半導体層５０７は、絶縁層を部分的に開口した領域であるコンタクトホールを介して接続されている。図７では図示していないが、量子トンネル電界効果トランジスタ５０１は、その上面を覆う層間絶縁膜を備えてもよい。
【００９９】
量子トンネル電界効果トランジスタ５０１は、ｐ型半導体層５０３とｎ型半導体層５０７により形成された、エネルギー障壁をトンネリングする電流を、ゲート電極５１１の電圧により制御する、電流のスイッチングを行う量子トンネル電界効果トランジスタ（ＦＥＴ）である。この構造では、ｎ型半導体層５０７を構成する酸化物半導体のバンドギャップが大きくなり、オフ電流を小さくすることができる。
【０１００】
図８に、他の実施形態に係る量子トンネル電界効果トランジスタ５０１Ａの模式図（縦断面図）を示す。
量子トンネル電界効果トランジスタ５０１Ａの構成は、量子トンネル電界効果トランジスタ５０１と同様であるが、ｐ型半導体層５０３とｎ型半導体層５０７の間に、酸化シリコン層５０５が形成されている点が異なる。酸化シリコン層が有ることにより、オフ電流を小さくすることが出来る。
酸化シリコン層５０５の厚みは、１０ｎｍ以下であるのが好ましい。１０ｎｍ以下とすることにより、トンネル電流が流れなかったり、形成されるエネルギー障壁が形成しにくかったり障壁高さが変化したりするのを防止でき、トンネリング電流が低下したり、変化したりするのを防げる。好ましくは、８ｎｍ以下、より好ましくは５ｎｍ以下、更に好ましくは３ｎｍ以下、更により好ましくは１ｎｍ以下である。
図９にｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５が形成された部分のＴＥＭ写真を示す。
【０１０１】
量子トンネル電界効果トランジスタ５０１及び５０１Ａも、ｎ型半導体層５０７はｎ型酸化物半導体である。
【０１０２】
ｎ型半導体層５０７を構成する酸化物半導体は、非晶質でもよい。非晶質であることにより、蓚酸などの有機酸でエッチング可能となり、他の層とのエッチング速度の差が大きくなり、配線などの金属層への影響もなく、良好にエッチングできる。
【０１０３】
ｎ型半導体層５０７を構成する酸化物半導体は、結晶質でもよい。結晶質であることにより、非晶質の場合よりもバンドギャップが大きくなり、オフ電流を小さくできる。仕事関数も大きくできることから、ｐ型のＩＶ族半導体材料とｎ型半導体層５０７により形成されるエネルギー障壁を、トンネリングする電流を制御しやすくなる。
【０１０４】
量子トンネル電界効果トランジスタ５０１の製造方法は、特に限定しないが、以下の方法を例示できる。
まず、図１０に示すように、ｐ型半導体層５０３上に絶縁膜５０５Ａを形成し、絶縁膜５０５Ａの一部をエッチング等で開口してコンタクトホール５０５Ｂを形成する。
次に、図１１に示すように、ｐ型半導体層５０３および絶縁膜５０５Ａ上にｎ型半導体層５０７を形成する。この際、コンタクトホール５０５Ｂを介してｐ型半導体層５０３とｎ型半導体層５０７を接続する。
【０１０５】
次に、図１２に示すように、ｎ型半導体層５０７上に、ゲート絶縁膜５０９およびゲート電極５１１をこの順番に形成する。
次に、図１３に示すように、絶縁膜５０５Ａ、ｎ型半導体層５０７、ゲート絶縁膜５０９およびゲート電極５１１を覆うように、層間絶縁膜５１９を設ける。
【０１０６】
次に、図１４に示すように、ｐ型半導体層５０３上の絶縁膜５０５Ａ、および層間絶縁膜５１９の一部を開口して、コンタクトホール５１９Ａを形成し、コンタクトホール５１９Ａにソース電極５１３を設ける。
さらに、図１４に示すように、ｎ型半導体層５０７上のゲート絶縁膜５０９および層間絶縁膜５１９の一部を開口してコンタクトホール５１９Ｂを形成し、コンタクトホール５１９Ｂにドレイン電極５１５を形成する。
以上の手順で量子トンネル電界効果トランジスタ５０１を製造できる。
【０１０７】
なお、ｐ型半導体層５０３上にｎ型半導体層５０７を形成した後で、１５０℃以上、６００℃以下の温度で熱処理を行うことで、ｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５を形成できる。この工程を追加することにより、量子トンネル電界効果トランジスタ５０１Ａを製造できる。
【０１０８】
本発明の一実施形態に係る薄膜トランジスタは、チャネルドープ型薄膜トランジスタであることが好ましい。チャネルドープ型トランジスタとは、チャネルのキャリヤーを、雰囲気や温度等外界の刺激に対して変動しやすい酸素欠損ではなく、ｎ型ドーピングにより適切に制御したトランジスタであり、高移動度と高信頼性を両立する効果が得られる。
【０１０９】
［薄膜トランジスタの用途］
本発明の一実施形態に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、および差動増幅回路等の各種の集積回路にも適用でき、それらを電子機器等に適用することができる。さらに、本発明の一実施形態に係る薄膜トランジスタは、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、および抵抗素子にも適応できる。
本発明の一実施形態に係る薄膜トランジスタは、表示装置及び固体撮像素子等に好適に用いることができる。
以下、本発明の一実施形態に係る薄膜トランジスタを、表示装置および固体撮像素子に用いる場合について、説明する。
【０１１０】
まず、本発明の一実施形態に係る薄膜トランジスタを表示装置に用いる場合について、図１５〜図１７を参照して説明する。
図１５は、本発明の一実施形態に係る表示装置の上面図である。図１６は、本発明の一実施形態に係る表示装置の画素部に、液晶素子を適用する場合の画素部の回路を説明するための回路図である。また、図１７は、本発明の一実施形態に係る表示装置の画素部に、有機ＥＬ素子を適用する場合の画素部の回路を説明するための回路図である。
【０１１１】
画素部に配置するトランジスタは、本発明の一実施形態に係る薄膜トランジスタを用いることができる。本発明の一実施形態に係る薄膜トランジスタはｎチャネル型とすることが容易なので、ｎチャネル型トランジスタで構成できる駆動回路の一部を、画素部のトランジスタと同一基板上に形成する。画素部や駆動回路に本実施の形態に示す薄膜トランジスタを用いることにより、信頼性の高い表示装置を提供できる。
【０１１２】
アクティブマトリクス型表示装置の上面図の一例を図１５に示す。表示装置の基板３００上には、画素部３０１、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４が形成される。画素部３０１には、複数の信号線が信号線駆動回路３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路３０２、および第２の走査線駆動回路３０３から延伸して配置される。走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられる。表示装置の基板３００は、ＦＰＣ（Flexible Printed Circuit）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続される。
【０１１３】
図１５では、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４は、画素部３０１と同じ基板３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
【０１１４】
また、画素の回路構成の一例を図１６に示す。ここでは、ＶＡ型液晶表示装置の画素部に適用することができる画素部の回路を示す。
【０１１５】
この画素部の回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
【０１１６】
トランジスタ３１６のゲート配線３１２と、トランジスタ３１７のゲート配線３１３には、異なるゲート信号を与えられるように分離されている。一方、データ線として機能するソース電極またはドレイン電極３１４は、トランジスタ３１６とトランジスタ３１７で共通に用いられる。トランジスタ３１６とトランジスタ３１７は、本発明の一実施形態に係るトランジスタを用いることができる。これにより、信頼性の高い液晶表示装置を提供できる。
【０１１７】
トランジスタ３１６には、第１の画素電極が電気的に接続され、トランジスタ３１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは分離されている。第１の画素電極と第２の画素電極の形状は、特に限定しない。例えば、第１の画素電極は、Ｖ字状とすればよい。
【０１１８】
トランジスタ３１６のゲート電極はゲート配線３１２と接続され、トランジスタ３１７のゲート電極はゲート配線３１３と接続されている。ゲート配線３１２とゲート配線３１３に異なるゲート信号を与えて、トランジスタ３１６とトランジスタ３１７の動作タイミングを異ならせ、液晶の配向を制御できる。
【０１１９】
また、容量配線３１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで、保持容量を形成してもよい。
【０１２０】
マルチドメイン構造は、一画素に第１の液晶素子３１８と第２の液晶素子３１９を備える。第１の液晶素子３１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子３１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
【０１２１】
画素部は、図１６に示す構成に限定されない。図１６に示す画素部にスイッチ、抵抗素子、容量素子、トランジスタ、センサー、または論理回路を追加してもよい。
【０１２２】
画素の回路構成の他の一例を図１７に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素部の構造を示す。
【０１２３】
図１７は、適用可能な画素部３２０の回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。本発明の一実施形態に係る酸化物半導体膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。当該画素部の回路は、デジタル時間階調駆動を適用できる。
【０１２４】
スイッチング用トランジスタ３２１および駆動用トランジスタ３２２は、本発明の一実施形態に係る薄膜トランジスタを用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
【０１２５】
画素部の回路の構成は、図１７に示す構成に限定されない。図１７に示す画素部の回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路を追加してもよい。
以上が本発明の一実施形態に係る薄膜トランジスタを表示装置に用いる場合の説明である。
【０１２６】
次に、本発明の一実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合について、図１８を参照して説明する。
【０１２７】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーは、信号電荷蓄積部に電位を保持し、その電位を、増幅トランジスタを介して、垂直出力線に出力する固体撮像素子である。ＣＭＯＳイメージセンサーに含まれるリセットトランジスタ、および／または転送トランジスタにリーク電流があると、そのリーク電流によって充電または放電が起こり、信号電荷蓄積部の電位が変化する。信号電荷蓄積部の電位が変化すると、増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまう。
【０１２８】
本発明の一実施形態に係る薄膜トランジスタを、ＣＭＯＳイメージセンサーのリセットトランジスタ、および転送トランジスタに適用した場合の動作の効果を説明する。増幅トランジスタは、薄膜トランジスタまたはバルクトランジスタのどちらを適用しても良い。
【０１２９】
図１８は、ＣＭＯＳイメージセンサーの画素構成の一例を示す図である。画素は光電変換素子であるフォトダイオード３００２、転送トランジスタ３００４、リセットトランジスタ３００６、増幅トランジスタ３００８および各種配線で構成されており、マトリクス状に複数が配置されてセンサーを構成する。増幅トランジスタ３００８と電気的に接続される選択トランジスタを設けても良い。トランジスタ記号に記してある「ＯＳ」は酸化物半導体（Oxide Semiconductor）を、「Ｓｉ」はシリコンを示しており、それぞれのトランジスタに適用すると好ましい材料を表している。以降の図面についても同様である。
【０１３０】
フォトダイオード３００２は、転送トランジスタ３００４のソース側に接続されており、転送トランジスタ３００４のドレイン側には信号電荷蓄積部３０１０（ＦＤ：フローティングディフュージョンとも呼ぶ）が形成される。信号電荷蓄積部３０１０にはリセットトランジスタ３００６のソース、および増幅トランジスタ３００８のゲートが接続されている。別の構成として、リセット電源線３１１０を削除することもできる。例えば、リセットトランジスタ３００６のドレインをリセット電源線３１１０ではなく、電源線３１００または垂直出力線３１２０につなぐ方法がある。
なお、フォトダイオード３００２に本発明の一実施形態に係る酸化物半導体膜を用いても良く、転送トランジスタ３００４、リセットトランジスタ３００６に用いられる酸化物半導体膜と同じ材料を用いてよい。
以上が、本発明の一実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合の説明である。
【実施例】
【０１３１】
以下、実施例、比較例を挙げて本発明をより具体的に説明するが、本発明はこれらによって何ら限定されるものではない。【０１３２】
［酸化物焼結体の製造及び特性評価］
実施例１：
表１に示す割合（原子比）となるように、酸化ガリウム粉末、酸化スズ粉末、酸化インジウム粉末、レアアース元素Ｘの酸化物の粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより７２時間混合粉砕し、混合粉末を作製した。
この混合粉末を金型に入れ、４９ＭＰａ（５００ｋｇ／ｃｍ２）の圧力でプレス成型体とした。この成型体を１９６ＭＰａ（２０００ｋｇ／ｃｍ２）の圧力でＣＩＰにより緻密化を行った。次に、この成型体を大気圧焼成炉に入れ、３５０℃で３時間保持した後に、昇温速度１００℃／時間にて昇温し、１４５０℃にて、３２時間保持し、その後、放置して冷却し、酸化物焼結体を得た。【０１３３】
＜酸化物焼結体の特性評価＞
得られた酸化物焼結体について、下記物性を評価した。結果を表１に示す。
（１）ＸＲＤによる結晶相
得られた焼結体について、Ｘ線回折測定装置Ｓｍａｒｔｌａｂにより、以下の条件で、焼結体のＸ線回折（ＸＲＤ）を測定した。得られたＸＲＤチャートをＪＡＤＥ６により分析し、焼結体中の結晶相を求めた。得られたＸＲＤチャートを図１９に示す。【０１３４】
・装置：Ｓｍａｒｔｌａｂ（株式会社リガク製）
・Ｘ線：Ｃｕ−Ｋα線（波長１．５４１８×１０-10ｍ）
・２θ−θ反射法、連続スキャン（２．０°／分）
・サンプリング間隔：０．０２°
・スリットＤＳ（発散スリット）、ＳＳ（散乱スリット）、ＲＳ（受光スリット）：１ｍｍ【０１３５】
（２）相対密度（％）
ここで「相対密度」とは、アルキメデス法により測定される酸化物焼結体の実測密度を、酸化物焼結体の理論密度で除した値の百分率であることを意味する。本発明において、理論密度は以下のように算出されるものである。
理論密度＝酸化物焼結体に用いた原料粉末の総重量／酸化物焼結体に用いた原料粉末の総体積
例えば、酸化物焼結体の原料粉末として酸化物Ａ、酸化物Ｂ、酸化物Ｃ、酸化物Ｄを用いた場合において、酸化物Ａ、酸化物Ｂ、酸化物Ｃ、酸化物Ｄの使用量（仕込量）をそれぞれａ（ｇ）、ｂ（ｇ）、ｃ（ｇ）、ｄ（ｇ）とすると、理論密度は、以下のように当てはめることで算出できる。
理論密度＝（ａ＋ｂ＋ｃ＋ｄ）／（（ａ／酸化物Ａの密度）＋（ｂ／酸化物Ｂの密度）＋（ｃ／酸化物Ｃの密度）＋（ｄ／酸化物Ｄの密度））
尚、本発明において各酸化物の密度は、密度と比重はほぼ同等であることから化学便覧  基礎編Ｉ日本化学編  改定２版（丸善株式会社）に記載されている比重の値を用いた。【０１３６】
（３）バルク抵抗（ｍΩ・ｃｍ）
得られた焼結体のバルク抵抗（ｍΩ・ｃｍ）を、抵抗率計ロレスタ（三菱化学株式会社製）を使用して、四探針法（ＪＩＳＲ１６３７）に基づき測定した。【０１３７】
（４）４００ＷＤＣパワー５時間成膜後のターゲット（酸化物焼結体）の状態
ＤＣパワー４００Ｗで５時間成膜を行った後、ターゲット表面を目視で確認した。【０１３８】
実施例２〜４及び比較例１〜４
原料粉末を、表１に示した組成で原料酸化物を使用して、実施例１と同様に操作して酸化物焼結体を得た。得られた酸化物焼結体について、実施例１と同様に評価した。結果を表１及び表２に示す。また、得られたＸＲＤチャートを図２０〜２６に示す。【０１３９】
【表１】
2018155301.tif 000003
【０１４０】
【表２】
2018155301.tif 000004
【０１４１】
表１に示すように、実施例１から実施例４は、式（５）から式（８）を満たす原子比でＧａ、Ｓｎ、Ｉｎおよびレアアース元素Ｘを含んでおり、成膜後は、エロージョンの形成以外、外観に大きな変化がなかった。相対密度は９５％以上であり、バルク抵抗は３０ｍΩ・ｃｍ以下であった。
表２に示すように、比較例１はレアアース元素Ｘを含んでおらず、成膜後のエロージョン部に黒色異物およびヘアーラインクラックが発生した。
比較例２は、Ｇａの含有量が式（５）の上限外れであり、成膜後のエロージョン部に黒色異物およびヘアーラインクラックが発生した。
比較例３は、Ｉｎの含有量が式（７）の下限外れであり、焼結時に試料が割れてしまい、ターゲットを製造できなかった。
比較例４は、Ｇａの含有量が式（５）の上限外れ、Ｉｎの含有量が式（７）の下限外れであり、成膜後のエロージョン部に黒色異物およびヘアーラインクラックが発生した。【０１４２】
［薄膜トランジスタの製造及び性能評価］
実施例Ａ
（１）成膜工程
実施例１で製造した酸化物焼結体から作製したスパッタリングターゲットを用いて、表２に示す成膜条件で、熱酸化膜（ゲート絶縁膜）付きのシリコンウエハ（ゲート電極）上に、メタルマスクを介して５０ｎｍの薄膜（酸化物半導体層）を形成した。スパッタガスとして、高純度アルゴン及び高純度酸素１％の混合ガスを用い、スパッタリングを行った。
薄膜（酸化物半導体層）の成膜は４インチφターゲットを用いて、２００ｋＨｚ、デューディー比５０％、出力２００Ｗにて行った。得られた半導体膜の下記特性を評価した。結果を表３に示す。【０１４３】
（２）ソース・ドレイン電極の形成
メタルマスクを用いてソース・ドレイン電極として、チタン金属をスパッタ成膜で付けた後、得られた積層体を大気中にて３５０℃、３０分間加熱処理した。薄膜トランジスタ（ＴＦＴ）を完成し、ＴＦＴの特性を評価した。【０１４４】
＜ＴＦＴの特性評価＞
得られたＴＦＴの下記特性について、以下の項目の評価を行った。【０１４５】
飽和移動度は、ドレイン電圧に５Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ−Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により飽和移動度を導いた。尚、Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは−１５〜２５Ｖまで印加し、その範囲での最大移動度を飽和移動度と定義した。本明細書において特に断らない限り、飽和移動度はこの方法で評価した。上記Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。【０１４６】
閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０−９ＡでのＶｇと定義した。【０１４７】
ｏｎ−ｏｆｆ比は、Ｖｇ＝−１０ＶのＩｄの値をオフ電流値とし、Ｖｇ＝２０ＶのＩｄの値をオン電流値として比［Ｏｎ／Ｏｆｆ］を決めた。
結果を表３の「加熱処理後のTFTの特性」に示す。【０１４８】
（３）保護絶縁膜の形成
加熱処理後の半導体膜の上に、基板温度３００℃で化学蒸着法（ＣＶＤ）により、ＳｉＯ２膜（保護絶縁膜；層間絶縁膜）を形成し、その後、後アニールとして３５０℃、１時間加熱処理を行った。
ＳｉＯ２膜成膜後の加熱処理を行ったＴＦＴの特性を「加熱処理後のTFTの特性」と同じ条件で評価した。結果を表３の「CVDでSiO2膜成膜後、加熱処理して得られたTFTの特性」に示す。【０１４９】
＜半導体膜の特性評価＞
また、酸化物薄膜のみをガラス基板に載せたサンプルも同時に作製し、以下の手順で、半導体膜成膜の加熱処理後、並びにＣＶＤでのＳｉＯ２膜成膜直後及び加熱処理後の各段階でホール測定を行い、キャリヤー密度の増減等の半導体膜の特性を測定、評価した。
尚、得られた酸化物薄膜は、用いたターゲットと同じ原子比組成を有していた。【０１５０】
ホール効果測定：
ＴＦＴ製造工程と同様に図２７に示すように、ガラス基板上に厚さ５０ｎｍの酸化物半導体膜を成膜し、加熱処理を行った後、１ｃｍ角の正方形に切り出して、４角に金（Ａｕ）を２ｍｍ×２ｍｍ以下の大きさ位になるようにメタルマスクを用いてイオンコーターで成膜し、Ａｕ金属上にインジウムはんだを乗せて接触を良くしてホール効果測定用サンプルとした。
ガラス基板には、日本電気硝子株式会社製ＡＢＣ−Ｇを用いた。
ホール効果測定用サンプルをホール効果・比抵抗測定装置（ＲｅｓｉＴｅｓｔ８３００型、東陽テクニカ社製）にセットし、室温においてホール効果を評価し、キャリヤー密度及び移動度を求めた。結果を表３の「加熱処理後の半導体膜の特性」に示す。【０１５１】
上記ホール効果測定用サンプルの半導体膜上に、図２８に示すように、ＣＶＤ装置によりＳｉＯ２膜を成膜したのち、「加熱処理後の半導体膜の特性」と同じ条件でホール測定を実施した。結果を表３の「CVDでSiO2膜成膜後の半導体膜の特性」に示す。
さらに加熱処理後にも「加熱処理後の半導体膜の特性」と同じ条件でホール測定を行った。ＳｉＯ２膜に測定用針をＡｕ金属の層まで突き刺し、コンタクトを取った。結果を表３の「CVDでSiO2膜成膜後、加熱処理した半導体膜の特性」に示す。【０１５２】
半導体膜の結晶特性：
スパッタ後（膜堆積後）の加熱していない膜、及び加熱した後の膜の結晶性を、Ｘ線回折（ＸＲＤ）測定によって評価した結果を表３に示した。【０１５３】
半導体膜のバンドギャップ：
石英基板上に成膜し、半導体膜と同様に熱処理した薄膜資料の透過スペクトルを測定し、横軸の波長をエネルギー（ｅＶ）に、縦軸の透過率を
（αｈν）1/2
（ここで、
α：吸収係数
ｈ：プランク定数
ν：振動数
である。）
に変換したあと、吸収が立ち上がる部分に直線をフィッティングし、その直線がベースラインと交わるところのｅＶ値を算出した。【０１５４】
実施例Ｂ及び比較例Ａ：
表３に示した実施例で製造した酸化物焼結体から作製したスパッタリングターゲットを用い、表３に示した条件とした以外は、実施例Ａと同様にして半導体膜および薄膜トランジスタを製造し、評価した。結果を表３に示す。【０１５５】
【表３】
2018155301.tif 000005
【０１５６】
表３に示すように、実施例Ａ、実施例Ｂは、実施例１、実施例２の焼結体を用いて半導体膜を成膜したものであり、加熱後でもＴＦＴとしての特性が得られていた。
比較例Ａは、比較例１の焼結体を用いて半導体膜を製膜したものであり、加熱すると膜が導通してしまい、ＴＦＴとしての特性が得られなかった。
【産業上の利用可能性】
【０１５７】
本発明の一態様の酸化物半導体膜は、薄膜トランジスタ等の半導体膜として有用である。
本発明の一態様の酸化物焼結体は、スパッタリングターゲット材として有用である。
【符号の説明】
【０１５８】
１  ：酸化物焼結体
３  ：バッキングプレート
２０  ：シリコンウエハ
３０  ：ゲート絶縁膜
４０  ：酸化物半導体薄膜
５０  ：ソース電極
６０  ：ドレイン電極
７０  ：層間絶縁膜
７０Ａ  ：層間絶縁膜
７０Ｂ  ：層間絶縁膜
１００  ：薄膜トランジスタ
１００Ａ  ：薄膜トランジスタ
３００  ：基板
３０１  ：画素部
３０２  ：第１の走査線駆動回路
３０３  ：第２の走査線駆動回路
３０４  ：信号線駆動回路
３１０  ：容量配線
３１２  ：ゲート配線
３１３  ：ゲート配線
３１４  ：ドレイン電極
３１６  ：トランジスタ
３１７  ：トランジスタ
３１８  ：第１の液晶素子
３１９  ：第２の液晶素子
３２０  ：画素部
３２１  ：スイッチング用トランジスタ
３２２  ：駆動用トランジスタ
３００２  ：フォトダイオード
３００４  ：転送トランジスタ
３００６  ：リセットトランジスタ
３００８  ：増幅トランジスタ
３０１０  ：信号電荷蓄積部
３１００  ：電源線
３１１０  ：リセット電源線
３１２０  ：垂直出力線
【図１】
2018155301.tif 000006
【図２】
2018155301.tif 000007
【図３】
2018155301.tif 000008
【図４】
2018155301.tif 000009
【図５】
2018155301.tif 000010
【図６】
2018155301.tif 000011
【図７】
2018155301.tif 000012
【図８】
2018155301.tif 000013
【図９】
2018155301.tif 000014
【図１０】
2018155301.tif 000015
【図１１】
2018155301.tif 000016
【図１２】
2018155301.tif 000017
【図１３】
2018155301.tif 000018
【図１４】
2018155301.tif 000019
【図１５】
2018155301.tif 000020
【図１６】
2018155301.tif 000021
【図１７】
2018155301.tif 000022
【図１８】
2018155301.tif 000023
【図１９】
2018155301.tif 000024
【図２０】
2018155301.tif 000025
【図２１】
2018155301.tif 000026
【図２２】
2018155301.tif 000027
【図２３】
2018155301.tif 000028
【図２４】
2018155301.tif 000029
【図２５】
2018155301.tif 000030
【図２６】
2018155301.tif 000031
【図２７】
2018155301.tif 000032
【図２８】
2018155301.tif 000033
【国際調査報告】
2018155301.tif 000034
2018155301.tif 000035
2018155301.tif 000036
2018155301.tif 000037