(57)【要約】  固体撮像装置（１）は、画素アレイ部（１０）と、カラム処理部（２６）と、テスト用の第１デジタル信号を生成するテスト信号生成回路（８１）と、第１デジタル信号を第１アナログ信号に変換し、アナログ画素信号の代替として画素アレイ部（１０）またはカラム処理部（２６）に供給するＤＡＣ（８２）と、判定回路（８３）とを備え、テスト信号生成回路（８１）は、第１デジタル信号の生成動作を、撮像動作中の垂直帰線区間に含まれる１水平走査期間内に実行し、カラム処理部（２６）は、第１アナログ信号から第２デジタル信号への変換動作を、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間内に実行する。
2018105475.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素回路を有する画素アレイ部と、
アナログ画素信号をデジタル画素信号に変換するために前記複数の画素回路の列毎に設けられた列ＡＤＣを有するカラム処理部と、
テスト用の第１デジタル信号を生成するテスト信号生成回路と、
前記第１デジタル信号を第１アナログ信号に変換し、前記第１アナログ信号を前記アナログ画素信号の代替として前記画素アレイ部または前記カラム処理部に供給するＤＡＣと、
前記第１デジタル信号と、前記カラム処理部によって前記第１アナログ信号から変換された第２デジタル信号との差分が期待値の範囲内であるか否かを判定する判定回路と、を備え、
前記テスト信号生成回路は、前記第１デジタル信号の生成動作を、撮像動作中の垂直帰線区間に含まれる１水平走査期間内に実行し、
前記カラム処理部は、前記第１アナログ信号から第２デジタル信号への変換動作を、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間内に実行する
固体撮像装置。
【請求項２】
前記カラム処理部は、さらに、
前記列ＡＤＣと同じ内部構成を有するテスト用回路を備え、
前記第１アナログ信号は、前記アナログ画素信号の代替として前記テスト用回路に供給される
請求項１に記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、
前記複数の画素回路の列毎に設けられたセレクタを備え、
前記セレクタは、
前記アナログ画素信号および前記第１アナログ信号の一方を選択して対応する列ＡＤＣに出力し、
撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間では、前記第１アナログ信号を選択し、
撮像動作中の前記垂直帰線区間に含まれない１水平走査期間では、前記アナログ画素信号を選択する
請求項１に記載の固体撮像装置。
【請求項４】
前記画素アレイ部は、前記複数の画素回路の行のうち少なくとも１行を構成する画素回路からなるテスト領域を有し、
前記複数の画素回路のそれぞれは、
前記アナログ画素信号に対応する信号電荷を保持する浮遊拡散層と、
前記浮遊拡散層にリセット電位を設定するリセットトランジスタと、
前記浮遊拡散層に接続されたゲートを有し前記ゲートの電位を垂直信号線に出力する増幅トランジスタと、を備え、
前記リセットトランジスタのソースは、前記浮遊拡散層に接続され、
前記テスト領域内の前記リセットトランジスタのドレインには、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間では、前記第１アナログ信号が供給される
請求項１に記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、時間的に変化するランプ波形を有する参照信号を生成する参照信号生成部を有し、
前記列ＡＤＣは、
前記参照信号と前記アナログ画素信号とを比較する電圧比較器と、
前記ランプ波形の変化開始から前記電圧比較器の判定結果が反転するまでの時間に応じたカウント値を前記デジタル画素信号として出力するカウンタとを有し、
前記ＤＡＣは、前記第１アナログ信号が前記ランプ波形の振幅より大きくならないように、参照信号生成部と連動して前記第１アナログ信号の出力ゲインを調整する
請求項１から４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記テスト信号生成回路は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル信号を増加または減少させる
請求項１から５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記テスト信号生成回路は、前記第１デジタル信号を、下限値から上限値まで順次増加させること、または、上限値から下限値まで順次減少させることを繰り返し、
前記所定の範囲は、前記列ＡＤＣの入力レンジに対応する
請求項６に記載の固体撮像装置。
【請求項８】
前記テスト領域を構成する前記少なくとも１行は、前記カラム処理部から最も離れた行を含む
請求項４に記載の固体撮像装置。
【請求項９】
前記カラム処理部は、
前記複数の画素回路の列のうち半数の列に対応する第１カラム処理部と、
前記複数の画素回路の列のうち残り半数の列に対応する第２カラム処理部とを備え、
前記第１カラム処理部と第２カラム処理部とは、前記列方向に前記画素アレイ部を挟んで配置され、
前記複数の画素回路は、
前記第１カラム処理部から最も離れた少なくとも１行中の前記半数の列に対応するテスト用の画素回路を有する第１テスト領域と、
前記第２カラム処理部から最も離れた少なくとも１行中の前記残り半数の列に対応するテスト用の画素回路を有する第２テスト領域とを有し、
前記複数の画素回路のそれぞれは、
前記アナログ画素信号に対応する信号電荷を保持する浮遊拡散層と、
前記浮遊拡散層にリセット電位を設定するリセットトランジスタと、
前記浮遊拡散層に接続されたゲートを有し前記ゲートの電位を垂直信号線に出力する増幅トランジスタと、を備え、
前記リセットトランジスタのソースは、前記浮遊拡散層に接続され、
前記第１テスト領域および前記第２テスト領域内の前記リセットトランジスタのドレインには、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間では、前記第１アナログ信号が供給される
請求項１に記載の固体撮像装置。
【請求項１０】
前記アナログ画素信号は、リセットレベルおよび信号レベルを含み、
前記列ＡＤＣは、前記アナログ画素信号のリセットレベルおよび信号レベルそれぞれをデジタル化して、デジタル化したリセットレベルとデジタル化した信号レベルとの差分を前記デジタル画素信号として検出する相関二重検出を行い、
前記テスト信号生成回路は、第１デジタル値および第２デジタル値を含む第１デジタル信号を生成し、
前記１水平走査期間は、リセットレベル読み出し期間と信号読み出し期間とを含み、
前記テスト信号生成回路は、
前記垂直帰線区間に含まれる前記１水平走査期間内のリセットレベル読み出し期間において前記第１デジタル値を生成し、
前記垂直帰線区間に含まれる前記１水平走査期間内の信号レベル読み出し期間において前記第２デジタル値を生成する
請求項１に記載の固体撮像装置。
【請求項１１】
前記テスト信号生成回路は、
前記第１デジタル値を電源電圧に対応する固定値として生成し、
撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第２デジタル値を増加または減少させる
請求項１０に記載の固体撮像装置。
【請求項１２】
前記テスト信号生成回路は、
撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル値を増加または減少させ、
前記第２デジタル値を、接地レベルを示す固定値として生成する
請求項１０に記載の固体撮像装置。
【請求項１３】
前記ＤＡＣは、前記第１デジタル値を第１アナログ値に変換し、前記第１アナログ値を前記アナログ画素信号のリセットレベルの代替として前記画素アレイ部または前記カラム処理部に供給し、前記第２デジタル値を第２アナログ値に変換し、前記第２アナログ値を前記アナログ画素信号の信号レベルの代替として前記画素アレイ部または前記カラム処理部に供給し、
前記固体撮像装置は、前記リセットレベル読み出し期間において時間的に変化する第１ランプ波形と、前記信号レベル読み出し期間において時間的に変化する第２ランプ波形とを有する参照信号を生成する参照信号生成部を有し、
前記列ＡＤＣは、
前記垂直帰線区間に含まれる前記１水平走査期間内の前記リセットレベル読み出し期間において前記第１ランプ波形と、前記第１アナログ値とを比較し、前記信号レベル読み出し期間において前記第２ランプ波形と前記第２アナログ値とを比較する電圧比較器と、
前記第１ランプ波形の変化開始から前記電圧比較器の判定結果が反転するまでの時間を示す第１カウント値と、前記第２ランプ波形の変化開始から前記電圧比較器の判定結果が反転するまでの時間を示す第２カウント値との差分を前記デジタル画素信号として出力するカウンタとを有する
請求項１０から１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記判定回路は、前記第１デジタル信号と、前記第２デジタル信号との差分が期待値の範囲内であれば正常と判定し、範囲外であれば異常と判定する
請求項１から１３のいずれか１項に記載の固体撮像装置。
【請求項１５】
前記テスト信号生成回路は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル値および第２デジタル値の少なくとも一方を増加または減少させ、
前記ＤＡＣの出力ゲインは、前記第１アナログ値が前記第１ランプ波形の振幅より大きくならないように、かつ、前記第２アナログ値が前記第２ランプ波形の振幅より大きくならないように調整される
請求項１３に記載の固体撮像装置。
【請求項１６】
前記参照信号生成部は、前記参照信号を生成するデジタル−アナログ変換回路を有し、
前記テスト信号生成回路は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル信号を所定ステップ量だけ増加または減少させ、
前記所定ステップ量は、前記デジタル−アナログ変換回路における最小ステップ量よりも大きい
請求項１から１５のいずれか１項に記載の固体撮像装置。
【請求項１７】
前記テスト領域は、前記カラム処理部から最も離れたＮ行に対応するテスト用の画素回路を有し、
前記テスト信号生成回路は、撮像動作中の１垂直帰線区間内のＮ個の水平走査期間に、前記第１デジタル信号をＮ回増加または減少させる
請求項４に記載の固体撮像装置。
【請求項１８】
請求項１〜１７のいずれか１項に記載の固体撮像装置を備え、
ビューシステム、ＡＤＡＳ（先進運転支援システム）のセンシングシステム、および、自動運転のセンシングシステムのいずれか１つのシステムを構成する
撮像装置。
【請求項１９】
前記撮像装置は、輸送機器の前方、左サイド、右サイド、左ドアミラー、右ドアミラー、ルームミラーの１つ以上に搭載される
請求項１８記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置および撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像装置では、画素部とＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）のテスト回路を実現するために、例えば、特許文献１に示すような方法が提案されている。【０００３】
特許文献１の方法は、テストモード時に、テスト用画素で生成した信号を全列のＡＤＣの入力し、ＡＤＣのテストを行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８８２３８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、この特許文献１によれば、テストモードと通常モードとを使い分け、テストモードにおいてテストを行っているが、通常モードつまり実際の撮像動作中にテストを行うことができない。【０００６】
近年、固体撮像装置のＡＤＣは、高ビット、高速化が進んでいる。例えば、分解能は１２ビット以上、ＡＤ変換周波数が数１００ＭＨｚ以上のものが搭載されている。このようなＡＤＣのテストを行うためには、高速で精度の高いアナログデータを入力し、かつ、固体撮像装置から出力される高速で高ビットのデジタル信号を行うテスタが必要となる。【０００７】
しかしながら、外部からこのような精度の高いアナログ信号を入力し、外部へこのようなデジタル信号を高速に出力し、そして判定するというテストを行うことを、撮像動作中に撮像動作に同期して行うことは極めて困難である。【０００８】
本開示は、撮像動作中にテストを行う固体撮像装置および撮像装置を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決するため本開示における固体撮像装置は、行列状に配置された複数の画素回路を有する画素アレイ部と、アナログ画素信号をデジタル画素信号に変換するために前記複数の画素回路の列毎に設けられた列ＡＤＣを有するカラム処理部と、テスト用の第１デジタル信号を生成するテスト信号生成回路と、前記第１デジタル信号を第１アナログ信号に変換し、前記第１アナログ信号を前記アナログ画素信号の代替として前記画素アレイ部または前記カラム処理部に供給するＤＡＣと、前記第１デジタル信号と、前記カラム処理部によって前記第１アナログ信号から変換された第２デジタル信号との差分が期待値の範囲内であるか否かを判定する判定回路と、を備え、前記テスト信号生成回路は、前記第１デジタル信号の生成動作を、撮像動作中の垂直帰線区間に含まれる１水平走査期間内に実行し、前記カラム処理部は、前記第１アナログ信号から第２デジタル信号への変換動作を、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間内に実行する。
【発明の効果】
【００１０】
本開示の固体撮像装置および撮像装置によれば、撮像動作中にテストを行うことができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態１における固体撮像装置の構成例を示すブロック図である。
【図２Ａ】図２Ａは、実施の形態１における画素回路の回路例を示す図である。
【図２Ｂ】図２Ｂは、実施の形態１における画素回路の読み出し動作を示すタイムチャートである。
【図３Ａ】図３Ａは、実施の形態１における画素回路の通常の画素信号の読み出し動作を示すタイムチャートである。
【図３Ｂ】図３Ｂは、実施の形態１における画素回路のテスト時の画素信号の読み出し動作を示すタイムチャートである。
【図４】図４は、１垂直走査期間毎に更新されるテスト信号としての第１アナログ信号の例を示す図である。
【図５】図５は、１垂直走査期間毎に更新されるテスト信号としての第１アナログ信号の他の例を示す図である。
【図６】図６は、実施の形態２における固体撮像装置の構成例を示すブロック図である。
【図７】図７は、実施の形態３における固体撮像装置の構成例を示すブロック図である。
【図８】図８は、実施の形態３における垂直走査回路の一部の構成例を示す回路図である。
【図９】図９は、実施の形態３における通常の画素信号の読み出し動作を示すタイムチャートである。
【図１０】図１０は、実施の形態３におけるテスト時の画素信号の読み出し動作を示すタイムチャートである。
【図１１】図１１は、実施の形態３におけるテスト時の画素信号の読み出し動作を示すタイムチャートである。
【図１２】図１２は、実施の形態３における電圧比較器の構成例を示す回路図である。
【図１３】図１３は、実施の形態４における固体撮像装置の構成例を示すブロック図である。
【図１４Ａ】図１４Ａは、実施の形態５に係る撮像装置の構成例を示すブロック図である。
【図１４Ｂ】図１４Ｂは、実施の形態５に係る撮像装置の他の構成例を示すブロック図である。
【図１５Ａ】図１５Ａは、実施の形態５に係る撮像装置の自動車への搭載例を示す図である。
【図１５Ｂ】図１５Ｂは、実施の形態５に係る図１５Ａの搭載例における撮像範囲の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本開示を実施するための形態に係る固体撮像装置を、図面を参照しながら説明する。
【００１３】
但し、必要以上に詳細な説明は省略する場合がある。
【００１４】
例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。つまり、以下の実施の形態は、いずれも本開示の一具体例を示すものであり、数値、形状、構成要素、構成要素の配置位置および接続形態、処理の順序などは、一例であり、本開示を限定するものではない。
【００１５】
（実施の形態１）
［固体撮像装置の構成例］
図１は、実施の形態１に係る固体撮像装置１の構成例を示すブロック図である。
【００１６】
同図に示す固体撮像装置１は、画素アレイ部１０、水平走査回路１２、垂直走査回路１４、複数の垂直信号線１９、タイミング制御部２０、カラム処理部２６、参照信号生成部２７、出力回路２８、および、信号処理部８０を備える。また、固体撮像装置１は、外部からマスタークロック信号の入力を受けるＭＣＬＫ端子、外部との間でコマンドまたはデータを送受信するためのＤＡＴＡ端子、外部へ映像データを送信するためのＤ１端子等を備え、これ以外にも電源電圧、グラウンド電圧が供給される端子類を備える。
【００１７】
画素アレイ部１０は、行列状に配置された複数の画素回路３を有する。複数の画素回路３は、図１ではｎ行ｍ列に配置されている。
【００１８】
ここで、画素回路３の構成例および動作について説明する。
【００１９】
図２Ａは、実施の形態１に係る画素回路３の回路例を示す図である。また、図２Ｂは、実施の形態１における画素回路３の読み出し動作を示すタイムチャートである。
【００２０】
図２Ａにおいて画素回路３は、フォトダイオードＰＤ、浮遊拡散層ＦＤ、読み出しトランジスタＴＲ、リセットトランジスタＲＳ、増幅トランジスタＳＦおよび選択トランジスタＳＥＬを備える。
【００２１】
フォトダイオードＰＤは、光電変換する受光素子であり、受光量に応じた電荷を生成する。
【００２２】
浮遊拡散層ＦＤは、フォトダイオードＰＤから読み出しトランジスタＴＲを介して読み出された電荷を一時的に保持する。
【００２３】
読み出しトランジスタＴＲは、読み出し制御線φＴＲの読出し制御信号に従って、フォトダイオードＰＤから浮遊拡散層ＦＤに電荷を読み出す（つまり転送する）。
【００２４】
リセットトランジスタＲＳは、リセット制御線φＲＳのリセット制御信号に従って、浮遊拡散層ＦＤの電荷をリセットする。これにより、浮遊拡散層ＦＤは電源電圧にリセットされる。リセットトランジスタＲＳのソースは浮遊拡散層ＦＤに接続され、ドレインはリセット電源線φＶＤＣＬに接続され、ゲートは、リセット制御線φＲＳに接続される。リセット電源線φＶＤＣＬは、固定的な電源電圧でよいが、図２Ｂに示すように、選択時のみ電源電圧になり、非選択時には接地レベルまたはローレベルになってもよい。また、図２Ｂにおけるリセット制御線φＲＳの正パルスから読み出し制御線φＴＲの正パルスまでが露光期間になる。
【００２５】
増幅トランジスタＳＦは、浮遊拡散層ＦＤの電圧をアナログ画素信号として選択トランジスタＳＥＬを介して垂直信号線１９に出力する。アナログ画素信号は、リセットトランジスタＲＳによるリセット直後に増幅トランジスタＳＦから垂直信号線１９に出力されるリセットレベルと、読み出しトランジスタＴＲによる読み出し直後に増幅トランジスタＳＦから垂直信号線１９に出力される信号レベルとを含む。
【００２６】
選択トランジスタＳＥＬは、選択制御線φＳＥＬの選択制御信号に従って、増幅トランジスタＳＦの画素信号を垂直信号線１９に出力するか否かを選択する。
【００２７】
なお、図２Ａでは、いわゆる１画素１セル構造の画素回路の例を示したが、画素回路３は、いわゆる多画素１セル構造であってもよい。多画素１セル構造の画素回路は、例えば、複数のフォトダイオードＰＤを有し、浮遊拡散層ＦＤ、リセットトランジスタＲＳ、増幅トランジスタＳＦおよび選択トランジスタＳＥＬのいずれか、あるいは、すべてを単位セル内で複数のフォトダイオードが共有する構造であってもよい。
【００２８】
図１の水平走査回路１２は、カラム処理部２６内のメモリ２５６を順に走査することにより、ＡＤ変換された画素信号を出力する。この走査は、カラムＡＤ回路の並び順と同じでよい。
【００２９】
垂直走査回路１４は、画素アレイ部１０内の画素回路３の行毎に設けられた水平走査線群１５（行制御線群とも呼ぶ）を行単位に走査する。これにより、垂直走査回路１４は、画素回路３を行単位に選択し、選択した行に属する画素回路３から画素信号をｍ本の垂直信号線１９に同時に出力させる。水平走査線群１５は、画素回路の行と同数設けられる。図１では、ｎ個の水平走査線群１５（図１ではＶ１、Ｖ２、・・・、Ｖｎ）が設けられている。水平走査線群１５のそれぞれは、リセット制御線φＲＳ、読み出し制御線φＴＲ、選択制御線φＳＥＬ、リセット電源線φＶＤＣＬを含む。
【００３０】
垂直信号線１９は、画素アレイ部１０内の画素回路３の列毎に設けられ、選択された行に属する画素回路３からの画素信号をカラムＡＤ回路２５に伝播する。複数の垂直信号線１９は、図１では垂直信号線Ｈ１〜Ｈｍのｍ本からなる。複数のＡＤＣ入力線は、図１ではＡＤＣ入力線ＡＤＩＮ１〜ＡＤＩＮｍのｍ本からなる。
【００３１】
タイミング制御部２０は、種々の制御信号群を生成することにより、固体撮像装置１の全体を制御する。種々の制御信号群には、制御信号群ＣＮ１、ＣＮ２、ＣＮ４、ＣＮ５、ＣＮ８、カウンタクロック信号ＣＫ０が含まれる。例えば、タイミング制御部２０は、端子を介してマスタークロックＭＣＬＫを受け取り、種々の内部クロックを生成し水平走査回路や垂直走査回路などを制御する。
【００３２】
カラム処理部２６は、列毎に設けられたカラムＡＤ回路２５と、テスト用回路２５ｔとを備える。各カラムＡＤ回路２５は、垂直信号線１９からの画素信号をＡＤ変換する。より詳しくは、カラムＡＤ回路２５は、アナログ画素信号のリセットレベルおよび信号レベルそれぞれをデジタル化して、デジタル化したリセットレベルとデジタル化した信号レベルとの差分をデジタル画素信号として検出する相関二重検出を行う。
【００３３】
カラムＡＤ回路２５のそれぞれは、電圧比較器２５２、カウンタ部２５４、およびメモリ２５６を備える。
【００３４】
電圧比較器２５２は、垂直信号線１９からのアナログの画素信号と、参照信号生成部２７で生成される、ランプ波形（つまり三角波）を含む参照信号ＲＡＭＰとを比較し、例えば、前者が後者より大きくなった時に比較結果を示す出力信号を反転する。比較は、アナログ画素信号のリセットレベルと信号レベルのそれぞれに対して行われる。
【００３５】
カウンタ部２５４は、参照信号ＲＡＭＰ中の三角波の変化開始から電圧比較器２５２の出力信号が反転するまでの時間をカウントする。反転するまでの時間は、アナログ画素信号の値に応じて定まるので、カウント値はデジタル化された画素信号の値になる。
【００３６】
メモリ２５６は、カウンタ部２５４のカウント値つまりデジタルの画素信号を保持する。
【００３７】
テスト用回路２５ｔは、カラムＡＤ回路２５と同一の内部構成であるが、垂直信号線１９の代わりにテスト信号線８に接続されている点が異なる。具体的には、テスト用回路２５ｔは、垂直信号線１９からのアナログの画素信号を入力する代わりに、テスト信号線８からのテスト用の第１アナログ信号を入力する。第１アナログ信号は、テスト用回路２５ｔによりデジタル値に変換され、第２デジタル信号として信号処理部８０に出力される。
【００３８】
参照信号生成部２７は、三角波を含む参照信号ＲＡＭＰを生成し、各カラムＡＤ回路２５内の電圧比較器２５２のプラス入力端子に参照信号ＲＡＭＰを出力する。
【００３９】
出力回路２８は、デジタルの画素信号を映像データ端子Ｄ１に出力する。
【００４０】
信号処理部８０は、テスト信号生成回路８１と、ＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）８２と、判定回路８３とを備える。
【００４１】
テスト信号生成回路８１は、テスト用の第１デジタル信号Ｄ１を生成する。第１デジタル信号Ｄ１は、時間的に前後する第１デジタル値（Ｄｒ）および第２デジタル値（Ｄｓ）を含む。
【００４２】
ＤＡＣ８２は、機能安全用のデジタル−アナログコンバーターである。具体的には、ＤＡＣ８２は、テスト信号生成回路８１で生成された第１デジタル信号を第１アナログ信号Ａ１に変換し、変換した第１アナログ信号Ａ１を、アナログ画素信号の代替として画素アレイ部１０またはカラム処理部２６に供給する。図１では、第１アナログ信号は、カラム処理部２６のテスト用回路２５ｔに供給される例を示している。第１アナログ信号は、時間的に前後する第１アナログ値（Ａｒ）および第２アナログ値（Ａｓ）を含む。第１アナログ値（Ａｒ）は、第１デジタル値（Ｄｒ）のＤＡ変換結果である。第２アナログ値（Ａｓ）は、第２デジタル値（Ｄｓ）のＤＡ変換結果である。
【００４３】
判定回路８３は、第１デジタル信号と、カラム処理部２６によって第１アナログ信号から変換された第２デジタル信号との差分が期待値の範囲内であるか否かを判定する。具体的には、判定回路８３は、第１デジタル信号と、第２デジタル信号との差分が期待値の範囲内であれば正常と判定し、範囲外であれば異常と判定する。期待値は、固体撮像装置１に要求される性能に応じて０以上の値に設定される。
【００４４】
また、図３Ａは、実施の形態に係る固体撮像装置１の通常の画素信号の読み動作を示すタイムチャートである。
【００４５】
１水平走査期間のそれぞれにおいて参照信号ＲＡＭＰは、図３Ａのダウンカウント期間（ｔ１０〜ｔ１４）およびアップカウント期間（ｔ２０〜ｔ２４）のそれぞれにおいて三角波となる。
【００４６】
ダウンカウント期間（ｔ１０〜ｔ１２）は、増幅トランジスタＳＦから出力されるアナログ画素信号のうちのリセット成分ＶｒｓｔのレベルをＡＤ変換するための期間である。ダウンカウント期間の開始（三角波の変化開始）から電圧比較器２５２の出力が反転するまでの時間がカウンタ部２５４によりダウンカウントされる。このカウント値はアナログ画素信号のリセット成分ＶｒｓｔのＡＤ変換結果そのものである。以下、ダウンカウント期間（ｔ１０〜ｔ１２）を含むｔ４〜ｔ１４の期間をリセットレベル読み出し期間Ｔｒと呼ぶ。
【００４７】
アップカウント期間（ｔ２０〜ｔ２２）は、増幅トランジスタＳＦから出力される、アナログ画素信号のうちのデータ成分（信号成分Ｖｓｉｇ＋リセット成分Ｖｒｓｔ）のレベルをＡＤ変換するための期間である。アップカウント期間の開始（三角波の変化開始）から電圧比較器２５２の出力が反転するまでの時間がカウンタ部２５４によりアップカウントされる。このアップカウントは、アナログ画素信号のデータ成分（Ｖｓｉｇ＋Ｖｒｓｔ）をデジタル値に変換する。このアップカウントは、リセット成分Ｖｒｓｔを示すダウンカウント値を初期値とするので、アップカウント期間の終了時のカウント値は、データ成分からリセット成分を減算するＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重検出）の結果を表す。つまり、アップカウント期間の終了時のカウント値は、アナログ画素信号の信号成分Ｖｓｉｇを表すデジタル値そのものである。以下、アップカウント期間（ｔ２０〜ｔ２２）を含むｔ１４〜ｔ２４の期間を信号レベル読み出し期間Ｔｓと呼ぶ。
【００４８】
このように、カラムＡＤ回路２５は、誤差となる各列のクロックスキューやカウンタディレイ等のばらつきを排除して、真の信号成分Ｖｓｉｇのみを取り出す、つまり、デジタルＣＤＳを行う。
【００４９】
このような１水平走査期間の動作をｎ行に対して順次行うことにより１フレームの画像が得られる。
【００５０】
図３Ｂは、実施の形態１における画素回路３のテスト時の画素信号の読み出し動作を示すタイムチャートである。この動作は、固体撮像装置１の撮像動作中の垂直帰線区間に含まれる１水平走査期間内に実行される。言い換えれば、図３Ａが垂直帰線区間以外の１水平走査期間の読み出し動作を示すのに対して、図３Ｂは垂直帰線区間内の１水平走査期間のテスト動作を示す。図３Ｂは、図３Ａと比べて、垂直信号線１９の代わりにテスト信号Ａ１（Ａｒ、Ａｓ）を図示している点が主に異なっている。以下、図３Ａと同じ点は説明を繰り返さないで、異なる点を中心に説明する。
【００５１】
テスト信号は、アナログ画素信号の代替として、ＤＡＣ８２からテスト用回路２５ｔに供給される第１アナログ信号Ａ１を示している。第１アナログ信号Ａ１は、テスト信号生成回路８１に生成された第１デジタル信号Ｄ１がＤＡ変換された信号である。第１アナログ信号Ａ１に含まれる第１アナログ値Ａｒ、第２アナログ値Ａｓは、第１デジタル値Ｄ１に含まれる第１デジタル値Ｄｒ、第２デジタル値Ｄｓに対応する。
【００５２】
リセットレベル読み出し期間Ｔｒにおいて、テスト用回路２５ｔ内の電圧比較器２５２は、参照信号ＲＡＭＰの第１ランプ波形と、第１アナログ値Ａｒとを比較し、信号レベル読み出し期間Ｔｓにおいて参照信号ＲＡＭＰの第２ランプ波形と第２アナログ値Ａｓとを比較する。
【００５３】
カウンタ部２５４は、リセットレベル読み出し期間Ｔｒにおける第１ランプ波形の変化開始から電圧比較器２５２の判定結果が反転するまでの時間を示す第１カウント値と、信号レベル読み出し期間Ｔｓにおける２ランプ波形の変化開始から電圧比較器２５２の判定結果が反転するまでの時間を示す第２カウント値との差分を第２デジタル信号Ｄ２として出力する。第２デジタル信号Ｄ２は、第１デジタル信号Ｄ１の第１デジタル値Ｄｒと第２デジタル値Ｄｓとの差分に対応し、第１アナログ信号Ａ１の第１アナログ値Ａｒと第２アナログ値Ａｓとの差分に対応する。固体撮像装置１に異常がなければ、第２デジタル値は、第１デジタル値Ｄｒと第２デジタル値Ｄｓとの差分に一致するか、または、誤差の範囲内に収まる。
【００５４】
このように、図１の固体撮像装置１は、テスト信号生成回路８１、ＤＡＣ８２、判定回路８３、テスト用回路２５ｔを用いて、ループバック方式のテストを、撮像動作中に行うことができる。テスト用回路２５ｔは、カラムＡＤ回路２５と同一構成であり、カラムＡＤ回路２５の代表として、ＡＤ変換のリニアリティの故障検出などがテストされる。
【００５５】
次に、テスト信号の具体例について説明する。
【００５６】
図４は、１垂直走査期間毎に更新されるテスト信号としての第１アナログ信号Ａ１の例を示す図である。また、図５は、１垂直走査期間毎に更新されるテスト信号としての第１アナログ信号Ａ１の他の例を示す図である。
【００５７】
図４および図５において横軸は時間を示す。図中の１Ｖは、１垂直走査期間を示す。図中の１Ｈは、垂直帰線区間内の１水平走査期間を示す。縦軸は第１アナログ信号に含まれる第１アナログ値Ａｒおよび第２アナログ値Ａｓを示す。第１アナログ値Ａｒおよび第２アナログ値Ａｓは、テスト信号生成回路８１に生成された第１デジタル値Ｄ１および第２デジタル値Ｄ２がＤＡ変換された値である。
【００５８】
テスト信号生成回路８１は、例えば、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、第１デジタル信号Ｄ１を増加または減少させる。
【００５９】
図４の例では、テスト信号生成回路８１は、撮像動作中の垂直帰線区間毎に、第１デジタル値Ｄｒを所定ステップ量だけ増加させ、第２デジタル値Ｄｓを固定値の０としている。所定ステップ量は、例えば、参照信号生成部２７内で参照信号を生成するデジタル−アナログ変換回路の最小ステップ量よりも大きくてよい。また、テスト信号生成回路８１は、第１デジタル信号を、下限値から上限値まで順次増加させること、または、上限値から下限値まで順次減少させることを繰り返す。また、テスト信号生成回路８１は、複数の垂直動作期間に渡って、第１デジタル値Ｄｒを下限値（例えば０）から上限値（例えばフルレンジ対応する値）まで順次増加させることを繰り返す。
【００６０】
また、図５の例では、テスト信号生成回路８１は、撮像動作中の垂直帰線区間毎に、第１デジタル値Ｄｒを固定値として生成し、第２デジタル値Ｄｓを所定ステップ量だけ減少させる。第１デジタル値Ｄｒの固定値は、例えば、アナログ画素信号のリセットレベルである電源電圧ＡＶＤＤＰに対応する値でよい。また、テスト信号生成回路８１は、複数の垂直動作期間に渡って、第２デジタル値Ｄｓを上限値（例えば電源電圧ＡＶＤＤＰ対応の値）から下限値（例えば０）まで順次現象させることを繰り返す。
【００６１】
これにより、カラム処理部２６におけるＡＤ変換のリニアリティのテストを高い精度で行うことができる。
【００６２】
以上説明してきたように実施の形態１における固体撮像装置１は、行列状に配置された複数の画素回路３を有する画素アレイ部１０と、アナログ画素信号をデジタル画素信号に変換するために前記複数の画素回路３の列毎に設けられたカラムＡＤ回路２５を有するカラム処理部２６と、テスト用の第１デジタル信号Ｄ１を生成するテスト信号生成回路８１と、前記第１デジタル信号を第１アナログ信号Ａ１に変換し、前記第１アナログ信号Ａ１を前記アナログ画素信号の代替として前記画素アレイ部１０または前記カラム処理部２６に供給するＤＡＣ８２と、前記第１デジタル信号Ｄ１と、前記カラム処理部によって前記第１アナログ信号Ａ１から変換された第２デジタル信号Ｄ２との差分が期待値の範囲内であるか否かを判定する判定回路８３と、を備え、前記テスト信号生成回路８１は、前記第１デジタル信号Ｄ１の生成動作を、撮像動作中の垂直帰線区間に含まれる１水平走査期間内に実行し、前記カラム処理部２６は、前記第１アナログ信号Ａ１から第２デジタル信号Ｄ２への変換動作を、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間内に実行する。
【００６３】
これによれば、撮像動作中にテストを行うことができる。言い換えれば、撮像動作時とは異なるタイミングでテストするテストモードを設ける必要がない。
【００６４】
ここで、前記カラム処理部２６は、さらに、前記列ＡＤＣと同じ内部構成を有するテスト用回路２５ｔを備え、前記第１アナログ信号Ａ１は、前記アナログ画素信号の代替として前記テスト用回路２５ｔに供給されてもよい。
【００６５】
これによれば、テスト用回路は、列ＡＤＣ（列Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）の代表として、例えばＡＤ変換のリニアリティの故障検出をすることができる。
【００６６】
ここで、前記固体撮像装置１は、時間的に変化するランプ波形を有する参照信号を生成する参照信号生成部２７を有し、前記カラムＡＤ回路２５は、前記参照信号と前記アナログ画素信号とを比較する電圧比較器２５２と、前記ランプ波形の変化開始から前記電圧比較器の判定結果が反転するまでの時間に応じたカウント値を前記デジタル画素信号として出力するカウンタ部２５４とを有し、前記ＤＡＣ８２は、前記第１アナログ信号Ａ１が前記ランプ波形の振幅より大きくならないように、参照信号生成部２７と連動して前記第１アナログ信号Ａ１の出力ゲインを調整してもよい。
【００６７】
ここで、前記テスト信号生成回路８１は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル信号Ｄ１を増加または減少させてもよい。
【００６８】
ここで、前記テスト信号生成回路８１は、前記第１デジタル信号Ｄ１を、下限値から上限値まで順次増加させること、または、上限値から下限値まで順次減少させることを繰り返し、前記所定の範囲は、前記カラムＡＤ回路２５の入力レンジに対応してもよい。
【００６９】
ここで、前記アナログ画素信号は、リセットレベルおよび信号レベルを含み、前記カラムＡＤ回路２５は、前記アナログ画素信号のリセットレベルおよび信号レベルそれぞれをデジタル化して、デジタル化したリセットレベルとデジタル化した信号レベルとの差分を前記デジタル画素信号として検出する相関二重検出を行い、前記テスト信号生成回路８１は、第１デジタル値Ｄｒおよび第２デジタル値Ｄｓを含む第１デジタル信号Ｄ１を生成し、前記１水平走査期間は、リセットレベル読み出し期間Ｔｒと信号読み出し期間Ｔｓとを含み、前記テスト信号生成回路８１は、前記垂直帰線区間に含まれる前記１水平走査期間内のリセットレベル読み出し期間Ｔｒにおいて前記第１デジタル値Ｄｒを生成し、前記垂直帰線区間に含まれる前記１水平走査期間内の信号レベル読み出し期間Ｔｓにおいて前記第２デジタル値Ｄｓを生成してもよい。
【００７０】
ここで、前記テスト信号生成回路８１は、前記第１デジタル値Ｄｒを電源電圧に対応する固定値として生成し、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第２デジタル値Ｄｓを増加または減少させてもよい。
【００７１】
ここで、前記テスト信号生成回路８１は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル値Ｄｒを増加または減少させ、前記第２デジタル値Ｄｓを、接地レベルを示す固定値として生成してもよい。
【００７２】
ここで、前記ＤＡＣ２５は、前記第１デジタル値Ｄｒを第１アナログ値Ａｒに変換し、前記第１アナログ値Ａｒを前記アナログ画素信号のリセットレベルの代替として前記画素アレイ部１０または前記カラム処理部２６に供給し、前記第２デジタル値Ｄｓを第２アナログ値Ａｓに変換し、前記第２アナログ値Ａｓを前記アナログ画素信号の信号レベルの代替として前記画素アレイ部１０または前記カラム処理部２６に供給し、前記固体撮像装置１は、前記リセットレベル読み出し期間Ｔｒにおいて時間的に変化する第１ランプ波形と、前記信号レベル読み出し期間Ｔｓにおいて時間的に変化する第２ランプ波形とを有する参照信号を生成する参照信号生成部２７を有し、前記カラムＡＤ回路２５は、前記垂直帰線区間に含まれる前記１水平走査期間内の前記リセットレベル読み出し期間Ｔｒにおいて前記第１ランプ波形と、前記第１アナログ値Ａｒとを比較し、前記信号レベル読み出し期間Ｔｓにおいて前記第２ランプ波形と前記第２アナログ値Ａｓとを比較する電圧比較器２５２と、前記第１ランプ波形の変化開始から前記電圧比較器２５２の判定結果が反転するまでの時間を示す第１カウント値と、前記第２ランプ波形の変化開始から前記電圧比較器２５２の判定結果が反転するまでの時間を示す第２カウント値との差分を前記デジタル画素信号として出力するカウンタ部２５４とを有していてもよい。
【００７３】
ここで、前記判定回路８３は、前記第１デジタル信号Ｄ１と、前記第２デジタル信号Ｄ２との差分が期待値の範囲内であれば正常と判定し、範囲外であれば異常と判定してもよい。
【００７４】
ここで、前記テスト信号生成回路８１は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル値Ｄｒおよび第２デジタル値Ｄｓの少なくとも一方を増加または減少させ、前記ＤＡＣ８２の出力ゲインは、前記第１アナログ値Ａｒが前記第１ランプ波形の振幅より大きくならないように、かつ、前記第２アナログ値Ａｓが前記第２ランプ波形の振幅より大きくならないように調整されてもよい。
【００７５】
ここで、前記参照信号生成部２７は、前記参照信号を生成するデジタル−アナログ変換回路を有し、前記テスト信号生成回路８１は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル信号Ｄ１を所定ステップ量だけ増加または減少させ、前記所定ステップ量は、前記デジタル−アナログ変換回路における最小ステップ量よりも大きくてもよい。
【００７６】
ここで、前記テスト領域１０１は、前記カラム処理部２６から最も離れたＮ行に対応するテスト用の画素回路３を有し、前記テスト信号生成回路８１は、撮像動作中の１垂直帰線区間内のＮ個の水平走査期間に、前記第１デジタル信号をＮ回増加または減少させてもよい。
【００７７】
なお、参照信号生成部２７において参照御信号を生成するときのゲイン信号と、ＤＡＣ８２のゲイン信号と連動させてＤＡＣ８２の最大振幅を調整してもよい。
【００７８】
また、撮像動作中のアナログ画素信号の最大振幅に対応する第１アナログ信号でテストできるように、ＤＡＣ８２と参照信号生成部２７の参照信号の最大振幅を揃えておくことが好ましい。なお、ＤＡＣ８２のゲインは予め決めておればゲイン連動の必要はない。
【００７９】
ここで、機能安全として、ＦＴＴＩ（フォルトトレラント時間間隔）が設定されていれば、その値を満足するように、ＤＡＣ８２のＤＡ分解能とレンジを決めてもよい。
【００８０】
（実施の形態２）
次に実施の形態２における固体撮像装置１について説明する。
【００８１】
実施の形態２では、テスト用回路２５ｔを備えないで、テスト信号である第１アナログ信号Ａ１を、複数のカラムＡＤ回路２５に供給する構成例について説明する。
【００８２】
図６は、実施の形態２における固体撮像装置１の構成例を示すブロック図である。図６は、図１と比べて、テスト用回路２５ｔが削除された点と、選択回路８４が追加された点とが異なる。以下、同じ点は説明を繰り返さないで、異なる点を中心に説明する。
【００８３】
選択回路８４は、複数の画素回路３の列毎に設けられたセレクタ８５を備える。
【００８４】
各セレクタ８５は、垂直信号線１９からのアナログ画素信号およびＤＡＣ８２からの第１アナログ信号Ａ１の一方を選択して対応するカラムＡＤ回路２５に出力する。セレクタ８５の選択は、信号処理部８０からの選択制御信号による。各セレクタ８５は、例えば、撮像動作中の垂直走査期間内の垂直帰線区間に含まれる１つ以上の水平走査期間ではＤＡＣ８２からの第１アナログ信号Ａ１を選択し、撮像動作中の垂直走査期間内の垂直帰線区間以外の水平走査期間では垂直信号線１９からのアナログ画素信号を選択する。
【００８５】
この構成により、ＤＡＣ８２から出力されるテスト信号としての第１アナログ信号Ａ１は、各列のカラムＡＤ回路２５に供給される。したがって、全ての列のカラムＡＤ回路２５におけるＡＤ変換のリニアリティの故障検出等を行うことができる。
【００８６】
以上説明してきたように実施の形態２における固体撮像装置１は、さらに、前記複数の画素回路３の列毎に設けられたセレクタ８５を備え、前記セレクタ８５は、前記アナログ画素信号および前記第１アナログ信号Ａ１の一方を選択して対応する列ＡＤＣに出力し、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間では、前記第１アナログ信号Ａ１を選択し、撮像動作中の前記垂直帰線区間に含まれない１水平走査期間では、前記アナログ画素信号を選択する。
【００８７】
これによれば、撮像動作中にテストを行うことができる。言い換えれば、撮像動作時とは異なるタイミングでテストするテストモードを設ける必要がない。加えて、全ての列のカラムＡＤ回路２５におけるＡＤ変換のリニアリティの故障検出等を行うことができる。
【００８８】
（実施の形態３）
実施の形態３では、ＤＡＣ８２からテスト信号としての第１アナログ信号Ａ１をアナログ画素信号の代替として、画素アレイ部１０に供給する構成例について説明する。
【００８９】
図７は、実施の形態３における固体撮像装置１の構成例を示すブロック図である。図７は、図１と比べて、テスト用回路２５ｔが削除された点と、画素アレイ部１０がテスト領域１０１を有する点と、ＤＡＣ８２からのテスト信号である第１アナログ信号Ａ１が垂直走査回路１４を介してテスト領域に供給される点とが異なっている。以下、異なる点を中心に説明する。
【００９０】
画素アレイ部１０は、複数の画素回路３の行のうち少なくとも１行を構成する画素回路３からなるテスト領域１０１を有する。テスト領域１０１内の画素回路３は、他の画素回路３と同じ内部構成であり、図２Ａと同じでよい。
【００９１】
ＤＡＣ８２からのテスト信号である第１アナログ信号Ａ１は、垂直走査回路１４を介してテスト領域１０１内の画素回路３に供給される。具体的には、テスト領域１０１内のリセットトランジスタＲＳのドレインには、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間では、第１アナログ信号Ａ１が供給される。これにより、第１アナログ信号Ａ１は、アナログ画素信号の代替として、リセットトランジスタＲＳを介して浮遊拡散層ＦＤおよび増幅トランジスタＳＦのゲートに供給される。
【００９２】
さらに、テスト領域１０１への第１アナログ信号Ａ１の供給について詳しく説明する。
【００９３】
図８は、実施の形態３における垂直走査回路１４の一部の構成例を示す回路図である。図８では、垂直走査回路１４の内部構成のうちの、リセット電源線φＶＤＣＬを出力する回路部分のみを示し、これ以外の構成は省略している。図８の垂直走査回路１４は、これらのリセット電源線φＶＤＣＬ１〜φＶＤＣＬｎ、φＶＤＣＬｔにリセット電源信号を駆動する複数のドライバ１４１を含む。リセット電源線φＶＤＣＬ１〜φＶＤＣＬｎは、画素アレイ部１０内の画素回路３の第１行〜第ｎ行のリセットトランジスタＲＳのドレインに接続される。リセット電源線φＶＤＣＬｔは、テスト領域１０１内の画素回路３のリセットトランジスタＲＳのドレインに接続される。リセット電源線φＶＤＣＬｔに接続されたドライバ１４１は、電源電圧として第１アナログ信号Ａ１が供給され、その結果、リセット電源線φＶＤＣＬｔに第１アナログ信号Ａ１を出力する。
【００９４】
図９は、実施の形態３における通常の画素信号の読み出し動作を示すタイムチャートである。同図のリセット制御線φＲＳ、読み出し制御信号φＴＲ、選択制御線φＳＥＬは、図３Ａと同じである。リセット電源線φＶＤＣＬｉ（ｉは１〜ｎのいずれか）は、選択制御線と同様の信号が駆動され、選択されている期間に渡ってリセットトランジスタＲＳのドレインをハイレベルまたは電源電圧（ＶＤＣＬ）にする。
【００９５】
これに対して、図１０は、実施の形態３におけるテスト時の画素信号の読み出し動作を示すタイムチャートである。すなわち、撮像動作中の垂直帰線区間内のテスト動作を示す。図１０は、図９と比べて、リセット電源線φＶＤＣＬｔの信号が、選択制御線φＳＥＬによって選択されている期間に渡って一定レベルではなく、第１アナログ信号の第１アナログ値Ａｒと第２アナログ値Ａｓのレベルになっている点が異なっている。リセット制御線φＲＳは、択制御線φＳＥＬによって選択されている期間に渡ってハイレベルである。つまり、リセットトランジスタＲＳは、択制御線φＳＥＬによって選択されている期間中はずっとオンになっている。その結果、浮遊拡散層ＦＤおよび増幅トランジスタＳＦのゲートには、第１アナログ信号Ａ１が供給される。図１０のように、浮遊拡散層ＦＤは、リセットレベル読み出し期間Ｔｒでは第１アナログ値Ａｒになり、信号レベル読み出し期間Ｔｓでは第２アナログ値Ａｓになる。第１アナログ値Ａｒと第２アナログ値Ａｓとの差分は、第１アナログ信号Ａ１の値となる。
【００９６】
図１１は、実施の形態３におけるテスト時の画素信号の読み出し動作を示すタイムチャートである。図１１は、図３Ｂと比べて、リセット信号φＲＳと、テスト信号の供給先とが異なっている。以下、異なる点を中心に説明する。
【００９７】
リセット信号φＲＳは、図１０に示したように、選択信号φＳＥＬと同じ期間ハイレベルになっている。これにより、リセットトランジスタＲＳは、択制御線φＳＥＬによって選択されている期間中は常にオンになっている。
【００９８】
テスト信号である第１アナログ信号Ａ１に、リセットトランジスタＲＳを介して浮遊拡散層ＦＤに供給される。図１０と同様に、浮遊拡散層ＦＤは、リセットレベル読み出し期間Ｔｒでは第１アナログ値Ａｒになり、信号レベル読み出し期間Ｔｓでは第２アナログ値Ａｓになる。
【００９９】
このように、実施の形態３における固体撮像装置１は、画素回路３内の浮遊拡散層ＦＤにテスト信号である第１アナログ信号Ａ１を供給する。これにより、カラムＡＤ回路２５の故障検出だけでなく、画素回路の故障検出、垂直信号線１９の断線検出および短絡検出も行うことができる。
【０１００】
図１２は、実施の形態３における電圧比較器２５２の構成例を示す回路図である。同図の電圧比較器２５２は、入力容量素子Ｃ１、Ｃ２、差動回路２５２ａ、出力回路２５２ｂ、コンパレータ電流源２５３を備える。
【０１０１】
入力容量素子Ｃ１は、垂直信号線１９からのアナログ画素信号が入力される。入力容量素子Ｃ２は、参照信号ＲＡＭＰが入力される。
【０１０２】
差動回路２５２ａは、４つのトランジスタＴ２１〜Ｔ２４を備える。垂直信号線１９からのアナログ画素信号は、入力容量素子Ｃ１を介してトランジスタＴ２１のゲート端子に入力される。参照信号ＲＡＭＰは、入力容量素子Ｃ２を介してトランジスタＴ２２のゲート端子に入力される。さらに、差動回路２５２ａには、入力容量素子Ｃ１、Ｃ２をリセットするためのスイッチＳＷ１、ＳＷ２が付加されている。入力容量素子Ｃ１、Ｃ２は、図３Ａ、図３Ｂ、図１１では、リセット信号ＰＳＥＴによってリセットされる。
【０１０３】
コンパレータ電流源２５３は、差動回路２５２ａのトランジスタＴ２１、Ｔ２２のソース端子に接続される。
【０１０４】
以上説明してきたように、実施の形態３における固体撮像装置１は、前記画素アレイ部１０は、前記複数の画素回路３の行のうち少なくとも１行を構成する画素回路３からなるテスト領域１０１を有し、前記複数の画素回路３のそれぞれは、前記アナログ画素信号に対応する信号電荷を保持する浮遊拡散層ＦＤと、前記浮遊拡散層ＦＤにリセット電位を設定するリセットトランジスタＲＳと、前記浮遊拡散層ＦＤに接続されたゲートを有し前記ゲートの電位を垂直信号線１９に出力する増幅トランジスタＳＦと、を備え、前記リセットトランジスタＲＳのソースは、前記浮遊拡散層ＦＤに接続され、前記テスト領域１０１内の前記リセットトランジスタＲＳのドレインには、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間では、前記第１アナログ信号Ａ１が供給される。
【０１０５】
これによれば、撮像動作中に、カラムＡＤ回路２５の故障検出だけでなく、画素回路３の故障検出、垂直信号線１９の断線検出および短絡検出も行うことができる。
【０１０６】
ここで、前記テスト領域１０１を構成する前記少なくとも１行は、前記カラム処理部２６から最も離れた行を含んでいてもよい。
【０１０７】
これによれば、垂直信号線１９の断線検出および短絡検出をより確実に行うことができる。
【０１０８】
（実施の形態４）
実施の形態４では、実施の形態３におけるテスト領域が、画素アレイ部１０の列方向の両端に２つ設けられる構成例について説明する。
【０１０９】
図１３は、実施の形態４における固体撮像装置１の構成例を示すブロック図である。同１３は、図７と比べると、カラム処理部２６の代わりに、２つのカラム処理部２６Ａ、２６Ｂを備える点と、テスト領域１０１の代わりに２つのテスト領域１０１Ａ、１０１Ｂを備える点とが主に異なっている。以下、異なる点を中心に説明する。
【０１１０】
カラム処理部２６Ａは、複数の画素回路３の列のうち半数の列に対応するカラムＡＤ回路２５を備える。半数の列は、例えば、奇数列の集合、２列飛ばしの連続２列の集合、４列飛ばしの連続４列の集合、行方向の一端側の連続する半数の列または他端側の連続する半数の列などでよい。
【０１１１】
カラム処理部２６Ｂは、複数の画素回路３の列のうち残り半数の列に対応するカラムＡＤ回路２５を有している。
【０１１２】
カラム処理部２６Ａとカラム処理部２６Ｂとは、列方向に画素アレイ部１０を挟んで配置される。
【０１１３】
画素アレイ部１０は、テスト領域１０１Ａとテスト領域１０１Ｂとを有する。
【０１１４】
テスト領域１０１Ａは、カラム処理部２６Ａから最も離れた少なくとも１行に含まれる画素回路３のうち、上記半数の列に対応する画素回路３からなる。
【０１１５】
テスト領域１０１Ｂは、カラム処理部２６Ｂから最も離れた少なくとも１行に含まれる画素回路３のうち、上記の残り半数の列に対応する画素回路３からなる。
【０１１６】
テスト領域１０１Ａおよびテスト領域１０１Ｂ内のリセットトランジスタＲＳのドレインには、撮像動作中の垂直帰線区間に含まれる１水平走査期間では、第１アナログ信号Ａ１が供給される。
【０１１７】
これによれば、実施の形態３と同様に、撮像動作中に、カラムＡＤ回路２５の故障検出だけでなく、画素回路３の故障検出、垂直信号線１９の断線検出および短絡検出も行うことができる。加えて、実施の形態４の固体撮像装置１は、２つのカラム処理部２６Ａ、２６Ｂが並列に同時に動作できるので、実施の形態１〜３よりも２倍程度高速化することができる。
【０１１８】
以上説明してきたように、実施の形態４における固体撮像装置１は、前記カラム処理部２６は、前記複数の画素回路３の列のうち半数の列に対応する第１カラム処理部２６Ａと、前記複数の画素回路３の列のうち残り半数の列に対応する第２カラム処理部２６Ｂとを備え、前記第１カラム処理部２６Ａと第２カラム処理部２６Ｂとは、前記列方向に前記画素アレイ部１０を挟んで配置され、前記複数の画素回路３は、前記第１カラム処理部２６Ａから最も離れた少なくとも１行中の前記半数の列に対応するテスト用の画素回路３を有する第１テスト領域１０１Ａと、前記第２カラム処理部２６Ｂから最も離れた少なくとも１行中の前記残り半数の列に対応するテスト用の画素回路３を有する第２テスト領域１０１Ｂとを有し、前記複数の画素回路３のそれぞれは、前記アナログ画素信号に対応する信号電荷を保持する浮遊拡散層ＦＤと、前記浮遊拡散層ＦＤにリセット電位を設定するリセットトランジスタＲＳと、前記浮遊拡散層ＦＤに接続されたゲートを有し前記ゲートの電位を垂直信号線１９に出力する増幅トランジスタＳＦと、を備え、前記リセットトランジスタＲＳのソースは、前記浮遊拡散層ＦＤに接続され、前記第１テスト領域１０１Ａおよび前記第２テスト領域１０１Ｂ内の前記リセットトランジスタＲＳのドレインには、撮像動作中の前記垂直帰線区間に含まれる前記１水平走査期間では、前記第１アナログ信号Ａ１が供給される。
【０１１９】
これによれば、撮像動作中に、カラムＡＤ回路２５の故障検出だけでなく、画素回路３の故障検出、垂直信号線１９の断線検出および短絡検出も行うことができる。
【０１２０】
（実施の形態５）
以下、図面を参照しながら、実施の形態５に係る撮像装置について説明する。なお、本実施の形態に備わる撮像装置は、上述した実施の形態１〜４に係る固体撮像装置１を１つ以上備える。以下、詳細を説明する。
【０１２１】
図１４Ａは、実施の形態５に係る撮像装置の構成例を示すブロック図である。同図の撮像装置は、ＣＩＳ（ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）９１、ＩＳＰ（Ｉｍａｇｅ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）９２およびモニタ９３を備え、例えば、デジタルカメラやスマートフォンのカメラである。
【０１２２】
ＣＩＳ９１は、各実施の形態に示した固体撮像装置１である。
【０１２３】
ＩＳＰ９２は、ＣＩＳ９１からの画像信号を受けて、画像の拡大、縮小、圧縮符号化、復号化等々の画像処理を行う。
【０１２４】
モニタ９３は、撮像時のユーザ確認用のモニタである。
【０１２５】
なお、ＣＩＳ９１とＩＳＰ９２とは、１チップのＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）９０であってもよいし、別チップであってもよい。ＣＩＳ９１とＩＳＰ９２とが別チップある場合、信号処理部８０は、ＣＩＳ９１に備えられてもよいし、ＣＩＳ９２に備えられてもよい。
【０１２６】
また、信号処理部８０の一部は回路ではなくソフトウェアにより実現してもよい。
【０１２７】
さらに、図１４Ｂは、実施の形態５に係る撮像装置の他の構成例を示すブロック図である。同図の撮像装置は、ＣＩＳ（ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）９１、ＩＳＰ（Ｉｍａｇｅ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）９２、センサー９４、センサーＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）９５、警告部９６、および制御部９７を備え、例えば、自動車に搭載されるカメラシステムである。
【０１２８】
ＣＩＳ９１とＩＳＰ９２とは、図１４Ａと同様である。
【０１２９】
センサー９４は、例えば、測距用のレーダー（ｒａｄａｒ）センサー、測距用のライダー（Ｌｉｄａｒ：  Ｌｉｇｈｔ  Ｄｅｔｅｃｔｉｏｎ  ａｎｄ  Ｒａｎｇｉｎｇ）センサーである。
【０１３０】
センサーＥＣＵ９５は、ＩＳＰ９２、センサー９４からの信号を受けた、警告部９６および制御部９７を制御する。
【０１３１】
警告部９６は、例えば、自動車のインスツルメントパネル内の各種の状態表示灯や警告灯等である。
【０１３２】
制御部９７は、例えば、自動車のステアリングやブレーキ等を動かすアクチュエーター等を制御する。
【０１３３】
なお、図１４Ｂの撮像装置は、ビューシステム、ＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ：先進運転支援システム）や自動運転などのセンシングシステムに対応し、ビューシステムではモニタに接続され、前記センシングシステムではセンサーＥＣＵを介して、警告または制御（ステアリング、ブレーキなど）を実施するようにしてもよい。
【０１３４】
図１５Ａは、実施の形態５に係る撮像装置の自動車Ｍ１への搭載例を示す図である。図１５Ｂは、実施の形態５に係る図１５Ａの搭載例における撮像範囲の一例を示す図である。
【０１３５】
図１５Ａでは、例えば図１４Ａの撮像装置が複数の取り付け箇所Ｃ１〜Ｃ９のそれぞれに取り付けられる。取り付け箇所Ｃ１は、自動車Ｍ１の前方部分である。取り付け箇所Ｃ２は、自動車Ｍ１の車体左側部分である。取り付け箇所Ｃ３は、自動車Ｍ１の車体右側部分である。取り付け箇所Ｃ４は、左側ドアミラーである。取り付け箇所Ｃ５は、右側ドアミラーである。取り付け箇所Ｃ６は、ルームミラーである。取り付け箇所Ｃ７は、自動車Ｍ１の後方中央部分である。取り付け箇所Ｃ８は、自動車Ｍ１の後方左側部分である。取り付け箇所Ｃ９は、自動車Ｍ１の後方右側部分である。
【０１３６】
また、図１５Ｂに示す、撮像範囲Ｓ１〜Ｓ９は、取り付け箇所Ｃ１〜Ｃ９の撮像カメラに対応している。  図１５Ａ、図１５Ｂに示すように、ビュー用カメラやセンシング用カメラとしての撮像装置は、撮像の対象範囲に応じて、輸送機器（車両、自動車）の前方、サラウンド、サイド、リア、インテリジェントリアを取り付け位置にすることが出来る。
【０１３７】
以上のように、実施の形態５における撮像装置は、上記の固体撮像装置１を備え、ビューシステム、ＡＤＡＳ（先進運転支援システム）のセンシングシステム、および、自動運転のセンシングシステムのいずれか１つのシステムを構成する。
【０１３８】
ここで、前記撮像装置は、前記輸送機器の前方、左サイド、右サイド、左ドアミラー、右ドアミラー、ルームミラーの１つ以上に搭載されてもよい。
【０１３９】
（その他の実施の形態）
以上、本開示の固体撮像装置、及びそれを用いる撮像装置について、上記実施の形態に基づいて説明してきたが、本開示の固体撮像装置、及びそれを用いる撮像装置は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の固体撮像装置、及びそれを用いる撮像装置を内蔵した各種機器も本開示に含まれる。
【産業上の利用可能性】
【０１４０】
本開示は、固体撮像装置および撮像装置に利用可能である。
【符号の説明】
【０１４１】
１  固体撮像装置
３  画素回路
１０  画素アレイ部
１２  水平走査回路
１４  垂直走査回路
１５  水平走査線群
１８  水平信号線
１９  垂直信号線
２０  タイミング制御部
２５  カラムＡＤ回路
２６  カラム処理部
２７  参照信号生成部
８０  信号処理部
８１  テスト信号生成回路
８２  ＤＡＣ
８３  判定回路
８４  選択回路
８５  セレクタ
【図１】
2018105475.tif 000003
【図２Ａ】
2018105475.tif 000004
【図２Ｂ】
2018105475.tif 000005
【図３Ａ】
2018105475.tif 000006
【図３Ｂ】
2018105475.tif 000007
【図４】
2018105475.tif 000008
【図５】
2018105475.tif 000009
【図６】
2018105475.tif 000010
【図７】
2018105475.tif 000011
【図８】
2018105475.tif 000012
【図９】
2018105475.tif 000013
【図１０】
2018105475.tif 000014
【図１１】
2018105475.tif 000015
【図１２】
2018105475.tif 000016
【図１３】
2018105475.tif 000017
【図１４Ａ】
2018105475.tif 000018
【図１４Ｂ】
2018105475.tif 000019
【図１５Ａ】
2018105475.tif 000020
【図１５Ｂ】
2018105475.tif 000021
【手続補正書】
【提出日】令和1年5月31日(2019.5.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素回路を有する画素アレイ部と、
アナログ画素信号をデジタル画素信号に変換するために前記複数の画素回路の列毎に設けられた列ＡＤＣを有するカラム処理部と、
テスト用の第１デジタル信号を生成するテスト信号生成回路と、を備え、
前記テスト信号生成回路は、前記第１デジタル信号の生成動作を１水平走査期間内に実行し、
前記カラム処理部は、前記第1デジタル信号が変換された第１アナログ信号から第２デジタル信号への変換動作を１水平走査期間内に実行する
固体撮像装置。
【請求項２】
前記１水平走査期間は、撮像中の垂直帰線区間に含まれる期間である
請求項１に記載の固体撮像装置。
【請求項３】
前記カラム処理部は、さらに、
前記列ＡＤＣと同じ内部構成を有するテスト用回路を備え、
前記第１アナログ信号は、前記アナログ画素信号の代替として前記テスト用回路に供給される
請求項１または２に記載の固体撮像装置。
【請求項４】
前記固体撮像装置は、さらに、
前記複数の画素回路の列毎に設けられたセレクタを備え、
前記セレクタは、前記アナログ画素信号および前記第１アナログ信号の一方を選択して出力する
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記セレクタは、撮像動作中の垂直帰線区間に含まれる前記１水平走査期間では、前記第１アナログ信号を選択する、
請求項４に記載の固体撮像装置。
【請求項６】
前記セレクタは、撮像動作中の垂直帰線区間に含まれない１水平走査期間では、前記アナログ画素信号を選択する
請求項４に記載の固体撮像装置。
【請求項７】
前記画素アレイ部は、前記複数の画素回路の行のうち少なくとも１行を構成する画素回路からなるテスト領域を有し、
前記複数の画素回路のそれぞれは、
前記アナログ画素信号に対応する信号電荷を保持する浮遊拡散層と、
前記浮遊拡散層にリセット電位を設定するリセットトランジスタと、を備え、前記リセットトランジスタのドレインには、前記第１アナログ信号が供給される
請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記テスト領域を構成する前記少なくとも１行は、前記カラム処理部から最も離れた行を含む
請求項７に記載の固体撮像装置。
【請求項９】
前記固体撮像装置は、さらに、
前記第１デジタル信号を前記第１アナログ信号に変換し、前記第１アナログ信号を前記アナログ画素信号の代替として前記画素アレイ部または前記カラム処理部に供給するＤＡＣを備える
請求項１〜８のいずれか１項記載の固体撮像装置。
【請求項１０】
前記ＤＡＣは、前記第１アナログ信号がランプ波形の振幅より大きくならないように、前記第１アナログ信号の出力ゲインを調整する
請求項９に記載の固体撮像装置。
【請求項１１】
前記テスト信号生成回路は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル信号を増加または減少させる
請求項１〜１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記テスト信号生成回路は、第１デジタル値および第２デジタル値を含む第１デジタル信号を生成し、
前記垂直帰線区間に含まれる前記１水平走査期間内のリセットレベル読み出し期間において前記第１デジタル値を生成し、
前記垂直帰線区間に含まれる前記１水平走査期間内の信号レベル読み出し期間において前記第２デジタル値を生成する
請求項１〜１１のいずれか１項に記載の固体撮像装置。
【請求項１３】
前記固体撮像装置は、さらに、
前記第１デジタル信号と前記第２デジタル信号との差分が期待値の範囲内であるか否かを判定する判定回路を備え、
前記判定回路は、前記第１デジタル信号と、前記第２デジタル信号との差分が期待値の範囲内であれば正常と判定し、範囲外であれば異常と判定する
請求項１〜１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記テスト信号生成回路は、撮像動作中の垂直帰線区間毎に、または、撮像動作中の垂直帰線区間内の水平走査期間毎に、前記第１デジタル信号を所定ステップ量だけ増加または減少させる
請求項１〜１３のいずれか１項に記載の固体撮像装置。
【請求項１５】
請求項１〜１４のいずれか１項に記載の固体撮像装置を備え、
ビューシステム、ＡＤＡＳ（先進運転支援システム）のセンシングシステム、および、自動運転のセンシングシステムのいずれか１つのシステムを構成する
撮像装置。
【請求項１６】
前記撮像装置は、輸送機器の前方、左サイド、右サイド、左ドアミラー、右ドアミラー、ルームミラーの１つ以上に搭載される
請求項１５記載の撮像装置。
【国際調査報告】
2018105475.tif 000022
2018105475.tif 000023
2018105475.tif 000024