(57)【要約】  パワーモジュール（ＰＭ）（１０Ａ）は、第１導電層（２４Ｄ）を表面に備える第１絶縁基板（２１Ｄ）と、第１導電層（２４Ｄ）の上に配置され、第１電極が第１導電層（２４Ｄ）と接続される第１半導体デバイスＱ１と、第１絶縁基板（２１Ｄ）の表面に形成され、第１半導体デバイスＱ１の第２電極と接続される第１信号電極（１）と、第１絶縁基板（２１Ｄ）の表面側に形成され、第１半導体デバイスＱ１の第３電極と接続される第２信号電極（２）と、第１絶縁基板（２１Ｄ）の上に配置される絶縁層（３）とを備え、第１信号電極（１）と第２信号電極（２）は、絶縁層（３）を挟んで配置される。駆動回路付ＰＭ（１０１）は、パワー用の半導体デバイスを封止したＰＭ（１０Ｓ）と、ＰＭ（１０Ｓ）の第１の封止面（１０ａ）に配置された上部冷却器（１２Ｕ）と、上部冷却器（１２Ｕ）の、ＰＭ（１０Ｓ）との接触面の反対側の面（１０ｕ）に搭載され、ＰＭ（１０Ｓ）を駆動するゲートドライバ（１８０）とを備える。
2018043535.tif 000002
【特許請求の範囲】
【請求項１】
第１導電層を表面に備える第１絶縁基板と、
前記第１導電層の上に配置され、第１電極が前記第１導電層と接続される第１半導体デバイスと、
前記第１絶縁基板の前記表面に形成され、前記第１半導体デバイスの第２電極と接続される第１信号配線と、
前記第１絶縁基板の前記表面側に形成され、前記第１半導体デバイスの第３電極と接続される第２信号配線と、
前記第１絶縁基板の上に配置される絶縁層と
を備え、
前記第１信号配線と前記第２信号配線は、前記絶縁層を挟んで配置されることを特徴とするパワーモジュール。
【請求項２】
前記第１信号配線と前記第２信号配線には、逆方向に電流が流れることを特徴とする請求項１に記載のパワーモジュール。
【請求項３】
前記第２信号配線のインダクタンス値は、前記第３電極のインダクタンス値よりも大きいことを特徴とする請求項２に記載のパワーモジュール。
【請求項４】
前記絶縁層は、前記第２電極と前記第１信号配線および前記第３電極と前記第２信号配線とが接続部材で接続可能な位置に、配置されることを特徴とする請求項１に記載のパワーモジュール。
【請求項５】
前記絶縁層は、前記第２電極と前記第１信号配線または前記第３電極と前記第２信号配線とが接続部材で接続可能な位置に、前記絶縁層が切り欠かれた切り欠き部を備えることを特徴とする請求項１または２に記載のパワーモジュール。
【請求項６】
前記絶縁層を挟んで表面および裏面に前記第１信号配線および前記第２信号配線を備え、前記第１絶縁基板の上方に対向して配置された第１キャンセル基板と、
前記第２電極と接続される前記第１導電層に配置された第１信号接続部と、
前記第３電極と接続される前記第１導電層に配置された第２信号接続部と、
前記第１信号配線と前記第１信号接続部および前記第２信号配線と前記第２信号接続部をそれぞれ接続する柱状電極と
を備えることを特徴とする請求項１に記載のパワーモジュール。
【請求項７】
表面および裏面に前記第２電極と接続される第１信号接続部および前記第３電極と接続される第２信号接続部とが配置された前記第１絶縁基板と、
前記第１信号接続部と前記第１信号配線もしくは前記第２信号接続部と前記第２信号配線を前記第１絶縁基板を貫通して接続するスルーホールと
を備えることを特徴とする請求項６に記載のパワーモジュール。
【請求項８】
前記第１導電層は、複数の前記第１半導体デバイスの第１電極に接続される第１共通電極パターンを備えることを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
【請求項９】
前記第１半導体デバイスの第３電極と接続される第２共通電極パターンと、
前記第２共通電極パターンの上に配置された第２半導体デバイスと、
前記絶縁層を挟んで表面および裏面に前記第１信号配線および前記第２信号配線を備え、前記第１キャンセル基板と離隔し、かつ前記第１絶縁基板の上に前記第１半導体デバイスを挟む位置に対向して配置された第２キャンセル基板と
を備えることを特徴とする請求項６に記載のパワーモジュール。
【請求項１０】
前記第１半導体デバイスの第３電極と接続される第２共通電極パターンと、
前記第２共通電極パターンの上に配置された第２半導体デバイスと
を備えることを特徴とする請求項７に記載のパワーモジュール。
【請求項１１】
前記第１絶縁基板と対向して配置され、第３導電層および第４導電層を備える第２絶縁基板と、
前記第３導電層と、前記第１半導体デバイスが配置された第１共通電極パターンもしくは前記第１半導体デバイスの第３電極とを接続させる第２柱状電極と、
前記第４導電層と、前記第２半導体デバイスが配置された第２共通電極パターンもしくは前記第２半導体デバイスの第３電極とを接続させる第３柱状電極と、
前記第１絶縁基板と前記第２絶縁基板の対向する領域を封止する樹脂と
を備え、
前記第３導電層は、前記第１半導体デバイスに電源を供給する第１電源電極端子もしくは第２電源電極端子のいずれか一方に接続され、前記第４導電層は、他方の電極端子に接続され、前記第３導電層および前記第４導電層にそれぞれ流れる電流によって生じる磁束を相殺することを特徴とする請求項９に記載のパワーモジュール。
【請求項１２】
前記第１絶縁基板と前記第１半導体デバイスを挟む位置に対向して配置され、第３導電層および第４導電層を備える第２絶縁基板と、
前記第３導電層と、前記第１半導体デバイスが配置された第１共通電極パターンもしくは前記第１半導体デバイスの第３電極とを接続させる第２柱状電極と、
前記第４導電層と、前記第２半導体デバイスが配置された第２共通電極パターンもしくは前記第２半導体デバイスの第３電極とを接続させる第３柱状電極と、
前記第１絶縁基板と前記第２絶縁基板の対向する領域を封止する樹脂と
を備え、
前記第３導電層は、前記第１半導体デバイスに電源を供給する第１電源電極端子もしくは第２電源電極端子のいずれか一方に接続され、前記第４導電層は、他方に接続され、前記第３導電層および前記第４導電層それぞれ流れる電流によって生じる磁束を相殺することを特徴とする請求項１０に記載のパワーモジュール。
【請求項１３】
前記第２絶縁基板は、前記第１キャンセル基板および前記第２キャンセル基板を備え、
前記第３導電層に、前記第１信号配線もしくは第２信号配線のいずれか一方が配置され、前記第４導電層に、他方が配置されたことを特徴とする請求項１１に記載のパワーモジュール。
【請求項１４】
半導体デバイスは、前記第１共通電極パターンと前記第２共通電極パターンの上に複数個縦列配置され、前記第１共通電極パターンまたは前記第２共通電極パターンを出力とすることを特徴とする請求項１１〜１３のいずれか１項に記載のパワーモジュール。
【請求項１５】
複数の前記半導体デバイスは前記第１絶縁基板の一方向に配列され、前記半導体デバイスの列は、前記第１絶縁基板の他方向に６列配列され、隣接する２列のそれぞれが、Ｕ相、Ｖ相、Ｗ相の出力を構成するシックスインワンモジュールを備えることを特徴とする請求項１４に記載のパワーモジュール。
【請求項１６】
前記第３電極に流れる電流の一部を検出するためのカレントセンス電極を備えることを特徴とする請求項１〜１２のいずれか１項に記載のパワーモジュール。
【請求項１７】
前記カレントセンス電極は、前記絶縁層もしくは前記第１絶縁基板の半導体デバイスが配置されている表面に配置されたことを特徴とする請求項１６に記載のパワーモジュール。
【請求項１８】
前記第１絶縁基板の前記第１導電層に電気的に繋がる第１端子と、
前記第１絶縁基板の上方の前記第１半導体デバイスを挟む位置に対向して配置され、第３導電層および第４導電層を備える第２絶縁基板の前記第３導電層または前記第４導電層に電気的に繋がる第２端子と
を備えることを特徴とする請求項１〜１４のいずれか１項に記載のパワーモジュール。
【請求項１９】
前記第１絶縁基板の平面形状は長方形であり、
前記第１絶縁基板の短辺方向に配置される半導体デバイスの数より、前記第１絶縁基板の長辺方向に配置される前記半導体デバイスの数が多いことを特徴とする請求項８〜１０または１４のいずれか一項に記載のパワーモジュール。
【請求項２０】
前記半導体デバイスは、ゲート信号電極とソース信号電極とを備え、前記ゲート信号電極と前記ソース信号電極との間にスナバ回路を備えたことを特徴とする請求項１〜１９のいずれか１項に記載のパワーモジュール。
【請求項２１】
前記半導体デバイスはプレーナ型またはトレンチ型のＭＯＳＦＥＴであり、前記第１電極はドレイン電極であり、前記第２電極はゲートパッド電極であり、前記第３電極はソースパッド電極であることを特徴とする請求項１〜２０のいずれか１項に記載のパワーモジュール。
【請求項２２】
前記第１半導体デバイスが配置された前記第１絶縁基板の裏面、もしくは前記第１絶縁基板の上に前記第１半導体デバイスを挟む位置に対向して配置され、第３導電層および第４導電層を備える第２絶縁基板の前記第１半導体デバイスが配置された面と反対側の面のいずれか一方もしくは両方に冷却器が配置されていることを特徴とする請求項１１〜２１のいずれか１項に記載のパワーモジュール。
【請求項２３】
スイッチング動作を行うパワー用の半導体デバイスを封止したパワーモジュールと、
前記パワーモジュールの第１の封止面に配置された第１の冷却器と、
前記第１の冷却器の、前記パワーモジュールとの接触面の反対側の面に搭載され、前記パワーモジュールの前記半導体デバイスを駆動する第１の駆動回路部と
を備え、前記第１の駆動回路部の冷却も行えることを特徴とする駆動回路付パワーモジュール。
【請求項２４】
前記パワーモジュールとして、請求項１〜２２のいずれか１項に記載のパワーモジュールを用いたこと特徴とする請求項２３に記載の駆動回路付パワーモジュール。
【請求項２５】
前記パワーモジュールは、
前記半導体デバイスが搭載された第１の絶縁基板と、
前記半導体デバイスの、前記第１の絶縁基板と反対側に配置された第２の絶縁基板と、
前記半導体デバイスの上面と前記第２の絶縁基板とを接続する柱状電極と
を備えることを特徴とする請求項２３に記載の駆動回路付パワーモジュール。
【請求項２６】
前記第１の絶縁基板は、絶縁基板の両面に形成された導電層を有し、
前記導電層の一方の面は、前記パワーモジュールの封止面から露出していることを特徴とする請求項２５に記載の駆動回路付パワーモジュール。
【請求項２７】
前記第１の絶縁基板および前記第２の絶縁基板は、絶縁基板の両面に形成された導電層を有し、
前記第１の絶縁基板および前記第２の絶縁基板の各一方の面の導電層が、前記半導体デバイスの対向する封止面から露出して両面冷却を行うことを特徴とする請求項２５に記載の駆動回路付パワーモジュール。
【請求項２８】
前記第１の駆動回路部は、その搭載面が、前記第１の冷却器の前記パワーモジュールとの接触面の反対側の面に接触されることを特徴とする請求項２３に記載の駆動回路付パワーモジュール。
【請求項２９】
前記第１の駆動回路部は、第１の回路基板を有し、前記第１の回路基板の一方の実装面に、前記パワーモジュールのゲートを駆動するゲートドライバが配置された片面実装ゲートドライバであることを特徴とする請求項２３に記載の駆動回路付パワーモジュール。
【請求項３０】
前記第１の駆動回路部は、第１の回路基板を有し、前記第１の回路基板の一方および他方の実装面に、前記パワーモジュールのゲートを駆動するゲートドライバがそれぞれ配置された両面実装ゲートドライバであることを特徴とする請求項２３に記載の駆動回路付パワーモジュール。
【請求項３１】
前記両面実装ゲートドライバのいずれかの実装面と前記第１の冷却器との間に、熱伝導シートおよび絶縁シート、或いは、前記熱伝導シートまたは前記絶縁シートのいずれかが配置されることを特徴とする請求項３０に記載の駆動回路付パワーモジュール。
【請求項３２】
前記第１の駆動回路部は、２段の重層構造を備えることを特徴とする請求項２８〜３１のいずれか１項に記載の駆動回路付パワーモジュール。
【請求項３３】
前記第１の駆動回路部は、前記２段の重層構造の一方を１次側駆動回路、他方を２次側駆動回路とすることを特徴とする請求項３２に記載の駆動回路付パワーモジュール。
【請求項３４】
前記第１の駆動回路部は、前記２段の重層構造の一方を上アーム、他方を下アームとすることを特徴とする請求項３２に記載の駆動回路付パワーモジュール。
【請求項３５】
前記第１の駆動回路部は、前記２段の重層構造の一方がゲートドライバであり、他方が前記ゲートドライバに差し込み接続されるハイブリッドＩＣであることを特徴とする請求項３２に記載の駆動回路付パワーモジュール。
【請求項３６】
前記第１の封止面に対向する、前記パワーモジュールの第２の封止面に配置された第２の冷却器を、さらに備えることを特徴とする請求項２３に記載の駆動回路付パワーモジュール。
【請求項３７】
前記第２の冷却器の、前記パワーモジュールとの接触面の反対側の面には、前記パワーモジュールを駆動する第２の駆動回路部またはコンデンサが配置されることを特徴とする請求項３６に記載の駆動回路付パワーモジュール。
【請求項３８】
第１の冷却器と、
前記第１の冷却器に対向するように配置された第２の冷却器と、
前記第１の冷却器および前記第２の冷却器の間に配置され、スイッチング動作を行うパワー用の所定個の半導体デバイスを封止し、前記半導体デバイスの電極に電気的に接続された端子が、前記第１の冷却器または前記第２の冷却器と接していない、対向する封止面から露出した両面冷却構造のパワーモジュールと、
前記第１の冷却器の、前記パワーモジュールとの接触面の反対側の面に配置され、前記パワーモジュールの前記半導体デバイスを駆動する第１の駆動回路部と
を備えることを特徴とする駆動回路付パワーモジュール。
【請求項３９】
さらに、前記第２の冷却器の、前記体パワーモジュールとの接触面の反対側の面に、前記パワーモジュールを駆動する第２の駆動回路部が搭載されることを特徴とする請求項３８に記載の駆動回路付パワーモジュール。
【請求項４０】
前記第２の冷却器の、前記パワーモジュールとの接触面と反対側の面にコンデンサが搭載されることを特徴とする請求項３６または３８に記載の駆動回路付パワーモジュール。
【請求項４１】
前記コンデンサは、前記第２の冷却器と接触していることを特徴とする請求項４０に記載の駆動回路付パワーモジュール。
【請求項４２】
前記コンデンサは、前記パワーモジュールの端子電極間に接続される平滑コンデンサであることを特徴とする請求項４０または４１に記載の駆動回路付パワーモジュール。
【請求項４３】
前記コンデンサは、フィルムコンデンサあることを特徴とする請求項４０または４１に記載の駆動回路付パワーモジュール。
【請求項４４】
前記第１の駆動回路部は、その搭載面が、前記第１の冷却器の、前記パワーモジュールとの接触面の反対側の面に接触され、前記第２の駆動回路部は、その搭載面が、前記第２の冷却器の、前記パワーモジュールとの接触面の反対側の面に接触されることを特徴とする請求項３７または３９に記載の駆動回路付パワーモジュール。
【請求項４５】
前記パワーモジュールは、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、またはフォーティーンインワンモジュールのいずれかを構成するように、所定個の半導体デバイスを内蔵することを特徴とする請求項２３〜４４のいずれか１項に記載の駆動回路付パワーモジュール。
【請求項４６】
前記パワーモジュールは、所定個のモジュールによって、シックスインワンモジュールタイプのインバータまたはコンバータを構成することを特徴とする請求項４５に記載の駆動回路付パワーモジュール。
【請求項４７】
前記冷却器は、内部に冷却液または冷却された気体が流れることを特徴とする請求項２３〜４６に記載の駆動回路付パワーモジュール。
【請求項４８】
請求項１〜４７のいずれか１項に記載の半導体デバイスは、Ｓｉ系ＩＧＢＴ、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ、ＳｉＣ系ＩＧＢＴ、ＳｉＣ系ＭＯＳＦＥＴとＳｉＣ系ＩＧＢＴとのハイブリッド素子、ＧａＮ系ＦＥＴのいずれか、またはこれらのうちの異なる複数を備えることを特徴とする駆動回路付パワーモジュール。
【請求項４９】
前記パワーモジュールは、第１の電源と第２の電源との間に縦列接続された複数の半導体デバイスが、前記ゲートドライバの制御に応じて、それぞれオン・オフされることを特徴とする請求項２３〜４８のいずれか１項に記載の駆動回路付パワーモジュール。
【請求項５０】
産業機器、電気自動車またはハイブリッドカーのパワーコントロールユニットに用いられ、ＥＣＵの制御に応じて動作することを特徴とする請求項２３〜４９のいずれか１項に記載の駆動回路付パワーモジュール。
【請求項５１】
請求項２３〜５０のいずれか１項に記載の駆動回路付パワーモジュールを搭載し、電力変換動作を行うことを特徴とする産業機器、電気自動車またはハイブリッドカー。
【請求項５２】
前記駆動回路付パワーモジュールが搭載する冷却器の冷却液を、専用のラジエータを用いて冷却することを特徴とする請求項５１に記載の産業機器、電気自動車またはハイブリッドカー。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカーに関する。
【背景技術】
【０００２】
現在多くの研究機関において、シリコンカーバイド（Silicon Carbide：以下「ＳｉＣ」と記す）デバイスの研究開発が行われている。ＳｉＣパワーデバイスは、Ｓｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作特性を有する。【０００３】
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となった。また、電力変換装置に用いられるパワーモジュールは、高速でのスイッチングが必要であり、インダクタンスの低減が求められる。【０００４】
パワーモジュールの１つとして、従来から、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）のような半導体デバイスを含むパワー素子（チップ）の外囲が樹脂でモールドされたパワー半導体モジュールが知られている。動作状態において、半導体デバイスは発熱するため、裏面側にヒートシンクやフィンなどの放熱器や冷却器を配置して放熱させ、半導体デバイスを冷却するのが一般的である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１７９３６２号公報
【特許文献２】特開２００９−１０５４５４号公報
【特許文献３】特開２０１４−２２０９１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、パワーモジュールの大電流化・高耐熱化などにより、ゲートドライバ（Gate Driver：以下「ＧＤ」と記す）の冷却が必要になってきている。さらに、パワーモジュールを制御するＧＤは、動作スピード確保という観点から、モジュール近傍に接続することが必要であることから、パワーモジュールの発熱の影響を受け易いので、モジュールを冷却する冷却器を利用して、ＧＤを冷却させることができれば、パワーモジュールの耐熱温度を向上させられるのみでなく、電源の小型化が可能となるなど、パワーモジュールのさらなる小型化につながる。【０００７】
また、シックスインワン（６ in １）モジュールとして非常に小型のものも開発されてきており、ＧＤのフットプリントを低減させる構造も必要となってくる。【０００８】
本実施形態は、スイッチング素子の制御信号配線のインダクタンスを低減させ、低損失なスイッチングが可能なパワーモジュールを提供する。【０００９】
本実施の形態は、大電流化と共に、耐熱温度の向上が可能となり、小型化にとって好適な半導体パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカーを提供する。
【課題を解決するための手段】
【００１０】
本実施形態の一態様によれば、第１導電層を表面に備える第１絶縁基板と、前記第１導電層の上に配置され、第１電極が前記第１導電層と接続される第１半導体デバイスと、前記第１絶縁基板の前記表面に形成され、前記第１半導体デバイスの第２電極と接続される第１信号配線と、前記第１絶縁基板の前記表面側に形成され、前記第１半導体デバイスの第３電極と接続される第２信号配線と、前記第１絶縁基板の上に配置される絶縁層とを備え、前記第１信号配線と前記第２信号配線は、前記絶縁層を挟んで配置されるパワーモジュールが提供される。【００１１】
本実施の形態の他の態様によれば、スイッチング動作を行うパワー用の半導体デバイスを封止したパワーモジュールと、前記パワーモジュールの第１の封止面に配置された第１の冷却器と、前記第１の冷却器の、前記パワーモジュールとの接触面の反対側の面に搭載され、前記パワーモジュールの前記半導体デバイスを駆動する第１の駆動回路部とを備え、前記第１の駆動回路部の冷却も行える駆動回路付パワーモジュールが提供される。【００１２】
本実施の形態の他の態様によれば、第１の冷却器と、前記第１の冷却器に対向するように配置された第２の冷却器と、前記第１の冷却器および前記第２の冷却器の間に配置され、スイッチング動作を行うパワー用の所定個の半導体デバイスを封止し、前記半導体デバイスの電極に電気的に接続された端子が、前記第１の冷却器または前記第２の冷却器と接していない、対向する封止面から露出した両面冷却構造のパワーモジュールと、前記第１の冷却器の、前記パワーモジュールとの接触面の反対側の面に配置され、前記パワーモジュールの前記半導体デバイスを駆動する第１の駆動回路部とを備える駆動回路付パワーモジュールが提供される。【００１３】
本実施の形態の他の態様によれば、上記の駆動回路付パワーモジュールを搭載し、電力変換動作を行う産業機器、電気自動車またはハイブリッドカーが提供される。
【発明の効果】
【００１４】
本実施形態によれば、スイッチング素子の制御信号配線のインダクタンスを低減させ、低損失なスイッチングが可能なパワーモジュールを提供することができる。【００１５】
本実施の形態によれば、大電流化と共に、耐熱温度の向上が可能となり、小型化にとって好適なパワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカーを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】（ａ）比較例１に係るパワーモジュールの主要部を示す模式的平面図、（ｂ）比較例１に係るパワーモジュールの回路構成図。
【図２】第１の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図３】図２のI−I線に沿う模式的断面構造図。
【図４】第１の実施の形態に係るパワーモジュールの変形例の主要部を示す模式的平面図。
【図５】第１の実施の形態に係るパワーモジュールの変形例の主要部を示す模式的平面図。
【図６】図５のII−II線に沿う模式的断面構造図。
【図７】第１の実施の形態に係るパワーモジュールの変形例の主要部を示す模式的平面図。
【図８】第１の実施の形態に係るパワーモジュールの変形例の主要部を示す模式的平面図。
【図９】第２の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図１０】図９のIII−III線に沿う模式的断面構造図。
【図１１】図９のIV−IV線に沿う模式的断面構造図。
【図１２】第２の実施の形態に係るパワーモジュールの第１絶縁基板の配線パターンを示す模式的平面図。
【図１３】（ａ）第２の実施の形態に係るパワーモジュールの第１キャンセル基板の上面側の表面を示す模式的平面図、（ｂ）第２の実施の形態に係るパワーモジュールの第１キャンセル基板の下面側の表面を示す模式的平面図。
【図１４】第２の実施の形態に係るパワーモジュールの変形例の主要部を示す模式的平面図。
【図１５】第３の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図１６】図１５のV−V線に沿う模式的断面構造図。
【図１７】第３の実施の形態に係るパワーモジュールの変形例の主要部を示す模式的平面図。
【図１８】第４の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図１９】図１８のVI−VI線に沿う模式的断面構造図。
【図２０】第４の実施の形態に係るパワーモジュールの回路構成図。
【図２１】第５の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図２２】図２１のVII−VII線に沿う模式的断面構造図。
【図２３】第６の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図２４】第６の実施の形態に係るパワーモジュールの第２絶縁基板の上面側の表面を示す模式的平面図。
【図２５】第６の実施の形態に係るパワーモジュールの第２絶縁基板の下面側の表面を示す模式的平面図。
【図２６】図２３のVIII−VIII線に沿う模式的断面構造図。
【図２７】第５の実施の形態および第６の実施の形態に係るパワーモジュールの回路構成図。
【図２８】第７の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図２９】第７の実施の形態に係るパワーモジュールの第２絶縁基板の上面側の表面を示す模式的平面図。
【図３０】第７の実施の形態に係るパワーモジュールの第２絶縁基板の下面側の表面を示す模式的平面図。
【図３１】図２８のIX−IX線に沿う模式的断面構造図。
【図３２】第８の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図３３】第８の実施の形態に係るパワーモジュールの第２絶縁基板の上面側の表面を示す模式的平面図。
【図３４】第８の実施の形態に係るパワーモジュールの第２絶縁基板の下面側の表面を示す模式的平面図。
【図３５】図３２のX−X線に沿う模式的断面構造図。
【図３６】第９の実施の形態に係るパワーモジュールの主要部を示す模式的平面図。
【図３７】（ａ）第９の実施の形態に係るパワーモジュールの第２絶縁基板の上面側の表面を示す模式的平面図、（ｂ）第９の実施の形態に係るパワーモジュールの第２絶縁基板の下面側の表面を示す模式的平面図。
【図３８】図３６のXI−XI線に沿う模式的断面構造図。
【図３９】第９の実施の形態に係るパワーモジュールの回路構成図。
【図４０】（ａ）シミュレーションに用いた比較例の配線パターンの模式的鳥瞰構成図、（ｂ）シミュレーションに用いた本実施形態の配線パターンの模式的鳥瞰構成図。
【図４１】実施の形態に係るパワーモジュールのスナバ回路を含む等価回路図。
【図４２】第３の実施の形態に係るパワーモジュールにスナバ回路を実装した例を示す模式的平面図。
【図４３】実施の形態に係るパワーモジュールであって、ワンインワンモジュール（１in 1Module）のＳｉＣ  ＭＯＳＦＥＴの模式的回路表現図。
【図４４】実施の形態に係るパワーモジュールであって、ワンインワンモジュールのＳｉＣ  ＭＯＳＦＥＴの詳細回路表現図。
【図４５】実施の形態に係るパワーモジュールであって、ツーインワンモジュールのＳｉＣ  ＭＯＳＦＥＴの模式的回路表現図。
【図４６】実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、ソースパッド電極ＳＰＤ、ゲートパッド電極ＧＰＤを含むＳｉＣ  ＭＯＳＦＥＴの模式的断面構造図。
【図４７】実施の形態に係るパワーモジュールに適用する半導体デバイスの例であって、エミッタパッド電極ＥＰＤ、ゲートパッド電極ＧＰＤを含むＩＧＢＴの模式的断面構造図。
【図４８】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ  ＤＩ（Double Implanted）ＭＯＳＦＥＴの模式的断面構造図。
【図４９】実施の形態に係るパワーモジュールに適用可能な半導体デバイスの例であって、ＳｉＣ  トレンチ（Ｔ：Trench）ＭＯＳＦＥＴの模式的断面構造図。
【図５０】実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成において、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。
【図５１】半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用した実施の形態に係るパワーモジュールを用いて構成した３相交流インバータの模式的回路構成図。
【図５２】第７の実施の形態に係るパワーモジュールの第１絶縁基板の下面側の表面と第２絶縁基板の上側の表面に冷却器を備えたパワーモジュールの模式的断面構造図。
【図５３】第１０の実施の形態に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図５４】第１０の実施の形態の第１の変形例に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図５５】第１０の実施の形態の第２の変形例に係る半導体駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図５６】第１０の実施の形態の第２の変形例に係る駆動回路付パワーモジュールの模式的分解構成図であって、（ａ）ＧＤの鳥瞰図、（ｂ）上部冷却器の鳥瞰図、（ｃ）ＰＭの鳥瞰図、（ｄ）下部冷却器の鳥瞰図。
【図５７】第１０の実施の形態の応用例に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図５８】第１１の実施の形態に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図５９】第１１の実施の形態の応用例に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図６０】第１２の実施の形態に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図６１】第１３の実施の形態に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図６２】第１４の実施の形態に係る駆動回路付パワーモジュールの概略構成を示す模式的断面図。
【図６３】実施の形態に係る駆動回路付パワーモジュールを搭載した産業機器、電気自動車またはハイブリッドカーのパワーコントロールユニットにおいて、駆動回路付パワーモジュールに適用可能なＧＤの構成例を示すブロック図。
【図６４】実施の形態に係る駆動回路付パワーモジュールを搭載した産業機器、電気自動車またはハイブリッドカーのパワーコントロールユニットにおいて、駆動回路付パワーモジュールに適用可能なＧＤの構成例であって、（ａ）表側の平面パターン構成を示す概略図、（ｂ）裏側の平面パターン構成を透過して示す概略図。
【図６５】実施の形態に係る駆動回路付パワーモジュールを用いて構成される３相交流インバータの概略構成図。
【図６６】実施の形態に係る駆動回路付パワーモジュールを用いて構成される３相交流インバータの回路構成図。
【図６７】実施の形態に係る駆動回路付パワーモジュールを産業機器、電気自動車またはハイブリッドカーのパワーコントロールユニットに適用した場合を例に示す概略ブロック構成図。
【図６８】実施の形態に係る駆動回路付パワーモジュールが適用される産業機器、電気自動車のパワーコントロールユニットの要部を示すブロック構成図。
【図６９】実施の形態に係る駆動回路付パワーモジュールが適用されるハイブリッドカーのパワーコントロールユニットの要部を示すブロック構成図。
【発明を実施するための形態】
【００１７】
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１８】
又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、この実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１９】
[比較例]
比較例に係るパワーモジュール（Power Module：以下「ＰＭ」と記す）１０の主要部の模式的平面図は、図１（ａ）に示すように表され、半導体デバイス（チップ）として、例えば、ＳｉＣ  ＭＯＳＦＥＴを適用した図１（ａ）に対応したワンインワンモジュールの等価回路は、図１（ｂ）に示すように表される。
【００２０】
比較例に係るＰＭ１０は、絶縁基板２２Ｄと、絶縁基板２２Ｄ上に配置された負極電極パターン２４Ｄ４・正極電極パターン２４Ｄ３と、ゲート信号配線１・ソース信号配線２のような信号配線パターンと、正極電極パターン２４Ｄ３上に配置された半導体デバイスＱ１（Ｑ１１、Ｑ１２、Ｑ１３）とを備える。ここで、ソース信号配線端子ＳＳとゲート信号配線端子ＧＳの信号配線にインダクタンスＬＧとＬＳを有している。
【００２１】
比較例に係るＰＭ１０において、ゲート信号配線１の寄生容量を充電する際に流れる電流ｉＧとソース信号配線２を流れる電流ｉＳの方向は逆方向である。したがって、電流ｉＧと電流ｉＳで生じる磁束は、相互に打ち消し合うのでインダクタンスＬＧとＬＳの影響を小さくすることができる。しかし、ゲート信号配線１とソース信号配線２は、同一平面で離間して配置されるため、磁束を相殺する効果は限定的である。
【００２２】
また、正極電極パターン２４Ｄ３と負極電極パターン２４Ｄ４を流れる電流は、同方向でありインダクタンスＬＰとＬＮが存在する。
【００２３】
図１（ｂ）の等価回路にこれらのインダクタンスを示す。インダクタンスＬＰ、ＬＮは、スイッチング時に生じるサージ電圧の原因となる。また、インダクタンスＬＧとＬＳは、スイッチングスピードを遅くし、各半導体デバイスのターンオンのタイミングのずれの原因にもなる。したがって、インダクタンスは小さいほど好ましい。
【００２４】
［第１の実施の形態］
第１の実施の形態に係るＰＭ１０Ａの模式的平面図は、図２に示すように表され、図２のＩ−Ｉ線に沿う模式的断面構造は、図３に示すように表される。ＰＭ１０Ａは、比較例（図１）と同じワンインワンモジュールの例で示す。
【００２５】
この例では、第１半導体デバイスＱ１１〜Ｑ１３が３チップ並列に配置されている例が示されている。以降において、特に支障の無い場合は、Ｑ１１〜Ｑ１３を、Ｑ１と表記する場合がある。他の半導体デバイスについても同様である。また、ドレイン電極を第１電極、ゲートパッド電極を第２電極、ソースバッド電極を第３電極と称する。また、ゲート信号配線１を第１信号配線１、ソース信号配線２を第２信号配線２と称する。
【００２６】
実施の形態に係るＰＭ１０Ａは、第１絶縁基板２１Ｄ、正極端子Ｐ、負極端子Ｎ、第１信号配線１、第２信号配線２、絶縁層３、第１半導体デバイスＱ１、第１信号配線端子ＧＳ、第２信号接続部２４Ｄ１、および第２信号配線端子ＳＳを備える。
【００２７】
第１絶縁基板２１Ｄは、図３に示すように、材質が、例えば、セラミック等の基板２２Ｄと、基板２２Ｄの上面側の表面の第１導電層２４Ｄと、下面側の表面の第２導電層２３Ｄとを備える。第１絶縁基板２１Ｄとしては、例えば、ＡＭＢ（Active Metal Brazed、Active Metal Bond）基板、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Bonding Aluminum）基板などを適用可能である。また、絶縁層３は、樹脂基板（FR-4、CEM-3、エポキシ樹脂）でも構わない。また、第１絶縁基板２１Ｄと同じセラミック等でも構わない。
【００２８】
図２に示すように、長方形の第１絶縁基板２１Ｄの短辺の一方に接続された正極端子Ｐと、他方の短辺に接続された負極端子Ｎの間に、正極電極パターン２４Ｄ３が配置される。正極電極パターン２４Ｄ３と正極端子Ｐは、例えば、半田付け等で接続される。正極電極パターン２４Ｄ３の上に第１半導体デバイスＱ１１〜Ｑ１３が配置される。
【００２９】
正極電極パターン２４Ｄ３の隣には、逆Ｌ字形状の負極電極パターン２４Ｄ４が、正極電極パターン２４Ｄ３を囲むようにして配置される。第１半導体デバイスＱ１の第３電極（ソースバッド電極）と負極電極パターン２４Ｄ４は、ボンディングワイヤで接続される。正極端子Ｐと反対側の負極電極パターン２４Ｄ４に、負極端子Ｎが例えば、半田付け等で接続される。
【００３０】
第１信号配線１は、負極電極パターン２４Ｄ４と反対側の第１半導体デバイスＱ１１〜Ｑ１３の配列に沿って、第１半導体デバイスＱ１１〜Ｑ１３が配置された範囲よりも長い長方形の形状で、第１絶縁基板２１Ｄの上に配置される。第１信号配線１は、負極端子Ｎ側の端部から第１信号配線端子ＧＳによって外部に取り出される。
【００３１】
絶縁層３は、第１信号配線１の上に、この例では第１信号配線１よりも小さい平面形状で、第１信号配線１の第１半導体デバイスＱ１側の一部が目視可能な位置に配置される。目視できる第１信号配線１と、第１半導体デバイスＱ１１〜Ｑ１３とがボンディングワイヤで接続される。
【００３２】
第２信号配線２は、絶縁層３のほぼ全面を覆うようにして絶縁層３の上に配置される。この部分の積層構造は、例えば、ＡＭＢ基板を多層にして構成しても良いし、絶縁層３を別基板で構成するようにしても良い。別基板で構成する実施の形態については後述する。
【００３３】
第２信号配線２は、第１半導体デバイスＱ１１〜Ｑ１３とボンディングワイヤで接続される。第２信号配線２は、更に、第１絶縁基板２１Ｄの上に配置される第２信号接続部２４Ｄ１とボンディングワイヤで接続される。
【００３４】
第２信号接続部２４Ｄ１は、第２信号配線２の負極電極Ｎ側の延長方向に長方形の形状で、第１絶縁基板２１Ｄの上に配置される。第２信号接続部２４Ｄ１は、第２信号配線端子ＳＳによって外部に取り出される。
【００３５】
以上説明したＰＭ１０Ａの主要部は、図３に示すように樹脂モールド３３によって封止される。以降で説明する他の実施の形態に係るＰＭについても同様である。
【００３６】
第１の実施の形態に係るＰＭ１０Ａは、第１導電層２４Ｄを表面に備える第１絶縁基板２１Ｄと、第１導電層２４Ｄの上に配置され、第１電極が第１導電層２４Ｄと接続される第１半導体デバイスＱ１と、第１絶縁基板２１Ｄの表面に形成され、第１半導体デバイスＱ１の第２電極（ゲートパッド電極）と接続される第１信号配線１と、第１絶縁基板２１Ｄの表面側に形成され、第１半導体デバイスＱ１の第３電極（ソースバッド電極）と接続される第２信号配線２と、第１絶縁基板２１Ｄの上に配置される絶縁層３とを備え、第１信号配線１と前記第２信号配線２は、絶縁層３を挟んで配置される。
【００３７】
この例では、第１信号配線１の延伸方向の直線縁部と、絶縁層３の第１半導体デバイスＱ１側の直線縁部とは一致していない。第１信号配線１の第１半導体デバイスＱ１側の一部が目視可能である。つまり、絶縁層３は、第２電極（ゲートパッド電極）と第１信号配線１および第３電極（ソースバッド電極）と第２信号配線２とが接続部材で接続可能な位置に、配置される。
【００３８】
この目視可能な位置で、図３に示すように、第１半導体デバイスＱ１の第２電極（ゲートパッド電極）と第１信号配線１がボンディングワイヤＷＧＳで接続される。また、絶縁層３の上に配置された第２信号配線２と第１半導体デバイスＱ１の第３電極（ソースバッド電極）がボンディングワイヤＷＧ１で接続される。また、第１半導体デバイスＱ１の第３電極（ソースバッド電極）と負極電極パターン２４Ｄ４とがボンディングワイヤＷＤＳで接続される。なお、ボンディングワイヤは、電気的に導通可能な接続部材であれば何でも良い。例えば、細長い金属材で形成されたリード部材等で有っても良い。
【００３９】
第１信号配線１と第２信号配線２には、逆方向に電流が流れる。このように第２信号配線２と第１信号配線１を、絶縁層３を挟んで配置することで、第２信号配線２と第１信号配線１をそれぞれ導通する電流によって生じる磁束を相殺することができ、インダクタンスＬＧとＬＳの影響を小さくすることができる。つまり、インダクタンスＬＧ,ＬＳを低減する効果が得られる。
【００４０】
なお、第２信号配線２のインダクタンス値は、第３電極（ソースバッド電極）のインダクタンス値よりも大きい。また、第２信号配線２と第１信号配線１の断面を、一致させて重ねることも可能である。その場合は、第１信号配線１と第１半導体デバイスＱ１の第２電極とがボンディングワイヤＷＧＳで接続できるように、絶縁層３の一部を例えば、矩形状に切り欠いた形状にしても良い。そのように構成することで、例えば、Ｉ−Ｉ断面における第２信号配線２と第１信号配線１の断面を一致させることもできる。
【００４１】
（変形例１）
図４に、切り欠き部８１〜８３を備えた絶縁層３を用いて構成した変形例１に係るＰＭ１０Ｂの模式的平面図を示す。切り欠き部８１によって目視可能になった第１信号配線１は、第１半導体デバイスＱ１１の第２電極にボンディングワイヤで接続される。同様に、切り欠き部８２と８３の位置に当たる第１信号配線１は、第１半導体デバイスＱ１２とＱ１３の第２電極に、それぞれボンディングワイヤで接続される。
【００４２】
このように、絶縁層３は、第２電極と第１信号配線１または第３電極と第２信号配線２とが接続部材で接続可能な位置に、絶縁層３が切り欠かれた切り欠き部８１〜８３を備えていても良い。第２信号配線２と第１信号配線１の断面を一致させることで、インダクタンスの相殺効果を更に高めることができる。
【００４３】
なお、第２信号配線２と第１信号配線１の配置は、逆の関係にしても同じ作用効果が得られる。つまり、第２信号配線２を第１導電層２４Ｄに、第１信号配線１を絶縁層３の上面側の表面に配置しても良い。
【００４４】
なお、ＰＭ１０Ｂは、第３電極に流れる電流の一部を検出するためのカレントセンス電極を備えていても良い。カレントセンス電極は、過電流を検知する目的で設けられる。次に、カレントセンス電極を備えた第１の実施の形態の変形例２について説明する。
【００４５】
（変形例２）
変形例２に係るＰＭ１０Ｃの模式的平面図は、図５に示すように表され、図５のII−II線に沿う模式的断面構造は、図６に示すように表される。変形例２は、第１の実施の形態と同じワンインワンモジュールの例で示す。
【００４６】
変形例２は、カレントセンス電極４を備える点で、第１の実施の形態（図２）と異なる。カレントセンス電極４は、この例では絶縁層３の上面側の表面に、第２信号配線２と平行して配置される。なお、カレントセンス電極４と第２信号配線２の絶縁層３上の位置は入れ替えても良い。このように、カレントセンス電極４は、絶縁層３もしくは第１絶縁基板２１Ｄの上面側の表面に配置される。
【００４７】
カレントセンス電極４を第２信号配線端子ＳＳ側に延伸した第１絶縁基板２１Ｄの端部には、第２信号接続部２４Ｄ１と同じ形状のカレントセンス接続部２４Ｄ５が配置されている。そして、カレントセンス接続部２４Ｄ５は、カレントセンス端子ＣＳによって外部に取り出される。
【００４８】
図６を参照して変形例２の断面構造を説明する。カレントセンス電極４は、絶縁層３の上面側に配置される。そして、第１半導体デバイスＱ１の第３電極（ソースバッド電極）とボンディングワイヤＷＳ１で接続される。
【００４９】
なお、カレントセンス電極４は、第１半導体デバイスＱ１側に配置しても良い。つまり、第２信号配線２とカレントセンス電極４は入れ替えても良い。カレントセンス電極４は、絶縁層３もしくは第１絶縁基板２１Ｄの第１半導体デバイスＱ１が配置されている表面に配置される。このように第２信号配線２とカレントセンス電極４を配置することで、第１半導体デバイスＱ１との接続を容易にすることができる。
【００５０】
変形例２においても、第２信号配線２と第１信号配線１の断面を、重ねても良い。変形例１と同じ作用効果が得られる。なお、この場合、カレントセンス電極４は、第１信号配線１と重ねて配置しても良いし、重ねなくても良い。
【００５１】
次に、カレントセンス電極４の配置を変えた変形例３について説明する。
【００５２】
（変形例３）
変形例３に係るＰＭ１０Ｄの模式的平面図は、図７に示すように表される。なお、変形例３の模式的断面構造の図示は省略する。
【００５３】
変形例３は、変形例２のカレントセンス電極４が、第１信号配線１と正極電極パターン２４Ｄ３との間に、配置されたものである。カレントセンス電極４は、第１半導体デバイスＱ１１〜Ｑ１３が実装された範囲を超える長さで、正極電極パターン２４Ｄ３に沿うように配置されている。
【００５４】
このようにカレントセンス電極４を配置することで、第２信号配線２・第１信号配線１・カレントセンス電極４と、第１半導体デバイスＱ１との接続を容易にすることができる。
【００５５】
（変形例４）
変形例４に係るＰＭ１０Ｅの模式的平面図は、図８に示すように表される。なお、変形例４の模式的断面構造の図示は省略する。
【００５６】
変形例４は、変形例３のカレントセンス電極４を、正極電極パターン２４Ｄ３と負極電極パターン２４Ｄ４の間に配置したものである。カレントセンス電極４は、正極電極パターン２４Ｄ３の一辺に沿うように配置され、正極端子Ｐの隣に配置されたカレントセンス端子ＣＳによって外部に取り出される。
【００５７】
このようにカレントセンス電極４を配置することで、第２信号配線２・第１信号配線１・カレントセンス電極４と、第１半導体デバイスＱ１との接続を容易にすることができる。
【００５８】
［第２の実施の形態］
第２の実施の形態に係るＰＭ１０Ｆの主要部の模式的平面図は、図９に示すように表され、図９のIII−III線に沿う模式的断面構造は、図１０に示すように表され、図９のIV−IV線に沿う模式的断面構造は、図１１に示すように表される。
【００５９】
第２の実施の形態に係るＰＭ１０Ｆは、第１の実施の形態の絶縁層３を、第１キャンセル基板２１Ｍで構成するようにしたものである。第１キャンセル基板２１Ｍとしては、例えば、ＡＭＢ基板などを適用可能である。
【００６０】
ここで、第１絶縁基板２１Ｄの配線パターンを示す模式的平面図である図１２も参照する。第１絶縁基板２１Ｄの第１導電層２４Ｄは、複数の第１半導体デバイスＱ１１〜Ｑ１３の第１電極（ドレイン電極）に接続される第１共通電極パターン２４Ｄ３を備える。第１共通電極パターン２４Ｄ３は、正極電極パターンと同じものであり、以降第１共通電極パターン２４Ｄ３と称する。その他に、第１絶縁基板２１Ｄの第１導電層２４Ｄには、第２信号接続部２４Ｄ１、負極電極パターン２４Ｄ４、カレントセンス電極４、第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡ、および第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣが配置されている。
【００６１】
第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡのそれぞれは、ボンディングワイヤで第１半導体デバイスＱ１１〜Ｑ１３の第３電極（ソースバッド電極）と接続される。また、第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢも同様に、第１半導体デバイスＱ１１〜Ｑ１３の第２電極（ゲートパッド電極）とボンディングワイヤで接続される。なお、第１信号接続部２４ＤＣは、第１信号配線端子ＧＳと接続されて外部に取り出せるように、他の第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢと直交する向きで第２信号接続部２４Ｄ１の隣に配置される。
【００６２】
なお、第１の実施の形態（図２）では、第１半導体デバイスＱ１１〜Ｑ１３の第３電極と負極電極パターン２４Ｄ４をボンディングワイヤで接続していたが、第２の実施の形態ではリード部材５で接続する例を示している。リード部材５は、ボンディングワイヤと同じ作用をする。
【００６３】
第２の実施の形態に係るＰＭ１０Ｆは、絶縁層２２Ｍを挟んで表面および裏面に第１信号配線１および第２信号配線２を備え、第１絶縁基板２１Ｄの上方に対向して配置された第１キャンセル基板２１Ｍと、第２電極と接続される第１導電層２４Ｄに配置された第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣと、第３電極と接続される第１導電層２４Ｄに配置された第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡと、第１信号配線１と第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣおよび第２信号配線２と第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡをそれぞれ接続する柱状電極６Ｇ１〜６Ｇ４,６Ｓ１〜６Ｓ４とを備える。
【００６４】
ここで、第１キャンセル基板２１Ｍの上面側の表面を示す模式的平面図である図１３（ａ）と、第１キャンセル基板２１Ｍの下面側の表面を示す模式的平面図である図１３（ｂ）も参照する。第１キャンセル基板２１Ｍは、外形が長方形であり、その上面側の表面に第１信号配線１が配置される。第１信号配線１は、スルーホール７Ｇ１,７Ｇ２,７Ｇ３,７Ｇ４を介して第１キャンセル基板２１Ｍの下面側の表面の第１信号配線２４Ｍ２,２４Ｍ３,２４Ｍ４,２４Ｍ５にそれぞれ接続される。
【００６５】
第１キャンセル基板２１Ｍの下面側の表面の第１信号配線２４Ｍ２,２４Ｍ３,２４Ｍ４,２４Ｍ５は、その表面のほぼ全面を覆うように配置された第２信号配線２と離間して配置される。つまり、第１信号配線２４Ｍ２,２４Ｍ３,２４Ｍ４,２４Ｍ５は、第２信号配線２と絶縁されて島状にパターニングされている。
【００６６】
ここでIV−IV断面を示す図１１を参照する。第１絶縁基板２１Ｄの第１導電層２４Ｄには、第２信号配線端子ＳＳ側から、第２信号接続部２４Ｄ１、カレントセンス電極４、第１信号接続部２４ＤＢ、第２信号接続部２４ＤＡ、カレントセンス電極４、第１信号接続部２４Ｄ９、第２信号接続部２４Ｄ８、カレントセンス電極４、第１信号接続部２４Ｄ７、第２信号接続部２４Ｄ６、の順に各電極パターンが配置される。そして、第２信号接続部２４Ｄ１は、第２信号配線端子ＳＳと例えば、半田付けされる。
【００６７】
第１半導体デバイスＱ１１の第３電極とボンディングワイヤで接続された第２信号接続部２４Ｄ６は、柱状電極６Ｓ１を介して第１キャンセル基板２１Ｍの下面側の表面の第２信号配線２に接続される。他の第１半導体デバイスＱ１２とＱ１３の第３電極とボンディングワイヤで接続された第２信号接続部２４Ｄ８と２４ＤＡについても同様に、それぞれ柱状電極６Ｓ２と６Ｓ３を介して第２信号配線２に接続される。
【００６８】
第１半導体デバイスＱ１１の第２電極に接続された第１信号接続部２４Ｄ７は、柱状電極６Ｇ１を介して第１キャンセル基板２１Ｍの下面側の表面の第１信号配線２４Ｍ２に接続される。第１信号配線２４Ｍ２は、スルーホール７Ｇ１を介して第１キャンセル基板２１Ｍの上面側の表面の第１信号配線１に接続される。
【００６９】
他の第１半導体デバイスＱ１２とボンディングワイヤで接続された第１信号接続部２４Ｄ９についても同様に、柱状電極６Ｇ２と第１信号配線２４Ｍ３とスルーホール７Ｇ２を介して第１信号配線１に接続される。第１半導体デバイスＱ１３の第２電極についても、第１信号接続部２４ＤＢ、柱状電極６Ｇ３、第１信号配線２４Ｍ４、スルーホール７Ｇ３を介して第１信号配線１に接続される。
【００７０】
ここでIII−III断面を示す図１０を参照する。第１キャンセル基板２１Ｍの上面側の表面の第１信号配線１は、スルーホール７Ｇ４、第１信号配線２４Ｍ５、柱状電極６Ｇ４を介して第１絶縁基板２１Ｄの上面側の表面の第１信号接続部２４ＤＣに接続される。図１０の断面では作図の関係で確認できないが、第１信号接続部２４ＤＣは、第１信号配線端子ＧＳによって外部に取り出される。
【００７１】
第１キャンセル基板２１Ｍの下面側の表面のほぼ全面を覆うように配置された第２信号配線２は、柱状電極６Ｓ４を介して第１絶縁基板２１Ｄの上面側の表面の第２信号接続部２４Ｄ１に接続される。図１１に示すように第２信号接続部２４Ｄ１は、第２信号配線端子ＳＳによって外部に取り出される。
【００７２】
以上説明したように、表面および裏面に第１信号配線１および第２信号配線２が配置された第１キャンセル基板２１Ｍを用いてＰＭ１０Ｆを構成しても良い。第１キャンセル基板２１Ｍを用いることで、第１信号配線１と第２信号配線２をほぼ同じ面積で重ねて配置することが可能である。したがって、さらにインダクタンスＬＧとＬＳの影響を小さくすることができる。つまり、さらにインダクタンスＬＧ,ＬＳを低減する効果が得られる。
【００７３】
なお、第２の実施の形態のＰＭ１０Ｆのカレントセンス電極４の位置は、図９に示した例に限定されない。次に、カレントセンス電極４の配置を変えた変形例５について説明する。
【００７４】
（変形例５）
変形例５に係るＰＭ１０Ｇの模式的平面図は、図１４に示すように表される。なお、変形例５の模式的断面構造の図示は省略する。
【００７５】
変形例５は、第２の実施の形態のＰＭ１０Ｅ（図８）のカレントセンス電極４を、正極電極パターン２４Ｄ３と負極電極パターン２４Ｄ４の間に移動したものである。カレントセンス電極４は、第１共通電極パターン２４Ｄ３の一辺に沿うように配置され、正極端子Ｐの隣に配置されたカレントセンス端子ＣＳによって外部に取り出される。
【００７６】
また、変形例２（図６）と同じようにカレントセンス電極４は、第１キャンセル基板２１Ｍと第１共通電極パターン２４Ｄ３の間に配置しても良い。この変形例の図示は省略する。これらの変形例においても、第２の実施の形態と同じ作用効果が得られる。
【００７７】
［第３の実施の形態］
第３の実施の形態に係るＰＭ１０Ｈの主要部の模式的平面図は、図１５に示すように表され、図１５のV−V線に沿う模式的断面構造は、図１６に示すように表される。
【００７８】
第３の実施の形態に係るＰＭ１０Ｈは、第１信号配線１と第２信号配線２を重ねる構造を、第１絶縁基板２１Ｄのみで構成するようにしたものである。
【００７９】
第１半導体デバイスＱ１１のゲートパッド電極とボンディングワイヤで接続される第１信号接続部２４Ｄ７と、第１半導体デバイスＱ１２の第２電極とボンディングワイヤで接続される第１信号接続部２４Ｄ９と、第１半導体デバイスＱ１３の第２電極とボンディングワイヤで接続される第１信号接続部２４ＤＢとは、第２の実施の形態と同じ位置に同じ形状で配置される。第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢは、第１半導体デバイスＱ１１〜Ｑ１３の配列方向と直交する向きに長辺を持つ長方形であり、第１半導体デバイスＱ１１〜Ｑ１３と並んで配置される。なお、第１信号接続部２４ＤＣは、第１信号配線端子ＧＳと接続されて外部に取り出せるように、他の第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢと直交する向きで、負極端子Ｎの隣に配置される。
【００８０】
第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣは、スルーホール３７Ｇ１,３７Ｇ２,３７Ｇ３,３７Ｇ４を介して、第１絶縁基板２１Ｄの下面側の表面に配置された第１信号配線１に接続される。
【００８１】
第１絶縁基板２１Ｄの上面側の表面の第１導電層２４Ｄには、第２信号配線２が配置される。第２信号配線２は、第１信号接続部２４Ｄ７, ２４Ｄ９, ２４ＤＢの第１半導体デバイスＱ１１側を除く周囲を囲む形状（逆コ形状）の電極パターンを連結した形状である。
【００８２】
第２信号配線２は、負極端子Ｎ側に延長され第２信号配線端子ＳＳによって外部に取り出される。第２信号配線２と第２信号配線端子ＳＳは、例えば、半田付け等で接続される。
【００８３】
第２信号配線端子ＳＳの第１半導体デバイスＱ１側の隣に第１信号配線端子ＧＳが配置される。第１信号配線端子ＧＳは、第２信号配線端子ＳＳと負極端子Ｎの間に配置された第１信号接続部２４ＤＣと例えば、半田付け等で接続される。
【００８４】
ここでV−V断面を示す図１６を参照する。第１信号接続部２４ＤＣは、スルーホール３７Ｇ４を介して第１信号配線１に接続される。第１信号配線１は、第１絶縁基板２１Ｄの下面側の表面の第２導電層２３Ｄをパターニングして配置される。よって、第１信号配線１は、他の第２導電層２３Ｄのパターン２３Ｄ１と絶縁されている。
【００８５】
なお、第２信号配線２と第１信号配線１の配置は逆の関係にしても良い。つまり、第１絶縁基板２１Ｄの上面側の表面に第１信号配線１と、第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡを配置するようにしても良い。この場合は、第１絶縁基板２１Ｄの下面側の表面の第２信号配線２と第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡはスルーホールで接続される。
【００８６】
以上説明したように、第３の実施の形態に係るＰＭ１０Ｈは、表面および裏面に第２電極と接続される第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣおよび第３電極と接続される第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡとが配置された第１絶縁基板２１Ｄと、第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣと第１信号配線１もしくは第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡと第２信号配線２を第１絶縁基板２１Ｄを貫通して接続するスルーホール３７Ｇ１,３７Ｇ２,３７Ｇ３とを備える。
【００８７】
第３の実施の形態に係るＰＭ１０Ｈによれば、第２の実施の形態の第１キャンセル基板２１Ｍと８個の柱状電極６Ｓ１〜６Ｓ４,６Ｇ１〜６Ｇ４を削減することができる。よって、ＰＭ１０Ｈをコストダウンできる。また、部品点数を削減しても第２の実施の形態と同じ作用効果を得ることができる。
【００８８】
第３の実施の形態に係るＰＭ１０Ｈは、第１の実施の形態および第２の実施の形態と同様に、カレントセンス電極４を備えることも可能である。次に、カレントセンス電極４を備えた変形例６について説明する。
【００８９】
（変形例６）
変形例６に係るＰＭ１０Ｉの模式的平面図は、図１７に示すように表される。なお、変形例６の模式的断面構造の図示は省略する。
【００９０】
変形例６は、第１共通電極パターン２４Ｄ３と第２信号配線２の間に、カレントセンス電極４を配置したものである。このようにカレントセンス電極４を配置することで、第２信号配線２・第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ・カレントセンス電極４と、第１半導体デバイスＱ１との接続を容易にすることができる。なお、カレントセンス電極４は、変形例５（図１４）と同じように、第１共通電極パターン２４Ｄ３と負極電極パターン２４Ｄ４の間に配置しても良い。
【００９１】
［第４の実施の形態］
第４の実施の形態に係るＰＭ１０Ｊの主要部の模式的平面図は、図１８に示すように表され、図１８のVI−VI線に沿う模式的断面構造は、図１９に示すように表される。第４の実施の形態は、第２の実施の形態（図９）で説明した技術思想を、ツーインワンモジュールに適用したものである。第４の実施の形態のＰＭ１０Ｊは、第１キャンセル基板２１Ｍを２個用いる。
【００９２】
第４の実施の形態に係るＰＭ１０Ｊは、第１半導体デバイスＱ１１〜Ｑ１３の第３電極（ソースバッド電極）と接続される第２共通電極パターン２４ＤＤと、第２共通電極パターン２４ＤＤの上に配置された第２半導体デバイスＱ４１〜Ｑ４３と、絶縁層２２Ｍを挟んで表面および裏面に第１信号配線１および第２信号配線２を備え、第１絶縁基板２１Ｄの上方に対向して配置された第１キャンセル基板２１Ｍと、絶縁層２２Ｍを挟んで表面および裏面に第１信号配線１および第２信号配線２を備え、第１キャンセル基板２１Ｍと離隔し、かつ第１絶縁基板２１Ｄの上に第１半導体デバイスＱ１１〜Ｑ１３・Ｑ４１〜Ｑ４３を挟む位置に対向して配置された第２キャンセル基板２１Ｍとを備える。第２キャンセル基板２１Ｍは、参照符号から明らかなように第１キャンセル基板２１Ｍと同じものである。
【００９３】
第２キャンセル基板２１Ｍは、第２の実施の形態の第１キャンセル基板２１Ｍを、１８０度回転させて第１絶縁基板２１Ｄの反対側の負極電極パターン２４Ｄ４の隣に配置したものである。第１キャンセル基板２１Ｍと第２キャンセル基板２１Ｍの間に、第１共通電極パターン２４Ｄ３・第２共通電極パターン２４ＤＤ・負極電極パターン２４Ｄ４が配置される。
【００９４】
第２共通電極パターン２４ＤＤは、第１半導体デバイスＱ１１〜Ｑ１３の第３電極（ソースバッド電極）と第２半導体デバイスＱ４１〜Ｑ４３の第１電極（ドレイン電極）が接続された出力であり、逆Ｌ字状に屈曲した先端部から出力端子Ｏによって外部に取り出される。
【００９５】
図１８では、第１半導体デバイスＱ１１〜Ｑ１３の第３電極（ソースバッド電極）と第２共通電極パターン２４ＤＤはリード部材５で接続され、第２半導体デバイスＱ４１〜Ｑ４３の第３電極（ソースバッド電極）と負極電極２４Ｄ４は、ボンディングワイヤで接続される例を示している。リード部材５およびボンディングワイヤの接続部材は、種類を混在させても良いし統一させても良い。
【００９６】
なお、第１共通電極パターン２４Ｄ３を出力としても良い。その場合は、第２半導体デバイスＱ４１〜Ｑ４３の第３電極と第１共通電極パターン２４Ｄ３を接続部材で接続する。つまり、第１半導体デバイスＱ１１〜Ｑ１３および第２半導体デバイスＱ４１〜Ｑ４３は、第１共通電極パターン２４Ｄ３と第２共通電極パターン２４ＤＤの上に複数個縦列配置され、第１共通電極パターン２４Ｄ３または第２共通電極パターン２４ＤＤを出力とする。
【００９７】
図１９に示すVI−VI断面は、第１キャンセル基板２１Ｍの柱状電極６Ｓ４,６Ｇ４付近から、第１半導体デバイスＱ１３、第２半導体デバイスＱ４３、および第２キャンセル基板２１Ｍの６Ｇ４,６Ｓ４付近に至る模式的断面構造である。VI−VI断面の構成についての説明は、断面に参照符号を付記することで省略する。
【００９８】
図２０に、第４の実施の形態に係るＰＭ１０Ｊのツーインワンモジュールの回路構成図を示す。この例では、第１半導体デバイスＱ１１〜Ｑ１３と第２半導体デバイスＱ４１〜Ｑ４３は、それぞれ３個並列に接続される。第１半導体デバイスＱ１１〜Ｑ１３の第１信号配線端子ＧＳ１と第２信号配線端子ＳＳ１は、出力端子Ｏ側に配置される。また、第２半導体デバイスＱ４１〜Ｑ４３の第１信号配線端子ＧＳ４と第２信号配線端子ＳＳ４は、第１信号配線端子ＧＳ１および第２信号配線端子ＳＳ１と点対称の位置に配置される。
【００９９】
以上説明した第４の実施の形態のＰＭ１０Ｊによれば、ツーインワンを構成する第１半導体デバイスＱ１１〜Ｑ１３の第２電極−第３電極間のインダクタンスＬＧ１とＬＳ１と、第２半導体デバイスＱ４１〜Ｑ４３の第２電極−第３電極間のインダクタンスＬＧ４とＬＳ４の影響を小さくすることができる。つまり、各々の半導体デバイスのインダクタンスＬＧ１,ＬＧ４,ＬＳ１,ＬＳ４を低減させる効果が得られる。
【０１００】
なお、第４の実施の形態のＰＭ１０Ｊのカレントセンス電極４の配置を変更することは容易である。図９と図１４の関係で説明した変形例５と同様である。よって、それらの図面を参照した説明は省略する。
【０１０１】
［第５の実施の形態］
第５の実施の形態に係るＰＭ１０Ｋの主要部の模式的平面図は、図２１に示すように表され、図２１のVII−VII線に沿う模式的断面構造は、図２２に示すように表される。第５の実施の形態は、第３の実施の形態（図１５）で説明した技術思想を、ツーインワンモジュールに適用したものである。
【０１０２】
第５の実施の形態に係るＰＭ１０Ｋは、第１半導体デバイスＱ１１〜Ｑ１３の第３電極と接続される第２共通電極パターン２４ＤＤと、第２共通電極パターンの上に配置された第２半導体デバイスＱ４１〜Ｑ４３とを備える。また、第３の実施の形態で説明した第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣ・スルーホール３７Ｇ１,３７Ｇ２,３７Ｇ３,３７Ｇ４・第２信号配線２・第１信号配線１を２組備える。
つまり、第５の実施の形態に係るＰＭ１０Ｋは、第２半導体デバイスＱ４１〜Ｑ４３と接続される第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ,２４ＤＣ・スルーホール３７Ｇ１,３７Ｇ２,３７Ｇ３・第２信号配線２・第１信号配線１をもう１組備える。
【０１０３】
第２半導体デバイスＱ４１〜Ｑ４３と接続される他の１組は、第１半導体デバイスＱ１１〜Ｑ１３の組と点対称の位置に配置される。それぞれの組は、第１絶縁基板２１Ｄの上面側の表面の第１導電層２４Ｄの表面にパターニングされる。
【０１０４】
また、第１絶縁基板２１Ｄの上面側の表面の第１導電層２４Ｄに配置される第１共通電極パターン２４Ｄ３・第２共通電極パターン２４ＤＤ・負極電極パターン２４Ｄ４は、第４の実施の形態（図１８）と同じである。なお、この例では、第１半導体デバイスＱ１１〜Ｑ１３のソースパッド電極と第２共通電極パターン２４ＤＤとは、ボンディングワイヤで接続される。
【０１０５】
図２２に示すVII−VII断面は、第１絶縁基板２１Ｄのスルーホール３７Ｇ４付近から、第１半導体デバイスＱ１３、第２半導体デバイスＱ４３、およびもう一方のスルーホール３７Ｇ４付近に至る模式的断面構造である。VII−VII断面の構成についての説明は、断面に参照符号を付記することで省略する。
【０１０６】
以上説明した第５の実施の形態のＰＭ１０Ｋによれば、第４の実施の形態と同様に、第１半導体デバイスＱ１１〜Ｑ１３および第２半導体デバイスＱ４１〜Ｑ４３のインダクタンスＬＧ１,ＬＧ４,ＬＳ１,ＬＳ４を低減させる効果が得られる。なお、その効果は、第４の実施の形態よりも少ない部品点数で得られる。よって、ＰＭ１０Ｋをコストダウンできる。
【０１０７】
また、第５の実施の形態のＰＭ１０Ｋに、カレントセンス電極４を容易に付加することができる。図１５と図１７の関係で説明した変形例６と同様である。よって、それらの図面を参照した説明は省略する。
【０１０８】
［第６の実施の形態］
第６の実施の形態に係るＰＭ１０Ｌの主要部の模式的平面図は、図２３に示すように表され、第２絶縁基板２１Ｕの上面側の表面の模式的平面図は、図２４に示すように表され、第２絶縁基板２１Ｕの下面側の表面の模式的平面図は、図２５に示すように表され、図２３のVIII−VIII線に沿う模式的断面構造は、図２６に示すように表される。
【０１０９】
第６の実施の形態に係るＰＭ１０Ｌは、第４の実施の形態（図１８）の正極端子ＰのインダクタンスＬＰ（図１（ｂ））と負極端子ＮとインダクタンスＬＮ（図１（ｂ））も低減させるように構成したものである。インダクタンスＬＰとインダクタンスＬＮを低減させるために、第１絶縁基板２１Ｄと対向して配置される第２絶縁基板２１Ｕは、第３導電層２３Ｕおよび第４導電層２４Ｕを備える。
【０１１０】
第６の実施の形態に係るＰＭ１０Ｌは、第１絶縁基板２１Ｄの第１導電層に電気的に繋がる出力端子Ｏを備え、第１絶縁基板２１Ｄの上方の第１半導体デバイスＱ１,Ｑ４と対向して配置され、第３導電層２３Ｕおよび第４導電層２４Ｕを備える第２絶縁基板２１Ｕの第３導電層２３Ｕまたは第４導電層２４Ｕに電気的に繋がる電源端子Ｐ,Ｎを備える。なお、第１絶縁基板２１Ｄの上に配置された第１キャンセル基板２１Ｍと第２キャンセル基板２１Ｍを備える点で、第４の実施の形態と同じである。また、第１キャンセル基板２１Ｍと第２キャンセル基板２１Ｍに接続される第２信号接続部２４Ｄ６,２４Ｄ８,２４ＤＡ、第１信号接続部２４Ｄ７,２４Ｄ９,２４ＤＢ、および柱状電極６Ｓ１〜６Ｓ４,６Ｇ１〜６Ｇ４の構成も同じである。
【０１１１】
また、第１共通電極パターン２４Ｄ３と第２共通電極パターン２４ＤＤを備える点も同じである。ただし、第１共通電極パターン２４Ｄ３と第２共通電極パターン２４ＤＤの形状が異なっている。第１共通電極パターン２４Ｄ３と第２共通電極パターン２４ＤＤの隣合う一辺が櫛歯状のパターンであり、それぞれの凸パターンと凹パターンとが噛み合う形状である。
【０１１２】
第４の実施の形態と異なる点は、図２６に示すように、正極端子Ｐが第２絶縁基板２１Ｕの上面側の第３導電層２３Ｕに接続される点で異なる。また、負極電極Ｎが第２絶縁基板２１Ｕの下面側の第４導電層２４Ｕに接続される点で異なる。また、第４導電層２４Ｕは、正極電極２４Ｕ１とスルーホール７Ｇ５〜７Ｇ７を備える点、また、第２柱状電極８１１〜８１３と第３柱状電極８４１〜８４３を備える点で異なる。つまり、第１絶縁基板２１Ｄは出力端子Ｏを備え、第１絶縁基板２１Ｄの上に第１半導体デバイスＱ１を挟む位置に対向して配置され、第３導電層２３Ｕおよび第４導電層２４Ｕを備える第２絶縁基板２１Ｕは電源端子Ｐ，Ｎを備える。以降において、異なる部分を説明する。
【０１１３】
ここで、図２４と図２５を参照する。正極端子Ｐに接続される第３導電層２３Ｕは、長方形の第２絶縁基板２１Ｕの上面のほぼ全部を覆っている。負極電極端子Ｎに接続される第４導電層２４Ｕは、第２絶縁基板２１Ｕの下面のほぼ全部を覆っている。第４導電層２４Ｕの中央部には、短辺方向一列に３個の正極電極２４Ｕ１が配置され、各正極電極２４Ｕ１は、それぞれスルーホール７Ｇ５〜７Ｇ７で第３導電層２３Ｕ（正極）に接続されている。
【０１１４】
正極電極２４Ｕ１は、第４導電層２４Ｕと離間して配置される。つまり、３個の正極電極７Ｇ５〜７Ｇ７は、第４導電層２４Ｕ（負極）と絶縁されて島状にパターニングされている。
【０１１５】
ここで、図２６のVIII−VIII断面を参照する。VIII−VIII断面は、柱状電極６Ｓ４付近から、第１半導体デバイスＱ１３、第２柱状電極８１２、第２半導体デバイスＱ４３、および第２半導体デバイスＱ４３側の柱状電極６Ｓ４付近に至る模式的断面構造である。
【０１１６】
第１半導体デバイスＱ１３の第１電極（ドレイン電極）が接続される第１共通電極パターン２４Ｄ３には、正極端子Ｐ、第３導電層２３Ｕ、スルーホール７Ｇ６、正極電極２４Ｕ１、および第２柱状電極８１２を介して正電源が供給される。第１半導体デバイスＱ１３の第３電極（ソースバッド電極）と第２共通電極パターン２４ＤＤは、ボンディングワイヤＷＳ３で接続される。
【０１１７】
第２共通電極パターン２４ＤＤに、第１電極（ドレイン電極）が接続された第２半導体デバイスＱ４３の第３電極（ソースバッド電極）は、第３柱状電極８４３、第４導電層２４Ｕを介して負極電源端子Ｎに接続される。つまり、電流は、正極端子Ｐ→第３導電層２３Ｕ→スルーホール７Ｇ６→正極電極２４Ｕ１→第２柱状電極８１２→第１共通電極パターン２４Ｄ３→第１半導体デバイスＱ１３→第２共通電極パターン２４ＤＤ→第２半導体デバイスＱ４３→第３柱状電極８４３→第４導電層２４Ｕ→負極電源端子Ｎの経路で流れる。
【０１１８】
この場合、第２絶縁基板２１Ｕの第３導電層２３Ｕと第４導電層２４Ｕは、第１半導体デバイスＱ１１〜Ｑ１３と第２半導体デバイスＱ４１〜Ｑ４３の共通の正極電極と負極電極であるバスバーＢＰとバスバーＰＮを構成する。  
【０１１９】
図２７に、第６の実施の形態に係るＰＭ１０ＬのバスバーＢＰ,ＢＮと各半導体デバイスを流れる電流経路を示す。電流は、バスバーＢＰから、第１半導体デバイスＱ１１〜Ｑ１３、第２半導体デバイスＱ４１〜４３、バスバーＢＮの順に流れる。
【０１２０】
バスバーＢＰとＢＮを流れる電流の方向は反対である。また、バスバーＢＰを構成する第３導電層２３ＵとバスバーＢＮを構成する第４導電層は、材質が例えば、セラミック等の基板２２Ｕを挟んで配置されるので、電流によって生じる磁束が相殺される。
【０１２１】
その結果、第６の実施の形態に係るＰＭ１０Ｌは、第２信号配線２と第１信号配線１のインダクタンスＬＧ,ＬＳを低減する効果に加えて、電源ラインのインダクタンスＬＰ,ＬＮも低減することができる。
【０１２２】
なお、図２３では、バスバーＢＰと第１共通電極パターン２４Ｄ３、および第２半導体デバイスＱ４の第３電極とバスバーＢＮを接続する例で説明したが、この例に限定されない。第１半導体デバイスＱ１の第３電極とバスバーＢＮ、および第２共通電極パターン２４ＤＤとバスバーＢＰを接続するようにしても良い。
【０１２３】
以上説明したように第６の実施の形態に係るＰＭ１０Ｌは、第１絶縁基板２１Ｄと対向して配置され、第３導電層２３Ｕおよび第４導電層２４Ｕを備える第２絶縁基板２１Ｕと、第３導電層２３Ｕと、第１半導体デバイスＱ１１〜Ｑ１３が配置された第１共通電極パターン２４Ｄ３もしくは第１半導体デバイスＱ１１〜Ｑ１３の第３電極とを接続させる第２柱状電極８１１〜８１３と、第４導電層２４Ｕと、第２半導体デバイスＱ４１〜Ｑ４３が配置された第２共通電極パターン２４ＤＤもしくは第２半導体デバイスＱ４１〜Ｑ４３の第３電極とを接続させる第３柱状電極８４１〜８４３と、第１絶縁基板２１Ｄと第２絶縁基板２１Ｕの対向する領域を封止する樹脂３３とを備え、第３導電層２３Ｕは、第１半導体デバイスＱ１１〜Ｑ１３に電源を供給する第１電源電極端子Ｐもしくは第２電源電極端子Ｎのいずれか一方に接続され、第４導電層２４Ｕは、他方に接続され、第３導電層２３Ｕおよび第４導電層２４Ｕにそれぞれ流れる電流によって生じる磁束を相殺する。
【０１２４】
［第７の実施の形態］
第７の実施の形態に係るＰＭ１０Ｍの主要部の模式的平面図は、図２８に示すように表され、第２絶縁基板２１Ｕの上面側の表面の模式的平面図は、図２９に示すように表され、第２絶縁基板２１Ｕの下面側の表面の模式的平面図は、図３０に示すように表され、図２８のIX−IX線に沿う模式的断面構造は、図３１に示すように表される。
【０１２５】
第７の実施の形態に係るＰＭ１０Ｍは、第５の実施の形態（図２１）の正極電極と負極電極に流れる電流によって生じるインダクタンスＬＰとＬＮも低減させるように構成したものである。つまり、第５の実施の形態に第２絶縁基板２１Ｕを付加し、第２絶縁基板２１Ｕの上面側の表面の第３導電層２３Ｕを導通する電流と、第２絶縁基板２１Ｕの下面側の表面の第４導電層２４Ｕを導通する電流によって生じる磁束を相殺するようにしたものである。
【０１２６】
第７の実施の形態に係る半導体ＰＭ１０Ｍに適用した技術思想は、第４の実施の形態（図１８）と第６の実施の形態（図２３）の関係と同じである。よって、関係のある各図面の参照符号を一致させることで詳しい説明は省略する。
【０１２７】
第７の実施の形態に係るＰＭ１０Ｍは、第１絶縁基板２１Ｄと第１半導体デバイスＱ１１〜Ｑ１３を挟む位置に対向して配置され、第３導電層２３Ｕおよび第４導電層２４Ｕを備える第２絶縁基板２１Ｕと、第３導電層２３Ｕと、第１半導体デバイスＱ１１〜Ｑ１３が配置された第１共通電極パターン２４Ｄ３もしくは第１半導体デバイスＱ１１〜Ｑ１３の第３電極とを接続させる第２柱状電極８１１〜８１３と、第４導電層２４Ｕと、第２半導体デバイスＱ４１〜Ｑ４３が配置された第２共通電極パターン２４ＤＤもしくは第２半導体デバイスＱ４１〜Ｑ４３の第３電極とを接続させる第３柱状電極８４１〜８４３と、第１絶縁基板２１Ｄと第２絶縁基板２１Ｕの対向する領域を封止する樹脂３３とを備え、第３導電層２３Ｕは、第１半導体デバイスＱ１１〜Ｑ１３に電源を供給する正極端子Ｐもしくは負極端子Ｎのいずれか一方に接続され、第４導電層２４Ｕは、他方に接続され、第３導電層２３Ｕおよび第４導電層２４Ｕにそれぞれ流れる電流によって生じる磁束を相殺する。
【０１２８】
［第８の実施の形態］
第８の実施の形態に係るＰＭ１０Ｎの主要部の模式的平面図は、図３２に示すように表され、第２絶縁基板２１Ｕの上面側の表面の模式的平面図は、図３３に示すように表され、第２絶縁基板２１Ｕの下面側の表面の模式的平面図は、図３４に示すように表され、図３２のX−X線に沿う模式的断面構造は、図３５に示すように表される。
【０１２９】
第８の実施の形態に係るＰＭ１０Ｎは、第６の実施の形態（図２３）の第１キャンセル基板２１Ｍと第２キャンセル基板２１Ｍの部分を、第２絶縁基板２１Ｕで構成するようにしたものである。
【０１３０】
図３３に示すように、長方形の第２絶縁基板２１Ｕの上面側の表面の両端に第１信号配線１が配置されている。また、図３４に示すように、第２絶縁基板２１Ｕの下面側の表面の両端には、第２信号配線２が配置されている。参照符号を図１３と一致させることで、詳しい説明は省略する。
【０１３１】
つまり、第８の実施の形態に係るＰＭ１０Ｎにおいて、第２絶縁基板２１Ｕは、第１キャンセル基板２１Ｍおよび第２キャンセル基板２１Ｍを備え、第３導電層２３Ｕに、第１信号配線１もしくは第２信号配線２のいずれか一方が配置され、第４導電層２４Ｕに、他方が配置される。
【０１３２】
このように構成することで、第１キャンセル基板２１Ｍと第２キャンセル基板２１Ｍは別の層として設けることが不要になり、ＰＭ１０Ｎをコストダウンすることができる。
【０１３３】
［第９の実施の形態］
第９の実施の形態に係るＰＭ１０Ｐの主要部の模式的平面図は、図３６に示すように表され、第２絶縁基板２１Ｕの上面側の表面の模式的平面図は、図３７（ａ）に示すように表され、第２絶縁基板２１Ｕの下面側の表面の模式的平面図は、図３７（ｂ）に示すように表され、図３６のXI−XI線に沿う模式的断面構造は、図３８に示すように表される。
【０１３４】
第９の実施の形態に係るＰＭ１０Ｐは、第６の実施の形態（図２３）を３個並べてＵ相、Ｖ相、Ｗ相を構成するシックスインワンモジュールを構成したものである。
【０１３５】
Ｕ相は、第１半導体デバイスＱ１と第２半導体デバイスＱ４で構成される。Ｖ相は、第３半導体デバイスＱ２と第４半導体デバイスＱ５で構成される。Ｗ相は、第５半導体デバイスＱ３と第６半導体デバイスＱ６で構成される。第１絶縁基板２１Ｄの平面形状は長方形であり、第１絶縁基板２１Ｄの短辺方向に配置される半導体デバイスＱ１〜Ｑ６の数より、第１絶縁基板２１Ｄの長辺方向に配置される半導体デバイスの数が多い。つまり、複数の半導体デバイスは第１絶縁基板２１Ｄの一方向に配列され、半導体デバイスＱ１〜Ｑ６の列は、第１絶縁基板２１Ｄの他方向に６列配列され、隣接する２列のそれぞれが、Ｕ相、Ｖ相、Ｗ相の出力を構成するシックスインワンモジュールを備える。
【０１３６】
図３９に、実施の形態に係るＰＭ１０Ｐの回路構成図を示す。また、図３９中に、バスバーＢＰ,ＢＮと各半導体デバイスを流れる電流経路を矢印で示す。
【０１３７】
主要部の模式的平面図である図３６は、図２３を一方向に３個並べたものである。また、第２絶縁基板２１Ｕの上面側の表面の模式的平面図である図３７（ａ）は、図２４を３個並べたものである。また、第２絶縁基板２１Ｕの下面側の表面の模式的平面図である図３７（ｂ）は、図２５を３個並べたものである。
【０１３８】
よって、それぞれの図面の参照符号を一致させることで詳しい説明は省略する。第９の実施の形態に係るＰＭ１０Ｐによれば、シックスインワンモジュールにおいても第２信号配線２と第１信号配線１のインダクタンスＬＧ,ＬＳ、および電源ラインのインダクタンスＬＰ,ＬＮを低減することができる。
【０１３９】
なお、第９の実施の形態に係るＰＭ１０Ｐに用いた第１半導体デバイスＱ１と第２半導体デバイスＱ４は、プレーナ型またはトレンチ型のＭＯＳＦＥＴであり、第１電極はドレイン電極であり、第２電極はゲートパッド電極であり、第３電極はソースパッド電極である。半導体デバイスに関する詳しい説明は後述する。
【０１４０】
次に、インダクタンスの低減効果について検討した結果について説明する。
【０１４１】
［インダクタンスの低減効果］
インダクタンスの低減効果を確認する目的で、有限要素法（ＦＥＭ）を用いてシミュレーションを行った。図４０に、シミュレーションに用いた第１信号配線１と第２信号配線２の模式的鳥瞰図を示す。図４０（ａ）は比較例の配置、図４０（ｂ）は実施の形態に係る第１信号配線１と第２信号配線２の配置例である。
【０１４２】
第１信号配線１と第２信号配線２の材料はＣＵで厚みｔ＝０．１ｍｍ、周囲は大気とした。そして、第１信号配線１と第２信号配線２に逆方向の電流を流し、長さＬ＝４０ｍｍ、幅Ｗ１を１ｍｍ、間隔Ｗｔを１ｍｍとした条件におけるインダクタンスの計算値は２８．８ｎＨである。
【０１４３】
一方、図４０（ｂ）に示す配置例において、第１信号配線１と第２信号配線２の幅Ｗ２を３ｍｍ、Ｇａｐを０．２５ｍｍとした条件におけるインダクタンスの計算値は３．８ｎＨである。
【０１４４】
このように第１信号配線１と第２信号配線２を重ねて配置することでインダクタンスを低減させることができる。また、電源ラインについても同様に、図２３等で説明したバスバーＢＰ,ＢＮの構成にすることでインダクタンスを低減させることができる。
【０１４５】
以上説明したように、第１〜第９の実施の形態に係るＰＭは、ＰＭの内部のインダクタンスを低減させることができ、低損失なスイッチングを可能にする。
【０１４６】
なお、第１〜第９の実施の形態に係るＰＭにおいては、各信号配線間のギャップに絶縁基板が挟まれるが、インダクタンスに影響する比透磁率は１なので、インダクタンスの計算結果が適用できる。
【０１４７】
また、第１〜第９の実施の形態に係るＰＭを用いて何らかのシステムを構成した場合、ＰＭの外部に接続される配線のインダクタンスが問題になる場合がある。次に、ＰＭの外部に接続されるインダクタンスを低減させる方法について説明する。
【０１４８】
（スナバ回路）
図４１に、実施の形態に係るＰＭに制御回路を接続した回路構成図を示す。制御回路は、ＰＭの半導体デバイスにスイッチング信号を入力する例えば、信号源６０である。
【０１４９】
信号源６０とＰＭは、配線６１で第１信号配線端子ＧＳ、配線６２で第２信号配線端子ＳＳに接続される。配線６１には、分布定数的に抵抗ｒＧとインダクタンスＬＧが含まれる。同様に、配線６２には、抵抗ｒＳとインダクタンスＬＳが含まれる。
【０１５０】
この配線６１と６２に含まれるインダクタンスＬＧとＬＳは、スイッチング時に生じるサージ電圧の原因、および半導体デバイスのターンオンのタイミングのずれの原因になる。そこで、インダクタンスＬＧとＬＳの影響を少なくするために、半導体デバイスＱ１の第１信号配線１と第２信号配線２との間にスナバ回路ＳｎＣを備えていても良い。
【０１５１】
スナバ回路ＳｎＣの静電容量値によって、インダクタンスＬＧとＬＳを打ち消すことが可能である。スナバ回路ＳｎＣから半導体デバイスＱ１側は、磁束相殺の作用効果によってインダクタンスｌＧ,ｌＳが低減されている。また、電源ラインのインダクタンスＬＰ,ＬＮの低減も可能である。したがって、スナバ回路ＳｎＣを設けることで、ＰＭを用いたシステム全体のインダクタンスを低減させることが可能である。
【０１５２】
図４２に、変形例６（図１７）にスナバ回路ＳｎＣを備えたＰＭ１０Ｉの主要部の模式的平面図を示す。スナバ回路ＳｎＣは、第１信号配線端子ＧＳと第２信号配線端子ＳＳの上に、例えば、半田付け等で接続される。このようにスナバ回路ＳｎＣは、例えば、チップコンデンサで構成できる。
【０１５３】
（ＰＭの具体例）
実施の形態に係るＰＭ５０であって、１ in １モジュールのＳｉＣ  ＭＯＳＦＥＴの模式的回路表現は、図４３に示すように表される。
【０１５４】
図４３には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。
【０１５５】
また、実施の形態に係るＰＭ５０であって、１ in １モジュールのＳｉＣ  ＭＯＳＦＥＴの詳細回路表現は、図４４に示すように表される。
【０１５６】
実施の形態に係るＰＭ５０は、例えば、１ in １モジュールの構成を備える。すなわち、複数チップからなる１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として、それぞれのＭＯＳＦＥＴＱは、５チップまで並列接続され搭載可能である。なお、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
【０１５７】
さらに詳細には、図４４に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。
【０１５８】
図４４において、ＳＳは、ソースセンス端子、ＣＳは、カレントセンス端子であり、ＧＳは、ゲート信号電極端子である。なお、実施の形態においても、半導体デバイスＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
【０１５９】
（回路構成）
実施の形態に係るＰＭ１００であって、半導体デバイスＱ１・Ｑ４として、ＳｉＣ  ＭＯＳＦＥＴを適用した２ in １モジュールの回路構成は、例えば、図４５に示すように表される。すなわち、２ in １モジュールは、図４５に示すように、２個のＳｉＣ  ＭＯＳＦＥＴ  Ｑ１・Ｑ４が１つのモジュールとして内蔵された、ハーフブリッジ内蔵モジュールの構成を備える。
【０１６０】
ここで、モジュールは、１つの大きなトランジスタとみなすことができるが、内蔵されているトランジスタが１チップまたは複数チップの場合がある。すなわち、モジュールには、１ in １、２ in １、４ in １、６ in １などがあり、例えば、１つのモジュール上において、２個分のトランジスタ（チップ）を内蔵したモジュールは２ in １、２ in １を２組み内蔵したモジュールは４ in １、２ in １を３組み内蔵したモジュールは６ in １と呼ばれている。
【０１６１】
図４５に示すように、２ in １モジュール１００は、２個のＳｉＣ  ＭＯＳＦＥＴ  Ｑ１・Ｑ４と、ＳｉＣ  ＭＯＳＦＥＴ  Ｑ１・Ｑ４に逆並列接続されるダイオードＤＩ１・ＤＩ４が１つのモジュールとして内蔵されている。
【０１６２】
図４５において、Ｇ１は、ＳｉＣ  ＭＯＳＦＥＴ  Ｑ１のゲート信号用のリード端子であり、Ｓ１は、ＳｉＣ  ＭＯＳＦＥＴ  Ｑ１のソース信号用のリード端子である。同様に、Ｇ４は、ＳｉＣ  ＭＯＳＦＥＴ  Ｑ４のゲート信号用のリード端子であり、Ｓ４は、ＳｉＣ  ＭＯＳＦＥＴ  Ｑ４のソース信号用のリード端子である。
【０１６３】
また、Ｐは、正極端子であり、Ｎは、負極端子であり、Ｏは、出力端子である。
【０１６４】
（デバイス構造）
ＰＭ５０に適用可能な半導体デバイスＱ１・Ｑ４の例であって、ソースパッド電極ＳＰＤ、ゲートパッド電極ＧＰＤを含むＳｉＣ  ＭＯＳＦＥＴ１３０Ａの模式的断面構造は、図４６に示すように表される。
【０１６５】
図４６に示すように、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａは、ｎ-高抵抗層からなる半導体層３１と、半導体層３１の表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたソース領域３３と、ｐボディ領域３２間の半導体層３１の表面上に配置されたゲート絶縁膜３４と、ゲート絶縁膜３４上に配置されたゲート電極３５と、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６と、半導体層３１の表面と反対側の裏面に配置されたｎ+ドレイン領域３７と、ｎ+ドレイン領域３７に接続されたドレイン電極３８とを備える。
【０１６６】
ゲートパッド電極ＧＰＤは、ゲート絶縁膜３４上に配置されたゲート電極３５に接続され、ソースパッド電極ＳＰＤは、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６に接続される。また、ゲートパッド電極ＧＰＤおよびソースパッド電極ＳＰＤは、図４６に示すように、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａの表面を覆うパッシベーション用の層間絶縁膜３９上に配置される。
【０１６７】
なお、ゲートパッド電極ＧＰＤおよびソースパッド電極ＳＰＤの下方の半導体層３１内には、図示していないが、微細構造のトランジスタ構造が形成されていても良い。
【０１６８】
さらに、図４６に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜３９上にソースパッド電極ＳＰＤが延在して配置されていても良い。
【０１６９】
図４６において、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａは、プレーナゲート型のｎチャネル縦型ＳｉＣ  ＭＯＳＦＥＴで構成されているが、後述する図４９に示すように、トレンチゲート型のｎチャネル縦型ＳｉＣ  Ｔ（Trench）ＭＯＳＦＥＴ１３０Ｃなどで構成されていても良い。
【０１７０】
または、半導体デバイスＱ１・Ｑ４としては、ＳｉＣ  ＭＯＳＦＥＴ１３０Ａの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
【０１７１】
さらには、半導体デバイスＱ１〜Ｑ６には、バンドギャップエネルギーが、例えば、１．１ｅＶより大きく〜８ｅＶ以下のワイドバンドギャップ型と称される半導体を用いることができる。
【０１７２】
同様に、第４の実施の形態に係るＰＭ１０Ｊに適用可能な半導体デバイスＱ１・Ｑ４の例であって、エミッタパッド電極ＥＰＤ、ゲートパッド電極ＧＰＤを含むＩＧＢＴ１３０Ｂの模式的断面構造は、図４７に示すように表される。
【０１７３】
図４７に示すように、ＩＧＢＴ１３０Ｂは、ｎ-高抵抗層からなる半導体層３１と、半導体層３１の表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたエミッタ領域３３Ｅと、ｐボディ領域３２間の半導体層３１の表面上に配置されたゲート絶縁膜３４と、ゲート絶縁膜３４上に配置されたゲート電極３５と、エミッタ領域３３Ｅおよびｐボディ領域３２に接続されたエミッタ電極３６Ｅと、半導体層３１の表面と反対側の裏面に配置されたｐ+コレクタ領域３７Ｐと、ｐ+コレクタ領域３７Ｐに接続されたコレクタ電極３８Ｃとを備える。
【０１７４】
ゲートパッド電極ＧＰＤは、ゲート絶縁膜３４上に配置されたゲート電極３５に接続され、エミッタパッド電極ＥＰＤは、エミッタ領域３３Ｅおよびｐボディ領域３２に接続されたエミッタ電極３６Ｅに接続される。また、ゲートパッド電極ＧＰＤおよびエミッタパッド電極ＥＰＤは、図４７に示すように、ＩＧＢＴ１３０Ｂの表面を覆うパッシベーション用の層間絶縁膜３９上に配置される。
【０１７５】
なお、ゲートパッド電極ＧＰＤおよびエミッタパッド電極ＥＰＤの下方の半導体層３１内には、図示していないが、微細構造のＩＧＢＴ構造が形成されていても良い。
【０１７６】
さらに、図４７に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜３９上にエミッタパッド電極ＥＰＤが延在して配置されていても良い。
【０１７７】
図４７において、ＩＧＢＴ１３０Ｂは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型のｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
【０１７８】
半導体デバイスＱ１〜Ｑ６としては、ＳｉＣ  ＤＩ（Double Implanted）ＭＯＳＦＥＴ、ＳｉＣ  ＴＭＯＳＦＥＴなどのＳｉＣ系パワーデバイス、或いはＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ: High Electron Mobility Transistor）などのＧａＮ系パワーデバイスを適用可能である。また、場合によっては、Ｓｉ系ＭＯＳＦＥＴやＩＧＢＴなどのパワーデバイスも適用可能である。つまり、半導体デバイスＱ１〜Ｑ６はＳｉＣ系、ＧａＮ系、もしくはＡｌＮ系のいずれかのパワーデバイスを備える。また、半導体デバイスＱ１〜Ｑ６は、ＩＧＢＴ、ダイオード、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ、ＧａＮＦＥＴのいずれかを備える。
【０１７９】
―ＳｉＣ  ＤＩＭＯＳＦＥＴ―
ＰＭ５０に適用可能な半導体デバイスの例であって、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃの模式的断面構造は、図４８に示すように表される。
【０１８０】
図４８に示すように、ＰＭ５０に適用されるＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃは、ｎ-高抵抗層からなる半導体層３１と、半導体層３１の表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたｎ+ソース領域３３と、ｐボディ領域３２間の半導体層３１の表面上に配置されたゲート絶縁膜３４と、ゲート絶縁膜３４上に配置されたゲート電極３５と、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６と、半導体層板３１の表面と反対側の裏面に配置されたｎ+ドレイン領域３７と、ｎ+ドレイン領域３７に接続されたドレイン電極３８とを備える。
【０１８１】
図４８において、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃは、ｐボディ領域３２と、ｐボディ領域３２の表面に形成されたｎ+ソース領域３３が、ダブルイオン注入（ＤＩＩ）で形成され、ソースパッド電極ＳＰＤは、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６に接続される。
【０１８２】
ゲートパッド電極ＧＰＤは、図示を省略しているが、ゲート絶縁膜３４上に配置されたゲート電極３５に接続される。また、ソースパッド電極ＳＰＤおよびゲートパッド電極ＧＰＤは、図４８に示すように、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃの表面を覆うように、パッシベーション用の層間絶縁膜３９上に配置される。
【０１８３】
ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃは、図４８に示すように、ｐボディ領域３２に挟まれたｎ-高抵抗層からなる半導体層３１内に、破線で示されるような空乏層が形成されるため、接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗Ｒ JFETが形成される。また、ｐボディ領域３２／半導体層３１間には、図４８に示すように、ボディダイオードＢＤが形成される。
【０１８４】
―ＳｉＣ  ＴＭＯＳＦＥＴ―
ＰＭ５０に適用可能な半導体デバイスの例であって、ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄの模式的断面構造は、図４９に示すように表される。
【０１８５】
図４９に示すように、第５の実施の形態に係るＰＭ５０に適用されるＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｃは、ｎ層からなる半導体層３１Ｎと、半導体層３１Ｎの表面側に形成されたｐボディ領域３２と、ｐボディ領域３２の表面に形成されたｎ+ソース領域３３と、ｐボディ領域３２を貫通し、半導体層３１Ｎまで形成されたトレンチ内にゲート絶縁膜３４および層間絶縁膜３９Ｕ・３９Ｂを介して形成されたトレンチゲート電極３５ＴＧと、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６と、半導体層３１Ｎの表面と反対側の裏面に配置されたｎ+ドレイン領域３７と、ｎ+ドレイン領域３７に接続されたドレイン電極３８とを備える。
【０１８６】
図４９において、ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄは、ｐボディ領域３２を貫通し、半導体層３１Ｎまで形成されたトレンチ内にゲート絶縁膜３４および層間絶縁膜３９Ｕ・３９Ｂを介してトレンチゲート電極３５ＴＧが形成され、ソースパッド電極ＳＰＤは、ソース領域３３およびｐボディ領域３２に接続されたソース電極３６に接続される。
【０１８７】
ゲートパッド電極ＧＰＤは、図示を省略しているが、ゲート絶縁膜３４上に配置されたトレンチゲート電極３５ＴＧに接続される。また、ソースパッド電極ＳＰＤおよびゲートパッド電極ＧＰＤは、図２１に示すように、ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄの表面を覆うように、パッシベーション用の層間絶縁膜３９Ｕ上に配置される。
【０１８８】
ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄでは、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃのような接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗Ｒ JFETは形成されない。また、ｐボディ領域３２／半導体層３１Ｎ間には、図４８と同様に、ボディダイオードＢＤが形成される。
【０１８９】
（応用例）
ＰＭ１００を用いて構成される３相交流インバータ４０Ａであって、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用し、電源端子ＰＬ・接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図５０に示すように表される。
【０１９０】
ＰＭ１００を電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ  ＭＯＳＦＥＴのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａとし、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０９（Ａ／ｓ）となる。
【０１９１】
インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｅに、このサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬ・接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
【０１９２】
（具体例）
次に、図５１を参照して、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用し、第５の実施の形態に係るＰＭ１０Ｋを用いて構成した３相交流インバータ４２Ａについて説明する。
【０１９３】
図５１に示すように、３相交流インバータ４２Ａは、ＧＤ１８０を備えたＰＭ１００Ｓと、３相交流モータ部５１と、電源もしくは蓄電池（Ｅ）５３と、コンバータ５５とを備える。ＰＭ１００Ｓは、３相交流モータ部５１のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。
【０１９４】
ここで、ＧＤ１８０は、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４、ＳｉＣ  ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ  ＭＯＳＦＥＴＱ３・Ｑ６に接続されている。
【０１９５】
ＰＭ１００Ｓは、電源もしくは蓄電池（Ｅ）５３が接続されたコンバータ５５のプラス端子（＋）Ｐとマイナス端子（−）Ｎとの間に接続され、インバータ構成のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＳｉＣ  ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤＩ１〜ＤＩ６がそれぞれ逆並列に接続されている。
【０１９６】
（冷却器を備えるパワーモジュールの構成例）
冷却器７２を備えた実施の形態に係るＰＭ１９０の模式的構造断面図は、図５２に示すように表される。ＰＭ１９０は、第７の実施の形態に係るＰＭ１０Ｍに、冷却器７２を装着したものである。
【０１９７】
ＰＭ１９０は、ＰＭ１０Ｍ、絶縁板７０、冷却器７２とを備える。ＰＭ１９０は、第１半導体デバイスＱ１１〜Ｑ１３が配置された第１絶縁基板２１Ｄの裏面、もしくは第１絶縁基板２１Ｄの上に第１半導体デバイスＱ１１〜Ｑ１３を挟む位置に対向して配置され、第３導電層２３Ｕおよび第４導電層２４Ｕを備える第２絶縁基板２１Ｕの第１半導体デバイスＱ１１〜Ｑ１３が配置された面と反対側の面のいずれか一方もしくは両方に冷却器７２が配置される。
【０１９８】
絶縁板７０は、ＰＭ１９０を構成する第２絶縁基板２１ＵのＵ側の面と接触するように配置される。絶縁板７０は、この例ではバスバーＢＰである第２絶縁基板２１Ｕの上面側の第３導電層２３Ｕと、冷却器７２を絶縁するためのものである。
【０１９９】
絶縁板７０の上面側の面には、冷却器７２が配置される。冷却器７２は、この例では水冷方式のフィンである。なお、冷却器７２は、水冷もしくは空冷である。つまり、第２絶縁基板２１Ｕの上面側の表面のいずれか一方もしくは両方に冷却器７２を備える。ＰＭ１９０によれば、第２絶縁基板２１Ｕから熱を効率よく放熱することができる。
【０２００】
また、冷却器７２は、ＰＭ１９０を構成する第１絶縁基板２１Ｄの下面側の面と接触させるようにしても良い。つまり、半導体デバイスＱ１,Ｑ４が配置された第１絶縁基板２１Ｄの下面側の表面もしくは第１絶縁基板２１Ｄの上に第１半導体デバイスＱ１と対向して配置され、第３導電層２３Ｕおよび第４導電層２４Ｕを備える第２絶縁基板２１Ｕの上面側の表面のいずれか一方もしくは両方に冷却器７２を備える。
【０２０１】
以上説明したように、第１〜第９の実施の形態に係るＰＭによれば、第２信号配線２と第１信号配線１のインダクタンスＬＧ,ＬＳを低減することができる。また、電源ラインのインダクタンスＬＰ,ＬＮも低減することができる。
【０２０２】
［第１０の実施の形態］
（基本構成）
第１０の実施の形態に係る駆動回路付パワーモジュール（以下「駆動回路付ＰＭ」と記す）１０１の模式的断面構造は、図５３に示すように表される。なお、図５３では、ゲートドライバ（駆動回路部）ＧＤ１８０などの一部を仮想的に示している。
【０２０３】
図５３には、１ in １モジュールに適用した場合が例示されている。
【０２０４】
第１０の実施の形態に係る駆動回路付ＰＭ１０１は、図５３に示すように、半導体デバイス（チップ）Ｑをモールド樹脂２５によって封止したＰＭ１０Ｓと、ＰＭ１０Ｓの上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上に搭載されて、ＰＭ１０Ｓのゲートを駆動するＧＤ（第１の駆動回路部）１８０と、上面１０ａに対向するＰＭ１０Ｓの下面（第２の封止面）１０ｂに配置された下部冷却器（第２の冷却器）１２Ｄとを備える。
【０２０５】
すなわち、第１０の実施の形態に係る駆動回路付ＰＭ１０１は、スイッチング動作を行うパワー用の半導体デバイスＱを封止したＰＭ１０Ｓと、ＰＭ１０Ｓの上面１０ａに配置された上部冷却器１２Ｕと、上部冷却器１２ＵのＰＭ１０Ｓとの接触面の反対側の面１０ｕに搭載されて、ＰＭ１０Ｓの半導体デバイスＱを駆動するＧＤ１８０とを備え、ＧＤ１８０の冷却も行うことができる。
【０２０６】
または、第１０の実施の形態に係る駆動回路付ＰＭ１０１は、上部冷却器１２Ｕと、上部冷却器１２Ｕの下層に配置された下部冷却器１２Ｄと、上部冷却器１２Ｕおよび下部冷却器１２Ｄの間に配置され、スイッチング動作を行うパワー用の所定個の半導体デバイスＱを封止し、半導体デバイスＱの電極に電気的に接続された端子が上部冷却器１２Ｕまたは下部冷却器１２Ｄと接していない対向する封止面から露出した両面冷却構造のＰＭ１０Ｓと、上部冷却器１２ＵのＰＭ１０Ｓとの接触面の反対側の面１０ｕに搭載され、ＰＭ１０Ｓの半導体デバイスＱを駆動するＧＤ１８０とを備える。
【０２０７】
さらに、第１０の実施の形態に係る駆動回路付ＰＭ１０１は、下部冷却器１２ＤのＰＭ１０Ｓとの接触面（１０ｂ）と反対側の面１０ｄに、下部冷却器１２Ｄと接触するようにしてコンデンサ２００を備える構成としても良い。コンデンサ２００としては、ＰＭ１０Ｓの端子電極Ｐ・Ｎ（図示省略）間に接続される平滑コンデンサ、またはフィルムコンデンサであっても良い。
【０２０８】
ＧＤ１８０は、回路基板（第１の回路基板）１８を有し、回路基板１８の搭載面（下面）が上部冷却器１２Ｕの冷却面（１０ｕ）に直に接触するようにして搭載される。ＧＤ１８０は、例えば、回路基板１８の一方の実装面（上面）上にのみ回路部が構成された、いわゆる片面実装ＧＤである。
【０２０９】
ＰＭ１０Ｓは、図５３に示すように、絶縁基板２２Ｄを介して銅などの金属箔が積層された導電層２３Ｄ、２４Ｄ１・２４Ｄ２を備える下部絶縁基板（第２の絶縁基板）２１Ｄと、導電層２４Ｄ１上に配置された半導体デバイスＱと、半導体デバイスＱ１と対向して配置され、絶縁基板２２Ｕを介して銅などの金属箔が積層された導電層２３Ｕ、２４Ｕを備える上部絶縁基板（第１の絶縁基板）２１Ｕと、導電層２４Ｕと半導体デバイスＱのソースパッド電極との間を接続する柱状電極２６、および導電層２４Ｕと導電層２４Ｄ２との間を接続する柱状電極２８とを備える。
【０２１０】
また、ＰＭ１０Ｓは、上部絶縁基板２１Ｕ上の導電層２３Ｕと下部絶縁基板２１Ｄ上の導電層２３Ｄとを外部に露出させるようにして、半導体デバイスＱの外囲がモールド樹脂２５によって封止されている。
【０２１１】
すなわち、ＰＭ１０Ｓは両面冷却構造を備え、モールド樹脂２５より露出する上部絶縁基板２１Ｕ上の導電層２３Ｕの露出面が第１の封止面（上面）１０ａとされ、モールド樹脂２５より露出する下部絶縁基板２１Ｄ上の導電層２３Ｄの露出面が第２の封止面（下面）１０ｂとされる。したがって、ＰＭ１０Ｓは、上部冷却器１２Ｕと下部冷却器１２Ｄとによって、その上下方向より効率良く冷却される。
【０２１２】
一方、モールド樹脂２５からは、下部絶縁基板２１Ｄ上の別々の導電層（図示省略）に接続されたゲート電極端子Ｇとソース電極端子Ｓとが延出されて、ＧＤ１８０の回路基板１８と接続される。図５３において、ゲート電極端子Ｇとソース電極端子Ｓ部分は、側面方向から見た重なった構造が示されており、平面的には、図２等の第１信号配線端子ＧＳ、２信号配線端子ＳＳと同様に分離して配置される。
【０２１３】
上部冷却器１２Ｕおよび下部冷却器１２Ｄは、共に、水冷式の冷却器であって、水路ＷＲ内を冷却水（冷却液）が循環するように構成される。上部冷却器１２Ｕおよび下部冷却器１２Ｄとしては、ヒートシンクや放熱フィンまたは放熱ピンなどの空冷式の放熱器を適用することもできる。
【０２１４】
冷却水としては、水、または水とエチレングリコールとを５０％ずつの割合で混合させた混合液や冷却気体（冷気）などの熱伝導率の良いものが用いられる。以下では、これらを総称して冷却水とする。
【０２１５】
ここで、図５３において、上部絶縁基板２１Ｕ側をＵＰ（Ｕ）側、下部絶縁基板２１Ｄ側をＤＯＷＮ（Ｄ）側と定義する。この定義は、以降に示す全ての図面に適用する。
【０２１６】
上部冷却器１２Ｕは、Ｄ側（１０ａ）がＰＭ１０Ｓの冷却面、Ｕ側（１０ｕ）がＧＤ１８０の冷却面とされ、下部冷却器１２Ｄは、Ｕ側（１０ｂ）がＰＭ１０Ｓの冷却面とされる。
【０２１７】
上部絶縁基板２１Ｕおよび下部絶縁基板２１Ｄとしては、ＡＭＢ（Active Metal Brazed、Active Metal Bond）基板、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Aluminum）基板などを適用可能である。
【０２１８】
下部絶縁基板２１Ｄは、絶縁基板２２ＤのＵ側に導電層２４Ｄ（２４Ｄ１、２４Ｄ２）、Ｄ側に導電層２３Ｄを備える。上部絶縁基板２１Ｕは、絶縁基板２２ＵのＵ側に導電層２３Ｕ、Ｄ側に導電層２４Ｕを備える。
【０２１９】
半導体デバイスＱは、Ｕ側がソース電極、Ｄ側がドレイン電極となるように配置される。後述する他の半導体デバイスＱ１・Ｑ２・Ｑ３・Ｑ４・Ｑ５・Ｑ６についても同様である。なお、半導体デバイスＱの配置は、下部絶縁基板２１Ｄ上にフリップチップに配置されていても良い。
【０２２０】
柱状電極２６は、半導体デバイスＱのソースパッド電極と上部絶縁基板２１Ｕ上の導電層２４Ｕとの間を接続する。柱状電極２８は、下部絶縁基板２１Ｄ上の導電層２４Ｄ２と上部絶縁基板２１Ｕ上の導電層２４Ｕとの間を接続する。
【０２２１】
第１０の実施の形態に係る駆動回路付ＰＭ１０１によれば、１ in １モジュールタイプにおいて、ＰＭ１０Ｓの大電流化と共に、耐熱温度の向上が可能となり、その結果として、駆動回路付ＰＭ１０１の小型化にとってより好適なものとすることができる。
【０２２２】
すなわち、ＧＤ１８０を上部冷却器１２Ｕに接触させるようにして配置したので、駆動回路付ＰＭ１０１の大電流化・高耐熱化などにより、ＧＤ１８０の冷却が必要になった場合にも、ＧＤ１８０を効果的に冷却させることが可能となる。ＧＤ１８０を冷却できれば、駆動回路付ＰＭ１０１としての耐熱温度を向上させられるのみでなく、電源の小型化が可能となるなど、駆動回路付ＰＭ１０１のさらなる小型化につながる。
【０２２３】
駆動回路付ＰＭ１０１の小型化に伴って、ＧＤ１８０のフットプリントを低減させることが必要となった際にも、ＧＤ１８０を容易に小型化することが可能となる。
【０２２４】
なお、第１０の実施の形態に係る駆動回路付ＰＭ１０１においては、１ in １モジュールタイプに適用した場合について説明したが、これに限らず、例えば、図５４に示すような２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａ（第１の変形例）や、例えば、図５５に示すような６ in １ (シックスインワン)モジュールタイプの駆動回路付ＰＭ１０１Ｂ（第２の変形例）にも適用できる。
【０２２５】
また、第１０の実施の形態に係る駆動回路付ＰＭ１０１において、ＰＭ１０Ｓとしては、第１〜第３の実施の形態に係るＰＭを適用可能である。
【０２２６】
（第１の変形例）
第１０の実施の形態の第１の変形例に係る２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａは、図５４に示すように、半導体デバイス（チップ）Ｑ１・Ｑ４をモールド樹脂２５によって封止したＰＭ１０Ｓと、ＰＭ１０Ｓの上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上であるＰＭ１０Ｓとの接触面と反対側の面１０ｕに搭載されて、ＰＭ１０Ｓのゲートを駆動するＧＤ（第１の駆動回路部）１８０と、上面１０ａに対向する、ＰＭ１０Ｓの下面（第２の封止面）１０ｂに配置された下部冷却器（第２の冷却器）１２Ｄとを備える。
【０２２７】
２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａの場合、基本的な構造は、１ in １モジュールタイプの駆動回路付ＰＭ１０１（図５３参照）と同様であり、適用されるＰＭ１０Ｓの構成のみが異なる。
【０２２８】
第１０の実施の形態の第１の変形例に係る駆動回路付ＰＭ１０１Ａにおいて、ＰＭ１０Ｓは、図５４に示すように、絶縁基板２２Ｄを介して銅などの金属箔が積層された導電層２３Ｄ、２４Ｄ１・２４Ｄ２を備える下部絶縁基板（第２の絶縁基板）２１Ｄと、導電層２４Ｄ１上に配置された半導体デバイスＱ１と、導電層２４Ｄ２上に配置された半導体デバイスＱ４と、半導体デバイスＱ１・Ｑ４と対向して配置され、絶縁基板２２Ｕを介して銅などの金属箔が積層された導電層２３Ｕ、２４Ｕを備える上部絶縁基板（第１の絶縁基板）２１Ｕと、導電層２４Ｕと半導体デバイスＱ１のソース電極との間を接続する柱状電極２６、導電層２３Ｕと導電層２４Ｄ１との間を接続する柱状電極２７、導電層２４Ｕと導電層２４Ｄ２との間を接続する柱状電極２８、および導電層２３Ｕと半導体デバイスＱ４のソースパッド電極との間を接続する柱状電極２９とを備える。
【０２２９】
２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａは、ＰＭ１０Ｓの構成を除けば、１ in １モジュールタイプの駆動回路付ＰＭ１０１とほぼ同様の構成とされている。
【０２３０】
第１０の実施の形態の第１の変形例に係る２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａによっても、ＰＭ１０Ｓの大電流化と共に、耐熱温度の向上が可能となり、結果として、電源の小型化が可能となるなど、ＧＤ１８０をより小型化できる。
【０２３１】
また、第１０の実施の形態の第１の変形例に係る駆動回路付ＰＭ１０１Ａにおいて、ＰＭ１０Ｓとしては、第４〜第８の実施の形態に係るＰＭを適用可能である。
【０２３２】
（第２の変形例）
第１０の実施の形態の第２の変形例に係る６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂは、図５５に示すように、半導体デバイス（チップ）Ｑ１〜Ｑ６をモールド樹脂２５によって封止したＰＭ１０Ｓと、ＰＭ１０Ｓの上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上であるＰＭ１０Ｓとの接触面と反対側の面１０ｕに搭載されて、ＰＭ１０Ｓのゲートを駆動するＧＤ（第１の駆動回路部）１８０と、上面１０ａに対向する、ＰＭ１０Ｓの下面（第２の封止面）１０ｂに配置された下部冷却器（第２の冷却器）１２Ｄとを備える。
【０２３３】
６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂにおいて、基本的な構造は、１ in １モジュールタイプの駆動回路付ＰＭ１０１（図５３参照）や、２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａ（図５４参照）と同様であり、適用されるＰＭ１０Ｓの構成のみが異なる。
【０２３４】
なお、ここでは、第１０の実施の形態の第２の変形例に係る６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂとして、例えば、ＰＭ１０Ｓに２ in １タイプを採用することによって、スイッチングモジュールを構成した場合について説明する。
【０２３５】
第１０の実施の形態の第２の変形例に係る駆動回路付ＰＭ１０１Ｂは、ＰＭ１０Ｓとして、図５５に示すように、２ in １タイプのＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３を備える。
【０２３６】
ＰＭ１０Ｓ１は、図５４に示した半導体デバイスＱ１・Ｑ４を搭載したＰＭ１０Ｓとほぼ同様の構成である。また、半導体デバイスＱ２・Ｑ５を搭載したＰＭ１０Ｓ２、および半導体デバイスＱ３・Ｑ６を搭載したＰＭ１０Ｓ３についても同様である。
【０２３７】
第１０の実施の形態の第２の変形例に係る駆動回路付ＰＭ１０１Ｂは、２ in １タイプのＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３を共通のモールド樹脂２５によって一体的に封止した６ in １タイプのＰＭ１０Ｓを備える。
【０２３８】
駆動回路付ＰＭ１０１Ｂにおいて、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３の下部絶縁基板２１Ｄの絶縁基板２２Ｄおよび導電層２３Ｄを共通化（一体化）することも可能である。
【０２３９】
同様に、駆動回路付ＰＭ１０１Ｂにおいては、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３の上部絶縁基板２１Ｕの絶縁基板２２Ｕおよび導電層２３Ｕを共通化（一体化）することも可能である。
【０２４０】
第１０の実施の形態の第２の変形例に係る駆動回路付ＰＭ１０１Ｂの模式的分解鳥瞰構成は、図５６（ａ）〜図５６（ｄ）に示すように表される。
【０２４１】
図５６（ａ）〜図５６（ｄ）を参照しつつ、６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂについてさらに説明すると、下部冷却器１２Ｄの冷却体本体部１１０Ｄの冷却面部１１２Ｄ上に、６ in １タイプのＰＭ１０Ｓが装着される。
【０２４２】
下部冷却器１２Ｄは、図５６（ｄ）に示すように、最大で３個の２ in １タイプのＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３を装着可能に構成される。下部冷却器１２Ｄは、Ａｌにより直方体状に形成された冷却体本体部１１０Ｄを有し、冷却体本体部１１０Ｄの内部には水路ＷＲが配置されている。下部冷却器１２Ｄは、水路ＷＲ内を冷却水が循環することによって、ＰＭ１０Ｓを冷却する水冷式の冷却器となっている。
【０２４３】
下部冷却器１２Ｄは、冷却体本体部１１０Ｄの一端部に、水路ＷＲ内に冷却水を取り込む取込口１１６Ｄが、他端部に、水路ＷＲ内を循環した冷却水を排出する排出口１１８Ｄが、それぞれ設けられる。
【０２４４】
下部冷却器１２Ｄにおいて、冷却水が取込口１１６Ｄより冷却体本体部１１０Ｄ内に取り込まれ、水路ＷＲを通って、排出口１１８Ｄより排水されることによって、ＰＭ１０Ｓの発熱が効率良く冷却される。
【０２４５】
なお、水路ＷＲは、冷却体本体部１１０Ｄの短手方向と平行に配置されるものであっても良いし、長手方向と平行に配置されるものであっても良い。また、水路ＷＲは省略することもでき、冷却体本体部１１０Ｄの内部を全面的に冷却水が循環する構成としても良い。また、取込口１１６Ｄおよび排出口１１８Ｄは、冷却体本体部１１０Ｄの長手方向と平行に配置される場合に限らず、短手方向と平行に配置されるようにしても良い。
【０２４６】
ＰＭ１０Ｓは、図５６（ｃ）に示すように、２ in １タイプの同一構造のＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３とほぼ同様のサイズを有し、５つの端子電極Ｐ・Ｎ・Ｕ・Ｖ・Ｗを備えた５端子型構造を例示している。また、５端子型構造において、リード端子ＲＴとして、５つのリード端子（ＳＳ・ＧＳ・Ｓ・Ｔ１・Ｔ２）を２組ずつ備えた３０端子構造のＰＭ１０Ｓを例示している。
【０２４７】
ＰＭ１０Ｓ上には、図５６（ｂ）に示すように、下部冷却器１２Ｄとほぼ同一構造の上部冷却器１２Ｕが配置される。上部冷却器１２Ｕは、例えば、アルミニウム（Ａｌ）により直方体状に形成された冷却体本体部１１０Ｕを有し、冷却体本体部１１０Ｕの内部には水路ＷＲが配置される。上部冷却器１２Ｕは、水路ＷＲ内を冷却水が循環することによって、ＰＭ１０ＳとＧＤ１８０とを冷却する水冷式の冷却器となっている。
【０２４８】
上部冷却器１２Ｕは、冷却体本体部１１０Ｕの一端部に、水路ＷＲ内に冷却水を取り込む取込口１１６Ｕが、他端部に、水路ＷＲ内を循環した冷却水を排出する排出口１１８Ｕが、それぞれ設けられる。
【０２４９】
上部冷却器１２Ｕにおいて、冷却水が取込口１１６Ｕより冷却体本体部１１０Ｕ内に取り込まれ、水路ＷＲを通って、排出口１１８Ｕより排水されることによって、ＰＭ１０ＳおよびＧＤ１８０の発熱が効率良く冷却される。
【０２５０】
上部冷却器１２Ｕおよび下部冷却器１２Ｄは、同一の向き、つまり、上下方向において、取込口１１６Ｕ・１１６Ｄおよび排出口１１８Ｕ・１１８Ｄの位置が一致するように配置しても良い。
【０２５１】
上部冷却器１２Ｕ上には、図５６（ａ）に示すように、回路基板１８を介して、冷却体本体部１１０Ｕの冷却面部１１２Ｕ上にＧＤ１８０が搭載される。ＧＤ１８０の回路基板１８は、ＰＭ１０Ｓの各リード端子ＲＴとの接続が必要に応じて行われる。
【０２５２】
結果として、図示していないネジなどの固定具によって相互を固定させることにより、図５５に示した構成の６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂが完成する。
【０２５３】
６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂは、ＰＭ１０Ｓの構成を除けば、１ in １モジュールタイプの駆動回路付ＰＭ１０１および２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａとほぼ同一の構成とされている。
【０２５４】
第１０の実施の形態の第２の変形例に係る駆動回路付ＰＭ１０１Ｂによっても、ＰＭ１０Ｓの大電流化と共に、耐熱温度の向上が可能となり、結果として、電源の小型化が可能となるなど、ＧＤ１８０をより小型化できる。
【０２５５】
特に、駆動回路付ＰＭ１０１Ｂの小型化に伴って、ＧＤ１８０のフットプリントを低減させることが必要となった際にも、ＧＤ１８０を容易に小型化することが可能となる。
【０２５６】
また、第１０の実施の形態の第２の変形例に係る駆動回路付ＰＭ１０１Ｂにおいて、ＰＭ１０Ｓとしては、第９の実施の形態に係るＰＭを適用可能である。
【０２５７】
また、第１０の実施の形態のそれぞれに係る駆動回路付ＰＭ１０１〜１０１Ｂにおいては、さらに、下部冷却器１２Ｄの冷却面（ＰＭ１０Ｓとの接触面と反対側の面１０ｄ）上にＧＤ（第２の駆動回路部）１８０を搭載することも可能である。
【０２５８】
なお、本実施の形態（変形例）としては、上述の図５３に示した１ in １モジュールタイプの駆動回路付ＰＭ１０１、図５４に示した２ in １モジュールタイプの駆動回路付ＰＭ１０１Ａ、および、図５５に示した６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂに限らず、例えば、４ in １（フォーインワン）モジュールタイプの駆動回路付ＰＭや、６ in １モジュールにスナバコンデンサなどを備えた７ in １（セブンインワン）モジュールタイプの駆動回路付ＰＭ、８ in １（エイトインワン）モジュールタイプの駆動回路付ＰＭ、１２ in １（トゥエルブインワン）モジュールタイプの駆動回路付ＰＭ、１４ in １（フォーティーンインワン）モジュールタイプの駆動回路付ＰＭなどにも適用できる。
【０２５９】
（応用例）
第１０の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｃの模式的断面構造は、図５７に示すように表される。図５７では、６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｃを例に、ＧＤ（駆動回路部）１８０Ｕ・１８０Ｄなどの一部を仮想的に示している。
【０２６０】
なお、図５５に示した６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂと基本的な構造は同一なので、簡単に説明する。
【０２６１】
第１０の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｃは、図５７に示すように、半導体デバイス（チップ）Ｑ１〜Ｑ６をモールド樹脂２５によって封止したＰＭ１０Ｓと、ＰＭ１０Ｓの上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上であるＰＭ１０Ｓとの接触面と反対側の面１０ｕに搭載されて、ＰＭ１０Ｓのゲートを駆動するＧＤ（第１の駆動回路部）１８０Ｕと、上面１０ａに対向する、ＰＭ１０Ｓの下面（第２の封止面）１０ｂに配置された下部冷却器（第２の冷却器）１２Ｄと、下部冷却器１２Ｄの冷却面上であるＰＭ１０Ｓとの接触面と反対側の面１０ｄに搭載されて、ＰＭ１０Ｓのゲートを駆動するＧＤ（第２の駆動回路部）１８０Ｄとを備える。
【０２６２】
すなわち、第１０の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｃとしては、上部冷却器１２Ｕの冷却面（Ｕ側）に回路基板１８Ｕを介してＧＤ１８０Ｕを搭載すると共に、下部冷却器１２Ｄの冷却面（Ｄ側）にも、回路基板１８Ｄを介してＧＤ１８０Ｄが搭載される。
【０２６３】
第１０の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｃの場合、ＧＤ１８０（１８０Ｕ・１８０Ｄ）の設置面積を倍増させることができるので、ＧＤ１８０の１枚当たりのフットプリントを低減（半減）させることが可能となり、駆動回路付ＰＭ１０１Ｃの更なる小型化が可能となる。
【０２６４】
また、第１０の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｃにおいて、ＰＭ１０Ｓとしては、第９の実施の形態に係るＰＭを適用可能である。
【０２６５】
［第１１の実施の形態］
第１１の実施の形態に係る駆動回路付ＰＭ１０１Ｄの模式的断面構造は、図５８に示すように表される。図５８では、６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｄを例に、ＧＤ（駆動回路部）１８０などの一部を仮想的に示している。
【０２６６】
なお、図５５に示した６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｂと基本的な構造は同一なので、簡単に説明する。
【０２６７】
第１１の実施の形態に係る駆動回路付ＰＭ１０１Ｄは、図５８に示すように、半導体デバイス（チップ）Ｑ１・Ｑ４、Ｑ２・Ｑ５、Ｑ３・Ｑ６をモールド樹脂２５によって一体的に封止したＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３と、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３の上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上であるＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３との接触面と反対側の面１０ｕに搭載されて、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３のゲートを駆動するＧＤ（第１の駆動回路部）１８０とを備える。
【０２６８】
すなわち、第１１の実施の形態に係る駆動回路付ＰＭ１０１Ｄの場合、ＰＭ１０Ｓ（１０Ｓ１・１０Ｓ２・１０Ｓ３）の上面にのみ上部冷却器１２Ｕが配置され、上部冷却器１２Ｕの冷却面上に回路基板１８を介してＧＤ１８０が搭載されている。
【０２６９】
第１１の実施の形態に係る駆動回路付ＰＭ１０１Ｄによれば、構成がより簡素となり、下部冷却器１２Ｄの分だけ薄くできる。
【０２７０】
なお、第１１の実施の形態に係る駆動回路付ＰＭ１０１Ｄとしては、ＰＭ１０Ｓ（１０Ｓ１・１０Ｓ２・１０Ｓ３）の下面にのみ下部冷却器１２Ｄが配置され、下部冷却器１２Ｄの冷却面上であるＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３との接触面と反対側の面１０ｄに回路基板１８を介してＧＤ１８０が搭載される構成であっても良い。
【０２７１】
また、第１１の実施の形態に係る駆動回路付ＰＭ１０１Ｄにおいて、ＰＭ１０Ｓとしては、第９の実施の形態に係るＰＭを適用可能である。
【０２７２】
（応用例）
第１１の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｅの模式的断面構造は、図５９に示すように表される。図５９では、６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｅを例に、ＧＤ（駆動回路部）１８０などの一部を仮想的に示している。
【０２７３】
なお、図５８に示した６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｄと基本的な構造は同一なので、簡単に説明する。
【０２７４】
第１１の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｅは、図５９に示すように、半導体デバイス（チップ）Ｑ１・Ｑ４、Ｑ２・Ｑ５、Ｑ３・Ｑ６をモールド樹脂２５によって個別に封止したＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３と、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３の上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上であるＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３との接触面と反対側の面１０ｕに搭載されて、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３のゲートを駆動するＧＤ（第１の駆動回路部）１８０とを備える。
【０２７５】
すなわち、第１１の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｅとしては、モールド樹脂２５によって一体的に封止されたＰＭ１０Ｓに限らず、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３を個別に封止してなるものにも適用できる。
【０２７６】
第１１の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｅの場合においても、ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３の下面（第２の封止面）に下部冷却器（第２の冷却器）１２Ｄを配置したり、下部冷却器１２Ｄの冷却面上にＧＤ（第２の駆動回路部）１８０Ｄを備える構成とすることもできる。
【０２７７】
また、第１１の実施の形態の応用例に係る駆動回路付ＰＭ１０１Ｅにおいて、ＰＭ１０Ｓとしては、第９の実施の形態に係るＰＭを適用可能である。
【０２７８】
［第１２の実施の形態］
第１２の実施の形態に係る駆動回路付ＰＭ１０１Ｆの模式的断面構造は、図６０に示すように表される。図６０では、６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｆを例に、ＧＤ（駆動回路部）１８０・１８０Ｍなどの一部を仮想的に示している。
【０２７９】
なお、図６に示した６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｄと基本的な構造は同一なので、簡単に説明する。
【０２８０】
第１２の実施の形態に係る駆動回路付ＰＭ１０１Ｆは、図６０に示すように、例えば、２階建てＧＤ構造（２段の重層構造）のＧＤ１８０・１８０Ｍを備える。
【０２８１】
すなわち、この６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｆにおいては、半導体デバイス（チップ）Ｑ１・Ｑ４、Ｑ２・Ｑ５、Ｑ３・Ｑ６をモールド樹脂２５によって一体的に封止したＰＭ１０Ｓ（１０Ｓ１・１０Ｓ２・１０Ｓ３）と、ＰＭ１０Ｓの上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上であるＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３との接触面と反対側の面１０ｕに搭載されて、ＰＭ１０Ｓのゲートを駆動するＧＤ（第１の駆動回路部）１８０・１８０Ｍとを備える。
【０２８２】
ＧＤ１８０は、例えば、回路基板１８の一方の実装面（Ｕ側）に回路部が実装された片面実装ＧＤであり、ＧＤ１８０Ｍは、例えば、回路基板１８Ｓの一方の実装面（Ｕ側）１８０Ｆおよび他方の実装面（Ｄ側）１８０Ｎに回路部が実装された両面実装ＧＤである。
【０２８３】
ＧＤ１８０Ｍは、例えば、複数本の柱状電極１９を介して、ＧＤ１８０のＵ側に搭載される。
【０２８４】
このような構成とした場合、ＧＤ１８０を効果的に冷却できると共に、駆動回路付ＰＭ１０１Ｆの片面（Ｕ側）におけるＧＤ１８０の実装面積を格段に向上できる。
【０２８５】
なお、モールド樹脂２５によって別個に封止したＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３を搭載した駆動回路付ＰＭ１０１Ｅ（例えば、図５９参照）や、ＰＭ１０Ｓ（１０Ｓ１・１０Ｓ２・１０Ｓ３）の下面（第２の封止面）に下部冷却器（第２の冷却器）１２Ｄを配置した駆動回路付ＰＭ１０１Ｂ（例えば、図５５参照）、若しくは、下部冷却器１２Ｄの冷却面上にＧＤ（第２の駆動回路部）１８０Ｄを備えた駆動回路付ＰＭ１０１Ｃ（例えば、図５７参照）にも適用可能である。
【０２８６】
また、ＧＤ１８０・１８０Ｍの重層構造は２段に限定されるものではない。
【０２８７】
また、第１２の実施の形態に係るＰＭ１０１Ｆにおいて、ＰＭ１０Ｓとしては、第９の実施の形態に係るＰＭを適用可能である。
【０２８８】
［第１３の実施の形態］
第１３の実施の形態に係る駆動回路付ＰＭ１０１Ｇの模式的断面構造は、図６１に示すように表される。図６１では、６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｇを例に、ＧＤ（駆動回路部）１８０などの一部を仮想的に示している。
【０２８９】
なお、図６に示した６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｄと基本的な構造は同一なので、簡単に説明する。
【０２９０】
第１３の実施の形態に係る駆動回路付ＰＭ１０１Ｇは、図６１に示すように、例えば、ＧＤ差込構造（２段の重層構造）の一方をＧＤ１８０、他方をハイブリッドＩＣ１Ａ・１Ｂ・１Ｃとした場合の例である。
【０２９１】
すなわち、この６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｇにおいては、半導体デバイス（例えば、チップ）Ｑ１・Ｑ４、Ｑ２・Ｑ５、Ｑ３・Ｑ６をモールド樹脂２５によって一体的に封止したＰＭ１０Ｓ（１０Ｓ１・１０Ｓ２・１０Ｓ３）と、ＰＭ１０Ｓの上面（第１の封止面）１０ａに配置された上部冷却器（第１の冷却器）１２Ｕと、上部冷却器１２Ｕの冷却面上であるＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３との接触面と反対側の面１０ｕに搭載されて、ＰＭ１０Ｓのゲートを駆動するＧＤ（第１の駆動回路部）１８０と、ＧＤ１８０に差し込み接続されたハイブリッドＩＣ１Ａ・１Ｂ・１Ｃと、を備える。
【０２９２】
ＧＤ１８０は、例えば、回路基板１８の一方の実装面（Ｕ側）に回路部が実装された片面実装ＧＤであり、ハイブリッドＩＣ１Ａ・１Ｂ・１Ｃは、例えば、複数本の柱状電極ピン３Ａ・３Ｂ・３ＣをＧＤ１８０に差し込むことで電気的に接続される。
【０２９３】
ハイブリッドＩＣ１Ａ・１Ｂ・１Ｃとは、１枚の絶縁基板上に個別に形成された複数の半導体素子を搭載し、一体的に機能するようにしたものであって、モノリシックＩＣを搭載したものをマルチチップモジュール（ＭＣＭ；Multi-Chip Module）とも称する。
【０２９４】
このような構成とした場合、ＧＤ１８０を効果的に冷却できると共に、駆動回路付ＰＭ１０１Ｇ上へのハイブリッドＩＣ１Ａ・１Ｂ・１Ｃの搭載により、ＧＤ１８０の多機能化やより一層の小型化が可能となる。
【０２９５】
なお、モールド樹脂２５によって別個に封止したＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３を搭載した駆動回路付ＰＭ１０１Ｅ（例えば、図５９参照）や、ＰＭ１０Ｓ（１０Ｓ１・１０Ｓ２・１０Ｓ３）の下面（第２の封止面）に下部冷却器（第２の冷却器）１２Ｄを配置した駆動回路付ＰＭ１０１Ｂ（例えば、図５５参照）、若しくは、下部冷却器１２Ｄの冷却面上にＧＤ（第２の駆動回路部）１８０Ｄを備えた駆動回路付ＰＭ１０１Ｃ（例えば、図５７参照）にも適用可能である。
【０２９６】
また、ＧＤ１８０およびハイブリッドＩＣ１Ａ・１Ｂ・１Ｃの重層構造は、２段に限定されるものではない。
【０２９７】
また、第１３の実施の形態に係る駆動回路付ＰＭ１０１Ｇにおいて、ＰＭ１０Ｓとしては、第９の実施の形態に係るＰＭを適用可能である。
【０２９８】
［第１４の実施の形態］
第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈの模式的断面構造は、図６２に示すように表される。図６２では、６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｈを例に、ＧＤ（駆動回路部）１８０Ｓ・１８０Ｒなどの一部を仮想的に示している。
【０２９９】
なお、図５８に示した６ in １モジュールタイプの駆動回路付ＰＭ１０１Ｄと基本的な構造は同一なので、簡単に説明する。
【０３００】
第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈは、図６２に示すように、ＧＤ１８０が、回路基板１８の一方（表側）の実装面（Ｕ側）に実装されたＧＤ１８０Ｓおよび他方（裏側）１８０Ｒの実装面（Ｄ側）に実装されたＧＤ１８０Ｒからなる両面実装ＧＤ構造を備える。
【０３０１】
ＧＤ１８０Ｒは、熱伝導層２０５を用いて、上部冷却器１２Ｕの冷却面（ＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３との接触面と反対側の面１０ｕ）上に搭載されるようにしても良い。熱伝導層２０５としては、例えば、熱伝導シートおよび絶縁シートの積層構造、或いは、熱伝導シートまたは絶縁シートのいずれか単層構造であっても良い。
【０３０２】
このような構成とした場合、ＧＤ１８０Ｓ・１８０Ｒを効果的に冷却できると共に、ＧＤ１８０Ｓ・１８０Ｒの１枚当たりのフットプリントを低減（半減）させることが可能となり、駆動回路付ＰＭ１０１Ｈの更なる小型化が可能となる。
【０３０３】
なお、モールド樹脂２５によって別個に封止したＰＭ１０Ｓ１・１０Ｓ２・１０Ｓ３を搭載した駆動回路付ＰＭ１０１Ｅ（例えば、図５９参照）や、ＰＭ１０Ｓ（１０Ｓ１・１０Ｓ２・１０Ｓ３）の下面（第２の封止面）に下部冷却器（第２の冷却器）１２Ｄを配置した駆動回路付ＰＭ１０１Ｂ（例えば、図５５参照）、若しくは、下部冷却器１２Ｄの冷却面上にＧＤ（第２の駆動回路部）１８０Ｄを備えた駆動回路付ＰＭ１０１Ｅ（例えば、図５７参照）にも適用可能である。
【０３０４】
また、いずれの実施の形態においても、２ in １モジュールを構成する所定個のパワーモジュールが配置されて、６ in １モジュールタイプのスイッチングモジュールを構成する場合に限定されない。
【０３０５】
また、上部冷却器１２Ｕを第１の冷却器、下部冷却器１２Ｄを第２の冷却器として説明したが、下部冷却器１２Ｄを第１の冷却器とし、上部冷却器１２Ｕを第２の冷却器としても良い。
【０３０６】
また、第１４の実施の形態に係るＰＭ１０１Ｈにおいて、ＰＭ１０Ｓとしては、第９の実施の形態に係るＰＭを適用可能である。
【０３０７】
（適用例１）
図６３は、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈを産業機器、例えば、電気自動車またはハイブリッドカーのパワーコントロールユニット（ＥＣＵ）１６２に搭載し、電力変換動作を行う場合のブロック構成図例１を示す。ＧＤ１８０は、１次側回路部１８０Ａと２次側回路部１８０Ｂとから構成される。ＰＭ１００Ｓには上部冷却器１２Ｕが搭載されて、ＰＭ２３０が構成される。
【０３０８】
１次側回路部１８０Ａには、絶縁トランス１８１（１８１1・１８１2・１８１3・１８１4・１８１5・１８１6）の１次コイル（Ｌ１）、スイッチレギュレータ１８２、ＬＤＯ（Low Drop Out）１８３、温度モニタ回路１８４、短絡保護回路１８５、電圧降下検出回路１８６、および絶縁カプラ（フォトカプラ）１８７（１８７1・１８７2・１８７3・１８７4・１８７5・１８７6）の受光部側が設けられる。
【０３０９】
絶縁トランス１８１の１次コイル（Ｌ１）は、スイッチレギュレータ１８２に共通に接続され、スイッチレギュレータ１８２およびＬＤＯ１８３は、例えば、電気自動車またはハイブリッドカーのバッテリ６４に接続される。
【０３１０】
絶縁カプラ１８７の受光部側には、温度モニタ回路１８４、短絡保護回路１８５、および電圧降下検出回路１８６が共通に接続される。
【０３１１】
２次側回路部１８０Ｂには、絶縁トランス１８１の２次コイル（Ｌ２）、ゲートドライブ回路１８８、および絶縁カプラ１８７の発光部側が設けられる。
【０３１２】
絶縁トランス１８１の２次コイル（Ｌ２）は、ゲートドライブ回路１８８、温度モニタ回路１８４、短絡保護回路１８５、および電圧降下検出回路１８６に共通に接続される。絶縁カプラ１８７の発光部側には、ゲートドライブ回路１８８が接続される。
【０３１３】
ゲートドライブ回路１８８および温度モニタ回路１８４は、ＬＤＯ１８３とＰＭ１０Ｓとの間に接続される。また、ゲートドライブ回路１８８、温度モニタ回路１８４、短絡保護回路１８５、および電圧降下検出回路１８６は、電気自動車またはハイブリッドカーのＥＣＵ（Engine Control Unit）１６２に接続される。
【０３１４】
なお、ゲートドライブ回路１８８は、複数の高圧側のドライブ回路（上アーム）ＨＳ１・ＨＳ２・ＨＳ３と複数の低圧側のドライブ回路（下アーム）ＬＳ４・ＬＳ５・ＬＳ６とを有し、後述する電源回路から正負の電源が供給される。
【０３１５】
このような構成を有するＧＤ１８０の平面パターン構成（基板構成）は、図６４（ａ）および図６４（ｂ）に示すように表される。なお、図６４（ａ）は、ＧＤ１８０の表側（上面）ＧＤ１８０Ｓの平面パターン構成を示す概略図であり、図６４（ｂ）は、表側１８０Ｓの平面パターン構成を透過した状態で裏側（下面）ＧＤ１８０Ｒの平面パターン構成を示す概略図である。
【０３１６】
ＰＭ１００Ｓ上に搭載されるＧＤ１８０は、複数個のＰＭ１００Ｓに対して共通に設けられる。ＧＤ１８０は矩形形状を有し、長手方向に沿って配置された１次側回路部１８０Ａと、１次側回路部１８０Ａに隣接配置された２次側回路部１８０Ｂとを備える。
【０３１７】
１次側回路部１８０Ａの表側ＧＤ１８０Ｓによって、上述のスイッチレギュレータ１８２およびＬＤＯ１８３を含む電源回路などが構成される。裏側ＧＤ１８０Ｒには、温度モニタ回路１８４、短絡保護回路１８５、および電圧降下検出回路１８６などが配置される。
【０３１８】
２次側回路部１８０Ｂでは、ゲートドライブ回路１８８の複数の高圧側のドライブ回路ＨＳ１・ＨＳ２・ＨＳ３と複数の低圧側のドライブ回路ＬＳ４・ＬＳ５・ＬＳ６とが交互に配置される。
【０３１９】
２次側回路部１８０Ｂの各ドライブ回路ＨＳ１・ＨＳ２・ＨＳ３・ＬＳ４・ＬＳ５・ＬＳ６は、１次側回路部１８０Ａと２次側回路部１８０Ｂとにまたがって配置された絶縁トランス１８１１〜１８１６をそれぞれに介して、１次側回路部１８０Ａの表側１８０Ｓの電源回路と共通に接続される。また、各ドライブ回路ＨＳ１・ＨＳ２・ＨＳ３・ＬＳ４・ＬＳ５・ＬＳ６は、１次側回路部１８０Ａと２次側回路部１８０Ｂとにまたがって配置された絶縁カプラ１８７１〜１８７６をそれぞれに介して、１次側回路部１８０Ａの裏側１８０Ｒの温度モニタ回路１８４・短絡保護回路１８５・電圧降下検出回路１８６と共通に接続される。
【０３２０】
ここで、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈを適用して構成され、例えば、電気自動車またはハイブリッドカーの３相交流モータ部（図示省略）を駆動するための、３相交流インバータ１００Ａの概略構成について説明する。この３相交流インバータ１００Ａは、半導体デバイスＱ１〜Ｑ６にＳｉＣ  ＭＯＳＦＥＴを適用するようにした場合の例である。
【０３２１】
図６５に示すように、３相交流インバータ１００Ａは、３相交流モータ部のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相のインバータ（ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４）、Ｖ相のインバータ（ＳｉＣ  ＭＯＳＦＥＴＱ２・Ｑ５）、Ｗ相のインバータ（ＳｉＣ  ＭＯＳＦＥＴＱ３・Ｑ６）が、端子電極Ｐにつながる電源線と端子電極Ｎにつながる電源線との間に縦列接続されている。
【０３２２】
Ｕ相のインバータのＳｉＣ  ＭＯＳＦＥＴＱ１には、高圧側のドライブ回路ＨＳ１が、Ｕ相のインバータのＳｉＣ  ＭＯＳＦＥＴＱ４には、低圧側のドライブ回路ＬＳ４が、それぞれ接続される。同様に、Ｖ相のインバータのＳｉＣ  ＭＯＳＦＥＴＱ２には、高圧側のドライブ回路ＨＳ２が、Ｖ相のインバータのＳｉＣ  ＭＯＳＦＥＴＱ５には、低圧側のドライブ回路ＬＳ５が、それぞれ接続される。同様に、Ｗ相のインバータのＳｉＣ  ＭＯＳＦＥＴＱ３には、高圧側のドライブ回路ＨＳ３が、Ｗ相のインバータのＳｉＣ  ＭＯＳＦＥＴＱ６には、低圧側のドライブ回路ＬＳ６が、それぞれ接続される。
【０３２３】
図６６に示す３相交流インバータ１００Ｂは、図６５に示した３相交流インバータ１００Ａの回路構成をより詳細に示すもので、ＳｉＣ  ＭＯＳＦＥＴＱ１〜Ｑ６は、ボディダイオードＢＤ１〜ＢＤ６をそれぞれ有する。また、ＳｉＣ  ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤＩ１〜ＤＩ６がそれぞれ逆並列に接続されている。
【０３２４】
なお、フリーホイールダイオードＤＩ１〜ＤＩ６に代えて、例えば、ショットキーバリアダイオードをそれぞれ逆並列に接続するようにしても良い。また、用途に応じて、フリーホイールダイオードＤＩ１〜ＤＩ６を省略しても良い。
【０３２５】
（半導体パワーモジュールの具体例）
第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈに適用可能なＰＭ１０Ｓ１であって、１ in １モジュールのＳｉＣ  ＭＯＳＦＥＴの模式的回路表現は、図４３と同様に表される。また、１ in １モジュールのＳｉＣ  ＭＯＳＦＥＴの詳細回路表現は、図４４と同様に表される。
【０３２６】
（回路構成）
第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈに適用可能なＰＭ１０Ｓ１であって、半導体デバイスＱ１・Ｑ４として、ＳｉＣ  ＭＯＳＦＥＴを適用した２ in １モジュールの回路構成は、図４５と同様に表される。
【０３２７】
ＰＭ１０Ｓ２に適用される半導体デバイスＱ２・Ｑ５、およびＰＭ１０Ｓ３に適用される半導体デバイスＱ３・Ｑ６についても同様である。
【０３２８】
以下の説明においては、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈを例に説明するが、これに限らず、他の駆動回路付ＰＭ１０１〜１０１Ｇも、もちろん適用可能である。
【０３２９】
（デバイス構造）
第１０〜第１４の実施の形態に係る駆動回路付ＰＭ１０１〜１０１Ｈに適用可能なＰＭ１０Ｓ１に適用される半導体デバイスＱ１・Ｑ４の例であって、ソースパッド電極ＳＰＤ、ゲートパッド電極ＧＰＤを含むＳｉＣ  ＭＯＳＦＥＴ  １３０Ａの模式的断面構造は、図４６と同様に表される。ＳｉＣ  ＭＯＳＦＥＴ１３０Ａの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
【０３３０】
ＰＭ１０Ｓ２に適用される半導体デバイスＱ２・Ｑ５、およびＰＭ１０Ｓ３に適用される半導体デバイスＱ３・Ｑ６についても同様である。
【０３３１】
さらに、ＰＭ１０Ｓ１に適用される半導体デバイスＱ１〜Ｑ６には、バンドギャップエネルギーが、例えば、１．１ｅＶより大きく８ｅＶ以下のワイドバンドギャップ型と称される半導体を用いることができる。
【０３３２】
同様に、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈに適用可能なＰＭ１０Ｓ１に適用される半導体デバイスＱ１・Ｑ４の例であって、エミッタパッド電極ＥＰＤ、ゲートパッド電極ＧＰＤを含むＩＧＢＴ１３０Ｂの模式的断面構造は、図４７と同様に表される。
【０３３３】
ＰＭ１０Ｓ２に適用される半導体デバイスＱ２・Ｑ５、およびＰＭ１０Ｓ３に適用される半導体デバイスＱ３・Ｑ６についても同様である。
【０３３４】
―ＳｉＣ  ＤＩＭＯＳＦＥＴ―
第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈに適用可能なＰＭ１０Ｓに適用される半導体デバイスの例であって、ＳｉＣ  ＤＩＭＯＳＦＥＴ１３０Ｃの模式的断面構造は、図４８と同様に表される。
【０３３５】
―ＳｉＣ  ＴＭＯＳＦＥＴ―
第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈに適用可能なＰＭ１０Ｓに適用される半導体デバイスの例であって、ＳｉＣ  ＴＭＯＳＦＥＴ１３０Ｄの模式的断面構造は、図４９と同様に表される。
【０３３６】
（応用例）
第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈを用いて構成される３相交流インバータ４０Ａであって、半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用し、電源端子ＰＬ・接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図５０と同様に表される。
【０３３７】
（具体例）
半導体デバイスとしてＳｉＣ  ＭＯＳＦＥＴを適用し、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈを用いて構成した３相交流インバータ４２Ａは、図５１と同様に表される。
【０３３８】
（適用例２）
図６７は、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈを産業機器、電気自動車またはハイブリッドカーのパワーコントロールユニット１６０に搭載し、電力変換動作を行う場合のブロック構成図例２を示す。
【０３３９】
パワーコントロールユニット１６０は、図６７に示すように、ＥＣＵ１６２と、上部冷却器１２Ｕを搭載したＰＭ２３０1・２３０2・２３０3とを備える。ＰＭ２３０1・２３０2・２３０3上には、ゲートドライバ（ＧＤ）１８０が配置される。結果として、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈが構成されている。ＥＣＵ１６２は、駆動回路付ＰＭ１０１Ｈに接続され、ゲートドライバ（ＧＤ）１８０を制御する。
【０３４０】
図６７に示すように、電気自動車またはハイブリッドカーのパワーコントロールユニット１６０に搭載可能な駆動回路付ＰＭ１０１Ｈは、例えば、自動車用エンジンとなるモータ（図示省略）に３相の駆動電流を供給する３相交流インバータ６０Ａとして構成される。
【０３４１】
３相交流インバータ６０Ａは、電気自動車またはハイブリッドカーのパワーコントロールユニット１６０において、モータの駆動などをコントロールするＥＣＵ１６２によって制御される。
【０３４２】
(適用例３)
図６８は、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈを産業機器、電気自動車のパワーコントロールユニット１６０に適用し、電力変換動作を行う場合のブロック構成図例３を示す。図６８には、モジュール用冷却系７４を含む冷却機構部７２の回路ブロック構成が表されている。
【０３４３】
図６８に示すように、電気自動車のパワーコントロールユニット１６０に適用可能な冷却機構部７２は、自動車用エンジンとなるモータ（図示省略）に３相の駆動電流を供給する３相交流インバータとして構成される駆動回路付ＰＭ１０１Ｈを、モジュール用冷却系７４を用いて冷却するように構成される。
【０３４４】
冷却機構部７２において、モジュール用冷却系７４は、ラジエータ（専用ラジエータ）７６とポンプ７８とを備える。ラジエータ７６は、駆動回路付ＰＭ１０１ＨのＰＭ１００Ｓで発生した熱を吸収することによって上昇した冷却水の温度をある温度まで低下させる。ポンプ７８は、ラジエータ７６によって一定の温度に保持された冷却水を、駆動回路付ＰＭ１０１Ｈの上部冷却器１２Ｕに繰り返し供給する。
【０３４５】
このような構成を備える冷却機構部７２は、電気自動車のパワーコントロールユニット１６０において、モータの駆動などをコントロールするＥＣＵ１６２によって制御されるようにしても良いし、ＥＣＵ１６２の制御によらず常に駆動回路付ＰＭ１０１ＨやＧＤ（図示省略）を冷却できるようにしても良い。
【０３４６】
なお、この冷却機構部７２を、モータとは別に、自動車用エンジンを搭載したハイブリッドカーのパワーコントロールユニット１６０に適用する場合においては、図６９に示すように、駆動回路付ＰＭ１０１Ｈをモジュール用冷却系７４により冷却する場合に限らず、エンジン冷却用に搭載されているエンジン用ラジエータ７６とポンプ７８とを有するハイブリッド用冷却系８４を用いて冷却するようにしても良い。
【０３４７】
ハイブリッド用冷却系８４によって駆動回路付ＰＭ１０１Ｈを冷却できるようにしたハイブリッドカーにおいては、モジュール用冷却系７４による冷却とハイブリッド用冷却系８４による冷却とをＥＣＵ１６２によって切換可能に構成することは勿論のこと、冷却機構部７２におけるモジュール用冷却系７４の搭載を省略することも可能である。
【０３４８】
電気自動車またはハイブリッドカーのパワーコントロールユニット１６０においては、第１４の実施の形態に係る駆動回路付ＰＭ１０１Ｈに限らず、第１０〜第１３の実施の形態に係る駆動回路付ＰＭ１０１〜ＰＭ１０１Ｇも適用可能である。
【０３４９】
以上説明したように、本実施の形態によれば、大電流化と共に、耐熱温度の向上が可能となり、小型化にとって好適なＰＭを実現できる。すなわち、ＰＭのみでなく、ＧＤをも効率よく冷却できるようになるため、電源の小型化が可能になるなど、ＧＤをより小型化できる。したがって、より高性能な産業機器、電気自動車またはハイブリッドカーを提供することができる。
【０３５０】
すなわち、第１０〜第１４の実施の形態に係る駆動回路付ＰＭ１０１〜１０１Ｈを、車載用とする場合においては、高性能化・高機能化と共に、より一層の安全性を確保しつつ、高効率のシステムの開発が可能になる。
【０３５１】
なお、本実施の形態において、モールド型ＰＭとしては、例えば、４端子構造のモールド型ＰＭなどであっても良い。
【０３５２】
また、本実施の形態に係る駆動回路付ＰＭのＰＭに適用可能なモールド型ＰＭとしては、ＳｉＣ系パワーデバイス（半導体デバイス）に限らず、ＧａＮ系やＳｉ系のパワーデバイスなどのワイドバンドギャップ型と称されるパワーデバイスも採用可能である。
【０３５３】
また、樹脂モールドされたモールド型ＰＭに限らず、ケース型のパッケージによってパッケージングされたＰＭ（半導体パッケージ装置）にも適用可能である。
【０３５４】
なお、第１〜第１４の実施の形態においては、半導体パワーデバイスを用いて、主として、１ in １モジュールタイプのパワーモジュール、２ in １（ツーインワン型）モジュール、６ in １（シックスインワン型）モジュールに適用する例を示したが、４ in １（フォーインワン型）モジュール、６ in １モジュールにスナバコンデンサなどを備えた７ in １（セブンインワン型）モジュール、８ in １（エイトインワン型）モジュール、１２ in １（トゥエルブインワン型）モジュール、または１４ in １（フォーティーンインワン型）モジュールのいずれかを構成するＰＭや駆動回路付ＰＭにも適用できる。
【０３５５】
また、第１〜第１４の実施の形態においては、半導体パワーデバイスは、Ｓｉ系ＩＧＢＴ、Ｓｉ系ＭＯＳＦＥＴ、ＳｉＣ系ＭＯＳＦＥＴ、ＳｉＣ系ＩＧＢＴ、ＳｉＣ系ＭＯＳＦＥＴとＳｉＣ系ＩＧＢＴとのハイブリッド素子、ＧａＮ系ＦＥＴのいずれか、またはこれらのうちの異なる複数を備えるものであっても良い。
【０３５６】
［その他の実施の形態］
上記のように、実施の形態について記載したが、この開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０３５７】
このように、ここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【０３５８】
本実施の形態のパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ、若しくはＡｌＮのいずれか）などの各種のＰＭ作製技術に利用することができ、ＨＥＶ（Hybrid Electric Vehicle）／ＥＶ（Electric Car）向けのインバータ、産業向けのインバータやコンバータなど、幅広い応用分野に適用可能である。
【符号の説明】
【０３５９】
１Ａ・１Ｂ・１Ｃ…ハイブリッドＩＣ
１、２４Ｍ２〜２４Ｍ５…第１信号配線（ゲート信号配線）
２…第２信号配線（ソース信号配線）
３、２２Ｍ…絶縁層
４…カレントセンス電極
５…リード部材
６Ｇ１〜６Ｇ４、６Ｓ１〜６Ｓ４…柱状電極
７Ｇ１〜７Ｇ４、３７Ｇ１〜３７Ｇ３…スルーホール
７Ｇ５〜７Ｇ７…正極電極
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ、１０Ｉ、１０Ｊ、１０Ｋ、１０Ｌ、１０Ｍ、１０Ｎ、１０Ｐ、１０Ｓ、１０Ｓ１、１０Ｓ２、１０Ｓ３、５０、１００、１００Ｓ、１９０、２３０、２３０１、２３０２、２３０３…パワーモジュール（ＰＭ）
１０１、１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅ、１０１Ｆ、１０１Ｇ、１０１Ｈ…駆動回路付ＰＭ
１２Ｄ…下部冷却器
１２Ｕ…上部冷却器
１８、１８Ｓ…回路基板
１９、２６、２７、２８、２９…柱状電極
２１Ｄ…第１絶縁基板（下部絶縁基板）
２１Ｕ…第２絶縁基板（上部絶縁基板）
２１Ｍ…第１キャンセル基板（第２キャンセル基板）
２２Ｕ、２２Ｄ…絶縁基板（基板）
２３Ｕ、２３Ｄ、２４Ｕ、２４Ｄ…導電層
２４Ｕ１…正極電極
２４Ｄ３…正極電極パターン（第１共通電極パターン）
２４Ｄ４…負極電極パターン
２４Ｄ７、２４Ｄ９、２４ＤＢ、２４ＤＣ…第１信号接続部
２４Ｄ１、２４Ｄ６、２４Ｄ８、２４ＤＡ…第２信号接続部
２４ＤＤ…第２共通電極パターン
２５、３３…モールド樹脂（樹脂）
４０Ａ、４０Ｂ、４２Ａ、４２Ｂ、６０Ａ、１００Ａ、１００Ｂ…３相交流インバータ
６０…信号源
６１、６２…配線
６４…バッテリ
７０…絶縁板
７２…冷却機構部（冷却器）
７４…モジュール用冷却系
８１、８２、８３…切り欠き部
８４…ハイブリッド用冷却系
１１６Ｄ、１１６Ｕ…取込口
１１８Ｄ、１１８Ｕ…排出口
１３０Ａ…プレーナゲート型のｎチャネル縦型ＳｉＣ  ＭＯＳＦＥＴ
１３０Ｂ…プレーナゲート型のｎチャネル縦型ＩＧＢＴ
１３０Ｃ…トレンチゲート型のｎチャネル縦型ＳｉＣ  Ｔ  ＭＯＳＦＥＴ
１３０Ｄ…ＳｉＣ  ＤＩ  ＭＯＳＦＥＴ
１６０…パワーコントロールユニット
１６２…エンジンコントロールユニット（ＥＣＵ）
１８０、１８０Ｄ、１８０Ｍ、１８０Ｕ…ゲートドライバ（ＧＤ）
１８０Ａ…１次側回路部
１８０Ｂ…２次側回路部
１８１（１８１１、１８１２、１８１３、１８１４、１８１５、１８１６）…絶縁トランス
１８２…スイッチレギュレータ
１８３…ＬＤＯ
１８４…温度モニタ回路
１８５…短絡保護回路
１８６…電圧降下検出回路
１８７、１８７１、１８７２、１８７３、１８７４、１８７５、１８７６…絶縁カプラ
１８８…ゲートドライブ回路
２００…コンデンサ
２０５…熱伝導層
Ｑ、Ｑ１〜Ｑ６…半導体デバイス
ＨＳ１・ＨＳ２・ＨＳ３…ドライブ回路（上アーム）
ＬＳ４・ＬＳ５・ＬＳ６…ドライブ回路（下アーム）
ＷＲ…水路
Ｐ…正極端子（第１電源電極端子）
Ｎ…負極端子（第２電源電極端子）
ＢＰ、ＢＮ…バスバー
Ｑ１〜Ｑ６…半導体デバイス
ＳＳ、ＳＳ１〜ＳＳ６…第２信号配線端子
ＧＳ、ＧＳ１〜ＧＳ６…第１信号配線端子
ＣＳ、ＣＳ１〜ＣＳ６…カレントセンス端子
ＳｎＣ…スナバ回路
【図１】
2018043535.tif 000003
【図２】
2018043535.tif 000004
【図３】
2018043535.tif 000005
【図４】
2018043535.tif 000006
【図５】
2018043535.tif 000007
【図６】
2018043535.tif 000008
【図７】
2018043535.tif 000009
【図８】
2018043535.tif 000010
【図９】
2018043535.tif 000011
【図１０】
2018043535.tif 000012
【図１１】
2018043535.tif 000013
【図１２】
2018043535.tif 000014
【図１３】
2018043535.tif 000015
【図１４】
2018043535.tif 000016
【図１５】
2018043535.tif 000017
【図１６】
2018043535.tif 000018
【図１７】
2018043535.tif 000019
【図１８】
2018043535.tif 000020
【図１９】
2018043535.tif 000021
【図２０】
2018043535.tif 000022
【図２１】
2018043535.tif 000023
【図２２】
2018043535.tif 000024
【図２３】
2018043535.tif 000025
【図２４】
2018043535.tif 000026
【図２５】
2018043535.tif 000027
【図２６】
2018043535.tif 000028
【図２７】
2018043535.tif 000029
【図２８】
2018043535.tif 000030
【図２９】
2018043535.tif 000031
【図３０】
2018043535.tif 000032
【図３１】
2018043535.tif 000033
【図３２】
2018043535.tif 000034
【図３３】
2018043535.tif 000035
【図３４】
2018043535.tif 000036
【図３５】
2018043535.tif 000037
【図３６】
2018043535.tif 000038
【図３７】
2018043535.tif 000039
【図３８】
2018043535.tif 000040
【図３９】
2018043535.tif 000041
【図４０】
2018043535.tif 000042
【図４１】
2018043535.tif 000043
【図４２】
2018043535.tif 000044
【図４３】
2018043535.tif 000045
【図４４】
2018043535.tif 000046
【図４５】
2018043535.tif 000047
【図４６】
2018043535.tif 000048
【図４７】
2018043535.tif 000049
【図４８】
2018043535.tif 000050
【図４９】
2018043535.tif 000051
【図５０】
2018043535.tif 000052
【図５１】
2018043535.tif 000053
【図５２】
2018043535.tif 000054
【図５３】
2018043535.tif 000055
【図５４】
2018043535.tif 000056
【図５５】
2018043535.tif 000057
【図５６】
2018043535.tif 000058
【図５７】
2018043535.tif 000059
【図５８】
2018043535.tif 000060
【図５９】
2018043535.tif 000061
【図６０】
2018043535.tif 000062
【図６１】
2018043535.tif 000063
【図６２】
2018043535.tif 000064
【図６３】
2018043535.tif 000065
【図６４】
2018043535.tif 000066
【図６５】
2018043535.tif 000067
【図６６】
2018043535.tif 000068
【図６７】
2018043535.tif 000069
【図６８】
2018043535.tif 000070
【図６９】
2018043535.tif 000071
【国際調査報告】
2018043535.tif 000072
2018043535.tif 000073
2018043535.tif 000074
2018043535.tif 000075