(57)【要約】本開示の表示装置は、複数のゲート電極を有し、複数のゲート電極のうちの１つのゲート電極に印加される映像信号に応じて発光部を駆動する駆動トランジスタを含む画素が配置されて成る画素アレイ部、及び、駆動トランジスタの他のゲート電極のゲート電圧を制御する制御部、を備える。また、本開示の電子機器は、上記の構成の表示装置を有する。
2017221584.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート電極を有し、複数のゲート電極のうちの１つのゲート電極に印加される映像信号に応じて発光部を駆動する駆動トランジスタを含む画素が配置されて成る画素アレイ部、及び、
駆動トランジスタの他のゲート電極のゲート電圧を制御する制御部、
を備える表示装置。
【請求項２】
制御部は、他のゲート電極のゲート電圧を制御することによって駆動トランジスタの閾値電圧を補正する、
請求項１に記載の表示装置。
【請求項３】
制御部は、他のゲート電極に所定の直流電圧を制御電圧として印加する、
請求項１に記載の表示装置。
【請求項４】
他のゲート電極がバックゲートである、
請求項１に記載の表示装置。
【請求項５】
他のゲート電極がデュアルゲート構造の一方のゲート電極である、
請求項１に記載の表示装置。
【請求項６】
制御部は、他のゲート電極のゲート電圧の制御を、画素アレイ部の画素行単位で行う、
請求項１に記載の表示装置。
【請求項７】
複数のゲート電極を有する駆動トランジスタを含む画素は、画素アレイ部の画素行の偶数段、奇数段、又は、全段に配置されており、
制御部は、他のゲート電極のゲート電圧の制御を、画素行の偶数段のみ、奇数段のみ、又は、全段について行う、
請求項６に記載の表示装置。
【請求項８】
画素は、駆動トランジスタの映像信号が印加されるゲート電極の初期化電圧を基準とし、当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて駆動トランジスタのソース電圧を変化させる閾値電圧補正機能を有する、
請求項１に記載の表示装置。
【請求項９】
発光部は、有機エレクトロルミネッセンス素子から成る、
請求項１に記載の表示装置。
【請求項１０】
複数のゲート電極を有し、複数のゲート電極のうちの１つのゲート電極に印加される映像信号に応じて発光部を駆動する駆動トランジスタを含む画素が配置されて成る画素アレイ部、及び、
駆動トランジスタの他のゲート電極のゲート電圧を制御する制御部、
を備える表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関し、特に、発光部を含む画素が行列状（マトリクス状）に配置されて成る平面型の表示装置及び当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
平面型(フラットパネル型)の表示装置の一つとして、例えば、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ素子を発光部（発光素子）として用いる有機ＥＬ表示装置がある。【０００３】
この有機ＥＬ表示装置に代表される平面型の表示装置において、発光部を駆動する駆動トランジスタの特性（閾値電圧や移動度等）が画素毎に異なると、駆動トランジスタに流れる電流値に画素間でばらつきが生じる。その結果、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、発光部の発光輝度に画素間でばらつきが生じるため、画面のユニフォーミティ（一様性）が損なわれる。【０００４】
そのため、有機ＥＬ表示装置に代表される平面型の表示装置の各画素は、発光部を駆動する駆動トランジスタの特性のばらつき、例えば閾値電圧Ｖthのばらつきを画素単位で補正する閾値電圧補正機能が備えられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２８７１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した駆動トランジスタの特性のばらつきを補正する補正機能では、画素単位で補正が行われる。このような従来技術に係る補正機能では、例えば画面内の部分的なユニフォーミティの悪化に対しては、十分な改善効果を得ることができない。【０００７】
本開示は、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化を改善できる表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本開示の表示装置は、
複数のゲート電極を有し、複数のゲート電極のうちの１つのゲート電極に印加される映像信号に応じて発光部を駆動する駆動トランジスタを含む画素が配置されて成る画素アレイ部、及び、
駆動トランジスタの他のゲート電極のゲート電圧を制御する制御部、
を備えることを特徴とする。また、上記の目的を達成するための本開示の電子機器は、上記の構成の表示装置を有することを特徴とする。【０００９】
上記の構成の表示装置あるいは電子機器において、駆動トランジスタの他のゲート電極のゲート電圧を制御することにより、駆動トランジスタの閾値電圧を補正することができる。これにより、駆動トランジスタの閾値電圧について、画面内の部分的な補正を実現できる。
【発明の効果】
【００１０】
本開示によれば、駆動トランジスタの閾値電圧について、画面内の部分的な補正を実現できるため、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化を改善できる。【００１１】
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１２】
【図１】図１は、本開示の技術が適用されるアクティブマトリクス型表示装置の具体的な構成の概略を示すシステム構成図である。
【図２】図２は、本開示の技術が適用されるアクティブマトリクス型表示装置における画素の回路例を示す回路図である。
【図３】図３Ａは、斜めイオン注入による画素行の奇数段／偶数段への影響についての説明図であり、図３Ｂは、画素行の奇数段／偶数段間での輝度差によって生じる横スジなど、画面内の部分的なユニフォーミティの悪化についての説明図である。
【図４】図４Ａは、ニューロンＭＯＳ構造のトランジスタを示す等価回路図であり、図４Ｂは、駆動トランジスタとしてニューロンＭＯＳ構造のトランジスタを用いた画素の回路図である。
【図５】図５は、実施例１に係る有機ＥＬ表示装置の要部の回路構成を示す回路図である。
【図６】図６は、実施例２に係る有機ＥＬ表示装置の要部の回路構成を示す回路図である。
【図７】図７は、実施例３に係る有機ＥＬ表示装置の要部の回路構成を示す回路図である。
【図８】図８は、実施例４に係る有機ＥＬ表示装置の要部の回路構成を示す回路図である。
【図９】図９は、実施例５が適用されるアクティブマトリクス型表示装置における画素の回路例を示す回路図である。
【図１０】図１０は、デュアルゲート型ＴＦＴの断面構造の一例を示す断面図である。
【図１１】図１１は、実施例５に係る有機ＥＬ表示装置の要部の回路構成を示す回路図である。
【図１２】図１２は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１２Ａにその正面図を示し、図１２Ｂにその背面図を示す。
【図１３】図１３は、ヘッドマウントディスプレイの外観図である。
【発明を実施するための形態】
【００１３】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置及び電子機器、全般に関する説明
２．本開示の技術が適用される表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．画面内の部分的なユニフォーミティの悪化
３．本開示の実施形態
３−１．ニューロンＭＯＳ構造のトランジスタ
３−１−１．素子構造
３−１−２．動作原理
３−２．実施例１（横スジ対策の例：ニューロンＭＯＳを用いる例）
３−３．実施例２（実施例１の変形例）
３−４．実施例３（実施例１／実施例２の変形例）
３−５．実施例４（実施例１の変形例：バックゲートを制御する例）
３−６．実施例５（実施例１の変形例：デュアルゲートの一方を制御する例）
４．変形例
５．電子機器
５−１．具体例１（デジタルスチルカメラの例）
５−２．具体例２（ヘッドマウントディスプレイの例）
６．本開示の構成
【００１４】
＜本開示の表示装置及び電子機器、全般に関する説明＞
本開示の表示装置及び電子機器にあっては、制御部について、他のゲート電極のゲート電圧を制御することによって駆動トランジスタの閾値電圧を補正する構成とすることができる。また、制御部について、他のゲート電極に所定の直流電圧を制御電圧として印加する構成とすることができる。他のゲート電極については、バックゲートである構成、あるいは、デュアルゲート構造の一方のゲート電極である構成とすることができる。
【００１５】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、制御部について、他のゲート電極のゲート電圧の制御を、画素アレイ部の画素行単位で行う構成とすることができる。また、複数のゲート電極を有する駆動トランジスタを含む画素について、画素アレイ部の画素行の偶数段、奇数段、又は、全段に配置され、制御部について、他のゲート電極のゲート電圧の制御を、画素行の偶数段のみ、奇数段のみ、又は、全段について行う構成とすることができる。
【００１６】
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素について、駆動トランジスタの映像信号が印加されるゲート電極の初期化電圧を基準とし、当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて駆動トランジスタのソース電圧を変化させる閾値電圧補正機能を有する構成とすることができる。また、発光部について、有機エレクトロルミネッセンス素子から成る構成とすることができる。
【００１７】
＜本開示の技術が適用される表示装置＞
［システム構成］
先ず、本開示の技術が適用される表示装置、より具体的にはアクティブマトリクス型表示装置について説明する。図１は、本開示の技術が適用されるアクティブマトリクス型表示装置の具体的な構成の概略を示すシステム構成図である。
【００１８】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＭＯＳトランジスタやＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を例示することができる。
【００１９】
ここでは、画素回路の発光部（発光素子）として、有機ＥＬ素子を用いるアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。有機ＥＬ素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（自発光素子）である。
【００２０】
図１に示すように、本開示の技術が適用される有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、例えば、画素アレイ部３０と同じ表示パネル８０上に搭載された書込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び、信号出力部７０等から成り、画素アレイ部３０の各画素２０を駆動する。尚、書込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び、信号出力部７０のいくつか、あるいは全部を表示パネル８０外に設ける構成とすることもできる。
【００２１】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００２２】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２３】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１（３１1〜３１m）、第１駆動線３２（３２1〜３２m）、及び、第２駆動線３３（３３1〜３３m）が画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３４（３４1〜３４n）が画素列毎に配線されている。
【００２４】
走査線３１1〜３１mは、書込み走査部４０の対応する行の出力端にそれぞれ接続されている。第１駆動線３２1〜３２mは、第１駆動走査部５０の対応する行の出力端にそれぞれ接続されている。第２駆動線３３1〜３３mは、第２駆動走査部６０の対応する行の出力端にそれぞれ接続されている。信号線３４1〜３４nは、信号出力部７０の対応する列の出力端にそれぞれ接続されている。
【００２５】
書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することにより、画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査を行う。
【００２６】
第１駆動走査部５０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この第１駆動走査部５０は、書込み走査部４０による線順次走査に同期して、第１駆動線３２（３２1〜３２m）に対して第１制御信号ＤＳ（ＤＳ1〜ＤＳm）を供給することにより、画素２０の発光／非発光（消光）の制御を行う。
【００２７】
第２駆動走査部６０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この第２駆動走査部６０は、書込み走査部４０による線順次走査に同期して、第２駆動線３３（３３1〜３３m）に対して第２制御信号ＡＺ（ＡＺ1〜ＡＺm）を供給することにより、非発光期間において画素２０を発光しないようにする制御を行う。
【００２８】
信号出力部７０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合がある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）、あるいは、その近傍の電圧であり、後述する閾値電圧補正動作において初期化電圧として用いられる。
【００２９】
信号出力部７０から択一的に出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３４（３４1〜３４n）を介して画素アレイ部３０の各画素２０に対して、書込み走査部４０による線順次走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部７０は、信号電圧Ｖsigを画素行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３０】
［画素回路］
図２は、本開示の技術が適用されるアクティブマトリクス型表示装置における画素（画素回路）２０の回路例を示す回路図である。画素２０の発光部は、自発光素子である有機ＥＬ素子（有機エレクトロルミネッセンス素子）２１から成る。
【００３１】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線であるカソード配線３５にカソード電極が接続されている。
【００３２】
有機ＥＬ素子２１の駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４、スイッチングトランジスタ２５、保持容量２６、及び、補助容量２７を有する構成となっている。ここで、画素２０を構成する素子、即ち、有機ＥＬ素子２１、駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４、スイッチングトランジスタ２５、保持容量２６、及び、補助容量２７を、一例として、シリコン単結晶基板のような半導体基板上に形成することとする。
【００３３】
駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５は、Ｐチャネル型のトランジスタから成り、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲートの４端子の構造となっている。そして、各トランジスタ２２〜２５のバックゲートには電源電圧Ｖccが印加されている。
【００３４】
上記の構成の画素２０において、書込みトランジスタ２３は、信号出力部７０から信号線３４を通して供給される信号電圧Ｖsigをサンプリングすることによって駆動トランジスタ２２のゲート電極に書き込む。発光制御トランジスタ２４は、電源電圧Ｖccの電源線と駆動トランジスタ２２のソース電極との間に接続され、第１制御信号ＤＳによる駆動の下に、有機ＥＬ素子２１の発光／非発光を制御する。スイッチングトランジスタ２５は、駆動トランジスタ２２のドレイン電極と電流排出先ノード（例えば、カソード配線３５）との間に接続され、第２制御信号ＡＺによる駆動の下に、有機ＥＬ素子２１の非発光期間に有機ＥＬ素子２１が発光しないように制御する。
【００３５】
保持容量２６は、駆動トランジスタ２２のゲート電極とソース電極との間に接続されており、書込みトランジスタ２３によって書き込まれた信号電圧Ｖsigを保持する。駆動トランジスタ２２は、保持容量２６の保持電圧に応じた駆動電流を有機ＥＬ素子２１に流すことによって有機ＥＬ素子２１を駆動する。補助容量２７は、駆動トランジスタ２２のソース電極と、固定電位のノード（例えば、電源電圧Ｖccの電源線）との間に接続されている。
【００３６】
［基本的な回路動作］
ここで、上記の構成のアクティブマトリクス型有機ＥＬ表示装置１０における画素２０の基本的な回路動作について説明する。
【００３７】
尚、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５がＰチャネル型のトランジスタであるため、書込み走査信号ＷＳ、第１制御信号ＤＳ、及び、第２制御信号ＡＺの低レベルの状態がアクティブ状態となり、高レベルの状態が非アクティブ状態となる。そして、書込みトランジスタ２３、発光制御トランジスタ２４、及び、スイッチングトランジスタ２５は、書込み走査信号ＷＳ、第１制御信号ＤＳ、及び、第２制御信号ＡＺのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。
【００３８】
先ず、信号出力部７０から信号線３４に対して、基準電圧Ｖofsが出力されている状態にあるときに、書込み走査信号ＷＳがアクティブ状態となり、書込みトランジスタ２３が導通状態になることで、基準電圧Ｖofsがゲート電極に書き込まれる。これにより、駆動トランジスタ２２のゲート電圧Ｖgが基準電圧Ｖofsになる。
【００３９】
また、基準電圧Ｖofsを書き込むタイミングでは、第１制御信号ＤＳが低レベルの状態にあり、発光制御トランジスタ２４が導通状態にある。従って、駆動トランジスタ２２のソース電圧Ｖsは電源電圧Ｖccになっている。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは、Ｖgs＝Ｖofs−Ｖccとなる。
【００４０】
ここで、後述する閾値電圧補正動作（閾値電圧補正処理）を行うには、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsを、当該駆動トランジスタ２２の閾値電圧Ｖthよりも大きくしておく必要がある。そのため、｜Ｖgs｜＝｜Ｖofs−Ｖcc｜＞｜Ｖth｜となるように各電圧値が設定されることになる。
【００４１】
このように、駆動トランジスタ２２のゲート電圧Ｖgを基準電圧Ｖofsに設定し、かつ、駆動トランジスタ２２のソース電圧Ｖsを電源電圧Ｖccに設定する初期化動作が、次の閾値電圧補正動作を行う前の準備（閾値電圧補正準備）の動作である。従って、基準電圧Ｖofs及び電源電圧Ｖccが、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsの各初期化電圧ということになる。
【００４２】
次に、第１制御信号ＤＳが非アクティブ状態となり、発光制御トランジスタ２４が非導通状態になると、駆動トランジスタ２２のソース電極がフローティング状態となり、駆動トランジスタ２２のゲート電圧Ｖgが基準電圧Ｖofsに保たれた状態で閾値電圧補正動作が開始される。すなわち、駆動トランジスタ２２のゲート電圧Ｖg（＝Ｖofs）から閾値電圧Ｖthを減じた電圧（Ｖg−Ｖth）に向けて、駆動トランジスタ２２のソース電圧Ｖsが下降（低下）を開始する。
【００４３】
このように、駆動トランジスタ２２のゲート電極の初期化電圧Ｖofsを基準とし、当該初期化電圧Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電圧（Ｖofs−Ｖth）に向けて駆動トランジスタ２２のソース電圧Ｖsを変化させる動作が閾値電圧補正動作となる。この閾値電圧補正動作が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが、駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２６に保持される。
【００４４】
そして、書込み走査信号ＷＳが非アクティブ状態となり、書込みトランジスタ２３が非導通状態になることで閾値補正期間が終了する。その後、信号出力部７０から信号線３４に映像信号の信号電圧Ｖsigが出力され、信号線３４の電位が基準電圧Ｖofsから信号電圧Ｖsigに切り替わる。
【００４５】
次に、書込み走査信号ＷＳがアクティブ状態となることで、書込みトランジスタ２３が導通状態になり、信号電圧Ｖsigをサンプリングして画素２０内に書き込む。この書込みトランジスタ２３による信号電圧Ｖsigの書込み動作により、駆動トランジスタ２２のゲート電圧Ｖgが信号電圧Ｖsigになる。
【００４６】
この映像信号の信号電圧Ｖsigの書込みの際に、駆動トランジスタ２２のソース電極と電源電圧Ｖccの電源線との間に接続されている補助容量２７は、駆動トランジスタ２２のソース電圧Ｖsが変動するのを抑える作用を為す。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２６に保持された閾値電圧Ｖthに相当する電圧と相殺される。
【００４７】
このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが、信号電圧Ｖsigに応じて開く（大きくなる）が、駆動トランジスタ２２のソース電圧Ｖsは依然としてフローティング状態にある。そのため、保持容量２６の充電電荷は、駆動トランジスタ２２の特性に応じて放電される。そして、このとき駆動トランジスタ２２に流れる電流によって有機ＥＬ素子２１の等価容量の充電が開始される。
【００４８】
有機ＥＬ素子２１の等価容量が充電されることにより、駆動トランジスタ２２のソース電圧Ｖsが時間が経過するにつれて徐々に下降していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度μ（以下、単に「移動度μ」と記述する）に依存したものとなる。
【００４９】
ここで、駆動トランジスタ２２のソース電圧Ｖsの下降分は、保持容量２６の充電電荷を放電するように作用する。換言すれば、駆動トランジスタ２２のソース電圧Ｖsの下降分（変化量）は、保持容量２６に対して負帰還がかけられたことになる。従って、駆動トランジスタ２２のソース電圧Ｖsの下降分は負帰還の帰還量となる。
【００５０】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量で保持容量２６に対して負帰還をかけることにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す動作（打ち消す処理）が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正動作（移動度補正処理）である。
【００５１】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が大きい程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量の絶対値も大きくなる。従って、映像信号の信号振幅Ｖin、即ち、発光輝度レベルに応じた移動度補正処理が行われる。また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量の絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。
【００５２】
そして、書込み走査信号ＷＳが非アクティブ状態となり、書込みトランジスタ２３が非導通状態になることで、信号電圧の書込み及び移動度補正の動作（処理）が終了する。その後、第１制御信号ＤＳが非アクティブ状態となり、発光制御トランジスタ２４が導通状態になることで、電源電圧Ｖccの電源線から発光制御トランジスタ２４を通して駆動トランジスタ２２に電流が供給される。
【００５３】
このとき、書込みトランジスタ２３が非導通状態にあることで、駆動トランジスタ２２のゲート電極は信号線３４から電気的に切り離されてフローティング状態にある。ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２６が接続されていることにより、駆動トランジスタ２２のソース電圧Ｖsの変動に連動してゲート電圧Ｖgも変動する。
【００５４】
すなわち、駆動トランジスタ２２のソース電圧Ｖs及びゲート電圧Ｖgは、保持容量２６に保持されているゲート−ソース間電圧Ｖgsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電圧Ｖsは、トランジスタの飽和電流に応じた有機ＥＬ素子２１の発光電圧Ｖoledまで上昇する。
【００５５】
このように、駆動トランジスタ２２のゲート電圧Ｖgがソース電圧Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２６に保持されたゲート−ソース間電圧Ｖgs、即ち、保持容量２６の両端間電圧を保持したまま、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsが変動する動作である。
【００５６】
そして、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電圧Ｖanoが上昇する。やがて、有機ＥＬ素子２１のアノード電圧Ｖanoが有機ＥＬ素子２１の閾値電圧Ｖthelを超えると、有機ＥＬ素子２１に駆動電流が流れ始めるため、有機ＥＬ素子２１が発光を開始する。
【００５７】
一方、第２駆動走査部６０は、有機ＥＬ素子２１の非発光期間において、第２制御信号ＡＺをアクティブ状態とし、スイッチングトランジスタ２５を導通状態とする。スイッチングトランジスタ２５が導通状態になることで、当該スイッチングトランジスタ２５を介して、駆動トランジスタ２２のドレイン電極（有機ＥＬ素子２１のアノード電極）と電流排出先ノードであるカソード配線３５との間が電気的に短絡される。
【００５８】
ここで、スイッチングトランジスタ２５のオン抵抗は、有機ＥＬ素子２１に比べて非常に小さい。従って、有機ＥＬ素子２１の非発光期間において、駆動トランジスタ２２に流れる電流をカソード配線３５に強制的に流し込み、有機ＥＬ素子２１には流れ込まないようにすることができる。因みに、閾値電圧補正及び信号書込みが行われる１水平期間では第２制御信号ＡＺがアクティブ状態となるが、以降の発光期間中では第２制御信号ＡＺが非アクティブ状態となる。
【００５９】
上述した、自発光素子である有機ＥＬ素子２１を画素２０の発光部として用いた有機ＥＬ表示装置１０は、次のような特長を持っている。すなわち、有機ＥＬ表示装置１０は、同じ平面型の表示装置である液晶表示装置と比較して、その画質(コントラスト等)の良さや薄型化へのアドバンテージ、透明ディスプレイやフレキシブルディスプレイへの応用展開など、次世代ディスプレイとして多くの期待を集めている。また、シリコン単結晶基板のような半導体基板上に有機ＥＬを構成することで、超小型表示装置として、デジタルスチルカメラの電子ビューファインダやヘッドマウントディスプレイへの応用も始まっている。
【００６０】
ところで、有機ＥＬ表示装置１０は、液晶表示装置と比較して、画素２０の構成素子数が多い。例えば、図２に示した画素２０の場合、４個のトランジスタ（２２〜２５）及び２個の容量素子（２６，２７）を構成素子として有している。画素２０の構成素子数が多いと、高精細化に不利である。このような観点から、特に、半導体基板上に形成する有機ＥＬ表示装置では、画素配列の隣り合う画素行間で、即ち、画素行の奇数段と偶数段との間で、画素２０を駆動するための配線等を共通化する工夫が行われている。これにより、表示領域（画素アレイ部３０）のスペースを圧縮し、高精細化を実現している。
【００６１】
［画面内の部分的なユニフォーミティの悪化］
上述したように、画素行の奇数段と偶数段との間で配線等を共通化する場合、奇数段及び偶数段の画素構造を、奇数段と偶数段との境界線に関して対称なミラー反転構造とすることになる。このように、奇数段の画素構造と偶数段の画素構造とをミラー反転構造とすると、次のような現象ａ），ｂ）が発生する。
【００６２】
ａ）製造工程では、一般的に、図３Ａに示す斜めイオン注入が用いられる。この製造工程におけるイオン注入の偏りにより、奇数段／偶数段間で駆動トランジスタ２２の特性（閾値電圧や移動度等）に差異が発生する（奇数段／偶数段間での駆動トランジスタ２２の特性差異）。
ｂ）例えばマスクずれ等による奇数段の画素構造と偶数段の画素構造との形状差により、奇数段と偶数段とでカップリング電位が異なる（画素構造の形状依存でのカップリング差分）。
【００６３】
先述したように、一般的な有機ＥＬ表示装置１０では、画素２０は、閾値電圧Ｖthや移動度μ等のトランジスタ特性について、画素単位で行われる補正機能を有しており、この補正機能により、縦スジなどのユニフォーミティの改善を行っている。しかしながら、画素単位で行われる補正機能だけでは、上述した奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分の影響に対するユニフォーミティの改善が不十分である。その結果、図３Ｂに示すように、奇数段／偶数段間の輝度差によって生じる横スジなど、画面内の部分的なユニフォーミティの悪化を招くという問題点がある。
【００６４】
＜本開示の実施形態＞
本開示の実施形態では、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化に対応できるようにするために、画素２０の駆動トランジスタ２２として、複数のゲート電極を有するトランジスタを用いる。そして、駆動トランジスタ２２の複数のゲート電極のうちの１つのゲート電極に映像信号を印加して有機ＥＬ素子２１を駆動する一方、駆動トランジスタの他のゲート電極のゲート電圧を制御することによって駆動トランジスタ２２の閾値電圧Ｖthを補正するようにする。
【００６５】
複数のゲート電極を有するトランジスタとしては、例えば、ニューロンＭＯＳ構造のトランジスタや、ＭＯＳトランジスタのバックゲート部やＴＦＴ（薄膜トランジスタ）におけるデュアルゲート構造を例示することができる。
【００６６】
［ニューロンＭＯＳ構造のトランジスタ］
ここで、ニューロンＭＯＳ構造のトランジスタについて説明する。ニューロンＭＯＳ構造のトランジスタの等価回路を図４Ａに示す。図４Ａにおいて、左側がＰチャネル型ニューロンＭＯＳであり、右側がＮチャネル型ニューロンＭＯＳである。また、駆動トランジスタ２２として、Ｐチャネル型ニューロンＭＯＳ構造のトランジスタを用いた画素回路を図４Ｂに示す。
【００６７】
（素子構造）
図４Ａに示すように、ニューロンＭＯＳ構造のトランジスタは、ゲート電極が電気的にフローティング状態となっており、更にチャネルと反対側に複数のゲート電極（本例では、２つのゲート電極Ｇ1，Ｇ2）を有し、これらのゲート電極Ｇ1，Ｇ2がフローティングゲートＧFと容量結合された構造となっている。
【００６８】
そして、ニューロンＭＯＳ構造のトランジスタを駆動トランジスタ２２として用いる場合には、図４Ｂに示すように、一方のゲート電極Ｇ1のゲート電圧Ｖ1として映像信号の信号電圧Ｖsigを印加し、他方のゲート電極Ｇ2のゲート電圧Ｖ2として制御電圧Ｖcontを印加することとする。
【００６９】
（動作原理）
一般的に、ニューロンＭＯＳ構造のトランジスタのフローティングゲートＧFの電圧（フローティングゲート電圧）ΦFは、次式（１）のように、フローティングゲートＧFと容量結合している複数のゲート電極Ｇ1，Ｇ2，…，Ｇnのゲート電圧Ｖ1，Ｖ2，…，Ｖnの重み付け線形和で与えられる。
【００７０】
すなわち、フローティングゲートＧFとゲート電極Ｇ1，Ｇ2，…，Ｇnとの間の容量をＣ1，Ｃ2，…，Ｃnとすると、フローティングゲート電圧ΦFは、
2017221584.tif 000003
で与えられる。ここで、Ｃtotalは、フローティングゲートＧFとゲート電極Ｇ1，Ｇ2，…，Ｇnとの間の容量の総和である。
【００７１】
図４Ａに示すような、２端子（ゲート電極）の入力ゲートを想定した場合、式（１）は次式（２）のように表現される。
2017221584.tif 000004
【００７２】
このフローティングゲート電圧ΦFがトランジスタの閾値電圧Ｖthを超えたとき、ニューロンＭＯＳ構造のトランジスタは導通状態となる。よって、式（２）を次式（３）のように表現することができる。
2017221584.tif 000005
【００７３】
この式（３）をゲート電圧Ｖ1について解くと、
2017221584.tif 000006
となる。尚、式（３）、式（４）は、ニューロンＭＯＳ構造のトランジスタがＮチャネルの場合である。
【００７４】
更に、ゲート電圧Ｖ1のゲート電極Ｇ1から見たトランジスタの閾値電圧をＶth1とすると、
2017221584.tif 000007
が導かれる。
【００７５】
これにより、ゲート電極Ｇ2にゲート電圧Ｖ2として任意の電圧を与えることができれば、ゲート電圧Ｖ1のゲート電極Ｇ1から見たトランジスタの閾値電圧Ｖth1を自在に制御することが可能であることがわかる。
【００７６】
以下に、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化に対応できるようにするために、画面内の部分的な補正を実現する具体的な実施例について説明する。
【００７７】
［実施例１］
実施例１は、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因する、奇数段／偶数段間の輝度差によって発生する横スジ対策の例である。実施例１に係る有機ＥＬ表示装置の要部の回路構成の回路図を図５に示す。図５では、図面の簡略化のために、画素アレイ部３０について、２行３列の画素配列の各画素２０を図示している。後述する各実施例においても同様である。
【００７８】
実施例１では、画素アレイ部３０の画素配列において、奇数段の画素２０の駆動トランジスタ２２は、例えば２つのゲート電極を有するニューロンＭＯＳ構造のトランジスタから成る。偶数段の画素２０の駆動トランジスタ２２は、通常のＰチャネル型のトランジスタから成る。
【００７９】
そして、奇数段の画素２０において、ニューロンＭＯＳから成る駆動トランジスタ２２の一方のゲート電極には、そのゲート電圧Ｖ1として映像信号の信号電圧Ｖsigが印加される。また、駆動トランジスタ２２の他方のゲート電極には、そのゲート電圧Ｖ2として、制御部９０から制御線３６を通して所定の直流電圧である制御電圧Ｖcontが印加される。制御線３６は、制御部９０と各奇数段の画素２０との間に共通に配線されている。
【００８０】
制御部９０は、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因して、奇数段／偶数段間で発生する輝度差をなくすような電圧値の直流電圧を制御電圧Ｖcontとして、奇数段の画素２０の駆動トランジスタ２２の他方のゲート電極に与える。制御電圧Ｖcontの電圧値は、有機ＥＬ表示装置１０毎に、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分を考慮して、奇数段／偶数段間での輝度差が小さくなるような値、好ましくは輝度差がゼロになるような値に設定される。
【００８１】
上述したように、奇数段の画素２０の駆動トランジスタ２２としてニューロンＭＯＳを用い、その他方のゲート電極のゲート電圧Ｖ2を制御電圧Ｖcontで制御することで、式（５）から明らかなように、駆動トランジスタ２２の閾値電圧Ｖthを制御できる。これにより、画面内を領域毎（本例では、奇数段毎）に輝度調整を行うことができるため、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因する、奇数段／偶数段間の輝度差によって生じる横スジの発生を防止できる。結果として、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化を改善できる。
【００８２】
従って、奇数段と偶数段との間で画素２０を駆動するための配線等を共通化し、奇数段の画素構造と偶数段の画素構造とをミラー反転構造とする構成を採ったとして、横スジ等のユニフォーミティの悪化を招かない。その結果、奇数段と偶数段との間で画素２０を駆動するための配線等を共通化によって表示領域のスペースを圧縮することができるため、高精細化に寄与できる。
【００８３】
［実施例２］
実施例２は、実施例１の変形例である。実施例２に係る有機ＥＬ表示装置の要部の回路構成の回路図を図６に示す。実施例１では、奇数段について一括して輝度調整を行う構成を採っている。これに対して、実施例２は、偶数段について一括して輝度調整を行う構成を採る。
【００８４】
実施例２では、画素アレイ部３０の画素配列において、偶数段の画素２０の駆動トランジスタ２２は、例えば２つのゲート電極を有するニューロンＭＯＳ構造のトランジスタから成る。奇数段の画素２０の駆動トランジスタ２２は、シングルゲート構造のＰチャネル型のトランジスタから成る。
【００８５】
偶数段の画素２０において、ニューロンＭＯＳから成る駆動トランジスタ２２の一方のゲート電極には、そのゲート電圧Ｖ1として映像信号の信号電圧Ｖsigが印加される。また、駆動トランジスタ２２の他方のゲート電極には、そのゲート電圧Ｖ2として、制御部９０から制御線３６を通して所定の直流電圧である制御電圧Ｖcontが印加される。制御線３６は、制御部９０と各偶数段の画素２０との間に共通に配線されている。
【００８６】
制御部９０は、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因して、奇数段／偶数段間で発生する輝度差をなくすような電圧値の直流電圧を制御電圧Ｖcontとして、偶数段の画素２０の駆動トランジスタ２２の他方のゲート電極に与える。制御電圧Ｖcontの電圧値は、実施例１と同様に、奇数段／偶数段間での輝度差が小さくなるような値、好ましくは輝度差がゼロになるような値に設定される。
【００８７】
上記の構成の実施例２によれば、実施例１と同様の作用、効果を得ることができる。すなわち、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因する、奇数段／偶数段間の輝度差によって生じる横スジの発生を防止でき、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化を改善できる。
【００８８】
［実施例３］
実施例３は、実施例１／実施例２の変形例である。実施例３に係る有機ＥＬ表示装置の要部の回路構成の回路図を図７に示す。実施例１では、奇数段について一括して輝度調整を行う構成を採り、実施例２は、偶数段について一括して輝度調整を行う構成を採っている。これに対して、実施例３は、奇数段／偶数段の両方について一括して輝度調整を行う構成を採る。
【００８９】
実施例３では、画素アレイ部３０の画素配列において、全画素の画素２０の駆動トランジスタ２２として、例えば２つのゲート電極を有するニューロンＭＯＳ構造のトランジスタを用いている。駆動トランジスタ２２がニューロンＭＯＳから成る画素配列において、奇数段の駆動トランジスタ２２の他方の電極には、そのゲート電圧Ｖ2として、制御部９１から制御線３６を通して制御電圧Ｖcont1が印加される。また、偶数段の駆動トランジスタ２２の他方の電極には、そのゲート電圧Ｖ2として、制御部９２から制御線３７を通して制御電圧Ｖcont2が印加される。
【００９０】
制御電圧Ｖcont1及び制御電圧Ｖcont2の各電圧値は、有機ＥＬ表示装置１０毎に、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分を考慮して、奇数段／偶数段間での輝度差が小さくなるような値、好ましくは輝度差がゼロになるような値に設定される。
【００９１】
上記の構成の実施例３においても、実施例１／実施例２と同様の作用、効果を得ることができる。すなわち、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因する、奇数段／偶数段間の輝度差によって生じる横スジの発生を防止でき、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化を改善できる。また、実施例３によれば、奇数段／偶数段それぞれで、駆動トランジスタ２２の閾値電圧Ｖthの調整が可能であるため、奇数段／偶数段それぞれの輝度の調整幅を広げることができる。
【００９２】
［実施例４］
実施例４は、実施例１の変形例である。実施例４に係る有機ＥＬ表示装置の要部の回路構成の回路図を図８に示す。実施例１は、駆動トランジスタ２２としてニューロンＭＯＳ構造のトランジスタを用い、一方のゲート電極に映像信号の信号電圧Ｖsigを印加し、他方のゲート電極のゲート電圧Ｖ2を制御する例である。
【００９３】
これに対して、実施例４は、バックゲートを有する構造のトランジスタから成る駆動トランジスタ２２において、そのバックゲートの電圧を制御する例である。具体的には、奇数段の画素２０において、バックゲートを有する構造の駆動トランジスタ２２のバックゲートには、そのバックゲート電圧として、制御部９０から制御線３６を通して所定の直流電圧である制御電圧Ｖcontが印加される。制御線３６は、制御部９０と各奇数段の画素２０との間に共通に配線されている。
【００９４】
制御部９０は、実施例１の場合と同様に、奇数段／偶数段間で発生する輝度差をなくすような電圧値の直流電圧を制御電圧Ｖcontとして、奇数段の画素２０の駆動トランジスタ２２のバックゲートに与える。制御電圧Ｖcontの電圧値は、有機ＥＬ表示装置１０毎に、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分を考慮して、奇数段／偶数段間での輝度差が小さくなるような値、好ましくは輝度差がゼロになるような値に設定される。
【００９５】
上記の構成の実施例４においても、実施例１と同様の作用、効果を得ることができる。すなわち、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因する、奇数段／偶数段間の輝度差によって生じる横スジの発生を防止でき、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化を改善できる。
【００９６】
この奇数段について一括して輝度調整を行う構成の実施例４については、その変形例として、実施例２と同様に、偶数段について一括して輝度調整を行う構成を採ることもできるし、実施例３と同様に、奇数段／偶数段の両方について一括して輝度調整を行う構成をを採ることもできる。
【００９７】
［実施例５］
実施例５は、実施例１の変形例である。実施例５が適用されるアクティブマトリクス型表示装置における画素の回路例を図９に示す。ここでも、画素回路の発光部（発光素子）として、有機ＥＬ素子を用いるアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。
【００９８】
図９に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１の駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２６を有する構成となっている。
【００９９】
駆動トランジスタ２２及び書込みトランジスタ２３としては、Ｎチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。ここで有機ＥＬ素子２１、駆動トランジスタ２２、及び、保持容量２６を、一例として、ガラス基板のような絶縁体上に形成することとする。
【０１００】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３８に接続されている。ここで、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極となる場合もあればドレイン電極となる場合もあり、他方の電極がドレイン電極となる場合もあればソース電極となる場合もある。
【０１０１】
駆動トランジスタ２２の他方の電極が接続された電源供給線３８には、電源供給走査部４１から、書込み走査部４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳが供給される。この電源電位ＤＳの切替えによって、画素２０の発光／非発光（消光）の制御が行われる。
【０１０２】
尚、ここでは、有機ＥＬ素子２１の駆動回路として、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタ（Ｔｒ）と保持容量２６の１つの容量素子（Ｃ）とからなる２Ｔｒ１Ｃの回路構成を例示したが、これに限られるものではない。
【０１０３】
上記の構成の有機ＥＬ表示装置において、実施例５は、駆動トランジスタ２２としてデュアルゲート型ＴＦＴを使用し、デュアルゲートの一方を制御する例である。
【０１０４】
駆動トランジスタ２２として用いるデュアルゲート型ＴＦＴの断面構造の一例を図１０に示す。デュアルゲート型ＴＦＴは、例えば、基板８１上に順に、下部ゲート電極８２、第１ゲート絶縁膜８３、半導体層８４、第２ゲート絶縁膜８５、及び、上部ゲート電極８６を有している。そして、半導体層８４において、下部ゲート電極８２と上部ゲート電極８６とに挟まれる領域がチャネル領域８４１となり、その両端の領域がソース領域８４２及びドレイン領域８４３となる。ソース領域８４２にはソース電極８７が電気的に接続され、ドレイン領域８４３にはドレイン電極８８が電気的に接続されている。
【０１０５】
実施例５は、デュアルゲート型ＴＦＴから成る駆動トランジスタ２２において、その一方のゲート電極（例えば、下部ゲート電極８２）の電圧を制御する例である。実施例５に係る有機ＥＬ表示装置の要部の回路構成を図１１に示す。
【０１０６】
図１１に示すように、奇数段の画素２０において、デュアルゲート型ＴＦＴから成る駆動トランジスタ２２の一方のゲート電極には、そのゲート電圧として、制御部９０から制御線３６を通して所定の直流電圧である制御電圧Ｖcontが印加される。制御線３６は、制御部９０と各奇数段の画素２０との間に共通に配線されている。偶数段の画素２０の駆動トランジスタ２２は、通常のＮチャネル型のＴＦＴから成る。
【０１０７】
制御部９０は、実施例１の場合と同様に、奇数段／偶数段間で発生する輝度差をなくすような電圧値の直流電圧を制御電圧Ｖcontとして、奇数段の画素２０のデュアルゲート型ＴＦＴから成る駆動トランジスタ２２の一方のゲート電極に与える。制御電圧Ｖcontの電圧値は、有機ＥＬ表示装置１０毎に、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分を考慮して、奇数段／偶数段間での輝度差が小さくなるような値、好ましくは輝度差がゼロになるような値に設定される。
【０１０８】
上記の構成の実施例５においても、実施例１と同様の作用、効果を得ることができる。すなわち、奇数段／偶数段間での駆動トランジスタ２２の特性差異や、画素構造の形状依存でのカップリング差分に起因する、奇数段／偶数段間の輝度差によって生じる横スジの発生を防止でき、画素単位で行われる補正機能では対応できない部分的なユニフォーミティの悪化を改善できる。
【０１０９】
この奇数段について一括して輝度調整を行う構成の実施例５については、その変形例として、実施例２と同様に、偶数段について一括して輝度調整を行う構成を採ることもできるし、実施例３と同様に、奇数段／偶数段の両方について一括して輝度調整を行う構成をを採ることもできる。
【０１１０】
＜変形例＞
本開示の技術は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内で種々の変形、改変が可能である。例えば、実施例１乃至実施例４では、画素２０を構成する素子を、シリコン単結晶基板のような半導体基板上に形成する表示装置に適用した場合を例に挙げて説明したが、画素２０を構成する素子をガラス基板のような絶縁体上に形成する表示装置に対しても、同様に、本開示の技術を適用することができる。
【０１１１】
＜電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する、あらゆる分野の電子機器の表示部（表示装置）として用いることができる。電子機器としては、テレビジョンセット、ノート型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話機等の携帯端末装置、ヘッドマウントディスプレイ等を例示することができる。但し、これらに限られるものではない。
【０１１２】
このように、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることにより、以下のような効果を得ることができる。すなわち、本開示の表示装置によれば、画素単位で行われる補正機能では対応できない、奇数段／偶数段間の輝度差によって発生する横スジ等の部分的なユニフォーミティの悪化を改善できるため、表示部の高画質化を図ることができる。また、奇数段／偶数段間の輝度差によって発生する横スジの発生を防止できることで、奇数段と偶数段との間で画素を駆動するための配線等を共通化し、表示領域のスペースを圧縮することができるため、表示部の高精細化を実現することができる。
【０１１３】
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これらに限られるものではない。
【０１１４】
（具体例１）
図１２は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１２Ａにその正面図を示し、図１２Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）１１１の正面右側に交換式の撮影レンズユニット（交換レンズ）１１２を有し、正面左側に撮影者が把持するためのグリップ部１１３を有している。
【０１１５】
そして、カメラ本体部１１１の背面略中央にはモニタ１１４が設けられている。モニタ１１４の上部には、電子ビューファインダ（接眼窓）１１５が設けられている。撮影者は、電子ビューファインダ１１５を覗くことによって、撮影レンズユニット１１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
【０１１６】
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、その電子ビューファインダ１１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、その電子ビューファインダ１１５として本開示の表示装置を用いることによって作製される。
【０１１７】
（具体例２）
図１３は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部２１１の両側に、使用者の頭部に装着するための耳掛け部２１２を有している。このヘッドマウントディスプレイにおいて、その表示部２１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部２１１として本開示の表示装置を用いることによって作製される。
【０１１８】
＜本開示の構成＞
尚、本開示は、以下のような構成をとることもできる。
［１］複数のゲート電極を有し、複数のゲート電極のうちの１つのゲート電極に印加される映像信号に応じて発光部を駆動する駆動トランジスタを含む画素が配置されて成る画素アレイ部、及び、
駆動トランジスタの他のゲート電極のゲート電圧を制御する制御部、
を備える表示装置。
［２］制御部は、他のゲート電極のゲート電圧を制御することによって駆動トランジスタの閾値電圧を補正する、
上記［１］に記載の表示装置。
［３］制御部は、他のゲート電極に所定の直流電圧を制御電圧として印加する、
上記［１］又は［２］に記載の表示装置。
［４］他のゲート電極がバックゲートである、
上記［１］から［３］のいずれかに記載の表示装置。
［５］他のゲート電極がデュアルゲート構造の一方のゲート電極である、
上記［１］から［３］のいずれかに記載の表示装置。
［６］制御部は、他のゲート電極のゲート電圧の制御を、画素アレイ部の画素行単位で行う、
上記［１］から［５］のいずれかに記載の表示装置。
［７］複数のゲート電極を有する駆動トランジスタを含む画素は、画素アレイ部の画素行の偶数段、奇数段、又は、全段に配置されており、
制御部は、他のゲート電極のゲート電圧の制御を、画素行の偶数段のみ、奇数段のみ、又は、全段について行う、
上記［６］に記載の表示装置。
［８］画素は、駆動トランジスタの映像信号が印加されるゲート電極の初期化電圧を基準とし、当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて駆動トランジスタのソース電圧を変化させる閾値電圧補正機能を有する、
上記［１］から［７］のいずれかに記載の表示装置。
［９］発光部は、有機エレクトロルミネッセンス素子から成る、
上記［１］から［８］のいずれかに記載の表示装置。
［１０］複数のゲート電極を有し、複数のゲート電極のうちの１つのゲート電極に印加される映像信号に応じて発光部を駆動する駆動トランジスタを含む画素が配置されて成る画素アレイ部、及び、
駆動トランジスタの他のゲート電極のゲート電圧を制御する制御部、
を備える表示装置を有する電子機器。
【符号の説明】
【０１１９】
１０・・・有機ＥＬ表示装置、２０・・・画素、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・発光制御トランジスタ、２５・・・スイッチングトランジスタ、２６・・・保持容量、２７・・・補助容量、３０・・・画素アレイ部、３１（３１1〜３１m）・・・走査線、３２（３２1〜３２m）・・・第１駆動線、３３（３３1〜３３m）・・・第２駆動線、３４（３４1〜３４n）・・・信号線、３５・・・カソード配線、３６，３７・・・制御線、３８・・・電源供給線、４０・・・書込み走査部、４１・・・電源供給走査部、５０・・・第１駆動走査部、６０・・・第２駆動走査部、７０・・・信号出力部、８０・・・表示パネル、９０，９１，９２・・・制御部
【図１】
2017221584.tif 000008
【図２】
2017221584.tif 000009
【図３】
2017221584.tif 000010
【図４】
2017221584.tif 000011
【図５】
2017221584.tif 000012
【図６】
2017221584.tif 000013
【図７】
2017221584.tif 000014
【図８】
2017221584.tif 000015
【図９】
2017221584.tif 000016
【図１０】
2017221584.tif 000017
【図１１】
2017221584.tif 000018
【図１２】
2017221584.tif 000019
【図１３】
2017221584.tif 000020
【国際調査報告】
2017221584.tif 000021
2017221584.tif 000022
2017221584.tif 000023
2017221584.tif 000024