(57)【要約】  半導体装置は、半導体層と、前記半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、前記ゲート絶縁膜は、下地ＳｉＯ２層および前記下地ＳｉＯ２層上のＨｆを含有するＨｉｇｈ−ｋ層を含む積層構造を有し、前記ゲート電極は、少なくとも前記Ｈｉｇｈ−ｋ層と接する部分に、４．６ｅＶよりも大きい仕事関数を有する金属材料からなる部分を含む。
2018012598.tif 000002
【特許請求の範囲】
【請求項１】
表面および裏面を有する半導体層と、
前記半導体層の前記表面側に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、
前記ゲート絶縁膜は、下地ＳｉＯ２層および前記下地ＳｉＯ２層上のＨｆを含有するＨｉｇｈ−ｋ層を含む積層構造を有し、
前記ゲート電極は、少なくとも前記Ｈｉｇｈ−ｋ層と接する部分に、４．６ｅＶよりも大きい仕事関数を有する金属材料からなる部分を含む、半導体装置。
【請求項２】
表面および裏面を有する半導体層と、
前記半導体層の前記表面側に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、
前記ゲート絶縁膜は、下地ＳｉＯ２層、前記下地ＳｉＯ２層上のＨｆを含有するＨｉｇｈ−ｋ層、および前記Ｈｉｇｈ−ｋ層と前記ゲート電極との間の上側絶縁層を含む積層構造を有し、
前記上側絶縁層は、伝導帯の最低エネルギＥｃと真空のエネルギ準位との差が４ｅＶ未満となる材料からなる、半導体装置。
【請求項３】
表面および裏面を有する半導体層と、
前記半導体層の前記表面側に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、
前記ゲート絶縁膜は、下地ＳｉＯ２層および前記下地ＳｉＯ２層上のＨｆを含有するＨｉｇｈ−ｋ層を含む積層構造を有し、
前記ゲート電極は、少なくとも前記Ｈｉｇｈ−ｋ層と接する部分にＭｏ、Ｃｕ、Ａｕ、Ｎｉ、ＰｔまたはＴｉＮからなる部分を含む、半導体装置。
【請求項４】
表面および裏面を有する半導体層と、
前記半導体層の前記表面側に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、
前記ゲート電極の初期の閾値電圧に対する、前記ゲート電極に所定の大きさの負のストレス電圧を３０分以上印加した後の試験後閾値電圧の変動率が、２０％以内である、半導体装置。
【請求項５】
前記上部絶縁層は、５ｎｍ以上の膜厚を有するＳｉＯ２からなる、請求項２に記載の半導体装置。
【請求項６】
前記Ｈｉｇｈ−ｋ層は、ＨｆＡｌＯＮ層を含む、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記ＨｆＡｌＯＮ層のＨｆ組成（Ｈｆ／（Ｈｆ＋Ａｌ））は、３０〜７０％である、請求項６に記載の半導体装置。
【請求項８】
前記ＨｆＡｌＯＮ層のＮ量は、１０ａｔ％以下である、請求項６または７に記載の半導体装置。
【請求項９】
前記ＨｆＡｌＯＮ層の厚さは、１０ｎｍ〜２００ｎｍである、請求項６〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ＨｆＡｌＯＮ層は、アモルファスまたは微結晶である、請求項６〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記下地ＳｉＯ２層は、５ｎｍ以上の厚さを有する、請求項１〜１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記半導体層は、ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３またはダイヤモンドからなる、請求項１〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記ＭＩＳ構造は、トレンチゲート型の構造を含む、請求項１〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記ＭＩＳ構造は、プレーナゲート型の構造を含む、請求項１〜１２のいずれか一項に記載の半導体装置。
【請求項１５】
前記ゲート絶縁膜は、前記半導体層の前記表面から掘り下がるように形成されたゲートトレンチの側面および底面と、前記半導体層の表面の一部とを覆うように形成されている、請求項１３に記載の半導体装置。
【請求項１６】
前記ゲート電極は、前記ゲートトレンチ内に埋め込まれており、
前記ゲートトレンチの前記側面に接するように前記半導体層の前記表面側に形成された第１導電型のソース領域と、前記ソース領域よりも前記半導体層の前記裏面側に形成された第２導電型のボディ領域と、前記ボディ領域よりも前記半導体層の前記裏面側に形成された第１導電型のドレイン領域と、
前記ゲート電極の上方を覆うように形成された層間絶縁膜と、
前記ソース領域に電気的に接続されたソース電極と、
前記ドレイン領域に電気的に接続されたドレイン電極とを含む、請求項１５に記載の半導体装置。
【請求項１７】
前記ゲートトレンチと離れた位置に前記半導体層の前記表面から前記ソース領域および前記ボディ領域を貫通するように掘り下がって形成され、その内側に前記ソース電極が埋め込まれたソーストレンチを含む、請求項１６に記載の半導体装置。
【請求項１８】
前記ソーストレンチの周囲には、前記ボディ領域に連なるように第２導電型の領域が形成されている、請求項１７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＳ構造を有する半導体装置に関する。
【背景技術】
【０００２】
従来、ＭＩＳ構造を有する半導体装置として、たとえば特許文献１に記載のものが知られている。【０００３】
特許文献１の半導体装置は、半導体基板と、半導体基板の１つの領域上に配置された少なくとも１つのｎＭＯＳデバイスと、半導体基板の別の領域上に配置された少なくとも１つのｐＭＯＳデバイスとを備え、少なくとも１つのｎＭＯＳデバイスは、４．２ｅＶ未満の仕事関数を有する少なくとも低仕事関数の元素状金属と、その場金属キャッピング層とを含むゲート・スタックを含み、少なくとも１つのｐＭＯＳデバイスは、４．９ｅＶより大きい仕事関数を有する少なくとも高仕事関数の元素状金属と、金属キャッピング層とを含むゲート・スタックを含む、ＣＭＯＳ構造体を開示している。【０００４】
特許文献２は、ゲート絶縁膜はＡｌＯＮを含む、半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００８−５３７３５９号公報
【特許文献２】特開２０１４−１１０４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
たとえば、ＳｉＣ−ＭＩＳＦＥＴのゲート絶縁膜としてＨｉｇｈ−ｋ膜（高誘電率膜）を使用することがある。ゲート容量を維持しながら膜厚を比較的厚くでき、ゲート絶縁膜の劣化を抑制できるためである。【０００７】
その一方で、Ｈｉｇｈ−ｋ膜を使用した場合、ゲート絶縁膜中に電子が捕獲されてフラットバンド電圧ＶＦＢがシフトし、ゲート閾値電圧Ｖｔｈがシフトする問題が発生する場合がある。Ｈｉｇｈ−ｋ膜の中でもＡｌＯＮ膜を用いれば、ゲート絶縁膜での電子捕獲量を低減できる可能性があるが、ゲート絶縁膜での正孔の捕獲という課題が残る。そのため、ゲート電極への負電圧の印加に起因して、依然としてゲート閾値電圧Ｖｔｈがシフトするおそれがある。【０００８】
本発明の一実施形態は、ゲート絶縁膜への電子捕獲および正孔捕獲を共に低減し、ゲート閾値電圧Ｖｔｈのシフトを抑制することができる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、表面および裏面を有する半導体層と、前記半導体層の前記表面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、前記ゲート絶縁膜は、下地ＳｉＯ２層および前記下地ＳｉＯ２層上のＨｆを含有するＨｉｇｈ−ｋ層を含む積層構造を有し、前記ゲート電極は、少なくとも前記Ｈｉｇｈ−ｋ層と接する部分に、４．６ｅＶよりも大きい仕事関数を有する金属材料からなる部分を含む、半導体装置を提供する。【００１０】
Ｈｆを含有するＨｉｇｈ−ｋ材料の、真空のエネルギ準位Ｅ０に対する電子の捕獲準位ＥＴＥは、たとえば、ＥＴＥ＝３．５ｅＶ〜４．５ｅＶ程度である。この場合に、Ｈｉｇｈ−ｋ材料と接する金属材料の仕事関数Φが電子の捕獲準位ＥＴＥ以下であると（Φ≦ＥＴＥ）、金属材料に電圧を印加したときにＨｉｇｈ−ｋ材料に注入される電子の量が多くなり易い。そのため、注入された電子に起因して、フラットバンド電圧ＶＦＢがシフトし、ゲート閾値電圧Ｖｔｈのシフト量が大きくなる場合がある。【００１１】
これに対し、上記の構成によれば、ゲート電極が、少なくともＨｉｇｈ−ｋ層と接する部分に、４．６ｅＶよりも大きい仕事関数Φを有する金属材料からなる部分を有しているため、ゲート電極とＨｉｇｈ−ｋ層との間にエネルギ障壁が形成される。エネルギ障壁の高さは、たとえば、当該金属材料の仕事関数Φと、Ｈｉｇｈ−ｋ層の電子の捕獲準位ＥＴＥとの差（Φ−ＥＴＥ）に相当する。このエネルギ障壁のおかげで、正のゲート電圧を印加した場合にゲート絶縁膜への電子の注入を抑制することができる。さらに、上記の構成によれば、負のゲート電圧を印加した場合にゲート絶縁膜への正孔の注入を抑制することができる。以上のように、ゲート絶縁膜への電子捕獲および正孔捕獲を共に低減できるので、ゲート閾値電圧Ｖｔｈのシフト量を良好に低減することができる。【００１２】
本発明の他の実施形態は、表面および裏面を有する半導体層と、前記半導体層の前記表面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、前記ゲート絶縁膜は、下地ＳｉＯ２層、前記下地ＳｉＯ２層上のＨｆを含有するＨｉｇｈ−ｋ層、および前記Ｈｉｇｈ−ｋ層と前記ゲート電極との間の上側絶縁層を含む積層構造を有し、前記上側絶縁層は、伝導帯の最低エネルギＥｃと真空のエネルギ準位との差が４ｅＶ未満となる材料からなる、半導体装置を提供する。【００１３】
この構成によれば、ゲート電極とＨｉｇｈ−ｋ層との間に上側絶縁層が介在するので、ゲート電極の仕事関数ΦがＨｉｇｈ−ｋ層の電子の捕獲準位ＥＴＥ以下であっても（Φ≦ＥＴＥ）、ゲート電極と上側絶縁層との間のエネルギ障壁をバリアとして利用でき、これによりゲート絶縁膜への電子の注入を抑制することができる。さらに、上記の構成によれば、負のゲート電圧を印加した場合にゲート絶縁膜への正孔の注入を抑制することができる。以上のように、ゲート絶縁膜への電子捕獲および正孔捕獲を共に低減できるので、ゲート閾値電圧Ｖｔｈのシフト量を良好に低減することができる。【００１４】
本発明のさらに他の実施形態は、表面および裏面を有する半導体層と、前記半導体層の前記表面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、前記ゲート絶縁膜は、下地ＳｉＯ２層および前記下地ＳｉＯ２層上のＨｆを含有するＨｉｇｈ−ｋ層を含む積層構造を有し、前記ゲート電極は、少なくとも前記Ｈｉｇｈ−ｋ層と接する部分にＭｏ、Ｃｕ、Ａｕ、Ｎｉ、ＰｔまたはＴｉＮからなる部分を含む、半導体装置を提供する。【００１５】
ＭｏおよびＴｉＮの仕事関数は、それぞれ、ΦＭｏ＝４．６ｅＶおよびΦＴｉＮ＝５．１ｅＶ程度である。したがって、ゲート電極とＨｉｇｈ−ｋ層との間に、たとえば、０．６ｅＶ（ΦＭｏ−ＥＴＥ）以上または１．１ｅＶ（ΦＴｉＮ−ＥＴＥ）以上のエネルギ障壁を形成することができる。このエネルギ障壁のおかげで、正のゲート電圧を印加した場合にゲート絶縁膜への電子の注入を抑制することができる。さらに、上記の構成によれば、負のゲート電圧を印加した場合にゲート絶縁膜への正孔の注入を抑制することができる。以上のように、ゲート絶縁膜への電子捕獲および正孔捕獲を共に低減できるので、ゲート閾値電圧Ｖｔｈのシフト量を良好に低減することができる。【００１６】
本発明のさらに他の実施形態は、表面および裏面を有する半導体層と、前記半導体層の前記表面側に形成されたゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを含むＭＩＳ構造を有し、前記ゲート電極の初期の閾値電圧に対する、前記ゲート電極に所定の大きさの負のストレス電圧を３０分以上印加した後の試験後閾値電圧の変動率が、２０％以内である、半導体装置を提供する。【００１７】
すなわち、負のストレス電圧を３０分以上印加した後でも、ゲート閾値電圧Ｖｔｈのシフト量を２０％以内に留めることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の一実施形態に係る半導体装置の断面図である。
【図２】図２は、本発明の他の実施形態に係る半導体装置の断面図である。
【図３】図３は、本発明の他の実施形態に係る半導体装置の断面図である。
【図４】図４は、本発明の他の実施形態に係る半導体装置の断面図である。
【図５】図５は、ゲート閾値電圧Ｖｔｈの変動率を測定するために使用した参考構造１の概略構成図である。
【図６】図６は、ゲート閾値電圧Ｖｔｈの変動率を測定するために使用した検証構造１の概略構成図である。
【図７】図７は、ゲート閾値電圧Ｖｔｈの変動率を測定するために使用した検証構造２の概略構成図である。
【図８】図８は、前記参考構造１におけるエネルギバンド図である。
【図９】図９は、前記検証構造１におけるエネルギバンド図である。
【図１０】図１０は、前記検証構造２におけるエネルギバンド図である。
【図１１】図１１は、前記参考構造１におけるゲート閾値電圧Ｖｔｈの変動率を示す図である。
【図１２】図１２は、前記検証構造１におけるゲート閾値電圧Ｖｔｈの変動率を示す図である。
【図１３】図１３は、前記検証構造２におけるゲート閾値電圧Ｖｔｈの変動率を示す図である。
【図１４】図１４は、前記参考構造１および参考構造２におけるゲート閾値電圧Ｖｔｈの変動率を示す図である。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
【００２０】
図１は、本発明の一実施形態に係る半導体装置１の断面図である。
【００２１】
半導体装置１は、ｎ＋型（たとえば、濃度が１×１０１９〜５×１０１９ｃｍ−３）のＳｉＣからなる基板２と、基板２上に形成されたｎ−型（たとえば、濃度が１×１０１５〜１×１０１６ｃｍ−３）のＳｉＣからなる半導体層（エピタキシャル層）３とを含む。基板２および半導体層３は、ＳｉＣ以外のワイドバンドギャップ半導体（たとえば、ＧａＮ、Ｇａ２Ｏ３、ダイヤモンド等）からなっていてもよい。基板２および半導体層３は、半導体装置１のドレインとして機能する。ｎ型不純物としては、リン（Ｐ）、ヒ素（Ａｓ）などが含まれている。以下、ｎ型の半導体領域には同様のｎ型不純物が含まれている。
【００２２】
半導体層３には、その表面から基板２へ向かって掘り下がった、ゲートトレンチ４が形成されている。ゲートトレンチ４は、たとえば、格子状、ストライプ状に形成されている。これにより、半導体層３には、ゲートトレンチ４により区画された単位セル５が複数形成されている。
【００２３】
半導体層３においてゲートトレンチ４の周囲には、ｎ＋型のソース領域６およびｐ型（たとえば、濃度が１×１０１７〜５×１０１７ｃｍ−３）のボディ領域７が、半導体層３の表面に近い側からこの順に形成されている。ボディ領域７には、ｐ型不純物として、たとえば、ボロン（Ｂ）、アルミニウム（Ａｌ）などが含まれている。以下、ｐ型の半導体領域には同様のｐ型不純物が含まれている。
【００２４】
ソース領域６は、半導体層３の表面に露出するとともに、ゲートトレンチ４の側面の上部（一部）を形成するように、各単位セル５の表面部に形成されている。一方、ボディ領域７は、ソース領域６に対して基板２側（半導体層３の裏面側）にソース領域６に接するように、かつ、ゲートトレンチ４の側面の下部（一部）を形成するように形成されている。
【００２５】
半導体層３における、ボディ領域７に対して基板２側の領域は、エピタキシャル成長後のままの状態が維持された、ｎ−型のドレイン領域８となっている。ドレイン領域８は、ボディ領域７に対して基板２側にボディ領域７に接しており、ゲートトレンチ４の底面を形成している。
【００２６】
ゲートトレンチ４の内面には、その全域を覆うように、ゲート絶縁膜９が形成されている。ゲート絶縁膜９は、ゲートトレンチ４の内面側から順に積層された下地ＳｉＯ２膜１０およびＨｉｇｈ−ｋ膜１１を含む。この実施形態では、ゲートトレンチ４の内面全域に接するように下地ＳｉＯ２膜１０が形成され、その上にＨｉｇｈ−ｋ膜１１が下地ＳｉＯ２膜１０の全域を覆うように積層されている。なお、これらの膜の二層構造は、この実施形態のようにゲートトレンチ４の内面全域に亘って形成されていてもよいし、ゲートトレンチ４の内面におけるチャネル部分（ゲートトレンチ４の側面においてボディ領域７が露出する部分）に選択的に形成されていてもよい。この場合、ゲート絶縁膜９の他の部分は、ＳｉＯ２からなる単層膜であってもよい。
【００２７】
また、ゲート絶縁膜９は、この実施形態では、ゲートトレンチ４の開口端側エッジ部を覆うように形成されていてもよい。ゲートトレンチ４の開口端側エッジ部は、半導体層３の表面とゲートトレンチ４の側面との挟角を形成している。したがって、ソース領域６における半導体層３の表面およびゲートトレンチ４の側面の各近傍部分はゲート絶縁膜９に覆われることとなる。
【００２８】
ゲート絶縁膜９の厚さは、たとえば、５５ｎｍ〜１５０ｎｍである。各膜の厚さの好ましい範囲は、下地ＳｉＯ２膜１０が５ｎｍ以上（より好ましくは、５ｎｍ〜２０ｎｍ）であり、Ｈｉｇｈ−ｋ膜１１が１０ｎｍ以上（より好ましくは、１０ｎｍ〜２００ｎｍ）である。
【００２９】
下地ＳｉＯ２膜１０は、この実施形態では、たとえば半導体層３を熱酸化によって形成されている。半導体層３（特に、チャネル部分）に接する膜を熱酸化膜とすることによって、ＣＶＤ膜等の堆積膜に比べて優れたトランジスタ特性を発現することができる。
【００３０】
Ｈｉｇｈ−ｋ膜１１は、膜中にＨｆ（ハフニウム）原子が分散した膜であり、好ましくは、ＡｌＯＮ膜にＨｆを添加したＨｆＡｌＯＮ膜である。この場合、ＨｆＡｌＯＮからなるＨｉｇｈ−ｋ膜１１のＨｆ組成（Ｈｆ／（Ｈｆ＋Ａｌ））は、たとえば、３０〜７０％であり、好ましくは、４０〜６０％である。また、Ｈｉｇｈ−ｋ膜１１のＮ量は、たとえば、１０ａｔ％以下であり、好ましくは、５ａｔ％以下である。また、Ｈｉｇｈ−ｋ膜１１は、アモルファスまたは微結晶であることが好ましい。Ｈｉｇｈ−ｋ膜１１がそのような構造であれば、ゲート絶縁膜９中の結晶粒界を減らすことができるので、ゲートリーク電流を低減することができる。
【００３１】
このようなゲート絶縁膜９は、たとえば、半導体層３にゲートトレンチ４を形成した後、下地ＳｉＯ２膜１０およびＨｉｇｈ−ｋ膜１１を順に積層することによって形成することができる。下地ＳｉＯ２膜１０は、たとえば熱酸化法（たとえば、１１００℃〜１３００℃）によって形成することができる。また、Ｈｉｇｈ−ｋ膜１１は、たとえばＡＬＤ（Atomic Layer Deposition：原子層堆積）法、ＣＶＤ法、ＰＶＤ（Physical Vapor Deposition：物理気相成長）法等によって各原子を堆積させることによって形成することができる。
【００３２】
なお、Ｈｉｇｈ−ｋ膜１１の形成後、たとえば７００℃〜１０００℃でＰＤＡ（Post Deposition Annealing：ポストデポジションアニーリング）を行ってもよい。これにより、フラットバンド電圧ＶＦＢのシフトをより良好に抑制することができる。
【００３３】
ゲートトレンチ４においてゲート絶縁膜９の内側には、ゲート電極１３が埋め込まれている。こうして、ゲートトレンチ４の内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、ゲート絶縁膜９を挟んでゲート電極１３が対向するトレンチゲート型のＭＩＳ構造が構成されている。
【００３４】
ゲート電極１３は、４．６ｅＶよりも大きい仕事関数Φを有する金属材料からなる。たとえば、ゲート電極１３は、Ｍｏ（ΦＭｏ＝４．６ｅＶ）、Ｃｕ（ΦＣｕ＝４．６ｅＶ）、Ａｕ（ΦＡｕ＝５．１ｅＶ）、Ｎｉ（ΦＮｉ＝５．２ｅＶ）、Ｐｔ（ΦＰｔ＝５．６ｅＶ）、ＴｉＮ（ΦＴｉＮ＝５．１ｅＶ）等であってもよい。また、ゲート電極１３は、その全体が４．６ｅＶよりも大きい仕事関数Φを有する金属材料からなっていてもよいが、Ｈｉｇｈ−ｋ膜１１に接する部分のみが選択的にΦ＞４．６ｅＶの金属材料からなり、その上に当該範囲の仕事関数Φを有しない金属材料からなる層が積層されていてもよい。たとえば、ゲート電極１３は、Ｈｉｇｈ−ｋ膜１１に接するようにＨｉｇｈ−ｋ膜１１上に配置されたＴｉＮからなる第１金属層と、当該第１金属層上のＡｌからなる第２金属層とを含んでいてもよい。
【００３５】
各単位セル５の中央部には、半導体層３の表面から基板２へ向かって掘り下がった、ソーストレンチ１４が形成されている。ソーストレンチ１４は、半導体層３の表面からソース領域６およびボディ領域７を貫通してドレイン領域８に達している。この実施形態では、ソーストレンチ１４は、ゲートトレンチ４と同じ深さで形成されている。
【００３６】
半導体層３においてソーストレンチ１４の周囲には、ｐ型領域１５が形成されている。ｐ型領域１５は、ボディ領域７の下方領域において、ボディ領域７に連なるように（繋がるように）ソーストレンチ１４の内面に露出している。つまり、ｐ型領域１５は、当該下方領域においてドレイン領域８とソーストレンチ１４の内面との間に介在している。これにより、ソーストレンチ１４の底面および底側エッジ部にはｐ型領域１５が露出している。
【００３７】
また、ｐ型領域１５にはソーストレンチ１４の底面において、ｐ＋型のボディコンタクト領域１６が形成されている。この実施形態では、ボディコンタクト領域１６は、ソーストレンチ１４の側面から内側に間隔を隔てた中央部に配置されている。
【００３８】
半導体層３上には、ゲート電極１３を覆うように層間絶縁膜１７が形成されている。層間絶縁膜１７を除く部分には、ソーストレンチ１４よりも大径のコンタクトホール１８が形成されている。これにより、コンタクトホール１８内には、各単位セル５のソーストレンチ１４の全体（すなわち、ソーストレンチ１４の内面全域）およびソース領域６の一部が露出している。
【００３９】
層間絶縁膜１７上には、ソース電極１９が形成されている。ソース電極１９は、各コンタクトホール１８を介して、すべての単位セル５のソーストレンチ１４に一括して入り込んでいる。ソース電極１９は、ソーストレンチ１４の底側から順にボディコンタクト領域１６、ｐ型領域１５、ボディ領域７およびソース領域６に接触している。すなわち、ソース電極１９は、すべての単位セル５に対して共通の配線となっている。ソース電極１９は、この実施形態では、半導体層３との接触側から順にＴｉ／ＴｉＮ層と、Ａｌ層とが積層された構造を有している。
【００４０】
基板２の裏面には、その全域を覆うようにドレイン電極２０が形成されている。ドレイン電極２０は、すべての単位セル５に対して共通の電極となっている。ドレイン電極２０としては、たとえば、基板２側から順にＴｉ、Ｎｉ、ＡｕおよびＡｇが積層された積層構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を適用することができる。
【００４１】
図２は、本発明の他の実施形態に係る半導体装置２１の断面図である。図２において、前述の図１に示された各部と対応する部分には同一の参照符号を付して示し、その説明を省略する。
【００４２】
図１の実施形態では、ＭＩＳ構造は、ゲートトレンチ４の内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、ゲート絶縁膜９を挟んでゲート電極１３が対向するトレンチゲート型で構成されている。
【００４３】
これに対し、この実施形態に係る半導体装置２１のＭＩＳ構造は、プレーナゲート型で構成されている。
【００４４】
プレーナゲート型のＭＩＳ構造は、半導体層３の表面部に選択的に形成されたｐ型のボディ領域２２と、当該ボディ領域２２に選択的に形成されたｎ＋型のソース領域２３と、半導体層３の表面に形成されたゲート絶縁膜２４と、ゲート絶縁膜２４を挟んで、半導体層３の表面に露出するボディ領域２２に対向するゲート電極２５と、半導体層３の表面からソース領域２３を貫通し、最深部がボディ領域２２に達するｐ＋型のボディコンタクト領域２６とを含む。
【００４５】
この半導体装置２１のゲート絶縁膜２４も、図１の実施形態のゲート絶縁膜９と同様に、半導体層３の表面側から順に積層された下地ＳｉＯ２膜２７およびＨｉｇｈ−ｋ膜２８を含んでいる。ゲート電極２５およびＨｉｇｈ−ｋ膜２８は、それぞれ、図１の実施形態のゲート電極１３およびＨｉｇｈ−ｋ膜１１と同じ材料からなっていてもよい。
【００４６】
図３は、本発明の他の実施形態に係る半導体装置３１の断面図である。図３において、前述の図１に示された各部と対応する部分には同一の参照符号を付して示し、その説明を省略する。
【００４７】
図１の実施形態では、ゲート絶縁膜９は、ゲートトレンチ４の内面側から順に積層された下地ＳｉＯ２膜１０およびＨｉｇｈ−ｋ膜１１を含んでいたが、この実施形態に係る半導体装置３１は、Ｈｉｇｈ−ｋ膜１１上の上側絶縁膜３２をさらに含む。
【００４８】
上側絶縁膜３２は、伝導帯の最低エネルギＥｃが真空のエネルギ準位Ｅ０から４ｅＶよりも小さい絶縁材料からなる。たとえば、上側絶縁膜３２は、ＳｉＯ２（Ｅｃ＝０．９ｅＶ）等であってもよい。また、上側絶縁膜３２は、Ｈｉｇｈ−ｋ膜１１に接するように、Ｈｉｇｈ−ｋ膜１１上に直接形成されていてもよいが、上側絶縁膜３２とＨｉｇｈ−ｋ膜１１との間に、当該範囲の最低エネルギＥｃを有しない絶縁材料からなる層が介在していてもよい。また、上側絶縁膜３２の厚さは、５ｎｍ以上であってもよい。また、上側絶縁膜３２は、たとえばＣＶＤ法によって形成することができる。
【００４９】
また、この実施形態では、ゲート電極３３は、前述のゲート電極１３とは異なり、４．６ｅＶよりも大きい仕事関数Φを有する金属材料でなくてもよい。つまり、ゲート電極３３の仕事関数Φは、４．６ｅＶ以下であってもよい。たとえば、ゲート電極３３は、Ａｌ（ΦＡｌ＝４．１ｅＶ）等であってもよい。
【００５０】
図４は、本発明の他の実施形態に係る半導体装置４１の断面図である。図４において、前述の図１〜図３に示された各部と対応する部分には同一の参照符号を付して示し、その説明を省略する。
【００５１】
図３の実施形態では、ＭＩＳ構造は、ゲートトレンチ４の内面を形成するソース領域６、ボディ領域７およびドレイン領域８に対して、ゲート絶縁膜９を挟んでゲート電極３３が対向するトレンチゲート型で構成されている。
【００５２】
これに対し、この実施形態に係る半導体装置４１のＭＩＳ構造は、プレーナゲート型で構成されている。
【００５３】
プレーナゲート型のＭＩＳ構造は、半導体層３の表面部に選択的に形成されたｐ型のボディ領域４２と、当該ボディ領域４２に選択的に形成されたｎ＋型のソース領域４３と、半導体層３の表面に形成されたゲート絶縁膜４４と、ゲート絶縁膜４４を挟んで、半導体層３の表面に露出するボディ領域４２に対向するゲート電極４５と、半導体層３の表面からソース領域４３を貫通し、最深部がボディ領域４２に達するｐ＋型のボディコンタクト領域４６とを含む。
【００５４】
この半導体装置４１のゲート絶縁膜４４も、図３の実施形態のゲート絶縁膜９と同様に、半導体層３の表面側から順に積層された下地ＳｉＯ２膜４７、Ｈｉｇｈ−ｋ膜４８および上側絶縁膜４９を含んでいる。ゲート電極４５およびＨｉｇｈ−ｋ膜４８は、それぞれ、図３の実施形態のゲート電極３３およびＨｉｇｈ−ｋ膜１１と同じ材料からなっていてもよい。
【００５５】
次に、図５〜図１３を参照して、前述の実施形態に係る半導体装置１，２１，３１，４１がゲート閾値電圧Ｖｔｈのシフトを抑制できることを詳細に説明する。
【００５６】
まず、図５〜図７は、それぞれ、ゲート閾値電圧Ｖｔｈの変動率（シフト率）を測定するために使用した参考構造１、検証構造１および検証構造２の概略図である。
【００５７】
具体的には、図５の参考構造１は、ゲート絶縁膜がＳｉＯ２膜とＨｉｇｈ−ｋ膜（ＨｆＡｌＯＮ膜）との二層構造であり、ＨｆＡｌＯＮ膜上に、Ａｌ（ΦＡｌ＝４．１ｅＶ）からなるゲート電極が設けられている。
【００５８】
図６の検証構造１は、半導体装置１，２１の構造におけるゲート閾値電圧Ｖｔｈの変動率を検証するものである。検証構造１では、ゲート絶縁膜がＳｉＯ２膜とＨｉｇｈ−ｋ膜（ＨｆＡｌＯＮ膜）との二層構造であり、ＨｆＡｌＯＮ膜上に、ＴｉＮ（ΦＴｉＮ＝５．１ｅＶ）からなるゲート電極が設けられている。
【００５９】
図７の検証構造２は、半導体装置３１，４１の構造におけるゲート閾値電圧Ｖｔｈの変動率を検証するものである。検証構造２では、ゲート絶縁膜がＳｉＯ２膜、Ｈｉｇｈ−ｋ膜（ＨｆＡｌＯＮ膜）およびＳｉＯ２膜の三層構造であり、上側のＳｉＯ２膜上に、Ａｌ（ΦＡｌ＝４．１ｅＶ）からなるゲート電極が設けられている。
【００６０】
次に、図８〜図１０は、それぞれ、参考構造１、検証構造１および検証構造２におけるエネルギバンド図である。これらのエネルギバンド図を参照して、各構造における、ゲート電極からＨｉｇｈ−ｋ膜への電子の注入度合を説明する。
【００６１】
図８に示すように、参考構造１では、Ｈｉｇｈ−ｋ膜の、真空のエネルギ準位Ｅ０に対する電子の捕獲準位ＥＴＥが３．５ｅＶ〜４．５ｅＶ程度であるのに対し、ゲート電極（Ａｌ）の仕事関数ΦＡｌが４．１ｅＶである。つまり、ゲート電極の仕事関数ΦＡｌが、Ｈｉｇｈ−ｋ膜の電子の捕獲準位ＥＴＥとほぼ同等であるか、それ未満である。そのため、ゲート電極に正の電圧を印加したときにＨｉｇｈ−ｋ膜へ電子が注入され易い。
【００６２】
一方、図９に示すように、半導体装置１，２１に基づく検証構造１では、ゲート電極の仕事関数ΦＴｉＮが、Ｈｉｇｈ−ｋ膜の電子の捕獲準位ＥＴＥ（＝３．５ｅＶ〜４．５ｅＶ）よりも大きいため（ΦＴｉＮ＝５．１ｅＶ）、ゲート電極とＨｉｇｈ−ｋ膜との間に所定のエネルギ障壁（ΦＴｉＮ−ＥＴＥ）が形成される。このエネルギ障壁のおかげで、正のゲート電圧を印加した場合にＨｉｇｈ−ｋ膜への電子の注入を抑制することができる。
【００６３】
また、図１０に示すように、半導体装置３１，４１に基づく検証構造２では、ゲート電極の仕事関数ΦＡｌが、Ｈｉｇｈ−ｋ膜の電子の捕獲準位ＥＴＥとほぼ同等であるか、それ未満であるものの、ＳｉＯ２からなる上側絶縁膜が設けられている。そのため、ゲート電極（ΦＡｌ＝４．１ｅＶ）と上側絶縁膜（Ｅｃ＝３．５ｅＶ）との間のエネルギ障壁（ΦＡｌ−Ｅｃ）をバリアとして利用でき、これによりゲート絶縁膜への電子の注入を抑制することができる。
【００６４】
以上のように、図８〜図１０では、エネルギバンド図の観点から、検証構造１，２が、参考構造１に比べて電子の注入量を低減できることを示したが、図１１〜図１３では、当該電子の注入量の低減および図８〜図１０では示されなかった正孔の注入量の低減効果として、各構造におけるゲート閾値電圧Ｖｔｈの変動率を示す。
【００６５】
ゲート閾値電圧Ｖｔｈの変動率の比較にあたって、各構造に対して、次のゲートバイアス試験を実施した。つまり、１７５℃の温度環境下において、ソース−ドレイン間にドレイン電流が流れるようにゲート電極に正のゲート電圧を印加し、その後、ゲート電極に負のストレス電圧（Ｖｇ＝−１０Ｖ）を所定時間印加した。具体的には、初期のドレイン電流を流した後、ストレス電圧を１分間印加し、その後、３分間、６分間、２０分間と、ストレス電圧の印加時間を増やしていった。各ストレス電圧の合間に正のゲート電圧をゲート電極に印加し、そのときのドレイン電流およびゲート立ち上がり電圧を測定してグラフ化した。当該グラフを示すのが、図１１〜図１３である。図１１〜図１３では、「Initial」が初期のドレイン電流を示し、「１min」、「４min」、「１０min」および「３０min」は、それぞれ、ストレス電圧のトータル印加時間を示している。たとえば、「１０min」のグラフは、ストレス電圧を、１分間、３分間および６分間のトータル１０分間を三回に分けて印加した後のドレイン電流を示している。
【００６６】
図１１に示すように、参考構造１では、Ｖｇ＝−１０Ｖのストレス電圧を３０分以上印加すると、ゲート電極の初期の閾値電圧（Initial）に対して、試験後の閾値電圧（３０min）が２６０％以上も正方向に変動（シフト）していた。これは、参考構造１の負側のリーク電流の立ち上がり電圧（図示せず）が−１５Ｖであったことを考慮すると、当該立ち上がり電圧と近似な−１０Ｖのストレス電圧の印加によって、多くの正孔がＨｉｇｈ−ｋ膜に注入され、Ｈｉｇｈ−ｋ膜で捕獲されたためであると考えられる。
【００６７】
これに対し、図１２および図１３に示すように、検証構造１および２では、Ｖｇ＝−１０Ｖのストレス電圧を３０分以上印加しても、ゲート電極の初期の閾値電圧（Initial）に対して、試験後の閾値電圧（３０min）の変動率が２０％以内に抑えられていた。これは、検証構造１および２の負側のリーク電流の立ち上がり電圧（図示せず）が、それぞれ、−２０Ｖおよび−３０Ｖであったことを考慮すると、−１０Ｖのストレス電圧を印加しても、正孔がＨｉｇｈ−ｋ膜にほとんど注入されなかったためであると考えられる。
【００６８】
以上の結果より、前述の実施形態に係る半導体装置１，２１，３１，４１によって、ゲート閾値電圧Ｖｔｈのシフトを抑制できることが確認できた。
【００６９】
次に、図１４を参照して、Ｈｆを含有するＨｉｇｈ−ｋ膜を使用することで、ゲート閾値電圧Ｖｔｈのシフト量がどの程度低減できるかを説明する。具体的には、前述の参考構造１と、当該参考構造１のＨｉｇｈ−ｋ膜（ＨｆＡｌＯＮ膜）をＡｌＯＮ膜に置き換えた参考構造２とのゲート閾値電圧Ｖｔｈのシフト量を比較した。両者の構造に実施したゲート電圧試験は、図１１〜図１３に示した場合と同様である。
【００７０】
試験の結果、Ｈｉｇｈ−ｋ膜としてＡｌＯＮ膜を使用した参考構造２に比べて、ＨｆＡｌＯＮ膜を使用した参考構造１の方が、ゲート閾値電圧Ｖｔｈのシフトを抑制できることが分かった。つまり、図１１〜図１３の結果と合わせると、（１）Ｈｆを含有するＨｉｇｈ−ｋ膜と、（２−１）４．６ｅＶ以上の仕事関数を有するゲート電極、または（２−２）ゲート電極とＨｉｇｈ−ｋ膜との間の上側絶縁膜とを組み合わせることで、ゲート絶縁膜への電子捕獲および正孔捕獲を共に低減し、ゲート閾値電圧Ｖｔｈのシフトを良好に抑制できることが確認できた。
【００７１】
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
【００７２】
たとえば、半導体装置１，２１，３１，４１において、各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
【００７３】
また、前述の実施形態では、トレンチゲート型およびプレーナゲート型のＭＩＳＦＥＴを本発明の一例として取り上げたが、本発明は、ＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field Effect Transistor）等のＭＩＳトランジスタ構造にも適用することができる。
【００７４】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【００７５】
本出願は、２０１６年７月１５日に日本国特許庁に提出された特願２０１６−１４０６２０号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
【符号の説明】
【００７６】
１  半導体装置
２  基板
３  半導体層（エピタキシャル層）
４  ゲートトレンチ
９  ゲート絶縁膜
１０  下地ＳｉＯ２膜
１１  Ｈｉｇｈ−ｋ膜
１３  ゲート電極
２１  半導体装置
２４  ゲート絶縁膜
２５  ゲート電極
２７  下地ＳｉＯ２膜
２８  Ｈｉｇｈ−ｋ膜
３１  半導体装置
３２  上側絶縁膜
３３  ゲート電極
４１  半導体装置
４４  ゲート絶縁膜
４５  ゲート電極
４７  下地ＳｉＯ２膜
４８  Ｈｉｇｈ−ｋ膜
４９  上側絶縁膜
【図１】
2018012598.tif 000003
【図２】
2018012598.tif 000004
【図３】
2018012598.tif 000005
【図４】
2018012598.tif 000006
【図５】
2018012598.tif 000007
【図６】
2018012598.tif 000008
【図７】
2018012598.tif 000009
【図８】
2018012598.tif 000010
【図９】
2018012598.tif 000011
【図１０】
2018012598.tif 000012
【図１１】
2018012598.tif 000013
【図１２】
2018012598.tif 000014
【図１３】
2018012598.tif 000015
【図１４】
2018012598.tif 000016
【国際調査報告】
2018012598.tif 000017
2018012598.tif 000018
2018012598.tif 000019
2018012598.tif 000020
2018012598.tif 000021
2018012598.tif 000022
2018012598.tif 000023
2018012598.tif 000024
2018012598.tif 000025