(57)【要約】  シールド電極を備え、実装方向の識別が可能な電子部品の製造コストを抑制する。本発明の一実施形態は、上面（ＵＦ）と、下面と、側面とを含む電子部品（１）である。電子部品（１）は、回路パターンと、上面シールド電極（ＵＳＥ１）とを備える。回路パターンは、電子部品（１）の内部に形成されている。上面シールド電極（ＵＳＥ１）は、上面（ＵＦ）に配置されている。上面（ＵＦ）の法線方向から平面視したとき、上面シールド電極（ＵＳＥ１）の重心（Ｇ１）は、上面（ＵＦ）の重心（Ｇ１０）からずれている。
2018070145.tif 000002
【特許請求の範囲】
【請求項１】
上面と、下面と、側面とを含む電子部品であって、
前記電子部品の内部に形成された回路パターンと、
前記上面に配置された上面シールド電極とを備え、
前記上面の法線方向から平面視したとき、前記上面シールド電極の重心は、前記上面の重心からずれている、電子部品。
【請求項２】
前記側面に配置された側面シールド電極をさらに備え、
前記上面シールド電極は、前記側面シールド電極を介して接地されている、請求項１に記載の電子部品。
【請求項３】
前記上面シールド電極は、前記側面シールド電極に接続されている、請求項２に記載の電子部品。
【請求項４】
前記電子部品は、
前記側面シールド電極に接続された線路導体パターンと、
前記上面シールド電極と前記線路導体パターンとに接続されたビア導体パターンとをさらに備える、請求項２に記載の電子部品。
【請求項５】
前記下面に配置された接地電極と、
前記上面シールド電極と前記接地電極とに接続されたビア導体パターンとをさらに備える、請求項１に記載の電子部品。
【請求項６】
前記回路パターンと前記上面との間に形成された内層シールド電極とをさらに備え、
前記内層シールド電極は、接地され、
前記法線方向から平面視したとき、前記内層シールド電極には、前記上面シールド電極に覆われていない領域が存在する、請求項１に記載の電子部品。
【請求項７】
前記法線方向から平面視したとき、前記回路パターンは、前記上面シールド電極および前記内層シールド電極で覆われている、請求項６に記載の電子部品。
【請求項８】
前記側面に配置された側面シールド電極をさらに備え、
前記上面シールド電極および前記内層シールド電極の各々は、前記側面シールド電極を介して接地されている、請求項６または７に記載の電子部品。
【請求項９】
前記上面シールド電極および前記内層シールド電極の各々は、前記側面シールド電極に接続されている、請求項８に記載の電子部品。
【請求項１０】
前記上面シールド電極と前記内層シールド電極とに接続されたビア導体パターンをさらに備え、
前記内層シールド電極は、前記側面シールド電極に接続されている、請求項８に記載の電子部品。
【請求項１１】
前記下面に配置された接地電極と、
前記上面シールド電極と前記内層シールド電極とに接続された第１ビア導体パターンと、
前記上面シールド電極および前記内層シールド電極の少なくとも１つと前記接地電極とに接続された第２ビア導体パターンとをさらに備える、請求項６または７に記載の電子部品。
【請求項１２】
前記下面に配置された第１接地電極、および第２接地電極と、
前記上面シールド電極と前記第１接地電極とに接続された第１ビア導体パターンと、
前記内層シールド電極と前記第２接地電極とに接続された第２ビア導体パターンとをさらに備える、請求項６または７に記載の電子部品。
【請求項１３】
前記法線方向から平面視したとき、前記上面シールド電極の面積は、前記内層シールド電極の面積よりも大きい、請求項６〜１２のいずれか１項に記載の電子部品。
【請求項１４】
前記法線方向から平面視したとき、前記上面シールド電極の面積は、前記内層シールド電極の面積よりも小さい、請求項６〜１２のいずれか１項に記載の電子部品。
【請求項１５】
前記上面シールド電極には、前記法線方向に貫通する孔が形成されている、請求項１〜１２のいずれか１項に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、シールド電極を備える電子部品に関する。
【背景技術】
【０００２】
集積回路を構成する電子部品は、回路基板上に近接して配置されることが多い。そのため、電子部品の内部で発生したノイズが外部に漏れると、当該電子部品に近接する他の電子部品に影響を与えることがある。【０００３】
このような事態を防止するために、特開平９−１２１０９３号公報（特許文献１）に開示されているシールド型積層電子部品のように、シールド電極が電子部品の表面に配置されることがある。【０００４】
電子部品の内部あるいは外部からのノイズは、シールド電極を介して接地電極に導かれる。シールド電極を備える電子部品においては、外部からのノイズの侵入を抑制することができるとともに、外部への磁束の漏洩を抑制することができる。シールド電極によるこのような効果を、以下ではシールド効果ともいう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１２１０９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電子部品の中には、回路基板に配置される向き（実装方向）を識別する必要があるものがある。回路基板上において回路基板には様々な電子部品が近接して配置されるため、実装方向は、回路基板を法線方向から平面視したときに電子部品の上面において確認することができる必要がある。【０００７】
特開平９−１２１０９３号公報（特許文献１）に開示されている電子部品の上面においては、シールド電極が配置されており、回路基板を法線方向から平面視したとき、当該シールド電極を確認することができる。しかし、回路基板の法線方向から平面視した状態で、当該電子部品を１８０度回転させて回路基板に配置しても、回路基板の法線方向からの見え方にほとんど変化がない。そのため、当該シールド電極によっては電子部品の実装方向を識別することは困難である。【０００８】
実装方向を識別するために、電子部品の上面に方向識別マークが配置される場合がある。特開平９−１２１０９３号公報（特許文献１）に開示されている電子部品に方向識別マークを配置する場合、方向識別マークを電子部品の上面に配置するための工程が別途必要になる。その結果、電子部品の製造コストが高くなってしまう。【０００９】
本発明は上記のような課題を解決するためになされたものであり、その目的は、シールド電極を備え、実装方向の識別が可能な電子部品の製造コストを抑制することである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態は、上面と、下面と、側面とを含む電子部品である。電子部品は、回路パターンと、上面シールド電極とを備える。回路パターンは、電子部品の内部に形成されている。上面シールド電極は、上面に配置されている。上面の法線方向から平面視したとき、上面シールド電極の重心は、上面の重心からずれている。
【発明の効果】
【００１１】
本発明に係る電子部品によれば、上面シールド電極の重心が、上面の重心からずれている。回路基板の法線方向から平面視した状態で、電子部品を１８０度回転させて回路基板に配置すると、回路基板の法線方向からの電子部品の見え方が変化するため、電子部品の実装方向を識別することができる。上面シールド電極が方向識別マークを兼ねるため、方向識別マークを電子部品の上面に別途配置するための工程が不要になる。その結果、シールド電極を備え、実装方向の識別が可能な電子部品の製造コストを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る電子部品の一例であるローパスフィルタの回路図である。
【図２】図１のローパスフィルタの外観斜視図である。
【図３】図１のローパスフィルタの外観透視図である。
【図４】図１のローパスフィルタの積層構造を示す分解斜視図である。
【図５】ローパスフィルタを上面の法線方向から平面視した図である。
【図６】実施の形態１の変形例１に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図７】実施の形態１の変形例２に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図８】実施の形態１の変形例３に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図９】実施の形態１の変形例４に係る電子部品の一例であるローパスフィルタを上面の法線方向から平面視した図である。
【図１０】実施の形態１の変形例５に係る電子部品の一例であるローパスフィルタを上面の法線方向から平面視した図である。
【図１１】実施の形態２に係る電子部品の一例であるローパスフィルタの外観透視図である。
【図１２】図１１のローパスフィルタを上面の法線方向から平面視した図である。
【図１３】実施の形態２の変形例１に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図１４】図１３のローパスフィルタを上面の法線方向から平面視した図である。
【図１５】実施の形態２の変形例２に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図１６】実施の形態２の変形例３に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図１７】実施の形態２の変形例４に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図１８】実施の形態２の変形例５に係る電子部品の一例であるローパスフィルタを上面の法線方向から平面視した図である。
【図１９】実施の形態２の変形例６に係る電子部品の一例であるローパスフィルタを上面の法線方向から平面視した図である。
【図２０】実施の形態２の変形例７に係る電子部品の一例であるローパスフィルタの外観斜視図である。
【図２１】図２０のローパスフィルタを上面の法線方向から平面視した図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
【００１４】
［実施の形態１］
図１は、実施の形態１に係る電子部品の一例であるローパスフィルタ１の回路図である。ローパスフィルタ１は、回路基板上に実装される電子部品であり、内部に図１に示される回路に対応する回路パターンが形成されている。図１に示されるように、ローパスフィルタ１は、入出力端子Ｐ１と、入出力端子Ｐ２と、ＬＣ並列共振器ＬＣ１と、ＬＣ直列共振器ＬＣ２とを備える。
【００１５】
ＬＣ並列共振器ＬＣ１は、インダクタＬ１およびコンデンサＣ１を含む。インダクタＬ１は、入出力端子Ｐ１および入出力端子Ｐ２の間に接続されている。コンデンサＣ１は、入出力端子Ｐ１および入出力端子Ｐ２の間でインダクタＬ１に対して並列に接続されている。
【００１６】
ＬＣ直列共振器ＬＣ２は、インダクタＬ２、コンデンサＣ２、およびコンデンサＣ３を含む。第２インダクタは、一方端が接地点ＧＮＤに接続されている。コンデンサＣ２は、入出力端子Ｐ１とインダクタＬ２の他方端との間に接続されている。コンデンサＣ３は、入出力端子Ｐ２とインダクタＬ２の他方端との間に接続されている。
【００１７】
図２は、図１のローパスフィルタ１の外観斜視図である。図３は、図１のローパスフィルタ１の外観透視図である。図３においては、説明を容易にするために、ローパスフィルタ１の内部に形成されている回路パターンを示していない。ローパスフィルタ１は、後に図４を用いて説明するように、複数の誘電体層Ｌｙｒ１〜Ｌｙｒ１４をＺ軸方向（積層方向）に積層した積層体である。
【００１８】
図２および図３に示されるように、ローパスフィルタ１は、たとえば直方体状である。積層方向に垂直なローパスフィルタ１の最外層の面を底面ＢＦおよび上面ＵＦとする。積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ１およびＳＦ３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２およびＳＦ４とする。
【００１９】
底面ＢＦには、入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤ１〜ＧＮＤ４が形成されている。入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤ１〜ＧＮＤ４は、たとえば底面ＢＦに平面電極が規則的に配置されたＬＧＡ（Land  Grid  Array）端子である。底面ＢＦは、不図示の回路基板に接続される。
【００２０】
上面ＵＦには、シールド電極として上面シールド電極ＵＳＥ１が配置されている。側面ＳＦ１〜ＳＦ４には、シールド電極として複数の帯状導体パターンＢＰ１１〜ＢＰ１４，ＢＰ２１，ＢＰ２２，ＢＰ３１〜ＢＰ３４，ＢＰ４１，ＢＰ４２が格子状に配置されている。側面ＳＦ１〜ＳＦ４に配置されているシールド電極は、底面ＢＦを含む誘電体層Ｌｙｒ１（最下層）の側面および上面ＵＦを含む誘電体層Ｌｙｒ１４（最上層）の側面には形成されていない。
【００２１】
側面ＳＦ１には、帯状導体パターンＢＰ１１〜ＢＰ１４が配置されている。帯状導体パターンＢＰ１１は、Ｘ軸方向に延びている。帯状導体パターンＢＰ１２〜ＢＰ１４は、Ｘ軸方向に間隔をあけて配置されている。帯状導体パターンＢＰ１２〜ＢＰ１４の各々は、Ｚ軸方向に延びており、帯状導体パターンＢＰ１１と直交している。帯状導体パターンＢＰ１２は、線路導体パターン２１およびビア導体パターンＶ２１を介して接地電極ＧＮＤ１に接続されている。
【００２２】
側面ＳＦ２には、帯状導体パターンＢＰ２１，ＢＰ２２が配置されている。帯状導体パターンＢＰ２１は、Ｙ軸方向に延びており、帯状導体パターンＢＰ１１に接続されている。帯状導体パターンＢＰ２２は、Ｚ軸方向に延びており、帯状導体パターンＢＰ２１と直交している。
【００２３】
側面ＳＦ３には、帯状導体パターンＢＰ３１〜ＢＰ３４が配置されている。帯状導体パターンＢＰ３１は、Ｘ軸方向に延びており、帯状導体パターンＢＰ２１に接続されている。帯状導体パターンＢＰ３２〜ＢＰ３４は、Ｘ軸方向に間隔をあけて配置されている。帯状導体パターンＢＰ３２〜ＢＰ３４の各々は、Ｚ軸方向に延びており、帯状導体パターンＢＰ３１と直交している。帯状導体パターンＢＰ３４は、線路導体パターン２２およびビア導体パターンＶ２２を介して接地電極ＧＮＤ４に接続されている。
【００２４】
側面ＳＦ４には、帯状導体パターンＢＰ４１，ＢＰ４２が配置されている。帯状導体パターンＢＰ４１は、Ｙ軸方向に延びており、帯状導体パターンＢＰ１１およびＢＰ３１に接続されている。帯状導体パターンＢＰ４２は、Ｚ軸方向に延びており、帯状導体パターンＢＰ４１と直交している。
【００２５】
上面ＵＦには、平板状の上面シールド電極ＵＳＥ１が配置されている。上面シールド電極ＵＳＥ１は、ビア導体パターンＶ１３１および線路導体パターン１３１を介して帯状導体パターンＢＰ１２に接続されている。
【００２６】
図４は、図１のローパスフィルタ１の積層構造を示す分解斜視図である。ローパスフィルタ１は、複数の誘電体層の積層体である。ローパスフィルタ１は、複数の誘電体層として誘電体層Ｌｙｒ１〜Ｌｙｒ１４を備える。誘電体層Ｌｙｒ１を底面ＢＦ側、Ｌｙｒ１４を上面ＵＦ側として、この順にＺ軸方向に積層されている。
【００２７】
誘電体層Ｌｙｒ１の底面ＢＦには、既に説明したように、入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤ１〜ＧＮＤ４が形成されている。
【００２８】
誘電体層Ｌｙｒ２には、線路導体パターン２１，２２が形成されている。線路導体パターン２１は、ビア導体パターンＶ２１によって接地電極ＧＮＤ１に接続されている。線路導体パターン２２は、ビア導体パターンＶ２２によって接地電極ＧＮＤ４に接続されている。
【００２９】
誘電体層Ｌｙｒ３には、線路導体パターン３１〜３３が形成されている。線路導体パターン３１はビア導体パターンＶ３１によって入出力端子Ｐ１に接続されている。線路導体パターン３２は、ビア導体パターンＶ３２によって接地電極ＧＮＤ２に接続されている。線路導体パターン３３は、ビア導体パターンＶ３３によって入出力端子Ｐ２に接続されている。線路導体パターン３２は、インダクタＬ２を形成している。インダクタＬ２は、積層方向に平行な巻回軸のまわりに巻回されている。
【００３０】
誘電体層Ｌｙｒ４には、キャパシタ導体パターン４１が形成されている。キャパシタ導体パターン４１は、ビア導体パターンＶ４１によって線路導体パターン３２に接続されている。
【００３１】
誘電体層Ｌｙｒ５には、キャパシタ導体パターン５１，５２が形成されている。キャパシタ導体パターン５１は、ビア導体パターンＶ５１によって線路導体パターン３１に接続されている。キャパシタ導体パターン５２は、ビア導体パターンＶ５２によって線路導体パターン３３に接続されている。
【００３２】
積層方向から平面視したとき、キャパシタ導体パターン５１，５２の各々は、キャパシタ導体パターン４１と重なっている。キャパシタ導体パターン４１，５１は、コンデンサＣ２を形成している。キャパシタ導体パターン４１，５２は、コンデンサＣ３を形成している。
【００３３】
誘電体層Ｌｙｒ６には、キャパシタ導体パターン６１が形成されている。誘電体層Ｌｙｒ７には、キャパシタ導体パターン７１，７２が形成されている。キャパシタ導体パターン７１は、ビア導体パターンＶ５１によってキャパシタ導体パターン５１に接続されている。キャパシタ導体パターン７２はビア導体パターンＶ５２によってキャパシタ導体パターン５２に接続されている。誘電体層Ｌｙｒ８にはキャパシタ導体パターン８１が形成されている。
【００３４】
積層方向から平面視したとき、キャパシタ導体パターン７１，７２は、キャパシタ導体パターン６１と重なっている。積層方向から平面視したとき、キャパシタ導体パターン８１は、キャパシタ導体パターン７１，７２に重なっている。キャパシタ導体パターン６１，７１，７２，８１はコンデンサＣ１を形成している。
【００３５】
誘電体層Ｌｙｒ９には、線路導体パターン９１が形成されている。線路導体パターン９１は、ビア導体パターンＶ５１によってキャパシタ導体パターン７１に接続されている。誘電体層Ｌｙｒ１０には、線路導体パターン１０１が形成されている。線路導体パターン１０１は、ビア導体パターンＶ５１，Ｖ６１によって線路導体パターン９１に接続されている。
【００３６】
誘電体層Ｌｙｒ１１には、線路導体パターン１１１が形成されている。線路導体パターン１１１は、ビア導体パターンＶ６１によって線路導体パターン１０１に接続されている。線路導体パターン１１１は、ビア導体パターンＶ５２によってキャパシタ導体パターン７２に接続されている。
【００３７】
誘電体層Ｌｙｒ１２には、線路導体パターン１２１が形成されている。線路導体パターン１２１は、ビア導体パターンＶ５２，Ｖ６１によって線路導体パターン１１１に接続されている。線路導体パターン９１，１０１，１１１，１２１はインダクタＬ１を形成している。インダクタＬ１は、積層方向に平行な巻回軸のまわりに巻回されている。
【００３８】
誘電体層Ｌｙｒ１〜Ｌｙｒ１２には、図１に示される回路に対応する回路パターンが形成されている。
【００３９】
誘電体層Ｌｙｒ１３には、線路導体パターン１３１が形成されている。誘電体層Ｌｙｒ１４の上面ＵＦには、既に説明したように上面シールド電極ＵＳＥ１が形成されている。上面シールド電極ＵＳＥ１は、ビア導体パターンＶ１３１によって線路導体パターン１３１に接続されている。
【００４０】
ローパスフィルタ１は、回路基板に配置される向き（実装方向）を識別する必要がある電子部品である。回路基板には様々な電子部品が近接して配置されるため、実装方向は、回路基板の法線方向（上面ＵＦの法線方向）から平面視したときにローパスフィルタ１の上面ＵＦにおいて確認することができる必要がある。
【００４１】
ローパスフィルタ１の上面ＵＦに方向識別マークを別途配置することにより、実装方向の識別が可能になる。しかし、方向識別マークをローパスフィルタ１の上面ＵＦに配置するためには、たとえば方向識別マークを上面シールド電極ＵＳＥ１と重ならないように配置する工程、あるいは方向識別マークを配置するための誘電体層を別途形成する工程が必要になる。その結果、ローパスフィルタ１の製造コストが高くなってしまう。
【００４２】
そこで実施の形態１においては、上面ＵＦの法線方向から平面視したとき、上面シールド電極ＵＳＥ１が特定軸に対して線対称とならないように上面シールド電極ＵＳＥ１を上面ＵＦに配置する。回路基板の法線方向から平面視した状態で、ローパスフィルタ１を１８０度回転させて回路基板に配置すると、ローパスフィルタ１の回路基板の法線方向からの見え方が変化する。そのため、ローパスフィルタ１の実装方向を識別することができる。上面シールド電極ＵＳＥ１が方向識別マークを兼ねるため、方向識別マークをローパスフィルタ１の上面ＵＦに配置するための工程が不要になる。その結果、ローパスフィルタ１の製造コストを抑制することができる。
【００４３】
図５は、ローパスフィルタ１を上面ＵＦの法線方向から平面視した図である。図５（ｂ）は、図５（ａ）に示されるローパスフィルタ１を１８０度回転した図である。図５（ａ）に示されるように、上面ＵＦは特定軸ＳＡに対して線対称である。そのため、上面ＵＦの法線方向から平面視したときの上面ＵＦの形状によっては、図５（ａ）に対応する実装方向および図５（ｂ）に対応する実装方向を識別することが困難である。
【００４４】
しかし、上面シールド電極ＵＳＥ１は、特定軸ＳＡに対して線対称となっていない。すなわち、上面シールド電極ＵＳＥ１の重心Ｇ１は、上面ＵＦの重心Ｇ１０からずれている。実施の形態１においては、上面ＵＦの法線方向から平面視した場合、上面シールド電極ＵＳＥ１は、特定軸ＳＡによって分けられる上面ＵＦの２つの領域のうち、一方の側の領域を覆っている。上面シールド電極ＵＳＥ１が覆っている領域のある側は、図５（ａ）と（ｂ）とでは反対になっている。そのため、図５（ａ）および図５（ｂ）にそれぞれ示されるローパスフィルタ１の見え方が異なる。その結果、ローパスフィルタ１においては、図５（ａ）に対応する実装方向および図５（ｂ）に対応する実装方向を識別することができる。
【００４５】
以上、実施の形態１に係る電子部品によれば、上面の法線方向から平面視したとき、電子部品の上面に配置された上面シールド電極の重心が、電子部品の上面の重心からずれている。回路基板の法線方向から平面視した状態で、電子部品を１８０度回転させて回路基板に配置すると、回路基板の法線方向からの電子部品の見え方が変化するため、電子部品の実装方向を識別することができる。上面シールド電極が方向識別マークを兼ねるため、方向識別マークを電子部品の上面に別途配置するための工程が不要になる。その結果、シールド電極を備え、実装方向の識別が可能な電子部品の製造コストを抑制することができる。
【００４６】
［実施の形態１の変形例１］
実施の形態１においては、側面に配置されているシールド電極は、最下層の側面および最上層の側面には形成されていない。製造工程上可能である場合、側面に配置されているシールド電極は、最下層の側面から最上層の側面まで形成されてもよい。
【００４７】
図６は、実施の形態１の変形例１に係る電子部品の一例であるローパスフィルタ１Ａの外観斜視図である。図６に示されるように、側面ＳＦ１〜ＳＦ４に配置されている帯状導体パターンＢＰ１２Ａ〜ＢＰ１４Ａ，ＢＰ２２Ａ，ＢＰ３２Ａ〜ＢＰ３４Ａ，ＢＰ４２Ａの各々は、最下層の誘電体層Ｌｙｒ１の側面から最上層の誘電体層Ｌｙｒ１４の側面まで形成されている。上面シールド電極ＵＳＥ１は、帯状導体パターンＢＰ１２Ａ，ＢＰ１３Ａ，ＢＰ２２Ａ，ＢＰ３２Ａ，ＢＰ３３Ａの各々に接続されている。
【００４８】
ローパスフィルタ１Ａにおいては、上面シールド電極ＵＳＥ１が接地された側面シールド電極に直接接続される。そのため、図３に示されるローパスフィルタ１と異なり、上面シールド電極ＵＳＥ１と側面に配置されたシールド電極とを接続するための導体パターン（ローパスフィルタ１におけるビア導体パターンＶ１３１および線路導体パターン１３１）および当該導体パターンを形成するための誘電体層（ローパスフィルタ１における誘電体層Ｌｙｒ１３）が不要になる。
【００４９】
製造工程上、シールド電極を最下層から最上層まで形成することができる場合には、側面に配置されるシールド電極の形状および配置を考慮して、上面シールド電極を接地するために適した構成として、実施の形態１あるいは実施の形態１の変形例１を適宜選択することができる。
【００５０】
［実施の形態１の変形例２］
実施の形態１および実施の形態１の変形例１においては、上面シールド電極は、側面に配置されているシールド電極を介して接地されている。側面にシールド電極が配置されていない場合には、図７に示されるローパスフィルタ１Ｂのように、上面シールド電極ＵＳＥ１と接地電極ＧＮＤ１とをビア導体パターンＶ２１１Ｂによって直接接続してもよい。この場合、実施の形態１の変形例１と同様に、上面シールド電極ＵＳＥ１と側面に配置されたシールド電極とを接続するための導体パターンおよび当該導体パターンを形成するための誘電体層が不要になる。
【００５１】
［実施の形態１の変形例３］
実施の形態１および実施の形態１の変形例１，２においては、直方体状のローパスフィルタについて説明した。本発明に係る電子部品の形状は、直方体状に限定されず、たとえば図８に示されるローパスフィルタ１Ｃのように、円柱状であってもよい。
【００５２】
ローパスフィルタ１Ｃにおいて上面ＵＦ３には、上面シールド電極ＵＳＥ１Ｃが配置されている。側面ＳＦ３１には、帯状導体パターンＢＰ１１Ｃ〜ＢＰ１４Ｃが配置されている。側面ＳＦ３１に配置されているシールド電極は、誘電体層Ｌｙｒ１Ｃ（最下層）の側面および誘電体層Ｌｙｒ１４Ｃ（最上層）の側面には形成されていない。
【００５３】
帯状導体パターンＢＰ１１Ｃは、側面を一周するように配置されている。帯状導体パターンＢＰ１２Ｃ〜ＢＰ１４Ｃは側面に沿って間隔をあけて配置されている。帯状導体パターンＢＰ１２Ｃ〜ＢＰ１４Ｃの各々は、Ｚ軸方向に延びており、帯状導体パターンＢＰ１１Ｃと直交している。
【００５４】
本発明に係る電子部品の形状は、電子部品の構造あるいは用途に合わせて適宜選択することができる。
【００５５】
［実施の形態１の変形例４および５］
実施の形態１および実施の形態１の変形例１〜３においては、上面ＵＦの法線方向から平面視した場合、上面シールド電極は、特定軸によって分けられる上面の２つの領域のうち、一方の側の全域を覆っている。上面シールド電極は、特定軸によって分けられる上面の２つの領域のうち、一方の側の全域を覆っている必要はなく、特定軸に対して線対称となっていなければよい。
【００５６】
たとえば、図９に示されるローパスフィルタ１Ｄのように、上面シールド電極ＵＳＥ１Ｄが特定軸ＳＡを跨いで配置され、特定軸ＳＡによって分けられる各領域の一部を覆っていてもよい。
【００５７】
また、図１０に示されるローパスフィルタ１Ｅのように、上面シールド電極ＵＳＥ１Ｅが、特定軸ＳＡによって分けられる２つの領域の一方の一部を覆うように配置されていてもよい。
【００５８】
本発明に係る電子部品において、上面シールド電極の配置は、たとえば電子部品内部の回路パターンの構造あるいは回路基板上の電子部品の配置によって適宜選択することができる。
【００５９】
以上、実施の形態１の変形例１〜５に係る電子部品によっても、上面シールド電極が方向識別マークを兼ねるため、シールド電極を備え、実装方向の識別が可能な電子部品の製造コストを抑制することができる。
【００６０】
［実施の形態２］
実施の形態１および実施の形態１の変形例１〜４においては、上面の法線方向から平面視したとき、電子部品の内部の回路パターンと重なるシールド電極は、上面シールド電極のみである場合について説明した。上面シールド電極は方向識別マークを兼ねる必要があるので、上面の全域を覆うことができない。
【００６１】
実施の形態２においては、上面の法線方向から平面視したとき、電子部品の内部の回路パターンと重なるシールド電極に、上面シールド電極に加えて電子部品の内部に配置された内層シールド電極が含まれる場合について説明する。実施の形態２によれば、上面シールド電極および内層シールド電極により、上面の法線方向から平面視したとき、上面の全域を覆うことが可能になる。
【００６２】
実施の形態２と実施の形態１との違いは、実施の形態１の構成に加えて内層シールド電極が配置される点である。それ以外の点については同様であるため、説明を繰り返さない。
【００６３】
図１１は、実施の形態２に係る電子部品の一例であるローパスフィルタ２の外観透視図である。図１１においても説明を容易にするために、ローパスフィルタ２の内部に形成されている回路パターンを示していない。
【００６４】
図１１に示されるように、上面ＵＦには、上面シールド電極ＵＳＥ２が配置されている。誘電体層Ｌｙｒ１３には、内層シールド電極ＩＳＥ２が配置されている。上面シールド電極ＵＳＥ２と内層シールド電極ＩＳＥ２とは、ビア導体パターンＶ１４１〜Ｖ１４３によって接続されている。内層シールド電極ＩＳＥ２は、帯状導体パターンＢＰ１３，ＢＰ１４，ＢＰ３３，ＢＰ３４，ＢＰ４２の各々に接続されている。
【００６５】
図１２は、ローパスフィルタ２を上面ＵＦの法線方向から平面視した図である。図１２に示されるように、上面シールド電極ＵＳＥ２は、特定軸ＳＡに対して線対称となっていない。その結果、ローパスフィルタ２によれば、実装方向を識別することができる。
【００６６】
さらに、上面ＵＦの法線方向から平面視した場合、上面シールド電極ＵＳＥ２および内層シールド電極ＩＳＥ２は、上面ＵＦの全域を覆っている。そのため、実施の形態２においては、積層方向におけるシールド効果を実施の形態１よりも高めることができる。
【００６７】
以上、実施の形態２に係る電子部品によれば、電子部品の上面に配置された上面シールド電極が特定軸に対して線対称となっていない。回路基板の法線方向から平面視した状態で、電子部品を１８０度回転させて回路基板に配置すると、回路基板の法線方向からの電子部品の見え方が変化するため、電子部品の実装方向を識別することができる。上面シールド電極が方向識別マークを兼ねるため、方向識別マークを電子部品の上面に別途配置するための工程が不要になる。その結果、シールド電極を備え、実装方向の識別が可能な電子部品の製造コストを抑制することができる。
【００６８】
さらに、実施の形態２に係る電子部品によれば、積層方向におけるシールド効果を高めることができる。
【００６９】
［実施の形態２の変形例１］
実施の形態２においては、側面に配置されているシールド電極は、最下層の側面および最上層の側面には形成されていない。製造工程上可能である場合には、実施の形態１の変形例１と同様に、側面に配置されているシールド電極は、最下層の側面および最上層の側面に形成されてもよい。
【００７０】
図１３は、実施の形態２の変形例１に係る電子部品の一例であるローパスフィルタ２Ａの外観斜視図である。上面シールド電極ＵＳＥ２Ａは、帯状導体パターンＢＰ１２Ａ，ＢＰ１３Ａ，ＢＰ２２Ａ，ＢＰ３２Ａ，ＢＰ３３Ａの各々に接続されている。内層シールド電極ＩＳＥ２Ａは、帯状導体パターンＢＰ１３Ａ，ＢＰ１４Ａ，ＢＰ３３Ａ，ＢＰ３４Ａ，ＢＰ４２Ａの各々に接続されている。
【００７１】
ローパスフィルタ２Ａにおいては、上面シールド電極ＵＳＥ２Ａが側面に配置されたシールド電極に直接接続される。そのため、図１１に示されるローパスフィルタ２と異なり、上面シールド電極ＵＳＥ２Ａと内層シールド電極ＩＳＥ２Ａとを接続するためのビア導体パターン（ローパスフィルタ２におけるビア導体パターンＶ１４１〜Ｖ１４３）が不要になる。
【００７２】
また、実施の形態２においては、上面シールド電極ＵＳＥ２を接地するために、上面シールド電極ＵＳＥ２と内層シールド電極ＩＳＥ２とをビア導体パターンＶ１４１〜Ｖ１４３によって接続する必要があるため、図１２に示されるように、上面ＵＦの法線方向から平面視したとき、上面シールド電極ＵＳＥ２と内層シールド電極ＩＳＥ２とが重なっている必要がある。しかし、実施の形態２の変形例１においては、上面シールド電極ＵＳＥ２Ａが接地されている側面シールド電極に直接接続するため、上面シールド電極ＵＳＥ２Ａと内層シールド電極ＩＳＥ２Ａとを接続するためのビア導体パターンを形成する必要がない。そのため、図１４に示されるように上面シールド電極ＵＳＥ２Ａと内層シールド電極ＩＳＥ２Ａとが重なっている必要はない。
【００７３】
製造工程上、シールド電極を最下層から最上層まで配置することができる場合には、側面に配置されるシールド電極の形状および配置を考慮し、上面シールド電極を接地するために適した構成として、実施の形態２あるいは実施の形態２の変形例１を適宜選択することができる。
【００７４】
［実施の形態２の変形例２〜４］
実施の形態２および実施の形態２の変形例１において、上面シールド電極は、側面に配置されているシールド電極を介して接地されている。上面シールド電極は接地されていればよく、シールド電極を介する必要はない。
【００７５】
上面シールド電極と内層シールド電極とがビア導体パターンによって接続されている場合には、図１５に示されるローパスフィルタ２Ｂのように、上面シールド電極ＵＳＥ２と接地電極ＧＮＤ１とをビア導体パターンＶ２２１Ｂによって接続してもよい。あるいは図１６に示されるローパスフィルタ２Ｃのように、内層シールド電極ＩＳＥ２と接地電極ＧＮＤ４とをビア導体パターンＶ２２２Ｃによって接続してもよい。
【００７６】
上面シールド電極と内層シールド電極とがビア導体パターンによって接続されている場合には、図１７に示されるローパスフィルタ２Ｄのように、上面シールド電極ＵＳＥ２Ｄと接地電極ＧＮＤ１とがビア導体パターンＶ２２１Ｄによって接続されるとともに、内層シールド電極ＩＳＥ２Ｄと接地電極ＧＮＤ４とが、ビア導体パターンＶ２２２Ｄによって接続されてもよい。
【００７７】
［実施の形態２の変形例５および６］
本発明に係る電子部品において、上面シールド電極および内層シールド電極の各々と電子部品を形成する各誘電体層との間に寄生容量が生じる場合がある。当該寄生容量は、電子部品の特性に影響を与え得るため、当該寄生容量を調節する必要がある。
【００７８】
たとえば、上面シールド電極および内層シールド電極の各々と各誘電体層との間に生じる寄生容量を小さくしたい場合、図１８に示されるローパスフィルタ２Ｅのように、ローパスフィルタ２Ｅを構成する各誘電体層との距離がより遠い上面シールド電極ＵＳＥ２Ｅの面積を、内層シールド電極ＩＳＥ２Ｅの面積よりも大きくする。このような構成により、各誘電体層との距離がより近い内層シールド電極ＩＳＥ２Ｅと各誘電体層との間に生じる寄生容量を小さくすることができる。その結果、上面シールド電極ＵＳＥ２Ｅおよび内層シールド電極ＩＳＥ２Ｅの各々と各誘電体層との間に生じる寄生容量を小さくすることができる。
【００７９】
逆に、上面シールド電極および内層シールド電極の各々と各誘電体層との間に生じる寄生容量を接地コンデンサ（シャントコンデンサ）として利用したい場合等、当該寄生容量を大きくしたい場合がある。このような場合、図１９に示されるローパスフィルタ２Ｆのように、上面シールド電極ＵＳＥ２Ｆの面積を内層シールド電極ＩＳＥ２Ｆの面積よりも小さくする。このような構成により、各誘電体層との距離がより近い内層シールド電極ＩＳＥ２Ｆと各誘電体層との間に生じる寄生容量を大きくすることができる。その結果、上面シールド電極ＵＳＥ２Ｆおよび内層シールド電極ＩＳＥ２Ｆの各々と各誘電体層との間に生じる寄生容量を大きくすることができる。
【００８０】
［実施の形態２の変形例７］
実施の形態２の変形例７においては、上面シールド電極に上面の法線方向に貫通する孔が形成されている場合について説明する。図２０は、実施の形態２の変形例７に係る電子部品の一例であるローパスフィルタ２Ｇの外観斜視図である。図２０に示されるローパスフィルタ２Ｇの構成は、図１７に示されるローパスフィルタ２Ｄの上面シールド電極ＵＳＥ２Ｄ、内層シールド電極ＩＳＥ２Ｄ、ビア導体パターンＶ２２１Ｄ，Ｖ２２２Ｄが、それぞれ上面シールド電極ＵＳＥ２Ｇ、内層シールド電極ＩＳＥ２Ｇ、ビア導体パターンＶ２２１Ｇ，Ｖ２２２Ｇにそれぞれ置き換えられた構成である。それ以外の構成は同様であるため、説明を繰り返さない。
【００８１】
上面シールド電極ＵＳＥ２Ｇには、上面ＵＦの法線方向に貫通する孔Ｈ１が形成されている。上面シールド電極ＵＳＥ２Ｇは、ビア導体パターンＶ２２２Ｇによって接地電極ＧＮＤ４に接続されている。内層シールド電極ＩＳＥ２Ｇは、ビア導体パターンＶ２２１Ｇによって接地電極ＧＮＤ１に接続されている。孔Ｈ１と内層シールド電極ＩＳＥ２Ｇとは、ほぼ同一の形状である。
【００８２】
図２１は、図２０のローパスフィルタ２Ｇを上面ＵＦの法線方向から平面視した図である。図２１に示されるように、上面ＵＦの法線方向から平面視したとき、上面シールド電極ＵＳＥ２Ｇおよび内層シールド電極ＩＳＥ２Ｇにより、上面ＵＦの全域が覆われている。
【００８３】
以上、実施の形態２の変形例１〜変形例７に係る電子部品によっても、上面シールド電極が方向識別マークを兼ねるため、シールド電極を備え、実装方向の識別が可能な電子部品の製造コストを抑制することができる。
【００８４】
今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８５】
１，１Ａ〜１Ｅ，２，２Ａ〜２Ｇ  ローパスフィルタ、２１，２２，３１〜３３，９１，１０１，１１１，１２１，１３１  線路導体パターン、４１，５１，５２，６１，７１，７２，８１  キャパシタ導体パターン、ＢＰ１１〜ＢＰ１４，ＢＰ１２Ａ〜１４Ａ，ＢＰ１１Ｃ〜ＢＰ１４Ｃ，ＢＰ２１，ＢＰ２２Ａ，ＢＰ２２，ＢＰ３１〜ＢＰ３４，ＢＰ３２Ａ〜ＢＰ３４Ａ，ＢＰ４１，ＢＰ４２Ａ，ＢＰ４２  帯状導体パターン、Ｃ１〜Ｃ３  コンデンサ、ＧＮＤ  接地点、ＧＮＤ１〜ＧＮＤ４  接地電極、ＵＳＥ１，ＵＳＥ１Ｄ，ＵＳＥ１Ｅ，ＵＳＥ１Ｃ，ＵＳＥ２，ＵＳＥ２Ａ，ＵＳＥ２Ｄ，ＵＳＥ２Ｅ，ＵＳＥ２Ｆ，ＵＳＥ２Ｇ  上面シールド電極、ＩＳＥ２，ＩＳＥ２Ａ，ＩＳＥ２Ｄ，ＩＳＥ２Ｅ，ＩＳＥ２Ｆ，ＩＳＥ２Ｇ  内層シールド電極、Ｌ１，Ｌ２  インダクタ、ＬＣ１  並列共振器、ＬＣ２  直列共振器、Ｌｙｒ１〜Ｌｙｒ１４，Ｌｙｒ１Ｃ，Ｌｙｒ１４Ｃ  誘電体層、Ｐ１，Ｐ２  入出力端子、ＢＦ  底面、ＳＦ１〜ＳＦ４，ＳＦ３１  側面、ＵＦ，ＵＦ３  上面、Ｖ２１，Ｖ２２，Ｖ３１〜Ｖ３３，Ｖ４１，Ｖ５１，Ｖ５２，Ｖ６１，Ｖ１３１，Ｖ１４１，Ｖ１４３，Ｖ２１１Ｂ，Ｖ２２１Ｂ，Ｖ２２１Ｄ，Ｖ２２１Ｇ，Ｖ２２２Ｃ，Ｖ２２２Ｄ，Ｖ２２２Ｇ  ビア導体パターン。
【図１】
2018070145.tif 000003
【図２】
2018070145.tif 000004
【図３】
2018070145.tif 000005
【図４】
2018070145.tif 000006
【図５】
2018070145.tif 000007
【図６】
2018070145.tif 000008
【図７】
2018070145.tif 000009
【図８】
2018070145.tif 000010
【図９】
2018070145.tif 000011
【図１０】
2018070145.tif 000012
【図１１】
2018070145.tif 000013
【図１２】
2018070145.tif 000014
【図１３】
2018070145.tif 000015
【図１４】
2018070145.tif 000016
【図１５】
2018070145.tif 000017
【図１６】
2018070145.tif 000018
【図１７】
2018070145.tif 000019
【図１８】
2018070145.tif 000020
【図１９】
2018070145.tif 000021
【図２０】
2018070145.tif 000022
【図２１】
2018070145.tif 000023
【手続補正書】
【提出日】平成31年3月11日(2019.3.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
ＬＣ直列共振器ＬＣ２は、インダクタＬ２、コンデンサＣ２、およびコンデンサＣ３を含む。インダクタＬ２は、一方端が接地点ＧＮＤに接続されている。コンデンサＣ２は、入出力端子Ｐ１とインダクタＬ２の他方端との間に接続されている。コンデンサＣ３は、入出力端子Ｐ２とインダクタＬ２の他方端との間に接続されている。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2018070145.tif 000024
【国際調査報告】
2018070145.tif 000025
2018070145.tif 000026
2018070145.tif 000027
2018070145.tif 000028