(57)【要約】【課題】小電流領域および大電流領域の両方における良好なスイッチング特性と、良好な逆方向耐圧とを両立することができる半導体装置を提供する。【解決手段】表面、その反対側の裏面および端面を有する半導体層と、前記半導体層の表面部に形成されたＭＩＳトランジスタ構造と、前記半導体層の前記裏面側に互いに隣接して形成された第１導電型部および第２導電型部と、前記半導体層の前記裏面上に形成され、前記第１導電型部とショットキー接合を形成し、前記第２導電型部とオーミック接触を形成する第１電極とを含む、半導体装置を提供する。
2018034127.tif 000002
【特許請求の範囲】
【請求項１】
表面、その反対側の裏面および端面を有する半導体層と、
前記半導体層の表面部に形成されたＭＩＳトランジスタ構造と、
前記半導体層の前記裏面側に互いに隣接して形成された第１導電型部および第２導電型部と、
前記半導体層の前記裏面上に形成され、前記第１導電型部とショットキー接合を形成し、前記第２導電型部とオーミック接触を形成する第１電極とを含む、半導体装置。
【請求項２】
前記半導体層は、第１導電型の半導体層を含み、
前記第１導電型部は、前記第１導電型の半導体層の裏面部を含み、
前記第２導電型部は、前記第１導電型の半導体層の前記裏面部に選択的に形成された第２導電型の不純物領域を含む、請求項１に記載の半導体装置。
【請求項３】
前記半導体層は、第１導電型の第１半導体層と、前記第１半導体層の裏面側に形成された第２導電型の第２半導体層とを含み、
前記第２導電型層には、前記第１導電型層に達する底部を有するトレンチが選択的に形成されており、
前記第１導電型部は、前記トレンチの底部に露出する前記第１導電型層の裏面部を含み、
前記第２導電型部は、前記第２導電型層によって構成されている、請求項１に記載の半導体装置。
【請求項４】
前記ＭＩＳトランジスタ構造は、第２導電型のボディ領域と、前記ボディ領域の表面部に形成された第１導電型のソース領域と、前記ボディ領域および前記ソース領域の少なくとも一部に接するように形成されたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ボディ領域に対向するゲート電極と、前記ゲート電極の上方および側方を覆うように形成された層間絶縁膜と、前記ソース領域に接続され前記層間絶縁膜の上方に形成されたソース電極とを含み、
前記半導体層において前記ボディ領域に対して前記半導体層の前記裏面側に配置された第１導電型のドリフト領域は、前記第１電極と接続される領域がドレイン領域となる、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域において前記第１導電型部の裏面側に選択的に形成され、前記ドリフト領域よりも高い抵抗を有する高抵抗領域または第２導電型の不純物領域からなる電界緩和領域を含む、請求項４に記載の半導体装置。
【請求項６】
前記半導体層がＳｉＣであって、前記電界緩和領域は、１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有する高抵抗領域を含む、請求項５に記載の半導体装置。
【請求項７】
前記半導体層がＳｉＣであって、前記電界緩和領域は、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３の不純物濃度を有する第２導電型の不純物領域を含む、請求項５に記載の半導体装置。
【請求項８】
前記第１導電型部は、前記半導体層の裏面側に略一様な平坦部を有しており、
前記電界緩和領域は、前記平坦部に形成されている、請求項５〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記第１導電型部は、前記半導体層の裏面側に選択的にトレンチを有しており、
前記電界緩和領域は、前記トレンチの内面に沿って形成されている、請求項５〜７のいずれか一項に記載の半導体装置。
【請求項１０】
前記半導体層は、前記半導体層の前記表面側および前記裏面側の少なくとも一方に形成され、前記ドリフト領域よりも高い不純物濃度を有する第１導電型のフィールドストップ領域をさらに含む、請求項４に記載の半導体装置。
【請求項１１】
前記フィールドストップ領域は、前記半導体層の前記表面または前記裏面から離れた深さ位置に配置されている、請求項１０に記載の半導体装置。
【請求項１２】
前記フィールドストップ領域は、前記半導体層の前記表面または前記裏面に達するように形成されている、請求項１０に記載の半導体装置。
【請求項１３】
前記第１導電型部は、１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３の不純物濃度を有し、
前記第１電極は、Ｔｉ、Ｎｉ、ＭｏまたはＡｕからなる、請求項１〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域の周囲領域に形成された表面終端構造をさらに含む、請求項１〜１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記第１電極は、前記半導体層の前記端面よりも内側に離れた位置に周縁を有しており、
前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域の周囲領域において前記半導体層の前記裏面側に形成され、前記第１電極の周縁部に重なるように配置された裏面終端構造をさらに含む、請求項１〜１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記裏面終端構造は、前記第１電極の前記周縁よりも内側の内側周縁と、前記第１電極の前記周縁よりも外側であって前記半導体層の前記端面よりも内側に離れた位置の外側周縁とを有している、請求項１５に記載の半導体装置。
【請求項１７】
前記裏面終端構造は、前記第１電極の前記周縁部に重なる部分を少なくとも一つ含む複数の部分からなる、請求項１５または１６に記載の半導体装置。
【請求項１８】
前記裏面終端構造は、前記半導体層の前記端面に達するように形成されている、請求項１５に記載の半導体装置。
【請求項１９】
前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域の周囲領域において前記半導体層の前記表面から前記裏面まで達するように形成され、前記半導体層よりも高い抵抗を有する高抵抗領域または第２導電型の不純物領域からなる周囲電界緩和領域をさらに含む、請求項１〜１４のいずれか一項に記載の半導体装置。
【請求項２０】
前記半導体層がＳｉＣであって、前記周囲電界緩和領域は、１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有する高抵抗領域を含む、請求項１９に記載の半導体装置。
【請求項２１】
前記半導体層がＳｉＣであって、前記周囲電界緩和領域は、１×１０１８ｃｍ−３〜１×１０２２ｃｍ−３の不純物濃度を有する第２導電型の不純物領域を含む、請求項１９に記載の半導体装置。
【請求項２２】
前記周囲電界緩和領域は、前記半導体層の前記端面から内側に間隔を空けて、前記活性領域を囲むように形成されている、請求項１９〜２１のいずれか一項に記載の半導体装置。
【請求項２３】
前記半導体層は、前記周囲電界緩和領域と前記半導体層の前記端面との間に第１導電型の周囲不純物領域を含み、
前記第１電極は、前記半導体層の前記裏面において前記周囲不純物領域に接しており、
前記半導体装置は、前記半導体層の前記表面において前記周囲不純物領域に接しており、前記第１電極に電気的に接続された補助電極を含む、請求項２２に記載の半導体装置。
【請求項２４】
前記補助電極は、前記周囲電界緩和領域と前記周囲不純物領域との境界部を跨るように形成され、前記周囲電界緩和領域および前記周囲不純物領域の両方に接している、請求項２３に記載の半導体装置。
【請求項２５】
前記周囲電界緩和領域は、前記半導体層の前記端面に至るように形成されている、請求項１９〜２１のいずれか一項に記載の半導体装置。
【請求項２６】
前記第２導電型部は、前記ＭＩＳトランジスタ構造の１つのセル幅以上の最小幅Ｗｍｉｎを有している、請求項１〜２５のいずれか一項に記載の半導体装置。
【請求項２７】
前記第２導電型部は、前記半導体層の厚さの２倍以上の最小幅Ｗｍｉｎを有している、請求項１〜２６のいずれか一項に記載の半導体装置。
【請求項２８】
複数の前記第２導電型部が、平面視においてストライプ状に配列されている、請求項１〜２７のいずれか一項に記載の半導体装置。
【請求項２９】
複数の前記第２導電型部が、平面視においてそれぞれが多角形状または円形状に形成され、離散的に配列されている、請求項１〜２７のいずれか一項に記載の半導体装置。
【請求項３０】
請求項１〜２９のいずれか一項に記載の半導体装置と、
前記半導体装置を搭載するリードフレームと、
前記半導体装置と前記リードフレームの少なくとも一部とを封止する封止樹脂とを有する、半導体パッケージ。
【請求項３１】
請求項１〜２９のいずれか一項に記載の半導体装置を双方向スイッチ素子として用いた、電源変換装置。
【請求項３２】
前記双方向スイッチ素子を多相入力から多相出力へのマトリクスコンバータ回路のスイッチ回路として用いた、請求項３１に記載の電源変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、小電流領域および大電流領域の両方において良好なスイッチング特性を達成するために、縦型ｎチャネルＭＯＳＦＥＴの裏面側に選択的にｐ型コレクタ領域を設けることによって、ＭＯＳＦＥＴ機能に加えてＩＧＢＴ機能も備える、いわゆるハイブリッドＭＯＳＦＥＴが提案されている。この種のハイブリッドＭＯＳＦＥＴは、たとえば、特許文献１および２に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１１０３７３号公報
【特許文献２】国際公開第２０１５／１５９９５３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１および２では、ＭＯＳＦＥＴおよびＩＧＢＴのハイブリッド機能のおかげで、小電流領域および大電流領域の両方において良好なスイッチング特性を達成することができる。【０００５】
一方、裏面電極が、基板の裏面側に形成されたｎ＋型ドレイン領域およびｐ＋型コレクタ領域の両方にオーミック接触しているため、トランジスタ構造に逆方向電圧が印加されたときに電流が流れる構造になっており、逆耐圧をもたない。【０００６】
本発明の目的は、小電流領域および大電流領域の両方における良好なスイッチング特性と、良好な逆方向耐圧とを両立することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る半導体装置は、表面、その反対側の裏面および端面を有する半導体層と、前記半導体層の表面部に形成されたＭＩＳトランジスタ構造と、前記半導体層の前記裏面側に互いに隣接して形成された第１導電型部および第２導電型部と、前記半導体層の前記裏面上に形成され、前記第１導電型部とショットキー接合を形成し、前記第２導電型部とオーミック接触を形成する第１電極とを含む。【０００８】
この構成によれば、半導体装置は、ＭＩＳトランジスタ構造に対して、第１導電型部および第２導電型部が、それぞれ、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のドレイン領域およびＩＧＢＴ（Insulated Gate Bipolar Semiconductor）のコレクタ領域を構成している。つまり、共通のＭＩＳトランジスタ構造に対して互いに異なる導電型の電極接触部を裏面側に設けることで、半導体装置は、ＭＩＳＦＥＴおよびＩＧＢＴが同一の半導体層に集積化されたＨｙｂｒｉｄ−ＭＩＳ（Hybrid - Metal Insulator Semiconductor）構造を有している。【０００９】
ＭＩＳＦＥＴは、主に低耐圧領域（たとえば、５ｋＶ以下）で使用する素子として有効である。ＭＩＳＦＥＴがオン状態にされると、ドレイン電流は、ドレイン電圧が０Ｖの時から立ち上がり、その後ドレイン電圧の増加に応じてリニアに増加する。したがって、ＭＩＳＦＥＴでは、良好な小電流領域の特性を示すことができる。一方、ドレイン電流は、ドレイン電圧の増加に対してリニア増加するので、大電流領域でＭＩＳＦＥＴを使用する場合には、印加されるドレイン電圧の増加に応じて、半導体層の面積を拡大しなければならない。【００１０】
一方、ＩＧＢＴは、主に高耐圧領域（たとえば、１０ｋＶ以上）で使用する素子として有効である。ＩＧＢＴの場合、バイポーラトランジスタの伝導度変調特性を有するため、高耐圧で大電流制御が可能である。したがって、ＩＧＢＴでは、半導体層の面積を拡大することなく、良好な大電流領域の特性を示すことができる。【００１１】
これらから、ＭＩＳＦＥＴとＩＧＢＴとを同一の半導体層に集積化することにより、低耐圧領域から高耐圧領域にかけて広い動作範囲を実現できる。つまり、高耐圧素子として使用できながらも、小電流領域において、ＭＩＳＦＥＴ（ユニポーラ）動作を実現し、大電流領域においてＩＧＢＴ（バイポーラ）動作を実現できる半導体装置を提供することができる。その結果、小電流領域および大電流領域の両方において良好なスイッチング特性を達成することができる。【００１２】
また、本発明の一実施形態に係る半導体装置では、たとえばＭＩＳＦＥＴ構造に逆方向電圧が印加されたときに、ＭＩＳトランジスタ構造内のｐｎ接合によるボディダイオード（寄生ダイオード）を介して半導体層の内部を厚さ方向に電流が流れる。しかしながら、本発明の構造であれば、当該電流を、第１導電型部と第１電極との間に形成されたショットキー障壁によって阻止することができる。その結果、良好な逆方向耐圧を確保することができる。【００１３】
本発明の一実施形態に係る半導体装置では、前記半導体層は、第１導電型の半導体層を含み、前記第１導電型部は、前記第１導電型の半導体層の裏面部を含み、前記第２導電型部は、前記第１導電型の半導体層の前記裏面部に選択的に形成された第２導電型の不純物領域を含んでいてもよい。【００１４】
本発明の一実施形態に係る半導体装置では、前記半導体層は、第１導電型の第１半導体層と、前記第１半導体層の裏面側に形成された第２導電型の第２半導体層とを含み、前記第２導電型層には、前記第１導電型層に達する底部を有するトレンチが選択的に形成されており、前記第１導電型部は、前記トレンチの底部に露出する前記第１導電型層の裏面部を含み、前記第２導電型部は、前記第２導電型層によって構成されていてもよい。【００１５】
本発明の一実施形態に係る半導体装置では、前記ＭＩＳトランジスタ構造は、第２導電型のボディ領域と、前記ボディ領域の表面部に形成された第１導電型のソース領域と、前記ボディ領域および前記ソース領域の少なくとも一部に接するように形成されたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ボディ領域に対向するゲート電極と、前記ゲート電極の上方および側方を覆うように形成された層間絶縁膜と、前記ソース領域に接続され前記層間絶縁膜の上方に形成されたソース電極とを含み、前記半導体層において前記ボディ領域に対して前記半導体層の前記裏面側に配置された第１導電型のドリフト領域は、前記第１電極と接続される領域がドレイン領域となっていてもよい。【００１６】
本発明の一実施形態に係る半導体装置では、前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域において前記第１導電型部の裏面側に選択的に形成され、前記ドリフト領域よりも高い抵抗を有する高抵抗領域または第２導電型の不純物領域からなる電界緩和領域を含んでいてもよい。【００１７】
この構成によれば、ドリフト領域と第１電極（ドレイン電極）との間のショットキー界面の電界を緩和することができる。これにより、第１電極として比較的仕事関数の小さな金属を使用しても逆方向リーク電流を低減できるので、当該金属を使用することによって、低いオン抵抗を確保することができる。【００１８】
本発明の一実施形態に係る半導体装置では、前記半導体層がＳｉＣである場合、前記電界緩和領域は、１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有する高抵抗領域を含んでいてもよいし、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３の不純物濃度を有する第２導電型の不純物領域を含んでいてもよい。【００１９】
本発明の一実施形態に係る半導体装置では、前記第１導電型部は、前記半導体層の裏面側に略一様な平坦部を有しており、前記電界緩和領域は、前記平坦部に形成されていてもよい。【００２０】
本発明の一実施形態に係る半導体装置では、前記第１導電型部は、前記半導体層の裏面側に選択的にトレンチを有しており、前記電界緩和領域は、前記トレンチの内面に沿って形成されていてもよい。【００２１】
本発明の一実施形態に係る半導体装置では、前記半導体層は、前記半導体層の前記表面側および前記裏面側の少なくとも一方に形成され、前記ドリフト領域よりも高い不純物濃度を有する第１導電型のフィールドストップ領域をさらに含んでいてもよい。この場合、前記フィールドストップ領域は、前記半導体層の前記表面または前記裏面から離れた深さ位置に配置されていてもよいし、前記半導体層の前記表面または前記裏面に達するように形成されていてもよい。【００２２】
この構成によれば、ソース−ドレイン間に電圧が印加されたときに、低電圧側から延びる空乏層が高電圧側の導電パターン（たとえば、ＭＩＳトランジスタ構造）にまで達することを防止することができる。これにより、パンチスルー現象によるリーク電流を防止することができる。【００２３】
本発明の一実施形態に係る半導体装置では、前記第１導電型部は、１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３の不純物濃度を有し、前記第１電極は、Ｔｉ、Ｎｉ、ＭｏまたはＡｕからなっていてもよい。【００２４】
本発明の一実施形態に係る半導体装置では、前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域の周囲領域に形成された表面終端構造をさらに含んでいてもよい。【００２５】
本発明の一実施形態に係る半導体装置では、前記第１電極は、前記半導体層の前記端面よりも内側に離れた位置に周縁を有しており、前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域の周囲領域において前記半導体層の前記裏面側に形成され、前記第１電極の周縁部に重なるように配置された裏面終端構造をさらに含んでいてもよい。【００２６】
この構成によれば、第１電極の周縁部に重なるように裏面終端構造が形成されているため、逆方向電圧印加時に、空乏層が半導体層の端面（チップ端面）にまで達することを防止することができる。これにより、ダイシングによって半導体層の端面に欠陥領域が存在していても、当該欠陥領域において電子・正孔対の生成によるリーク電流が流れることを防止することもできる。【００２７】
本発明の一実施形態に係る半導体装置では、前記裏面終端構造は、前記第１電極の前記周縁よりも内側の内側周縁と、前記第１電極の前記周縁よりも外側であって前記半導体層の前記端面よりも内側に離れた位置の外側周縁とを有していてもよい。【００２８】
本発明の一実施形態に係る半導体装置では、前記裏面終端構造は、前記第１電極の前記周縁部に重なる部分を少なくとも一つ含む複数の部分からなっていてもよいし、前記半導体層の前記端面に達するように形成されていてもよい。【００２９】
本発明の一実施形態に係る半導体装置では、前記半導体層は、前記ＭＩＳトランジスタ構造が形成された活性領域の周囲領域において前記半導体層の前記表面から前記裏面まで達するように形成され、前記半導体層よりも高い抵抗を有する高抵抗領域または第２導電型の不純物領域からなる周囲電界緩和領域をさらに含んでいてもよい。【００３０】
この構成によれば、ＭＩＳトランジスタ構造の周囲に周囲電界緩和領域が形成されているため、逆方向電圧印加時に空乏層が半導体層の端面（チップ端面）へ向かって広がっても、当該空乏層を周囲電界緩和領域で止めることができ、空乏層が端面にまで達することを防止することができる。その結果、半導体層の端面付近での電界強度を緩和することができる。したがって、ダイシングによって半導体層の端面に欠陥領域が存在していても、当該欠陥領域において電子・正孔対の生成によるリーク電流が流れることを防止することもできる。【００３１】
本発明の一実施形態に係る半導体装置では、前記半導体層がＳｉＣである場合、前記周囲電界緩和領域は、１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有する高抵抗領域を含んでいてもよいし、１×１０１８ｃｍ−３〜１×１０２２ｃｍ−３の不純物濃度を有する第２導電型の不純物領域を含んでいてもよい。【００３２】
本発明の一実施形態に係る半導体装置では、前記周囲電界緩和領域は、前記半導体層の前記端面から内側に間隔を空けて、前記活性領域を囲むように形成されていてもよい。【００３３】
本発明の一実施形態に係る半導体装置では、前記半導体層は、前記周囲電界緩和領域と前記半導体層の前記端面との間に第１導電型の周囲不純物領域を含み、前記第１電極は、前記半導体層の前記裏面において前記周囲不純物領域に接しており、前記半導体装置は、前記半導体層の前記表面において前記周囲不純物領域に接しており、前記第１電極に電気的に接続された補助電極を含んでいてもよい。【００３４】
この構成によれば、周囲不純物領域の電位が、半導体層の表面から裏面に至るまで同電位に固定される。これにより、周囲不純物領域に電界がかかり難くすることができるので、半導体層の端面付近での電界強度を一層緩和することができる。【００３５】
本発明の一実施形態係る半導体装置では、前記補助電極は、前記周囲電界緩和領域と前記周囲不純物領域との境界部を跨るように形成され、前記周囲電界緩和領域および前記周囲不純物領域の両方に接していてもよい。【００３６】
本発明の一実施形態係る半導体装置では、前記周囲電界緩和領域は、前記半導体層の前記端面に至るように形成されていてもよい。【００３７】
本発明の一実施形態係る半導体装置では、前記第２導電型部は、前記ＭＩＳトランジスタ構造の１つのセル幅以上の最小幅Ｗｍｉｎを有していてもよいし、前記半導体層の厚さの２倍以上の最小幅Ｗｍｉｎを有していてもよい。【００３８】
本発明の一実施形態係る半導体装置では、複数の前記第２導電型部が、平面視においてストライプ状に配列されていてもよいし、平面視においてそれぞれが多角形状または円形状に形成され、離散的に配列されていてもよい。【００３９】
本発明の一実施形態に係る半導体パッケージは、前記半導体装置と、前記半導体装置を搭載するリードフレームと、前記半導体装置と前記リードフレームの少なくとも一部とを封止する封止樹脂とを有する。【００４０】
本発明の一実施形態に係る電源変換装置は、前記半導体装置を双方向スイッチ素子として用いており、たとえば、前記双方向スイッチ素子を多相入力から多相出力へのマトリクスコンバータ回路のスイッチ回路として用いている。
【図面の簡単な説明】
【００４１】
【図１】図１は、本発明の一実施形態に係る半導体装置の模式的な平面図である。
【図２】図２は、本発明の一実施形態に係る半導体装置の模式的な底面図である。
【図３】図３は、図１のIII-III線に沿って前記半導体装置を切断したときに現れる断面図である。
【図４】図４は、図１のIV-IV線に沿って前記半導体装置を切断したときに現れる断面図である。
【図５】図５Ａ〜図５Ｃは、ｐ＋型領域の配列パターンを示す図である。
【図６】図６Ａ〜図６Ｃは、本発明の一実施形態に係る半導体装置および比較例に係る半導体装置のＩ−Ｖ曲線を示す図である。
【図７Ａ】図７Ａは、図１〜図４の半導体装置の製造工程の一部を示す図である。
【図７Ｂ】図７Ｂは、図７Ａの次の工程を示す図である。
【図７Ｃ】図７Ｃは、図７Ｂの次の工程を示す図である。
【図７Ｄ】図７Ｄは、図７Ｃの次の工程を示す図である。
【図７Ｅ】図７Ｅは、図７Ｄの次の工程を示す図である。
【図８Ａ】図８Ａは、図１〜図４の半導体装置の製造工程の他の形態を示す図である。
【図８Ｂ】図８Ｂは、図８Ａの次の工程を示す図である。
【図８Ｃ】図８Ｃは、図８Ｂの次の工程を示す図である。
【図８Ｄ】図８Ｄは、図８Ｃの次の工程を示す図である。
【図８Ｅ】図８Ｅは、図８Ｄの次の工程を示す図である。
【図８Ｆ】図８Ｆは、図８Ｅの次の工程を示す図である。
【図９】図９は、前記半導体装置のショットキー界面に形成された電界緩和領域を説明するための図である。
【図１０】図１０は、前記電界緩和領域の拡大図である。
【図１１】図１１は、前記電界緩和領域の拡大図である。
【図１２】図１２は、ｎ型フィールドストップ領域を備える半導体装置の模式的な断面図である。
【図１３】図１３は、ｎ型フィールドストップ領域を備える半導体装置の模式的な断面図である。
【図１４】図１４は、前記半導体装置の他の形態を示す断面図である。
【図１５Ａ】図１５Ａは、図１４の半導体装置の製造工程の一部を示す図である。
【図１５Ｂ】図１５Ｂは、図１５Ａの次の工程を示す図である。
【図１５Ｃ】図１５Ｃは、図１５Ｂの次の工程を示す図である。
【図１５Ｄ】図１５Ｄは、図１５Ｃの次の工程を示す図である。
【図１６】図１６は、図１４半導体装置のショットキー界面に形成された電界緩和領域を説明するための図である。
【図１７】図１７は、ｎ型フィールドストップ領域を備える半導体装置の模式的な断面図である。
【図１８】図１８は、ｎ型フィールドストップ領域を備える半導体装置の模式的な断面図である。
【図１９】図１９は、図４の裏面終端構造の他の形態を示す図である。
【図２０】図２０は、図４の裏面終端構造の他の形態を示す図である。
【図２１】図２１は、周囲電界緩和領域を備える半導体装置の模式的な断面図である。
【図２２】図２２は、周囲電界緩和領域を備える半導体装置の模式的な断面図である。
【図２３】図２３は、周囲電界緩和領域を備える半導体装置の模式的な断面図である。
【図２４】図２４は、本発明の一実施形態に係る半導体パッケージの模式的な斜視図である。
【図２５】図２５は、本発明の一実施形態に係る半導体装置が双方向スイッチとして組み込まれたマトリクスコンバータ回路図である。
【図２６】図２６は、前記半導体装置の他の形態を示す断面図である。
【発明を実施するための形態】
【００４２】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
【００４３】
図１および図２は、それぞれ、本発明の一実施形態に係る半導体装置１の平面図および底面図である。
【００４４】
半導体装置１は、その表面２側にソース電極４およびゲートパッド５を有し、裏面３側に本発明の第１電極の一例としてのドレイン電極６を有している。
【００４５】
ソース電極４は、表面２のほぼ全域において略四角形状に形成され、半導体装置１の端面７よりも内側に離れた位置に周縁９を有している。周縁９には後述の記載でも説明するが、ガードリング等の表面終端構造が設けられている。これにより、半導体装置１の表面２には、ソース電極４の周囲に半導体領域８が露出している。この実施形態では、ソース電極４を取り囲む半導体領域８が露出している。ゲートパッド５は、ソース電極４の一つの角部において、ソース電極４から間隔を空けて設けられ、後述する各ＭＩＳトランジスタ構造２２のゲート電極２６に接続されている。
【００４６】
ドレイン電極６は、後述の記載でも説明するが、裏面３のほぼ全域において略四角形状に形成され、半導体装置１の端面７よりも内側に離れた位置に周縁１０を有している。これにより、半導体装置１の裏面３には、ドレイン電極６の周囲に半導体領域４５が露出している。この実施形態では、ドレイン電極６を取り囲む半導体領域４５が露出している。
【００４７】
図３および図４は、それぞれ、図１のIII-III線およびIV−IV線に沿って半導体装置１を切断したときに現れる断面図である。図５Ａ〜図５Ｃは、ｐ＋型領域１８の配列パターンを示す裏面側から見た図である。
【００４８】
半導体装置１は、ｎ−型ＳｉＣからなる半導体層１１を含む。半導体層１１は、ＳｉＣのＳｉ面である表面２およびその反対側でＳｉＣのＣ面である裏面３と、表面２に交差する方向に延びる（図３および図４では垂直方向に延びる）端面７とを有している。表面２がＳｉＣのＳｉ面以外であってもよく、裏面３がＳｉＣのＣ面以外であってもよい。
【００４９】
半導体層１１は、たとえば１０μｍ〜２５０μｍの厚さを有している。また、半導体層１１は、全体的に略一様なｎ型不純物濃度を有しており、たとえば、１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３の不純物濃度を有している。ここで、略一様な不純物濃度を有しているとは、半導体層１１が、その裏面部（たとえば、裏面３から厚さ方向に一定の距離までの領域）に比較的高い不純物濃度のｎ型部分（たとえば、ｎ＋型部分）を有していないことをいう。
【００５０】
半導体層１１の裏面部には、本発明の第２導電型部の一例としてのｐ＋型領域１８が選択的に形成されている。一方、半導体層１１の裏面部において、ｐ＋型領域１８以外の領域は、本発明の第１導電型部の一例としてのｎ−型領域１４として裏面３から露出している。
【００５１】
ｐ＋型領域１８は、図３および図４に示すように、半導体層１１のほぼ全体にわたって（つまり、後述する活性領域２１および外周領域２０の両方に）形成されている。
【００５２】
ｐ＋型領域１８は、様々なパターンで形成できる。たとえば、複数のｐ＋型領域１８は、図５Ａにおいてハッチングで示すように、平面視（底面視）においてストライプ状に配列されていてもよい。また、複数のｐ＋型領域１８は、図５Ｂにおいてハッチングで示すように、平面視においてそれぞれが多角形状（図５Ｂでは、正六角形状）に形成され、離散的に配列されていてもよい。図５Ｂでは、複数のｐ＋型領域１８が千鳥状に配列されているが、行列状であってもよい。また、複数のｐ＋型領域１８は、図５Ｃにおいてハッチングで示すように、平面視においてそれぞれが円形状（図５Ｃでは、正円形状）に形成され、離散的に配列されていてもよい。むろん、図５Ｃの配列パターンも図５Ｂの場合と同様に行列状であってもよい。なお、図５Ａ〜図５Ｃでは、複数のｐ＋型領域１８が互いに同じ形状で統一されているが、互いに形状が異なり、また、大きさが異なっていてもよい。
【００５３】
半導体装置１は、その周縁部（端面７付近の部分）に設定された外周領域２０と、当該外周領域２０に取り囲まれた活性領域２１とを含む。
【００５４】
活性領域２１において半導体層１１の表面部には、ＭＩＳトランジスタ構造２２が複数形成されている。ＭＩＳトランジスタ構造２２は、ｐ型ボディ領域２３と、ｎ＋型ソース領域２４と、ゲート絶縁膜２５と、ゲート電極２６と、ｐ＋型ボディコンタクト領域２７とを含む。
【００５５】
より具体的には、複数のｐ型ボディ領域２３が半導体層１１の表面部に形成されている。各ｐ型ボディ領域２３は、活性領域２１において電流が流れる最小単位（単位セル）を形成している。ｎ＋型ソース領域２４は、各ｐ型ボディ領域２３の内方領域に、半導体層１１の表面２に露出するように形成されている。ｐ型ボディ領域２３において、ｎ＋型ソース領域２４の外側の領域（ｎ＋型ソース領域２４を取り囲む領域）はチャネル領域２８を定義している。ゲート電極２６は、隣り合う単位セルに跨っており、ゲート絶縁膜２５を介してチャネル領域２８に対向している。ｐ＋型ボディコンタクト領域２７は、ｎ＋型ソース領域２４を貫通してｐ型ボディ領域２３と電気的に接続されている。
【００５６】
ＭＩＳトランジスタ構造２２の各部について説明を加える。ｐ型ボディ領域２３の不純物濃度は、たとえば、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３であり、ｎ＋型ソース領域２４の不純物濃度は、たとえば、１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３であり、ｐ＋型ボディコンタクト領域２７の不純物濃度は、たとえば、１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３である。ゲート絶縁膜２５は、たとえば、酸化シリコン（ＳｉＯ２）からなり、その厚さは２０ｎｍ〜１００ｎｍである。ゲート電極２６は、たとえば、ポリシリコンからなる。
【００５７】
また、図３において、隣り合うＭＩＳトランジスタ構造２２のゲート電極２６間の距離を１つのＭＩＳトランジスタ構造２２のセル幅Ｗｃとしたときに、図５Ａ〜図５Ｃの各ｐ＋型領域１８の幅Ｗｐは、当該セル幅Ｗｃ以上であることが好ましい。あるいは、図３に示すように、半導体層１１の厚さをＴｄとしたときに、各ｐ＋型領域１８の幅Ｗｐは、当該厚さＴｄの２倍以上であってもよい。これにより、各ｐ＋型領域１８からの正孔注入が効率的に行われるため、低いドレイン電圧でＩＧＢＴモードへ移行させることができる。なお、幅Ｗｐは、図５Ａ〜図５Ｃに示すように、各ｐ＋型領域１８において最も狭い部分で測定すればよい。
【００５８】
半導体層１１においてＭＩＳトランジスタ構造２２に対して裏面３側のｎ−型の領域は、ｎ−型ドリフト領域２９となっており、その一部が前述のｎ−型領域１４として裏面３に露出している。
【００５９】
半導体層１１の表面側には、活性領域２１および外周領域２０の両方に跨る層間絶縁膜３０が形成されている。層間絶縁膜３０は、たとえば、酸化シリコン（ＳｉＯ２）からなり、その厚さは０．５μｍ〜３．０μｍである。層間絶縁膜３０には、各単位セルのｎ＋型ソース領域２４およびｐ＋型ボディコンタクト領域２７を露出させるコンタクトホール３１が形成されている。
【００６０】
層間絶縁膜３０上には、ソース電極４が形成されている。ソース電極４は、各コンタクトホール３１に入り込み、ｎ＋型ソース領域２４およびｐ＋型ボディコンタクト領域２７にオーミック接触している。ソース電極４は、活性領域２１から外周領域２０に延び、外周領域２０において層間絶縁膜３０に乗り上がったオーバーラップ部３２を有している。
【００６１】
図４に示すように、外周領域２０において半導体層１１の表面部には、表面終端構造３３が形成されている。表面終端構造３３は、ソース電極４の周縁部（半導体層１１との接合部の周縁部）に重なる部分を少なくとも一つ含む複数の部分からなっていてもよい。図４では、最も内側のリサーフ層３４（RESURF：Reduced Surface Field）と、リサーフ層３４を取り囲む複数のガードリング層３５とを含む。リサーフ層３４は、層間絶縁膜３０の開口３６の内外に跨って形成され、開口３６内部でソース電極４の周縁部に接触している。複数のガードリング層３５は、互いに間隔を空けて形成されている。図４に示すリサーフ層３４およびガードリング層３５は、ｐ型の不純物領域によって形成されているが、高抵抗領域からなっていてもよい。高抵抗領域の場合、リサーフ層３４およびガードリング層３５は１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有していてもよい。
【００６２】
半導体層１１の裏面３には、ドレイン電極６が形成されている。ドレイン電極６は、複数の単位セルの共通の電極である。ドレイン電極６は、半導体層１１の裏面３において、ｎ−型領域１４（ｎ−型ドリフト領域２９）とショットキー接合を形成し、ｐ＋型領域１８とオーミック接触を形成している。ドレイン電極６は、ｎ−型領域１４とショットキー接合を形成でき、ｐ＋型領域１８とオーミック接触を形成できる金属（たとえば、Ｔｉ、Ｎｉ、Ｍｏ、Ａｕ等）からなる。
【００６３】
また、ドレイン電極６は、半導体層１１の端面７よりも内側に離れた位置に周縁１０を有するように形成されている。これにより、半導体層１１の裏面３には、ドレイン電極６の周囲に半導体領域４５が露出している。この実施形態では、ドレイン電極６を取り囲む半導体領域４５が露出している。ドレイン電極６の周縁部は、半導体層１１を挟んでソース電極４の周縁部に対向している。より具体的には、ドレイン電極６は、活性領域２１から外周領域２０に延び、外周領域２０において表面終端構造３３（この実施形態ではリサーフ層３４）の直下に配置された周縁部を有している。また、ドレイン電極６は、図４に示すように、ソース電極４と同じ大きさで形成されていてもよい。
【００６４】
外周領域２０において半導体層１１の裏面部には、裏面終端構造１２が形成されている。裏面終端構造１２は、ドレイン電極６の周縁１０よりも内側の内側周縁１５と、ドレイン電極６の周縁１０よりも外側であって半導体層１１の端面７よりも内側に離れた位置の外側周縁１６とを有している。この実施形態では、裏面終端構造１２の形成範囲は、表面終端構造３３とほぼ同じである。したがって、裏面終端構造１２の外側周縁１６は、平面視において、最も外側のガードリング層３５の外側周縁１７と一致していてもよい。
【００６５】
裏面終端構造１２は、ｎ−型ドリフト領域２９よりも高い抵抗を有する高抵抗領域であってもよいし、ｐ型の不純物領域であってもよい。高抵抗領域の場合、裏面終端構造１２は、１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有していてもよい。一方、ｐ型の不純物領域の場合、裏面終端構造１２は、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３の不純物濃度を有していてもよい。
【００６６】
この半導体装置１では、半導体層１１の裏面３側にｎ−型領域１４（ｎ−型ドリフト領域２９）およびｐ＋型領域１８が露出し、この両方に共通の電極であるドレイン電極６が接している。したがって、ＭＩＳトランジスタ構造２２に対して、ｎ−型ドリフト領域２９およびｐ＋型領域１８が、それぞれ、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のドレイン領域およびＩＧＢＴ（Insulated Gate Bipolar Semiconductor）のコレクタ領域を構成している。つまり、共通のＭＩＳトランジスタ構造２２に対して互いに異なる導電型の電極接触部を裏面側に設けることで、半導体装置１は、ＭＩＳＦＥＴおよびＩＧＢＴが同一の半導体層に集積化されたＨｙｂｒｉｄ−ＭＩＳ（Hybrid - Metal Insulator Semiconductor）構造を有している。
【００６７】
ＭＩＳＦＥＴは、主に低耐圧領域（たとえば、５ｋＶ以下）で使用する素子として有効である。したがって、半導体装置１では、ソース−ドレイン間に電圧が印加され、ゲート電極２６にしきい値電圧以上の電圧が印加されると、まず、ＭＩＳＦＥＴがオン状態にされ、半導体層１１のｎ−型領域１４を介してソース電極４とドレイン電極６との間が導通する（ＭＩＳＦＥＴモード）。たとえば、ドレイン電流Ｉｄは、図６Ａに示すように、ソース−ドレイン電圧Ｖｄが０Ｖの時から立ち上がり、その後ピンチオフが起こるまでドレイン電圧Ｖｄの増加に応じてリニアに増加する。したがって、ＭＩＳＦＥＴでは、良好な小電流領域の特性を示すことができる。一方、ドレイン電圧Ｖｄは、ドレイン電流Ｉｄの増加に対して増加するので、大電流領域でＭＩＳＦＥＴを使用すると、ドレイン電圧Ｖｄとドレイン電流Ｉｄの積で決まるＭＩＳＦＥＴの通電損失が増大する。なお、半導体層の面積を拡大することによって、大電流を流すために必要なドレイン電圧Ｖｄが低減でき、結果としてＭＩＳＦＥＴの通電損失を低減できるが、製造コストが大幅に増大してしまう。
【００６８】
一方、ＩＧＢＴは、主に高耐圧領域（たとえば、１０ｋＶ以上）で使用する素子として有効である。この半導体装置１では、ＭＩＳＦＥＴモードでソース−ドレイン間が導通した後、ソース−ドレイン間の電圧が、図６Ａに示すように、ｐ型ボディ領域２３とｎ−型ドリフト領域２９とのｐｎ接合によって構成される寄生ダイオード（ｐｎダイオード）の立ち上がり電圧Ｖｐｎ以上となると、大電流領域に移行する。大電流領域では、ｎ−型ドリフト領域２９に電子が流れ込む。この電子が、ｐ型ボディ領域２３、ｎ−型ドリフト領域２９およびｐ＋型領域１８（コレクタ領域）からなるｐｎｐトランジスタのベース電流として作用し、ｐｎｐトランジスタが導通する。ｎ＋型ソース領域２４（エミッタ領域）から電子が供給され、ｐ＋型領域１８から正孔が注入されるので、ｎ−型ドリフト領域２９には過剰な電子と正孔が蓄積される。これにより、ｎ−型ドリフト領域２９で伝導度変調が発生し、ｎ−型ドリフト領域２９が高伝導度状態に移行して、ＩＧＢＴがオン状態となる。つまり、半導体層１１のｐ＋型領域１８を介してソース電極４とドレイン電極６との間が導通する（ＩＧＢＴモード）。このように、ＩＧＢＴの場合、バイポーラトランジスタの伝導度変調特性を有するため、高耐圧で大電流制御が可能である。したがって、ＩＧＢＴでは、半導体層の面積をＭＩＳＦＥＴに比べて拡大することなく、良好な大電流領域の特性を示すことができる。
【００６９】
これらから、ＭＩＳＦＥＴとＩＧＢＴとを同一の半導体層に集積化することにより、低耐圧領域から高耐圧領域にかけて広い動作範囲を実現できる。つまり、高耐圧素子として使用できながらも、小電流領域において、ＭＩＳＦＥＴ（ユニポーラ）動作を実現し、大電流領域においてＩＧＢＴ（バイポーラ）動作を実現できる半導体装置を提供することができる。その結果、半導体装置１は、小電流領域および大電流領域の両方において良好なスイッチング特性を達成することができる。
【００７０】
また、半導体装置１では、ソース−ドレイン間に逆方向電圧（図６ＡにおいてＶｄ＜０の領域）が印加されたときに、ＭＩＳトランジスタ構造２２内のｐｎ接合によるボディダイオード（寄生ダイオード）を介して半導体層１１の内部を厚さ方向に電流が流れる。しかしながら、本実施形態の構造であれば、図６Ａに示すように、ｎ−型領域１４とドレイン電極６との間に形成されたショットキー障壁によって、ドレイン電流Ｉｄが流れることを阻止することができる。その結果、良好な逆方向耐圧を確保することができる。
【００７１】
一方、半導体装置１において、ｐ＋領域１８およびｎ−型領域１４とドレイン電極６とのショットキー接合のいずれかでも欠けていると、良好なスイッチング特性および良好な逆方向耐圧のいずれかを達成することが難しくなる。たとえば、後者のショットキー接合が欠けており、ドレイン電極６がｎ＋型領域（図示せず）等を介してｎ−型ドリフト領域２９にオーミック接触していると、図６Ｂに示すように、逆導通する。また、前者のｐ＋型領域１８が欠けており、ドレイン電極６が半導体層１１の裏面３全体にわたってｎ−型ドリフト領域２９にショットキー接合していると、大電流領域における伝導度変調を行うことができず、図６Ｃに示すように、大電流領域において良好なスイッチング特性を実現することが難しくなる。
【００７２】
次に、図７Ａ〜図７Ｅを参照して、半導体装置１の製造方法について説明する。
【００７３】
図７Ａ〜図７Ｅは、図１〜図４の半導体装置１の製造工程を工程順に示す図である。
【００７４】
半導体装置１を製造するには、図７Ａに示すように、まず、まず、ウエハ状態のｎ＋型ＳｉＣ（たとえば、不純物濃度が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３）からなるベース基板１９上に、エピタキシャル成長によって、ベース基板１９よりも低濃度の半導体層１１が形成される。ベース基板１９の厚さは、たとえば、１５０μｍ〜４５０μｍであってもよい。
【００７５】
次に、図７Ｂに示すように、半導体層１１の表面部に前述のＭＩＳトランジスタ構造２２が形成される。この際、図示はしないが、表面終端構造３３は、ＭＩＳトランジスタ構造２２のｐ型ボディ領域２３を形成するときのイオン注入工程で形成すれば工程を削減できるが、別途の工程で形成してもよい。その後、層間絶縁膜３０およびソース電極４が形成される。
【００７６】
次に、図７Ｃに示すように、ベース基板１９が除去されることによって、半導体層１１の裏面３全体が露出する。この工程は、たとえば、裏面３側からの研削によってベース基板１９をほぼ完全に除去した後、研磨（たとえばＣＭＰ）によって仕上げてもよい。研磨工程では、研削後に露出している半導体層１１をさらに薄化させてもよい。具体的には、３５０μｍ厚さのベース基板１９を裏面研削によって除去し、その後、５０μｍ厚さの半導体層１１を４０μｍ厚さになるまで研磨してもよい。最終的に研磨工程を施すことによって、露出する半導体層１１の裏面３の表面状態を滑らかにすることができるので、ドレイン電極６を良好にショットキー接合させることができる。
【００７７】
次に、図７Ｄに示すように、半導体層１１の裏面３を選択的に覆うレジスト膜（図示せず）が形成され、当該レジスト膜を介して、半導体層１１の裏面３にｐ型不純物（たとえばアルミニウム（Ａｌ））イオンが注入される。その後、レーザアニールを行うことによって、ｐ型不純物が活性化されてｐ＋型領域１８が形成される。この際、図示はしないが、裏面終端構造１２は、ｐ＋型領域１８を形成するときのイオン注入工程で形成すれば工程を削減できるが、別途の工程で形成してもよい。
【００７８】
次に、たとえばスパッタ法によって、金属膜が半導体層１１の裏面３全体に形成され、当該金属膜が選択的に除去（エッチング）される。これにより、ドレイン電極６が形成される。そして、ドレイン電極６の周縁１０（図７Ｅでは示さず）から離れた位置に設定されたダイシングラインに沿って半導体層１１が切断される。これにより、図７Ｅに示すように、個片化された半導体装置１が得られる。
【００７９】
なお、半導体装置１は、たとえば、図７Ａ〜図７Ｅの工程に代えて、図８Ａ〜図８Ｆの工程によって製造することもできる。
【００８０】
具体的には、まず図８Ａに示すように、ベース基板１９上に、エピタキシャル成長によって、ベース基板１９よりも低濃度のｎ−型の第１半導体層４６が形成される。第１半導体層４６の厚さは、たとえば０．５μｍ〜５μｍである。
【００８１】
次に、図８Ｂに示すように、第１半導体層４６にｐ＋型領域１８が形成される。具体的には、第１半導体層４６の表面にｐ型不純物イオンが選択的に注入される。この際、ｐ＋型領域１８は、第１半導体層４６の裏面（ベース基板１９との界面）に至るまで形成する必要がないため、ｐ型不純物イオンとしては、たとえばＡｌが使用される。その後、アニール処理されることによって、ｐ＋型領域１８が形成される。このアニール処理をする時点ではベース基板１９および第１半導体層４６のいずれにも高温に弱い要素が未だ形成されていないので、比較的高温（たとえば、１５００℃〜１８００℃）でアニール処理をすることができる。
【００８２】
次に、図８Ｃに示すように、第１半導体層４６上に、さらにエピタキシャル成長することによって、ｎ−型の第２半導体層４７が形成される。第２半導体層４７の厚さは、たとえば５μｍ〜３００μｍである。これにより、第１半導体層４６および第２半導体層４７からなる半導体層１１が形成される。第１半導体層４６の表面部に形成されていたｐ＋型領域１８は、半導体層１１の底部に埋め込まれた状態となる。
【００８３】
次に、図８Ｄに示すように、半導体層１１の表面２側から選択的に不純物イオンを注入することによって、ＭＩＳトランジスタ構造２２の不純物領域および表面終端構造３３が形成される。具体的には、ｐ型ボディ領域２３、ｎ＋型ソース領域２４、ｐ＋型ボディコンタクト領域２７、リサーフ層３４およびガードリング層３５が形成される。なお、図８Ｂの工程において、埋め込まれたｐ＋型領域１８のアニール処理を行わず、ＭＩＳトランジスタ構造２２の不純物領域（ｐ型ボディ領域２３等）を形成するときのアニール処理を利用してｐ＋型領域１８を同時に活性化させてもよい。次に、ＭＩＳトランジスタ構造２２の残りの要素であるゲート絶縁膜２５およびゲート電極２６が形成される。その後、層間絶縁膜３０およびソース電極４が形成される。
【００８４】
次に、図８Ｅに示すように、ベース基板１９が除去されることによって、半導体層１１の裏面３全体が露出する。この工程は、裏面３からｐ＋型領域１８が露出するまで続けられる。
【００８５】
次に、たとえばスパッタ法によって、金属膜が半導体層１１の裏面３全体に形成され、当該金属膜が選択的に除去（エッチング）される。これにより、ドレイン電極６が形成される。そして、ドレイン電極６の周縁１０（図８Ｆでは示さず）から離れた位置に設定されたダイシングラインに沿って半導体層１１が切断される。これにより、図８Ｆに示すように、個片化された半導体装置１が得られる。
＜半導体装置１の他の形態＞
以下では、前述の半導体装置１の他の形態について図面を参照して説明する。
【００８６】
図９は、半導体層１１の裏面３のショットキー界面に形成された電界緩和領域４４を説明するための図である。また、図１０および図１１は、電界緩和領域４４の拡大図である。
【００８７】
半導体装置１は、活性領域２１において半導体層１１の裏面部に形成され、ドレイン電極６に接している電界緩和領域４４を含んでいてもよい。より具体的には、半導体層１１の裏面３から露出するｎ−型領域１４（ｎ−型ドリフト領域２９）に選択的に電界緩和領域４４が形成されている。
【００８８】
電界緩和領域４４を形成することによって、ｎ−型ドリフト領域２９とドレイン電極６との間のショットキー界面の電界を緩和することができる。これにより、ドレイン電極６として比較的仕事関数の小さな金属を使用しても逆方向リーク電流を低減できるので、当該金属を使用することによって、低いオン抵抗を確保することができる。より詳しく言えば、低いオン抵抗を犠牲にして逆方向リーク電流の低減を図ることも可能だが、この構成では、電界緩和領域４４によって逆方向リーク電流を低減できるので、電界緩和領域４４がない場合に使用する金属よりも低い仕事関数の金属を使用して低オン抵抗化を図ることができる。
【００８９】
そして、電界緩和領域４４は、前述の裏面終端構造１２と同様に、ｎ−型ドリフト領域２９よりも高い抵抗を有する高抵抗領域であってもよいし、ｐ型の不純物領域であってもよい。高抵抗領域の場合、電界緩和領域４４は、１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有していてもよい。一方、ｐ型の不純物領域の場合、裏面終端構造１２は、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３の不純物濃度を有していてもよい。電界緩和領域４４と裏面終端構造１２を同じ構成にすることによって、これらを同一の工程で一緒に形成することができる。
【００９０】
また、図１０に示すように、半導体層１１の裏面３が略一様な平坦部３７を有している場合、電界緩和領域４４は、当該平坦部３７に形成されていてもよい。一方、図１１に示すように、半導体層１１の裏面３が選択的にトレンチ３８を有している場合、電界緩和領域４４は、当該トレンチ３８の内面に沿ってｎ−型ドリフト領域２９内に形成されていてもよい。この場合、ドレイン電極６は、トレンチ３８に埋め込まれ、トレンチ３８内で電界緩和領域４４に接続されていてもよい。
【００９１】
図１２および図１３は、ｎ型フィールドストップ領域４２，４３を備える半導体装置１の模式的な断面図である。
【００９２】
ｎ型フィールドストップ領域４２，４３を形成することによって、ソース−ドレイン間に電圧が印加されたときに、低電圧側から延びる空乏層が高電圧側の導電パターン（たとえば、ＭＩＳトランジスタ構造２２）にまで達することを防止することができる。これにより、パンチスルー現象によるリーク電流を防止することができる。
【００９３】
当該ｎ型フィールドストップ領域４２，４３は、半導体層１１の表面２側および裏面３側の少なくとも一方に形成され、ｎ−型ドリフト領域２９よりも高い不純物濃度を有するｎ型のフィールドストップ領域であればよい。図１２および図１３では、表面側ｎ型フィールドストップ領域４２および裏面側ｎ型フィールドストップ領域４３の両方が示されている。
【００９４】
ｎ型フィールドストップ領域４２，４３は、たとえば、図１２に示すように、半導体層１１の表面２または裏面３（ショットキー界面）から離れた深さ位置に配置されていてもよい。
【００９５】
具体的には、表面側ｎ型フィールドストップ領域４２は、ｐ型ボディ領域２３から裏面３側に離れたＭＩＳトランジスタ構造２２の下方に配置されていてもよい。一方、裏面側ｎ型フィールドストップ領域４３は、ｐ＋型領域１８から表面２側に離れた上方に配置されていてもよい。
【００９６】
また、ｎ型フィールドストップ領域４２，４３は、図１３に示すように、半導体層１１の表面２または裏面３に達するように形成されていてもよい。
【００９７】
また、ｎ型フィールドストップ領域４２，４３の不純物濃度は、半導体層１１の深さ方向に一様なプロファイルを有していてもよいし、所定の深さ位置にピークを持つプロファイルを有していてもよい。不純物濃度にピークがある場合、当該ピークの濃度がｎ−型ドリフト領域２９の濃度よりも高ければよい。
【００９８】
なお、図１２および図１３のｎ型フィールドストップ領域４２，４３は、適宜組み合わせてもよい。たとえば、表面側ｎ型フィールドストップ領域４２が半導体層１１の表面２から離れた位置に配置されている一方、裏面側ｎ型フィールドストップ領域４３は、半導体層１１の裏面３に達するように形成されていてもよい。
【００９９】
図１４は、半導体装置１の他の形態を示す模式的な断面図である。
【０１００】
前述の実施形態では、ｐ＋型領域１８は、ｎ−型の半導体層１１の裏面３に選択的に形成された不純物領域によって形成されていたが、図１４では、ｐ＋型基板３９の一部で構成されている。
【０１０１】
より具体的には、半導体層１１は、本発明の第２半導体層の一例としてのｐ＋型基板３９と、ｐ＋型基板３９上の本発明の第１半導体層の一例としてのｎ−型半導体層４０とを含む。
【０１０２】
ｐ＋型基板３９は、たとえば、１００μｍ〜４００μｍの厚さを有している。また、ｐ＋型基板３９は、たとえば、１×１０１７ｃｍ−３〜５×１０１９ｃｍ−３の不純物濃度を有している。
【０１０３】
ｐ＋型基板３９には、トレンチ４１が選択的に形成されている。各トレンチ４１は、ｐ＋型基板３９の裏面（半導体層１１の裏面３）からｎ−型半導体層４０に達し、ｎ−型半導体層４０に凹部４９を形成するように、さらに深くまで形成されている。これにより、ｎ−型半導体層４０の裏面５０には、トレンチ４１の形成位置（第１部分５１）とそれ以外の位置（第２部分５２）との間に段差が形成されている。また、トレンチ４１の底部がｎ−型半導体層４０のみで構成される一方、トレンチ４１の側部は、ｎ−型半導体層４０およびｐ＋型基板３９で構成されることになる。
【０１０４】
ドレイン電極６は、ｐ＋型基板３９の裏面３およびトレンチ４１の内面に沿うように形成されている。これにより、ドレイン電極６のｐ＋型基板３９の裏面３およびトレンチ４１の内面に接する一方表面とその反対側の他方表面との距離（ドレイン電極６の厚さ）が一定となっている。ドレイン電極６は、トレンチ４１の底部（裏面５０）および側部（側面５３）の一部でｎ−型ドリフト領域２９とショットキー接合を形成し、トレンチ４１の側部（側面５３）の一部およびｐ＋型基板３９の裏面３でｐ＋型基板３９とオーミック接触を形成している。
【０１０５】
図１５Ａ〜図１５Ｄは、図１４の半導体装置１の製造工程を工程順に示す図である。
【０１０６】
図１４の半導体装置１を製造するには、図１５Ａに示すように、まず、ウエハ状態のｐ＋型基板３９上に、エピタキシャル成長によって、ｎ−型半導体層４０が形成される。
【０１０７】
次に、図１５Ｂに示すように、ｎ−型半導体層４０の表面部にＭＩＳトランジスタ構造２２が形成される。その後、層間絶縁膜３０およびソース電極４が形成される。
【０１０８】
次に、図１５Ｃに示すように、ｐ＋型基板３９が裏面３から選択的にエッチングされることによって、ｎ−型半導体層４０（ｎ−型ドリフト領域２９）に達するトレンチ４１が形成される。
【０１０９】
なお、トレンチ４１の形成に先立って、ｐ＋型基板３９を薄化する工程を行ってもよい。薄化しておくことでエッチング時間を短縮できるため、製造効率を向上させることができる。この薄化工程は、たとえば、裏面３側からの研削によってｐ＋型基板３９を薄化した後（たとえば、５０μｍ〜３００μｍ程度削った後）、研磨（たとえばＣＭＰ）によって仕上げてもよい。研磨工程では、研削後に残っているｐ＋型基板３９をさらに薄化させてもよい。最終的に研磨工程を施すことによって、露出するｐ＋型基板３９の裏面３の表面状態を滑らかにすることができるので、ドレイン電極６を良好にオーミック接触させることができる。
【０１１０】
次に、図１５Ｄに示すように、たとえばスパッタ法によって、金属膜がｐ＋型基板３９の裏面３全体に形成される。当該金属膜は、ｐ＋型基板３９の裏面３の他、トレンチ４１の内面（ｎ−型半導体層４０の裏面５０およびトレンチ４１の側面５３）にも堆積する。これにより、ドレイン電極６が形成される。ドレイン電極６の形成後、レーザアニールによってドレイン電極６をシンター処理してもよい。
【０１１１】
そして、予め定める位置に設定されたダイシングラインに沿って半導体層１１が切断される。これにより、個片化された半導体装置１が得られる。
【０１１２】
そして、図１４の半導体装置１においても、図１６〜図１８に示すように、前述の電界緩和領域４４およびｎ型フィールドストップ領域４２，４３が備えられていてもよい。
【０１１３】
図１６は、図１４の半導体装置１の裏面５０のショットキー界面に形成された電界緩和領域４４を説明するための図である。図１６において、電界緩和領域４４は、トレンチ４１に露出するｎ−型半導体層４０の第１部分５１に選択的に形成されている。
【０１１４】
図１７および図１８は、ｎ型フィールドストップ領域４２，４３を備える半導体装置の模式的な断面図である。図１７に示すように、ｎ型フィールドストップ領域４２，４３は、ｎ−型半導体層４０の表面２または裏面５０（ショットキー界面）から離れた深さ位置に配置されていてもよいし、図１８に示すように、ｎ−型半導体層４０の表面２または裏面５０（ショットキー界面）に達するように形成されていてもよい。
【０１１５】
図１９および図２０は、図４の裏面終端構造１２の他の形態を示す図である。
【０１１６】
図１９に示すように、裏面終端構造１２は、ドレイン電極６の周縁部に重なる部分を少なくとも一つ含む複数の部分からなっていてもよい。図１９では、最も内側のリサーフ層５４（RESURF：Reduced Surface Field）と、リサーフ層５４を取り囲む複数のガードリング層５５とを含む。リサーフ層５４は、ドレイン電極６の内外に跨って形成され、ドレイン電極６の周縁部に接触している。複数のガードリング層５５は、互いに間隔を空けて形成されている。リサーフ層５４およびガードリング層５５は、それぞれ、表面終端構造３３のリサーフ層３４およびガードリング層３５と一対一で向かい合っていてもよい。
【０１１７】
また、図２０に示すように、裏面終端構造１２は、前述した高抵抗領域である場合、ドレイン電極６の周縁部から半導体層１１の端面７に達するように形成されていてもよい。つまり、裏面終端構造１２の外側周縁１６が、半導体層１１の端面７に一致していてもよい。
【０１１８】
図２１は、周囲電界緩和領域５６を備える半導体装置の模式的な断面図である。
【０１１９】
半導体装置１では、前述の裏面終端構造１２に代えて、周囲電界緩和領域５６が形成されていてもよい。
【０１２０】
周囲電界緩和領域５６は、外周領域２０において、表面終端構造３３の外側に形成されている。周囲電界緩和領域５６は、半導体層１１（ｎ−型ドリフト領域２９）よりも高い抵抗を有する高抵抗領域またはｐ型の半導体領域からなる。たとえば、周囲電界緩和領域５６が高抵抗領域である場合、当該高抵抗領域は、１×１０１４ｃｍ−３〜１×１０２２ｃｍ−３の結晶欠陥濃度を有している。一方、周囲電界緩和領域５６がｐ型の半導体領域である場合、当該ｐ型半導体領域は、１×１０１８ｃｍ−３〜１×１０２２ｃｍ−３の不純物濃度を有している。
【０１２１】
周囲電界緩和領域５６は、半導体層１１の表面２から裏面３まで達する一定の領域である。周囲電界緩和領域５６は、図２１に示すような断面視において、活性領域２１に近い側の内側面５７およびその反対側の外側面５８が表面２および裏面３に対して垂直となるように形成されている。これにより、周囲電界緩和領域５６の幅Ｗ１は、半導体層１１の表面２から裏面３に至るまで、ほぼ一定となっている。
【０１２２】
また、周囲電界緩和領域５６は、半導体層１１の端面７から内側に間隔を空けて形成されており、これにより、周囲電界緩和領域５６の外側（周囲電界緩和領域５６と半導体層１１の端面７との間）には、半導体層１１の一部からなる本発明の周囲不純物領域の一例としてのｎ−型周囲領域５９が形成されている。ｎ−型ドリフト領域２９を取り囲んで閉空間とするように平面視環状の周囲電界緩和領域５６が形成され、その外側の端面７までの環状領域がｎ−型周囲領域５９として形成されている。
【０１２３】
また、図２１の周囲電界緩和領域５６は、半導体層１１の端面７から内側に間隔を空けて形成されていたが、図２２に示すように、周囲電界緩和領域５６は、半導体層１１の端面７に至るように形成されていてもよい。これにより、周囲電界緩和領域５６の外側面５８が、半導体層１１の端面７と一致した面となっている。
【０１２４】
また、半導体装置１は、図２３に示すように、半導体層１１の表面２側に形成され、ドレイン電極６と同電位とされる本発明の補助電極の一例としての第２ドレイン電極６０を備えていてもよい。
【０１２５】
より具体的には、図２３の半導体装置１において、層間絶縁膜３０には、半導体層１１の端部においてｎ−型周囲領域５９および周囲電界緩和領域５６を露出させるコンタクトホール６１が形成されている。コンタクトホール６１は、ｎ−型ドリフト領域２９を取り囲む環状の内周縁６２を有している。なお、コンタクトホール６１は、図２３では、半導体層１１の端面７付近に層間絶縁膜３０が残らないように、半導体層１１の端面７まで形成されているが、端面７付近に層間絶縁膜３０の一部が残るように端面７から内側に離れた位置に外周縁を有していてもよい。
【０１２６】
第２ドレイン電極６０は、コンタクトホール６１に入り込み、コンタクトホール６１内でｎ−型周囲領域５９および周囲電界緩和領域５６の境界部に跨り、これらの領域５６，５９の両方に接している。また、第２ドレイン電極６０は、図２２で説明したように周囲電界緩和領域５６が半導体層１１の端面７に至るまで形成されている場合は、コンタクトホール６１内で周囲電界緩和領域５６のみに接していてもよい。
【０１２７】
第２ドレイン電極６０は、図２３では図示しないが、ドレイン電極６と電気的に接続されている（ドレイン電極６と第２ドレイン電極６０との接続形態は図２４参照）。これにより、ｎ−型周囲領域５９および周囲電界緩和領域５６の電位が、第２ドレイン電極６０が接する半導体層１１の表面２から、ドレイン電極６が接する裏面３に至るまで同電位に固定される。その結果、ｎ−型周囲領域５９および周囲電界緩和領域５６に電界がかかり難くすることができるので、半導体層１１の端面７付近での電界強度を一層緩和することができる。
【０１２８】
図２４は、本発明の一実施形態に係る半導体パッケージ７１の模式的な斜視図である。図２４において、図１〜図２３の構成要素と同一の要素については共通の参照符号を付し、その説明を省略する。また、図２４では、明瞭化のため、樹脂パッケージ７４の内部を透視して示している。
【０１２９】
半導体パッケージ７１は、半導体チップ７２と、本発明のリードフレームの一例としての基板端子７３と、樹脂パッケージ７４とを含む。
【０１３０】
半導体チップ７２は、図１〜図２３に示した半導体装置１と同じ構成であってよい。
【０１３１】
基板端子７３は、たとえばＣｕ等の金属材料からなる板（金属基板）であり、ドレイン端子７７と、ソース端子７８と、ゲート端子７９とを含む。
【０１３２】
ドレイン端子７７は、平面視四角形状のアイランド部８０と、アイランド部８０の一辺から延びる直線状の端子部８１とを含む。ソース端子７８およびゲート端子７９は、ドレイン端子７７の端子部８１に平行な直線状に形成されており、中央のドレイン端子７７（端子部８１）を幅方向両側から挟むように、それぞれ、紙面右側および紙面左側に配置されている。
【０１３３】
アイランド部８０は、半導体チップ７２を支持するためのものであり、半導体チップ７２よりも大きな面積を有している。これにより、アイランド部８０は、半導体チップ７２の実装状態において、半導体チップ７２よりも外側の部分であって半導体チップ７２を取り囲む外周部８８を有している。
【０１３４】
半導体チップ７２のドレイン電極（図３のドレイン電極６）は、ダイボンディングによってアイランド部８０に電気的に接続される。一方、半導体チップ７２のソース電極４およびゲートパッド５は、それぞれ、ボンディングワイヤ８５，８６を介して、ソース端子７８およびゲート端子７９に電気的に接続される。また、半導体チップ７２が、図２３に示す第２ドレイン電極６０を備える場合、当該第２ドレイン電極６０は、ボンディングワイヤ８２およびドレイン端子７７（アイランド部８０）を介して、ドレイン電極６と接続される。これにより、ドレイン電極６および第２ドレイン電極６０を同電位にすることができる。
【０１３５】
以上、本発明の実施形態を説明したが、本発明は、前述した形態の他の形態で実施することもできる。
【０１３６】
たとえば、前述の半導体装置１は、図２５に示すマトリクスコンバータ回路１００に双方向スイッチとして組み込むことができる。具体的には、マトリクスコンバータ回路１００は、３相入力部１０３、３相出力部１０４、回路本体部１０５およびフィルタ回路１０６を備えている。半導体装置１は、回路本体部１０５の各スイッチ部１０７において双方向スイッチ１０１として導入されている。双方向スイッチ１０１は、２個のトランジスタ（半導体装置１）１０２Ａ，１０２Ｂと２個のダイオード１０８Ａ，１０８Ｂとの組み合わせによって構成することができる。
【０１３７】
また、たとえば、前述の半導体装置１は、図２６に示すように、少なくとも半導体層１１の外周領域２０に形成され、ソース電極４およびドレイン電極６の周縁部から半導体層１１の端面７までを覆う保護膜８３，８４を有していてもよい。保護膜８３，８４は、いずれか一方のみ形成されていてもよいし、両方形成されていてもよい。また、保護膜８３，８４の終端は、半導体層１１の端面７でなくてもよい。保護膜８３，８４としては、たとえば、ポリイミドを使用できる。なお、保護膜８３，８４に関して、図４の形態に採用した場合のみを図示したが、むろん、保護膜８３，８４は、図９、図１２、図１３、図１４、図１６〜図２３の形態に採用することもできる。
【０１３８】
また、前述の実施形態では、半導体層１１がＳｉＣからなる場合のみを示したが、半導体層１１の材料は、ＧａＮ等のワイドバンドギャップ型と称される他の材料であってもよいし、半導体層１１がＳｉであってもよい。また、本発明の実施形態の半導体装置を電源装置の双方向スイッチとして用いれば、耐圧の信頼性を向上させたオン損失の小さな電源装置を容易に得られるようになる。
【０１３９】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【０１４０】
本出願は、２０１６年８月１９日に日本国特許庁に提出された特願２０１６−１６１４８６号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
【符号の説明】
【０１４１】
１  半導体装置
２  表面
３  裏面
４  ソース電極
６  ドレイン電極
７  端面
１０  周縁
１１  半導体層
１２  裏面終端構造
１４  ｎ−型領域
１５  内側周縁
１６  外側周縁
１８  ｐ＋型領域
２０  外周領域
２１  活性領域
２２  ＭＩＳトランジスタ構造
２３  ｐ型ボディ領域
２４  ｎ＋型ソース領域
２５  ゲート絶縁膜
２６  ゲート電極
２９  ｎ−型ドリフト領域
３０  層間絶縁膜
３３  表面終端構造
３４  リサーフ層
３５  ガードリング層
３７  平坦部
３８  トレンチ
３９  ｐ＋型基板
４０  ｎ−型半導体層
４１  トレンチ
４２  ｎ型フィールドストップ領域
４３  ｎ型フィールドストップ領域
４４  電界緩和領域
５４  リサーフ層
５５  ガードリング層
５６  周囲電界緩和領域
５９  ｎ−型周囲領域
６０  第２ドレイン電極
７１  半導体パッケージ
７２  半導体チップ
７３  基板端子
７４  樹脂パッケージ
１００  マトリクスコンバータ回路
１０１  双方向スイッチ
【図１】
2018034127.tif 000003
【図２】
2018034127.tif 000004
【図３】
2018034127.tif 000005
【図４】
2018034127.tif 000006
【図５】
2018034127.tif 000007
【図６】
2018034127.tif 000008
【図７Ａ】
2018034127.tif 000009
【図７Ｂ】
2018034127.tif 000010
【図７Ｃ】
2018034127.tif 000011
【図７Ｄ】
2018034127.tif 000012
【図７Ｅ】
2018034127.tif 000013
【図８Ａ】
2018034127.tif 000014
【図８Ｂ】
2018034127.tif 000015
【図８Ｃ】
2018034127.tif 000016
【図８Ｄ】
2018034127.tif 000017
【図８Ｅ】
2018034127.tif 000018
【図８Ｆ】
2018034127.tif 000019
【図９】
2018034127.tif 000020
【図１０】
2018034127.tif 000021
【図１１】
2018034127.tif 000022
【図１２】
2018034127.tif 000023
【図１３】
2018034127.tif 000024
【図１４】
2018034127.tif 000025
【図１５Ａ】
2018034127.tif 000026
【図１５Ｂ】
2018034127.tif 000027
【図１５Ｃ】
2018034127.tif 000028
【図１５Ｄ】
2018034127.tif 000029
【図１６】
2018034127.tif 000030
【図１７】
2018034127.tif 000031
【図１８】
2018034127.tif 000032
【図１９】
2018034127.tif 000033
【図２０】
2018034127.tif 000034
【図２１】
2018034127.tif 000035
【図２２】
2018034127.tif 000036
【図２３】
2018034127.tif 000037
【図２４】
2018034127.tif 000038
【図２５】
2018034127.tif 000039
【図２６】
2018034127.tif 000040
【国際調査報告】
2018034127.tif 000041
2018034127.tif 000042
2018034127.tif 000043
2018034127.tif 000044
2018034127.tif 000045
2018034127.tif 000046