(57)【要約】  入手困難な特殊なものを用いることなしに、低周波から高周波まで、回路が発するノイズの外部への漏えいを低減し得る、電磁波低減構造の提供が課題である。当該課題を解決するために、電磁波低減構造は、互いに対向する第一の導体層及び第二の導体層と、前記第一の導体層と前記第二の導体層とに接続された複数のコンデンサからなるコンデンサ群とを備え、前記第一の導体層の前記第二の導体層と対向する面に平行な面の、面内の第一の方向において隣り合う任意の一対の前記コンデンサ及び前記第一の方向と略垂直な前記面内の方向である第二の方向において隣り合う任意の一対の前記コンデンサ、における、前記コンデンサ間の間隔はすべて略等しく、前記コンデンサ群は、前記面内において、回路の配置位置の周囲に、各々が互いに重ならない、複数の、前記コンデンサの矩形の配列を備える。
2018034193.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第一の導体層及び第二の導体層と、前記第一の導体層と前記第二の導体層とに接続された複数のコンデンサからなるコンデンサ群とを備え、
前記第一の導体層の前記第二の導体層と対向する面に平行な面の、面内の第一の方向において隣り合う任意の一対の前記コンデンサ及び前記第一の方向と略垂直な前記面内の方向である第二の方向において隣り合う任意の一対の前記コンデンサ、における、前記コンデンサ間の間隔はすべて略等しく、
前記コンデンサ群は、前記面内において、回路の配置位置の周囲に、各々が互いに重ならない、複数の、前記コンデンサの矩形の配列を備える、
電磁波低減構造。
【請求項２】
前記複数が２又は３である請求項１に記載された電磁波低減構造。
【請求項３】
前記第一の導体層が前記回路に電圧を供給するための層である請求項１又は請求項２に記載された電磁波低減構造。
【請求項４】
前記第二の導体層が前記回路を接地するための層である請求項１乃至請求項３のうちのいずれか一に記載された電磁波低減構造。
【請求項５】
前記第一の導体層と前記第二の導体層とが基板に形成されている請求項１乃至請求項４のうちのいずれか一に記載された電磁波低減構造。
【請求項６】
前記第一の導体層と前記第二の導体層とが前記基板の内部に形成されている請求項５に記載された電磁波低減構造。
【請求項７】
前記コンデンサ群が、前記基板の端部に沿って形成されている請求項５又は請求項６に記載された電磁波低減構造。
【請求項８】
複数の前記回路を設置することが想定されており、前記設置することが想定された位置の各々の間に前記配列が形成されている請求項７に記載された電磁波低減構造。
【請求項９】
前記コンデンサ群が前記基板のほぼ全面に形成されている請求項５又は請求項６に記載された電磁波低減構造。
【請求項１０】
前記第一の導体層の面積が５６２５平方ｍｍ近傍である請求項１乃至請求項９のうちのいずれか一に記載された電磁波低減構造。
【請求項１１】
前記第一の導体層が約７５ｍｍ角である請求項１乃至請求項１０のうちのいずれか一に記載された電磁波低減構造。
【請求項１２】
前記コンデンサは、約０．１μＦの容量と、約０．３５ｎＨのインダクタと、約１９．４ｍΩの抵抗との直列回路を形成する請求項１乃至請求項１１のうちのいずれか一に記載された電磁波低減構造。
【請求項１３】
前記第一の導体層と前記第二の導体層との間隔が約２ｍｍである請求項１乃至請求項１２のうちのいずれか一に記載された電磁波低減構造。
【請求項１４】
前記回路をさらに備える請求項１乃至請求項１３のうちのいずれか一に記載された電磁波低減構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波を低減するための電磁波低減構造に関する。
【背景技術】
【０００２】
所定の回路が発する電磁波ノイズを低減するためには、電源と接地の間のインピーダンスを低減することが有効であることが知られている（特許文献１参照）。そして、このインピーダンスを低減するためには、バイパスコンデンサ（デカップリングコンデンサ）などを設けることが有効である（特許文献２参照）。【０００３】
しかしながら、近年ＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の動作周波数はＧＨｚを超え、それにより、ＬＳＩが発する雑音電磁波の周波数は高周波領域へシフトしている。そのため、バイパスコンデンサではＬＳＩが発する電磁波ノイズの抑制が十分にできなくなってきている。【０００４】
上記課題を解決するための技術として、特許文献３乃至６は、メタマテリアル及びＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）の応用技術を開示する。【０００５】
特許文献３は、プリント基板に「ノイズ抑制層」というシートを内蔵させ、雑音抑制を行う技術を開示する。【０００６】
また、特許文献４乃至６は、プリント基板の配線設計により電磁波ノイズを抑制する技術を開示する。【０００７】
また、特許文献７は、集積回路、及び該集積回路の電源−グランド間に互いに並列に接続された複数のデカップリングコンデンサが実装された多層配線基板を開示する。【０００８】
また、特許文献８は、回路素子の情報に基づいて、該多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、電源層にバイパスコンデンサが距離により等間隔に配置されている多層プリント回路基板を開示する。【０００９】
また、特許文献９は、電圧変動吸収用のコンデンサを前記回路基板の外周部の各辺に沿って配置すると共に、各コンデンサを前記電源端子層とアース端子層に接続した回路基板の電圧変動吸収構造を開示する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−２６６８６３号公報
【特許文献２】国際公開第２０１２／１３３４９６号
【特許文献３】特開２００８−２０４０８６号公報
【特許文献４】国際公開第２０１２／０２９２１３号
【特許文献５】国際公開第２０１３／０１８２５７号
【特許文献６】特開２０１３−２３２６１３号公報
【特許文献７】特開２０１２−１６４８１７号公報
【特許文献８】特開２００６−２６１４７０号公報
【特許文献９】特開平０９−２６６３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献３が開示する「ノイズ抑制層」のシート材料は特殊なものであるため入手が困難であり、高価であるという課題がある。また、特許文献４乃至６が開示する技術は、低周波域（３０ＭＨｚ〜１ＧＨｚ）にも適用できるようにするには構造が大きくなりすぎ、実用的ではない。【００１２】
本発明は、入手困難な特殊なものを用いることなしに、低周波数領域から高周波数領域まで、回路が発するノイズの外部への漏えいを低減し得る、電磁波低減構造の提供を目的とする。
【課題を解決するための手段】
【００１３】
本発明の電磁波低減構造は、互いに対向する第一の導体層及び第二の導体層と、前記第一の導体層と前記第二の導体層とに接続された複数のコンデンサからなるコンデンサ群とを備え、前記第一の導体層の前記第二の導体層と対向する面に平行な面の、面内の第一の方向において隣り合う任意の一対の前記コンデンサ及び前記第一の方向と略垂直な前記面内の方向である第二の方向において隣り合う任意の一対の前記コンデンサ、における、前記コンデンサ間の間隔はすべて略等しく、前記コンデンサ群は、前記面内において、回路の配置位置の周囲に、各々が互いに重ならない、複数の、前記コンデンサの矩形の配列を備える。
【発明の効果】
【００１４】
本発明の電磁波低減構造は、入手困難な特殊なものを用いることなしに、低周波数領域から高周波数領域まで、回路が発するノイズの外部への漏えいを低減し得る。
【図面の簡単な説明】
【００１５】
【図１】本実施形態の電磁波低減構造の構成例を表す概念図である。
【図２】本実施形態の電磁波低減構造の製造工程例を表す概念図である。
【図３】基板上にコンデンサの配列を設けた電磁波低減構造の断面を表す概念図である。
【図４】図３に表す部分２９１ａの詳細構造例を表す概念図である。
【図５】本実施形態の電磁波低減構造への回路の設置例を表す概念図である。
【図６】第一のシミュレーションに用いた電磁波低減構造のモデルを表す図（その１）である。
【図７】第一のシミュレーションに用いた電磁波低減構造のモデルを表す図（その２）である。
【図８】導体層間のインピーダンスの周波数特性の第一のシミュレーションの結果を表す図である。
【図９】基板内における雑音伝搬特性の第一のシミュレーションの結果を表す図である。
【図１０】基板外への電界放射特性の第一のシミュレーションの結果を表す図である。
【図１１】第二のシミュレーションに用いた電磁波低減構造のモデルを表す図（その２）である。
【図１２】導体層間のインピーダンスの周波数特性の第二のシミュレーションの結果を表す図である。
【図１３】基板内における雑音伝搬特性の第二のシミュレーションの結果を表す図である。
【図１４】基板外への電界放射特性の第二のシミュレーションの結果を表す図である。
【図１５】基板上に設置された３つの回路へのコンデンサの設置例を表す概念図（その１）である。
【図１６】基板上に設置された３つの回路へのコンデンサの設置例を表す概念図（その２）である。
【図１７】基板上に設置された３つの回路へのコンデンサの設置例を表す概念図（その３）である。
【図１８】基板上に設置された３つの回路へのコンデンサの設置例を表す概念図（その４）である。
【図１９】本発明の電磁波低減構造の最小限の構成を表す概念図である。
【発明を実施するための形態】
【００１６】
［構成］
図１は、本実施形態の電磁波低減構造の例である電磁波低減構造１０１ａの構成を表す概念図である。図１（ａ）は、電磁波低減構造１０１ａの上面図である。図１（ｂ）は、電磁波低減構造１０１ａを、図１（ａ）に表す線１９２ａに沿って切断した場合を想定した断面図である。また、図１（ｃ）は、電磁波低減構造１０１ａを、図１（ａ）に表す線１９２ｂに沿って切断した場合を想定した断面図である。
【００１７】
以下において、上下左右は、各図に向かっての上下左右をいうこととする。
【００１８】
位置１９３ａは、電磁波ノイズの発生源である所定の回路を設置することが想定された位置である。
【００１９】
電磁波低減構造１０１ａは、前記回路が発する電磁波の電磁波低減構造１０１ａの外部への漏れを低減するための構造である。
【００２０】
電磁波低減構造１０１ａは、基板１４１ａと、６０個のコンデンサ１１１ａと、導体層１２１ａ、１３１ａとを備える。図１（ａ）に表す最も小さい正方形はすべてコンデンサ１１１ａを表す。
【００２１】
導体層１２１ａは、基板１４１ａ中の図１（ｂ）、（ｃ）に表す上方の、図１（ａ）に表す位置に形成されている。導体層は１２１ａは、例えば、前記回路に電圧を供給するための電源層である。
【００２２】
導体層１３１ａは、基板１４１ａ中の図１（ｂ）、（ｃ）に表す下方の、図１（ａ）に表す導体層１２１ａと同じ位置に形成されている。導体層１３１ａは、例えば、前記回路を接地させるための接地層である。
【００２３】
コンデンサ１１１ａのそれぞれは導体層１２１ａと導体層１３１ａとの間に、導体層１２１ａ及び導体層１３１ａと接続されて、形成されている。そして、隣合う二つのコンデンサ１１１ａ間の距離１９１ａは、位置１９３ａの近傍を除いて、すべて等しい。
【００２４】
コンデンサ１１１ａとしては、例えば市販のチップコンデンサを用いることができる。その場合は、コンデンサ１１１ａは、例えば、基板１４１ａに形成された穴に埋め込む。そして、コンデンサ１１１ａの両端子のそれぞれが、導体層１２１ａ及び導体層１３１ａに電気的に接続されるような構造にする。
【００２５】
当該構造は、例えば、図２（ａ）乃至（ｆ）に表す工程により製造することができる。
【００２６】
まず、図２（ａ）に表すような基板１４１ａａを用意する。基板１４１ａａは誘電体基板である。
【００２７】
そして、図２（ｂ）に表すように、導体層１３１ａを基板１４１ａａ上に形成する。導体層１３１ａの当該形成は、例えば、金属の蒸着により行う。
【００２８】
そして、図２（ｃ）に表すような、穴１９６ａの形成された誘電体基板である基板１４１ａｂを作成する。
【００２９】
そして、図２（ｄ）に表すように、基板１４１ａｂを、図２（ｂ）に表す構造の上に接着する。
【００３０】
次に、図２（ｅ）に表すように、図２（ｄ）に表す穴１９６ａのそれぞれに、チップコンデンサであるコンデンサ１１１ａａを挿入する。コンデンサ１１１ａの下側の端子は、はんだ等により、導体層１３１ａに電気的に接続されるようにする。
【００３１】
そして、導体層１２１ａを下面側に形成した基板１４１ａｃを、図２（ｆ）に表すように、図２（ｅ）に表す構造の上に接着する。この際に各コンデンサ１１１ａａの上側の端子は、はんだ等により、導体層１２１ａに電気的に接続されるようにする。
【００３２】
配列されるコンデンサは、必ずしも二つの導体層の間に設けられる必要はない。
【００３３】
図３は、基板１４１ａｄ上にコンデンサ１１１ａｂの配列を設けた電磁波低減構造１０１ａｂの断面を表す概念図である。
【００３４】
電磁波低減構造１０１ａｂは、基板１４１ａｄと、導体層１２１ａａ、１３１ａと、コンデンサ１１１ａｂとを備える。
【００３５】
コンデンサ１１１ａｂの各々は、基板１４１ａｄ上に設置されている。そして、コンデンサ１１１ａｂの各々の一方の端子は導体層１２１ａａに電気的に接続されている。また、コンデンサ１１１ａｂの他方の端子は、導体層１３１ａに電気的に接続されており、導体層１２１ａａには電気的に接続されていない。
【００３６】
図４は、図３に表す部分２９１ａの詳細構造例である電磁波低減構造１０１ａｃを表す概念図である。図４（ａ）は、電磁波低減構造１０１ａｃをコンデンサ１１１ａｂの上方から見た場合を想定した上面図である。また、図４（ｂ）は、図４（ａ）に表す線１９２ｃに沿って電磁波低減構造１０１ａｃを切断した場合を想定した断面図である。
【００３７】
電磁波低減構造１０１ａｃは、絶縁体１４２ａａ、１４２ａｂ、１４２ｂ、１４３ａと、導体層１２１ａａ、１３１ａ、１１３ａ、１２３ａと、導体１１９ａ、１２２ａと、端子１１４ａ、１２４ａと、コンデンサ１１１ａｂと、を備える。
【００３８】
電磁波低減構造１０１ａｃにおいては、下方から、絶縁体１４３ａと、導体層１３１ａと、絶縁体１４２ａｂと、導体層１２１ａａと、絶縁体１４２ａａとが順次構成されている。
【００３９】
そして、絶縁体１４２ａａと、導体層１２１ａａと、絶縁体１４２ａｂとからなる積層体には、穴１９７ｂが形成されている。そして、穴１９７ｂの側壁に沿って絶縁体１４２ｂが形成されている。穴１９７ｂの絶縁体１４２ｂが形成されていない部分には導体１１９ａが形成されている。導体１１９ａの下面は導体層１３１ａに接触している。一方、導体１１９ａは導体層１２１ａａには接触していない。
【００４０】
絶縁体１４２ａａには、穴１９７ａが形成されている。穴１９７ａには導体１２２ａが形成されている。導体１２２ａの下面は導体層１２１ａａに接触している。
【００４１】
絶縁体１４２ａａと、導体１２２ａと、絶縁体１４２ｂと、導体１１９ａとからなる構造の上には導体層１１３ａと、１２３ａとが形成されている。導体層１１３ａは導体１１９ａの上面に接触している。導体層１２３ａは導体１２２ａの上面に接触している。
【００４２】
そして、絶縁体１４２ａａ、導体１２２ａ、絶縁体１４２ｂ、導体１１９ａ及び導体層１１３ａ、１２３ａからなる構造の上に、コンデンサ１１１ａｂが設置されている。端子１１４ａは導体層１１３ａに、端子１２４ａは導体層１２３ａに、それぞれ接触している。ここで、端子１１４ａ、１２４ａは、コンデンサ１１１ａｂの端子である。
【００４３】
上記構成により、コンデンサ１１１ａｂの一方の端子である端子１１４ａは導体層１３１ａに電気的に接続され、コンデンサ１１１ａｂの他方の端子である端子１２４ａは導体層１２１ａａに電気的に接続される。
【００４４】
図５は、図１に表す電磁波低減構造１０１ａの位置１９３ａに前記回路の例である回路２１１ａを設置した様子を表す概念図である。
【００４５】
回路２１１ａは、例えば、電源層である導体層１２１ａ及び設置層である導体層１３１ａと電気的に接続され、導体層１２１ａから電圧の供給を受ける回路である。回路２１１ａは、例えば、集積回路である。
［シミュレーション］
＜第一シミュレーション＞
次に、図１及び図５に表す電磁波低減構造１０１ａの電磁波低減効果を表すシミュレーション結果を説明する。
【００４６】
図６及び図７は、シミュレーションに用いた電磁波低減構造のモデルを表す図である。図６（ａ）は電磁波低減構造の上面図である。図６（ｂ）は、図６（ａ）に表すＡ−Ａ’間の断面図である。図６（ｃ）は、図６（ａ）に表すＢ−Ｂ’間の断面図である。
【００４７】
図６（ａ）に表す最も小さい四角形はすべてコンデンサ１１２ａを表す。また、図６（ｃ）に表すコンデンサ記号はすべてコンデンサ１１２ａを表す。
【００４８】
コンデンサ１１２ａの各々は、導体層１２１ａと導体層１３１ａとの間に形成されている。そして、隣り合う一対のコンデンサ１１２ａ同士の間隔はすべて等しい値の間隔ｄである。
【００４９】
以下において説明するシミュレーションは、図６（ａ）中にＮ＝１乃至５のそれぞれで表した点線の各正方形上及びその内側にコンデンサ１１２ａが形成された場合のそれぞれ（図７に表す）について行ったものである。なお、Ｎ＝０はコンデンサ１１２ａが全く設定されていない場合に相当する。
【００５０】
位置１９４ａには、電磁波ノイズを発するノイズ源が設置されることが想定されている。当該ノイズ源は図５に表す回路２１１ａに相当する。当該ノイズ源が発する電磁波ノイズは、すべての周波数域において等しい強度になる電磁波ノイズとする。
【００５１】
また、位置１９４ｂは、位置１９４ａで発生した電磁波ノイズを観測することを想定した位置である。さらに、位置１９５ａは位置１９４ａから放射される電界を観測することを想定された位置である。
【００５２】
シミュレーションにおいて用いた条件は次の通りである。隣り合う一対のコンデンサ１１２ａ同士の間隔ｄは７．５ｍｍである。基板１４１ａの比誘電率は４である。図６（ｂ）、（ｃ）における導体層１２１ａの下面と導体層１３１ａの上面との間隔は２ｍｍである。図６（ａ）における導体層１２１ａの面積は５６２５平方ｍｍ（＝７５ｍｍ×７５ｍｍ）である。コンデンサ１１２ａは、０．１μＦの容量と、０．３５ｎＨのインダクタと、１９．４ｍΩの抵抗との直列回路を想定する。
【００５３】
これらの条件は、上限抑制周波数を５ＧＨｚと想定したものである。ここで、上限抑制周波数は、電磁波低減構造１０１ａが低減し得る電磁波ノイズの周波数の上限である。
【００５４】
なお、上記想定のうち、導体層１２１ａの下面と導体層１３１ａの上面との間隔と、導体層１２１ａの面積は、ノイズを発する回路（図５の回路２１１ａ参照）として集積回路を用いた場合に実装上想定される値から選択したものである。
【００５５】
また、コンデンサ１１２ａの上記直列回路における容量、インダクタ及び抵抗の想定は、上限抑制周波数が直列回路の共振周波数であることを想定したものである。本想定は、経験により妥当であることが理解されており、以下に説明するシミュレーション結果からも妥当であることが理解される。
【００５６】
また、間隔ｄは、上限抑制周波数に対応する波長の約１／４が間隔ｄであると想定することにより求めた。本想定は、経験により妥当であることが理解されており、以下に説明するシミュレーション結果からも妥当であることが理解される。
【００５７】
図８は、シミュレーションにより求めた導体層１２１ａと導体層１３１ａとの間のインピーダンスの周波数特性である。インピーダンスの周波数特性は、Ｎ＝０とＮ＝１との間で大きく変化する。このことは、図７のＮ＝１の場合のようにコンデンサ１１２ａを設置することによりデカップリング効果が表れることを表す。なお、デカップリング効果については、特許文献２に説明があるので、ここではその説明を省略する。一方、インピーダンスの周波数特性は、Ｎ＝１乃至５において大きな変わりはない。このことは、Ｎ＝１乃至５において、コンデンサ１１２ａを増やしてもデカップリング効果にはほとんど影響がないことを表す。
【００５８】
図９は、基板１４１ａ内における雑音伝搬特性のシミュレーション結果を表す図である。図９は、位置１９４ａにおいて発生する電磁波ノイズの位置１９４ｂにおいて観測される振幅値であるＳ２１の周波数特性を表す。
【００５９】
Ｎ＝０の場合に対し、Ｎ＝１の場合はＳ２１の値の顕著な低下は見られない。これに対し、Ｓ２１の値は、特に５ＧＨｚ近傍以下において、Ｎ＝２の場合はＮ＝１の場合と比較して顕著に低下する。そして、Ｎ＝２以上においては、Ｓ２１の値は、Ｎが大きくなるにつれてより低下する。
【００６０】
図１０は、基板１４１ａの外への電界放射特性のシミュレーション結果を表す図である。図１０は、図６に表す位置１９５ａにおける電界強度の周波数特性を表す。
Ｎ＝０の場合に対し、Ｎ＝１の場合は電界強度の顕著な低下は見られない。これに対し、電界強度は、特に４．５ＧＨｚ以下において、Ｎ＝２の場合はＮ＝１の場合と比較して顕著に低下する。そして、Ｎ＝２以上においては、電界強度は、Ｎが大きくなるにつれてより低下する。
【００６１】
以上説明したように、Ｎが２以上では、デカップリング効果の一層の向上は見られないものの、基板１４１ａ内の雑音伝搬特性及び基板１４１ａ外への電界放射特性が顕著に改善されるというシミュレーション結果が得られた。
【００６２】
図８乃至図１０に表すシミュレーション結果からは、Ｎが大きいほど雑音伝搬特性及び基板１４１ａ外への電界放射特性が改善される。しかしながら、Ｎが大きいということは、コンデンサ１１２ａを配置するために必要な基板１４１ａ内の領域が大きくなることを意味する。そのため、Ｎが大きくなると、基板１４１ａにおけるコンデンサ１１２ａ以外の素子の実装領域が減少する。さらに、コンデンサ１１２ａを多く配置する必要から電磁波抑制構造を製造するコストが増大することになる。そのため、Ｎの値は２又は３がより適当であると考えられる。
＜第二シミュレーション＞
次に基板の外周近傍から順にコンデンサ１１２ａを配列させた電磁波低減構造についてのシミュレーション結果を説明する。
【００６３】
図１１は、第二のシミュレーションに用いた電磁波低減構造のモデルを表す図である。図１１は電磁波低減構造の上面図である。図１１に表す最も小さい四角形はすべてコンデンサ１１２ａを表す。
【００６４】
図示は省略するが、基板１４１ａ内部の上方及び下方には図６に表す導体層１２１ａ、１３１ａに相当する導体層が形成されている。当該導体層の形成のされ方は、図６に表す導体層１２１ａ、１３１ａと同様である。以下において、これら二つの導体層を導体層１２１ａ、１３１ａということにする。
【００６５】
コンデンサ１１２ａの各々は、導体層１２１ａと導体層１３１ａとの間に形成されている。そして、隣り合う一対のコンデンサ１１２ａ同士の間隔はすべて等しい値の間隔ｄである。
【００６６】
以下において説明する第二のシミュレーションは、図１１に表すｎ＝０乃至４の場合のそれぞれについて行ったものである。ｎ＝０はコンデンサ１１２ａが全く設定されていない場合である。ｎ＝１、２、３、４は、それぞれ、基板１４１ａの外周から１、２、３、４周コンデンサ１１２ａを配列した場合である。
【００６７】
位置１９４ａには、電磁波ノイズを発するノイズ源が設置されることが想定されている。当該ノイズ源が発する電磁波ノイズは、すべての周波数域において等しい強度になる電磁波ノイズとする。
【００６８】
また、位置１９４ｂは、位置１９４ａで発生した電磁波ノイズを観測することを想定した位置である。さらに、位置１９５ａは位置１９４ａから放射される電界を観測することを想定された位置である。
【００６９】
シミュレーションにおいて用いた条件は次の通りである。隣り合う一対のコンデンサ１１２ａ同士の間隔ｄは７．５ｍｍである。基板１４１ａの比誘電率は４である。図６（ｂ）、（ｃ）における導体層１２１ａの下面と導体層１３１ａの上面との間隔は２ｍｍである。図６（ａ）における導体層１２１ａの面積は５６２５平方ｍｍ（＝７５ｍｍ×７５ｍｍ）である。コンデンサ１１２ａは、５．６０×１０−１１Ｆの容量と、４．５０×１０−１０Ｈのインダクタと、４．５０×１０−１０Ωの抵抗との直列回路を想定する。
【００７０】
図１２は、第二のシミュレーションにより求めた導体層１２１ａと導体層１３１ａとの間のインピーダンスの周波数特性である。インピーダンスの周波数特性は、ｎ＝０とｎ＝１との間で大きく変化する。このことは、図７のｎ＝１の場合のようにコンデンサ１１２ａを設置することによりデカップリング効果が表れることを表す。なお、デカップリング効果については、特許文献２に説明があるので、ここではその説明を省略する。一方、インピーダンスの周波数特性は、ｎ＝１乃至４において大きな変わりはない。このことは、ｎ＝１乃至４において、コンデンサ１１２ａを増やしてもデカップリング効果には大きな影響がないことを表す。
【００７１】
図１３は、基板１４１ａ内における雑音伝搬特性の第二のシミュレーションによる結果を表す図である。図１３は、図１１に表す位置１９４ａにおいて発生する電磁波ノイズの位置１９４ｂにおいて観測される振幅値であるＳ２１の周波数特性を表す。
【００７２】
ｎ＝０の場合に対し、ｎ＝１の場合はＳ２１の値の顕著な低下は見られない。これに対し、Ｓ２１の値は、特に３ＧＨｚ近傍以下において、ｎ＝２の場合はｎ＝１の場合と比較して低下する。そして、ｎ＝２以上においては、Ｓ２１の値は、ｎが大きくなるにつれてより低下する。
【００７３】
図１４は、基板１４１ａの外への電界放射特性の第二のシミュレーションの結果を表す図である。図１４は、図１１に表す位置１９５ａにおける電界強度の周波数特性を表す。
【００７４】
ｎ＝０の場合に対し、ｎ＝１の場合は電界強度の顕著な低下は見られない。これに対し、電界強度は、特に４ＧＨｚ以下において、ｎ＝２の場合はｎ＝１の場合と比較して顕著に低下する。そして、ｎ＝２以上においては、電界強度は、ｎが大きくなるにつれてより低下する。
【００７５】
以上、図１１に表すｎが２以上では、デカップリング効果の一層の向上は見られないものの、基板１４１ａ内の雑音伝搬特性及び基板１４１ａ外への電界放射特性が顕著に改善されるというシミュレーション結果が得られた。
【００７６】
図１２乃至図１４に表すシミュレーション結果からは、図１１に表すｎが大きいほど雑音伝搬特性及び基板１４１ａ外への電界放射特性が改善される。しかしながら、ｎが大きいということは、コンデンサ１１２ａを配置するために必要な基板１４１ａ内の領域が大きくなることを意味する。そのため、ｎが大きくなると、基板１４１ａにおけるコンデンサ１１２ａ以外の素子の実装領域が減少する。さらに、コンデンサ１１２ａを多く配置する必要から電磁波抑制構造を製造するコストが増大することになる。そのため、ｎの値は２又は３がより適当であると考えられる。
【００７７】
以上、第一及び第二のシミュレーションにより、互いに等間隔に配列したコンデンサからなるコンデンサ群を回路の周囲に配置することにより、回路が発生する電磁波ノイズの基板外への漏れを抑制できることが理解される。
［コンデンサ配置のバリエーション］
次に、基板に形成された複数の回路へのコンデンサの配置のバリエーションについて説明する。
【００７８】
図１５乃至図１８は、基板上に設置された３つの回路へのコンデンサ１１１ａの設置例を表す概念図である。
【００７９】
図１５は、基板上に設置された３つの回路へコンデンサ１１１ａを配置する電磁波低減構造の第一の例である電磁波低減構造１０１ｅを表す概念図である。図１５には前記３つの回路である回路２１１ｂ、２１１ｃ、２１１ｄも併せて表してある。
【００８０】
電磁波低減構造１０１ｅにおいては、回路２１１ｂ、２１１ｃ、２１１ｄのそれぞれをコンデンサ１１１ａからなるコンデンサ群１１３ｂ、１１３ｃ、１１３ｄが取り囲んでいる。図１５に表す最も小さい正方形は、すべて、コンデンサ１１１ａを表す。コンデンサ群１１３ｂ、１１３ｃ、１１３ｄの各々において、隣り合う任意の一対のコンデンサ１１１ａ間の間隔はすべて間隔ｄである。
【００８１】
電磁波低減構造１０１ｅにおいては、上記構成により、コンデンサ群１１３ｂ、１１３ｃ、１１３ｄの各々は、回路２１１ｂ、２１１ｃ、２１１ｄの各々が発するノイズがコンデンサ群１１３ｂ、１１３ｃ、１１３ｄの各々の外部に漏れ出すのを抑制する。そして、電磁波低減構造１０１ｅは、回路２１１ｂ、２１１ｃ、２１１ｄが発するノイズの、回路２１１ｂ、２１１ｃ、２１１ｄのうちの他への影響を抑制する。
【００８２】
図１６は、基板上に設置された３つの回路へコンデンサ１１１ａを配置した電磁波低減構造の第二の例である電磁波低減構造１０１ｂを表す概念図である。図１６には、前記３つの回路である回路２１１ｂ、２１１ｃ、２１１ｄも併せて表してある。
【００８３】
電磁波低減構造１０１ｂにおいては、基板１４１ａの外周に沿ってコンデンサ１１１ａからなるコンデンサ群１１３ｅが設けられている。そして、回路２１１ｂ、２１１ｃ、２１１ｄは、コンデンサ群１１３ｅにより囲まれている。図１６に表す最も小さい正方形は、すべて、コンデンサ１１１ａを表す。コンデンサ群１１３ｅにおいて、隣り合う任意の一対のコンデンサ１１１ａ間の間隔はすべて間隔ｄである。
【００８４】
電磁波低減構造１０１ｂは、回路２１１ｂ、２１１ｃ、２１１ｄが発するノイズを、回路２１１ｂ、２１１ｃ、２１１ｄのうちの他への到達を抑制することはできない。しかしながら、電磁波低減構造１０１ｂは、回路２１１ｂ、２１１ｃ、２１１ｄが発するノイズの基板１４１ａの外への放出を抑制することはできる。そして、電磁波低減構造１０１ｂは、コンデンサ群１１３ｅの内側に、回路２１１ｂ、２１１ｃ、２１１ｄを配置するための比較的広いスペースを確保することを可能にする。そのため、電磁波低減構造１０１ｂを用いることにより、回路２１１ｂ、２１１ｃ、２１１ｄの配置の自由度を確保することが可能になる。
【００８５】
図１７は、基板上に設置された３つの回路へコンデンサ１１１ａを配置した電磁波低減構造の第三の例である電磁波低減構造１０１ｃを表す概念図である。図１７には、前記３つの回路である回路２１１ｂ、２１１ｃ、２１１ｄも併せて表してある。
【００８６】
電磁波低減構造１０１ｃは、図１６に表す電磁波低減構造１０１ｂが備える構成に加えて、コンデンサ群１１３ｆを備える。図１７に表す最も小さい正方形は、すべて、コンデンサ１１１ａを表す。コンデンサ群１１３ｅとコンデンサ群１１３ｆとを組み合わせたコンデンサ群において、隣り合う任意の一対のコンデンサ１１１ａ間の間隔はすべて間隔ｄである。
【００８７】
電磁波低減構造１０１ｃは、コンデンサ群１１３ｅを備えるので、電磁波低減構造１０１ｂは、回路２１１ｂ、２１１ｃ、２１１ｄが発するノイズの基板１４１ａの外への放出を抑制することができる。それに加えて、電磁波低減構造１０１ｃにおいては、回路２１１ｂ、２１１ｃ、２１１ｄのうちの任意の二つの間にコンデンサ群１１３ｆが存在する。そのため、電磁波低減構造１０１ｃは、回路２１１ｂ、２１１ｃ、２１１ｄが発する電磁波ノイズの、回路２１１ｂ、２１１ｃ、２１１ｄのうちの他への到達を抑制することができる。
【００８８】
電磁波低減構造１０１ｃは、さらに、回路２１１ｂ、２１１ｃ、２１１ｄの各々を配置し得る比較的広いスペースを確保し得る。そのため、電磁波低減構造１０１ｃは、回路２１１ｂ、２１１ｃ、２１１ｄの配置の自由度をある程度確保することを可能にする。
【００８９】
ただし、電磁波低減構造１０１ｃは、配置すべきコンデンサ１１１ａの数が多くなる。配置すべきコンデンサ１１１ａの数の少なさにおいては、電磁波低減構造１０１ｃと比較した場合には図１５に表す電磁波低減構造１０１ｅに長所がある。
【００９０】
図１８は、基板上に設置された３つの回路へコンデンサ１１１ａを配置した電磁波低減構造の第四の例である電磁波低減構造１０１ｄを表す概念図である。図１８には、前記３つの回路である回路２１１ｂ、２１１ｃ、２１１ｄも併せて表してある。
【００９１】
電磁波低減構造１０１ｄにおいては、基板１４１ａの全面にコンデンサ１１１ａが配置されている。図１８に表す最も小さい正方形は、すべて、コンデンサ１１１ａを表す。隣り合う任意の一対のコンデンサ１１１ａ間の間隔はすべて間隔ｄである。そして、基板１４１ａの全面に配置されたコンデンサ１１１ａの間に、回路２１１ｂ、２１１ｃ、２１１ｄの各々が配置される。
【００９２】
電磁波低減構造１０１ｄは、回路２１１ｂ、２１１ｃ、２１１ｄが発するノイズの基板１４１ａの外への放出を抑制することができる。電磁波低減構造１０１ｃは、回路２１１ｂ、２１１ｃ、２１１ｄのうちの任意の二つの間にコンデンサ１１１ａが存在する。そのため、電磁波低減構造１０１ｄは、回路２１１ｂ、２１１ｃ、２１１ｄが発するノイズを、回路２１１ｂ、２１１ｃ、２１１ｄのうちの他への到達を抑制することができる。さらに、電磁波低減構造１０１ｄを用いた場合、回路２１１ｂ、２１１ｃ、２１１ｄの各々の配置についての自由度が広がるという長所がある。ただし、間隔ｄは、回路２１１ｂ、２１１ｃ、２１１ｄが配置できる大きさでなければならない。そのため、回路２１１ｂ、２１１ｃ、２１１ｄの大きさにより、間隔ｄは大きくせざるを得ないことがある。間隔ｄが大きくなると上限抑制周波数が低くなることが経験により理解されている。上限抑制周波数を高くするためには、間隔ｄを小さくすることが有効である。この点では、前述の図１５乃至図１７に表す、電磁波低減構造１０１ｅ、１０１ｂ、１０１ｃの方が、図１８に表す電磁波低減構造１０１ｄと比較して、優れている。電磁波低減構造１０１ｅ、１０１ｂ、１０１ｃは、間隔ｄを小さくすることについて、回路２１１ｂ、２１１ｃ、２１１ｄの大きさによる制限がより少ないためである。
［効果］
本実施形態の電磁波低減構造は、以上説明したシミュレーション結果から理解されるように、設置された回路が発する電磁波の、本実施形態の電磁波低減構造の外部への漏えいを低減することができる。本実施形態の電磁波低減構造は、上記低減を、入手困難な特殊なものを用いることなしに、低周波数領域から高周波数領域まで行い得る。
【００９３】
図１９は、本発明の電磁波低減構造の最小限の構成である電磁波低減構造１０１ｘの構成を表す概念図である。
【００９４】
電磁波低減構造１０１ｘは、互いに対向する図示しない第一の導体層と第二の導体層と、前記第一の導体層と前記第二の導体層とに接続された複数のコンデンサからなるコンデンサ群１１３ｘとを備える。コンデンサ群１１３ｘの形状は図示した形状に限定されず任意である。
【００９５】
第一の方向及び第二の方向における前記コンデンサ間の間隔はすべて略等しい。ここで、前記第一の方向は、前記第一の導体層の前記第二の導体層と対向する面に平行な面の、面内の方向である。また、前記第二の方向は、前記第一の方向と略垂直な前記面内の方向である。
【００９６】
コンデンサ群１１３ｘは、前記面内において、回路の配置位置の周囲に、各々が互いに重ならない、複数の、前記コンデンサの矩形の配列を備える。
【００９７】
電磁波低減構造１０１ｘは、［発明を実施するための形態］の項で説明したシミュレーション結果から理解されるように、前記配置位置に配置された回路が発する電磁波ノイズの電磁波低減構造１０１ｘ外部への漏れ量を低減することができる。
【００９８】
そのため、電磁波低減構造１０１ｘは、上記構成により、［発明の効果］の項に記載した効果を奏する。
【００９９】
以上、本発明の各実施形態を説明したが、本発明は、上記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【０１００】
また、上記の実施形態の一部または全部は、以下の付記のようにも記述され得るが、以下には限られない。
【０１０１】
（付記１）
互いに対向する第一の導体層及び第二の導体層と、前記第一の導体層と前記第二の導体層とに接続された複数のコンデンサからなるコンデンサ群とを備え、
前記第一の導体層の前記第二の導体層と対向する面に平行な面の、面内の第一の方向において隣り合う任意の一対の前記コンデンサ及び前記第一の方向と略垂直な前記面内の方向である第二の方向において隣り合う任意の一対の前記コンデンサ、における、前記コンデンサ間の間隔はすべて略等しく、
前記コンデンサ群は、前記面内において、回路の配置位置の周囲に、各々が互いに重ならない、複数の、前記コンデンサの矩形の配列を備える、
電磁波低減構造。
【０１０２】
（付記２）
前記複数が２又は３である付記１に記載された電磁波低減構造。
【０１０３】
（付記３）
前記第一の導体層が前記回路に電圧を供給するための層である付記１又は付記２に記載された電磁波低減構造。
【０１０４】
（付記４）
前記第二の導体層が前記回路を接地するための層である付記１乃至付記３のうちのいずれか一に記載された電磁波低減構造。
【０１０５】
（付記５）
前記第一の導体層と前記第二の導体層とが基板に形成されている付記１乃至付記４のうちのいずれか一に記載された電磁波低減構造。
【０１０６】
（付記６）
前記第一の導体層と前記第二の導体層とが前記基板の内部に形成されている付記５に記載された電磁波低減構造。
【０１０７】
（付記７）
前記コンデンサ群が、前記基板の端部に沿って形成されている付記５又は付記６に記載された電磁波低減構造。
【０１０８】
（付記８）
複数の前記回路を設置することが想定されており、前記設置することが想定された位置の各々の間に前記配列が形成されている付記７に記載された電磁波低減構造。
【０１０９】
（付記９）
前記コンデンサ群が前記基板のほぼ全面に形成されている付記５又は付記６に記載された電磁波低減構造。
【０１１０】
（付記１０）
前記第一の導体層の面積が５６２５平方ｍｍ近傍である付記１乃至付記９のうちのいずれか一に記載された電磁波低減構造。
【０１１１】
（付記１１）
前記第一の導体層が約７５ｍｍ角である付記１乃至付記１０のうちのいずれか一に記載された電磁波低減構造。
【０１１２】
（付記１２）
前記コンデンサは、約０．１μＦの容量と、約０．３５ｎＨのインダクタと、約１９．４ｍΩの抵抗との直列回路を形成する付記１乃至付記１１のうちのいずれか一に記載された電磁波低減構造。
【０１１３】
（付記１３）
前記第一の導体層と前記第二の導体層との間隔が約２ｍｍである付記１乃至付記１２のうちのいずれか一に記載された電磁波低減構造。
【０１１４】
（付記１４）
前記回路をさらに備える付記１乃至付記１３のうちのいずれか一に記載された電磁波低減構造。
【０１１５】
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
【０１１６】
この出願は、２０１６年８月１９日に出願された日本出願特願２０１６−１６１３２４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０１１７】
１０１ａ、１０１ａｂ、１０１ａｃ、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｅ、１０１ｘ    電磁波低減構造
１１１ａ、１１１ａａ、１１１ａｂ、１１２ａ    コンデンサ
１１３ｂ、１１３ｃ、１１３ｄ、１１３ｅ、１１３ｆ、１１３ｘ    コンデンサ群
１２１ａ、１２１ａａ、１１３ａ、１２３ａ、１３１ａ    導体層
１２２ａ    導体
１１４ａ、１２４ａ    端子
１４１ａ、１４１ａａ、１４１ａｂ、１４１ａｃ、１４１ａｄ    基板
１４２ａａ、１４２ａｂ、１４２ｂ、１４３ａ    絶縁体
１９１ａ    距離
１９２ａ、１９２ｂ    線
１９３ａ、１９４ａ、１９４ｂ、１９５ａ    位置
１９６ａ、１９７ａ、１９７ｂ    穴
２１１ａ，２１１ｂ。２１１ｃ、２１１ｄ    回路
【図１】
2018034193.tif 000003
【図２】
2018034193.tif 000004
【図３】
2018034193.tif 000005
【図４】
2018034193.tif 000006
【図５】
2018034193.tif 000007
【図６】
2018034193.tif 000008
【図７】
2018034193.tif 000009
【図８】
2018034193.tif 000010
【図９】
2018034193.tif 000011
【図１０】
2018034193.tif 000012
【図１１】
2018034193.tif 000013
【図１２】
2018034193.tif 000014
【図１３】
2018034193.tif 000015
【図１４】
2018034193.tif 000016
【図１５】
2018034193.tif 000017
【図１６】
2018034193.tif 000018
【図１７】
2018034193.tif 000019
【図１８】
2018034193.tif 000020
【図１９】
2018034193.tif 000021
【手続補正書】
【提出日】平成31年1月17日(2019.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに対向する第一の導体層及び第二の導体層と、前記第一の導体層と前記第二の導体層とに接続された複数のコンデンサからなるコンデンサ群とを備え、
前記第一の導体層の前記第二の導体層と対向する面に平行な面の、面内の第一の方向において隣り合う任意の一対の前記コンデンサ及び前記第一の方向と略垂直な前記面内の方向である第二の方向において隣り合う任意の一対の前記コンデンサ、における、前記コンデンサ間の間隔はすべて略等しく、
前記コンデンサ群は、前記面内において、回路の配置位置の周囲に、各々が互いに重ならない、複数の、前記コンデンサの矩形の配列を備える、
電磁波低減構造。
【請求項２】
前記複数が２又は３である請求項１に記載された電磁波低減構造。
【請求項３】
前記第一の導体層が前記回路に電圧を供給するための層である請求項１又は請求項２に記載された電磁波低減構造。
【請求項４】
前記第二の導体層が前記回路を接地するための層である請求項１乃至請求項３のうちのいずれか一に記載された電磁波低減構造。
【請求項５】
前記第一の導体層と前記第二の導体層とが基板に形成されている請求項１乃至請求項４のうちのいずれか一に記載された電磁波低減構造。
【請求項６】
前記第一の導体層と前記第二の導体層とが前記基板の内部に形成されている請求項５に記載された電磁波低減構造。
【請求項７】
前記コンデンサ群が、前記基板の端部に沿って形成されている請求項５又は請求項６に記載された電磁波低減構造。
【請求項８】
複数の前記回路を設置することが想定されており、前記設置することが想定された位置の各々の間に前記配列が形成されている請求項７に記載された電磁波低減構造。
【請求項９】
前記コンデンサ群が前記基板のほぼ全面に形成されている請求項５又は請求項６に記載された電磁波低減構造。
【請求項１０】
前記回路をさらに備える請求項１乃至請求項９のうちのいずれか一に記載された電磁波低減構造。
【国際調査報告】
2018034193.tif 000022
2018034193.tif 000023