(57)【要約】  裏面照射型のＣＭＯＳイメージセンサ等の固体撮像素子において、画質が低下する蓋然性を低下させる。  各々が光電変換部を有する複数の画素が面方向に沿って並設された半導体基板と、前記半導体基板の光入射面と反対側の面に積層形成された配線層と、を備え、前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素における前記反射面のカバレッジ率に規則性を有さない、固体撮像素子。
2018034092.tif 000002
【特許請求の範囲】
【請求項１】
各々が光電変換部を有する複数の画素が面方向に沿って並設された半導体基板と、
前記半導体基板の光入射面と反対側の面に積層形成された配線層と、
を備え、
前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、
複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素の前記反射面のカバレッジ率に規則性を有さない、固体撮像素子。
【請求項２】
前記複数の画素は、行列上に二次元配列されており、
前記単位領域内において、ある行を構成する複数画素の前記カバレッジ率の並びパターンと他の行を構成する複数画素の前記カバレッジ率の並びパターンとが重複せず、ある列を構成する複数画素の前記カバレッジ率の並びパターンと他の列を構成する複数画素の前記カバレッジ率の並びパターンとが重複しない、請求項１に記載の固体撮像素子。
【請求項３】
前記半導体基板の光入射面の上に積層形成されたカラーフィルタを更に有し、
複数の前記画素は、特定色のカラーフィルタに対応して形成された１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素における前記反射面のカバレッジ率に規則性を有さない、請求項１に記載の固体撮像素子。
【請求項４】
複数の前記画素は、赤または赤外光のカラーフィルタに対応して形成された１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素における前記反射面のカバレッジ率に規則性を有さない、
請求項１に記載の固体撮像素子。
【請求項５】
半導体基板に、各々が光電変換部を有する複数の画素を面方向に沿って並設する工程と、
前記半導体基板の光入射面と反対側の面に配線層を積層形成する工程と、
を含む固体撮像素子の製造方法であって、
前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、
複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素の前記反射面のカバレッジ率に規則性を有さない、固体撮像素子の製造方法。
【請求項６】
固体撮像素子と、当該固体撮像素子が出力する画像信号に基づいて生成する画像データを記録する記録部と、前記画像信号に基づく画像を表示する表示部と、を備える電子機器であって、
前記固体撮像素子は、各々が光電変換部を有する複数の画素が面方向に沿って並設された半導体基板と、前記半導体基板の光入射面と反対側の面に積層形成された配線層と、
を備え、
前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、
複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素の前記反射面のカバレッジ率に規則性を有さない、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、固体撮像素子の製造方法、及び、電子機器に関する。
【背景技術】
【０００２】
いわゆる裏面照射型のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサは、例えば特許文献１に記載のように、半導体基板の表面側に多層配線層が積層され、半導体基板の裏面側にカラーフィルタやオンチップマイクロレンズ等が積層され、被写体からの光が半導体基板の裏面側から入射される構造となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１６４２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
裏面照射型のＣＭＯＳイメージセンサにおいて、半導体基板には画素毎にフォトダイオード等の光電変換素子が形成されており、半導体基板の裏面側からの入射光は各画素の光電変換素子内を通過する間に一部又は全部が光電変換される。半導体基板の裏面側から表面側へ向かう間に光電変換されなかった一部の光は、多層配線層へと抜け、その更に一部の光が多層配線層の金属配線等によって反射されて光電変換素子に再入射する場合がある。【０００５】
多層配線層に形成される金属配線は、例えば特許文献１の概略断面構造図に示されるように各画素領域でほぼ同じレイアウトとなるように規則的に形成されている。このため、多層配線層の配線で反射した光が光電変換素子に再入射しても、画素の間で入射光量に対する光電変換率のばらつきが生じるわけではなく、金属配線の形状に応じた模様が画像に映り込んだりすることは無い。しかしながら、多層配線層の構造物の中には、画素を跨いで形成されるものや、各画素で異なるレイアウトで形成されるものもある。【０００６】
例えば、多層配線層の表面（半導体基板に対面しない側）付近に埋設されるＡｌ配線は、多層配線層の表面に支持基板を貼り付ける前に多層配線層表面を平坦化するべく行うＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を行う際に、多層配線層の表面平坦性を向上させる補強部材としての役割を持つ構造体である。Ａｌ配線は、製造工程上、他のＣｕ配線等に比べて細線化が困難であり、近年、微細化が著しい画素ピッチに比べて狭幅に形成することが困難な場合がある。このため、このＡｌ配線は、画素の領域区分を跨いで形成されたり、各画素でレイアウトが異なったりする場合がある。このような場合、Ａｌ金属配線の形状に応じた模様が画像に映り込む可能性が有る。【０００７】
本技術は、前記課題に鑑みてなされたもので、裏面照射型のＣＭＯＳイメージセンサ等の固体撮像素子において、半導体基板の表面側に積層形成された多層配線層の構造物によって反射されて光電変換素子に再入射する反射光によって画質が低下する蓋然性を低下させることを目的とする。
【課題を解決するための手段】
【０００８】
本技術の態様の１つは、各々が光電変換部を有する複数の画素が面方向に沿って並設された半導体基板と、前記半導体基板の光入射面と反対側の面に積層形成された配線層と、を備え、前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素の前記反射面のカバレッジ率に規則性を有さない、固体撮像素子である。【０００９】
なお、以上説明した固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は、上述した固体撮像素子を備える撮像システム、上述した装置を製造する製造方法、当該製造方法の各工程に対応した機能を製造装置に実現させる制御プログラム、該プ制御ログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。
【発明の効果】
【００１０】
本技術によれば、裏面照射型のＣＭＯＳイメージセンサ等の固体撮像素子において、光電変換素子が形成された半導体基板の表面側に積層形成された配線層が有する金属配線等の構造物によって反射されて光電変換素子に再入射する入射光によって画質が低下する蓋然性を低下させることができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１１】
【図１】固体撮像素子の要部構造を断面的に示した図である。
【図２】単位領域内の配線レイアウトを説明する図である。
【図３】画素領域及び周辺回路領域における多層配線層を説明する図である。
【図４】固体撮像素子の製造方法の一例を説明する図である。
【図５】固体撮像素子の製造方法の一例を説明する図である。
【図６】固体撮像素子の製造方法の一例を説明する図である。
【図７】固体撮像素子の製造方法の一例を説明する図である。
【図８】固体撮像素子の製造方法の一例を説明する図である。
【図９】固体撮像素子の製造方法の一例を説明する図である。
【図１０】固体撮像素子の製造方法の一例を説明する図である。
【図１１】固体撮像素子の製造方法の一例を説明する図である。
【図１２】固体撮像素子の製造方法の一例を説明する図である。
【図１３】固体撮像素子を備える撮像装置の構成を示すブロック図である。
【図１４】固体撮像素子の構成を示すブロック図である。
【図１５】画素の回路構成を説明する図である。
【図１６】ＡＤ変換部の構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
【００１３】
（Ａ）第１の実施形態： 
図１は、固体撮像素子１００の要部構造を断面的に示した図である。
【００１４】
固体撮像素子１００は、裏面照射型のＣＭＯＳイメージセンサであり、例えば、シリコン等の半導体基板１０に複数の単位画素１１が配列された画素領域Ｒ１（いわゆる、撮像領域）と、画素領域Ｒ１の周辺に配置された周辺回路領域Ｒ２（図１には不図示）とを備える。
【００１５】
半導体基板１０の単位画素１１には、各々、光電変換部としてのフォトダイオードＰＤ、及び、画素トランジスタ（例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、選択トランジスタ）が設けられている。画素トランジスタは半導体基板１０の表面１０Ａの側に形成される。図１ではゲート電極１２を示して模式的に画素トランジスタの存在を示している。フォトダイオードＰＤは半導体基板１０の裏面１０Ｂに臨む位置に形成されている。各フォトダイオードＰＤは不純物拡散層による素子分離領域１３で分離される。
【００１６】
半導体基板１０のフォトダイオードＰＤが臨む光入射面としての裏面１０Ｂ上には、平坦化膜１７が形成され、平坦化膜１７の上には、フォトダイオードＰＤそれぞれに対応するように形成された複数のカラーフィルタで構成されるカラーフィルタ１８が形成される。カラーフィルタ１８は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色（図１にはＢは不図示）をベイヤー配列した構造とすることができる。その他、白色画素のカラーフィルタを設けたり、赤外光を選択的に透過するカラーフィルタを設けたりしてもよい。
【００１７】
マイクロレンズ１９は、半導体基板１０の裏面側のカラーフィルタ１８の上方に設けられている。マイクロレンズ１９は、画素領域Ｒ１に配列された複数のフォトダイオードＰＤに対応するように、複数が、略同一形状で形成されている。
【００１８】
半導体基板１０の表面１０Ａの側には、層間絶縁膜１５を介して、複数の配線を形成した多層配線層１６が設けられる。多層配線層１６が形成される半導体基板１０の表面１０Ａは、光入射面と反対側の面である。このため、裏面照射型のＣＭＯＳイメージセンサにおいては、多層配線層１６が半導体基板１０に形成されるフォトダイオードＰＤへの入射光を阻害しない。
【００１９】
画素領域Ｒ１に形成される多層配線層１６は、第１配線層１６Ａと第２配線層１６Ｂとを有する。本実施形態では、第二配線層１６Ｂの半導体基板１０に対向する側の面が反射面を構成する。第１配線層１６Ａは、１又は複数の単位画素１１を含む単位領域Ｕ１の範囲内における配線レイアウトが略同等となるように設けられる。第２配線層１６Ｂは、単位領域Ｕ１よりも広い単位領域Ｕ２の範囲内における配線レイアウトに規則性が発生しないように設けられる。
【００２０】
図２は、画素領域Ｒ１及び周辺回路領域Ｒ２における多層配線層１６を説明する図である。同図には、説明の簡略のため、半導体基板１０と多層配線層１６のみを示してある。
【００２１】
上述したように固体撮像素子１００は、その表面１０Ａや裏面１０Ｂに沿う面方向における範囲として設定される画素領域Ｒ１と周辺回路領域Ｒ２とを有する。画素領域Ｒ１には、複数の単位画素１１が形成された領域である。周辺回路領域Ｒ２には、画素が出力する信号を処理するための各種回路が形成された領域である。
【００２２】
画素領域Ｒ１は、単位領域Ｕ１が繰り返し現れる周期構造を有する。単位領域Ｕ１は、１又は複数の単位画素１１を含む範囲である。例えば、図２に示すように、単位画素１１そのものを単位領域Ｕ１としてもよいし、１つのフローティングディフュージョンを共有する複数画素を単位領域Ｕ１としてもよい。ある単位領域Ｕ１内に形成される第１配線層１６Ａの配線レイアウトは、他の単位領域Ｕ１内に形成される第１配線層１６Ａの配線レイアウトと略同一である。
【００２３】
また、画素領域Ｒ１は、１又は複数の単位領域Ｕ２を含んで構成される。単位領域Ｕ２は、単位領域Ｕ１よりも広く、単位領域Ｕ１に含む単位画素１１の数よりも多い単位画素１１を含む範囲である。単位領域Ｕ２は、例えば、画素領域Ｒ１の全体、又は画角内の画素領域Ｒ１の全体としてもよい。単位領域Ｕ２は、少なくとも単位領域Ｕ２の範囲内において、各画素における第２配線層１６Ｂのカバレッジ率に規則性を有さない。このカバレッジ率とは、画素の区画範囲内に占める第２配線層１６Ｂの面積割合である。
【００２４】
図３は、単位領域Ｕ２内の配線レイアウトを説明する図である。同図に示す例において、単位領域Ｕ２は、行方向に５つ、列方向に５つの単位画素１１をマトリクス状に配列した構造である。同図に示す斜線部は、第２配線層１６Ｂの配線レイアウトであり、各画素枠に記載した数値は、各単位画素１１の区画内に第２配線層１６Ｂが占める面積割合としてのカバレッジ率である。
【００２５】
行方向のカバレッジ率の並びは、上から順に「０．８，０．８，０．８，０．１，０．８」、「０．５，０．３，０．５，０．４，０．６」、「０．２，０．１，０．８，０．８，０．８」、「０．３，０．９，０．８，０．２，０．５」、「０．１，０．２，０．９，０．５，０．０」であり、いずれの行も同じカバレッジ率の並びになっていない。なお、「同じカバレッジ率の並び」には、特定のカバレッジ率の並びパターンを並び方向にシフトさせた並びや、並び方向を反転させた並びを含めてもよい。
【００２６】
また、列方向のカバレッジ率の並びは、左から順に「０．８，０．５，０．２，０．３，０．１」、「０．８，０．３，０．１，０．９，０．２」、「０．８，０．５，０．８，０．８，０．９」、「０．１，０．４，０．８，０．２，０．５」、「０．８，０．６，０．８，０．５，０．０」であり、いずれの列も同じカバレッジ率の並びになっていない。
【００２７】
このように、単位領域Ｕ２内において、ある行を構成する複数画素のカバレッジ率の並びパターンと他の行を構成する複数画素のカバレッジ率の並びパターンとが重複せず、また、ある列を構成する複数画素のカバレッジ率の並びパターンと他の列を構成する複数画素のカバレッジ率の並びパターンとが重複しない構成とすることで、単位領域Ｕ２の範囲内における配線レイアウトに規則性が発生しないようにすることができる。
【００２８】
また、第２配線層１６Ｂを構成する配線は、単位画素１１のレイアウトを無視する形でランダムに形成してある。すなわち、単位画素１１の区分けに依拠することなく、単位画素１１の一部領域を覆う形状、複数の単位画素１１を覆う形状、単位画素１１の全部領域を覆う形状、を様々に組み合わせた配線形状とすることができる。
【００２９】
このように形成された多層配線層１６では、その表面１６Ｃにおいて、上述したような形状に第２配線層１６Ｂを形成することにより、平坦性が向上した部位が不規則に形成される。また、固体撮像素子１００への入射光の第２配線層１６Ｂでの反射光がフォトダイオードＰＤへ再入射した場合に、その反射光成分の影響によって、固体撮像素子の出力する画像信号に基づいて描画される画像に現れる変動が、その不規則さゆえに人間の目に模様として視認されにくくなる。
【００３０】
むろん、このような反射の影響は、多層配線層１６の配線以外に、屈折率の異なる層境界においても発生する。具体的には、多層配線層には、配線の他、トランジスタのゲート、ゲート絶縁膜、層間絶縁膜等を構成要素とし、これら構成要素は、ポリシリコン、シリコン酸化膜、シリコン窒化膜、シリコン炭化膜等を用いて形成される。これら構成要素の層境界についても、単位領域Ｕ２のように、単位領域Ｕ１よりも広く、単位領域Ｕ１に含む単位画素１１の数よりも多い単位画素１１を含む範囲であって、少なくとも単位領域Ｕ２の範囲内において、各単位画素１１における第２配線層１６Ｂのカバレッジ率に規則性を有さない場合には、第２配線層１６Ｂと同様の形状を採用することができる。
【００３１】
また、単位画素１１の色毎に、ある行を構成する複数の単位画素１１のカバレッジ率の並びパターンと他の行を構成する複数の単位画素１１のカバレッジ率の並びパターンとが重複せず、また、ある列を構成する複数の単位画素１１のカバレッジ率の並びパターンと他の列を構成する複数の単位画素１１のカバレッジ率の並びパターンとが重複しない構成を採用してもよい。この場合、光電変換効率が低い色（より長波長の色）ほど多層配線層１６へ入射光が抜けて反射光が発生しやすいため、特にフォトダイオードＰＤにおける光電変換効率が比較的低い色の単位画素１１についてカバレッジ率に規則性を有さない構成を採用することが好ましい。具体的には、青色光、緑色光、赤色光、赤外光の順にフォトダイオードＰＤの光電変換効率が高いため、特に赤外光や赤色光の単位画素１１について、第２配線層１６Ｂのカバレッジ率に規則性を有さない構成を採用すると効果的である。
【００３２】
周辺回路領域Ｒ２における多層配線層１６は、画素領域Ｒ１とは配線レイアウトが異なっており、特に第１配線層１６Ａの配線密度は画素領域Ｒ１よりも周辺回路領域Ｒ２の方が高くなっている。また、周辺回路領域Ｒ２における第２配線層１６Ｂは、配線レイアウトに規則性を有してもよい。
【００３３】
第１配線層１６Ａは、例えば銅（Ｃｕ）配線により構成される。第２配線層１６Ｂは、例えばアルミニウム（Ａｌ）配線により構成される。むろん、第１配線層１６Ａと第２配線層１６Ｂの材質は特に限定されず、Ａｌ、Ｃｕ、タンタル（Ｔａ）、タングステン（Ｗ）等、固体撮像素子の中で配線として用いられる可能性のある金属であれば採用可能である。
【００３４】
（Ｂ）第２の実施形態： 
図４〜図１２は、固体撮像素子１００の製造方法の一例を説明する図である。これらの図には、固体撮像素子１００の製造方法の各工程で形成される要部断面構造を模式的に示してある。
【００３５】
まず、図４に示すように、半導体基板１０の画素領域Ｒ１を形成すべき領域に、半導体基板１０の表面１０Ａの側から、複数の単位画素１１の構成要素（素子分離、フォトダイオードＰＤ、画素トランジスタのソース領域／ドレイン領域、等）を、例えばイオン注入により二次元マトリクス状の二次元配列で形成する。なお、図４には、フォトダイオードＰＤのみを例示してある。各単位画素１１の上には、ゲート絶縁膜を介してゲート電極が積層形成される。なお、各単位画素１１のフォトダイオードＰＤは、半導体基板１０の表面１０Ａから基板厚さ方向の一定深さまでの厚みで形成されればよく、後の工程で半導体基板１０の裏面１０Ｂ側からフォトダイオードＰＤの裏面側付近まで半導体基板１０を一定厚み量だけ研磨・研削する。
【００３６】
次に、図５に示すように、表面１０Ａの上に、層間絶縁膜１５を介して複数層の配線を配置した多層配線層１６を積層形成する。多層配線層１６は、表面１０Ａから最も遠い配線層を除いた複数の配線層により構成される第１配線層１６Ａと、表面１０Ａから最も遠い配線層により構成される第２配線層１６Ｂとで構成される。第１配線層１６Ａの各配線は、例えば、ダマシン法等で形成されるＣｕ配線で構成され、第２配線層１６Ｂの配線は、例えばエッチング法で形成されるＡｌ配線で構成される。
【００３７】
周辺回路領域Ｒ２の第２配線層１６Ｂは、信号をチップ外へ出力するためのＰＡＤメタルとして用いられる。画素領域Ｒ１の第２配線層１６Ｂは、他の配線と非接続、又は、電源やグランドの配線にのみ接続された状態とする。第２配線層１６Ｂの配線は、画素領域Ｒ１における配線密度が、画角外（周辺回路領域Ｒ２）の配線密度と略同等である。第２配線層１６Ｂの配線は、画素領域Ｒ１及び周辺回路領域Ｒ２の双方において、配線の微細化限界の範囲内（Ａｌ配線の場合、例えば、Ｌｉｎｅ／Ｓｐａｃｅ＝０．８μｍ／２．０μｍ等）で、上述した単位領域Ｕ２に規則性を有さないレイアウトで形成されている。
【００３８】
第２配線層１６Ｂを形成した後、多層配線層１６の形成工程として、図６に示すように、第２配線層１６Ｂの上からＳｉＯ２膜等の層間絶縁膜１５を積層形成する。層間絶縁膜１５は、全体が第２配線層１６Ｂよりも厚みが大きくなるまで積層される。すなわち、第２配線層１６Ｂの上に積層される層間絶縁膜１５は、第２配線層１６Ｂの凹凸に応じた凹凸を持つ表面形状で積層されるが、その最も深い凹みの最低点が、第２配線層１６Ｂの最高点よりも、高くなるように積層される。
【００３９】
このように積層された層間絶縁膜１５の凸部を、図７に示すように、ＣＭＰで平坦化し、多層配線層１６の表面を略平坦面に形成する。このＣＭＰにより、多層配線層１６の、主に第２配線層１６Ｂを内包して盛り上がり形成された部位が強く研磨・研削されるが、第２配線層１６Ｂを内包しない凹み部分も弱く研磨・研削される。従って、第２配線層１６Ｂの上を覆う層間絶縁膜１５が略一定厚みで残存する程度にＣＭＰを行うと、第２配線層１６Ｂの有る部分の上を覆う層間絶縁膜１５よりも、第２配線層１６Ｂの無い部分の上を覆う層間絶縁膜１５が若干凹んだ凹部１５’が形成される。この凹部１５’は、後述する支持基板２００を多層配線層１６の表面１６Ｃに貼り合せた際に、貼着力が不十分となったり、貼着できずに空洞となったりする。ただし、本実施形態に係る固体撮像素子１００では、画素領域Ｒ１における第２配線層１６Ｂの形成密度を高めてあるため、第２配線層１６Ｂの有る部分の上を覆う層間絶縁膜１５が一定密度以上で画素領域Ｒ１の略全域に万遍なく設けられている。すなわち、多層配線層１６の全域に万遍なく略平坦面が形成されることになる。
【００４０】
このようにして形成された多層配線層１６の略平坦面に対し、図８に示すように、支持基板２００を貼り合せる。この支持基板２００には、例えばシリコン基板を用いる。なお、図示の都合上、図８には、上述した凹部１５’を示さず、多層配線層１６の表面１６Ｃの詳細な形状の記載は割愛してある。
【００４１】
次に、図９に示すように、支持基板２００を貼り付けた半導体基板１０を表裏反転させ、半導体基板１０の裏面１０Ｂを上面とする。
【００４２】
次に、図１０に示すように、半導体基板１０の裏面１０ＢからフォトダイオードＰＤの裏面付近まで、研削、研磨によって除去加工を施す。最終的には、ＣＭＰによって、半導体基板１０の裏面１０Ｂを平滑かつ平坦に加工する。なお、最終段の加工をエッチングによって行うことも可能である。
【００４３】
次に、図１１に示すように、半導体基板１０の裏面１０Ｂの上に透明な平坦化膜１７及びカラーフィルタ１８を形成する。平坦化膜１７は、例えば、熱可塑性樹脂をスピンコート法によって成膜した後、熱硬化処理を行うことにより形成される。この平坦化膜１７上に、緑色、赤色、青色からなる原色系フィルタとして、例えばベイヤー配列のカラーフィルタ１８を形成する。このカラーフィルタ１８は、各単位画素１１に対応させて形成され、例えば、赤色（Ｒ）カラーフィルタ、緑色（Ｇ）カラーフィルタ、青色（Ｂ）カラーフィルタの３色のカラーフィルタからなる。上記カラーフィルタ１８は上記光の３原色に限らず、補色系カラーフィルタを用いたり、白色カラーフィルタを組み合わせて用いたりすることもできる。カラーフィルタ１８の上面には、必要に応じて更に平坦化膜を設けてもよい。
【００４４】
次に、図１２に示すように、カラーフィルタ１８上に、マイクロレンズ１９を形成する。マイクロレンズ１９は、例えば、ポジ型のフォトレジスト膜をカラーフィルタ１８上に成膜後、加工することによって形成される。
以上説明した製造方法により、上述した固体撮像素子１００を作製することができる。
【００４５】
（Ｃ）第３の実施形態： 
図１３は、固体撮像素子１００を備える撮像装置３００の構成を示すブロック図である。同図に示す撮像装置３００は、電子機器の一例である。
【００４６】
なお、本明細書において、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置や、撮像機能を有する携帯電話機などの携帯端末装置など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般を指す。むろん、画像取込部に固体撮像素子を用いる電子機器には、画像読取部に固体撮像素子を用いる複写機も含まれる。また、撮像装置は、上述した電子機器に搭載するために固体撮像素子を含めてモジュール化されていてもよい。
【００４７】
図１３において、撮像装置３００は、レンズ群を含む光学系３１１、固体撮像素子１００、固体撮像素子１００の出力信号を処理する信号処理回路としてのＤＳＰ３１３（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、フレームメモリ３１４、表示部３１５、記録部３１６、操作系３１７、電源系３１８及び制御部３１９を備えている。
【００４８】
ＤＳＰ３１３、フレームメモリ３１４、表示部３１５、記録部３１６、操作系３１７、電源系３１８及び制御部３１９は、通信バスを介して、互いにデータや信号を送受信できるように接続されている。
【００４９】
光学系３１１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００の撮像面上に結像する。固体撮像素子１００は、光学系３１１によって撮像面上に結像された入射光の受光量に応じた電気信号を画素単位で生成し、画素信号として出力する。この画素信号はＤＳＰ３１３に入力され、適宜に各種の画像処理を行って生成された画像データは、フレームメモリ３１４に記憶されたり、記録部３１６の記録媒体に記録されたり、表示部３１５に出力されたりする。
【００５０】
表示部３１５は、液晶表示装置や有機ＥＬ(ｅｌｅｃｔｒｏ  ｌｕｍｉｎｅｓｃｅｎｃｅ)表示装置等のパネル型表示装置からなり、固体撮像素子１００によって撮像された動画や静止画、その他の情報を表示する。記録部３１６は、固体撮像素子１００によって撮像された動画や静止画を、ＤＶＤ(Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ)やＨＤ（Ｈａｒｄ  Ｄｉｓｋ）、半導体メモリ等の記録媒体に記録する。
【００５１】
操作系３１７は、ユーザから各種の操作を受け付けるものであり、ユーザの操作に応じた操作命令を通信バスを介して各部３１３，３１４，３１５，３１６，３１８，３１９へ送信する。電源系３１８は、駆動電源となる各種の電源電圧を生成して供給対象（各部３１２，３１３，３１４，３１５，３１６，３１７，３１９）へ適宜に供給する。
【００５２】
制御部３１９は、演算処理を行うＣＰＵや撮像装置３００の制御プログラムを記憶するＲＯＭ、ＣＰＵのワークエリアとして機能するＲＡＭ、等を備えている。制御部３１９は、ＲＡＭをワークエアリアとして利用しつつＲＯＭに記憶されている制御プログラムをＣＰＵが実行することにより、通信バスを介して各部３１３，３１４，３１５，３１６，３１７，３１８を制御する。また、制御部３１９は、不図示のタイミングジェネレータを制御して各種のタイミング信号を生成させ、各部へ供給する制御を行ったりする。
【００５３】
図１４は、固体撮像素子１００の構成を示すブロック図である。なお、本実施形態では、固体撮像装置として、Ｘ−Ｙアドレス型固体撮像装置の一種であるＣＭＯＳイメージセンサを例にとり説明を行うが、むろん、ＣＣＤイメージセンサを採用してもよい。以下、図１４を参照しつつＣＭＯＳイメージセンサとしての固体撮像装置の具体的な一例について説明する。
【００５４】
図１４において、固体撮像素子１００は、画素部１２１、垂直駆動部１２２、アナログデジタル変換部１２３（ＡＤ変換部１２３）、参照信号生成部１２４、水平駆動部１２５、通信・タイミング制御部１２６及び信号処理部１２７を備えている。
【００５５】
画素部１２１には、光電変換部としてのフォトダイオードを含む複数の画素ＰＸＬが二次元マトリクス状に配置されている。画素部１２１の受光面側には、各画素に対応してフィルタの色を区分された色フィルタアレイが設けられる。なお、画素ＰＸＬの具体的な回路構成については後述する。
【００５６】
画素部１２１には、ｎ本の画素駆動線ＨＳＬｎ（ｎ＝１，２，・・・）とｍ本の垂直信号線ＶＳＬｍ（ｍ＝１，２，・・・）が配線されている。画素駆動線ＨＳＬｎは、図の左右方向（画素行の画素配列方向／水平方向）に沿って配線され、図の上下方向に等間隔で配置されている。垂直信号線ＶＳＬｍは、図の上下方向（画素列の画素配列方向／垂直方向）に沿って配線され、図の左右方向に等間隔で配置されている。
【００５７】
画素駆動線ＨＳＬｎの一端は、垂直駆動部１２２の各行に対応した出力端子に接続されている。垂直信号線ＶＳＬｍは各列の画素ＰＸＬに接続されており、その一端は、ＡＤ変換部１２３に接続されている。垂直駆動部１２２や水平駆動部１２５は、通信・タイミング制御部１２６の制御の下、画素部１２１を構成する各画素ＰＸＬからアナログ信号を順次に読み出す制御を行う。なお、各画素ＰＸＬに対する画素駆動線ＨＳＬｎと垂直信号線ＶＳＬｍの具体的な接続については、画素ＰＸＬの説明とともに後述する。
【００５８】
通信・タイミング制御部１２６は、例えば、タイミングジェネレータと通信インターフェースとを備える。タイミングジェネレータは、外部から入力されるクロック（マスタークロック）に基づいて、各種のクロック信号を生成する。通信インターフェースは、固体撮像素子１００の外部から与えられる動作モードを指令するデータなどを受け取り、固体撮像素子１００の内部情報を含むデータを外部へ出力する。
【００５９】
通信・タイミング制御部１２６は、マスタークロックに基づいて、マスタークロックと同じ周波数のクロック、それを２分周したクロック、より分周した低速のクロック、等を生成し、デバイス内の各部（垂直駆動部１２２、水平駆動部１２５、ＡＤ変換部１２３、参照信号生成部１２４、信号処理部１２７、等）に供給する。
【００６０】
垂直駆動部１２２は、例えば、シフトレジスタやアドレスデコーダ等によって構成されている。垂直駆動部１２２は、外部から入力される映像信号をデコードした信号に基づいて、行アドレスを制御するための垂直アドレス設定部や行走査を制御するための行走査制御部を備えている。
【００６１】
垂直駆動部１２２は、読み出し走査と掃き出し走査が可能である。
読み出し走査とは、信号を読み出す単位画素を順に選択する走査である。読み出し走査は、基本的には行単位で順に行われるが、所定の位置関係にある複数画素の出力を加算もしくは加算平均することにより画素の間引きを行う場合は、所定の順番により行われる。
【００６２】
掃き出し走査とは、読み出し走査にて読み出しを行う行又は画素組み合わせに対し、この読み出し走査よりもシャッタースピードの時間分だけ先行して、読み出しを行う行又は画素組み合わせに属する単位画素をリセットさせる走査である。
【００６３】
水平駆動部１２５は、通信・タイミング制御部１２６の出力するクロックに同期してＡＤ変換部１２３を構成する各ＡＤＣ回路を順番に選択する。ＡＤ変換部１２３は、垂直信号線ＶＳＬｍごとに設けられたＡＤＣ回路（ｍ＝１，２，・・・）を備え、各垂直信号線ＶＳＬｍから出力されるアナログ信号をデジタル信号に変換し、水平駆動部１２５の制御に従って水平信号線Ｌｔｒｆに出力する。
【００６４】
水平駆動部１２５は、例えば、水平アドレス設定部や水平走査部を備えており、水平アドレス設定部が規定した水平方向の読み出し列に対応するＡＤ変換部１２３の個々のＡＤＣ回路を選択することにより、選択されたＡＤＣ回路において生成されたデジタル信号を水平信号線Ｌｔｒｆに導く。
【００６５】
このようにしてＡＤ変換部１２３から出力されたデジタル信号は、水平信号線Ｌｔｒｆを介して信号処理部１２７へ入力される。信号処理部１２７は、画素部１２１からＡＤ変換部１２３を経由して出力される信号を、演算処理にて、色フィルタアレイの色配列に対応した画像信号に変換する処理を行う。
【００６６】
また、信号処理部１２７は、必要に応じて、水平方向や垂直方向の画素信号を加算や加算平均等により間引く処理を行う。このようにして生成された画像信号は、固体撮像素子１００の外部に出力される。
【００６７】
参照信号生成部１２４は、ＤＡＣ（Ｄｉｇｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）を備えており、通信・タイミング制御部１２６から供給されるカウントクロックに同期して、参照信号Ｖｒａｍｐを生成する。参照信号Ｖｒａｍｐは、通信・タイミング制御部１２６から供給される初期値から階段状に時間変化する鋸歯状波（ランプ波形）である。この参照信号Ｖｒａｍｐは、ＡＤ変換部１２３の個々のＡＤＣ回路に供給される。
【００６８】
ＡＤ変換部１２３は、複数のＡＤＣ回路を備えている。ＡＤＣ回路は、各画素ＰＸＬから出力されるアナログ電圧をＡＤ変換するにあたり、所定のＡＤ変換期間（後述するＰ相期間やＤ相期間）に参照信号Ｖｒａｍｐと垂直信号線ＶＳＬｍの電圧とを比較器にて比較し、参照信号Ｖｒａｍｐと垂直信号線ＶＳＬｍの電圧の電圧（画素電圧）との大小関係が反転する前後いずれかの時間をカウンタにてカウントする。これにより、アナログの画素電圧に応じたデジタル信号を生成することができる。なお、ＡＤ変換部１２３の具体例については後述する。
【００６９】
図１５は、画素の回路構成を説明する図である。同図には、一般的な４トランジスタ方式の構成の画素の等価回路を示してある。同図に示す画素は、フォトダイオードＰＤと、４つのトランジスタ（転送トランジスタＴＲ１、リセットトランジスタＴＲ２、増幅トランジスタＴＲ３、選択トランジスタＴＲ４）を備えている。
【００７０】
フォトダイオードＰＤは、受光した光量に応じた電流を光電変換によって発生させる。フォトダイオードＰＤのアノードはグランドに接続され、そのカソードは転送トランジスタＴＲ１のドレインに接続される。
【００７１】
画素ＰＸＬには、垂直駆動部１２２のリセット信号生成回路や各種ドライバから、信号線Ｌｔｒｇ，Ｌｒｓｔ，Ｌｓｅｌを介して、各種の制御信号が入力される。
【００７２】
転送トランジスタＴＲ１のゲートには、転送ゲート信号を伝送するための信号線Ｌｔｒｇが接続される。転送トランジスタＴＲ１のソースは、リセットトランジスタＴＲ２のソースと、増幅トランジスタＴＲ３のゲートとの接続点に対して接続される。この接続点は信号電荷を蓄積する容量であるフローティングディフュージョンＦＤを構成する。
【００７３】
転送トランジスタＴＲ１は、ゲートに信号線Ｌｔｒｇを通じて転送信号が入力されるとオンし、フォトダイオードＰＤの光電変換によって蓄積された信号電荷（ここでは、光電子）をフローティングディフュージョンＦＤに転送する。
【００７４】
リセットトランジスタＴＲ２のゲートには、リセット信号を伝送するための信号線Ｌｒｓｔが接続され、ドレインに定電圧源ＶＤＤが接続される。リセットトランジスタＴＲ２は、信号線Ｌｒｓｔを通じてゲートにリセット信号が入力されるとオンし、フローティングディフュージョンＦＤを定電圧源ＶＤＤの電圧にリセットする。一方、信号線Ｌｒｓｔを通じてゲートにリセット信号が入力されていない場合は、リセットトランジスタＴＲ２はオフし、フローティングディフュージョンＦＤと定電圧源ＶＤＤとの間に所定のポテンシャル障壁を形成する。
【００７５】
増幅トランジスタＴＲ３は、ゲートをフローティングディフュージョンＦＤに接続され、ドレインを定電圧源ＶＤＤに接続され、ソースを選択トランジスタＴＲ４のドレインに接続されている。
【００７６】
選択トランジスタＴＲ４は、ゲートに選択信号の信号線Ｌｓｅｌが接続され、ソースが垂直信号線ＶＳＬに接続される。選択トランジスタＴＲ４は、信号線Ｌｓｅｌを通じてゲートに制御信号（アドレス信号またはセレクト信号）を入力されるとオンし、信号線Ｌｓｅｌを通じてゲートにこの制御信号を入力されていない場合はオフする。
【００７７】
選択トランジスタＴＲ４がオンすると、増幅トランジスタＴＲ３は、フローティングディフュージョンＦＤの電圧を増幅して垂直信号線ＶＳＬに出力する。垂直信号線ＶＳＬを通じて各画素から出力された電圧は、ＡＤ変換部１２３に入力される。
【００７８】
なお、画素の回路構成は、図１５に示した構成のみならず、３トランジスタ方式の構成や、他の４トランジスタ方式の構成等、公知の種々の構成を採用可能である。例えば、他の４トランジスタ方式の構成としては、増幅トランジスタＴＲ３と定電圧源ＶＤＤとの間に選択トランジスタＴＲ４を配置した構成が挙げられる。
【００７９】
図１６は、ＡＤ変換部１２３の構成を示す図である。同図に示すように、ＡＤ変換部１２３を構成する各ＡＤＣ回路は、垂直信号線ＶＳＬｍ毎に設けられた比較器１２３ａやカウンタ１２３ｂと、ラッチ１２３ｃを備えている。
【００８０】
比較器１２３ａは、２つの入力端子Ｔ１，Ｔ２と１つの出力端子Ｔ３を備えている。一方の入力端子Ｔ１は、参照信号生成部１２４から参照信号Ｖｒａｍｐを入力され、他方の入力端子Ｔ２は、画素から垂直信号線ＶＳＬを通して出力されるアナログの画素信号（以下、画素信号Ｖｖｓｌと記載する。）を入力されている。
【００８１】
比較器１２３ａは、これら参照信号Ｖｒａｍｐと画素信号Ｖｖｓｌを比較する。比較器１２３ａは、参照信号Ｖｒａｍｐと画素信号Ｖｖｓｌとの大小関係に応じてハイレベルもしくはローレベルの信号を出力するようになっており、参照信号Ｖｒａｍｐと画素信号Ｖｖｓｌの大小関係が入れ替わると、出力端子Ｔ３の出力が、ハイレベルとローレベルの間で反転する。
【００８２】
カウンタ１２３ｂは、通信・タイミング制御部１２６からクロックを供給されており、当該クロックを利用してＡＤ変換の開始から終了までの時間をカウントしている。ＡＤ変換の開始と終了のタイミングは、通信・タイミング制御部１２６の出力する制御信号（例えば、クロック信号ＣＬＫの入力有無等）と比較器１２３ａの出力反転とに基づいて特定する。
【００８３】
また、カウンタ１２３ｂは、いわゆる相関２重サンプリング（ＣＤＳ）により、画素信号をＡ／Ｄ変換する。具体的には、カウンタ１２３ｂは、通信・タイミング制御部１２６の制御に従い、垂直信号線ＶＳＬｍからリセット成分に相当するアナログ信号が出力されている間はダウンカウントを行う。そして、このダウンカウントにより得られたカウント値を初期値とし、垂直信号線ＶＳＬｍから画素信号に相当するアナログ信号が出力されている間にアップカウントを行う。
【００８４】
このようにして生成されるカウント値は、信号成分とリセット成分の差分に相当するデジタル値となる。すなわち、垂直信号線ＶＳＬｍを通して画素からＡＤ変換部１２３へ入力されたアナログの画素信号に相当するデジタル値をリセット成分によって較正した値となる。
【００８５】
カウンタ１２３ｂが生成したデジタル値はラッチ１２３ｃに記憶され、水平走査部の制御に従って順次にラッチ１２３ｃから出力され、水平信号線Ｌｔｒｆを介して信号処理部１２７へ出力される。
【００８６】
なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また、本技術の技術的範囲は上述した各実施形態に限定されず、請求の範囲に記載された事項とその均等物まで及ぶものである。
【００８７】
そして、本技術は、以下のような構成を取ることができる。
【００８８】
（１）
各々が光電変換部を有する複数の画素が面方向に沿って並設された半導体基板と、
前記半導体基板の光入射面と反対側の面に積層形成された配線層と、
を備え、
前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、
複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素の前記反射面のカバレッジ率に規則性を有さない、固体撮像素子。
【００８９】
（２）
前記複数の画素は、行列上に二次元配列されており、
前記単位領域内において、ある行を構成する複数画素の前記カバレッジ率の並びパターンと他の行を構成する複数画素の前記カバレッジ率の並びパターンとが重複せず、ある列を構成する複数画素の前記カバレッジ率の並びパターンと他の列を構成する複数画素の前記カバレッジ率の並びパターンとが重複しない、前記（１）に記載の固体撮像素子。
【００９０】
（３）
前記半導体基板の光入射面の上に積層形成されたカラーフィルタを更に有し、
複数の前記画素は、特定色のカラーフィルタに対応して形成された１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素における前記反射面のカバレッジ率に規則性を有さない、前記（１）又は前記（２）に記載の固体撮像素子。
【００９１】
（４）
複数の前記画素は、赤または赤外光のカラーフィルタに対応して形成された１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素における前記反射面のカバレッジ率に規則性を有さない、前記（１）又は前記（２）に記載の固体撮像素子。
【００９２】
（５）
半導体基板に、各々が光電変換部を有する複数の画素を面方向に沿って並設する工程と、
前記半導体基板の光入射面と反対側の面に配線層を積層形成する工程と、
を含む固体撮像素子の製造方法であって、
前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、
複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素の前記反射面のカバレッジ率に規則性を有さない、固体撮像素子の製造方法。
【００９３】
（６）
固体撮像素子と、当該固体撮像素子が出力する画像信号に基づいて生成する画像データを記録する記録部と、前記画像信号に基づく画像を表示する表示部と、を備える電子機器であって、
前記固体撮像素子は、各々が光電変換部を有する複数の画素が面方向に沿って並設された半導体基板と、前記半導体基板の光入射面と反対側の面に積層形成された配線層と、
を備え、
前記配線層は、前記半導体基板の側から入射する光を前記半導体基板へ反射する反射面を有する構造物を含み、
複数の前記画素は、１又は複数の画素を最小単位とする周期構造を有し、
前記構造物は、前記最小単位より広い単位領域が含む複数の画素について、各画素の前記反射面のカバレッジ率に規則性を有さない、電子機器。
【符号の説明】
【００９４】
１０…半導体基板、１０Ａ…表面、１０Ｂ…裏面、１１…単位画素、１１Ａ…表面、１２…ゲート電極、１３…素子分離領域、１５…層間絶縁膜、１６…多層配線層、１６Ａ…第１配線層、１６Ｂ…第２配線層、１７…平坦化膜、１８…カラーフィルタ、１９…マイクロレンズ、１００…固体撮像素子、１２１…画素部、１２２…垂直駆動部、１２３…アナログデジタル変換部（ＡＤ変換部）、１２３ａ…比較器、１２３ｂ…カウンタ、１２３ｃ…ラッチ、１２４…参照信号生成部、１２５…水平駆動部、１２６…タイミング制御部、１２７…信号処理部、３００…撮像装置、３１１…光学系、３１２…ＤＳＰ、３１４…フレームメモリ、３１５…表示部、３１６…記録部、３１７…操作系、３１８…電源系、３１９…制御部、ＦＤ…フローティングディフュージョン、ＰＤ…フォトダイオード、ＰＸＬ…画素、Ｒ１…画素領域、Ｒ２…周辺回路領域、ＴＲ１…転送トランジスタ、ＴＲ２…リセットトランジスタ、ＴＲ３…増幅トランジスタ、ＴＲ４…選択トランジスタ、Ｕ１…単位領域、Ｕ２…単位領域
【図１】
2018034092.tif 000003
【図２】
2018034092.tif 000004
【図３】
2018034092.tif 000005
【図４】
2018034092.tif 000006
【図５】
2018034092.tif 000007
【図６】
2018034092.tif 000008
【図７】
2018034092.tif 000009
【図８】
2018034092.tif 000010
【図９】
2018034092.tif 000011
【図１０】
2018034092.tif 000012
【図１１】
2018034092.tif 000013
【図１２】
2018034092.tif 000014
【図１３】
2018034092.tif 000015
【図１４】
2018034092.tif 000016
【図１５】
2018034092.tif 000017
【図１６】
2018034092.tif 000018
【国際調査報告】
2018034092.tif 000019
2018034092.tif 000020
2018034092.tif 000021
2018034092.tif 000022