(57)【要約】  ＴＳＶ底部の絶縁膜を除去して貫通孔を接続対象電極に向けて開口する際の精度と安定性を向上する。  半導体基板の第１面の側から行う異方性エッチングで前記半導体基板に貫通孔を形成する第１工程と、前記貫通孔の内側面の全体に絶縁膜の薄膜を形成する第２工程と、前記貫通孔の開口縁部を含む前記第１面に炭素含有薄膜をプラズマ成膜する第３工程と、前記炭素含有薄膜をマスクとして前記貫通孔の内底を異方性プラズマエッチングにより掘削する第４工程と、前記炭素含有薄膜をアッシングにより除去する第５工程と、前記貫通孔の中に貫通電極を形成する第６工程と、を含んで構成される半導体装置の製造方法。
2017217132.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１面の側から行う異方性エッチングで前記半導体基板に貫通孔を形成する第１工程と、
前記貫通孔の内側面の全体に絶縁膜の薄膜を形成する第２工程と、
前記貫通孔の開口縁部を含む前記第１面に炭素含有薄膜をプラズマ成膜する第３工程と、
前記炭素含有薄膜をマスクとして前記貫通孔の内底を異方性プラズマエッチングにより掘削する第４工程と、
前記炭素含有薄膜をアッシングにより除去する第５工程と、
前記貫通孔の中に貫通電極を形成する第６工程と、を含んで構成される、半導体装置の製造方法。
【請求項２】
前記炭素含有薄膜は、ハイドロカーボン、フルオロカーボン、ハイドロフルオロカーボンの少なくとも１つをプロセスガスとするプラズマ成膜により形成される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４工程の異方性プラズマエッチングは、フルオロカーボン、ハイドロフルオロカーボンの少なくとも１つをプロセスガスとするプラズマエッチングで行う、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記炭素含有薄膜は、前記貫通孔の開口付近が前記貫通孔の中央に向けて迫り出す形状に成膜される、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第６工程の前に、前記貫通孔の開口付近に形成された前記絶縁膜の薄膜の少なくとも一部を覆う追加絶縁膜を形成する、請求項１に記載の半導体装置の製造方法。
【請求項６】
半導体基板と、
前記半導体基板の第１面の上に積層形成された配線層と、
前記配線層の一部を構成する金属膜と、
前記配線層の一部を構成し、前記金属膜の前記半導体基板側に隣接して設けられた第１絶縁膜と、
前記半導体基板の前記第１面と反対側の第２面から前記金属膜へ貫通する貫通電極と、
前記貫通電極と前記半導体基板の間に介設された第２絶縁膜と、
前記第２絶縁膜の前記第２面側の端部に付着形成された第３絶縁膜と、を備える、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置、及び、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、Ｓｉ貫通電極（ＴＳＶ）を用いた３次元実装技術の開発が、半導体デバイスの更なる高機能化を実現する方法として活発化している。現在のＴＳＶのサイズは、幅が数μｍ、アスペクト比が１０程度以下であるが、より多くの信号伝送や装置サイズの小型化のため、ＴＳＶを更に微細化し、高集積化を可能にすることが期待されている。【０００３】
ＴＳＶの形成は、シリコン基板を貫通して接続対象電極若しくはその近辺に到達する貫通孔を形成し、その貫通孔のフィールド部及び内側面に絶縁膜を形成し、貫通孔の底部の絶縁膜を除去して貫通孔を接続対象電極に向けて開口し、貫通孔の内部にバリアメタル膜及び金属を埋設して貫通電極とすることにより行う。【０００４】
ここで、ＴＳＶ底部の絶縁膜を除去して貫通孔を接続対象電極に向けて開口する技術として特許文献１，２が開示されている。【０００５】
特許文献１には、貫通孔のフィールド部及び内側面に設ける絶縁膜を低カバレッジな絶縁膜で形成することにより、貫通孔の上部付近の内側面の絶縁膜ほど膜厚を厚くして貫通孔をオーバーハング形状としてある。これにより、貫通孔内側面の絶縁膜を保護しつつ貫通孔底部の絶縁膜のみを除去することが可能となる。【０００６】
特許文献２には、貫通孔のフィールド部及び内側面に設ける絶縁膜を高カバレッジな絶縁膜で形成し、その絶縁膜の上から、貫通孔のフィールド部及び内側面の上部にリソグラフィ法でレジスト膜を形成し、貫通孔の上部付近の幅が貫通孔底部の幅よりも狭くなるようにしてある。これにより、貫通孔内側面の絶縁膜を保護しつつ貫通孔底部の絶縁膜のみを除去することが可能となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−１１０２８７号公報
【特許文献２】特開２０１０−１１４２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１に記載の技術は、貫通孔内部の絶縁膜がオーバーハング状に形成されるため、貫通孔上部の開口幅が絶縁膜による圧迫で縮小してしまう。現在に比べてＴＳＶの微細化を進めた場合、貫通孔の開口幅の縮小が加工難易度に与える影響が大きくなる。特に貫通孔のアスペクト比が１０以上になると加工難易度への影響が極めて大きくなる。加えて、貫通孔の形状が逆テーパ形状になるため金属埋め込みの難易度への影響も大きい。仮に、このような影響を回避するべく低カバレッジな絶縁膜の成膜量を少なくすると、底部絶縁膜を開口する前に上部の絶縁膜が消失することになり、エッチングがシリコン基板に及ぶことになる。【０００９】
また、上述した特許文献２に記載の技術は、現在に比べてＴＳＶの微細化を進めた場合、リソグラフィ時のマスク重ね合わせ時に生じるズレの影響が顕著化し、穴底まで安定露光することが難しく、加工精度が問題となる。【００１０】
本技術は、前記課題に鑑みてなされたもので、ＴＳＶ底部の絶縁膜を除去して貫通孔を接続対象電極に向けて開口する際の精度と安定性を向上することを目的とする。
【課題を解決するための手段】
【００１１】
本技術の態様の１つは、半導体基板の第１面の側から行う異方性エッチングで前記半導体基板に貫通孔を形成する第１工程と、前記貫通孔の内側面の全体に絶縁膜の薄膜を形成する第２工程と、前記貫通孔の開口縁部を含む前記第１面に炭素含有薄膜をプラズマ成膜する第３工程と、前記炭素含有薄膜をマスクとして前記貫通孔の内底を異方性プラズマエッチングにより掘削する第４工程と、前記炭素含有薄膜をアッシングにより除去する第５工程と、前記貫通孔の中に貫通電極を形成する第６工程と、を含んで構成される、半導体装置の製造方法。【００１２】
本技術の他の態様は、半導体基板と、前記半導体基板の第１面の上に積層形成された配線層と、前記配線層の一部を構成する金属膜と、前記配線層の一部を構成し、前記金属膜の前記半導体基板側に隣接して設けられた第１絶縁膜と、前記半導体基板の前記第１面と反対側の第２面から前記金属膜へ貫通する貫通電極と、前記貫通電極と前記半導体基板の間に介設された第２絶縁膜と、前記第２絶縁膜の前記第２面側の端部に付着形成された第３絶縁膜と、を備える、半導体装置。【００１３】
なお、以上説明した半導体装置は、他の装置に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は、前記半導体装置を備えるシステムとしても実現可能である。また、上述した半導体装置の製造方法は、他の製造方法の一環として実施され等の各種の態様を含む。
【発明の効果】
【００１４】
本技術によれば、ＴＳＶ底部の絶縁膜を除去して貫通孔を接続対象電極に向けて開口する際の精度と安定性を向上することが可能である。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係る半導体装置の要部断面を模式的に示す図である。
【図２】第１の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図３】第１の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図４】第１の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図５】第１の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図６】第１の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図７】第１の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図８】追加絶縁膜の形状を説明する図である。
【図９】追加絶縁膜の形状を説明する図である。
【図１０】第２の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図１１】第２の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図１２】第３の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図１３】第３の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図１４】第４の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図１５】第４の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図１６】第４の実施形態に係る半導体装置の要部の製造方法を模式的に説明する図である。
【図１７】第５の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図１８】第５の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図１９】第５の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図２０】第５の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図２１】第６の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図２２】第６の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図２３】第６の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図２４】第６の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図２５】第６の実施形態に係る半導体装置の要部の製造方法を模式的に示す図である。
【図２６】第１の掘削と第２の掘削の違いを説明する図である。
【図２７】第１の掘削と第２の掘削の違いを説明する図である。
【図２８】第１の掘削と第２の掘削の違いを説明する図である。
【発明を実施するための形態】
【００１６】
以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
（Ｄ）第４の実施形態：
（Ｅ）第５の実施形態：
（Ｆ）第６の実施形態：
【００１７】
（Ａ）第１の実施形態： 
図１は、本実施形態に係る半導体装置１００の要部断面を模式的に示す図である。
【００１８】
半導体装置１００は、シリコン基板等の半導体基板１０の上層に、絶縁膜や金属膜、トランジスタ素子等を含んで構成される配線層２０を設けた構成である。図１には、半導体基板１０の上に配線層２０を積層した後に表裏反転し、半導体基板１０の下方に配線層２０を位置させた状態を示してある。半導体基板１０の厚みは、例えば１〜１０μｍである。
【００１９】
なお、以下では、半導体基板１０の面を説明する際に、図１の下方側の面（配線層２０が積層された側）を表面１０ａ、図１の上方側の面を裏面１０ｂと記載することがある。
また、配線層２０については、半導体基板１０に近い側を下、半導体基板１０から遠い側を上と記載する。
【００２０】
配線層２０は、少なくとも第１絶縁膜としての絶縁膜２１と金属膜２２を有し（図１には、絶縁膜２１と金属膜２２のみを表示）、金属膜２２の下層側に隣接して絶縁膜２１が形成されている。金属膜２２は配線層２０の中で電極を構成している。
【００２１】
半導体基板１０には貫通孔１１が形成されている。貫通孔１１は、半導体基板１０の第１面としての裏面１０ｂから反対側の第２面としての表面１０ａまで貫通し、更に配線層２０において金属膜２２より下方の層を貫通して金属膜２２に達する形状である。貫通孔１１の一部には、金属膜２２に形成される穴を含んでもよく、例えば、貫通孔１１の底に露出する金属膜２２にエッチング等で形成された凹部を含んでもよい。
【００２２】
半導体基板１０には、貫通孔１１の内側面及び半導体基板１０の裏面１０ｂ（裏面１０ｂの少なくとも貫通孔１１の開口周辺）に沿う全面に連続的に絶縁膜３０が形成されている。絶縁膜３０は、貫通孔１１の内側面及び裏面１０ｂの半導体基板１０を略一定の厚みで覆うように形成されており、貫通孔１１内に形成された貫通電極１２と半導体基板１０の間に介設されている。ただし、半導体装置１００の貫通孔１１の底部において側面及び底面を構成する絶縁膜２１及び金属膜２２は絶縁膜３０によって覆われていない。絶縁膜３０は、低誘電率層間絶縁膜材料（Ｌｏｗ−ｋ材料）で形成されており、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯＣＨの少なくとも１つで形成される。
【００２３】
貫通孔１１は、絶縁膜３０より内側のサイズが、開口幅ａについては５０〜５００ｎｍ、アスペクト比（＝ｂ／ａ（ｂは貫通孔１１の深さ））については１０以上で形成されている。貫通孔１１の深さｂは、半導体基板１０を貫通して形成されることから半導体基板１０の厚みより大きく、例えば１μｍ程度である。
【００２４】
絶縁膜３０は、貫通孔１１の開口付近の少なくとも一部が、絶縁膜３０の略全体を構成する第２絶縁膜としての絶縁膜本体３１とは別プロセスで形成された第３絶縁膜としての追加絶縁膜３２によって構成されている。図１に示す絶縁膜３０は、絶縁膜本体３１に重ねて積層した追加絶縁膜３２によって、貫通孔１１の開口の角部が形成されている。追加絶縁膜３２は、貫通孔１１の開口の角部のみならず、絶縁膜本体３１の上にも形成されていてもよい。追加絶縁膜３２は、ＳｉＯ２、ＳｉＯＮ，ＳｉＮ、ＳｉＯＣ、ＳｉＯＣＨの少なくとも１つで形成される。
【００２５】
追加絶縁膜３２を設けることにより、絶縁膜３０は、絶縁膜本体３１のみで絶縁膜３０を構成する場合に比べて、その厚みの一様性や絶縁膜３０の表面（半導体基板１０に面しない側）の平坦性を向上することができる。
【００２６】
貫通孔１１の内側面に沿って形成された絶縁膜３０の内側には、貫通電極１２（ＴＳＶ）が埋め込み形成されている。貫通電極１２は、バリアメタル膜と金属により構成される。バリアメタル膜は、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮの少なくとも１つで形成される。金属は、Ｃｕ，Ｗ，Ａｌの少なくとも１つで形成される。
【００２７】
バリアメタル膜は、金属の拡散を防止するバリア膜であり、貫通孔１１の内側面に沿って形成された絶縁膜３０の内側及び貫通孔１１の開口近傍の裏面１０ｂに沿う全面に連続的に形成されている。すなわち、半導体基板１０と金属の間にはバリアメタル膜が介在した状態で形成される。
【００２８】
図２〜図７は、上述した半導体装置１００の要部の製造方法を模式的に説明する図である。
【００２９】
これらの図に示す製造方法は、例えば「Ｖｉａ  Ｌａｓｔ  ＴＳＶ」や、「Ｖｉａ  ａｆｔｅｒ  ｂｏｎｄｉｇ」といった製造方法に適用することができる。「Ｖｉａ  Ｌａｓｔ  ＴＳＶ」は、半導体基板１０の上に配線層２０を形成した後、半導体基板１０の裏面１０ｂ側から配線層２０に達するＴＳＶを形成する製造方法であり、「Ｖｉａ  ａｆｔｅｒ  ｂｏｎｄｉｇ」は、配線層の積層等のウェハ工程をそれぞれ行った２枚以上の半導体基板を貼り合せて一体化した後、一体化した表裏何れかの面から半導体基板１枚分以上の深さを貫通して他の半導体基板に達するＴＳＶを形成する製造方法である。
【００３０】
まず、配線層２０を半導体基板１０の表面１０ａ側に積層した半導体基板１０を用意し、その裏面１０ｂを上に向けて、リソグラフィを行うための半導体露光装置のウェハーステージの上に載置する（図２（ａ））。
【００３１】
次に、フォトリソグラフィ技術により、半導体基板１０の裏面１０ｂにレジスト４０を形成する（図２（ｂ））。レジスト４０は、貫通孔１１を形成する位置に開口４１が形成されている。
【００３２】
次に、レジスト４０の上から異方性プラズマエッチングを行い、貫通孔１１Ａを形成する（図３（ｃ））。この工程で形成される貫通孔１１Ａは、半導体基板１０の裏面１０ｂから半導体基板１０を貫通して絶縁膜２１にまで達する深さとする。なお、この工程においては絶縁膜２１の一部までエッチングで掘削してもよく、この場合、貫通孔１１Ａは絶縁膜２１の途中深さに達する程度の深さに形成される。
【００３３】
次に、アッシングによりレジストを除去し、貫通孔１１Ａの内側面（底面を含む）及び半導体基板１０の裏面１０ｂ（裏面１０ｂの少なくとも貫通孔１１の開口周辺）に沿う全面に高カバレッジの絶縁膜３０Ａを形成する（図３（ｄ））。絶縁膜３０Ａは、貫通孔１１及び半導体基板１０の裏面１０ｂを略一定の厚みで覆うように形成される。絶縁膜３０Ａは、ＳｉＯ２，ＳｉＮ，ＳｉＯＮの少なくとも１つで形成される。
【００３４】
絶縁膜３０Ａは、例えばＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。また、絶縁膜３０Ａは、例えば、熱酸化法、ＬＰ−ＣＶＤ（Ｌｏｗ  
Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成することも可能である。
【００３５】
ＡＬＤ法により形成される絶縁膜３０Ａは、アミノシラン系前駆ガスを用いて高カバレッジの成膜となるように行う。ＬＰ−ＣＶＤ法により形成される絶縁膜３０Ａは、ＳｉＯ２についてはＳｉＨ４やＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を前駆ガスとして用いて形成し、ＳｉＮについてはＳｉＨ４やＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）を前駆ガスとして用いて形成する。なお、ＬＰ−ＣＶＤ法は高温処理のため、ＬＰ−ＣＶＤ法を用いる場合は配線層２０の形成前に絶縁膜３０Ａの形成を行う必要が有る。ＰＥ−ＣＶＤ法により形成する絶縁膜３０Ａは、ＳｉＨ４よりも有機シランを前駆ガスとして用いる方法が好ましく、ＳｉＯ２についてはＴＥＯＳ，ｍｅｔｈｙｌｓｉｌａｎｅ（１ＭＳ），ｄｉｍｅｔｈｙｌｓｉｌａｎｅ（２ＭＳ），ｔｒｉｍｅｔｈｙｌｓｉｌａｎｅ（３ＭＳ），ｔｅｔｒａｍｅｔｈｙｌｓｉｌａｎｅ（４ＭＳ）等、ＳｉＮについてはＴｒｉｓｉｌｙｌａｍｉｎｅ（ＴＳＡ）を前駆ガスとして用いることができる。プラズマ源としてはｒａｄｉａｌ−ｌｉｎｅ−ｓｌｏｔ  ａｎｔｅｎｎａ（ＲＬＳＡ）  ｓｙｓｔｅｍによるＰＥ−ＣＶＤが高カバレッジ手法として報告されている（参考文献：Ｊｐｎ．  Ｊ．  
Ａｐｐｌ．  Ｐｈｙｓ．  ４８  （２００９）  １２６００１）。ＳｉＯＣ，ＳｉＯＣＨはＡＬＤ法又はＰＥ−ＣＶＤ法により形成され、この場合の前駆ガスは、上述した１ＭＳ，２ＭＳ，３ＭＳ，４ＭＳに加えて、Ｂｉｓｔｒｉｍｅｔｈｙｌｓｉｌｙｌｍｅｔｈａｎｅ  （ＢＴＭＳＭ），ｍｅｔｈｙｌｔｒｉｍｅｔｈｏｘｙｓｉｌａｎｅ  （ＭＴＭＳ），
ｔｅｔｒａｍｅｔｈｙｌｃｙｃｌｏｔｅｌｒａｓｉｌｏｘａｎｅ  （ＴＭＣＴＳ），  
ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ  （ＯＭＣＴＳ），  Ｄｅｃａｍｅｔｈｙｌｃｙｃｌｏｐｅｎｔａｓｉｌｏｘａｎｅ  （ＤＭＣＰＳ）を用いることができる。なお、本実施形態のように、配線層２０を形成した後のプロセスとして絶縁膜３０Ａの形成を行う場合は、絶縁膜３０Ａの形成処理を４００℃未満の低温で行う。
【００３６】
次に、貫通孔１１Ａの底をエッチングにより掘削し、貫通孔１１Ａの底に金属膜２２が露出する深さに加工する（図４（ｅ）〜図５（ｇ）、図５（ｈ）〜図６（ｊ））。本実施形態に係る製造方法は、以下で説明するように、このエッチングによって貫通孔１１Ａの底以外の絶縁膜３０Ａに対して損傷が発生しにくい手法となっている。
【００３７】
まず、半導体基板１０の裏面１０ｂに形成された絶縁膜３０Ａを保護する炭素含有薄膜５０を成膜する（図４（ｅ））。炭素含有薄膜５０は、低イオンエネルギー状態（例えば、基板バイアス１００Ｖ以下）で、例えばフルオロカーボン（ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６等）、ハイドロフルオロカーボン（ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ５ＨＦ７等）の少なくとも１つをプロセスガスとするプラズマにより成膜することができる。
【００３８】
炭素含有薄膜５０は、低カバレッジの薄膜として成膜される。このため、図４（ｅ）に示すように、炭素含有薄膜５０は、半導体基板１０の裏面１０ｂ側には一定以上の厚みで付着形成されるが、貫通孔１１Ａの内側面には、貫通孔１１Ａの開口近辺（開口から数ｎｍ〜数十ｎｍ程度の範囲）において、貫通孔１１Ａの奥方へ向けて徐々に膜厚が薄くなる形状で付着形成される程度にしか付着形成されない。炭素含有薄膜５０は、半導体基板１０の裏面１０ｂ側において例えば１０〜１００ｎｍ程度の厚みｄで形成する。
【００３９】
炭素含有薄膜５０は、貫通孔１１Ａの開口付近で貫通孔１１Ａの中央に向けて迫り出す形状で成膜され、しかも上述したように貫通孔１１Ａの奥方へ向かって徐々に膜厚が薄くなることから、貫通孔１１Ａの開口付近でオーバーハングした形状を有する。この炭素含有薄膜５０の貫通孔１１Ａの中央へ向けた迫出量ｘは、炭素含有薄膜５０の厚みｄが１０〜１００ｎｍ程度の場合、３ｎｍ程度となる。従って、絶縁膜３０Ａの内側の開口幅が５０ｎｍ程度の貫通孔１１Ａであれば、炭素含有薄膜５０を形成した状態において４３ｎｍ程度の開口幅となる。
【００４０】
次に、炭素含有薄膜５０をマスクとする異方性プラズマエッチングにより、貫通孔１１Ａの底を掘削する（図４（ｆ））。この異方性プラズマエッチングは、高イオンエネルギー状態（例えば、基板バイアス５００Ｖ以上）で、フルオロカーボン（ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６等）、ハイドロフルオロカーボン（ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ５ＨＦ７等）の少なくとも１つをプロセスガスとするプラズマによりエッチングを行う。なお、プロセスガスには、ハイドロカーボン（ＣＨ４、Ｃ２Ｈ４等）、Ｈｅ、Ａｒ、Ｏ２、ＣＯ、Ｎ２の少なくとも１つを含んでもよい。このとき、炭素含有薄膜５０の成膜時に比べてガスケミストリ中のＣ比率を小さくして過剰ポリマーによる貫通孔１１Ａの開口部の閉塞を防止する。この異方性エッチングは、半導体基板１０の裏面１０ｂに形成した炭素含有薄膜５０がエッチングにより消失しない程度の時間とする。
【００４１】
次に、炭素含有薄膜５０をアッシングにより除去する（図５（ｇ））。このアッシングは、例えばＯ２、Ｈ２、Ｎ２を含むプラズマ放電により行い、炭素含有薄膜５０を除去するとともに、異方性プラズマエッチング中に付着したＣポリマーを除去する。処理時間は、炭素含有薄膜５０及び貫通孔１１Ａの内部に付着したＣポリマーを十分に除去可能な時間に設定すればよい。
【００４２】
その後、図４（ｅ）〜図５（ｇ）と同様の炭素含有薄膜５０のプラズマ成膜、炭素含有薄膜５０をマスクとするプラズマエッチング、炭素含有薄膜５０やエッチング中に付着したＣポリマーを除去するアッシング（図５（ｈ）〜図６（ｊ））を短周期で繰り返し行う。このように、プラズマ成膜、プラズマエッチング、アッシングを短周期で繰り返し行うことにより、貫通孔１１Ａの底を徐々に掘削していくことができる。この繰り返し処理は、貫通孔１１Ａの底が金属膜２２に達して貫通孔１１が形成されるまで行う。
【００４３】
以上のように、本実施形態によれば、プラズマ成膜、プラズマエッチング、アッシングの短周期での繰り返しで貫通孔１１Ａの底を掘削して貫通孔１１を形成しているため、この処理の中でリソグラフィ技術が不要化し、同じプラズマ装置の中で処理を完了できる。
また、各回のプラズマ成膜処理で形成する炭素含有薄膜５０が薄くて済むため、炭素含有薄膜５０による貫通孔１１Ａの開口幅の圧迫が少なくて済み、貫通孔１１Ａの底の加工が安定する。また、炭素含有薄膜５０は除去が容易であり、後のプロセスへの影響を最小限に止めることができる。
【００４４】
なお、プラズマ成膜、プラズマエッチング及びアッシングの各処理時間を各周期で一致させる必要は無く、各周期で処理時間を調整して膜厚やカバレッジの程度を調整してもよい。また、上述した繰り返し処理の途中又は終了後に、貫通孔１１Ａの底に堆積する加工残渣を除去する洗浄工程を行ってもよい。
【００４５】
また、上述した繰り返し処理の中で発生する損傷により、半導体基板１０の裏面１０ｂ上に形成された絶縁膜３０の膜厚が薄くなったり（図６（ｊ）、図８（ａ））、半導体基板１０の裏面１０ｂ上に形成された絶縁膜３０の貫通孔１１Ａの開口角部が削れたり（図６（ｉ），図８（ｂ））、半導体基板１０の裏面１０ｂ上に形成された絶縁膜３０の表面に荒れが生じたり（図９（ｃ））する可能性がある。これらの場合、図７（ｋ）、図８（ａ），図６（ｉ），図８（ｂ），図９（ｃ）に示すように、低カバレッジな追加絶縁膜３２を絶縁膜本体３１としての絶縁膜３０Ａの上に成膜し、荒れや膜厚減少、肩落ちを補填してもよい。
【００４６】
追加絶縁膜３２は例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮとし、例えばＳｉＨ４、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８またはＴＥＯＳを前駆ガスとし、プラズマ源としてＣＣＰやＩＣＰプラズマを用いたＰＥ−ＣＶＤ法により成膜することができる。ＳｉＯＣ，ＳｉＯＣＨについては絶縁膜３０と同じ前駆ガスを用いることができる。追加絶縁膜３２は、貫通孔１１の底部への成膜量が極めて微量となる程度の厚み（例えば１０〜１００ｎｍ程度）で形成する。その他、追加絶縁膜３２は、ＳｉＯＮやＳｉＮとしてもよい。
【００４７】
また、追加絶縁膜３２の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等で平坦化することにより、表面の凹凸を解消したり、絶縁膜３０の厚みを均一化したりしてもよい。
【００４８】
その他、上述した繰り返し処理の中で発生する損傷により、図９（ｄ）に示すように、プラズマ成膜、プラズマエッチング、アッシングの短周期での繰り返しで掘削された貫通孔１１Ａの内側面に、深さ方向に沿う方向に波打つ波面状の凹凸が形成される可能性がある。この波面状の凹凸を残存させた場合、貫通電極１２底部の構造に波面状の凹凸を表裏反転した形状が形成されることになる。
【００４９】
その後、貫通孔１１にバリアメタル膜と金属を埋め込む（図７（ｌ））。バリアメタル膜は、スパッタ法やＡＬＤ法等により、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮで形成される。金属は、例えば、電解メッキ法により、Ｃｕ，Ｗ，Ａｌで形成される。
以上説明した製造方法により、本実施形態に係る半導体装置１００の要部を作成することができる。
【００５０】
（Ｂ）第２の実施形態： 
次に、第２の実施形態に係る半導体装置２００及びその製造方法について説明する。半導体装置２００は、上述した半導体装置１００と製造方法が異なるものの形状・構造については上述した半導体装置１００と略同等であるため、形状・構造についての説明は省略する。また、各部の符号についても、半導体装置１００と同じ符号を用いて説明する。
【００５１】
図１０，図１１は、半導体装置２００の要部の製造方法を模式的に示す図である（半導体装置２００自体は不図示）。なお、図１０，図１１には、半導体装置１００の製造方法と異なる工程のみを示してある。
【００５２】
半導体装置２００は、貫通孔１１Ａを形成するまでの工程、及び貫通孔１１の中に電極を形成する工程については半導体装置１００の製造方法（図２（ａ），（ｂ）、図３（ｃ），（ｄ）、図７（ｌ））と同様である。
【００５３】
本実施形態では、貫通孔１１Ａの形成後、炭素含有薄膜５０の形成や貫通孔１１Ａの底の掘削を行う前に絶縁膜３０Ａの上から追加絶縁膜３２Ａを予め付着形成しておく（図１０（ａ））。すなわち、半導体基板１０の裏面１０ｂの少なくとも貫通孔１１Ａの開口付近に、絶縁膜３０Ａを覆うように絶縁膜３０Ａとは別プロセスで形成される低カバレッジの追加絶縁膜３２Ａを積層形成しておく。
【００５４】
追加絶縁膜３２Ａは、ＳｉＯ２、ＳｉＯＮ，ＳｉＮの少なくとも１つで形成される。その製造方法は、第１の実施形態において説明した追加絶縁膜３２の形成方法と同様であり、例えばＳｉＯ２を、ＳｉＨ４またはＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を前駆ガスとして用いたＰＥ−ＣＶＤ法により成膜する。追加絶縁膜３２Ａの成膜厚みは、貫通孔１１Ａの底の掘削時に行うエッチングやアッシングの中で消失しない程度であればよく、貫通孔１１Ａの底の掘削時に行うエッチングやアッシングによって絶縁膜３０Ａ（絶縁膜本体３１に対応）に損傷が及ばない程度であればよい。
【００５５】
追加絶縁膜３２Ａは、低カバレッジの薄膜として成膜されるため、図１０（ｂ）に示すように、半導体基板１０の裏面１０ｂには多く付着形成されるが貫通孔１１Ａの内側面への付着は少なく、貫通孔１１Ａの開口近辺（開口から数ｎｍ〜数十ｎｍ程度の範囲）において貫通孔１１Ａの奥方へ向かって徐々に膜厚が薄くなる形状である。
【００５６】
次に、貫通孔１１Ａの底をエッチングで掘削して孔の底が金属膜２２にまで達する深さとなるように加工する（図１０（ｂ）〜図１１（ｄ））。本実施形態においても、このエッチングは、貫通孔１１Ａの底以外の絶縁膜３０Ａに対して損傷が発生しにくい手法を採用してある。
【００５７】
まず、半導体基板１０の裏面１０ｂに沿って形成された追加絶縁膜３２Ａ（特に貫通孔１１Ａの開口周辺の追加絶縁膜３２Ａ）を保護する炭素含有薄膜５０を成膜する（図１０（ｂ））。炭素含有薄膜５０は、低イオンエネルギー状態（例えば、基板バイアス１００Ｖ以下）で、例えばフルオロカーボン（ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６等）、ハイドロフルオロカーボン（ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ５ＨＦ７等）の少なくとも１つをプロセスガスとするプラズマにより成膜することができる。なお、プロセスガスには、ハイドロカーボン（ＣＨ４、Ｃ２Ｈ４等）、Ｈｅ、Ａｒ、Ｏ２、ＣＯ、Ｎ２の少なくとも１つを含んでもよい。
【００５８】
炭素含有薄膜５０は、低カバレッジの薄膜として成膜される。このため、図１０（ｂ）に示すように、炭素含有薄膜５０は、半導体基板１０の裏面１０ｂ側には一定以上の厚みで付着形成されるが、貫通孔１１Ａの内側面には、貫通孔１１Ａの開口近辺（開口から数ｎｍ〜数十ｎｍ程度の範囲）において、貫通孔１１Ａの奥方へ向けて徐々に膜厚が薄くなる形状で付着形成される程度にしか付着形成されない。炭素含有薄膜５０は、半導体基板１０の裏面１０ｂ側において例えば１０〜１００ｎｍ程度の厚みで形成する。
【００５９】
炭素含有薄膜５０は、貫通孔１１Ａの開口付近で貫通孔１１Ａの中央に向けて迫り出す形状で成膜され、しかも上述したように貫通孔１１Ａの奥方へ向かって徐々に膜厚が薄くなることから、貫通孔１１Ａの開口付近でオーバーハングした形状を有する。この炭素含有薄膜５０の貫通孔１１Ａの中央へ向けた迫出量ｘは、炭素含有薄膜５０の厚みｄが１０〜１００ｎｍ程度の場合、３ｎｍ程度である。本実施形態では、低カバレッジの追加絶縁膜３２Ａを絶縁膜３０Ａの上に予め付着形成してあり、追加絶縁膜３２Ａも炭素含有薄膜５０と同様に貫通孔１１Ａの中央へ向けて迫り出す形状である。従って、追加絶縁膜３２Ａの迫出量が例えば３ｎｍとすると、絶縁膜３０Ａを付着した状態で５０ｎｍ程度の開口幅の貫通孔１１Ａは、追加絶縁膜３２Ａと炭素含有薄膜５０が形成された状態において３７ｎｍ程度の開口幅となる。
【００６０】
このような開口幅の貫通孔１１Ａの底部を、炭素含有薄膜５０をマスクとする異方性プラズマエッチングにより掘削する（図１１（ｃ））。この異方性プラズマエッチングの方法は、上述した第１の実施形態の場合と同様である。
【００６１】
次に、炭素含有薄膜５０や異方性プラズマエッチング中に付着したＣポリマーをアッシングにより除去する（図１１（ｄ））。このアッシングの方法も、上述した第１の実施形態の場合と同様である。
【００６２】
その後、第１の実施形態と同様に、炭素含有薄膜５０を再びプラズマ成膜し、当該炭素含有薄膜５０をマスクとするプラズマエッチング、炭素含有薄膜５０やエッチング中に付着したＣポリマーを除去するアッシングを短周期で繰り返し行い、徐々に貫通孔１１Ａの底を掘削し、貫通孔１１Ａの底が金属膜２２に達して貫通孔１１が形成されるまで行う。
なお、追加絶縁膜３２Ａは、バリアメタルと金属埋め込みの前に、例えばＣＭＰ等の方法で一部又は全部を除去してもよいし、そのまま使用してもよい。
【００６３】
以上説明した本実施形態に係る半導体装置２００の製造方法によれば、上述した第１の実施形態に係る半導体装置１００の製造方法のメリットに加えて、最初に形成する高カバレッジな絶縁膜３０Ａに対する損傷を極めて小さく抑制できるメリットがある。
【００６４】
（Ｃ）第３の実施形態： 
次に、第３の実施形態に係る半導体装置３００及びその製造方法について説明する。半導体装置３００は、上述した半導体装置１００と製造方法が異なるものの形状・構造については上述した半導体装置１００と略同等であるため、形状・構造についての説明は省略する。また、各部の符号についても、半導体装置１００と同じ符号を用いて説明する。
【００６５】
図１２，図１３は、半導体装置３００の要部の製造方法を模式的に示す図である（半導体装置３００自体は不図示）。なお、図１２，図１３には、半導体装置１００の製造方法と異なる工程のみを示してある。
【００６６】
半導体装置３００は、貫通孔１１Ａを形成するまでの工程、及び貫通孔１１の中に電極形成する工程については、半導体装置１００の製造方法（図２（ａ），（ｂ）、図３（ｃ），（ｄ）、図７（ｌ））と同様である。
【００６７】
また、本実施形態においても、貫通孔１１Ａの形成後、貫通孔１１Ａの底をエッチングで掘削して貫通孔１１Ａの底が金属膜２２にまで達する深さとなるように加工する。本実施形態においても、このエッチングは、貫通孔１１Ａの底以外の絶縁膜３０に対して損傷が発生しにくい手法を採用してある。
【００６８】
ただし、炭素含有薄膜５０のプラズマ成膜（図１２（ａ））、炭素含有薄膜５０をマスクとするプラズマエッチング（図１２（ｂ））、炭素含有薄膜５０やエッチング中に付着したＣポリマーを除去するアッシングを短周期で繰り返し行う工程について、アッシングについては毎周期に行うのではなく、プラズマ成膜とプラズマエッチングを複数回繰り返した後に行う構成としてある。すなわち、炭素含有薄膜５０のプラズマ成膜（図１２（ａ））、炭素含有薄膜５０をマスクとするプラズマエッチング（図１２（ｂ））の後にアッシングを行わず、残存する炭素含有薄膜５０の上に更に炭素含有薄膜５０を積み増しするプラズマ成膜（図１３（ｃ））を行い、前工程で残存した炭素含有薄膜５０及びその上に積層した炭素含有薄膜５０をマスクとするプラズマエッチング（図１３（ｄ））を行う点で、上述した第１の実施形態と異なる。
【００６９】
このように、積み増ししつつマスクとして使用した炭素含有薄膜５０は、貫通孔１１Ａの開口部の閉塞が許容できなくなった段階でいったんアッシングにより全て除去し、新たに絶縁膜３０Ａの上に炭素含有薄膜５０を新たに成膜する。このようにして、プラズマエッチングのマスクとしての炭素含有薄膜５０の積み増しと更新を行いつつ徐々に貫通孔１１Ａの底を掘削し、貫通孔１１Ａの底が金属膜２２に達して貫通孔１１が形成された後の工程は、上述した第１の実施形態と同様である。
【００７０】
以上説明した本実施形態に係る製造方法によれば、プラズマエッチングの度にアッシングを行わずに済むため、製造工程を効率化することができる。
【００７１】
（Ｄ）第４の実施形態： 
次に、第４の実施形態に係る半導体装置４００及びその製造方法について説明する。半導体装置４００は、半導体基板４１０の上に配線層４２０を形成した後、半導体基板４１０の裏面４１０ｂ側から配線層４２０を貫通して表面４１０ａ近くに設けられた金属電極パッド４６０に達する貫通電極４１２を形成する例である。
【００７２】
図１４〜図１６は、本実施形態に係る半導体装置４００の要部の製造方法を模式的に示す図である。
【００７３】
図１４に示すように、半導体装置４００の製造方法においては、まず、半導体基板４１０を貫通する貫通孔４１１Ａを形成し、半導体基板４１０の裏面４１０ｂ、及び貫通孔４１１Ａの内側面の全面に、絶縁膜４３０Ａを積層する。半導体基板４１０、貫通孔４１１Ａ、絶縁膜４３０Ａは、それぞれ第１の実施形態の半導体基板１０、貫通孔１１Ａ、絶縁膜３０Ａに対応する構成である。
【００７４】
その後、第１の実施形態における貫通孔１１Ａの底部の掘削と同様に、貫通孔４１１Ａの底部をプラズマ成膜、プラズマエッチング、アッシングの短周期での繰り返しにより掘削し、配線層４２０を貫通して金属電極パッド４６０に達する貫通孔４１１を形成する（図１５）。この貫通孔４１１は、第１の実施形態の貫通孔１１に対応する構成である。なお、配線層４２０を掘削する際には、配線層４２０を構成する積層膜の各膜種に応じて適宜にエッチング条件を変更しつつエッチングを行う。
【００７５】
このようにして形成した貫通孔４１１に、第１の実施形態の貫通孔１１と同様に、貫通孔４１１内に不図示のバリアメタル膜及び金属を埋め込み形成して貫通電極４１２（ＴＳＶ）を形成する（図１６）。
【００７６】
このように、本実施形態に係る半導体装置４００の製造方法によれば、配線層４２０を貫通する貫通孔
４１１を同じプラズマ装置の中で行う処理によって形成できるため、貫通孔４１１Ａの底部を掘削して配線層４２０を貫通させる処理の中ではリソグラフィ技術が不要化する。また、貫通孔４１１Ａの底の加工が安定する。また、炭素含有薄膜５０は除去しやすいため、後のプロセスへの影響を最小限に止めることができる。
【００７７】
（Ｅ）第５の実施形態： 
次に、第５の実施形態に係る半導体装置５００及びその製造方法について説明する。半導体装置５００は、半導体基板上に配線層等を形成した複数の素子を貼り合せにより積層して形成されており、少なくとも１つの素子を貫通して他の素子の電極と接続された貫通電極と、同じ１つの素子の半導体基板のみを貫通して同じ素子内の配線層中の電極に接続された貫通電極と、の双方を設ける例である。
【００７８】
図１７〜図２０は、本実施形態に係る半導体装置５００の要部の製造方法を模式的に示す図である。
【００７９】
図１７〜図２０に示すように、半導体装置５００は、第１の素子Ｘと第２の素子Ｙを貼り合せにより接合したものに対して後述する加工を行って形成される。第１の素子Ｘは、半導体基板５１０Ｘの上に配線層５２０Ｘが形成されている。第２の素子Ｙは、半導体基板５１０Ｙの上に配線層５２０Ｙが形成されている。第１の素子Ｘと第２の素子Ｙは、配線層５２０Ｘ，５２０Ｙの側を互いに対向させた状態で貼り合せにより接合されている。
以下では、第１の素子Ｘと第２の素子Ｙの境界を接合面Ｚと記載する。
【００８０】
このため、半導体装置５００において、第１の素子Ｘについては半導体基板５１０Ｘよりも接合面Ｚ寄りの位置に配線層５２０Ｘが位置し、第２の素子Ｙについては半導体基板５１０Ｙよりも接合面Ｚ寄りの位置に配線層５２０Ｙが位置する。
【００８１】
図１７に示すように、半導体装置５００の製造方法においては、まず、貫通孔５１１Ａ及び貫通孔５１１Ｂを形成する（図１７）。貫通孔５１１Ａは、裏面１１ｂから半導体基板５１０Ｘを貫通して第１の素子Ｘの配線層５２０Ｘの接続対象先である金属膜５２２に達しない程度の深さで形成される。貫通孔５１１Ｂは、裏面５１０ｂから接合面Ｚを越えて第２の素子Ｙまで到達し、第２の素子Ｙの配線層５２０Ｙに形成される金属電極パッド５６０に達しない程度の深さで形成される。
【００８２】
貫通孔５１１Ａ及び貫通孔５１１Ｂは、上述した第１の実施形態の貫通孔１１Ａと同様の方法でそれぞれ形成される。例えば，貫通孔５１１Ａの形成範囲を開口したレジストを裏面５１０ｂに形成して行うエッチングにより貫通孔５１１Ａを形成した後、いったんレジストを除去する。次に、形成済みの貫通孔５１１Ａにレジストを埋設して保護しつつ、貫通孔５１１Ｂの形成範囲を開口したレジストを裏面５１０ｂに形成して行うエッチングにより貫通孔５１１Ｂを形成した後、そのレジストを除去する。これにより、貫通孔５１１Ａ及び貫通孔５１１Ｂが形成される。
【００８３】
次に、半導体基板５１０Ｘの裏面５１０ｂ、貫通孔５１１Ａの内側面の全面、及び、貫通孔５１１Ｂの内側面の全面に亘って高カバレッジの絶縁膜５３０Ａを形成する（図１８）。絶縁膜５３０Ａは、第１の実施形態の絶縁膜３０Ａと同様の材質、製法で形成される。
【００８４】
その後、第１の実施形態の貫通孔１１Ａの内底面の掘削と同様の方法で、貫通孔５１１Ａ及び貫通孔５１１Ｂの内底面を掘削する（図１９）。本実施形態では、貫通孔５１１Ｂは、第１の素子Ｘの配線層５２０Ｘを構成する金属膜５２２に向けて掘削され、貫通孔５１１Ａは、第２の素子Ｙの配線層５２０Ｙを構成する金属電極パッド５６０に向けて掘削される。なお、貫通孔５１１Ａの内底面の掘削と貫通孔５１１Ｂの内底面を掘削とは、ほぼ同時に完了することが望ましく、例えば、貫通孔５１１Ａと貫通孔５１１Ｂの形成時に、貫通孔５１１Ｂの内底面と金属膜５２２との距離と、貫通孔５１１Ａの内底面と金属電極パッド５６０との距離が略一致するように、貫通孔５１１Ａ及び貫通孔５１１Ｂの深さを形成しておく。
【００８５】
そして、第１の実施形態の貫通孔１１と同様に、金属電極パッド５６０及び金属膜５２２にそれぞれ貫通した貫通孔５１１Ａ及び貫通孔５１１Ｂ内に、不図示のバリアメタル膜及び金属を埋め込み形成して貫通電極５１２Ａ，５１２Ｂを形成する（図２０）。貫通電極５１２Ａと貫通電極５１２Ｂは、半導体基板５１０Ｘの裏面５１０ｂに沿って形成される金属膜５７０によって互いに電気的に接続される。
【００８６】
以上説明したように、本実施形態に係る半導体装置５００の製造方法によれば、配線層５２０を貫通する貫通孔５１１Ａ及び貫通孔５１１Ｂを、リソグラフィ技術を用いずに同じプラズマ装置の中で行う処理で並行して形成できる。また、貫通孔５１１Ａ及び貫通孔５１１Ｂの底の加工が安定する。また、炭素含有薄膜５０は除去しやすいため、後のプロセスへの影響を最小限に止めることができる。
【００８７】
（Ｆ）第６の実施形態： 
次に、第６の実施形態に係る半導体装置６００及びその製造方法について説明する。半導体装置６００は、半導体基板上に配線層等を形成した複数の素子を貼り合せにより積層して形成されており、少なくとも１つの素子を貫通して他の素子の電極と接続された貫通電極が、その途中で他の電極に対してサイドコンタクトにより接続する例である。
【００８８】
図２１〜図２３は、本実施形態に係る半導体装置６００の要部の製造方法を模式的に示す図である。
【００８９】
図２１〜図２３に示すように、半導体装置６００は、第５の実施形態に係る半導体装置５００と同様に、第１の素子Ｘと第２の素子Ｙを貼り合せにより接合したものに対して後述する加工を行って形成される。
【００９０】
まず、半導体装置６００には、貫通孔６１１Ａが形成される（図２１）。貫通孔６１１Ａは、半導体基板６１０Ｘを貫通して第１の素子Ｘの配線層６２０Ｘの接続対象先である金属膜６２２に達しない程度の深さで形成される。なお、半導体基板６１０Ｘの裏面６１０ｂ側からの平面視において、貫通孔６１１Ａと金属膜６２２は重複形成されており、貫通孔６１１Ａの端部と金属膜６２２の端部とが一部重複する位置関係で形成されている。
【００９１】
次に、半導体基板６１０Ｘの裏面６１０ｂ及び貫通孔６１１Ａの内側面の全面に亘って高カバレッジの絶縁膜６３０Ａを積層する（図２２）。絶縁膜６３０Ａは、第１の実施形態の絶縁膜３０Ａと同様の材質、製法で形成される。
【００９２】
その後、第１の実施形態の貫通孔１１Ａの内底面の掘削とほぼ同様の方法で、貫通孔６１１Ａの内底面に対して第１の掘削を行う（図２３）。本実施形態では、貫通孔６１１Ａは、第２の素子Ｙの配線層６２０Ｙを構成する金属電極パッド６６０に向けて掘削される。
【００９３】
ただし、この第１の掘削で形成する第１掘削孔６１１Ａ１は、貫通孔６１１Ａの内底面の一部のみを掘削する。具体的には、第１掘削孔６１１Ａ１は、半導体基板６１０Ｘの裏面６１０ｂ側からの平面視において、金属膜６２２と干渉しない範囲を掘削して形成される。このため、第１掘削孔６１１Ａ１には、その途中に金属膜６２２が露出せずに金属電極パッド６６０に達している。
【００９４】
このようにして第１掘削孔６１１Ａ１の形成が完了した後、貫通孔６１１Ａのその他の内底面を掘削する第２の掘削を行い、金属膜６２２に達する深さの第２掘削孔６１１Ａ２を形成する（図２４）。第２の掘削は、金属膜６２２に達する深さまで第１掘削孔６１１Ａ１を拡張する掘削ともいえる。これにより、第２掘削孔６１１Ａ２の途中（下端部の側面と底面の角部）に金属膜６２２が露出する。
【００９５】
このようにして形成された貫通孔６１１に、第１の実施形態の貫通孔１１と同様に、貫通孔６１１内に形成された絶縁膜６３０の内側に不図示のバリアメタル膜及び金属を埋め込み形成して貫通電極６１２を形成する（図２５）。貫通電極６１２は、その奥端で金属電極パッド６６０に接続し、途中で金属膜６２２にサイドコンタクトする。これにより、配線層６２０Ｘを貫通しつつ金属電極パッド６６０及び金属膜６２２の双方が孔内に露出した貫通孔６１１を、リソグラフィ技術を用いずに同じプラズマ装置の中で行う処理で形成できる。また、貫通孔６１１Ａの底の加工が安定する。また、炭素含有薄膜５０は除去しやすいため、後のプロセスへの影響を最小限に止めることができる。
【００９６】
ここで、第１の掘削と第２の掘削の違いを、図２６〜図２８を参照して説明する。図２６〜図２８に示す図は、第１の実施形態と同様の、炭素含有薄膜５０のプラズマ成膜、当該炭素含有薄膜５０をマスクとするプラズマエッチング、炭素含有薄膜５０やエッチング中に付着したＣポリマーを除去するアッシングを短周期で繰り返し行う掘削方法に対応するものであり、本実施形態の製造方法の要点を説明する図のみ示してある。
【００９７】
まず、第１掘削孔６１１Ａ１の形成時は、低カバレッジな炭素含有薄膜５０を厚めに形成し、貫通孔６１１Ａの開口付近で貫通孔６１１Ａの中央に向けて迫り出す迫出量ｘを大きくしてある（図２６（ａ））。これにより、貫通孔６１１Ａの開口サイズは、第１掘削孔６１１Ａ１の孔幅と略同等のサイズまで狭められている。
【００９８】
この状態で炭素含有薄膜５０をマスクとする異方性プラズマエッチングを行うと、狭められた貫通孔６１１Ａの開口と略同じサイズで、貫通孔６１１Ａの内底面がエッチングされる（図２６（ｂ））。その後、プラズマ成膜、プラズマエッチング、アッシングを短周期で繰り返し行うことにより、第１掘削孔６１１Ａ１が金属電極パッド６６０（図２６〜図２８には不図示）に達する深さまで形成される（図２７（ｃ））。
【００９９】
次に、第２掘削孔６１１Ａ２の形成時は、低カバレッジな炭素含有薄膜５０を薄めに形成し、貫通孔６１１Ａの開口付近で貫通孔６１１Ａの中央に向けて迫り出す迫出量ｘを小さくしてある（図２７（ｄ））。これにより、貫通孔６１１Ａの開口サイズは、貫通孔６１１Ａの内底面と略同等のサイズが維持されている。
【０１００】
この状態で炭素含有薄膜５０をマスクとする異方性プラズマエッチングを行うと、貫通孔６１１Ａの開口と略同じサイズ、すなわち貫通孔６１１Ａの内底面の略全域がエッチングされる（図２８（ｅ））。その後、プラズマ成膜、プラズマエッチング、アッシングを短周期で繰り返し行うことにより、第２掘削孔６１１Ａ２が、金属膜６２２に達する深さまで形成される（図２８（ｆ））。
【０１０１】
このように、炭素含有薄膜５０の厚みを調整して貫通孔６１１Ａの開口付近で貫通孔６１１Ａの中央に向けて迫り出す迫出量ｘを調整することにより、貫通孔６１１Ａの内底面に形成する掘削孔の幅をコントロールすることができる。従って、掘削途中の層に回避したい対象物がある場合は、炭素含有薄膜５０を厚く形成して掘削孔を狭幅にして細幅の掘削孔とすることで、貫通孔６１１内に形成される貫通電極と対象物を避けて掘削孔を形成することが容易になる。また、掘削孔の途中部位に形成される貫通電極に接続させたい金属膜６２２については、深い位置の金属電極パッド６６０に向けた掘削中は、金属膜６２２と干渉しないように孔幅を狭くコントロールし、金属電極パッド６６０への掘削が完了した後で改めて浅い位置の金属膜６２２を露出させるために孔幅を広くコントロールして第２の掘削を行う。これにより、第１の掘削の加工安定性が向上する。
【０１０２】
なお、本技術は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【０１０３】
そして、本技術は、以下のような構成を取ることができる。
【０１０４】
（１）
半導体基板の第１面の側から行う異方性エッチングで前記半導体基板に貫通孔を形成する第１工程と、
前記貫通孔の内側面の全体に絶縁膜の薄膜を形成する第２工程と、
前記貫通孔の開口縁部を含む前記第１面に炭素含有薄膜をプラズマ成膜する第３工程と、
前記炭素含有薄膜をマスクとして前記貫通孔の内底を異方性プラズマエッチングにより掘削する第４工程と、
前記炭素含有薄膜をアッシングにより除去する第５工程と、
前記貫通孔の中に貫通電極を形成する第６工程と、を含んで構成される、半導体装置の製造方法。
【０１０５】
（２）
前記炭素含有薄膜は、ハイドロカーボン、フルオロカーボン、ハイドロフルオロカーボンの少なくとも１つをプロセスガスとするプラズマ成膜により形成される、前記（１）に記載の半導体装置の製造方法。
【０１０６】
（３）
前記第４工程の異方性プラズマエッチングは、フルオロカーボン、ハイドロフルオロカーボンの少なくとも１つをプロセスガスとするプラズマエッチングで行う、前記（１）又は前記（２）に記載の半導体装置の製造方法。
【０１０７】
（４）
前記炭素含有薄膜は、前記貫通孔の開口付近が前記貫通孔の中央に向けて迫り出す形状に成膜される、前記（１）〜前記（３）の何れか１つに記載の半導体装置の製造方法。
【０１０８】
（５）
前記第６工程の前に、前記貫通孔の開口付近に形成された前記絶縁膜の薄膜の少なくとも一部を覆う追加絶縁膜を形成する、前記（１）〜前記（４）の何れか１つに記載の半導体装置の製造方法。
【０１０９】
（６）
半導体基板と、
前記半導体基板の第１面の上に積層形成された配線層と、
前記配線層の一部を構成する金属膜と、
前記配線層の一部を構成し、前記金属膜の前記半導体基板側に隣接して設けられた第１絶縁膜と、
前記半導体基板の前記第１面と反対側の第２面から前記金属膜へ貫通する貫通電極と、
前記貫通電極と前記半導体基板の間に介設された第２絶縁膜と、
前記第２絶縁膜の前記第２面側の端部に付着形成された第３絶縁膜と、を備える、半導体装置。
【符号の説明】
【０１１０】
１０…半導体基板、１０ａ…表面、１０ｂ…裏面、１１…貫通孔、１１Ａ…貫通孔、１２…貫通電極、２０…配線層、２１…絶縁膜、２２…金属膜、３０…絶縁膜、３０Ａ…絶縁膜、３１…絶縁膜本体、３２…追加絶縁膜、３２Ａ…追加絶縁膜、４０…レジスト、４１…開口、５０…炭素含有薄膜、１００…半導体装置、２００…半導体装置、３００…半導体装置、４００…半導体装置、４１０…半導体基板、４１０ａ…表面、４１０ｂ…裏面、４１１…貫通孔、４１１Ａ…貫通孔、４１２…貫通電極、４２０…配線層、４３０…絶縁膜、４３０Ａ…絶縁膜、４６０…金属電極パッド、５００…半導体装置、５１０Ｘ…半導体基板、５１０Ｙ…半導体基板、５１０ｂ…裏面、５１１Ａ…貫通孔、５１１Ｂ…貫通孔、５１２…貫通電極、５２０…配線層、５２０Ｘ…配線層、５２０Ｙ…配線層、５２２…金属膜、５３０…絶縁膜、５３０Ａ…絶縁膜、５６０…金属電極パッド、６００…半導体装置、６１０Ｘ…半導体基板、６１０ｂ…裏面、６１１…貫通孔、６１１Ａ…貫通孔、６１１Ａ１…第１掘削孔、６１１Ａ２…第２掘削孔、６１２…貫通電極、６２０Ｘ…配線層、６２０Ｙ…配線層、６２２…金属膜、６３０…絶縁膜、６３０Ａ…絶縁膜、６６０…金属電極パッド、Ｘ…第１の素子、Ｙ…第２の素子、Ｚ…接合面
【図１】
2017217132.tif 000003
【図２】
2017217132.tif 000004
【図３】
2017217132.tif 000005
【図４】
2017217132.tif 000006
【図５】
2017217132.tif 000007
【図６】
2017217132.tif 000008
【図７】
2017217132.tif 000009
【図８】
2017217132.tif 000010
【図９】
2017217132.tif 000011
【図１０】
2017217132.tif 000012
【図１１】
2017217132.tif 000013
【図１２】
2017217132.tif 000014
【図１３】
2017217132.tif 000015
【図１４】
2017217132.tif 000016
【図１５】
2017217132.tif 000017
【図１６】
2017217132.tif 000018
【図１７】
2017217132.tif 000019
【図１８】
2017217132.tif 000020
【図１９】
2017217132.tif 000021
【図２０】
2017217132.tif 000022
【図２１】
2017217132.tif 000023
【図２２】
2017217132.tif 000024
【図２３】
2017217132.tif 000025
【図２４】
2017217132.tif 000026
【図２５】
2017217132.tif 000027
【図２６】
2017217132.tif 000028
【図２７】
2017217132.tif 000029
【図２８】
2017217132.tif 000030
【国際調査報告】
2017217132.tif 000031
2017217132.tif 000032
2017217132.tif 000033
2017217132.tif 000034