(57)【要約】  画素面積の増加を防ぎながら画素の変換効率を切り替える。  固体撮像素子は、複数の画素、画素接続部および画素リセット部を備える。画素は、照射された光に応じた電荷を生成する光電変換部と、生成された電荷を保持する電荷保持部と、保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える。画素接続部は、複数の画素のそれぞれの電荷保持部の間を導通することにより複数の画素のうちの１つの画素の光電変換部により生成された電荷を複数の画素のそれぞれの電荷保持部に保持させる。画素リセット部は、画素接続部が複数の画素のそれぞれの電荷保持部の間を導通させた際に複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする。
2017203839.tif 000002
【特許請求の範囲】
【請求項１】
照射された光に応じた電荷を生成する光電変換部と、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、
前記複数の画素のそれぞれの前記電荷保持部の間を導通することにより前記複数の画素のうちの１つの画素の光電変換部により生成された電荷を前記複数の画素のそれぞれの電荷保持部に保持させる画素接続部と、
前記画素接続部が前記複数の画素のそれぞれの前記電荷保持部の間を導通させた際に前記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部と
を具備する固体撮像素子。
【請求項２】
前記複数の画素は、前記生成された電荷を保持する第２の電荷保持部と、前記電荷保持部と前記第２の電荷保持部との間を導通することにより前記生成された電荷を前記電荷保持部および前記第２の電荷保持部に保持させる保持電荷制御部とをさらに備える請求項１記載の固体撮像素子。
【請求項３】
前記保持電荷制御部は、前記画素リセット部により前記電荷保持部の電荷が排出される際に前記電荷保持部と前記第２の電荷保持部との間を導通することにより前記第２の電荷保持部の電荷を排出する請求項２記載の固体撮像素子。
【請求項４】
前記画素接続部および前記画素リセット部は、略同一形状のＭＯＳトランジスタによりそれぞれ構成される請求項１記載の固体撮像素子。
【請求項５】
前記画素リセット部は、前記複数の画素のうちの１つの前記電荷保持部と接続され、
前記画素接続部は、前記リセット部が接続された画素以外の前記画素の近傍に配置されるとともに当該画素および当該画素接続部と前記画素リセット部が接続された画素および前記画素リセット部とは略同一の形状に形成される
請求項１記載の固体撮像素子。
【請求項６】
前記画素接続部は、前記複数の画素のうち隣接する画素の電荷保持部の間を導通する請求項１記載の固体撮像素子。
【請求項７】
前記複数の画素は、前記生成された電荷を保持する補助電荷保持部をさらに備え、前記電荷保持部は前記補助電荷保持部に保持されていた電荷を保持する請求項１記載の固体撮像素子。
【請求項８】
前記複数の画素は、複数の前記光電変換部を備え、前記電荷保持部は前記複数の光電変換部のうちの１つにより生成された電荷を保持する請求項１記載の固体撮像素子。
【請求項９】
照射された光に応じた電荷を生成する光電変換部と、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、
前記複数の画素のうちの２つの画素のそれぞれの前記電荷保持部の間を導通することにより前記２つの画素のうちの１つの画素の光電変換部により生成された電荷を前記２つの画素のそれぞれの電荷保持部に保持させる複数の画素接続部と、
前記複数の画素接続部が前記複数の画素のそれぞれの前記電荷保持部の間を導通させた際に前記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部と
を具備する固体撮像素子。
【請求項１０】
照射された光に応じた電荷を生成する光電変換部と、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、
前記複数の画素のそれぞれの前記電荷保持部の間を導通することにより前記複数の画素のうちの１つの画素の光電変換部により生成された電荷を前記複数の画素のそれぞれの電荷保持部に保持させる画素接続部と、
前記画素接続部が前記複数の画素のそれぞれの前記電荷保持部の間を導通させた際に前記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部と、
前記生成された画像信号を処理する処理回路と
を具備する撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子および撮像装置に関する。詳しくは、入射光を画像信号に変換する際の変換効率を切り替える固体撮像素子および撮像装置に関する。
【背景技術】
【０００２】
従来、ダイナミックレンジを広くすることにより、視認性を向上させた撮像装置が使用されている。この撮像装置は、低照度時においては高い変換効率により画像信号の生成を行い、信号対ノイズ比を向上させる。ここで、変換効率とは、画素に照射された光に応じて生成された電荷の変化量に対する、画像信号電圧の変化量の比率である。一方、高照度時においては、変換効率を低下させて画像信号電圧の飽和を防止する。これにより、ダイナミックレンジを広くすることができ、広い範囲の入射光量において視認性を向上させることができる。このような撮像装置として、例えば、光電変換部と、この光電変換部により得られた電荷を蓄積する電荷電圧変換部と、この電荷電圧変換部に容量を付加する容量切替えスイッチとを備えたシステムが提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１１２５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、低照度時には、光電変換部により得られた電荷が電荷電圧変換部に蓄積され、この蓄積された電荷量が電圧信号に変換されて出力される。一方、高照度時には、光電変換部により得られた電荷を電荷電圧変換部に蓄積する際、容量切替えスイッチにより電荷電圧変換部に容量が付加される。すなわち、高照度時には、電荷電圧変換部の容量が増加する。この容量が増加すると電荷電圧変換部に蓄積された電荷の変化量に対する電圧の変化量が減少するため、変換効率を低下させて、画像信号電圧の飽和を防止している。しかしながら、上述の従来技術では、画像信号の変換効率を切り替えるために、電荷蓄積部およびこの電荷蓄積部の制御素子が必要になってしまう。そのため、画素の面積が増大してしまうという問題がある。【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、画素面積の増加を防ぎながら画素の変換効率の切替えを行い、ダイナミックレンジを拡大することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、照射された光に応じた電荷を生成する光電変換部と、上記生成された電荷を保持する電荷保持部と、上記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、上記複数の画素のそれぞれの上記電荷保持部の間を導通することにより上記複数の画素のうちの１つの画素の光電変換部により生成された電荷を上記複数の画素のそれぞれの電荷保持部に保持させる画素接続部と、上記画素接続部が上記複数の画素のそれぞれの上記接続部の間を導通させた際に上記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部とを具備する固体撮像素子である。これにより、複数の画素のうちの１つの画素の光電変換部により生成された電荷が複数の画素のそれぞれの電荷保持部に保持され、その保持された電荷に応じて画像信号が生成されるという作用をもたらす。【０００７】
また、この第１の側面において、上記複数の画素は、上記生成された電荷を保持する第２の電荷保持部と、上記電荷保持部と上記第２の電荷保持部との間を導通することにより上記生成された電荷を上記電荷保持部および上記第２の電荷保持部に保持させる保持電荷制御部とをさらに備えてもよい。これにより、光電変換部により生成された電荷が電荷保持部および第２の電荷保持部に保持され、その保持された電荷に応じて画像信号が生成されるという作用をもたらす。【０００８】
また、この第１の側面において、上記保持電荷制御部は、上記画素リセット部により上記電荷保持部の電荷が排出される際に上記電荷保持部と上記第２の電荷保持部との間を導通することにより上記第２の電荷保持部の電荷を排出してもよい。これにより、電荷保持部および第２の電荷保持部がリセットされるという作用をもたらす。【０００９】
また、この第１の側面において、上記画素接続部および上記画素リセット部は、略同一形状のＭＯＳトランジスタによりそれぞれ構成されてもよい。これにより、略同一形状のＭＯＳトランジスタにより画素接続部および画素リセット部が構成されるという作用をもたらす。【００１０】
また、この第１の側面において、上記画素リセット部は、上記複数の画素のうちの１つの上記電荷保持部と接続され、上記画素接続部は、上記リセット部が接続された画素以外の上記画素の近傍に配置されるとともに当該画素および当該画素接続部と上記画素リセット部が接続された画素および上記画素リセット部とは略同一の形状に形成されてもよい。これにより、画素接続部は画素の近傍に配置され、これら画素接続部および画素の形状は画素リセット部および画素リセット部が接続された画素の形状と略同一になるという作用をもたらす。【００１１】
また、この第１の側面において、上記画素接続部は、上記複数の画素のうち隣接する画素の電荷保持部の間を導通してもよい。これにより、隣接する画素の電荷保持部の間が画素接続部により接続されるという作用をもたらす。【００１２】
また、この第１の側面において、上記複数の画素は、上記生成された電荷を保持する補助電荷保持部をさらに備え、上記電荷保持部は上記補助電荷保持部に保持されていた電荷を保持してもよい。これにより、光電変換部により生成された電荷が補助電荷保持部に保持され、この補助保持部に保持された電荷が電荷保持部に保持されるという作用をもたらす。【００１３】
また、この第１の側面において、上記複数の画素は、複数の上記光電変換部を備え、上記電荷保持部は上記複数の光電変換部のうちの１つにより生成された電荷を保持してもよい。これにより、複数の光電変換部により生成された電荷が１つの電荷保持部に保持されるという作用をもたらす。【００１４】
また、本技術の第２の側面は、照射された光に応じた電荷を生成する光電変換部と、上記生成された電荷を保持する電荷保持部と、上記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、上記複数の画素のうちの２つの画素のそれぞれの上記電荷保持部の間を導通することにより上記２つの画素のうちの１つの画素の光電変換部により生成された電荷を上記２つの画素のそれぞれの電荷保持部に保持させる複数の画素接続部と、上記複数の画素接続部が上記複数の画素のそれぞれの上記電荷保持部の間を導通させた際に上記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部とを具備する固体撮像素子である。これにより、複数の画素のうちの１つの画素の光電変換部により生成された電荷が複数の画素のそれぞれの電荷保持部に保持され、その保持された電荷に応じて画像信号が生成されるという作用をもたらす。【００１５】
また、本技術の第３の側面は、照射された光に応じた電荷を生成する光電変換部と、上記生成された電荷を保持する電荷保持部と、上記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、上記複数の画素のそれぞれの上記電荷保持部の間を導通することにより上記複数の画素のうちの１つの画素の光電変換部により生成された電荷を上記複数の画素のそれぞれの電荷保持部に保持させる画素接続部と、上記画素接続部が上記複数の画素のそれぞれの上記接続部の間を導通させた際に上記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部と、上記生成された画像信号を処理する処理回路とを具備する撮像装置である。これにより、複数の画素のうちの１つの画素の光電変換部により生成された電荷が複数の画素のそれぞれの電荷保持部に保持され、その保持された電荷に応じて画像信号が生成されるという作用をもたらす。
【発明の効果】
【００１６】
本技術によれば、画素面積の増加を防止しながら画素の変換効率の切替えを行い、ダイナミックレンジを拡大するという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１７】
【図１】本技術の実施の形態における撮像装置１０の構成例を示す図である。
【図２】本技術の第１の実施の形態における画素アレイ部１００の構成例を示す図である。
【図３】本技術の実施の形態における水平駆動部３００の構成例を示す図である。
【図４】本技術の第１の実施の形態における入射光量および画像信号電圧の関係の一例を示す図である。
【図５】本技術の第１の実施の形態における撮像装置１０の処理の一例を示す図である。
【図６】本技術の第１の実施の形態における撮像装置１０の処理の他の例を示す図である。
【図７】本技術の第１の実施の形態における撮像装置１０の処理の他の例を示す図である。
【図８】本技術の第１の実施の形態における撮像装置１０の処理の他の例を示す図である。
【図９】本技術の第１の実施の形態における入射光量および画像信号電圧の関係の他の例を示す図である。
【図１０】本技術の第１の実施の形態における画素の構成例を示す模式上面図である。
【図１１】本技術の第１の実施の形態における画素の構成の他の例を示す模式上面図である。
【図１２】本技術の第１の実施の形態の変形例における画素アレイ部１００の構成例を示す図である。
【図１３】本技術の第２の実施の形態における画素アレイ部１００の構成例を示す図である。
【図１４】本技術の第３の実施の形態における画素アレイ部１００の構成例を示す図である。
【図１５】本技術の第４の実施の形態における画素アレイ部１００の構成例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（２つの画素の電荷保持部を接続する場合の例）
２．第２の実施の形態（３つの画素の電荷保持部を接続する場合の例）
３．第３の実施の形態（グローバルシャッタを適用する場合の例）
４．第４の実施の形態（画素が複数の光電変換部を有する場合の例）
【００１９】
＜１．第１の実施の形態＞
［撮像装置の構成］
図１は、本技術の実施の形態における撮像装置１０の構成例を示す図である。この撮像装置１０は、画素アレイ部１００と、垂直駆動部２００と、水平駆動部３００と、自動利得調整（ＡＧＣ）部４００と、アナログデジタル変換（ＡＤＣ）部５００と、制御部６００とを備える。
【００２０】
画素アレイ部１００は、入射した光に応じた画像信号を生成するものである。この画素アレイ部１００は、光電変換部を有する画素が２次元行列状に配置されて構成される。また、画素アレイ部１００には、画素に制御信号を伝達するための信号線と画素により生成された画像信号を伝達するための信号線とがＸ−Ｙマトリクス状に配線されている。画素アレイ部１００の構成の詳細については後述する。
【００２１】
垂直駆動部２００は、制御信号を生成し画素アレイ部１００に対して出力するものである。この垂直駆動部２００は、シフトレジスタおよびデコーダを備え、画素アレイ部１００に配置された画素の行毎に制御信号を生成し出力する。
【００２２】
水平駆動部３００は、画素アレイ部１００により生成された画像信号を処理するものである。この水平駆動部３００には、画素アレイ部１００に配置された画素により生成された画像信号が行毎に入力される。水平駆動部３００により処理された画像信号は、自動利得調整部４００に対して出力される。水平駆動部３００の構成の詳細については後述する。
【００２３】
自動利得調整部４００は、水平駆動部３００から出力された画像信号を増幅するものである。この増幅の際、自動利得調整部４００は、利得の自動調整を行う。増幅された画像信号は、アナログデジタル変換部５００に対して出力される。
【００２４】
アナログデジタル変換部５００は、アナログデジタル変換を行うものである。このアナログデジタル変換部５００は、自動利得調整部４００から出力された画像信号のアナログデジタル変換を行い、変換後のデジタルの画像信号の出力を行う。アナログデジタル変換部５００から出力された画像信号は、撮像装置１０の出力画像信号となる。
【００２５】
制御部６００は、撮像装置１０の全体を制御するものである。この制御部６００は、垂直駆動部２００等の動作の基準となる駆動信号を生成し、垂直駆動部２００等に対して出力することにより制御を行う。また、この制御部６００は、水平駆動部３００から出力された画像信号に基づいて、後述する画素アレイ部１００の画素における変換効率の切替えをさらに行う。
【００２６】
［画素アレイ部１００の構成］
図２は、本技術の第１の実施の形態における画素アレイ部１００の構成例を示す図である。同図は、画素アレイ部１００の一部を表したものである。
【００２７】
同図の画素アレイ部１００は、画素１１０、１２０、１４０および１５０と、画素リセット部１０３および１０６と、画素接続部１０４および１０７とを備える。また、画素アレイ部１００には、信号線１０１および１０２が配置され、画素１１０、１２０、１４０および１５０に配線される。
【００２８】
画素１１０、１２０、１４０および１５０は、入射光に応じた画像信号を生成するものである。この画素１１０、１２０、１４０および１５０の構成の詳細については後述する。
【００２９】
画素リセット部１０３は、画素１１０等をリセットするものである。この画素リセット部１０３は、画素１１０等に保持された電荷を排出することにより、リセットを行う。画素リセット部１０３の構成の詳細については後述する。
【００３０】
画素接続部１０４および１０７は、後述する画素１１０等の電荷保持部の間を導通することにより複数の画素１１０等の電荷保持部の電荷を共通に保持させるものである。画素接続部１０４等の構成の詳細については後述する。
【００３１】
信号線１０１は、画素１１０等に制御信号等を伝達する信号線である。同図に表したように、信号線１０１は、リセット信号線ＲＳＴ（Reset）１、変換効率切替信号線ＣＥＣ（Conversion Efficiency Change）１およびＣＥＣ２ならびに転送ゲート信号線ＴＲ（Transfer）１およびＴＲ２を有する。また、信号線１０１は、選択信号線ＳＥＬ（Select）１およびＳＥＬ２、電荷保持部接続信号線ＦＤＣ（Floating Diffusion Connect）２ならびに電源線Ｖｄｄをさらに有する。このうち、電源線Ｖｄｄ以外の信号線は、画素アレイ部１００に配置された画素１１０等における行毎に配置され、行を構成する画素１１０等に共通に配線される。すなわち、これらの信号線は行毎に異なる制御信号を伝達し、一行に配置された画素１１０等には共通の制御信号が伝達される。変換効率切替信号線ＣＥＣ１およびＣＥＣ２は、一行に配置された画素の電荷保持部（後述する。）の容量を変更して変換効率を切替えるための制御信号を伝達する信号線である。転送信号線ＴＲ１およびＴＲ２は、一行に配置された画素の光電変換部（後述する。）により生成された電荷を電荷保持部に転送させるための制御信号を伝達する信号線である。選択信号線ＳＥＬ１およびＳＥＬ２は、一行に配置された画素を同時に選択するための制御信号を伝達する信号線である。
【００３２】
同図においては、行番号を付して、この行毎に配置された信号線を識別する。例えば、変換効率切替信号線ＣＥＣ１およびＣＥＣ２は、それぞれ第１行および第２行に配置された変換効率切替信号線ＣＥＣを表す。リセット信号線ＲＳＴ１は、複数の行に配置された画素をリセットするための制御信号を伝達する信号線である。電荷保持部接続信号線ＦＤＣ２は、複数の行に配置された画素のそれぞれの電荷保持部の間を導通させるための制御信号を伝達する信号線である。これらの信号線においても、行番号を付して識別する。
【００３３】
後述するように、これらの信号線は、ＭＯＳトランジスタのゲートに接続される。これらの信号線にＭＯＳトランジスタのゲートおよびソース間の閾値電圧以上の電圧（以下オン信号と称する。）が入力されると、該当するＭＯＳトランジスタが導通状態になる。なお、電源線Ｖｄｄは、画素アレイ部１００に配置された全ての画素１１０等に共通に配線される。信号線１０１により伝達される制御信号は、垂直駆動部２００により生成される。
【００３４】
信号線１０２は、画素１１０等により生成された画像信号を伝達する信号線であり、画素アレイ部１００に配置された画素１１０等における列毎に配置され、列を構成する画素１１０等に共通に配線される。すなわち、信号線１０２は、画像信号を列毎に伝達する。信号線１０２により伝達される画像信号は、水平駆動部３００に入力される。また、画素アレイ部１００の全ての画素１１０等には、接地線が配線される。
【００３５】
なお、画素アレイ部１００は、特許請求の範囲に記載の固体撮像素子の一例である。
【００３６】
［画素の構成］
画素１１０を例に挙げて画素の構成を説明する。画素１１０は、光電変換部１１１と、電荷転送部１１２と、保持電荷制御部１１３と、信号生成部１１４と、選択部１１５と、電荷保持部１１６と、第２の電荷保持部１１７とを備える。なお、電荷転送部１１２、保持電荷制御部１１３、信号生成部１１４および選択部１１５には、例えば、ＮチャンネルＭＯＳトランジスタを使用することができる。
【００３７】
光電変換部１１１のアノードは接地され、カソードは電荷転送部１１２のソースに接続される。電荷転送部１１２のゲートは信号線ＴＲ１に接続され、ドレインは保持電荷制御部１１３のドレイン、信号生成部１１４のゲートおよび電荷保持部１１６の一端に接続される。電荷保持部１１６の他の一端は、接地される。保持電荷制御部１１３のゲートは変換効率切替信号線ＣＥＣ１に接続され、ソースは第２の電荷保持部１１７の一端に接続される。第２の電荷保持部１１７の他の一端は接地される。信号生成部１１４のドレインは電源線Ｖｄｄに接続され、ソースは選択部１１５のドレインに接続される。選択部１１５のゲートは選択信号線ＳＥＬ１に接続され、ソースは信号線１０２に接続される。
【００３８】
光電変換部１１１は、照射された光に応じた電荷を生成し保持するものである。この光電変換部１１１には、フォトダイオードを使用することができる。この光電変換部１１１が光電変換を行う期間は、露光期間に該当する。
【００３９】
電荷転送部１１２は、光電変換部１１１に保持された電荷を電荷保持部１１６に転送するものである。この電荷転送部１１２は、光電変換部１１１と電荷保持部１１６との間を導通することにより、電荷の転送を行う。電荷転送部１１２には、転送ゲート信号線ＴＲ１を介してオン信号が入力される。
【００４０】
電荷保持部１１６は、電荷転送部１１２により転送された電荷を保持するものである。すなわち、電荷保持部１１６は、光電変換部１１１により生成された電荷を保持する。この電荷保持部１１６には、半導体基板の拡散層に形成されたフローティングディフージョン領域を使用することができる。この電荷保持部１１６は、電荷−電圧変換手段でもある。すなわち、電荷保持部１１６は浮遊容量であるため、電荷保持部１１６の２つの電極のうち信号生成部１１４に接続された側の電極の電圧は、電荷保持部１１６に保持された電荷量に応じた電圧になる。なお、電荷保持部１１６に保持された電荷量に対する電圧の比率は、電荷−電圧変換の変換効率に該当する。この変換効率は、電荷保持部１１６の容量（静電容量）に反比例する。すなわち、電荷保持部１１６の容量を小さくするほど、画素１１０の変換効率を高くすることができ、低照度環境における視認性を向上させることができる。しかし、変換効率が高い場合には、画像信号の飽和を生じ易くなる。この変換効率と画像信号との関係の詳細については後述する。
【００４１】
保持電荷制御部１１３は、電荷保持部１１６と第２の電荷保持部１１７との間を導通することにより、光電変換部１１１により生成された電荷を電荷保持部１１６および第２の電荷保持部１１７に保持させるものである。保持電荷制御部１１３には、変換効率切替信号線ＣＥＣ１を介してオン信号が入力される。
【００４２】
第２の電荷保持部１１７は、電荷保持部１１６と同様に、光電変換部１１１により生成された電荷を保持するものである。保持電荷制御部１１３が導通すると、光電変換部１１１により生成された電荷は、電荷保持部１１６および第２の電荷保持部１１７に共通に保持される。これは、電荷保持部１１６の容量を増加させることに該当し、上述の変換効率を低下させることができる。この第２の電荷保持部１１７には、キャパシタを使用することができる。
【００４３】
信号生成部１１４は、電荷保持部１１６に保持された電荷に応じた信号を画像信号として生成するものである。この信号生成部１１４は、電荷−電圧変換手段である電荷保持部１１６の電圧を増幅することにより、画像信号を生成する。
【００４４】
選択部１１５は、信号生成部１１４により生成された画像信号を信号線１０２に対して出力するものである。選択部１１５には、選択信号線ＳＥＬ１を介してオン信号が入力される。
【００４５】
画素１２０は、光電変換部１２１と、電荷転送部１２２と、保持電荷制御部１２３と、信号生成部１２４と、選択部１２５と、電荷保持部１２６と、第２の電荷保持部１２７とを備える。これらの構成は、上述の画素１１０と同様であるため、説明を省略する。
【００４６】
また、画素接続部１０４のゲートは、電荷保持部接続信号線ＦＤＣ２に接続される。画素接続部１０４のドレインおよびソースは、それぞれ保持電荷制御部１１３のソースおよび電荷転送部１２２のドレインに接続される。この画素接続部１０４は、画素１１０の電荷保持部１１６と画素１２０の電荷保持部１２６との間を導通させることにより光電変換部１１１または１２１のいずれか１つにより生成された電荷を電荷保持部１１６および１２６に共通に保持させる。本技術の第１の実施の形態における画素接続部１０４は、保持電荷制御部１１３を介して電荷保持部１１６および１２６の間を導通する。これにより、上述の第２の電荷保持部１１７と同様に電荷保持部１１６の容量を増加させることができる。
【００４７】
この際、既存の電荷保持部を並列に接続して容量を増加させるため、第２の電荷保持部１１７等の素子を追加することなく、容量を増加させることができる。また、同図の画素アレイ部１００のように、第２の電荷保持部１１７および保持電荷制御部１１３と画素接続部１０４とを有する場合には、容量を多段階に変更することができ、変換効率の多段階の変更が可能となる。この多段階の変換効率の切替えについては後述する。また、同図の画素アレイ部１００では、画素接続部１０４は隣接する画素１１０および１２０の電荷保持部１１６および１２６の間を導通する。これにより、画素接続部１０４の配線経路を短縮することができ、配線抵抗を低減することができる。また、画素接続部１０４は、２つの画素（画素１１０および１２０）の電荷保持部の間を導通させているが、３つ以上の画素の電荷保持の間を導通させて、１つの光電変換部により生成された電荷を３つ以上の電荷保持部に保持させることもできる。
【００４８】
また、画素リセット部１０３のゲートは、リセット信号線ＲＳＴ１に接続される。画素リセット部１０３のドレインおよびソースは、それぞれ電源線Ｖｄｄおよび電荷転送部１１２のドレインに接続される。この画素リセット部１０３は、電荷保持部１１６に保持された電荷を排出してリセットするものである。画素リセット部１０３は、電荷保持部１１６に電源電圧を印加することにより、電荷の排出を行う。この際、保持電荷制御部１１３および画素接続部１０４を導通させることにより画素１２０の電荷保持部１２６の電荷の排出を行うことができる。このように画素接続部１０４を導通させることにより、複数の画素のリセットを１つの画素リセット部１０３により行うことができる。
【００４９】
なお、画素リセット部１０３を導通させた際、保持電荷制御部１１３を導通することにより、第２の電荷保持部１１７をリセットすることができる。同様に画素リセット部１０３、保持電荷制御部１１３、画素接続部１０４および保持電荷制御部１２３を導通することにより、第２の電荷保持部１２７をリセットすることができる。
【００５０】
画素１４０および１５０、画素リセット部１０６ならびに画素接続部１０７の構成は上述の画素１１０等と同様であるため、説明を省略する。
【００５１】
［水平駆動部の構成］
図３は、本技術の実施の形態における水平駆動部３００の構成例を示す図である。この水平駆動部３００は、電圧源３０１と、ＭＯＳトランジスタ３０２と、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）部３２０と、水平転送部３３０とを備える。ＭＯＳトランジスタ３０２は、水平駆動部３００に接続された信号線１０２毎に配置される。これらのＭＯＳトランジスタ３０２のゲートは、電圧源３０１の出力端子に共通に接続される。また、ＭＯＳトランジスタ３０２のドレインは信号線１０２にそれぞれ接続され、ソースは接地される。
【００５２】
電圧源３０１は、ＭＯＳトランジスタ３０２のゲートに所定の電圧を印加するものである。
【００５３】
ＭＯＳトランジスタ３０２は、定電流電源を構成し、図２において説明した信号生成部１１４の負荷として動作するものである。このＭＯＳトランジスタ３０２には、電圧源３０１により印加された電圧に応じた電流が流れる。
【００５４】
相関二重サンプリング部３２０は、画素アレイ部１００から出力された画像信号に対して相関二重サンプリングを行うものである。この相関二重サンプリングは、図２において説明した画素リセット部１０３によりリセットが行われた際の画素１１０からの出力であるリセット電圧と画像信号との差分を生成することにより、画素毎の固有のパターンノイズを除去するものである。相関二重サンプリング後の画像信号は、水平転送部３３０に対して出力される。
【００５５】
水平転送部３３０は、相関二重サンプリング部３２０から出力された画像信号を水平転送して、自動利得調整部４００に対して出力するものである。この水平転送は、例えば、同図において左端の信号線１０２に対応する画像信号から右端の信号線１０２に対応する画像信号までを順に出力するものである。
【００５６】
なお、相関二重サンプリング部３２０は、特許請求の範囲に記載の処理回路の一例である。
【００５７】
［入射光量および画像信号電圧の関係］
図４は、本技術の第１の実施の形態における入射光量および画像信号電圧の関係の一例を示す図である。同図は変換効率が異なる場合の入射光量および画像信号電圧の関係を表したものである。同図のグラフ７０１および７０２は、それぞれ変換効率が高い場合および変換効率が低い場合の入射光量および画像信号電圧の関係を表したものである。また、グラフ７０３は、ノイズ電圧を表す。
【００５８】
グラフ７０１に表したように変換効率が高い場合には、比較的低い入射光量において高い画像信号電圧を得ることができる。これにより、低照度環境において視認性を向上させることができる。しかし、入射光量が増加して画像信号電圧が同図に表した飽和電圧に達すると、画像信号の電圧はこれ以上増加せず、画質が低下する。一方、グラフ７０２に表したように変換効率が低い場合には、広い範囲の入射光量に比例した電圧の画像信号を得ることができる。しかし、入射光量が低い領域において信号対ノイズ比が低下し、画質の低下を招くこととなる。そこで、前述のように画素１１０等において変換効率の切替えを行い、広い範囲の入射光量に対して画像信号電圧の飽和を防ぎながら信号対ノイズ比の低下を防止する。
【００５９】
［画像信号生成処理］
図５は、本技術の第１の実施の形態における撮像装置１０の処理の一例を示す図である。同図は、図２において説明した画素１１０および１２０における画像信号の生成の処理を表したものである。また、同図に表した処理は、光電変換部１１１等により生成された電荷を同一の画素に配置された電荷保持部１１６等のみに保持させる場合の例を表したものである。同図において、ＲＳＴ１は、リセット信号線ＲＳＴ１の信号を表す。ＣＥＣ１およびＣＥＣ２は、それぞれ変換効率切替信号線ＣＥＣ１およびＣＥＣ２の信号を表す。ＴＲ１およびＴＲ２は、それぞれ転送ゲート信号線ＴＲ１およびＴＲ２の信号を表す。ＳＥＬ１およびＳＥＬ２は、それぞれ選択信号線ＳＥＬ１およびＳＥＬ２の信号を表す。ＦＤＣ２は、電荷保持部接続信号線ＦＤＣ２の信号を表す。これらにおいて、２値化された波形の値「１」の期間がオン信号の入力期間に該当する。また、同図においてＣＤＳ部入力は、相関二重サンプリング部３２０の入力信号を表す。
【００６０】
Ｔ０乃至Ｔ１において、全ての信号線にはオン信号が印加されておらず、電荷転送部１１２等は、非導通状態にある。この際、光電変換部１１１および１２１において光電変換が行われ、生成させた電荷が光電変換部１１１および１２１に保持される。
【００６１】
Ｔ１乃至Ｔ２において、画素１１０を含む行に配置された画素から画像信号を出力させるため、選択信号線ＳＥＬ１にオン信号が入力される。これにより、選択部１１５が導通する。なお、選択信号線ＳＥＬ１のオン信号は、Ｔ１乃至Ｔ６において入力される。
【００６２】
Ｔ２乃至Ｔ３において、リセット信号線ＲＳＴ１からオン信号が入力されて画素リセット部１０３が導通する。これにより、電荷保持部１１６がリセットされる。この際、画素１１０からリセット電圧が出力され、相関二重サンプリング部３２０に入力される。同図においては、これを「Ａ１」により表す。このリセットは、画素１１０を含む行に配置された全ての画素に対して実行される。
【００６３】
Ｔ３乃至Ｔ４において、リセット信号線ＲＳＴ１へのオン信号の入力が停止される。
【００６４】
Ｔ４乃至Ｔ５において、転送ゲート信号線ＴＲ１からオン信号が入力されて電荷転送部１１２が導通する。これにより、光電変換部１１１により生成されて保持されていた電荷が電荷保持部１１６に転送される。この際、画素１１０から画像信号が出力され、相関二重サンプリング部３２０に入力される。同図においては、これを「Ｂ１」により表す。その後、相関二重サンプリング部３２０において演算「Ｂ１−Ａ１」が行われ、相関二重サンプリングが実行される。この画像信号の出力は画素１１０を含む行に配置された全ての画素に対して実行される。
【００６５】
Ｔ５乃至Ｔ６において、転送信号線ＴＲ１へのオン信号の入力が停止される。これにより、新たな露光期間が開始され、光電変換部１１１において生成された電荷の保持が開始される。
【００６６】
Ｔ６乃至Ｔ７において、選択信号線ＳＥＬ１へのオン信号の入力が停止され、画素１１０を含む行に配置された画素における画像信号の出力の処理が終了する。
【００６７】
Ｔ７乃至Ｔ８において、画素１２０を含む行に配置された画素から画像信号を出力させるため、選択信号線ＳＥＬ２にオン信号が入力される。これにより、選択部１２５が導通状態になる。なお、選択信号線ＳＥＬ２のオン信号は、Ｔ７乃至Ｔ１２において入力される。
【００６８】
Ｔ８乃至Ｔ９において、リセット信号線ＲＳＴ１、変換効率切替信号線ＣＥＣ１および電荷保持部接続信号線ＦＤＣ２からオン信号が入力されて画素リセット部１０３、保持電荷制御部１１３および画素接続部１０４が導通する。これにより、電荷保持部１２６がリセットされる。この際、画素１２０からリセット電圧「Ａ２」が出力され、相関二重サンプリング部３２０に入力される。なお、電荷保持部１１６および第２の電荷保持部１１７も同時にリセットされる。このリセットは、画素１２０を含む行に配置された全ての画素に対して実行される。
【００６９】
Ｔ９乃至Ｔ１０において、リセット信号線ＲＳＴ１、変換効率切替信号線ＣＥＣ１および電荷保持部接続信号線ＦＤＣ２へのオン信号の入力が停止される。
【００７０】
Ｔ１０乃至Ｔ１１において、転送信号線ＴＲ２からオン信号が入力されて電荷転送部１２２が導通する。これにより、光電変換部１２１により生成されて保持されていた電荷が電荷保持部１２６に転送される。この際、画素１２０から画像信号「Ｂ２」が出力され、相関二重サンプリング部３２０に入力される。その後、相関二重サンプリング部３２０において演算「Ｂ２−Ａ２」が行われ、相関二重サンプリングが実行される。この画像信号の出力は画素１２０を含む行に配置された全ての画素に対して実行される。
【００７１】
Ｔ１１乃至Ｔ１３において、転送信号線ＴＲ２へのオン信号の入力が停止され（Ｔ１１乃至Ｔ１２）、選択信号線ＳＥＬ２へのオン信号の入力が停止される（Ｔ１２乃至Ｔ１３）。これにより、画素１２０を含む行に配置された画素における画像信号の出力の処理が終了する。
【００７２】
このように、画素１１０および１２０における画像信号の生成および出力を行うことができる。また、同様の処理を画素アレイ部１００の全ての行に配置された画素に対して行うことにより、１画面分の画像信号を得ることができる。同図においては、光電変換部１１１等により生成された電荷を電荷保持部１１６にのみ保持させて画像信号の生成を行うため、高い変換効率にすることができる。なお、同図に表したように、画素アレイ部１００に配置された画素の行毎に露光と画像信号の生成および出力とをタイミングをずらして順次行う撮像方式は、ローリングシャッタと称される。
【００７３】
［画像信号生成処理（電荷保持部の容量２倍）］
図６は、本技術の第１の実施の形態における撮像装置１０の処理の他の例を示す図である。同図は、図５において説明した場合と比較して電荷保持部１１６等の容量を見かけ上２倍に増加させて光電変換部１１１等により生成された電荷を保持させる例を表したものである。
【００７４】
同図の処理は、以下の点で図５において説明した処理と異なる。まず、Ｔ１乃至Ｔ６において、変換効率切替信号線ＣＥＣ１にオン信号が入力される。また、Ｔ７乃至Ｔ１２において、電荷保持部接続信号線ＦＤＣ２にオン信号が入力される。
【００７５】
Ｔ２乃至Ｔ３において、リセット信号線ＲＳＴ１および変換効率切替信号線ＣＥＣ１にオン信号が入力されて画素リセット部１０３および保持電荷制御部１１３が導通する。これにより、電荷保持部１１６に加えて第２の電荷保持部１１７がリセットされる。
【００７６】
Ｔ４乃至Ｔ５において、変換効率切替信号線ＣＥＣ１および転送信号線ＴＲ１にオン信号が入力されて保持電荷制御部１１３および電荷転送部１１２が導通する。これにより、電荷保持部１１６および第２の電荷保持部１１７に光電変換部１１１により生成された電荷が保持される。
【００７７】
Ｔ１０乃至Ｔ１１において、電荷保持部接続信号線ＦＤＣ２および転送信号線ＴＲ２にオン信号が入力されて画素接続部１０４および電荷転送部１２２が導通する。これにより、電荷保持部１２６および第２の電荷保持部１１７に光電変換部１２１により生成された電荷が保持される。
【００７８】
これ以外の処理は図５において説明した処理と同様であるため、説明を省略する。
【００７９】
このように、画素１１０においては、電荷保持部１１６および第２の電荷保持部１１７に光電変換部１１１により生成された電荷が保持される。画素１２０においては、電荷保持部１２６および第２の電荷保持部１１７に光電変換部１２１により生成された電荷が保持される。電荷保持部１１６および１２６ならびに第２の電荷保持部１１７の容量が等しい場合には、電荷保持部１１６および１２６の容量が２倍に増加した場合と同等の効果が得られる。このため、図５において説明した処理と比較して、これらの画素における変換効率を１／２にすることができる。
【００８０】
［画像信号生成処理（電荷保持部の容量３倍）］
図７は、本技術の第１の実施の形態における撮像装置１０の処理の他の例を示す図である。同図は、図５において説明した場合と比較して電荷保持部１１６等の容量を３倍に増加させて光電変換部１１１等により生成された電荷を保持させる例を表したものである。
【００８１】
同図の処理は、以下の点で図５において説明した処理と異なる。まず、Ｔ１乃至Ｔ６において、変換効率切替信号線ＣＥＣ１および電荷保持部接続信号線ＦＤＣ２にオン信号が入力される。また、Ｔ７乃至Ｔ１２において、変換効率切替信号線ＣＥＣ１および電荷保持部接続信号線ＦＤＣ２にオン信号が入力される。
【００８２】
Ｔ２乃至Ｔ３において、リセット信号線ＲＳＴ１、変換効率切替信号線ＣＥＣ１および電荷保持部接続信号線ＦＤＣ２にオン信号が入力されて画素リセット部１０３、保持電荷制御部１１３および画素接続部１０４が導通する。これにより、電荷保持部１１６、第２の電荷保持部１１７および１２７がリセットされる。
【００８３】
Ｔ４乃至Ｔ５において、変換効率切替信号線ＣＥＣ１、転送信号線ＴＲ１および電荷保持部接続信号線ＦＤＣ２にオン信号が入力されて保持電荷制御部１１３、電荷転送部１１２および画素接続部１０４が導通する。これにより、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７に光電変換部１１１により生成された電荷が保持される。
【００８４】
Ｔ１０乃至Ｔ１１において、変換効率切替信号線ＣＥＣ１、電荷保持部接続信号線ＦＤＣ２および転送信号線ＴＲ２にオン信号が入力されて第２の電荷保持部１１７、画素接続部１０４および電荷転送部１２２が導通する。これにより、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７に光電変換部１２１により生成された電荷が保持される。
【００８５】
これ以外の処理は図５において説明した処理と同様であるため、説明を省略する。
【００８６】
このように、画素１１０および１２０において、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７に光電変換部１１１等により生成された電荷が保持される。これにより、電荷保持部１１６および１２６の容量が３倍に増加した場合と同等の効果が得られる。図５において説明した処理と比較して、これらの画素における変換効率を１／３にすることができる。
【００８７】
［画像信号生成処理（電荷保持部の容量４倍）］
図８は、本技術の第１の実施の形態における撮像装置１０の処理の他の例を示す図である。同図は、図５において説明した場合と比較して電荷保持部１１６等の容量を４倍に増加させて光電変換部１１１等により生成された電荷を保持させる例を表したものである。
【００８８】
同図の処理は、以下の点で図５において説明した処理と異なる。まず、Ｔ１乃至Ｔ６において、変換効率切替信号線ＣＥＣ１およびＣＥＣ２ならびに電荷保持部接続信号線ＦＤＣ２にオン信号が入力される。また、Ｔ７乃至Ｔ１２において、変換効率切替信号線ＣＥＣ１およびＣＥＣ２ならびに電荷保持部接続信号線ＦＤＣ２にオン信号が入力される。
【００８９】
Ｔ２乃至Ｔ３において、リセット信号線ＲＳＴ１、変換効率切替信号線ＣＥＣ１およびＣＥＣ２ならびに電荷保持部接続信号線ＦＤＣ２にオン信号が入力されて画素リセット部１０３、保持電荷制御部１１３および１２３ならびに画素接続部１０４が導通する。これにより、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７および１２７がリセットされる。
【００９０】
Ｔ４乃至Ｔ５において、転送信号線ＴＲ１、変換効率切替信号線ＣＥＣ１およびＣＥＣ２ならびに電荷保持部接続信号線ＦＤＣ２にオン信号が入力されて電荷転送部１１２、保持電荷制御部１１３および１２３ならびに画素接続部１０４が導通する。これにより、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７および１２７に光電変換部１１１により生成された電荷が保持される。
【００９１】
Ｔ８乃至Ｔ９において、リセット信号線ＲＳＴ１、変換効率切替信号線ＣＥＣ１およびＣＥＣ２ならびに電荷保持部接続信号線ＦＤＣ２にオン信号が入力されて画素リセット部１０３、保持電荷制御部１１３および１２３ならびに画素接続部１０４が導通する。これにより、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７および１２７がリセットされる。
【００９２】
Ｔ１０乃至Ｔ１１において、転送信号線ＴＲ２、変換効率切替信号線ＣＥＣ１およびＣＥＣ２ならびに電荷保持部接続信号線ＦＤＣ２にオン信号が入力されて電荷転送部１２２、保持電荷制御部１１３および１２３ならびに画素接続部１０４が導通する。これにより、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７および１２７に光電変換部１２１により生成された電荷が保持される。
【００９３】
これ以外の処理は図５において説明した処理と同様であるため、説明を省略する。
【００９４】
このように、画素１１０および１２０において、電荷保持部１１６および１２６ならびに第２の電荷保持部１１７および１２７に光電変換部１１１等により生成された電荷が保持される。これにより、電荷保持部１１６および１２６の容量が４倍に増加した場合と同等の効果が得られる。図５において説明した処理と比較して、これらの画素における変換効率を１／４にすることができる。
【００９５】
［入射光量および画像信号電圧の関係］
図９は、本技術の第１の実施の形態における入射光量および画像信号電圧の関係の他の例を示す図である。同図は、図５乃至８において説明した処理を適用して変換効率を４段階に切り替える場合の例を表したものである。
【００９６】
入射光量が少ない場合には、図５において説明した処理を実行する。これにより、グラフ７０４に表した最も高い変換効率が得られる。入射光量が増加して画像信号電圧が飽和電圧に達する前に、処理方式を図６において説明した処理（電荷保持の容量２倍）に変更する。これにより、グラフ７０５に表した変換効率が得られる。同様に、処理方式を図７において説明した処理（電荷保持の３倍）および図８において説明した処理（電荷保持の４倍）に順に変更する。これは、図１において説明した制御部６００が水平駆動部３００により出力された画像信号に基づいて垂直駆動部２００を制御することにより行うことができる。
【００９７】
これにより、変換効率はグラフ７０６および７０７により表されたものに変化する。このように、画像信号電圧の飽和を防ぎながら広いダイナミックレンジを得ることができる。また、変換効率を多段階に切り替えるため、この切替えの前後の画像信号電圧の変化量が小さくなり、画質の低下を軽減することができる。
【００９８】
［画素の構成］
図１０は、本技術の第１の実施の形態における画素の構成例を示す模式上面図である。同図は、半導体基板に形成された画素１１０および１２０の拡散層、ゲート電極および配線の構成例を模式的に表した図である。同図においては、画素１１０および１２０は、Ｐ型半導体によるウェル領域に形成されること想定する。便宜上、画素１１０の各部と信号線１０１等との間の配線については、記載を省略する。
【００９９】
まず、画素１１０の構成について説明する。画素１１０の左下部に光電変換部１１１のＮ型半導体領域１９９が配置される。このＮ型半導体領域１９９とＰ型のウェル領域との間に形成されたＰＮ接合部において光電変換が行われ、生成された電荷がＮ型半導体領域１９９に保持される。光電変換部１１１の右上に電荷転送部１１２のゲート電極１９５が配置される。なお、ゲート電極は、ポリシリコンにより構成され、半導体基板の表面にゲート酸化膜を介して形成することができる。このゲート電極１９５に隣接して電荷保持部１１６が配置される。この電荷保持部１１６は、ウェル領域に形成されたＮ型半導体領域（フローティングディフージョン）により構成される。なお、電荷転送部１１２は、Ｎ型半導体領域１９９および電荷保持部１１６をそれぞれソースおよびドレインとするＭＯＳトランジスタに該当する。電荷保持部１１６に隣接して保持電荷制御部１１３のゲート電極１９３および保持電荷制御部１１３のドレインを構成するＮ型半導体領域１９２が順に配置される。なお、電荷保持部１１６は、保持電荷制御部１１３のソースに該当する。
【０１００】
保持電荷制御部１１３の右側に第２の電荷保持部１１７が配置される。上述のゲート電極と同様に、この第２電荷保持部１１７は、ポリシリコンにより構成され、半導体基板の表面にゲート酸化膜を介して形成することができる。そしてウェル領域との間でキャパシタを構成する。この第２の電荷保持部１１７は、保持電荷制御部１１３のＮ型半導体領域１９２と配線１８３により接続される。この配線は、例えば、金属により構成することができる。
【０１０１】
また、光電変換部１１１の右側に信号生成部１１４のドレインを構成するＮ型半導体領域１９１、信号生成部１１４のゲート電極１８９、信号生成部１１４のソースを構成するＮ型半導体領域１８８が順に配置される。さらにＮ型半導体領域１８８に隣接して選択部１１５のゲート電極１８７および選択部１１５のソースを構成するＮ型半導体領域１８６が順に配置される。なお、Ｎ型半導体領域１８８は、選択部１１５のドレインを兼ねる。信号生成部１１４のゲート電極１８９は、配線１８２により電荷保持部１１６と接続される。ゲート電極１８９は、配線１８２により電荷保持部１１６に接続される。
【０１０２】
画素リセット部１０３は、画素１１０の近傍に配置される。同図においては、画素１１０の左上に配置される。この画素リセット部１０３は、ドレインを構成するＮ型半導体領域１９３、ゲート電極１９７およびソースを構成するＮ型半導体領域１９６が順に隣接して形成されて構成される。Ｎ型半導体領域１９６は、配線１８４により電荷保持部１１６と接続される。
【０１０３】
画素１２０においても画素１１０と同様に光電変換部１２１、電荷転送部１２２、保持電荷制御部１２３、信号生成部１２４、選択部１２５、電荷保持部１２６および第２の電荷保持部１２７が配置される。
【０１０４】
画素接続部１０４は、画素１２０の近傍に配置される。また、画素リセット部１０３と同様に、画素接続部１０４は、画素１２０の左上に配置される。この画素接続部１０４は、ドレインを構成するＮ型半導体領域１８１、ゲート電極１７９およびソースを構成するＮ型半導体領域１７８が順に隣接して形成されて構成される。画素リセット部１０３のＮ型半導体領域１９６と同様に、Ｎ型半導体領域１７８は、電荷保持部１２６と接続される。また、Ｎ型半導体領域１８１は、配線１８５により、画素１１０の保持電荷制御部１１３のＮ型半導体領域１９２と接続される。
【０１０５】
このように、画素リセット部１０３および画素接続部１０４は、ほぼ同一形状のＭＯＳトランジスタによりそれぞれ構成することができる。これにより、画素リセット部１０３および画素接続部１０４の特性を同等にすることができる。また、画素１１０および画素リセット部１０３と画素１２０および画素接続部１０４とを略同一形状に構成することができる。画素１１０および１２０の特性を同等にすることができるとともに、これらの画素において半導体基板の拡散層を同等の構成にすることができる。
【０１０６】
図１１は、本技術の第１の実施の形態における画素の構成の他の例を示す模式上面図である。同図は、画素リセット部１０３および保持電荷制御部１１３が入れ換えられて配置される点で、図１０において説明した画素１１０等と異なる。保持電荷制御部１１３のドレインを構成するＮ型半導体領域１９４は、配線１７６により電荷保持部１１６に接続される。保持電荷制御部のソースを構成するＮ型半導体領域１９２は、配線１７５により、第２の電荷保持部１１７に接続される。さらに、このＮ型半導体領域１９２は、配線１７７により、画素接続部１０４のＮ型半導体領域１８１に接続される。
【０１０７】
同図の例では、保持電荷制御部１１３および画素接続部１０４を略同一形状のＭＯＳトランジスタによりそれぞれ構成する。また、画素１１０および保持電荷制御部１１３と画素１２０および画素接続部１０４とが略同一形状に構成される。これにより保持電荷制御部１１３および画素接続部１０４を略同一の特性にすることができる。また、画素１１０および１２０の特性を同等にすることができる。
【０１０８】
このように、本技術の第１の実施の形態では、画素１１０および１２０にそれぞれ配置された電荷保持部１１６および１２６の間を画素接続部１０４により接続することにより、１つの光電変換部により生成された電荷を電荷保持部１１６および１２６に保持させる。これにより、画素面積の増加を防ぎながら電荷保持部の容量を変更して変換効率を切り替えることができる。
【０１０９】
［変形例］
上述の第１の実施の形態では、保持電荷制御部１１３を介して画素接続部１０４と電荷保持部１１６とが接続されていた。これに対し、画素接続部１０４を電荷保持部１１６に直接、接続してもよい。本技術の第１の実施の形態の変形例は、画素接続部１０４と電荷保持部１１６とが直接接続される点において上述の第１の実施の形態とは異なる。
【０１１０】
［画素アレイ部１００の構成］
図１２は、本技術の第１の実施の形態の変形例における画素アレイ部１００の構成例を示す図である。同図の画素アレイ部１００は、画素接続部１０４のドレインが信号生成部１１４のゲートに接続される点で、図２において説明した画素アレイ部１００と異なる。同図の画素アレイ部１００においても、電荷保持部の容量を４段階に変更することができる。画素１１０を例に挙げてこの様子を説明する。電荷転送部１１２を導通させる際に保持電荷制御部１１３をさらに導通させた場合には、電荷保持部の容量を２倍にすることができる。保持電荷制御部１１３に加えて画素接続部１０４をさらに導通させた場合には、電荷保持部の容量を３倍にすることができる。保持電荷制御部１１３および１２３ならびに画素接続部１０４を導通させた場合には、電荷保持部の容量を４倍にすることができる。
【０１１１】
このように、本技術の第１の実施の形態の変形例によれば、保持電荷制御部１１３を介さずに電荷保持部１１６および画素接続部１０４を接続することができ、保持電荷制御部１１３のオン抵抗の影響を削除することができる。
【０１１２】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、光電変換により生成された電荷を２つの画素の電荷保持部に保持していたが、３つ以上の画素に保持するようにしてもよい。そこで、本技術の第２の実施の形態では、この電荷を３つの画素の電荷保持部に保持する。電荷を同時に保持する電荷保持部の数が３つである点において上述の第１の実施の形態と異なる。
【０１１３】
［画素アレイ部１００の構成］
図１３は、本技術の第２の実施の形態における画素アレイ部１００の構成例を示す図である。同図の画素アレイ部１００は、画素１３０および１６０と、画素接続部１０５および１０８とをさらに備える点で、図２において説明した画素アレイ部１００と異なる。画素１３０は、光電変換部１３１と、電荷転送部１３２と、保持電荷制御部１３３と、信号生成部１３４と、選択部１３５と、電荷保持部１３６と、第２の電荷保持部１３７とを備える。これらの構成は画素１１０と同様であるため、説明を省略する。また、画素１６０においても、画素１１０と同様の構成であるため、説明を省略する。また、画素接続部１０５および１０８においても、画素接続部１０４と同様の構成にすることができる。
【０１１４】
同図の画素アレイ部１００は、３つの画素の電荷保持部が２つの画素接続部により数珠繋ぎに接続されて構成される。この場合には、電荷保持部の容量を６段階に変更することができる。容量を５倍にする場合には、電荷転送部１１２を導通させる際に、保持電荷制御部１１３および１２３ならびに画素接続部１０４および１０５を導通させる。容量を６倍にする場合には、これに加えて保持電荷制御部１３３を導通させる。これにより、変換効率を６段階に変更することができる。
【０１１５】
これ以外の撮像装置１０の構成は本技術の第１の実施の形態の撮像装置１０の構成と同様であるため、説明を省略する。
【０１１６】
このように、本技術の第２の実施の形態によれば、３つの画素を使用することにより、変換効率を６段階に変更することができ、変換効率の変更に伴う画質の低下を軽減することができる。
【０１１７】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、撮像方式としてローリングシャッタを採用していた。これに対し、本技術の第３の実施の形態では、グローバルシャッタを採用する。撮像方式がグローバルシャッタである点において上述の第１の実施の形態と異なる。
【０１１８】
［画素アレイ部１００の構成］
図１４は、本技術の第３の実施の形態における画素アレイ部１００の構成例を示す図である。同図の画素１１０は、第２の電荷転送部１１９および補助電荷保持部１１８をさらに備える点で、図２において説明した画素１１０と異なる。この第２の電荷転送部１１９には、例えば、ＮチャンネルＭＯＳトランジスタを使用することができる。また、補助電荷保持部１１８には、例えば、第２の電荷転送部１１９のドレインを構成するＮ型半導体領域を使用することができる。また、信号線１０１には、第２の電荷転送部１１９にオン信号を伝達する転送信号線ＴＲＸがさらに配置される。
【０１１９】
第２の電荷転送部１１９は、光電変換部１１１と電荷転送部１１２との間に配置される。すなわち、光電変換部１１１のカソードは、第２の電荷転送部１１９のソースに接続される。第２の電荷転送部１１９のゲートは転送信号線ＴＲＸ１に接続され、ドレインは電荷転送部１１２のソースおよび補助電荷保持部１１８の一端に接続される。補助電荷保持部１１８の他の一端は接地される。これ以外の画素１１０の構成は図２において説明した画素１１０と同様であるため、説明を省略する。
【０１２０】
画素１１０と同様に、画素１２０においても第２の電荷転送部１２９および補助電荷保持部１２８をさらに備える。これらの配置は上述の画素１１０と同様であるため説明を省略する。
【０１２１】
グローバルシャッタの場合には、画素アレイ部１００に配置された全ての画素において同時に露光が行われる。その後、行毎に画像信号の出力が順次行われる。便宜上、ＣＤＳを実行しない場合を想定し、具体的な処理について説明する。所定の露光期間の経過後、
画素リセット部１０３、電荷転送部１１２および１２２、保持電荷制御部１１３ならびに画素接続部１０４にオン信号が入力され、これらが導通する。これにより、電荷保持部１１６および１２６ならびに補助電荷保持部１１８および１２８がリセットされる。リセット後に、画素リセット部１０３等へのオン信号の入力が停止される。
【０１２２】
次に、第２の電荷転送部１１９および１２９にオン信号が入力され、これらが導通する。これにより、光電変換部１１１および１２１に保持されていた電荷がそれぞれ補助電荷保持部１１８および１２８に転送される。この電荷の転送後、第２の電荷転送部１１９および１２９へのオン信号の入力が停止される。また、これにより新たな露光期間が開始され、光電変換部１１１および１２１は、生成した電荷の保持を開始する。
【０１２３】
次に、電荷転送部１１２にオン信号が入力されて導通する。これにより、補助電荷保持部１１８に保持されていた電荷が電荷保持部１１６に転送される。この際、保持電荷制御部１１３および画素接続部１０４を導通させることにより、電荷保持部の容量を３倍にすることができる。また、信号生成部１１４により画像信号が生成されて選択部１１５を介して出力される。電荷転送部１１２へのオン信号の入力が停止された後、電荷転送部１２２にオン信号が入力されて導通する。これにより、補助電荷保持部１２８に保持されていた電荷が電荷保持部１２６に転送される。この際、保持電荷制御部１１３および画素接続部１０４を導通させることにより、電荷保持部の容量を３倍にすることができる。また、信号生成部１２４により画像信号が生成されて選択部１２５を介して出力される。
【０１２４】
上述のように、グローバルシャッタでは、画素アレイ部１００に配置された全ての画素において、光電変換部１１１等により生成された電荷を補助電荷保持部１１８等に同時に転送する。これにより、画素アレイ部１００に配置された全ての画素において同時に露光を行うことができる。ローリングシャッタに比べて画像の歪を軽減することができる。
【０１２５】
これ以外の撮像装置１０の構成は本技術の第１の実施の形態の撮像装置１０の構成と同様であるため、説明を省略する。
【０１２６】
このように、本技術の第３の実施の形態によれば、グローバルシャッタ方式の撮像を行うことにより、画像の歪を低減することができる。
【０１２７】
＜４．第４の実施の形態＞
上述の第１の実施の形態では、画素には１つの光電変換部が配置されていた。これに対し、本技術の第４の実施の形態では、複数の光電変換部が画素に配置される。複数の光電変換部が配置され、これらにより電荷保持部が共有される点において上述の第１の実施の形態と異なる。
【０１２８】
［画素アレイ部１００の構成］
図１５は、本技術の第４の実施の形態における画素アレイ部１００の構成例を示す図である。同図の画素１１０は、光電変換部１７１および電荷転送部１７２をさらに備える点で、図２において説明した画素１１０と異なる。また、信号線１０１は、電荷転送部１１２および１７２にそれぞれオン信号を伝達する転送信号線ＴＲＡおよびＴＲＢが転送信号線ＴＲの代わりに配置される。
【０１２９】
光電変換部１７１のカソードは電荷転送部１７２のソースに接続され、アノードは接地される。電荷転送部１１２および１７２のゲートはそれぞれ転送信号線ＴＲＡ１およびＴＲＢ２に接続される。電荷転送部１１２および１７２のドレインは電荷保持部１１６の一端に共通に接続される。これ以外の画素１１０の構成は図２において説明した画素１１０と同様であるため、説明を省略する。
【０１３０】
画素１１０と同様に、画素１２０においても光電変換部１７３および電荷転送部１７４をさらに備える。これらの配置は上述の画素１１０と同様であるため説明を省略する。
【０１３１】
同図の画素１１０は、光電変換部１１１および電荷転送部１１２と光電変換部１７１および電荷転送部１７２とにより電荷保持部１１６や信号生成部１１４が共有された構成となっており、ローリングシャッタによる処理が実行される。具体的には、所定の露光期間の経過後に、電荷保持部１１６がリセットされ、電荷転送部１１２が導通して光電変換部１１１により生成された電荷が電荷保持部１１６に転送される。信号生成部１１４により画像信号が生成されて選択部１１５を介して出力された後、電荷保持部１１６が再度リセットされる。次に電荷転送部１７２が導通して光電変換部１７１により生成された電荷が電荷保持部１１６に転送され、信号生成部１１４により画像信号が生成されて選択部１１５を介して出力される。なお、電荷転送部１１２および１７２が導通して光電変換部１１１および１７１により生成された電荷が電荷保持部１１６に保持される際、保持電荷制御部１１３および画素接続部１０４を導通させることにより、電荷保持部の容量を３倍にすることができる。
【０１３２】
画素１２０における処理は画素１１０と同様であるため、説明を省略する。このように、１つの画素に複数の光電変換部を配置するとともに電荷保持部等を共有することにより、画素アレイ部１００の構成を簡略化することができる。
【０１３３】
これ以外の撮像装置１０の構成は本技術の第１の実施の形態の撮像装置１０の構成と同様であるため、説明を省略する。
【０１３４】
このように、本技術の第４の実施の形態によれば、複数の光電変換部を備える画素を使用する場合においても、変換効率の変更を行うことができる。
【０１３５】
上述のように、本技術の実施の形態では、複数の画素にそれぞれ配置された電荷保持部の間を接続して、１つの光電変換部により生成された電荷を電荷保持部１１６および１２６に保持させる。これにより、画素面積の増加を防ぎながら変換効率を切り替えることができ、画素のダイナミックレンジを拡大することができる。
【０１３６】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１３７】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【０１３８】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【０１３９】
なお、本技術は以下のような構成もとることができる。
（１）照射された光に応じた電荷を生成する光電変換部と、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、
前記複数の画素のそれぞれの前記電荷保持部の間を導通することにより前記複数の画素のうちの１つの画素の光電変換部により生成された電荷を前記複数の画素のそれぞれの電荷保持部に保持させる画素接続部と、
前記画素接続部が前記複数の画素のそれぞれの前記接続部の間を導通させた際に前記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部と
を具備する固体撮像素子。
（２）前記複数の画素は、前記生成された電荷を保持する第２の電荷保持部と、前記電荷保持部と前記第２の電荷保持部との間を導通することにより前記生成された電荷を前記電荷保持部および前記第２の電荷保持部に保持させる保持電荷制御部とをさらに備える前記（１）に記載の固体撮像素子。
（３）前記保持電荷制御部は、前記画素リセット部により前記電荷保持部の電荷が排出される際に前記電荷保持部と前記第２の電荷保持部との間を導通することにより前記第２の電荷保持部の電荷を排出する前記（２）に記載の固体撮像素子。
（４）前記画素接続部および前記画素リセット部は、略同一形状のＭＯＳトランジスタによりそれぞれ構成される前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）前記画素リセット部は、前記複数の画素のうちの１つの前記電荷保持部と接続され、
前記画素接続部は、前記リセット部が接続された画素以外の前記画素の近傍に配置されるとともに当該画素および当該画素接続部と前記画素リセット部が接続された画素および前記画素リセット部とは略同一の形状に形成される
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記画素接続部は、前記複数の画素のうち隣接する画素の電荷保持部の間を導通する前記（１）から（５）のいずれかに記載の固体撮像素子。
（７）前記複数の画素は、前記生成された電荷を保持する補助電荷保持部をさらに備え、前記電荷保持部は前記補助電荷保持部に保持されていた電荷を保持する前記（１）から（６）に記載の固体撮像素子。
（８）前記複数の画素は、複数の前記光電変換部を備え、前記電荷保持部は前記複数の光電変換部のうちの１つにより生成された電荷を保持する前記（１）から（６）に記載の固体撮像素子。
（９）照射された光に応じた電荷を生成する光電変換部と、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、
前記複数の画素のうちの２つの画素のそれぞれの前記電荷保持部の間を導通することにより前記２つの画素のうちの１つの画素の光電変換部により生成された電荷を前記２つの画素のそれぞれの電荷保持部に保持させる複数の画素接続部と、
前記複数の画素接続部が前記複数の画素のそれぞれの前記電荷保持部の間を導通させた際に前記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部と
を具備する固体撮像素子。
（１０）照射された光に応じた電荷を生成する光電変換部と、前記生成された電荷を保持する電荷保持部と、前記保持された電荷に応じた信号を画像信号として生成する信号生成部とを備える複数の画素と、
前記複数の画素のそれぞれの前記電荷保持部の間を導通することにより前記複数の画素のうちの１つの画素の光電変換部により生成された電荷を前記複数の画素のそれぞれの電荷保持部に保持させる画素接続部と、
前記画素接続部が前記複数の画素のそれぞれの前記接続部の間を導通させた際に前記複数の画素のそれぞれの電荷保持部の電荷を排出してリセットする画素リセット部と、
前記生成された画像信号を処理する処理回路と
を具備する撮像装置。
【符号の説明】
【０１４０】
１０  撮像装置
１００  画素アレイ部
１０３、１０６  画素リセット部
１０４、１０５、１０７、１０８  画素接続部
１１０、１２０、１３０、１４０、１５０、１６０  画素
１１１、１２１、１３１、１７１、１７３  光電変換部
１１２、１２２、１３２、１７２、１７４  電荷転送部
１１３、１２３、１３３  保持電荷制御部
１１４、１２４、１３４  信号生成部
１１５、１２５、１３５  選択部
１１６、１２６、１３６  電荷保持部
１１７、１２７、１３７  第２の電荷保持部
１１８、１２８  補助電荷保持部
１１９、１２９  第２の電荷転送部
２００  垂直駆動部
３００  水平駆動部
３０１  電圧源
３０２  ＭＯＳトランジスタ
３２０  ＣＤＳ部
３３０  水平転送部
４００  ＡＧＣ部
５００  ＡＤＣ部
６００  制御部
【図１】
2017203839.tif 000003
【図２】
2017203839.tif 000004
【図３】
2017203839.tif 000005
【図４】
2017203839.tif 000006
【図５】
2017203839.tif 000007
【図６】
2017203839.tif 000008
【図７】
2017203839.tif 000009
【図８】
2017203839.tif 000010
【図９】
2017203839.tif 000011
【図１０】
2017203839.tif 000012
【図１１】
2017203839.tif 000013
【図１２】
2017203839.tif 000014
【図１３】
2017203839.tif 000015
【図１４】
2017203839.tif 000016
【図１５】
2017203839.tif 000017
【国際調査報告】
2017203839.tif 000018
2017203839.tif 000019
2017203839.tif 000020
2017203839.tif 000021