(57)【要約】  ＡＣ−ＤＣコンバータは、入力交流電圧Ｖａｃを出力する入力交流電圧源（１）と、入力交流電圧を出力直流電圧ＶＯに変換して出力コンデンサ（３５）から出力する昇圧コンバータ部（３）と、突入電流抑制回路（４）とを備え、突入電流抑制回路（４）は、入力交流電圧源（１）から出力コンデンサ（３５）を充電して入力交流電圧源（１）へ戻る経路上に挿入された突入電流抑制抵抗（４０）と、突入電流抑制抵抗（４０）を短絡する抵抗短絡スイッチ（４１）と、入力交流電圧Ｖａｃの絶対値ＶＩが出力直流電圧ＶＯより大きい場合に抵抗短絡スイッチ（４１）をオフする信号を生成する制御回路とを有する。
2018128101.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電圧を出力する入力交流電源と、
前記入力交流電圧を出力直流電圧に変換して出力コンデンサから出力する昇圧コンバータ部と、
突入電流抑制回路と、を備え、
前記突入電流抑制回路は、
前記入力交流電源から前記昇圧コンバータ部の前記出力コンデンサを充電して前記入力交流電源へ戻る経路上に挿入された突入電流抑制抵抗と、
前記突入電流抑制抵抗を短絡する抵抗短絡スイッチと、
前記入力交流電圧の絶対値が前記出力直流電圧より大きい場合に、前記抵抗短絡スイッチをオフする信号を生成する制御回路と、を有する、
ＡＣ−ＤＣコンバータ。
【請求項２】
前記昇圧コンバータ部は、
前記入力交流電圧を全波整流する全波整流回路と、
前記全波整流回路の出力に並列に接続された、インダクタと昇圧スイッチとの直列回路と、
前記昇圧スイッチの両端電圧を整流平滑する整流器と前記出力コンデンサとからなる整流平滑回路と、
前記昇圧スイッチを制御駆動する制御駆動回路と、を有し、
前記制御回路は、前記全波整流回路の出力する入力整流電圧が前記出力直流電圧より大きい場合に、前記抵抗短絡スイッチをオフする信号を生成する、
請求項１に記載のＡＣ−ＤＣコンバータ。
【請求項３】
前記制御回路は、
前記出力直流電圧を分圧またはレベルシフトして出力検出電圧を出力する出力検出回路と、
前記入力整流電圧を分圧またはレベルシフトして入力検出電圧を出力する入力検出回路と、
前記出力検出電圧と前記入力検出電圧とを比較する比較器と、を有し、
前記制御回路は、前記出力直流電圧と前記入力整流電圧との電圧差が第１の基準値以下である場合に、前記抵抗短絡スイッチをオフする、
請求項２に記載のＡＣ−ＤＣコンバータ。
【請求項４】
前記昇圧コンバータ部は、
前記入力交流電源の一端からインダクタを介して前記入力交流電圧を受電する第１入力端子と、
前記入力交流電源の他端から前記入力交流電圧を受電する第２入力端子と、
前記第１入力端子に接続された高電位側スイッチと低電位側スイッチとが直列接続された回路である第１直列回路と、
前記第２入力端子に接続された高電位側整流器と低電位側整流器とが直列接続された回路である第２直列回路と、
前記高電位側スイッチと前記低電位側スイッチとを制御駆動する制御駆動回路と、
前記第１直列回路および前記第２直列回路のそれぞれと並列に接続された前記出力コンデンサと、を有し、
前記制御回路は、前記入力交流電源の一端の電位が前記昇圧コンバータ部のグランド電位と前記出力直流電圧との間にある場合に、前記抵抗短絡スイッチをオンするための信号を生成する、
請求項１に記載のＡＣ−ＤＣコンバータ。
【請求項５】
前記制御回路は、
前記出力直流電圧を分圧またはレベルシフトして出力検出電圧を出力する出力検出回路と、
前記入力交流電源の一端の電位を分圧またはレベルシフトして入力検出電圧を出力する入力検出回路と、
前記入力検出電圧と前記昇圧コンバータ部のグランド電位とを比較する第１の比較器と、
前記入力検出電圧と前記出力検出電圧とを比較する第２の比較器と、を有し、
前記制御回路は、前記出力直流電圧と前記入力交流電源の一端の電位との電圧差が第１の基準値以下である場合、かつ、前記出力検出電圧と前記昇圧コンバータ部のグランド電位との電圧差が前記第１の基準値以下である場合、前記抵抗短絡スイッチをオフする、
請求項４に記載のＡＣ−ＤＣコンバータ。
【請求項６】
前記昇圧コンバータ部は、
前記入力交流電源の一端からインダクタを介して前記入力交流電圧を受電する第１入力端子と、
前記入力交流電源の他端からインダクタを介して前記入力交流電圧を受電する第２入力端子と、
前記第１入力端子に接続された第１高電位側整流器と第１スイッチとが直列接続された回路である第１直列回路と、
前記第２入力端子に接続された第２高電位側整流器と第２スイッチとが直列接続された回路である第２直列回路と、
前記第１スイッチと前記第２スイッチとを制御駆動する制御駆動回路と、
前記第１直列回路および前記第２直列回路のそれぞれと並列に接続された前記出力コンデンサと、
前記第１スイッチと前記第２スイッチとの接続点と前記入力交流電源の一端との間に接続された第１低電位側整流器と、
前記第１スイッチと前記第２スイッチとの接続点と前記入力交流電源の他端との間に接続された第２低電位側整流器と、を有し、
前記制御回路は、前記入力交流電源の一端の電位と他端の電位とが、ともに前記出力直流電圧より低い場合に、前記抵抗短絡スイッチをオンするための信号を生成する、
請求項１に記載のＡＣ−ＤＣコンバータ。
【請求項７】
前記制御回路は、
前記出力直流電圧を分圧またはレベルシフトして出力検出電圧を出力する出力検出回路と、
前記入力交流電源の一端の電位を分圧またはレベルシフトして第１の入力検出電圧を出力する第１の入力検出回路と、
前記入力交流電源の他端の電位を分圧またはレベルシフトして第２の入力検出電圧を出力する第２の入力検出回路と、
前記出力検出電圧と前記第１の入力検出電圧とを比較する第１の比較器と、
前記出力検出電圧と前記第２の入力検出電圧とを比較する第２の比較器と、を有し、
前記制御回路は、前記出力直流電圧と前記入力交流電源の一端の電位との電圧差が第１の基準値以下である場合、かつ、前記出力検出電圧と前記入力交流電源の他端の電位との電圧差が前記第１の基準値以下である場合、前記抵抗短絡スイッチをオフする、
請求項６に記載のＡＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突入電流抑制回路を有するＡＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
昇圧スイッチング方式のＡＣ−ＤＣコンバータにおいて、突入電流抑制回路は各種提案されているが、特許文献１に記載の突入電流抑制回路は、その回路構成が簡単な例である。【０００３】
図９は、特許文献１に開示されているＡＣ−ＤＣコンバータの回路構成図である。図９において、入力交流電源５０１の出力する入力交流電圧Ｖａｃは、入力フィルタ５０２を介して昇圧コンバータ部５０３に入力される。昇圧コンバータ部５０３は、ブリッジダイオード５３０、インダクタ５３１、スイッチングトランジスタ５３２、ダイオード５３３、制御駆動回路５３４、出力コンデンサ５３５とから構成される。昇圧コンバータ部５０３に入力された入力交流電圧Ｖａｃは、ブリッジダイオード５３０によって全波整流され、スイッチングトランジスタ５３２のスイッチング動作によってインダクタ５３１に断続して印加される。スイッチングトランジスタ５３２のオフ時にインダクタ５３１に発生するフライバック電圧は、ブリッジダイオード５３０が出力する整流電圧に加算され、ダイオード５３３と出力コンデンサ５３５によって整流平滑されて出力直流電圧ＶＯとして出力される。制御駆動回路５３４は、出力直流電圧ＶＯを略安定化しながら入力交流ラインを流れる入力交流電流が入力交流電圧波形に追従するように、オンオフ時間比を制御しながらスイッチングトランジスタ５３２をスイッチング駆動する力率改善機能を有する。【０００４】
図９において、突入電流抑制回路５０４は、ブリッジダイオード５３０とスイッチングトランジスタ５３２との間に突入電流抑制抵抗５１０を設けるとともに、この突入電流抑制抵抗５１０と並列にサイリスタ５１１とを取付けて、出力コンデンサ５３５の端子間電圧（即ち出力直流電圧ＶＯ）を抵抗５１２および抵抗５１３で分圧し、ダイオード５１４および抵抗５１５を介してサイリスタ５１１をトリガする構成を有する。この構成により、出力直流電圧ＶＯが設定値以下では突入電流抑制抵抗５１０によって入力電流を抑制し、出力コンデンサ５３５の充電が進んで出力直流電圧ＶＯが設定値に達したときにサイリスタ５１１をトリガして突入電流抑制抵抗５１０を短絡する。即ち、入力交流電圧Ｖａｃを印加し始めた初期段階において出力コンデンサ５３５に十分の電荷がないときには、突入電流抑制抵抗５１０を介して電流が流れるために、突入電流が防止でき、出力コンデンサ５３５に電荷が蓄えられて出力直流電圧ＶＯが一定値以上になったときにサイリスタ５１１が導通するので、突入電流抑制抵抗５１０による導通損失が生じることがない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１２６３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の従来の構成の突入電流抑制回路を有するＡＣ−ＤＣコンバータでは、突入電流抑制抵抗５１０を短絡するタイミングを出力直流電圧ＶＯが到達する設定値にのみ依存しているため、入力交流電圧の絶対値がこの設定値以上になると、突入電流が流れてしまう。突入電流を確実に防ぐには、設定値を定格最大入力交流電圧の尖塔値よりも高く、即ち昇圧コンバータ部５０３が安定動作して充分昇圧された出力直流電圧近くに設定する必要があり、設定値の選択自由度が著しく限定される。【０００７】
上記に鑑み、本発明は、力率改善コンバータのように入力交流電圧を受電する昇圧型のＡＣ−ＤＣコンバータにおいて、入力交流電圧や昇圧コンバータ部の回路構成によらず簡便な方法で突入電流を適切に防止することのできる突入電流抑制回路を有するＡＣ−ＤＣコンバータの提供を目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明の一態様に係るＡＣ−ＤＣコンバータは、入力交流電圧を出力する入力交流電源と、前記入力交流電圧を出力直流電圧に変換して出力コンデンサから出力する昇圧コンバータ部と、突入電流抑制回路と、を備え、前記突入電流抑制回路は、前記入力交流電源から前記昇圧コンバータ部の前記出力コンデンサを充電して前記入力交流電源へ戻る経路上に挿入された突入電流抑制抵抗と、前記突入電流抑制抵抗を短絡する抵抗短絡スイッチと、前記入力交流電圧の絶対値が前記出力直流電圧より大きい場合に、前記抵抗短絡スイッチをオフする信号を生成する制御回路と、を有する。【０００９】
本発明に係るＡＣ−ＤＣコンバータの突入電流抑制回路によると、突入電流が流れる可能性の有る場合には確実に突入電流抑制抵抗が開放され、突入電流を抑制することができる。【００１０】
また、前記昇圧コンバータ部は、前記入力交流電圧を全波整流する全波整流回路と、前記全波整流回路の出力に並列に接続された、インダクタと昇圧スイッチとの直列回路と、前記昇圧スイッチの両端電圧を整流平滑する整流器と前記出力コンデンサとからなる整流平滑回路と、前記昇圧スイッチを制御駆動する制御駆動回路と、を有し、前記制御回路は、前記全波整流回路の出力する入力整流電圧が前記出力直流電圧より大きい場合に、前記抵抗短絡スイッチをオフする信号を生成してもよい。この構成によると全波整流出力と出力直流電圧との比較という簡易な回路構成で確実な突入電流抑制をすることができる。【００１１】
ここで、前記制御回路は、前記出力直流電圧を分圧またはレベルシフトして出力検出電圧を出力する出力検出回路と、前記入力整流電圧を分圧またはレベルシフトして入力検出電圧を出力する入力検出回路と、前記出力検出電圧と前記入力検出電圧とを比較する比較器と、を有し、前記制御回路は、前記出力直流電圧と前記入力整流電圧との電圧差が第１の基準値以下である場合に、前記抵抗短絡スイッチをオフするように、前記各検出回路の分圧比やレベルシフト量、あるいは前記比較器のオフセット電圧を調整するとよい。このことにより、入出力電圧の検出精度のばらつきを考慮して、突入電流抑制条件を安全側に設定することができる。【００１２】
また、前記昇圧コンバータ部は、前記入力交流電源の一端からインダクタを介して前記入力交流電圧を受電する第１入力端子と、前記入力交流電源の他端から前記入力交流電圧を受電する第２入力端子と、前記第１入力端子に接続された高電位側スイッチと低電位側スイッチとが直列接続された回路である第１直列回路と、前記第２入力端子に接続された高電位側整流器と低電位側整流器とが直列接続された回路である第２直列回路と、前記高電位側スイッチと前記低電位側スイッチとを制御駆動する制御駆動回路と、前記第１直列回路および前記第２直列回路のそれぞれと並列に接続された前記出力コンデンサと、を有し、前記制御回路は、前記入力交流電源の一端の電位が前記昇圧コンバータ部のグランド電位と前記出力直流電圧との間にある場合に、前記抵抗短絡スイッチをオンするための信号を生成してもよい。この構成によると、トーテムポール型ブリッジレスＰＦＣと称される回路方式において、入力交流ラインの一端と出力直流電圧との比較という簡易な回路構成で確実な突入電流抑制をすることができる。【００１３】
ここで、前記制御回路は、前記出力直流電圧を分圧またはレベルシフトして出力検出電圧を出力する出力検出回路と、前記入力交流電源の一端の電位を分圧またはレベルシフトして入力検出電圧を出力する入力検出回路と、前記入力検出電圧と前記昇圧コンバータ部のグランド電位とを比較する第１の比較器と、前記入力検出電圧と前記出力検出電圧とを比較する第２の比較器と、を有し、前記制御回路は、前記出力直流電圧と前記入力交流電源の一端の電位との電圧差が第１の基準値以下である場合、かつ、前記出力検出電圧と前記昇圧コンバータ部のグランド電位との電圧差が前記第１の基準値以下である場合、前記抵抗短絡スイッチをオフするように、前記各検出回路の分圧比やレベルシフト量、あるいは前記各比較器のオフセット電圧を調整するとよい。このことにより、入出力電圧の検出精度のばらつきを考慮して、突入電流抑制条件を安全側に設定することができる。【００１４】
また、前記昇圧コンバータ部は、前記入力交流電源の一端からインダクタを介して前記入力交流電圧を受電する第１入力端子と、前記入力交流電源の他端からインダクタを介して前記入力交流電圧を受電する第２入力端子と、前記第１入力端子に接続された第１高電位側整流器と第１スイッチとが直列接続された回路である第１直列回路と、前記第２入力端子に接続された第２高電位側整流器と第２スイッチとが直列接続された回路である第２直列回路と、前記第１スイッチと前記第２スイッチとを制御駆動する制御駆動回路と、前記第１直列回路および前記第２直列回路のそれぞれと並列に接続された前記出力コンデンサと、前記第１スイッチと前記第２スイッチとの接続点と前記入力交流電源の一端との間に接続された第１低電位側整流器と、前記第１スイッチと前記第２スイッチとの接続点と前記入力交流電源の他端との間に接続された第２低電位側整流器と、を有し、前記制御回路は、前記入力交流電源の一端の電位と他端の電位とが、ともに前記出力直流電圧より低い場合に、前記抵抗短絡スイッチをオンするための信号を生成してもよい。この構成によると、ダブル昇圧型ブリッジレスＰＦＣと称される回路方式において、入力交流ラインの一端と出力直流電圧との比較という簡易な回路構成で確実な突入電流抑制をすることができる。【００１５】
ここで、前記制御回路は、前記出力直流電圧を分圧またはレベルシフトして出力検出電圧を出力する出力検出回路と、前記入力交流電源の一端の電位を分圧またはレベルシフトして第１の入力検出電圧を出力する第１の入力検出回路と、前記入力交流電源の他端の電位を分圧またはレベルシフトして第２の入力検出電圧を出力する第２の入力検出回路と、前記出力検出電圧と前記第１の入力検出電圧とを比較する第１の比較器と、前記出力検出電圧と前記第２の入力検出電圧とを比較する第２の比較器と、を有し、前記制御回路は、前記出力直流電圧と前記入力交流電源の一端の電位との電圧差が第１の基準値以下である場合、かつ、前記出力検出電圧と前記入力交流電源の他端の電位との電圧差が前記第１の基準値以下である場合、前記抵抗短絡スイッチをオフするように、前記各検出回路の分圧比やレベルシフト量、あるいは前記各比較器のオフセット電圧を調整するとよい。このことにより、入出力電圧の検出精度のばらつきを考慮して、突入電流抑制条件を安全側に設定することができる。
【発明の効果】
【００１６】
本発明に係るＡＣ−ＤＣコンバータによると、入力交流電圧が出力直流電圧以上となる場合に突入電流抑制回路が動作する。即ち、起動時のみならず瞬時停電等の入力瞬断からの復帰時も含め、突入電流が流れる可能性がある場合において、突入電流を確実に抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施の形態１に係るＡＣ−ＤＣコンバータの回路構成図である。
【図２Ａ】図２Ａは、実施の形態１に係るＡＣ−ＤＣコンバータにおける、入力整流電圧が出力直流電圧より高い場合の要部波形図である。
【図２Ｂ】図２Ｂは、実施の形態１に係るＡＣ−ＤＣコンバータにおける、出力直流電圧が入力整流電圧より高い場合の要部波形図である。
【図３】図３は、実施の形態２に係るＡＣ−ＤＣコンバータの回路構成図である。
【図４Ａ】図４Ａは、実施の形態２に係るＡＣ−ＤＣコンバータの正位相における電流経路図である。
【図４Ｂ】図４Ｂは、実施の形態２に係るＡＣ−ＤＣコンバータの負位相における電流経路図である。
【図５Ａ】図５Ａは、実施の形態２に係るＡＣ−ＤＣコンバータにおける、入力交流電圧の絶対値が出力直流電圧より大きいことがある場合の要部波形図である。
【図５Ｂ】図５Ｂは、実施の形態２に係るＡＣ−ＤＣコンバータにおける、出力直流電圧が入力交流電圧の絶対値より常に大きい場合の要部波形図である。
【図６】図６は、実施の形態３に係るＡＣ−ＤＣコンバータの回路構成図である。
【図７Ａ】図７Ａは、実施の形態３に係るＡＣ−ＤＣコンバータの正位相における電流経路図である。
【図７Ｂ】図７Ｂは、実施の形態３に係るＡＣ−ＤＣコンバータの負位相における電流経路図である。
【図８Ａ】図８Ａは、実施の形態３に係るＡＣ−ＤＣコンバータにおける、入力交流電圧の絶対値が出力直流電圧より大きいことがある場合の要部波形図である。
【図８Ｂ】図８Ｂは、実施の形態３に係るＡＣ−ＤＣコンバータにおける、出力直流電圧が入力交流電圧の絶対値より常に大きい場合の要部波形図である。
【図９】図９は、特許文献１に開示されているＡＣ−ＤＣコンバータの回路構成図である。
【発明を実施するための形態】
【００１８】
（実施の形態１）
以下、本発明の実施の形態１に係るＡＣ−ＤＣコンバータについて、図面を参照しながら説明する。図１は、実施の形態１に係るＡＣ−ＤＣコンバータの回路構成図である。
【００１９】
図１に示すように、実施の形態１に係るＡＣ−ＤＣコンバータは、入力交流電圧Ｖａｃを供給する入力交流電源１と、入力交流ラインのノイズを除去するための入力フィルタ２と、昇圧コンバータ部３と、突入電流抑制回路４とを備える。
【００２０】
昇圧コンバータ部３は、全波整流回路であるブリッジダイオード３０、インダクタ３１、昇圧スイッチであるスイッチングトランジスタ３２、整流器であるダイオード３３、制御駆動回路３４、および出力コンデンサ３５で構成される。入力交流電源１の出力する入力交流電圧Ｖａｃは、入力フィルタ２を介して昇圧コンバータ部３に入力される。昇圧コンバータ部３に入力された入力交流電圧Ｖａｃは、ブリッジダイオード３０によって全波整流され、入力整流電圧ＶＩとなって出力される。入力整流電圧ＶＩは、スイッチングトランジスタ３２のスイッチング動作によってインダクタ３１に断続して印加される。スイッチングトランジスタ３２のオフ時にインダクタ３１に発生するフライバック電圧は、入力整流電圧ＶＩに加算されてダイオード３３と出力コンデンサ３５によって整流平滑され、出力コンデンサ３５から出力直流電圧ＶＯとして出力される。制御駆動回路３４は、出力直流電圧ＶＯを略安定化しながら入力交流ラインを流れる入力交流電流が入力交流電圧波形に追従するように、オンオフ時間比を制御しながらスイッチングトランジスタ３２をスイッチング駆動する力率改善機能を有する。
【００２１】
突入電流抑制回路４は、突入電流抑制抵抗４０と、抵抗短絡スイッチ４１と、抵抗４２〜４５と、比較器４６とを有する制御回路で構成される。突入電流抑制抵抗４０は、ブリッジダイオード３０とスイッチングトランジスタ３２との間に接続され、この突入電流抑制抵抗４０と並列に抵抗短絡スイッチ４１が接続される。抵抗４２および４３は、出力コンデンサ３５の端子間電圧、即ち出力直流電圧ＶＯを分圧して出力検出電圧Ｖｏを出力する。抵抗４４および４５は、ブリッジダイオード３０の出力電圧、即ち入力整流電圧ＶＩを分圧して入力検出電圧Ｖｉを出力する。各検出電圧ＶｏおよびＶｉは、比較器４６に入力されて比較される。ここで、抵抗４２および４３の抵抗値の比と、抵抗４４および４５の抵抗値の比とは等しく、各検出電圧の比較は入力整流電圧ＶＩと出力直流電圧ＶＯとを比較することに相当するように設定する。比較器４６の出力が抵抗短絡スイッチ４１の駆動信号Ｖｄとなる。
【００２２】
図２Ａは、入力整流電圧ＶＩが出力直流電圧ＶＯより高い場合における実施の形態１のＡＣ−ＤＣコンバータの要部波形図であり、図２Ｂは、出力直流電圧ＶＯが入力整流電圧ＶＩより高い場合における実施の形態１のＡＣ−ＤＣコンバータの要部波形図である。より具体的には、図２Ａおよび図２Ｂには、入力交流電圧Ｖａｃ、入力整流電圧ＶＩ（入力検出電圧Ｖｉ）、出力直流電圧ＶＯ（出力検出電圧Ｖｏ）、および駆動信号Ｖｄの波形が示されている。以下に、実施の形態１のＡＣ−ＤＣコンバータの突入電流抑制の動作について図２を用いて説明する。
【００２３】
突入電流抑制回路４において、入力検出電圧Ｖｉと出力検出電圧Ｖｏとの比較結果である駆動信号Ｖｄは、入力検出電圧Ｖｉが出力検出電圧Ｖｏより低いときに“Ｈ”となって抵抗短絡スイッチ４１をオンする。逆に入力検出電圧Ｖｉが出力検出電圧Ｖｏより高いときに“Ｌ”となって抵抗短絡スイッチ４１をオフする。
【００２４】
即ち、図２Ａのように、全波整流波形である入力整流電圧ＶＩが出力直流電圧ＶＯより高い時は、抵抗短絡スイッチ４１はオフ状態となり、電流経路上にある突入電流抑制抵抗４０が突入電流を抑制する。一方、入力整流電圧ＶＩが出力直流電圧ＶＯより低い時は、抵抗短絡スイッチ４１はオン状態となり、突入電流抑制抵抗４０は短絡される。即ち、昇圧コンバータ部３が動作していても、停止状態であっても、入力整流電圧ＶＩが出力直流電圧ＶＯより高いという突入電流が流れる可能性がある状況では、抵抗短絡スイッチ４１はオフ状態であり、突入電流抑制抵抗４０が突入電流を抑制する。
【００２５】
また、図２Ｂのように、昇圧コンバータ部３が動作して出力直流電圧ＶＯが充分に高くなって常時ＶＯ＞ＶＩの状態にあり、突入電流が流れる可能性の無い状況では、抵抗短絡スイッチ４１はオン状態となる。この状態では、突入電流抑制抵抗４０は短絡されて突入電流抑制抵抗４０による導通損失が生じることがない。
【００２６】
以上のように、本実施の形態に係るＡＣ−ＤＣコンバータによると、入力交流電圧の絶対値が出力直流電圧以上となる場合に突入電流抑制回路が動作する。即ち、起動時のみならず瞬時停電等の入力瞬断からの復帰時も含め、突入電流が流れる可能性がある場合において、突入電流を確実に抑制することができる。
【００２７】
また、入力整流電圧ＶＩと出力直流電圧ＶＯは、元々、ＡＣ−ＤＣコンバータの制御のために監視されている場合がほとんどであり、この検出結果を、わずかの比較器４６や論理回路を用いて、突入電流抑制抵抗４０を短絡する抵抗短絡スイッチ４１の駆動信号Ｖｄを生成できるので、本実施の形態に係るＡＣ−ＤＣコンバータでは、従来のＡＣ−ＤＣコンバータと比較して、部品増はほとんど無い。
【００２８】
尚、本実施の形態において、入力交流電圧の絶対値である入力整流電圧や昇圧コンバータ部の出力直流電圧を抵抗分圧によって検出したが、例えばコンデンサによる分圧により検出しても構わないし、一部に電圧レベルシフトがあっても構わない。本実施の形態において、重要なのは検出精度であって、検出方式に制限されるものではない。
【００２９】
また、突入電流を確実に抑制するためにも、検出精度を考慮したマージンを持たせるとよい。即ち、入力整流電圧ＶＩと昇圧コンバータ部の出力直流電圧ＶＯとが同じ電圧の時には、抵抗短絡スイッチ４１はオフであることが望ましく、抵抗短絡スイッチ４１がオフである領域を広く安全側となるようにする。例えば、出力直流電圧ＶＯと入力整流電圧ＶＩとの電圧差が、マージンとして第１の基準値（例えば１０Ｖ）以下である時には、抵抗短絡スイッチ４１をオフにする。本実施の形態１のような抵抗分圧であれば、抵抗値のばらつき等も考慮して、抵抗４２および４３の分圧比よりも抵抗４４および４５の分圧比を大きくし、実際よりも入力整流電圧ＶＩが大きく検出されるようにしてもよい。
【００３０】
（実施の形態２）
図３は、実施の形態２に係るＡＣ−ＤＣコンバータの回路構成図である。同図に示すように、実施の形態２に係るＡＣ−ＤＣコンバータは、入力交流電源１と、入力交流ラインのノイズを除去するための入力フィルタ２と、昇圧コンバータ部５と、突入電流抑制回路６とを備える。
【００３１】
昇圧コンバータ部５は、トーテムポール型のブリッジレスＰＦＣと称される回路構成であり、インダクタ５０、高電位側スイッチである高電位側スイッチングトランジスタ５１、低電位側スイッチである低電位側スイッチングトランジスタ５２、高電位側整流器である高電位側ダイオード５３、低電位側整流器である低電位側ダイオード５４、制御駆動回路５５、および出力コンデンサ５６で構成される。入力交流電源１のラインのうち、インダクタ５０を介して、高電位側スイッチングトランジスタ５１と低電位側スイッチングトランジスタ５２との接続点に入力される方をＶＡとする。入力交流電源１のもう片方のラインＶＢは、高電位側ダイオード５３と低電位側ダイオード５４との接続点に入力される。高電位側スイッチングトランジスタ５１および低電位側スイッチングトランジスタ５２の直列回路と、高電位側ダイオード５３および低電位側ダイオード５４の直列回路とは、出力コンデンサ５６に並列接続される。出力コンデンサ５６からは出力直流電圧ＶＯが出力される。また、昇圧コンバータ部５のグランドをＰＧとし、以後、各電位はこのＰＧを基準にする。
【００３２】
突入電流抑制回路６は、突入電流抑制抵抗６０と、抵抗短絡スイッチ６１と、抵抗６２〜６５と、第１の比較器６６と、第２の比較器６７と、ＮＯＲ回路６８とを有する制御回路で構成される。突入電流抑制抵抗６０は、出力コンデンサ５６と低電位側スイッチングトランジスタ５２および低電位側ダイオード５４の接続点との間に接続される。抵抗短絡スイッチ６１は、突入電流抑制抵抗６０と並列に接続される。抵抗６２および６３は、出力コンデンサ５６の端子間電圧、即ち出力直流電圧ＶＯを分圧して出力検出電圧Ｖｏを出力する。抵抗６４および６５は、交流ラインＶＡの電位を分圧して入力検出電圧Ｖａを出力する。第１の比較器６６は、入力検出電圧ＶａとグランドＰＧとを比較し、Ｖａ＜ＰＧの時に”Ｈ”レベルの信号を出力する。第２の比較器６７は、入力検出電圧Ｖａと出力検出電圧Ｖｏとを比較し、Ｖａ＞Ｖｏの時に”Ｈ”レベルの信号を出力する。ここで、抵抗６２および６３の抵抗値の比と、抵抗６４および６５の抵抗値の比とは等しく、各検出電圧の比較は入力電圧ＶＡと出力直流電圧ＶＯとを比較することに相当するように設定する。ＮＯＲ回路６８は、第１の比較器６６の出力と第２の比較器６７の出力との論理否定和である駆動信号Ｖｄを出力する。抵抗短絡スイッチ６１は、駆動信号Ｖｄに応じてオンオフ制御される。
【００３３】
以上のように構成された本実施の形態に係るＡＣ−ＤＣコンバータの動作を、以下に説明する。
【００３４】
まず、交流ラインＶＡがＶＢより高電位となる正位相の場合、低電位側スイッチングトランジスタ５２がオンおよび高電位側スイッチングトランジスタ５１がオフの時、入力交流電源１（ＶＡ）→インダクタ５０→低電位側スイッチングトランジスタ５２→低電位側ダイオード５４→入力交流電源１（ＶＢ）の経路で電流が流れ、インダクタ５０を励磁する。逆に低電位側スイッチングトランジスタ５２がオフおよび高電位側スイッチングトランジスタ５１がオンの時、入力交流電源１（ＶＡ）→インダクタ５０→高電位側スイッチングトランジスタ５１→出力コンデンサ５６→低電位側ダイオード５４→入力交流電源１（ＶＢ）の経路で電流が流れ、インダクタ５０の蓄積エネルギーを出力コンデンサ５６の充電電流として放出する。
【００３５】
次に、交流ラインＶＡがＶＢより低電位となる負位相の場合、高電位側スイッチングトランジスタ５１がオンおよび低電位側スイッチングトランジスタ５２がオフの時、入力交流電源１（ＶＢ）→高電位側ダイオード５３→高電位側スイッチングトランジスタ５１→インダクタ５０→入力交流電源１（ＶＡ）の経路で電流が流れ、インダクタ５０を励磁する。逆に高電位側スイッチングトランジスタ５１がオフおよび低電位側スイッチングトランジスタ５２がオンの時、入力交流電源１（ＶＢ）→高電位側ダイオード５３→出力コンデンサ５６→低電位側スイッチングトランジスタ５２→インダクタ５０→入力交流電源１（ＶＡ）の経路で電流が流れ、インダクタ５０の蓄積エネルギーを出力コンデンサ５６の充電電流として放出する。
【００３６】
以上のように、昇圧コンバータ部５に入力された入力交流電圧Ｖａｃは、高電位側スイッチングトランジスタ５１および低電位側スイッチングトランジスタ５２のスイッチング動作によってインダクタ５０に断続して印加され、インダクタ５０のフライバック電圧が加算されることによって昇圧された出力直流電圧ＶＯとして出力コンデンサ５６から出力される。制御駆動回路５５は、出力直流電圧ＶＯを略安定化しながら入力交流ラインを流れる入力交流電流が入力交流電圧波形に追従するように、オンオフ時間比を制御しながら高電位側スイッチングトランジスタ５１と低電位側スイッチングトランジスタ５２とをスイッチング駆動制御する力率改善機能を有する。
【００３７】
図４Ａは、実施の形態２に係るＡＣ−ＤＣコンバータの正位相における電流経路図であり、図４Ｂは、実施の形態２に係るＡＣ−ＤＣコンバータの負位相における電流経路図である。より具体的には、図４Ａおよび図４Ｂは、入力交流電源１が入力交流電圧Ｖａｃを出力し始めた、出力コンデンサ５６の電圧が低い初期段階において、突入電流が流れる経路を示す。図４Ａは、ＶＡ＞ＶＢの正位相、図４Ｂは、ＶＡ＜ＶＢの負位相の場合である。図中のスイッチングトランジスタには逆並列にダイオードを接続しているが、これはブリッジレスＰＦＣとして動作する上で、スイッチングトランジスタのオフ時において完全なオフ状態ではなく、ダイオードのように単方向導通する特性が望ましいことによる。完全なオフでは突入電流は流れないが、昇圧コンバータ部５の動作前に出力コンデンサ５６を充電できない。このため低い出力電圧で昇圧スイッチング動作することになり、インダクタ５０は励磁エネルギーの放出ができず、直流重畳が進んで結果的に過大な突入電流が流れてしまう。スイッチングトランジスタがＭＯＳＦＥＴの場合であればボディダイオードのような寄生ダイオードがあるのでこれを活用し、ＩＧＢＴの場合には別途ダイオードが接続される。近年開発の進んでいる窒化半導体トランジスタの場合には、構造上のボディダイオードは存在しないが、ゲートがオフ状態であってもドレイン−ソース間に逆方向に電圧が印加されるとチャネル間が導通するモードがあり、これが見かけ上ボディダイオードが存在するのと同様の動作をする。そして突入電流はこの単方向導通するスイッチングトランジスタを流れるので、ピーク電流耐量の少ないスイッチングトランジスタを使用する場合には、突入電流の流れる可能性がある状況、即ち、入力交流電圧の絶対値が出力直流電圧より大きい状況では確実に突入電流を抑制する必要がある。
【００３８】
以下、実施の形態２に係るＡＣ−ＤＣコンバータの突入電流抑制動作を、図５Ａおよび図５Ｂを用いて説明する。
【００３９】
図５Ａは、実施の形態２に係るＡＣ−ＤＣコンバータにおける、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きいことがある場合の要部波形図である。また、図５Ｂは、実施の形態２に係るＡＣ−ＤＣコンバータにおける、出力直流電圧ＶＯが入力交流電圧Ｖａｃの絶対値より常に大きい場合の要部波形図である。図５Ａおよび図５Ｂには、入力交流電圧Ｖａｃ（＝ＶＡ−ＶＢ）、入力電圧ＶＡ（入力検出電圧Ｖａ）、出力直流電圧ＶＯ（出力検出電圧Ｖｏ）、および駆動信号Ｖｄが示されている。なお、図示はしていないが、もう片方の入力ラインＶＢの電位は、正位相時には低電位側ダイオード５４が導通しているので、昇圧コンバータ部５のグランドＰＧとなり、負位相時には高電位側ダイオード５３が導通しているので、出力直流電圧ＶＯとなっている。従って、入力電圧ＶＡは正位相時には入力交流電圧Ｖａｃとなるが、負位相時には出力直流電圧ＶＯと入力交流電圧Ｖａｃとの差電圧（ＶＯ＋Ｖａｃ＝ＶＯ−｜Ｖａｃ｜）となる。
【００４０】
突入電流抑制回路６において、第１の比較器６６の出力は、入力検出電圧Ｖａが昇圧コンバータ部５のグランドＰＧより低い時、即ち、負位相時において入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きい時に“Ｈ”レベルとなる。一方、第２の比較器６７の出力は、入力検出電圧Ｖａが出力検出電圧Ｖｏより大きい時、即ち、正位相時において入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きい時に“Ｈ”レベルとなる。これらの否定論理和であるＮＯＲ回路６８の出力、即ち、駆動信号Ｖｄは、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きい時に”Ｌ”レベルとなって抵抗短絡スイッチ６１をオフ状態にする。
【００４１】
即ち、図５Ａのように、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより高い時は、抵抗短絡スイッチ６１はオフ状態となり、電流経路上にある突入電流抑制抵抗６０が突入電流を抑制する。また、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより低い時は、抵抗短絡スイッチ６１はオン状態となり、突入電流抑制抵抗６０は短絡される。即ち、昇圧コンバータ部５が動作していても、停止状態であっても、突入電流が流れる可能性がある状況では抵抗短絡スイッチ６１はオフ状態であり、突入電流抑制抵抗６０が突入電流を抑制する。また、図５Ｂのように、昇圧コンバータ部５が動作して出力直流電圧ＶＯが充分に高くなって常時ＶＯ＞ＶＡの状態にあり、突入電流が流れる可能性の無い状況では抵抗短絡スイッチ６１はオン状態である。このため、突入電流抑制抵抗６０は短絡されて突入電流抑制抵抗６０による導通損失が生じることがない。
【００４２】
以上のように、本実施の形態に係るＡＣ−ＤＣコンバータによると、入力交流電圧が出力直流電圧以上となる場合に突入電流抑制回路が動作する。即ち、起動時のみならず瞬時停電等の入力瞬断からの復帰時も含め、突入電流が流れる可能性がある場合において、突入電流を確実に抑制することができる。
【００４３】
また、入力整流電圧ＶＩと出力直流電圧ＶＯは、元々、ＡＣ−ＤＣコンバータの制御のために監視されている場合がほとんどであり、この検出結果を、わずかの比較器および論理回路を用いて、突入電流抑制抵抗６０を短絡する抵抗短絡スイッチ６１の駆動信号Ｖｄを生成できるので、本実施の形態に係るＡＣ−ＤＣコンバータでは、従来のＡＣ−ＤＣコンバータと比較して、部品増はほとんど無い。
【００４４】
尚、本実施の形態において、入力交流電圧の一方のライン電位や昇圧コンバータ部の出力直流電圧を抵抗分圧によって検出したが、例えばコンデンサによる分圧により検出しても構わないし、一部に電圧レベルシフトがあっても構わない。本実施の形態において、重要なのは検出精度であって、検出方式に制限されるものではない。
【００４５】
また、突入電流を確実に抑制するためにも、検出精度を考慮したマージンを持たせるとよい。即ち、入力交流電圧の一方のライン電位と昇圧コンバータ部の出力直流電圧とが同じ電圧の時には、抵抗短絡スイッチ６１はオフであることが望ましく、抵抗短絡スイッチ６１がオフである領域を広く安全側となるようにする。例えば、出力直流電圧（ＶＯ）と入力交流電源の一端の電位（ＶＡ）との電圧差が、マージンとして第１の基準値（例えば１０Ｖ）以下である時、及び出力検出電圧Ｖｏと昇圧コンバータ部グランド電位（ＰＧ）との電圧差が上記第１の基準値以下である時には、抵抗短絡スイッチ６１をオフにする。本実施の形態のように抵抗分圧であれば、抵抗値のばらつき等も考慮して、抵抗６２および６３の分圧比よりも抵抗６４および６５の分圧比を大きくし、実際よりも入力交流電圧ＶＡが大きく検出されるようにしてもよい。
【００４６】
（実施の形態３）
図６は、実施の形態３に係るＡＣ−ＤＣコンバータの回路構成図である。図６に示すように、実施の形態３に係るＡＣ−ＤＣコンバータは、入力交流ラインＶＡと入力交流ラインＶＢとの間に入力交流電圧Ｖａｃを供給する入力交流電源１と、入力交流ラインのノイズを除去するための入力フィルタ２と、昇圧コンバータ部７と、突入電流抑制回路８とを備える。
【００４７】
昇圧コンバータ部７は、第１インダクタ７０、第２インダクタ７１、第１高電位側整流器である第１高電位側ダイオード７２、第１スイッチである第１スイッチングトランジスタ７３、第２高電位側整流器である第２高電位側ダイオード７４、第２スイッチである第２スイッチングトランジスタ７５、第１低電位側整流器である第１低電位側ダイオード７６、第２低電位側整流器である第２低電位側ダイオード７７、制御駆動回路７８、および出力コンデンサ７９で構成される。入力交流ラインＶＡに接続される第１インダクタ７０の他端は、第１高電位側ダイオード７２と第１スイッチングトランジスタ７３との接続点に接続される。入力交流ラインＶＢに接続される第２インダクタ７１の他端は、第２高電位側ダイオード７４と第２スイッチングトランジスタ７５との接続点に接続される。第１高電位側ダイオード７２および第１スイッチングトランジスタ７３の直列回路と、第２高電位側ダイオード７４および第２スイッチングトランジスタ７５の直列回路とは、出力コンデンサ７９と並列に接続される。出力コンデンサ７９から出力直流電圧ＶＯが出力される。第１低電位側ダイオード７６は、両スイッチングトランジスタの接続点と入力交流ラインＶＡとの間に接続され、第２低電位側ダイオード７７は、両スイッチングトランジスタの接続点と入力交流ラインＶＢとの間に接続される。また、昇圧コンバータ部７のグランドをＰＧとし、以後、各電位はこのＰＧを基準にする。
【００４８】
突入電流抑制回路８は、突入電流抑制抵抗８０と、抵抗短絡スイッチ８１と、抵抗８２〜８５、８４ａおよび８５ａと、第１の比較器８６と、第２の比較器８７と、ＮＯＲ回路８８とを有する制御回路で構成される。突入電流抑制抵抗８０は、出力コンデンサ７９と第１スイッチングトランジスタ７３および第２スイッチングトランジスタ７５の接続点との間に接続される。抵抗短絡スイッチ８１は、突入電流抑制抵抗８０と並列に接続される。抵抗８２および８３は、出力コンデンサ７９の端子間電圧、即ち出力直流電圧ＶＯを分圧して出力検出電圧Ｖｏを出力する。抵抗８４および８５は、交流ラインＶＡの電位を分圧して入力検出電圧Ｖａを出力する。抵抗８４ａおよび８５ａは、交流ラインＶＢの電位を分圧して入力検出電圧Ｖｂを出力する。第１の比較器８６は、入力検出電圧Ｖａと出力検出電圧Ｖｏとを比較し、Ｖａ＞Ｖｏの時に“Ｈ”レベルの信号を出力する。第２の比較器８７は、入力検出電圧Ｖｂと出力検出電圧Ｖｏとを比較し、Ｖｂ＞Ｖｏの時に“Ｈ”レベルの信号を出力する。ここで、抵抗８２および８３の抵抗値の比と、抵抗８４および８５の抵抗値の比と、抵抗８４ａおよび８５ａの抵抗値の比とは等しく、各検出電圧の比較は、入力電圧ＶＡと出力直流電圧ＶＯとを比較し、また、入力電圧ＶＢと出力直流電圧ＶＯとを比較することに相当するように設定する。ＮＯＲ回路８８は、第１の比較器８６の出力と第２の比較器８７の出力との論理否定和である駆動信号Ｖｄを出力し、抵抗短絡スイッチ８１はこの駆動信号Ｖｄに応じてオンオフ制御される。
【００４９】
以上のように構成された本実施の形態に係るＡＣ−ＤＣコンバータの動作を、以下に説明する。
【００５０】
まず、交流ラインＶＡがＶＢより高電位となる正位相の場合、第１スイッチングトランジスタ７３がスイッチング動作し、第２スイッチングトランジスタ７５はオン状態に固定される。従って正位相時では、第２インダクタ７１は、第２スイッチングトランジスタ７５および第２低電位側ダイオード７７によって両端が短絡され、実質的に動作に関与しない。正位相時において、第１スイッチングトランジスタ７３がオンの時、入力交流電源１（ＶＡ）→第１インダクタ７０→第１スイッチングトランジスタ７３→第２低電位側ダイオード７７→入力交流電源１（ＶＢ）の経路で電流が流れ、第１インダクタ７０を励磁する。第１スイッチングトランジスタ７３がオフすると、入力交流電源１（ＶＡ）→第１インダクタ７０→第１高電位側ダイオード７２→出力コンデンサ７９→第２低電位側ダイオード７７→入力交流電源１（ＶＢ）の経路で電流が流れ、第１インダクタ７０の蓄積エネルギーを出力コンデンサ７９への充電電流として放出する。
【００５１】
次に、交流ラインＶＡがＶＢより低電位となる負位相の場合、第２スイッチングトランジスタ７５がスイッチング動作し、第１スイッチングトランジスタ７３はオン状態に固定される。従って負位相時では、第１インダクタ７０は、第１スイッチングトランジスタ７３および第１低電位側ダイオード７６によって両端が短絡され、実質的に動作に関与しない。負位相時において、第２スイッチングトランジスタ７５がオンの時、入力交流電源１（ＶＢ）→第２インダクタ７１→第２スイッチングトランジスタ７５→第１低電位側ダイオード７６→入力交流電源１（ＶＡ）の経路で電流が流れ、第２インダクタ７１を励磁する。第２スイッチングトランジスタ７５がオフすると、入力交流電源１（ＶＢ）→第２インダクタ７１→第２高電位側ダイオード７４→出力コンデンサ７９→第１低電位側ダイオード７６→入力交流電源１（ＶＡ）の経路で電流が流れ、第２インダクタ７１の蓄積エネルギーを出力コンデンサ７９への充電電流として放出する。
【００５２】
以上のように、昇圧コンバータ部７に入力された入力交流電圧Ｖａｃは、第１スイッチングトランジスタ７３または第２スイッチングトランジスタ７５のスイッチング動作により、それぞれ第１インダクタ７０または第２インダクタ７１に断続して印加され、発生するフライバック電圧が加算されることによって昇圧された出力直流電圧ＶＯとして出力コンデンサ７９から出力される。制御駆動回路７８は、出力直流電圧ＶＯを略安定化しながら入力交流ラインを流れる入力交流電流が入力交流電圧波形に追従するように、オンオフ時間比を制御しながら第１スイッチングトランジスタ７３と第２スイッチングトランジスタ７５とをスイッチング駆動制御する力率改善機能を有する。
【００５３】
図７Ａは、実施の形態３に係るＡＣ−ＤＣコンバータの正位相における電流経路図であり、図７Ｂは、実施の形態３に係るＡＣ−ＤＣコンバータの負位相における電流経路図である。より具体的には、図７Ａおよび図７Ｂは、入力交流電源１が入力交流電圧Ｖａｃを出力し始めた、出力コンデンサ７９の電圧が低い初期段階において、突入電流が流れる経路を示す。図７Ａは、ＶＡ＞ＶＢの正位相、図７Ｂは、ＶＡ＜ＶＢの負位相の場合である。
【００５４】
以下、実施の形態３に係るＡＣ−ＤＣコンバータの突入電流抑制動作を、図８Ａおよび図８Ｂを用いて説明する。
【００５５】
図８Ａは、実施の形態３に係るＡＣ−ＤＣコンバータにおける、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きいことがある場合の要部波形図である。また、図８Ｂは、実施の形態３に係るＡＣ−ＤＣコンバータにおける、出力直流電圧ＶＯが入力交流電圧Ｖａｃの絶対値より常に大きい場合の要部波形図である。図８Ａおよび図８Ｂには、入力交流電圧Ｖａｃ（＝ＶＡ−ＶＢ）、入力電圧ＶＡ（入力検出電圧Ｖａ）、入力電圧ＶＢ（入力検出電圧Ｖｂ）、出力直流電圧ＶＯ（出力検出電圧Ｖｏ）、および駆動信号Ｖｄが示されている。
【００５６】
突入電流抑制回路８において、第１の比較器８６の出力は、入力検出電圧Ｖａが出力検出電圧Ｖｏより大きい時、即ち、正位相時において入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きい時に“Ｈ”レベルとなる。一方、第２の比較器８７の出力は、入力検出電圧Ｖｂが出力検出電圧Ｖｏより大きい時、即ち、負位相時において入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きい時に“Ｈ”レベルとなる。これらの否定論理和であるＮＯＲ回路８８の出力、即ち、駆動信号Ｖｄは、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより大きい時に”Ｌ”レベルとなって抵抗短絡スイッチ８１をオフ状態にする。
【００５７】
即ち、図８Ａのように、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより高い時は、抵抗短絡スイッチ８１はオフ状態となり、電流経路上にある突入電流抑制抵抗８０が突入電流を抑制する。また、入力交流電圧Ｖａｃの絶対値が出力直流電圧ＶＯより低い時は、抵抗短絡スイッチ８１はオン状態となり、突入電流抑制抵抗８０は短絡される。即ち、昇圧コンバータ部７が動作していても、停止状態であっても、突入電流が流れる可能性がある状況では抵抗短絡スイッチ８１はオフ状態であり、突入電流抑制抵抗８０が突入電流を抑制する。また、図８Ｂのように、昇圧コンバータ部７が動作して出力直流電圧ＶＯが充分に高くなって常時ＶＯ＞ＶＡおよびＶＯ＞ＶＢの状態にあり、突入電流が流れる可能性の無い状況では抵抗短絡スイッチ８１はオン状態である。このため、突入電流抑制抵抗８０は短絡されて突入電流抑制抵抗８０による導通損失が生じることがない。
【００５８】
以上のように、本実施の形態に係るＡＣ−ＤＣコンバータによると、入力交流電圧が出力直流電圧以上となる場合に突入電流抑制回路が動作する。即ち、起動時のみならず瞬時停電等の入力瞬断からの復帰時も含め、突入電流が流れる可能性がある場合において、突入電流を確実に抑制することができる。
【００５９】
また、入力整流電圧ＶＩと出力直流電圧ＶＯは、元々、ＡＣ−ＤＣコンバータの制御のために監視されている場合がほとんどであり、この検出結果を、わずかの比較器および論理回路を用いて、突入電流抑制抵抗８０を短絡する抵抗短絡スイッチ８１の駆動信号Ｖｄを生成できるので、本実施の形態に係るＡＣ−ＤＣコンバータでは、従来のＡＣ−ＤＣコンバータと比較して、部品増はほとんど無い。
【００６０】
尚、本実施の形態において、入力交流電圧の両ライン電位や昇圧コンバータ部の出力直流電圧を抵抗分圧によって検出したが、例えばコンデンサによる分圧により検出しても構わないし、一部に電圧レベルシフトがあっても構わない。本実施の形態において、重要なのは検出精度であって、検出方式に制限されるものではない。
【００６１】
また、突入電流を確実に抑制するためにも、検出精度を考慮したマージンを持たせるとよい。即ち、入力交流電圧の一方のライン電位と昇圧コンバータ部の出力直流電圧とが同じ電圧の時には、抵抗短絡スイッチ６１はオフであることが望ましく、抵抗短絡スイッチ８１がオフである領域を広く安全側となるようにする。例えば、出力直流電圧ＶＯと入力交流電源の一端の電位ＶＡとの電圧差が、マージンとして第１の基準値（例えば１０Ｖ）以下である時、及び前記出力検出電圧と前記入力交流電源の他端の電位ＶＢとの電圧差が上記第１の基準値以下である時、抵抗短絡スイッチ８１をオフにする。本実施の形態のように抵抗分圧であれば、抵抗値のばらつき等も考慮して、抵抗８２および８３の分圧比よりも、抵抗８４および８５の分圧比ならびに抵抗８４ａおよび８５ａの分圧比を大きくし、実際よりも入力交流電圧ＶＡおよびＶＢが大きく検出されるようにしてもよい。
【００６２】
（その他の実施の形態）
以上、本発明に係るＡＣ−ＤＣコンバータについて、実施の形態１〜３に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を上記実施の形態１〜３に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【００６３】
尚、実施の形態２のようなトーテムポール型のブリッジレスＰＦＣの場合、突入電流が流れる経路上にスイッチングトランジスタがあると、突入電流の許容値がスイッチングトランジスタの電流耐量によって決まる場合がある。スイッチングトランジスタに限らず、突入電流が流れる経路上の部品の電流耐量が少なければ、突入電流抑制抵抗の抵抗値を大きくして突入電流の許容値を下げるとともに、突入電流の流れる可能性が有る場合には確実に突入電流抑制抵抗を開放しなくてはならない。上記実施の形態に係るＡＣ−ＤＣコンバータでは、入力交流電圧の絶対値が出力直流電圧以上であるという突入電流の流れ得る状況下で突入電流抑制抵抗を開放しているので、電流耐量の小さな部品が使用できるという特長も有する。
【００６４】
また、実施の形態１〜３に係るＡＣ−ＤＣコンバータにおいて、突入電流抑制抵抗を短絡するスイッチは、従来例で示したサイリスタのような半導体スイッチであってもよいし、リレースイッチのようなものであっても構わない。また、突入電流抑制抵抗とスイッチとの並列回路は、実施の形態１〜３の位置に限定されるものではなく、入力交流電源から出力コンデンサを充電して入力交流電源へ戻る電流経路上であればよい。スイッチの接続位置によっては突入電流抑制回路内で生成する駆動信号を、レベルシフトしたり絶縁伝達したりする必要があるが、それは設計事項であって本発明の要諦ではないので、詳しい説明や回路例の開示は省略した。
【００６５】
また、実施の形態１〜３に係るＡＣ−ＤＣコンバータの突入電流抑制回路では、本発明の要諦となる、入力交流電圧の絶対値が出力直流電圧より高いと突入電流抑制抵抗を開放する、という構成のみを説明してきたが、これは突入電流を抑制するための条件の一つであって、本発明はこれらの構成に限定されるものではない。例えば、あるシステムの中で、電源部に入力交流電圧を印加して起動してもよい条件が整い、起動開始信号が電源部に入力される際に、該起動開始信号と本発明の突入電流抑制回路内で生成される駆動信号との論理積を抵抗短絡スイッチの駆動信号とする、といった構成もあり得る。
【産業上の利用可能性】
【００６６】
本発明は、商用交流電源のような入力交流電源から電力供給され、各種電子機器に直流電圧を供給する電源回路等に有用である。
【符号の説明】
【００６７】
１、５０１    入力交流電源
２、５０２    入力フィルタ
３、５０３    昇圧コンバータ部
４    突入電流抑制回路
５、７    昇圧コンバータ部
６、８、５０４    突入電流抑制回路
３０、５３０    ブリッジダイオード
３１、５０、５３１    インダクタ
３２、５３２    スイッチングトランジスタ
３３、５１４、５３３    ダイオード
３４、５５、７８、５３４    制御駆動回路
３５、５６、７９、５３５    出力コンデンサ
４０、６０、８０、５１０    突入電流抑制抵抗
４１、６１、８１    抵抗短絡スイッチ
４２、４３、４４、４５、６２、６３、６４、６５、８２、８３、８４、８４ａ、８５、８５ａ、５１２、５１３、５１５    抵抗
４６    比較器
５１    高電位側スイッチングトランジスタ
５２    低電位側スイッチングトランジスタ
５３    高電位側ダイオード
５４    低電位側ダイオード
６６、８６    第１の比較器
６７、８７    第２の比較器
６８、８８    ＮＯＲ回路
７０    第１インダクタ
７１    第２インダクタ
７２    第１高電位側ダイオード
７３    第１スイッチングトランジスタ
７４    第２高電位側ダイオード
７５    第２スイッチングトランジスタ
７６    第１低電位側ダイオード
７７    第２低電位側ダイオード
５１１    サイリスタ
【図１】
2018128101.tif 000003
【図２Ａ】
2018128101.tif 000004
【図２Ｂ】
2018128101.tif 000005
【図３】
2018128101.tif 000006
【図４Ａ】
2018128101.tif 000007
【図４Ｂ】
2018128101.tif 000008
【図５Ａ】
2018128101.tif 000009
【図５Ｂ】
2018128101.tif 000010
【図６】
2018128101.tif 000011
【図７Ａ】
2018128101.tif 000012
【図７Ｂ】
2018128101.tif 000013
【図８Ａ】
2018128101.tif 000014
【図８Ｂ】
2018128101.tif 000015
【図９】
2018128101.tif 000016
【国際調査報告】
2018128101.tif 000017
2018128101.tif 000018