(57)【要約】  本開示の一実施の形態の半導体レーザにおいて、リッジ部は、複数の利得領域および複数のＱスイッチ領域がリッジ部の延在方向に、分離領域を介して交互に配置された構造を有している。各分離領域は、互いに隣接する利得領域およびＱスイッチ領域を空間分離する分離溝を有している。分離溝は、第２半導体層内であって、かつリッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有している。この半導体レーザは、各分離溝の底面上に、絶縁層を介して設けられた電極を備えている。
2018037697.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に備えるとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を備えた半導体レーザであって、
前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
当該半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに備えた
半導体レーザ。
【請求項２】
前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第１異組成比半導体層を有し、
前記底面は、前記第１異組成比半導体層の上面の一部である
請求項１に記載の半導体レーザ。
【請求項３】
前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第２異組成比半導体層を有し、
前記リッジ部の両脇のすそ野に相当する部分の上面は、前記第２異組成比半導体層の上面の一部である
請求項２に記載の半導体レーザ。
【請求項４】
前記底面と、前記リッジ部の両脇のすそ野に相当する部分の上面とは、ともに、ウエットエッチングにより形成された面である
請求項３に記載の半導体レーザ。
【請求項５】
当該半導体レーザは、前記リッジ部の両脇のすそ野に相当する部分よりも低い位置に、ｐｎジャンクションを有する
請求項１に記載の半導体レーザ。
【請求項６】
前記第２半導体層は、各前記利得領域に対応する部分に、各前記Ｑスイッチ領域に対応する部分と比べて不純物濃度の相対的に高い前記第２導電型の不純物拡散領域を有する
請求項１に記載の半導体レーザ。
【請求項７】
光源として半導体レーザを備え、
前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有する
電子機器。
【請求項８】
前記半導体レーザを駆動する駆動部をさらに備え、
前記駆動部は、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
請求項７に記載の電子機器。
【請求項９】
前記電極に印加される順バイアスは、前記利得領域にパルス電圧が印加されている期間であって、かつ前記利得領域に印加されるパルス電圧波形のピークを過ぎた期間内に負方向にピークとなるパルス電圧波形を有する
請求項７に記載の電子機器。
【請求項１０】
半導体レーザの駆動方法であって、
前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有し、
当該駆動方法では、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
半導体レーザの駆動方法。
【請求項１１】
前記パルス電圧のパルス幅はｎｓオーダーである
請求項１０に記載の半導体レーザの駆動方法。
【請求項１２】
前記順バイアスはＤＣである
請求項１１に記載の半導体レーザの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体レーザ、電子機器、および半導体レーザの駆動方法に関する。
【背景技術】
【０００２】
半導体レーザにおいて、発振を制御し高出力パルスを得る方法として、Ｑスイッチ動作がある。Ｑスイッチ動作では、最初、光損失を大きくして発振を抑えることで、光ポンピングを進ませ、励起状態にある原子数が十分に多くなった時点でＱ値を高くし、発振させる。Ｑスイッチ動作をさせる半導体レーザは、例えば、以下の特許文献１〜５に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２６２６８３号公報
【特許文献２】特開平５−９０７００号公報
【特許文献３】特開平１０−２２９２５２号公報
【特許文献４】特開２００５−３９０９９号公報
【特許文献５】特開２００８−２５８２７４号公報
【発明の概要】
【０００４】
Ｑスイッチ動作をさせる半導体レーザでは、利得領域とＱスイッチ領域との間に電流リークが生じることがある。利得領域とＱスイッチ領域との間に生じる電流リークは、Ｑスイッチ動作に悪影響を及ぼす。従って、電流リークを抑えることの可能な半導体レーザ、電子機器、および半導体レーザの駆動方法を提供することが望ましい。
【０００５】
本開示の一実施形態に係る半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に備えている。この半導体レーザは、さらに、第２半導体層に形成された、積層面内方向に延在するリッジ部を備えている。リッジ部は、複数の利得領域および複数のＱスイッチ領域がリッジ部の延在方向に、分離領域を介して交互に配置された構造を有している。各分離領域は、互いに隣接する利得領域およびＱスイッチ領域を空間分離する分離溝を有している。分離溝は、第２半導体層内であって、かつリッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有している。この半導体レーザは、各分離溝の底面上に、絶縁層を介して設けられた電極をさらに備えている。
【０００６】
本開示の一実施形態に係る電子機器は、光源として上記の半導体レーザを備えている。
【０００７】
本開示の一実施形態に係る半導体レーザの駆動方法は、上記の半導体レーザの駆動方法であって、利得領域に順バイアスのパルス電圧を印加するとともに、Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加するステップを含んでいる。
【０００８】
本開示の一実施形態に係る半導体レーザ、電子機器、および半導体レーザの駆動方法では、リッジ部に設けられた分離溝の底面が、第２導電型の第２半導体層内であって、かつリッジ部の両脇のすそ野に相当する部分よりも高い位置に設けられている。さらに、リッジ部に設けられた分離溝の底面上に、絶縁層を介して電極が設けられている。これにより、利得領域とＱスイッチ領域との間に形成される空乏領域によって、利得領域とＱスイッチ領域との間が高抵抗化される。また、利得領域のキャリアの光散乱が抑制されて、注入キャリア密度が増大する。
【０００９】
本開示の一実施形態に係る半導体レーザ、電子機器、および半導体レーザの駆動方法によれば、利得領域とＱスイッチ領域との間に形成される空乏領域によって、利得領域とＱスイッチ領域との間を高抵抗化するとともに、利得領域のキャリアの光散乱を抑制して注入キャリア密度を増大するようにしたので、電流リークを抑えることができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１０】
【図１】本開示の第１の実施の形態に係る半導体レーザの上面構成例を表す図である。
【図２】図１の半導体レーザの斜視構成例を表す図である。
【図３】図２の半導体レーザから土手部を除いた部分の斜視構成例を表す図である。
【図４】図１の半導体レーザのＡ−Ａ線での断面構成例を表す図である。
【図５】図１の半導体レーザのＢ−Ｂ線での断面構成例を表す図である。
【図６】図１の半導体レーザのＣ−Ｃ線での断面構成例を表す図である。
【図７】図１の半導体レーザのＤ−Ｄ線での断面構成例を表す図である。
【図８】図１の半導体レーザがサブマウントに実装された半導体レーザ装置の斜視構成例を表す図である。
【図９】図１の半導体レーザの製造過程におけるウェハの断面構成例を表す図である。
【図１０】図９に続く製造過程におけるウェハの断面構成例を表す図である。
【図１１】図１０に続く製造過程におけるウェハの断面構成例を表す図である。
【図１２Ａ】図１１に続く製造過程におけるウェハの断面構成例を表す図である。
【図１２Ｂ】図１１に続く製造過程におけるウェハの断面構成例を表す図である。
【図１２Ｃ】図１１に続く製造過程におけるウェハの断面構成例を表す図である。
【図１３】図１２Ａに続く製造過程におけるウェハの断面構成例を表す図である。
【図１４Ａ】図１の半導体レーザ内に生成される空乏領域の一例を表す図である。
【図１４Ｂ】図１の半導体レーザ内に生成される空乏領域の一例を表す図である。
【図１５】図１の半導体レーザに印加する電圧波形の一例を表す図である。
【図１６】図１の半導体レーザに印加する電圧波形の一例を表す図である。
【図１７】光出力の経時変化の一例を表す図である。
【図１８】利得領域のキャリア密度の経時変化の一例を表す図である。
【図１９】利得領域のキャリア密度の経時変化の一例を表す図である。
【図２０】利得領域のキャリア密度の経時変化の一例を表す図である。
【図２１】図１の半導体レーザに印加する電圧波形の一例を表す図である。
【図２２】図１の半導体レーザの斜視構成の一変形例を表す図である。
【図２３】図１の半導体レーザのＢ−Ｂ線での断面構成の一変形例を表す図である。
【図２４】図１の半導体レーザのＡ−Ａ線での断面構成の一変形例を表す図である。
【図２５】図１の半導体レーザのＡ−Ａ線での断面構成の一変形例を表す図である。
【図２６】図１の半導体レーザのＢ−Ｂ線での断面構成の一変形例を表す図である。
【図２７】図１の半導体レーザのＡ−Ａ線での断面構成の一変形例を表す図である。
【図２８】本開示の第２の実施の形態に係る距離測定装置の概略構成例を表す図である。
【図２９】図２８の距離測定装置の概略構成の一変形例を表す図である。
【図３０】図２８の距離測定装置の概略構成の一変形例を表す図である。
【図３１】図２８の距離測定装置の概略構成の一変形例を表す図である。
【発明を実施するための形態】
【００１１】
以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。なお、説明は、以下の順序で行う。
１．第１の実施の形態（半導体レーザ）
利得領域にだけ不純物拡散領域を設けた例
２．第１の実施の形態の変形例（半導体レーザ）
分離領域の、幅方向へのはみ出しをなくした例
不純物拡散領域をリッジ部だけに形成した例
Ｑスイッチ領域にも不純物拡散領域を設けた例
３．第２の実施の形例（距離測定装置）
上記実施の形態およびその変形例に係る半導体レーザを
距離測定装置の光源に用いた例
【００１２】
＜１．第１の実施の形態＞
[構成]
本開示の第１の実施の形態に係る半導体レーザ１の構成について説明する。図１は、本実施の形態に係る半導体レーザ１の上面構成例を表したものである。図２は、図１の半導体レーザ１の斜視構成例を表したものである。図３は、図１の半導体レーザ１から土手部２０Ｃ（後述）を除いた部分の斜視構成例を表したものである。
【００１３】
半導体レーザ１は、光パルスを発生する素子であり、例えば、レーザレーダ、加工用レーザ、医療用レーザメスなどの光源として好適に用いられる。半導体レーザ１は、端面発光型のレーザであり、共振器方向において互いに対向する前端面Ｓ１および後端面Ｓ２と、前端面Ｓ１および後端面Ｓ２の間に挟まれた凸形状のリッジ部２０Ａとを備えている。半導体レーザ１の共振器方向の長さは、例えば、１０００μｍである。半導体レーザ１の共振器方向の長さは、必要な特性に応じて適宜調整可能である。リッジ部２０Ａは、共振器方向に延在している。リッジ部２０Ａの一方の端面が、例えば、前端面Ｓ１に露出しており、リッジ部２０Ａの他方の端面が、例えば、後端面Ｓ２に露出している。なお、リッジ部２０Ａの両端面が、前端面Ｓ１および後端面Ｓ２から少し後退した位置に設けられていてもよい。この場合、リッジ部２０Ａの両端面が前端面Ｓ１および後端面Ｓ２とは同一の面内に設けられていないことになる。このとき、後述の電流非注入領域２０ｄが設けられていなくてもよい。
【００１４】
前端面Ｓ１および後端面Ｓ２は、へき開によって形成された面である。前端面Ｓ１および後端面Ｓ２は、共振器ミラーとして機能し、リッジ部２０Ａは、光導波路として機能する。前端面Ｓ１には、例えば、反射防止膜が設けられている。反射防止膜は、例えば、誘電体（例えばＳｉＯ2，ＴｉＯ2，Ｔａ2Ｏ5，ＳｉＮなど）からなり、前端面Ｓ１での反射率が１５％程度となるように構成されている。後端面Ｓ２には、例えば、多層反射膜が設けられている。多層反射膜は、例えば、誘電体（例えばＳｉＯ2，ＴｉＯ2，Ｔａ2Ｏ5，ＳｉＮなど）およびＳｉからなり、後端面Ｓ２での反射率が８５％程度となるように構成されている。
【００１５】
半導体レーザ１は、リッジ部２０Ａの両脇にそれぞれ、凸形状の土手部２０Ｃを備えている。つまり、半導体レーザ１は、リッジ部２０Ａおよび２つの土手部２０Ｃによって構成されたＷリッジ構造を備えている。各土手部２０Ｃは、リッジ部２０Ａの保護や、ワイヤボンディングするための領域の確保を目的として設けられたものである。各土手部２０Ｃは、例えば、リッジ部２０Ａの延在方向と平行な方向に延在している。各土手部２０Ｃは、必要に応じて省略することも可能である。半導体レーザ１は、リッジ部２０Ａ上に、多数の電極を備えた多電極半導体レーザである。
【００１６】
リッジ部２０Ａは、例えば、複数の利得領域２０ａ、複数のＱスイッチ領域２０ｂおよび複数の分離領域２０ｃによって構成されている。複数の利得領域２０ａおよび複数のＱスイッチ領域２０ｂは、リッジ部２０Ａの延在方向において、分離領域２０ｃを介して交互に配置されている。つまり、リッジ部２０Ａは、複数の利得領域２０ａおよび複数のＱスイッチ領域２０ｂがリッジ部２０Ａの延在方向に、分離領域２０ｃを介して交互に配置された構造を有している。各分離領域２０ｃは、利得領域２０ａとＱスイッチ領域２０ｂとの間に配置されている。各分離領域２０ｃは、リッジ部２０Ａに設けられた凹形状の分離溝２０Ｂと、リッジ部２０Ａのうち、分離溝２０Ｂの直下部分とにより構成されている。それぞれの利得領域２０ａの長さは５００μm以下、望ましくは３００μm以下であることが好ましい。それぞれの利得領域２０ａが５００μmよりも長くなるとキャリア密度が上がりにくくなり、光出力の低下を引き起こす可能性が高くなる。また、それぞれの利得領域２０ａが３００μm以下となると、キャリア密度が特に上がりやすくなり、光出力を向上させることが容易となる。
【００１７】
リッジ部２０Ａの前端面Ｓ１側の端部に、Ｑスイッチ領域２０ｂが設けられていてもよいし、利得領域２０ａが設けられていてもよい。また、リッジ部２０Ａの後端面Ｓ２側の端部に、Ｑスイッチ領域２０ｂが設けられていてもよいし、利得領域２０ａが設けられていてもよい。また、リッジ部２０Ａの両端部に、電流非注入領域２０ｄが設けられていてもよい。電流非注入領域２０ｄは、前端面Ｓ１や後端面Ｓ２の近傍に電流が流れることによる発振の不安定化を抑制するための領域である。電流非注入領域２０ｄは、後述のコンタクト層２７が設けられていない領域であり、電流が電極から直接、注入されない領域である。
【００１８】
図４は、図１の半導体レーザ１のＡ−Ａ線での断面構成例を表したものである。図５は、図１の半導体レーザ１のＢ−Ｂ線での断面構成例を表したものである。図６は、図１の半導体レーザ１のＣ−Ｃ線での断面構成例を表したものである。図７は、図１の半導体レーザ１のＤ−Ｄ線での断面構成例を表したものである。図８は、図１の半導体レーザ１がサブマウント２０１（後述）に実装された半導体レーザ装置２の斜視構成例を表したものである。
【００１９】
半導体レーザ１は、基板１０と、基板１０上に形成された半導体層２０とを備えている。半導体層２０は、例えば、下部クラッド層２１、下部ガイド層２２、活性層２３、上部ガイド層２４、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７を基板１０側からこの順に含んで構成されている。半導体層２０は、上記以外の層を含んでいてもよい。半導体層２０は、例えば、下部クラッド層２１と基板１０との間の位置に、バッファ層を含んでいてもよい。
【００２０】
基板１０は、例えば、Ｓｉがドープされたｎ型ＧａＡｓ基板である。下部クラッド層２１は、例えば、Ｓｉがドープされたｎ型Ａｌx1Ｇａ1-x1Ａｓ（０．２＜ｘ１＜０．５）からなる。下部ガイド層２２は、例えば、Ｓｉがドープされたｎ型Ａｌx2Ｇａ1-x2Ａｓ（０．１＜ｘ１＜０．３）からなる。バッファ層は、例えば、Ｓｉがドープされたｎ型Ａｌ0.3Ｇａ0.7Ａｓからなる。基板１０、下部クラッド層２１、下部ガイド層２２およびバッファ層に含まれるＳｉの濃度は、例えば、５×１０17ｃｍ-3程度となっている。
【００２１】
活性層２３は、例えば、多重量子井戸構造となっている。多重量子井戸構造は、例えば、障壁層および井戸層が交互に積層された構造となっている。障壁層は、例えば、Ａｌ0.1Ｇａ0.9Ａｓからなる。井戸層は、例えば、Ａｌ0.4Ｇａ0.6Ａｓからなる。活性層２３では、活性層２３の平均的な電気特性がｐ型となるように、活性層２３を構成する多重量子井戸構造におけるドーパントおよびドーピング濃度が調整されている。
【００２２】
上部ガイド層２４は、例えば、Ｃがドープされたｐ型Ａｌ0.3Ｇａ0.7Ａｓからなる。第１上部クラッド層２５は、例えば、Ｃがドープされたｐ型Ａｌ0.5Ｇａ0.5Ａｓからなる。第１上部クラッド層２５は、例えば、互いに離間して配置されたエッチングストップ層２５Ａ，２５Ｂを含んでいる。エッチングストップ層２５Ａ，２５Ｂは、第１上部クラッド層２５の他の部分の組成比とは異なる組成比の半導体層である。エッチングストップ層２５Ａは、エッチングストップ層２５Ｂよりも基板１０寄りに配置されており、例えば、Ｃがドープされたｐ型Ａｌ0.3Ｇａ0.7Ａｓからなる。エッチングストップ層２５Ｂは、エッチングストップ層２５Ａよりも基板１０から離れて配置されており、例えば、Ｃがドープされたｐ型Ａｌ0.3Ｇａ0.7Ａｓからなる。第１上部クラッド層２５のうち、エッチングストップ層２５Ａとエッチングストップ層２５Ｂとによって挟まれた層の厚さｔ２は、例えば、コンタクト層２７の厚さをｔ１とすると、ｔ１±５０ｎｍの厚さとなっている。厚さｔ２は、例えば、１００ｎｍ以上の厚さとなっている。
【００２３】
第２上部クラッド層２６は、例えば、Ｃがドープされたｐ型Ａｌ0.5Ｇａ0.5Ａｓからなる。コンタクト層２７は、例えば、Ｃがドープされたｐ型ＧａＡｓからなる。活性層２３、上部ガイド層２４、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７の導電型は、基板１０、バッファ層、下部クラッド層２１および下部ガイド層２２の導電型とは異なっている。具体的には、活性層２３、上部ガイド層２４、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７の導電型は、ｐ型となっており、基板１０、バッファ層、下部クラッド層２１および下部ガイド層２２の導電型は、ｎ型となっている。従って、下部ガイド層２２と活性層２３との界面は、ｐｎジャンクション２０Ｊとなっている。つまり、半導体層２０は、リッジ部２０Ａの両脇のすそ野に相当する部分よりも低い位置に、ｐｎジャンクション２０Ｊを有している。
【００２４】
半導体レーザ１は、第１上部クラッド層２５のうち、利得領域２０ａおよびその両脇の領域に対応する箇所に、不純物拡散領域２５Ｃを有している。不純物拡散領域２５Ｃは、利得領域２０ａにおいて、第２上部クラッド層２６と接している。不純物拡散領域２５Ｃは、第１上部クラッド層２５および第２上部クラッド層２６と同一の導電型となっており、例えば、第１上部クラッド層２５に対してＺｎが拡散されることにより形成された領域である。従って、半導体レーザ１は、第１上部クラッド層２５のうち、利得領域２０ａに対応する箇所に、第１上部クラッド層２５のうち、利得領域２０ａに対応する箇所とは異なる箇所（Ｑスイッチ領域２０ｂ）と比べてｐ型不純物濃度の相対的に高い領域（不純物拡散領域２５Ｃ）を有している。不純物拡散領域２５Ｃの下端は、第１上部クラッド層２５と上部ガイド層２４との界面に位置していてもよいし、第１上部クラッド層２５内、上部ガイド層２４内もしくは活性層２３内に位置していてもよい。不純物拡散領域２５ＣのＺｎ拡散濃度は、１×１０17ｃｍ-3程度〜１×１０19ｃｍ-3程度となっている。なお、第２上部クラッド層２６のＣの濃度が不純物拡散領域２５ＣのＺｎ拡散濃度よりも低いことが好ましい。このようにした場合には、Ｃによる光吸収が少なくなり、光出力が向上する。
【００２５】
利得領域２０ａの上面には、コンタクト層２７が露出している。利得領域２０ａの両脇（リッジ部２０Ａのうち、利得領域２０ａに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。利得領域２０ａは、エッチングストップ層２５Ａの上面からコンタクト層２７の上面までの厚さに相当する高さを有している。利得領域２０ａの両脇（リッジ部２０Ａのうち、利得領域２０ａに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面に相当する箇所まで掘り込まれている。利得領域２０ａは、不純物拡散領域２５Ｃ、第２上部クラッド層２６およびコンタクト層２７によって構成されており、ｐ型半導体領域となっている。
【００２６】
Ｑスイッチ領域２０ｂの上面には、コンタクト層２７が露出している。Ｑスイッチ領域２０ｂの両脇（リッジ部２０Ａのうち、Ｑスイッチ領域２０ｂに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。Ｑスイッチ領域２０ｂは、エッチングストップ層２５Ａの上面からコンタクト層２７の上面までの厚さに相当する高さを有している。Ｑスイッチ領域２０ｂの両脇（リッジ部２０Ａのうち、Ｑスイッチ領域２０ｂに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面まで掘り込まれている。Ｑスイッチ領域２０ｂは、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７によって構成されており、ｐ型半導体領域となっている。
【００２７】
分離領域２０ｃの上面には、エッチングストップ層２５Ｂが露出している。エッチングストップ層２５Ｂのうち、分離領域２０ｃの上面に露出している部分は、例えば、ウエットエッチングにより形成された面であり、例えば、希塩酸等で清浄化されている。分離領域２０ｃの両脇（リッジ部２０Ａのうち、分離領域２０ｃに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。エッチングストップ層２５Ａのうち、リッジ部２０Ａの両脇のすそ野に相当する部分の表面は、例えば、ウエットエッチングにより形成された面であり、例えば、希塩酸等で清浄化されている。分離領域２０ｃは、エッチングストップ層２５Ａの上面からエッチングストップ層２５Ｂの上面までの厚さに相当する高さを有している。分離領域２０ｃの両脇（リッジ部２０Ａのうち、分離領域２０ｃに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面に相当する箇所まで掘り込まれている。分離溝２０Ｂは、互いに隣接する利得領域２０ａおよびＱスイッチ領域２０ｂを空間分離する。分離溝２０Ｂの底面は、第１上部クラッド層２５内に設けられている。具体的には、分離溝２０Ｂの底面は、エッチングストップ層２５Ｂの上面であり、リッジ部２０Ａの両脇のすそ野に相当する部分（エッチングストップ層２５Ａ）よりも高い位置に設けられている。分離領域２０ｃの幅（リッジ部２０Ａの幅方向の幅）Ｄ３は、利得領域２０ａの幅Ｄ１およびＱスイッチ領域２０ｂの幅Ｄ２よりも広くなっている。これにより、分離溝２０Ｂによる導波光の散乱を抑えることができる。分離領域２０ｃのうち、分離溝２０Ｂの底部に相当する部分は、第１上部クラッド層２５（エッチングストップ層２５Ａ，２５Ｂを含む）によって構成されており、ｐ型半導体領域となっている。
【００２８】
電流非注入領域２０ｄの上面には、第２上部クラッド層２６が露出している。電流非注入領域２０ｄの両脇（リッジ部２０Ａのうち、電流非注入領域２０ｄに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。電流非注入領域２０ｄは、エッチングストップ層２５Ａの上面から第２上部クラッド層２６の上面までの厚さに相当する高さを有している。電流非注入領域２０ｄの両脇（リッジ部２０Ａのうち、電流非注入領域２０ｄに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面に相当する箇所まで掘り込まれている。
【００２９】
半導体レーザ１は、さらに、例えば、半導体層２０上に、絶縁層２８、誘電体層２９、利得電極３１、Ｑスイッチ電極３２、分離電極３３およびパッド電極３４，３５，３６を備えている。絶縁層２８は、半導体層２０を保護するための層であり、半導体層２０の上面全体を覆っている。絶縁層２８は、例えば、ＳｉＯ2などの絶縁性の無機材料によって構成されている。誘電体層２９は、パッド電極３３，３４の静電容量を低減するための層である。誘電体層２９は、絶縁層２８の表面うち、土手部２０Ｃの直上部分に接して設けられており、例えば、ＳｉＯ2、または、ポリイミドなどによって構成されている。
【００３０】
絶縁層２８は、リッジ部２０Ａの直上部分に複数の開口を有している。絶縁層２８に設けられた複数の開口は、利得領域２０ａごと、およびＱスイッチ領域２０ｂごとに１つずつ割り当てられている。利得電極３１は、絶縁層２８のうち、利得領域２０ａの直上部分に形成された開口内に形成されており、リッジ部２０Ａの上面（コンタクト層２７の上面）に接して形成されている。利得電極３１は、利得領域２０ａに電流を注入するための電極であり、金属材料によって構成されている。Ｑスイッチ電極３２は、絶縁層２８のうち、Ｑスイッチ領域２０ｂの直上部分に形成された開口内に形成されており、リッジ部２０Ａの上面（コンタクト層２７の上面）に接して形成されている。Ｑスイッチ電極３２は、Ｑスイッチ領域２０ｂにバイアス電圧を印加するための電極であり、金属材料によって構成されている。分離電極３３は、分離溝２０Ｂの底面上に、絶縁層２８を介して設けられている。分離電極３３は、絶縁層２８のうち、分離領域２０ｃの表面に接して形成されている。分離電極３３は、分離領域２０ｃに空乏領域３７（後述）を形成するための電極であり、金属材料によって構成されている。
【００３１】
パッド電極３４，３５，３６は、土手部２０Ｃに形成されており、具体的には、誘電体層２９上に形成されている。パッド電極３４は、ワイヤ２０３をボンディングするための電極であり、利得電極３１と電気的に接続されている。パッド電極３５は、ワイヤ２０４をボンディングするための電極であり、Ｑスイッチ電極３２と電気的に接続されている。パッド電極３６は、ワイヤ２０５をボンディングするための電極であり、分離電極３３と電気的に接続されている。パッド電極３４，３５，３６は、金属材料によって構成されている。
【００３２】
半導体レーザ１は、さらに、例えば、基板１０の裏面に接する下部電極４０を備えている。下部電極４０は、利得電極３１およびＱスイッチ電極３２とともに、半導体レーザ１を駆動するための電極である。下部電極４０は、金属材料によって構成されている。半導体レーザ１がサブマウント２０１上に実装されている場合、下部電極４０は、サブマウント２０１上のシート状の電極２０２と、例えばＡｕＳｎ等の半田を介して接続されている。電極２０２は、ワイヤ２０５をボンディングするための電極でもある。サブマウント２０１は、放熱性の高い絶縁性の材料によって構成されている。
【００３３】
[製造方法]
次に、本実施の形態に係る半導体レーザ１の製造方法について説明する。図９は、半導体レーザ１の製造過程におけるウェハの断面構成例を表したものである。図１０は、図９に続く製造過程におけるウェハの断面構成例を表したものである。図１１は、図１０に続く製造過程におけるウェハの断面構成例を表したものである。図１２Ａ，図１２Ｂ，図１２Ｃは、図１１に続く製造過程におけるウェハの断面構成例を表したものである。図１２Ａは、図１のＢ−Ｂ線に対応する箇所の断面構成例を表したものである。図１２Ｂは、図１のＣ−Ｃ線に対応する箇所の断面構成例を表したものである。図１２Ｃは、図１のＤ−Ｄ線に対応する箇所の断面構成例を表したものである。図１３は、図１２Ａに続く製造過程におけるウェハの断面構成例を表したものである。
【００３４】
半導体レーザ１を製造するためには、例えばＳｉがドープされたｎ型ＧａＡｓからなる基板１０上に、化合物半導体を、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属気相成長）法などのエピタキシャル結晶成長法により一括に形成する。この際、化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン(ＡｓＨ3)などのメチル系有機金属ガスを用いる。
【００３５】
まず、基板１０（ウェハ）をＭＯＣＶＤ炉に入れる。次に、基板１０上に、下部クラッド層２１（例えばＳｉドープのｎ型Ａｌx1Ｇａ1-x1Ａｓ）と、下部ガイド層２２（例えばＳｉドープのｎ型Ａｌx2Ｇａ1-x2Ａｓ）とをこの順に形成する（図９参照）。続いて、下部ガイド層２２上に、活性層２３（例えばＡｌ0.1Ｇａ0.9ＡｓおよびＡｌ0.4Ｇａ0.6Ａｓが交互に積層された多重量子井戸構造）を形成する（図９参照）。次に、活性層２３上に、上部ガイド層２４（例えばｐ型Ａｌ0.3Ｇａ0.7Ａｓ）と、第１上部クラッド層２５（例えばｐ型Ａｌ0.5Ｇａ0.5Ａｓ）とをこの順に形成する（図９参照）。このとき、第１上部クラッド層２５内に、上部ガイド層２４上に、エッチングストップ層２５Ａ（例えばｐ型Ａｌ0.3Ｇａ0.7Ａｓ）と、エッチングストップ層２５Ｂ（例えばｐ型Ａｌ0.3Ｇａ0.7Ａｓ）とを互いに離間して形成する（図９参照）。
【００３６】
次に、基板１０（ウェハ）をＭＯＣＶＤ炉から取り出す。次に、第１上部クラッド層２５の表面のうち、所定の領域にＺｎを拡散する。これにより、不純物拡散領域２５Ｃが形成される（図９参照）。このとき、リッジ部２０Ａとなる部分だけでなく、リッジ部２０Ａの両脇に相当する部分にも、Ｚｎを拡散する。これにより、リッジ部２０Ａとなる部分のＺｎ濃度を容易に均一にすることができる。Ｚｎの拡散には、ＺｎＯ膜を用いた固相拡散法、または、気相拡散法などを用いることができる。例えば、第１上部クラッド層２５の表面のうち、所定の領域にＺｎＯ膜を形成して固相拡散を行ったのち、ＺｎＯ膜を剥離し、ＳｉＮ等で、第１上部クラッド層２５の表面全体を覆う。その後、基板１０（ウェハ）をアニールすることにより、第１上部クラッド層２５の表層から深部にＺｎが拡散し、表層のＺｎ濃度を所望の濃度にまで下げることができる。
【００３７】
次に、第１上部クラッド層２５の表面を希塩酸等で清浄したのち、再び、基板１０（ウェハ）をＭＯＣＶＤ炉に入れる。次に、第１上部クラッド層２５上に、第２上部クラッド層２６（例えばＣドープのｐ型Ａｌ0.5Ｇａ0.5Ａｓ）と、コンタクト層２７は（例えばＣドープのｐ型ＧａＡｓ）とをこの順に形成する。このようにして、基板１０上に半導体層２０を形成する（図１０参照）。
【００３８】
次に、基板１０（ウェハ）をＭＯＣＶＤ炉から取り出す。次に、例えばＣＶＤ法などを用いて、半導体層２０（コンタクト層２７）の表面に、所定のパターンのハードマスク（ＳｉＯ2等からなる膜）を形成する。次に、例えばドライエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、例えば、半導体層２０をエッチングストップ層２５Ｂに到達する直前まで掘り込む。その後、例えばフッ酸系のウエットエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、例えば、半導体層２０をエッチングストップ層２５Ｂまで掘り込む。このようにして分離溝２０Ｂを形成する（図１１参照）。その後、上記のハードマスクを除去する。
【００３９】
次に、例えばＣＶＤ法などを用いて、新たに、所定のパターンのハードマスク（ＳｉＯ2等からなる膜）を形成する。次に、例えばドライエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、リッジ部２０Ａの両脇部分に相当する箇所を、エッチングストップ層２５Ａに到達する直前まで掘り込む。その後、例えばフッ酸系のウエットエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、例えば、半導体層２０をエッチングストップ層２５Ａまで掘り込む。このようにしてリッジ部２０Ａおよび２つの土手部２０Ｃを形成する（図１２Ａ，図１２Ｂ，図１２Ｃ参照）。その後、上記のハードマスクを除去する。
【００４０】
なお、ウエットエッチングを用いずに、ドライエッチングだけで、分離溝２０Ｂ、リッジ部２０Ａおよび２つの土手部２０Ｃを形成してもよい。ドライエッチングの場合には、光干渉をモニターすることにより、エッチング深さを高精度かつリアルタイムに把握することができる。例えば、エッチングストップ層２５Ｂや、エッチングストップ層２５Ａに到達すると、光干渉によって光強度が変化するので、光強度の変化を捉えることにより、エッチングストップ層２５Ｂや、エッチングストップ層２５Ａの表面に到達したことを認識することができる。
【００４１】
次に、例えばＣＶＤ法などを用いて、分離溝２０Ｂ、リッジ部２０Ａおよび２つの土手部２０Ｃを含む表面全体に、絶縁層２８を形成する（図１３参照）。次に、例えばＣＶＤ法などを用いて、絶縁層２８のうち、土手部２０Ｃの直上に誘電体層２９を形成する。次に、例えば蒸着法などを用いて、絶縁層２８のうち、各利得領域２０ａの直上に形成された開口内に利得電極３１を形成するとともに、絶縁層２８のうち、各Ｑスイッチ領域２０ｂの直上に形成された開口内にＱスイッチ電極３２を形成する（図１３参照）。さらに、例えば蒸着法などを用いて、利得電極３１およびＱスイッチ電極３２の形成と同時に、絶縁層２８のうち、分離領域２０ｃの表面上に分離電極３３を形成する（図１３参照）。次に、例えば蒸着法などを用いて、絶縁層２８および誘電体層２９上に、パッド電極３４，３５，３６を形成する。このとき、パッド電極３５とパッド電極３６とが互いに短絡するのを防ぐために、パッド電極３６を形成する前に、あらかじめ、パッド電極３５のうち、パッド電極３６を形成する表面上に、ＳｉＯ2等からなる絶縁層２８Ａ（図７参照）を形成しておく。さらに、必要に応じて、例えばめっき法を用いて、パッド電極３４，３５，３６を厚膜化する。パッド電極３４，３５，３６を厚膜化することにより、パッド電極３４，３５，３６が、リッジ部２０Ａと土手部２０Ｃとの間で断切れするのを防ぐことができる。
【００４２】
次に、必要に応じて、基板１０の裏面を研磨して、基板１０厚さを所望の厚さに調整する。次に、例えば蒸着法などを用いて、基板１０の裏面に、下部電極４０を形成する。次に、基板１０（ウェア）をへき開することにより、前端面Ｓ１および後端面Ｓ２を形成する。最後に、前端面Ｓ１に反射防止膜を形成するとともに、後端面Ｓ２に多層反射膜を形成する。このようにして、半導体レーザ１が製造される。
【００４３】
このようにして製造された半導体レーザ１では、駆動回路（例えば後述のレーザドライバ３０４）が、例えば振幅が数Ｖ、パルス幅がｎｓオーダー（例えば１ｎｓ程度）の順バイアス（パルス電圧Ｖ１）を出力する。これにより、利得領域２０ａ（利得電極３１）の電圧が、例えば、図１５、図１６に示したように、パルス電圧Ｖ１となる。さらに、駆動回路（例えば後述のレーザドライバ３０４）が、例えばマイナス数Ｖの逆バイアス（電圧Ｖ２）（電圧Ｖ２＜０）を出力する。これにより、Ｑスイッチ領域２０ｂ（Ｑスイッチ電極３２）の電圧が、例えば、図１５、図１６に示したように、電圧Ｖ２となる。さらに、駆動回路（例えば後述のレーザドライバ３０４）が、例えばプラス数Ｖの順バイアス（電圧Ｖ３）（電圧Ｖ３＞パルス電圧Ｖ１）を出力する。これにより、分離領域２０ｃの電圧が、例えば、図１５、図１６に示したように、電圧Ｖ３となる。
【００４４】
このとき、電圧Ｖ２が、例えば、図１５に示したようにＤＣ（固定値）であってもよいし、図１６に示したように、パルス電圧Ｖ１の印加に応じたパルス電圧であってもよい。電圧Ｖ２が、例えば、パルス電圧Ｖ１の立ち上がり時からピーク時までの期間を含む期間に負方向に大きくなるパルス電圧であってもよい。電圧Ｖ３は、例えば、図１５，図１６に示したようにＤＣ（固定値）となっている。このとき、利得領域２０ａでは、パルス電圧Ｖ１の印加に伴って、利得領域２０ａに流れる電流が大きくなるにつれて、活性層２３にキャリアが次第に蓄積される。そして、キャリア密度が発振閾値を超えた時点で、光子密度が急速に上昇してレーザ発振が起こる。これにより、蓄積された電子−正孔対が急速に消費され、発振閾値密度を下回った時点から光子密度が急速に減少してレーザ発振が停止する。これにより、図１７の太線に示したように、パルス電圧Ｖ１自体のパルス幅よりも短いパルス幅（例えば２００ｐｓ以下のパルス幅）のレーザ光パルスが得られる。
【００４５】
なお、図１７の破線は、Ｑスイッチ領域２０ｂを接地した場合のレーザ光パルスの一例を表したものである。図１７の破線に示したレーザ光パルスでは、パルス幅がサブｎｓ程度となっている。Ｑスイッチ領域２０ｂを接地した場合には、Ｑスイッチ領域２０ｂに生成した光起電流による電圧降下が少なく、Ｑスイッチ領域２０ｂが、電圧変動の少ない吸収体として動作するので、パルス電圧Ｖ１の波形に近い光パルスが得られる。
【００４６】
Ｑスイッチ動作における活性層のキャリア密度の振舞について、ＴＲＥ：Traveling-wave rate equation（参考文献：Ultrafast diode lasers, Peter Vasilev, Atech House P ublishers）でモデリング出来る事が知られている。図１８、図１９、図２０は、ＴＲＥ法を参考に本発明者らが独自に半導体レーザ１に準じたモデルを検証した結果の一例を表したものである。図１８は、共振器長１０００μｍにおいて２つの利得領域２０ａを設け、４Ａのステップ電流を入力した後の過渡応答を表したものである。図１９は、共振器長１０００μｍにおいて５つの利得領域２０ａを設け、４Ａのステップ電流を入力した後の過渡応答を表したものである。図２０は、共振器長１０００μｍにおいて９つの利得領域２０ａを設け、４Ａのステップ電流を入力した後の過渡応答を表したものである。図１８、図１９、図２０のいずれにおいても、Ｑスイッチ領域２０ｂには逆バイアスが印加されている。
【００４７】
利得領域２０ａのキャリア密度は徐々に増加して０．６ｎｓ程度でピーク値（１．２×１０25ｃｍ-3）に達する。一方、利得領域２０ａの端では、キャリア密度は透明キャリア密度よりも少し多い程度で飽和している。これは、それぞれの利得領域２０ａ内の光により誘導放出が促進されてしまうためである。図１９では、誘導放出によるキャリア密度が低減される領域が減少する。図２０では、平均的なキャリア密度が増加していることがわかる。このように、利得領域２０ａに高電流注入するＱスイッチ半導体レーザでは、それぞれの利得領域２０ａの長さが５００μｍ以下、望ましくは３００μｍ以下となっていることが好ましい。ただし、共振器長の分割数の増加により分離領域数が増加し、利得領域２０ａとＱスイッチ領域２０ｂとの間の部分の合成抵抗が低下してしまう。合成抵抗が１００ｋオーム以上になるように分割数を調整することが好ましい。
【００４８】
利得領域２０ａのキャリア寿命はキャリア密度の二乗に依存する。そのため、利得領域２０ａのキャリア寿命は高電流注入時に飽和する。一般的な半導体レーザでは、飽和キャリア密度よりも十分低いキャリア密度でレーザ発振する。利得領域２０ａの飽和キャリア密度における最大利得よりも、Ｑスイッチ領域２０ｂの損失がぎりぎり小さくなるように逆バイアスを調整するとレーザ発振が生じる。図１５に従って、例えば逆バイアスが高抵抗を介して印加される場合、Ｑスイッチ領域２０ｂの光電流により電圧降下が起こるので、逆バイアスが小さくなり半導体レーザ１のＱ値が急激に増加する。これにより高い尖頭値を持つパルス光が得られる。利得領域２０ａからＱスイッチ領域２０ｂへの電流リークが大きくなると、高抵抗で電圧降下する。そのため、Ｑスイッチ領域２０ｂへの逆バイアスの印加が困難になるほか、Ｑ値の変動が小さくなりパルス光の尖頭値が低下する、またはパルス幅が増加するなど望ましくない影響が出る。このようなパッシブＱスイッチ方式として、本実施の形態に係る半導体レーザ１の構造を適用できる。
【００４９】
一方で、図１８、図１９、図２０に示したように、利得領域２０ａのキャリア密度は０．６ｎｓ程度遅れてピーク値に達する。図１６に従って、利得領域２０ａのパルス電流を印加する前に、Ｑスイッチ領域２０ｂに逆バイアスを印加し、利得領域２０ａのキャリア密度が飽和した後にＱスイッチ領域２０ｂの損失をアクティブに低下させると利得は損失を上回りレーザ発振が生じる。Ｑスイッチ領域２０ｂの光電流はパッシブＱスイッチ方式と同様に、電圧降下する。そのため、Ｑ値の増加速度が高まり、高い尖頭値を持つパルス光が得られる。キャリア密度の飽和時間は活性層２３の構造などに依存するため、概ね３ｎｓ以内である。従って、利得領域２０ａ用のパルス電流の幅が５ｎｓ以上であっては無効電流が増加するため望ましくない。
【００５０】
[効果]
次に、本実施の形態に係る半導体レーザ１の効果について説明する。
【００５１】
近年の３Ｄ形状測定技術の発展は目覚ましく、ゲームデバイスや各種エレクトロニクス製品におけるジェスチャー入力や自動車の予防安全、自動運転の分野で積極的に活用されている。ＴＯＦ（Time of flight）法を用いたレーザレーダは、対象物に照射したパルス光が散乱され戻るまでの時間を計測し、対象物までの距離を計測する直接的な手法であり、広く用いられている。レーザレーダでは、システムを構成するデバイス性能により利用範囲が制限される。レーザ光源のパルスエネルギーが高い程、測定距離が長くなり、また距離精度が向上する。パルス光を直接発生することの可能な半導体レーザは小型かつ安価に提供でき、電気光変換効率が高く、また低消費電力化できるなど産業上のメリットが多い。B. Lanzらは可飽和吸収特性を備えたワイドストライプ型の半導体レーザでパルス幅８０ｐｓ、パルスエネルギー３ｎＪを得ている（Brigitte Lanz, Boris S. Ryvkin, Eugene A. Avrutin, and Juha T. Kostamovaara, "Performance improvement by a saturable absorber in gain-switched asymmetric-waveguide laser diodes." Opt. Express 2978
1, V0l. 21, 2013）。
【００５２】
半導体レーザでパルスエネルギーを増加するためには、利得領域に注入されるキャリア数を増加する必要がある。そのため、活性層を厚くしたり、ストライプ幅を広くしたりする他、可飽和吸収領域に逆バイアスを印加してＱ値の変化を大きくしたりする。このように共振器内のＱ値を変化させる方式はＱスイッチ型半導体レーザと呼ばれる。パッシブＱスイッチ型半導体レーザは受動的にＱ値の変化を誘発する。アクティブＱスイッチ型のパルス半導体レーザはＱスイッチ領域に印加する逆バイアスを変調してさらにＱ値の変化を大きくできる。更にパルスエネルギーを大きくするためにはＱ値の変化を大きくし、利得領域への印加電圧をより大きくする必要がある。特にストライプ幅数μｍ以下のナローストライプ構造でＷクラスのパルス尖頭値を得る場合には、Ｑスイッチ領域と利得領域の電位差が大きくなり１０Ｖ以上に達する。
【００５３】
しかしながら、ＡｌＧａＡｓ等からなる従来のＱスイッチ型のパルス半導体レーザでは、Ｑスイッチ領域と利得領域との間の抵抗が小さい。そのため、Ｑスイッチ領域と利得領域との電位差が大きくなると、Ｑスイッチ領域と利得領域との間のリーク電流が増大する。このようなリーク電流は、様々な要因によりＱスイッチ動作を阻害する。例えば、パッシブＱスイッチ型のパルス半導体レーザにおいては、Ｑスイッチ領域の光電流よりもリーク電流が大きくなると、Ｑ値の変化が小さくなる。アクティブＱスイッチ型のパルス半導体レーザにおいては、スイッチング素子の許容電流を大きくする必要があり、スイッチング速度が低下する。
【００５４】
Ｑスイッチ領域と利得領域との間の抵抗を増加させる方法として、分離領域に溝を形成することが考えられる。分離領域に溝を形成することにより、導波ロスが増大する他に、分離領域での光反射により利得領域内で誘導放出が増加したり、レーザ発振によりパルスエネルギーが低下する。２電極間の光学的な結合を保存したまま２電極間の抵抗を増大する手法として、発光領域から離れた領域に、基板にまで達する分離溝を設けるとともに、発光領域近傍には、表層のｎ型ＧａＡs電極層だけを除去することが提案されている（特開平１−２６２６８３号公報）。しかし、このようにした場合であっても、ｎ型ＧａＡs電極層の下にはｐ型ＡｌＧaＡｓクラッド層があるので、ｐ型ＡｌＧaＡｓクラッド層を介して電流リークが生じてしまう。２電極間の抵抗を増大する他の方法として、２電極間にイオン注入する方法が提案されている（特開２００８−２５８２７４号公報）。しかし、このようにした場合には、イオン注入による欠陥の増加により、導波ロスが増加し、長期信頼性が低下する可能性がある。また、イオン注入により導電型を反転させる場合、反転領域には、欠陥等による電流パスが生じるので、電流リークによる影響が無視できない。
【００５５】
一方、本実施の形態に係る半導体レーザ１では、Ｑスイッチ領域２０ｂに逆バイアス電圧が印加されており、さらに、分離領域２０ｃの逆バイアス電圧が小さく、十分ではないときには、例えば、図１４Ａに示したように、活性層２３のうち、Ｑスイッチ領域２０ｂの下部に相当する部分と、第１上部クラッド層２５のうち、Ｑスイッチ領域２０ｂと分離領域２０ｃとの境界部分とに空乏領域３７が形成されている。しかし、分離領域２０ｃの逆バイアス電圧が大きくなると、例えば、図１４Ｂに示したように、活性層２３のうち、Ｑスイッチ領域２０ｂの下部に相当する部分と、活性層２３、上部ガイド層２４および第１上部クラッド層２５のうち、Ｑスイッチ領域２０ｂと分離領域２０ｃとの境界部分とに空乏領域３７が形成される。ここで、活性層２３の厚さが２００ｎｍ、上部ガイド層２４の厚さが１００ｎｍ、第１上部クラッド層２５の厚さが３５０ｎｍとなっており、さらに、活性層２３、上部ガイド層２４および第１上部クラッド層２５の平均的なキャリア密度が１×１０17ｃｍ-3となっている場合に、Ｑスイッチ領域２０ｂに−１０Ｖの逆バイアス電圧が印加されているときには、空乏領域３７の上端は、ｐｎジャンクション２０Ｊから３７５ｎｍである。また、活性層２３の厚さが２００ｎｍ、上部ガイド層２４の厚さが１００ｎｍ、第１上部クラッド層２５の厚さが３５０ｎｍとなっており、さらに、活性層２３、上部ガイド層２４および第１上部クラッド層２５の平均的なキャリア密度が５×１０16ｃｍ-3となっている場合に、Ｑスイッチ領域２０ｂに−１０Ｖの逆バイアス電圧が印加されているときには、空乏領域３７の上端は、ｐｎジャンクション２０Ｊから５５０ｎｍである。いずれの場合にも、空乏領域３７の上端は、活性層２３の上方にある。従って、光吸収により生成したホールは、活性層２３にかかる電界により速やかに排出され、光吸収量が増加する。さらに、空乏領域３７は、分離領域２０ｃにまで広がるので、利得領域２０ａとＱスイッチ領域２０ｂとの間（つまり、分離領域２０ｃ）が高抵抗化し、１００ｋオーム以上となる。その結果、利得領域２０ａからＱスイッチ領域２０ｂへの電流リークを１ｍＡ以下とすることができ、ほとんど無視できるほど小さくすることができる。また、利得領域２０ａのキャリアの光散乱が抑制されて、注入キャリア密度が増大するので、半導体レーザ１を高出力化することができる。
【００５６】
＜２．第１の実施の形態の変形例＞
次に、上記実施の形態に係る半導体レーザ１の変形例について説明する。
【００５７】
[変形例Ａ]
上記実施の形態において、例えば、図２１に示したように、駆動回路（例えば後述のレーザドライバ３０４）から出力される電圧Ｖ３が、パルス電圧Ｖ１の印加に応じたパルス電圧波形を含んでいてもよい。電圧Ｖ３は、例えば、利得領域２０ａにパルス電圧Ｖ１が印加された後（例えば、パルス電圧Ｖ１のピークが過ぎた時）に負方向にピークとなるパルス電圧波形を含んでいてもよい。電圧Ｖ３において、上述のパルス電圧波形は、パルス電圧Ｖ１が利得領域２０ａに印加されている期間であって、かつ、パルス電圧Ｖ１のピークを過ぎた期間内に負方向にピークとなるパルス電圧波形を含んでいてもよい。つまり、電圧Ｖ３は、パルス電圧Ｖ１が利得領域２０ａに印加されている期間内に立ち下がるパルス電圧波形を含んでいてもよい。
【００５８】
このとき、駆動回路（例えば後述のレーザドライバ３０４）は、図２１の一点鎖線で示したように、例えばマイナス数Ｖの逆バイアス（電圧Ｖ２）（電圧Ｖ２＜０）を出力する。しかし、電圧Ｖ３における、負方向にピークとなるパルス電圧波形によって、Ｑスイッチ領域２０ｂ（Ｑスイッチ電極３２）の電圧Ｖ２’には、正方向にピークとなるパルス電圧変動が引き起こされる。電圧Ｖ２’は、例えば、利得領域２０ａにパルス電圧Ｖ１が印加された後（例えば、パルス電圧Ｖ１のピークが過ぎた時）に正方向にピークとなるパルス電圧波形を含んでいる。つまり、電圧Ｖ３は、駆動回路（例えば後述のレーザドライバ３０４）から出力されたアクティブ波形であり、電圧Ｖ２は、電圧Ｖ３による電圧変動によって生じたパッシブ波形である。
【００５９】
このようにした場合には、空乏領域３７が図１４Ｂの状態から図１４Ａの状態に移行し、すなわち利得領域２０ａとＱスイッチ領域２０ｂ間にリーク電流が生成される。リーク電流はＱスイッチ領域２０ｂの抵抗により電圧降下を引き起こし、Ｑスイッチ領域２０ｂの損失をアクティブに低下させると利得は損失を上回りレーザ発振が生じる。Ｑスイッチ領域２０ｂの光電流は、パッシブＱスイッチ方式と同様に電圧降下するので、Ｑ値の増加速度を高め、高い尖頭値を持つパルス光が得られる。
【００６０】
[変形例Ｂ]
上記実施の形態およびその変形例において、例えば、図２２に示したように、分離領域２０ｃの幅（リッジ部２０Ａの幅方向の幅）Ｄ３は、利得領域２０ａの幅Ｄ１およびＱスイッチ領域２０ｂの幅Ｄ２と等しくなっていてもよい。このようにした場合であっても、分離溝２０Ｂに光ロスは非常に小さいので、半導体レーザ１を高出力化することができる。
【００６１】
[変形例Ｃ]
上記実施の形態およびその変形例において、例えば、図２３に示したように、不純物拡散領域２５Ｃがリッジ部２０Ａ内にだけ設けられていてもよい。このようにした場合であっても、不純物拡散領域２５Ｃ内の不純物密度を均質化することは可能である。
【００６２】
[変形例Ｄ]
上記実施の形態およびその変形例において、例えば、図２４に示したように、Ｑスイッチ領域２０ｂにおいても、不純物拡散領域２５Ｃと同様のもの（不純物拡散領域２５Ｄ）が設けられていてもよい。この場合、ｐｎジャンクション２０Ｊは、上記実施の形態およびその変形例と同様、リッジ部２０Ａの両脇のすそ野に相当する部分よりも低い位置に形成される。従って、空乏領域３７は、分離領域２０ｃにまで広がるので、利得領域２０ａとＱスイッチ領域２０ｂとの間（つまり、分離領域２０ｃ）が高抵抗化し、１００ｋオーム以上となる。その結果、利得領域２０ａからＱスイッチ領域２０ｂへの電流リークを１ｍＡ以下とすることができ、ほとんど無視できるほど小さくすることができる。
【００６３】
[変形例Ｅ]
上記実施の形態およびその変形例において、例えば、図２５、図２６、図２７に示したように、エッチングストップ層２５Ａ，２５Ｂが省略されていてもよい。
【００６４】
＜２．第２の実施の形態＞
次に、本開示の第２の実施の形態に係る距離測定装置３について説明する。図２８は、距離測定装置３の概略構成例を表したものである。距離測定装置３は、ＴＯＦ（Time Of Flight）方式により被検体１００までの距離を測定するものである。距離測定装置３は、光源として半導体レーザ装置２を備えたものである。距離測定装置３は、例えば、半導体レーザ装置２、受光部３０１、レンズ３０２，３０２、レーザドライバ３０４、増幅部３０５、計測部３０６、制御部３０７および演算部３０８を備えている。
【００６５】
受光部３０１は、被検体１００で反射された光を検出する。受光部３０１は、例えば、フォトディテクタによって構成されている。受光部３０１は、アバランシェフォトダイオード（ＡＰＤ）、シングルフォトンアバランシェダイオード（ＳＰＡＤ）、または、マルチピクセルシングルフォトンアバランシェダイオード（ＭＰ−ＳＰＡＤ）などによって構成されていてもよい。レンズ３０２は、半導体レーザ装置２から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ３０３は、被検体１００で反射された光を集光し、受光部３０１に導くためのレンズであり、集光レンズである。
【００６６】
レーザドライバ３０４は、例えば、半導体レーザ装置２（半導体レーザ１）を駆動するためのドライバ回路である。増幅部３０５は、例えば、受光部３０１から出力された検出信号を増幅するためのアンプ回路である。計測部３０６は、例えば、増幅部３０５から入力された信号と、参照信号との差分に対応する信号を生成するための回路である。計測部３０６は、例えば、Time to Digital Converter (TDC)によって構成されている。参照信号は、制御部３０７から入力される信号であってもよいし、半導体レーザ装置２の出力を直接検出する検出部の出力信号であってもよい。制御部３０７は、例えば、受光部３０１、レーザドライバ３０４、増幅部３０５および計測部３０６を制御するプロセッサである。演算部３０８は、計測部３０６で生成された信号に基づいて、距離情報を導出する回路である。
【００６７】
距離測定装置３は、例えば、図２９に示したように、レンズ３０２と被検体１００との間に偏光ビームスプリッタ（ＰＢＳ）３０９を備えるとともに、ＰＢＳ３０９で反射された光を受光部３０１に入射させる反射ミラー３１０を備えていてもよい。このようにした場合には、半導体レーザ装置２から出射された光と、被検体１００で反射した光が、ＰＢＳ３０９と、被検体１００との間で同じ光路を通るので、計測精度を向上させることができる。
【００６８】
距離測定装置３は、例えば、図３０に示したように、レンズ３０２と被検体１００との間に、半導体レーザ装置２から出射された光を走査させる走査部３１１を備えていてもよい。走査部３１１は、例えば、被検体１００の１軸上の距離情報、すなわち２次元計測を行うようになっている。図２９の距離測定装置３は、被検体１００の一か所のみの距離計測、すなわち距離方向のみの1次元計測を行うようになっていた。一方、図３０の距離測定装置３は、走査部３１１を備えているので、２次元計測を行うことができる。
【００６９】
走査部３１１は、例えば、被検体１００の２軸上の距離情報、すなわち３次元計測を行うようになっていてもよい。このようにした場合には、図３０の距離測定装置３は、３次元計測を行うことができる。
【００７０】
距離測定装置３は、例えば、図３１に示したように、ＰＢＳ３０９、反射ミラー３１０および走査部３１１を備えていてもよい。このようにした場合には、計測精度を向上させることができるだけでなく、２次元計測または３次元計測を行うことができる。
【００７１】
本実施の形態では、距離測定装置３において、光源として半導体レーザ装置２が用いられている。これにより、高出力のレーザ光を出射させることができるので、検出精度を向上させることができる。
【００７２】
本実施の形態では、距離測定装置３において、光源として半導体レーザ装置２が用いられている。これにより、高出力のレーザ光を出射させることができるので、検出精度を向上させることができる。
【００７３】
以上、複数の実施の形態およびそれらの変形例を挙げて本開示を説明したが、本開示は上記各実施の形態に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００７４】
また、例えば、本開示は以下のような構成を取ることができる。
（１）
半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に備えるとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を備えた半導体レーザであって、
前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
当該半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに備えた
半導体レーザ。
（２）
前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第１異組成比半導体層を有し、
前記底面は、前記第１異組成比半導体層の上面の一部である
（１）に記載の半導体レーザ。
（３）
前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第２異組成比半導体層を有し、
前記リッジ部の両脇のすそ野に相当する部分の上面は、前記第２異組成比半導体層の上面の一部である
（２）に記載の半導体レーザ。
（４）
前記底面と、前記リッジ部の両脇のすそ野に相当する部分の上面とは、ともに、ウエットエッチングにより形成された面である
（１）ないし（３）のいずれか１つに記載の半導体レーザ。
（５）
当該半導体レーザは、前記リッジ部の両脇のすそ野に相当する部分よりも低い位置に、ｐｎジャンクションを有する
（１）ないし（４）のいずれか１つに記載の半導体レーザ。
（６）
前記第２半導体層は、各前記利得領域に対応する部分に、各前記Ｑスイッチ領域に対応する部分と比べて不純物濃度の相対的に高い前記第２導電型の不純物拡散領域を有する
（１）ないし（５）のいずれか１つに記載の半導体レーザ。
（７）
光源として半導体レーザを備え、
前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有する
電子機器。
（８）
前記半導体レーザを駆動する駆動部をさらに備え、
前記駆動部は、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
（７）に記載の電子機器。
（９）
前記電極に印加される順バイアスは、前記利得領域にパルス電圧が印加されている期間であって、かつ前記利得領域に印加されるパルス電圧波形のピークを過ぎた期間内に負方向にピークとなるパルス電圧波形を有する
（７）に記載の電子機器。
（１０）
半導体レーザの駆動方法であって、
前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有し、
当該駆動方法では、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
半導体レーザの駆動方法。
（１１）
前記パルス電圧のパルス幅はｎｓオーダーである
（１０）に記載の半導体レーザの駆動方法。
（１２）
前記順バイアスはＤＣである
（１１）に記載の半導体レーザの駆動方法。
【００７５】
本出願は、日本国特許庁において２０１６年８月２３日に出願された日本特許出願番号第２０１６−１６２７７３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【００７６】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2018037697.tif 000003
【図２】
2018037697.tif 000004
【図３】
2018037697.tif 000005
【図４】
2018037697.tif 000006
【図５】
2018037697.tif 000007
【図６】
2018037697.tif 000008
【図７】
2018037697.tif 000009
【図８】
2018037697.tif 000010
【図９】
2018037697.tif 000011
【図１０】
2018037697.tif 000012
【図１１】
2018037697.tif 000013
【図１２Ａ】
2018037697.tif 000014
【図１２Ｂ】
2018037697.tif 000015
【図１２Ｃ】
2018037697.tif 000016
【図１３】
2018037697.tif 000017
【図１４Ａ】
2018037697.tif 000018
【図１４Ｂ】
2018037697.tif 000019
【図１５】
2018037697.tif 000020
【図１６】
2018037697.tif 000021
【図１７】
2018037697.tif 000022
【図１８】
2018037697.tif 000023
【図１９】
2018037697.tif 000024
【図２０】
2018037697.tif 000025
【図２１】
2018037697.tif 000026
【図２２】
2018037697.tif 000027
【図２３】
2018037697.tif 000028
【図２４】
2018037697.tif 000029
【図２５】
2018037697.tif 000030
【図２６】
2018037697.tif 000031
【図２７】
2018037697.tif 000032
【図２８】
2018037697.tif 000033
【図２９】
2018037697.tif 000034
【図３０】
2018037697.tif 000035
【図３１】
2018037697.tif 000036
【国際調査報告】
2018037697.tif 000037
2018037697.tif 000038
2018037697.tif 000039
2018037697.tif 000040