(57)【要約】  本技術は、より高品質な画像を得ることができるようにする撮像素子および電子機器に関する。撮像素子は、所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、入力センス部は、カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、第１のトランジスタのゲートと、第２のトランジスタのゲートとの間に設けられたスイッチと、一方の電極がスイッチと、カレントミラー回路の出力側の第２のトランジスタのゲートとの間に接続され、他方の電極が所定の電源に接続された容量素子とを有する。本技術は撮像素子に適用することができる。
2017159394.tif 000002
【特許請求の範囲】
【請求項１】
所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、
前記入力センス部は、
カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、
一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子と
を有する
撮像素子。
【請求項２】
前記スイッチは、前記ノイズの補正を行う前の期間ではオンされ、前記ノイズの補正を行う期間ではオフされる
請求項１に記載の撮像素子。
【請求項３】
前記入力センス部は、
前記第１のトランジスタとグランドとの間に接続された第１の抵抗と、
前記第２のトランジスタとグランドとの間に接続された第２の抵抗と
をさらに備える請求項１に記載の撮像素子。
【請求項４】
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の遅れ位相の調整を行う遅れ位相調整部をさらに備える
請求項１に記載の撮像素子。
【請求項５】
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の進み位相の調整を行う進み位相調整部をさらに備える
請求項１に記載の撮像素子。
【請求項６】
前記ノイズ補正信号のDCゲインを調整するゲイン調整部をさらに備える
請求項１に記載の撮像素子。
【請求項７】
前記入力センス部により生成された前記ノイズ補正信号のDC成分をカットするDCカット部をさらに備える
請求項１に記載の撮像素子。
【請求項８】
前記所定の電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、
波形がスロープ状に変化する参照信号を生成する参照信号生成部と、
前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータと
をさらに備える請求項１に記載の撮像素子。
【請求項９】
電流をフォースし、前記入力センス部により生成された前記ノイズ補正信号の位相を反転させるDCフォース部をさらに備える
請求項１に記載の撮像素子。
【請求項１０】
前記所定の電源とは異なる電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、
前記所定の電源に接続され、波形がスロープ状に変化する参照信号を生成する参照信号生成部と、
前記DCフォース部により位相が反転された前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータと
をさらに備える請求項９に記載の撮像素子。
【請求項１１】
所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、
前記入力センス部は、
カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、
一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子と
を有する
電子機器。
【請求項１２】
所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、
前記入力センス部は、
コンダクタンスが一定とされた第１のトランジスタのゲートに接続された第２のトランジスタと、
前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、
一方の電極が前記スイッチと、前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子と
を有する
撮像素子。
【請求項１３】
前記スイッチは、前記ノイズの補正を行う前の期間ではオンされ、前記ノイズの補正を行う期間ではオフされる
請求項１２に記載の撮像素子。
【請求項１４】
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の遅れ位相の調整を行う遅れ位相調整部をさらに備える
請求項１２に記載の撮像素子。
【請求項１５】
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の進み位相の調整を行う進み位相調整部をさらに備える
請求項１２に記載の撮像素子。
【請求項１６】
前記ノイズ補正信号のDCゲインを調整するゲイン調整部をさらに備える
請求項１２に記載の撮像素子。
【請求項１７】
前記入力センス部により生成された前記ノイズ補正信号のDC成分をカットするDCカット部をさらに備える
請求項１２に記載の撮像素子。
【請求項１８】
前記所定の電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、
波形がスロープ状に変化する参照信号を生成する参照信号生成部と、
前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータと
をさらに備える請求項１２に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は撮像素子および電子機器に関し、特に、より高品質な画像を得ることができるようにした撮像素子および電子機器に関する。
【背景技術】
【０００２】
従来、半導体微細加工技術を応用したCCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像素子は、デジタルカメラや携帯電話機等に広く採用されている。【０００３】
このような撮像素子では、画素内に設けられたフォトダイオードにおいて被写体から入射した光が光電変換され、その結果得られた電荷の量に対応する電圧信号が増幅トランジスタおよび垂直信号線を介して読み出され、コンパレータによりAD（Analog to Digital）変換される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−２３３１８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述した撮像素子では、画素の特性上、画素内の増幅トランジスタを経由して垂直信号線に伝搬する電源ノイズが大きく、そのノイズ量は-20dB乃至-30dB程度で伝搬してしまう可能性がある。【０００６】
そのため、例えば外部電源から数十mVp-pで電源ノイズが発生した場合には、垂直信号線には数mV程度としてノイズが伝搬するおそれがあり、画素特性に大きな影響を与えてしまう。すなわち、コンパレータにおいてAD変換時に検出ずれが発生してしまい、得られる画像の画質が低下してしまう可能性がある。【０００７】
本技術は、このような状況に鑑みてなされたものであり、より高品質な画像を得ることができるようにするものである。
【課題を解決するための手段】
【０００８】
本技術の第１の側面の撮像素子は、所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、前記入力センス部は、カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子とを有する。【０００９】
前記スイッチを、前記ノイズの補正を行う前の期間ではオンされ、前記ノイズの補正を行う期間ではオフされるようにすることができる。【００１０】
前記入力センス部には、前記第１のトランジスタとグランドとの間に接続された第１の抵抗と、前記第２のトランジスタとグランドとの間に接続された第２の抵抗とさらに設けることができる。【００１１】
撮像素子には、容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の遅れ位相の調整を行う遅れ位相調整部をさらに設けることができる。【００１２】
撮像素子には、容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の進み位相の調整を行う進み位相調整部をさらに設けることができる。【００１３】
撮像素子には、前記ノイズ補正信号のDCゲインを調整するゲイン調整部をさらに設けることができる。【００１４】
撮像素子には、前記入力センス部により生成された前記ノイズ補正信号のDC成分をカットするDCカット部をさらに設けることができる。【００１５】
撮像素子には、前記所定の電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、波形がスロープ状に変化する参照信号を生成する参照信号生成部と、前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータとをさらに設けることができる。【００１６】
撮像素子には、電流をフォースし、前記入力センス部により生成された前記ノイズ補正信号の位相を反転させるDCフォース部をさらに設けることができる。【００１７】
撮像素子には、前記所定の電源とは異なる電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、前記所定の電源に接続され、波形がスロープ状に変化する参照信号を生成する参照信号生成部と、前記DCフォース部により位相が反転された前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータとをさらに設けることができる。【００１８】
本技術の第１の側面においては、入力センス部により所定の電源で発生したノイズを補正するためのノイズ補正信号が生成される。前記入力センス部には、カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子とが設けられる。【００１９】
本技術の第２の側面の電子機器は、所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、前記入力センス部は、カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子とを有する。【００２０】
本技術の第２の側面においては、入力センス部により所定の電源で発生したノイズを補正するためのノイズ補正信号が生成される。前記入力センス部には、カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子とが設けられる。【００２１】
本技術の第３の側面の撮像素子は、所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、前記入力センス部は、コンダクタンスが一定とされた第１のトランジスタのゲートに接続された第２のトランジスタと、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、一方の電極が前記スイッチと、前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子とを有する。【００２２】
前記スイッチを、前記ノイズの補正を行う前の期間ではオンされ、前記ノイズの補正を行う期間ではオフされるようにすることができる。【００２３】
撮像素子には、容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の遅れ位相の調整を行う遅れ位相調整部をさらに設けることができる。【００２４】
撮像素子には、容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の進み位相の調整を行う進み位相調整部をさらに設けることができる。【００２５】
撮像素子には、前記ノイズ補正信号のDCゲインを調整するゲイン調整部をさらに設けることができる。【００２６】
撮像素子には、前記入力センス部により生成された前記ノイズ補正信号のDC成分をカットするDCカット部をさらに設けることができる。【００２７】
撮像素子には、前記所定の電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、波形がスロープ状に変化する参照信号を生成する参照信号生成部と、前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータとをさらに設けることができる。【００２８】
本技術の第３の側面においては、入力センス部により、所定の電源で発生したノイズを補正するためのノイズ補正信号が生成される。前記入力センス部には、コンダクタンスが一定とされた第１のトランジスタのゲートに接続された第２のトランジスタと、前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、一方の電極が前記スイッチと、前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子とが設けられる。
【発明の効果】
【００２９】
本技術の第１の側面乃至第３の側面によれば、より高品質な画像を得ることができる。
【図面の簡単な説明】
【００３０】
【図１】撮像素子の構成例を示す図である。
【図２】ノイズ補正回路について説明する図である。
【図３】ノイズ補正回路について説明する図である。
【図４】電源ノイズの周波数特性について説明する図である。
【図５】ノイズ補正回路の構成例を示す図である。
【図６】撮像素子の構成例を示す図である。
【図７】アナログ電源用ノイズ補正回路の構成例を示す図である。
【図８】ノイズ補正回路の他の構成例を示す図である。
【図９】撮像装置の構成例を示す図である。
【図１０】固体撮像素子を使用する使用例を示す図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照して、本技術を適用した実施の形態について説明する。
【００３２】
〈第１の実施の形態〉
〈撮像素子の構成例〉
本技術は、撮像素子、撮像素子を備える撮像装置や携帯型電話機などの電子機器に関するものであり、特に電源から発生するノイズの伝搬によって生じる画像の画質の低下を軽減させ、より高品質な画像を得ることができるようにしたものである。
【００３３】
本技術では、対象となる電源ノイズは、主に撮像素子の画素内の増幅トランジスタを経由して垂直信号線に伝搬することでコンパレータの検出ずれを引き起こす画素電源のノイズであり、コンパレータ等での検出ずれにより画質低下を引き起こす要素があるものである。本技術は、電源ノイズに対して簡易的かつ高精度にノイズキャンセルできる手法であり、同時に低消費電力化と高い汎用性も実現することができる。
【００３４】
図１は、本技術を適用した撮像素子の一実施の形態の構成例を示す図である。
【００３５】
図１に示す撮像素子１１は、例えばCCDやCMOSイメージセンサなどからなる。撮像素子１１は、画素回路２１、ノイズ補正回路２２、定電流源２３、抵抗２４、コンパレータ２５、および垂直信号線２６を有している。
【００３６】
なお、より詳細には、撮像素子１１には図示せぬ複数の画素回路２１が設けられている。また、それらの画素回路２１からの出力をAD変換するための定電流源２３乃至コンパレータ２５からなるADコンバータも複数設けられているが、それらの図示は省略されている。
【００３７】
画素回路２１は、被写体から入射した光を光電変換して、入射光の受光量に応じた画素信号を生成する。画素回路２１は、フォトダイオード３１、転送トランジスタ３２、浮遊拡散領域３３、増幅トランジスタ３４、選択トランジスタ３５、およびリセットトランジスタ３６を有している。
【００３８】
画素回路２１では、フォトダイオード３１と浮遊拡散領域３３とが転送トランジスタ３２を介して接続されている。また、浮遊拡散領域３３と画素電源との間にはリセットトランジスタ３６が接続されており、さらに浮遊拡散領域３３には増幅トランジスタ３４のゲートが接続されている。増幅トランジスタ３４のドレインは画素電源に接続されており、増幅トランジスタ３４のソースは選択トランジスタ３５を介して垂直信号線２６に接続されている。
【００３９】
画像の撮影時には、被写体からの光がフォトダイオード３１により受光されて光電変換され、その結果得られた電荷がフォトダイオード３１に蓄積される。そして、転送トランジスタ３２のゲートに電圧が印加されてオンされると、フォトダイオード３１と浮遊拡散領域３３とが電気的に接続され、フォトダイオード３１の電荷が転送トランジスタ３２を介して浮遊拡散領域３３に転送され、電圧に変換される。
【００４０】
また、垂直信号線２６に接続された選択トランジスタ３５のゲートに電圧が印加されると、浮遊拡散領域３３の電圧に応じた画素信号が増幅トランジスタ３４、選択トランジスタ３５、および垂直信号線２６を介してコンパレータ２５に供給される。このようにして画素回路２１から出力される画素信号は、フォトダイオード３１により受光された光の量に応じた大きさの信号である。
【００４１】
また、画素回路２１では、リセットトランジスタ３６のゲートに電圧を印加すると、リセットトランジスタ３６がオンされて浮遊拡散領域３３と画素電源とが電気的に接続され、これにより浮遊拡散領域３３がリセットされる。
【００４２】
撮像素子１１では、定電流源２３、抵抗２４、およびコンパレータ２５からADコンバータが構成されており、このADコンバータにより画素回路２１から出力された画素信号がアナログ信号からデジタル信号へと変換される。
【００４３】
コンパレータ２５の一方の入力端子は容量を介して垂直信号線２６に接続され、コンパレータ２５の他方の入力端子は容量を介して定電流源２３、抵抗２４、およびノイズ補正回路２２に接続されている。また、定電流源２３は、画素電源とコンパレータ２５の間に設けられており、抵抗２４はコンパレータ２５とグランドの間に設けられている。さらにノイズ補正回路２２は画素電源とコンパレータ２５の間に設けられている。
【００４４】
この例では、定電流源２３および抵抗２４によりDAC（Digital to Analog Converter）が構成されている。このDACは、画素回路２１から出力された画素信号をAD変換するために用いられる参照信号を生成する参照信号生成部として機能する。
【００４５】
画素信号のAD変換時には、DACにより、波形（電圧値）が時間方向にスロープ状に変化するRamp波である参照信号が生成され、コンパレータ２５に供給される。コンパレータ２５は、垂直信号線２６を介して画素回路２１から供給された画素信号と、DACから供給された参照信号とを比較し、その比較結果に応じた信号を、デジタルの画素信号として出力する。例えば参照信号の値が画素回路２１からの画素信号の値以下となったタイミングで、コンパレータ２５の出力が反転する。
【００４６】
撮像素子１１では、例えばコンパレータ２５による比較を開始してから、コンパレータ２５の出力が反転するまでの期間の長さに応じた信号が、画素回路２１が光を受光して得られた最終的なデジタルの画素信号、つまり撮影された画像上の画素の画素値として出力される。
【００４７】
また、上述したように撮像素子１１では、画素電源からの電源ノイズが、増幅トランジスタ３４および選択トランジスタ３５を介して垂直信号線２６に伝搬する。そのため、この電源ノイズが画素回路２１から出力される画素信号に重畳されてコンパレータ２５に入力されてしまう。そうすると、コンパレータ２５からの出力が反転するタイミングにずれが生じてしまい、正確な画素値の画素信号を得ることができなくなってしまう。
【００４８】
そこで、撮像素子１１には、コンパレータ２５に入力される電源ノイズを補正、すなわちキャンセルするための構成として、ノイズ補正回路２２が設けられている。ノイズ補正回路２２は画素電源における電源ノイズの発生を監視し、画素電源で発生した電源ノイズに基づいて、電源ノイズをキャンセル（補正）するためのノイズ補正信号を生成する。
【００４９】
そして、ノイズ補正回路２２は、生成したノイズ補正信号をDACを介してコンパレータ２５に入力することで、コンパレータ２５において電源ノイズをキャンセルさせる。すなわち、コンパレータ２５には、ノイズ補正信号が重畳された参照信号が入力されることになるので、その参照信号と、画素回路２１からの画素信号との比較時に、画素信号に重畳された電源ノイズがノイズ補正信号によってキャンセルされる。
【００５０】
〈ノイズ補正回路について〉
ところで、上述したノイズ補正回路２２のような回路による電源ノイズ補正では、例えばノイズ補正回路を図２に示す回路構成とし、電源ノイズと同振幅かつ同位相の成分をノイズ補正信号として生成することが考えられる。
【００５１】
図２に示すノイズ補正回路６１は、定電流源および抵抗からなるDAC６２を介して図示せぬコンパレータに接続されている。また、ノイズ補正回路６１は画素電源にも接続されている。
【００５２】
このノイズ補正回路６１では、画素電源で発生した電源ノイズを増幅器構成で受けて電圧から電流の信号への変換が行われる。そして、変換により得られた電流信号であるノイズ補正信号が電源ノイズのAC成分として、DAC６２から出力される参照信号に重畳されてコンパレータへと入力される。
【００５３】
しかしながら、このような構成のノイズ補正回路６１では、増幅器自身が発生させるノイズや、増幅器自身の消費電流の増加が原因となり、特性が悪化してしまう可能性がある。すなわち、消費電流が多くなるだけでなく、増幅器でノイズが発生してしまうので電源ノイズを高精度にキャンセル（補正）することができなくなってしまう。また、増幅器の応答特性が電源ノイズに十分追従できない可能性もある。
【００５４】
また、図２に示したような増幅器を用いる構成ではなく、図３に示す構成のノイズ補正回路を用いて電源ノイズをキャンセルすることも考えられる。なお、図３において図２における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００５５】
図３に示す例では、ノイズ補正回路７１が画素電源とDAC６２との間に設けられており、ノイズ補正回路７１には抵抗８１とトランジスタ８２とが設けられている。
【００５６】
ノイズ補正回路７１では、抵抗８１と、トランジスタ８２の順方向電圧が用いられて電圧信号である電源ノイズが電流信号に変換され、その結果得られた電流信号が電源ノイズのAC成分、つまりノイズ補正信号としてDAC６２から出力される参照信号に重畳される。
【００５７】
しかしながら、このようなノイズ補正回路７１では、常に画素電源に接続されたノイズモニタ端子から大きな電流を引き込んでしまう。つまり、常にノイズ補正回路７１に大きな電流が流れてしまう。このような電流は消費電力の増加やノイズの悪化を引き起こす要因となってしまう。
【００５８】
また、ノイズ補正回路７１では、電圧から電流への変換量がノイズモニタの電源電圧の値に依存する構成となっている。すなわち、ノイズ補正回路７１で得られるノイズ補正信号としての電流の大きさは、抵抗８１の大きさと、トランジスタ８２の順方向電圧の大きさによって定まる。そのため、ノイズ補正回路７１では高い精度で電圧を電流に変換することができず、高精度に電源ノイズをキャンセルすることが困難であった。
【００５９】
さらに、補正対象となる電源ノイズの成分は、画素回路やアナログ回路の伝達特性上、周波数に対して常に一定というわけではなく、一次のローパス特性やハイパス特性が混在したものとなっている。すなわち、例えば図１に示した撮像素子１１においては、電源ノイズの経路上にある増幅トランジスタ３４などの素子は周波数特性を有しているので、画素電源で発生した電源ノイズがそのまま画素信号に重畳されるわけではない。
【００６０】
例えば、画素信号に重畳される電源ノイズの伝達経路は図４に示すような伝達特性を有している。なお、図４において横軸は周波数を示しており、縦軸はノイズ補正信号のゲイン、すなわち画素電源の電源電圧に対する垂直信号線２６のレベルを示している。
【００６１】
図４に示す例では、電源ノイズには、低域のDCゲイン成分と、高域のローパス成分およびハイパス成分とが混在していることが分かる。例えばゲインが一定の部分がDCゲイン成分のみの部分であり、高域部分、つまり周波数の変化に応じてゲインが変化している部分がローパス成分やハイパス成分が混在している部分となっている。
【００６２】
このように補正すべき電源ノイズのレベルは周波数ごとに異なるため、電源ノイズの周波数特性を考慮せずにノイズ補正信号を生成すると、周波数によっては十分に電源ノイズをキャンセルすることができなくなってしまう。
【００６３】
そのため、電源ノイズに対するノイズ補正、つまり電源ノイズ成分をキャンセルするにあたっては、広い周波数帯域にわたり高精度にノイズ成分を補正するためには、対象となる電源ノイズに対してその周波数特性に応じたノイズ補正信号を生成する必要がある。すなわち、電源ノイズの周波数特性に応じてノイズ補正信号のゲインを調整する必要がある。
【００６４】
しかしながら、このような補正を行なおうとすると、結果としてノイズ補正回路が複雑な構成となってしまい、ノイズ補正回路の面積が増大してしまうだけでなく、ノイズ補正回路の消費電流やノイズ補正回路で発生するノイズも大きくなってしまう。
【００６５】
〈ノイズ補正回路の構成例〉
そこで、本技術では図１に示したノイズ補正回路２２を、例えば図５に示す構成とすることで、低消費電力化と、高精度なノイズ補正を実現できるようにした。なお、図５において図１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００６６】
図５に示すノイズ補正回路２２は、入力センス部１１１、DCカット部１１２、遅れ位相調整部１１３、ゲイン調整部１１４、進み位相調整部１１５、定電流源１１６、トランジスタ１１７、およびノイズモニタ端子１１８を有している。
【００６７】
この例では、ノイズモニタ端子１１８が画素電源に接続されており、このノイズモニタ端子１１８に入力センス部１１１および進み位相調整部１１５が接続されている。
【００６８】
入力センス部１１１は、トランジスタ１２１、トランジスタ１２２、スイッチ１２３、抵抗１２４、容量素子１２５、および抵抗１２６を有している。
【００６９】
入力センス部１１１では、nMOSトランジスタからなるトランジスタ１２１およびトランジスタ１２２からカレントミラー回路が構成されており、互いに接続されたトランジスタ１２１およびトランジスタ１２２のそれぞれのゲート間にスイッチ１２３が設けられている。なお、トランジスタ１２１とトランジスタ１２２の大きさは同じ大きさとされるが、これらのトランジスタの大きさが互いに異なるようにしてもよい。
【００７０】
トランジスタ１２１の一方の端、すなわちソースは抵抗１２４を介してグランドに接続されており、トランジスタ１２１の他方の端、すなわちドレインは、トランジスタ１２１のゲートに接続されるとともに、定電流源１１６を介して所定の電源に接続されている。ここで、所定の電源は、例えば画素電源でもよいし、画素電源とは異なる他の電源であってもよい。
【００７１】
また、カレントミラー回路の出力側に設けられたトランジスタ１２２の一方の端、すなわちソースは抵抗１２６を介してグランドに接続されており、トランジスタ１２２の他方の端、すなわちドレインはノードＮ１１を介してDCカット部１１２、遅れ位相調整部１１３、およびトランジスタ１１７に接続されている。
【００７２】
さらに、トランジスタ１２２のゲートとスイッチ１２３との間には、容量素子１２５の一方の電極が接続されており、容量素子１２５の他方の電極はノイズモニタ端子１１８に接続されている。
【００７３】
このような構成とされる入力センス部１１１は、ノイズモニタ端子１１８を介して画素電源での電源ノイズの発生を監視し、発生した電源ノイズに基づいてノイズ補正信号を生成する。すなわち、入力センス部１１１は、ノイズモニタ端子１１８を介して接続されている画素電源から伝達されてきた電源ノイズの成分を、電圧信号から電流信号に変換する。これにより、トランジスタ１１７側からノードＮ１１を介してトランジスタ１２２へと電流が流れることになる。また、DCカット部１１２からトランジスタ１２２へも電流が流れる。
【００７４】
入力センス部１１１は、キャパシタからなる容量素子１２５による容量カップリング方式を用いながら、カレントミラーのバイアス（出力側）となるトランジスタ１２２のゲートで電源ノイズのAC成分を受けている。
【００７５】
トランジスタ１２２のゲートには、サンプルホールドするためのスイッチ１２３が設けられており、ノイズキャンセルしない期間、つまり電源ノイズの補正を行わない期間ではスイッチ１２３をオンすることでゲートの動作点が確定される。すなわち、定電流源１１６を流れるDC成分からなる電流と同じ大きさの電流がトランジスタ１２２にも流れるように、スイッチ１２３が接続状態とされてトランジスタ１２２のゲートに電圧が印加される。
【００７６】
また、ノイズキャンセルを行う期間、すなわちノイズ補正信号を参照信号に重畳させて電源ノイズの補正を行う期間では、スイッチ１２３はオフされる。これにより、容量カップリングのノイズ、すなわちノイズモニタ端子１１８で検出された電圧信号である電源ノイズのAC成分が容量素子１２５により抽出され、直接トランジスタ１２２のゲートに入力される。すると、トランジスタ１２２には、電源ノイズのAC成分に応じたAC成分と、定電流源１１６により定まるDC成分とからなる電流がノイズ補正信号として流れる。これにより、電圧信号であった電源ノイズが、電流信号であるノイズ補正信号へと変換されたことになる。
【００７７】
以上のような構成の入力センス部１１１は、以下のような特徴を有している。
【００７８】
まず、入力センス部１１１では、ノイズモニタ端子１１８からの電流を消費することなく電源ノイズのAC成分を電圧から電流に変換することができるため、ノイズ補正回路２２の低消費電力化を実現することができる。
【００７９】
また、入力センス部１１１によれば、画素電源のAC成分だけを抽出することができる。そのため、対象となる画素電源のDCレベルに関係なく入力センス部１１１を使用することができるので、様々な電源に応用することができ汎用性に優れている。
【００８０】
さらに、入力センス部１１１は、増幅器構成を採用せずに簡単な構成とすることで、入力センス部１１１における消費電力を低く抑えることができるとともに、入力センス部１１１自体からノイズが発生することを抑制することができる。すなわち、入力センス部１１１を簡単な構成としたことで、ノイズ補正回路２２の低消費電力化および低ノイズ化を実現することができる。
【００８１】
なお、入力センス部１１１では、電圧電流変換された電源ノイズのゲインΔId／ΔVinは、トランジスタ１２２単体のコンダクタンスと、トランジスタ１２２のソース側の抵抗１２６の抵抗値Rinとによって定まる。ここで、ゲインΔId／ΔVinにおけるΔIdはトランジスタ１２２を流れる電流の変化量であり、ΔVinはトランジスタ１２２のゲート電圧の変化量である。
【００８２】
ノイズ補正回路２２では、抵抗１２６の抵抗値Rinと、終端抵抗である抵抗２４の抵抗値Roとを等しくすることにより、つまり抵抗１２６と抵抗２４を同種類の素子とすることで抵抗値ばらつき要素をキャンセルすることができる。そのため、トランジスタ１２２のコンダクタンスに対して抵抗値Rinの比率を大きくするほどばらつき要素は小さくなる。一方で、抵抗値Rinを大きくし過ぎると、ゲインΔId／ΔVinが下がってしまうことから最終段にあるゲイン調整部１１４のゲイン比率を上げる必要が発生するため、ノイズを増幅させる要素となる。したがって、用途に応じて抵抗値Rinを調整することで、必要かつ最適な特性が得られるようにすればよい。なお、入力センス部１１１の抵抗１２４および抵抗１２６は、必ずしも設けられなくてもよい。
【００８３】
以上のことから、ノイズ補正回路２２の配置位置は、終端抵抗である抵抗２４を有するDACに隣接した位置に配置されることが好ましい。
【００８４】
また、トランジスタ１２２と所定の電源との間に設けられたDCカット部１１２は、定電流源１２７から構成される。DCカット部１１２は、入力センス部１１１による電圧電流変換で得られた電流であるノイズ補正信号から、不要な電流となるDC成分をカットする。
【００８５】
すなわち、電圧電流変換が行われると、DCカット部１１２を構成する定電流源１２７からDC成分、すなわち一定の電流がトランジスタ１２２へと流れるとともに、トランジスタ１１７側からノードＮ１１を介してトランジスタ１２２へも電流が流れる。
【００８６】
したがって、トランジスタ１１７側で流れる電流は、電圧電流変換で得られた電流、すなわちトランジスタ１２２を流れる電流であるノイズ補正信号から、定電流源１２７を流れる電流（DC成分）を除いたもの（カットしたもの）となる。このようにトランジスタ１１７側で流れる電流は、DCカット部１１２によりDC成分が除去されたノイズ補正信号とされる。
【００８７】
遅れ位相調整部１１３は、所定の電源とノードＮ１１との間に設けられた容量素子１２８から構成される。遅れ位相調整部１１３は、トランジスタ１１７からノードＮ１１へと流れる電流であるノイズ補正信号の高域における遅れ位相を調整する。
【００８８】
すなわち、遅れ位相調整部１１３の容量素子１２８はローパスフィルタとして機能し、ノイズ補正信号のAC成分（のゲイン）を減衰させることにより位相調整、つまり遅れ位相の調整を行う。このときローパスフィルタのカットオフ周波数は、容量素子１２８の容量とトランジスタ１１７の抵抗成分とにより定まる。
【００８９】
ゲイン調整部１１４は、トランジスタ１２９からなり、トランジスタ１１７を流れる電流であるノイズ補正信号の低域におけるDC成分のゲインを調整し、ゲイン調整されたノイズ補正信号をノードＮ１２に出力する。
【００９０】
ここで、ゲイン調整部１１４を構成するトランジスタ１２９とトランジスタ１１７とは、互いに大きさの異なるpMOSトランジスタからなり、それらのトランジスタによりカレントミラー回路が構成されている。
【００９１】
すなわち、トランジスタ１１７のソースは所定の電源に接続され、トランジスタ１１７のドレインはノードＮ１１およびトランジスタ１１７のゲートに接続されている。同様に、トランジスタ１２９のソースは所定の電源に接続されており、トランジスタ１２９のドレインはノードＮ１２に接続されており、トランジスタ１２９のゲートはトランジスタ１１７のゲートに接続されている。
【００９２】
したがって、トランジスタ１２９からノードＮ１２には、トランジスタ１１７を流れる電流を、トランジスタ１１７とトランジスタ１２９のサイズに応じて増幅させて得られた電流が、低域のDCゲインが調整されたノイズ補正信号として流れる。
【００９３】
進み位相調整部１１５は、ノイズモニタ端子１１８とノードＮ１２との間に設けられた容量素子１３０から構成される。進み位相調整部１１５は、ノードＮ１２から、定電流源２３および抵抗２４からなるDACへと流れる電流であるノイズ補正信号の高域における進み位相を調整する。
【００９４】
進み位相調整部１１５では、ノイズ補正回路２２の出力端子となるノードＮ１２と、画素電源との間をキャパシタからなる容量素子１３０で接続することで、ノードＮ１２からDACに対してノイズ補正信号のハイパス成分を伝搬させている。
【００９５】
すなわち、進み位相調整部１１５の容量素子１３０はハイパスフィルタとして機能し、ノイズ補正信号のAC成分（のゲイン）を減衰させることにより位相調整、つまり進み位相の調整を行う。このときハイパスフィルタのカットオフ周波数は、容量素子１３０の容量と終端抵抗である抵抗２４の抵抗値とにより定まる。
【００９６】
このようにして進み位相調整部１１５により進み位相が調整されたノイズ補正信号が、最終的なノイズ補正信号としてノードＮ１２から、DACへと供給される。このように、ノイズ補正回路２２の出力部分に、直接、ハイパス成分の調整を行う進み位相調整部１１５を設けることで、ハイパス特性を得るために必要な回路のノイズや電力消費要素を削減することができる。
【００９７】
以上のようにしてノイズ補正回路２２で得られたノイズ補正信号は、画素電源で発生し、コンパレータ２５へと伝搬される電源ノイズと同振幅かつ同位相の信号となる。
【００９８】
ノイズ補正回路２２では、以上において説明したように入力センス部１１１や遅れ位相調整部１１３、進み位相調整部１１５が簡単な構成となっているため、ノイズ補正回路２２でのノイズの発生を抑制するとともに回路面積も小さくすることができる。ノイズ補正回路２２の回路面積を小さくすることができれば、撮像素子１１のコスト低下を実現することもできる。
【００９９】
次に、撮像素子１１の動作について説明する。
【０１００】
撮像素子１１により画像を撮影する場合、まずノイズ補正回路２２のスイッチ１２３がオンされた状態とされる。すなわち、電源ノイズの補正を行う前の期間においては、継続してスイッチ１２３がオンされた状態とされる。
【０１０１】
また、画素回路２１において選択トランジスタ３５がオフされ、転送トランジスタ３２およびリセットトランジスタ３６がオンされてフォトダイオード３１および浮遊拡散領域３３がリセットされた後、それらのトランジスタがオフされて露光が開始される。
【０１０２】
露光時には、フォトダイオード３１は入射した光を受光して光電変換し、その結果得られた電荷を蓄積する。露光が終了すると転送トランジスタ３２がオンされてフォトダイオード３１の電荷が浮遊拡散領域３３に転送されるとともに、選択トランジスタ３５がオンされて画素信号が垂直信号線２６へと出力される。
【０１０３】
画素信号が垂直信号線２６へと出力されるタイミングで、定電流源２３および抵抗２４からなるDACにより参照信号の出力が開始されるとともに、ノイズ補正回路２２においてスイッチ１２３がオフされてノイズ補正信号が生成され、参照信号に重畳される。
【０１０４】
このとき、入力センス部１１１はノイズモニタ端子１１８に入力された電源ノイズに対して電圧電流変換を行ってノイズ補正信号を生成する。また、入力センス部１１１で生成されたノイズ補正信号から、DCカット部１１２によりDC成分がカット（除去）されるとともに、遅れ位相調整部１１３によりノイズ補正信号の遅れ位相の調整が行われる。すなわち、遅れ位相調整部１１３は、ノイズ補正信号の各周波数成分のゲインを調整することで、ノイズ補正信号の遅れ位相の調整を行う。
【０１０５】
さらにDC成分が除去され、遅れ位相の調整が行われたノイズ補正信号に対して、ゲイン調整部１１４によりゲイン調整が行われるとともに、進み位相調整部１１５により進み位相の調整が行われ、最終的なノイズ補正信号とされる。進み位相調整部１１５では、ノイズ補正信号の各周波数成分のゲインを調整することで、ノイズ補正信号の進み位相の調整が行われる。
【０１０６】
このようにして得られたノイズ補正信号がノードＮ１２からDACに出力され、参照信号へと重畳される。
【０１０７】
また、コンパレータ２５は、DACから供給された参照信号と、垂直信号線２６から供給された画素信号とを比較して、画素信号に対するAD変換を行い、その結果得られたデジタルの画素信号を出力する。
【０１０８】
以上のように撮像素子１１によれば、より簡単な構成で高精度に電源ノイズをキャンセルすることができ、これにより、より高品質な画像を得ることができる。また、撮像素子１１によれば、低消費電力化および小型化を実現することができる。
【０１０９】
〈第２の実施の形態〉
〈撮像素子の構成例〉
ところで、近年では、電力消費部となる回路の電源電圧と画素の電源電圧とを分けて、それぞれに最適な電源電圧を入力することで低消費電力化を行うマルチ電源構成が採用される傾向もある。
【０１１０】
このようなマルチ電源構成に対応した一般的なノイズ補正回路も第１の実施の形態で説明した一般的なノイズ補正回路と同様に、消費電力の増加やノイズの増加、回路面積の増加の要因となっている。
【０１１１】
撮像素子がマルチ電源構成とされている場合においても本技術を適用すれば、低消費電力化、低ノイズ化、および回路面積の増加抑制を実現することができる。
【０１１２】
撮像素子がマルチ電源構成とされている場合、本技術を適用した撮像素子は、例えば図６に示すように構成される。なお、図６において図１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【０１１３】
図６に示す撮像素子１７１は、画素回路２１、ノイズ補正回路２２、アナログ電源用ノイズ補正回路１８１、定電流源２３、抵抗２４、コンパレータ２５、および垂直信号線２６を有している。
【０１１４】
なお、撮像素子１７１においても撮像素子１１における場合と同様に、撮像素子１７１には、複数の画素回路２１と、その画素回路２１の出力をAD変換するための複数のADコンバータとが設けられているが、それらの図示は省略されている。
【０１１５】
撮像素子１７１では、画素回路２１と画素電源用のノイズ補正回路２２とは、図１における場合と同様に画素電源に接続されている。これに対して、アナログ電源用ノイズ補正回路１８１、定電流源２３、およびコンパレータ２５はアナログ電源に接続されている。つまり、撮像素子１７１では、画素回路２１用の電源である画素電源と、画素回路２１以外のコンパレータ２５等のアナログ回路用の電源であるアナログ電源とが設けられている。
【０１１６】
この場合、コンパレータ２５に伝搬するノイズとして、主に画素電源で発生し、画素回路２１を介してコンパレータ２５に伝搬する電源ノイズと、アナログ電源で発生し、定電流源２３を介してコンパレータ２５に伝搬するアナログ電源ノイズとがある。このアナログ電源ノイズは、DACにより生成される参照信号に重畳されてコンパレータ２５に伝搬される。
【０１１７】
画素電源で発生する電源ノイズについては、撮像素子１１における場合と同様に、画素電源に接続されたノイズ補正回路２２によりノイズ補正信号が生成され、そのノイズ補正信号がDACに供給されて参照信号に重畳される。
【０１１８】
また、アナログ電源で発生するアナログ電源ノイズについては、アナログ電源とDACとの間にアナログ電源用ノイズ補正回路１８１が設けられており、このアナログ電源用ノイズ補正回路１８１により生成されたアナログノイズ補正信号によりアナログ電源ノイズがキャンセルされる。
【０１１９】
すなわち、アナログ電源用ノイズ補正回路１８１は、アナログ電源におけるアナログ電源ノイズの発生を監視し、発生したアナログ電源ノイズに基づいて、そのアナログ電源ノイズをキャンセル（補正）するためのアナログノイズ補正信号を生成する。
【０１２０】
そして、アナログ電源用ノイズ補正回路１８１は、生成したアナログノイズ補正信号をDACを介してコンパレータ２５に入力することで、コンパレータ２５においてアナログ電源ノイズをキャンセルさせる。換言すれば、アナログ電源用ノイズ補正回路１８１は、アナログノイズ補正信号を、DACで生成した参照信号に重畳させることにより、その参照信号に重畳されているアナログ電源ノイズをキャンセルする。したがって、アナログノイズ補正信号は、アナログ電源ノイズと同振幅で、かつアナログ電源ノイズと位相が１８０度だけ異なる信号とされる。
【０１２１】
〈アナログ電源用ノイズ補正回路の構成例〉
次に、図６に示した撮像素子１７１に設けられたアナログ電源用ノイズ補正回路１８１の構成について説明する。例えばアナログ電源用ノイズ補正回路１８１は、図７に示すように構成される。なお、図７において図６における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【０１２２】
図７に示すアナログ電源用ノイズ補正回路１８１は、入力センス部２１１、DCフォース部２１２、遅れ位相調整部２１３、ゲイン調整部２１４、進み位相調整部２１５、定電流源２１６、トランジスタ２１７、トランジスタ２１８、トランジスタ２１９、トランジスタ２２０、定電流源２２１、およびノイズモニタ端子２２２を有している。
【０１２３】
アナログ電源用ノイズ補正回路１８１では、アナログ電源ノイズに対して位相を１８０度反転させる必要があるため、ノイズ補正回路２２と同様の構成に、さらに位相反転のための構成が設けられている。
【０１２４】
アナログ電源用ノイズ補正回路１８１では、ノイズモニタ端子２２２がアナログ電源に接続されており、このノイズモニタ端子２２２に入力センス部２１１が接続されている。
【０１２５】
入力センス部２１１は、トランジスタ２３１、トランジスタ２３２、スイッチ２３３、抵抗２３４、容量素子２３５、および抵抗２３６を有している。これらのトランジスタ２３１乃至抵抗２３６の接続関係および動作は、図５に示した入力センス部１１１のトランジスタ１２１乃至抵抗１２６と同様であるので、その説明は省略する。
【０１２６】
但し、この例では、トランジスタ２３１のドレインには定電流源２１６を介して所定の電源が接続されている。この定電流源２１６は図５に示したノイズ補正回路２２の定電流源１１６に対応する。定電流源２１６が接続される所定の電源は、例えばアナログ電源でもよいし、アナログ電源とは異なる電源であってもよい。
【０１２７】
トランジスタ２３２のドレインには、ノードＮ２１を介してDCフォース部２１２および遅れ位相調整部２１３が接続されている。
【０１２８】
DCフォース部２１２は、トランジスタ２３２と所定の電源との間に設けられた定電流源２３７から構成される。DCフォース部２１２は、トランジスタ２３２との間にあるノードＮ２１にDC成分のみからなる電流をフォースすることで、入力センス部２１１で生成されたアナログノイズ補正信号の位相を反転させる。
【０１２９】
具体的には、入力センス部２１１において電圧電流変換が行われると、DCフォース部２１２を構成する定電流源２３７からDC成分、すなわち一定の電流がノードＮ２１に流れる。このとき、電圧電流変換の結果としてトランジスタ２３２にアナログノイズ補正信号としての電流が流れるので、定電流源２３７からノードＮ２１に流れる電流のうち、トランジスタ２３２へと流れる電流を差し引いた分だけの電流がノードＮ２２側へと流れる。
【０１３０】
すなわち、ノードＮ２１からノードＮ２２へと流れる電流は、定電流源２３７を流れる電流（DC成分）から、電圧電流変換で得られたアナログノイズ補正信号、すなわちトランジスタ２３２を流れる電流を除いたものとなる。
【０１３１】
このようにDCフォース部２１２は、トランジスタ２３２を流れる電流よりも大きい電流を、トランジスタ２３２に接続されたノードＮ２１に流す（フォースする）ことで、入力センス部２１１で得られたアナログノイズ補正信号としての電流の位相を反転させる。これにより、入力センス部２１１で得られたアナログノイズ補正信号の位相が反転されたものが、位相反転後のアナログノイズ補正信号としてノードＮ２１からノードＮ２２へと流れる。この位相反転後のアナログノイズ補正信号は、アナログ電源ノイズとは位相が１８０度ずれた信号である。
【０１３２】
遅れ位相調整部２１３は、グランドとノードＮ２１との間に設けられた容量素子２３８から構成される。遅れ位相調整部２１３は、ノードＮ２１からノードＮ２２へと流れるアナログノイズ補正信号の高域における遅れ位相を調整する。
【０１３３】
すなわち、遅れ位相調整部２１３の容量素子２３８はローパスフィルタとして機能し、アナログノイズ補正信号のAC成分を減衰させることにより位相調整、つまり遅れ位相の調整を行う。このときローパスフィルタのカットオフ周波数は、容量素子２３８の容量とトランジスタ２１７の抵抗成分とにより定まる。
【０１３４】
また、ノードＮ２２にはトランジスタ２１７が接続されており、トランジスタ２１７とトランジスタ２１８によりカレントミラー回路が構成されている。すなわち、トランジスタ２１７のドレインおよびソースは、それぞれノードＮ２２およびグランドに接続されており、またトランジスタ２１７のドレインとゲートも接続されている。
【０１３５】
トランジスタ２１８のドレインおよびソースは、それぞれトランジスタ２１９のドレインおよびグランドに接続されており、トランジスタ２１８のゲートはトランジスタ２１７のゲートと接続されている。これらのトランジスタ２１７とトランジスタ２１８は、同じサイズのトランジスタとされる。
【０１３６】
したがって、ノードＮ２２を流れるアナログノイズ補正信号としての電流と同じ電流が、トランジスタ２１９からトランジスタ２１８へと流れることになる。すなわち、アナログノイズ補正信号がトランジスタ２１８側にコピー（複製）される。
【０１３７】
ゲイン調整部２１４は、トランジスタ２３９からなり、トランジスタ２１９を流れる電流であるアナログノイズ補正信号の低域におけるDC成分のゲインを調整し、ゲイン調整されたアナログノイズ補正信号をノードＮ２３に出力する。
【０１３８】
ここで、ゲイン調整部２１４を構成するトランジスタ２３９とトランジスタ２１９とは、互いに大きさの異なるpMOSトランジスタからなり、それらのトランジスタによりカレントミラー回路が構成されている。
【０１３９】
すなわち、トランジスタ２１９のソースは所定の電源に接続され、トランジスタ２１９のドレインはトランジスタ２１８のドレインおよびトランジスタ２１９のゲートに接続されている。同様に、トランジスタ２３９のソースは所定の電源に接続されており、トランジスタ２３９のドレインはノードＮ２３に接続されており、トランジスタ２３９のゲートはトランジスタ２１９のゲートに接続されている。
【０１４０】
したがって、トランジスタ２３９からノードＮ２３には、トランジスタ２１９を流れる電流を、トランジスタ２１９とトランジスタ２３９のサイズに応じて増幅させて得られた電流が、低域のDCゲインが調整されたアナログノイズ補正信号として流れる。
【０１４１】
進み位相調整部２１５は容量素子２４０から構成され、ノードＮ２３から、定電流源２３および抵抗２４からなるDACへと流れる電流であるアナログノイズ補正信号の高域における進み位相を調整する。
【０１４２】
進み位相調整部２１５では、アナログ電源用ノイズ補正回路１８１の出力端子となるノードＮ２３と、グランドとの間をキャパシタからなる容量素子２４０で接続することで、ノードＮ２３からDACに対してアナログノイズ補正信号のハイパス成分を伝搬させている。
【０１４３】
すなわち、容量素子２４０としてのキャパシタの一方の電極（端）はノードＮ２３に接続され、容量素子２４０としてのキャパシタの他方の電極は定電流源２２１を介してグランドに接続されている。また、容量素子２４０としてのキャパシタの他方の電極はトランジスタ２２０にも接続されている。
【０１４４】
トランジスタ２２０の一方の端は所定の電源に接続され、トランジスタ２２０の他方の端は容量素子２４０に接続されている。さらにトランジスタ２２０のゲートはノードＮ２２に接続されている。このトランジスタ２２０は、ノードＮ２２を流れるアナログノイズ補正信号がDACの電圧変動の影響を受けないようにするためのバッファとして機能する。
【０１４５】
進み位相調整部２１５の容量素子２４０はハイパスフィルタとして機能し、アナログノイズ補正信号のAC成分を減衰させることにより位相調整、つまり進み位相の調整を行う。このときハイパスフィルタのカットオフ周波数は、容量素子２４０の容量と終端抵抗である抵抗２４の抵抗値とにより定まる。
【０１４６】
このようにして進み位相調整部２１５により進み位相が調整されたアナログノイズ補正信号が、最終的なアナログノイズ補正信号としてノードＮ２３からDACへと供給される。アナログ電源用ノイズ補正回路１８１の出力部分に、直接、ハイパス成分の調整を行う進み位相調整部２１５を設けることで、ハイパス特性を得るために必要な回路のノイズや電力消費要素を削減することができる。
【０１４７】
以上のようにしてアナログ電源用ノイズ補正回路１８１で得られたアナログノイズ補正信号は、アナログ電源で発生したアナログ電源ノイズと同振幅であり、かつアナログ電源ノイズの位相を反転させた、つまり位相を１８０度ずらした信号となる。
【０１４８】
アナログ電源用ノイズ補正回路１８１では、ノイズ補正回路２２における場合と同様に簡単な構成となっているため、アナログ電源用ノイズ補正回路１８１でのノイズの発生を抑制するとともに回路面積も小さくすることができる。アナログ電源用ノイズ補正回路１８１の回路面積を小さくすることができれば、撮像素子１７１のコスト低下を実現することもできる。
【０１４９】
続いて、撮像素子１７１の動作について説明する。
【０１５０】
撮像素子１７１では、撮像素子１１と同様にして撮影が行われ、画素回路２１で得られた画素信号が垂直信号線２６を介してコンパレータ２５に供給される。なお、撮影の開始時にはノイズ補正回路２２のスイッチ１２３がオンされた状態とされるとともに、アナログ電源用ノイズ補正回路１８１のスイッチ２３３もオンされた状態とされる。
【０１５１】
また、画素信号が垂直信号線２６に出力されるタイミングで、DACにより参照信号の出力が開始されるとともに、ノイズ補正回路２２によりノイズ補正信号が生成され、参照信号に重畳される。このとき、アナログ電源用ノイズ補正回路１８１では、スイッチ２３３がオフされて、アナログノイズ補正信号を生成して参照信号に重畳する処理が行われる。
【０１５２】
すなわち、入力センス部２１１はノイズモニタ端子２２２に入力されたアナログ電源ノイズに対して電圧電流変換を行ってアナログノイズ補正信号を生成する。また、入力センス部２１１で生成されたアナログノイズ補正信号に対して、DCフォース部２１２により位相の反転が行われるとともに遅れ位相調整部２１３により遅れ位相の調整が行われる。すなわち、遅れ位相調整部２１３は、アナログノイズ補正信号の各周波数成分のゲインを調整することで、アナログノイズ補正信号の遅れ位相の調整を行う。
【０１５３】
さらに、遅れ位相の調整が行われたアナログノイズ補正信号に対して、ゲイン調整部２１４によりゲイン調整が行われるとともに、進み位相調整部２１５により進み位相の調整が行われ、最終的なアナログノイズ補正信号とされる。進み位相調整部２１５では、アナログノイズ補正信号の各周波数成分のゲインを調整することで、アナログノイズ補正信号の進み位相の調整が行われる。
【０１５４】
このようにして得られたアナログノイズ補正信号がノードＮ２３からDACに出力され、参照信号へと重畳される。
【０１５５】
以上のようにして参照信号にアナログノイズ補正信号とノイズ補正信号が重畳されると、コンパレータ２５において画素信号に対するAD変換が行われ、得られたデジタルの画素信号が出力される。
【０１５６】
〈第３の実施の形態〉
〈ノイズ補正回路の構成例〉
また、以上において説明した第１の実施の形態と第２の実施の形態では、ノイズ補正回路２２が図５に示す構成とされる場合について説明した。しかし、ノイズ補正回路２２は、図５に示した構成に限らず、他の構成とされるようにしてもよい。
【０１５７】
そのような場合、ノイズ補正回路２２を例えば図８に示す構成とすることもできる。なお、図８において図５における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【０１５８】
図８に示すノイズ補正回路２２は、入力センス部１１１、コンダクタンス固定部３０１、DCカット部１１２、遅れ位相調整部１１３、ゲイン調整部１１４、進み位相調整部１１５、トランジスタ１１７、およびノイズモニタ端子１１８を有している。
【０１５９】
この例では、ノイズモニタ端子１１８は画素電源に接続されており、このノイズモニタ端子１１８に入力センス部１１１および進み位相調整部１１５が接続されている。
【０１６０】
また、図８に示すノイズ補正回路２２の構成は、定電流源１１６に代えてコンダクタンス固定部３０１が設けられており、また入力センス部１１１およびDCカット部１１２の内部構成が図５の例とは異なる点においてのみ、図５のノイズ補正回路２２の構成と異なっている。
【０１６１】
コンダクタンス固定部３０１は、トランジスタ３１１およびトランジスタ３１２からなるカレントミラー回路と、トランジスタ３１３およびトランジスタ３１４からなるカレントミラー回路とを有している。
【０１６２】
すなわち、トランジスタ３１１およびトランジスタ３１２はnMOSトランジスタからなり、トランジスタ３１２の大きさは、トランジスタ３１１の大きさのｍ倍の大きさとなっている。また、トランジスタ３１１およびトランジスタ３１２のそれぞれのゲートが互いに接続されている。
【０１６３】
トランジスタ３１１のソースはグランドに接続されており、トランジスタ３１１のドレインはトランジスタ３１１のゲートに接続されている。トランジスタ３１２のソースは抵抗３１５を介してグランドに接続されている。
【０１６４】
また、トランジスタ３１３およびトランジスタ３１４はpMOSトランジスタからなり、それらのトランジスタ３１３およびトランジスタ３１４の大きさは同じ大きさとされている。さらに、トランジスタ３１３およびトランジスタ３１４のそれぞれのゲートが互いに接続されている。
【０１６５】
トランジスタ３１３のソースは、所定電圧の電源VDDHに接続されており、トランジスタ３１３のドレインはトランジスタ３１１のドレインに接続されている。なお、電源VDDHは画素電源であってもよいし、画素電源とは異なる他の電源であってもよい。
【０１６６】
トランジスタ３１４のソースは電源VDDHに接続されており、トランジスタ３１４のドレインはトランジスタ３１２のドレインに接続されている。また、トランジスタ３１４のドレインは、トランジスタ３１４のゲートにも接続されている。
【０１６７】
このような回路構成とされるコンダクタンス固定部３０１では、トランジスタ３１２のコンダクタンスが一定となっており、そのコンダクタンスは、トランジスタ３１１とトランジスタ３１２の大きさの比であるｍと、抵抗３１５の抵抗値とにより定まるものとなる。
【０１６８】
また、図８に示すノイズ補正回路２２では、入力センス部１１１はトランジスタ１２２、スイッチ１２３、および容量素子１２５から構成される。
【０１６９】
この例では、トランジスタ１２２のゲートには、サンプルホールドするためのスイッチ１２３を介して、コンダクタンス固定部３０１を構成するトランジスタ３１２のゲートが接続されている。
【０１７０】
また、トランジスタ１２２のソースはグランドに接続されており、トランジスタ１２２のドレインはノードＮ１１を介してDCカット部１１２、遅れ位相調整部１１３、およびトランジスタ１１７に接続されている。
【０１７１】
さらに、トランジスタ１２２のゲートとスイッチ１２３との間には、容量素子１２５の一方の電極が接続されており、容量素子１２５の他方の電極はノイズモニタ端子１１８に接続されている。
【０１７２】
このような構成の入力センス部１１１では、例えばノイズキャンセルしない期間、つまり電源ノイズの補正を行わない期間ではスイッチ１２３をオンすることでゲートの動作点が確定される。すなわち、このような状態では、トランジスタ１２２には、トランジスタ３１２を流れる電流に応じた電流が流れることになる。
【０１７３】
また、ノイズキャンセルを行う期間、すなわちノイズ補正信号を参照信号に重畳させて電源ノイズの補正を行う期間では、スイッチ１２３はオフされる。このような状態とされると、ノイズモニタ端子１１８で検出された電源ノイズのAC成分が容量素子１２５により抽出され、直接トランジスタ１２２のゲートに入力される。すると、トランジスタ１２２には、電源ノイズのAC成分に応じたAC成分と、トランジスタ３１２により定まるDC成分とからなる電流がノイズ補正信号として流れる。これにより、電圧信号であった電源ノイズが、電流信号であるノイズ補正信号へと変換される。
【０１７４】
この場合、トランジスタ３１２のコンダクタンスは常に一定（固定）となるので、トランジスタ１２２のコンダクタンスも一定の値となる。したがって、電圧電流変換のゲインΔId／ΔVinのばらつきを抑えることができるため、トランジスタ１２２とグランドとの間に抵抗１２６を設ける必要がなくなる。これにより、ゲインΔId／ΔVinが大きくなるので、入力センス部１１１の低消費電力化および低ノイズ化を実現することができる。
【０１７５】
DCカット部１１２は、スイッチ３２１、容量素子３２２、およびトランジスタ３２３を有している。この例では、トランジスタ３２３はpMOSトランジスタとされている。
【０１７６】
スイッチ３２１は、容量素子３２２およびトランジスタ３２３と、トランジスタ３１４のゲートとの間に接続されている。また、容量素子３２２の一方の電極は電源VDDHに接続されており、容量素子３２２の他方の電極はスイッチ３２１に接続されている。
【０１７７】
トランジスタ３２３のソースは電源VDDHに接続されており、トランジスタ３２３のドレインはノードＮ１１に接続されている。また、トランジスタ３２３のゲートはスイッチ３２１に接続されている。
【０１７８】
このようなDCカット部１１２では、トランジスタ３２３は常にオンされた状態となっており、トランジスタ３２３からノードＮ１１には、トランジスタ１２２のコンダクタンスが一定の値となるような電流が常時流れている。
【０１７９】
したがって、トランジスタ１１７側で流れる電流は、トランジスタ１２２を流れる電流であるノイズ補正信号から、トランジスタ３２３からノードＮ１１へと流れる電流（DC成分）を除いたもの（カットしたもの）となる。このようにトランジスタ１１７側で流れる電流は、DCカット部１１２によりDC成分が除去されたノイズ補正信号とされる。
【０１８０】
また、DCカット部１１２では、ノイズキャンセルしない期間においてはスイッチ３２１は接続状態、つまりオンされた状態とされ、ノイズキャンセルする期間においてはスイッチ３２１は非接続状態、つまりオフされた状態とされる。
【０１８１】
このようにノイズキャンセルする期間にスイッチ３２１をオフすることで、コンダクタンス固定部３０１から出力されたノイズが、トランジスタ３２３を介してノードＮ１１に出力され、ノイズ補正信号に重畳されてしまうことを防止することができる。なお、スイッチ３２１は必ずしも設けられている必要はない。
【０１８２】
次に、ノイズ補正回路２２が図８に示す構成とされる場合における撮像素子１１の動作について説明する。
【０１８３】
撮像素子１１により画像を撮影する場合、まずノイズ補正回路２２のスイッチ１２３およびスイッチ３２１がオンされた状態とされる。すなわち、電源ノイズの補正を行う前の期間においては、継続してスイッチ１２３およびスイッチ３２１がオンされた状態とされる。
【０１８４】
そして、撮影が行われると、画素回路２１で得られた画素信号が垂直信号線２６を介してコンパレータ２５に供給される。また、画素信号が垂直信号線２６に出力されるタイミングで、DACにより参照信号の出力が開始されるとともに、ノイズ補正回路２２においてスイッチ１２３およびスイッチ３２１がオフされてノイズ補正信号が生成され、参照信号に重畳される。
【０１８５】
このとき、入力センス部１１１はノイズモニタ端子１１８に入力された電源ノイズに対して電圧電流変換を行ってノイズ補正信号を生成する。すなわち、容量素子１２５により抽出された電源ノイズのAC成分に応じて、トランジスタ１２２のゲートに印加される電圧が変化するので、トランジスタ１２２は、その電圧の変化に応じた電流をノイズ補正信号として生成する。
【０１８６】
また、入力センス部１１１で生成されたノイズ補正信号から、DCカット部１１２によりDC成分がカット（除去）されるとともに、遅れ位相調整部１１３によりノイズ補正信号の遅れ位相の調整が行われる。
【０１８７】
さらにDC成分が除去され、遅れ位相の調整が行われたノイズ補正信号に対して、ゲイン調整部１１４によりゲイン調整が行われるとともに、進み位相調整部１１５により進み位相の調整が行われ、最終的なノイズ補正信号とされる。
【０１８８】
このようにして得られたノイズ補正信号がノードＮ１２からDACに出力され、参照信号へと重畳される。
【０１８９】
また、コンパレータ２５は、DACから供給された参照信号と、垂直信号線２６から供給された画素信号とを比較して、画素信号に対するAD変換を行い、その結果得られたデジタルの画素信号を出力する。
【０１９０】
以上のように撮像素子１１によれば、より簡単な構成で高精度に電源ノイズをキャンセルすることができ、これにより、より高品質な画像を得ることができる。また、撮像素子１１によれば、低消費電力化および小型化を実現することができる。なお、ここでは撮像素子１１について説明したが、図６に示した撮像素子１７１のノイズ補正回路２２が図８に示した構成とされる場合においても、ノイズ補正回路２２において同様の動作が行われる。
【０１９１】
〈撮像装置の構成例〉
さらに、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機など、光電変換部に撮像素子を用いる電子機器全般に対して適用可能である。
【０１９２】
図９は、本技術を適用した電子機器としての、撮像装置の構成例を示す図である。
【０１９３】
図９の撮像装置９０１は、レンズ群などからなる光学部９１１、固体撮像素子（撮像デバイス）９１２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路９１３を備える。また、撮像装置９０１は、フレームメモリ９１４、表示部９１５、記録部９１６、操作部９１７、および電源部９１８も備える。DSP回路９１３、フレームメモリ９１４、表示部９１５、記録部９１６、操作部９１７および電源部９１８は、バスライン９１９を介して相互に接続されている。
【０１９４】
光学部９１１は、被写体からの入射光（像光）を取り込んで固体撮像素子９１２の撮像面上に結像する。固体撮像素子９１２は、光学部９１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子９１２は、図１に示した撮像素子１１や図６に示した撮像素子１７１に対応する。
【０１９５】
表示部９１５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子９１２で撮影された動画像または静止画像を表示する。記録部９１６は、固体撮像素子９１２で撮影された動画像または静止画像を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
【０１９６】
操作部９１７は、ユーザによる操作の下に、撮像装置９０１が持つ様々な機能について操作指令を発する。電源部９１８は、DSP回路９１３、フレームメモリ９１４、表示部９１５、記録部９１６および操作部９１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１９７】
なお、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する画素が行列状に配置されてなるCCDやCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はそれらの適用に限られるものではなく、固体撮像素子全般に対して適用可能である。
【０１９８】
＜撮像素子の使用例＞
図１０は、上述の撮像素子１１や撮像素子１７１等の固体撮像素子（イメージセンサ）を使用する使用例を示す図である。
【０１９９】
上述した固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【０２００】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０２０１】
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２０２】
さらに、本技術は、以下の構成とすることも可能である。
【０２０３】
（１）
所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、
前記入力センス部は、
カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、
一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子と
を有する
撮像素子。
（２）
前記スイッチは、前記ノイズの補正を行う前の期間ではオンされ、前記ノイズの補正を行う期間ではオフされる
（１）に記載の撮像素子。
（３）
前記入力センス部は、
前記第１のトランジスタとグランドとの間に接続された第１の抵抗と、
前記第２のトランジスタとグランドとの間に接続された第２の抵抗と
をさらに備える（１）または（２）に記載の撮像素子。
（４）
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の遅れ位相の調整を行う遅れ位相調整部をさらに備える
（１）乃至（３）の何れか一項に記載の撮像素子。
（５）
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の進み位相の調整を行う進み位相調整部をさらに備える
（１）乃至（４）の何れか一項に記載の撮像素子。
（６）
前記ノイズ補正信号のDCゲインを調整するゲイン調整部をさらに備える
（１）乃至（５）の何れか一項に記載の撮像素子。
（７）
前記入力センス部により生成された前記ノイズ補正信号のDC成分をカットするDCカット部をさらに備える
（１）乃至（６）の何れか一項に記載の撮像素子。
（８）
前記所定の電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、
波形がスロープ状に変化する参照信号を生成する参照信号生成部と、
前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータと
をさらに備える（１）乃至（７）の何れか一項に記載の撮像素子。
（９）
電流をフォースし、前記入力センス部により生成された前記ノイズ補正信号の位相を反転させるDCフォース部をさらに備える
（１）乃至（６）の何れか一項に記載の撮像素子。
（１０）
前記所定の電源とは異なる電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、
前記所定の電源に接続され、波形がスロープ状に変化する参照信号を生成する参照信号生成部と、
前記DCフォース部により位相が反転された前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータと
をさらに備える（９）に記載の撮像素子。
（１１）
所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、
前記入力センス部は、
カレントミラー回路を構成する第１のトランジスタおよび第２のトランジスタと、
前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、
一方の電極が前記スイッチと、前記カレントミラー回路の出力側の前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子と
を有する
電子機器。
（１２）
所定の電源で発生したノイズを補正するためのノイズ補正信号を生成する入力センス部を備え、
前記入力センス部は、
コンダクタンスが一定とされた第１のトランジスタのゲートに接続された第２のトランジスタと、
前記第１のトランジスタのゲートと、前記第２のトランジスタのゲートとの間に設けられたスイッチと、
一方の電極が前記スイッチと、前記第２のトランジスタのゲートとの間に接続され、他方の電極が前記所定の電源に接続された容量素子と
を有する
撮像素子。
（１３）
前記スイッチは、前記ノイズの補正を行う前の期間ではオンされ、前記ノイズの補正を行う期間ではオフされる
（１２）に記載の撮像素子。
（１４）
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の遅れ位相の調整を行う遅れ位相調整部をさらに備える
（１２）または（１３）に記載の撮像素子。
（１５）
容量素子から構成され、前記入力センス部により生成された前記ノイズ補正信号の進み位相の調整を行う進み位相調整部をさらに備える
（１２）乃至（１４）の何れか一項に記載の撮像素子。
（１６）
前記ノイズ補正信号のDCゲインを調整するゲイン調整部をさらに備える
（１２）乃至（１５）の何れか一項に記載の撮像素子。
（１７）
前記入力センス部により生成された前記ノイズ補正信号のDC成分をカットするDCカット部をさらに備える
（１２）乃至（１６）の何れか一項に記載の撮像素子。
（１８）
前記所定の電源に接続され、入射した光を光電変換して前記光の受光量に応じた画素信号を出力する画素回路と、
波形がスロープ状に変化する参照信号を生成する参照信号生成部と、
前記ノイズ補正信号が重畳された前記参照信号と、前記画素信号とを比較して、その比較結果をデジタルの画素信号として出力するコンパレータと
をさらに備える（１２）乃至（１７）の何れか一項に記載の撮像素子。
【符号の説明】
【０２０４】
１１  撮像素子，  ２１  画素回路，  ２２  ノイズ補正回路，  ２３  定電流源，  ２４  抵抗，  ２５  コンパレータ，  １１１  入力センス部，  １１３  遅れ位相調整部，  １１４  ゲイン調整部，  １１５  進み位相調整部，  １２１  トランジスタ，  １２２  トランジスタ，  １２３  スイッチ，  １２４  抵抗，  １２５  容量素子，  １２６  抵抗，  １２８  容量素子，  １３０  容量素子，  １８１  アナログ電源用ノイズ補正回路，  ２１１  入力センス部，  ２１３  遅れ位相調整部，  ２１４  ゲイン調整部，  ２１５  進み位相調整部
【図１】
2017159394.tif 000003
【図２】
2017159394.tif 000004
【図３】
2017159394.tif 000005
【図４】
2017159394.tif 000006
【図５】
2017159394.tif 000007
【図６】
2017159394.tif 000008
【図７】
2017159394.tif 000009
【図８】
2017159394.tif 000010
【図９】
2017159394.tif 000011
【図１０】
2017159394.tif 000012
【国際調査報告】
2017159394.tif 000013
2017159394.tif 000014
2017159394.tif 000015
2017159394.tif 000016