(57)【要約】  差動増幅型の固体撮像素子において黒点現象の発生を防止する。  信号側増幅トランジスタは、一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して前記信号電流に応じた出力電圧を生成する。参照側増幅トランジスタは、一対の差動入力電圧の他方に応じた参照電流を同相ノードに供給する。定電流源は、同相ノードで合流する前記信号電流および前記参照電流の和を一定に制御する。バイパス制御部は、出力電圧が所定の制限電圧に達した場合には出力ノードと前記同相ノードとを接続して制限電圧に応じた値の信号電流を同相ノードに供給する。
2017179319.tif 000002
【特許請求の範囲】
【請求項１】
一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して前記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、
前記一対の差動入力電圧の他方に応じた参照電流を前記同相ノードに供給する参照側増幅トランジスタと、
前記同相ノードで合流する前記信号電流および前記参照電流の和を一定に制御する定電流源と、
前記出力電圧が所定の制限電圧に達した場合には前記出力ノードと前記同相ノードとを接続して前記制限電圧に応じた値の前記信号電流を前記同相ノードに供給するバイパス制御部と
を具備する固体撮像素子。
【請求項２】
有効画素回路およびダミー画素回路のうち前記有効画素回路からの信号を読み出して所定の信号処理を行う信号処理部をさらに具備し、
前記信号側増幅トランジスタは、前記有効画素回路に配置され、前記参照側増幅トランジスタは、前記ダミー画素回路に配置される
請求項１記載の固体撮像素子。
【請求項３】
前記ダミー画素回路は、遮光される
請求項２記載の固体撮像素子。
【請求項４】
前記ダミー画素回路は、遮光されず、前記有効画素回路に隣接して配置される
請求項２記載の固体撮像素子。
【請求項５】
前記バイパス制御部は、前記出力ノードにソースが接続されたバイパストランジスタを備える
請求項１記載の固体撮像素子。
【請求項６】
前記信号側増幅トランジスタは、Ｐ相レベルを前記出力電圧として出力した後に前記Ｐ相レベルと異なるＤ相レベルを前記出力電圧として出力し、
前記制限電圧は、前記Ｐ相レベルを制限するＰ相制限電圧と前記Ｄ相レベルを制限するＤ相制限電圧とを含む
請求項５記載の固体撮像素子。
【請求項７】
前記バイパス制御部は、前記バイパストランジスタに並列に接続された第１および第２の抵抗素子をさらに備え、
前記バイパストランジスタのゲートおよびドレインは短絡され、
前記第１の抵抗素子の抵抗値は、前記Ｐ相制限電圧に応じた値であり、前記第２の抵抗素子の抵抗値は、前記Ｄ相制限電圧に応じた値である
請求項６記載の固体撮像素子。
【請求項８】
前記バイパストランジスタは、閾値電圧の異なる第１および第２のバイパストランジスタを含み、
前記第１および第２のバイパストランジスタのゲートおよびドレインは短絡され、
前記第１のバイパストランジスタの閾値電圧は、前記Ｐ相制限電圧に応じた値であり、前記第２のバイパストランジスタの閾値電圧は、前記Ｄ相制限電圧に応じた値である
請求項６記載の固体撮像素子。
【請求項９】
前記バイパス制御部は、電源電圧と互いに異なる第１および第２のバイアス電圧とのいずれかを選択して前記バイパストランジスタのゲートに供給するセレクタをさらに備え、
前記第１のバイアス電圧は、前記Ｐ相制限電圧に応じた値であり、前記第２のバイアス電圧は、前記Ｄ相制限電圧に応じた値である
請求項６記載の固体撮像素子。
【請求項１０】
一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して前記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、
前記一対の差動入力電圧の他方に応じた参照電流を前記同相ノードに供給する参照側増幅トランジスタと、
前記同相ノードで合流する前記信号電流および前記参照電流の和を一定に制御する定電流源と、
前記出力電圧が所定の制限電圧に達した場合には前記出力ノードと前記同相ノードとを接続して前記制限電圧に応じた値の前記信号電流を前記同相ノードに供給するバイパス制御部と、
前記出力電圧の信号から生成された画像データに対して所定の画像処理を行う画像処理部と
を具備する電子機器。
【請求項１１】
一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して前記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、前記一対の差動入力電圧の他方に応じた参照電流を前記同相ノードに供給する参照側増幅トランジスタと、前記同相ノードで合流する前記信号電流および前記参照電流の和を一定に制御する定電流源とを備える差動増幅回路が、前記出力電圧を生成する出力電圧生成ステップと、
前記出力電圧が所定の制限電圧に達した場合には前記出力ノードと前記同相ノードとを接続して前記制限電圧に応じた値の前記信号電流を前記同相ノードに供給するバイパス制御ステップと
を具備する固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、電子機器、および、固体撮像素子の制御方法に関する。詳しくは、差動増幅型の固体撮像素子、電子機器、および、固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
従来より、撮像装置などにおいて、光を光電変換して画像データを撮像する固体撮像素子が用いられている。例えば、感度を高くする目的で、一対のトランジスタにより差動信号を増幅する差動増幅型の撮像素子が提案されている（例えば、特許文献１参照。）。この差動増幅型の固体撮像素子では、画素信号の読出しが行われる単位画素と、信号の読出しが行われないダミー画素とが配列される。そして、固体撮像素子内の読出し回路は、単位画素内の増幅トランジスタとダミー画素内の増幅トランジスタとからなる差動対により差動増幅された画素信号を読み出し、ＣＤＳ（Correlated Double Sampling）処理を行う。【０００３】
ここで、ＣＤＳ処理とは、画素から２回に亘って信号を読み出し、それらの信号レベルの差分を画素データとして求めることにより、固定パターンノイズを低減する処理である。１回目に読み出される信号レベルは例えば、Ｐ相レベルと呼ばれ、２回目に読み出される信号レベルはＤ相レベルと呼ばれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２７１２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の従来技術では、Ｐ相レベルとＤ相レベルとの差分のデータを、露光量に応じた値の画素データとして読出し回路が出力している。しかしながら、この従来技術では、非常に強い光が入射された場合、光が入射されているにも関わらず、その画素データが「０」（黒レベル）に近い値になってしまう黒点現象が生じるおそれがある。この黒点現象が生じるのは、強い光によりフォトダイオードで非常に多くの電荷が発生して浮遊拡散層に漏出し、Ｐ相レベルが上昇してＤ相レベルとの差がほとんどなくなってしまうためである。【０００６】
本技術はこのような状況に鑑みて生み出されたものであり、差動増幅型の固体撮像素子において黒点現象の発生を防止することを目的とする。
【課題を解決するための手段】
【０００７】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して上記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、上記一対の差動入力電圧の他方に応じた参照電流を上記同相ノードに供給する参照側増幅トランジスタと、上記同相ノードで合流する上記信号電流および上記参照電流の和を一定に制御する定電流源と、上記出力電圧が所定の制限電圧に達した場合には上記出力ノードと上記同相ノードとを接続して上記制限電圧に応じた値の上記信号電流を上記同相ノードに供給するバイパス制御部とを具備する固体撮像素子、および、その制御方法である。これにより、出力電圧が所定の制限電圧に達した場合に出力ノードと同相ノードとが接続されるという作用をもたらす。【０００８】
また、この第１の側面において、有効画素回路およびダミー画素回路のうち上記有効画素回路からの信号を読み出して所定の信号処理を行う信号処理部をさらに具備し、上記信号側増幅トランジスタは、上記有効画素回路に配置され、上記参照側増幅トランジスタは、上記ダミー画素回路に配置されてもよい。これにより、有効画素回路の出力電圧が所定の制限電圧に達した場合に出力ノードと同相ノードとが接続されるという作用をもたらす。【０００９】
また、この第１の側面において、上記ダミー画素回路は、遮光されてもよい。これにより、遮光されていない有効画素回路の出力電圧が所定の制限電圧に達した場合に出力ノードと同相ノードとが接続されるという作用をもたらす。【００１０】
また、この第１の側面において、上記ダミー画素回路は、遮光されず、上記有効画素回路に隣接して配置されてもよい。これにより、ダミー画素回路に隣接する有効画素回路の出力電圧が所定の制限電圧に達した場合に出力ノードと同相ノードとが接続されるという作用をもたらす。【００１１】
また、この第１の側面において、上記バイパス制御部は、上記出力ノードにソースが接続されたバイパストランジスタを備えてもよい。これにより、バイパストランジスタにより出力ノードと同相ノードとが接続されるという作用をもたらす。【００１２】
また、この第１の側面において、上記信号側増幅トランジスタは、Ｐ相レベルを上記出力電圧として出力した後に上記Ｐ相レベルと異なるＤ相レベルを上記出力電圧として出力し、上記制限電圧は、上記Ｐ相レベルを制限するＰ相制限電圧と上記Ｄ相レベルを制限するＤ相制限電圧とを含んでもよい。これにより、Ｐ相レベルおよびＤ相レベルが制限されるという作用をもたらす。【００１３】
また、この第１の側面において、上記バイパス制御部は、上記バイパストランジスタに並列に接続された第１および第２の抵抗素子をさらに備え、上記バイパストランジスタのゲートおよびドレインは短絡され、上記第１の抵抗素子の抵抗値は、上記Ｐ相制限電圧に応じた値であり、上記第２の抵抗素子の抵抗値は、上記Ｄ相制限電圧に応じた値であってもよい。これにより、第１および第２の抵抗素子の抵抗値に応じた制限電圧によりＰ相レベルおよびＤ相レベルが制限されるという作用をもたらす。【００１４】
また、この第１の側面において、上記バイパストランジスタは、閾値電圧の異なる第１および第２のバイパストランジスタを含み、上記第１および第２のバイパストランジスタのゲートおよびドレインは短絡され、上記第１のバイパストランジスタの閾値電圧は、上記Ｐ相制限電圧に応じた値であり、上記第２のバイパストランジスタの閾値電圧は、上記Ｄ相制限電圧に応じた値であってもよい。これにより、第１および第２のバイパストランジスタの閾値電圧に応じた制限電圧によりＰ相レベルおよびＤ相レベルが制限されるという作用をもたらす。【００１５】
また、この第１の側面において、上記バイパス制御部は、電源電圧と互いに異なる第１および第２のバイアス電圧とのいずれかを選択して上記バイパストランジスタのゲートに供給するセレクタをさらに備え、上記第１のバイアス電圧は、上記Ｐ相制限電圧に応じた値であり、上記第２のバイアス電圧は、上記Ｄ相制限電圧に応じた値であってもよい。これにより、第１および第２のバイアス電圧に応じた制限電圧によりＰ相レベルおよびＤ相レベルが制限されるという作用をもたらす。【００１６】
また、本技術の第２の側面は、一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して上記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、上記一対の差動入力電圧の他方に応じた参照電流を上記同相ノードに供給する参照側増幅トランジスタと、上記同相ノードで合流する上記信号電流および上記参照電流の和を一定に制御する定電流源と、上記出力電圧が所定の制限電圧に達した場合には上記出力ノードと上記同相ノードとを接続して上記制限電圧に応じた値の上記信号電流を上記同相ノードに供給するバイパス制御部と、上記出力電圧の信号から生成された画像データに対して所定の画像処理を行う画像処理部とを具備する電子機器である。これにより、出力電圧が所定の制限電圧に達した場合に出力ノードと同相ノードとが接続され、画像処理が行われるという作用をもたらす。
【発明の効果】
【００１７】
本技術によれば、差動増幅型の固体撮像素子において、黒点現象の発生を防止することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１８】
【図１】本技術の第１の実施の形態における電子機器の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図３】本技術の第１の実施の形態における画素アレイ部の一構成例を示すブロック図である。
【図４】本技術の第１の実施の形態における差動増幅回路の一構成例を示す回路図である。
【図５】本技術の第１の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。
【図６】本技術の第１の実施の形態における制限前の差動増幅回路に流れる電流の一例を示す図である。
【図７】本技術の第１の実施の形態における制限後の差動増幅回路に流れる電流の一例を示す図である。
【図８】本技術の第１の実施の形態における画素回路の駆動動作の一例を示すタイミングチャートである。
【図９】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。
【図１０】本技術の第１の実施の形態の第１の変形例における差動増幅回路の一構成例を示す回路図である。
【図１１】本技術の第１の実施の形態の第２の変形例における差動増幅回路の一構成例を示す回路図である。
【図１２】本技術の第１の実施の形態の第２の変形例における画素回路の駆動動作の一例を示すタイミングチャートである。
【図１３】本技術の第２の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図１４】本技術の第２の実施の形態における画素アレイ部の一構成例を示すブロック図である。
【図１５】本技術の第２の実施の形態における差動増幅回路の一構成例を示す回路図である。
【図１６】本技術の第２の実施の形態における奇数行画素回路の駆動動作の一例を示すタイミングチャートである。
【図１７】本技術の第２の実施の形態における偶数数行画素回路の駆動動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（出力ノードと同相ノードとを接続する例）
２．第２の実施の形態（有効画素とダミー画素とを隣接させて出力ノードと同相ノードとを接続する例）
【００２０】
＜１．第１の実施の形態＞
［電子機器の構成例］
図１は、第１の実施の形態における電子機器１００の一構成例を示すブロック図である。この電子機器１００は、画像データを撮像する機器であり、撮像レンズ１１０、固体撮像素子２００、デジタルシグナルプロセッサ１２０、フレームメモリ１３０、記録装置１４０、表示装置１５０、電源回路１６０、操作回路１７０およびバス１８０を備える。電子機器１００としては、デジタルカメラや、カメラモジュールを備えるモバイル機器などが想定される。
【００２１】
撮像レンズ１１０は、光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、デジタルシグナルプロセッサ１２０の制御に従って、撮像レンズ１１０からの光を光電変換して画像データを生成するものである。この固体撮像素子２００は、画像データを信号線２０９を介してデジタルシグナルプロセッサ１２０に供給する。
【００２２】
デジタルシグナルプロセッサ１２０は、画像データに対して所定の画像処理を行うものである。このデジタルシグナルプロセッサ１２０は、シャッターボタンの押下などの操作に応じて、固体撮像素子２００を制御して画像データを生成させる。そして、デジタルシグナルプロセッサ１２０は、必要に応じてフレームメモリ１３０を用いて、画像データに対して様々な画像処理を行う。画像処理として、デモザイク処理、ホワイトバランス処理や合成処理などが行われる。デジタルシグナルプロセッサ１２０は、画像処理後の画像データをバス１８０を介して記録装置１４０に供給して記録させる。また、デジタルシグナルプロセッサ１２０は、ユーザの操作に従って、画像データを表示装置１５０に表示させる。なお、デジタルシグナルプロセッサ１２０は、特許請求の範囲に記載の画像処理部の一例である。
【００２３】
フレームメモリ１３０は、画像データ（フレーム）を保持するものである。記録装置１４０は、画像データを記録するものである。表示装置１５０は、画像データを表示するものである。電源回路１６０は、電子機器１００内の回路に電源を供給するものである。
【００２４】
操作回路１７０は、ユーザの操作に従って操作信号を生成してデジタルシグナルプロセッサ１２０に供給するものである。バス１８０は、デジタルシグナルプロセッサ１２０、フレームメモリ１３０、記録装置１４０、表示装置１５０、電源回路１６０および操作回路１７０の間で相互に信号をやりとりするための共通の経路である。
【００２５】
［固体撮像素子の構成例］
図２は、第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、電源供給部２１０、垂直走査回路２３０、画素アレイ部２４０、カラム信号処理部２７０、水平走査回路２８０およびタイミング制御部２８５を備える。
【００２６】
画素アレイ部２４０には、二次元格子状に複数の画素回路が配列される。所定の方向に配列された画素回路の集合を以下、「行」と称し、行に垂直な方向に配列された画素回路の集合を以下、「列」と称する。また、行数をＭ（Ｍは整数）とし、列数をＮ（Ｎは整数）とする。
【００２７】
電源供給部２１０は、画素アレイ部２４０に電源を供給するものである。垂直走査回路２３０は、タイミング制御部２８５の制御に従って行を順に選択して駆動するものである。
【００２８】
カラム信号処理部２７０は、画素アレイ部２４０からの画素信号に対して所定の信号処理を行うものである。信号処理として、ＡＤ（Analog to Digital）変換処理やＣＤＳ処理が行われる。このカラム信号処理部２７０は、処理後の信号を画素データとして保持し、デジタルシグナルプロセッサ１２０に出力する。なお、カラム信号処理部２７０は、特許請求の範囲に記載の信号処理部の一例である。
【００２９】
水平走査回路２８０は、タイミング制御部２８５の制御に従ってカラム信号処理部２７０を制御して、行内の画素データを順に出力させるものである。
【００３０】
タイミング制御部２８５は、デジタルシグナルプロセッサ１２０の制御に従って、垂直走査回路２３０、カラム信号処理部２７０および水平走査回路２８０を駆動するものである。
【００３１】
なお、フレームメモリ１３０を固体撮像素子２００の外部に配置しているが、固体撮像素子２００の内部に配置してもよい。また、固体撮像素子２００内の回路のそれぞれは、同一のチップに配置してもよいし、積層した複数のチップに分散して配置してもよい。この場合には、例えば、積層した２つのチップの一方に、電源供給部２１０、垂直走査回路２３０および画素アレイ部２４０が配置され、他方にカラム信号処理部２７０、水平走査回路２８０およびタイミング制御部２８５が配置される。
【００３２】
［画素アレイ部の構成例］
図３は、第１の実施の形態における画素アレイ部２４０の一構成例を示すブロック図である。この画素アレイ部２４０には複数の画素回路が二次元格子状に配列される。これらの画素回路は、有効画素回路２５０とダミー画素回路２６０とに分類される。有効画素回路２５０は、遮光されておらず、カラム信号処理部２７０により画素信号が読み出される回路である。一方、ダミー画素回路２６０は遮光されており、カラム信号処理部２７０により信号が読み出されない回路である。
【００３３】
例えば、１乃至Ｍ−１行目に有効画素回路２５０が配置され、Ｍ行目にダミー画素回路２６０が配置される。なお、ダミー画素回路２６０の配置箇所は、Ｍ行目に限定されない。例えば、ダミー画素回路２６０を１行目やＮ列目に配置してもよい。
【００３４】
また、ｍ（ｍは１乃至Ｍの整数）行目の画素回路は、３本の信号線を含む水平信号線群２３９−ｍに接続される。ｎ（ｎは１乃至Ｎの整数）列目の画素回路は、５本の信号線を含む垂直信号線群２１９−ｎに接続される。
【００３５】
［差動増幅回路の構成例］
図４は、第１の実施の形態における差動増幅回路の一構成例を示す回路図である。電源供給部２１０は、Ｐ型トランジスタ２１１および２１２と、定電流源２１３と、バイパス制御部２２０とを列ごとに備える。バイパス制御部２２０は、バイパストランジスタ２２１と、抵抗素子２２２および２２４と、スイッチ２２３および２２５とを備える。
【００３６】
また、有効画素回路２５０は、転送トランジスタ２５２、フォトダイオード２５３、リセットトランジスタ２５４、浮遊拡散層２５５、選択トランジスタ２５６および増幅トランジスタ２５７を備える。
【００３７】
一方、ダミー画素回路２６０は、転送トランジスタ２６２、フォトダイオード２６３、リセットトランジスタ２６４、浮遊拡散層２６５、選択トランジスタ２６６および増幅トランジスタ２６７を備える。なお、図４におけるコンデンサの図記号は、浮遊拡散層２５５および２６５の寄生容量を示し、これらは容量部品として設けられてはいない。
【００３８】
フォトダイオード２５３は、光を光電変換して電荷（例えば、電子）を生成するものである。転送トランジスタ２５２は、フォトダイオード２５３で生成された電荷を転送信号ＴＲＧ_Ｓに従って浮遊拡散層２５５に転送するものである。
【００３９】
浮遊拡散層２５５は、電荷を蓄積して、電荷量に応じた電圧を生成するものである。リセットトランジスタ２５４は、リセット信号ＲＳＴ_Ｓに従って、浮遊拡散層２５５の電圧を初期値にするものである。
【００４０】
選択トランジスタ２５６は、選択信号ＳＥＬ_Ｓに従って、信号線ＶＳＬ_Ｓと増幅トランジスタ２５７との間の経路を開閉するものである。増幅トランジスタ２５７は、浮遊拡散層２５５の電圧を増幅するものである。この増幅トランジスタ２５７は、浮遊拡散層２５５の電圧に応じた電流を信号電流として供給する。この信号電流により出力電圧が生成され、信号線ＶＳＬ_Ｓから出力される。なお、増幅トランジスタ２５７は、特許請求の範囲に記載の信号側増幅トランジスタの一例である。
【００４１】
また、リセットトランジスタ２５４のドレインは、信号線ＶＲＤ_Ｓに接続され、選択トランジスタ２５６のドレインは、信号線ＶＳＬ_Ｓに接続される。
【００４２】
ダミー画素回路２６０内の素子のそれぞれの構成は、有効画素回路２５０と同様である。ただし、増幅トランジスタ２６７のソースは、増幅トランジスタ２５７のソースとともに信号線Ｖｃｏｍに接続される。また、リセットトランジスタ２６４のドレインは、リセット電圧Ｖｒｓｔが印加された信号線ＶＲＤ_Ｓに接続され、選択トランジスタ２６６のドレインは、信号線ＶＳＬ_Ｄに接続される。また、ダミー画素回路２６０内の転送トランジスタ、リセットトランジスタおよび選択トランジスタは、転送信号ＴＲＧ_Ｄ、リセット信号ＲＳＴ_Ｄおよび選択信号ＳＥＬ_Ｄにより制御される。なお、増幅トランジスタ２６７は、特許請求の範囲に記載の参照側増幅トランジスタの一例である。
【００４３】
また、電源供給部２１０において、Ｐ型トランジスタ２１１のゲートは、Ｐ型トランジスタ２１２のゲートに接続される。Ｐ型トランジスタ２１１のソースは、自身のゲートと信号線ＶＳＬ_Ｄとに接続され、ドレインは電源電圧Ｖｄｄの電源に接続される。一方、Ｐ型トランジスタ２１２のソースは、信号線ＶＳＬ_Ｓに接続され、ドレインは電源に接続される。この構成により、Ｐ型トランジスタ２１１は、参照電流をソースから出力し、Ｐ型トランジスタ２１２は、その参照電流に近い値の信号電流をソースから出力する。このような回路は、カレントミラー回路と呼ばれる。
【００４４】
信号線ＶＲＤ_Ｓ、ＶＳＬ_Ｓ、Ｖｃｏｍ、ＶＲＤ_ＤおよびＶＳＬ_Ｄからなる垂直信号線群２１９−ｎは、列ごとに設けられる。
【００４５】
定電流源２１３は、信号線Ｖｃｏｍからの電流を一定に制御するものである。定電流源２１３は、例えば、所定のバイアス電圧Ｖｂｎがゲートに印加されたＮ型トランジスタにより実現される。
【００４６】
上述のカレントミラー回路と、増幅トランジスタ２６７および２５７と、定電流源２１３とにより、一対の差動入力電圧を増幅する差動増幅回路が構成される。一対の差動入力電圧の一方が増幅トランジスタ２５７に入力され、他方が増幅トランジスタ２６７に入力される。そして、その差動入力電圧を増幅した出力電圧が、増幅トランジスタ２５７のドレイン側の信号線ＶＳＬ_Ｓを介してカラム信号処理部２７０へ出力される。
【００４７】
このような差動増幅回路は、一般に、差動増幅しないソースフォロワ回路と比較して増幅率が大きい。例えば、ソースフォロワ回路の画素の変換効率を１００μＶ／ｅ−とし、増幅トランジスタの出力ノイズを１００μＶｒｍｓ（root mean square）とし、ＡＤ変換におけるノイズを１００μＶｒｍｓとする。この構成では、トータルノイズは、１４１μＶｒｍｓとなり、入力換算ノイズは１．０２ｅ−ｒｍｓである。一方、差動増幅回路の画素の変換効率を５００μＶ／ｅ−とし、増幅トランジスタの出力ノイズを５００μＶｒｍｓとし、ＡＤ変換におけるノイズを５００μＶｒｍｓとする。この構成では、トータルノイズは、５１０μＶｒｍｓとなり、入力換算ノイズは１．０２ｅ−ｒｍｓである。
【００４８】
また、バイパス制御部２２０において、バイパストランジスタ２２１は、例えば、Ｐ型のＭＯＳトランジスタであり、そのゲートおよびドレインが短絡（いわゆる、ダイオード接続）されている。また、バイパストランジスタ２２１のソースは、信号線ＶＳＬ_Ｓに接続される。なお、バイパストランジスタ２２１はＮ型のトランジスタであってもよい。
【００４９】
抵抗素子２２２および２２４の一端は、バイパストランジスタ２２１のドレインに共通に接続される。また、抵抗素子２２２の他端は、スイッチ２２３に接続され、抵抗素子２２４の他端は、スイッチ２２５に接続される。また、抵抗素子２２２および２２４のそれぞれの抵抗値は異なる。なお、抵抗素子２２２および２２４は、特許請求の範囲に記載の第１および第２の抵抗素子の一例である。
【００５０】
スイッチ２２３は、切替信号ＳＷＰに従って、抵抗素子２２２と信号線Ｖｃｏｍとの間の経路を開閉するものである。スイッチ２２５は、切替信号ＳＷＤに従って、抵抗素子２２４と信号線Ｖｃｏｍとの間の経路を開閉するものである。
【００５１】
垂直走査回路２３０は、有効画素回路２５０の行のいずれかと、ダミー画素回路２６０の行とを同時に選択して、リセット信号、転送信号および選択信号により駆動する。この選択された行内の有効画素回路２５０と、その回路と同じ列のダミー画素回路２６０とのペアが差動増幅回路として動作し、画素信号を生成する。バイパス制御部２２０の機能の詳細については後述する。
【００５２】
［カラム信号処理部の構成例］
図５は、第１の実施の形態におけるカラム信号処理部２７０の一構成例を示すブロック図である。このカラム信号処理部２７０は、ランプ信号生成回路２７１と、Ｎ個のコンデンサ２７２と、Ｎ個のコンデンサ２７３と、Ｎ個のコンパレータ２７４と、Ｎ個のカウンタ２７５とデータ保持部２７６とを備える。コンデンサ２７２およびコンデンサ２７３と、コンパレータ２７４とカウンタ２７５とは、列ごとに１つずつ設けられる。
【００５３】
ランプ信号生成回路２７１は、タイミング制御部２８５の制御に従って一定の速度でレベルが増加するランプ信号を生成するものである。
【００５４】
コンデンサ２７２は、ランプ信号を保持するものである。コンデンサ２７３は、対応する列からの画素信号を保持するものである。これらのコンデンサにより、オートゼロ機能が実現される。
【００５５】
コンパレータ２７４は、ランプ信号と、対応する列の画素信号とを比較するものである。このコンパレータ２７４は、比較結果を対応する列のカウンタ２７５に供給する。
【００５６】
カウンタ２７５は、コンパレータ２７４の比較結果に基づいて計数値を計数するものである。カウンタ２７５のそれぞれには、クロック信号ＣＬＫと、リセット信号ＲＳＴｐおよびＲＳＴｄとがタイミング制御部２８５により入力される。リセット信号ＲＳＴｐが入力されるとカウンタ２７５は、計数値を初期値にする。そして、カウンタ２７５は、ランプ信号のレベルが画素信号のレベルを超えるまでクロック信号ＣＬＫに同期して計数値を増分する。これにより、Ｐ相レベルが測定される。
【００５７】
そして、リセット信号ＲＳＴｄが入力されるとカウンタ２７５は、計数値の符号を反転する。その後にカウンタ２７５は、ランプ信号のレベルが画素信号のレベルを超えるまでクロック信号ＣＬＫに同期して計数値を増分する。これにより、Ｐ相レベルとＤ相レベルとの差分が測定される。カウンタ２７５は、この差分のデータを画素データとしてデータ保持部２７６に出力する。このように、Ｐ相レベルとＤ相レベルとの差分を求める処理は、ＣＤＳ処理と呼ばれる。コンデンサ２７２および２７３により、アナログのＣＤＳ処理が実行され、カウンタ２７５によりデジタルのＣＤＳ処理が実行される。
【００５８】
データ保持部２７６は、Ｎ個の画素データを保持するものである。このデータ保持部２７６は、保持した画素データを水平走査回路２８０の制御に従って順に出力する。
【００５９】
図６は、第１の実施の形態における制限前の差動増幅回路に流れる電流の一例を示す図である。Ｐ相レベルを測定する際に、垂直走査回路２３０は、切替信号ＳＷＰによりスイッチ２２３を閉状態に制御し、切替信号ＳＷＤによりスイッチ２２５を開状態に制御する。
【００６０】
ここで、Ｐ型トランジスタ２１２のソース側のノードの電圧が、差動増幅回路の出力電圧Ｖｏとして、カラム信号処理部２７０へ出力される。このノードを以下、出力ノード５０１とする。また、定電流源２１３の増幅トランジスタ側のノードには、同相の電圧が生じる。このノードを以下、同相ノード５０２と称する。増幅トランジスタ２６７のゲートには、差動入力電圧の一方であるＶｉｎ_ｒが入力され、増幅トランジスタ２５７のゲートには入差動入力電圧の他方であるＶｉｎ_ｓが入力される。入力電圧Ｖｉｎ_ｒは、ダミー画素回路２６０の浮遊拡散層の電圧であり、入力電圧Ｖｉｎ_ｓは、有効画素回路２５０の浮遊拡散層の電圧である。
【００６１】
垂直走査回路２３０は、選択した行の選択トランジスタ２５６と、ダミー画素２６０内の選択トランジスタ２６６とをオン状態に制御する。そして、垂直走査回路２３０は、リセットトランジスタ２６４および２５４をオン状態にして入力電圧Ｖｉｎ_ｒおよびＶｉｎ_ｓを初期化する。
【００６２】
カレントミラー回路におけるＰ型トランジスタ２１１は、参照電流Ｉｒを供給し、Ｐ型トランジスタ２１２は、その参照電流Ｉｒに近い信号電流Ｉｓを供給する。これらの電流は、例えば、次の式により表される。
Ｉｒ＝Ｉ＋ΔＩ                                    ・・・式１
Ｉｓ＝Ｉ−ΔＩ                                    ・・・式２
【００６３】
同相ノード５０２で参照電流Ｉｒおよび信号電流Ｉｓが合流し、その和は定電流源２１３により一定に制御される。この定電流源２１３が同相ノード５０２から接地ノードに流す電流Ｉconstは、次の式により表される。
Ｉconst＝Ｉｓ＋Ｉｒ                                ・・・式３
【００６４】
式１および式２より式３のＩconstは２Ｉである。入力電圧Ｖｉｎ_ｒおよびＶｉｎ_ｓを初期化した直後においては、参照電流Ｉｒと信号電流Ｉｓとが等しい。例えば、Ｉconstを２０マイクロアンペア（μＡ）とすると、参照電流Ｉｒおよび信号電流Ｉｓはいずれも１０マイクロアンペア（μＡ）となる。
【００６５】
そして、ダミー画素回路２６０が遮光されている一方で、有効画素回路２５０は遮光されていないため、有効画素回路２５０内のフォトダイオード２５３により電荷が生成される。
【００６６】
Ｐ相レベルの読出し時において垂直走査回路２３０は、有効画素回路２５０内の転送トランジスタ２５２をオフ状態にする。このため、通常は、フォトダイオード２５３の電荷が浮遊拡散層に転送されず、入力電圧Ｖｉｎ_ｓは初期値のままである。
【００６７】
しかし、太陽の下で撮像した際など、非常に光量の多い光が入射されると、フォトダイオード２５３で大量の電荷が発生し、転送トランジスタ２５２のポテンシャルを超えて、浮遊拡散層に漏出することがある。この結果、出力電圧Ｖｏ（Ｐ相レベル）が上昇するおそれがある。
【００６８】
出力電圧Ｖｏが、次の式により表される制限電圧Ｖclip_pよりも低い場合には、バイパストランジスタ２２１のゲート−ソース間電圧が閾値電圧未満であるため、バイパストランジスタ２２１はオフ状態である。
Ｖclip_p＝Ｖｃ＋Ｒｐ×Ｉｓ'＋｜Ｖｔｈ｜
上式におけるＶｃは、同相ノード５０２のコモン電圧であり、単位は例えば、ボルト（Ｖ）である。Ｒｐは、抵抗素子２２２の抵抗値であり、単位は例えば、オーム（Ω）である。Ｉｓ'は、Ｖclip_pに対応する信号電流であり、単位は例えば、アンペア（Ａ）である。Ｖｔｈは、バイパストランジスタ２２１の閾値電圧であり、単位は例えば、ボルト（Ｖ）である。
【００６９】
このバイパストランジスタ２２１がオフ状態（Ｐ相レベルが制限電圧Ｖclip_p未満）の場合には、バイパス制御部２２０に電流が流れず、信号電流Ｉｓは、増幅トランジスタ２５７を介して出力ノード５０１から同相ノード５０２へと流れる。
【００７０】
図７は、第１の実施の形態における制限後の差動増幅回路に流れる電流の一例を示す図である。出力電圧Ｖｏが制限電圧Ｖclip_pに達すると、バイパストランジスタ２２１のゲート−ソース間電圧が閾値電圧を超えて、バイパストランジスタ２２１がオン状態に遷移する。これにより、出力ノード５０１と同相ノード５０２とがバイパストランジスタ２２１を介して接続（バイパス）され、バイパス制御部２２０に信号電流Ｉｓ'が流れる。このとき、Ｐ型トランジスタ２１１からはＩｒ'（＝２Ｉ−Ｉｓ'）が供給される。
【００７１】
定電流源２１３に流れる電流（＝Ｉｓ'＋Ｉｒ'）は一定であるため、増幅トランジスタ２５７には電流が流れなくなる。このため、出力電圧Ｖｏの上昇は停止し、制限電圧Ｖclip_pに固定（言い換えれば、クリップ）される。
【００７２】
そして、Ｐ相レベルの次にＤ相レベルを読み出す際に垂直走査回路２３０は、スイッチ２２３を開状態にし、スイッチ２２５を閉状態にする。これにより、Ｄ相レベルは、次の式に示す制限電圧Ｖclip_ｄに固定される。なお、制限電圧Ｖclip_ｐおよびＶclip_ｄは、増幅トランジスタが飽和領域で動作する上限電圧以下であることが望ましい。
Ｖclip_ｄ＝Ｖｃ＋Ｒｄ×Ｉｓ'＋｜Ｖｔｈ｜
上式におけるＲｄは、抵抗素子２２４の抵抗値であり、単位は例えば、オーム（Ω）である。前述したように、ＲｐおよびＲｄは異なる値であるため、Ｄ相レベルは、Ｐ相レベルと異なる値にクリップされる。
【００７３】
ここで、バイパス制御部２２０を設けない構成を比較例として想定する。この比較例でも、非常に強い光が入射された際にフォトダイオード２５３で大量の電荷が発生し、転送トランジスタ２５２のポテンシャルを超えて、浮遊拡散層に漏出することがある。この結果、出力電圧Ｖｏ（Ｐ相レベル）が上昇する。
【００７４】
しかし、バイパス制御部２２０が無い比較例ではＰ相レベルが制限されないため、Ｐ相レベルが電源電圧Ｖｄｄに近い値まで上昇しうる。このＰ相レベルの次にＤ相レベルが生成されるが、高照度下では、同様に電源電圧Ｖｄｄに近い値のＤ相レベルが生成される。このようにＰ相レベルとＤ相レベルとが等しいと、ＣＤＳ処理において、それらの差分が「０」に近くなり、強い光が入射したにも関わらず、黒レベルの画素データが出力される。すなわち、黒点現象が生じる。
【００７５】
これに対して、固体撮像素子２００では、バイパス制御部２２０が出力ノードと同相ノードとをバイパスしてＰ相レベルを制限電圧Ｖclip_p以下に制限するため、強い光が入射してもＰ相レベルとＤ相レベルとが同程度にならない。これにより、黒点現象を解消することができる。
【００７６】
また、制限電圧Ｖclip_ｐおよびＶclip_ｄを、増幅トランジスタが飽和領域で動作する上限電圧以下にしないと、強い光が入射した際に出力電圧Ｖｏの振幅が非常に大きくなるおそれがある。出力電圧Ｖｏの振幅が大きいと、増幅トランジスタ２５７が飽和領域以外の動作範囲（線形領域やカットオフ領域）になることがある。この場合には、次の読出しまでに、増幅トランジスタ２５７が飽和領域に戻るための静定時間が必要となる。複数の画像データの撮像時には、この静定時間の分、フレームレートが低下してしまう。
【００７７】
しかし、固体撮像素子２００では、飽和領域の上限電圧以下に制限しているため、出力電圧Ｖｏの振幅を抑制して、増幅トランジスタ２５７を飽和領域で動作させることができる。これにより、静定時間が不要となり、その分、フレームレートを向上させることができる。
【００７８】
なお、固体撮像素子２００は、Ｄ相レベルおよびＰ相レベルの両方を制限しているが、Ｐ相レベルをオーバーフローゲートなどにより制限することができる場合は、Ｐ相レベルを制限しない構成としてもよい。Ｐ相レベルを制限しない場合は、Ｐ相側の抵抗素子２２４およびスイッチ２２５が不要となる。
【００７９】
［画素回路の動作例］
図８は、本技術の第１の実施の形態における画素回路の駆動動作の一例を示すタイミングチャートである。タイミング制御部２８５は、露光前にカウンタ２７５の計数値ＣＮＴを初期値にリセットする。また、垂直走査回路２３０は、選択した行の選択信号ＳＥＬ_Ｓと、選択信号ＳＥＬ_Ｄとをハイレベルにし、その行の露光開始のタイミングＴｒから所定のパルス期間に亘って、その行のリセット信号ＲＳＴ_ＳおよびＲＳＴ_Ｄをハイレベルにする。
【００８０】
このリセット時に、差動増幅回路のボルテージフォロワ機能により、浮遊拡散層が初期化され、差動増幅回路の信号線ＶＳＬ_Ｓの出力電圧Ｖｏがリセット電圧Ｖｒｓｔに近い値（ローレベル）となる。信号線ＲＳＴ_ＳおよびＲＳＴ_Ｄがローレベルになるときにスイッチフィードスルーにより浮遊拡散層２６５および２５５の電圧が下がるが、差動増幅回路の同相キャンセル効果により信号線ＲＳＴ_ＳおよびＲＳＴ_Ｄの電圧変動は抑制される。
【００８１】
また、タイミングＴｒ直後のタイミングＴｓｗｐにおいて、垂直走査回路２３０は、切替信号ＳＷＰをハイレベルにしてＰ相側のスイッチ２２３を閉状態に制御する。これにより、Ｐ相レベルは、制限電圧Ｖclip_p以下に制限される。
【００８２】
そして、タイミングＴｒの後のタイミングＴｐｓからＴｐｅまでの期間に亘ってランプ信号が上昇し、カウンタ２７５により、Ｐ相レベルの計数値ＣＮＴｐが計数される。すなわち、カラム信号処理部２７０によりＰ相レベルが読み出される。非常に強い光が入射した場合には、電荷がフォトダイオードから浮遊拡散層に漏出して、信号線ＶＳＬ_Ｓの出力電圧Ｖｏ（Ｐ相レベル）がリセット後も上昇し続けることがある。バイパス制御部２２０を設けない比較例では、Ｐ相レベルが制限されないため、電源電圧Ｖｄｄに近い値にまで達することがある。図８における太い点線は、この比較例の出力電圧Ｖｏの変動の一例である。バイパス制御部２２０を設ければ、同図における実線に示すように、Ｐ相レベルが制限される。
【００８３】
そして、浮遊拡散層のリセットから露光期間が経過したタイミングＴｓｗｄにおいて垂直走査回路２３０は、転送信号ＴＲＧ_Ｓをパルス期間に亘ってハイレベルにする。これにより、浮遊拡散層に電荷が転送され、Ｄ相レベルの出力が開始される。また、垂直走査回路２３０は、切替信号ＳＷＰをローレベルにし、切替信号ＳＷＤをハイレベルにしてＤ相側のスイッチ２２５を閉状態に制御する。これにより、Ｄ相レベルは、制限電圧Ｖclip_ｄ以下に制限される。また、タイミング制御部２８５は、カウンタ２７５の計数値の符号を反転させて−ＣＮＴｐにする。
【００８４】
ここで、制限電圧Ｖclip_ｐと制限電圧Ｖclip_ｄとの電位差は、例えば、それらの電位差にに対応する計数値ＣＮＴｄ−ｐが、画素データのフルコードを超えるように設定される。例えば、ＡＤ変換の量子化ビット数が１２ビットで、「０」乃至「４０９５」の計数値を計数する場合には、電位差が「４０９５」に対応するレベルを超えるように設定される。このように設定することにより、固体撮像素子２００は、強い光が入射された際に、フルコード（白）の画素データを出力することができる。
【００８５】
タイミングＴｓｗｄの後のタイミングＴｄｓからタイミングＴｄｅまでの期間に亘ってランプ信号が上昇し、カウンタ２７５によりＰ相レベルとＤ相レベルとの差分の計数値ＣＮＴｄ−ｐが計数される。この差分のデータは画素データとして読み出される。
【００８６】
バイパス制御部２２０を設けない比較例では、Ｄ相レベルも制限されないため、Ｄ相レベルも電源電圧Ｖｄｄに近い値まで上昇する。そして、Ｐ相レベルとＤ相レベルとの差分がほぼ「０」となり、黒レベルに近い画素データが出力されてしまう。すなわち、黒点現象が生じる。
【００８７】
これに対して、固体撮像素子２００は、バイパス制御部２２０により、Ｐ相レベルを制限するため、黒点現象を抑制することができる。また、Ｐ相レベルおよびＤ相レベルを飽和動作領域の上限電圧以下に制限するため、出力電圧Ｖｏの振幅を抑制して、増幅トランジスタ２５７を飽和領域で動作させることができる。これにより、静定時間が不要となり、その分、フレームレートを向上させることができる。
【００８８】
図９は、第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像させるための操作（シャッターボタンの押下など）が行われたときに開始する。
【００８９】
垂直走査回路２３０は、未選択のいずれかの行を選択し（ステップＳ９０１）、その行の浮遊拡散層の電圧をリセットする（ステップＳ９０２）。そして、差動増幅回路は、制限電圧Ｖclip_p以下に制限したＰ相レベルを出力し（ステップＳ９０３）、露光期間の経過後に制限電圧Ｖclip_ｄ以下に制限したＤ相レベルを出力する（ステップＳ９０４）。カラム信号処理部２７０は、Ｐ相レベルおよびＤ相レベルの差分を画素データとして出力する（ステップＳ９０５）。
【００９０】
垂直走査回路２３０は、選択した行が最終行であるか否かを判断する（ステップＳ９０６）。最終行でない場合に（ステップＳ９０６：Ｎｏ）、垂直走査回路２３０は、ステップＳ９０１以降を繰り返し実行する。一方、最終行である場合に（ステップＳ９０６：Ｙｅｓ）、垂直走査回路２３０は、撮像処理を終了する。なお、複数枚の画像データを撮像する際には、ステップＳ９０１乃至Ｓ９０６の処理が撮像の終了まで繰り返し実行される。
【００９１】
このように、本技術の第１の実施の形態によれば、Ｐ相レベルが制限電圧に達するとバイパス制御部２２０が出力ノードと同相ノードとを接続して信号電流を流すため、強い光が入射された際であってもＰ相レベルを制限電圧以下に制限することができる。これにより、Ｐ相レベルとＤ相レベルとが近い値になってしまい、それらの差分の画素データが「０」（黒レベル）になってしまうという黒点現象の発生を防止することができる。
【００９２】
［第１の変形例］
上述の第１の実施の形態では、バイパス制御部２２０は、２つの抵抗素子（２２２および２２４）により、出力電圧Ｖｏを互いに異なる２つの制限電圧で制限していた。しかし、これらの抵抗素子を設けずに、２つの制限電圧で出力電圧を制限することもできる。この第１の実施の形態の第１の変形例のバイパス制御部２２０は、バイパス制御部２２０に抵抗素子を設けずに、２つの制限電圧による制限を実現した点において第１の実施の形態と異なる。
【００９３】
図１０は、第１の実施の形態の第１の変形例における差動増幅回路の一構成例を示す回路図である。この第１の変形例のバイパス制御部２２０は、抵抗素子２２２および２２４の代わりにバイパストランジスタ２２６を備える点において第１の実施の形態と異なる。
【００９４】
バイパストランジスタ２２６は、例えば、Ｐ型のＭＯＳトランジスタであり、そのゲートおよびドレインが短絡されて、ソースは、信号線ＶＳＬ_Ｓに接続される。また、バイパストランジスタ２２６の閾値電圧は、バイパストランジスタ２２１の閾値電圧と異なる。なお、バイパストランジスタ２２１および２２６は、特許請求の範囲に記載の第１および第２のバイパストランジスタの一例である。また、バイパストランジスタ２２６は、Ｎ型のトランジスタであってもよい。
【００９５】
また、スイッチ２２３は、バイパストランジスタ２２１のドレインに接続され、スイッチ２２５は、バイパストランジスタ２２６のドレインに接続される。
【００９６】
また、バイパストランジスタ２２１および２２６のそれぞれの閾値電圧をＶｔｈｐおよびＶｔｈｄとすると、制限電圧Ｖclip_pおよびＶclip_dは次の式により表される。
Ｖclip_p＝Ｖｃ＋｜Ｖｔｈｐ｜
Ｖclip_d＝Ｖｃ＋｜Ｖｔｈｄ｜
【００９７】
このように、本技術の第１の実施の形態の第１の変形例によれば、閾値電圧の異なるバイパストランジスタ２２１および２２６が閾値電圧を制限するため、抵抗素子を設けることなく２つの制限電圧による制限を実現することができる。
【００９８】
［第２の変形例］
上述の第１の実施の形態では、バイパス制御部２２０は、２つの抵抗素子（２２２および２２４）により、出力電圧Ｖｏを互いに異なる２つの制限電圧で制限していた。しかし、これらの抵抗素子を設けずに、２つの制限電圧で出力電圧を制限することもできる。この第１の実施の形態の第２の変形例のバイパス制御部２２０は、バイパス制御部２２０に抵抗素子を設けずに、２つの制限電圧による制限を実現した点において第１の実施の形態と異なる。
【００９９】
図１１は、第１の実施の形態の第２の変形例における差動増幅回路の一構成例を示す回路図である。この第２の変形例のバイパス制御部２２０は、スイッチ２２３、スイッチ２２５、抵抗素子２２２および２２４の代わりにセレクタ２２７を備える点において第１の実施の形態と異なる。
【０１００】
セレクタ２２７は、選択信号ＶＳＥＬに従って、電源電圧Ｖｄｄ、バイアス電圧Ｖｂｐおよびバイアス電圧Ｖｂｄのいずれかを選択してバイパストランジスタ２２１のゲートに出力するものである。バイアス電圧Ｖｂｐおよびバイアス電圧Ｖｂｄの電圧は互いに異なる。また、バイアス電圧Ｖｂｐおよびバイアス電圧Ｖｂｄの電圧は、いずれも電源電圧Ｖｄｄとコモン電圧Ｖｃとの間の値に設定される。これらのバイアス電圧は、コモン電圧Ｖｃより高いことが望ましい。バイアス電圧をコモン電圧Ｖｃより高くすることにより、増幅トランジスタ２５７を飽和動作領域で動作させることができる。
【０１０１】
垂直走査回路２３０は、選択信号ＶＳＥＬによりＰ相レベルの読出しの期間においてバイアス電圧Ｖｂｐを出力させ、Ｄ相レベルの読出しの期間においてバイアス電圧Ｖｂｄを出力させる。また、垂直走査回路２３０は、それらの期間以外において電源電圧Ｖｄｄを出力させる。
【０１０２】
また、制限電圧Ｖclip_pおよびＶclip_dは次の式により表される。
Ｖclip_p＝Ｖｃ＋Ｖｂｐ−｜Ｖｔｈ｜
Ｖclip_d＝Ｖｃ＋Ｖｂｄ−｜Ｖｔｈ｜
【０１０３】
図１２は、第１の実施の形態の第２の変形例における画素回路の駆動動作の一例を示すタイミングチャートである。同図における一点鎖線は、セレクタ２２７が出力する電圧の変動を示す。
【０１０４】
垂直走査回路２３０は、Ｐ相レベル読出し前のタイミングＴｓｗｐにおいて選択信号ＶＳＥＬにより、セレクタ２２７の出力する電圧を電源電圧Ｖｄｄからバイアス電圧Ｖｂｐに変更させる。そして、垂直走査回路２３０は、Ｄ相レベル読出し前のタイミングＴｓｗｄにおいて選択信号ＶＳＥＬにより、セレクタ２２７の出力する電圧をバイアス電圧Ｖｂｄに変更させる。
【０１０５】
このように、本技術の第１の実施の形態の第２の変形例によれば、バイパス制御部２２０は、異なる２つのバイアス電圧の印加により異なる２つの制限電圧で出力電圧を制限するため、抵抗素子を設けることなく２つの制限電圧による制限を実現することができる。
【０１０６】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、ダミー画素回路２６０をＭ行目にのみ配置していたが、この配置では、Ｍ−１行目以外の有効画素回路２５０とダミー画素回路２６０との距離が離れてしまう。有効画素回路２５０とダミー画素回路２６０とが隣接していない差動増幅回路内の素子の特性のばらつきは、有効画素回路２５０とダミー画素回路２６０とが隣接する場合と比較して大きくなり、画像データにおいてノイズ源となりうる。このため、ノイズを低減する観点から、ダミー画素回路２６０を有効画素回路２５０に隣接する位置に配置することが望ましい。この第２の実施の形態の固体撮像素子２００は、ダミー画素回路と有効画素回路とを隣接して配置した点において第１の実施の形態と異なる。
【０１０７】
図１３は、第２の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第２の実施の形態の固体撮像素子２００は、信号切替え部２９０をさらに備える点において第１の実施の形態と異なる。
【０１０８】
図１４は、第２の実施の形態における画素アレイ部２４０の一構成例を示すブロック図である。第２の実施の形態の画素アレイ部２４０には、奇数行に奇数行画素回路２５１が配置され、偶数行に偶数行画素回路２６１が配置される。これらの画素回路は、いずれも遮光されていない。
【０１０９】
奇数行画素回路２５１は、カラム信号処理部２７０により信号が読み出される有効画素の回路である。一方、偶数行画素回路２６１は、信号が読み出されないダミー画素の回路である。
【０１１０】
なお、１行ごとに有効画素とダミー画素とを交互に配置しているが、有効画素とダミー画素とが隣接するのであれば、この構成に限定されない。例えば、４ｋおよび４ｋ＋３（ｋは整数）行に有効画素を配置し、４ｋ＋１および４ｋ＋２行にダミー画素を配置してもよい。
【０１１１】
図１５は、第２の実施の形態における差動増幅回路の一構成例を示す回路図である。この第２の実施の形態の電源供給部２１０は、差動入力制限部３００をさらに備える点において第１の実施の形態と異なる。
【０１１２】
差動入力制限部３００は、偶数行画素回路２６１（ダミー画素）側の信号線ＶＳＬ_Ｅの出力電圧を制限電圧以下に制限するものである。ダミー側の出力電圧（言い換えれば、一対の差動出力電圧の一方）は、例えば、その一対の差動出力電圧の他方（Ｖｏ）のＰ相レベルに対する制限電圧Ｖclip_pと同程度の電圧以下に制限される。この差動入力制限部３００は、Ｐ型トランジスタ３０１、抵抗素子３０２およびスイッチ３０３を備える。
【０１１３】
Ｐ型トランジスタは、ダイオード接続されており、Ｐ型トランジスタ２１１のソースと抵抗素子３０２の間に挿入される。スイッチ３０３は、抵抗素子３０２と定電流源２１３との間の経路を切替信号ＳＷＲに従って開閉するものである。
【０１１４】
また、信号切替え部２９０は、スイッチ２９１、２９２、２９３および２９４を備える。スイッチ２９１は、選択信号ＳＷＲに従って、選択トランジスタ２６６のドレインの接続先をＰ型トランジスタ２１１とＰ型トランジスタ２１２とのいずれかに切り替えるものである。スイッチ２９２は、選択信号ＳＷＲに従って、選択トランジスタ２５６のドレインの接続先をＰ型トランジスタ２１１とＰ型トランジスタ２１２とのいずれかに切り替えるものである。
【０１１５】
スイッチ２９３は、選択信号ＳＷＲに従って、リセットトランジスタ２６４のドレインの接続先をリセット電圧Ｖｒｓｔの電源とＰ型トランジスタ２１２とのいずれかに切り替えるものである。スイッチ２９４は、選択信号ＳＷＲに従って、リセットトランジスタ２５４のドレインの接続先をリセット電圧Ｖｒｓｔの電源とＰ型トランジスタ２１２とのいずれかに切り替えるものである。
【０１１６】
垂直走査回路２３０は、奇数行を駆動する場合に選択信号ＳＷＲによりスイッチ３０３を閉状態に制御し、選択トランジスタ２６６の接続先をＰ型トランジスタ２１１に制御し、選択トランジスタ２５６の接続先をＰ型トランジスタ２１２に制御する。また、垂直走査回路２３０は、奇数行の駆動時にリセットトランジスタ２６４の接続先をリセット電圧Ｖｒｓｔに制御し、リセットトランジスタ２５４の接続先をＰ型トランジスタ２１２に制御する。この制御により、差動増幅回路の接続構成は、第１の実施の形態と同様となる。
【０１１７】
一方、偶数行を駆動する場合に垂直走査回路２３０は、選択信号ＳＷＲによりスイッチ３０３を開状態に制御し、選択トランジスタ２６６の接続先をＰ型トランジスタ２１２に制御し、選択トランジスタ２５６の接続先をＰ型トランジスタ２１１に制御する。また、垂直走査回路２３０は、偶数行の駆動時にリセットトランジスタ２６４の接続先をＰ型トランジスタ２１２に制御し、リセットトランジスタ２５４の接続先をリセット電圧Ｖｒｓｔに制御する。この制御により、奇数行の選択トランジスタおよびリセットトランジスタの接続先と、偶数行の選択トランジスタおよびリセットトランジスタの接続先とが入れ替えられる。
【０１１８】
また、奇数行画素回路２５１は、転送信号ＴＲＧ_Ｏ、リセット信号ＲＳＴ_Ｏおよび選択信号ＳＥＬ_Ｏにより制御され、偶数行画素回路２６１は、転送信号ＴＲＧ_Ｅ、リセット信号ＲＳＴ_Ｅおよび選択信号ＳＥＬ_Ｅにより制御される。
【０１１９】
図１６は、第２の実施の形態における奇数行画素回路２５１の駆動動作の一例を示すタイミングチャートである。奇数行の駆動時に垂直走査回路２３０は、切替信号ＳＷＲをローレベルにして差動増幅回路の接続構成を第１の実施の形態と同様にし、スイッチ３０３を閉状態にする。スイッチ３０３を閉状態にすることにより、ダミー画素（偶数行）の信号線ＶＳＬ_Ｅのレベルは、有効画素（奇数行）のＰ相レベルに対する制限電圧以下に制限される。このようにダミー側の信号線ＶＳＬ_Ｅの電圧を制限するのは、ダミー画素を遮光していないためである。ダミー画素を遮光しないのは、前述したように、ダミー画素と有効画素とを交互に配列する構成では、ダミー画素のみを遮光するのは困難である理由による。
【０１２０】
奇数行の転送信号ＴＲＧ_Ｏ、リセット信号ＲＳＴ_Ｏおよび選択信号ＳＥＬ_Ｏの送信タイミングは、第１の実施の形態の有効画素と同様である。偶数数行の転送信号ＴＲＧ_Ｏ、リセット信号ＲＳＴ_Ｏおよび選択信号ＳＥＬ_Ｏの送信タイミングは、第１の実施の形態のダミー画素と同様である。
【０１２１】
図１７は、第２の実施の形態における偶数行画素回路２６１の駆動動作の一例を示すタイミングチャートである。垂直走査回路２３０は、切替信号ＳＷＲをハイレベルにして選択トランジスタおよびリセットトランジスタの接続先を切り替える。また、Ｄ相レベル読出し直前の転送タイミングＴｓｗｄからパルス期間に亘って、垂直走査回路２３０は、奇数行の転送信号ＴＲＧ_Ｅのみをハイレベルにする。
【０１２２】
このように、本技術の第２の実施の形態によれば、有効画素とダミー画素とを隣接して交互に配置したため、ダミー画素に隣接しない有効画素が存在する第１の実施の形態と比較して、素子特性のばらつきを小さくしてノイズを低減することができる。
【０１２３】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１２４】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【０１２５】
なお、本技術は以下のような構成もとることができる。
（１）一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して前記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、
前記一対の差動入力電圧の他方に応じた参照電流を前記同相ノードに供給する参照側増幅トランジスタと、
前記同相ノードで合流する前記信号電流および前記参照電流の和を一定に制御する定電流源と、
前記出力電圧が所定の制限電圧に達した場合には前記出力ノードと前記同相ノードとを接続して前記制限電圧に応じた値の前記信号電流を前記同相ノードに供給するバイパス制御部と
を具備する固体撮像素子。
（２）有効画素回路およびダミー画素回路のうち前記有効画素回路からの信号を読み出して所定の信号処理を行う信号処理部をさらに具備し、
前記信号側増幅トランジスタは、前記有効画素回路に配置され、前記参照側増幅トランジスタは、前記ダミー画素回路に配置される
前記（１）記載の固体撮像素子。
（３）前記ダミー画素回路は、遮光される
前記（２）記載の固体撮像素子。
（４）前記ダミー画素回路は、遮光されず、前記有効画素回路に隣接して配置される
前記（２）記載の固体撮像素子。
（５）前記バイパス制御部は、前記出力ノードにソースが接続されたバイパストランジスタを備える
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記信号側増幅トランジスタは、Ｐ相レベルを前記出力電圧として出力した後に前記Ｐ相レベルと異なるＤ相レベルを前記出力電圧として出力し、
前記制限電圧は、前記Ｐ相レベルを制限するＰ相制限電圧と前記Ｄ相レベルを制限するＤ相制限電圧とを含む
前記（５）記載の固体撮像素子。
（７）前記バイパス制御部は、前記バイパストランジスタに並列に接続された第１および第２の抵抗素子をさらに備え、
前記バイパストランジスタのゲートおよびドレインは短絡され、
前記第１の抵抗素子の抵抗値は、前記Ｐ相制限電圧に応じた値であり、前記第２の抵抗素子の抵抗値は、前記Ｄ相制限電圧に応じた値である
前記（６）記載の固体撮像素子。
（８）  前記バイパストランジスタは、閾値電圧の異なる第１および第２のバイパストランジスタを含み、
前記第１および第２のバイパストランジスタのゲートおよびドレインは短絡され、
前記第１のバイパストランジスタの閾値電圧は、前記Ｐ相制限電圧に応じた値であり、前記第２のバイパストランジスタの閾値電圧は、前記Ｄ相制限電圧に応じた値である
前記（６）記載の固体撮像素子。
（９）前記バイパス制御部は、電源電圧と互いに異なる第１および第２のバイアス電圧とのいずれかを選択して前記バイパストランジスタのゲートに供給するセレクタをさらに備え、
前記第１のバイアス電圧は、前記Ｐ相制限電圧に応じた値であり、前記第２のバイアス電圧は、前記Ｄ相制限電圧に応じた値である
前記（６）記載の固体撮像素子。
（１０）一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して前記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、
前記一対の差動入力電圧の他方に応じた参照電流を前記同相ノードに供給する参照側増幅トランジスタと、
前記同相ノードで合流する前記信号電流および前記参照電流の和を一定に制御する定電流源と、
前記出力電圧が所定の制限電圧に達した場合には前記出力ノードと前記同相ノードとを接続して前記制限電圧に応じた値の前記信号電流を前記同相ノードに供給するバイパス制御部と、
前記出力電圧の信号から生成された画像データに対して所定の画像処理を行う画像処理部と
を具備する電子機器。
（１１）一対の差動入力電圧の一方に応じた信号電流を出力ノードから同相ノードに供給して前記信号電流に応じた出力電圧を生成する信号側増幅トランジスタと、前記一対の差動入力電圧の他方に応じた参照電流を前記同相ノードに供給する参照側増幅トランジスタと、前記同相ノードで合流する前記信号電流および前記参照電流の和を一定に制御する定電流源とを備える差動増幅回路が、前記出力電圧を生成する出力電圧生成ステップと、
前記出力電圧が所定の制限電圧に達した場合には前記出力ノードと前記同相ノードとを接続して前記制限電圧に応じた値の前記信号電流を前記同相ノードに供給するバイパス制御ステップと
を具備する固体撮像素子の制御方法。
【符号の説明】
【０１２６】
１００  電子機器
１１０  撮像レンズ
１２０  デジタルシグナルプロセッサ
１３０  フレームメモリ
１４０  記録装置
１５０  表示装置
１６０  電源回路
１７０  操作回路
１８０  バス
２００  固体撮像素子
２１０  電源供給部
２１１、２１２、３０１  Ｐ型トランジスタ
２１３  定電流源
２２０  バイパス制御部
２２１、２２６  バイパストランジスタ
２２２、２２４、３０２  抵抗素子
２２３、２２５、２９１、２９２、２９３、２９４、３０３  スイッチ
２２７  セレクタ
２３０  垂直走査回路
２４０  画素アレイ部
２５０  有効画素回路
２５１  奇数行画素回路
２５２、２６２  転送トランジスタ
２５３、２６３  フォトダイオード
２５４、２６４  リセットトランジスタ
２５５、２６５  浮遊拡散層
２５６、２６６  選択トランジスタ
２５７、２６７  増幅トランジスタ
２６０  ダミー画素回路
２６１  偶数行画素回路
２７０  カラム信号処理部
２７１  ランプ信号生成回路
２７２、２７３  コンデンサ
２７４  コンパレータ
２７５  カウンタ
２７６  データ保持部
２８０  水平走査回路
２８５  タイミング制御部
２９０  信号切替え部
３００  差動入力制限部
【図１】
2017179319.tif 000003
【図２】
2017179319.tif 000004
【図３】
2017179319.tif 000005
【図４】
2017179319.tif 000006
【図５】
2017179319.tif 000007
【図６】
2017179319.tif 000008
【図７】
2017179319.tif 000009
【図８】
2017179319.tif 000010
【図９】
2017179319.tif 000011
【図１０】
2017179319.tif 000012
【図１１】
2017179319.tif 000013
【図１２】
2017179319.tif 000014
【図１３】
2017179319.tif 000015
【図１４】
2017179319.tif 000016
【図１５】
2017179319.tif 000017
【図１６】
2017179319.tif 000018
【図１７】
2017179319.tif 000019
【国際調査報告】
2017179319.tif 000020
2017179319.tif 000021
2017179319.tif 000022
2017179319.tif 000023