(57)【要約】  スイッチング電源装置は、交流入力電圧が入力される整流回路と、整流回路から出力される直流入力電圧（ＶＩＮＤＣ）を平滑する入力平滑回路と、直流入力電圧（ＶＩＮＤＣ）を電力変換して出力電圧（Ｖｏｕｔ）を出力する電力変換回路と、直流入力電圧（ＶＩＮＤＣ）が第１の基準電圧値より高い電圧の時に活性化される入力過電圧検出信号（ＶＩＮ＿ＯＶ）を生成する過電圧検出回路と、入力平滑回路に蓄積されている蓄積電荷を放電する放電回路と、を有し、電力変換回路はスイッチング素子を含み、入力過電圧検出信号（ＶＩＮ＿ＯＶ）の活性化をトリガとして、スイッチング素子のスイッチングが停止され、かつ蓄積電荷の放電が開始され、その後入力過電圧検出信号（ＶＩＮ＿ＯＶ）が非活性化された時に放電を停止しスイッチング素子のスイッチングが再開される。
2018043226.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧が入力される第１の整流回路と、
前記第１の整流回路から出力される直流入力電圧を平滑する入力平滑回路と、
前記直流入力電圧を電力変換して出力電圧を出力する電力変換回路と、
前記直流入力電圧が第１の基準電圧値より高い電圧の時に活性化される入力過電圧検出信号を生成する入力過電圧検出回路と、
前記入力平滑回路に蓄積されている蓄積電荷を放電する放電回路と、を有し、
前記電力変換回路は、
前記直流入力電圧が入力されるエネルギー変換回路と、
前記エネルギー変換回路に接続され、前記直流入力電圧をスイッチングするスイッチング素子と、
前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、を含み、
前記入力過電圧検出信号の活性化をトリガとして、
前記スイッチング素子のスイッチングが停止され、かつ前記蓄積電荷の放電が開始され、
その後前記入力過電圧検出信号が非活性化された時に放電を停止し前記スイッチング素子のスイッチングが再開される
スイッチング電源装置。
【請求項２】
更に、前記第１の整流回路と前記入力平滑回路の間に第２の整流回路と、
前記第１の整流回路と前記第２の整流回路の接続点の電圧である脈流電圧が入力され、該脈流電圧の波高値が第２の基準電圧値より低い電圧の時に活性化される入力過電圧解除判定信号を生成する入力過電圧解除検出回路と、を有し、
前記入力過電圧検出信号が活性化され、かつ該入力過電圧解除判定信号が活性化された時に前記蓄積電荷の放電が開始される
請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング素子、前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路が半導体装置として構成され、
前記放電回路は前記スイッチング素子を含み、
前記蓄積電荷は該スイッチング素子を経由して放電される
請求項１または請求項２に記載のスイッチング電源装置。
【請求項４】
前記スイッチング素子、前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路が半導体装置として構成され、
前記放電回路は電界効果トランジスタを含み、
前記蓄積電荷は飽和領域で動作する該電界効果トランジスタを経由して放電される
請求項１または請求項２に記載のスイッチング電源装置。
【請求項５】
前記半導体装置は、前記スイッチング素子に接続されたドレイン端子を有し、
前記電界効果トランジスタは該ドレイン端子に接続されている
請求項４に記載のスイッチング電源装置。
【請求項６】
前記半導体装置は、前記スイッチング素子に接続されたドレイン端子を有し、
前記入力過電圧検出回路は該ドレイン端子に接続されている
請求項３から５のいずれか１項に記載のスイッチング電源装置。
【請求項７】
前記半導体装置は、前記直流入力電圧を検知する入力検出端子を有し、
前記入力過電圧検出回路は該入力検出端子に接続されている
請求項３から５のいずれか１項に記載のスイッチング電源装置。
【請求項８】
前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路の一部が半導体装置として構成され、
前記放電回路は前記スイッチング素子を含み、
前記蓄積電荷は該スイッチング素子を経由して放電される
請求項１または請求項２に記載のスイッチング電源装置。
【請求項９】
前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路が半導体装置として構成され、
前記放電回路は電界効果トランジスタを含み、
前記蓄積電荷は飽和領域で動作する該電界効果トランジスタを経由して放電される
請求項１または請求項２に記載のスイッチング電源装置。
【請求項１０】
前記半導体装置は、前記スイッチング制御回路に電力を供給する高耐圧入力端子を有し、
前記入力過電圧検出回路は該高耐圧入力端子に接続されている
請求項８または請求項９に記載のスイッチング電源装置。
【請求項１１】
前記半導体装置は、前記直流入力電圧を検知する入力検出端子を有し、
前記入力過電圧検出回路は該入力検出端子に接続されている
請求項８または請求項９に記載のスイッチング電源装置。
【請求項１２】
前記半導体装置は、前記スイッチング制御回路に電力を供給する補助電源端子を有し、
前記補助電源端子に補助電源用容量が接続され、
前記蓄積電荷の放電は該補助電源用容量に電荷を移動させることで成される
請求項４、請求項５、または請求項９に記載のスイッチング電源装置。
【請求項１３】
前記半導体装置は、前記交流入力電圧が入力開始される起動時に、前記直流入力電圧を前記電界効果トランジスタを経由して前記半導体装置に電力を供給する起動回路を有する
請求項４、請求項５、または請求項９に記載のスイッチング電源装置。
【請求項１４】
請求項３から請求項１１までのうちいずれか１つに記載のスイッチング電源装置において、
少なくとも前記スイッチング制御回路と前記放電回路の一部が半導体基板上に集積回路として形成されたスイッチング制御用の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、過大な入力電圧からスイッチング電源装置や電子機器を保護するための入力過電圧保護機能を備えたスイッチング電源装置およびそれを構成する半導体装置に関する。
【背景技術】
【０００２】
商用の交流電源からの交流電圧を直流電圧に変換する電源装置において、高い電力変換効率や小型化などを達成するために半導体のスイッチング素子を用いたスイッチング電源装置が世界中で幅広く利用されている。【０００３】
このようなスイッチング電源装置は、一般家庭用の電子機器などの電源装置として多く用いられている。しかし、特に新興国などで使用される場合において、電力インフラ設備が十分に整備されていないために家庭用コンセントに送電される電圧が過渡的に公称電圧範囲を超えるレベルまで変動するという課題がある。このため公称電圧範囲内で設計された電子機器は、この過渡的な入力過電圧が印加されると、入力過電圧状態で動作を継続してしまい、これによりスイッチング電源装置が破壊するという課題があった。【０００４】
これらの課題を改善する従来の技術として、例えば特許文献１に開示されているものがある。特許文献１に開示されたスイッチング電源装置は、入力過電圧保護機能を有しており、入力電圧が設定値に達するとスイッチング動作を停止する。【０００５】
よって、特許文献１に開示されたスイッチング電源装置は、入力過電圧が印加されるとスイッチング動作を停止することにより、スイッチング素子の破壊を防ぐことができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２９５６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示されるような従来のスイッチング電源装置では、印加される入力電圧が正常な状態に回復した後のスイッチング動作の再開が非常に遅くなってしまう。【０００８】
図１８は、特許文献１に開示されるような従来のスイッチング電源装置における、入力過電圧保護機能を備えたスイッチング電源装置の一構成を示す回路図である。また図１９は、特許文献１に開示されるような従来の入力過電圧保護機能を備えたスイッチング電源装置において、入力過電圧時の動作を示すタイミングチャートである。【０００９】
交流電源１から入力過電圧が印加されると、平滑コンデンサ３の入力直流電圧ＶＩＮＤＣも上昇する。そして、入力直流電圧ＶＩＮＤＣがあらかじめ設定された入力過電圧検出電圧Ｖｔｈ＿ＯＶを超えると入力過電圧が検出され、スイッチング動作が停止する。その後印加される入力電圧が正常な状態に回復した後に、平滑コンデンサ３の電圧ＶＩＮＤＣがＶｔｈ＿ＯＶに低下するまでに非常に長い時間が必要となる。これは平滑コンデンサ３に蓄積されている電荷が、スイッチング動作を停止しているスイッチング電源装置の微小な消費電流のみで放電されるためである。このため入力過電圧検出の解除が非常に遅くなり、この結果スイッチング動作の再開が非常に遅くなってしまう。【００１０】
本開示は、上記の課題を解決し、入力過電圧検出によるスイッチング動作停止後において、入力電圧が正常な状態に回復した後にスイッチング動作の再開を早くするための入力過電圧保護機能を備えたスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本開示の一態様に係るスイッチング電源装置は、交流入力電圧が入力される第１の整流回路と、前記第１の整流回路から出力される直流入力電圧を平滑する入力平滑回路と、前記直流入力電圧を電力変換して出力電圧を出力する電力変換回路と、前記直流入力電圧が第１の基準電圧値より高い電圧の時に活性化される入力過電圧検出信号を生成する入力過電圧検出回路と、前記入力平滑回路に蓄積されている蓄積電荷を放電する放電回路とを有し、前記電力変換回路は、前記直流入力電圧が入力されるエネルギー変換回路と、前記エネルギー変換回路に接続され、前記直流入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子のスイッチングを制御するスイッチング制御回路と、を含み、前記入力過電圧検出信号の活性化をトリガとして、前記スイッチング素子のスイッチングが停止され、かつ前記蓄積電荷の放電が開始され、その後前記入力過電圧検出信号が非活性化された時に放電を停止し前記スイッチング素子のスイッチングが再開されることを特徴とする。【００１２】
本開示に係るスイッチング電源装置によれば、入力過電圧保護によるスイッチング動作停止後に、印加される入力電圧が正常な状態に回復した後において、スイッチング動作を素早く再開することができる。【００１３】
また、更に、前記第１の整流回路と前記入力平滑回路の間に第２の整流回路と、前記第１の整流回路と前記第２の整流回路の接続点の電圧である脈流電圧が入力され、該脈流電圧の波高値が第２の基準電圧値より低い電圧の時に活性化される入力過電圧解除判定信号を生成する入力過電圧解除検出回路とを有し、前記入力過電圧検出信号が活性化され、かつ該入力過電圧解除判定信号が活性化された時に前記蓄積電荷の放電が開始されることを特徴としてもよい。【００１４】
本開示に係るスイッチング電源装置によれば、入力過電圧が印加されている期間の放電をなくすことができ、不要な消費電流や発熱を抑えることが可能となる。【００１５】
また、前記スイッチング素子、前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路が半導体装置として構成され、前記放電回路は前記スイッチング素子を含み、前記蓄積電荷は該スイッチング素子を経由して放電されることを特徴としてもよい。【００１６】
本開示に係るスイッチング電源装置によれば、半導体装置内に内蔵している通常のスイッチング動作を行うスイッチング素子を、蓄積電荷の放電にも利用することで、放電専用の高耐圧素子を削減することができる。【００１７】
また、前記スイッチング素子、前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路が半導体装置として構成され、前記放電回路は電界効果トランジスタを含み、前記蓄積電荷は飽和領域で動作する該電界効果トランジスタを経由して放電されることを特徴としてもよい。【００１８】
本開示に係るスイッチング電源装置によれば、蓄積電荷の放電を電界効果トランジスタの飽和領域で行うことで、放電電流を容易に制限することができる。【００１９】
また、前記半導体装置は、前記スイッチング素子に接続されたドレイン端子を有し、前記電界効果トランジスタは該ドレイン端子に接続されていることを特徴としてもよい。【００２０】
本開示に係るスイッチング電源装置によれば、通常のスイッチング動作を行う半導体装置の高耐圧のドレイン端子を経由して、蓄積電荷の放電を行うことにより、放電専用の高耐圧端子を削減することができる。【００２１】
また、前記半導体装置は、前記スイッチング素子に接続されたドレイン端子を有し、前記入力過電圧検出回路は該ドレイン端子に接続されていることを特徴としてもよい。【００２２】
本開示に係るスイッチング電源装置によれば、電圧検出と蓄積電荷の放電をドレイン端子から行うことで、端子数を減らすことができる。【００２３】
また、前記半導体装置は、前記直流入力電圧を検知する入力検出端子を有し、前記入力過電圧検出回路は該入力検出端子に接続されていることを特徴としてもよい。【００２４】
本開示に係るスイッチング電源装置によれば、入力検出端子を設けることで外付けの抵抗により検出電圧を容易に調整でき、また外付けの抵抗を用いることで半導体装置内部に低耐圧の素子を使用でき回路面積を削減することができる。【００２５】
また、前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路の一部が半導体装置として構成され、前記放電回路は前記スイッチング素子を含み、前記蓄積電荷は該スイッチング素子を経由して放電されることを特徴としてもよい。【００２６】
本開示に係るスイッチング電源装置によれば、スイッチング素子と、入力過電圧検出回路やスイッチング制御回路などを異なるパッケージで別の素子として構成するスイッチング電源装置においても、通常のスイッチング動作を行うスイッチング素子を蓄積電荷の放電にも利用することができ、放電専用の高耐圧素子を削減することができる。【００２７】
また、前記スイッチング制御回路、前記入力過電圧検出回路と前記放電回路が半導体装置として構成され、前記放電回路は電界効果トランジスタを含み、前記蓄積電荷は飽和領域で動作する該電界効果トランジスタを経由して放電されることを特徴としてもよい。【００２８】
本開示に係るスイッチング電源装置によれば、蓄積電荷の放電を電界効果トランジスタの飽和領域で行うことで、放電電流を容易に制限することができる。【００２９】
また、前記半導体装置は、前記スイッチング制御回路に電力を供給する高耐圧入力端子を有し、前記入力過電圧検出回路は該高耐圧入力端子に接続されていることを特徴としてもよい。【００３０】
本開示に係るスイッチング電源装置によれば、起動動作などに使用する高耐圧入力端子を利用して入力電圧の検出も行うことにより、入力電圧検出専用の高耐圧端子を削減することができる。【００３１】
また、前記半導体装置は、前記直流入力電圧を検知する入力検出端子を有し、前記入力過電圧検出回路は該入力検出端子に接続されていることを特徴としてもよい。【００３２】
本開示に係るスイッチング電源装置によれば、入力検出端子を設けることで外付けの抵抗により検出電圧を容易に調整でき、また外付けの抵抗を用いることで半導体装置内部に低耐圧の素子を使用でき回路面積を削減することができる。【００３３】
また、前記半導体装置は、前記スイッチング制御回路に電力を供給する補助電源端子を有し、前記補助電源端子に補助電源用容量が接続され、前記蓄積電荷の放電は該補助電源用容量に電荷を移動させることで成されることを特徴としてもよい。【００３４】
本開示に係るスイッチング電源装置によれば、入力平滑回路の蓄積電荷を補助電源用容量に移動させることで放電を行うことができ、放電専用の素子などを削減することができる。【００３５】
また、前記半導体装置は、前記交流入力電圧が入力開始される起動時に、前記直流入力電圧を前記電界効果トランジスタを経由して前記半導体装置に電力を供給する起動回路を有することを特徴としてもよい。【００３６】
本開示に係るスイッチング電源装置によれば、起動回路の電界効果トランジスタと蓄積電荷の放電を行う電界効果トランジスタを同一の素子で兼用して使用することで、放電専用の電界効果トランジスタを削減することができる。【００３７】
また、少なくとも前記スイッチング制御回路と前記放電回路の一部が半導体基板上に集積回路として形成されたスイッチング制御用の半導体装置であってもよい。【００３８】
本開示に係る半導体装置によれば、スイッチング電源装置の部品点数を大幅に削減することができ、小型化および軽量化さらには低コスト化を容易に実現することができる。
【発明の効果】
【００３９】
以上のように本開示によれば、入力過電圧検出によるスイッチング動作停止後において、入力電圧が正常な状態に回復した後のスイッチング動作の再開を早くするための入力過電圧保護機能を備えたスイッチング電源装置が実現できる。
【図面の簡単な説明】
【００４０】
【図１】図１は、実施の形態１に係るスイッチング電源装置の一構成を示す回路図である。
【図２】図２は、実施の形態１に係る過電圧検出回路の一構成を示す回路図である。
【図３】図３は、実施の形態１に係る駆動制御回路の一構成を示す回路図である。
【図４】図４は、実施の形態１に係る起動回路と放電回路の一構成を示す回路図である。
【図５】図５は、実施の形態１に係るスイッチング電源装置において、入力過電圧保護機能が動作する場合を示すタイミングチャートである。
【図６】図６は、実施の形態２に係るスイッチング電源装置の一構成を示す回路図である。
【図７】図７は、実施の形態２に係る過電圧検出回路の一構成を示す回路図である。
【図８】図８は、実施の形態２に係る駆動制御回路の一構成を示す回路図である。
【図９】図９は、実施の形態３に係るスイッチング電源装置の一構成を示す回路図である。
【図１０】図１０は、実施の形態３の変形例に係るスイッチング電源装置の一構成を示す回路図である。
【図１１】図１１は、実施の形態４に係るスイッチング電源装置の一構成を示す回路図である。
【図１２】図１２は、実施の形態４に係る過電圧検出回路の一構成を示す回路図である。
【図１３】図１３は、実施の形態４に係るスイッチング電源装置において、入力過電圧保護機能が動作する場合を示すタイミングチャートである。
【図１４】図１４は、実施の形態５に係るスイッチング電源装置の一構成を示す回路図である。
【図１５】図１５は、実施の形態５に係る過電圧解除検出回路の一構成を示す回路図である。
【図１６】図１６は、実施の形態５に係る起動回路と放電回路の一構成を示す回路図である。
【図１７】図１７は、実施の形態５に係るスイッチング電源装置において、入力過電圧保護機能が動作する場合を示すタイミングチャートである。
【図１８】図１８は、従来の入力過電圧検出回路を有したスイッチング電源装置の一構成を示す回路図である。
【図１９】図１９は、従来の入力過電圧検出回路を有したスイッチング電源装置において、入力過電圧保護機能が動作する場合を示すタイミングチャートである。
【発明を実施するための形態】
【００４１】
以下、本開示のスイッチング電源装置および半導体装置について図面を参照しながら説明する。但し、詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００４２】
なお、添付図面および以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００４３】
（実施の形態１）
以下、実施の形態１に係るスイッチング電源装置および半導体装置について、図１〜図５を参照しながら具体的に説明する。
【００４４】
図１は、本実施の形態に係るスイッチング制御用半導体装置を備えたスイッチング電源装置の一構成を示す回路図である。
【００４５】
図１において、交流電源１には交流電圧を整流するためのブリッジダイオード２が接続され、ブリッジダイオード２には、平滑コンデンサ３、入力電圧検出用の抵抗１１および１２、並びにエネルギー変換用のトランス４の一次巻線４ａが接続されている。
【００４６】
トランス４は一次巻線４ａ、二次巻線４ｂ、および補助巻線４ｃを有し、一次巻線４ａと二次巻線４ｂの極性は逆になっている。このスイッチング電源装置はフライバック型である。
【００４７】
一次巻線４ａには、ブリッジダイオード２、平滑コンデンサ３、抵抗１１、ＶＩＮ端子およびスイッチング素子９が接続されている。一次巻線４ａに流れる電流は、スイッチング素子９のスイッチング動作によって制御している。
【００４８】
二次巻線４ｂには整流ダイオード５と平滑コンデンサ６が接続されており、スイッチング動作によって二次巻線４ｂに発生するフライバック電圧が、整流平滑されて出力電圧Ｖｏｕｔが生成される。
【００４９】
スイッチング素子９には、パワーＭＯＳＦＥＴなどの半導体素子が使用される。またスイッチング素子９はドレイン端子、ソース端子およびゲート端子を有し、ドレイン端子がトランス４の一次巻線４ａに接続される。スイッチング素子９は半導体装置１００のＯＵＴ端子からゲート端子（制御電極）に印加される電圧信号によりスイッチング動作が制御される。
【００５０】
半導体装置１００は、同一の半導体基板上に集積化された半導体装置であり、外部入出力端子として、ＶＩＮ端子、ＶＣＣ端子、ＦＢ端子、ＬＳ端子、ＯＵＴ端子、ＩＳ端子、およびＧＮＤ端子の７つの端子を有している。また、例えば、平滑コンデンサ１０２、過電圧検出回路１１０、駆動制御回路１２０、スイッチング制御回路１４０、電流検出回路１５０、起動回路１６０、フィードバック制御回路１７０、レギュレータ１８０、および放電回路１９０などから構成される。
【００５１】
ＶＩＮ端子は、平滑コンデンサ３とトランス４の一次巻線４ａの接続点と、半導体装置１００に内蔵された起動回路１６０を接続する高耐圧入力端子であり、ブリッジダイオード２と平滑コンデンサ３により整流平滑された入力直流電圧ＶＩＮＤＣから、半導体装置１００の起動時に電力供給するための端子である。
【００５２】
ＶＣＣ端子は、補助巻線４ｃに接続された整流ダイオード１４と平滑コンデンサ１５とで構成される整流平滑回路の出力と、半導体装置１００に内蔵された起動回路１６０およびレギュレータ１８０を接続する補助電源端子であり、スイッチング素子９のスイッチング動作により補助巻線４ｃに発生するフライバック電圧が整流平滑された電圧を補助電源電圧ＶＣＣとして半導体装置１００に電力供給するための端子である。
【００５３】
ＦＢ端子は、出力状態検出回路７から出力されるフィードバック信号（例えば、フォトカプラによる電流など）を半導体装置１００のフィードバック制御回路１７０に入力するための端子である。
【００５４】
ＬＳ端子は、入力電圧検出用の抵抗１１および１２と、過電圧検出回路１１０を接続する入力検出端子であり、平滑コンデンサ３の両端に印加されている入力直流電圧ＶＩＮＤＣの上昇を検出するための端子である。なお、ＬＳ端子は入力電圧の低下を検出する低入力検出機能を兼用してもよい。
【００５５】
ＯＵＴ端子は、半導体装置１００に内蔵された駆動制御回路１２０から出力される駆動信号を、スイッチング素子９のゲート端子に入力するためのゲート信号出力端子である。
【００５６】
ＩＳ端子は、スイッチング素子９および電流検出回路１５０と、抵抗１３を接続する端子であり、スイッチング素子９を流れる電流を検出するための電流検出端子である。
【００５７】
ＧＮＤ端子は、半導体装置１００の電位基準であるＧＮＤを平滑コンデンサ３の低電位側の端子に接続する接地端子である。
【００５８】
過電圧検出回路１１０は、入力直流電圧ＶＩＮＤＣを検出するため、入力電圧検出用の抵抗１１および１２と入力過電圧検出回路を構成し、抵抗１１および１２で抵抗分割された電圧が入力される。過電圧検出回路１１０は、入力された電圧を、あらかじめ設定された基準電圧と比較し、比較結果を示す入力過電圧検出信号ＶＩＮ＿ＯＶをスイッチング制御回路１４０と放電回路１９０に出力する。
【００５９】
図２は、本実施の形態に係る過電圧検出回路１１０の一構成を示す回路図である。過電圧検出回路１１０は、比較器１１１と基準電圧源１１２から構成され、ＬＳ端子電圧が基準電圧源１１２で設定されたしきい値電圧Ｖｔｈ＿ＯＶよりも高い場合、入力過電圧検出信号ＶＩＮ＿ＯＶはハイレベルとなり活性化される。その後、ＬＳ端子電圧がＶｔｈ＿ＯＶよりも低くなると、入力過電圧検出信号ＶＩＮ＿ＯＶはローレベルとなり非活性化される。
【００６０】
なお、誤検出防止や動作安定化のために、基準電圧源１１２はヒステリシス特性を有していてもよい。
【００６１】
駆動制御回路１２０は、スイッチング制御回路１４０から出力される信号が入力され、この信号に基づいてスイッチング素子９を駆動するための駆動信号を出力する。
【００６２】
図３は、本実施の形態に係る駆動制御回路１２０の一構成を示す回路図である。駆動制御回路１２０は、Ｐ型ＭＯＳＦＥＴ１２１、Ｎ型ＭＯＳＦＥＴ１２２、インバータ１２３、１２４、抵抗１２５および補助電源電圧ＶＣＣから構成され、スイッチング制御回路１４０から矩形信号が入力される。例えばスイッチング制御回路１４０からハイレベル信号が入力されると、Ｐ型ＭＯＳＦＥＴ１２１にはインバータ１２３によりローレベルに反転された信号が入力されるためにＰ型ＭＯＳＦＥＴ１２１は導通し、Ｎ型ＭＯＳＦＥＴ１２２にはインバータ１２４によりローレベルに反転された信号が入力されるためにＮ型ＭＯＳＦＥＴ１２２は非導通になる。これにより、ＶＣＣ電圧のハイレベル信号がＯＵＴ端子に出力される。
【００６３】
またスイッチング制御回路１４０からローレベル信号が入力されると、Ｐ型ＭＯＳＦＥＴ１２１が非導通になり、Ｎ型ＭＯＳＦＥＴ１２２が導通するため、ＧＮＤに接地されたローレベル信号がＯＵＴ端子に出力される。駆動制御回路１２０はこれらの出力信号を出力することで、スイッチング素子９のスイッチング動作を制御する。なお、抵抗１２５は不定状態防止のためのプルダウン抵抗であり、その抵抗値は電圧降下が無視できるほど十分に大きく設定する。
【００６４】
スイッチング制御回路１４０は、スイッチング素子９のスイッチング動作を制御するための回路であり、過電圧検出回路１１０、電流検出回路１５０、フィードバック制御回路１７０から入力される信号などからスイッチング動作や、ターンオンタイミングやターンオフタイミングを決定する。なお、スイッチング制御回路１４０には、周期的なターンオンタイミングを発生させる発振器などのターンオン信号生成回路などが含まれる。
【００６５】
電流検出回路１５０は、スイッチング素子９を流れる電流を検出するため、ＩＳ端子に接続された抵抗１３に現れる電圧信号が入力され、入力された電圧信号をあらかじめ設定された基準電圧と比較し、比較結果に基づくスイッチング素子９のターンオフ信号をスイッチング制御回路１４０に出力する。なお、比較するための基準電圧は、スイッチング制御方式によってはフィードバック制御回路１７０からの出力信号に応じて変化してもよい。
【００６６】
起動回路１６０は、放電回路１９０を含み、ＶＩＮ端子、ＶＣＣ端子およびレギュレータ１８０に接続されている。スイッチング電源装置の起動時には、入力直流電圧ＶＩＮＤＣがＶＩＮ端子に印加されると、ＶＩＮ端子から起動回路１６０とＶＣＣ端子を介して平滑コンデンサ１５に、さらに起動回路１６０とレギュレータ１８０を介して平滑コンデンサ１０２に起動電流が流れる。平滑コンデンサ１５および１０２が充電され、半導体装置１００のＶＣＣ端子電圧および回路内部電圧ＶＤＤ電圧が上昇し、半導体装置１００のＶＣＣ端子電圧および回路内部電圧ＶＤＤ電圧がそれぞれ起動電圧に達すると、起動回路１６０は起動電流をカットする。また、起動回路１６０は、スイッチング素子９のスイッチング動作可否を判断するためＶＣＣ端子電圧をモニターしており、図には示していないが、スイッチング制御回路１４０などに起動・停止信号を出力している。
【００６７】
放電回路１９０は、平滑コンデンサ３の蓄積電荷を強制放電するため、起動回路１６０の一部として構成され、過電圧検出回路１１０と接続されて入力過電圧検出信号ＶＩＮ＿ＯＶが入力される。放電回路１９０は、入力過電圧を検出している期間に平滑コンデンサ３の蓄積電荷の放電を行う。
【００６８】
図４は、本実施の形態に係る起動回路１６０と放電回路１９０の一構成例を示す回路図である。起動回路１６０は、Ｎ型ＭＯＳＦＥＴ１６２、ヒステリシス付比較器１６３、基準電圧源１６４および放電回路１９０から構成される。放電回路１９０は接合型電界効果トランジスタ（ＪＦＥＴ）１６１、Ｎ型ＭＯＳＦＥＴ１９１および抵抗１９２から構成される。また、図４に示すように各素子が接続されている。なお、接合型電界効果トランジスタ（ＪＦＥＴ）１６１は起動回路１６０と放電回路１９０の２つの回路で兼用された構成となっており、それぞれ半導体装置１００の起動動作時と蓄積電荷の放電動作時に使用される。
【００６９】
入力過電圧検出信号ＶＩＮ＿ＯＶがＮ型ＭＯＳＦＥＴ１９１に入力されると、Ｎ型ＭＯＳＦＥＴ１９１は導通状態となり平滑コンデンサ３の蓄積電荷を、ＶＩＮ端子、ＪＦＥＴ１６１、Ｎ型ＭＯＳＦＥＴ１９１および抵抗１９２の経路で強制放電する。なお、放電電流は抵抗１９２によって制限される。
【００７０】
フィードバック制御回路１７０は、出力状態検出回路７から出力されるフィードバック信号がＦＢ端子を介して入力され、出力電圧Ｖｏｕｔを一定に安定させるようスイッチング素子９を流れる電流またはスイッチング周波数を設定し、制御信号をスイッチング制御回路１４０へ出力する。
【００７１】
レギュレータ１８０は、ＶＣＣ端子電圧を電圧変換することで半導体装置１００の回路内部電圧ＶＤＤを生成し、回路内部電圧ＶＤＤを半導体装置１００に電力供給する。
【００７２】
以上までに説明した、エネルギー変換を行うトランス４、スイッチング動作を行うスイッチング素子９およびスイッチング素子の動作を制御する半導体装置１００により、入力電力が所望の出力電力に電力変換される。
【００７３】
また、出力状態検出回路７は、検出抵抗、ツェナーダイオード、シャントレギュレータなどで構成され、出力電圧Ｖｏｕｔの電圧レベルを検出し、その出力電圧Ｖｏｕｔが所定の電圧に安定するように、フォトカプラ８を介してフィードバック信号を半導体装置１００に出力する。なお、出力電圧Ｖｏｕｔの検出には、トランス４の補助巻線４ｃに発生するフライバック電圧を利用してもよく、整流ダイオード１４および平滑コンデンサ１５による整流平滑後のＶＣＣ電圧を利用してもよい。
【００７４】
以上のように構成された図１に示すスイッチング電源装置およびスイッチング制御用半導体装置の動作を説明する。
【００７５】
商用電源などの交流電源１から交流電源電圧ＶＩＮＡＣが入力されると、ブリッジダイオード２と平滑コンデンサ３とにより交流電源電圧ＶＩＮＡＣが整流平滑されることで入力直流電圧ＶＩＮＤＣが生成される。この入力直流電圧ＶＩＮＤＣは、ＶＩＮ端子から半導体装置１００内の起動回路１６０に供給され、ＶＣＣ端子に接続されているコンデンサ１５に起動電流が流れる。ＶＣＣ端子電圧が上昇し、ＶＣＣ端子電圧が起動回路１６０で設定された起動電圧に達すると、スイッチング素子９のスイッチング制御が開始される。
【００７６】
一旦、スイッチング素子９がターンオンすると、スイッチング素子９および抵抗１３に電流が流れ、電流の大きさに応じた電圧信号が電流検出回路１５０に入力される。この電圧信号があらかじめ設定された基準電圧以上に上昇すると、スイッチング素子９はターンオフする。
【００７７】
スイッチング素子９がターンオフすると、スイッチング素子９のオン時間中にトランス４の一次側に電流が流れることによって蓄えられたエネルギーが二次側に伝達される。
【００７８】
以上のようなスイッチング動作が繰り返されて、出力電圧Ｖｏｕｔが上昇していくが、出力電圧Ｖｏｕｔが出力状態検出回路７で設定された所定の電圧以上になると、出力状態検出回路７およびフォトカプラ８は、フィードバック信号として半導体装置１００のＦＢ端子から電流を流出するよう制御する。この流出電流の大きさで、フィードバック制御回路１７０は、スイッチング素子９を流れる電流またはスイッチング周波数を調整する。
【００７９】
具体的には、フィードバック制御回路１７０は、スイッチング電源装置に接続される負荷への電流供給が小さい軽負荷時には、スイッチング素子９を流れる電流またはスイッチング周波数を低く設定し、重負荷時には、スイッチング素子９を流れる電流またはスイッチング周波数を高く設定する。このように、半導体装置１００は、スイッチング電源装置に接続される負荷に供給される電力に応じて、スイッチング素子９を流れる電流または周波数を変化させながら、出力電圧Ｖｏｕｔを所定の電圧に安定させるように制御を行う。
【００８０】
次に図５に示すタイミングチャートを用いて、交流電源１から入力過電圧が入力された場合の本実施の形態１におけるスイッチング電源の動作を説明する。
【００８１】
交流電源１から何らかの異常などにより想定電圧範囲を超える入力過電圧が印加されると、平滑コンデンサ３の端子間電圧である入力直流電圧ＶＩＮＤＣが上昇する。このため、この入力直流電圧ＶＩＮＤＣを抵抗分割により降圧した電圧であるＬＳ端子電圧も同様に上昇し、このＬＳ端子電圧が過電圧検出回路１１０に入力される。基準電圧源１１２と比較器１１１で構成された過電圧検出回路１１０は、ＬＳ端子電圧が基準電圧源１１２で設定されたしきい値電圧Ｖｔｈ＿ＯＶよりも高くなると、比較器１１１の出力である入力過電圧検出信号ＶＩＮ＿ＯＶをハイレベルに反転して活性化し、この入力過電圧検出信号ＶＩＮ＿ＯＶをスイッチング制御回路１４０と放電回路１９０のＮ型ＭＯＳＦＥＴ１９１に出力する。スイッチング制御回路１４０は、この入力過電圧検出信号ＶＩＮ＿ＯＶが入力されるとスイッチング素子９のスイッチング動作を停止させるように駆動制御回路１２０にローレベル信号を出力する。これらの結果、駆動制御回路１２０がスイッチング素子９のスイッチング動作を停止させることで入力過電圧保護が動作する。
【００８２】
入力過電圧検出信号ＶＩＮ＿ＯＶが活性化すると、スイッチング動作を停止させると同時に放電回路１９０のＮ型ＭＯＳＦＥＴ１９１が導通状態となり、平滑コンデンサ３の蓄積電荷の強制放電が開始される。
【００８３】
その後交流電源１から印加される入力過電圧が正常な状態に回復すると、入力直流電圧ＶＩＮＤＣは放電回路１９０の強制放電によって素早く低下する。同時に過電圧検出回路１１０に入力されるＬＳ端子電圧も低下してしきい値電圧Ｖｔｈ＿ＯＶに到達する。ＬＳ端子電圧がしきい値電圧Ｖｔｈ＿ＯＶを下回ると、過電圧検出回路１１０は入力過電圧検出信号ＶＩＮ＿ＯＶをローレベルに反転して非活性化し、この入力過電圧検出信号ＶＩＮ＿ＯＶをスイッチング制御回路１４０と放電回路１９０のＮ型ＭＯＳＦＥＴ１９１へ出力する。このためスイッチング制御回路１４０はフィードバック制御回路１７０と電流検出回路１５０に基づいた信号を駆動制御回路１２０に出力し、スイッチング動作を再開する。また放電回路１９０ではＮ型ＭＯＳＦＥＴ１９１が非導通状態となり、平滑コンデンサ３の強制放電が停止する。
【００８４】
以上より、本実施の形態１のスイッチング電源装置は、入力過電圧保護動作後において、印加される入力過電圧が正常な状態に回復すると、入力直流電圧ＶＩＮＤＣを素早く低下させることができるため、過電圧検出状態を素早く解除することができ、スイッチング動作の再開を早くすることができる。これにより図１８に示したような従来のスイッチング電源装置のスイッチング動作再開が非常に遅いという課題を解決できる。
【００８５】
なお、放電回路１９０の放電電流量は、固定値に制限してもよいし、変化させてもよい。例えば、放電回路１９０の放電電流量を半導体装置１００の温度上昇に反比例して変化させてもよく、その場合は放電電流による半導体装置１００の過度な発熱、及び発熱による破壊などを防ぐことが可能となる。また、放電回路１９０の放電電流量をＬＳ端子に入力される電圧に比例して変化させてもよく、その場合は入力過電圧の値が大きいほど放電電流を大きくすることで、より早く入力直流電圧ＶＩＮＤＣを低下させ、これによりスイッチング素子９のスイッチング動作再開を早くすることが可能となる。
【００８６】
また、放電電流は、制御回路の外付けのコンデンサ、例えば平滑コンデンサ１５に充電させることで放電させてもよい。この構成としては、放電回路１９０のＮ型ＭＯＳＦＥＴ１９１および抵抗１９２は削除し、入力過電圧検出信号ＶＩＮ＿ＯＶがハイレベルに活性化した場合にＮ型ＭＯＳＦＥＴ１６２を強制的に導通状態にする構成を用いる。入力過電圧時では、入力過電圧検出信号ＶＩＮ＿ＯＶが活性化しＮ型ＭＯＳＦＥＴ１６２は導通状態になるが、平滑コンデンサ３の入力直流電圧ＶＩＮＤＣよりも、平滑コンデンサ１５の電圧の方が低電圧であるために、平滑コンデンサ３の蓄積電荷は平滑コンデンサ１５へ移動する。これらにより放電専用の素子であるＮ型ＭＯＳＦＥＴ１９１および抵抗１９２を用いずに、平滑コンデンサ３の蓄積電荷を放電することが可能となる。
【００８７】
また、フライバック型のスイッチング電源装置の構成について説明したが、降圧チョッパ型などトポロジーが異なる構成でもよい。
【００８８】
（実施の形態２）
次に、本実施の形態２に係るスイッチング電源装置および半導体装置について、図６〜図８を参照しながら説明する。
【００８９】
実施の形態１では、入力直流電圧ＶＩＮＤＣの上昇を検出するため、半導体装置１００に入力検出端子としてＬＳ端子を設け、また平滑コンデンサ３の放電を接合型電界効果トランジスタ（ＪＦＥＴ）１６１を介して放電専用素子であるＮ型ＭＯＳＦＥＴ１９１と抵抗１９２で行っていたが、本実施の形態２では入力検出端子と放電専用素子を設けないスイッチング電源装置について説明する。なお実施の形態１と重複する説明は省略する。
【００９０】
図６は、本実施の形態２のスイッチング電源装置の一構成例を示す回路図である。実施の形態１のスイッチング電源装置を示す図１と比較して、半導体装置２００の過電圧検出回路２１０がＶＩＮ端子に接続され、また入力過電圧検出信号ＶＩＮ＿ＯＶがスイッチング制御回路１４０と駆動制御回路２２０に入力され、さらに放電回路１９０が削除されている点が異なる。なお、放電回路１９０の削除は、放電専用素子であるＮ型ＭＯＳＦＥＴ１９１と抵抗１９２が削除されたことを示しており、半導体装置２００の起動動作にも使用するＪＦＥＴ１６１は削除せず、起動回路２６０内に配置されたままである。
【００９１】
また図７は、本実施の形態２の過電圧検出回路２１０の一構成例を示す回路図である。実施の形態１の過電圧検出回路１１０を示す図２と比較して、ＬＳ端子電圧の代わりにＶＩＮ端子電圧が入力されており、入力電圧検出用の抵抗２１１および２１２が比較器１１１に接続される。
【００９２】
また図８は、本実施の形態２の駆動制御回路２２０の一構成例を示す回路図である。実施の形態１の駆動制御回路１２０を示す図３と比較して、ＶＩＮ＿ＯＶの入力、ＯＲ回路２２１、Ｎ型ＭＯＳＦＥＴ２２２、ツェナーダイオード２２３および回路内部電圧ＶＤＤが追加され、図８のように接続されている。駆動制御回路２２０において、入力電圧が正常な状態の場合は、Ｐ型ＭＯＳＦＥＴ１２１およびＮ型ＭＯＳＦＥＴ１２２にはスイッチング制御回路１４０の信号の反転したレベルの信号が入力され、Ｐ型ＭＯＳＦＥＴ１２１およびＮ型ＭＯＳＦＥＴ１２２が相補的に動作することで、矩形電圧信号がＯＵＴ端子に出力される。これらにより、駆動制御回路２２０はスイッチング素子９のスイッチング動作を制御する。
【００９３】
以上のように構成された本実施の形態２に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なる入力過電圧検出と放電方法を中心に説明する。
【００９４】
交流電源１から入力過電圧が印加されると、平滑コンデンサ３の端子間電圧である入力直流電圧ＶＩＮＤＣが上昇し、この電圧がＶＩＮ端子電圧として過電圧検出回路２１０に入力される。入力されたＶＩＮ端子電圧は、抵抗２１１および２１２の抵抗分割により降圧され、降圧したＶＩＮ端子電圧が比較器１１１に入力される。降圧したＶＩＮ端子電圧が基準電圧源１１２と抵抗２１１および２１２で設定されたしきい値電圧Ｖｔｈ＿ＯＶよりも高くなると、比較器１１１の出力である入力過電圧検出信号ＶＩＮ＿ＯＶがハイレベルに反転して活性化し、スイッチング制御回路１４０と駆動制御回路２２０に出力される。スイッチング制御回路１４０は入力過電圧検出信号ＶＩＮ＿ＯＶが活性化されるとローレベル信号を出力する。また駆動制御回路２２０では、入力過電圧検出信号ＶＩＮ＿ＯＶが活性化されると、スイッチング制御回路１４０からローレベル信号が入力されるため、Ｐ型ＭＯＳＦＥＴ１２１およびＮ型ＭＯＳＦＥＴ１２２は非導通状態となり、またＮ型ＭＯＳＦＥＴ２２２は導通状態となる。ＯＵＴ端子の電圧は、補助電源電圧ＶＣＣを出力していた場合では抵抗１２５により低下して、またはローレベル信号を出力していた場合ではＮ型ＭＯＳＦＥＴ２２２が導通状態となるために上昇し、いずれの場合も最終的におよそ回路内部電圧ＶＤＤからツェナーダイオード２２３のツェナー電圧が差し引かれた電圧となり、ＯＵＴ端子から出力される。これらにより入力過電圧検出信号ＶＩＮ＿ＯＶが活性化している期間では、スイッチング素子９はＯＵＴ端子から電圧信号が入力されて導通状態になり、平滑コンデンサの蓄積電荷がトランス４の一次巻線４ａ、スイッチング素子９および抵抗１３の経路で強制放電される。スイッチング素子９が通常のスイッチング動作時の駆動電圧ＶＣＣよりも低い電圧で動作するため、スイッチング素子９に流れる放電電流は通常のスイッチング動作時よりも小さい電流に制限することができる。
【００９５】
その後交流電源１から印加される入力過電圧が正常な状態に回復すると、入力直流電圧ＶＩＮＤＣが低下し、ＶＩＮ端子電圧が基準電圧源１１２と抵抗２１１および２１２で設定されたしきい値電圧Ｖｔｈ＿ＯＶを下回ると、過電圧検出回路２１０は入力過電圧検出信号ＶＩＮ＿ＯＶをローレベルに反転して非活性化し、この入力過電圧検出信号ＶＩＮ＿ＯＶをスイッチング制御回路１４０と駆動制御回路２２０へ出力する。これにより駆動制御回路２２０はＮ型ＭＯＳＦＥＴ２２２を非導通状態とし、平滑コンデンサ３の強制放電を停止する。またスイッチング制御回路１４０はフィードバック制御回路１７０と電流検出回路１５０に基づいた信号を駆動制御回路２２０に出力し、通常のスイッチング動作を再開する。
【００９６】
以上より、本実施の形態２に係るスイッチング電源装置は、入力過電圧の検出をＶＩＮ端子で行うことで入力検出端子を削減することができ、さらに通常のスイッチング動作で使用するスイッチング素子９を蓄積電荷の放電にも兼用して使用することで放電専用素子を削減することができる。このように、スイッチング電源装置を合理化することができる。
【００９７】
なお、駆動制御回路２２０の入力過電圧検出信号ＶＩＮ＿ＯＶが活性化している期間のＯＵＴ端子への出力電圧信号は、固定値に制限してもよいし、変化させてもよい。例えば出力電圧信号をＶＩＮ端子に入力される電圧に比例して変化させてもよく、その場合は入力過電圧の値が大きいほど放電電流を大きくすることが可能となり、この結果より早く入力直流電圧ＶＩＮＤＣを低下させることができる。これらによりスイッチング素子９のスイッチング動作再開を早くすることが可能となる。
【００９８】
なお、放電はＶＩＮ端子を介してＪＦＥＴ１６１を使用して行ってもよく、この場合実施の形態１の図３に記載の駆動制御回路１２０を用い、さらに放電回路１９０を追加することで、ＶＩＮ端子、ＪＦＥＴ１６１、Ｎ型ＭＯＳＦＥＴ１９１、抵抗１９２の経路で放電を行うことができる。この結果、入力過電圧の検出をＶＩＮ端子で行うことで入力検出端子を削減することができ、スイッチング電源装置を合理化することができる。
【００９９】
また、フライバック型のスイッチング電源装置の構成について説明したが、降圧チョッパ型などトポロジーが異なる構成でもよい。
【０１００】
（実施の形態３）
次に、本実施の形態３に係るスイッチング電源装置および半導体装置について、図９を参照しながら説明する。
【０１０１】
実施の形態１では、半導体装置１００とスイッチング素子９が異なるパッケージで別の素子として構成されるスイッチング電源装置であったが、本実施の形態３ではこれらが同一のパッケージに１つの素子として形成された構成のスイッチング電源装置について説明する。なお実施の形態１と重複する説明は省略する。
【０１０２】
図９は、本実施の形態３のスイッチング電源装置の一構成例を示す回路図である。実施の形態１のスイッチング電源装置を示す図１と比較して、スイッチング素子３０９が半導体装置３００に内蔵され、ＶＩＮ端子の代わりにＤＲＡＩＮ端子を設け、ＤＲＡＩＮ端子がトランス４の一次巻線４ａ、スイッチング素子３０９のドレイン端子および起動回路１６０に接続されている点が異なる。ただし、半導体装置３００において、スイッチング素子を除く部分と、スイッチング素子３０９は異なる半導体基板上に形成され、同一のパッケージに１つの半導体装置として構成している。
【０１０３】
以上のように構成された本実施の形態３に係るスイッチング電源装置および半導体装置の動作について、実施の形態１と異なるＤＲＡＩＮ端子周辺の動作を中心に説明する。
【０１０４】
まず通常時の動作について説明する。入力直流電圧ＶＩＮＤＣはトランス４の一次巻線４ａを介してＤＲＡＩＮ端子に入力される。このＤＲＡＩＮ端子から起動回路１６０を通して補助電源電圧ＶＣＣに電源供給されることで半導体装置３００が起動し、スイッチング素子３０９のスイッチング制御が開始される。
【０１０５】
次に入力過電圧を検出した場合は、入力過電圧検出信号ＶＩＮ＿ＯＶが活性化され、駆動制御回路１２０によりスイッチング素子３０９はスイッチング動作を停止する。さらに同時に入力過電圧検出信号ＶＩＮ＿ＯＶが放電回路１９０のＮ型ＭＯＳＦＥＴ１９１にも入力されることでＮ型ＭＯＳＦＥＴ１９１は導通状態となり、平滑コンデンサ３の蓄積電荷がトランス４の一次巻線４ａ、ＤＲＡＩＮ端子、ＪＦＥＴ１６１、Ｎ型ＭＯＳＦＥＴ１９１および抵抗１９２の経路で強制放電される。
【０１０６】
次に入力電圧が低下し、入力過電圧検出信号ＶＩＮ＿ＯＶが非活性化した場合では、スイッチング制御回路１４０はフィードバック制御回路１７０と電流検出回路１５０に基づいた信号を駆動制御回路１２０に出力し、通常のスイッチング動作を再開する。また放電回路１９０は、Ｎ型ＭＯＳＦＥＴ１９１が非導通状態となり平滑コンデンサ３の強制放電を停止する。
【０１０７】
以上より、本実施の形態３に係るスイッチング電源装置は、スイッチング素子３０９が半導体装置３００と同一のパッケージに内蔵された構造であっても、放電にＤＲＡＩＮ端子を経由してＪＦＥＴ１６１を用いることで放電専用の高耐圧端子を削減することができ、スイッチング電源装置を合理化することができる。
【０１０８】
なお、放電をＤＲＡＩＮ端子を経由してスイッチング素子３０９と抵抗１３を用いて行ってもよく、その場合は、放電回路１９０を削減することができる。
【０１０９】
また、フライバック型のスイッチング電源装置の構成について説明したが、降圧チョッパ型などトポロジーが異なる構成でもよい。
【０１１０】
（実施の形態３の変形例）
実施の形態３のスイッチング電源装置の変形例について、図１０を参照しながら説明する。実施の形態３の変形例に係るスイッチング電源装置は、実施の形態３のスイッチング電源装置とほぼ同じであるが、実施の形態３と比較して、半導体装置３００の内部の構成が異なる。
【０１１１】
実施の形態３では、スイッチング素子３０９は、半導体装置３００のスイッチング素子３０９を除く部分とは異なる半導体基板に形成され、同一のパッケージに半導体装置３００として構成された半導体装置であったが、図１０に示す本変形例のスイッチング電源装置は、これらが同一の半導体基板に形成され、同一のパッケージで構成されている。また半導体装置３００のスイッチング素子３０９を除く部分のＧＮＤはスイッチング素子３０９のソース端子に接続されている。また電流検出回路１５０は、スイッチング素子３０９のオン電圧を検出するために、抵抗１３は削除している。
【０１１２】
半導体装置３００内の各回路は同一のパッケージで構成されているため、蓄積電荷の放電も実施の形態３と同様にＤＲＡＩＮ端子を経由してＪＦＥＴ１６１を用いて行うことができる。
【０１１３】
以上より、本変形例は半導体装置３００の構成が異なる場合でも、実施の形態３と同様に放電専用の高耐圧端子を削減することができ、スイッチング電源装置を合理化することができる。
【０１１４】
（実施の形態４）
次に、本実施の形態４に係るスイッチング電源装置および半導体装置について、図１１〜図１３を参照しながら説明する。
【０１１５】
実施の形態３では、入力直流電圧ＶＩＮＤＣを検出するために、半導体装置３００に入力検出端子としてＬＳ端子を設けたスイッチング電源装置であったが、本実施の形態４では入力検出端子を設けないスイッチング電源装置について説明する。なお実施の形態３と重複する説明は省略する。
【０１１６】
図１１は、本実施の形態４のスイッチング電源装置の一構成例を示す回路図である。実施の形態３のスイッチング電源装置を示す図９と比較して、半導体装置４００の過電圧検出回路４１０がＤＲＡＩＮ端子に接続された点のみ異なる。また図１２は、本実施の形態４の過電圧検出回路４１０の一構成例を示す回路図である。実施の形態３の過電圧検出回路１１０を示す図２と比較して、ＬＳ端子電圧の代わりにＤＲＡＩＮ端子電圧が入力されており、入力電圧検出用の抵抗４１１、４１２および基準電圧源４１４がヒステリシス付比較器４１３に接続される。過電圧検出回路４１０は、ＤＲＡＩＮ端子電圧が基準電圧源４１４と抵抗４１１および４１２で設定された第１のしきい値電圧Ｖｔｈ＿ＯＶ１よりも高くなると、ヒステリシス付比較器４１３の出力である入力過電圧検出信号ＶＩＮ＿ＯＶをハイレベルに反転して活性化し、この入力過電圧検出信号ＶＩＮ＿ＯＶをスイッチング制御回路１４０と放電回路のＮ型ＭＯＳＦＥＴ１９１に出力する。その後ＤＲＡＩＮ端子電圧が低下し、ＤＲＡＩＮ端子電圧が第１のしきい値電圧Ｖｔｈ＿ＯＶ１よりもヒステリシス付比較器４１３のヒステリシスの値分だけ低い第２のしきい値電圧Ｖｔｈ＿ＯＶ２を下回ると、過電圧検出回路４１０は、入力過電圧検出信号ＶＩＮ＿ＯＶをローレベルに反転して非活性化する。なお、ヒステリシスはトランス４の一次巻線４ａに発生する過渡的なスパイク電圧を含む電圧を考慮して設定する。
【０１１７】
以上のように構成された本実施の形態４に係るスイッチング電源装置および半導体装置の動作について、実施の形態３と異なる入力過電圧検出の動作を中心に説明する。
【０１１８】
まず通常時のＤＲＡＩＮ端子電圧の挙動について説明する。スイッチング素子３０９がスイッチング動作をしている期間では、ＤＲＡＩＮ端子電圧の最大値はスイッチング素子３０９のターンオフ直後に発生し、その電圧はトランス４の一次巻線４ａに発生する過渡的なスパイク電圧を含む電圧と、入力直流電圧ＶＩＮＤＣの和で表される。またスイッチング素子３０９がスイッチング動作を停止している期間では、ＤＲＡＩＮ端子電圧は、トランス４の一次巻線４ａには電圧が発生しないため、入力直流電圧ＶＩＮＤＣとなる。よって入力直流電圧ＶＩＮＤＣが同じ場合においても、スイッチング素子３０９がスイッチング動作をしている場合の方が、スイッチング動作を停止している場合よりＤＲＡＩＮ端子電圧は高くなる。
【０１１９】
次に、図１３に示すタイミングチャートを用いて、交流電源１から入力過電圧が印加された場合の本実施の形態４におけるスイッチング電源の動作を説明する。なおドレイン端子電圧の波形についての当業者の理解を容易にするために、図１３の横軸である時間レンジは、図５で示す時間レンジよりも拡大している。
【０１２０】
交流電源１から入力過電圧が印加されると、入力直流電圧ＶＩＮＤＣが上昇し、これに応じてＤＲＡＩＮ端子電圧も上昇する。過電圧検出回路４１０に入力されるＤＲＡＩＮ端子電圧は、抵抗４１１および４１２の抵抗分割により降圧され、降圧されたＤＲＡＩＮ端子電圧がヒステリシス付比較器４１３に入力される。ＤＲＡＩＮ端子電圧が基準電圧源４１４と抵抗４１１および４１２で設定された第１のしきい値電圧Ｖｔｈ＿ＯＶ１よりも高くなると、入力過電圧検出信号ＶＩＮ＿ＯＶがハイレベルに反転して活性化され、これによりスイッチング素子３０９はスイッチング動作を停止し、同時に放電回路１９０のＮ型ＭＯＳＦＥＴ１９１が導通状態となり、平滑コンデンサ３の蓄積電荷の強制放電が開始される。入力過電圧検出によりスイッチング動作が停止すると、ＤＲＡＩＮ端子電圧は入力直流電圧ＶＩＮＤＣと等しくなる。その後交流電源１から印加される入力過電圧が正常な状態に回復すると、入力直流電圧ＶＩＮＤＣが低下し、入力直流電圧ＶＩＮＤＣが第２のしきい値電圧Ｖｔｈ＿ＯＶ２を下回ると入力過電圧検出信号ＶＩＮ＿ＯＶがローレベルに反転して非活性化する。
【０１２１】
以上より、本実施の形態４に係るスイッチング電源装置は、入力電圧検出と強制放電を既存のＤＲＡＩＮ端子のみで行うことで、入力検出専用端子と放電専用端子の両方を削除でき、スイッチング電源装置を合理化することができる。
【０１２２】
なお、放電をスイッチング素子３０９と抵抗１３を用いて行ってもよく、その場合は、放電回路１９０を削減することができる。
【０１２３】
また、フライバック型のスイッチング電源装置の構成について説明したが、降圧チョッパ型などトポロジーが異なる構成でもよい。
【０１２４】
（実施の形態５）
次に、本実施の形態５に係るスイッチング電源装置および半導体装置について、図１４〜図１７を参照しながら説明する。
【０１２５】
実施の形態３では、入力過電圧を検出すると同時に平滑コンデンサ３の放電を開始していたが、本実施の形態５では交流の入力過電圧が解除されたことを検出して放電を開始するスイッチング電源装置について説明する。なお実施の形態３と重複する説明は省略する。
【０１２６】
図１４は、本実施の形態５のスイッチング電源装置の一構成例を示す回路図である。実施の形態３のスイッチング電源装置を示す図９と比較して、抵抗５０１、５０２、整流ダイオード５０３、過電圧解除検出回路５３０およびＬＳ２端子が追加され、さらに放電回路５９０が異なる。抵抗５０１はブリッジダイオード２の出力部に接続されており、抵抗５０１および５０２には交流電源１の交流電圧をブリッジダイオード２により全波整流した脈流電圧が印加され、抵抗５０１および５０２より降圧された脈流電圧が半導体装置５００のＬＳ２端子に入力される。また抵抗１１および１２には、平滑コンデンサ３により平滑された入力直流電圧ＶＩＮＤＣが印加され、抵抗１１および１２により降圧された直流電圧が半導体装置５００のＬＳ端子に入力される。
【０１２７】
図１５は、本実施の形態５の過電圧解除検出回路５３０の一構成例を示す回路図である。過電圧解除検出回路５３０は、比較器５１１、基準電圧源５１２および過電圧解除検出遅延回路５２０で構成されている。過電圧解除検出遅延回路５２０は、インバータ５１３、５１８、５１９、定電流源５１６、Ｐ型ＭＯＳＦＥＴ５１４、Ｎ型ＭＯＳＦＥＴ５１５およびコンデンサ５１７から構成される。図１６は、本実施の形態５の放電回路５９０の一構成例を示す回路図である。実施の形態１の放電回路１９０を示す図４と比較して、インバータ５９３とＡＮＤ回路５９４が追加され、入力過電圧検出信号ＶＩＮ＿ＯＶおよびＶＩＮ＿ＯＶ２が入力され、図１６に示すように接続されている。この構成では、入力過電圧検出信号ＶＩＮ＿ＯＶのみがハイレベルのときにＮ型ＭＯＳＦＥＴ１９１が導通状態となる。
【０１２８】
以上のように構成された本実施の形態５に係るスイッチング電源装置および半導体装置の動作について、実施の形態３と異なる放電開始のタイミングを中心に説明する。
【０１２９】
交流電源１の交流電源電圧ＶＩＮＡＣの波高値を検出するため、半導体装置５００のＬＳ２端子には全波整流の脈流電圧が入力され、この脈流電圧が基準電圧源５１２と抵抗５０１および５０２で設定されたしきい値電圧Ｖｔｈ＿ＯＶ２よりも高い期間では入力過電圧検出信号ＶＩＮ＿ＯＶ２が活性化され、この入力過電圧検出信号ＶＩＮ＿ＯＶ２が過電圧解除検出回路５３０からスイッチング制御回路１４０と放電回路５９０に出力される。ＬＳ２端子には全波整流の脈流電圧が入力されるが、脈流電圧の波高値がＶＩＮ＿ＯＶ２より高い期間ではまだ入力される交流電源電圧ＶＩＮＡＣが過電圧状態であるためにＶＩＮ＿ＯＶ２を活性化状態で維持する必要がある。そこで交流電源電圧ＶＩＮＡＣの過電圧状態を判定するために、過電圧解除検出遅延時間Ｔｄ（ＬＳ）を用いる。比較器５１１の出力信号は、入力過電圧状態であっても交流電源１の半周期（例えば５０Ｈｚの交流電源であれば１０ｍｓ）以内で非活性化してしまう。ここで定電流源５１６の定電流とコンデンサ５１７で設定される過電圧解除検出遅延時間Ｔｄ（ＬＳ）が交流電源１の半周期以上に設定されていれば、入力過電圧検出信号ＶＩＮ＿ＯＶ２は活性状態で維持される。
【０１３０】
一方、入力過電圧状態から回復して交流電源電圧ＶＩＮＡＣが低下すると、比較器５１１の出力信号のハイレベルの期間が過電圧解除検出遅延時間Ｔｄ（ＬＳ）よりも長くなり、入力過電圧検出信号ＶＩＮ＿ＯＶ２はローレベルに反転し非活性化され、これにより交流電源電圧ＶＩＮＡＣの過電圧状態が解除されたことを判定できる。この入力過電圧検出信号ＶＩＮ＿ＯＶ２は、過電圧解除検出回路５３０から放電回路５９０に出力される。よって、過電圧解除検出遅延回路５２０を設けることで誤検出なく交流電源１の交流電源電圧ＶＩＮＡＣが正常な電圧状態に回復し過電圧状態が解除したことを検出でき、検知結果を放電回路５９０に出力することができる。
【０１３１】
また、過電圧検出回路１１０は、抵抗１１、１２およびＬＳ端子を介して入力直流電圧ＶＩＮＤＣを検出する。入力直流電圧ＶＩＮＤＣがしきい値電圧Ｖｔｈ＿ＯＶよりも高い期間は入力過電圧検出信号ＶＩＮ＿ＯＶが活性化され、この入力過電圧検出信号ＶＩＮ＿ＯＶがスイッチング制御回路１４０と放電回路５９０に出力される。また入力直流電圧ＶＩＮＤＣが低下し、入力直流電圧ＶＩＮＤＣがしきい値電圧Ｖｔｈ＿ＯＶよりも低くなると入力過電圧検出信号ＶＩＮ＿ＯＶが非活性化され、この入力過電圧検出信号ＶＩＮ＿ＯＶがスイッチング制御回路１４０と放電回路５９０に出力される。
【０１３２】
次に、図１７に示すタイミングチャートを用いて、交流電源１から入力過電圧が入力された場合の本実施の形態５におけるスイッチング電源の動作を説明する。
【０１３３】
交流電源１から入力過電圧が印加されると、交流電源電圧ＶＩＮＡＣと平滑コンデンサ３の端子間電圧である入力直流電圧ＶＩＮＤＣが同時に上昇する。このため、ＬＳ端子電圧とＬＳ２端子電圧も上昇し、それぞれ過電圧検出回路１１０と過電圧解除検出回路５３０に入力される。過電圧検出回路１１０は、ＬＳ端子電圧がしきい値電圧Ｖｔｈ＿ＯＶよりも高くなると、入力過電圧検出信号ＶＩＮ＿ＯＶをハイレベルに反転して活性化し、この入力過電圧検出信号ＶＩＮ＿ＯＶをスイッチング制御回路１４０と放電回路５９０のＡＮＤ回路５９４に出力する。過電圧解除検出回路５３０は、ＬＳ２端子電圧がしきい値電圧Ｖｔｈ＿ＯＶ２よりも高くなると、入力過電圧検出信号ＶＩＮ＿ＯＶ２をハイレベルに反転して活性化し、この入力過電圧検出信号ＶＩＮ＿ＯＶ２をスイッチング制御回路１４０とＡＮＤ回路５９４に出力する。スイッチング制御回路１４０は、この入力過電圧検出信号ＶＩＮ＿ＯＶまたはＶＩＮ＿ＯＶ２のいずれかが入力されている期間はスイッチング素子３０９のスイッチング動作を停止させるように駆動制御回路１２０にローレベル信号を出力する。これらの結果、駆動制御回路１２０がスイッチング素子３０９のスイッチング動作を停止させることで入力過電圧保護が動作する。
【０１３４】
その後交流電源１から印加される入力過電圧が正常な状態に回復すると、ＬＳ２端子電圧は直ちに低下する。このため過電圧解除検出回路５３０は入力過電圧検出信号ＶＩＮ＿ＯＶ２をローレベルに反転し非活性化する。これにより交流電源電圧ＶＩＮＡＣの過電圧状態が解除されたことが検出され、放電回路５９０は入力過電圧検出信号ＶＩＮ＿ＯＶのみがハイレベルに活性化されているためにＮ型ＭＯＳＦＥＴ１９１を導通状態にして平滑コンデンサ３の強制放電を開始する。この放電の結果ＬＳ端子電圧が低下し、ＬＳ端子電圧がしきい値電圧Ｖｔｈ＿ＯＶを下回ると過電圧検出回路１１０は入力過電圧検出信号ＶＩＮ＿ＯＶをローレベルに反転し非活性化する。このため放電回路５９０は、Ｎ型ＭＯＳＦＥＴ１９１が非導通状態となり平滑コンデンサ３の強制放電を停止する。またスイッチング制御回路１４０は、過電圧検出信号ＶＩＮ＿ＯＶおよびＶＩＮ＿ＯＶ２が非活性であることを検出すると、フィードバック制御回路１７０と電流検出回路１５０に基づいた信号を駆動制御回路１２０に出力し、スイッチング動作を再開する。
【０１３５】
以上より、本実施の形態５に係るスイッチング電源装置は、交流電源電圧ＶＩＮＡＣが正常な状態に回復し、かつ平滑コンデンサ３の端子間電圧が過電圧状態の期間のみ強制放電を行うことができ、交流電源電圧ＶＩＮＡＣが過電圧状態の期間の放電による不要な消費電流や発熱を抑えることができる。
【０１３６】
なお、波高値の検出として、ピークホールド方式により直接波高値を検出してもよい。
【０１３７】
また、放電にＤＲＡＩＮ端子を経由してＪＦＥＴ１６１を用いる構成について説明したが、ＤＲＡＩＮ端子を経由してスイッチング素子３０９と抵抗１３を用いて放電を行ってもよく、またはＬＳ端子から放電を行ってもよく、またはＬＳ端子をトランス４の一次巻線４ａとＤＲＡＩＮ端子間に接続して放電を行ってもよい。
【０１３８】
また、ＬＳ端子を抵抗１１および１２を介して平滑コンデンサ３の陽極側に接続した構成について説明したが、ＬＳ端子をトランス４の一次巻線４ａとＤＲＡＩＮ端子間に接続して電圧検出を行ってもよい。
【０１３９】
また、スイッチング素子３０９が半導体装置５００と異なる半導体基板に形成された構成について説明したが、これらが同一の半導体基板に形成された構成でもよく、またスイッチング素子３０９と半導体装置５００は別の素子として異なるパッケージで構成されてもよい。
【０１４０】
また、フライバック型のスイッチング電源装置の構成について説明したが、降圧チョッパ型などトポロジーが異なる構成でもよい。
【０１４１】
以上、一つまたは複数の態様に係るスイッチング電源装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【０１４２】
本開示のスイッチング電源装置および半導体装置は、入力電圧異常時にスイッチング電源装置や電子機器を保護するための入力過電圧保護機能を備え、入力電圧状態が過電圧状態から正常な状態に回復した後のスイッチング動作の再開を高速化することが可能である。【０１４３】
また、本開示のスイッチング電源装置および半導体装置は、各種電子機器に内蔵されたＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータ、外付けのＡＣアダプタなどのスイッチング電源装置などに利用できる。
【符号の説明】
【０１４４】
１    交流電源
２    ブリッジダイオード
３、６、１５、１０２、５１７    コンデンサ
４    トランス
４ａ    一次巻線
４ｂ    二次巻線
４ｃ    補助巻線
５、１４、５０３    整流ダイオード
７    出力状態検出回路
８    フォトカプラ
９、３０９    スイッチング素子
１１、１２、１３、１２５、１９２、２１１、２１２、４１１、４１２、５０１、５０２    抵抗
１００、２００、３００、４００、５００、６００  半導体装置
１１０、２１０、４１０    過電圧検出回路
１１１、５１１    比較器
１１２、１６４、４１４、５１２    基準電圧源
１２０、２２０    駆動制御回路
１２１、５１４    Ｐ型ＭＯＳＦＥＴ
１２２、１６２、１９１、２２２、５１５    Ｎ型ＭＯＳＦＥＴ
１２３、１２４、５１３、５１８、５１９、５９３    インバータ
１４０    スイッチング制御回路
１５０    電流検出回路
１６０、２６０、５６０    起動回路
１６１    接合型電界効果トランジスタ（ＪＦＥＴ）
１６３、４１３    ヒステリシス付比較器
１７０    フィードバック制御回路
１８０    レギュレータ
１９０、５９０    放電回路
２２１    ＯＲ回路
２２３    ツェナーダイオード
５１６    定電流源
５２０    過電圧解除検出遅延回路
５３０    過電圧解除検出回路
５９４    ＡＮＤ回路
【図１】
2018043226.tif 000003
【図２】
2018043226.tif 000004
【図３】
2018043226.tif 000005
【図４】
2018043226.tif 000006
【図５】
2018043226.tif 000007
【図６】
2018043226.tif 000008
【図７】
2018043226.tif 000009
【図８】
2018043226.tif 000010
【図９】
2018043226.tif 000011
【図１０】
2018043226.tif 000012
【図１１】
2018043226.tif 000013
【図１２】
2018043226.tif 000014
【図１３】
2018043226.tif 000015
【図１４】
2018043226.tif 000016
【図１５】
2018043226.tif 000017
【図１６】
2018043226.tif 000018
【図１７】
2018043226.tif 000019
【図１８】
2018043226.tif 000020
【図１９】
2018043226.tif 000021
【国際調査報告】
2018043226.tif 000022
2018043226.tif 000023