(57)【要約】【課題】空隙によって配線間容量が低減されつつ、かつ機械強度および信頼性が維持された半導体装置、撮像装置、および半導体装置の製造方法を提供する。【解決手段】絶縁層と拡散防止層とが交互に積層され、内部に配線が設けられた多層配線層と、前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して設けられ、内側が保護側壁で覆われたスルーホールと、前記スルーホールの直下の少なくとも１つ以上の絶縁層に設けられた空隙と、を備える、半導体装置。【選択図】図１
2018037667.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して設けられ、内側が保護側壁で覆われたスルーホールと、
前記スルーホールの直下の少なくとも１つ以上の絶縁層に設けられた空隙と、
を備える、半導体装置。
【請求項２】
前記配線層の少なくとも一部は、前記空隙の内部に設けられる、請求項１に記載の半導体装置。
【請求項３】
前記空隙は、複数の前記絶縁層に亘って設けられる、請求項１に記載の半導体装置。
【請求項４】
前記空隙が設けられた複数の前記絶縁層の間の前記拡散防止層は、一部領域に開口が設けられる、請求項３に記載の半導体装置。
【請求項５】
前記拡散防止層に設けられた開口は、前記配線層と接しない領域に設けられる、請求項４に記載の半導体装置。
【請求項６】
前記スルーホールは、前記多層配線層の一方の表面から複数の前記絶縁層を貫通して設けられる、請求項１に記載の半導体装置。
【請求項７】
前記空隙によって露出された前記配線層の表面は、保護層で覆われている、請求項１に記載の半導体装置。
【請求項８】
前記空隙は、前記多層配線層の積層方向からの平面視において、前記スルーホールの直下の領域を含む領域に設けられる、請求項１に記載の半導体装置。
【請求項９】
前記空隙は、前記空隙が設けられた前記絶縁層の上面および下面に積層された前記拡散防止層を露出させる、請求項１に記載の半導体装置。
【請求項１０】
前記拡散防止層、および前記保護側壁は、前記絶縁層よりもフッ素化合物に対するエッチング耐性が高い材料で形成される、請求項１に記載の半導体装置。
【請求項１１】
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して設けられ、内側が保護側壁で覆われたスルーホールと、
前記スルーホールの直下の少なくとも１つ以上の絶縁層に設けられた空隙と、
を備える、撮像装置。
【請求項１２】
前記多層配線層を積層方向にて挟持する一対の基板をさらに備え、
前記スルーホールは、前記基板の一方をさらに貫通して設けられる、請求項１１に記載の撮像装置。
【請求項１３】
前記多層配線層は、内部にカラーセンサを備え、
前記スルーホールが設けられた側の表面は、前記多層配線層において前記カラーセンサが設けられた側の表面である、請求項１１に記載の撮像装置。
【請求項１４】
絶縁層と拡散防止層とを交互に積層し、内部に配線層が設けられた多層配線層を形成する工程と、
前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して、スルーホールを形成する工程と、
前記スルーホールの内側に保護側壁を形成する工程と、
前記スルーホールの直下の少なくとも１つ以上の絶縁層をエッチングし、空隙を形成する工程と、
を含む、半導体装置の製造方法。
【請求項１５】
前記空隙は、前記絶縁層のウェットエッチングによって形成される、請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置、撮像装置、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴い、半導体装置の動作速度を低下させる要因として、配線による信号の遅延が注目されている。具体的には、半導体装置の微細化によって、配線の断面積が小さくなり、配線抵抗が増加するため、配線抵抗と配線間容量との積に比例する遅延（ＲＣ遅延ともいう）が増大している。【０００３】
このような配線による信号遅延を低減するために、配線間の層間膜をより低誘電率にすることが検討されている。しかしながら、十分な低誘電率を実現する層間膜材料を見出すには至っていない。【０００４】
そこで、配線間の材料を除去し、配線間を比誘電率１の中空層（エアギャップともいう）とすることで、配線間の誘電率をより低減することが検討されている。【０００５】
例えば、以下の特許文献１には、配線間の絶縁膜を除去してエアギャップ構造を形成する際に、配線にダメージを与えない構造を設けることが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１９４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に開示された技術では、エアギャップが形成された空間に機械強度の低い薄膜が突出するため、突出した薄膜が崩落する可能性があった。また、特許文献１に開示された技術では、配線間の間隔が広い場合、エアギャップによって、半導体装置全体の機械強度が低下するため、半導体装置の信頼性が低下する可能性があった。【０００８】
そこで、本開示では、空隙によって配線間容量を低減しつつ、かつ機械強度および信頼性を維持することが可能な、新規かつ改良された半導体装置、撮像装置、および該半導体装置の製造方法を提案する。
【課題を解決するための手段】
【０００９】
本開示によれば、絶縁層と拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して設けられ、内側が保護側壁で覆われたスルーホールと、前記スルーホールの直下の少なくとも１つ以上の絶縁層に設けられた空隙と、を備える、半導体装置が提供される。【００１０】
また、本開示によれば、絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して設けられ、内側が保護側壁で覆われたスルーホールと、前記スルーホールの直下の少なくとも１つ以上の絶縁層に設けられた空隙と、を備える、撮像装置が提供される。【００１１】
また、本開示によれば、絶縁層と拡散防止層とを交互に積層し、内部に配線層が設けられた多層配線層を形成する工程と、前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して、スルーホールを形成する工程と、前記スルーホールの内側に保護側壁を形成する工程と、前記スルーホールの直下の少なくとも１つ以上の絶縁層をエッチングし、空隙を形成する工程と、を含む、半導体装置の製造方法が提供される。【００１２】
本開示によれば、半導体装置を構成する多層配線層の表面から２層目以降の絶縁層に空隙を形成することができる。これによれば、半導体装置の機械強度を維持したまま、配線間を比誘電率１の中空とすることができるため、半導体装置の配線間容量を低減することができる。
【発明の効果】
【００１３】
以上説明したように本開示によれば、空隙によって配線間容量を低減しつつ、半導体装置の機械強度および信頼性を維持することが可能である。【００１４】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１５】
【図１】本開示の第１の実施形態に係る半導体装置を積層方向に切断した断面図である。
【図２】図１で示した半導体装置において、空隙の内側の面に保護層が形成された構成を示した断面図である。
【図３】同実施形態に係る半導体装置を積層方向から平面視した平面図である。
【図４】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図５】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図６】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図７】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図８】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図９】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１０】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１１】第１の変形例に係る半導体装置を積層方向に切断した断面図である。
【図１２】第２の変形例に係る半導体装置を積層方向に切断した断面図である。
【図１３】第３の変形例に係る半導体装置を積層方向に切断した断面図である。
【図１４】本開示の第２の実施形態に係る半導体装置を積層方向に切断した断面図である。
【図１５】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１６】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１７】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１８】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図１９】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２０】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【図２１】同実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
【発明を実施するための形態】
【００１６】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１７】
なお、説明は以下の順序で行うものとする。
１．第１の実施形態
１．１．半導体装置の断面構造
１．２．半導体装置の平面構造
１．３．半導体装置の製造方法
１．４．変形例
２．第２の実施形態
２．１．半導体装置の断面構造
２．２．半導体装置の製造方法
３．まとめ
【００１８】
＜１．第１の実施形態＞
（１．１．半導体装置の断面構造）
まず、図１を参照して、本開示の第１の実施形態に係る半導体装置の断面構造について説明する。図１は、本実施形態に係る半導体装置１を積層方向に切断した断面図である。なお、図１は、本実施形態に係る半導体装置１の断面の一部を示したものであり、半導体装置１は、図示しない範囲にも面内方向に延伸していることは言うまでもない。
【００１９】
図１に示すように、半導体装置１は、基板６００と、第１〜第５絶縁層１１０、１２０、１３０、１４０、１５０、および第１〜第５拡散防止層２１０、２２０、２３０、２４０、２５０を交互に積層した多層配線層と、を備える。また、基板６００には、半導体素子（図示せず）が設けられ、第２〜第５絶縁層１２０、１３０、１４０、１５０には、それぞれ第１〜第４配線層３１０、３２０、３３０、３４０が設けられる。なお、半導体素子は、コンタクトプラグ６１０によって第１配線層３１０と導通され、第１〜第４配線層３１０、３２０、３３０、３４０は、互いに第１〜第３貫通ビア４１０、４２０、４３０によって導通されている。
【００２０】
以下では、第１〜第５絶縁層１１０、１２０、１３０、１４０、１５０をまとめて絶縁層１００とも称し、第１〜第５拡散防止層２１０、２２０、２３０、２４０、２５０をまとめて拡散防止層２００とも称する。また、第１〜第４配線層３１０、３２０、３３０、３４０をまとめて配線層３００とも称し、第１〜第３貫通ビア４１０、４２０、４３０をまとめて貫通ビア４００とも称する。
【００２１】
すなわち、半導体装置１は、配線層３００および貫通ビア４００を含む絶縁層１００と、拡散防止層２００とを交互に積層した多層配線層を含む。
【００２２】
なお、図１では、半導体装置１は、第１〜第５絶縁層１１０、１２０、１３０、１４０、１５０と、第１〜第５拡散防止層２１０、２２０、２３０、２４０、２５０とが交互に積層された５層構造の構成を示したが、本開示に係る技術は、かかる例示に限定されない。例えば、半導体装置１は、３層または４層の多層配線層を含んでもよく、６層以上の多層配線層を含んでもよい。
【００２３】
絶縁層１００は、配線層３００を互いに電気的に絶縁し、半導体装置１を構成する主要な層形成材である。絶縁層１００は、比較的エッチングが容易な（具体的には、後述する拡散防止層２００よりもエッチングが容易な）絶縁材料で構成され、例えば、ＳｉＯｘ等の絶縁材料で構成されてもよい。
【００２４】
拡散防止層２００は、絶縁層１００の各層を挟持するように設けられ、配線層３００を構成する金属原子の表面拡散を抑制し、かつ上層の部材を加工する際のストッパーとなる。拡散防止層２００は、具体的には、絶縁層１００よりもエッチング耐性（例えば、フッ素化合物に対するエッチング耐性）が高い絶縁材料で構成され、例えば、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣ等の絶縁材料で構成されてもよい。
【００２５】
配線層３００は、半導体装置１に設けられた各素子の間で電流または電圧を伝達する。配線層３００は、導電性の金属材料で構成され、例えば、銅（Ｃｕ）、タングステン（Ｗ）もしくはアルミニウム（Ａｌ）、またはこれらの金属を含む合金などで構成されてもよい。また、図示しないが、配線層３００の表面には、バリア性が高い金属によってバリアメタル層が形成されていてもよい、バリアメタル層は、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、もしくはマンガン（Ｍｎ）等の金属、またはこれらの金属の窒化物または酸化物にて構成することができる。
【００２６】
貫通ビア４００は、異なる絶縁層１００に設けられた配線層３００同士を電気的に接続する。具体的には、第１貫通ビア４１０は、第１配線層３１０と、第２配線層３２０とを接続し、第２貫通ビア４２０は、第２配線層３２０と、第３配線層３３０とを接続し、第３貫通ビア４３０は、第３配線層３３０と、第４配線層３４０とを接続する。貫通ビア４００は、配線層３００と同様に導電性の金属材料で構成され、例えば、銅（Ｃｕ）、タングステン（Ｗ）もしくはアルミニウム（Ａｌ）、またはこれらの金属を含む合金などで構成されてもよい。また、貫通ビア４００の表面には、配線層３００と同様にバリアメタル層が形成されていてもよい。
【００２７】
基板６００は、各種半導体からなる基板であり、例えば、多結晶、単結晶またはアモルファスのシリコン（Ｓｉ）からなる基板であってもよい。また、基板６００には、半導体装置１の機能を実現する半導体素子が設けられる。基板６００に設けられる半導体素子としては、例えば、メモリ素子、カラーセンサ、またはトランジスタ等を含むロジック回路などを例示することができる。
【００２８】
コンタクトプラグ６１０は、基板６００に設けられた半導体素子等の電極または配線と、第１配線層３１０とを電気的に接続する。コンタクトプラグ６１０は、貫通ビア４００と同様の金属材料で構成されてもよく、例えば、銅（Ｃｕ）、タングステン（Ｗ）もしくはアルミニウム（Ａｌ）、またはこれらの金属を含む合金などで構成されてもよい。
【００２９】
また、図１に示すように、半導体装置１には、第５拡散防止層２５０、第５絶縁層１５０、第４拡散防止層２４０を貫通し、内部が保護側壁５２０で覆われたスルーホール５１０が設けられる。スルーホール５１０は、第３絶縁層１３０および第４絶縁層１４０に設けられた空隙５３０と、外部空間とを連通する。
【００３０】
なお、図１では図示しないが、第５拡散防止層２５０の上には、スルーホール５１０による開口を塞ぐ封止層が設けられてもよい。封止層は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、またはＳｉＣ等の任意の絶縁材料で構成され、スルーホール５１０および空隙５３０への水分等の侵入を防止する。
【００３１】
スルーホール５１０は、半導体装置１のいずれか一方の表面に設けられた絶縁層１００、および該絶縁層１００を挟持する拡散防止層２００を貫通して設けられる。具体的には、スルーホール５１０は、第５絶縁層１５０と、第５絶縁層１５０を挟持する第４拡散防止層２４０および第５拡散防止層２５０とを貫通して設けられる。スルーホール５１０の開口の形状は、例えば、少なくとも一辺が５０ｎｍ〜３００ｎｍの略四角形形状であってもよく、直径が５０ｎｍ〜３００ｎｍの略円形状であってもよい。
【００３２】
保護側壁５２０は、スルーホール５１０の内側に設けられ、スルーホール５１０によって露出した第５絶縁層１５０の側面を保護する。保護側壁５２０は、例えば、絶縁層１００よりもエッチング耐性（例えば、フッ素化合物に対するエッチング耐性）が高い絶縁材料で構成され、例えば、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣ等の絶縁材料で構成されてもよい。
【００３３】
保護側壁５２０は、空隙５３０を形成する際に、第５絶縁層１５０がエッチングされないように保護する機能を果たす。具体的には、空隙５３０は、スルーホール５１０を介してエッチング液を導入し、第３絶縁層１３０および第４絶縁層１４０をウェットエッチングすることで形成される。このとき、保護側壁５２０は、エッチング液によって第５絶縁層１５０がウェットエッチングされることを防止する。したがって、内側が保護側壁５２０で覆われたスルーホール５１０を用いることで、半導体装置１では、多層配線層の２層目以降の内部に設けられた絶縁層１００に空隙５３０を形成することができる。なお、保護側壁５２０は、例えば、５ｎｍ〜３０ｎｍの薄膜であってもよい。
【００３４】
空隙５３０は、半導体装置１の多層配線層の２層目以降の絶縁層１００（すなわち、多層配線層の内部）に設けられ、配線層３００の間の空間を比誘電率が１である中空にする。これにより、空隙５３０は、配線層３００の間の配線間容量を低減させることができる。具体的には、空隙５３０は、第３絶縁層１３０および第４絶縁層１４０に設けられ、第３配線層３３０および第２配線層３２０の間の空間を中空にすることで、配線間容量を低減させることができる。
【００３５】
なお、空隙５３０は、半導体装置１の多層配線層の表面の絶縁層１００には設けられない。具体的には、空隙５３０は、多層配線層の表面の第１絶縁層１１０および第５絶縁層１５０には設けられない。これにより、半導体装置１では、空隙５３０が形成されるものの、全体での機械強度を維持することができる。
【００３６】
空隙５３０は、例えば、ウェットエッチング法を用いて、スルーホール５１０を介してエッチング液を導入し、第３絶縁層１３０および第４絶縁層１４０をエッチングすることで形成することができる。
【００３７】
このとき、空隙５３０が形成される領域は、多層配線層の積層方向では、拡散防止層２００で囲われた領域に制限される。これは、拡散防止層２００は、絶縁層１００よりもエッチング耐性が高いため、エッチングが進行しにくいためである。したがって、十分にエッチングを行った場合、空隙５３０は、第３絶縁層１３０および第４絶縁層１４０の上下に存在する第２拡散防止層２２０および第４拡散防止層２４０を露出させることになる。
【００３８】
また、空隙５３０が形成される領域は、多層配線層の面内方向では、エッチングを行う時間の長さによって制御される。すなわち、空隙５３０は、エッチング液が導入されたスルーホール５１０の直下から等方的に広がった領域に形成され、領域の広さはエッチング時間によって制御される。
【００３９】
なお、絶縁層１００をエッチングする条件では、貫通ビア４００または配線層３００はエッチングされない。したがって、空隙５３０が形成される領域に貫通ビア４００または配線層３００が存在する場合、貫通ビア４００または配線層３００は、空隙５３０の内部にそのまま残存することになる。また、貫通ビア４００または配線層３００によって、絶縁層１００が空間的に仕切られている場合、貫通ビア４００または配線層３００によって仕切られた反対側の空間には、エッチング液が侵入しない。このような場合、空隙５３０が形成される領域は、貫通ビア４００または配線層３００によって制限される。
【００４０】
空隙５３０が複数の絶縁層１００に設けられる場合、該複数の絶縁層１００の間の拡散防止層２００の一部は、あらかじめ除去され、開口が形成される。具体的には、空隙５３０が第３絶縁層１３０および第４絶縁層１４０に設けられる場合、スルーホール５１０の近傍の第３拡散防止層２３０の一部は、あらかじめ除去され、開口が形成される。これにより、空隙５３０の形成のためにエッチングを行った際に、エッチング液が第４絶縁層１４０から第３絶縁層１３０まで拡散することが可能となるため、第３絶縁層１３０および第４絶縁層１４０の複数層に亘って空隙５３０を形成することができる。
【００４１】
また、このとき、拡散防止層２００では、空隙５３０に対して突出しており、かつ配線層３００の上に形成されていない領域が形成されないように開口が形成される。これによれば、空隙５３０が形成された後に、空隙５３０に突出する拡散防止層２００が崩落することを防止することができる。
【００４２】
なお、図１では、スルーホール５１０が１つのみ形成された場合を示したが、本開示に係る技術は、上記例示に限定されない。例えば、スルーホール５１０は、複数形成されてもよい。このような場合、複数のスルーホール５１０は、同一の空隙５３０を形成してもよく、それぞれ別の空隙５３０を形成してもよい。
【００４３】
また、図２に示すように、空隙５３０によって露出した面には、保護層５４０が形成されてもよい。図２は、図１で示した半導体装置１において、空隙５３０の内側の面に保護層５４０が形成された構成を示した断面図である。
【００４４】
図２に示すように、空隙５３０によって露出した絶縁層１００、拡散防止層２００、配線層３００、および貫通ビア４００の各面には、保護層５４０が形成されてもよい。
【００４５】
保護層５４０は、例えば、任意の絶縁材料で構成され、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ、またはＳｉＣ等の絶縁材料で構成されてもよい。また、保護層５４０の膜厚は、例えば、２ｎｍ〜５０ｎｍであってもよい。保護層５４０は、配線層３００および貫通ビア４００において、エレクトロマイグレーションおよび経時的絶縁破壊（Ｔｉｍｅ  Ｄｅｐｅｎｄａｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ：ＴＤＤＢ）を防止することで、配線信頼性を向上させることができる。このような保護層５４０は、例えば、スルーホール５１０を介して空隙５３０の内部に原料ガスを導入し、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｏｎ）法を行うことで形成することができる。
【００４６】
以上にて説明した半導体装置１によれば、空隙５３０によって配線層３００の間を中空とすることができるため、配線間容量を低減することができる。したがって、半導体装置１では、配線における遅延を抑制することで、動作の高速化、および低消費電力化を実現することができる。
【００４７】
また、半導体装置１では、多層配線層の表面に設けられた絶縁層１００（すなわち、第１絶縁層１１０および第５絶縁層１５０）に空隙５３０が設けられないため、半導体装置１全体での機械強度を維持することができる。さらに、半導体装置１では、空隙５３０に突出する拡散防止層２００が生じないため、機械強度が低い拡散防止層２００が崩落することを防止することができる。
【００４８】
（１．２．半導体装置の平面配置）
続いて、図３を参照して、本実施形態に係る半導体装置１の各構成の平面配置の一例について説明する。図３は、本実施形態に係る半導体装置１を積層方向から平面視した平面図である。
【００４９】
なお、図３では、第２〜４配線層３２０、３３０、３４０、スルーホール５１０、および第３拡散防止層２３０に形成された開口２３１の平面配置のみを示し、他の構成の図示は省略した。また、図３で示した平面配置は、一例であって、本実施形態に係る半導体装置１の各構成の平面配置がこれに限定されるものではない。
【００５０】
図３に示すように、第２〜４配線層３２０、３３０、３４０は、互いに異なる絶縁層１００に形成されているため、互いに一部領域が重なって形成される。また、第２〜４配線層３２０、３３０、３４０が互いに重なった一部領域には、例えば、第１貫通ビア４１０、および第２貫通ビア４２０が形成されてもよい。
【００５１】
スルーホール５１０は、第３配線層３３０および第４配線層３４０と干渉しないように、第３配線層３３０および第４配線層３４０と重ならない領域に形成される。スルーホール５１０の開口の形状は、例えば、少なくとも一辺が５０ｎｍ〜３００ｎｍである略四角形形状であってもよい。また、スルーホール５１０は、１つの空隙５３０に対して１つのみ設けられていてもよく、１つの空隙５３０に対して複数設けられてもよい。さらに、スルーホール５１０は、配線間容量を低減したい領域に設けられてもよい。
【００５２】
空隙５３０は、図示しないが、第２〜４配線層３２０、３３０、３４０が形成されていない領域に形成されている。
【００５３】
第３拡散防止層２３０に形成された開口２３１は、第２配線層３２０が形成された領域を避けた領域に形成される。これは、第２配線層３２０の上には第３拡散防止層２３０が形成されているため、開口２３１を形成することで第２配線層３２０を崩落させないようにするためである。また、開口２３１は、スルーホール５１０が形成された領域を含む領域に形成されてもよく、スルーホール５１０が形成された領域を含まない領域に形成されてもよい。なお、第３拡散防止層２３０に形成された開口２３１の形状は、一辺が５０ｎｍ〜５００ｎｍの任意の多角形形状であってもよい。
【００５４】
（１．３．半導体装置の製造方法）
次に、図４〜図１０を参照して、本実施形態に係る半導体装置１の製造方法について説明する。図４〜図１０は、本実施形態に係る半導体装置１の製造方法の一工程を示す断面図である。
【００５５】
まず、図４に示すように、半導体素子等が設けられた基板６００の上に、ＣＶＤ法によって第１絶縁層１１０、第１拡散防止層２１０、第２絶縁層１２０、第２拡散防止層２２０、第３絶縁層１３０、および第３拡散防止層２３０が順次積層される。また、各絶縁層１００には、それぞれコンタクトプラグ６１０、第１配線層３１０、第２配線層３２０、および第１貫通ビア４１０が形成される。
【００５６】
具体的には、まず、シリコン（Ｓｉ）等からなる基板６００の上に第１絶縁層１１０を形成する。次に、第１絶縁層１１０の上に、第１拡散防止層２１０、および第２絶縁層１２０を形成した後、所定の領域の第１拡散防止層２１０、および第２絶縁層１２０をエッチングによって除去し、銅（Ｃｕ）などで埋め戻すダマシン法を用いることで、第１配線層３１０を形成することができる。また、同様の方法によって、第２配線層３２０、および第１貫通ビア４１０を形成することができる。
【００５７】
なお、第１〜第３絶縁層１１０、１２０、１３０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第１〜第３拡散防止層２１０、２２０、２３０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
【００５８】
次に、図５に示すように、フォトリソグラフィ法等を用いて、第３拡散防止層２３０の一部が除去される。このとき、第３拡散防止層２３０が除去された領域は、後段の第２絶縁層１２０および第３絶縁層１３０をエッチングする工程において、エッチング液を第２絶縁層１２０に導入するための開口として機能する。
【００５９】
続いて、図６に示すように、第３拡散防止層２３０の上に、ＣＶＤ法によって第４絶縁層１４０、第４拡散防止層２４０、第５絶縁層１５０、および第５拡散防止層２５０が順次積層される。また、各絶縁層１００には、それぞれ第３配線層３３０、第４配線層３４０、第２貫通ビア４２０、および第３貫通ビア４３０が形成される。
【００６０】
具体的には、第３拡散防止層２３０の上に、第４絶縁層１４０を形成した後、所定の領域の第４絶縁層１４０をエッチングによって除去し、銅（Ｃｕ）などで埋め戻すダマシン法を用いることで、第３配線層３３０を形成することができる。また、同様の方法によって、第４配線層３４０、第２貫通ビア４２０、および第３貫通ビア４３０を形成することができる。なお、第４〜第５絶縁層１４０、１５０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第４〜第５拡散防止層２４０、２５０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
【００６１】
次に、図７に示すように、第５拡散防止層２５０の上にバリア層５１１を形成した後、エッチング等を用いて、一部領域の第５絶縁層１５０、第４拡散防止層２４０、および第５拡散防止層２５０を除去することで、スルーホール５１０が形成される。バリア層５１１は、第５拡散防止層２５０を保護する機能を果たし、例えば、１００ｎｍ程度のＳｉＯ２で構成されてもよい。また、スルーホール５１０が形成される領域は、例えば、第３配線層３３０および第４配線層３４０が形成されていない領域であり、スルーホール５１０の開口の形状は、５０ｎｍ〜３００ｎｍ四方の正方形であってもよい。なお、スルーホール５１０は、複数設けられていてもよい。
【００６２】
続いて、図８に示すように、ＡＬＤ法を用いて、バリア層５１１の上、およびスルーホール５１０の内側に保護膜５２１が形成される。保護膜５２１は、例えば、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等にて、５ｎｍ〜３０ｎｍの膜厚で形成されてもよい。ここで、保護膜５２１は、ＡＬＤ法を用いて成膜されるため、バリア層５１１の上、およびスルーホール５１０の内側に一様に（コンフォーマルに）形成される。
【００６３】
次に、図９に示すように、保護膜５２１を全面エッチバックすることによって、スルーホール５１０の内側に保護側壁５２０を残しつつ、保護膜５２１を除去し、バリア層５１１および第４絶縁層１４０を露出させる。このような全面エッチバックは、例えば、垂直異方性が極めて高いエッチングを行うことで実現することが可能である。このとき、第５拡散防止層２５０の上には、バリア層５１１が設けられているため、全面エッチバックによって、第５拡散防止層２５０が損傷を受けることを防止することができる。
【００６４】
続いて、図１０に示すように、スルーホール５１０を介して、希フッ化水素酸を第２絶縁層１２０および第３絶縁層１３０に導入し、ウェットエッチングを行うことで、空隙５３０が形成される。なお、このとき、希フッ化水素酸を用いたウェットエッチングによって、バリア層５１１が除去される。
【００６５】
このとき、保護側壁５２０、第２〜第４拡散防止層２２０、２３０、２４０は、フッ化水素酸へのエッチング耐性が高いＳｉＣ等で形成されているため、ほとんどエッチングが進行しない。また、第２配線層３２０、第３配線層３３０、第１貫通ビア４１０、および第２貫通ビア４２０は、銅（Ｃｕ）などの金属材料で構成され、フッ化水素酸へのエッチング耐性が高いため、ほとんどエッチングが進行しない。したがって、空隙５３０が形成される領域は、半導体装置１の積層方向では、第２拡散防止層２２０および第４拡散防止層２４０にて挟持された領域に制御され、半導体装置１の面内方向では、ウェットエッチングが行われた時間によって制御される。
【００６６】
これにより、希フッ化水素酸を用いたウェットエッチングにて、第２絶縁層１２０および第３絶縁層１３０だけをエッチングし、空隙５３０を形成することが可能となる。なお、第３拡散防止層２３０は、第２配線層３２０が形成された領域を端部とする領域に形成されており、空隙５３０に突出していないため、第３拡散防止層２３０が崩落することを防止することができる。
【００６７】
以上の工程を経ることにより、本実施形態に係る半導体装置１を製造することができる。なお、空隙５３０への水分等の侵入を防ぐために、第５拡散防止層２５０の上には、絶縁材料で構成され、スルーホール５１０の開口を塞ぐ封止層が設けられてもよい。
【００６８】
上記の製造方法では、エッチングにフッ化水素酸を用い、フッ化水素酸に対してエッチングが容易な材料として絶縁層１００にＳｉＯｘを用い、フッ化水素酸に対してエッチング耐性が高い材料として拡散防止層２００にＳｉＣを用いた。しかしながら、本開示に係る技術は上記例示に限定されない。絶縁層１００および拡散防止層２００に用いる材料の組み合わせは、エッチング選択比が十分に確保できれば、任意の組み合わせを採用することが可能である。また、エッチングに用いるエッチング液も絶縁層１００および拡散防止層２００に合わせて適宜選択することが可能である。
【００６９】
（１．４．変形例）
ここで、図１１〜図１３を参照して、本実施形態に係る半導体装置１の変形例について説明する。図１１は、本実施形態の第１の変形例に係る半導体装置１Ａを積層方向に切断した断面図であり、図１２は、本実施形態の第２の変形例に係る半導体装置１Ｂを積層方向に切断した断面図であり、図１３は、本実施形態の第３の変形例に係る半導体装置１Ｃを積層方向に切断した断面図である。なお、図１１〜図１３は、半導体装置の断面の一部を示したものであり、半導体装置は、図示しない範囲にも面内方向に延伸していることは言うまでもない。
【００７０】
（第１の変形例）
まず、図１１を参照して、本実施形態の第１の変形例に係る半導体装置１Ａについて説明する。
【００７１】
図１１で示すように、半導体装置１Ａは、絶縁層１００および拡散防止層２００が交互に６層積層された多層配線層を備え、空隙５３０Ａが第５絶縁層１５０に形成される点が図１で示した半導体装置１と異なる。ここで、第６絶縁層１６０は、第１〜第５絶縁層１１０、１２０、１３０、１４０、１５０と同様の材料で構成されてもよく、第６拡散防止層２６０は、第１〜第５拡散防止層２１０、２２０、２３０、２４０、２５０と同様の材料で構成されてもよい。また、その他の構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
【００７２】
第１の変形例に係る半導体装置１Ａで示すように、空隙５３０Ａは、１層の絶縁層１００（すなわち、第５絶縁層１５０）にのみ形成されてもよい。このとき、第５絶縁層１５０の下に設けられた第４拡散防止層２４０には、エッチングによって開口が形成されないため、エッチング液が第４絶縁層１４０に浸入せず、第４絶縁層１４０には、空隙５３０Ａが形成されない。第１の変形例に係る半導体装置１Ａでは、空隙５３０Ａが形成される空間が減少するため、半導体装置１Ａ全体の機械強度を向上させることができる。
【００７３】
また、第１の変形例に係る半導体装置１Ａは、絶縁層１００および拡散防止層２００を交互に６層積層した多層配線層で構成されてもよく、絶縁層１００および拡散防止層２００を交互に７層以上積層した多層配線層で構成されてもよい。本開示に係る技術において、空隙５３０を多層配線層の内部に形成するためには、半導体装置１を構成する多層配線層の積層数は、少なくとも３以上であればよく、上限は、特に限定されない。
【００７４】
（第２の変形例）
続いて、図１２を参照して、本実施形態の第２の変形例に係る半導体装置１Ｂについて説明する。
【００７５】
図１２で示すように、半導体装置１Ｂは、スルーホール５１０Ｂが第４〜第５絶縁層１４０、１５０、および第３〜第５拡散防止層２３０、２４０、２５０を貫通して形成される点が図１で示した半導体装置１と異なる。したがって、半導体装置１Ｂでは、空隙５３０が第２絶縁層１２０および第３絶縁層１３０に形成される。なお、半導体装置１Ｂの各構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
【００７６】
第２の変形例に係る半導体装置１Ｂに示すように、スルーホール５１０Ｂは、複数の絶縁層１００（すなわち、第４絶縁層１４０、および第５絶縁層１５０）を貫通して設けられていてもよい。このとき、第２拡散防止層２２０には、開口が形成されており、空隙５３０を形成するエッチング液が第３絶縁層１３０から第２絶縁層１２０に浸入するため、空隙５３０が第２絶縁層１２０および第３絶縁層１３０に形成される。第２の変形例に係る半導体装置１Ｂでは、多層配線層の表面から３層以降に空隙５３０を形成するため、半導体装置１Ｂ全体の機械強度を向上させることができる。
【００７７】
また、第２の変形例に係る半導体装置１Ｂでは、スルーホール５１０Ｂは、さらに３層以上の絶縁層１００を貫通して設けられてもよい。ただし、スルーホール５１０Ｂは、アスペクト比が高くなるほど形成が困難になるため、スルーホール５１０Ｂが貫通する絶縁層１００の数は、例えば、４層以下であってもよい。
【００７８】
（第３の変形例）
次に、図１３を参照して、本実施形態の第３の変形例に係る半導体装置１Ｃについて説明する。
【００７９】
図１３で示すように、半導体装置１Ｃは、空隙５３０Ｃが第２〜第４絶縁層１２０、１３０、１４０に形成される点が図１で示した半導体装置１と異なる。なお、半導体装置１Ｃの各構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
【００８０】
第２の変形例に係る半導体装置１Ｂに示すように、空隙５３０Ｃは、半導体装置１Ｃを構成する多層配線層の表面の絶縁層１００（すなわち、第１絶縁層１１０および第５絶縁層１５０）以外であれば、さらに３層以上の絶縁層１００に亘って形成されてもよい。このとき、第２拡散防止層２２０および第３拡散防止層２３０には、エッチングによって開口が形成されるため、エッチング液が第２絶縁層１２０および第３絶縁層１３０に浸入し、第２絶縁層１２０から第４絶縁層１４０にかけて空隙５３０Ｃが形成される。第３の変形例に係る半導体装置１Ｃでは、より多くの絶縁層１００に空隙５３０Ｃを形成することができるため、配線間の配線間容量をさらに低減することで、信号遅延をより抑制し、かつ消費電力をより削減することができる。
【００８１】
また、第３の変形例に係る半導体装置１Ｃでは、空隙５３０Ｃは、さらに複数の絶縁層１００に設けられてもよい。ただし、空隙５３０Ｃが形成される空間が増大するほど、半導体装置１Ｃ全体の機械強度が低下する可能性があるため、空隙５３０Ｃが形成される絶縁層１００の数は、例えば、５層以下としてもよい。
【００８２】
＜２．第２の実施形態＞
（２．１．半導体装置の断面構造）
次に、図１４を参照して、本開示の第２の実施形態に係る半導体装置の断面構造について説明する。図１４は，本実施形態に係る半導体装置２を積層方向に切断した断面図である。なお、図１４は、半導体装置２の断面の一部を示したものであり、半導体装置２は、図示しない範囲にも面内方向に延伸していることは言うまでもない。
【００８３】
図１４に示すように、半導体装置２では、絶縁層１００および拡散防止層２００を交互に積層した多層配線層が一対の基板６００、６２０に挟持され、スルーホール５１０は、基板６００および第１絶縁層１１０を貫通して設けられる。なお、図１４で示す半導体装置２は、図１で示す半導体装置１とは上下が反転している。
【００８４】
ここで、第６絶縁層１６０、および第７絶縁層１７０は、第１〜第５絶縁層１１０、１２０、１３０、１４０、１５０と同様の材料で構成されてもよく、第６拡散防止層２６０は、第１〜第５拡散防止層２１０、２２０、２３０、２４０、２５０と同様の材料で構成されてもよい。また、その他の構成については、図１を参照して説明したとおりであるため、ここでの説明は省略する。
【００８５】
本実施形態に係る半導体装置２では、絶縁層１００および拡散防止層２００を交互に積層した多層配線層を一対の基板６００、６２０で挟持することにより、半導体装置２全体の機械強度を向上させることができる。
【００８６】
基板６２０は、絶縁層１００および拡散防止層２００を交互に積層した多層配線層に接合することが可能であれば、いかなる材質の基板も使用可能である。基板６２０は、例えば、石英などのガラス、ポリイミドもしくはポリエステルなどの樹脂、またはシリコン（Ｓｉ）等の半導体で構成された基板であってもよい。
【００８７】
また、半導体素子（図示せず）が形成された基板６００は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等を用いて薄膜化されていてもよい。このような半導体装置２は、基板６００に設けられた半導体素子がカラーセンサである場合、例えば、裏面照射型の撮像装置として用いることが可能である。
【００８８】
本実施形態に係る半導体装置２で示すように、スルーホール５１０は、絶縁層１００および拡散防止層２００を交互に積層した多層配線層のいずれかの表面の絶縁層１００に設けられていればよい。すなわち、スルーホール５１０は、第１絶縁層１１０に設けられていてもよく、第７絶縁層１７０に設けられていてもよい。このような場合でも、半導体装置２は、第１の実施形態と同様にスルーホール５１０を介して、多層配線層の内部に空隙５３０を形成することが可能である。
【００８９】
（２．２．半導体装置の製造方法）
続いて、図１５〜図２１を参照して、本実施形態に係る半導体装置２の製造方法について説明する。図１５〜図２１は、本実施形態に係る半導体装置２の製造方法の一工程を示す断面図である。
【００９０】
まず、図１５に示すように、半導体素子等が設けられた基板６００の上に、ＣＶＤ法によって第１絶縁層１１０、第１拡散防止層２１０、第２絶縁層１２０、および第２拡散防止層２２０が順次積層される。また、第１絶縁層１１０には、コンタクトプラグ６１０が形成され、第２絶縁層１２０には、第１配線層３１０が形成される。
【００９１】
具体的には、まず、シリコン（Ｓｉ）等からなる基板６００の上に第１絶縁層１１０を形成する。次に、第１絶縁層１１０の上に、第１拡散防止層２１０、および第２絶縁層１２０を形成した後、所定の領域の第１拡散防止層２１０、および第２絶縁層１２０をエッチングによって除去し、銅（Ｃｕ）などで埋め戻すダマシン法を用いることで、第１配線層３１０を形成することができる。
【００９２】
なお、第１〜第２絶縁層１１０、１２０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第１〜第２拡散防止層２１０、２２０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
【００９３】
次に、図１６に示すように、フォトリソグラフィ法等を用いて、第２拡散防止層２２０の一部が除去される。このとき、第２拡散防止層２２０が除去された領域は、後段の第２絶縁層１２０および第３絶縁層１３０をエッチングする工程において、エッチング液を第３絶縁層１３０に導入するための開口として機能する。
【００９４】
続いて、図１７に示すように、第２拡散防止層２２０の上に、ＣＶＤ法によって第３絶縁層１３０、第３拡散防止層２３０、第４絶縁層１４０、第４拡散防止層２４０、第５絶縁層１５０、および第５拡散防止層２５０が順次積層される。また、各絶縁層１００には、それぞれ第２配線層３２０、第３配線層３３０、第４配線層３４０、第１貫通ビア４１０、第２貫通ビア４２０、および第３貫通ビア４３０が形成される。
【００９５】
具体的には、第２拡散防止層２２０の上に、第３絶縁層１３０を形成した後、所定の領域の第３絶縁層１３０をエッチングによって除去し、銅（Ｃｕ）などで埋め戻すダマシン法を用いることで、第２配線層３２０を形成することができる。また、同様の方法によって、第３配線層３３０、第４配線層３４０、第１貫通ビア４１０、第２貫通ビア４２０、および第３貫通ビア４３０を形成することができる。なお、第３〜第５絶縁層１３０、１４０、１５０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第３〜第５拡散防止層２３０、２４０、２５０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。
【００９６】
次に、図１８に示すように、第５拡散防止層２５０の上に、ＣＶＤ法によって第６絶縁層１６０、第６拡散防止層２６０、および第７絶縁層１７０を積層した後、第７絶縁層１７０の表面に、基板６２０が接合される。また、多層配線層に基板６２０を接合した後、基板６００は、ＣＭＰ等によって薄膜化されてもよい。
【００９７】
第６〜第７絶縁層１６０、１７０は、フッ化水素酸によるエッチングが容易なＳｉＯｘ等で形成されてもよく、第６拡散防止層２６０は、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等で形成されてもよい。また、基板６２０は、シリコン（Ｓｉ）基板であってもよい。
【００９８】
続いて、図１９に示すように、エッチング等を用いて、一部領域の第１絶縁層１１０、第１拡散防止層２１０、および基板６００を除去することで、スルーホール５１０が形成される。また、基板６００の上、およびスルーホール５１０の内側に保護膜５２１が形成される。スルーホール５１０の開口の形状は、５０ｎｍ〜３００ｎｍ四方の正方形であってもよく、スルーホール５１０は、複数設けられていてもよい。保護膜５２１は、例えば、フッ化水素酸に対するエッチング耐性が高いＳｉＣ等にて、５ｎｍ〜３０ｎｍの膜厚で形成されてもよい。ここで、保護膜５２１は、ＡＬＤ法を用いて成膜されるため、基板６００の上、およびスルーホール５１０の内側に一様に（コンフォーマルに）形成される。
【００９９】
次に、図２０に示すように、保護膜５２１を全面エッチバックすることによって、スルーホール５１０の内側に保護側壁５２０を残しつつ、保護膜５２１を除去し、基板６００、および第２絶縁層１２０を露出させる。このような全面エッチバックは、例えば、垂直異方性が極めて高いエッチングを行うことで実現することが可能である。
【０１００】
続いて、図２１に示すように、スルーホール５１０を介して、希フッ化水素酸を第２絶縁層１２０および第３絶縁層１３０に導入し、ウェットエッチングを行うことで、空隙５３０が形成される。
【０１０１】
このとき、保護側壁５２０、第１〜第３拡散防止層２１０、２２０、２３０は、フッ化水素酸へのエッチング耐性が高いＳｉＣ等で形成されているため、ほとんどエッチングが進行しない。また、第１配線層３１０、第２配線層３２０、および第１貫通ビア４１０は、銅（Ｃｕ）などの金属材料で構成され、フッ化水素酸へのエッチング耐性が高いため、ほとんどエッチングが進行しない。したがって、空隙５３０が形成される領域は、半導体装置２の積層方向では、第１拡散防止層２１０および第３拡散防止層２３０にて挟持された領域に制御され、半導体装置２の面内方向では、ウェットエッチングが行われた時間によって制御される。
【０１０２】
以上の工程を経ることにより、本実施形態に係る半導体装置２を製造することができる。なお、空隙５３０への水分等の侵入を防ぐために、基板６００の上には、絶縁材料で構成され、スルーホール５１０の開口を塞ぐ封止層が設けられてもよい。
【０１０３】
本実施形態に係る半導体装置２の製造方法では、ＣＭＰによる基板６００の薄膜化を行った後に、半導体装置２の内部に空隙５３０が形成される。これによれば、半導体装置２では、機械的なストレスが加えられるＣＭＰ工程の後に、空隙５３０が形成されるため、ＣＭＰ工程においてクラック等が発生することを抑制することができる。
【０１０４】
＜３．まとめ＞
以上にて説明したように、本開示の一実施形態に係る半導体装置によれば、内部に設けられた空隙５３０によって配線層３００の間を中空とすることができるため、配線間容量を低減することができる。これにより、半導体装置では、配線における遅延を抑制することができるため、動作の高速化、および低消費電力化を実現することができる。
【０１０５】
また、半導体装置では、多層配線層の表面に設けられた絶縁層１００に空隙５３０が設けられないため、半導体装置全体での機械強度を維持することができる。さらに、半導体装置では、空隙５３０に突出する拡散防止層２００が生じないため、機械強度が低い拡散防止層２００が崩落することを防止することができる。
【０１０６】
本開示の一実施形態に係る半導体装置は、搭載する半導体素子を変更することで、例えば、メモリ装置、ロジック回路、または撮像装置などに用いることが可能である。特に、本開示の第２の実施形態に係る半導体装置２は、半導体素子としてカラーセンサを搭載することで、裏面照射型の撮像装置として用いることが可能である。
【０１０７】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１０８】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【０１０９】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
絶縁層と拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して設けられ、内側が保護側壁で覆われたスルーホールと、
前記スルーホールの直下の少なくとも１つ以上の絶縁層に設けられた空隙と、
を備える、半導体装置。
（２）
前記配線層の少なくとも一部は、前記空隙の内部に設けられる、前記（１）に記載の半導体装置。
（３）
前記空隙は、複数の前記絶縁層に亘って設けられる、前記（１）または（２）に記載の半導体装置。
（４）
前記空隙が設けられた複数の前記絶縁層の間の前記拡散防止層は、一部領域に開口が設けられる、前記（３）に記載の半導体装置。
（５）
前記拡散防止層に設けられた開口は、前記配線層と接しない領域に設けられる、前記（４）に記載の半導体装置。
（６）
前記スルーホールは、前記多層配線層の一方の表面から複数の前記絶縁層を貫通して設けられる、前記（１）〜（５）のいずれか一項に記載の半導体装置。
（７）
前記空隙によって露出された前記配線層の表面は、保護層で覆われている、前記（１）〜（６）のいずれか一項に記載の半導体装置。
（８）
前記空隙は、前記多層配線層の積層方向からの平面視において、前記スルーホールの直下の領域を含む領域に設けられる、前記（１）〜（７）のいずれか一項に記載の半導体装置。
（９）
前記空隙は、前記空隙が設けられた前記絶縁層の上面および下面に積層された前記拡散防止層を露出させる、前記（１）〜（８）のいずれか一項に記載の半導体装置。
（１０）
前記拡散防止層、および前記保護側壁は、前記絶縁層よりもフッ素化合物に対するエッチング耐性が高い材料で形成される、前記（１）〜（９）のいずれか一項に記載の半導体装置。
（１１）
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して設けられ、内側が保護側壁で覆われたスルーホールと、
前記スルーホールの直下の少なくとも１つ以上の絶縁層に設けられた空隙と、
を備える、撮像装置。
（１２）
前記多層配線層を積層方向にて挟持する一対の基板をさらに備え、
前記スルーホールは、前記基板の一方をさらに貫通して設けられる、前記（１１）に記載の撮像装置。
（１３）
前記多層配線層は、内部にカラーセンサを備え、
前記スルーホールが設けられた側の表面は、前記多層配線層において前記カラーセンサが設けられた側の表面である、前記（１１）または（１２）に記載の撮像装置。
（１４）
絶縁層と拡散防止層とを交互に積層し、内部に配線層が設けられた多層配線層を形成する工程と、
前記多層配線層の一方の表面から少なくとも１つ以上の絶縁層を貫通して、スルーホールを形成する工程と、
前記スルーホールの内側に保護側壁を形成する工程と、
前記スルーホールの直下の少なくとも１つ以上の絶縁層をエッチングし、空隙を形成する工程と、
を含む、半導体装置の製造方法。
（１５）
前記空隙は、前記絶縁層のウェットエッチングによって形成される、前記（１５）に記載の半導体装置の製造方法。
【符号の説明】
【０１１０】
１、２    半導体装置
１００    絶縁層
１１０    第１絶縁層
１２０    第２絶縁層
１３０    第３絶縁層
１４０    第４絶縁層
１５０    第５絶縁層
２００    拡散防止層
２１０    第１拡散防止層
２２０    第２拡散防止層
２３０    第３拡散防止層
２４０    第４拡散防止層
２５０    第５拡散防止層
３００    配線層
３１０    第１配線層
３２０    第２配線層
３３０    第３配線層
３４０    第４配線層
４００    貫通ビア
４１０    第１貫通ビア
４２０    第２貫通ビア
４３０    第３貫通ビア
５１０    スルーホール
５２０    保護側壁
５３０    空隙
５４０    保護層
６１０    コンタクトプラグ
６００、６２０    基板
【図１】
2018037667.tif 000003
【図２】
2018037667.tif 000004
【図３】
2018037667.tif 000005
【図４】
2018037667.tif 000006
【図５】
2018037667.tif 000007
【図６】
2018037667.tif 000008
【図７】
2018037667.tif 000009
【図８】
2018037667.tif 000010
【図９】
2018037667.tif 000011
【図１０】
2018037667.tif 000012
【図１１】
2018037667.tif 000013
【図１２】
2018037667.tif 000014
【図１３】
2018037667.tif 000015
【図１４】
2018037667.tif 000016
【図１５】
2018037667.tif 000017
【図１６】
2018037667.tif 000018
【図１７】
2018037667.tif 000019
【図１８】
2018037667.tif 000020
【図１９】
2018037667.tif 000021
【図２０】
2018037667.tif 000022
【図２１】
2018037667.tif 000023
【国際調査報告】
2018037667.tif 000024
2018037667.tif 000025
2018037667.tif 000026
2018037667.tif 000027