【手続補正書】
【提出日】平成18年8月22日(2006.8.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面に形成されたゲート電極と、
前記ゲート電極を覆って形成され、絶縁性有機樹脂でなる平坦化膜と前記平坦化膜上の絶縁性無機膜とでなる積層膜を有するゲート絶縁膜と、
前記ゲート絶縁膜を覆う半導体層とを有し、
前記半導体層は結晶性半導体膜で形成されていることを特徴とする半導体装置。
【請求項２】
絶縁表面上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、チャネル形成領域、ソース領域、ドレイン領域を有する半導体層と、
を有する薄膜トランジスタを用いた回路を有し、
前記半導体層は結晶性半導体膜で形成され、
前記ゲート電極と前記半導体層で挟まれた前記ゲート絶縁膜の部分には、前記ゲート電極に接する絶縁性有機樹脂でなる平坦化膜と、前記平坦化膜上の絶縁性無機膜とが積層されていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記平坦化膜の膜厚は、その上に前記チャネル形成領域が存在する部分よりも、その上に前記ソース領域及び前記ドレイン領域が存在する部分のほうが厚いことを特徴とする半導体装置。
【請求項４】
請求項２において、
前記半導体層は、前記チャネル形成領域と前記ソース領域との間、及び前記チャネル形成領域と前記ドレイン領域との間にそれぞれ低濃度不純物領域を有し、
前記平坦化膜の膜厚は、その上に前記チャネル形成領域が存在する部分よりも、その上に前記低濃度不純物領域が存在する部分のほうが厚いことを特徴とする半導体装置。
【請求項５】
請求項２乃至４のいずれか１項において、
前記半導体層上には絶縁膜でなる保護膜が接して形成され、
前記ソース領域及び前記ドレイン領域に添加されている導電型を付与する不純物が、前記保護膜の少なくとも一部に添加されていることを特徴とする半導体装置。
【請求項６】
請求項２乃至５のいずれか１項において、
前記保護膜は、前記ソース領域及び前記ドレイン領域上に存在しないことを特徴とする半導体装置。
【請求項７】
請求項６において、
前記保護膜のチャネル長方向の幅は、前記チャネル長より広いことを特徴とする半導体装置。
【請求項８】
請求項２乃至７のいずれか１項において、
前記薄膜トランジスタを用いた回路は、アクティブマトリクス基板のマトリクス回路であり、前記薄膜トランジスタには画素電極が接続されていることを特徴とする半導体装置。
【請求項９】
請求項８に記載のアクティブマトリクス基板を用いたことを特徴とする液晶表示装置。
【請求項１０】
請求項９に記載の液晶表示装置を用いたことを特徴とする電子機器。
【請求項１１】
請求項１乃至８のいずれか１項において、
前記平坦化膜はベンゾシクロブテン、ポリイミド又はアクリルで形成されていることを特徴とする半導体装置。
【請求項１２】
絶縁表面にゲート配線を形成する工程と、
前記ゲート配線を覆って絶縁性有機樹脂でなる平坦化膜を塗布法で形成する工程と、
前記平坦化膜に接して絶縁性無機膜を形成する工程と、
前記絶縁性無機膜上に非晶質成分を有する半導体膜を形成する工程と、
前記非晶質成分を有する半導体膜を結晶化して結晶性半導体膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１３】
絶縁表面に形成された薄膜トランジスタを用いた回路を有する半導体装置の製造方法において、
絶縁表面にゲート配線を形成する工程と、
前記ゲート配線を覆って絶縁性有機樹脂でなる平坦化膜を塗布法で形成する工程と、
前記平坦化膜に接して絶縁性無機膜を形成する工程と、
前記絶縁性無機膜上に非晶質成分を有する半導体膜を形成する工程と、
前記非晶質成分を有する半導体膜に接して保護膜を形成する工程と、
前記非晶質成分を有する半導体膜を結晶化して結晶性半導体膜を形成する工程と、
前記保護膜の少なくとも一部を通過させて前記結晶性半導体膜に不純物を添加して、ソース領域、ドレイン領域を形成する工程と、
を有し、
前記絶縁性無機膜、前記非晶質成分を有する半導体膜、及び前記保護膜を、大気開放せずに順次積層して形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２又は１３に記載の平坦化膜を形成する工程において、前記平坦化膜をベンゾシクロブテン、ポリイミド又はアクリルで形成することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２乃至１４のいずれか１項に記載の結晶性半導体膜を形成する工程は、前記非晶質成分を有する半導体膜に４００ｎｍ以下の波長のレーザ光又は強光を照射することにより行うことを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
また、ＴＦＴの構造として、代表的にボトムゲート型（代表的には、逆スタガ型）とトップゲート型（代表的には、コプラナ型）が知られている。ボトムゲート型は基板上にゲート配線（電極）、ゲート絶縁膜、半導体層がこの順序で積層され、トップゲート型は逆に半導体層、ゲート絶縁膜、ゲート配線（電極）の順で積層されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、多結晶シリコンを用いたＴＦＴでは、オフ電流が大きいことが問題となっている。オフ電流の原因は、ＴＦＴがオフ状態の時に、ドレイン電極９に印加された電圧が、チャネル形成領域６Ｃ、ドレイン領域６Ｄとの接合部に集中するために、この接合部分でトラップを介して電流が漏れるためだと考えられている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
なお、上記構成において、非晶質成分を有する半導体膜とは、結晶性のない非結晶性半導体膜、又は結晶性を有するが１００ｎｍ以上のオーダーの結晶粒が殆どない半導体薄膜であって、具体的には非晶質半導体膜、微結晶半導体膜を指す。微結晶半導体膜は、数ｎｍ〜数十ｎｍの大きさの結晶粒を含む微結晶と非晶質との混相状態の半導体膜である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
実施形態１と同様、基板２０を用意し、基板２０表面に下地膜２１を形成する。下地膜２１表面に、上述した導電性材料でなる膜を成膜し、テーパー状にパターニングして、ゲート配線２２を形成する。次に、ゲート配線２２を覆って、ゲート絶縁膜２３を形成する。まず、スピンコータを用いて、平坦化膜２３ａとして、ＢＣＢ、ポリイミド、アクリルなどの絶縁性有機樹脂膜を形成する。次に、スパッタ法又はＣＶＤ法により、平坦化膜２３ａ上にＳｉＯ２膜、ＳｉＮｙ膜、ＳｉＯｘＮｙ膜等の絶縁性無機膜２３ｂを積層する。（図２（Ａ））
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
次に、非晶質成分を有する半導体膜２４と、ＳｉＯ２、ＳｉＮｙ、又はＳｉＯｘＮｙでなる保護膜２５を大気開放しないで積層する。成膜手段としては、ＣＶＤ法、スパッタ法を用いることができる。大気に曝さないことで、半導体膜２４−保護膜２５界面にも大気からの汚染物質が付着しないようにする。半導体膜２４、保護膜２５は同一チャンバーで連続成膜してもよいし、マルチタスク型のスパッタ装置又はＣＶＤ装置を用いて、それぞれ専用のチャンバーで成膜してもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
次に、ＳｉＯ２、ＳｉＮｙ又はＳｉＯｘＮｙから選ばれた絶縁膜の単層膜又は多層膜でなる層間絶縁膜４０を形成し、ソース／ドレイン領域３５、３６に対するコンタクトホールを形成し、金属膜を成膜しパターニングして、信号線となるソース配線４１、ドレイン電極４２を形成する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
以下、図７に示す装置を用いて、膜１０３〜１０６の積層膜を形成する方法を説明する。まず、スピンコータでＢＣＢ溶液を塗布・乾燥処理済みの基板を加熱室３０７に移動する。加熱室３０７を窒素雰囲気とし、２５０℃で焼成して、ＢＣＢ膜１０３を形成する。次に、ロボットアーム３１０により基板をＣＶＤ室３０４へ移動し、原料ガスにＳｉＨ４とＮ２Ｏを反応ガスに用いて、基板温度３００℃でＳｉＯｘＮｙ膜（絶縁性無機膜）１０４を成膜する。そして、ＳｉＨ４だけを供給して、基板温度３００℃で非晶質シリコン膜１０５を成膜する。再び、ＳｉＨ４とＮ２Ｏを供給して、基板温度３００℃でＳｉＯｘＮｙ膜（保護膜）１０６を成膜する。成膜済みの基板をロードロック室３０２又は３０３へと移動して、装置から搬出する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
ここでは、１つのＣＶＤ室３０４で膜１０４〜１０６を連続成膜して、基板移動に伴う温度変化や汚染を回避するようにしたが、工程のスループットや装置のガス供給系等の設計などを鑑みて、絶縁性無機膜１０４、半導体膜１０５、保護膜１０５を個別のＣＶＤ室で成膜してもよい。また、半導体膜である非晶質シリコン膜１０５と、絶縁膜である無機膜１０４を保護膜１０６とで成膜するＣＶＤ室を分けてもよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
本実施例では、ゲート配線１０２をテーパー状にしたため、実施形態２で述べたようにゲート配線１０２の傾斜部と平面部ではＢＣＢ膜１０３の膜厚が異なるので、ゲート寄生容量がチャネル形成領域から外側になるほど小さくなる。よって、オフ状態において、チャネル形成領域１２１Ｃ、１３１Ｃに印加されている電圧を寄生容量が小さい部分に分散させることができる。特に、Ｐチャネル型ＴＦＴではゲート配線１０２にオーバーラップしているが、このオーバーラッブ部分の寄生容量はチャネル形成領域１３１Ｃよりも小さいため、チャネル形成領域１３１Ｃとソース／ドレイン領域１３１Ｓ、１３１Ｄの接合部に集中する電圧を緩和することができ、オフ電流を小さくすることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
フォトレジストマスク１５１、保護膜１５２をマスクにして、リンイオンをプラズマドーピング法により添加して、多結晶シリコン膜にＮ型の不純物領域１５３を選択的に形成する。（図８（Ｂ））
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
なお、ボロン添加工程で、加速電圧、ドーズ量、ドーピング回数等の条件を適宜設定することにより、Ｐ＋型領域１６１のうち保護膜１５２で覆われている領域のボロン濃度を小さくして、Ｐ−型領域とすることもできる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
次に、半導体層を覆う層間絶縁膜１９０を形成する。ここでは、５０ｎｍ厚のＳｉＮｙ膜と、９００ｎｍ厚のＳｉＯ２膜とでなる積層膜を形成する。層間絶縁膜１９０にソース／ドレイン領域に対するコンタクトホールと、ゲートコンタクト部に対してコンタクトホールを形成する。更に、ゲートコンタクト部において、ＳｉＯｘＮｙでなる絶縁性無機膜１０４、ＢＣＢでなる平坦化膜１０３をエッチングしてゲート配線１０２に達するコンタクトホールを形成する。次に、１５０ｎｍ厚のＴｉ膜／３００ｎｍ厚のＡｌ膜／１００ｎｍ厚のＴｉ膜でなる積層膜を形成しパターニングして、配線１９１〜１９３、及び取出し電極１９４を形成して、ＣＭＯＳ回路を完成する。（図９（Ｂ））
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【０１２９】
走査線５０１は画素マトリクス回路４０１の行ごとに形成され、信号線５０３は列ごとに形成されている。走査線５０１、信号線の交差部近傍には、配線５０１、５０３に接続された画素ＴＦＴ５００が形成されている。画素ＴＦＴ５００には画素電極５０５、コンデンサーである保持容量５５０が接続されている。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１３０
【補正方法】変更
【補正の内容】
【０１３０】
まず、実施例１のＴＦＴの製造工程に従って、駆動回路４０２、４０３のＮチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴ、画素マトリクス回路４０１の画素ＴＦＴ５００を完成する。
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2000150906.tif 000001
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2000150906.tif 000002
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2000150906.tif 000003