【手続補正書】
【提出日】平成17年12月8日(2005.12.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  内部信号に従って出力ノードを駆動する第１の出力トランジスタ、
前記出力ノードに接続される一端を有する第１の抵抗素子、および
前記第１の抵抗素子の他方端と第１の電源ノードとの間に接続され、動作モード指示信号に従って選択的に導通状態とされる第１の終端トランジスタを備え、前記第１の終端トランジスタは、制御電極ノードと一方導通端子のコンタクトとの間の距離が、前記第１の出力トランジスタよりも短い、半導体装置。
【請求項２】  動作時、前記内部信号に対応する信号に従って前記第１の出力トランジスタと相補的に前記出力ノードを駆動する第２の出力トランジスタをさらに備え、前記第１の終端トランジスタは、前記制御電極ノードと前記一方導通端子のコンタクトと間の距離が前記第２の出力トランジスタよりも短い、請求項１記載の半導体装置。
【請求項３】  前記出力ノードに接続される一方端を有する第２の抵抗素子と、
前記第２の抵抗素子の他方端と第２の電源ノードとの間に接続され、前記動作モード指示信号に従って選択的に導通状態とされる第２の終端トランジスタとをさらに備え、前記第２の終端トランジスタは、制御電極と一方導通端子のコンタクトとの間の距離が、前記第１の出力トランジスタよりも短い、請求項１記載の半導体装置。
【請求項４】  動作時、前記内部信号に対応する信号に従って前記第１の出力トランジスタと相補的に前記出力ノードを駆動する第２の出力トランジスタと、
前記出力ノードに接続される一端を有する第２の抵抗素子と、
前記第２の抵抗素子の他方端と第２の電源ノードとの間に接続され、前記動作モード指示信号に従って選択的に導通状態とされる第２の終端トランジスタとをさらに備え、前記第２の終端トランジスタは、制御電極と一方導通端子のコンタクトとの間の距離が、前記第１および第２の出力トランジスタよりも短い、請求項１記載の半導体装置。
【請求項５】  前記第１の抵抗素子は、前記第１の出力トランジスタよりも前記出力ノードから離れて配置され、
前記第１の抵抗素子および前記第１の出力トランジスタは前記出力ノードに同一の配線を介して結合される、請求項１記載の半導体装置。
【請求項６】  前記第１の終端トランジスタの前記制御電極と前記一方導通端子のコンタクトの間の距離は最小設計寸法に設定される、請求項１記載の半導体装置。
【請求項７】  内部信号に従って出力ノードを駆動する第１の出力トランジスタ、
前記出力ノードに接続される出力パッド、
前記出力ノードに接続される第１の端部と第２の端部とを有する第１の抵抗素子、および
前記第１の抵抗素子の第２の端部と第１の電源ノードとの間に接続され、動作モード指示信号に従って導通状態とされる第１の終端トランジスタを備え、
前記第１の終端トランジスタの制御電極と前記第１の終端トランジスタの電気的接続をとるドレインコンタクトとの間の距離は、前記第１の出力トランジスタの制御電極とドレインコンタクトとの間の距離よりも短い、半導体装置。
【請求項８】  前記第１の終端トランジスタと前記第１の出力トランジスタは導電型が同じである、請求項７記載の半導体装置。
【請求項９】  メモリ回路、
パッド、
前記パッドに接続される入力回路、
第１のＰチャネル出力トランジスタと第１のＮチャネル出力トランジスタとを含み、前記メモリ回路からの読出されたデータに従って前記パッドを駆動する出力回路、および
前記パッドに対して設けられ、終端抵抗と前記終端抵抗を介して前記パッドに接続され終端回路活性化信号に従って導通する終端スイッチングトランジスタとを含む終端回路を備え、
前記終端スイッチングトランジスタは、前記第１のＰチャネル出力トランジスタよりもゲートとドレインコンタクトとの間の距離が短い第１のＰチャネルトランジスタと、前記第１のＮチャネル出力トランジスタよりもゲートとドレインコンタクトとの間の距離が短い第１のＮチャネルトランジスタとを含む、半導体装置。
【請求項１０】  前記パッドに接続される端子をさらに備える、請求項９記載の半導体装置。
【請求項１１】  前記終端回路活性化信号を発生する終端制御回路をさらに備える、請求項９記載の半導体装置。
【請求項１２】  装置外部から与えられる制御信号に応答して、前記メモリ回路の動作制御を行う主制御回路をさらに備え、前記終端制御回路は前記主制御回路に応動する、請求項１１記載の半導体装置。
【請求項１３】  パッド、
第１の電圧ノードと前記パッドとの間に接続され、内部信号に従って前記パッドを駆動する第１のＰチャネル出力トランジスタ、
第２の電圧ノードと前記パッドとの間に接続され、内部信号に従って前記パッドを駆動する第１のＮチャネル出力トランジスタ、
一端が前記パッドに接続される第１の終端抵抗素子、
前記第１の終端抵抗素子の他方端と前記第１の電圧ノードとの間に接続され、かつゲートとドレインコンタクトとの間の距離が前記第１のＰチャネル出力トランジスタよりも短い第１のＰチャネルトランジスタ、
一端が前記パッドに接続される第２の終端抵抗素子、および
前記第２の終端抵抗素子の他方端と前記第２の電圧ノードとの間に接続され、かつゲートとドレインコンタクトとの間の距離が前記第１のＮチャネル出力トランジスタよりも短い第１のＮチャネルトランジスタを備える、半導体装置。
【請求項１４】  前記パッドに接続される端子をさらに備える、請求項１３記載の半導体装置。
【請求項１５】  第１の電源電圧を前記第１の電圧ノードに供給する第１の電源端子と、
前記第２の電圧ノードに第２の電源電圧を供給する第２の電源端子とをさらに備える、請求項１４記載の半導体装置。
【請求項１６】  前記パッドに接続される入力回路と、
前記入力回路から入力されるデータを記憶するメモリ回路とをさらに備え、
前記内部信号は前記メモリ回路から読出されたデータを含む、請求項１３記載の半導体装置。
【請求項１７】  メモリ回路、
前記メモリ回路から読出されたデータを出力するパッド、
その領域上に配置される第１のコンタクトを介して第１の電源に結合される第１の不純物領域と、その領域上に配置される第２のコンタクトを介して前記パッドに結合される第２の不純物領域と、前記第１および第２の不純物領域の間に配置され前記メモリ回路から読出されたデータに応じた内部信号を受ける第１のゲート電極とを有する第１のＮチャネルトランジスタ、
その領域上に配置される第３のコンタクトを介して第２の電源に結合される第３の不純物領域と、その領域上に配置される第４のコンタクトを介して前記パッドに結合される第４の不純物領域と、前記第３および第４の不純物領域の間に配置され、前記メモリ回路から読出されたデータに応じた内部信号を受ける第２のゲート電極とを有する第１のＰチャネルトランジスタ、
一端が前記パッドに接続される第１の終端抵抗素子、
一端が前記パッドに接続される第２の終端抵抗素子、
その領域上に配置される第５のコンタクトを介して前記第１の電源に結合される第５の不純物領域と、その領域上に配置される第６のコンタクトを介して前記第１の終端抵抗素子に結合される第６の不純物領域と、前記第５および第６の不純物領域の間に配置されかつ終端動作活性化信号を受ける第３のゲート電極とを有し、前記第６のコンタクトと前記第３のゲート電極との間の距離が前記第２のコンタクトと前記第１のゲート電極との間の距離よりも短い第２のＮチャネルトランジスタ、および
その領域上に配置される第７のコンタクトを介して前記第２の電源に結合される第７の不純物領域と、その領域上に配置される第８のコンタクトを介して前記第２の終端抵抗素子に結合される第８の不純物領域と、前記第７および第８の不純物領域の間に配置されかつ終端動作活性化信号を受ける第４のゲート電極とを有し、前記第８の不純物領域と前記第４のゲート電極との間の距離が前記第４のコンタクトと前記第２のゲート電極との間の距離よりも短い第２のＰチャネルトランジスタを備える、半導体装置。
【請求項１８】  前記終端動作活性化信号を発生する終端制御回路をさらに備える、請求項１７記載の半導体装置。
【請求項１９】  装置外部から与えられる制御信号に応答して、前記メモリ回路の動作制御を行う主制御回路をさらに備え、前記終端制御回路は前記主制御回路に応動する、請求項１８記載の半導体装置。
【請求項２０】  メモリ回路、
前記メモリ回路から読出されたデータを出力するパッド、
その領域上に配置される第１のコンタクトを介して第１の電源に結合される第１の不純物領域と、その領域上に配置される第２のコンタクトを介して前記パッドに結合される第２の不純物領域と、前記第１および第２の不純物領域の間に配置されかつ前記メモリ回路から読出されたデータに対応する内部信号を受ける第１のゲート電極とを有する第１のＮチャネルトランジスタ、
一端が前記パッドに接続される終端抵抗素子、および
その領域上に配置される第３のコンタクトを介して第２の電源に結合される第３の不純物領域と、その領域上に配置される第４のコンタクトを介して前記終端抵抗素子に結合される第４の不純物領域と、前記第３および第４の不純物領域の間に配置されかつ終端動作活性化信号を受ける第２のゲート電極とを有し、前記第４のコンタクトと前記第２のゲート電極との間の距離が前記第２のコンタクトと前記第１のゲート電極との間の距離よりも短い第１のＰチャネルトランジスタを備える、半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
【課題を解決するための手段】
この発明の第１の観点に係る半導体装置は、内部信号に従って出力ノードを駆動する第１の出力トランジスタと、この出力ノードに一端が接続される第１の抵抗素子と、第１の抵抗素子の他方端と第１の電源ノードとの間に接続され、動作モード指示信号に従って選択的に導通する第１の終端トランジスタを含む。この第１の終端トランジスタは、制御電極ノードと一方導通端子のコンタクトとの間の距離が、第１の出力トランジスタよりも短い。
この発明の第２の観点に係る半導体装置は、内部信号に従って出力ノードを駆動する第１の出力トランジスタと、この出力ノードに接続される出力パッドと、出力ノードに接続される第１の端部と第２の端部とを有する第１の抵抗素子と、第１の抵抗素子の第２の端部と第１の電源ノードとの間に接続され、動作モード指示信号に従って導通状態とされる第１の終端トランジスタとを備える。第１の終端トランジスタの制御電極と第１の終端トランジスタの電気的接続を取るドレインコンタクトの間の距離は、第１の出力トランジスタの制御電極とドレインコンタクトとの間の距離よりも短くされる。
この発明の第３の観点に係る半導体装置は、メモリ回路と、パッドと、このパッドに接続される入力回路と、第１のＰチャネル出力トランジスタと第１のＮチャネル出力トランジスタとを含み、メモリ回路からの読出されたデータに従ってパッドを駆動する出力回路と、パッドに対して設けられ、終端抵抗とこの終端抵抗を介してパッドに接続され終端回路活性化信号に従って導通する終端スイッチングトランジスタとを含む終端回路を含む。終端スイッチングトランジスタは、第１のＰチャネル出力トランジスタよりもゲートとドレインコンタクトとの間の距離が短い第１のＰチャネルトランジスタと、第１のＮチャネル出力トランジスタよりもゲートとドレインコンタクトとの間の距離が短い第１のＮチャネルトランジスタとを含む。
この発明の第４の観点に係る半導体装置は、パッドと、第１の電圧ノードとパッドとの間に接続され、内部信号に従って出力ノードを介してパッドを駆動する第１のＰチャネル出力トランジスタと、第２の電圧ノードとパッドとの間に接続され、内部信号に従ってパッドを駆動する第１のＮチャネル出力トランジスタと、一端がパッドに接続される第１の終端抵抗素子と、第１の終端抵抗素子の他方端と第１の電圧ノードとの間に接続され、かつゲートとドレインコンタクトとの間の距離が前記第１のＰチャネル出力トランジスタよりも短い第１のＰチャネルトランジスタと、一端がパッドに接続される第２の終端抵抗素子と、第２の終端抵抗素子の他方端と第２の電圧ノードとの間に接続され、かつゲートとドレインコンタクトとの間の距離が第１のＮチャネル出力トランジスタよりも短い第１のＮチャネルトランジスタを含む。
この発明の第５の観点に係る半導体装置は、（ｉ）メモリ回路と、（ｉｉ）メモリ回路から読出されたデータを出力するパッドと、（ｉｉｉ）その領域上に配置される第１のコンタクトを介して第１の電源に結合される第１の不純物領域と、その領域上に配置される第２のコンタクトを介して前記パッドに結合される第２の不純物領域と、前記第１および第２の不純物領域の間に配置され前記メモリ回路から読出されたデータに応じた内部信号を受ける第１のゲート電極とを有する第１のＮチャネルトランジスタと、その領域上に配置される第３のコンタクトを介して第２の電源に結合される第３の不純物領域と、その領域上に配置される第４のコンタクトを介してパッドに結合される第４の不純物領域と、前記第３および第４の不純物領域の間に配置され、メモリ回路から読出されたデータに応じた内部信号を受ける第２のゲート電極とを有する第１のＰチャネルトランジスタと、（ｉｖ）一端がパッドに接続される第１の終端抵抗素子と、（ｖ）一端がパッドに接続される第２の終端抵抗素子と、（ｖｉ）その領域上に配置される第５のコンタクトを介して第１の電源に結合される第５の不純物領域と、その領域上に配置される第６のコンタクトを介して第１の終端抵抗素子に結合される第６の不純物領域と、第５および第６の不純物領域の間に配置されかつ終端動作活性化信号を受ける第３のゲート電極とを有し、第６のコンタクトと第３のゲート電極との間の距離が第２のコンタクトと第１のゲート電極との間の距離よりも短い第２のＮチャネルトランジスタと、（ｖｉｉ）その領域上に配置される第７のコンタクトを介して第２の電源に結合される第７の不純物領域と、その領域上に配置される第８のコンタクトを介して第２の終端抵抗素子に結合される第８の不純物領域と、第７および第８の不純物領域の間に配置されかつ終端動作活性化信号を受ける第４のゲート電極とを有し、第８の不純物領域と第４のゲート電極との間の距離が第４のコンタクトと第２のゲート電極との間の距離よりも短い第２のＰチャネルトランジスタを含む。
この発明の第６の観点に係る半導体装置は、メモリ回路と、メモリ回路から読出されたデータを出力するパッドと、その領域上に配置される第１のコンタクトを介して第１の電源に結合される第１の不純物領域、その領域上に配置される第２のコンタクトを介して前記パッドに結合される第２の不純物領域、ならびに第１および第２の不純物領域の間に配置されかつメモリ回路から読出されたデータに対応する内部信号を受ける第１のゲート電極を有する第１のＮチャネルトランジスタと、一端がパッドに接続される終端抵抗素子と、その領域上に配置される第３のコンタクトを介して第２の電源に結合される第３の不純物領域と、その領域上に配置される第４のコンタクトを介して終端抵抗素子に結合される第４の不純物領域と、第３および第４の不純物領域の間に配置されかつ終端動作活性化信号を受ける第２のゲート電極とを有し、第４のコンタクトと第２のゲート電極との間の距離が第２のコンタクトと第１のゲート電極との間の距離よりも短い第１のＰチャネルトランジスタを含む。