(57)【要約】  【課題】  低圧ロジックテスターにより、高圧ICをテストするインターフェース回路を提供する。  【解決手段】  本考案は、低圧ロジックテスターにより、高圧ICをテストするインターフェース回路を提供し、インターフェース回路は、低圧ロジックテスターと高圧IC間に位置し、高圧ICの出力電圧を、低圧ロジックテスターが許容できる電圧レベルに変換し、テスト生産コストを減少させる。【選択図】図１
0003117384.tif 000002
【実用新案登録請求の範囲】
【請求項１】
低圧ロジックテスターにより、高圧ICをテストするインターフェース回路であって、
前記インターフェース回路は、前記低圧ロジックテスターと前記高圧IC間に位置し、
前記高圧ICは、高圧電源サプライにより、高圧電源を提供されてテストを実施し、
前記インターフェース回路は、
前記高圧ICの出力ピンを接続し、内部の制御スイッチにより、前記高圧ICのオープン／ショートテスト、ファンクションパターンテスト、或いは、スタンバイ電流テストを実行する第一コントローラーと、
前記第一コントローラーと前記低圧ロジックテスター間に位置し、前記高圧ICの各出力を、前記低圧ロジックテスターが許容できる電圧レベルに減衰する減衰器と、
前記第一コントローラーと前記低圧ロジックテスター間に位置し、複数の制御スイッチと前記第一コントローラーにより、前記高圧ICの各出力ピンを、前記減衰器に接続するどうかを制御する第二コントローラーと、
からなる
ことを特徴とする低圧ロジックテスターにより、高圧ICをテストするインターフェース回路。
【請求項２】
更に、前記高圧電源サプライに接続される突入電流消去回路を有し、前記高圧電源サプライにより生成される突入電流を消去し、前記高圧電源サプライの高圧を、前記高圧ICに提供することを特徴とする請求項１に記載の低圧ロジックテスターにより、高圧ICをテストするインターフェース回路。
【請求項３】
前記突入電流消去回路は、直列されたスイッチ装置とレジスタを有することを特徴とする請求項２に記載の低圧ロジックテスターにより、高圧ICをテストするインターフェース回路。
【請求項４】
前記第一コントローラーは、複数の制御スイッチを有し、その数は、前記高圧ICの前記出力ピン数に対応し、前記複数の制御スイッチが導通する時、前記高圧ICの前記出力ピンは、直接、前記第二コントローラーと前記減衰器に接続され、前記複数の制御スイッチがオープンである時、前記高圧ICの前記出力ピンは、無負荷／フローティング状態であることを特徴とする請求項１に記載の低圧ロジックテスターにより、高圧ICをテストするインターフェース回路。
【請求項５】
前記第二コントローラーは、複数の制御スイッチを有し、その数は、前記高圧ICの前記出力ピン数に対応し、前記複数の制御スイッチが導通する時、前記高圧ICの前記出力ピンは、前記減衰器を迂回し、直接、前記低圧ロジックテスターと接続し、前記複数の制御スイッチがオープンの時、前記高圧ICの出力は、前記減衰器を通過することを特徴とする請求項１に記載の低圧ロジックテスターにより、高圧ICをテストするインターフェース回路。
【請求項６】
前記減衰器は、直列された複数のレジスタペアからなり、その数は、前記高圧ICの出力ピンの数と対応することを特徴とする請求項１に記載の低圧ロジックテスターにより、高圧ICをテストするインターフェース回路。
【請求項７】
前記複数のレジスタペアの抵抗比は１：９で、これにより、前記高圧ICの出力電圧は１／１０に減少した後、前記低電圧ロジックテスターに伝送されることを特徴とする請求項５に記載の低圧ロジックテスターにより、高圧ICをテストするインターフェース回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、低圧ロジックテスターにより、高圧ICをテストするインターフェース回路に関するものであって、特に、高圧ICの高圧出力を、インターフェース回路により、低圧ロジックテスターが許容できる電圧レベルに転換するものである。
【背景技術】
【０００２】
ディスプレイ、及び、テレビの薄型化の趨勢に伴って、プラズマ／LCDパネルの高圧ICの需要量も大幅に増えている。これらの高圧IC品質と歩留まり率を維持するため、量産テストが必要である。高圧ICの出力電圧は、８０〜１００ボルト、或いは、それ以上であるが、現在、低圧ロジックテスターは、その電源供給電圧が４０ボルト以下で、出力比較レベル（output comparator level）は１２ボルト以下で、標準的な集積回路のみテストでき、高圧ICには適用できない。もし、非常に高価な高圧ロジックテスターを採用すると、テストコストは、非常に高くなる。
【考案の開示】
【考案が解決しようとする課題】
【０００３】
本考案は、低圧ロジックテスターにより、高圧ICをテストするインターフェース回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本考案のインターフェース回路は、高圧電源サプライと接続され、高圧電源サプライにより生成される突入電流（inrush current）を消去すると共に、高圧電源サプライの高圧を、高圧ICの高圧電源ピンに供給する突入電流消去回路と、高圧ICの各出力ピンと接続され、複数の制御スイッチにより、オープン／ショートテスト（an open/short test）、ファンクションパターンテスト（ function pattern test）、或いは、スタンバイ電流テスト（standby current test）を実行する第一コントローラーと、第一コントローラーと低圧ロジックテスター間に位置し、複数の制御スイッチと第一コントローラーにより、高圧ICの各出力ピンを、以下の減衰器に接続するどうかを制御する第二コントローラーと、第一コントローラーと低圧ロジックテスター間に位置し、高圧ICの各出力を、低圧ロジックテスターが許容できる電圧レベルに減衰する減衰器（an attenuator） と、からなる。
【考案の効果】
【０００５】
本考案により、高圧ICの高圧出力を、インターフェース回路により、低圧ロジックテスターが許容できる電圧レベルに転換することができる。
【考案を実施するための最良の形態】
【０００６】
図１は、本考案のシステムを示す図で、インターフェース回路１０、高圧IC２０、低圧ロジックテスター３０、高圧電源サプライ４０、からなる。
【０００７】
高圧IC２０と低圧ロジックテスター３０間のインターフェース回路１０は、高圧IC２０の各出力を、低圧ロジックテスター３０が許容できる電圧レベルに転換する。
【０００８】
インターフェース回路１０は、突入電流消去回路１１、第一コントローラー１２、第二コントローラー１３、及び、減衰器１４、からなる。
【０００９】
図２で示されるように、突入電流消去回路１１は、直列されたスイッチ装置１１１、及び、レジスタ１１２からなる。高圧電源サプライ４０は、電圧を高圧IC２０に提供する。しかし、高圧電源サプライ４０の高圧は、突入電流を生じ、本発明は、突入電流消去回路１１を用いて、高圧電源サプライ４０により生成される突入電流を消去し、高圧を、高圧IC２０の高圧電源ピンVHに提供する。
【００１０】
図３で示されるように、第一コントローラー１２は、高圧ICの各出力ピンに接続され、第一コントローラー１２は、複数の制御スイッチ１２１を有し、その数量は、高圧IC２０の出力ピン数に対応し、低圧ロジックテスター３０は、複数の制御スイッチ１２１を導通かオフの状態に制御し、出力ピンのオープン／ショートテスト、ファンクションパターンテスト、或いは、スタンバイ電流テストを実行する。
【００１１】
第二コントローラー１３は、第一コントローラー１２と低圧ロジックテスター３０間に位置する。第二コントローラー１３は、複数の制御スイッチ１３１を有し、その数は、高圧IC２０の出力ピン数に対応する。低圧ロジックテスター３０は、複数の制御スイッチ１３１を制御し、第一コントローラー１２により、高圧IC２０の全出力を、下記の減衰器１４を通過させるか否か実行する。
【００１２】
減衰器１４は、第一コントローラー１２に接続されて、高圧IC２０の出力を、低圧ロジックテスター３０が許容できる電圧レベルに減衰する。減衰器１４は、直列された複数のレジスタペア１４１、１４２からなり、その数は、高圧IC２０の出力ピン数に対応する。本具体例において、レジスタペア１４１、１４２の抵抗比は１：９で、これにより、レジスタ１４１上の電圧は、高圧IC２０の出力電圧の１／１０になり、よって、低電圧ロジックテスター３０が許容できる電圧範囲内になる。
【００１３】
以下は、本考案のインターフェース回路１０を用いたテスト方法である。
【００１４】
１．オープン／ショートテスト
テスト目的：
高圧IC２０の出力ピンと低圧ロジックテスター３０間に、オープン／ショートがあるかをテストする。
テスト工程：
ａ低圧ロジックテスター３０は、第一コントローラー１２と第二コントローラー１３を導通に設定し、即ち、制御スイッチ１２１、１３１は接地する。
ｂ第二コントローラー１３は導通で、減衰器１４がバイパス（Bypass）であり、高圧IC２０の各出力ピンは、直接、低圧ロジックテスター３０と接続し、テストを実行する。
２．ファンクションパターンテスト
テスト目的：
高圧IC２０の機能と出力電圧が正常かを確認する。
テスト工程：
ａ低圧ロジックテスター３０は、第一コントローラー１２を導通に、第二コントローラー１３をオープンに設定し、即ち、第一コントローラー１２の制御スイッチ１２１を接地させ、各制御スイッチ１２１を導通させる。第二コントローラー１３の制御スイッチ１３１を＋５ボルトに接続し、各制御スイッチ１３１をオープンにする。
ｂ突入電流消去回路１１中のスイッチ装置１１１を導通に設定し、高圧電源サプライ４０から出力される高圧は、突入電流消去回路１１により、高圧IC２０の高圧電源ピン（VH）に提供する。
ｃ第一コントローラー１２が導通し、第二コントローラー１３がオープンなので、第一コントローラー１２の出力は、減衰器１４を経て、電圧を減衰し、減衰後の信号を、低圧ロジックテスター３０に出力して、ファンクションパターンテスト、出力比較レベルテスト（output compare level test）（＜１２Ｖ）を実行する。
３．スタンバイ電流テスト
テスト目的：
高圧IC２０の高圧静態スタンバイ電流が正常かを確認する。
テスト工程：
ａ低圧ロジックテスター３０は、第一コントローラー１２をオープンに設定し、即ち、第一コントローラー１２の制御スイッチ１２１を＋５ボルトに接続して、制御スイッチ１２１をオープンにし、これにより、高圧IC２０の各出力ピンは、無負荷（No  Loading）／フローティング（Floating）状態になり、減衰器１４により影響されない。
ｂ突入電流消去回路１１中のスイッチ装置１１１を導通に設定し、高圧電圧サプライ４０から出力される高圧は、突入電流消去回路１１により、高圧IC２０の高圧電源ピン（VH）に提供される。
ｃ高圧電源サプライ４０により、高圧電流テストを実行する。
ｄGPIBインターフェースにより、量測値を低圧ロジックテスター３０に読み戻し、スタンバイ電流テストを実行する（スタンバイ電流は、１μAより小さい）。
【００１５】
本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本考案明の保護範囲は、実用新案請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００１６】
【図１】本考案のインターフェース回路を示す図である。
【図２】本考案の突入電流消去回路を示す図である。
【図３】図１の詳細な回路図である。
【符号の説明】
【００１７】
１０    インターフェース回路
１１    突入電流消去回路
１１１    スイッチ装置
１１２    レジスタ
１２    第一コントローラー
１３    第二コントローラー
１３１    制御スイッチ
１４    減衰器
１４１、１４２    レジスタ
２０    高圧ＩＣ
３０    低圧ロジックテスター
４０    高圧電源サプライ
【図１】
0003117384.tif 000003
【図２】
0003117384.tif 000004
【図３】
0003117384.tif 000005