(57)【特許請求の範囲】
【請求項１】
シリコン半導体基板上にＤＤＤ（Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ−Ｄｒａｉｎ）型のＮチャネルＭＯＳトランジスタを形成する工程において、
素子分離膜を形成した後に前記ＮチャネルＭＯＳトランジスタのチャネル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成する工程の後、前記ＮチャネルＭＯＳトランジスタのＤＤＤ不純物層を形成する領域に不純物を導入して前記ＤＤＤ不純物層を形成する工程と、
熱処理を行うことにより、前記ＤＤＤ不純物層を熱拡散させるとともに、前記ＤＤＤ不純物層に導入した前記不純物をアウトディフュージョンさせ、且つ、該アウトディフュージョンした前記不純物を前記チャネル領域に拡散させることにより、前記ＮチャネルＭＯＳトランジスタのしきい値を制御する工程と、
前記熱処理を行う工程より後にゲート電極膜を形成し、パターニングしエッチング除去してゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ＤＤＤ不純物層がリンにより形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ＤＤＤ不純物層の形成にイオン注入法が用いられ、前記リンのイオン注入量が１Ｅ１３〜１Ｅ１５／ｃｍ2である事を特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記熱処理を行う工程の処理温度が９５０℃〜１２００℃である事を特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記チャネル領域に形成される絶縁膜の膜厚が１００〜４５０Åである事を特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係わり、特にＭＯＳトランジスタのしきい値を制御し、かつＤＤＤ（Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ−Ｄｒａｉｎ）型ＮチャンネルＭＯＳトランジスタを製造する方法に関する。
【０００２】
【従来の技術】
従来、半導体基板上に高耐圧トランジスタ、特にＤＤＤ型ＮチャンネルＭＯＳトランジスタを製造する際、トランジスタのしきい値を制御する為に以下の工程を用いてきた。
【０００３】
まず図２（ａ）に示すように、シリコン半導体基板１０上に素子分離膜１１と、ゲート絶縁膜１２を公知の技術により形成する。
【０００４】
この時、ＮＭＯＳトランジスタを形成する為、前記シリコン半導体基板１０にＰ型を用いるか、所望の不純物濃度に調整されたＰ型ウェル領域を形成しておいても良い。
【０００５】
次に図２（ｂ）に示すように、チャネル領域の不純物濃度を制御し、ＭＯＳトランジスタのしきい値を所望のものにする為に、公知の技術、例えばイオン注入法によりゲート絶縁膜下に不純物を注入し、不純物層を得る。
【０００６】
ここで、同一シリコン半導体基板上にしきい値の異なるトランジスタを形成したければ、レジストのパターニングにより、マスク処理を行い所望のチャネル領域にのみ所望の不純物を所望の濃度だけ注入することになる。
【０００７】
次に図２（ｃ）に示すように、ゲート電極膜１３を公知の技術により、膜形成からパターニングしエッチング除去により形成したのち、トランジスタのＤＤＤ不純物層１４をイオン注入法等により形成する。
【０００８】
引き続き図２（ｄ）に示すように高耐圧として機能させる為、熱拡散工程により前記ＤＤＤ不純物層１４を拡散させる。
【０００９】
次に図２（ｅ）に示すように公知の技術によりトランジスタのソース／ドレイン１５、層間絶縁膜１６、コンタクトホール１７、およびメタル配線１８を形成してＤＤＤ型ＮチャンネルＭＯＳトランジスタを製造していた。
【００１０】
【発明が解決しようとする課題】
従来の製造方法ではＭＯＳトランジスタのしきい値を制御する工程と、ＤＤＤ構造を得る為の工程とが独立しており、各種のしきい値を有するトランジスタを製造するには工程数が多くなるという問題があった。
【００１１】
本発明は製造方法を改善して、上記の問題点を取り除くことを課題とする。
【００１２】
【課題を解決するための手段】
本発明の製造方法では、ＮＲＯＭトランジスタのＤＤＤ部をゲート電極膜形成前に形成し熱拡散させる事により、同時にチャネル領域へＮ型不純物を拡散させ、ＭＯＳトランジスタのしきい値制御と、ＤＤＤ部形成を一つの工程で兼ねられる作用を持つ。
【００１３】
【発明の実施の形態】
本発明の実施例を以下に説明する。
【００１４】
まず図１（ａ）に示すように、シリコン半導体基板１上に素子分離膜２とを公知の技術により形成し、ゲート絶縁膜３を例えばシリコン半導体基板の熱酸化等により得られるシリコン酸化膜で、１００〜４５０Åの膜厚で形成する。
【００１５】
この時、ＮチャンネルＭＯＳトランジスタを形成する為、前記シリコン半導体基板１にＰ型を用いるか、所望の不純物濃度に調整されたＰ型ウェル領域を形成しておいても良い。
【００１６】
次に図１（ｂ）に示すように、例えばレジストをパターニングしマスクとしたのち、所望の領域にＮ型不純物、例えばリンを１Ｅ１３〜１Ｅ１５／ｃｍ2イオン注入法などで注入しＤＤＤ不純物層４を形成する。
【００１７】
次に図１（ｃ）に示すように、例えば９５０℃〜１２００℃の窒素、もしくは酸素雰囲気下で３０〜２４０分の熱拡散工程を行い、高耐圧ソース／ドレインとなるよう前記ＤＤＤ不純物層４を拡散させる。
【００１８】
この前記熱拡散工程により、ＤＤＤ不純物層として注入されたリンがアウトディフージョンし、トランジスタのチャネル領域にも拡散する。
【００１９】
これはチャネル領域のゲート絶縁膜下に、例えばイオン注入法によりリンを注入してしきい値制御をした場合と同様の結果を生ずることになる。ＮチャンネルＭＯＳトランジスタに対しては低しきい値側、あるいはデプレッション型になる。また本発明は熱拡散によるアウトディフュージョンを利用するので、ＤＤＤ不純物層の形成にはリンを用いることが望ましい。
【００２０】
しきい値の変動量はアウトデフュージョンによりチャネル領域に入るリンの濃度により決まるので、所望のしきい値を得るには前記熱拡散の処理温度や処理時間、あるいはＤＤＤ不純物層として注入するリン濃度、ゲート絶縁膜厚を変化させる事で可能となる。
【００２１】
また前記ゲート絶縁膜が無くとも同様の効果が得られ、その場合は素子分離膜形成後、少なくともチャネル領域の絶縁膜を除去し、ＤＤＤ不純物層を形成、拡散させた後、所望のゲート絶縁膜を形成しても良い。
【００２２】
ここでＰチャンネルＭＯＳトランジスタがあった場合も同様に、チャネル領域のゲート絶縁膜下に、例えばイオン注入法によりリンを注入してしきい値制御をした場合と同様の結果を生ずることになり、しきい値は初期値より高しきい値側へ変わる。よって本工程をＣＭＯＳトランジスタの製造方法に適用すれば、Ｎ、Ｐチャンネルトランジスタ双方に一度に前述の効果をおよぼすことが出来るのは言うまでもない。
【００２３】
更にここで、しきい値の異なるトランジスタを形成したければ、レジストのパターニングによりマスク処理を行い、所望のチャネル領域にのみ所望の不純物を所望の濃度だけ注入することになる。
【００２４】
次に図１（ｄ）に示すように、ゲート電極膜５を例えば多結晶シリコンにより１０００〜４０００Å形成したのちパターニングしエッチング除去により形成する。
【００２５】
ここで、前記ゲート電極膜を形成する前に前記ゲート絶縁膜を除去し、再度より厚い所望のゲート絶縁膜を、例えば４５０〜１２００Å形成しても良い。
【００２６】
引き続き図１（ｅ）に示すように、公知の技術によりトランジスタのソース／ドレイン６、層間絶縁膜７、コンタクトホール８、およびメタル配線９を形成してＮチャンネルＭＯＳトランジスタを製造する。
【００２７】
【発明の効果】
本発明は以上説明したように、しきい値の制御にＮチャンネルＤＤＤ不純物拡散工程を用いる為、以下に記載する効果を持つ。
【００２８】
１．ＮチャンネルＭＯＳトランジスタにつては低しきい値、あるいはデプレッション型にする為の工程を別途必要とせず、製造工程の削減が図れる。
【００２９】
２．ＣＭＯＳトランジスタの製造に適用した場合は、前記１．に加え、ＰチャンネルＭＯＳトランジスタを高しきい値にする工程を別途必要とせず、製造工程の削減が図れる。
【図面の簡単な説明】
【図１】本発明の実施例の説明図である。
【図２】従来の技術の説明図である。
【符号の説明】
１、１０  シリコン半導体基板
２、１１  素子分離膜
３、１２  ゲート絶縁膜
４、１４  ＤＤＤ不純物層
５、１３  ゲート電極膜
６、１５  ソース、ドレイン
７、１６  層間絶縁膜
８、１７  コンタクトホール
９、１８  メタル配線膜
【図１】
0004541582.tif 000002
【図２】
0004541582.tif 000003