【手続補正書】
【提出日】平成17年11月22日(2005.11.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】表示装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の方向に延在し且つ前記第２の方向に交差する第２の方向に並設された複数のゲート線、
前記第２の方向に延在し且つ前記第１の方向に並設された複数のソース線、
前記複数のゲート線に走査信号を出力する少なくとも一つのゲート・ドライバ、
前記複数のソース線に映像信号を出カする少なくとも一つのソース・ドライバ、及び
前記複数のゲート線の一つからの前記走査信号で選択されるアクティブ素子と該アクティブ素子の選択により前記複数のソース線の一つからの前記映像信号に応じて駆動する画素電極とを各々含む複数の画素を有する表示パネルと、
前記ソース・ドライバにクロックとデータとを供給する表示制御回路とを備え、
前記ソース・ドライバは前記表示制御回路から出力される前記データの一群を取込み且つ該取り込まれた一群のデータを前記表示制御回路に送り、
前記表示制御回路は、前記ソース・ドライバから送られる前記一群のデータの状態に応じて前記クロックのタイミングを調節する表示装置。
【請求項２】
前記表示制御回路は、これにより生成された状態にある前記データの他の群と前記ソース・ドライバから送られた前記一群のデータとを比較し、該ソース・ドライバから送られた一群のデータが該他群のデータと異なるときに前記クロックのタイミングを調節する請求項１記載の表示装置。
【請求項３】
前記表示制御回路は、前記ソース・ドライバから送られた前記一群のデータの論理状態を参照して前記クロックのタイミングを調節する請求項１記載の表示装置。
【請求項４】
前記表示制御回路は、前記データをmビット(ｍは１より大きい自然数)のデータ信号からなるパラレル形式で生成する請求項１記載の表示装置。
【請求項５】
前記ソース・ドライバは、これに取り込まれた前記一群のデータをシリアル形式に変換し且つシリアル形式に変換された後の該一群のデータを前記表示制御回路に送り、
前記表示制御回路は、前記ソース・ドライバから送られた前記一群のデータを前記ｍビットのデータ信号からなるパラレル形式に変換し且つ該パラレル形式に変換された一群のデータを該表示制御回路で生成された状態にある前記データの他の群と比較する請求項４記載の表示装置。
【請求項６】
前記ソース・ドライバは、前記表示制御回路から供給される前記一群のデータを前記クロックに呼応してラッチするラッチ回路と、このラッチ回路にラッチされた該一群のデータをシリアル形式に変換するパラレルーシリアル変換回路とを有し、
前記表示制御回路は、前記パラレルーシリアル変換回路でシリアル形式に変換された前記一群のデータをｍビットのデータ信号からなるパラレル形式に変換するシリアルーパラレル変換回路と、該シリアルーパラレル変換回路から出力される該一群のデータと該表示制御回路で生成された状態にある前記デ−タの他の群との比較結果に応じて前記クロックのタイミングを調整するタイミング調整手段とを有する請求項４記載の表示装置。
【請求項７】
前記表示制御回路は、これに入力される入力信号に基づいて表示データを生成する第１回路と、ダミーデータを生成する第２回路とを備え、且つ該表示データ及び該ダミーデータのいずれかを前記データとして出力し、
前記第２回路は、前記ダミーデータの波形の変動を前記表示パネルにて前記複数のゲート線の一つ沿いに並ぶ前記画素の各々に対応させて固定し、且つ該固定された波形を有するダミーデータを周期的に生成する請求項１記載の表示装置。
【請求項８】
前記表示制御回路は、前記固定された波形を有するダミーデータの一周期として前記一群のデータを出力する請求項７記載の表示装置。
【請求項９】
前記ソース・ドライバは、前記一周期のダミーデータを取込み且つこれに取り込まれた該一周期のダミーデータを前記表示制御回路に送り、
前記表示制御回路は、前記ソース・ドライバから送られた前記一周期のダミーデータを、該表示制御回路により生成された状態にある前記固定された波形を有するダミーデータの他の一周期と比較し、該ソース・ドライバから送られた一周期のダミーデータが該他の一周期のダミーデータと異なるときに前記クロックのタイミングを調節する請求項８記載の表示装置。
【請求項１０】
前記表示制御回路は、これに入力される入力信号に基づいて第１クロックを生成する第１回路と、該第１クロックとは周波数の異なる第２クロックを生成する第２回路とを備え、且つ該第１クロック及び該第２クロックのいずれかを前記クロックとして出力し、
前記ソース・ドライバは前記第１クロックに呼応して前記データの一群を取込み、且つ前記第２クロックに呼応して該取り込まれた一群のデータを前記表示制御回路に送る請求項１記載の表示装置。
【請求項１１】
前記表示制御回路は、前記データをｍビット(ｍは1より大きい自然数)のデータ信号からなるパラレル形式で生成し、
前記ソース・ドライバは、これに取り込まれた前記一群のデータを前記第２クロックに呼応してシリアル形式に変換して前記表示制御回路に送り、
前記表示制御回路は、前記ソース・ドライバから送られた前記一群のデータを前記第２クロックに呼応してパラレル形式に変換し且つ該パラレル形式に変換された一群のデータを該表示制御回路で生成された状態にある前記データの他の群と比較する請求項１０記載の表示装置。
【請求項１２】
複数のゲート線と、
複数のソース線と、
複数の画素電極と、
前記複数のゲート線と前記複数のソース線と前記複数の画素電極とに接続された複数のアクティブ素子と、
前記複数のソース線に接続されたアナログ出力回路と、
前記アナログ出力回路に接続されたデジタルーアナログ回路と、
前記デジタルーアナログ回路に接続されたデータラッチ回路と、
前記データラッチ回路に対してクロックとデータとを出力する表示制御回路とを有し、
前記データラッチ回路は前記表示制御回路から出力される第１のデータの一群を取込み、
前記表示制御回路は、前記データラッチ回路に取り込まれた前記第１のデータの一群の状態に応じて前記クロックのタイミングを調節する表示装置。
【請求項１３】
前記表示制御回路は、これにより生成された第２のデータの一群と前記データラッチ回路に取り込まれた前記第１のデータの一群とを比較し、前記第1のデータの一群と前記第２のデータの一群とが異なるときに前記クロックのタイミングを調節する請求項１２記載の表示装置。
【請求項１４】
前記データラッチ回路に取り込まれた前記第１のデータの一群をシリアル形式に変換し且つシリアル形式に変換された後の該一群のデータを前記表示制御回路に送り、
前記表示制御回路は、前記シリアル形式に変換された後の該群のデータをｍビットのデ−タ信号からなるパフレル形式に変換し且つ該パラレル形式に変換された一群のデータを、前記表示制御回路で生成された第２のデータの一群と比較する請求項１２記載の表示装置。
【請求項１５】
前記表示制御回路は、入カされる入力信号に基づいて表示データを生成する第１回路と、ダミーデータを生成する第２回路とを備え、前記表示データ及び前記ダミーデータのいずれかを前記データラッチ回路に出力し、
前記第２回路は、固定された波形を有するダミーデータを周期的に生成する請求項１２記載の表示装置。
【請求項１６】
前記表示制御回路は、前記固定された波形を有するダミーデータの一周期として前記第１のデータの一群を前記データラッチ回路に出力する請求項１５記載の表示装置。
【請求項１７】
前記データラッチ回路は、前記一周期のダミーデータを取込み且つこれに取り込まれた該一周期のダミーデータを前記表示制御回路に送り、
前記表示制御回路は、前記データラッチ回路から送られた前記一周期のダミーデータを、該表示制御回路により生成された状態にある前記固定された波形を有するダミーデータの他の一周期と比較し、前記データラッチ回路から送られた一周期のダミーデータが該他の一周期のダミーデータと異なるときに前記クロックのタイミングを調節する請求項１６記載の表示装置。
【請求項１８】
前記表示制御回路は、これに入力される入力信号に基づいて第１クロックを生成する第１回路と、
該第１クロックとは周波数の異なる第２クロックを生成する第２回路とを備え、
且つ該第１クロック及び該第２クロックのいずれかを前記クロックとして出力し、
前記データラッチ回路は前記第１クロックに呼応して前記第１のデータの一群を取込み、且つ前記第２クロックに呼応して該取り込まれた前記第１のデータの一群を前記表示制御回路に送る請求項１２記載の表示装置。
【請求項１９】
前記表示制御回路は、前記第１のデータの一群をｍビット(ｍは１より大きい自然数)のデータ信号からなるパラレル形式でデータラッチ回路に出力し、
前記データラッチ回路は、これに取り込まれた前記第１のデータの一群を前記第２クロックに呼応してシリアル形式に変換して前記表示制御回路に送り、
前記表示制御回路は、前記データラッチ回路から送られた前記第１のデータの一群を前記第２クロックに呼応してパラレル形式に変換し且つ該パラレル形式に変換された一群のデータを該表示制御回路で生成された第２のデータの一群と比較する請求項１８記載の表示装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、表示装置に係り、特にソース・ドライバでのデータ取り込みにおける表示データとドットクロックのタイミングずれに起因する表示画面のチラツキを抑制して高品質の映像表示を可能とした表示装置に関する。