【手続補正書】
【提出日】平成18年9月11日(2006.9.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】クロックドインバータ、ＮＡＮＤ、ＮＯＲ、シフトレジスタ及び表示装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列に接続された第１のトランジスタ及び第２のトランジスタと、直列に接続された第３のトランジスタ及び第４のトランジスタとを具備し、
前記第３のトランジスタのゲートは、前記第４のトランジスタのゲートに電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方と前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と前記第４のトランジスタのソース又はドレインの他方は、第１の電源に電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第２の電源に電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方に入力される信号の振幅は、前記第１の電源の電位と前記第２の電源の電位の幅よりも小さいことを特徴とするクロックドインバータ。
【請求項２】
請求項１において、
前記第１の電源は、高電位電源であり、
前記第２の電源は、低電位電源であり、
前記第１のトランジスタと前記第４のトランジスタは、それぞれＰ型トランジスタであり、
前記第２のトランジスタと前記第３のトランジスタは、それぞれＮ型トランジスタであることを特徴とするクロックドインバータ。
【請求項３】
請求項１において、
前記第１の電源は、低電位電源であり、
前記第２の電源は、高電位電源であり、
前記第１のトランジスタと前記第４のトランジスタは、それぞれＮ型トランジスタであり、
前記第２のトランジスタと前記第３のトランジスタは、それぞれＰ型トランジスタであることを特徴とするクロックドインバータ。
【請求項４】
直列に接続された第１のトランジスタ、第２のトランジスタ及び第３のトランジスタと、直列に接続された第４のトランジスタ及び第５のトランジスタとを具備し、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートに電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの他方は、第１の電源に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第２の電源に電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方に入力される信号の振幅は、前記第１の電源の電位と前記第２の電源の電位の幅よりも小さいことを特徴とするクロックドインバータ。
【請求項５】
請求項４において、
前記第１の電源は、高電位電源であり、
前記第２の電源は、低電位電源であり、
前記第１のトランジスタと前記第５のトランジスタは、それぞれＰ型トランジスタであり、
前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、それぞれＮ型トランジスタであることを特徴とするクロックドインバータ。
【請求項６】
請求項４において、
前記第１の電源は、高電位電源であり、
前記第２の電源は、低電位電源であり、
前記第１のトランジスタ、前記第２のトランジスタ及び前記第５のトランジスタは、それぞれＰ型トランジスタであり、
前記第３のトランジスタと前記第４のトランジスタは、それぞれＮ型トランジスタであることを特徴とするクロックドインバータ。
【請求項７】
請求項４において、
前記第１の電源は、低電位電源であり、
前記第２の電源は、高電位電源であり、
前記第１のトランジスタと前記第５のトランジスタは、それぞれＮ型トランジスタであり、
前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタは、それぞれＰ型トランジスタであることを特徴とするクロックドインバータ。
【請求項８】
請求項４において、
前記第１の電源は、低電位電源であり、
前記第２の電源は、高電位電源であり、
前記第１のトランジスタ、前記第２のトランジスタ及び前記第５のトランジスタは、それぞれＮ型トランジスタであり、
前記第３のトランジスタと前記第４のトランジスタは、それぞれＰ型トランジスタであることを特徴とするクロックドインバータ。
【請求項９】
直列に接続された第１のトランジスタ及び第２のトランジスタと、前記第１のトランジスタ及び前記第２のトランジスタと直列に接続された第３のトランジスタと、直列に接続された第４のトランジスタ及び第５のトランジスタとを具備し、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートに電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方は、第１の電源に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの他方は、第２の電源に電気的に接続され、
前記第１のトランジスタのゲート、前記第２のトランジスタのゲート、前記第４のトランジスタのゲート、前記第５のトランジスタのゲート及び前記第４のトランジスタのソース又はドレインの他方に入力される信号の振幅は、前記第１の電源の電位と前記第２の電源の電位の幅よりも小さいことを特徴とするＮＡＮＤ。
【請求項１０】
請求項９において、
前記第１の電源は、高電位電源であり、
前記第２の電源は、低電位電源であり、
前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタは、それぞれＰ型トランジスタであり、
前記第３のトランジスタと前記第５のトランジスタは、それぞれＮ型トランジスタであることを特徴とするＮＡＮＤ。
【請求項１１】
直列に接続された第１のトランジスタ及び第２のトランジスタと、前記第１のトランジスタ及び前記第２のトランジスタと直列に接続された第３のトランジスタと、直列に接続された第４のトランジスタ及び第５のトランジスタと、第６のトランジスタとを具備し、
前記第１のトランジスタのゲートは、前記第６のトランジスタのゲートに電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートに電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方、前記第５のトランジスタのソース又はドレインの一方及び前記第６のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方は、第１の電源に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの他方は、第２の電源に電気的に接続され、
前記第１のトランジスタのゲート、前記第２のトランジスタのゲート、前記第４のトランジスタのゲート、前記第５のトランジスタのゲート、前記第６のトランジスタのゲート、前記第４のトランジスタのソース又はドレインの他方及び前記第６のトランジスタのソース又はドレインの他方に入力される信号の振幅は、前記第１の電源の電位と前記第２の電源の電位の幅よりも小さいことを特徴とするＮＡＮＤ。
【請求項１２】
請求項１１において、
前記第１の電源は、高電位電源であり、
前記第２の電源は、低電位電源であり、
前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタは、それぞれＰ型トランジスタであり、
前記第３のトランジスタ、前記第５のトランジスタ及び前記第６のトランジスタは、それぞれＮ型トランジスタであることを特徴とするＮＡＮＤ。
【請求項１３】
直列に接続された第１のトランジスタ及び第２のトランジスタと、前記第１のトランジスタ及び前記第２のトランジスタと直列に接続された第３のトランジスタと、直列に接続された第４のトランジスタ及び第５のトランジスタとを具備し、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートに電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方は、第１の電源に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの他方は、第２の電源に電気的に接続され、
前記第１のトランジスタのゲート、前記第２のトランジスタのゲート、前記第４のトランジスタのゲート、前記第５のトランジスタのゲート及び前記第４のトランジスタのソース又はドレインの他方に入力される信号の振幅は、前記第１の電源の電位と前記第２の電源の電位の幅よりも小さいことを特徴とするＮＯＲ。
【請求項１４】
請求項１３において、
前記第１の電源は、低電位電源であり、
前記第２の電源は、高電位電源であり、
前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタは、それぞれＮ型トランジスタであり、
前記第３のトランジスタと前記第５のトランジスタは、それぞれＰ型トランジスタであることを特徴とするＮＯＲ。
【請求項１５】
直列に接続された第１のトランジスタ及び第２のトランジスタと、前記第１のトランジスタ及び前記第２のトランジスタと直列に接続された第３のトランジスタと、直列に接続された第４のトランジスタ及び第５のトランジスタと、第６のトランジスタとを具備し、
前記第１のトランジスタのゲートは、前記第６のトランジスタのゲートに電気的に接続され、
前記第４のトランジスタのゲートは、前記第５のトランジスタのゲートに電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方、前記第５のトランジスタのソース又はドレインの一方及び前記第６のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートに電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と前記第２のトランジスタのソース又はドレインの一方は、第１の電源に電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方と前記第５のトランジスタのソース又はドレインの他方は、第２の電源に電気的に接続され、
前記第１のトランジスタのゲート、前記第２のトランジスタのゲート、前記第４のトランジスタのゲート、前記第５のトランジスタのゲート、前記第６のトランジスタのゲート、前記第４のトランジスタのソース又はドレインの他方及び前記第６のトランジスタのソース又はドレインの他方に入力される信号の振幅は、前記第１の電源の電位と前記第２の電源の電位の幅よりも小さいことを特徴とするＮＯＲ。
【請求項１６】
請求項１５において、
前記第１の電源は、低電位電源であり、
前記第２の電源は、高電位電源であり、
前記第１のトランジスタ、前記第２のトランジスタ及び前記第４のトランジスタは、それぞれＮ型トランジスタであり、
前記第３のトランジスタ、前記第５のトランジスタ及び前記第６のトランジスタは、それぞれＰ型トランジスタであることを特徴とするＮＯＲ。
【請求項１７】
請求項１乃至請求項８のいずれか一項に記載の前記クロックドインバータを用いたシフトレジスタ。
【請求項１８】
請求項１乃至請求項８のいずれか一項に記載の前記クロックドインバータを用いた表示装置。
【請求項１９】
請求項９乃至請求項１２のいずれか一項に記載の前記ＮＡＮＤを用いた表示装置。
【請求項２０】
請求項１３乃至請求項１６のいずれか一項に記載の前記ＮＯＲを用いた表示装置。