【手続補正書】
【提出日】平成18年1月13日(2006.1.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１導電型の第１の半導体層と、
前記第１導電型の第１の半導体層の表面部に選択的に形成された、複数の第２導電型の第２の半導体層と、
前記複数の第２導電型の第２の半導体層の表面部にそれぞれ選択的に形成された、少なくとも１つの第１導電型の第３の半導体層と、
前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層にそれぞれ接続された複数の第１の主電極と、
前記第１導電型の第１の半導体層の裏面側に形成された第１導電型の第４の半導体層と、
前記第１導電型の第４の半導体層に接続された第２の主電極と、
前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層を含む、前記第１導電型の第１の半導体層の表面部に、ゲート絶縁膜を介して形成された少なくとも１つの制御電極と、
前記少なくとも１つの制御電極に接する、前記第１導電型の第１の半導体層の界面に設けられ、前記複数の第２導電型の第２の半導体層の少なくとも１つに接続された、前記複数の第２導電型の第２の半導体層よりも低い不純物濃度を有する少なくとも１つの第２導電型の第５の半導体層と、
前記第１導電型の第１の半導体層および前記第１導電型の第４の半導体層の相互間に設けられた、第１導電型の第９の半導体層と
を具備したことを特徴とする絶縁ゲート型半導体装置。
【請求項２】  第１導電型の第１の半導体層と、
前記第１導電型の第１の半導体層の表面部に選択的に形成された、複数の第２導電型の第２の半導体層と、
前記複数の第２導電型の第２の半導体層の表面部にそれぞれ選択的に形成された、少なくとも１つの第１導電型の第３の半導体層と、
前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層にそれぞれ接続された複数の第１の主電極と、
前記第１導電型の第１の半導体層の裏面側に形成された第１導電型の第４の半導体層と、
前記第１導電型の第４の半導体層に接続された第２の主電極と、
前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層を含む、前記第１導電型の第１の半導体層の表面部に、ゲート絶縁膜を介して形成された少なくとも１つの制御電極と、
前記少なくとも１つの制御電極に接する、前記第１導電型の第１の半導体層の界面に設けられ、前記複数の第２導電型の第２の半導体層の少なくとも１つに接続された、前記複数の第２導電型の第２の半導体層よりも低い不純物濃度を有する少なくとも１つの第２導電型の第５の半導体層と、
前記複数の第２導電型の第２の半導体層の底面にそれぞれ接して設けられた、第２導電型の第１０の半導体層と
を具備したことを特徴とする絶縁ゲート型半導体装置。
【請求項３】  前記第１導電の第１の半導体層は前記第１の主電極と接続され、その接続部にはショットキー接合が形成されていることを特徴とする請求項１または２に記載の絶縁ゲート型半導体装置。
【請求項４】  前記第１導電型の第１の半導体層の表面部には、さらに前記第１導電型の第１の半導体層よりも高不純物濃度を有する第１導電型の低抵抗層が設けられていることを特徴とする請求項１または２に記載の絶縁ゲート型半導体装置。
【請求項５】  前記第１導電型の低抵抗層は前記第１の主電極と接続され、その接続部にはショットキー接合が形成されていることを特徴とする請求項４に記載の絶縁ゲート型半導体装置。
【請求項６】  第１導電型の第１の半導体層と、
前記第１導電型の第１の半導体層の表面部に選択的に形成された、複数の第２導電型の第２の半導体層と、
前記複数の第２導電型の第２の半導体層の表面部にそれぞれ選択的に形成された、少なくとも１つの第１導電型の第３の半導体層と、
前記第１導電型の第１の半導体層、前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層にそれぞれ接続された複数の第１の主電極と、
前記第１導電型の第１の半導体層の裏面側に形成された第１導電型の第４の半導体層と、
前記第１導電型の第４の半導体層に接続された第２の主電極と、
前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層を含む、前記第１導電型の第１の半導体層の表面部に、ゲート絶縁膜を介して形成された少なくとも１つの制御電極と、
前記少なくとも１つの制御電極に接する、前記第１導電型の第１の半導体層の界面に設けられ、前記複数の第２導電型の第２の半導体層の少なくとも１つに接続された、前記複数の第２導電型の第２の半導体層よりも低い不純物濃度を有する少なくとも１つの第２導電型の第５の半導体層と
を具備し、
前記第１導電型の第１の半導体層と前記第１の主電極との接続部にショットキー接合が形成されていることを特徴とする絶縁ゲート型半導体装置。
【請求項７】  前記第１導電型の第１の半導体層の表面部には、さらに前記第１導電型の第１の半導体層よりも高不純物濃度を有する第１導電型の低抵抗層が設けられ、この第１導電型の低抵抗層と前記第１の主電極との接続部に前記ショットキー接合が形成されていることを特徴とする請求項６に記載の絶縁ゲート型半導体装置。
【請求項８】  前記第１導電型の第４の半導体層と前記第１導電型の第１の半導体層との間には、さらに、第１導電型の第９の半導体層が設けられていることを特徴とする請求項６に記載の絶縁ゲート型半導体装置。
【請求項９】  前記複数の第２導電型の第２の半導体層の底面には、さらに、第２導電型の第１０の半導体層が接続されていることを特徴とする請求項６に記載の絶縁ゲート型半導体装置。
【請求項１０】  第１導電型の第１の半導体層と、
前記第１導電型の第１の半導体層の表面部に選択的に形成された、複数の第２導電型の第１１の半導体層と、
前記複数の第２導電型の第１１の半導体層の表面部を含む、前記第１導電型の第１の半導体層の表面部にそれぞれ選択的に形成された、複数の第２導電型の第２の半導体層と、
前記複数の第２導電型の第２の半導体層の表面部にそれぞれ選択的に形成された、少なくとも１つの第１導電型の第３の半導体層と、
前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層にそれぞれ接続された複数の第１の主電極と、
前記第１導電型の第１の半導体層の裏面側に形成された第４の半導体層と、
前記第４の半導体層に接続された第２の主電極と、
前記複数の第２導電型の第２の半導体層および前記少なくとも１つの第１導電型の第３の半導体層を含む、前記第１導電型の第１の半導体層の表面部に、ゲート絶縁膜を介して形成された少なくとも１つの制御電極と、
前記少なくとも１つの制御電極に接する、前記第１導電型の第１の半導体層の界面に設けられ、前記複数の第２導電型の第２の半導体層の少なくとも１つに接続された、前記複数の第２導電型の第２の半導体層よりも低い不純物濃度を有する少なくとも１つの第２導電型の第５の半導体層と
を具備したことを特徴とする絶縁ゲート型半導体装置。
【請求項１１】  前記第１導電型の第１の半導体層の表面部には、さらに、複数の第１導電型の第１２の半導体層が設けられていることを特徴とする請求項１０に記載の絶縁ゲート型半導体装置。
【請求項１２】  前記複数の第１導電型の第１２の半導体層および前記複数の第２導電型の第１１の半導体層は、前記第１導電型の第１の半導体層上に周期的に配置されていることを特徴とする請求項１１に記載の絶縁ゲート型半導体装置。
【請求項１３】  前記少なくとも１つの制御電極はプレナー型構造を有することを特徴とする請求項１、２、６または１０に記載の絶縁ゲート型半導体装置。
【請求項１４】  前記少なくとも１つの制御電極はトレンチ型構造を有することを特徴とする請求項１、２、６または１０に記載の絶縁ゲート型半導体装置。