【事件の表示】
　平成　４年特許願第２２４６９０号「複数のプロセッサを有した機器の制御方法」拒絶査定に対する審判事件［平成　６年　２月２５日出願公開、特開平　６−　５２１２８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成４年７月３０日の出願であって、その請求項１に係る発明（以下、本願発明という。）は、平成１３年８月１０日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された
「メインＣＰＵと、サブＣＰＵと、前記メインＣＰＵに接続され、複数の記憶領域を有するメインＲＡＭと、前記メインＣＰＵと前記サブＣＰＵとの間でデータを授受するＣＰＵ間インターフェース手段とを有した機器の制御方法において、
　電源投入後、前記メインＣＰＵは、前記メインＲＡＭの全ての記憶領域の検査を終了する前に、前記ＣＰＵ間インターフェース手段を介して、前記サブＣＰＵに対してサブＣＰＵの動作モードを決定するための動作モード決定データを供給し、
　前記サブＣＰＵは、前記メインＣＰＵから供給される前記動作モード決定データを受信したとき、該動作モード決定データに従って決定された動作モードに必要な初期設定を行い、
　前記サブＣＰＵの動作モードを決定するための動作モード決定データを供給した後における前記メインＲＡＭの記憶領域の検査において、前記メインＣＰＵがエラーを検出すると、前記メインＣＰＵは、前記サブＣＰＵの動作を停止させる
　ことを特徴とした複数のプロセッサを有した機器の制御方法。」にあると認める。
　
２．引用例
　これに対して、原査定の拒絶の理由に引用された特開平３−７５８０９号公報（平成３年３月２９日出願公開。以下、引用例１という。）には、マルチＣＰＵシステムのイニシャライズ処理方法に関して、図面とともに、次の事項が記載されている。
（１）本発明では、マスタ／スレーブ型のマルチＣＰＵ構成の処理システムにおいて、・・・ＲＡＭを主メモリとして用い、このＲＡＭにスレーブＣＰＵ用にデータ・エリアを割り付けておき、このデータ・エリアに予め格納しておいた制御パラメータを、電源投入後、マスタＣＰＵがスレーブＣＰＵのＲＡＭに転送する。（１頁右下欄１８行乃至２頁左上欄７行）
（２）マスタＣＰＵは、電源投入後、主メモリのデータ・エリアからスレーブＣＰＵのＲＡＭにデータを転送し、その後、スレーブＣＰＵのＲＡＭに転送されたデータの最後部が特定パターンである場合はデータ転送が正しいのでこれでイニシャライズ処理が完了し、メイン処理に移行する。（２頁左上欄１５行乃至右上欄１行）
（３）スレーブＣＰＵは、電源投入後、自身のＲＡＭのうち特定パターンが転送されてくるエリアをクリアし、その後、このエリアのデータが特定パターンになった時、制御パラメータが正しく設定されてイニシャライズ処理が終了したものとし、メイン処理に移行する。（２頁右上欄６行乃至１１行）
（４）マスタ／スレーブ型のマルチＣＰＵシステムでは、イニシャライズ処理時に、・・・スレーブＣＰＵの演算に必要な制御パラメータ等のデータを設定する必要があり、・・・の方法が取られている。制御パラメータは、例えば制御系のゲイン、物理量の工学変換定数等のデータである。（２頁右上欄１３行乃至左下欄１行）
（５）第２図に示すように、本実施例のシステムでは、マルチバス１により、１つの主メモリボード２と、１つのマスタＣＰＵボード４と、Ｎ個のスレーブＣＰＵボード７−１〜７−Ｎとを接続してある。主メモリボード２には、・・・ＲＡＭ３があり、このＲＡＭ３を制御パラメータ等のデータの保存と更新に使用する。マスタＣＰＵボード４には、マスタとなるＣＰＵ（マスタＣＰＵ）・・・があり、マスタＣＰＵがＮ個のスレーブＣＰＵを管理する。また、ｉ＝１〜Ｎとすると、スレーブＣＰＵボード７−ｉにはスレーブＣＰＵ＃ｉ・・・がある。（３頁右下欄２行乃至１８行）
（６）第３図に示すように、主メモリボード２のＲＡＭ３には、マスタＣＰＵに対するデータ・エリア＃０、及び各マスタ（スレーブの誤記）ＣＰＵ＃ｉに対するデータ・エリア＃ｉ（ｉ＝１〜Ｎ）を割り付けてあり、それぞれのＣＰＵに必要な制御パラメータ等のデータを予め該当するデータ・エリアに格納してある。（４頁左上欄９行乃至１５行）
　上記記載事項によれば、主メモリとして用いるＲＡＭは、マスタＣＰＵとマルチバスを介して接続されていることから、引用例１には
「マスタＣＰＵと、スレーブＣＰＵと、前記マスタＣＰＵに接続され、複数のデータ・エリアを有するＲＡＭと、前記マスタＣＰＵと前記スレーブＣＰＵとを接続するマルチバスとを有したマルチＣＰＵシステムのイニシャライズ処理方法において、
　電源投入後、前記マスタＣＰＵは、前記マルチバスを介して、前記スレーブＣＰＵに対してスレーブＣＰＵの演算に必要な制御パラメータを転送し、
　前記スレーブＣＰＵは、前記マスタＣＰＵから転送された制御パラメータが正しく設定されてイニシャル処理が終了すると、メイン処理に移行する
　ことを特徴としたマルチＣＰＵシステムのイニシャライズ処理方法」（以下、引用例１に記載された発明という。）が記載されていると認められる。
　同じく引用された特開昭６２−１２８３４５号公報（昭和６２年６月１０日出願公開。以下、引用例２という。）には、主記憶の大容量化は、主記憶のイニシャル・クリア／診断に続くシステム立ち上げ等の著しい遅れを招く問題があったこと、この問題を解決するために、主記憶の全領域のイニシャルクリア／診断の実施を待たずにシステムの立ち上げを行うようにし、イニシャルクリア／診断と並行して演算部、更には入出力チャネルの動作が行われ、待ち時間が減少する旨記載されている。
　
３．対比
　本願発明と引用例１に記載された発明を対比すると、引用例１に記載された発明の「マスタＣＰＵ」、「スレーブＣＰＵ」、「データ・エリア」、「ＲＡＭ」、「マルチバス」及び「マルチＣＰＵシステム」は、本願発明の「メインＣＰＵ」、「サブＣＰＵ」、「記憶領域」、「メインＲＡＭ」、「ＣＰＵ間インターフェース手段」及び「機器」に相当し、引用例１に記載された発明の「イニシャライズ処理方法」は、本願発明の「制御方法」に包含される。
　また、本願発明の「動作モード決定データ」も、引用例１に記載された発明の「制御パラメータ」も、サブＣＰＵあるいはスレーブＣＰＵの「動作を規定するデータ」である点では一致する。
　したがって、両者は、
「メインＣＰＵと、サブＣＰＵと、前記メインＣＰＵに接続され、複数の記憶領域を有するメインＲＡＭと、前記メインＣＰＵと前記サブＣＰＵとの間でデータを授受するＣＰＵ間インターフェース手段とを有した機器の制御方法において、
　電源投入後、前記メインＣＰＵは、前記ＣＰＵ間インターフェース手段を介して、前記サブＣＰＵに対してサブＣＰＵの動作を規定するデータを供給する
　ことを特徴とした複数のプロセッサを有した機器の制御方法。」であることで一致し、以下の点で相違する。
（１）本願発明のサブＣＰＵがメインＣＰＵから供給される動作を規定するデータは、動作モード決定データであって、サブＣＰＵは、メインＣＰＵから供給される動作モード決定データを受信したとき、該動作モード決定データに従って決定された動作モードに必要な初期設定を行うものであるのに対して、引用例１に記載された発明のスレーブＣＰＵがマスタＣＰＵから供給される動作を規定するデータは、制御パラメータであって、スレーブＣＰＵは、マスタＣＰＵから転送された制御パラメータが正しく設定されてイニシャル処理が終了すると、メイン処理に移行するものであって、引用例１には、スレーブＣＰＵが制御パラメータに従って何らかの初期設定を行うことは明記されていない点。
（２）本願発明のメインＣＰＵは、メインＲＡＭの全ての記憶領域の検査を終了する前に、サブＣＰＵに対してサブＣＰＵの動作を規定するデータ（動作モード決定データ）を供給し、動作を規定するデータ（動作モード決定データ）を供給した後における前記メインＲＡＭの記憶領域の検査においてエラーを検出すると、前記サブＣＰＵの動作を停止させるのに対して、引用例１には、マスタＣＰＵが主メモリとして利用するＲＡＭの記憶領域を検査することは記載されておらず、したがって、ＲＡＭの全データ・エリアの検査が終了する前にスレーブＣＰＵに対して動作を規定するデータ（制御パラメータ）を転送することも、ＲＡＭのデータ・エリアの検査においてエラーを検出するとスレーブＣＰＵの動作を停止させることも記載されていない点。
４．当審の判断
　上記相違点について検討する。
（相違点１について）
　メインＣＰＵが、ＣＰＵ間インターフェース手段を介して、サブＣＰＵに対してサブＣＰＵの動作モードを決定するための動作モード決定データを供給することは、本願明細書にも従来例の動作として記載されており、また、例えば特開昭６２−１１８４６２号公報において、マスタＣＰＵがスレーブＣＰＵにモードナンバー０〜４を割り付けてスレーブＣＰＵの動作モードを決定することが記載されているように周知と認められ、また、動作モードが指定されればそれに応じた初期設定を行うことも周知であるから、引用例１に記載された発明においても、マスタＣＰＵがマルチバスを介して、スレーブＣＰＵに対してスレーブＣＰＵの動作モードを決定するための動作モード決定データを供給し、スレーブＣＰＵは、マスタＣＰＵから供給される動作モード決定データを受信したとき、該動作モード決定データに従って決定された動作モードに必要な初期設定を行うようにすることは、当業者が容易になし得たことと認められる。
（相違点２について）
　電源投入後、主記憶装置の検査を行うことは周知であり、そして、主記憶の全領域のイニシャルクリア／診断の終了を待たずに演算部、入出力チャネルの動作を行わせること、即ち次の動作に移行することが引用例２に記載されていることから、引用例１に記載された発明において、マスタＣＰＵが主メモリとして用いるＲＡＭの検査を行い、かつ、すべての領域の検査が終了する前に、制御パラメータや動作モード決定データ等の動作を規定するデータをスレーブＣＰＵに転送するようにすることは、当業者が容易に推量可能であったと認められる。
　また、その際に、主メモリの検査でエラーを検出した場合、立ち上げが不可能になる可能性のあることから、エラーの内容に応じて、スレーブＣＰＵを停止させることも、当業者が当然なすべきことであるから、結局、相違点２を格別のものと認めることはできない。
　
５．むすび
　したがって、本願発明は、引用例１、引用例２に記載された発明および周知技術思想に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。