【手続補正書】
【提出日】平成18年10月26日(2006.10.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
起動信号発生回路と、定電圧回路と、前記起動信号発生回路及び前記定電圧回路に供給する第1の電源及び第２の電源とを含む基準電圧発生回路であって、
前記定電圧回路は、演算増幅回路を含み、
前記演算増幅回路の出力は、第１の安定期間及び第２の安定期間で所定の電圧に安定し、
前記起動信号発生回路は、前記定電圧回路によって出力される基準電圧に基づいて、前記定電圧回路を起動制御する起動信号ＳＳＳを発生し、その後少なくとも前記第１の安定期間を経過するまで前記定電圧回路へアクティブな起動信号ＳＳＳを出力し、
前記起動信号発生回路は、前記第１の安定期間を経過した後に前記定電圧回路へノンアクティブな起動信号ＳＳＳを出力することを特徴とする基準電圧発生回路。
【請求項２】
請求項１において、
前記定電圧回路は、電流モード型バンドギャップリファレンス回路を含み、
前記電流モード型バンドギャップリファレンス回路は、前記演算増幅回路と、第１のＰＮ接合と、前記第１のＰＮ接合とは電流密度の異なる第２のＰＮ接合と、複数のトランジスタと、複数の抵抗器とを含み、
前記複数のトランジスタは、第１の電流制御用トランジスタと、第２の電流制御用トランジスタと、Ｐ型トランジスタとを含み、
前記複数の抵抗器は、第７の抵抗器と、第８の抵抗器と、第９の抵抗器と、基準電圧発生用抵抗器とを含み、
前記第１の電流制御用トランジスタは、前記第１のＰＮ接合及び前記第７の抵抗器に供給する電流を制御し、
前記第２の電流制御用トランジスタは、前記第８の抵抗器と前記第２のＰＮ接合及び前記第９の抵抗器に供給する電流を制御し、
前記Ｐ型トランジスタは、前記基準電圧発生用抵抗器に供給する電流を制御することを特徴とする基準電圧発生回路。
【請求項３】
請求項２において、
前記演算増幅回路は、前記演算増幅回路の出力信号を前記複数のトランジスタの各々のゲート電極に出力し、
前記第１の電流制御用トランジスタと、第２の電流制御用トランジスタ及び前記Ｐ型トランジスタは、前記アクティブな起動信号ＳＳＳに応じてＯＮ状態に設定されることを特徴とする基準電圧発生回路。
【請求項４】
請求項２または３において、
前記第１の電流制御用トランジスタは、前記第１の電源と第１のＰＮ接合との間に設けられ、
前記第１のＰＮ接合は、前記第１の電流制御用トランジスタと前記第２の電源との間に設けられ、
前記第２の電流制御用トランジスタは、前記第１の電源と第２のＰＮ接合との間に設けられ、
前記第２のＰＮ接合と前記第８の抵抗器及び第９の抵抗器は、前記第２の電流制御用トランジスタと前記第２の電源との間に設けられていることを特徴とする基準電圧発生回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記起動信号発生回路は、起動信号生成部と、起動信号停止部とを含み、
前記起動信号生成部は、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて前記アクティブな起動信号ＳＳＳを生成し、
前記起動信号停止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを、前記基準電圧に基づいて前記ノンアクティブな起動信号ＳＳＳに設定することを特徴とする基準電圧発生回路。
【請求項６】
請求項５において、
前記起動信号生成部は負荷抵抗器を含むことを特徴とする基準電圧発生回路。
【請求項７】
請求項６において、
前記負荷抵抗器は、Ｐ型ＭＯＳＦＥＴで構成されることを特徴とする基準電圧発生回路。
【請求項８】
請求項５乃至７のいずれかにおいて、
前記起動信号停止部は、第１のＮ型ＭＯＳＦＥＴを含み、
前記第１のＮ型ＭＯＳＦＥＴのゲート電極には、前記基準電圧が供給されることを特徴とする基準電圧発生回路。
【請求項９】
請求項５乃至８のいずれかにおいて、
前記起動信号発生回路は、再起動防止部を含み、
前記再起動防止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧に基づいて前記ノンアクティブな起動信号ＳＳＳに再設定することを特徴とする基準電圧発生回路。
【請求項１０】
請求項９において、
前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第１の設定電圧Ｖ１以上のときは、前記再起動防止部は、前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳを前記ノンアクティブな起動信号ＳＳＳに再設定し、
前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が第２の設定電圧Ｖ２（Ｖ２＜Ｖ１）以下のときは、前記再起動防止部は前記起動信号生成部によって生成された前記アクティブな起動信号ＳＳＳに対して前記ノンアクティブな起動信号ＳＳＳへの再設定を行わないことを特徴とする基準電圧発生回路。
【請求項１１】
請求項１０において、
前記再起動防止部は、第１の抵抗器と、第２の抵抗器と、第２のＮ型ＭＯＳＦＥＴとを含み、
前記第１の抵抗器の一方の端子は前記第２の抵抗器の一方の端子に接続され、
前記第１の抵抗器の他方の端子には、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が供給され、
前記第２の抵抗器の他方の端子は接地され、
前記第２のＮ型ＭＯＳＦＥＴのゲート電極には、前記第１の抵抗器及び前記第２の抵抗器により抵抗分割された分圧電圧が供給されることを特徴とする基準電圧発生回路。
【請求項１２】
請求項１１において、
前記第２のＮ型ＭＯＳＦＥＴは、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が前記第１の設定電圧Ｖ１以上の時、オン状態に設定されることを特徴とする基準電圧発生回路。
【請求項１３】
請求項１１において、
前記第２のＮ型ＭＯＳＦＥＴは、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が前記第２の設定電圧Ｖ２以下のとき、オフ状態に設定されることを特徴とする基準電圧発生回路。
【請求項１４】
請求項１１乃至１３のいずれかにおいて、
前記第２の抵抗器は、第３の抵抗器と、第４の抵抗器と、スイッチ素子とを含み、
前記第３の抵抗器と前記第４の抵抗器は互いに直列接続され、
前記第４の抵抗器と前記スイッチ素子は並列接続されていることを特徴とする基準電圧発生回路。
【請求項１５】
請求項１４において、
前記第１の抵抗器は、第５の抵抗器と、第６の抵抗器とを含み、
前記第５の抵抗器と前記第６の抵抗器は互いに直列接続されていることを特徴とする基準電圧発生回路。
【請求項１６】
請求項１５の基準電圧発生回路と、コンパレータとを含み、
前記コンパレータは前記第５の抵抗器と前記第６の抵抗器及び第２の抵抗器によって抵抗分割された分圧電圧と前記基準電圧との比較結果を前記スイッチ素子に出力することを特徴とする電源電圧監視回路。
【請求項１７】
請求項１６において、
前記第２のＮ型ＭＯＳＦＥＴの閾値が、最小閾値Ｖｔｈｍｉｎから最大閾値Ｖｔｈｍａｘまでの範囲内であるとき、
前記第１の抵抗器の抵抗値Ｒ１、前記第３の抵抗器の抵抗値Ｒ２及び前記第４の抵抗器の抵抗値Ｒ３は、次の２式
Ｖｔｈｍｉｎ＞Ｖ２×Ｒ２÷（Ｒ１＋Ｒ２）
Ｖｔｈｍａｘ＜Ｖ１×（Ｒ２＋Ｒ３）÷（Ｒ１＋Ｒ２＋Ｒ３）
を満たすことを特徴とする電源電圧監視回路。
【請求項１８】
請求項１乃至１３のいずれかの基準電圧発生回路を含み、
前記基準電圧に基づいて前記第１の電源の電圧と前記第２の電源の電圧との差の電圧を監視し、前記第１の電源の電圧と前記第２の電源の電圧との差の電圧が所定の検出電圧に達した場合、検出信号を出力することを特徴とする電源電圧監視回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、本発明に関する電源電圧監視回路は、前記第２のＮ型ＭＯＳＦＥＴの閾値が、最小閾値Ｖｔｈｍｉｎから最大閾値Ｖｔｈｍａｘまでの範囲内であるとき、前記第１の抵抗器の抵抗値Ｒ１、前記第３の抵抗器の抵抗値Ｒ２及び前記第４の抵抗器の抵抗値Ｒ３は、次の２式、Ｖｔｈｍｉｎ＞Ｖ２×Ｒ２÷（Ｒ１＋Ｒ２）、Ｖｔｈｍａｘ＜Ｖ１×（Ｒ２＋Ｒ３）÷（Ｒ１＋Ｒ２＋Ｒ３）を満たすように設定されてもよい。これにより、使用するトランジスタの個体差に柔軟に対応することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
ＢＧＲ回路３００は、Ｐ型トランジスタＰＴ１０（広義には第１の電流制御用トランジスタ）、Ｐ型トランジスタＰＴ１１（広義には第２の電流制御用トランジスタ）及びＰ型トランジスタＰＴ１２を含む。また、ＢＧＲ回路３００は、ダイオードＤ１（広義には第１のＰＮ接合）及びダイオードＤ２（広義には第２のＰＮ接合）を含む。また、ＢＧＲ回路３００は、抵抗器ＲＩ１、抵抗器ＲＩ２１及び抵抗器ＲＩ２２を含む。各Ｐ型トランジスタＰＴ１０〜１２には電圧ＶＤＤ（広義には第１の電源の電圧と第２の電源の電圧との差の電圧）が供給される。各ダイオードＤ１、Ｄ２の電流密度は互いに異なるように設定されている。各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に流れる電流は、オペアンプＯＰ１の出力によって制御される。その結果、ＢＧＲ回路３００は基準電圧ＶＲＥＦを発生する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
具体的には、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のソース・ドレイン間に電流が流れると、ノードＮ１とノードＮ２との電位差に応じて、オペアンプＯＰ１の出力が変化する。このオペアンプＯＰ１の出力は、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２のゲートに入力される。オペアンプＯＰ１は、ノードＮ１とノードＮ２のそれぞれの電位が互いに等しくなるように、各Ｐ型トランジスタＰＴ１０〜１２を制御する。また、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２をカレントミラー回路と見なすことができ、各Ｐ型トランジスタＰＴ１０〜ＰＴ１２の能力が同じであればソース・ドレイン間に流れる電流は、それぞれ同値である。これにより、Ｐ型トランジスタＰＴ１２のソース・ドレイン間に流れる電流が基準電圧発生用抵抗器Ｒ０１によって調整されることで、ＢＧＲ回路３００は基準電圧ＶＲＥＦを発生する。ただし、このＢＧＲ回路３００を安定起動するためには次に説明する起動信号発生回路４００が必要である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
１００  基準電圧発生回路、３００  定電圧回路、
３１０  演算増幅回路、４００  起動信号発生回路、４１０  起動信号生成部、
４２０  起動信号停止部、４３０  再起動防止部、１０００  電源電圧監視回路、
ＣＯＭＰ１  コンパレータ、ＣＯＭＰ２  コンパレータ、
ＮＴ１１  第１のＮ型ＭＯＳＦＥＴ、ＮＴ１２  第２のＮ型ＭＯＳＦＥＴ、
ＮＴ１３  スイッチ素子、ＰＴ１０  第１の電流制御用トランジスタ、
ＰＴ１１  第２の電流制御用トランジスタ、ＰＴ１２  Ｐ型トランジスタ、
Ｒ０１  基準電圧発生用抵抗器、Ｒ１１  負荷抵抗器、Ｒ１−１  第５の抵抗器、
Ｒ１−２  第６の抵抗器、Ｒ２０  第１の抵抗器、Ｒ２−１  第３の抵抗器、
Ｒ２−２  第４の抵抗器、Ｒ３０  第２の抵抗器、ＳＳＳ  起動信号、
ＶＲＥＦ  基準電圧、ＶＳＵＢ  第１の設定電圧Ｖ１、ＶＭＩＮ  第２の設定電圧Ｖ２、ＲＩ２１  第８の抵抗器、１１０  基準電圧発生回路、１１００  電源電圧監視回路、ＲＩ１  第７の抵抗器、ＲＩ２２  第９の抵抗器
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2005135112.tif 000001