【手続補正書】
【提出日】平成18年9月7日(2006.9.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一またはほぼ同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップの対応する部分回路の固有遅延およびセットアップタイムが異なっていることを特徴とする集積回路。
【請求項２】
実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応するトランジスタのうち、少なくとも１つのトランジスタのサイズが異なっていることを特徴とする集積回路。
【請求項３】
実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応するトランジスタの並列数が異なっていることを特徴とする集積回路。
【請求項４】
請求項２の集積回路であって、対応するトランジスタのサイズは、トランジスタのゲート幅またはゲート長であることを特徴とする集積回路。
【請求項５】
集積回路であって、実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応するバッファ数が異なっていることを特徴とする集積回路。
【請求項６】
集積回路であって、実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応する配線が異なっていることを特徴とする集積回路。
【請求項７】
請求項６の集積回路であって、対応する配線の異なる部分が、配線幅、配線長、配線間隔のうち少なくとも１つであることを特徴とする集積回路。
【請求項８】
請求項２または請求項３または請求項５または請求項６の集積回路であって、２つのフリップフロップのうち、トランジスタサイズあるいはトランジスタの並列数あるいは配線幅あるいは配線長あるいは配線間隔が少ない方のフリップフロップは、空き領域が存在することを特徴とする集積回路。
【請求項９】
実質的に同一の機能を有する２個のフリップフロップを備え、前記２個のフリップフロップにおいて、トランジスタサイズあるいはトランジスタの並列数あるいは配線幅あるいは配線長あるいは配線間隔が異なっていることを特徴とする集積回路。
【請求項１０】
請求項９の集積回路であって、トランジスタサイズあるいはトランジスタの並列数あるいは配線幅あるいは配線長あるいは配線間隔が少ない側のフリップフロップは、面積が小さいことを特徴とする集積回路。
【請求項１１】
請求項２または請求項３または請求項６または請求項７の集積回路であって、対応するトランジスタはクロック入力部であることを特徴とする集積回路。
【請求項１２】
フリップフロップを有する集積回路を計算機上で設計するに際し、論理合成工程により生成された論理回路に基づき前記集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程を備えた集積回路設計方法。
【請求項１３】
フリップフロップを有する集積回路を計算機上で設計するに際し、レイアウト工程により生成されたレイアウトに基づき集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程を備えた集積回路設計方法。
【請求項１４】
フリップフロップを有する集積回路を計算機上で設計するに際し、フリップフロップを有する集積回路の機能を決定する上流設計工程と、前記集積回路の論理レベルの最適化を行う論理合成工程と、前記論理合成工程により生成された論理回路に基づき前記集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程と、前記フリップフロップ回路特性決定工程の結果に基づき配置配線を行うレイアウト工程とを備えた集積回路設計方法。
【請求項１５】
フリップフロップを有する集積回路を計算機上で設計するに際し、フリップフロップを有する集積回路の機能を決定する上流設計工程と、前記集積回路の論理レベルの最適化を行う論理合成工程と、前記論理合成工程の結果に基づき配置配線を行うレイアウト工程と、前記レイアウト工程により生成されたレイアウトに基づき集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程とを備えた集積回路設計方法。
【請求項１６】
回路特性最適化工程は、フリップフロップの異なる固有遅延またはセットアップタイムの回路特性が表現された複数のデータからなる回路特性データと前記の各データに対応するレイアウト情報の面積がすべて同一に表現された物理データとを用意し、必要な回路特性に応じて使用するフリップフロップモデル物理データを特定する
請求項１２〜請求項１５の何れかに記載の集積回路設計方法。
【請求項１７】
回路特性最適化工程は、フリップフロップの異なる固有遅延またはセットアップタイムの回路特性が表現された複数のデータからなる回路特性データと、前記の各データに対応するレイアウト情報の面積が必ずしも同一にせずに表現された物理データとを用意し、必要な回路特性に応じて使用するリップフロップモデル物理データを特定する
請求項１２〜請求項１５の何れかに記載の集積回路設計方法。
【請求項１８】
回路特性最適化工程は、フリップフロップの固有遅延およびセットアップタイムのトレードオフ関係が表現された回路特性データと、上記回路特性のトレードオフ関係の中から任意の回路特性に対応するレイアウト情報を生成可能な物理データとを用意し、必要な回路特性に応じて使用するリップフロップモデル物理データを特定する
請求項１２〜請求項１５の何れかに記載の集積回路設計方法。
【請求項１９】
回路特性最適化工程は、前記集積回路に属するパス遅延を計算する遅延計算工程と、前記遅延計算工程により計算されたパス遅延の情報に基づき前記集積回路に属するフリップフロップへ入力されるパスのパス遅延および前記フリップフロップから出力されるパスのパス遅延を評価する遅延評価工程と、前記遅延評価工程による評価結果に基づき前記フリップフロップの回路特性を変更する回路特性変更工程と、前記遅延計算工程または前記遅延評価工程または前記回路特性変更工程から得られる情報に基づき処理の終了を判定する終了条件判定工程とを備え、前記回路特性変更工程は前記フリップフロップに入力されるパスの遅延と前記フリップフロップから出力されるパスの遅延との差が最小となるよう前記フリップフロップの回路特性を求める
請求項１２〜請求項１５の何れかに記載の集積回路設計方法。
【請求項２０】
回路特性最適化工程は、
前記集積回路に属するパス遅延を計算する遅延計算工程と、前記遅延計算工程により計算されたパス遅延の情報に基づきパス遅延が最大となるパスを抽出する遅延評価工程と、前記遅延評価工程により抽出されたパスの前後のフリップフロップの回路特性を変更する回路特性変更工程と、前記遅延計算工程または前記遅延評価工程または前記回路特性変更工程から得られる情報に基づき処理の終了を判定する終了条件判定工程とを備え、
前記回路特性変更工程は前記パス遅延の最大値が最小となるよう、前記フリップフロップの回路特性を求める
請求項１２〜請求項１５の何れかに記載の集積回路設計方法。
【請求項２１】
回路特性最適化工程は、
前記集積回路に属するパス遅延を計算する遅延計算工程と、前記遅延計算工程により計算されたパス遅延の情報に基づきあらかじめ与えられた遅延制約に違反する違反パスを抽出する遅延評価工程と、前記遅延評価工程により抽出された違反パスの前後のフリップフロップの回路特性を変更する回路特性変更工程と、前記遅延計算工程または前記遅延評価工程または前記回路特性変更工程から得られる情報に基づき処理の終了を判定する終了条件判定工程とを備え、
前記回路特性変更工程は前記違反パスのパス遅延が前記遅延制約以下となるよう前記フリップフロップの回路特性を求める
請求項１２〜請求項１５の何れかに記載の集積回路設計方法。
【請求項２２】
回路特性最適化工程は、
集積回路に含まれるフリップフロップの回路特性を求めるフリップフロップ回路特性決定工程と、前記遅延計算工程により計算されたパス遅延の情報に基づきあらかじめ与えられた遅延制約から余裕のある余裕パスを抽出する余裕パス抽出工程と、前記遅延評価工程により抽出された余裕パス上の論理部の面積を削減する論理部面積削減工程とを備え、
前記論理部面積削減工程は与えられた遅延制約を満たしつつ前記集積回路の面積が最小となるよう論理セルの面積を削減する
請求項１９〜請求項２１の何れかに記載の集積回路設計方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【課題を解決するための手段】
本発明の請求項１記載の集積回路は、同一またはほぼ同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップの対応する部分回路の固有遅延およびセットアップタイムが異なっていることを特徴とする。
本発明の請求項２記載の集積回路は、実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応するトランジスタのうち、少なくとも１つのトランジスタのサイズが異なっていることを特徴とする。
本発明の請求項３記載の集積回路は、実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応するトランジスタの並列数が異なっていることを特徴とする。
本発明の請求項４記載の集積回路は、請求項２において、対応するトランジスタのサイズは、トランジスタのゲート幅またはゲート長であることを特徴とする。
本発明の請求項５記載の集積回路は、実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応するバッファ数が異なっていることを特徴とする。
本発明の請求項６記載の集積回路は、実質的に同一の機能を有し同一の面積である２個のフリップフロップを備え、前記２個のフリップフロップにおいて、対応する配線が異なっていることを特徴とする。
本発明の請求項７記載の集積回路は、請求項６において、対応する配線の異なる部分が、配線幅、配線長、配線間隔のうち少なくとも１つであることを特徴とする。
本発明の請求項８記載の集積回路は、請求項２または請求項３または請求項５または請求項６において、２つのフリップフロップのうち、トランジスタサイズあるいはトランジスタの並列数あるいは配線幅あるいは配線長あるいは配線間隔が少ない方のフリップフロップは、空き領域が存在することを特徴とする。
本発明の請求項９記載の集積回路は、実質的に同一の機能を有する２個のフリップフロップを備え、前記２個のフリップフロップにおいて、トランジスタサイズあるいはトランジスタの並列数あるいは配線幅あるいは配線長あるいは配線間隔が異なっていることを特徴とする。
本発明の請求項１０記載の集積回路は、請求項９において、トランジスタサイズあるいはトランジスタの並列数あるいは配線幅あるいは配線長あるいは配線間隔が少ない側のフリップフロップは、面積が小さいことを特徴とする。
本発明の請求項１１記載の集積回路は、請求項２または請求項３または請求項６または請求項７において、対応するトランジスタはクロック入力部であることを特徴とする。
本発明の請求項１２記載の集積回路設計方法は、フリップフロップを有する集積回路を計算機上で設計するに際し、論理合成工程により生成された論理回路に基づき前記集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程を備えたことを特徴とする。
本発明の請求項１３記載の集積回路設計方法は、フリップフロップを有する集積回路を計算機上で設計するに際し、レイアウト工程により生成されたレイアウトに基づき集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程を備えたことを特徴とする。
本発明の請求項１４記載の集積回路設計方法は、フリップフロップを有する集積回路を計算機上で設計するに際し、フリップフロップを有する集積回路の機能を決定する上流設計工程と、前記集積回路の論理レベルの最適化を行う論理合成工程と、前記論理合成工程により生成された論理回路に基づき前記集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程と、前記フリップフロップ回路特性決定工程の結果に基づき配置配線を行うレイアウト工程とを備えたことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の請求項１５記載の集積回路設計方法は、フリップフロップを有する集積回路を計算機上で設計するに際し、フリップフロップを有する集積回路の機能を決定する上流設計工程と、前記集積回路の論理レベルの最適化を行う論理合成工程と、前記論理合成工程の結果に基づき配置配線を行うレイアウト工程と、前記レイアウト工程により生成されたレイアウトに基づき集積回路に含まれるフリップフロップの回路特性を求める回路特性最適化工程とを備えたことを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この請求項１５の構成によると、前記レイアウト工程により生成されたレイアウトに基づき集積回路に含まれるフリップフロップの回路特性を求めるフリップフロップ回路特性決定工程を備えているので、レイアウト後の詳細な情報に基づき計算した遅延情報に基づき、またレイアウトに与える影響を最小限で遅延の最適化を行うことが容易になる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の請求項１６記載の集積回路設計方法は、請求項１２〜請求項１５の何れかにおいて、回路特性最適化工程は、フリップフロップの異なる固有遅延またはセットアップタイムの回路特性が表現された複数のデータからなる回路特性データと前記の各データに対応するレイアウト情報の面積がすべて同一に表現された物理データとを用意し、必要な回路特性に応じて使用するフリップフロップモデル物理データを特定することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この請求項１６の構成によると、フリップフロップモデルは、少なくとも２個以上の固有遅延またはセットアップタイムの回路特性が表現された回路特性データを備えているので、集積回路設計の遅延最適化工程において、この固有遅延またはセットアップタイムを回路の遅延を考慮して設定できる。また、上記回路特性に対応するレイアウト情報が表現されたレイアウトデータとを備えており、またレイアウト面積を変更せずに回路特性の変更を行うことができるので、遅延の最適化が容易になり、集積回路の遅延を最適化させることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の請求項１７記載の集積回路設計方法は、請求項１２〜請求項１５の何れかにおいて、回路特性最適化工程は、フリップフロップの異なる固有遅延またはセットアップタイムの回路特性が表現された複数のデータからなる回路特性データと、前記の各データに対応するレイアウト情報の面積が必ずしも同一にせずに表現された物理データとを用意し、必要な回路特性に応じて使用するリップフロップモデル物理データを特定することを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の請求項１８記載の集積回路設計方法は、請求項１２〜請求項１５の何れかにおいて、回路特性最適化工程は、フリップフロップの固有遅延およびセットアップタイムのトレードオフ関係が表現された回路特性データと、上記回路特性のトレードオフ関係の中から任意の回路特性に対応するレイアウト情報を生成可能な物理データとを用意し、必要な回路特性に応じて使用するリップフロップモデル物理データを特定することを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
この請求項１８の構成によると、フリップフロップモデルは、固有遅延およびセットアップタイムのトレードオフ関係を表す回路特性データを備えているので、集積回路設計の遅延最適化工程において、この固有遅延およびセットアップタイムのトレードオフ関係から設定できる。このため、フリップフロップの前後のパス遅延に応じた遅延の最適化が容易になり、集積回路全体の遅延を最適化させることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の請求項１９記載の集積回路設計方法は、請求項１２〜請求項１５の何れかにおいて、回路特性最適化工程は、前記集積回路に属するパス遅延を計算する遅延計算工程と、前記遅延計算工程により計算されたパス遅延の情報に基づき前記集積回路に属するフリップフロップへ入力されるパスのパス遅延および前記フリップフロップから出力されるパスのパス遅延を評価する遅延評価工程と、前記遅延評価工程による評価結果に基づき前記フリップフロップの回路特性を変更する回路特性変更工程と、前記遅延計算工程または前記遅延評価工程または前記回路特性変更工程から得られる情報に基づき処理の終了を判定する終了条件判定工程とを備え、前記回路特性変更工程は前記フリップフロップに入力されるパスの遅延と前記フリップフロップから出力されるパスの遅延との差が最小となるよう前記フリップフロップの回路特性を求めることを特徴とする。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の請求項２０記載の集積回路設計方法は、請求項１２〜請求項１５の何れかにおいて、回路特性最適化工程は、前記集積回路に属するパス遅延を計算する遅延計算工程と、前記遅延計算工程により計算されたパス遅延の情報に基づきパス遅延が最大となるパスを抽出する遅延評価工程と、前記遅延評価工程により抽出されたパスの前後のフリップフロップの回路特性を変更する回路特性変更工程と、前記遅延計算工程または前記遅延評価工程または前記回路特性変更工程から得られる情報に基づき処理の終了を判定する終了条件判定工程とを備え、前記回路特性変更工程は前記パス遅延の最大値が最小となるよう、前記フリップフロップの回路特性を求めることを特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
この請求項２０の構成によると、最大遅延となるパスの前後のフリップフロップの回路特性を変更する回路特性変更工程を備えているので、パス遅延の最大値を容易に減少させることができる。
本発明の請求項２１記載の集積回路設計方法は、請求項１２〜請求項１５の何れかにおいて、回路特性最適化工程は、前記集積回路に属するパス遅延を計算する遅延計算工程と、前記遅延計算工程により計算されたパス遅延の情報に基づきあらかじめ与えられた遅延制約に違反する違反パスを抽出する遅延評価工程と、前記遅延評価工程により抽出された違反パスの前後のフリップフロップの回路特性を変更する回路特性変更工程と、前記遅延計算工程または前記遅延評価工程または前記回路特性変更工程から得られる情報に基づき処理の終了を判定する終了条件判定工程とを備え、前記回路特性変更工程は前記違反パスのパス遅延が前記遅延制約以下となるよう前記フリップフロップの回路特性を求めることを特徴とする。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
この請求項２１の構成によると、遅延制約に違反したパスの前後のフリップフロップの回路特性を変更する回路特性変更工程を備えているので、遅延制約違反を容易に解消できる。
本発明の請求項２２記載の集積回路設計方法は、請求項１９〜請求項２１の何れかにおいて、回路特性最適化工程は、集積回路に含まれるフリップフロップの回路特性を求めるフリップフロップ回路特性決定工程と、前記遅延計算工程により計算されたパス遅延の情報に基づきあらかじめ与えられた遅延制約から余裕のある余裕パスを抽出する余裕パス抽出工程と、前記遅延評価工程により抽出された余裕パス上の論理部の面積を削減する論理部面積削減工程とを備え、前記論理部面積削減工程は与えられた遅延制約を満たしつつ前記集積回路の面積が最小となるよう論理セルの面積を削減することを特徴とする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
この請求項２２の構成によると、前記パス遅延に余裕を与えるフリップフロップ回路特性決定工程とパスの余裕に応じて論理部の面積を削減する面積削減工程を備えているので、集積回路の遅延制約を満足しつつ面積を削減することが容易になる。