【手続補正書】
【提出日】平成18年4月10日(2006.4.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体と、
前記半導体のＡｓ−Ｇｒｏｗｎ側に設けられる第一の電極と、
前記半導体の第一の電極が設けられる面に対向する面側に設けられ、前記半導体から露出している第二の電極と、を備える半導体素子を有し、
前記第一の電極は、その一部が前記半導体から露出している半導体装置。
【請求項２】
前記第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、接着剤を介して貼り合わせ基板に接着される請求項１記載の半導体装置。
【請求項３】
半導体と、第一の電極と、第二の電極と、を備える半導体素子と、
前記半導体と接着剤を介して接着される貼り合わせ基板と、を有し、
前記第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、前記半導体の前記貼り合わせ基板接着面側に設けられると共に、その一部が前記半導体から露出しており、
前記第二の電極は、前記半導体の貼り合わせ基板接着面に対向する面側に設けられる半導体装置。
【請求項４】
前記貼り合わせ基板は熱伝導性基板である請求項２又は請求項３記載の半導体装置。
【請求項５】
前記半導体素子はＨＥＭＴ構造を有し、前記第一の電極はソース電極又は／及びドレイン電極であり、前記第二の電極はゲート電極である請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項６】
前記半導体素子はＨＥＭＴ構造を有し、前記第一の電極はゲート電極であり、前記第二の電極はソース電極又は／及びドレイン電極である請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項７】
基板上に、窒化物系半導体材料からなる半導体を形成する工程と、
前記半導体上に第一の電極を形成する工程と、
前記半導体の第一の電極形成側を、接着剤を介して貼り合わせ基板に接着する工程と、
前記半導体が形成された基板を除去する工程と、
前記半導体の一部を除去し、前記第一の電極の一部を露出させる工程と、を有する半導体装置の製造方法。
【請求項８】
前記半導体は、リーク電流領域を有し、
前記基板を除去する工程の後に、前記半導体の一部を除去することで前記リーク電流領域の少なくとも一部を除去する工程と、
前記半導体の前記除去した部位に第二の電極を形成する工程と、を更に有する請求項７記載の半導体装置の製造方法。
【請求項９】
前記半導体を形成する工程において形成される半導体は、バッファ層を有し、
前記リーク電流領域は前記バッファ層を含む請求項８記載の半導体装置の製造方法。
【請求項１０】
前記リーク電流領域を除去する工程において、凹部をなすように前記半導体を除去し、
前記第二の電極を形成する工程において、前記凹部に前記第二の電極を形成する請求項８又は請求項９記載の半導体装置の製造方法。
【請求項１１】
前記貼り合わせ基板は熱伝導性基板である請求項７乃至請求項１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記半導体装置は、前記半導体と、前記第一の電極と、前記第二の電極と、を備える半導体素子を有し、
前記半導体素子はＨＥＭＴ構造を有し、前記第一の電極がソース電極又は／及びドレイン電極であり、前記第二の電極はゲート電極である請求項８乃至請求項１１のいずれかに記載の半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【特許文献１】特開２００２−１１０７３７
【特許文献２】特開平６−３０２８５７
【特許文献３】特開平９−８４０３
【特許文献４】特開平１０−１１７０１６
【特許文献５】特開平１１−６８１５７
【特許文献６】特開２０００−１７４２８５
【特許文献７】特開２００１−１６８１１１
【特許文献８】特開２００１−２２３３８６
【特許文献９】特開２００１−３１３４２２
【特許文献１０】ＷＯ０１/０８２３８４
【非特許文献１】Applied Physics Letters Vol. 77 No. 18 (2000) p. 2822-2824
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【課題を解決するための手段】
本発明の第１の側面に係る半導体装置は、半導体と、半導体のＡｓ−Ｇｒｏｗｎ側に設けられる第一の電極と、半導体の第一の電極が設けられる面に対向する面側に設けられ、半導体から露出している第二の電極と、を備える半導体素子を有し、第一の電極は、その一部が半導体から露出している。
本発明の第２の側面に係る半導体装置は、さらに、第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、接着剤を介して貼り合わせ基板に接着される。
本発明の第３の側面に係る半導体装置は、半導体と、第一の電極と、第二の電極と、を備える半導体素子と、半導体と接着剤を介して接着される貼り合わせ基板と、を有し、第一の電極は、少なくとも一部が絶縁性の保護膜で覆われ、半導体の貼り合わせ基板接着面側に設けられると共に、その一部が半導体から露出しており、第二の電極は、半導体の貼り合わせ基板接着面に対向する面側に設けられる。
本発明の第４の側面に係る半導体装置は、さらに、貼り合わせ基板は熱伝導性基板である。
本発明の第５の側面に係る半導体装置は、さらに、半導体素子はＨＥＭＴ構造を有し、第一の電極はソース電極又は／及びドレイン電極であり、第二の電極はゲート電極である。
本発明の第６の側面に係る半導体装置は、さらに、半導体素子はＨＥＭＴ構造を有し、第一の電極はゲート電極であり、第二の電極はソース電極又は／及びドレイン電極である。
本発明の第７の側面に係る半導体装置の製造方法は、基板上に、窒化物系半導体材料からなる半導体を形成する工程と、半導体上に第一の電極を形成する工程と、半導体の第一の電極形成側を、接着剤を介して貼り合わせ基板に接着する工程と、半導体が形成された基板を除去する工程と、半導体の一部を除去し、第一の電極の一部を露出させる工程と、を有する。
本発明の第８の側面に係る半導体装置の製造方法は、さらに、半導体は、リーク電流領域を有し、基板を除去する工程の後に、半導体の一部を除去することでリーク電流領域の少なくとも一部を除去する工程と、半導体の除去した部位に第二の電極を形成する工程と、を更に有する。
本発明の第９の側面に係る半導体装置の製造方法は、さらに、半導体を形成する工程において形成される半導体は、バッファ層を有し、リーク電流領域はバッファ層を含む。
本発明の第１０の側面に係る半導体装置の製造方法は、さらに、リーク電流領域を除去する工程において、凹部をなすように半導体を除去し、第二の電極を形成する工程において、凹部に第二の電極を形成する。
本発明の第１１の側面に係る半導体装置の製造方法は、さらに、貼り合わせ基板は熱伝導性基板である。
本発明の第１２の側面に係る半導体装置の製造方法は、さらに、半導体装置は、半導体と、第一の電極と、第二の電極と、を備える半導体素子を有し、半導体素子はＨＥＭＴ構造を有し、第一の電極がソース電極又は／及びドレイン電極であり、第二の電極はゲート電極である。
本発明のその他の実施形態に係る半導体装置は、少なくとも２つ以上の電極を有する半導体装置において、保護膜で覆われ接着剤を介して熱伝導性基板に接着される１つ以上の第一の電極と、該第一の電極とは異なる面側に載置された第二の電極を有する半導体装置である。
この構成により、第一の電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、第二の電極と第一の電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。
本発明の別の実施形態に係る半導体装置は、第二の電極が載置される第一の電極とは異なる面側が、第一の電極が載置される載置面に対する対向面側である半導体装置であります。
この構成により、第一の電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、第二の電極と第一の電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。さらには、半導体装置に電力を供給する配線が、対向面側となるので配線ショートや配線ロスを低減させるとともに、集積化が容易になる。さらには、第一の電極が複数ある場合には、電極間の距離を狭くすることが可能となる。
本発明の別の実施形態に係る半導体装置は、第一の電極がソース電極又は／及びドレイン電極であり、第二の電極がゲート電極である半導体装置であります。
この構成により、ソース電極又は／及びドレイン電極を通して半導体装置本体の熱が有効に熱伝導性基板に放熱され、ゲート電極とソース電極又は／及びドレイン電極間のショートやリークが精密な半導体電極形成工程を経なくても低減できる。さらには、半導体装置に電力を供給する配線が、それぞれ異なる面側となるので配線ショートや配線ロスを低減させるとともに、集積化が容易になる。さらには、第一の電極が複数ある場合には、電極間の距離を狭くすることが可能となる。
本発明の別の実施形態に係る半導体装置は、第二の電極が少なくともバッファ層の一部又は全部を除去してなる部位に載置される半導体装置であります。
これにより、バッファ層に起因するリーク電流やoff電流などのさまざまな影響を低減するとともに、第二の電極の半導体素子への接続特性が良くなるなど素子特性の優れた半導体装置を得ることが可能となります。
本発明の別の実施形態に係る半導体装置は、第二の電極が載置される部位が凹部である半導体装置であります。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
これにより、半導体装置の本体厚みを低下させること無く、すなわち半導体装置の機械的強度を低下させることなく、第二の電極を半導体装置に載置できるとともに、凹部の深さや形を適宜調節することにより、理想の素子特性とすることが可能となります。
本発明のその他の実施形態に係るトランジスタは、少なくとも保護膜で覆われたソース電極及び／又はドレイン電極の一部／又は全部が熱伝導性基板上に接着剤を介して接着されている窒化物系半導体材料からなるトランジスタであります。
これにより、窒化物系半導体材料からなるトランジスタの発熱を接着面を介して熱伝導性基板に放熱することが可能となり、動作特性や対温度環境に優れた大電力トランジスタとして用いることもできるようになります。
本発明の別の実施形態に係るトランジスタは、ゲート電極がソース電極又は／及びドレイン電極が載置される載置面とは異なる面側に設けられるトランジスタであります。
これによりゲート電極が他の電極に対し立体的に乖離させることが可能となり、立体配線をすることにより集積化に有利であるとともに、ゲート電極と他の電極との形成処理を異なる面に対して実施するため、電極形成時の損傷を分散させ局部損傷を低減させ得る。さらに、空乏層の形成部位がゲート電極側（典型的にはバルクＧａＮ側やサファイア基板側やバッファ層側であり、すなわち典型的にはアンチAs-Grown側）から生じるのでoff電流を低減できる。
本発明の別の実施形態に係るトランジスタは、ゲート電極が載置されるソース電極又は／及びドレイン電極が載置される載置面とは異なる面側の少なくともその一部が凹部を有すると共に、凹部にゲート電極が載置されているトランジスタであります。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
動作電圧等の特性に応じて凹部を形成できるので、設計上の自由度が大きくなるとともに、半導体装置本体の厚みに依存せずゲート電極を設けるのに最適な深さ位置に電極を載置することができます。
本発明の別の実施形態に係るトランジスタは、ゲート電極がバッファ層の少なくとも一部又は全部を除去した部位に載置されるトランジスタであります。
これにより、バッファ層による電気的悪影響を低減させた、良好な素子特性を有するトランジスタとすることができます。
本発明の別の実施形態に係る半導体装置又はトランジスタは、保護膜が少なくともニオブ酸化膜を含む絶縁膜を含有するところの半導体装置又はトランジスタであります。
この発明により、特に絶縁性の良好なかつ超薄膜で放熱性も良好な保護膜を備えた半導体装置又はトランジスタとすることができます。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【発明の実施の形態】
（電極）
典型的には半導体装置に電子または正孔を供給したり取り出したりするための半導体装置外部との電気信号入出力に関わる連絡経路となる部位である。電極は典型的には半導体本体を形成する半導体材料とは異なる組成から形成され、例えば、Ｔｉ、Ａｌ、Ｃｕ、Ｗ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｐｔ、Ｉｎ、Ｒｈ、Ｉｒ、Ｃｒなど電気を通す素材であれば電極として機能しうる。もちろん、金属材料に限られることはなく導電性を有する導電性プラスチックなどでも良く、機能として導電性を有し半導体装置本体との電気の入出力窓口として働くものであれば、本発明の実施に際し電極材料においては一切限定されるものではない。また、電極は単一元素の材料からなるだけではなく、２層以上の層構造としたり、合金化、共晶化したり混晶としたりとさまざまな形態としても良い（例えばＩＴＯなど）。例えば好ましくは、ＡｌＧａＮ系やＧａＮ系へのオーミック電極はＴｉ／Ａｌ系電極であり、ショットキー電極はＮｉ／Ａｕ系材料からなる電極とすることがそれぞれＨＥＭＴの場合の一実施形態の電極として要求されるオーミック特性、ショットキー特性などにおいて良好に機能する上でより好ましい。