【事件の表示】
　平成　４年特許願第１６０５８２号「データ記憶装置」拒絶査定に対する審判事件［平成　５年　７月１３日出願公開、特開平　５−１７４５８４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成４年６月１９日の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１１年４月２２日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「多値論理を記憶する多数のメモリセルを有するメモリセルアレイと、２値論理データを多値論理データに変換して該メモリセルアレイ上の指定されたメモリセルに記憶させる多値論理書込手段と、前記メモリセルアレイ上の指定されたメモリセルから多値論理データを読み出し、２値論理データに変換して出力する多値論理読出手段と、前記多値論理書込手段又は前記多値論理読出手段の動作時に、印加された多値論理アドレスをデコードしてアドレス信号を前記メモリセルアレイに出力してメモリセルを指定する手段とを備えたデータ記憶装置であって、前記多値論理書込手段が、２値論理データをデコードするための２値論理の論理回路と、デコードされた２値論理データを多値論理データにエンコードするための多値論理の論理回路とを備え、前記多値論理読出手段が、多値論理データをデコードするための多値論理の等値回路と、デコードされた多値論理データを２値論理データにエンコードするための２値論理の論理回路とを備えることを特徴とするデータ記憶装置。」
　
２．引用例記載の発明
　原査定の拒絶の理由に引用した特開平２−４０１９８号公報（以下、「第１の引用例」という。）には、第６図に関して、「第６図は、この発明の他の実施例によるメモリセルアレイの構成を示す概略回路図である。以下、図を参照してその構成について説明する。図において、トランジスタ２とメモリトランジスタ３とによって構成される１ビットのメモリセル７が並列に４ビット分構成され、さらにそのメモリトランジスタ３の各々のコントロールゲートに接続するコントロールゲート線５４が接続されるトランジスタ４とを併せて１バイト６６が構成される。
　　　　　　…（中略）…
同様の要領によって接続線Ｙ２〜Ｙｎおよびワード線Ｘ２〜Ｘｍに対して１バイトずつ構成され、それぞれ同様にラッチおよび高電圧スイッチ９および定電圧切換回路４４に接続される。この場合メモリトランジスタ３の記憶情報は従来の２値に対し４値としているものである。」（公報第６頁右上欄第１１行〜左下欄第１９行）と記載されている。
　また、第８図に関して、「第８図は、第６図にて示されたこの発明の他の実施例における入力情報変換回路と定電圧切換回路の具体的な構成を示す回路図である。」（公報第７頁右上欄第１７行〜第１９行）及び「具体的にはＤ０入力バッファには、従来通り２値の情報が入力され、Ｄ１入力バッファにも同様に２値の情報が入力される。したがって、Ｄ０とＤ１とのそれぞれの２値の情報の組合わせにより４種類の情報が発生することになる。この４種類の情報に基づいて定電圧切換回路から４種類の定電圧のいずれかが発生し、メモリトランジスタのソース拡散領域に書込時において印加される。その結果、Ｄ０およびＤ１の従来であれば２ビット分のデータが１個のメモリトランジスタに１ビット分のデータとして入力され、記憶保持されるのである。」（公報第７頁右下欄第１７行〜第８頁左上欄第８行）と記載されている。
　また、第９図に関して、「第９図は第６図にて示したこの発明の他の実施例におけるセンスアンプの構成を示す回路図である。」（公報第８頁左上欄第１３行〜第１５行）及び「以下、この回路の機能について説明する。入出力線Ｉ／Ｏに発生したメモリトランジスタのドレイン電流は所定電位に変換されて、トランジスタＱ１６のゲートに印加される。トランジスタＱ１６のゲートに印加された電位と、比較電位Ｖｒｅｆ１の電位とに応じた信号が、インバータＩ７を介して出力信号ＳＡ１として取出される。同様にトランジスタＱ１６のゲートに印加された電位はセンスアンプＢおよびセンスアンプＣにも印加される。したがって、比較電位Ｖｒｅｆ２およびＶｒｅｆ３の電位にそれぞれ対応した出力信号ＳＡ２およびＳＡ３が同様に出力される。これらの出力信号ＳＡ１，ＳＡ２およびＳＡ３の信号情報によって、メモリトランジスタに保持された４値情報が２値情報に変換されるのである。」（公報第８頁左下欄第１６行〜右下欄第１０行）と記載されている。
　これらの記載と第６図及び第８〜９図の記載から、上記第１の引用例には、
　４値論理を記憶する多数のメモリセル（７）を有するメモリセルアレイと、２値論理データを４値論理データに変換して該メモリセルアレイ上の指定されたメモリセルに記憶させる４値論理書込手段（第８図）と、前記メモリセルアレイ上の指定されたメモリセル（７）から４値論理データを読み出し、２値論理データに変換して出力する４値論理読出手段（第９図）と、前記４値論理書込手段（第８図）又は前記４値論理読出手段（第９図）の動作時に、印加されたアドレスをデコードしてアドレス信号を前記メモリセルアレイに出力してメモリセル（７）を指定する手段とを備えた不揮発性記憶装置であって、前記４値論理書込手段（第８図）が、２値論理データをデコードするための２値論理の入力情報変換回路（４０）と、デコードされた２値論理データを４値論理データにエンコードするための４値論理の定電圧切換回路（４４）とを備え、前記４値論理読出手段（第９図）が、４値論理データのレベルを変換するレベル変換回路（トランジスタＱ１０〜Ｑ１４）と該レベル変換回路で所定電位に変換された４値論理データを第１〜第３の比較電位（Ｖｒｅｆ１〜Ｖｒｅｆ３）で比較して２値論理データにエンコードする第１〜第３のセンスアンプ（５０ａ〜５０ｃ）からなる不揮発性記憶装置、に関する発明が記載されている。
　また、原査定の拒絶の理由に引用した特開昭６０−７６０８４号公報（以下、「第２の引用例」という。）には、第２図に関して、「図中、アドレス入力Ｂ０およびＢ１は夫々多値レベルのアドレス信号、例えば２５６値レベルの信号を示す。このように多値レベルのアドレス信号Ｂ０およびＢ１は夫々Ａ／Ｄ変換部５に入力され、２進数に変換されて、メモリ・セル１に供給される。そしてアドレス入力信号Ｂ０およびＢ１によって第１図にもとづいて説明したと同様にして指定されたアドレスに、データを書き込んだり、あるいは読み出したりすることができる。」（公報第２頁左下欄第８行〜第１６行）と記載されており、この記載から、上記第２の引用例には、メモリセルアレイの中から特定のメモリセルを選択するために多値論理のアドレス信号を用いる発明が記載されている。
　
３.本願発明と引用例記載の発明との対比・判断
　本願発明と第１の引用例に記載されている発明とを対比すると、上記第１の引用例に記載されている発明の「４値論理」は本願発明の「多値論理」に包含され、第１の引用例に記載されている発明の「不揮発性記憶装置」は本願発明の「データ記憶装置」に相当する。そして、第１の引用例に記載されている発明の「２値論理の入力情報変換回路（４０）」は２値論理データをデコードしているので、本願発明の「２値論理データをデコードするための２値論理の論理回路」に相当し、また第１の引用例に記載されている発明の「４値論理の定電圧切換回路（４４）」はデコードされた２値論理データを４値論理データにエンコードしているので、本願発明の「多値論理の論理回路」に包含されることから、両者の発明は共に、
「多値論理を記憶する多数のメモリセルを有するメモリセルアレイと、２値論理データを多値論理データに変換して該メモリセルアレイ上の指定されたメモリセルに記憶させる多値論理書込手段と、前記メモリセルアレイ上の指定されたメモリセルから多値論理データを読み出し、２値論理データに変換して出力する多値論理読出手段と、前記多値論理書込手段又は前記多値論理読出手段の動作時に、印加されたアドレスをデコードしてアドレス信号を前記メモリセルアレイに出力してメモリセルを指定する手段とを備えたデータ記憶装置であって、前記多値論理書込手段が、２値論理データをデコードするための２値論理の論理回路と、デコードされた２値論理データを多値論理データにエンコードするための多値論理の論理回路とを備え、前記多値論理読出手段が、多値論理データを２値論理データにエンコードするための２値論理の回路を備えることを特徴とするデータ記憶装置。」である点で一致し、以下の点で両者の発明は相違しているものと認められる。
［相違点］
（１）本願発明では、メモリセルアレイの中から特定のメモリセルを選択するために供給するアドレス信号が多値論理であるのに対して、上記第１の引用例に記載されている発明では、アドレス信号が２値論理である点。
（２）本願発明では、多値論理データをデコードするための多値論理の等値回路と、デコードされた多値論理データを２値論理データにエンコードするための２値論理の論理回路とを用いて多値論理データを２値論理データに変換しているのに対して、上記第１の引用例に記載されている発明では、４値論理データを所定の電位にレベル変換し、該変換した４値論理データと第１〜第３の比較電位（Ｖｒｅｆ１〜Ｖｒｅｆ３）とを第１〜第３のセンスアンプ（５０ａ〜５０ｃ）よって比較することによって、４値論理データを２値論理データに変換している点。
［相違点についての検討］
　そこで、上記相違点（１）について検討すると、メモリセルアレイの中から特定のメモリセルを選択するために多値論理のアドレス信号を用いることは上記第２の引用例に記載されており、上記第１の引用例に記載されている発明のメモリセルアレイの中から特定のメモリセルを選択するためのアドレス信号として上記第２の引用例に記載されている発明の多値論理アドレス信号を採用して本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。
　次に上記相違点（２）について検討すると、４値を２値に変換する手段として、４値論理データをデコードするための４値論理の等値回路と、デコードされた４値論理データを２値論理データにエンコードするための２値論理の論理回路とを用いることは、例えば特開平２−１９４７５２号公報に記載されているように従来周知の技術事項であるから、上記第１の引用例に記載されている発明の４値論理データを２値論理データに変換する手段として上記周知の手段を採用して本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。
　なお、審判請求人は審判請求書の中で補正案を提示して再度補正の機会を与えるように主張しているが、審判請求人が補正しようとする「メモリセル指定手段が、多値論理アドレスをデコードするための多値論理の等値回路と、該多値論理の等値回路よりの出力信号をデコードして、アドレス信号を出力する２値論理のデコーダ回路とを備える」という事項は、例えば、特開昭６２−９７１９８号公報に示されるように半導体記憶装置において従来周知の技術事項にすぎないので上記主張を採用することはできない。
　
４.むすび
　以上のとおりであるから、本願発明は上記第１の引用例及び第２の引用例に記載された発明に基づいて当業者が容易に想到し得たものと認められるので、特許法第２９条第２項の規定に該当し、特許を受けることができない。　
　よって、結論のとおり審決する。