【事件の表示】
　平成５年特許願第２３８９０７号「薄膜の加工方法」拒絶査定に対する審判事件〔平成７年３月１７日出願公開、特開平７−７４１５８、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
［１］手続の経緯・本願発明
　本願は、平成５年８月３１日の出願であって、その請求項１、２に係る発明（以下、「本願発明１、２」という。）は、平成１２年１月２０日付け手続補正書、平成１３年１２月１０日付け手続補正書、及び平成１４年４月１１日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１、２に記載された以下のとおりのものである。
　「【請求項１】
　ゲート長が０．１μｍ以下のＭＯＳトランジスタを製造する際の該ゲートのパターンを造る薄膜の加工方法において、
　基体上に形成した薄膜上に第１の幅のマスクパターンを形成するステップと、該第１の幅のマスクパターンをマスクとして異方性エッチングにより第１の幅の薄膜パターンを形成するステップと、その後前記第１の幅のマスクパターンの幅を減少させる除去処理により該第１の幅のマスクパターンを加工することによりこの第１の幅のマスクパターンを該第１の幅よりも狭い第２の幅のマスクパターンに加工形成するステップと、該第２の幅のマスクパターンをマスクとして前記第１の幅のマスクパターンをマスクとして形成した前記第１の幅の薄膜を更に異方性エッチングにより加工し、該第１の幅よりも狭い第２の幅の薄膜パターンに加工形成するステップとを有するとともに、
　前記マスクパターンの幅を減少させる除去処理はプラズマアッシング処理であることを特徴とする薄膜の加工方法。
　　【請求項２】
　基体上に互いに異なるゲート長の複数のゲートを有する構造のＭＯＳトランジスタを製造する際の該複数のゲートのパターンを造る薄膜の加工方法において、
　広い幅の方のゲートの薄膜パターンをマスク工程により形成する加工工程と、
　以下の工程により狭い幅の方のゲートの薄膜パターンを形成する工程とを備えることを特徴とする薄膜の加工方法。
　基体上に形成した薄膜上に第１の幅のマスクパターンを形成するステップと、該第１の幅のマスクパターンをマスクとして異方性エッチングにより第１の幅の薄膜パターンを形成するステップと、その後前記第１の幅のマスクパターンの幅を減少させる除去処理により該第１の幅のマスクパターンを加工することによりこの第１の幅のマスクパターンを該第１の幅よりも狭い第２の幅のマスクパターンに加工形成するステップと、該第２の幅のマスクパターンをマスクとして、前記第１の幅のマスクパターンをマスクとして形成した前記第１の幅の薄膜を更に異方性エッチングにより加工し、該第１の幅よりも狭い第２の幅の薄膜パターンに加工形成するステップとを有する加工方法であって、
　前記マスクパターンの幅を減少させる除去処理はプラズマアッシング処理である加工工程。」
　
［２］引用例１〜４の記載事項
（１）引用例１
　原審の拒絶の理由に引用された引用例１の特開平２−３０３０２２号公報には、標準のフォトレジスト組成物を、各種の従来の紫外線フォトリソグラフィ装置と併用して、サブミクロン級のパターンを生成させる方法に関する発明が第１Ａ図〜第１Ｄ図とともに開示され、さらに以下の事項が記載されている。
　「このように線幅を小さくできることは、将来の進歩した半導体製品の開発に必要な短チャネルＣＭＯＳ　ＦＥＴ用のゲート電極の製造にとってきわめて重要である。」（６頁左上欄１〜４行）
　「第１Ａ図は、製造の中間ステップにおける半導体構造の断面の概略を部分的に示したものである。・・・従来の紫外線フォトリソグラフィ装置で適当なマスクを介して紫外線に露光してこの構造を作像し、・・・得られる構造を第１Ｂ図に示し、フォトレジスト被膜の残部を１７ａで示す。・・・この構造を等方的にエッチングしてフォトレジスト・パターン１７ａの全体寸法を減少させるために、標準の運転条件を大幅に変更した。・・・このようにＲＩＥ装置を通常でない条件（高い圧力及び高周波電力）で運転することが、本発明の顕著な特徴である。パターンの等方性エッチングの間に、厚みＴＨａが横方向の寸法ＬＷｅと同時に減少する。パターンの厚みの減少ｄＴＨを連続的に測定することにより、横方向の寸法の減少ｄＷを正確に監視することが、本発明の重要な特徴である。・・・横方向の寸法の減少が、エッチングした厚みの所定の値ｄＴＨｆに相当する所要の最終値ｄＷｆに達すると、エッチング・ステップを終了する。得られた構造を第１Ｃ図に示す。この工程を通常通り続行し、上述のように、もう１つのＲＩＥ装置で多結晶シリコン層１６の露出部分を異方的にエッチングすると、第１Ｄ図に示すような、所要の最終線幅ＬＷｆを有する線形の多結晶シリコン・パターン１６ａが残る。」（６頁左上欄１１行〜左下欄１６行）
　「本発明の方法により、線幅が６００ｎｍ、精度が３σで±１８０ｎｍの多結晶シリコン線を形成することができる。」（１０頁左上欄９〜１２行）
　
（２）引用例２
　同じく引用された引用例２の特開平４−４３３５５号公報には、位相シフト型レチクルのパターン形成方法に関する発明が第１図とともに開示され、さらに以下の事項が記載されている。
　「本発明に基づく位相シフト型レチクルのパターン形成方法の実施例を第１図により説明する。・・・同図（ａ）において、・・・レジスト膜３に電子ビームを露光し、現像してレジストパターン３Ａを得る（同図（ｂ）参照）。このレジストパターン３Ａの幅は、レチクルの遮光パターンとして所望の最終寸法より片側約０．５μｍ大きくしておく・・・。このレジストパターン３Ａをエッチングマスクとし、反応性イオンエッチング法・・・により薄膜２をエッチングして薄膜パターン２Ａを得る（同図（ｃ）参照）。・・・更にレジストパターン３Ａをエッチングマスクとし、反応性イオンエッチング法・・・により基板１の表面をエッチングして段差βを設けて前記薄膜パターン２Ａと同寸の基板凸パターン１Ａを得る（同図（ｄ）参照）。・・・次にレジストパターン３Ａを短時間アッシングする（Ｏ２プラズマ中での灰化）。その結果、レジストパターン３Ａは厚さと幅が縮小して縮幅レジストパターン３Ｂとなる（同図（ｅ）参照）。・・・この縮幅レジストパターン３Ｂをエッチングマスクとして反応イオンエッチング法・・・により薄膜パターン２Ａをエッチングして縮幅薄膜パターン２Ｂを得る（同図（ｆ）参照）。最後に縮小レジストパターン３Ｂをアッシングにより除去して同図（ｇ）の如き基板凸パターン１Ａ上にそれより幅が若干・・・狭い縮幅薄膜パターン２Ｂを備えた位相シフト型レチクルを得る。」（３頁左上欄末行〜右下欄１行）
　「本発明は以上の実施例に限定されることなく、更に種々変形して実施出来る。例えば、・・・レチクルに限らず、等倍露光用マスクやウエーハにおけるパターン形成に対しても本発明は有効である。」（３頁右下欄９〜１７行）
　
（３）引用例３
　同じく引用された引用例３の特開平５−４７７１９号公報には、配線の上に着膜するＣＶＤシリコン酸化膜に、オーバーハングや空孔が出来ないようにした半導体装置製造方法に関する発明が図１、２とともに開示され、さらに以下の事項が記載されている。
　「配線層の上にレジストパターンを形成する工程と、該レジストパターンをマスクとして異方性エッチングにより配線を形成する工程と、前記レジストパターンを等方性エッチングする工程と、等方性エッチングされたレジストパターンをマスクとして前記配線の上部直角エッジをなだらかな傾斜エッジとする程度に異方性エッチングする工程とを含むことを特徴とする半導体装置製造法。」（特許請求の範囲の【請求項１】）
　「なお、フォトレジスト４に対する等方性エッチングの具体的な方法としては、例えば、ダウンフロータイプのアッシング装置を用いて、ライトアッシングする方法がある。」（３頁左欄２９〜３２行）
　
（４）引用例４
　同じく引用された引用例４の特開平４−２８２８３５号公報には、エッチングによる加工精度を向上させ、また、エッチング工程における工程数を低減させた半導体装置の製造方法に関する発明が図１とともに開示され、さらに以下の事項が記載されている。
　「半導体上にパターニングされたフォトレジスト膜を形成するパターニング工程と、前記パターニングされたフォトレジスト膜をマスクとし、・・・リアクティブ・イオン・エッチング法又はリアクティブ・イオン・ビーム・エッチング法により前記半導体をエッチングするエッチング工程とを有し、前記パターニング工程と前記エッチング工程を複数回繰り返して前記半導体上に深さの異なる開口部を形成する半導体装置の製造方法」（特許請求の範囲の【請求項１】）
　
［３］対比・判断
（１）本願発明１
　本願発明１と引用例１に記載の発明とを対比すると、両者は、「ＭＯＳトランジスタを製造する際のゲートのパターンを造る薄膜の加工方法において、基体上に形成した薄膜上に第１の幅のマスクパターンを形成するステップと、その後前記第１の幅のマスクパターンの幅を減少させる除去処理により該第１の幅のマスクパターンを加工することによりこの第１の幅のマスクパターンを第１の幅よりも狭い第２の幅のマスクパターンに加工形成するステップと、該第２の幅のマスクパターンをマスクとして、異方性エッチングにより加工し、該第１の幅よりも狭い第２の幅の薄膜パターンに加工形成するステップとを有する薄膜の加工方法。」の点で一致するものの、以下の点（ａ）〜（ｃ）で相違する。
（ａ）本願発明１のＭＯＳトランジスタのゲート長は０．１μｍ以下であるのに対し、引用例１の線幅、すなわちゲート長は６００ｎｍ（０．６μｍ）である点。
（ｂ）本願発明１は、第１の幅のマスクパターンをマスクとして異方性エッチングにより第１の幅の薄膜パターンを形成するステップと、第１の幅よりも狭い第２の幅のマスクパターンをマスクとして、第１の幅の薄膜を更に異方性エッチングにより加工し、第２の幅の薄膜パターンに加工形成するステップとを有するのに対し、引用例１に記載の発明はこのようなステップを有しない点。
（ｃ）本願発明１のマスクパターンの幅を減少させる除去処理はプラズマアッシング処理であるのに対し、引用例１のフォトレジスト・パターンの等方性エッチングは、ＲＩＥ装置を用いたエッチングである点。
　
　そこで、上記相違点（ｂ）について以下検討する。
　引用例１に記載のゲート電極のエッチングは、本願発明１と同様に、ＭＯＳトランジスタのゲート電極を形成するためのものであるが、フォトレジストパターンのみを２工程のエッチングにより所望の幅に形成するものであり、ゲート電極となる薄膜パターンについては、所望の幅に形成したフォトレジストパターンをマスクとして、１工程のエッチングにより所望の幅の薄膜パターンを得るものであって、引用例１には、薄膜パターンを２工程のエッチングにより所望の幅に形成することを示唆する記載は何もないから、本願発明１の上記相違点（ｂ）を容易に想到することはできない。
　一方、引用例２に記載の薄膜について着目すると、確かに、引用例２には、レジストパターンをエッチングマスクとして薄膜をエッチングして薄膜パターンを形成し、このエッチングマスクをアッシングして縮幅マスクパターンとし、この縮幅マスクパターンをエッチングマスクとして薄膜パターンを更にエッチングして縮幅薄膜パターンを形成する、２工程のエッチングが開示されている。
　しかしながら、引用例２に記載のエッチングの対象は本願発明１のようなＭＯＳトランジスタのゲート電極ではなく、位相シフト型レチクルと遮光パターンであって、遮光パターンとなる薄膜とレチクルとなる基板をエッチングして、基板の表面に段差を設けるとともに、薄膜パターンを更にエッチングして縮幅薄膜パターンとするものであり、本願発明１のように、基体はエッチングせずに、薄膜のみをエッチングして第１の幅の薄膜パターンを形成し、次に第１の幅の薄膜パターンをエッチングして第１の幅より幅の狭い第２の幅の薄膜パターンを形成するものではない。しかも、引用例２に記載の位相シフト型レチクルのエッチング方法のうち、遮光パターンとなる薄膜パターンのエッチング方法のみを抽出して、引用例１に記載のゲート電極のエッチング方法に適用することを示唆する記載は何もないから、本願発明１の上記相違点（ｂ）を容易に想到することはできない。
　なお、引用例２には、本発明はレチクルに限らず、ウエーハにおけるパターン形成に対しても有効である旨の記載があるものの、薄膜をゲート電極とすることを示唆する記載は何もない。
　さらに、引用例３に記載のエッチング方法は、レジストパターンをアッシングにより等方性エッチングして２工程で配線を異方性エッチングするものであるが、配線は、エッチングによりその上部直角エッジを傾斜エッジとする程度にエッチングされるのものであって、本願発明１のように所望の幅の薄膜パターンに形成するものではない。
　また、引用例４に記載のエッチング方法は、パターニング工程とエッチング工程とを複数回繰り返して半導体上に深さの異なる開口部を形成するものであって、本願発明１のように所望の幅の薄膜パターンを形成するものではない。
　してみると、本願発明１は、引用例１〜４を如何に組み合わせてみても容易に想到することはできない。
　
　そして、本願発明１は、電子ビーム等の特殊な露光装置を使う必要がなく極めて微細なパターンを制御性良く形成することができる、という明細書に記載の顕著な効果を奏するものである。
　
　したがって、本願発明１は、相違点（ａ）、（ｃ）については検討するまでもなく、引用例１〜４に記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　
（２）本願発明２
　本願発明２は、基体上に互いに異なるゲート長の複数のゲートを有する構造のＭＯＳトランジスタを製造する際の該複数のゲートのパターンを造る薄膜の加工方法において、広い幅の方のゲートの薄膜パターンをマスク工程により形成する加工工程と、狭い幅の方のゲートの薄膜パターンを形成する工程とを備えるものであり、この狭い幅の方のゲートの薄膜パターンを形成する工程として、本願発明１の加工方法を採用したものであって、本願発明１が引用例１〜４に記載された発明に基づいて当業者が容易に発明をすることができない以上、本願発明１の加工方法を採用した本願発明２についても、引用例１〜４に記載された発明に基づいて当業者が容易に発明をすることができたものではない。
　
［４］むすび
　したがって、本願発明１、２は、特許法第２９条第２項の規定に違反し、特許を受けることができないとした原審の判断は妥当ではない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。