【手続補正書】
【提出日】平成17年12月22日(2005.12.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  イメージ阻止回路
【特許請求の範囲】
【請求項１】  イメージ阻止回路であって：
第１入力（１６）と、第２入力（１８）と、出力（２０）とを有する第１ミキサ回路（１４）であって、前記第１入力（１６）が第１信号（RFIN）を受信するよう結合されかつ前記第２入力（１８）が第２信号を受信するよう結合される第１ミキサ回路（１４）：
第１入力と、第２入力（２８）と、出力（３０）とを有する第２ミキサ回路（２４）であって、前記第１入力が前記第１ミキサ回路（１４）の前記出力（２０）に結合されかつ前記第２入力が第３信号を受信するよう結合される第２ミキサ回路（２４）；
第１入力（３６）と、第２入力（３８）と、出力（４０）とを有する第３ミキサ回路（３４）であって、前記第１入力（３６）が前記第１信号（RFIN）を受信するよう結合されかつ前記第２入力（３８）が第４信号を受信するよう結合される第３ミキサ回路（３４）；および
第１入力と、第２入力（４８）と、出力（５０）とを有する第４ミキサ回路（４４）であって、前記第１入力が前記第３ミキサ回路（３４）の前記出力（４０）に結合されかつ前記第２入力が第５信号を受信するよう結合される第４ミキサ回路（４４）；
を具備し、前記第１ミキサ回路は：
第１および第２トランジスタを有する第１差動トランジスタ対であって、前記第１および第２トランジスタの各々は制御端子と、第１および第２電流搬送端子とを有するもの：および
第３および第４トランジスタを有する第２差動トランジスタ対であって、前記第３および第４トランジスタの各々は制御端子と、第１および第２電流搬送端子とを有し、かつ前記第１および第４トランジスタの前記第１電流搬送端子は結合されて第１電流出力端子を形成し、前記第２および第３トランジスタの前記第１電流搬送端子は結合されて第２電流出力端子を形成し、前記第１および第２トランジスタの前記第２電流搬送端子は結合されて第１電流入力端子を形成し、前記第３および第４トランジスタの前記第２電流搬送端子は結合されて第２電流入力端子を形成し、そして前記第１および第３トランジスタの前記制御端子は共通接続されかつ前記第２および第４トランジスタの前記制御端子は共通接続されて前記第２信号を受けるもの；
を含むことを特徴とするイメージ阻止回路。
【請求項２】  さらに、前記第２ミキサ回路の前記出力に結合された第１入力と、前記第４ミキサ回路の前記出力に結合された第２入力と、前記第１信号から周波数が変換された出力信号を提供する出力とを有する加算回路を具備することを特徴とする請求項１記載のイメージ阻止回路。
【請求項３】  さらに、第６信号を受けるよう結合された第１入力と、選択信号を受けるよう結合された第２入力と、前記第２ミキサ回路の前記第２入力および前記第４ミキサ回路の前記第２入力に結合された出力を有するカウンタを具備することを特徴とする請求項１記載のイメージ阻止回路。
【請求項４】  さらに、前記カウンタの前記第１入力に結合された入力と、前記第３ミキサ回路の前記第２入力に結合された出力とを有する第１位相シフト回路を具備することを特徴とする請求項３記載のイメージ阻止回路。
【請求項５】  前記第２ミキサ回路はさらに：
第１および第２トランジスタを有する第１差動トランジスタ対であって、前記第１および第２トランジスタの各々は制御端子と、第１および第２電流搬送端子とを有するもの；および
第３および第４トランジスタを有する第２差動トランジスタ対であって、前記第３および第４トランジスタの各々は制御端子と、第１および第２電流搬送端子とを有し、前記第１および第４トランジスタの第１電流搬送端子は結合されて第３電流出力端子を形成し、前記第２および第３トランジスタの前記第１電流搬送端子は結合されて第４電流出力端子を形成し、前記第１および第２トランジスタの前記第２電流搬送端子は結合されて前記第１電流出力端子を形成し、前記第３および第４トランジスタの前記第２電流搬送端子は結合されて前記第２電流出力端子を形成し、そして前記第１および第３トランジスタの前記制御端子は共通接続されかつ前記第２および第４トランジスタの前記制御端子は共通接続されて前記第３信号を受けるもの；
をさらに含むことを特徴とする請求項１記載のイメージ阻止回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般に集積回路に関し、さらに詳しくは、イメージ阻止を行うミキサ回路を有する集積回路に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
セルラ電話またはワイヤレス電話などの電子システムにおいては、着信基準信号と局部発振器（LO: Local Oscillator）によって生成される信号との間にある位相および周波数関係が存在する。通常、ヘテロダイン受信機内のミキサが、無線周波数（RF: Radio Frequency）信号をより低い中間周波数（IF: Intermediate Frequency）信号に変換する。ミキサは、受信したRF信号に局部発振器（LO）信号を乗算して、RF信号とLO信号との間の和および差周波数を生成する。フィルタ回路を用いて、差分周波数すなわちミクス・ダウン信号を選択し、変換されたRF信号内に含まれる変調情報を回復する。
【０００３】
LO信号よりも高い、あるいは低い周波数を有する不要なイメージも、受信機の入力に存在する場合がある。この不要なイメージもミキサによって周波数が変換される。ミキサの出力の信号は同相であることが望ましいが、この不要なイメージは位相が１８０度ずれており、振幅は等しい。ミキサの出力の信号を加算することにより、位相がずれており振幅が等しい不要イメージは完全に打ち消され、望ましい信号が互いに加算しあう。
【０００４】
しかし、ミキサ全体を通じて同等の信号減衰を維持し、不要なイメージ間で１８０度の位相関係を生成することのできる位相シフタにおける線形を維持することは困難である。ヘテロダイン受信機において電圧および温度が変化すると、広い周波数範囲において動作する位相シフタにおいて信号の歪みが起こる。
【０００５】
従って、不要なイメージを阻止する着信基準信号を周波数変換する方法および回路を得ることが有利である。
【０００６】
【実施例】
一般に、本発明は、局部発振器，Ｎ除算カウンタおよび複数のミキサ回路を用いて、着信基準信号の周波数変換を行い、望ましくない信号の阻止を行う。イメージ阻止回路の構造により、複数のミキサ回路を配列して、構成部品の数を減らすことができる。
【０００７】
図１は、本発明によるイメージ阻止回路１０のブロック図である。イメージ阻止回路１０は、周波数トランスレータ回路，アップ・コンバータ回路またはダウン・コンバータ回路とも呼ばれる。イメージ阻止回路１０は、基準信号RFINを受信し、加算されて被変換信号IFOUTとなる出力信号を生成する合成ミキサ回路１２，３２を具備する。かくして、イメージ阻止回路１０は、搬送波周波数が無線周波数（RF）範囲にある信号RFINを、搬送波周波数が中間周波数（IF）範囲にある信号IFOUTに変換する。
【０００８】
合成ミキサ回路１２は、入力端子１６，１８，２８と出力端子３０とを有する。さらに詳しくは、合成ミキサ回路１２は、端子１６に接続され信号RFINを受信する第１入力を有するミキサ回路１４を備える。ミキサ回路１４の第２入力は、合成ミキサ回路１２の端子１８に接続される。合成ミキサ回路１２は、さらに、ミキサ回路１４の出力２０に接続される第１入力を有するミキサ回路２４を備える。信号IOUT20がミキサ回路１４によって生成され、出力２０に供給される。ミキサ回路２４の第２入力は、合成ミキサ回路１２の端子２８に接続される。ミキサ回路２４の出力は、合成ミキサ回路１２の端子３０に接続される。
【０００９】
合成ミキサ回路３２は、入力端子３６，３８，４８と出力端子５０とを有する。さらに詳しくは、合成ミキサ回路３２は、端子３６に接続され信号RFINを受信する第１入力を有するミキサ回路３４を備える。ミキサ回路３４の第２入力は、合成ミキサ回路３２の端子３８に接続される。合成ミキサ回路３２は、さらに、ミキサ回路３４の端子４０に接続される第１入力を有するミキサ回路４４を備える。信号IOUT40がミキサ回路３４によって生成され、端子４０に供給される。ミキサ回路４４の第２入力は、合成ミキサ回路３２の端子４８に接続される。ミキサ回路４４の出力は、合成ミキサ回路３２の端子５０に接続される。
【００１０】
また、イメージ阻止回路１０は、位相シフト回路（φ）２２の入力と、位相シフト回路（φ）４２の入力と、カウンタ２５の第１入力とに共通して接続される出力を有する局部発振器（LO）２６を具備する。LO２６は、発振器信号VOSCを生成する。位相シフト回路２２の出力は、合成ミキサ回路１２の端子１８に接続される。位相シフト回路４２の出力は、合成ミキサ回路３２の端子３８に接続される。カウンタ２５は、選択信号NSELを受信するために結合される第２入力を有する。ただしNSELは、カウンタ２５により生成される被除算信号の周波数を決定する値である。カウンタ２５の出力は、位相シフト回路２９の入力と、位相シフト回路３１の入力とに共通して接続される。位相シフト回路２９の出力は、合成ミキサ回路１２の端子２８に接続される。位相シフト回路３１の出力は、合成ミキサ回路３２の端子４８に接続される。さらに、個々の合成ミキサ回路１２，３２の端子３０，５０は、加算回路４６の入力に接続される。加算回路４６の出力は、信号IFOUTとなる。
【００１１】
ミキサ回路１４，２４，３４，４４と、局部発振器２６と、カウンタ２５と、位相シフト回路２２，２９，３１，４２とは、簡便にするために単端入力および出力を有して図示されるが、とりわけ、信号RFIN，VOSC，IFOUTは差分信号とすることもできる。このため、イメージ阻止回路１０において単端信号を用いることは、本発明の制約ではない。LO２６およびカウンタ２５の入力は、代替案として位相シフト回路２９，３１の入力に接続することができることにも留意されたい。その場合は、カウンタ２５の出力は位相シフト回路２２，４２に接続されることになる。
【００１２】
図２は、本発明の第１実施例による図１の合成ミキサ回路１２，３２の概略図である。図面間では、同一要素を示すために同一の参照番号を用いることに留意されたい。図２には、ミキサ回路１４，２４，３４，４４が含まれる。合成ミキサ回路１２のミキサ回路１４，２４は、第１積層構造にある。ミキサ回路１４，２４は、それぞれ、バイポーラ・トランジスタの２つの差分対を備える。さらに詳しくは、ミキサ回路１４は、電流を供給する電流出力端子２０Ａ，２０Ｂと、電流を受け取る電流入力端子１６Ａ，１６Ｂとを有する。Ａ，Ｂの文字は、これらの端子が差分信号で動作することを標示するために参照番号２０，１６に追加されたものである。ミキサ回路１４は、第１差分対として接続されるトランジスタ６６Ａ，６８Ａと、第２差分対として接続されるトランジスタ７０Ａ，７２Ａとを備える。
【００１３】
トランジスタ６６Ａ，６８Ａは、互いと、端子１６Ａとに共通して接続されるエミッタを有する。トランジスタ７０Ａ，７２Ａは、互いと、端子１６Ｂとに共通して接続されるエミッタを有する。トランジスタ６６Ａ，７０Ａは、互いと、合成ミキサ回路１２の端子１８Ａとに共通して接続されるベースを有する。トランジスタ６８Ａ，７２Ａは、互いと、合成ミキサ回路１２の端子１８Ｂとに共通して接続されるベースを有する。Ａ，Ｂの文字は、端子１８（図１）で受信される信号が端子１８Ａ，１８Ｂに与えられる差分信号であることを標示するために追加されたものである。さらに、トランジスタ６６Ａ，７２Ａは、互いと、端子２０Ａとに共通して接続されるコレクタを有する。トランジスタ６８Ａ，７０Ａは、互いと、端子２０Ｂとに共通して接続されるコレクタを有する。
【００１４】
ミキサ回路２４は、第１差分対として接続されるトランジスタ６６Ｂ，６８Ｂを備え、トランジスタ６６Ｂのエミッタは、通常は、トランジスタ６８Ｂのエミッタに接続される。トランジスタ６６Ｂ，６８Ｂの共通接続エミッタは、端子２０Ａに接続される。トランジスタ７０Ｂ，７２Ｂは、第２差分対として接続され、トランジスタ７０Ｂのエミッタは、トランジスタ７２Ｂのエミッタに通常は接続される。トランジスタ７０Ｂ，７２Ｂの共通接続エミッタは、端子２０Ｂに接続される。
【００１５】
さらに、トランジスタ６６Ｂ，７０Ｂは、互いと、ミキサ回路２４の端子２８Ａとに共通して接続されるベースを有する。トランジスタ６８Ｂ，７２Ｂは、互いと、ミキサ回路２４の端子２８Ｂとに共通して接続されるベースを有する。Ａ，Ｂの文字は、端子２８（図１）で受信される信号が端子２８Ａ，２８Ｂに与えられる差分信号であることを標示するために参照番号２８に追加されたものである。さらに、トランジスタ６６Ｂ，７２Ｂは、互いと、端子３０Ａとに共通して接続されるコレクタを有する。トランジスタ６８Ｂ，７０Ｂは、互いと、端子３０Ｂとに共通して接続されるコレクタを有する。Ａ，Ｂの文字は、端子３０Ａ，３０Ｂが差分信号を受信することを標示するために参照番号３０に追加されたものである。
【００１６】
合成ミキサ回路３２のミキサ回路３４，４４は、第２積層構造にある。ミキサ回路３４，４４は、それぞれ、NPNバイポーラ・トランジスタの２つの差分対を備える。さらに詳しくは、ミキサ回路３４は、電流を供給する電流出力端子４０Ａ，４０Ｂと、電流を受け取る電流入力端子３６Ａ，３６Ｂとを有する。ミキサ回路３４は、第１差分対として接続されるトランジスタ６６Ｃ，６８Ｃと、第２差分対として接続されるトランジスタ７０Ｃ，７２Ｃとを備える。
【００１７】
トランジスタ６６Ｃ，６８Ｃは、互いと、端子３６Ａとに共通して接続されるエミッタを有する。トランジスタ７０Ｃ，７２Ｃは、互いと、端子３６Ｂとに共通して接続されるエミッタを有する。トランジスタ６６Ｃ，７０Ｃは、互いと、ミキサ回路３４の端子３８Ａとに共通して接続されるベースを有する。トランジスタ６８Ｃ，７２Ｃは、互いと、ミキサ回路３４の端子３８Ｂとに共通して接続されるベースを有する。Ａ，Ｂの文字は、端子３８（図１）で受信される信号が端子３８Ａ，３８Ｂに与えられる差分信号であることを標示するために参照番号３８に追加されたものである。さらに、トランジスタ６６Ｃ，７２Ｃは、互いと、端子４０Ａとに共通して接続されるコレクタを有する。トランジスタ６８Ｃ，７０Ｃは、互いと、端子４０Ｂとに共通して接続されるコレクタを有する。
【００１８】
ミキサ回路４４は、第１差分対として接続されるトランジスタ６６Ｄ，６８Ｄを備え、トランジスタ６６Ｄのエミッタは、通常は、トランジスタ６８Ｄのエミッタに接続される。トランジスタ６６Ｄ，６８Ｄの共通接続エミッタは、端子４０Ａに接続される。トランジスタ７０Ｄ，７２Ｄは、第２差分対として接続され、トランジスタ７０Ｄのエミッタは、トランジスタ７２Ｄのエミッタに接続される。トランジスタ７０Ｄ，７２Ｄの共通接続エミッタは、端子４０Ｂに接続される。
【００１９】
さらに、トランジスタ６６Ｄ，７０Ｄは、互いと、ミキサ回路４４の端子４８Ａとに共通して接続されるベースを有する。トランジスタ６８Ｄ，７２Ｄは、互いと、ミキサ回路４４の端子４８Ｂとに共通して接続されるベースを有する。Ａ，Ｂの文字は、端子４８（図１）で受信される信号が端子４８Ａ，４８Ｂに与えられる差分信号であることを標示するために参照番号４８に追加されたものである。さらに、トランジスタ６６Ｄ，７２Ｄは、互いと、端子５０Ａとに共通して接続されるコレクタを有する。トランジスタ６８Ｄ，７０Ｄは、互いと、端子５０Ｂとに共通して接続されるコレクタを有する。
【００２０】
合成ミキサ回路１２，３２内のトランジスタがバイポーラ・トランジスタであることは、本発明の制約ではない。あるいは、１つの制御端子と２つの電流搬送端子を有するトランジスタ、たとえば、金属酸化物半導体電界効果トランジスタ(MOSFET)，ガリウム・ヒ素電界効果トランジスタ(GaAs FET)などを用いることもできる。
【００２１】
さらに、合成ミキサ回路１２，３２は、ミキサ回路１４，３４に結合されるトランスコンダクタンス回路５２を備える。トランスコンダクタンス回路５２は、ミキサ回路１４の端子１６Ａ，１６Ｂと、ミキサ回路３４の端子３６Ａ，３６Ｂとに電流を供給する出力を有する。信号RFINは、トランスコンダクタンス回路５２を介して、合成ミキサ回路１２の端子１６と、合成ミキサ回路３２の端子３６とに結合され、電流を受け取る端子１６Ａ，１６Ｂ，３６Ａ，３６Ｂを選択する。また、合成ミキサ回路１２，３２は、ミキサ回路２４，４４に結合されるプルアップおよび加算回路５４を備える。プルアップおよび加算回路５４は、ミキサ回路２４の端子３０Ａ，３０Ｂと、ミキサ回路４４の端子５０Ａ，５０Ｂとに接続される入力を有する。プルアップおよび加算回路５４は、差分信号IFOUTを供給する端子５６Ａ，５６Ｂを有する。かくして、図２のプルアップおよび加算回路５４は、図１の加算回路４６を備える。プルアップおよび加算回路５４は、端子３０Ａ，３０Ｂ，５０Ａ，５０Ｂと、たとえばVCCなどの電源導体との間に結合される抵抗（図示せず）を含むこともある。あるいは、当業者は、電流ミラーおよびプッシュ−プル・ドライバ回路（図示せず）を用いて、信号IFOUTをもたらすこともできる。
【００２２】
動作中は、ミキサ回路１４，３４は、被受信信号RFINに、LO２６により生成される信号VOSCを乗算して、信号RFINとVOSCの搬送波周波数の和である搬送波周波数成分と、信号RFINとVOSCの搬送波周波数の差である成分とを有する信号IOUT20，IOUT40を生成する。信号IOUT20，IOUT40は、互いに異なる位相関係を持つことに注目されたい。位相シフト回路２２，４２は、ある範囲の値に亘り位相を可変させることができ、信号VOSCと所望の位相関係を有する信号を生成する。
【００２３】
また、イメージ阻止回路１０の入力の望ましくないイメージは、LO２６の周波数だけオフセットされた周波数を有する。言い換えると、イメージ阻止回路１０は、信号RFINと、LO２６により生成される信号VOSCの周波数より高いか低い周波数を有する望ましくないイメージ信号の両方を受信する。このため、信号IOUT20，IOUT40は、信号RFINから周波数変換され、望ましい信号である成分と望ましくないイメージ信号である成分とを有する。
【００２４】
ミキサ回路２４は、信号IOUT20と合成ミキサ回路１２の端子２８に現れる信号とを乗算する。ミキサ回路４４は、信号IOUT40と合成ミキサ回路３２の端子４８に現れる信号とを乗算する。ミキサ回路２４，４４は、対応するミキサ回路の入力の信号の和である成分と、ミキサ回路の対応する入力の信号の差である成分とを有する出力を、それぞれの端子３０，５０で生成する。ミキサ回路２４，４４は、選択信号NSELにより決定されるカウンタ２５の出力における信号の周波数に応じて、信号IOUT20，IOUT40の周波数を変換する。また、ミキサ回路２４，４４の入力に現れる信号IOUT20，IOUT40の望ましくないイメージ成分は、不要な周波数成分を有することのある信号を端子３０，５０に招く。
【００２５】
カウンタ２５は、選択信号NSELに応じて信号VOSCの周波数を減じるN除算カウンタである。このため、カウンタ２５は、信号VOSCの周波数を整数「N」で除算して、カウンタ出力信号を生成する。整数「N」が２，４，８などの場合は、カウンタ２５はそれぞれ信号VOSCの周波数の１／２，１／４，１／８などのカウンタ出力信号を生成する。信号VOSCの周波数とカウンタ２５の出力端子の信号の周波数との関係は、バイナリ関係であるとして示されるが、これは本発明を制約するものではないことを理解頂きたい。
【００２６】
たとえば、イメージ阻止回路１０は、位相シフト回路３１，４２にそれぞれ９０度の位相シフトがあり、位相シフト回路２２，２９にそれぞれ０度の位相シフトがある場合に信号RFINと同相にある出力信号IFOUTを生成する。言い換えると、イメージ阻止回路１０の入力に与えられ、コサイン項として表現される信号RFINにより、これもコサイン項として表現される出力信号IFOUTが発生する。位相シフト回路３１，４２にそれぞれ９０度の位相シフトがあり、位相シフト回路２２，２９にそれぞれ０度の位相シフトがある場合に、不要なイメージ信号が阻止される。一方で、イメージ阻止回路１０は、位相シフト回路２９，４２にそれぞれ９０度の位相シフトがあり、位相シフト回路２２，３１にそれぞれ０度の位相シフトがある場合に信号RFINと直角位相にある出力信号IFOUTを生成する。言い換えると、コサイン項として表現される信号RFINにより、サイン項として表現される出力信号IFOUTが発生する。位相シフト回路２９，４２にそれぞれ９０度の位相シフトがあり、位相シフト回路２２，３１にそれぞれ０度の位相シフトがある場合に、不要なイメージ信号が阻止される。
【００２７】
加算回路４６は、個々の合成ミキサ回路１２，３２の端子３０，５０に現れる信号の和または差のいずれか一方を提供する。端子３０，５０の信号の所望の周波数成分が同相であり、信号の不要イメージ成分の位相がずれる場合は、端子３０，５０の信号を加算することにより不要成分が阻止される。理想的には、コサインまたはサイン信号として表現される入力信号RFINに応じて、端子３０，５０の信号の和または差が選択され、望ましくない周波数成分が打ち消される。従って、所望の信号のみが残る。言い換えると、加算回路４６の出力における信号IFOUT内の望ましくない周波数成分の打ち消しによってイメージ阻止が行われる。合成ミキサ回路１２，３２は、共通のトランスコンダクタンス回路５２（図２）を利用し、それぞれが独自のトランスコンダクタンス回路を有するミキサ回路と比較すると、線形性が高いことに注目されたい。
【００２８】
図３は、本発明の第２実施例による図１の合成ミキサ回路１２，３２の概略図である。合成ミキサ回路１２，３２は、信号RFIN，S0，S90，S180，S270，φ，φc，（φ＋９０），（φ＋９０）c，を受信し、信号IFOUTを生成する。信号S0，S180は、互いに１８０度位相がずれる信号であることに注目されたい。同様に信号S90，S270は、互いに１８０度位相がずれる。さらに、信号S0，S90は、直角位相関係を有する。すなわち、信号SO，S90は、互いに９０度位相がずれる。信号S0，S90，S180，S270は特定の位相関係を持って説明されるが、イメージ阻止回路１０に関しては他の位相関係でも構わない。
【００２９】
さらに詳しくは、差分直角位相信号S270，S90が、ミキサ回路１４（図１）に関して、位相シフト回路２２によって生成される。ミキサ回路１４は、トランジスタ６６Ａ，６８Ａ，７０Ａ，７２Ａを備える。差分直角位相信号S180，S0が、ミキサ回路３４（図１）に関して、位相シフト回路４２によって生成される。ミキサ回路３４は、トランジスタ６６Ｃ，６８Ｃ，７０Ｃ，７２Ｃを備える。本実施例においては、トランジスタ６６Ａ，６８Ａの共通接続エミッタは、トランジスタ６６Ｃ，６８Ｃの共通接続エミッタと、トランスコンダクタンス回路５２Ａの第１入力にも接続される。さらに、トランジスタ７０Ａ，７２Ａの共通接続エミッタも、トランジスタ７０Ｃ，７２Ｃの共通接続エミッタとトランスコンダクタンス回路５２Ａの第２入力にも接続される。トランスコンダクタンス回路５２Ａは、差分出力を有し、図２のトランスコンダクタンス回路５２と比べて少ない電流経路を設けることによって、消費電流を削減することに注目されたい。トランジスタ６６Ａ，７０Ａは、互いに共通して接続されるベースを有し、信号S270を受信する。トランジスタ６８Ａ，７２Ａは、互いに共通して接続されるベースを有し、信号S90を受信する。トランジスタ６６Ｃ，７０Ｃは、互いに共通して接続されるベースを有し、信号S180を受信する。トランジスタ６８Ｃ，７２Ｃは、互いに共通して接続されるベースを有し、信号S0を受信する。
【００３０】
信号φcは、信号φの補数である。すなわち、信号φとφcとは、１８０度位相がずれる。信号（φ＋９０）は、信号φに関して９０度シフトされる。信号（φ＋９０）cは、信号（φ＋９０）の補数である。すなわち、信号（φ＋９０）と信号（φ＋９０）cとは、１８０度位相がずれる。さらに詳しくは、信号（φ＋９０）と（φ＋９０）cとは、ミキサ回路４４（図１）に関して位相シフト回路３１によって生成される。ミキサ回路４４は、トランジスタ６６Ｄ，６８Ｄ，７０Ｄ，７２Ｄを備える。信号φ，φcは、ミキサ回路２４（図１）に関して位相シフト回路２９によって生成される。ミキサ回路２４は、トランジスタ６６Ｂ，６８Ｂ，７０Ｂ，７２Ｂを備える。信号φ，φc，（φ＋９０），（φ＋９０）cは、特定の位相関係を有して説明されるが、位相シフト回路１０に関しては、他の位相関係でも構わない。
【００３１】
トランジスタ６６Ｂ，７２Ｂは、互いに共通して接続されるベースを有し、信号φを受信する。トランジスタ６８Ｂ，７２Ｂは、互いに共通して接続されるベースを有し、信号φcを受信する。トランジスタ６６Ｄ，７０Ｄは、互いに共通して接続されるベースを有し、信号（φ＋９０）を受信する。トランジスタ６８Ｄ，７２Ｄは、互いに共通して接続されるベースを有し、信号（φ＋９０）cを受信する。
【００３２】
トランジスタ６６Ａ，７２Ａは、互いと、トランジスタ６６Ｂ，６８Ｂの共通接続エミッタとに共通して接続されるコレクタを有する。トランジスタ６８Ａ，７０Ａは、互いと、トランジスタ７０Ｂ，７２Ｂの共通接続エミッタとに共通して接続されるコレクタを有する。トランジスタ６６Ｃ，７２Ｃは、互いと、トランジスタ６６Ｄ，６８Ｄの共通接続エミッタとに共通して接続されるコレクタを有する。トランジスタ６８Ｃ，７０Ｃは、互いと、トランジスタ７０Ｄ，７２Ｄの共通接続エミッタとに共通して接続されるコレクタを有する。
【００３３】
さらに、トランジスタ６６Ｂ，７２Ｂは、互いと、プルアップおよび加算回路５４の第１入力とに共通して接続されるコレクタを有する。トランジスタ６８Ｂ，７０Ｂは、互いと、プルアップおよび加算回路５４の第２入力とに共通して接続されるコレクタを有する。トランジスタ６６Ｄ，７２Ｄは、互いと、プルアップおよび加算回路５４の第３入力とに共通して接続されるコレクタを有する。トランジスタ６８Ｄ，７０Ｄは、互いと、プルアップおよび加算回路５４の第４入力とに共通して接続されるコレクタを有する。プルアップおよび加算回路５４は差分信号IFOUTを供給する出力端子５６Ａ，５６Ｂを有する。
【００３４】
図４は、本発明の実施例による直角位相合成ミキサ回路８０の概略図である。直角位相合成ミキサ回路８０は、ミキサ回路１４Ａ，２４Ａ，３４Ａ，４４Ａを備える。文字Ａが参照番号１４，２４，３４，４４に追加されて、差分直角位相信号が入力に受信されることを標示する。さらに詳しくは、ミキサ回路１４Ａは、電流を供給する出力端子２０Ａ，２０Ｂと、電流を受け取る入力端子１６Ａ，１６Ｂとを有する。ミキサ回路３４Ａは，電流を供給する出力端子４０Ａ，４０Ｂと、電流を受け取る入力端子１６Ａ，１６Ｂとを有する。文字Ａ，Ｂが参照番号１６に追加されて、端子１６Ａ，１６Ｂが差分信号を受信することを標示する。ミキサ回路１４Ａのトランジスタ６６Ａ，６８Ｂと、ミキサ回路３４Ａのトランジスタ６６Ｃ，６８Ｃとは、互いと端子１６Ａとに共通して接続されるエミッタを有する。ミキサ回路１４Ａのトランジスタ７０Ａ，７２Ａと、ミキサ回路３４Ａのトランジスタ７０Ｃ，７２Ｃとは、互いと端子１６Ｂとに共通して接続されるエミッタを有する。
【００３５】
トランジスタ６６Ａ，７０Ａは互いに接続されるベースを有し、信号S270を受信し、トランジスタ６８Ａ，７２Ａは互いに接続されるベースを有し、信号S90を受信する。このとき信号S270，S90は位相シフト回路２２によって生成される。一方で、トランジスタ６６Ｃ，７０Ｃは互いに接続されるベースを有し、信号S180を受信し、トランジスタ６８Ｃ，７２Ｃは互いに接続されるベースを有し、信号S0を受信する。このとき信号S0，S180は位相シフト回路４２によって生成される。
【００３６】
トランジスタ６６Ａ，７２Ａは、互いと端子２０Ａとに共通して接続されるコレクタを有する。トランジスタ６６Ｃ，７２Ｃは、互いと端子４０Ａとに共通して接続されるコレクタを有する。トランジスタ６８Ａ，７０Ａは、互いと端子２０Ｂとに共通して接続されるコレクタを有する。トランジスタ６８Ｃ，７０Ｃは、互いと端子４０Ｂとに共通して接続されるコレクタを有する。
【００３７】
ミキサ回路２４Ａは、電流を供給する出力端子９２，９４，９６，９８を有する。ミキサ回路２４Ａは、互いと端子２０Ａとに共通して接続されるエミッタを有するトランジスタ１１０Ａ，１１２Ａ，１１４Ａ，１１６Ａと、互いと端子２０Ｂとに共通して接続されるエミッタを有するトランジスタ１１０Ｃ，１１２Ｃ，１１４Ｃ，１１６Ｃとを備える。ミキサ回路４４Ａは、電流を供給する出力端子１００，１０２，１０４，１０６を有する。ミキサ回路４４Ａは、互いと端子４０Ａとに共通して接続されるエミッタを有するトランジスタ１１０Ｂ，１１２Ｂ，１１４Ｂ，１１６Ｂと、互いと端子４０Ｂとに共通して接続されるエミッタを有するトランジスタ１１０Ｄ，１１２Ｄ，１１４Ｄ，１１６Ｄとを備える。
【００３８】
差分直角位相信号２４SIG0，２４SIG90，２４SIG180，２４SIG270が、ミキサ回路２４Ａに関して、位相シフト回路２９によって生成される。信号２４SIG0，２４SIG180は、互いに１８０度位相がずれることに留意されたい。２４SIG90，２４SIG270は、互いに１８０度位相がずれる。さらに、信号２４SIG0，２４SIG90は、直角位相関係を有して、互いに９０度位相がずれる。
【００３９】
トランジスタ１１０Ａ，１１０Ｃは、互いに共通して接続されるベースを有し、信号２４SIG270を受信する。トランジスタ１１２Ａ，１１２Ｃは、互いに共通して接続されるベースを有し、信号２４SIG180を受信する。トランジスタ１１４Ａ，１１４Ｃは、互いに共通して接続されるベースを有し、信号２４SIG90を受信する。またトランジスタ１１６Ａ，１１６Ｃは、互いに共通して接続されるベースを有し、信号２４SIG0を受信する。このとき、信号２４SIG270，２４SIG180，２４SIG90，２４SIG0は、位相シフト回路２９によって生成される。
【００４０】
差分直角位相信号４４SIG0，４４SIG90，４４SIG180，４４SIG270が、ミキサ回路４４Ａに関して、位相シフト回路３１によって生成される。信号４４SIG0，４４SIG180は、互いに１８０度位相がずれる。４４SIG90，４４SIG270は、互いに１８０度位相がずれる。信号４４SIG0，４４SIG90は、直角位相関係を有し、互いに９０度位相がずれる。
【００４１】
トランジスタ１１０Ｂ，１１０Ｄは、互いに共通して接続されるベースを有し、信号４４SIG270を受信する。トランジスタ１１２Ｂ，１１２Ｄは、互いに共通して接続されるベースを有し、信号４４SIG180を受信する。トランジスタ１１４Ｂ，１１４Ｄは、互いに共通して接続されるベースを有し、信号４４SIG90を受信する。またトランジスタ１１６Ｂ，１１６Ｄは、互いに共通して接続されるベースを有し、信号４４SIG0を受信する。このとき、信号４４SIG270，４４SIG180，４４SIG90，４４SIG0は、位相シフト回路３１によって生成される。
【００４２】
さらに、トランジスタ１１０Ａ，１１４Ｃは、互いと端子９２とに共通して接続されるコレクタを有する。トランジスタ１１２Ａ，１１６Ｃは、互いと端子９４とに共通して接続されるコレクタを有する。トランジスタ１１４Ａ，１１０Ｃは、互いと端子９６とに共通して接続されるコレクタを有する。トランジスタ１１６Ａ，１１２Ｃは、互いと端子９８とに共通して接続されるコレクタを有する。トランジスタ１１０Ｂ，１１４Ｄは、互いと端子１００とに共通して接続されるコレクタを有する。トランジスタ１１２Ｂ，１１６Ｄは、互いと端子１０２とに共通して接続されるコレクタを有する。トランジスタ１１４Ｂ，１１０Ｄは、互いと端子１０４とに共通して接続されるコレクタを有する。トランジスタ１１６Ｂ，１１２Ｄは、互いと端子１０６とに共通して接続されるコレクタを有する。
【００４３】
プルアップおよび加算回路５４Ａは、ミキサ回路２４Ａ，４４Ａの端子９２，９４，９６，９８，１００，１０２，１０４，１０６に接続される入力を有する。プルアップおよび加算回路５４Ａは、差分信号IFOUTIを提供する出力端子１１８Ａ，１１８Ｂと、差分信号IFOUTQを提供する出力端子１２０Ａ，１２０Ｂとを有する。信号IFOUTIは、RFINと同相であり、信号IFOUTQは、信号RFINと直角位相関係を有する。
【００４４】
以上、RF周波数範囲内の信号をより低い周波数に変換し、なおかつ不要なイメージ信号を阻止する構造および方法が提供されたことが理解頂けよう。合成ミキサ回路の入力において９０度位相シフトを行う位相シフト回路を用いることにより、不要なイメージ信号を打ち消す。
【図面の簡単な説明】
【図１】
本発明による合成ミキサ回路を有するイメージ阻止回路のブロック図である。
【図２】
本発明の第１実施例による図１の合成ミキサ回路の概略図である。
【図３】
本発明の第２実施例による図１の合成ミキサ回路の概略図である。
【図４】
本発明による直角位相合成ミキサの概略図である。
【符号の説明】
１０  イメージ阻止回路
１２，３２  合成ミキサ回路
１４，２４，３４，４４  ミキサ回路
１６，１８，２８，３６，３８，４８  入力端子
２０，３０，４０，５０  出力端子
２２，２９，３１，４２  位相シフト回路
２５  カウンタ
４６  加算回路