【手続補正書】
【提出日】平成18年4月28日(2006.4.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】  半導体基板の主面に選択的に形成されたチャネル領域と、当該チャネル領域を挟むように半導体基板の主面に選択的に形成された一組のソース／ドレイン領域と、ゲート絶縁膜を挟んでチャネル領域に対向するゲート電極とを備える半導体装置を製造する方法において、
(a)前記半導体基板を準備する工程と、
(b)前記半導体基板の前記主面を酸化させることにより当該主面の上に絶縁膜を形成する工程と、
(c)前記チャネル領域の上方に位置する前記絶縁膜の部分の上に、多結晶半導体膜と半導体窒化膜とを、この順序に堆積するチャネル位置選択工程と、
(d)前記チャネル位置選択工程よりも後に、前記半導体基板の前記主面を酸化させることにより、前記絶縁膜を前記チャネル領域よりも前記一組のソース／ドレイン領域において厚くする酸化工程と、
(e)前記多結晶半導体膜と前記半導体窒化膜とを除去する工程と、
(f)前記絶縁膜の上に電極材料を堆積する工程と、
(g)選択的エッチングを用いて前記電極材料を選択的に除去することにより、前記ゲート電極を形成するゲート形成工程と、を備える半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
つぎに、図５８の工程が実行される。図５８の工程では、まず、酸化雰囲気の中で熱処理が行われ、それにより、半導体基板１０１の主面の上に、ゲート絶縁膜１２０，１２１が形成される。このとき、チャネル領域１０８では窒化膜１１４が、酸化剤が半導体基板１０１の主面へ移動するのを抑制するので、チャネル領域１０８での酸化速度はソース／ドレイン領域１０９での酸化速度より遅い。そのため、チャネル領域１０８の上のゲート絶縁膜１２０は、ソース／ドレイン領域１０９の上のゲート絶縁膜１２１よりも薄くなる。そして、ゲート絶縁膜１２０とゲート絶縁膜１２１との接続部には、バーズビーク１１５が形成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
図５７および図５８に示した製造方法では、ソース／ドレイン領域１０９の上のゲート絶縁膜１２１が、厚く形成されるので、ゲート電極−ドレイン電極間耐圧が向上するだけでなく、図５５および図５６に示した製造方法で問題となったゲート絶縁膜１０３ｂのオーバーエッチングに由来するリーク電流の増大を抑制するという効果も得られる。しかしながら、この図５７および図５８の製造方法では、バーズビーク１１５の周囲に大きな応力が発生するために、バーズビーク１１５とその周囲での界面準位密度が高くなり、ゲート絶縁膜１２０の寿命が短くなるという、別の問題点があった。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
第２の発明の製造方法は、半導体基板の主面に選択的に形成されたチャネル領域と、当該チャネル領域を挟むように半導体基板の主面に選択的に形成された一組のソース／ドレイン領域と、ゲート絶縁膜を挟んでチャネル領域に対向するゲート電極とを備える半導体装置を製造する方法において、(a)前記半導体基板を準備する工程と、(b)前記半導体基板の前記主面を酸化させることにより当該主面の上に絶縁膜を形成する工程と、(c)前記チャネル領域の上方に位置する前記絶縁膜の部分の上に、多結晶半導体膜と半導体窒化膜とを、この順序に堆積するチャネル位置選択工程と、(d)前記チャネル位置選択工程よりも後に、前記半導体基板の前記主面を酸化させることにより、前記絶縁膜を前記チャネル領域よりも前記一組のソース／ドレイン領域において厚くする酸化工程と、(e)前記多結晶半導体膜と前記半導体窒化膜とを除去する工程と、(f)前記絶縁膜の上に電極材料を堆積する工程と、(g)選択的エッチングを用いて前記電極材料を選択的に除去することにより、前記ゲート電極を形成するゲート形成工程と、を備える。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
つぎに、半導体基板１の主面の上に、下敷酸化膜４８が形成される。下敷酸化膜４８は、製造工程の中で半導体基板１を保護する目的で、シリコン酸化膜として形成される。その後、ウエル注入およびチャネルカット注入として、不純物イオン９４の注入が行われ、それにより、半導体基板１０１の中にウエル層９１とチャネルカット層９２が形成される。半導体層９０および９３は、半導体基板１０１の中のウエル層９１とチャネルカット層９２のいずれも形成されない層に相当する。チャネルカット層９２は、ＳＴＩ２の底面に接するように形成され、ウエル層９１は、チャネルカット層９２の下層に位置するように形成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
レジスト３が形成された後、レジスト３をマスクとして用いることにより、半導体基板１の主面へ、イオン４として窒素イオンが選択的に注入される。窒素イオンの注入は、例えば、10keVの注入エネルギー、および、5×1015／cm3の注入量で行われる。つづいて、レジスト３をマスクとして用いることにより、イオン４としてホウ素（Ｂ）イオンが、半導体基板１の主面へ選択的に注入される。ホウ素イオンの注入は、例えば、10keVの注入エネルギー、および、1×1013／cm3の注入量で行われる。これらのイオン注入の結果、チャネル領域５に窒素を含有する（第１の）チャネル層７が形成される。必要であれば、イオン４としてさらにホウ素イオンを、例えば、30keVの注入エネルギー、および、1×1013／cm3の注入量の下で、注入することにより、パンチスルーストッパ層８を形成することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
その後、サイドウォール１８をマスクとして用いることにより、例えば、40keVの注入エネルギー、および、5×1015／cm2の注入量の下で、ヒ素が半導体基板１の主面へ選択的にイオン注入される。その結果、半導体基板１の主面の中でソース・ドレイン領域６に、（第２の）ソース・ドレイン層１９が形成される。ソース・ドレイン層１９のチャネル領域５に対向する端部は、ソース・ドレイン層１６のチャネル領域５に対向する端部よりも後退した位置にある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
次の図７の工程では、ソース・ドレイン領域６の上方にあってサイドウォール１８に覆われない絶縁膜１０の部分が、エッチングにより除去される。その結果、ソース・ドレイン領域６において、半導体基板１の主面が選択的に外部へ露出し、絶縁膜１０は、サイドウォール１８の直下にのみ絶縁膜２１として残される。その後、半導体基板１の露出面を含めた構造物の表面全体に、コバルトが堆積される。つづいて、1050℃で15秒程度のＲＴＡ処理が行われる。その結果、コバルトシリサイド（ＣｏＳｉ2）膜２０が露出面の上に形成されると同時に、先の工程で注入された不純物が電気的に活性化される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
（1.3.変形例）
本実施の形態は、図１〜図７に例示した表面チャネル型のMOS構造を有する半導体装置だけでなく、図１３に例示する埋め込みチャネル型のMOS構造を有する半導体装置にも、適用可能である。図１３の装置では、半導体基板１の主面には、選択的に形成された一組のｐ型のソース・ドレイン層８２と、これらに挟まれるように選択的に形成されたｐ型のチャネル層８３およびｎ型のパンチスルーストッパ層８４とが備わっている。チャネル層８３は、半導体基板１の主面に露出し、パンチスルーストッパ層８４は、その下層に位置している。ゲート電極８１は、ゲート絶縁膜８５を挟んで、チャネル層８３に対向している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
応力が大きいときには、図１６が示すように、絶縁膜９と半導体基板１との間で、原子レベルでの不整合が生じる。一方、応力が小さいときには、図１７が示すように、ゲート絶縁膜９の中のシリコン原子と半導体基板１の中のシリコン原子とは、互いに結合が切れることなく、歪んだままの状態が保たれる。応力が大きくなると、歪みが過大となる結果、図１６が示すように、結合が切れてしまい、ダングリングボンドが発生する。このダングリングボンドが界面準位２８として作用する。応力が大きいほど、結合の切れる度合いが高くなるので、界面準位密度は高くなる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１４５
【補正方法】変更
【補正の内容】
【０１４５】
つぎに、構造物の表面全体にレジストが塗布された後、アライメントマークエッジ６４をアライメント（位置合わせ）の基準として、マスクをアライメントすることにより、レジストがパターニングされる。それにより、レジスト１４が、チャネル領域５の上方に精度よく形成される。アライメントマークエッジ６４は段差であるため、容易に検出することができる。また、トレンチ６２は、チャネル領域５を決定しているレジスト６０によって、同時に形成される。すなわち、共通のマスクパターンの転写によって、双方の位置決めがなされる。このため、マスクずれがほとんどなく、チャネル領域５の上方にレジスト１４を、高精度で形成することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１５３
【補正方法】変更
【補正の内容】
【０１５３】
次の図４６の工程では、まず、窒化膜５０が除去される。それに代えて、窒化膜５０が、除去されずにそのまま残されてもよい。その後、構造物の表面全体の上に、不純物がドープされたポリシリコン膜１１、ＷＳｉｘ膜１２、および、絶縁膜１３が、この順序で堆積される。トランジスタ形成部５１だけでなく、アライメントマーク形成部５２のトレンチ５４の内壁の上にも、これらの膜が堆積する。その結果、トレンチ５４の内側に、アライメントマークとして使用可能なアライメントマークエッジ５６ａが形成される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１７０
【補正方法】変更
【補正の内容】
【０１７０】
つづく図５４の工程では、レジスト４６をマスクとして用いて反応性イオンエッチングが実行されることにより、ゲート電極１５が形成される。このとき、レジスト４６は、オーバーエッチングが行われることにより除去される。また、アライメントマーク形成部５２を覆っていた多層構造の膜４０，４２，４３，４５も、同時に除去される。以後の工程は、実施の形態５で説明した通りである。