【事件の表示】
　平成　７年特許願第１１５６１６号「省電力電源回路」拒絶査定に対する審判事件［平成　８年１１月２９日出願公開、特開平　８−３１４５８７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
【１】本願発明　
　本願は、平成７年５月１５日の出願であって、その請求項１〜５に係る発明は、平成９年７月２８日付け及び平成１０年９月１４日付け手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲に記載されたとおりのものであって、その請求項１に係る発明（以下、「本願発明」という。）は次のとおりのものと認める。（なお、平成１１年１０月２８日付け手続補正は却下された。）
「【請求項１】　Full、Down、Sleep、Dieの電源状態を持つCPUと周辺装置とを有し、前記CPUは前記電源の状態を設定できるレジスタと、該レジスタに設定された設定値により内部電源の状態を変化させる機構とを持ち、その変化した状態を外部に知らせることができる出力機構を備え、
　前記周辺装置の周辺回路、及び周辺機器は前記CPUの外部に出力されたステータス信号を基に、該周辺装置群の電源コントロールブロックにより、該周辺装置の電源状態、及びクロック状態を変化させる制御手段を有する、
　ことを特徴とした省電力電源回路。」
【２】引用刊行物
　原査定の拒絶の理由に引用された特開平３ー１７１３１７号公報（以下、「引用例」という。）には、以下のとおりの記載が認められる。
(i)「まず、本発明の電力管理装置（RMGR）11を含む携帯型コンピュータ10の構成が示されている第1図を参照する。コンピュータ10は各種のコンピュータとすることができるが、本発明が対象とするコンピュータ10は携帯型コンピュータであって、具体的には、外部電源なしで動作できるラップトップコンピュータである。PMGR11は別にして、コンピュータ10はCPU12と、読出し専用メモリ（ROM）13と、ランダムアクセスメモリ（RAM）14と液晶表示器（LCD）15と、水晶クロック発振器16と、電池17と、充電回路18と、入力／出力（I/O）装置19とで構成される。LCD15はスクリーンと関連する映像回路を含む。I/O装置19はI/O制御器19aと少なくとも1つのI/O装置19bを含む。それらの部品はほとんどのデスクトップコンピュータおよびラップトップコンピュータに存在するのが普通である。コンピュータ10はディスク制御器20と、直列通信制御器21およびそれのドライバ22と、並列通信制御器23と、音声回路およびドライバ24と、モデム25とを含む。コンピュータ10に含まれているそれらの装置20〜25は典型的には設計上の選択で定められ、それらの装置がなくてもコンピュータ10は機能するコンピュータとして容易に動作できることを理解すべきである。PMGR装置11とともに動作するいくつかの付加装置がコンピュータ10に含まれる。PMGR装置11とともに動作するために、アナログインターフェイス26と、クロック制御器27と、VIA装置と呼ばれる内部インターフェイス28とが含まれる。」（第4頁左下欄第5行〜右下欄第16行、第1図参照）
(ii)「機能的な面では、CPU12はコンピュータ10のための主処理装置であって、好適な実施例においては、CPU12は、モトローラ社（Motorola Corporation）により製造される68000をベースとするプロセッサ（部品番号68000、68020、68030）である。ROM13は、コンピュータ10のオペレーティングシステムと、登録簿ルーチンのような他の所有プログラムとを格納するために用いられる。LCD15はそれに組合わされている映像回路とともにスクリーン上に表示を行う。水晶クロック発振器16は、コンピュータ10の動作に必要なタイミング基準信号を供給する。電池17はコンピュータ10へ電力を供給して、コンピュータ10を完全に携帯できる装置にする。充電回路18が電池17の容量を監視し、コンピュータ10が商用電源のような外部電源へ接続された時に電池を充電する。I/O装置19はキーボードのような各種のI/O装置、および「マウス」またはトラックボールのようなカーソル制御装置とインターフェイスする。ディスク制御装置20はフロッピィディスクのようなディスク記憶媒体をアクセスするために用いられる。コンピュータ10においては、並列通信制御器およびそれのドライバを用いて、RS-632プロトコルをサポートするというような、直列通信を行う。音声装置24は音声回路とドライバを用いてコンピュータ10から各種の音声を発生する。モデム25は通常は外部装置であるが、この場合には、携帯コンピュータ10が種々の遠隔場所における電気通信線とインターフェイスできるようにするために、完全な機能を持たせるようにモデム25はコンピュータ10に内蔵される。」（第5頁左上欄第4行〜右上欄第17行、第1図参照）
(iii)「本発明のPMGR11に格納されているソフトウェアは、種々の装置の電力管理の制御において主に3つの機能を果す。それらの機能は、CPU12から指令を受けて、それらの指令を実行すること、I/O制御装置19へ結合されている周辺装置とPMGRの間の通信を制御すること、および装置を監視し、実時間クロックを維持するタイマを供給することである。8ビットデータバスと2本のハンドシェイク線が、CPU12とPMGR11の間でVIA装置28を介して結合する。CPU12とPMGR11の間で指令とデータを転送するために8ビットデータバスが用いられる。2本線ハンドシェイク技術を用いて8ビット通信が行われる。指令はCPU12により供給され、応答はPMGR11によりデータおよびハンドシェイク線33を介して行われる。」（第5頁左下欄第15行〜右下欄第10行、第1図参照）
(iv)「コンピュータ10が外部電源から切離された時に電池17の寿命を延ばすことを主な目的として、コンピュータ10の消費電力を制御するために、PMGR11はいくつかの制御機能と監視機能を実行する。コンピュータ10を3つの動作モードの1つの動作モードに置くためにPMGR11が利用される。それら3つのモードは正常モード、低速モードおよびスリープモードである。PMGR11は各モードに応答して、与えられた装置へ送られているクロック信号の制御と、与えられた装置へ供給されている電圧の制御との少なくとも一方を行う。クロック発振器16からPMGR11へ結合されるクロック信号はクロック制御器27へ結合される。クロック制御器27は、線41、42、43をそれぞれ介して種々のクロック信号をCPU12と、直列通信制御装置21と、ディスク制御装置20とへ結合するためのスイッチとして動作する。電力を電池17から受ける電源29はコンピュータ10が必要とする電圧を供給する。第1図にVccと示されているそれらの電源電圧はPMGR11を通じて供給される。PMGR11は別々のVcc電源をアナログインターフェイス装置26を介して種々の装置へ提供する。第1図に示すように、VccAはCPU12と関連する装置へ結合される。他の3つの別々のVcc電源がPMGR11から、直列通信ドライバ22と、音声装置24と、モデム25とへ専用Vcc電圧としてアナログインターフェイス装置26を介して供給される。それらの電圧はVccB、VccC、VccDとそれぞれ表される。」（第6頁右下欄第6行〜第7頁左上欄第15行、第1図参照）
(v)「正常な（または覚醒）動作モードにおいては、コンピュータ10は完全に動作し、クロック制御装置27内の全てのスイッチと、アナログインターフェイス装置26の全てのスイッチとが閉じられる。しかし、格納されているルーチンまたはI/O装置19を介してユーザー入力に応答して、CPU12は指令を自動的に供給して、VccB、VccC、VccDを結合するトランジスタスイッチを開き、加えることができるVcc電力を直列通信制御ドライバ22と、音声ドライバ24と、モデム25とから除外できる。あるいは、電池の電力を節約するために、装置22、24、25へ供給される電源電圧Vccを、それらの装置の使用が装置またはユーザーにより求められるまで、供給する必要はない。電力を更に節約するために、2つの条件のうちいずれかが生じた時にPMGR11はコンピュータ10をスリープ（不活動）モードに置く。電池17の残存容量が所定レベル以下になったことを充電回路18が検出すると、PMGR11はコンピュータ10をスリープモードに置く。その所定のレベルはコンピュータ10をそれ以上動作させるためには有害であると見なされるレベルである。CPU12がスリープ指令を発した時にもコンピュータ10はスリープモードに入る。所定時間にわたってユーザーの操作が行われない時、または作業を止めてコンピュータ10を停止させることをユーザーが決めた時に、CPU12はスリープ指令をPMGR11へ送る。」（第7頁右上欄第8行〜左下欄第16行、第1図参照）
(vi)「別の実施例においては、CPU12への電力供給を維持するためにVccAを線45へ結合できる。PMGR11の内部クロックをクロック制御装置27によりCPU12から切離すことによって、CPU12のクロック入力を不能にし、CPUの実行を停止させることができる。CPUの内部状態はCPUの全ての内部RAMにより凍結され、CPUの実行を停止することにより制御レジスタはそのままにされる。CPU12の実行を停止することにより、それの電力消費を二桁減少できるのが普通である。」（第7頁右下欄第18行〜第8頁左上欄第8行、第1図参照）
(vii)コンピュータ10の第3の動作モードは低速モードとして知られている。種々の装置へ供給されるクロック信号の周波数が低くされることを除き、低速モードは活動モードに類似する。すなわち、コンピュータ10のクロック周波数を低くすることにより、電力を25〜30％も節約できる。線41〜43へ供給される全てのクロック信号の周波数を低くできるが、各線のクロック信号の周波数を別々に低くできることに注目すべきである。線41を介してCPU12へ供給されるクロック信号の周波数を低くすることにより、電力を25〜30％節約できる。更に、ユーザーの最後の操作後所定の時間が経過しても何の操作も検出されない時は、コンピュータは低速モードに入る。この所定時間は、コンピュータをスリープモードに入れる時の時間より短い。したがって、ある時間にわたって操作が行われなければ、コンピュータ10はまず低速モードに入り、非動作時間がその後も所定時間続いた時にコンピュータ10はスリープモードに入る。」（第8頁右上欄第15行〜左下欄第14行、第1図参照）
(iix)「Vcc電力を必要に応じて応用可能な装置へ供給するために、CPU12は種々の指令をPMGR11へ供給する。更にクロック信号を種々の装置から切離すことができ、または、PMGR11が低速モードのような種々のクロック速度を供給できる。CPU12は、格納されているルーチン、またはPMGRの監視機能、あるいはI/O装置19を介するユーザー対話に応答して、それらの指令を供給するように構成できる。」（第9頁右上欄第5〜13行、第1図参照）
【３】対比・判断
（対比）
　本願発明と引用例に記載された発明とを対比すると、引用例においても、コンピュータ(10)のCPU(12)は、電力管理装置（PMGR）(11)に対して、スリープモード、低速モード等の電源状態の指令を出力しており、この指令を出力するためには、当然、この指令の出力機構、及びこの指令を設定できるレジスタをそれぞれ持つものと認められ、またコンピュータ(10)を停止させることをユーザーが決めた時に、CPU(12)はスリープ指令をPMGR(11)へ送るようにしていること（前記摘記事項(v)記載）、及び前記スリープモードは、停止モードを含み、正常モードからスリープモードに入る時に「CPUの内部状態はCPUの全ての内部RAMにより凍結され」るようにしていること（前記摘記事項(vi)記載）から、CPU(12)は内部電源の状態を変化させる（正常モードからスリープモードへ変化させる）機構を持つものと認められ、さらに前記設定された状態として本願発明におけると同様に「変化した状態」を外部に知らせることとなるものと認められる。そして、本願発明における「Dieの電源状態」は、CPU完全停止というもの（本願明細書【0052】参照）であり、引用例における電源状態においては、従来技術として前提となるものが「完全断」を開示し「CPU完全停止」の明示がなされていないものの、該引用例に明記された３つのモードとともに電源状態を「完全断」としてこのCPU完全停止を呈するような構成も、該引用例に開示乃至示唆されていることは当業者に自明の技術的事項（例えば、特開平7-44286号公報参照）である。
　したがって、引用例における「正常モード、低速モード、スリープモード、（CPU完全停止の停止モード）の電源状態」「ディスク制御器(20)、直列通信制御器(21)、並列通信制御器(23)、音声ドライバ(24)、モデム(25)」「各モードの指令」及び「電力管理装置（PMGR11）」は、それぞれ本願発明における「Full、Down、Sleep、Dieの電源状態」「周辺装置の周辺回路、及び周辺機器」「ステータス信号」及び「電源コントロールブロック」に相当するので、両者は、以下のとおりの一致点及び相違点を有するものと認められる。
（一致点）
「Full、Down、Sleep、Dieの電源状態を持つCPUと周辺装置とを有し、前記CPUは前記電源の状態を設定できるレジスタと、内部電源の状態を変化させる機構を持ち、該レジスタに設定された設定値により内部電源の状態を変化させるようにし、その設定された状態を外部に知らせることができる出力機構を備え、
　前記周辺装置の周辺回路、及び周辺機器は前記CPUの外部に出力されたステータス信号を基に、該周辺装置群の電源コントロールブロックにより、該周辺装置の電源状態、及びクロック状態を変化させる制御手段を有する、
　省電力電源回路。」
（相違点）
　本願発明にあっては、内部電源の状態を変化させる機構が内部電源の状態を変化させるようにしているのに対して、引用例にあっては、周辺装置群の電源コントロールブロックが内部電源の状態を変化させるようにしている点、
（検討）
　前記相違点について検討すると、本願発明において、内部電源の状態を変化させる機構が、レジスタに設定された設定値により内部電源の状態を変化させるようにすることの技術的意義は、「電源コントロール部に対して初期設定をし、その設定条件に合わせて電源コントロール部がＣＰＵの電源モードに合わせて自動的に周辺機器の電源コントロールおよびシステムクロック周波数などをコントロールすることを可能とした」（段落番号【0027】）、「電源モード制御レジスタ14は、例えば図3に示されるように構成され、ＣＰＵ演算処理部11からの電源コントロールに関する制御情報を受け取るレジスタ1401と、このレジスタ1401の設定値により、ＣＰＵ演算処理部11の内部で使用するクロックの周波数を変化させるクロック制御部1402と、ＣＰＵ演算処理部11の内部ブロックの電源投入及び切断を行う内部電源制御部1403、及びレジスタ1401の設定値から、ＣＰＵ内部が現在どの電源状態にあるか判定し、内部状態をＣＰＵ外部に知らせる、ＣＰＵ内部状態出力機構1404からなる。」（段落番号【0027】）というものであって、CPU内部が現在どの電源状態にあるか判定し、その内部状態をCPU外部に知らせることでCPU側が各電源状態の切換えを指示するためのものであると認められる。
　しかしながら、引用例においても「CPU12は種々の指令をPMGR11へ供給する。更にクロック信号を種々の装置から切離すことができ、または、PMGR11が低速モードのような種々のクロック速度を供給できる。CPU12は、格納されているルーチン、またはPMGRの監視機能、あるいはI/O装置19を介するユーザー対話に応答して、それらの指令を供給するように構成できる。」（前記摘記事項(iiv)参照）と記載され、CPU(12)は種々の指令を外部（PMGR11）へ供給することが開示されており、また内部電源の状態を変化させる際には、周辺装置群側である電源コントロールブロックが行うか或いはCPU側である内部電源の状態を変化させる機構が行うかの何れかの側で行うものであって、この何れの側で行うかは当業者が適宜定める設計上の事項と認められる。
　したがって、本願発明のように内部電源の状態を変化させる機構が、レジスタに設定された設定値により内部電源の状態を変化させるように構成することは当業者が容易になし得ることと認められる。　
　また、本願発明により奏する作用効果も、当業者が予測し得る程度のものであって格別のものとは認められない。
【４】まとめ
　以上のとおりであって、本願の請求項１に係る発明は、引用例に記載の発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。