【事件の表示】
　平成　４年特許願第３１６６８０号「多値加算器」拒絶査定に対する審判事件［平成　６年　６月１０日出願公開、特開平　６−１６１７１３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯、本願発明
  本願は、平成４年１１月２６日の出願であって、その請求項１に係る発明は、平成１３年９月４日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲第１項に記載されたとおりのものと認めるられるところ、その請求項１に記載された発明（以下、「本願発明」という）は次のとおりである。
「２値信号あるいは多値信号の２つの入力信号を入力し、多値論理に基づいて前記２つの入力信号を加算し、加算結果を２値信号あるいは多値信号として出力する多値加算器であって、前記入力信号が２値信号のときに、前記入力信号を多値信号へ変換する多値変換手段と、前記入力信号が多値信号のときに、前記入力信号を受け取る多値入力手段と、前記多値変換手段と前記多値入力手段とに接続され多値論理に基づいて２つの信号の加算を行う多値加算手段と、前記多値加算手段に接続され多値信号の加算結果をそのまま出力する多値信号出力手段と、前記多値加算手段に接続され多値信号の加算結果を２値信号へ変換して出力する２値信号出力手段とを備えることを特徴とする多値加算器。」
　
２．当審の拒絶理由
　これに対して、当審において平成１３年９月２０日付で通知した拒絶の理由の概要は、本願発明は、特開昭６２−２０３２３５号公報（以下、引用例１という）、特開昭６１−２６３２６号公報（以下、引用例２という）、特開昭６２−２３３９２７号公報（以下、引用例３という）、特開平１−１２６８２８号公報（以下、引用例４という）及び特公昭５１−８２７号公報（以下、引用例５という）に記載された発明に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というにある。
　
３．引用例の記載
  引用例１には、以下の点の記載がある。
・「適用される多値論理の複数の論理値をそれぞれ表わす信号を発生する複数の多値信号源、
　これらの信号源にそれぞれ接続された複数の信号ラインと、演算すべき複数の異なる関数のそれぞれごとに設けられ、各関数の真理値表にしたがってプログラムされることにより、信号ラインのいずれか１つに結節点で接続された複数のアドレス・ライン群とを含むメモリ・アレイ、
　演算させるべき関数を選択するセレクト信号によって上記アドレス・ライン群のいずれか１つを選択する第１の選択手段、
　多値入力信号によって、少なくとも選択されたアドレス・ライン群の中の１つのアドレス・ラインを選択する第２の選択手段、ならびに
　上記第１及び第２選択手段によって選択されたアドレス・ラインから得られる論理値を表わす信号を出力する出力回路
　を備えている多値ＡＬＵ。」（特許請求の範囲の請求項１）
・「（３．９）多値全加算回路
　第２５図は、全加算回路ＦＡのブロックとその入出力関係、および全加算の演算式を示している。入力は、変数としてのｘとｙ、および下位の桁からの繰込みＣｉｎである。出力は、和Ｓおよび上位の桁への桁上げＣｏｕｔである。
　第２６図は、４ディジット（４桁）の変数（ｘ３ｘ２ｘ１ｘ０）と（ｙ３ｙ２ｙ１ｙ０）とを加算する回路およびこの加算の演算式を示している。第２５図に示す全加算回路ブロックと同等な４つの回路ＦＡ０、ＦＡ１、ＦＡ２、ＦＡ３が、下位の桁のブロックのＣｏｕｔを上位の桁のブロックのＣｉｎに接続するようにして、直列に接続されている。
　第２７図は、４値の全加算回路の真理値表を示している。
　さらに第２８図は、このような真理値表に基づいてプログラムされた全加算回路の具体的な結線図である。４値の場合、繰込みＣｉｎは０と１の２つの値のみをとる。したがって、第２８図のＡＮＤアレイにおいてＣｉｎのデコーダの出力側に接続された４本の列ラインのうち２本は無意味である。また、出力はＳとＣｏｕｔの２種類しか存在しないので、３本の出力ラインのうちのこりの１本の出力ラインは実際上は不要となる。
　第２９図は、第２８図の結線図を簡略化したものである。」（第１２頁右下欄第８行〜第１３頁左上欄第１５行）
　引用例２には、以下の点の記載がある。
・「論理ブロック１から論理ブロック４への伝送路として、２値／４値変換回路２によって、論理ブロック１の出力信号を４値信号に変換し、再び４値／２値変換回路３によって２値信号となし、これが論理ブロック４の入力信号になる。論理ブロック４から論理ブロック１への信号伝送も同様に２値／４値変換回路５、４値／２値変換回路６を経て、行なわれる。」（第２頁左上欄第１９行〜同頁右上欄第６行）
  引用例３には、以下の点の記載がある。
・「本発明は多値論理回路のうち特に４値論理信号を２値論理信号に変換する４値２値変換回路に関する。」（第１頁右下欄第９〜１１行）
　引用例４には、以下の点の記載がある。
・「本発明は集積回路（ＩＣ）より出力して、外部装置を制御するための出力ポートに使用される２値−４値変換回路に関するものである。」（第１頁右下欄第１０〜１２行）
　引用例５には、以下の点の記載がある。
・「本発明は３値の入力信号に対し、これを２値の出力信号に変換して通常行なわれている２値論理演算を可能ならしめるＭＩＳ回路に関するものである。」（第１欄第１６〜１９行）
　
４．対比
  本願発明と引用例１に記載された発明とを対比する。
　引用例１には、多値信号の２つの入力信号を入力する入力手段と、入力手段に接続され多値論理に基づいて前記２つの入力信号間の加算を行う多値加算手段と、多値加算手段に接続され多値信号の加算結果をそのまま多値信号として出力する出力手段とを備えた多値加算器が記載されているから、本願発明と引用例１に記載された発明とは、本願発明が、さらに、入力信号が２値信号のときに、入力信号を多値信号へ変換する多値変換手段、及び多値加算手段に接続され多値信号の加算結果を２値信号へ変換して出力する２値信号出力手段、をも備えているのに対し、引用例１に記載された発明は、これらの手段を備えていない点でのみ相違する。
　
５．当審の判断
　一般に、２値論理に基づく回路部分と多値論理に基づく回路部分とを必要に応じて混在させること、そしてその場合には、両者の接続部分に２値信号を多値信号に変換する変換手段及び／又は多値信号を２値信号に変換する変換手段を設けること、は慣用の手段であり（引用例２〜５を参照）、また、同じ多値論理で構成された回路部分間では、これらの変換手段を介することなく、そのまま入出力して差し支えのないことも当業者において明らかなことである。例えば、引用例５において、３値の入力信号を２値信号に変換して２値論理演算を可能ならしめているが、この場合、２値の信号をそのまま入力することにより、通常の２値の論理演算がなされることは明らかである。引用例１に記載された発明では、多値信号を入力とし、多値論理に基づく加算器の加算結果を多値信号として出力しているが、前記した慣用の手段である２値論理に基づく回路部分と多値論理に基づく回路部分とを混在させた場合において、同じく前記した慣用の手段である２値信号を多値信号に変換する変換手段及び多値信号を２値信号に変換する変換手段を、加算器の入力手段及び出力手段に付加することにより、多値信号だけでなく、２値信号をも加算の対象とでき、また、加算結果を多値論理に基づく回路部分だけでなく、２値論理に基づく回路部分へも出力できるようになるであろうことは当業者の容易に想到し得るところと認められる。
　
６．むすび
  以上のとおりであるから、本願発明は引用例１ないし引用例５に記載された発明に基いて当業者の容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって結論のとおり審決する。