【手続補正書】
【提出日】平成18年7月3日(2006.7.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  入力ノードへ接続されている入力と出力ノードへ接続されている出力とを具備しているスイッチトキャパシタアレイ回路において、
Ｎが少なくとも２であるＮ個のコンデンサ、
該コンデンサへ結合されているスイッチング回路、及び
該スイッチング回路へ結合されており且つ第１電圧利得Ｇｓｃを与えるために第１状態と第２状態との間で且つ該第１電圧利得Ｇｓｃとは異なる第２電圧利得Ｇｓｃを与えるために第３状態と第４状態との間で該アレイ回路をスイッチさせる形態とされている制御器、
を有しており、該第１状態と該第３状態は、該Ｎ個のコンデンサが該入力ノードと該出力ノードとの中間に接続される共通状態であることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２】  請求項１において、Ｎが少なくも３であることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３】  請求項１において、該Ｎ個のコンデンサが該共通状態において並列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項４】  請求項３において、該アレイ回路が該第２状態にある場合に、該Ｎ個のコンデンサの内の１個が該入力ノードと第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５】  請求項４において、該アレイ回路が該第２状態にある場合に、該Ｎ個のコンデンサの内の２個が該入力ノードと該第３ノードとの間において直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６】  請求項５において、該アレイ回路が該第２状態にある場合に、該Ｎ個のコンデンサの内の３個が該入力ノードと該第３ノードとの間において直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項７】  請求項６において、該アレイ回路が該第２状態にある場合に、該Ｎ個のコンデンサの内の全てが該入力ノードと該第３ノードとの間において直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項８】  請求項４において、該アレイ回路が該第２状態及び第４状態にある場合に、該Ｎ個のコンデンサの内の１個が該入力ノードと第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項９】  請求項８において、該アレイ回路が該第４状態にある場合に、該Ｎ個のコンデンサの内の２個が該出力ノードと該第３ノードとの間に直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１０】  請求項９において、該アレイ回路が該第４状態にある場合に、該Ｎ個のコンデンサの内の３個が該入力ノードと該第３ノードとの間において直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１１】  請求項１０において、該アレイ回路が該第４状態にある場合に、該Ｎ個のコンデンサの内の全てが該入力ノードと該第３ノードとの間において直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１２】  請求項３において、該アレイ回路が該第２状態にある場合に、該Ｎ個のコンデンサの内の１個が該出力ノードと第３ノードとの間に接続され、且つ該アレイ回路が該第４状態にある場合に、該Ｎ個のコンデンサの内の１個が該入力ノードと該第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１３】  請求項１２において、該アレイ回路が該第４状態にある場合に、該Ｎ個のコンデンサの内の２個が該入力ノードと該第３ノードとの間に直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１４】  請求項１３において、該アレイ回路が該第４状態にある場合に、該Ｎ個のコンデンサの内の３個が該入力ノードと該第３ノードとの間に直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１５】  請求項１４において、該アレイ回路が該第４状態にある場合に、該Ｎ個のコンデンサの内の全てが該入力ノードと該第３ノードとの間に直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１６】  請求項１において、該アレイ回路が該第２状態にある場合に、該Ｎ個のコンデンサの内の１個が該出力ノードと第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１７】  請求項１６において、該第２状態において、該Ｎ個のコンデンサの内の２個が該出力ノードと該第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１８】  請求項１７において、該第２状態において、該Ｎ個のコンデンサの内の３個が該出力ノードと該第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項１９】  請求項１８において、該第２状態において、該Ｎ個のコンデンサの全てが該出力ノードと該第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２０】  請求項３において、該第２状態及び該第４状態において、該Ｎ個のコンデンサの内の１個が該出力ノードと第３ノードとの間に接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２１】  請求項２０において、該第４状態において、該Ｎ個のコンデンサの内の２個が該出力ノードと該第３ノードとの間において直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２２】  請求項２１において、該第４状態において、該Ｎ個のコンデンサの内の３個が該出力ノードと該第３ノードとの間に直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２３】  請求項２２において、該第４状態において、該Ｎ個のコンデンサの全てが該出力ノードと該第３ノードとの間に直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２４】  入力ノードへ接続されている入力と出力ノードへ接続されている出力とを具備しているスイッチトキャパシタアレイ回路において、
Ｎが少なくとも２であるＮ個のコンデンサ、
該コンデンサへ結合されているスイッチング回路、及び
該スイッチング回路へ結合されており且つ第１電圧利得Ｇｓｃを与えるために第１状態と第２状態との間で、第２電圧利得Ｇｓｃを与えるために第３状態と第４状態との間で、且つ第３電圧利得Ｇｓｃを与えるために第５状態と第６状態との間で該アレイ回路をスイッチさせる形態とされている制御器、
を有しており、該第１、第２、第３電圧利得は異なるものであり且つ該第１、第３、第５状態は、該Ｎ個のコンデンサが該入力ノードと該出力ノードとの中間に接続される共通状態であることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２５】  請求項２４において、Ｎが少なくとも３であることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２６】  請求項２４において、該Ｎ個のコンデンサが該共通状態において並列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２７】  請求項２６において、該第１利得Ｇｓｃが１よりも大きく且つ該第２利得Ｇｓｃが１より小さいことを特徴とするスイッチトキャパシタアレイ回路。
【請求項２８】  請求項２６において、該アレイ回路が該第２状態にある場合に、コンデンサの内の１個が該入力ノードと第３ノードとの間に直列接続されており、且つ該アレイ回路が該第４状態にある場合に、該コンデンサの内の１個が該出力ノードと該第３ノードとの間に直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項２９】  入力ノードと出力ノードとに結合されているスイッチトキャパシタアレイ回路において、
第１端子と第２端子とを具備している第１コンデンサ、
該第１コンデンサの該第２端子と第３ノードとの中間に結合されている第１スイッチ、該第１コンデンサの該第２端子と該入力ノードとの中間に結合されている第２スイッチ、該第１コンデンサの該第２端子と該出力ノードとの中間に結合されている第３スイッチ、該第１コンデンサの該第１端子と該入力ノードとの中間に結合されている第４スイッチ、及び該第１コンデンサの該第１端子と該出力ノードとの中間に結合されている第５スイッチを包含しているスイッチング回路、及び
該スイッチング回路へ結合されており且つ該第１コンデンサが該入力ノードと該出力ノードとの中間に接続されている第１状態と、該第１コンデンサの該第２端子が該入力ノードと該出力ノードの内の一方へ接続されておりかつ該第２端子が該第３ノードへ接続されている第２状態との間で該アレイ回路をスイッチさせる形態とされている制御器、
を有していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３０】  請求項２９において、更に、第１及び第２端子を具備する第２コンデンサを有しており、且つ該スイッチング回路が、更に、該第２コンデンサの第２端子と該第１コンデンサの第１端子との中間に結合されている第６スイッチ、該第２コンデンサの第１端子と該出力端子との中間に結合されている第７スイッチ、及び該第２コンデンサの第２端子と該入力端子との中間に結合されている第８スイッチを包含しており、該制御器が、更に、該第２コンデンサを該第１状態において該入力及び出力ノードの中間に接続させる形態とされていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３１】  請求項３０において、該スイッチング回路が、更に、該第２コンデンサの第２端子と該第３ノードとの中間に結合されている第９スイッチ及び該第２コンデンサの第１端子と該入力ノードとの中間に結合されている第１０スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３２】  請求項３０において、更に、第１及び第２端子を具備している第３コンデンサを有しており、且つ該スイッチング回路が、更に、該第３コンデンサの第２端子と該第２コンデンサの第１端子との中間に結合されている第９スイッチ、該第３コンデンサの第１端子と該出力端子との中間に結合されている第１０スイッチ、及び該第３コンデンサの第２端子と該入力端子との中間に結合されている第１１スイッチを包含しており、該制御器が、更に、該第３コンデンサを該第１状態において該入力及び出力端子の中間に接続させる形態とされていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３３】  入力ノードへ結合されている入力と出力ノードへ結合されている出力とを具備しているスイッチトキャパシタアレイ回路において、
Ｎが少なくとも２であるＮ個のコンデンサ、
該コンデンサへ結合されているスイッチング回路、及び
共通状態と第１利得状態との間及び該共通状態と該第１利得状態とは異なる第２利得状態との間で該アレイ回路をスイッチする形態とされている制御器、
を有しており、該Ｎ個のコンデンサの各々は該共通状態にある場合に該出力ノードへ結合される第１端子具備しており、且つ該第１状態において、Ｘが１乃至Ｎの範囲にあるものとしてＸ個の該コンデンサは該入力ノードと該出力ノードとの間において互いに直列接続され、且つ該第２利得状態において、Ｙが１乃至Ｎの範囲にあり且つＸとは異なるものとしてＹ個の該コンデンサは該入力及び出力ノードの間において互いに直列接続されている、ことを特徴とするスイッチトキャパシタアレイ回路。
【請求項３４】  請求項３３において、該Ｎ個のコンデンサの第２端子が該共通状態において第３ノードへ接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３５】  請求項３４において、Ｎが少なくとも３であることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３６】  請求項３３において、該制御器が、更に、該共通状態と該第１及び第２利得状態とは異なる第３利得状態との間で該アレイ回路をスイッチさせる形態とされていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３７】  請求項３６において、該第１利得状態において、Ｘが１乃至Ｎの範囲にあるものとしてＸ個の該コンデンサが互いに直列接続されており、該第２利得状態において、Ｙが１乃至Ｎの範囲にあるものとしてＹ個の該コンデンサが互いに直列接続されており、該第３利得状態において、Ｚが１乃至Ｎの範囲にあるものとしてＺ個のコンデンサが該入力及び出力ノードの間において互いに直列接続されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３８】  請求項３７において、Ｘ，Ｙ，Ｚが、夫々、１，２，３であることを特徴とするスイッチトキャパシタアレイ回路。
【請求項３９】  スイッチトキャパシタアレイ回路において、
Ｎが少なくとも２であるＮ個のコンデンサ、
該アレイ回路をスイッチングさせるスイッチング回路、及び
該スイッチング回路へ結合されており且つ共通状態と第１利得状態との間及び該共通状態と該第１利得状態とは異なる第２利得状態との間において該アレイ回路をスイッチさせる形態とされている制御器、
を有しており、該Ｎ個のコンデンサは該共通状態において入力ノードと出力ノードとの間において並列接続されており、且つ該第１利得状態において、Ｘが１乃至Ｎの範囲にあるものとしてＸ個のコンデンサが互いに直列接続されており、且つ該第２利得状態において、Ｙが１乃至Ｎの範囲にあるものとしてＹ個のコンデンサが互いに直列接続されている、ことを特徴とするスイッチトキャパシタアレイ回路。
【請求項４０】  請求項３９において、Ｎが少なくとも３であることを特徴とするスイッチトキャパシタアレイ回路。
【請求項４１】  請求項４０において、該制御器が、更に、該共通状態とＺが１乃至Ｎの範囲にあるものとしてＺ個のコンデンサが互いに直列接続されている第３利得状態との間で該アレイ回路をスイッチさせる形態とされていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項４２】  入力ノードと出力ノードとの間に結合されており且つＮが少なくとも２であるＮ個のコンデンサを包含しているキャパシタアレイ回路を制御する方法において、
該Ｎ個のコンデンサを横断しての電圧降下が同じであるように、全てのＮ個のコンデンサの端子を該出力ノードに接続させた状態で、該アレイを共通状態へスイッチさせ、
該アレイを該共通状態から１より大きな電圧利得を与える第１利得状態へスイッチさせ、その場合にＸが１乃至Ｎの範囲にあるとしてＸ個のコンデンサを直列接続させ、
該アレイを該第１利得状態から該共通状態へ戻すべくスイッチさせ、
該アレイを該共通状態から該第１利得状態の電圧利得よりも小さい電圧利得を与える第２利得状態へスイッチさせ、その場合にＹが１乃至Ｎの範囲にあるとしてＹ個のコンデンサを直列接続させる、
ことを特徴とする方法。
【請求項４３】  請求項４２において、更に、該アレイが該共通状態と該第１及び第２利得状態との間でスイッチされるレートを制御することにより該出力ノードにおける出力電圧を調整するステップを包含していることを特徴とする方法。
【請求項４４】  請求項４３において、該調整するステップが、Ｘ及びＹの値を変化させることを包含していることを特徴とする方法。
【請求項４５】  請求項４４において、該Ｎ個のコンデンサは、該共通状態にある場合には、互いに並列接続されていることを特徴とする方法。
【請求項４６】  請求項４５において、更に、該アレイを該第２利得状態から該共通状態へ戻し且つ該共通状態から該第１及び第２利得状態とは異なる第３利得状態へスイッチさせるステップを包含しており、Ｚが１乃至Ｎの範囲にあるとしてＺ個のコンデンサが直列接続されることを特徴とする方法。
【請求項４７】  請求項４６において、Ｎが少なくとも３であることを特徴とする方法。
【請求項４８】  入力ノードと出力ノードとに結合されているスイッチトキャパシタアレイ回路において、
第１及び第２端子を具備している第１コンデンサ、
該第１コンデンサの第２端子と第３ノードとの中間に結合されている第１スイッチ、該第１コンデンサの第２端子と該出力ノードとの中間に結合されている第２スイッチ、該第１コンデンサの第１端子と該入力ノードとの中間に結合されている第３スイッチを包含しているスイッチング回路、及び
該スイッチング回路へ結合されており且つ該スイッチの状態を制御する形態とされている制御器、
を有しており、該状態の内の少なくとも一つにおいて、該第１コンデンサが該スイッチング回路によって該入力及び出力ノードの間に接続されることを特徴とするスイッチトキャパシタアレイ回路。
【請求項４９】  請求項４８において、更に、該第１コンデンサの第１端子へ接続されている第１端子を具備している第４スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５０】  請求項４９において、更に、該第４スイッチの第２端子へ接続されている第２端子を具備している第２コンデンサを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５１】  請求項５０において、更に、該第２コンデンサの第１端子と該出力ノードとの間に接続されている第５スイッチ、及び該第２コンデンサの第１端子と該入力ノードとの間に接続されている第６スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５２】  請求項５１において、更に、該第２コンデンサの第２端子と該出力ノードとの間に接続されている第７スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５３】  請求項５２において、該制御器が該回路をして、該第２、第３、第５、第７スイッチが導通状態にある第１状態と、該第１，第４、第５スイッチが導通状態にある第２状態との間でスイッチさせることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５４】  請求項５２において、更に、該第２コンデンサの第２端子と該第３ノードとの間に接続されている第８スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５５】  請求項５４において、該制御器は、更に、該回路をして、該第６及び第７スイッチが導通状態にある第１状態と、該第５及び第８スイッチが導通状態にある第２状態との間でスイッチさせることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５６】  入力ノードへ結合されている入力と出力ノードへ結合されている出力とを具備しているスイッチトキャパシタアレイ回路において、
各ユニットセルがコンデンサと第１乃至第５スイッチであって該第１スイッチが該コンデンサの第２端子と第３ノードとの間に直接的に接続されており、該第２スイッチが該コンデンサの第２端子と該入力ノードとの間に直接的に接続されており、該第３スイッチが該コンデンサの第２端子と該出力ノードとの間に直接的に接続されており、該第４スイッチが該コンデンサの第１端子と該入力ノードとの間に直接的に接続されており且つ該第５スイッチが該コンデンサの第１端子と該出力ノードとの間に直接的に接続されている第１乃至第５スイッチとを包含しているＮ個のユニットセル、
該セルの内の一つの該コンデンサの第１端子を該セルの内の隣接する一つの該コンデンサの第２端子へ接続させる接続スイッチ、及び
該セルの該スイッチ及び該接続スイッチへ結合されており且つその状態を制御する形態とされている制御器、
を有していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５７】  請求項５６において、各セルは、更に、該コンデンサの第１端子と該第３ノードとの間に接続されている第６スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項５８】  請求項５７において、該セルの内の３個を包含しており、該接続スイッチの内の第１接続スイッチは該セルの内の第１セルのコンデンサの第１端子と該セルの内の第２セルのコンデンサの第２端子との間に接続されており、且つ該接続スイッチの内の第２接続スイッチは該第２セルのコンデンサの第１端子と該セルの内の第３セルのコンデンサの第２端子との間に接続されている、ことを特徴とするスイッチトキャパシタアレイ回路。
【請求項５９】  入力ノードと出力ノードとに結合されているスイッチトキャパシタアレイ回路において、
第１及び第２端子を具備している第１コンデンサ、
該第１コンデンサの第２端子と該入力ノードとの中間に結合されている第１スイッチ、該第１コンデンサの第２端子と該出力ノードとの中間に結合されている第２スイッチ、該第１コンデンサの第１端子と該出力ノードとの中間に結合されている第３スイッチ、及び該第１コンデンサの第１端子へ結合されている第４スイッチを包含しているスイッチング回路、及び
該スイッチング回路へ結合されており且つ該スイッチの状態を制御する形態とされている制御器、
を有しており、該状態の内の少なくとも一つにおいて、該第１コンデンサが該スイッチング回路によって該入力及び出力ノードの間に接続されることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６０】  請求項５９において、該第４スイッチが該第１コンデンサの第１端子と第３ノードとの中間に結合されることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６１】  請求項６０において、更に、第１及び第２端子を具備している第２コンデンサ、該第２コンデンサの第２端子と該入力ノードとの中間に結合されている第５スイッチ、該第２コンデンサの第２端子と該出力ノードとの中間に結合されている第６スイッチ、該第２コンデンサの第１端子と該出力ノードとの中間に結合されている第７スイッチ、該第２コンデンサの第１端子へ結合されている第８スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６２】  請求項６１において、該第４スイッチは該第１コンデンサの第１端子と第３ノードとの中間に結合されており且つ該第８スイッチは該第２コンデンサの第１端子と該第１コンデンサの第２端子との中間に結合されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６３】  請求項６１において、更に、第１及び第２端子を具備している第３コンデンサ、該第３コンデンサの第２端子と該入力ノードとの中間に結合されている第９スイッチ、該第３コンデンサの第２端子と該出力ノードとの中間に結合されている第１０スイッチ、該第３コンデンサの第１端子と該出力ノードとの中間に結合されている第１１スイッチ、該第３コンデンサの第１端子へ結合されている第１２スイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６４】  請求項６３において、該第４スイッチが該第１コンデンサの第１端子と第３ノードとの中間に結合されており、該第８スイッチが該第２コンデンサの第１端子と該第１コンデンサの第２端子との中間に結合されており、且つ該第１２スイッチが該第３コンデンサの第１端子と該第２コンデンサの第２端子との中間に結合されていることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６５】  入力ノードと出力ノードとに結合されているスイッチトキャパシタアレイ回路において、
第１及び第２端子を具備している第１コンデンサ、
該コンデンサに結合されているスイッチング回路であって、
該入力ノードと該第１コンデンサの第２端子との中間に結合されている第１スイッチ、
該出力ノードと該第１コンデンサの第１端子との中間に結合されている第２スイッチ、
該第１コンデンサの第２端子と第３ノードとの中間に位置されている第１スイッチ位置、該第１コンデンサの第２端子と該出力ノードとの中間に位置されている第２スイッチ位置、該第１コンデンサの第１端子と該入力ノードとの中間に位置されている第３スイッチ位置、該第１コンデンサの第１端子と該第３ノードとの中間に位置されている第４スイッチ位置、該第１コンデンサの第１端子と第４ノードとの中間に位置されている第５スイッチ位置、
該スイッチング回路へ結合されており且つ該スイッチの状態を制御する形態とされている制御器、
を有しており、該スイッチ位置の内の少なくとも２つは１個のスイッチを包含しており、該状態の内の少なくとも一つにおいて、該第１コンデンサが該スイッチング回路によって該入力及び出力ノードの間に接続されることを特徴とするスイッチトキャパシタアレイ回路。
【請求項６６】  請求項６５において、更に、
第１及び第２端子を具備している第２コンデンサ、
を有しており、該スイッチング回路が、更に、
該入力ノードと該第２コンデンサの第２端子との中間に結合されている第３スイッチ、
該出力ノードと該第２コンデンサの第１端子との中間に結合されている第４スイッチ、
該第２コンデンサの第２端子と該第３ノードとの中間に位置されている第６スイッチ位置、該第２コンデンサの第２端子と該出力ノードとの中間に位置されている第７スイッチ位置、該第２コンデンサの第１端子と該入力ノードとの中間に位置されている第８スイッチ位置、該第２コンデンサの第１端子と該第３ノードとの中間に位置されている第９スイッチ位置、
を包含しており、該第６、第７、第８及び第９スイッチ位置の内の少なくとも一つは１個のスイッチを包含しており且つ該第２コンデンサの第２端子は該第４ノードへ結合されており且つ該第５スイッチ位置は１個のスイッチを包含していることを特徴とするスイッチトキャパシタアレイ回路。