(57)【特許請求の範囲】
【請求項１】
半導体チップと、
該半導体チップを封止する封止樹脂と、
前記半導体チップが接続されると共に前記封止樹脂の第１の面に露出するよう形成されたパターン配線部と、前記封止樹脂の厚さ方向に延在するよう形成されており一端が前記パターン配線部に接続されると共に他端部が前記封止樹脂の前記第１の面と対向する第２の面に露出するよう形成されたポスト部とにより構成された配線と、
を具備し、
前記パターン配線部は、
外部接続端子が設けられる第１の電極と、試験用の第２の電極とが形成されていることを特徴とする半導体パッケージ。
【請求項２】
前記ポスト部は円柱形状を有し、かつめっき法により形成されていることを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
封止樹脂内に半導体チップが埋設された半導体パッケージの製造方法であって、
支持基板上にパターン配線部を形成する第１の工程と、
前記パターン配線部上に、フォトレジストパターンを用いてポスト部をめっき法で形成することにより配線を形成する第２の工程と、
前記支持基板上に前記半導体チップを設けると共に、該半導体チップと前記パターン配線部とを接続する第３の工程と、
前記半導体チップ及び前記ポスト部を封止する封止樹脂を形成する第４の工程と、
前記支持基板を除去する第５の工程と、
を有し、
前記第５の工程の終了後、前記ストップ層を成形処理することにより、前記パターン配線部に外部接続端子が設けられる第１の電極と試験用の第２の電極とを形成することを特徴とする半導体パッケージの製造方法。
【請求項４】
前記第４の工程では、前記封止樹脂の材料として液体樹脂を用い、該液体樹脂を前記支持基板上に配設した後に硬化させて前記封止樹脂を形成することを特徴とする請求項３記載の半導体パッケージの製造方法。
【請求項５】
前記第３の工程では、前記半導体チップと前記パターン配線部とをワイヤーボンディングにより接続したことを特徴とする請求項３記載の半導体パッケージの製造方法。
【請求項６】
前記第１の工程では、前記支持基板上にストップ層を形成した後に前記パターン配線部を形成し、
前記第５の工程では、前記支持基板の除去が前記ストップ層により停止されることを特徴とする請求項３乃至５のいずれか１項に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及びその製造方法に係り、特に三次元実装される半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体パッケージを実装する電子機器等では、小型薄型化が強く望まれている。このため、半導体パッケージの実装密度の向上を図るため、半導体パッケージを積層して三次元実装可能とした、いわゆるパッケージ・オン・パッケージ（ＰＯＰ）と称せられるパッケージ構造が提案されている（例えば、特許文献１参照）。
【０００３】
この種の半導体パッケージは、配線形成した樹脂基板を予め作製しておき、この樹脂基板上に半導体チップ等の部品をワイヤーボンディング或いはフリップチップ等の方法により搭載し、その後にエポキシ系のモールド樹脂にて封止樹脂を形成する。
【０００４】
次に、封止樹脂にレーザを照射することにより、樹脂基板上の配線を露出させる開口を形成すると共に、めっき法を用いて開口部に配線を形成する。これにより、一端が樹脂基板の配線と接続され、他端が樹脂基板の上面に露出する配線が形成される。
【０００５】
このように、封止樹脂を貫通する配線を形成することにより、樹脂基板の上面に他の半導体パッケージを実装することが可能となる。従来では、このような手法を用いることにより、半導体パッケージの三次元実装を可能としていた。
【特許文献１】特開２００２−１５８３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体パッケージでは、樹脂基板を必要とするため、半導体パッケージが高背化する（厚くなる）という問題点がある。特に、この樹脂基板を有する半導体パッケージを三次元実装のために積層した場合、積層後の全体としての高さが高くなり、これを搭載する電子機器等の低背化を図ることの障害となってしまう。
【０００７】
また、従来の半導体パッケージでは、封止樹脂を貫通する配線を形成するのに、封止樹脂にレーザにより開口を形成していたため、開口の形成精度が低いという問題点があった。このため、この開口に形成される配線の精度も低下してしまい、三次元実装時に上下の半導体パッケージで接続不良が発生する等の問題点があった。
【０００８】
本発明は上記の点に鑑みてなされたものであり、薄型化を図れると共に封止樹脂内を貫通して形成される配線の精度向上を図りうる半導体パッケージ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１０】
請求項１記載の発明に係る半導体パッケージは、
半導体チップと、
該半導体チップを封止する封止樹脂と、
前記半導体チップが接続されると共に前記封止樹脂の第１の面に露出するよう形成されたパターン配線部と、前記封止樹脂の厚さ方向に延在するよう形成されており一端が前記パターン配線部に接続されると共に他端部が前記封止樹脂の前記第１の面と対向する第２の面に露出するよう形成されたポスト部とにより構成された配線とを具備することを特徴とするものである。
【００１１】
上記発明によれば、従来必要とされた樹脂基板を用いる必要がなくなるため、半導体パッケージの薄型化及び低コスト化を図ることができる。また、封止樹脂の第１の面に配線のパターン配線部が露出し、第２の面に配線のポスト部の端部が露出するため、複数の半導体パッケージを積層して三次元実装することが可能となる。
【００１２】
また、請求項２記載の発明は、
請求項１記載の半導体パッケージにおいて、
前記パターン配線部は、外部接続端子が設けられる第１の電極と、試験用の第２の電極とが形成されていることを特徴とするものである。
【００１３】
上記発明によれば、パターン配線部に外部接続端子が設けられる第１の電極と共に、試験用の第２の電極が形成されるため、この第２の電極を用いて半導体チップの良否判定を行うことが可能となる。
【００１４】
また、請求項３記載の発明は、
請求項１または２記載の半導体パッケージにおいて、
前記ポスト部は円柱形状を有し、かつめっき法により形成されていることを特徴とするものである。
【００１５】
上記発明によれば、ポスト部は断面の直径が常に等しい円柱形状であるため、円錐形状の電極等に比べ、電気的特性を高めることができる。
【００１６】
また、請求項４記載の発明は、
封止樹脂内に半導体チップが埋設された半導体パッケージの製造方法であって、
支持基板上にパターン配線部を形成する第１の工程と、
前記パターン配線部上に、フォトレジストパターンを用いてポスト部をめっき法で形成することにより配線を形成する第２の工程と、
前記支持基板上に前記半導体チップを設けると共に、該半導体チップと前記パターン配線部とを接続する第３の工程と、
前記半導体チップ及び前記ポスト部を封止する封止樹脂を形成する第４の工程と、
前記支持基板を除去する第５の工程とを有することを特徴とするものである。
【００１７】
上記発明によれば、フォトレジストパターンを用いてポスト部をめっき法で形成する。このため、ポスト部を形成するためにフォトレジストパターンに形成されるパターンは、フォトリソグラフィ技術を用いて形成されるため、高精度で高アスペクト比を有したパターンとすることができる。よって、このフォトレジストパターンを用いてポスト部をめっき形成することにより、精度の高いポスト部を形成することが可能となる。
【００１８】
また、請求項５記載の発明は、
請求項４記載の半導体パッケージの製造方法において、
前記第４の工程では、前記封止樹脂の材料として液体樹脂を用い、該液体樹脂を前記支持基板上に配設した後に硬化させて前記封止樹脂を形成することを特徴とするものである。
【００１９】
上記発明によれば、封止樹脂の材料として液体樹脂を用いたことにより、パターン配線部上に多数のポスト部が厚さ方向に延出するよう形成されていても、封止樹脂によりポスト部を確実に封止することができる。
【００２０】
また、請求項６記載の発明は、
請求項４記載の半導体パッケージの製造方法において、
前記第３の工程では、前記半導体チップと前記パターン配線部とをワイヤーボンディングにより接続したことを特徴とするものである。
【００２１】
上記発明によれば、半導体チップとパターン配線部とをワイヤーボンディングにより接続したことにより、高い信頼性をもって接続を行うことができる。また、封止樹脂の材料として液体樹脂を用いることにより、半導体チップとパターン配線部とをワイヤー接続しても、第４の工程においてワイヤーが液体樹脂の配設により変形されることを防止できる。
【００２２】
また、請求項７記載の発明は、
請求項４乃至６のいずれか１項に記載の配線基板の製造方法において、
前記第１の工程では、前記支持基板上にストップ層を形成した後に前記パターン配線部を形成し、
前記第５の工程では、前記支持基板の除去が前記ストップ層により停止されることを特徴とするものである。
【００２３】
上記発明によれば、支持基板の除去はストップ層により停止されるため、支持基板の除去処理がストップ層より内側の層に影響を及ぼすことを防止できる。また、支持基板の除去における除去処理の管理が容易となり、半導体パッケージの製造を簡単化することができる。
【００２４】
また、請求項８記載の発明は、
請求項７記載の配線基板の製造方法において、
前記第５の工程の終了後、前記ストップ層を成形処理することにより、前記パターン配線部に外部接続端子が設けられる第１の電極と試験用の第２の電極とを形成することを特徴とするものである。
【００２５】
上記発明によれば、支持基板の除去を停止させるストップ層を用いて第１及び第２の電極を形成するため、製造工程の簡単化を図ることができる。
【発明の効果】
【００２６】
本発明によれば、従来必要とされた樹脂基板を用いる必要がなくなるため、半導体パッケージの薄型化及び低コスト化を図ることができる。また、フォトレジストパターンを用いてポスト部をめっき法で形成するため、ポスト部を高精度に形成することが可能となる。
【発明を実施するための最良の形態】
【００２７】
次に、本発明を実施するための最良の形態について図面と共に説明する。
【００２８】
図１は、本発明の一実施例である半導体パッケージ１００を模式的に示した断面図である。同図では、２個の半導体パッケージ１００を積層して三次元実装した状態を示している。この半導体パッケージ１００は、大略すると配線１０５、封止樹脂１０６、半導体チップ１１０、及びソルダーレジスト１１７，１１９等から構成されている。
【００２９】
配線１０５は、ポスト部１０５ａとパターン配線１０５ｂとを一体的に形成した構成とされている。図では２個の配線１０５が図示されているが、この配線１０５は、半導体チップ１１０に形成された電極パッド等に対応して多数形成されるものである。この配線１０５は、導電性の良好なＣｕ（銅）により形成されている。
【００３０】
ポスト部１０５ａは、封止樹脂１０６の厚さ方向（図中、上下方向）に延在するよう形成されている。またポスト部１０５ａは円柱形状を有し、後述するようにかつめっき法により形成される。このポスト部１０５ａの上端部には、Ｎｉ層１１８ｂとＡｕ層１１８ａが順次積層されることにより電極１１８が形成されている。
【００３１】
この電極１１８は封止樹脂１０６の上面１０６ａ（請求項に記載された第２の面に相当）から露出しており、かつ、封止樹脂１０６の上面に設けられたソルダーレジスト１１７に形成された開口部１１７Ａを介して外部に露出した構成とされている。一方、ポスト部１０５ａの下端部は、パターン配線１０５ｂに接続された構成とされている。尚、以下の説明において、図中矢印Ｘ１で示す方向が上方向で、図中矢印Ｘ２で示す方向が下方向であるとする。
【００３２】
一方、パターン配線１０５ｂは、封止樹脂１０６の面方向（図中、左右方向及び紙面に対して上下方向）に、所定のパターンで延出するよう形成されている。このパターン配線１０５ｂの下面は、封止樹脂１０６の下面１０６ｂ（請求項に記載された第１の面に相当）から露出している。
【００３３】
パターン配線１０５ｂの下面１０６ｂから露出した面には、Ｎｉ層１０２ｂとＡｕ層１０２ａが順次積層された電極１０２と、同じくＮｉ層１１２ｂとＡｕ層１１２ａが順次積層されたテストパッド１１２が形成されている。後述するように、この電極１０２とテストパッド１１２は一括的に形成される。
【００３４】
電極１０２は、封止樹脂１０６の下面１０６ｂに設けられたソルダーレジスト１１９に形成された開口部１１９Ａを介して外部に露出している。また、テストパッド１１２は、ソルダーレジスト１１９に形成された開口部１１９Ｂを介して外部に露出している。本実施例では、電極１０２にはんだボールよりなる外部接続端子１２０が配設された構成とされている。
【００３５】
また、パターン配線１０５ｂのポスト部１０５ａの形成位置より内側上面位置には、ボンディングパッド１０８が形成されている。このボンディングパッド１０８は、パターン配線１０５ｂの上面に、Ｎｉ層１０８ｂとＡｕ層１０８ａとを積層した構成とされている。
【００３６】
半導体チップ１１０は、封止樹脂１０６の内部に埋設された構成とされている。本実施例では半導体チップ１１０はフェイスアップとされており、上面に形成された電極パッド（図示せず）と配線１０５に形成されたボンディングパッド１０８との間にはワイヤーボンディング法によりワイヤー１１１が配設されている。これにより、半導体チップ１１０は、ワイヤー１１１を介して配線１０５（ポスト部１０５ａ，パターン配線１０５ｂ）と電気的に接続された構成となる。
【００３７】
尚、半導体チップ１１０の下部にはダイアタッチフィルム層１１０Ａが設けられており、このダイアタッチフィルム層１１０Ａの下面はソルダーレジスト１１９と対峙した構成となっている。また、本実施例ではワイヤーボンディング法により半導体チップ１１０と配線１０５とを接続する構成としたが、半導体チップ１１０を配線１０５にフリップチップボンディングにより接続することも可能である。この場合、ダイアタッチフィルム層１１０Ａは不要となる。
【００３８】
封止樹脂１０６は、後述するように液状の樹脂を硬化させたものである。この封止樹脂１０６の材料としては、例えばエポキシ系の液状ポッティング材や液状モールディング材を用いることができ、また液晶ポリマーを用いることも可能である。
【００３９】
この封止樹脂１０６は、配線１０５、半導体チップ１１０、及びワイヤー１１１を覆うように形成される。しかしながら、配線１０５を構成するポスト部１０５ａの上面（電極１１８が形成されている）、配線１０５を構成するパターン配線１０５ｂの底面、及び半導体チップ１１０の下部に配設されたダイアタッチフィルム層１１０Ａの下面は、封止樹脂１０６から露出した構成となっている。
【００４０】
ソルダーレジスト層１１７は前記のように封止樹脂１０６の上面１０６ａに形成され、ソルダーレジスト１１９は封止樹脂１０６の下面１０６ｂに形成される。尚、本実施例では、電極１０２に外部接続端子１２０を形成しているが、電極１１８に外部接続端子１２０を形成する構成としてもよい。
【００４１】
図１に示す例では、上部に位置する半導体パッケージ１００の外部接続端子１２０が下部に位置する半導体パッケージ１００の電極１１８に接合することにより、一対の半導体パッケージ１００は三次元実装された構成となる。この際、上部に位置する半導体パッケージ１００と、下部に位置する半導体パッケージ１００との間には、樹脂からなるＮＣＦ１２７(Non-Conductive Film)が配設される。
【００４２】
このＮＣＦ１２７は、上下一対の半導体パッケージ１００を接合する際、予め下部に位置する半導体パッケージ１００のソルダーレジスト１１７上に配設しておき、上部に位置する半導体パッケージ１００の外部接続端子１２０を下部に位置する半導体パッケージ１００の電極１１８に接合する際に同時に硬化させる。尚、このＮＣＦ１２７は必ずしも設ける必要がないものである。
【００４３】
上記構成とされた半導体パッケージ１００は、従来の半導体パッケージ１００と異なり樹脂基板を用いていないため、半導体パッケージ１００の薄型化及び低コスト化を図ることができる。また、パターン配線１０５ｂには、外部接続端子１２０が設けられる電極１０２と共に、試験用のテストパッド１１２が形成されるため、このテストパッド１１２を用いて封止された半導体チップ１１０の良否判定（ＫＧＤ）を行うことが可能となる。更に本実施例では、配線１０５を構成するポスト部１０５ａは、断面の直径が常に等しい円柱形状を有し、かつめっき法により形成されている。このため、例えばレーザ等を用いて形成された円錐形状の開口にビアプラグを形成する構成に比べ、電気的特性を高めることができる。
【００４４】
次に、上記構成とされた半導体パッケージ１００の製造方法について、図２〜図１４を用いて説明する。
【００４５】
先ず、図２示す工程にでは、導電材料（例えばＣｕ）よりなる支持基板１０１を準備する。そして、この支持基板１０１上に電解めっき法を用いてストップ層１２１を形成する。
【００４６】
このストップ層１２１は、厚さが０．１〜０．２μｍのＡｕ層１２１ａと、厚さが０．１〜３μｍのＮｉ層１２１ｂとを支持基板１０１を電極として電解めっき法を用いて順次積層形成したものである。この際、上記の電解めっき及び以後の工程の電解めっきにおいては、支持基板１０１及びストップ層１２１が通電経路となるため、支持基板１０１は導電材料であることが好ましく、また例えばＣｕのような低抵抗の材料であると更に好ましい。
【００４７】
続く図３に示す工程では、ストップ層１２１が形成された支持基板１０１上にパターン配線１０５ｂが形成される。具体的には、パターン配線１０５ｂは、フォトリソグラフィ法にてフォトレジストパターン（図示せず）を形成し、このレジストパターンをマスクにして電解めっきによりＣｕを析出させ、その後にレジストパターンを除去することにより形成される。また本実施例では、後述する半導体チップ１１０が搭載される中央部分を除き、パターン配線１０５ｂはその周囲に形成されている。
【００４８】
次に、図４に示す工程では、パターン配線１０５ｂの内側位置（中央寄りの位置）にボンディングパッド１０８が形成される。このボンディングパッド１０８は、パターン配線１０５ｂ上にフォトレジストパターンを形成し、このフォトレジストパターンをマスクとしてＮｉ層１０８ｂとＡｕ層１０８ａを電解めっき法を用いて順次積層形成したものである。
【００４９】
次に、図５に示す工程では、パターン配線１０５ｂを覆うように、支持基板１０１上にフォトレジストパターン１０３が形成される。このフォトレジストパターン１０３は、先ず支持基板１０１上にスピナー等を用いて所定の厚さでフォトレジストを塗布し、このフォトレジストをフォトリソグラフィ法にて成形することにより、開口部１０３Ａを有したフォトレジストパターン１０３を形成する。
【００５０】
次に、図６に示す工程では、このフォトレジストパターン１０３をマスクにして電解めっきによりＣｕを析出させ、開口部１０３Ａ内にポスト部１０５ａを析出させる。これにより、ポスト部１０５ａとパターン配線１０５ｂとよりなる配線１０５が形成される。
【００５１】
このようにして形成されたポスト部１０５ａは、図中上下方向（製造され半導体パッケージ１００の厚さ方向）に延在した構成となる。また、その下端部はパターン配線１０５ｂと一体的に接続した構成となり、上端部は開口部１０３Ａから外部に露出した構成となっている。
【００５２】
次に、ポスト部１０５ａの開口部１０３Ａから露出した端部に、電極１１８を形成する。この電極１１８は、Ｎｉ層１１８ｂとＡｕ層１１８ａを電解めっき法を用いて順次積層することにより形成される。上記のようにしてポスト部１０５ａ（配線１０５）及び電極１１８が形成されると、フォトレジストパターン１０３は除去される。図７は、フォトレジストパターン１０３が除去された状態を示している。
【００５３】
次に、図８に示す工程では、半導体チップ１１０をストップ層１２１に搭載する処理を行う。具体的には、半導体チップ１１０をダイアタッチフィルム層１１０Ａを用いてフェイスアップでストップ層１２１に固定する。
【００５４】
これ続いて、ワイヤーボンディング装置を用いて、半導体チップ１１０に形成されている電極パッドと配線１０５に形成されているボンディングパッド１０８とをワイヤー１１１で接続する。これにより、半導体チップ１１０と配線１０５は、電気的に接続された構成となる。本実施例では、半導体チップ１１０の搭載にワイヤーボンディング法を用いているため、安価でかつ高い信頼性をもって半導体チップ１１０を配線１０５に接続することができる。
【００５５】
次に、図９に示す工程では、封止樹脂１０６を形成する。本実施例では、封止樹脂１０６の材料として液体樹脂を用いたことを特徴としている。液体樹脂としては、エポキシ系の液状ポッティング材や液状モールディング材を用いることができ、また液晶ポリマーを用いることも可能である。尚、液体樹脂として液状ポッティング材や液状モールディング材を用いた場合には、支持基板１０１上に配設した後に硬化処理を行う。
【００５６】
このように、封止樹脂１０６として液体樹脂を用いることにより、パターン配線１０５ｂ上に多数のポスト部１０５ａが厚さ方向（図中、上方向）に延出するように形成されていても、液状樹脂は円滑にポスト部１０５ａ間に進行する。このため、多数のポスト部１０５ａが存在しても、封止樹脂１０６内に空隙が形成されることはなくなり、配線１０５及び半導体チップ１１０等を確実に封止することができる。また、封止樹脂１０６の材料として液体樹脂を用いることにより、半導体チップ１１０とパターン配線部１０５ｂとをワイヤー接続しても、ワイヤー１１１が液体樹脂の配設時に変形されることはなく、歩留まりの向上を図ることができる。
【００５７】
尚、封止樹脂１０６の配設後、電極１１８を確実に封止樹脂１０６から露出するため、封止樹脂１０６の上面１０６ａに対して研磨処理を実施してもよい。
【００５８】
次に、図１０に示す工程では、支持基板１０１をエッチングにより除去する処理を行う。この際、エッチング液としては、支持基板１０１（Ｃｕ）は溶解するが、ストップ層１２１は溶解しないエッチング液を用いる。これにより、支持基板１０１の除去はストップ層１２１により停止されるため、エッチング液がストップ層１２１より内側の層（配線１０５，封止樹脂１０６，半導体チップ１１０等）に影響を及ぼすことを防止できる。また、支持基板１０１の除去における除去処理の管理が容易となり、半導体パッケージ１００の製造の簡単化を図ることができる。
【００５９】
尚、支持基板１０１が除去されることにより、封止樹脂１０６を支持する部材は存在しない構成となるが、支持基板１０１が除去された時点で封止樹脂１０６は硬化して所定の剛性を確保している。従って、支持基板１０１が存在しなくても、これより後の各工程を実施することは可能である。
【００６０】
次に、図１１に示す工程では、封止樹脂１０６の上面１０６ａにレジストパターン１２５を形成すると共に、下面１０６ｂにレジストパターン１２６を形成する。レジストパターン１２５は、上面１０６ａの全面に形成される。これに対して、下面１０６ｂに形成されるレジストパターン１２６は、フォトリソグラフィ法を用いて成形されることにより、外部接続端子１２０が後に接続される電極１０２の形成位置、及びテストパッド１１２の形成位置にのみ形成される。
【００６１】
次に、このレジストパターン１２５，１２６をマスクにして、ストップ層１２１（Ａｕ層１２１ａ，Ｎｉ層１２１ｂ）のエッチング処理を実施する。これにより、ストップ層１２１は電極１０２及びテストパッド１１２を残し、他の部分は除去される。続いて、レジストパターン１２５，１２６を除去する。図１２は、レジストパターン１２５，１２６が除去された状態を示している。
【００６２】
上記のように本実施例では、支持基板１０１の除去処理においては、支持基板１０１の除去をストップする機能を奏したストップ層１２１を用い、これを成形処理することにより電極１０２及びテストパッド１１２を形成する構成としている。このため、ストップ層１２１と別個に導電膜を形成して電極１０２及びテストパッド１１２を形成する方法に比べ、製造工程の簡単化を図ることができる。
【００６３】
尚、ポスト部１０５ａの上端部に形成されている電極１１８（Ａｕ層１１８ａとＮｉ層１１８ｂとよりなる）は、レジストパターン１２５により保護されている。このため、ストップ層１２１のエッチング時に、電極１１８が除去されるようなことはない。
【００６４】
次に、図１３に示す工程では、封止樹脂１０６の上面１０６ａにソルダーレジスト１１７を形成すると共に、封止樹脂１０６の下面１０６ｂにソルダーレジスト１１９を形成する。ソルダーレジスト１１７は上面１０６ａの略全面を覆うが、電極１１８と対向する位置には開口部１１７Ａが形成される。よって、電極１１８は開口部１１７Ａを介して外部に露出した構成となる。
【００６５】
また、ソルダーレジスト１１９は、封止樹脂１０６の下面１０６ｂ、パターン配線１０５ｂの下面、及びダイアタッチフィルム層１１０Ａを覆うように形成される。しかしながら、ソルダーレジスト１１９の電極１０２と対向する位置には開口部１１９Ａが形成され、テストパッド１１２と対向する位置には開口部１１９Ｂが形成される。よって、電極１０２は開口部１１９Ａを介して、またテストパッド１１２は開口部１１９Ｂを介して外部に露出した構成となる。
【００６６】
次に、図１４に示す工程において、はんだボールを接合して電極１０２に外部接続端子１２０を形成することで、図１に示す半導体パッケージ１００を形成することができる。
【００６７】
上記した本実施例に係る製造方法では、前記したようにフォトレジストパターン１０３を用いてポスト部１０５ａをめっき法で形成する。このため、ポスト部１０５ａを形成するためフォトレジストパターン１０３に形成される開口部１０３Ａは、フォトリソグラフィ技術を用いて形成されるため、高精度で高アスペクト比を有したパターンとすることができる。
【００６８】
このように、フォトレジストパターン１０３を用いてポスト部１０５ａをめっき形成することにより、精度の高いポスト部１０５ａを形成することが可能となる。よって、図１に示すように複数の半導体パッケージ１００を積層して三次元実装する場合であっても、外部接続端子１２０と電極１１８との接続を確実に行うことができる。
【００６９】
また、上記のように高アスペクト比を有した開口部１０３Ａによりポスト部１０５ａが形成されることにより、ポスト部１０５ａの断面積は厚さ方向に渡り常に均一な円柱形状となり、電気的特性の良好な配線とすることができ、高周波信号に対しても十分に対応することができる。
【００７０】
尚、上記した半導体パッケージの製造方法では、図示の便宜上、一つの支持基板１０１から１個の半導体パッケージ１００が製造される手順を図示して説明したが、実際はいわゆる多数個取りが行われる。即ち、一つの支持基板１０１上に多数の半導体パッケージ１００を形成し、図１４に示した工程後に、所定位置で封止樹脂１０６やソルダーレジスト１１７，１１９を切断して個々の半導体パッケージ１００を製造するものである。
【００７１】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００７２】
具体的には、上記した実施例ではストッパ層１２１として、Ｎｉ層１１２ｂと共に貴金属であるＡｕ層１１２ａを使用した構成とした。しかしながら、Ａｕ等の貴金属を用いると、半導体パッケージ１００の製造コストが上昇することが考えられる。そこで、ストッパ層１２１としてＮｉ層のみを用いる構成としてもよい。但し、この場合には、例えば図１３に示した工程において、ソルダーレジスト１１９を形成した後、電極１０２、テストパッド１１２のニッケル層１２１ｂ上に、無電解めっきを施しＡｕ層１２１ａを形成する。
【図面の簡単な説明】
【００７３】
【図１】図１は、本発明の一実施例である配線基板の製造方法により製造された配線基板を示す断面図である。
【図２】図２は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１）である。
【図３】図３は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その２）である。
【図４】図４は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その３）である。
【図５】図５は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その４）である。
【図６】図６は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その５）である。
【図７】図７は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その６）である。
【図８】図８は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その７）である。
【図９】図９は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その８）である。
【図１０】図１０は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その９）である。
【図１１】図１１は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１０）である。
【図１２】図１２は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１１）である。
【図１３】図１３は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１２）である。
【図１４】図１４は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１３）である。
【符号の説明】
【００７４】
１００  配線基板
１０１  支持基板
１０２  電極
１０３  レジストパターン
１０５  配線
１０５ａ  ポスト部
１０５ｂ  パターン配線
１０６  封止樹脂
１０８  ボンディングパッド
１１０  半導体チップ
１１１  ワイヤー
１１２  テストパッド
１１７，１１９  ソルダーレジスト
１１８  電極
１２０  外部接続端子
１２１  ストップ層
１２５，１２６  レジストパターン
【図１】
0004541253.tif 000002
【図２】
0004541253.tif 000003
【図３】
0004541253.tif 000004
【図４】
0004541253.tif 000005
【図５】
0004541253.tif 000006
【図６】
0004541253.tif 000007
【図７】
0004541253.tif 000008
【図８】
0004541253.tif 000009
【図９】
0004541253.tif 000010
【図１０】
0004541253.tif 000011
【図１１】
0004541253.tif 000012
【図１２】
0004541253.tif 000013
【図１３】
0004541253.tif 000014
【図１４】
0004541253.tif 000015