【事件の表示】
　平成　１年特許願第２５８２０５号「半導体装置」拒絶査定に対する審判事件［平成　３年　５月２２日出願公開、特開平　３−１２０７５２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１年１０月３日の出願であって、その請求項１に係る発明は、特許請求の範囲の請求項１に記載された次のとおりのものと認める。（以下、「本願発明」という。）
「第１の酸化膜を含む基板と、
　前記第１の酸化膜の上に形成された第１の導電型の不純物を含む半導体領域であって、第２の導電型の不純物を含む第１のソース領域及び第１のドレイン領域を有する第１の半導体領域と、
　前記第１の半導体領域の上に形成された第１のゲート絶縁膜と、
　前記第１のゲート絶縁膜の上に形成された第１のゲート電極と、
　前記第１の半導体領域の側面に形成された第１の熱酸化膜と、
　前記第１の酸化膜の上に形成された第２の導電型の不純物を含む半導体領域であって、第１の導電型の不純物を含む第２のソース領域及び第２のドレイン領域を有する第２の半導体領域と、
　前記第２の半導体領域の上に形成された第２のゲート絶縁膜と、
　前記第２のゲート絶縁膜の上に形成された第２のゲート電極と、
　前記第２の半導体領域の側面に形成された第２の熱酸化膜と、
　前記第１の熱酸化膜と前記第２の熱酸化膜との間に埋め込まれた絶縁膜と、を有する半導体装置であって、
　前記第１のソース領域及び前記第１のドレイン領域のいずれか一方に隣接して形成され、前記第１の半導体領域よりも濃度の高い前記第１の導電型の不純物を含む第１の不純物拡散層と、
　前記第２のソース領域及び前記第２のドレイン領域のいずれか一方に隣接して形成され、前記第２の半導体領域よりも濃度の高い前記第２の導電型の不純物を含む第２の不純物拡散層と、を有することを特徴とする半導体装置。」
　
２．当審の拒絶理由
　一方、当審において平成１３年７月９日付けで通知した拒絶の理由の概要は、本願の請求項１〜６に係る発明は、その出願前日本国内において頒布された刊行物である、特開昭５９−２３１８３３号公報（以下、「引用例１」という。）、特開昭６１−２６９３２９号公報（以下、「引用例２」という。）、特開昭６２−１０４１６０号公報（以下、「引用例３」という。）、特開昭６３−１８６４６３号公報（以下、「引用例４」という。）、特開昭６４−２３５０号公報（以下、「引用例５」という。）、及び特開昭６２−１８７５４号公報（以下、「引用例６」という。）に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
　
３．引用例
　そして、上記引用例１（特開昭５９−２３１８３３号公報）には、「上記プロセスによって半導体基体内に基体表面から一定の深さに形成された第１の絶縁膜３と表面から第１の絶縁膜に接続する縦方向の第２の絶縁膜７とにより相互に分離された半導体の島領域２ａ，２ｂ・・・が得られる。これら島領域内に選択的に不純物拡散により半導体素子を形成するとともに各半導体素子の各電極に接続する配線を形成することにより所要とする半導体集積回路装置（ＩＣ，ＬＳＩ）を実現することができる。」（第２頁右下欄第６〜１４行）こと、「第１４図は本発明の他の一つの実施例であって、分離された半導体領域にＭＯＳ素子を形成した場合、すなわち一つの島領域２ａ内にｎチャネルＭＯＳＦＥＴを形成し、他の一つの島領域２ｂ内にＰチャネルＭＯＳＦＥＴを形成した場合の例を示すものである。
　これら島領域２ａ、２ｂにおいて、基体となる半導体層の導電型がｎ型である場合、このうち領域２ａに対してはＰ型の不純物イオン打込みによりＰ型ウエルが形成され、このＰ型ウエル内にｎ＋型選択拡散によりソース、ドレイン領域１６が形成され、他方ウエルの形成されないｎ型層（２ｂ）内にＰ＋型選択拡散によりソースドレイン領域１７が形成されている。ソース・ドレイン間の半導体領域表面には薄い絶縁膜を介してゲート電極Ｇが形成され、各ソース・ドレインには低抵抗接続する電極Ｓ，Ｄが設けられている。」（第３頁左上欄第１３行〜同頁右上欄第９行）ことが第１図〜第６図、第１４図と共に記載されている。
　また、上記引用例２（特開昭６１−２６９３２９号公報）には、「従来の技術
　ＭＯＳ型トランジスターあるいは、バイポーラ型トランジスタより成る超ＬＳＩ集積回路においては、各素子間の分離層を微細にかつ寄生容量を少く形成することが回路動作速度を高めるために重要である。この素子分離層はＰ−ｎ接合により形成される場合と、誘電体により形成される場合とがあり、後者の方が特性上優れているが、その製造方法は一般に複雑で技術的な困難があつた。そして、このような誘電体の素子分離層形成方法の中では、シリコン（Ｓｉ）基板に酸素イオンを注入して形成する方法が比較的簡単で、量産に適したものとされてきた。以下その製造方法について第２図（ａ）〜（ｅ）の工程順断面図によつて説明する。
　例えばｎチヤンネルＭＯＳ集積回路の製造に際しては、第２図（ａ）に示すようにＰ型Ｓｉ基板（１）を用意し、この基板の表面から酸素イオン（Ｏ２＋）を加速エネルギー４００ＫｅＶで、注入量１．２×１０　個／ｃｍ２だけ注入し、１１５０℃の温度でアニールして、第２図（ｂ）に示すごとく深さ約０．５μｍ厚さ約０．５μｍの埋込みＳｉＯ２層（２）を形成する。この埋込ＳｉＯ２層（２）に関し上部Ｓｉ層（１’）はアニールによつて再結晶化され、酸素イオン注入による欠陥は除去される。この酸素イオン注入法によれば、上部Ｓｉ層（１’）によつて各素子を作り、他素子との分離を行うため、第２図（ｃ）に示すように設定された各素子間のＳｉ層をエツチング法により除去し、第２図（ｄ）のように、残つたＳｉ層（１”）の表面および側面に熱酸化法により酸化膜（３）を設ける。この方法によつて第２図（ｅ）に示すように底面及び側面がＳｉＯ２膜（２）及び（３）によりそれぞれ囲まれた分離Ｓｉ層が形成される。分離されたＳｉ層を素子領域として、これにゲート酸化膜（４）、ゲート電極（５）、ソース・ドレイン拡散領域（６）を形成することによりＭＯＳトランジスタが構成される。さらに層間絶縁膜（７）の上に素子の金属配線（８）が形成される。
　発明が解決しようとする問題点
　上述した従来の技術による素子領域の形成方法では、第２図（ｅ）に示すとおり、素子分離領域の溝（１１）の部分で凹凸が存在するため、この表面に層間絶縁膜（７）を介して金属配線（８）を形成したとき、その配線のステツプカバレージが悪いため抵抗が高くなつたり、断線を生じて、不都合であつた。」（第２頁左上欄第７行〜同頁左下欄第１２行）ことが第２図と共に記載されている。
　また、上記引用例３（特開昭６２−１０４１６０号公報）には、「第１図は相補型ＭＩＳ（ＣＭＯＳ）ＩＣにおける本発明の一実施例を模式的に示す平面図（ａ），Ａ−Ａ矢視断面図（ｂ），Ｂ−Ｂ矢視断面図（ｃ）及びＣ−Ｃ矢視断面図（ｄ）である。
　同図において、１はシリコン基板、２は厚さ１μｍ程度の二酸化シリコン（ＳｉＯ２）絶縁膜、３は厚さ０．５μｍ程度でキャリア濃度１０１５〜１０１６ｃｍ−３程度のｐ−型単結晶シリコン島状基体、４は厚さ０．５μｍ程度でキャリア濃度１０１５〜１０１６ｃｍ−３程度のｎ−型単結晶シリコン島状基体、５はゲートＳｉＯ２膜、６ａ，６ｂ，６ｃ，６ｄは例えば多結晶シリコンよりなるゲート電極（配線）、７ａ，７ｂ，７ｃ，７ｄはソース若しくはドレインになるキャリア濃度１０２０ｃｍ−３程度の第１，第２，第３，第４のｎ＋型領域、８ａ，８ｂ，８ｃ，８ｄ，８ｅはソース若しくはドレインになるキャリア濃度１０２０ｃｍ−３程度の第１，第２，第３，第４第５のｐ＋型領域、９ａ，９ｂはｐ−型基体自体よりなりチャネルが形成されるｐ−型領域、１０ａ，１０ｂはｎ−型基体自体よりなりチャネルが形成されるｎ−型領域、１１はキャリア濃度１０１７ｃｍ−３程度，幅３〜４μｍ程度のｐ型チャネル・ストッパ領域、１２はキャリア濃度１０１７ｃｍ−３程度，幅３〜４μｍ程度のｎ型チャネル・ストッパ領域、１３は不純物ブロック用ＳｉＯ２膜、１４は燐珪酸ガラス（ＰＳＧ）絶縁膜、１５はコンタクト窓、１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ，１６ｈ，１６ｉ、１６ｊ、１６ｋはそれぞれ異なるアルミニウム配線、ＮＴ１，ＮＴ２，ＮＴ３はｎチャネルＭＯＳトランジスタ、ＰＴ１，ＰＴ２，ＰＴ３はｐチャネルＭＯＳトランジスタを示す。」（第２頁右下欄最終行〜第３頁右上欄第８行）こと、「複数のＭＯＳトランジスタを一基体上に集積し、且つ上記ラッチアップ現象を防止するために本発明に係わる構造においては、図示のように、ＳｉＯ２絶縁膜２上にｐ−型単結晶シリコン島状基体３とｎ−型単結晶シリコン島状基体４とが設けられ、該ＩＣに用いられるｎチャネルＭＯＳトランジスタＮＴ１，ＮＴ２，ＮＴ３等が総てｐ−型単結晶シリコン島状基体３に形成され、又ｐチャネルＭＯＳトランジスタＰＴ１，ＰＴ２，ＰＴ３等が総てｎ−型単結晶シリコン島状基体４に形成される。このようにｎチャネルＭＯＤトランジスタとｐチャネルＭＯＳトランジスタを異なる島状領域に形成したのは、公知のラッチアップ現象を防止して該ＩＣの信頼性を向上するためである。」（第３頁左下欄８行〜同頁右下欄第１行）ことが第１図と共に記載されている。
　また、上記引用例４（特開昭６３−１８６４６３号公報）には、「次に、本発明について第１図を参照して説明する。Ｐ＋基板（不純物濃度〜１０１９ｃｍ−３）１０とＰ−エピタキシャル層（不純物濃度〜１０１５ｃｍ−３）１１がある。接地されたｎ＋ソース１８、ｎ＋ドレイン１７（いずれも不純物濃度〜１０２１ｃｍ−３）、ゲート２０からなる第１のＦＥＴ（電界効果トランジスタ）と、ＶＤＤを受けるＰ＋ドレイン１３（いずれも不純物濃度〜１０２１ｃｍ−３）、ゲート１９からなる第２のＦＥＴが酸化物２１（厚さ約７０００Å）によって分離されている。第２のＦＥＴの直下にはｎウェル領域（不純物濃度〜１０１６ｃｍ−３）１５がある。また基板電位（接地）を与えるＰ＋拡散層１２、ウェル電位（ＶＤＤ）を与えるｎ＋拡散層１６がある。」（第２頁右上欄第５〜１８行）こと、「第４図は、・・・また基板電位（ＶＤＤ）を与えるｎ＋拡散層１６、ウェル電位（接地）を与えるＰ＋拡散層１２がある。」（第２頁左下欄第７行〜同頁右下欄第１行）ことが第１図、第４図と共に記載されている。
　また、上記引用例５（特開昭６４−２３５０号公報）には、「またソース１２ｂは低圧電源の高電位電源配線１５ａに接続されており、また濃いｎ型拡散層１３ａも低電圧源の高電位電源配線１５ａに接続されていて、この近傍のｎ型エピタキシャル層３の電位を固定する役割を負っている。」（第２頁左下欄第４〜８行）こと、「また濃いＰ型領域１２ｃがソース１３ｂに隣接して設けられソース１３ｂとともに、低電圧源の低電位電源配線１６ａに接続されＰウェル７の電位を固定する役割を負っている。」（第２頁左下欄第１４〜１７行）ことが第１図と共に記載されている。
　
４．対比・判断
　そこで、本願発明と上記引用例３に記載の発明とを対比すると、両者はいずれも半導体装置に関する発明であり、引用例３記載の発明の「二酸化シリコン（ＳｉＯ２）絶縁膜２」、「ｐ−型単結晶シリコン島状基体３」、「ｎ−型単結晶シリコン島状基体４」、「燐珪酸ガラス（ＰＳＧ）絶縁膜１４」は、それぞれ本願発明の「第１の酸化膜」、「第１の半導体領域」、「第２の半導体領域」、「第１の半導体領域の側面に形成された酸化膜と第２の半導体領域の側面に形成された酸化膜との間に埋め込まれた絶縁膜」に相当しており、また、上記引用例３に記載の「ｐ−型単結晶シリコン島状基体３」と「ｎ−型単結晶シリコン島状基体４」とは、それぞれソース領域、ドレイン領域、ゲート絶縁膜、ゲート電極を備えているので、両者は、「第１の酸化膜を含む基板と、
　前記第１の酸化膜の上に形成された第１の導電型の不純物を含む半導体領域であって、第２の導電型の不純物を含む第１のソース領域及び第１のドレイン領域を有する第１の半導体領域と、
　前記第１の半導体領域の上に形成された第１のゲート絶縁膜と、
　前記第１のゲート絶縁膜の上に形成された第１のゲート電極と、
　前記第１の半導体領域の側面に形成された酸化膜と、
　前記第１の酸化膜の上に形成された第２の導電型の不純物を含む半導体領域であって、第１の導電型の不純物を含む第２のソース領域及び第２のドレイン領域を有する第２の半導体領域と、
　前記第２の半導体領域の上に形成された第２のゲート絶縁膜と、
　前記第２のゲート絶縁膜の上に形成された第２のゲート電極と、
　前記第２の半導体領域の側面に形成された酸化膜と、
　前記第１の半導体領域の側面に形成された酸化膜と前記第２の半導体領域の側面に形成された酸化膜との間に埋め込まれた絶縁膜と、を有する半導体装置。」の点で一致し、次の点で相違している。
（１）第１及び第２の半導体領域の側面に形成された酸化膜が、本願発明では、熱酸化膜であるのに対して、上記引用例３に記載の発明では、不純物ブロック用ＳｉＯ２膜からなる酸化膜である点（以下、「相違点１」という。）。
（２）本願発明では、「前記第１のソース領域及び前記第１のドレイン領域のいずれか一方に隣接して形成され、前記第１の半導体領域よりも濃度の高い前記第１の導電型の不純物を含む第１の不純物拡散層と、前記第２のソース領域及び前記第２のドレイン領域のいずれか一方に隣接して形成され、前記第２の半導体領域よりも濃度の高い前記第２の導電型の不純物を含む第２の不純物拡散層とを有する」のに対して、上記引用例３に記載の発明は、これら第１及び第２の不純物拡散層を有していない点（以下、「相違点２」という。）。
　そこで、前記相違点について検討する。
　まず、相違点１について検討すると、上記引用例２に記載の発明には、「第２図（ｄ）のように、残ったＳｉ層（１”）の表面及び側面に熱酸化法により酸化膜（３）を設ける」ことが、記載されている。この残ったＳｉ層（１”）は、分離されたＳｉ層として複数の素子領域となり、本願発明の第１又は第２の半導体領域に相当している。また、上記複数の素子領域の内の隣り合う２つの素子領域の側面の間に注目すると、それぞれの素子領域の側面に設けられた熱酸化法による酸化膜（３）の間には、本願発明の埋め込まれた絶縁膜に相当する層間絶縁膜（７）が設けられている。
　してみると、上記側面に設けられた熱酸化法による酸化膜、すなわち熱酸化膜は、本願発明の第１又は第２の熱酸化膜に相当する。
　したがって、半導体領域の側面に形成された酸化膜として、上記引用例３に記載の不純物ブロック用ＳｉＯ２膜からなる酸化膜に換えて、上記引用例２に記載の熱酸化膜を採用することは、当業者が必要により適宜なし得た程度のことと認められる。
　次に、相違点２について検討すると、半導体技術分野において、ソース領域及びドレイン領域のいずれか一方に隣接して形成され、これらのソース領域及びドレイン領域を有する半導体領域よりも濃度の高い前記半導体領域と同じ導電型の不純物を含む不純物拡散層を設けることは、周知技術であり、例えば、上記引用例４のＰ＋拡散層１２、ｎ＋拡散層１６、上記引用例５の濃いｎ型領域１３ａ、濃いＰ型領域１２ｃとして記載されている。
　そして、このような不純物拡散層を、ソース領域及びドレイン領域を有する半導体領域である、上記引用例３に記載のｐ−型単結晶シリコン島状基体、ｎ−型単結晶シリコン島状基体、あるいは、上記引用例１に記載の相互に分離された半導体の島領域の、ソース領域及びドレイン領域のいずれか一方に隣接して形成することは、当業者が装置の設計上適宜なし得た程度の事項であり、格別なものとは認められない。
　また、本願発明の作用効果も、当業者の予測を越えるものとは認められない。
　
５．むすび
　したがって、本願発明は、引用例１〜３に記載された発明及び引用例４、５に記載のような周知技術に基づいて当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。