【手続補正書】
【提出日】平成18年2月6日(2006.2.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１半導体素子と、前記第１半導体素子と同じチャンネル型の第２半導体素子とを備える、半導体装置であって、
前記第１半導体素子は、
半導体基板に設けられる第１活性領域と、
前記第１活性領域の上に、第１ゲート絶縁膜を介在して設けられる第１ゲート電極と、
前記第１活性領域において、前記第１ゲート電極を挟み込むように設けられ、前記第１活性領域の導電型と同じ導電型を有する一対の第１不純物拡散領域と、
それぞれの前記第１不純物拡散領域内において、前記第１不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第１不純物拡散領域と同じ導電型を有する第２不純物拡散領域と、
それぞれの前記第２不純物拡散領域内において、前記第２不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第２不純物拡散領域とは異なる導電型を有する第３不純物拡散領域と、
それぞれの前記第３不純物拡散領域内において、前記第３不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第５不純物拡散領域と同じ導電型を有する第４不純物拡散領域と、を備え、
前記第２半導体素子は、半導体基板に設けられ、前記第１活性領域と同じ導電型の第３活性領域と、
前記第２活性領域の上に、第２ゲート絶縁膜を介在して設けられる第２ゲート電極と、
前記第１不純物拡散領域に対応し、前記第１不純物拡散領域と同じ導電型を有する一対の第５不純物拡散領域と、
前記第３不純物拡散領域に対応し、前記第３不純物拡散領域と同じ導電型を有する第６不純物拡散領域と、
前記第４不純物拡散領域に対応し、前記第４不純物拡散領域と同じ導電型を有する第７不純物拡散領域と、を備え、
前記第１半導体素子は、メモリセル領域に用いられるトランジスタを構成し、
前記第２半導体素子は、周辺回路領域に用いられるトランジスタを構成し、
前記第１半導体素子の前記第１不純物拡散領域と前記第２不純物拡散領域との第１総不純物濃度が、前記第２半導体素子の第５不純物拡散領域の第２総不純物濃度よりも高く設けられる、半導体装置。
【請求項２】  前記第１ゲート電極の下方の前記第１活性領域からなるチャネル領域の幅は、１μｍ以下であり、前記第２ゲート電極の下方の前記第１活性領域からなるチャネル領域の幅は、１μｍ以上である、請求項１に記載の半導体装置。
【請求項３】  第１半導体素子と、前記第１半導体素子と同じチャンネル型の第２半導体素子とを備える、半導体装置であって、
前記第１半導体素子は、
半導体基板に設けられる第１活性領域と、
前記第１活性領域の上に、第１ゲート絶縁膜を介在して設けられる第１ゲート電極と、
前記第１活性領域において、前記第１ゲート電極を挟み込むように設けられ、前記第１活性領域の導電型と同じ導電型を有する一対の第１不純物拡散領域と、
それぞれの前記第１不純物拡散領域内において、前記第１不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第１不純物拡散領域と同じ導電型を有する第２不純物拡散領域と、
それぞれの前記第２不純物拡散領域内において、前記第２不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第２不純物拡散領域とは異なる導電型を有する第３不純物拡散領域と、
それぞれの前記第３不純物拡散領域内において、前記第３不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第５不純物拡散領域と同じ導電型を有する第４不純物拡散領域と、を備え、
前記第２半導体素子は、半導体基板に設けられ、前記第１活性領域と同じ導電型の第３活性領域と、
前記第２活性領域の上に、第２ゲート絶縁膜を介在して設けられる第２ゲート電極と、
前記第１不純物拡散領域に対応し、前記第１不純物拡散領域と同じ導電型を有する一対の第５不純物拡散領域と、
前記第３不純物拡散領域に対応し、前記第３不純物拡散領域と同じ導電型を有する第６不純物拡散領域と、
前記第４不純物拡散領域に対応し、前記第４不純物拡散領域と同じ導電型を有する第７不純物拡散領域と、を備え、
前記第１半導体素子は、第１のしきい値電圧を有し、
前記第２半導体素子は、前記第１のしきい値電圧より低い第２のしきい値電圧を有し、
前記第１半導体素子の前記第１不純物拡散領域と前記第２不純物拡散領域との第１総不純物濃度が、前記第２半導体素子の第５不純物拡散領域の第２総不純物濃度よりも高く設けられ、
前記第１半導体素子の前記第１ゲート電極の下方の前記第１活性領域の不純物濃度分布と、前記第２半導体素子の前記第２ゲート電極の下方の前記第２活性領域の不純物濃度分布とは略同一である、半導体装置。
【請求項４】  前記第１ゲート電極の下方の前記第１活性領域からなるチャネル領域から前記第１総不純物濃度の不純物濃度ピークまでの不純物濃度の総和が、前記第２ゲート電極の下方の前記第２活性領域からなるチャネル領域から前記第２総不純物濃度の不純物濃度ピークまでの不純物濃度の総和よりも高く設けられる、請求項１または３に記載の半導体装置。
【請求項５】  前記第１総不純物濃度の不純物濃度ピークが、前記第２総不純物濃度の不純物濃度ピークよりも高く設けられる、請求項１または３に記載の半導体装置。
【請求項６】  第１半導体素子と、前記第１半導体素子と同じチャンネル型の第２半導体素子とを備える、半導体装置であって、
前記第１半導体素子は、
半導体基板に設けられる第１活性領域と、
前記第１活性領域の上に、第１ゲート絶縁膜を介在して設けられる第１ゲート電極と、
前記第１活性領域において、前記第１ゲート電極を挟み込むように設けられ、前記第１活性領域の導電型と同じ導電型を有する一対の第１不純物拡散領域と、
それぞれの前記第１不純物拡散領域内において、前記第１不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第１不純物拡散領域と同じ導電型を有する第２不純物拡散領域と、
それぞれの前記第２不純物拡散領域内において、前記第２不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第２不純物拡散領域とは異なる導電型を有する第３不純物拡散領域と、
それぞれの前記第３不純物拡散領域内において、前記第３不純物拡散領域の拡散深さよりも浅い領域に設けられ、前記第５不純物拡散領域と同じ導電型を有する第４不純物拡散領域と、を備え、
前記第２半導体素子は、半導体基板に設けられ、前記第１活性領域と同じ導電型の第３活性領域と、
前記第２活性領域の上に、第２ゲート絶縁膜を介在して設けられる第２ゲート電極と、
前記第１不純物拡散領域に対応し、前記第１不純物拡散領域と同じ導電型を有する一対の第５不純物拡散領域と、
前記第３不純物拡散領域に対応し、前記第３不純物拡散領域と同じ導電型を有する第６不純物拡散領域と、
前記第４不純物拡散領域に対応し、前記第４不純物拡散領域と同じ導電型を有する第７不純物拡散領域と、を備え、
前記第１ゲート電極の下方の前記第１活性領域からなるチャネル領域の幅は、前記第２ゲート電極の下方の前記第１活性領域からなるチャネル領域の幅よりも狭く設けられ、
前記第１半導体素子の前記第１ゲート酸化膜の膜厚さが、前記第２半導体素子の第２ゲート酸化膜の膜厚さよりも厚く設けられる、半導体装置。
【請求項７】  半導体基板のｐ型ウエル領域に設けられたｎチャネル型ＭＯＳトランジスタと、
前記半導体基板の第１のｎ型ウエル領域に設けられた周辺回路を構成する第１のｐチャネル型ＭＯＳトランジスタと、
前記半導体基板の第２のｎ型ウエル領域に設けられたメモリセルを構成する第２のＰチャネル型ＭＯＳトランジスタとを有する半導体装置であって、
前記ｎチャネル型ＭＯＳトランジスタは、第１のｎ型不純物拡散領域と、この第１のｎ型不純物のｎ型不純物濃度より低い第１の濃度のｎ型不純物元素を含み、前記第１のｎ型不純物拡散領域を覆うように形成された第２のｎ型不純物拡散領域とを有するソース／ドレイン領域を備え、
前記第１のｐチャネル型ＭＯＳトランジスタは、第１のｐ型不純物拡散領域を含むソース／ドレイン領域と、前記第１の濃度のｎ型不純物元素を含み、前記第１のｐ型不純物拡散領域を覆うように形成された第３のｎ型不純物拡散領域とを備え、
前記第２のｐチャネル型ＭＯＳトランジスタは、第２のｐ型不純物拡散領域を含むソース／ドレイン領域と、前記第１の濃度のｎ型不純物元素を含み、ｎ型不純物濃度のピークが前記第３のｎ型不純物拡散領域のｎ型不純物のピークより高く、前記第２のｐ型不純物拡散領域を覆うように形成され第４のｎ型不純物拡散領域とを備える、半導体装置。
【請求項８】  前記メモリセルは、スタティックランダムアクセスメモリのメモリセルであり、
前記第２のｐチャネル型ＭＯＳトランジスタは、スタティックランダムアクセスメモリのメモリセルを構成するトランジスタであり、前記第１のｐチャネル型ＭＯＳトランジスタのゲート幅より狭いゲート幅である、請求項７に記載の半導体装置。
【請求項９】  前記第２のｐチャネル型ＭＯＳトランジスタのしきい値電圧は、前記第１のｐチャネル型ＭＯＳトランジスタのしきい値電圧より高い、請求項７または８のいずれかに記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
第３半導体素子は、第２半導体素子の第３不純物拡散領域と同様のＳＰＩ領域を構成する第７不純物拡散領域を有するが、第２半導体素子の第４不純物拡散領域に相当する不純物拡散領域を有さない。その結果、半導体装置内において、ＳＰＩ領域を有する第２半導体素子と第３半導体素子とのしきい値電圧を変えることを可能としている。
この発明に基づいた半導体装置のさらに他の局面に従えば、半導体基板のｐ型ウエル領域に設けられたｎチャネル型ＭＯＳトランジスタと、上記半導体基板の第１のｎ型ウエル領域に設けられた周辺回路を構成する第１のｐチャネル型ＭＯＳトランジスタと、上記半導体基板の第２のｎ型ウエル領域に設けられたメモリセルを構成する第２のＰチャネル型ＭＯＳトランジスタとを有する半導体装置であって、上記ｎチャネル型ＭＯＳトランジスタは、第１のｎ型不純物拡散領域と、この第１のｎ型不純物のｎ型不純物濃度より低い第１の濃度のｎ型不純物元素を含み、上記第１のｎ型不純物拡散領域を覆うように形成された第２のｎ型不純物拡散領域とを有するソース／ドレイン領域を備え、上記第１のｐチャネル型ＭＯＳトランジスタは、第１のｐ型不純物拡散領域を含むソース／ドレイン領域と、上記第１の濃度のｎ型不純物元素を含み、上記第１のｐ型不純物拡散領域を覆うように形成された第３のｎ型不純物拡散領域とを備え、上記第２のｐチャネル型ＭＯＳトランジスタは、第２のｐ型不純物拡散領域を含むソース／ドレイン領域と、上記第１の濃度のｎ型不純物元素を含み、ｎ型不純物濃度のピークが上記第３のｎ型不純物拡散領域のｎ型不純物のピークより高く、上記第２のｐ型不純物拡散領域を覆うように形成され第４のｎ型不純物拡散領域とを備える。
また、他の好ましい形態として、上記メモリセルは、スタティックランダムアクセスメモリのメモリセルであり、上記第２のｐチャネル型ＭＯＳトランジスタは、スタティックランダムアクセスメモリのメモリセルを構成するトランジスタであり、上記第１のｐチャネル型ＭＯＳトランジスタのゲート幅より狭いゲート幅である。
また、他の好ましい形態として、上記第２のｐチャネル型ＭＯＳトランジスタのしきい値電圧は、上記第１のｐチャネル型ＭＯＳトランジスタのしきい値電圧より高い。