【事件の表示】
　平成　４年特許願第１９８０４６号「安全関連装置を制御する装置」拒絶査定に対する審判事件［平成　５年１０月２２日出願公開、特開平　５−２７４１６６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成４年７月２４日（パリ条約による優先権主張１９９１年７月２７日、独国）の出願であって、その請求項１に係る発明は、平成１３年９月５日付け手続補正書によって補正された明細書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。
　
「安全関連装置を操作するための操作部材を有し、この場合、
該操作部材を制御するための信号を少なくとも２つの計算器ユニットないし計算器チャンネル（１０５，１０６）により形成し、さらに計算器ユニットないし計算器チャンネル（１０５，１０６）へ監視装置（１０７）が配属されている形式の安全関連装置を制御するための装置において、
−計算器ユニットないし計算器チャンネル（１０５，１０６）のうちの１つによる操作部材の制御を、計算器ユニットないし計算器チャンネル（１０５，１０６）へ所属する監視装置（１０７）が計算器ユニットないし計算器チャンネル（１０５，１０６）のエラーのない機能を検出した時にだけ作動するようにし、さらに
−監視装置（１０７）の各々が、別の監視装置の監視結果に依存することなく、監視されるべき所属の計算器ユニットないし監視されるべき所属の計算器チャンネル（１０５，１０６）のエラー機能の検出の場合に、安全関連装置を安全状態へ移行させ、
　当該移行は、エラー機能の際に前記の操作部材を制御する前記信号が前記の各監視装置（１０７）によって変更されて、前記操作部材が遮断されるように行われることを特徴する、安全関連装置を制御する装置。」
　
２．引用例
　
　これに対し、原査定の拒絶の理由に引用された特開昭６３−２３３４０１号公報（以下、引用例１という。）には、以下の記載がある。
　
（１）「かかるアンチロックブレーキ制御動作においては、上述したようにブレーキ制御中に拘わらずその間にブレーキ開放をする動作が含まれるため、この動作時において制御装置のいずれかに故障、不作動、誤動作等が発生すると極めて重大な事故に直結することは明白である。そこでこのような制御装置の回路構成において上記のような誤動作等が発生するとその原因を探知してアンチロック制御装置自体を不作動として通常のブレーキ制動方式に戻すという工夫がなされている。」（公報第２頁右上欄第２０行〜左下欄第９行）
　
（２）「第１図は、この発明による多重系制御回路を自動車のアンチロックブレーキ制御回路に適用した場合の実施例を示す。」（公報第４頁右上欄第４行〜右下欄第６行）
　
（３）「多重系制御回路は、前記パルス信号のパルス数、間隔等を計算、処理する２つの互いに独立な入力処理回路と、この処理からの出力信号により所定プログラムに従い論理演算して制御信号を出力する、互いに並列的に設けられ独立に同期駆動される２つの制御論理回路とを備えている。前記各制御論理回路は、この場合後述するアンチロックブレーキ装置のブレーキ圧制御用の電磁弁を開閉するための制御信号を出力するものであり、それぞれ同一のプログラムに従って動作するマイクロコントローラ又はワンチップマイクロコンピュータから構成することができる。」（公報第４頁右上欄第１９行〜左下欄第１０行）
　
　（４）「さらに、この多重系制御回路は、図示の如く２つのＡＮＤ論理回路６、７及び１つのＯＲ論理素子８から成る出力決定論理回路を備えている。そしてその出力はブレーキ圧制御用電磁弁の３つの駆動回路１１、１２、１３を介して３つの電磁弁１４、１５、１６を開閉する制御信号として出力される。」（公報第４頁右下欄第６行〜第１２行）
　
（５）「なお、この出力決定論理回路には、前記２つの制御論理回路の（ワンチップマイクロコンピュータ）の片方又は両方が暴走したら、全ての出力を強制的にＯＦＦとするためのウォッチドッグ信号ＷＤをＮＯＲ素子６’E、６’I 、７’E、７’I 、８’E、８’Iを介して送信し、この入力がハイレベル信号（以下Ｈと記す）である限り出力が出ないようにしてある。通常時はこのＷＤ信号はローレベル信号（以下Ｌと記す）であるから、もう一方の入力がＬであれば出力はＨとなり、Ｈであれば出力はＬとなる。従って、その前方の論理素子はＮＡＮＤ素子６E、６I 、７E、７I とすることによって全体としてそれぞれＡＮＤ論理回路を、又ＮＯＲ素子８E、８Iとすることによって全体としてそれぞれＯＲ論理回路を形成している。」（公報第５頁左上欄第１３行〜右上欄第７行）
　
　以上の記載から、引用例１には、次の発明が記載されている。
　
　アンチロックブレーキを動作させるための駆動回路及び電磁弁を有し、
該駆動回路及び電磁弁を制御するための信号を２つの制御論理回路出力のＡＮＤ又はＯＲ論理により形成し、さらに制御論理回路が暴走したらＷＤ信号を発生する形式のアンチロックブレーキを制御するための装置において、
２つの制御論理回路による駆動回路及び電磁弁の制御信号は、２つの制御論理回路が暴走していないときに発生するローレベルのＷＤ信号によりＮＯＲ素子を通過し、駆動回路及び電磁弁を制御し、
制御論理回路が暴走したときに発生するハイレベルのＷＤ信号により、制御論理回路による駆動回路及び電磁弁の制御信号はＮＯＲ素子により遮断されるアンチロックブレーキの制御回路
　
　また、特開平１−２９８４４６号公報（以下、周知例という。）には、次の事項が記載されている。
　
「また、このようなダブルマイコンシステムを含め、マイコンシステムあるいはコンピュータシステムにおいては、一般に、いわゆるウォッチドッグタイマを用いてソフトウェアやハードウェアの暴走や異常を検出することが行われている。これは、マイコンやコンピュータの動作が正常であれば、そのことを示すパルス（ウォッチドッグパルス）を所定周期で出力し、これによってタイマ（ウォッチドッグタイマ）をその所定周期毎にリセットし、このウォッチドッグパルスが欠落するかあるいは周期が所定値を越えると、ウォッチドッグタイマがタイムアップすることによりマイコンやコンピュータにリセット信号や警報を発するようにしたものである。」（公報第２頁右上欄第３行〜第１６行）
　
「第１図は、この発明のダブルマイコンシステムの暴走防止回路の一実施例の構成を示し、この実施例の暴走防止回路は、第１マイクロコンピュータ（ＣＰＵ）１、第２マイクロコンピュータ（ＣＰＵ）２、第１ウォッチドッグパルス遮断回路３、第１ウォッチドッグタイマ回路４、第２ウォッチドッグパルス遮断回路５、及び第２ウォッチドッグタイマ回路６で構成され」（公報第３頁右下欄第８行〜第１５行）
　
「この実施例のダブルマイコンシステムの暴走防止回路は、通常の動作時には、上記の如く、第１ＣＰＵ１、第２ＣＰＵ２からのウォッチドッグパルスをそれぞれ第１、第２ウォッチドッグタイマ回路４、６で監視し、異常があれば、ウォッチドッグパルスが異常なマイコンにリセット信号を供給して、リセット／再起動動作を繰返すと共に、互いに他のリセット信号をデータ入力することにより、機能の相互監視を行うことができる。」（公報５頁左下欄第５行〜第１３行）
　
以上より、上記周知例には、次の周知事項が記載されている。
　
　マイクロコンピュータの暴走を検出するウォッチドックタイマ回路が、二重化されたマイクロコンピュータ毎に設けられ、通常のマイクロコンピュータの暴走検出時には各ウォッチドックタイマ回路は別のウォッチドックタイマ回路の監視結果に依存することなく各マイクロコンピュータの暴走の検出を行うこと
　
３．対比
　本願の請求項１に係る発明（以下、前者という。）と引用例１に記載された発明（以下、後者という。）とを比較すると、
　前者の「安全関連装置」「操作部材」「計算器ユニットないし計算器チャネル」はそれぞれ後者における「アンチロックブレーキ」「駆動回路及び電磁弁」「制御論理回路」に対応する。
　また前者における
「操作部材の制御を計算器ユニットないし計算器チャネルのエラーのない機能を検出した時にだけ作動するようにし」
「計算器ユニットないし計算器チャネルのエラー機能を検出した場合、操作部材を制御する前記信号が変更されて」
は、後者における
「２つの制御論理回路が暴走していないときに発生するローレベルのＷＤ信号によりＮＯＲ素子を通過し、駆動回路及び電磁弁を制御し」
「制御論理回路が暴走したときに発生するハイレベルのＷＤ信号により、制御論理回路による駆動回路及び電磁弁の制御信号はＮＯＲ回路により遮断される」
に対応する。
　
　従って、両者は、
　
　安全関連装置を操作するための操作部材を有し、
該操作部材を制御するための信号を少なくとも２つの計算器ユニットないし計算器チャンネルにより形成する安全関連装置を制御するための装置において、
　計算器ユニットないし計算器チャンネルによる操作部材の制御を、計算器ユニットないし計算器チャンネルのエラーのない機能を検出した時にだけ作動するようにし、さらに
　計算器ユニットないし計算器チャンネルのエラー機能の検出の場合に、操作部材を制御する前記信号が変更されることを特徴する
、安全関連装置を制御する装置
　
である点で一致する。
　
一方、両者は、次の点で相違している。
（相違点１）
　前者では、計算器ユニットないし計算器チャネルへ監視装置が配属され、監視装置の各々が別の監視装置の監視結果に依存することがないものであるのに対し、後者では計算器ユニットないし計算器チャネルの暴走に対応してＷＤ信号が発生するものではあるが、このＷＤ信号を発生する手段及び計算器ユニットないし計算器チャネルとＷＤ信号発生手段の配置関係について記載がない点。
　
（相違点２）
　前者では、計算器ユニットないし計算器チャネルのうちの１つによって操作部材を制御するものであるのに対し、後者のものは、２つの計算器ユニットないし計算器チャネルの制御信号のＡＮＤ論理又はＯＲ論理出力により制御している点。
　
（相違点３）
　前者では、安全状態への移行は、操作部材を制御する信号が監視装置によって操作部材を遮断するように変更されるものであるのに対し、後者では、操作部材を制御する信号は遮断されるが、遮断された結果として、操作部材がどのような態様に制御されるかが明確でない点。
　
４．相違点についての判断
　上記相違点について検討する。
　
（相違点１について）
　ウォッチドックタイマ回路は、上記周知事項として認定したように当該分野ではマイクロコンピュータの暴走を検出する手段として慣用的に用いられているものである。後者のものではＷＤ信号により制御信号をゲーテイングしており、このＷＤ信号が記載されている以上、後者のものも暴走を検出する手段としてウォッチドックタイマ回路を有すると考えるのが至当である。そして、上記周知事項として認定したように、二重化されたマイクロコンピュータには、マイクロコンピュータ毎にウォッチドックタイマ回路を設け、各ウォッチドックタイマ回路は別のウォッチドックタイマ回路の監視結果に依存することなく各マイクロコンピュータの暴走を検出することが周知であるから、相違点１を格別のものということはできない。
　
（相違点２について）
　自動車のブレーキ制御のような安全性を重視する分野では、マイクロコンピュータのような制御回路を多重構成とし、各制御回路の出力を照合し（例えば、ＡＮＤ論理をとる）、両出力が一致するときにその出力で被制御装置を制御する形態、いわゆる多重系の形態をとることが多い。しかしながら、１つの制御回路で被制御装置を制御することは最も普通の形態であるから、後者において１つの制御回路で被制御装置を制御するような形態とすることは当業者が容易に想到し得ることである。
　
（相違点３について）
　引用箇所（１）に、アンチロックブレーキ制御においては、ブレーキ制御中に拘わらずその間にブレーキ開放をする動作が含まれるため、制御装置に誤動作が発生したときに、アンチロック制御装置自体を不動作として通常のブレーキ制動方式に戻すという工夫がなされていると記載されているように、アンチロックブレーキ制御では制御装置の異常時には被制御装置を不動作にする形態が安全状態である。従って、後者において、ＷＤで異常を検出し制御信号を遮断したときには、遮断の結果として操作部材を不動作の状態（安全状態）に移行させることは、当業者が通常に想定することにすぎない。
　
５．むすび
　したがって、本願の請求項１に係る発明は引用例１に記載された発明および当該分野の周知事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。