【手続補正書】
【提出日】平成18年3月22日(2006.3.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】    半導体チップに形成されるトレンチゲートＭＩＳデバイスであって、
トランジスタセルを含む活性領域と、
トランジスタセルを含まないゲート金属領域と、
ゲート金属層とを含み、
前記半導体チップの表面のパターンに、前記活性領域から前記ゲート金属領域に至るトレンチが形成されており、前記トレンチが絶縁材料の層で裏打ちされた壁部を有し、導電性ゲート材料が前記トレンチ内に設けられており、前記導電性ゲート材料の上面が前記半導体チップの上面より下側に位置し、非導電層が前記活性領域及び前記ゲート金属領域の上に位置し、前記ゲート金属領域におけるトレンチの一部の上側の前記非導電層に開口が形成されており、ゲート金属が前記トレンチ内の接触領域の前記ゲート材料と接触するように、前記開口が前記ゲート金属で満たされていることを特徴とし、
第１のゲートフィンガーが、前記活性領域から前記ゲート金属領域に延在し、前記ゲート接触金属と前記導電性ゲート材料との間の前記接触領域が、第２のゲートフィンガーに位置し、前記第２のゲートフィンガーが前記第１のゲートフィンガーに対して直角をなしていることを特徴とするトレンチゲートＭＩＳデバイス。
【請求項２】    半導体チップに形成されるトレンチゲートＭＩＳデバイスであって、
トランジスタセルを含む活性領域と、
トランジスタセルを含まないゲート金属領域と、
第１のゲートフィンガーが、前記活性領域から前記ゲート金属領域に延在する第１及び第２のゲートフィンガーと、
ゲート金属層とを含み、
前記半導体チップの表面のパターンに、前記活性領域から前記ゲート金属領域に至るトレンチが形成されており、前記トレンチが絶縁材料の層で裏打ちされた壁部を有し、導電性ゲート材料が前記トレンチ内に設けられており、前記導電性ゲート材料の上面が前記半導体チップの上面より下側に位置し、非導電層が前記活性領域及び前記ゲート金属領域の上に位置し、前記ゲート金属領域におけるトレンチの一部の上側の前記非導電層に開口が形成されており、ゲート金属が前記トレンチ内の接触領域の前記ゲート材料と接触するように、前記開口が前記ゲート金属で満たされていることを特徴とするトレンチゲートＭＩＳデバイス。
【請求項３】    前記ゲート金属領域の前記非導電層の上に延在するゲート金属層を更に含み、前記ゲート材料と電気的に接触していることを特徴とする請求項１若しくは２に記載のトレンチゲートＭＩＳデバイス。
【請求項４】    前記ゲート金属層が、前記ゲート金属領域の前記トレンチの方向に対して直角をなす方向に細長く延在することを特徴とする請求項３に記載のトレンチゲートＭＩＳデバイス。
【請求項５】    前記ゲート接触材料と前記ゲート材料との間の接触領域における前記トレンチの幅が、前記活性領域における前記トレンチの幅よりも広いことを特徴とする請求項１に記載のトレンチゲートＭＩＳデバイス。
【請求項６】    前記第２のゲートフィンガーの幅が前記第１のゲートフィンガーの幅よりも広いことを特徴とする請求項１に記載のトレンチゲートＭＩＳデバイス。
【請求項７】    前記第２のゲートフィンガーの幅が前記活性領域の前記トレンチの幅よりも広いことを特徴とする請求項１に記載のトレンチゲートＭＩＳデバイス。
【請求項８】    前記第２のゲートフィンガーの幅が、前記第１のゲートフィンガーと前記第２のゲートフィンガーとが交差する位置において前記第１のゲートフィンガーの幅と同一であることを特徴とする請求項１に記載のトレンチゲートＭＩＳデバイス。
【請求項９】    前記ゲート金属と前記ゲート材料との間の前記接触領域が、前記第１のゲートフィンガーと前記第２のゲートフィンガーとの間の前記交差部に至っていないことを特徴とする請求項８に記載のトレンチゲートＭＩＳデバイス。
【請求項１０】    前記第２のゲートフィンガーの幅が、前記ゲート金属と前記ゲート材料との間の前記接触領域において前記第１のゲートフィンガーの幅よりも広いことを特徴とする請求項９に記載のトレンチゲートＭＩＳデバイス。
【請求項１１】    前記第１のゲートフィンガーが前記第２のゲートフィンガーで終わり、これによりＴ字状交差部を形成していることを特徴とする請求項１に記載のトレンチゲートＭＩＳデバイス。
【請求項１２】    前記第２のゲートフィンガーの幅が前記第１のゲートフィンガーの幅よりも広いことを特徴とする請求項１１に記載のトレンチゲートＭＩＳデバイス。
【請求項１３】    第３のゲートフィンガーが前記活性領域から延びて前記第２のゲートフィンガーで終わっており、これにより第２のＴ字状交差部が形成されていることを特徴とする請求項１２に記載のトレンチゲートＭＩＳデバイス。
【請求項１４】    前記第１及び第３のゲートフィンガーが、前記第２のゲートフィンガーの反対側に位置することを特徴とする請求項１３に記載のトレンチゲートＭＩＳデバイス。
【請求項１５】    前記活性領域から前記ゲート金属領域に延在する第１及び第２のゲートフィンガーを含むことを特徴とする請求項１に記載のトレンチゲートＭＩＳデバイス。
【請求項１６】    前記第１のゲートフィンガーが第１の幅の広い部分を含み、前記第２のゲートフィンガーが第２の幅の広い部分を含むことを特徴とする請求項１５に記載のトレンチゲートゲートＭＩＳデバイス。
【請求項１７】    前記非導電層の前記開口が前記第１の幅の広い部分の上に位置することを特徴とする請求項１６に記載のトレンチゲートＭＩＳデバイス。
【請求項１８】    前記非導電層における第２の開口が前記第２の幅の広い部分の上に位置し、前記第２の開口が、ゲート金属が前記半導体チップの表面よりも低い位置でゲート金属と接触するように前記ゲート金属で満たされていることを特徴とする請求項１７に記載のトレンチゲートＭＩＳデバイス。
【請求項１９】    前記第１及び第２の幅の広い部分が、前記第１及び第２のゲートフィンガーに平行な方向に互いにオフセットされていることを特徴とする請求項１８に記載のトレンチゲートＭＩＳデバイス。
【請求項２０】    ＭＩＳデバイスを製造する方法であって、
半導体チップの表面にトレンチを形成する工程と、
前記トレンチの壁部に非導電層を形成する工程と、
前記ゲート材料が前記トレンチの外側の前記半導体チップの前記表面にオーバーフローするように導電性ゲート材料の層を堆積する工程と、
前記半導体チップの全ての領域において前記ゲート材料の表面が前記半導体チップの表面より低くなるまで前記ゲート材料をエッチングする工程とを含む製造方法。
【請求項２１】    前記エッチングがマスクを用いないで行われることを特徴とする請求項２０に記載の方法。
【請求項２２】    活性領域及びターミネーション領域を含むＭＩＳデバイスを製造するための方法であって、
第１の導電型の材料でドープされた半導体基板の表面に、ターミネーショントレンチが形成される位置を画定する開口を有するトレンチマスクを形成する工程と、
前記トレンチマスクの前記開口を介してエッチングして、前記基板に前記ターミネーショントレンチを形成する工程と、
前記トレンチマスクを除去する工程と、
前記ターミネーショントレンチの壁部に第１の非導電層を形成する工程と、
導電性ゲート材料が前記ターミネーショントレンチの外側の前記基板の表面上にオーバーフローするように、前記ターミネーショントレンチの中に前記導電性ゲート材料の層を堆積する工程と、
前記ターミネーショントレンチにおける前記ゲート材料の上面が前記基板の表面の位置よりも低くなるように、マスクを用いずに前記ゲート材料をエッチングする工程と、
第２の非導電層を前記基板の前記表面に堆積する工程と、
ゲート接触開口を有する接触マスクを前記第２の非導電層上に形成する工程と、
前記第２の非導電層を前記接触マスクの前記ゲート接触開口を介してエッチングして、前記第２の非導電層にゲート接触開口を形成する工程と、
前記接触マスクを除去する工程と、
第２の導電層が前記ゲート接触開口を介して前記ターミネーショントレンチにおける前記導電性ゲート材料と接触するように、前記第２の導電層を前記第２の非導電層上に堆積する工程とを含むことを特徴とする製造方法。
【請求項２３】    前記接触マスクが基板接触開口を有し、前記製造方法が、前記第２の非導電層を前記接触マスクの前記基板接触開口を介してエッチングして、前記第２の非導電層に基板接触開口を形成する工程を含み、第２の導電層を前記第２の非導電層上に堆積して、前記第２の導電層が前記基板接触開口を介して前記基板と接触するようにすることを特徴とする請求項２２に記載の方法。
【請求項２４】    前記第２の導電層上に開口を有する金属マスクを形成する工程と、前記第２の導電層を前記金属マスクの開口を介してエッチングし、前記ゲート材料と電気的に接触した前記第２の導電層の第１の部分、並びに前記基板と電気的に接触した前記第２の導電層の第２の部分を形成する工程とを含み、前記第２の導電層の前記第１の部分と前記第２の部分とが電気的に互いに分離されていることを特徴とする請求項２３に記載の製造方法。
【請求項２５】    前記製造方法が、前記ターミネーション領域にフィールド酸化領域を形成するべく酸化層の一部をエッチングするためのマスクを含まないことを特徴とする請求項２２に記載の製造方法。
【請求項２６】    前記基板の前記表面上に開口を有するボディマスクを形成する工程と、第２導電型のドーパントを前記ボディマスクの前記開口を介して前記基板の中に注入して、ボディ領域を形成する工程とを含むことを特徴とする請求項２２に記載の製造方法。
【請求項２７】    前記トレンチマスクが前記活性領域における第２の開口と、チャネルストッパー領域における第３の開口とを含み、前記製造方法が、前記第２及び第３の開口を介して前記基板をエッチングして、前記活性領域における活性トレンチと、前記チャネルストッパー領域におけるチャネルストッパートレンチとを形成する工程とを含むことを特徴とする請求項２２に記載の製造方法。
【請求項２８】    前記活性トレンチに近接した前記基板の領域上に開口を有するソースマスクを前記基板上に形成する工程と、前記第１の導電型のドーパントを前記ソースマスクの前記開口を介して注入し、前記ＭＩＳデバイスのソース領域を形成する工程とを含むことを特徴とする請求項２７に記載の製造方法。
【請求項２９】    前記ソースマスクが、前記チャネルストッパー領域における第２の開口を含み、前記製造方法が、前記第１の導電型のドーパントを前記チャネルストッパートレンチに近接した領域内に注入する工程を含むことを特徴とする請求項２８に記載の製造方法。
【請求項３０】    前記第２導電型のドーパントを前記第２の非導電層の前記基板接触開口を介して注入し、前記基板に重度にドープされた接触領域を形成する工程とを含むことを特徴とする請求項２３に記載の製造方法。
【請求項３１】    導電性ゲート材料の層を堆積する前記工程が、前記チャネルストッパートレンチ内に前記導電性ゲート材料を堆積することを含み、
マスクを用いないで前記ゲート材料をエッチングする前記工程が、前記チャネルストッパートレンチにおける前記ゲート材料の表面を前記基板の表面より低くすることを含み、
前記接触マスクが前記チャネルストッパートレンチ上に第２の開口を有し、
前記製造方法が、前記第２の非導電層を前記接触マスクの前記第２の開口を介してエッチングして、前記チャネルストッパートレンチ内の前記導電性ゲート材料の表面を露出させる工程を含み、
前記第２の導電層を堆積する前記工程が、前記第２の導電層が前記接触マスクの前記第２の開口内に流入して、前記チャネルストッパートレンチの前記導電性ゲート材料と電気的に接触させることを含むことを特徴とする請求項２７に記載の製造方法。
【請求項３２】    前記第２の導電層が金属を含み、
前記トレンチマスクが第２の開口を含み、
前記製造方法が、前記基板を前記トレンチマスクの前記第２の開口を介してエッチングし、前記基板にＳｃｈｏｔｔｋｙダイオードトレンチを形成する工程を含み、
導電性ゲート材料の層を堆積する前記工程が、前記導電性ゲート材料を前記Ｓｃｈｏｔｔｋｙトレンチ内に堆積することを含み、
前記ボディマスクが、前記基板の前記Ｓｃｈｏｔｔｋｙトレンチ及び近接領域を覆い、
前記接触マスクが、前記Ｓｃｈｏｔｔｋｙトレンチに近接した前記基板の領域の上に第２の開口を有し、
前記製造方法が、前記接触マスクの前記第２の開口を介して前記第２の非導電層をエッチングして、前記Ｓｃｈｏｔｔｋｙトレンチに近接した前記基板の前記領域を露出させることを含み、
前記第２の導電層を堆積する前記工程が、前記第２の導電層が前記接触マスクの前記第２の開口を満たし、前記Ｓｃｈｏｔｔｋｙトレンチに近接した前記基板の前記領域と電気的に接触するようにして、Ｓｃｈｏｔｔｋｙダイオードを形成することを含むことを特徴とする請求項２２に記載の製造方法。
【請求項３３】    前記トレンチマスクが前記活性領域における第２の開口を含み、
前記製造方法が、前記第２の開口を介して前記基板をエッチングし、前記活性領域に活性トレンチを形成する工程を含むことを特徴とする請求項２２に記載の製造方法。
【請求項３４】    ポリシリコン層を前記基板上に堆積する工程と、
第２の導電型のドーパントを前記ポリシリコン層に導入する工程と、
ポリシリコンダイオードが形成されるべき位置を画定するポリシリコンマスクを前記ポリシリコン層上に形成する工程と、
前記ポリシリコンマスクによってカバーされていない前記ポリシリコン層の領域をエッチングする工程と、
前記ポリシリコンマスクを除去する工程と、
前記トレンチに近接した前記基板の領域の上に位置する第１の開口と前記ポリシリコン層の領域の上に位置する第２の開口とを有するソースマスクを形成する工程と、
前記ソースマスクの前記第１及び第２の開口を介して前記第１の導電型のドーパントを注入して、前記ＭＩＳデバイスのソース領域及びポリシリコンダイオードの端子を形成する工程とを含むことを特徴とする請求項３３に記載の製造方法。
【請求項３５】    第２非導電層を堆積する前記工程が、前記第１の導電型のドーパントを前記ソースマスクの前記第１及び第２の開口を介して注入した後に行われ、
前記接触マスクが、前記ポリシリコンダイオードの陽極の上に位置する陽極開口と、前記ポリシリコンダイオードの陰極の上に位置する陰極開口とを有し、
前記製造方法が、前記接触マスクの前記陽極開口及び前記陰極開口を介して前記第２の非導電層をエッチングして、前記第２の非導電層に陽極接触開口及び陰極接触開口を形成する工程を含み、
第２の導電層を堆積する前記工程が、前記ポリシリコンダイオードの前記陽極及び前記陰極のそれぞれと電気的に接触するように、前記第２の導電層を前記陽極開口及び前記陰極接触開口内に流入させる工程を含むことを特徴とする請求項３４に記載の製造方法。
【請求項３６】    前記ポリシリコンマスクが、ポリシリコンＭＯＳＦＥＴが形成されるべき位置を画定し、
前記トレンチマスクが、前記活性領域に第３の開口を含み、
前記製造方法が、前記第３の開口を介して前記基板をエッチングしてポリシリコンＭＯＳＦＥＴトレンチを形成する工程を含み、
前記ソースマスクが、前記ポリシリコンＭＯＳＦＥＴ内に領域を画定する少なくとも１つの開口を有することを特徴とする請求項３４に記載の製造方法。
【請求項３７】    基板接触開口を有する第２の接触マスクを前記第２の非導電層上に形成する工程と、
前記第２の非導電層を前記第２の接触マスクの前記基板接触開口を介してエッチングし、前記第２の非導電層に基板接触開口を形成する工程とを含み、
第２の導電層を前記第２の非導電層上に堆積する前記工程により、前記第２の導電層が前記基板接触開口を介して前記基板と接触するようになることを特徴とする請求項２２に記載の製造方法。
【請求項３８】    ＭＩＳデバイスを製造するための方法であって、
第１の導電型のドーパントでドープされた半導体基板を用意する工程と、
第２の導電型のエピタキシャル層を前記半導体基板上に成長させる工程と、
前記デバイスの活性領域における第１の開口と、前記活性領域とチャネルストッパー領域との間に位置する前記デバイスのターミネーション領域における第２の開口とを有するトレンチマスクを前記エピタキシャル層の表面上に形成する工程と、
前記エピタキシャル層を前記トレンチマスクの前記第１及び第２の開口を介してエッチングし、第１のトレンチと、前記第１のトレンチより実質的に幅の広い第２のトレンチとを形成する工程と、
前記トレンチマスクを除去する工程と、
第１の非導電層を前記第１及び第２のトレンチの壁部に形成する工程と、
前記第１及び第２のトレンチの外側の前記基板表面に導電性ゲート材料層がオーバーフローするように、前記導電性ゲート材料層を前記第１及び第２のトレンチ内に堆積する工程と、
前記第１のトレンチの前記導電性ゲート材料の上面が前記基板の前記表面より低くなり、前記第２のトレンチの前記導電性ゲート材料が実質的に除去されるように、前記導電性ゲート材料をエッチングする工程と、
第２の非導電層を、前記エピタキシャル層の表面の上、前記第１のトレンチの前記ゲート材料の上、並びに前記第２のトレンチ内に堆積させる工程と、
基板接触開口及びゲート接触開口を有する接触マスクを前記第２の非導電層の上に形成する工程と、
前記第２の非導電層を、前記接触マスクの前記開口を介してエッチングし、前記第２の非導電層に基板接触開口及びゲート接触開口を形成する工程と、
前記接触マスクを除去する工程と、
第２の導電層が、前記基板接触開口を介して前記基板と接触し、かつ前記ゲート接触開口を介して前記導電性ゲート材料と接触するように、前記第２の導電層を前記第２の非導電層上に堆積させる工程とを含むことを特徴とする製造方法。
【請求項３９】    開口を有する金属マスクを前記第２の導電層上に形成する工程と、
前記第２の導電層を前記金属マスクの前記開口を介してエッチングする工程とを更に含むことを特徴とする請求項３８に記載の製造方法。
【請求項４０】    活性デバイス領域及びチャネルストッパー領域を含むトレンチゲートＭＩＳデバイスであって、
第１の導電型で全体的にドープされた半導体基板と、
前記基板の上に位置するエピタキシャル層と、
前記デバイスの前記活性領域の前記エピタキシャル層に形成された第１のトレンチであって、前記トレンチの壁部に沿って絶縁層が設けられ、前記トレンチが導電性ゲート材料を含み、その表面が前記エピタキシャル層の表面より低くなっている、前記第１のトレンチと、
前記活性領域と前記チャネルストッパー領域との間に位置する前記エピタキシャル層に形成された第２のトレンチであって、少なくとも或る部分において前記第１のトレンチよりも実質的に幅が広くなっている、前記第２のトレンチと、
前記活性領域の前記エピタキシャル層上に位置し、前記活性領域に開口を有する非導電層と、
前記非導電層上に位置する導電層であって、前記活性領域に位置する電流が流れる部分と、前記活性領域と前記チャネルストッパー領域との間に位置するゲートバス部分とを含み、前記電流が流れる部分が前記非導電層の前記開口を介して前記エピタキシャル層と電気的に接触している、前記導電層とを含み、
前記導電層の前記ゲートバス部分の下側に位置する前記非導電層の厚みが、前記導電層の前記電流が流れる部分の下側に位置する前記非導電層の厚みと実質的に同じであることを特徴とするトレンチゲートＭＩＳデバイス。
【請求項４１】    前記ゲートバス部分の下側に位置する前記エピタキシャル層に第３のトレンチを更に含み、
前記第３のトレンチが導電性ゲート材料を含み、前記非導電層が第２の開口を有し、その開口を介して前記導電層の前記ゲートバス部分が前記第３のトレンチ内の前記導電性ゲート材料と電気的に接触していることを特徴とする請求項４０に記載のトレンチゲートＭＩＳデバイス。
【請求項４２】    活性領域及びゲートバス領域を有するトレンチゲートＭＩＳデバイスであって、
前記活性領域に第１のトレンチが形成され、前記ゲートバス領域に第２のトレンチが形成され、前記第１及び第２の各トレンチの壁部に沿って絶縁層が設けられており、前記第１及び第２の各トレンチがその内部に導電性ゲート材料を含み、前記第２のトレンチが少なくとも一部分において前記第１のトレンチよりも幅が広く深くなっており、前記第２のトレンチの前記導電性ゲート材料がゲートバスと電気的に接触している半導体基板と、
前記第２のトレンチの両側に、前記第２のトレンチよりも浅く形成され、前記第２のトレンチの前記導電性ゲート材料と電気的に接触している導電性ゲート材料を含む少なくとも一対の保護トレンチとを含むことを特徴とするトレンチゲートＭＩＳデバイス。
【請求項４３】    前記保護トレンチの少なくとも１つと前記第２のトレンチとの間のメサが電気的に浮いた状態にし得ることを特徴とする請求項４２に記載のトレンチゲートＭＩＳデバイス。
【請求項４４】    前記保護トレンチが、前記第１のトレンチと実質的に同じ幅及び深さを有することを特徴とする請求項４２に記載のトレンチゲートＭＩＳデバイス。