【事件の表示】
　平成１０年特許願第３１２１７０号「ＭＯＳ型電界効果トランジスタおよびその製造方法」拒絶査定に対する審判事件〔平成１１年　８月　６日出願公開、特開平１１−２１４６９２、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続きの経緯・本件発明
　本件は、平成８年１月３０日に出願した特願平８−１３８２３号の一部を平成１０年１１月２日に新たな特許出願としたものであって、その請求項に係る発明は、明細書及び図面の記載からみて、
「【請求項１】一導電型の半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され少なくとも一部が多結晶シリコン層からなるゲート電極と、前記半導体基板内に形成され前記半導体基板とは逆導電型のソース領域及びドレイン領域とによって構成されるＭＯＳ型電界効果トランジスタにおいて、前記ゲート電極の多結晶シリコン層内に、前記ゲート絶縁膜との界面の近傍で実効的な濃度が最小となるように、前記ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配があり、高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成されるようにしたことを特徴とするＭＯＳ型電界効果トランジスタ。
【請求項２】一導電型の半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され少なくとも一部が多結晶シリコン層からなるゲート電極と、前記半導体基板内に形成され前記半導体基板とは逆導電型のソース領域及びドレイン領域とによって構成されるＭＯＳ型電界効果トランジスタの製造方法において、前記半導体基板の表面に前記ゲート絶縁膜を形成した後に、多結晶シリコン膜を形成し、前記多結晶シリコン膜を前記ゲート電極の形状に加工する第１の工程と、前記第１の工程の実施後、前記逆導電型の不純物をイオン注入することによって、前記ソース領域及び前記ドレイン領域を形成し、同時に前記逆導電型の不純物を前記多結晶シリコン膜に導入する第２の工程とを有し、前記ゲート電極の多結晶シリコン層内に、前記ゲート絶縁膜との界面の近傍で実効的な濃度が最小となるように、前記ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配が形成され、かつ、前記ゲート絶縁膜との界面近傍での前記逆導電型不純物の実効的な濃度が、高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成される濃度である、ＭＯＳ型電界効果トランジスタを製造することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
【請求項３】一導電型の半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され少なくとも一部が多結晶シリコン層からなるゲート電極と、前記半導体基板内に形成され前記半導体基板とは逆導電型のソース領域及びドレイン領域とによって構成され、前記ソース領域が相対的に不純物濃度が大きいソース拡散層と相対的に不純物濃度が小さいソース側ＬＤＤ層とからなり、前記ドレイン領域が相対的に不純物濃度が大きいドレイン拡散層と相対的に不純物濃度が小さいドレイン側ＬＤＤ層とからなり、前記ソース拡散層及び前記ドレイン拡散層は前記ゲート電極とオーバーラップせず、前記ソース側ＬＤＤ層及び前記ドレイン側ＬＤＤ層が前記ゲート絶縁膜を介して前記ゲート電極とオーバーラップしているＭＯＳ型電界効果トランジスタの製造方法において、前記半導体基板の表面に前記ゲート絶縁膜を形成した後に、多結晶シリコン膜を形成し、前記多結晶シリコン膜を前記ゲート電極の形状に加工する第１の工程と、前記第１の工程の実施後、前記逆導電型の不純物をイオン注入することによって自己整合的に前記ソース側ＬＤＤ層及び前記ドレイン側ＬＤＤ層を形成し、同時に前記逆導電型の不純物を前記多結晶シリコン膜に導入する第２の工程と、前記第２の工程の実施後に前記ゲート電極の側面にサイドウォールを形成する第３の工程と、前記第３の工程の実施後、前記逆導電型の不純物をイオン注入することによって自己整合的に前記ソース拡散層及び前記ドレイン拡散層を形成し、同時に前記逆導電型の不純物を前記多結晶シリコン膜に導入する第４の工程とを有し、前記ゲート電極の多結晶シリコン層内に、前記ゲート絶縁膜との界面の近傍で実効的な濃度が最小となるように、前記ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配が形成され、かつ、前記ゲート絶縁膜との界面近傍での前記逆導電型不純物の実効的な濃度が、高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成される濃度である、ＭＯＳ型電界効果トランジスタを製造することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
【請求項４】前記第１の工程で形成される多結晶シリコン膜がノンドープのものである請求項２または３に記載のＭＯＳ型電界効果トランジスタの製造方法。
【請求項５】前記第１の工程で形成される多結晶シリコン膜に前記一導電型の不純物が含まれ、前記第２の工程でイオン注入により、前記多結晶シリコン膜中の前記一導電型の不純物が打ち消される請求項２または３に記載のＭＯＳ型電界効果トランジスタの製造方法。」により特定されるとおりのものと認める。
　
２．引用例
　これに対して、原審における拒絶の理由に引用された刊行物、特開昭６２−１７９７６８号公報（以下引用例１という）には、
「ゲート電極は一導電型半導体からなりかつゲート絶縁膜に近接する部分の不純物濃度が前記ソース・ドレイン領域中の不純物濃度より実効的に低く形成されているものである」（第２頁右上欄第１３行ないし第１６行）
「まず、第２図（ａ）に示すように、ｐ型半導体基板１上に酸化シリコン等からなるゲート酸化膜１２を約４００Åの厚さに形成した後、その上に多結晶シリコン膜を成長させ、レーザアニール等で単結晶シリコン膜３Ａを形成する。・・・
次に、第２図（ｂ）に示すように、単結晶シリコン膜３Ａに２０ｋｅＶの条件でホウ素を１０１４／ｃｍ２の量だけイオン注入した後、ＣＶＤ法により全面にＳｉＯ２膜２０を約３０００Åの厚さに成長させたのち、熱処理を行ない単結晶シリコン膜３Ａ中にホウ素を拡散させる。・・・次に、第２図（ｃ）に示すようにＳｉＯ２膜２０を取り除き、約２０ｋｅＶの条件でホウ素を１０１５／ｃｍ２の量だけイオン注入し、再びＣＶＤ法によりＳｉＯ２膜２０Ａを約５０００Åの厚さに成長させた後に、ホトリソグラフィ法によりＳｉＯ２膜２０Ａをパターニングし、残ったＳｉＯ２膜２０Ａをマスクとして単結晶シリコン膜３Ａの一部をエッチングし、ゲート電極３を形成する。
次に、ソース・ドレイン領域４の形成のためのヒ素を５×１０１５ｃｍ２程度、９０ｋｅＶの条件でイオン注入した後、ＳｉＯ２膜２０Ａを取り除き、・・・」（第３頁右上欄第１９行ないし右下欄第５行）が、第２図と共に記載されている。
　同じく、引用された特開平４−１４２７７７号公報（以下、引用例２という。）には、
「本発明の目的は、ゲート電極を形成する際、ゲート電極のアンダーカットを生じ難く、また後酸化した際に多結晶シリコンの角部が突起状にならず、さらにチャネル部の不純物濃度に影響を与えることを防止することにより、歩留りが良好なゲート電極の形成方法を提案することにある。［課題を解決するための手段］この発明は、多結晶シリコン膜を堆積した後、該多結晶シリコン膜上に不純物拡散源を形成する工程と、前記多結晶シリコン膜をゲート電極又は配線にパターニングする工程と、次いで当該パターニングされた多結晶シリコンを熱処理して前記不純物拡散源から不純物を拡散し、当該多結晶シリコン膜を低抵抗化する工程と、を有するゲート電極又は配線の形成方法を提案することにより前記問題点を解決している。」（第２頁左下欄第６行ないし右下欄第２行）
「不純物が表面から下方に向かって徐々に薄くなる濃度勾配をつけるために、パターニング後、ゲート電極又は配線の側面をテーパ状にすることができる。」（第３頁左上欄第１３行〜第１６行）が、第１図と共に記載されている。
　同じく、引用された特開平５−５５５６０号公報（以下、引用例３という。）には、
「低不純物濃度ポリシリコンゲート電極１５は、不純物濃度１０１８〜１０１９ｃｍ−３、厚さ１０００Åである。高不純物濃度ポリシリコンゲート電極１６は、不純物濃度１０２０〜１０２１ｃｍ−３、厚さ３０００Åである。図（ａ）に示す構造を有する高耐圧ＭＯＳＦＥＴを図（ｂ）に示すようにバイアスする。」（第３頁右欄第１０行ないし第１６行）が、第１図と共に記載されている。
　拒絶査定時に周知引用例として引用された特開平３−１４８１３５号公報（以下、引用例４という。）には、ゲート電極に、半導体基板と逆の導電型の不純物イオンを注入することが記載されている。また、同じく拒絶査定時に周知引用例として引用された特開平２−２６５２４８号公報（以下、引用例５という。）には、「・・・ポリシリコン中の不純物濃度がポリシリコン上端から下端へ負の濃度勾配をもつようにすることを特徴とするＭＯＳ型トランジスタの製造方法」（特許請求の範囲）の発明が記載されている。
　
３．当審の判断
　本件請求項１に係る発明と引用例１ないし５に記載された発明とを対比すると、
　引用例１、３には、本件請求項１に記載された発明の「高電界を印加することによってゲート電極内のゲート絶縁膜との界面近傍で空乏層が形成される」ことに相当する記載はあるものの、「ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配」がある点については記載も示唆もない。
　引用例２には、「（多結晶シリコン層からなるゲート電極の）不純物が表面から下方に向かって徐々に薄くなる濃度勾配をつける」点の記載があり、この記載は、本件請求項１の「ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配があり」に相当するが、本件請求項１に係る発明の構成要件である「高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成されるように」する点の記載はない。引用例２に記載の「濃度勾配」は、ゲート電極の製造において、その形状を、側面テーパ状とし、また、角部が突起となることを防止するための不純物濃度勾配であり、ゲート絶縁膜との界面近傍で空乏層を形成する点に関して示唆する記載が何もなく、上記引用例１及び３に記載の発明と組み合わせる動機付けがないので、引用例２に記載の発明と、引用例１、３に記載の発明とを組み合わせて本件請求項１に係る発明をなすことが当業者に容易に成し得たとは認められない。
　周知例として引用された引用例４については、本件請求項１に係る発明の「ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配があり、高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成されるようにした」構成の記載はなく、また、他の引用例に記載の発明との組み合わせを示唆する記載もない。
　周知例として引用された引用例５についても、本件請求項１に係る発明の「高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成されるように」する構成の記載はなく、また、引用例１、３に記載の発明との組み合わせを示唆する記載もない。
　そして、本件請求項１に係る発明は、「ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配があり、高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成されるようにした」構成を有することにより、製造工程を複雑化することなく、連続した効果的な電界緩和が可能となる効果を有するという格別の効果を有するものである。
　本件請求項２ないし５に係る製造方法に関する発明についても、いずれの請求項にもその構成要件に、「ゲート電極の厚さ方向に前記逆導電型の不純物からなる連続した濃度勾配が形成され、・・・、高電界を印加することによって前記ゲート電極内の前記ゲート絶縁膜との界面近傍で空乏層が形成される」構成が含まれており、請求項１に記載の発明と同様な理由により引用例１ないし５に記載の発明から容易に成し得たとは認められない。
　
４．むすび
　したがって、本件請求項１ないし５に係る発明は、その出願前に国内において頒布された上記の引用例１ないし５に記載された発明に基いて、その出願前にその発明の属する技術分野における通常の知識を有するものが、容易に発明をすることができたものではない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。