【手続補正書】
【提出日】平成18年4月25日(2006.4.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  層間絶縁膜と、
前記層間絶縁膜上に、下から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、
前記層間絶縁膜上に、前記第１の導電膜よりなる容量下部電極、前記容量下部電極の上に形成された容量絶縁膜、及び前記容量絶縁膜の上に形成された前記第２の導電膜よりなる容量上部電極から構成される容量素子とを備え、
前記容量下部電極、前記容量絶縁膜及び前記容量上部電極の各々は、互いに同じパターン形状を有しており、
前記容量下部電極の下面の前記層間絶縁膜には、前記容量下部電極に接続された下部コンタクトが形成されている、半導体装置。
【請求項２】  前記容量素子が形成された前記層間絶縁膜の表面が平坦化されている、請求項１に記載の半導体装置。
【請求項３】  前記層間絶縁膜の下には、下部層間絶縁膜が形成されており、
前記下部層間絶縁膜上には、下部配線が形成されており、
前記下部コンタクトは、前記下部配線に接続されている、請求項１に記載の半導体装置。
【請求項４】  前記容量素子及び前記配線を覆うように上部層間絶縁膜が形成されており、
前記容量上部電極の上面の前記上部層間絶縁膜には、前記容量上部電極に接続された上部コンタクトが形成されている、請求項３に記載の半導体装置。
【請求項５】  前記上部層間絶縁膜の上には、上部配線が形成されており、
前記上部コンタクトは、前記上部配線に接続されている、請求項４に記載の半導体装置。
【請求項６】  前記第１の導電膜は、金属窒化物よりなる、請求項１又は２に記載の半導体装置。
【請求項７】  前記容量絶縁膜は、ＳｉＮである、請求項６に記載の半導体装置。
【請求項８】  前記第２の導電膜は、アルミニウム合金よりなる、請求項７に記載の半導体装置。
【請求項９】  層間絶縁膜に埋め込まれた下部コンタクトを形成する工程と、
マスクパターンを用いたエッチングにより、前記層間絶縁膜及び前記下部コンタクトの上に、第１の導電膜、容量絶縁膜、及び第２の導電膜から構成される容量素子を形成すると共に、
マスクパターンを用いたエッチングにより、前記層間絶縁膜の上に、前記第１の導電膜及び前記第２の導電膜から構成される配線を形成する工程とを備え、
前記容量下部電極は、前記下部コンタクトの上端と接続されるように形成される、半導体装置の製造方法。
【請求項１０】  層間絶縁膜に埋め込まれた下部コンタクトを形成する工程と、
前記層間絶縁膜及び前記下部コンタクトの上に、第１の導電膜及び容量絶縁膜を下から順に堆積する工程と、
前記容量絶縁膜を選択的にエッチングすることにより、前記下部コンタクトの上であって容量素子を形成する第１の領域に、前記容量絶縁膜を残存させる工程と、
前記第１の導電膜の上に、前記容量絶縁膜を覆うように第２の導電膜を堆積する工程と、
前記第１の導電膜及び前記第２の導電膜を選択的にエッチングすることにより、前記第１の領域とは異なる第２の領域に、前記第１の導電膜及び前記第２の導電膜よりなる配線を形成すると共に、
前記第１の導電膜、前記残存させた容量絶縁膜、及び前記第２の導電膜を選択的にエッチングすることにより、前記第１の領域に、前記第１の導電膜よりなる容量下部電極、前記容量絶縁膜、及び前記第２の導電膜よりなる容量上部電極から構成される前記容量素子を形成する工程とを備える、半導体装置の製造方法。
【請求項１１】  前記容量絶縁膜を残存させる工程は、
前記容量絶縁膜を、前記容量上部電極がパターン化されるサイズよりも大きくなるように、パターン化する工程を含む、請求項１０に記載の半導体装置の製造方法。
【請求項１２】  前記容量素子を形成する工程は、
同一のエッチング工程によって、前記第１の導電膜、前記容量絶縁膜、及び前記第２の導電膜を除去する、請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】  前記容量素子が形成された前記層間絶縁膜の表面が平坦化されている、請求項１０に記載の半導体装置の製造方法。
【請求項１４】  前記層間絶縁膜の下には、下部層間絶縁膜が形成されており、
前記下部層間絶縁膜上には、下部配線が形成されており、
前記下部コンタクトは、前記下部配線に接続されている、請求項１３に記載の半導体装置の製造方法。
【請求項１５】  前記容量素子及び前記配線を覆うように上部層間絶縁膜が形成されており、
前記容量上部電極の上面の前記上部層間絶縁膜には、前記容量上部電極に接続された上部コンタクトが形成されている、請求項１４に記載の半導体装置の製造方法。
【請求項１６】  前記第１の導電膜は金属窒化物であり、前記第２の導電膜はアルミニウム合金である、請求項１４に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の第１の半導体装置によると、容量素子を構成する容量上部電極は、配線を構成する第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の第２の半導体装置によると、容量素子を構成する容量上部電極は、配線を構成する第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。さらに、容量下部電極を構成する第１の導電膜を容量下部電極用の配線として用いることにより、従来例のように、配線とコンタクトとを別々に形成して容量下部電極に接続する方法と比べると、配線の長さを短くできると共に寄生抵抗を抑えることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の第４の半導体装置によると、容量素子を構成する容量上部電極は、配線を構成する第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。また、容量下部電極を構成する第１の導電膜を容量下部電極用の配線として用いることにより、従来例のように、配線とコンタクトとを別々に形成して容量下部電極に接続する方法と比べると、配線の長さを短くできると共に寄生抵抗を抑えることができる。さらに、抵抗体は配線を構成する第１の導電膜を利用して形成されているので、従来の抵抗体と比べて、抵抗値の値を低くすることができると共に、集積回路の内部配線に直列に抵抗を設置する場合であっても、内部に向かう配線の寄生抵抗として集積回路の特性に悪影響を及ぼす事態を回避することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の第１の半導体装置の製造方法によると、容量素子を構成する容量上部電極は、配線を構成する第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明の第２の半導体装置の製造方法によると、容量素子を構成する容量上部電極は、配線を構成する第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。さらに、容量下部電極を構成する第１の導電膜を容量下部電極用の配線として用いて形成することにより、従来例のように、配線とコンタクトとを別々に形成して容量下部電極に接続する方法と比べると、配線の長さを短くできると共に寄生抵抗を抑えることができる。