【手続補正書】
【提出日】平成18年8月22日(2006.8.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
信号ケーブル３０は、例えば１０芯のフラットケーブルを用いることができ、一端３１が基板２１に接続され、他端３２が表示ユニット部４０に接続されている。
表示ユニット部４０では、表示ユニット４０ａに図示しない基板が収容されるとともにメモリモジュールの半導体メモリ８３へのアクセス状況を表示するための複数のＬＥＤ（表示素子）５１，５２が実装されている。複数のＬＥＤ５１，５２は、半導体メモリへのアクセスの種類別に対応してそれぞれ複数設けられている。具体的には、半導体メモリ８３からの読み出しの頻度に対応する表示を行うための８個の読み出し表示用ＬＥＤ５１と、半導体メモリ８３への書き込みの頻度に対応する表示を行うための８個の書き込み表示用ＬＥＤ５２とが、それぞれ直線状に配置されている。そして、表示ユニット部４０は、ＰＣのフロントパネル等に取り付けられるようになっている。
本発明の表示回路は、表示ユニット部４０に収容された回路とドライバＩＣ２４とを備えていることになる。そして、本体コネクタ９１に接続端子２２が接続され、コネクタ２３にメモリモジュール接続端子８２が接続されたとき、本表示回路は、アクセスの種類に対応したＬＥＤにて半導体メモリ８３に対する当該種類のアクセスの頻度に対応する表示を行う。また、本表示回路は、アクセスの最大頻度の表示を保持するピークホールド機能も有している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
図１４は、８個の読み出し表示用ＬＥＤ５１を点灯駆動するＬＥＤデコーダ７２と、同ＬＥＤ５１を有する読み出し表示用表示部４１と、からなる回路構成を示している。図１５は、８個の書き込み表示用ＬＥＤ５２を点灯駆動するＬＥＤデコーダ７３と、同ＬＥＤ５２を有する書き込み表示用表示部４２と、からなる回路構成を示している。なお、両表示部４１，４２は同じ構成とされており、ＬＥＤデコーダ７３にＮＯＴゲート７３ａが設けられてＲＥＡＤＬ＿ＷＲＩＴＨ信号を反転して使用する点を除いて両ＬＥＤデコーダ７２，７３は同じ構成とされている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図１６にも示すように、読み出し表示用ＬＥＤ５１は最下位から最上位に向かってＤＲ０〜ＤＲ７が設けられ、書き込み表示用ＬＥＤ５２は最下位から最上位に向かってＤＷ０〜ＤＷ７が設けられている。そして、アクセスの種類別にアクセスの頻度に対応する数のＬＥＤがより下位のＬＥＤから点灯するようにされている。
読み出し表示用表示部４１では、ＬＥＤデコーダ７２からのＲＬＥＤ０〜７信号（負論理）を各ＤＲ０〜７のカソード側に入力するようになっている。各ＤＲ０〜７のアノード側と電源ラインＶｃｃとの間には、それぞれプルアップ抵抗ＲＲ０〜ＲＲ７が接続されている。従って、負論理のＲＬＥＤ０〜７信号がＬであるときに対応するＤＲ０〜７が点灯し、Ｈであるときに対応するＤＲ０〜７は消灯状態となる。また、書き込み表示用表示部４２でも、負論理のＷＬＥＤ０〜７信号がＬであるときに対応するＤＷ０〜７が点灯状態となり、Ｈであるときに対応するＤＷ０〜７は点灯していない状態となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
各デコーダＤＥＲ０〜ＤＥＲ７は、上記１０ビットカウンタの値と対比するための閾値ｍ０〜ｍ７を記憶したメモリを備えている。ここで、ｍ０〜ｍ７は、１０進数で０≦ｍ０＜ｍ１＜・・・＜ｍ７≦１０２２の整数としている。各デコーダＤＥＲ０〜ＤＥＲ７は、ＣＭＤ＿Ｄ０〜９信号を入力し、当該信号で表されるカウント値と閾値ｍ０〜ｍ７とを対比し、当該カウント値が閾値ｍ０〜ｍ７よりも大きい場合にＨの比較信号を生成してＯＲゲートＧＲ３０〜３７に対して出力し、閾値ｍ０〜ｍ７以下の場合にＬの比較信号を生成してＯＲゲートＧＲ３０〜３７に対して出力する。むろん、当該カウント値が閾値以上の場合にＨの比較信号を生成し、閾値よりも小さい場合にＬの比較信号を生成してもよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
シーケンサ６１からのＲＥＡＤＬ＿ＷＲＩＴＨ信号は反転されて各ＡＮＤゲートＧＲ１０〜１７に入力されるとともに、各ＦＦＲ０〜ＦＦＲ７のＱ出力がそのまま各ＡＮＤゲートＧＲ１０〜１７に入力され、ＲＥＡＤＬ＿ＷＲＩＴＨ信号の反転信号と各ＦＦＲ０〜ＦＦＲ７のＱ出力との論理積が各ＯＲゲートＧＲ３０〜３７に入力される。各ＦＦＲ０〜ＦＦＲ７のＱ出力であるＲＬＥＤ０〜ＲＬＥＤ７信号（正論理）は、別の各ＡＮＤゲートＧＲ２０〜２７にも入力される。各ＡＮＤゲートＧＲ２０〜２７には、解除用分周回路７１からのＫＥＥＰ信号も入力される。
ここで、上位から２番目のＡＮＤゲートＧＲ２６には、正論理のＲＬＥＤ６とＫＥＥＰ信号の他、より上位となる負論理のＲＬＥＤ７信号も入力され、これらの信号の論理積がＯＲゲートＧＲ３６に入力される。図示を省略しているが、上位から３番目のＡＮＤゲートＧＲ２５には、正論理のＲＬＥＤ５とＫＥＥＰ信号の他、より上位となる負論理のＲＬＥＤ６〜ＲＬＥＤ７信号も入力され、これらの信号の論理積がＯＲゲートＧＲ３５に入力される。以下、同様である。従って、最下位のＡＮＤゲートＧＲ２０には、正論理のＲＬＥＤ０とＫＥＥＰ信号の他、より上位となる負論理のＲＬＥＤ１〜ＲＬＥＤ７信号も入力され、これらの信号の論理積がＯＲゲートＧＲ３０に入力される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
図１８は、上記ＬＥＤデコーダ７２が正論理のＲＬＥＤ０〜ＲＬＥＤ７信号を生成するときの入力側のＲＥＡＤＬ＿ＷＲＩＴＨ、ＤＥＲｉ、正論理のＲＬＥＤｉ、ＫＥＥＰ、負論理のＲＬＥＤｊ、ＬＥＤＣＬＫ信号と出力側のＲＬＥＤｉ信号（正論理）との状態を機能テーブルにより示している。ここで、ｉは０〜７の整数のいずれかであり、ｊはｉが６以下であるときにｉ＋１〜７の整数の全てを表している。また、負論理のＲＬＥＤｊ信号の欄に記した”（Ｌ）”は、ＲＬＥＤｊ信号のいずれかがＬであることを示している。
図に示すように、ＫＥＥＰ信号がＬ（解除状態）の場合、ＦＦＲ０〜ＦＦＲ７信号は他の信号の状態に関係なくＱ出力をＬにするので、ＲＬＥＤ０〜７信号はＬとなる。その結果、全ての読み出し表示用ＬＥＤは消灯状態となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
その後、ＳＤＲＡＭからの読み出しの最大頻度に対応する表示は、ＫＥＥＰ信号がＬ（解除状態）になるタイミングでリセットされる。従って、図１６のＤＲ５は、ＫＥＥＰ信号がＬになった時点で消灯状態になる。このように、半導体メモリからの読み出しの最大頻度に対応する表示の保持が定期的に解除されるので、データ読み出しの頻度を容易に把握可能である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
図１９は、上記ＬＥＤデコーダ７３が正論理のＷＬＥＤ０〜ＷＬＥＤ７信号を生成するときの入力側のＲＥＡＤＬ＿ＷＲＩＴＨ、ＤＥＷｉ、正論理のＷＬＥＤｉ、ＫＥＥＰ、負論理のＷＬＥＤｊ、ＬＥＤＣＬＫ信号と出力側のＷＬＥＤｉ信号（正論理）との状態を機能テーブルにより示している。図１５で示したように、ＲＥＡＤＬ＿ＷＲＩＴＨ信号をＮＯＴゲート７３ａで反転させているため、図１８の機能テーブルとはＲＥＡＤＬ＿ＷＲＩＴＨ信号の状態が反対になっている。ＮＯＴゲート７３ａ以外のＬＥＤデコーダ７３の構成は読み出し表示用のＬＥＤデコーダ７２の構成と同じであるため、ＲＥＡＤＬ＿ＷＲＩＴＨ信号以外の状態は図１８の機能テーブルと同じになっている。