【事件の表示】
　平成　８年特許願第　５０９００号「加算方法および加算器」拒絶査定に対する審判事件〔平成　９年　８月２６日出願公開、特開平　９−２２２９９１、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯、本願発明
　本願は、平成８年２月１４日の出願であって、その請求項１ないし５に係る発明は、平成１１年１０月２０日付け手続補正書によって補正された明細書の特許請求の範囲の請求項１ないし５に記載されたとおりのものである。（なお、平成１２年１月２６日付け手続補正書は、本審決と同日付けの補正の却下の決定により却下された。）
　
２．特許法第３６条第４項について
（１）原査定の理由
　原査定の拒絶の理由は、発明の詳細な説明の実施例に記載された加算回路において、外部からのキャリー入力は、和出力の最下位桁にしか反映しないように構成されているから、この加算回路は正しい和を全ての入力の組み合わせで求めることができない、したがって、発明の詳細な説明には当業者が容易にその実施をすることができる程度に発明の構成が記載されていない、というものである。
（２）当審の判断
　実施例の加算回路は、キャリーイン信号を和出力の最下位桁に入力し、キャリーアウト信号を出力することによって、図７により説明した従来の加算器と同じように、複数台つなげてさらにビット数の大きな加算器を構成することができるようにしたものであって、外部からのキャリー入力は和出力の最下位桁以外には反映させる必要はなく、この加算器は正しい和を求めることができるものである。
（３）むすび
　したがって、発明の詳細な説明には、当業者が容易にその実施をすることができる程度に発明の構成が記載されていないとすることはできない。
　
３．特許法第２９条第２項について
（１）引用文献の記載事項
　原査定で引用された特開平７−４９７６８号公報（以下、「引用文献１」という）には、次の技術事項が記載されている。
（ａ１）「【産業上の利用分野】本発明は、結合法則をみたす演算を実行する演算装置に係り、特に順序をもった複数の項に対する演算を行う演算装置に関する。一例として、２進先見桁上げ加算器ＢＣＬＡ（Ｂｉｎａｒｙ−Ｃａｒｒｙ−Ｋｏｏｋ−Ａｈｅａｄ）の並列加算器に利用される。」（【０００１】参照）
（ａ２）「並列加算器において、Ａｉ，Ｂｉをｉ桁目の入力とし、ｇi，ｐiを
　　ｇi＝Ａｉ・Ｂｉ
　　ｐi＝Ａｉ「＋」Ｂｉ
と定義し、演算子оを
　　（ｇ，ｐ）о（ｇ’，ｐ’）＝（ｇ＋（ｐ・ｇ’），ｐ・ｐ’）
と定義すると、演算子оは結合法則をみたす演算子であり、Ｇｉ，Ｐｉを桁上げ生成及び伝搬信号とすると、桁上げ信号は、
　　（Ｇ1，Ｐ1）＝（ｇ1，ｐ1）
　　（Ｇi，Ｐi）＝（ｇi，ｐi）о（Ｇi-1，Ｐi-1）　　｛２≦ｉ｝
　　　　　　　　　（ｇi，ｐi）о（ｇi-1，ｐi-1）‥о‥（ｇ1，ｐ1）
のもとで、ｉ桁目の桁上げ出力ＣiはＣi＝Ｇiとして生成することができる。」（【０００３】参照）
（ａ３）「図５においては（Ｎ−２n＋１）桁目からＮ桁目までの演算結果は、（Ｎ−２n＋１）桁目から（Ｎ−２(n-1)）までの演算結果と、（Ｎ−２(n-1)＋１）桁目からＮ桁目までの演算結果とにより、生成されている。」（【０００６】参照）
（ａ４）「他の従来技術によるＢＣＬＡの構成を示す図である。」（【図５】参照）
　
　原査定で引用された特開平６−２８１５８号公報（以下、「引用文献２」という）には、次の技術事項が記載されている。
（ｂ１）「【産業上の利用分野】本発明は桁上げ先見加算方法とその装置に関し、特にディジタル計算機の加減算における桁上げ先見加算方法とその装置に関する。
【従来の技術】従来、２数の加減算処理には、主として桁上げ先見型の加算方法が用いられている。
　加算する２数をそれぞれＡ，Ｂとし、ビット長をｎ（正整数）として、Ａ，Ｂの各ビットの値を、ａ（ｎ−１），ａ（ｎ−２），…，ａ１，ａ０及び、ｂ（ｎ−１），ｂ（ｎ−２），…，ｂ１，ｂ０とする。このとき桁上げ生成項ｇ（ｎ−１），ｇ（ｎ−２），…，ｇ１，ｇ０と桁上げ伝播項ｐ（ｎ−１），ｐ（ｎ−２），…，ｐ１，ｐ０は以下の（１）式及び（２）式で表される。
　ｐｉ＝ａｉ（＋）ｂｉ　　　　　　　　　　　　　　　　　　　　　　（１）
　ｇｉ＝ａｉ・ｂｉ　　　　　　　　　　　　　　　　　　　　　　　　（２）
　ただし、（＋）は排他的論理和を表す。次に和及び桁上げをｓ（ｎ−１），ｓ（ｎ−２），…，ｓ１，ｓ０及び、ｃ（ｎ−１），ｃ（ｎ−２），…，ｃ１，ｃ０とし、これらをｇｉ，ｐｉを用いて表すと（３）式及び（４）式のように表される。
　ｃｉ＝ｇｉ＋ｐｉ・ｃ（ｉ−１）　　　　　　　　　　　　　　　　　（３）
　ｓｉ＝ｐｉ（＋）ｃ（ｉ−１）　　　　　　　　　　　　　　　　　　（４）
（３）式及び（４）式より、各ビットにおける桁上げを並列に求めれば、和もまた並列に求められる。通常、実際の加算器では（１）式及び（２）式を実現する桁上げ生成項・桁上げ伝播項生成部（以下ｐｇ生成部）と、（３）式を実現する桁上げ生成部と、（４）式を実現する和生成部の３つから構成されている。　　　
　次に実際用いられている従来の加算方式としてＢＬＣ（Ｂｉｎａｒｙ　Ｌｏｏｋ−ａｈｅａｄ　Ｃａｒｒｙ）加算方式と、ＢＣＬＡ（Ｂｌｏｃｋ　Ｃａｒｒｙ　Ｌｏｏｋ　Ａｈｅａｄ）加算方式について詳細に述べる。」（【０００１】【０００２】【０００３】【０００４】【０００５】【０００６】参照）
（ｂ２）「従来の桁上げ先見加算方法とその装置の第１の例を示すブロック図である。」（【図７】参照）
　
　また、原査定で引用された特開平４−１４９７３０号公報（以下、「引用文献３」という）には、次の技術事項が記載されている。
（ｃ１）「〔産業上の利用分野〕
　本発明は加算回路に関し、特にビット長が異なる複数のデータの加算回路に関する。」（第２頁左上欄第１−３行目）
（ｃ２）「ビット長の長いデータ用の加算器を用いて、ビット長の短いデータ複数加算する場合は、第９図に示すように、キャリーラインにインバータとＮＯＲゲートを追加して、全加算器を３１〜３３を直列接続することにより実現していた。」（第２頁右上欄第６−１０行目）
（ｃ３）「本発明の加算回路は、第一の加算信号Ａ０と第一の被加算信号Ｂ０と第一の桁上げ入力信号Ｃｉ０と分割加算の制御をする第一の分割加算制御信号Ｄ０とを入力し、第一の和信号Ｓ０は排他的論理和を【＋】で信号の反転をＩでそれぞれ示す論理式Ｓ０＝Ａ０【＋】Ｂ０【＋】（Ｄ０Ｉ・Ｃｉ０）により出力しローレベル活性化信号である第一の桁上げ出力信号Ｃｏｘ０を前記論理式Ｃｏｘ０＝Ａ０Ｉ・Ｂ０Ｉ＋（Ａ０【＋】Ｂ０）・（Ｃｉ０Ｉ＋Ｄ０）により出力する第一の論理回路を有する第一の全加算器と、
　第二の加算信号Ａ１と第二の被加算信号Ｂ１とローレベル活性化信号である第二の桁上げ入力信号Ｃｉｘ１と分割加算の制御をする第二の分割加算制御信号Ｄ１とを入力し、第二の和信号Ｓ１を前記論理式Ｓ１＝Ａ１【＋】Ｂ１【＋】（Ｄ１＋Ｃｉｘ１）Ｉにより出力し第二の桁上げ出力信号Ｃｏ１を前記論理式Ｃｏ１＝Ａ１・Ｂ１＋（Ａ１【＋】Ｂ１）・（Ｃｉｘ１Ｉ＋Ｄ１Ｉ）により出力する第二の論理回路を有する第二の全加算器とを有するものである。」（第２頁右上欄第１７行目−左下欄第１７行目）
（ｃ４）「第１図は本発明の一実施例を示す回路図、第２図は第１図に示す１型全加算器の等価回路図、・・・第４図は第１図に示す２型全加算器の等価回路図、・・・第９図は従来の加算回路の一例を示す回路図」（第４頁右下欄第１４行目−第５頁左上欄第４行目）
　
（２）対比・判断
　請求項１ないし５に係る発明と、引用文献１−３に記載されたものとを、それぞれ対比する。
　引用文献１、引用文献２には、いずれにも、請求項１ないし５に係る発明の前提技術となるキャリー先見方式の加算器が、引用文献３には、キャリー先見方式ではない加算器に分割加算制御信号Ｄ１（請求項１ないし５に係る発明の「制御信号Ｔｉ」に相当する）を入力して、分割加算制御信号Ｄ１を含めて加算演算の論理式を構成し、加算器を複数の部分加算器として使用可能にした技術が記載されているから、当業者がこのような各引用文献に記載の技術を契機として、キャリー先見方式の加算器においても、制御信号により加算器を複数の部分加算器として使用可能にしようとすることは考えられるところではある。
　しかし、その具体的な加算演算の論理式ないし論理演算を行う回路として請求項１、２に記載された「Ｇi (m) ＝Ｇi (m-1) ＋Ｐi (m-1) ・Ｔi (m-1) ・Ｇ i-2m (m-1) 」、請求項３、４、５に記載された「第ｉ桁のキャリー伝搬信号Ｐi (m-1) と第ｉ桁の制御信号Ｔi (m-1) と第ｉ−２m 桁のキャリー生成信号Ｇ i-2m (m-1) とを入力とする３入力ＡＮＤゲートと、該ＡＮＤゲートの出力および第ｉ桁のキャリー生成信号Ｇi (m-1) を入力とし、第ｉ桁のキャリー生成信号Ｇi (m) を出力する２入力ＯＲゲートと、」は、引用文献１−３の何れにも記載も示唆もされておらず、また、各引用文献を組み合わせて当業者により容易に想到し得た事項とも認められない。
　
４．むすび
　したがって、請求項１ないし５に係る発明は、発明の詳細な説明には、当業者が容易にその実施をすることができる程度に発明の構成が記載されていないとすることはできないし、引用文献１ないし引用文献３に記載された発明に基づいて当業者が容易に発明をすることができたものとすることもできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。