(57)【要約】【課題】  結晶欠陥やアウトディフユージョンの影響なくコレクタ拡散領域を高濃度にすることができ、コレクタ抵抗が低減する。【解決手段】  この半導体装置は第１の導電型の不純物が拡散された埋め込み層を有する第２の導電型半導体基板（１０）の上にエピタキシャル成長により形成された第１の導電型の第１半導体層（１１）と、この第１の半導体層（１１）に形成されたトレン（１２）と、このトレンチ（１２）底部およびその周縁に一度に形成されたそれぞれエミッタ領域（１４）およびコレクタ領域（１３）となる第２の導電型の不純物を含む第１、第２の拡散層（１４、１３）とを備えている。【選択図】  図１
0003127181.tif 000002
【実用新案登録請求の範囲】
【請求項１】
コレクタ領域、エミッタ領域およびベース領域を備えた縦型トランジスタであって、第１の導電型の不純物が拡散された埋め込み層を有する第２の導電型半導体基板の上にエピタキシャル成長により形成された第１の導電型の第１半導体層と、この第１半導体層に形成されたトレンチと、このトレンチ底部およびその周縁に一度に形成されたそれぞれエミッタ領域およびコレクタ領域となる第２の導電型の不純物を含む第１、第２の拡散層とを備えていることを特徴とする半導体装置。
【請求項２】
前記第１の導電型の不純物はＮ型不純物であり、前記第２の導電型の不純物はＰ型不純物であることを特徴とする請求項１の半導体装置。
【請求項３】
第２導電型の半導体基板に設けられた第１導電型の埋め込み領域と、前記半導体基板及び埋め込み領域を覆うようにエピタキシャル成長により形成された第１導電型半導体層と、前記半導体層に形成された第２導電型アイソレーション領域と、前記半導体層に形成された第２導電型のエミッタ領域と、第２導電型のコレクタ領域と、第１導電型のベース領域とを備えた半導体装置であって、
前記半導体層の表面に前記コレクタ領域を設け、前記コレクタ領域に囲まれるトレンチを有し、前記トレンチの底面にエミッタ領域を設けて縦型トランジスタを構成することを特徴とする半導体装置。
【請求項４】
前記エミッタ領域と前記コレクタ領域は、同一の拡散工程からなることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記縦型トランジスタは、ＰＮＰトランジスタであることを特徴とする請求項３ないし請求項４記載の半導体装置。
【考案の詳細な説明】
【技術分野】
【０００１】
この考案は、半導体装置、特に縦型トランジスタを構成する半導体装置に関する。
【背景技術】
【０００２】
一般にバイポーラトランジスタのｆＴ（電流利得帯域幅積）は、以下に示す公知の式１で表され、一般的にｆＴが高いほど高性能といわれている。
【０００３】
１／２πｆＴ＝τｅ＋τｂ＋τｘ＋τｃ＋τｓ          式１
τｅ＝ｋＴ／ｑＩＥ×ＣＴＥ    τｃ＝Ｒｃ×ＣＴＣ
τｂ＝（Ｗｂ）２／ｎＤｎ      τｘ＝Ｘｓ／２Ｖｓ
式１から、ｆＴを向上させるためには、コレクタ抵抗Ｒｃやコレクタ容量ＣＴＣを下げる方法がある。
【０００４】
従来の公知の縦型ＰＮＰトランジスタの構造を図３に示す。図３において、１１０はＰ型シリコン半導体基板、１１１はこのＰ型シリコン半導体基板１１０の上にエピタキシャル成長により形成されたＮ型シリコン半導体層、１１２はＰ型シリコン基板１１０に形成されたＰ型シリコンの埋め込み領域、１１３はＮ型シリコン半導体層１１１に形成されたＰ型シリコンからなるアイソレーション領域、１１５は前述した埋め込み領域１１２まで達するＰ型シリコンからなるコレクタ領域、１１６はＰ＋拡散されたコレクタコンタクト領域、１１７はＮ＋拡散されたベースコンタクト領域、１１８はＰ＋拡散されたエミッタ領域である。
【０００５】
従来の縦型ＰＮＰトランジスタでは、コレクタ抵抗Ｒｃを下げるためにコレクタ拡散領域の不純物濃度を上げたり、拡散の深さを深くすることを行なっていた。
【特許文献１】特開２００３−１９７６２８号公報
【考案の開示】
【考案が解決しようとする課題】
【０００６】
しかし、不純物濃度を上げると、結晶欠陥やアウトディフユージョンの影響が大きくなり、また拡散の深さを深くするとコレクタ容量ＣＴＣが増加してしまう。このように従来の縦型ＰＮＰトランジスタではｆＴを上げるのが困難であった。ここでアウトディフユージョンとは、不純物元素が気相中に蒸発し、拡散する現象である。例えばシリコン半導体基板上に高濃度の埋め込み拡散領域を形成し、この上にエピタキシャル成長させた場合、埋め込み領域から不純物が気相中に飛び出し、再度エピタキシャル層内に取り込まれる現象である。
【課題を解決するための手段】
【０００７】
この考案によれば、コレクタ領域、エミッタ領域およびベース領域を備えた縦型トランジスタであって、第１の導電型の不純物が拡散された埋め込み層を有する第２の導電型半導体基板の上にエピタキシャル成長により形成された第１の導電型の第１半導体層と、この第１の半導体層に形成されたトレンチと、このトレンチ底部およびその周縁に一度に形成されたそれぞれエミッタ領域およびコレクタ領域となる第２の導電型の不純物を含む第１、第２の拡散層とを備えていることを特徴とする半導体装置が提供される。
【０００８】
また、この考案の別の態様によれば、第２導電型の半導体基板に設けられた第１導電型の埋め込み領域と、前記半導体基板及び埋め込み領域を覆うようにエピタキシャル成長により形成された第１導電型半導体層と、前記半導体層に形成された第２導電型アイソレーション領域と、前記半導体層に形成された第２導電型のエミッタ領域と、第２導電型のコレクタ領域と、第１導電型のベース領域とを備えた半導体装置であって、前記半導体層の表面に前記コレクタ領域を設け、前記コレクタ領域に囲まれるトレンチを有し、前記トレンチの底面にエミッタ領域を設けて縦型トランジスタを構成することを特徴とする半導体装置が提供される。
【０００９】
この場合、前記エミッタ領域と前記コレクタ領域は、同一の拡散工程によって形成される。
【考案の効果】
【００１０】
このようにすれば、コレクタ領域をＮ型エピタキシャル層表面に形成することで、結晶欠陥やアウトディフユージョンの影響なくコレクタ拡散領域を高濃度にすることができ、かつ従来よりもコレクタ拡散領域内の電流経路が短くなることでコレクタ抵抗が低減する。また、従来よりもコレクタ拡散領域の接合面積が小さいため、コレクタ容量が小さい。以上の点から、本例では従来よりもコレクタ抵抗、コレクタ容量が下がり、両者の効果で遮断周波数（ｆＴ）が向上する。また、エミッタ領域とコレクタ領域を同一拡散層で形成するので、工程を簡略化できる。さらに、本考案によれば、遮断周波数（ｆＴ）の高い縦型ＰＮＰトランジスタを容易に形成することができる。またコレクタ領域、エミッタ領域をトレンチ上下に作るため一度の拡散工程でセルフアライメントにより作ることができる。
【考案を実施するための最良の形態】
【００１１】
図１は、この考案による半導体装置の一例を示し、特に縦型トランジスタに適用した場合である。同図において、１０はＰ型シリコン基板、１１はＰ型シリコン基板１０の上にエピタキシャル成長により形成され一部がベース領域となるＮ型エピタキシャル層、１２はＮ型エピタキシャル層１１に所定深さで形成されたトレンチ、１３はＮ型エピタキシャル層１１のトレンチの表面周縁に形成され縦型トランジスタのコレクタ領域となるＰ＋型拡散層、１４はトレンチ１２の底部に形成され縦型トランジスタのエミッタ領域となるＰ＋型拡散層、１５はトレンチ周縁に形成されたＰ型拡散層１３から若干離れた位置に形成されベースコンタクトとなるＮ型シリコン層１１の表面に形成されたＮ＋型拡散領域、１６、２０は、前述した各領域を電気的に分離するＰ型拡散層である。
【００１２】
図２（ａ）〜図２（ｇ）は、図１の製造工程の一例を示し、これらの図において、まず、Ｐ型シリコン基板１０の上にＮ型拡散領域１７、Ｐ型拡散領域２０を拡散形成した後、Ｎ型エピタキシャル層１１をエピタキシャル成長させる（図２（ａ））。
【００１３】
ついで、Ｎ型エピタキシャル層１１の上に、ＳｉＯ２からなる酸化膜２１、ポリシリコン層２２、レジスト２３を順次積層形成した後、レジスト２３をマスクとしてＮ型エピタキシャル層１１まで達する溝２４をエッチング形成する（図２（ｂ））。
【００１４】
ついで、Ｎ型エピタキシャル層１１をエッチングしてトレンチ１２を作る。その後、露出面にＳｉＯ２からなる酸化膜２６を形成する（図２（ｃ））。
【００１５】
ついでＮ型エピタキシャル層１１のＰ型拡散層２０に対応する位置にＰ型不純物をイオン注入し、Ｐ型拡散層１６を形成する（図２（ｄ））。その後アニールされる。
【００１６】
ついで、先に形成したトレンチ１２の底および周縁にＰ型不純物をイオン打ち込みし、エミッタ領域１４およびコレクタ領域１３をセルフアライメントで形成する（図２（ｅ））。
【００１７】
さらに、コレクタ領域、エミッタ領域から離れ得た位置にＮ型不純物をイオン注入し、ベースコンタクト領域１５を形成する（図２（ｆ））。ついで、コレクタ領域１３、エミッタ領域１４、ベースコンタクト領域１５の上にある酸化膜２６がエッチングされる（図２（ｇ））。
【００１８】
このようにすれば、コレクタ領域をＮ型シリコン層１１の表面に形成することで、結晶欠陥やアウトディフユージョンの影響なくコレクタ領域１３を高濃度にすることができ、かつ従来よりもコレクタ領域１３内の電流経路が短くなることで従来よりもコレクタ抵抗を低減できる。
【００１９】
また、本例によれば従来よりもコレクタ領域の接合面積が小さいため、コレクタ容量が小さくできる。
【００２０】
以上のことから、この考案によれば従来よりもコレクタ抵抗、コレクタ容量が下がり、両者の効果で遮断周波数（ｆＴ）を向上することができる。また、本例によればエミッタ領域とコレクタ領域を同一拡散層で形成するので、工程を簡略化できる。さらに、本例によれば、遮断周波数（ｆＴ）の高いＰＮＰトランジスタを容易に形成することができる。
【図面の簡単な説明】
【００２１】
【図１】この考案による半導体装置として縦型トランジスタに適用した場合を示す図である。
【図２】図１の半導体装置の製造工程を示す工程図である。
【図３】従来の半導体装置の一例である縦型トランジスタを示す図である。
【符号の説明】
【００２２】
１０  Ｐ型シリコン基板
１１  Ｎ型エピタキシャル層
１２  トレンチ
１３  コレクタ領域となるＰ＋型拡散領域
１４  エミッタ領域となるＰ＋型拡散領域
１５  ベースコンタクト領域となるＮ＋型拡散領域
１６  Ｐ型拡散領域
１７  Ｎ型拡散領域
２０  Ｐ型拡散領域
２１  酸化膜
２２  ポリシリコン層
２３  レジスト層
２４  溝
２６  酸化膜
【図１】
0003127181.tif 000003
【図２】
0003127181.tif 000004
【図３】
0003127181.tif 000005