【手続補正書】
【提出日】平成18年8月25日(2006.8.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】                明細書
【発明の名称】            電流パルス受信回路
【特許請求の範囲】
【請求項１】  入力電流パルスを電圧パルスに変換する電流電圧変換部と、
前記電流電圧変換部からの出力信号と、該出力信号と相補な信号あるいは基準電圧とを入力信号として比較し、論理信号パルスを出力する比較回路と、
前記比較回路からの論理信号パルスに基づき、前記比較回路の入力信号に第１所定幅のヒステリシス電圧を設定する第１ヒステリシス回路と、
前記比較回路からの論理信号パルスに基づき、前記比較回路の入力信号に第２所定幅から時間経過と共に減少するヒステリシス電圧を設定する第２ヒステリシス回路とを備えることを特徴とする電流パルス受信回路。
【請求項２】  前記電流電圧変換部と前記比較回路との間に挿入され、前記電流電圧変換部からの出力信号の電圧振幅を制限して前記比較回路に出力する電圧振幅制限回路を備えることを特徴とする請求項１に記載の電流パルス受信回路。
【請求項３】  前記比較回路への入力信号のオフセット値を設定するオフセット設定回路を備えることを特徴とする請求項１又は２に記載の電流パルス受信回路。
【請求項４】  前記比較回路への入力信号の供給を行なう第１バッファ回路と、
前記第１バッファ回路の入力端子へ入力信号の供給を容量結合により行なうための容量結合素子と、
前記第１バッファ回路の入力端子と所定電位との間に接続されるバイアス抵抗素子と、
前記容量結合素子を介して前記第１バッファ回路へ入力信号を供給する前記電圧振幅制限回路と、
前記電流電圧変換部の出力信号における高電位側出力電圧をホールドするピークホールド回路、あるいは該出力信号を積分する積分回路と、
前記ピークホールド回路、あるいは前記積分回路の出力電圧に基づき、前記電圧振幅制限回路の低電位側出力電圧を所定電圧だけ上昇させる低電位レベル上昇回路とを備えることを特徴とする請求項１乃至３の少なくとも何れか１項に記載の電流パルス受信回路。
【請求項５】  前記比較回路への入力信号の供給を行なう第１バッファ回路と、
前記第１バッファ回路の入力端子へ入力信号の供給を容量結合により行なうための容量結合素子と、
前記第１バッファ回路の入力端子と所定電位との間に接続されるバイアス抵抗素子と、
前記容量結合素子を介して前記第１バッファ回路への入力信号を供給する前記電圧振幅制限回路と、
前記電流電圧変換部の出力信号における高電位側出力電圧をホールドするピークホールド回路、あるいは該出力信号を積分する積分回路と、
前記ピークホールド回路、あるいは前記積分回路の出力電圧に基づき、前記電流電圧変換部の電流電圧変換抵抗を調整する抵抗率自動調整回路とを備えることを特徴とする請求項１乃至３の少なくとも何れか１項に記載の電流パルス受信回路。
【請求項６】  入力電流パルスを電圧パルスに変換する電流電圧変換回路と、
前記電流電圧変換回路の出力信号の電圧振幅が所定振幅以上であることを検出する大信号検出回路と、
前記大信号検出回路からの出力信号に基づき、前記電流電圧変換回路における電流電圧変換抵抗を低減すると共に、出力電圧振幅のクランプレベルを低減するクランプ回路と、
前記電流電圧変換回路における直流オフセット成分をキャンセルするＤＣキャンセル回路とを備え、
前記大信号検出回路からの出力信号に基づき、前記ＤＣキャンセル回路における直流オフセット成分のキャンセル効果を低減することを特徴とする電流パルス受信回路。
【請求項７】  入力電流パルスを電圧パルスに変換する電流電圧変換回路と、
前記電流電圧変換回路の出力信号の電圧振幅が所定振幅以上であることを検出する大信号検出回路と、
前記大信号検出回路からの出力信号に基づき、前記電流電圧変換回路における電流電圧変換抵抗を、所定ゲインから対数関数ゲインに変換するゲイン変換部とを備えることを特徴とする電流パルス受信回路。
【請求項８】  前記電流電圧変換回路は、
電流電圧変換抵抗素子を備え、
前記クランプ回路は、
バイアス回路と、
前記電流電圧変換抵抗素子と並列に接続され、前記大信号検出回路からの出力信号に基づき前記バイアス回路により導通状態にバイアスされる、エミッタフォロアトランジスタあるいはダイオードとを備えることを特徴とする請求項６又は７に記載の電流パルス受信回路。
【請求項９】  前記バイアス回路は、前記エミッタフォロアトランジスタあるいは前記ダイオードの温度特性を抑制する温度特性を有することを特徴とする請求項８に記載の電流パルス受信回路。
【請求項１０】  入力電流パルスを電圧パルスに変換する電流電圧変換回路と、
前記電流電圧変換回路からの出力信号に基づいて増幅動作を行う差動入力構成の増幅回路と、
前記電流電圧変換回路と前記増幅回路との間に挿入される一対の差動出力構成のバッファ回路とを備え、
前記一対のバッファ回路の各々の正転出力端子を、容量素子を介して前記増幅回路の差動入力端子に接続すると共に、
前記一対のバッファ回路のうち一方の反転出力端子を、容量素子で構成される微分回路を介して、前記一対のバッファ回路のうち他方の入力端子に接続することを特徴とする電流パルス受信回路。
【請求項１１】  入力電流パルスを電圧パルスに変換する電流電圧変換回路と、
前記電流電圧変換回路からの出力信号に基づいて増幅動作を行う差動入力構成の増幅回路と、
前記電流電圧変換回路と前記増幅回路との間に挿入され、前記増幅回路への各入力信号を供給する一対の差動出力構成のバッファ回路と、
前記一対のバッファ回路の各反転出力を微分し、他方のバッファ回路の各入力端子に供給する一対の微分回路とを備えることを特徴とする電流パルス受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力される電流パルスを、パルス幅の精度よく論理レベルの電圧パルスに変換して出力する電流パルス受信回路に関するものであり、特に、光通信等において受光した光パルスを受光素子により電流パルスに変換した後に使用される電流パルス受信回路に関するものである。
【０００２】
【従来の技術】
近年、携帯端末やパーソナルコンピュータ等、また携帯電話に、空間を赤外線で結ぶ赤外線データ通信（ＩｒＤＡ通信）機能が付加されるようになってきている。また、通信インフラとして、光ファイバー通信網も整備されてきている。
【０００３】
上記のような光通信においては、機器の使用される環境の明るさに応じて、フォトダイオード等の光受信素子に太陽光や蛍光灯等の照明等によるいわゆる外乱光が同時に入力されることとなる。これらの外乱光は、受光素子を励起し不要な直流電流成分を電流パルス受信回路に流すこととなるので、これらの直流電流成分を除去することが必要となる。
【０００４】
また、送受信される光パルス信号は一般にバースト信号であり、パルス幅及びデューティ比が変化する信号である。一方、フォトダイオードＰＤはその特性から電流出力の立ち上がりや立ち下がりになまりを生じ、いわゆるテールを引く場合がある。更に直流オフセット成分の除去等の観点からパルス信号を微分した微分波形を使用することが一般的であり、このことからも出力信号はテールを引くこととなる。こうしたテール領域は広いパルス幅の信号ほど顕著に現れ、比較回路あるいは増幅回路の出力状態が反転誤動作する虞がある。この誤動作を防止し出力状態を正しく維持して、パルス幅精度の良い論理パルスを出力するための方策として、従来より、比較回路あるいは増幅回路への入力信号にヒステリシス電圧等の有為な電位差を付加することが行なわれている。そして、この方策はノイズ耐性の向上にもなるものである。
【０００５】
図２６に第１の従来技術として電流パルス受信回路１００を示す。光パルスはフォトダイオードＰＤで受光されて電流パルスＩＰＤに変換される。電流パルスＩＰＤは、電流電圧変換回路１０１Ａの入力ノードＩＮに入力されて電圧に変換され増幅回路１０２Ａの反転入力端子ＶＭ２に出力される。ここでは、電流電圧変換回路１０１Ａの入力端子をシングル入力として例示しているが、非入力端子をダミー端子として、あるいは相補な電流パルスを入力することにより差動入力として構成することもできる。ＤＣキャンセル回路１０５Ａは、電流電圧変換回路１０１Ａの出力信号ＶＭ２の直流電圧レベルを検出して、電流電圧変換回路１０１Ａの入力ノードＩＮにフィードバックすることにより、フォトダイオードＰＤで電流変換される太陽光、照明光等の直流的な外乱光をキャンセルする回路である。入力光パルスに対して時定数を十分に大きく設定することにより、入力周波数が数ｋＨｚ以下の外乱光成分のみををキャンセルするものである。電流電圧変換回路１０１Ａの差動入力に対応してＤＣキャンセル回路１０５Ａを差動出力とする構成をとる場合もある。
【０００６】
電流電圧変換回路１０１Ａにより電圧に変換されたパルス信号は、増幅回路１０２Ａに入力され増幅される。増幅することにより後段の比較回路１０３での応答性を良好なものにする働きを有する。増幅回路１０２Ａの参照電圧端子ＶＰ２には、ＤＣフィードバック回路１０６が入力されている。ＤＣフィードバック回路１０６は、増幅回路１０２Ａの出力端子ＶＰ３の電圧を積分回路Ｃ１０１、Ｒ１０１、Ｒ１０２により積分した上で増幅回路１０２Ａの参照電圧端子ＶＰ２にフィードバックしており、増幅回路１０２Ａにおける入力オフセット電圧を改善すると共に、反転入力端子ＶＭ２への信号入力の変化に遅れて追従することから入力端子間のヒステリシス効果を付加する機能を有している。
【０００７】
増幅回路１０２Ａからの出力は出力端子ＶＰ３を介して比較回路１０３に入力され、参照電圧端子ＶＭ３に接続される基準電圧ＶＴＨとの比較により正の論理パルスが出力される。この正の論理パルスはインバータ回路１０４にて反転され、電流パルス受信回路１００の出力として出力端子ＲＸから負の論理パルスを出力する。
【０００８】
図２７には、第２の従来技術として電流パルス受信回路２００を示す。基本的な回路構成は図２６に示す電流パルス受信回路１００と同様である。電流パルス受信回路２００では、電流電圧変換回路１０１Ｂからの出力信号を差動信号として、容量素子Ｃ１０２、Ｃ１０３を介して増幅回路１０２Ｂの入力端子に容量結合させることにより、増幅回路１０２Ｂにおける入力オフセット電圧を改善している。このため、ＤＣキャンセル回路１０５Ｂも差動入力構成をとっている。
電流パルス受信回路１００と同様に、ＤＣキャンセル回路１０５Ｂにより外乱光による直流的なオフセットをキャンセルする。また、増幅回路１０２Ｂの入力端子への容量結合により増幅回路１０２Ｂの入力オフセット電圧を改善すると共に、差動信号の入力により入力信号間には有意な電位差が付加される。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＩｒＤＡ通信等の光通信におけるバースト信号に伴う広狭様々な光パルス幅に加えて、フォトダイオードＰＤの出力特性から決まる電流出力のテール特性や、パルス信号の微分波形におけるテール特性等の違いにより、電流出力のテール領域においても比較回路１０３での誤出力が発生しない十分なヒステリシス電圧幅を安定に設定することが困難である。即ち、出力電流におけるテール特性の異なるフォトダイオードＰＤに対しては設定値がずれてしまう。また、微分波形についても、フォトダイオードＰＤや微分回路の定数、入力信号振幅によりテール領域は変化してしまう。更に、受光する光パルスの強度、電流パルスＩＰＤのクランプレベル等の様々な条件によりテール領域の発生の仕方は異なることとなる。従って、使用部品の特性、微分回路等の回路定数、及び使用環境等に依存してテール特性が変化してしまい、パルス幅の長い光パルスに対して精度の良い出力パルス幅を安定して出力することが困難であるという問題がある。
具体例として、図２８に第１従来技術における比較回路１０３の応答の入出力波形を示す。この場合は、増幅回路１０２Ａの出力がシングル出力で正転入力端子ＶＰ３に供給されており、基準電圧ＶＴＨから所定のヒステリシス電圧幅を有する信号が参照電圧端子ＶＭ３に供給されている。所定ヒステリシス電圧幅に対して、短い電流パルスＩＰＤではパルス幅の精度よく出力信号ＲＸが出力される。しかしながら、長い電流パルスＩＰＤでは微分波形である比較回路１０３への入力信号ＶＰ３がテールを引くため、入力電流パルスＩＰＤ幅の途中で比較回路１０３の入力関係が逆転し、出力信号ＲＸが反転してしまう。図２９には、第２従来技術におけるコンパレータ１０３の応答の入出力波形を示す。この場合は、増幅回路１０２Ｂの出力が差動出力で各入力端子ＶＰ３、ＶＭ３に供給されている。差動信号であるため、短い電流パルスＩＰＤではパルス幅の精度よく出力信号ＲＸが出力される。しかしながら、差動信号は共に微分波形でありテールを引くため、長い電流パルスＩＰＤでは入力電流パルスＩＰＤ幅の途中で比較回路１０３の入力関係が逆転し、出力信号ＲＸが反転してしまう。
図２８に示すようなシングル入力の信号に対して基準電圧ＶＴＨに所定ヒステリシス電圧幅を付加する場合には、ヒステリシス電圧幅を大きく設定すれば改善することはできる。しかしながら、小入力信号時の振幅以上にヒステリシス電圧幅を大きく設定すると、セットされたヒステリシス電圧を解除することができなくなり、出力端子ＲＸがセットされたままロックしてしまう虞があり問題である。
【００１０】
また、光パルスが大光量で入力される場合には、電流電圧変換回路１０１Ａ、１０１Ｂにおいて出力電圧振幅をクランプする。この場合のクランプ動作は、バイポーラトランジスタやダイオード等における接合の順方向電圧を利用することが一般的であるため、クランプ動作時の出力電圧振幅を接合の順方向電圧以下に設定することができない。そのため、小光量時における出力電圧振幅との差が大きくなりすぎてしまい、小光量時に比して大光量時のパルス終端でのフォトダイオードＰＤ特性によるテール波形が顕著になる。そのため、大光量時においてパルス終端を正確に検出することができず、出力端子ＲＸのパルス幅が実際の幅に比して大きくなってしまうという問題がある。
具体例として、図３０に第１従来技術の場合の増幅回路１０２Ａの応答波形を、図３２に第２従来技術の場合の増幅回路１０２Ｂの応答波形を示す。何れの場合にも、パルス波形ＶＭ２の終端においてフォトダイオードＰＤの出力特性に起因するテール波形が顕著となり、参照電圧ＶＰ２（図３０の場合）、あるいは相補電圧ＶＰ２（図３２の場合）との交点が実際の光パルスの終端に比して遅れる結果となり、出力端子ＲＸのパルス幅が大きくなってしまう。
【００１１】
更に、光パルスが小光量で入力される場合には、クランプ動作を受けることなくフォトダイオードＰＤの出力特性がそのまま出力されるため、パルスの始端及び終端の双方においてテール波形が顕著となる。但し、パルス始端においては、入力信号間の電位差が広がる方向であるため出力端子ＲＸにおけるパルス始端には、応答の遅れはない。しかしながら、パルス終端においては、テール波形が入力信号の交差を遅らせる方向に作用するため上述の大光量の場合と同様に、パルス終端を正確に検出することができず、出力端子ＲＸのパルス幅が実際の幅に比して大きくなってしまうという問題がある。
具体例として、図３１に第１従来技術の場合の増幅回路１０２Ａの応答波形を、図３３に第２従来技術の場合の増幅回路１０２Ｂの応答波形を示す。何れの場合にも、パルス波形ＶＭ２の終端においてフォトダイオードＰＤの出力特性に起因するテール波形により、参照電圧ＶＰ２（図３１の場合）、あるいは相補電圧ＶＰ２（図３３の場合）との交点が実際の光パルスの終端に比して遅れる結果となり、出力端子ＲＸのパルス幅が大きくなってしまう。
【００１２】
赤外線領域も含めたＩｒＤＡ通信等の光通信においては、送受信される光パルス信号は、一般にバースト信号であり、パルス幅及びデューティ比が変化する信号である。更に送信される光の強度は、光パルス信号の伝送距離や伝送環境により光強度が大きく変化する。従って、上記に示すパルス幅の変化や光強度の変化に対して、正確なパルス幅を出力することができないという問題がある。
【００１３】
本発明は前記従来技術の問題点を解消するためになされたものであり、光通信等において受光した光パルスを受光素子により変換した電流パルスを、パルス幅の精度よく論理レベルの電圧パルスに変換して出力する電流パルス受信回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る電流パルス受信回路は、入力電流パルスを電圧パルスに変換する電流電圧変換部と、その出力信号と、出力信号と相補な信号あるいは基準電圧とを比較して、論理信号パルスを出力する比較回路と、論理信号パルスに基づき比較回路の入力信号に、第１所定幅のヒステリシス電圧を設定する第１ヒステリシス回路と、第２所定幅から時間経過と共に減少するヒステリシス電圧を設定する第２ヒステリシス回路とを備えることを特徴とする。
【００１５】
請求項１の電流パルス受信回路では、電流電圧変換部により入力電流パルスを電圧パルスに変換した後、比較回路において論理信号パルスを出力する際、論理信号パルスに基づいて、入力信号に、第１ヒステリシス回路による第１所定幅のヒステリシス電圧に加え、第２ヒステリシス回路による第２所定幅から時間経過と共に減少するヒステリシス電圧を重畳する。
【００１６】
これにより、入力電流パルスから変換された電圧パルスにおける最大パルス幅に対して十分なヒステリシス電圧幅を有するように、第１ヒステリシス回路により設定されるヒステリシス電圧の第１所定幅と、第２ヒステリシス回路により設定される第２所定幅及び時間経過に伴う減少割合とを設定すれば、全てのパルス幅の電圧パルスに対して十分なヒステリシス電圧幅を設定することができる。従って、ＩｒＤＡ通信等の光通信に応用した場合、バースト信号に伴う広狭様々な光パルス幅に加えて、光パルスを電流パルスに変換するフォトダイオードの出力特性やパルス信号の微分波形におけるテール特性等の違いを吸収して、テール領域においても比較回路において誤出力が発生しない十分なヒステリシス電圧幅を安定して設定することができる。そして、特に第２ヒステリシス回路における第２所定幅及び時間経過に伴う減少割合の設定に応じて定まる最長パルス幅のパルス範囲で精度の良い出力パルス幅を安定して出力することができる。最長の入力光パルス幅が決まっているＩｒＤＡ通信等の光通信における受信回路に使用して好適なものである。
また、ヒステリシス電圧幅は、設定直後には第１所定幅と第２所定幅との和のヒステリシス電圧幅を有しながら、時間経過と共に減少していき最終的には、第１所定幅にまで減少する。従って、第１所定幅を小振幅入力信号の振幅以下に設定することにより、セットされたヒステリシス電圧が解除することができず出力端子がセットされたままロックしてしまう虞を未然に回避することができる。
【００１７】
また、請求項２に係る電流パルス受信回路は、請求項１に記載の電流パルス受信回路において、電流電圧変換部からの出力信号の電圧振幅を制限して比較回路に出力する電圧振幅制限回路を備えることを特徴とする。
【００１８】
請求項２の電流パルス受信回路では、電圧振幅制限回路により、比較回路への入力信号の電圧振幅が制限される。
【００１９】
これにより、電圧振幅制限回路により、電流電圧変換部からの大振幅信号の電圧振幅が制限され小振幅信号との電圧振幅差が圧縮され、比較回路への入力信号範囲が制限される。従って、第１ヒステリシス回路による第１所定幅と、第２ヒステリシス回路による第２所定幅とにより設定される固定値であるヒステリシス電圧幅によるヒステリシス効果を常に一定にすることができる。即ち、小振幅信号から大振幅信号に至るまで、確実かつ有効にヒステリシス効果を付与することができ、入力信号のテール特性等の違いを吸収して、テール領域においても比較回路において誤出力が発生せず精度のよいパルス幅を安定して出力することができる。
また、比較回路への入力信号範囲が制限されるため、同一のヒステリシス特性の設定に対して、より長いパルス幅の電圧パルスにまで有効なヒステリシス効果を付与することができる。
【００２０】
また、請求項３に係る電流パルス受信回路は、請求項１又は２に記載の電流パルス受信回路において、比較回路への入力信号のオフセット値を設定するオフセット設定回路を備えることを特徴とする。
【００２１】
請求項３の電流パルス受信回路では、オフセット設定回路により比較回路への入力信号のオフセット値を設定する。
【００２２】
これにより、比較回路への入力信号のオフセット値を所望の値に設定できるので、入力信号のパルス幅や電圧振幅、またテール特性、更にはノイズ環境等に合わせて、最適なオフセット値を設定することができ、誤動作がなく精度の良いパルス幅を安定して出力することができる。
また、オフセット設定回路におけるオフセットの設定を外部調節できるように構成すれば、使用環境に合わせてオフセット値を適宜変更することができ、更に安定した電流パルス受信回路を実現することができる。
【００２３】
また、請求項４に係る電流パルス受信回路は、請求項１乃至３の少なくとも何れか１項に記載の電流パルス受信回路において、比較回路への入力信号の供給を行なう第１バッファ回路と、第１バッファ回路の入力端子へ入力信号の供給を行なう容量結合用の容量結合素子と、第１バッファ回路の入力端子と所定電位との間に接続されるバイアス抵抗素子と、容量結合素子を介して第１バッファ回路へ入力信号を供給する電圧振幅制限回路と、電流電圧変換部の出力信号における高電位側出力電圧をホールドするピークホールド回路、あるいは出力信号を積分する積分回路と、これらの出力電圧に基づき、電圧振幅制限回路の低電位側出力電圧を所定電圧だけ上昇させる低電位レベル上昇回路とを備えることを特徴とする。
【００２４】
請求項４の電流パルス受信回路では、電流電圧変換部の出力信号が電圧振幅制限回路により電圧振幅の制限をされた後、容量結合素子を介して容量結合されて第１バッファ回路に入力され、比較回路への入力信号として供給される。更に、電流電圧変換部には、高電位側出力電圧をホールドするピークホールド回路、あるいは出力信号を積分する積分回路の出力端子が接続され、これらの出力電圧に基づき、低電位レベル上昇回路が電圧振幅制限回路の低電位側出力電圧を所定電圧だけ上昇させる。
【００２５】
ピークホールド回路がない場合には、容量結合素子に接続される第１バッファ回路の入力端子のベースライン電位は、電圧振幅制限回路から容量結合されるパルス信号の電圧値の平均となり、この信号が第１バッファ回路を介して比較回路の入力信号となり、これが参照電圧ともなる。ＩｒＤＡ通信等において電圧振幅制限回路から出力される正の信号パルスのデューティが低い場合には、比較回路の入力信号電圧は、バースト信号の受信中に徐々に低下することとなる。この傾向は、電圧振幅制限回路からの出力信号が制限されている大振幅動作の場合に顕著に現れるので、大振幅のバースト信号により比較回路の入力信号が低下している状態からバースト信号の受信が終了して無信号状態に戻る際、入力信号のオーバーシュートがあると、低下している比較回路の参照電圧側の入力信号との間で電位関係が逆転して誤パルスを出力してしまう可能性がある。
そこで、ピークホールド回路、あるいは積分回路により、電流電圧変換部の出力信号を検出する。バースト信号が入力されると、ピークホールド回路、あるいは積分回路の出力電圧は上昇していき所定電位に達した時点で、低電位レベル上昇回路が電圧振幅制限回路の低電位側出力電圧を所定電圧だけ上昇させる。
これにより、電圧振幅制限回路の低電圧側出力は、出力期間が長く電圧振幅が小さくなるのに対して、高電圧側出力は、出力期間が短いが電圧振幅が不変のままとなり、信号電圧値の平均がバランスされる結果、比較回路の入力端子における電圧振幅の低下減少を解消することができ、大振幅動作からの復帰時に発生するオーバーシュートを含む波形のうねり現象が発生する場合にも比較回路が誤パルスを出力することがなくなる。従って、電圧振幅制限回路により、小振幅信号から大振幅信号に至るまで、確実かつ有効にヒステリシス効果を付与することができ、入力信号のテール特性等の違いを吸収して、テール領域においても比較回路において誤出力が発生せず精度のよいパルス幅を安定して出力することができることに加え、信号受信終了時における誤パルスの発生も防止することができ、精度のよいパルス幅を安定して出力することができる。
【００２６】
また、請求項５に係る電流パルス受信回路は、請求項１乃至３の少なくとも何れか１項に記載の電流パルス受信回路において、比較回路への入力信号の供給を行なう第１バッファ回路と、第１バッファ回路の入力端子へ入力信号の供給を行なう容量結合用の容量結合素子と、第１バッファ回路の入力端子と所定電位との間に接続されるバイアス抵抗素子と、容量結合素子を介して第１バッファ回路へ入力信号を供給する電圧振幅制限回路と、電流電圧変換部の出力信号における高電位側出力電圧をホールドするピークホールド回路、あるいは出力信号を積分する積分回路と、これらの出力電圧に基づき、電流電圧変換部の電流電圧変換抵抗を調整する抵抗率自動調整回路とを備えることを特徴とする。
【００２７】
請求項５の電流パルス受信回路では、電流電圧変換部の出力信号が電圧振幅制限回路により電圧振幅の制限をされた後、容量結合素子を介して容量結合されて第１バッファ回路に入力され、比較回路への入力信号として供給される。更に、電流電圧変換部には、高電位側出力電圧をホールドするピークホールド回路、あるいは出力信号を積分する積分回路が接続され、これらの出力電圧に基づき、抵抗率自動調整回路が電流電圧変換部の電流電圧変換抵抗を調整する。
【００２８】
これにより、大振幅の入力電流パルスが入力されるときに、電流電圧変換部の電流電圧変換抵抗を調整して下げることができるので、電流電圧変換部の出力信号を小振幅信号とすることができる。従って、正パルスのデューティが低いＩｒＤＡ通信等においても、容量結合された比較回路の入力信号のベースバンド電位に電圧低下は殆んど発生しない。また、信号の電圧振幅も小振幅信号の振幅レベルに低減されるので、バースト信号終了時の無信号状態への復帰においても、比較回路の入力信号にオーバーシュート等のうねりは発生しない。それゆえ、バースト信号終了後に比較回路が誤パルスを出力することはなく、入力電流パルスが小振幅から大振幅に至るまで、確実かつ有効にヒステリシス効果を付与することができ、入力信号のテール特性等の違いを吸収して、テール領域においても比較回路において誤出力が発生せず精度のよいパルス幅を安定して出力することができることに加え、信号終了時における誤パルスの発生も防止することができ、精度のよいパルス幅を安定して出力することができる。
【００２９】
また、請求項６に係る電流パルス受信回路は、入力電流パルスを電圧パルスに変換する電流電圧変換回路と、その出力信号の電圧振幅が所定振幅以上であることを検出する大信号検出回路と、大信号検出回路からの出力信号に基づき、電流電圧変換回路における電流電圧変換抵抗を低減すると共に、出力電圧振幅のクランプレベルを低減するクランプ回路と、電流電圧変換回路における直流オフセット成分をキャンセルするＤＣキャンセル回路とを備え、大信号検出回路からの出力信号に基づき、ＤＣキャンセル回路における直流オフセット成分のキャンセル効果を低減することを特徴とする。
【００３０】
請求項６の電流パルス受信回路では、電流電圧変換回路により入力電流パルスから変換された電圧パルスの電圧振幅が所定振幅以上であることを、大信号検出回路が検出した際、クランプ回路により電流電圧変換回路における電流電圧変換抵抗を低減すると共に、出力電圧振幅のクランプレベルを低減する。また、電流電圧変換回路における直流オフセット成分をキャンセルするＤＣキャンセル回路のキャンセル効果を、大信号検出回路からの出力信号に基づき低減する。
【００３１】
これにより、電流電圧変換回路からの出力信号の電圧振幅が所定振幅以上の大振幅信号であることを検出した際、電流電圧変換抵抗を低減するので、入力電流パルスにおける電流振幅の変化に対して出力電圧の電圧振幅の変化を低く抑制することができ、所定振幅以上の広い入力電流パルスの電流振幅範囲に対してパルス幅の精度よく電圧信号に変換することができる。更に、出力電圧振幅のクランプレベルを低減するので、最大の電圧振幅を制限することができ、大振幅の入力電流パルスに対してもパルス幅の精度良く電圧パルス信号に変換することができる。また、大信号検出回路からの出力信号に基づいて、ＤＣキャンセル回路による電流電圧変換回路の直流オフセット成分のキャンセル効果を、低減することができる。
大振幅の入力電流パルスに対する出力電圧振幅も小さく制限されるため、出力電圧信号におけるテール波形が問題となることはなく、大振幅の入力電流パルスに対してもパルス終端を正確に検出することができ、パルス幅が精度よく出力される。
ＩｒＤＡ通信等の光通信における強弱様々な光パルス信号に加えて、光パルスを電流パルスに変換するフォトダイオードＰＤの出力特性やパルス信号の微分波形におけるテール特性等の違いを吸収して、入力光パルスのパルス幅に精度良く一致した出力パルス幅を安定して出力することができる。
【００３２】
また、請求項７に係る電流パルス受信回路は、入力電流パルスを電圧パルスに変換する電流電圧変換回路と、電流電圧変換回路の出力信号の電圧振幅が所定振幅以上であることを検出する大信号検出回路と、大信号検出回路からの出力信号に基づき、電流電圧変換回路における電流電圧変換抵抗を、所定ゲインから対数関数ゲインに変換するゲイン変換部とを備えることを特徴とする。
【００３３】
請求項７の電流パルス受信回路では、電流電圧変換回路により入力電流パルスから変換された電圧パルスの電圧振幅が所定振幅以上であることを、大信号検出回路が検出した際、ゲイン変換部により電流電圧変換回路における電流電圧変換抵抗を、所定ゲインから対数関数ゲインに変換する。
【００３４】
これにより、請求項６の場合と同様に、電流電圧変換回路からの出力信号の電圧振幅が所定振幅以上の大振幅信号であることを検出した際、入力電流パルスにおける電流振幅の変化に対して出力電圧の電圧振幅の変化を低く抑制することができ、所定振幅以上の広い入力電流パルスの電流振幅範囲に対してパルス幅の精度よく電圧信号に変換することができる。
【００３５】
また、請求項８に係る電流パルス受信回路は、請求項６又は７に記載の電流パルス受信回路において、電流電圧変換回路は、電流電圧変換抵抗素子を備えており、クランプ回路は、バイアス回路と、電流電圧変換抵抗素子と並列に接続されて大信号検出回路からの出力信号に基づきバイアス回路により導通状態にバイアスされる、エミッタフォロアトランジスタあるいはダイオードとを備えることを特徴とする。
【００３６】
請求項８の電流パルス受信回路では、電流電圧変換抵抗素子を備えた電流電圧変換回路は、電流電圧変換抵抗素子と並列に接続されエミッタフォロアトランジスタあるいはダイオードを、大信号検出回路からの出力信号に基づいてバイアス回路により導通状態にバイアスする。
【００３７】
これにより、大信号検出回路からの出力信号に基づいてエミッタフォロアトランジスタ等を導通状態とするようにバイアス回路を設定することができるので、エミッタトランジスタ等の導通電流を、順方向接合電圧の対数特性にすることができ、電流電圧変換回路の電流電圧変換抵抗を容易に低減することができる。また、エミッタトランジスタ等が導通状態となることにより出力抵抗を小さくすることができ、電流電圧変換回路の出力電圧振幅のクランプレベルを容易に低減することができる。
【００３８】
また、請求項９に係る電流パルス受信回路は、請求項８に記載の電流パルス受信回路において、バイアス回路は、エミッタフォロアトランジスタあるいはダイオードの温度特性を抑制する温度特性を有することを特徴とする。
【００３９】
請求項９の電流パルス受信回路では、バイアス回路の温度特性により、エミッタフォロアトランジスタあるいはダイオードの温度特性を抑制する。
【００４０】
これにより、エミッタフォロアトランジスタ等の温度特性が、バイアス回路の温度特性により抑制されるので、高温におけるエミッタフォロアトランジスタ等のリーク電流特性の悪化を防止することができ、広い温度範囲において、一定の電流電圧変換抵抗の低減効果と、出力電圧振幅のクランプレベルの低減効果を得ることができる。
【００４１】
また、請求項１０に係る電流パルス受信回路は、入力電流パルスを電圧パルスに変換する電流電圧変換回路と、その出力信号に基づいて増幅動作を行う差動入力構成の増幅回路と、電流電圧変換回路と増幅回路との間に挿入される一対の差動出力構成のバッファ回路とを備え、一対のバッファ回路の各々の正転出力端子を、容量素子を介して増幅回路の差動入力端子に接続すると共に、一対のバッファ回路のうち一方の反転出力端子を、容量素子で構成される微分回路を介して、一対のバッファ回路のうち他方の入力端子に接続することを特徴とする。
【００４２】
請求項１０の電流パルス受信回路では、電流電圧変換回路において、入力電流パルスから電圧パルスに変換された出力信号を、一対の差動出力構成のバッファ回路を介して差動入力構成の増幅回路に入力する。そして、容量素子で構成される微分回路により、一対のバッファ回路のうち一方の反転出力を微分して、一対のバッファ回路のうち他方の入力端子に供給する。
【００４３】
これにより、パルス信号の反転信号が微分され、パルス信号の遷移部分に急峻な微分波形を有する信号が増幅回路の他方の入力信号ラインに入力される。微分信号が入力されるノードは高インピーダンスのノードであるので、微分信号は確実に重畳される。この信号と入力パルス信号とが増幅回路に入力され、パルス信号の遷移部においてパルス信号を強調する側にヒステリシス効果を付与することとなる。
従って、パルス遷移部のなまった電流パルスが入力される場合においても、反転信号の微分波形をもってヒステリシス波形とするので、ヒステリシス効果を十分に得ることができ、パルス幅の精度よくパルス出力をすることができる。
ＩｒＤＡ通信等の光通信において、小振幅の光パルスが入力された場合に、フォトダイオード等の出力特性が顕著に現れて電流パルスの遷移部がなまった場合においても、精度のよいパルス幅の出力を得ることができる。
【００４４】
また、請求項１１に係る電流パルス受信回路は、入力電流パルスを電圧パルスに変換する電流電圧変換回路と、電流電圧変換回路からの出力信号に基づいて増幅動作を行う差動入力構成の増幅回路と、電流電圧変換回路と増幅回路との間に挿入され、増幅回路への各入力信号を供給する一対の差動出力構成のバッファ回路と、一対のバッファ回路の各反転出力を微分し、他方のバッファ回路の各入力端子に供給する一対の微分回路とを備えることを特徴とする。
【００４５】
請求項１１の電流パルス受信回路では、一対のバッファ回路と、一対の微分回路とが増幅回路に対して対称に配置されて、相互に微分波形を重畳する。
【００４６】
これにより、増幅回路の各入力端子における回路の対称性が確保されるため、各入力端子に至る信号経路における負荷、ノイズ等の外乱、電源電圧の変動等は、両信号経路に同等に作用することとなるので、これらの変動に対しても安定した動作を確保することができる。
【００４７】
【発明の実施の形態】
以下、本発明の電流パルス受信回路について具体化した第１乃至第９実施形態を図１乃至図２５に基づき図面を参照しつつ詳細に説明する。
図１は、第１実施形態の電流パルス受信回路を示す回路ブロック図である。図２は、第１実施形態における比較回路への入力がシングル入力の場合の入出力波形である。図３は、第１実施形態における比較回路への入力が差動入力の場合の入出力波形である。図４は、第１実施形態の電流パルス受信回路の具体例を示す回路図である。図５は、第１実施形態の電流パルス受信回路の具体例における入出力波形である。図６は、第２実施形態の電流パルス受信回路を示す回路図である。図７は、第２実施形態の電流パルス受信回路における入出力波形である。図８は、第３実施形態の電流パルス受信回路を示す回路図である。図９は、第４実施形態の電流パルス受信回路を示す回路図である。図１０は、第４実施形態の電流パルス受信回路における入出力波形である。図１１は、第５実施形態の電流パルス受信回路を示す回路図である。図１２は、第５実施形態の電流パルス受信回路における入出力波形である。図１３は、第６実施形態の電流パルス受信回路の第１具体例を示す要部回路図である。図１４は、電流電圧変換回路の具体例を示す回路図である。図１５は、第６実施形態の電流パルス受信回路における大信号検出回路と電流電圧変換回路特性の関係を示す波形である。図１６は、第６実施形態の電流パルス受信回路の第１具体例における入出力波形である。図１７は、第６実施形態の電流パルス受信回路の第２具体例を示す回路ブロック図である。図１８は、第６実施形態の電流パルス受信回路の第２具体例における入出力波形である。図１９は、第７実施形態の電流パルス受信回路における電流電圧変換回路の温特キャンセル用バイアス回路を示す回路図である。図２０は、第８実施形態の電流パルス受信回路を示す回路ブロック図である。図２１は、第８実施形態の増幅回路への入力が差動入力の場合の入出力波形である。図２２は、第８実施形態の増幅回路への入力がシングル入力の場合の入出力波形である。図２３は、第８実施形態の電流パルス受信回路の具体例を示す回路図である。図２４は、第９実施形態の電流パルス受信回路を示す回路ブロック図である。図２５は、第９実施形態の電流パルス受信回路の具体例を示す回路図である。
【００４８】
図１に示す第１実施形態の電流パルス受信回路１の回路ブロック図は、入力される光パルスをフォトダイオードＰＤにより電流パルスＩＰＤに変換した上で、電流電圧変換回路１０１Ａにより電圧パルスに変換し、増幅回路１０２により増幅した後に、比較回路１０３で論理信号パルスに変換し、更にインバータ１０４にて反転して出力端子ＲＸより負の論理パルスを出力する基本的構成は、第１及び第２従来技術における構成と同様である。図１では、説明の便宜上、ＤＣキャンセル回路１０５Ａ、１０５Ｂ、及びＤＣフィードバック回路１０６を省略している。また、電流電圧変換回路１０１Ａと増幅回路１０２との接続を容量素子Ｃ１で容量結合した構成として例示しているが、実際の回路構成はこの接続に限定されるものではなく、従来技術に示したように、単層の直接接続（第１従来技術の場合）でも差動の容量結合接続（第２従来技術の場合）でも第１実施形態として実現可能である。更に、増幅回路１０２と比較回路１０３との接続についても、図１に示すように容量素子Ｃ２による単層の容量結合でも図１中の点線で示すように、容量素子Ｃ３を追加して差動の容量結合とすることもできる。更に容量結合させずに直結することもできる。
【００４９】
第１実施形態の電流パルス受信回路１では、比較回路１０３への入力信号ＶＰ３に対して参照電圧信号ＶＭ３にヒステリシス電圧を印加するに際し、比較回路１０３の出力端子のパルス出力に伴い、直流的なヒステリシスを付与するＤＣヒステリシス回路１１に加えて、所定初期幅から時間と共に減少するヒステリシス電圧幅を出力することができるＡＣヒステリシス回路１２を追加している。
【００５０】
図２、３には、これらの２つのヒステリシス回路１１、１２が奏する効果を比較回路１０３の入出力応答波形として示している。図２は、比較回路への入力信号がシングル入力であり他方の入力端子が基準電圧ＶＴＨに固定された参照電圧端子である場合である。図２から明らかなように、光パルスの受光に伴いフォトダイオードＰＤから電流パルスＩＰＤが出力されると、電流電圧変換回路１０１Ａから増幅回路１０２を経て増幅された電圧パルスが、経路途中の容量素子Ｃ１、Ｃ２により微分された状態で比較回路１０３の入力端子ＶＰ３に印加される。印加されると同時に比較回路１０３の出力端子にパルス信号が出力され、インバータ１０４を介して更に反転されて出力端子ＲＸが負側に反転する。これと同時に比較回路１０３の出力反転を受けてＤＣ及びＡＣヒステリシス回路１１、１２が動作を開始し、比較回路の参照電圧端子ＶＭ３の電圧を大きく反対方向に振って入力信号間にヒステリシス電圧を印加する。このときのヒステリシス電圧は、固定電圧幅を有するＤＣヒステリシス回路１１からの電圧に加算される形で、ＡＣヒステリシス回路１２からの電圧が重畳される。従って、ヒステリシス電圧印加の直後から、参照電圧端子ＶＭ３の電圧は、時間経過と共に徐々に電圧幅を減少させていく。そして、短いパルスではヒステリシス電圧幅の減少途中でパルス期間が終了することとなり、パルス幅が長くなるに従いパルス終端での残留ヒステリシス電圧幅は減少していく。最長パルス幅におけるパルス終端で、比較回路１０３の誤出力を防止できるのに十分なヒステリシス電圧幅が残留するようにＡＣヒステリシス回路１２によるヒステリシス電圧幅の減少割合を設定しておけば、全てのパルス幅において十分なヒステリシス電圧幅をもって比較回路１０３が動作することとなる。
【００５１】
図３は、比較回路への入力信号が差動入力の場合である。この場合にも反転入力端子ＶＭ３にＤＣ及びＡＣヒステリシス回路１１、１２を接続してやれば、パルス出力中の比較回路１０３における入力信号間のヒステリシス電圧幅を誤パルスが出力することのない程度に十分に設定してやることにより、図２の場合と同様に、全てのパルス幅において十分なヒステリシス電圧幅をもって比較回路１０３が動作することとなる。
【００５２】
図４は、第１実施形態の具体的な回路図例を示している。増幅回路１０２の出力端子は、容量結合用の容量素子Ｃ２を介してバッファ回路を構成するエミッタフォロアトランジスタＱ１のベース端子に入力される。エミッタフォロアトランジスタＱ１のエミッタ端子は、抵抗素子Ｒ３を介して比較回路１０３の入力端子ＶＰ３に接続される。一方、参照電圧側は、入力信号側と同じバッファ回路構成をとるエミッタフォロアトランジスタＱ２のエミッタ端子から抵抗素子Ｒ４を介して比較回路１０３の参照電圧端子ＶＭ３に接続される。そして、参照電圧端子ＶＭ３は、無信号時、基準電圧ＶＲＥＦからベース・エミッタ間の順方向電圧ＶＢＥを減じたＶＲＥＦ−ＶＢＥの参照電圧が印加されている。ここで、エミッタフォロアトランジスタＱ２のベース端子は、入力信号側とのバランスをとるため、抵抗素子Ｒ１及び容量素子Ｃ２と同一構成、同一サイズである抵抗素子Ｒ２及び容量素子Ｃ３に接続されている。図４における具体例では、増幅回路１０２がシングル出力である場合を示しているが、これを差動出力にした場合も同様に構成することができる。差動出力の場合には、反転出力信号の端子Ａ１を容量素子Ｃ３の端子Ａ１に接続すればよい。また、図４では、バッファ回路をＮＰＮバイポーラトランジスタＱ１、Ｑ２で構成した場合を示しているが、これに限定される必要はなく、ＮＭＯＳトランジスタを使用しても、更に、電位関係の極性を反転させれば、ＰＮＰバイポーラトランジスタやＰＭＯＳトランジスタ等を使用して構成できることはいうまでもない。
【００５３】
さて、ヒステリシス回路は、図中１１及び１２として指示される部分である。先ず、ＤＣヒステリシス回路１１は、定電流源回路Ｉ３をＮＭＯＳトランジスタＭ１で開閉して構成される。ＮＭＯＳトランジスタＭ１のゲート端子には、比較回路１０３の出力端子が接続されており、パルスが入力され出力端子が正に反転することによりオンする。このトランジスタＭ１のオンにより、定電流源回路Ｉ３が参照電圧端子ＶＭ３に接続されて、定電流Ｉ３が電流ＩＤＣとしてエミッタフォロアトランジスタＱ２から抵抗素子Ｒ４を介して流れることにより、抵抗素子Ｒ４にＲ４×ＩＤＣの電圧ドロップが生じヒステリシス電圧が発生する。電流ＩＤＣは比較回路１０３の出力端子が正に反転中は、定電流Ｉ３に固定されるため、Ｒ４×ＩＤＣのヒステリシス電圧は直流的な電圧となる。
【００５４】
ＡＣヒステリシス回路１２は、２つのＮＭＯＳトランジスタＭ４、Ｍ５により電流分流回路が構成され、ＮＭＯＳトランジスタＭ２により定電流源回路Ｉ４が接続されて定電流Ｉ４を分流する。ＮＭＯＳトランジスタＭ４は、ゲート端子に印加される基準電圧ＶＲＥＦにより所定のオン抵抗を持って導通されており、定電流源回路Ｉ４を比較回路１０３の参照電圧端子ＶＭ３に接続している。ＮＭＯＳトランジスタＭ５は、電源電圧＋Ｖに接続されている。ゲート端子ＶＸには、接地電位との間で容量素子Ｃ４が接続されると共に、容量素子Ｃ４への充電パスとして定電流源回路Ｉ５が、放電パスとしてＮＭＯＳトランジスタＭ３が接続されている。比較回路１０３の出力端子からの信号は、インバータ３１に入力され、反転されてＮＭＯＳトランジスタＭ３に入力されると共に、インバータ３２で再反転されてＮＭＯＳトランジスタＭ２に入力される。
【００５５】
比較回路１０３の出力端子が正に反転すると、インバータ３１の出力端子が負に、インバータ３２の出力端子が正に反転するので、ＮＭＯＳトランジスタＭ３はオフし、ＮＭＯＳトランジスタＭ２はオンする。初期の状態では、ゲート端子ＶＸは十分に放電されており、ＮＭＯＳトランジスタＭ５がオフ状態で、分流回路に定電流源回路Ｉ４が接続される。定電流Ｉ４はＮＭＯＳトランジスタＭ４を介して電流ＩＡＣとして抵抗素子Ｒ４を流れ、抵抗素子Ｒ４にＲ４×ＩＡＣのヒステリシス電圧が重畳される。その後は、ゲート端子ＶＸの電位が、容量素子Ｃ４への定電流Ｉ５による充電につれて徐々に上昇していき、ＮＭＯＳトランジスタＭ５のオン抵抗が徐々に下がる。そのため定電流Ｉ４は徐々にＮＭＯＳトランジスタＭ５側に分流していき電流ＩＡＣは徐々に減少していく。最終的には、ゲート端子ＶＸの電圧が電源電圧＋Ｖにまで上昇することから、ＮＭＯＳトランジスタＭ５のオン抵抗がＮＭＯＳトランジスタＭ４のオン抵抗より小さくなり、定電流Ｉ４はＮＭＯＳトランジスタＭ５を流れることとなる。従って、Ｒ４×ＩＡＣのヒステリシス電圧は、Ｒ４×Ｉ４から０まで徐々に減少する交流的な電圧となる。
【００５６】
図５に比較回路１０３における入出力波形を示す。図２において既に説明したように、短い電流パルスに対しても長い電流パルスに対しても十分なヒステリシス電圧幅が付与されるため、比較回路１０３において誤パルスが発生することはなく、出力端子ＲＸに精度のよいパルス幅が出力される。
【００５７】
これにより、入力電流パルスＩＰＤから変換された電圧パルスにおける最大パルス幅に対して十分なヒステリシス電圧幅を有するように、第１ヒステリシス回路１１により設定されるヒステリシス電圧の第１所定幅と、第２ヒステリシス回路１２により設定される第２所定幅及び時間経過に伴う減少割合とを設定すれば、全てのパルス幅の電圧パルスに対して十分なヒステリシス電圧幅を設定することができる。従って、ＩｒＤＡ通信等の光通信に応用した場合、バースト信号に伴う広狭様々な光パルス幅に加えて、光パルスを電流パルスＩＰＤに変換するフォトダイオードＰＤの出力特性やパルス信号の微分波形におけるテール特性等の違いを吸収して、テール領域においても比較回路１０３において誤出力が発生しない十分なヒステリシス電圧幅を安定して設定することができる。そして、特に第２ヒステリシス回路１２における第２所定幅及び時間経過に伴う減少割合の設定に応じて定まる最長パルス幅のパルス範囲で精度の良い出力パルス幅を安定して出力することができる。最長の入力光パルス幅が決まっているＩｒＤＡ通信等の光通信における受信回路に使用して好適なものである。
また、ヒステリシス電圧幅は、設定直後には第１所定幅と第２所定幅との和のヒステリシス電圧幅を有しながら、時間経過と共に減少していき最終的には、第１所定幅にまで減少する。従って、第１所定幅を小振幅入力信号の振幅以下に設定することにより、セットされたヒステリシス電圧が解除することができず出力端子がセットされたままロックしてしまう虞を未然に回避することができる。
【００５８】
尚、図４の具体例では、交流的なヒステリシス電圧を実現するために定電流Ｉ４を時間経過と共に分流していく構成について示したが、他の方法で実現することも可能である。例えば、定電流源回路Ｉ４の出力電流値Ｉ４が時間と共に減少していく構成とすることができる。これは、定電流源回路Ｉ４における定電流Ｉ４を生成する抵抗素子をＭＯＳトランジスタ等の能動抵抗素子として、抵抗値を制御する制御電圧を時間と共に変化させたり、電圧源の電圧値自身を経時的に減少させることで可能である。また、定電流Ｉ４のパスにＭＯＳトランジスタ等の能動抵抗素子を挿入しておき、制御電圧により経時的に抵抗値を増大させることでも可能である。また、その他の構成例として、抵抗素子Ｒ４をＭＯＳトランジスタ等の能動抵抗素子として、制御電圧により経時的に抵抗値を減少させるようにすることもできる。
【００５９】
図６に示す第２実施形態の電流パルス受信回路２の回路図は、第１実施形態の電流パルス受信回路１に、増幅回路１０２の出力電圧振幅を制限する電圧振幅制限回路１３Ａを追加した構成である。増幅回路１０２の出力信号は容量素子Ｃ２により容量結合されてＮＭＯＳトランジスタＭ６のゲート端子に入力されている。このゲート端子は、基準電圧ＶＲＥＦから抵抗素子Ｒ５を介して直流的にバイアスされている。ここに、抵抗素子Ｒ５は、直流バイアス用であると共に、容量素子Ｃ２との組合わせでハイパスフィルタ回路の構成を採っており、カットすべき低域ノイズの周波数を決定する機能をも兼ねるものである。
ＮＭＯＳトランジスタＭ６は、ＮＭＯＳトランジスタＭ７と共に差動増幅対を構成している。抵抗素子Ｒ７、Ｒ８はそれぞれのトランジスタＭ６、Ｍ７の負荷抵抗であり、定電流源回路Ｉ７によりバイアスされる。ＮＭＯＳトランジスタＭ７のゲート端子には抵抗素子Ｒ６を介して基準電圧ＶＲＥＦが印加されているが、ＮＭＯＳトランジスタＭ６のゲート端子とのバランスをとるため、接地電位との間に容量素子Ｃ３が備えられている。第２実施形態では、増幅回路１０２からのシングル出力構成について例示しているが、差動出力とした場合も反転出力端子Ａ２を容量素子Ｃ３の端子Ａ２に接続することで構成することができる。
この差動増幅対の出力は、ＮＭＯＳトランジスタＭ７と負荷抵抗Ｒ８との接続点から、定電流源回路Ｉ８でバイアスされたエミッタフォロアトランジスタＱ３により取り出される。ここで、トランジスタＱ３及び定電流源回路Ｉ８は、第１実施形態のトランジスタＱ１及び定電流源回路Ｉ１に代わるものであり、参照電圧側のトランジスタＱ２及び定電流源回路Ｉ２と、回路構成上バランスした構成となっている。
【００６０】
無信号時の電圧振幅制限回路１３Ａの出力電圧（抵抗素子Ｒ３を介した入力端子ＶＰ３と同一電位となる。）は、差動増幅対がバランスした状態であるため抵抗素子Ｒ８に定電流Ｉ７の半分が流れることから、
ＶＰ３＝ＶＲＥＦ−Ｒ８×Ｉ７／２−ＶＢＥ
となる。パルス入力時には、トランジスタＭ６のゲート端子へのバイアスが大きくなり、差動増幅対の入出力特性で決まる出力電圧として、
ＶＰ３（ＭＡＸ）＝ＶＲＥＦ−ＶＢＥ
を最大電圧として電圧出力される。パルス終了時には、トランジスタＭ７のゲート端子へのバイアスが大きくなり、
ＶＰ３（ＭＩＮ）＝ＶＲＥＦ−Ｒ８×Ｉ７−ＶＢＥ
を最小電圧とする電圧が出力される。即ち、電圧振幅制限回路１３Ａの出力電圧振幅は、
ΔＶＰ３＝ＶＰ３（ＭＡＸ）−ＶＰ３（ＭＩＮ）
＝Ｒ８×Ｉ７
となる。増幅回路１０２から出力されるダイナミックレンジの広い出力信号は、差動増幅対の入出力特性によりΔＶＰ３＝Ｒ８×Ｉ７の狭い電圧範囲に限定されて出力されることとなる。そして、抵抗素子Ｒ８（合わせてＲ７も同様に変更する。）や定電流Ｉ７の値を適宜に設定することにより、所望の電圧振幅が得られる。
【００６１】
図７に比較回路１０３における入出力波形を示す。入力端子ＶＰ３への入力信号振幅をΔＶＰ３＝Ｒ８×Ｉ７という狭い振幅幅に限定するので、ＤＣ及びＡＣヒステリシス回路１１、１２によるヒステリシス効果を常に一定にすることができる。即ち、小光量パルスである小信号時においても、大光量パルスである大信号時においても、比較回路１０３の入力端子ＶＰ３、ＶＭ３において、常に一定のヒステリシス効果が得られ、比較回路１０３において誤パルスが発生することなく、出力端子ＲＸに精度のよいパルス幅が出力される。
【００６２】
これにより、電圧振幅制限回路１３Ａにより、電流電圧変換部１０１Ａ、１０２からの大振幅信号の電圧振幅が制限され小振幅信号との電圧振幅差が圧縮され、比較回路１０３への入力信号範囲が制限される。従って、第１ヒステリシス回路１１による第１所定幅と、第２ヒステリシス回路１２による第２所定幅とにより設定される固定値であるヒステリシス電圧幅によるヒステリシス効果を常に一定にすることができる。即ち、小振幅信号から大振幅信号に至るまで、確実かつ有効にヒステリシス効果を付与することができ、入力信号のテール特性等の違いを吸収して、テール領域においても比較回路１０３において誤出力が発生せず精度のよいパルス幅を安定して出力することができる。
また、比較回路１０３への入力信号範囲が制限されるため、同一のヒステリシス特性の設定に対して、より長いパルス幅の電圧パルスにまで有効なヒステリシス効果を付与することができる。
【００６３】
図８に示す第３実施形態の電流パルス受信回路３の回路図は、第２実施形態の電流パルス受信回路２に対して、オフセット設定機能付バッファ回路１４を追加した構成である。第３実施形態では、増幅回路１０２Ｂと電圧振幅制限回路１３Ｂとを直結し、電圧振幅制限回路１３Ｂとオフセット設定機能付バッファ回路１４との間に容量結合用容量素子Ｃ５を備えた構成である。
【００６４】
オフセット設定機能付バッファ回路１４は、第１実施形態においてバッファ回路として比較回路１０３に入力信号、参照電圧を供給するトランジスタＱ１及び定電流源回路Ｉ１、トランジスタＱ２及び定電流源回路Ｉ２(図４、参照)に代えて備えられたものである。
容量素子Ｃ５からの信号は、ソースフォロアトランジスタＭ８のゲート端子に入力されている。このゲート端子は、基準電圧ＶＲＥＦから抵抗素子Ｒ９を介して直流的にバイアスされている。ここに、抵抗素子Ｒ９は、直流バイアス用であると共に、容量素子Ｃ５との組合わせでハイパスフィルタ回路の構成をとっており、カットすべき低域ノイズの周波数を決定する機能をも兼ねるものである。
トランジスタＭ８のソース端子は、ショットキーダイオードＤ１のカソード端子に接続されると共に、抵抗素子Ｒ１１を介して定電流源回路Ｉ９に接続されている。そして抵抗素子Ｒ１１と定電流源回路Ｉ９との接続点が比較回路１０３の入力端子ＶＰ３となる。ショットキーダイオードＤ１のアノード端子は、抵抗素子Ｒ１３を介して比較回路１０３の参照電圧端子ＶＭ３に接続されており、更に、参照電圧ＶＴＨ設定回路としてソースフォロアトランジスタＭ９、抵抗素子Ｒ１２、及び定電流源回路Ｉ１０が、入力信号側のトランジスタＭ８、抵抗素子Ｒ１１、及び定電流源回路Ｉ９とバランスして構成されている。加えて、トランジスタＭ９のゲート端子もトランジスタＭ８のゲート端子とバランスするように、抵抗素子Ｒ１０と容量素子Ｃ６とにより構成されている。
【００６５】
定常状態においては、トランジスタＭ８側とＭ９側とはバランスしているので、両者の対応端子は同電位となっている。そこでショットキーダイオードＤ１には電流は流れない。従って、トランジスタＭ８との接続点である抵抗素子Ｒ１１の端子電位は、比較回路１０３の参照電圧端子ＶＭ３と同電位となる。抵抗素子Ｒ１１の他方の端子は比較回路１０３の入力端子ＶＰ３であるので、抵抗素子Ｒ１１に流れる定電流Ｉ９により発生する電圧ドロップＲ１１×Ｉ９が、比較回路１０３におけるオフセット電圧として出力電圧をオフする側に印加されることとなる。抵抗素子Ｒ１１や定電流Ｉ９の値を適宜に設定することにより、所望のオフセット電圧振幅が得られる。また、抵抗値や電流値を外部から調整可能としてやることも可能である。更に、抵抗素子Ｒ１１としては、受動負荷としての抵抗素子以外にも、ＭＯＳトランジスタ等の能動負荷を使用することができる他、ダイオード等の所定電圧を発生させる構成を使用することもできる。
【００６６】
第３実施形態では、増幅回路１０２Ｂからの出力を差動出力とした場合を例示しているが、シングル出力とし電圧振幅制限回路１３Ｂの差動増幅対における他方の端子に固定電圧を参照電圧として入力する構成とすることも可能である。
また、電圧振幅制限回路１３Ｂの負荷抵抗Ｒ７側にもトランジスタＱ３と同様なバッファ回路を接続し、容量素子Ｃ６の接地電位側の端子に接続してやれば、差動出力タイプとして構成することもできる。
更に、電圧振幅制限回路１３Ｂを省略し、増幅回路１０２Ｂの出力を容量素子を介して直接にオフセット設定機能付バッファ回路１４に接続する構成とすることもできる。
【００６７】
これにより、比較回路１０３への入力信号のオフセット値を所望の値に設定できるので、入力信号のパルス幅や電圧振幅、またテール特性、更にはノイズ環境等に合わせて、最適なオフセット値を設定することができ、誤動作がなく精度の良いパルス幅を安定して出力することができる。
また、オフセット設定機能付バッファ回路１４におけるオフセットの設定を外部調節できるように構成すれば、使用環境に合わせてオフセット値を適宜変更することができ、更に安定した電流パルス受信回路３を実現することができる。
【００６８】
図９に示す第４実施形態の電流パルス受信回路４の回路図は、第３実施形態の電流パルス受信回路３に対して、ピークホールド回路１５を追加し、電圧振幅制限回路１３Ｂに代えて、ピークホールド回路１５からの出力電圧が所定電圧以上になった場合に、電圧振幅制限回路１３Ｂの低電位側出力電圧をその電圧だけ上昇させる低電位レベル上昇機能を含んだ電圧振幅制限回路１３Ｃを備えた構成である。
【００６９】
ピークホールド回路１５は、増幅回路１０２Ｂの出力信号の高電位側出力電圧をホールドする回路である。アンプ３３の出力から順方向に接続されたショットキーダイオードＤ２を介してアンプ３３の負側入力端子にフィードバックしてボロテージフォロア回路を構成して出力電圧を容量素子Ｃ８に充電する。入力電圧低下時には、ショットキーダイオードＤ２の逆方向電流により容量素子Ｃ８を放電することとなるため時定数が長くなり、ピーク電圧を有効にホールドすることができる。ホールドされたピーク電圧は、バッファ回路３４によりバッファリングされた上で、エミッタフォロアトランジスタＱ４のベース端子ＶＣＬに入力される。
トランジスタＱ４のエミッタ端子は、第３実施形態の電圧振幅制限回路１３Ｂの出力端子ＶＣＸに接続される。また、トランジスタＱ４のベース端子ＶＣＬには、直流的なバイアス点を決定するための抵抗素子Ｒ１４が基準電圧ＶＲＥＦとの間に接続されると共に、接地電位との間に容量素子Ｃ７が接続される。容量素子Ｃ７はノイズ除去用である。
【００７０】
図１０に基づき回路動作を説明する。図１０は、第４実施形態における比較回路１０３の入出力特性を示している。比較回路１０３の参照電圧端子ＶＭ３のベースライン電位は、ショットキーダイオードＤ１を介してトランジスタＭ８のソース端子に接続されており、この端子のベースライン電位に一致する。そして、この端子のベースライン電位は、トランジスタＭ８が、ソース電流として定電流Ｉ９が流れているソースフォロア接続であることから、電圧振幅制限回路１３Ｃから容量素子Ｃ５により容量結合されるトランジスタＭ８のゲート端子電圧の平均となる。ピークホールド回路がない場合には、電圧振幅制限回路１３Ｃからの出力信号の正パルスのデューティが低いと、参照電圧端子ＶＭ３の電位が図１０の下段に示すように１サイクルパルス毎に徐々に低下することとなる。この傾向は電圧振幅制限回路１３Ｃからの出力信号が大振幅動作の場合に顕著に現れる。大振幅のバースト信号により参照電圧端子ＶＭ３の電位が低下した状態から、信号受信を終了して無信号状態に戻る際、入力端子ＶＰ３の信号にオーバーシュートがあると、低下している参照電圧端子ＶＭ３との間で電位関係が逆転して誤パルスを出力してしまう可能性がある。
【００７１】
そこで、ピークホールド回路１５を追加することにより、増幅回路１０２Ｂの出力信号のピーク電圧をホールドする。大振幅信号が入力され、ホールドされる電圧値が電圧振幅制限回路１３Ｃの低電位側出力電圧であるＶＲＥＦ−Ｒ８×Ｉ７からＶＢＥ以上上回ると、電圧振幅制限回路１３Ｃの出力端子ＶＣＸは、出力電圧範囲が、ＶＲＥＦ−Ｒ８×Ｉ７／２−ＶＢＥを中心にして、低電圧側にはＶＣＬ−ＶＢＥに、高電圧側にはＶＲＥＦ−ＶＢＥとなる。即ち、低電圧側出力は出力期間が長く電圧振幅が小さくなるのに対して、高電圧側出力は出力期間が短いが電圧振幅が不変のままとなり、信号電圧値の平均がバランスされる。これにより、参照電圧端子ＶＭ３の電圧低下が抑えられるため、信号受信終了時に入力端子ＶＰ３にオーバーシュートが発生しても誤パルスを出力してしまうことはなくなる。
【００７２】
また、ピークホールド回路１５に代えて、積分回路により構成しても同様の効果を得ることができる。バースト信号が入力された際、パルス信号を積分していき積分回路の出力電圧が所定電圧を上回った時点で、上記と同様の動作をさせることができる。これにより、バースト信号が所定期間以上にわたり続くことにより、比較回路１０３の参照電圧端子ＶＭ３が低下した場合に動作させることにより、参照電圧端子ＶＭ３の電圧低下が抑えられ、信号受信終了時に入力端子ＶＰ３にオーバーシュートが発生しても誤パルスを出力してしまうことはなくなる。
【００７３】
ここで、積分回路としては、ピークホールド回路１５におけるショットキーダイオードＤ２を抵抗素子に置き換えることで実現することができる。
【００７４】
これにより、電圧振幅制限回路１３Ｃにより、小振幅信号から大振幅信号に至るまで、確実かつ有効にヒステリシス効果を付与することができ、入力信号のテール特性等の違いを吸収して、テール領域においても比較回路１０３において誤出力が発生せず精度のよいパルス幅を安定して出力することができることに加え、信号受信終了時における誤パルスの発生も防止することができ、精度のよいパルス幅を安定して出力することができる。
【００７５】
図１１に示す第５実施形態の電流パルス受信回路５の回路図は、第３実施形態の電流パルス受信回路３に対して、ピークホールド回路１５及び自動ゲイン調整回路１６を追加した構成である。また、電圧振幅制限回路１３Ｂに代えて、第４実施形態と同様の効果を得るために、ピークホールド回路１５との組合わせで電圧振幅制限回路１３Ｃを備える構成としてもよい。
【００７６】
第５実施形態では、図１２に示すように、第４実施形態において説明したピークホールド回路１５の出力電圧が所定電圧以上である場合に、自動ゲイン調整回路１６を起動して増幅回路１０２Ｂのゲインを調整して、増幅回路１０２Ｂからの出力信号の振幅を小さく抑える。これにより、電圧振幅制限回路１３Ｃからの出力信号振幅も小さく抑えることができ、パルス波形の平均電圧として参照電圧端子ＶＭ３に現れるベースバンド電位の低下を抑止することができる。従って、信号受信終了時に入力端子ＶＰ３にオーバーシュートが発生しても誤パルスを出力してしまうことはなくなる。
ここで、ピークホールド回路１５の出力信号を、電圧振幅制限回路１３Ｃの端子ＶＣＬにも入力すれば、合わせて第４実施形態の効果も得ることができる。
第４実施形態の効果が不要な場合には、電圧振幅制限回路１３Ｃに代えて、電圧振幅制限回路１３Ｂを備える構成とすることもできる。
また、自動ゲイン調整回路１６により、増幅回路１０２Ｂのゲインを十分に調整して大振幅動作がないように動作させることができれば、電圧振幅制限回路１３Ｂ、１３Ｃを備える必要はない。
また、第５実施形態では、自動ゲイン調整回路１６を起動して増幅回路１０２Ｂのゲインを調整しているが、自動ゲイン調整回路１６を自動抵抗率調整回路に置き換え、電流電圧変換回路１０１Ｂの電流電圧変換抵抗を調整するように構成しても同様の効果を得ることができる。
更に、第４実施形態と同様に、ピークホールド回路１５を積分回路に置き換えても同様の効果を得ることができる。
【００７７】
これにより、正パルスのデューティが低いＩｒＤＡ通信等においても、容量結合された比較回路１０３の入力信号のベースバンド電位に電圧低下は殆んど発生しない。また、信号の電圧振幅も小振幅信号の振幅レベルに低減されるので、バースト信号終了時の無信号状態への復帰においても、比較回路１０３の入力信号にオーバーシュート等のうねりは発生しない。それゆえ、バースト信号終了後に比較回路１０３が誤パルスを出力することはなく、入力電流パルスが小振幅から大振幅に至るまで、確実かつ有効にヒステリシス効果を付与することができ、入力信号のテール特性等の違いを吸収して、テール領域においても比較回路１０３において誤出力が発生せず精度のよいパルス幅を安定して出力することができることに加え、信号終了時における誤パルスの発生も防止することができ、精度のよいパルス幅を安定して出力することができる。
【００７８】
図１３に示す第６実施形態の第1具体例の電流パルス受信回路の要部回路図６Ａは、フォトダイオードＰＤにより変換された入力電流ＩＰＤを電圧信号に変換する電流電圧変換回路１０１Ｂと、変換された電圧信号を受ける増幅回路１０２と、両回路１０１Ｂ、１０２の間に備えられ、変換された電圧信号の直流電圧レベルを検出して電流電圧変換回路１０１Ｂの入力端子ＩＮに電流ＩＣをフィードバックをして直流レベルのオフセットをキャンセルするＤＣキャンセル回路１０５Ａとで構成される部分である。これらの回路に加えて第６実施形態では、大信号検出回路１７を備えた構成である。
第６実施形態の第1具体例の電流パルス受信回路では、電流電圧変換回路１０１Ｂの正転出力信号を入力するＤＣキャンセル回路１０５Ａ、大信号検出回路１７は共に、シングル入力として構成されており、他方の入力端子を参照電圧端子として所定の参照電圧に固定した構成（ＤＣキャンセル回路１０５Ａについては、不図示。）として例示している。大信号検出回路１７により電流電圧変換回路１０１Ｂの出力信号が大振幅であることが検出された場合、ＤＣキャンセル回路１０５Ａのオフセットキャンセル量を減少させることにより、電流電圧変換回路１０１Ｂにおける電流電圧変換抵抗を低減させて、電流電圧変換回路１０１Ｂの出力信号の振幅を制限するものである。
【００７９】
図１４に示すように、電流電圧変換回路１０１Ｂは、一対の定電流源回路ＩＡ、ＩＢを、ベース端子を電圧ＶＢでバイアスしたトランジスタＱ７、Ｑ８を介して、電流電圧変換部である抵抗素子Ｒ１４、Ｒ１５に接続する。ここで、トランジスタＱ７、Ｑ８は、定電流源回路ＩＡ、ＩＢに印加される電圧をＶＢ−ＶＢＥに固定することにより一対の定電流源回路ＩＡ、ＩＢの出力電流値の精度を向上させると共に、入力インピーダンスを低くして周波数特性を上げるために挿入されているものである。抵抗素子Ｒ１４、Ｒ１５の他端は、電源電圧＋Ｖに接続されており、抵抗素子Ｒ１４、Ｒ１５に流れる電流差により抵抗素子Ｒ１４、Ｒ１５に現れる電圧ドロップ差を差動電圧出力として出力端子ＶＰ、ＶＭから出力する。若しくは、クランプトランジスタＱ５のコレクタ端子を電源電圧＋Ｖに接続しておき、抵抗素子Ｒ１４、Ｒ１５の他端は、集積回路内部のレギュレータにより定電圧化した電源電圧＋Ｖとは別途設けられた電圧源＋Ｖに接続する構成としても同様に、出力端子ＶＰ、ＶＭから差動電圧出力を出力することができる。
第６実施形態の第1具体例において、入力電流ＩＰＤが小信号パルスである場合には、パルス信号以外に入力され、フォトダイオードＰＤが出力する太陽光等の直流的な外乱光による入力電流ＩＰＤ（ＤＣ）をキャンセルする必要がある。この場合にはＤＣキャンセル回路１０５Ａから電流ＩＣが電流電圧変換回路１０１Ｂの入力端子ＩＮに入力される。電流電圧変換回路１０１Ｂでは、一対の定電流源回路ＩＡ、ＩＢからの電流出力は、ＩＡ＞ＩＢに設定されている。定電流ＩＡから引き抜かれた直流外乱成分ＩＰＤ（ＤＣ）を、ＤＣキャンセル回路１０５Ａからの電流ＩＣによりキャンセルして、他方の定電流ＩＢとバランスを採ってやる。即ち、
ＩＢ＝ＩＡ＋ＩＰＤ（ＤＣ）−ＩＣ＝ＩＤ
とする。小信号振幅時には、電流ＩＤは抵抗素子Ｒ１４を流れ、並列に接続されるクランプトランジスタＱ５に流れることはないため、電流電圧変換部における抵抗素子Ｒ１４、Ｒ１５に流れる電流が等しくなり、出力端子ＶＰ、ＶＭがバランスして直流的なオフセットがキャンセルされる。
この時の電流ＩＣは、ＤＣキャンセル回路１０５Ａにおいて、電流電圧変換回路１０１Ｂの出力信号にオフセットを含むことを検出したアンプ３５が、電流ＩＣの電流値設定用のＰＭＯＳトランジスタＭ１０のゲート端子を制御することにより出力される。ここで、トランジスタＭ１０のゲート端子には、容量素子Ｃ９が接続されて所定の時定数が設定されており、電流電圧変換回路１０１Ｂの目的とする入力信号の周波数より充分低い周波数に対してのみ動作するように設定されている。
【００８０】
さて、入力電流ＩＰＤが大振幅パルスとなる場合には、電流電圧変換回路１０１Ｂの出力信号が大振幅信号となる。この信号が、容量結合用の容量素子Ｃ１０により正規の入力信号パルスであると認識され、その電圧振幅値が所定電圧ＶＤＣＴを上回ると、アンプ３６を介してＰＭＯＳトランジスタＭ１１のゲート端子が制御され、電圧振幅を制限するためのコントロール電流ＩＣＴＬが、ＤＣキャンセル回路１０５Ａの電流ＩＣ出力用ＰＭＯＳトランジスタＭ１０のゲート端子に出力される。コントロール電流ＩＣＴＬは、ＤＣキャンセル回路１０５Ａの時定数を設定している容量素子Ｃ９を放電することによりＰＭＯＳトランジスタＭ１０のゲート端子電圧を時間と共に上昇させてＤＣキャンセル用の電流ＩＣを所定時定数で減少させることとなる。これにより、小信号時のＩＢ＝ＩＤのバランスが崩れＩＤ＞ＩＢとなる。この時の電流ＩＤは、クランプトランジスタＱ５を導通状態とする。トランジスタＱ５のＶＢＥは、トランジスタＱ５のエミッタ電流が抵抗素子Ｒ１４に流れる電流より小さい場合には、
ΔＶＢＥ＝Ｒ１４×ΔＩＤ
で表され、トランジスタＱ５のエミッタ電流が抵抗素子Ｒ１４に流れる電流より大きい場合には、
ΔＶＢＥ＝ＶＴ×ＬＮ（ΔＩＤ／ＩＳ）
で表わされる。入力電流パルスＩＰＤの有無の変化がΔＩＤを介して、対数特性をもってクランプトランジスタＱ５の電位差ΔＶＢＥに現れる。即ち、電流電圧変換抵抗が抵抗素子Ｒ１４と、小さな抵抗値を有するクランプトランジスタＱ５のエミッタ抵抗との並列になるので、電流電圧変換抵抗が減少し出力電圧振幅が制限されることとなる。
図１５に、大信号検出回路１７の出力電流ＩＣＴＬに対する、電流電圧変換回路１０１Ｂの電流ＩＤと電流電圧変換抵抗の変化の関係を示す。大振幅動作（ΔＩＰＤ：大）となり出力電流ＩＣＴＬが増大するにつれて、電流ＩＤが増大してクランプトランジスタＱ５を導通状態にし、抵抗素子Ｒ１４に代わりエミッタ抵抗が支配的なることで、電流電圧変換抵抗が減少する関係を示している。
図１６に第６実施形態の第１具体例による第１従来技術からの改善効果を示す。図１６の上段が第１従来技術における増幅回路１０２Ａの応答波形を示す（図３０、参照）。パルス波形ＶＭ２が大振幅であるため、パルス終端でのテール特性が顕著となり、出力端子ＲＸにおいてパルス幅が大きくなってしまう。これに対して、下段の第６実施形態の第１具体例では、増幅回路１０２の入力信号ＶＭ２の振幅が制限されているのでパルス終端でのテール特性は小さく、出力端子ＲＸにおいてパスル幅の精度よく出力されることがわかる。
【００８１】
図１７に示す第６実施形態の第２具体例の電流パルス受信回路６Ｂは、ＤＣキャンセル回路１０５Ｂ、大信号検出回路１７Ａが共に、差動入力として構成されている。この場合も、シングル入力構成の第１具体例と同様の作用、効果を奏するものである。また、電流電圧変換回路１０１Ｃの入力端子も差動構成ＩＮ、ＸＩＮとして構成されている。差動入力ＩＮ、ＸＩＮのうち、非入力端子側ＸＩＮには、入力端子側ＩＮに接続されるフォトダイオードＰＤが有する負荷成分とバランスをとるため、負荷容量ＣＬが接続されている。更に抵抗素子等を追加接続する構成とすることもできる。電流電圧変換回路１０１Ｃの回路上のバランスが改善され特性の改善を図ることができると共に、第１具体例と同様の作用、効果を奏するものである。
図１８に第６実施形態の第２具体例による第２従来技術からの改善効果を示す。図１６の場合と同様に、増幅回路１０２Ｂの入力信号ＶＭ２の振幅が制限され、パルス終端でのテール特性は小さく、出力端子ＲＸにおいてパルス幅の精度よく出力されることがわかる。
【００８２】
尚、第６実施形態では、大振幅検出回路１７、１７Ａの出力電流ＩＣＴＬをＤＣキャンセル回路１０５Ａの電流ＩＣ制御用として使用する構成について例示したが、これに限定されることはなく、出力電流ＩＣＴＬを直接電流電圧変換回路１０１Ｂ、１０１Ｃの入力端子ＩＮに入力する構成としても同様の動作を行わせることができる。
【００８３】
これにより、ＩｒＤＡ通信等の光通信における強弱様々な光パルス信号に加えて、光パルスを電流パルスに変換するフォトダイオードＰＤの出力特性やパルス信号の微分波形におけるテール特性等の違いを吸収して、入力光パルスのパルス幅に精度良く一致した出力パルス幅を安定して出力することができる。
【００８４】
図１９に示す第７実施形態の温度キャンセル用バイアス回路７Ａ、７Ｂは、小信号時の電流パルス受信回路の電流電圧変換回路１０１Ｂ、１０１Ｃにおいて、クランプトランジスタＱ５（図１４、あるいは図１７、２５を参照）の温度特性をキャンセルして、高温におけるクランプトランジスタＱ５のリーク電流を低減して、広い温度範囲で一定な電流電圧変換抵抗を得るものである。図１９のうち（Ａ）の温度キャンセル用バイアス回路７Ａは、図１７等に例示されている、クランプトランジスタＱ５のベース端子にバイアス電圧ＶＡを印加する構成に対して、バイアス電圧ＶＡに、トランジスタＱ５の温度特性を抑制する温度特性を付与する場合の回路例を示している。また、（Ｂ）の温度キャンセル用バイアス回路７Ｂは、図１４、図１７等における電流電圧変換回路１０１Ｂ、１０１Ｃを構成する定電流源回路ＩＢに、トランジスタＱ５の温度特性を抑制する温度特性を付与する場合の回路例を示している。
【００８５】
図１９（Ａ）の温度キャンセル用バイアス回路７Ａは、トランジスタＱ９とＱ１０とでカレントミラー回路を構成している。基準電圧ＶＲＥＦと、ベース及びコレクタ端子をダイオード接続したトランジスタＱ９のコレクタ端子との間には、抵抗素子Ｒ１７が、電源電圧＋Ｖと、トランジスタＱ１０のコレクタ端子との間には、抵抗素子Ｒ１８が接続されている。
抵抗素子Ｒ１７とトランジスタＱ９で決定される定電流（（ＶＲＥＦ−ＶＢＥ）／Ｒ１７）が、トランジスタＱ１０側にミラーされて、抵抗素子Ｒ１８に流れることにより、抵抗素子Ｒ１８とトランジスタＱ１０との間のバイアス電圧ＶＡは、
ＶＡ＝（＋Ｖ）−Ｒ１８×（ＶＲＥＦ−ＶＢＥ）／Ｒ１７
となる。ここで、基準電圧ＶＲＥＦは温度に依存せずに一定であり、（Ｒ１８／Ｒ１７）についても同一の抵抗種で構成すれば温度特性は抑制される。このバイアス電圧ＶＡが、図１７等のクランプトランジスタＱ５のベース端子に印加されるので、クランプトランジスタＱ５のベース・エミッタ間の電圧が高温で大きくなるようにベース端子にバイアスされ、高温におけるリーク電流を抑制することができる。
【００８６】
図１９（Ｂ）の温度キャンセル用バイアス回路７Ｂにおいて、定電流源回路ＩＲＥＦは、アンプ３７の正の入力端子に基準電圧ＶＲＥＦが入力され、出力端子がトランジスタＱ１１のベース端子に接続されている。更に、トランジスタＱ１１のエミッタ端子はアンプ３７の負の入力端子にフィードバックされると共に、抵抗素子Ｒ１９を介して接地電位に接続されている。また、バイアス電流ＩＢの出力部では、抵抗素子Ｒ２０とトランジスタＱ１２のベース端子に定電流ＩＲＥＦが流れている。抵抗素子Ｒ２０の他端は、トランジスタＱ１２のコレクタ端子に接続されると共に、トランジスタＱ１４のベース端子に接続されている。トランジスタＱ１２、Ｑ１４のエミッタ端子は、それぞれ、ダイオード接続のトランジスタＱ１３、及び抵抗素子Ｒ２１を介して接地電位に接続されている。
定電流ＩＲＥＦは、アンプ３７の働きにより抵抗素子Ｒ１９に基準電圧ＶＲＥＦが印加されるため、ＩＲＥＦ＝ＶＲＥＦ／Ｒ１９として出力される。ここで、Ｒ２０の両端の電圧ＶＲ２０は、
ＶＲ２０＝Ｒ２０×ＩＲＥＦ
＝ＶＲＥＦ×（Ｒ２０／Ｒ１９）
となり、基準電圧ＶＲＥＦ、同一抵抗種の比（Ｒ２０／Ｒ１９）が共に温度に依らず一定であるため、ＶＲ２０も一定値となる。ＶＲ２０を用いてバイアス電流ＩＢを導出すると、
ＩＢ＝（（２×ＶＢＥ−ＶＲ２０）−ＶＢＥ）／Ｒ２１
となる。ここで、前者のＶＢＥはトランジスタＱ１２、Ｑ１３のＶＢＥ、後者のＶＢＥはトランジスタＱ１４のＶＢＥである。これらのトランジスタＱ１２、Ｑ１３、Ｑ１４に流れる電流を同一にすることは、各素子のパラメータを調整することで容易に行うことができる。従って、それぞれのＶＢＥを等しくすることができ、
ＩＢ＝（ＶＢＥ−ＶＲ２０）／Ｒ２１
となる。小信号振幅時においては、ＩＤ＝ＩＢであるので、図１４において、クランプトランジスタＱ５のベース・エミッタ端子間には、
Ｒ１４×ＩＢ＝（ＶＢＥ−ＶＲ２０）×（Ｒ１４／Ｒ２１）
の電圧が印加される。ここで、ＶＲ２０、（Ｒ１４／Ｒ２１）は共に温度に依らず一定である。従って、Ｒ１４×ＩＢにおける温度特性は、トランジスタＱ１２、Ｑ１３、Ｑ１４のＶＢＥ電圧の温度特性と同様な温度特性となる。このバイアス電圧Ｒ１４×ＩＢが、図１４のクランプトランジスタＱ５のベース・エミッタ端子間電圧として印加されるので、クランプトランジスタＱ５のＶＢＥ電圧の温度特性と同様な温度特性でバイアスされることとなり、クランプトランジスタＱ５の温度特性が抑制され、高温におけるリーク電流を抑制することができる。
【００８７】
これにより、高温におけるエミッタフォロアトランジスタのリーク電流特性の悪化を防止することができ、広い温度範囲において、一定の電流電圧変換抵抗の低減効果と、出力電圧振幅のクランプレベルの低減効果を得ることができる。
【００８８】
図２０に示す第８実施形態の電流パルス受信回路８の回路図では、電流電圧変換回路１０１Ｂの差動出力端子ＶＭ０、ＶＰ０が、それぞれバッファ１８、１９を介して増幅回路１０２Ｂの差動入力端子ＶＭ２、ＶＰ２に接続されている。具体的には、バッファ１８、１９は差動出力端子構成であり、それぞれのバッファ１８、１９の正転出力端子ＶＭ１、ＶＰ１が、容量結合用の容量素子Ｃ１２、Ｃ１３を介して増幅回路１０２Ｂの差動入力端子ＶＭ２、ＶＰ２に接続されている。更に、バッファ１８の反転出力端子は、容量素子で構成される微分回路２０を介してバッファ１９の入力端子に接続されている。
【００８９】
第８実施形態では、増幅回路１０２Ｂへの入力信号が容量素子Ｃ１２、Ｃ１３を介して入力され入力電流パルスＩＰＤを有効に伝播するように低い周波数をカットしている。この容量素子Ｃ１２、Ｃ１３に対して、微分回路２０を構成する容量素子の容量値を小さく設定することにより、微分回路２０を通過する周波数成分を入力パルスの周波数より高い成分のみとする。微分回路２０には入力パルスの反転信号が入力されているので、出力には、入力パルスの振幅とは反対方向に微分されて急峻となった電圧信号が現れる。この微分された電圧信号がバッファ１９、容量素子Ｃ１３を介して増幅回路１０２Ｂの正転入力端子ＶＰ２に与えられることで、反転入力端子ＶＭ２への入力信号の振幅遷移方向とは反対方向に遷移するダイナミックなヒステリシスが得られる。
このときの波形を図２１の下段に示す。上段の第２従来技術による波形（図３３を参照）に比して、入力パルスの振幅遷移時に、入力端子ＶＰ２には反対方向に微分された急峻な波形が印加されることとなり、入力パルスの終端に精度よく追従して、増幅回路１０２Ｂの入力信号ＶＭ２、ＶＰ２が交差して精度の良いパルス出力が出力端子ＲＸに得られることがわかる。
【００９０】
第８実施形態では、第２従来技術に適用した場合を例示したが、第１従来技術に適用することも可能である。この場合の増幅回路１０２Ａの入力信号ＶＭ２、ＶＰ２の波形を図２２に示す。この場合も、図２１における場合と同様に、パルス振幅の遷移時に反対方向に急峻に遷移して、ダイナミックなヒステリシスを実現することができ、精度の良いパルス出力が出力端子ＲＸに得られることがわかる。
また、図２０においては、差動信号のそれぞれにバッファ１８、１９を備える構成を例示したが、微分回路２０への入力信号を出力するバッファ１８を備えていれば、バッファ１９を備えていなくても同様の効果を奏することができる。
更に、微分回路２０の出力信号は、バッファ１９の入力信号に重畳するように構成しているが、これに限定されることはなく、微分信号波形を重畳することができるノードであればどこでも良い。増幅回路１０２Ｂの正転入力端子ＶＰ２やその他の高インピーダンスのノード等、微分信号波形を有効に重畳することができるノードに接続しても同様の効果を奏することができる。
【００９１】
図２３に示す第８実施形態における具体例の電流パルス受信回路８Ａでは、バッファとして、定電流源回路Ｉ１１でバイアスされたエミッタフォロアトランジスタＱ１５で構成されるバッファ１８Ａと、同じく定電流源回路Ｉ１２でバイアスされたエミッタフォロアトランジスタＱ１６で構成されるバッファ１９Ａとを備えている。また、微分回路として、容量素子Ｃ１４と抵抗素子Ｒ２２で構成される微分回路２０Ａを備えている。容量素子Ｃ１４と抵抗素子Ｒ２２とは、バッファ１８ＡのトランジスタＱ１５のコレクタ端子に接続されると共に、抵抗素子Ｒ２２の他端は電源電圧＋Ｖに接続され、容量素子Ｃ１４の他端はバッファ１９Ａの入力端子に接続されている。
【００９２】
バッファ１８Ａ、１９Ａのうち、微分回路２０Ａへの接続を有するバッファ１８Ａに着目する。バッファ１８Ａを構成するエミッタフォロアトランジスタＱ１５の出力端子に接続されている容量素子Ｃ１２の放電は定電流源回路Ｉ１１により行なわれる。従って、バッファ１８Ａへのパルス信号の終了遷移に対してバッファ１８Ａの出力信号の遷移には一定の時間を要する。この遷移時間Δｔは、容量素子Ｃ１２からの定電流放電として容易に求めることができ、
Δｔ＝Ｃ１２×ΔＶＭ１／Ｉ１１
となる。この遷移時間Δｔの間、定電流源回路Ｉ１１からの定電流Ｉ１１は、容量素子Ｃ１２から流れるので、トランジスタＱ１５の電流が減少する。従って、この期間、トランジスタＱ１５のコレクタ端子は電圧レベルが上昇し、微分された反転信号のように振舞う。このときの電圧変化ΔＶは、トランジスタＱ１５のエミッタ電流とコレクタ電流が等しいとすれば、
ΔＶ＝Ｒ２２×Ｉ１１
となる。Δｔ期間におけるΔＶの電圧上昇が、容量素子Ｃ１４を介して他方のバッファ１９Ａの入力端子であるトランジスタＱ１６のベース端子に印加され、エミッタフォロア特性によりバッファ１９Ａの出力端子ＶＰ１に、更に容量素子Ｃ１３を介して増幅回路１０２Ｂの正転入力端子ＶＰ２に印加されて、ダイナミックなヒステリシスを重畳することができる。
【００９３】
これにより、微分信号が入力されるノードは高インピーダンスのノードであるので、微分信号は確実に重畳される。パルス遷移部のなまった電流パルスＩＰＤが入力される場合においても、反転信号の微分波形をもってヒステリシス波形とするので、ヒステリシス効果を十分に得ることができ、パルス幅の精度よくパルス出力をすることができる。
ＩｒＤＡ通信等の光通信において、小振幅の光パルスが入力された場合に、フォトダイオードＰＤの出力特性が顕著に現れて電流パルスＩＰＤの遷移部がなまった場合においても、精度のよいパルス幅の出力を得ることができる。
【００９４】
図２４に示す第９実施形態の電流パルス受信回路９の回路図は、第８実施形態の電流パルス受信回路８に対して、回路接続における対称性を改善し、回路動作上のバランスを良くした構成である。第８実施形態における微分回路２０に代えて、バッファ１８の反転出力端子に接続される微分回路２１は増幅回路１０２Ｂの正転入力端子ＶＰ２に接続されている。更に、バッファ１９の反転出力端子にも微分回路２２が接続されており、増幅回路１０２Ｂの反転入力端子ＶＭ２に接続されている。
【００９５】
バッファ１８の正転出力端子ＶＭ１から容量素子Ｃ１２を介して入力端子ＶＭ２に入力された正転入力信号に対しては、反転出力信号を反転した信号の微分波形が重畳され正転入力信号のパルス遷移部が強調される。また、バッファ１９の正転出力端子ＶＰ１から容量素子Ｃ１３を介して入力端子ＶＰ２に入力された反転入力信号に対しては、正転出力信号を反転した信号の微分波形が重畳され反転入力信号のパルス遷移部が強調される。増幅回路１０２Ｂの各入力信号のそれぞれにダイナミックなヒステリシスが重畳される。
更に、第９実施形態では、回路接続の対称性を実現しているので、ＰＳＲＲが強化されることとなり、電源電圧の変動等の電源ノイズに対して誤動作のない回路構成を実現している。
【００９６】
図２５の具体例では、図２３の第８実施形態の具体例に対して、バッファ１９Ａからバッファ１８Ａへの微分回路２２Ａを追加した構成となっている。更に、増幅回路１０２Ｂの入力端子ＶＭ２、ＶＰ２には、自動閾値調整回路（ＡＴＣ）２３が備えられている。第８実施形態における微分回路２０Ａと同様な動作を行う微分回路２１Ａ、２２Ａが、バッファ１８Ａ、１９Ａの双方に備えられ回路の対称性が改善されている。また、自動閾値調整回路（ＡＴＣ）２３により、増幅回路１０２Ｂの入力端子ＶＭ２、ＶＰ２における入力信号間の差を所定範囲内に維持することができ、増幅回路１０２Ｂにおける入力信号差に基づく応答特性を所定範囲内に維持することができる。
【００９７】
これにより、増幅回路１０２Ｂの各入力端子ＶＭ２、ＶＰ２における回路の対称性が確保されるため、各入力端子ＶＭ２、ＶＰ２に至る信号経路における負荷、ノイズ等の外乱、電源電圧＋Ｖの変動等は、両信号経路に同等に作用することとなるので、これらの変動に対しても安定した動作を確保することができる。
【００９８】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
従って、各実施形態において説明したように、様々な改良、変形が可能であると共に、これらの改良、変形以外にも例えば、構成トランジスタをバイポーラトランジスタからＭＯＳトランジスタへ、またはその逆に変更した構成とすることが可能である。また、差動入出力と単相入出力とのそれぞれにおいて、同様に本発明を適用することができる。
また、本実施形態においては、光パルスを受信する場合を中心に説明したが、これに限定されるものではなく、温度、圧力、加速度等の光以外の物理量を入力として、その入力を電流に変換するシステムにおいても適用が可能である。
【００９９】
（付記１）  入力電流パルスを電圧パルスに変換する電流電圧変換部と、
前記電流電圧変換部からの出力信号と、該出力信号と相補な信号あるいは基準電圧とを入力信号として比較し、論理信号パルスを出力する比較回路と、
前記比較回路からの論理信号パルスに基づき、前記比較回路の入力信号に第１所定幅のヒステリシス電圧を設定する第１ヒステリシス回路と、
前記比較回路からの論理信号パルスに基づき、前記比較回路の入力信号に第２所定幅から時間経過と共に減少するヒステリシス電圧を設定する第２ヒステリシス回路とを備えることを特徴とする電流パルス受信回路。
（付記２）  前記入力電流パルスは、受光素子からの出力信号であることを特徴とする付記１に記載の電流パルス受信回路。
（付記３）  前記比較回路への入力信号は、ヒステリシス抵抗素子を介して与えられ、
前記第１ヒステリシス回路は、
前記比較回路が前記論理信号パルスを出力している間、前記ヒステリシス抵抗素子に第１所定定電流を流す第１定電流源回路を備え、
前記第２ヒステリシス回路は、
前記比較回路が前記論理信号パルスを出力している間、前記ヒステリシス抵抗素子に第２所定電流から時間経過と共に所定割合で減少する電流を流す電流源回路を備えることを特徴とする付記１又は２に記載の電流パルス受信回路。
（付記４）  前記電流源回路は、
前記第２所定電流を出力する第２定電流源回路と、
前記第２所定電流を分流し、一方を前記ヒステリシス抵抗素子に流す分流回路とを備え、
前記分流回路は、前記所定割合で前記ヒステリシス抵抗素子への分流を減ずることを特徴とする付記３に記載の電流パルス受信回路。
（付記５）  前記電流電圧変換部と前記比較回路との間に挿入され、前記電流電圧変換部からの出力信号の電圧振幅を制限して前記比較回路に出力する電圧振幅制限回路を備えることを特徴とする付記１乃至４の少なくとも何れか１項に記載の電流パルス受信回路。
（付記６）  前記電圧振幅制限回路は、
差動増幅対で構成され、前記電流電圧変換部からの出力信号と前記相補な信号、あるいは該出力信号と前記基準電圧とが入力されることを特徴とする付記５に記載の電流パルス受信回路。
（付記７）  前記比較回路への入力信号のオフセット値を設定するオフセット設定回路を備えることを特徴とする付記１乃至６の少なくとも何れか１項に記載の電流パルス受信回路。
（付記８）  前記オフセット設定回路は、前記入力信号間に設定する所定のオフセット電圧を外部より調節することができることを特徴とする付記７に記載の電流パルス受信回路。
（付記９）  前記比較回路への入力信号の供給を行なう第１バッファ回路と、
前記第１バッファ回路の入力端子へ入力信号の供給を容量結合により行なうための容量結合素子と、
前記第１バッファ回路の入力端子と所定電位との間に接続されるバイアス抵抗素子とを備えることを特徴とする付記１乃至８の少なくとも何れか１項に記載の電流パルス受信回路。
（付記１０）  前記第１バッファ回路は、エミッタフォロア回路であることを特徴とする付記９に記載の電流パルス受信回路。
（付記１１）  前記第１バッファ回路は、ソースフォロア回路であることを特徴とする付記９に記載の電流パルス受信回路。
（付記１２）  前記容量結合素子を介して前記第１バッファ回路へ入力信号を供給する前記電圧振幅制限回路と、
前記電流電圧変換部の出力信号における高電位側出力電圧をホールドするピークホールド回路と、
前記ピークホールド回路の出力電圧に基づき、前記電圧振幅制限回路の低電位側出力電圧を所定電圧だけ上昇させる低電位レベル上昇回路とを備えることを特徴とする付記９乃至１１の少なくとも何れか１項に記載の電流パルス受信回路。
（付記１３）  前記容量結合素子を介して前記第１バッファ回路へ入力信号を供給する前記電圧振幅制限回路と、
前記電流電圧変換部の出力信号を積分する積分回路と、
前記積分回路の出力電圧に基づき、前記電圧振幅制限回路の低電位側出力電圧を所定電圧だけ上昇させる低電位レベル上昇回路とを備えることを特徴とする付記９乃至１１の少なくとも何れか１項に記載の電流パルス受信回路。
（付記１４）  前記低電位レベル上昇回路は、
前記ピークホールド回路あるいは前記積分回路の出力電圧が入力される第２バッファ回路を備えることを特徴とする付記１２又は１３に記載の電流パルス受信回路。
（付記１５）  前記第２バッファ回路は、エミッタフォロア回路であることを特徴とする付記１４に記載の電流パルス受信回路。
（付記１６）  前記第２バッファ回路は、ソースフォロア回路であることを特徴とする付記１４に記載の電流パルス受信回路。
（付記１７）  前記容量結合素子を介して前記第１バッファ回路へ入力信号を供給する前記電圧振幅制限回路と、
前記電流電圧変換部の出力信号における高電位側出力電圧をホールドするピークホールド回路と、
前記ピークホールド回路の出力電圧に基づき、前記電流電圧変換部の電流電圧変換抵抗を調整する抵抗率自動調整回路とを備えることを特徴とする付記９乃至１１の少なくとも何れか１項に記載の電流パルス受信回路。
（付記１８）  前記容量結合素子を介して前記第１バッファ回路へ入力信号を供給する前記電圧振幅制限回路と、
前記電流電圧変換部の出力信号を積分する積分回路と、
前記積分回路の出力電圧に基づき、前記電流電圧変換部の電流電圧変換抵抗を調整する抵抗率自動調整回路とを備えることを特徴とする付記９乃至１１の少なくとも何れか１項に記載の電流パルス受信回路。
（付記１９）  前記ピークホールド回路は、
ピーク検出の応答時間に比してピークホールドの時定数が十分に長いボルテージフォロア回路を備えることを特徴とする付記１２又は１７に記載の電流パルス受信回路。
（付記２０）  入力電流パルスを電圧パルスに変換する電流電圧変換回路と、
前記電流電圧変換回路の出力信号の電圧振幅が所定振幅以上であることを検出する大信号検出回路と、
前記大信号検出回路からの出力信号に基づき、前記電流電圧変換回路における電流電圧変換抵抗を低減すると共に、出力電圧振幅のクランプレベルを低減するクランプ回路とを備えることを特徴とする電流パルス受信回路。
（付記２１）  前記入力電流パルスは、受光素子からの出力信号であることを特徴とする付記２０に記載の電流パルス受信回路。
（付記２２）  前記電流電圧変換回路における直流オフセット成分をキャンセルするＤＣキャンセル回路を備え、
前記大信号検出回路からの出力信号に基づき、前記ＤＣキャンセル回路における直流オフセット成分のキャンセル効果を低減することを特徴とする付記２０又は２１に記載の電流パルス受信回路。
（付記２３）  前記電流電圧変換回路は、
電流電圧変換抵抗素子を備え、
前記クランプ回路は、
バイアス回路と、
前記電流電圧変換抵抗素子と並列に接続され、前記大信号検出回路からの出力信号に基づき、前記バイアス回路により導通状態にバイアスされる、エミッタフォロアトランジスタあるいはダイオードとを備えることを特徴とする付記２０乃至２２の少なくとも何れか１項に記載の電流パルス受信回路。
（付記２４）  前記バイアス回路は、前記エミッタフォロアトランジスタあるいは前記ダイオードの温度特性を抑制する温度特性を有することを特徴とする付記２３に記載の電流パルス受信回路。
（付記２５）  前記電流電圧変換回路は、差動入力構成を有し、
非入力端子に接続されるダミー負荷を備えることを特徴とする付記２０乃至２４の少なくとも何れか１項に記載の電流パルス受信回路。
（付記２６）  前記大信号検出回路は、
前記電流電圧変換回路の出力信号の電圧振幅が所定時間の間、所定振幅以上である場合に出力信号を出力する時定数回路を備えることを特徴とする付記２０乃至２５の少なくとも何れか１項に記載の電流パルス受信回路。
（付記２７）  入力電流パルスを電圧パルスに変換する電流電圧変換回路と、
前記電流電圧変換回路からの出力信号に基づいて増幅動作を行う差動入力構成の増幅回路と、
前記電流電圧変換回路と前記増幅回路との間に挿入される差動出力構成のバッファ回路と、
前記バッファ回路の反転出力を微分し、前記増幅回路における他方の入力信号ラインのうち、高インピーダンスのノードに供給する微分回路とを備えることを特徴とする電流パルス受信回路。
（付記２８）  前記増幅回路への各入力信号を供給する一対のバッファ回路と、
前記一対のバッファ回路の反転出力うち、少なくとも一方を微分し、他方のバッファ回路の入力信号に供給する前記微分回路とを備えることを特徴とする付記２７に記載の電流パルス受信回路。
（付記２９）  前記一対のバッファ回路と、
前記一対のバッファ回路の各反転出力を微分する一対の微分回路とを備え、
前記一対の微分回路を対称に配置することを特徴とする付記２７又は２８に記載の電流パルス受信回路。
（付記３０）  前記増幅回路への入力信号の供給を容量結合により行なうための容量結合素子を備え、
前記バッファ回路は、
エミッタフォロアトランジスタと、
前記エミッタフォロアトランジスタのエミッタ端子に接続され、バイアス電流を供給する定電流源回路とを備え、
前記微分回路は、
前記エミッタフォロアトランジスタのコレクタ端子と所定電位との間に接続される微分抵抗素子と、
前記コレクタ端子と前記他方の入力信号ラインとの間に接続される微分容量素子とを備えることを特徴とする付記２７乃至２９の少なくとも何れか１項に記載の電流パルス受信回路。
（付記３１）  前記増幅回路への入力信号の供給を容量結合により行なうための容量結合素子を備え、
前記バッファ回路は、
ソースフォロアトランジスタと、
前記ソースフォロアトランジスタのソース端子に接続され、バイアス電流を供給する定電流源回路とを備え、
前記微分回路は、
前記ソースフォロアトランジスタのドレイン端子と所定電位との間に接続される微分抵抗素子と、
前記ドレイン端子と前記他方の入力信号ラインとの間に接続される微分容量素子とを備えることを特徴とする付記２７乃至２９の少なくとも何れか１項に記載の電流パルス受信回路。
（付記３２）  前記電流電圧変換回路からの出力信号を所定電圧振幅の範囲内に制限する自動閾値調整回路、あるいは自動ゲイン調整回路を備えることを特徴とする付記２０乃至３１の少なくとも何れか１項に記載の電流パルス受信回路。
【０１００】
【発明の効果】
本発明によれば、光通信等において受光した光パルスを受光素子により変換した電流パルスに対して、パルス振幅の大小、パルス幅の長短に関わらず、精度よく論理レベルの電圧パルスに変換して出力する電流パルス受信回路を提供することが可能となる。
【図面の簡単な説明】
【図１】
第１実施形態の電流パルス受信回路を示す回路ブロック図である。
【図２】
第１実施形態における比較回路への入力がシングル入力の場合の入出力波形である。
【図３】
第１実施形態における比較回路への入力が差動入力の場合の入出力波形である。
【図４】
第１実施形態の電流パルス受信回路の具体例を示す回路図である。
【図５】
第１実施形態の電流パルス受信回路の具体例における入出力波形である。
【図６】
第２実施形態の電流パルス受信回路を示す回路図である。
【図７】
第２実施形態の電流パルス受信回路における入出力波形である。
【図８】
第３実施形態の電流パルス受信回路を示す回路図である。
【図９】
第４実施形態の電流パルス受信回路を示す回路図である。
【図１０】
第４実施形態の電流パルス受信回路における入出力波形である。
【図１１】
第５実施形態の電流パルス受信回路を示す回路図である。
【図１２】
第５実施形態の電流パルス受信回路における入出力波形である。
【図１３】
第６実施形態の電流パルス受信回路の第１具体例を示す要部回路図である。
【図１４】
電流電圧変換回路の具体例を示す回路図である。
【図１５】
第６実施形態の電流パルス受信回路における大信号検出回路と電流電圧変換回路特性の関係を示す波形である。
【図１６】
第６実施形態の電流パルス受信回路の第１具体例における入出力波形である。
【図１７】
第６実施形態の電流パルス受信回路の第２具体例を示す回路ブロック図である。
【図１８】
第６実施形態の電流パルス受信回路の第２具体例における入出力波形である。
【図１９】
第７実施形態の電流パルス受信回路における電流電圧変換回路の温特キャンセル用バイアス回路を示す回路図である。
【図２０】
第８実施形態の電流パルス受信回路を示す回路ブロック図である。
【図２１】
第８実施形態の増幅回路への入力が差動入力の場合の入出力波形である。
【図２２】
第８実施形態の増幅回路への入力がシングル入力の場合の入出力波形である。
【図２３】
第８実施形態の電流パルス受信回路の具体例を示す回路図である。
【図２４】
第９実施形態の電流パルス受信回路を示す回路ブロック図である。
【図２５】
第９実施形態の電流パルス受信回路の具体例を示す回路図である。
【図２６】
第１従来技術の光パルス受信回路を示す回路ブロック図である。
【図２７】
第２従来技術の光パルス受信回路を示す回路ブロック図である。
【図２８】
第１従来技術の光パルス受信回路における比較回路の入出力応答波形である。
【図２９】
第２従来技術の光パルス受信回路における比較回路の入出力応答波形である。
【図３０】
第１従来技術の光パルス受信回路における大光量の場合の増幅回路の入出力応答波形である。
【図３１】
第１従来技術の光パルス受信回路における小光量の場合の増幅回路の入出力応答波形である。
【図３２】
第２従来技術の光パルス受信回路における大光量の場合の増幅回路の入出力応答波形である。
【図３３】
第２従来技術の光パルス受信回路における小光量の場合の増幅回路の入出力応答波形である。
【符号の説明】
１、１Ａ、２、３、４、５、６Ｂ、８、８Ａ、９、９Ａ
電流パルス受信回路
７Ａ、７Ｂ              温度キャンセル用バイアス回路
１１                    ＤＣヒステリシス回路
１２                    ＡＣヒステリシス回路
１３Ａ、１３Ｂ、１３Ｃ  電圧振幅制限回路
１４                    オフセット設定機能付バッファ回路
１５                    ピークホールド回路
１６                    自動ゲイン調整回路
１７                    大信号検出回路
２０、２０Ａ、２１，２１Ａ、２２、２２Ａ
微分回路
２３                    自動閾値調整回路（ＡＴＣ）
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2002232272.tif 000001
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２３
【補正方法】変更
【補正の内容】
【図２３】
2002232272.tif 000002
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２７
【補正方法】変更
【補正の内容】
【図２７】
2002232272.tif 000003