【手続補正書】
【提出日】平成18年1月23日(2006.1.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  同一の半導体基板に同一電圧で動作する複数の電界効果トランジスタのうち、外部からの入力信号を直接受ける第１の電界効果トランジスタと、前記外部からの入出信号を直接受けない第２の電界効果トランジスタとのドレイン構造を異なるように構成したことを特徴とする半導体装置。
【請求項２】  請求項１記載の半導体装置において、前記第１の電界効果トランジスタのドレイン構造は、短チャネル効果抑制用の半導体領域を有せず、前記第２の電界効果トランジスタのドレイン構造は、短チャネル効果抑制用の半導体領域を有することを特徴とする半導体装置。
【請求項３】  請求項１記載の半導体装置において、前記第１の電界効果トランジスタのドレイン構造に第１の短チャネル効果抑制用の半導体領域を設け、前記第２の電界効果トランジスタのドレイン構造に第２の短チャネル効果抑制用の半導体領域を設け、前記第１の短チャネル効果抑制用の半導体領域の不純物濃度を、前記第２の短チャネル効果抑制用の半導体領域の不純物濃度よりも低くしたことを特徴とする半導体装置。
【請求項４】  請求項１、２または３記載の半導体装置において、前記第１の電界効果トランジスタのドレイン用の半導体領域の不純物濃度を、前記第２の電界効果トランジスタのドレイン用の半導体領域の不純物濃度よりも低くしたことを特徴とする半導体装置。
【請求項５】  請求項１〜４のいずれか１項に記載の半導体装置において、前記第１、第２の電界効果トランジスタは、入力回路を構成する電界効果トランジスタであることを特徴とする半導体装置。
【請求項６】  請求項１〜５のいずれか１項に記載の半導体装置において、前記第１の電界効果トランジスタのゲート長は、前記第２の電界効果トランジスタのゲート長よりも長いことを特徴とする半導体装置。
【請求項７】  請求項１〜６のいずれか１項に記載の半導体装置において、前記複数の電界効果トランジスタのうち、前記第１、第２の電界効果トランジスタの動作電圧よりも低い動作電圧の第３の電界効果トランジスタのドレイン構造には短チャネル効果抑制用の半導体領域を設けることを特徴とする半導体装置。
【請求項８】  請求項１〜７のいずれか１項に記載の半導体装置において、前記複数の電界効果トランジスタのうちのｐチャネル型の電界効果トランジスタのゲート電極の導電型をｐ型としたことを特徴とする半導体装置。
【請求項９】  請求項１〜７のいずれか１項に記載の半導体装置において、前記第１の電界効果トランジスタは、ｐチャネル型の電界効果トランジスタであることを特徴とする半導体装置。
【請求項１０】  請求項１〜７のいずれか１項に記載の半導体装置において、前記第１の電界効果トランジスタは、ｐチャネル型の電界効果トランジスタおよびｎチャネル型の電界効果トランジスタを有することを特徴とする半導体装置。
【請求項１１】  請求項９または１０記載の半導体装置において、前記ｐチャネル型の電界効果トランジスタのゲート電極の導電型をｐ型としたことを特徴とする半導体装置。
【請求項１２】  同一の半導体基板に、異なる電圧で動作する複数の電界効果トランジスタを備え、前記複数の電界効果トランジスタの相対的に動作電圧の高い電界効果トランジスタのうち、外部からの入力信号を直接受ける第１の電界効果トランジスタと、前記外部からの入出信号を直接受けない第２の電界効果トランジスタとのドレイン構造を異なるように構成したことを特徴とする半導体装置。
【請求項１３】  請求項１２記載の半導体装置において、前記第１の電界効果トランジスタのドレイン構造は、短チャネル効果抑制用の半導体領域を有せず、前記第２の電界効果トランジスタのドレイン構造は、短チャネル効果抑制用の半導体領域を有することを特徴とする半導体装置。
【請求項１４】  請求項１２記載の半導体装置において、前記第１の電界効果トランジスタのドレイン構造に第１の短チャネル効果抑制用の半導体領域を設け、前記第２の電界効果トランジスタのドレイン構造に第２の短チャネル効果抑制用の半導体領域を設け、前記第１の短チャネル効果抑制用の半導体領域の不純物濃度を、前記第２の短チャネル効果抑制用の半導体領域の不純物濃度よりも低くしたことを特徴とする半導体装置。
【請求項１５】  請求項１２、１３または１４記載の半導体装置において、前記第１の電界効果トランジスタのドレイン用の半導体領域の不純物濃度を、前記第２の電界効果トランジスタのドレイン用の半導体領域の不純物濃度よりも低くしたことを特徴とする半導体装置。
【請求項１６】  請求項１２〜１５のいずれか１項に記載の半導体装置において、前記第１、第２の電界効果トランジスタは、入力回路を構成する電界効果トランジスタであることを特徴とする半導体装置。
【請求項１７】  請求項１２〜１６のいずれか１項に記載の半導体装置において、前記第１の電界効果トランジスタのゲート長は、前記第２の電界効果トランジスタのゲート長よりも長いことを特徴とする半導体装置。
【請求項１８】  請求項１２〜１７のいずれか１項に記載の半導体装置において、前記複数の電界効果トランジスタのうち、相対的に動作電圧の低い第３の電界効果トランジスタのドレイン構造に短チャネル効果抑制用の半導体領域を設けることを特徴とする半導体装置。
【請求項１９】  請求項１８記載の半導体装置において、前記第３の電界効果トランジスタは、内部回路を構成する電界効果トランジスタであることを特徴とする半導体装置。
【請求項２０】  請求項１９記載の半導体装置において、前記内部回路には、前記複数の電界効果トランジスタの一つであって、前記第３の電界効果トランジスタよりも動作電圧が相対的に高い第４の電界効果トランジスタが設けられ、前記第４の電界効果トランジスタのドレイン構造に短チャネル効果抑制用の半導体領域を設けることを特徴とする半導体装置。
【請求項２１】  請求項１２〜２０のいずれか１項に記載の半導体装置において、前記複数の電界効果トランジスタのうちのｐチャネル型の電界効果トランジスタのゲート電極の導電型をｐ型としたことを特徴とする半導体装置。
【請求項２２】  請求項１２〜２０のいずれか１項に記載の半導体装置において、前記第１の電界効果トランジスタは、ｐチャネル型の電界効果トランジスタであることを特徴とする半導体装置。
【請求項２３】  請求項１２〜２０のいずれか１項に記載の半導体装置において、前記第１の電界効果トランジスタは、ｐチャネル型の電界効果トランジスタおよびｎチャネル型の電界効果トランジスタを有することを特徴とする半導体装置。
【請求項２４】  請求項２２または２３記載の半導体装置において、前記ｐチャネル型の電界効果トランジスタのゲート電極の導電型をｐ型としたことを特徴とする半導体装置。
【請求項２５】  以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板上にゲート絶縁膜を形成する工程、
（ｂ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｃ）前記半導体基板において、外部からの入力信号を直接受ける第１の電界効果トランジスタの形成領域には、短チャネル効果抑制用の半導体領域を形成するための不純物を導入せず、前記外部からの入出信号を直接受けない第２の電界効果トランジスタの形成領域には、短チャネル効果抑制用の半導体領域を形成するための不純物を導入する工程。
【請求項２６】  請求項２５記載の半導体装置の製造方法において、
前記半導体基板において、外部からの入力信号を直接受ける第１の電界効果トランジスタの形成領域に、ソースおよびドレイン用の半導体領域を形成するための不純物を導入する工程、
前記半導体基板において、前記外部からの入出信号を直接受けない第２の電界効果トランジスタの形成領域に、ソースおよびドレイン用の半導体領域を形成するための不純物を、その不純物濃度が、前記第１の電界効果トランジスタのソースおよびドレイン用の半導体領域の不純物濃度よりも高くなるように導入する工程。