【事件の表示】
　平成１０年特許願第２９３６５１号「Ａ／Ｄ変換装置」拒絶査定に対する審判事件〔平成１２年　４月２８日出願公開、特開２０００−１２４８０４、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯・本願発明
　　本件は平成１０年１０月１５日の出願であって、その特許請求の範囲請求項１に係る発明は、平成１１年１０月１２日及び平成１４年９月９日付け手続補正書により補正された明細書及び図面の記載からみて、
「アナログの交流付加信号を出力する付加信号発生回路（７）と、
　所定の信号レベル及び所定の周波数範囲を有する雑音を出力する雑音発生回路（３）と、
　入力されたアナログの入力信号と前記交流付加信号と前記雑音とを加算して加算信号として出力する信号加算部（２）と、
　この信号加算部から出力された加算信号をＡ／Ｄ変換するＡ／Ｄ変換器（４）と、
　このＡ／Ｄ変換器でＡ／Ｄ変換されたデジタルの加算信号に含まれる前記交流付加信号の周波数成分及び前記雑音の周波数成分を除去して前記アナログの入力信号に対応するデジタルの出力信号として出力するデジタルフィルタ（５）と、
　前記信号加算部から出力された加算信号の信号レベルを検出する信号レベル検出器（９）と、
　前記Ａ／Ｄ変換器のダイナミックレンジより若干小さい基準レベルを発生する基準電圧発生回路（１１）と、
　この基準電圧発生回路で発生された基準レベルから前記信号レベル検出器で検出された信号レベルを減算してその偏差を偏差信号として送出する比較回路（１０）と、
　前記偏差信号の偏差が零になるように前記付加信号発生回路から入力される交流付加信号の信号レベルを制御する減衰器（８）とを備え、
　前記Ａ／Ｄ変換器へ入力される加算信号の信号レベルが前記Ａ／Ｄ変換器のダイナミックレンジに基づいて定まる一定値となるようにしたことを特徴とするＡ／Ｄ変換装置。」（以下、「本願発明」という。）にあるものと認められる。
２．引用文献
　これに対して、当審における拒絶の理由で引用した本件出願前公知の特開平５−３４７５６０号公報（以下、「引用文献１」という。）には、
「【０００７】
　　【第１の実施例】
　次に、本発明の第１の実施例を説明する。
　図１に示す実施例・・・情報アナログ信号の入力ライン１を有し、これがサンプルホールド回路１ａを介してアナログ加算器２に接続されている。ディザ発生器３はディジタルディザ発生器３ａと、Ｄ／Ａ変換器３ｂと、これ等の間に接続されたディジタルディザのレベル制御回路９とから成る。ディジタルディザ発生器３ａは、公知のＭ系列疑似ランダムパルス発生回路から成る。ここから得られる１２ビットのディジタルディザはＤ／Ａ変換器３ｂでアナログディザに変換される。レベル制御回路９は１２ビットのティザを並列伝送する１２本のラインに直列に接続された１２のスイッチＳ１〜Ｓ１２から成り、アナログ情報信号のレベルが高い時にディザ信号のレベルを低減させるように動作する。スイッチＳ１〜Ｓ１２の制御は後述する。
　　　【０００８】
　ディザ発生器３の出力端子はアナログ加算器２の入力端子に結合されている。
従って、加算器２は、アナログ情報信号と微小レベルのディザ信号とをアナログ加算した出力を送出する。
　　　【０００９】
　１１は第１のＡ／Ｄ変換器であり、加算器２の出力を１６ビットのディジタル信号に変換するものである。１２は第２のＡ／Ｄ変換器であり、ディザ発生器３から得られるディザ信号をディジタル信号に変換し、ディザ信号（白色性雑音）に対応するランダムなディジタル信号（ディザディジタル信号）を出力する。
　　　【００１０】
　１３はディジタル減算器であり、一方の入力端子が第１のＡ／Ｄ変換器１１の出力端子に接続され、他方の入力端子が第２のＡ／Ｄ変換器１２の出力端子に接続され、第１のＡ／Ｄ変換器１１から得られるディジタルディザ加算情報信号から第２のＡ／Ｄ変換器１２から得られるディジタルディザ信号を減算し、出力ライン１４にアナログ情報信号に対応したディジタル情報信号を送出する。
　　　【００１１】
　レベル制御回路９を制御するためのレベル判定制御回路１０は加算器２の出力と基準電圧源４８の出力とを比較する比較器４９と、シフトレジスタ５０と、シフトレジスタ５０にクロック信号を供給するライン５１に接続されたスイッチ５２と、シフトレジスタ５０のリセット信号供給ライン５３とから成る。なお、基準電圧源４８の電圧ＶＲはＡ／Ｄ変換器１１の最大許容入力レベルＶＭに等しい。
　　　【００１２】
　シフトレジスタ５０は１２段の出力端子を有し、各段の出力がスイッチＳ１〜Ｓ１２の制御端子に接続されている。スイッチ５２はクロック信号を選択的にシフトレジスタ５０に供給するためのものであり、加算器２から得られるディザ加算情報信号が所定値ＶＭを越えたことを示す比較器４９の高レベル出力に応答してオンになるように構成されている。・・・
　　　【００１３】
　次に、図１の回路の動作を説明する。ライン１からはアナログ情報信号を入力させ、ディザ発生器３からはアナログ情報信号よりも低いレベルのディザ信号を出力させる。加算器２には、アナログ情報信号とディザ信号との両方が入力し、これ等の加算出力が得られ、これがＡ／Ｄ変換器１１でディジタル信号に変換される。一方、ディザ信号は第２のＡ／Ｄ変換器１２でディジタル信号に変化され、白色性雑音に対応するランダムのディジタルディザ信号となってディジタル減算器１３に送られる。減算器１３においては、ディジタルディザ加算情報信号からディジタルディザ信号が減算され、実質的にディザを含まないディジタル情報信号が出力される。
　　　【００１４】
　図１の装置において、入力アナログ情報信号のレベルが低い時には、ディジタルディザ発生器３ａの出力がそのままＤ／Ａ変換器３ｂでアナログディザ信号に変換される。即ち、入力アナログ情報信号のレベルが低く、加算器２の出力が基準電圧源４８で与えられる所定値ＶＲ＝ＶＭよりも低い時には、比較器４９の出力が低レベルであり、スイッチ５２がオフに保たれ、シフトレジスタ５０が非動作となり、スイッチＳ１〜Ｓ１２はいずれもオンに保持され、１２ビットのディザがＤ／Ａ変換器３ｂに与えられる。
　　　【００１５】
　一方、入力アナログ情報信号のレベルが高くなり、加算器２の出力が所定値ＶＲ＝ＶＭ　を越えることによって比較器４９の出力が低レベルから高レベルに転換すると、スイッチ５２がオンになり、シフトレジスタ５０はクロック信号を入力データとして受け入れると共に、クロック信号をシフトパルスとして使用し、シフトレジスタ５０の出力端子が第１段から第１２段に向かって順次に高レベルにる。スイッチＳ１〜Ｓ１２はこれに応答して順次にオフになる。もし、入力アナログ情報信号のレベルがさほど高くなければ、１２のスイッチＳ１〜Ｓ１２の全部オフになる前に、加算器２の出力が所定値ＶＲ＝ＶＭよりも低くなり、比較器４９の出力が低レベルに戻る。・・・このため、加算器２の出力が最大許容入力Ｖをオーバーしないようにレベル制限されたアナログディザ信号が加算器２に自動的に供給されることになる。なお、１サンプリング期間の一部で加算器２の出力がＶＭよりも高くなっても、直ぐにＶＭよりも低くなるので、適正なＡ／Ｄ変換出力を得ることができる。」（第３頁左欄第１７行〜第４頁左欄第１７行）と記載されており、「ディザ発生器」は雑音発生回路であり、「情報アナログ信号」はアナログ信号であり、「基準電圧源」は通常基準電圧発生回路で与えられるから、引用文献１には、
「所定の信号レベル及び所定の周波数範囲を有する雑音を出力する雑音発生回路（３）と、
　入力されたアナログの入力信号と前記雑音とを加算して加算信号として出力する信号加算部（２）と、
　この信号加算部から出力された加算信号をＡ／Ｄ変換するＡ／Ｄ変換器（１１）と、
　このＡ／Ｄ変換器でＡ／Ｄ変換されたデジタルの加算信号に含まれる前記雑音成分を除去して前記アナログの入力信号に対応するデジタルの出力信号として出力する減算器（１３）と、
　前記Ａ／Ｄ変換器の基準レベルを発生する基準電圧発生回路（４８）と、
　この基準電圧発生回路で発生された基準レベルから前記加算信号の信号レベルの偏差を偏差信号として送出するアナログ情報信号レベル判定回路（１０）と、
　前記偏差信号の偏差が零になるように前記雑音発生回路から入力される雑音信号の信号レベルを制御するレベル制御回路（９）とを備え、
　前記Ａ／Ｄ変換器へ入力される加算信号の信号レベルが前記Ａ／Ｄ変換器のダイナミックレンジに基づいて定まる一定値となるようにしたＡ／Ｄ変換装置。」（以下、「引用発明」という。）が記載されており、また、従来例として、特開昭５７−２０２１２３号公報を例示した上、アナログディザを用いて、信号レベルを制御する旨（段落番号【０００２】〜【０００３】）も記載されている。
　同じく、当審における拒絶の理由で引用した本件出願前公知の特開昭６２−１５９９１８号公報（以下、「引用文献２」という。）には、ディザ発生に関し、１／２Ｆｓ発生器（２３）、ノイズジェネレータ（２２）、加算器（２４）、Ｄ／Ａ変換器及び加算器（３０）からなる装置が示されており、デジタル的手法を利用しているものの、結果として、当該装置が、アナログの交流付加信号と雑音を、入力されたアナログの入力信号に加算して加算信号として（Ａ／Ｄ変換器（３２）へ）出力していることは明らかである。
　また、同じく、当審における拒絶の理由で引用した本件出願前公知の特開平８−７９０７９号公報（以下、「引用文献３」という。）にも同様の装置が示されている。さらに、この引用文献３には、「Ａ／Ｄ変換器でＡ／Ｄ変換されたデジタルの加算信号に含まれる交流付加信号の周波数成分及び雑音の周波数成分を除去して前記アナログの入力信号に対応するデジタルの出力信号として出力するデジタルフィルタ」（第１図中の（８））も開示されている。
３．対比
　そこで、本願発明と引用発明を比較すると、本願発明中の「交流付加信号」と「雑音」も引用発明中の「雑音」も共に雑音に関した信号といえるものであり、本願発明中の「交流付加信号の周波数成分及び前記雑音の周波数成分」も引用発明中の「雑音成分」も共に雑音に関した成分といえるものであり、引用発明中の「減算器」は、Ａ／Ｄ変換器でＡ／Ｄ変換されたデジタルの加算信号に含まれる雑音成分を除去してアナログの入力信号に対応するデジタルの出力信号として出力する一種のフィルタといえ、本願発明中の「信号レベル検出器で検出された信号レベル」も引用発明中の「加算信号の信号レベル」も共に加算信号に対応した信号レベルといえ、本願発明中の「比較回路」はアナログ情報信号レベル判定回路といえ、本願発明中の「減衰器」は雑音に関した信号の信号レベルを制御するレベル制御回路といえるから、両者は
「所定の信号レベル及び所定の周波数範囲を有する雑音を出力する雑音発生回路と、
　入力されたアナログの入力信号と前記雑音とを加算して加算信号として出力する信号加算部（２）と、
　この信号加算部から出力された加算信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
　このＡ／Ｄ変換器でＡ／Ｄ変換されたデジタルの加算信号に含まれる雑音に関した成分を除去して前記アナログの入力信号に対応するデジタルの出力信号として出力するフィルタと、
　前記Ａ／Ｄ変換器の基準レベルを発生する基準電圧発生回路と、
　この基準電圧発生回路で発生された基準レベルから加算信号に対応した信号レベルの偏差を偏差信号として送出するアナログ情報信号レベル判定回路と、
　前記偏差信号の偏差が零になるように雑音に関した信号の信号レベルを制御するレベル制御回路とを備え、
　前記Ａ／Ｄ変換器へ入力される加算信号の信号レベルが前記Ａ／Ｄ変換器のダイナミックレンジに基づいて定まる一定値となるようにしたＡ／Ｄ変換装置。」の点で一致し、以下の（１）〜（５）の点で相違する。
　（１）雑音に関した信号として、本願発明では、「交流付加信号」及び「雑音」を用いており、そのため「アナログの交流付加信号を出力する付加信号発生回路（７）」をその構成としているが、引用発明には、「雑音」のみであり、「交流付加信号」に係る構成はない。また、これに関連して、フィルタで除去される雑音に関した成分として、本願発明では、「交流付加信号の周波数成分及び前記雑音の周波数成分」であり、引用発明では「雑音成分」のみである。
　（２）フィルタとして、本願発明では、「デジタルフィルタ」を用いているが、引用発明では、「減算器」を用いている。
　（３）加算信号に対応した信号レベルを取得するために、本願発明では、「信号加算部から出力された加算信号の信号レベルを検出する信号レベル検出器」の構成があり、また、加算信号に対応した信号レベルは「信号レベル検出器で検出された信号レベル」であるのに対し、引用発明では、そのような信号レベル検出器はなく、加算信号に対応した信号レベルとしては「加算信号の信号レベル」、すなわち、加算信号そのものを用いて偏差を求めている。また、これに関連して、本願発明における、「偏差信号」を減算によって求める点も引用発明にはない。
　（４）本願発明では、Ａ／Ｄ変換器へ入力される加算信号の信号レベルを、Ａ／Ｄ変換器のダイナミックレンジより若干小さい基準レベルになるようにしているのに対し、引用発明では、「より若干小さい基準レベルになるように」するようになっていない。
　（５）信号レベル制御回路でレベル制御される加算信号は、本願発明では、「交流付加信号の信号レベル」であるのに対し、引用発明では、「雑音」のみである。
４．当審の判断
　そこでこれら相違点（１）〜（５）について検討する。
・相違点（１）について
　　ディザ信号を、交流付加信号と雑音の加算という形で得ることは、引用文献２，３に示されているように、周知であり、また、ディザ信号をアナログ信号の形で発生させることも引用文献１に示されているから、引用発明中の「雑音発生回路」を、「交流付加信号」及び「雑音」に変更し、そのために「付加信号発生回路」を採用する程度のことは、単なる設計的変更にすぎない。そして、相違点（１）に記載したその余の相違点も、雑音に関した信号として、「交流付加信号」及び「雑音」を用いた場合に当然採用する技術的事項にすぎない。したがって、相違点（１）に格別の創意工夫を見出すことはできない。
・相違点（２）について
　　減算器に代えて、デジタルフィルタを用いる程度のことは、引用文献３にあるように単なる設計的変更である。
・相違点（４）について
　　ダイナミックレンジを有効に使うために、「より若干小さい基準レベルになるように」する程度のことは、単なる設計的事項にすぎない。
・相違点（５）について
　　引用発明中の「雑音発生回路」を、アナログの交流付加信号を出力する付加信号発生回路と、所定の周波数範囲を有する雑音を出力する雑音発生回路で構成する以上、レベル制御する対象として、交流付加信号のみとするか、雑音のみとするか、その両者とするかは、高々３者択一の選択にすぎず、効果も当然導きうる自明の域を出ないから、相違点（５）に格別の創意工夫を認めることはできない。
　しかし、相違点（３）に係る本願発明の構成、すなわち、信号レベル検出器及びアナログ的な信号レベル制御回路の具体的構成は、どの引用文献にも、記載も示唆もされておらず、単なる設計的事項ということもできない。
５．むすび
　以上のとおりであるから、本件出願の特許請求の範囲請求項１に係る発明はその出願前日本国内又は外国において頒布された上記各刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものということができないから、特許法第２９条第２項の規定により特許を受けることができないとすることはできない。また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。