【手続補正書】
【提出日】平成18年11月10日(2006.11.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも一つのホストコンピュータと、複数のディスクドライブと前記複数のディスクドライブの少なくとも一部に対応づけられる複数の論理記憶領域とを各々に有する複数の記憶装置と、に接続された仮想化装置であって、
前記複数の記憶装置に接続される複数の第１のポートと、
前記ホストコンピュータに接続される少なくとも１つの第２のポートと、
複数の制御回路と、
複数のメモリと、を有し、
前記複数の制御回路は、前記複数の第１のポート又は／及び前記第２のポートで送受信されるデータの転送を制御するものであり、
前記複数のメモリは、前記仮想化装置が有する仮想記憶領域と前記複数の記憶装置が有する論理記憶領域とが対応付けられており前記複数の制御回路におけるデータ転送制御に利用されるマッピング情報、を格納するものであり、
前記複数の制御回路のうちの第１の制御回路は、前記仮想記憶領域と前記複数の記憶装置に含まれる第１の記憶装置が有する第１の論理記憶領域とが対応付けられる第１の前記マッピング情報に基づいて、前記仮想記憶領域に宛てて前記ホストコンピュータから送信されるデータを、前記第１の論理記憶領域に宛てて送信するように制御するものであり、
前記仮想化装置は、
前記第１の論理記憶領域に格納されたデータを、前記複数の記憶装置に含まれる第２の記憶装置が有する第２の論理記憶領域へ移行するように制御し、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に前記仮想記憶領域に宛てて前記ホストコンピュータから送信されるデータを受信し、
前記第1のマッピング情報を、前記仮想記憶領域と前記第２の論理記憶領域とが対応付けられる第２の前記マッピング情報へ更新し、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行後に、前記仮想記憶領域に宛てて前記ホストコンピュータからデータを受信する場合には、前記第２のマッピング情報に基づいて、前記データ移行後に受信されるデータを、前記第２の論理記憶領域に宛てて送信するものであり、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に受信される前記データは、前記第２の論理記憶領域に格納される、ことを特徴とする仮想化装置。
【請求項２】
少なくとも１つのホストコンピュータと、複数のディスクドライブと前記複数のディスクドライブの少なくとも一部に対応付けられる複数の論理記憶領域とを各々に有する複数の記憶装置と、に接続された仮想化装置であって、
前記複数の記憶装置に接続される複数の第１のポートと、
前記ホストコンピュータに接続される少なくとも１つの第２のポートと、
複数の制御回路と、
複数のメモリと、を有し、
前記複数の制御回路は、前記複数の第１のポート又は／及び前記第２のポートで送受信されるデータの転送を制御するものであり、
前記複数のメモリは、前記仮想化装置が有する仮想記憶領域と前記複数の記憶装置が有する論理記憶領域とが対応付けられており前記複数の制御回路におけるデータ転送制御に利用されるマッピング情報、を格納するものであり、
前記複数の制御回路のうちの第１の制御回路は、前記仮想記憶領域を識別するために用いられる第1の記憶領域識別情報と、前記複数の記憶装置に含まれる第１の記憶装置が有する第１の論理記憶領域を識別するために用いられる第２の記憶領域識別情報と、の対応関係を示す第１の前記マッピング情報に基づいて、前記ホストコンピュータから受信するデータの宛先に関する前記第１の記憶領域識別情報を前記第２の記憶領域識別情報に変換した後に、前記変換によって前記第２の記憶領域識別情報に関連付けられたデータを前記第１の記憶装置に送信するように制御するものであり、
前記仮想化装置は、
前記第１の論理記憶領域に格納されたデータを、前記複数の記憶装置に含まれる第２の記憶装置が有する第２の論理記憶領域へ移行するように制御し、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に、前記第１の記憶領域識別情報に関連するデータを前記ホストコンピュータから受信し、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行に応じて、前記第１のマッピング情報を、前記第１の記憶領域識別情報と、前記第２の論理記憶領域を識別するために用いられる第３の記憶領域識別情報との対応関係を示す第２の前記マッピング情報に更新し、
前記第１のマッピング情報を前記第２のマッピング情報へ更新した後に、前記第１の記憶領域識別情報に関連するデータを前記ホストコンピュータから受信した場合は、前記第２のマッピング情報に基づいて、前記更新後に受信した前記データの宛先に関する前記第１の記憶領域識別情報を前記第３の記憶領域識別情報に変換した後に、前記変換によって前記第３の記憶領域識別情報に関連付けられたデータを前記第２の記憶装置に送信するものであり、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に受信される前記データは、前記第２の論理記憶領域に格納されるものである、ことを特徴とする仮想化装置。
【請求項３】
請求項１又は２に記載の仮想化装置であって、
前記複数のメモリの各々は、前記複数の制御回路のうちの少なくとも１つ以上の異なる制御回路におけるデータ転送制御に利用される前記マッピング情報を格納するものであり、
前記仮想化装置は、さらに、前記複数のメモリに格納される前記マッピング情報の更新又は／及び生成を制御する制御部と、を有し、
前記制御部が、前記第２のマッピング情報への更新を制御するものである、ことを特徴とする仮想化装置。
【請求項４】
請求項１又は２に記載の仮想化装置であって、
前記複数の制御回路の各々は、前記複数の第１のポート及び前記第２のポートのうちの少なくとも１つ以上の異なるポートで送受信されるデータの転送を制御するものであり、
前記複数のメモリの各々は、前記複数の制御回路のうちの少なくとも１つ以上の異なる制御回路におけるデータ転送制御に利用される前記マッピング情報を格納するものであり、
前記仮想化装置は、さらに、前記複数の制御回路に利用される前記マッピング情報の更新又は／及び生成を制御する制御部と、を有し、
前記制御部が、前記第２のマッピング情報への更新を制御するものである、ことを特徴とする仮想化装置。
【請求項５】
請求項１乃至４のいずれかに記載の仮想化装置であって、
前記仮想化装置は、前記ホストコンピュータから送信されるフレームに含まれるコマンドが所定のコマンドである場合には、前記コマンドを前記複数の記憶装置に転送することなく、前記コマンドに対する応答を前記フレームを送信したホストコンピュータに対して送信する、ことを特徴とする仮想化装置。
【請求項６】
請求項１乃至４のいずれかに記載の仮想化装置であって、
前記仮想化装置は、前記ホストコンピュータから送信されるフレームに含まれるコマンドの種類に応じて、前記コマンドを前記複数の記憶装置のうちの少なくとも１つの又は複数の記憶装置に転送する、又は前記コマンドに対する応答を前記フレームを送信したホストコンピュータに送信する、のいずれかを実行する、ことを特徴とする仮想化装置。
【請求項７】
請求項１乃至６のいずれかに記載の仮想化装置であって、
前記第２のマッピング情報への更新は、前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行が完了した場合に実行されるものである、ことを特徴とする仮想化装置。
【請求項８】
請求項１乃至７のいずれかに記載の仮想化装置であって、
前記第１の論理記憶領域の識別には、前記第１の記憶装置のポート識別情報及び前記第１の論理記憶領域を識別するロジカルユニットナンバー（LUN）が用いられる、ことを特徴とする仮想化装置。
【請求項９】
請求項１乃至８のいずれかに記載の仮想化装置であって、
前記仮想化装置が有する他の仮想記憶領域と前記複数の記憶装置に含まれる第３の記憶装置が有する第３の論理記憶領域とが対応付けられる第３の前記マッピング情報に基づいて、前記仮想記憶領域に宛てて前記ホストコンピュータから受信されるデータを前記第３の記憶装置に送信するように制御する第２の制御回路と、を有することを特徴とする仮想化装置。
【請求項１０】
請求項１乃至８のいずれかに記載の仮想化装置であって、
前記仮想化装置が有する他の仮想記憶領域と対応付けられる前記複数の記憶装置内の第３の論理記憶領域に格納されたデータを前記複数の記憶装置内の第４の論理記憶領域に移行するように制御する第３の制御回路と、を有し、
前記第３の論理記憶領域から前記第４の論理記憶領域へのデータの移行に応じて、前記他の仮想記憶領域と前記第４の論理記憶領域とが対応付けられる第４の前記マッピング情報が生成される、ことを特徴とする仮想化装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の仮想化装置であって、
前記仮想記憶領域の識別には、前記仮想記憶領域のロジカルユニットナンバー（LUN）及び前記仮想化装置の仮想ポート識別情報が用いられる、ことを特徴とする仮想化装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の仮想化装置であって、
前記仮想化装置は、スイッチ装置である、ことを特徴とする仮想化装置。
【請求項１３】
請求項１乃至１２のいずれかに記載の仮想化装置であって、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に受信される前記データは、前記第１の論理記憶領域にも格納されるものである、ことを特徴とする仮想化装置。
【請求項１４】
少なくとも１つのホストコンピュータに接続される少なくとも１つの第１のポートと、複数のディスクドライブと前記複数のディスクドライブの少なくとも一部に対応付けられる複数の論理記憶領域とを各々に有する複数の記憶装置に接続される複数の第２のポートと、前記第１のポート又は／及び前記複数の第２のポートで送受信されるデータの転送を制御する複数の制御回路と、仮想記憶領域と前記複数の記憶装置が有する論理記憶領域とが対応付けられており前記複数の制御回路におけるデータ転送制御に利用されるマッピング情報を格納する複数のメモリと、を有する仮想化装置におけるデータ移行制御方法であって、
前記複数の制御回路のうちの第１の制御回路の制御により、前記仮想記憶領域と前記複数の記憶装置に含まれる第１の記憶装置が有する第１の論理記憶領域とが対応付けられる第１の前記マッピング情報に基づいて、前記仮想記憶領域に宛てて前記ホストコンピュータから送信されるデータを、前記第１の論理記憶領域に宛てて送信するステップと、
前記第１の論理記憶領域に格納されているデータを、前記複数の記憶装置に含まれる第２の記憶装置が有する第２の論理記憶領域へ移行するステップと、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に、前記仮想記憶領域に宛てて前記ホストコンピュータから送信されるデータを受信するステップと、
前記第1のマッピング情報を、前記仮想記憶領域と前記第２の論理記憶領域とが対応付けられる第２の前記マッピング情報へ更新するステップと、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行後に、前記仮想記憶領域に宛てて前記ホストコンピュータからデータを受信する場合には、前記第２のマッピング情報に基づいて、前記データ移行後に受信されるデータを、前記第２の論理記憶領域に宛てて送信するステップと、を有し、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に受信される前記データは、前記第２の論理記憶領域に格納されるものである、ことを特徴とするデータ移行制御方法。
【請求項１５】
少なくとも１つのホストコンピュータに接続される少なくとも１つの第１のポートと、複数のディスクドライブと前記複数のディスクドライブの少なくとも一部に対応付けられる複数の論理記憶領域とを各々に有する複数の記憶装置に接続される複数の第２のポートと、前記第１のポート又は／及び前記複数の第２のポートで送受信されるデータの転送を制御する複数の制御回路と、仮想記憶領域と前記複数の記憶装置が有する論理記憶領域とが対応付けられており前記複数の制御回路におけるデータ転送制御に利用されるマッピング情報を格納する複数のメモリと、を有する仮想化装置におけるデータ移行制御方法であって
前記複数の制御回路のうちの第１の制御回路の制御により、前記仮想化装置が有する仮想記憶領域を識別するために用いられる第１の記憶領域識別情報と、前記複数の記憶装置に含まれる第１の記憶装置が有する第１の論理記憶領域を識別するために用いられる第２の記憶領域識別情報と、の対応関係を示す第１の前記マッピング情報に基づいて、前記ホストコンピュータから受信するデータの宛先に関する前記第１の記憶領域識別情報を前記第２の記憶領域識別情報に変換して、前記変換によって前記第２の記憶領域識別情報に関連付けられたデータを、前記第１の論理記憶領域に送信するステップと、
前記第１の論理記憶領域に格納されているデータを前記複数の記憶装置に含まれる第２の記憶装置が有する第２の論理記憶領域へ移行するステップと、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に、前記ホストコンピュータから送信される前記第１の記憶領域識別情報に関連付けられたデータを受信するステップと、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行に応じて、前記第1のマッピング情報を、前記第１の記憶領域識別情報と、前記第２の論理記憶領域を識別するために用いられる第３の記憶領域識別情報と、の対応関係を示す第２の前記マッピング情報へ更新するステップと、
前記第２のマッピング情報へ更新された後は、前記第２のマッピング情報に基づいて、前記ホストコンピュータから受信するデータの宛先に関する前記第１の記憶領域識別情報を前記第３の記憶領域識別情報に変換して、前記第３の記憶領域識別情報と関連付けられたデータを前記第２の論理記憶領域に送るステップと、を有し、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に受信される前記データは、前記第２の論理記憶領域に格納されるものである、ことを特徴とするデータ移行制御方法。
【請求項１６】
請求項１４又は１５に記載のデータ移行制御方法であって、
前記複数のメモリの各々は、前記複数の制御回路のうちの少なくとも１つ以上の異なる制御回路におけるデータ転送制御に利用される前記マッピング情報を格納するものであり、
前記第２のマッピング情報への更新は、前記複数のメモリに格納される前記マッピング情報の更新又は／及び生成を制御する制御部によって制御される、ことを特徴とするデータ移行制御方法。
【請求項１７】
請求項１４又は１５に記載のデータ移行制御方法であって、
前記複数の制御回路の各々は、前記第１のポート及び前記複数の第２のポートのうちの少なくとも１つ以上の異なるポートで送受信されるデータの転送を制御するものであり、
前記複数のメモリの各々は、前記複数の制御回路のうちの少なくとも１つ以上の異なる制御回路におけるデータ転送制御に利用される前記マッピング情報を格納するものであり、
前記第２のマッピング情報への更新は、前記複数のメモリに格納される前記マッピング情報の更新又は／及び生成を制御する制御部によって制御される、ことを特徴とするデータ移行制御方法。
【請求項１８】
請求項１４乃至１７のいずれかに記載のデータ移行制御方法であって、
前記ホストコンピュータから送信されるフレームに含まれるコマンドが所定のコマンドである場合には、前記コマンドを前記複数の記憶装置に転送することなく、前記コマンドに対する応答を前記フレームを送信したホストコンピュータに対して送信するステップ、を有することを特徴とするデータ移行制御方法。
【請求項１９】
請求項１４乃至１７のいずれかに記載のデータ移行制御方法であって、
前記ホストコンピュータから送信されるフレームに含まれるコマンドの種類に応じて、前記コマンドを前記複数の記憶装置のうちの少なくとも１つの又は複数の記憶装置に転送するステップ、又は前記コマンドに対する応答を前記フレームを送信したホストコンピュータに送信するステップ、のいずれかを実行する、ことを特徴とするデータ移行制御方法。
【請求項２０】
請求項１４乃至１９のいずれかに記載のデータ移行制御方法であって、
前記第２のマッピング情報への更新は、前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行が完了した場合に実行される、ことを特徴とするデータ移行制御方法。
【請求項２１】
請求項１４乃至２０のいずれかに記載のデータ移行制御方法であって、
前記仮想記憶領域を識別するために用いられる情報は、前記仮想化装置の仮想ポートを識別するために用いられる仮想ポート識別情報と関連付けられている、ことを特徴とするデータ移行制御方法。
【請求項２２】
請求項１４乃至２１のいずれかに記載のデータ移行制御方法であって、
前記仮想記憶領域の識別には、前記仮想化装置の仮想ポート識別情報が用いられる、ことを特徴とするデータ移行制御方法。
【請求項２３】
請求項１４乃至２２のいずれかに記載データ移行制御方法であって、
前記仮想記憶領域の識別には、前記仮想記憶領域のロジカルユニットナンバー（LUN）及び前記仮想化装置の仮想ポート識別情報が用いられる、ことを特徴とするデータ移行制御方法。
【請求項２４】
請求項１４乃至２３のいずれかに記載のデータ移行制御方法であって、
前記仮前記想化装置はスイッチ装置である、ことを特徴とするデータ移行制御方法。
【請求項２５】
請求項１４乃至２４のいずれかに記載のデータ移行制御方法であって、
前記ホストコンピュータから前記仮想記憶領域に宛てて送信される第１のリード要求を前記仮想化装置で受信するステップと、
前記第１の制御回路の制御により、前記第２のマッピング情報に基づいて、前記第１のリード要求を前記第２の記憶装置に送信するステップと、
前記複数の記憶装置に含まれる第３の記憶装置が有する第３の論理記憶領域と関連付けられた他の仮想記憶領域に宛てて前記ホストコンピュータまたは他のホストコンピュータから送信される第２のリード要求を、前記仮想化装置で受信するステップと、
前記複数の制御回路のうちの第２の制御回路の制御により、前記他の仮想記憶領域と前記第3の論理記憶領域の対応関係に基づき、前記第２のリード要求を前記第３の記憶装置に送信するステップと、を有することを特徴とするデータ移行制御方法。
【請求項２６】
請求項１４乃至２５のいずれかに記載のデータ移行制御方法であって、
前記第１の論理記憶領域から前記第２の論理記憶領域へのデータの移行中に受信される前記データは、前記第１の論理記憶領域にも格納される、ことを特徴とするデータ移行制御方法。