【手続補正書】
【提出日】平成18年1月27日(2006.1.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基板と、
前記基板上に配設され、放射線を電気信号に変換する複数の第１の半導体変換素子と、前記第１の半導体変換素子に接続された複数のスイッチ素子とを備えた変換部と、
前記変換部内に入射した放射線照射を検出するために前記基板上に配設され、放射線を電気信号に変換する第２の半導体変換素子と、
前記第１の半導体変換素子に設けられた第１の電極及び前記第２の半導体変換素子に設けられた第２の電極に接続されたバイアスラインと、
を有することを特徴とする放射線撮像装置。
【請求項２】  前記スイッチ素子は薄膜トランジスタであることを特徴とする請求項１に記載の放射線撮像装置。
【請求項３】  前記第２の半導体変換素子は放射線の照射量を検出することを特徴とする請求項１又は２に記載の放射線撮像装置。
【請求項４】  前記第１の半導体変換素子及び前記薄膜トランジスタは、前記基板上にマトリクス状に配設され、
前記第１の電極は、互いに並行に配設された複数本のバイアスラインのいずれか１本に接続されており、
前記第２の電極は、当該第２の半導体変換素子が隣接する第１の半導体変換素子の第１の電極が接続されたバイアスラインに接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の放射線撮像装置。
【請求項５】  前記第１の半導体変換素子及び前記第２の半導体変換素子を含む第１の画素と、前記第１の半導体変換素子を含み、前記第２の半導体変換素子を含まない第２の画素と、が存在し、
前記第１の画素と前記第２の画素とでは、面積が実質的に等しく、
前記第１の画素内の前記第１の半導体変換素子の受光面積は、前記第２の画素内の前記第１の半導体変換素子の受光面積よりも小さいことを特徴とする請求項１乃至４のいずれか１項に記載の放射線撮像装置。
【請求項６】  前記第２の半導体変換素子は、前記変換部内に複数設けられており、
前記バイアスラインが延びる方向に並ぶ前記第１及び第２の画素の配列を列、それに直交する方向に並ぶ前記第１及び第２の画素の配列を行と定義したとき、前記複数の第２の半導体変換素子の少なくとも一部は、同一の行又は列を構成する複数の第２の画素内に設けられていることを特徴とする請求項５に記載の放射線撮像装置。
【請求項７】  前記第２の半導体変換素子の構造は、前記第２の電極を一方のソース電極及びドレイン電極の一方とする電界効果トランジスタの構造となっていることを特徴とする請求項１乃至６のいずれか１項に記載の放射線撮像装置。
【請求項８】  前記ソース電極及びドレイン電極の他方及び制御電極からなる群から選択された少なくとも一方の電極は、複数個の第２の画素間で互いに接続されていることを特徴とする請求項７に記載の放射線撮像装置。
【請求項９】  前記第２の半導体変換素子の構造は、前記第２の電極を備えたＭＩＳ型の構造となっていることを特徴とする請求項１乃至６のいずれか１項に記載の放射線撮像装置。
【請求項１０】  前記第２の半導体変換素子は、前記第２の電極との間で絶縁膜及び半導体膜を挟む電極を有し、この電極は、複数個の第２の画素間で互いに接続されていることを特徴とする請求項９に記載の放射線撮像装置。
【請求項１１】  前記第２の電極は、前記バイアスラインに接する透明電極膜を有することを特徴とする請求項１乃至１０のいずれか１項に記載の放射線撮像装置。
【請求項１２】  前記第２の半導体変換素子は、前記第２の電極として前記バイアスラインに接するオーミックコンタクト層を有することを特徴とする請求項１乃至１０のいずれか１項に記載の放射線撮像装置。
【請求項１３】  前記第１の半導体変換素子の構造は、前記第１の電極を備えたＭＩＳ型の構造となっていることを特徴とする請求項１乃至１２のいずれか１項に記載の放射線撮像装置。
【請求項１４】  前記第１の電極は、前記バイアスラインに接する透明電極膜を有することを特徴とする請求項１乃至１３のいずれか１項に記載の放射線撮像装置。
【請求項１５】  前記第１の半導体変換素子は、前記第１の電極として前記バイアスラインに接するオーミックコンタクト層を有することを特徴とする請求項１乃至１３のいずれか１項に記載の放射線撮像装置。
【請求項１６】  放射線源と、
基板と、
前記基板上に配設され、放射線を電気信号に変換する複数の第１の半導体変換素子と、前記第１の半導体変換素子に接続された複数の薄膜トランジスタとを備えた変換部と、
前記変換部内に入射した放射線の照射量を検出するために前記基板上に配設され、放射線を電気信号に変換する第２の半導体変換素子と、
前記第１の半導体変換素子に設けられた第１の電極及び前記第２の半導体変換素子に設けられた第２の電極に接続されたバイアスラインと、
を有する放射線撮像装置を駆動する方法であって、
前記第２の半導体変換素子を用いて前記変換部内に入射した放射線の照射量を検出するために、前記第２の電極にバイアスを印加する工程と、
前記放射線源から放射線を前記変換部に向けて照射する工程と、
前記照射量がある値に到達した時に、前記放射線源からの放射線の照射を停止させる工程と、
前記第１の半導体変換素子に蓄積された電荷を読み出すために、前記薄膜トランジスタの制御電極に動作電圧を印加する工程と、
前記第１の半導体変換素子及び前記第２の半導体変換素子内の残存電荷を除去するために、前記第１の半導体変換素子及び前記第２の半導体変換素子の半導体層に順方向バイアスを印加するか、又は前記半導体層の空乏化バイアスによる電界を小さくする工程と、
を有することを特徴とする放射線撮像装置の駆動方法。
【請求項１７】  基板と、
前記基板上に配設され、放射線を電気信号に変換する複数の第１の半導体変換素子と、前記第１の半導体変換素子に接続された複数の薄膜トランジスタとを備えた変換部と、
前記変換部内に入射した放射線の照射量を検出するために前記基板上に配設され、放射線を電気信号に変換する第２の半導体変換素子と、
前記第１の半導体変換素子に設けられた第１の電極及び前記第２の半導体変換素子に設けられた第２の電極に接続されたバイアスラインと、
を有する放射線撮像装置の製造方法であって、
前記基板上に、同一の層から前記第１の半導体変換素子のセンサ電極、前記薄膜トランジスタの制御電極及び前記第２の半導体変換素子の電極を形成する工程と、
前記基板の上方に、前記バイアスライン、並びに前記薄膜トランジスタのソース電極及びドレイン電極用の導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記バイアスラインを形成する工程と、
前記導電膜を更にパターニングすることにより、前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程と、
同一の層から前記第１の半導体変換素子に設けられた第１の電極及び前記第２の半導体変換素子に設けられた第２の電極を形成する工程と、
を有することを特徴とする放射線撮像装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
第２の発明に係る放射線撮像装置の駆動方法は、放射線源と、基板と、前記基板上に配設され、放射線を電気信号に変換する複数の第１の半導体変換素子と、前記第１の半導体変換素子に接続された複数の薄膜トランジスタとを備えた変換部と、前記変換部内に入射した放射線の照射量を検出するために前記基板上に配設され、放射線を電気信号に変換する第２の半導体変換素子と、前記第１の半導体変換素子に設けられた第１の電極及び前記第２の半導体変換素子に設けられた第２の電極に接続されたバイアスラインと、を有する放射線撮像装置を駆動する方法であって、前記第２の半導体変換素子を用いて前記変換部内に入射した放射線の照射量を検出するために、前記第２の電極にバイアスを印加する工程と、前記放射線源から放射線を前記変換部に向けて照射する工程と、前記照射量がある値に到達した時に、前記放射線源からの放射線の照射を停止させる工程と、前記第１の半導体変換素子に蓄積された電荷を読み出すために、前記薄膜トランジスタの制御電極に動作電圧を印加する工程と、前記第１の半導体変換素子及び前記第２の半導体変換素子内の残存電荷を除去するために、前記第１の半導体変換素子及び前記第２の半導体変換素子の半導体層に順方向バイアスを印加するか、又は前記半導体層の空乏化バイアスによる電界を小さくする工程と、を有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
第３の発明に係る放射線撮像装置の製造方法は、基板と、前記基板上に配設され、放射線を電気信号に変換する複数の第１の半導体変換素子と、前記第１の半導体変換素子に接続された複数の薄膜トランジスタとを備えた変換部と、前記変換部内に入射した放射線の照射量を検出するために前記基板上に配設され、放射線を電気信号に変換する第２の半導体変換素子と、前記第１の半導体変換素子に設けられた第１の電極及び前記第２の半導体変換素子に設けられた第２の電極に接続されたバイアスラインと、を有する放射線撮像装置の製造方法であって、前記基板上に、同一の層から前記第１の半導体変換素子のセンサ電極、前記薄膜トランジスタの制御電極及び前記第２の半導体変換素子の電極を形成する工程と、前記基板の上方に、前記バイアスライン、並びに前記薄膜トランジスタのソース電極及びドレイン電極用の導電膜を形成する工程と、前記導電膜をパターニングすることにより、前記バイアスラインを形成する工程と、前記導電膜を更にパターニングすることにより、前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程と、同一の層から前記第１の半導体変換素子に設けられた第１の電極及び前記第２の半導体変換素子に設けられた第２の電極を形成する工程と、を有することを特徴とする。