【手続補正書】
【提出日】平成18年10月13日(2006.10.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  位相シフト量CLK_DLYの最大値はDLY_MAXとし、DLY_MAX+1シフトしたとき丁度一周期分シフトするものとし、
トリガパルスとなる垂直同期信号の割り込みをウェイトし、割り込みが発生すると次のステップに移行する第1のステップと、
位相シフト量CLK_DLYを０に設定し、ＣＰＵにより位相制御部に位相制御データ(CLK_DLY = 0)を出力する第２のステップと、
トリガパルスとなる垂直同期信号の割り込みをウェイトし、割り込みが発生すると第４のステップに移行し、映像検出部ではCLK_DLYでの１画面分の映像から自動調整に使用するデータを算出し、割り込みが発生すると映像検出データメモリ部に映像検出データ(VIDEO_DATA(CLK_DLY))を転送する第３のステップと、
位相シフト量CLK_DLYが最大値DLY_MAXまで達しているかを確認し、位相シフト量が最大値に達したときには第７のステップに移行し、位相シフト量が最大値に達していないときには第５のステップに移行する第４のステップと、
位相シフト量CLK_DLYを１増加した値を設定し、前記ＣＰＵから前記位相制御部に位相制御データ(CLK_DLY = CLK_DLY+1)を出力する第５のステップと、
前記ＣＰＵにより前記映像検出データメモリ部から映像検出データ(VIDEO_DATA(CLK_DLY-1))を読み込み、読み込んだ映像検出データは各位相設定値での最適位相判別データとして前記ＣＰＵのＲＡＭに保持し、本ステップの処理が終了すると再び前記第３のステップに戻る第６のステップと、
前記第３のステップから第６のステップまでの処理は、第４のステップの条件が満たされるまで繰り返され、
前記ＣＰＵにより前記映像検出データメモリ部からCLK_DLY = DLY_MAXのときの映像検出データ(VIDEO_DATA(DLY_MAX))を読み込み、前記ＣＰＵによりCLK_DLY = 0〜DLY_MAXの各位相設定値での最適位相判別データを取得する第７のステップと、
前記ＣＰＵにより取得した各位相設定値での最適位相判別データを解析し、位相最適値を演算する第８のステップと、
前記ＣＰＵにより、求めた位相最適値を位相制御データとして前記位相制御部に出力し、前記位相制御部では位相制御データに従ってクロックパルスの位相遅延量を制御し、サンプリングパルスとしてＡ／Ｄ変換部に出力し、最適位相でアナログ映像入力信号をサンプリングし、デジタル映像信号に変換してデジタル映像信号処理部に出力し、該デジタル映像信号処理部では前記デジタル映像信号の色補正やスケーリング処理を行い表示部で表示するためのデジタル映像信号に変換し、前記表示部にて映像として表示する第９のステップとを有する、自動調整方法。
【請求項２】  位相シフト量CLK_DLYの最大値はDLY_MAXとし、DLY_MAX+1シフトしたとき丁度一周期分シフトするものとし、
位相シフト量CLK_DLYを０に設定し、ＣＰＵにより位相制御データメモリ部に位相制御データ(CLK_DLY = 0)を出力する第1のステップと、
トリガパルスとなる垂直同期信号の割り込みをウェイトし、割り込みが発生すると、前記位相制御データメモリ部から位相制御部に位相制御データ(CLK_DLY = 0)を転送する第２のステップと、
位相シフト量CLK_DLYを１に設定し、前記ＣＰＵにより前記位相制御データメモリ部に位相制御データ(CLK_DLY = 1)を出力する第3のステップと、
トリガパルスとなる垂直同期信号の割り込みをウェイトし、割り込みが発生すると、前記位相制御データメモリ部から前記位相制御部に位相制御データ(CLK_DLY)を転送し、映像検出部ではCLK_DLY-1での１画面分の映像から自動調整に使用するデータを算出し、割り込みが発生すると映像検出データメモリ部にCLK_DLY-1のときの映像検出データ(VIDEO_DATA(CLK_DLY-1))を転送する第4のステップと、
位相シフト量CLK_DLYが最大値DLY_MAXまで達しているかを確認し、位相シフト量が最大値に達したときには第８のステップに移行し、位相シフト量が最大値に達していないときには第６のステップに移行する第５のステップと、
位相シフト量CLK_DLYを１増加した値を設定し、ＣＰＵにより前記位相制御データメモリ部に位相制御データ(CLK_DLY = CLK_DLY+1)を出力する第６のステップと、
前記映像検出データメモリ部から映像検出データ(VIDEO_DATA(CLK_DLY-2))を読み込み、読み込んだ映像検出データは各位相設定値での最適位相判別データとして前記ＣＰＵのＲＡＭに保持し、本ステップの処理が終了すると再び前記第４のステップに戻る第７のステップと、
前記第４のステップから第７のステップまでの処理は、第５のステップの条件が満たされるまで繰り返され、
前記ＣＰＵにより前記映像検出データメモリ部からCLK_DLY = DLY_MAX-1のときの映像検出データ(VIDEO_DATA(DLY_MAX-1))を読み込む第8のステップと、
トリガパルスとなる垂直同期信号の割り込みをウェイトし、前記映像検出部ではCLK_DLY = DLY_MAXでの１画面分の映像から自動調整に使用するデータを算出し、割り込みが発生すると前記映像検出データメモリ部にCLK_DLY = DLY_MAXのときの映像検出データ(VIDEO_DATA(DLY_MAX))を転送する第９のステップと、
前記ＣＰＵにより前記映像検出データメモリ部からCLK_DLY = DLY_MAXのときの映像検出データ(VIDEO_DATA(DLY_MAX))を読み込み、前記ＣＰＵによりCLK_DLY = 0〜DLY_MAXの各位相設定値での最適位相判別データを取得する第１０のステップと、
前記ＣＰＵにより、取得した各位相設定値での最適位相判別データを解析し、位相最適値を演算する第１１のステップと、
前記ＣＰＵにより前記位相制御データメモリ部を介して、求めた位相最適値を位相制御データとして前記位相制御部に出力し、前記位相制御部では位相制御データに従ってクロックパルスの位相遅延量を制御し、サンプリングパルスとしてＡ／Ｄ変換部に出力し、最適位相でアナログ映像入力信号をサンプリングし、デジタル映像信号に変換してデジタル映像信号処理部に出力し、該デジタル映像信号処理部では前記デジタル映像信号の色補正やスケーリング処理を行い表示部で表示するためのデジタル映像信号に変換し、前記表示部にて映像として表示する第１２のステップとを有する、自動調整方法。
【請求項３】  アナログ映像信号をデジタル映像信号に変換する映像信号変換回路であって、
クロックパルスを発生させるクロックパルス生成部と、
前記クロックパルスの位相を制御してサンプリングパルスを生成する位相制御部と、
前記アナログ映像信号を前記サンプリングパルスでサンプリングすることにより前記デジタル映像信号に変換するアナログ／デジタル（Ａ／Ｄ）変換部と、
前記クロックパルスの前記位相を制御するための位相制御データを出力する中央演算処理装置（ＣＰＵ）と、を有し、
前記位相制御データは前記アナログ映像信号の垂直同期信号をトリガとして前記位相制御部に送信されることを特徴とする、映像信号変換回路。
【請求項４】  請求項３に記載の映像信号変換回路であって、さらに、
前記デジタル映像信号から算出した所定の映像検出データを出力する映像検出部を有し、
前記映像検出部は前記垂直同期信号をトリガとして前記映像検出データを出力することを特徴とする、映像信号変換回路。
【請求項５】  請求項４に記載の映像信号変換回路であって、さらに、
前記映像検出データを保持して前記ＣＰＵに出力する映像検出データメモリ部を有することを特徴とする、映像信号変換回路。
【請求項６】  請求項３乃至請求項５のいずれか１項に記載の映像信号変換回路であって、さらに、
前記ＣＰＵから出力された前記位相制御データを保持する位相制御データメモリ部を有することを特徴とする、映像信号変換回路。
【請求項７】  請求項３乃至請求項６のいずれか１項に記載の映像信号変換回路であって、
前記垂直同期信号の代わりに前記ＣＰＵが生成する割込信号を使用する、映像信号変換回路。
【請求項８】  請求項３乃至請求項７のいずれか１項に記載の映像信号変換回路を有する表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
ＣＰＵは位相制御データメモリ部に位相制御データ(CLK_DLY = 0)を出力する。次にトリガパルスとなる垂直同期信号の割り込みをウェイトし、割り込みが発生すると、位相制御データメモリ部から位相制御部に位相制御データ(CLK_DLY = 0)が転送される。ＣＰＵは位相制御データメモリ部に位相制御データ(CLK_DLY = 1)を出力する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
ＣＰＵは取得した各位相設定値での最適位相判別データを解析し、位相最適値を演算し、求めた位相最適値を位相制御データとして位相制御部に出力し、最適位相でサンプリングした映像が表示部にて表示される。
本発明の映像信号変換回路は、
アナログ映像信号をデジタル映像信号に変換する映像信号変換回路であって、クロックパルスを発生させるクロックパルス生成部と、クロックパルスの位相を制御してサンプリングパルスを生成する位相制御部と、アナログ映像信号を前記サンプリングパルスでサンプリングすることによりデジタル映像信号に変換するアナログ／デジタル（Ａ／Ｄ）変換部と、クロックパルスの位相を制御するための位相制御データを出力する中央演算処理装置（ＣＰＵ）と、を有し、位相制御データはアナログ映像信号の垂直同期信号をトリガとして位相制御部に送信される。
また、デジタル映像信号から算出した所定の映像検出データを出力する映像検出部を有し、映像検出部は垂直同期信号をトリガとして映像検出データを出力してもよい。
また、映像検出データを保持してＣＰＵに出力する映像検出データメモリ部を有してもよい。
また、ＣＰＵから出力された位相制御データを保持する位相制御データメモリ部を有してもよい。
また、垂直同期信号の代わりにＣＰＵが生成する割込信号を使用してもよい。
本発明の表示装置は、
上述の映像信号変換回路を有する。