【手続補正書】
【提出日】平成18年7月12日(2006.7.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  絶縁層と、
前記絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上面において前記絶縁層と離隔し、かつ互いに離隔して設けられた前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、
前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と
を備え、
外部から電圧を印加しない状態において、前記第１の不純物層と前記半導体層とが作る空乏層が前記絶縁層にまで広がっている半導体装置。
【請求項２】  前記第１の不純物層は前記半導体層に前記第２導電型の不純物を導入して形成され、
前記絶縁層と前記第１の不純物層との間の前記半導体層の厚さをｔ、前記半導体層の不純物濃度をＮｂ、前記第１の不純物層の不純物濃度をＮｅ、電子素量をｑ、ボルツマン定数をｋ、絶対温度をＴ、前記半導体層及び前記第１の不純物層の真性キャリア濃度及び誘電率をそれぞれｎｉ，εｓとし、√（（２εｓ／ｑ）・（（Ｎｅ＋Ｎｂ）／Ｎｅ・Ｎｂ）・（ｋＴ／ｑ）ｌｎ（Ｎｅ・Ｎｂ／ｎｉ2））≧ｔが満足される、請求項１記載の半導体装置。
【請求項３】  前記第１の不純物層と前記絶縁層との間の前記半導体層において存在するライフタイムキラー
を更に備える、請求項１又は２記載の半導体装置。
【請求項４】  絶縁層と、
前記絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上面において前記絶縁層と離隔し、かつ互いに離隔して設けられた前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、
前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、
前記第１の不純物層と前記絶縁層との間の前記半導体層において存在し、前記第１及び第２の不純物層が挟む前記半導体層において存在しないライフタイムキラーと
を備える半導体装置。
【請求項５】  前記第１不純物層の表面に形成された金属化合物層
を更に備える、請求項３又は４記載の半導体装置。
【請求項６】  前記金属化合物層の表面から前記絶縁層までの距離が、前記絶縁膜と前記絶縁層との間に存在する前記半導体層の厚さよりも小さい、請求項５記載の半導体装置。
【請求項７】  前記第１の不純物層がシリコンであり、前記金属化合物層はコバルトとシリコンとの化合物であって、前記第１の不純物層の厚さが１５ｎｍ以上４０ｎｍ以下であることを特徴とする、請求項５又は６記載の半導体装置。
【請求項８】  前記第１の不純物層がシリコンであり、前記金属化合物層はチタンとシリコンとの化合物であって、前記第１の不純物層の厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴とする、請求項５又は６記載の半導体装置。
【請求項９】  前記第１の不純物層の上面内において前記半導体層とは離れて設けられ、前記半導体層と共に挟む前記第１の不純物層のバンド構造を歪ませる第３の不純物層
を更に備える、請求項１又は２記載の半導体装置。
【請求項１０】  絶縁層と、
前記絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上面において前記絶縁層と離隔し、かつ互いに離隔して設けられた前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、
前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、
前記第１の不純物層の上面内において前記半導体層とは離れて設けられ、前記半導体層と共に挟む前記第１の不純物層のバンド構造を歪ませる第３の不純物層と
を備える半導体装置。
【請求項１１】  絶縁層と、
前記絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上面において互いに離隔して設けられた前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、
前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、
前記第２の不純物層と反対側で前記第１の不純物層に隣接しつつ前記半導体層を貫通し、窒素を含む絶縁膜と
を備える半導体装置。
【請求項１２】 前記第２の不純物層と反対側で前記第１の不純物層に隣接しつつ前記半導体層を貫通し、窒素を含む絶縁膜
を更に備える、請求項１記載の半導体装置。
【請求項１３】 前記第１の不純物層がシリコンであり、前記第３の不純物層はシリコンとゲルマニウムからなる、請求項９記載の半導体装置。
【請求項１４】 絶縁層と、
前記絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上部領域において互いに離隔して設けられ、前記絶縁層と離隔する前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、
前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、
前記第１の不純物層の上面に設けられ、前記第１不純物層の前記上面に沿って対向しつつ接触する第１の二次元表面と、前記第１の二次元表面と対向する第２の二次元表面とを有する金属化合物層と
を備え、
前記第２の二次元表面は前記金属化合物層の最上面であり、また前記電極の上面よりも下方にあり、
前記第１の二次元表面から前記絶縁層までの距離は前記絶縁膜と前記絶縁層との間に存在する前記半導体層の厚さよりも小さい半導体装置。
【請求項１５】 前記第１の不純物層と対応する前記半導体装置の一部での前記半導体層と前記金属化合物層との総厚は、前記絶縁膜と前記絶縁層に存在する前記半導体層の厚さよりも小さい、請求項１４記載の半導体装置。
【請求項１６】  前記第１の不純物層がシリコンであり、前記金属化合物層はコバルトとシリコンとの化合物であって、前記第１の不純物層の厚さが１５ｎｍ以上４０ｎｍ以下であることを特徴とする、請求項１５記載の半導体装置。
【請求項１７】 前記第１の不純物層がシリコンであり、前記金属化合物層はチタンとシリコンとの化合物であって、前記第１の不純物層の厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴とする、請求項１５記載の半導体装置。
【請求項１８】 絶縁層と、
前記絶縁層上に設けられた第１導電型の半導体層と、
前記半導体層の上面において互いに離隔して設けられ、前記絶縁層と離隔する前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、
前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、
前記第１の不純物層の上面内において前記半導体層とは離れて設けられ、前記半導体層と共に挟む前記第１の不純物層のバンド構造を歪ませる第３の不純物層と
を備える半導体装置。
【請求項１９】 前記第１の不純物層がシリコンであり、前記第３の不純物層はシリコンとゲルマニウムからなる、請求項１８記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
この発明のうち請求項１１にかかるものは、絶縁層と、前記絶縁層上に設けられた第１導電型の半導体層と、前記半導体層の上面において互いに離隔して設けられた前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、前記第２の不純物層と反対側で前記第１の不純物層に隣接しつつ前記半導体層を貫通し、窒素を含む絶縁膜とを備える半導体装置である。
この発明のうち請求項１２にかかるものは、請求項１記載の半導体装置であって、前記第２の不純物層と反対側で前記第１の不純物層に隣接しつつ前記半導体層を貫通し、窒素を含む絶縁膜を更に備える。
この発明のうち請求項１３にかかるものは、請求項９記載の半導体装置であって、前記第１の不純物層がシリコンであり、前記第３の不純物層はシリコンとゲルマニウムからなる。
この発明のうち請求項１４にかかるものは、絶縁層と、前記絶縁層上に設けられた第１導電型の半導体層と、前記半導体層の上部領域において互いに離隔して設けられ、前記絶縁層と離隔する前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、
前記第１の不純物層の上面に設けられ、前記第１不純物層の前記上面に沿って対向しつつ接触する第１の二次元表面と、前記第１の二次元表面と対向する第２の二次元表面とを有する金属化合物層とを備え、前記第２の二次元表面は前記金属化合物層の最上面であり、また前記電極の上面よりも下方にあり、前記第１の二次元表面から前記絶縁層までの距離は前記絶縁膜と前記絶縁層との間に存在する前記半導体層の厚さよりも小さい半導体装置である。
この発明のうち請求項１５にかかるものは、請求項１４記載の半導体装置であって、前記第１の不純物層と対応する前記半導体装置の一部での前記半導体層と前記金属化合物層との総厚は、前記絶縁膜と前記絶縁層に存在する前記半導体層の厚さよりも小さい。
この発明のうち請求項１６にかかるものは、請求項１５記載の半導体装置であって、前記第１の不純物層がシリコンであり、前記金属化合物層はコバルトとシリコンとの化合物であって、前記第１の不純物層の厚さが１５ｎｍ以上４０ｎｍ以下であることを特徴とする。
この発明のうち請求項１７にかかるものは、請求項１５記載の半導体装置であって、前記第１の不純物層がシリコンであり、前記金属化合物層はチタンとシリコンとの化合物であって、前記第１の不純物層の厚さが５０ｎｍ以上１００ｎｍ以下であることを特徴とする。
この発明のうち請求項１８にかかるものは、絶縁層と、前記絶縁層上に設けられた第１導電型の半導体層と、前記半導体層の上面において互いに離隔して設けられ、前記絶縁層と離隔する前記第１導電型と反対の第２導電型の第１及び第２の不純物層と、前記第１及び第２の不純物層が挟む前記半導体層の前記上面に絶縁膜を介して対峙する電極と、前記第１の不純物層の上面内において前記半導体層とは離れて設けられ、前記半導体層と共に挟む前記第１の不純物層のバンド構造を歪ませる第３の不純物層とを備える半導体装置である。
この発明のうち請求項１９にかかるものは、請求項１８記載の半導体装置であって、前記第１の不純物層がシリコンであり、前記第３の不純物層はシリコンとゲルマニウムからなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
この発明のうち請求項６にかかる半導体装置、または請求項１４にかかる半導体装置、または請求項１５にかかる半導体装置によれば、第１の不純物層の厚さを薄くしつつも、空乏層を絶縁層に到達させることが容易となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
この発明のうち請求項７にかかる半導体装置、又は請求項８にかかる半導体装置によれば、請求項６記載の半導体装置の効果をより顕著に得ることができる。この発明のうち請求項１６にかかる半導体装置、又は請求項１７にかかる半導体装置によれば、請求項１５記載の半導体装置の効果をより顕著に得ることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
この発明のうち請求項９にかかる半導体装置、または請求項１０にかかる半導体装置、
または請求項１３にかかる半導体装置、または請求項１８にかかる半導体装置、または請求項１９にかかる半導体装置によれば、第１の不純物層と絶縁層とが接触した構造と比較して、広範囲にバンドの歪みが存在するので、ソース近傍でのキャリア（ＮＭＯＳの場合は正孔）の蓄積を抑制することができ、寄生バイポーラ効果を抑制することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
この発明のうち請求項１１にかかる半導体装置又は請求項１２にかかる半導体装置によれば、絶縁膜と半導体層、第１の不純物層との界面及びその近傍にライフタイムキラーとなる結晶欠陥、結晶歪み、欠陥又は再結合中心を発生させる。よって寄生バイポーラ効果を抑制することができる。