【事件の表示】
　平成　８年特許願第　５５２５０号「情報処理システム」拒絶査定に対する審判事件［平成　９年　９月１９日出願公開、特開平　９−２４４９０９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯ならびに本願発明の認定
本件審判請求に係る特許出願は、平成８年３月１３日になされたものであって、平成１０年８月３１日付け手続補正書により補正された明細書および図面の記載から見て、その請求項２に係る発明（以下、本願発明という）は、明細書の特許請求の範囲の請求項２に記載されるとおりの以下のものである。　
　
「１つがマスタとなり残りの全てがスレーブとなって互いに同期しつつ動作する冗長構成の複数のプロセッサモジュールと、　
　これ等プロセッサモジュールを相互接続するシステムバスとを含み、マスタプロセッサモジュールからのコマンドを含むデータを前記システムバスを介して周辺機器に対し転送するようにした情報処理システムであって、　
　前記プロセッサモジュールの各々に対応して設けられ、前記マスタプロセッサから前記周辺機器に対する前記システムバスへのデータ送出に応答して対応プロセッサモジュールのそのときのデータと前記システムバスからのデータとを比較する複数の比較手段と、　
　これ等各比較手段に対応して設けられ、対応比較手段の比較出力と両隣接比較手段の比較出力とを参照して対応プロセッサモジュールの障害を判定する複数の障害判定手段と、　
　これ等障害判定手段の判定結果に応じてマスタ権の移行制御を行ない常に障害のないプロセッサモジュールをマスタとして動作せしめるよう制御する制御手段と、　
　を含むことを特徴とする情報処理システム。」　
　
２．引用例記載の発明の認定　
一方、原査定の拒絶の理由に引用された特開平６−１４９６０５公報（以下、引用例という）には以下の事項が記載されている。　
　
（１）引用例記載の発明の前提となる情報処理システムについて　
　
（ア）「ＣＰＵモジュール７１は処理回路７７、スイッチ７８及び７９、ＣＰＵ（マイクロプロセッサ）８０、検出回路８１、バッファ８２及び比較回路８３を備えている。」（引用例第３ページ右段第２９行から同第３２行）
　
（イ）「ＣＰＵモジュール７１乃至７４はクロック発生器７６からクロックによって同期状態で動作し、外部入出力線７５に対する出力権はＣＰＵモジュール７１乃至７４のうち一つに与えられる（以下出力権を有するＣＰＵモジュールをマスタＣＰＵモジュールと呼び、それ以外のＣＰＵモジュールをチェッカＣＰＵモジュールと呼ぶ）。図１においてはＣＰＵモジュール７１がマスタＣＰＵモジュールであり、ＣＰＵモジュール７２乃至７４はチェッカＣＰＵモジュールである。」（引用例第３ページ右段第４３行から第４ページ左段第１行）　
　
（２）ＣＰＵからの出力データと外部入出力線からのデータを比較することについて　
　
（ウ）「各ＣＰＵモジュールにはマイクロプロセッサが備えられるとともに各ＣＰＵモジュールは外部出力線に接続されており、各ＣＰＵモジュールには自ＣＰＵモジュール内の前記マイクロプロセッサからの出力内容と前記外部出力線上の出力とを比較して一致するか否かの比較結果を出力する比較回路・・・とが備えられている」（引用例第３ページ左段第３６行から同右段第１行）　
　
（エ）「比較回路８３が入力線８５を介して外部入出力線７５に接続されている。この比較回路８３は入出力線８６によってＣＰＵ８０に接続されており、比較回路８３はＣＰＵ８０からの出力と外部入出力線７５上の内容（データ）とを比較する。」（引用例第３ページ右段第３８行から同第４２行）
　
（３）あるＣＰＵモジュールの比較出力と隣接ＣＰＵモジュールの比較出力を元にＣＰＵモジュールの障害を判定することについて　
　
（オ）「各ＣＰＵモジュールにおいて検出回路８１には一致／不一致信号線８９を介して比較回路８３が接続されるとともに両隣に位置するＣＰＵモジュールから一致／不一致信号線８７によって一致／不一致信号が与えられる。そして、検出回路８１では２つの一致／不一致信号及び比較回路８３からの一致／不一致信号に基づいて自ＣＰＵモジュールが正常か否かを判断する。」（引用例第４ページ左段第７行から同第１４行）　
　
（カ）「ＣＰＵ８６からの出力と外部入出力線７５上の出力（データ）とを比較して比較結果を一致／不一致信号として出力としている。」（引用例第４ページ左段第２９行から同第３２行）　
　
（４）ＣＰＵモジュールの障害を判定してマスタＣＰＵを移行することについて　
　
（キ）「検出回路８１で異常と判断されると、つまり、検出回路８１から異常信号が処理回路７７に与えられると、処理回路７７では自ＣＰＵモジュールをネットワークから論理的に切り離して必要に応じてマスタＣＰＵの継承制御を行う。」（引用例第４ページ左段第１５行から同第１９行）　
　
（ク）「マスタＣＰＵモジュールに異常が発生した場合には、処理回路７７から禁止信号線９１を介してバッファ８２に出力禁止信号が与えられ、これによって、バッファ８２は出力禁止状態となる（つまり、マスタＣＰＵモジュールとしての機能が取り除かれることになる）。その後、処理回路７７からマスタ移行出力線９２を介してマスタ移行出力信号が隣接ＣＰＵモジュールに与えられる。隣接ＣＰＵモジュールにおいてはマスタ移行入力線９３を介してマスタ移行出力信号をマスタ移行入力信号として受けると、隣接ＣＰＵモジュールの処理回路７７では出力禁止信号を解除してバッファ８２から外部入出力線７５への出力を許可してマスタＣＰＵモジュールとなる。このようにして、マスタＣＰＵモジュールに異常が発生した際には、このマスタＣＰＵモジュールをシステムから隔離するとともに隣接ＣＰＵモジュールをマスタＣＰＵモジュールとしてシステムの出力を正常状態とする。」（引用例第４ページ右段第２行から同第１８行）　
　
そして、上記（１）に関して、（ア）、（イ）の記載から見て、引用例に記載された発明は、　
　
・１つがマスタとなり残りの全てがチェッカとなって互いに同期しつつ動作する冗長構成の複数のＣＰＵモジュールと、これ等ＣＰＵモジュールを相互接続する外部入出力線とを含み、ＣＰＵモジュールからのデータを外部入出力線を介して転送するようにした情報処理システムを前提としている、　
　
ものと認める。　
　
上記（２）に関して、（ウ）、（エ）の記載からみて、　
引用例に記載された発明では、ＣＰＵ（マイクロプロセッサ）と別個に、ＣＰＵ（マイクロプロセッサ）の各々に対して設けられ、対応ＣＰＵ（マイクロプロセッサ）の出力データと外部入出力線のデータとを比較する複数の比較手段が備えられており、　
また、対応ＣＰＵの出力データとは対応ＣＰＵモジュールから出力されるデータとして差し支えないことから、結局のところ、引用例に記載された発明では、　
　
・ＣＰＵモジュールの各々に対して設けられ、対応ＣＰＵモジュールの出力データと外部入出力線のデータとを比較する複数の比較手段が備えられている、　
ものと認める。　
　
上記（３）に関して、（オ）、（カ）の記載からみて、引用例に記載された発明では、　
　
・比較手段に対応して設けられ、対応比較手段の比較出力と両隣接する比較手段の比較出力とを参照して対応ＣＰＵモジュールの障害を判定してその結果を出力する検出手段が備えられている、　
　
ものと認める。　
　
上記（４）に関して、（キ）、（ク）の記載からみて、引用例に記載された発明では、　
・検出手段が対応ＣＰＵモジュールの障害を判定してその結果を出力すると、その結果を元にしてマスタＣＰＵモジュールの異常があった場合には隣接ＣＰＵモジュールをマスタとして動作せしめるよう制御するものであり、この制御にかかわる手段を備えている、　
　
ものと認める。
　
以上の事項からみて、引用例には
　
　１つがマスタとなり残りの全てがチェッカとなって互いに同期しつつ動作する冗長構成の複数のＣＰＵモジュールと、　
　これ等ＣＰＵモジュールを相互接続する外部入出力線とを含み、マスタＣＰＵモジュールからのデータを前記外部入出力線を介して転送するようにした情報処理システムであって、　
　前記ＣＰＵモジュールの各々に対応して設けられ、対応ＣＰＵモジュールのそのときのデータと前記外部入出力線からのデータとを比較する複数の比較手段と、　
　これ等各比較手段に対応して設けられ、対応比較手段の比較出力と両隣接比較手段の比較出力とを参照して対応ＣＰＵモジュールの障害を判定する複数の検出手段と、　
　これ等検出手段の判定結果に応じてマスタ権の移行制御を行ない常に障害のないＣＰＵモジュールをマスタとして動作せしめるよう制御する制御手段と、　
　を含むことを特徴とする情報処理システム。　
　
が記載されているものと認める。　
　
３．本願発明と引用例記載の発明との対比　
　
引用例記載の発明における「チェッカ」「ＣＰＵモジュール」「外部入出力線」「検出手段」が本願発明の「スレーブ」「プロセッサモジュール」「システムバス」「障害判定手段」に相当するものであるから、　
両者は、　
　
　１つがマスタとなり残りの全てがスレーブとなって互いに同期しつつ動作する冗長構成の複数のプロセッサモジュールと、　
　これ等プロセッサモジュールを相互接続するシステムバスとを含み、マスタプロセッサモジュールからのデータを前記システムバスを介して転送するようにした情報処理システムであって、　
　前記プロセッサモジュールの各々に対応して設けられ、対応プロセッサモジュールのそのときのデータと前記システムバスからのデータとを比較する複数の比較手段と、　
　これ等各比較手段に対応して設けられ、対応比較手段の比較出力と両隣接比較手段の比較出力とを参照して対応プロセッサモジュールの障害を判定する複数の障害判定手段と、　
　これ等障害判定手段の判定結果に応じてマスタ権の移行制御を行ない常に障害のないプロセッサモジュールをマスタとして動作せしめるよう制御する制御手段と、　
　を含むことを特徴とする情報処理システム。　
　
という点で一致する。
　
一方、両者は以下の点で相違する。　
　
（１）比較手段に入力されるシステムバスからのデータが、本願発明では、マスタプロセッサモジュールから周辺機器に対して送られる、コマンドを含むデータであるのに対して、引用例記載の発明では、マスタプロセッサモジュールから送られたデータではあるものの、データの宛先及び内容については不明である点、　
　
（２）本願発明は、比較手段がマスタプロセッサからシステムバスへのデータ送出に応答して対応プロセッサモジュールのそのときのデータとシステムバスからのデータとを比較するのに対して、引用例記載の発明では、比較手段がどの契機で対応プロセッサモジュールのそのときのデータとシステムバスからのデータを比較するのかについては不明な点。　
　
４．相違点に対する当審の判断　
　
相違点（１）について、　
引用例記載の発明におけるシステムバスは外部に出力を伝えるものであることは自明であり、また、外部にデータを出力するためには周辺機器に対して出力のためのコマンド及びデータを送ることは広く知られた事項である。してみれば、引用例記載の発明において、比較手段に入力するシステムバスへのデータを、周辺機器へのコマンドとすることは当業者にとって単なる設計的選択事項にすぎないものである。　
　
相違点（２）について、　
引用例記載の発明がプロセッサモジュールの障害を判断するにあたり、対応プロセッサモジュールから出力されるデータとマスタプロセッサモジュールがシステムバスに出力したデータを比較するものである以上、マスタプロセッサモジュールのＣＰＵがシステムバスにデータを送出したことに応答して、対応プロセッサモジュールのそのときのデータとシステムバスからのデータを比較するよう構成することは当業者にとって格別の困難性を要するものではない。　
　
なお、審判請求人は、審判請求書において、「本願発明では、・・・よってＣＰＵの外側においてデータ比較処理を行う様になるので、ＣＰＵ内部のＭＰＵには何ら処理が入らないことになり、オーバヘッドの負荷はないものです。」と主張している。　
しかしながら、引用例記載の発明においても、データ比較処理はＣＰＵ（マイクロプロセッサ）ではなく比較手段が行うため、オーバヘッドの負荷がないことは変わりがなく、審判請求人の当該主張は採用できない。　
　
５．結び
以上のとおり、本願の請求項２に係る発明は、引用例記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に基づき特許を受けることができない。　
　
よって結論のとおり審決する。