【手続補正書】
【提出日】平成18年1月12日(2006.1.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  データ処理装置本体を制御するためのＣＰＵと、
実行プログラムデータを記憶するための記憶手段を内蔵し、装置機能を実現するためのＤＳＰと、
上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するＤＳＰ用処理プログラムデータを少なくとも記憶したＲＯＭと、
上記ＣＰＵと上記ＤＳＰとを接続するためのＤＳＰインターフェース手段を備え、
上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記ＤＳＰ用処理プログラムデータを読み出して、上記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送し、
上記ＤＳＰは、上記ＤＳＰインターフェース手段を介して上記ＣＰＵより入力した上記ＤＳＰ用処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記ＤＳＰ用処理プログラムの実行を開始することを特徴とするデータ処理装置。
【請求項２】  前記ＲＯＭには、前記ＤＳＰ用処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させる装置機能に対応した上記ＤＳＰ用処理プログラムデータを読み出して、前記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送することを特徴とする請求項１記載のデータ処理装置。
【請求項３】  前記ＣＰＵおよび前記ＤＳＰおよび前記ＤＳＰインターフェース手段は、同一の半導体装置に組み込まれていることを特徴とする請求項１または請求項２記載のデータ処理装置。
【請求項４】  データ処理装置本体を制御するためのＣＰＵと、
上記ＣＰＵのバスに接続するとともに、実行プログラムデータを記憶するための記憶手段を内蔵し、装置機能を実現するためのＤＳＰと、
上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するＤＳＰ用処理プログラムデータを少なくとも記憶したＲＯＭを備え、
上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記ＤＳＰ用処理プログラムデータを読み出して、上記ＤＳＰへ転送し、
上記ＤＳＰは、上記ＣＰＵより入力した上記ＤＳＰ用処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記ＤＳＰ用処理プログラムの実行を開始することを特徴とするデータ処理装置。
【請求項５】  前記ＲＯＭには、前記ＤＳＰ用処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させる装置機能に対応した上記ＤＳＰ用処理プログラムデータを読み出して、上記ＤＳＰへ転送することを特徴とする請求項４記載のデータ処理装置。
【請求項６】  前記ＣＰＵおよび前記ＤＳＰは、同一の半導体装置に組み込まれていることを特徴とする請求項４または請求項５記載のデータ処理装置。
【請求項７】  通信端末装置本体を制御するためのＣＰＵと、
実行プログラムデータを記憶するための記憶手段を内蔵し、モデム機能を実現するためのＤＳＰと、
上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するモデム処理プログラムデータを少なくとも記憶したＲＯＭと、
上記ＣＰＵと上記ＤＳＰとを接続するためのＤＳＰインターフェース手段を備え、
上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記モデム処理プログラムデータを読み出して、上記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送し、
上記ＤＳＰは、上記ＤＳＰインターフェース手段を介して上記ＣＰＵより入力した上記モデム処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記モデム処理プログラムを実行することを特徴とする通信端末装置。
【請求項８】  前記ＲＯＭには、前記モデム処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させるモデム機能に対応した上記モデム処理プログラムデータを読み出して、前記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送することを特徴とする請求項７記載の通信端末装置。
【請求項９】  前記ＣＰＵおよび前記ＤＳＰおよび前記ＤＳＰインターフェース手段は、同一の半導体装置に組み込まれていることを特徴とする請求項７または請求項８記載の通信端末装置。
【請求項１０】  通信端末装置本体を制御するためのＣＰＵと、
上記ＣＰＵのバスに接続するとともに、実行プログラムデータを記憶するための記憶手段を内蔵し、モデム機能を実現するためのＤＳＰと、
上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するモデム処理プログラムデータを少なくとも記憶したＲＯＭを備え、
上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記モデム処理プログラムデータを読み出して、上記ＤＳＰへ転送し、
上記ＤＳＰは、上記ＣＰＵより入力した上記モデム処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記モデム処理プログラムの実行を開始することを特徴とする通信端末装置。
【請求項１１】  前記ＲＯＭには、前記モデム処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させるモデム機能に対応した上記モデム処理プログラムデータを読み出して、上記ＤＳＰへ転送することを特徴とする請求項１０記載の通信端末装置。
【請求項１２】  前記ＣＰＵおよび前記ＤＳＰは、同一の半導体装置に組み込まれていることを特徴とする請求項１０または請求項１１記載の通信端末装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
【課題を解決するための手段】
本発明は、データ処理装置本体を制御するためのＣＰＵと、実行プログラムデータを記憶するための記憶手段を内蔵し、装置機能を実現するためのＤＳＰと、上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するＤＳＰ用処理プログラムデータを少なくとも記憶したＲＯＭと、上記ＣＰＵと上記ＤＳＰとを接続するためのＤＳＰインターフェース手段を備え、上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記ＤＳＰ用処理プログラムデータを読み出して、上記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送し、上記ＤＳＰは、上記ＤＳＰインターフェース手段を介して上記ＣＰＵより入力した上記ＤＳＰ用処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記ＤＳＰ用処理プログラムの実行を開始するようにしたものである。また、前記ＲＯＭには、前記ＤＳＰ用処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させる装置機能に対応した上記ＤＳＰ用処理プログラムデータを読み出して、前記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送するようにしたものである。また、前記ＣＰＵおよび前記ＤＳＰおよび前記ＤＳＰインターフェース手段は、同一の半導体装置に組み込まれているものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、データ処理装置本体を制御するためのＣＰＵと、上記ＣＰＵのバスに接続するとともに、実行プログラムデータを記憶するための記憶手段を内蔵し、装置機能を実現するためのＤＳＰと、上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するＤＳＰ用処理プログラムデータを少なくとも記憶したＲＯＭを備え、上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記ＤＳＰ用処理プログラムデータを読み出して、上記ＤＳＰへ転送し、上記ＤＳＰは、上記ＣＰＵより入力した上記ＤＳＰ用処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記ＤＳＰ用処理プログラムの実行を開始するようにしたものである。また、前記ＲＯＭには、前記ＤＳＰ用処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させる装置機能に対応した上記ＤＳＰ用処理プログラムデータを読み出して、上記ＤＳＰへ転送するようにしたものである。また、前記ＣＰＵおよび前記ＤＳＰは、同一の半導体装置に組み込まれているものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
また、通信端末装置本体を制御するためのＣＰＵと、実行プログラムデータを記憶するための記憶手段を内蔵し、モデム機能を実現するためのＤＳＰと、上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するモデム処理プログラムデータを少なくとも記憶したＲＯＭと、上記ＣＰＵと上記ＤＳＰとを接続するためのＤＳＰインターフェース手段を備え、上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記モデム処理プログラムデータを読み出して、上記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送し、上記ＤＳＰは、上記ＤＳＰインターフェース手段を介して上記ＣＰＵより入力した上記モデム処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記モデム処理プログラムを実行するようにしたものである。また、前記ＲＯＭには、前記モデム処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させるモデム機能に対応した上記モデム処理プログラムデータを読み出して、前記ＤＳＰインターフェース手段を介し、上記ＤＳＰへ転送するようにしたものである。また、前記ＣＰＵおよび前記ＤＳＰおよび前記ＤＳＰインターフェース手段は、同一の半導体装置に組み込まれている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、通信端末装置本体を制御するためのＣＰＵと、上記ＣＰＵのバスに接続するとともに、実行プログラムデータを記憶するための記憶手段を内蔵し、モデム機能を実現するためのＤＳＰと、上記ＣＰＵのバスに接続され、上記ＣＰＵが実行するＣＰＵ用処理プログラムデータと上記ＤＳＰが実行するモデム処理プログラムデータを少なくとも記憶したＲＯＭを備え、上記ＣＰＵは、上記ＤＳＰの処理開始に先立って、上記ＲＯＭより上記モデム処理プログラムデータを読み出して、上記ＤＳＰへ転送し、上記ＤＳＰは、上記ＣＰＵより入力した上記モデム処理プログラムデータを上記記憶手段へ保存し、その保存を終了すると、上記記憶手段へ保存した上記モデム処理プログラムの実行を開始するようにしたものである。また、前記ＲＯＭには、前記モデム処理プログラムデータが複数記憶され、前記ＣＰＵは、前記ＤＳＰに実行させるモデム機能に対応した上記モデム処理プログラムデータを読み出して、上記ＤＳＰへ転送するようにしたものである。また、前記ＣＰＵおよび前記ＤＳＰは、同一の半導体装置に組み込まれているものである。