【事件の表示】
　平成　７年特許願第１９２２３４号「パトロール方式を採用した記憶装置」拒絶査定に対する審判事件〔平成　９年　２月１４日出願公開、特開平　９−　４４４１１、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯・本願発明
　本願は、平成７年７月２７日の出願であって、その請求項１に係る発明は、平成１０年８月１３日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものと認める。（以下、「本願発明」という。）
「定期的にメモリのデータを読み出し、データの誤りの有無を調べ、誤りがあれば訂正し、再度メモリに書込むパトロール方式を採用した記憶装置において、
　定期的なサイクルでメモリパトロール実行を指示するメモリパトロール実行指示回路と、
　メモリパトロール用にメモリパトロール実行指示回路により指示されたサイクルにアドレスを＋１するメモリパトロールアドレスレジスタと、
　通常処理動作で使用するアドレスを格納する通常アドレスレジスタと、
　訂正可能エラーが発生したデータのアドレスを複数格納する事ができる訂正可能エラーアドレスレジスタ群と、
　メモリから読み出したデータに訂正可能エラーの有無を検出し、訂正可能エラーが存在すれば訂正する訂正可能エラー検出・訂正回路と、
　前記訂正可能エラー検出・訂正回路でエラーを検出すると、そのときの通常アドレスレジスタの内容を前記訂正可能エラーアドレスレジスタに入力する訂正可能エラーアドレス制御回路と、メモリパトロールがメモリの全アドレスにおいて実行される間に数回、特定周期信号を発生する特定周期発生回路と、
　通常処理動作では通常アドレスレジスタのアドレス、メモリパトロール実行時に、前記特定周期発生回路からの信号が”０”ならメモリパトロールアドレスレジスタのアドレス、前記特定周期発生回路からの信号が”１”なら前記訂正可能エラーアドレス制御回路により訂正可能エラーアドレスレジスタ群から選択されたアドレスを選択するセレクタと、
　通常処理動作中に検出した訂正可能エラーは訂正はされるがメモリには書き込まれず、メモリパトロール中に検出した訂正可能エラーは訂正されメモリにも書き込む様指示する書き込み指示回路とを有することを特徴とするパトロール方式を採用した記憶装置。」
　
２．引用例の記載
　これに対して、原査定の拒絶の理由に引用された、特開昭６１−２９０５５６号公報（昭和６１年１２月２０日出願公開、以下、「引用例１」という。）、特開平６−６７９８９号公報（平成６年３月１１日出願公開、以下、「引用例２」という。）、特開平６−３２４９５２号公報（平成６年１１月２５日出願公開、以下、「引用例３」という。）には、次の記載がなされている。
［引用例１］
「データメモリ（４）を半導体メモリ素子で構成し、データレジスタ（８）に格納しているデータを前記データメモリ（４）にエラー訂正符号（ＥＣＣ）発生回路（９）から出力されるエラー訂正符号を付加して記録すると共に、該データの記録動作とは無関係に常に前記データメモリ（４）をアドレスカウンタ（２）の指定するアドレスで読出して１ビットエラーの有無を検出して２ビットエラーの発生を未然に防止する診断を前記データメモリ（４）アドレスの最若番から順次パトロールする記憶装置において、
　外部から転送されて来たデータ（１）及び外部に転送するデータ（２）の読出し／書込み動作中にエラー訂正符号（ＥＣＣ）回路（５）で検出された１ビットエラー発生アドレスを貯蔵し、且つその発生回数を貯蔵する１ビットエラー処理部（１０）を設け、
　前記１ビットエラー処理部（１０）に貯蔵している１ビットエラー発生回数がゼロ以外の時、前記１ビットエラー処理部（１０）に貯蔵している該１ビットエラー発生アドレスより前記データメモリ（４）のデータを読出し、訂正した後前記データメモリ（４）に再書込みすることで該１ビットエラーの回復を行うことを特徴とするメモリエラー回復方式。」（第１頁左下欄第５行〜右下欄第９行）
　
［引用例２］
「メモリのパトロールをなすためのパトロールサイクルの起動及び周期を制御する手段と、パトロールアドレスを順次更新しつつ生成する手段と、前記メモリからの読出しデータの訂正可能エラーを検出訂正する手段と、前記メモリに対する通常のリードアクセス動作時における前記訂正可能エラーの検出に応答してそのときの訂正データ及びアドレスを記憶する記憶手段と、前記訂正可能エラーの検出に応答して前記パトロールアドレスの更新を抑止すると共に続くパトロールサイクルにおいて、前記記憶手段に記憶されているアドレス及び訂正データにより前記メモリへのライトアクセスをなす手段とを含むことを特徴とする記憶装置のパトロール回路。」（第２頁左欄第２〜１４行）
　
［引用例３］
「メモリ部の書込み命令が少ない第一の領域と書込み命令が多い第二の領域とのそれぞれのパトロールアドレスを出力する第一および第二のアドレスカウンタと、パトロール動作時に前記第一および第二のアドレスカウンタからの前記パトロールアドレスを一定の周期で切替えるための第一のセレクト信号と前記パトロールアドレスとノーマル動作時のアドレスとを切替えるための第二のセレクト信号とを出力するタイミング制御回路と、前記第一のセレクト信号を入力して２種の前記パトロールアドレスのうちの一方を選択するセレクタとを備えることを特徴とするメモリ装置のパトロール制御回路。」（第２頁左欄第２〜１３行）
　
３．当審の判断
　引用例１および２には、上記のように、通常動作中に訂正可能エラーが検出されると、次のパトロール実行時に、エラーを発生したアドレスのデータ訂正を優先して行う発明が記載されている。
　上記引用例１および２記載の発明は、エラーを確実に訂正するという点では望ましいものであるが、一方では、訂正可能エラーが多発すると、パトロールのアドレスがいつまでたっても先に進まないという弊害を伴うことになる。
　これに対して、本願発明は、特定周期発生回路が特定周期信号を発生し、該特定周期発生回路からの信号が”１”の場合には、パトロール実行時に、訂正可能エラーを発生したアドレスを優先して選択し、”０”の場合には、パトロールアドレスを選択して、そのままパトロールを続ける構成としているので、この結果、訂正可能エラーを訂正するという要求と、パトロールアドレスが片寄ることがないようにするという要求との両方に応えることができるという点で、上記引用例１および２記載の発明とは異なるものである。
　一方、引用例３には、上記のように、メモリ部を、書込み命令が少ない第一の領域と書込み命令が多い第二の領域とに分け、前者に対して重点的にパトロールを行い、訂正不可エラーになることを救済する発明が記載されている。
　すなわち、引用例３記載の発明は、書込み命令が少ない第一の領域はエラーが生じている可能性が第二の領域よりも大きいので、該第一の領域に対して重点的にパトロールを行うようにしているものであるということができる。
　これに対して、本願発明は、通常のメモリパトロールの実行を停滞させることのないようにしつつ、既に実際に検出されたエラーに対しては頻繁にエラー訂正を行おうとするものであり、引用例３記載の発明のように、エラーが生じている可能性が大きいといっても実際にエラーが生じているかどうかは不明であるメモリ領域を頻繁にパトロールすることとは、根本的に動作が異なるものである。
　では、引用例１および２記載の発明に対して引用例３記載の発明を適用することにより、本願発明を容易に想到し得るかどうかを検討する。
　上記したように、引用例１および２記載の発明は、通常動作中に訂正可能エラーが検出されると、次のパトロール実行時に、実際にエラーを発生したアドレスのデータ訂正を優先して行うものであり、引用例３記載の発明は、書込み命令が少ないことによりエラーが生じている可能性が大きいメモリ領域を頻繁にパトロールするものである。
　すなわち、引用例３記載の発明は、引用例１および２記載の発明のように、実際にエラーを発生したメモリのアドレスをレジスタに蓄え、そのエラー部分を訂正するという動作をするものではないので、引用例３記載の発明をそのまま引用例１および２記載の発明に対して適用し、本願発明の構成を得ることはできない。
　以上のとおり、本願発明が構成要件とするところの「メモリパトロールがメモリの全アドレスにおいて実行される間に数回、特定周期信号を発生する特定周期発生回路と、通常処理動作では通常アドレスレジスタのアドレス、メモリパトロール実行時に、前記特定周期発生回路からの信号が”０”ならメモリパトロールアドレスレジスタのアドレス、前記特定周期発生回路からの信号が”１”なら前記訂正可能エラーアドレス制御回路により訂正可能エラーアドレスレジスタ群から選択されたアドレスを選択するセレクタと」の構成は、引用例１乃至３のいずれにも記載あるいは示唆されているものではなく、また、各引用例を組み合わせても導き出せるものではない。
　そして、本願発明は、上記構成により、「本発明は、訂正可能誤りが発生したアドレスをメモリパトロールがメモリの全アドレスに対して実行される間に複数回、特定の周期でメモリパトロールのアドレスとして使用するため、通常のメモリパトロールのみでメモリに訂正書き込みを行う場合よりも比較的早く書き込みができる。この結果により、記憶装置としての信頼性構造が可能となる。またメモリパトロールが最終アドレスまで実行されるまでの時間も従来例に比べ、あまり増えないため通常処理の性能が低下する事もない。」という明細書記載の効果を奏するものと認められる。
　
４．むすび
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができないとした原査定の判断は妥当でない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。