【手続補正書】
【提出日】平成18年1月11日(2006.1.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  不揮発性メモリにおいて、
基板上に形成され、それぞれのビットラインに沿って接続される複数の列の中へ配列される複数の記憶装置であって、各列が第１の選択トランジスタと第２の選択トランジスタとの間で直列に接続される前記記憶装置のうちのいくつかの記憶装置を備え、それにより前記記憶装置が対応する数の行を形成し、前記列を複数の別個のサブセットに細分化する記憶装置と、
複数のワードラインであって、その各々が対応する行の前記記憶エレメントを接続するワードラインと、
前記選択トランジスタと接続され、それにより前記第１および第２の選択トランジスタのゲートに対する電圧レベルを設定可能とし、１つのサブセット内の前記第１および第２の選択トランジスタのうちのいずれか１つの選択トランジスタに対する電圧レベルをその他のサブセット内の前記第１および第２の選択トランジスタのうちの前記いずれか１つの選択トランジスタのゲートに対する電圧レベルとは独立に設定可能とするバイアス用回路と、
を有することを特徴とする不揮発性メモリ。
【請求項２】  前記サブセットの列の各々を前記基板の別個の隣接領域に形成することを特徴とする請求項１記載の不揮発性メモリ。
【請求項３】  前記バイアス用回路と接続される対応するウェル構造上に前記領域を各々形成し、１つの領域内のウェル構造における電圧レベルをその他の領域内のウェル構造の電圧レベルとは独立に設定することができることを特徴とする請求項２記載の不揮発性メモリ。
【請求項４】  各サブセットのビットラインのソース側を前記バイアス用回路と接続される対応する共通ソースラインと接続し、１つのサブセット内の共通ソースラインに対する電圧レベルをその他のサブセット内の共通ソースラインに対する電圧レベルとは独立に設定することができることを特徴とする請求項１記載の不揮発性メモリ。
【請求項５】  前記記憶装置がフローティングゲート・メモリセルを備え、前記ワードラインをそれぞれの行の前記メモリセルの制御ゲートと接続することを特徴とする請求項４記載の不揮発性メモリ。
【請求項６】  前記記憶装置は、多状態記憶装置であることを特徴とする請求項４記載の不揮発性メモリ。
【請求項７】  前記複数の記憶装置に結合される消去回路であって、前記複数の記憶装置内の記憶装置の数が前記不揮発性メモリの消去単位の大きさに対応する消去回路をさらに有することを特徴とする請求項４記載の不揮発性メモリ。
【請求項８】  前記サブセットの各々における列の数は、前記不揮発性メモリと前記メモリと接続可能なホストとの間のデータ転送単位のサイズに基づくことを特徴とする請求項７記載の不揮発性メモリ。
【請求項９】  読み出し処理時に電圧レベルを設定するように前記ワードラインと接続される読み出し回路と、
読み出し処理中前記レジスタが接続される１つの列内の記憶エレメントからデータ内容を記憶するための前記列と接続可能な複数のセットの１つ以上の読み出しレジスタと、
をさらに有することを特徴とする請求項１記載の不揮発性メモリ。
【請求項１０】  各列は、それぞれのセットの１つ以上の読み出しレジスタを備えることを特徴とする請求項９記載の不揮発性メモリ。
【請求項１１】  各セットの１つ以上の読み出しレジスタは、複数の列と接続可能であることを特徴とする請求項９記載の不揮発性メモリ。
【請求項１２】  書き込み処理時に電圧レベルを設定するように前記ワードラインと接続されるプログラム回路と、
読み出し処理中前記レジスタが接続される１つの列内の記憶エレメントに書き込まれるデータ内容を記憶するための前記列と接続可能な複数のセットの１つ以上の書き込みレジスタと、
をさらに有することを特徴とする請求項９記載の不揮発性メモリ。
【請求項１３】  前記読み出しレジスタは、前記書き込みレジスタと同じであることを特徴とする請求項１２記載の不揮発性メモリ。
【請求項１４】  不揮発性メモリを動作する方法であって、前記メモリは基板上に形成され、それぞれのビットラインに沿って接続される複数の列の中へ配列される複数の記憶装置を備え、各列が第１の選択トランジスタと第２の選択トランジスタとの間で直列に接続される前記記憶装置のうちのいくつかの記憶装置を備え、それにより前記記憶装置が各行の記憶エレメントを接続するそれぞれのワードラインとともに対応する数の行を形成し、前記列を複数の別個のサブセットに細分化する不揮発性メモリを動作する方法において、
前記サブセットのうちの第１のサブセット内の第１のビットラインのドレイン側に対する電圧レベルを設定するステップと、
前記ワードラインに対して電圧レベルを設定するステップと、
前記サブセットのうちの前記第１および第２のサブセット内の第１および第２の選択トランジスタのゲートに対して同時に電圧レベルを設定するステップであって、前記第２のサブセット内の前記第１および第２の選択トランジスタのうちのいずれか１つの選択トランジスタのゲートに対する電圧レベルが前記第１のサブセット内の前記第１および第２の選択トランジスタのうちの前記いずれか１つの選択トランジスタのゲートに対する電圧レベルとは異なるものである選択トランジスタのゲートに対して電圧レベルを設定するステップと、
を有することを特徴とする方法。
【請求項１５】  前記第１のビットラインのドレイン側に対する電圧レベルを設定するステップと、前記選択トランジスタのゲートに対して電圧レベルを設定するステップとを、前記ワードラインに対して電圧レベルを設定するステップに先行して実行することを特徴とする請求項１４記載の方法。
【請求項１６】  前記方法は、読み出し処理の一部であることを特徴とする請求項１５記載の方法。
【請求項１７】  前記第１のビットラインのドレイン側に対する電圧レベルが０. ５〜０. ７ボルトの範囲内の値であり、前記ワードラインのうちの第１のワードラインに対する電圧レベルがデータに依存し、その他のワードラインに対する電圧レベルが４〜５ボルトの範囲内の値であることを特徴とする請求項１６記載の方法。
【請求項１８】  前記第１のサブセットの列のソース側を接地電位に設定し、前記第２のサブセットの列のソース側をハイ論理レベルに設定することを特徴とする請求項１７記載の方法。
【請求項１９】  前記第１のセットのドレイン側選択トランジスタのゲートに対する電圧レベルを４〜５ボルトの範囲内の値に設定し、前記第２のセットのドレイン側選択トランジスタのゲートに対する電圧レベルを接地電位に設定し、前記第１のセットのソース側選択トランジスタのゲートに対する電圧レベルをハイ論理レベルに設定し、前記第２のセットのソース側選択トランジスタのゲートに対する電圧レベルをハイ論理レベルに対する値よりも高い値に最初に設定し、次いで電圧レベルを前記ワードラインに対する電圧レベルの前記設定と同時にハイ論理レベルまで下げることを特徴とする請求項１８記載の方法。
【請求項２０】  前記第２のサブセット内のビットラインのドレイン側に対する電圧レベルを接地電位に設定することを特徴とする請求項１９記載の方法。
【請求項２１】  前記読み出し処理は、検証処理の一部であることを特徴とする請求項１６記載の方法。
【請求項２２】  前記方法は、書き込み処理の一部であることを特徴とする請求項１５記載の方法。
【請求項２３】  前記第１のビットラインのドレイン側に対する電圧レベルを接地電位に設定し、前記ワードラインのうちの第１のワードラインに対して設定する電圧レベルがプログラミング用電圧であることを特徴とする請求項２２記載の方法。
【請求項２４】  前記第１のワードラインに隣接しない行内のワードラインに対する電圧レベルを８〜１２ボルトの範囲内の値に設定することを特徴とする請求項２３記載の方法。
【請求項２５】  前記第１のワードラインに隣接する行内のワードラインに対する電圧レベルを８〜１２ボルトの範囲内の値に設定することを特徴とする請求項２４記載の方法。
【請求項２６】  前記第１のワードラインに隣接する第１の行内のワードラインに対する電圧レベルを８〜１２ボルトの範囲内の値に設定し、前記第１のワードラインに隣接する第２の行内のワードラインに対する電圧レベルを接地電位に設定することを特徴とする請求項２４記載の方法。
【請求項２７】  前記第１のワードラインに隣接する行内のワードラインに対する電圧レベルを接地電位に設定することを特徴とする請求項２４記載の方法。
【請求項２８】  前記第１および第２のサブセットの列のソース側をハイ論理レベルに設定することを特徴とする請求項２３記載の方法。
【請求項２９】  前記第１のセットのドレイン側選択トランジスタのゲートに対する電圧レベルをハイ論理レベルに設定し、前記第２のセットのドレイン側選択トランジスタのゲートに対する電圧レベルをハイ論理レベル以下の値に設定し、前記第１のセットのソース側選択トランジスタのゲートに対する電圧レベルを接地電位に設定し、前記第２のセットのソース側選択トランジスタのゲートに対する電圧レベルをハイ論理レベルに対する値よりも高い値に最初に設定し、次いで電圧レベルを前記ワードラインに対する電圧レベルの前記設定と同時にハイ論理レベルまで下げることを特徴とする請求項２８記載の方法。
【請求項３０】  前記第２のサブセット内のビットラインのドレイン側に対する電圧レベルを前記第２のセットのドレイン側選択トランジスタのゲートと同じ値に設定することを特徴とする請求項２９記載の方法。
【請求項３１】  前記第１のサブセット内の第２のビットラインのドレイン側に対する電圧レベルをハイ論理レベルに設定することを特徴とする請求項２３記載の方法。
【請求項３２】  前記第１のサブセット内のビットラインのドレイン側に対する電圧を設定するステップと、前記第１および第２のサブセット内の第１および第２の選択トランジスタのゲートに対する電圧を設定するステップに先行して前記第１および第２のサブセットを同時に消去するステップをさらに有することを特徴とする請求項２２記載の方法。
【請求項３３】  不揮発性メモリにおいて、
基板上に形成され、それぞれのビットラインに沿って接続される複数の列の中へ配列され、１以上の行を形成する複数の記憶装置と、
前記記憶装置が形成される前記基板内の複数のウェル構造であって、前記記憶装置を複数のサブセットに細分化し、前記複数のサブセットの各々が前記ウェル構造のうちの対応する１つのウェル構造上に形成される複数のウェル構造と、
それぞれの行の記憶エレメントを各々接続する複数のワードラインと、
前記基板と接続され、それにより前記ウェル構造の電圧レベルを独立に制御可能とするウェル制御回路と、
を有することを特徴とする不揮発性メモリ。
【請求項３４】  前記記憶装置は、前記基板内のウェル構造を介して消去可能であることを特徴とする請求項３３記載の不揮発性メモリ。
【請求項３５】  前記サブセットをまとめて消去することを特徴とする請求項３４記載の不揮発性メモリ。
【請求項３６】  読み出し処理時に電圧レベルを設定するように前記ワードラインと接続される読み出し回路と、
読み出し処理中前記レジスタが接続される１つの列内の記憶エレメントからデータ内容を記憶するための前記列と接続可能な複数のセットの１つ以上の読み出しレジスタと、
をさらに有することを特徴とする請求項３３記載の不揮発性メモリ。
【請求項３７】  各列は、それぞれのセットの１つ以上の読み出しレジスタを備えることを特徴とする請求項３６記載の不揮発性メモリ。
【請求項３８】  各セットの１つ以上の読み出しレジスタは、複数の列と接続可能であることを特徴とする請求項３６記載の不揮発性メモリ。
【請求項３９】  書き込み処理時に電圧レベルを設定するように前記ワードラインと接続されるプログラム回路と、
読み出し処理中前記レジスタが接続される１つの列内の記憶エレメントに書き込まれるデータ内容を記憶するための前記列と接続可能な複数のセットの１つ以上の書き込みレジスタと、
をさらに有することを特徴とする請求項３６記載の不揮発性メモリ。
【請求項４０】  前記読み出しレジスタは、前記書き込みレジスタと同じであることを特徴とする請求項３９記載の不揮発性メモリ。
【請求項４１】  前記記憶装置がフローティングゲート・メモリセルを備え、前記ワードラインをそれぞれの行の前記メモリセルの制御ゲートと接続することを特徴とする請求項３３記載の不揮発性メモリ。
【請求項４２】  前記記憶装置は、ＮＡＮＤ構造で配列されることを特徴とする請求項４１記載の不揮発性メモリ。
【請求項４３】  前記記憶装置は、ＮＯＲ構造で配列されることを特徴とする請求項４１記載の不揮発性メモリ。
【請求項４４】  前記記憶装置の各々は、３つ以上のデータ状態を記憶することができることを特徴とする請求項３３記載の不揮発性メモリ。
【請求項４５】  不揮発性メモリを動作する方法であって、前記メモリは基板上に形成され、ビットラインに沿って接続される複数の列の中へ配列される複数の記憶装置を備え、それぞれのワードラインが各行の記憶エレメントを接続する１以上の行を形成し、前記記憶装置は複数のサブセットに細分化され、各サブセットは対応するウェル構造上に形成される不揮発性メモリを動作する方法において、
前記サブセットのうちの第１のサブセット内のビットラインに対して電圧レベルを設定するステップと、
前記ワードラインのうちの第１のワードラインに対して電圧レベルを設定するステップと、
前記ワードラインのうちの第１のワードラインに対して電圧レベルを設定するステップと同時に、前記第１のサブセットの前記ウェル構造における電圧レベルを設定するステップと、
前記ワードラインのうちの第１のワードラインに対して電圧レベルを設定するステップと同時に、第２のサブセットのウェル構造における電圧レベルを設定するステップであって、前記第２のサブセットのウェル構造における電圧レベルが前記第１のサブセットのウェル構造における電圧レベルとは異なるものである第２のサブセットのウェル構造における電圧レベルを設定するステップと、
を有することを特徴とする方法。
【請求項４６】  前記方法は、読み出し処理の一部であることを特徴とする請求項４５記載の方法。
【請求項４７】  前記ビットラインに対する電圧を０．５〜０．７ボルトの範囲内の値にプリチャージし、前記第１のワードラインに対する電圧レベルがデータに依存することを特徴とする請求項４６記載の方法。
【請求項４８】  前記第１のサブセットのウェル構造における電圧レベルを接地電位に設定することを特徴とする請求項４７記載の方法。
【請求項４９】  前記第１のワードライン以外のワードラインに対する電圧レベルを設定するステップをさらに有し、その他のワードラインに対する電圧レベルが４〜５ボルトの範囲内の値であることを特徴とする請求項４８記載の方法。
【請求項５０】  前記読み出し処理は、検証処理の一部であることを特徴とする請求項４６記載の方法。
【請求項５１】  前記方法は、書き込み処理の一部であることを特徴とする請求項４５記載の方法。
【請求項５２】  前記第１のワードラインに対する電圧レベルがプログラミング用電圧であり、前記ビットラインに対する電圧を接地電位に設定することを特徴とする請求項５１記載の方法。
【請求項５３】  前記第１のサブセットのウェル構造における電圧レベルを接地電位に設定することを特徴とする請求項５２記載の方法。
【請求項５４】  前記第１のワードラインに隣接する第１の行内のワードラインに対する電圧レベルを接地電位に設定することを特徴とする請求項５３記載の方法。
【請求項５５】  前記第１のワードラインに隣接する第２の行内のワードラインに対する電圧レベルを接地電位に設定することを特徴とする請求項５４記載の方法。
【請求項５６】  前記第１のワードラインに隣接する第２の行内のワードラインに対する電圧レベルは、８〜１２ボルトの範囲内の値であることを特徴とする請求項５４記載の方法。
【請求項５７】  前記第１のワードラインに隣接しない行内のワードラインに対する電圧レベルは、８〜１２ボルトの範囲内の値であることを特徴とする請求項５４記載の方法。
【請求項５８】  前記第１のサブセット内のビットラインおよび前記第１のワードラインに対して電圧を設定するステップと、前記第１および第２のサブセットのウェル構造における電圧を設定するステップに先行して前記第１および第２のサブセットを同時に消去するステップをさらに有することを特徴とする請求項５１記載の方法。