【手続補正書】
【提出日】平成18年10月3日(2006.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
長方形状の半導体チップを備え、
前記半導体チップは、
前記半導体チップの周辺部に配置され、且つ前記半導体チップの長辺に沿って配置された複数の第１電極部と、
前記半導体チップの周辺部に配置され、且つ前記半導体チップの短辺部に沿って配置された複数の第２電極部と、
前記複数の第１電極部より内側に配置され、且つ、前記半導体チップの長辺に沿って配置された複数の第１Ｉ／Ｏバッファと、
前記複数の第２電極部より内側に配置され、且つ、前記半導体チップの短辺に沿って配置された複数の第２Ｉ／Ｏバッファとを有し、
前記複数の第１電極部は、前記複数の第１Ｉ／Ｏバッファと電気的に接続しており、
前記複数の第２電極部のうちの１つは、前記複数の第１Ｉ／Ｏバッファのうちの１つと電気的に接続しており、
前記複数の第２電極部のうちの他の第２電極部は、前記複数の第２Ｉ／Ｏバッファと電気的に接続していることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記複数の第２電極部のうち、少なくとも１つの第２電極部は、前記半導体チップのコーナ部に配置されたコーナ電極部であることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記複数の第１電極部の数と、前記複数の第２電極部の数とが同じであることを特徴とする半導体装置。
【請求項４】
請求項２記載の半導体装置において、
前記コーナ電極部は、平面形状がＬ字状の配線を介して任意の前記第１Ｉ／Ｏバッファに接続されていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置において、
前記コーナ電極部と前記コーナ電極部に隣接する前記第２電極部との距離は、他の前記複数の第２電極部間の距離よりも長いことを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置において、
前記複数の第１および第２Ｉ／Ｏバッファの上方には、前記半導体チップの長辺および短辺に沿って、複数の電源配線が形成されていることを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置において、
前記半導体チップの少なくとも５０％の面積に、不揮発性メモリモジュールが配置されていることを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記不揮発性メモリモジュールは長方形状からなり、前記不揮発性メモリモジュールの長辺が、前記半導体チップの長辺に沿って配置されることを特徴とする半導体装置。
【請求項９】
請求項１〜８のいずれか１項に記載の半導体装置において、
前記複数の第２電極部の１つとそれに隣接する前記第２電極部との距離は、前記他の第２電極部間の距離よりも長いことを特徴とする半導体装置。
【請求項１０】
長辺および短辺を有する半導体チップと、
前記半導体チップの長辺に沿って配置された複数の第１リードフレームと、
前記半導体チップの短辺に沿って配置された複数の第２リードフレームとを有する半導体装置であって、
前記半導体チップは、
前記半導体チップの周辺部に配置され、且つ、前記半導体チップの長辺に沿って配置された複数の第１ボンディングパッドと、
前記半導体チップの周辺部に配置され、且つ、前記半導体チップの短辺に沿って配置された複数の第２ボンディングパッドと、
前記複数の第１ボンディングパッドより内側に配置され、且つ、前記半導体チップの長辺に沿って配置された複数の第１Ｉ／Ｏバッファと、
前記複数の第２ボンディングパッドより内側に配置され、且つ、前記半導体チップの短辺に沿って配置された複数の第２Ｉ／Ｏバッファとを有し、
前記複数の第１Ｉ／Ｏバッファの数は、前記複数の第２Ｉ／Ｏバッファの数よりも多く、
前記第１ボンディングパッドは、前記第１リードフレームと第１ボンディングワイヤによって接続されており、
前記第２ボンディングパッドは、前記第２リードフレームと第２ボンディングワイヤによって接続されており、
前記複数の第１ボンディングパッドは、前記複数の第１Ｉ／Ｏバッファと電気的に接続しており、
前記複数の第２ボンディングパッドのうちの１つは、前記複数の第１Ｉ／Ｏバッファのうちの１つと電気的に接続しており、
前記複数の第２ボンディングパッドのうちの他の第２ボンディングパッドは、前記複数の第２Ｉ／Ｏバッファと電気的に接続していることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記複数の第１および第２Ｉ／Ｏバッファは、ＥＳＤ保護回路を有することを特徴とする半導体装置。
【請求項１２】
請求項１０または１１記載の半導体装置において、
前記半導体チップは、不揮発性メモリモジュールを有することを特徴とする半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記不揮発性メモリモジュールはフラッシュメモリモジュールであることを特徴とする半導体装置。
【請求項１４】
請求項１２または１３記載の半導体装置において、
前記不揮発性メモリモジュールが配置される領域は、前記半導体チップの面積の５０％以上であることを特徴とする半導体装置。
【請求項１５】
請求項１０〜１４のいずれか１項に記載の半導体装置において、
前記複数の第１ボンディングパッドの数は、前記複数の第２ボンディングパッドの数と等しいことを特徴とする半導体装置。
【請求項１６】
請求項１０〜１５のいずれか１項に記載の半導体装置において、
前記複数の第２ボンディングパッドのうち、１つは、前記複数の第２ボンディングパッドのうち、端に配置された第２ボンディングパッドであることを特徴とする半導体装置。
【請求項１７】
請求項１６記載の半導体装置において、
前記複数の第２ボンディングパッドのうち、１つは、平面形状がＬ字状の配線を介して前記複数の第１Ｉ／Ｏバッファのうちの１つに接続されていることを特徴とする半導体装置。
【請求項１８】
請求項１０〜１７のいずれか１項に記載の半導体装置において、
前記複数の第１および第２Ｉ／Ｏバッファの上方には、前記半導体チップの長辺および短辺に沿って、複数の電源配線が形成されていることを特徴とする半導体装置。
【請求項１９】
請求項１０〜１８のいずれか１項に記載の半導体装置において、
前記複数の第２ボンディングパッドの１つとそれに隣接する前記第２ボンディングパッドとの距離は、前記他の第２ボンディングパッド間の距離よりも長いことを特徴とする半導体装置。
【請求項２０】
請求項１０〜１９のいずれか１項に記載の半導体装置において、
前記第１リードフレームと前記第２リードフレームの間に、吊りリードが形成されていることを特徴とする半導体装置。
【請求項２１】
請求項２０記載の半導体装置において、
前記半導体チップは、前記吊りリード上に搭載されていることを特徴とする半導体装置。
【請求項２２】
請求項１０〜２１のいずれか１項に記載の半導体装置において、
前記半導体装置は封止樹脂によって封止されており、
前記第１および第２リードフレームは前記封止樹脂から突出していることを特徴とする半導体装置。
【請求項２３】
請求項１０〜２２のいずれか１項に記載の半導体装置において、
前記半導体チップは長方形状であり、
前記半導体装置は正方形状であることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置