【事件の表示】
　平成１０年特許願第　１２０１５号「ＰＬＬ回路」拒絶査定に対する審判事件［平成１１年　７月２１日出願公開、特開平１１−１９５９８２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯、本願発明の要旨
  本願は、平成１０年１月６日の出願であって、その請求項１に係る発明（以下本件発明という）は、平成１１年８月３０日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲第１項に記載された次のとおりのものと認める。
「電圧制御発振手段の発振出力と基準信号とに基づいて、時定数回路を介して前記電圧制御発振手段の周波数を制御する帰還回路から構成されるＰＬＬ回路であって、
　前記電圧制御発振手段の発振出力と前記基準信号との周波数／位相差を比較する第１の比較手段と、
　前記第１の比較手段による比較結果に基づいて前記時定数回路を充放電する第１のチャージポンプと、
　前記第１の比較手段を構成するフリップフロップの出力を増幅するバッファを有し、前記電圧制御発振手段の発振出力と前記基準信号との周波数／位相差を比較する第２の比較手段と、
　前記第２の比較手段による比較結果に基づいて前記時定数回路を充放電する第２のチャージポンプと
　を具備し、
　前記第２の比較手段と前記第２のチャージポンプとは、前記第１の比較手段と前記第１のチャージポンプの位相差−出力電圧特性より利得が高い
　ことを特徴とするＰＬＬ回路。」
　なお、本願明細書について、平成１１年１２月６日付けで手続補正されたが、これは、補正の却下の決定により却下された。
　
２．引用刊行物記載の発明
　これに対して、原査定の拒絶の理由に引用された、特開平９−８６５５号公報（以下、「引用刊行物」という）には、次の事項が記載されている。
・「本発明の周波数シンセサイザーは、２種類の位相比較器（オーバーラップ出力位相比較器６とノンオーバーラップ出力位相比較器７）と、それぞれの位相比較器により駆動される第１および第２ののチャージポンプ８，９と、チャージポンプの出力を平滑化するループフィルタ３と、ループフィルタ３の出力により発振周波数を制御されるＶＣＯ５と、予め与えられた分周数に応じてＶＣＯ５出力を分周するプログラマブル分周器４とから構成され、上記プログラマブル分周器４の出力が上記２つの位相比較器６，７の入力となり、基準信号との位相比較が行われるよう構成される。」（明細書段落【００１５】）
・「基準信号は、オーバーラップ出力位相比較器６とノンオーバーラップ出力位相比較器７に供給される。基準信号はＰＬＬを用いた周波数シンセサイザーの設定できる周波数間隔を決めるもので、例えば、セルラ方式自動車電話では２５ｋＨｚが用いられている。基準信号を発生する方法は、水晶振動子などの安定な発振源から任意の整数の分周数により分周して生成する方式が適当である。」（明細書段落【００１７】）
・「オーバーラップ出力位相比較器６の構成例を図３に示す。」（明細書段落【００１８】）
・「オーバーラップ出力位相比較器６は、ＩＮＰＵＴ１を入力とする第１のラッチ回路と、ＩＮＰＵＴ２を入力とする第２のラッチ回路と、上記第１のラッチ回路の一方の出力Ｐ０２を入力とする第３のラッチ回路を構成する２つの２入力ＮＡＮＤ１０−２，１０−３と、上記第２のラッチ回路の一方の出力Ｐ０５を入力とする第４のラッチ回路を構成する２つの２入力ＮＡＮＤ１０−４，１０−５と、上記第１から第４までのラッチ回路の出力Ｐ０１，Ｐ０２，Ｐ０５，Ｐ０６を入力とする４入力ＮＡＮＤ１２−１と、該４入力ＮＡＮＤ１２−１の出力を一定の時間遅延させる遅延回路１３とから構成され、該遅延回路１３の出力Ｐ０４が上記第３および第４のラッチ回路の他方の入力となっている。
　オーバーラップ出力位相比較器６は、ＩＮＰＵＴ１がＩＮＰＵＴ２よりも位相が早い場合、第１のラッチ回路の出力ＯＵＴ１からＶＣＯの周波数を高くさせるチャージポンプ駆動信号（ＵＰ信号）を出力し、ＩＮＰＵＴ１がＩＮＰＵＴ２よりも位相が遅い場合、第２のラッチ回路の出力ＯＵＴ２からＶＣＯの周波数を低くさせるチャージポンプ駆動信号（ＤＮ信号）を出力する。」（明細書段落【００１９】〜【００２０】）
・「図４は、ノンオーバーラップ出力位相比較器７の構成例を示す。」（明細書段落【００２８】）
・「ノンオーバーラップ出力位相比較器７は、オーバーラップ出力位相比較器６の構成に対し、遅延回路１３が存在せず、位相比較出力（ＯＵＴ３，ＯＵＴ４）に抵抗（１４−１，１４−２）およびコンデンサ（１５−１，１５−２）による低域通過フィルタを接続したものである。オーバーラップ出力位相比較器７のＵＰ信号はＯＵＴ３Ｘ，ＤＮ信号はＯＵＴ４Ｘである。以上をまとめると、ＩＮＰＵＴ１を入力とする第５のラッチ回路と、ＩＮＰＵＴ２を入力とする第６のラッチ回路と、上記第５のラッチ回路の一方の出力Ｐ１２を入力とする第７のラッチ回路を構成する２つの２入力ＮＡＮＤ１０−８，１０−９と、上記第６のラッチ回路の一方の出力Ｐ１５を入力とする第８のラッチ回路を構成する２つの２入力ＮＡＮＤ１０−１０，１０−１１と、上記第５から第８までのラッチ回路の出力Ｐ１１，Ｐ１２，Ｐ１５，Ｐ１６を入力とする４入力ＮＡＮＤ１２−２と、第５のラッチ回路の出力ＯＵＴ３に接続される低域フィルタを構成する抵抗１４−１とコンデンサ１５−１と、第６のラッチ回路の出力ＯＵＴ４に接続される低域フィルタを構成する抵抗１４−２とコンデンサ１５−２とから構成され、上記４入力ＮＡＮＤ１２−２の出力Ｐ１４が上記第７および第８のラッチ回路の他方の入力となっている。」（明細書段落【００２９】）
・「図１の実施例の場合、２つのチャージポンプ８，９が用いられるが、その構成は、図９に示す構成と同一であるが、ループ利得を変化させるため、電流源の電流値がチャージポンプ８とチャージポンプ９とでは異なる値を用いている。この実施例では第１のチャージポンプの電流値をＩｃ１，第２のチャージポンプの電流値をＩｃ２とする。周波数切り替え時の高速収束を実現するため、Ｉｃ２＞Ｉｃ１となることが望ましいが、収束時の安定性も考慮に入れて電流値を設定する必要がある。」（明細書段落【００４２】）
・「ループフィルタ３は第１および第２のチャージポンプ８，９の電流供給端子ＤｏとＧＮＤの間に接続されるキャパシタ（Ｃ１）２６と、同じくＤｏとＧＮＤ間に接続された抵抗（Ｒ１）２１とキャパシタ（Ｃ２）２２とから構成される。」（明細書段落【００４４】）
・「図１１は収束過程における位相誤差とその時点に対応したチャージポンプから供給される電流値を示す。ノンオーバーラップ出力位相比較器７のノンオーバーラップ幅よりも小さい位相誤差（Ｔ１）の条件では、ノンオーバーラップ出力位相比較器７の制御信号は発生しなくなる。したがって、第２のチャージポンプ９からループフィルタ３に供給される電流値は収束開始直後の位相誤差が大きいときのＩｃ１＋Ｉｃ２から減少しＩｃ１となる。」（明細書段落【００５２】）
・「本発明によれば、チャージポンプからループフィルタに供給される電流値がＰＬＬ周波数シンセサイザーの閉ループの収束状況である位相誤差に応じて変化させることができるので、位相誤差が大きくなる周波数を切り替えた後の収束過程では、チャージポンプからループフィルタに供給される電流値を大きく設定し、広い閉ループ帯域周波数により高速の収束が可能となり、また、位相誤差が小さく、収束がほぼ終了する時点では、チャージポンプからループフィルタに供給される電流値がノンオーバーラップ出力位相比較器による制御が停止するので自動的に小さくなり、不連続な周波数の飛びを発生させることなく狭い閉ループ帯域周波数により帯域外雑音を抑圧した安定な発振に移行することができる」（明細書段落【００５８】）
　以上の記載事項からすると、引用刊行物には以下の発明が記載されている。
「ＶＣＯの発振出力と基準信号とに基づいて、ループフィルタを介して前記ＶＣＯの周波数を制御する帰還回路から構成されるＰＬＬ回路であって、
　前記ＶＣＯの発振出力と前記基準信号との位相を比較するオーバーラップ出力位相比較器と、
　前記オーバーラップ出力位相比較器による比較結果に基づいてループフィルタを充放電する第１のチャージポンプと、
　前記ＶＣＯの発振出力と前記基準信号との位相を比較するノンオーバーラップ出力位相比較器と、
　前記ノンオーバーラップ出力位相比較器による比較結果に基づいてループフィルタを充放電する第２のチャージポンプと、
を具備し、
　第２のチャージポンプからループフィルタに供給される電流値は、第１のチャージポンプに供給される電流値よりも大きい
　ことを特徴とするＰＬＬ回路。」
　
３．対比
　本願発明（以下、前者という）と引用刊行物に記載された発明（以下、後者という）とを対比する。
　後者における「ＶＣＯ」は電圧制御発振器の略称であって、前者における「電圧制御発振手段」に相当し、後者における「ループフィルタ」はその回路構成から「時定数回路」であり、また、後者における「オーバーラップ出力位相比較器」及び「ノンオーバーラップ出力位相比較器」は、それぞれ「第１の比較手段」及び「第２の比較手段」といえる。そして、ＰＬＬ回路は、発振周波数を基準周波数と差がなくなるようにするための回路であるから、後者における「位相を比較する」は、「周波数／位相差を比較する」ということができる。
　そうすると、両者は、
「電圧制御発振手段の発振出力と基準信号とに基づいて、時定数回路を介して前記電圧制御発振手段の周波数を制御する帰還回路から構成されるＰＬＬ回路であって、
　前記電圧制御発振手段の発振出力と前記基準信号との周波数／位相差を比較する第１の比較手段と、
　前記第１の比較手段による比較結果に基づいて前記時定数回路を充放電する第１のチャージポンプと、
　前記電圧制御発振手段の発振出力と前記基準信号との周波数／位相差を比較する第２の比較手段と、
　前記第２の比較手段による比較結果に基づいて前記時定数回路を充放電する第２のチャージポンプと
　を具備するＰＬＬ回路。」で一致し、以下の点で相違する。
・相違点１：前者の「第２の比較手段」が「第１の比較手段を構成するフリップフロップの出力を増幅するバッファを有し」ているのに対し、後者の「第２の比較手段」は「第１の比較手段を構成するフリップフロップの出力を増幅するバッファを有し」ていることにつき記載がない点、
・相違点２：前者は、「前記第２の比較手段と前記第２のチャージポンプとは、前記第１の比較手段と前記第１のチャージポンプの位相差−出力電圧特性より利得が高い」ものであるのに対し、後者は、「第２のチャージポンプからループフィルタに供給される電流値は、第１のチャージポンプに供給される電流値よりも大きい」ものである点
　
４．当審の判断
　相違点１について
　引用刊行物には、「第２の比較手段」が、「第１の比較手段を構成するフリップフロップの出力を増幅するバッファを有し」ていることにつき記載がないが、「第２の比較手段」である「ノンオーバーラップ出力位相比較器」の構成例を示す第４図と、「第１の比較手段」である「オーバーラップ出力位相比較器」の構成例を示す第３図とを対比すると、第４図の２入力ＮＡＮＤ１０−７〜ＮＡＮＤ１０−１２、３入力ＮＡＮＤ１１−３〜ＮＡＮＤ１１−４及び４入力ＮＡＮＤ１２−２の回路構成と、第３図の２入力ＮＡＮＤ１０−１〜ＮＡＮＤ１０−６、３入力ＮＡＮＤ１１−１〜ＮＡＮＤ１１−２及び４入力ＮＡＮＤ１２−１の回路構成とは第３図において遅延回路１３がＮＡＮＤ１２−１の出力側に介挿されている点を除いて同一であるから、そのうち、比較手段への入力端から、２入力ＮＡＮＤ１０−７〜ＮＡＮＤ１０−１２及び２入力ＮＡＮＤ１０−１〜ＮＡＮＤ１０−６までの部分を「第１の比較手段」及び「第２の比較手段」に共通に使用して回路を構成することができ、これを本願図面図１に記載された比較回路の回路構成と対比すると、両者に格別の差異を見出すことができない。一方で、本願出願当初明細書によると、「第２の比較手段」が、「第１の比較手段を構成するフリップフロップの出力を増幅するバッファを有し」ている点は、請求項１を引用する請求項２で規定していたものであるが、当該当初明細書には、「第１の比較手段を構成するフリップフロップの出力を増幅するバッファ」について、本願図面図１のどの回路素子が「フリップフロップの出力を増幅するバッファ」であるのかを含め具体的な説明がない。これらの点を勘案すると、相違点１が格別のものであるとは認められない。
　相違点２について
　引用刊行物の発明では、チャージポンプに電流源を使用していることから、２つのチャージポンプのループ利得を変化させ高速収束を実現するため、第２のチャージポンプの電流源の電流値を第１のチャージポンプの電流源の電流値よりも大きいものにしているが、チャージポンプの出力は時定数回路を介して電圧制御発振手段の周波数を制御するのに使用されており、このような場合に、ループ利得を電圧値で表わすことは一般的であって、引用刊行物の記載に接した当業者が、「前記第２の比較手段と前記第２のチャージポンプとは、前記第１の比較手段と前記第１のチャージポンプの位相差−出力電圧特性より利得が高い」ようにすることは、容易に想到し得るところと認められる。
　
　なお、請求人は、前記補正却下された手続補正書と同日の提出に係る審判請求理由補充書の請求の理由において、引用刊行物のノンオーバーラップ出力位相比較器は「不感帯」を有するものでなく、引用刊行物には本願の特徴である「不感帯」についての認識も記載もない旨主張しているので、以下この点につき検討する。
　引用刊行物の図１１によると、位相誤差が「ノンオーバーラップ幅」よりも大きいときは、第１のチャージポンプ及び第２のチャージポンプからの電流が重畳されているが、「ノンオーバーラップ幅」よりも小さくなるＴ１以降は第２のチャージポンプからの電流が出力されていない。そうすると、第２の比較手段と前記第２のチャージポンプは、位相誤差が「ノンオーバーラップ幅」内の領域では、第２の比較手段への位相差入力があるにもかかわらず第２のチャージポンプから出力がないのであるから、「不感」の領域にあるといい得る。一方で、位相比較器は、デバイスの伝搬遅延により位相差があっても誤差信号が出力されない領域が存在し、これを不感帯と称すること、及び遅延回路を付加してリセット信号を遅延させることによりこの不感帯を回避することができることは、いずれも当業者において周知の事項である（例えば、原審で引用文献２として引用された刊行物の第１３２〜１３６頁参照）。そして、引用刊行物に係る発明の第１の比較手段は遅延回路が介挿され、第２の比較手段は遅延回路が介挿されていないことから、引用刊行物に「不感帯」の直接的な記載がなくても、引用刊行物に接した当業者は、第１の比較手段では不感帯が回避され、第２の比較手段では不感帯が存在しており、それによって図１１のごとき特性になると容易に推測し得るものと認められる。
　
５．むすび
　以上のとおりであるから、本願請求項１に係る発明は引用刊行物に記載された発明に基いて当業者の容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって結論のとおり審決する。