(57)【特許請求の範囲】
【請求項１】
基板と、該基板の上層に積層される３層の感光層であって第１の画素電極層と第１の対向電極層との間に挟まれ赤色光に受光感度を有する第１の感光層及び第２の画素電極層と第２の対向電極層との間に挟まれ緑色光に受光感度を有する第２の感光層及び第３の画素電極層と第３の対向電極層との間に挟まれ青色光に受光感度を有する第３の感光層と、前記基板上に形成され前記感光層に光が入射することで発生した光電荷に応じた信号を読み出す信号読出手段と、前記画素電極層と前記対向電極層との間にパルス幅可変のパルス電圧を印加するパルス電圧印加手段とを備える感度可変型撮像素子を搭載する撮像装置であって、前記パルス電圧印加手段が前記３層の感光層を挟む各々の前記画素電極層と前記対向電極層との間に印加するパルス電圧の時間幅を制御することで前記感度可変型撮像素子から出力される赤色，緑色，青色の画像信号を制御しホワイトバランス調整を行う印加電圧調整手段を備えることを特徴とする撮像装置。
【請求項２】
前記基板が半導体基板であり、前記信号読出手段が、所定位置の画素の前記光電荷を転送するための電荷転送部を有する素子、あるいは、所定位置の画素における前記光電荷に応じた信号を選択的に読み出すための読み出し機構を備える素子を含む請求項１に記載の撮像装置。
【請求項３】
前記基板が可撓性を有することを特徴とする請求項１または請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置に係り、特に、感度を変化させることが可能な感度可変型撮像素子を搭載した撮像装置に関する。
【背景技術】
【０００２】
従来から、撮像素子の感度を最適なものにしようとする試みはいくつかある。特許文献１記載の従来技術では、固体撮像素子の受光部に設けられたカラーフィルタをマイクロアクチュエータで駆動し、カラーフィルタの選択を可能にしている。しかし、撮像素子の感度に関しては触れられていない。
【０００３】
特許文献２記載の従来技術は、カラーフィルタとして、分光透過率が印加電圧に応じて変化する素材を用い、画素毎に感度を変化させることができる様にしている。しかし、カラーフィルタの色の違いに起因する各色間の感度差は少なくできるが、撮像素子の感度を最適なものにするものではない。
【０００４】
特許文献３記載の従来技術は、オンチップレンズをカラーフィルタにより形成し、且つ、各色毎の画素の感度に応じてその画素のオンチップレンズの高さを異ならせることで、各色間の感度差を補正している。また、特許文献４記載の従来技術では、撮像素子の出力ゲインを調整することで、同様の効果を上げている。
【０００５】
しかし、これらの撮像素子は、厳密に言えば撮像素子そのものの感度を変化させるのではなく、撮像素子の受光部前面に設けるカラーフィルタやオンチップマイクロレンズ、あるいは、出力アンプ等で感度を調整するものであり、感度を変えるために付加的な加工が必要で、製造コストが上昇するという問題がある。
【０００６】
また、マイクロレンズで感度を可変するものに関しては、リアルタイム性が無いという問題がある。
【０００７】
上述した従来技術に係る撮像素子は、半導体基板の表面部にフォトダイオードを形成し、光入射によってフォトダイオードに蓄積された光電荷を、信号読出手段（ＣＣＤ型であれば電荷転送路、ＣＭＯＳ型であればＭＯＳトランジスタ回路）で撮像素子の外部に読み出す構成になっている。
【０００８】
しかし、撮像素子には、特許文献５，６，７に記載されている様に、半導体基板の上層に有機層等の光電変換層を積層して光入射量に応じた光電荷を発生させ、これを撮像素子外部に読み出す構成のものも存在する。しかし、従来の有機撮像素子も、撮像素子自体の感度を最適に変化させるものは存在しない。
【０００９】
【特許文献１】特開平５―１１１０３７号公報
【特許文献２】特開平５―２４４６０９号公報
【特許文献３】特開平９―１４８５４９号公報
【特許文献４】特開平９―１６３３８３号公報
【特許文献５】特開昭５８―１０３１６５号公報
【特許文献６】特開昭６４―３００５７５号公報
【特許文献７】特開２００３―３３２５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、有機層等の光電変換層を基板の上層に積層した撮像素子において入射光量に応じて光電変換層で発生する光電荷量を最適に調整し感度調整を行うことができる感度可変型撮像素子を搭載した撮像装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の撮像装置は、基板と、該基板の上層に積層される３層の感光層であって第１の画素電極層と第１の対向電極層との間に挟まれ赤色光に受光感度を有する第１の感光層及び第２の画素電極層と第２の対向電極層との間に挟まれ緑色光に受光感度を有する第２の感光層及び第３の画素電極層と第３の対向電極層との間に挟まれ青色光に受光感度を有する第３の感光層と、前記基板上に形成され前記感光層に光が入射することで発生した光電荷に応じた信号を読み出す信号読出手段と、前記画素電極層と前記対向電極層との間にパルス幅可変のパルス電圧を印加するパルス電圧印加手段とを備える感度可変型撮像素子を搭載する撮像装置であって、前記パルス電圧印加手段が前記３層の感光層を挟む各々の前記画素電極層と前記対向電極層との間に印加するパルス電圧の時間幅を制御することで前記感度可変型撮像素子から出力される赤色，緑色，青色の画像信号を制御しホワイトバランス調整を行う印加電圧調整手段を備えることを特徴とする。
【００１２】
本発明の撮像装置は、前記基板が半導体基板であり、前記信号読出手段が、所定位置の画素の前記光電荷を転送するための電荷転送部を有する素子、あるいは、所定位置の画素における前記光電荷に応じた信号を選択的に読み出すための読み出し機構を備える素子を含むことを特徴とする。
【００１３】
本発明の撮像装置は、前記基板が可撓性を有することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、撮像素子の感度をパルス幅により可変制御可能となり、良好な画像の撮像が可能となる。また、色毎に最適な感度調整が可能なため、ホワイトバランスの良好なカラー画像の撮像が可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態について、図面を参照して説明する。
【００２０】
図１は、本発明の一実施形態に係る撮像装置の一例であるデジタルカメラの機能ブロック構成図である。動画像や静止画像を撮像する本実施形態に係るデジタルカメラは、感度可変型撮像素子１の光入射側に、レンズ２，絞り／シャッタ３，光学ローパスフィルタ４を備えると共に、感度可変型撮像素子１の撮像データを構成するＲ（赤色），Ｇ（緑色），Ｂ（青色）の画像信号を受け取り相関二重サンプリング処理，Ａ／Ｄ変換処理，色分離処理などのアナログ処理を行うアナログ信号処理回路５と、アナログ処理されたデジタルの画像信号を受け取りＲＧＢ／ＹＣ変換処理などの信号処理を行って撮像画像データを生成するデジタル信号処理回路６と、デジタル処理された撮像画像データを表示するモニタ７と、デジタル処理された撮像画像データをＪＰＥＧ形式等の撮像画像データに圧縮する圧縮信号処理回路８と、圧縮された撮像画像データを記録するメモリカード９とを備える。
【００２１】
このデジタルカメラは更に、アナログ信号処理回路５から出力されるＲ，Ｇ，Ｂの画像信号を受信してオートホワイトバランス（ＡＷＢ）処理用に各色信号を積算するＡＷＢ積算回路１０と、アナログ信号処理回路５から出力されるＲ，Ｇ，Ｂの画像信号を受信して自動露出（ＡＥ）処理用に積算し積算結果をデジタル信号処理回路６に出力すると共に積算結果で絞り／シャッタ３を制御するＡＥ積算回路１１と、同じくアナログ信号処理回路５から出力されるＲ，Ｇ，Ｂの画像信号を受信して自動焦点（ＡＦ）処理用に積算しレンズ２のフォーカス位置を調整するＡＦ用積算回路１２とを備える。
【００２２】
本実施形態のデジタルカメラは更に、タイミングジェネレータ１３及び印加電圧調整回路１４を備える。印加電圧調整回路１４は、ＡＷＢ積算回路１０の積算結果により、感度可変型撮像素子１のＲ画素，Ｂ画素の後述する画素電極層／対向電極層間に印加するパルス電圧の時間幅（パルス幅）を調整して感度可変型撮像素子１自体の感度調整を行い、タイミングジェネレータ１３は、ＡＥ用積算回路１１の積算結果を受け取り印加電圧調整回路１４と協働するタイミングで感度可変型撮像素子１の駆動タイミングを感度可変型撮像素子１に出力する。
【００２３】
図１０は、比較のために図示する従来のデジタルカメラの機能ブロック図であり、アナログ信号処理回路の後段に、Ｒ信号用アンプ２１，Ｇ信号用アンプ２２，Ｂ信号用アンプ２３を備え、アンプ２１，２３の増幅ゲインをＡＷＢ積算回路の積算結果で制御し、オートホワイトバランスをとっている。これに対し、本実施形態のデジタルカメラでは、図１で説明した様に、ＡＷＢ積算回路１０の積算結果で感度可変型撮像素子１自体に印加するパルス電圧の時間幅制御を行い、オートホワイトバランスをとる構成になっている。
【００２４】
図２は、本実施形態に係る感度可変型撮像素子１の一部表面模式図である。感度可変型撮像素子１の表面には、多数の画素２５が、図示する例では正方格子状に配列形成されており、各画素２５の底部には、各画素２５で検出したＲ（赤），Ｇ（緑），Ｂ（青）の信号電荷に応じた画像信号Ｒ，Ｇ，Ｂを読み出す信号読出回路２６が形成されている。
【００２５】
本実施形態では、信号読出回路２６は、ＣＭＯＳ型イメージセンサで用いられる３トランジスタ構成の信号読出回路を例として図示しているが、４トランジスタ構成の信号読出回路としても良い。この信号読出回路２６は、１画素当たり３つ設けられ、各信号読出回路がＲ，Ｇ，Ｂの夫々の検出信号を、垂直シフトレジスタ２７，水平シフトレジスタ２８で指定されたとき、アナログ信号処理回路５（図１）に読み出す様になっている。
【００２６】
図３（ａ）は、図２のIII―III線位置における断面模式図であり、ほぼ１．５画素分の断面に相当する。半導体基板３０の表面部所定箇所には、赤色（Ｒ）用の信号電荷蓄積領域となるダイオード部３１が形成され、ダイオード部３１の紙面奥側には、緑色（Ｇ）用の信号電荷蓄積領域となるダイオード部（３２）が形成され、更に紙面の奥側に、青色（Ｂ）用の信号電荷蓄積領域となるダイオード部（３３）が形成される。
【００２７】
半導体基板３０の表面部には、信号読出回路２６のトランジスタの一部を構成するｎ領域３４が形成され、半導体基板３０の表面酸化膜（図示省略）を介して設けられたゲート電極３５に読出電圧が印加されたとき、ダイオード部３１の蓄積電荷がｎ領域３４に移動し、信号読出回路によって感度可変型撮像素子１の外部に読み出される。
【００２８】
信号読出回路２６は、ダイオード部３１の蓄積電荷を読み出すＲ用信号読出回路と、ダイオード部３２の蓄積電荷を読み出すＧ用信号読出回路と、ダイオード部３３の蓄積電荷を読み出すＢ用信号読出回路とが、１画素毎に設けられている。これらの信号読出回路２６は、半導体基板３０の表面に積層された絶縁層３７内に埋設される光遮蔽膜３８によって遮光される。絶縁層３７内では、光遮蔽膜３８の上部に、信号読出回路と図２の垂直シフトレジスタ２７，水平シフトレジスタ２８とを接続する配線４０が敷設される。
【００２９】
絶縁層３７の表面にはＲ用画素電極層４１が積層され、このＲ用画素電極層４１とダイオード部３１とを接続する縦配線４２が立設される。Ｒ用画素電極層４１の上に、赤色光に感度を有する感光層（光電変換層）４３が積層され、その上に透明な対向電極層４４が積層される。
【００３０】
対向電極層４４の上には透明な絶縁層４５が積層され、その上に、透明なＧ用画素電極層４６が積層される。このＧ用画素電極層４６とＧ用ダイオード部３２とを接続する図示しない縦配線（縦配線４２の紙面の奥側：図３（ｂ）の右側の画素の符号４２ｇ参照）が立設される。Ｇ用画素電極層４６の上に、緑色光に感度を有する感光層（光電変換層）４７が積層され、その上に透明な対向電極層４８が積層される。
【００３１】
対向電極層４８の上には透明な絶縁層４９が積層され、その上に、透明なＢ用画素電極層５０が積層される。このＢ用画素電極層５０とＢ用ダイオード部３３とを接続する図示しない縦配線（縦配線４２の紙面の更に奥側）が立設される。Ｂ用画素電極層５０の上に、青色光に感度を有する感光層（光電変換層）５１が積層され、その上に透明な対向電極層５２が積層される。
【００３２】
Ｒ用縦配線４２，Ｇ用縦配線，Ｂ用縦配線は、夫々、該当するダイオード部と画素電極層とを接続し、他の部材とは電気的に絶縁され、また、対向電極層５２の上には、透明な保護膜が積層される（図示せず）。
【００３３】
斯かる感度可変型撮像素子１に被写体からの光が入射すると、入射光の内の青色の波長領域の光がＢ用感光層５１に吸収され、吸収された光量に応じた正孔電子対が発生し、このうち電子がＢ用画素電極層５０から縦配線を通してＢ用ダイオード部３３に流れ込み、蓄積される。
【００３４】
同様に、入射光の内の緑色の波長領域の光は、Ｇ用感光層４７によって吸収され、吸収された光量に応じた正孔電荷対が発生し、このうち電子がＧ用画素電極層４６から縦配線を通ってＧ用ダイオード部３２に流れ込み、蓄積される。
【００３５】
同様に、入射光の内の赤色の波長領域の光は、Ｒ用感光層４３によって吸収され、吸収された光量に応じた正孔電子対が発生し、このうち電子がＲ用画素電極層４１から縦配線４２を通ってダイオード部３１に流れ込み、蓄積される。
【００３６】
光入射によって感光層内で発生する正孔電子対は、この感光層内で再結合する場合がある。そこで、本実施形態の撮像素子では、画素電極層と対向電極層との間にパルス電圧を印加する手段としての配線（この配線はどの様に設けても良く、所望の制御電圧が画素電極層／対向電極層間に印加されれば良い。）を設けておき、この配線を通して、図１に示す印加電圧調整回路１４が、所要パルス幅に制御されたパルス電圧を印加し、画素電極層と対向電極層との間の感光層内に電位勾配が生成される時間幅の制御を行う。
【００３７】
これにより、正孔電子対に電離した電子が画素電極層に、正孔が対向電極層に速やかに移動する時間長が制御され、正孔電子対の再結合が抑制され、撮像素子の感度調整が可能となる。
【００３８】
図４は、感光層を１層だけ不透明基板に積層したときの断面説明図である。図３の説明では、各感光層を、画素電極層と対向電極層との間に挟んだ構造として説明したが、各感光層は、図４に図示する構成とするのが良い。
【００３９】
即ち、薄いアルミニウムによる画素電極層５５の上に正孔ブロックキング層５６をＡｌｑで形成し、その上に、光電変換材料を積層して感光層５７とし、その上に、透明な対向電極層５８をＩＴＯまたはＡｕで形成する。
【００４０】
アルミニウム、光電変換材料、Ａｌｑは夫々真空蒸着で成膜することができる。真空度は１０−４Ｐａ程度が望ましい。画素電極層と対向電極層との間に電圧を印加した際、特に正孔の注入による暗電流が大きいため、Ａｌｑは正孔ブロッキング層として必要である。
【００４１】
正孔ブロッキング層は、電極５５からの正孔注入を防ぎつつ、感光層（光電変換層）５７で発生した電子キャリアを受け取り、それを電極５５まで輸送する働きを行う。また、少ないが感度も持つ。
【００４２】
対向電極層（ＩＴＯ，Ａｕ等）５８は、スパッタや電子ビーム蒸着、イオンプレーティングなどで成膜することができる。感光層５７として有機層を用いた場合、有機層５７の上にＩＴＯ５８を成膜すると、一般にショートにより非常に歩留まりが悪くなるが、１０ｎｍ程度未満の厚みにすると、歩留まりが改善する。
【００４３】
有機層へのダメージが大きい場合には、ＩＴＯより光の透過率は落ちるが、金（Ａｕ）の薄膜を対向電極層５８として用いるのが良い。この場合も１５ｎｍ程度未満の厚さが望ましい。
【００４４】
感光層５７は、厚さが１００ｎｍ程度あれば、アルミ電極層５５からの反射もあり、入射光の９０〜９９％を吸収できる。画素電極層５５と対向電極層５８との間の印加電圧は、通常１Ｖ〜３０Ｖ程度であるが、１５Ｖ程度で最大吸収波長での外部量子効率が２０〜４０％程度、それ以上に電圧を上げると、量子効率は上がるが電極５５からのキャリア注入による暗電流が増加してＳ／Ｎが落ちる。
【００４５】
有機材料による光電変換層５７は、酸素や水分で劣化するため、対向電極層５８（図３では、対向電極層５２）の上に、窒化シリコンなどの封止層が必要である。その際、素子にダメージを与えないように、低ダメージスパッタや低ダメージプラズマＣＶＤなどで封止層を成膜すると良い。
【００４６】
感光層５７の材料として、銅フタロシアニン，ポルフィリン，Ｍｅ−ＰＴＣ，キナクリドンなどがあげられるが、ここではキナクリドンを例としてその特性を説明する。図５は、キナクリドンの構造式であり、図６は、キナクリドンの分光感度特性を示すグラフである。
【００４７】
この図６によれば、キナクリドンは、人間の視感度特性に近い分光特性を持つため、モノクロ感光層として、また、緑色（Ｇ）用の感光層として使用可能である。キナクリドンは、短波長側にも感度ピークを持つが、この短波長側ピークは、レンズ２（図１参照：正確にはレンズに用いられるガラス）が短波長の光を吸収する機能があるため、また、必要であればレンズ２等にコーティングを施すことにより、短波長側ピークは容易にカット可能であり、問題はない。
【００４８】
図７，図８は、図１に示す印加電圧調整回路１４が画素電極層／対向電極層間に印加するパルス電圧の説明図である。図２，図３で説明した感度可変型撮像素子は、半導体基板３０の表面部に形成した信号読出手段を、従来のＣＭＯＳ型イメージセンサと同じトランジスタ構成の信号読出回路で構成したが、信号読出手段を、従来のＣＣＤ型イメージセンサと同じレジスタで構成される電荷転送路（垂直転送路（ＶＣＣＤ），水平転送路（ＨＣＣＤ））で構成しても良い。信号読出手段がトランジスタ回路で構成された感度可変型撮像素子であるか、信号読出手段が電荷転送路で構成された感度可変型撮像素子であるかによって、画素電極層／対向電極層間に印加するパルス幅制御の方法が異なってくる。
【００４９】
図７は、信号読出手段が電荷転送路で構成された感度可変型撮像素子のパルス幅制御の説明図である。ＣＣＤ型の感度可変型撮像素子は、電子シャッタの引き抜きパルス（図示せず）が印加されなくなってから露光が開始される。図示する露光時間の表示は、電子シャッタパルスが印加されなくなってから、各画素の電荷を垂直転送路（ＶＣＣＤ）に転送する転送パルスが印加されるまでの期間を示している。
【００５０】
この露光時間（電子シャッタ「開」期間）中に感光層に光が入射し、正孔電子対が感光層内に発生する。この正孔電子対が発生している期間のうち、パルス電圧が画素電極層／対向電極層間に印加されている期間だけ、感光層内に電位勾配が形成され、この電位勾配によって、正孔は対向電極層の方向に、電子は画素電極層の方向に速やかに移動し、電子が信号電荷蓄積部（ダイオード部３１，３２，３３）に流れることになる。
【００５１】
図８は、信号読出手段がＣＭＯＳトランジスタで構成されたＣＭＯＳ型の感度可変型撮像素子のパルス幅制御の説明図である。ＣＭＯＳ型の場合、ＣＣＤ型と同様のパルス幅制御では、感度を旨く調整することができない。
【００５２】
ＣＭＯＳ型の場合の電子シャッタはローリングシャッタ方式であり、各画素は画面左上の画素から右方向、次行の左側画素から右方向と、順次リセットされ、次に読出パルスが印加されるまでの間が露光期間となる。つまり、ＣＣＤ型の様に各画素が同時に露光される訳ではないため、図７のパルス幅制御を行うと、画面上部と下部で露光時間が異なってしまうことになる。
【００５３】
そこで、ＣＭＯＳ型では、図８に示す様に、電子シャッタ開の期間、パルス電圧のデューティ制御を行い、電子シャッタ開の期間内の所望期間だけ感光層内に電荷勾配が形成される時間の調整すなわち感度調整を行う。
【００５４】
図８では、感光層内に電位勾配が形成される時間を、電子シャッタの１／２に制御する場合を示している。この結果、感度も１／２に制御される。図８では、露光期間の８分の１の幅のパルスを４つ印加して感光層内に電位勾配を形成しているが、これが細かければ細かいほど（クロック単位まで）、撮影された画像が滑らかになる（荒いと、何枚かの画像を重ね合わせたように見えてしまう）。
【００５５】
図９は、本実施形態に係るデジタルカメラが実行するオートホワイトバランス（ＡＷＢ）処理の処理手順を示すフローチャートである。ＡＷＢ処理が開始されると、先ず、ＡＷＢ積算回路１０がＲ，Ｇ，Ｂの各画像信号を積算して積算結果を取得する（ステップＳ１）。次に、Ｒの積算値とＧの積算値とが所定範囲内で等しいか否かを判定し（ステップＳ２）、範囲結果が肯定の場合には、次のステップＳ３に進み、今度は、Ｂの積算値とＧの積算値とが所定範囲内で等しいか否かを判定する。この判定結果が肯定の場合には、このＡＷＢ処理を終了する。
【００５６】
一般的に、カラー画像を撮像した場合、どの様なシーンであっても、その中には赤色Ｒ，緑色Ｇ，青色Ｂが同じだけ含まれるということが前提のため、ステップＳ２，Ｓ３が成立する（Ｒ≒Ｇ≒Ｂ）ということは、この前提を満たすカラー画像が撮像されていると判断でき、このＡＷＢ処理では、印加電圧調整回路１４による調整制御は行わない。
【００５７】
ステップＳ２の判定結果が否定のときは、ステップＳ２からステップＳ４に進み、積算値Ｒ＞積算値Ｇが成立するか否かを判定する。成立する場合には、赤色の感度が高すぎると判定してステップＳ５に進み、Ｒ用感光層４３の画素電極層４１／対向電極層４４間に印加するパルス電圧の印加時間（パルス幅）を低減させ、ステップＳ１に戻る。即ち、フィードバック制御が行われ、リアルタイムに感度調整が行われる（以下同様）。
【００５８】
ステップＳ４の判定結果が否定すなわちカラー画像中の赤色の積算値が緑色の積算値よりかなり少ない場合には、赤色感度が低すぎると判定してステップＳ６に進み、Ｒ用感光層４３の画素電極層４１／対向電極層４４間に印加するパルス電圧の印加時間を増加させ、ステップＳ１に戻る。
【００５９】
ステップＳ３の判定結果が否定のときは、ステップＳ３からステップＳ７に進み、積算値Ｂ＞積算値Ｇが成立するか否かを判定する。成立する場合には、青色の感度が高すぎると判定してステップＳ８に進み、Ｂ用感光層５１の画素電極層５０／対向電極層５２間に印加するパルス電圧の印加時間を低減させ、ステップＳ１に戻る。
【００６０】
ステップＳ７の判定結果が否定すなわちカラー画像中の青色の積算値が緑色の積算値よりかなり少ない場合には、青色感度が低すぎると判定してステップＳ９に進み、Ｂ用感光層５１の画素電極層５０／対向電極層５２間に印加するパルス電圧の印加時間（パルス幅）を増加させ、ステップＳ１に戻る。
【００６１】
以上により、本実施形態の感度可変型撮像素子１を搭載したデジタルカメラでは、赤色画素，緑色画素，青色画素（図２の１画素２５の各色用の部分画素）の各感度を略均一に制御可能となり、良好なカラー画像を撮像することが可能となる。
【００６２】
また、入射光量の全体が少ない暗いシーンを撮像する場合には、デジタルカメラの図示しない操作スイッチを操作して、ＩＳＯ感度を増加させる。これにより、各画素における画素電極層／対向電極層間に印加されるパルス電圧の印加時間が全体的に増加され、各感光層で発生した正孔電子対の再結合による消滅割合が少なくなり、明るくノイズの少ない画像を撮像することが可能となる。
【００６３】
尚、上述した実施形態の感度可変型撮像素子は、信号読出手段として従来のＣＭＯＳ型イメージセンサで用いる３トランジスタ構成や４トランジスタ構成の信号読出回路を用いたが、信号読出手段として、従来のＣＣＤ型イメージセンサで用いるレジスタでなる電荷転送路を用いる構成としても良い。また、信号電荷蓄積部をダイオードで構成したが、キャパシタで信号電荷蓄積部を構成することも可能である。
【００６４】
また、上述した実施形態のデジタルカメラでは、シャッタ３を設けているが、シャッタは撮影画像の時間的同時性を決めるために用いているにすぎず、感度可変型撮像素子の構成によっては必ずしも必要なものではない。例えば、グローバルシャッタと呼ばれる受光電荷を一時的に蓄積できる機構を持ったＣＭＯＳ型の感度可変型撮像素子とすることで、あるいは同時読み出し可能なＣＣＤ型の感度可変型撮像素子とすることで、シャッタは必須でなくなる。
【００６５】
また、上述した実施形態では、半導体基板の上層に感光層を積層する構成の感度可変型撮像素子を説明したが、半導体基板ではなく、ＰＥＴ（ポリエチレンテレフタレート）等の材料で形成した可撓性シートを基板とし、この基板の表面部に、例えば特開平５−１５８０７０号公報に記載されている様な液晶基板のＴＦＴマトリクス等を製造する技術や、有機ＥＬ素子等を製造する技術を用い、信号読出回路を形成することでも良い。
【産業上の利用可能性】
【００６６】
本発明に係る感度可変型撮像素子は、撮像素子自体の感度を可変制御できるため、良好な画像の撮像が可能となり、デジタルビデオカメラやデジタルスチルカメラなど動画像や静止画像を撮像するデジタルカメラに搭載する撮像素子として有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施形態に係るデジタルカメラの機能ブロック構成図である。
【図２】本発明の一実施形態に係る感度可変型撮像素子の一部表面模式図である。
【図３】図２のIII―III線断面模式図である。
【図４】感光層（光電変換膜）積層型の撮像素子の説明図である。
【図５】感光層として用いられる材料の一例であるキナクリドンの構造式を示す図である。
【図６】キナクリドンの分光特性を示すグラフである。
【図７】ＣＣＤ型の感度可変型撮像素子で用いるパルス電圧のパルス幅制御の説明図である。
【図８】ＣＭＯＳ型の感度可変型撮像素子で用いるパルス電圧のパルス幅制御（デューティ制御）の説明図である。
【図９】図１に示すデジタルカメラで実行されるオートホワイトバランス処理の処理手順を示すフローチャートである。
【図１０】従来のデジタルカメラの機能ブロック構成図である。
【符号の説明】
【００６８】
１  感度可変型撮像素子
１０  オートホワイトバランス（ＡＷＢ）用積算回路
１４  印加電圧調整回路
３０  半導体基板
３１，３２，３３  信号電荷蓄積部（ダイオード部）
４１  赤色（Ｒ）用画素電極層
４２  縦配線
４３  赤色（Ｒ）用の感光層
４４  赤色（Ｒ）用の対向電極層
４６  緑色（Ｇ）用の画素電極層
４７  緑色（Ｇ）用の感光層
４８  緑色（Ｇ）用の対向電極層
５０  青色（Ｂ）用の画素電極層
５１  青色（Ｂ）用の感光層
５２  青色（Ｂ）用の対向電極層
【図１】
0004511442.tif 000002
【図２】
0004511442.tif 000003
【図３】
0004511442.tif 000004
【図４】
0004511442.tif 000005
【図５】
0004511442.tif 000006
【図６】
0004511442.tif 000007
【図７】
0004511442.tif 000008
【図８】
0004511442.tif 000009
【図９】
0004511442.tif 000010
【図１０】
0004511442.tif 000011