【手続補正書】
【提出日】平成18年10月24日(2006.10.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力された制御信号および電源電圧に応じた電圧を出力する出力回路と、
前記出力回路による出力電圧と参照電圧との差に基づいて前記制御信号を出力する制御回路と、
前記出力回路と前記制御回路との間のノードと、前記電源電圧との間に、直列接続された位相補償用キャパシタおよび抵抗素子とを有し、
前記抵抗素子は、当該抵抗素子の抵抗値、前記出力回路の内部電流に応じて変動する伝達コンダクタンス、および位相補償用キャパシタのキャパシタンスにより規定される位相特性のゼロ点を消去するように、当該伝達コンダクタンスの変動を検出して当該抵抗素子の抵抗値が制御される
定電圧電源回路。
【請求項２】
電源電圧と出力端子間に接続され、入力された制御信号および前記電源電圧に応じた電圧を出力する出力制御用トランジスタと、
前記出力制御用トランジスタによる出力電圧と参照電圧との差に基づいて前記制御信号を出力する制御回路と、
前記出力制御用トランジスタと前記制御回路との間のノードと、前記電源電圧との間に、直列接続された位相補償用キャパシタおよび抵抗素子とを有し、
前記抵抗素子は、当該抵抗素子の抵抗値、前記出力制御用トランジスタの内部電流に応じて変動する伝達コンダクタンス、および位相補償用キャパシタのキャパシタンスにより規定される位相特性のゼロ点を消去するように、当該伝達コンダクタンスの変動を検出して当該抵抗素子の抵抗値が制御される
定電圧電源回路。
【請求項３】
前記抵抗素子は、前記抵抗素子の抵抗値、および前記伝達コンダクタンスの逆数に応じて、前記位相特性のゼロ点を消去するように、当該抵抗素子の抵抗値が制御される
請求項１または２に記載の定電圧電源回路。
【請求項４】
前記出力制御用トランジスタは、前記電源電圧と出力端子間にソース−ドレインが接続され、ゲートから入力された制御信号および前記電源電圧に応じた電圧を出力し、
前記抵抗素子は、前記出力制御用トランジスタのゲート電圧に基づいて、当該出力制御用トランジスタの伝達コンダクタンスの逆数と等しくなるように、当該抵抗素子の抵抗値が制御される
請求項２に記載の定電圧電源回路。
【請求項５】
前記抵抗素子は、前記電源電圧と前記位相補償用キャパシタとの間に接続され、前記出力制御用トランジスタのゲート電圧に基づいて、当該出力制御用トランジスタの伝達コンダクタンスの逆数と等しくなるように、内部抵抗値が制御されるトランジスタを含む
請求項２に記載の定電圧電源回路。
【請求項６】
前記出力制御用トランジスタのゲートと、前記抵抗素子としてのトランジスタのゲートが接続され、
前記出力制御用トランジスタおよび前記抵抗素子としてのトランジスタの伝達コンダクタンスが等しくなるように、前記抵抗素子としてのトランジスタのデバイスパラメータが設定されている
請求項５に記載の定電圧電源回路。
【請求項７】
前記制御回路から出力される制御信号をバッファして、前記出力制御用トランジスタのゲートに入力するバッファ回路を有し、
前記抵抗素子は、前記バッファ回路を介した前記出力制御用トランジスタのゲート電圧に基づいて、前記位相特性のゼロ点を消去するように、当該抵抗素子の抵抗値が制御される
請求項２に記載の定電圧電源回路。
【請求項８】
前記出力端子と、前記制御回路内部のグランド基準のノードとの間に接続され、ミラー位相補償を行う第２の位相補償用キャパシタを含む
請求項２に記載の定電圧電源回路。
【請求項９】
電源電圧と出力端子間に接続され、ゲートに入力された制御信号に応じた安定化された出力電圧を供給するＰ型ＭＯＳトランジスタと、
出力制御用トランジスタの出力電圧を分圧する分圧回路と、
前記分圧回路による出力電圧の分圧と、参照電圧に基づいて前記制御信号を生成する演算増幅回路と、
前記出力制御用トランジスタと、前記演算増幅回路との間のノードと、前記電源電圧との間に、直列接続された位相補償用キャパシタおよび抵抗素子とを有し、
前記抵抗素子は、当該抵抗素子の抵抗値、負荷に応じて変動する前記Ｐ型ＭＯＳトランジスタの伝達コンダクタンス、および位相補償用キャパシタのキャパシタンスにより規定される位相特性のゼロ点を消去するように、当該伝達コンダクタンスの変動を検出して当該抵抗素子の抵抗値が制御される
定電圧電源回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
前記目的を達成するために、本発明の第１の観点の定電圧回路は、入力された制御信号および電源電圧に応じた電圧を出力する出力回路と、前記出力回路による出力電圧と参照電圧との差に基づいて前記制御信号を出力する制御回路と、前記出力回路と前記制御回路との間のノードと、前記電源電圧との間に、直列接続された位相補償用キャパシタおよび抵抗素子とを有し、前記抵抗素子は、当該抵抗素子の抵抗値、前記出力回路の内部電流に応じて変動する伝達コンダクタンス、および位相補償用キャパシタのキャパシタンスにより規定される位相特性のゼロ点を消去するように、当該伝達コンダクタンスの変動を検出して当該抵抗素子の抵抗値が制御される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明の第１の観点の定電圧電源回路では、抵抗素子は、当該抵抗素子の抵抗値、出力回路の内部電流に応じて変動する伝達コンダクタンス、および位相補償用キャパシタのキャパシタンスにより規定される位相特性のゼロ点を消去するように、当該抵抗素子の抵抗値が制御されるのでゼロ点の影響が減少し、出力回路は安定化した電圧を供給する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
さらに、前記目的を達成するために、本発明の第２の観点の定電圧回路は、電源電圧と出力端子間に接続され、入力された制御信号および前記電源電圧に応じた電圧を出力する出力制御用トランジスタと、前記出力制御用トランジスタによる出力電圧と参照電圧との差に基づいて前記制御信号を出力する制御回路と、前記出力制御用トランジスタと前記制御回路との間のノードと、前記電源電圧との間に、直列接続された位相補償用キャパシタおよび抵抗素子とを有し、前記抵抗素子は、当該抵抗素子の抵抗値、前記出力制御用トランジスタの内部電流に応じて変動する伝達コンダクタンス、および位相補償用キャパシタのキャパシタンスにより規定される位相特性のゼロ点を消去するように、当該伝達コンダクタンスの変動を検出して当該抵抗素子の抵抗値が制御される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
さらに、前記目的を達成するために、本発明の第３の観点の定電圧回路は、電源電圧と出力端子間に接続され、ゲートに入力された制御信号に応じた安定化された出力電圧を供給するＰ型ＭＯＳトランジスタと、出力制御用トランジスタの出力電圧を分圧する分圧回路と、前記分圧回路による出力電圧の分圧と、参照電圧に基づいて前記制御信号を生成する演算増幅回路と、前記出力制御用トランジスタと、前記演算増幅回路との間のノードと、前記電源電圧との間に、直列接続された位相補償用キャパシタおよび抵抗素子とを有し、前記抵抗素子は、当該抵抗素子の抵抗値、負荷に応じて変動する前記Ｐ型ＭＯＳトランジスタの伝達コンダクタンス、および位相補償用キャパシタのキャパシタンスにより規定される位相特性のゼロ点を消去するように、当該伝達コンダクタンスの変動を検出して当該抵抗素子の抵抗値が制御される。