【手続補正書】
【提出日】平成17年12月14日(2005.12.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記オフ伝達パルス信号は第３のオフパルス信号をさらに含み、
前記パルス発生部は、
前記第１のオフパルス信号の出力が基づいている前記他方エッジに基づいて、前記第２のオフパルス信号の出力から所定時間経過後に前記第３のオフパルス信号を出力する、請求項４に記載の駆動回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
次に、パルス発生部３が有する遅延回路３ｈの内部構成について詳細に説明する。遅延回路３ｉの構成及び動作は遅延回路３ｈと同一であるため説明は省略する。図５は遅延回路３ｈの構成を示す回路図である。図５に示すように、遅延回路３ｈは、定電流回路３ｈａと、ｎＭＯＳトランジスタ３ｈｂと、コンデンサ３ｈｃと、インバータ３ｈｄとを備えている。ｎＭＯＳトランジスタ３ｈｂのドレインは、電源電位３３に接続されている定電流回路３ｈａに接続されており、そのソースは、接地電位３２とコンデンサ３ｈｃの一端に接続されている。コンデンサ３ｈｃの他端は、ｎＭＯＳトランジスタ３ｈｂのドレインとインバータ３ｈｄの入力とに接続されている。遅延回路３ｈに入力された信号は、ｎＭＯＳトランジスタ３ｈｂのゲートに与えられ、インバータ３ｈｄの出力が遅延回路３ｈの外部に出力される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
ｎＭＯＳトランジスタ３ｈｂがオフしている場合、つまり入力信号がＬｏｗレベルのとき、コンデンサ３ｈｃには電荷が蓄積されているため、インバータ３ｈｄはＬｏｗレベルを出力する。そして、入力信号がＬｏｗレベルからＨｉｇｈレベルに遷移し、ｎＭＯＳトランジスタ３ｈｂがオフからオンに遷移すると、コンデンサ３ｈｃが放電を開始する。コンデンサ３ｈｃが放電し始めるとインバータ３ｈｄの入力電圧が低下し、しきい値未満になるとインバータ３ｈｄの出力がＬｏｗレベルからＨｉｇｈレベルに遷移する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
その後、入力信号がＨｉｇｈレベルからＬｏｗレベルに遷移し、ｎＭＯＳトランジスタ３ｈｂがオンからオフに遷移すると、定電流回路３ｈａの働きによって一定電流がコンデンサ３ｈｃに流れ込み、コンデンサ３ｈｃへの充電が開始する。コンデンサ３ｈｃに電荷が蓄積され始めるとインバータ３ｈｄの入力電圧が上昇し、しきい値以上になるとインバータ３ｈｄの出力がＨｉｇｈレベルからＬｏｗレベルに遷移する。このように、コンデンサ３ｈｃの容量及びそこに流れる一定電流の大きさによって、遅延回路３ｈでの遅延時間が決定される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
しかし、図８に示す例では、時間ｐｔｄ１経過前に入力信号ＨＩＮＳが再びＬｏｗレベルへ遷移しているので、遅延回路３ｉを構成するコンデンサ３ｈｃ（図５参照）の電位がインバータ３ｈｄのしきい値電圧まで充電されず、遅延回路３ｉの出力はＨｉｇｈレベルに維持されることになる。従ってワンショットパルス発生回路３ｄからワンショットパルスは出力されないので、パルス発生部３はオフパルス信号ｐｏｆｆ２を出力しない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
しかし、図９に示す例では、時間ｐｔｄ２経過前に入力信号ＨＩＮＳがＨｉｇｈレベルへ遷移しているので、遅延回路３ｈを構成するコンデンサ３ｈｃ（図５参照）の電位がインバータ３ｈｄのしきい値電圧まで充電されず、遅延回路３ｈの出力はＨｉｇｈレベルに維持されることになる。従って、ワンショットパルス発生回路３ｂからワンショットパルスは出力されないので、パルス発生部３はオンパルス信号ｐｏｎ２を出力しない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
ここでパルス幅ｐｗ２は、期間ｔｗｄ１以上、つまり信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間以上に設定されている。これによって、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されなくなった後、信号ＯＮＲはＬｏｗレベルに維持され、信号ＯＦＦＲはＬｏｗレベルからＨｉｇｈレベルに遷移する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
以上から、本実施の形態に係る半導体装置６０では、パルス発生部３が、パルス幅ｐｗ２を有するオンパルス信号ｐｏｎ１を出力しており、かかるパルス幅ｐｗ２は、電位ＶＳがある負電位未満になることによって、信号ＯＮＲ，ＯＦＦＲがＬｏｗレベルに固定されている期間ｔｗｄ１以上に設定されている。従って、期間ｔｗｄ１の間、制御部４がオン信号を出力しない場合であっても、信号ＨＩＮの立ち上がりエッジに基づいて、制御部４からオン信号を確実に出力することができる。その結果、信号ＨＩＮの立ち上がりエッジに基づいて、スイッチングデバイス４０を確実に導通することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【０１０６】
遅延回路６ｊはインバータ６ｆの出力を所定時間だけ遅延して出力する。ここで遅延回路６ｊの遅延時間は、遅延回路６ｋの遅延時間よりも長く設定されている。ワンショットパルス発生回路６ｅは遅延回路６ｊの出力に基づいて信号Ｐ６ｅを出力する。３入力のＮＯＲ回路６ｍは信号Ｐ６ｃ，Ｐ６ｄ及びＰ６ｅの否定論理和を演算して出力する。そして、インバータ６ｈはＮＯＲ回路６ｍの出力を反転してオフ伝達パルス信号ＯＦＦＳとして出力する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
以上から、本実施の形態に係る半導体装置６０では、パルス発生部３が、オフパルス信号ｐｏｆｆ１からｐｏｆｆ３を出力している。従って、例えば期間ｔｗｄ２が想定した期間より長くなったときには、オフパルス信号ｐｏｆｆ１及びｐｏｆｆ２が期間ｔｗｄ２に出力されることで制御部４からオフ信号が出力されない可能性があるが、本実施の形態においては、オフパルス信号ｐｏｆｆ３によって信号ＨＩＮの立ち下がりエッジに基づいて、制御部４からオフ信号を確実に出力することができる。その結果、信号ＨＩＮの立ち下がりエッジに基づいて、スイッチングデバイス４０を確実に非導通にすることができ、さらに信頼性の高い制御をすることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
また、パルス発生部３のオン伝達パルス信号を出力する部分を、実施の形態２あるいは実施の形態３に示した構成にしてもよい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
実施の形態５．
高電位側のスイッチングデバイス４０と低電位側のスイッチングデバイス４２が同時に導通状態となるアーム短絡を生じないように、同時に非導通とする時間（デッドタイム）が通常設けられている。従って予め設定されたデッドタイム内にスイッチングデバイス４０を非導通にできなかったときは、スイッチングデバイス４０とスイッチングデバイス４２が共に導通するアーム短絡を生じる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正の内容】
【０１１８】
そこで、本実施の形態に係る発明では、実施の形態４に記載の半導体装置６０において、オフパルス信号ｐｏｆｆ１からｐｏｆｆ３が出力される間隔をデッドタイムより短く設定する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正の内容】
【０１１９】
このように設定することで、例えばオフパルス信号ｐｏｆｆ１及びｐｏｆｆ２により、スイッチングデバイス４０を非導通に出来なかったときでも、オフパルス信号ｐｏｆｆ３により、確実にスイッチングデバイス４０をデッドタイム内に非導通にすることができる。従って、スイッチングデバイス４０とスイッチングデバイス４２が同時に導通するアーム短絡を生じないようにすることができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１２１
【補正方法】変更
【補正の内容】
【０１２１】
【図１】本発明の実施の形態１に係る半導体装置６０の構成を示すブロック図である。
【図２】本発明の実施の形態１に係るパルス発生部３の構成を示すブロック図である。
【図３】本発明の実施の形態１に係るワンショットパルス発生回路３ａの動作を示す図である。
【図４】本発明の実施の形態１に係るワンショットパルス発生回路３ａの構成を示す回路図である。
【図５】本発明の実施の形態１に係る遅延回路３ｈの構成を示す回路図である。
【図６】本発明の実施の形態１に係るパルス発生部３の動作を示す図である。
【図７】本発明の実施の形態１に係るインターロック回路１０の構成を示す回路図である。
【図８】本発明の実施の形態１に係る半導体装置６０の動作を示すタイミングチャートである。
【図９】本発明の実施の形態１に係る半導体装置６０の動作を示すタイミングチャートである。
【図１０】本発明の実施の形態２に係るパルス発生部３の構成を示すブロック図である。
【図１１】本発明の実施の形態２に係るワンショットパルス発生回路４ａの動作を示す図である。
【図１２】本発明の実施の形態２に係る半導体装置６０の動作を示すタイミングチャートである。
【図１３】本発明の実施の形態３に係るパルス発生部３の構成を示すブロック図である。
【図１４】本発明の実施の形態３に係る半導体装置６０の動作を示すタイミングチャートである。
【図１５】本発明の実施の形態４に係るパルス発生部３の構成を示すブロック図である。
【図１６】本発明の実施の形態４に係る半導体装置６０の動作を示すタイミングチャートである。