Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成18年9月13日(2006.9.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基板上に熱硬化性樹脂膜を硬化温度より低い温度で形成する工程；該樹脂膜上に撥水性樹脂層を物理的蒸発成膜法にて形成する工程；および該撥水性樹脂層が形成された基板を加熱処理する工程を包含する、撥水性樹脂膜の形成方法。
【請求項２】  前記撥水性樹脂がフッ素樹脂である、請求項１に記載の方法。
【請求項３】  インクジェットヘッドのノズル周縁に熱硬化性樹脂膜を硬化温度より低い温度で形成する工程；該樹脂膜上に撥水性樹脂層を物理的蒸発成膜法にて形成する工程；および該撥水性樹脂層が形成されたインクジェットヘッドを加熱処理する工程を包含する方法で形成された、インクジェットヘッド。
【手続補正書】
【提出日】平成18年8月7日(2006.8.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】明細書
【発明の名称】地すべり防止用抑止杭の抑止力アップ方法
【特許請求の範囲】
【請求項１】
鋼管杭（６）の内外周に鉄筋（８）等の突起物を溶接、または製造段階で取付け、鋼管杭（６）の下端には鋼製の底蓋（１０）を溶接して、その鋼管杭（６）を大口径ボーリング孔（５）へ建込む。建込んだ鋼管杭（６）は所定の方向や深さに調整して地表に仮止めする。そうして、鋼管杭（６）の内外側へ注入モルタル（７）等をポンプで口元まで充填する。モルタル（７）等の養生後、硬化したモルタル等の上をサンダー等で整形し鋼管杭（６）の上端面に合わせ鋼製の天蓋（９）を鋼管杭上端へ溶接する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、地すべりや崖崩れ等の斜面崩壊防止の抑止杭に関する。
【０００２】
【従来の技術】
抑止杭は図１・図２に示すように、大口径ボーリングですべり面を貫通して安定した不動地盤まで削孔し、鋼管杭やＨ鋼杭を建込み、地すべり等の移動土塊を杭の持つセン断及び曲げ強度で抑止するものである。また、杭の内側や外周へ注入モルタルまたはコンクリートをポンプ等で充填する。
【０００３】
【発明が解決しようとする課題】
しかし、これまでの地すべりの抑止杭には以下の課題が残されている。それは、地すべり活動を鋼管杭で抑止する場合、とうぜん事前に安定解析を行い必要抑止力を試算する。だが、鋼管を抑止杭として採用する場合に鋼管の内側および外周に充填するモルタルやコンクリートの強度は、試算条件には全く見積もられない。その理由は、地すべりの移動土塊が活動すると抑止杭は谷側に曲がり、山側（Ａ）に引張り力が働き、谷側（Ｂ）には圧縮力が働く。一般に、硬化したモルタルやコンクリートは、圧縮に強く、引張りに弱いことはよく知られている。その強度差は、圧縮強度の約１／１０〜１２とされている。従って、モルタルやコンクリート材の強度は、引張りを受け強度を失うので試算条件に見積もられない。そして、杭周囲のモルタルは地山と馴染み持たせる目的で充填し、鋼管杭の内側に中詰めするモルタルやコンクリートは、鋼管の防食目的で充填し、また充填されたモルタル等の品質には不安があった。鋼材に比べモルタル等の価格は安いがなんとも不経済な話である。
【０００４】
本発明は、上記課題を鑑みて色々検討や実験を重ねてきた。そして、鋼管杭の抑止力アップ手段として、鋼材に比べると価格の安いモルタル及びコンクリートの保有する強度を最大限に利用し、ボーリングの削孔深さ及び口径を縮小し、施工費の大幅縮減を図る経済的な地すべり抑止技術を提供するものである。
【０００５】
【課題を解決するための手段】
地すべり抑止杭の鋼管杭における課題をもう一度振りかえり考えてみる。地すべりの移動土塊が活動すると鋼管杭は、その推力で主に不動地盤から上は谷側へ曲がる。それと同時に鋼管内の硬化したモルタル等は山側に引張りを受け圧裂亀裂が入り強度が失われる。つまり、抑止杭に推力が作用した時にその推力を鋼管内に詰められたモルタル等が、受け止める力なり、変形を阻止する方法があるなら課題は解決される。
【０００６】
本発明は、硬化したモルタル等の持つ特性を生かし、鋼管杭の抑止力を以下の方法でアップするものである。
【０００７】
鋼管杭（６）の内外周に鉄筋（８）等の突起物を溶接、または製造段階で取付け、鋼管杭（６）の下端には鋼製の底蓋（１０）を溶接して、その鋼管杭（６）を大口径ボーリング孔（５）へ建込む。建込んだ鋼管杭（６）は所定の方向や深さに調整して地表に仮止めする。そうして、鋼管杭（６）の内外側へ注入モルタル（７）等をポンプで口元まで充填する。モルタル（７）等の養生後、硬化したモルタル等の上をサンダー等で整形し鋼管杭（６）の上端面に合わせ鋼製の天蓋（９）を鋼管杭上端へ溶接する。
【０００８】
【作用】
地すべり活動で鋼管杭（６）に力が加わり杭は変形しようとするが、その力（杭は山側に働く引張り力および谷側に働く圧縮）は、鋼管杭（６）の内外周へ溶接された鉄筋（８）から⇒充填されたモルタル（７）等から⇒孔壁を介して地山（２）に伝達される。しかし、硬化したモルタル（７）等は圧縮力に強いく、特に、鋼管杭（６）両端は蓋（９・１０）で閉塞されているので力の逃げ場がない。また、杭外周の鉄筋（８）から伝達される力は地山（２）に分散吸収される。
【０００９】
【発明の実施の形態】
本発明の実施の形態を実施例のもとづき図面を参照して説明する。
地すべり防止用鋼管杭の内外周への鉄筋溶接加工と杭両端へ蓋を溶接した断面図である。鋼管杭（６）の内外周に鉄筋（８）等の突起物を溶接、または製造段階で取付け、鋼管杭（６）の下端には鋼製の底蓋（１０）を溶接して、その鋼管杭（６）を大口径ボーリング孔（５）へ建込む。建込んだ鋼管杭（６）は所定の方向や深さに調整して地表に仮止めする。そうして、鋼管杭（６）の内外側へ注入モルタル（７）等をポンプで口元まで充填する。モルタル（７）等の養生後、硬化したモルタル等の上をサンダー等で整形し鋼管杭（６）の上端面に合わせ鋼製の天蓋（９）を鋼管杭上端へ溶接する。
【００１０】
【発明の効果】
鋼管杭の水平載荷試験を実施したところ、本発明の加工を施した鋼管杭の変位は、従来条件の杭に対し非常に小さかった。すなわち、鋼管杭内外周へ鉄筋を付けたり、杭両端を閉塞することにより、鋼管杭の抑止力アップが図れた。
【図面の簡単な説明】
【図１】地すべり防止用鋼管杭を設置した全体断面図
【図２】地すべり防止用鋼管杭を設置した拡大断面図
【図３】地すべり防止用鋼管杭の内外周への鉄筋溶接加工と杭両端へ蓋を溶接した断面図
【符号の説明】
１，地表
２，すべり移動土塊
３，すべり面
４，不動地盤
５，ボーリング孔及び孔壁
６，鋼管杭
７，注入モルタルまたはコンクリート
８，鉄筋
９，天蓋
１０，底蓋
１１，すべり土塊の移動方向（推力）
１２，引張り力
１３，圧縮力
Ａ，引張り側
Ｂ、圧縮側
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【書類名】図面
【図１】
2003184099.tif 000001
【図２】
2003184099.tif 000002
【図３】
2003184099.tif 000003
【手続補正書】
【提出日】平成18年7月3日(2006.7.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上位システムからディスクに格納したデータを再生する要求を受け取るステップと、
前記ディスクから前記データを再生するステップと、
前記データのエラー有無を調べるステップと、
前記データにエラーがあったとき、エラー訂正処理を行うステップと、
前記データに、リトライを実行するステップと、
前記実行されたリトライ数が、予め設定されたリトライ数に達したとき、前記データを構成する単位データ毎のエラーの有無を示すエラー情報を作成するステップと、
前記エラー情報と前記データとを前記上位システムに送信するステップと、を有する磁気ディスク装置の再生エラー訂正方法。
【請求項２】
前記エラー情報は、前記データの前又は後に付加される請求項１に記載の再生エラー訂正方法。
【請求項３】
前記エラー情報は、ビットマップ状態で作成される請求項２に記載の再生エラー訂正方法。
【請求項４】
前記予め設定されたリトライ数は、単位時間当たりのリトライ数として設定される請求項１に記載の再生エラー訂正方法。
【請求項５】
前記予め設定されたリトライ数は、前記要求毎に設定された単位時間当たりのリトライ数として設定される請求項１に記載の再生エラー方法。
【請求項６】
前記単位時間は、前記データが再生される前記ディスクの回転待ち時間を超えない時間である請求項４又は請求項５に記載の再生エラー訂正方法。
【請求項７】
データを記録するディスクと、
上位システムの要求に応じて前記ディスクから前記データを読み出し、前記データにエラーがあったときにリトライを実行する制御装置と、
前記上位システムと前記制御装置とを接続する第一の接続インターフェースと、
前記制御装置と前記ディスクとを接続する第二の接続インターフェースとを有し、前記制御装置は、予め設定されたリトライ数を格納するテーブルと、実行されたリトライ数を格納するメモリと、前記予め設定されたリトライ数と前記実行されたリトライ数とを比較する比較器と、前記比較結果を入力するコントローラと、を有するディスク装置。
【請求項８】
前記比較結果が、前記実行されたリトライ数が前記予め設定されたリトライ数に達したことを示すとき、前記制御装置は、エラー情報を作成し、前記エラー情報と前記データとを前記上位システムに送信する請求項７に記載のディスク装置。
【手続補正書】
【提出日】平成18年3月31日(2006.3.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ波長の垂直空洞表面発光レーザー（ＶＣＳＥＬｓ）のアレイを組み立てるための方法であって、
基板上に、下方ＤＢＲ及び活性領域を含む下部ＶＣＳＥＬ層構造を成長させるステップと、
ｎ対のエッチング停止層を成長させるステップと、
２つのレーザーが異なるキャビティ長を有することになるように、少なくとも２つのレーザーが異なる数のエッチング停止層のエッチング対を有するように前記ｎ対のエッチング停止層に選択的にパターン形成を施し、除去するステップと、
前記ｎ対のエッチング停止層の全てがパターン形成されるまでパターン形成ステップを繰り返すステップと、
上方ＤＢＲ及び接触層を含む上部ＶＣＳＥＬ層構造を成長させるステップと
を含む垂直空洞表面発光レーザー・アレイの組立方法。
【請求項２】
前記ｎ対のエッチング停止層を成長させるステップが、
２つのエッチング停止層のうち第１の層を成長させる段階と、
２つのエッチング停止層のうち第２の層を成長させる段階と、
層が所望の数成長するまで２つのエッチング停止層の第１および第２の層を成長させることを繰り返す段階とを含み、
前記２つのエッチング停止層の各々について、特定のエッチング液によって、前記２つのエッチング停止層の一方の層のエッチング速度を他方の層のエッチング速度より速くする
請求項１に記載のアレイの組立方法。
【請求項３】
２つのエッチング停止層のうちの一方は、ＡｌＧａＡｓであり、他方は、ＩｎＧａＰである請求項２に記載のアレイの組立方法。
【請求項４】
２つのエッチング停止層のうちの１つは、ＩｎＧａＡｓＰ、ＧａＡｓ、ＩｎＰを含む群から選択される請求項２に記載のアレイの組立方法。
【手続補正書】
【提出日】平成18年2月24日(2006.2.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】半導体基板において、隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの第１の層を通り前記半導体基板内に達する分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、前記分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、前記第２の層の凹所及び前記分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所内の第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記分離トレンチ内に第１の材料を残しつつ、前記インプロセス・ウェーハを少なくとも第１の層まで全面的に平坦化するステップと、
を有する方法。
【請求項２】前記インプロセス・ウェーハを少なくとも第１の層までの全面的に平坦化するステップの後に、前記第１の層を取り除くステップをさらに有する、請求項１に記載の方法。
【請求項３】前記分離トレンチに隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項１に記載の方法。
【請求項４】半導体基板において、隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの第１の層を通り前記半導体基板に達する複数の分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、対応する分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、前記第２の層の凹所及び分離トレンチと整列した凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所の少なくとも１つに第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記少なくとも１つの第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記分離トレンチ内に第１の材料を残しつつ、前記インプロセス・ウェーハを少なくとも第１の層まで全面的に平坦化するステップと、
を有する方法。
【請求項５】前記インプロセス・ウェーハを少なくとも第１の層までの全面的に平坦化するステップの後に、前記第１の層を取り除くステップをさらに有する、請求項４に記載の方法。
【請求項６】前記分離トレンチの間に隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項４に記載の方法。
【請求項７】半導体基板において、それぞれが隣接する半導体デバイス領域を分離する働きをする分離トレンチを形成するための方法であって、
インプロセス・ウェーハの複数の第１の層を通り前記半導体基板に達する複数の分離トレンチをエッチングで形成するステップと、
前記第１の層の上および前記複数の分離トレンチ内に第１の材料の第２の層を堆積させ、該第２の層の外側表面に、それぞれが複数の分離トレンチのうちの対応する１つと整列した複数の凹所をもつ形状を形成するステップと、
前記第２の層の上に第２の材料の第３の層を堆積させ、該第３の層の外側表面に、それぞれが前記第２の層の複数の凹所及び前記分離トレンチのうちの対応する１つと整列した複数の凹所をもつ形状を形成するステップと、
前記第３の層を堆積するステップの後に、前記第２の層の凹所のうちの少なくとも１つの凹所に第２の材料を残しつつ、前記インプロセス・ウェーハの外側表面に沿って少なくとも第２の層まで全面的に平坦化するステップと、
前記平坦化するステップの後に、前記少なくとも１つの第２の層の凹所から第２の材料を取り除くステップと、
前記取り除くステップの後に、前記複数の分離トレンチのそれぞれに第１の材料を残しつつ、前記インプロセス・ウェーハを前記複数の第１の層の少なくとも１つまで全面的に平坦化するステップと、
を有する方法。
【請求項８】前記インプロセス・ウェーハを前記複数の第１の層の少なくとも１つまで全面的に平坦化するステップの後に、前記複数の第１の層のうち少なくとも１つの層を取り除くステップをさらに有する、請求項７に記載の方法。
【請求項９】前記分離トレンチの間に隣接して半導体デバイス・コンポーネントを形成するステップをさらに有する、請求項７に記載の方法。
【手続補正書】
【提出日】平成18年3月23日(2006.3.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】  同調周波数を選択する操作が可能なコマンダブル回路（１４、１５）と、データバイトとこれらデータバイトの中でユーザによる入力周波数に対応するディバイダ比Ｎを表すバイトとを受信する操作が可能なバスインタフェース（２１）とを含むビデオブロードキャスト信号を受信するためのチューナにおいて、
前記バスインタフェースから受信したディバイダ比Ｎの値と、レジスタ（２４）内に記憶された値とを比較する操作が可能なＮディバイダコンパレータ（２３）を更に含んでおり、該コンパレータは、同調周波数を選択する前記コマンダブル回路に送るべき制御バイト及びデータバイトを出力する操作が可能なものであることを特徴とするチューナ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】  前記レジスタ（２４）は、カスタマイズされた設計Ｎ値における予め決められた周波数帯域区分を含み、前記Ｎディバイダコンパレータ（２３）が、周波数帯域切換を操作する比較結果に依存して制御バイト及びデータバイトを出力し、自動的及び全機能的な周波数シンセサイザチューニングを達成するために前記コマンダブル回路を制御することができるようにすることを特徴とする請求項１に記載のチューナ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】  チューニング操作を達成するために、ユーザ所望の周波数に対応する前記ディバイダ比Ｎしか必要としないことを特徴とする請求項１又は２に記載のチューナ。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
テレビジョン受信器への入力段として、チューナは、所望の信号を選択し且つ他の全ての信号を除外するという主な役割を提供する。チューナは、一般に６ＭＨｚチャネルに対して９ＭＨｚ通過帯域を提供する。この通過帯域は、通常、４つの同調回路によって達成される。それは、アンテナ入力及びＲＦ増幅器の間に配置された単一同調入力フィルタと、ＲＦ増幅器及びミキサ段の間に配置された二重同調帯域通過フィルタと、ミキサの出力における単一同調中間周波数（ＩＦ）回路とである。最初の３つは、インダクタンス、キャパシタンス又はそれらの両方を変化させることによって所望のチャネルに周波数選択をする。これら段の間の帯域である、ＶＨＦ、ＵＨＦ又は超帯域の区分は、規格化されておらず、チューナの各メーカによって異なる。ミキサ出力は、常に、受信されたブロードキャスト信号の規格に従って、４５．７５又は３８．９ＭＨｚのＩＦ周波数に同調される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
可変キャパシタは、通常、可変キャパシタンスダイオードとして構成され、そのキャパシタンス値は、それらに与えられた制御同調電圧（Ｖｔ）によって決定される。結果として同じ制御電圧が同じチューニング状態になるために、チューナは、それぞれの制御電圧のデジタル表示を記憶するために信頼されるデジタル技術において公知である。そのデジタル表示を、所望のブロードキャスト周波数にチューナを同調させるキャパシタンス値を急速に確立するように、とり出すことができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
本発明の一実施形態によれば、ビデオブロードキャスト信号を受信するためのチューナが提供され、該チューナは、同調周波数を選択する操作が可能なコマンダブル回路を含んでおり、そのチューナは、データバイトとこれらデータバイトの中でディバイダ比Ｎ及びアドレスバイトを表すバイトとを受信する操作が可能なバスインタフェースを含んでおり、前記バスインタフェースから受信されたバイトは、バスインタフェースから受信されたディバイダ比Ｎの値と、レジスタ内に記憶された値とを比較する操作が可能なＮディバイダコンパレータを介して処理可能であり、該コンパレータは、同調周波数を選択するチューナのコマンダブル回路に送るべき制御バイト及びデータバイトを出力する操作が可能なものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
図２に表されたように、任意のＦＳＴチューニングシャーシの既存のソフトウエアからのデータが、正確なアドレスバイト情報と共に、且つデータの２ディバイダデータバイト１及び２の間で、バスインタフェース２１の入力で受信されると、ディバイダデータバイト１及び２は、カスタマイズされた帯域区分プロトコルと比較し、リファレンスディバイダ要素を予め規定する、Ｎディバイダコンパレータ２３に転送される。カスタマイズされたプロトコルは、レジスタ又はメモリ２４内に記憶される。コンパレータ２３の出力は、チューナ集積回路３１の内部で、データ制御及び入出力ポート２２へ、以下の出力情報を提供する。
ａ）周波数帯域切換（通常＞２帯域切換）及び出力ポート情報
ｂ）周波数Ｎディバイダ値
ｃ）それ自身発生する制御バイト情報
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
アドレスバイトについて、４つのＩ２Ｃバスがハードウェアピンによって選択できるために、ソフトウエアの互換性は問題とならない。確認機能は同じままである。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
ＵＴＳチューナは、論理Ｎディバイダコンパレータ（２３）と、カスタマイズされた設計Ｎ値（表３）における予め決められた周波数帯域区分に記憶されたレジスタ（２４）とを有する。Ｎディバイダ値（前述のようにバイト２及び３）の形式の受信された周波数情報は、「予め決められたＮ」値と比較されるべきである。該コンパレータは、自動的に特別なチューナハードウェア設計に従って、ポート出力と制御機能とを出力する操作が可能となり、正しい周波数帯域切換（例えば表３の帯域１、帯域２及び帯域３）を行い、全機能的な周波数シンセサイザチューナを達成するために、チューナ回路の残りの回路を制御する。
【手続補正書】
【提出日】平成18年3月13日(2006.3.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  位相ロック・ループ（１１００）において用いる差分信号を生成する改善された位相検出装置（５００）であって、前記位相検出装置（５００）は、各々がリセット入力（５２０，５２４）と出力（５２２，５２６）とを有する第１格納回路（５０２）および第２格納回路（５０４）を有し、前記第１格納回路（５０２）は基準クロック信号を受信するよう構成されるクロック入力（５２８）を有し、前記第２格納回路（５０４）は可変クロック信号を受信するよう構成されるクロック入力（５３０）を有する装置であって：
前記第１格納回路（５０２）の前記出力（５２２）に結合され、前記第１格納回路（５０２）からの第１出力信号に応答してアップ電流を提供する第１チャージ・ポンプ（５０６）；
前記第１格納回路（５０２）の前記出力（５２２）に結合され、前記第１格納回路（５０２）からの前記出力信号に応答して遅延された出力信号を生成する第１遅延回路（５１２）；
前記第２格納回路（５０４）の前記出力（５２６）に結合され、前記第２格納回路（５０４）からの第２出力信号に応答してダウン電流を提供する第２チャージ・ポンプ（５０８）；
前記遅延された出力信号と前記第２出力信号とを合成してリセット信号を生成する回路（５１０）；および
前記リセット信号を遅延させて遅延されたリセット信号を生成する第２遅延回路（５１４）であって、前記第１格納回路のリセット入力（５２０）と前記第２格納回路のリセット入力（５２４）とに結合される前記第２遅延回路（５１４）；
を具備することを特徴とする位相検出装置（５００）。
【請求項２】  前記第１格納回路（５０２）および前記第２格納回路（５０４）が、高論理レベルに結合されるデータ入力（５３２，５３４）を有するＤ型フリップフロップ回路によってそれぞれ構成されることを特徴とする請求項１記載の位相検出装置（５００）。
【請求項３】  前記遅延されたリセット信号が前記第１格納回路のリセット入力（５２０）と前記第２格納回路のリセット入力（５２４）とに実質的に同時に提供されることを特徴とする請求項１記載の位相検出装置（５００）。
【請求項４】  前記第１遅延回路（５１２）が：
前記第１格納回路（５０２）から前記第１出力信号を受信し、それに応答して第１被刻時信号を生成する第１被刻時回路（１００２）；
前記第１被刻時信号を遅延して遅延された第１信号を生成する第１遅延素子（１００４）；
前記第１格納回路（５０２）から前記第１出力信号の反転信号を受信し、それに応答して第２被刻時信号を生成する第２被刻時回路（１００６）；
前記第２被刻時信号を遅延して遅延された第２信号を生成する第２遅延素子（１００８）；
前記遅延された第１信号と前記遅延された第２信号とに応答してリセット信号を生成する第１合成回路（１０４８）であって、前記第１被刻時回路（１００２）と前記第２被刻時回路（１００６）とが前記リセット信号に応答して初期条件にリセットされる第１合成回路（１０４８）；および
前記遅延された第１信号と前記遅延された第２信号の合成に応答して、前記遅延された出力信号を生成する第２合成回路（１０１６）；
を具備することを特徴とする請求項１記載の位相検出装置（５００）。
【請求項５】  位相差を検出し、位相差信号を生成する方法であって：
基準クロック信号と可変クロック信号を受信する段階；
前記基準クロック信号に応答して第１出力信号を生成する段階；
前記可変クロック信号に応答して第２出力信号を生成する段階；
前記第１出力信号を遅延して遅延された第１出力信号を生成する段階；
前記第２出力信号および前記遅延された第１出力信号に応答してリセット信号を生成する段階；
前記リセット信号に応答して前記第１出力信号および前記第２出力信号をリセットする段階；および
前記第１出力信号および前記第２出力信号に応答して前記位相差信号を生成する段階；
を具備することを特徴とする方法。
【請求項６】  前記第１出力信号に応答して前記位相差信号としてアップ電流を生成し、前記第２出力信号に応答して前記位相差信号としてダウン電流を生成する段階をさらに具備することを特徴とする請求項５記載の方法。
【手続補正書】
【提出日】平成18年2月20日(2006.2.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  ディジタル−アナログ電流変換器の出力振幅がディジタルデータワードの値に依存すると共に前記出力振幅の範囲が各変換器に供給されるバイアス電流の値に依存する、ディジタル−アナログ電流変換器を含む回路配置において、
被制御バイアス電流を発生するための少なくとも１個の回路を該バイアス電流の値を少なくとも第１データワードに依存して変えることができるように用立てておき、
前記ディジタル−アナログ電流変換器のうちの少なくとも１個を出力振幅範囲設定用の回路に関連付け、該出力振幅範囲設定用回路に前記被制御バイアス電流の１つが供給されて、前記出力振幅範囲設定用回路がこれに関連するディジタル−アナログ電流変換器用の加重バイアス電流を供給し、
前記被制御バイアス電流の１つが前記ディジタル−アナログ電流変換器のうちの、前記出力振幅範囲設定用の回路に関連しないディジタル−アナログ電流変換器に供給され、
前記出力振幅範囲設定用の回路にて、これらの回路に供給される被制御バイアス電流を関連する第２データワードに依存して変えて該バイアス電流が関連するディジタル−アナログ電流変換器に供給される加重バイアス電流となるようにしたこと特徴とするディジタル−アナログ電流変換器を含む回路配置。
【請求項２】  前記被制御バイアス電流発生用の回路が演算増幅器を含み、該増幅器の非反転入力端子に比較電圧が供給され、且つ前記演算増幅器が供給する出力信号に依存して前記被制御バイアス電流及び基準電流が発生され、該基準電流が基準抵抗を経て流れて、前記演算増幅器の反転入力端子に結合される電圧降下を発生し、切り換え自在の加重電流を前記基準電流に重畳可能にして、好ましくは等しい被制御バイアス電流を第１制御データワードに依存して制御し得るようにしたことを特徴とする請求項１に記載の回路配置。
【請求項３】  ＭＯＳ電流ミラーを設け、これらの電流ミラーの加重出力電流を前記第１制御デターワードに依存してＭＯＳトランジスタにより切り換え可能としたことを特徴とする請求項２に記載の回路配置。
【請求項４】  前記第１制御データワードに依存して切り換え可能な加重電流を同じ極性及び／又は異なる極性で基準電流に重畳し得るようにしたこと特徴とする請求項２又は３に記載の回路配置。
【請求項５】  前記出力振幅範囲設定用の回路にて、受信される被制御バイアス電流がＭＯＳ電流ミラーに供給され、該電流ミラーにおける出力トランジスタが前記被制御バイアス電流を不変のままで供給し、前記電流ミラーに含まれる他の出力トランジスタが関連する第２制御データーワード及び関連するＭＯＳトランジスタに依存して切り換え可能な加重電流を供給し、これらの加重電流が前記被制御バイアス電流に重畳されて、前記加重バイアス電流を形成し、該加重バイアス電流が前記ぞれぞれの関連するディジタルーアナログ電流変換器に供給されるようにしたことを特徴とする請求項１に記載の回路配置。
【請求項６】  前記ディジタル−アナログ電流変換器の各々に前記出力振幅範囲設定用の回路を関連付け、且つ前記被制御デバイス電流が等しい値を有するようにしたことを特徴とする請求項１に記載の回路配置。
【請求項７】  前記被制御デバイス電流発生用回路に供給される前記第１制御データワードが、前記基準電圧及び／又は基準抵抗の値が公称値からずれているために、前記被制御バイアス電流の値が公称値からずれる場合に、これら被制御バイアス電流の値を補正する働きをするようにしたことを特徴とする請求項１に記載の回路配置。
【請求項８】  前記ディジタル−アナログ電流変換器又はこれらの変換器に関連付けられる前記出力振幅範囲設定用の回路に関連付ける前記第２制御データーワードが前記ディジタルーアナログ電流変換器によって変換されるデータ形式に関連する振幅範囲を設定する働きをするようにしたことを特徴とする請求項１に記載の回路配置。
【請求項９】  前記ディジタル−アナログ電流変換器又はこれらの変換器に関連付けられる前記出力振幅範囲設定用の回路に関連付ける前記第２制御データーワードを、関連するディジタルーアナログ電流変換器が該変換器の後方に配置した抵抗間に、ビデオのＲＧＢ信号を処理する場合には１Ｖの電圧スウィングを、ビデオのＹ／Ｃ信号を処理する場合には１．１６Ｖの電圧スウィングを、ビデオのＣＶＢＳ信号を処理する場合には１．２３Ｖの電圧スウィングを発生するように選択したことを特徴とする請求項８に記載の回路配置。
【請求項１０】  画像信号のアナログ−ディジタル変換への請求項１〜９のいずれか一項に記載の回路配置の利用法。
【手続補正書】
【提出日】平成18年4月19日(2006.4.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多段並列デジタル・アナログ変換器（ＤＡＣ）装置であって、
第１の基準電圧と、
第２の基準電圧と、
前記第１の基準電圧と前記第２の基準電圧の間に並列に接続された複数の抵抗器列ベースのＤＡＣと
を具備する多段並列デジタル・アナログ変換器装置であって、前記ＤＡＣはそれぞれ、
前記第１の基準電圧と前記第２の基準電圧の間に直列に結合され、複数のサブセットに分割される複数の抵抗器と、
前記複数のサブセットのそれぞれの間に配置される各ＤＡＣノードと、
それぞれが、任意の所与のＤＡＣにおける前記ＤＡＣノードの異なる１つに対応するが、前記複数のＤＡＣ同士の対応するノードでは同じであり、それぞれ、前記ＤＡＣのそれぞれにおける対応するＤＡＣノードに結合され、それぞれ、各ＤＡＣの前記対応するＤＡＣノードと前記第１の基準電圧の間における理想の電圧電位に等価な電圧電位を有している、少なくとも１つの異なる比例基準電圧と
を含んでいる、多段並列デジタル・アナログ変換器装置。
【請求項２】
前記少なくとも１つの異なる比例基準電圧のそれぞれが電圧源によって生成される請求項１に記載の装置。
【請求項３】
前記第１の基準電圧と前記第２の基準電圧の間に結合された主抵抗器列を含み、前記主抵抗器列が、
前記第１の基準電圧と前記第２の基準電圧の間に直列に結合された複数の主抵抗器と、
前記異なる比例基準電圧のそれぞれに対応し、それぞれ、その対応する比例基準電圧に整合する電圧電位を有しており、前記それぞれの対応する比例基準電圧に対応する前記ＤＡＣのそれぞれにおける前記各ＤＡＣノードに結合されている、異なる主ノードと
を含み、各主抵抗器列ノードと前記第１の基準電圧との間の合成抵抗が、前記ＤＡＣのそれぞれにおけるその対応するノードと前記第１の基準電圧間の前記合成抵抗よりも小さく、前記主抵抗器列ノードと前記第２の基準電圧間の合成抵抗が、前記ＤＡＣのそれぞれにおけるその対応するノードと前記第２の基準電圧との間の前記合成抵抗よりも小さい請求項１に記載の装置。
【請求項４】
前記ＤＡＣのそれぞれにおける前記複数の抵抗器の前記サブセットのそれぞれが、ほぼ等価の合成抵抗を有している請求項２または３に記載の装置。
【請求項５】
前記ＤＡＣのそれぞれにおける前記複数の抵抗器の前記複数のサブセットのそれぞれが、互いに排他的なセットを形成している請求項２から４のいずれかに記載の装置。
【請求項６】
第１の基準電圧と第２の基準電圧の間に並列に結合され、それぞれ、前記第１の基準電圧と前記第２の基準電圧の間に結合された複数の抵抗器を備えた複数のＤＡＣを含んでいる、抵抗器列ベースの多段並列デジタル・アナログ変換器装置の積分非直線性の整合を改善するための方法であって、
前記ＤＡＣのそれぞれにおける前記抵抗器列のそれぞれを複数のサブセットに分割するステップと、
異なる比例基準電圧を、前記ＤＡＣのそれぞれにおける前記複数のサブセットのそれぞれの間に配置されたそれぞれのノードに結合するステップと
を設けており、異なる各比例基準電圧が、それが結合されるノードと前記第１の基準電圧の間の電圧電位に相当する、方法。
【請求項７】
前記異なる比例基準電圧のそれぞれが電圧源によって実施される請求項６に記載の方法。
【請求項８】
前記異なる比例基準電圧のそれぞれの実施が、前記第１の基準電圧と前記第２の基準電圧の間に主抵抗器列を結合することによってなされるステップを含む方法であって、
前記主抵抗器列が、前記第１の基準電圧と前記第２の基準電圧の間に直列に結合された複数の主抵抗器を含み、前記主抵抗器が、前記異なる各比例基準電圧ごとに、対応する主ノードを含み、
各主ノードは、前記主ノードとの間に、各比例基準電圧に対応する電位を有し、
各主抵抗器列ノードと前記第１の基準電圧との間の合成抵抗が、前記ＤＡＣのそれぞれにおけるその対応するノードと前記第１の基準電圧間の合成抵抗よりも小さく、前記主抵抗器列ノードと前記第２の基準電圧間の合成抵抗が、前記ＤＡＣのそれぞれにおけるその対応するノードと前記第２の基準電圧間の合成抵抗よりも小さい請求項６に記載の方法。
【手続補正書】
【提出日】平成18年3月10日(2006.3.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  デジタル比較データワードに従ってアナログ出力電流を第１抵抗に供給するとともにこの第１抵抗に並列に出力負荷が存在する場合にはこの出力負荷に供給するようにしたデジタル−アナログ電流変換器の出力負荷をモニタする回路配置において、前記デジタル−アナログ電流変換器に供給されるデータワードと少なくとも１つの比較データワードとを比較するデジタル第１比較器と；前記第１抵抗の両端間の電圧降下と少なくとも１つの基準電圧とを比較器するとともにその出力信号がフリップフロップに供給されるアナログ第２比較器と；前記第１比較器および前記フリップフロップの出力信号に従って出力負荷の大きさおよび／または存在をモニタする比較回路とを具えることを特徴とする出力負荷モニタ回路配置。
【請求項２】  前記比較データワードおよび基準電圧は、出力負荷が接続される際に、ほぼ等しいデューティサイクルが前記第１比較器および前記フリップフロップの出力信号に発生するように、その大きさを決めることを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項３】  前記比較回路は，これに供給される信号に低域通過フィルタ処理を施すフィルタをその前段に設けるようにしたことを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項４】  前記比較回路は，これに供給される信号の瞬時デューティサイクルを検出するとともにこれら信号を比較回路に供給する検出回路をその前段に設けるようにしたことを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項５】  前記デジタル第１比較器の出力信号はデジタル−アナログ電流変換器の信号遅延を補償する遅延素子に通過させるようにしたことを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項６】  前記デジタル−アナログ電流変換器はビデオ信号を変換せしめ、前記第１抵抗は７５Ωの抵抗値を有し、前記出力負荷は７５Ωの公称抵抗値を有し、前記比較データワードおよび基準電圧は、前記出力負荷のこの抵抗値に対して、前記比較回路に供給される信号がほぼ等しいデューティサイクルを有するように、その大きさを決めることを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項７】  前記出力負荷をほぼ７５Ωの抵抗値を有するコンピュータモニタとすることを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項８】  前記比較回路によって回路配置を制御して所定の時間間隔に出力負荷が検出されない場合に出力信号を供給しないようにすることを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項９】  前記比較回路によって回路配置を制御して
出力負荷の抵抗値がその公称値の抵抗値から所定値だけずれる場合に出力信号を発生しないようにしたことを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項１０】  複数の関連する比較データワードおよび基準電圧を一度に供給（発生）することを特徴とする請求項１に記載の出力負荷モニタ回路配置。
【請求項１１】  請求項１〜１０の何れかの項に記載の回路配置をコンピュータグラフィック回路に用いるようにしたことを特徴とするコンピュータグラフィック回路。
【請求項１２】  請求項１〜１０の何れかの項に記載の回路配置をデジタル−アナログ電流変換器（１）の出力振幅の制御に用いるようにしたことを特徴とする制御装置。
【請求項１３】  請求項１〜１０の何れかの項に記載の回路配置をデジタル−アナログ電流変換器（１）の出力信号の帯域幅のモニタに用いるようにしたことを特徴とするモニタ装置。
【請求項１４】  請求項１〜１０の何れかの項に記載の回路配置を出力負荷に供給する外部信号のモニタに用いるようにしたことを特徴とするモニタ装置。
【手続補正書】
【提出日】平成17年11月10日(2005.11.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】  Ｎを２以上の自然数、Ｍを２以上Ｎ−１以下の自然数とするとき、
相互に独立して行の活性化が可能な複数のメモリバンクを備え、
前記複数のメモリバンクのうちの第１のメモリバンクは、
第１〜第Ｎのサブメモリブロックを含み、
前記第１〜第Ｎのサブメモリブロックのうちの第Ｍのサブメモリブロックは、
行列状に配列される複数のメモリセルを含む第１のメモリセルアレイと、
リフレッシュモードにおいて、第Ｍ−１のサブメモリブロックから受ける第１のリフレッシュ完了信号に応じて前記第１のメモリセルアレイの行の順次選択動作の開始を行ない、前記行の順次選択動作が終了すると第Ｍ＋１のサブメモリブロックに対してリフレッシュ開始の指示を行なう第１のローカル制御回路とを含み、
前記第１のメモリバンクは、
前記第１〜第Ｎのサブメモリブロックの隣接する２つに各々が共有される複数のセンスアンプ帯をさらに含む、半導体記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】  第１のメモリブロックを備え、前記第１のメモリブロックは、
リフレッシュモードにおいて循環してリフレッシュが行なわれる複数のサブメモリブロックを含み、前記複数のサブメモリブロックの各々は、
行列状に配列される複数のメモリセルを含むメモリセルアレイと、
各前記複数のサブメモリブロックにおいてリフレッシュが循環する順位が１つ前である前段サブメモリブロックでのリフレッシュ動作が完了したことに応じて前記メモリセルアレイの行の順次選択動作を行なうローカル制御回路とを含み、
各前記複数のメモリブロックでのリフレッシュサイクル期間は、前記第１のメモリブロックに含まれる前記サブメモリブロックの数に応じて決定される、半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
この発明のある局面に従う半導体記憶装置は、相互に独立して行の活性化が可能な複数のメモリバンクを備える。Ｎを２以上の自然数、Ｍを２以上Ｎ−１以下の自然数とすると、複数のメモリバンクのうちの第１のメモリバンクは、第１〜第Ｎのサブメモリブロックを含む。第１〜第Ｎのサブメモリブロックのうちの第Ｍのサブメモリブロックは、行列状に配列される複数のメモリセルを含む第１のメモリセルアレイと、リフレッシュモードにおいて、第Ｍ−１のサブメモリブロックから受ける第１のリフレッシュ完了信号に応じて第１のメモリセルアレイの行の順次選択動作の開始を行ない、行の順次選択動作が終了すると第Ｍ＋１のサブメモリブロックに対してリフレッシュ開始の指示を行なう第１のローカル制御回路とを含む。第１のメモリバンクは、第１〜第Ｎのサブメモリブロックの隣接する２つに各々が共有される複数のセンスアンプ帯をさらに含む。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
この発明の他の局面に従う半導体記憶装置は、第１のメモリブロックを備える。第１のメモリブロックは、リフレッシュモードにおいて循環してリフレッシュが行なわれる複数のサブメモリブロックを含む。複数のサブメモリブロックの各々は、行列状に配列される複数のメモリセルを含むメモリセルアレイと、各複数のサブメモリブロックにおいてリフレッシュが循環する順位が１つ前である前段サブメモリブロックでのリフレッシュ動作が完了したことに応じてメモリセルアレイの行の順次選択動作を行なうローカル制御回路とを含む。各複数のメモリブロックでのリフレッシュサイクル期間は、第１のメモリブロックに含まれるサブメモリブロックの数に応じて決定される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
ラッチ回路３６は、信号ＲＥＦを遅延時間ＴＰで受ける遅延段ＤＰと、遅延段ＤＰの出力と信号ＲＥＳＥＴとを受けるＮＯＲ回路７４と、ＮＯＲ回路７４の出力とインバータ７２の出力とを受けるＮＡＮＤ回路７６とを含む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
イコライズ回路ＥＱ０は、ビット線ＢＬ０とビット線／ＢＬ０との間に接続されＢＬＥＱドライバ１６８の出力をゲートに受けるＮチャネルＭＯＳトランジスタ２１２と、ＢＬＥＱドライバ１６８の出力に応じて導通しビット線ＢＬ０を電位ＶＢＬに結合するＮチャネルＭＯＳトランジスタ２１０と、ＢＬＥＱドライバ１６８の出力に応じてビット線／ＢＬ０を電位ＶＢＬに結合するＮチャネルＭＯＳトランジスタ２１１とを含む。イコライズ回路ＥＱ１〜ＥＱ３の構成もイコライズ回路ＥＱ０と同様であるので説明は繰返さない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
その後、ｎ−１番目のサブブロック２２からのリフレッシュ完了信号ＲＥＦ＿ＥＮＤ＜ｎ−１＞がＨレベルに活性化されると、リフレッシュ開始信号ＲＥＦ＿ＳＴＡＲＴ＜ｎ＞がＨレベルに活性化される。そして、リフレッシュ開始信号ＲＥＦ＿ＳＴＡＲＴ＜ｎ＞がＨレベルである期間に信号ＲＥＦが活性化されると、ｎ番目のサブブロック２４がロウ系制御信号ＲＣＮＴＳＩＧを取込みリフレッシュ動作を行なう。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
具体的には、従来のリフレッシュカウンタは、ＤＲＡＭチップまたは混載メモリコアの必要とするリフレッシュサイクルに対応したビット数で構成されたリフレッシュカウンタである。たとえば混載メモリコアが２０４８リフレッシュサイクル（リフレッシュ時間内に、２０４８回のリフレッシュを必要とするメモリコア）だとすると、チップ内部に１１ｂｉｔのリフレッシュカウンタが必要となる。上述の先行技術においても、従来と同様に、バンク内のリフレッシュにおいてはリフレッシュサイクル分のビット数を有するリフレッシュアドレスカウンタが必要である。
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正の内容】
【図１８】
2004241039.tif 000001
【手続補正書】
【提出日】平成18年2月3日(2006.2.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】  電子放出層、絶縁膜、上部電極とが順次積層した積層構造を有し、該電子放出層はカーボン系材料からなり、該絶縁膜及び該上部電極は、平均孔径が５０ｎｍ以下の孔部を有することを特徴とする電子放出源。
【請求項２】  該上部電極の厚さは５０ｎｍ以下であることを特徴とする請求項１項記載の電子放出源。
【請求項３】前記電子放出層はカーボンナノチューブ、ダイヤモンド、フラーレン又は内包フラーレンからなることを特徴とする請求項１又は２記載の電子放出源。
【請求項４】  前記電子放出層は、導電性高分子にフラーレンを配合してなることを特徴とする請求項１又は２のいずれか１項記載の電子放出源。
【請求項５】  請求項１乃至４のいずれか１項記載の電子放出源と、該電子源の電子放出方向に対向して設けられた発光部とを備えたことを特徴とする表示装置。
【請求項６】  下部電極を形成する工程と、カーボン系材料を形成する工程と、絶縁膜を形成する工程と、多数の孔を有する上部電極を５０ｎｍ以下の厚さで形成する工程と、上部電極の多数の孔の下の絶縁膜を除去し絶縁膜に多数の孔部を形成する工程とを順次行うことを特徴とする電子放出源の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の表示装置は、請求項１乃至４のいずれか１項記載の電子放出源と、該電子源の電子放出方向に対向して設けられた発光部とを備えたことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の電子放出源の製造方法は、下部電極を形成する工程と、カーボン系材料を形成する工程と、絶縁膜を形成する工程と、多数の孔を有する上部電極を５０ｎｍ以下の厚さで形成する工程と、上部電極の多数の孔の下の絶縁膜を除去し絶縁膜に多数の孔部を形成する工程とを順次行うことを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
【発明の実施の形態】
前記孔部の孔径は１０ｎｍ以下であることが望ましい
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
前記孔部は１μｍ２あたり１〜５００００個存在することが望ましい
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
前記上部電極の膜厚は１０ｎｍ以下であることが望ましい
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
前記絶縁層の膜厚は３００ｎｍ以下であることが望ましい
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
前記電子放出層がダイヤモンドライクカーボンからなることが望ましい
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
前記内包フラーレンは、マイナスイオン原子を内包したものであることを特徴とする。前記内包フラーレンはプラスイオン原子を内包したものであることが望ましい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
前記フラーレンは外部修飾基を除去したものであることが望ましい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
前記修飾基はＯＨ基であることが望ましい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
前記電子放出層にアルカリ金属粒子を分散させたことが望ましい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
前記電子放出層はＣＶＤ法により形成されたものであることが望ましい。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
前記上部電極は、Ａｕ，Ｐｔ，Ａｌ，Ｔｉ，Ｎｉのいずれかの金属からなることが望ましい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
前記電子放出層の下部に下部電極を有することが望ましい。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
前記下部電極の表面はＦｅ，Ｃｏ，Ｎｉのいずれかの金属又はこれらの合金からなることが望ましい。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
前記上部電極となる膜の厚さを１０ｎｍ以下とすることが望ましい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
上部電極となる膜の堆積後に熱処理を行うことが望ましい。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
前記熱処理の温度は１００〜８００℃であることが望ましい。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
上部電極となる膜の表面を、毛羽立った布によりこすることによりに上部電極に多数の孔を形成することが望ましい。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
前記複数の発光体はそれぞれ異なる色を発光する発光体であることが望ましい。