【手続補正書】
【提出日】平成18年3月27日(2006.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
樹脂封止体と、
前記樹脂封止体の内部に位置し、回路形成面に第１および第２外部端子が形成された第１半導体チップと、
前記樹脂封止体の内部に位置し、回路形成面に第３および第４外部端子が形成された第２半導体チップと、
前記樹脂封止体の内外に延在する第１、第２および第３リードとを具備し、
前記第１リードは、少なくとも前記樹脂封止体内部において２つに分岐され、分岐された前記一方の第１リードが前記第１半導体チップの回路形成面に固定されて、前記第１外部端子に接続され、前記他方の第１リードが前記第２半導体チップにおける回路形成面に固定され、前記第３外部端子に接続され、
前記第２リードは、前記第１半導体チップの回路形成面に固定され、前記第２外部端子に接続され、
前記第３リードは、前記第２半導体チップの回路形成面に固定され、前記第４外部端子に接続され、
前記第１および第２半導体チップは、それぞれ裏面同士を向かい合わせた状態で積層され、前記第１リードの供給されるクロック信号に基づいて動作し、
前記第２リードは、前記樹脂封止体の外部から前記第１半導体チップをパワーダウンモードとするための第１クロックイネーブル信号が入力され、
前記第３リードは、前記樹脂封止体の外部から前記第２半導体チップをパワーダウンモードとするための第２クロックイネーブル信号が入力されることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体装置は、第４および第５リードをさらに具備し、
前記第１半導体チップは、回路形成面に第５外部端子が形成され、
前記第２半導体チップは、回路形成面に第６外部端子が形成され、
前記第４リードは、前記第１半導体チップの回路形成面に固定され、前記第５外部端子に接続されると共に、外部より第１チップセレクト信号が供給され、
前記第５リードは、前記第２半導体チップの回路形成面に固定され、前記第６外部端子に接続されると共に、外部より第２チップセレクト信号が供給されることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記第２リードは、少なくとも前記樹脂封止体内部において２つに分岐され、分岐された前記一方の第２リードが前記第１半導体チップの回路形成面に固定されて、前記第２外部端子に接続され、前記他方の第２リードが前記第２半導体チップにおける回路形成面に固定されるが、前記第２の半導体チップの回路形成面に形成された外部端子のいずれにも接続されないことを特徴とする半導体装置。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置において、
分岐された前記一方の第１リードと分岐された前記他方の第１リードとは、個別の部材で構成され、前記樹脂封止体の内部で電気的に接続されることで１つのリードとされ、
前記一方の第１リードを構成する部材は、前記樹脂封止体の外部で前記一方の第１リードを構成する部材の切断点より前記樹脂封止体の外部方向にある所定点で、前記一方の第１リードを構成する部材の方向に折り曲げられることを特徴とする半導体装置。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置において、
前記第１および第２外部端子は、前記第１半導体チップの回路形成面の短手方向の中央部に配置されることを特徴とする半導体装置。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置において、
前記半導体装置は、前記第１および第２半導体チップに共通にアドレス信号、データ信号、およびコントロール系の信号が入力される複数のリードをさらに具備することを特徴とする半導体装置。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置において、
前記第１および第２半導体チップは、ＳＤＲＡＭであることを特徴とする半導体装置。
【請求項８】
樹脂封止体と、
前記樹脂封止体の内部に位置し、回路形成面に第１および第２外部端子が形成された第１半導体チップと、
前記樹脂封止体の内部に位置し、回路形成面に第３および第４外部端子が形成された第２半導体チップと、
前記第１外部端子に接続される第１リードと、
前記第２外部端子に接続される第２リードと、
前記第３外部端子に接続される第３リードと、
前記第４外部端子に接続される第４リードとを具備し、
前記第１および第２半導体チップは、それぞれ表面に回路形成面を有し、それぞれ裏面同士を向かい合わせた状態で積層され、
前記第１リードと前記第３リードは、前記樹脂封止体の内部で電気的に接続され、
前記第１、第２および第４のリードは、電気的に絶縁され、
前記第１リードには、樹脂封止体の外部からクロック信号が供給され、
前記第２リードには、樹脂封止体の外部から第１クロックイネーブル信号が供給され、
前記第４リードには、樹脂封止体の外部から第２クロックイネーブル信号が供給されることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記第３リードは、前記樹脂封止体の外部で前記第１リードより短く切断されることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記第１リードは、前記樹脂封止体の外部で、前記第３リードの切断点より前記樹脂封止体の外部方向の所定点で前記第３リードの方向に折り曲げられることを特徴とする半導体装置。
【請求項１１】
請求項８から１０のいずれか１項に記載の半導体装置において、
前記第１半導体チップは、その回路形成面に第５外部端子をさらに有し、
前記第２半導体チップは、その回路形成面に第６外部端子をさらに有し、
前記半導体装置は、前記第５外部端子に接続される第５リードと、前記第６外部端子に接続される第６リードとをさらに具備し、
前記第５リードには、前記半導体装置の外部から第１チップイネーブル信号が供給され、
前記第６リードには、前記半導体装置の外部から第２チップイネーブル信号が供給されることを特徴とする半導体装置。
【請求項１２】
請求項８から１１のいずれか１項に記載の半導体装置において、
前記第１半導体チップは、その回路形成面に第７外部端子および第８外部端子をさらに有し、
前記第２半導体チップは、その回路形成面に第９外部端子および第１０外部端子をさらに有し、
前記半導体装置は、前記第７外部端子に接続される第７リードと、前記第８外部端子に接続される第８リードと、前記第９外部端子に接続される第９リードと、前記第１０外部端子に接続される第１０リードとをさらに具備し、
前記第７リードは、前記樹脂封止体の内部において前記第９リードと電気的に接続され、
前記第８リードは、前記樹脂封止体の内部において前記第１０リードと電気的に接続され、
前記第７リードには、前記半導体装置の外部からアドレス信号が供給され、
前記第９リードには、前記半導体装置の外部からデータ信号が供給されることを特徴とする半導体装置。
【請求項１３】
請求項８〜１２のいずれか１項に記載の半導体装置において、
前記第１および第２半導体チップは、ＳＤＲＡＭであることを特徴とする半導体装置。
【請求項１４】
樹脂封止体と、
前記樹脂封止体の内部に位置し、回路形成面に第１および第２外部端子が形成された第１半導体チップと、
前記樹脂封止体の内部に位置し、回路形成面に第３および第４外部端子が形成された第２半導体チップと、
前記樹脂封止体の内外に延在する第１、第２および第３リードとを具備し、
前記第１リードは、少なくとも前記樹脂封止体内部において２つに分岐され、分岐された前記一方の第１リードが前記第１半導体チップの回路形成面に固定されて、前記第１外部端子に接続され、前記他方の第１リードが前記第２半導体チップにおける回路形成面に固定され、前記第３外部端子に接続され、
前記第２リードは、前記第１半導体チップの回路形成面に固定され、前記第２外部端子に接続され、
前記第３リードは、前記第２半導体チップの回路形成面に固定され、前記第４外部端子に接続され、
前記第１および第２半導体チップは、それぞれ裏面同士を向かい合わせた状態で積層され、前記第１リードの供給されるクロック信号に基づいて動作し、
前記第２リードは、前記樹脂封止体の外部から前記第１半導体チップをスタンバイモードとするための第１チップセレクト信号が入力され、
前記第３リードは、前記樹脂封止体の外部から前記第２半導体チップをスタンバイモードとするための第２チップセレクト信号が入力されることを特徴とする半導体装置。