【事件の表示】
　特許第２６７４７７５号に関する訂正審判事件について、次のとおり審決する。
【結　論】
　特許第２６７４７７５号に係る明細書及び図面を本件審判請求書に添付された訂正明細書及び図面のとおり訂正することを認める。
【理　由】
１．本件審判請求の要旨は、特許第２６７４７７５号発明の明細書および図面を添付された明細書及び図面のとおり、すなわち下記（１）〜（４７）のとおりの訂正を求めるものである。
（１）訂正事項１
　特許請求の範囲の請求項１を
「　行および列に配置された複数のメモリセルを有する強誘電性メモリであって、
　それぞれの列に含まれるビットラインと、
　参照信号を受けるように設けられた端子を有し、前記ビットラインに結合され、前記ビットライン上の電圧と前記参照信号とに応答してデータを検知してこの検知データに対応する状態に前記ビットラインを駆動するセンス増幅器と、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと、
　前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと、
　前記スイッチの動作を制御するように結合されている第１のラインと、
　前記強誘電性コンデンサの電極の他方に結合されている第２のラインと、
　前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、
を備え、
　前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ、
　前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において前記分極方向に再生される、強誘電性メモリ。」と訂正する。
（２）訂正事項２
　特許請求の範囲の請求項２を
「前記センス増幅器の前記端子に結合されているダミーセルを更に備え、
　前記センス増幅器は、前記ビットライン上の電圧と、前記ダミーセルからの電圧との差を検知する、請求項１に記載の強誘電性メモリ。」と訂正する。
（３）訂正事項３
　特許請求の範囲の請求項３を
「行および列に配置された複数のメモリセルを有する強誘電性メモリであって、
　それぞれの列に含まれるビットラインと、
　前記ビットラインと対をなす追加のビットラインと、
　前記ビットラインおよび前記追加のビットラインに結合され、前記ビットラインおよび前記追加のビットラインとの間の電圧差を検知してこの検知データに対応する状態に両ビットラインを駆動するセンス増幅器と、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記コンデンサと対をなす追加の強誘電性コンデンサと、
　前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと、
　前記スイッチと対をなし、前記追加の強誘電性コンデンサの電極の一方を前記追加のビットラインに結合する追加のスイッチと、
　前記スイッチおよび前記追加のスイッチの動作を制御するように結合されている第１のラインと、
　前記強誘電性コンデンサの電極の他方および前記追加の強誘電性コンデンサの電極の他方に結合されている第２のラインと、
　前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、
を備え、
　前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサは、相補的データを表すように分極されており、
　前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応した大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において再生される、強誘電性メモリ。」と訂正する。
（４）訂正事項４
　特許請求の範囲の請求項４を
「前記スイッチはトランジスタである、請求項３に記載の強誘電性メモリ。」と訂正する。
（５）訂正事項５
　特許請求の範囲の請求項８を
「列及び行を構成するように配置されている複数の強誘電性メモリセルを備え、各列は、それぞれのセンス増幅器に結合されている一対のビットラインを備え、
　各メモリセルは一対のスイッチを有し、前記一対のスイッチの各々は、デコーダに結合されているワードラインによって制御され、
　各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、一方の強誘電性コンデンサの電極の一方は、前記一対のスイッチの一方を介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記一対のスイッチの他方を介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方は共に、プレートラインに結合されている電極板を有し、
　前記デコーダは前記プレートラインに結合された選択的に作動可能な電圧源を含み、前記デコーダは前記ワードラインにワード信号を供給し、前記選択的に作動可能な電圧源は前記プレートラインにプレート信号を供給し、
　前記一対の強誘電性コンデンサは、相補的データを表すように分極されており、
　前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に、前記一対のビットラインの他方を第２の電圧に駆動し、
　前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し、
　前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード信号の前記第２の部分において再生される、強誘電性メモリ。」と訂正する。
（６）訂正事項６
　特許請求の範囲の請求項１０を
「列及び行を構成するように配置されている複数の強誘電性メモリセルと、各列に含まれる一対のビットラインと、前記一対のビットラインに結合されたセンス増幅器とを備え、各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、各メモリセルは第１および第２のトランジスタを有し、各トランジスタは前記強誘電性コンデンサの各々に対応しており、前記第１および第２のトランジスタは、前記メモリセルに関連する一対のビットラインに前記一対の強誘電性コンデンサをそれぞれ結合し、一方の強誘電性コンデンサの電極の一方は前記第１のトランジスタを介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記第２のトランジスタを介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方の各々は電極板を有し、前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に前記一対のビットラインの他方を第２の電圧に駆動し、
　前記メモリセルの両強誘電性コンデンサの前記電極板に結合されたプレートラインと、前記メモリセルの前記第１および第２のトランジスタのゲート電極に結合されたワードラインとを備え、
　前記ワードライン上のワード電圧信号により前記トランジスタを活性化することによって前記一対の強誘電性コンデンサを前記一対のビットラインに結合するためのデコーダを備え、前記デコーダは、前記メモリセルの両強誘電性コンデンサの前記電極板に前記プレートラインを介して結合された選択的に作動可能な電圧源を含み、前記選択的に作動可能な電圧源は、前記メモリセルの前記一対の強誘電性コンデンサの電極の他方に前記プレートライン上のプレート電圧信号を印加するように設けられており、
　前記ワードライン上の該ワード電圧信号は、前記プレートライン上の前記プレート電圧信号に重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記電位差は、前記一対の強誘電性コンデンサの前記強誘電性材料の分極方向それぞれに対応した大きさで、前記ワード電圧信号の前記第１の部分と前記プレート電圧信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード電圧信号の前記第２の部分において再生される、強誘電性メモリ。」と訂正する。
（７）訂正事項７
特許請求の範囲の請求項１１を「前記ワードラインは前記プレートラインに平行である、請求項１０に記載の強誘電性メモリ。」と訂正する。
（８）訂正事項８
特許請求の範囲の請求項１２を「前記ワードラインは前記プレートラインに直交している、請求項１０に記載の強誘電性メモリ。」と訂正する。
（９）訂正事項９
　特許請求の範囲の請求項１５を削除する。
（１０）訂正事項１０
　特許請求の範囲の請求項１６を削除する。
（１１）訂正事項１１
　特許請求の範囲の請求項１７を
「行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法であって、各メモリセルは、一対の強誘電性コンデンサおよび一対のスイッチを含み、各強誘電性コンデンサは強誘電性材料を有し、
　前記選択されたメモリセルの各強誘電性コンデンサの強誘電性材料を互いに反対向きに分極させることによって、相補的なデータを前記選択されたメモリセルに記憶する工程と、
　第１の電圧パルスを用いて、前記選択されたメモリセル内の前記一対のスイッチを介して一対の出力導体に一対の電極板をそれぞれ結合する工程であって、前記一対の電極板の各々は、前記選択されたメモリセル内の前記一対の強誘電性コンデンサそれぞれに含まれ、
　前記一対の強誘電性コンデンサそれぞれの他方の電極板の対に第２の電圧パルスを印加する工程と、
　前記第２の電圧パルスに応答して前記一対の出力導体上に生じる前記分極方向に応じた電圧変化を検知することにより、前記選択された強誘電性メモリセルに記憶されている相補的データを検知する工程であって、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、対応するスイッチを介して、前記一対の出力導体のうちの対応する出力導体と、対応する電極板との間の電位差に対応する分極方向に、前記変更された分極を再生する工程と、
を備える方法。」と訂正すると共に、請求項１５と番号付けする。
（１２）訂正事項１２
　特許請求の範囲の請求項１８を削除する。
（１３）訂正事項１３
　特許請求の範囲の請求項１９を削除する。
（１４）訂正事項１４
　特許請求の範囲の請求項２０を
「行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法であって、各メモリセルは、強誘電性材料を有する強誘電性コンデンサおよびスイッチを含み、
　前記選択されたメモリセルの強誘電性コンデンサの強誘電性材料の分極方向を設定することによって、前記選択されたメモリセルにデータを記憶する工程と、
　第１の電圧パルスを用いて、前記選択された強誘電性メモリセル内の前記スイッチを介して、前記強誘電性コンデンサの一端を出力導体に結合する工程と、
　前記選択されたメモリセル内の前記強誘電性コンデンサの他端に第２の電圧パルスを供給して、前記強誘電性コンデンサの前記強誘電性材料の分極方向に応じた大きさの電荷流を前記強誘電性コンデンサから前記出力導体に流す工程と、
　前記第２の電圧パルスに応答して前記出力導体に生ずる電圧変化と参照信号とに応答して、前記選択されたメモリセル内の前記強誘電性コンデンサに記憶されているデータを検知する工程と、
　前記検知工程において前記分極方向が変更されたとき、前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、前記スイッチを介して、前記強誘電性コンデンサの他端と前記出力導体との間の電位差に対応する分極方向に前記強誘電性コンデンサを再生する工程と
を備える方法。」と訂正すると共に、請求項１６と番号付けする。
（１５）訂正事項１５
　特許請求の範囲の請求項５を
「前記スイッチはトランジスタである、請求項１に記載の強誘電性メモリ。」と訂正する。
（１６）訂正事項１６
　特許請求の範囲の請求項６を
「前記スイッチは電界効果トランジスタである、請求項５に記載の強誘電性メモリ。」
と訂正する。
（１７）訂正事項１７
　特許請求の範囲の請求項７を
「前記スイッチはｎ型エンハンスメントの電界効果トランジスタである、請求項６に記載の強誘電性メモリ。」
と訂正する。
（１８）訂正事項１８
　特許請求の範囲の請求項９を
「各スイッチは、前記メモリセル内に、それぞれの強誘電性コンデンサに対応するアクセストランジスタを含み、
　前記アクセストランジスタは、前記メモリセルに関連するビットラインに前記強誘電性コンデンサを結合するように選択的に作動可能である、請求項８に記載の強誘電性メモリ。」と訂正する。
（１９）訂正事項１９
　特許請求の範囲の請求項１３を
「前記ワードラインは前記プレートラインに平行である、請求項９に記載の強誘電性メモリ。」と訂正する。
（２０）訂正事項２０
　特許請求の範囲の請求項１４を
「前記ワードラインは前記プレートラインに直交している、請求項９に記載の強誘電性メモリ。」と訂正する。
（２１）訂正事項２１
　発明の名称「強誘電性メモリおよびその動作方法」を「強誘電性メモリ及びメモリセルにデータを再生する方法」と訂正する。
（２２）訂正事項２２
　ダミーセルを明確にするために、第３図を添付した第３図のように訂正する。
（２３）訂正事項２３
　信号φの意味を明確にするために、第４図を添付した第４図のように訂正する。
（２４）訂正事項２４
　信号φの意味を明確にするために、第６図を添付した第６図のように訂正する。
（２５）訂正事項２５
　信号φの意味を明確にするために、第７図を添付した第７図のように訂正する。
（２６）訂正事項２６
　信号φの意味を明確にするために、第８図を添付した第８図のように訂正する。
（２７）訂正事項２７
　明細書第１３頁第７行〜第１１行（特許公報第第４頁第７欄第９行〜第１２行）の「本発明が解決しようとする第３の問題点は、　・・・（中略）・・・　解消することができる。」を「本発明が解決しようとする第３の問題点は、強誘電性材料が明確な向分極電圧を有していないとメモリーに用いることができない、と従来考えられてきたということである。この課題も本発明によって解決することができる。」と訂正する。
（２８）訂正事項２８
　明細書第３４頁第２０行〜第３５頁第１９行（特許公報第７頁第１４欄第４３行〜第８頁第１５欄第９行）の「第８図は、同図において　　　・・・（中略）・・・　プレートラインを駆動する。」を
「第８図は、同図においてA０,A１,A２として表されるアドレスデータのユニークな組み合わせによって特定される単一のワードライン及びプレートラインに対して、メモリ中の全てのワードライン及びプレートラインに共通の信号φワード及びφプレートをデコードするためのデコーダ(復調器)を示す。ｐ−チャネルトランジスタ130は、通常は、ＶＣＣ信号をノード132に結合する。インバータ132は、ノード132における信号を受け且つ反転させ、そして、それをｎ−チャネルトランジスタ134、136のソース−ドレイン経路に印加するように結合されている。トランジスタ134は、トランジスタ138のゲート電極に結合され、トランジスタ138のソースは、信号φワードに結合されている。そのドレインは、ワードライン32（第３図）のような信号φワードを駆動するように結合されている。同様に、トランジスタ136は、プレート信号φプレートに結合されるソースと、プレートライン34のようなプレートラインを駆動するように結合されたドレインと、を有するトランジスタ140の動作をゲート制御する。」と訂正する。
（２９）訂正事項２９
　明細書第２１頁第１８行〜第２２頁第２行（特許公報第５頁第１０欄第１３行〜第１６行）の「パルス４９ａ　・・・（中略）・・・　オンにする。」を
「パルス４９ａ、４９ｂ及び５１の立ち上り縁は同時であり、これらのパルスはコンデンサ２２及び４０の両端に電圧、例えば５Ｖを印加し、そしてトランジスタ２４、３８を導通させる。」に訂正する。
（３０）訂正事項３０
　明細書第３０頁第８行〜第１１行（特許公報第７頁第１３欄第１３行〜第１６行）の「たとえコンデンサ　・・・（中略）・・・　関係がある。」を
「たとえコンデンサの両端に印加される電圧が向分極電圧を越えていないときでさえも、メモリセルコンデンサが分極状態を変化させることに関して何ら心配もない。」と訂正する。
（３１）訂正事項３１
　明細書第３０頁第１１行〜第１５行（特許公報第７頁第１３欄第１６行〜第１９行）の「さらに、第４図に　・・・（中略）・・・全てである。」を
「さらに、十分良く規定された向分極電圧を第４図の形態のコンデンサ５２，５４に備える必要がない。さらに、小さなヒステリシス効果が、この回路装置に必要な全てである。」と訂正する。
（３２）訂正事項３２
　明細書第３６頁第１行〜第６行（特許公報第８頁第１５欄第１１行〜第１６行）の「データ入力バッファ　・・・（中略）・・・　書き込まれる。」を
「（現在のダイナミックＲＡＭ及びスタティックＲＡＭにおいて共通して使用されている）データ入力バッファは、ビットラインをデータ入力に結合する。φセンスが立ち上がるときセンス増幅器は書き込まれるべき状態をラッチし、これによって、セルにデータが書き込まれる。」と訂正する。
（３３）訂正事項３３
　明細書第３６頁第７行〜第１０行（特許公報第８頁第１５欄第１７行〜第１９行）の「本発明の回路装置は、　・・・（中略）・・・持つ必要もない。」を
「本発明の回路装置は、コンデンサが十分に良く規定された向分極電圧も、絶対的なスイッチング閾値も有する必要もない。」と訂正する。
（３４）訂正事項３４
　明細書第３６頁第１８行〜第３７頁第８行（特許公報第８頁第１５欄第２７行〜第１６欄第６行）の「勿論、書込むべき　・・・（中略）・・・　増大させることができる。」を
「注目すべきことは、メモリセルのデータが、図１のヒステリシスループ上の反対端に書き込まれる必要がないことである。メモリセルに記憶された論理値０レベルは、０Ｖのところにあり、図１のＡ点とＤ点との間の分極値となる。このようなレベルは、コンデンサに短い高電圧パルスを印加することによって書き込まれ、そのパルス幅は、通常の論理値ゼロ状態（Ａ点）からヒステリシス・ループの全体に亘って移動するためには十分長くない時間である。このようにヒステリシスループを部分的に切り替えると、ヒステリシスループの全体を横切る必要がないので、メモリセルの速度が増加される。」と訂正する。
（３５）訂正事項３５
　明細書第１２頁第１１行から第１４行（特許公報第３頁第６欄第４６行から第４８行）の「この回路装置によって　・・・　再生することができる」を
「この回路装置によって、種々の電圧の組み合せで列及び行を切り換えてメモリセルを読出及び再生することが克服される」と訂正する。
（３６）訂正事項３６
　明細書第１２頁第１６行（特許公報第３頁第６欄第４９行及び第５０行）の「乱れた」、明細書第１３頁第４行（特許公報第４頁第７欄第７行）の「乱された」、明細書第１３頁第５行（特許公報第４頁第７欄第８行）の「乱された」、明細書第３０頁第７行（特許公報第７頁第１３欄第１２行）の「乱された」、明細書第３６頁第１２行（特許公報第８頁第１５欄第２１行）の「乱された」、並びに明細書第３６頁第１４行（特許公報第８頁第１５欄第２３行）の「乱された」を、それぞれ、「乱し」と訂正する。
（３７）訂正事項３７
　明細書第１７頁第１１行〜第１２行（特許公報第４頁第８欄第３５行〜第３６行）の「は再生される。
好ましくは」を
「は再生される。
　このような再生は、例えば、出力導体にリストア信号を供給して強誘電性コンデンサをその元の分極状態に戻す工程において行われることができ、また、出力導体にリストア信号を供給し、メモリセルを元の状態に復帰させる工程において行われることができる。
　強誘電性メモリは、メモリセルの強誘電性コンデンサの他方の電極に電圧を印加すると共に、メモリセルのトランジスタ対を導通させてコンデンサをビットラインにそれぞれ結合する手段を含むことができ、また、この手段は、メモリセルの両方の強誘電性コンデンサのプレートに結合されているプレートラインを更に含むことができ、加えて、この手段は、メモリセル内のトランジスタのゲート電極に結合されているワードラインを含むことができる。
　好ましくは」と訂正する。
（３８）訂正事項３８
明細書第２３頁第１６行及び第１９行(特許公報第５頁第１０欄第４５行及び第４８行)の「プレートライン34が正のパルス（49ａ）によってパルス状態の場合コンデンサ22の強誘電性材料が状態Ａから状態Ｄへの状態変化を受け」を
「プレートライン34が正のパルス（49ａ）によってパルス駆動される場合コンデンサ22の強誘電性材料が状態Ａから状態Ｄへの状態変化を受け」に訂正する。
（３９）訂正事項３９
　明細書第１８頁第３行および第４行（特許公報第４頁第８欄第４６行〜第４７行）の「達成される。
　以下図面に基き本発明を詳細に説明する。」を
「達成される。
　本発明の一側面は、行および列に配置された複数のメモリセルを有する強誘電性メモリである。この強誘電性メモリは、それぞれの列に含まれるビットラインと；参照信号を受けるように設けられた端子を有し、前記ビットラインに結合され、前記ビットライン上の電圧と前記参照信号とに応答してデータを検知してこの検知データに対応する状態に前記ビットラインを駆動するセンス増幅器と；分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと；前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと；前記スイッチの動作を制御するように結合されている第１のラインと；前記強誘電性コンデンサの電極の他方に結合されている第２のラインと；前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと；を備えており、前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し；前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ；前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において前記分極方向に再生される。
　強誘電性メモリでは、前記センス増幅器の前記端子に結合されているダミーセルを更に備えており、前記センス増幅器は、前記ビットライン上の電圧と、前記ダミーセルからの電圧との差を検知するようにしてもよい。
　強誘電性メモリでは、前記スイッチはトランジスタであることができ、また強誘電性メモリでは、前記スイッチは電界効果トランジスタであることができ、さらに強誘電性メモリでは、前記スイッチはｎ型エンハンスメントの電界効果トランジスタであることができる。
　本発明の別の側面は、行および列に配置された複数のメモリセルを有する強誘電性メモリである。強誘電性メモリは、それぞれの列に含まれるビットラインと；前記ビットラインと対をなす追加のビットラインと；前記ビットラインおよび前記追加のビットラインに結合され、前記ビットラインおよび前記追加のビットラインとの間の電圧差を検知してこの検知データに対応する状態に両ビットラインを駆動するセンス増幅器と；分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと；分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記コンデンサと対をなす追加の強誘電性コンデンサと；前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと；前記スイッチと対をなし、前記追加の強誘電性コンデンサの電極の一方を前記追加のビットラインに結合する追加のスイッチと；前記スイッチおよび前記追加のスイッチの動作を制御するように結合されている第１のラインと；前記強誘電性コンデンサの電極の他方および前記追加の強誘電性コンデンサの電極の他方に結合されている第２のラインと；前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと；を備えており、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサは、相補的データを表すように分極されており；前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し；前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応した大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され；前記変更された分極方向は、対応するビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において再生される。
　強誘電性メモリでは、前記スイッチはトランジスタであることができる。
　本発明の別の側面の強誘電性メモリは、列及び行を構成するように配置されている複数の強誘電性メモリセルを備え、各列は、それぞれのセンス増幅器に結合されている一対のビットラインを備え；各メモリセルは一対のスイッチを有し、前記一対のスイッチの各々は、デコーダに結合されているワードラインによって制御され；各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、一方の強誘電性コンデンサの電極の一方は、前記一対のスイッチの一方を介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記一対のスイッチの他方を介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方は共に、プレートラインに結合されている電極板を有し；前記デコーダは前記プレートラインに結合された選択的に作動可能な電圧源を含み、前記デコーダは前記ワードラインにワード信号を供給し、前記選択的に作動可能な電圧源は前記プレートラインにプレート信号を供給し；前記一対の強誘電性コンデンサは、相補的データを表すように分極されており；前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に、前記一対のビットラインの他方を第２の電圧に駆動し；前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し；前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され；前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード信号の前記第２の部分において再生される。
　強誘電性メモリでは、各スイッチは、前記メモリセル内に、それぞれの強誘電性コンデンサに対応するアクセストランジスタを含み、前記アクセストランジスタは、前記メモリセルに関連するビットラインに前記強誘電性コンデンサを結合するように選択的に作動可能であってもよい。
　強誘電性メモリでは、前記ワードラインは前記プレートラインに平行であってもよく、また前記ワードラインは前記プレートラインに直交しているようにしてもよい。
　本発明の別の側面の強誘電性メモリは、列及び行を構成するように配置されている複数の強誘電性メモリセルと、各列に含まれる一対のビットラインと、前記一対のビットラインに結合されたセンス増幅器とを備え、各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、各メモリセルは第１および第２のトランジスタを有し、各トランジスタは前記強誘電性コンデンサの各々に対応しており、前記第１および第２のトランジスタは、前記メモリセルに関連する一対のビットラインに前記一対の強誘電性コンデンサをそれぞれ結合し、一方の強誘電性コンデンサの電極の一方は前記第１のトランジスタを介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記第２のトランジスタを介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方の各々は電極板を有し、前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に前記一対のビットラインの他方を第２の電圧に駆動し；前記メモリセルの両強誘電性コンデンサの前記電極板に結合されたプレートラインと、前記メモリセルの前記第１および第２のトランジスタのゲート電極に結合されたワードラインとを備え；前記ワードライン上のワード電圧信号により前記トランジスタを活性化することによって前記一対の強誘電性コンデンサを前記一対のビットラインに結合するためのデコーダを備え、前記デコーダは、前記メモリセルの両強誘電性コンデンサの前記電極板に前記プレートラインを介して結合された選択的に作動可能な電圧源を含み、前記選択的に作動可能な電圧源は、前記メモリセルの前記一対の強誘電性コンデンサの電極の他方に前記プレートライン上のプレート電圧信号を印加するように設けられており；前記ワードライン上の該ワード電圧信号は、前記プレートライン上の前記プレート電圧信号に重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し；前記電位差は、前記一対の強誘電性コンデンサの前記強誘電性材料の分極方向それぞれに対応した大きさで、前記ワード電圧信号の前記第１の部分と前記プレート電圧信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され；前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード電圧信号の前記第２の部分において再生される。
　強誘電性メモリでは、前記ワードラインは前記プレートラインに平行であってもよく、また前記ワードラインは前記プレートラインに直交しているようにしてもよい。
　本発明の別の側面は、行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法である。この方法では、各メモリセルは、一対の強誘電性コンデンサおよび一対のスイッチを含み、各強誘電性コンデンサは強誘電性材料を有する。この方法は、前記選択されたメモリセルの各強誘電性コンデンサの強誘電性材料を互いに反対向きに分極させることによって、相補的なデータを前記選択されたメモリセルに記憶する工程と；第１の電圧パルスを用いて、前記選択されたメモリセル内の前記一対のスイッチを介して一対の出力導体に一対の電極板をそれぞれ結合する工程であって、前記一対の電極板の各々は、前記選択されたメモリセル内の前記一対の強誘電性コンデンサそれぞれに含まれ；前記一対の強誘電性コンデンサそれぞれの他方の電極板の対に第２の電圧パルスを印加する工程と；前記第２の電圧パルスに応答して前記一対の出力導体上に生じる前記分極方向に応じた電圧変化を検知することにより、前記選択された強誘電性メモリセルに記憶されている相補的データを検知する工程であって、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され；前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、対応するスイッチを介して、前記一対の出力導体のうちの対応する出力導体と、対応する電極板との間の電位差に対応する分極方向に、前記変更された分極を再生する工程と；を備える。
　メモリセルにデータを再生する方法では、前記検知する工程の後に、前記検知する工程において検知された相補的データに従って前記一対の出力導体を駆動する工程をさらに備えるようにしてもよく、また、前記メモリセルのメモリ内容をメモリ出力として示す工程をさらに備えるようにしてもよい。
メモリセルにデータを再生する方法では、前記一対のスイッチは一対のトランジスタであるようにしてもよい。
　本発明の別の側面は、行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法である。この方法では、各メモリセルは、強誘電性材料を有する強誘電性コンデンサおよびスイッチを含む。この方法は、前記選択されたメモリセルの強誘電性コンデンサの強誘電性材料の分極方向を設定することによって、前記選択されたメモリセルにデータを記憶する工程と；第１の電圧パルスを用いて、前記選択された強誘電性メモリセル内の前記スイッチを介して、前記強誘電性コンデンサの一端を出力導体に結合する工程と；前記選択されたメモリセル内の前記強誘電性コンデンサの他端に第２の電圧パルスを供給して、前記強誘電性コンデンサの前記強誘電性材料の分極方向に応じた大きさの電荷流を前記強誘電性コンデンサから前記出力導体に流す工程と；前記第２の電圧パルスに応答して前記出力導体に生ずる電圧変化と参照信号とに応答して、前記選択されたメモリセル内の前記強誘電性コンデンサに記憶されているデータを検知する工程と；前記検知工程において前記分極方向が変更されたとき、前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、前記スイッチを介して、前記強誘電性コンデンサの他端と前記出力導体との間の電位差に対応する分極方向に前記強誘電性コンデンサを再生する工程と；を備える。
　この方法は、前記検知したデータをメモリセル出力として指示する工程をさらに有するようにしてもよく、また、前記検知する工程の後に検知したデータに応じて前記出力導体を駆動する工程をさらに有するようにしてもよい。
メモリセルにデータを再生する方法では、前記スイッチはトランジスタであるようにしてもよい。
　以下図面に基き本発明を詳細に説明する。」
と訂正する。
（４０）訂正事項４０
　明細書第２１頁第１行（特許公報第５頁第９欄第４７行及び第４８行）の「メモリチィップ」を「メモリチップ」と訂正する。
（４１）訂正事項４１
　明細書第６頁第１１行及び第１２行（特許公報第２頁第４欄第４１行）の「ヒステリス」、明細書第６頁第１２行（特許公報第２頁第４欄第４２行）の「ヒスラリス」、明細書第９頁第６行（特許公報第３頁第５欄第３９行）の「ヒステリス」、明細書第９頁第１５行（特許公報第３頁第５欄第４６行及び第４７行）の「ヒステリス」、明細書第２２頁第２行及び第３行（特許公報第５頁第１０欄第１６行及び第１７行）の「ヒステリス」、明細書第３６頁第１０行及び第１１行（特許公報第８頁第１５欄第２０行）の「ヒスラリス」及び明細書第３７頁第１０行（特許公報第８頁第１６欄第８行）の「ヒスラリス」を、それぞれ「ヒステリシス」と訂正する。
（４２）訂正事項４２
　明細書第１０頁第４行(特許公報第３頁第６欄第４行)の「行」、明細書第１０頁第５行(特許公報第３頁第６欄第５行)の「行」、明細書第１０頁第８行(特許公報第３頁第６欄第８行)の「行」、明細書第１０頁第１３行(特許公報第３頁第６欄第１２行)の「行」、明細書第１０頁第２０行(特許公報第３頁第６欄第１８行)の「行」、明細書第１１頁第７行(特許公報第３頁第６欄第２５行)の「行」、明細書第１１頁第１２行(特許公報第３頁第６欄第２９行)の「行」、明細書第１１頁第１４行(特許公報第３頁第６欄第３０行)の「行」、明細書第１１頁第１９行(特許公報第３頁第６欄第３５行)の「行」、明細書第１２頁第３行(特許公報第３頁第６欄第３９行)の「行」、明細書第１２頁第５行(特許公報第３頁第６欄第４０行)の「行」、明細書第１７頁第１２行(特許公報第４頁第８欄第３６行)の「行」、明細書第１７頁第１３行(特許公報第４頁第８欄第３７行)の「行」、明細書第３２頁第１行(特許公報第７頁第１３欄第４１行)の「行」、明細書第３２頁第３行(特許公報第７頁第１３欄第４３行)の「行」、明細書第３２頁第６行(特許公報第７頁第１３欄第４６行)の「行」、明細書第３２頁第７行(特許公報第７頁第１３欄第４７行)の第１の「行」、および明細書第３２頁第７行(特許公報第７頁第１３欄第４７行)の第２の「行」を
それぞれ「列」と訂正する。
（４３）訂正事項４３　
　明細書第１０頁第４行(特許公報第３頁第６欄第４行)の「列」、明細書第１０頁第５行(特許公報第３頁第６欄第５行)の「列」、明細書第１０頁第８行(特許公報第３頁第６欄第８行)の「列」、明細書第１０頁第１１行(特許公報第３頁第６欄第１１行)の「列」、明細書第１０頁第１７行(特許公報第３頁第６欄第１６行)の「列」、明細書第１０頁第１９行(特許公報第３頁第６欄第１７行)の「列」、　明細書第１１頁第８行(特許公報第３頁第６欄第２５行)の「列」、明細書第１１頁第１０行(特許公報第３頁第６欄第２７行)の「列」、明細書第１１頁第１９行(特許公報第３頁第６欄第３４行)の「列」、明細書第１２頁第４行(特許公報第３頁第６欄第３９行)の第１の「列」、明細書第１２頁第４行(特許公報第３頁第６欄第４０行)の第２の「列」、明細書第１７頁第１２行(特許公報第４頁第８欄第３６行)の「列」、明細書第１７頁第１４行(特許公報第４頁第８欄第３７行)の「列」、明細書第３０頁第２０行(特許公報第７頁第１３欄第２３行)の「列」、明細書第３１頁第５行(特許公報第７頁第１３欄第２７行)の「列」、明細書第３１頁第６行(特許公報第７頁第１３欄第２８行)の「列」、明細書第３１頁第２０行(特許公報第７頁第１３欄第４１行)の「列」、明細書第３２頁第９行(特許公報第７頁第１３欄第４８行)の「列」、明細書第３２頁第１７行(特許公報第７頁第１４欄第５行)の「列」、および明細書第３３頁第２行(特許公報第７頁第１４欄第１０行)の「列」を、それぞれ「行」と訂正する。
（４４）訂正事項４４
　明細書第２０頁第２０行(特許公報第５頁第９欄第４７行)の「復調」、明細書第２１頁第２行(特許公報第５頁第９欄第４８行)の「復調」、明細書第２７頁第８行(特許公報第６頁第１２欄第１０行)の「復調」、明細書第３１頁第４行(特許公報第７頁第１３欄第２７行)の「復調」、および明細書第３１頁第６行(特許公報第７頁第１３欄第２９行)の「復調」を
それぞれ「デコード」と訂正する。
（４５）訂正事項４５
　明細書第３８頁第９行(特許公報第８頁第１６欄第２４行)の「第８図は復調回路の構成を示す回路図である。」を
「第８図はデコード回路(復調回路)の構成を示す回路図である。」と訂正する。
（４６）訂正事項４６
　明細書第２６頁第１６行及び第１８行(特許公報第６頁第１１欄第４８行及び第５０行)「ビットライン60，62は初期電圧は０になる。従って、コンデンサの両端を電圧が印加されていない」を
「ビットライン60，62の初期電圧は０になる。従って、コンデンサの両端に電圧が印加されていない」に訂正する。
（４７）訂正事項４７
　明細書第１８頁第２０行(特許公報第５頁第９欄第１１行)
「プレートライン」を「プレート」に訂正する。
　
２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　そこで、これらの訂正事項の訂正の目的の適否、新規事項の有無及び拡張・変更の存否について検討する。
（１）上記訂正事項１は、特許明細書の請求項１の「ビットラインに結合されているセンス増幅器」という記載を「参照信号を受けるように設けられた端子を有し、前記ビットラインに結合され、前記ビットライン上の電圧と前記参照信号とに応答してデータを検知してこの検知データに対応する状態に前記ビットラインを駆動するセンス増幅器」という記載に訂正してセンス増幅器の構成を限定すると共に、特許明細書の請求項１の「第２のラインのパルスにより」という記載を「前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ、前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において前記分極方向に再生される」という記載に訂正してパルスの機能をより具体的に限定するものであるから、上記訂正事項１は特許請求の範囲の減縮に該当するものである。
（２）上記訂正事項２は、特許明細書の請求項２の「前記センス増幅器に結合されているダミーセルをさらに具える」という記載を「前記センス増幅器の前記端子に結合されているダミーセルを更に備え、前記センス増幅器は、前記ビットライン上の電圧と、前記ダミーセルからの電圧との差を検知する」という記載に訂正して、センス増幅器の機能をより具体的に限定するものであるから、上記訂正事項２は特許請求の範囲の減縮に該当するものである。
（３）上記訂正事項３は、特許明細書の請求項１を引用する形式で記載されていた事項を請求項１の記載を含めた独立形式とし、特許明細書の請求項１の「ビットラインに結合されているセンス増幅器」という記載を、「前記ビットラインおよび前記追加のビットラインに結合され、前記ビットラインおよび前記追加のビットラインとの間の電圧差を検知してこの検知データに対応する状態に両ビットラインを駆動するセンス増幅器」という記載に訂正してセンス増幅器の構成を限定すると共に、特許明細書の請求項３の「一対の強誘電性コンデンサ」という記載を「前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサは、相補的データを表すように分極されており、」という記載に訂正し、一対の強誘電性コンデンサの機能を限定し、且つ特許明細書の請求項１の「第２のラインのパルスにより」という記載を「前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応した大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において再生される」という記載に訂正してパルスの機能をより具体的に限定するものであるから、上記訂正事項３は特許請求の範囲の減縮に該当するものである
（４）上記訂正事項４は、特許明細書の請求項１を引用した記載を、請求項１を更に限定した請求項３を引用する形式に代えると共に請求項１及び３の「スイッチ」の記載を「前記スイッチはトランジスタである」という記載に訂正してスイッチの構成を限定するものであるから、上記訂正事項４は特許請求の範囲の減縮に該当するものである。
（５）上記訂正事項５は、特許明細書の請求項８に記載されている「１対の強誘電性コンデンサ」がどういう状態で情報を記憶しているのかを限定するために「前記１対の強誘電性コンデンサは、相補的データを表すように分極されており」という記載を追加すると共に、特許明細書の請求項８の「一方のコンデンサの一方の電極が前記ビットライン対の一方のラインに選択的に結合され」という記載及び「一対の強誘電性コンデンサの他方の電極が、共にプレートラインを介して選択的に動作可能な電圧源に結合されている」という記載をより限定するために「前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し、前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード信号の前記第２の部分において再生される」という記載を追加するものであるから、上記訂正事項５は特許請求の範囲の減縮に該当するものである。
（６）上記訂正事項６は、引用形式で記載されている特許明細書の請求項１０の記載を独立形式で記載すると共に、「一対のスイッチ」という記載を「第１及び第２のトランジスタ」という記載に訂正して、スイッチの構成をより具体的に限定するものであるから、上記訂正事項６は特許請求の範囲の減縮に該当するものである。
（７）上記訂正事項７は、特許明細書の請求項１１の「プレートライン」という記載を、「前記ワードラインは前記プレートライン(６８)に平行である」という記載に訂正してワードラインとプレートラインとの配置関係を限定するものであるから、上記訂正事項７は特許請求の範囲の減縮に該当するものである。
（８）上記訂正事項８は特許明細書の請求項１２の「ワードライン」という記載を、「前記ワードラインは前記プレートラインに直交している」という記載に訂正してワードラインとプレートラインとの配置関係を限定するものであるから、上記訂正事項８は特許請求の範囲の減縮に該当するものである。
（９）上記訂正事項９は、特許明細書の請求項１５を削除するものであるから、特許請求の範囲を減縮するものである。
（１０）上記訂正事項１０は、特許明細書の請求項１６を削除するものであるから、特許請求の範囲を減縮するものである。
（１１）上記訂正事項１１は、特許明細書の請求項１５の引用形式で記載されていた請求項１７を独立形式で記載すると共に、特許明細書の請求項１５に記載されている「電圧パルス」が、変更された分極を再生するためにどのような機能を有するものかを限定にするために電圧パルスを第１のパルスと第２のパルスとに分けてこの第１と第２の電圧パルスの関係を限定して、あらたに請求項１５とするものであるから、上記訂正事項１１は特許請求の範囲の減縮に該当するものである。
（１２）上記訂正事項１２は、特許明細書の請求項１８を削除するものであるから、特許請求の範囲を減縮するものである。
（１３）上記訂正事項１３は、特許明細書の請求項１９を削除するものであるから、特許請求の範囲を減縮するものである。
（１４）上記訂正事項１４は、特許明細書の請求項１８の引用形式で記載されていた請求項２０の記載を独立形式とすると共に、特許明細書の請求項１８に記載されている「電圧パルス」が、変更された分極を再生するためにどのような機能を有するものかを限定するために電圧パルスを第１の電圧パルスと第２の電圧パルスに分けてこの第１と第２の電圧パルスの関係を限定して、あらたに請求項１６とするものであるから、上記訂正事項１４は特許請求の範囲の減縮に該当するものである。
（１５）上記訂正事項１５は、特許明細書の請求項５の「前記スイッチをトランジスタとした特許請求の範囲第１項記載の強誘電性メモリ。」という記載を「前記スイッチはトランジスタである、請求項１に記載の強誘電性メモリ。」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（１６）上記訂正事項１６は、特許明細書の請求項６の前記スイッチを電界効果トランジスタとした特許請求の範囲第５項記載の強誘電性メモリ。」という記載を「前記スイッチは電界効果トランジスタである、請求項５に記載の強誘電性メモリ。」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（１７）上記訂正事項１７は、特許明細書の請求項７の「前記スイッチをｎ型エンハンスメント型の電界効果トランジスタとした特許請求の範囲第６項記載の強誘電性メモリ。」という記載を「前記スイッチはｎ型エンハンスメント型の電界効果トランジスタである、請求項６に記載の強誘電性メモリ。」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（１８）上記訂正事項１８は、特許明細書の請求項９の「前記各メモリ毎に、前記メモリセル内の各強誘電性コンデンサにそれぞれ対応する１対のアクセストランジスタを接続し、これらトランジスタが選択的に作動可能にされて前記強誘電性コンデンサをメモリセルと協働する各ビットラインに結合するように構成したことを特徴とする特許請求の範囲第８項記載の強誘電性メモリ。」という記載を「各スイッチは、前記メモリセル内に、それぞれの強誘電性コンデンサに対応するアクセストランジスタを含み、前記アクセストランジスタは、前記メモリセルに関連するビットラインに前記強誘電性コンデンサを結合するように選択的に作動可能である、請求項８に記載の強誘電性メモリ。」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（１９）上記訂正事項１９は、特許明細書の請求項１３の「前記ワードラインが、前記プレートラインに対して平行にされていることを特徴とする特許請求の範囲第１２項記載の強誘電性メモリ。」という記載を「前記ワードラインは前記プレートラインに平行である、請求項９に記載の強誘電性メモリ。」と訂正して、その文意を明りょうにするものであり、且つ訂正後の請求項９は訂正前の特許明細書の請求項１２よりも減縮した構成のものであるから、上記訂正事項１９は、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
（２０）上記訂正事項２０は、特許明細書の請求項１４の「前記ワードラインが、前記プレートラインと直交することを特徴とする特許請求の範囲第12項記載の強誘電性メモリ。」という記載を「前記ワードラインは前記プレートラインに直交している、請求項９に記載の強誘電性メモリ。」と訂正して、その文意を明りょうにするものであり、且つ訂正後の請求項９は訂正前の特許明細書の請求項１２よりも減縮した構成のものであるから、上記訂正事項１９は、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
（２１）上記訂正事項２１は、特許請求の範囲の訂正に合わせて発明の名称を「強誘電性メモリ及びメモリセルにデータを再生する方法」と訂正して、その意味を明確にするものであるから、明りょうでない記載の釈明に該当するものである。
（２２）上記訂正事項２２は、図面第３図のダミーセルに参照番号を付して明細書の記載との対応関係を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（２３）上記訂正事項２３は、図面第４図の信号φの意味を明確にして明細書の記載との対応関係を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（２４）上記訂正事項２４は、図面第６図の信号φの意味を明確にして明細書の記載との対応関係を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（２５）上記訂正事項２５は、図面第７図の信号φの意味を明確にして明細書の記載との対応関係を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（２６）上記訂正事項２６は、図面第８図の信号φの意味を明確にして明細書の記載との対応関係を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（２７）上記訂正事項２７は、特許明細書第１３頁第７行〜第１１行（特許公報第第４頁第７欄第９行〜第１２行）の「本発明が解決しようとする第３の問題点は、　・・・（中略）・・・　解消することができる。」という記載を「本発明が解決しようとする第３の問題点は、強誘電性材料が明確な向分極電圧を有していないとメモリーに用いることができない、と従来考えられてきたということである。この課題も本発明によって解決することができる。」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（２８）上記訂正事項２８は、特許明細書第３４頁第２０行〜第３５頁第１９行（特許公報第７頁第１４欄第４３行〜第８頁第１５欄第９行）の「第８図は、同図において　　　・・・（中略）・・・　プレートラインを駆動する。」という記載を「第８図は、同図においてA０,A１,A２として表されるアドレスデータのユニークな組み合わせによって特定される単一のワードライン及びプレートラインに対して、メモリ中の全てのワードライン及びプレートラインに共通の信号φワード及びφプレートをデコードするためのデコーダ(復調器)を示す。ｐ−チャネルトランジスタ130は、通常は、ＶＣＣ信号をノード132に結合する。インバータ132は、ノード132における信号を受け且つ反転させ、そして、それをｎ−チャネルトランジスタ134、136のソース−ドレイン経路に印加するように結合されている。トランジスタ134は、トランジスタ138のゲート電極に結合され、トランジスタ138のソースは、信号φワードに結合されている。そのドレインは、ワードライン32（第３図）のような信号φワードを駆動するように結合されている。同様に、トランジスタ136は、プレート信号φプレートに結合されるソースと、プレートライン34のようなプレートラインを駆動するように結合されたドレインと、を有するトランジスタ140の動作をゲート制御する。」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（２９）上記訂正事項２９は、特許明細書第２１頁第１８行〜第２２頁第２行（特許公報第５頁第１０欄第１３行〜第１６行）の「パルス４９ａ　・・・（中略）・・・　オンにする。」という記載を「パルス４９ａ、４９ｂ及び５１の立ち上り縁は同時であり、これらのパルスはコンデンサ２２及び４０の両端に電圧、例えば５Ｖを印加し、そしてトランジスタ２４、３８を導通させる。」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３０）上記訂正事項３０は、特許明細書第３０頁第８行〜第１１行（特許公報第７頁第１３欄第１３行〜第１６行）の「たとえコンデンサ　・・・（中略）・・・　関係がある。」という記載を「たとえコンデンサの両端に印加される電圧が向分極電圧を越えていないときでさえも、メモリセルコンデンサが分極状態を変化させることに関して何ら心配もない。」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３１）上記訂正事項３１は、特許明細書第３０頁第１１行〜第１５行（特許公報第７頁第１３欄第１６行〜第１９行）の「さらに、第４図に　・・・（中略）・・・全てである。」という記載を「さらに、十分良く規定された向分極電圧を第４図の形態のコンデンサ５２，５４に備える必要がない。さらに、小さなヒステリシス効果が、この回路装置に必要な全てである。」と訂正しその文意を明りょうにしようとするものであるから、明りょうでない記載の釈明に該当するものである。
（３２）上記訂正事項３２は、特許明細書第３６頁第１行〜第６行（特許公報第８頁第１５欄第１１行〜第１６行）の「データ入力バッファ　・・・（中略）・・・　書き込まれる。」という記載を「（現在のダイナミックＲＡＭ及びスタティックＲＡＭにおいて共通して使用されている）データ入力バッファは、ビットラインをデータ入力に結合する。φセンスが立ち上がるときセンス増幅器は書き込まれるべき状態をラッチし、これによって、セルにデータが書き込まれる。」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３３）上記訂正事項３３は、特許明細書第３６頁第７行〜第１０行（特許公報第８頁第１５欄第１７行〜第１９行）の「本発明の回路装置は、　・・・（中略）・・・持つ必要もない。」という記載を「本発明の回路装置は、コンデンサが十分に良く規定された向分極電圧も、絶対的なスイッチング閾値も有する必要もない。」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３４）上記訂正事項３４は、特許明細書第３６頁第１８行〜第３７頁第８行（特許公報第８頁第１５欄第２７行〜第１６欄第６行）の「勿論、書込むべき　・・・（中略）・・・　増大させることができる。」という記載を「注目すべきことは、メモリセルのデータが、図１のヒステリシスループ上の反対端に書き込まれる必要がないことである。メモリセルに記憶された論理値０レベルは、０Ｖのところにあり、図１のＡ点とＤ点との間の分極値となる。このようなレベルは、コンデンサに短い高電圧パルスを印加することによって書き込まれ、そのパルス幅は、通常の論理値ゼロ状態（Ａ点）からヒステリシス・ループの全体に亘って移動するためには十分長くない時間である。このようにヒステリシスループを部分的に切り替えると、ヒステリシスループの全体を横切る必要がないので、メモリセルの速度が増加される。」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３５）上記訂正事項３５は、特許明細書第１２頁第１１行から第１４行（特許公報第３頁第６欄第４６行から第４８行）の「この回路装置によって　・・・　再生することができる」という記載を「この回路装置によって、種々の電圧の組み合せで列及び行を切り換えてメモリセルを読出及び再生することが克服される」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３６）上記訂正事項３６は、特許明細書第１２頁第１６行（特許公報第３頁第６欄第４９行及び第５０行）の「乱れた」、明細書第１３頁第４行（特許公報第４頁第７欄第７行）の「乱された」、明細書第１３頁第５行（特許公報第４頁第７欄第８行）の「乱された」、明細書第３０頁第７行（特許公報第７頁第１３欄第１２行）の「乱された」、明細書第３６頁第１２行（特許公報第８頁第１５欄第２１行）の「乱された」、並びに明細書第３６頁第１４行（特許公報第８頁第１５欄第２３行）の「乱された」という記載を、それぞれ、「乱し」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３７）上記訂正事項３７は、特許明細書第１７頁第１１行〜第１２行（特許公報第４頁第８欄第３５行〜第３６行）の「は再生される。好ましくは」という記載を「は再生される。このような再生は、例えば、出力導体にリストア信号を供給して強誘電性コンデンサをその元の分極状態に戻す工程において行われることができ、また、出力導体にリストア信号を供給し、メモリセルを元の状態に復帰させる工程において行われることができる。強誘電性メモリは、メモリセルの強誘電性コンデンサの他方の電極に電圧を印加すると共に、メモリセルのトランジスタ対を導通させてコンデンサをビットラインにそれぞれ結合する手段を含むことができ、また、この手段は、メモリセルの両方の強誘電性コンデンサのプレートに結合されているプレートラインを更に含むことができ、加えて、この手段は、メモリセル内のトランジスタのゲート電極に結合されているワードラインを含むことができる。好ましくは」と訂正しその文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３８）上記訂正事項３８は、特許明細書第２３頁第１６行及び第１９行(特許公報第５頁第１０欄第４５行及び第４８行)の「プレートライン３４が正のパルス（４９ａ）によってパルス状態の場合コンデンサ２２の強誘電性材料が状態Ａから状態Ｄへの状態変化を受け」という記載を「プレートライン３４が正のパルス（４９ａ）によってパルス駆動される場合コンデンサ２２の強誘電性材料が状態Ａから状態Ｄへの状態変化を受け」に訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（３９）上記訂正事項３９は、特許明細書第１８頁第３行および第４行（特許公報第４頁第８欄第４６行〜第４７行）の「達成される。以下図面に基き本発明を詳細に説明する。」という記載を「達成される。本発明の一側面は、行および列に配置された複数のメモリセルを有する強誘電性メモリである。　　・・・(中略)・・・　前記スイッチはトランジスタであるようにしてもよい。
　以下図面に基き本発明を詳細に説明する。」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４０）上記訂正事項４０は、特許明細書第２１頁第１行（特許公報第５頁第９欄第４７行及び第４８行）の「メモリチィップ」を「メモリチップ」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４１）上記訂正事項４１は、特許明細書第６頁第１１行及び第１２行（特許公報第２頁第４欄第４１行）の「ヒステリス」、明細書第６頁第１２行（特許公報第２頁第４欄第４２行）の「ヒステリス」、明細書第９頁第６行（特許公報第３頁第５欄第３９行）の「ヒステリス」、明細書第９頁第１５行（特許公報第３頁第５欄第４６行及び第４７行）の「ヒステリス」、明細書第２２頁第２行及び第３行（特許公報第５頁第１０欄第１６行及び第１７行）の「ヒステリス」、明細書第３６頁第１０行及び第１１行（特許公報第８頁第１５欄第２０行）の「ヒスラリス」及び明細書第３７頁第１０行（特許公報第８頁第１６欄第８行）の「ヒスラリス」という記載を、それぞれ「ヒステリシス」と訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４２）上記訂正事項４２は、特許明細書第１０頁第４行(特許公報第３頁第６欄第４行)等における「行」という記載をそれぞれ「列」と訂正して、その意味を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４３）上記訂正事項４３は、特許明細書第１０頁第４行(特許公報第３頁第６欄第４行)等における「列」という記載をそれぞれ「行」と訂正して、その意味を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４４）上記訂正事項４４は、特許明細書第２０頁第２０行(特許公報第５頁第９欄第４７行)等の「復調」という記載をそれぞれ「デコード」と訂正して、その意味を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４５）上記訂正事項４５は、特許明細書第３８頁第９行(特許公報第８頁第１６欄第２４行)の「第８図は復調回路の構成を示す回路図である。」という記載を「第８図はデコード回路(復調回路)の構成を示す回路図である。」と訂正して、その意味を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４６）上記訂正事項４６は、特許明細書第２６頁第１６行及び第１８行(特許公報第６頁第１１欄第４８行及び第５０行)「ビットライン60，62は初期電圧は０になる。従って、コンデンサの両端を電圧が印加されていない」という記載を「ビットライン60，62の初期電圧は０になる。従って、コンデンサの両端に電圧が印加されていない」に訂正して、その文意を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
（４７）上記訂正事項４７は、特許明細書第１８頁第２０行(特許公報第５頁第９欄第１１行)の「プレートライン」という記載を「プレート」に訂正して、その意味を明りょうにするものであるから、明りょうでない記載の釈明に該当するものである。
　以上のとおりであり、また、上記訂正事項１−４７はいずれも、新規事項を追加するものでもなく、さらに、実質上特許請求の範囲を拡張し、変更するものでもない。
　
３．独立特許要件について
（１）本件発明
　訂正明細書の請求項１−１６項に係る発明は、それぞれ特許請求の範囲の請求項１−１６に記載された以下のとおりのものである。
【請求項１】行および列に配置された複数のメモリセルを有する強誘電性メモリであって、
　それぞれの列に含まれるビットラインと、
　参照信号を受けるように設けられた端子を有し、前記ビットラインに結合され、前記ビットライン上の電圧と前記参照信号とに応答してデータを検知してこの検知データに対応する状態に前記ビットラインを駆動するセンス増幅器と、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと、
　前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと、
　前記スイッチの動作を制御するように結合されている第１のラインと、
　前記強誘電性コンデンサの電極の他方に結合されている第２のラインと、
　前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、
を備え、
　前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ、
　前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において前記分極方向に再生される、強誘電性メモリ。
【請求項２】前記センス増幅器の前記端子に結合されているダミーセルを更に備え、
　前記センス増幅器は、前記ビットライン上の電圧と、前記ダミーセルからの電圧との差を検知する、請求項１に記載の強誘電性メモリ。
【請求項３】行および列に配置された複数のメモリセルを有する強誘電性メモリであって、
　それぞれの列に含まれるビットラインと、
　前記ビットラインと対をなす追加のビットラインと、
　前記ビットラインおよび前記追加のビットラインに結合され、前記ビットラインおよび前記追加のビットラインとの間の電圧差を検知してこの検知データに対応する状態に両ビットラインを駆動するセンス増幅器と、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記複数のメモリセルの各々の内に配置された強誘電性コンデンサと、
　分極方向に応じてメモリ状態を形成する強誘電性材料を含み、前記コンデンサと対をなす追加の強誘電性コンデンサと、
　前記複数のメモリセルの各々の内に配置され、この強誘電性コンデンサの電極の一方を前記ビットラインに結合するスイッチと、
　前記スイッチと対をなし、前記追加の強誘電性コンデンサの電極の一方を前記追加のビットラインに結合する追加のスイッチと、
　前記スイッチおよび前記追加のスイッチの動作を制御するように結合されている第１のラインと、
　前記強誘電性コンデンサの電極の他方および前記追加の強誘電性コンデンサの電極の他方に結合されている第２のラインと、
　前記第１のラインおよび前記第２のラインに結合され、前記第１のラインに第１のパルスと前記第２のラインに第２のパルスとを供給するデコーダと、
を備え、
　前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサは、相補的データを表すように分極されており、
　前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応した大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において再生される、強誘電性メモリ。
【請求項４】前記スイッチはトランジスタである、請求項３に記載の強誘電性メモリ。
【請求項５】前記スイッチはトランジスタである、請求項１に記載の強誘電性メモリ。
【請求項６】前記スイッチは電界効果トランジスタである、請求項５に記載の強誘電性メモリ。
【請求項７】前記スイッチはｎ型エンハンスメントの電界効果トランジスタである、請求項６に記載の強誘電性メモリ。
【請求項８】列及び行を構成するように配置されている複数の強誘電性メモリセルを備え、各列は、それぞれのセンス増幅器に結合されている一対のビットラインを備え、
　各メモリセルは一対のスイッチを有し、前記一対のスイッチの各々は、デコーダに結合されているワードラインによって制御され、
　各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、一方の強誘電性コンデンサの電極の一方は、前記一対のスイッチの一方を介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記一対のスイッチの他方を介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方は共に、プレートラインに結合されている電極板を有し、
　前記デコーダは前記プレートラインに結合された選択的に作動可能な電圧源を含み、前記デコーダは前記ワードラインにワード信号を供給し、前記選択的に作動可能な電圧源は前記プレートラインにプレート信号を供給し、
　前記一対の強誘電性コンデンサは、相補的データを表すように分極されており、
　前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に、前記一対のビットラインの他方を第２の電圧に駆動し、
　前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し、
　前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード信号の前記第２の部分において再生される、強誘電性メモリ。
【請求項９】各スイッチは、前記メモリセル内に、それぞれの強誘電性コンデンサに対応するアクセストランジスタを含み、
　前記アクセストランジスタは、前記メモリセルに関連するビットラインに前記強誘電性コンデンサを結合するように選択的に作動可能である、請求項８に記載の強誘電性メモリ。
【請求項１０】列及び行を構成するように配置されている複数の強誘電性メモリセルと、各列に含まれる一対のビットラインと、前記一対のビットラインに結合されたセンス増幅器とを備え、各メモリセルは分極方向に応じてメモリ状態を形成する一対の強誘電性コンデンサを有し、各メモリセルは第１および第２のトランジスタを有し、各トランジスタは前記強誘電性コンデンサの各々に対応しており、前記第１および第２のトランジスタは、前記メモリセルに関連する一対のビットラインに前記一対の強誘電性コンデンサをそれぞれ結合し、一方の強誘電性コンデンサの電極の一方は前記第１のトランジスタを介して前記ビットライン対の一方のラインに結合され、他方の強誘電性コンデンサの電極の一方は前記第２のトランジスタを介して前記ビットライン対の他方のラインに結合され、前記一対の強誘電性コンデンサの電極の他方の各々は電極板を有し、前記センス増幅器は、前記ビットライン対のライン間の電圧差に応答を示して、前記一対のビットラインの一方を第１の電圧に駆動すると共に前記一対のビットラインの他方を第２の電圧に駆動し、
　前記メモリセルの両強誘電性コンデンサの前記電極板に結合されたプレートラインと、前記メモリセルの前記第１および第２のトランジスタのゲート電極に結合されたワードラインとを備え、
　前記ワードライン上のワード電圧信号により前記トランジスタを活性化することによって前記一対の強誘電性コンデンサを前記一対のビットラインに結合するためのデコーダを備え、前記デコーダは、前記メモリセルの両強誘電性コンデンサの前記電極板に前記プレートラインを介して結合された選択的に作動可能な電圧源を含み、前記選択的に作動可能な電圧源は、前記メモリセルの前記一対の強誘電性コンデンサの電極の他方に前記プレートライン上のプレート電圧信号を印加するように設けられており、
　前記ワードライン上の該ワード電圧信号は、前記プレートライン上の前記プレート電圧信号に重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記電位差は、前記一対の強誘電性コンデンサの前記強誘電性材料の分極方向それぞれに対応した大きさで、前記ワード電圧信号の前記第１の部分と前記プレート電圧信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード電圧信号の前記第２の部分において再生される、強誘電性メモリ。
【請求項１１】前記ワードラインは前記プレートラインに平行である、請求項１０に記載の強誘電性メモリ。
【請求項１２】前記ワードラインは前記プレートラインに直交している、請求項１０に記載の強誘電性メモリ。
【請求項１３】前記ワードラインは前記プレートラインに平行である、請求項９に記載の強誘電性メモリ。
【請求項１４】前記ワードラインは前記プレートラインに直交している、請求項９に記載の強誘電性メモリ。
【請求項１５】行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法であって、各メモリセルは、一対の強誘電性コンデンサおよび一対のスイッチを含み、各強誘電性コンデンサは強誘電性材料を有し、
　前記選択されたメモリセルの各強誘電性コンデンサの強誘電性材料を互いに反対向きに分極させることによって、相補的なデータを前記選択されたメモリセルに記憶する工程と、
　第１の電圧パルスを用いて、前記選択されたメモリセル内の前記一対のスイッチを介して一対の出力導体に一対の電極板をそれぞれ結合する工程であって、前記一対の電極板の各々は、前記選択されたメモリセル内の前記一対の強誘電性コンデンサそれぞれに含まれ、
　前記一対の強誘電性コンデンサそれぞれの他方の電極板の対に第２の電圧パルスを印加する工程と、
　前記第２の電圧パルスに応答して前記一対の出力導体上に生じる前記分極方向に応じた電圧変化を検知することにより、前記選択された強誘電性メモリセルに記憶されている相補的データを検知する工程であって、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、
　前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、対応するスイッチを介して、前記一対の出力導体のうちの対応する出力導体と、対応する電極板との間の電位差に対応する分極方向に、前記変更された分極を再生する工程と、
を備える方法。
【請求項１６】行および列に配置されたメモリセルのアレイより選択されたメモリセルからデータを検知し、また前記選択されたメモリセルにデータを再生する、メモリセルにデータを再生する方法であって、各メモリセルは、強誘電性材料を有する強誘電性コンデンサおよびスイッチを含み、
　前記選択されたメモリセルの強誘電性コンデンサの強誘電性材料の分極方向を設定することによって、前記選択されたメモリセルにデータを記憶する工程と、
　第１の電圧パルスを用いて、前記選択された強誘電性メモリセル内の前記スイッチを介して、前記強誘電性コンデンサの一端を出力導体に結合する工程と、
　前記選択されたメモリセル内の前記強誘電性コンデンサの他端に第２の電圧パルスを供給して、前記強誘電性コンデンサの前記強誘電性材料の分極方向に応じた大きさの電荷流を前記強誘電性コンデンサから前記出力導体に流す工程と、
　前記第２の電圧パルスに応答して前記出力導体に生ずる電圧変化と参照信号とに応答して、前記選択されたメモリセル内の前記強誘電性コンデンサに記憶されているデータを検知する工程と、
　前記検知工程において前記分極方向が変更されたとき、前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、前記スイッチを介して、前記強誘電性コンデンサの他端と前記出力導体との間の電位差に対応する分極方向に前記強誘電性コンデンサを再生する工程と
を備える方法。
（２）刊行物に記載された発明
（ａ）本件特許の異議申立書で甲第１号証として提示された、米国特許第４，４９１，９３６号明細書（以下、「第１の引用例」という）には、ダイナミックランダムメモリセルとその駆動方法に関し、第１の引用例の第１欄第６０行から第６１行には、「メモリセル１０は、行と列からなるアレイの中で繰り返し配置され、大きなメモリマトリクスを構成する。」と記載され、また、同第２欄第２０行から第３６行には、「メモリセル３０にはワードライン３４に接続されたゲート端子を有するアクセストランジスタ３２を備えている。トランジスタ３２のソース、ドレイン端子は、ビットライン３６とキャパシタ３８の第１の端子に接続されたノード３７との間に接続されている。キャパシタ３８の第２の端子は、プレートライン４０に接続されている。ビットライン３６はセンス増幅器４２に接続され、そのセンス増幅器はキャパシタ３８に蓄積された電圧状態に応じた、ビットライン３６上の小さな電圧変化を検知する。アドレス信号は、デコーダー４４に与えられ、そしてそれがワードラインドライバー４６とプレートラインドライバー４８を選択的に駆動している。ワードラインドライバー４６は、メモリセル３０を選択するためにデコーダー４４によってアドレス信号が受信されたときに、ワードライン３４を駆動する。同様に、プレートラインドライバー４８は、メモリセル３０を選択するためにデコーダー４４によってアドレス信号が受信されたときに、プレートライン４０を駆動する。」と記載され、また、同第２欄第５８行から第６０行には、「高電圧状態を書き込むために、ワードライン３４とビットライン３６はＶｃｃに駆動される。プレートライン４０は初期はＶｃｃであるが、グランドに遷移させる。」と記載され、また、同第４欄第３行から第４行には、「トランジスタ３２はＮチャネルエンハンスメント型デバイスである。」とそれぞれ記載されている。
（ｂ）本件特許の異議申立書で甲第２号証として提示された、米国特許第２，８７６，４３６号明細書（以下、「第２の引用例」という）には、強誘電体キャパシタに関して、第２の引用例の第１欄第１５行〜第１７行には、「この発明は電気的蓄積回路に関するものであり、特に強誘電体容量に関するものである。」と記載され、また、同第１欄第５３行から第５７行には、「これらの乱されたパルスの効果はいくつかの強誘電体材料のドメインを部分的に反転させることであり、その要点は、最初に蓄積された情報が読み出されなかった場合でも、最終的にリストアされなければならないということである。」と記載され、また、同第４欄第６５行から第５欄第９行には、「１９５５年９月６日に発行された私の特許第２，７１７，３７２号に開示されている強誘電性電気的蓄積回路を示したＦｉｇ１Ａについて述べてみることとしよう。パルスソース１０は強誘電性キャパシタ１１に接続され、そしてレジスター１２がグラウンドとキャパシタ１１のもう一方の電極との間に接続され、一方、アウトプット端子１３はレジスタ１２とキャパシ夕１１の間に接続されている。強誘電体の分極方向が、ソース１０からの正パルスと反対向きに向いている場合、この正パルスは残留分極を反転させ、その結果、レジスター１２を通して相対的に大きなアウトプットパルスを生み出し、それゆえに、出力ターミナル１３で検出することができる。もし、残留分極が上記例と反対の場合には、強誘電体キャパシタはソース１０からの正パルスに対して、小さい信号容量を示し、その結果、レジスタ１２を通して、前記例よりも小さい電荷を派生する。最初に述べた残留分極はデジット（“１”と表す）は保存されている。一方、後者は“０” が保存されていることになる。」と記載され、また、同第５欄第１３行〜第１５行には、「アウトプット端子１３に接続されている検出素子は“０”と“１”との間を区別している。」とそれぞれ記載されている。
（ｃ）本件特許の異議申立書で甲第３号証として提示された、昭和５８年１月３０日、株式会社オーム社発行、太田邦一邦一著「超ＬＳＩ入門」、１３５〜１４３頁（以下、「第３の引用例」という）には、ダイナミックＭＯＳメモリに関して、第３の引用例の第１３９頁下から第７行〜下から第３行及び第１４０頁には、「図８・７に１列のビットセンス回路を示す。ここに示したセンスアンプはバランス形のダイナミックフリップフロップと呼ばれる回路で、センスアンプの両側にセル、ダミーセル、Ｉ／Ｏ線を含め完全な対称形になっている。選ばれた行のセルの電荷と反対側のビット線にあるダミーセルの電荷によるビット線の電位の差を検知してラッチするのが、センスアンプの役目である。」と記載されている。
（ｄ）本件特許の異議申立書で甲第４号証として提示された、IEEE TRANSACTIONS ON ELECTRON DEVICES VOL．ED-26, No．6，JUNE1979（以下、「第４の引用例」という）の第８４３頁右欄下から第１０行〜下から第７行には、「Fig．８に示されているように、ツインセルでは、二つのセルが並んで配置され、それらは、共通のワードラインと共通のセンス増幅器につながれた二つのビットラインとを共有している。それぞれ一つのセルには２進数の“１” か“０” かが蓄積され、またはその逆もある。」と記載され、また、同第８４４頁Ｆｉｇ．８には、「メタルビットラインと共通のポリシリコンワードラインを有する一層ポリシリコンセルを用いたツインセル。」と記載され、また、同第８４５頁Ｆｉｇ．１０には、「拡散層をビットラインとしたダブルポリシリコンセル。（ａ）に示された断面図は、（ｂ）のＸＸ ‘ラインにそった図である。ＹとＹ’の位置はメタルの段差被覆に関する問題を有する位置を示したものである。」とそれぞれ記載されている。
（ｅ）本件特許の異議申立書で甲第５号証として提示された、特開昭５２−７１１４０号公報（以下、「第５の引用例」という）は、メモリ素子に関して、第５の引用例の第２頁左上欄下から第５行〜同下から第１行には、「通常この値はＣｓａ／（Ｃｓａ＋ＣDａ）０．１、Vref　５Ｖ程度であるから、約数百ｍＶと非常に小さい。上記動作によって４ａ、４ｂの電位が確定すると差動増幅器３が動作を開始し、第２図（Ｂ）に示すように、通常の論理値信号振幅に増幅される。」と記載されている。
（ｆ）本件特許の異議申立書で甲第６号証として提示された、特開昭６１−２２９３５０号公報（以下、「第６の引用例」という）は、メモリ素子に関して、第６の引用例の第２頁右上欄第９行〜第２０行には、「第２図（ａ）（ｂ）において、２１はＰ型シリコン基板、２２はキャパシタの誘電体膜、２３ａは２層目ポリシリコンからなるキャパシタ電極でコンタクト２７ｂを介して選択トランジスタのソースとなるＮ＋型拡散層２８ｂに接続される。２３ｂは３層目ポリシリコンからなるキャパシタ電極、２４は選択トランジスタのゲート酸化膜、２５は１層目ポリシリコンからなる選択トランジスタのゲート電極でワード線に接続される。２６はＡ１配線でビット線としてコンタクト２７ａを介して選択トランジスタのドレインとなるＮ＋型拡散層２８ａに接続される。２９は層間絶縁膜である。」と記載されている。
（３）本件発明と引用例に記載されている発明との対比・判断
（ａ）請求項１−２、５−７に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１−２、５−７に係る発明の必須の構成要件である「前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性材料の分極方向に対応した大きさで電圧変化を前記ビットラインに生じさせ、前記強誘電性コンデンサの強誘電性材料は、必要とされる場合に前記ビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において前記分極方向に再生される」点の構成を示唆する記載がなされていない。そして、請求項１−２、５−７に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１−２、５−７に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｂ）請求項３−４に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項３−４に係る発明の必須の構成要件である「前記第１のライン上の前記第１のパルスは、前記第２のライン上の前記第２のパルスに重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、
　前記第１のパルスの前記第１の部分及び前記第２のパルスは、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサの強誘電性材料の分極方向に対応した大きさで前記電位差を生じさせ、これによって、前記強誘電性コンデンサおよび前記追加の強誘電性コンデンサのいずれかの分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記第２のラインとの電位差に応じて前記第１のパルスの前記第２の部分において再生される」点の構成を示唆する記載がなされていない。そして、請求項３−４に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項３−４に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｃ）請求項８−９、１３−１４に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項８−９、１３−１４に係る発明の必須の構成要件である「前記ワードライン上の前記ワード信号は、前記プレートライン上の前記プレート信号に重なる第１の部分と、前記第１部分の後ろにある第２の部分とを有し、前記電位差は、前記一対の強誘電性コンデンサの前記分極方向それぞれに対応した大きさで、前記ワード信号の前記第１の部分と前記プレート信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード信号の前記第２の部分において再生される」点の構成を示唆する記載がなされていない。そして、請求項８−９、１３−１４に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項８−９、１３−１４に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｄ）請求項１０−１２に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１０−１２に係る発明の必須の構成要件である「前記ワードライン上の該ワード電圧信号は、前記プレートライン上の前記プレート電圧信号に重なる第１の部分と、前記第１の部分の後ろにある第２の部分とを有し、前記電位差は、前記一対の強誘電性コンデンサの前記強誘電性材料の分極方向それぞれに対応した大きさで、前記ワード電圧信号の前記第１の部分と前記プレート電圧信号とに応答して発生され、これによって、前記一対の強誘電性コンデンサのいずれかにおける分極方向が変更され、前記変更された分極方向は、対応するビットラインと前記プレートラインとの間の電位差に従って前記ワード電圧信号の前記第２の部分において再生される」点の構成を示唆する記載がなされていない。そして、請求項１０−１２に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１０−１２に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｅ）請求項１５に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１５に係る発明の必須の構成要件である「前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、対応するスイッチを介して、前記一対の出力導体のうちの対応する出力導体と、対応する電極板との間の電位差に対応する分極方向に、前記変更された分極を再生する工程と」の点の構成を示唆する記載がなされていない。そして、請求項１５に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１５に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
（ｆ）請求項１６に係る発明と上記第１〜第６の引用例に記載されている発明を対比すると、上記第１〜第６の引用例のいずれにも、請求項１６に係る発明の必須の構成要件である「前記検知工程において前記分極方向が変更されたとき、前記第２の電圧パルスの印加が完了した後に、前記第１の電圧パルスを用いて、前記スイッチを介して、前記強誘電性コンデンサの他端と前記出力導体との間の電位差に対応する分極方向に前記強誘電性コンデンサを再生する工程と」の点の構成を示唆する記載がなされていない。そして、請求項１６に係る発明はこの点によって明細書に記載されている格別の作用・効果を奏し得るものと認められるから、請求項１６に係る発明が上記第１〜第６の引用例に記載されている発明から当業者が容易に想到し得たものとは認められない。
　したがって、上記第１〜第６の引用例に記載された発明をもって、訂正明細書の請求項１−１６に係る発明が特許出願の際独立して特許を受けることができない発明とすることはできない。
　なお、他に訂正明細書の請求項１−１６に係る発明が特許出願の際独立して特許を受けることができない発明とする理由を発見することができない。
　
４．むすび
　以上のとおりであるから、本件審判請求は、特許法第１２６条第１項ただし書第１号及び第３号に掲げる事項を目的とし、かつ、同条第１項ただし書、第２項ないし第３項の規定に適合する。　
　よって、結論のとおり審決する。