【手続補正書】
【提出日】平成18年7月10日(2006.7.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
前記ＳＯＩ基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、
前記トランジスタ上に形成された層間絶縁膜と、
前記ソース・ドレイン領域が形成されている部分の前記半導体層の前記主面内において、前記ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域と、
前記層間絶縁膜の上面と前記多結晶半導体領域の上面との間で前記層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールと
を備える半導体装置。
【請求項２】  半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
前記ＳＯＩ基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、
前記ソース・ドレイン領域が形成されている部分の前記半導体層の前記主面上において、前記ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域と
を備える半導体装置。
【請求項３】  前記トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜の上面と前記多結晶半導体領域の上面との間で前記層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールと
をさらに備える、請求項２に記載の半導体装置。
【請求項４】  前記ＳＯＩ基板の素子分離領域において前記半導体層の前記主面内に形成された素子分離絶縁膜をさらに備え、
前記多結晶半導体領域は、前記素子分離絶縁膜にも接触しないように形成されていることを特徴とする、請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】  半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
前記ＳＯＩ基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、
前記ソース・ドレイン領域の下方の前記絶縁層の上面と前記絶縁層の底面との間で前記絶縁層内を選択的に貫通して形成された第１の多結晶半導体領域と
を備える半導体装置。
【請求項６】  前記ソース・ドレイン領域内に選択的に形成され、前記第１の多結晶半導体領域に繋がる第２の多結晶半導体領域をさらに備える、請求項５に記載の半導体装置。
【請求項７】  前記半導体基板と前記絶縁層との間に形成され、前記第１の多結晶半導体領域に繋がる多結晶半導体層をさらに備える、請求項５又は６に記載の半導体装置。
【請求項８】  半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
前記ＳＯＩ基板の素子分離領域において、前記絶縁層に達しないように前記半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、
前記ＳＯＩ基板の前記素子分離領域において、前記素子分離絶縁膜が形成されていない部分の前記半導体層内に局所的に形成された結晶欠陥領域と
を備える半導体装置。
【請求項９】  前記ＳＯＩ基板の前記素子分離領域において、前記半導体層の前記主面に選択的に形成されたボディー領域をさらに備え、前記結晶欠陥領域は前記ボディ領域に局所的に形成される、
請求項８記載の半導体装置。
【請求項１０】  半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
前記ＳＯＩ基板の素子分離領域において、前記絶縁層に達しないように前記半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、
前記素子分離絶縁膜の底面と前記絶縁層の上面との間における前記半導体層に局所的に形成される結晶欠陥領域と
を備える半導体装置。
【請求項１１】  前記結晶欠陥領域はイオン注入による照射損傷領域である、
請求項８又は１０に記載の半導体装置。
【請求項１２】  （ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の素子分離領域に、素子分離絶縁膜を形成する工程と、
（ｂ）前記ＳＯＩ基板の素子形成領域に、前記半導体層の主面内に選択的に設けられたチャネル形成領域、前記チャネル形成領域上に設けられたゲート構造、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に設けられたソース・ドレイン領域を有するトランジスタを形成する工程と、
（ｃ）前記工程（ａ）及び（ｂ）よりも後に実行され、前記素子分離絶縁膜と前記ゲート構造とによって規定して、前記ソース・ドレイン領域上に多結晶半導体層を自己整合的に選択成長する工程と
を備える、半導体装置の製造方法。
【請求項１３】  （ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の前記半導体層の主面上に、ゲート絶縁膜の形成予定領域を避けて多結晶半導体層を形成する工程と、
（ｂ）前記工程（ａ）よりも後に実行され、熱処理を行うことにより、前記半導体層の内部に混入している不純物を前記多結晶半導体層内にゲッタリングする工程と、
（ｃ）前記工程（ｂ）よりも後に実行され、前記多結晶半導体層を除去する工程と
を備える、半導体装置の製造方法。
【請求項１４】  （ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の前記半導体層の主面上に、ゲート絶縁膜を選択的に形成する工程と、
（ｂ）前記工程（ａ）よりも後に実行され、前記ゲート絶縁膜の下方の前記半導体層内に、トランジスタの動作しきい値電圧を調整するためのイオンを注入する工程と
を備える、半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、この発明のうち請求項８に記載の半導体装置は、半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、ＳＯＩ基板の素子分離領域において、絶縁層に達しないように半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、ＳＯＩ基板の素子分離領域において、素子分離絶縁膜が形成されていない部分の半導体層内に局所的に形成された結晶欠陥領域とを備えるものである。
また、この発明のうち請求項９に記載の半導体装置は、請求項８記載の半導体装置であって、前記ＳＯＩ基板の前記素子分離領域において、前記半導体層の前記主面に選択的に形成されたボディー領域をさらに備え、前記結晶欠陥領域は前記ボディ領域に局所的に形成されていることを特徴とするものである。
また、この発明のうち請求項１０に記載の半導体装置は、半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、前記ＳＯＩ基板の素子分離領域において、前記絶縁層に達しないように前記半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、前記素子分離絶縁膜の底面と前記絶縁層の上面との間における前記半導体層に局所的に形成される結晶欠陥領域とを備えるものである。
また、この発明のうち請求項１１に記載の半導体装置は、請求項８又は１０に記載の半導体装置であって、前記結晶欠陥領域はイオン注入による照射損傷領域であることを特徴するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、この発明のうち請求項１２に記載の半導体装置の製造方法は、（ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の素子分離領域に、素子分離絶縁膜を形成する工程と、（ｂ）ＳＯＩ基板の素子形成領域に、半導体層の主面内に選択的に設けられたチャネル形成領域、チャネル形成領域上に設けられたゲート構造、及びチャネル形成領域に隣接して半導体層の主面内に設けられたソース・ドレイン領域を有するトランジスタを形成する工程と、（ｃ）工程（ａ）及び（ｂ）よりも後に実行され、素子分離絶縁膜とゲート構造とによって規定して、ソース・ドレイン領域上に多結晶半導体層を自己整合的に選択成長する工程とを備えるものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、この発明のうち請求項１３に記載の半導体装置の製造方法は、（ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の半導体層の主面上に、ゲート絶縁膜の形成予定領域を避けて多結晶半導体層を形成する工程と、（ｂ）工程（ａ）よりも後に実行され、熱処理を行うことにより、半導体層の内部に混入している不純物を多結晶半導体層内にゲッタリングする工程と、（ｃ）工程（ｂ）よりも後に実行され、多結晶半導体層を除去する工程とを備えるものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、この発明のうち請求項１４に記載の半導体装置の製造方法は、（ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の半導体層の主面上に、ゲート絶縁膜を選択的に形成する工程と、（ｂ）工程（ａ）よりも後に実行され、ゲート絶縁膜の下方の半導体層内に、トランジスタの動作しきい値電圧を調整するためのイオンを注入する工程とを備えるものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
また、この発明のうち請求項１２に係るものによれば、ゲッタリングサイトとしての機能を有する多結晶半導体層を、自己整合的な選択成長によって、ソース・ドレイン領域上に簡易に形成することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
また、この発明のうち請求項１３に係るものによれば、半導体層の内部に混入している不純物を多結晶半導体層内にゲッタリングした後、多結晶半導体層を除去するため、半導体層の内部に混入している不純物を半導体装置の外部に排出することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
また、この発明のうち請求項１４に係るものによれば、トランジスタの動作しきい値電圧を調整するためのイオン注入を、ゲート絶縁膜の形成よりも後に行う。従って、イオン注入によって半導体層の内部に重金属不純物が混入した場合であっても、その重金属不純物がゲート絶縁膜の形成工程においてゲート絶縁膜内に取り込まれることを防止することができる。また、イオン注入を行う時点ではゲート絶縁膜は既に形成されているため、イオン注入によって半導体層の内部に結晶欠陥が発生した場合であっても、その結晶欠陥が重金属不純物を取り込んでゲート絶縁膜の耐圧や信頼性を低下させるという問題を回避することができる。