【手続補正書】
【提出日】平成18年7月12日(2006.7.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】  明細書
【発明の名称】  系統連系インバータ
【特許請求の範囲】
【請求項１】  直流電源と、直流電源の出力を昇圧する昇圧コンバータと、中間段コンデンサを介して前記昇圧コンバータに接続した複数のスイッチング素子と、前記複数のスイッチング素子の出力から高周波成分を除去するリアクトルと出力コンデンサと、前記リアクトルと出力コンデンサに接続した系統リレーと、前記系統リレーに接続した停電の有無を検知する停電検知手段と、前記リアクトルに流れる電流を検知する電流検出手段と、出力電圧を検知する出力電圧検知手段と、正弦波波形を示す信号を発生する正弦波発生手段と、前記正弦波発生手段の信号と、出力電圧検知手段または電流検出手段の信号とから前記複数のスイッチング素子を駆動するコンパレータとを備え、停電時は出力電圧検知信号と目標出力電圧とが一致するように前記コンパレータがヒステリシス制御を行うことにより電圧出力する系統連系インバータ。
【請求項２】  出力電圧検知手段は、複数のスイッチング素子を形成する一方のアームのエミッタとコレクタの接続点と他方のアームのエミッタとコレクタの接続点の２端子間に接続した可変抵抗を有する分圧抵抗によって構成した請求項１に記載した系統連系インバータ。
【請求項３】  直流電源の電圧を検知する入力電圧検知手段と、出力電圧検知手段の信号を積分する定数可変積分回路とを備え、前記定数可変積分回路の定数を入力電圧検知手段が検知する入力電圧に応じて調整する請求項１または２に記載した系統連系インバータ。
【請求項４】  コンパレータは入力電圧検知手段が検知する入力電圧と、出力電圧検知手段が検知する出力電圧に応じてヒステリシス幅を調整する請求項３に記載した系統連系インバータ。
【請求項５】  出力電流の最大値を検出する出力電流検出手段を有し、コンパレータはインバータの自立運転中に出力電流検出手段の検出値が一定値を越えた場合、正弦波発生手段が発生する正弦波信号の絶対値のピーク付近のみの振幅を一定値以下に制限する請求項１から４のいずれか１項に記載した系統連系インバータ。
【請求項６】  自立運転時に自立リレーを介して出力電圧の波形を検知する出力電圧波形検知手段と、出力電圧波形検知手段が検知した波形の正弦波に対する誤差を検出する正弦波誤差検出手段と、正弦波誤差検出手段が検出した誤差を補正する信号を発生する補正指令値発生手段とを有し、コンパレータは前記補正指令値発生手段が発生する指令値に基づいて複数のスイッチング素子を制御する請求項１から５のいずれか１項に記載した系統連系インバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、太陽電池、燃料電池等の直流電力を商用周波数の交流に変換して電力系統に連系する系統連系インバータに関するものである。
【０００２】
【従来の技術】
図１０は、従来使用している系統連系インバータの構成を示す接続図である。この系統連系インバータは、直流電源１と、昇圧コンバータ２と、中間段コンデンサ３と、ハーフブリッジインバータ４及び５と、出力から高周波リップルを除去する限流コイル６と、出力コンデンサ７とを備えている。直流電源１には、太陽電池或いは燃料電池を使用している。
【０００３】
以上の構成で、直流電源１の出力を昇圧コンバータ２によって高周波の高電圧に変換し、ハーフブリッジインバータ４及び５が構成している４個のスイッチング素子によって商用周波数の正弦波交流に変換して、限流コイル６と出力コンデンサ７を介して系統１０に出力しているものである。
【０００４】
【発明が解決しようとする課題】
前記従来の構成の系統連系インバータは、系統の電源が停電したときに、商用周波数の正弦波の電圧を供給することが困難であるという課題を有している。
【０００５】
すなわち、従来の構成の系統連系インバータは、限流コイル６に流れる電流を電流検出手段１２によって検出し、この電流の波形を正弦波発生手段１３が発生する正弦波信号と比較して、この差を補正するように４個のスイッチング素子を駆動しているものである。停電時には、限流コイル６に流れる電流が停電時に接続されている負荷の種類によって大きく変動するために、前記正弦波信号との差を補正するという制御を実行することは困難となるものである。
【０００６】
【課題を解決するための手段】
本発明は、停電時は出力電圧検知信号と目標出力電圧とが一致するようにコンパレータがヒステリシス制御を行うことにより電圧出力することで、自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータとしている。
【０００７】
【発明の実施の形態】
請求項１に記載した発明は、直流電源と、直流電源の出力を昇圧する昇圧コンバータと、中間段コンデンサを介して前記昇圧コンバータに接続した複数のスイッチング素子と、前記複数のスイッチング素子の出力から高周波成分を除去するリアクトルと出力コンデンサと、前記リアクトルと出力コンデンサに接続した系統リレーと、前記系統リレーに接続した停電の有無を検知する停電検知手段と、前記リアクトルに流れる電流を検知する電流検出手段と、出力電圧を検知する出力電圧検知手段と、正弦波波形を示す信号を発生する正弦波発生手段と、前記正弦波発生手段の信号と、出力電圧検知手段または電流検出手段の信号とから前記複数のスイッチング素子を駆動するコンパレータとを備え、停電時は出力電圧検知信号と目標出力電圧とが一致するように前記コンパレータがヒステリシス制御を行うことにより電圧出力することで、自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータとしている。
【０００８】
請求項２に記載した発明は、出力電圧検知手段が可変抵抗を有するものとして、分圧比を補正するようにして、特に直流成分や偶数次の歪み成分を低減した正弦波形の電流を供給できる系統連系インバータとしている。
【０００９】
請求項３に記載した発明は、入力電圧検知手段が検知する入力電圧が高いときは積分時定数を大きくして動作周波数を下げ、入力電圧が低いときは積分時定数を小さくして動作周波数を上げて、入力電圧の変化に対して動作周波数の範囲を限定でき、小型化が可能な系統連系インバータとしている。
【００１０】
請求項４に記載した発明は、複数のスイッチング素子を駆動するコンパレータが、入力電圧検知手段が検知する入力電圧と、出力電圧検知手段が検知する出力電圧に応じてヒステリシス幅を調整するようにして、インバータの損失を低く抑え、小型化が可能な系統連系インバータとしている。
【００１１】
請求項５に記載した発明は、出力電流の最大値を検出する出力電流検出手段を備えて、インバータの自立運転中に出力電流検出手段の検出値が一定値を越えた場合には、正弦波発生手段が発生する正弦波信号の絶対値のピーク付近のみの振幅を一定値以下に制限するように制御して、モータ負荷が接続されても素子が破壊することなく安全に動作できる系統連系インバータとしている。
【００１２】
請求項６に記載した発明は、出力電圧波形検知手段が検知した波形の正弦波に対する誤差を検出する正弦波誤差検出手段が検出した誤差を補正指令値発生手段が補正するようにして、確実に正弦波形の出力を得ることができ、接続している機器が誤動作を起こす可能性の低い系統連系インバータとしている。
【００１３】
【実施例】
（実施例１）
以下、本発明の第１の実施例について説明する。図１は本実施例の構成を示す回路図である。本実施例の系統連系インバータは、太陽電池や燃料電池によって構成している直流電源１を入力として使用し、この直流電源１から供給された電力を商用周波数の交流に変換して、自立リレー８または系統リレー９を介して系統１０に出力するものである。
【００１４】
直流電源１に接続している昇圧コンバータ２は、直流電源１から供給された電圧を系統１０の電圧より高い電圧に高周波で昇圧する。昇圧コンバータ２に接続している中間段コンデンサ３は、数１００μＦ程度以下の容量を有するものを使用しており、昇圧された電圧に含まれている高周波成分を除去するように作用する。２個のスイッチング素子Ｑ１、Ｑ２によって構成しているハーフブリッジインバータ４は、前記中間段コンデンサ３から入力されている入力電圧が系統１０の電圧に比べて低い領域ではこの電圧を降圧するように作用する。また、２個のスイッチング素子Ｑ３、Ｑ４によって構成しているハーフブリッジインバータ５は、前記ハーフブリッジインバータ４が出力する出力電圧の極性を正負に切り換えるように作用している。限流コイル６は、一般にリアクトルと称されており、出力コンデンサ７と共に、前記ハーフブリッジインバータ４，５が出力している電圧から高周波リップルを除去するように作用しているものである。
【００１５】
前記４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、コンパレータ１４によって制御されている。コンパレータ１４は、正弦波発生手段１３が発生している正弦波信号に所定の大きさのヒステリシス幅を設けた基準値を有しており、この基準値と前記限流コイル６に流れる出力電流を検出している電流検出手段１２の信号と、前記４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４の出力電圧を検知する出力電圧検知手段の信号のどちらかとを比較して、４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を制御している。
【００１６】
前記出力電圧検知手段は、４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を形成する一方のアームＱ１、Ｑ２のエミッタとコレクタの接続点に接続している第２の分圧回路１７と、他方のアームＱ３、Ｑ４のエミッタとコレクタの接続点に接続している第１の分圧回路１６と、減算回路１８と、積分回路１９とによって構成している。第１の分圧回路１６は、抵抗Ｒ１と抵抗Ｒ２によって、第２の分圧回路１７は抵抗Ｒ３と抵抗Ｒ４によって構成している。減算回路１８は、オペアンプ１８ａと、マイナス側入力抵抗１８ｂと、プラス側入力抵抗１８ｃと、帰還抵抗１８ｄによって構成している。積分回路１９は、コンデンサ１９ａと抵抗１９ｂによって構成している。
【００１７】
以下、本実施例の系統連系インバータの動作について説明する。中間段コンデンサ３の電圧は、系統１０に電力を注入するために、系統１０の電圧より少なくとも数１０Ｖ程度は高くなければならない。このため、４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を制御するコンパレータ１４は、図２に示しているような制御を実行している。図２と図３は、各瞬時での４個のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を駆動する駆動波形を示しており、図２は通常時の特性を、図３は停電時の特性を示している。
【００１８】
系統が正常状態である場合、すなわち停電していない状態での動作を系統連系時の動作と称する。系統連系時には、系統リレー９はオン、自立リレー８はオフである。そこで、例えば入力電圧がＤＣ２００Ｖで系統１０の電圧がＡＣ２００Ｖであるとすると、ハーフブリッジインバータ４とハーフブリッジインバータ５を構成しているスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は系統電圧の絶対値が入力電圧よりも大きい期間（４〜５ｍｓ）は、商用周波数の極性切換動作を行っている。この極性切換動作によって、限流コイル６に流れる出力電流は正弦波となっているものである。すなわち、コンパレータ１４は出力電流が正弦波となるように、昇圧コンバータ２のスイッチング素子ＱＢ、ＱＦを制御している。また、入力電圧が系統電圧の絶対値以上である期間は昇圧コンバータ２の駆動を停止し、前記ハーフブリッジインバータ４を構成しているスイッチング素子Ｑ１、Ｑ２を高周波スイッチング動作させて、限流コイル６に流れる電流の低周波成分が正弦波になるように制御している。なお、Ｑ４がオンの時で、Ｑ１がオンＱ２がオフの場合には、限流コイル６には中間段コンデンサ３の両端の電圧ＶＭから出力コンデンサ７の両端の電圧ＶＯを減じたＶＭ−ＶＯが印加される。このため、Ｑ４がオンの時は限流コイル６に流れる電流が増加する。また、Ｑ１がオフ、Ｑ２がオンの時は−ＶＯが印加されるので、限流コイル６に流れる電流は減少する。
【００１９】
電流検出手段１２は限流コイル６に流れる電流を検出してコンパレータ１４に伝達している。コンパレータ１４は、この電流信号を正弦波発生手段１３が出力している上限と下限を有する正弦波信号の指令値と比較しており、限流コイル６に流れている電流が前記指令値の上限を越えた時には、Ｑ１をオフＱ２をオンに、また下限を下回った時はＱ１をオンＱ２をオフに制御している。この制御は高速で行われるものであり、この結果スイッチング素子Ｑ１とＱ２とは高周波でオンオフを繰り返すものである。
【００２０】
系統に停電が発生したときは、停電検知手段１１が停電であることを検知する。このときは、コンパレータ１４は自立運転を実行するものである。すなわち、コンパレータ１４は停電検知手段１１からの信号で停電を検知すると、コンパレータ１４に入力する信号を前記電流検出手段１２の信号から、ハーフブリッジインバータ４とハーフブリッジインバータ５の出力電圧Ｖｉｏに切り換える。停電の時は、系統リレー９はオフ、自立リレー８はオンとなり、ハーフブリッジインバータ４とハーフブリッジインバータ５の出力は自立リレー８を介して出力される。このとき、ハーフブリッジインバータ４の出力は第１の分圧回路１６で、ハーフブリッジインバータ５の出力は第２の分圧回路１７でそれぞれ分圧されている。この分圧信号は、減算回路１８に伝達されている。オペアンプ１８ａは、前記減算回路１８から伝達される信号によってマイナス側端子を基準電位としたＶｉｏ信号を検出する。例えば、Ｑ４オンの極性においてＱ１がオンＱ２がオフした場合、Ｖｉｏ＝入力電圧、Ｑ１がオフＱ２がオンした時はＶｉｏ＝０といったパルス列となる。さらにこのＶｉｏ信号は抵抗１９ｂとコンデンサ１９ａからなる積分回路１９で一定のリップルをもつ電圧信号に変換される。前記電圧検出手段が検出したインバータの出力電圧Ｖｉｏを示す信号は、正弦波発生手段１３から出力される上限と下限を有する正弦波状の指令値とコンパレータ１４で比較される。コンパレータ１４は、インバータの出力電圧Ｖｉｏの積分値が前記指令値の上限を越えた時には、Ｑ１はオフ、Ｑ２をオンとするように制御する。また、下限を下回った時は、Ｑ１をオン、Ｑ２をオフとするように制御する。このため、ハーフブリッジインバータ４とハーフブリッジインバータ５の出力は、系統が正常状態である場合と同様に正弦波形の電流を出力するものである。
【００２１】
以上のように本実施例によれば、限流コイル６に流れる電流を、上限と下限をもつ正弦波状の指令値と比較して、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフを決定するようにして、系統１０が停電した時には限流コイル６を流れる電流の代わりにインバータ出力電圧を積分値として検出し、これを系統連系時と同様に上限と下限をもつ正弦波状の指令値と比較してスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフを決定するようにして、制御回路の大部分を従来の制御回路と共用化でき、安価な構成で自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータを実現するものである。
【００２２】
なお本実施例では、インバータは高周波スイッチングを行うハーフブリッジインバータの出力を商用周波数で切り換える動作としたが、４石が全て高周波スイッチングする構成でも同様であることは言うまでもない。
【００２３】
（実施例２）
続いて本発明の第２の実施例について説明する。図４は本実施例の構成を示す回路図である。本実施例では、第１の分圧回路２６を構成している抵抗Ｒ２を可変抵抗としているものである。このため、第１の分圧回路２６の定数が可変できるものである。
【００２４】
以下本実施例の動作について説明する。系統連系時の動作は、第１の実施例と同様であり、説明を省略する。停電時の動作について以下に説明する。ハーフブリッジインバータ５の高周波出力は、オペアンプ１８ａのマイナス側電位を基準（ゼロ）として、第１の分圧回路２６を介して検出される。ここでスイッチング素子Ｑ１がオン、スイッチング素子Ｑ２がオフのときは、ハーフブリッジインバータ４の高周波出力はＶＭ×（Ｒ２×（Ｒ１＋Ｒ２））となる。また、Ｑ１がオフ、Ｑ２がオンの時はハーフブリッジインバータ４の高周波出力はゼロである。また、ハーフブリッジインバータ５の高周波出力は第２の分圧回路１７によって検知されている。第２の分圧回路１７が出力する低周波波形は、スイッチング素子Ｑ３がオン、スイッチング素子Ｑ４がオフの時は、ＶＭ×（Ｒ４×（Ｒ３＋Ｒ４））である。また、Ｑ３がオフ、Ｑ４がオンの時はゼロである。この２波形は減算回路１８で差をとることによって、ＶＭ、ゼロ、−ＶＭの振幅を持つ高周波パルス列となる。得られたパルス列は、積分回路１９で一定のリップルを持つ正弦波に変換される。コンパレータ１４は、この変換された値を使用して、ハーフブリッジインバータ４の高周波出力が正弦波発生手段１３が発生している正弦波信号の上限と下限の間に位置するように、スイッチング素子Ｑ１とスイッチング素子Ｑ２のオンオフ時間を制御する。なおハーフブリッジインバータ４とハーフブリッジインバータ５のスイッチング制御は、短絡を防止するためにスイッチング素子Ｑ１とスイッチング素子Ｑ２、スイッチング素子Ｑ３とスイッチング素子Ｑ４が同時に導通しないようにしているものである。つまり、前記２個のスイッチング素子が共にオフとなっているデッドタイムを設定しているものである。また、このときスイッチング素子にはバラツキがあるため、第１の分圧回路１６の分圧比と、第２の分圧回路２７の分圧比を同一に設定すると、正弦波の正側の波形と正弦波の負側の波形とが若干異なる場合がある。このため本実施例では、第１の分圧回路２６に可変抵抗Ｒ２を使用して分圧比を変えるようにしているものである。このため、全てのバラツキを吸収でき、出力電圧の直流成分、偶数次の歪みを最小にした正弦波形の電流を供給できるものである。
【００２５】
以上のように本実施例によれば、２つの分圧回路１７，２６の片方のみの分圧比を可変抵抗Ｒ２を使用するという簡素な構成とすることによって、ハーフブリッジインバータ４とハーフブリッジインバータ５の上下のスイッチング素子のバラツキやデッドタイムに起因する歪み波成分を補正でき、特に直流成分や偶数次の歪み成分を低減した正弦波形の電流を供給できる系統連系インバータを実現するものである。
【００２６】
（実施例３）
続いて本発明の第３の実施例について説明する。図５は本実施例の構成を示す回路図である。本実施例では、直流電源１の電圧を検知する入力電圧検知手段３０と、出力電圧検知手段の信号を積分する定数可変積分回路２９とを備えている。
【００２７】
以下本実施例の動作について説明する。図６は、本実施例のコンパレータ１４の動作を示す特性図である。限流コイル６に流れるインバータの出力電流ｉＬ１は、正弦波発生手段１３の正弦波信号の指令値の上限と下限のヒステリシス幅をＶＨ１、中間段コンデンサ３の電圧をＶＭ、インバータの出力電圧をＶｏ、限流コイル６のインダクタンスをＬ１とすると、（ＶＭ−Ｖｏ）／Ｌ１の傾きで電流が増加する。ここでＶＭやＶｏが変化した場合、前記ヒステリシス幅をＶＨ２に変化させた場合には、前記ｉＬ１を一定に保った上で、オン時間を一定に保つことが可能となる。例えば、ＶＭが増加したときはヒステリシス幅を広げ、ＶＭが減少した時はヒステリシス幅を小さくする。また、オフ時間はＶｏ／Ｌ１の傾きで電流が減少するため、オフ時間もほぼ一定とすることができる。
【００２８】
以上の様に本実施例によれば、入力電圧が低いときは積分時定数を小さくして動作周波数を上げて、入力電圧の変化に対して動作周波数の範囲を限定でき、小型化が可能な系統連系インバータを実現するものである。
【００２９】
（実施例４）
続いて本発明の第４の実施例について説明する。図７は本実施例の構成を示す回路図である。本実施例では、抵抗、コンデンサ等で構成したヒステリシス幅可変手段３１を設けている。
【００３０】
ヒステリシス幅を一定とした場合は、系統電圧のゼロ付近では中間段コンデンサ３の電圧と出力電圧との差が大きくなるものである。このため、スイッチング素子のオン時間が同一であっても、限流コイル６に流れる出力電流は大きくなって、系統電圧のピーク付近に比べて動作周波数が大きくなるものである。つまり、出力電流の波形は正弦波から歪んだ形となるものである。そこで本実施例では、ヒステリシス幅可変手段３１を動作させて、ヒステリシス幅をピークでは小さく、ゼロ付近では大きくするように調整しているものである。この結果、インバータの動作周波数は、正弦波の一周期内を通じて一定となるものである。
【００３１】
以上の様に本実施例によれば、出力電圧検知手段が検知する出力電圧に応じてヒステリシス幅を調整する構成として、インバータの損失を低く抑え、小型化が可能な系統連系インバータを実現するものである。
【００３２】
（実施例５）
続いて、本発明の第５の実施例について説明する。図８は、本実施例の構成を示す回路図である。本実施例では、限流コイル電流ピークホールド回路５１と、振幅制限手段５２を設けているものである。
【００３３】
以下本実施例の動作について説明する。例えば本実施例の系統連系インバータの負荷として、出力が１ｋＷ程度の掃除機が接続されている場合を考える。この場合は、系統連系インバータの負荷は掃除機のモータとなる。モータの場合には、起動時の起動電流は定格の１０倍以上となるものである。つまり、起動電流のピーク値は１００Ａ程度に達するものである。このような大電流が瞬間的であったとしても、回路に流れるとインバータに使用しているスイッチング素子が破壊されてしまうものである。そこで本実施例では、限流コイル電流ピークホールド回路５１と、振幅制限手段５２を使用しているものである。つまり、限流コイル電流ピークホールド回路５１を使用して、限流コイル６に流れる電流が一定値を超えると、この瞬間の正弦波発生手段１３のピーク値をホールドして、振幅制限手段５２を使用してコンパレータ１４の信号の振幅を所定値以内に制限するものである。このため、インバータの出力電流は所定のピーク値以内に制限されて、使用しているスイッチング素子を保護できるものである。
【００３４】
（実施例６）
次に本発明の第６の実施例について説明する。図９は本実施例の構成を示す回路図である。本実施例では、自立運転時に自立リレー８を介して出力する系統連系インバータの出力電圧の波形を観測する出力電圧波形検出手段６１と、この波形を理想の正弦波形と比較して逐次その差を検出する正弦波誤差検出手段６２と、正弦波誤差検出手段６２の信号に基づいて指令値を補正する指令値補正手段６３と、補正指令値発生手段６４とを備えている。
【００３５】
以下本実施例の動作について説明する。出力電圧または出力電流の小さい部分では、ハーフブリッジコンバータ４を構成するスイッチング素子Ｑ１、Ｑ２のオン時間を短くする必要がある。このため、コンパレータ１４がスイッチング素子Ｑ１、スイッチング素子Ｑ２をオンするためのパルス信号は、最小パルス幅を下回った場合にはすべて０となる。従って、特に出力電圧が低い部分では、換言すればゼロ点付近では出力電圧が０となる期間が発生するものである。すなわち、ゼロ点付近では出力電圧の波形が歪むものである。そこで本実施例では、前記しているように出力電圧波形検出手段６１と、この波形を理想の正弦波形と比較して逐次その差を検出する正弦波誤差検出手段６２とを使用して、商用周波数の一周期間の誤差信号を保持しておいて、一周期後の出力電圧の指令値に対して誤差が負となる部分は出力電圧指令値を増加させるように補正する。また、誤差が正となる部分は出力電圧指令値を減少させる補正を行っているものである。
【００３６】
以上のように本実施例によれば、出力電圧の補正手段を追加することによって、出力電圧の歪みの少ない正弦波の出力電圧または出力電流を供給できるものである。従って接続している機器が誤動作を起こす可能性が低いものである。また、商用周波数の１周期遅れでフィードバック制御を実行しているため、インバータが発振しにくく、動作の安定した系統連系インバータを実現するものである。
【００３７】
【発明の効果】
本発明によれば、自立運転時にも正確な正弦波の電圧を供給できる系統連系インバータを実現するものである。
【図面の簡単な説明】
【図１】
本発明の第１の実施例である系統連系インバータの構成を示す回路図
【図２】
同、系統連系時の各部の動作を示す波形図
【図３】
同、停電時の各部の動作を示す波形図
【図４】
本発明の第２の実施例である系統連系インバータの構成を示す回路図
【図５】
本発明の第３の実施例である系統連系インバータの構成を示す回路図
【図６】
同、コンパレータの動作を示す説明図
【図７】
本発明の第４の実施例である系統連系インバータの構成を示す回路図
【図８】
本発明の第５の実施例である系統連系インバータの構成を示す回路図
【図９】
本発明の第６の実施例である系統連系インバータの構成を示す回路図
【図１０】
従来の系統連系インバータの構成を示す回路図
【符号の説明】
１    入力電源
２    昇圧コンバータ
３    中間段コンデンサ
４    ハーフブリッジインバータ
５    ハーフブリッジインバータ
６    限流コイル
７    出力コンデンサ
８    自立リレー
９    系統リレー
１０  系統
１１  停電検知手段
１２  電流検出手段
１３  正弦波発生手段
１４  コンパレータ
１５  検知信号切換手段
１６  第１の分圧回路
１７  第２の分圧回路
１８  減算回路
１９  積分回路
２６  第１の分圧回路
２９  定数可変積分回路
３０  入力電圧検知手段
３１  ヒステリシス幅可変手段
５１  限流コイル電流ピークホールド回路
５２  振幅制限手段
６１  出力電圧波形検出手段
６２  正弦波誤差検出手段
６３  指令値補正手段
６４  補正指令値発生手段