【手続補正書】
【提出日】平成17年12月5日(2005.12.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  多層配線を有する半導体装置の設計方法であって、
（ａ）基本セルを複数配置する工程と、
（ｂ）チャネルに配線を配置し、論理回路を形成する工程と、
（ｃ）前記（ｂ）工程後、空きチャネルに、異なる配線間を電気的に接続する電源補強用の接続孔を配置する工程とを有することを特徴とする半導体装置の設計方法。
【請求項２】  多層配線を有する半導体装置の設計方法であって、
（ａ）基本セルを複数配置する工程と、
（ｂ）第１の配線層において、第１方向のチャネルに、第１の電源配線を配置し、前記第１の配線層の上層の第２の配線層において、前記第１方向に対して交差する第２方向のチャネルに、前記基本セル内及び基本セル間を接続する配線を配置し、前記第２の配線層の上層の第３の配線層において、前記第１方向のチャネルに、前記第１の電源配線を補強する第２の電源配線を配置する工程と、
（ｃ）前記（ｂ）工程の後に、前記第２の電源配線と第１の電源配線とを電気的に接続する接続孔を配置する工程とを有することを特徴とする半導体装置の設計方法。
【請求項３】  請求項２記載の半導体装置の設計方法であって、
前記（ｃ）の工程において、前記接続孔は、前記基本セル内及び基本セル間を接続する配線が配置されない空きチャネルに配置されることを特徴とする半導体装置の設計方法。
【請求項４】  多層配線を有する半導体装置であって、
複数の基本セルの電界効果トランジスタが、半導体基板の第１の領域に形成され、
前記第１の領域に所定の電位を供給する第１の給電配線が、第１方向に延在して配置され、
前記複数の基本セルの電界効果トランジスタのソースに電気的に接続される第１の電源配線が、前記第１方向に延在して配置され、
前記第１の給電配線及び第１の電源配線の上層の第２の配線層に、第２の電源配線及び第１の配線が、前記第１方向に延在して配置され、
前記第２の電源配線は、前記第１の電源配線の上方に形成され、かつ前記第１の電源配線に電気的に接続され、
前記第１の給電配線の上方は、配線チャネル領域となっており、その配線チャネル領域には、前記第１の給電配線とは電気的に接続されない前記第１の配線が配置されていることを特徴とする半導体装置。
【請求項５】  多層配線を有する半導体装置であって、
複数の基本セルの電界効果トランジスタが、半導体基板の第１の領域に形成され、
前記第１の領域に所定の電位を供給する第１の給電配線が、第１方向に延在して配置され、
前記複数の基本セルの電界効果トランジスタのソースに電気的に接続される第１の電源配線が、前記第１方向に延在して配置され、
前記第１の給電配線及び第１の電源配線の上層の第２の配線層に、前記第１の給電配線に電気的に接続する第２の給電配線又は前記第１の電源配線に電気的に接続する第２の電源配線が、前記第１方向に対して交差する第２方向に延在して配置され、
前記第２の給電配線又は第２の電源配線の下部に配置される基本セルを、前記第１の領域に供給する電位を変換するためのスイッチ素子形成用のセルとして用いることを特徴とする半導体装置。
【請求項６】  請求項４または５記載の半導体装置において、前記基本セルは、前記第１方向に交差する第２方向に並んで配置されたゲート幅の異なる２種類の電界効果トランジスタで構成され、
前記ゲート幅の異なる２種類の電界効果トランジスタのうち、相対的にゲート幅の小さい電界効果トランジスタが、複数のｐチャネル型の電界効果トランジスタと、複数のｎチャネル型の電界効果トランジスタとで構成され、その各々のゲート電極が、前記複数のｐチャネル型の電界効果トランジスタと複数のｎチャネル型の電界効果トランジスタとの間の領域に配置された幅広パターンと一体的に形成され互いに電気的に接続されていることを特徴とする半導体装置。
【請求項７】  半導体装置において、複数の基本セルは、第１方向に並んで配置されたゲート幅の異なる２種類の電界効果トランジスタで構成され、
前記ゲート幅の異なる２種類の電界効果トランジスタのうち、相対的にゲート幅の小さい電界効果トランジスタが、複数のｐチャネル型の電界効果トランジスタと、複数のｎチャネル型の電界効果トランジスタとで構成され、その各々のゲート電極が、前記複数のｐチャネル型の電界効果トランジスタと複数のｎチャネル型の電界効果トランジスタとの間の領域に配置された幅広パターンと一体的に形成され互いに電気的に接続されていることを特徴とする半導体装置。
【請求項８】  多層配線を有する半導体装置であって、
半導体基板に形成された複数の基本セルと、
前記半導体基板に形成され、前記基本セルの第１の電界効果トランジスタが配置された第１導電型の第１の領域と、
前記半導体基板に形成され、前記基本セルの第２の電界効果トランジスタが配置された第２導電型の第２の領域と、
前記第１の領域に所定の電位を供給する給電配線であって、前記複数の基本セルが並んで配置される第１方向に沿って延在された第１の給電配線と、
前記第２の領域に所定の電位を供給する給電配線であって、前記複数の基本セルが並んで配置される前記第１方向に沿って延在された第２の給電配線と、
前記基本セルに形成された素子の第１の動作電圧を供給する電源配線であって、前記第１方向に沿って延在された電源配線と、
前記基本セルに形成された素子の第２の動作電圧を供給する電源配線であって、前記第１方向に沿って延在された電源配線と、
前記第１の給電配線に所定の電位を供給する給電配線であって、前記第１の給電配線よりも上層に形成され、前記第１方向に対して交差する第２方向に延在する第３の給電配線と、
前記第２の給電配線に所定の電位を供給する給電配線であって、前記第２の給電配線よりも上層に形成され、前記第１方向に対して交差する前記第２方向に延在する第４の給電配線と、
前記第３の給電配線または第４の給電配線の少なくとも一方の直下に配置されている基本セルを、前記第１の領域または第２の領域に供給する電位を変換するためのスイッチ素子形成用のセルとして用いることを特徴とする半導体装置。
【請求項９】  多層配線を有する半導体装置であって、
半導体基板に形成された複数の基本セルと、
前記半導体基板に形成された半導体領域と、
前記半導体領域に所定電位の電圧を供給する領域であって、前記半導体領域と同一導電型で、かつ、前記半導体領域の不純物濃度よりも高い不純物濃度で形成され、前記基本セルの第１方向に沿って延在された給電領域と、
前記基本セルに形成された素子の動作電圧を供給する電源配線であって、前記半導体基板の上層の第１の配線層に配置され、前記基本セルの第１方向に沿って延在された第１の電源配線と、
前記基本セルに形成された素子の動作電圧を供給する電源配線であって、前記第１の配線層の上層の第２の配線層に配置され、前記基本セルの第１方向に沿って延在された第２の電源配線と、
前記第１の電源配線と第２の電源配線とを電気的に接続する接続孔と、
前記第１の配線層と第２の配線層との間の配線層であって前記第１方向に交差する第２方向をチャネル方向として持つ第３の配線層に配置された信号配線とを有することを特徴とする半導体装置。
【請求項１０】  請求項４〜９のいずれか一項に記載の半導体装置において、前記半導体領域に印加する電圧を動作電圧または基板電圧に切り換える切換え手段を設けたことを特徴とする半導体装置。
【請求項１１】  多層配線を有する半導体装置の製造方法であって、
（ａ）半導体基板の主面に基本セルを複数配置する工程と、
（ｂ）第１方向のチャネルに第１の配線層で構成される第１の電源配線を配置する工程と、
（ｃ）前記第１の配線層の上層の第２の配線層において、前記第１方向に対して平行なチャネルに、前記第１の電源配線を補強するための第２の電源配線を配置する工程と、
（ｄ）前記第１の配線層と第２の配線層との間の第３の配線層において、前記第１方向に対して交差する第２方向のチャネルに信号配線を配置する工程と、
（ｅ）前記（ｄ）工程後、前記第１の電源配線と第２の電源配線とを電気的に接続する接続孔を配置する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１２】  請求項１１記載の半導体装置の製造方法において、前記半導体基板に形成された半導体領域に、前記基本セルが構成され、前記半導体領域に前記基本セルの第１方向に沿って延在され、前記半導体領域と同一導電型で形成され、前記半導体領域の不純物濃度よりも高い不純物濃度で形成された給電領域を配置する工程を有することを特徴とする半導体装置の製造方法。