(57)【要約】【課題】  従来のブリッジレス整流力率改善回路の制御方法と比較しても、本考案の制御方法は、伝導損が比較的少ないことから、比較的高い変換効率を提供することにある。【解決手段】  本考案は、ブリッジレス整流力率改善回路、及び、その制御方法を開示することにあり、前記ブリッジレス整流力率改善回路が力率改善インダクタ、２個のダイオード整流器、制御ユニット、２個のパワーMOSスイッチ、及び、蓄積コンデンサを具えることで、完全なブースト回路を形成することである。【選択図】   図1
0003125344.tif 000002
【実用新案登録請求の範囲】
【請求項１】
一端がファイヤワイヤ入力側に接続するインダクタと、
一端が前記インダクタの他端に接続する第１ダイオードと、
一端が中性入力側に接続する第２ダイオードと、
入力側が前記ファイヤワイヤ入力側及び中性入力側に各々接続する制御ユニットと、
三端子デバイスで、その第１端子が前記制御ユニットに接続し、第２端子が前記第１ダイオード及び前記インダクタに各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第１スイッチと、
三端子デバイスで、第１端子が前記制御ユニットに接続し、第２端子が前記第２ダイオード及び前記中性入力側に各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第２スイッチ、及び、
一端が前記第１ダイオードと第２ダイオードの他端に各々接続し、他端が前記第１スイッチ及び第２スイッチの第３端子に接続するコンデンサを具備し、
前記制御ユニットの制御を介して、正の半サイクル時に、電流が前記ファイヤワイヤ入力側、インダクタ、第１ダイオード、インダクタ、及び、第２スイッチに流れて中性入力側でループを形成させ、負の半サイクル時に、電流が前記中性入力側、第２ダイオード、コンデンサ、第１スイッチ、及び、インダクタに流れてファイヤワイヤ入力側でループを形成させることで前記力率改善回路の伝導損を低減させることを特徴とする、ブリッジレス力率改善回路。
【請求項２】
請求項１記載のブリッジレス力率改善回路において、前記第１スイッチ、前記第２スイッチは、電力スイッチで、且つ、前記電力スイッチはNチャンネル金属酸化膜半導体電界効果トランジスタ、Nチャンネル接合型電界効果トランジスタ、Pチャンネル金属酸化膜半導体電界効果トランジスタ、又は、Pチャンネル接合型電界効果トランジスタとすることができることを特徴とする、ブリッジレス力率改善回路。
【請求項３】
請求項２記載のブリッジレス力率改善回路において、前記第１端子は、前記金属酸化膜半導体電界効果トランジスタのゲート電極で、前記第２端子が前記金属酸化膜半導体電界効果トランジスタのドレーン電極で、前記第３端子が前記金属酸化膜半導体電界効果トランジスタのソースであることを特徴とする、ブリッジレス力率改善回路。
【請求項４】
請求項１記載のブリッジレス力率改善回路において、前記第１ダイオード、及び、前記第２ダイオードは、整流ダイオードとすることができることを特徴とする、ブリッジレス力率改善回路。
【請求項５】
請求項１記載のブリッジレス力率改善回路において、前記制御ユニットは、力率改善装置で、正の半サイクル時に前記第２スイッチを持続して導通させ、前記第１スイッチを先に導通してから閉鎖し、前記第１スイッチが導通した時、電気エネルギーを前記インダクタに蓄積でき、前記第１スイッチが閉鎖した時、前記インダクタの電気エネルギーを放出できることを特徴とする、ブリッジレス力率改善回路。
【請求項６】
請求項５記載のブリッジレス力率改善回路において、前記制御ユニットが負の半サイクル時に前記第１スイッチを持続して導通させ、前記第２スイッチを先に導通させてから閉鎖し、前記第２スイッチが導通した時、電気エネルギーを前記インダクタに蓄積でき、前記第２スイッチが閉鎖した時、前記インダクタの電気エネルギーを放出できることを特徴とする、ブリッジレス力率改善回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、ブリッジレス力率改善回路に関り、特に、正の半サイクル及び負の半サイクルで各々導通経路を提供することで伝導損を低減させるため、第１スイッチ及び第２スイッチを具えたブリッジレス力率改善回路である。
【背景技術】
【０００２】
ブリッジレス整流力率改善回路は、通常高効率なパワーサプライ内に用られて力率を改善する。従来の制御方法は、２個の金属酸化膜半導体電界効果トランジスタ(M１)と金属酸化膜半導体電界効果トランジスタ(M２)を同時に導通或いは閉鎖する。
【０００３】
上記の制御方法の欠点とは、金属酸化膜半導体電界効果トランジスタ(M１)と金属酸化膜半導体電界効果トランジスタ(M２)を同時に閉鎖する時、電流が各々金属酸化膜半導体電界効果トランジスタ(M２)の本体ダイオード（正の半サイクル）と金属酸化膜半導体電界効果トランジスタ(M１)の本体ダイオード(負の半サイクル)に流れるため比較的高い伝導損が生じてしまう。
【０００４】
この欠点に鑑み、本考案はブリッジレス整流力率改善回路の制御方法を提供することで上記の欠点を改善した。
【考案の開示】
【考案が解決しようとする課題】
【０００５】
本考案の主な目的は、ブリッジレス力率改善回路を提供し、正の半サイクル及び負の半サイクルで各々導通経路を提供することで伝導損の低減及び変換効率を向上するための第１スイッチ及び第２スイッチを具えることにある。
【０００６】
本考案の別の目的は、ブリッジレス力率改善回路の制御方法を提供し、正の半サイクル及び負の半サイクルで各々導通経路を提供することで伝導損の低減及び変換効率を向上するための第１スイッチ、第２スイッチ及び制御ユニットを提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本考案のブリッジレス力率改善回路には、少なくとも一端がファイヤワイヤ入力側に接続するインダクタと、一端が前記インダクタの他端に接続する第１ダイオードと、一端が中性入力側に接続する第２ダイオードと、入力側が前記ファイヤワイヤ入力側及び中性入力側に各々接続する制御ユニットと、三端子デバイスで、その第１端子が前記制御ユニットに接続し、第２端子が前記第１ダイオード及び前記インダクタに各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第１スイッチと、三端子デバイスで、第１端子が前記制御ユニットに接続し、第２端子が前記第２ダイオード及び前記中性入力側に各々接続し、前記制御ユニットの制御によって導通又は閉鎖できる第２スイッチ及び一端が前記第１ダイオードと第２ダイオードの他端に各々接続し、他端が前記第１スイッチ及び第２スイッチの第３端子に接続するコンデンサを含み、前記制御ユニットの制御を介して、正の半サイクル時に、電流が前記ファイヤワイヤ入力側、インダクタ、第１ダイオード、インダクタ及び第２スイッチに流れて中性入力側でループを形成させ、負の半サイクル時に、電流が前記中性入力側、第２ダイオード、コンデンサ、第１スイッチ及びインダクタに流れてファイヤワイヤ入力側でループを形成させることで前記力率改善回路の伝導損を低減させる。
【０００８】
前記の目的を達成するため、本考案のブリッジレス整流力率改善回路の制御方法は、力率改善回路の伝導効率を制御するために用い、前記力率改善回路にはインダクタ、第１ダイオード、第２ダイオード、制御ユニット及びコンデンサを含み、制御方法のステップには前記制御ユニット、前記第１ダイオード及び前記インダクタに各々接続する第１スイッチを提供することと、前記制御ユニット、前記第２ダイオード及び前記中性入力側に各々接続する第２スイッチを提供すること、及び、前記制御ユニットが正の半サイクル時に前記第２スイッチを持続導通させ、且つ第１スイッチを先に導通させてから閉鎖する。また負の半サイクル時に前記第１スイッチを持続導通させ、且つ前記第２スイッチを先に導通させてから閉鎖することで、前記力率改善回路の伝導損を低減させることを含む。
【考案を実施するための最良の形態】
【０００９】
本考案の”回路”の特徴及び目的を付属図及び実施例によって以下に詳細説明する。
【００１０】
図１は、本考案の好ましい実施例のブリッジレス力率改善回路を示したブロックの見取図である。図に示すように、本考案のブリッジレス力率改善回路は、インダクタ１０、第１ダイオード２０、第２ダイオード３０、制御ユニット４０、第１スイッチ５０、第２スイッチ６０、及びコンデンサ７０を組み合わせて構成される。
【００１１】
前記インダクタ１０の一端がファイヤワイヤ入力側（Line、L）に接続して、電気エネルギーを蓄積するために用いるが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
【００１２】
前記第１ダイオード２０は、例えば整流ダイオードに限定されることはないが、以下第１整流ダイオード２０と称するものとし、その一端が前記インダクタ１０の他端に接続することで、半波整流の効果を提供することができるが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
【００１３】
前記第２ダイオード３０、例えば整流ダイオードに限定されることはないが、以下第２整流ダイオード３０と称するものとし、その一端が中性入力側（Neutral、 N）に接続することで、半波整流の効果も提供することができるが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
【００１４】
前記制御ユニット４０の入力側が前記ファイヤワイヤ入力側及び中性入力側に各々接続し、その出力は、各々前記第１スイッチ５０及び第２スイッチ６０の導通及び閉鎖を制御できる。前記制御ユニット４０は、例えば力率改善装置(power factor corrector)に限定されることはない。
【００１５】
前記第１スイッチ５０は、三端子デバイスで、任意の電力スイッチとすることができ、Nチャンネル金属酸化膜半導体電界効果トランジスタ、Nチャンネル接合型電界効果トランジスタ、Pチャンネル金属酸化膜半導体電界効果トランジスタ或いはPチャンネル接合型電界効果トランジスタに限定されることがなく、以下は第１MOSスイッチ５０と称し、その第１端子が前記制御ユニット４０に接続し、第２端子が各々前記第１ダイオード２０及び前記インダクタ１０に接続し、前記制御ユニット４０の制御によって導通又は閉鎖することができる。前記第１端子は、前記金属酸化膜半導体電界効果トランジスタ５０のゲート電極(Ｇａｔｅ)で、前記第２端子が前記金属酸化膜半導体電界効果トランジスタ５０のドレーン電極(Ｄｒａｉｎ)で、前記第３端子が前記金属酸化膜半導体電界効果トランジスタ５０のソース電極(Ｓｏｕｒｃｅ)である。
【００１６】
前記第２スイッチ６０は、三端子デバイスで、任意の電力スイッチとすることができ、Nチャンネル金属酸化膜半導体電界効果トランジスタ(MOSFET)、Nチャンネル接合型電界効果トランジスタ、Pチャンネル金属酸化膜半導体電界効果トランジスタ或いはPチャンネル接合型電界効果トランジスタに限定されることがなく、以下は第２MOSスイッチ６０と称し、その第１端子が前記制御ユニット４０に接続し、第２端子が各々前記第２整流ダイオード３０及び前記中性入力側に接続し、前記制御ユニット４０の制御によって導通又は閉鎖することができる。前記第１端子は、前記金属酸化膜半導体電界効果トランジスタのゲート電極(Ｇａｔｅ)で、前記第２端子が前記金属酸化膜半導体電界効果トランジスタのドレーン電極(Ｓｏｕｒｃｅ)で、前記第３端子が前記金属酸化膜半導体電界効果トランジスタのソース電極(Ｄｒａｉｎ)である。
【００１７】
前記コンデンサ７０の一端が各々前記第１整流ダイオード２０及び第２整流ダイオード３０の他端に接続し、他端は前記第１MOSスイッチ５０及び第２MOSスイッチ６０のドレーン電極に接続するが、これは一般的なパワーサプライの周知のものであるため、ここでは詳述しない。
【００１８】
正の半サイクル時において、制御ユニット４０が第２MOSスイッチ６０を持続導通させ、且つ第１MOSスイッチ５０を先に導通させてから閉鎖させる。第２MOSスイッチ６０と第１MOSスイッチ５０が同時に導通した時、電流がファイヤワイヤ入力側、インダクタ１０、第１MOSスイッチ５０、第２MOSスイッチ６０及び中性入力側に流れることで電気エネルギーをインダクタ１０に蓄積する。
【００１９】
第２MOSスイッチ６０が導通して第１MOSスイッチ５０を閉鎖した時、電流がファイヤワイヤ入力側、インダクタ１０、第１整流ダイオード２０、コンデンサ７０、第２MOSスイッチ６０及び中性入力側に流れることでインダクタ７０から電気エネルギーを放出する。
【００２０】
負の半サイクル時において、制御ユニット４０が第１MOSスイッチ５０を持続導通させ、且つ第２MOSスイッチ６０を先に導通させてから閉鎖させる。第１MOSスイッチ５０と第２MOSスイッチ６０が同時に導通した時、電流が中性入力側、第２MOSスイッチ６０、第１MOSスイッチ５０、インダクタ１０、及びファイヤワイヤ入力側に流れることで電気エネルギーをインダクタ１０に蓄積する。
【００２１】
第１MOSスイッチ５０が導通して第２MOSスイッチ６０を閉鎖した時、電流が中性入力側、第２整流ダイオード３０、コンデンサ７０、第１MOSスイッチ５０、インダクタ１０及びファイヤワイヤ入力側に流れることでインダクタ７０から電気エネルギーを放出する。
【００２２】
簡単に言うと、制御ユニット４０は第１MOSスイッチ５０と第２MOSスイッチ６０を導通或いは閉鎖させ、正、負の半サイクル時に各々導通経路を提供して伝導損を低減すると共に変換効率を向上させる。これにより、本考案は、ブリッジレス整流力率改善回路の従来の制御方法の欠点を確実に改善できる。
【００２３】
この他に、本考案ではブリッジレス整流力率改善回路の制御方法も提供する。図２を見ると、本考案の別の好ましい実施例のブリッジレス力率改善回路の制御方法を示したフローチャートである。図に示すように、本考案のブリッジレス力率改善回路の制御方法は、力率改善回路の伝導効率を制御するために用い、前記力率改善回路には、インダクタ１０、第１ダイオード２０、第２ダイオード３０及びコンデンサ７０を含み、制御方法のステップには前記第１ダイオード２０及び前記インダクタ７０に各々接続する第１スイッチ５０を提供すること(ステップ１)と、前記第２ダイオード３０及び前記中性入力側に各々接続する第２スイッチ６０を提供すること(ステップ２)、及び、前記第１スイッチ５０及び第２スイッチ６０に接続する前記制御ユニット４０を提供し、前記制御ユニット４０が正の半サイクル時に前記第２スイッチを持続導通させ、且つ第１スイッチを先に導通させてから閉鎖する。また負の半サイクル時に前記第１スイッチを持続導通させ、且つ前記第２スイッチを先に導通させてから閉鎖することで、前記力率改善回路の伝導損を低減させること(ステップ３)を含む。
【００２４】
ステップ１〜２において、前記第１ダイオード２０及び前記インダクタ７０に各々接続する第１スイッチ５０の提供及び前記制御ユニット、前記第２ダイオード３０及び前記中性入力側に各々接続する第２スイッチ６０を提供し、前記第１ダイオード２０、第２ダイオード２３、第１スイッチ５０及び前記第２スイッチ６０は、上記の説明を参照できるので、ここでは詳述しない。
【００２５】
ステップ３において、前記制御ユニット４０が正の半サイクル時に前記第２MOSスイッチ６０を持続導通させ、且つ第１MOSスイッチ５０を先に導通させてから閉鎖する。また負の半サイクル時に前記第１MOSスイッチ５０を持続導通させ、且つ前記第２MOSスイッチ６０を先に導通させてから閉鎖することで、前記力率改善回路の伝導損を低減させる。
【００２６】
本考案に開示したものは、好ましい実施例であり、各種局部的な改変或いは修飾について本考案の技術的思想に基づき、当該技術を熟知する者が、容易に推察できるものも本考案の特許請求の範囲に属するものとする。
【００２７】
上記をまとめると本考案の目的、手段と効果が、従来の技術特徴とは異なり、初めての考案として実用に適合し、考案の実用新案登録要件を満たしているため、審査官皆様のご審査により、一日も早く特許としていただくよう切に願います。
【図面の簡単な説明】
【００２８】
【図１】本考案の好ましい実施例のブリッジレス力率改善回路を示したブロックの見取図である。
【図２】本考案の別の好しい実施例のブリッジレス力率改善回路の制御方法を示したフローチャートである。
【符号の説明】
【００２９】
１０ インダクタ     
２０ 第１整流ダイオード    
３０ 第２整流ダイオード    
４０ 制御ユニット     
５０ 第１スイッチ     
６０ 第２スイッチ     
７０ コンデンサ     
L  インダクタ     
C  コンデンサ     
D１ ダイオード     
D２ ダイオード     
M１ 金属酸化膜半導体電界効果トランジスタ  
M２ 金属酸化膜半導体電界効果トランジスタ  
【図１】
0003125344.tif 000003
【図２】
0003125344.tif 000004