【手続補正書】
【提出日】平成17年11月18日(2005.11.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】  前記電流補正回路は、前記電流源トランジスタに接続された前記電源電位レベルと前記コモンモード電位との差が所定値よりも小さくなったときに前記出力電流の補正を開始することを特徴とする請求項１に記載の電流ドライバ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】  前記コンパレータは、ゲートに前記コモンモード電位が入力される第１のｎＭＯＳトランジスタと、ゲートに前記端子電位が入力される第２のｎＭＯＳトランジスタと、前記第１及び前記第２のｎＭＯＳトランジスタのそれぞれに一端が接続された第１の電流源とを備え、
前記負荷トランジスタは、第２の電流源が並列に接続され且つ一端が前記第１のｎＭＯＳトランジスタに接続されたｐＭＯＳトランジスタから構成され、
前記第１のｎＭＯＳトランジスタのソースとゲートとの間の電位差をＶgsと、前記第１のｎＭＯＳトランジスタのしきい値電圧をＶt と、前記第１のｎＭＯＳトランジスタのチャネル幅及びチャネル長により定まる定数をβと、前記第２の電流源を流れる電流をＩと、前記負荷トランジスタのドレイン電流に対する前記ミラートランジスタのドレイン電流のミラー比をαとした場合、
前記ミラートランジスタから前記電流ドライバに供給される電流は、｛β×（Ｖgs−Ｖt ）2 −Ｉ｝×αであることを特徴とする請求項４に記載の電流ドライバ回路。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】  前記電流補正回路は、前記複数のスイッチ回路を構成するスイッチ素子のうちの活性化されるスイッチ素子の合計トランジスタサイズが、前記コモンモード電位と電源電位レベルとの差に対して非線形に変化するように、前記複数のスイッチ回路を段階的に動作させることを特徴とする請求項８に記載の電流ドライバ。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
このような差動伝送においては、伝送線路対を用いて長距離伝送を行なうため、殆どの場合において、入出力部にはアナログ回路が用いられると共に、アナログ回路には３．３Ｖ系のＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが使用される。３．３Ｖ系のＣＭＯＳトランジスタは、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ）などの外部からの影響からデバイスを保護する意味でも使用せざるを得ない。また、差動伝送を行なう際にはその差動信号の中間電位であるコモンモード電位を決定する必要がある。ところが、送信側と受信側とに互いに異なるコモンモード電位が設定されている場合、相互に必ず電位差が発生するため、どちらかに電流が流れ込むことになる。このため、通常は、送信側でそのコモンモード電位を決定するか、もしくは受信側でコモンモード電位を決定するかのいずれかになる。したがって、コモンモード電位は通常固定ではなく、一定の幅を持たせてあることが多い。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
更に、コンパレータは、ゲートにコモンモード電位が入力される第１のｎＭＯＳトランジスタと、ゲートに端子電位が入力される第２のｎＭＯＳトランジスタと、第１及び第２のｎＭＯＳトランジスタのそれぞれに一端が接続された第１の電流源とを備え、負荷トランジスタは、第２の電流源が並列に接続され且つ一端が第１のｎＭＯＳトランジスタに接続されたｐＭＯＳトランジスタから構成され、第１のｎＭＯＳトランジスタのソースとゲートとの間の電位差をＶgsと、第１のｎＭＯＳトランジスタのしきい値電圧をＶt と、第１のｎＭＯＳトランジスタのチャネル幅及びチャネル長などにより定まる定数をβと、第２の電流源を流れる電流をＩと、負荷トランジスタのドレイン電流に対するミラートランジスタのドレイン電流のミラー比をαとした場合、ミラートランジスタから電流ドライバに供給される電流は、｛β×（Ｖgs−Ｖt ）2 −Ｉ｝×αであることが好ましい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
このようにすると、複数のスイッチ回路を構成するＭＯＳトランジスタ（スイッチ素子）の各ゲートが抵抗を介してグランドレベルに接続されるため、スイッチ素子がその大きさによりノイズの発生源になることを回避することができる。また、スイッチ素子のゲートに信号を入力するために接続された配線が長くなる場合には、周波数と位相との関係から入力信号が反射する弊害があるため、前記のように抵抗を介して各ゲートをグランドレベルに接続することにより、その弊害を低減させることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
したがって、コモンモード電位Ｖcmが電源電位レベルＶddに近づくことによりｐＭＯＳ電流源トランジスタ１０３が非飽和領域に入ったとしても、電流補正回路１０２が動作を開始するため、電流ドライバ１０１の出力電流を適量に補正することができる。具体的には、第１のｎＭＯＳトランジスタ１１０と第２のｎＭＯＳトランジスタ１１１とがそれぞれ等しく構成されていたとすると、第１のｎＭＯＳトランジスタ１１０のドレイン電流はβ×（Ｖgs1 −Ｖt ）2 に、また第２のｎＭＯＳトランジスタ１１１のドレイン電流はβ×（Ｖgs2 −Ｖt ）2 になる。ただし、βは第１のｎＭＯＳトランジスタ１１０及び第２のｎＭＯＳトランジスタ１１１のチャネル幅及びチャネル長などにより定まる定数を、Ｖt は第１のｎＭＯＳトランジスタ１１０及び第２のｎＭＯＳトランジスタ１１１のしきい値電圧を表す。このため、第１の電流源１０９にはβ×｛（Ｖgs1 −Ｖt ）2 ＋（Ｖgs2 −Ｖt ）2 ｝の電流が流れる。また、負荷トランジスタ１０７のドレイン電流は｛β×（Ｖgs1 −Ｖt ）2 −Ｉ｝になる。このため、ミラートランジスタ１０８のドレイン電流は、そのα倍の｛β×（Ｖgs1 −Ｖt ）2 −Ｉ｝×αになる。実際に使用した値を用いると、具体的にはＶgs2 を｛Ｖdd−（２６／３０）×Ｖdd｝とした場合、第１の電流源１０９に流れる電流を６０μＡと、第２の電流源１１２に流れる電流を２μＡとすると、負荷トランジスタ１０７のドレイン電流が｛β×（Ｖgs1 −Ｖt ）2 −２μＡ｝になるため、ミラートランジスタ１０８のドレイン電流は｛β×（Ｖgs1 −Ｖt ）2 −２μＡ｝×αになる。すなわち、これだけの電流が電流ドライバ１０１のｐＭＯＳ電流源トランジスタ１０３のドレイン側に供給されることになる。このようにして電流ドライバ１０１に供給される電流は、コモンモード電圧Ｖcmが高くなるにしたがって大きくなると共に、α、β、Ｖt 及びＶref1により任意に設定することができる。また、適切なミラー比α、定数βを決定すれば、コモンモード電位Ｖcmの変動により（Ｖgs−Ｖt ）の値が変化した場合であっても、その際に変化した電流量のα倍の電流を適切なタイミングで電流ドライバ１０１に供給することができるので、電流ドライバ１０１の出力電流を適量に補正することができる。したがって、以上のように、電源電位レベルＶddが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位Ｖcmがワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
一方、電流補正回路１０２には、電流ドライバ１０１の第２のスイッチ回路１１７を構成する４つのスイッチ素子の動作を制御する第１の論理回路１１９ａと、第３のスイッチ回路１１８を構成する４つスイッチ素子の動作を制御する第２の論理回路１１９ｂとが設けられている。具体的に、第１の論理回路１１９ａは、第２のコンパレータ１２０と、第１のＮＯＴ回路１２１と、第２のＮＯＴ回路１２２と、第１のＮＡＮＤ回路１２３と、第２のＮＡＮＤ回路１２４と、第１のＮＯＲ回路１２５と、第２のＮＯＲ回路１２６とから構成される。第２のコンパレータ１２０には、第１のｎＭＯＳトランジスタ１１０のドレイン側の電位と第２の参照電位Ｖref2とが入力される。第１のＮＯＴ回路１２１には、第２のコンパレータ１２０の出力信号が入力される。第２のＮＯＴ回路１２２には、第１のＮＯＴ回路１２１の出力信号が入力される。第１のＮＡＮＤ回路１２３には、第１のＮＯＴ回路１２１の出力信号と第２のスイッチ素子１０５ｂのゲートに入力される信号とが入力される。第２のＮＡＮＤ回路１２４には、第１のＮＯＴ回路１２１の出力信号と第１のスイッチ素子１０５ａのゲートに入力される信号とが入力される。第１のＮＯＲ回路１２５には、第２のＮＯＴ回路１２２の出力信号と第４のスイッチ素子１０５ｄのゲートに入力される信号とが入力される。第２のＮＯＲ回路１２６には、第２のＮＯＴ回路１２２の出力信号と第３のスイッチ素子１０５ｃのゲートに入力される信号とが入力される。これにより、第２のスイッチ回路１１７の動作が第１の論理回路１１９ａにより制御される。また、説明は省略するが、図４に示すように、第３のスイッチ回路１１８の動作もまた第１の論理回路１１９ａと同様に構成された第２の論理回路１１９ｂにより制御される。尚、図４に示す電流ドライバ１０１におけるＮｅｔＸｙ（Ｘは任意の数字を、ｙは任意のアルファベットを表す）と、電流補正回路１０２におけるＮｅｔＸｙとは、等電位であること、言い換えれば同じ信号が各素子に入力されることを意味する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図６に示すように、第４の実施形態に係る電流ドライバ回路の特徴は、図４に示す第３の実施形態の電流ドライバ１０１を構成するスイッチ回路を改良している点にある。具体的には、本実施形態のスイッチ回路の特徴は、第１のスイッチ回路１０５、第２のスイッチ回路１１７及び第３のスイッチ回路１１８を構成する各スイッチ素子のゲートを、それぞれ第３の終端抵抗Ｒ3 を介してグランドレベルＶssに接続しているところにある。これにより、第３の実施形態により得られる効果に加えて以下のような効果が得られる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
図７は、第４の実施形態の変形例に係る電流ドライバ回路を構成する電流ドライバを示す構成図、特に第１のスイッチ回路１０５を構成する第１のスイッチ素子１０５ａを例に示す構成図である。尚、図７に示す本変形例の電流ドライバにおいて、図６に示す第４の実施形態の電流ドライバと同一の回路素子等には同一の符号を付す。