【事件の表示】
　平成　８年特許願第１４３３２５号「排他制御装置」拒絶査定に対する審判事件［平成９年１２月１６日出願公開、特開平　９−３２５８９３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成８年６月５日の出願であって、その請求項１に係る発明は、平成１３年８月１６日付けの手続補正書により補正された特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「複数のＣＰＵがバスを介して資源を共有するシステムにおいて共有資源の排他制御を行う排他制御装置であって、
　前記バスと接続し前記ＣＰＵからの所定のアドレスを受け前記排他制御装置に選択信号を送るセレクタを備え、
　レジスタ、ゲート回路、および比較演算回路を含む構成部分を備え、該構成部分は前記ＣＰＵおよび共有資源とは独立に前記バスに接続し、
　前記レジスタには、前記比較演算回路からの信号に基づき前記比較演算回路が出力する共有資源を使用する複数のＣＰＵを識別する識別情報と前記共有資源が使用されていないことを示す所定値とが選択的に書き込まれ、
　前記ゲート回路は前記セレクタからの信号とバスからのリード信号に基づき前記レジスタの出力をバスに出力し、
　前記比較演算回路は前記セレクタからの信号とバスからのライト信号に基づき前記レジスタの内容が上記共有資源が使用されていないことを示す所定値のときこの所定値を前記ＣＰＵから送られてきた前記ＣＰＵを識別する識別情報に書き換え、前記レジスタの内容が前記ＣＰＵを識別する識別情報であるときこの識別情報を前記ＣＰＵから送られて来た前記共有資源が使用されていないことを示す所定値に書き換え、
　前記レジスタの内容が前記所定値から前記識別情報に書き換えられた時点からの経過時間を計測する計測手段を備え、
　前記複数のＣＰＵの各々が、前記経過時間を読み出し得るように構成されていることを特徴とする排他制御装置。」
　
２．引用例
　これに対して、当審において合議の結果、平成１３年９月６日付けで通知した拒絶理由に引用した特開昭５１−１４０５３７号公報（以下、「引用刊行物１」という。）には、次の事項が記載されている。
（１）「このような複数のプロセッサによる共通端末機器の同時使用を避けるためには、各プロセッサが共通端末機器を使用する場合に、プロセッサ側で共通端末機器が他のプロセッサによって使用状態にあるか否かを判定し、使用状態にないときだけ当該端末機器を使用するようにしなければならない。
　従来は、このような要求に対して、複数プロセッサの共通端末機器の使用を管理する管理装置を用意し、共通端末機器を使用しようとするプロセッサは、この管理装置にその要求を出し、管理装置から使用許可を得てから当該端末機器を使用するという方式をとっていた。この方式では端末機器の使用状態が管理装置を介して判定されるので、管理装置におけるわずかなエラーによって重複使用状態が発生する恐れがあり、そして共通に使用される端末機器が増加すれば管理装置の構成も複雑となり、この装置の費用がかさむだけでなく、エラーの発生も増大して、前記の重複使用状態の発生の機会も増々多くなる等の欠点がある。
　本発明は、このような欠点を除くため、プロセッサの共通端末機器に対する使用要求にして、使用可能状態であればこれに使用権を与え、かつこの使用権の設定をし、そしてこの設定された使用権を各プロセッサが読出してプロセッサ自身で共通端末機器の使用状態を判定することのできる方式を提供することを目的とする。」（第２頁左下欄第６行目乃至右下欄第１１行目）
（２）「第１図は本発明の第１の実施例を示すブロック構成図である。この図においてＰ１〜Ｐｎはプロセッサで、共通の情報伝送バスＢに並列接続される。バスＢはさらにプロセッサＰ１〜Ｐｎに共通の端末機器Ｄおよびこの端末機器Ｄの使用権を設定するための使用権設定装置Ｕが接続される。使用権設定装置Ｕは、プロセッサＰ１〜Ｐｎのそれぞれに個有に与えられた機番Ｎ１〜Ｎｎ以外の機番Ｎｕが設定される機番設定器Ｋ、バスＢからのデータと機番設定器Ｋからのデータを選択してレジスタに伝送するデータセレクタＳ、このデータセレクタＳを介して伝送されたデータを読込み、記憶するレジスタＲ、このレジスタＲの読込みを制御するゲートＧ２、レジスタＲの記憶データを読出す読出しゲートＧ１およびレジスタＲの記憶データと機番設定器Ｋの設定データとを比較し、一致したときに出力信号ＳＣ１を発生する比較器Ｃ１を備えている。
　このように構成された本発明装置は、次のように動作する。
　使用権設定装置Ｕにおいては、最初は機番設定機Ｋに設定された機番ＮｕがレジスタＲに読込まれる。したがって、レジスタＲの内容は動作開始時はＮｕとなる。
　しかして、ある時点で、機番Ｎ１の与えられたプロセッサＰ１において、共通の端末機器Ｄの使用要求が発生すると、このプロセッサＰ１は、端末機器Ｄに対応して設けられた使用権設定装置Ｕに、選択的にバスＢを介して使用権設定信号ＳＥＴとともにデータとして自己に与えられた機番Ｎ１を伝送する。使用権設定装置Ｕは、プロセッサＰ１からの設定信号を受けると、データセレクタＳがバスＢからのデータをレジスタＲに導くように動作する。このとき、レジスタＲの内容は、Ｎｕで機番設定器Ｋの内容と一致するので、比較器Ｃ１は出力信号ＳＳＣ１を発生し、ゲートＧ２に与える。このゲートＧ２においては設定信号ＳＥＴと比較器Ｃ１の出力信号ＳＣ１との一致がとれるので、ゲートＧ２からオア回路ＯＲを介してレジスタＲに読込み信号ＲＳが与えられる。これにより、レジスタＲはバスＢおよびセレクタＳを介してプロセッサＰ１から伝送されたデータＮ１を読込み、内容をＮｕからＮ１に書換える。次でプロセッサＰ１はバスＢを介して使用権設定装置ＵのレジスタＲの読取りゲートＧ１に読取り信号ＲＥＡを伝送する。これにより、レジスタＲにセットされたデータＮ１が、ゲートＧ１により読出され、バスＢを介してプロセッサＰ１に読取られるのである。
　プロセッサＰ１は、このようにして使用権設定装置ＵのレジスタＲから読取ったデータを自己に与えられた機番Ｎ１と比較し、使用権が設定されたか否かの確認を行う。この場合は、レジスタＲから読取ったデータがＮ１であり、自己の機番Ｎ１と一致するので、プロセッサＰ１は、端末機器Ｄに対する使用権の設定が使用権設定装置Ｕで行われたことを確認する。このように、使用権の設定が確認されると、プロセッサＰ１は端末機器Ｄの使用を実行し、その終了により、使用権解除信号ＲＥＳを使用権設定装置Ｕに伝送する。
　使用権設定装置Ｕにおいては、解除信号ＲＥＳを受取るとデータセレクタＳが、今度はバスＢからのデータを切離し、機番設定器ＫのデータＮｕをレジスタＲに導くように動作する。しかして解除信号ＲＥＳはオア回路ＯＲを介してレジスタＲに読取り信号ＲＳとしても加わるので、レジスタＲはデータセレクタから導かれた機番設定器ＫからのデータＮｕを直ちに読取り内容をＮｕに書換え、プロセッサＰ１の使用権の設定を解除する。
　前記プロセッサＰ１から解除信号ＲＥＳが発信される前の段階、すなわち、プロセッサＰ１が端末機器Ｄを使用している間に、他のプロセッサ、例えばＰｎにおいて、共通端末機器Ｄの使用要求が発生した場合は、同様にプロセッサＰｎから端末機器Ｄに対応して設けた使用権設定器Ｕに使用権設定信号ＳＥＴと、データとして自己の機番ＮｎとがバスＢを介して伝送される。これにより、データセレクタＳは、データＮｎをレジスタＲの入力に導く。しかしながら、この場合は、すでにプロセッサＰ１が自己の機番Ｎ１を登録し、共通端末機器Ｄの使用権を設定しているので、比較器Ｃ１は、入力に加わるレジスタＲの内容と機番設定器Ｋの内容とが一致しないため、出力信号ＳＣ１を発生しない。このため、読込みゲートＧ２からの読込み信号ＲＳが発生されず、レジスタＲは、入力に導かれたデータＮｎの読込みを行なわず、内容の書換えは行なわない。したがって、この後、プロセッサＰｎが自己の使用権設定が実行されたか否かを確認するため、レジスタＲの読取りゲートＧ１に読取り信号ＲＥＡを送って、レジスタＲの内容を読取った場合、プロセッサＰｎには、プロセッサＰ１の機番Ｎ１が読取られ、自己の機番Ｎｎと一致しないことにより、使用権の設定がなされなかったことが確認される。この結果、プロセッサＰｎにおいては端末機器Ｄを使用するシーケンスのスタートが禁止されるので端末機器Ｄが複数のプロセッサによって同時に重複して使用されることはなくなる。」（第３頁左上欄第２０行目乃至第４頁右上欄第１３行目）
（３）「この第２図の装置は、プロセッサが使用権を設定する際は、第１図の装置と同一に動作するが、設定を解除する際の動作が異なる。すなわち、第２図には図示しない使用権を設定しているプロセッサが、設定を解除する際は、設定動作のときと同様に設定解除信号ＲＥＳとともにデータとして自己の機番を使用権設定装置に送るのである。このように、解除信号ＲＥＳとともに送られてきたプロセッサの機番を示すデータは、使用権設定装置Ｕの比較器Ｃ２により、レジスタＲの内容と比較される。この場合、使用権を設定しているプロセッサからのデータであれば、レジスタＲに設定された内容と同一となるので、比較器Ｃ２は出力信号ＳＣ２を発生し、ゲートＧ３に与える。これにより、ゲートＧ３において解除信号ＲＥＳと比較器Ｃ２の出力信号ＳＣ２との一致がとれるので、レジスタＲへの読込み信号ＲＳが発生されるので、レジスタＲは入力に導かれたデータを読み込む。この場合、レジスタＲの入力には、すでにデータセレクタＳに解除信号ＲＥＳが加わり、機番設定器Ｋのデータが導かれているので、レジスタＲの内容はこの機番設定器Ｋに設定された内容に書換えられ、これにより、先に設定された使用権が解除され新たな使用権の設定が可能な状態となる。」（第４頁右下欄第２行目乃至第５頁左上欄第５行目）
　
　上記記載事項によると、引用刊行物１には、
「複数のプロセッサがバスを介して端末機器を共有するシステムにおいて共通端末機器の使用権設定を行う使用権設定装置であって、
　レジスタＲ、ゲートＧ１、データセレクタＳ、ゲートＧ２、および比較器Ｃ１を含む構成部分を備え、該構成部分は前記プロセッサおよび共通端末機器とは独立に前記バスに接続し、
　前記レジスタＲには、比較器Ｃ１の出力信号ＳＣ１と比較器Ｃ２の出力信号ＳＣ２に基づき、前記データセレクタＳが出力する共通端末機器を使用する複数のプロセッサを識別する機番Ｎ１〜Ｎｎと前記共通端末機器が使用されていないことを示す機番Ｎｕとが選択的に書き込まれ、
　前記ゲートＧ１はバスからの読取り信号ＲＥＡに基づき前記レジスタＲの出力をバスに出力し、
　前記データセレクタＳ、ゲートＧ２、ゲートＧ３、比較器Ｃ１、および比較器Ｃ２は、バスからの設定信号ＳＥＴに基づき、前記レジスタＲの内容が上記共通端末機器が使用されていないことを示す機番Ｎｕのとき、この機番Ｎｕを前記プロセッサから送られてきた前記プロセッサを識別する機番Ｎ１〜Ｎｎに書き換え、バスからの解除信号ＲＥＳに基づき、前記レジスタＲの内容が前記プロセッサを識別する機番Ｎ１〜Ｎｎであるとき、この機番Ｎ１〜Ｎｎを前記プロセッサから送られてきた前記共通端末機器が使用されていないことを示す機番Ｎｕに書き換える、
ことを特徴とする使用権設定装置」の発明（以下、「引用発明」という。）が記載されていると認める。
　
　また、同じく拒絶理由に引用した特開昭５９−１２３０６３号公報（以下、「引用刊行物２」という。）には、以下の事項が記載されている。
（４）第２図において１１は複数のマイクロプロセッサ（図示せず）などが接続されるマルチバスであって、これはアドレスバス１１Ａ、データバス１１Ｂを持っている。１２はアドレスバス１１Ａから入力されるシステムアドレスをデコードするデコーダ、１３ａ、１３ｂはデコーダ１２からのメモリチップセレクト信号ＭＣによってメモリ領域をセレクトされる共有メモリ、１４はセマフォア回路であって、これにはセマフォアセレクト信号ＳＳおよびシステムメモリリードコントロール信号ＭＲＤＣ、システムメモリライトコントロール信号ＭＷＴＣが入力されるようになっている。」（第３頁右下欄第１０行目乃至第４頁左上欄第２行目）
　
　また、同じく拒絶理由に引用した特開平３−２６６１７０号公報（以下、「引用刊行物３」という。）には、以下の事項が記載されている。
（５）「第３図は本発明の第２の実施例のロック機構のブロック図、第４図は第３図のロック機構を含む情報処理装置の一例のブロック図である。
　第４図の情報処理装置はＣＰＵ１０，１１，１２，１３とＩＯＰ１４，１５，１６，１７（装置番号をそれぞれ０，１，２，３，４，５，６，７とする）とロック機構１８とから構成されている。
　ロック機構１８は、第３図に示すように、タイマ１とロックレジスタ２と比較器３とロック制御部４と監視時間テーブル５とから構成されている。
　監視時間テーブル５は、表１（１５頁）に示すように、各装置１０〜１７に対するロックの監視時間Ｔ０〜Ｔ７が予め登録されている。タイマ１は、一定のクロックにより計時を行うカウンタで、デッドロック検出の時間（各装置の監視時間Ｔ０〜Ｔ７）に比べ十分大きな値までカウントできる。ロックレジスタ２は、ロック取得中か否かを示すロックバイトが格納されるロックバイト格納エリア２１と、ロックを取得した装置の番号が格納されるロック装置番号格納エリア２２と、タイマ１のタイマ値が格納されるタイマ値格納エリア２３とからなっている。比較器３は２個の減算器３１，３２とアンドゲート３３から構成され、減算器３１はタイマ１の出力１０１とロックレジスタ２のタイマ値格納エリア２３の読出し値との差分を求め、減算器３２は減算器３１の出力と監視時間テーブル５の出力５０１とを比較し、減算器３１の出力が出力５０１の値を越えたときにその桁上げ信号とロック制御部４からのロック失敗信号４０３との論理積をアンドゲート３３で取り、その結果をデッドロック検出信号３０１として出力する。ロック制御部４は各装置からのロック／アンロック要求信号４０１を解読して、ロックレジスタ制御信号４０２によりロック要求時にはまずロックレジスタ２の内容を読出し、ロックバイト格納エリア２１の読出し値２１１が０かどうかを判定し、ロックバイトが０であれば前述の通り書込みデータ２１０とタイマ１の出力１０１をロックレジスタ２に書込むと共にロック要求元装置にロック成功／失敗信号４０４によりロック成功を通知し、ロックバイトが０で無ければロック失敗信号４０３を比較器３に送ると共にロック要求元装置にもロック成功／失敗信号４０４によりロック失敗を通知する。また、ロック制御部４はアンロック要求時、ロックレジスタ２のロックバイト格納エリア２１とロック装置番号エリア２２をクリアする。なお、監視時間テーブル５はロックレジスタ２のロック装置番号格納エリア２２の読出し値２２１によりアクセスされる。」（第３頁右下欄第１８行目乃至第４頁左下欄第６行目）
（６）「いま、ＣＰＵ１０が時刻ｔａにおいてロックを取得したと仮定する。この場合、ロックレジスタ２には、ＣＰＵ１０が指定したロックバイトと、ＣＰＵ１０の装置番号０およびタイマ１のタイマ値ｔａが書込まれている。次に、ＩＯＰ１４が時刻ｔｂにロックを要求したとする。ＣＰＵ１０がロック取得中のためロックは失敗する。ロック失敗時に監視時間テーブル５からＣＰＵ１０に対する監視時間Ｔ０が読出され比較器３でｔｂとｔａの差分を求め、これがＴ０と比較される。ＣＰＵ１０が一定時間Ｔ０以内にアンロックを行えばデッドロックとならずＩＯＰ１４がロックを取得し処理が正常に行われる。ＣＰＵ１０がなんらかの原因で一定時間Ｔ０以内にアンロックを行わなければ、ＩＯＰ１４からロック要求が失敗した時にｔｂ−ｔａ＞Ｔ０を比較器３によって検出されたときにデッドロック検出信号３０１が出力される。」（第４頁右下欄第４行目乃至第２０行目）
　
３．対比
　本願発明と引用発明とを対比すると、引用発明の「複数のプロセッサ」「共通端末機器」「レジスタＲ」「ゲートＧ１」「データセレクタＳ、ゲートＧ２、ゲートＧ３、比較器Ｃ１、および比較器Ｃ２」「共通端末機器を使用する複数のプロセッサを識別する機番Ｎ１〜Ｎｎ」「共通端末機器が使用されていないことを示す機番Ｎｕ」「バスからの読取り信号ＲＥＡ」「バスからの設定信号ＳＥＴとバスからの解除信号ＲＥＳ」は、それぞれ、本願発明の「複数のＣＰＵ」「共有資源」「レジスタ」「ゲート回路」「比較演算回路」「共有資源を使用する複数のＣＰＵを識別する識別情報」「共有資源が使用されていないことを示す所定値」「バスからのリード信号」「バスからのライト信号」に相当し、引用発明の使用権設定装置で使用権の設定を行うのは、１つのプロセッサが共通端末機器を排他的に使用するためである。
　よって、本願発明と引用発明とは、
　複数のＣＰＵがバスを介して資源を共有するシステムにおいて供給資源の排他制御を行う排他制御装置であって、
　レジスタ、ゲート回路、および比較演算回路を含む構成部分を備え、該構成部分は前記ＣＰＵおよび共有資源とは独立にバスに接続し、
　前記レジスタには、前記比較演算回路からの信号に基づき前記比較演算回路が出力する共有資源を使用する複数のＣＰＵを識別する識別情報と前記共有資源が使用されていないことを示す所定値とが選択的に書き込まれ、
　前記ゲート回路はバスからのリード信号に基づき前記レジスタの出力をバスに出力し、
　前記比較演算回路はバスからのライト信号に基づき前記レジスタの内容が上記共有資源が使用されていないことを示す所定値のときこの所定値を前記ＣＰＵから送られてきた前記ＣＰＵを識別する識別情報に書き換え、前記レジスタの内容が前記ＣＰＵを識別する識別情報であるときこの識別情報を前記ＣＰＵから送られてきた前記共有資源が使用されていないことを示す所定値に書き換える排他制御装置である点で一致し、次の点（Ａ）、（Ｂ）で相違する。
　相違点：
（Ａ）本願発明は、バスと接続しＣＰＵから所定のアドレスを受け排他制御装置に選択信号を送るセレクタを備え、前記セレクタからの選択信号を用いてバスからのリード信号、ライト信号を有効／無効としているのに対して、引用発明は、そのようなセレクタを備えていない点
（Ｂ）本願発明は、レジスタの内容が所定値から識別情報に書き換えられた時点からの経過時間を計測する計測手段を備え、複数のＣＰＵの各々が、前記経過時間を読み出し得るように構成されているのに対して、引用発明は、レジスタの内容が所定値から識別情報に書き換えられた時点からの経過時間を計測する計測手段を備えておらず、複数のＣＰＵの各々が、前記経過時間を読み出し得るように構成されていない点。
　
４．当審の判断
　相違点（Ａ）について：
　引用刊行物２には、マルチ・プロセッサ・システムの共有資源アクセス方式において、バスと接続しマイクロプロセッサからの所定のアドレスを受け排他制御装置にセレクト信号を送るデコーダを備え、前記デコーダからのセレクト信号を用いてバスからのリードコントロール信号、ライトコントロール信号を有効／無効とすることが示されている。
　そうすると、引用刊行物２に示されている公知技術を引用発明に適用して、バスと接続しプロセッサから所定のアドレスを受け使用権設定装置に選択信号を送るセレクタを備え、前記セレクタからの選択信号を用いてバスからのリードコントロール信号、ライトコントロール信号を有効／無効とするように変更することは、当業者ならば容易に想到し得るものである。
　相違点（Ｂ）について：
　引用刊行物３には、マルチプロセッサシステムのロック機構において、共有資源のロック時にタイマ値ｔａを設定するロックレジスタと現在時刻ｔｂを表示するタイマを備えることにより、ロック時点からの経過時間ｔｂ−ｔａを計測し、該経過時間とロックを取得した各プロセッサの監視時間とを比較する技術思想が示されている。
　引用刊行物３には、実施例として、経過時間とロックを取得した各プロセッサの監視時間との比較をロック機構でまとめて行うことが記載されているが、該比較をロック機構でまとめて行うか、それとも、各々のプロセッサでそれぞれ行うかは、当業者が適宜選択すべき事項と認められる。
　そうすると、引用刊行物３に示されている技術思想を引用発明に適用して、レジスタの内容が所定値から識別情報に書き換えられた時点からの経過時間を計測する計測手段を備え、複数のＣＰＵの各々が、前記経過時間を読み出し得るように構成するようにすることは、当業者ならば容易に想到し得るものである。
　
　なお、請求人は、平成１３年１１月１９日付けの意見書において、引用刊行物３に記載された技術を引用刊行物１記載のマルチプロセッサシステムの発明に適用したとしても、デッドロックの検出時間を各ＣＰＵに個別に設定することにより、ロック機構で一括検出する場合と比較して、資源の横取り処理の判断条件を各ＣＰＵに対して細かく設定できるという、本願発明が奏する効果は実現できない旨主張しているが、平成１３年８月１６日付けの手続補正書により補正された特許請求の範囲の請求項１には、デッドロックの検出時間を各ＣＰＵに個別に設定することも、資源の横取り処理の判断条件を各ＣＰＵに対して細かく設定することも、いずれも、記載されておらず、前記主張は、特許請求の範囲の記載に基づかないものであって、採用することができない。
　
５．むすび
　したがって、本願発明は、引用刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。