【手続補正書】
【提出日】平成17年11月11日(2005.11.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】セルライブラリ、半導体装置およびその製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１の機能セルは、第１の外部接続配線を含み、
前記第２の機能セルは、第２の外部接続配線を含み、
前記第１の機能セルの外周の形状は、前記第２の機能セルの外周の形状とほぼ同一であり、
前記第１の外部接続配線の前記第１の機能セル平面内における位置は、
前記第２の外部接続配線の前記第２の機能セル平面内における位置とほぼ同一である、半導体装置。
【請求項２】  前記第１の機能セルは、
前記第１の外部接続配線とほぼ同一平面内に形成されたダミー配線を含み、
前記第１の機能セル平面内における、前記第１の外部接続配線と前記ダミー配線とが占める領域の位置と、
前記第２の機能セル平面内における、前記第２の外部接続配線が占める領域の位置とがほぼ同一である、請求項１に記載の半導体装置。
【請求項３】  前記第１の機能セルは第１の不純物拡散領域を含み、
前記第２の機能セルは第２の不純物拡散領域を含み、
前記第１の不純物拡散領域における不純物の濃度は、前記第２の不純物拡散領域における不純物の濃度と異なる、請求項１または２に記載の半導体装置。
【請求項４】  前記第１の機能セルは、前記第１の不純物拡散領域を含む第１の素子構造を含み、
前記第２の機能セルは、前記第２の不純物拡散領域を含む第２の素子構造を含み、
前記第１の素子構造の外形は、前記第２の素子構造の外形とほぼ同一である、請求項３に記載の半導体装置。
【請求項５】  前記第１の機能セルは第１の内部配線を含み、
前記第２の機能セルは第２の内部配線を含み、
前記第１の内部配線の材質は、前記第２の内部配線の材質と異なる、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】  同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１および第２の機能セルのそれぞれは、
配置修正することなく互いに入れ替え可能な外形形状を持つ、半導体装置。
【請求項７】  同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１の機能セルは、第１の外部接続配線を含み、
前記第２の機能セルは、第２の外部接続配線を含み、
前記第１および第２の機能セルのそれぞれは、
ピンアクセス経路を変更することなく互いに入れ替え可能な位置に前記第１および第２の外部接続配線を持つ、半導体装置。
【請求項８】  前記第１の機能セルは、第１のソースおよびドレイン領域を含み、
前記第２の機能セルは、第２のソースおよびドレイン領域を含み、
前記第１のソースおよびドレイン領域における不純物の濃度は、前記第２のソースおよびドレイン領域における不純物の濃度と異なる、請求項１または２に記載の半導体装置。
【請求項９】  同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１および第２の機能セルのそれぞれは、
配置修正することなく互いに入れ替え可能な外形形状を持つ、セルライブラリ。
【請求項１０】  同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１の機能セルは、第１の外部接続配線を含み、
前記第２の機能セルは、第２の外部接続配線を含み、
前記第１および第２の機能セルのそれぞれは、
ピンアクセス経路を変更することなく互いに入れ替え可能な位置に前記第１および第２の外部接続配線を持つ、セルライブラリ。
【請求項１１】  外形サイズデータを有する第１の機能セルと、
前記第１の機能セルと同じ論理で、前記第１の機能セルと同じ外形サイズデータを有し、前記第１の機能セルとは異なる電気的特性を持つ第２の機能セルとを含む、セルライブラリ。
【請求項１２】  請求項９〜１１のいずれか１項に記載のセルライブラリを用いた半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
この発明は、セルライブラリ、半導体装置およびその製造方法に関し、より特定的には、セルベース方式の半導体回路設計において用いるセルライブラリ、半導体装置およびその製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
ｐ型不純物拡散領域１０７ｂ、ｎ型不純物拡散領域１０７ｄ上には、層間絶縁膜（図示せず）を介して出力ピン端子１０６ａが形成されている。出力ピン端子１０６ａと不純物拡散領域１０７ｂとは、コンタクトホール１０９ｇ、１０９ｈを介して電気的に接続されている。また、出力ピン端子１０６ａとｎ型不純物拡散領域１０７ｄとは、コンタクトホール１０９ｉ、１０９ｊを介して電気的に接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明は、このような課題を解決するためになされたものであり、この発明の一の目的は、セルベース方式の半導体回路設計方法を用いた半導体装置の回路設計期間を短縮することが可能なセルライブラリを提供することである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
この発明のもう１つの目的は、セルベース方式の半導体回路設計方法を用いた場合にも、半導体装置の回路設計期間を短縮することが可能な半導体装置およびその製造方法を提供することである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
【課題を解決するための手段】
この発明に従った半導体装置は、第１および第２の機能セルを備える。第１および第２の機能セルは、同一の論理回路機能を実現し、互いに電気的特性が異なる。第１の機能セルは、第１の外部接続配線を含む。第２の機能セルは、第２の外部接続配線を含む。第１の機能セルの外周の形状は、第２の機能セルの外周の形状とほぼ同一である。第１の外部接続配線の第１の機能セル平面内における位置は、第２の外部接続配線の第２の機能セル平面内における位置とほぼ同一である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
上記半導体装置では、第１の機能セルが、第１の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第１の機能セル平面内における、第１の外部接続配線とダミー配線とが占める領域の位置と、第２の機能セル平面内における、第２の外部接続配線が占める領域の位置とはほぼ同一であってもよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
上記半導体装置では、第１の機能セルが第１の不純物拡散領域を含んでいてもよく、第２の機能セルが第２の不純物拡散領域を含んでいてもよい。第１の不純物拡散領域における不純物の濃度は、第２の不純物拡散領域における不純物の濃度と異なっていてもよい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
上記半導体装置では、第１の機能セルが、第１の不純物拡散領域を含む第１の素子構造を含んでいてもよく、第２の機能セルが、第２の不純物拡散領域を含む第２の素子構造を含んでいてもよい。第１の素子構造の外形は、第２の素子構造の外形とほぼ同一であってもよい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
上記半導体装置では、第１の機能セルが第１の内部配線を含んでいてもよく、第２の機能セルが第２の内部配線を含んでいてもよい。第１の内部配線の材質は、第２の内部配線の材質と異なっていてもよい。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
この発明に従った半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備える。第１および第２の機能セルのそれぞれは、配置修正することなく互いに入れ替え可能な外形形状を持つ。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
この発明に従った半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備える。第１の機能セルは、第１の外部接続配線を含む。第２の機能セルは、第２の外部接続配線を含む。第１および第２の機能セルのそれぞれは、ピンアクセス経路を変更することなく互いに入れ替え可能な位置に第１および第２の外部接続配線を持つ。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】削除
【補正の内容】
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】削除
【補正の内容】
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】削除
【補正の内容】
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】削除
【補正の内容】
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】削除
【補正の内容】
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】削除
【補正の内容】
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
上記半導体装置において、第１の機能セルは、第１のソースおよびドレイン領域を含んでいてもよい。第２の機能セルは、第２のソースおよびドレイン領域を含んでいてもよい。第１のソースおよびドレイン領域における不純物の濃度は、第２のソースおよびドレイン領域における不純物の濃度と異なっていてもよい。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】削除
【補正の内容】
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
この発明に従ったセルライブラリは、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備える。第１および第２の機能セルのそれぞれは、配置修正することなく互いに入れ替え可能な外形形状を持つ。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】削除
【補正の内容】
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】削除
【補正の内容】
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
この発明に従ったセルライブラリは、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備える。第１の機能セルは、第１の外部接続配線を含む。第２の機能セルは、第２の外部接続配線を含む。第１および第２の機能セルのそれぞれは、ピンアクセス経路を変更することなく互いに入れ替え可能な位置に第１および第２の外部接続配線を持つ。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】削除
【補正の内容】
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】削除
【補正の内容】
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
この発明に従ったセルライブラリは、外形サイズデータを有する第１の機能セルと、第２の機能セルとを含む。第２の機能セルは、第１の機能セルと同じ論理で、第１の機能セルと同じ外形サイズデータを有し、第１の機能セルとは異なる電気的特性を持つ。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】削除
【補正の内容】
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
この発明に従った半導体装置の製造方法は、上記セルライブラリを用いる。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】削除
【補正の内容】
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
【発明の効果】
このように、本発明によれば、同一の論理回路機能を実現し、互いに電気的特性の異なる複数の機能セルにおいて、その機能セルの外周の形状およびピンアクセス経路をほぼ同一とすることにより、半導体装置の回路設計工程における論理修正を容易に行なうことができる。この結果、従来必要であった論理修正後の機能セルの再配置および配線経路の再決定、さらには制約条件を満足するかの再チェックといった工程を行なう必要がなくなるので、半導体装置の回路設計に要する期間を短縮することができる。この結果、半導体装置の開発に要する期間を短縮することができ、製造コストを削減することができる。