【手続補正書】
【提出日】平成18年10月31日(2006.10.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上に設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記境界部とドレイン電極の延在部との間に形成された絶縁膜であって、ドレイン電極側からゲート電極側に向けて厚みが段階的または連続的に大きくなるように形成されたものと、
を備えた電界効果トランジスタ。
【請求項２】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上に設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記境界部とドレイン電極の延在部との間に形成された絶縁膜と、
半導体基板の下部において少なくともドレイン電極側のゲート電極端部の直下付近に形成され、トランジスタの使用時にソース電極と同電位に設定される導電層と、
を備えた電界効果トランジスタ。
【請求項３】
上記導電層はソース領域と接触するように形成されていることを特徴とする請求項２の電界効果トランジスタ。
【請求項４】
半導体基板の上部に形成されリセスを備えた活性層と、
リセスを挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
リセスに設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端がリセスの角部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記リセス角部とドレイン電極の延在部との間に形成された絶縁膜と、
を備えた電界効果トランジスタ。
【請求項５】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上に設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成されたドレイン電極と、
半導体基板の下部において少なくともドレイン電極側のゲート電極端部の直下付近に形成され、トランジスタの使用時にソース電極と同電位に設定される導電層と、
を備えた電界効果トランジスタ。
【請求項６】
ゲート電極は活性層にショットキー接合されることを特徴とする請求項１〜５のいずれか一つに記載の電界効果トランジスタ。
【請求項７】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上にショットキー接合して形成されたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記境界部とドレイン電極の延在部との間に形成された絶縁膜と、
を備えた電界効果トランジスタ。
【請求項８】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上にショットキー接合して形成されたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成されたドレイン電極と、
ドレイン電極上に形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有する配線用金属層と、
上記境界部と配線用金属層の延在部との間に形成された絶縁膜と、
を備えた電界効果トランジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
次に、蒸着リフトオフ法でゲート電極１２およびソース電極１４を形成する。すなわち、ゲート電極１２及びソース電極１４に対応する位置を開口したフォトレジストを表面に形成した後、例えばアルミニウム等の電極材料層を蒸着させる。続いて、フォトレジストをリフトオフし、活性層６およびソース領域８上に電極材料層を残し、これらをそれぞれゲート電極１２およびソース電極１４とする［図（ｂ）］。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
以下、図４を参照して、本実施形態に係るＭＥＳＦＥＴ２Ａの製造方法の一例を説明する。まず、実施の形態１に係るＭＥＳＦＥＴ２と同様に、ｎ活性層６、ソース領域８、およびドレイン領域１０をＧａＡｓ半絶縁性基板４の上部に形成した後［図（ａ）］、ゲート電極１２およびソース電極１４を、活性層６およびソース領域８上にそれぞれ形成する［図（ｂ）］。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
その後、表面を覆うように絶縁層２２を形成する［図（ｃ）］。次に、ドレイン電極１６Ａ（およびソース電極１４上の配線用金属層）に対応する位置を開口したフォトレジスト２４を形成する［図（ｄ）］。そして、ＥＣＲプラズマエッチング法等を用いて絶縁層２２を加工して絶縁膜１８を形成した後［図（ｅ）］、フォトレジスト２４を残したまま電極材料層を蒸着させる。続いて、フォトレジスト２４をリフトオフすることで、ドレイン領域１０上に電極材料層を残し、これをドレイン電極１６Ａとする［図（ｆ）］。このとき、ソース電極１４上にも電極材料層１４’が残り、これらを合わせてＭＥＳＦＥＴ２Ａのソース電極１４Ａとする。その後、フォトレジスト２４を除去する［図（ｇ）］。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
動作時において、ゲート電極１２とドレイン電極１６には互いに逆極性の電圧が印加されるため、活性層６には、ゲート電極１２とドレイン電極１６との間に電位が０Ｖの領域が存在する。したがって、本実施形態のように、ゲート電極端部１２ａの直下付近に電位が０Ｖに設定される領域を設けることで、動作時にゲート電極端部１２ａで生じる電界集中を緩和できる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
実施の形態５．
図１０は、本発明に係る電界効果トランジスタであるＭＥＳＦＥＴの実施の形態５を示す。このＭＥＳＦＥＴ２Ｆは、ＧａＡｓ半絶縁性基板４Ｆ上にｎ活性層６Ｆ、ｎ＋活性層であるソース領域８Ｆおよびドレイン領域１０Ｆが順次積層されている。ｎ活性層６Ｆおよびｎ＋活性層８Ｆ，１０Ｆの一部をエッチングしてリセス４４が形成されている。リセス４４の略中央にゲート電極１２Ｆが活性層６Ｆにショットキー接合して形成されている。リセス４４を挟むように、ソース領域８Ｆとドレイン領域１０Ｆとが設けてある。ソース領域８Ｆ上にはソース電極１４Ｆがオーミック接触して形成されている。ドレイン領域１０Ｆ上には、ドレイン電極１６Ｆがオーミック接触して形成されている。ドレイン電極１６Ｆは、ドレイン領域１０Ｆと接触する基部１６ｂ”と、端部がリセスの角部４４ａよりもゲート電極１２Ｆ側に延在した延在部１６ａ”を有する。延在部１６ａ”とドレイン領域１０Ｆおよび活性層６Ｆとの間には、絶縁膜１８Ｆが形成されている。この絶縁膜１８Ｆは、図に示すように、ＭＥＳＦＥＴ２Ｆの表面を覆う保護膜であるパッシベーション膜として形成されている。