【手続補正書】
【提出日】平成18年7月14日(2006.7.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板上に形成された第１導電層と、
前記第１導電層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された半導体層と、
前記半導体層上の少なくとも一部に形成され、データ線と、ドレイン電極と、データ線の端部に位置するデータパッドとを含み、バリア金属の下部膜とアルミ又はアルミ合金の上部膜とを含む第２導電層と、
前記半導体層を覆う保護膜と、
前記保護膜上に形成され、前記第２導電層と接続されており、画素電極及びパッド電極を含む第３導電層と、
前記下部膜は、前記ドレイン電極及び前記データパッドそれぞれの前記上部膜を露出する第１部分及び第２部分を含み、前記画素電極及び前記パッド電極が、それぞれ前記下部膜の前記第１部分及び前記第２部分と接続されるように、前記上部膜の少なくとも端部が前記下部膜上に配置され、
前記第１部分の周りの前記ドレイン電極の上部膜の端部は、前記画素電極とは分離されており、
前記第２部分の周りの前記データパッドの前記上部膜の端部は、前記パッド電極とは分離されている、薄膜トランジスタアレイ表示板。
【請求項２】
前記ドレイン電極の前記上部膜の端部は、前記ドレイン電極の前記下部膜を横断している、請求項１に記載の薄膜トランジスタアレイ表示板。
【請求項３】
前記保護膜は、少なくとも一部分において前記ドレイン電極の下部膜の前記第１部分を露出しているコンタクトホールを有し、
前記画素電極の少なくとも一部分は、前記保護膜上に位置し、
前記ドレイン電極の上部膜の少なくとも端部は、コンタクトホールの境界と一致していない、請求項１に記載の薄膜トランジスタアレイ表示板。
【請求項４】
前記保護膜は、前記コンタクトホールに近いところで前記ドレイン電極の下部膜と接触する、請求項３に記載の薄膜トランジスタアレイ表示板。
【請求項５】
前記ドレイン電極及び／又は前記データパッドの下部膜は、Cr、Mo又はMo合金を含む、請求項１に記載の薄膜トランジスタアレイ表示板。
【請求項６】
前記半導体層と前記第２導電層との間に位置するオーミック接触をさらに含む、請求項１に記載の薄膜トランジスタアレイ表示板。
【請求項７】
前記オーミック接触は、前記第２導電層と実質的に同一の形状を有する、請求項６に記載の薄膜トランジスタアレイ表示板。
【請求項８】
前記第３導電層はITO又はIZOを含む、請求項１に記載の薄膜トランジスタアレイ表示板。
【請求項９】
前記保護膜は、前記ドレイン電極と前記画素電極とを接続する第１コンタクトホールと、前記第１導電層の一部分を露出する第２コンタクトホールと、前記データ線の一部分を露出する第３コンタクトホールと、を有し、
前記第３導電層は、前記第２導電層を介して前記第１導電層と接続される第１コンタクト補助と、前記第３導電層を介して前記データ線と接続される第２コンタクト補助と、を有する請求項１に記載の薄膜トランジスタアレイ表示板。
【請求項１０】
第２導電層の第１部分は、凹凸を有している、請求項１に記載の薄膜トランジスタアレイ表示板。
【請求項１１】
絶縁基板上にゲート導電層を形成するステップと、
ゲート絶縁層を形成するステップと、
半導体層を形成するステップと、
互いに分離されているデータ線及びドレイン電極を含み、下部膜と上部膜の二重膜からなるデータ導電層を形成するステップと、
前記下部膜の第１部分を露出するために上部膜の第１部分を除去するステップと、
前記下部膜の第１部分に接続される画素電極を形成するステップと、
前記半導体層の形成はフォトレジストを用いて行われ、前記上部膜の第１部分の除去は、エッチングマスクであるフォトレジストを用いて行われる、薄膜トランジスタアレイ表示板の製造方法。
【請求項１２】
前記下部膜はバリアメタルで形成され、前記上部膜はAl又はAl合金で形成される、請求項１１に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項１３】
前記半導体層と前記データ導電層との間にオーミック接触を形成するステップをさらに含む、請求項１１に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項１４】
前記半導体層及び前記データ導電層の形成は、
非晶質シリコン層を蒸着するステップと、
前記非晶質シリコン層上に、前記下部膜及び前記上部膜を含む前記データ導電層を形成するステップと、
前記上部膜及び前記非晶質シリコン層上にフォトレジストをコーティングするステップと、
前記フォトレジストから露出される、前記上部膜の第１部分を除去するステップと、
前記データ導電層及び前記フォトレジストから露出される非晶質シリコン層を部分的に除去することによって、前記非晶質シリコン層を含む前記半導体層を形成するステップと、有する、請求項１１に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項１５】
前記上部膜の第１部分は前記フォトレジストに覆われておらず、
前記半導体層は、前記データ線及び前記ドレイン電極の間のチャネル部分を含み、
前記フォトレジストは前記チャネル部分を覆う、請求項１４に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項１６】
前記非晶質シリコン層は、内因性の非晶質シリコン膜と、前記内因性の非晶質シリコン膜上の外因性の非晶質シリコン膜を含み、
前記半導体層の形成後に前記フォトレジストを除去するステップと、
前記データ導電層から露出される前記外因性の非晶質シリコン膜を部分的に除去するステップと、をさらに含む、請求項１５に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項１７】
前記下部膜上の前記上部膜の島状部分を残存させるステップと、
全面エッチにより、前記上部膜の島状部分を除去するステップと、をさらに含む、請求項１６に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項１８】
絶縁基板上に形成されたゲート導電層と、
前記ゲート導電層上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された半導体層と、
前記半導体層上の少なくとも一部に形成され、互いに分離されているデータ線及びドレイン電極を含むデータ導電層と、
前記半導体層を覆う保護膜と、
前記ドレイン電極と接続される画素電極と、
前記半導体層の少なくとも一部分はデータ線に沿って形成され、前記半導体層の境界は、前記ドレイン電極及び前記データ線の端部の近くを除いて、前記データ線から露出される、薄膜トランジスタアレイ表示板。
【請求項１９】
下部膜及び上部膜を含む多重膜構成を有しており、
前記下部膜及び前記上部膜は異なる形状を有する、請求項１８に記載の薄膜トランジスタアレイ表示板。
【請求項２０】
前記下部膜はバリアメタルから構成され、前記上部膜はAl又はAl合金から形成される、請求項１９に記載の薄膜トランジスタアレイ表示板。
【請求項２１】
前記データ線の端部は、前記半導体層に実質的に並行であり、前記データ線の端部は、前記半導体層上に配置されるか、あるいは前記半導体層の端部と一致するように配置される、請求項１８に記載の薄膜トランジスタアレイ表示板。
【請求項２２】
前記画素電極の端部は、前記ゲート導電層、前記データ導電層又は前記半導体層と重畳される、請求項２１に記載の薄膜トランジスタアレイ表示板。
【請求項２３】
半導体層とデータ導電層との間に形成され、前記データ導電層と実質的に同じ平板形状を有しているオーミック接触をさらに含む、請求項１８に記載の薄膜トランジスタアレイ表示板。
【請求項２４】
前記データ導電層側面はテーパを有している、請求項１８に記載の薄膜トランジスタアレイ表示板。
【請求項２５】
前記保護膜は、前記ドレイン電極と前記画素電極とを接続するための第１コンタクトホールと、ゲート導電層を部分的に露出する第２コンタクトホールと、データ線を部分的に露出する第３コンタクトホールと、有し、
前記第２コンタクトホールを介して前記ゲート導電層と接続される第１コンタクト補助と、前記第３コンタクトホールを介して前記データ線と接続される第２コンタクト補助とを有し、前記第１及び第２コンタクト補助は、前記画素電極と同一層を含む、請求項１８に記載の薄膜トランジスタアレイ表示板。
【請求項２６】
前記保護膜は、前記第１及び第２コンタクトホールの近くで前記下部膜と接触する、請求項２５に記載の薄膜トランジスタアレイ表示板。
【請求項２７】
前記ドレイン電極の一部分は、凹凸を有する画素電極と接続される、請求項２０に記載の薄膜トランジスタアレイ表示板。
【請求項２８】
絶縁基板上に形成されたゲート線を形成するステップと、
前記ゲート線上に形成されたゲート絶縁層を形成するステップと、
前記ゲート絶縁層上に形成された半導体層を形成するステップと、
前記ゲート線と交差するデータ線と、前記データ線と分離されているドレイン電極とを含むデータ導電層を形成するステップと、
前記ドレイン電極と接続される画素導電層を形成するステップと、
前記半導体層は、エッチングマスクとしてのフォトレジストを用いて形成され、前記フォトレジストは前記データ導電層を部分的に覆わない、薄膜トランジスタアレイ表示板の製造方法。
【請求項２９】
前記データ線及び前記ドレイン電極は、下部膜及び上部膜を有する、請求項２８に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項３０】
前記上部膜の前記フォトレジストにより覆われない部分を除去するステップをさらに含む、請求項２９に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項３１】
前記半導体層及び前記データ導電層を形成するステップは、
非晶質シリコン層を蒸着するステップと、
前記非晶質シリコン層上に、前記下部膜及び前記上部膜を含む前記データ導電層を形成するステップと、
前記上部膜及び前記非晶質シリコン層上にフォトレジストを形成するステップと、
前記上部膜の前記フォトレジストにより覆われない部分を除去するステップと、
前記データ導電層及び前記フォトレジストから露出された非晶質シリコン層の部分を除去することによって、非晶質シリコン層を含む半導体層を形成するステップと、を有する、請求項１１に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項３２】
前記下部膜上の前記上部膜の島状部分を残存させるステップと、
全面エッチにより、前記上部膜の島状部分を除去するステップと、をさらに含む、請求項３１に記載の薄膜トランジスタアレイ表示板の製造方法。
【請求項３３】
前記半導体層は、前記データ線及び前記ドレイン電極の間のチャネル部分を含み、前記フォトレジストは前記チャネル部分を覆う、請求項２８に記載の薄膜トランジスタアレイ表示板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記課題を解決するために、本願第１発明は、絶縁基板上に形成された第１導電層と、前記第１導電層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上の少なくとも一部に形成され、データ線と、ドレイン電極と、データ線の端部に位置するデータパッドとを含み、バリア金属の下部膜とアルミ又はアルミ合金の上部膜とを含む第２導電層と、前記半導体層を覆う保護膜と、前記保護膜上に形成され、前記第２導電層と接続されており、画素電極及びパッド電極を含む第３導電層と、前記下部膜は、前記ドレイン電極及び前記データパッドそれぞれの前記上部膜を露出する第１部分及び第２部分を含み、前記画素電極及び前記パッド電極が、それぞれ前記下部膜の前記第１部分及び前記第２部分と接続されるように、前記上部膜の少なくとも端部が前記下部膜上に配置され、前記第１部分の周りの前記ドレイン電極の上部膜の端部は、前記画素電極とは分離されており、前記第２部分の周りの前記データパッドの前記上部膜の端部は、前記パッド電極とは分離されている、薄膜トランジスタアレイ表示板を提供する。
本願第２発明は、第１発明において、前記ドレイン電極の前記上部膜の端部は、前記ドレイン電極の前記下部膜を横断している、薄膜トランジスタアレイ表示板を提供する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本願第３発明は、第１発明において、前記保護膜は、少なくとも一部分において前記ドレイン電極の下部膜の前記第１部分を露出しているコンタクトホールを有し、前記画素電極の少なくとも一部分は、前記保護膜上に位置し、前記ドレイン電極の上部膜の少なくとも端部は、コンタクトホールの境界と一致していない、薄膜トランジスタアレイ表示板を提供する。
本願第４発明は、第３発明において、前記保護膜は、前記コンタクトホールに近いところで前記ドレイン電極の下部膜と接触する、薄膜トランジスタアレイ表示板を提供する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本願第５発明は、第１発明において、前記ドレイン電極及び／又は前記データパッドの下部膜は、Cr、Mo又はMo合金を含む、薄膜トランジスタアレイ表示板を提供する。
本願第６発明は、第１発明において、前記半導体層と前記第２導電層との間に位置するオーミック接触をさらに含む、薄膜トランジスタアレイ表示板を提供する。
本願第７発明は、第６発明において、前記オーミック接触は、前記第２導電層と実質的に同一の形状を有する、薄膜トランジスタアレイ表示板を提供する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本願第８発明は、第１発明において、前記第３導電層はITO又はIZOを含む、薄膜トランジスタアレイ表示板を提供する。
本願第９発明は、第１発明において、前記保護膜は、前記ドレイン電極と前記画素電極とを接続する第１コンタクトホールと、前記第１導電層の一部分を露出する第２コンタクトホールと、前記データ線の一部分を露出する第３コンタクトホールと、を有し、前記第３導電層は、前記第２導電層を介して前記第１導電層と接続される第１コンタクト補助と、前記第３導電層を介して前記データ線と接続される第２コンタクト補助と、を有する薄膜トランジスタアレイ表示板を提供する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本願第１０発明は、第１発明において、第２導電層の第１部分は、凹凸を有している、薄膜トランジスタアレイ表示板を提供する。
本願第１１発明は、絶縁基板上にゲート導電層を形成するステップと、ゲート絶縁層を形成するステップと、半導体層を形成するステップと、互いに分離されているデータ線及びドレイン電極を含み、下部膜と上部膜の二重膜からなるデータ導電層を形成するステップと、前記下部膜の第１部分を露出するために上部膜の第１部分を除去するステップと、前記下部膜の第１部分に接続される画素電極を形成するステップと、前記半導体層の形成はフォトレジストを用いて行われ、前記上部膜の第１部分の除去は、エッチングマスクであるフォトレジストを用いて行われる、薄膜トランジスタアレイ表示板の製造方法を提供する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本願第１２発明は、第１１発明において、前記下部膜はバリアメタルで形成され、前記上部膜はAl又はAl合金で形成される、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１３発明は、第１１発明において、前記半導体層と前記データ導電層との間にオーミック接触を形成するステップをさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本願第１４発明は、第１１発明において、前記半導体層及び前記データ導電層の形成は、非晶質シリコン層を蒸着するステップと、前記非晶質シリコン層上に、前記下部膜及び前記上部膜を含む前記データ導電層を形成するステップと、前記上部膜及び前記非晶質シリコン層上にフォトレジストをコーティングするステップと、前記フォトレジストから露出される、前記上部膜の第１部分を除去するステップと、前記データ導電層及び前記フォトレジストから露出される非晶質シリコン層を部分的に除去することによって、前記非晶質シリコン層を含む前記半導体層を形成するステップと、有する、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１５発明は、第１４発明において、前記上部膜の第１部分は前記フォトレジストに覆われておらず、前記半導体層は、前記データ線及び前記ドレイン電極の間のチャネル部分を含み、前記フォトレジストは前記チャネル部分を覆う、薄膜トランジスタアレイ表示板の製造方法を提供する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本願第１６発明は、第１５発明において、前記非晶質シリコン層は、内因性の非晶質シリコン膜と、前記内因性の非晶質シリコン膜上の外因性の非晶質シリコン膜を含み、前記半導体層の形成後に前記フォトレジストを除去するステップと、前記データ導電層から露出される前記外因性の非晶質シリコン膜を部分的に除去するステップと、をさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第１７発明は、第１６発明において、前記下部膜上の前記上部膜の島状部分を残存させるステップと、全面エッチにより、前記上部膜の島状部分を除去するステップと、をさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本願第１８発明は、絶縁基板上に形成されたゲート導電層と、前記ゲート導電層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上の少なくとも一部に形成され、互いに分離されているデータ線及びドレイン電極を含むデータ導電層と、前記半導体層を覆う保護膜と、前記ドレイン電極と接続される画素電極と、前記半導体層の少なくとも一部分はデータ線に沿って形成され、前記半導体層の境界は、前記ドレイン電極及び前記データ線の端部の近くを除いて、前記データ線から露出される、薄膜トランジスタアレイ表示板を提供する。
本願第１９発明は、第１８発明において、下部膜及び上部膜を含む多重膜構成を有しており、前記下部膜及び前記上部膜は異なる形状を有する、薄膜トランジスタアレイ表示板を提供する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本願第２０発明は、第１９発明において、前記下部膜はバリアメタルから構成され、前記上部膜はAl又はAl合金から形成される、薄膜トランジスタアレイ表示板を提供する。
本願第２１発明は、第１８発明において、前記データ線の端部は、前記半導体層に実質的に並行であり、前記データ線の端部は、前記半導体層上に配置されるか、あるいは前記半導体層の端部と一致するように配置される、薄膜トランジスタアレイ表示板を提供する。
本願第２２発明は、第２１発明において、前記画素電極の端部は、前記ゲート導電層、前記データ導電層又は前記半導体層と重畳される、薄膜トランジスタアレイ表示板を提供する。
本願第２３発明は、第１８発明において、半導体層とデータ導電層との間に形成され、前記データ導電層と実質的に同じ平板形状を有しているオーミック接触をさらに含む、薄膜トランジスタアレイ表示板を提供する。
本願第２４発明は、第１８発明において、前記データ導電層側面はテーパを有している、薄膜トランジスタアレイ表示板。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本願第２５発明は、第１８発明において、前記保護膜は、前記ドレイン電極と前記画素電極とを接続するための第１コンタクトホールと、ゲート導電層を部分的に露出する第２コンタクトホールと、データ線を部分的に露出する第３コンタクトホールと、有し、前記第２コンタクトホールを介して前記ゲート導電層と接続される第１コンタクト補助と、前記第３コンタクトホールを介して前記データ線と接続される第２コンタクト補助とを有し、前記第１及び第２コンタクト補助は、前記画素電極と同一層を含む、薄膜トランジスタアレイ表示板を提供する。
本願第２６発明は、第２５発明において、前記保護膜は、前記第１及び第２コンタクトホールの近くで前記下部膜と接触する、薄膜トランジスタアレイ表示板を提供する。
本願第２７発明は、第２０発明において、前記ドレイン電極の一部分は、凹凸を有する画素電極と接続される、薄膜トランジスタアレイ表示板を提供する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本願第２８発明は、絶縁基板上に形成されたゲート線を形成するステップと、前記ゲート線上に形成されたゲート絶縁層を形成するステップと、前記ゲート絶縁層上に形成された半導体層を形成するステップと、前記ゲート線と交差するデータ線と、前記データ線と分離されているドレイン電極とを含むデータ導電層を形成するステップと、前記ドレイン電極と接続される画素導電層を形成するステップと、前記半導体層は、エッチングマスクとしてのフォトレジストを用いて形成され、前記フォトレジストは前記データ導電層を部分的に覆わない、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第２９発明は、第２８発明において、前記データ線及び前記ドレイン電極は、下部膜及び上部膜を有する、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第３０発明は、第２９発明において、前記上部膜の前記フォトレジストにより覆われない部分を除去するステップをさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本願第３１発明は、第１１発明において、前記半導体層及び前記データ導電層を形成するステップは、非晶質シリコン層を蒸着するステップと、前記非晶質シリコン層上に、前記下部膜及び前記上部膜を含む前記データ導電層を形成するステップと、前記上部膜及び前記非晶質シリコン層上にフォトレジストを形成するステップと、前記上部膜の前記フォトレジストにより覆われない部分を除去するステップと、前記データ導電層及び前記フォトレジストから露出された非晶質シリコン層の部分を除去することによって、非晶質シリコン層を含む半導体層を形成するステップと、を有する、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第３２発明は、第３１発明において、前記下部膜上の前記上部膜の島状部分を残存させるステップと、全面エッチにより、前記上部膜の島状部分を除去するステップと、をさらに含む、薄膜トランジスタアレイ表示板の製造方法を提供する。
本願第３３発明は、第２８発明において、前記半導体層は、前記データ線及び前記ドレイン電極の間のチャネル部分を含み、前記フォトレジストは前記チャネル部分を覆う、薄膜トランジスタアレイ表示板の製造方法を提供する。