【手続補正書】
【提出日】平成18年8月31日(2006.8.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  論理関数評価結果を同期信号に同期して出力する論理回路であって、
入力信号に応じて一方の線のみが基準電位に至る経路を形成し、所望の論理関数を実現する２線式論理木と、
センシンググラッチ部と、
セット・リセットラッチ部と、
を備え、
前記センシングラッチ部は、
上記２線式論理木の第１の論理出力および第２の論理出力を受ける第１の論理入力節点および第２の論理入力節点と、
第１の論理出力節点と、
第２の論理出力節点と、
駆動を示す同期信号を受けて作動し、上記第１の論理入力節点および第２の論理入力節点に入力される第１の論理入力および第２の論理入力が持つ導通抵抗の差に応じて第１の論理出力および第２の論理出力の論理電位を異なる第１のレベルおよび第２のレベルに確定させるセンスアンプと、
休止段階を示す同期信号を受けたときに上記第１の論理出力節点と第２の論理出力節点とを短絡させる第１のスイッチ手段と、
上記第１の論理入力節点と上記第１の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第２のスイッチ手段と、
上記第２の論理入力節点と上記第２の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第３のスイッチ手段と、
論理木切り離し制御手段と、
を有し、
前記論理木切り離し制御手段は、
上記休止段階を含み上記センスアンプで論理が確定されていない段階では、上記第２のスイッチ手段および第３のスイッチ手段の制御端子に接続された制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも接続可能とする電位に設定する第１の設定手段と、
上記センスアンプで論理が確定される段階では、上記第１の論理出力節点または第２の論理出力節点の電位に応じて上記制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも切り離し可能とする電位に設定する第２の設定手段と、
を有する論理木切り離し制御手段とを有し、
前記セット・リセットラッチ部は、
セット端子に上記センシングラッチ部の第１の論理出力を受け、リセット端子に上記センシングラッチ部の第２の論理出力を受け、上記同期信号の１周期間、センシングラッチ部の論理出力を保持する
論理回路。
【請求項２】  上記センシングラッチ部のセンスアンプは、
第１のインバータと、
第２のインバータと、
を有し、
第１のインバータの出力と第２のインバータの入力とが接続され、その接続点が上記第１の論理出力節点に接続され、第１のインバータの入力と第２のインバータの出力とが接続され、その接続点が上記第２の論理出力節点に接続され、
上記第１のスイッチ手段は、
上記第１のインバータの入力と第２のインバータの入力との間に接続されている
請求項１記載の論理回路。
【請求項３】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第４のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第５のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
を含む
請求項１記載の論理回路。
【請求項４】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第４のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第５のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
を含む
請求項２記載の論理回路。
【請求項５】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第４のスイッチ手段を含み、
上記第２の設定手段は、
中間節点と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第５のスイッチ手段と、
上記中間節点と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、
第２の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記中間節点間に接続され、上記第４のスイッチ手段が導通するときは非導通状態に保持され、当該第４のスイッチ手段が非導通状態に保持されるときは導通する第７のスイッチ手段と、を含む
請求項１記載の論理回路。
【請求項６】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第４のスイッチ手段を含み、
上記第２の設定手段は、
中間節点と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第５のスイッチ手段と、
上記中間節点と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、
第２の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記中間節点間に接続され、上記第４のスイッチ手段が導通するときは非導通状態に保持され、当該第４のスイッチ手段が非導通状態に保持されるときは導通する第７のスイッチ手段と、を含む
請求項２記載の論理回路。
【請求項７】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に直列に接続され、それぞれ休止段階時に第１の論理出力節点の電位および第２の論理出力節点の電位を制御端子に受けて導通する第４のスイッチ手段および第５のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
を含む
請求項１記載の論理回路。
【請求項８】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に直列に接続され、それぞれ休止段階時に第１の論理出力節点の電位および第２の論理出力節点の電位を制御端子に受けて導通する第４のスイッチ手段および第５のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
を含む
請求項２記載の論理回路。
【請求項９】  論理関数評価結果を同期信号に同期して出力する論理回路であって、
入力信号に応じて一方の線のみが基準電位に至る経路を形成し、所望の論理関数を実現する２線式論理木と、
センシンググラッチ部と、
セット・リセットラッチ部と、
を備え、
前記センシングラッチ部は、
上記２線式論理木の第１の論理出力および第２の論理出力を受ける第１の論理入力節点および第２の論理入力節点と、
第１の論理出力節点と、
第２の論理出力節点と、
駆動を示す同期信号を受けて作動し、上記第１の論理入力節点および第２の論理入力節点に入力される第１の論理入力および第２の論理入力が持つ導通抵抗の差に応じて第１の論理出力および第２の論理出力の論理電位を異なる第１のレベルおよび第２のレベルに確定させるセンスアンプと、
休止段階を示す同期信号を受けたときに上記第１の論理出力節点と第２の論理出力節点とを短絡させる第１のスイッチ手段と、
上記第１の論理入力節点と上記第１の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第２のスイッチ手段と、
上記第２の論理入力節点と上記第２の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第３のスイッチ手段と、
論理木切り離し制御手段と、
を有し、
前記論理木切り離し制御手段は、
上記休止段階を含み上記センスアンプで論理が確定されていない段階では、上記第２のスイッチ手段および第３のスイッチ手段の制御端子に接続された制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも接続可能とする電位に設定する第１の設定手段と、
上記センスアンプで論理が確定される段階では、上記第１の論理出力節点または第２の論理出力節点の電位に応じて上記制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも切り離し可能とする電位に設定する第２の設定手段と、
を有する論理木切り離し制御手段とを有し、
前記セット・リセットラッチ部は、
セット端子に上記センシングラッチ部の第１の論理出力を受け、リセット端子に上記センシングラッチ部の第２の論理出力を受け、上記同期信号の１周期間、センシングラッチ部の論理出力を保持し、
上記２線式論理木の基準電位に至る経路と当該基準電位間を、上記休止段階時には電気的に切り離し、休止段階時以外には接続する第４のスイッチ手段と
を有する論理回路。
【請求項１０】  上記センシングラッチ部のセンスアンプは、
第１のインバータと、
第２のインバータと、
を有し、
第１のインバータの出力と第２のインバータの入力とが接続され、その接続点が上記第１の論理出力節点に接続され、第１のインバータの入力と第２のインバータの出力とが接続され、その接続点が上記第２の論理出力節点に接続され、
上記第１のスイッチ手段は、
上記第１のインバータの入力と第２のインバータの入力との間に接続されている
請求項９記載の論理回路。
【請求項１１】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段と、
第３のスイッチ手段と、
を接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第５のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段と、
第３のスイッチ手段と、
を切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
を含む
請求項９記載の論理回路。
【請求項１２】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段と、
第３のスイッチ手段と、
を接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第５のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段と、
第３のスイッチ手段と、
を切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
を含む
請求項１０記載の論理回路。
【請求項１３】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段と、
第３のスイッチ手段と、
を接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第５のスイッチ手段を含み、
上記第２の設定手段は、
中間節点と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記中間節点と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、
第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記第２のスイッチ手段および第３のスイッチ手段と、
を切り離し状態とすることが可能な第２の電源電位と上記中間節点間に接続され、上記第５のスイッチ手段が導通するときは非導通状態に保持され、当該第５のスイッチ手段が非導通状態に保持されるときは導通する第８のスイッチ手段と、
を含む
請求項９記載の論理回路。
【請求項１４】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段と、
第３のスイッチ手段と、
を接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第５のスイッチ手段を含み、
上記第２の設定手段は、
中間節点と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、
上記中間節点と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、
第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記第２のスイッチ手段および第３のスイッチ手段と、
を切り離し状態とすることが可能な第２の電源電位と上記中間節点間に接続され、上記第５のスイッチ手段が導通するときは非導通状態に保持され、当該第５のスイッチ手段が非導通状態に保持されるときは導通する第８のスイッチ手段と、
を含む
請求項１０記載の論理回路。
【請求項１５】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に直列に接続され、それぞれ休止段階時に第１の論理出力節点の電位および第２の論理出力節点の電位を制御端子に受けて導通する第５のスイッチ手段および第６のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
を含む
請求項９記載の論理回路。
【請求項１６】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に直列に接続され、それぞれ休止段階時に第１の論理出力節点の電位および第２の論理出力節点の電位を制御端子に受けて導通する第５のスイッチ手段および第６のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
を含む
請求項１０記載の論理回路。
【請求項１７】  論理関数評価結果を同期信号に同期して出力する論理回路であって、
入力信号に応じて一方の線のみが基準電位に至る経路を形成し、所望の論理関数を実現する２線式論理木と、
センシンググラッチ部と、
セット・リセットラッチ部と、
を備え、
前記センシングラッチ部は、
上記２線式論理木の第１の論理出力および第２の論理出力を受ける第１の論理入力節点および第２の論理入力節点と、
第１の論理出力節点と、
第２の論理出力節点と、
駆動を示す同期信号を受けて作動し、上記第１の論理入力節点および第２の論理入力節点に入力される第１の論理入力および第２の論理入力が持つ導通抵抗の差に応じて第１の論理出力および第２の論理出力の論理電位を異なる第１のレベルおよび第２のレベルに確定させるセンスアンプと、
休止段階を示す同期信号を受けたときに上記第１の論理出力節点と第２の論理出力節点とを短絡させる第１のスイッチ手段と、
上記第１の論理入力節点と上記第１の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第２のスイッチ手段と、
上記第２の論理入力節点と上記第２の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第３のスイッチ手段と、
論理木切り離し制御手段と、
を有し、
前記論理木切り離し制御手段は、
上記休止段階を含み上記センスアンプで論理が確定されていない段階では、上記第２のスイッチ手段および第３のスイッチ手段の制御端子に接続された制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも接続可能とする電位に設定する第１の設定手段と、
上記センスアンプで論理が確定される段階では、上記第１の論理出力節点または第２の論理出力節点の電位に応じて上記制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも切り離し可能とする電位に設定する第２の設定手段と、
を有する論理木切り離し制御手段とを有し、
前記セット・リセットラッチ部は、
セット端子に上記センシングラッチ部の第１の論理出力を受け、リセット端子に上記センシングラッチ部の第２の論理出力を受け、上記同期信号の１周期間、センシングラッチ部の論理出力を保持し、
上記２線式論理木の基準電位に至る経路と当該基準電位間を、上記休止段階時には電気的に切り離し、休止段階時以外には接続する第４のスイッチ手段と、
上記第４のスイッチ手段が休止段階で上記２線式論理木の基準電位に至る経路と当該基準電位間を切り離している期間であって、上記同期信号が休止段階を示すままで停止した場合に、上記２線式論理木の基準電位に至る経路と当該基準電位間を強制的に接続する第５のスイッチ手段と、
を有する論理回路。
【請求項１８】  上記センシングラッチ部のセンスアンプは、
第１のインバータと、
第２のインバータと、
を有し、
第１のインバータの出力と第２のインバータの入力とが接続され、その接続点が上記第１の論理出力節点に接続され、第１のインバータの入力と第２のインバータの出力とが接続され、その接続点が上記第２の論理出力節点に接続され、
上記第１のスイッチ手段は、
上記第１のインバータの入力と第２のインバータの入力との間に接続されている
請求項１７記載の論理回路。
【請求項１９】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第６のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
を含む
請求項１７記載の論理回路。
【請求項２０】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第６のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
を含む
請求項１８記載の論理回路。
【請求項２１】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第６のスイッチ手段を含み、
上記第２の設定手段は、
中間節点と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記中間節点と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記中間節点間に接続され、上記第６のスイッチ手段が導通するときは非導通状態に保持され、当該第６のスイッチ手段が非導通状態に保持されるときは導通する第９のスイッチ手段と、を含む
請求項１７記載の論理回路。
【請求項２２】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第６のスイッチ手段を含み、
上記第２の設定手段は、
中間節点と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、
上記中間節点と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記中間節点間に接続され、上記第６のスイッチ手段が導通するときは非導通状態に保持され、当該第６のスイッチ手段が非導通状態に保持されるときは導通する第９のスイッチ手段と、を含む
請求項１８記載の論理回路。
【請求項２３】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に直列に接続され、
それぞれ休止段階時に第１の論理出力節点の電位および第２の論理出力節点の電位を制御端子に受けて導通する第６のスイッチ手段および第７のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第９のスイッチ手段と、
を含む
請求項１７記載の論理回路。
【請求項２４】  上記論理木切り離し制御手段の第１の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを接続状態とすることが可能な第１の電源電位と上記制御節点間に直列に接続され、
それぞれ休止段階時に第１の論理出力節点の電位および第２の論理出力節点の電位を制御端子に受けて導通する第６のスイッチ手段および第７のスイッチ手段を含み、
上記第２の設定手段は、
上記第２のスイッチ手段および第３のスイッチ手段とを切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第８のスイッチ手段と、
上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第９のスイッチ手段と、
を含む
請求項１８記載の論理回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
パルスドクロックＰＣＬＫが論理「０」の時、内部節点Ｆは論理１に初期化される。
パルスドクロックＰＣＬＫが論理「１」になると、論理木（ＰＤＮ）２３において論理評価が行われ、節点Ｆが変化する。この変化はＰＭＯＳトランジスタＰＴ２２、およびＮＭＯＳトランジスタＮＴ２３，ＮＴ２４により構成される動的なインバータを通して、インバータＩＮＶ２１，ＩＮＶ２２からなるラッチ２２ａに伝達される。この間、入力信号は変化してはならない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
クロック信号ＣＬＫが論理「１」になると、ＰＭＯＳトランジスタＰＴ３１，ＰＴ３２がオフとなり、ＮＭＯＳトランジスタＮＴ３１がオンとなって、論理評価が開始される。
入力信号に応じて、センスアンプ３２に対する論理入力節点ＴＦかＴＦ＿Ｘのどちらか一方が接地に至る経路が論理木３１内に形成される。ここではそれが論理入力節点ＴＦ側だとする。
この場合、論理入力節点ＴＦの電位は素早く論理「０」に落ちる。
ここで、センスアンプ３２のＮＭＯＳトランジスタＮＴ３４は常にオンであり、実質抵抗のように振る舞うから、論理入力節点ＴＦ＿Ｘにあった電荷はＮＭＯＳトランジスタＮＴ３４を通して論理入力節点ＴＦ側に流れる。
したがって、論理入力Ｆに続いて僅かに遅れて論理入力Ｆ＿Ｘの電位も「０」に落ちる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
第３従来例の課題
第３の従来例として説明したＳＡ−Ｆ／Ｆ論理回路３０の課題は、論理確定までの時間がＭＭＯＳ論理木の電荷放電速度にタイトに依存するところにある。
図２６中の節点ＴＦ、ＴＦ＿Ｘは論理評価開始前に、論理「１」の電位よりもＮＭＯＳトランジスタのしきい値分だけ低い電位にプリチャージされる。
論理評価開始とともに、ＮＭＯＳ論理木３１を通して電荷が放電される。２つの節点ＴＦ、ＴＦ＿Ｘの電位は最終的には両方ともに論理「０」の電位になるが、どちらか１つが必ず一方よりも速く論理「０」に至る。論理確定に関わるのは、速く論理「０」になる方の節点である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
【課題を解決するための手段】
上記目的を達成するため、本発明は、論理関数評価結果を同期信号に同期して出力する論理回路であって、入力信号に応じて一方の線のみが基準電位に至る経路を形成し、所望の論理関数を実現する２線式論理木と、センシンググラッチ部と、セット・リセットラッチ部と、を備え、
前記センシングラッチ部は、上記２線式論理木の第１の論理出力および第２の論理出力を受ける第１の論理入力節点および第２の論理入力節点と、第１の論理出力節点と、第２の論理出力節点と、駆動を示す同期信号を受けて作動し、上記第１の論理入力節点および第２の論理入力節点に入力される第１の論理入力および第２の論理入力が持つ導通抵抗の差に応じて第１の論理出力および第２の論理出力の論理電位を異なる第１のレベルおよび第２のレベルに確定させるセンスアンプと、
休止段階を示す同期信号を受けたときに上記第１の論理出力節点と第２の論理出力節点とを短絡させる第１のスイッチ手段と、上記第１の論理入力節点と上記第１の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第２のスイッチ手段と、上記第２の論理入力節点と上記第２の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第３のスイッチ手段と、論理木切り離し制御手段とを有し、前記論理木切り離し制御手段は、上記休止段階を含み上記センスアンプで論理が確定されていない段階では、上記第２のスイッチ手段および第３のスイッチ手段の制御端子に接続された制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも接続可能とする電位に設定する第１の設定手段と、上記センスアンプで論理が確定される段階では、上記第１の論理出力節点または第２の論理出力節点の電位に応じて上記制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも切り離し可能とする電位に設定する第２の設定手段とを有する論理木切り離し制御手段とを有し、
前記セット・リセットラッチ部は、セット端子に上記センシングラッチ部の第１の論理出力を受け、リセット端子に上記センシングラッチ部の第２の論理出力を受け、上記同期信号の１周期間、センシングラッチ部の論理出力を保持する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
また、本発明は、論理関数評価結果を同期信号に同期して出力する論理回路であって、
入力信号に応じて一方の線のみが基準電位に至る経路を形成し、所望の論理関数を実現する２線式論理木と、センシンググラッチ部と、セット・リセットラッチ部と、を備え、前記センシングラッチ部は、上記２線式論理木の第１の論理出力および第２の論理出力を受ける第１の論理入力節点および第２の論理入力節点と、第１の論理出力節点と、第２の論理出力節点と、駆動を示す同期信号を受けて作動し、上記第１の論理入力節点および第２の論理入力節点に入力される第１の論理入力および第２の論理入力が持つ導通抵抗の差に応じて第１の論理出力および第２の論理出力の論理電位を異なる第１のレベルおよび第２のレベルに確定させるセンスアンプと、休止段階を示す同期信号を受けたときに上記第１の論理出力節点と第２の論理出力節点とを短絡させる第１のスイッチ手段と、上記第１の論理入力節点と上記第１の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第２のスイッチ手段と、上記第２の論理入力節点と上記第２の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第３のスイッチ手段と、論理木切り離し制御手段とを有し、前記論理木切り離し制御手段は、上記休止段階を含み上記センスアンプで論理が確定されていない段階では、上記第２のスイッチ手段および第３のスイッチ手段の制御端子に接続された制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも接続可能とする電位に設定する第１の設定手段と、上記センスアンプで論理が確定される段階では、上記第１の論理出力節点または第２の論理出力節点の電位に応じて上記制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも切り離し可能とする電位に設定する第２の設定手段とを有する論理木切り離し制御手段とを有し、前記セット・リセットラッチ部は、セット端子に上記センシングラッチ部の第１の論理出力を受け、リセット端子に上記センシングラッチ部の第２の論理出力を受け、上記同期信号の１周期間、センシングラッチ部の論理出力を保持し、上記２線式論理木の基準電位に至る経路と当該基準電位間を、上記休止段階時には電気的に切り離し、休止段階時以外には接続する第４のスイッチ手段とを有する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
また、本発明では、上記論理木切り離し制御手段の第１の設定手段は、上記第２のスイッチ手段と、第３のスイッチ手段と、を接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第５のスイッチ手段を含み、上記第２の設定手段は、上記第２のスイッチ手段と、第３のスイッチ手段と、を切り離し状態とすることが可能な第２の電源電位と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、上記第２の電源電位と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段とを含む。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
また、本発明では、上記論理木切り離し制御手段の第１の設定手段は、上記第２のスイッチ手段と、第３のスイッチ手段と、を接続状態とすることが可能な第１の電源電位と上記制御節点間に接続され、休止段階を示す同期信号を制御端子に受けて導通する第５のスイッチ手段を含み、
上記第２の設定手段は、中間節点と上記制御節点間に接続され、制御端子が上記第１の論理出力節点に接続され、第１の論理出力電位が第１のレベルのときに導通する第６のスイッチ手段と、上記中間節点と上記制御節点間に接続され、制御端子が上記第２の論理出力節点に接続され、第２の論理出力電位が第１のレベルのときに導通する第７のスイッチ手段と、上記第２のスイッチ手段および第３のスイッチ手段と、を切り離し状態とすることが可能な第２の電源電位と上記中間節点間に接続され、上記第５のスイッチ手段が導通するときは非導通状態に保持され、当該第５のスイッチ手段が非導通状態に保持されるときは導通する第８のスイッチ手段とを含む。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
また、本発明は、論理関数評価結果を同期信号に同期して出力する論理回路であって、
入力信号に応じて一方の線のみが基準電位に至る経路を形成し、所望の論理関数を実現する２線式論理木と、センシンググラッチ部と、セット・リセットラッチ部と、を備え、前記センシングラッチ部は、上記２線式論理木の第１の論理出力および第２の論理出力を受ける第１の論理入力節点および第２の論理入力節点と、第１の論理出力節点と、第２の論理出力節点と、駆動を示す同期信号を受けて作動し、上記第１の論理入力節点および第２の論理入力節点に入力される第１の論理入力および第２の論理入力が持つ導通抵抗の差に応じて第１の論理出力および第２の論理出力の論理電位を異なる第１のレベルおよび第２のレベルに確定させるセンスアンプと、休止段階を示す同期信号を受けたときに上記第１の論理出力節点と第２の論理出力節点とを短絡させる第１のスイッチ手段と、上記第１の論理入力節点と上記第１の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第２のスイッチ手段と、上記第２の論理入力節点と上記第２の論理出力節点とを制御端子の電位に応じて電気的に接続または切り離す第３のスイッチ手段と、論理木切り離し制御手段とを有し、前記論理木切り離し制御手段は、上記休止段階を含み上記センスアンプで論理が確定されていない段階では、上記第２のスイッチ手段および第３のスイッチ手段の制御端子に接続された制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも接続可能とする電位に設定する第１の設定手段と、上記センスアンプで論理が確定される段階では、上記第１の論理出力節点または第２の論理出力節点の電位に応じて上記制御節点の電位を、第２および第３のスイッチ手段が接続された各２端子間を少なくとも切り離し可能とする電位に設定する第２の設定手段とを有する論理木切り離し制御手段とを有し、前記セット・リセットラッチ部は、セット端子に上記センシングラッチ部の第１の論理出力を受け、リセット端子に上記センシングラッチ部の第２の論理出力を受け、上記同期信号の１周期間、センシングラッチ部の論理出力を保持し、  上記２線式論理木の基準電位に至る経路と当該基準電位間を、上記休止段階時には電気的に切り離し、休止段階時以外には接続する第４のスイッチ手段と、上記第４のスイッチ手段が休止段階で上記２線式論理木の基準電位に至る経路と当該基準電位間を切り離している期間であって、上記同期信号が休止段階を示すままで停止した場合に、上記２線式論理木の基準電位に至る経路と当該基準電位間を強制的に接続する第５のスイッチ手段と、を有する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
ＮＭＯＳトランジスタＮＴ1101およびＮＴ1107の接続点とＮＭＯＳトランジスタＮＴ1106およびＮＴ1110の接続点との間にＮＭＯＳトランジスタＮＴ1105が接続されている。
そして、ＮＭＯＳトランジスタＮＴ1105のゲートに信号ＤをインバータＩＮＶ１０２で反転させた反転信号Ｄ＿Ｘが供給され、ＮＭＯＳトランジスタＮＴ1106のゲートに信号Ｄが供給される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
図２に示す論理回路１００においては、ＳＲラッチ１２０は２つのＮＯＲゲートＮＲ１２１，ＮＲ１２２で実現している。
また、図２の論理回路１００においては、ＮＭＯＳ２線式論理木部１１０は、Ｆ＝Ａ（＋）｛（Ｂ（＋）Ｃ）・Ｄ｝という論理関数を実現している。
入力信号Ａ、Ｂ、Ｃ、Ｄがどのような論理値の組み合わせになっても、論理木節点ＴＦ１、ＴＦ＿Ｘ１のどちらか一方に接地へ至る経路が存在することは、休止段階においてセンシングラッチ部１３０の出力節点ＴＨ、ＴＨ＿Ｘを完全な論理「０」の電位に固定することに貢献している。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
クロック信号ＣＬＫが論理「０」から論理「１」に切り替わる瞬間から、節点ＴＨ、ＴＨ＿Ｘの論理値が確定されるまでの期間を「駆動段階」と呼ぶ。
この場合、図５に示すように、スイッチ１３２はオフとなって節点ＴＨとＴＨ＿Ｘを切り離し、センスアンプ１３１は駆動能力を持って節点ＴＨ、ＴＨ＿Ｘの電位に干渉し、どちらかを論理「０」に、もう一方を論理「１」にしようと働きかける。
しかし、節点ＴＨ、ＴＨ＿Ｘにおける論理値は未だ確定していない。前段階に引き続き、論理木切り離し制御部１３３はスイッチ１３４、１３５に対して接続を示し、節点ＴＨとＴＦ２間、および節点ＴＨ＿ＸとＴＦ＿Ｘ２間をそれぞれ短絡する。
したがって、センスアンプ１３１と論理木節点ＴＦ１、ＴＦ＿Ｘ１との間に干渉が生じる。論理木節点ＴＦ１、ＴＦ＿Ｘ１のどちらか一方が必ず接地へ至る経路を持ち、節点ＴＨ、ＴＨ＿Ｘのどちらか一方を論理０に向けて引き下げようとする。こうした干渉を受けて、それまで同じだった節点ＴＨ、ＴＨ＿Ｘの電位に異なる方向に変化し始める。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
このセンシングラッチ部１３０Ａは、図７に示すように、ＰＭＯＳトランジスタＰＴ1301〜ＰＴ1304、ＮＭＯＳトランジスタＮＴ1301〜ＮＴ1307、第１の論理入力節点ＴＦ、第２の論理入力節点ＴＦ＿Ｘ２、第１の論理出力節点ＴＨ、第２の論理出力節点ＴＨ＿Ｘ、クロック入力端にＴCLK 、およびＴCLKXを有している。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】変更
【補正の内容】
【０１５０】
本発明に係る論理回路においては、センシングラッチ部１３０内の制御節点Ｇによって論理木１１０とセンスアンプ１３１の接続・切り離しを行う。
制御節点ＧはＰＭＯＳトランジスタによって電荷が充当され、完全な論理「１」の電位が与えられる。このため、スイッチ１３４，１３５としてのＮＭＯＳトランジスタＮＴ1304，ＮＴ1305が十分にオンになり、導通抵抗が小さく、不正な電位変動を吸収しやすい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１７４
【補正方法】変更
【補正の内容】
【０１７４】
第２の実施形態に係る図１６および図１７の構成で問題となるのは、クロック信号（同期信号）ＣＬＫが論理「０」で停止した場合である。
このとき、休止段階であるから、節点ＴＨ、ＴＨ＿ＸはＮＭＯＳトランジスタのしきい値よりも少し低い電位になっている。
ＳＲラッチ部１２０は、これを論理「０」として受け取り、保持モードとして動作する。論理的な問題はない。
しかし、カットオフ時のリーク電流の大きさが問題となる。