【手続補正書】
【提出日】平成18年9月14日(2006.9.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに電圧値が異なる複数（ｍ個）の参照電圧を入力し、入力された選択信号に基づき、前記ｍ個の参照電圧から、同一又は異なる参照電圧を２つ選択して第１、第２の端子に供給する選択回路と、
前記第１、第２の端子に供給される電圧を入力し、前記第１、第２の端子の電圧を、予め定められた所定の外分比で外分してなる電圧を、出力端子から出力する増幅回路と、
を備え、入力された前記選択信号に応じて、最大でｍの２乗個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする出力回路。
【請求項２】
互いに電圧値が異なる複数（ｍ個）の参照電圧を入力し、データ入力端子より入力されたデジタルデータ信号を選択信号として、前記ｍ個の参照電圧から、同一又は異なる参照電圧を２つ選択して第１、第２の端子に出力する選択回路と、
前記第１、第２の端子に供給される電圧を入力し、前記第１、第２の端子の電圧を、予め定められた所定の外分比で外分した電圧を出力端子から出力する増幅回路と、
を備え、前記デジタルデータ信号の値に応じて、最大でｍの２乗個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とするデジタルアナログ変換回路。
【請求項３】
前記選択回路は、互いに電圧値の異なる第１の参照電圧（Ａ）と第２の参照電圧（Ｂ）とを入力し、前記選択信号に基づいて、
第１、第２の参照電圧（Ａ、Ｂ）、
第１、第１の参照電圧（Ａ、Ａ）、
第２、第２の参照電圧（Ｂ、Ｂ）、
第２、第１の参照電圧（Ｂ、Ａ）、
のうちのいずれかの対を前記第１、第２の端子に供給し、最大で４個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、
ことを特徴とする請求項１記載の出力回路。
【請求項４】
前記選択回路は、前記第１、第２の参照電圧を、前記選択信号をなす第１及び第２の信号の計２ビットに基づき選択して前記第１、第２の端子に出力する構成とされ、
前記第１の参照電圧と前記第２の端子との間に接続され、制御端子に前記第１信号が入力される第１のスイッチと、
前記第１の参照電圧と前記第１の端子との間に接続され、制御端子に前記第２信号の相補信号が入力される第２のスイッチと、
前記第２の参照電圧と前記第１の端子との間に接続され、制御端子に前記第２信号が入力される第３のスイッチと、
第２の参照電圧と前記第２の端子との間に接続され、制御端子に前記第１信号の相補信号が入力される第４のスイッチと、
を有する、ことを特徴とする請求項３記載の出力回路。
【請求項５】
前記外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧との和が前記第１の端子の入力電圧の２倍となる関係とされ、
前記第１、第２の参照電圧は、等間隔の第１乃至第４レベルまでの電圧のうち、それぞれ、第２、第３のレベルとされ、
前記選択回路における、前記第１、第２の参照電圧（Ａ、Ｂ）の対の選択による、第１レベルの出力電圧から、前記第２、第１の参照電圧（Ｂ、Ａ）の対の選択による、第４レベルの出力電圧までの計４レベルの電圧が出力される、ことを特徴とする請求項３記載の出力回路。
【請求項６】
前記選択回路は、互いに電圧値が異なる第１乃至第４の参照電圧（Ａ、Ｂ、Ｃ、Ｄ）を入力し、前記選択信号に基づいて、
第１、第４の参照電圧（Ａ、Ｄ）、
第１、第３の参照電圧（Ａ、Ｃ）、
第２、第４の参照電圧（Ｂ、Ｄ）、
第２、第３の参照電圧（Ｂ、Ｃ）、
第１、第２の参照電圧（Ａ、Ｂ）、
第１、第１の参照電圧（Ａ、Ａ）、
第２、第２の参照電圧（Ｂ、Ｂ）、
第２、第１の参照電圧（Ｂ、Ａ）、
第３、第４の参照電圧（Ｃ、Ｄ）、
第３、第３の参照電圧（Ｃ、Ｃ）、
第４、第４の参照電圧（Ｄ、Ｄ）、
第４、第３の参照電圧（Ｄ、Ｃ）、
第３、第２の参照電圧（Ｃ、Ｂ）、
第３、第１の参照電圧（Ｃ、Ａ）、
第４、第２の参照電圧（Ｄ、Ｂ）、
第４、第１の参照電圧（Ｄ、Ａ）、
のうちのいずれかの対を前記第１、第２の端子に供給し、最大で４の２乗個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする請求項１記載の出力回路。
【請求項７】
前記選択回路は、前記第１乃至第４の参照電圧を、前記選択信号をなす第１乃至第４の信号の計４ビットに基づき選択して前記第１、第２の端子に出力する構成とされ、
前記第１乃至第４の参照電圧の供給端子のそれぞれと前記第１、第２の端子のそれぞれの間の接続を制御する複数のスイッチを有し、
前記第１の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号の相補信号をそれぞれ制御端子に入力する２つのスイッチを介して、前記第１の端子と接続され、
前記第１の参照電圧の供給端子は、前記第１の信号と前記第３の信号をそれぞれ制御端子に入力する２つのスイッチを介して、前記第２の端子と接続され、
前記第２の参照電圧の供給端子は、前記第２の信号と前記第４の信号の相補信号をそれぞれ制御端子に入力する２つのスイッチを介して、前記第１の端子と接続され、
前記第２の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号をそれぞれ制御端子に入力する２つのスイッチを介して、前記第２の端子と接続され、
前記第３の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号をそれぞれ制御端子に入力する２つのスイッチを介して、前記第１の端子と接続され、
前記第３の参照電圧の供給端子は、前記第１の信号と前記第３の信号の相補信号をそれぞれ制御端子に入力する２つのスイッチを介して、前記第２の端子と接続され、
前記第４の参照電圧の供給端子は、前記第２の信号と前記第４の信号をそれぞれ制御端子に入力する２つのスイッチを介して前記第１の端子と接続され、
前記第４の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号の相補信号をそれぞれ制御端子に入力する２つのスイッチを介して、前記第２の端子と接続されている、ことを特徴とする請求項６記載の出力回路。
【請求項８】
前記選択回路は、前記第１乃至第４の参照電圧を、前記選択信号をなす第１乃至第４の信号の計４ビットに基づき選択して前記第１、第２の端子に出力する構成とされ、
前記第１の端子と前記第１の参照電圧の供給端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号をそれぞれ制御端子に入力する第１及び第２のスイッチと、
前記第２の端子と前記第１の参照電圧の供給端子との間に接続され、前記第１の信号と前記第３の信号をそれぞれ制御端子に入力する第３及び第４のスイッチと、
前記第１の端子と前記第２の参照電圧の供給端子との間に接続され、前記第２の信号と前記第４の信号の相補信号をそれぞれ制御端子に入力する第５及び第６のスイッチと、
前記第２の端子と前記第２の参照電圧の供給端子との間に接続され、前記第１の信号の相補信号と前記第３の信号をそれぞれ制御端子に入力する第７及び第８のスイッチと、
前記第１の端子と前記第３の参照電圧の供給端子との間に接続され、前記第２の信号の相補信号と前記第４の信号をそれぞれ制御端子に入力する第９及び第１０のスイッチと、
前記第２の端子と前記第３の参照電圧の供給端子との間に接続され、前記第１の信号と前記第３の信号の相補信号をそれぞれ制御端子に入力する第１１及び第１２のスイッチと、
前記第１の端子と前記第４の参照電圧の供給端子との間に接続され、前記第２の信号と前記第４の信号をそれぞれ制御端子に入力する第１３及び第１４のスイッチと、
前記第２の端子と前記第４の参照電圧の供給端子との間に接続され、前記第１の信号の相補信号と前記第３の信号の相補信号をそれぞれ制御端子に入力する第１５及び第１６のスイッチと、
を有し、
前記第１の信号を制御端子に共通に入力する前記第３及び第１１のスイッチは、一のスイッチを共用するか、又は２つのスイッチで構成され、
前記第１の信号の相補信号を制御端子に共通に入力する前記第７及び第１５のスイッチは、一のスイッチを共用するか、又は２つのスイッチで構成され、
前記第２の信号を制御端子に共通に入力する前記第５及び第１３のスイッチは、一のスイッチを共用するか、又は２つのスイッチで構成され、
前記第２の信号の相補信号を制御端子に共通に入力する前記第１及び第９のスイッチは、一のスイッチを共用するか、又は２つのスイッチで構成される、ことを特徴とする請求項６記載の出力回路。
【請求項９】
前記選択回路は、前記第１乃至第４の参照電圧を、前記選択信号をなす第１乃至第４の信号の計４ビットに基づき選択して前記第１、第２の端子に出力する構成とされ、
前記第１の端子と前記第１の参照電圧の供給端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号をそれぞれ制御端子に入力する第１及び第２のスイッチと、
前記第２の端子と前記第１の参照電圧の供給端子との間に接続され、前記第１の信号と前記第３の信号をそれぞれ制御端子に入力する第３及び第４のスイッチと、
前記第１の端子と前記第２の参照電圧の供給端子との間に接続され、前記第２の信号と前記第４の信号の相補信号をそれぞれ制御端子に入力する第５及び第６のスイッチと、
前記第２の端子と前記第２の参照電圧の供給端子との間に接続され、前記第１の信号の相補信号と前記第３の信号をそれぞれ制御端子に入力する第７及び第８のスイッチと、
前記第１及び第２のスイッチの接続点と、前記第３の参照電圧の供給端子との間に接続され、前記第４の信号を制御端子に入力する第９のスイッチと、
前記第３及び第４のスイッチの接続点と、前記第３の参照電圧の供給端子との間に接続され、前記第３の信号の相補信号を制御端子に入力する第１０のスイッチと、
前記第５及び第６のスイッチの接続点と、前記第４の参照電圧の供給端子との間に接続され、前記第４の信号を制御端子に入力する第１１のスイッチと、
前記第７及び第８のスイッチの接続点と、前記第４の参照電圧の供給端子との間に接続され、前記第３の信号の相補信号を制御端子に入力する第１２のスイッチと、
を備えている、ことを特徴とする請求項６記載の出力回路。
【請求項１０】
前記選択回路は、前記第１乃至第４の参照電圧を、前記選択信号をなす第１乃至第４の信号の計４ビットに基づき選択して前記第１、第２の端子に出力する構成とされ、
前記第１の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号をそれぞれ制御端子に入力する第１及び第２のスイッチと、
前記第１の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号をそれぞれ制御端子に入力する第３及び第４のスイッチと、
前記第２の参照電圧の供給端子と、前記第１及び第２のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第５のスイッチと、
前記第２の参照電圧の供給端子と、前記第３及び第４のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第６のスイッチと、
前記第３の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号をそれぞれ制御端子に入力する第７及び第８のスイッチと、
前記第３の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号をそれぞれ制御端子に入力する第９及び第１０のスイッチと、
前記第４の参照電圧の供給端子と、前記第７及び第８のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第１１のスイッチと、
前記第４の参照電圧の供給端子と、前記第９及び第１０のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第１２のスイッチと、
を備えている、ことを特徴とする請求項６記載の出力回路。
【請求項１１】
前記外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧との和が前記第１の端子の入力電圧の２倍となり、
前記第１乃至第４の参照電圧は、等間隔の第１乃至第１６レベルの電圧のうち、それぞれ、第６、第７、第１０、第１１のレベルとされ、
前記選択回路における、前記第１、第４の参照電圧（Ａ、Ｄ）の対の選択による、第１レベルの出力電圧から、前記第４、第１の参照電圧（Ｄ、Ａ）の対の選択による、第１６レベルの出力電圧までの計１６レベルの電圧が出力される、ことを特徴とする請求項６記載の出力回路。
【請求項１２】
前記選択回路が、互いに電圧値が異なる第１乃至第８の参照電圧（Ａ、Ｂ、Ｃ、Ｄ、Ｅ，Ｆ、Ｇ、Ｈ）を入力し、前記選択信号に基づいて、
第１、第８の参照電圧（Ａ、Ｈ）、
第１、第７の参照電圧（Ａ、Ｇ）、
第２、第８の参照電圧（Ｂ、Ｈ）、
第２、第７の参照電圧（Ｂ、Ｇ）、
第１、第６の参照電圧（Ａ、Ｆ）、
第１、第５の参照電圧（Ａ、Ｅ）、
第２、第６の参照電圧（Ｂ、Ｆ）、
第２、第５の参照電圧（Ｂ、Ｅ）、
第３、第８の参照電圧（Ｃ、Ｈ）、
第３、第７の参照電圧（Ｃ、Ｇ）、
第４、第８の参照電圧（Ｄ、Ｈ）、
第４、第７の参照電圧（Ｄ、Ｇ）、
第３、第６の参照電圧（Ｃ、Ｆ）、
第３、第５の参照電圧（Ｃ、Ｅ）、
第４、第６の参照電圧（Ｄ、Ｆ）、
第４、第５の参照電圧（Ｄ、Ｅ）、
第１、第４の参照電圧（Ａ、Ｄ）、
第１、第３の参照電圧（Ａ、Ｃ）、
第２、第４の参照電圧（Ｂ、Ｄ）、
第２、第３の参照電圧（Ｂ、Ｃ）、
第１、第２の参照電圧（Ａ、Ｂ）、
第１、第１の参照電圧（Ａ、Ａ）、
第２、第２の参照電圧（Ｂ、Ｂ）、
第２、第１の参照電圧（Ｂ、Ａ）、
第３、第４の参照電圧（Ｃ、Ｄ）、
第３、第３の参照電圧（Ｃ、Ｃ）、
第４、第４の参照電圧（Ｄ、Ｄ）、
第４、第３の参照電圧（Ｄ、Ｃ）、
第３、第２の参照電圧（Ｃ、Ｂ）、
第３、第１の参照電圧（Ｃ、Ａ）、
第４、第２の参照電圧（Ｄ、Ｂ）、
第４、第１の参照電圧（Ｄ、Ａ）、
第５、第８の参照電圧（Ｅ、Ｈ）、
第５、第７の参照電圧（Ｅ、Ｇ）、
第６、第８の参照電圧（Ｆ、Ｈ）、
第６、第７の参照電圧（Ｆ、Ｇ）、
第５、第６の参照電圧（Ｅ、Ｆ）、
第５、第５の参照電圧（Ｅ、Ｅ）、
第６、第６の参照電圧（Ｆ、Ｆ）、
第６、第５の参照電圧（Ｆ、Ｅ）、
第７、第８の参照電圧（Ｇ、Ｈ）、
第７、第７の参照電圧（Ｇ、Ｇ）、
第８、第８の参照電圧（Ｈ、Ｈ）、
第８、第７の参照電圧（Ｈ、Ｇ）、
第７、第６の参照電圧（Ｇ、Ｆ）、
第７、第５の参照電圧（Ｇ、Ｅ）、
第８、第６の参照電圧（Ｈ、Ｆ）、
第８、第５の参照電圧（Ｈ、Ｅ）、
第５、第４の参照電圧（Ｅ、Ｄ）、
第５、第３の参照電圧（Ｅ、Ｃ）、
第６、第４の参照電圧（Ｆ、Ｄ）、
第６、第３の参照電圧（Ｆ、Ｃ）、
第５、第２の参照電圧（Ｅ、Ｂ）、
第５、第１の参照電圧（Ｅ、Ａ）、
第６、第２の参照電圧（Ｆ、Ｂ）、
第６、第１の参照電圧（Ｆ、Ａ）、
第７、第４の参照電圧（Ｇ、Ｄ）、
第７、第３の参照電圧（Ｇ、Ｃ）、
第８、第４の参照電圧（Ｈ、Ｄ）、
第８、第３の参照電圧（Ｈ、Ｃ）、
第７、第２の参照電圧（Ｇ、Ｂ）、
第７、第１の参照電圧（Ｇ、Ａ）、
第８、第２の参照電圧（Ｈ、Ｂ）、
第８、第１の参照電圧（Ｈ、Ａ）、
のうちのいずれかの対を前記第１、第２の端子に供給し、最大で８の２乗個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする請求項１記載の出力回路。
【請求項１３】
前記選択回路は、前記第１乃至第８の参照電圧を、前記選択信号をなす第１乃至第６の信号の計６ビットの信号に基づき、選択して前記第１、第２の端子に出力する構成とされ、
前記第１乃至第８の参照電圧の供給端子のそれぞれと前記第１、第２の端子のそれぞれの間の接続を制御する複数のスイッチを有し、
前記第１の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第１の端子と接続され、
前記第１の参照電圧の供給端子は、前記第１の信号と前記第３の信号と前記第５の信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続され、
前記第２の参照電圧の供給端子は、前記第２の信号と前記第４の信号の相補信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第１の端子と接続され、
前記第２の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号と前記第５の信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続され、
前記第３の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第１の端子と接続され、
前記第３の参照電圧の供給端子は、前記第１の信号と前記第３の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続され、
前記第４の参照電圧の供給端子は、前記第２の信号と前記第４の信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第１の端子と接続され、
前記第４の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続され、
前記第５の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第６の信号をそれぞれ制御端子に入力する３個のスイッチを介して前記第１の端子と接続され、
前記第５の参照電圧の供給端子は、前記第１の信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続され、
前記第６の参照電圧の供給端子は、前記第２の信号と前記第４の信号の相補信号と前記第６の信号をそれぞれ制御端子に入力する３個のスイッチを介して前記第１の端子と接続され、
前記第６の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続され、
前記第７の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号と前記第６の信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第１の端子と接続され、
前記第７の参照電圧の供給端子は、前記第１の信号と前記第３の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続され、
前記第８の参照電圧の供給端子は、前記第２の信号と前記第４の信号と前記第６の信号をそれぞれ制御端子に入力する３個のスイッチを介して前記第１の端子と接続され、
前記第８の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する３個のスイッチを介して、前記第２の端子と接続されている、ことを特徴とする請求項１２記載の出力回路。
【請求項１４】
前記選択回路は、前記第１乃至第８の参照電圧を、前記選択信号をなす第１乃至第６の信号の計６ビットの信号に基づき、選択して前記第１、第２の端子に出力する構成とされ、
前記第１の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する第１乃至第３のスイッチと、
前記第１の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第５の信号をそれぞれ制御端子に入力する第４乃至第６のスイッチと、
前記第２の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第４の信号の相補信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する第７乃至第９のスイッチと、
前記第２の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号と前記第５の信号をそれぞれ制御端子に入力する第１０乃至第１２のスイッチと、
前記第３の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する第１３乃至第１５のスイッチと、
前記第３の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第１６乃至第１８のスイッチと、
前記第４の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第４の信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する第１９乃至第２１のスイッチと、
前記第４の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第２２乃至第２４のスイッチと、
前記第５の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第６の信号をそれぞれ制御端子に入力する第２５乃至第２７のスイッチと、
前記第５の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２８乃至第３０のスイッチと、
前記第６の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第４の信号の相補信号と前記第６の信号をそれぞれ制御端子に入力する第３１乃至第３３のスイッチと、
前記第６の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第３４乃至第３６のスイッチと、
前記第７の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号と前記第６の信号をそれぞれ制御端子に入力する第３７乃至第３９のスイッチと、
前記第７の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第４０乃至第４２のスイッチと、
前記第８の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第４の信号と前記第６の信号をそれぞれ制御端子に入力する第４３乃至第４５のスイッチと、
前記第８の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第４６乃至第４８のスイッチと、
を有し、
前記第３の信号を制御端子に共通に入力とするスイッチについて、
（ａ１）前記第５及び第１１のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２）前記第２９及び第３５のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第３の信号の相補信号を制御端子に共通に入力とするスイッチについて、
（ａ３）前記第１７及び第２３のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ４）前記第４１及び第４７のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ５）前記第４の信号を制御端子に共通に入力とするスイッチについて  前記第１４及び第２０のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ６）前記第３８及び第４４のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第４の信号の相補信号を制御端子に共通に入力とするスイッチについて、
（ａ７）前記第２及び第８のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ８）前記第２６及び第３２のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第５の信号を制御端子に共通に入力とするスイッチについて、
（ａ９）前記第６及び第１２のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１０）前記第１８及び第２４のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第５の信号の相補信号を制御端子に共通に入力とするスイッチについて、
（ａ１１）前記第３０及び第３６のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１２）前記第４２及び第４８のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第６の信号を制御端子に共通に入力とするスイッチについて、
（ａ１３）前記第２７及び第３３のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１４）前記第３９及び第４５のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第６の信号の相補信号を制御端子に共通に入力とするスイッチについて、
（ａ１５）前記第３及び第９のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１６）前記第１５及び第２１のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成される、ことを特徴とする請求項１２記載の出力回路。
【請求項１５】
前記選択回路は、前記第１乃至第８の参照電圧を、前記選択信号をなす第１乃至第６の信号の計６ビットの信号に基づき、選択して前記第１、第２の端子に出力する構成とされ、
前記第１の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する第１乃至第３のスイッチと、
前記第１の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第５の信号をそれぞれ制御端子に入力する第４乃至第６のスイッチと、
前記第２の参照電圧の供給端子と、前記第１及び第２のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第７のスイッチと、
前記第２の参照電圧の供給端子と、前記第４及び第５のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第８のスイッチと、
前記第３の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号と前記第６の信号の相補信号をそれぞれ制御端子に入力する第９乃至第１１のスイッチと、
前記第３の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第１２乃至第１４のスイッチと、
前記第４の参照電圧の供給端子と、前記第９及び第１０のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第１５のスイッチと、
前記第４の参照電圧の供給端子と、前記第１２及び第１３のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第１６のスイッチと、
前記第５の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第６の信号をそれぞれ制御端子に入力する第１７乃至第１９のスイッチと、
前記第５の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２０乃至第２２のスイッチと、
前記第６の参照電圧の供給端子と、前記第１７及び第１８のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第２３のスイッチと、
前記第６の参照電圧の供給端子と、前記第２０及び第２１のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第２４のスイッチと、
前記第７の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号と前記第６の信号をそれぞれ制御端子に入力する第２５乃至第２７のスイッチと、
前記第７の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２８乃至第３０のスイッチと、
前記第８の参照電圧の供給端子と、前記第２５及び第２６のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第３１のスイッチと、
前記第８の参照電圧の供給端子と、前記第２８及び第２９のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第３２のスイッチと、
を備えている、ことを特徴とする請求項１２記載の出力回路。
【請求項１６】
前記外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧との和が前記第１の端子の入力電圧の２倍となり、
前記第１乃至第８の参照電圧は、等間隔の第１乃至第６４レベルの電圧のうち、それぞれ、第２２、第２３、第２６、第２７、第３８、第３９、第４２、第４３レベルとされ、
前記選択回路における、前記第１、第８の参照電圧（Ａ、Ｈ）の対の選択による、第１レベルの出力電圧から、前記第８、第１の参照電圧（Ｈ、Ａ）の対の選択による、第６４レベルの出力電圧まで計６４レベルの電圧が出力される、ことを特徴とする請求項１２記載の出力回路。
【請求項１７】
前記選択回路は、互いに電圧値が異なる第１乃至第３の参照電圧（Ａ、Ｂ、Ｃ）を入力し、前記選択信号に基づいて、
第１、第３の参照電圧（Ａ、Ｃ）、
第２、第３の参照電圧（Ｂ、Ｃ）、
第１、第２の参照電圧（Ａ、Ｂ）、
第１、第１の参照電圧（Ａ、Ａ）、
第２、第２の参照電圧（Ｂ、Ｂ）、
第２、第１の参照電圧（Ｂ、Ａ）、
第３、第３の参照電圧（Ｃ、Ｃ）、
第３、第２の参照電圧（Ｃ、Ｂ）、
第３、第１の参照電圧（Ｃ、Ａ）、
のうちのいずれかの対を前記第１、第２の端子に供給し、最大で３の２乗個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする請求項１記載の出力回路。
【請求項１８】
前記外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧との和が前記第１の端子の入力電圧の２倍となり、
前記第１乃至第３の参照電圧が、等間隔の第１乃至第１３レベルまでの電圧レベルのうち、第５、第６、第９レベルとされ、
前記選択回路における、前記第１、第３の参照電圧（Ａ、Ｃ）の対の選択による、第１レベルの出力電圧から前記第３、第１の参照電圧（Ｃ、Ａ）の対の選択による第１３レベルまで、第１、第３乃至第７、第９、第１２、第１３レベルの出力電圧の計９個のレベルの電圧が出力される、ことを特徴とする請求項１７記載の出力回路。
【請求項１９】
前記選択回路は、互いに電圧値が異なる第１乃至第３の参照電圧（Ａ、Ｂ、Ｃ）を入力し、前記選択信号に基づいて、
第１、第３の参照電圧（Ａ、Ｃ）、
第１、第２の参照電圧（Ａ、Ｂ）、
第１、第１の参照電圧（Ａ、Ａ）又は第２、第３の参照電圧（Ｂ、Ｃ）、
第２、第２の参照電圧（Ｂ、Ｂ）、
第３、第３の参照電圧（Ｃ、Ｃ）又は第２、第１の参照電圧（Ｂ、Ａ）、
第３、第２の参照電圧（Ｃ、Ｂ）、
第３、第１の参照電圧（Ｃ、Ａ）、
のうちのいずれかの対を前記第１、第２の端子に供給し、最大で７個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、
ことを特徴とする請求項１記載の出力回路。
【請求項２０】
出力可能な出力電圧の下限から上限で規定される出力電圧のレンジが、互いに重ならない複数の区間に分割され、
前記各区間ごとに、各区間に対応した、互いに電圧レベルが異なる少なくとも２つの参照電圧が設けられ、
前記区間では、前記複数（ｎ個）の参照電圧により、最大でｎの２乗のレベルの出力電圧が出力される、ことを特徴とする請求項１記載の出力回路。
【請求項２１】
最大でｍの２乗個以下の出力可能な電圧レベルについて相隣る少なくとも１組の電圧レベルの間隔が、他の相隣る１組の電圧レベルの間隔と異なる、ことを特徴とする請求項１記載の出力回路。
【請求項２２】
他の区間との間で、出力可能な電圧レベルの一部に互いに重なるものを含む区間が設けられている、ことを特徴とする請求項２０記載の出力回路。
【請求項２３】
最大２の５乗個のレベルの出力電圧が、第１乃至第５の区間に分割され、
前記選択回路には、第１乃至第１２の参照電圧が供給され、
前記第１の区間は、第１乃至第４のレベルよりなり、前記第１、第２の参照電圧の選択によって前記増幅回路より出力され、
前記第２の区間は、第５乃至第８のレベルよりなり、前記第３、第４の参照電圧の選択によって前記増幅回路より出力され、
前記第３の区間は、第９乃至第２４のレベルよりなり、第５乃至第８の参照電圧の選択によって前記増幅回路より出力され、
前記第４の区間は、第２５乃至第２８のレベルよりなり、前記第９、第１０の参照電圧の選択によって前記増幅回路より出力され、
前記第５の区間は、第２９乃至第３２のレベルよりなり、前記第１１、第１２の参照電圧の選択によって前記増幅回路より出力される、ことを特徴とする請求項１記載の出力回路。
【請求項２４】
前記選択回路は、互いに電圧値が異なる第１乃至第１２の参照電圧（Ａ１、Ｂ１、Ａ２、Ｂ２、Ａ３、Ｂ３、Ｃ３、Ｄ３、Ａ４、Ｂ４、Ａ５、Ｂ５）を入力し、前記選択信号に基づいて、
第１、第２の参照電圧（Ａ１、Ｂ１）、
第１、第１の参照電圧（Ａ１、Ａ１）、
第２、第２の参照電圧（Ｂ１、Ｂ１）、
第２、第１の参照電圧（Ｂ１、Ａ１）、
第３、第４の参照電圧（Ａ２、Ｂ２）、
第３、第３の参照電圧（Ａ２、Ａ２）、
第４、第４の参照電圧（Ｂ２、Ｂ２）、
第４、第３の参照電圧（Ｂ２、Ａ２）、
第５、第８の参照電圧（Ａ３、Ｄ３）、
第５、第７の参照電圧（Ａ３、Ｃ３）、
第６、第８の参照電圧（Ｂ３、Ｄ３）、
第６、第７の参照電圧（Ｂ３、Ｃ３）、
第５、第６の参照電圧（Ａ３、Ｂ３）、
第５、第５の参照電圧（Ａ３、Ａ３）、
第６、第６の参照電圧（Ｂ３、Ｂ３）、
第６、第５の参照電圧（Ｂ３、Ａ３）、
第７、第８の参照電圧（Ｃ３、Ｄ３）、
第７、第７の参照電圧（Ｃ３、Ｃ３）、
第８、第８の参照電圧（Ｄ３、Ｄ３）、
第８、第７の参照電圧（Ｄ３、Ｃ３）、
第７、第６の参照電圧（Ｃ３、Ｂ３）、
第７、第５の参照電圧（Ｃ３、Ａ３）、
第８、第６の参照電圧（Ｄ３、Ｂ３）、
第８、第５の参照電圧（Ｄ３、Ａ３）、
第９、第１０の参照電圧（Ａ４、Ｂ４）、
第９、第９の参照電圧（Ａ４、Ａ４）、
第１０、第１０の参照電圧（Ｂ４、Ｂ４）、
第１０、第９の参照電圧（Ｂ４、Ａ４）、
第１１、第１２の参照電圧（Ａ５、Ｂ５）、
第１１、第１１の参照電圧（Ａ５、Ａ５）、
第１２、第１２の参照電圧（Ｂ５、Ｂ５）、
第１２、第１１の参照電圧（Ｂ５、Ａ５）、
のうちのいずれかの対を前記第１、第２の端子に供給し、最大で３２個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする請求項１記載の出力回路。
【請求項２５】
前記外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧との和が前記第１の端子の入力電圧の２倍となり、
前記第１乃至第１２の参照電圧が、互いに異なる第１乃至第３２レベルの電圧うち、それぞれ、第２、第３、第６、第７、第１４、第１５、第１８、第１９、第２６、第２７、第３０、第３１レベルとされる、ことを特徴とする請求項２４記載の出力回路。
【請求項２６】
最大２の５乗個のレベルの出力電圧が、第１乃至第４の区間に分割され、
前記選択回路には第１乃至第１２の参照電圧が供給され、
前記第１の区間は第１乃至第４のレベルよりなり、前記第１、第２の参照電圧の選択によって前記増幅回路より出力され、
前記第２の区間は第５乃至第１６のレベルよりなり、前記第３乃至第６の参照電圧の選択によって前記増幅回路より出力され、
前記第３の区間は第１７乃至第２８のレベルよりなり、第７乃至第１０の参照電圧の選択によって前記増幅回路より出力され、
前記第４の区間は第２９乃至第３２のレベルよりなり、前記第１１、第１２の参照電圧の選択によって前記増幅回路より出力される、ことを特徴とする請求項１記載の出力回路。
【請求項２７】
前記選択回路は、互いに電圧値が異なる第１乃至第１２の参照電圧（Ａ１、Ｂ１、Ａ２、Ｂ２、Ｃ２、Ｄ２、Ａ３、Ｂ３、Ｃ３、Ｄ３、Ａ４、Ｂ４）を入力し、前記選択信号に基づいて、
第１、第２の参照電圧（Ａ１、Ｂ１）、
第１、第１の参照電圧（Ａ１、Ａ１）、
第２、第２の参照電圧（Ｂ１、Ｂ１）、
第２、第１の参照電圧（Ｂ１、Ａ１）、
第３、第４の参照電圧（Ａ２、Ｂ２）、
第３、第３の参照電圧（Ａ２、Ａ２）、
第４、第４の参照電圧（Ｂ２、Ｂ２）、
第４、第３の参照電圧（Ｂ２、Ａ２）、
第５、第６の参照電圧（Ｃ２、Ｄ２）、
第５、第５の参照電圧（Ｃ２、Ｃ２）、
第６、第６の参照電圧（Ｄ２、Ｄ２）、
第６、第５の参照電圧（Ｄ２、Ｃ２）、
第５、第４の参照電圧（Ｃ２、Ｂ２）、
第５、第３の参照電圧（Ｃ２、Ａ２）、
第６、第４の参照電圧（Ｄ２、Ｂ２）、
第６、第３の参照電圧（Ｄ２、Ａ２）、
第７、第１０の参照電圧（Ａ３、Ｄ３）、
第７、第９の参照電圧（Ａ３、Ｃ３）、
第８、第１０の参照電圧（Ｂ３、Ｄ３）、
第８、第９の参照電圧（Ｂ３、Ｃ３）、
第７、第８の参照電圧（Ａ３、Ｂ３）、
第７、第７の参照電圧（Ａ３、Ａ３）、
第８、第８の参照電圧（Ｂ３、Ｂ３）、
第８、第７の参照電圧（Ｂ３、Ａ３）、
第９、第１０の参照電圧（Ｃ３、Ｄ３）、
第９、第９の参照電圧（Ｃ３、Ｃ３）、
第１０、第１０の参照電圧（Ｄ３、Ｄ３）、
第１０、第９の参照電圧（Ｄ３、Ｃ３）、
第１１、第１２の参照電圧（Ａ４、Ｂ４）、
第１１、第１１の参照電圧（Ａ４、Ａ４）、
第１２、第１２の参照電圧（Ｂ４、Ｂ４）、
第１２、第１１の参照電圧（Ｂ４、Ａ４）、
のうちのいずれかの対を、前記第１、第２の端子に供給し、最大で３２個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする請求項１記載の出力回路。
【請求項２８】
前記外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧との和が前記第１の端子の入力電圧の２倍となり、
前記第１乃至第１２の参照電圧が、互いに異なる第１乃至第３２レベルの電圧うち、それぞれ第２、第３、第６、第７、第１０、第１１、第２２、第２３、第２６、第２７、第３０、第３１レベルとされる、ことを特徴とする請求項２７記載の出力回路。
【請求項２９】
前記選択回路が、前記第１乃至第１２の参照電圧を入力し、前記選択信号として第１乃至第５の信号よりなる５ビットの信号を入力し、
前記第１乃至第１２の参照電圧の供給端子のそれぞれと前記第１、第２の端子のそれぞれの間の接続を制御する複数のスイッチを有し、
前記第１の参照電圧の供給端子は、前記第２の信号の相補信号と前記第３の信号の相補信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第１の参照電圧の供給端子は、前記第１の信号と前記第３の信号の相補信号と前記第４の信号の相補信号と第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第２の参照電圧の供給端子は、前記第２の信号と前記第３の信号の相補信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第２の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第４の信号の相補信号と第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第３の参照電圧の供給端子は、前記第２の信号の相補信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第３の参照電圧の供給端子は、前記第１の信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第４の参照電圧の供給端子は、前記第２の信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第４の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第５の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第５の参照電圧の供給端子は、前記第１の信号と前記第３の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第６の参照電圧の供給端子は、前記第２の信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第６の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第７の参照電圧の供給端子は、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第７の参照電圧の供給端子は、前記第１の信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第８の参照電圧の供給端子は、前記第２の信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第８の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第９の参照電圧の供給端子は、前記第２の信号の相補信号と前記第３の信号の相補信号と第４の信号と第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第９の参照電圧の供給端子は、前記第１の信号と前記第３の信号の相補信号と前記第５の信号とをそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第１０の参照電圧の供給端子は、前記第２の信号と前記第３の信号の相補信号と第４の信号と第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第１０の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第５の信号とをそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第１１の参照電圧の供給端子は、前記第２の信号の相補信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第１１の参照電圧の供給端子は、前記第１の信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続され、
前記第１２の参照電圧の供給端子は、前記第２の信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第１の端子と接続され、
前記第１２の参照電圧の供給端子は、前記第１の信号の相補信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する４つのスイッチを介して前記第２の端子と接続される、ことを特徴とする請求項２７記載の出力回路。
【請求項３０】
前記選択回路が、前記第１乃至第１２の参照電圧を入力し、前記選択信号として第１乃至第５の信号よりなる５ビットの信号を入力し、
前記第１の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号の相補信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第１乃至第４のスイッチと、
前記第１の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第４の信号の相補信号と第５の信号の相補信号をそれぞれ制御端子に入力する第５乃至第８のスイッチと、
前記第２の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第３の信号の相補信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第９乃至第１２のスイッチと、
前記第２の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第４の信号の相補信号と第５の信号の相補信号をそれぞれ制御端子に入力する第１３乃至第１６のスイッチと、
前記第３の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第１７乃至第２０のスイッチと、
前記第３の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２１乃至第２３のスイッチと、
前記第４の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２４乃至第２７のスイッチと、
前記第４の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２８乃至第３０のスイッチと、
前記第５の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第３１乃至第３３のスイッチと、
前記第５の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第３４乃至第３７のスイッチと、
前記第６の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第３８乃至第４０のスイッチと、
前記第６の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第４１乃至第４４のスイッチと、
前記第７の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第４５乃至第４７のスイッチと、
前記第７の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第４８乃至第５１のスイッチと、
前記第８の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第５２乃至第５４のスイッチと、
前記第８の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第５５乃至第５８のスイッチと、
前記第９の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号の相補信号と第４の信号と第５の信号をそれぞれ制御端子に入力する第５９乃至第６２のスイッチと、
前記第９の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第５の信号とをそれぞれ制御端子に入力する第６３乃至第６５のスイッチと、
前記第１０の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第３の信号の相補信号と第４の信号と第５の信号をそれぞれ制御端子に入力する第６６乃至第６９のスイッチと、
前記第１０の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号の相補信号と前記第５の信号とをそれぞれ制御端子に入力する第７０乃至第７２のスイッチと、
前記第１１の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する第７３乃至第７６のスイッチと、
前記第１１の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する第７７乃至第８０のスイッチと、
前記第１２の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する第８１乃至第８４のスイッチと、
前記第１２の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号の相補信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する第８５乃至第８８のスイッチと、
を有し、
前記第３の信号を制御端子に入力とするスイッチについて、
（ａ１）前記第１８及び第２５のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２）前記第２２及び第２９のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ３）前記第４９及び第５６のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ４）前記第７４及び第８２のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ５）前記第７８及び第８６のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第３の信号の相補信号を制御端子に入力とするスイッチについて、
（ａ６）前記第２及び第１０のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ７）前記第６及び第１４のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ８）前記第３５及び第４２のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ９）前記第６０及び第６７のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１０）前記第６４及び第７１のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第４の信号を制御端子に入力とするスイッチについて、
（ａ１１）前記第３２及び第３９のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１２）前記第３６及び第４３のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１３）前記第６１及び第６８のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１４）前記第７５及び第８３のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１５）前記第７９及び第８７のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第４の信号の相補信号を制御端子に入力とするスイッチについて、
（ａ１６）前記第３及び第１１のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１７）前記第７及び第１５のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１８）前記第１９及び第２６のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ１９）前記第４６及び第５３のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２０）前記第５０及び第５７のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第５の信号を制御端子に入力とするスイッチについて、
（ａ２１）前記第４７及び第５４のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２２）前記第５１及び第５８のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２３）前記第６２及び第６９のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２４）前記第６５及び第７２のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２５）前記第７６及び第８４のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２６）前記第８０及び第８８のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
前記第５の信号の相補信号を制御端子に入力とするスイッチについて、
（ａ２７）前記第４及び第１２のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２８）前記第８及び第１６のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ２９）前記第２０及び第２７のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ３０）前記第２３及び第３０のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ３１）前記第３３及び第４０のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成され、
（ａ３２）前記第３７及び第４４のスイッチは、一のスイッチを共有するか、又は、２つのスイッチで構成される、ことを特徴とする請求項２７記載の出力回路。
【請求項３１】
前記選択回路が、前記第１乃至第１２の参照電圧を入力し、前記選択信号として第１乃至第５の信号よりなる５ビットの信号を入力し、
前記第１の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号の相補信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第１乃至第４のスイッチと、
前記第１の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第４の信号の相補信号と第５の信号の相補信号をそれぞれ制御端子に入力する第５乃至第８のスイッチと、
前記第２の参照電圧の供給端子と、前記第１及び第２のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第９のスイッチと、
前記第２の参照電圧の供給端子と、前記第５及び第６のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第１０のスイッチと、
前記第３の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第１１乃至第１５のスイッチと、
前記第３の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第１５乃至第１７のスイッチと、
前記第４の参照電圧の供給端子と、前記第１１及び第１２のスイッチの接続点との間に接続され、前記第２信号を制御端子に入力する第１８のスイッチと、
前記第４の参照電圧の供給端子と、前記第１５及び第１６のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第１９のスイッチと、
前記第５の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２０乃至第２２のスイッチと、
前記第５の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第４の信号と前記第５の信号の相補信号をそれぞれ制御端子に入力する第２３乃至第２６のスイッチと、
前記第６の参照電圧の供給端子と、前記第２０及び第２１のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第２７のスイッチと、
前記第６の参照電圧の供給端子と、前記第２３及び第２４のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第２８のスイッチと、
前記第７の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第２９乃至第３１のスイッチと、
前記第７の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第４の信号の相補信号と前記第５の信号をそれぞれ制御端子に入力する第３２乃至第３５のスイッチと、
前記第８の参照電圧の供給端子と、前記第２９及び第３０のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第３６のスイッチと、
前記第８の参照電圧の供給端子と、前記第３２及び第３３のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第３７のスイッチと、
前記第９の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号の相補信号と第４の信号と第５の信号をそれぞれ制御端子に入力する第３８乃至第４１のスイッチと、
前記第９の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号の相補信号と前記第５の信号とをそれぞれ制御端子に入力する第４２乃至第４４のスイッチと、
前記第１０の参照電圧の供給端子と、前記第３８及び第３９のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第４５のスイッチと、
前記第１０の参照電圧の供給端子と、前記第４２及び第４３のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第４６のスイッチと、
前記第１１の参照電圧の供給端子と前記第１の端子との間に接続され、前記第２の信号の相補信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する第４７乃至第５０のスイッチと、
前記第１１の参照電圧の供給端子と前記第２の端子との間に接続され、前記第１の信号と前記第３の信号と前記第４の信号と前記第５の信号をそれぞれ制御端子に入力する第５１乃至第５４のスイッチと、
前記第１２の参照電圧の供給端子と、前記第４７及び第４８のスイッチの接続点との間に接続され、前記第２の信号を制御端子に入力する第５５のスイッチと、
前記第１２の参照電圧の供給端子と、前記第５１及び第５２のスイッチの接続点との間に接続され、前記第１の信号の相補信号を制御端子に入力する第５６のスイッチと、
を備えている、ことを特徴とする請求項２７記載の出力回路。
【請求項３２】
前記増幅回路が、容量と、差動増幅器と、を有し、
前記第１及び第２の端子に与えられる入力電圧の差電圧を前記容量の端子間電圧として与え、前記第１の端子又は第２の端子の電圧の一方に又は一方から、前記容量の端子間電圧を、加算又は減算することで、前記第１の端子と前記第２の端子に与えられた入力電圧を外分した電圧を出力するように制御する手段を備えている、ことを特徴とする請求項１記載の出力回路。
【請求項３３】
前記増幅回路が、容量と、差動増幅器と、第１乃至第３のスイッチ素子と、
を備え、
前記第１の端子に前記差動増幅器の非反転入力端子が接続され、
前記第２の端子と前記容量の一端との間に前記第１のスイッチ素子が接続され、
前記容量の他端は前記差動増幅器の出力端子に接続され、
前記容量の一端と前記差動増幅器の反転入力端子との間に前記第２のスイッチ素子が接続され、
前記差動増幅器の反転入力端子と前記出力端子間には前記第３のスイッチ素子が接続され、
前記第２のスイッチ素子がオフ、且つ、前記第１及び第３のスイッチ素子がオンの期間に、前記容量の端子間に、前記第１の端子と前記第２の端子の電圧の差電圧が印加され、
前記第２のスイッチ素子がオン、且つ、前記第１及び第３のスイッチ素子がオフの期間に、前記出力端子から、前記第１の端子と前記第２の端子に与えられた入力電圧を外分した電圧が出力される、ことを特徴とする請求項１記載の出力回路。
【請求項３４】
前記増幅回路が、容量と、差動増幅器と、第１乃至第３のスイッチ素子を備え、
前記差動増幅器の出力端子は反転入力端子に帰還接続され、
前記第１のスイッチ素子の一端は、前記第２の端子に接続され、
前記第２及び第３のスイッチ素子の一端は、前記第１の端子に共通接続され、
前記第１及び第２のスイッチ素子の他端は、前記容量の一端に共通に接続され、
前記容量の他端、及び前記第３のスイッチ素子の他端は、前記差動増幅器の非反転入力端子に共通に接続され、
前記第２のスイッチ素子がオフ、且つ、前記第１及び第３のスイッチ素子がオンの期間に、前記容量の端子間に、前記第１の端子と前記第２の端子の電圧の差電圧が印加され、
前記第２のスイッチ素子がオン、且つ、前記第１及び第３のスイッチ素子がオフの期間に、前記出力端子から、前記第１の端子と前記第２の端子に与えられた入力電圧を外分した電圧が出力される、ことを特徴とする請求項１記載の出力回路。
【請求項３５】
前記増幅回路が、少なくとも一の差動対を備え、前記一の差動対の入力対の一方が入力端子に接続され、他方が出力端子に帰還接続されている差動増幅回路を有し、前記入力端子とは別の入力端子が設けられ、出力対が前記一の差動対の出力対と共通接続され、入力対の一方が前記入力端子に接続され、他方が前記別の入力端子に接続されてなる他の差動対をさらに含む、ことを特徴とする請求項１記載の出力回路。
【請求項３６】
前記増幅回路が、第１及び第２の入力端子と、
出力端子と、
入力対の一方が前記第１の入力端子に接続され他方が前記出力端子に接続された第１の差動対と、
入力対の一方が前記第１の入力端子に接続され他方が前記第２の入力端子に接続された第２の差動対と、
前記第１の差動対に電流を供給する第１の電流源と、
前記第２の差動対に電流を供給する第２の電流源と、
前記第１及び第２の差動対の出力対に接続されている負荷回路と、
を少なくとも有し、
少なくとも前記第１の差動対の出力対の一方と前記第２の差動対の出力対の一方が共通接続され、
前記第１の差動対の出力対の一方と前記第２の差動対の出力対の一方の共通接続点に入力端が接続され、前記出力端子に出力端が接続されている増幅段を有する、ことを特徴とする請求項１記載の出力回路。
【請求項３７】
前記増幅段が、前記第１の差動対の出力対の一方と前記第２の差動対の出力対の一方の共通接続点と、前記第１の差動対の出力対の他方と前記第２の差動対の出力対の他方の共通接続点に第１、第２の入力端が接続され、前記出力端子に出力端が接続されている差動増幅段よりなる、
ことを特徴とする請求項３６記載の出力回路。
【請求項３８】
前記選択回路は、互いに電圧値が異なる第１乃至第ｍ（＝２Ｋ（２のＫ乗）、ただし、Ｋは所定の正整数）の参照電圧を入力し、
前記選択信号に基づいて、前記第１乃至第２Ｋの参照電圧に関する４Ｋ（４のＫ乗）個の組み合わせの電圧対のうちのいずれかの対を選択して前記第１、第２の端子に供給し、最大で４Ｋ個の異なる電圧レベルが、前記出力端子から出力可能とされてなる、ことを特徴とする請求項１記載の出力回路。
【請求項３９】
外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧の和が、前記第１の端子の入力電圧の２倍となり、
前記選択回路は、互いに電圧値が異なる第１乃至第ｍ（＝２Ｋ（２のＫ乗）、ただし、Ｋは所定の正整数）の参照電圧を入力し、
前記第１乃至第２Ｋの参照電圧は、等間隔の第１乃至第４Ｋ（４のＫ乗）のレベルの電圧のうち、それぞれ、
｛１＋ａ×４（Ｋ−１）＋ｂ×４（Ｋ−２）＋ｃ×４（Ｋ−３）＋…｝
（ただし、ａ，ｂ，ｃ，…，は１、２をとり、４の累乗の項は値が１未満（すなわち、４（Ｋ−Ｘ）＜１、Ｘは正数）のとき、０とする）
番目のレベルとされ、
前記選択信号に応じて、第１のレベルから第４Ｋのレベルまでの計４Ｋ個の互いに異なるレベルの電圧が前記出力端子より出力される、ことを特徴とする請求項１記載の出力回路。
【請求項４０】
入力されたデータ信号に基づきデータ線を駆動するデータドライバにおいて、
請求項１、３乃至３９のいずれか一に記載の前記出力回路を備え、
前記データ信号は、前記選択回路に入力される前記選択信号に用いられる、ことを特徴とするデータドライバ。
【請求項４１】
複数の電圧レベルを生成する階調電圧発生回路と、
映像データに基づき、前記複数の電圧レベルから選択された少なくとも２つの電圧を出力するデコーダ回路と、
前記デコーダ回路から出力された電圧を入力し、前記映像データに対応した電圧を出力端子より出力する増幅器を備えたデータドライバにおいて、
請求項１、３乃至３９のいずれか一に記載の出力回路を備え、
前記デコーダは、前記出力回路の前記選択回路からなり、前記選択回路は、前記階調電圧発生回路からの複数の電圧レベルを前記複数の参照電圧として受け、前記映像データを前記選択信号として入力し、
前記映像データに対応した電圧を出力端子より出力する増幅器は、前記出力回路の増幅回路よりなる、ことを特徴とする表示装置用のデータドライバ。
【請求項４２】
前記階調電圧発生回路が、第１、第２の電圧供給端子との間に接続されている抵抗ストリングを含み、前記抵抗ストリングの抵抗の接続点のうち、前記複数の参照電圧とは異なる電圧が外部より供給される端子を含む、ことを特徴とする請求項４１記載の表示装置用のデータドライバ。
【請求項４３】
一の方向に互いに平行に延在された複数本のデータ線と、
前記一の方向に直交する方向に互いに平行に延在された複数本の走査線と、
前記複数本のデータ線と前記複数本の走査線の交差部にマトリクス状に配置された複数の画素電極と、
を備え、
前記複数の画素電極のそれぞれに対応して、ドレイン及びソースの一方が対応する前記画素電極に接続され、前記ドレイン及びソースの他方が対応する前記データ線に接続され、ゲートが対応する前記走査線に接続されている、複数のトランジスタを有し、
前記複数の走査線に対して走査信号をそれぞれ供給するゲートドライバと、
前記複数のデータ線に対して入力データに対応した階調信号をそれぞれ供給するデータドライバと、
を備え、
前記データドライバは、請求項４１又は４２記載の前記表示装置用のデータドライバよりなる、ことを特徴とする表示装置。
【請求項４４】
出力可能な出力電圧の下限から上限で規定される出力電圧のレンジが、互いに重ならない複数の区間に分割され、
前記各区間ごとに、各区間に対応した、互いに電圧レベルが異なる少なくとも２つの参照電圧が設けられ、
前記区間では、前記複数（ｎ個）の参照電圧により、最大でｎの２乗のレベルの出力電圧が出力される、ことを特徴とする請求項２記載のデジタルアナログ変換回路。
【請求項４５】
他の区間との間で、出力可能な電圧レベルの一部に互いに重なるものを含む区間が設けられている、ことを特徴とする請求項４４記載のデジタルアナログ変換回路。
【請求項４６】
最大でｍの２乗個以下の出力可能な電圧レベルについて、相隣る少なくとも１組の電圧レベルの間隔が、他の相隣る１組の電圧レベルの間隔と異なり、所定の入出力特性を有する、ことを特徴とする請求項２記載のデジタルアナログ変換回路。
【請求項４７】
前記増幅回路が、少なくとも一の差動対を備え、前記一の差動対の入力対の一方が入力端子に接続され他方が出力端子に帰還接続されている差動増幅回路を有し、前記入力端子とは別の入力端子が設けられ、出力対が前記一の差動対の出力対と共通接続され、入力対の一方が前記入力端子に接続され他方が前記別の入力端子に接続されてなる他の差動対をさらに含む、ことを特徴とする請求項２記載のデジタルアナログ変換回路。
【請求項４８】
前記増幅回路が、第１及び第２の入力端子と、
出力端子と、
入力対の一方が前記第１の入力端子に接続され他方が前記出力端子に接続された第１の差動対と、
入力対の一方が前記第１の入力端子に接続され他方が前記第２の入力端子に接続された第２の差動対と、
前記第１の差動対に電流を供給する第１の電流源と、
前記第２の差動対に電流を供給する第２の電流源と、
前記第１及び第２の差動対の出力対に接続されている負荷回路と、
を少なくとも有し、
少なくとも前記第１の差動対の出力対の一方と前記第２の差動対の出力対の一方が共通接続され、
前記第１の差動対の出力対の一方と前記第２の差動対の出力対の一方の共通接続点に入力端が接続され、前記出力端子に出力端が接続されている増幅段を有する、ことを特徴とする請求項２記載のデジタルアナログ変換回路。
【請求項４９】
請求項３乃至３９のいずれか一に記載の出力回路を備え、
データ入力端子より入力されるデジタル入力信号を、前記選択信号として前記選択回路に入力し、最大でｍの２乗個の互いに異なる電圧レベルの中から、入力された前記デジタル入力信号に対応する出力電圧が、前記増幅回路から出力される、ことを特徴とするデジタルアナログ変換回路。
【請求項５０】
前記複数の参照電圧が、互いに異なる電圧レベルの第１、第２の電圧供給端子との間に接続されている抵抗ストリングより生成される、ことを特徴とする請求項４９記載のデジタルアナログ変換回路。
【請求項５１】
前記抵抗ストリングの抵抗の接続点のうち、前記複数の参照電圧とは異なる電圧が外部より供給される端子を含む、ことを特徴とする請求項５０記載のデジタルアナログ変換回路。
【請求項５２】
前記選択回路は、互いに電圧値が異なる第１乃至第ｍ（＝２Ｋ（２のＫ乗）、ただし、Ｋは所定の正整数）の参照電圧を入力し、
入力された前記デジタルデータ信号に応じて、前記第１乃至第２Ｋの参照電圧に関する４Ｋ（４のＫ乗）の組み合わせの電圧対のうちいずれかの対を選択して前記第１、第２の端子に供給し、最大で４Ｋ個の異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする請求項２記載のデジタルアナログ変換回路。
【請求項５３】
外分比が１：２とされ、前記出力電圧と前記第２の端子の入力電圧の和が、前記第１の端子の入力電圧の２倍となり、
前記選択回路は、互いに電圧値が異なる第１乃至第ｍ（＝２Ｋ（２のＫ乗）、ただし、Ｋは所定の正整数）の参照電圧を入力し、
前記第１乃至第２Ｋの参照電圧は、等間隔の第１乃至第４Ｋ（４のＫ乗）のレベルの電圧のうち、それぞれ、
｛１＋ａ×４（Ｋ−１）＋ｂ×４（Ｋ−２）＋ｃ×４（Ｋ−３）＋…｝
（ただし、ａ，ｂ，ｃ，…，は１、２をとり、４の累乗の項は値が１未満（すなわち、４（Ｋ−Ｘ）＜１、Ｘは正数）のとき、０とする）
番目のレベルとされ、
入力された前記デジタルデータ信号に応じて、前記第１のレベルから第４Ｋのレベルまでの計４Ｋ個の互いに異なるレベルの電圧が、前記出力端子より出力される、ことを特徴とする請求項２記載のデジタルアナログ変換回路。
【請求項５４】
互いに電圧値が異なる（ｍ×Ｓ）個の参照電圧（ただし、ｍ、Ｓは所定の正整数）を生成する回路と、
出力端子と、
前記（ｍ×Ｓ）個の参照電圧と、複数ビットのデジタルデータ信号とを入力し、前記デジタルデータ信号のうち各々が予め定められたビットフィールドをなす第１、第２、第３のビットグループの値に基づき、前記（ｍ×Ｓ）個の参照電圧から、選択された電圧を第１及び第２の端子にそれぞれ出力する少なくとも１つのデコーダブロックと、
前記デコーダブロックより前記第１及び第２の端子に供給される電圧を入力し、前記第１及び第２の端子の電圧を、予め定められた所定の外分比で外分した電圧を前記出力端子から出力する増幅回路と、
を備え、
前記デコーダブロックは、３段構成の回路ブロックを有し、
前記１段目は、入力される前記（ｍ×Ｓ）個の参照電圧のうち、それぞれが、ｍ個ごとの参照電圧を入力とし、前記第１のビットグループの値に応じて、前記ｍ個の参照電圧の中から、重複を含めた２つの電圧を選択して出力する回路ブロックをＳ個備え、
前記２段目は、前記１段目のＳ個の回路ブロックでそれぞれ選択された２つの電圧の一方を入力とし、前記第２のビットグループの値に応じて、入力されたＳ個の電圧の中から１つの電圧を選択して出力する回路ブロックと、前記１段目のＳ個の回路ブロックでそれぞれ選択された２つの電圧の他方を入力とし、前記第２のビットグループの値に応じて、入力されたＳ個の電圧の中から１つの電圧を選択して出力する回路ブロックを備え、
前記３段目は、前記２段目の２つの回路ブロックによりそれぞれ選択出力された電圧を入力し、前記第３のビットグループの値に応じて、入力された２つの電圧を、それぞれ、前記第１及び第２の端子に供給するか、または、遮断するように制御する１つの回路ブロックを備え、
前記第１乃至第３ビットグループの信号値に応じて、（ｍ２×Ｓ）個の互いに異なる電圧レベルのうち任意の１つが前記出力端子より出力される、ことを特徴とするデジタルアナログ変換回路。
【請求項５５】
前記第３のビットグループの各ビットが、前記第１のビットグループ及び／又は前記第２のビットグループに全て含まれるときに、前記３段目の回路ブロックを省き、前記２段目の２つの回路ブロックの出力を前記第１及び第２の端子にそれぞれ供給する構成としてなる、ことを特徴とする請求項５４に記載のデジタルアナログ変換回路。
【請求項５６】
互いに電圧値が異なる（ｍ×Ｓ）個の参照電圧（ただし、ｍ、Ｓは所定の正整数）を生成する回路と、
出力端子と、
前記（ｍ×Ｓ）個の参照電圧と、複数ビットのデジタルデータ信号とを入力し、前記デジタルデータ信号のうち各々が予め定められたビットフィールドをなす第１、第２、第３のビットグループの値に基づき、前記（ｍ×Ｓ）個の参照電圧から、選択された電圧を第１及び第２の端子にそれぞれ出力する少なくとも１つのデコーダブロックと、
前記デコーダブロックより前記第１及び第２の端子に供給される電圧を入力し、前記第１及び第２の端子の電圧を、予め定められた所定の外分比で外分した電圧を前記出力端子から出力する増幅回路と、
を備え、
前記デコーダブロックは、３段構成の回路ブロックを有し、
前記１段目は、入力された前記（ｍ×Ｓ）個の参照電圧のうち、それぞれが、Ｓ個ごとの参照電圧を入力とし、前記第１のビットグループの値に応じて、前記Ｓ個の参照電圧の中から１つの電圧を選択して出力する回路ブロックをｍ個備え、
前記２段目は、前記１段目のｍ個の回路ブロックで選択されたｍ個の電圧を入力とし、前記第２のビットグループの値に応じて、入力されたｍ個の電圧の中から２つの電圧を選択して出力する１つの回路ブロックを備え、
前記３段目は、前記２段目の回路ブロックで選択出力された２つの電圧を入力し、前記第３のビットグループの値に応じて、入力された２つの電圧を、それぞれ前記第１及び第２の端子に供給するか、または、遮断するように制御する１つの回路ブロックを備え、
前記第１乃至第３ビットグループの信号値に応じて、（ｍ２×Ｓ）個の互いに異なる電圧レベルのうち任意の１つが前記出力端子より出力される、ことを特徴とするデジタルアナログ変換回路。
【請求項５７】
前記ｍの値が共通または異なるデコーダブロックを更に備え、
前記ｍの値が最大となるデコーダブロックにおいて、前記第３のビットグループの各ビットが、前記第１のビットグループ及び／又は前記第２のビットグループに全て含まれるときに、前記３段目の回路ブロックを省き、前記第２の回路ブロックの出力を前記第１及び第２の端子に供給してなる、ことを特徴とする請求項５６に記載のデジタルアナログ変換回路。
【請求項５８】
それぞれが、請求項５４記載のデコーダブロックよりなる第１乃至第３のデコーダブロックを備え、
前記デジタルデータ信号は、８ビットデジタルデータ信号（Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０）よりなり、
前記第１及び第２のデコーダブロックは、前記ｍを２、前記Ｓを８として共通とし、それぞれ、１６個の参照電圧を入力し、前記第１、第２、第３のビットグループを、前記８ビットのデジタルデータ信号（Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０）のうち、それぞれ、（Ｄ１、Ｄ０）、（Ｄ４、Ｄ３、Ｄ２）、（Ｄ７、Ｄ６、Ｄ５）とし、
前記第３のデコーダブロックは、前記ｍを４、前記Ｓを１２とし、４８個の参照電圧を入力し、前記第１、第２、第３のビットグループを、前記８ビットのデジタルデータ信号（Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０）のうち、それぞれ、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）、（Ｄ７、Ｄ６、Ｄ５、Ｄ４）、（Ｄ７、Ｄ６、Ｄ５）とし、
前記第１乃至第３のデコーダブロックのそれぞれの２つの出力の一方が前記第１の端子に共通に接続され、
前記第１乃至第３のデコーダブロックのそれぞれの２つの出力の他方が前記第２の端子に共通に接続され、
前記８ビットデジタルデータ信号に基づき、前記出力端子から２５６の互いに異なる電圧レベルのうち任意の１つを出力可能としてなる、ことを特徴とするデジタルアナログ変換回路。
【請求項５９】
前記第３のデコーダブロックの前記３段目の回路ブロックを省略し、前記２つの２段目の回路ブロックの出力をそれぞれ前記第１及び第２の端子に接続してなる、ことを特徴とする請求項５８記載のデジタルアナログ変換回路。
【請求項６０】
それぞれが、請求項５６記載のデコーダブロックよりなる第１乃至第３のデコーダブロックを備え、
前記デジタルデータ信号は、８ビットデジタルデータ信号（Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０）よりなり、
前記第１及び第２のデコーダブロックは、前記ｍを２、前記Ｓを８として共通とし、それぞれ、１６個の参照電圧を入力し、前記第１、第２、第３のビットグループを、前記８ビットのデジタルデータ信号（Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０）のうち、それぞれ、（Ｄ４、Ｄ３、Ｄ２）、（Ｄ１、Ｄ０）、（Ｄ７、Ｄ６、Ｄ５）とし、
前記第３のデコーダブロックは、前記ｍを４、前記Ｓを１２とし、４８個の参照電圧を入力し、前記第１、第２、第３のビットグループを、前記８ビットのデジタルデータ信号（Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、Ｄ０）のうち、それぞれ、（Ｄ７、Ｄ６、Ｄ５、Ｄ４）、（Ｄ３、Ｄ２、Ｄ１、Ｄ０）、（Ｄ７、Ｄ６、Ｄ５）とし、
前記第１乃至第３のデコーダブロックのそれぞれの２つの出力の一方が前記第１の端子に共通に接続され、
前記第１乃至第３のデコーダブロックのそれぞれの２つの出力の他方が前記第２の端子に共通に接続され、
前記８ビットデジタルデータ信号に基づき、前記出力端子から２５６の互いに異なる電圧レベルのうち任意の１つを出力可能としてなる、ことを特徴とするデジタルアナログ変換回路。
【請求項６１】
前記第３のデコーダブロックの前記３段目の回路ブロックを省略し、前記２段目の回路ブロックの２つの出力をそれぞれ前記第１及び第２の端子に接続してなる、ことを特徴とする請求項６０記載のデジタルアナログ変換回路。
【請求項６２】
前記外分比が１：２とされる、ことを特徴とする請求項５４乃至６１のいずれか一に記載のデジタルアナログ変換回路。
【請求項６３】
請求項５４乃至６２のいずれか一に記載の前記デジタルアナログ変換回路を含むデータドライバと、
表示パネルと、
を備え、
前記データドライバの出力信号に基づき、前記表示パネルのデータ線を駆動してなる、ことを特徴とする表示装置。
【請求項６４】
互いに電圧値が異なる（ｍ×Ｓ）個の参照電圧（ただし、ｍ、Ｓは所定の正整数）を入力する複数の端子と、
出力端子と、
前記（ｍ×Ｓ）個の参照電圧と、複数ビットのデジタルデータ信号を入力し、前記デジタルデータ信号のうち各々が予め定められたビットフィールドをなす第１、第２、第３のビットグループの値に基づき、前記（ｍ×Ｓ）個の参照電圧から、選択された電圧を第１及び第２の端子にそれぞれ出力する選択回路と、
前記デコーダブロックより前記第１及び第２の端子に供給される電圧を入力し、前記第１及び第２の端子の電圧を、予め定められた所定の外分比で外分した電圧を前記出力端子から出力する増幅回路と、
を備え、
前記選択回路は、３段構成の回路ブロックを有し、
前記１段目は、入力される前記（ｍ×Ｓ）個の参照電圧のうち、それぞれが、ｍ個ごとの参照電圧を入力とし、前記第１のビットグループの値に応じて、前記ｍ個の参照電圧の中から、重複を含めた２つの電圧を選択して出力する回路ブロックをＳ個備え、
前記２段目は、前記１段目のＳ個の回路ブロックでそれぞれ選択された２つの電圧の一方を入力とし、前記第２のビットグループの値に応じて、入力されたＳ個の電圧の中から１つの電圧を選択して出力する回路ブロックと、前記１段目のＳ個の回路ブロックでそれぞれ選択された２つの電圧の他方を入力とし、前記第２のビットグループの値に応じて、入力されたＳ個の電圧の中から１つの電圧を選択して出力する回路ブロックを備え、
前記３段目は、前記２段目の２つの回路ブロックによりそれぞれ選択出力された電圧を入力し、前記第３のビットグループの値に応じて、入力された２つの電圧を、それぞれ、前記第１及び第２の端子に供給するか、または、遮断するように制御する１つの回路ブロックを備え、
前記第１乃至第３のビットグループの信号値に応じて、（ｍ２×Ｓ）個の互いに異なる電圧レベルのうち任意の１つが前記出力端子より出力される、ことを特徴とする出力回路。
【請求項６５】
前記第３のビットグループの各ビットが、前記第１のビットグループ及び／又は第２のビットグループに全て含まれるときに、前記３段目の回路ブロックを省き、前記２段目の２つの回路ブロックの出力を前記第１及び第２の端子にそれぞれ供給する構成としてなる、ことを特徴とする請求項６４に記載の出力回路。
【請求項６６】
互いに電圧値が異なる（ｍ×Ｓ）個の参照電圧（ただし、ｍ、Ｓは所定の正整数）を入力する複数の端子と、
出力端子と、
前記（ｍ×Ｓ）個の参照電圧と、複数ビットのデジタルデータ信号を入力し、前記デジタルデータ信号のうち各々が予め定められたビットフィールドをなす第１、第２、第３のビットグループの値に基づき、前記（ｍ×Ｓ）個の参照電圧から、選択された電圧を第１及び第２の端子にそれぞれ出力する選択回路と、
前記デコーダブロックより前記第１及び第２の端子に供給される電圧を入力し、前記第１及び第２の端子の電圧を、予め定められた所定の外分比で外分した電圧を前記出力端子から出力する増幅回路と、
を備え、
前記選択回路は、３段構成の回路ブロックを有し、
前記１段目は、入力された前記（ｍ×Ｓ）個の参照電圧のうち、それぞれが、Ｓ個ごとの参照電圧を入力とし、前記第１のビットグループの値に応じて、前記Ｓ個の参照電圧の中から１つの電圧を選択して出力する回路ブロックをｍ個備え、
前記２段目は、前記１段目のｍ個の回路ブロックで選択されたｍ個の電圧を入力とし、前記第２のビットグループの値に応じて、入力されたｍ個の電圧の中から２つの電圧を選択して出力する１つの回路ブロックを備え、
前記３段目は、前記２段目の回路ブロックで選択出力された２つの電圧を入力し、前記第３のビットグループの値に応じて、入力された２つの電圧を、それぞれ前記第１及び第２の端子に供給するか、または、遮断するように制御する１つの回路ブロックを備え、
前記第１乃至第３ビットグループの信号値に応じて、（ｍ２×Ｓ）個の互いに異なる電圧レベルのうち任意の１つが前記出力端子より出力される、ことを特徴とする出力回路。
【請求項６７】
前記ｍの値が共通または異なる前記選択回路を複数備え、
前記ｍの値が最大となる選択回路において、前記第３のビットグループの各ビットが、前記第１のビットグループ及び／又は第２のビットグループに全て含まれるときに、前記３段目の回路ブロックを省き、前記第２の回路ブロックからの２つの出力を前記第１及び第２の端子に供給してなる、ことを特徴とする請求項６６に記載の出力回路。
【請求項６８】
前記外分比が１：２とされる、ことを特徴とする請求項６４乃至６７のいずれか一に記載の出力回路。
【請求項６９】
入力されたデータ信号に基づきデータ線を駆動するデータドライバにおいて、
互いに電圧値が異なる複数の参照電圧を生成する階調電圧生成回路と、
請求項６４乃至６８のいずれか一に記載の前記出力回路を備え、
前記データ信号は、前記選択回路に入力される前記デジタルデータ信号に用いられる、ことを特徴とするデータドライバ。
【請求項７０】
一の方向に互いに平行に延在された複数本のデータ線と、
前記一の方向に直交する方向に互いに平行に延在された複数本の走査線と、
前記複数本のデータ線と前記複数本の走査線の交差部にマトリクス状に配置された複数の画素電極と、
を備え、
前記複数の画素電極のそれぞれに対応して、ドレイン及びソースの一方が対応する前記画素電極に接続され、前記ドレイン及びソースの他方が対応する前記データ線に接続され、ゲートが対応する前記走査線に接続されている、複数のトランジスタを有し、
前記複数の走査線に対して走査信号をそれぞれ供給するゲートドライバと、
前記複数のデータ線に対して入力データに対応した階調信号をそれぞれ供給するデータドライバと、
を備え、
前記データドライバは、請求項６９記載のデータドライバよりなる、ことを特徴とする表示装置。
【請求項７１】
前記ｍを２Ｋ（ただし、Ｋは所定の正整数）とし、
前記選択回路が、第１乃至第２Ｋの参照電圧を、前記選択信号をなす第１乃至第２Ｋの信号の計２Ｋビットの信号に基づき、選択して前記第１、第２の端子に出力する構成とされ、
第１列から第Ｋ列までの回路ブロック群を備え、前記各回路ブロックは４つの入力端子と２つの出力端子を有し、前記４つの入力端子より電圧信号を受け、２ビットの信号に基づいて選択された電圧信号を前記２つの出力端子より出力し、
前記第１列は、２の（Ｋ−１）乗個の前記回路ブロックよりなり、２の（Ｋ−１）乗個の前記回路ブロックが、それぞれ、４つの入力端子の２つずつが共通接続された２つの入力端に、前記第１乃至第２Ｋの参照電圧の各２つが入力され、前記第１、第２の信号に基づき、２つの電圧信号をそれぞれ選択して出力し、
第Ｆ列（ただし、Ｆは２からＫまでの正数）は、２の（Ｋ−Ｆ）乗個の前記回路ブロックよりなり、前記２の（Ｋ−Ｆ）乗個の回路ブロックが、それぞれ、４つの入力端子に第（Ｆ−１）列の各２つの回路ブロックの出力電圧信号が入力され、第（２Ｆ−１）、第２Ｆの信号に基づき、２つの電圧信号をそれぞれ選択して出力し、
前記第Ｋ列の回路ブロック群の２つの出力電圧信号が前記第１、第２の端子に出力される、ことを特徴とする請求項１記載の出力回路。
【請求項７２】
前記回路ブロックは、前記４つの入力端子（「第１乃至第４の入力端子」という）と前記２つの出力端子（「第１及び第２の出力端子」という）について、
前記第１及び第３の入力端子と前記第１の出力端子の間にそれぞれ挿入され、前記２つのビット信号の一方の信号に基づきオン・オフ制御される２つのスイッチと、
前記第２及び第４の入力端子と前記第２の出力端子の間にそれぞれ挿入され、前記２つのビット信号の他方の信号に基づきそれぞれオン・オフ制御される２つスイッチと、
を有する、ことを特徴とする請求項７１記載の出力回路。
【請求項７３】
前記ｍを２Ｋ（ただし、Ｋは所定の正整数）とし、
前記選択回路が、第１乃至第２Ｋの参照電圧を、前記選択信号をなす第１乃至第２Ｋの信号の計２Ｋビットの信号に基づき、選択して前記第１、第２の端子に出力する構成とされ、
第１列から第Ｋ列までの回路ブロック群を備え、前記各回路ブロックは４つの入力端子と２つの出力端子を有し、前記４つの入力端子より電圧信号を受け、２ビットの信号に基づいて選択された電圧信号を前記２つの出力端子より出力し、
前記第１列は、２の（Ｋ−１）乗個の前記回路ブロックよりなり、２の（Ｋ−１）乗個の前記回路ブロックが、それぞれ、４つの入力端子の２つずつが共通接続された２つの入力端に、前記第１乃至第２Ｋの参照電圧の各２つが入力され、前記第１、第２の信号に基づき、２つの電圧信号をそれぞれ選択して出力し、
第Ｆ列（ただし、Ｆは２からＫまでの正数）は、２の（Ｋ−Ｆ）乗個の前記回路ブロックよりなり、前記２の（Ｋ−Ｆ）乗個の回路ブロックが、それぞれ、４つの入力端子に第（Ｆ−１）列の各２つの回路ブロックの出力電圧信号が入力され、第（２Ｆ−１）、第２Ｆの信号に基づき、２つの電圧信号をそれぞれ選択して出力し、
前記第Ｋ列の回路ブロック群の２つの出力電圧信号が前記第１、第２の端子に出力される、ことを特徴とする請求項２記載のデジタルアナログ変換回路。
【請求項７４】
前記回路ブロックは、前記４つの入力端子（「第１乃至第４の入力端子」という）と前記２つの出力端子（「第１及び第２の出力端子」という）について、
前記第１及び第３の入力端子と前記第１の出力端子の間にそれぞれ挿入され、前記２つのビット信号の一方の信号に基づきオン・オフ制御される２つのスイッチと、
前記第２及び第４の入力端子と前記第２の出力端子の間にそれぞれ挿入され、前記２つのビット信号の他方の信号に基づきそれぞれオン・オフ制御される２つスイッチと、
を有する、ことを特徴とする請求項７３記載のデジタルアナログ変換回路。
【請求項７５】
請求項７３又は７４に記載の前記デジタルアナログ変換回路を含むデータドライバと、
表示パネルと、
を備え、
前記データドライバの出力信号に基づき、前記表示パネルのデータ線を駆動してなる、ことを特徴とする表示装置。
【請求項７６】
所定電位に関して同一極性とされる出力可能な出力電圧の下限から上限で規定される出力電圧レンジが、互いに重ならない複数の区間に分割され、
前記複数の区間のうち少なくとも１つの区間に対応して、
互いに電圧レベルが異なるｍ個（ただし、ｍは２以上の整数）の参照電圧を備え、
前記ｍ個の参照電圧は、前記１つの区間とは別の区間の出力電圧の生成には用いられず前記１つの区間に対して排他的に割り当てられており、
前記ｍ個の参照電圧を入力し、入力されたデジタルデータ信号に基づき、前記ｍ個の参照電圧から、重複を含む第１及び第２の電圧を選択して第１、第２の端子に出力するデコーダ回路と、
前記第１、第２の端子に供給される電圧を入力し、前記第１、第２の端子の電圧を演算増幅した電圧を出力端子から出力する増幅回路と、
を備え、
前記少なくとも１つの区間では、前記ｍ個の参照電圧に対して、前記デジタルデータ信号の値に応じて、前記ｍよりも大きなｎ個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とするデジタルアナログ変換回路。
【請求項７７】
前記出力端子から出力される互いに異なる電圧レベルの個数である前記ｎが、前記ｍ個の参照電圧数の２乗個とされる、ことを特徴とする請求項７６記載のデジタルアナログ変換回路。
【請求項７８】
前記デコーダ回路は、互いに異なる第１の参照電圧（Ａ）と第２の参照電圧（Ｂ）とを入力し、前記デジタルデータ信号の４個のデータ値に基づいて、
第１、第２の参照電圧（Ａ、Ｂ）、
第１、第１の参照電圧（Ａ、Ａ）、
第２、第２の参照電圧（Ｂ、Ｂ）、
第２、第１の参照電圧（Ｂ、Ａ）、
のうちのいずれかの対を前記第１、第２の電圧として前記第１、第２の端子に供給し、４個の互いに異なる電圧レベルが前記出力端子から出力可能とされてなる、ことを特徴とする請求項７６記載のデジタルアナログ変換回路。
【請求項７９】
前記デコーダ回路は、互いに異なる第１の参照電圧（Ａ）と第２の参照電圧（Ｂ）とを入力し、前記デジタルデータ信号をなす少なくとも２ビットの信号に基づき、
第１、第２の参照電圧（Ａ、Ｂ）、
第１、第１の参照電圧（Ａ、Ａ）、
第２、第２の参照電圧（Ｂ、Ｂ）、
第２、第１の参照電圧（Ｂ、Ａ）、
のうちのいずれかの対を前記第１、第２の電圧として前記第１、第２の端子に供給し、４個の互いに異なる電圧レベルが前記出力端子から出力可能とされる、ことを特徴とする請求項７６記載のデジタルアナログ変換回路。
【請求項８０】
前記複数の区間の各々に対応して、
前記各区間に対して排他的に割り当てられた複数の参照電圧と、
前記複数の参照電圧を入力し、前記デジタルデータ信号に基づいて、重複を含む第１及び第２の電圧を選択して前記第１、第２の端子に出力するデコーダ回路と、
を個別に備え、
前記第１、第２の端子に供給される電圧を入力し、前記第１、第２の端子の電圧を演算増幅した電圧を出力端子から出力する前記増幅回路を、前記複数の区間に対して、共通に１つ備えている、ことを特徴とする請求項７６記載のデジタルアナログ変換回路。
【請求項８１】
入力されたデータ信号に基づきデータ線を駆動するデータドライバにおいて、
互いに電圧値が異なる複数の参照電圧を生成する参照電圧生成回路と、
請求項７６乃至８０のいずれか一に記載の前記デジタルアナログ変換回路を備えた、ことを特徴とするデータドライバ。
【請求項８２】
一の方向に互いに平行に延在された複数本のデータ線と、
前記一の方向に直交する方向に互いに平行に延在された複数本の走査線と、
前記複数本のデータ線と前記複数本の走査線の交差部にマトリクス状に配置された複数の画素電極と、
を備え、
前記複数の画素電極のそれぞれに対応して、ドレイン及びソースの一方が対応する前記画素電極に接続され、前記ドレイン及びソースの他方が対応する前記データ線に接続され、ゲートが対応する前記走査線に接続されている、複数のトランジスタを有し、
前記複数の走査線に対して走査信号をそれぞれ供給するゲートドライバと、
前記複数のデータ線に対して入力データに対応した階調信号をそれぞれ供給するデータドライバと、
を備え、
前記データドライバは、請求項８１記載のデータドライバよりなる、ことを特徴とする表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
このような構成の差動増幅器は、
・電圧Ｖｐ１、Ｖｐ２が同一入力電圧のときに、出力電圧Ｖｎ１は入力電圧と等しく、
・電圧Ｖｐ１、Ｖｐ２が異なるときに、出力電圧Ｖｎ１は電圧Ｖｐ１、Ｖｐ２の中間電圧となる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
本発明に係る出力回路あるいはデジタルアナログ変換回路において、出力可能な出力電圧の下限から上限で規定される出力電圧のレンジが、互いに重ならない複数の区間に分割され、前記各区間ごとに、各区間に対応した、互いに電圧レベルが異なる少なくとも２つの参照電圧が設けられ、前記区間では、前記複数（ｎ個）の参照電圧により、最大でｎの２乗のレベルの出力電圧が出力される構成としてもよい。なお、異なる区間の間で、出力可能な電圧レベルに重複するものがあってもよい。
本発明に係る出力回路あるいはデジタルアナログ変換回路において、所定電位に関して同一極性とされる出力可能な出力電圧の下限から上限で規定される出力電圧のレンジが、互いに重ならない複数の区間に分割され、前記複数の区間のうち少なくとも１つの区間に対応して、互いに電圧レベルが異なるｍ個（ただし、ｍは２以上の整数）の参照電圧を備え、前記ｍ個の参照電圧は、前記１つの区間とは別の区間の出力電圧の生成には用いられず前記１つの区間に対して排他的に割り当てられており、前記ｍ個の参照電圧を入力し、入力されたデジタルデータ信号に基づき、前記ｍ個の参照電圧から、重複を含む第１及び第２の電圧を選択して第１、第２の端子に出力するデコーダ回路と、前記第１、第２の端子に供給される電圧を入力し、前記第１、第２の端子の電圧を演算増幅した電圧を出力端子から出力する増幅回路と、を備え、前記少なくとも１つの区間では、前記ｍ個の参照電圧に対して、前記デジタルデータ信号の値に応じて、前記ｍよりも大きなｎ個の互いに異なる電圧レベルが前記出力端子から出力可能とされる構成としてもよい。前記出力端子から出力される互いに異なる電圧レベルの個数である前記ｎが、前記ｍ個の参照電圧数の２乗個とされる。
本発明において、前記複数の区間の各々に対応して、前記各区間に対して排他的に割り当てられた複数の参照電圧と、前記複数の参照電圧を入力し、前記デジタルデータ信号に基づいて、重複を含む第１及び第２の電圧を選択して前記第１、第２の端子に出力するデコーダ回路と、を個別に備え、前記第１、第２の端子に供給される電圧を入力し、前記第１、第２の端子の電圧を演算増幅した電圧を出力端子から出力する前記増幅回路を、前記複数の区間に対して、共通に１つ備えている構成としてもよい。