【手続補正書】
【提出日】平成18年7月25日(2006.7.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＲＯＭに記憶されているデータ項目に対してアクセスするためにプロセッサによって発行された選ばれたデータ・アクセス要求を再マッピングするための方法であって、前記方法は次の工程：
（ｉｉ）少なくとも１つのデータ項目に対応し、また前記少なくとも１つのデータ項目とは異なる少なくとも１つの置換データ項目を、ＲＡＭメモリ・ブロックの一部に記憶する工程であって、前記ＲＡＭメモリ・ブロックは前記プロセッサによってアクセスされるようになっており、また前記一部は前記少なくとも１つの置換データ項目を記憶するように定義されている工程；
（ｉｉｉ）前記プロセッサから前記ＲＯＭへのデータ・アクセス要求をインターセプトする工程；
（ｉｖ）前記インターセプトされたデータ・アクセス要求のアドレスの少なくとも一部を、記憶されている少なくとも１つの識別子と比較する工程であって、前記記憶されている少なくとも１つの識別子は前記ＲＯＭ上に記憶されている少なくとも１つのデータ項目のアドレスを指定している工程；
更に前記比較に依存して、
（ｖａ）前記データ・アクセス要求を前記ＲＡＭメモリ・ブロックに再マッピングして、前記比較がアドレスの少なくとも一部が前記少なくとも１つの識別子によって指定されるアドレスに対応することを示す場合は、前記メモリ・ブロックに記憶されている置換データ項目がアクセスされるようにする工程、または
（ｖｂ）前記比較がアドレスの前記少なくとも一部が前記少なくとも１つの記憶されている識別子によって指定されるアドレスではないことを示す場合は、前記ＲＯＭ上の前記アドレスに対応する場所に位置するデータ項目にアクセスする工程;のいずれかの工程、
を含んでいる方法。
【請求項２】
請求項１に記載の方法であって、更に、
（ｉ）工程（ｉｉ）の前に実行され、前記ＲＯＭ上に記憶されている少なくとも１つのデータ項目のアドレスを指定する少なくとも１つの識別子を記憶する工程、
を含む方法。
【請求項３】
請求項１に記載の方法であって、前記方法が：
工程（ｉｉ）を実行する前に、前記少なくとも１つの置換データ項目を記憶するために、ＲＡＭメモリ・ブロックの一部を定義する前記更に別の工程、
を含んでいる方法。
【請求項４】
請求項１に記載の方法であって、工程（ｉｉ）が、前記ＲＯＭに記憶されている複数のデータ項目に対応する複数の置換データ項目を前記ＲＡＭに記憶し、また前記複数の置換データ項目の各々に関連付けて、前記対応するデータ項目の前記アドレスの少なくとも一部を記憶する工程を含んでいる方法。
【請求項５】
請求項４に記載の方法であって、工程（ｖａ）の実行に先立って、前記関連付けて記憶された前記アドレスの少なくとも一部を、対応する前記データ項目・アドレスの少なくとも一部と比較して、もし前記比較が一致しなければ、前記方法の工程（ｖａ）ではなくて工程（ｖｂ）を実行する方法。
【請求項６】
請求項１に記載の方法であって、前記少なくとも１つの識別子が前記少なくとも１つのデータ項目の前記アドレスの一部を含んでいる方法。
【請求項７】
請求項１に記載の方法であって、工程（ｉ）が１つの識別子を含んでおり、前記識別子が、複数のデータ項目が記憶されている前記ＲＯＭ中のデータ領域を指定している方法。
【請求項８】
請求項４に従属するときに、請求項６に記載の方法であって、前記識別子が、前記置換データ項目に関連付けて記憶された前記アドレスの前記部分とは異なる前記アドレスの部分を含んでいる方法。
【請求項９】
請求項８に記載の方法であって、前記識別子が前記アドレスの上位部分を含んでおり、前記置換データ項目に関連付けて記憶された前記アドレスの前記部分が前記アドレスの下位部分を含んでいる方法。
【請求項１０】
請求項１に記載の方法であって、前記方法が工程（ｖ）の後に別の工程：
（ｖｉ）前記アクセスされたデータを前記プロセッサに転送する工程、
を含んでいる方法。
【請求項１１】
請求項１に記載の方法であって、前記少なくとも１つの置換データ項目がブレーク・ポイント命令を含んでおり、それによって前記少なくとも１つの置換データ項目に対するアクセスが前記プロセッサにデバッグあるいはテストの実行を引き起こす方法。
【請求項１２】
請求項１に記載の方法であって、前記少なくとも１つのデータ項目がリテラル定数、命令、あるいはその他のデータを含み、また前記少なくとも１つの置換データ項目が前記ＲＯＭ中に記憶されている前記リテラル定数、命令、あるいはその他のデータを置き換える新しいリテラル定数、命令、あるいはその他のデータを含んでいる方法。
【請求項１３】
請求項２に記載の方法であって、前記方法の工程（ｉｉ）が、プロセッサから受信した要求に応答して実行される方法。
【請求項１４】
請求項１に記載の方法であって、前記ＲＯＭがフラッシュ・デバイスあるいはその他のプログラマブルＲＯＭを含んでいる方法。
【請求項１５】
請求項１０に従属するときに、請求項１４に記載の方法であって、工程（ｖｉ）が前記アクセスされるデータを前記プロセッサに転送する前に遅延工程を含んでおり、前記遅延工程は、前記フラッシュ・デバイスへのデータ・アクセスのタイミングと同じタイミングで前記データが前記プロセッサに転送されるようにアレンジされている方法。
【請求項１６】
請求項１に記載の方法であって、前記ＲＡＭメモリ・ブロックがＳＲＡＭを含んでいる方法。
【請求項１７】
データ処理装置であって、
プロセッサ；
データ項目を記憶するための読み出し専用メモリであって、前記プロセッサによってアクセスできる読み出し専用メモリ；
前記プロセッサによってアクセス可能であって、前記ＲＯＭに記憶されている少なくとも１つのデータ項目に対応し、またＲＡＭメモリ・ブロックの一部中の前記少なくとも１つのデータ項目と異なる少なくとも１つの置換データ項目を記憶するように動作するＲＡＭのメモリ・ブロックであって、前記一部が前記少なくとも１つの置換データ項目を記憶するために定義されているＲＡＭメモリ・ブロック；
データ記憶装置および比較器を含むデータ要求インターセプタ；
を含み、ここで
前記データ記憶装置が少なくとも１つの識別子を記憶するように動作し、前記少なくとも１つの識別子が前記ＲＯＭに記憶されている前記少なくとも１つのデータ項目のアドレスを指定しており；更に
前記データ要求インターセプタは、前記プロセッサによって前記ＲＯＭに発行されたデータ・アクセス要求をインターセプトし、また前記比較器を使用して前記インターセプトされたデータ・アクセス要求のアドレスの一部を前記記憶されている少なくとも１つの識別子と比較して、前記比較に依存して、前記データ要求インターセプタは：もし前記比較がアドレスの前記少なくとも一部が前記少なくとも１つの記憶されている識別子によって指定されたアドレスではないことを示していれば、前記ＲＯＭの前記インターセプトされたデータ・アクセス要求アドレスに対応する場所に位置するデータにアクセスするし；あるいはもし前記比較がアドレスの前記少なくとも一部が前記少なくとも１つの記憶されている識別子によって指定されたアドレスであることを示していれば、前記少なくとも１つの置換データ項目にアクセスする前記データ・アクセス要求を再マッピングするかのいずれかを行う、
データ処理装置。
【請求項１８】
請求項１７に記載のデータ処理装置であって、前記識別子を含む前記データ記憶装置がＲＯＭであるデータ処理装置。
【請求項１９】
請求項１７に記載のデータ処理装置であって、前記データ要求インターセプタが前記ＲＡＭメモリ・ブロックの一部を定義するように動作し、また前記データ要求インターセプタが前記少なくとも１つの置換データ項目を前記定義された部分に記憶するように動作するデータ処理装置。
【請求項２０】
請求項１９に記載のデータ処理装置であって、前記データ要求インターセプタが、前記ＲＯＭ中に記憶されている複数のデータ項目に対応する複数の置換データ項目を前記ＲＡＭの前記定義された部分に記憶するように動作し、また前記複数の置換データ項目の各々に関連付けて前記対応するデータ項目の前記アドレスの少なくとも一部を記憶するように動作し、前記データ要求インターセプタは前記関連付けて記憶されたアドレスの少なくとも一部を使用して、アクセスすべき前記置換データ項目を同定するように動作するデータ処理装置。
【請求項２１】
請求項２０に記載のデータ処理装置であって、前記比較器が前記関連付けて記憶されたアドレスの少なくとも一部を、前記データ項目の対応する少なくとも一部と比較するように動作し、もし前記アドレスが一致すれば前記ＲＡＭに記憶されている前記置換データ項目にアクセスし、またもし前記アドレスが一致しなければ前記ＲＯＭに記憶されている前記データ項目にアクセスするように動作するデータ処理装置。
【請求項２２】
請求項１７に記載のデータ処理装置であって、前記少なくとも１つの識別子が前記少なくとも１つのデータ項目の前記アドレスの一部を含んでいるデータ処理装置。
【請求項２３】
請求項１７に記載のデータ処理装置であって、前記データ記憶装置が前記識別子を記憶するように動作し、前記識別子は複数のデータ項目を記憶している前記ＲＯＭ上の１つのデータ領域を指定しているデータ処理装置。
【請求項２４】
請求項２１に従属するときに、請求項２３に記載のデータ処理装置であって、前記識別子が前記置換データ項目に関連付けて記憶された前記アドレスの前記一部とは異なる前記アドレスの一部を含んでいるデータ処理装置。
【請求項２５】
請求項２４に記載のデータ処理装置であって、前記識別子が前記アドレスの上位部分を含み、また前記置換データ項目に関連付けて記憶された前記アドレスの前記部分が前記アドレスの下位部分を含んでいるデータ処理装置。
【請求項２６】
請求項１７に記載のデータ処理装置であって、前記データ要求インターセプタが更に前記データにアクセスした後で前記アクセスされたデータを前記プロセッサに転送するように動作するデータ処理装置。
【請求項２７】
請求項１７に記載のデータ処理装置であって、前記少なくとも１つの置換データ項目がブレーク・ポイント命令を含んでおり、それによって前記少なくとも１つの置換データ項目に対するアクセスが前記プロセッサのデバッグあるいはテスト工程の実行を開始させるデータ処理装置。
【請求項２８】
請求項１７に記載のデータ処理装置であって、前記少なくとも１つのデータ項目がリテラル定数、命令、あるいはその他のデータを含み、また前記少なくとも１つの置換データ項目が、前記ＲＯＭに記憶されている前記リテラル定数、命令、あるいはその他のデータを置き換える新しいリテラル定数、命令、あるいはその他のデータを含んでいるデータ処理装置。
【請求項２９】
請求項１７に記載のデータ処理装置であって、前記ＲＯＭがフラッシュ・デバイスあるいはその他のプログラマブルＲＯＭを含んでいるデータ処理装置。
【請求項３０】
請求項２６に従属するときに、請求項２９に記載のデータ処理装置であって、前記データ・アクセス・インターセプタが前記アクセスされたデータの前記プロセッサへの転送を遅らせるように動作し、それによって前記データが前記フラッシュ・デバイスへのデータ・アクセスのタイミングと同じタイミングで転送されるデータ処理装置。
【請求項３１】
請求項１７に記載のデータ処理装置であって、前記ＲＡＭメモリ・ブロックがＳＲＡＭを含んでいるデータ処理装置。