【手続補正書】
【提出日】平成18年10月30日(2006.10.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置、表示装置及び半導体装置の設計方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
薄膜トランジスタにより構成される機能回路を有する半導体装置であって、
前記機能回路は少なくとも１つのスタンダードセルから構成されており、
前記スタンダードセルは入力側の論理回路と出力側の論理回路とから構成されており、
前記入力側の論理回路及び前記出力側の論理回路は、各々少なくとも１つのゲート回路または少なくとも１つの順序回路から構成されていることを特徴とする半導体装置。
【請求項２】
薄膜トランジスタにより構成される機能回路を有する半導体装置であって、
前記機能回路は少なくとも１つのスタンダードセルから構成されており、
前記スタンダードセルは入力側の論理回路と出力側の論理回路とから構成されており、
前記入力側の論理回路及び前記出力側の論理回路は、各々少なくとも１つのゲート回路または少なくとも１つの順序回路から構成され、
前記入力側の論理回路の入力容量は、前記出力側の論理回路の入力容量より小さいことを特徴とする半導体装置。
【請求項３】
薄膜トランジスタにより構成される機能回路を有する半導体装置であって、
前記機能回路は少なくとも１つのスタンダードセルから構成されており、
前記スタンダードセルは入力側の論理回路と出力側の論理回路とから構成されており、
前記入力側の論理回路及び前記出力側の論理回路は、各々少なくとも１つのゲート回路または少なくとも１つの順序回路から構成され、
前記出力側の論理回路の出力駆動能力は、前記入力側の論理回路の出力駆動能力より大きいことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、前記ゲート回路とは、否定ゲート回路、論理和ゲート回路、論理積ゲート回路、否定論理和ゲート回路、否定論理積ゲート回路、排他的論理和ゲート回路、排他的否定論理和ゲート回路のいずれかであることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記順序回路とは、フリップフロップ回路またはラッチ回路であることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記入力側の論理回路は、チャネル幅が１０μｍ以下の少なくとも１つの薄膜トランジスタから構成されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記出力側の論理回路は、チャネル幅が５μｍ以上の少なくとも１つの薄膜トランジスタから構成されていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、前記機能回路とは、中央処理装置、記憶装置、スタティック型メモリ、ダイナミック型メモリ、不揮発性メモリの少なくとも一つから構成されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、前記薄膜トランジスタは、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いたものであることを特徴とする半導体装置。
【請求項１０】
請求項９において、前記絶縁表面を有する基板とは、ガラス基板、石英基板、プラスチック基板、ＳＯＩ基板のいずれかであることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一に記載の前記半導体装置を用いることを特徴とする表示装置。
【請求項１２】
請求項１１において、前記表示装置とは、液晶表示装置であることを特徴とする表示装置。
【請求項１３】
請求項１１において、前記表示装置とは、自発光素子を用いた表示装置であることを特徴とする表示装置。
【請求項１４】
スタンダードセルを用いてネットリストを作成し、論理合成を行うステップと、
前記ネットリストに基づき、配置配線を行うステップと、
前記配置配線後に、動作検証を行うステップとを備えた機能回路を有する半導体装置の設計方法において、
前記スタンダードセルは入力側の論理回路と出力側の論理回路とから構成されており、
前記入力側の論理回路及び前記出力側の論理回路は、各々少なくとも１つのゲート回路または少なくとも１つの順序回路から構成されていることを特徴とする半導体装置の設計方法。
【請求項１５】
スタンダードセルを用いてネットリストを作成し、論理合成を行うステップと、
前記ネットリストに基づき、配置配線を行うステップと、
前記配置配線後に、動作検証を行うステップとを備えた機能回路を有する半導体装置の設計方法において、
前記スタンダードセルは入力側の論理回路と出力側の論理回路とから構成されており、
前記入力側の論理回路及び前記出力側の論理回路は、各々少なくとも１つのゲート回路または少なくとも１つの順序回路から構成され、
前記入力側の論理回路の入力容量は、前記出力側の論理回路の入力容量より小さいことを特徴とする半導体装置の設計方法。
【請求項１６】
スタンダードセルを用いてネットリストを作成し、論理合成を行うステップと、
前記ネットリストに基づき、配置配線を行うステップと、
前記配置配線後に、動作検証を行うステップとを備えた機能回路を有する半導体装置の設計方法において、
前記スタンダードセルは入力側の論理回路と出力側の論理回路とから構成されており、
前記入力側の論理回路及び前記出力側の論理回路は、各々少なくとも１つのゲート回路または少なくとも１つの順序回路から構成され、
前記出力側の論理回路の出力駆動能力は、前記入力側の論理回路の出力駆動能力より大きいことを特徴とする半導体装置の設計方法。
【請求項１７】
請求項１４乃至請求項１６のいずれか一において、において、前記ゲート回路とは、否定ゲート回路、論理和ゲート回路、論理積ゲート回路、否定論理和ゲート回路、否定論理積ゲート回路、排他的論理和ゲート回路、排他的否定論理和ゲート回路のいずれかであることを特徴とする半導体装置の設計方法。
【請求項１８】
請求項１４乃至請求項１７のいずれか一において、前記順序回路とは、フリップフロップ回路またはラッチ回路であることを特徴とする半導体装置の設計方法。
【請求項１９】
請求項１４乃至請求項１８のいずれか一において、前記入力側の論理回路は、チャネル幅が１０μｍ以下の少なくとも１つの薄膜トランジスタから構成されていることを特徴とする半導体装置の設計方法。
【請求項２０】
請求項１４乃至請求項１９のいずれか一において、前記出力側の論理回路は、チャネル幅が５μｍ以上の少なくとも１つの薄膜トランジスタから構成されていることを特徴とする半導体装置の設計方法。
【請求項２１】
請求項１４乃至請求項２０のいずれか一において、前記機能回路とは、中央処理装置、記憶装置、スタティック型メモリ、ダイナミック型メモリ、不揮発性メモリの少なくとも一つから構成されていることを特徴とする半導体装置の設計方法。
【請求項２２】
請求項１４乃至請求項２１のいずれか一において、前記薄膜トランジスタは、絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いたものであることを特徴とする半導体装置の設計方法。
【請求項２３】
請求項２２において、前記絶縁表面を有する基板とは、ガラス基板、石英基板、プラスチック基板、ＳＯＩ基板のいずれかであることを特徴とする半導体装置の設計方法。