【手続補正書】
【提出日】平成17年12月20日(2005.12.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】        明細書
【発明の名称】    高耐圧横形半導体装置
【特許請求の範囲】
【請求項１】第１導電形もしくは第２導電形のいずれかの第１半導体基板と、第１導電形の第２半導体基板が第１絶縁膜を介して貼り合わされ、第２半導体基板が所定の厚さまで除去された貼り合わせ基板の該第２半導体基板の表面層に、選択的に形成された第２導電形の第１領域と、該第１領域上に形成された第１主電極と、前記第１領域と所定の距離を離して、第２半導体基板の表面層に選択的に形成された、第１導電形の第２領域と、該第２領域上に形成された第２主電極とを具備した高耐圧横形半導体装置において、前記第２主電極が、第２絶縁膜を介して第２半導体基板上に張り出したことを特徴とする高耐圧横形半導体装置。
【請求項２】前記第２主電極の張り出した箇所の先端が、前記第２領域の横方向拡散端から第１領域の方向に向かって、０．１μｍ以上で、５μｍ以下の箇所に位置することを特徴とする請求項１に記載の高耐圧横形半導体装置。
【請求項３】第１導電形もしくは第２導電形のいずれかの第１半導体基板と、第１導電形の第２半導体基板が第１絶縁膜を介して貼り合わされ、第２半導体基板が所定の厚さまで除去された貼り合わせ基板の該第２半導体基板の表面層に、選択的に形成された第２導電形のベース領域と、該ベース領域の表面層に選択的に形成された第１導電形のエミッタ領域と、該エミッタ領域と前記第２半導体基板に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記エミッタ領域と前記ベース領域に接触するエミッタ電極と、前記ベース領域と所定の距離を離して、第２半導体基板の表面層に選択的に形成された、第１導電形のバッファ領域と、該バッファ領域の表面層に選択的に形成された第２導電形のコレクタ領域と、該コレクタ領域上に形成されたコレクタ電極とを具備した高耐圧横形半導体装置において、前記コレクタ電極が、第２絶縁膜を介して第２半導体基板上に張り出したことを特徴とする高耐圧横形半導体装置。
【請求項４】前記コレクタ電極の張り出した箇所の先端が、前記バッファ領域の横方向拡散端からエミッタ領域の方向に向かって、０．１μｍ以上で、５μｍ以下の箇所に位置することを特徴とする請求項３に記載の高耐圧横形半導体装置。
【請求項５】第１導電形もしくは第２導電形のいずれかの第１半導体基板と、第１導電形の第２半導体基板が第１絶縁膜を介して貼り合わされ、第２半導体基板が所定の厚さまで除去された貼り合わせ基板の該第２半導体基板の表面層に、選択的に形成された第２導電形のベース領域と、該ベース領域の表面層に選択的に形成された第１導電形のソース領域と、該ソース領域と前記第２半導体基板に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ソース領域と前記ベース領域に接触するソース電極と、前記ベース領域と所定の距離を離して、第２半導体基板の表面層に選択的に形成された、第１導電形のバッファ領域と、該バッファ領域の表面層に選択的に形成された第１導電形のドレイン領域と、該ドレイン領域上に形成されたドレイン電極とを具備した高耐圧横形半導体装置において、前記ドレイン電極が、第２絶縁膜を介して第２半導体基板上に張り出したことを特徴とする高耐圧横形半導体装置。
【請求項６】前記ドレイン電極の張り出した箇所の先端が、前記バッファ領域の横方向拡散端からエミッタ領域の方向に向かって、０．１μｍ以上で、５μｍ以下の箇所に位置することを特徴とする請求項３に記載の高耐圧横形半導体装置。
【請求項７】前記第１主電極に接続された配線が、前記第２主電極上を第３絶縁膜を介して通ることを特徴とする請求項１に記載の高耐圧横型半導体装置。
【請求項８】前記第２主電極が前記第１主電極側に向かって張り出したことを特徴とする請求項１または２のいずれかに記載の高耐圧横型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、貼り合わせ基板上に形成された横形の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）などの高耐圧横形半導体装置に関する。
【０００２】
【従来の技術】
近年、接合分離や誘電体分離などの分離技術の進歩により、横形のＩＧＢＴ、ＭＯＳＦＥＴなどの高耐圧デバイスとその駆動・制御・保護回路を同一のシリコン基板上に集積したパワーＩＣの開発が盛んに行われている。特に、貼り合わせ基板（以下、ＳＯＩと称す）とトレンチ技術（溝掘り技術）を組み合わせた誘電体分離技術の進歩は、複数の高耐圧バイポーラデバイスの集積化を可能とし、パワーＩＣの適用分野を大幅に拡げた。例えば、ＩＧＢＴを適用したトーテムポール回路の１チップ化や、ディスプレイ駆動用ＩＣなどマルチ出力を持ったパワーＩＣにＩＧＢＴが適用されている。
パワーＩＣの開発に要求されることは、ＩＣの特性向上とチップコストの低減である。ＩＣの特性向上に対する要求の一つに大電流・多出力化がある。これは、大電流を駆動する出力素子を１チップ上に多数搭載するというものである。例えば、プラズマディスプレイパネルや静電プロッタを駆動するドライバＩＣの中には、４００ｍＡ以上の電流駆動能力を備えた高耐圧素子を６４出力分を必要とするものがある。近年、このような仕様を要求するパワーＩＣが増加している。
【０００３】
ところで、大電流を流すためには電源配線の面積を増加する必要がある。電源配線の面積はチップ面積の増加を招き、チップコストを引き上げることになる。そのため、大電流を駆動するパワーＩＣでは、金属配線の多層化が進められている。例えば、２層金属配線プロセスを採用することによって、配線面積を単層金属配線プロセスを用いた場合に比べて半分にできる。また、多層化は異なる配線との交差を可能とするため、配線配置の自由度も増す。これによっても、チップ面積の縮小を図ることができる。
以上のような背景から、大電流駆動を必要とするパワーＩＣでは金属配線の多層化が一般的になっている。
【０００４】
図７は、従来の横形ＩＧＢＴをＳＯＩ基板上に形成した場合の素子の断面図である。
素子は、第２半導体基板５３に形成される。そして、エミッタ電極５８とゲート電極５７およびコレクタ電極６２が同一表面上に形成される。ここで、第１半導体基板５１は支持基板、第２半導体基板５３はＳＯＩ層である。通常、第１半導体基板５１はグランド電位に固定され、素子が形成される第２半導体基板５３とは貼り合わせ酸化膜５２によって絶縁されている。尚、ここでは、ベース領域５４とバッファ領域６０の間をドリフト領域６４と呼び、この長さをドリフト長Ｌdrift と呼ぶ。また、図中、５４はベース領域、５５はエミッタ領域、５６はゲート酸化膜、５７はゲート電極、６１はコレクタ領域、Ｅはエミッタ端子、Ｇはゲート端子、Ｃはコレクタ端子である。
【０００５】
図８は、ＳＯＩ基板上に形成した従来の横形ＩＧＢＴに高電圧を印加した場合の電位分布の図である。
この素子はｎチャネル形であり、第２半導体基板５３であるＳＯＩ層の厚さは１０μｍ、貼り合わせ酸化膜５２の厚さは２μｍ、ドリフト長は７０μｍである。
エミッタ端子Ｅとゲート端子Ｇをグランド電位に固定し、コレクタ端子Ｃに３３０Ｖの電圧を印加した場合の電位分布をシミュレーションした結果である。図中の等電位線は１０Ｖ刻みでプロットしている。このシミュレーションでは第１半導体基板５１である支持基板は省略した。
電位は、コレクタ領域６１側に近づくほど高く、また、コレクタ領域６１側直下の第２半導体基板５３であるＳＯＩ層と貼り合わせ酸化膜５２に集中している。これは、ＳＯＩ基板に形成した横形ＩＧＢＴに高電圧を印加した場合、素子内部の電圧はコレクタ領域６１の厚さ方向に沿ったドリフト領域６４と貼り合わせ酸化膜５２で分担することになる。通常、ＳＯＩ基板に形成した高耐圧横形素子の耐圧設計は、この電圧分担から得られる最大の電圧値を、理想耐圧値（目標値）として、その値が得られるように行われる。
【０００６】
図９は、２層金属配線をした従来の横形ＩＧＢＴの構成図で、同図（ａ）は配線の要部平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図である。同図（ａ）においては、点線で各接合の平面パターンを示した。
図９において、エミッタ電極５８とゲート電極５７に接続したエミッタ金属配線６７とゲート金属配線６８が２層目の金属配線として、コレクタ領域６１上を横断している。エミッタ電極５８とゲート電極５７およびコレクタ電極６２を１層目の金属で形成し、エミッタ金属配線６７とゲート金属配線６８を２層目の金属で形成する。１層目の金属と２層目の金属の層間耐圧を十分に確保しておけば、図９のように、エミッタ金属配線６７とゲート金属配線６８である２層目の金属配線をコレクタ領域６１上に配置することが可能となる。また、図中、６６は層間絶縁膜、ｅはコレクタ領域の横方向拡散端、ｆはバッファ領域の横方向拡散端である。
【０００７】
しかし、前記したように、ＳＯＩ基板に形成した横形ＩＧＢＴの高電圧印加状態における等電位線はコレクタ領域６１側に集中する。従って、グランド電位に固定されたエミッタ金属配線６７がコレクタ領域６１上を横断すると、コレクタ領域６１側の表面での等電位線が集中する。その結果、コレクタ領域６１側（正確にはバッファ領域６０）の表面でアバランシェ増倍が発生し、素子耐圧が理想耐圧値よりも低下する。
【０００８】
【発明が解決しようとする課題】
前記のように、ＳＯＩ基板上に形成した横形ＩＧＢＴの金属配線が多層金属配線となる場合、配線の交差による耐圧低下が発生する。特に、低電位側エミッタ金属配線６７が高電位側のコレクタ領域６１と交差する配置において、耐圧低下が顕著になる。従って、ＳＯＩ基板に形成した横形ＩＧＢＴに金属配線の多層金属配線を形成した場合、配線交差による耐圧低下の防止が課題となる。
この発明の目的は、この配線交差によって起こる耐圧低下を防止したＳＯＩ基板上の高耐圧横形半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記の目的を達成するために、第１導電形もしくは第２導電形のいずれかの第１半導体基板と、第１導電形の第２半導体基板が第１絶縁膜を介して貼り合わされ、第２半導体基板が所定の厚さまで研磨などで除去された貼り合わせ基板の該第２半導体基板の表面層に、選択的に形成された第２導電形の第１領域と、該第１領域上に形成された第１主電極と、前記の第１領域と所定の距離を離して、第２半導体基板の表面層に選択的に形成された、第１導電形の第２領域と、該第２領域上に形成された第２主電極とを具備した高耐圧横形半導体装置において、前記第２主電極が、第２絶縁膜を介して第２半導体基板上に張り出した構成とする。
【００１０】
前記第２主電極の張り出した箇所の先端が、前記第２領域の横方向拡散端から第１領域の方向に向かって、０．１μｍ以上の箇所で、５μｍ以下の箇所に位置するとよい。
【００１１】
第１導電形もしくは第２導電形のいずれかの第１半導体基板と、第１導電形の第２半導体基板が第１絶縁膜を介して貼り合わされ、第２半導体基板が所定の厚さまで研磨などで除去された貼り合わせ基板の該第２半導体基板の表面層に、選択的に形成された第２導電形のベース領域と、該ベース領域の表面層に選択的に形成された第１導電形のエミッタ領域と、該ベース領域と前記第２半導体基板に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記エミッタ領域と前記ベース領域に接触するエミッタ電極と、前記ベース領域と所定の距離を離して、第２半導体基板の表面層に選択的に形成された、第１導電形のバッファ領域と、該バッファ領域の表面層に選択的に形成された第２導電形のコレクタ領域と、該コレクタ領域上に形成されたコレクタ電極とを具備した高耐圧横形半導体装置において、前記コレクタ電極が、第２絶縁膜を介して第２半導体基板上に張り出した構成とする。
【００１２】
前記コレクタ電極の張り出した箇所の先端が、前記バッファ領域の横方向拡散端からエミッタ領域の方向に向かって、０．１μｍ以上の箇所で、５μｍ以下の箇所に位置するとよい。
【００１３】
第１導電形もしくは第２導電形のいずれかの第１半導体基板と、第１導電形の第２半導体基板が第１絶縁膜を介して貼り合わされ、第２半導体基板が所定の厚さまで研磨などで除去された貼り合わせ基板の該第２半導体基板の表面層に、選択的に形成された第２導電形のベース領域と、該ベース領域の表面層に選択的に形成された第１導電形のソース領域と、該ソース領域と前記第２半導体基板に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ソース領域と前記ベース領域に接触するソース電極と、前記ベース領域と所定の距離を離して、第２半導体基板の表面層に選択的に形成された、第１導電形のバッファ領域と、該バッファ領域の表面層に選択的に形成された第１導電形のドレイン領域と、該ドレイン領域上に形成されたドレイン電極とを具備した高耐圧横形半導体装置において、前記ドレイン電極が、第２絶縁膜を介して第２半導体基板上に張り出した構成とする。
【００１４】
前記ドレイン電極の張り出した箇所の先端が、前記バッファ領域の横方向拡散端からエミッタ領域の方向に向かって、０．１μｍ以上の箇所で、５μｍ以下の箇所に位置するとよい。
【００１５】
前記のように、コレクタ電極やドレイン電極を第２絶縁膜を介して第２半導体基板上に張り出す構成とし、その張り出し長さをバッファ領域の横方向拡散端を超えるように設定設定することで、コレクタ領域の表面電界を緩和することができる。それによって、素子耐圧の低下を防止できる。
【００１６】
【発明の実施の形態】
図１は、この発明の第１実施例の横形ＩＧＢＴで、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図である。
図１において、ｎ形またはｐ形の第１半導体基板１を支持基板として、貼り合わせ酸化膜２を介してｎ形の第２半導体基板３をＳＯＩ層として貼り合わせたＳＯＩ基板を用いて、第２半導体基板３の表面層にｐ形のベース領域４を形成し、このｐ形のベース領域４の表面層にｎ形のエミッタ領域５を形成し、ベース領域４上とエミッタ領域５上にエミッタ電極８を形成する。エミッタ領域５と第２半導体基板３に挟まれたベース領域４上にゲート絶縁膜６を介してゲート電極７を形成する。ベース領域４と離して第２半導体基板３の表面層に高濃度のｎ形のバッファ領域１０を形成し、バッファ領域１０の表面層にコレクタ領域１１を形成し、コレクタ領域１１上にコレクタ電極１２を形成する。このコレクタ電極１２は絶縁膜１５を介して第２半導体基板３上に張り出すように形成する。エミッタ電極８はエミッタ金属配線１７と接続し、エミッタ金属配線１７はコレクタ電極１２上に層間絶縁膜１６を介して形成される。また、ゲート電極７はゲート金属配線１８と接続し、ゲート金属配線１８はコレクタ電極１２上に層間絶縁膜１６を介して形成される。ベース領域４とバッファ領域１０の間はドリフト領域１４と呼ばれている。
【００１７】
このように、第２半導体基板３上にコレクタ電極１２を張り出すことで、エミッタ金属配線１７がコレクタ領域１１上に形成された場合でも、バッファ領域１１と第２半導体基板３の境界近傍での等電位線の間隔を拡げることができるので、素子耐圧の低下を防止することができる。
また、図中のａはコレクタ領域１１の横方向拡散端であり、ｂはバッファ領域１０の横方向拡散端であり、ｄはコレクタ電極１２の張り出し箇所の先端である。ここでは、横方向拡散端は、表面に露出したｐｎ接合やｎｎ+ 接合の接合箇所を指す。
【００１８】
つぎに、コレクタ電極１２の張り出し長さ（言い換えると、コレクタ電極の張り出しの先端が位置する箇所ｄ）の素子耐圧に与える影響を、実験と計算で行ったので説明する。
図２は、実験と計算に用いた横形ＩＧＢＴの要部断面図である。コレクタ電極の張り出し長さはバッファ領域１０のマスク端ｃ（バッファ領域を形成するときのマスクパターンの端のこと）を起点とし、これをＬｆで表す。このＬｆはエミッタ領域５に向かう方向を正とし、ここでは、５μｍから−２μｍの範囲で変化させる。バッファ領域１０の深さは３μｍであり、その横方向拡散端ｂとマスク端ｃの距離は２．４μｍである。絶縁膜１５の厚さは０．８μｍ、層間絶縁膜１６の厚さは１．５μｍである。ＳＯＩ層である第２半導体基板３の厚さは１０μｍであり、その比抵抗は５Ω・ｃｍから２０Ω・ｃｍの範囲で変化させる。貼り合わせ酸化膜２の厚さは１μｍである。ドリフト領域の長さであるドリフト長Ｌdrift は２５μｍから４５μｍの範囲で変化させる。このように、Ｌｆ、比抵抗およびＬdrift を変化させた場合の素子耐圧について説明する。
【００１９】
図３は、Ｌｆに対する素子耐圧を示す図である。ここでは、エミッタ金属配線１７がコレクタ領域１１と交差する場合（コレクタ領域１１上にエミッタ金属配線１７が位置する場合）と、交差しない場合（コレクタ領域１１上にエミッタ金属配線１７が位置しない場合）をプロットしてある。また、Ｌｆは−２μｍ〜５μｍの範囲で実験と計算を行った。また、Ｌdrift は４５μｍである。
実験結果と計算結果からわかるように、エミッタ金属配線１７がコレクタ領域１１と交差することによって素子耐圧が大きく低下する。
計算結果によると、コレクタ電極１２の張り出しの先端ｄがバッファ領域１０の横方向拡散端ｂ（Ｌｆ＝２．４μｍ）に達するまでは、素子耐圧は低い。しかし、これを超えて、Ｌｆを３μｍにすると素子耐圧はエミッタ金属配線１７がコレクタ領域１１と交差しない場合と同じになる。このように、Ｌｆをバッファ領域１０の横方向拡散端ｂを超えるように設定すれば耐圧低下を防止できる。実験結果では、Ｌｆ＝３μｍ〜５μｍでは、素子耐圧は低下しない。
また、バッファ領域１０の横方向拡散端ｂを起点とすると、Ｌｆ＝５μｍの場合には、コレクタ電極の張り出し箇所の先端ｄは、バッファ領域の横方向拡散端ｂからエミッタ領域５の方向に向かって、５μｍ−２．４μｍ＝２．６μｍの箇所に位置し、Ｌｆ＝３μｍの場合には、３μｍ−２．４μｍ＝０．６μｍの箇所に位置する。
【００２０】
図４は、素子耐圧のＬdrift 依存性について計算した結果を示す図である。Ｌｆが２．４μｍと３μｍの場合の素子耐圧をプロットした。Ｌdrift を変化させても素子耐圧が変化しないことから、素子耐圧はＬｆによって決定付けられている。
【００２１】
図５は、第２半導体基板の比抵抗に対する素子耐圧の変化について計算した結果の図である。第２半導体基板３の比抵抗を変化させた場合、素子の耐圧値に多少のばらつきはあるものの、Ｌｆに対する素子耐圧の変化は同じである。つまり、第２半導体基板３であるＳＯＩ層の比抵抗が異なる場合でも、素子耐圧はＬｆによって決定付けられている。
【００２２】
前記の図３から図５の結果から、コレクタ電極１２の張り出し箇所の先端ｄが、バッファ領域１０の横方向拡散端ｂに達するまでは、素子耐圧の低下が大きく、横方向拡散端ｂを超えると、素子耐圧は急激に回復し、飽和する。その飽和値は設計値（交差なしの耐圧のこと）となる。そのため、コレクタ電極の張り出し箇所の先端ｄが、バッファ領域の横方向拡散端ｂからエミッタ領域の方向に向かって、０．１μｍ以上の箇所で、５μｍ以下の箇所に位置するとよく、さらに効果的なのは０．２μｍから３μｍの範囲に位置するとよい。
また、前記の張り出し箇所の先端ｄの位置の範囲は、Ｌdrift を変化させた場合も、ＳＯＩ層の比抵抗が異なる場合でも、Ｌｆによって決定付けられる。
【００２３】
図６は、この発明の第２実施例で、横形ＭＯＳＦＥＴの要部断面図である。これは、図１のｐ形のコレクタ領域を高濃度のｎ形の拡散領域に置き換えた横形ＭＯＳＦＥＴであり、ドレイン電極１２ａの張り出し箇所の先端ｄが、横形ＩＧＢＴと同様に、バッファ領域の横方向拡散端ｂからソース領域５ａの方向に向かって、０．１μｍ以上の箇所で、５μｍ以下の箇所に位置するとよく、さらに効果的なのは０．２μｍから３μｍの範囲に位置するとよい。また、図中の８ａはソース電極、１２ａはドレイン電極、１７ａはソース金属配線である。
【００２４】
また、実施例としては示さないが、図１のエミッタ領域とコレクタ領域を除去した横形ｐｎダイオードに対しても、この発明の効果は有効である。
また、表面電界緩和効果のあるＲＥＳＵＲＦ（Ｒｅｄｕｃｅｄ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ）構造を適用した接合分離基板上の横形ＩＧＢＴ、横形ＭＯＳＦＥＴおよび横形ｐｎダイオードでは、高電圧印加時の素子内部の電位がコレクタ領域側に分布する。従って、この発明は、ＲＥＳＵＲＦ構造を適用した接合分離基板上の横形ＩＧＢＴ、横形ＭＯＳＦＥＴおよび横形ｐｎダイオードに対しても有効である。
【００２５】
【発明の効果】
この発明によれば、多層金属配線をＳＯＩ基板上に形成した横形ＩＧＢＴに対して、コレクタ電極をフィールドプレートとして利用し、その張り出し長さを第１導電形のバッファ領域の横方向拡散端を超えるように設定することで、エミッタ電極の配線（エミッタ金属配線）がコレクタ領域と交差した場合でも、素子耐圧の低下を防止できる。その結果、エミッタ金属配線の配置に対する自由度が増し、チップサイズ（パワーＩＣなどを形成する半導体チップのこと）の縮小化を図ることができる。
勿論、この発明の効果は、前記のように横形ＭＯＳＦＥＴや横形ｐｎダイオードに対しても有効である。
【図面の簡単な説明】
【図１】
この発明の第１実施例の横形ＩＧＢＴで、（ａ）は要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図
【図２】
実験と計算に用いた横形ＩＧＢＴの要部断面図
【図３】
Ｌｆに対する素子耐圧を示す図
【図４】
素子耐圧のＬdrift 依存性について計算した結果を示す図
【図５】
第２半導体基板の比抵抗に対する素子耐圧の変化について計算した結果の図
【図６】
この発明の第２実施例で、横形ＭＯＳＦＥＴの要部断面図
【図７】
従来の横形ＩＧＢＴをＳＯＩ基板上に形成した場合の素子の断面図
【図８】
ＳＯＩ基板上に形成した従来の横形ＩＧＢＴに高電圧を印加した場合の電位分布の図
【図９】
２層金属配線をした従来の横形ＩＧＢＴの構成図で、（ａ）は配線の要部平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図
【符号の説明】
１    第１半導体基板
２    貼り合わせ酸化膜
３    第２半導体基板
４    ベース領域
５    エミッタ領域
５ａ  ソース領域
６    ゲート酸化膜
７    ゲート電極
８    エミッタ電極
８ａ  ソース電極
１０    バッファ領域
１１    コレクタ領域
１１ａ  ドレイン領域
１２    コレクタ電極
１２ａ  ドレイン電極
１４    ドリフト領域
１５    絶縁膜
１６    層間絶縁膜
１７    エミッタ金属配線
１７ａ  ソース金属電極
１８    ゲート金属配線
１９    等電位線
Ｌｆ    コレクタ電極の張り出し長さ