【手続補正書】
【提出日】平成18年8月30日(2006.8.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  中央演算処理装置と、
フラッシュメモリを含み、各々が前記中央演算処理装置によって別個に指定されるアドレスを有し、前記中央演算処理装置に結合される複数個の記憶装置と、
前記中央演算処理装置からアドレス信号を受けるように接続されるアドレスプリデコーダとを備え、前記アドレスプリデコーダは、第１のメモリ配置と第２のメモリ配置との間でメモリ配置を切換え、かつ、前記フラッシュメモリの特定領域に対するアクセス許可モードを制御するように構成され、
前記アドレスプリデコーダは、さらに、前記第１のメモリ配置または前記第２のメモリ配置を指定するメモリ配置指定情報にしたがって、メモリ配置の切換えをするように構成され、
前記第２のメモリ配置では、前記フラッシュメモリとは異なる前記複数の記憶装置の少なくとも所定領域のアドレスが前記フラッシュメモリの特定領域に割当て直される、フラッシュメモリ内蔵マイクロコンピュータ。
【請求項２】  前記アドレスプリデコーダは、
前記メモリ配置指定情報を格納する記憶部と、
前記中央演算処理装置から前記アドレス信号の上位ビットを受けるように接続され、前記アドレス信号の前記上位ビットをデコードし、前記複数個の記憶装置、前記複数個の記憶装置の前記所定領域、および前記フラッシュメモリの前記特定領域のそれぞれのための選択信号を出力するように構成された、上位アドレスのためのプリデコーダと、
前記上位アドレスのためのプリデコーダの出力する前記選択信号、および前記メモリ配置指定情報を受けるように接続され、前記メモリ配置指定情報の値にしたがって、前記特定領域のための選択信号で前記所定領域のための選択信号を置き換えることが可能に構成された論理回路とを含む、請求項１に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項３】  前記論理回路は、
前記特定領域のための選択信号と、前記メモリ配置指定情報とを受けるように接続された第１のＡＮＤゲートと、
前記所定領域のための選択信号と、前記メモリ配置指定情報とを受けるように接続された第２のＡＮＤゲートと、
前記第１のＡＮＤゲートの出力と、前記複数個の記憶装置のうち、前記所定領域を含む記憶装置に対する選択信号とを受けるように接続されたＯＲゲートと、
前記ＯＲゲートの出力と、前記第２のＡＮＤゲートの出力の反転とを受けるように接続された第３のＡＮＤゲートと、
前記第１のＡＮＤゲートの出力の反転と、前記フラッシュメモリのための選択信号とを受けるように接続された第４のＡＮＤゲートとを含む、請求項２に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項４】  前記アドレスプリデコータは、書込制御信号と前記第１のＡＮＤゲートの出力の反転とを受けるように接続された第５のＡＮＤゲートをさらに含む、請求項３に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項５】  前記特定領域は、割り込みベクトルを含む、請求項４に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項６】  前記所定領域は、複数個の個別領域を含み、
前記フラッシュメモリの前記特定領域は、前記複数個の個別領域に対応した複数個の個別特定領域を含み、
前記上位アドレスのためのプリデコーダは、
それぞれ前記アドレスの上位ビットを受けるように接続され、前記アドレスの上位ビットをデコードして前記複数個の記憶装置、前記複数個の個別領域、および前記複数個の個別特定領域のいずれかを選択する選択信号を出力するように構成された前記複数個の記憶装置のための複数個のプリデコーダと、
前記メモリ配置指定情報を受けるように接続され、前記メモリ配置指定情報にしたがって前記複数個の個別領域のための選択信号の所定の組合わせ、および前記複数個の個別特定領域のための選択信号の所定の組合わせをゲートするように構成された複合ゲートとを含む、請求項２に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項７】  前記複合ゲートは、前記メモリ配置指定情報にしたがって、前記複数個の個別領域のための選択信号のいずれか一つ、および前記複数個の個別特定領域のための選択信号のいずれか一つを選択する、請求項６に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項８】  前記複合ゲートは、前記メモリ配置指定情報にしたがって、異なる個数の前記選択信号をゲートするように構成されている、請求項６に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項９】  前記アドレスプリデコーダは、さらに
前記所定領域のための選択信号と、前記複数個の記憶装置に対するアクセス制御信号と、前記メモリ配置指定情報とを受けるように接続され、前記第２のメモリ配置を指定する前記メモリ配置指定情報と、前記所定領域のためのアクティブな選択信号と、アクティブな前記アクセス制御信号とに応答して割込信号を出力するように構成される論理回路を含む、請求項２に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項１０】  前記アドレスプリデコーダは、さらに
前記特定領域のための選択信号と、前記複数個の記憶装置に対する読出制御信号と、前記メモリ配置指定情報とを受けるように接続され、前記第２のメモリ配置を指定する前記メモリ配置指定情報と、前記特定領域のためのアクティブな選択信号と、アクティブな前記読出制御信号とに応答して割込信号を出力するように構成される論理回路を含む、請求項２に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項１１】  前記アドレスプリデコーダは、
前記メモリ配置指定情報を格納する記憶部と、
前記中央演算処理装置から前記アドレス信号の上位ビットを受けるように接続され、前記アドレス信号の前記上位ビットをデコードして、前記複数個の記憶装置と、前記複数個の記憶装置の前記所定領域と、前記フラッシュメモリの前記特定領域とに対して、それぞれのための選択信号または非選択信号を出力するように構成される、上位アドレスのためのプリデコーダと、
前記アドレス信号の上位ビットと、書込制御信号とを受けるように接続され、前記所定領域内の予め定められた領域への連続した書込の回数を計数して、連続した書込回数が所定のしきい値を超えると出力をアクティブとするように構成されたカウンタと、
前記カウンタの出力と前記メモリ配置指定情報とを受けるように接続されたＡＮＤゲートと、
前記上位アドレスのためのプリデコーダの出力する前記選択信号および非選択信号、ならびに前記ＡＮＤゲートの出力を受けるように接続され、前記ＡＮＤゲートの出力の値にしたがって、前記特定領域のための選択信号を前記所定領域のための選択信号と入れ替えることが可能に構成された論理回路とを含む、請求項１に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項１２】  前記論理回路は、
前記特定領域のための選択信号と、前記ＡＮＤゲートの出力とを受けるように接続された第１のＡＮＤゲートと、
前記所定領域のための選択信号と、前記ＡＮＤゲートの出力とを受けるように接続された第２のＡＮＤゲートと、
前記第１のＡＮＤゲートの出力と、前記複数個の記憶装置のうち、前記所定領域を含む記憶装置に対する選択信号とを受けるように接続されたＯＲゲートと、
前記ＯＲゲートの出力と、前記第２のＡＮＤゲートの出力の反転とを受けるように接続された第３のＡＮＤゲートと、
前記第１のＡＮＤゲートの出力の反転と、前記フラッシュメモリのための選択信号とを受けるように接続された第４のＡＮＤゲートとを含む、請求項１１に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項１３】  前記アドレスプリデコーダは、
前記メモリ配置指定情報を格納する記憶部と、
前記中央演算処理装置から前記アドレス信号の上位ビットを受けるように接続され、前記アドレス信号の前記上位ビットをデコードして、前記複数個の記憶装置と前記複数個の記憶装置の前記所定領域と前記フラッシュメモリの前記特定領域とに対して、それぞれのための選択信号または非選択信号を出力するように構成された上位アドレスのためのプリデコーダと、
前記アドレス信号の上位ビットと、書込制御信号とを受けるように接続され、前記特定領域内の予め定められた領域からの読出の回数と、前記所定領域内の予め定められた領域への連続した書込の回数とを計数して、連続した読出と書込との回数が所定のしきい値を超えると出力をアクティブとするように構成されたカウンタと、
前記カウンタの出力と前記メモリ配置指定情報とを受けるように接続されたＡＮＤゲートと、
前記上位アドレスのためのプリデコーダの出力する前記選択信号および非選択信号、ならびに前記ＡＮＤゲートの出力を受けるように接続され、前記ＡＮＤゲートの出力の値にしたがって、前記特定領域のための選択信号を前記所定領域のための選択信号と入れ替えることが可能に構成された論理回路とを含む、請求項１に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項１４】  前記論理回路は、
前記特定領域のための選択信号と、前記ＡＮＤゲートの出力とを受けるように接続された第１のＡＮＤゲートと、
前記所定領域のための選択信号と、前記ＡＮＤゲートの出力とを受けるように接続された第２のＡＮＤゲートと、
前記第１のＡＮＤゲートの出力と、前記複数個の記憶装置のうち、前記所定領域を含む記憶装置に対する選択信号とを受けるように接続されたＯＲゲートと、
前記ＯＲゲートの出力と、前記第２のＡＮＤゲートの出力の反転とを受けるように接続された第３のＡＮＤゲートと、
前記第１のＡＮＤゲートの出力の反転と、前記フラッシュメモリのための選択信号とを受けるように接続された第４のＡＮＤゲートとを含む、請求項１３に記載のフラッシュメモリ内蔵マイクロコンピュータ。
【請求項１５】  フラッシュメモリの第１の特定領域のデータを他の記憶装置の第１の所定領域に転送するステップと、
前記第１の所定領域を前記第１の特定領域のアドレスに割当てるステップと、
必要に応じてフラッシュメモリの第２の特定領域のデータを他の記憶装置の第２の所定領域に転送するステップと、
前記第２の特定領域のデータの転送後に、前記第２の所定領域を前記第２の特定領域のアドレスに割当てるステップとを含む、フラッシュメモリ内蔵マイクロコンピュータの動作方法。
【請求項１６】  フラッシュメモリの第１の特定領域のデータを、他の記憶装置の第１の所定領域および第２の所定領域に転送するステップと、
前記第１の所定領域および前記第２の所定領域に転送されたデータをそれぞれ異なるデータで更新するステップと、
フラッシュメモリ内蔵マイクロコンピュータの動作条件に応じて、前記第１の所定領域または前記第２の所定領域のいずれかを、前記第１の特定領域のアドレスに割当てるステップとを含む、フラッシュメモリ内蔵マイクロコンピュータの動作方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
【課題を解決するための手段】
この発明の第１の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、中央演算処理装置と、フラッシュメモリおよびランダムアクセスメモリ（ＲＡＭ）を含む、それぞれ別個に中央演算処理装置によりアドレス指定される複数個の記憶装置と、メモリ配置指定情報を格納するためのメモリ配置指定情報格納手段と、メモリ配置指定情報にしたがって、第１のメモリ配置と、少なくともフラッシュメモリの特定領域のアドレスをＲＡＭの一部の領域のみに割付ける第２のメモリ配置との間でメモリ配置を切換えるためのメモリ配置切換手段とを含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
この発明の第２の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、この発明の第１の局面に係る発明の構成に加えて、メモリ配置指定情報の内容にしたがって、フラッシュメモリの特定領域およびＲＡＭの一部の領域に対するアクセス許可モードを制御するためのアクセス許可モード制御手段をさらに含む。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
したがって、各領域に対するアクセス許可モードを適切に制御することにより、データが破壊されたりすることを防止できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
この発明の第３の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、この発明の第２の局面に係る発明の構成に加えて、アクセス許可モード制御手段は、メモリ配置指定情報の内容にしたがってフラッシュメモリの特定領域以外の領域に対するアクセス許可モードをも制御する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
この発明の第４の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、この発明の第２の局面に係る発明の構成に加えて、フラッシュメモリの特定領域からの連続した読出アクセスとＲＡＭの一部の領域に対する連続した書込アクセスとのいずれか一方またはその双方の数が所定の条件を満足したことを検出するためのアクセス回数カウント手段をさらに含み、メモリ配置切換手段は、所定の条件が満足され、かつメモリ配置指定情報があらかじめ定める値となったときのみ第２のメモリ配置に切換える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
この発明の第５の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、この発明の第１の局面に係る発明の構成に加えて、ＲＡＭの一部の領域は、複数個の部分領域を含み、フラッシュメモリの特定領域は、ＲＡＭの複数個の部分領域に対応した複数個の部分領域を含み、メモリ配置切換手段は、メモリ配置指定情報にしたがって選択されたフラッシュメモリの部分領域の所定の組合わせと、メモリ配置指定情報にしたがって選択されたＲＡＭの部分領域の所定の組合わせとの間でメモリ配置を切換えるための手段を含む。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
この発明の第６の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、この発明の第１の局面に係る発明の構成に加えて、ＲＡＭの一部の領域は複数個の部分領域を含み、メモリ配置切換手段は、フラッシュメモリの特定領域と、メモリ配置指定情報にしたがって選択された部分領域との間でメモリ配置を切換えるための手段を含む。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
この発明の第７の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、この発明の第２の局面に係る発明の構成に加えて、アクセス許可モード制御手段によってＲＡＭの一部の領域に対するアクセスが禁止されているときにＲＡＭの一部の領域に対するアクセスが発生したことを検知して、中央処理装置に対する割込を発生させるための割込発生手段をさらに含む。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
この発明の第８の局面に係るフラッシュメモリ内蔵マイクロコンピュータは、この発明の第２の局面に係る発明の構成に加えて、フラッシュメモリの特定領域からの読出が禁止されているときに、フラッシュメモリの特定領域からの読出アクセスが行われたことを検知して、中央処理装置に対する割込を発生させるための割込発生手段をさらに含む。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
この発明の第９の局面に係るフラッシュメモリ内蔵マイクロコンピュータの動作方法は、フラッシュメモリの第１の特定領域のデータを他の記憶装置の第１の所定領域に転送するステップと、第１の所定領域を第１の特定領域のアドレスに割付けるステップと、フラッシュメモリの第２の特定領域のデータを、他の記憶装置の第２の所定領域に転送するステップと、前記第２の所定領域へのデータの転送後に第２の所定領域を第２の特定領域のアドレスに割付けるステップとを含む。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
この発明の第１０の局面に係るフラッシュメモリ内蔵マイクロコンピュータの動作方法は、フラッシュメモリの第１の特定領域のデータを、他の記憶装置の第１の所定領域および第２の所定領域に転送するステップと、第１の所定領域および第２の所定領域に転送されたデータをそれぞれ異なるデータで更新するステップと、フラッシュメモリ内蔵マイクロコンピュータの動作条件に応じて、第１の所定領域または第２の所定領域のいずれかを、第１の特定領域のアドレスに割付けるステップとを含む。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
【発明の効果】
以上のようにこの発明の第１の局面に係る発明によれば、フラッシュメモリの書換を行いながら、フラッシュメモリに格納されていたデータにしたがった処理を実行することができる。このとき、割込みなどが発生しても通常通りＲＡＭを用いて処理できる。そのためにプログラムの構造を変化させたりする必要はなく、コスト上昇を抑えながらＢＧＯ機能を実現することが可能となる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
この発明の第２の局面に係る発明によれば、この発明の第１の局面に係る発明の効果に加え、各領域に対するアクセス許可モードを適切に制御することにより、データが破壊されたりすることを防止できる。したがって、信頼性高く動作するフラッシュメモリ内蔵マイクロコンピュータを提供できる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
この発明の第３の局面に係る発明によれば、この発明の第２の局面に係る発明の効果に加えて、フラッシュメモリの書換のときなど、フラッシュメモリに対する不当なアクセスを禁止する制御ができるので、マイクロコンピュータの誤動作を防止できる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
この発明の第４の局面に係る発明によれば、この発明の第２の局面に係る発明の効果に加えて、フラッシュメモリの内容をＲＡＭに転送することなく不用意にメモリ配置指定情報の内容を書換えても、第２のメモリ配置への切換えがされないので、フラッシュメモリ内蔵マイクロコンピュータの誤動作を防止できる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
この発明の第５の局面に係る発明によれば、この発明の第１の局面に係る発明の効果に加えて、ＲＡＭの記憶領域を有効にかつ柔軟に活用できる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
この発明の第６の局面に係る発明によれば、この発明の第１の局面に係る発明の効果に加えて、フラッシュメモリ内蔵マイクロコンピュータの動作条件にあわせて最適な記憶領域の割付を選択することができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正の内容】
【０１１５】
この発明の第７の局面に係る発明によれば、この発明の第２の局面に係る発明の効果に加えて、プログラム開発者は、必要なプログラム変更などの処置を早期にかつ確実にとることができる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
この発明の第８の局面に係る発明によれば、この発明の第２の局面に係る発明の効果に加えて、プログラム開発者は、必要なプログラム変更などの処置を早期にかつ確実にとることができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
この発明の第９の局面に係る発明によれば、フラッシュメモリのデータを他の記憶装置に転送して転送されたデータでフラッシュメモリの制御をするにあたって、他の記憶装置のうちの適正な大きさの領域のみを用いることができる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正の内容】
【０１１８】
この発明の第１０の局面に係る発明によれば、条件にあわせて最適に動作するプログラムでフラッシュメモリの書換などのフラッシュメモリの制御が行える。