【手続補正書】
【提出日】平成18年10月23日(2006.10.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】それぞれに第１のデータ・ビット系列が入力される複数の相関デバイスに結合されるよう配置され、符号発生器、少なくとも１つの個別のレジスタを有する第１のシフトレジスタ、および状態バッファを備える符号生成装置であって、
前記符号発生器は、前記第１のシフト・レジスタに出力される第２のデータ・ビット系列を生成し、該第１のシフト・レジスタは、少なくとも１つのシフトされた第２のデータ・ビット系列を生成し、
前記符号生成装置が、前記第２のデータ・ビット系列およびシフトされた第２のデータ・ビット系列のうち少なくとも一方が前記相関デバイスのそれぞれに入力されるよう配置され、
前記状態バッファは、前記第１のシフト・レジスタにおける予め決められた数のシフトの後、少なくとも前記符号発生器からの記憶情報を記憶し、予め決められた復元時間に少なくとも該符号発生器に該記憶情報を出力するようにした符号生成装置。
【請求項２】前記状態バッファが、前記第１のシフトレジスタにおける予め決められた数のシフトの後で、該第１のシフトレジスタおよび前記符号発生器からの記憶情報を記憶し、前記予め決められた復元時間に該第１のシフトレジスタおよび符号発生器に該記憶情報を出力するようにした請求項１に記載の符号生成装置。
【請求項３】前記第１のシフトレジスタにおける予め決められた数のシフトが、前記第１のシフトレジスタの個々のレジスタの数に等しい請求項１に記載の符号生成装置。
【請求項４】前記符号発生器が、前記第２のデータ・ビット系列を生成するのに使用される少なくとも２つの線形フィードバック・シフトレジスタ（ＬＦＳＲ）を備えており、
前記記憶情報が、少なくとも該ＬＦＳＲの内容を含むようにした請求項１に記載の符号生成装置。
【請求項５】前記状態バッファが、前記第１のシフトレジスタにおける予め決められた数のシフトの後で、該第１のシフトレジスタおよび前記符号発生器からの記憶情報を記憶し、前記予め決められた復元時間に該第１のシフトレジスタおよび符号発生器に該記憶情報を出力し、
該記憶情報が、前記第１のシフトレジスタの個々のレジスタの内容および前記ＬＦＳＲの内容を含むようにした請求項４に記載の符号生成装置。
【請求項６】前記ＬＦＳＲが、ロングコードのＬＦＳＲと、同相ＬＦＳＲおよび直交ＬＦＳＲの少なくとも一方とを備える請求項４に記載の符号生成装置。
【請求項７】前記予め決められた復元時間が、次のサイクル期間の開始時点である請求項１に記載の符号生成装置。
【請求項８】前記符号生成装置が初期状態マスクを備えており、該初期状態マスクが、前記第２のデータ・ビット系列を生成するのに前記符号発生器によって使用される初期状態情報を、該符号発生器に入力するようにした請求項１に記載の符号生成装置。
【請求項９】前記符号発生器が、前記第２のデータ・ビット系列を生成するのに使用される少なくとも２つの線形フィードバック・シフトレジスタ（ＬＦＳＲ）を備えており、
前記初期状態情報が、該ＬＦＳＲの初期内容を含むようにした請求項８に記載の符号生成装置。
【請求項１０】前記記憶情報が、少なくとも前記ＬＦＳＲの内容を含むようにした請求項９に記載の符号生成装置。
【請求項１１】前記状態バッファが、前記第１のシフトレジスタにおける予め決められた数のシフトの後で、該第１のシフトレジスタおよび前記符号発生器からの記憶情報を記憶し、前記予め決められた復元時間に該第１のシフトレジスタおよび符号発生器に該記憶情報を出力し、
該記憶情報が、前記第１のシフトレジスタの個々のレジスタの内容および前記ＬＦＳＲの内容を含むようにした請求項１０に記載の符号生成装置。
【請求項１２】前記ＬＦＳＲが、ロングコードのＬＦＳＲと、同相ＬＦＳＲおよび直交ＬＦＳＲの少なくとも一方とを備える請求項９に記載の符号生成装置。
【請求項１３】前記符号生成装置が、前記符号発生器に結合された、前記ロングコードのＬＦＳＲにロングコードのマスクを入力するロングコード・マスク・デバイスを備える請求項１２に記載の符号生成装置。
【請求項１４】前記第１のシフトレジスタが、複数の個々のレジスタを有し、複数のシフトされた第２のデータ・ビット系列を生成する請求項１に記載の符号生成装置。
【請求項１５】前記符号生成装置が、少なくとも１つの個別のレジスタを有する第２のシフトレジスタをさらに備えており、
前記符号発生器は、該第２のシフトレジスタに出力される第３のデータ・ビット系列を生成し、該第２のシフトレジスタが、少なくとも１つのシフトされた第３のデータ・ビット系列を生成し、
前記符号生成装置が、該第３のデータ・ビット系列およびシフトされた第３のデータ・ビット系列の少なくとも一方が前記相関デバイスのそれぞれに入力されるよう配置されており、
前記状態バッファは、前記第１および第２のシフトレジスタにおける予め決められた数のシフトの後で、少なくとも前記符号発生器からの記憶情報を記憶し、予め決められた復元時間に少なくとも該符号発生器に該記憶情報を出力するようにした請求項１に記載の符号生成装置。
【請求項１６】前記状態バッファが、前記第１および第２のシフトレジスタにおける予め決められた数のシフトの後で、該第１および第２のシフトレジスタおよび前記符号発生器からの記憶情報を記憶し、前記予め決められた復元時間に、前記第１および第２のシフトレジスタおよび符号発生器に該記憶情報を出力するようにした請求項１５に記載の符号生成装置。
【請求項１７】前記符号生成装置が、初期状態マスクをさらに備えており、
該初期状態マスクが、前記第２および第３のデータ・ビット系列を生成するのに前記符号発生器によって使用される初期状態情報を該符号発生器に入力するようにした請求項１５に記載の符号生成装置。
【請求項１８】前記符号発生器が、前記第２および第３のデータ・ビット系列を生成するのに使用される少なくとも３つの線形フィードバック・シフトレジスタ（ＬＦＳＲ）を備えており、
前記初期状態情報が、該ＬＦＳＲの初期内容を含み、前記記憶情報が、少なくとも該ＬＦＳＲの内容を含むようにした請求項１７に記載の符号生成装置。
【請求項１９】前記状態バッファが、前記第１および第２のシフトレジスタにおける予め決められた数のシフトの後で、該第１および第２のシフトレジスタおよび前記符号発生器からの記憶情報を記憶し、前記予め決められた復元時間に、該第１および第２のシフトレジスタおよび符号発生器に該記憶情報を出力し、
該記憶情報が、前記第１および第２のシフトレジスタの個々のレジスタの内容および前記ＬＦＳＲの内容を含むようにした請求項１８に記載の符号生成装置。
【請求項２０】前記ＬＦＳＲが、ロングコードのＬＦＳＲ、同相ＬＦＳＲおよび直交ＬＦＳＲを備えており、
前記第２のデータ・ビット系列が、該ロングコードのＬＦＳＲおよび同相ＬＦＳＲを使用することによって生成され、前記第３のデータ・ビット系列が、該ロングコードのＬＦＳＲおよび直交ＬＦＳＲを使用することによって生成されるようにした請求項１９に記載の符号生成装置。
【請求項２１】前記符号生成装置が、前記符号発生器に結合された、前記ロングコードのＬＦＳＲにロングコード・マスクを入力するロングコード・マスク・デバイスを備えるようにした請求項２０に記載の符号生成装置。
【請求項２２】請求項１に記載の符号生成装置を組み込んだ相関装置であって、それぞれに前記第１のデータ・ビット系列が入力される複数の相関デバイスを備え、
それぞれの相関デバイスに、前記第２のデータ・ビット系列およびシフトされた第２のデータ・ビット系列の少なくとも一方が入力されようにした相関装置。
【請求項２３】前記第１のシフトレジスタにおける予め決められた数のシフトが、該第１のシフトレジスタの個々のレジスタの数に等しい請求項２２に記載の相関装置。
【請求項２４】前記予め決められた復元時間が、次のサイクル期間の開始時点である請求項２２に記載の相関装置。
【請求項２５】前記符号生成装置が初期状態マスクをさらに備えており、
該初期状態マスクが、前記第２のデータ・ビット系列を生成するのに前記符号発生器によって使用される初期状態情報を、該符号発生器に入力するようにした請求項２２に記載の相関装置。
【請求項２６】前記符号発生器が、前記第２のデータ・ビット系列を生成するのに使用される少なくとも２つの線形フィードバック・シフトレジスタ（ＬＦＳＲ）を備えており、
前記初期状態情報が、該ＬＦＳＲの初期内容を含み、前記記憶情報が、少なくとも該ＬＦＳＲの内容を含むようにした請求項２５に記載の相関装置。
【請求項２７】前記状態バッファが、前記第１のシフトレジスタにおける予め決められた数のシフトの後で、該第１のシフトレジスタおよび前記符号発生器からの記憶情報を記憶し、前記予め決められた復元時間に、該第１のシフトレジスタおよび符号発生器に該記憶情報を出力し、
該記憶情報が、前記第１のシフトレジスタの個々のレジスタの内容および前記ＬＦＳＲの内容を含むようにした請求項２６に記載の相関装置。
【請求項２８】前記ＬＦＳＲが、ロングコードのＬＦＳＲと、同相ＬＦＳＲおよび直交ＬＦＳＲの少なくとも一方とを備える請求項２６に記載の相関装置。
【請求項２９】前記シフトレジスタが複数の個々のレジスタを備えており、複数のシフトされた第２のデータ・ビット系列を生成するようにした請求項２２に記載の相関装置。
【請求項３０】前記相関デバイスの数が、前記シフトされた第２のデータ・ビット系列の数以上である請求項２９に記載の相関装置。
【請求項３１】前記相関デバイスの数が、前記シフトされた第２のデータ・ビット系列の数の少なくとも２倍である請求項２９に記載の相関装置。
【請求項３２】請求項２２に記載の相関装置を組み込んだ符号分割多元接続（ＣＤＭＡ）の探索装置。
【請求項３３】それぞれに第１のデータ・ビット系列が入力される複数の相関デバイスに結合されるよう配置された符号生成装置における、該相関デバイスのそれぞれに入力される第２のデータ・ビット系列を生成する方法であって、
符号発生器を初期化するステップと、
前記符号発生器を使用して第２のデータ・ビット系列を生成するステップと、
第１のシフトレジスタを使用して前記第２のデータ・ビット系列をシフトし、少なくとも１つのシフトされた第２のデータ・ビット系列を生成するステップと、
前記第２のデータ・ビット系列およびシフトされた第２のデータ・ビット系列の少なくとも一方を前記相関デバイスのそれぞれに出力するステップと、
前記第２のデータ・ビット系列を予め決められたシフト回数だけシフトした後、少なくとも前記符号発生器からの記憶情報を保存するステップと、
予め決められた復元時間に、少なくとも前記符号発生器に前記記憶情報を出力するステップと、
を含む第２のデータ・ビット系列を生成する方法。
【請求項３４】ＣＤＭＡシステムにおいて、移動局から受信された伝送に従って該システムの時間遅延を基地局で判定する方法であって、該伝送は、ロングコードによって拡散され、第１および第２のＰＮ符号に従って変調されており、
該伝送をベースバンド信号にダウンコンバートするステップと、
前記ベースバンド信号のＰＮチップレートよりも速いレートで、該ベースバンド信号の一部をサンプリングしてサンプル値を生成するステップと、
前記サンプル値を記憶するステップと、
前記ロングコードの連続ビットおよび前記第１のＰＮ符号の連続ビットの和である第１の系列を生成するステップと、
前記ロングコードの連続ビットおよび前記第２のＰＮ符号の連続ビットの和である第２の系列を生成するステップと、
一連のＮ個の相関値対を生成するステップであって、Ｎはゼロより大きい正の整数であり、
第１の記憶されたサンプルから始まる、記憶されたいくつかの連続サンプルを、前記第１および第２の系列の同じ数の連続ビットに対してそれぞれ相関付けることにより、それぞれの相関値対を生成し、
それぞれ第１のビットから始まる、前記第１および第２の系列の連続ビットを使用して、第１の相関値対を生成し、
それぞれ次の順次ビットから始まる、前記第１および第２の系列の連続ビットを使用して、それぞれの連続した相関値対を生成するステップと、
前記一連の相関値のうち最大の相関値を求めるステップと、
前記一連の相関値における前記最大の相関値の位置に応じて、前記時間遅延を判定するステップと、
含むＣＤＭＡシステムの時間遅延を判定する方法。
【請求項３５】前記サンプリングするステップにおいて、前記レートが、前記ベースバンド信号のＰＮチップレートの少なくとも２倍である請求項３４に記載の方法。
【請求項３６】前記Ｎが、前記システムの時間遅延を含むＰＮチップ区間の数に少なくとも等しい請求項３４に記載の方法。
【請求項３７】前記一連の相関値対が、前記ベースバンド信号のＰＮチップレートよりもかなり速いレートで、前記系列の連続ビットを使用するようにした請求項３４に記載の方法。
【請求項３８】少なくとも１つの送信機および少なくとも１つの受信機を備え、該送信機において、送信すべきデジタル・データは、２Ｊ−１ビットごとに繰り返す予め決められた開始値のバイナリのロングコード（ＬＣ）系列を用いて拡散され、一定の予め決められたＰＮチップ区間および一定の予め決められたＰＮチップレートの擬似雑音（ＰＮ）チップの第１および第２のチャネルに変調され、該第１のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第１のバイナリＰＮ系列に関連し、該第２のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第２のバイナリＰＮ系列に関連し、前記送信機から受信機への伝送が伝送遅延を伴い、ＪおよびＫがゼロよりも大きい正の整数であってＪがＫ以上である無線通信システムにおける、ＰＮチップ区間の数によって前記伝送遅延を判定する方法であって、
Ｍが０よりも大きい正の整数であり、サンプルが少なくとも前記ＰＮチップレートで取り込まれたＭ個の受信信号サンプルをバッファに保存するステップと、
前記ロングコード系列を生成するステップと、
前記ＰＮ系列を生成するステップと、
前記バッファに保存されたサンプルを、前記ＰＮチップレートよりかなり速い速度で、前記ロングコードと第１のＰＮ系列の組合せであるＮ個の系列および前記ロングコードと第２の系列との組合せであるＮ個の系列に対して相関付けて、２Ｎ個の相関値を生成するステップであって、前記Ｎは０より大きい正の整数であり、前記Ｎ個の系列のそれぞれの長さはＭビットであり、前記それぞれの系列の最初のものは、前記ロングコードとＰＮ系列の組合せの第１のビット位置から始まり、前記Ｎ個の系列の後続のそれぞれは、前記ロングコードとＰＮ系列の組合せの後続の位置から始まるようにするステップと、
最大の相関値を求めるステップと、
前記相関値における前記最大の相関値の位置に従って、前記遅延を求めるステップと、
を含む伝送遅延を判定する方法。
【請求項３９】前記無線通信システムがＣＤＭＡシステムであり、前記Ｊが４２に等しく、前記Ｋが１５に等しい請求項３８に記載の方法。
【請求項４０】前記Ｎが、最大の伝送遅延を含むＰＮチップ区間の数に少なくとも等しい請求項３８に記載の方法。
【請求項４１】少なくとも１つの送信機および少なくとも１つの受信機を備え、該送信機において、デジタルデータは、２Ｊ−１ビットごとに繰り返す予め決められた開始値のバイナリのロングコード（ＬＣ）系列を用いて拡散され、一定の予め決められたＰＮチップ区間および一定の予め決められたＰＮチップレートの擬似雑音（ＰＮ）チップの第１および第２のチャネルに変調され、該第１のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第１のバイナリＰＮ系列に関連し、該第２のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第２のバイナリＰＮ系列に関連し、前記送信機から受信機への伝送が伝送遅延を伴い、ＪおよびＫがゼロよりも大きな正の整数であってＪがＫ以上である無線通信システムにおける、ＰＮチップ区間の数によって前記伝送遅延を判定する方法であって、
前記第１および第２のＰＮチャネルをベースバンドにダウンコンバートするステップと、
前記ＰＮチップレートの少なくとも２倍のレートで、前記第１および第２のチャネルのデジタルサンプルを求めるステップと、
２分の１ＰＮチップ区間おきに取り込まれたサンプルを含む、前記第１のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第１のバッファに保存するステップと、
２分の１ＰＮチップ区間おきに取り込まれたサンプルを含む、前記第２のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第２のバッファに保存するステップと、
２分の１ＰＮチップ区間おきに取り込まれたサンプルを含む、前記第１のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第３のバッファに保存するステップであって、最初に取り込まれるサンプルが、前記第１のバッファの最初の和のサンプルよりも２分の１チップ区間遅れて取り込まれるステップと、
２分の１ＰＮチップ区間おきに取り込まれたサンプルを含む、前記第２のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第４のバッファに保存するステップであって、最初に取り込まれるサンプルが、前記第２のバッファの最初の和のサンプルよりも２分の１チップ区間遅れて取り込まれるステップと、
前記ロングコートおよび前記第１のバイナリＰＮ系列のモジュロ２順次和である第１の順次バイナリ符号を生成するステップと、
前記ロングコードおよび前記第２のバイナリＰＮ系列のモジュロ２順次和である第２の順次バイナリ符号を生成するステップと、
前記バッファに保存された和を、前記ＰＮチップレートよりかなり速い速度で、前記第１および第２の順次符号のそれぞれのセグメントに対して相関付け、相関値を生成するステップと、
それぞれの相関値の中から最大の相関値を求めるステップと、
前記伝送遅延を、前記相関値における前記最大相関値の位置の２分の１に等しいＰＮチップ区間の数として判定するステップと、
を含む伝送遅延を判定する方法。
【請求項４２】前記相関付けを行うステップが、
前記第１および第２の順次バイナリ符号における第１の位置を基準位置として示すステップと、
第１の相関値を生成するステップと、
第２の相関値を生成するステップと、
前記基準位置を、それより前の初期値よりも１だけ大きい位置に復元し、前記第１の相関値および第２の相関値を求めるステップを合計Ｎ回繰り返して、２Ｎ個の相関値を求めるステップとを含み、前記第１の相関値を生成するステップが、
前記第１のバッファの値のそれぞれのビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第１の積を生成するステップと、
前記第３のバッファの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第２の積を生成するステップと、
前記第２のバッファの値のそれぞれのビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第３の積を生成するステップと、
前記第４のバッファの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第４の積を生成するステップと、
前記第４の積のビットに、前記第１の積のビットを反転したものを順次加えて第１の和を生成するステップと、
前記第３の積のビットに、前記第２の積のビットを順次加えて第２の和を生成するステップと、
前記第１の和を構成するビットを第１の積分値に並列に加え、
前記第２の和を構成するビットを第２の積分値に並列に加え、
反復的に、前記バッファの次の位置に進み、前記基準位置を前記順次バイナリ符号の次の位置に進ませ、前記第１および第２の積分値のそれぞれに前記Ｍ個の和が加えられるまで、前記第１の積を生成するステップから前記第２の積分値に並列に加えるステップまでのステップを繰り返すステップと、
前記第１の積分値を２乗して第１の平方を生成するステップと、
前記第２の積分値を２乗して第２の平方を生成するステップと、
前記第１の平方および第２の平方の和をとり、第１の相関値を生成するステップと、
前記第２の相関値を生成するステップが、
前記第３のバッファの値のそれぞれビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第５の積を生成するステップと、
１ＰＮチップ区間遅延された第１のバッファの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第６の積を生成するステップと、
前記第４のバッファの値のそれぞれのビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第７の積を生成するステップと、
１ＰＮチップ区間遅延された第２のバッファの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第８の積を生成するステップと、
前記第８の積のビットに、前記第５の積のビットを反転したものを順次加えて第３の和を生成するステップと、
前記第７の積のビットに、前記第６の積のビットを順次加えて第４の和を生成するステップと、
前記第３の和を構成するビットを、第３の積分値に並列に加えるステップと、
前記第４の和を構成するビットを、第４の積分値に並列に加えるステップと、
反復的に、前記バッファの次の位置に進み、前記基準位置を前記順次バイナリ符号の次の位置に進ませ、前記第３および第４の積分値のそれぞれにＭ個の和が加えられるまで、前記第５の積を生成するステップから前記第４の積分値に並列に加えるステップまでのステップを繰り返すステップと、
前記第３の積分値を２乗して第３の平方を生成するステップと、
前記第４の積分値を２乗して第４の平方を生成するステップと、
前記第３の平方と第４の平方の和をとり、第２の相関値を生成するステップと、を含む、請求項４１に記載の方法。
【請求項４３】前記無線通信システムがＣＤＭＡシステムであり、前記Ｊが４２に等しく、前記Ｋが１５に等しい請求項４１に記載の方法。
【請求項４４】前記Ｎが、前記システムの時間遅延を含むＰＮチップ区間に少なくとも等しい請求項４２に記載の方法。
【請求項４５】少なくとも１つの送信機および少なくとも１つの受信機を備え、該送信機において、デジタルデータは、２Ｊ−１ビットごとに繰り返す予め決められた開始値のバイナリのロングコード（ＬＣ）系列を用いて拡散され、一定の予め決めあれたＰＮチップ区間および一定の予め決められたＰＮチップレートの擬似雑音（ＰＮ）チップの第１および第２のチャネルに変調され、該第１のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第１のバイナリＰＮ系列に関連し、該第２のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第２のバイナリＰＮ系列に関連し、前記送信機から受信機への伝送が伝送遅延を伴い、ＪおよびＫがゼロよりも大きい正の整数であってＪがＫ以上である無線通信システムにおける、ＰＮチップ区間の数によって伝送遅延を判定する装置であって、
Ｍが０よりも大きい正の整数であって、Ｍ個のサンプル値を保存するバッファと、
受信信号サンプルのＭ個の組合せを算出して、前記バッファに保存する事前組合せ手段と、
前記ロングコードの系列を生成する第１の生成手段と、
前記ＰＮ系列を生成する第２の生成手段と、
前記バッファに保存された組合せを、前記ＰＮチップレートよりかなり速い速度で、前記ロングコードと第１のＰＮ系列の組合せであるＮ個の系列および前記ロングコードと第２のＰＮ系列の組合せであるＮ個の系列に対して相関付けて、２Ｎ個の相関値を生成する相関手段であって、該Ｎ個の系列のそれぞれの長さはＭビットであり、該Ｎ個の系列のそれぞれの最初のものは、前記ロングコードとＰＮ系列の組合せの第１のビット位置から始まり、該Ｎ個の系列の後続のそれぞれは、前記ロングコードとＰＮ系列の組合せの後続の位置から始まるようにする相関手段と、
前記相関値を記憶する累算手段と、
前記相関値の最大を求める手段と、
前記相関値における前記最大の相関値の位置に従って前記遅延を判定する手段と、
を備える伝送遅延を判定する装置。
【請求項４６】前記無線通信システムがＣＤＭＡシステムであり、前記Ｊが４２に等しく、前記Ｋが１５に等しい請求項４５に記載の装置。
【請求項４７】前記Ｎが、前記伝送遅延を含むＰＮチップ区間の数に少なくとも等しい請求項４５に記載の装置。
【請求項４８】少なくとも１つの送信機および少なくとも１つの受信機を備え、該送信機において、デジタルデータは、２Ｊ−１ビットごとに繰り返す予め決められた開始値のバイナリのロングコード（ＬＣ）系列を用いて拡散され、一定の予め決められたＰＮチップ区間および一定の予め決められたＰＮチップレートの擬似雑音（ＰＮ）チップの第１および第２のチャネルに変調され、該第１のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第１のバイナリＰＮ系列に関連し、該第２のＰＮチャネルは、２Ｋ−１ビットごとに繰り返す予め決められた開始値の第２のバイナリＰＮ系列に関連し、前記送信機から受信機への伝送が伝送遅延を伴い、ＪおよびＫがゼロよりも大きい正の整数であってＪがＫ以上である無線通信システムにおける、ＰＮチップ区間の数によって伝送遅延を求める装置であって、
前記第１および第２のＰＮチャネルをベースバンドにダウンコンバートする手段と、
前記ＰＮチップレートの少なくとも２倍のレートで、前記第１および第２のチャネルのデジタルサンプルを求める手段と、
Ｍが０よりも大きい正の整数であって、それぞれが少なくともＭ個のサンプル値を記憶するバッファと、
２分の１ＰＮチップ区間おきに取り込まれたサンプルを含む、前記第１のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第１のバッファに保存する事前組合せ手段と、
２分の１ＰＮチップ区間おきに取り込まれたサンプルを含む、前記第２のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第２のバッファに保存する事前組合せ手段と、
２分の１ＰＮチップ区間おきに取り込またサンプルを含む、前記第１のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第３のバッファに保存する事前組合せ手段であって、最初に取り込まれるサンプルが、前記第１のバッファの最初の和のサンプルよりも２分の１チップ区間遅れて取り込まれるようにする事前組み合わせ手段と、
２分の１ＰＮチップ区間おきに取り込まれたサンプルを含む、前記第２のＰＮチャネルのサンプル対の、少なくともＭ個の和の系列を第４のバッファに保存する事前組合せ手段であって、最初に取り込まれるサンプルが、前記第２のバッファの最初の和のサンプルよりも２分の１チップ区間遅れて取り込まれるようにする事前組み合わせ手段と、
前記ロングコードと前記第１のバイナリＰＮ系列のモジュロ２順次和である第１の順次バイナリ符号を生成する第１の生成手段と、
前記ロングコードと前記第２のバイナリＰＮ系列のモジュロ２順次和である第２の順次バイナリ符号を生成する第２の生成手段と、
前記第１および第２の順次バイナリ符号のそれぞれのビット位置を、第１、第２、第３および第４のバッファにおける値と相関付けて、相関値を求める相関手段と、
前記相関値を記憶する手段と、
前記相関値のうち最大である最大相関値を求める手段と、
前記相関値における前記最大相関値の位置の２分の１に等しいＰＮチップ区間の数として、前記伝送遅延を判定する手段と、
を備える伝送遅延を判定する装置。
【請求項４９】前記相関付けを行う手段が、
前記第１および第２の順次バイナリ符号における第１の位置を基準位置として示す手段と、
第１の相関値を生成する手段と、
第２の相関値を生成する手段と、
前記基準位置を、その前の初期値よりも１だけ大きい位置に復元し、偶数の相関値および奇数の相関値を求める手段を合計でＮ回繰り返し使用して、２Ｎ個の相関値を求める手段とを備えており、前記第１の相関値を生成する手段が、
前記第１のバッファからの値のそれぞれのビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第１の積を生成する手段と、
前記第３のバッファからの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第２の積を生成する手段と、
前記第２のバッファからの値のそれぞれのビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第３の積を生成する手段と、
前記第４のバッファからの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第４の積を生成する手段と、
前記第４の積のビットに、前記第１の積のビットを反転したものを順次加えて第１の和を生成する手段と、
前記第３の積のビットに、第２の積のビットを順次加えて第２の和を生成する手段と、
前記第１の和を構成するビットを、第１の積分値に並列に加える手段と、
前記第２の和を構成するビットを、第２の積分値に並列に加える手段と、
反復的に、前記バッファの次の位置に進み、前記基準位置を順次バイナリ符号の次の位置に進ませ、前記第１および第２の積分値のそれぞれにＭ個の和が加えられるまで、前記第１の積を生成する手段から前記第２の積分値に並列に加える手段までを繰り返し使用する手段と、
前記第１の積分値を２乗して第１の平方を生成する手段と、
前記第２の積分値を２乗して第２の平方を生成する手段と、
前記第１の平方と第２の平方の和をとり、第１の相関値を生成する手段とを備えており、前記第２の相関値を生成する手段が、
前記第３のバッファからの値のそれぞれのビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第５の積を生成する手段と、
１ＰＮチップ区間遅延された第１のバッファからの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第６の積を生成する手段と、
前記第４のバッファからの値のそれぞれのビットに、前記第２の順次バイナリ符号の基準位置を順次乗じて第７の積を生成する手段と、
１ＰＮチップ区間遅延された第２のバッファからの値のそれぞれのビットに、前記第１の順次バイナリ符号の基準位置を順次乗じて第８の積を生成する手段と、
前記第８の積のビットに、前記第５の積のビットを反転したものを順次加えて第３の和を生成する手段と、
前記第７の積のビットに、前記第６の積のビットを順次加えて第４の和を生成する手段と、
前記第３の和を構成するビットを、第３の積分値に並列に加える手段と、
前記第４の和を構成するビットを、第４の積分値に並列に加える手段と、
反復的に、前記バッファの次の位置に進み、前記基準位置を順次バイナリ符号の次の位置に進ませ、前記第３および第４の積分値のそれぞれにＭ個の和が加えられるまで、前記第５の積を生成する手段から前記第４の積分値に並列に加える手段まで繰り返し使用する手段と、
前記第３の積分値を２乗して第３の平方を生成する手段と、
前記第４の積分値を２乗して第４の平方を生成する手段と、
前記第３の平方と第４の平方の和をとり、第２の相関値を生成する手段とを備える請求項４８に記載の伝送遅延を判定する装置。
【請求項５０】前記無線通信システムがＣＤＭＡシステムであり、前記Ｊが４２に等しく、前記Ｋが１５に等しい請求項４８に記載の装置。
【請求項５１】前記Ｎが、前記伝送遅延を含むＰＮチップ区間の数に少なくとも等しい請求項４９に記載の装置。
【請求項５２】ＰＮ符号系列で拡散することによって生成されるＰＮチップを伝送信号が含む無線通信システムにおける、受信信号を復調することによって該システムの時間遅延を判定する方法であって、
ＰＮチップレートよりも速いレートで、前記伝送信号をサンプリングし、信号サンプル値を得るステップと、
前記信号サンプル値の系列を記憶するステップと、
前記ＰＮ符号系列のローカル・レプリカを生成するステップと、
前記記憶された信号サンプル値の系列を、前記ＰＮチップレートより速いクロックレートで、連続した前記ローカル・レプリカと相関付けし、連続した相関値を得るステップと、
最大相関値を求めることによって前記時間遅延を判定するステップと、
を含む無線通信システムの時間遅延を求める方法。
【請求項５３】前記連続したローカル・レプリカのうち第１のローカル・レプリカが、最小の予測された時間遅延以下の時間遅延に適用可能なＰＮ符号系列を含み、
それぞれの連続するローカル・レプリカが、１ビットずつ遅延されるようにした請求項５２に記載の方法。
【請求項５４】それぞれのローカル・レプリカが、前記記憶された信号サンプル値の系列における信号サンプル値の数に等しいビット長を持つようにした請求項５３に記載の方法。
【請求項５５】前記信号サンプル値の系列が、信号サンプル対の和を含むようにした請求項５２に記載の方法。
【請求項５６】前記信号サンプル値の系列が、第１の信号サンプルから始まる信号サンプル対の和と、第２の信号サンプルから始まる信号サンプル対の和とを含むようにした請求項５２に記載の方法。