【事件の表示】
　平成　９年特許願第３２８０２１号「割込み処理装置及び処理方法」拒絶査定に対する審判事件［平成１０年　８月　７日出願公開、特開平１０−２０７７１８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成９年１１月２８日（パリ条約による優先権主張１９９７年１月１６日、大韓民国）の出願であって、その請求項１に係る発明は、平成１１年２月２３日付けの手続補正により補正された明細書の特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）　なお、平成１１年９月８日付けの手続補正は却下された。
　
「マイクロコンピューターにおける割込み処理装置において、
　割込みを要求するソースからの信号に基づいて連続する所定の数のパルスからなる割込み要求信号を発生する複数個の割込み要求信号発生部と、
　前記割込み要求信号発生部で発生した割込み要求信号をカウントする複数個の要求信号カウンタ部と、
　予め与えられている値と前記要求信号カウンタ部でのカウント値とを比較し、一致した場合に信号を送り、一致しなかった場合には出力しない複数個の比較レジスタ部と
　複数個の前記信号について、ＭＣＵにプログラムされた順に優先順位を決定して割込みを順次行う割込み優先順位決定部と
を備えることを特徴とする割込み処理装置。」
　
２．引用例
　これに対して、原査定の拒絶の理由に引用された、本願出願前である平成２年２月２２日に頒布された「実願昭６３−１０４４０１号（実開平２−２７２３７号）のマイクロフィルム」（以下、「引用刊行物」という。）には、割込み制御回路に関する発明が記載されており、これについて、次の各事項が記載されている。
（１）「第１図は本考案の一実施例のブロック図である。
　第１図に示すように、割込み信号１はエッジ検出回路２に与えられる。割込み信号１は一連の動作に対して割込み要求を指示する信号であり、アクティブレベル（高レベル）を一定期間保持することで、後段の回路に割込み要求信号を伝える。エッジ検出回路２は割込み信号１の立上り及び立下りのエッジを検出し、割込み要求フリップフロップ３をセット又はリセットする。基準クロック信号４は一定周期のパルス状の信号で、計数時のベースとなる。割込み要求フリップフロップ３の出力が高レベルの時のみ、ＡＮＤ回路５を経由して基準クロック信号４がカウンタ６に供給される。カウンタ６はＡＮＤ回路５を介して供給される基準クロック信号４を計数し、計数結果の出力を比較回路８に与える。
　比較回路８の一方の入力には予め設定されたプリセットデータ設定回路７からの比較データが与えられる。なお、プリセットデータ設定回路７はレジスタで構成され、比較データの設定値を変えることにより、基準クロック信号４で計数される計数値を変化できる。比較回路８はカウンタ６の計数値と比較データとを比較し、両者が一致したとき割込み要求信号９を発生する。
　基準クロック信号４の周期をｔ１μｓとし、プリセットデータ設定回路７の比較データの値をＮとし、割込み信号１のアクティブレベル保持時間をｔ２μｓとすると、ｔ２≧ｔ１×Ｎでなければ割込み要求信号９は発生しない。
　リセット信号１０はカウンタ６の計数値をクリアする信号で、エッジ検出回路２で割込み信号１の立ち下がりが検出された場合、カウンタ６を初期値に設定するために入力される。」（第３頁第１２行目乃至第５頁第５行目）
（２）「以上説明したように本考案は、割込み信号を有効な割込みとして受け付ける条件として、アクティブレベルの保持時間を基準クロック信号で計数して判定するが、予め設定した比較データを任意に変えることで判定条件を変えることができる。従って、割込み信号を処理する回路で状況に応じて設定データを変更するだけで、ある期間以上のアクティブレベルを保持した割込み信号のみ受付け、安定した信号にしたがって処理することが可能となる効果がある。」（第６頁第５行目乃至第１４行目）
　
　この記載事項によると、引用刊行物には、
　割込み制御回路において、
　アクティブレベルを一定時間保持する割込み信号の高レベル期間に所定の数の基準クロックを発生するＡＮＤ回路と、
　前記ＡＮＤ回路で発生した所定の数の基準クロックをカウントするカウンタと、
　予め設定された比較データと前記カウンタの計数値とを比較し、一致した場合に割込み要求信号を発生し、一致しなかった場合には割込み要求信号を発生しない比較器と
を備えることを特徴とする割込み制御回路の発明（以下、「引用発明」という。）が記載されていると認められる。
　
３．対比
　本願発明と引用発明とを対比すると、引用発明の「アクティブレベルを一定時間保持する割込み信号」「所定の数の基準クロック」「ＡＮＤ回路」「カウンタ」「比較器」は、それぞれ、本願発明の「割込みを要求するソースからの信号」「連続する所定の数のパルスからなる割込み要求信号」「割込み要求信号発生部」「要求信号カウンタ部」「比較レジスタ部」に相当し、また、本願発明の「割込みを要求するソースからの信号に基づいて連続する所定のパルスからなる割込み要求信号を発生する」は、発明の詳細な説明の欄を参酌することにより、割込みを要求するソースからの信号が入力されると、所定の数の連続したパルスからなる割込み要求信号を発生するという意味に解されるが、引用発明も、アクティブレベルを一定時間保持する割込み信号が入力されると、所定の数の連続したパルスからなる信号を発生する点では同じであるから、本願発明と引用発明とは、どちらも、
（ア）割込みを要求するソースからの信号に基づいて連続する所定の数のパルスからなる割込み要求信号を発生する割込み要求信号発生部と、
（イ）前記割込み要求信号発生部で発生した割込み要求信号をカウントする要求信号カウンタ部と、
（ウ）予め与えられている値と前記要求信号カウンタ部でのカウント値とを比較し、一致した場合に信号を送り、一致しなかった場合には出力しない比較レジスタ部
を備えている点で一致し、次の点で相違する。
　相違点：
　本願発明は、割込み要求信号発生部、カウンタ部、比較レジスタ部を、それぞれ、複数個備え、複数個の比較レジスタ部からの複数個の信号について、ＭＣＵにプログラムされた順に優先順位を決定して割込みを順次行う割込み優先順位決定部を備えているのに対して、引用発明は、割込み要求信号発生部、カウンタ部、比較レジスタを１つずつ備えているだけで、そのような割込み優先順位決定部を備えていない点
　なお、本願発明は、マイクロコンピュータにおける割込み処理装置であるのに対して、引用発明は、割込み制御回路である点でも相違するが、引用発明の割込み制御回路から出力される割込み要求信号がマイクロコンピュータにより受け付けられ割込み処理が行われることが自明であることを考慮すると、この点は実質的な差異とはならない。
　
４．当審の判断
　マイクロコンピュータにおいて、割込みを要求するソースは通常複数個であり、また、その割込み処理装置において、割込み要求信号発生部、カウンタ部、比較レジスタ部を、それぞれ、複数個備えるようにする点に格別な困難はない。更に、マイクロコンピュータにプログラムされた順に優先順位を決定して割込みを順次行う割込み優先順位決定部を備えるのは周知技術（特開平７−１０５１７５号公報）であるから、該周知技術を割込みを要求するソースが複数個ある場合の引用発明に適用して、割込み要求信号発生部、カウンタ部、比較レジスタ部を、それぞれ、複数個備えるようにすると共に、複数個の比較レジスタ部からの複数個の信号について、ＭＣＵにプログラムされた順に優先順位を決定して割込みを順次行う割込み優先順位決定部を備えるように引用発明を変更することは、当業者ならば容易に想到し得るものである。
　
５．むすび
　したがって、本願発明は、引用発明に基いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。