【事件の表示】
　平成　３年特許願第　２６０２２号「薄膜トランジスタの製造方法」拒絶査定に対する審判事件〔平成　４年　９月２１日出願公開、特開平　４−２６４７７２、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成３年２月２０日の出願であって、原審において平成１１年８月２４日付けで拒絶理由が通知され、その理由により平成１２年１月１４日付けで拒絶されたものである。そして、その請求項１に係る発明（以下「本願発明」という）は、平成１２年３月２７日付け手続補正書及び平成１４年１月２８日付け手続補正書で補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
「【請求項１】　基板上にソース・ドレイン・チャネルとなる珪素層を形成し、前記珪素層上にゲート絶縁膜となる第１絶縁膜を形成し、前記第１絶縁膜上にゲート電極を形成し、前記珪素層に選択的に不純物を導入してソース・ドレインを形成し、前記珪素層上の前記第１絶縁膜に第１コンタクトホールを形成し、前記第１絶縁膜及び前記第１コンタクトホール及び前記ゲート電極上に前記第1絶縁膜よりもエッチング速度が速い第２絶縁膜を形成し、前記珪素層及び前記ゲート電極から引き出し配線を形成するために、前記第１コンタクトホール上の前記第２絶縁膜に第２コンタクトホールを形成するとともに前記ゲート電極上の前記第２絶縁膜に第３コンタクトホールを形成する工程を有し、前記第２コンタクトホールは前記第１コンタクトホールの内側に形成するように前記第１コンタクトホールの大きさは前記第2コンタクトホールよりも１〜２μｍ大きいことを特徴とする薄膜トランジスタの製造方法。」
  
２．刊行物記載の発明
ア．原査定の拒絶理由に引用された刊行物１（特開昭６２−２１９９６１号公報）は、薄膜型ＭＯＳ構造半導体装置の製造法に関するものであり、第１図ａ〜ｊと共に以下の点が記載されている。
  「第１図に示す絶縁基板（石英製）１の上に、ＣＶＤ法によりポリシリコン膜２と2000Å堆積した。次に、フオトリソグラフイ技術を用いてポリシリコン膜の素子形成領域以外をＣＣｌ２Ｆ２を用いたプラズマエツチングで除去し、第１図ｂに示すポリシリコンのアイランド２’構造を形成した。600℃の酸素雰囲気中でレジストを灰化除去した後、再度この表面に第２のポリシリコン２”をＣＶＤ法により約800Åに厚さに堆積した（第１図ｃ） 。次に、900℃60分のウエット 熱酸化法でこの第２のポリシリコン膜２”を完全に酸化してＳｉＯ２層９に変えると、素子を形成するポリシリコンアイランド２’が熱酸化膜で分離された素子間分離構造が第１図ｄに示した如く形成される。ポリシリコンアイランド間 のＳｉＯ２９の厚さは約1500Åである。この熱酸化工程では、超過に対して、即ち第１のポリシリコン膜２’まで酸化が進行しても支障はなく、素子間分離工程における条件の許容範囲が広く、再現性の高いプロセスである。
　この実施例では、この後、ポリシリコンアイランド２’上 のＳｉＯ２を通常のポジレジストによるフオトリングラフイ技術を用いて、フオトレジスト８でマスクし、緩衝弗酸溶液でエツチング除去し、第４図ｅ，ｆに示した構造とし、続いて900℃20分のウエツト 熱酸化法で1000Åのゲート酸化膜３を形成した。（第１図ｇ）。
　以後、通常のプロセス通りに、ゲート電極材４としてポリシリコンを堆積し、パターニング後ソース ，ドレーン10をイオン注入法で形成し（第１図ｈ，ｉ）、続いてスパツタＳｉＯ２で層間絶縁膜１１を堆積し、スルーホールを介してＡｌ電極12で接続し、最終的に第３図ｊに示す構造の、薄膜型ＭＯＳ構造半導体装置を完成した。」（第３頁左下欄１４行〜第４頁左上欄第７行）
　また、第１図は薄膜型ＭＯＳ構造半導体装置の製造法を示す工程図であって第１図ｊは特にその工程の最終状態を表しており、ソース、ドレーン上に形成されたスルーホールはゲート酸化膜３及び層間絶縁膜１１を貫いて形成され、ゲート電極４上に形成されたスルーホールは層間絶縁膜１１のみを貫いて形成されることが記載されている。
　以上まとめると、刊行物１には「絶縁基板１上にソース・ドレイン・チャネルとなるポリシリコンアイランド２’を形成し、前記ポリシリコンアイランド２’上にウエット熱酸化法でゲート酸化膜３を形成し、前記ゲート酸化膜３上にゲート電極材としてポリシリコンを堆積しパターニングしてゲート電極４を形成し、前記ポリシリコンアイランド２’にイオン注入法でソース ，ドレーン１０を形成し、前記ゲート酸化膜３及び前記ゲート電極４上にスパツタＳｉＯ２で層間絶縁膜１１を堆積し、前記ポリシリコンアイランド２’及び前記ゲート電極に接続するＡｌ電極１２を形成するために、前記ソース，ドレーン上の前記ゲート酸化膜３及び前記層間絶縁膜１１にスルーホールを形成するとともに前記ゲート電極上の前記層間絶縁膜１１にスルーホールを形成する工程を有する薄膜型ＭＯＳ構造半導体装置の製造方法」が記載されているものと認められる。
　
イ．拒絶査定の理由に引用された刊行物２（特開昭５２−０５２５７７号公報）は、複数個のＭＯＳ型電界効果トランジスタからなる集積回路の製造方法に関するものであり、「ＰＳＧ膜７のエッチ速度が速く、ゲート酸化膜３のエッチ速度が遅いため、ソースおよびドレーンに対し完全にコンタクトを得るようエッチを行うと、ＰＳＧ膜のサイドエッチが進んで所定の大きさよりも３〜４倍の穴があいてしまう」（第２ページ左上欄第１０〜１５行）という従来技術の欠点を除くために「ＰＳＧ膜堆積前に該コンタクト穴を形成すべきソースおよびドレーン領域上の酸化膜を写真蝕刻法等により部分的に除き、しかる後ＰＳＧ層を堆積し、改めてコンタクト穴を形成することにより、コンタクト穴形状を良好にするばかりでなく、コンタクト穴の位置をも正確に決めることを可能にする手段を提供する」（第２ページ右上欄第５〜１１行）ものであり、詳細には第４図〜第６図と共に以下の点が記載されている。
  「以下本発明を実施例に基づき詳細に説明する。第４図はP型（１００）面１０Ωｃｍのシリコン基板１１を１１００℃で４時間ウエツト酸化し、厚さ１．２μmの厚い酸化膜１２を成長させ、写真蝕刻法によりMOSFETを形成すべき部分の該厚い酸化膜１２を取り除き、該部分に１１００℃ドライ酸素中でゲートとなるべき１２００Åの薄い酸化膜１３を形成し、さらに写真蝕刻法により該薄い酸化膜１３の、コンタクトを形成すべき位置にある部分１９を取り除いた状態である。この時に形成されるコンタクト穴となるべき領域は、わずか１２００Åの厚さの薄い酸化膜上に形成されるため、パターンの大きさを制御し、またその形状を制御することが容易である。・・・。
　第５図はこのように形成した試料に、モノシラン（ＳｉＨ４）の熱分解を用いたCVD法によつてポリシリコン層１４を５０００Åの厚さに堆積し、イオン打込み法を用いてソース１５、ドレーン１６を形成し、さらにＰＳＧ膜１７をＣＶＤ法により８０００Åの厚さに堆積した状態である。・・・。   
　該薄い酸化膜を部分的に除去して形成したコンタクト穴となるべき部分の接合深さが大きくなつているのは、該薄い酸化膜１３によるイオンの阻止効果がないためである。この接合深さの差異は、該薄い酸化膜厚と同じ程度であり、素子特性には全く影響をおよぼさない。第６図は該ＰＳＧ膜１７にコンタクト穴を写真蝕刻法によつて形成し、アルミニウム配線１８を行つた状態である。前述の如く、該ＰＳＧ膜１７と薄い酸化膜１３のエツチ速度は６：１であるため、２回目に形成したコンタクト穴が最初に形成したコンタクト穴と少しずれても、該薄い酸化膜１３はエツチされないため、１回目に形成した部分との共通部分だけに最終的なコンタクト穴が形成される。したがつて従来技術で問題となる、コンタクト穴の大きさの制御、形状の制御は完全に行うことができる。」（第２頁右上欄第１２行〜第３頁左上欄第７行）
  以上まとめると刊行物２には、「シリコン基板上にゲート絶縁膜となる薄い酸化膜１３を形成し、前記薄い酸化膜１３のコンタクトを形成すべき位置にある部分１９を取り除き、ゲート電極を形成し、イオン打ち込み法を用いてソース１５、ドレーン１６を形成し、前記薄い酸化膜１３よりもエッチング速度が速いＰＳＧ膜１７を形成し、前記ソース、ドレイン及びゲート電極に接続するアルミニウム配線１８を形成するために前記ＰＳＧ膜１７にコンタクト穴を形成する工程を有するＭＯＳＦＥＴの製造方法」であって、前記コンタクト穴の大きさ及び形状を良好にすることのできる発明が記載されている。
　また、コンタクト穴の大きさについて次のように記載されている。
「また薄い酸化膜に形成するコンタクト穴の大きさは必ずしも２回目に形成するコンタクト穴の大きさと同一である必要はない。」（第３頁左上欄１１〜１３行）
　
４．本願発明と刊行物記載の発明との対比・判断
　本願発明と刊行物１記載の発明とを対比すると、刊行物１に記載された「絶縁基板」「ポリシリコンアイランド２’」、「ゲート酸化膜３」、「Ａｌ電極１２」、「スルーホール」、「薄膜型ＭＯＳ構造半導体装置」はそれぞれ本願発明の「基板」、「ソース・ドレイン・チャネルとなる珪素層」、「第１絶縁膜」、「引き出し配線」、「コンタクトホール」、「薄膜トランジスタ」に相当している。 また、一般に堆積酸化シリコン膜は熱酸化シリコン膜よりもエッチング速度が速く、刊行物１記載の発明においても層間絶縁膜１１はゲート酸化膜３よりもエッチング速度が速いものと認められるので、刊行物１記載の発明における「層間絶縁膜１１」は本願発明の「第２絶縁膜」に相当している。また、刊行物１に記載された「前記ポリシリコンアイランド２’にイオン注入法でソース ，ドレーン１０を形成」する工程は本願発明の「珪素層に選択的に不純物を導入してソース・ドレインを形成」する工程に相当している。
　したがって、本願発明と刊行物１記載の発明とは、
「基板上にソース・ドレイン・チャネルとなる珪素層を形成し、前記珪素層上にゲート絶縁膜となる第１絶縁膜を形成し、前記第１絶縁膜上にゲート電極を形成し、前記珪素層に選択的に不純物を導入してソース・ドレインを形成し、前記第１絶縁膜及び前記ゲート電極上に前記第1絶縁膜よりもエッチング速度が速い第２絶縁膜を形成し、前記珪素層及び前記ゲート電極から引き出し配線を形成するために、前記第２絶縁膜にコンタクトホールを形成するとともに前記ゲート電極上の前記第２絶縁膜にコンタクトホールを形成する工程を有する薄膜トランジスタの製造方法」の点、
で一致し、
１）本願発明では、珪素層に選択的に不純物を導入してソース・ドレインを形成した後に、前記珪素層上の第１絶縁膜に第１コンタクトホールを形成し、第２絶縁膜を形成し、前記第１コンタクトホール上の前記第２絶縁膜に第２コンタクトホールを形成するとともに前記ゲート電極上の前記第２絶縁膜に第３コンタクトホールを形成する工程を有しているのに対し、刊行物１記載の発明では、イオン注入法でソース ，ドレーン１０を形成した後に、層間絶縁膜１１を堆積し、前記ソース，ドレーン上の前記ゲート酸化膜３及び前記層間絶縁膜１１にスルーホールを形成するとともに前記ゲート電極上の前記層間絶縁膜１１にスルーホールを形成している点（以下「相違点１」という）、及び、
２）本願発明では、前記第２コンタクトホールは前記第１コンタクトホールの内側に形成するように前記第１コンタクトホールの大きさは前記第２コンタクトホールよりも１〜２μｍ大きく形成されているのに対し、刊行物１記載の発明では、層間絶縁膜１１及びゲート絶縁膜３のそれぞれに形成されたスルーホールの大きさについては特に記載されていない点（以下「相違点２」という）、
で相違している。
　
　まず、相違点１について検討する。
　刊行物２には、第１絶縁膜（薄い酸化膜１３）に第１コンタクトホール（部分１９）を形成し、第２絶縁膜（ＰＳＧ膜１７）を形成し、前記第１コンタクトホール上の前記第２絶縁膜に第２コンタクトホール（コンタクト穴）を形成するとともに前記ゲート電極上の前記第２絶縁膜に第３コンタクトホール（コンタクト穴）を形成する工程について記載されている。しかしながら、上記第１コンタクトホール（部分１９）の形成は、ソース１５、ドレーン１６の形成に先立って行われており、刊行物２には、第１コンタクトホールの形成をソース、ドレーンの形成後に行う点について記載も示唆もない。
　この点について更に詳細に説明すれば次のとおりである。
　まず、発明の詳細な説明の欄には、「該部分に１１００℃ドライ酸素中でゲートとなるべき１２００Åの薄い酸化膜１３を形成し、さらに写真蝕刻法により該薄い酸化膜１３の、コンタクトを形成すべき位置にある部分１９を取り除い」（第２頁右上欄第１７行〜第２頁左下欄第１行）た後で「モノシラン（ＳｉＨ４）の熱分解を用いたCVD法によつてポリシリコン層14を５０００Åの厚さに堆積し、イオン打込み法を用いてソース１５、ドレーン１６を形成」（第２頁右下欄第２行〜第６行）することが記載されている。
　また、特許請求の範囲には「ソースおよびドレーンとなる領域上の一部に、配線とのコンタクト穴を形成する工程」と記載されており、「ソースおよびドレーンとなる領域」とはソースおよびドレーン領域が後に形成されるがまだ形成されていない領域という意味であるから、コンタクト穴の形成工程はソースおよびドレーン領域の形成工程の前に行われることが示唆されている。
　また、刊行物２の第２頁右下欄第１２〜１７行には「該薄い酸化膜を部分的に除去して形成したコンタクト穴となるべき部分の接合深さが大きくなっているのは、該薄い酸化膜１３によるイオンの阻止効果がないためである。この接合深さの差異は、該薄い酸化膜厚と同じ程度であり、素子特性には全く影響を及ぼさない。」と記載されている。もし刊行物２に上記接合深さの差異を生じさせない点についての示唆があるのならば、ソース・ドレーン領域形成のための不純物導入工程は薄い酸化膜１３にコンタクト穴が形成されていない時点で行われねばならないので、コンタクト穴の形成工程の順番を変更することによって、ソース・ドレーン領域形成工程後に薄い酸化膜１３にコンタクト穴を形成するようにすることは当業者にとっては容易に想到し得ることであろう。しかしながら、刊行物２にはソース・ドレーン領域の接合深さの差異を生じさせない必要があることを示唆する記載は一切ないので、この点から検討しても、イオン打込みによってソース・ドレーン領域を形成する工程の後に薄い酸化膜１３にコンタクト穴を形成するようにコンタクト穴の形成工程の順番を変更する点については示唆されているとは言えないのである。
　
　しかも、刊行物２に記載の発明はシリコン基板上に形成されたＭＯＳＦＥＴの製造方法に関する発明であるのに対して、刊行物１に記載の発明は薄膜トランジスタの製造方法に関する発明であるから、刊行物１記載の発明と刊行物２に記載の発明は発明の属する技術分野も相違している。
　したがって、刊行物２に記載の発明を刊行物１に記載の発明に適用することが当業者にとって容易になし得たことであるとは言えない。
　
　以上のとおりであるから、刊行物１及び刊行物２に記載の発明に基づいて、珪素層に選択的に不純物を導入してソース・ドレインを形成した後に、前記珪素層上の第１絶縁膜に第１コンタクトホールを形成し、第２絶縁膜を形成し、前記第１コンタクトホール上の前記第２絶縁膜に第２コンタクトホールを形成するとともに前記ゲート電極上の前記第２絶縁膜に第３コンタクトホールを形成する工程を有する薄膜トランジスタの製造方法を想到することはたとえ当業者といえども容易になし得たことであるとは言えない。
　
　したがって、相違点２について検討するまでもなく、たとえ当業者といえども本願発明は刊行物１及び刊行物２に記載の発明に基づいて容易に発明をすることができたものではない。
　
５．結び
　ゆえに、本願発明は、原査定の拒絶理由によって拒絶すべきものとすることはできない。
　また、他に本願発明を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。