【事件の表示】
　平成　５年特許願第　２６６４８号「電子システムのシミュレーション」において、平成１３年　３月　９日付けでした手続補正に対してされた補正の却下の決定に対する審判事件について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　
　本願発明は、平成５年２月１６日の出願（パリ条約による優先権主張１９９２年２月１９日、英国）の出願であって、平成１３年３月９日付け手続補正書が提出されたところ、平成１３年４月２５日に上記手続補正について補正の却下がなされた。
　
　
　
２．原決定の理由
　
　上記補正の却下（以下、「原決定」という。）の理由は次のとおりである。
　
「（１）　補正後の請求項１には「上記低レベルの記述の信号周波数及び信号レベルへの従属性の少なくとも一部分を定義するパラメタを、上記低レベルの記述から抽出する」及び「上記機能ブロックの各々の高レベルすなわちブロックダイアグラムレベルのマクロモデルを、上記抽出されたパラメタから創造する」と記載されるが、これによれば、低レベルの記述から抽出されたパラメタから高レベルすなわちブロックダイアグラムレベルのマクロモデルを創造するものと認められる。
　一方、当初明細書又は図面には、低レベルの記述から抽出されたパラメタから高レベルすなわちブロックダイアグラムレベルのマクロモデルを創造することは記載されておらず（高レベルマクロモデルのパラメタを低レベル記述から抽出することは記載されているものの、これは高レベルマクロモデルのパラメタに関するものであって、高レベルマクロモデルそのものに関するものではない。むしろ、出願当初の請求項１，９，１３によると、高レベルマクロモデルはそのパラメタとは別個に用意されていると考えられる。）、かつ、当初明細書又は図面の記載からみて自明のこととも認められないので、この補正は、明細書の要旨を変更するものと認める。
　
（２）　補正後の請求項１には
「（２）上記予め定められた値と上記モニターされた出力信号との更に密接なマッチングが達成されるように、上記低レベルの記述を修正するサブステップ；
　（３）上記中央処理ユニットを用いて、上記低レベルの記述から修正されたパラメタを抽出して、上記記憶されたパラメタをこの修正されたパラメタで置き換えるサブステップ；
　（４）上記中央処理ユニットを用いて、上記修正されて記憶されたパラメタから高レベルのマクロモデルを創造するサブステップ；
　（５）モニターされた出力信号が上記予め定められた値と密接にマッチングするに至るまで、上記ステップｅ）からステップｊ）までを繰り返すサブステップ；」
と記載されているが、これによると、修正された低レベルの記述から抽出されたパラメタからマクロモデルを創造するものと認められる。
　一方、当初明細書又は図面には、修正された低レベルの記述から抽出されたパラメタからマクロモデルを創造することは記載されておらず、かつ、当初明細書又は図面の記載からみて自明のこととも認められないので、この補正は、明細書の要旨を変更するものと認める。
　
（３）　（１）、（２）と同様の理由により、請求項１４における補正も明細書の要旨を変更するものと認める。
　
　以上のとおり、平成１３年３月９日付け手続補正書による補正は、明細書の要旨を変更するものと認められ、特許法第５３条第１項の規定により、上記結論の通り決定する。」　
　
　
３．出願人の主張の概要
　
　これに対して、出願人は以下のように主張している。
　
「（１）本明細書の内容は可成り難解なものであるので、判り易く言うと、
　「高レベルマクロモデル」とは、「ブロックダイダイアグラムのレベル」を意味する。
　原明細書第２１頁段落〔００４０〕〔００４１〕の記載で判るように、「高レベルマクロモデル」とは、ゼロＩＦ受信機の最初の数個の機能ブロックを表わしている。ここで言うブロックとは、上の段落〔００４１〕中に数字番号を付して説明した各機能ブロックを意味します。これらの機能ブロックは直線性又は非直線性である。明細書に記載の如く、各ファンクションブロックに関するデータは、ブロックの高レベルマクロモデルのシュミレーションに先立って、例えば作表（タビュラー；ｔａｂｕｌａｒ）データとして蓄積する。
　直線特性の構成素子を有するブロック及びこれと等価のモデルでは、例えば、作表したアドミッタンスマトリクスの形態で記憶する。
　一方非直線特性の機能ブロックでは、例えば作表形態で記憶されたデータを低レベルよりプレ処理演算で計算を行うか、詳細な回路レイアウトで計算を行う。
　ここで言う低レベルとは各構成素子のレベルを意味する。高レベルマクロモデルでシュミレートするときは、蓄積データを用いて、各機能ブロックの特徴（ｂｅｈａｖｉｏｕｒ）を決定し、これには近接ブロックとの相互作用をも含む。
　このような演算操作は、原明細書、とくに特許請求の範囲に詳細規定されており、その内容は充分に読み取れるもので、訂正特許請求の範囲は決して要旨を変更するものではない。
　
（２）高レベル、すなわち各構成ブロック毎の動作は、低レベルすなわち各構成素子の動作の積み上げよりなっており、逆に高レベルすなわち構成ブロック毎の特性は低レベルすなわちその構成素子個々の動作の積み上げより成るものであって見れば、本訂正特許請求の範囲の各特徴は原特許請求の範囲及び明細書に的確に記載されているものであって決して新規事項を追加したことには該当しない。
　本発明は、コンピュータの処理の迅速化と、アナログ化して集積した回路のシュミレーションをより正確に行う目的のものであって、訂正した請求項の何れもが原明細書の要旨にすべて含まれているものである。
　
（３）審査官の（３）の理由も上と同様の理由で不当である。」　
　
　
　
４．当審の判断
　
　原決定の（２）の理由について、以下で検討する。
　
（ア）　平成１３年４月２５日付けで提出された手続補正書において、請求人は、特許請求の範囲の請求項１を次のとおり補正した。
　
「【請求項１】　相互に連結している機能ブロックを有する電子システムをシミュレートする方法において、該方法は次の諸ステップ、すなわち：
ａ）上記機能ブロックの各々の低レベルすなわちコンポネントレベルの記述に関するデータをデジタルコンピュータに入力するステップ；
ｂ）上記デジタルコンピュータにアクセス可能な中央処理ユニットを用いて、上記低レベルの記述の信号周波数及び信号レベルへの従属性の少なくとも一部分を定義するパラメタを、上記低レベルの記述から抽出するステップ；
ｃ）上記抽出されたパラメタを、上記デジタルコンピュータにアクセス可能なメモリデバイスに記憶するステップ；
ｄ）上記中央処理ユニットを用いて、上記機能ブロックの各々の高レベルすなわちブロックダイアグラムレベルのマクロモデルを、上記抽出されたパラメタから創造するステップ；
ｅ）上記中央処理ユニットを用いて、上記高レベルのマクロモデルを相互接続するステップ；
ｆ）上記相互接続された高レベルのマクロモデルに入力信号を与えるステップ；
ｇ）該入力信号に応じて、上記中央処理ユニットを用いて、上記相互接続された高レベルのマクロモデルの出力信号を計算するステップであって、この計算には各高レベルのマクロモデルとそれに隣接する高レベルのマクロモデルとの相互作用の影響を計算することを含むステップ；
ｈ）上記相互接続された高レベルのマクロモデルの出力信号をモニターするステップ；
ｉ）該モニターされた出力信号を、上記電子システムの期待されるパフォーマンスを表す予め定められた値と比較するステップ；及び
ｊ）もし上記モニターされた出力信号が上記予め定められた値と密接にマッチングしないならば、
　（１）上記中央処理ユニットを用いて、上記記憶されたパラメタを上記メモリデバイスから抽出するサブステップ；
　（２）上記予め定められた値と上記モニターされた出力信号との更に密接なマッチングが達成されるように、上記低レベルの記述を修正するサブステップ；
　（３）上記中央処理ユニットを用いて、上記低レベルの記述から修正されたパラメタを抽出して、上記記憶されたパラメタをこの修正されたパラメタで置き換えるサブステップ；
　（４）上記中央処理ユニットを用いて、上記修正されて記憶されたパラメタから高レベルのマクロモデルを創造するサブステップ；
　（５）モニターされた出力信号が上記予め定められた値と密接にマッチングするに至るまで、上記ステップｅ）からステップｊ）までを繰り返すサブステップ；
の各サブステップを実行するステップ；
を有して成ることを特徴とする電子システムをシミュレートする方法。」
　
　
（イ）　本願の出願当初の明細書にある記載における、原決定の（２）の理由に係る補正事項に関連した事項は、以下の記載である。
　
（Ａ）「システムが予想通りに行動しているか否かを判断するためにブロックの入力及び出力における信号をモニターすること」（【請求項１】の１４行〜１６行、段落【０００５】の１６行〜１８行）
（Ｂ）「─上記電子システムの行動をチェックするために、上記伝播の計算の結果をモニターするステップ」（【請求項９】の１２行〜１３行、段落【００１０】の１２行〜１３行）
（Ｃ）「システムが予想通りに行動しているか否かを判断するためにシステムの出力における信号をモニターすること」（【請求項１３】の１２行〜１４行、段落【００１１】の１１行〜１３行）
（Ｄ）「本発明の目的は、あるクラスのアナログ回路をモデル化して、全体構成機能ブロック＜ｃｏｎｓｔｉｔｕｅｎｔ　ｆｕｎｃｔｉｏｎａｌ　ｂｌｏｃｋｓ＞ の機能モデルを使って達成できる詳細な回路解析にその精度が比肩し、しかも効率もそれに匹敵し得るものとすることである。」（段落【０００４】の１行〜６行）
（Ｆ）「パラメタ抽出は容易に自動化することができ、所与の機能的ブロックに対し該ブロックの設計への変更についてのみ単に繰り返すだけでよい。」（段落【００１２】の１０行〜１３行）
が記載されている。
　
　
（ウ）　補正後の請求項１のｊ）のステップ、特に、該ステップ内の（２）〜（５）サブステップにおける、電子システムが予想通りに行動しているか否かをチェックするためのモニターされた出力信号が、予め定められた値と密接にマッチングしない場合に、予め定められた値とモニターされた出力信号との更に密接なマッチングが達成されるように、マッチングに至るまで、低レベルの記述を修正すると共にマクロモデルを創造して、改めに創造されたマクロモデルのモニター出力信号を予め定められた値と比較するステップを繰り返すことは、上記（Ａ）〜（Ｆ）の記載事項からみて、出願当初の明細書には記載されておらず、また、自明な事項でもない。
　
　なお、請求人の上記主張は、「高レベル、すなわち各構成ブロック毎の動作は、低レベルすなわち各構成素子の動作の積み上げよりなっており、逆に高レベルすなわち構成ブロック毎の特性は低レベルすなわちその構成素子個々の動作の積み上げより成るものであって見れば、本訂正特許請求の範囲の各特徴は原特許請求の範囲及び明細書に的確に記載されている」と主張するものであるが、この主張は、低レベルの記述からマクロモデルを創造する一部分のステップに言及しているにすぎないため、この主張を採用することできない。
　
　
（エ）　よって、原決定の（１）及び（３）の理由を検討するまでもなく、上記平成１３年９月２５日付でした手続補正は、明細書の要旨を変更するものである。
　
　
　
５．むすび
　
　したがって、上記日付でした手続補正は特許法５３条第１項の規定により却下すべきものとした原決定は妥当である。
　
　よって、結論のとおり結審する。