【手続補正書】
【提出日】平成18年2月6日(2006.2.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  半導体装置の製造方法
【特許請求の範囲】
【請求項１】  ボンディングパッドと、前記ボンディングパッド上にボンディングされており、その上面に傾斜面を有するバンプが形成された半導体チップを準備する工程と、
その内部にワイヤが通されたキャピラリを準備する工程と、
前記キャピラリ内部から出したワイヤを、前記キャピラリの先端面と、前記バンプの傾斜面との間に挟んで、前記ワイヤを、屈曲させる工程と、
前記屈曲させる工程の後に、前記ワイヤを切断する工程とを有する半導体装置の製造方法であって、
前記バンプ上に前記ワイヤが入射する側の前記傾斜面が、前記ワイヤを屈曲させる側の傾斜面に比べ高くなる向きに前記ワイヤを形成することを特徴とする半導体装置の製造方法。
【請求項２】  前記ワイヤを屈曲させる工程において、前記キャピラリの中心が、前記バンプの中心から、前記ワイヤの入射方向にずらした状態で、前記ワイヤを屈曲させることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】  前記ワイヤを屈曲させる工程において、前記キャピラリ内部のワイヤと、前記バンプ上に入射するワイヤとの角度が、９０°以下になるように屈曲させることを特徴とする請求項１または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関するものであり、特に半導体チップ上のバンプにワイヤをスティッチボンド技術を用いて接続するものである。
【０００２】
【従来の技術】
半導体装置の小型化、薄型化、メモリ容量の大容量化並びに高機能化に伴い、チップヘのワイヤ配線方式も、逆ワイヤ方式、チップｔｏチップワイヤ方式などが従来から採用されていた。
そしてこれら逆ワイヤ方式及びチップｔｏチップワイヤ方式とも、チップヘのワイヤ接合に関しては、バンプ上にワイヤをスティッチボンドする技術が採用されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−１５５４２号公報
【０００４】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されていたので、バンプ上にスティッチボンド技術を用いてワイヤを接続するループ方式は、第１のボンドから第２のボンドヘの接続は、打上げ形状のループとなる場合が多く、ループの形状を安定させる為に、ループ中央付近に屈曲点を配置することとなるが、この方式ではループ形状が山なりとなり、ループ高さが高く、パッケージからの金線が露出してしまうという問題点があった。
一方、ループ中央付近の屈曲点をなくすと、ループ中央付近の高さのばらつきが大きくなり、上ワイヤと下ワイヤとが接触してしまうという問題点があった。
【０００５】
又、バンプ上にワイヤをスティッチボンドする技術では、バンプ上の狭い領域にスティッチボンドする為に、キャピラリ先端部でワイヤを屈曲することができず、形成されるループは垂れやすくなり、チップエッジと接触してしまうという問題点もあった。
従って、半導体装置の小型化、薄型化、大容量化並びに多機能化を図るために、ワイヤ配線の高集積化が必要となり、バンプ上スティッチ技術を用いたループ形成の高精度制御を達成する必要がある。
【０００６】
この発明は上記のような課題を解決するためになされたものであり、ループ高さを低く抑制し、かつループが垂れることなく、ループ高さのばらつきを低減して、安定し、かつ高精度にループ形成された半導体装置の製造方法を得ることを目的としている。
【０００７】
【課題を解決するための手段】
この発明は、ボンディングパッドと、前記ボンディングパッド上にボンディングされており、その上面に傾斜面を有するバンプが形成された半導体チップを準備する工程と、その内部にワイヤが通されたキャピラリを準備する工程と、前記キャピラリ内部から出したワイヤを、前記キャピラリの先端面と、前記バンプの傾斜面との間に挟んで、前記ワイヤを、屈曲させる工程と、前記屈曲させる工程の後に、前記ワイヤを切断する工程とを有する半導体装置の製造方法であって、前記バンプ上に前記ワイヤが入射する側の前記傾斜面が、前記ワイヤを屈曲させる側の傾斜面に比べ高くなる向きに前記ワイヤを形成することを特徴とする。
【０００８】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施形態を図に基づいて説明する。
図１はこの発明の実施の形態１による半導体装置を示す側面図であり、図において、ダイパッド１上にダイボンド材２を介して半導体チップ３が載置されている。
そして半導体チップ３上に形成された金バンプ４とインナーリード５上に形成された金バンプ６とをワイヤとなる金線７で接続し、全体を半導体封止材８で封止する。
【０００９】
金線７には第一屈曲点Ａ、第二屈曲点Ｂ、第三屈曲点Ｃが形成され、金バンプ４と金バンプ６との水平距離をＬとした場合、金バンプ６と第二屈曲点Ｂとの距離を０．１５×Ｌ、金バンプ６と第三屈曲点Ｃとの距離を０．４×Ｌになるようにそれぞれ形成されている。
更に、金バンプ４と第三屈曲点Ｃ間は同じ高さに形成されており、この高さが金線７のループの最高点となるよう形成されている。
【００１０】
このようにループの屈曲点を、ループ長Ｌに対して相対的に、第二屈曲点Ｂを０．１５×Ｌ、第三屈曲点Ｃを０．４×Ｌの位置に分散配置し、ループ高さ最高部が、金バンプ４上スティッチ点とこの金バンプ４上スティッチ点に隣接する第三屈曲点Ｃになるようループ形状を形成することで、ループが長尺化してもループが垂れることなく、かつ半導体チップ３を基準としたときのループ高さが１００μｍ以下に安定的かつ高精度にループを形成できる。
以上のように本発明によれば、高精度なワイヤ配線が可能になり、高集積ワイヤ配線が達成でき、小型化、薄型化、大容量化並びに多機能化に対応した半導体装置を生産できる。
【００１１】
実施の形態２．
図２は、この発明の実施の形態２による半導体装置の金バンプ４部を示す側面図であり、キャピラリ８内に金線７が通されており、ボンディングパッド９上に金バンプ４が載置されている。
本実施形態においては、スティッチボンディングする際、金バンプ４を利用するものであり、金バンプ４上にキャピラリ８の先端から出た金線７を載せ、更にこの金線７を直角又は鋭角（９０°以下）に屈曲させ、金バンプ４上でスティッチボンディングするものである。これにより、スティッチ部の金線７のループの垂れを抑制できる。
又、このようにすることにより、半導体チップ３のエッジ３ａと金線７との接触を回避することができる。
【００１２】
実施の形態３．
図３〜図６はこの発明の実施の形態３による半導体装置の金バンプ４を示す側面図であり、本実施形態においては、先ず図３に示すように、金バンプ４部の中心４ａからキャピラリ８の中心８ａをワイヤ進入方向にＸだけずらし、キャピラリ８から出た金線７を金バンプ４の突起部に押し当て、金線７を直角又は鋭角に屈曲させる。
そして図４，図５に示すように、キャピラリ８を金バンプ４に押し当て、金線７を金バンプ４に圧接し、図６に示すように、最後に金線７を切断する。
【００１３】
実施の形態４．
図７，図８はこの発明の実施の形態４による半導体装置の金バンプ４部を示す側面図であり、本実施形態は上記実施の形態３によるスティッチボンディングを更に発展させたものである。
図７において、金バンプ４には突起部４ｂが設けられており、この突起部４ｂの段差Ｙは１０μｍ以上に設定されている。
又、金バンプ４の半径Ｒと突起部４ｂの半径との差Ｚは３μｍ以上に設定されている。
【００１４】
そして図８に示すように、キャピラリ８のチャンファー半径をＳとしたとき、金バンプ４の中心４ａからキャピラリ８の中心８ａのワイヤ進入方向ずらし量ＸをＸ＝Ｒ＋Ｓになるように設定する。
このようにして、バンプ突起部４ｂに金線７を押し当て、キャピラリ８を押し込むことにより、金線７を直角又は鋭角に屈曲させ、金線７を切断するようにする。
以上のように構成することにより、半導体チップ３のエッジ３ａと金線７との接触を回避することができる。
【００１５】
実施の形態５．
図９，図１０はこの発明の実施の形態５による半導体装置の金バンプ４部を示す側面図であり、本実施形態においては、図９に示すように、金バンプ４の上面をワイヤ進入方向に対して傾斜させるように構成したものである。
そして図１０に示すように、金バンプ４に金線７を押し当て、キャピラリ８を押し込むことにより、金線７を直角又は鋭角に屈曲させ、金線７を切断するようにする。
以上のように構成することにより、上記実施の形態１〜４に比べ、更に有効に半導体チップ３のエッジ３ａと金線７との接触を回避することができる。
【００１６】
【発明の効果】
この発明によれば、半導体チップ上に形成されたバンプとインナーリード上に形成されたバンプをワイヤにより接続して構成されるものであって、ワイヤには第二屈曲点及び第三屈曲点を形成し、バンプ間の水平距離をＬとしたとき、インナーリード上に形成されたバンプと第二屈曲点及び第三屈曲点との距離をそれぞれ０．１５×Ｌ及び０．４×Ｌとなるよう形成したので、ループが長くなっても垂れることがなく、高精度にワイヤを配線することができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による半導体装置を示す側面図である。
【図２】  この発明の実施の形態２による半導体装置のバンプ部を示す側面図である。
【図３】  この発明の実施の形態３による半導体装置のバンプ部を示す側面図である。
【図４】  この発明の実施の形態３による半導体装置のバンプ部を示す側面図である。
【図５】  この発明の実施の形態３による半導体装置のバンプ部を示す側面図である。
【図６】  この発明の実施の形態３による半導体装置のバンプ部を示す側面図である。
【図７】  この発明の実施の形態４による半導体装置のバンプ部を示す側面図である。
【図８】  この発明の実施の形態４による半導体装置のバンプ部を示す側面図である。
【図９】  この発明の実施の形態５による半導体装置のバンプ部を示す側面図である。
【図１０】この発明の実施の形態５による半導体装置のバンプ部を示す側面図である。
【符号の説明】
３ 半導体チップ、４，６ バンプ、４ｂ 突起部、５ インナーリード、Ｂ第二屈曲点、Ｃ 第三屈曲点。