【手続補正書】
【提出日】平成18年1月17日(2006.1.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  活性化期間が重なる２つのセンスアンプが隣接して配置され、該２つのセンスアンプそれぞれに１対のデータが入力される半導体装置であって、
前記２つのセンスアンプは、
前記１対のデータのうち一方が入力される第１導電型の第１のトランジスタと、
該第１のトランジスタと対をなし、前記１対のデータのうち他方が入力される前記第１導電型の第２のトランジスタとをそれぞれ備え、
前記２つのセンスアンプの前記第１のトランジスタのソース領域同士が、素子分離絶縁部で絶縁され、同一の配線で接続されているか、もしくは、
前記２つのセンスアンプの前記第２のトランジスタのソース領域同士が、素子分離絶縁部で絶縁され、同一の配線で接続されている、半導体装置。
【請求項２】  前記素子分離絶縁部は、シリコン酸化膜により構成され、
前記第１のトランジスタ、前記第２のトランジスタ、および前記素子分離絶縁部の上には、シリコン窒化膜が設けられている、請求項１に記載の半導体装置。
【請求項３】  １つ目の前記センスアンプの前記第１のトランジスタのドレイン領域、前記ソース領域、前記素子分離絶縁部、２つ目の前記センスアンプの前記第１のトランジスタの前記ソース領域、ドレイン領域の順に配列され、前記配列方向と直交する方向に一定の距離をおいて、前記第１のトランジスタの前記配列に対向して、前記１つ目のセンスアンプの前記第２のトランジスタのドレイン領域、前記ソース領域、前記素子分離絶縁部、前記２つ目のセンスアンプの前記第２のトランジスタの前記ソース領域、ドレイン領域の順に配列された、請求項１に記載の半導体装置。
【請求項４】  前記素子分離絶縁部は、シリコン酸化膜により構成され、
前記第１のトランジスタ、前記第２のトランジスタ、および前記素子分離絶縁部の上には、シリコン窒化膜が設けられている、請求項３に記載の半導体装置。
【請求項５】  ２つのセンスアンプが隣接して配置され、該２つのセンスアンプそれぞれに１対のデータが入力される半導体装置であって、
前記２つのセンスアンプは、
前記１対のデータのうち一方が入力される第１導電型の第１トランジスタと、
該第１のトランジスタと対をなし、前記１対のデータのうち他方が入力される前記第１導電型の第２トランジスタとをそれぞれ備え、
１つ目の前記センスアンプの前記第１のトランジスタのソース領域と前記第２のトランジスタのソース領域同士が共有して形成され、
２つ目の前記センスアンプの前記第１のトランジスタのソース領域と前記第２のトランジスタのソース領域同士が共有して形成され、
前記１つ目のセンスアンプの前記第１のトランジスタのドレイン領域、前記共有のソース領域、前記第２のトランジスタのドレイン領域の順に配列され、前記配列方向と直交する方向に一定の距離をおいて、前記１つ目のセンスアンプのドレイン領域およびソース領域の配列に対向して、前記２つ目のセンスアンプの前記第１のトランジスタのドレイン領域、前記共有のソース領域、前記第２のトランジスタのドレイン領域の順に配列された、半導体装置。
【請求項６】  前記１対のトランジスタは、前記半導体基板内に設けられたウェル領域またはチャネルドープ領域の内側の領域に設けられており、
前記配列方向に沿って前記ウェル領域または前記チャネルドープ領域と他の領域との境界が延びている、請求項５に記載の半導体装置。
【請求項７】  前記センスアンプは、クロスカップル型のセンスアンプである、請求項５に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の一の局面の半導体装置は、活性化期間が重なる２つのセンスアンプが隣接して配置され、該２つのセンスアンプそれぞれに１対のデータが入力される半導体装置である。また、２つのセンスアンプは、１対のデータのうち一方が入力される第１導電型の第１のトランジスタと、第１のトランジスタと対をなし、１対のデータのうち他方が入力される第１導電型の第２のトランジスタとをそれぞれ備えている。また、２つのセンスアンプの第１のトランジスタのソース領域同士が、素子分離絶縁部で絶縁され、同一の配線で接続されているか、もしくは、２つセンスアンプの第２トランジスタのソース領域同士が、素子分離絶縁部で絶縁され、同一の配線で接続されている。
また、素子分離絶縁部は、シリコン酸化膜により構成され、第１のトランジスタ、第２のトランジスタ、および素子分離絶縁部の上には、シリコン窒化膜が設けられていることが望ましい。
また、１つ目のセンスアンプの第１のトランジスタのドレイン領域、ソース領域、素子分離絶縁部、２つ目のセンスアンプの第１のトランジスタのソース領域、ドレイン領域の順に配列され、配列方向と直交する方向に一定の距離をおいて、第１のトランジスタの配列に対向して、１つ目のセンスアンプの第１のトランジスタのドレイン領域、ソース領域、素子分離絶縁部、２つ目のセンスアンプの第２のトランジスタのソース領域、ドレイン領域の順に配列されていることが望ましい。
また、素子分離絶縁部は、シリコン酸化膜により構成され、第１のトランジスタ、第２のトランジスタ、および素子分離絶縁部の上には、シリコン窒化膜が設けられていることが望ましい。
また、本発明の第２の局面の半導体装置は、２つのセンスアンプが隣接して配置され、２つのセンスアンプそれぞれに１対のデータが入力される半導体装置である。２つのセンスアンプは、１対のデータのうち一方が入力される第１導電型の第１トランジスタと、第１のトランジスタと対をなし、１対のデータのうち他方が入力される第１導電型の第２トランジスタとをそれぞれ備えている。１つ目のセンスアンプの第１のトランジスタのソース領域と第２のトランジスタのソース領域同士が共有して形成されている。また、２つ目のセンスアンプの第１のトランジスタのソース領域と第２のトランジスタのソース領域同士が共有して形成されている。１つ目のセンスアンプの第１のトランジスタのドレイン領域、共有のソース領域、第２のトランジスタのドレイン領域の順に配列され、配列方向と直交する方向に一定の距離をおいて、１つ目のセンスアンプのドレイン領域およびソース領域の配列に対向して、２つ目のセンスアンプの第１のトランジスタのドレイン領域、共有のソース領域、第２のトランジスタのドレイン領域の順に配列されている。
また、１対のトランジスタは、半導体基板内に設けられたウェル領域またはチャネルドープ領域の内側の領域に設けられており、配列方向に沿ってウェル領域またはチャネルドープ領域と他の領域との境界が延びていることが望ましい。
また、センスアンプは、クロスカップル型のセンスアンプであることが望ましい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】