【事件の表示】
　平成　３年特許願第１０４５８４号「プロセッサのダイレクトメモリアクセス制御装置」拒絶査定に対する審判事件［平成　４年１１月２０日出願公開、特開平　４−３３３９５１］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　本願は、平成３年５月１０日の出願であって、その請求項１に係る発明は、平成３年６月１９日付け手続補正書、平成９年５月９日付け手続補正書、平成１０年９月２８日付け手続補正書及び平成１３年５月３１日付け手続補正書によって補正された明細書及び図面の記載からみて、その請求項１に記載された次のとおりのもの（以下、「本願発明」という）である。
「転送元メモリから転送先メモリへの画像データのＤＭＡ転送を制御するプロセッサのダイレクトメモリアクセス制御装置において、
　上記転送元メモリに記憶された画像データのうちから上記転送先メモリへＤＭＡ転送すべき２次元画像データをブロック領域として設定するブロック領域設定情報と、上記ブロック領域の２次元画像データからこの２次元画像データの概略画像としてのサンプル画像が得られるように、上記ブロック領域における各画素の位置をスキップするスキップ情報と、上記転送元メモリと上記転送先メモリのアドレスインデックス情報と、上記転送元メモリと上記転送先メモリのアドレス演算結果のアドレス情報とを記憶した記憶手段と、
　上記記憶手段に記憶された上記ブロック領域設定情報と上記スキップ情報と上記アドレスインデックス情報と上記アドレス情報とに基づいて、上記ブロック領域の２次元画像データのうちから前記転送先メモリへＤＭＡ転送すべき画像データのアドレスを演算するアドレス演算手段と、
　上記アドレス演算手段によって演算されたアドレスに基づいて、上記ブロック領域の２次元画像データを上記転送先メモリへＤＭＡ転送するＤＭＡ転送手段と、
　を有することを特徴とするプロセッサのダイレクトメモリアクセス制御装置。」
　
２．引用文献の記載事項
　これに対して、当審の平成１４年４月１９日付け拒絶理由通知書において引用された本願の出願日前に頒布された刊行物である特開昭６２−１１５５６３号公報（以下、「引用文献」という）には、次の技術事項が記載されている。
（ア）「＜技術分野＞
　本発明は、大量の画像データの転送や演算を高速に実行することができるＤＭＡコントローラに関する。」（第１頁左下欄第１８行目−右下欄第１行目）
（イ）「既に、入出力装置←→メモリ間またはメモリ←→メモリ間の高速なデータ転送を目的としたＤＭＡコントローラが各種マイクロプロセッサの周辺ＬＳＩとして開発されている。」（第２頁左上欄第３行目−第７行目）
（ウ）「＜目的＞
　本発明の目的は、前述の従来技術の欠点をなくし、汎用のコンピュータ・バスに接続可能で、しかもコンピュータの１次元アドレス空間に配置された画像メモリに対して２次元的走査による画像データ転送および演算や画像の拡大、縮小等の処理を高速に実行することのできるＤＭＡコントローラを提供することにある。」（第２頁左上欄第１７行目−右上欄第４行目）
（エ）「＜実施例＞
　以下、本発明に係る一実施例を図面を用いて詳細に説明する。第１図は本発明のＤＭＡコントローラの一実施例を示すブロック構成図である。」（第２頁右上欄第５行目−第８行目）
（オ）「第１図の回路においてタイミング・コントローラ６は、アドレス発生器７がアドレスを生成するために必要なタイミング信号を与え、又、アドレス発生器７とバスインターフェース１との同期を取る。尚、アドレス発生器７はレジスタ群８の内容に対応して、２次元的な走査でメモリを順次アクセスするためのアドレス情報を生成する回路である。
　上記レジスタ群８から上記アドレス発生器７に与える２次元走査のためのパラメータとして次のものがある。
　いま、第２図に示すように水平方向の幅Ｘの画面において、対象とする矩形領域Ａの左上すみの開始アドレスをＰ０、水平方向の幅をΔＸ、垂直方向の幅をΔＹとする。一般に、コンピュータの１次元アドレス空間に画像メモリを割り当てる場合、左すみの画素のアドレスを最小とし、ラスタ操作のように水平方向に１画素進むにしたがってアドレスを増加させ、水平１ラインの走査が終われば次にすぐ下のラインの左端の画素から同様にしてアドレスを割り当てて行くが、第２図においても同様のアドレス設定を行う。この場合第２図において、Ｐ０から水平方向にｉ番目、垂直方向にｊ番目の点Ｐ（ｉ，ｊ）のアドレスはＰ０＋ｊ・Ｘ＋ｉ（ただし、０＜＝ｉ＜＝ΔＸ、０＜＝ｊ＜＝ΔＹ）・・・（１）として与えられる。ここで、アドレス発生器７には簡単な演算機能を持たせてあり、あらかじめホストコンピュータからレジスタ群８に書き込まれた上記Ｐ０，Ｘ，ΔＸおよびΔＹ等の情報を用いて演算を行うことで任意の矩形領域を操作するためのアドレス情報を高速に生成する。このアドレス発生器７のブロック図を第３図に示す。第３図において、レジスタ２１および２２には、それぞれ転送元および転送先の矩形領域のアドレス走査の開始アドレスＰ０ＳおよびＰ０Ｄが与えられる。また、レジスタ２３および２４にはそれぞれ転送元および転送先の画面の水平方向の幅ＸＳおよびＸＤが、レジスタ２５および２６にはそれぞれ水平方向への増減アドレス単位ＵＳおよびＵＤが与えられる。マルチプレクサ２７，２８，２９は、アドレス演算が転送元か転送先かによりそれぞれ切換えられる。さらに、マルチプレクサ３０，３１，３５の切換えおよびレジスタ２７，２８への書込み信号を適当に制御すれば、乗算器がなくても（１）式のアドレス演算を行うことができる。この場合、対象とする矩形領域内においては、例えば第４図に示すようなアドレス走査が行われる。
　いま、ＸＳ＝ＸＤと仮定し、ＵＳ＝１，ＵＤ＝２とすれば、転送元および転送先の矩形領域では第５図のようなアドレス走査が行われる。第５図において、Ｏは走査点，・は未走査点，Ｘは非走査点を表している。さらに、レジスタ２４の値を２倍に設定すれば、第６図のようなアドレス走査が行われる。したがって、この条件下で、転送元の矩形領域のアドレス走査の開始アドレスＰ０Ｓは同一のままで、転送先の矩形領域のアドレス走査の開始アドレスを、Ｐ０Ｄ，Ｐ０Ｄ＋１，Ｐ０Ｄ＋ＸＤ，Ｐ０Ｄ＋ＸＤ＋１として矩形領域の転送を行えば、画像の２倍拡大が実現できる。同様の考え方により、画像の３倍，４倍の拡大や、水平方向あるいは垂直方向だけの拡大、さらには縮小なども容易に実現できる。」（第２頁左下欄第１９行目−第３頁右上欄第２０行目）
（カ）「４．図面の簡単な説明
　第１図は本発明に係るＤＭＡコントローラの一実施例のブロック構成図、第２図はメモリの矩形領域内の画素のアドレスを説明するための説明図、第３図はアドレス発生器の一実施例を示すブロック構成図、第４図は２次元的なアドレス走査を説明するための説明図、第５図、第６図は転送元および転送先の矩形領域におけるアドレス走査を説明するための説明図、第７図は全体のシステム構成図を示す。」（第４頁左下欄第２０行目−右下欄第９行目）
　
　以上により、引用文献には、次の発明が記載されている。
「転送元メモリから転送先メモリへの画像データのＤＭＡ転送を制御するプロセッサのＤＭＡコントローラにおいて、
　上記転送元メモリに記憶された画像データのうちから上記転送先メモリへＤＭＡ転送すべき２次元画像データを矩形領域Ａとして設定する開始アドレスＰ０、水平方向幅ΔＸおよび垂直方向幅ΔＹと、上記矩形領域Ａの２次元画像データからこの２次元画像データの縮小画像が得られるように、上記矩形領域Ａのアドレス走査の水平方向への増減アドレス単位ＵＳ，ＵＤと、上記転送元メモリと上記転送先メモリの画面の水平方向の幅ＸＳ，ＸＤと、上記転送元メモリと上記転送先メモリのアドレス演算結果のアドレス情報とを記憶したレジスタ群８（２１，２２，２３，２４，２５，２６，３３，３４，３６）と、
　上記レジスタ群８に記憶された上記開始アドレスＰ０、水平方向幅ΔＸおよび垂直方向幅ΔＹと上記増減アドレス単位ＵＳ，ＵＤと上記画面の水平方向の幅ＸＳ，ＸＤと上記アドレス情報とに基づいて、上記矩形領域Ａの２次元画像データのうちから前記転送先メモリへＤＭＡ転送すべき画像データのアドレスを演算するＡＬＵ３２と、
　上記ＡＬＵ３２によって演算されたアドレスに基づいて、上記矩形領域Ａの２次元画像データを上記転送先メモリへＤＭＡ転送するＤＭＡ転送手段と、
　を有することを特徴とするプロセッサのＤＭＡコントローラ。」
　
３．対比
 　そこで、本願発明と、引用文献に記載された発明とを対比する。
　引用文献に記載の発明おける「ＤＭＡコントローラ」、「矩形領域」、「開始アドレスＰ０、水平方向幅ΔＸおよび垂直方向幅ΔＹ」、「アドレス走査の水平方向への増減アドレス単位ＵＳ，ＵＤ」、「画面の水平方向の幅ＸＳ，ＸＤ」、「レジスタ群８（レジスタ２１，２２，２３，２４，２５，２６，３３，３４，３６）」、「ＡＬＵ３２」は、それぞれ、本願発明の「ダイレクトメモリアクセス制御装置」、「ブロック領域」、「ブロック領域設定情報」、「各画素の位置をスキップするスキップ情報」、「アドレスインデックス情報」、「記憶手段」、「アドレス演算手段」に相当する。
　また、本願発明における「概略画像としてのサンプル画像」と引用文献に記載された発明における「縮小画像」とは、いずれも「概略画像」であるという点では両者は共通する。
　そうすると、請求項１に係る発明と引用文献に記載されたものとは次の一致点及び相違点を有するものである。
（一致点）
「転送元メモリから転送先メモリへの画像データのＤＭＡ転送を制御するプロセッサのダイレクトメモリアクセス制御装置において、
　上記転送元メモリに記憶された画像データのうちから上記転送先メモリへＤＭＡ転送すべき２次元画像データをブロック領域として設定するブロック領域設定情報と、上記ブロック領域の２次元データからこの２次元画像データの概略画像が得られるように、上記ブロック領域における各画素の位置をスキップするスキップ情報と、上記転送元メモリと上記転送先メモリのアドレスインデックス情報と、上記転送元メモリと上記転送先メモリのアドレス演算結果のアドレス情報とを記憶した記憶手段と、
　上記記憶手段に記憶された上記ブロック領域設定情報と上記スキップ情報と上記アドレスインデックス情報と上記アドレス情報とに基づいて、上記ブロック領域の２次元画像データのうちから前記転送先メモリへＤＭＡ転送すべき画像データのアドレスを演算するアドレス演算手段と、
　上記アドレス演算手段によって演算されたアドレスに基づいて、上記ブロック領域の２次元画像データを上記転送先メモリへＤＭＡ転送するＤＭＡ転送手段と、
　を有することを特徴とするプロセッサのダイレクトメモリアクセス制御装置。」
（相違点）
 　本願発明においては、記憶手段に情報を記憶する際に、２次元画像データの概略画像としてのサンプル画像が得られるようにしているのに対し、引用文献に記載の発明では、縮小画像（概略画像）がサンプル画像かどうかは明記されていない点。
　
  ４．当審の判断
　そこで、上記相違点について検討する。
　引用文献には、上記（オ）の最終段落を参照すると、同様の考え方により、画像の縮小も容易に実現できると記載されているから、当業者が、引用文献に記載された発明において、レジスタ８（記憶手段）に書き込まれる情報ＸＳ，ＸＤ，ＵＳ，ＵＤの値を例えば、ＸＳ＝ＸＤ，ＵＳ＝２，ＵＤ＝１とすることで、２次元画像データの縮小画像（概略画像）としてのサンプル画像が得られるということは容易に理解できるところであって、この点に格別の発明力を要したものとは認められない。
　
５．むすび
　したがって、本願発明は、上記引用文献に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。