【手続補正書】
【提出日】平成18年10月4日(2006.10.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
同一基板上に第１の薄膜トランジスタと第２の薄膜トランジスタとを有する半導体装置であって、
前記第１の薄膜トランジスタは、第１の半導体層と、第１のゲート絶縁膜と、第１のゲート電極とを有し、
前記第２の薄膜トランジスタは、第２の半導体層と、積層された第２のゲート絶縁膜と、第２のゲート電極と、
前記積層された第２のゲート絶縁膜の間に挟まれ、かつ少なくとも前記第２の半導体層のドレイン領域と前記第２のゲート電極との間に配置された第１の補助電極とを有し、
前記第１のゲート絶縁膜は、前記積層された第２のゲート絶縁膜よりも薄いことを特徴とする半導体装置。
【請求項２】
同一基板上に第１の薄膜トランジスタと第２の薄膜トランジスタとを有する半導体装置であって、
前記第１の薄膜トランジスタは、第１の半導体層と、第１のゲート絶縁膜と、第１のゲート電極とを有し、
前記第２の薄膜トランジスタは、第２の半導体層と、積層された第２のゲート絶縁膜と、第２のゲート電極と、
前記積層された第２のゲート絶縁膜の間に挟まれ、かつ前記第２の半導体層中のキャリア濃度を制御する第１の補助電極とを有し、
前記第１のゲート絶縁膜は、前記積層された第２のゲート絶縁膜よりも薄いことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記第１の補助電極、前記第１のゲート電極、及び前記第２のゲート電極は、それぞれ異なる配線に接続されていることを特徴とする半導体装置。
【請求項４】
同一基板上に第１の薄膜トランジスタと第２の薄膜トランジスタとを有する半導体装置であって、
前記第１の薄膜トランジスタは、第１の半導体層と、第１のゲート絶縁膜と、第１のゲート電極とを有し、
前記第２の薄膜トランジスタは、第２の半導体層と、積層された第２のゲート絶縁膜と、第２のゲート電極と、
前記積層された第２のゲート絶縁膜の間に挟まれ、かつ少なくとも前記第２の半導体層のドレイン領域と前記第２のゲート電極との間に配置された第１の補助電極と、
前記積層された第２のゲート絶縁膜上に配置され、かつ前記第２の半導体層の前記ドレイン領域又はソース領域と前記第２のゲート電極との間に配置された湾曲面又は傾斜面を有する第２の補助電極とを有し、
前記第１のゲート絶縁膜は、前記積層された第２のゲート絶縁膜よりも薄いことを特徴とする半導体装置。
【請求項５】
請求項４において、前記第１の補助電極、前記第２のゲート電極、前記第１のゲート電極及び前記第２の補助電極は、それぞれ異なる配線に接続されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記積層された第２のゲート絶縁膜の一つは、前記第１のゲート絶縁膜であることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、前記第１の薄膜トランジスタは、前記第１のゲート電極及び前記第１のゲート絶縁膜を覆う絶縁膜を有し、該絶縁膜上に形成される第３の補助電極を有することを特徴とする半導体装置。
【請求項８】
請求項７において、前記第３の補助電極は湾曲面又は傾斜面を有することを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記第１のゲート絶縁膜は、１〜１００ｎｍであり、前記積層された第２のゲート絶縁膜は、６〜２００ｎｍであることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、前記第１の補助電極は、前記第２のゲート電極と一部重なっていることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、前記第２の半導体層は、低濃度不純物領域を有することを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、前記第１の薄膜トランジスタを機能回路の薄膜トランジスタとして用い、前記第２の薄膜トランジスタを画素領域の薄膜トランジスタ又は駆動回路の薄膜トランジスタとして用いることを特徴とする半導体装置。
【請求項１３】
第１のチャネル形成領域、第１のソース領域、及び第１のドレイン領域を有する第１の半導体層と、
第２のチャネル形成領域、第２のソース領域、第２のドレイン領域、及び前記第２のソース領域又は前記第２のドレイン領域と前記第２のチャネル形成領域との間に形成された第１の領域を有する第２の半導体層と、
前記第１の半導体層及び前記第２の半導体層上に形成された第１の絶縁膜と、
前記第１の絶縁膜を介して前記第２の半導体層上に形成された第１の補助電極と、
前記第１の絶縁膜を介して前記第１の半導体層上に形成された第１のゲート電極と、
前記第１の絶縁膜、前記第１の補助電極、及び前記第１のゲート電極上に形成された第２の絶縁膜と、
前記第２の絶縁膜を介して、前記第２のチャネル形成領域上に形成された第２のゲート電極とを有し、
前記第１の補助電極は、前記第１の絶縁膜を介して前記第１の領域上に形成されていることを特徴とする半導体装置。
【請求項１４】
請求項１３において、前記第１の補助電極、及び前記第１のゲート電極は、それぞれ異なる配線に接続されていることを特徴とする半導体装置。
【請求項１５】
第１のチャネル形成領域、第１のソース領域、及び第１のドレイン領域を有する第１の半導体層と、
第２のチャネル形成領域、第２のソース領域、第２のドレイン領域、及び前記第２のソース領域又は前記第２のドレイン領域と前記第２のチャネル形成領域との間に形成された第１の領域を有する第２の半導体層と、
前記第１の半導体層及び前記第２の半導体層上に形成された第１の絶縁膜と、
前記第１の絶縁膜を介して前記第２の半導体層上に形成された第１の補助電極と、
前記第１の絶縁膜を介して前記第１の半導体層上に形成された第１のゲート電極と、
前記第１の絶縁膜、前記第１の補助電極、及び前記第１のゲート電極上に形成された第２の絶縁膜と、
前記第２の絶縁膜を介して、前記第２の半導体層上に形成された第２のゲート電極と、湾曲面又は傾斜面を有する第２の補助電極とを有し、
前記第１の補助電極は、前記第１の絶縁膜を介して前記第１の領域上に形成されていることを特徴とする半導体装置。
【請求項１６】
第１のチャネル形成領域、第１のソース領域、及び第１のドレイン領域を有する第１の半導体層と、
第２のチャネル形成領域、第２のソース領域、第２のドレイン領域、及び前記第２のソース領域又は前記第２のドレイン領域と前記第２のチャネル形成領域との間に形成された第１の領域を有する第２の半導体層と、
前記第１の半導体層及び前記第２の半導体層上に形成された第１の絶縁膜と、
前記第１の絶縁膜を介して前記第２の半導体層上に形成された第１の補助電極と、
前記第１の絶縁膜を介して前記第１の半導体層上に形成された第１のゲート電極と、
前記第１の絶縁膜、前記第１の補助電極、及び前記第１のゲート電極上に形成された第２の絶縁膜と、
前記第２の絶縁膜を介して、前記第２の半導体層上に形成された第２のゲート電極及び湾曲面又は傾斜面を有する第２の補助電極と、前記第１の半導体層上に形成された湾曲面又は傾斜面を有する第３の補助電極とを有し、
前記第１の補助電極は、前記第１の絶縁膜を介して前記第１の領域上に形成されていることを特徴とする半導体装置。
【請求項１７】
請求項１５又は請求項１６において、前記第１の補助電極、前記第２補助電極、前記第１のゲート電極、及び前記第２のゲート電極は、それぞれ異なる配線に接続されていることを特徴とする半導体装置。
【請求項１８】
請求項１３乃至請求項１７のいずれか一項において、前記第１の絶縁膜の膜厚は、１〜１００ｎｍであり、前記第２の絶縁膜は、５〜１００ｎｍであることを特徴とする半導体装置。
【請求項１９】
請求項１３乃至請求項１８のいずれか一項において、前記第１の補助電極は、前記第２のゲート電極と一部重なっていることを特徴とする半導体装置。
【請求項２０】
請求項１３乃至請求項１９のいずれか一項において、前記第２の半導体層は、低濃度不純物領域を有することを特徴とする半導体装置。
【請求項２１】
請求項１３乃至請求項２０のいずれか一項において、前記第１の領域に、不純物が添加されていることを特徴とする半導体装置。
【請求項２２】
第１の半導体層、第１のゲート電極、第１の絶縁膜、及び第２の絶縁膜を有する第１の薄膜トランジスタと、第２の半導体層、第２のゲート電極、第１の補助電極、前記第１の絶縁膜及び前記第２の絶縁膜を有する第２の薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁表面上に、前記第１の半導体層及び前記第２の半導体層を形成し、
前記第１の半導体層及び前記第２の半導体層上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第１のゲート電極及び第１の補助電極を形成し、
前記第１のゲート電極、前記第１の補助電極、及び前記第１の絶縁膜上に、前記第２の絶縁膜を形成し、
前記第２の絶縁膜上に前記第２のゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項２３】
請求項２２において、前記第１の補助電極、前記第２のゲート電極、及び前記第１のゲート電極を、それぞれ異なる配線に接続するようにエッチングすることを特徴とする半導体装置の作製方法。
【請求項２４】
第１の半導体層、第１のゲート電極、湾曲面又は傾斜面を有する第２の補助電極、第１の絶縁膜、及び第２の絶縁膜を有する第１の薄膜トランジスタと、第２の半導体層、第２のゲート電極、第１の補助電極、前記第１の絶縁膜及び前記第２の絶縁膜を有する第２の薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁表面上に、前記第１の半導体層及び前記第２の半導体層を形成し、
前記第１の半導体層及び前記第２の半導体層上に前記第１の絶縁膜を形成し、
前記第１の絶縁膜上に前記第１のゲート電極及び前記第１の補助電極を形成し、
前記第１のゲート電極、前記第１の補助電極、及び前記第１の絶縁膜上に、前記第２の絶縁膜を形成し、
前記第２の絶縁膜上に前記第２のゲート電極、及び前記第２の補助電極を形成することを特徴とする半導体装置の作製方法。
【請求項２５】
第１の半導体層、第１のゲート電極、第１の絶縁膜、及び第２の絶縁膜を有する第１の薄膜トランジスタと、第２の半導体層、第２のゲート電極、第１の補助電極、湾曲面又は傾斜面を有する第２の補助電極、前記第１の絶縁膜及び前記第２の絶縁膜を有する第２の薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁表面上に、前記第１の半導体層及び前記第２の半導体層を形成し、
前記第１の半導体層及び前記第２の半導体層上に前記第１の絶縁膜を形成し、
前記第１の絶縁膜上に前記第１のゲート電極及び前記第１の補助電極を形成し、
前記第１のゲート電極、前記第１の補助電極、及び前記第１の絶縁膜上に、前記第２の絶縁膜を形成し、
前記第２の絶縁膜上に前記第２のゲート電極、及び前記第２の補助電極を形成することを特徴とする半導体装置の作製方法。
【請求項２６】
請求項２４又は請求項２５において、前記第１の補助電極、前記第２の補助電極、前記第２のゲート電極、及び前記第１のゲート電極を、それぞれ異なる配線に接続するようにエッチングすることを特徴とする半導体装置の作製方法。
【請求項２７】
請求項２２乃至請求項２６のいずれか一項において、前記第１の補助電極の一部に重なるように、前記第２のゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項２８】
請求項２２乃至請求項２７のいずれか一項において、前記第１の薄膜トランジスタを機能回路の薄膜トランジスタとして用い、前記第２の薄膜トランジスタを画素領域の薄膜トランジスタ又は駆動回路の薄膜トランジスタとして用いることを特徴とする半導体装置の作製方法。