(57)【要約】【課題】最小限の回路空間と高速度で周辺ユニットの規格と種類を検知し、回路パフォーマンスの損耗を低減可能なコンピューター装置を提供する。【解決手段】接続回路５１、感知回路４４、及び変換ユニット４２を備える。接続回路５１は、周辺ユニット６０及び中央処理装置４１にデジタルデータ伝送を執行させる。感知回路４４は、接続回路５１及びコンピューター装置４の直流電圧源に電気的に接続され、電気信号を伝送するための特定の抵抗値を有し、かつ出力端セット４４２において特定の直流分圧を有する電位信号を生成する第一抵抗器４４４及び第二抵抗器４４５を有する。変換ユニット４２は、出力端セット４４２及び中央処理装置４１に電気的に接続され、出力端セット４４２の電位信号を周辺ユニット６０の規格に対応するデジタル信号に変換し、それを中央処理装置４１に伝送する。【選択図】図４
0003121198.tif 000002
【実用新案登録請求の範囲】
【請求項１】
周辺ユニットインターフェースとデータ伝送インターフェースとを有し、周辺ユニットインターフェースは周辺ユニットに電気的に接続され、データ伝送インターフェースはコンピューター装置の中央処理装置（ＣＰＵ）に対するデジタルデータ伝送に用いられる接続回路と、
連結端セットと出力端セットと電源端セットとを有し、かつ電源端セットと出力端セットとの間に電気的に接続される第一抵抗器と、連結端セットと出力端セットとの間に電気的に接続される第二抵抗器とを有し、連結端セットは接続回路に電気的に接続され、電源端セットはコンピューター装置の直流電圧源に電気的に接続され、第一抵抗器及び第二抵抗器は電気信号を伝送するための特定の抵抗値を有し、かつ出力端セットにおいて特定の直流分圧を有する電位信号を生成可能である感知回路と、
入力端セットと伝送端セットとを有し、入力端セットは出力端セットに電気的に接続され、伝送端セットは前記中央処理装置に電気的に接続される変換ユニットであって、出力端セットの電位信号をデジタル信号に変換し、出力端セットから出力可能であり、デジタル信号が前記周辺ユニットのデジタル識別規格（ＩＤ）である変換ユニットと、
を備えることを特徴とする周辺検知ユニットを統合するコンピューター装置。
【請求項２】
コンピューター装置は、パーソナルデジタルアシスタント（ＰＤＡ）であることを特徴とする請求項１に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項３】
中央処理装置に電気的に接続され、かつ汎用入出力（General Purpose Input/Output、ＧＰＩＯ）インターフェースを有する制御チップセットを備えることを特徴とする請求項２に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項４】
接続回路のデータ伝送インターフェースは、汎用入出力インターフェースに電気的に接続されることを特徴とする請求項３に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項５】
変換ユニットは、感知回路の出力端セットにおける直流電位をデジタルデータに変換可能なアナログデジタル変換回路（Analog to Digital Converter、ＡＤＣ）を有することを特徴とする請求項１に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項６】
変換ユニットは、デジタルデータを前記周辺ユニットの規格に対応するデジタル信号に変換し、それを伝送端セットから出力可能であることを特徴とする請求項５に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項７】
感知回路は第三抵抗器を有し、連結端セットは第三抵抗器を介して電位が零の点に電気的に接続されることを特徴とする請求項１に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項８】
接続回路は連接器に配置され、連接器は接続回路に電気的に接続される感知端セットを有し、感知端セットは連接器と同等の出力抵抗値で出力可能であることを特徴とする請求項１に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項９】
感知端セットは連結端セットに接続され、かつ両者の電位が一致することを特徴とする請求項８に記載の周辺検知ユニットを統合するコンピューター装置。
【請求項１０】
接続回路と感知回路とは連接モジュールに配置され、感知回路の連結端セットは接続回路の周辺ユニットインターフェースに電気的に接続されることを特徴とする請求項１に記載の周辺検知ユニットを統合するコンピューター装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、コンピューターシステムの周辺入力・出力ユニット、詳しく言えば中央処理装置を補助し周辺ユニットの規格を検知するパーソナルデジタルアシスタント装置に関する。
【背景技術】
【０００２】
一般のコンピューターシステムの周辺機器はキーボード、マウスなどの入力ユニットまたはUniversal Serial Bus（ＵＳＢ）、パーソナルコンピューターメモリーカード（ＰＣＭＣＩＡ）などをインターフェースにする外接ユニットなどを備え、中央処理装置に対し信号伝送を執行する方法はコンピューターまたは周辺機器に変換回路を内蔵することにより周辺機器のデータ信号を中央処理装置とデータ交換可能なデジタルデータ信号に変換することである。変換回路は直接中央処理装置に接続するか或いは中央処理装置と相互にブリッジ接続する制御チップセットに接続することが可能である。図１に示すように、周知のコンピューターシステム１はチップセット１０、チップセット１０に配置される汎用入出力（General Purpose Input/Output、ＧＰＩＯ）インターフェース１０１、エフエスビーインターフェース１１、複数の変換器１２、及び複数の周辺機器１３、１４を備える。そのうちチップセット１０は中央処理装置、サウスブリッジ回路、及びノースブリッジ回路を統合する統合チップ、または中央処理装置に接続されるサウスブリッジなどのいずれか一つであり、かつＧＰＩＯインターフェース１０１を介して外部装置に接続される。ＦＳＢインターフェース１１はチップセット１０のＧＰＩＯインターフェース１０１から変換器１２と周辺機器１３とに別々に配置されるＧＰＩＯポート１２０、１３０に接続可能な複数のＧＰＩＯポート１１１を構成する。変換器１２はその回路の規格と一致する周辺機器１４に接続され、周辺機器１３及び変換器１２は上述したものと同じ変換回路を有し、かつＧＰＩＯインターフェース１０１、中央処理装置を介して周辺機器１３、１４の識別規格（ＩＤ）を確認することにより適切な制御回路を駆動し、そののちデータ信号を中央処理装置が受けることができるデジタルデータ信号に変換するため、周辺機器１３、１４と中央処理装置の間のデータ交換を実現させることが可能である。
【０００３】
日進月歩の科学技術に伴い各種の周辺機器が相次いで開発された上で、コンピューター装置において多種の周辺装置を交替・使用する必要がある場合、それぞれの汎用出入力ポートに多数個のピンを増設することによりデジタル識別バイトを増やさなければならない。一般のパーソナルコンピューター（ＰＣ）においては別の回路空間を使用しないならば本来の中央処理装置または制御チップセットのＧＰＩＯインターフェースを拡充するか、あるいは直接ＧＰＩＯインターフェース回路を増やすことにより本来の中央処理装置または制御チップセットのＧＰＩＯインターフェースを拡充することが考えられるが、パーソナルデジタルアシスタント（ＰＤＡ）のような小型コンピューターシステムを例に挙げれば、別のインターフェース回路を増設するように設計するのには言うまでもなく相当な回路空間を使用する必要があり、かつ現有のチップセットの設計を変更することによりＧＰＩＯピンを増加させる方法は技術面においても実現が難しい。デジタル識別バイトが多ければ多いほど、中央処理装置が制御チップから駆動可能な制御回路を検索するためにもっと時間を費やすため、メモリーの資源を浪費するだけでなく、システム回路の待機時間を増やさなければならず、それに伴いシステムのパフォーマンスを消耗してしまう。
【０００４】
図２に示すように、それに対し開発されたＰＤＡ装置２は中央処理装置２０、チップセット２１、チップセット２１に配置されるＧＰＩＯインターフェース２１０、保存用メモリー２２、連接器２３、連接器２３に配置されるＧＰＩＯポート２３０、及び周辺インターフェース２３１を備える。そのうちチップセット２１は中央処理装置２０のサウスブリッジ回路とノースブリッジ回路を統合するチップに接続され、かつＧＰＩＯインターフェース２１０を介して外部装置に接続される。保存用メモリー２２はフラッシュメモリー（flash memory）、記憶の消去・書き込みを何度でも行える読み出し専用記録装置（ＥＰＲＯＭ）、電気的に内容を書き換えることができる読み出し専用記録装置（ＥＥＰＲＯＭ）などの非揮発性（nonvolatile）記憶装置である。周辺機器をＰＤＡ装置２に接続させる場合、周辺機器の回路規格と一致する連接器２３の周辺インターフェース２３１に接続させ、ＧＰＩＯポート２３０により連接器２３をＧＰＩＯインターフェース２１０に接続させるため、中央処理装置２０はチップセット２１を介して保存用メモリー２２に設定されている多種の周辺機器のＩＤを読み取り、周辺機器の規格の種類を確認し、そののちそれと一致する制御回路で周辺機器を駆動することが可能である。このように保存用メモリーを増加させる方法はシステムが周辺機器のＩＤを識別するスピードを向上させ、システム回路の待機時間を減少させることが可能であるが、別のメモリーを装着するための空間は小型携帯用コンピューター装置の空間的構造を増大させる。
【０００５】
図３に示すように、周知のＰＤＡ装置３は保存用メモリー２４を連接器２５に内蔵し、連接器２５のＧＰＩＯインターフェース２５０により中央処理装置２０に上述の作動を執行させるものであるため、保存用メモリーの空間を減少させることは可能であるが、周辺消耗材的な性質をもつそれぞれの連接器２５に保存用メモリー２４を配置することが必要になるため、コストアップとなるだけでなく使用者側における装置全体の総空間は依然として減少しない。
【考案の開示】
【考案が解決しようとする課題】
【０００６】
したがって、本考案の主な目的は、最小限の回路空間ともっとも早いスピードで周辺ユニットの規格と種類を検知することによりコストを削減し、回路パフォーマンスの損耗を低減することが可能である周辺検知ユニットを統合するコンピューター装置を提供することである。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本考案による周辺検知ユニットを統合するコンピューター装置は接続回路、感知回路、及び変換ユニットを備える。接続回路は周辺ユニットインターフェースとデータ伝送インターフェースとを有し、そのうち周辺ユニットインターフェースは上述の周辺ユニットに電気的に接続され、データ伝送インターフェースはコンピューター装置の中央処理装置（ＣＰＵ）のデータ伝送規格と一致するインターフェース回路となるため、周辺ユニット及び中央処理装置にデジタルデータ伝送を執行させることが可能である。感知回路は連結端セット、出力端セット、及び電源端セットを有し、かつ電源端セットと出力端セットとの間に電気的に接続される第一抵抗器と、連結端セットと出力端セットとの間に電気的に接続される第二抵抗器（resistor）とを有する。そのうち連結端セットは接続回路に電気的に接続され、電源端セットはコンピューター装置の直流電圧源に電気的に接続され、これらの抵抗器は電気信号を伝送するための特定の抵抗値を有し、かつ出力端セットにおいて特定の直流分圧を有する電位信号を生成することが可能である。変換ユニットは入力端セットと伝送端セットとを有し、そのうち入力端セットは出力端セットに電気的に接続され、伝送端セットは上述の中央処理装置に電気的に接続される。また変換ユニットは出力端セットの電位信号を上述の周辺ユニットの規格に対応するデジタル信号に変換し、それを中央処理装置に伝送する。デジタル信号は上述の周辺ユニットのデジタル識別規格である。これにより、中央処理装置は特定の制御回路を起動し、周辺ユニットを駆動することが可能である。
【考案を実施するための最良の形態】
【０００８】
以下、図面を用い、本考案の実施例の構成と効果を説明する。まず図面の説明は次の通りである。
図４は本考案の第一実施例の回路を示す構成図である。
図５は前記第一実施例による装置を示す構成図である。
図６は本考案の第二実施例による装置を示す構成図である。
【０００９】
図４と図５に示すように、本考案の第一実施例によるパーソナルデジタルアシスタント（ＰＤＡ）コンピューター装置４は本体４０と、それに相互接続可能な外接式連接器５０とを備える。本体４０は中央処理装置４１、変換ユニット４２、制御チップセット４３、及び感知回路４４を有する。連接器５０は回路の規格と一致する周辺ユニット６０に電気的に接続可能な接続回路５１を有する。
【００１０】
中央処理装置４１は各種の回路を正常に稼働させるチップセットであり、かつ変換ユニット４２によりメモリーのデータを保存したり読み取りしたりし、制御チップセット４３によりデータ信号を周辺ユニット６０と交換することが可能である。
変換ユニット４２は入力端セット４２１と伝送端セット４２２とを有し、そのうち入力端セット４２１は感知回路４４に電気的に接続され、伝送端セット４２２は中央処理装置４１に電気的に接続される。また変換ユニット４２は入力端セット４２１と効果が同等である直流電位をデジタルデータに変換可能なアナログデジタル変換回路（Analog to Digital Converter、ＡＤＣ）４２３を有する。これにより変換ユニット４２はデジタルデータに基づきデジタル信号を生成し、伝送端セット４２２を介して出力することが可能である。
【００１１】
制御チップセット４３は多種の制御回路インターフェースに接続することが可能であるため、コンピューター装置４は多種のインターフェースの規格と一致する周辺ユニット６０を使用することが可能となり、かつ接続回路５１に電気的に接続されるＧＰＩＯインターフェース４３１を有する。また制御チップセット４３は中央処理装置４１と周辺ユニット６０にデータ信号を交換させる。
【００１２】
感知回路４４は連結端セット４４１、出力端セット４４２、及び電源端セット４４３を有し、かつ電源端セット４４３と出力端セット４４２との間に電気的に接続される第一抵抗器４４４と、連結端セット４４１と出力端セット４４２との間に電気的に接続される第二抵抗器４４５とを有する。連結端セット４４１はさらに電位が零の点に電気的に接続される第三抵抗器４４６を有する。また連結端セット４４１は連接器５０に電気的に接続され、出力端セット４４２は変換ユニット４２の入力端セット４２１に電気的に接続され、電源端セット４４３はコンピューター装置４の直流電圧源（Vｃｃ）に電気的に接続され、抵抗器４４４、４４５、４４６は特定の抵抗値ｒ１、ｒ２、ｒ３を有し、かつ出力端セット４４２において特定の分圧の直流電位を生成することが可能である。
【００１３】
連接器５０は接続回路５１に電気的に接続される感知端セット５０１を有し、かつ連接器５０と同等の出力抵抗（ｒ０）で出力可能である。感知端セット５０１は連結端セット４４１に電気的に接続される。接続回路５１は周辺ユニットインターフェース５１１とデータ伝送インターフェース５１２を有し、周辺ユニットインターフェース５１１は周辺ユニット６０に電気的に接続され、データ伝送インターフェース５１２はＧＰＩＯインターフェース４３１のＧＰＩＯポートに接続される。また接続回路５１は周辺ユニット６０のデータ信号を中央処理装置４１とデータ交換可能なデジタルデータ信号に変換可能である。
【００１４】
コンピューター装置４が周辺ユニット６０を使用する場合、図５に示すように周辺ユニット６０を連接器５０の周辺ユニットインターフェース５１１に接続させ、続いてＧＰＩＯインターフェース４３１と連結端セット４４１とを別々に連接器５０のデータ伝送インターフェース５１２と感知端セット５０１とに接続させる。このとき本体４０の感知回路４４は感知端セット５０１の出力抵抗を検知する。また連結端セット４４１と同等の抵抗はｒ３とｒ０を並列させた抵抗値であるため、出力端セット４４２において生成される直流と電位は次式（１）の通りである。
｛Ｖｃｃ＊[ｒ２＋（ｒ３//ｒ０）]／[ｒ１＋ｒ２（ｒ３//ｒ０）]｝      （１）
【００１５】
変換ユニット４２はアナログデジタル変換回路４２３を介して直流電位をデジタルデータに変換し、周辺ユニット６０のデジタル識別規格のデジタル信号を生成し、伝送端セット４２２から中央処理装置４１に出力するため、中央処理装置４１は制御チップセット４３の特定の制御回路を起動し、周辺ユニット６０を駆動し、そして接続回路５１を介して周辺ユニット６０のデータ信号を中央処理装置４１とデータ交換可能なデジタルデータ信号に変換することが可能である。これにより別の保存用メモリーを設置する必要がなくなるだけでなく、効率的にコストを削減することが可能となり、かつ変換ユニット４２のデジタル処理により周辺ユニット６０のＩＤを確認し、そののち中央処理装置４１に制御チップセット４３の特定の制御回路を起動させることにより効率的に回路システム全体の消費電力を減少させることが可能となる。
【００１６】
注目すべきは、本考案の接続回路は外接式連接器に配置する方法を採用するほかに、図６に示すように本考案の第二実施例によるもう一つのＰＤＡ装置５に設けることも可能である。ＰＤＡ装置５の回路の構成は図４に示すような回路の構成と同じであるが、本体の構造は単一である。ＰＤＡ装置５は中央処理装置４１、変換ユニット４２、制御チップセット４３、及び連接モジュール７０を備える。
連接モジュール７０は感知回路４４と接続回路５１とを統合する回路モジュールとなり、かつ感知回路４４の連結端セット４４１を介して接続回路５１に接続される周辺ユニットインターフェース５１１と互いに電気的に導通する。
【００１７】
ＰＤＡ装置５が周辺ユニット８０を使用する場合、感知回路４４の連結端セット４４１は周辺ユニットインターフェース５１１の有効抵抗を感知可能であるため、同様に出力端セット４４２において特定の直流電位を生成し、変換ユニット４２を介して周辺ユニット８０のデジタル識別規格を生成し、そののち中央処理装置４１は制御チップセット４３の特定の制御回路を起動し、周辺ユニット８０を駆動する。したがって、第二実施例によるＰＤＡ装置５は一体成型の構造で接続回路５１を連接モジュール７０に内蔵するものであるため、上述の第一実施例と効果が同等であるだけでなく、消耗材的な性質をもつ連接器の生産量を減少させることが可能になり、携帯と操作が容易になる。
上述したものは本考案の好ましい実施例に過ぎないため、本考案の明細書と請求範囲に基づき同等の変化または修正をするのは本考案の請求範囲に属すべきである。
【図面の簡単な説明】
【００１８】
【図１】周知のコンピューターシステムと周辺機器との接続を示す構成図である。
【図２】周知のＰＤＡ装置と周辺機器とを接続させる回路を示す構成図である。
【図３】周知のＰＤＡ装置及び外接式連接器の組み合わせにより周辺装置を接続することを示す構成図である。
【図４】本考案の第一実施例によるパーソナルデジタルアシスタントコンピューター装置の回路を示す構成図である。
【図５】本考案の第一実施例によるパーソナルデジタルアシスタントコンピューター装置を示す構成図である。
【図６】本考案の第二実施例によるＰＤＡ装置を示す構成図である。
【符号の説明】
【００１９】
４  コンピューター装置、４０  本体、４１  中央処理装置、４２  変換ユニット、４２１  入力端セット、４２２  伝送端セット、４２３  アナログデジタル変換回路、４３  制御チップセット、４３１  ＧＰＩＯインターフェース、４４  感知回路、４４１  連結端セット、４４２  出力端セット、４４３  電源端セット、４４４  第一抵抗器、４４５  第二抵抗器、４４６  第三抵抗器、５０  連接器、５０１  感知端セット、５１  接続回路、５１１  周辺ユニットインターフェース、５１２  データ伝送インターフェース、５  ＰＤＡ、６０、８０  周辺ユニット、７０  連接モジュール
【図１】
0003121198.tif 000003
【図２】
0003121198.tif 000004
【図３】
0003121198.tif 000005
【図４】
0003121198.tif 000006
【図５】
0003121198.tif 000007
【図６】
0003121198.tif 000008