(57)【要約】      （修正有）【課題】非揮発性メモリのデータ読書き制御装置の提供。【解決手段】マイクロコントローラにはデータ/アドレスバス及び若干の制御ピンを備え、このマイクロコントローラはデータの読書き制御を担当し、メモリコントローラはフラッシュメモリコントローラ、先入れ先出しキャッシュユニット及び誤り訂正ユニットを含む。フラッシュメモリコントローラはマイクロコントローラの制御ピン、データ/アドレスバスに接続し、且つフラッシュメモリコントローラは非揮発性メモリバスによって非揮発性メモリと接続し、フラッシュメモリコントローラをマイクロコントローラと非揮発性メモリ間のデータ読書きの変換及び制御インタフェースとする。先入れ先出しキャッシュユニットはマイクロコントローラ及びデバッグユニットに接続し、データ読書きのバッファ機能を提供する。デバッグユニットはフラッシュメモリコントローラ及び非揮発性メモリに接続し、データ読書きの誤り訂正機能を提供する。【選択図】図２
0003121939.tif 000002
【実用新案登録請求の範囲】
【請求項１】
マイクロコントローラ、メモリコントローラからなる非揮発性メモリのデータ読書き制御装置において、
マイクロコントローラは、データ/アドレスバス及び若干の制御信号ピンを設け、
メモリコントローラは、マイクロコントローラのデータ/アドレスバス及び各制御信号ピンに接続し、非揮発性メモリバスにより非揮発性メモリに接続し、マイクロコントローラと非揮発性メモリのデータ読書き制御インタフェースとすることを特徴とする非揮発性メモリのデータ読書き制御装置。
【請求項２】
請求項１記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラはフラッシュメモリコントローラ、先入れ先出しバッファ及びデバッグユニットを含み、
フラッシュメモリコントローラは、マイクロコントローラのデータ/アドレスバス、各制御信号ピン及び非揮発性メモリバスに接続し、マイクロコントローラ及び非揮発性メモリのデータ読書き制御インタフェースとし、
先入れ先出しバッファは、フラッシュメモリコントローラ及びマイクロコントローラのデータ/アドレスバスに接続し、非揮発性メモリのデータ読書き制御のデータバッファ及び一時記憶を提供し、及び、
デバッグユニットは、先入れ先出しバッファ、フラッシュメモリコントローラ及び非揮発性メモリバスに接続し、非揮発性メモリのデータ読書き制御のデータ誤り訂正を提供することを特徴とする非揮発性メモリのデータ読書き制御装置。
【請求項３】
請求項１記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラが接続する非揮発性メモリはフラッシュメモリであることを特徴とする非揮発性メモリのデータ読書き制御装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は非揮発性メモリのデータ読書き制御装置であり、特にフラッシュメモリのような非揮発性メモリのデータの読書きに応用され、また単一のメモリコントローラにより非揮発性メモリのデータ読書きを制御する装置である。
【背景技術】
【０００２】
非揮発性メモリはコンピュータホスト或いはコンシューマ電子機器に広範に用いられている。例えば、ＵＳＢサムドライブ、ＭＰ３プレイヤー中のフラッシュメモリが最もよく見られる非揮発性メモリの応用分野である。然しながら、既知の非揮発性メモリのデータ読書き制御模式は、図１に示すように、マイクロコントローラＡ１、第一バスコントローラＡ２及び第二バスコントローラＡ３を含む。その中で、マイクロコントローラＡ１は第一バスＢ１で第一バスコントローラＡ２に接続し、第一バスＢ１はアドレス、データバスであり、且つ第一バスコントローラＡ２は更に第二バスＢ２で第二バスコントローラＡ３に接続し、第二バスＢ２はＵＳＢ、ＩＤＥ等の異なる種類のバスである。第二バスコントローラＡ３は更に第三バスＢ３で非揮発性メモリＡ４に接続し、第三バスＢ３は第二バスＢ２と対等のＵＳＢ、ＩＤＥ等の異なる種類のバスとする。当該マイクロコントローラＡ１、第一バスコントローラＡ２及び第二バスコントローラＡ３、第一バスＢ１、第二バスＢ２及び第三バスＢ３は、共に非揮発性メモリＡ４のデータ読書きの制御構造を形成し、マイクロコントローラＡ１は第一バスコントローラＡ２及び第二バスコントローラＡ３、第一バスＢ１、第二バスＢ２及び第三バスＢ３が順に繋がってデータを送ることにより、非揮発性メモリＡ４のデータの読書きを制御する。
【０００３】
上述の図１が示す周知の非揮発性メモリＡ４のデータ読書き制御構造は、実際の操作応用上において、マイクロコントローラＡ１、第一バスコントローラＡ２及び第二バスコントローラＡ３、第一バスＢ１、第二バスＢ２及び第三バスＢ３等の多段階の回路接続及び多層のインタフェース変換を経る必要があり、マイクロコントローラＡ１と非揮発性メモリＡ４間を最も簡単な直接インタフェースによる接続とデータの読書き制御を行うことができない。非揮発性メモリＡ４のデータ読書き制御にとって、深刻なタイムディレイ、待ち時間の欠点がもたらされる。また、マイクロコントローラＡ１、第一バスコントローラＡ２及び第二バスコントローラＡ３等の多数のコントローラ、そして第一バスＢ１、第二バスＢ２及び第三バスＢ３等の多数のバスを使用した接続は、全体の回路構造が複雑になり、製品の製造コストが高くなり、且つデータ読書きのバッファ及び誤り訂正を一度に完了することが不可能となり、データ読書き時の待ち時間が更に増大する。
【考案の開示】
【考案が解決しようとする課題】
【０００４】
このため、本考案の主な目的は、非揮発性メモリのデータ読書き制御装置を提供することにある。この中で、マイクロコントローラ及びメモリコントローラを備え、当該マイクロコントローラはコントロールピン、データ/アドレスバスによりメモリコントローラに接続され、当該メモリコントローラは非揮発性メモリバスにより非揮発性メモリに接続する。これにより非揮発性メモリの読書き制御はマイクロコントローラ及びメモリコントローラを通すだけで達成され、回路のデータ転送時間の遅延要因を除去でき、また回路構造を簡潔にして製品の生産コストを下げる。
【０００５】
本考案のもう１つの目的は、非揮発性メモリのデータ読書き制御装置を提供することにあり、この中で、このメモリコントローラはフラッシュメモリコントローラ、先入れ先出しバッファユニット及びデバッグユニットを含み、当該フラッシュメモリコントローラをマイクロコントローラ及び非揮発性メモリ間のデータ読書き制御のインタフェースとする。且つこの先入れ先出しバッファユニット及びデバッグユニットは読書きデータ制御のバッファ及び誤り訂正を提供し、データのバッファ及び誤り訂正のプロセスを一度に完了でき、データ読書き制御をより正確に迅速にできる。
【０００６】
上述の目的を達成するため、本考案の非揮発性メモリのデータ読書き制御装置は、マイクロコントローラ及び少なくとも１つのメモリコントローラを含む。この中で、マイクロコントローラにはデータ/アドレスバス及び若干の制御ピンを設け、当該マイクロコントローラはデータの読書き制御を担当する。当該メモリコントローラは、フラッシュメモリコントローラ、先入れ先出しバッファユニット及びデバッグユニットを含む。当該フラッシュメモリコントローラはマイクロコントローラの制御ピン、データ/アドレスバスに接続され、且つ当該フラッシュメモリコントローラは更に非揮発性メモリバスにより非揮発性メモリに接続し、当該フラッシュメモリコントローラをマイクロコントローラ及び非揮発性メモリ間のデータ読書き変換及び制御インタフェースとして使用できる。当該先入れ先出しバッファユニットはマイクロコントローラ及びデバッグユニットに接続され、データ読書きのバッファ機能を提供する。当該デッバグユニットはフラッシュメモリコントローラと非揮発性メモリに接続し、データ読書きの誤り訂正機能を提供し、本考案の非揮発性メモリに対するデータ読書き制御の機能を実現する。
【課題を解決するための手段】
【０００７】
請求項１の考案は、マイクロコントローラ、メモリコントローラからなる非揮発性メモリのデータ読書き制御装置において、
マイクロコントローラは、データ/アドレスバス及び若干の制御信号ピンを設け、
メモリコントローラは、マイクロコントローラのデータ/アドレスバス及び各制御信号ピンに接続し、非揮発性メモリバスにより非揮発性メモリに接続し、マイクロコントローラと非揮発性メモリのデータ読書き制御インタフェースとすることを特徴とする非揮発性メモリのデータ読書き制御装置としている。
請求項２の考案は、請求項１記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラはフラッシュメモリコントローラ、  先入れ先出しバッファ及びデバッグユニットを含み、
フラッシュメモリコントローラは、マイクロコントローラのデータ/アドレスバス、各制御信号ピン及び非揮発性メモリバスに接続し、マイクロコントローラ及び非揮発性メモリのデータ読書き制御インタフェースとし、
先入れ先出しバッファは、フラッシュメモリコントローラ及びマイクロコントローラのデータ/アドレスバスに接続し、非揮発性メモリのデータ読書き制御のデータバッファ及び一時記憶を提供し、及び、
デバッグユニットは、先入れ先出しバッファ、フラッシュメモリコントローラ及び非揮発性メモリバスに接続し、非揮発性メモリのデータ読書き制御のデータ誤り訂正を提供することを特徴とする非揮発性メモリのデータ読書き制御装置としている。
請求項３の考案は、請求項１記載の非揮発性メモリのデータ読書き制御装置において、メモリコントローラが接続する非揮発性メモリはフラッシュメモリであることを特徴とする非揮発性メモリのデータ読書き制御装置としている。
【考案の効果】
【０００８】
一種の非揮発性メモリの読書き制御装置であり、それはマイクロコントローラ及びメモリコントローラを含む。その内、マイクロコントローラにはデータ/アドレスバス及び若干の制御ピンを備え、このマイクロコントローラはデータの読書き制御を担当し、当該メモリコントローラはフラッシュメモリコントローラ、先入れ先出し(ＦＩＦＯ)キャッシュユニット及び誤り訂正(Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ)ユニットを含む。当該フラッシュメモリコントローラはマイクロコントローラの制御ピン、データ/アドレスバスに接続し、且つ当該フラッシュメモリコントローラは非揮発性メモリバス(ＮＶＭ  ｂｕｓ)によって非揮発性メモリ(Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ，ＮＶＭ)と接続し、当該フラッシュメモリコントローラをマイクロコントローラと非揮発性メモリ間のデータ読書きの変換及び制御インタフェースとする。当該先入れ先出しキャッシュユニットは当該マイクロコントローラ及びデバッグユニットに接続し、データ読書きのバッファ機能を提供する。当該デバッグユニットはフラッシュメモリコントローラ及び非揮発性メモリに接続し、データ読書きの誤り訂正機能を提供する。これにより非揮発性メモリに対して直接データの読書きを行う制御装置を構成できる。
【考案を実施するための最良の形態】
【０００９】
まず図１の表示を参照すること。本考案の非揮発性メモリのデータ読書き制御装置１００は、マイクロコントローラ１０及び少なくとも１つのメモリコントローラ２０を含む。その中で、このマイクロコントローラ１０は、データ/アドレスバス１１及び若干の制御信号ピン１２１〜１２Ｎを設ける。当該マイクロコントローラ１０はデータ読書きの制御機能を備え、またマイクロコントローラ１０は、８ビット、１６ビット、３２ビット或いは６４ビットのマイクロコントローラチップなどの形式の制限を設けない。
【００１０】
上述のメモリコントローラ２０はデータ読書き制御インタフェースの機能を備え、上述のマイクロコントローラ１０のデータ/アドレスバス１１及び各制御信号ピン１２１〜１２Ｎに接続する。且つ当該メモリコントローラ２０は非揮発性メモリバス２０１により非揮発性メモリ２００に接続し、当該メモリコントローラ２０をマイクロコントローラ１０と非揮発性メモリ２００間のデータ読書きインタフェースとする。当該マイクロコントローラ１０は何層ものバス及びインタフェースの変換を経る必要がなく、直接メモリコントローラ２０をインタフェースとし、マイクロコントローラ１０におり非揮発性メモリ２００の読書きを制御する。また非揮発性メモリの形式には制限がない。本考案中の非揮発性メモリ２００はフラッシュメモリであり、その他の同等効果のメモリ装置は、すべて本考案の主張する範囲となる。
【００１１】
更に図２の表示を参照すること。上述のメモリコントローラ２０の形式には制限がなく、図２は本考案の挙げる好ましい実施例の一つである。その他の同等効果の回路装置或いはコントローラも本考案の主張する範囲とすべきである。この中で、メモリコントローラ２０はフラッシュメモリコントローラ２１、先入れ先出しバッファ２２及びデバッグユニット２３を含む。この中で、フラッシュメモリコントローラ２１はマイクロコントローラ１０のデータ/アドレスバス１１及び各制御信号ピン１２〜１２Ｎ等のN個の制御信号ピンに接続する。且つフラッシュメモリコントローラ２１は非揮発性メモリバス２０１を通して、非揮発性メモリ２００に接続し、当該フラッシュメモリコントローラ２１をマイクロコントローラ１０及び非揮発性メモリ２００間のデータ読書き制御インタフェースとして使用できる。
【００１２】
先入れ先出しバッファ２２はフラッシュメモリコントローラ２１及びデータ/アドレスバス１１に接続し、マイクロコントローラ１０が非揮発性メモリ２００のデータ読書きするためのバッファ機能を提供し、例えば次回の非揮発メモリ２００のデータ読書きの直接使用を提供する。当該デバッグユニット２３は先入れ先出しバッファ２２、フラッシュメモリコントローラ２１及び非揮発性メモリバス２０１に接続し、マイクロコントローラ１０が非揮発性メモリ２００のデータ読書きを行う際の誤り訂正機能を提供する。上述のメモリコントローラ２０の構造により、当該非揮発性メモリ２００のデータ読書き制御、バッファ及び誤り訂正等の機能が単一の装置により一度に完了でき、非揮発性メモリ２００のデータ読書き制御の速度と効率を向上させる。
【図面の簡単な説明】
【００１３】
【図１】既知の非揮発性メモリの読書き制御モジュールのブロック図である。
【図２】本考案のシステムブロック回路図である。
【図３】本考案のメモリコントローラの詳細回路図である。
【符号の説明】
【００１４】
１００  非揮発性メモリのデータ読書き制御装置
１０    マイクロコントローラ
１１    データ/アドレスバス  
１２１〜１２Ｎ  制御信号ピン
２０    メモリコントローラ
２０１  非揮発性メモリバス
２１    フラッシュメモリコントローラ
２２    先入れ先出しバッファ
２３    デバッグユニット
２００  非揮発性メモリ
Ａ１    マイクロコントローラ
Ａ２    第一バスコントローラ
Ａ３    第二バスコントローラ
Ａ４    非揮発性メモリ
Ｂ１    第一バス
Ｂ２    第二バス
Ｂ３    第三バス
【図１】
0003121939.tif 000003
【図２】
0003121939.tif 000004
【図３】
0003121939.tif 000005