【手続補正書】
【提出日】平成18年10月13日(2006.10.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  半導体デバイス及びボンディング方法
【特許請求の範囲】
【請求項１】  半導体デバイスであって、
能動及び受動面を有する半導体チップ、前記能動面は、集積回路と少なくとも１つのボンディングパッドを有しており、前記ボンディングパッドは、ワイヤボンディングに適したメタライゼーションを有し、及び
前記ボンディングパッドにボンドされた相互接続、前記相互接続は、前記ボンディングパッドに取付けられたワイヤの両端を有するワイヤループを有し、前記ワイヤループは、ストレスを吸収するスプリングとして働くように十分な弾力性を有していることを特徴とする半導体デバイス。
【請求項２】  半導体アッセンブリーであって、
能動面と受動面を有する半導体チップ、前記能動面は集積回路と複数のボンディングパッドを有し、前記ボンディングパッドはワイヤボンディングに適したメタライゼーションを有し、
一様な高さの相互接続のアレイ、前記相互接続の各々は、前記能動面に実質的に垂直なワイヤループを有し、前記ループの各々は、ボンディングパッドに取付けられるワイヤの両端、及び大きな直径と小さな直径有し、前記ループは、開口面に関して平行に向けられ、またそれらのボンディングパッドの中央に関してそれらの頂点の方向及び大きさにおいて一定のオフセットを有しており、
第１及び第２の面、前記基板と一体化している複数の電気的に導電性のルーティングストリップ、及び前記コンタクトパッドの各々の上に設けられた取付け材料を有する、前記第１の面上に設けられた複数のコンタクトパッドを有する電気的な絶縁基板、及び
前記チップと前記基板の間に電気的コンタクトが確立するように、前記ワイヤループの一方に取付けられ、一方、ほぼ前記大きなループの直径の幅を有するギャップをそれらの間に形成する各々のコンタクトパッド、
を有することを特徴とする半導体アッセンブリー。
【請求項３】  半導体チップ上にワイヤボンディングする方法であって、
能動面と受動面を有する半導体チップを設けるステップ、前記能動面は、集積回路と少なくとも１つのボンディングパッドを有し、前記ボンディングパッドは、ワイヤボンディングに適したメタライゼーションを有しており、及び
第１のワイヤ端を前記パッドにボンディングし、ワイヤの長さを伸ばし、それをループに形成し、その後第２のワイヤ端を前記パッドにボンディングすることによって、前記能動面に実質的に垂直にワイヤループを形成するステップを有し、
前記ループは、ストレスを吸収するスプリングとしては働くのに十分な弾力性を有していることを特徴とする方法。
【請求項４】  半導体アッセンブリーの製造方法であって、
能動面と受動面を有する半導体ウエハを与えるステップ、前記能動面は、複数の集積回路を有し、各回路はワイヤボンディングに適したメタライゼーションを有する複数のボンディングパッドを有し、
第１のワイヤ端を前記パッドの一方にそれぞれボンディングし、ワイヤの長さを伸ばし、それをループに形成し、かつ第2のワイヤ端を同じパッドにそれぞれボンディングすることによってワイヤループのアレイを形成するステップ、
前記ループの高さを制御して一様な高さにするステップ、
前クループの向きを制御して前記能動面に垂直に、かつ開口面に平行に維持するステップ、
ボンディングパッドの中央に関して前記ループの頂点のオフセットを制御して大きさばかりでなく方向の一定性を維持するステップ、
第１及び第２の面を有する電気的絶縁基板、前記基板といったの電気導電性ルーティングストリップ、前記第１の面上に設けられた複数のコンタクトパッド、前記コンタクトパッドの各々に設けられた取付け材料、及び前記第２の面に設けられた複数のコンタクトパッドを与えるステップ、
各々のコンタクトパッドが前記チップ上の前記ワイヤループの一方と一列に整列して配置されるように、前記取付け材料と前記基板の第１の面を整列するステップ、
前記コンタクトパッドと前記ループをコンタクトするステップ、
その温度が上昇し、取付け材料に熱を移行して、液状にし、前記ワイヤループの一部をぬらすように前記基板にエネルギーを加えるステップ、
前記取付け材料が冷えて、硬化するように前記エネルギーを除き、前記コンタクトパッドと前記ワイヤループ間に物理的ボンドを形成するステップ、それによって、前記大きなループの直径はばを有するギャップを形成する一方、前記チップを前記基板に取りつけ、
前記ギャップを封止材料で充填するステップ、それによって前記ワイヤループ、前記能動チップ面、及び前記第1軒盤面が保護され、
前記ハンダボールを前記基板の第２の面に設けられた前記コンタクトパッドの各々に取りつけるステップ、及び
生成した複合構造を個々のチップに分離するステップ、
を有することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、半導体デバイス及びその製造方法の分野に関し、より詳細には、ワイヤボンディングを用いるフリップチップアッセンブリーの方法に関する。
【０００２】
【従来の技術】
過去ばかりでなく今日においても、半導体チップの大部分は、それらが基板、或いは母板に取付けられる前にプラスチックのパッケージに封止される。小さな、急速に増大している多くの半導体チップは、フリップチップと呼ばれる技術で基板に直接組立てられる。この直接チップ取付け法の主な特徴は、図１に示されている。半導体チップ１０の集積回路(ＩＣ)は、多層のメタライゼーション及びハンダ材料１２(通常、バンプ或いはボールと呼ばれる)を有するボンディングパッド１１を必要とする。たとえそれらが厳密に球状でないとしても(それらは、実際には半ドーム形状、半球状、或いは頭が切られた円錐状に類似していてもよい。)である。熱機械的ストレスの良好な許容のために、これらのハンダボールは、しばしば十分なハンダ材料を含有していて、凹面輪郭を有する円柱またはくびれに似ている。標準の方法では、チップは上側を下にフリップされ、基板１４の第１の面上のコンタクトパッド１３に接触をもたらし、ハンダがリフローするようにハンダ合金の溶融温度に従わされる。冷却後、チップ１０は、基板１４に取付けられる。熱機械的ストレスを和らげ、ハンダ接合についての信頼性のリスクを減少するために、チップと基板間のギャップ及びハンダ接合間のスペースは、プラスチックのアンダーフィル材料で満たされなければならない。導電性のルーティングストリップは基板１４と一体である。それらは、コンタクトパッド１３を基板１４の第２の面上にある端子パッド１６に接続する。ハンダボール１７は、母板への接続のため端子パッド１６上に設けられる。図１の全体のアッセンブリーは、それ自体をチップと基板間に実質的に同じ輪郭を有するいわゆるチップの大きさの製造に加える。都合悪いことに、これらのパッケージは、動作及び温度変位において、それらは、半導体及び基板材料の熱膨張係数間の不一致による熱機械的ストレスに敏感であるという欠点を有している。
【０００３】
これらの真来世のリスクは、特別なパッドメタライゼーションと同様、International Business Machines Corporation in 1969 (IBM J. Res. Develop., Vol. 13, pp. 226-296): P. A. Totta et al., SLT Device Metallurgy and its Monolithic Extension, L. F. Miller, Controlled Collapse Reflow Chip Joining, L. S. Goldmann, Geometric Optimization of Controlled Collaps Interconnections, K. C. Norris et al., Reliability of Controlled Collapse Interconnections, S. Oktay, Parametric Study of Temperature Profiles in Chips Joined by Controlled Collapse Technique, B. S. Berry et al., Studies of the SLT Chip Terminal Metallurgyによる一連の詳細な文献に記載されている。
【０００４】
これらの文献に基づいて、図２は集積回路のボンディングパッド１０に対する冶金の必要条件の詳細を示している。半導体チップ１０、特にシリコンは、誘電体保護膜２０、通常窒素化シリコン、及び回路ボンディングパッドのアルミニウム上のパターン化されたメタライゼーションによって保護されている。メタライゼーション２１は、ハンダ付け可能な金属２１ｂ、例えば金、同、ニッケル、或いはパラジウムに続くアルミニウム２２と接触して、通常、一連の薄い層、特に溶解しにくい金属２１ａ、例えばクロム、チタン、或いはタングステンから成っている。最後に、ハンダバンプ１２が堆積された(蒸着され、或いはメッキされた)ハンダ合金をリフローすることによって形成される。上述のように、これらのハンダバンプは、基板へチップを取付けた後、リフロープロセス中に表面張力によって影響されて、いろいろな形状を呈する。図１及び図２に示された全体のプロセスは、項かである。何故ならば、少なくとも１０のプロセスステップ、即ち、クロム及び銅をスパッタする(或いは、ニッケル、又は文献に記載されている金属の幅広い選択いずれか)；レジストをスピンする；焼く、露出する；現像する；金属をエッチングする；レジストを除去する；ハンダを付ける；ハンダを蒸着或いはメッキする；ハンダをリフローする；フリプチップ取付けをするが含まれるからである。
【０００５】
図１のアッセンブリーの実際の作業中に、半導体チップ１０と基板の間に著しい温度差や温度サイクルが現れる。結果的に、図１のアッセンブリーの信頼性は、半導体や基板の熱膨張係数によって強く影響される。例えば、シリコンとＦＲ−４の熱膨張係数の間には２桁以上の大きさがある。この差は、図１のハンダ接合１１、１２、１３が吸収しなければならない熱機械的ストレスを生じる。上で及び他で引用した文献において、ハンダ接合の最適な高さ及び量、及び熱疲労とクラッキングの予期される攻撃の詳細な計算は、
＊非常に展性のあるハンダ；
＊チップ／接合及び基板／接合インターフェースの高い最高の切断力；
＊比(バンプ−ツー−チップコンタクトの半径／チップの中間点までの距離)に対する大きな値
を有することが必要であることを示した。
【０００６】
コストの減少努力によって、チップサイズを増加し、ボンディングパッドのための領域消費を減少する目下進行中の傾向について、後者の目標はいまだに得られていないし、他の改善によって置き換えられなければならない。
【０００７】
一つの方法は、接合部の回りにのプラスチック材料によってハンダ接合上の熱機械的ストレスの一部を吸収し、チップと基板の間(図１の１５によって示される)のギャップを満たすことを目的にしている。例えば、１９９８年５月６日に出願された米国特許出願番号60/084,416, 60/084,440, 60/084,472 (Thomas et al., Low Stress Method and Apparatus of Under-filling Flip-Chip Electronic Device)を参照されたい。しかし、この方法は高価である。何故ならば、この方法は追加のプロセスステップを必要とするからである。また、この方法は、顧客は母板へのデビスの取り付けの後にプロセスを実行しかければならないので歓迎されない。
【０００８】
他の方法は、凹面輪郭を有する柱状にアッセンブリーした後、ハンダ接合を長く延ばすことを目的としている。しかし、この方法は、ハンダの量と製造可能性によって制約を受ける。
【０００９】
更に、他の方法は、失敗から大部分の接合を守るために、ストレスが最も高い極端な位置(例えば、チップのコーナー)に配置されたハンダ接合を強制的に犠牲にすることを目的にしている。しかし、この方法は、価値のある半導体のリアルステートを消費し、したがって、高価であり、一般に、問題の回避より問題に対する防御となっている。
【００１０】
又、他の方法は、チップの入出力端子の電気的冗長度を設計することを目的としている。例えば、１９９８年３月３１日に出願された米国特許出願番号60/080,122 (Ibnabdeljalil et al., Electrical Redundancy for Improved Mechanical Reliability in Ball Grid Array Packages)を参照されたい。しかし、この方法は、価値のある入出力端子及び半導体のリアルエステートを消費し、従って、高価であり、又、一般に問題の回避より問題に対するより多くの防御となっている。
【００１１】
結果的に、熱機械的なストレスの信頼性に対する基本的な解決を提供する半導体デバイスのフリップチップアッセンブリーを製造する低コスト方法に対する緊急の必要性が生じている。この方法は、いろいろな半導体製品のファミリー及び設計とプロセスの変更の広い範囲に対して適用されるのに十分柔軟性があり、基板材料のいろいろな形状の使用を可能にし、又小さな輪郭及び低いプロフィールのパッケージの目標に向かう改善を行なっている。好ましくは、これらのイノベーションは、新規な製造機械の投資を必要としないように据付けられた装置の基礎を使用して達成されるべきである。
【００１２】
【発明の概要】
本発明は、半導体デバイスをアッセンブリー（組み立てる）する方法を提供する。即ち、特に、本発明は、集積回路のチップ自体、及び低いプロフィールに類似の輪郭を有するパッケージにおける高密度、高速な集積回路に関する。これらの回路は、特に大きなチップ面積における、プロセッサ、ディジタル及びアナログ装置、幾らかのメモリと大部分の論理デバイス、高周波及び高電力装置のような多くのデバイス(装置)のファミリーにおいて見出すことができる。本発明は、セルラー通信装置、ページャー、ハードディスク駆動装置、ラップトップコンピュータ、及び医療機器のような連続的に縮小しているアプリケーションのスペース制約を和らげるのに役立つ。
【００１３】
本発明によると、一般に実施されるワイヤボンディング技術を変更する方法が提供され、それは、同じ回路のボンディングパッドに取付けられるループの両端を有するワイヤループの単純な形状を可能にする。ワイヤをぬらしているハンダを用いて、一様な高さの複数のループがチップを基板に取付けるために用いられる。リンクスはフレキシブルであり、ストレスに敏感でなく、そしてフリップチップアプリケーションにおけるハンダのバンプ接続を取り替えることができる。
【００１４】
本発明の目的は、いろいろ異なる半導体チップの大きさのパッケージ設計、例えば、個々の基板に取付けられ、モールドされるチップ；母板へ直接取付けられるチップ；周辺ボンディングを伴うチップ；大面積のチップ又は小面積のチップなどヘ応用することができることである。
【００１５】
本発明の他の目的は、全体の低いプロフィールを有するチップスケールのデバイスを組立てるための方法及び装置を提供することである。
【００１６】
本発明の他の目的は、追加のボンディングパッドメタライゼーションの必要性なく、又チップと基板の間のギャップにストレスを吸収するアンダーフィルの必要性なく、チップを基板に取付けるための方法を提供することである。
【００１７】
本発明の他の目的は、プロセスの単純さによって製品の品質を向上し、熱機械的ストレスを制御し、湿気の吸収を最小にし、又余分なコストをかけることなくプロセス中の制御を最小にすることによって信頼性の保証を増大することである。
【００１８】
本発明の他の目的は、組立てコンセプトが半導体製品の多くのファミリーに応用され得るように、フレキシブルであり、そしてそれらが製品の将来的な世代に応用され得るように、一般的な薄いプロフィールに対する組立てコンセプトを導入することである。
【００１９】
本発明の他の目的は、資本の投資コストを最小にし、装置におけるパーツと製品の動きを最小にしてこれらの目標を達成することである。
【００２０】
これらの目的は、大量生産に適した方法に関する本発明の教示によって達成される。種々の変更が、封止技術ばかりでなく、半導体チップ及び絶縁基板の組立てに用いられる。
【００２１】
本発明の一つの実施形態においては、ワイヤーループは個々の半導体チップの各々のボンディングパッド上に形成され、一様な高さであり、そしてチップの回路面に垂直に向けられる。他の実施形態においては、チップは基板の各々のコンタクトパッド上にハンダ材料をリフローすることによって、或いは導電性の接着材を使用することによって個々の基板にしっかりと取付けられる。
【００２２】
本発明の他の実施形態では、ワイヤーループは全体の半導体ウエハの各々の回路上に形成される。ウエハレベルの組立てにおいて、基板、少なくとも全体のウエハサイズにハンダ取付けされる。トランスファーモールド封止後、個々のデバイスは、ウエハを切断することによって単一化され、それによって真のチップサイズのデバイスを形成する。
【００２３】
本発明の他の実施形態では、ワイヤループは個々の半導体チップの各々のボンディングパッド上に形成され、その後、半導体チップは直接的なチップ取付けハンダ、或いは導電性接着技術を用いて母板に直接取付けられる。
【００２４】
本発明によって示される技術的特徴は、本発明の目的同様、添付図面及び請求項に記載された新規な特徴と共に、発明の好適な実施形態の以下の説明から明らかになるであろう。
【００２５】
【実施の形態】
本発明は、集積回路(ＩＣ)のアッセンブリー及び高周波、高速度ＩＣｓを含む小さな輪郭及び低いプロフィールを有するパッケージに関する。ここで定義される用語「輪郭」は、例えば、ＩＣパッケージの全体の幅と長さに関する。ＩＣパッケージの輪郭は、ＩＣパッケージのフットプリントとも呼ばれる。何故ならば、それはＩＣパッケージが占有するであろう母板上の表面領域を画定しているからである。輪郭は、例えば、平方ミリメートルで計られる。ここで定義される「プロフィール」は、ＩＣパッケージの厚さ、即ち高さに関する。プロフィールは、例えば、ミリメートルで計られる。ここで定義される用語「実質的に同じ」は基板と半導体チップの相対的な輪郭に関し、それは互いの約１０％以下である。チップと基板が同じ輪郭を有している場合の実施形態では、パッケージはチップサイズのパッケージと呼ばれる。重要なこととして、用語「実質的に同じ」は２つの素子のいずれかが大きいことを示していない。いずれかの形状は本発明によって含まれる。
【００２６】
図３(ａ)は一般に符号３０で示される個々のワイヤーループを示し、ワイヤループは、本発明による個々のＩＣボンディングパッドに取付けられる。ＩＣは、シリコン、シリコンゲルマニウム、ゲルマニウム砒素、或いは電子デバイスの製造に用いられる他の全ての半導体材料からなる半導体チップの能動面に作られる。シリコンＩＣｓの場合、チップの厚さは一般に２２５−４７５μｍであり、チップは、例えばディジタル信号プロセッサ(ＤＳＰ)、アプリケーション−特定のＩＣｓ(ＡＳＩＣ)、論理回路(ＬＯＧＩＣ)、ＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、及び他の多く集積回路要素のような製品のファミリーに属する。ボンディングパッド３１は、一片の長さが約４０−１５０μｍ、好ましくは９０−１００μｍの長さを有する長方形、正方形或いは円形として形成される。隣のボンディングパッド間のピッチ３５は、好ましくは５０と７５μｍ間に非常に多くの入力／出力端子を有するチップに対して、一般に５０−２００μｍの範囲にある。ボンディングパッドは、例えば湿気を吸わないシリコンナイトライド(silicon nitride)(層の厚さは通常０.５−１.０μｍ)から作られる保護パッシベーション膜によって囲われている。
【００２７】
ボンディングパッド３１は、殆どしばしば０.５−２％の銅および／又は０.５−１％のシリコンを有するアルミニウム合金から作られる。メタル層は約０.４−１.５μｍの厚さである。標準のボンドパッドメタライゼーションは、今日では大量生産され、特に変更する必要がないので、それを用いることができるのは本発明の大きな利点である。アルミニウム(図１には示されていない)の下には、チタン、チタンナイトライド、チタンタングステン、タンタル、タンタルナイトライド、タンタルシリコンナイトライド、タングステンナイトライド、或いはタングステンシリコンナイトライドの薄い層(４−２０μｍ)がある。低誘電率の誘電材料に向かう最近の傾向では、シリコン含有水素シルセスキオキサン(silicon-containing hydrogen silsesquioxane:HSQ)、エーロゲル(aerogel)、有機ポリイミド及びパリレン(parylene)から作られたフィルムも（それらは低い密度で、プラズマ送信された化学的気相堆積された誘電体のような従来の標準の絶縁体よりも機械的に弱いと言う事実にも拘わらず）用いられる。また、プラズマ生成されたテトラエチルオルソシリケート(tetraethylorthosilicate:TEOS)のオキサイドとＨＳＱ、或いはオゾンＴＥＯＳオキサイドとＨＳＱの交互の層のような誘電体層の積み重ねを用いることができる。
【００２８】
代わりに、ボンディングパッド３１は、パラジウム、金又はニッケルのようなボンド可能な金属の薄いフィルムで覆われた銅(約０.２−１.０μｍの厚さ)を有することができる。
【００２９】
従来の熱音波のワイヤボンディングに対してボンディングパッドを機械的に強くするために、補強構造がボンディングパッド(図３Ａには示されていない)の下にときどき配置される。それについては、１９９７年５月１日に出願された米国特許出願番号08/847,239(Saran et al., System and Method for Reinforcing a Bond Pad)、１９９８年５月１８日に出願された米国特許出願番号60/085,876(Saran et al., Fine Pitch System and Method for Reinforcing a Bond Pad in Semiconductor Devices)、及び１９９８年７月１４日に出願された米国特許出願番号60/092,961(Saran, System and Method for Bonding over Active Integrated Circuits)に記載されている。
【００３０】
図3Ａにおいて、ボンディングワイヤは、ワイヤ長３２、ボールボンド３３(所謂ネイルヘッド形状に示されている)およびステリッチボンド３４から成っている。本発明の好適な実施形態では、約１８−３３μｍ間、好ましくは２０−２５μｍ間の直径の標準的な丸いワイヤが用いられる。アルミニウムパッドへボンディングするために、ワイヤは、ベリリウム、銅、パラジウム、鉄、銀、カルシウム又はマグネシウム(これらは、ボール形成において熱に影響されるワイヤゾーンを制御するためにときどき用いられ、それらは曲げや他の変形ストレスに対して機械的に弱い--本発明にとって本質的でないパラメータ)の任意の非常に少ない含有量を有する金から成っている。銅のパッドへボンディングするために、ワイヤは匹敵する直径の銅又は金からなっている。
【００３１】
ワイヤの材料は、フラックスを使用し、又は使用しないで、ハンダ、ハンダペースト、又は導電性接着剤に対して塗れることができなければならない。
【００３２】
ワイヤボンディングプロセスは、加熱されたペデスタル上に半導体チップを位置決めすることによって始まり、１５０-３００℃の間に温度を上昇する。ワイヤは、キャピラリーに通される。ワイヤの先端において、炎又はスパーク技術のいずれかを用いて、空気のないボールが形成される。このボールは、約１.２−１.６μｍのワイヤ直径からの一般的な直径を有している。キャピラリーはチップボンディングパッドに向かって移動され、ボールはパッドのメタライゼーションに対して押圧される。アルミニウムのパッドに対して、圧縮力と超音波エネルギーの組合せによって、金-アルミニウムの金属間化合物、したがって、強力な冶金ボンドが形成される。圧縮(所謂Ｚ-即ちマッシュ)力は、一般に約１７−７５ｇの間であり；超音波時間は、約１０−２０ｍｓの間であり；超音波パワーは、約２０−５０ｍＷの間である。ボンディングのときに、温度は、通常１５０−２７０℃の範囲にある。銅パッド上の銅ワイヤの場合、強い溶接部を生成するために、金属の相互拡散のみが生じる。
【００３３】
代わりに、両方のワイヤ端は、同じボンディングパッドにボンドされる溶接部にすることもできる。
【００３４】
ワイヤボンディングにおける最近の技術進歩は、小さいが、信頼できるボールコンタクトの形状及びワイヤループの厳密に制御された形状を可能にすることは本発明にとって重要である。このような進歩は、例えば、Kulicke & Soffa, Willow Grove PA, U.S.A.によるコンピュータ化されたボンダー８０２０、またはTexas Instruments, Dallas, TX, U.S.A.によるABACUS SAに示されている。空気による所定の及びコンピュータ制御された方法でキャリラりを移動することによって、正確に規定された形状のワイヤループを形成することができる。例えば、最近の技術進歩によって、円形状の、台形状の、直線状の、及びカスタム化されたループ路を形成することができる。最後に、キャリラリーはその所望の目的場所に到達する。本発明にとって、これはボンディング動作が開始したのと同じボンディングパッドである(図３のパッド３１)。キャピラリーはパッドに触るように降下され；、キャリラリーのインプリントによって、冶金的なステッチボンド(stitch bond)が形成され、ワイヤはキャピラリーを開放するために切断される。ステッチコンタクトは小さいが信頼性がある；ステッチインプリントの横の大きさは、ワイヤの直径の約１.３−３倍である(その正確な形状は、用いられるキャピラリーの形状、例えばキャリラリーの壁厚及びキャリラリーのフットプリントに依存する)。結果的に、図３のボンディングパッド３１の面積は小さく設計されるが、ワイヤボンドのボールとステッチは、保護層のシリコンナイトライドの周囲の境界に影響を与えることなくその上に配置される。
【００３５】
コンピュータ制御の下でキャピラリによって形成されるワイヤループの例は、図３Ａに示されている。ループは大きな直径、即ち高さ３６、及び小さな直径３７を有している。大きな直径３６は、９０−１１０μｍの好適な高さを有して、約５０−２５０μｍ、の範囲にある。高さはプラスマイナス２−５μ以内に制御されなければならない。同じ制限の許容度がワイヤループのアレイにおける全てのループの高さに適用される。ここで定義されるワイヤループのアレイは、もし、各々のワイヤループの高さがこの許容度を示すらならば、一様な高さと呼ばれる。ワイヤの直径の２−４倍のサークル及び小さな直径３７より長く伸ばされた形状を有する狭いループが好ましい。
【００３６】
本発明の利点は、大きなループ直径３６をピッチ変更することなく制御することができるので、ボンドパッドピッチ３５を細かいピッチに維持することができることである。又、ボンディングパッドの細かいチップを達成するために、大きな直径と小さな直径間の比を変更することができる。
【００３７】
大きな直径と小さな直径のこの範囲を有するチップが基板に取付けられると、ワイヤループは十分な弾力性を示し、ストレスを吸収するスプリングとして働く。ループは、本来のワイヤ材料の特性に基づいて、ワイヤ材料の単純な延びが可能となる限界をはるかに超えて曲げや延びを調整するように設計された形状を有する。結果的に、ループのストレスを吸収する能力に対する大きな寄与が幾何学的柔軟性から引き出され、材料の特性からの寄与は小さい。
【００３８】
大きな直径の好適な向きは、ＩＣを含むチップの能動面である、ボンディングパッドの面に実質的に垂直である。更に、Ｘ軸とＹ軸に並べられたループの向き−−ループがチップのコーナーにたちあがっている状態、によって図３Ｂに示されているように、全てのループが開口面に関して平行に向けられていることが不可欠である。更に、ループの頂点３８とボンディングパッドのセンター３９のオフセット(図３Ａの１点鎖線によって接続されている)はループからループまでの大きさばかりでなく方向も一定である必要がある(アッセンブリー中に基板のコンタクトパッドとの整列を可能にするために)。図３Ａではこのオフセットはゼロである。
【００３９】
図４は、本発明の実施形態として基板へのチップのアッセンブリー（一般に４０で示されている)を示す。図４は、ボンディングパッド４２と周囲の保護膜４３を含むチップ４１の一部をとおして単純化した断面図を示す。ワイヤループ４４は、ボンディングパッド４２にボンドされている。各々のループは、ボンディングパッドのメタライゼーションに溶接されたワイヤの１つのボール４４ａと１つのステッチ４４ｂを伴っている。ループは、アレイのループが一定の高さを示すように、図３に示された厳密な許容値以内に入る、ループの高さを規定する大きな直径と共に、図３Ａに説明される大きな直径と小さな直径を有している。
【００４０】
更に、全てのループの大きな直径は、チップの能動面に実質的に垂直である。図４に示すように、全てのループ４４は、開口面に関して平行に向けられている。ボンディングパッドの中央４２ａとループの頂点４５は、図４においてはゼロのオフセットを有している(それらは垂直な１点鎖線によってつながれている)；しかし、デバイスにおいてオフセットがゼロでないならば、ループと基板上のそれぞれのコンタクトパッド間で満足の行く整列を可能にするために、ループからループまでの方向および大きさが一定でなければならない。
【００４１】
図４において、基板４６は、その第１の面４６ａ上に設けられた複数のコンタクトパッド４７を有している。通常、それらは金の薄いメッキを有する銅から成っている。しかし、もし、金属とハンダの相互拡散が最小に多もたれるならば、溶融しにくい金属(チタン、又はチタンとタングステンの合金、４０−７００ｎｍの厚さ、好ましくは５０ｎｍ)の薄い層が銅の層の上に堆積され、続いてプラチナ、又はプラチナの豊富な合金(２００−８００ｎｍの厚さ、好ましくは５００ｎｍ)の層が堆積される。その第２の面(図４には示されていないが、関連した図５と図６には示されている)上に、堆積された同様の複数のコンタクトパッドが堆積される。これらのパッドは取付け材料４８に対してコンタクトとして働く。一般的な取付け材料は、多くの鉛とすずの混合物のいずれか(ハンダ合金は、デバイスの適用に都合のよいその溶融温度に基づいて選択される)、ハンダペースト、及び導電性(例えば、銀が添加された)接着材である。
【００４２】
取付け材料はワイヤをぬらす必要があるが、溶融の必要性があってもなくても信頼のできる取付けを可能にする必要がある。取付け材料は、ループのスプリングのような弾力性を妨げることなくループの開口を部分的に満たすことができる。幾つかの実施形態にとって、取り付け材料、特にハンダを選択することが好ましく、その結果それらは多様のリフローと適合する。この特徴は改良を容易にする。
【００４３】
基板４６は絶縁材料(一般に有機材料)から作られ、ＦＲ−４、ＦＲ−５およびＢＴ樹脂から成るグループから選択される。基板との一体化は、複数の電気的に導電性のルーティングストリップ(routing strip;えぐって溝またはうねりをつけたストリップ)である。ＦＲ−４は、織られたガラス布で強化されたエポキシ樹脂、またはシアネートエステル樹脂である。Motorola Inc. USA またはShiko Corp., Japan またはIbiden Corp., Japanから利用可能である。ＦＲ−５及びＢＴ樹脂は同じ会社から利用可能である。基板用の材料を選択するとき、４つのパラメータ、即ち熱膨張係数(ＣＴＥ)、ガラス転移温度、厚さ、及び誘電率を考慮される必要がある。
【００４４】
ＦＲ−４用のＣＴＥは、約１６ｐｐｍ／℃；シリコン用のＣＴＥは、約２ｐｐｍ／℃である。ＦＲ−４から作られた、図４の基板４６とシリコンチップ４１間におけるＣＴＥのこと相違は、アッセンブリーのステップ中及び／またはデバイスの使用中の熱機械的ストレスによって従来のハンダバンプまたはボールが使用されたとき、デバイスの故障を導くかもしれない。本発明の大きな利点は、図４(及び図５と図６)に示された実施形態において、ワイヤループが熱機械的ストレスに寛容であり、そして上述のＣＴＥの相違を受け入れることができる。
【００４５】
樹脂がガラスのような状態から“ゴムのような”状態へ変化する温度は、ガラス転移温度Ｔｇとして一般に示されている。標準のＦｒ−４は、約１１０℃のＴｇを有するニ機能性のポリマー化しているエポキシで作られる。より高いＴｇ温度は四機能性のエポキシを用いることによって得られる。１５０−２００℃の範囲にあるより高いＴｇの値に対して、シアネートエステル／エポキシのブレンドを用いることができる。更ニ、ポリイミドは、２５０℃以上のＴｇを有する基板を提供する。
【００４６】
厚さは、必要とされる層の数及び与えられた層に使用される強化材の量に依存する。強化ガラス布は、厚さが、例えばシート(タイプ１０６)当たり５０μｍからシート(タイプ７６２８)当たり２００μｍまでの範囲にある。
【００４７】
誘電率は、用いられた樹脂と厚さの組合せ、及び用いられた強化材の種類によって決まる。標準のＦＲ−４は、４．５の誘電率を有している。この誘電率は、エポキシ樹脂をシアネートエステル樹脂で置きかえることによって約３.０へ減少することができる。しかし厚さを大きくすればするほど、厚さの制御、切断制御、及び粗さ表面と関連する問題が大きくなる。
【００４８】
第４図のスタンドオフ高さ４９は、チップのボンディングパッド４２の面と基板のコンタクトパッド４７の間の距離として定義される。この設計パラメータは広い範囲にわたって変えられることができるという事実は、本発明の大きな重要性であり、また本発明がデバイスの設計者に与えるフレキシビリティである。一般的なスタンドオフ高さは約５０−２５０μｍの範囲にあるが、４００μｍまでの値が実現可能である。
【００４９】
図５は、本発明の実施形態、即ち一般に５０で示されるチップスケールの半導体デバイスを概略示す。個々のチップ５１は能動面５１ａおよび受動面５１ｂを有している；能動面はＩＣ及び複数のボンディングパッド５２を有する。各々ボンディングパッド上にチップの能動面に実質的に垂直な大きな直径を有するワイヤループ５３がボンドされる。これらのループは一様な高さのアレイを形成し；全てのループは、ループの開口面に関して平行に向けられ、図３Ａ、３Ｂおよび図４に詳細に示されているように、それらのボンディングパッドの中央に関してそれらの頂点の方向と大きさが一定のオフセットを有している。各々のループは電気的絶縁基板５６の第１の面５６ａ上に設けられたコンタクトパッド５５に取付け材料、即ちハンダ材料５４を用いて取付けられる。好適な実施形態において、１つの基板上に複数のチップのアッセンブリーを収容するために、この基板のサイズは個々のチップより大きい。コンタクトパッド５５は、基板５６と一体に、複数の電気的に導電性のルーティングストリップによって基板５６の第２の面５６Ｂ上に設けられた複数のコンタクトパッド５７に接続される。
【００５０】
ハンダボール５８がそれらのコンタクトパッドの各々に取付けられ、母板への機械的及び電気的接続を可能にする。ここで定義されるように、用語「ハンダボール」は、ハンダコンタクトが必ず球状である必要はない。それらは、半球状、半ドーム状、円錐台状、或いは一般的にバンプのようないろいろな形状を有することができる。正確な形状は、堆積技術(例えば、蒸着、めっき、または事前形成されたユニット)及びリフォームフロー技術(例えば、赤外線または放射加熱)及び材料構成の基本である。ハンダボールは、通常直径が、一般に０.１-０.３ｍｍ、好適には０.２ｍｍである。材料の両及びリフォームフロー温度の均一性を制御することによって輪郭形状の一致性を達成するために、いろいろな方法が利用できる。材料が鉛とすずの合金(時にはインジウムと銀を含む)ときには、一般に、構成物に依存するリフォームフロー温度は、約１５０-２６０℃の範囲にある。
【００５１】
取付けプロセスの第１のステップにおいて、ワイヤループを有するチップ及び取付け材料を有する基板は、各々のワイヤループが基板の一つのコンタクトパッドと整列するように、整列される。次に、実際のコンタクトは、チップのワイヤボンドと取付け材料を有する基板のコンタクトパッドの間に行われる。次のステップにおいて、十分なエネルギーが基板に加えられて、取付け材料が液状になるようにし、ループの位置部をぬらすようにする。ハンダが用いられた場合、これはハンダを溶融し、リフォームフローすることを意味する。また、導電性接着剤が用いられた場合は、これは、ループの一部にたいする能動的な接着を意味する。信頼できるコンタクトメニスカスをぬらし、形成した後、加熱エネルギーが除かれ、取付け材料が冷却し、硬化して、基板のコンタクトパッドとチップのワイヤループ間に物理的なボンドを形成する。結果的に、チップは、基板に取付けられ、一方ギャップ５９がチップと基板の間に形成される。
【００５２】
ギャップ５９は、およそループ５３の大きな直径の幅を有する。より正確に言えば、ギャップは、スタンドオフ高さ(図４における４９)の幅たす基板のメタライゼーション(図５における５５)の厚さを有する。
【００５３】
図５に示された実施形態のものを製造するために、ギャップ５５は、封止材料６０、特にシリカと無水化物で満たされたエポキシベースのポリマーで充填される。モールド構成物は、多くのいろいろなスペックが商用的に利用できる;それらは科学的に非常にクリーンで、ＣＴＥ及び接着の良好な特性を有している。トランスファーモールド技術は、発展の高いレベルで制御可能であり、自動化され、ワイヤスイープ、不完全な充填、または空隙のような望ましくない効果を避けることができる。いわゆる３-Ｐ技術は特に好適手ある; 例えば、U.S. Patent No. 5,998,628 of Mar. 24, 1992 (Pas, Method for Packing a Measured Quantity of Thermosetting Resin and Operating a Mold for Encapsulating a Component)及びU.S. Patent No. 5,431,854 of Jul. 11, 1995 (Pas, Method for Pressing a Plastic, which Cures by means of Reaction, into Mold Cavity,a pressing Auxiliary in Pill Form to be Used in this Method, and a Holder Composed of such Material)を参照されたい。モールドプロセスにおいて、すべてのワイヤループ５３、能動チップ面５１ａ及び基板の第１の面５６ａは完全に覆われて保護される。
【００５４】
モールド材料が硬化した（ポリマー化した）のち、それはガラスのように固くなる。複合構造は、図５に示される輪郭を有する分離したデバイスに切断される。切断ラインは基板をチップに組立てられた個々のユニットに切断し、硬化されたモールド材料から作られた側面を生成する。終端は、ここのチップより大きくない輪郭及び薄いプロフィールを有するチップスケールの半導体を生じる。
代わりに、チップスケールのパッケージがスペーサを用いて作られ、ギャップを封止材料で満たす以外に、チップと基板の間のギャップを保つ。
【００５５】
本発明の他の実施形態において、上述の方法は、チップサイズのパッケージにおけるデバイスを製造するウエハスケールのアッセンブリー技術にまで広げることができる。プロセスは、複数のＩＣｓを有する全体の半導体ウエハから始まる。ワイヤループは、図３Ａ,３Ｂ,図４及び図５とともに上述したと同じ方法で、ループの高さ、向き、平行性、及びオフセットを制御して、ウエハのそれぞれのＩＣのボンデリングパッド上に形成される。上述の特徴を有し、各基板のコンタクトパッドがチップの１つのワイヤループと一直線に配列されるように、全体の半導体ウエハをアッセンブルするのに適した面積サイズを有する基板がウエハとともに整列される。コンタクトパッド及びループを接触した後、取付けは上述のプロセスステップによって達成される。基板とウエハの間に生じたギャップは、好ましくはトランスファモールでリングによって封止化合物で満たされる。上述のように、ハンダボールを基板に取付けた後、生じた複合構造は、好ましくは、ウエハの切断ラインに沿って切断することによって、個別のデバイスに分離される。最終製品は、図６に一般的に概略示された６２で示された薄いプロフィールの半導体デバイスである。それは、チップ６４、チップサイズパッケージとぴったりと同じプロフィールを有する基板６３を特徴としている。モールド化合物の充填物６５の側面はチップの側面及び基板の６３ａと同じ面にある。
【００５６】
以上の記載に関連して、以下の各項を開示する。
（１）半導体デバイスであって、
能動及び受動面を有する半導体チップ、前記能動面は、集積回路と少なくとも１つのボンディングパッドを有しており、前記ボンディングパッドは、ワイヤボンディングに適したメタライゼーションを有し、及び
前記ボンディングパッドにボンドされた相互接続、前記相互接続は、前記ボンディングパッドに取付けられたワイヤの両端を有するワイヤループを有し、前記ワイヤループは、ストレスを吸収するスプリングとして働くように十分な弾力性を有している
ことを特徴とする半導体デバイス。
【００５７】
（２）前記ループは、大きな直径と小さな直径を有し、前記大きな直径は、前記能動面に実質的に垂直に向いていることを特徴とする前記（１）項に記載の半導体デバイス。
【００５８】
（３）前記ループは、本来の材料特性に基く単純な伸長の限界を超えて、曲げ及び伸びを収容するように設計された幾何学形状を有することを特徴とする前記（１）項に記載の半導体デバイス。
【００５９】
（４）前記ワイヤは、ハンダにぬれる材料を有することを特徴とする前記（１）項に記載の半導体デバイス。
【００６０】
（５）前記ワイヤの材料は、金または金合金であることを特徴とする前記（４）項に記載の半導体デバイス。
【００６１】
（６）前記ワイヤの材料は、銅または銅合金であることを特徴とする前記（４）項に記載の半導体デバイス。
【００６２】
（７）前記ワイヤ端の一方は、ボールボンドされ、前記ワイヤの端の他方は、ステッチボンドされることを特徴とする前記（１）項に記載の半導体デバイス。
【００６３】
（８）半導体アッセンブリーであって、
能動面と受動面を有する半導体チップ、前記能動面は集積回路と複数のボンディングパッドを有し、前記ボンディングパッドはワイヤボンディングに適したメタライゼーションを有し、
一様な高さの相互接続のアレイ、前記相互接続の各々は、前記能動面に実質的に垂直なワイヤループを有し、前記ループの各々は、ボンディングパッドに取付けられるワイヤの両端、及び大きな直径と小さな直径有し、前記ループは、開口面に関して平行に向けられ、またそれらのボンディングパッドの中央に関してそれらの頂点の方向及び大きさにおいて一定のオフセットを有しており、
第１及び第２の面、前記基板と一体化している複数の電気的に導電性のルーティングストリップ、及び前記コンタクトパッドの各々の上に設けられた取付け材料を有する、前記第１の面上に設けられた複数のコンタクトパッドを有する電気的な絶縁基板、及び
前記チップと前記基板の間に電気的コンタクトが確立するように、前記ワイヤループの一方に取付けられ、一方、ほぼ前記大きなループの直径の幅を有するギャップをそれらの間に形成する各々のコンタクトパッド、
【００６４】
（９）前記ワイヤループはストレスを吸収するスプリングとして作用するように十分な弾力性を有することを特徴とする前記（８）項に記載のアッセンブリー。
【００６５】
（10）前記ループ、本来的な材料特性に基づく単純な伸長の限界を超えて曲げ及び伸長を調節するように設計された形状を有することを特徴とする前記（８）項に記載のアッセンブリー。
【００６６】
（11）前記大きな直径と小さな直径間の比は、前記ボンディングパッドの細かいピッチを達成するために変更されることを特徴とする前記（８）項に記載のアッセンブリー。
【００６７】
（12）前記基板のコンタクトパッドは、銅、アルミニウム、溶融しにくい金属、貴金属、またはそれらの層を有することを特徴とする前記（８）項に記載のアッセンブリー。
【００６８】
（13）前記基板は、ＦＲ-４、ＦＲ-５、及びＢＴ樹脂からなるグループから選択されることを特徴とする前記（８）項に記載のアッセンブリー。
【００６９】
（14）半導体チップ上にワイヤボンディングする方法であって、
能動面と受動面を有する半導体チップを与えるステップ、前記能動面は、集積回路と少なくとも１つのボンディングパッドを有し、前記ボンディングパッドは、ワイヤボンディングに適したメタライゼーションを有しており、及び
第１のワイヤ端を前記パッドにボンディングし、ワイヤの長さを伸ばし、それをループに形成し、その後第２のワイヤ端を前記パッドにボンディングすることによって、前記能動面に実質的に垂直にワイヤループを形成するステップを有し、前記ループは、ストレスを吸収するスプリングとしては働くのに十分な弾力性を有していることを特徴とする方法。
【００７０】
（15）前記ループには、大きな直径と小さな直径が与えられ、前記直径は、前記能動面に実質的に垂直に向けられていることを特徴とする前記（14）項に記載の方法。
【００７１】
（16）前記ワイヤ端の一方はボールボンドとして形成され、前記ワイヤ端の他方はステッチボンドとして形成されることを特徴とする前記（14）項に記載の方法。
【００７２】
（17）前記ワイヤ端の双方はウエッジボンドとして形成されることを特徴とする前記（14）項に記載の方法。
【００７３】
（18）半導体アッセンブリーの製造方法であって、
能動面と受動面を有する半導体チップを与えるステップ、前記能動面は集積回路とワイヤボンディングに適したメタライゼーションを有する複数のボンディングパッドを有し、
第１のワイヤ端を前記パッドの一方にそれぞれボンディングし、ワイヤの長さを伸ばし、それをループに形成し、かつ第2のワイヤ端を同じパッドにそれぞれボンディングすることによってワイヤループのアレイを形成するステップ、
前記ループの高さを制御して一様な高さにするステップ、
前クループの向きを制御して前記能動面に垂直に、かつ開口面に平行に維持するステップ、
ボンディングパッドの中央に関して前記ループの頂点のオフセットを制御して大きさばかりでなく方向の一定性を維持するステップ、
第１及び第２の面を有する電気的絶縁基板、前記基板といったの電気導電性ルーティングストリップ、前記第１の面上に設けられた複数のコンタクトパッド、前記コンタクトパッドの各々に設けられた取付け材料、及び前記第２の面に設けられた複数のコンタクトパッドを与えるステップ、
各々のコンタクトパッドが前記チップ上の前記ワイヤループの一方と一列に整列して配置されるように、前記取付け材料と前記基板の第１の面を整列するステップ、
前記コンタクトパッドと前記ループをコンタクトするステップ、
その温度が上昇し、取付け材料に熱を移行して、液状にし、前記ワイヤループの一部をぬらすように前記基板にエネルギーを加えるステップ、
前記取付け材料が冷えて、硬化するように前記エネルギーを除き、前記コンタクトパッドと前記ワイヤループ間に物理的ボンドを形成するステップ、それによって、前記大きなループの直径はばを有するギャップを形成する一方、前記チップを前記基板に取りつけ、且つ
前記ハンダボールを前記基板の第２の面に設けられた前記コンタクトパッドの各々に取りつけるステップ、
を有することを特徴とする方法。
【００７４】
（19）封止材料で前記ギャップを充填するステップを有することを特徴とする前記（18）項に記載の方法。
【００７５】
（20）半導体アッセンブリーの製造方法であって、
能動面と受動面を有する半導体ウエハを与えるステップ、前記能動面は、複数の集積回路を有し、各回路はワイヤボンディングに適したメタライゼーションを有する複数のボンディングパッドを有し、
第１のワイヤ端を前記パッドの一方にそれぞれボンディングし、ワイヤの長さを伸ばし、それをループに形成し、かつ第2のワイヤ端を同じパッドにそれぞれボンディングすることによってワイヤループのアレイを形成するステップ、
前記ループの高さを制御して一様な高さにするステップ、
前クループの向きを制御して前記能動面に垂直に、かつ開口面に平行に維持するステップ、
ボンディングパッドの中央に関して前記ループの頂点のオフセットを制御して大きさばかりでなく方向の一定性を維持するステップ、
第１及び第２の面を有する電気的絶縁基板、前記基板といったの電気導電性ルーティングストリップ、前記第１の面上に設けられた複数のコンタクトパッド、前記コンタクトパッドの各々に設けられた取付け材料、及び前記第２の面に設けられた複数のコンタクトパッドを与えるステップ、
各々のコンタクトパッドが前記チップ上の前記ワイヤループの一方と一列に整列して配置されるように、前記取付け材料と前記基板の第１の面を整列するステップ、
前記コンタクトパッドと前記ループをコンタクトするステップ、
その温度が上昇し、取付け材料に熱を移行して、液状にし、前記ワイヤループの一部をぬらすように前記基板にエネルギーを加えるステップ、
前記取付け材料が冷えて、硬化するように前記エネルギーを除き、前記コンタクトパッドと前記ワイヤループ間に物理的ボンドを形成するステップ、それによって、前記大きなループの直径はばを有するギャップを形成する一方、前記チップを前記基板に取りつけ、
前記ギャップを封止材料で充填するステップ、それによって前記ワイヤループ、前記能動チップ面、及び前記第1軒盤面が保護され、
前記ハンダボールを前記基板の第２の面に設けられた前記コンタクトパッドの各々に取りつけるステップ、及び
生成した複合構造を個々のチップに分離するステップ、
を有することを特徴とする方法。
【００７６】
（21）前記複合構造を分離するステップは、切断するステップを有し、それによってチップサイズのパッケージにデバイスが生成されることを特徴とする前記（20）項に記載の方法。
【００７７】
本発明の実施形態について説明されたが、この説明は限定的意味に介されることを意味することを意図しない。本発明の他の実施形態ばかりでなく、実施形態のいろいろな変更及び組み合わせはこの記載に基づいて当業者に明らかであろう。従って、請求項は、すべての変更または実施形態を含むことを意図している。
【図面の簡単な説明】
【図１】既知の技術によって製造される、ハンダバンプを伴うフリップチップアッセンブリーの概略断面図である。
【図２】既知の技術によるチップボンディングパッドメタライゼーション上のハンダバンプおよび下部メタル配列の断面図である。
【図３Ａ】本発明による、回路のボンディングパッドに形成され、取付けられた２つの、個々のワイヤループの単純化した斜視図である。
【図３Ｂ】例えばチップのコーナーにおけるＸ−及びＹ−方向に配列されたワイヤループの単純化した斜視図である。
【図４】本発明の他の実施形態として、ボンディングパッドに取付けられ、基板のコンタクトパッドにハンダ付けされたワイヤループを有する半導体チップの一部の単純化した断面図である。
【図５】本発明の教示にしたがって、複数のＩＣｓが大きな基板上にアッセンブルされ、封止された後、単一化された、本発明の他の実施形態による半導体チップスケールのデバイスの単純化した断面図である。
【図６】本発明の教示にしたがって、複数のＩＣｓが大きな基板上にアッセンブルされ、封止された後、単一化された、本発明の他の実施形態による半導体チップサイズのデバイスの単純化した断面図である。