【事件の表示】
　平成１０年特許願第　６１３０３号「半導体装置」拒絶査定に対する審判事件〔平成１１年　９月２４日出願公開、特開平１１−２６１３８９、請求項の数（１４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
（１）手続の経緯、本願発明
　本願は、平成１０年３月１２日の出願であって、その請求項１〜１４に係る発明は、平成１２年９月２９日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜１４に記載された次の事項により特定されるとおりのものと認める（以下、「本願発明１」〜「本願発明１４」という。）。
「【請求項１】　通常動作モードとセットアップ動作モードのいずれかを選択するモード切替スイッチと、
　複数の遅延回路が直列に接続され、前記遅延回路の一端に信号が入力され、前記遅延回路の各出力から遅延させた信号を出力する遅延手段と、
　前記モード切替スイッチがセットアップ動作モードを選択したときには、第１と第２のタイミングで変化し、前記第１と第２のタイミングの間隔が所望の遅延時間である基準パルス信号を生成する基準パルス発生手段と、
　前記第１のタイミングにもとづき生成された信号が前記遅延回路の一端に入力され、前記第２のタイミングで前記複数の遅延回路の出力を判定する遅延判定手段と、
　前記モード切替スイッチが通常動作モードを選択したときには、前記遅延判定手段の判定結果出力に基づき、前記遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを選択することにより、前記遅延回路に入力された信号を所望の遅延時間だけ遅延させた信号を出力する遅延設定手段と
を備えたことを特徴とする半導体装置。
【請求項２】　前記基準パルス発生手段は、　
　クロック信号を発生する発振器と、
　前記クロック信号を計数するカウンタと、
　前記カウンタのカウント値が所望の値になったことを検出する比較器とからなることを特徴とする請求項１に記載の半導体装置。
【請求項３】　前記基準パルス発生手段は、
　遅延設定動作を開始したときにセットされることで第１のタイミングを出力し、
　前記比較器の検出信号でリセットされて第２のタイミングを出力するセットリセット型フリップフロップを有することを特徴とする請求項２に記載の半導体装置。
【請求項４】　前記基準パルス発生手段は、
　遅延設定動作を開始する信号によってリセットされる前記カウンタと、
　前記カウンタのカウント値が第１の値になったことを検出し、第１のタイミングで一致信号を出力する第１の比較器と、
　前記カウンタのカウント値が第２の値になったことを検出し、第２のタイミングで一致信号を出力する第２の比較器とを有することを特徴とする請求項１に記載の半導体装置。
【請求項５】　前記遅延判定手段は、
　データ入力に基準遅延信号が入力され、第２のタイミングで前記基準遅延信号を取り込み保持する複数のデータ保持手段からなることを特徴とする請求項１に記載の半導体装置。
【請求項６】　前記データ保持手段は、
　フリップフロップからなることを特徴とする請求項５に記載の半導体装置。
【請求項７】　前記遅延設定手段は、
　所望の遅延時間に近い基準遅延信号を検出する遅延検出手段と、
　遅延検出手段の出力に基づき、複数の基準遅延信号のいずれか１つを選択して出力する設定スイッチとを備えたことを特徴とする請求項１に記載の半導体装置。
【請求項８】　前記遅延検出手段は、
所望の遅延時間を越えない直近の基準遅延信号を選択するようにしたことを特徴とする請求項７に記載の半導体装置。
【請求項９】　前記遅延検出手段は、
　基準遅延信号が取り込まれて第１の論理レベルを出力する第１の設定手段と、
　基準遅延信号が取り込まれず第２の論理レベルを出力する第２の設定手段と、
　第１の設定手段の出力と反転された第２の設定手段の出力とを論理積する手段とを備えたことを特徴とする請求項８に記載の半導体装置。
【請求項１０】　前記遅延検出手段は、
　所望の遅延時間を越えた直近の基準遅延信号を選択するようにしたことを特徴とする請求項７に記載の半導体装置。
【請求項１１】　前記遅延検出手段は、
　基準遅延信号が取り込まれて第１の論理レベルを出力する第１の設定手段と、
　基準遅延信号が取り込まれず第２の論理レベルを出力する第２の設定手段と、
　反転された第１の設定手段の出力と第２の設定手段の出力とを論理積する手段とを備えたことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】　通常動作モードとセットアップ動作モードのいずれかを選択するモード切替スイッチと、
　複数の遅延回路が直列に接続され、前記遅延回路の一端に信号が入力され、前記遅延回路の各出力から遅延させた信号を出力する遅延手段と、
　前記モード切替スイッチがセットアップ動作モードを選択したときには、前記遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを順次選択して出力端子より出力する遅延設定手段と
　第１と第２のタイミングで変化し、前記第１と第２のタイミングの間隔が所望の遅延時間である基準パルス信号を生成する基準パルス発生手段と、
　前記第１のタイミングにもとづき生成された信号が前記遅延回路の一端に入力され、前記第２のタイミングで前記出力端子に供給された信号を判定する遅延判定手段と、
　前記モード切替スイッチが通常動作モードを選択したときには、前記遅延判定手段から出力される遅延判定結果に基づき、前記遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを選択することにより、前記遅延回路に入力された信号を所望の遅延時間だけ遅延させた信号を出力する遅延設定手段とを備えたことを特徴とする半導体装置。
【請求項１３】　前記基準パルス発生手段は、
　前記基準パルス信号を、前記遅延回路の出力数と同じ回数生成することを特徴とする請求項１２に記載の半導体装置。
【請求項１４】　前記遅延判定手段は、
　前記基準パルス発生手段の出力パルスを計数するカウンタと、
　前記カウンタのカウント値に応じて基準遅延信号の１つを選択して、出力端子と接続する設定スイッチと、
　前記出力端子に伝達される信号を、前記カウンタのカウント値に応じて出力先を選択するサンプリングスイッチと、
　前記サンプリングスイッチの出力データを前記第２のタイミングで保持するデータ保持手段とを備えたことを特徴とする請求項１２に記載の半導体装置。」
　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された、本願の出願の日前である昭和６１年１１月２０日に頒布された特開昭６１−２６１９１８号公報（以下、「刊行物１」という。）には以下の発明が記載されている。
「ＤＰＬＬ回路において、原クロックパルスへ多段の遅延を与え互いに異なる位相を有する複数のクロックパルスを発生し、特定位相のものを選択出力ようにしたクロックパルスの位相調整方法。」（以下、「刊行物１記載の発明」という。）
　同じく、本願の出願の日前である平成２年１２月７日に頒布された特開平２−２９６４１０号公報（以下、「刊行物２」という。）には以下の発明が記載されている。
「リングオシレータの発振周波数が所定の周波数となるようにリングオシレータを構成するインバータの電源電圧を制御し、この電源電圧を遅延回路を構成するインバータ列に供給することで、各インバータで所定の遅延時間が得られる遅延回路。」（以下、「刊行物２記載の発明」という。）
　
　（３）対比判断
　本願発明１と刊行物１記載の発明を比較すると、両者は「複数の遅延回路が直列に接続され、前記遅延回路の一端に信号が入力され、前記遅延回路の各出力から遅延させた信号を出力する遅延手段」を有している点において一致するが、本願発明１は「通常動作モードとセットアップ動作モードのいずれかを選択するモード切替スイッチと、
　前記モード切替スイッチがセットアップ動作モードを選択したときには、第１と第２のタイミングで変化し、前記第１と第２のタイミングの間隔が所望の遅延時間である基準パルス信号を生成する基準パルス発生手段と、
　前記第１のタイミングにもとづき生成された信号が遅延回路の一端に入力され、前記第２のタイミングで複数の遅延回路の出力を判定する遅延判定手段と、
　前記モード切替スイッチが通常動作モードを選択したときには、前記遅延判定手段の判定結果出力に基づき、遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを選択することにより、遅延回路に入力された信号を所望の遅延時間だけ遅延させた信号を出力する遅延設定手段」を有しているのに対し、刊行物１記載の発明は有していない点で相違する。
　ここで前記相違点について検討するに、前記刊行物２記載の発明にも「複数の遅延回路が直列に接続され、前記遅延回路の一端に信号が入力され、前記遅延回路の各出力から遅延させた信号を出力する遅延手段」に関する記載はあるが、本願発明１が有する「通常動作モードとセットアップ動作モードのいずれかを選択するモード切替スイッチと、
　前記モード切替スイッチがセットアップ動作モードを選択したときには、第１と第２のタイミングで変化し、前記第１と第２のタイミングの間隔が所望の遅延時間である基準パルス信号を生成する基準パルス発生手段と、
　前記第１のタイミングにもとづき生成された信号が遅延回路の一端に入力され、前記第２のタイミングで複数の遅延回路の出力を判定する遅延判定手段と、
　前記モード切替スイッチが通常動作モードを選択したときには、前記遅延判定手段の判定結果出力に基づき、遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを選択することにより、遅延回路に入力された信号を所望の遅延時間だけ遅延させた信号を出力する遅延設定手段」の構成に関する記載はなく、当該構成を示唆する記載もない。
　そして、本願発明１は前記相違点に記載された構成を有することにより、明細書記載の本願発明１特有の効果を奏するものである。
　したがって、本願発明１は前記刊行物１、２記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　本願発明２〜１１は、本願発明１に対してさらにその構成を限定したものであるから、さらなる検討を加えるまでもなく前述の理由と同様の理由により、前記刊行物１、２記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　
　次に、本願発明１２と刊行物１記載の発明を比較すると、両者は「複数の遅延回路が直列に接続され、前記遅延回路の一端に信号が入力され、前記遅延回路の各出力から遅延させた信号を出力する遅延手段」を有している点において一致するが、本願発明１２は「通常動作モードとセットアップ動作モードのいずれかを選択するモード切替スイッチと、
　前記モード切替スイッチがセットアップ動作モードを選択したときには、遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを順次選択して出力端子より出力する遅延設定手段と
　第１と第２のタイミングで変化し、前記第１と第２のタイミングの間隔が所望の遅延時間である基準パルス信号を生成する基準パルス発生手段と、
　前記第１のタイミングにもとづき生成された信号が遅延回路の一端に入力され、前記第２のタイミングで前記出力端子に供給された信号を判定する遅延判定手段と、
　前記モード切替スイッチが通常動作モードを選択したときには、前記遅延判定手段から出力される遅延判定結果に基づき、遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを選択することにより、遅延回路に入力された信号を所望の遅延時間だけ遅延させた信号を出力する遅延設定手段」を有しているのに対し、刊行物１記載の発明は有していない点で相違する。
　ここで前記相違点について検討するに、前記刊行物２記載の発明にも「複数の遅延回路が直列に接続され、前記遅延回路の一端に信号が入力され、前記遅延回路の各出力から遅延させた信号を出力する遅延手段」に関する記載はあるが、本願発明１２が有する「通常動作モードとセットアップ動作モードのいずれかを選択するモード切替スイッチと、
　前記モード切替スイッチがセットアップ動作モードを選択したときには、遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを順次選択して出力端子より出力する遅延設定手段と
　第１と第２のタイミングで変化し、前記第１と第２のタイミングの間隔が所望の遅延時間である基準パルス信号を生成する基準パルス発生手段と、
　前記第１のタイミングにもとづき生成された信号が遅延回路の一端に入力され、前記第２のタイミングで前記出力端子に供給された信号を判定する遅延判定手段と、
　前記モード切替スイッチが通常動作モードを選択したときには、前記遅延判定手段から出力される遅延判定結果に基づき、遅延回路からそれぞれ出力される複数の遅延させた信号のいずれか１つを選択することにより、遅延回路に入力された信号を所望の遅延時間だけ遅延させた信号を出力する遅延設定手段」の構成に関する記載はなく、当該構成を示唆する記載もない。
　そして、本願発明１２は前記相違点に記載された構成を有することにより、明細書記載の本願発明１２特有の効果を奏するものである。
　したがって、本願発明１２は前記刊行物１、２記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　本願発明１３〜１４は、本願発明１２に対してさらにその構成を限定したものであるから、さらなる検討を加えるまでもなく前述の理由と同様の理由により、前記刊行物１、２記載の発明に基づいて当業者が容易に発明をすることができたものではない。　
　
（４）むすび
  したがって、本願発明１〜本願発明１４は、刊行物１〜２記載の発明に基づいて当業者が容易に発明をすることができたものではないので、特許法第２９条第２項の規定により特許を受けることができないとすることはできない。
　よって、結論のとおり審決する。