【手続補正書】
【提出日】平成18年9月11日(2006.9.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲートと、ソース領域およびドレン領域との間に、それぞれサイドウォールを有するＭＯＳトランジスタにおいて、
前記ゲート、ソース領域、およびドレン領域の表層に形成された酸化膜を、プラズマにより活性化されたＮ２ガスおよびＨ２ガスに添加することで活性化されたＮＦ３ガスと反応させて、生成膜を形成する工程と、
形成された前記生成膜を加熱して気化させることにより、前記酸化膜を除去する工程と、
前記酸化膜が除去された前記ゲート、ソース領域、およびドレン領域の表面に金属を成膜する工程と、
前記金属膜が成膜された前記ゲート、ソース領域、およびドレン領域を４５０〜５５０℃でアニールして、前記ゲート、ソース領域、およびドレン領域の表層に金属シリサイドを形成する工程と、
を備えたことを特徴とする基板処理方法。
【請求項２】
前記成膜される金属は、Ｃｏであることを特徴とする請求項１に記載の基板処理方法。
【請求項３】
前記成膜される金属は、Ｎｉであることを特徴とする請求項１に記載の基板処理方法。
【請求項４】
前記金属を成膜する工程と、前記金属シリサイドを形成する工程との間に、前記成膜された金属膜上に当該金属膜の酸化を防止する酸化防止膜を成膜する工程を更に備えたことを特徴とする請求項１に記載の基板処理方法。
【請求項５】
前記酸化防止膜は、ＴｉＮ膜であることを特徴とする請求項４に記載の基板処理方法。
【請求項６】
前記４５０〜５５０℃のアニールにより形成された金属シリサイドを６５０℃以上の温度で再度アニールすることを特徴とする請求項１に記載の基板処理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】基板処理方法
【技術分野】
【０００１】
本発明は、金属シリサイド層をＳｉ系材料層の表層に形成する基板処理方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化に伴い、例えばＭＯＳＦＥＴにおいて、不純物拡散層であるソース（ソース領域）、ドレイン（ドレイン領域）の低抵抗化が重要になってきている。
【０００３】
この不純物拡散層の低抵抗化の手法としては、電気抵抗の低い金属シリサイド層を不純物拡散層の表面に形成するシリサイド化手法が開発されている。シリサイド化手法は、Ｓｉ系材料層の全面にシリサイド化できる金属膜を薄く堆積させ、熱処理（シリサイド化アニーリング）を施して、金属膜とＳｉ系材料層とが接触した部分でシリサイド化反応を進行させ、金属シリサイドを形成する方法である。
【０００４】
このシリサイド化工程を行うには、その前工程として、Ｓｉ系材料層の表面に形成されている自然酸化膜を除去する必要がある。従来、この自然酸化膜の除去方法としては、ＤＨＦ（ＨＦ/Ｈ２Ｏ）等のウエット洗浄が採用されていた。
【０００５】
従来の技術に関する特許文献としては、以下のものがある。
【特許文献１】特開２０００−３１５６６２号公報
【特許文献２】特開平１０−３３５３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、このＤＨＦ洗浄を採用する方法では、金属シリサイド層の抵抗値を十分に下げるには、アニール工程で５５０℃以上に加熱する必要がある。図６はこれを示すグラフであって、ＤＨＦ洗浄を採用した場合、コバルトシリサイドの抵抗値を６０ohm/sq程度に抑えるには、５５０℃以上に加熱する必要があることがわかる。これは、ＤＨＦ洗浄をしてもなおＳｉ系材料層表面に僅かながら酸化膜が残存し、そのためシリサイド化のためにより多くのエネルギを必要とするからである。
【０００７】
しかしながら、加熱温度を高くすると、この高温アニールに起因する熱履歴が基板中の不純物の分布に好ましくない影響を与えてしまうという問題点があった。
【０００８】
本発明は、上記問題点を解決するためになされたものであって、金属シリサイド形成のための高温処理を必要としない基板処理方法及び基板処理装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明は、ゲートと、ソース領域およびドレン領域との間に、それぞれサイドウォールを有するＭＯＳトランジスタにおいて、
前記ゲート、ソース領域、およびドレン領域の表層に形成された酸化膜を、プラズマにより活性化されたＮ２ガスおよびＨ２ガスに添加することで活性化されたＮＦ３ガスと反応させて、生成膜を形成する工程と、
形成された前記生成膜を加熱して気化させることにより、前記酸化膜を除去する工程と、
前記酸化膜が除去された前記ゲート、ソース領域、およびドレン領域の表面に金属を成膜する工程と、
前記金属膜が成膜された前記ゲート、ソース領域、およびドレン領域を４５０〜５５０℃でアニールして、前記ゲート、ソース領域、およびドレン領域の表層に金属シリサイドを形成する工程と、
を備えた基板処理方法である。
【００１０】
例えば、前記成膜される金属は、ＣｏやＮｉである。
【００１１】
前記金属を成膜する工程と、前記金属シリサイドを形成する工程との間に、前記成膜された金属膜上に当該金属膜の酸化を防止する酸化防止膜を成膜する工程を更に備えていてもよい。
【００１２】
例えば、前記酸化防止膜は、ＴｉＮ膜である。
【００１３】
前記４５０〜５５０℃のアニールにより形成された金属シリサイドを６５０℃以上の温度で再度アニールしてもよい。
【発明の効果】
【００１４】
本発明にあっては、ＤＨＦ洗浄を採用して酸化膜を除去する場合に比して、金属シリサイドを形成するためのアニール工程をより低温で行うことができる。このため、高温アニールに起因する熱履歴が基板中の不純物の分布に好ましくない影響を与えることを防止することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による基板処理方法の実施の形態について図１ないし図６を参照して説明する。
【００１６】
図１は、本発明の処理方法が適用されるＭＯＳＦＥＴ１１を示す断面図である。この図において符号１３はＳｉ基板を示す。このＳｉ基板１３の両側には不純物拡散層であるソース１５とドレン１７が設けられている。このソース１５、ドレン１７の間のＳｉ基板が露出している部分にはゲート酸化膜１９を介して多結晶シリコンからなるゲート２１が設けられている。そして、このゲート２１の両側には、サイドウォール２３が設けられている。
【００１７】
このようなＭＯＳＦＥＴ１１は、図４に示すような基板処理装置４１で処理される。この基板処理装置４１は、中央部に搬送室４３を有している。この搬送室４３には、ウエハ搬送用の搬送装置が設けられている。この搬送室４３の内部は、非反応性雰囲気、例えば真空になされており、ウエハＷの搬送中にウエハＷに自然酸化膜が発生することを抑制することができる。この搬送室４３には、未処理ウエハＷを搬送室４３に搬入するためのロードロック室４５が接続されている。
【００１８】
このロードロック室４５の反対側には、搬送室４３に接続して低温処理室４７が設けられている。
【００１９】
この低温処理室４７は、図５に示すように、真空引きのできる処理容器４９を有しており、この処理容器４９内には処理されるウエハＷを載置する載置台５１が設けられている。一方、この処理容器４９の天井壁にはプラズマ形成管５３が設けられ、このプラズマ形成管５３を通って、プラズマによって活性化されたＮ２ガス、Ｈ２ガスが処理容器４９内に供給される。このプラズマ形成管５３の下端には、下方に向かって傘状に広がった覆い部材５５が接続されており、載置台５１上のウエハＷに向かってガスを効率的に流下できるようになっている。
【００２０】
また、覆い部材５５の内周側には、多数のガス孔５７を有する環状のシャワーヘッド５９が配設され、このシャワーヘッド５９には、連通管６１が接続されている。そして、この連通管６１を通ってＮＦ３ガスがシャワーヘッド５９に供給され、多数のガス孔５７から覆い部材５５内に供給される。このようにして、この覆い部材５５内でＮＦ３ガスがＮ２、Ｈ２の活性ガス種に衝突して、ＮＦ３ガスも活性化する。そして、この活性化したＮＦ３ガスがウエハＷ上のＭＯＳＦＥＴの表面に形成された自然酸化膜と反応して、生成膜が形成される。
【００２１】
低温処理室４７の隣には、加熱室７１が搬送室４３に接続して設けられている。この加熱室７１には、ウエハＷが低温処理室４７から搬送室４３を経由して搬入される。ここでは、低温処理室４７でウエハＷ上のＭＯＳＦＥＴの表面に形成された生成膜を加熱することによって、気化させ、ウエハ表面を洗浄する。
【００２２】
前記低温処理室４７の加熱室７１と反対の側には、Ｃｏスパッタリング室８１が搬送室４３に接続して設けられ、このＣｏスパッタリング室の隣には、ＴｉＮスパッタリング室８３が同様に搬送室４３に接続して設けられている。このＣｏスパッタリング室８１では、洗浄されたＭＯＳＦＥＴの表面にスパッタリングによってＣｏ膜を形成する。そして、次のＴｉＮスパッタリング室８３では、さらにこのＣｏ膜の上にＴｉＮ膜をスパッタリングによって形成する。
【００２３】
ＴｉＮスパッタリング室８３の隣には、アニール室８５が搬送室４３に接続して設けられている。このアニール室８５は、Ｃｏ成膜がなされたウエハＷにアニール工程を施すところである。
【００２４】
なお、加熱室７１の隣には、冷却室８７が搬送室４３に接続されて設けられている。ここは、処理されて加熱されたウエハＷを冷却することによって、ウエハが反応性雰囲気に戻っても、反応しないようになっている。
【００２５】
次に、このような基板処理室４１を用いてＭＯＳＦＥＴにシリサイド化処理を行う方法について図１ないし図３を参照して説明する。
【００２６】
まず、図１に示すようなＭＯＳＦＥＴを、図４に示す低温処理室４７に搬入する。そして、この中で活性化されたＮＦ３と自然酸化膜とを反応させ、生成膜を形成させる。
【００２７】
ついで、このＭＯＳＦＥＴを加熱室７１に搬入して加熱し、生成膜を気化させて洗浄を行う（以下この洗浄方法をＮＯＲ洗浄という）。
【００２８】
このようにして、表面が洗浄されたＭＯＳＦＥＴを、まずＣｏスパッタリング室８１に搬入し、図２に示すように、表面にＣｏ膜９１を形成し、ＴｉＮスパッタリング室８３に搬入して、その表面にＴｉＮ膜９３を形成する。このＴｉＮ膜９３はＣｏ膜９１が酸化するのを防止するためのものである。
【００２９】
ついで、このＭＯＳＦＥＴをアニール室８５に搬入する。そして、ここで低温（４５０〜５５０℃）でアニールを行い、ソース１５、ドレン１７、ゲート２１表面にＣｏＳｉ層９５を形成する。
【００３０】
ここで、低温（４５０〜５５０℃）アニールが可能なのは、以下の理由による。
【００３１】
すなわち、図６に示すように、ＮＯＲ洗浄を採用した場合、アニール温度４５０〜５５０℃で、コバルトシリサイドの抵抗を６０ohm/sqにすることができる。従って、この基板処理方法にあっては、ＤＨＦ洗浄を採用した場合と異なり遙かに低温でアニールできることになり、高温アニールに起因する熱履歴が基板中の不純物の分布に好ましくない影響を与えてしまうことを防止することができる。
【００３２】
つぎに、このＭＯＳＦＥＴを搬送室４３とロードロック室４５を通って搬出し、メタル洗浄室（図示せず）に搬入する。そして、ここでＳＰＭ洗浄を行い、残存しているＣｏ膜とＴｉＮ膜を除去する。
【００３３】
その後、このＭＯＳＦＥＴをメタル洗浄室から搬出し第２アニール室（図示せず）に搬入して６５０℃以上で再度アニールを行う。これによって、ソース１５、ドレン１７、ゲート２１の表面に形成されたＣｏＳｉ層９１をＣｏＳｉ２層９７に変化させ、Ｃｏシリサイド層を形成する。
【００３４】
このように、上記基板処理方法にあっては、ＭＯＳＦＥＴ１１のゲート２１、ソース１５、ドレン１７表層に形成された自然酸化膜を、活性化されたＮＦ３ガスで除去し、この自然酸化膜が除去されたゲート２１、ソース１５、ドレン１７の表面にＣｏ膜９１を形成し、このＭＯＳＦＥＴに対して低温アニール（４５０〜５５０℃）を行い、このＣｏ膜９１と、ゲート２１、ソース１５、ドレン１７のシリコン化合物とを反応させてこのシリコン化合物の表層に金属シリサイド層を形成するようにしている。従って、自然酸化膜をＤＨＦ洗浄を採用して除去する場合に比して、アニール工程をより低温で行うことができ、高温アニールに起因する熱履歴が基板中の不純物の分布に好ましくない影響を与えることを防止することができる。
【００３５】
また、Ｃｏ膜９１の表面にＴｉＮ膜９３を成膜しているから、Ｃｏ膜形成後にＣｏ膜が酸化するのを防止することができる。
【００３６】
また、上記基板処理装置４１にあっては、シリコン化合物の表層に形成された酸化膜に活性化された反応ガスを反応させて生成膜を形成する低温処理室４７と、この生成膜が形成されたシリコン化合物を加熱して、前記生成膜を気化させて除去する加熱室７１と、前記生成膜が除去されたシリコン化合物の表面に金属を成膜するＣｏスパッタリング室８１と、前記低温処理室４７と前記加熱室７１とＣｏスパッタリング室８１とに接続され、これら低温処理室４７と加熱室７１とＣｏスパッタリング室８１との間でウエハを非反応性雰囲気で搬送する搬送装置を有する搬送室４３とを備えているから、酸化膜除去、Ｃｏ膜形成、Ｃｏシリサイド層形成を効率よく行うことができるとともに、これらの工程中に不必要な酸化が生ずるのを防止することができる。
【００３７】
なお、上記実施の形態においては、ＭＯＳＦＥＴのゲート、ソース、ドレン表面にＣｏ膜を形成する工程の後に、Ｃｏシリサイドを形成する工程を行うようにしているが、これに限る必要はなく、ゲート、ソース、ドレン表面にＣｏ膜を形成する工程と、Ｃｏシリサイドを形成する工程とを同時に行うようにしてもよい。このようにすれば、工程を短縮することができ、スループットを向上させることができる。
【００３８】
また、上記実施の形態においては、ＭＯＳＦＥＴのゲート、ソース、ドレン表面にＣｏ膜を形成するようにしているが、これに限る必要はなく、Ｎｉ膜を形成するようにしてもよい。
【００３９】
さらに、上記実施の形態においては、ＭＯＳＦＥＴのゲート、ソース、ドレンの表面にＣｏシリサイドを形成する場合について説明しているが、これに限る必要はなく、表層に酸化膜が形成されているシリコン化合物において、この酸化膜を除去後金属シリサイドを形成するすべての場合適用してもよく、例えば、エレベーテッドソース、ドレンにも適用できることは勿論である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態の基板処理方法でＭＯＳＦＥＴを処理する場合の第１のステップを示す断面図。
【図２】本発明の実施形態の基板処理方法でＭＯＳＦＥＴを処理する場合の第２のステップを示す断面図。
【図３】本発明の実施形態の基板処理方法でＭＯＳＦＥＴを処理する場合の第３のステップを示す断面図。
【図４】本発明の実施形態の基板処理装置を示す平面図。
【図５】本発明の実施形態において低温処理を行う低温処理室を示す断面図。
【図６】ＤＨＦ洗浄を施した場合とＮＯＲ洗浄を施した場合におけるアニール温度とコバルトシリサイド抵抗との関係を示すグラフ。
【符号の説明】
【００４１】
１１  ＭＯＳＦＥＴ
１５  ソース
１７  ドレン
２１  ゲート
２３  サイドウォール
４１  基板処理装置
４３  搬送室
４７  低温処理室
７１  加熱室
８１  Ｃｏスパッタリング室
９１  Ｃｏ膜（金属膜）
９３  ＴｉＮ膜（酸化防止膜）
９５  ＣｏＳｉ層（金属シリサイド層）
９７  ＣｏＳｉ２層（金属シリサイド層）