【手続補正書】
【提出日】平成17年12月22日(2005.12.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
図４７を参照して、本明細書においては（ａ）に示すトランジスタ１５１８の記号はしきい値電圧の高いトランジスタを表わし、（ｂ）に示すトランジスタ１５２０の記号はしきい値電圧の低いトランジスタを表わすものとする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
再び図４６を参照して、この回路は通常動作時には制御信号ＳＣＲＣによってＮチャネルＭＯＳトランジスタ１５１６を導通状態としノードＮ１００の電位ＶＮを接地電位としインバータ１５１１に通常の論理動作を行なわせる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
次に、回路１５３０の待機時の状態について説明する。
待機状態の場合は、制御信号／ＳＣＲＣはＨレベルに設定され、ノードＮ１０２は電源ノードから切離される。また、制御信号ＳＣＲＣはＬレベルに設定され、ノードＮ１０４は接地ノードから切離される。待機時には入力信号ＩＮはＬレベルであり、ノードＮ１０６およびノードＮ１１０の状態はＨレベルとなり、ノードＮ１０８および出力信号ＯＵＴの状態はＬレベルとなる。ノードＮ１０４の電位ＶＮは接地電位Ｖｓｓよりやや高くなり、インバータ１５３６、１５４０に含まれるＮチャネルＭＯＳトランジスタのサブスレッショルド電流は低減される。ノードＮ１０２の電位ＶＰは電源電位Ｖｄｄよりやや低くなり、インバータ１５３８、１５４２に含まれるＰチャネルＭＯＳトランジスタのサブスレッショルド電流は低減される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
【発明が解決しようとする課題】
以上説明したような、サブスレッショルド電流を低減するための階層的な電源線の構成をとった場合には、サブ電源電位ＶＰ、サブ接地電位ＶＮをコントロールするためのＰチャネルＭＯＳトランジスタＱＨＰとＮチャネルＭＯＳトランジスタＱＨＮとを制御する必要がある。これらのトランジスタは、サブ電源線に接続されている回路の消費電流量に応じて、サイズを調整する必要がある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
バンクＡは、アドレス信号に応じて選択されるメモリセルアレイバンクＡ０とメモリセルアレイバンクＡ１とに分割され、バンクＢは、メモリセルアレイバンクＢ０およびＢ１に分割されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
メモリセルアレイバンクＡ０に対するグローバルＩＯ線バスＧＩＯ０に対応して、ライト用レジスタ５９ａおよびライトバッファ群６０ａが設けられ、メモリセルアレイバンクＡ１に対するグローバルＩＯ線バスＧＩＯ１に対応して、ライト用レジスタ５９ａ２およびライトバッファ群６０ａ２が設けられている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
イコライズ回路群６１ａは、２系統のグローバルＩＯ線バスＧＩＯ０およびＧＩＯ１に共通に設けられ、イコライズ活性化信号φＷＥＱＡに応答して活性化され、グローバルＩＯ線バスＧＩＯ０およびＧＩＯ１のイコライズを行なう。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
バンクＢも同様に、メモリセルアレイバンクＢ０およびＢ１を含む。メモリセルアレイバンクＢ０およびＢ１はおのおの、Ｘデコーダ群５２ｂと、Ｙデコーダ群５３ｂと、センスアンプ活性化信号φＳＡＢに応答して活性化されるセンスアンプ群５４ｂと、イコライズ回路活性化信号φＷＥＱＢに応答して活性化されるイコライズ回路群６１ｂと、バッファ活性化信号φＷＢＢ０またはφＷＢＢ１に応答して活性化されるライトバッファ群６０ｂおよび６０ｂ２と、レジスタ活性化信号φＲｗＢ０またはφＲｗＢ１に応答して活性化されるライト用レジスタ５９ｂおよび５９ｂ２と、セレクタ制御信号φＳＥＢによって制御されるセレクタ６９ｂと、およびバッファ活性化信号φＤＢＢに応答して活性化される入力バッファ５８ｂとを含む。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
第１の制御信号発生回路６２は、外部から与えられる制御信号、すなわち、外部ロウアドレスストローブ信号ｅｘｔ．／ＲＡＳ、外部コラムアドレスストローブ信号ｅｘｔ．／ＣＡＳ、外部出力イネーブル信号ｅｘｔ．／ＯＥおよび、外部書込イネーブル信号（書込許可信号）ｅｘｔ．／ＷＥを、外部クロック信号ＣＬＫに同期して取込み、内部制御信号φｘａ、φｙａ、φＷ、φＯ、φＲ、およびφＣを発生する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
半導体装置１はさらに、周辺回路として、内部制御信号φｘａに応答して外部アドレス信号ｅｘｔ．Ａ０ないしｅｘｔ．Ａｉを取込み、内部アドレス信号Ｘ０〜Ｘｊとバンク指定信号ＢＡおよびＢＢを発生するＸアドレスバッファ６５と、内部制御信号φｙａに応答して活性化され、列選択線を指定するための列選択信号Ｙ０〜Ｙｋを出力するＹアドレスバッファ６６とを含む。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
半導体装置１は更に、周辺回路として、外部クロック信号ＣＬＫにより制御され、Ｙアドレスバッファの出力信号である列選択信号Ｙ０〜Ｙｋ、信号ＣＡＳ０および信号ＷＤＥを受けて、列アドレス信号Ｙ１〜ＹｋとＹデコーダ活性化信号ＥＮＣＳＬとを出力するＹアドレスオペレーション回路６８を含む。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
ステップＳＴ２１において配置された各ロジックゲートセルおよび電源間容量セルの各電源線同士が、ステップＳＴ２２においてそれぞれ接続される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１４１
【補正方法】変更
【補正の内容】
【０１４１】
次に、この電源間容量セルを使用する第２の階層電源構造の例を示す。
図８は、第２の階層電源構造の説明をするための回路図である。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１４２
【補正方法】変更
【補正の内容】
【０１４２】
図８を参照して、この階層電源構造を有する回路ブロックは、ＰチャネルＭＯＳトランジスタＱＨＰに換えて接続回路２０２を含み、ＮチャネルＭＯＳトランジスタＱＨＮに換えて接続回路２０４を含み、インバータ１０４、１０６は双方ともサブ電源線およびサブ接地線から電流供給を受ける点が、図２に示した内部回路と異なる。他の構成は図２に示した内部回路と同様であるので説明は繰返さない。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１９４
【補正方法】変更
【補正の内容】
【０１９４】
第２層金属配線２８０の中央を横断するように半導体基板の保護酸化膜にヒューズブロー用窓２８４が設けられる。第２層金属配線２８０のうちヒューズブロー用窓２８４で囲まれた部分がヒューズ素子Ｈ１に相当する。第２層金属配線２８０のうちヒューズブロー用窓２８４よりノードＹ側の部分はコンタクトセル２７８によって第１層金属配線２８２に接続される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０２００
【補正方法】変更
【補正の内容】
【０２００】
電源間容量セルＮＳ１は、図１４に示したような構成を有し、メイン接地線ＭＧＬとサブ接地線ＳＧＬとの間に接続されるスリープトランジスタとして動作する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０２２５
【補正方法】変更
【補正の内容】
【０２２５】
テストモードセレクタ４２４は、さらに、信号／ＴＳ２および／ＴＳ１を受けるＮＡＮＤ回路４６０と、ＮＡＮＤ回路４６０の出力を受けて反転し信号ＴＭ２を出力するインバータ４６２と、テスト信号ＴＳ１とテスト信号ＴＳ２とを受けるＮＡＮＤ回路４６４と、ＮＡＮＤ回路４６４の出力を受けて反転し信号ＴＭ３を出力するインバータ４６６と、信号／ＴＳ１とテスト信号ＴＳ２とを受けるＮＡＮＤ回路４６８と、ＮＡＮＤ回路４６８の出力を受けて反転し信号ＴＭ４を出力するインバータ４７０とを含む。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０２６４
【補正方法】変更
【補正の内容】
【０２６４】
サブ接地線Ｌ４は電圧発生回路ＶＤＣＬ１によって電位が与えられる。メイン接地線Ｌ３には、接地電位Ｖｓｓが与えられる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０２９７
【補正方法】変更
【補正の内容】
【０２９７】
ＰチャネルＭＯＳトランジスタ７７４ａと抵抗７７６ａとの出力ノードの電位は変換電位Ｖｒ１となる。抵抗７７６ａと抵抗７７８ａとの出力ノードの電位は変換電位Ｖｒ２となる。抵抗７７８ａと抵抗７８０ａとの接続ノードの電位は変換電位Ｖｒ３となる。抵抗７８０ａと抵抗７８２ａとの出力ノードの電位は変換電位Ｖｒ４となる。変換電位Ｖｒ３は比較回路７７２ａの正入力ノードに与えられる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０２９８
【補正方法】変更
【補正の内容】
【０２９８】
電圧変換回路７７０ａは、さらに、変換電位Ｖｒ１〜Ｖｒ４を受けて選択信号ＨＳＥＬ１に応じていずれか１の変換電位を出力するセレクタ７８４ａをさらに含む。セレクタ７８４ａの出力は差動増幅器Ｖ３ａの正入力ノードに与えられる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０３００
【補正方法】変更
【補正の内容】
【０３００】
ＰチャネルＭＯＳトランジスタ７７４ｂと抵抗７７６ｂとの出力ノードの電位は変換電位Ｖｒ５となる。抵抗７７６ｂと抵抗７７８ｂとの出力ノードの電位は変換電位Ｖｒ６となる。抵抗７７８ｂと抵抗７８０ｂとの接続ノードの電位は変換電位Ｖｒ７となる。抵抗７８０ｂと抵抗７８２ｂとの出力ノードの電位は変換電位Ｖｒ８となる。変換電位Ｖｒ７は比較回路７７２ｂの正入力ノードに与えられる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０３０１
【補正方法】変更
【補正の内容】
【０３０１】
電圧変換回路７７０ｂは、さらに、変換電位Ｖｒ５〜Ｖｒ８を受けて選択信号ＨＳＥＬ２に応じていずれか１の変換電位を出力するセレクタ７８４ｂをさらに含む。セレクタ７８４ｂの出力は、差動増幅器Ｖ３ｂ、Ｖ３ｃ、Ｖ３ｄの正入力ノードに与えられる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０３０６
【補正方法】変更
【補正の内容】
【０３０６】
電圧変換回路７７０ｃは、さらに、変換電位Ｖｒ９〜Ｖｒ１２を受けて、制御信号ＬＳＥＬに応じていずれか１の変換電位を出力するセレクタ７８４ｃを含む。セレクタ７８４ｃの出力は差動増幅器Ｖ４の正入力ノードに入力される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０３０９
【補正方法】変更
【補正の内容】
【０３０９】
図４１を参照して、回路ブロック８００は、電源電位Ｖｄｄが与えられるメイン電源線ＭＶＬ９と接地電位Ｖｓｓが与えられるメイン接地線ＭＧＬ９と、制御信号φ１をゲートに受けソースがメイン接地線ＭＧＬ９に接続されるＮチャネルＭＯＳトランジスタＱＨＮ９と、制御信号φ２をゲートに受けソースがメイン接地線ＭＧＬ９に接続されるＮチャネルＭＯＳトランジスタＱＬＮ９と、ＮチャネルＭＯＳトランジスタＱＨＮ９のドレインおよびＮチャネルＭＯＳトランジスタＱＬＮ９のドレインに接続されるサブ接地線ＳＧＬ９と、制御信号／φ１をゲートに受けソースがメイン電源線に接続されるＰチャネルＭＯＳトランジスタＱＨＰ９と、制御信号／φ２をゲートに受けソースがメイン電源線ＭＶＬ９に接続されるＰチャネルＭＯＳトランジスタＱＬＰ９と、ＰチャネルＭＯＳトランジスタＱＨＰ９のドレインおよびＰチャネルＭＯＳトランジスタＱＬＰ９のドレインに接続されるサブ電源線ＳＶＬ９とを含む。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０３１２
【補正方法】変更
【補正の内容】
【０３１２】
インバータ８０２、８０６および８１０はメイン電源線ＭＶＬ９およびサブ接地線ＳＧＬ９によって動作電流が与えられる。インバータ８０４、８０８はサブ電源線ＳＶＬ９およびメイン接地線ＭＧＬ９により動作電流が与えられる。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０３１６
【補正方法】変更
【補正の内容】
【０３１６】
ここで、ＰチャネルＭＯＳトランジスタＱＨＰ９およびＮチャネルＭＯＳトランジスタＱＨＮ９はインバータ８０２〜８１０が動作するときに動作電流を供給するためのトランジスタでありゲート幅は大きいものが使用される。これに対し、ＰチャネルＭＯＳトランジスタＱＬＰ９およびＮチャネルＭＯＳトランジスタＱＬＮ９は、待機時にそれぞれサブ電源線ＳＶＬ９、サブ接地線ＳＧＬ９の電位レベルを保持するためのトランジスタであるため、ゲート幅Ｗは小さいものが用いられ、非導通状態においてサブスレッショルド電流が流れるが極めて高い抵抗値を有する。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０３１７
【補正方法】変更
【補正の内容】
【０３１７】
したがって、スタンドバイ時におけるサブ電源線ＳＶＬ９の電位ＶＰ９は電源電位ＶｄｄよりΔＶｄ１だけ低い電位となり、この電位差ΔＶｄ１は、ＮチャネルＭＯＳトランジスタＱＬＢ９を設けていない場合よりも小さな値となる。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０３２０
【補正方法】変更
【補正の内容】
【０３２０】
つまり、実施の形態１０における回路ブロック８００には、内部回路に動作時の電源電流を供給するゲート幅の大きなしきい値電圧の高いＰチャネルＭＯＳトランジスタＱＨＰ９、ＮチャネルＭＯＳトランジスタＱＨＮ９に加えて、待機時のサブ電源線およびサブ接地線の電位を決定するレベル保持用のＰチャネルＭＯＳトランジスタＱＬＰ９およびＮチャネルＭＯＳトランジスタＱＬＮ９を設ける。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】  第２の階層電源構造の説明をするための回路図である。