【手続補正書】
【提出日】平成18年6月5日(2006.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
前記内部回路は、少なくとも１個の電界効果型トランジスタを含み、
前記半導体装置は、
前記内部回路に含まれる前記電界効果型トランジスタのソース、ゲート、ドレインおよび基板のうちの１つに印加される内部電圧を制御するための内部電圧制御回路と、
前記内部電圧を伝達する内部電圧配線とをさらに備え、
前記内部電圧制御回路は、
前記内部電圧配線の電圧と目標電圧とを比較するための内部電圧比較回路と、
前記内部電圧比較回路での比較結果に基づいて、前記内部電圧を制御する電圧制御回路と、
調整入力に応答して、前記目標電圧を変化させるための電圧調整部とを含む、請求項１に記載の半導体装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２０
【補正方法】変更
【補正の内容】
【請求項２０】
前記第１の書込電流線と交差する方向に沿って設けられ、前記データ書込電流が所定方向に流される第２の書込電流線をさらに備え、
前記複数のトランジスタは、前記第２の書込電流線に前記所定方向の電流を駆動するための第３のドライバトランジスタをさらに含み、
前記半導体記憶装置は、
前記第３のドライバトランジスタによって流される電流量を調整する第２の電流調整部をさらに備える、請求項１８に記載の半導体記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０３３８
【補正方法】変更
【補正の内容】
【０３３８】
ＶＤ０発生回路５５０およびＶＤ１発生回路５５１の構成は、図３０で説明したＶＬ発生回路４４０ＬおよびＶＲ発生回路４４０Ｒと同様に、図４に示した内部電圧制御回路４０と同様とすることができる。したがって、ＶＤ０発生回路５５０が生成する内部電圧ＶＤ０は、調整信号ＰＶＤ♯０〜ＰＶＤ♯３に応じて段階的に設定可能であり、ＶＤ１発生回路５５１が生成する内部電圧ＶＤ１は、調整信号ＰＶＤ０〜ＰＶＤ３に応じて段階的に設定可能である。このように、内部電圧ＶＤ０およびＶＤ１は、電圧制御回路５５０によって、互いに独立に制御される。調整信号ＰＶＤ♯０〜ＰＶＤ♯３およびＰＶＤ０〜ＰＶＤ３は、先に説明した調整信号Ｐ０〜Ｐ３と同様に、テストモード時にはＢＩＳＴ回路から与えられ、実動作時にはプログラム回路から与えられる構成とすることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０３４２
【補正方法】変更
【補正の内容】
【０３４２】
実施の形態６に従うＭＲＡＭデバイスにおいては、テストモード時におけるデータ書込試験において、実施の形態５で説明したビット線電流調整のための調整信号ＰＶＬ０〜ＰＶＬ３，ＰＶＲ０〜ＰＶＲ３に加えて、ディジット線電流調整のための調整信号ＰＶＤ♯０〜ＰＶＤ♯３，ＰＶＤ０〜ＰＶＤ３についても、ＢＩＳＴ回路によって段階的に変化させる。これにより、調整された動作点４００および４０１に対応するディジット線電流ＩＤ０およびＩＤ１を流すための内部電圧ＶＤ０およびＶＤ１についても求めることができる。テストモードで求められた調整信号ＰＶＬ０〜ＰＶＬ３，ＰＶＲ０〜ＰＶＲ３およびＰＶＤ♯０〜ＰＶＤ♯３，ＰＶＤ０〜ＰＶＤ３は、プログラム回路に記憶される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０３５２
【補正方法】変更
【補正の内容】
【０３５２】
同様に、基準電圧Ｖｒｅｆｙは、調整信号ＰＶＹ０〜ＰＶＹ３に応じて段階的に調整可能である。調整信号ＰＶＹ０〜ＰＶＹ３は、調整信号ＰＶＸ０〜ＰＶＸ３と同様に、ＢＩＳＴ回路３０およびプログラム回路３１の双方から入力可能である。セレクタ回路５７５は、切換信号ＣＨＰに応答して、テストモード時にはＢＩＳＴ回路３０からの調整信号ＰＶＹ０〜ＰＶＹ３を分圧回路５７２に与え、テストモード時以外の実動作時には、プログラム回路３１からの調整信号ＰＶＹ０〜ＰＶＹ３を分圧回路５７２へ与える。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０３５６
【補正方法】変更
【補正の内容】
【０３５６】
すなわち、電流制御回路５１０では、書込データのレベルごとに設定されるディジット線電流ＩＤＬの一方と、大きい方および小さい方の差電流とが調整信号ＰＶＸ０〜ＰＶＸ３，ＰＶＹ０〜ＰＶＹ３によって調整される。もし、データ書込特性、すなわちアステロイド特性線にずれが発生せず、ＨレベルおよびＬレベルデータ書込時においてディジット線電流ＩＤＬに差が生じない場合には、トランジスタ５１４がターンオフするように、基準電圧Ｖｒｅｆｘのレベルは定められる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０３６２
【補正方法】変更
【補正の内容】
【０３６２】
図３４を参照して、電流制御回路４４５は、電源電圧Ｖｃｃおよび内部電圧配線４４１Ｒ，４４１Ｌの間に直列に接続されたＰ−ＭＯＳトランジスタ４４２，４４４と、電源電圧Ｖｃｃおよび内部電圧配線４４１Ｒ，４４１Ｌの間にトランジスタ４４２および４４４と並列に接続されたＰ−ＭＯＳトランジスタ４４６とを有する。トランジスタ４４２のゲートには、反転された書込データ／ＤＩＮが入力される。トランジスタ４４４および４４６のゲートには、基準電圧Ｖｒｅｆｘ♯およびＶｒｅｆｙ♯が入力される。基準電圧Ｖｒｅｆｘ♯およびＶｒｅｆｙ♯は、図３３における基準電圧ＶｒｅｆｘおよびＶｒｅｆｙと同様に生成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０３７３
【補正方法】変更
【補正の内容】
【０３７３】
これに対して、図３８（ｂ）に示されるように非対称メモリセルにおいては、トンネル磁気抵抗素子の形状が磁化容易軸に対して非対称であるので、符号５９０♯および５９２♯で示される磁化方向反転のそれぞれにおいて、しきい値は異なるレベルとなることが予想される。このため、非対称メモリセルでは、磁界ＨＤＬとメモリセル形状との関係に応じて、磁化方向反転のしきい値が異なってしまう。たとえば、台形状の非対称メモリセル５８０では、磁界ＨＤＬが非対称メモリセルの長辺方向から短辺方向へ向かう方向に印加される場合には、磁区が反転し易くなることが予想されるため、しきい値は相対的に小さくなる。一方、磁界ＨＤＬが非対称メモリセルの短辺方向から長辺方向へ向かう方向に印加される場合には、磁区が反転し難くなることが予想されるため、しきい値は相対的に大きくなる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０３７５
【補正方法】変更
【補正の内容】
【０３７５】
図３９（ａ）および（ｂ）では、基準となる対称メモリセルのアステロイド特性線３９０♯および３９１♯と比較される様に、非対称メモリセルのアステロイド特性線３９０ａ，３９１ａおよび３９０ｂ，３９１ｂが示される。非対称メモリセルにおいて、磁区が反転し易くなる方向に磁界ＨＤＬが印加された場合（図３８（ｂ）における符号５９２♯に対応）のデータ書込特性は、アステロイド特性線３９０ａ，３９１ａで示される。これに対して、磁区が反転し難くなる方向に磁界ＨＤＬが印加された場合（図３８（ｂ）における符号５９０♯に対応）のデータ書込特性は、アステロイド特性線３９０ｂ，３９１ｂで示される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０３７６
【補正方法】変更
【補正の内容】
【０３７６】
したがって、メモリセルの配置方向と磁界ＨＤＬの方向との関係に応じて、対称メモリセルへのデータ書込の動作点４００♯および４０１♯とは異なる、動作点４００ａ，４０１ａまたは４００ｂ，４０１ｂのいずれかを用いて、非対称メモリセルへのデータ書込を行なう必要がある。特に、ディジット線電流ＩＤＬの方向を固定する場合には、ライトディジット線ＷＤＬ１本おき、すなわち１行おきに、動作点４００ａ，４０１ａまたは４００ｂ，４０１ｂでのデータ書込を交互に行なう必要がある。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０３７７
【補正方法】変更
【補正の内容】
【０３７７】
動作点４００，４０１に対応するビット線電流ＩＢ０♯，ＩＢ１♯と比較すると、動作点４００ａ，４０１ａに対応するメモリセル行では、ＩＢ０♯，ＩＢ１♯よりも絶対値の小さいＩＢ０ａ，ＩＢ１ａへビット線電流ＩＢＬを調整する必要がある。一方、動作点４００ｂ，４０１ｂに対応するメモリセル行では、ＩＢ０♯，ＩＢ１♯よりも絶対値の大きいＩＢ０ｂ，ＩＢ１ｂへビット線電流ＩＢＬを調整する必要がある。これに対して、動作点４００♯，４０１♯，４００ａ，４０１ａ，４００ｂ，４０１ｂの各々において、ディジット線電流ＩＤＬは同一方向かつ同一レベルのＩＤＬ♯に固定される。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０３８３
【補正方法】変更
【補正の内容】
【０３８３】
電圧制御回路４４０♯は、独立の内部電圧ＶＡおよびＶＢをそれぞれ生成するＶＡ発生回路４４０ＡおよびＶＢ発生回路４４０Ｂを含む。ＶＡ発生回路４４０ＡおよびＶＢ発生回路４４０Ｂには、ＶＬ発生回路４４０ＬおよびＶＲ発生回路４４０Ｒと同様に、図４に示した内部電圧制御回路４０の構成を適用することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０３８８
【補正方法】変更
【補正の内容】
【０３８８】
スイッチ６０１Ｂは、ＶＢ発生回路４４０Ｂの出力ノードと、内部電圧線４４１Ｒ，４４１Ｌとの間に接続される。スイッチ６０１Ｂは、最下位ビットＲＡ０がＨレベルのとき（奇数行選択時）にオンする一方で、Ｌレベルのとき（偶数行選択時）にオフする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０４０２
【補正方法】変更
【補正の内容】
【０４０２】
したがって、実施の形態７で説明したのと同様に、動作点４００ａ，４０１ａまたは４００ｂ，４０１ｂのいずれかを用いて、非対称メモリセルへのデータ書込を行なう必要がある。特に、ディジット線電流ＩＤＬの方向を固定する場合には、ライトディジット線ＷＤＬ１本おき、すなわち１行おきに、動作点４００ａ，４０１ａまたは４００ｂ，４０１ｂでのデータ書込を交互に行なう必要がある。実施の形態８では、実施の形態７とは異なり、非対称メモリセルの配置方向に合わせて、ＨレベルおよびＬレベル書込に対応したビット線電流の調整を１行おきに切換える必要が生じてくる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０４１８
【補正方法】変更
【補正の内容】
【０４１８】
したがって、実施の形態８の変形例に従うＭＲＡＭデバイスにおいては、実施の形態８に従うＭＲＡＭデバイスの構成からスワップ回路６００の配置が省略可能であり、かつ、内部電圧ＶＲおよびＶＬの調整によって、非対称メモリセルに生じたデータ書込特性の非対称性に対応したデータ書込が実現できる。このように、実施の形態８の変形例に従うＭＲＡＭデバイスにおいては、ビット線のドライバトランジスタのソース電圧調整のための構成を簡素化した上で、非対称メモリセルへのデータ書込の安定性を向上することができる。