【手続補正書】
【提出日】平成17年12月12日(2005.12.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及び半導体装置の生産方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
矩形又は帯状の段差形状を有する下地絶縁膜上の凹底部に形成された結晶性半導体膜にチャネル形成領域が配設される薄膜トランジスタを有し、当該チャネル形成領域は、前記矩形又は帯状の段差形状の長手方向に沿って延在していることを特徴とする半導体装置。
【請求項２】
含有する酸素濃度が５５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下、かつ窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下、かつ水素濃度は０．１ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％以下の材料から成る膜又は酸化珪素膜上に矩形又は帯状に形成された含有する酸素濃度が２０ａｔｏｍｉｃ％以上３０ａｔｏｍｉｃ％以下、かつ窒素濃度が２０ａｔｏｍｉｃ％以上３０ａｔｏｍｉｃ％以下、水素濃度が１０ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の材料から成る膜又は窒化珪素膜により段差が形成され、前記含有する酸素濃度が５５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下、かつ窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下、かつ水素濃度は０．１ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％以下の材料から成る膜又は酸化珪素膜上に形成された結晶性半導体膜にチャネル形成領域が配設される薄膜トランジスタを有し、当該チャネル形成領域は、前記矩形又は帯状に形成された酸化珪素の長手方向に沿って延在していることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の前記結晶性半導体膜は、前記薄膜トランジスタのチャネル形成領域のチャネル長方向と平行な方向に延在していることを特徴とする半導体装置。
【請求項４】
複数の矩形又は帯状の段差形状を有する下地絶縁膜上のそれぞれの凹底部に形成された結晶性半導体膜に複数のチャネル形成領域が並列に配設される薄膜トランジスタを有し、当該チャネル形成領域のそれぞれは、前記矩形又は帯状の段差形状の長手方向に沿って延在し、前記複数のチャネル形成領域と連結し、かつ、該結晶性半導体膜と連続的に形成された結晶性半導体膜にソース又はドレイン領域が形成されていることを特徴とする半導体装置。
【請求項５】
複数の矩形又は帯状の段差形状を有する下地絶縁膜上の、それぞれの凹底部に形成された結晶性半導体膜に複数のチャネル形成領域が並列に配設される薄膜トランジスタを有し、当該チャネル形成領域のそれぞれは、前記矩形又は帯状の段差形状の長手方向に沿って延在し、前記複数のチャネル形成領域と連結し、かつ、該結晶性半導体膜と連続的に形成され、前記複数の矩形又は帯状の段差形状の凹底部から凸上部にかけて延在する結晶性半導体膜にソース又はドレイン領域が形成されていることを特徴とする半導体装置。
【請求項６】
非周期的に形成された複数の矩形又は帯状の段差形状を有する下地絶縁膜上のそれぞれの凹底部に形成された結晶性半導体膜に複数のチャネル形成領域が並列に配設される薄膜トランジスタを有し、当該チャネル形成領域のそれぞれは、前記矩形又は帯状の段差形状の長手方向に沿って延在し、前記複数のチャネル形成領域と連結し、かつ、該結晶性半導体膜と連続的に形成され、前記複数の矩形又は帯状の段差形状の凹底部から凸上部にかけて延在する結晶性半導体膜にソース又はドレイン領域が形成されていることを特徴とする半導体装置。
【請求項７】
請求項４乃至請求項６のいずれか一項において、前記下地絶縁膜は、含有する酸素濃度が５５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下、かつ窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下、かつ水素濃度は０．１ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％以下の材料又は酸化珪素から成る第１絶縁膜と、その上に形成され、矩形又は帯状のパターンに形成された含有する酸素濃度が２０ａｔｏｍｉｃ％以上３０ａｔｏｍｉｃ％以下、かつ窒素濃度が２０ａｔｏｍｉｃ％以上３０ａｔｏｍｉｃ％以下、水素濃度が１０ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の材料又は窒化珪素から成る第２絶縁膜とで段差形状が形成されていることを特徴とする半導体装置。
【請求項８】
請求項４乃至請求項６のいずれか一項において、前記下地絶縁膜は、矩形又は帯状のパターンに形成された含有する酸素濃度が５５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下、かつ窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下、かつ水素濃度は０．１ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％以下の材料又は酸化珪素から成る第１絶縁膜と、その上に形成された含有する酸素濃度が５５ａｔｏｍｉｃ％以上６５ａｔｏｍｉｃ％以下、かつ窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下、かつ水素濃度は０．１ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％以下の材料又は酸化珪素から成る第２絶縁膜とで段差形状が形成されていることを特徴とする半導体装置。
【請求項９】
矩形又は帯状の複数の第１のゲート電極と、
前記複数の第１のゲート電極を覆って形成され、表面に凹凸を有する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の凹部にチャネル形成領域を有する結晶性半導体膜と、
前記結晶性半導体膜上に前記第１のゲート絶縁膜の凸部に接するように形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に前記第１及び第２のゲート絶縁膜に形成されたコンタクトホールを介して前記複数の第１のゲート電極と接するように形成された第２のゲート電極とを有し、
前記チャネル形成領域は、前記第１のゲート絶縁膜を間に挟んで前記複数の第１のゲート電極のいずれか２つと重なっており、かつ前記第２のゲート絶縁膜を間に挟んで前記第２のゲート電極と重なっていることを特徴とする半導体装置。
【請求項１０】
線上に集光したレーザの照射位置を移動させる工程と、
基板上に矩形又は帯状の凹凸を有する絶縁膜を形成する工程と、
前記絶縁膜上に半導体膜を形成する工程と、
前記絶縁膜のパターン情報を記憶手段に記憶させる工程と、
前記基板上に形成されたマーカーを基準として、前記パターン情報から、前記半導体膜の凹部を含むように前記レーザの走査経路を定め、かつ前記レーザの照射位置を制御して前記走査経路に従い前記レーザを移動させることで、前記半導体膜を結晶化させる工程と、
前記結晶化させた半導体膜をエッチングしてチャネル形成領域を前記絶縁膜の凹部上に有するアイランドを形成する工程を有することを特徴とする半導体装置の生産方法。
【請求項１１】
線上に集光したレーザの照射位置を移動させる工程と、
基板上に矩形又は帯状の凹凸を有する絶縁膜を形成する工程と、
前記絶縁膜上に半導体膜を形成する工程と、
前記絶縁膜のパターン情報を記憶手段に記憶させる工程と、
前記基板上に形成されたマーカーを基準として、前記パターン情報と、前記レーザの走査方向に対して垂直な方向における幅とから、前記半導体膜の凹部を含むように前記レーザの走査経路を定め、かつ前記レーザの照射位置を制御して前記走査経路に従い前記レーザを移動させることで、前記半導体膜を結晶化させる工程と、
前記結晶化させた半導体膜をエッチングしてチャネル形成領域を前記絶縁膜の凹部上に有するアイランドを形成する工程を有することを特徴とする半導体装置の生産方法。
【請求項１２】
線上に集光したレーザの照射位置を移動させる工程と、
入力したパターン情報を第１の記憶手段に記憶させる工程と、、
前記パターン情報に従って、基板上に矩形又は帯状の凹凸を有する絶縁膜を形成する工程と、
前記絶縁膜上に半導体膜を形成する工程と、
前記形成された半導体膜のパターン情報を読み取らせる工程と、
前記読み取ったパターン情報を第２の記憶手段に記憶させる工程と、
前記第１の記憶手段に記憶させたパターン情報と、前記第２の記憶手段に記憶させたパターン情報と、前記形成された半導体膜の厚さとから得られた前記基板の位置情報を基準として、前記第１の記憶手段に記憶させたパターン情報または前記第２の記憶手段に記憶させたパターン情報から、前記半導体膜の凹部を含むように前記レーザの走査経路を定め、かつ前記レーザの照射位置を制御して前記走査経路に従い前記レーザを移動させることで、前記半導体膜を結晶化させる工程と、
前記結晶化させた半導体膜をエッチングしてチャネル形成領域を前記絶縁膜の凹部上に有するアイランドを形成する工程を有することを特徴とする半導体装置の生産方法。
【請求項１３】
請求項１２において、前記形成された半導体膜のパターン情報を読み取るために電荷結合素子を用いていることを特徴とする半導体装置の生産方法。
【請求項１４】
線上に集光したレーザの照射位置を移動させる工程と、
基板上に矩形又は帯状の凹凸を有する絶縁膜を形成する工程と、
前記絶縁膜上に半導体膜を形成する工程と、
前記絶縁膜のパターン情報を記憶手段に記憶させる工程と、
前記基板上に形成されたマーカーを基準として、前記パターン情報から、前記半導体膜の凹部を含むように前記レーザの走査経路を定め、かつ前記レーザの照射位置を制御して前記走査経路に従い前記レーザを移動させることで、前記半導体膜の結晶化させる工程と、
前記結晶化させた半導体膜をエッチングして前記絶縁膜の複数の凹部上にまたがるようにアイランドを形成する工程とを有し
前記アイランドのチャネル形成領域は前記複数の各凹部上に設けられ、かつ互いに分離していることを特徴とする半導体装置の生産方法。
【請求項１５】
線上に集光したレーザの照射位置を移動させる工程と、
基板上に矩形又は帯状の凹凸を有する絶縁膜を形成する工程と、
前記絶縁膜上に半導体膜を形成する工程と、
前記絶縁膜のパターン情報を記憶手段に記憶させる工程と、
前記基板上に形成されたマーカーを基準として、前記パターン情報と、前記レーザの走査方向に対して垂直な方向における幅とから、前記半導体膜の凹部を含むように前記レーザの走査経路を定め、かつ前記第１の手段を制御して前記走査経路に従い前記レーザを移動させることで、前記半導体膜を結晶化させる工程と、
前記結晶化させた半導体膜をエッチングして前記絶縁膜の複数の凹部上にまたがるようにアイランドを形成する工程とを有し、
前記アイランドのチャネル形成領域は前記複数の各凹部上に設けられ、かつ互いに分離していることを特徴とする半導体装置の生産方法。
【請求項１６】
線上に集光したレーザの照射位置を移動させる工程と、
入力したパターン情報を第１の記憶手段に記憶させる工程と、
前記パターン情報に従って、基板上に矩形又は帯状の凹凸を有する絶縁膜を形成する工程と、
前記絶縁膜上に半導体膜を形成する工程と、
前記形成された半導体膜のパターン情報を読み取らせる工程と、
前記読み取ったパターン情報を第２の記憶手段に記憶させる工程と、
前記第１の記憶手段に記憶させたパターン情報と、前記第２の記憶手段に記憶させたパターン情報と、前記形成された半導体膜の厚さとから得られた前記基板の位置情報を基準として、前記第１の記憶手段に記憶させたパターン情報または前記第２の記憶手段に記憶させたパターン情報から、前記半導体膜の凹部を含むように前記レーザの走査経路を定め、かつ前記レーザの照射位置を制御して前記走査経路に従い前記レーザを移動させることで、前記半導体膜を結晶化させる工程と、
前記結晶化させた半導体膜をエッチングして前記絶縁膜の複数の凹部上にまたがるようにアイランドを形成する工程とを有し、
前記アイランドのチャネル形成領域は前記複数の各凹部上に設けられ、かつ互いに分離していることを特徴とする半導体装置の生産方法。
【請求項１７】
請求項１６において、前記第５の手段は電荷結合素子を用いていることを特徴とする半導体装置の生産方法。
【請求項１８】
請求項１０乃至請求項１７のいずれか一項において、レーザの走査が減圧雰囲気下または不活性ガス雰囲気下において行われることを特徴とする半導体装置の生産方法。
【請求項１９】
請求項１０乃至請求項１８のいずれか一項において、前記レーザは、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、Ｔｉ：サファイアレーザーまたはＹ２Ｏ３レーザーから選ばれた一種または複数種を用いて出力されていることを特徴とする半導体装置の生産方法。
【請求項２０】
請求項１０乃至請求項１９のいずれか一項において、前記レーザは、スラブレーザーを用いて出力されていることを特徴とする半導体装置の生産方法。
【請求項２１】
請求項１０乃至請求項２０のいずれか一項において、前記レーザは連続発振であることを特徴とする半導体装置の生産方法。
【請求項２２】
請求項１０乃至請求項２１のいずれか一項において、前記レーザは第２高調波であることを特徴とする半導体装置の生産方法。