【事件の表示】
　平成　２年特許願第３０４６９７号「半導体装置の製造方法」拒絶査定に対する審判事件〔平成　４年　６月２４日出願公開、特開平　４−１７７７５８、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯
　本願は、平成２年１１月９日の出願であって、平成１３年６月２５日付けで拒絶理由通知がなされ、平成１４年１月２５日付けでその拒絶の理由により拒絶査定されたものである。
　
２．本願発明
　請求項に係る発明は、平成１１年８月９日付け、平成１３年４月９日付け及び平成１４年４月８日付けで補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至５に記載された次のとおりのものである。
「基板上にチップ単位となる半導体装置形成領域を縦横に複数形成する工程と、
　前記半導体装置形成領域に積層された絶縁膜の上にフォトレジストを塗布する工程と、
　前記半導体装置形成領域の所定の領域を、繰り返して形成される複数の露光領域に区画し、各該露光領域毎に繰り返し、コンタクトホール形成用露光マスクを用いて前記フォトレジストを露光する工程と、
　前記フォトレジストを現像してコンタクトホール形成用の窓を開口する工程と、
　前記窓から露出する前記絶縁膜をエッチングしてコンタクトホールを形成する工程と、
　前記コンタクトホール形成用露光マスク以外の露光用マスクを用いて、前記半導体装置形成領域毎に繰り返し、別のフォトレジストを露光する工程とを有することを特徴とする半導体装置の製造方法。」（以下、「本願第１発明」という。）
「基板上に、メモリセル、センスアンプ、デコーダ及び周辺回路から構成され、チップ単位となる半導体装置形成領域を縦横に複数形成する工程と、
　前記基板上にフォトレジストを塗布する工程と、
　前記半導体装置形成領域において、前記メモリセル、前記センスアンプ、前記デコーダの少なくとも一部の要素が独立した基本単位として規則的に複数個配置される領域を露光する第一の露光マスクを用いて、前記半導体装置形成領域に塗布されたフォトレジストを該基本単位の一定範囲毎に繰り返し露光し、ついで現像することにより、前記フォトレジストに窓を形成する工程と、
　前記半導体装置形成領域を一単位として前記基本単位以外の要素を露光する第二の露光マスクを用いて、繰り返し別のフォトレジストを露光する工程とを有することを特徴とする半導体装置の製造方法。」（以下、「本願第２発明」という。）
「前記第一の露光用マスクはコンタクトホール形成用のマスクであり、前記第二の露光用マスクは配線層形成用のマスクであることを特徴とする請求項２に記載の半導体装置の製造方法。」（以下、「本願第３発明」という。）
「複数のメモリセルを備えた複数のメモリセルブロックと該複数のメモリセルブロックの間にセンスアンプ及びデコーダ回路をそれぞれ挟むように配置した１つの回路ブロックがチップ単位内の縦横に複数並進規則的に配置され、該チップ単位が半導体基板上に縦横に複数配置される半導体装置のうち、
　前記チップ単位の上に第１レジストを塗布する工程と、
　前記回路ブロック毎に繰り返して前記第１レジストを露光した後に前記第１レジストを現像して第１パターンを形成する工程と、
　前記チップ単位の上に第２レジストを塗布し、該第２レジストを前記チップ単位で露光した後に、現像して第２パターンを形成する工程とを有することを特徴とする半導体装置の製造方法。」（以下、「本願第４発明」という。）
「前記メモリセルは、順に形成される転送トランジスタ、データ線、キャパシタから構成され、かつ、前記転送トランジスタのゲート電極が、前記転送トランジスタの不純物拡散層と前記データ線との接続領域の近傍で湾曲する構造を有していることを特徴とする請求項２又は請求項４に記載の半導体装置の製造方法。」（以下、「本願第５発明」という。）
　
３．引用例
　原査定の拒絶の理由に引用された特開昭６３−２４８１２８号公報（以下、「引用例１」という。）には、リニアイメージセンサのような長辺方向が６０〜１００ｍｍ程度の細長いチップの端部において、ポリシリコンゲート４，５のコンタクトホール９を等倍投影露光法により一括露光し、その後に、高精度領域８にある別のコンタクトホール６を各チップ毎に露光する技術、即ちマスク合わせ精度が厳しく要求されないコンタクトホールを等倍投影露光によりウェハ上で一括露光する一方で、高いパターニング精度が要求されるコンタクトホールを形成するために縮小投影露光法によりチップを個別に露光する技術が開示されている。
　同じく原査定の拒絶の理由に引用された特開平２−１２１３６８号公報（以下、「引用例２」という。）には、一括露光できないサイズの大きなＣＣＤカラーラインセンサを形成するための露光であって、１つのＣＣＤカラーラインセンサに複数のパターンＡ，Ｂ，Ｃが形成される場合にパターンＡ，Ｂ，Ｃを同一の露光装置を用いてカラーフィルターに個々に分割露光するとともに、パターンＢを繰り返して分割露光を行う技術が開示されている。
　同じく原査定の拒絶の理由に引用された特開昭６２−４７１２９号公報（以下、「引用例３」という。）には、１チップ領域内に配置され且つサイズの大きさに合わせて補正値を異ならせた複数のレチクルパターンＡ，Ｂ，Ｃを用いて、それらのレチクルパターンＡ，Ｂ，Ｃを使用して１チップ領域内でレチクルパターンＡ，Ｂ，Ｃ毎に分割露光することにより各パターンの精度を改善する技術が開示されている。
　同じく原査定の拒絶の理由に引用された特開昭６３−７３５２０号公報（以下、「引用例４」という。）には、露光範囲がチップの大型化によって制約を受ける場合に、１ショット当りの最大露光領域が制限されるために、１チップ分のパターンを幾つかに分割し、何回かに分けて露光を行う技術が開示されている。
　同じく原査定の拒絶の理由に引用された特開平２−２６３３８８号公報（以下、「引用例５」という。）には、メモリアレイ、センスアンプ、デコーダ、周辺回路等から構成された半導体メモリ（図３１参照）が開示されている。
　更に原査定の拒絶の理由に引用された特開平２−１９２１６２号公報（以下、「引用例６」という。）には、ワード線が湾曲する構造のＤＲＡＭが開示されている。
　
４．対比・判断
（１）本願第１発明について
　本願第１発明と引用例１乃至４記載の発明とを対比すると、引用例１乃至４には、本願発明の必須の構成要件である、基板上にチップ単位となる半導体装置形成領域を形成する工程と、前記半導体装置形成領域に積層された絶縁膜の上にフォトレジストを塗布する工程と、コンタクトホール形成用露光マスクを用いて前記フォトレジストを露光する工程と、前記フォトレジストを現像してコンタクトホール形成用の窓を開口する工程と、前記窓から露出する前記絶縁膜をエッチングしてコンタクトホールを形成する工程と、フォトレジストを露光する工程とを有する半導体装置の製造方法において、「半導体装置形成領域の所定の領域を、繰り返して形成される複数の露光領域に区画し、各該露光領域毎に繰り返し、コンタクトホール形成用露光マスクを用いて前記フォトレジストを露光する工程と前記フォトレジストを現像してコンタクトホール形成用の窓を開口する工程」に加えて、「前記コンタクトホール形成用露光マスク以外の露光用マスクを用いて、前記半導体装置形成領域毎に繰り返し、別のフォトレジストを露光する工程」を採用する点について記載も示唆もされていない。（引用例１は、同一のフォトレジストを露光する工程において、マスク合わせ精度が厳しく要求されないコンタクトホールを等倍投影露光によりウェハ上で一括露光する一方で、高いパターニング精度が要求されるコンタクトホールを形成するために縮小投影露光法によりチップを個別に露光するものであって、「コンタクトホール形成用露光マスク以外の露光用マスクを用いて、半導体装置形成領域毎に繰り返し、別のフォトレジストを露光する工程」の採用を示唆するものではない。）
　そして本願第１発明では、上記の点により、明細書記載の作用効果を奏するものである。　
　したがって、本願第１発明が引用例１乃至４に記載された発明に基いて、当業者が容易に発明をすることができたものであるとすることはできない。
（２）本願第２発明について
　本願第２発明と引用例１乃至５記載の発明とを対比すると、引用例１乃至５には、本願発明の必須の構成要件である、基板上にチップ単位となる半導体装置形成領域を形成する工程と、前記基板上にフォトレジストを塗布する工程と、（前記半導体装置形成領域において、前記メモリセル、前記センスアンプ、前記デコーダの少なくとも一部の要素が独立した）基本単位として規則的に複数個配置される領域を露光する第一の露光マスクを用いて露光し、ついで現像することにより、前記フォトレジストに窓を形成する工程と、第二の露光マスクを用いて、フォトレジストを露光する工程とを有する半導体装置の製造方法において、「第一の露光マスクを用いて、前記半導体装置形成領域に塗布されたフォトレジストを該基本単位の一定範囲毎に繰り返し露光し、ついで現像することにより、前記フォトレジストに窓を形成する工程」に加えて、「半導体装置形成領域を一単位として前記基本単位以外の要素を露光する第二の露光マスクを用いて、繰り返し別のフォトレジストを露光する工程」を採用する点について記載も示唆もされていない。（引用例１は、同一のフォトレジストを露光する工程において、マスク合わせ精度が厳しく要求されないコンタクトホールを等倍投影露光によりウェハ上で一括露光する一方で、高いパターニング精度が要求されるコンタクトホールを形成するために縮小投影露光法によりチップを個別に露光するものであって、「半導体装置形成領域を一単位として前記基本単位以外の要素を露光する第二の露光マスクを用いて、繰り返し別のフォトレジストを露光する工程」の採用を示唆するものではない。）
　そして本願第２発明では、上記の点により、明細書記載の作用効果を奏するものである。　
　したがって、本願第２発明が引用例１乃至５に記載された発明に基いて、当業者が容易に発明をすることができたものであるとすることはできない。
（３）本願第３発明について
　本願第３発明は、本願第２発明の構成を前提とするものであるから、本願第２発明と同様の理由により、本願第３発明が引用例１乃至５に記載された発明に基いて、容易に発明をすることができたものであるとすることはできない。
（４）本願第４発明について
　本願第４発明と引用例１乃至６記載の発明とを対比すると、引用例１乃至６には、本願発明の必須の構成要件である、複数のメモリセルを備えた複数のメモリセルブロックと該複数のメモリセルブロックの間にセンスアンプ及びデコーダ回路をそれぞれ挟むように配置した１つの回路ブロックがチップ単位内の縦横に複数並進規則的に配置され、該チップ単位が半導体基板上に縦横に複数配置される半導体装置の製造方法において、「チップ単位の上に第１レジストを塗布する工程と、前記回路ブロック毎に繰り返して前記第１レジストを露光した後に前記第１レジストを現像して第１パターンを形成する工程と、前記チップ単位の上に第２レジストを塗布し、該第２レジストを前記チップ単位で露光した後に、現像して第２パターンを形成する工程」を採用する点について記載も示唆もされていない。
　そして本願第４発明では、上記の点により、明細書記載の作用効果を奏するものである。　
　したがって、本願第４発明が引用例１乃至６に記載された発明に基いて、当業者が容易に発明をすることができたものであるとすることはできない。
（５）本願第５発明について
　本願第５発明は、本願第２又は第４発明の構成を前提とするものであるから、本願第２又は第４発明と同様の理由により、本願第５発明が引用例１乃至５又は引用例１乃至６に記載された発明に基いて、容易に発明をすることができたものであるとすることはできない。
　
５．むすび
　以上のとおりであるから、本願第１乃至第５発明が、特許出願前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。