【手続補正書】
【提出日】平成18年10月2日(2006.10.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層上に形成された前記絶縁層よりも小さい面積を有する単結晶半導体層と、
前記絶縁層と前記単結晶半導体層との界面および前記単結晶半導体層の側面に導入されたフッ素元素または塩素元素のいずれか少なくとも一方の元素と、
前記単結晶半導体層上に形成されたゲート電極と、
前記ゲート電極の両側にそれぞれ配置され、前記単結晶半導体層に形成されたソース／ドレイン層とを備えることを特徴とする半導体装置。
【請求項２】
前記フッ素元素または前記塩素元素は前記単結晶半導体層の表面にも導入されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁層はＳｉＯ2、ＳＩＯＮまたはＳｉ3Ｎ4であり、前記単結晶半導体層はＳｉ、
ＳｉＧｅまたはＳｉＣであることを特徴とする請求項１または２記載の半導体基板。
【請求項４】
絶縁層上に形成された単結晶半導体層を局所的に除去または酸化することにより、前記単結晶半導体層の少なくとも一部を島状の単結晶半導体層に分離する工程と、
少なくとも前記絶縁層と前記島状の単結晶半導体層との界面と前記島状の単結晶半導体層の側面にフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入する工程と、
前記島状の単結晶半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置され、前記島状の単結晶半導体層に形成されたソース／ドレイン層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記島状の単結晶半導体層の側面にフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入する工程では、前記島状の単結晶半導体層の表面にもフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
絶縁層上に形成された単結晶半導体層を局所的に除去することにより、前記単結晶半導体層の少なくとも一部を島状の単結晶半導体層に分離する工程と、
前記島状の単結晶半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記島状の単結晶半導体層に不純物のイオン注入を行うことにより、前記ゲート電極の両側に配置されたＬＤＤ層を前記島状の単結晶半導体層に形成する工程と、
前記絶縁層と前記島状の単結晶半導体層との界面にフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入する工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記ゲート電極およびサイドウォールをマスクとして前記島状の単結晶半導体層に不純物のイオン注入を行うことにより、前記サイドウォール側方にそれぞれ配置され、前記島状の単結晶半導体層に形成されたソース／ドレイン層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置および半導体装置の製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＳＯＩ（Ｓｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に適用して好適なものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
一方、ＳＯＩ基板の単結晶シリコン層の薄膜化が進むと、ドレイン拡散層内部の深さ方向に高抵抗層を設けることが困難になるため、特許文献１に開示された方法では、ＳＯＩ基板の単結晶シリコン層の薄膜化に対応できないという問題があった。
そこで、本発明の目的は、絶縁層上に形成された単結晶半導体層の界面における界面準位または結晶欠陥を低減させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、絶縁層と、前記絶縁層上に形成された前記絶縁層よりも小さい面積を有する単結晶半導体層と、前記絶縁層と前記単結晶半導体層との界面および前記単結晶半導体層の側面に導入されたフッ素元素または塩素元素のいずれか少なくとも一方の元素と、前記単結晶半導体層上に形成されたゲート電極と、前記ゲート電極の両側にそれぞれ配置され、前記単結晶半導体層に形成されたソース／ドレイン層とを備えることを特徴とする。
これにより、絶縁層と単結晶半導体層との界面で発生するＳｉ−Ｏ−Ｓｉネットワークの大きな歪みを緩和し、さらに、半導体元素のダングリングボンド（未結合手）を水素元素で終端させることを可能としつつ、絶縁層と単結晶半導体層との界面で発生する半導体元素のダングリングボンドをフッ素元素または塩素元素で終端させることが可能となる。このため、絶縁層と単結晶半導体層との界面で発生する半導体元素のダングリングボンドを減少させることが可能となるとともに、単結晶半導体層の界面がホットキャリアまたはインパクトイオナイゼーションキャリアによるアタックを受けた場合においても、フッ素元素または塩素元素の離脱を抑制しつつ、水素元素の離脱を低減させることが可能となる。この結果、絶縁層上に形成された単結晶半導体層を薄膜化した場合においても、単結晶半導体層の界面準位や結晶欠陥の増大を抑制することが可能となり、信頼性の劣化を抑制しつつ、電界効果型トランジスタを完全空乏モードで動作させることを可能として、電界効果型トランジスタ動作の高速化および低電圧化を図ることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
また、本発明の一態様に係る半導体装置によれば、前記フッ素元素または前記塩素元素は前記単結晶半導体層の表面にも導入されていることを特徴とする。
これにより、絶縁層と単結晶半導体層との界面および単結晶半導体層の側面または表面で発生する半導体元素のダングリングボンドを水素元素で終端させることを可能としつつ、絶縁層と単結晶半導体層との界面および単結晶半導体層の側面または表面で発生する半導体元素のダングリングボンドをフッ素元素または塩素元素で終端させることが可能となる。このため、絶縁層と単結晶半導体層との界面および単結晶半導体層の側面または表面で発生する半導体元素のダングリングボンドを減少させることが可能となるとともに、単結晶半導体層の界面および単結晶半導体層の側面または表面がホットキャリアまたはインパクトイオナイゼーションキャリアによるアタックを受けた場合においても、フッ素元素または塩素元素の離脱を抑制しつつ、水素元素の離脱を低減させることが可能となる。この結果、絶縁層上に形成された単結晶半導体層を薄膜化した場合においても、単結晶半導体層の界面準位や結晶欠陥の増大を抑制することが可能となり、信頼性の劣化を抑制しつつ、電界効果型トランジスタを完全空乏モードで動作させることを可能として、電界効果型トランジスタ動作の高速化および低電圧化を図ることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に形成された単結晶半導体層を局所的に除去または酸化することにより、前記単結晶半導体層の少なくとも一部を島状の単結晶半導体層に分離する工程と、少なくとも前記絶縁層と前記島状の単結晶半導体層との界面と前記島状の単結晶半導体層の側面にフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入する工程と、前記島状の単結晶半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置され、前記島状の単結晶半導体層に形成されたソース／ドレイン層を形成する工程とを備えることを特徴とする。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
これにより、フッ素元素または塩素元素のイオン注入工程を追加することで、絶縁層と単結晶半導体層との界面で発生する半導体元素のダングリングボンドをフッ素元素または塩素元素で終端させることが可能となる。このため、製造工程の煩雑化を抑制しつつ、単結晶半導体層の界面準位や結晶欠陥の増大を抑制することが可能となり、電界効果型トランジスタ動作の高速化および低電圧化を図ることを可能としつつ、電界効果型トランジスタの信頼性を向上させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記島状の単結晶半導体層の側面にフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入する工程では、前記島状の単結晶半導体層の表面にもフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入することを特徴とする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁層上に形成された単結晶半導体層を局所的に除去することにより、前記単結晶半導体層の少なくとも一部を島状の単結晶半導体層に分離する工程と、前記島状の単結晶半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記島状の単結晶半導体層に不純物のイオン注入を行うことにより、前記ゲート電極の両側に配置されたＬＤＤ層を前記島状の単結晶半導体層に形成する工程と、前記絶縁層と前記島状の単結晶半導体層との界面にフッ素元素または塩素元素のいずれか少なくとも一方の元素をイオン注入する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記ゲート電極およびサイドウォールをマスクとして前記島状の単結晶半導体層に不純物のイオン注入を行うことにより、前記サイドウォール側方にそれぞれ配置され、前記島状の単結晶半導体層に形成されたソース／ドレイン層を形成する工程とを備えることを特徴とする。