【手続補正書】
【提出日】平成18年2月16日(2006.2.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  デュアルポートＲＡＭのデータ受け渡し装置および方法
【特許請求の範囲】
【請求項１】２つのＣＰＵの間に配置されたデュアルポートＲＡＭのデータ受け渡し装置において、
前記デュアルポートＲＡＭを、マスタ側ＣＰＵとスレーブ側ＣＰＵとの間で一方から他方への割り込み信号に同期させてアクセスされる同期アクセス領域と、前記割り込み信号によらずにアクセスされる非同期アクセス領域とに区分けしたことを特徴とするデュアルポートＲＡＭのデータの受け渡し装置。
【請求項２】２つのＣＰＵの間に配置されたデュアルポートＲＡＭのデータ受け渡し方法において、
前記デュアルポートＲＡＭを、同期アクセス領域によりマスタ側ＣＰＵとスレーブ側ＣＰＵとの間で一方から他方への割り込み信号に同期させてアクセスし、
前記デュアルポートＲＡＭを、非同期アクセス領域により、マスタ側ＣＰＵとスレーブ側ＣＰＵとの間で一方から他方への前記割り込み信号によらずにアクセスするようにしたことを特徴とするデュアルポートＲＡＭのデータの受け渡し方法。
【請求項３】 前記同期アクセス領域へは前記デュアルポートＲＡＭを時間で区切ることにより、前記非同期アクセス領域へはアクセスすることを表すアクセス権フラグを設定することにより、それぞれ並行してアクセスを行うことを特徴とする請求項２記載のデュアルポートＲＡＭのデータ受け渡し方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデュアルポートＲＡＭおよびそのデータ受け渡し方法に関し、ある周期に同期する必要のあるデータの受け渡しと、その周期に同期する必要のないデータ受け渡しとを並行して行うデュアルポートＲＡＭのデータ受け渡し装置および方法に関する。
【０００２】
【従来の技術】
最近、高速シリアル通信を利用したオールデジタルなサーボアンプが増えてきている。その中で特に上位コントローラとの通信による同期信号に同期して動作するサーボアンプがあり、またサーボアンプはより高度な機能・性能が要求されている。高速シリアル通信により多量のデータを扱えるようになり、サーボアンプ内部でもマルチＣＰＵ化が必要になってきた。そこで、高速でＣＰＵ間のデータの受け渡しができるようにデュアルポートＲＡＭが採用されている。従来は使用されているＣＰＵ処理速度により機能・性能を限定することにより扱うデータ量は少なく、同期アクセス領域のみで使用していた。
【０００３】
【発明が解決しようとする課題】
しかし、機能・性能向上及び高速で多量のデータの受け渡しを行おうとすると、デュアルポートＲＡＭのデータ受け渡し処理のみで時間を費やしてしまい、主要な機能・性能に関する処理時間がなくなってしまう問題点があった。
本発明はデュアルポートＲＡＭによるデータの受け渡し処理を効率よくする装置および方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため、請求項１の本発明は、２つのＣＰＵの間に配置されたデュアルポートＲＡＭのデータ受け渡し装置において、前記デュアルポートＲＡＭを、マスタ側ＣＰＵとスレーブ側ＣＰＵとの間で一方から他方への割り込み信号に同期させてアクセスされる同期アクセス領域と、前記割り込み信号によらずにアクセスされる非同期アクセス領域とに区分けしたことを特徴とする。
また、請求項２の本発明は、２つのＣＰＵの間に配置されたデュアルポートＲＡＭのデータ受け渡し方法において、前記デュアルポートＲＡＭを、同期アクセス領域によりマスタ側ＣＰＵとスレーブ側ＣＰＵとの間で一方から他方への割り込み信号に同期させてアクセスし、前記デュアルポートＲＡＭを、非同期アクセス領域により、マスタ側ＣＰＵとスレーブ側ＣＰＵとの間で一方から他方への前記割り込み信号によらずにアクセスするようにしたことを特徴とする。
また、請求項３の本発明は、請求項２のデュアルポートＲＡＭのデータ受け渡し方法において、前記同期アクセス領域へは前記デュアルポートＲＡＭを時間で区切ることにより、前記非同期アクセス領域へはアクセスすることを表すアクセス権フラグを設定することにより、それぞれ並行してアクセスを行うことを特徴とする。
【０００５】
【発明の実施の形態】
本発明の実施形態を図において説明する。
図１は本発明の原理説明図である。
１はデュアルポートＲＡＭ、２はマスタＣＰＵ、３はスレーブＣＰＵ、４はマスタＣＰＵからスレーブＣＰＵへの同期割り込み信号、Ａ１はマスタＣＰＵからスレーブＣＰＵへのデータ受け渡し用の同期アクセス領域、Ａ２はスレーブＣＰＵからマスタＣＰＵへのデータ受け渡し用の同期アクセス領域、Ｂ１はマスタＣＰＵからスレーブＣＰＵへのデータ受け渡し用の非同期アクセス領域、Ｂ２はスレーブＣＰＵからマスタＣＰＵへのデータ受け渡し用の非同期アクセス領域である。
同期アクセス領域Ａ１、Ａ２は割り込み信号に同期してデータの受け渡しを時間で区切って行う。これを同期アクセスと呼ぶ。また、非同期アクセス領域Ｂ１、Ｂ２は割り込み信号によらずデータの受け渡しを行う。これを非同期アクセスと呼ぶ。
図２は同期アクセスによるデータの受け渡しタイミングを示した図である。同期アクセスは図２のように割り込み信号４が一定周期ＴｃでマスタＣＰＵからスレーブＣＰＵへ出力されることによって行われる。
図２において、Ｔｃは割り込み信号周期、Ｔ０はスレーブＣＰＵが同期アクセス領域Ａ２をアクセスする最大規定時間、Ｔ１はスレーブＣＰＵがＡ１をアクセスする最大規定時間、Ｍ０はマスタＣＰＵが同期アクセス領域Ａ２をアクセス可能な時間帯、Ｍ１はマスタＣＰＵが同期アクセス領域Ａ１をアクセス可能な時間帯、Ｓ０はスレーブＣＰＵが同期アクセス領域Ａ２をアクセス可能な時間帯、Ｓ１はスレーブＣＰＵが同期アクセス領域Ａ１をアクセス可能な時間帯である。
マスタＣＰＵ２、スレーブＣＰＵ３の同期アクセスの処理を以下に示す。
マスタＣＰＵ２は割り込み信号４の出力後、同期アクセス領域Ａ２のデータを次の割り込み信号４の出力する時間Ｔ０前までに読み出しを完了する。その後スレーブＣＰＵ３は時間Ｔ０の間に同期アクセス領域Ａ２にデータを書き込む。また、スレーブＣＰＵ３は割り込み信号４を受信後、時間Ｔ１の間に同期アクセス領域Ａ１の読み出しを完了する。その後、マスタＣＰＵ２は同期アクセス領域Ａ１への書き込みを次の割り込み信号４の出力するまでに完了する。
図３は非同期アクセスによるデータ受け渡し手順を説明する図である。ステップＷ１１〜１４はマスタＣＰＵ２の処理、ステップＷ２１〜２４はスレーブＣＰＵ３の処理である。
非同期アクセスは図３のようにマスタＣＰＵ２、スレーブＣＰＵ３が非同期アクセス領域Ｂ１、Ｂ２にアクセスしていることを相手に伝えるためのアクセス権フラグとしてそれぞれの非同期アクセス領域Ｂ１、Ｂ２にＦＬＡＧ１、ＦＬＡＧ２を割り付けてある。
マスタＣＰＵ２が、非同期アクセス領域Ｂ２を読み出しする、または非同期アクセス領域Ｂ１へ書き込みをするための処理を以下に示す。
マスタＣＰＵ２は非同期アクセス領域Ｂ１のＦＬＡＧ１をＯＮし（ステップＷ１１）、非同期アクセス領域Ｂ２のＦＬＡＧ２を読み出し（ステップＷ１２）、ＯＮしていたら非同期アクセス領域Ｂ１，Ｂ２の読み書きをしないでＦＬＡＧ１をＯＦＦする（ステップＷ１４）。ＦＬＡＧ２がＯＦＦしていたら、非同期アクセス領域Ｂ２の読み出し、または非同期アクセス領域Ｂ１へ書き込みを行う（ステップＷ１３）。終了したらＦＬＡＧ１をＯＦＦにする（ステップＷ１４）。スレーブＣＰＵ３が、非同期アクセス領域Ｂ１を読み出する、または非同期アクセス領域Ｂ２へ書き込みをするための処理を以下に示す。
スレーブＣＰＵ３は非同期アクセス領域Ｂ２のＦＬＡＧ２をＯＮし（ステップＷ２１）、非同期アクセス領域Ｂ１のＦＬＡＧ１を読み出し（ステップＷ２２）、ＯＮしていたら非同期アクセス領域Ｂ１，Ｂ２の読み書きをしないでＦＬＡＧ２をＯＦＦする（ステップＷ２４）。ＦＬＡＧ１がＯＦＦしていたら、非同期アクセス領域Ｂ１の読み出し、または非同期アクセス領域Ｂ２へ書き込みを行う（ステップＷ２３）。終了したらＦＬＡＧ２をＯＦＦにする（ステップＷ２４）。非同期アクセスは同期アクセスの空いた時間を利用して行う。よって同期アクセス，非同期アクセスを並行して行うことが可能となる。
【０００６】
【発明の効果】
以上説明したように本発明では、ＣＰＵ間のデータの受け渡し処理を行う媒体であるデュアルポートＲＡＭを、割り込み信号と同期した同期アクセス領域と割り込み信号によらない非同期アクセス領域に分けて使用するように構成したので、周期的で高速な処理を必要とするデータは同期アクセスで行い、任意の周期で低速な処理でも可能なデータは非同期アクセスで行うことにより、データの区分ができ、ＣＰＵの処理速度に応じて効率よく多量のデータが扱えるようになる。
【図面の簡単な説明】
【図１】 本発明のデュアルポートＲＡＭデータ受け渡し方法の原理を説明する図である。
【図２】 同期アクセスによるデータ受け渡しタイミングを示す図である。
【図３】 非同期アクセスによるデータ受け渡し手順を説明する図である。
【符号の説明】
１ デュアルポートＲＡＭ
２ マスタＣＰＵ
３ スレーブＣＰＵ
４ マスタＣＰＵからＣＰＵスレーブへの同期割り込み信号
Ａ１ 同期アクセス領域（マスタからスレーブへのデータ領域）
Ａ２ 同期アクセス領域（スレーブからマスタへのデータ領域）
Ｂ１ 非同期アクセス領域（マスタからスレーブへのデータ領域）
Ｂ２ 非同期アクセス領域（スレーブからマスタへのデータ領域）
Ｔｃ 割り込み信号周期
Ｔ０ スレーブＣＰＵがＡ２をアクセスする最大規定時間
Ｔ１ スレーブＣＰＵがＡ１をアクセスする最大規定時間
Ｍ０ マスタＣＰＵがＡ２をアクセス可能な時間帯
Ｍ１ マスタＣＰＵがＡ１をアクセス可能な時間帯
Ｓ０ スレーブＣＰＵがＡ２をアクセス可能な時間帯
Ｓ１ スレーブＣＰＵがＡ１をアクセス可能な時間帯
Ｗ１１〜１４ マスタＣＰＵの処理ステップ
Ｗ２１〜２４ スレーブＣＰＵの処理ステップ