(57)【特許請求の範囲】
【請求項１】
パック電池内に、電池と、充放電経路の高電圧側に配置されたｎ型半導体の放電用FET素子と、制御手段と、該制御手段からのオンオフ信号に基づき、昇圧されたオン信号に対応したゲート電圧にて放電用FET素子をオンオフ制御する昇圧回路とを備え、
前記昇圧回路においては、電池電圧を前記放電用FET素子を経由する電池電圧印加経路を介して印加して、該電池電圧より昇圧した電圧をゲートに供給して前記放電用FET素子をオン状態とし、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加して前記放電用FET素子をオフとし、
前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入し、
前記スイッチング素子は、FET素子であって、そのゲート電圧は前記電池電圧より定電圧が供給され、
前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続されており、
過電流を検出して前記放電用FET素子をオフにする前記制御手段であり、
前記充放電経路の出力端子が短絡された状態で、前記制御手段が過電流を検出して前記放電用FET素子をオフし、該放電用FET素子のゲート電位が、ソース電位に近づくと、前記放電用FET素子のソース、ドレイン間抵抗が増大し、過電流の電流値が絞られて、電流値が小さくなり、前記出力端子間の電圧が低下することで、前記スイッチング素子のソース電位が低下して、ゲート・ソース間電圧が閾値電圧以上になり、前記スイッチング素子がオンされることを特徴とするパック電池。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パック電池に関する。
【背景技術】
【０００２】
従来のパック電池について、以下の特許文献に、充放電経路の高電圧側に配置されたｎ型半導体の放電用FET素子の記載がある。パック電池と、これを電源とするノート型パソコンにおいては、相互にデータをやりとりするために通信する必要があり、通信信号は、パック電池とパソコンとの共通のグランド（＝充放電経路の低電圧側経路）を利用するので、仮に低電圧側経路にFET素子を配置すると、該素子のオンオフでグランド電圧が変動することになるので、低電圧側経路にFET素子を配置することはできなかった。
【０００３】
よって、従来においては、安価でオン抵抗が低いｎ型半導体の放電用FET素子を利用するときは、充放電経路の高電圧側に配置し、昇圧回路を利用して昇圧した電圧を、該素子のゲートに印加して、素子をオン状態としていた。
【特許文献１】特開平11-178224号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の従来のパック電池において、放電用FET素子をオン状態から、オフ状態とするときは、昇圧回路からの昇圧した電圧の供給を遮断して、オフ状態とする。このとき、放電用FET素子をオン状態から、オフ状態とするときは、ゲートに溜まった電荷を放電し、ソースとゲートが略同電位となってオフ状態となるには、ある程度の時間を必要とする。特に、過電流を検出したときは、放電用FET素子をオン状態から、オフ状態と素早く切り替える必要がある。
【０００５】
本発明は、このような問題点を解決するために成されたものであり、出力端子間の短絡事故等で過電流が流れるとき、パック電池内の充電用FET素子をオン状態からオフ状態に、素早く移行できる電気回路を有するパック電池を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、パック電池内に、電池と、充放電経路の高電圧側に配置されたｎ型半導体の放電用FET素子と、制御手段と、該制御手段からのオンオフ信号に基づき、昇圧されたオン信号に対応したゲート電圧にて放電用FET素子をオンオフ制御する昇圧回路とを備え、前記昇圧回路においては、電池電圧を電池電圧印加経路を介して印加して、該電池電圧より昇圧した電圧をゲートに供給して前記放電用FET素子をオン状態とし、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加して前記放電用FET素子をオフとし、    前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入したことを特徴とする。
【０００７】
また、前記スイッチング素子は、FET素子であって、そのゲート電圧は前記電池電圧より定電圧が供給され、  前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続されることを特徴とする。
また、本発明においては、過電流を検出して前記放電用FET素子をオフにする前記制御手段であり、前記充放電経路の出力端子が短絡された状態で、前記制御手段が過電流を検出して前記放電用FET素子をオフし、該放電用FET素子のゲート電位が、ソース電位に近づくと、前記放電用FET素子のソース、ドレイン間抵抗が増大し、過電流の電流値が絞られて、電流値が小さくなり、前記出力端子間の電圧が低下することで、前記スイッチング素子のソース電位が低下して、ゲート・ソース間電圧が閾値電圧以上になり、前記スイッチング素子がオンされることを特徴とする。
【発明の効果】
【０００８】
本発明においては、出力端子間の短絡事故等で過電流が流れるとき、前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入したことにより、放電用FET素子をオン状態から、オフ状態と素早く切り替えることができる。
【０００９】
放電用FET素子のゲート電圧を、オン状態のHighレベルから、ソースとゲートが略同電位となったオフ状態のLowレベルにするとき、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加して前記放電用FET素子をオフ状態とするので、ゲートに溜まった電荷は電池電圧印加経路にて放電するから、ある程度の時間を必要とする。
【００１０】
本発明においては、前記放電用FET素子のソースと前記ゲート間にスイッチング素子を挿入し、前記スイッチング素子は、FET素子であって、そのゲート電圧は前記電池電圧より定電圧が供給され、前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続される。
【００１１】
このスイッチング素子により、放電用FET素子のゲート電圧を、オン状態のHighレベルから、ソースとゲートが略同電位となったオフ状態のLowレベルに素早くできることを、以下に説明する。
【００１２】
例えば、ネックレス等の金属製異物が出力端子間に誤って配置され短絡事故が発生したり、電子機器に装着された状態で、電子機器側の放電回路に短絡事故が発生した等の理由により、過電流を検出したとき、前記昇圧回路をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加しゲートに溜まった電荷をソースに放電し、ソースとゲートが略同電位となってオフ状態となるには、スイッチング素子がないなら、上述のように、ある程度の時間を必要とする。
【００１３】
ここで、ゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子のソース、ドレイン間抵抗が増大し、過電流の電流値が絞られて、電流値が小さくなる。出力端子が短絡された状態で、電流値が小さくなると、異物の電気抵抗は略一定であるので、電流値が小さくなることで出力端子間の電圧も、小さくなる。出力端子間の電圧が低下することで、スイッチング素子のソース電位が低下して、ゲート・ソース間電圧が閾値電圧以上になり、スイッチング素子がオンされて、このスイッチング素子を介して放電用FET素子のゲートに溜まった電荷を素早く、瞬時に、放電し、前記放電用FET素子のソースと前記ゲート間が同電位となり、素早く、瞬時に、放電用FET素子をオフ状態とすることができる。
【００１４】
特に、上述のように、過電流検出の後、放電用FET素子のゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子のソース、ドレイン間抵抗が増大するので、このとき、大電流である過電流を流し続けると、放電用FET素子が熱破壊をきたすことがある。よって、本発明においては、放電用FET素子のソース、ドレイン間抵抗が増大するとき、スイッチング素子により、素早く、瞬時に、放電用FET素子をオフ状態とすることで、このような放電用FET素子の熱破壊を防止することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施例を、図を用いて詳細に説明する。まず、実施例のパック電池Ａの全体構成を説明し、次に、実施例の特徴点であるスイッチング素子について、説明する。
【００１６】
図１に示すように、本実施例の電池パックＡにおいては、リチウムイオン等の４セルの二次電池１と、電池１の充放電時の電流を検出する電流検出抵抗２（電流検出部に相当する）と、電池１の充放電を監視、制御するマイクロプロセッサーユニット(以下、ＭＰＵ(=Micro Processing Unit)と言う)とを備えている。そして、電子機器であるパーソナルコンピューター（以下、ＰＣという）等に、内蔵して電池パックＡが取り付けられたとき、電池１からの出力を、＋端子及びＧＮＤ端子よりＰＣに供給し、ＰＣとの通信は、通信ラインＳＣＬ、ＳＤＡを介して行われる。一方、ＰＣからは、充電器として、充電電力が、最大電流、最大電圧が規制された定電流・定電圧充電方法にて、供給される。
【００１７】
ＭＰＵにおいては、測定点ｄの電池電圧や電流検出抵抗２両端のアナログ電圧をデジタル変換し、実電圧[mV]や実電流値[mA]に換算するＡ／Ｄ変換部３と、充放電電流を積算して残容量を演算処理する残容量処理部４と、電池１の満充電を検出したり、異常電流、別途設けられる感温素子（図示せず）から検出される電池の異常温度、異常電圧の検出時等に、充放電電流を遮断して制御する制御部５を備えている。
【００１８】
ここで、制御部５は、充電電流、放電電流を遮断するために、充放電経路の高電圧側に配置されたｎチャネル型MOSFETである充電用FET素子９１、放電用FET素子９２に対して、オンオフ制御するために、オン、オフ信号を、昇圧回路を含む制御回路１０に発する。
【００１９】
制御部５においては、電池１の電圧が、過充電電圧以上（例えば、４．２Ｖ／Cell以上）になると、充電用FET素子９１をオフ制御するために、オフ信号を、ポートであるＣＨＧより発する。また、電池１の電圧が、過放電電圧以下（例えば、２．７Ｖ／Cell以下）になると、放電用FET素子９２をオフ制御するために、オフ信号を、ポートであるＤＳＧより発する。
【００２０】
一方、ＭＰＵの残容量処理部４においては、A/D変換部３によって変換された充放電電流に測定単位時間（例えば、２５０ｍsec）を掛け算した値を積算し、放電時においては満充電から積算値を引き算し、或いは、充電時においては充電開始時の残容量より積算値を加算する。このような演算により、電池１の残容量を算出している。
【００２１】
更には、制御部５においては、A/D変換部３により変換された電池電圧と充電電流から満充電（電流、電圧を規制した定電流・定電圧充電においては、電圧が所定値以上、電流が所定値以下の条件のとき、満充電とする）を検出し、残容量を100%とする情報を出力する。
【００２２】
電子機器であるＰＣ（＝パーソナルコンピュータ）、充電器等に対して、電池電圧、残容量、充放電電流値等の各種の電池情報を、電子機器が受信できる信号データに作成する通信データ作成部６と、ＰＣや充電器と実際に通信を行うためのドライバ部７と、残容量を算出するための各種パラメータの記憶や諸々のデータを記憶する為のメモリ８を備えている。また、電子機器からバッテリパックの各種情報の送信要求をドライバ部７にて受け、通信データ作成部６にて作成されたデータをドライバ部から電子機器に送信する。このような通信データ作成部６、ドライブ部７、メモリ８は、電子機器等との通信を行う通信部ＣＯＭである。
【００２３】
更に、残容量処理部４においては、以下の機能を備えている。リチウムイオン等の二次電池１は、満充電電圧付近で充電を繰り返すと、電池自体の劣化が促進されたり、電池セル内における安全部品である過充電防止回路又は素子が頻繁に動作することになり、このような回路又は素子のサイクル寿命を縮める悪影響が発生する。このような問題を回避するために、本実施例においては、残容量処理部４において、所定の残容量（例えば95%以下）或いはこれに対応する所定の電圧（例えば4V/cell）に低下するまでは、充電を禁止する指示情報を、通信データ作成処理部６を介して、ＰＣ、充電器側に出力している。
【００２４】
次に、昇圧回路を含む制御回路１０について、説明をする。制御回路１０においては、ＭＰＵのＤＳＧ、ＣＨＧからのオンオフ信号に基づいて、充電用FET素子９１、放電用FET素子９２のゲートに、オンオフ信号を供給して、オンオフ制御を行う。素子のゲートには、オン状態とするために、電池電圧よりも高い電圧を供給する必要があるために、昇圧回路１１Ｃと昇圧回路１１Ｄとからなる昇圧回路１１を備えている。充電用FET素子９１のゲートには、制御回路１０のポートであるＣＨＧから、オンオフ信号は印加され、放電用FET素子９２のゲートには、制御回路１０のポートであるＤＳＧから、オンオフ信号が印加される。
【００２５】
以下に、昇圧回路１１Ｄ、ポートＤＳＧからの信号について、詳細に説明し、昇圧回路１１Ｃ、ポートＣＨＧからの信号も同様の構成、動作であるので、昇圧回路１１Ｄと同じ符号を付し、説明を省略する。
【００２６】
昇圧回路１１のＤＳＧには、ポートPACKより、充放電経路の高電圧側の電池電圧が、抵抗Ｒ４（１０ＫΩ程度）を含む電池電圧印加経路２１を介して、入力され、ポートDSGからのオンオフ信号を、放電用FET素子９２のゲートに、抵抗Ｒ２（１０ＫΩ程度）を介して、供給している。このような抵抗Ｒ２、Ｒ４は、高電圧側の充放電経路より、ノイズが制御回路１０に入るのを、防止したり、制御回路１０内に短絡事故が発生したときに電池から電流が急激に流れ込むのを防止する等の目的で、設けられる。また、放電用FET素子９２のゲート、ソース間に取り付けられた抵抗Ｒ１は、FETをOFFする際、完全にGS間の電圧を同じにし、OFFするために設けられている。
【００２７】
昇圧回路１１Ｄは、チャージポンプと呼ばれるもので、その構成は、数十ｋＨｚ程度に発振するオシレータＯＳＣと、ＭＰＵのＤＳＧ出力のオン、オフ信号に基づいてオン、オフ制御される供給スイッチ１２と、供給スイッチ１２がオンのとき、オシレータＯＳＣからの出力が入力されるバッファ回路１３を備えている。また、バッファ回路１３には、電池電圧印加経路２１を介して、電池電圧が電源電圧として供給される。また、供給スイッチ１２を省略して、ＭＰＵのＤＳＧ出力のオンオフ信号に基づいて、バッファ回路１３をオンオフしても良い。
【００２８】
バッファ回路１３からの出力を、電荷として溜めて電圧を発生させるコンデンサー１４Ｃと、電池電圧より電流が流れる方向に設けられたダイオード１４Ｄ１、ダイオード１４Ｄ２を備え、ダイオード１４Ｄ１、１４Ｄ２間に、コンデンサー１４Ｃの降圧側一端が、分岐点Ｔ接続されている。また、直列接続した２つのダイオード１４Ｄ１、１４Ｄ２の両端に、ＭＰＵのＤＳＧ出力のオン、オフ信号に基づいてオフ、オン制御されるスイッチＳＷが設けられている（ＤＳＧ出力のオン信号のとき、スイッチＳＷはオフ状態、ＤＳＧ出力のオフ信号のとき、スイッチＳＷはオン状態となる）。
【００２９】
以上の構成の昇圧回路１１Ｄは、概略、以下のように動作をする。FET素子をオン状態とするときは、ＭＰＵの端子ＤＳＧ出力のオン信号により、スイッチＳＷをオフ状態とし、供給スイッチ１２がオンされ、オシレータＯＳＣ出力を入力したバッファ回路１３からは、略電池電圧と最低電圧（＝電池電圧−１２V）程度の間で発振する電圧が出力される（概略の出力波形例を図１内に示す）。なお、供給スイッチ１２がオンオフに代えて、供給スイッチをなくして、オシレータＯＳＣの発振をオン、オフしても良い。
【００３０】
バッファ回路１３から最低電圧が出力されるとき、コンデンサー１４Ｃの両端電圧は、略電池電圧となる。
【００３１】
次に、バッファ回路１３から、略電池電圧が出力されるとき、ダイオード１４ＤＣのため、先程の略電池電圧となったコンデンサー１４Ｃの電荷が電池側に流れることなく保持された状態なので、分岐点Ｔには、先程溜まった電荷が、コンデンサー１４Ｃの負極側の電池電圧の上に、蓄積されたことになる。そして、このような電荷は、FET素子９２のゲートソース間の寄生容量に電荷が溜まり、ゲートには、FET素子９２をオン状態とすることが可能な、電池電圧より高い電圧を供給することができる。なお、ゲートソース間の寄生容量に加えて、端子ＤＳＧ、ゲート間に、別途、コンデンサーを設けても良い。但し、このようなコンデンサーについては、FET素子９２を、オンからオフ状態とするとき、電荷を放電するのに、時間を要することがある。
【００３２】
また、FET素子をオフ状態とするときは、ＭＰＵの端子ＤＳＧ出力のオフ信号により、スイッチＳＷをオン状態とし、供給スイッチ１２をオフとする。このとき、オシレータＯＳＣの発振を停止しても良い。スイッチＳＷをオン状態としたことにより、前記昇圧回路１１をバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加したことになるので、寄生容量として、ソース、ゲート間に溜まった電荷を電池電圧印加経路にて放電する。
【００３３】
そして、ここで、後述するスイッチング素子３０がないなら、出力端子が短絡される等の過電流を検出したとき、ゲートに溜まった電荷を放電し、ソースとゲートが略同電位となってオフ状態となるには、ある程度の時間を必要とする。
【００３４】
本実施例には、出力端子が短絡される等の過電流を検出したとき、ゲートに溜まった電荷を放電するために、スイッチング素子３０を、設けている。この素子３０は、ｎチャネル型MOSFET素子であって、前記放電用FET素子９２のソースと前記ゲート間にスイッチング素子３０を挿入し、そのゲート電圧は前記電池電圧より定電圧が供給され、前記放電用FET素子の前記ソースと、前記ゲート間に、前記スイッチング素子のソースとドレインが接続される。抵抗Ｒ３を介して、ゲートに印加される定電圧は、パック電池Ａ内で、電池電圧よりレギュレータ回路（図示せず）にて供給される２．５Ｖの電圧である。
【００３５】
また、上述のように、過電流である異常電流については、ＭＰＵ内の制御部５のプログラム実行処理により充電用FET素子９１、放電用FET素子９２をオフ状態としているが、プログラム実行処理により、実際に過電流が流れて素子をオフするまでに、時間を要する（約１．０Ｓ以下程度）。本実施例においては、パック電池Ａの短絡等により、非常に大きな過電流が流れたとき、ＭＰＵより充電用FET素子９１、放電用FET素子９２をオフ状態とするには時間がかかるので、ＭＰＵのプログラム実行処理より先に、制御回路１０の機能にて、放電用FET素子９２をオフ状態としている。制御回路１０内には、電流検出抵抗２の両端電圧を検出する電圧検出回路１９を備えている。この電圧検出回路１９においては、所定電圧より大きい、過電流に相当する電圧が入力されるとき、この電圧検出回路１９より、昇圧回路１１Ｄに、放電用FET素子９２をオフとするため、上述のＭＰＵからと同様に、オフ信号を発して、スイッチＳＷをオン状態とし、供給スイッチ１２をオフとする。このように、制御回路１０は保護回路機能を備えている。なお、制御回路１０のこのような保護回路機能をなくして、上述のように、ＭＰＵ内の制御部５のプログラム実行処理により、充電用FET素子９１、放電用FET素子９２をオフ状態とする保護回路機能だけとしても良い。本発明においては、保護回路機能として、充電用FET素子９１、放電用FET素子９２をオフ状態とする制御手段としては、制御回路１０又は制御部５を利用している。
【００３６】
以下に、本実施例の特徴であるスイッチング素子３０の動作について、詳細に説明する。
【００３７】
例えば、ネックレス等の金属製異物が出力端子間に誤って配置され短絡事故が発生したり、電子機器に装着された状態で、電子機器側の放電回路に短絡事故が発生した等の理由により、出力端子が短絡される等の過電流を検出したとき、制御回路１０の電圧検出回路１９が検出して、放電用FET素子９２をオフとするため、オフ信号を発して、スイッチＳＷをオン状態とし、供給スイッチ１２をオフとする。これにより、前記昇圧回路１１Ｄをバイパスして前記電池電圧印加経路にて前記電池電圧を前記ゲートに印加しゲートに溜まった電荷をソース等に放電し、ソースとゲートが略同電位となってオフ状態となるには、スイッチング素子がないなら、上述のように、ある程度の時間を必要とする。特に、ノイズ、短絡防止のために、抵抗R2、R4が設けられているので、時間を必要とする。
【００３８】
スイッチング素子３０がないとした場合、このときの時間(T)経過に伴う、放電電流（チャンネルCH３）、放電用FET素子９２のゲート−ソース間の電圧（ソースを基準としてゲートの電圧）（チャンネルCH１）を、図２（ａ）に示す。図２（ａ）のCH３は、電流検出抵抗２の両端電圧を示し、このグラフに示されるように、短絡等により大きな電流が流れ始める。そして、電流発生より、約３７０μsec（１００μsec/div）経過して、上述の電圧検出回路１９がオフ信号を発して、スイッチＳＷをオフ状態とし、供給スイッチ１２がオンにすることで、ゲートに溜まった電荷を放電し、図２（ａ）のCH１のＧＳ間電圧が徐々に低下する。約６８０μsec（ｔ１）経過して、ＧＳ間電圧が約２．０Ｖ以下となったとき、放電用FET素子９２がオフ状態となり、電流がほぼゼロとなっている。
【００３９】
図２（ｂ）には、本実施例において、時間(T)経過に伴う、放電電流（CH３）（電流検出抵抗２の両端電圧を示す）、放電用FET素子９２のゲート−ソース間の電圧（ソースを基準としてゲートの電圧）（CH１）、スイッチング素子３０のゲート−ソース間の電圧（CH２）を示す。図２（ｂ）においては、上述と同様に、過電流が発生し、電流発生より、約３７０μsec（１００μsec/div）経過して、上述の電圧検出回路１９がオフ信号を発して、スイッチＳＷをオフ状態とし、供給スイッチ１２がオンにすることで、ゲートに溜まった電荷を放電し、図２（ｂ）のCH1のＧＳ間電圧が徐々に低下する。
【００４０】
また、スイッチング素子３０のＧＳ間電圧(CH2)の経時変化について、以下に説明する。放電用FET素子９２のゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子９２のソース、ドレイン間抵抗が増大し、過電流の電流値が絞られて、電流値が小さくなる。出力端子が短絡された状態で、電流値が小さくなると、異物の電気抵抗は略一定であるので、電流値が小さくなることで出力端子間の電圧も、小さくなる。出力端子間の電圧が低下することで、スイッチング素子３０のソース電位が低下して、ゲート・ソース間電圧がゲート閾値電位以下となり、スイッチング素子がオン３０される。つまり、スイッチング素子３０のゲートには、レギュレータ回路より定電圧（約２．５Ｖ）が供給されているので、ソース電位が低下してゼロＶに近い約０．５Ｖになると、経過時間約６４０msec（ｔ２）にてスイッチング素子３０のＧＳ間電圧(CH2)が約２．０Ｖとなり、ゲート電圧がオン信号状態となるので、スイッチング素子３０はオン状態となる。このオン状態のスイッチング素子３０を介して放電用FET素子９２のゲートに溜まった電荷を素早く、瞬時に、放電し、前記放電用FET素子９２のソースと前記ゲート間が同電位となり、素早く、瞬時に、放電用FET素子をオフ状態とし、電流を遮断することができる。
【００４１】
特に、上述のように、過電流検出の後、放電用FET素子のゲートに溜まった電荷を放電するとき、ゲート電位が、ソース電位に近づくと、放電用FET素子９２のソース、ドレイン間抵抗が増大するので、このとき、大電流である過電流を流し続けると、放電用FET素子９２が熱破壊をきたすことがある。よって、本実施例においては、放電用FET素子９２のソース、ドレイン間抵抗が増大するとき、スイッチング素３０子により、素早く、瞬時に、放電用FET素子９２をオフ状態とすることで、このような放電用FET素子９２の熱破壊を防止することができる。図２（ａ）、（ｂ）にて確認できるように、本実施例において、スイッチング素子３０を利用することで、過電流開始より、放電用FET素子９２をオフ状態として、電流を遮断するのに、約４０μsec（t１−ｔ２）程度、改善されている。
【図面の簡単な説明】
【００４２】
【図１】本発明の電池パックの回路ブロック図である。
【図２】本発明の実施例等の電気特性を示すグラフである。
【符号の説明】
【００４３】
Ａ    電池パック
ＰＣ  電子機器
ＭＰＵ  マイクロプロセッサユニット
１  電池
２  電流検出抵抗（電流検出部）
４  残容量積算処理部
５  制御部
９１  充電用FET素子
９２  放電用FET素子
１０  制御回路
１１  昇圧回路
【図１】
0004511445.tif 000002
【図２】
0004511445.tif 000003