【事件の表示】
　平成　７年特許願第３０２７７５号「半導体素子の信号入力装置」拒絶査定に対する審判事件［平成　８年１０月　１日出願公開、特開平　８−２５６０４５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続きの経緯・本願発明
　本願は、平成７年１１月２１日（パリ条約による優先権主張１９９４年１１月２１日、（ＫＲ）韓国）の出願であって、その請求項１及び９に係る発明は、特許請求の範囲の請求項１及び９に記載された事項により特定される次のとおりのものである。（以下、「本願発明１及び９」という。）
　「【請求項１】信号を入力する入力端子と、
　前記入力端子を介して入力される高電位の静電気信号を接地電位（Ｖｓｓ）に放電させるための静電気発散手段と、
　前記静電気発散手段（１０１）と並列接続された、前記入力端子から入力される正常的な信号を切換えるための信号伝達手段（２０１）と、
　電源電圧の印加の可否を感知するための電源電圧感知手段、及び前記電源電圧の感知手段からの出力信号をレベルシフトして前記信号伝達手段に供給するための電源電位変換手段を備える、前記信号伝達手段（２０１）の切換え動作を制御するための信号伝達制御手段（２００）と、
　前記静電気発散手段（１０１）及び信号伝達手段（２０１）から出力される信号を緩衝し、内部回路に伝達するための信号入力手段（１０２）とを含み、
　前記電源電圧感知手段が、電源電圧（Ｖｄｄ）の印加及び基板電位（Ｖｂｂ）を感知することを特徴とする半導体素子の信号入力装置。
　【請求項２】前記信号伝達制御手段は、
　前記基板電位が接地電位より小さい場合には、前記信号伝達手段のゲートに基板電位（Ｖｂｂ）を伝達し、
　前記基板電位が接地電位より大きい場合には、前記信号伝達手段のゲートに電源電位（Ｖｄｄ）を伝達することを特徴とする請求項１記載の半導体素子の信号入力装置。
　【請求項３】前記電位変換手段は、
　電源が印加され安定化した以後には高電位（Ｖｄｄ）の電位を出力し、それ以前には接地電位の電位を出力することを特徴とする請求項１記載の半導体素子の信号入力装置。
　【請求項４】前記信号伝達手段は電源が印加されない待機の際にはターンオフされ、電源が印加された場合には一定の遅延時間以後にターンオンされることを特徴とする請求項３記載の半導体素子の信号入力装置。
　【請求項５】前記信号伝達手段は、ＰＭＯＳトランジスタを備えることを特徴とする請求項１記載の半導体素子の信号入力装置。
　【請求項６】前記ＰＭＯＳトランジスタのＮ−ｗｅｌｌバイアス領域は、逆方向バイアスを印加する電源電位と連結されたことを特徴とする請求項５記載の半導体素子の信号入力装置。
　【請求項７】前記信号伝達手段は、ＮＭＯＳトランジスタを備えることを特徴とする請求項１記載の半導体素子の信号入力装置。
　【請求項８】前記ＮＭＯＳトランジスタのｐ−ｗｅｌｌバイアス領域は、接地電位又は、基板電位と連結されたことを特徴とする請求項７記載の半導体素子の信号入力装置。
　【請求項９】前記ＮＭＯＳトランジスタのｐ−ｗｅｌｌバイアス領域は基板電位と連結し、基板電位は接地電位に直列に接続されたＰＭＯＳダイオードと連結されたことを特徴とする請求項７記載の半導体素子の信号入力装置。」
２　当審の拒絶理由
　当審において、平成１３年１１月２１日付けで次のとおりの拒絶の理由を通知した。
「１）本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
  ２）本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第４項及び第６項に規定する要件を満たしていない。
　・第３６条第６項第２号
　請求項１について
　第６〜９行目に、「電源電圧の印加の可否を感知するための電源電圧感知手段、及び前記電源電圧の感知手段からの出力信号をレベルシフトして前記信号伝達手段に供給するための電源電位変換手段を備える、前記信号伝達手段（２０１）の切換え動作を制御するための信号伝達手段（２００）」と記載されており、その記載中の「前記電源電圧の感知手段からの出力信号をレベルシフトして前記信号伝達手段に供給するための電源電位変換手段」は、図３の電位変換回路部２０５に相当するものと認められるが、図３の電位変換回路部２０５の高電位レベルは図３の電源電圧感知回路部２０４の高電位レベルＶｄｄと同様のＶｄｄであるので、図３の電位変換回路部２０５はレベルシフトを行っていない。
　したがって、発明を特定するための事項どうしの技術的な関連が不明である。
　・第３６条第４項
　段落【００２６】には、「前記信号伝達制御部（３００）は電源電圧を感知する電源電圧感知回路部（２０４）と、前記電源電圧感知回路部からの出力信号をレベルシフトするための電位変換回路部（２０５）で構成される。」と記載されているが、電位変換回路部（２０５）の高電位レベルは、電源電圧感知回路部（２０４）の高電位レベルＶｄｄと同様のＶｄｄであるので、電位変換回路部（２０５）は電源電圧感知回路部からの出力信号をレベルシフトしていない。
　したがって、電位変換回路部（２０５）の役割が不明である。
　・第２９条第２項
　引用刊行物１　特開昭６２−２４１４２９号公報
　引用刊行物２　特開平２−１３７２５４号公報
　請求項１について
　引用刊行物１には、入力及び／又は出力の動作速度を制御できる半導体集積回路において、「信号を入力する入力端子と、前記入力端子を介して入力される高電位の静電気信号を接地電位（Ｖｓｓ）に放電させるための静電気発散手段と、前記静電気発散手段（１０１）と並列接続された、前記入力端子から入力される正常な信号を切換えるための信号伝達手段（２０１）と、電源電圧の印加の可否を感知するための電源電圧感知手段を備える、前記信号伝達手段（２０１）の切換え動作を制御するための信号伝達手段（２００）と、前記静電気発散手段（１０１）及び信号伝達手段（２０１）から出力される信号を緩衝し、内部回路に伝達するための信号入力手段（１０２）とを含み、前記電源電圧感知手段が、電源電圧（Ｖｄｄ）の印加を感知することを特徴とする半導体素子の信号入力装置」が開示されている。引用刊行物２には、半導体集積回路の基板電位検知回路において「電源電圧感知手段が電源電圧の印加及び基板電位を感知する」ことが開示されている。また、回路の分野において、回路Ａの出力信号を電源電位変換手段でレベルシフトして回路Ｂに供給することは、慣用技術である。
　したがって、引用刊行物１に引用刊行物２を適用して請求項１に係る発明を構成する程度のことは、当業者が容易に発明をすることができたものである。
　請求項２、３、５、７について
　引用刊行物１には、電子スイッチとして第１２図にＰＭＯＳＦＥＴ、ＮＭＯＳＦＥＴを用いることが記載されている。
　請求項４について
　引用刊行物１には、内部回路が活性状態になるまでに時間が必要であることが記載されている。
　請求項６、８について
　ＰＭＯＳトランジスタのＮ−ｗｅｌｌ、ＮＭＯＳトランジスタのＰ−ｗｅｌｌにバイアスを与えることは慣用技術である。
　請求項９について
　ダイオードの電圧降下により所要の電圧を得ることは慣用技術である。」
３　当審の判断
　平成１３年１１月７日付けの拒絶の理由に対して、期間を指定して意見書を提出する機会を与えたが、請求人からは何らの応答もない。そこで、再度、上記の拒絶の理由を検討したが、上記の拒絶の理由は妥当なものと認められる。
４　むすび
　したがって、本願発明１及び９は、当審で通知した拒絶の理由によって拒絶すべきものである。
　よって、結論のとおり審決する。