(57)【要約】【課題】複数のチップを同時にテストすることのできるテストシステムを提供する【解決手段】テストシステム２００は、シングルチップテスター２１０およびハンドラー２７０を含む。シングルチップテスター２１０は、パターンメモリ２２０およびマイクロプロセッサ２４０を含む。パターンメモリ２２０は、複数のチップ２７１〜２７４に対しファンクションパターンテストをそれぞれ実行すると共に、それら複数のチップ２７１〜２７４に対応するテスト結果を生成する複数のパターンユニット３００、３１０、３２０、３３０を含む。マイクロプロセッサ２４０は、各種テストを実行すると共に、テスト結果に基づいてインターフェース制御信号を生成する。ハンドラー２７０は、マイクロプロセッサ２４０を起動して各種テストを実行させると共に、インターフェース制御信号を受けて複数のチップ２７１〜２７４のテストを終了させる。複数のチップ２７１〜２７４はハンドラー２７０にセットされる。【選択図】図２
0003127111.tif 000002
【実用新案登録請求の範囲】
【請求項１】
複数のチップを同時にテストできるテストシステムであって、
前記複数のチップに対しファンクションパターンテストをそれぞれ実行すると共に前記複数のチップに対応するテスト結果を生成する複数のパターンユニットを備えるパターンメモリ、および、各種テストを実行すると共に前記テスト結果に基づいてインターフェース制御信号を生成するマイクロプロセッサ、を含むシングルチップテスターと、
前記複数のチップをセットさせるハンドラーであって、前記シングルチップテスターに接続し、前記マイクロプロセッサを起動して各種テストを実行させると共に、前記インターフェース制御信号を受けて前記複数のチップのテストを終了させるハンドラーと、
を含み、
前記インターフェース制御信号が、それぞれ異なるチップの完了ステータスを表す複数のテスト終了（ＥＯＴ）信号、ＥＯＴ信号に対応するチップのパスステータスを表すパス信号、および、ＥＯＴ信号に対応する別のチップのフェイルステータスを表すフェイル信号を含む、テストシステム。
【請求項２】
各チップに対応する前記パターンユニットの各パターンベクトルが、ＭをＮで割った数に等しい（ただし、Ｍは前記テスターのピン数、Ｎは前記複数のチップの数である）、請求項１記載のテストシステム。
【請求項３】
前記ハンドラーが、開始信号を送ることで前記シングルチップテスターを起動して各種テストを実行させる、請求項１記載のテストシステム。
【請求項４】
前記テスターが、
電圧源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電圧値を測定することで、前記複数のチップに対するＤＣ電圧テストを同時に実行する複数のデバイス電源、および、
電流源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電流値を測定することで、前記複数のチップに対するＤＣ電流テストを同時に実行する複数の精密測定ユニット、
をさらに含み、
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テストおよび電流テスト終了後、前記テスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項１記載のテストシステム。
【請求項５】
前記テスターが、
それぞれ異なる時間に、それぞれ異なるチップに切り替えて、前記複数のチップに対する周波数テストを実行するカウンター、
をさらに含み、  
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テスト、電流テストおよび周波数テスト終了後、前記テスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項４記載のテストシステム。
【請求項６】
前記テスターが、前記テスト結果を保存する少なくとも１つのレジスタをさらに含む請求項５記載のテストシステム。
【請求項７】
複数のチップを同時にテストできるシングルチップテスターであって、
前記複数のチップに対しそれぞれファンクションパターンテストを実行すると共に前記複数のチップに対応するテスト結果を生成する複数のパターンユニットを備えるパターンメモリ、および、
各種テストを実行すると共に、前記テスト結果に基づきインターフェース制御信号を生成してテストを終了させるマイクロプロセッサ、
を含み、
前記インターフェース制御信号が、それぞれ異なるチップの完了ステータスを表す複数のテスト終了（ＥＯＴ）信号、ＥＯＴ信号に対応するチップのパスステータスを表すパス信号、および、ＥＯＴ信号に対応する別のチップのフェイルステータスを表すフェイル信号を含む、シングルチップテスター。
【請求項８】
各チップに対応する前記パターンユニットの各パターンベクトルが、ＭをＮで割った数に等しい（ただし、Ｍは前記テスターのピン数、Ｎは前記複数のチップの数である）、請求項７記載のシングルチップテスター。
【請求項９】
電圧源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電圧値を測定することで、前記複数のチップに対するＤＣ電圧テストを同時に実行する複数のデバイス電源、および、
電流源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電流値を測定することで、前記複数のチップに対するＤＣ電流テストを同時に実行する複数の精密測定ユニット、
をさらに含み、
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テストおよび電流テスト終了後、前記シングルチップテスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項７記載のシングルチップテスター。
【請求項１０】
それぞれ異なる時間に、それぞれ異なるチップに切り替えて、前記複数のチップに対する周波数テストを実行するカウンター、
をさらに含み、
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テスト、電流テストおよび周波数テスト終了後、前記テスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項９記載のシングルチップテスター。
【請求項１１】
前記テスト結果を保存する少なくとも１つのレジスタをさらに含む、請求項１０記載のシングルチップテスター。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案はテストシステムに関し、より詳細には複数のチップを同時にテストすることが可能なテストシステムに関するものである。
【背景技術】
【０００２】
チップは販売に先立って１つずつテスターでテストされる。テストにパスしたチップは販売される運びとなり、パスしなかったものは破棄されることとなる。テスターには様々なタイプのものがあるが、このうち、シングルチップテスターは一度に１個のチップだけに対しテストを行うよう設計され、マルチチップテスターは一度に複数のチップ（例えば４または１６個のチップ）に対しテストを行うよう設計されたものである。仮に、シングルチップテスターとマルチ（４個）チップテスターとでテストに要されるテスト時間が同じであるとすると、同時間内においてマルチチップテスターはシングルチップテスターの４倍の数のチップをテストできるということになる。言い換えれば、シングルチップテスターとマルチップテスターとで同数のチップをテストしようとする場合、シングルチップテスターではマルチチップテスターの４倍もの時間がかかってしまうということである。このように、マルチチップテスターはパフォーマンスの面で優れている。しかしながらマルチチップテスターは構造的に複雑で高価だという欠点がある。よって利用者はパフォーマンスとコストを考慮した上で、いずれのテスターが適するかを判断しなければならない。以下に、シングルチップテスターを用いたチップのテストについて詳細に説明する。
【０００３】
図１を参照する。図１は、従来のテストシステム１００の概略図を示している。このテストシステム１００は、シングルチップテスター１１０、テストヘッド１５０およびハンドラー１７０を含んでなる。シングルチップテスター１１０は、複数のデバイス電源（device  power  supply,ＤＰＳ）１１１〜１１４、複数の精密測定ユニット（precision  measurement  unit,ＰＭＵ）１１５〜１１８、パターンメモリ１２０、カウンター１３０およびマイクロプロセッサ１４０を含む。テストヘッド１５０は、被試験デバイス（device  under  test,ＤＵＴ）１５１およびインターフェース制御回路１６０を含む。ハンドラー１７０は、チップ１７１およびインターフェースボード１８０を含む。各構成要素の詳細は以下のとおりである。
【０００４】
先ずチップ１７１をハンドラー１７０にセットし、バスでＤＵＴ１５１と接続させてから、インターフェース制御回路１６０よりシングルチップテスター１１０へ開始信号を送ると、各種テストが開始されることとなる。一般に、テストには、ＤＣ電圧テスト、ＤＣ電流テスト、周波数テストおよびファンクションパターンテストが含まれる。各テストの詳細は以下のとおりである。
【０００５】
ＤＰＳ１１１、１１２、１１３および１１４は、チップ１７１のＤＣ電圧テストに用いられる４つの異なるＤＣ電圧源（例えば、３、５、６、１２ボルト）をそれぞれ供給するものである。実際は、常にすべてのＤＣ電圧源が用いられるわけではないので、ここでは１つのＤＣ電圧源のみを必要とする場合を例として述べる。先ず、マイクロプロセッサ１４０の制御を受けてＤＰＳ１１１がチップ１７１に電圧源を供給し、続いて、ＤＰＳ１１１は接地端とチップ１７１の電源電圧端との間の電圧値を測定する。そしてＤＣ電圧テストが終了すると、テスト結果が生成され、その結果はマイクロプロセッサ１４０のレジスタ（図示せず）に保存される。
【０００６】
ＰＭＵ１１５、１１６、１１７および１１８はチップ１７１のＤＣ電流テストに用いられる４つの異なるＤＣ電流源をそれぞれ供給するものである。ここでも同様に、常にすべてのＤＣ電流源が用いられるわけではないので、１つのＤＣ電流源のみを必要とする場合を例として述べる。先ず、マイクロプロセッサ１４０の制御を受けてＰＭＵ１１５がチップ１７１に電流源を供給し、続いて、ＰＭＵ１１５は接地端とチップ１７１の電源電圧端との間の電流値を測定する。そして、ＤＣ電流テストが終了すると、マイクロプロセッサ１４０のレジスタに保存されているテスト結果が更新される。
【０００７】
パターンメモリ１２０は、チップ１７１のファンクションパターンテストを実行するものである。ファンクションパターンテスト終了後、マイクロプロセッサ１４０のレジスタに保存されているテスト結果が更新される。
【０００８】
カウンター１３０は周波数テストを実行するものである。周波数テスト終了後、マイクロプロセッサ１４０のレジスタに保存されているテスト結果は更新される。
【０００９】
ＤＣ電圧テスト、ＤＣ電流テスト、周波数テストおよびファンクションパターンテストが完了すると、マイクロプロセッサ１４０は、レジスタに保存された最新のテスト結果に基づいてインターフェース制御信号を生成する。該インターフェース制御信号がバスを介しハンドラー１７０へ送られて、インターフェースボード１８０によって駆動されると、チップ１７１のテストは完了する。
【００１０】
従来のシングルチップテスターには、（従来のマルチチップテスターに比べて）低コストというメリットがあるが、大量のチップをテストする際にはとりわけ、時間がかかり過ぎるという欠点がある。
【考案の開示】
【考案が解決しようとする課題】
【００１１】
そこで本考案の目的は、複数のチップを同時にテストすることのできるテストシステムおよびシングルチップテスターを提供することにある。
【課題を解決するための手段】
【００１２】
本考案に係るテストシステムは、シングルチップテスターおよびハンドラーを含む。シングルチップテスターは、パターンメモリおよびマイクロプロセッサを含む。パターンメモリは、複数のチップに対しファンクションパターンテストをそれぞれ実行すると共に、それら複数のチップに対応するテスト結果を生成する複数のパターンユニットを含んでいる。マイクロプロセッサは、各種テストを実行すると共に、テスト結果に基づいてインターフェース制御信号を生成する。ハンドラーは、マイクロプロセッサを起動して各種テストを実行させると共に、インターフェース制御信号を受けて複数のチップのテストを終了させる。複数のチップはハンドラーにセットされる。
【００１３】
本考案はさらに、複数のチップを同時にテストできるシングルチップテスターを提供する。シングルチップテスターは、パターンメモリおよびマイクロプロセッサを含む。パターンメモリは、複数のチップに対しファンクションパターンテストをそれぞれ実行すると共に、それら複数のチップに対応するテスト結果を生成する複数のパターンユニットを含んでいる。マイクロプロセッサは、各種テストを実行すると共に、テスト結果に基づいてインターフェース制御信号を生成することによりテストを終了させる。インターフェース制御信号は、複数のテスト終了（end  of  test,ＥＯＴ）信号、パス信号、およびフェイル信号を含んでいる。複数のＥＯＴ信号は、それぞれ異なるチップの完了ステータスを表す信号である。パス信号は、ＥＯＴ信号に対応するチップのパスステータスを表す信号である。フェイル信号は、ＥＯＴ信号に対応する別のチップのフェイルステータスを表す信号である。
【考案の効果】
【００１４】
本考案に係るテストシステムは、シングルチップテスターを用いてテストを実行するものであり、コストを低く保ちながら、複数のチップに対する同時のテスト実行が可能であるためにテスト時間の短縮も実現される。
【考案を実施するための最良の形態】
【００１５】
添付の図面を参照としながら、以下の詳細な説明および実施形態を読めば、本考案をより十分に理解することができるであろう。
【００１６】
以下に、本考案を実施する上で最良であると考えられる形態を記載する。この記載は、本考案の主な原理の説明を目的になされたものであり、限定の意味で解されてはならない。本考案の範囲は、添付のクレームを参照することによって決定されるのが最良である。
【００１７】
図２を参照する。図２は、本考案の１実施形態によるテストシステム２００の概略図を示している。このテストシステム２００は、シングルチップテスターを用いてチップをテストするものである。本考案のシングルチップテスターは、低コストというメリットがある上、複数のチップを一度にテストすることも可能なものである。よって、本考案のシングルチップテスターは安価であるばかりでなく、従来のシングルチップテスターに比べてテスト時間が短縮される。以下、詳述する。
【００１８】
テストシステム２００は、シングルチップテスター２１０、テストヘッド２５０およびハンドラー２７０を含む。シングルチップテスター２１０は、複数のデバイス電源（ＤＰＳ）２１１〜２１４、複数の精密測定ユニット（ＰＭＵ）２１５〜２１８、パターンメモリ２２０、カウンター２３０およびマイクロプロセッサ２４０を含んでいる。さらにパターンメモリ２２０は、複数のパターンユニット３００、３１０、３２０および３３０を含んでいる。テストヘッド２５０は、複数の被試験デバイス（ＤＵＴ）２５１〜２５４、およびインターフェース制御回路２６０を含んでいる。ハンドラー２７０は、複数のチップ２７１〜２７４、およびインターフェースボード２８０を含んでいる。テストプロセスは次のとおりである。先ず、複数のチップ２７１〜２７４をハンドラー２７０にセットし、バスで複数のＤＵＴ２５１〜２５４とそれぞれ接続させてから、インターフェース制御回路２６０よりシングルチップテスター２１０に開始信号を送り、各種テストを開始させる。以下に、ＤＣ電圧テスト、ＤＣ電流テスト、周波数テスト、およびファンクションパターンテストについて説明する。
【００１９】
ＤＰＳ２１１〜２１４は、チップ２７１〜２７４に対するＤＣ電圧テストが同時に行われるように、チップ２７１〜２７４へ電圧源（通常は同じ電圧）をそれぞれ供給するものである。マイクロプロセッサ２４０はこれらＤＰＳを制御して、ＤＰＳに接地端とチップ２７１〜２７４の電源電圧端との間の各電圧値を測定させてから、各チップがＤＣ電圧テストをパスしたか否かを判断する。ＤＣ電圧テストが終了すると、テスト結果が生成され、マイクロプロセッサ２４０のレジスタ（図示せず）中に保存されることとなる。
【００２０】
ＰＭＵ２１５〜２１８は、チップ２７１〜２７４に対するＤＣ電流テストが同時に行われるように、チップ２７１〜２７４へ電流源（通常は同じ電流）をそれぞれ供給するものである。マイクロプロセッサ２４０はこれらＰＭＵを制御して、ＰＭＵに接地端とチップ２７１〜２７４の電源電圧端との間の各電流値を測定させてから、各チップがＤＣ電流テストをパスしたか否かを判断する。ＤＣ電流テストが終わると、マイクロプロセッサ２４０のレジスタ（図示せず）中のテスト結果が更新される。
【００２１】
パターンユニット３００〜３３０は、各チップ２７１〜２７４に対して同時にファンクションパターンテストを行うものである。マイクロプロセッサ２４０は、ファンクションパターンテストの進行を制御すると共に、テスト終了時にテスト結果を更新する。従来のシングルチップテスター１１０と比べた場合に、本考案のシングルチップテスター２１０では、パターンメモリ２２０を複数のパターンユニット３００〜３３０に分けて異なるチップに対するファンクションパターンテストを同時に実行するので、パターンベクトルが減少することとなる。例えば、シングルチップテスター１１０および２１０のピン数がいずれも整数Ｍである場合に、シングルチップテスター１１０におけるチップ（チップ１７１）のパターンベクトルはＭに等しい数であるのに対し、シングルチップテスター２１０におけるチップ（チップ２７１、２７２、２７３または２７４）のパターンベクトルは、ＭをＮで割った数に等しい（ただし、Ｎはチップの数に等しい数であり、パターンユニットの数でもある）。つまり、シングルチップテスター１１０に使用されるピンの数は、シングルチップテスター２１０に使用されるピンの数よりもＮ倍多いということである。
【００２２】
通常、シングルチップテスター２１０は、単一のカウンター（カウンター２３０）しか備えていない。よって、カウンター２３０は、チップ２７１〜２７４に対し周波数テストを実行するために、順番にテストを行うという方式を利用して、それぞれ異なる時間に、それぞれ異なるチップに切り替える。したがって、チップの数が多くなるほど、周波数テストにかかる時間は長くなる。
【００２３】
図３、図４および図５を同時に参照する。図３はインターフェース制御回路２６０のブロック図を示し、図４はインターフェースボード２８０のブロック図を示し、図５はインターフェース制御信号のタイミング図を示している。ＤＣ電圧テスト、ＤＣ電流テスト、周波数テストおよびファンクションパターンテストが終了した後、マイクロプロセッサ２４０は、レジスタに保存された最新のテスト結果に基づいて、（図５に示されるような）インターフェース制御信号を生成する。インターフェース制御信号が、バスを介してハンドラー２７０へ送られた後、インターフェースボード２８０により駆動されると、チップ２７１〜２７４のテストは完了である。ここで図３および図４を同時に参照する。１実施形態において、インターフェース制御回路２６０およびインターフェースボード２８０は、リレーおよびＯＰアンプをそれぞれ用いてインターフェース制御信号の転送および駆動を行う。その回路動作は当業者が良く知るところであるので、簡単のために詳細は省く。次に図５を参照する。インターフェース制御信号は、複数のテスト終了（ＥＯＴ）信号ＥＯＴ１、ＥＯＴ２、ＥＯＴ３およびＥＰＴ４、パス信号ＰＡＳＳ、ならびにフェイル信号ＦＡＩＬを含んでいる。ＥＯＴ信号ＥＯＴ１、ＥＯＴ２、ＥＯＴ３およびＥＰＴ４は、チップ２７１、２７２、２７３および２７４の完了ステータスを表す信号である。パス信号ＰＡＳＳは、ＥＯＴ信号に対応するチップのパスステータスを表す信号である。フェイル信号ＦＡＩＬは、ＥＯＴ信号に対応する別のチップのフェイルステータスを表す信号である。図５に示されるように、開始信号ＳＴＡＲＴによって開始される第１のテストを例にとると、ＥＯＴ信号ＥＯＴ１はチップ２７１がパスステータスにあることを表し、ＥＯＴ信号ＥＯＴ２は、チップ２７２がフェイルステータスにあることを表し、ＥＯＴ信号ＥＯＴ３は、チップ２７３がパスステータスにあることを表し、ＥＯＴ信号ＥＯＴ４は、チップ２７４がフェイルステータスにあることを表している。
【００２４】
従来技術に対比して、本考案のテストシステムは、改良されたシングルチップテスターを用いて複数のチップを一度にテストできるため、テスト時間の短縮を図ることができ、その一方で、コスト面でのメリットをキープすることもできる。
【００２５】
以上、好適な実施例を挙げて説明したが、これらは本考案を限定するものではない。当業者であれば、本考案の精神および範囲を逸脱しない限りにおいて、変更および修飾を加えることができる。よって本考案の範囲は、添付の特許請求の範囲によって決まる。
【図面の簡単な説明】
【００２６】
【図１】従来のテストシステムの概略図である。
【図２】本考案の１実施形態によるテストシステムの概略図である。
【図３】図２におけるインターフェース制御回路のブロック図である。
【図４】図２におけるインタフェースボードのブロック図である。
【図５】インターフェース制御信号のタイミング図である。
【符号の説明】
【００２７】
２００    テストシステム
２１０    シングルチップテスター
２１１〜２１４    デバイス電源（ＤＰＳ）
２１５〜２１８    精密測定ユニット（ＰＭＵ）
２２０    パターンメモリ
３００、３１０、３２０、３３０    パターンユニット
２３０    カウンター
２４０    マイクロプロセッサ
２５０    テストヘッド
２５１〜２５４    被試験デバイス（ＤＵＴ）
２６０    インターフェース制御回路
２７０    ハンドラー
２７１〜２７４    チップ
２８０    インターフェースボード
【図１】
0003127111.tif 000003
【図２】
0003127111.tif 000004
【図３】
0003127111.tif 000005
【図４】
0003127111.tif 000006
【図５】
0003127111.tif 000007
【手続補正書】
【提出日】平成18年9月19日(2006.9.19)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
複数のチップを同時にテストできるテストシステムであって、
前記複数のチップに対しファンクションパターンテストをそれぞれ実行すると共に前記複数のチップに対応するテスト結果を生成する複数のパターンユニットを備えるパターンメモリ、および、各種テストを実行すると共に前記テスト結果に基づいてインターフェース制御信号を生成するマイクロプロセッサ、を含むシングルチップテスターと、
前記複数のチップをセットさせるハンドラーであって、前記シングルチップテスターに接続し、前記マイクロプロセッサを起動して各種テストを実行させると共に、前記インターフェース制御信号を受けて前記複数のチップのテストを終了させるハンドラーと、
を含み、
前記インターフェース制御信号が、それぞれ異なるチップの完了ステータスを表す複数のテスト終了信号、テスト終了信号に対応するチップのパスステータスを表すパス信号、および、テスト終了信号に対応する別のチップのフェイルステータスを表すフェイル信号を含む、テストシステム。
【請求項２】
各チップに対応する前記パターンユニットの各パターンベクトルが、前記テスターのピン数を前記複数のチップの数で割った数に等しい、請求項１記載のテストシステム。
【請求項３】
前記ハンドラーが、開始信号を送ることで前記シングルチップテスターを起動して各種テストを実行させる、請求項１記載のテストシステム。
【請求項４】
前記テスターが、
電圧源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電圧値を測定することで、前記複数のチップに対するＤＣ電圧テストを同時に実行する複数のデバイス電源、および、
電流源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電流値を測定することで、前記複数のチップに対するＤＣ電流テストを同時に実行する複数の精密測定ユニット、
をさらに含み、
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テストおよび電流テスト終了後、前記テスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項１記載のテストシステム。
【請求項５】
前記テスターが、
それぞれ異なる時間に、それぞれ異なるチップに切り替えて、前記複数のチップに対する周波数テストを実行するカウンター、
をさらに含み、  
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テスト、電流テストおよび周波数テスト終了後、前記テスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項４記載のテストシステム。
【請求項６】
前記テスターが、前記テスト結果を保存する少なくとも１つのレジスタをさらに含む請求項５記載のテストシステム。
【請求項７】
複数のチップを同時にテストできるシングルチップテスターであって、
前記複数のチップに対しそれぞれファンクションパターンテストを実行すると共に前記複数のチップに対応するテスト結果を生成する複数のパターンユニットを備えるパターンメモリ、および、
各種テストを実行すると共に、前記テスト結果に基づきインターフェース制御信号を生成してテストを終了させるマイクロプロセッサ、
を含み、
前記インターフェース制御信号が、それぞれ異なるチップの完了ステータスを表す複数のテスト終了信号、テスト終了信号に対応するチップのパスステータスを表すパス信号、および、テスト終了信号に対応する別のチップのフェイルステータスを表すフェイル信号を含む、シングルチップテスター。
【請求項８】
各チップに対応する前記パターンユニットの各パターンベクトルが、前記テスターのピン数を前記複数のチップの数で割った数に等しい、請求項７記載のシングルチップテスター。
【請求項９】
電圧源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電圧値を測定することで、前記複数のチップに対するＤＣ電圧テストを同時に実行する複数のデバイス電源、および、
電流源を前記複数のチップへ同時に供給し、接地端と前記複数のチップの電源電圧端との間の各電流値を測定することで、前記複数のチップに対するＤＣ電流テストを同時に実行する複数の精密測定ユニット、
をさらに含み、
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テストおよび電流テスト終了後、前記シングルチップテスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項７記載のシングルチップテスター。
【請求項１０】
それぞれ異なる時間に、それぞれ異なるチップに切り替えて、前記複数のチップに対する周波数テストを実行するカウンター、
をさらに含み、
前記マイクロプロセッサが、前記ファンクションパターンテスト、電圧テスト、電流テストおよび周波数テスト終了後、前記テスターを制御して、前記複数のチップの前記テスト結果を生成させる、請求項９記載のシングルチップテスター。
【請求項１１】
前記テスト結果を保存する少なくとも１つのレジスタをさらに含む、請求項１０記載のシングルチップテスター。