【事件の表示】
　平成　８年特許願第　８１４８５号「  薄膜トランジスタ及びそれを用いた液晶表示装置の製造法」拒絶査定に対する審判事件〔平成　８年１２月２４日出願公開、特開平　８−３４０１２０、請求項の数（６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．本願発明
  本願は、特許法第４１条に基づく優先権主張を伴う平成８年４月３日（優先日：平成７年４月１０日、出願番号：特願平７−８４１０６号）の特許出願である。そして、その請求項１〜６に係る発明(以下、それぞれ「本願発明１」〜「本願発明６」という。)は、平成１１年７月３０日付けの手続補正書により補正された明細書並びに図面の記載からみて、その特許請求の範囲請求項１〜６に記載された次のとおりのものである。
「　【請求項１】　絶縁性基板上の薄膜シリコン領域内にソース領域、ドレイン領域、チャネル領域を有し、前記チャネル領域上にはゲート絶縁膜を介してゲート電極を有し、前記ソース領域及び前記ドレイン領域の少なくとも一方は高濃度不純物領域と低濃度不純物領域を有し、前記チャネル領域と前記低濃度不純物領域が接する構造を有する薄膜トランジスタの製造法において、前記ソース領域または前記ドレイン領域に対応させてパターニングした第一シリコン層を形成し、前記ソース領域または前記ドレイン領域と前記チャネル領域とに対応し、且つ前記第一シリコン層を覆った第二シリコン層を形成し、前記第一シリコン層の一部の領域及び前記一部の領域の前記第二シリコン層を高濃度不純物領域と成すようにドーピングし、前記一部の領域以外の前記第一シリコン層及び前記一部の領域以外の前記第二シリコン層を低濃度不純物領域と成すようにドーピングし、この両ドーピングによって、前記低濃度不純物領域は少なくとも前記チャネル領域とほぼ同じ厚さの薄膜からなる第一の領域と、前記高濃度不純物領域とほぼ同じ厚さの薄膜からなり、前記第一の領域より厚い第二の領域とを有する薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造法。
　　【請求項２】　前記ゲート電極はソース・ドレイン電流の流れる方向に複数個に分割され、分割されたゲート電極は全て同電位に接続されていることを特徴とする請求項１に記載の薄膜トランジスタの製造法。
　　【請求項３】　前記ゲート電極の一部は、前記第二の領域の少なくとも一部を覆うことを特徴とする請求項１に記載の薄膜トランジスタの製造法。
　　【請求項４】　前記ゲート電極はソース・ドレイン電流の流れる方向に複数個に分割され、分割された前記ゲート電極は前記低濃度不純物領域により接続されていることを特徴とする請求項１に記載の薄膜トランジスタの製造法。
　　【請求項５】　請求項１乃至３のいずれか１項に記載の薄膜トランジスタの製造法によって得た薄膜トランジスタをマトリクス状に配置したＴＦＴ基板を有する液晶表示装置の製造法。
　　【請求項６】　絶縁性基板上の薄膜シリコン領域内にソース領域、ドレイン領域、チャネル領域をそれぞれ複数有し、前記チャネル領域上にはゲート絶縁膜を介してゲート電極を有し、前記ソース領域及び前記ドレイン領域の少なくとも一方は高濃度不純物領域と低濃度不純物領域を有し、前記チャネル領域と前記低濃度不純物領域が接する構造を有する複数の薄膜トランジスタを備えた液晶表示装置の製造法において、前記ソース領域または前記ドレイン領域に対応させてパターニングした第一シリコン層を形成し、前記ソース領域または前記ドレイン領域と前記チャネル領域とに対応し、且つ前記第一シリコン層を覆った第二シリコン層を形成し、前記第一シリコン層の一部の領域及び前記一部の領域の前記第二シリコン層を高濃度不純物領域と成すようにドーピングし、前記一部の領域以外の前記第一シリコン層及び前記一部の領域以外の前記第二シリコン層を低濃度不純物領域と成すようにドーピングし、この両ドーピングによって、前記低濃度不純物領域は、少なくとも前記チャネル領域とほぼ同じ厚さの薄膜からなる第一の領域と、前記高濃度不純物領域とほぼ同じ厚さの薄膜からなり、前記第一の領域より厚い第二の領域とを有し、前記ソース領域の電極又は前記ドレイン領域の電極のいずれかは透明電極と接続されている液晶表示装置を製造することを特徴とする液晶表示装置の製造法。　」
　なお、平成１２年７月７日付けでされた手続補正は平成１４年２月２７日付けで却下となっている。
  
２．原査定の拒絶の理由の概要
　原査定の拒絶の理由の概要は、本願発明１〜本願発明６は、特開平５−２５９４５７号公報(以下、刊行物１という。)、特開平５−１０２４８３号公報（以下、刊行物２という。）、特開平４−３４４６１８号公報（以下、刊行物３という。）及び特開平４−２８６３３５号公報（以下、刊行物４という。）に記載された発明並びに特開平２−５５７２号公報（以下、刊行物５という。）及び特開昭６１−２５２６６７号公報（以下、刊行物６という。）に記載された周知の技術に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
　
３．刊行物記載の発明
ア．原査定の拒絶理由に引用された刊行物１（特開平５−２５９４５７号公報）は、薄膜トランジスタに関するものであり、図１、図３、図４と共に以下の点が記載されている。
「【００１１】
【実施例】図１は、ゲート電極がゲート絶縁膜を介して、半導体層上にある本発明の第１実施例の薄膜トランジスタの構造を示す模式断面図である。
【００１２】この薄膜トランジスタは、絶縁性基板１上にポリシリコンよりなる半導体層２が形成されている。すなわち、この半導体層２の両端部は、厚肉の高濃度のソース領域１０ａおよびドレイン領域１０ｂにより形成され、また、そのソース領域１０ａおよびドレイン領域１０ｂに挟まれた半導体層２の薄肉部分は、チャネル領域９と、そのチャネル領域９を挟む低濃度不純物領域１１ａ，１１ｂとにより構成されている。この半導体層２の構造が本発明の特徴的な構成である。
【００１３】また、この半導体層２および基板１上に、ゲート絶縁膜３、続いて層間絶縁膜６が連続して形成されており、これらの絶縁膜を貫通してソース領域１０ａおよびドレイン領域１０ｂに達するコンタクトホール７ａ，７ｂが形成されている。このコンタクトホール７ａ，７ｂには、それぞれ電極８ａ，８ｂが形成されている。さらに、チャネル領域９直上のゲート絶縁膜３上に、ゲート電極４が形成されている。
【００１４】以上の構成よりなる本発明の第１実施例の製造方法を以下に説明する。図３および図４はその製造方法を経時的に説明する模式断面図である。まず、絶縁性基板１上にポリシリコンからなる半導体層２を形成する。・・・
【００１６】次に、露出した基板１上および半導体層２全面に、シリコン酸化膜２１を２００Å堆積し、続いてこのシリコン酸化膜２１上にシリコン窒化膜２２を４００Å堆積する。・・・。次いで、チャネル領域９および低濃度不純物領域１１ａ，１１ｂを形成すべき半導体層２の上方のシリコン窒化膜２２およびシリコン酸化膜２１をエッチングにより除去する〔図３（ｂ）〕。
【００１７】その後、１０５０℃のドライＯ２ を使用して酸化を行うことにより、シリコン窒化膜２２で覆われていない半導体層２の部分は薄肉となるとともに、その上方には厚肉のポリシリコン酸化膜２３が形成される。・・・〔図３（ｃ）〕。
【００１８】次に、残存するシリコン窒化膜２２、シリコン酸化膜２１およびポリシリコン酸化膜２３を除去した後、基板１上および半導体層２全面に、ＣＶＤ法によりゲート絶縁膜３を約１０００Å形成する。・・・〔図４（ａ）〕。
【００２０】次いで、チャネル領域９直上のゲート酸化膜３上に、リンをドープしたポリシリコンからなるゲート電極４を、約４０００Å形成する。続いて、このゲート電極４をマスクとして半導体層２にＰ＋ をイオン注入することにより、低濃度不純物領域を形成する。したがって、ゲート電極４下方の半導体層２はチャネル領域９となる。・・・〔図４（ｂ）〕。
【００２１】次に、レジスト２４をマスクとして、全面にＰ＋をイオン注入することにより、ソース領域１０ａ，ドレイン領域１０ｂが形成される。また、レジスト２４下方のチャネル領域９を除く部分には、低濃度不純物領域１１ａ，１１ｂが形成される。・・・〔図４（ｃ）〕。」（第２頁第２欄第３６行〜第３頁第４欄第２３行）
　
イ．原査定の拒絶理由に引用された刊行物２（特開平５−１０２４８３号公報）は、薄膜トランジスタ及びその製造方法に関するものであり、図１、図２と共に以下の点が記載されている。
「【００１８】
（実施例１）
　図１に本実施例の薄膜トランジスタを示す。この薄膜トランジスタは、絶縁性基板１の上にポリシリコンからなる半導体層２が形成されている。この半導体層２は３つに区分された帯状領域を有し、両端部の一方が厚肉のソース領域１０ａ、他方が厚肉のドレイン電極１０ｂとなっており、その間が薄肉のチャネル領域９となっている。更に、ソース領域１０ａとドレイン電極１０ｂとは、それぞれ２つの帯状領域に分かれていて、チャネル領域９側に低濃度不純物領域１１ａ、１１ｂが、逆の外側に高濃度不純物領域１２ａ、１２ｂが形成されている。
【００１９】上記半導体層２が形成された基板１の上には、２箇所に設けたコンタクトホール７ａ、７ｂを除く全面にわたりゲート絶縁膜３が形成され、このゲート絶縁膜３の上であって、前記チャネル領域９の上方部分にはゲート電極４が、チャネル領域９よりも広い範囲にわたり形成されている。・・・
【００２１】次に、この構造の薄膜トランジスタの製造方法を図２に基づいて説明する。先ず、図２（ａ）に示すように、絶縁性基板１上にポリシリコンからなる半導体層２を形成する。・・・ところで、半導体層２は、その結晶性が非晶質シリコンの膜厚が厚い程良好であるので、厚く形成する。
【００２２】次に、図２（ｂ）に示すように半導体層２が形成された基板１上に、シリコン酸化膜（ＳｉＯ２）２１及びシリコン窒化膜（Ｓｉ３Ｎ４）２２をこの順に形成する。・・・
【００２３】次いで、上側のシリコン窒化膜２２のみに対し前記チャネル領域９を形成すべき部分をエッチングして除去し、その後９５０°ＣのドライＯ２（酸素）を使用して酸化を行い、図２（ｃ）に示すように、シリコン窒化膜２２で覆われていない半導体層２部分を薄肉にしてチャネル領域９を形成すると共に、そのチャネル領域９の上方に厚肉のポリシリコン酸化膜２３を形成する。これにより形成されたポリシリコン酸化膜２３は、厚みが１６００オングストローム、残ったシリコン酸化膜２１は厚みが２００オングストロームである。この酸化のとき、シリコン窒化膜２２は酸化を抑止するので、半導体層２のシリコン窒化膜２２で覆われていない部分のみ酸化されていき、薄肉のチャネル領域９を形成できる。
【００２４】次いで、図２（ｄ）に示すようにシリコン窒化膜２２のみを、例えば熱リン酸により除去したあと、チャネル領域９の上に形成した上記ポリシリコン酸化膜２３をマスクとして、例えばリン（Ｐ＋）を半導体層２にイオン注入する。・・・半導体層２のイオン注入された部分がソース領域１０ａとドレイン領域１０ｂとなる。
【００２５】次いで、図２（ｅ）に示すように、ポリシリコン酸化膜２３を有するシリコン酸化膜２１をエッチング等にて除去した後、基板１の上に、例えばＳｉＯ２からなるゲート絶縁膜３を、ＣＶＤ法により１０００オングストロームの厚みに形成し、そのゲート絶縁膜３の上であって、チャネル領域９が形成された上方部分に、前記ソース領域１０ａとドレイン領域１０ｂそれぞれの一部の上方を覆って、リン（Ｐ）をドープしたポリシリコンからなるゲート電極４を、例えば４５００オングストローム程度形成する。続いて、このゲート電極４をマスクとして、前記半導体層２にリン（Ｐ＋）をイオン注入する。・・・この注入により、ソース領域１０ａとドレイン領域１０ｂそれぞれの外側部分に高濃度不純物領域１２ａ、１２ｂが形成され、前記ゲート電極４で覆われた部分が低濃度不純物領域１１ａ、１１ｂとして残る。更に、両低濃度不純物領域１１ａ、１１ｂで挟まれた部分が、チャネル領域９として残る。このとき、ゲート電極４の下方には、両低濃度不純物領域１１ａ、１１ｂと、チャネル領域９とが存在する。　」（第３頁第４欄第１６行〜第４頁第６欄第８行）
　
ウ．原査定の拒絶理由に引用された刊行物３（特開平４−３４４６１８号公報）には、図１と共に以下の点が記載されている。
「【００１１】
【実施例】図１は、本発明の一実施例を示す液晶駆動用トランジスタの断面図である。図１から明らかなように、本実施例の液晶駆動用トランジスタは、第１のＬＤＤトランジスタ１と、第２のＬＤＤトランジスタ２とを直列に２個接続した構成となっている。
【００１２】また、本実施例においては、２つのＬＤＤトランジスタ１，２を直列に接続するに際し、各ＬＤＤトランジスタ１，２間の距離が短くなるように工夫している。すなわち、第１のＬＤＤトランジスタ１は、ゲート絶縁膜４を介して第１のＰ型領域３上にゲート電極５を設けるとともに、上記第１のＰ型領域３との間に第１のＬＤＤ領域６を挟んでＮ型の高濃度領域を設け、第１のトランジスタの一方のソース・ドレイン電極９を形成することにより構成している。
【００１３】また、第２のＬＤＤトランジスタ２は、ゲート絶縁膜７を介して第２のＰ型領域８上にゲート電極１０を設けるとともに、上記第２のＰ型領域８との間に第２のＬＤＤ領域１１を挟んでＮ型の高濃度領域を設けてその一方のソース・ドレイン電極１２を形成することにより構成されている。そして、上記第１のＰ型領域３と第２のＰ型領域８との間を、Ｎ型の低濃度ドレイン領域１３を介して接続することにより、第１のＬＤＤトランジスタ１および第２のＬＤＤトランジスタ２を直列に接続している。なお、各部はＳｉＯ２よりなる絶縁膜にて絶縁されている。」（第３頁第３欄第１２行〜第３頁第４欄第９行）
　
エ．原査定の拒絶理由に引用された刊行物４（特開平４−２８６３３５号公報）には、図１、図２、図３、図４と共に以下の点が記載されている。
「【００１３】絶縁性非晶質材料上に、非単結晶半導体薄膜を成膜する。・・・本発明は、石英基板を用い、前記非単結晶半導体薄膜としてＳｉ薄膜を用いた場合を実施例として説明する。プラズマＣＶＤ装置を用い、図１（ａ）に示すように石英基板１−１上に、シランガス（ＳｉＨ４）と不純物ガスの混合ガスを、１３．５６ＭＨｚの高周波グロー放電により分解させて不純物添加非晶質シリコン薄膜１−２を堆積させる。膜厚は、１０００Å〜１μｍ程度、２０００Åから５０００Åが最適である。膜中の不純物濃度は１×１０１９〜１×１０２１ｃｍ−３程度となるようにする。・・・
【００１５】次に、前記不純物未添加シリコン薄膜を固相成長させて、固相成長不純物添加シリコン薄膜を形成する。・・・
【００１６】その後、フォトリソグラフィ法によって前記固相成長不純物添加シリコン薄膜をパターニングして、固相成長不純物添加シリコン島１−３と１−４を形成する。・・・該固相成長不純物添加シリコン島１−３及び１−４は薄膜トランジスタのソース領域及びドレイン領域となる。前記不純物添加シリコン島１−３と１−４を形成してから固相成長させててもよい。
【００１７】次に図１（ｃ）に示すように、不純物未添加シリコン薄膜１−５を積層する。・・・
【００１８】続いて前記不純物未添加シリコン薄膜１−５を固相成長させ図１（ｄ）に示すよう再結晶化未添加シリコン薄膜１−６（以後、ｉ−シリコン薄膜と略す）を形成する。・・・
【００１９】次に図１（ｆ）に示されているように、ゲート酸化膜１−８を形成する。・・・ゲート酸化工程中に、前記固相成長不純物添加シリコン薄膜１−３と１−４中の不純物が前記ｉ−シリコン薄膜１−６中にわずかに拡散して、ソース領域１−９、及びドレイン領域１−１０が形成される。
【００２０】次に図２（ａ）に示されるように、ゲート電極材料１−１１を成膜する。・・・
【００２１】次に、図２（ｂ）に示されるように、フォトリソグラフィ法によりゲート電極１−１２形成する。・・・
【００２２】続いて、図２（ｃ）に示されるように、不純物イオンをイオン注入しオフセット領域１−１３を形成する。・・・該オフセット領域１−１２および１−１３のイオンドーズ量は前記ソース領域及びドレイン領域のドーズ量よりも少なくする。具体的には１×１０１２〜１×１０１５ｃｍ−２程度が適している。
【００２３】続いて図３（ａ）に示されるように、層間絶縁膜１−１５を積層する。・・・
【００２５】次に図３（ｂ）に示すように、前記層間絶縁膜及びゲ−ト絶縁膜にコンタクトホールを形成し、前記ソース領域１−９とドレイン領域１−１０とのコンタクトをとるコンタクト電極を形成しソース電極１−１６およびドレイン電極１−１７とする。該ソース電極及びドレイン電極は、アルミニュウムなどの金属材料で形成する。この様にして薄膜トランジスタが形成される。同図に示されるようにデュアルゲートを有するＭＯＳ型薄膜トランジスタとなる。」（第３頁第３欄第２８行〜第５頁第７欄第４２行）
　
オ．原査定の拒絶理由に周知の技術を示すものとして引用された刊行物５（特開昭６１−２５２６６７号公報）は、薄膜トランジスタ及びその製造方法に関するものであって、薄膜トランジスタの製造方法については図３と共に以下の点が記載されている。
「第３図に従って、第１図（ａ）の詳細な製造方法を説明する。
第３図（ａ）で、透明絶縁基板１００に、ソース領域、ドレイン領域の一部分となる位置に１層目の多結晶シリコン層１０１を形成、所定のパターンに加工する。第３図（ｂ）で、チャンネル領域が形成される２層目の多結晶シリコン層１０２を形成、所定のパターンに加工する。
第３図（ｃ）で、熱酸化工程により、ゲート酸化膜１０３を形成後、Ｎ型（Ｐ型）の不純物を有する多結晶シリコンによりゲート電極１０４を形成する。しかる後に、該ゲート電極をマスクとして、イオン注入法により、Ｎ型（Ｐ型）の不純物を注入することにより、ソース領域、ドレイン領域１０７を形成する。この時、チャンネルの形成される半導体層の膜厚を６００Å以下にする。」（第３頁左下欄第１０行〜右下欄第５行）
　また、第３図（ｅ）には、上記第３図（ａ）〜（ｃ）の製造工程を経て形成される薄膜トランジスタの最終工程を表す断面図であって、透明絶縁基板１００上の多結晶シリコン層１０１，１０２内にソース領域、ドレイン領域１０７、チャネル領域を有し、前記チャネル領域上にはゲート酸化膜１０３を介してゲート電極１０４を有し、前記ソース領域及び前記ドレイン領域の少なくとも一方はＮ型（Ｐ型）の不純物を注入した領域を有する薄膜トランジスタが記載されている。
　以上まとめると、刊行物５には、「透明絶縁基板上の１層目及び２層目の多結晶シリコン層内にソース領域、ドレイン領域、チャネル領域を有し、前記チャネル領域上にはゲート酸化膜を介してゲート電極を有し、前記ソース領域及び前記ドレイン領域の少なくとも一方はＮ型（Ｐ型）の不純物を注入した領域を有する薄膜トランジスタの製造方法において、前記ソース領域または前記ドレイン領域に対応させてパターニングした１層目の多結晶シリコン層を形成し、前記ソース領域または前記ドレイン領域と前記チャネル領域とに対応し、且つ前記１層目の多結晶シリコン層を覆った２層目の多結晶シリコン層を形成し、前記１層目の多結晶シリコン層の全部の領域及び一部の領域の前記２層目の多結晶シリコン層をＮ型（Ｐ型）の不純物を注入した領域と成すようにドーピングし、このドーピングによって薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法」が記載されているものと認められる。
　
カ．原査定の拒絶理由に周知の技術を示すものとして引用された刊行物６（特開平２−５５７２号公報）には、図２と共に以下の点が記載されている。
「以上のような構造の半導体装置の製造方法について、以下に第２図に従い説明する。第２図（ａ）で示しているように、膜厚２０００Åのｐｏｌｙ−ＳｉをＬＰＣＶＤにより石英基板上に堆積しコンタクト領域のみ残るようにパターニングする。次に（ｂ）に示すようにチャネル領域を形成するためのｐｏｌｙ−Ｓｉ３をＬＰＣＶＤで全面に堆積して、さらに、トランジスタ領域だけｐｏｌｙ−Ｓｉ層が残るようなパターン形成を行う。次に、通常のプロセスでゲート酸化膜４、ゲート電極ｐｏｌｙ−Ｓｉ６を形成し、（ｃ）に示すようにセルフアラインでＰ＋をイオン注入し、ｎ型領域を形成する。」（第２頁右上欄第１４行〜左下欄第５行）
　
４．本願発明と刊行物記載の発明との対比・判断
４．１　本願発明１について
　刊行物５に記載の発明と本願発明１を対比すると、刊行物５に記載された「透明絶縁基板」、「１層目及び２層目の多結晶シリコン層」、「ゲート酸化膜」、「Ｎ型（Ｐ型）の不純物を注入した領域」、「１層目の多結晶シリコン層」、「２層目の多結晶シリコン層」、はそれぞれ本願発明１の「絶縁性基板」、「薄膜シリコン領域」、「ゲート絶縁膜」、「高濃度不純物領域」、「第一シリコン層」、「第二シリコン層」に相当している。
　したがって、刊行物５に記載の発明と本願発明１とは「絶縁性基板上の薄膜シリコン領域内にソース領域、ドレイン領域、チャネル領域を有し、前記チャネル領域上にはゲート絶縁膜を介してゲート電極を有し、前記ソース領域及び前記ドレイン領域の少なくとも一方は高濃度不純物領域を有する薄膜トランジスタの製造方法において、前記ソース領域または前記ドレイン領域に対応させてパターニングした第一シリコン層を形成し、前記ソース領域または前記ドレイン領域と前記チャネル領域とに対応し、且つ前記第一シリコン層を覆った第二シリコン層を形成し、前記第一シリコン層及び一部の領域の前記第二シリコン層を高濃度不純物領域と成すようにドーピングし、このドーピングによって薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法」の点で一致しているが、本願発明１は
１）ソース領域及びドレイン領域の少なくとも一方は高濃度不純物領域のみでなく低濃度不純物領域も有している点（以下、相違点１という。）、
２）第一シリコン層の全部の領域ではなく一部の領域のみを高濃度不純物層と成すようにドーピングする点（以下、相違点２という。）、
３）高濃度不純物層を成すようにドーピングするのみでなく、前記一部の領域以外の第一シリコン層及び前記一部の領域以外の第二シリコン層を低濃度不純物領域と成すようなドーピングもする点（以下、相違点３という。）、及び、
４）この両ドーピングによって、前記低濃度不純物領域は少なくとも前記チャネル領域とほぼ同じ厚さの薄膜からなる第一の領域と、前記高濃度不純物領域とほぼ同じ厚さの薄膜からなり、前記第一の領域より厚い第二の領域とを有する薄膜トランジスタを製造する点（以下、相違点４という。）、
で刊行物５に記載の発明と相違している。
　
　まず、上記相違点４について検討する。
　刊行物１の上記引用した箇所に記載の発明においては、本願発明１の低濃度不純物領域に相当するものは低濃度不純物領域１１ａ、１１ｂであり、本願発明１の高濃度不純物領域に相当するものはソース領域１０ａ及びドレイン領域１０ｂである。そして、上記低濃度不純物領域１１ａ、１１ｂはチャネル領域９とほぼ同じ厚さの薄膜からなる領域を有しており、上記ソース領域１０ａ及びドレイン領域１０ｂは上記チャネル領域９よりも厚くなっているが、上記低濃度不純物領域１１ａ、１１ｂが上記ソース領域１０ａ及びドレイン領域１０ｂとほぼ同じ厚さの薄膜からなる第二の領域を有する点については記載も示唆もされていない。
　刊行物２の上記引用した箇所に記載の発明においては、本願発明１の低濃度不純物領域に相当するものは低濃度不純物領域１１ａ、１１ｂであり、本願発明１の高濃度不純物領域に相当するものは高濃度不純物領域１２ａ、１２ｂである。そして、上記低濃度不純物領域１１ａ、１１ｂは上記高濃度不純物領域１２ａ、１２ｂとほぼ同じ厚さの薄膜からなる領域を有しており、上記高濃度不純物領域１２ａ、１２ｂはチャネル領域９よりも厚くなっているが、上記低濃度不純物領域１１ａ、１１ｂが上記チャネル領域９とほぼ同じ厚さの薄膜からなる第一の領域を有する点については記載も示唆もされていない。
　刊行物３の上記引用した箇所に記載の発明においては、本願発明１の低濃度不純物領域に相当するものは第１のＬＤＤ領域６及び第２のＬＤＤ領域１１であり、本願発明１の高濃度不純物領域に相当するものはソース・ドレイン電極９、１２であり、本願発明１のチャネル領域に相当するものは第１のＰ型領域３及び第２のＰ型領域８である。そして、上記第１のＬＤＤ領域６及び第２のＬＤＤ領域１１は上記第１のＰ型領域３及び第２のＰ型領域８とほぼ同じ厚さの薄膜からなる領域と上記ソース・ドレイン電極９、１２とほぼ同じ厚さの薄膜からなる領域を有しているが、上記ソース・ドレイン電極９、１２とほぼ同じ厚さの上記第１のＬＤＤ領域６及び第２のＬＤＤ領域１１の領域を上記第１のＰ型領域３及び第２のＰ型領域８よりも厚くする点については記載も示唆もされていない。
　刊行物４の上記引用した箇所に記載の発明においては、本願発明１の低濃度不純物領域に相当するものはオフセット領域１−１３であり、本願発明１の高濃度不純物領域に相当するものはソース領域１−９及びドレイン領域１−１０であり、本願発明１のチャネル領域に相当するものはゲート電極１−１２の下方にあるｉ−シリコン薄膜１−６の領域である。そして、上記オフセット領域１−１３は上記チャネル領域に相当する領域とほぼ同じ厚さの薄膜からなる領域を有しているが、上記ソース領域１−９及びドレイン領域１−１０とほぼ同じ厚さの薄膜からなり上記チャネル領域に相当する領域よりも厚い第二の領域を有する点については記載も示唆もされていない。
　刊行物５及び刊行物６に記載の発明においては、本願発明１の低濃度不純物領域に相当する領域を有していない。
　以上のように、本願発明１の構成要件である「前記低濃度不純物領域は少なくとも前記チャネル領域とほぼ同じ厚さの薄膜からなる第一の領域と、前記高濃度不純物領域とほぼ同じ厚さの薄膜からなり、前記第一の領域より厚い第二の領域とを有する薄膜トランジスタを製造する」点については、上記刊行物１〜６のいずれにも記載も示唆もされていない。
　また、本願発明１は、上記の構成要件によって、「チャネル領域とドレイン領域の接する面積を充分小さくしながら、低濃度ｎ−領域抵抗を小さくすることができ、従来より高いＯＮ／ＯＦＦ比を有する薄膜トランジスタを構成することができる」（段落【００２１】）という明細書記載の効果を奏するものである。
　したがって、相違点１〜３について検討するまでもなく、たとえ当業者といえども本願発明１は上記刊行物１〜６記載の発明に基づいて容易に発明をすることができたものとはいえない。
　
４．２　本願発明２〜本願発明５について
  本願発明２〜本願発明５は、本願発明１を引用してさらにその構成要件を限定したものであるから、上記限定の内容について刊行物１〜６に記載の発明と更なる対比・判断をするまでもなく、上記刊行物１〜６記載の発明に基づいて当業者が容易に発明をすることができたものとはいえない。
　
４．３　本願発明６について
　本願発明６は、本願発明１と同様の製造法により製造される薄膜トランジスタを複数備えた液晶表示装置の製造法であって、本願発明１の構成要件である「この両ドーピングによって、前記低濃度不純物領域は少なくとも前記チャネル領域とほぼ同じ厚さの薄膜からなる第一の領域と、前記高濃度不純物領域とほぼ同じ厚さの薄膜からなり、前記第一の領域より厚い第二の領域とを有する」点を本願発明６の構成要件としているものである。そして、本願発明６の上記構成要件については、本願発明１について検討したように、上記刊行物１〜６のいずれにも記載も示唆もされていない。
　したがって、たとえ当業者といえども本願発明６は上記刊行物１〜６記載の発明に基づいて容易に発明をすることができたものとはいえない。
　
５．結び
　ゆえに、本願発明１〜本願発明６については、原査定の拒絶理由によって拒絶すべきものとすることはできない。
　また、他に本願発明１〜本願発明６を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。