【手続補正書】
【提出日】平成18年6月30日(2006.6.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】薄膜トランジスタの作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極、又はソース電極及びドレイン電極となる導電体の被形成平坦面にプラズマ処理による撥液処理を行い、
前記撥液処理を行った領域に、レーザ光を照射することにより、選択的に親液処理を行い、
前記導電体材料が混入された組成物を滴下することにより、前記親液処理を行った領域に導電体を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項２】
ゲート電極、又はソース電極及びドレイン電極となる導電体の被形成平坦面に、プラズマ処理を行って撥液性領域を形成し、
前記撥液性領域に、レーザ光を照射することにより、選択的に親液性領域を形成し、
前記導電体材料が混入された組成物を滴下することにより、前記親液性領域に導電体を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項３】
ゲート電極の被形成平坦面にプラズマ処理を行って第１の撥液性領域を形成し、
前記第１の撥液性領域に、レーザ光を照射することにより、選択的に第１の親液性領域を形成し、
前記ゲート電極となる導電体材料が混入された組成物を滴下することにより、前記第１の親液性領域にゲート電極を形成し、
ソース電極及びドレイン電極の被形成面にプラズマ処理を行って第２の撥液性領域を形成し、
前記第２の撥液性領域に、レーザ光を照射することにより、選択的に第２の親液性領域を形成し、
前記ソース電極及びドレイン電極となる導電体材料が混入された組成物を滴下することにより、前記第２の親液性領域にソース電極及びドレイン電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項４】
平坦な基板にプラズマ処理を行って第１の撥液性領域を形成し、
前記第１の撥液性領域に、レーザ光を照射することにより、選択的に第１の親液性領域を形成し、
前記ゲート電極となる導電体材料が混入された組成物を滴下することにより、前記基板の前記第１の親液性領域にゲート電極を形成し、
前記ゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート電極上に半導体膜を形成し、
前記半導体膜上に一導電型を有する半導体膜を形成し、
前記一導電型を有する半導体膜及び前記ゲート絶縁膜にプラズマ処理を行って第２の撥液性領域を形成し、
前記第２の撥液性領域に、レーザ光を照射することにより、選択的に第２の親液性領域を形成し、
前記ソース電極及びドレイン電極となる導電体材料が混入された組成物を滴下することにより、前記一導電型を有する半導体膜及び前記ゲート絶縁膜の前記第２の親液性領域にソース電極及びドレイン電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項５】
ソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上に半導体膜を形成し、
前記半導体膜上方のゲート電極被形成面にプラズマ処理を行って撥液性領域を形成し、
前記撥液性領域に、レーザ光を照射することにより、選択的に親液性領域を形成し、
前記ゲート電極となる導電体材料が混入された組成物を滴下することにより、前記ゲート電極の被形成面の前記親液性領域にゲート電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項６】
ソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上に半導体膜を形成し、
前記半導体膜にプラズマ処理を行って第１の撥液性領域を形成し、
前記第１の撥液性領域に、レーザ光を照射することにより、選択的に第１の親液性領域を形成し、
マスク材料が混入された組成物を滴下することにより、前記半導体膜の前記第１の親液性領域にマスクを形成し、
前記マスクを用いて半導体膜をパターニングし、
前記半導体膜を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜にプラズマ処理を行って第２の撥液性領域を形成し、
前記第２の撥液性領域に、レーザ光を照射することにより、選択的に第２の親液性領域を形成し、
ゲート電極となる導電体材料が混入された組成物を滴下することにより、前記ゲート絶縁膜の前記第２の親液性領域にゲート電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項７】
平坦な下地膜にプラズマ処理を行って第１の撥液性領域を形成し、
前記第１の撥液性領域に、レーザ光を照射することにより、選択的に第１の親液性領域を形成し、
ソース電極及びドレイン電極となる導電体材料が混入された組成物を滴下することにより、前記下地膜の前記第１の親液性領域にソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極上に半導体膜を形成し、
前記半導体膜にプラズマ処理を行って第２の撥液性領域を形成し、
前記第２の撥液性領域に、レーザ光を照射することにより、選択的に第２の親液性領域を形成し、
マスク材料が混入された組成物を滴下することにより、前記半導体膜の前記第２の親液性領域にマスクを形成し、
前記マスクを用いて半導体膜をパターニングし、
前記半導体膜を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜にプラズマ処理を行って第３の撥液性領域を形成し、
前記第３の撥液性領域に、レーザ光を照射することにより、選択的に第３の親液性領域を形成し、
ゲート電極となる導電体材料が混入された組成物を滴下することにより、前記ゲート絶縁膜の前記第３の親液性領域にゲート電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項８】
請求項２乃至７のいずれか一において、
前記プラズマ処理を行って被処理面にＣＦ２結合を形成することにより、前記撥液性領域を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項９】
フッ素を有する膜により撥液性領域を形成し、
前記撥液性領域に、レーザ光を照射することにより、選択的に親液領域を形成し、
ゲート電極、又はソース電極及びドレイン電極となる導電体材料が混入された組成物を滴下することにより、前記親液性領域にゲート電極、又はソース電極及びドレイン電極を形成し、
前記ゲート電極、又はソース電極及びドレイン電極を焼成するために加熱処理を行って、前記フッ素を有する膜を除去する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
第１のフッ素を有する膜により第１の撥液性領域を形成し、
前記第１の撥液性領域に、レーザ光を照射することにより、選択的に親液性領域を形成し、
ゲート電極となる導電体材料が混入された組成物を滴下することにより、前記親液性領域にゲート電極を形成し、
前記ゲート電極を焼成するために加熱処理を行って、前記第１のフッ素を有する膜を除去し、
前記ゲート電極上の第２のフッ素を有する膜により第２の撥液性領域を形成し、
前記第２の撥液性領域に、レーザ光を照射することにより、選択的に第２の親液性領域を形成し、
ソース電極及びドレイン電極となる導電体材料が混入された組成物を滴下することにより、前記ゲート電極上の前記第２の親液性領域にソース電極及びドレイン電極を形成し、
前記ソース電極及びドレイン電極を焼成するために加熱処理を行って、前記第２のフッ素を有する膜を除去する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項９又は１０において、
前記フッ素を有する膜として、テフロン又はシランカップリング剤を有する膜を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項１乃至１１のいずれか一において、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜に開口部を形成し、
前記開口部が形成された層間絶縁膜にプラズマ処理を行って、前記開口部及び前記層間絶縁膜の表面に撥液性領域を形成し、
前記撥液性領域における前記開口部に、レーザ光を照射することにより、選択的に親液性領域を形成し、
配線となる導電体材料が混入された組成物を滴下することにより、前記開口部を介して前記薄膜トランジスタのソース電極又はドレイン電極と接続する配線を形成する
ことを特徴とする薄膜トランジスタの作製方法。
【請求項１３】
請求項１乃至１２のいずれか一において、
インクジェット法を用いて前記組成物を滴下することを特徴とする薄膜トランジスタの作製方法。