【手続補正書】
【提出日】平成18年6月7日(2006.6.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１および第２の電界効果型トランジスタと、
前記第１の電界効果型トランジスタの第１の電極に接続された第１のプラグ層と、
前記第２の電界効果型トランジスタの第２の電極に接続された第２のプラグ層と、
前記第１および第２の電極上に形成され、前記第１および第２の電極に延在する蓄積膜と、
前記蓄積膜上に形成され、前記第１および第２の電極に延在する導電膜と、
前記導電膜に接続されたコンタクト層と、を有し、
前記蓄積膜は、加熱処理により変化する抵抗値を有する材料を含むことを特徴とする半導体集積回路装置。
【請求項２】
請求項１に記載の半導体集積回路装置において、
前記第１および第２のプラグ層は、接続孔に導電材料が充填されることにより形成され、前記接続孔は、前記第１および第２の電界効果型トランジスタ上に形成された絶縁膜内に形成されていることを特徴とする半導体集積回路装置。
【請求項３】
請求項１に記載の半導体集積回路装置において、
前記第１および第２の電界効果型トランジスタに共通に接続され、前記第１および第２の電界効果型トランジスタと前記蓄積膜との間に形成されたビット線を、更に有することを特徴とする半導体集積回路装置。
【請求項４】
請求項３に記載の半導体集積回路装置において、
前記ビット線と前記第１の電界効果型トランジスタとの間に接続された第３のプラグ層を有し、
第１のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域のいずれか一方の上に形成された第１の部分と、前記第１の部分および前記蓄積膜との間に形成された第２の部分とを有し、前記第３のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域の他方に接続され、
前記第１の部分と前記第３のプラグの高さが同じであることを特徴とする半導体集積回路装置。
【請求項５】
請求項３に記載の半導体集積回路装置において、
前記ビット線と前記第１の電界効果型トランジスタとの間に接続された第３のプラグ層を有し、
第１のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレインのいずれか一方の上に形成された第１の部分と、前記第１の部分および前記蓄積膜との間に形成された第２の部分とを有し、前記第３のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域の他方に接続され、
前記第１の部分と前記第３のプラグと同時に形成されることを特徴とする半導体集積回路装置。
【請求項６】
請求項１に記載の半導体集積回路装置において、
前記第１のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域のいずれか一方の上に形成された第１の部分と、前記第１の部分および前記蓄積膜との間に形成された第２の部分とを有し、前記第３のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域の他方に接続されることを特徴とする半導体集積回路装置。
【請求項７】
請求項６に記載の半導体集積回路装置において、
前記第２の部分が前記第１の部分よりその断面積が小さいことを特徴とする半導体集積回路装置。
【請求項８】
請求項６に記載の半導体集積回路装置において、
前記第２の部分が前記接続孔の内側壁に沿って堆積された絶縁膜内に形成されていることを特徴とする半導体集積回路装置。
【請求項９】
請求項６に記載の半導体集積回路装置において、
前記第２の部分は、第１の抵抗値を有する第１の導電層と、前記第１の抵抗値より高い抵抗値を有する第２の導電層とを含み、前記第２の導電層は前記蓄積膜に接続されていることを特徴とする半導体集積回路装置。
【請求項１０】
請求項６に記載の半導体集積回路装置において、
前記蓄積膜に接続された前記第２の部分の一領域に、TiN,TiAlNおよびPolySiからなる群から選択されたいずれかの材料が用いられることを特徴とする半導体集積回路装置。
【請求項１１】
請求項６に記載の半導体集積回路装置において、
前記蓄積膜に接続された前記第２の部分の一領域に、モリブデン材料が用いられることを特徴とする半導体集積回路装置。
【請求項１２】
第１および第２の電界効果型トランジスタと、
前記第１の電界効果型トランジスタの第１の電極に接続された第１のプラグ層と、
前記第２の電界効果型トランジスタの第２の電極に接続された第２のプラグ層と、
前記第１の電極上に形成された前記第１の蓄積膜と、
前記第１の蓄積膜から隔離された前記第２の電極上に形成された第２の蓄積膜と、
前記第１および第２の蓄積膜上に形成され、前記第１および第２の電極に延在する導電膜と、
前記導電膜に接続されたコンタクト層と、を有し、
前記第１および第２の蓄積膜は、加熱処理により変化する抵抗値を有する材料を含むことを特徴とする半導体集積回路装置。
【請求項１３】
請求項１２に記載の半導体集積回路装置において、
前記第１および第２のプラグ層は、接続孔に導電材料が充填されることにより形成され、前記接続孔は、前記第１および第２の電界効果型トランジスタ上に形成された絶縁膜内に形成されていることを特徴とする半導体集積回路装置。
【請求項１４】
請求項１２に記載の半導体集積回路装置において、
前記第１および第２の電界効果型トランジスタとに共通に接続され、前記第１および第２の電界効果型トランジスタと前記蓄積膜との間に形成されたビット線を、更に有することを特徴とする半導体集積回路装置。
【請求項１５】
請求項１４に記載の半導体集積回路装置において、
前記ビット線と前記第１の電界効果型トランジスタとの間に接続された第３のプラグ層を有し、
第１のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域のいずれか一方の上に形成された第１の部分と、前記第１の部分および前記蓄積膜との間に形成された第２の部分とを有し、前記第３のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域の他方に接続され、
前記第１の部分と前記第３のプラグの高さが同じであることを特徴とする半導体集積回路装置。
【請求項１６】
請求項１４に記載の半導体集積回路装置において、
前記ビット線と前記第１の電界効果型トランジスタとの間に接続された第３のプラグ層を有し、
第１のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域のいずれか一方の上に形成された第１の部分と、前記第１の部分および前記蓄積膜との間に形成された第２の部分とを有し、前記第３のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域の他方に接続され、
前記第１の部分と前記第３のプラグが同時に形成されることを特徴とする半導体集積回路装置。
【請求項１７】
請求項１２に記載の半導体集積回路装置において、
前記第１のプラグ層は、前記第１の電界効果型トランジスタのソースまたはドレイン領域のいずれか一方の上に形成された第１の部分と、前記第１の部分および前記蓄積膜との間に形成された第２の部分とを有することを特徴とする半導体集積回路装置。
【請求項１８】
請求項１７に記載の半導体集積回路装置において、
前記第２の部分が前記第１の部分よりその断面積が小さいことを特徴とする半導体集積回路装置。
【請求項１９】
請求項１７に記載の半導体集積回路装置において、
前記第２の部分が前記接続孔の内側壁に沿って堆積された絶縁膜内に形成されていることを特徴とする半導体集積回路装置。
【請求項２０】
請求項１７に記載の半導体集積回路装置において、
前記第２の部分は、第１の抵抗値を有する第１の導電層と、前記第１の抵抗値より高い抵抗値を有する第２の導電層とを含み、前記第２の導電層は前記蓄積膜に接続されていることを特徴とする半導体集積回路装置。
【請求項２１】
請求項１７に記載の半導体集積回路装置において、
前記蓄積膜に接続された前記第２の部分の一領域に、TiN,TiAlNおよびPolySiからなる群から選択されたいずれかの材料が用いられることを特徴とする半導体集積回路装置。
【請求項２２】
請求項１７に記載の半導体集積回路装置において、
前記蓄積膜に接続された前記第２の部分の一領域に、モリブデン材料が用いられることを特徴とする半導体集積回路装置。