【事件の表示】
　平成　８年特許願第　１４０７５号「ＰＬＬ周波数シンセサイザ」拒絶査定に対する審判事件〔平成　９年　８月１５日出願公開、特開平　９−２１４３３８、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯、本願発明
　本願は、平成８年１月３０日の出願であって、その請求項１ないし３に係る発明は、平成１０年１０月２６日付け及び平成１１年１２月１６日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし請求項３に記載された次のとおりのものと認める。
「【請求項１】　制御電圧の電圧値に応答して発振周波数が制御される発振信号を発生する電圧制御発振器と、前記発振信号を分周し分周信号を生成する可変分周器と、基準周波数の基準信号を発生する基準信号発生器と、前記分周信号と前記基準信号との位相の比較を行い位相誤差信号を出力する周波数位相比較器と、前記位相誤差信号の供給に応答してこの位相誤差信号の極性および大きさに対応する直流電圧であるチャージポンプ信号を発生するチャージポンプ回路と、前記チャージポンプ信号を平滑化および積分して前記制御電圧を生成するループフィルタとを備えるＰＬＬ周波数シンセサイザにおいて、
　前記位相誤差信号の供給に応答してこの位相誤差信号の誤差量に比例する直流電圧である利得制御信号を生成するＰＬＬ状態検出回路を備え、
　前記チャージポンプ回路が、前記利得制御信号の供給に応答して前記チャージポンプ信号電圧を直線的に変化させる利得制御回路を備えることを特徴とするＰＬＬ周波数シンセサイザ。
　　【請求項２】　前記位相誤差信号が、前記周波数位相比較器で位相比較した結果の位相誤差の第１，第２の極性にそれぞれ対応する第１，第２の誤差信号から成りこれら第１，第２の誤差信号は前記誤差信号の誤差量に比例するパルス幅を有し、
　前記ＰＬＬ状態検出回路が、前記第１，第２の誤差信号の否定論理積を取り否定論理積信号を生成するＮＡＮＤ回路と、
　前記否定論理積信号を積分し前記利得制御信号を生成する積分回路とを備え、　前記チャージポンプ回路が、前記第１，第２の誤差信号の各々の供給に応答してチャージまたはデイスチャージ電流を発生する主チャージポンプ回路と、
　前記利得制御信号の制御に応答して可変するチャージ電流またはディスチャージ電流をそれぞれ前記主チャージポンプ回路に供給する前記利得制御回路であるチャージ駆動回路およびディスチャージ駆動回路とを備えることを特徴とする請求項１記載のＰＬＬ周波数シンセサイザ。
　　【請求項３】　前記主チャージポンプ回路が、ゲートに前記第１の誤差信号の供給を受けドレインを出力端子に接続した第１の導電型の第１のＭＯＳトランジスタと、ゲートに前記第２の誤差信号の反転信号の供給を受けドレインを前記出力端子接続した第２の導電型の第２のＭＯＳトランジスタとを備え、
　前記チャージ駆動回路が、ソースを電源に接続しゲートとドレインとを共通接続して一端を接地した抵抗の他端に接続した第１の導電型の第３のＭＯＳトランジスタと、ソースを電源にゲートを前記第３のＭＯＳトランジスタのゲートにそれぞれ接続した第１の導電型の第４のＭＯＳトランジスタと、ソースを電源にゲートを前記第４のＭＯＳトランジスタのゲートにドレインを前記第１のＭＯＳトランジスタ４のソースにそれぞれ接続した第１の導電型の第５のＭＯＳトランジスタととを備え、
　前記ディスチャージ駆動回路が、ゲートに前記利得制御信号の供給を受けソースを接地しドレインを前記抵抗の他端と接続した第２の導電型の第６のＭＯＳトランジスタと、ドレインとゲートを共通接続して前記第４のＭＯＳトランジスタのドレインにソースを接地にそれぞれ接続した第２の導電型の第７のＭＯＳトランジスタと、ゲートを前記第７のＭＯＳトランジスタのゲートにソースを接地にドレインを前記第２のＭＯＳトランジスタソースにそれぞれ接続した第２の導電型の第８のＭＯＳトランジスタとを備えることを特徴とする請求項２記載のＰＬＬ周波数シンセサイザ。」
　
２．引用例
　これに対して、原査定の拒絶の理由に引用された、引用例１及び引用例２にはそれぞれ以下の事項が記載されている。
　引用例１（特開昭６３−９０２１５号公報）
・「ディジタル型の位相比較器と、前記位相比較器の出力により駆動されるチャージポンプと、前記チャージポンプの出力によりローパスフィルタを介して制御される電圧制御発振器とを備えたフェーズロックドループ回路に用いられ、前記位相比較器の位相ロック信号を積分する積分器と、前記積分器の出力により電流値が制御される一対の定電流源を備え、前記チャージポンプの駆動電流をロックの状態に対応させて連続可変に制御するようにした連続可変モードＰＬＬ回路。」（特許請求の範囲）
・「従来の２モードＰＬＬ回路では、モードにより、スイッチでフィルタの伝達関数を変化させるため、上記回路をＩＣ化する際にスイッチを外付けする必要があり、回路を小型化しにくい欠点があった。また、スイッチが、電圧制御発振器に擾乱を与えやすい欠点があった。」（第２頁右上欄第１２〜１７行）
・「位相比較器３の位相遅れ、進みの２つの出力（ａ）、（ｂ）は電流可変チャージポンプ１１に入力され、また電流可変チャージポンプ１１の出力はフィルタ12を経て電圧制御発振器６に入力されている。」（第２頁右上欄第１〜５行）
・「電流可変チャージポンプ１１を制御するための一対の制御信号（ｅ）及び（ｄ）は、位相比較器３の位相ロック信号１０をバッファアンプ１４、積分器１５、極性変換部１６の直列接続より成るモード制御発生信号回路１３の出力として得られるようになっている。なお、積分器１５としては簡単な抵抗とコンデンサの接続としても良く、或いはより複雑な構成とすることもできる。また極性変換部１６は積分器１５の出力をそのまま或いはインバータ１６ａにより反転して、逆相の出力を得て、それぞれ出力（ｄ）或いは（ｅ）として取り出せば良い。」（第２頁右下欄第８〜１９行）
・「位相比較器３の位相ロック信号１０は、ＰＬＬ回路のロック状態によりパルス巾が変化するパルス信号として得られる。」（第２頁左上欄第１〜４行）
　引用例２（特開平５−２７６０３１号公報）
・「制御電圧により発振周波数が制御される電圧制御発振器と、分周比設定信号により分周比が設定され前記電圧制御発振器の出力周波数を基準信号の周波数とほぼ等しくなるように分周するプログラマブルデバイダと、前記プログラマブルデバイダの出力周波数の位相と前記基準信号の周波数の位相とを比較する位相比較器とを有する位相ロックループを備える周波数シンセサイザにおいて、
　前記位相比較器の出力を入力し前記位相ロックループの過渡状態が終了した定常状態であることを検出するループ状態検出回路と、
　前記ループ状態検出回路の出力により前記位相比較器の出力を前記制御電圧に変換する変換利得を可変するチャージポンプ回路とを備えることを特徴とする周波数シンセサイザ。」（【請求項１】）
・「従来の周波数シンセサイザは、チャージポンプ回路の位相誤差信号から位相誤差電圧への変換利得が一意的であるため、位相ロックループの安定度を向上するように変換利得を小さく設定するとループ利得が低下するのでロックアップの応答速度が低下し、逆にロックアップの応答速度を向上するように変換利得を大きく設定すると、位相ロックループの安定度が低下するというように相反する条件を満足することが困難であるという欠点があった。」（段落【００１３】）
・「ループ状態検出回路７は、図２に示すように、論理ゲート回路７１と積分回路７２と、シュミット回路７３と、カウンタ７４と、カウンタ分周入力制御器７５とを有して構成されている。ループ状態検出回路７の機能は、位相ロックループが周波数切換時等の過渡状態にあるときは位相比較器３の出力の位相誤差信号Ｐの２つの出力ｃ，ｄが定まらず不安定となるので定常検出信号Ｓを出力せず、位相ロックループが定常状態になると位相誤差信号Ｐ２つの出力ｃ，ｄのいずれか一方に固定されることにより定常検出信号Ｓを出力するというものである。」（段落【００２０】）
・「図４は、図１で示す本実施例の回路のタイムチャ―トである。まず、時刻ｔ０において、周波数ｆ０が切替られ位相ロックループはロックアップ動作を開始する。時刻ｔ１までは位相ロックループは過渡状態における振動を繰返しながら一定値に収束してしていく。この時刻ｔ０〜ｔ１の期間においては、ループ状態検出回路７は位相ロックループが過渡状態であると判定し、出力Ｓとして“Ｈ”レベルを出力する。この出力Ｓは前述のように、チャージポンプ回路４の入力ｈに接続されているので、“Ｈ”レベルによりＮチャンネルＭＯＳトランジスタＮ４４がオンとなり、カレントミラー回路４１，４２の電流値Ｉを大きくし、したがって、チャージポンプ回路４の変換利得を大きくする。この結果、位相ロックループの利得Ｇが上昇し、一定値に収束する、すなわち、ロックアップに要する時間が短縮される。次に、時刻ｔ１において、位相ロックループがロックアップ状態になると、ループ状態検出回路７は位相ロックループがロックアップ状態であると判定し、出力Ｓとして“Ｌ”レベルを出力する。これにより、ＮチャンネルＭＯＳトランジスタＮ４４がオフとなり、カレントミラー回路４１，４２の電流値Ｉを小さくし、したがって、チャージポンプ回路４の変換利得を小さくする。この結果、位相ロックループの利得Ｇが減少し、ＶＣＯ１の出力のＣ／Ｎも良好となり、耐雑音性も向上する。」（段落【００２５】）
　
３．対比・判断
　本願請求項１に係る発明と引用例１及び引用例２に記載された事項を対比すると、引用例１及び引用例２には、本願請求項１に係る発明の「位相誤差信号の供給に応答してこの位相誤差信号の誤差量に比例する直流電圧である利得制御信号を生成するＰＬＬ状態検出回路」について記載がなく、またこれを示唆する記載もない。引用例１は、「位相誤差信号」とは異なる「位相ロック信号」からループゲインを制御する信号を生成するものであり、「位相ロック信号」に関して引用例１には、「ＰＬＬ回路のロック状態によりパルス巾が変化するパルス信号として得られる」としか記載がないから、このループゲインを制御する信号が「位相誤差信号の誤差量に比例する直流電圧である」かどうか不明というほかはない。また、引用例２は、位相誤差信号の供給に応答して、利得を制御する信号Ｓを生成しているが、当該信号Ｓは、“Ｈ”レベル又は“Ｌ”レベルの何れかであるから、「位相誤差信号の誤差量に比例する直流電圧である」とはいえない。
　また、引用例１では、本願請求項１に係る発明における位相誤差信号に相当すると認められる位相遅れ、進みの２つの出力（ａ）、（ｂ）が位相比較器３から出力されているのに、ループゲインを制御する信号を位相遅れ、進みの２つの出力（ａ）、（ｂ）とは異なる位相ロック信号に基づいて生成しているのであるから、引用例２に位相誤差信号に基づいてループ状態を示す信号Ｓを生成することが記載されていても、引用例１におけるループゲインを制御する信号を生成するための位相ロック信号を位相誤差信号に変更しようとする動機付けがない、といわざるを得ないし、また、引用例１及び引用例２には、引用例１における位相ロック信号が、位相遅れ、進みの２つの出力（ａ）、（ｂ）あるいは位相誤差信号と置換可能な等価なものであることを示唆する記載も認められない。
　したがって、本願請求項１に係る発明が引用例１及び引用例２に記載された発明に基づいて当業者の容易に発明をすることができたものであると認めることはできない。
　本願請求項２は請求項１を引用する請求項であり、本願請求項３は請求項２を引用する請求項であるから、本願請求項２に係る発明及び請求項３に係る発明は、本願請求項１に係る発明についてと同様の理由により引用例１及び引用例２に記載された発明に基づいて当業者の容易に発明をすることができたものであると認めることはできない。
　
４．むすび
　以上のとおりであるから、本願の請求項１ないし請求項３発明は引用例１及び引用例２に記載された発明に基いて当業者が容易に発明をすることができたものと認めることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。