【事件の表示】
　平成　７年特許願第３２３４１１号「メモリパリティエラー監視装置」拒絶査定に対する審判事件［平成　９年　６月２０日出願公開、特開平　９−１６０８３６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成７年１２月１３日の出願であって、その請求項１、２、及び３に係る発明は、補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１、２、及び３に記載されたとおりの事項により特定されるものであるところ、その請求項１の記載は次のとおりである。（次のとおり請求項１に記載された事項により特定される発明を、以下、本願発明という。）　
「第１の記憶手段と、この第１の記憶手段がアクセスされることにより前記第１の記憶手段のパリティチェックを行う第１のパリティチェック手段と、前記第１の記憶手段への入出力データ線路を開閉する第１の開閉手段と、
　第２の記憶手段と、この第２の記憶手段がアクセスされることにより前記第２の記憶手段のパリティチェックを行う第２のパリティチェック手段と、前記第２の記憶手段への入出力データ線路を開閉する第２の開閉手段と、
  前記第１または第２の記憶手段のいずれか一方へのアクセスにより両方の記憶手段をアクセスするアクセス制御手段と、アクセスされた方の前記開閉手段に自己の前記入出力データ線路を閉とさせ、アクセスされなかった方の前記開閉手段に自己の前記入出力データ線路を開とさせる開閉制御手段と、
　を有することを特徴とするメモリパリティエラー監視装置。」
　
２．引用刊行物
　これに対して、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開平５−２４９８号公報（以下、引用刊行物という。）には、次の事項が記載されている。
「【0017】・・・連続運用を行うような情報処理装置の場合、運用中に発生した故障は、リード動作時の誤り検出機能により検出されるのみとなり、幾つもの潜在故障が蓄積される可能性がある。
【0020】
【作用】本発明の主記憶装置の故障検出装置においては、他主記憶装置がアクセスされた場合、アクセス検出手段はこれを検出し、アドレス生成手段は、自主記憶装置内でアドレスを生成する。誤り検出手段は、生成されたアドレスの内容を自主記憶装置からリードし、そのアドレスの内容に誤りがあるか否かを判定する。・・・誤りアドレス通知手段は、その誤り検出アドレスデータを通知する。従って、主記憶装置の任意のアドレスに故障が生じてもその検出が可能となり、潜在故障の蓄積を防止することができる。
【0021】
【実施例】・・・図１は本発明の主記憶装置の故障検出装置の実施例を示すブロック図である。・・・尚、図の主記憶装置300-1は、複数の主記憶装置300-2、・・・、300-ｎ（図示省略）のうちの１つを示している。
【0022】アクセス検出手段１は、主記憶装置300-1において、他主記憶装置300-2、・・・、300-ｎのいずれかがアクセスされたことを検出する機能を有し、デコーダ６、アンド回路７、８、９、オア回路１０、１１、ノット回路１２とから構成されている。・・・
【0026】次に、動作について説明する。最初に、主記憶装置300-1に対し、その他の装置からデータライトを行う際の動作について説明する。・・・
【0027】デコーダ６の出力が「１」である場合、即ち、自主記憶装置300-1に対するアクセスである場合、アンド回路７は、信号経路２２を介して「１」を、また、信号経路２３を介してライト信号が入力されるため、その出力は「１」となり、これを信号経路２４に送出する。また、デコーダ６の出力が「１」である場合、ノット回路１２は「０」を出力するため、アンド回路９は、信号経路３０に対し「０」を出力する。信号経路３０が「０」であるため、カウンタ２は、非活性状態を保持する。また、切替え器１５、１８、３１は、信号経路３０を介して「０」を入力しているため、その接点は全てａ側に接続されている。ここで、切替え器１８は、ａ側に接続されていることから、信号経路１７を介して入力されるアドレスを信号経路１９に出力する。また、信号経路２４を介してトリガ信号を入力したＥＣＣ生成部２５は、信号経路２０を介して入力したデータに基づき、誤り検出データを生成し、これを信号経路３７に出力する。
【0028】記憶部１３は、信号経路２４を介してトリガ信号を入力すると、信号経路１９を介して入力したアドレスに、信号経路２０を介して入力したデータを格納する。また、記憶部１４は、信号経路２４を介してトリガ信号を入力すると、信号経路１９を介して入力したアドレスに、信号経路３７を介して入力した誤り検出データを格納する。
【0029】次に、主記憶装置300-1に対し、その他の装置からデータリードを行う際の動作について説明する。この場合も、従来と同様に、データリード元の装置は、所望のアドレスおよびリード信号をシステムバス301に出力する。・・・
【0030】ここでデコーダ６が「１」を出力する場合、即ち自主記憶装置300-1に対するリード要求である場合、アンド回路８は信号経路２２から「１」を入力し、信号経路２６からリード信号を入力するため、「１」を信号経路２７に出力する。・・・信号経路３０が「０」であるため、切替え器１５、１８、３１は全てａ側に接続されている。
【0031】記憶部１３は、信号経路３２を介してトリガ信号を入力すると、信号経路１７、切替え器１８および信号経路１９を介して入力したアドレスに格納されているデータを信号経路２１に対して送出する。また、記憶部１４は信号経路３２を介してトリガ信号を入力すると、信号経路１９を介して入力されたアドレスに格納されている誤り検出データを、信号経路３４に対して出力する。信号経路３２を介してトリガ信号を入力したＥＣＣチェック部３は、記憶部１３から信号経路２１を介して入力したデータと、記憶部１４から信号経路３４を介して入力した誤り検出データを演算し、データと誤り検出データの正当性を判定する。
【0032】・・・この誤り検出信号ａは中央処理装置301に渡される。
【0033】一方、デコーダ６が信号経路２２に「０」を出力する、即ち、他主記憶装置300-1、・・・300-ｎのいずれかに対するアクセスの場合、ノット回路１２は信号経路２８に「１」を出力する。・・・切替え器１５、１８、３１は、信号経路３０より「１」を入力されるため、全てｂ側に接続される。・・・切替え器１８は、ｂ側に接続されているため、信号経路３３よりアドレスが入力され、このアドレスは信号経路１９に出力される。
【0034】・・・記憶部１３は、信号経路３２よりトリガ信号が入力されるため、信号経路１９より入力されるアドレス、即ち、・・・カウンタ２の生成したアドレスに格納されている誤り検出データを信号経路３４に出力する。
【0035】ＥＣＣチェック部３は、信号経路３２を介しトリガ信号が入力されるため、信号経路２１より入力されるデータと、信号経路３４より入力される誤り検出データを演算し、その正当性を判定する。・・・切替え器３１はｂ側に接続されているため、信号経路３５よりデータが入力されても信号経路４０に対し出力されることはない。この機能により、アクセス対象外の主記憶装置が不要なデータをシステムバス301に出力することを抑制している。・・・
【0037】これにより、中央処理装置はリードした、誤りの検出されたアドレスを基に、・・・障害が発生したことを表示し、保守を促す等の障害処理を行う。」
　
　以上の記載からして、引用刊行物には、次の構成を備えた故障検出装置が記載されていると認められる。
　主記憶装置300-1における記憶部１３と、前記記憶部１３に対するアクセスであることにより、前記記憶部１３へのライトデータの誤り検出データを生成するＥＣＣ生成部２５と生成データを記憶する記憶部１４と、リードデータの誤り検出データの正当性を判定するＥＣＣチェック部３と、前記記憶部１３のデータ入力の信号経路２０と、前記記憶部１３のデータ出力の信号経路２１、３５、４０および信号経路３５、４０に接続された切替え器３１と、
　前記主記憶装置300-1と同様の構成を有する主記憶装置300-2乃至300-ｎのいずれか（以下、主記憶装置300-2をいずれかの代表とする。）と、
　前記主記憶装置300-1と300-2は、前記主記憶装置300-1における記憶部１３、または、前記主記憶装置300-2における記憶部１３のいずれか一方へのアクセスにより、アクセスされた方の主記憶装置における記憶部１３に、アドレスバス５０、データバス５１及び制御信号バスからの信号が与えられてデータライト又はデータリードのアクセスがされるとともに、他主記憶装置へのアクセス時には、自主記憶装置内で記憶部１３へのアドレスを自動生成し、その自動生成したアドレスにより記憶部１３、１４のデータリードのアクセスを行うためのアクセス検出手段１と、アクセスされた方の前記切替え器１８、３１をａ側にして自己の信号経路を切替え接続させ、アクセスされなかった方の前記切替え器１８、３１をｂ側にして自己の前記信号経路を切替え接続する前記切替え器を制御する手段と、
　を有する主記憶装置の故障検出装置
　
３．対比
　引用刊行物に記載された発明と本願発明とを対比する。
　引用刊行物に記載された発明の主記憶装置300-1における記憶部１３、ＥＣＣ生成部２５と記憶部１４とＥＣＣチェック部３、切替え器３１は、それぞれ、本願発明の第１の記憶手段、第１のパリティチェック手段、第１の開閉手段と対応し、該ＥＣＣ生成部２５と記憶部１４とＥＣＣチェック部３は記憶部１３がアクセスされることにより、前記記憶部１３へのデータライトにおける誤り検出データを生成するＥＣＣ生成部２５と生成データを記憶する記憶部１４と、データリードにおける誤り検出データの正当性を判定するＥＣＣチェック部３であり、また、該切替え器３１は（前記記憶部１３のデータ入力の信号経路２０には切替え器は接続されていない。）、データ出力の信号経路２１、３５、４０に接続され、データバス５１へのデータ出力の信号経路を接続／断しているので、引用刊行物に記載された発明は、本願発明の「第１の記憶手段と、この第１の記憶手段がアクセスされることにより前記第１の記憶手段のチェックを行う第１のチェック手段と、前記第１の記憶手段への出力データ線路を開閉する第１の開閉手段と、」に相当する要件を備えている。
　また、引用刊行物に記載された発明は、前記主記憶装置300-1と同様の構成を有する主記憶装置300-2を備えるので、本願発明の「第２の記憶手段と、この第２の記憶手段がアクセスされることにより前記第２の記憶手段のチェックを行う第２のチェック手段と、前記第２の記憶手段への出力データ線路を開閉する第２の開閉手段と、」に相当する要件を備えている。
　また、引用刊行物に記載された発明は、前記主記憶装置300-1における記憶部１３、または、前記主記憶装置300-2における記憶部１３のいずれか一方へのアクセスにより、アクセスされた方の主記憶装置（例えば300-1）における記憶部１３に、アドレスバス５０、データバス５１及び制御信号バスからの信号が与えられて、データライト又はデータリードのアクセスがされるとともに、他主記憶装置へのアクセス時には、自主記憶装置内（前記一方が300-1なら300-2）の記憶部１３へのアドレスを自動生成し、その自動生成したアドレスにより記憶部１３、１４のデータがリードされる制御に関わるアクセス検出手段１を含み、この他主記憶装置へのアクセス時に自主記憶装置の記憶部１３、１４のデータがリードされることは少なくともアドレスとトリガ信号が与えられて記憶部がアクセスされることであって、その制御手段を当然備えているので、本願発明の「 前記第１または第２の記憶手段のいずれか一方へのアクセスにより両方の記憶手段をアクセスするアクセス制御手段と、」に相当する要件を備え、且つ、引用刊行物に記載された発明は、アクセスされた方の前記切替え器３１を接点ａ側になるように自己の信号経路を切替え接続させ、アクセスされなかった方の前記切替え器３１を接点ｂ側になるように自己の前記信号経路を接続させる制御がされ、前記切替え器３１の接点ｂ側は図１から読み取れるように信号経路を持たず開閉手段の機能と大差ないので、本願発明の「アクセスされた方の前記開閉手段に自己の前記出力データ線路を閉とさせ、アクセスされなかった方の前記開閉手段に自己の前記出力データ線路を開とさせる開閉制御手段と、」に相当する要件を備えている。
　また、引用刊行物に記載された発明は、連続運用を行うような情報処理装置に適用でき、記憶部の障害を監視しているとみれる障害検出装置であるので、本願発明の「メモリエラー監視装置」に相当する要件を備えている。
　したがって、本願発明と引用刊行物に記載された発明は、次の点で一致し、そして相違する。
［一致点］
「第１の記憶手段と、この第１の記憶手段がアクセスされることにより前記第１の記憶手段のチェックを行う第１のチェック手段と、前記第１の記憶手段への出力データ線路を開閉する第１の開閉手段と、
　第２の記憶手段と、この第２の記憶手段がアクセスされることにより前記第２の記憶手段のチェックを行う第２のチェック手段と、前記第２の記憶手段への出力データ線路を開閉する第２の開閉手段と、
  前記第１または第２の記憶手段のいずれか一方へのアクセスにより両方の記憶手段をアクセスするアクセス制御手段と、アクセスされた方の前記開閉手段に自己の前記出力データ線路を閉とさせ、アクセスされなかった方の前記開閉手段に自己の前記出力データ線路を開とさせる開閉制御手段と、
　を有することを特徴とするメモリエラー監視装置。」
［相違点］
（１）チェックとメモリエラーに関して、本願発明はパリティチェックとメモリパリティエラーであるのに対し、引用刊行物に記載された発明は、ＥＣＣ（Error　Check　and　Correction）チェックと記憶部のＥＣＣチェックによる誤りである点。
（２）データ線路を開閉する開閉手段が、本願発明は入出力データ線路を開閉するものであるに対し、引用刊行物に記載された発明は、出力データの信号経路を開閉（接続／断）するものである点。
　
４．相違点に対する当審判断
（１）チェックとメモリエラーにおいて、パリティチェックとメモリパリティエラーを用いることは、例えば、実願平３−７９６７１号〔実開平５−３３２５３号公報〕のマイクロフィルムに主、従系のデータ格納メモリそれぞれでパリティチェックをする技術が示されているように、本願出願前周知の手段にすぎず、引用刊行物に記載された発明におけるＥＣＣチェックと記憶部のＥＣＣチェックによる誤りに代えて パリティチェックとメモリパリティエラーとすることは、前記周知手段を参酌することにより当業者が容易になし得ることである。
（２）引用刊行物に記載された発明は、記憶部１３の出力データの信号経路に接続器３１を設けて接続制御するものの、入力データの信号経路２０に切替え器を設け記憶部１３への信号経路２０を接続／断（開閉）することをしていない設計がされている。この設計は、他主記憶装置へのアクセス時（デコーダ６の出力が「０」）に記憶部１３のリードによりエラー検出するものであり、基本的にアドレスバス３０、データバス５１上のデータは利用せず、自主記憶装置独自にどのような記憶部のエラー検出をするかという設計に関係すると解される。このようなエラー検出に、引用刊行物では自生成アドレスによるリードによりエラー検出をするとされており、読み出しの時に書き込みはされず（記憶部１３、１４に信号経路２４からのライト信号は入力されず）、データバスからのデータは記憶部１３へ信号経路２０を介して入力されて書き込まれず、実質的に入力データの信号経路２０を接続断とすることに等しいと解される。そして、引用刊行物には、デコーダ６の出力「０」、「１」（チップセレクトに相当する。）に基づいて、切替え器３１を制御し出力データの信号経路を接続／断する手段も示されているので、入力系も出力系に倣い、入力データの信号経路２０に切替え器を設けて入出力データの接続／断の制御手段とすることは当業者が容易になし得ることである。
　しかも、本願明細書中に記載された、入力データ線路に開閉手段を設けて開閉制御することによる効果は当然予測される程度のものにすぎない。本願発明におけるチップセレクトされないメモリ部への書き込みにおいて、例えば、チップセレクト１４を低レベルのアクセス信号とし、データバス１３からメモリ部１にデータを書き込む場合、共通チップセレクト１２は低レベルとなってメモリ部４にも書き込みが行われるが、チップセレクト１６が高レベルではデータバスが接続されないのでメモリ部４にどのようなデータが書き込まれるか明確でなく、格別な効果があるとは認められない。　（なお、メモリ部１とメモリ部４にデータバス１３上のデータを同時に書き込む開閉をしたとしても、前記実願平３−７９６７１号〔実開平５−３３２５３号公報〕のマイクロフィルムに、２つのメモリを主従とし、同じアドレスに同じデータを書き込むことが示されているように本願出願前周知の技術的事項にすぎず、これを参酌することは適宜なし得ることである。）
　
５．むすび
    したがって、本願発明は、引用刊行物に記載された発明に基いて当業者が容易に発明をすることができたもであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。