【手続補正書】
【提出日】平成18年4月11日(2006.4.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基体上に多結晶性又は単結晶性半導体薄膜を形成するに際し、
前記基体上に低級結晶性半導体薄膜を形成する第１工程と、
前記低級結晶性半導体薄膜にフラッシュランプアニールを施して、溶融又は半溶融又  は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進する第２工  程と
を有する、半導体薄膜の形成方法。
【請求項２】  基体上に多結晶性又は単結晶性半導体薄膜を有する半導体装置を製造するに際し、
前記基体上に低級結晶性半導体薄膜を形成する第１工程と、
前記低級結晶性半導体薄膜にフラッシュランプアニールを施して、溶融又は半溶融又  は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進する第２工  程と
を有する、半導体装置の製造方法。
【請求項３】  前記第１工程と前記第２工程とを繰り返す、請求項１又は２に記載した方法。
【請求項４】  前記低級結晶性半導体薄膜に錫等のIV族元素の少なくとも１種を適量含有させ、この状態で前記第２工程を行う、請求項１又は２に記載した方法。
【請求項５】  前記フラッシュランプアニールによって前記低級結晶性半導体薄膜を大粒径の多結晶性半導体薄膜又は単結晶性半導体薄膜に変化させる、請求項１又は２に記載した方法。
【請求項６】  前記基体において所定の素子形成予定領域に所定形状及び寸法の段差付き凹部を形成し、この凹部を含む前記基体上に、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない前記低級結晶性半導体薄膜を形成した後、前記フラッシュランプアニールによって前記段差の底辺角部をシードにグラフォエピタキシャル成長させて前記低級結晶性半導体薄膜を単結晶性半導体薄膜に改質させる、請求項１又は２に記載した方法。
【請求項７】  前記基体において所定の素子形成予定領域に単結晶半導体と格子整合の良い結晶性サファイア等の物質層を形成し、この物質層上に、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない前記低級結晶性半導体薄膜を形成した後、前記フラッシュランプアニールによって前記物質層をシードにヘテロエピタキシャル成長させて前記低級結晶性半導体薄膜を単結晶性半導体薄膜に改質させる、請求項１又は２に記載した方法。
【請求項８】  前記第１工程と前記第２工程とを少なくともこれら両工程の一体化装置によって連続的に若しくは順次行う、請求項１又は２に記載した方法。
【請求項９】  前記フラッシュランプアニールを再び行う前に、前記多結晶性半導体薄膜又は単結晶性半導体薄膜に対し水素又は水素含有ガスのプラズマ放電又は触媒反応で生成した水素系活性種等を作用させて、前記多結晶性半導体薄膜又は単結晶性半導体薄膜の表面クリーニング及び／又は酸化被膜の除去を行い、しかる後に前記低級結晶性半導体薄膜の形成後に前記フラッシュランプアニールを行う、請求項３に記載した方法。
【請求項１０】  前記フラッシュランプアニールを減圧水素中又は減圧水素含有ガス中又は真空中で行う、請求項１又は２に記載した方法。
【請求項１１】  前記フラッシュランプアニール時に前記基体をその歪点以下の温度に加熱する、請求項１又は２に記載した方法。
【請求項１２】  大面積を一括して少なくとも１回フラッシュ照射する一括フラッシュ照射、同一領域をフラッシュ照射しながら少なくとも１回走査するスキャニング照射、又はフラッシュ照射光に対して前記基体を相対的にステップ送り及び／又はリピート送りしながら少なくとも１回フラッシュ照射するステップ及び／又はリピート照射によって、前記フラッシュランプアニールを行う、請求項１又は２に記載した方法。
【請求項１３】  前記フラッシュランプアニールに、キセノンランプ、キセノン−水銀ランプ、キセノン−クリプトンランプ、クリプトンランプ、クリプトン−水銀ランプ、キセノン−クリプトン−水銀ランプ、メタルハライドランプ等の繰り返し発光に耐え得るランプを使用する、請求項１又は２に記載した方法。
【請求項１４】  前記フラッシュランプアニールに使用するランプからの照射光を少なくとも紫外線波長領域の波長に制御し、かつ必要に応じて熱線吸収フィルタ又は熱線反射フィルタ又は熱線吸収と熱線反射を組み合わせたフィルタなどの熱線低減フィルタ又は熱線遮断フィルタを通す、請求項１又は２に記載した方法。
【請求項１５】  前記フラッシュランプアニール時にフラッシュランプに流す放電電流のピーク値及び時間幅（パルス幅）、並びにランプ発光の繰り返し速度及び頻度を適宜調整できるようにしたフラッシュ式放電機構と紫外線光源ランプとを含む発光装置を用いる、請求項１又は２に記載した方法。
【請求項１６】  前記フラッシュランプアニールに使用するフラッシュランプ光源装置が下記（１）〜（４）の少なくとも１項に記載の構成を有している、請求項１又は２に記載した方法。
（１）ランプを容したアース電位の筐体内に反射部材が設けられ、必要あれば前記反射  部材の表面に微細な凹凸が形成されていること。
（２）ランプ及び反射部材が光遮断性の筐体内に収容され、必要あれば熱線低減又は熱  線遮断性の透明部材を通してフラッシュ照射光が導かれること。
（３）ランプ、反射部材が筐体内に収容され、反射集光されたフラッシュ照射光及び前  方へのフラッシュ照射光が集光レンズ又は光整形器を通して導かれること。
（４）反射部材及び筐体は、循環冷媒で冷却されること。
【請求項１７】  前記ランプを平行平板型発光管として形成し、この発光管内に一対又は複数対の対向電極を配置し、かつ前記対向電極間において前記発光管の外壁にトリガー電極薄膜パターン又はトリガー電極組立体を前記対向電極の少なくとも一対の数だけ設ける、請求項１又は２に記載した方法。
【請求項１８】  直管型発光管内に複数対の対向電極を配置し、これらの対向電極間において前記発光管の外壁にトリガー電極薄膜パターン又はトリガー電極組立体を設ける、請求項１又は２に記載した方法。
【請求項１９】  前記フラッシュランプアニールに使用するランプを複数個使用し、これらのランプを平面的に並置すると共に、複数個を互いに直列接続してそれぞれの電源に接続するか、各ランプ毎に電源を設けるか、或いは全ランプを直列接続して共通の電源に接続し、複数のランプを同期してトリガーして同時に発光させる、請求項１又は２に記載した方法。
【請求項２０】  フラッシュランプを真空容器内に収容し、反射部材を振動吸収材を介して前記真空容器に取り付ける、請求項１又は２に記載した方法。
【請求項２１】  前記低級結晶性半導体薄膜上に保護用絶縁膜を形成し、この状態で空気中又は大気圧窒素中で前記フラッシュランプアニールを行う、請求項１又は２に記載した方法。
【請求項２２】  前記基体上に形成された前記低級結晶性半導体薄膜に対し、又は保護用絶縁膜を被覆して、前記低級結晶性半導体薄膜のフラッシュ照射で前記フラッシュランプアニールを行うに際し、その上面から又は下面から又は上面と下面から同時に前記フラッシュ照射（但し、上面以外の場合は、基体は透明（４００ｎｍ以下の波長の光も透過すること。））を行う、請求項１又は２に記載した方法。
【請求項２３】  前記低級結晶性半導体薄膜、又は前記保護用絶縁膜を被覆した前記低級結晶性半導体薄膜はアイランド化されたものである、請求項２２に記載した方法。
【請求項２４】  大気圧窒素中又は空気中で前記フラッシュ照射を行う、請求項２２に記載した方法。
【請求項２５】  減圧水素ガス中又は減圧水素含有ガス中又は真空中で前記フラッシュ照射を行う、請求項２２に記載した方法。
【請求項２６】  磁場及び／又は電場の作用下で前記フラッシュランプアニールを行う、請求項１又は２に記載した方法。
【請求項２７】  前記低級結晶性半導体薄膜がアモルファスシリコン膜、微結晶シリコン含有アモルファスシリコン膜、微結晶シリコン（アモルファスシリコン含有微結晶シリコン）膜、アモルファスシリコン及び微結晶シリコン含有多結晶シリコン膜、アモルファスゲルマニウム膜、微結晶ゲルマニウム含有アモルファスゲルマニウム膜、微結晶ゲルマニウム（アモルファスゲルマニウム含有微結晶ゲルマニウム）膜、アモルファスゲルマニウム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、ＳｉxＧｅ1-x（０＜ｘ＜１）で示されるアモルファスシリコンゲルマニウム膜、アモルファスカーボン膜、微結晶カーボン含有アモルファスカーボン膜、微結晶カーボン（アモルファスカーボン含有微結晶カーボン）膜、アモルファスカーボン及び微結晶カーボン含有多結晶カーボン膜、ＳｉxＣ1-x（０＜ｘ＜１）で示されるアモルファスシリコンカーボン膜、又はＧａxＡｓ1-x（０＜ｘ＜１）で示されるアモルファスガリウムヒ素膜等からなる、請求項１又は２に記載した方法。
【請求項２８】  前記多結晶性又は単結晶性半導体薄膜によって、薄膜絶縁ゲート型電界効果トランジスタのチャンネル、ソース及びドレイン領域、又はダイオード、配線、抵抗、容量又は電子放出体等を形成する、請求項１又は２に記載した方法。
【請求項２９】  前記チャンネル、ソース及びドレイン領域、ダイオード、抵抗、容量、配線、電子放出体等の形成のために前記低級結晶性半導体薄膜をパターニング（アイランド化）した後に、前記フラッシュランプアニールを行う、請求項２８に記載した方法。
【請求項３０】  シリコン半導体装置、シリコン半導体集積回路装置、シリコン−ゲルマニウム半導体装置、シリコン−ゲルマニウム半導体集積回路装置、III−Ｖ及びII−VI族化合物半導体装置、III−Ｖ及びII−VI族化合物半導体集積回路装置、炭化ケイ素半導体装置、炭化ケイ素半導体集積回路装置、多結晶性又は単結晶性ダイヤモンド半導体装置、多結晶性又は単結晶性ダイヤモンド半導体集積回路装置、液晶表示装置、有機又は無機エレクトロルミネセンス（ＥＬ）表示装置、フィールドエミッションディスプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤエリア／リニアセンサ装置、ＣＭＯＳセンサ装置、太陽電池装置用等の薄膜を製造する、請求項１又は２に記載した方法。
【請求項３１】  内部回路及び周辺回路を有する半導体装置、電気光学表示装置、固体撮像装置等の製造に際し、これらの回路の少なくとも一方を構成する薄膜絶縁ゲート型電界効果トランジスタのチャンネル、ソース及びドレイン領域を前記多結晶性又は単結晶性半導体薄膜によって形成する、請求項３０に記載した方法。
【請求項３２】  各色用の有機又は無機エレクトロルミネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電界効果トランジスタのドレイン又はソースと接続された陰極又は陽極を有する、請求項３１に記載した方法。
【請求項３３】  前記薄膜絶縁ゲート型電界効果トランジスタ及びダイオードを含む能動素子上も前記陰極が覆い、或いは前記各色用の有機又は無機エレクトロルミネセンス層の各層上及び各層間の全面に前記陰極又は陽極が被着されている装置を製造する、請求項３２に記載した方法。
【請求項３４】  前記各色用の前記有機又は無機エレクトロルミネセンス層間にブラックマスク層を形成する、請求項３２に記載した方法。
【請求項３５】  フィールドエミッションディスプレイ装置のエミッタを、前記多結晶性又は単結晶性半導体薄膜を介して前記薄膜絶縁ゲート型電界効果トランジスタのドレインに接続すると共に前記多結晶性又は単結晶性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜、又は窒素含有又は非含有の炭素薄膜、又は窒素含有又は非含有の炭素薄膜表面に形成した多数の微細突起構造（例えばカーボンナノチューブ）などによって形成する、請求項３１に記載した方法。
【請求項３６】  前記薄膜絶縁ゲート型電界効果トランジスタ及びダイオードを含む能動素子上に絶縁膜を介してアース電位の金属遮蔽膜を形成する、請求項３５に記載した方法。
【請求項３７】  前記金属遮蔽膜を前記フィールドエミッションディスプレイ装置のゲート引き出し電極と同一材料で同一工程により形成する、請求項３６に記載した方法。
【請求項３８】  基体上に多結晶性又は単結晶性半導体薄膜を形成するための装置であって、
前記基体上に低級結晶性半導体薄膜を形成するための第１手段と、
前記低級結晶性半導体薄膜にフラッシュランプアニールを施して、溶融又は半溶融又  は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進するための  第２手段と
を有する、半導体薄膜の形成装置。
【請求項３９】  基体上に多結晶性又は単結晶性半導体薄膜を有する半導体装置を製造するための装置であって、
前記基体上に低級結晶性半導体薄膜を形成するための第１手段と、
前記低級結晶性半導体薄膜にフラッシュランプアニールを施して、溶融又は半溶融又  は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進するための  第２手段と
を有する、半導体装置の製造装置。
【請求項４０】  フィールドエミッションディスプレイ（ＦＥＤ）装置のエミッタが、請求項１又は２に記載した多結晶性又は単結晶性半導体薄膜からなる薄膜絶縁ゲート型電界効果トランジスタのドレインに前記多結晶性又は単結晶性半導体薄膜を介して接続されると共に前記多結晶性又は単結晶性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜、又は窒素含有又は非含有の炭素薄膜、又は窒素含有又は非含有の炭素薄膜表面に形成した多数の微細突起構造（例えばカーボンナノチューブ）などによって形成されている電気光学装置。
【請求項４１】  基体上に、錫等のIV族元素の少なくとも１種を含有するか或いは含  有しない低級結晶性半導体薄膜を形成する第１工程と、
前記基体をその歪点以下の温度に加熱する予備加熱処理（Pre-baking）を行う第２工  程と、
前記基体をその歪点以下の温度に加熱する補助加熱状態（Asist-baking）でのフラッ  シュランプアニールにより、溶融又は半溶融又は非溶融状態の加熱と冷却で前記低級結  晶性半導体薄膜の結晶化を促進する第３工程と、
前記結晶化した半導体薄膜を少なくとも前記基体の歪点以下の温度に冷却するまで後  加熱保持（Post-baking）する第４工程と
を有する、半導体薄膜の形成方法。
【請求項４２】  基体上に、錫等のIV族元素の少なくとも１種を含有するか或いは含  有しない低級結晶性半導体薄膜を形成する第１工程と、
前記基体をその歪点以下の温度に加熱する予備加熱処理（Pre-baking）を行う第２工  程と、
前記基体をその歪点以下の温度に加熱する補助加熱状態（Asist-baking）でのフラッ  シュランプアニールにより、溶融又は半溶融又は非溶融状態の加熱と冷却で前記低級結  晶性半導体薄膜の結晶化を促進する第３工程と、
前記結晶化した半導体薄膜を少なくとも前記基体の歪点以下の温度に冷却するまで後  加熱保持（Post-baking）する第４工程と
を有する、半導体装置の製造方法。
【請求項４３】  前記第１工程と前記第２工程と前記第３工程と前記第４工程とを繰り返す、請求項４１又は４２に記載した方法。
【請求項４４】  前記基体の適当な前記予備加熱処理（Pre-baking）、前記補助加熱状態（Asist-baking）及び前記後加熱保持（Post-baking）でのフラッシュランプアニールの照射時間（１／３パルス幅）は、０．１μｓｅｃ以上、好ましくは０．５〜３ｍｓｅｃである、請求項４１又は４２に記載した方法。
【請求項４５】  画素表示部の能動素子及び受動素子領域と、周辺回路部の能動素子及び受動素子領域のそれぞれにおいて、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない低級結晶性半導体薄膜の被照射面積及び形状を同等化するパターニングを行った後に、前記基体の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールを行ない、必要に応じて更にそれぞれの結晶化領域を所定の面積及び寸法にパターニングする、電気光学装置の製造方法。
【請求項４６】  画素表示部の能動素子及び受動素子領域よりも、周辺回路部のそれぞれの能動素子及び受動素子領域において錫等のIV族元素の少なくとも１種を含有するか或いは含有しない低級結晶性半導体薄膜の被照射面積及び形状を大きくパターニングした後に、前記基体の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールを行ない、必要に応じて更にそれぞれの結晶化領域を所定の面積及び寸法にパターニングする、電気光学装置の製造方法。
【請求項４７】  基体の所定の素子形成予定領域に所定形状及び寸法の段差付き凹部を形成し、或いは基体上に酸化性絶縁膜−１と窒化性絶縁膜−１と酸化性絶縁膜−２との積層膜又は酸化性絶縁膜−１と窒化性絶縁膜−１と酸化性絶縁膜−２と窒化性絶縁膜−２との積層膜を形成して前者の酸化性絶縁膜−２又は後者の窒化性絶縁膜−２の所定の素子形成予定領域に所定形状及び寸法の段差付き凹部を形成し、この凹部を含む前記基体上に錫等のIV族元素の少なくとも１種を含有するか或いは含有しない低級結晶性半導体薄膜、及び必要に応じて光反射低減及び保護用絶縁膜を積層し、前記基体の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールにより、前記段差の底辺角部をシードにグラフォエピタキシャル成長で少なくとも凹部内に単結晶性半導体薄膜を形成し、この単結晶性半導体薄膜表面をＣＭＰ（Chemical Mechanical Polishing：以下、同様）又は選択的エッチングして、アイランド化した所定の膜厚及び面積の単結晶性半導体薄膜を形成し、必要に応じて高温熱酸化、低温高圧アニール、ＣＶＤ（Chemical Vapor Deposition：以下、同様）等によりゲート絶縁膜又は絶縁保護膜を形成したＳＣＳＯＳ（Single Crystal Semiconductor (Silicon) On Substrate：以下、同様）基板を作製する、半導体基板又は半導体装置の製造方法。
【請求項４８】  基体上に必要に応じて酸化性絶縁膜−１と窒化性絶縁膜−１と酸化性絶縁膜−２との積層膜を形成し、その上に単結晶半導体と格子整合の良い物質層を形成し、この物質層上に、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない低級結晶性半導体薄膜、及び必要に応じて光反射低減及び保護用絶縁膜を積層し、前記基体の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールにより、前記物質層をシードにヘテロエピタキシャル成長で単結晶性半導体薄膜を形成し、この単結晶性半導体薄膜表面等をＣＭＰ又は選択的エッチングして所定の膜厚の単結晶性半導体薄膜を形成し、必要に応じて高温熱酸化、低温高圧アニール、ＣＶＤ等によりゲート絶縁膜又は絶縁保護膜を形成したＳＣＳＯＳ基板を作製する、半導体基板又は半導体装置の製造方法。
【請求項４９】  請求項４７又は４８に記載した前記ＳＣＳＯＳ基板の前記単結晶性半導体薄膜内にイオン注入又はイオンドーピングしてｎ型又は／及びｐ型不純物領域を形成し、少なくとも赤外線低減又は赤外線遮断フィルタを使用し、前記基板の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールにより、不純物イオンを活性化する、単結晶性半導体薄膜又は単結晶性半導体装置の製造方法。
【請求項５０】  結晶半導体基板、ＳＯＩ（Silicon On Insulator）基板などにおいて、単結晶半導体薄層内にイオン注入又はイオンドーピングしてｎ型又は／及びｐ型不純物領域を形成し、少なくとも赤外線低減又は赤外線遮断フィルタを使用し、前記基板の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールにより、不純物イオンを活性化する、単結晶半導体薄膜又は単結晶半導体装置の製造方法。
【請求項５１】  基体上のレーザー｛近紫外線（ＵＶ）及び／又は遠紫外線（ＤＵＶ）レーザー、可視光線レーザー、近赤外線及び／又は遠赤外線レーザーなど｝アニールにより結晶化された多結晶性又は単結晶性半導体薄膜に、イオン注入又はイオンドーピングしてｎ型又は／及びｐ型不純物領域を形成し、少なくとも赤外線低減又は赤外線遮断フィルタを使用し、前記基体の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールにより、不純物イオンを活性化する、多結晶性又は単結晶性半導体薄膜、又は多結晶性又は単結晶性半導体装置の製造方法。
【請求項５２】  基体上の固相成長により結晶化された多結晶性半導体薄膜に、イオン注入又はイオンドーピングしてｎ型又は／及びｐ型不純物領域を形成し、少なくとも赤外線低減又は赤外線遮断フィルタを使用し、前記基体の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールにより、不純物イオンを活性化する、多結晶性半導体薄膜又は多結晶性半導体装置の製造方法。
【請求項５３】  基体上の集光ランプアニールにより結晶化された多結晶性又は単結晶性半導体薄膜に、イオン注入又はイオンドーピングしてｎ型又は／及びｐ型不純物領域を形成し、少なくとも赤外線低減又は赤外線遮断フィルタを使用し、前記基板の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールにより、不純物イオンを活性化する、多結晶性又は単結晶性半導体薄膜、又は多結晶性又は単結晶性半導体装置の製造方法。
【請求項５４】  基体に、錫等のIV族元素の少なくとも１種を含有するか或いは含有  しない低級結晶性半導体薄膜を形成する第１工程と、
前記低級結晶性半導体薄膜にイオン注入又はイオンドーピングでｎ型又は／及びｐ型  不純物領域を形成する第２工程と、
前記基体にその歪点以下の温度に加熱する予備加熱処理（Pre-baking）を行う第３工  程と、
前記基体をその歪点以下の温度に加熱する補助加熱状態（Asist-baking）でのフラッ  シュランプアニールにより、溶融又は半溶融又は非溶融状態の加熱と冷却で前記低級結  晶性半導体薄膜の結晶化及び不純物イオンの活性化を同時に行う第４工程と、
前記基体をその歪点以下の温度に冷却するまで後加熱保持（Post-baking）する第５  工程と
を有する、半導体薄膜又は半導体装置の製造方法。
【請求項５５】  基体に、錫等のIV族元素の少なくとも１種を含有するか或いは含有  しない低級結晶性半導体薄膜を形成する第１工程と、
前記基体をその歪点以下の温度に加熱する予備加熱処理（Pre-baking）を行う第２工  程と、
前記基体をその歪点以下の温度に加熱する補助加熱状態（Asist-baking）でのフラッ  シュランプアニールにより、溶融又は半溶融又は非溶融状態の加熱と冷却により、前記  低級結晶性半導体薄膜を結晶化する第３工程と、
前記基体をその歪点以下の温度に冷却するまで後加熱保持（Post-baking）する第４  工程と、
形成された多結晶性又は単結晶性半導体薄膜にイオン注入又はイオンドーピングでｎ  型又は／及びｐ型不純物領域を形成する第５工程と、
少なくとも赤外線低減又は赤外線遮断フィルタを使用し、前記基体の適当な予備加熱  処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）  でのフラッシュランプアニールの非溶融状態の加熱により、不純物イオンを活性化する  第６工程と
を有する、半導体薄膜又は半導体装置の製造方法。
【請求項５６】  基体上に、基体よりも高い熱伝導性及び電気伝導性で遮光性の光反射低減及び保護用絶縁膜と低級結晶性半導体薄膜とを透過したフラッシュ照射光に対し高吸収性又は高反射性を示す下地膜を形成し、その上に必要に応じて電気絶縁性で光透過性又は遮光性のバッファ膜を形成し、その上の少なくとも下地膜領域に、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない低級結晶性半導体薄膜を形成し、更に必要に応じてその上に光反射低減及び保護用絶縁膜を形成し、前記基体の適当な予備加熱処理（Pre-baking）、補助加熱状態（Asist-baking）及び後加熱保持（Post-baking）でのフラッシュランプアニールでの溶融又は半溶融又は非溶融状態の加熱と冷却により、前記低級結晶性半導体薄膜の結晶化を促進する、半導体薄膜又は半導体装置の製造方法。
【請求項５７】  前記下地膜は、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない前記低級結晶性半導体薄膜と同等以上の面積で、一部が線状に突出した形状にパターニングし、前記フラッシュランプアニールでの溶融又は半溶融又は非溶融状態の前記低級結晶性半導体薄膜を前記下地膜の前記突出形状部から熱放散させて結晶成長核を形成し、全体を任意な結晶方位で結晶化させる、請求項５６に記載した半導体薄膜又は半導体装置の製造方法。
【請求項５８】  前記下地膜上の、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない前記低級結晶性半導体薄膜を、前記下地膜と同等以下の面積で、前記下地膜の突出形状領域に微小突出した形状にパターニングし、前記フラッシュランプアニールでの溶融又は半溶融又は非溶融状態の前記低級結晶性半導体薄膜を前記下地膜の前記微小突出形状部から熱放散させて結晶成長核を形成し、全体を任意な結晶方位で結晶化させる、請求項５６に記載した半導体薄膜又は半導体装置の製造方法。
【請求項５９】  前記下地膜は、線状に突出した部分を介して任意の電位で使用される、請求項５６〜５８のいずれか１項に記載した半導体薄膜又は半導体装置の製造方法。
【請求項６０】  前記フラッシュランプアニール時の光反射低減及び保護用膜は、少なくとも紫外線を透過する電気絶縁性膜であり、或いはゲート絶縁膜に用いられる、請求項５６に記載した半導体薄膜又は半導体装置の製造方法。
【請求項６１】  酸化性雰囲気中でのフラッシュランプアニールの溶融又は半溶融加熱と冷却により、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない低級結晶性半導体薄膜を結晶化させるときに、この低級結晶性又は単結晶性半導体薄膜表面に同時に酸化系絶縁膜を形成し、この酸化系絶縁膜をゲート絶縁膜又は保護膜として使用する、半導体薄膜又は半導体装置の製造方法。
【請求項６２】  フラッシュランプアニールにより形成された、低歪点ガラス又は高歪点ガラス又は樹脂基板上の、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない多結晶性又は単結晶性半導体薄膜に、０．１ＭＰａ以上で３０ＭＰａ以下、常温以上で基板の歪点以下の温度の高圧低温の酸化性雰囲気中で酸化系絶縁膜を形成し、この酸化系絶縁膜をゲート絶縁膜又は保護膜として使用する、半導体薄膜又は半導体装置の製造方法。
【請求項６３】  フラッシュランプアニールにより形成された、高歪点ガラス基板上の、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない多結晶性又は単結晶性半導体薄膜を酸化性雰囲気中で高温熱酸化することにより酸化系絶縁膜を形成し、この酸化系絶縁膜をゲート絶縁膜又は保護膜として使用する、半導体薄膜又は半導体装置の製造方法。
【請求項６４】  フラッシュランプアニールにより形成された、高歪点ガラス基板上の光反射低減及び保護用絶縁膜付きの、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない多結晶性又は単結晶性半導体薄膜を、酸化雰囲気中で高温熱酸化することにより酸化系絶縁膜を形成し、この酸化系絶縁膜をゲート絶縁膜又は保護膜として使用する、半導体薄膜又は半導体装置の製造方法。
【請求項６５】  フラッシュランプアニールにより形成された、錫等のIV族元素の少なくとも１種を含有するか或いは含有しない多結晶性又は単結晶性半導体薄膜、及び絶縁膜の少なくとも一方を、常温〜基板の歪点以下の温度、分圧１３．３３Ｐａ以上で飽和蒸気圧以下の水の気体を含む雰囲気中での加熱工程（水蒸気中アニール）を経て改質する、半導体薄膜又は半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明は、基体上に多結晶性シリコン又は単結晶性シリコンなどの多結晶性又は単結晶性半導体薄膜を結晶成長させる方法及びその装置、その多結晶性又は単結晶性半導体薄膜を基体上に有する半導体装置及び電気光学装置の製造方法及びその装置、並びに電気光学装置に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の他の目的は、こうした多結晶性又は単結晶性半導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導体装置及び電気光学装置の製造方法と、この方法を実施する装置、並びに電気光学装置を提供することにある。