【事件の表示】
　平成　４年特許願第　３５４１９号「ディジタル信号処理装置」拒絶査定に対する審判事件［平成　５年　９月１０日出願公開、特開平　５−２３３６８２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成４年２月２１日の出願であって、その請求項１に係る発明（以下、本願発明という。）は、平成１３年１月１９日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された
「１つのアドレスで複素数が格納できる複数のＲＡＭと、２つの複素数を同時に転送するための４本以上のバス線と、並列に接続された複数の専用乗算器と、その乗算結果を加減算する専用の算術演算ユニットと、前記算術演算ユニットに対して直列に接続されその加減算結果を算術演算する算術論理演算ユニットとを備えたディジタル信号処理装置。」にあると認める。
　なお、平成１３年４月１６日付の手続補正は、平成１３年１１月９日付で決定をもって却下され、当該決定は確定したので、本願発明を、上記のとおり認定した。
　
２．引用例
　これに対して、原審の拒絶の理由に引用された特開平１−３０２２９６号公報（以下、引用例１という。）には、音声認識のためのパターン・マッチング処理回路に関して、次の事項が記載されている。（なお、誤記であることが明らかなところは訂正している。また、上付文字を使用しているところでは、等価な数学的表現にしている部分がある。）
（a）入力音声の特徴を表わす伝達関数として、Ｈ(z)＝・・・(2）を用いることができる。ただし、・・・ck、ｃ*kは互いに共役な複素数（ｚ平面上の複素根）であり、周波数構造におけるフォルマントの情報を含む係数である。（３頁右下欄２０行乃至４頁左上欄７行）
（b）次式により表される一次のオーパス・フィルタＴ(ｚ)＝・・・(3)を(2)式の1／ｚに置き換えると、音声の伝達関数Ｓ(z)は、Ｓ(z)＝・・・(4)となる。（４頁左上欄１０行乃至１９行）
（c）(4）式の対数をとり更に逆ｚ変換すると、Ｓ(ｎ)＝・・・となる。ただし、αj、βｋは周波数構造を変化させる係数である。（４頁左上欄２０行乃至右上欄９行）
（d）このようにして得た伝達関数Ｓ(ｎ)の値と標準値との間の距離の計算を行い、・・・パターン・マッチング処理を実行すれば、音声認識が達成されることが分かる。（４頁右上欄１０行乃至１６行）
（e）このような方法により、パターン・マッチング処理を実行するためには、複素数演算による組合せ処理が必要となる。（４頁右上欄２０行乃至左下欄２行）
（f）２つの複素数・・・の乗算及び除算処理は、乗算結果同志の加算、又は減算処理、即ちａ・ｂ±ｃ・ｄ形式の処理に帰着する。従って、音声認識のためのパターン・マッチング処理を効率よく実現するためには、a・b±c・d形式の演算処理を基本としたディジタル処理回路を構成すればよいことが解る。（４頁左下欄１６行乃至右下欄３行）
（g）この発明では、以上述べたa・b±c・dについての演算処理を実行するために、メモリ127に前記係数αj、βｋ、ck、ｃ*kに対応する時系列上のデータBi、Ci、Di及びEi(i＝o〜i)が格納されているものとし、また演算処理の結果のデータAiもメモリ127に格納されるものとして、以下動作説明をする。（４頁右下欄４行乃至１０行）
（h）ステップ1において、メモリ127からデータBo、Co、Do及びEoを読み出し、Boをデータ・バス100、Coをデータ・バス102、Doをデータ・バス101、Eoをデータ・バス103にそれぞれ送出する。
 ステップ2において、データ・バス100〜103上のデータBo、Co、Do及びEoをそれぞれ前記の対応によりレジスタ106〜111に格納し、かつ出力する。次に、乗算器118、119は、レジスタ106、107；110、111の出力により、それぞれ乗算Bo×Co、Do×Eoを実行する。（４頁右下欄１１行乃至５頁左上欄２行）
（i）ステップ3において、乗算器118、119の乗算結果R9(＝Bo×Co），R10(＝Do×Eo)をそれぞれレジスタ114、115に格納する。
　算術論理演算器120は乗算器118、119の乗算結果R9及びR１0を入力として選択し、これらについて加算Bo×Co＋Do×Eoを実行する。（５頁左上欄５行乃至１０行）
（j）ステップ4において、算術論理演算器120の加算結集R11(＝Bo×Co＋Do×Eo)をレジスタ116に格納する。レジスタ116の加算結果R11はデータAoとして、シフタ123に入力される。シフタ 123は、データAoの少数点の位置を調整して第１演算結果を得、これをデータバス104、105を介してメモリ127に格納する。（５頁左上欄１６行乃至右上欄２行）
　
　上記記載事項(e）、(f）及び（g）と記載事項（h）乃至（j）におけるデータBo、Co、Do及びEoに対する演算処理を併せて勘案すると、データBi、Di及びCi、Eiは、それぞれある複素数データの実数部と虚数部のいずれかであると認められる。したがって、メモリ127は複素数が格納できるメモリであり、データ・バス100〜103は２つの複素数を同時に転送するためのバス線である。さらに、乗算器と算術論理演算器はそれぞれある意味で専用のものと考えることができるから、引用例１には「複素数が格納できるメモリと、２つの複素数を同時に転送するための４本以上のバス線と、並列に接続された複数の専用乗算器と、その乗算結果を加減算する専用の算術論理演算器とを備えたパターン・マッチング処理回路。」（以下、引用例１に記載された発明という。）が記載されていると認められる。
　
　同じく原審の拒絶の理由に引用された特開昭５３−７８７４４号公報（以下、引用例２という。）には、複素数演算装置において、１つのデータの実数部と虚数部とが同一のアドレスに一対となって格納されたＲＡＭとＲＯＭを用いるものが記載されている。
　
３．対比
　本願発明と引用例１に記載された発明を対比すると、引用例１に記載された発明の「算術論理演算器」と「パターン・マッチング処理回路」は本願発明の「算術演算ユニット」と「ディジタル信号処理装置」にそれぞれ対応し、本願発明の「１つのアドレスで複素数が格納できる複数のＲＡＭ」と引用例１に記載された発明の「複素数が格納できるメモリ」は、ともに「複素数が格納できるメモリ」である点で一致するから、 両者は、
「複素数が格納できるメモリと、２つの複素数を同時に転送するための４本以上のバス線と、並列に接続された複数の専用乗算器と、その乗算結果を加減算する専用の算術演算ユニットとを備えたディジタル信号処理装置。」であることで一致し、以下の点で相違する。
（相違点１）
　本願発明の複素数が格納できるメモリは、「１つのアドレスで複素数が格納できる複数のＲＡＭ」であるのに対して、引用例１には１つのアドレスで複素数が格納できるか否か、また、メモリが複数のＲＡＭで構成されているか否かについて何ら明記されていない点。
（相違点２）
　本願発明は、算術演算ユニットに対して直列に接続されその加減算結果を算術演算する算術論理演算ユニットを備えたものであるのに対して、引用例１に記載された発明は、そのような算術論理演算ユニットを備えていない点。
４．当審の判断
　上記相違点について検討する。
（相違点１について）
　引用例２には、複素数演算装置において、１つのデータの実数部と虚数部とが同一のアドレスに一対となって格納されたＲＡＭとＲＯＭを用いるものが記載されており、当該ＲＯＭをＲＡＭに置き換えうることは当業者にとって自明な事項であることから、相違点１を格別のものと認めることはできない。
（相違点２について）
　前段の演算ユニットの加減算結果をさらに算術演算する演算ユニットを、当該前段の演算ユニットに直列に接続して設けることは、原審の査定時に周知例として示された特開昭６２−９７０６０号公報（以下、周知例という。）にも記載されているとおり周知であるから、相違点２を格別のものとすることはできない。
　
５．むすび
　したがって、本願発明は、引用例１及び引用例２に記載された発明および周知技術思想に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。