【事件の表示】
　平成１１年特許願第２８４３９１号「液晶表示素子及びその製造方法」拒絶査定に対する審判事件［平成１３年　４月２０日出願公開、特開２００１−１０８９７８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明の要旨
　本願は、平成１１年１０月５日の出願であって、その発明は、平成１３年７月６日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲に記載されたとおりのものであるところ、その請求項１に係る発明は、次のとおりのものである。
「プラスチック基板上に絶縁層と透明電極とが順次積層された電極付き基板を有する液晶表示素子であって、前記絶縁層の表面抵抗率が前記プラスチック基板の表面抵抗率より小さいことを特徴とする液晶表示素子。」（以下、「本願発明」という。）
　
２．引用刊行物
　これに対し、原査定の拒絶の理由に引用された、本願の出願前に頒布された特開平４−３２４４３０号公報（以下、「刊行物」という。）には、
「絶縁体基板の少なくとも片面にトランジスタを搭載する半導体装置において、前記トランジスタと前記絶縁体基板の間に高抵抗の導電膜が形成されていることを特徴とする半導体装置。」（特許請求の範囲第１項）、
「【産業上の利用分野】本発明は、半導体装置，半導体装置の製造方法及び半導体装置を搭載するための絶縁体基板に関し、特に帯電を防止した絶縁体基板を用いた半導体装置，半導体装置の製造方法，半導体装置を搭載するための絶縁体基板及び液晶表示装置に関する。」（段落【０００１】欄）、
「この従来の薄膜トランジスタアレイ基板では、基板が絶縁体であるため種々の工程によって発生する静電気により、ガラス基板４１が帯電する。ガラス基板４１は帯電すると集塵効果をもつ。従って、薄膜トランジスタアレイ基板は製造工程で基板に種々の異物を吸着することになり、これが、製品歩留りを低下させる、という問題点があった。」（段落【０００３】欄）、
「基板がガラス，樹脂等の絶縁体である場合、静電気が発生し、帯電してしまうことが多い。帯電した基板は、製造工程において種々の異物を吸着し、製品歩留りを低下させる。この帯電を防止するためには、導電性のある膜で基板を覆えばよい。この時、導電性のある膜の比抵抗が小さいと、導電性が高く、基板上に搭載するトランジスタ間が短絡したり、隣接トランジスタ間で信号が漏洩したりすることになるので、被覆する導電性のある膜は高抵抗である必要がある。」（段落【０００６】欄）、
「高抵抗の導電膜として、酸化スズや、酸化スズにインジウムを混合して製造したもの等を用いた場合、透明な被膜を得ることができる。絶縁体基板が透明で、高抵抗の導電膜も透明であれば、全体として透明な基板を得ることが出来、液晶ディスプレイ，イメージセンサ等に有効である。
【００１０】次に、本発明によれば、上記導電膜の面抵抗の値が８０ＭΩ／□以上１０ＧΩ／□以下である半導体装置や液晶表示装置が得られる。」（段落【０００９】及び【００１０】欄）、
「通常のガラス基板は１００ＧΩ／□程度であり、ガラス基板に微小の水分が付着したものの面抵抗が１０ＧΩ／□程度である。静電気の帯電を防止するには、１０ＧΩ／□よりは小さい抵抗値の膜が望ましい。
【００１３】したがって、絶縁体基板に被着する導電膜は、８０ＭΩ／□以上１０ＧΩ／□以下であることが望ましい。静電気の帯電防止と、導電性によるトランジスタへの悪影響との兼ね合いから、特に好ましくは、１００ＭΩ／□〜１０ＧΩ／□程度の導電膜が望ましい。」（段落【００１２】及び【００１３】欄）、
「本発明によれば、エチルアルコールに塩化第１スズ（ＳｎＣｌ2 ）を０．１ｇ／ｌ以上１２．５ｇ／ｌ以下になるように溶解し、絶縁体基板を浸漬する工程と、絶縁体基板を水蒸気を含む雰囲気で、１００℃〜１５０℃で１時間〜１２時間熱処理し、加水分解する工程と、絶縁体基板を更に２５０℃〜４００℃で１時間〜３時間熱処理する工程と、絶縁体基板の少なくとも片面にトランジスタを搭載する工程とを含む半導体装置の製造方法がより好ましくは得られる。」（段落【００１５】欄）、及び、
「薄膜トランジスタ（図２）はガラス基板１１上に高抵抗被膜１２を形成した後、次の製造工程をへて製造される。第１にＣｒ膜厚１４００オングストロームをスパッタリング法によって形成し、パターン化することによりゲート電極３を形成する。次にゲート絶縁膜４，動作層５，オーミックコンタクト層５′となる窒化シリコン膜，ノンドープアモルファスシリコン膜，リンドープアモルファスシリコン膜をそれぞれ４００ｎｍ，３００ｎｍ，５０ｎｍプラズマＣＶＤ法で成膜する。次にトランジスタ以外の部分のアモルファスシリコン膜を除去し、クロム（Ｃｒ）を２００ｎｍスパッタリングで成膜し、パターン化してドレイン・ソース電極６を形成する。次に透明導電膜ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）を８００ｎｍスパッタリング法によって成膜し、パターン化することにより、表示電極７を形成し、トランジスタ不要部のリンドープアモルファスシリコンをエッチング除去する。最後に素子保護膜９として、窒化シリコン膜４００ｎｍをプラズマＣＶＤ法で成膜し、接続端子部の窒化シリコン膜をエッチング除去することにより薄膜トランジスタが形成される。」（段落【００２３】欄）と記載され、
図２には、ガラス基板１１上に酸化スズ被膜１２、薄膜トランジスタ、表示電極７が形成された半導体装置が示されている。
　
３．対比・判断
　上記刊行物記載の発明（以下、「引用発明」という。）における「透明導電膜ＩＴＯ」、「液晶表示装置」が、本願発明における「透明電極」、「液晶表示素子」に相当することは明らかである。
　また、引用発明における「高抵抗の導電膜」は面抵抗の値が８０ＭΩ／□以上１０ＧΩ／□以下であり、本願発明における「絶縁膜」は表面抵抗率が１０6〜１０12Ω／□であるから、引用発明における「高抵抗の導電膜」は、本願発明における「絶縁膜」に相当する。
　さらに、上記刊行物には、「通常のガラス基板は１００ＧΩ／□程度であり、ガラス基板に微小の水分が付着したものの面抵抗が１０ＧΩ／□程度である。静電気の帯電を防止するには、１０ＧΩ／□よりは小さい抵抗値の膜が望ましい。【００１３】したがって、絶縁体基板に被着する導電膜は、８０ＭΩ／□以上１０ＧΩ／□以下であることが望ましい。」（段落【００１２】及び【００１３】欄）と記載されていることから、引用発明は、絶縁層の表面抵抗率がガラス基板の表面抵抗率よりも小さいということができる。
　よって、本願発明と引用発明とを比較すると、両者は、基板上に絶縁層と透明電極とが順次積層された電極付き基板を有する液晶表示素子であって、前記絶縁層の表面抵抗率が前記基板の表面抵抗率より小さいことを特徴とする液晶表示素子、である点で一致し、次の点で相違している。
　
（相違点）
　基板が、本願発明は、プラスチックであるのに対し、引用発明は、ガラスである点
　
　以下、上記相違点について検討する。
　引用発明は、静電気による帯電を防止するために、ガラス基板の絶縁層を形成するものであるが、上記刊行物には、「基板がガラス，樹脂等の絶縁体である場合、静電気が発生し、帯電してしまうことが多い。」（段落【０００６】欄）と記載されており、静電気が発生することによる帯電は、ガラス基板に限ったことではなく、プラスチック（上記刊行物では「樹脂」がこれに相当。）基板にも発生することが示されている。そして、プラスチック基板を用いることは、当業界における常套手段にすぎない。
　したがって、引用発明において、基板をガラスに代えてプラスチックとすることは、当業者にとって何ら困難なことなくなしえることである。
　そして、上記刊行物には、「【００１１】薄膜トランジスタアレイ基板等の場合、導電膜上に形成されるゲートライン間のリークによる信号の漏洩が問題となる。・・・・・ρ＞８０ＭΩ／□であれば、隣接ゲートライン間の信号の漏洩は実用上問題のないものとなる。
【００１２】また、通常のガラス基板は１００ＧΩ／□程度であり、ガラス基板に微小の水分が付着したものの面抵抗が１０ＧΩ／□程度である。静電気の帯電を防止するには、１０ＧΩ／□よりは小さい抵抗値の膜が望ましい。
【００１３】したがって、絶縁体基板に被着する導電膜は、８０ＭΩ／□以上１０ＧΩ／□以下であることが望ましい。静電気の帯電防止と、導電性によるトランジスタへの悪影響との兼ね合いから、特に好ましくは、１００ＭΩ／□〜１０ＧΩ／□程度の導電膜が望ましい。」（段落【００１２】及び【００１３】欄）と記載されており、この記載は、静電気の帯電防止のため、絶縁層（上記刊行物では、「導電膜」がこれに相当。）の表面抵抗率をガラス基板の表面抵抗率よりも小さくする技術を開示するものであるが、この記載から、ガラス基板ではなくプラスチック基板を用いた場合にも同様に、静電気の帯電防止のために、絶縁層の表面抵抗率をプラスチック基板の表面抵抗率よりも小さくすることが望ましいことは、当業者には普通に推測できることである。
　
４．むすび
　以上のとおりであるから、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。