【手続補正書】
【提出日】平成18年3月15日(2006.3.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上に設けられた、複数のストライプ状の結晶性半導体膜からなる１つのチャネル形成領域と、
前記チャネル形成領域上に、ゲート絶縁膜を介して前記ストライプ状の結晶性半導体膜上に設けられたゲート電極とをそれぞれ有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は、同一の凸部間に設けられた前記結晶性半導体膜からなり、
前記同一の凸部間に設けられた結晶性半導体膜は、実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項２】
絶縁表面上に設けられた、複数のストライプ状の結晶性半導体膜からなる１つのチャネル形成領域と、
前記チャネル形成領域上に、ゲート絶縁膜を介して前記ストライプ状の結晶性半導体膜上に設けられたゲート電極とをそれぞれ有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は、チャネル長方向に並んで設けられ、かつ同一の凸部間に設けられた前記結晶性半導体膜からなり、
前記同一の凸部間に設けられた結晶性半導体膜は、実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項３】
絶縁表面上に設けられた、ストライプ状の絶縁膜からなる複数の凸部間に設けられた複数のストライプ状の結晶性半導体膜からなる１つのチャネル形成領域と、
前記チャネル形成領域上に、ゲート絶縁膜を介して設けられたゲート電極とをそれぞれ有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は同一の前記凸部間に設けられた前記結晶性半導体膜からなり、
前記同一の凸部間に設けられた結晶性半導体膜は、実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項４】
絶縁表面上に設けられたストライプ状の絶縁膜からなる複数の凸部間に設けられた複数のストライプ状の結晶性半導体膜からなる１つのチャネル形成領域と、
前記チャネル形成領域上に、ゲート絶縁膜を介して設けられたゲート電極とをそれぞれ有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は、チャネル長方向に並んで設けられ、かつ同一の前記凸部間に設けられた前記結晶性半導体膜からなり、
前記同一の凸部間に設けられた結晶性半導体膜は、実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのゲート電極は同電位であることを特徴とする半導体回路。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのゲート電極には同一な信号が同時に入力されることを特徴とする半導体回路。
【請求項７】
請求項１乃至請求項６のいずれか一に記載の半導体回路は、カレントミラー回路、差動増幅回路、アナログスイッチまたはソースフォロワであることを特徴とする半導体回路。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記チャネル形成領域における前記結晶性半導体膜のチャネル幅方向の長さは０．０１μｍ以上２μｍ以下であることを特徴とする半導体回路。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記チャネル形成領域における前記結晶性半導体膜の厚さは０．０１μｍ以上３μｍ以下であることを特徴とする半導体回路。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記絶縁表面は酸化アルミニウムからなることを特徴とする半導体回路。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記絶縁膜のエッチングレートは同一測定条件における石英のエッチングレートよりも速いことを特徴とする半導体回路。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記絶縁膜の硬度は同一測定条件における石英の硬度よりも低いことを特徴とする半導体回路。
【請求項１３】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるようにパターニングされたストライプ状の結晶性半導体膜をそれぞれ有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路の作製方法であって、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１４】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部上に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるようにパターニングされたストライプ状の結晶性半導体膜をそれぞれ有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路の作製方法であって、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１５】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部上に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるようにパターニングされたストライプ状の結晶性半導体膜をそれぞれ有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路の作製方法であって、
前記第２の絶縁膜の長さをチャネル形成領域の長さとなるように形成し、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１６】
請求項１３乃至請求項１５のいずれか一において、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタは同電位となるゲートをそれぞれ有し、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１７】
請求項１３乃至請求項１６のいずれか一において、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのそれぞれゲートに同一な信号が同時に入力され、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１８】
請求項１３乃至請求項１７のいずれか一において、前記レーザー光は連続発振の線状レーザーであることを特徴とする半導体回路の作製方法。
【請求項１９】
請求項１３乃至請求項１８のいずれか一において、前記レーザー光の照射により前記結晶性半導体膜は溶融するとともに結晶化されて、平坦な表面を形成することを特徴とする半導体回路の作製方法。
【請求項２０】
請求項１３乃至請求項１９のいずれか一において、前記第２の絶縁膜のエッチングレートは同一測定条件における石英のエッチングレートよりも速いことを特徴とする半導体回路の作製方法。
【請求項２１】
請求項１３乃至請求項２０のいずれか一において、前記第２の絶縁膜の硬度は同一測定条件における石英の硬度よりも低いことを特徴とする半導体回路の作製方法。