【手続補正書】
【提出日】平成18年2月21日(2006.2.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１の半導体層と、この第１の半導体層上に形成された第１の絶縁膜と、この第１の絶縁膜上に形成された第２の半導体層とを備えたＳＯＩ基板と、
前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有し、前記第２の半導体層内に選択的に形成された素子分離絶縁膜と、
前記第２の半導体層に形成されたダイオードと、
前記ダイオードに接続された磁気抵抗効果素子と、
前記磁気抵抗効果素子の下方に前記磁気抵抗効果素子と離間して配置され、第１の方向に延在する第１の配線と、
前記磁気抵抗効果素子上に形成され、前記第１の方向と異なる第２の方向に延在する第２の配線と
を具備することを特徴とする磁気記憶装置。
【請求項２】  前記ダイオードは、
前記第２の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の一端の前記第２の半導体層内に形成され、前記磁気抵抗効果素子に接続する第１導電型の第１の拡散層と、
前記ゲート電極の他端の前記第２の半導体層内に形成された第２導電型の第２の拡散層と
を具備することを特徴とする請求項１に記載の磁気記憶装置。
【請求項３】  前記第２の拡散層は、前記第１の拡散層と離間して配置されることを特徴とする請求項２に記載の磁気記憶装置。
【請求項４】  前記第１及び第２の拡散層との間隔は、前記ゲート電極の幅とほぼ等しいことを特徴とする請求項２に記載の磁気記憶装置。
【請求項５】  前記第１及び第２の拡散層との間隔は、前記ゲート電極の幅の１／２であることを特徴とする請求項２に記載の磁気記憶装置。
【請求項６】  前記第１の拡散層と前記第２の拡散層との間の前記第２の半導体層は、前記第１導電型又は前記第２の導電型の第３の拡散層であることを特徴とする請求項３に記載の磁気記憶装置。
【請求項７】  前記第３の拡散層の不純物濃度は、前記第１の拡散層又は前記第２の拡散層の不純物濃度よりも低いことを特徴とする請求項６に記載の磁気記憶装置。
【請求項８】  前記ゲート電極の電位は固定されていることを特徴とする請求項２に記載の磁気記憶装置。
【請求項９】  前記ゲート電極の電位はグランド電位に固定されていることを特徴とする請求項２に記載の磁気記憶装置。
【請求項１０】  第１の半導体層と、この第１の半導体層上に形成された第１の絶縁膜と、この第１の絶縁膜上に形成された第２の半導体層とを備えたＳＯＩ基板と、
前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有し、前記第２の半導体層内に選択的に形成された素子分離絶縁膜と、
前記第２の半導体層に形成されたスイッチング素子と、
前記スイッチング素子に接続された磁気抵抗効果素子と、
前記磁気抵抗効果素子の下方に前記磁気抵抗効果素子と離間して配置され、第１の方向に延在する第１の配線と、
前記磁気抵抗効果素子上に形成され、前記第１の方向と異なる第２の方向に延在する第２の配線と、
前記磁気抵抗効果素子と前記スイッチング素子とを備えたメモリセルアレイ領域の周辺に位置し、前記スイッチング素子を制御する周辺回路を備え、バルク基板を用いた周辺回路領域と
を具備することを特徴とする磁気記憶装置。
【請求項１１】  第１の半導体層と、この第１の半導体層上に形成された第１の絶縁膜と、この第１の絶縁膜上に形成された第２の半導体層とを備えたＳＯＩ基板と、
前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有し、前記第２の半導体層内に選択的に形成された素子分離絶縁膜と、
前記ＳＯＩ基板に形成され、一端と他端とを有する第１のスイッチング素子と、
前記ＳＯＩ基板に形成され、一端と他端とを有する第２のスイッチング素子と、
前記第１のスイッチング素子の前記一端に接続された第１の配線と、
前記第２のスイッチング素子の前記一端に接続された第２の配線と、
前記第１のスイッチング素子の前記他端と前記第２のスイッチング素子の前記他端とに接続された第３の配線と、
前記第３の配線に接続された磁気抵抗効果素子と
を具備することを特徴とする磁気記憶装置。
【請求項１２】  前記磁気抵抗効果素子の磁化方向は、前記第３の配線の延在方向に対して４５度傾いていることを特徴とする請求項１１に記載の磁気記憶装置。
【請求項１３】  前記磁気抵抗効果素子に接続された第３のスイッチング素子と
をさらに具備することを特徴とする請求項１１に記載の磁気記憶装置。
【請求項１４】  前記第１及び第２のスイッチング素子をオンにし、前記第１及び第２の配線間に電流を流し、前記磁気抵抗効果素子にデータを書き込むことを特徴とする請求項１１に記載の磁気記憶装置。
【請求項１５】  前記磁気抵抗効果素子に接続された第３のスイッチング素子をさらに具備し、
前記データを書き込む際、前記第３のスイッチング素子はオフにすることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１６】  前記第１のスイッチング素子をオンにし、前記第２のスイッチング素子をオフにし、前記第１の配線から前記磁気抵抗効果素子に電流を流し、前記磁気抵抗効果素子のデータを読み出すことを特徴とする請求項１１に記載の磁気記憶装置。
【請求項１７】  第１の半導体層と、この第１の半導体層上に配置された第１の絶縁膜と、この第１の絶縁膜上に配置された第２の半導体層とを備えたＳＯＩ基板を形成する工程と、
前記第２の半導体層内に、前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有する素子分離絶縁膜を選択的に形成する工程と、
前記第２の半導体層にダイオードを形成する工程と、
第１の方向に延在する第１の配線を形成する工程と、
前記第１の配線の上方に前記第１の配線と離間して、前記ダイオードに接続する磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子上に、前記第１の方向と異なる第２の方向に延在する第２の配線を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。
【請求項１８】  第１の半導体層と、この第１の半導体層上に配置された第１の絶縁膜と、この第１の絶縁膜上に配置された第２の半導体層とを備えたＳＯＩ基板を形成する工程と、
前記第２の半導体層内に、前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有する素子分離絶縁膜を選択的に形成する工程と、
前記第２の半導体層にスイッチング素子を形成する工程と、
第１の方向に延在する第１の配線を形成する工程と、
前記第１の配線の上方に前記第１の配線と離間して、前記スイッチング素子に接続する磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子上に、前記第１の方向と異なる第２の方向に延在する第２の配線を形成する工程と
を具備し、
前記ＳＯＩ基板を用いたメモリセルアレイ領域と、バルク基板を用いた周辺回路領域とを形成することを特徴とする磁気記憶装置の製造方法。
【請求項１９】  前記メモリセルアレイ領域における基板上にマスク層を形成する工程と、
前記マスク層をマスクとして、前記周辺回路領域における前記基板内にイオン注入する工程と、
前記メモリセルアレイ領域における前記基板内に前記第１の絶縁膜を形成することで、前記メモリセルアレイ領域には前記ＳＯＩ基板を形成し、前記周辺回路領域には前記バルク基板を形成する工程と
をさらに具備することを特徴とする請求項１８に記載の磁気記憶装置の製造方法。
【請求項２０】  第１の半導体層と、この第１の半導体層上に配置された第１の絶縁膜と、この第１の絶縁膜上に配置された第２の半導体層とを備えたＳＯＩ基板を形成する工程と、
前記第２の半導体層内に、前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有する素子分離絶縁膜を選択的に形成する工程と、
前記ＳＯＩ基板に一端と他端とをそれぞれ有する第１及び第２のスイッチング素子を形成する工程と、
前記ＳＯＩ基板の上方に磁気抵抗効果素子を形成する工程と、
前記第１のスイッチング素子の前記一端に接続する第１の配線と、前記第２のスイッチング素子の前記一端に接続する第２の配線と、前記第１のスイッチング素子の前記他端と前記第２のスイッチング素子の前記他端と前記磁気抵抗効果素子とに接続する第３の配線とを形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。
【請求項２１】  前記磁気抵抗効果素子の磁化方向が前記第３の配線の延在方向に対して４５度傾くように、前記磁気抵抗効果素子及び前記第３の配線を形成することを特徴とする請求項２０に記載の磁気記憶装置の製造方法。
【請求項２２】  前記磁気抵抗効果素子に接続する第３のスイッチング素子を形成する工程をさらに具備することを特徴とする請求項２０に記載の磁気記憶装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明の第１の視点による磁気記憶装置は、第１の半導体層と、この第１の半導体層上に形成された第１の絶縁膜と、この第１の絶縁膜上に形成された第２の半導体層とを備えたＳＯＩ基板と、前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有し、前記第２の半導体層内に選択的に形成された素子分離絶縁膜と、前記第２の半導体層に形成されたダイオードと、前記ダイオードに接続された磁気抵抗効果素子と、前記磁気抵抗効果素子の下方に前記磁気抵抗効果素子と離間して配置され、第１の方向に延在する第１の配線と、前記磁気抵抗効果素子上に形成され、前記第１の方向と異なる第２の方向に延在する第２の配線とを具備する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明の第２の視点による磁気記憶装置の製造方法は、第１の半導体層と、この第１の半導体層上に配置された第１の絶縁膜と、この第１の絶縁膜上に配置された第２の半導体層とを備えたＳＯＩ基板を形成する工程と、前記第２の半導体層内に、前記第２の半導体層の表面から前記第１の絶縁膜に達する深さを有する素子分離絶縁膜を選択的に形成する工程と、前記第２の半導体層にダイオードを形成する工程と、第１の方向に延在する第１の配線を形成する工程と、前記第１の配線の上方に前記第１の配線と離間して、前記ダイオードに接続する磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子上に、前記第１の方向と異なる第２の方向に延在する第２の配線を形成する工程とを具備する。