【手続補正書】
【提出日】平成18年4月21日(2006.4.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体領域上にゲート絶縁膜、ゲート電極、及び前記ゲート電極を覆う絶縁膜を形成し、
前記半導体領域の一部を露出した後導電膜を形成し、
前記導電膜上にレジストを塗布し、
前記レジスト全面をエッチングし、前記導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクを用いて前記導電膜の一部をエッチングし、
前記エッチングされた導電膜の一部又は前記エッチングされた導電膜及び前記半導体領域の一部をエッチングすることを特徴とする半導体素子の作製方法。
【請求項２】
半導体領域上にゲート絶縁膜、ゲート電極、及び前記ゲート電極を覆う絶縁膜を形成し、
前記半導体領域の一部を露出した後導電膜を形成し、
前記導電膜の一部又は前記導電膜及び前記半導体領域の一部をエッチングし、
前記導電膜上にレジストを塗布し、
前記レジスト全面をエッチングし、前記導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクを用いて前記導電膜の一部をエッチングすることを特徴とする半導体素子の作製方法。
【請求項３】
半導体領域上に第１の絶縁膜、第１の導電膜、及び第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして前記第１の導電膜をエッチングしてゲート電極を形成した後、第３の絶縁膜を形成し、
前記第３の絶縁膜をエッチングして、サイドウォールを形成し、
前記サイドウォール及び前記ハードマスクをマスクとして前記第１の絶縁膜をエッチングしてゲート絶縁膜を形成すると共に前記半導体領域の一部を露出した後第２の導電膜を形成し、
前記第２の導電膜上にレジストを塗布し、
前記レジスト全面をエッチングし、前記第２の導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクをマスクとして前記第２の導電膜の一部をエッチングし、
前記エッチングされた第２の導電膜の一部又は前記エッチングされた第２の導電膜及び前記半導体領域の一部をエッチングしてソース電極及びドレイン電極を形成することを特徴とする半導体素子の作製方法。
【請求項４】
半導体領域上に第１の絶縁膜、第１の導電膜、及び第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして前記第１の導電膜をエッチングしてゲート電極を形成した後、第３の絶縁膜を形成し、
前記第３の絶縁膜をエッチングして、サイドウォールを形成し、
前記サイドウォール及び前記ハードマスクをマスクとして前記第１の絶縁膜をエッチングしてゲート絶縁膜を形成すると共に前記半導体領域の一部を露出した後第２の導電膜を形成し、
前記第２の導電膜の一部又は前記第２の導電膜及び前記半導体領域の一部をエッチングし、
前記エッチングされた第２の導電膜上にレジストを塗布し、
前記レジスト全面をエッチングし、前記第２の導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクをマスクとして前記第２の導電膜の一部をエッチングしてソース電極及びドレイン電極を形成することを特徴とする半導体素子の作製方法。
【請求項５】
半導体領域上にゲート絶縁膜、ゲート電極、及び前記ゲート電極を覆う絶縁膜を形成し、
前記半導体領域の一部を露出した後導電膜を形成し、
前記導電膜上にレジストを塗布し、
前記レジスト全面を露光した後現像し、前記導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクを用いて前記導電膜の一部をエッチングし、
前記エッチングされた導電膜の一部又は前記エッチングされた導電膜及び前記半導体領域の一部をエッチングすることを特徴とする半導体素子の作製方法。
【請求項６】
半導体領域上にゲート絶縁膜、ゲート電極、及び前記ゲート電極を覆う絶縁膜を形成し、
前記半導体領域の一部を露出した後導電膜を形成し、
前記導電膜の一部又は前記導電膜及び前記半導体領域の一部をエッチングし、
前記導電膜上にレジストを塗布し、
前記レジスト全面を露光した後現像し、前記導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクを用いて前記導電膜の一部をエッチングすることを特徴とする半導体素子の作製方法。
【請求項７】
半導体領域上に第１の絶縁膜、第１の導電膜、及び第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして前記第１の導電膜をエッチングしてゲート電極を形成した後、第３の絶縁膜を形成し、
前記第３の絶縁膜をエッチングして、サイドウォールを形成し、
前記サイドウォール及び前記ハードマスクをマスクとして前記第１の絶縁膜をエッチングしてゲート絶縁膜を形成すると共に前記半導体領域の一部を露出した後第２の導電膜を形成し、
前記第２の導電膜上にレジストを塗布し、
前記レジスト全面を露光した後現像し、前記第２の導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクをマスクとして前記第２の導電膜の一部をエッチングし、
前記エッチングされた第２の導電膜の一部又は前記エッチングされた第２の導電膜及び前記半導体領域の一部をエッチングしてソース電極及びドレイン電極を形成することを特徴とする半導体素子の作製方法。
【請求項８】
半導体領域上に第１の絶縁膜、第１の導電膜、及び第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチングしてハードマスクを形成し、
前記ハードマスクをマスクとして前記第１の導電膜をエッチングしてゲート電極を形成した後、第３の絶縁膜を形成し、
前記第３の絶縁膜をエッチングして、サイドウォールを形成し、
前記サイドウォール及び前記ハードマスクをマスクとして前記第１の絶縁膜をエッチングしてゲート絶縁膜を形成すると共に前記半導体領域の一部を露出した後第２の導電膜を形成し、
前記第２の導電膜の一部又は前記第２の導電膜及び前記半導体領域の一部をエッチングし、
前記エッチングされた第２の導電膜上にレジストを塗布し、
前記レジスト全面を露光した後現像し、前記第２の導電層の一部を露出させてレジストマスクを形成し、
前記レジストマスクをマスクとして前記第２の導電膜の一部をエッチングしてソース電極及びドレイン電極を形成することを特徴とする半導体素子の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記レジストは、膜厚の厚い領域と、膜厚の薄い領域とが形成されることを特徴とする半導体素子の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記半導体領域に、半導体基板又は半導体薄膜を用いることを特徴とする半導体素子の作製方法。
【請求項１１】
請求項１０において、
前記半導体基板に、単結晶シリコン基板または化合物半導体基板を用いることを特徴とする半導体素子の作製方法。
【請求項１２】
請求項１０において、
前記半導体薄膜に、結晶性シリコン膜を用いることを特徴とする半導体素子の作製方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
前記レジストマスクは、前記レジスト全面を露光した後現像して形成する。また、前記レジスト全面をエッチングして前記第２の導電膜又は前記第２の導電膜の一部を露出させて形成してもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図１（Ａ）に示すように、基板１０１上に、基板からの不純物をブロックするための下地膜１０２を形成する。この後、所望の形状を有する半導体膜で形成される半導体領域１０３を形成した後、ゲート絶縁膜となる第１の絶縁膜、ゲート電極となる第１の導電膜を成膜する。次に、第１の導電膜を所望の形状にエッチングして、ゲート電極１０５を形成する。このとき、第１の絶縁膜１０４も一部エッチングされ、膜厚が薄くなる。次に、基板全面に第２の絶縁膜１０６を成膜する。その後、ゲート電極をマスクとして半導体領域１０３に不純物を添加して、不純物領域１０３ａを形成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
図５（Ｂ）はレジスト膜厚の異なる二つの領域（領域２１および領域２２）における露光量と残膜率の関係を模式的に示したものである。領域２２の方が領域２１よりもレジスト膜厚が厚いため、領域２２におけるＥｔｈ（以後、Ｅｔｈ（Ａ）という）の方が領域２１におけるＥｔｈ（以後、Ｅｔｈ（Ｂ）という）よりも大きい。領域２２においては、残膜率をｙ１％以上としたいため、ｘ１［ｍＪ／ｃｍ２］以下の露光量で光を照射すればよい。また領域２１においては残膜率を０％としたいため、Ｅｔｈ（Ｂ）以上の露光量で光を照射すればよい。従って、Ｅｔｈ（Ａ）［ｍＪ／ｃｍ２］以上ｘ１［ｍＪ／ｃｍ２］以下の露光量で光を照射すればよいことが分かる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
次に、図２（Ｅ）に示すように、残留したレジスト２１５をマスクとして、導電膜２１３をエッチングし、ソース電極及びドレイン電極２１６を形成する。次に、基板上に層間絶縁膜２１７を形成する。次に、ソース電極及びドレイン電極２１６に接続するコンタクトホールを形成し、接続配線となる導電膜を形成する。この後、導電膜上に所望のパターンを有するレジストマスクを形成し、このマスクを用いて導電膜を所望のパターンにエッチングし、接続配線２１８を形成する。