【手続補正書】
【提出日】平成18年2月22日(2006.2.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】積層体及び半導体装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  基板と、
前記基板の上に形成されたエッチングストッパ層と、
前記エッチングストッパ層の上に形成された第１の剥離層と、
前記第１の剥離層上に形成された半導体薄膜と
を備え
前記エッチングストッパ層が前記半導体薄膜に比べ第１のエッチング液によりエッチングされにくいものであり、
前記半導体薄膜が前記第１の剥離層に比べ第２のエッチング液によりエッチングされにくいものである
ことを特徴とする積層体。
【請求項２】  基板と、
前記基板の上に形成された第１の剥離層と、
前記第１の剥離層の上に形成されたエッチングストッパ層と、
前記エッチングストッパ層の上に形成された半導体薄膜と
を備え、
前記エッチングストッパ層が前記半導体薄膜に比べ第１のエッチング液により比較的エッチングされにくいものであり、
前記半導体薄膜が前記第１の剥離層に比べ前記第２のエッチング液によりエッチングされにくいものである
ことを特徴とする積層体。
【請求項３】  前記基板は前記エッチングストッパ層に比べ第３のエッチング液によりエッチングされにくいものである
ことを特徴とする請求項１又は２に記載の積層体。
【請求項４】  前記基板がＧａＡｓであり、
前記第１の剥離層がＡｌｐＧａ１−ｐＡｓ（１≧ｐ≧０）であり、
ストッパ層が、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層（１≧ｘ≧０、１≧ｙ≧０）である
ことを特徴とする請求項１又は２に記載の積層体。
【請求項５】  前記半導体薄膜の各層が、ＡｌｚＧａ１−ｚＡｓ（１≧ｚ≧０）であることを特徴とする請求項４に記載の積層体。
【請求項６】  前記半導体薄膜の各層のＡｌ組成比ｚと前記第１の剥離層のＡｌ組成比ｐについて、ｚ＜ｐである
ことを特徴とする請求項５に記載の積層体。
【請求項７】  前記第１の剥離層がＡｌＡｓである
ことを特徴とする請求項５に記載の積層体。
【請求項８】  前記ストッパ層の組成（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰにおいて、ｘ＝０、０．４８≦y≦０．５２である
ことを特徴とする請求項４に記載の積層体。
【請求項９】  前記基板の上に形成された第２の剥離層をさらに有し、
前記ストッパ層は、前記第２の剥離層の上に形成されており、
前記第２の剥離層は、前記基板に比べ前記第１のエッチング液によりエッチングされやすく、かつ前記第２のエッチング液によりエッチングされやすいものである
ことを特徴とする請求項１に記載の積層体。
【請求項１０】  前記基板がＧａＡｓ基板、
前記第１の剥離層がＡｌｐＧａ１−ｐＡｓ（１≧ｐ≧０）、
前記ストッパ層が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層（１≧ｘ≧０、１≧ｙ≧０）、
前期第２の剥離層がＡｌｑＧａ１−ｑＡｓ（１≧ｑ≧０）である
ことを特徴とする請求項９に記載の積層体。
【請求項１１】  前記半導体薄膜の各層が、ＡｌｚＧａ１−ｚＡｓ（１≧ｚ≧０）であることを特徴とする請求項１０に記載の積層体。
【請求項１２】  前記半導体薄膜の各層のＡｌ組成比ｚ、第１の剥離層のＡｌ組成比ｐ、第２の剥離層のＡｌ組成比ｑについて、
ｚ＜ｐ、ｚ＜ｑであることを特徴とする請求項１１に記載の積層体。
【請求項１３】  前記第１の剥離層のＡｌ組成比ｐと前記第２の剥離層のＡｌ組成比ｑとが互いに等しくないことを特徴とする請求項１０に記載の積層体。
【請求項１４】  前記第１の剥離層の厚さと前記第２の剥離層の厚さとが互いに等しくないことを特徴とする請求項１０に記載の積層体。
【請求項１５】  前記第１の剥離層と前記第２の剥離層について、前記第２のエッチング液に対して、前記第１の剥離層のエッチング速度よりも前記第２の剥離層のエッチング速度の方が大きいことを特徴とする
請求項１０に記載の積層体。
【請求項１６】  前記第１の剥離層のＡｌ組成比ｐと前記第２の剥離層のＡｌ組成比ｑについて、ｐ＜ｑであることを特徴とする請求項１５に記載の積層体。
【請求項１７】  前記第１の剥離層と前記第２の剥離層がＡｌＡｓであることを特徴とする請求項１０に記載の積層体。
【請求項１８】  前記第１の剥離層の層厚さよりも前記第２の剥離層の層厚が大きいことを特徴とする請求項１５又は１７に記載の積層体。
【請求項１９】  前記ストッパ層の組成（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰにおいて、ｘ＝０、０．４８≦y≦０．５２である
ことを特徴とする請求項１０に記載の積層体。
【請求項２０】  前記基板の上に形成された第１のバッファー層をさらに含み、
前記第２の剥離層は、前記第１のバッファー層の上に形成されており、
前記第２の剥離層の上に形成された第２のバッファー層をさらに含み、
前記ストッパ層は、前記第２のバッファー層の上に形成されており、
前記ストッパ層の上に形成された第３のバッファー層をさらに含み、
前記第１の剥離層は、前記第３のバッファー層の上に形成されている
ことを特徴とする請求項１０に記載の積層体。
【請求項２１】  基板と、
前記基板の上に形成された剥離層と、
前記剥離層上に形成された半導体薄膜と
を有し、
前記基板が前記半導体薄膜及び前記剥離層に比べ第１のエッチング液によりエッチングされにくいものであり、
前記基板が前記剥離層に比べ前記第２のエッチング液によりエッチングされにくいものである
ことを特徴とする積層体。
【請求項２２】  前記基板がＳｉ基板であり、前記半導体薄膜がＧａＡｓ系の半導体薄膜であることを特徴とする請求項２１に記載の積層体。
【請求項２３】  前記半導体薄膜の各層の材料が、ＡｌｚＧａ１−ｚＡｓ（ｚ≧０）で表されるものであることを特徴とする請求項２２に記載の積層体。
【請求項２４】  前記剥離層の材料が、ＡｌｐＧａ１−ｐＡｓ（１≧ｐ＞０）で表されるものであることを特徴とする請求項２２に記載の積層体。
【請求項２５】  前記半導体薄膜の各層のＡｌ組成比ｚと第２のエピタキシャル層のＡｌ組成比ｐについて、ｚ＜ｐであることを特徴とする請求項２４に記載の積層体。
【請求項２６】  前記剥離層の材料がＡｌＡｓで表されるものであることを特徴とする請求項２４に記載の積層体。
【請求項２７】  前記第１の基板と前記剥離層が接していることを特徴とする請求項２２に記載の積層体。
【請求項２８】  前記半導体薄膜が、下側コンタクト層と、その上に位置する下側クラッド層と、その上に位置する活性層と、その上に位置する上側クラッド層と、その上に位置する上側コンタクト層とを含むことを特徴とする請求項１乃至２７のいずれかに記載の積層体。
【請求項２９】  前記半導体薄膜が、前記下側コンタクト層、前記下側クラッド層、前記活性層、前記上側クラッド層、及び前記上側コンタクト層を順にエピタキシャル成長させることにより形成されたものであることを特徴とする請求項２８に記載の積層体。
【請求項３０】  前記基板は前記エッチングストッパ層に比べ第３のエッチング液によりエッチングされにくいものであることを特徴とする請求項１及び３乃至８のいずれかに記載の積層体。
【請求項３１】  前記基板は前記エッチングストッパ層に比べ第３のエッチング液によりエッチングされにくいものであることを特徴とする請求項２乃至８のいずれかに記載の積層体。
【請求項３２】  請求項１及び３乃至８のいずれかに記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記第１の剥離層を除去する工程と
を有する半導体装置の製造方法。
【請求項３３】  請求項２乃至８のいずれかに記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記第１の剥離層を除去することにより前記半導体薄膜を前記基板から分離する工程と
を有する半導体装置の製造方法。
【請求項３４】  請求項３０に記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記第１の剥離層を除去する工程と、
第３のエッチング液を用いて前記ストッパ層を除去する工程と
を有する半導体装置の製造方法。
【請求項３５】  請求項３１に記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記第１の剥離層を除去する工程と、
第３のエッチング液を用いて前記ストッパ層を除去する工程と
を有する半導体装置の製造方法。
【請求項３６】  請求項９乃至１９のいずれかに記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記第１の剥離層を除去する工程と、
前記第１の剥離層を除去する工程の後に、前記第２の剥離層を除去する工程と
を有する半導体装置の製造方法。
【請求項３７】  前記第１の剥離層を除去する工程の後であって、かつ前記第２の剥離層を除去する工程の前に、前記ストッパ層を除去する工程をさらに有することを特徴とする請求項３６に記載の半導体装置の製造方法。
【請求項３８】  請求項２０に記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記第１の剥離層を除去する工程と、
前記第１の剥離層を除去する工程の後に、前記第２の剥離層を除去することにより、前記第３のバッファー層、前記ストッパ層、及び前記第２のバッファー層を前記基板から分離する工程と有する半導体装置の製造方法。
【請求項３９】  請求項２１乃至２７のいずれかに記載の積層体を用意する工程と、
前記半導体薄膜に半導体素子を形成する工程と、
前記第１のエッチング液を用いて前記半導体薄膜に溝を形成する工程と、
前記第２のエッチング液を用いて前記剥離層を除去することにより前記半導体薄膜を前記基板から分離する工程と、
を有する半導体装置の製造方法。
【請求項４０】  前記半導体薄膜は、ＬＥＤ素子が形成されたものであることを特徴とする請求項１乃至３１のいずれかに記載の積層体。
【請求項４１】  前記半導体薄膜は、複数のＬＥＤ素子から成るＬＥＤアレイが形成されたものであることを特徴とする請求項４０に記載の積層体。