(57)【特許請求の範囲】
【請求項１】
マスクのマスクパターンを、上記マスクを用いた微細加工プロセスによって所望の寸法を持つ配線パターンが形成されるように補正する方法であって、
上記微細加工プロセスを実施する前に、エッチング近接効果に対する上記マスクパターンの補正を、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて行う工程を含み、
上記補正モデルは、上記パターン間スペースサイズのパラメータをＲとする場合、関数Ｒ−ｎ（ｎ：正の実数）および対数関数Ｌｏｇ（Ｒ）が線形結合された式を少なくとも含んでいることを特徴とするマスクパターンの補正方法。
【請求項２】
上記関数Ｒ−ｎは、１≦ｎ≦２の範囲で設定されることを特徴とする請求項１に記載のマスクパターンの補正方法。
【請求項３】
上記補正モデルは、一定のパターンピッチを有する繰り返しパターンが定められた評価パターンを用いて配線パターンを形成した基板から採取したデータにより作成されていることを特徴とする請求項１に記載のマスクパターンの補正方法。
【請求項４】
上記補正モデルを用いて、１次元の上記パターンサイズおよびパターン間スペースサイズの組合せにより算出した補正量を規定した補正ルールを作成し、上記補正ルールを用いて、上記エッチング近接効果に対する上記マスクパターンの補正を行うことを特徴とする請求項１に記載のマスクパターンの補正方法。
【請求項５】
パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルが用いられることによって、エッチング近接効果に対する補正が行われたマスクパターンを有し、
上記補正モデルは、上記パターン間スペースサイズのパラメータをＲとする場合、関数Ｒ−ｎ（ｎ：正の実数）および対数関数Ｌｏｇ（Ｒ）が線形結合された式を少なくとも含んでいることを特徴とするフォトマスク。
【請求項６】
基板上に、マスクを用いた微細加工プロセスによって配線パターンを形成する方法であって、
パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて、上記マスクのマスクパターンに、エッチング近接効果に対する補正を行う工程と、
上記補正を行ったマスクパターンを有するマスクを用いて、上記微細加工プロセスによって上記基板上に配線パターンを形成する工程と、を含み、
上記補正モデルは、上記パターン間スペースサイズのパラメータをＲとする場合、関数Ｒ−ｎ（ｎ：正の実数）および対数関数Ｌｏｇ（Ｒ）が線形結合された式を少なくとも含んでいることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造におけるマスクパターンの補正方法、その補正方法を用いて作成したフォトマスク、半導体装置の製造方法、およびその製造方法を用いて製造した半導体装置に関するものであり、より詳細には、プロセス近接効果による微細パターンの形成精度の低下を改善する技術に関する。
【背景技術】
【０００２】
現在、半導体デバイスの高速化や高集積化が進められており、それに伴ってトランジスタや配線パターンの微細化が必要となっている。特にトランジスタの高速化や高集積化に関しては、ゲート寸法の縮小が有効であることが知られている。そこで、現在では、実際に１００ｎｍ以下の非常に微細なゲート線幅が使用されている。
【０００３】
ゲート線幅のばらつきは、トランジスタの特性および品質に直接影響する。よって、ゲート線幅のばらつきを低減させるために、トランジスタの製造工程におけるリソグラフィー工程において、転写したマスクパターンがシフトしたこと（以下、パターンシフトと略記する）によるパターン間のばらつき（以下、パターン間ばらつきと略記する）を補正する光近接効果補正（Optical Proximity Correction：ＯＰＣ）技術が、トランジスタ製造分野に既に導入されている。
【０００４】
また、トランジスタの製造工程におけるエッチング工程やマスク作製工程において、近接効果により生じたパターンシフトのパターン間ばらつきにより、最終的にウェハ（基板）上に形成した配線パターンにゲート線幅のばらつきが生じることも知られている。これに対しては、近年、上記近接効果により生じるパターンシフトのパターン間ばらつきを補正するプロセス近接効果補正（Process Proximity Correction：ＰＰＣ）技術が検討されている。
【０００５】
このように、設計寸法通りのゲート線幅を実現するためには、トランジスタ、大きくは半導体装置の製造において、近接効果により生じるパターン間ばらつきを考慮して、マスクパターンの補正を施しておかなければならない。半導体装置の製造におけるマスクパターンの補正方法に関しては、補正のための方法やシステムなどについて様々な提案がされており、例えば、非特許文献１には、エッチング近接効果に対する補正モデルの作成方法について記載されている。
【０００６】
図８は、非特許文献１に記載の、エッチング近接効果に対する補正モデル（以下、エッチング近接効果補正モデルと略記する）の作成フローを示すフローチャートである。
【０００７】
まず、エッチング工程での近接効果を評価するためのマスクパターン（以下、エッチング近接効果評価パターンと略記する）を用いて、エッチング工程の前後のパターン線幅から、エッチング工程におけるパターンシフトであるエッチシフトを測定する（ステップＳ５１）。
【０００８】
続いて、エッチング近接効果評価パターンを用いて算出したエッチシフトに対して、パターンの密度（以下、パターン密度と略記する）と、パターン間のスペース（以下、パターン間スペースと略記する）の関数とをパラメータとする補正モデルを用いて、最小二乗法によるフィッティングを行う（ステップＳ５２）。このフィッティングの際には、補正モデルにはパターン間スペースの関数をＲとした場合の関数１／Ｒを用いて、パターン密度の係数、およびパターン間スペースの関数の係数をそれぞれ算出する。
【０００９】
これにより、エッチング近接効果補正モデルを作成する（ステップＳ５３）。このエッチング近接効果補正モデルと、実際のエッチング近接効果により生じたエッチシフトを測定したときの実測値との間の関係を、図９（ａ）（ｂ）に示す。
【００１０】
図９（ａ）は、エッチング近接効果補正モデルにおける、パターン間スペースの値に対してのエッチシフトの値（グラフ中の四角のポイント）と、パターン間スペースの値に対してのエッチシフトの実測値（グラフ中の丸のポイント）とを示している。また、横軸はパターン間スペースの幅（ｎｍ）を示し、縦軸はエッチシフト（ｎｍ）を示している。
【００１１】
図９（ｂ）は、図９（ａ）に示したような、エッチング近接効果補正モデルにおけるエッチシフトの値を、エッチシフトの実測値にフィッティングした結果を示している。横軸はパターン間スペースの幅（ｎｍ）を示し、縦軸は、フィッティングしたときの残差（モデルフィッティング残差）（ｎｍ）を示している。
【００１２】
このように、非特許文献１に記載の技術では、図９（ｂ）に示すようなフィッティング結果を有するエッチング近接効果補正モデルを作成することが可能である。このエッチング近接効果補正モデルを用いて補正を行ったマスクパターンを有するマスクを作製し、このマスクを用いてエッチングを行うことにより、設計寸法に近づくようなゲート線幅を持つ配線パターンを実現することが可能となる。
【非特許文献１】「ProGen Template Programming Guide」、Synopsys,Inc、September 2006
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述したエッチング近接効果補正モデルでは、図９（ｂ）に示すように、パターン間スペースの幅が０．２μｍ未満の狭いスペース領域（グラフ中のＸ）、０．２μｍ〜２μｍの中間スペース領域（グラフ中のＹ）、および、５μｍ以上の広いスペース領域（グラフ中のＺ）において、５ｎｍを超えるモデルフィッティング残差が残っている。これは、図９（ａ）に示す、スペース領域ｘ、ｙおよびｚにおけるエッチング近接効果補正モデルの精度が高くないためである。
【００１４】
このため、非特許文献１に記載の技術では、高精度のエッチング近接効果補正モデルを作成することが不可能である。それゆえ、半導体装置の基板上に形成される最終的な配線パターンの寸法を、設計寸法通りに精度良く形成することができないという問題点を有している。
【００１５】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、所望の寸法を持つ配線パターンが基板上に形成されるように、エッチング近接効果に対するマスクパターンの補正を高精度で行うことができるマスクパターンの補正方法、その補正方法を用いて作成したフォトマスク、半導体装置の製造方法、およびその製造方法を用いて製造した半導体装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明のマスクパターンの補正方法は、上記課題を解決するために、マスクのマスクパターンを、上記マスクを用いた微細加工プロセスによって所望の寸法を持つ配線パターンが形成されるように補正する方法であって、上記微細加工プロセスを実施する前に、エッチング近接効果に対する上記マスクパターンの補正を、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて行うことを特徴としている。
【００１７】
上記の構成によれば、微細加工プロセスを実施する前に、微細加工プロセスにて用いるマスクのマスクパターンに、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いてエッチング近接効果に対する補正を行う。また、補正モデルは、パターンサイズおよびパターン間スペースサイズをパラメータとしているので、精度良く作成されている。よって、所望の寸法を持つ配線パターンが基板上に形成されるように、エッチング近接効果に対するマスクパターンの補正を高精度で行うことが可能となる。
【００１８】
また、本発明のマスクパターンの補正方法は、上記補正モデルは、上記パターン間スペースサイズのパラメータをＲとする場合、関数Ｒ−ｎ（ｎ：正の実数）および対数関数Ｌｏｇ（Ｒ）が線形結合された式を少なくとも含んでいることが好ましい。
【００１９】
上記の構成によれば、関数Ｒ−ｎは、例えば、レジスト下部形状による依存性を含めた、フォトレジストの下層に設けられる有機反射防止膜をエッチングする際のパターン依存性を良く再現し、また、対数関数Ｌｏｇ（Ｒ）は、配線パターンの材料、例えば、多結晶シリコンを、エッチングする際のパターン依存性を良く再現する。これにより、補正モデルの精度をさらに向上させることが可能となる。
【００２０】
また、特に、関数Ｒ−１は、フォトレジストの下層に設けられる有機反射防止膜をエッチングする際のパターン依存性を、関数Ｒ−２は、エッチングによりパターンがシフトする際の、レジストパターンのレジスト下部形状による依存性を、非常に良く再現する。それゆえ、本発明のマスクパターンの補正方法は、上記関数Ｒ−ｎは、１≦ｎ≦２の範囲で設定されることが望ましい。
【００２１】
また、本発明のマスクパターンの補正方法は、上記補正モデルは、一定のパターンピッチを有する繰り返しパターンが定められた評価パターンを用いて配線パターンを形成した基板から採取したデータにより作成されていることが好ましい。
【００２２】
上記の構成によれば、配線パターンが形成された基板から、エッチングによるパターンのシフトのデータを容易に採取することが可能である。また、パターンサイズおよびパターン間スペースサイズのパラメータも抽出するのには複雑なものとなっていないので、上記データに対しての、パターンサイズおよびパターン間スペースサイズをパラメータとして用いることによるモデル化を容易に行うことが可能となる。
【００２３】
また、本発明のマスクパターンの補正方法は、上記補正モデルを用いて、１次元の上記パターンサイズおよびパターン間スペースサイズの組合せにより算出した補正量を規定した補正ルールを作成し、上記補正ルールを用いて、上記エッチング近接効果に対する上記マスクパターンの補正を行うことが好ましい。
【００２４】
上記の構成によれば、補正処理の際に、１次元（例えば、横方向）のみのパターンサイズおよびパターン間スペースサイズを検出すればよいため、補正処理にかかる時間を短縮することが可能となる。
【００２５】
また、本発明のフォトマスクは、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルが用いられることによって、エッチング近接効果に対する補正が行われたマスクパターンを有することを特徴としている。
【００２６】
上記の構成によれば、補正モデルは、パターンサイズおよびパターン間スペースサイズをパラメータとしているので、精度良く作成されている。よって、所望の寸法を持つ配線パターンが基板上に形成されるように、エッチング近接効果に対する補正が高精度で行われたマスクパターンを有するフォトマスクを実現することが可能となる。
【００２７】
また、本発明の半導体装置の製造方法は、基板上に、マスクを用いた微細加工プロセスによって配線パターンを形成する方法であって、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて、上記マスクのマスクパターンに、エッチング近接効果に対する補正を行う工程と、上記補正を行ったマスクパターンを有するマスクを用いて、上記微細加工プロセスによって上記基板上に配線パターンを形成する工程と、を含むことを特徴としている。
【００２８】
上記の構成によれば、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて、エッチング近接効果に対する補正が行われたマスクパターンを有するマスクが作成される。そして、作成されたマスクを用いて、微細加工プロセスによって基板上に配線パターンが形成される。また、補正モデルは、パターンサイズおよびパターン間スペースサイズをパラメータとしているので、精度良く作成されている。よって、所望の寸法を持つ配線パターンを基板上に高精度で形成することが可能となる。
【００２９】
また、本発明の半導体装置は、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いてエッチング近接効果に対する補正が行われたマスクパターン、を有するマスクを用いた微細加工プロセスにより基板上に形成された配線パターンを備えていることを特徴としている。
【００３０】
上記の構成によれば、補正モデルは、パターンサイズおよびパターン間スペースサイズをパラメータとしているので、精度良く作成されている。これにより、マスクのマスクパターンは、エッチング近接効果に対する補正が高精度で行われている。よって、所望の寸法を持つ配線パターンが基板上に高精度で形成された半導体装置を実現することが可能となる。
【発明の効果】
【００３１】
以上のように、本発明のマスクパターンの補正方法は、微細加工プロセスを実施する前に、エッチング近接効果に対するマスクパターンの補正を、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて行う方法である。
【００３２】
補正モデルは、パターンサイズおよびパターン間スペースサイズをパラメータとしているので、精度良く作成されている。したがって、所望の寸法を持つ配線パターンが基板上に形成されるように、エッチング近接効果に対するマスクパターンの補正を高精度で行うことができるという効果を奏する。
【００３３】
また、本発明のフォトマスクは、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルが用いられることによって、エッチング近接効果に対する補正が行われたマスクパターンを有する構成である。
【００３４】
それゆえ、所望の寸法を持つ配線パターンが基板上に形成されるように、エッチング近接効果に対する補正が高精度で行われたマスクパターンを有するフォトマスクを実現することができるという効果を奏する。
【００３５】
また、本発明の半導体装置の製造方法は、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて、マスクのマスクパターンに、エッチング近接効果に対する補正を行う工程と、上記補正を行ったマスクパターンを有するマスクを用いて、上記微細加工プロセスによって上記基板上に配線パターンを形成する工程と、を含む方法である。それゆえ、所望の寸法を持つ配線パターンを基板上に高精度で形成することが可能となる。
【００３６】
また、本発明の半導体装置は、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いてエッチング近接効果に対する補正が行われたマスクパターン、を有するマスクを用いた微細加工プロセスにより基板上に形成された配線パターンを備えている構成である。
【００３７】
これにより、マスクのマスクパターンは、エッチング近接効果に対する補正が高精度で行われている。よって、所望の寸法を持つ配線パターンが基板上に高精度で形成された半導体装置を実現することが可能となる。
【００３８】
以上、これらの奏する効果により、各種配線の幅のばらつきが抑制され微細化が可能となるので、トランジスタ、大きくは半導体装置における、品質および性能を大幅に改善することができるという効果をさらに奏する。
【発明を実施するための最良の形態】
【００３９】
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
【００４０】
本発明に係るマスクパターンの補正方法は、高精度のエッチング近接効果補正モデルを用いて、最終的に所望の寸法を持つ配線パターンが基板上に形成されるように、エッチング近接効果に対するマスクパターンの補正を高精度で行うことができる方法である。以下では、まず、本実施の形態のマスクパターンの補正方法にて用いる、エッチング近接効果補正モデルの作成方法について説明し、その次に、そのマスクパターンの補正方法を用いて補正したマスクを用いる半導体装置の製造方法について説明する。なお、以下の説明では、一例として、ゲートのマスクパターンに、本実施の形態のマスクパターンの補正方法を適用する場合について説明する。
【００４１】
（エッチング近接効果補正モデルの作成方法）
図１〜６を参照しながら、エッチング近接効果補正モデルの作成方法について説明する。
【００４２】
図１は、本実施の形態のマスクパターンの補正方法にて用いる、エッチング近接効果補正モデルの作成フローを示すフローチャートである。
【００４３】
まず、ゲート形成用のエッチング近接効果補正モデルを作成するために、土台となる下地構造を形成する（ステップＳ１１）。詳細には、図２（ａ）に示すように、半導体基板２０１上に、ゲート絶縁膜２０２、多結晶シリコン膜２０３、有機反射防止膜２０４を順に積層形成することにより、半導体基板２０１、ゲート絶縁膜２０２、多結晶シリコン膜２０３、および有機反射防止膜２０４からなる下地構造を実際に形成する。
【００４４】
続いて、有機反射防止膜２０４の上に、エッチング近接効果評価パターンを搭載したフォトマスクを用いてリソグラフィー処理を行い、図２（ａ）に示すように、レジストパターン２０５を形成する（ステップＳ１２）。このとき、エッチング近接効果評価パターンとしては、図３に示すような、パターン３０１と、各パターン３０１間のスペース（パターン間スペース３０２）とが一定のパターンピッチ３０３で繰り返す、繰り返しパターンが定められたものを使用するとする。
【００４５】
また、エッチング時のエッチング近接効果によるパターンシフトへの影響は１０μｍ程度の距離まで及ぶため、望ましくは０.１μｍ〜０．５μｍのパターン３０１の幅と０.１μｍ〜５μｍのパターン間スペース３０２の幅との複数の組み合わせ、さらに望ましくは０.０５μｍ〜１μｍのパターン３０１の幅と０.０５μｍ〜１０μｍのパターン間スペース３０２の幅との複数の組み合わせを有する繰り返しパターンが定められた、エッチング近接効果評価パターンを用いることが好ましい。
【００４６】
続いて、エッチング近接効果評価パターンを用いて形成したレジストパターン２０５の下部（有機反射防止膜２０４に接している箇所）のレジストパターン線幅２０６を、ＣＤ−ＳＥＭ（ＳＥＭ：走査型電子顕微鏡）を用いて測定する（ステップＳ１３）。
【００４７】
続いて、ゲートの配線パターンを形成する（ステップＳ１４）。詳細には、図２（ａ）に示した状態において、レジストパターン２０５をマスクとして、Ｏ２やＣｌ２などのエッチングガスを用いて、有機反射防止膜２０４を多結晶シリコン膜２０３が露出するまでドライエッチングする。その後連続して、ＣＸＦＹや、Ｃｌ２、ＨＢｒ、Ｏ２などのエッチングガスを用いて、多結晶シリコン膜２０３をドライエッチングする。その後、酸素などのアッシングガスを用いたプラズマアッシングを用いて、レジストパターン２０５を除去し、フッ酸や硫酸などを用いたエッチ後洗浄処理を行うことにより、図２（ｂ）に示すように、ゲート配線パターン２０７を形成する。
【００４８】
続いて、エッチング近接効果評価パターンを用いて形成したゲート配線パターン２０７の下部（ゲート絶縁膜２０２に接している箇所）のゲート配線パターン線幅２０８を、ＣＤ−ＳＥＭを用いて測定する（ステップＳ１５）。
【００４９】
続いて、ステップＳ１４で行ったエッチング工程でのパターンシフトである、エッチシフトを算出する（ステップＳ１６）。詳細には、以下の式（１）を用いて、エッチシフトを容易に算出することができる。
【００５０】
エッチシフト＝ゲート配線パターン線幅２０８−レジストパターン線幅２０６  …式（１）
続いて、ステップＳ１６にて算出したエッチシフトに対して、パターンサイズおよびパターン間スペースサイズをパラメータとする補正モデルを用いて、最小二乗法によるフィッティングを行う（ステップＳ１７）。パターンサイズには、パターン３０１のサイズを示す値として幅の値が抽出される。また、パターン間スペースサイズには、パターン間スペース３０２のサイズを示す値として幅の値が抽出される。
【００５１】
このフィッティングの際には、補正モデルには、パターン間スペースサイズのパラメータをＲとする場合、関数Ｒ−ｎ（ｎ：正の実数）および対数関数Ｌｏｇ（Ｒ）が線形結合された式を少なくとも含ませて、パターンサイズの係数、およびパターン間スペースサイズの係数をそれぞれ算出する。
【００５２】
これにより、エッチング近接効果を反映した補正モデル、すなわち、エッチング近接効果補正モデルを作成する（ステップＳ１８）。このエッチング近接効果補正モデルと、実際のエッチング近接効果により生じたエッチシフトを測定したときの実測値との間の関係を、図４（ａ）（ｂ）に示す。
【００５３】
図４（ａ）は、エッチング近接効果補正モデルにおける、パターン間スペース３０２の値に対してのエッチシフトの値（グラフ中の四角のポイント）と、パターン間スペース３０２の値に対してのエッチシフトの実測値（グラフ中の丸のポイント）とを示している。また、横軸はパターン間スペース３０２の幅（ｎｍ）を示し、縦軸はエッチシフト（ｎｍ）を示している。
【００５４】
図４（ｂ）は、図４（ａ）に示したような、エッチング近接効果補正モデルにおけるエッチシフトの値を、エッチシフトの実測値にフィッティングした結果を示している。横軸はパターン間スペース３０２の幅（ｎｍ）を示し、縦軸は、フィッティングしたときの残差（モデルフィッティング残差）（ｎｍ）を示している。
【００５５】
上述したように、図８に示す手順で作成した従来のエッチング近接効果補正モデルでは、図９（ｂ）に示したように各スペース領域において５ｎｍを超えるモデルフィッティング残差が残っていたが、本実施の形態にて説明した図１に示す手順で作成したエッチング近接効果補正モデルでは、図４（ｂ）に示すように、いずれの領域においても５ｎｍを超えるモデルフィッティング残差は発生していない。
【００５６】
よって、図１に示す手順で作成したエッチング近接効果補正モデルは、実測値との間に良い一致が得られる。したがって、高精度のエッチング近接効果補正モデルを作成することが可能となる。
【００５７】
なお、関数Ｒ−ｎは、レジスト下部形状による依存性を含めた、フォトレジストの下層に設けられる有機反射防止膜２０４をエッチングする際のパターン依存性を良く再現し、また、対数関数Ｌｏｇ（Ｒ）は、ゲート配線パターン２０７を形成するために多結晶シリコン膜２０３をエッチングする際のパターン依存性を良く再現する。これにより、エッチング近接効果補正モデルには、関数Ｒ−ｎおよび対数関数Ｌｏｇ（Ｒ）が線形結合された式が含まれているので、高精度を実現することが可能となっている。
【００５８】
つまり、従来のエッチング近接効果補正モデルの精度が低かった理由は、パターン間スペースの幅が広いスペース領域では、エッチング中の副生成物の生成およびパターン側壁への入射によって生じる側壁保護効果がパターン間スペースＲのＬｏｇ関数に依存すること、一方、パターン間スペースの幅が狭いスペース領域では、エッチシフトがマスクパターンのすそ引きによるパターン間スペースＲの関数Ｒ−２に依存していることにより、精度が低下するという原因に対応していなかったためと考えられる。
【００５９】
また、特に、関数Ｒ−１は、有機反射防止膜２０４をエッチングする際のパターン依存性を、関数Ｒ−２は、エッチングによりパターンがシフトする際の、レジストパターン２０５のレジスト下部形状による依存性を、非常に良く再現する。実際に、エッチング近接効果補正モデルの作成時に、関数Ｒ−ｎにおいて、ｎ＝３，２，１，−１をそれぞれ代入してフィッティングを行った結果、ｎ＝２，１の場合が、エッチング近接効果補正モデルの精度を高める影響度の大きいパラメータであることを確認した。それゆえ、上記関数Ｒ−ｎは、１≦ｎ≦２の範囲で設定されることが望ましい。
【００６０】
また、エッチング近接効果補正モデルが、図３に示したような一定のパターンピッチ３０３を有する繰り返しパターンが定められたエッチング近接効果評価パターンを用いて、算出したエッチシフトに基づいて作成されている場合、エッチシフトは容易に算出でき、パターンサイズおよびパターン間スペースサイズのパラメータも抽出するのには複雑なものとなっていないので、エッチシフトに対しての、パターンサイズおよびパターン間スペースサイズをパラメータとして用いることによるモデル化を容易に行うことが可能となる。
【００６１】
ここで、エッチング近接効果補正モデルがパラメータとする、パターンサイズおよびパターン間スペースサイズについて詳細に説明する。
【００６２】
図３に示したような繰り返しパターンが設定されている場合、図５（ａ）に示すように、パターン補正を行う点Ｐに対して、設定した範囲Ｑ内に存在するパターン３０１の一部分３１１が、パターンサイズの値を抽出する対象として想定される。同様に、図５（ｂ）に示すように、パターン補正を行う点Ｐに対して、設定した範囲Ｑ内に存在するパターン間スペース３０２の一部分３１２が、パターン間スペースサイズの値を抽出する対象として想定される。
【００６３】
図５（ａ）（ｂ）に示した繰り返しパターンのような、１次元（図中、横方向）のパターンについては、パターンサイズは一部分３１１の横幅と同等の量になり、パターン間スペースサイズは一部分３１２の横幅と同等の量になる。ゆえに、パターン補正を行う点Ｐと移動していくことによって、その都度、パターンサイズおよびパターン間スペースサイズの値を抽出していくことができる。
【００６４】
また、１次元のパターンではなく、例えば、２次元のパターン（縦横方向）の場合については、パターン補正を行う点Ｐに対して、設定した範囲Ｑ内で直線上に見える領域がそれぞれの値を抽出する対象として想定される。つまりは、パターンサイズは、図６（ａ）に示すように、パターン３２１の領域（面積）と同等の量になり、パターン間スペースサイズは、図６（ｂ）に示すように、設定した範囲Ｑ内に存在するパターン間スペース３２２の一部分３２３の領域と同等の量になる。
【００６５】
（半導体装置の製造方法）
次に、図７を参照しながら、上記作成したエッチング近接効果補正モデルを用いて補正したマスクパターンを有するマスクを用いて、微細加工プロセスによりゲートの配線パターンを基板上に形成する半導体装置の製造方法について説明する。
【００６６】
図７は、半導体装置の製造方法の製造フローを示すフローチャートである。
【００６７】
まず、半導体装置を製造するための設計データ、つまりはゲート形成用のマスクデータを作成する（ステップＳ２１）。または、予め作成されたマスクデータを用意するという手順をとってもよい。
【００６８】
続いて、上記マスクデータすなわちマスクパターンに対して、上記作成したエッチング近接効果補正モデルを用いて、パターンサイズおよびパターン間スペースサイズの補正を行うことにより、エッチング近接効果補正を施す（ステップＳ２２）。つまりは、上記作成したエッチング近接効果補正モデルを用いたマスクパターンの補正を行い、エッチング近接効果補正を行ったマスクデータを作成する。なお、このときのマスクパターンの補正は、図６に示したような２次元のパターンサイズおよびパターン間スペースサイズで定義したエッチング近接効果補正モデルを用いて、２次元の設計パターンに対し補正処理を行う。これにより、高精度の補正処理を実現することができる。
【００６９】
続いて、リソグラフィー近接効果補正モデルを用いて、エッチング近接効果補正を行ったマスクデータに対して、マスクパターンのパターンサイズおよびパターン間スペースサイズの補正を行うことにより、リソグラフィー近接効果補正を施す（ステップＳ２３）。これにより、リソグラフィー近接効果補正を行ったマスクデータを作成する。なお、リソグラフィー近接効果補正モデルを用いたリソグラフィー近接効果補正の方法は、従来ある一般的な方法を好適に用いればよい。
【００７０】
続いて、マスクプロセス近接効果補正モデルを用いて、リソグラフィー近接効果補正を行ったマスクデータに対して、マスクパターンのパターンサイズおよびパターン間スペースサイズの補正を行うことにより、マスクプロセス近接効果補正を施す（ステップＳ２４）。これにより、マスクプロセス近接効果補正を行ったマスクデータを作成する（ステップＳ２５）。なお、マスクプロセス近接効果補正モデルを用いたマスクプロセス近接効果補正の方法は、従来ある一般的な方法を好適に用いればよい。
【００７１】
続いて、エッチング近接効果補正、リソグラフィー近接効果補正、およびマスクプロセス近接効果補正を順に施して作成したマスクデータに基づいて、通常のフォトマスク作製方法を用いて、プロセス近接効果補正マスクを作製する（ステップＳ２６）。その後、通常の欠陥検査装置を用いて、プロセス近接効果補正マスクのパターン欠陥の検査を行う（ステップＳ２７）。
【００７２】
上記検査を経て不良点が発見されなかったプロセス近接効果補正マスクは、高精度なエッチング近接効果補正モデルを用いてエッチング近接効果補正が施されたマスクデータに基づいたマスクパターンを有するプロセス近接効果補正マスクとして実現される。
【００７３】
続いて、リソグラフィー工程を実施する（ステップＳ２８）。詳細には、ゲート配線パターンを形成する半導体装置の下地構造上に、プロセス近接効果補正マスクと、エッチング近接効果補正モデルの作成に用いたリソグラフィー条件とを用いて、レジストパターンを形成する。
【００７４】
続いて、形成したレジストパターンに基づいて、エッチング工程を実施する（ステップＳ２９）。詳細には、レジストパターンをマスクとして、エッチング近接効果補正モデルの作成に用いたエッチング条件で、エッチング処理を行う。これにより、下地構造にゲート配線パターンを形成する（ステップＳ３０）。
【００７５】
このように、このゲート配線パターンは、エッチング近接効果補正、リソグラフィー近接効果補正、およびマスクプロセス近接効果補正を順に施して作成したマスクデータに基づいて形成されたものであるので、設計寸法通りに精度良く形成することが可能となる。また、これにより、ゲート線幅のばらつきを抑制しゲートの微細化を行うことができるので、トランジスタの高速化や高集積化を実現することが可能となる。
【００７６】
なお、上述した説明では、ゲートのマスクパターンを補正する場合について説明したが、これに限るものではない。例えば、半導体装置における各種配線のマスクパターンの補正に適用することも可能である。
【００７７】
また、上述した説明では、エッチング近接効果に対するマスクパターンの補正を、パターンサイズおよびパターン間スペースサイズをパラメータとするエッチング近接効果補正モデルを用いて行う場合について説明したが、エッチング近接効果補正モデルから、様々なパターンサイズおよびパターン間スペースサイズに対して、エッチシフトを計算することが可能になるため、パターンサイズとパターン間スペースサイズとの組み合わせにより補正量を規定した補正ルールを用いて、エッチング近接効果に対するマスクパターンの補正を行うこともできる。次に、この補正ルールの一例について説明する。
【００７８】
（補正ルール）
図１に示す手順で作成したエッチング近接効果補正モデルを用いることにより、パターンの幅およびパターン間スペースの幅に対して、補正量を一定の間隔（例えば１ｎｍ）で算出する。そして、算出した補正量と、パターンの幅およびパターン間スペースの幅との組合せ（補正ルール表）を作成する。これにより、補正ルールを規定することができる。
【００７９】
補正ルールを用いた補正処理は、図５に示したような横方向スペースによる１次元（横方向）のみの補正を想定している。つまりは、補正処理を行うパターンのレイアウトにおいて、パターンのエッジを一定の長さ（例えば５０ｎｍ）に細分化してエッジセグメントを形成する。そして、それぞれのエッジセグメントに対して、パターンの幅およびパターン間スペースの幅を測定する。そして、補正ルール表を参照しながら、測定したパターンの幅およびパターン間スペースの幅から、補正量を抽出する。この補正量の分だけ、エッジセグメント内のパターンのエッジを移動させることにより、パターン補正処理を行う。
【００８０】
エッチング近接効果補正モデルを直接用いた補正処理は、図６に示したような２次元の設計パターンに対し補正処理を行うが、エッチング近接効果補正モデルを用いて算出したデータにより規定した補正ルールを用いた補正処理は、図５に示したような横方向のスペースによる１次元（横方向）のみの補正処理を行う。
【００８１】
それゆえ、補正ルールを用いた補正処理は、補正処理の際に、各エッジセグメントに対し、１次元（横方向）のみのパターンサイズおよびパターン間スペースサイズを検出すればよいため、補正処理にかかる時間を短縮することが可能となる。但し、１次元（横方向）のみのパターンサイズおよびパターン間スペースサイズしか考慮しないため、補正精度は幾分低下する。
【００８２】
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８３】
本発明は、フォトマスクなどのマスクパターンを補正する方法に関する分野に好適に用いることができるだけでなく、マスクを用いて形成された配線パターンが設けられる半導体装置に関する分野、さらには、半導体装置の製造に関する分野、例えば、リソグラフィー工程やエッチング工程に関する分野にも広く用いることができる。
【図面の簡単な説明】
【００８４】
【図１】本発明におけるマスクパターンの補正方法にて用いる補正モデルの作成処理を示すフローチャートである。
【図２】（ａ）および（ｂ）は、半導体装置の製造工程を示す断面図である。
【図３】図２（ｂ）を、ゲート配線パターンが形成されている方向から見たときの上面図である。
【図４】（ａ）は、上記補正モデルと実測値との間の関係を示すグラフであり、（ｂ）は、上記補正モデルから算出されるエッチシフトを実測値にフィッティングした際の残差を示すグラフである。
【図５】ゲート配線パターンの１次元における、（ａ）はパターンサイズ、（ｂ）はパターン間スペースサイズを説明するための図である。
【図６】ゲート配線パターンの２次元における、（ａ）はパターンサイズ、（ｂ）はパターン間スペースサイズを説明するための図である。
【図７】本発明における半導体装置の製造工程を示すフローチャートである。
【図８】従来の補正モデルの作成処理を示すフローチャートである。
【図９】（ａ）は、従来の補正モデルと実測値との間の関係を示すグラフであり、（ｂ）は、従来の補正モデルから算出されるエッチシフトを実測値にフィッティングした際の残差を示すグラフである。
【符号の説明】
【００８５】
２０１  半導体基板
２０２  ゲート酸化膜
２０３  多結晶シリコン膜
２０４  有機反射防止膜
２０５  レジストパターン
２０６  レジストパターン線幅
２０７  ゲート配線パターン
２０８  ゲート配線パターン線幅
３０１，３２１  パターン
３０２，３２２  パターン間スペース
３０３  パターンピッチ
【図１】
0004511582.tif 000002
【図２】
0004511582.tif 000003
【図３】
0004511582.tif 000004
【図４】
0004511582.tif 000005
【図５】
0004511582.tif 000006
【図６】
0004511582.tif 000007
【図７】
0004511582.tif 000008
【図８】
0004511582.tif 000009
【図９】
0004511582.tif 000010