(57)【要約】      （修正有）【課題】金属ゲート半導体工程による電波方式認識装置を提供する。【解決手段】金属ゲート工程において、所定の寄生のＮ形やＰ形保護環によって形成される充電容量により、そして、元のＰ形とＮ形金属酸化膜半導体（PMOS/NMOS）に合わせて、水平の表面電流が提供されるだけでなく、更に、整流電流が提供されて、回路全体の作動に供され、また、認識コード保持回路と非同期地元発振回路の作用に合わせて、金属ゲート工程は、電波方式認識装置の産業に適用でき、これにより、作製コストの低減や作製時間の短縮などの効果が得られる。【選択図】図３
0003117410.tif 000002
【実用新案登録請求の範囲】
【請求項１】
周波数を安定させ、電波周波数を選択できる、共振回路と、
金属ゲート工程において、Ｎ形とＰ形ドーピング保護環から形成される寄生接合面容量からなり、充電するための外部の電源が接続される、充電容量と、
当該共振回路が接続され、当該充電容量が並列接続され、当該共振回路と当該充電容量にとともに、装置全体が必要とする作動電源を供給する、整流回路と、
それぞれ、ワイヤーボンディングパッドが接続され、各当該ワイヤーボンディングパッドに認識コードが格納され、当該認識コード保持回路が、初期状態により、当該ワイヤーボンディングパッドを制御する、一つ以上の認識コード保持回路と、
地元発振信号を生成する、非同期地元発振回路と、
当該地元発振信号で、当該ワイヤーボンディングパッドにある認識コードに基づいて変調器を制御することにより、電波方式認識信号を生成する、デジタル制御論理回路と、
が含有される、
ことを特徴とする、金属ゲート半導体工程による電波方式認識装置。
【請求項２】
更に、それぞれ当該充電容量と並列接続される過電圧保護回路と低電圧リセット回路とが設けられ、当該過電圧保護回路は、当該作動電源が高過ぎることを防止するためのもので、当該低電圧リセット回路は、当該作動電圧を検知して、低い電圧である時、リセット信号を生成して、誘導電圧が低過ぎる時の誤作動を防止する、ことを特徴とする、請求項１に記載の金属ゲート半導体工程による電波方式認識装置。
【請求項３】
当該過電圧保護回路と低電圧リセット回路とは、一組の抵抗器とダイオードに増幅器を接続することにより形成され、当該ダイオードのＰ形ドーピング端は、その寄生する二極性ダイオードがオンされない装置の正電圧に接続される、ことを特徴とする、請求項２に記載の金属ゲート半導体工程による電波方式認識装置。
【請求項４】
当該共振回路は、アンテナと内部容量からなる、ことを特徴とする、請求項１に記載の金属ゲート半導体工程による電波方式認識装置。
【請求項５】
当該非同期地元発振回路に合わせて、更に電波方式認識リーダーに独自のプログラムコードが設置されることにより、正確的にデータが読み取られる、ことを特徴とする、請求項１に記載の金属ゲート半導体工程による電波方式認識装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、電波方式認識タグの回路装置に関し、特に、金属ゲート工程により、作製コストの低減化や作製時間の短縮化、そしてワーキング特性の安定化及び素子増設不要等の利点がある電波方式認識装置に関する。
【背景技術】
【０００２】
一般の標準CMOSポリシリコン論理プロセス（Standard CMOS Poly-silicone Logic Process）において、最も簡単なシングル多結晶-シングル金属工程（Single-Poly Single-Metal、SPSM）でも、少なくとも九つのフォトマスクが必要し、この従来技術は、ディップサブマイクロメートル（deep sub-micrometer）、そして、ナノテクノロジー（nano-technology）まで発展するため、チップ速度作動周波数が向上されるが、チップの作製コストや時間は、倍数になる。
【０００３】
今の従来の技術において、電波方式認識タグ（RFID Tags）の製品は、商品のバーコードや入り口制限、生体身分認識、在庫物流管理システム、消費性電子製品及び交互作用式トイ等のシステムに、幅広く、適用される。図１は、従来の電波方式認識タグ１０の回路のブロック概念図であり、図のように、アンテナ１２と容量１４からなる共振器１６は、整流回路１８とともに、物理の電磁誘導により、電波方式認識タグ１０に必要とする電源を提供し、また、論理バッファ２０を介して、共振器１６の共振周波数を電波方式認識タグ論理回路２２の同期クロック源とし、また、当該論理回路２２は、当該同期クロックを利用して、内部メモリ２４やワイヤーボンディングパッド２６に格納される秘密認識コードにより、変調器２８を制御して、電波方式認識信号が生成される。
【０００４】
電波方式認識タグが幅広く日常に適用されない理由は、主として、値段が高すぎであり、従来の電波方式認識タグに採用された多結晶シリコンゲート半導体工程の作製コストや作製時間による技術コストが高すぎであるため、電波方式認識タグは、日常に幅広く適用されない。また、従来の電波方式認識タグにおいて、電荷を蓄積する時、並列そしてされる複数の容量や一つの容量で電荷を蓄積するため、チップ面積を無駄にすることを来し、また、図２のように、従来の電波方式認識タグに使われたＰ形やＮ形金属酸化膜半導体は、作製過程において、多数のフォトマスク３０が必要とし、また、精密度からいえば、従来技術は、サブミクロンやディップサブマイクロメートル工程或いはナノテクノロジーを利用するため、製品を作製する時、必要とする精密度が高く要求され、コストにおいての競争力が悪化する。
【考案の開示】
【考案が解決しようとする課題】
【０００５】
本考案は、上記の問題点を解消するため、効率的に作製コスト及び作製時間を節約できる、金属ゲート半導体工程による電波方式認識装置を提供する。
【課題を解決するための手段】
【０００６】
本考案の主な目的は、大幅に、作製コストや時間を節約できることにより、電波方式認識装置が大幅に日常に利用される、金属ゲート半導体工程技術による電波方式認識装置を提供する。
【０００７】
本考案の他の目的は、金属ゲート工程で一般の論理やトランジスター等の回路素子を作製する時、電荷を蓄積できる所定の接合面容量が生成されるため、余計に所定の容量が必要しないので、チップの面積縮小ができ、生産コストの節約ができる、電波方式認識装置を提供する。
【０００８】
本考案の更に他の目的は、非同期の発振回路装置を増設し、そして、電波方式認識リーダー（RFID Reader）に独自なプログラムコードを設置することにより、データが正確に読み取られ、作動周波数の同期を実現できる、金属ゲート半導体工程による電波方式認識装置を提供する。
【０００９】
本考案の更に他の目的は、金属ゲート工程に適用される誘導電圧過高保護回路が設置されることにより、誘導エネルギーが高過ぎによるチップの作動電圧が高くなることによるワーキングが不安定になることや破壊されることを防止できる、金属ゲート半導体工程による電波方式認識装置を提供する。
【００１０】
本考案は、上記の目的を達成するために、共振回路により、整流回路と充電容量に合わせて、装置全体に必要される作動電源を提供し、また、当該充電容量は、金属ゲート工程において、Ｎ形とＰ形ドーピング保護環から形成される寄生接合面容量からなり、また、一つ以上の認識コード保持回路があり、各認識コード保持回路には、それぞれワイヤーボンディングパッドが接続され、また、各ワイヤーボンディングパッドには、認識コードが格納され、これにより、認識コード保持回路は、初期状態で当該ワイヤーボンディングパッドを制御し、また、デジタル制御論理回路があり、非同期地元発振回路が生成した地元発振信号を用いて、また、ワイヤーボンディングパッドにある認識コードによって、変調器を制御し、これにより、電波方式認識信号が生成される。
【考案を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、具体な実施例を挙げて、本考案の目的や技術内容、特徴及び効果を説明する。
【００１２】
本考案は、金属ゲート（Metal-GＡte）半導体工程による電波方式認識装置であり、今において、当該素子は、多結晶シリコン工程により作製され、作製コストが高い、そして、時間が掛かるため、コストを節約できる金属ゲート工程によって作製されるが、金属ゲート工程作動周波数が遅いため、本考案に係わる回路装置を適用すれば、当該装置は、正常に稼働できることだけでなく、大幅に、作製コストや時間の節約も出来る。
【００１３】
図３は、本考案に係わる電波方式認識装置の回路のブロック概念図であり、図のように、電波方式認識装置には、外部のアンテナ４２と内部の容量４４からなる、周波数を安定させ電波周波数を選択できる共振回路４０があり、当該共振回路４０には、整流回路４６がそしてされ、整流回路４６には、充電容量４８と過電圧保護回路５０と低電圧リセット回路５１とが並列そしてされ、当該充電容量４８には、当該充電容量４８を充電するための外部の電源がそしてされ、そのため、当該共振回路４０により、整流回路４６と充電容量４８に合わせて、物理の電磁誘導により、電波方式認識装置全体に必要される作動電源を提供する。しかしながら、ある作動情況において、誘導エネルギーが高すぎで電波方式認識装置の作動電圧が高過ぎになり、これにより、ワーキングが不安定になるか破壊されるかの状態が発生し、そのため、本考案は、過電圧保護回路５０の作用により、作動電源が高過ぎることによる上記の欠点を解消でき、また、誘導エネルギーが低すぎの時、回路の作動が正常ではなく、そのため、本考案は、低電圧リセット回路５１の作用により、低電圧の時におてい、電波方式認識装置の作動の不安定性を解決できる。
【００１４】
また、従来の充電容量を作製するため、一部の空間が必要とし、一般は、散乱に並列そしてや一括容量で形成されるが、本考案は、金属ゲート半導体工程において、各素子に散在するＮ形やＰ形ドーピング保護環から形成される寄生の接合面容量から形成される。論理インバータ（Logic Inverter）を例として、図４(ａ)は、論理インバータ６２の回路図であり、そして、図４(ｂ)と図４(ｃ)は、論理インバータの金属ゲート工程のトポロジ概念図と本考案図であり、三つの図面から分かるように、Ｎ形ドーピング保護環６４とＰ形ドーピング保護環６６が生成した寄生の接合面容量６８は、図３の充電容量４８とされることができる。この寄生の接合面容量６８は、回路特性において、直接或いは間接に金属ゲート工程の作動速度を低減する原因になり、これも、従来の技術は、電波方式認識装置について金属ゲート工程を採用しない主な原因になるが、本考案は、この寄生の接合面容量６８について、寄生の特性を利用して、電波方式認識装置においての充電容量４８として使用し、そのため、本考案は、トポロジ面積を利用せず当該容量を実現出来る。また、立体的な３元接合面構造であるため、単位容量値は、従来の技術のコーティング同士の間にある二元容量構造により大きいから、面積を効率的に利用できる。
【００１５】
図３を参照しながら、背景技術と同じなメモリ２４で認識コードを実現する他、一つ以上の認識コード保持回路（ID Code Holder）５２があり、各認識コード保持回路５２には、されぞれ、ワイヤーボンディングパッド５４がそしてされ、また、各ワイヤーボンディングパッド５４には、認識コードが格納され、これにより、認識コード保持回路５２は、装置においての初期状態で当該ワイヤーボンディングパッド５４を制御する。非同期地元発振回路５６は、地元発振信号を生成し、対応する電波方式認識リーダー（RFID Reader）に独自なプログラムコードを設置することにより、データが正確に読み取られ、当該非同期地元発振回路５６には、デジタル制御論理回路５８がそしてされ、デジタル制御論理回路５８は、当該地元発振信号を利用しいて、また、ワイヤーボンディングパッド５４にある認識コードに基づいて変調器６０を制御し、これにより、電波方式認識信号が生成され、また、アンテナ４２を介して発射する。
【００１６】
そして、上記構成の素子の作用や効果について詳しく説明する。
【００１７】
整流回路４６から見ると、本考案は、一般の従来の整流回路を使用することが出来、図５(ａ)は、その回路図であり、回路にトランジスターを使用することにより電流効率が向上され、また、全てのトランジスター素子は、ともにチャンネルを形成する方法により、電流を制御し、本質上、二元表面電流に類似する。本考案において、金属ゲート半導体工程の寄生効果を直接に電波方式認識装置に適用するため、例えば、上記の金属ゲート工程により素子が形成される同時、垂直断面構造に多数のＰＮ接合面が形成され、空乏領域が形成されることによる容量自身のＰＮ接合面が生成されることだけでなく、ダイオード素子７０も形成され、これらのダイオード素子７０は、間接的に従来の整流回路４６を構成し、図５(ｂ)のようである。これにより、本考案は、回路設計により整流できることだけでなく、金属ゲート工程の寄生素子により整流効率を向上できる。
【００１８】
ワイヤーボンディングパッド５４から見ると、内部にある認識コードは、パッドワイヤーボンディング（PAD Bounding）方法の技術によるものであり、従来の技術は、プルダウンやプルアップの方法により当該パッドを作製し、それぞれ論理“０”や論理“１”を示し、図６のようあるが、消耗直流電流が過大である事情がある。本考案のワイヤーボンディングパッド５４は、図７のような回路装置であり、ワイヤーボンディングパッド５４において認識コードを変換する時且つ初期リセット制御信号を変換する時だけ、百マイクロアンペア以下の電流消耗が発生し、他において、装置素子自身の微細の漏れ電流しかないや電流消耗がないから、従来の技術のようにプルダウンやプルアップによる装置回路が作動開始されることと永遠の直流電流消耗により有利的であり、この部分の技術も、本考案の電波方式認識装置に適用でき、作動上の安定性や読み取り距離が向上される。
【００１９】
過電圧保護回路５０と低電圧リセット回路５１を見れば、図８(ａ)のような従来の技術が採用され、また、本考案も、図８(ｂ)のような回路構造を採用でき、この両者は、回路機能が同じであるが、図８(ａ)の回路接続方法は、金属ゲート工程の断面図を見ると、装置全体に膨大の漏れ電流を発生する恐れがあり、当該漏れ電流により、装置の作動が異常になり、図９(ａ)は、金属ゲート工程で図８(ａ)の抵抗とダイオード７２の一部を作製した断面図であり、抵抗とダイオード７２は、図９(ａ)の抵抗７６とダイオード７８からなる。また、垂直寄生回路を見れば、二極性NPNトランジスター８０が寄生し、当該素子を除外すると、図９(ｂ)のような等価回路になり、一部の電流が当該二極性NPNトランジスター８０を流れる時、作動電源が短絡になる状態に接近し、そのため、極大な直電流経路が形成され装置の作動が失敗することが容易である。そのため、本考案は、図８(ｂ)の回路接続方法を、より良い実施例とし、図１０(ａ)は、金属ゲート工程で一部の図８(ｂ)のダイオードと抵抗７４を作製した断面図であり、抵抗８２とダイオード８４は、ダイオードと抵抗７４を構成する回路素子であり、そして、寄生する二極性NPNトランジスター８６が存在し、ダイオードと抵抗７４のダイオードのＰ形ドーピング端は、その寄生する二極性ダイオードがオンされない装置の正電圧に接続される。直流電流の消耗を起こすトリガー機構がないため、図８(ａ)の回路より優れる。
【００２０】
上記の説明のように、本考案に係わる金属ゲート半導体工程技術による電波方式認識装置は、確実に、作製コストや時間の節約が出来るため、電波方式認識装置が日常に適用されることが出来、背景技術の当該欠陥が解決される。
【００２１】
また、従来の使用される図２のフォトマスクの数から言えば、本考案のPMOSとNMOS等のトランジスターは、必要とするフォトマスク８８の数が、図１１のように、三つしか要らない。また、本考案が金属ゲート工程を採用する原因を説明する。下の表１を参照して、金属ゲート工程と多結晶シリコン工程の比較表であり、両工程の利点と欠点が掲示され、表から分かるように、本考案は、従来の技術より、低いコストと短い工期が得られるため、金属工程に適用でき、作製工期の短縮化やコストの低減化そして正確にデータ読み取りが得られる電波方式認識装置である。
【００２２】
【表１】
0003117410.tif 000003
【００２３】
上記の実施例は、ただ、本考案の技術思想及び特徴を説明するためのもので、本技術を良く分かる熟練者であれば、それに本考案の内容が分かれ、そして、其れに基づいて実施できるが、本考案は、それに制限されず、本考案が掲示する精神に従って等価な変更や修正は、全てが本考案の実用新案登録請求の範囲に含まれる。
【図面の簡単な説明】
【００２４】
【図１】従来の電波方式認識タグの回路ブロック概念図
【図２】従来の電波方式認識タグに使用される、Ｐ形とＮ形金属酸化膜半導体を作製するためのフォトマスクの概念図
【図３】本考案に係わる電波方式認識装置の回路のブロック概念図
【図４ａ】本考案が使用する論理インバータの回路図
【図４ｂ】図４(ａ)の金属ゲート工程のトポロジ概念図
【図４ｃ】図４(ａ)の金属ゲート工程のトポロジ断面図
【図５ａ】本考案が使用する整流回路の回路図
【図５ｂ】図５(ａ)の金属ゲート工程のトポロジ断面図
【図６】一般のパッドの回路概念図
【図７】本考案が使用するパッドの回路概念図
【図８ａ】本考案が使用する過電圧保護回路の回路図
【図８ｂ】本考案が使用する過電圧保護回路のより良い実施例の回路図
【図９ａ】金属ゲート工程で図８(ａ)の抵抗とダイオードの一部を作製する時の断面図
【図９ｂ】図９(ａ)の抵抗とダイオードの一部の等価回路図
【図１０ａ】金属ゲート工程で図８(ｂ)のダイオードと抵抗の一部を作製する時の断面図
【図１０ｂ】図１０(ａ)のダイオードと抵抗の一部の等価回路図
【図１１】本考案が使用する、Ｐ形とＮ形金属酸化膜半導体を作製するためのフォトマスクの概念図
【符号の説明】
【００２５】
１０…電波方式認識タグ
１２…アンテナ
１４…容量
１６…共振器
１８…整流回路
２０…論理バッファ
２２…論理回路
２４…メモリ
２６…ワイヤーボンディングパッド
２８…変調器
３０…フォトマスク
４０…共振回路
４２…アンテナ
４４…容量
４６…整流回路
４８…充電容量
５０…過電圧保護回路
５１…低電圧リセット回路
５２…認識コード保持回路
５４…ワイヤーボンディングパッド
５６…非同期地元発振回路
５８…デジタル制御論理回路
６０…変調器
６２…論理インバータ
６４…Ｎ形ドーピング保護環
６６…Ｐ形ドーピング保護環
６８…寄生接合面容量
７０…ダイオード素子
７２…抵抗とダイオード
７４…ダイオードと抵抗
７６…抵抗
７８…ダイオード
８０…二極性NPNトランジスター
８２…抵抗
８４…ダイオード
８６…二極性NPNトランジスター
【図１】
0003117410.tif 000004
【図２】
0003117410.tif 000005
【図３】
0003117410.tif 000006
【図４ａ】
0003117410.tif 000007
【図４ｂ】
0003117410.tif 000008
【図４ｃ】
0003117410.tif 000009
【図５ａ】
0003117410.tif 000010
【図５ｂ】
0003117410.tif 000011
【図６】
0003117410.tif 000012
【図７】
0003117410.tif 000013
【図８ａ】
0003117410.tif 000014
【図８ｂ】
0003117410.tif 000015
【図９ａ】
0003117410.tif 000016
【図９ｂ】
0003117410.tif 000017
【図１０ａ】
0003117410.tif 000018
【図１０ｂ】
0003117410.tif 000019
【図１１】
0003117410.tif 000020