【事件の表示】
　平成　４年特許願第２２２４９９号「半導体不揮発性記憶装置」拒絶査定に対する審判事件［平成　６年　３月１１日出願公開、特開平　６−　６８６８６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成４年８月２１日に出願されたものであって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１３年１月４日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「浮遊ゲートを有する複数のメモリセルを有し、
　該メモリセルは上記浮遊ゲートの電荷の蓄積状態により情報を記憶し、
　上記浮遊ゲートの電荷の蓄積状態を調整するための電荷量調整動作は、上記メモリセルに対する複数のパルスの印加動作を含み、該複数のパルスは異なる幅のパルスを含み、先行するパルスの幅はそれより後のパルスの幅よりも大きくならないように設定され、
　上記複数のパルスの印加動作中に、上記浮遊ゲートの電荷の蓄積状態をチェックするベリファイ動作を行い、
　上記複数のパルスは、所定の上限値を超えない幅に設定されることを特徴とする半導体不揮発性記憶装置。」
２．先願明細書に記載されている発明
　これに対し、原査定の拒絶の理由に引用した、本願の出願の日前の他の出願であって、その出願後に出願公開された特願平３−２１１７４３号（特開平５−５４６８３号公報参照）の願書に最初に添付した明細書及び図面（以下、「先願明細書」という。）には、「【０００１】【産業上の利用分野】本発明は，不揮発性半導体記憶装置，特に浮遊ゲートと制御ゲートとを備えたＥＥＰＲＯＭ，フラッシュ型ＥＰＲＯＭ，フラッシュ型ＥＥＰＲＯＭ等の不揮発性半導体記憶装置に関する。」と記載され、また図面第３図に関して「【００３９】（第２の構成）　図３を用いて，第２の構成の動作を説明する。分周回路が３個の場合を考える。そして，基本クロック発生回路２３ａが発生させる基本クロックは，時間幅１ｍ秒，間隔１ｍ秒，分周回路Ｂ（２３ｂ）が発生させるクロックは，時間幅２ｍ秒，間隔１ｍ秒，分周回路Ｃ（２３ｃ）が発生させるクロックは，時間幅７ｍ秒，間隔１ｍ秒，分周回路Ｄ（２３ｄ）が発生させるクロックは，時間幅２０ｍ秒，間隔１ｍ秒にそれぞれ設定されているものとする。
【００４０】
　以上の前提の下に，消去に必要な消去時間が１０ｍ秒のメモリトランジスタから構成されるセル１６を消去する場合について説明する。
　消去動作信号がカウンター回路２１に入力されると，クロック選択回路２２を起動する。クロック選択回路２２は，基本クロック発生回路２３ａを選択し，基本クロック発生回路２３ａが発生させる時間幅１ｍ秒の基本クロックを消去パルス発生回路２４に渡す。消去パルス発生回路２４は，時間幅１ｍ秒の消去パルスを発生させてセル２５中のメモリトランジスタに印加する。その後，センスアンプ２６が，セル２５中のメモリトランジスタのゲート電位をセンスする。ベリファイ回路２７は，データの消去状態をベリファイする。その結果データ消去が不充分であるので，カウンターインクリメント信号を出力する。
【００４１】
　カウンターインクリメント信号が，カウンター回路２１に入力されると，カウンター回路２１は，自身のカウント値を＋１した後，クロック選択回路２２を起動する。クロック選択回路２２は，分周回路Ｂ（２３ｂ）を選択し，分周回路Ｂ（２３ｂ）が発生させる時間幅２ｍ秒クロックを消去パルス発生回路２４に渡す。消去パルス発生回路２４は，時間幅２ｍ秒の消去パルスを発生させてセル２５中のメモリトランジスタに印加する。その後，センスアンプ２６が，セル２５中のメモリトランジスタのゲート電位をセンスする。ベリファイ回路２７は，データの消去状態をベリファイする。その結果，消去パルス印加の累計時間は３ｍ秒となるが，データ消去が不充分であるので，カウンターインクリメント信号を出力する。
【００４２】
　カウンターインクリメント信号が，カウンター回路２１に入力されると，カウンター回路２１は，自身のカウント値を＋１した後，クロック選択回路２２を起動する。カウンター選択回路２２は，分周回路Ｃ（２３ｃ）を選択し，分周回路Ｃ（２３ｃ）が発生させる時間幅７ｍ秒クロックを消去パルス発生回路２４に渡す。消去パルス発生回路２４は，時間幅７ｍ秒の消去パルスを発生させてセル２５中のメモリトランジスタに印加する。その後，センスアンプ２６が，セル２５中のメモリトランジスタのゲート電位をセンスする。ベリファイ回路２７は，データの消去状態をベリファイする。その結果，消去パルス印加の累計時間は１０ｍ秒となり，データ消去は充分となるので，消去動作ストップ信号を出力する。」と記載されており、これらの記載から上記先願明細書には、
　フローティングゲートを有する複数のメモリセル（２５）を有し、
　該メモリセル（２５）は上記フローティングゲートの電荷の蓄積状態により情報を記憶し、
　上記フローティングゲートの電荷の蓄積状態を調整するための電荷量調整動作は、上記メモリセル（２５）に対する複数のパルスの印加動作を含み、該複数のパルスは異なる幅のパルスを含み、
消去のパルス幅を消去の回数が増えるに従って長くなるように設定され、
　上記複数のパルスの印加動作中に、上記フローティングゲートの電荷の蓄積状態をチェックするベリファイ動作を行う不揮発性半導体記憶装置、に関する発明が記載されている。
　
３．本願発明と先願明細書に記載されている発明との対比・判断
　本願発明と上記先願明細書に記載されている発明とを対比すると、上記先願明細書に記載されている「フローティングゲート」及び「不揮発性半導体記憶装置」は、本願発明の「浮遊ゲート」及び「半導体不揮発性記憶装置」にそれぞれ相当し、上記先願明細書の「消去のパルス幅を消去の回数が増えるに従って長くなるように設定され」という事項は、本願発明の「先行するパルスの幅はそれより後のパルスの幅よりも大きくならないように設定され」という事項に他ならないから、両者の発明は共に、
「浮遊ゲートを有する複数のメモリセルを有し、
　該メモリセルは上記浮遊ゲートの電荷の蓄積状態により情報を記憶し、
　上記浮遊ゲートの電荷の蓄積状態を調整するための電荷量調整動作は、上記メモリセルに対する複数のパルスの印加動作を含み、該複数のパルスは異なる幅のパルスを含み、先行するパルスの幅はそれより後のパルスの幅よりも大きくならないように設定され、
　上記複数のパルスの印加動作中に、上記浮遊ゲートの電荷の蓄積状態をチェックするベリファイ動作を行う半導体不揮発性記憶装置。」である点で一致し、以下の点で一応相違しているものと認められる。
＜相違点＞
　本願発明では、複数のパルスが、所定の上限値を超えない幅に設定されているのに対して、上記先願明細書に記載された発明ではこの点が明記されていない点。
＜相違点についての判断＞
　上記先願明細書においても、「フラッシュ型ＥＰＲＯＭやフラッシュ型ＥＥＰＲＯＭでＮＯＲ型のものはメモリセルに選択トランジスタを持たないので，メモリトランジスタの過剰消去に起因する読み出しエラーや書き込みエラーを防ぐために，消去時の工夫が特に重要である。」（段落０００４）と記載されているようにメモリセルの過消去を無くすことが前提の発明であるので、当然、消去時に印加するパルス幅は過消去状態にならないような幅以下に設定されているものと認められ、上記相違点は実質的なものではない。
　
４.むすび
　以上のとおりであるから、本願発明は上記先願明細書に記載された発明と同一であると認められ、しかも、本願発明の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、また本願の出願の時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願発明は、特許法第２９条の２第１項の規定により特許を受けることができない。
　よって、結論のとおり審決する。