【手続補正書】
【提出日】平成18年10月13日(2006.10.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１の導電型の半導体基体上に選択的に第２の導電型の埋め込み領域を形成して前記第２の導電型の半導体層を堆積する半導体装置の製造方法において、
第１の不純物を前記第１の導電型の半導体基体に導入して前記第２の導電型の埋め込み領域を形成し、前記第１の不純物よりも前記第２の導電型の半導体層中の拡散係数が大きい第２の不純物を前記第２の導電型の埋め込み領域へ選択的に導入した後、前記第２の導電型の半導体層を堆積したことを特徴とする半導体装置の製造方法。
【請求項２】  熱処理して前記第２の不純物を前記第１の不純物より速く拡散させ、前記第２の導電型の埋め込み領域から前記第２の導電型の半導体層表面へ電極取り出し領域を選択的に高濃度化して低抵抗化することにより、前記第２の導電型の埋め込み領域への接続抵抗を小さくしたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】  前記第２の導電型の半導体層をコレクタ領域とする縦型バイポーラトランジスタの真性ベース領域直下の前記コレクタ領域を選択的に高濃度化したことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】  前記第２の導電型の半導体層をベース領域とする横型バイポーラトランジスタの真性ベース領域を選択的に高濃度化したことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】  前記第１の不純物より前記第２の不純物が熱処理工程での拡散速度が速いことを用いて、前記第２の導電型の半導体層をコレクタ領域とし、ベース領域直下の前記コレクタ領域を選択的に高濃度化する第１の縦型バイポーラトランジスタと、前記コレクタ領域を選択的に高濃度化しない第２の縦型バイポーラトランジスタを同時に形成したことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】  前記第２の導電型の埋め込み領域の周辺領域の前記第２の導電型の半導体層を高濃度化し、寄生素子の電流駆動能力を抑制したことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】  前記第２の導電型の埋め込み領域をＮ型とし、前記第１の不純物をアンチモン（Ｓｂ）、前記第２の不純物をリン（Ｐ）としたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】  前記第２の導電型の埋め込み領域をＮ型とし、前記第１の不純物を砒素（Ａｓ）、前記第２の不純物をリン（Ｐ）としたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】  バイポーラトランジスタを有する半導体装置の製造方法において、
半導体基体内に第１の導電型の第１の不純物領域を形成する工程と、
前記第１の導電型の第１の不純物領域に選択的に前記第１の導電型の複数の第２の不純物領域を形成する工程と、
前記第１の導電型の第２の不純物領域上に前記第１の導電型の半導体層を形成する工程と、
前記第１の導電型の第２の不純物領域から前記第１の導電型の半導体層へ拡散する熱処理工程と、
前記第１の導電型の半導体層内に第１の導電型の第３の不純物領域を形成し前記第１の導電型の複数の第２の不純物領域の少なくとも一つと接続する工程と、
前記第１の導電型の半導体層に第２の導電型の第４の不純物領域を形成する工程と、
前記第２の導電型の第４の不純物領域内に前記第１の導電型の第５の不純物領域を形成する工程と、
前記第１の導電型の第３、第５の不純物領域と前記第２の導電型の第４の不純物領域上に電極を形成する工程とを具備したことを特徴とする半導体装置の製造方法。
【請求項１０】  前記第１の導電型の複数の第２の不純物領域のうち少なくとも一つが前記第２の導電型の第４の不純物領域の直下に形成されたことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】  前記第１の導電型の複数の第２の不純物領域の不純物濃度が前記第１の導電型の半導体層の濃度より大きいことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】  前記第１の導電型の複数の第２の不純物領域の不純物の拡散係数が前記第１の導電型の第１の不純物領域の不純物の拡散係数より大きいことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１３】  前記第１の導電型の複数の第２の不純物領域の不純物をリン（Ｐ）、前記第１の導電型の第１の不純物領域の不純物を砒素（Ａｓ）及びアンチモン（Ｓｂ）の何れか一方としたことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１４】  前記第１の導電型の複数の第２の不純物領域のうち少なくとも一つが素子分離層と前記第１の導電型の第２の不純物領域間に構成されたことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１５】  前記第１の導電型の半導体層をＮ型エピタキシャル層とし、前記第２の導電型の第４の不純物領域をＰ型として縦型ＮＰＮバイポーラトランジスタを形成したことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１６】  バイポーラトランジスタを有する半導体装置の製造方法において、
半導体基体内に第１の導電型の第１の不純物領域を形成する工程と、
前記第１の導電型の第１の不純物領域に選択的に第１の導電型の複数の第２の不純物領域を形成する工程と、
前記第１の導電型の第２の不純物領域上に前記第１の導電型の半導体層を形成する工程と、
前記第１の導電型の第２の不純物領域から前記第１の導電型の半導体層へ拡散する熱処理工程と、
前記第１の導電型の半導体層内に第１の導電型の第３の不純物領域を前記第１の導電型の複数の第２の不純物領域の一つと接続する工程と、
前記第１の導電型の半導体層に第２の導電型の複数の第４の不純物領域を形成する工程と、
前記第１の導電型の第３の不純物領域と前記第２の導電型の第４の不純物領域上に電極を形成する工程とを具備したことを特徴とする半導体装置の製造方法。
【請求項１７】  前記第１の導電型の複数の第２の不純物領域が前記第２の導電型の複数の第４の不純物領域の間に形成されたことを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】  前記第１の導電型の複数の第２の不純物領域の不純物濃度が前記第１の導電型の半導体層の濃度より大きいことを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１９】  前記第１の導電型の複数の第２の不純物領域の不純物の拡散係数が前記第１の導電型の第１の不純物領域の不純物の拡散係数より大きいことを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項２０】  前記第１の導電型の複数の第２の不純物領域の不純物をリン（Ｐ）、前記第１の導電型の第１の不純物領域の不純物を砒素（Ａｓ）及びアンチモン（Ｓｂ）の何れか一方としたことを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項２１】  前記第１の導電型の半導体層をＮ型エピタキシャル層とし、前記第２の導電型の第４の不純物領域をＰ型として横型ＰＮＰバイポーラトランジスタを形成したことを特徴とする請求項１６記載の半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
【発明の属する技術分野】
本発明はバイポーラトランジスタの半導体装置およびその製造方法に関し、特にＳＩＣ（ Selectively Implanted Collector ）構造を有する縦型ＮＰＮバイポーラトランジスタと横型ＰＮＰバイポーラトランジスタの半導体装置の製造方法に関するものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
【発明が解決しようとする課題】
本発明は上記問題に鑑みてなされたものであり、バイポーラトランジスタの半導体装置およびその製造方法に関し、特に縦型ＮＰＮバイポーラトランジスタのコレクタ領域と横型ＰＮＰバイポーラトランジスタのベース領域であるＮ型エピタキシャル層内に高濃度の不純物領域をエピタキシャル層形成前に選択的に形成することにより欠陥及び重金属汚染の少ない半導体装置の製造方法を提供することである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
【課題を解決するための手段】
第１の発明は、第１の導電型の半導体基体上に選択的に第２の導電型の埋め込み領域を形成して第２の導電型の半導体層を堆積する半導体装置の製造方法において、第１の不純物を第１の導電型の半導体基体に導入して第２の導電型の埋め込み領域を形成し、第１の不純物よりも第２の導電型の半導体層中の拡散係数が大きい第２の不純物を第２の導電型の埋め込み領域へ選択的に導入した後、第２の導電型の半導体層を堆積したことを特徴とする半導体装置の製造方法である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
第２の発明は、バイポーラトランジスタを有する半導体装置の製造方法において、半導体基体内に第１の導電型の第１の不純物領域を形成する工程と、第１の導電型の第１の不純物領域に選択的に第１の導電型の複数の第２の不純物領域を形成する工程と、第１の導電型の第２の不純物領域上に第１の導電型の半導体層を形成する工程と、第１の導電型の第２の不純物領域から第１の導電型の半導体層へ拡散する熱処理工程と、第１の導電型の半導体層内に第１の導電型の第３の不純物領域を形成し第１の導電型の複数の第２の不純物領域の少なくとも一つと接続する工程と、第１の導電型の半導体層に第２の導電型の第４の不純物領域を形成する工程と、第２の導電型の第４の不純物領域内に第１の導電型の第５の不純物領域を形成する工程と、第１の導電型の第３、第５の不純物領域と第２の導電型の第４の不純物領域上に電極を形成する工程とを具備したことを特徴とする半導体装置の製造方法である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
第３の発明は、バイポーラトランジスタを有する半導体装置の製造方法において、半導体基体内に第１の導電型の第１の不純物領域を形成する工程と、第１の導電型の第１の不純物領域に選択的に第１の導電型の複数の第２の不純物領域を形成する工程と、第１の導電型の第２の不純物領域上に第１の導電型の半導体層を形成する工程と、第１の導電型の第２の不純物領域から第１の導電型の半導体層へ拡散する熱処理工程と、第１の導電型の半導体層内に第１の導電型の第３の不純物領域を第１の導電型の複数の第２の不純物領域の一つと接続する工程と、第１の導電型の半導体層に第２の導電型の複数の第４の不純物領域を形成する工程と、第１の導電型の第３の不純物領域と第２の導電型の第４の不純物領域上に電極を形成する工程とを具備したことを特徴とする半導体装置の製造方法である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
【発明の実施の形態】
本発明にかかる半導体装置の製造方法の説明に先だって、本発明を適用して形成される半導体装置につき図面を参照して説明する。図１に縦型ＮＰＮバイポーラトランジスタの半導体装置を示す。具体的に、図１の左側にはＳＩＣ構造を有する縦型ＮＰＮバイポーラトランジスタを、右側にはＳＩＣ構造を有しない縦型ＮＰＮバイポーラトランジスタを示すと共にこれらを同一半導体基板に構成した半導体装置の構造を示している。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図２にＳＩＣ構造を有する縦型ＮＰＮバイポーラトランジスタの半導体装置を示す。Ｐ型半導体基板（Ｐ−ｓｕｂ）５０内にＮ型の高濃度のコレクタ埋め込み領域（Ｎ−ＢＬ；N-Buried Layer ）５２が構成され、その外周にチャンネルストッパーと呼ばれるＩＳＯ５９が縦方向に高濃度のＰ型不純物が拡散されて構成されていて、各素子が電気的に分離されている。ここで半導体基板（半導体基体）５０は平面状のものでも良いし、それ以外の例えば球面状のものでも勿論良い。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
図３にＳＩＣ構造を有する横型ＰＮＰバイポーラトランジスタの半導体装置を示す。Ｐ型半導体基板（Ｐ型半導体基体、Ｐ−ｓｕｂ）１００内にＮ型の高濃度のベース埋め込み領域（ＮＰＮバイポーラトランジスタのＮ−ＢＬ；N-Buried Layer 即ちコレクタ埋め込み領域に相当する）１０１が構成され、その外周にチャンネルストッパーと呼ばれるＩＳＯ１０９が縦方向に高濃度のＰ型不純物が拡散されて構成されていて、各素子が電気的に分離されている。ここでＰ型半導体基板（半導体基体）１００は平面状のものでも良いし、それ以外の例えば球面状のものでも勿論良い。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
実施の形態例１
次に本発明にかかる半導体装置の製造方法について説明する。図４（ａ）から図４（ｃ）、図５（ｄ）から図５（ｆ）と図６（ｇ）と図６（ｈ）に、ＳＩＣ構造を有する縦型ＮＰＮバイポーラトランジスタの半導体装置の製造方法を示す。図４（ａ）に示すように、Ｐ型半導体基板（Ｐ−ｓｕｂ）１３０上に、熱酸化法等により膜厚３３０ｎｍの酸化シリコンＳｉＯ２膜１３１を成膜する。リソグラフィー法によって形成したレジストパターン（図示せず）をマスクに用いて酸化シリコンＳｉＯ２膜１３１をエッチングして除去し、トランジスタ等の素子領域を開口する。その後レジストを除去する。ここでＰ型半導体基板（半導体基体）１３０は平面状のものでも良いし、それ以外の例えば球面状のものでも勿論良い。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
実施の形態例２
続いて、図７（ａ）から図７（ｃ）、図８（ｄ）から図８（ｆ）と図９（ｇ）を参照して、横型ＰＮＰトランジスタ（Ｌ−ＰＮＰＴｒ）の半導体装置の製造方法について説明する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】本発明を適用して形成された縦型ＮＰＮバイポーラトランジスタの半導体装置の概略断面構造図である。
【図２】本発明を適用して形成された縦型ＮＰＮバイポーラトランジスタの半導体装置を示す概略断面構造図である。
【図３】本発明を適用して形成された横型ＰＮＰバイポーラトランジスタの半導体装置を示す概略断面構造図である。
【図４】本発明の実施の形態に係る縦型ＮＰＮバイポーラトランジスタの半導体装置の製造方法を示す概略断面構造図である。
【図５】本発明の実施の形態に係る縦型ＮＰＮバイポーラトランジスタの半導体装置の製造方法を示す概略断面構造図である。
【図６】本発明の実施の形態に係る縦型ＮＰＮバイポーラトランジスタの半導体装置の製造方法を示す概略断面構造図である。
【図７】本発明の実施の形態に係る横型ＰＮＰバイポーラトランジスタの半導体装置の製造方法を示す概略断面構造図である。
【図８】本発明の実施の形態に係る横型ＰＮＰバイポーラトランジスタの半導体装置の製造方法を示す概略断面構造図である。
【図９】本発明の実施の形態に係る横型ＰＮＰバイポーラトランジスタの半導体装置の製造方法を示す概略断面構造図である。
【図１０】従来例の縦型ＮＰＮバイポーラトランジスタの半導体装置の概略断面構造図である。
【図１１】従来例の横型ＰＮＰバイポーラトランジスタの半導体装置の概略断面構造図である。
【符号の説明】１０，５０，１００，１３０，１７０，２０１・・・Ｐ−ｓｕｂ（Ｐ型半導体基板（体））、１２，５２，１３２，２０２・・・コレクタ埋め込み領域（Ｎ−ＢＬ）、１３，１４，１４ａ，５４，１０３，１０４，１３３，１７３、２１１・・・ＳＩＣ領域（Ｎ型不純物領域）、１６，５６，１０６，１３６，２０３・・・Ｎ型エピタキシャル層（Ｎ−ｅｐｉ層）、１７，５７，１０７，１３７，１７７，２０５・・・ＬＯＣＯＳ（素子分離膜）、１８，５８，１３８，２０６・・・Ｎ＋シンカー、１９，５９，１０９，１３９，１７９，２０４・・・ＩＳＯ（チャンネルストッパー）、２０，６１，１４５，２０７・・・イントリンシックベース領域（真性ベース領域）、２１，６２，２１３・・・グラフトベース領域、２８，６９，１４７，２１９・・・サイドウォール、１０１，１７２・・・ベース埋め込み領域、１０８，１７８・・・ベース電極取り出し領域（Ｎ型拡散層）