(57)【要約】【課題】デルタシグマデジタルアナログコンバータの改良設計を提供する。【解決手段】本考案の改良設計において、デルタシグマデジタルアナログコンバータ中、積分演算増幅器、サンプリングコンデンサ、積分コンデンサ、及び、抵抗分圧器、及び、演算増幅器バッファ、を有し、抵抗分圧器と演算増幅器バッファからなる参考電圧生成回路は、コンデンサ分圧回路により代替される。異なる位相の三つのトリガー信号は、それぞれ、三組のスイッチを制御し、第一トリガー信号は、第一組スイッチだけを制御して、サンプリングコンデンサを充電し、第二トリガー信号は、第二組スイッチだけを制御して、一つのサンプリングコンデンサと積分コンデンサ上の電荷を平均化し、第三トリガー信号は、第三組スイッチだけを制御し、複数のサンプリングコンデンサを放電する。【選択図】図３
0003117220.tif 000002
【実用新案登録請求の範囲】
【請求項１】
デルタシグマデジタルアナログコンバータ回路の改良設計であって、
デルタシグマデジタルアナログコンバータ中、積分演算増幅器、サンプリングコンデンサ、積分コンデンサ、及び、抵抗分圧器、及び、演算増幅器バッファ、を有し、前記抵抗分圧器と前記演算増幅器バッファからなる参考電圧生成回路は、複数のサンプリングコンデンサ分圧回路により代替され、異なる位相の三つのトリガー信号は、それぞれ、三組のスイッチを制御し、第一トリガー信号は、第一組スイッチだけを制御して、サンプリングコンデンサを充電し、第二トリガー信号は、第二組スイッチだけを制御して、一つのサンプリングコンデンサと積分コンデンサ上の電荷を平均化し、第三トリガー信号は、第三組スイッチだけを制御し、複数のサンプリングコンデンサを放電する
ことを特徴とするデルタシグマデジタルアナログコンバータ回路の改良設計。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、デルタシグマデジタルアナログコンバータに関するものであって、特に、デルタシグマデジタルアナログコンバータ中、キャパシタ分圧器により参考電圧を生成する回路に関するものである。
【背景技術】
【０００２】
図１は、デルタシグマデジタルアナログコンバータ（delta−sigma  DAC）を示す図で、デルタシグマデジタルアナログコンバータは、内挿フィルター（interpolation  filter）１、ノイズシェーピングループ（Noise  shaping  loop）２、デジタルアナログコンバータ３、及び、アナログローパスフィルター（Analog  low−pass  filter）４、からなる。デジタル信号Dは、内挿フィルター１に入力され、アナログ信号Aは、アナログローパスフィルター４から出力される。
【０００３】
図２（ａ）は、デジタルアナログコンバータ３の回路図で、左側は参考電圧生成回路で、抵抗器Ｒ１、Ｒ２、Ｒ３、及び、演算増幅器２１、２２を有し、図で示されるように連接されている。生成される参考電圧Ｖref+、及び、Ｖref- は、それぞれ、図２（ａ）右側のスイッチ２４、２５、２６、２８の一端に送られる。図２（ａ）の右側は、デジタルアナログコンバータで、スイッチ２３、２４、２５、２６、２８、２９、及び、サンプリングコンデンサＣｓ、積分コンデンサＣｉ、積分演算増幅器２７を有し、図で示されるように連接されている。
【０００４】
図２（ｂ）は、スイッチ２３、２４、２５、２６、２８、２９を制御する信号を示す図で、φ１は、スイッチ２４、２５、２６、２８を制御し、φ２は、スイッチ２３、２９を制御する。高レベルとは、スイッチが閉鎖状態であることを意味し、低レベルとは、スイッチが開いていることを意味する。φ１と入力信号ＩＮ（ノイズシェーピングループ２の出力）は、ＡＮＤゲート１（ＡＮＤ１）、インバータ（ＩＮＶ）、及び、ＡＮＤゲート２（ＡＮＤ２）に入力され、その接続は、図２（ａ）で示される。信号φ１が高レベルで、入力信号ＩＮが高レベルである時、スイッチ２４、２６はオンで、この時、電圧差（Ｖree+−Ｖref-）は、コンデンサＣｓを充電する。信号φ１が高レベルで、入力信号ＩＮが低レベルの時、スイッチ２５、２８はオンで、電圧差（Ｖref-−Ｖref+）は、コンデンサＣｓを充電する。信号φ２が高レベルの時、スイッチ２３、２９はオンで、この時、信号φ１は、スイッチ２４、２５、２６、及び、２８がオフになるようにし、よって、サンプリングコンデンサＣｓと積分コンデンサＣｉ上の電荷は、互いのキャパシタンスに基づいて平均化され、１ビットデジタルアナログコンバータを形成する。複数のサンプリングコンデンサＣｓ１、Ｃｓ２、Ｃｓ３がＣｓに並列され、サンプリングコンデンサＣｓ１、Ｃｓ２、Ｃｓ３が、スイッチ２３、２４、２５、２６、２８、２９のように設計される場合、サンプリングコンデンサＣｓ、Ｃｓ１、Ｃｓ２、Ｃｓ３と積分コンデンサＣｉ上の電荷は、同時に平均化される。これにより、いわゆるマルチビットデジタルアナログコンバータが形成される。
【０００５】
しかし、図２で示されるように、デジタルアナログコンバータ３中の参考電圧Ｖref+、Ｖref-を更に精確にするために、演算増幅器２１、２２をバッファとしなければならないが、問題は、演算増幅器２１、２２の占める面積は大きすぎて、コストが増加する。また、サンプリングコンデンサＣｓ、Ｃｓ１、Ｃｓ２、Ｃｓ３、、のキャパシタンスが増大する時、演算増幅器２１、２２の消耗電力は増加し、演算増幅器２１、２２が占める面積を更に増大させて、コストが増加する。
【考案の開示】
【考案が解決しようとする課題】
【０００６】
本考案は、デルタシグマデジタルアナログコンバータの改良設計を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本考案の改良設計において、デルタシグマデジタルアナログコンバータ中、積分演算増幅器、サンプリングコンデンサ、積分コンデンサ、及び、抵抗分圧器、及び、演算増幅器バッファ、を有し、抵抗分圧器と演算増幅器バッファからなる参考電圧生成回路は、コンデンサ分圧回路により代替される。異なる位相の三つのトリガー信号は、それぞれ、三組のスイッチを制御し、第一トリガー信号は、第一組スイッチだけを制御して、サンプリングコンデンサを充電し、第二トリガー信号は、第二組スイッチだけを制御して、一つのサンプリングコンデンサと積分コンデンサ上の電荷を平均化し、第三トリガー信号は、第三組スイッチだけを制御し、複数のサンプリングコンデンサを放電する。
【考案の効果】
【０００８】
本考案により、演算増幅器が省略でき、ＩＣ回路の面積とコストを節約することが可能である。
【考案を実施するための最良の形態】
【０００９】
図３は、本発明によるデジタルアナログコンバータの参考電圧生成回路を示す図で、サンプリングコンデンサ３１、３２、３３は、図２中の抵抗器Ｒ１、Ｒ２、Ｒ３を代替し、十個のスイッチ３４、３５、３６、３７、３８、３９、４０、４１、４２、４３、及び、二つの抵抗器Ｒ４、Ｒ５を追加し、図３（ａ）のように連接して、図２（ａ）の左側の分圧回路を代替する。
【００１０】
図３（ｂ）は、スイッチ３４、３５、３６、３７、３８、３９、４０、４１、４２、４３を制御する信号を示し、信号φ１は、スイッチ３４、３５、３６、及び、３７を制御し、信号φ２は、スイッチ３８、３９を制御し、信号φ３は、スイッチ４０、４１、４２、及び、４３を制御する。高レベルとは、スイッチがオンであることを意味し、低レベルとは、スイッチがオフであることを意味する。φ１と入力信号ＩＮ（ノイズシェーピングループ２の出力）は、ＡＮＤゲート１（ＡＮＤ１）、インバータ（ＩＮＶ）、及び、ＡＮＤゲート２（ＡＮＤ２）に入力され、その接続は、図３（ａ）で示される。信号φ１が高レベルで、入力信号ＩＮが高レベルである時、スイッチ３４、３５はオンで、この時、電圧源VDDは、サンプリングコンデンサ３１、３２、３３を充電する。信号φ１が高レベルで、入力信号ＩＮが低レベルの時、スイッチ３６、３７はオンで、この時、電圧源VDDは、サンプリングコンデンサ３１、３２、３３を充電するが、サンプリングコンデンサの電圧は、入力信号ＩＮが高レベル時のサンプリングコンデンサの電圧方向と反対である。信号φ２が高レベルで、スイッチ３８、３９をオンにする時、この時、信号φ１は、スイッチ３４、３５、３６、３７をオフにし、よって、サンプリングコンデンサ３２と積分コンデンサＣｉ上の電荷は、互いのキャパシタンスに基づいて平均化される。信号φ３が、スイッチ４０、４１、４２、４３をオンにする時、サンプリングコンデンサ３１、３２、３３を放電する。
【００１１】
本考案は、サンプリングコンデンサ３１、３２、３３が、図２中の抵抗器R１、R２、R３の分圧設計を代替し、その長所は、図２（ａ）中の演算増幅器２１、２２を省略でき、ＩＣ回路の面積とコストを節約する。但し、回路は、異なる位相のトリガー信号φ１、φ２、φ３により制御する必要がある。
【００１２】
本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本考案明の保護範囲は、実用新案請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００１３】
【図１】デルタシグマデジタルアナログコンバータを示す図である。
【図２】公知のデジタルアナログコンバータを示す図である。
【図３】本考案のデジタルアナログコンバータの参考電圧生成回路を示す図である。
【符号の説明】
【００１４】
１    内挿フィルター
２    ノイズシェーピングループ
３    デジタルアナログコンバータ
４    アナログローパスフィルター
２１、２２    演算増幅器
２３、２４、２５、２６、２８、２９    スイッチ
２７    積分演算増幅器
Ｃｓ、Ｃｓ１、Ｃｓ２、Ｃｓ３、、３１、３２、３３    サンプリングコンデンサ
３４〜４３    スイッチ
Ｒ１、Ｒ２、Ｒ３    抵抗器
φ１、φ２、φ３    信号  
Ｃｓ    サンプリングコンデンサ
Ｃｉ    積分コンデンサ
【図１】
0003117220.tif 000003
【図２】
0003117220.tif 000004
【図３】
0003117220.tif 000005
【手続補正書】
【提出日】平成17年10月17日(2005.10.17)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
デルタシグマデジタルアナログコンバータ回路であって、
デルタシグマデジタルアナログコンバータ中、積分演算増幅器、サンプリングコンデンサ、積分コンデンサ、及び、抵抗分圧器、及び、演算増幅器バッファ、を有し、前記抵抗分圧器と前記演算増幅器バッファからなる参考電圧生成回路は、複数のサンプリングコンデンサ分圧回路により代替され、異なる位相の三つのトリガー信号は、それぞれ、三組のスイッチを制御し、第一トリガー信号は、第一組スイッチだけを制御して、サンプリングコンデンサを充電し、第二トリガー信号は、第二組スイッチだけを制御して、一つのサンプリングコンデンサと積分コンデンサ上の電荷を平均化し、第三トリガー信号は、第三組スイッチだけを制御し、複数のサンプリングコンデンサを放電する
ことを特徴とするデルタシグマデジタルアナログコンバータ回路。