【手続補正書】
【提出日】平成18年4月26日(2006.4.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  半導体基板に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流を測定する電流測定手段と、
前記電流測定手段により測定された基板電流に基づき前記半導体基板上に形成された微細構造の境界を演算する境界演算手段と、
前記境界演算手段の演算結果として得られた前記境界を表示する表示手段と、
を具備する半導体デバイス解析装置。
【請求項２】  前記境界演算手段が、
前記基板電流の微分量を演算することにより前記微細構造の境界を与える位置情報を得ることを特徴とする請求項１に記載された半導体デバイス解析装置。
【請求項３】  前記微細構造の境界で区分される各領域について、前記電流測定手段により測定された基板電流値に基づき前記各領域に存在する残膜の膜厚を推定する膜厚推定手段をさらに備えたことを特徴とする請求項１または２の何れかに記載された半導体デバイス解析装置。
【請求項４】  前記膜厚推定手段が、
前記電子ビームの複数の照射エネルギー値に対し、前記凹部の底部をなす残膜がとり得る膜厚値と、前記複数の照射エネルギー値に対して測定されるべき基板電流値との対応関係を表す参照データを記憶する参照データ記憶手段と、
前記複数の照射エネルギー値に対して前記電流測定手段により測定された基板電流値に基づき、前記参照データを参照して前記残膜の膜厚を特定する膜厚特定手段と、
を備えたことを特徴とする請求項３に記載された半導体デバイス解析装置。
【請求項５】  前記半導体基板上に形成された凹部の内径を測定する内径測定手段と、
前記内径測定手段により測定された前記凹部の内径を反映させて前記電流測定手段により測定された基板電流値を補正する電流補正手段と、
をさらに備えたことを特徴とする請求項１ないし４の何れか１項に記載された半導体デバイス解析装置。
【請求項６】  前記内径測定手段が、
前記電子ビームの照射位置と前記基板電流値との関係から前記凹部の内径を得ることを特徴とする請求項５に記載された半導体デバイス解析装置。
【請求項７】  前記電流補正手段が、
前記電子ビームの照射に伴って前記凹部の内壁が帯電することに起因する基板電流の変動分を打ち消すように、前記電流測定手段により測定された基板電流値を補正することを特徴とする請求項５または６の何れか１項に記載された半導体デバイス解析装置。
【請求項８】  前記電流補正手段が、
前記半導体基板の基板電流をＩとし、前記凹部の内径をｘとし、定数をαとし、正の定数をβおよびγとしたときに、
Ｉ＝α＋β・ｘ・exp(−γ・ｘ)
なる数式を用いて、前記電流測定手段により測定された基板電流値の補正量を算出することを特徴とする請求項７に記載された半導体デバイス解析装置。
【請求項９】  前記凹部の内径に代えて該凹部のアスペクト比を用いたことを特徴とする請求項５ないし８の何れか１項に記載された半導体デバイス解析装置。
【請求項１０】  前記電流補正手段が、
基準となる半導体基板に形成された凹部の内径と該凹部に対する電子ビームの走査に伴って発生する基板電流との関係を近似する近似式を用いて、前記電流測定手段により測定された基板電流を補正することを特徴とする請求項５ないし７の何れかに記載された半導体デバイス解析装置。
【請求項１１】  前記近似式が、前記内径について前記特性を分割して得られる区間毎に設定されたことを特徴とする請求項１０に記載された半導体デバイス解析装置。
【請求項１２】  前記近似式が、前記内径を変数とする一次関数であることを特徴とする請求項１０または１１の何れか１項に記載された半導体デバイス解析装置。
【請求項１３】  前記近似式が、前記内径を変数とする二次関数であることを特徴とする請求項１０または１１の何れか１項に記載された半導体デバイス解析装置。
【請求項１４】  半導体基板に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流値を測定する第１ステップと、
前記測定された基板電流値に基づき前記半導体基板上に形成された微細構造の境界を演算する第２ステップと、
前記演算の結果として得られた前記微細構造の境界を表示する第３ステップと、
を含む半導体デバイス解析方法。
【請求項１５】 半導体基板に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流値を測定する第１ステップと、
前記測定された基板電流値に基づき前記半導体基板上に形成された微細構造の境界を演算する第２ステップと、
前記演算の結果として得られた前記微細構造の境界で区分される領域を表示する第３ステップと、
を含む半導体デバイス解析方法。
【請求項１６】 半導体基板に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流値を測定する第１ステップと、
前記測定された基板電流値に基づき前記半導体基板上に形成された微細構造の膜厚を演算する第２ステップと、
前記演算の結果として得られた前記微細構造の膜厚を表示する第３ステップと、
を含む半導体デバイス解析方法。
【請求項１７】 前記第３ステップでは、前記微細構造を２次元的または立体的に表示することを特徴とする請求項１４ないし１６の何れか１項に記載された半導体デバイス解析方法。
【請求項１８】 前記第３ステップでは、前記微細構造の断面を表示することを特徴とする請求項１６に記載された半導体デバイス解析方法。
【請求項１９】 前記第３ステップでは、前記微細構造を数値により表示することを特徴とする請求項１７または１８の何れか１項に記載された半導体デバイス解析方法。
【請求項２０】 前記第３ステップでは、前記微細構造を彩色して表示することを特徴とする請求項１７または１８の何れか１項に記載された半導体デバイス解析方法。
【請求項２１】 半導体基板に対して電子ビームを走査し、該電子ビームの走査に伴って前記半導体基板内に発生する基板電流値を測定する第１ステップと、
前記測定された基板電流値に基づき前記半導体基板上に形成されたホールの内径を算出する第２ステップと、
前記演算の結果として得られた前記ホールの内径を用いて前記ホールのアスペクト比を算出する第３ステップと、
前記アスペクト比に基づき前記基板電流値を補正する第４ステップと、
前記補正された基板電流値に基づき前記ホール内部の微細構造を評価する第５ステップと、
を含む半導体デバイス解析方法。
【請求項２２】 前記第４ステップでは、アスペクト比（ｓ）と膜厚値（ｄ）とを変数とする近似式を用いて前記基板電流の補正項（Ｉｄ）を算出することを特徴とする請求項２１に記載された半導体デバイス解析方法。
【請求項２３】 前記第４ステップでは、ホールの内径（ｘ）を変数とする関数を用いて前記基板電流値を補正することを特徴とする請求項２１に記載された半導体デバイス解析方法。
【請求項２４】 前記関数は、ホールの内径（ｘ）を変数とする一次関数、二次関数、三角関数の何れかであることを特徴とする請求項２３に記載された半導体デバイス解析方法。
【請求項２５】 複数の異なる照射エネルギーで電子ビームを第１半導体基板に照射した時に発生する基板電流と膜厚との対応関係を表す複数の特性を取得する第１ステップと、
前記複数の照射エネルギーで電子ビームを第２半導体基板に照射した時に発生する複数の基板電流値を測定する第２ステップと、
前記第２ステップで測定された複数の基板電流値が前記第１ステップで取得された前記複数の特性の何れをも満足するときの膜厚を前記複数の特性から特定する第３ステップと、
を含む半導体デバイス解析方法。
【請求項２６】 複数の異なる照射エネルギーで電子ビームを前記半導体基板に照射した時に発生する複数の基板電流値から前記半導体基板上に存在する残膜の膜厚を特定する手段を更に具備する請求項１ないし１３の何れか１項に記載された半導体デバイス解析装置。
【請求項２７】 複数の異なる照射エネルギーで電子ビームを前記半導体基板に照射した時に発生する複数の基板電流値から前記半導体基板上に存在する残膜の膜厚を特定するステップを更に含む請求項１４ないし２４の何れか１項に記載された半導体デバイス解析方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
半導体デバイスでは、一般に多層配線構造が採られている。この種のデバイス構造では、下層側の配線（下層配線）と上層側の配線（上層配線）とを電気的に接続するために、下層配線と上層配線との間の中間絶縁層にホールを形成し、このホールに導電部材を埋め込んでいる。図２６に、ホールの周辺構造の一例を示す。同図は、半導体基板８００上に形成されたＭＯＳトランジスタをゲート幅方向に切断した縦断面を示し、８２０は素子分離用の絶縁体、８１０はポリシリコンからなるゲート電極、８３０は層間絶縁用の絶縁体、８４０はホールである。
同図では、省略しているが、ホール８４０の内部には導電部材が埋め込まれ、絶縁体８３０の上に上層配線が形成される。これにより、ホール内の導電部材を介して上層配線と下層配線であるゲート電極８１０とが電気的に接続される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
ここで、ホール８４０を絶縁体８３０に形成する際、ゲート電極８１０に対してホール８４０の位置がずれると、ゲート電極８１０とホール８４０内の導電部材との間の電気的な接続が確保できなくなる。このため、図２６に示すように、ホール８４０に対しゲート電極８１０に余裕分ｍを設け、ホール径よりもゲート電極８１０を大きく形成することにより、これらの間のずれ分を余裕分ｍで吸収し、ホール８４０に埋め込まれた導電部材とゲート電極８１０との間の電気的な接続を安定的に確保するようにしていた。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
しかしながら、近年、デバイス構造の微細化が推し進められ、下層配線であるゲート電極が小さく形成されるようになり、上述のような手法ではホールのずれ分を吸収することが困難になってきた。そこで、このように微細化されたデバイス構造の場合、図２７に示すように、ゲート電極に対して逆にホール９４０を大きく形成する手法が採られている。ここで、同図において、９００は半導体基板、９１０はゲート電極、９２０は素子分離用の絶縁体、９３０は層間絶縁用の絶縁体、９４０はホールである。
図２７（ａ）に示す例では、ゲート電極９１０の中心軸Ｊ１とホール９４０の中心軸Ｊ２とが一致しており、ホールとゲート電極との間にずれが存在しない理想的な状態にある。これに対し、図２７（ｂ）に示す例では、ゲート電極９１０とホール９４０との間にずれ分ｄが存在している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【発明が解決しようとする課題】
ところで、近年のデバイス構造の微細化に伴い、ホール径が小さくなり、ホールのアスペクト比が大きくなる傾向にある。上述の電子顕微鏡を用いた手法によれば、ホール９４０の径が小さくなってアスペクト比が大きくなると、ホール９４０から外部に放出される二次電子の数が減少し、この二次電子から得られる検出信号のＳ／Ｎ比が低下する。このため、上述の電子顕微鏡によってはホール底部を観測することが困難になり、上述のずれ分ｄを把握できなくなる。また、図２８に示すように、ホール９４０の底部に残膜９６０が存在すると、仮にホールから外部に放出される二次電子の数が観測に充分なものであったとしても、その画像からゲート電極と絶縁体との境界９５０を認識することはできず、従ってずれ分ｄを把握することもできない。
これに対し、上述の基板電流を測定する従来技術によれば、基板電流を測定しているため、アスペクト比が大きくなったとしても二次電子のように検出信号のＳ／Ｎ比が低下することがない。しかし、アスペクト比の変化に対し基板電流が必ずしも一定とはならないため、ホール底部の残膜の厚さを精度良く把握することができないという問題がある。