【手続補正書】
【提出日】平成18年3月17日(2006.3.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記画素電極に接続され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加する手段を有することを特徴とする液晶表示装置。
【請求項２】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、ソース配線、ドレイン配線、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース配線によって前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記ドレイン配線によって前記画素電極に接続され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加する手段を有することを特徴とする液晶表示装置。
【請求項３】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記画素電極に接続され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加する手段と、
前記ゲート信号線が選択されている期間を２ライン期間以上とする手段を有することを特徴とする液晶表示装置。
【請求項４】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、ソース配線、ドレイン配線、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース配線によって前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記ドレイン配線によって前記画素電極に接続され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加する手段と、
前記ゲート信号線が選択されている期間を２ライン期間以上とする手段を有することを特徴とする液晶表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記液晶表示装置は、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記非表示時において、前記ゲート信号線駆動回路及び前記ソース信号線駆動回路に供給するクロックパルスを停止する手段を有することを特徴とする液晶表示装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記液晶表示装置は、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記非表示時において、前記ゲート信号線駆動回路及び前記ソース信号線駆動回路に供給するクロックパルスの周波数を、前記表示時より下げる手段を有することを特徴とする液晶表示装置。
【請求項７】
請求項１乃至請求項４のいずれか一項において、
前記液晶表示装置は、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記非表示時において、前記ゲート信号線駆動回路及び前記ソース信号線駆動回路に供給するスタートパルスをハイまたはローに固定する手段を有することを特徴とする液晶表示装置。
【請求項８】
請求項１乃至請求項４のいずれか一項において、
前記非表示時において、前記表示時とは逆のデューティ比で前記第３の電圧を前記ゲート信号線に印加する手段を有することを特徴とする液晶表示装置。
【請求項９】
請求項３または請求項４において、
前記ゲート信号線が選択されている期間を５ライン期間から２０ライン期間の間とする手段を有することを特徴とする液晶表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記液晶はシアノ系液晶であることを特徴とする液晶表示装置。
【請求項１１】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記画素電極に接続され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置の駆動方法であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加することを特徴とする液晶表示装置の駆動方法。
【請求項１２】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、ソース配線、ドレイン配線、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース配線によって前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記ドレイン配線によって前記画素電極に接続され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置の駆動方法であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加することを特徴とする液晶表示装置の駆動方法。
【請求項１３】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記画素電極に接続され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置の駆動方法であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加し、
前記ゲート信号線が選択されている期間を２ライン期間以上とすることを特徴とする液晶表示装置の駆動方法。
【請求項１４】
絶縁基板上にソース信号線と、ゲート信号線と、画素とを有し、
前記画素は、薄膜トランジスタ、画素電極、対向電極、ソース配線、ドレイン配線、及び前記画素電極と前記対向電極との間に配置された液晶を有し、
前記薄膜トランジスタのゲート電極は、前記ゲート信号線と接続され、
前記薄膜トランジスタのドレイン領域またはソース領域の一方は前記ソース配線によって前記ソース信号線に接続され、前記薄膜トランジスタのドレイン領域またはソース領域の他方は前記ドレイン配線によって前記画素電極に接続され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置の駆動方法であって、
表示時のゲート線選択期間中に、前記ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、
非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加し、
前記ゲート信号線が選択されている期間を２ライン期間以上とすることを特徴とする液晶表示装置の駆動方法。
【請求項１５】
請求項１１乃至請求項１４のいずれか一項において、
前記液晶表示装置は、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記非表示時において、前記ゲート信号線駆動回路及び前記ソース信号線駆動回路に供給するクロックパルスを停止することを特徴とする液晶表示装置の駆動方法。
【請求項１６】
請求項１１乃至請求項１４のいずれか一項において、
前記液晶表示装置は、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記非表示時において、前記ゲート信号線駆動回路及び前記ソース信号線駆動回路に供給するクロックパルスの周波数を、前記表示時より下げることを特徴とする液晶表示装置の駆動方法。
【請求項１７】
請求項１１乃至請求項１４のいずれか一項において、
前記液晶表示装置は、ゲート信号線駆動回路及びソース信号線駆動回路を有し、
前記非表示時において、前記ゲート信号線駆動回路及び前記ソース信号線駆動回路に供給するスタートパルスをハイまたはローに固定することを特徴とする液晶表示装置の駆動方法。
【請求項１８】
請求項１１乃至請求項１４のいずれか一項において、
前記非表示時において、前記表示時とは逆のデューティ比で前記第３の電圧を前記ゲート信号線に印加することを特徴とする液晶表示装置の駆動方法。
【請求項１９】
請求項１３または請求項１４において、
前記ゲート信号線が選択されている期間を５ライン期間から２０ライン期間の間とすることを特徴とする液晶表示装置の駆動方法。
【請求項２０】
請求項１乃至請求項１９のいずれか一項に記載の液晶表示装置又は液晶表示装置の駆動方法を用いることを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
表示装置の規格がＶＧＡの場合、４７９／４８０以上の期間において−Ｖｏが入力されていることになる。この時のデューティ比は０．２％以下となる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、非表示時（バックライトを消灯している期間や、全面黒表示を行っている期間、全面白表示を行っている期間など使用者が画像を期待していない時）において、液晶を動作させ、ゲート信号線上の液晶を表示時と異なるデューティ比で駆動を行うことを特徴とする。また、ゲート信号線上の液晶の交流駆動のデューティ比を上げるため、ゲート信号線駆動回路に入力するスタートパルスの時間幅を広げることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記複数のソース信号線の１つに接続され、もう一方は前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置において、
前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とする手段を有することを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、ソース配線と、ドレイン配線と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記ソース配線によって前記複数のソース信号線の１つに接続され、もう一方はドレイン配線によって前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置において、
前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とする手段を有することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記複数のソース信号線の１つに接続され、もう一方は前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置において、
表示時のゲート線選択期間中に、ゲート信号線へ第１の電圧を印加し、表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加する手段、及び前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とする手段を有することを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、ソース配線と、ドレイン配線と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記ソース配線によって前記複数のソース信号線の１つに接続され、もう一方はドレイン配線によって前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置において、
表示時のゲート線選択期間中に、ゲート信号線へ第１の電圧を印加し、表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加する手段、及び前記複数のゲート信号線のうち、隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とする手段を有することを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
本発明は、表示時とは逆のデューティ比で前記第３の電圧を前記ゲート信号線に印加する手段を有することを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
本発明は、前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を４ライン期間から１９ライン期間の間とする手段を有することを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記複数のソース信号線の１つに接続され、もう一方は前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置において、
前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とすることを特徴とする。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、ソース配線と、ドレイン配線と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記ソース配線によって前記複数のソース信号線の１つに接続され、もう一方はドレイン配線によって前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置において、
前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とすることを特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記複数のソース信号線の１つに接続され、もう一方は前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極と前記ゲート信号線が同じ絶縁表面上に形成されている液晶表示装置において、
表示時のゲート線選択期間中に、ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加し、
前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とすることを特徴とする。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
本発明は、絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、ソース配線と、ドレイン配線と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記ソース配線によって前記複数のソース信号線の１つに接続され、もう一方はドレイン配線によって前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記画素電極、前記ゲート信号線、前記ソース配線、及び前記ドレイン配線が同じ絶縁表面上に形成されており、
前記ソース信号線は前記ドレイン配線の下の層に配置されている液晶表示装置において、
表示時のゲート線選択期間中に、ゲート信号線へ第１の電圧を印加し、
表示時のゲート線非選択期間中に、前記ゲート信号線へ第２の電圧を印加し、非表示時に、前記ゲート信号線へ前記第２の電圧とは逆の極性をもつ第３の電圧を印加し、
前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を少なくとも１ライン期間以上とすることを特徴とする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
本発明は、前記非表示時において、
前記表示時とは逆のデューティ比で前記第３の電圧を前記ゲート信号線に印加することを特徴とする。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
本発明は、前記複数のゲート信号線の隣り合う２つのゲート信号線が同時に選択されている期間を４ライン期間から１９ライン期間の間とすることを特徴とする。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
前述したように、逆クロスを用いた液晶表示装置では、表示時において、ゲート信号線上の液晶材料の印加電圧のデューティ比が０．２％と低い値になっている。本発明者は、この対策として、以下の２点に着目し対策をおこなった。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
そこで、本発明者は、非表示時には、表示時にゲート信号線に主として印加される電圧と逆の電圧をゲート信号線に印加するように液晶を駆動する方法を考えた。図１（Ａ）に示すのは、本発明の表示時におけるゲート信号線と画素電極に加わる電圧を示したものである。ここで、ゲート信号線選択信号電圧を＋Ｖｏとし、ゲート信号線非選択の信号電圧を−Ｖｏとする。ゲート信号線が選択されている期間（ゲート信号線選択期間）には、第１の電圧（＋Ｖｏ）が印加されており、ゲート信号線が選択されていない期間（ゲート信号線非選択期間）には、第１の電圧とは逆の極性をもつ第２の電圧（−Ｖｏ）が印加されている。これについては、従来の液晶表示装置と同様である。次に図１（Ｂ）に示しているのは本発明の非表示時にゲート信号線と画素電極に加わる電圧を示したものである。画素電極に加わる電圧は従来とおなじであるが、ゲート信号線には第１の電圧と同じ極性をもつ第３の電圧（＋Ｖｏ）が加えられている。このように表示時にゲート信号線に主として印加される電圧（第２の電圧）とは逆の極性を持つ電圧（第３の電圧）を、非表示時にゲート信号線に印加することによって、液晶材料の劣化を防止するものである。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
尚、ここでは、図１に示すような、非表示時にゲート信号線に印加する第３の電圧を＋Ｖｏで一定とする例を説明したが、本発明における第３の電圧の印加の仕方はこれに限定されない。図１６に示すような周期的に＋Ｖｏと−Ｖｏが入れ替わるものや、図示しないが、表示時と全く逆に９９．８％のデューティ比を持つものであっても良い。また、ここでは、第１の電圧、第３の電圧を＋Ｖｏとし、第２の電圧を−Ｖｏとして説明したが、必ずしも第１の電圧、第３の電圧を＋Ｖｏとし、第２の電圧を−Ｖｏとする必要はない。表示時にゲート信号線に主として印加される電圧（第２の電圧）と逆の極性を持つ電圧（第３の電圧）を、非表示時にゲート信号線に印加すればよいので、第１、第２、第３の電圧の絶対値は必ずしも全て同じにする必要はない。また、ここでは、ゲート信号線選択信号電圧を＋Ｖｏとし、ゲート信号線非選択の信号電圧を−Ｖｏとする場合を例として説明したが、本発明はこれに限定されない。ゲート信号線選択信号電圧を−Ｖｏとし、ゲート信号線非選択の信号電圧を＋Ｖｏとする場合においても本発明を実施することができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
図２に示すのは、本発明の液晶表示装置のブロック図である。この例では、アナログ方式の駆動回路を用いた例を示している。外部から入力されるのは、クロック、垂直同期信号（ＶＳＹＮＣ）、水平同期信号（ＨＳＹＮＣ）、ＲＧＢのデジタル映像信号、である。クロック、ＶＳＹＮＣ、ＨＳＹＮＣより、タイミングコントローラではソース信号線駆動回路、ゲート信号線駆動回路を駆動するための、ソーススタートパルス（ＳＳＰ）、ソースクロック（ＳＣＬ）、ゲートスタートパルス（ＧＳＰ）、ゲートクロック（ＧＣＬ）を生成する。また、デジタル映像信号は、Ｄ／Ａコンバータでアナログに信号を変換し、Ｓ＆Ｈ回路で時間軸伸張を行い、ソース信号線駆動回路に入力する。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
図１７にタイミングコントローラのブロック図を示す。タイミングコントローラ内では外部から入力されたクロックをカウントし、カウンタの出力をデコーダにいれて、ＳＳＰ、ＳＣＬ、ＧＳＰ、ＧＣＬを生成している。この部分は従来の液晶表示装置に用いるタイミングコントローラでも同じである。本発明ではその他に、ＮＡＮＤと遅延回路で構成される回路を追加している。モード切り換え端子がＨｉのときには、従来のタイミングコントローラと同じであるが、Ｌｏになった場合は、スタートパルス（ＧＳＰ、ＳＳＰ）はＨｉに固定される。これによって、ソース信号線駆動回路、ゲート信号線駆動回路のシフトレジスタ出力はＨｉに固定される。これによって、ゲート信号線の電位は＋Ｖｏとすることができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
次に、第二の対策について述べる。第二の対策は、表示時においても、ゲート線上の液晶材料に加わるデューティ比を上げる方策である。図８にゲート信号線に加わる電圧を示す。従来の液晶表示装置と異なるのは、ゲート信号線の電圧が＋Ｖｏになる期間が長いことである。ここではその時間をｎライン期間とし、従来の液晶表示装置の時間のｎ倍とした。ｎの値としてはＶＧＡの場合、２以上数１０までの値をとり、望ましくは５から２０の値をとる。画面の垂直ライン数が増減した場合、この値は画面の垂直ライン数に比例して、増減させるとよい。