【事件の表示】
　平成　７年特許願第５１５５６０号「信号化装置」拒絶査定に対する審判事件［平成　７年　６月　８日国際公開、ＷＯ９５／１５６１６、平成　９年　３月１１日国内公表、特表平　９−５０２５８８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、優先権主張（優先日平成５年１２月３日）を伴う平成６年１２月１日の国際出願であって、原審において拒絶の査定がなされたところ、平成１１年６月２８日付けで審判請求がなされたものである。なお、平成１１年７月２８日付けでした手続補正は却下された。
　
２．本願発明
　本願の請求項１に係る発明は、平成１１年２月４日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりの次の事項により特定されるものである。
　
「１．デジタル信号に適合する信号化装置であって、
　第１の電圧レベルの装置電圧を介して電圧が供給される信号伝送器および信号受信器と、
　前記信号伝送器を前記信号受信器に接続する接続とを含み、
　前記信号伝送器には、高い情報搬送デジタル関連出力信号に適合する電圧と低い情報搬送デジタル関連出力信号に適合する電圧との間に接続された２つの直列接続されたトランジスタを含む出力バッファー回路が割り当てられ、
　前記トランジスタの１つ（７１ａ）が“０”電位または接地電位のような最も低いレベルの信号供給電圧に接続されるとともに、前記トランジスタの他方（７１ｂ）が最も高いレベルの前記信号供給電圧（７２）に接続され、
　情報搬送信号を伝送するように機能する前記接続（９０）の１つの導体（９０ａ）が、前記２つのトランジスタの間に接続され、
　高い情報搬送信号に適合する前記信号供給電圧が、前記第１の電圧レベルの装置電圧以下の電圧レベルで選択され、
　前記情報搬送出力信号を形成するように受信制御信号に応答する前記２つのトランジスタ（７１ａ，７１ｂ）の運転すなわち駆動により、該２つのトランジスタを高インピーダンス状態から低インピーダンス状態に切り換える、
　信号化装置において、
　低インピーダンス状態にあるときに、前記２つのトランジスタが、接続インピーダンス値に適合するインピーダンス値を備えた抵抗的または少なくとも優位な抵抗的性質を示すように駆動され、
　前記２つのトランジスタが相互に同一型であり、
　前記制御信号が、前記２つのトランジスタの一つを高インピーダンス状態にするとともに、前記２つのトランジスタの他方を低インピーダンス状態にするように駆動するよう適合され、
　前記制御信号がトランジスタ関連手段（７６，７５）を介して前記各トランジスタ（７１ａ，７１ｂ）に供給されることにより、前記制御信号および反転制御信号が前記各トランジスタに同時に供給され、
　前記高い信号供給電圧レベルと前記低い信号供給電圧レベルとの間の電圧値が１．０Ｖ以下に選択されていることを特徴とする、
　信号化装置。」
　
３．引用刊行物に記載された発明
　これに対し、原査定の拒絶の理由に引用された特開平５−１３６６８３号公報（以下、刊行物という）には、第１図乃至第３図とともに以下の事項が記載されている。
　
（１）「【特許請求の範囲】
【請求項１】　少なくとも最終出力段の電源電圧端子が、内部回路の電源電圧端子と独立に設けられ、ＥＣＬインタフェースで規定されているレベルに合うように最終型出力段の電源電圧が設定されていることを特徴とする出力バッファ回路。
【請求項２】　上記最終出力段が電源電圧端子間に直列接続された２個の同一導電型のＭＯＳトランジスタを含むプッシュプル回路で構成されてなることを特徴とする請求項１記載の出力バッファ回路。
【請求項３】　上記最終出力段が電源電圧端子間に直列接続された２個のＮチャネル型のＭＯＳトランジスタからなるプッシュプル回路で構成されてなることを特徴とする請求項２記載の出力バッファ回路。」（【特許請求の範囲】の欄）、
　
（２）「【０００６】
【実施例】図１には、本発明に係る出力バッファ回路の一実施例が示されている。この実施例の出力バッファ回路は、電源電圧端子Ｔ3−Ｔ4間に２個のＮチャネルＭＯＳトランジスタＱ3，Ｑ4が直列接続されてなるプッシュプル型出力段１と、内部回路からの信号ｉｎを反転するインバータ２とにより構成されている。特に制限されないが、内部回路はＣＭＯＳ回路（相補型ＭＯＳＦＥＴ回路）で構成されており、内部回路からの信号ｉｎはプッシュプル型出力段１を構成するＭＯＳトランジスタＱ3のゲート端子に供給され、信号ｉｎを反転するインバータ２の出力信号ｉｎ’はＭＯＳトランジスタＱ4のゲート端子に供給されている。インバータ２は、電源電圧端子Ｔ1−Ｔ2間に直列接続されたＰチャネルＭＯＳトランジスタＱ1とＮチャネルＭＯＳトランジスタＱ2とによりＣＭＯＳ回路に構成されている。
【０００７】そして、この実施例では、電源電圧端子Ｔ1，Ｔ2に内部回路の電源電圧と同一の３Ｖと−２Ｖが印加され、電源電圧端子Ｔ3，Ｔ4にはＥＣＬインタフェースで規定されているレベルを保証するために−０．８Ｖと−２．０Ｖが印加されるようになっている。なお、符号ＯＵＴで示されているのは、出力段１のＭＯＳトランジスタＱ3，Ｑ4により形成された出力信号を外部に出力するための出力端子（出力パッド）である。図２には、図１の出力バッファ回路を用いた半導体集積回路とその出力信号を受ける側の半導体集積回路とをＥＣＬインタフェースで接続する場合の具体的な例が示されている。
【０００８】図２において、ＩＣ１は信号を送る側の半導体集積回路、ＩＣ２は信号を受ける側の半導体集積回路である。信号を送る側の半導体集積回路ＩＣ１内には、図１に示されているような出力バッファ回路が設けられ、半導体集積回路ＩＣ２内にはＥＣＬゲートのような入力バッファ回路ＩＢＦが設けられている。信号を送る側の半導体集積回路ＩＣ１の出力端子ＯＵＴと、信号を受ける側の半導体集積回路ＩＣ２の入力端子ＩＮとの間は、ボード上のプリント配線のような信号線Ｌ１によって接続されており、信号を受ける側の半導体集積回路ＩＣ２の入力端子ＩＮと外部電源電圧端子Ｔ5との間には、プルアップ抵抗Ｒ１が外付けされている。上記入力バッファ回路ＩＢＦの電源電圧Ｖ1，Ｖ2は、接地電位（０Ｖ）と−２．０Ｖである。
【０００９】上記実施例において、プルアップ抵抗Ｒ１として５６Ωのような低抵抗を用い、外部電源電圧端子Ｔ5に−０．８Ｖのような電源電圧を印加すると、信号を送る側の半導体集積回路ＩＣ１の出力端子ＯＵＴの電位は、ハイレベルで−０．８Ｖ、またロウレベルで−１．８Ｖとなる。これによって、信号を受ける側の半導体集積回路ＩＣ２の入力端子ＩＮへの入力信号は、ＥＣＬインタフェースで規定されているロウレベル−１．７Ｖ以下が、またハイレベル−０．９Ｖ以上が保証される。なお、この実施例では、出力トランジスタＱ4を駆動するインバータ２の電源電圧端子Ｔ1，Ｔ2に内部回路の電源電圧と同一の例えば３Ｖと−２Ｖの電圧を印加しているが、内部回路の電源電圧が３Ｖと−２Ｖ以外の場合にも出力段１の電源電圧端子に−０．８Ｖと−２．０ＶとすることによりＥＣＬインタフェースで規定されているロウレベル−１．７Ｖ以下およびハイレベル−０．９Ｖ以上を保証することができる。」（第【０００６】〜【０００９】段落）、
　
　以上のことから、刊行物には、
「デジタル信号に適合する装置であって、
　３Ｖと−２Ｖの内部電圧を介して電圧が供給される信号を送る側の半導体集積回路（ＩＣ１）および信号を受ける側の半導体集積回路（ＩＣ２）と、
　前記信号を送る側の半導体集積回路（ＩＣ１）を前記信号を受ける側の半導体集積回路（ＩＣ２）に接続する信号線（Ｌ１）とを含み、
　前記信号を送る側の半導体集積回路（ＩＣ１）には、出力のハイレベルに適合する最終出力段の電源電圧（−０．８Ｖ）と出力のロウレベルに適合する最終出力段の電源電圧（−２．０Ｖ）との間に接続された２つの直列接続されたＭＯＳトランジスタ（ＮチャネルＭＯＳトランジスタ（Ｑ３、Ｑ４））を含む出力バッファ回路が割り当てられ、
　前記ＭＯＳトランジスタの１つ（ＮチャネルＭＯＳトランジスタ（Ｑ４））が最も低いレベルの最終出力段の電源電圧（−２．０Ｖ）に接続されるとともに、前記ＭＯＳトランジスタの他方（ＮチャネルＭＯＳトランジスタ（Ｑ３））が最も高いレベルの前記最終出力段の電源電圧（−０．８Ｖ）に接続され、
　信号を伝送するように機能する前記信号線の１つの導体（Ｌ１）が、前記２つのＭＯＳトランジスタの間に接続され、
　出力のハイレベルに適合する前記最終出力段の電源電圧（−０．８Ｖ）が、前記３Ｖの内部電圧以下の電圧レベルで選択され、
　前記信号を形成するように内部回路からの信号に応答する前記２つのＭＯＳトランジスタ（ＮチャネルＭＯＳトランジスタ（Ｑ３、Ｑ４））の運転すなわち駆動により、該２つのＭＯＳトランジスタを高インピーダンス状態から低インピーダンス状態に切り換える、
　装置において、
　前記２つのＭＯＳＦＥＴが相互に同一型であり、
　前記内部回路からの信号が、前記２つのＭＯＳトランジスタの一つを高インピーダンス状態にするとともに、前記２つのＭＯＳトランジスタの他方を低インピーダンス状態にするように駆動するよう適合され、
　前記内部回路からの信号がインバータ（２）を介して前記ＭＯＳトランジスタの片方に供給されるととも前記内部回路からの信号が前記ＭＯＳトランジスタのもう一方に供給されることにより、前記内部回路からの信号および前記内部回路からの信号を反転させた信号が前記各ＭＯＳトランジスタに供給され、
　前記高い最終出力段の電源電圧（−０．８Ｖ）と前記低い最終出力段の電源電圧（−２．０Ｖ）との間の電圧値が１．２Ｖに選択されていることを特徴とする、
　装置。」（以下、「刊行物に記載された発明」という。）
が記載されているものと認められる。
　
４．対比・判断
　本願の請求項１に係る発明と刊行物に記載された発明とを対比すると、
　
（１）刊行物に記載された発明における「装置」、
「信号を送る側の半導体集積回路（ＩＣ１）」、「信号を受ける側の半導体集積回路（ＩＣ２）」、「信号線（Ｌ１）」、
「出力のハイレベル」、「出力のハイレベルに適合する最終出力段の電源電圧（−０．８Ｖ）」、「出力のロウレベル」、「出力のロウレベルに適合する最終出力段の電源電圧（−２．０Ｖ）」、
「２つの直列接続されたＭＯＳトランジスタ（ＮチャネルＭＯＳトランジスタ（Ｑ３、Ｑ４））」、「出力バッファ回路」、
「信号」、「内部回路からの信号」は、
それぞれ、本願の請求項１に係る発明における「信号化装置」、
「信号伝送器」、「信号受信器」、「接続」、
「高い情報搬送デジタル関連出力信号」、「高い情報搬送デジタル関連出力信号に適合する電圧」、「低い情報搬送デジタル関連出力信号」、「低い情報搬送デジタル関連出力信号に適合する電圧」、
「２つの直列接続されたトランジスタ」、「出力バッファー回路」、
「情報搬送信号」、「制御信号」に相当し、
　
（２）本願の請求項１に記載係る発明における「前記トランジスタの１つ（７１ａ）が“０”電位または接地電位のような最も低いレベルの信号供給電圧に接続されるとともに、前記トランジスタの他方（７１ｂ）が最も高いレベルの前記信号供給電圧（７２）に接続され、」と
刊行物に記載された発明における「前記ＭＯＳトランジスタの１つ（ＮチャネルＭＯＳトランジスタ（Ｑ４））が最も低いレベルの最終出力段の電源電圧（−２．０Ｖ）に接続されるとともに、前記ＭＯＳトランジスタの他方（ＮチャネルＭＯＳトランジスタ（Ｑ３））が最も高いレベルの前記最終出力段の電源電圧（−０．８Ｖ）に接続され、」とは、
「前記トランジスタの１つ（７１ａ）が最も低いレベルの信号供給電圧に接続されるとともに、前記トランジスタの他方（７１ｂ）が最も高いレベルの前記信号供給電圧（７２）に接続され、」である点において一致し、
　
（３）刊行物に記載された発明における「３Ｖと−２Ｖの内部電圧」のうちの「３Ｖ」が本願発明における「第１の電圧レベルの装置電圧」に相当し、
　また、刊行物に記載された発明では、内部電圧が「３Ｖ」と「−２Ｖ」、最終出力段の電源電圧が「−０．８Ｖ」と「−２．０Ｖ」であるから、
　本願の請求項１に記載係る発明における「高い情報搬送信号に適合する前記信号供給電圧が、前記第１の電圧レベルの装置電圧以下の電圧レベルで選択され、」と刊行物に記載された発明における「出力のハイレベルに適合する前記最終出力段の電源電圧（−０．８Ｖ）が、前記３Ｖの内部電圧以下の電圧レベルで選択され、」とは一致し、
　
（４）刊行物に記載された発明における「インバータ（２）」が本願の請求項１に係る発明における「トランジスタ関連手段（７６，７５）」のうちの１つに相当し、
　本願の請求項１に記載係る発明における「前記制御信号がトランジスタ関連手段（７６，７５）を介して前記各トランジスタ（７１ａ，７１ｂ）に供給されることにより、前記制御信号および反転制御信号が前記各トランジスタに同時に供給され、」と
刊行物に記載された発明における「前記内部回路からの信号がインバータ（２）を介して前記ＭＯＳトランジスタの片方に供給されるととも前記内部回路からの信号が前記ＭＯＳトランジスタのもう一方に供給されることにより、前記内部回路からの信号および前記内部回路からの信号を反転させた信号が前記各ＭＯＳトランジスタに供給され、」とは、
「前記制御信号がトランジスタ関連手段を介して前記トランジスタに供給されることにより、前記制御信号および反転制御信号が前記各トランジスタに供給され、」である点において一致する、
ので、
　
　本願の請求項１に係る発明と刊行物に記載された発明とは、
「デジタル信号に適合する信号化装置であって、
　第１の電圧レベルの装置電圧を介して電圧が供給される信号伝送器および信号受信器と、
　前記信号伝送器を前記信号受信器に接続する接続とを含み、
　前記信号伝送器には、高い情報搬送デジタル関連出力信号に適合する電圧と低い情報搬送デジタル関連出力信号に適合する電圧との間に接続された２つの直列接続されたトランジスタを含む出力バッファー回路が割り当てられ、
　前記トランジスタの１つ（７１ａ）が最も低いレベルの信号供給電圧に接続されるとともに、前記トランジスタの他方（７１ｂ）が最も高いレベルの前記信号供給電圧（７２）に接続され、
　情報搬送信号を伝送するように機能する前記接続（９０）の１つの導体（９０ａ）が、前記２つのトランジスタの間に接続され、
　高い情報搬送信号に適合する前記信号供給電圧が、前記第１の電圧レベルの装置電圧以下の電圧レベルで選択され、
　前記情報搬送出力信号を形成するように受信制御信号に応答する前記２つのトランジスタ（７１ａ，７１ｂ）の運転すなわち駆動により、該２つのトランジスタを高インピーダンス状態から低インピーダンス状態に切り換える、
　信号化装置において、
　前記２つのトランジスタが相互に同一型であり、
　前記制御信号が、前記２つのトランジスタの一つを高インピーダンス状態にするとともに、前記２つのトランジスタの他方を低インピーダンス状態にするように駆動するよう適合され、
　前記制御信号がトランジスタ関連手段を介して前記トランジスタに供給されることにより、前記制御信号および反転制御信号が前記各トランジスタに供給されることを特徴とする、
　信号化装置。」
である点において一致し、以下の点で相違する。
　
相違点ａ
　「最も低いレベルの信号供給電圧」が、本願の請求項１に係る発明では、「“０”電位または接地電位のような」ものであるのに対し、刊行物にに記載された発明では、「最終出力段の電源電圧（−２．０Ｖ）」である点。
　
相違点ｂ
　本願の請求項１に係る発明は、「低インピーダンス状態にあるときに、前記２つのトランジスタが、接続インピーダンス値に適合するインピーダンス値を備えた抵抗的または少なくとも優位な抵抗的性質を示すように駆動され、」なる構成を有するのに対し、刊行物に１に記載された発明では、このような構成は記載されていない点。
　
相違点ｃ
　「前記制御信号がトランジスタ関連手段を介して前記トランジスタに供給されることにより、前記制御信号および反転制御信号が前記各トランジスタに供給され、」は、本願の請求項１に係る発明では、「前記制御信号がトランジスタ関連手段（７６，７５）を介して前記各トランジスタ（７１ａ，７１ｂ）に供給されることにより、前記制御信号および反転制御信号が前記各トランジスタに同時に供給され、」であるのに対し、
　刊行物に記載された発明では、制御信号がトランジスタ関連手段を介して供給されるトランジスタが「各トランジスタ」ではなく、
　また、制御信号および反転制御信号が各トランジスタに供給されるのが「同時に」であるとは記載されていない点。
　
相違点ｄ
　「高い信号供給電圧レベルと低い信号供給電圧レベルとの間の電圧値」が、本願の請求項１に係る発明では、「１．０Ｖ以下に選択されている」のに対し、刊行物に記載された発明では、「１．２Ｖに選択されている」点。
　
　そこで、相違点について検討する。
相違点ａ、ｄについて
　「最も低いレベルの信号供給電圧」、「高い信号供給電圧レベルと低い信号供給電圧レベルとの間の電圧値」としては、必要に応じて様々な値が用いられており（必要ならば、例えば、特開平４−３７２２２０号公報、特開平４−２１１５１５号公報等を参照。）、これらの値をどの程度の値とするかについては、当業者であれば適宜選択し得るものにすぎない。
　
相違点ｂについて
　一般に、インピーダンスの整合をとることは必要に応じて適宜なされること（必要ならば、特開平３−８５０１５号公報（原査定の拒絶の理由に引用された引用文献２）、特開平３−２４２０２０号公報等を参照）にすぎず、刊行物に記載された発明において、「低インピーダンス状態にあるときに、前記２つのトランジスタが、接続インピーダンス値に適合するインピーダンス値を備えた抵抗的まはは少なくとも優位な抵抗的性質を示すように駆動され、」としたことは、当業者が適宜なし得たものにすぎない。
　
相違点ｃについて
　刊行物に記載された発明において、各トランジスタは、基本的には相補的に駆動されるものであり、相補的に駆動するために、
　制御信号がトランジスタ関連手段を介して供給されるトランジスタを「各トランジスタ」とし、制御信号および反転制御信号が各トランジスタに供給されるのを「同時に」として、
　「前記制御信号がトランジスタ関連手段（７６，７５）を介して前記各トランジスタ（７１ａ，７１ｂ）に供給されることにより、前記制御信号および反転制御信号が前記各トランジスタに同時に供給され、」としたことは、当業者が容易になし得たものと認められる。
　よって、本願の請求項１に係る発明は、刊行物に記載された発明に基いて当業者が容易に発明をすることができたものである。
　
５．むすび
　以上のとおり、本願の請求項１に係る発明は、刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。