(57)【特許請求の範囲】
【請求項１】
入力電圧を入力する入力端子と、
出力電圧を出力する出力端子と、
所定の基準電流を出力する基準電流源と、
前記入力端子と接地電位との間に直列に接続された第１のスイッチ素子及び第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に一端を接続し、他端を前記出力端子に接続して前記出力電圧を出力する誘導性負荷と、
前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に一端を接続された第３のスイッチ素子と、
前記基準電流源の出力端子に一端を接続し、他端を前記第３のスイッチ素子の他端に接続し、前記第３のスイッチ素子の電流と前記基準電流とを比較して、その大小関係を判定した比較結果を出力する電流比較器と、
前記第１のスイッチ素子を導通とし、前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通として、前記入力端子から前記誘導性負荷に電流を流す第１の状態と、前記第１のスイッチ素子を非導通とし、前記第２のスイッチ素子及び前記第３のスイッチ素子を導通として、前記第１の状態において前記誘導性負荷に蓄えられたエネルギーによって前記第２のスイッチ素子に前記接地電位から前記誘導性負荷に向けて電流が流れる第２の状態と、を交互に制御し、前記電流比較器の出力に基づいて前記第２の状態から前記第１の状態への移行を制御するスイッチ素子制御回路と、
基準電圧を出力する基準電圧発生部と、
前記基準電圧と前記出力電圧とを比較して、その差電圧を増幅したエラー電圧を出力するエラー増幅器と、
を有し、
前記エラー電圧の絶対値が小さくなるように、前記基準電流の値を制御する、ことを特徴とする電源装置。
【請求項２】
前記基準電流源は、直列接続された電圧源と抵抗とによって構成され、前記抵抗の一端より所定の電流を得ることを特徴とする請求項１記載の電源装置。
【請求項３】
前記基準電流源の電流の大きさを制御することにより、前記誘導性負荷の出力電圧を制御することを特徴とする請求項１記載の電源装置。
【請求項４】
前記第２のスイッチ素子及び前記第３のスイッチ素子はトランジスタによって構成され、前記第３のスイッチ素子に流れる電流が前記第２のスイッチ素子に流れる電流よりも小さくなるように導通抵抗の比を設定されていることを特徴とする請求項１記載の電源装置。
【請求項５】
前記電流比較器は、一端を前記基準電流源に接続し、他端を前記第３のスイッチ素子の他端に接続し、制御端子に所定の電圧を入力した第１のトランジスタを含んでおり、
前記第２の状態において、前記基準電流源の電流は前記第１のトランジスタを介して前記第３のスイッチ素子に流れる、ことを特徴とする請求項１記載の電源装置。
【請求項６】
前記電流比較器は、前記基準電流源と前記第１のトランジスタの一端との間の任意の点の電位、又はその電位を２値化した値を判定結果として出力する、ことを特徴とする請求項５記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
スイッチング電源又はモーター制御用インバータ等に用いられる誘導性負荷電流制御回路は、入力電圧と接地電位との間に直列に接続された２個のスイッチ素子を交互に導通させ、その導通時間を制御することで、２個のスイッチ素子の接続点に接続されたインダクタ（誘導性負荷）に流れる電流（インダクタ電流）を制御する。近年、誘導性負荷をスイッチ素子で制御する電源装置、例えばＤＣ−ＤＣコンバータなどにおいて、誘導性負荷に流れる電流を正確に検出し制御する技術が求められている。
【０００３】
入力電圧よりも低い電圧を出力する降圧ＤＣ−ＤＣコンバータについて説明する。降圧ＤＣ−ＤＣコンバータにおいて、一般に同期整流型と呼ばれるものは、入力電圧と接地電位の間に直列に接続された第１および第２のスイッチ素子を交互にオンオフさせることにより、接続点の電位を交互に入力電圧と接地電位に導通させる。この電圧をインダクタとキャパシタからなる低域フィルタで平均化することによって、出力端子に直流電圧を出力する。出力電圧と基準電圧の差電圧を増幅したエラー電圧をＰＷＭ変換器でパルス幅変調された信号に変換し、第１および第２のスイッチ素子を交互にオンオフさせる時間の比（デューティーサイクル）を制御することによって、出力電圧が目標値になるように制御している。
【０００４】
さらに近年の技術では、インダクタに流れる電流を監視して定められた電流に達するとオンオフの状態を切り替えて制御する方法が取られている。そのインダクタ電流の監視方法としては、主に２つの方法が知られている。その１つは、入力電圧と接地電位間に直列に接続された第１および第２のスイッチ素子のうち、入力電圧側に設けられた第１のスイッチ素子を流れる電流を監視して、インダクタに流れる三角波状の電流の最大値を制御する方法である。もう１つは、入力電圧と接地電位間に直列に接続された第１および第２のスイッチ素子のうち、接地電位側に設けられた第２のスイッチ素子を流れる電流を監視して、インダクタに流れる三角波状の電流の最小値を制御する方法である。
【０００５】
降圧ＤＣ−ＤＣコンバータを低いデューティーサイクルで動作させる場合は、電流の最大値を制御するよりも最小値を制御する方が高速なスイッチング周波数に対応しやすいことが知られている（例えば、特開２００１−１３６７３７号参照）。
図５を用いて、特開２００１−１３６７３７号公報に開示された、インダクタに流れる三角波状の電流の最小値を制御する方法による、従来例の降圧ＤＣ−ＤＣコンバータについて説明する。
【０００６】
図５は、典型的な従来例の降圧ＤＣ−ＤＣコンバータ（電源装置）の構成を示す回路図である。入力端子１１７は、直流電圧を出力する外部電源１０４の一端に接続されている。外部電源１０４の他端は、接地電位に接続された接地端子１１８に接続されている。図５の従来例の降圧ＤＣ−ＤＣコンバータ（電源装置）は、入力端子１１７及び接地端子１１８から外部電源１０４が出力する直流電圧を入力する。
【０００７】
第１のスイッチ素子（高電位側のスイッチ素子）１１９及び第２のスイッチ素子（低電位側のスイッチ素子）１２０は、入力端子１１７と接地端子１１８との間に直列に接続される。Ｐチャンネル型ＦＥＴである第１のスイッチ素子（高電位側のスイッチ素子）１１９のソースは、入力端子１１７に接続される。Ｎチャンネル型ＦＥＴである第２のスイッチ素子（低電位側のスイッチ素子）１２０のソースは、接地端子１１８に接続される。
【０００８】
インダクタ１２３の一端は、高電位側のスイッチ素子１１９及び低電位側のスイッチ素子１２０の各ドレインと、電流検出増幅器５０１の反転入力端子の接続点１２２とに接続される。インダクタ１２３の他端は、フィルタ・キャパシタ１２４の一端と出力端子１２５に接続される。
【０００９】
降圧ＤＣ−ＤＣコンバータの出力端子１２５と接地端子１１８との間には、図示を省略した外部負荷が接続される。
電流検出増幅器５０１の２つの入力端子はそれぞれ、低電位側のスイッチ素子１２０の両端に接続され、その降下電圧に比例した電圧を出力する。
【００１０】
基準電圧発生部１０１は、基準電圧ＶＲＥＦを出力する。
エラー増幅器１０２の非反転入力端子は、基準電圧発生部１０１に接続されて基準電圧ＶＲＥＦを入力し、反転入力端子は出力端子１２５に接続されて出力電圧Ｖｏｕｔを入力する。エラー増幅器１０２は、基準電圧ＶＲＥＦと出力電圧Ｖｏｕｔとの差電圧を増幅したエラー電圧をエラー電圧入力端子１２６に出力する。
【００１１】
比較器５０２の非反転入力端子はエラー電圧入力端子１２６を介してエラー増幅器１０２の出力端子に接続され、比較器５０２の反転入力端子は電流検出増幅器５０１の出力端子に接続される。比較器５０２は、電流検出増幅器５０１が出力する低電位側のスイッチ素子１２０の降下電圧に比例した電圧と、エラー増幅器１０２が出力するエラー電圧とを比較し、低電位側スイッチ素子１２０の降下電圧がエラー電圧未満となった時にＨｉｇｈを出力し、そうでなければＬｏｗを出力する。
【００１２】
発振器１１５は、図５の降圧ＤＣ−ＤＣコンバータの動作周波数のクロックを出力する。
スイッチ素子制御回路１１６は、立ち上がりエッジトリガーのセット／リセット型フリップフロップである。スイッチ素子制御回路１１６のセット端子は比較器５０２に接続されて、比較器５０２の出力電圧を入力する。スイッチ素子制御回路１１６のリセット端子は発振器１１５に接続されて、発振器１１５が出力するクロックを入力する。
【００１３】
スイッチ素子制御回路１１６はＲＳフリップフロップからなり、リセット端子に入力されたクロックがＬｏｗからＨｉｇｈに切り換わった時にリセット状態になる。リセット状態において、スイッチ素子制御回路１１６は、第１のスイッチ素子１１９を遮断状態にし、第２のスイッチ素子１２０を導通状態にする。
【００１４】
スイッチ素子制御回路１１６は、セット端子に入力される比較器５０２の出力電圧がＬｏｗからＨｉｇｈに切り換わった時にセット状態になる。セット状態において、スイッチ素子制御回路１１６は、第１のスイッチ素子１１９を導通状態にし、第２のスイッチ素子１２０を遮断状態にする。
【００１５】
図５において、電流検出増幅器５０１、比較器５０２、発振器１１５、スイッチ素子制御回路１１６、入力端子１１７、接地端子１１８、第１のスイッチ素子１１９、第２のスイッチ素子１２０、インダクタ１２３、出力端子１２５、エラー電圧入力端子１２６は、従来例の誘導性負荷電流制御回路を構成する。
【００１６】
上記のように構成された従来の誘導性負荷電流制御回路を用いた降圧ＤＣ−ＤＣコンバータについて、その動作を説明する。降圧ＤＣ−ＤＣコンバータの出力端子１２５と接地端子１１８との間に、図示を省略した外部負荷が接続されている。
【００１７】
スイッチ素子制御回路１１６は起動時にセット状態に設定され、高電位側の第１のスイッチ素子１１９を導通状態にし、低電位側の第２のスイッチ素子１２０を遮断状態にする。外部電源１０４から入力端子１１７、スイッチ素子１１９、インダクタ１２３を介してフィルタ・キャパシタ１２４と外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１２３にはエネルギーが蓄えられる。この状態を続けると、インダクタ電流は時間と共に増え続ける。
【００１８】
スイッチ素子制御回路１１６は、所定の時間毎に、リセット端子から発振器１１５が出力するクロックを入力する。スイッチ素子制御回路１１６は、リセット端子から入力するクロックがＬｏｗからＨｉｇｈに切り換わった時にリセット状態になり、高電位側の第１のスイッチ素子１１９を遮断状態にし、低電位側の第２のスイッチ素子１２０を導通状態にする。
【００１９】
インダクタ１２３に蓄えられたエネルギーにより、インダクタ電流は前の状態を保持して連続して流れる特性がある。インダクタ電流は、接地端子１１８から低電位側のスイッチ素子１２０とインダクタ１２３を介して、出力端子１２５に接続された外部負荷に供給される。
【００２０】
第２のスイッチ素子１２０が遮断状態から導通状態に切り換わった時、電流検出増幅器５０１が出力する低電位側のスイッチ素子１２０の降下電圧に比例した電圧は、エラー増幅器１０２が出力するエラー電圧より高い。比較器５０２はＬｏｗを出力する。この状態でインダクタ電流は時間と共に減少する。
【００２１】
低電位側の第２のスイッチ素子１２０の降下電圧がエラー電圧未満になると、比較器５０２の出力はＬｏｗからＨｉｇｈに切り換わる。それによりスイッチ素子制御回路１１６は、再度セット状態になり、低電位側の第２のスイッチ素子１２０を遮断状態にし、高電位側の第１のスイッチ素子１１９を導通状態にする。外部電源１０４から入力端子１１７、第１のスイッチ素子１１９、インダクタ１２３を介してフィルタ・キャパシタ１２４と外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１２３にはエネルギーが蓄えられる。
【００２２】
以下、上記の動作を繰り返す。回路が平衡動作状態となった時、比較器５０２の２つの入力信号である、電流検出増幅器５０１が出力する三角波状の電圧の最小値と、エラー増幅器１０２が出力するエラー電圧の値とは一致する。
このように従来例の降圧ＤＣ−ＤＣコンバータ（電源装置）は、低電位側の第２のスイッチ素子１２０に流れる電流を監視して、インダクタ１２３に流れる三角波状の電流の最小値を制御している。
【特許文献１】特開２００１−１３６７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
従来例の降圧ＤＣ−ＤＣコンバータは、低電位側の第２のスイッチ素子での降下電圧をエラー電圧とを比較するように構成されている。低電位側の第２のスイッチ素子での降下電圧は、その導通抵抗とインダクタ電流との積で表される。スイッチ素子には一般にＦＥＴ（電界効果トランジスタ）を用いられるが、その導通抵抗は半導体製造工程のばらつきにより大きな個体誤差を持つ。この場合一定のインダクタ電流に対して低電位側の第２のスイッチ素子での降下電圧は大きな個体誤差を持つことになる。
【００２４】
電流検出増幅器５０１の入力オフセット電圧も、通常プラスマイナス１０ｍＶ程度ある。電流検出増幅器５０１の利得には、ばらつきが有る。低電位側のスイッチ素子１２０での降下電圧のばらつきに入力オフセット電圧を加算して、ばらつきのある利得で増幅した電流検出増幅器５０１の出力は、より大きな個体誤差を持つ。
【００２５】
上述のように、回路が平衡動作状態となった時、比較器の２つの入力信号である電流検出増幅器５０１が出力する三角波状の電圧の最小値と、エラー電圧とは一致する。従って、電流検出増幅器の出力と一致したエラー電圧も大きな個体誤差を持つことになり、結果としてＤＣ−ＤＣコンバータの出力電圧が大きな個体誤差を持つことになる。
【００２６】
低電位側のスイッチ素子１２０での降下電圧を増幅する代わりに、低電位側のスイッチ素子１２０と接地端子１１８との間に直列に高精度の抵抗を挿入し、抵抗の降下電圧を増幅する方法を取れば降下電圧の個体誤差は少なくできる。しかし、電流検出増幅器５０１による誤差を無くすことはできないし、抵抗での降下電圧が電力損失の増加となる故に、ＤＣ−ＤＣコンバータの電力効率が低下するという大きな欠点がある。
【００２７】
本発明は、電力効率を低下させることなく、誘導性負荷に流れる電流（インダクタ電流）を精度良く検出し制御する電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記課題を解決するため、本発明は下記の構成を有する。
本発明の１つの観点による電源装置は、入力電圧を入力する入力端子と、出力電圧を出力する出力端子と、所定の基準電流を出力する基準電流源と、前記入力端子と接地電位との間に直列に接続された第１のスイッチ素子及び第２のスイッチ素子と、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に一端を接続し、他端を前記出力端子に接続して前記出力電圧を出力する誘導性負荷と、前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に一端を接続された第３のスイッチ素子と、前記基準電流源の出力端子に一端を接続し、他端を前記第３のスイッチ素子の他端に接続し、前記第３のスイッチ素子の電流と前記基準電流とを比較して、その大小関係を判定した比較結果を出力する電流比較器と、前記第１のスイッチ素子を導通とし、前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通として、前記入力電圧から前記誘導性負荷に電流を流す第１の状態と、前記第１のスイッチ素子を非導通とし、前記第２のスイッチ素子及び前記第３のスイッチ素子を導通として、前記第１の状態において前記誘導性負荷に蓄えられたエネルギーによって前記第２のスイッチ素子に前記接地電位から前記誘導性負荷に向けて電流が流れる第２の状態と、を交互に制御し、前記電流比較器の出力に基づいて前記第２の状態から前記第１の状態への移行を制御するスイッチ素子制御回路と、基準電圧を出力する基準電圧発生部と、前記基準電圧と前記出力電圧とを比較して、その差電圧を増幅したエラー電圧を出力するエラー増幅器と、を有し、前記エラー電圧の絶対値が小さくなるように、前記基準電流の値を制御する、ことを特徴とする。
【００２９】
この発明によれば、第３のスイッチ素子及び電流比較器を用いることにより、誘導性負荷に流れる電流を精度良く検出して、誘導性負荷の電流を制御し、安定した出力電圧を出力する電源装置を実現できる。典型的には、電源装置は、誘導性負荷に流れる三角波状の電流の最小値を精度良く検出して、誘導性負荷の電流を制御する。
【００３０】
本発明の他の観点による上記の電源装置において、前記基準電流源は、直列接続された電圧源と抵抗によって構成され、前記抵抗の一端より所定の電流を得る。
【００３１】
本発明の別の観点による上記の電源装置において、前記基準電流源は、前記基準電流源の電流の大きさを制御することにより、前記誘導性負荷の出力電圧を制御する。
【００３２】
この発明によれば、基準電流源の電流の大きさを制御することにより、誘導性負荷に流れる電流を任意の値に制御する電源装置を実現できる。
【００３３】
本発明の更に別の観点による上記の電源装置において、前記第２のスイッチ素子及び前記第３のスイッチ素子はトランジスタによって構成され、前記第３のトランジスタに流れる電流が前記第２のトランジスタに流れる電流よりも小さくなるように導通抵抗の比を設定されていることを特徴とする。
【００３４】
この発明によれば、第３のスイッチ素子が誘導性負荷の出力電圧に影響を与えることなく、誘導性負荷に流れる電流を精度良く検出する電源装置を実現できる。
【００３５】
本発明の更に別の観点による上記の電源装置において、前記電流比較器は、一端を前記基準電流源に接続し、他端を前記第３のスイッチ素子の他端に接続し、制御端子に所定の電圧を入力した第１のトランジスタを含んでおり、前記第２の状態において、前記基準電流源の電流は前記第１のトランジスタを介して前記第３のスイッチ素子に流れる。前記電流比較器は、前記基準電流源と前記トランジスタの一端との間の任意の点の電位、又はその電位を２値化した値を判定結果として出力する。
【００３６】
第３のスイッチ素子を、電流駆動能力が第２のスイッチ素子より小さいことを除いて、第２のスイッチ素子と同一の特性を有するように構成する。第３のスイッチ素子の他端の電位をほぼ接地電位に制御することにより、第３のスイッチ素子に流れる電流が第２のスイッチ素子に流れる電流と比例関係を有するようにできる。
この発明によれば、第３のスイッチ素子に流れる電流を検出することにより、第２のスイッチ素子に流れる電流を精度良く検出出来る。
【発明の効果】
【００３７】
本発明によれば、誘導性負荷に流れる電流を精度良く検出して、安定した出力電圧を出力する電源装置を実現できるという有利な効果が得られる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００３９】
《実施の形態１》
図１及び図２を用いて、本発明の実施の形態１の電源装置について説明する。図１は、本発明の実施の形態１の電源装置の構成を示す図である。実施の形態１の電源装置は降圧ＤＣ−ＤＣコンバータである。
本発明の実施の形態１の電源装置（図１）において、従来例（図５）に対応する構成要素には同一番号を付している。本発明の実施の形態１の電源装置は、図５に示す従来例の電流検出増幅器５０１及び比較器５０２に代えて、図１に示す電流比較器１１４及び第３のスイッチ素子１２１等を用いて、電流を検出している点が、従来例と異なる。
【００４０】
図１において、基準電流源１１３、電流比較器１１４、発振器１１５、スイッチ素子制御回路１１６、入力端子１１７、接地端子１１８、第１のスイッチ素子１１９、第２のスイッチ素子１２０、第３のスイッチ素子１２１、インダクタ１２３、出力端子１２５、エラー電圧入力端子１２６は、誘導性負荷電流制御回路を構成する。
【００４１】
入力端子１１７は、直流電圧ＶＩＮを出力する外部電源１０４の一端に接続される。外部電源１０４の他端は、接地電位に接続された接地端子１１８に接続される。外部電源１０４から出力される直流電圧ＶＩＮは、入力端子１１７及び接地端子１１８に入力される。
【００４２】
第１のスイッチ素子（高電位側のスイッチ素子）１１９及び第２のスイッチ素子（低電位側のスイッチ素子）１２０は、入力端子１１７と接地端子１１８との間に直列に接続される。Ｐチャンネル型ＦＥＴである第１のスイッチ素子（高電位側のスイッチ素子）１１９のソースは、入力端子１１７に接続される。Ｎチャンネル型ＦＥＴである第２のスイッチ素子（低電位側のスイッチ素子）１２０のソースは、接地端子１１８に接続される。
【００４３】
第１のスイッチ素子１１９のドレインと第２のスイッチ素子１２０のドレインとの接続点には、Ｎチャンネル型ＦＥＴである第３のスイッチ素子１２１のドレインが接続されている。第３のスイッチ素子１２１のゲートは、第２のスイッチ素子１２０のゲートと接続される。第１、第２及び第３のスイッチ素子１１９、１２０、１２１のゲートは、スイッチ素子制御回路１１６のＱバー出力端子（反転出力端子）に接続される。
【００４４】
第３のスイッチ素子１２１のソースは、電流比較器１１４の電流出力端子１３１と接続される。Ｎチャンネル型ＦＥＴである第３のスイッチ素子１２１は、電流駆動能力が第２のスイッチ素子１２０より小さいことを除いて、第２のスイッチ素子１２０と同一の特性を有する。
【００４５】
誘導性負荷であるインダクタ１２３の一端は、第１のスイッチ素子１１９、第２のスイッチ素子１２０及び第３のスイッチ素子１２１の各ドレインの接続点１２２に接続される。インダクタ１２３の他端は、フィルタ・キャパシタ１２４の一端と出力端子１２５に接続される。
【００４６】
降圧ＤＣ−ＤＣコンバータの出力端子１２５と接地端子１１８との間には、図示を省略した外部負荷が接続される。実施の形態１の電源装置は、出力端子１２５から所定の電圧ＶＯＵＴを出力する。
【００４７】
基準電圧発生部１０１は、基準電圧ＶＲＥＦを出力する。エラー増幅器１０２の非反転入力端子は、基準電圧発生部１０１に接続されて基準電圧ＶＲＥＦを入力する。エラー増幅器１０２の反転入力端子は、出力端子１２５に接続されて出力電圧ＶＯＵＴを入力する。エラー増幅器１０２は、基準電圧ＶＲＥＦと出力電圧ＶＯＵＴとの差電圧を増幅してエラー電圧を出力する。
エラー電圧入力端子１２６は、エラー増幅器１０２の出力端子に接続されて、エラー電圧を入力する。
【００４８】
位相補償回路１１１は、直列に接続された抵抗とコンデンサを有する。抵抗は、エラー電圧入力端子１２６に接続され、コンデンサは接地電位に接続される。位相補償回路１１１は、エラー電圧を入力し、位相を調整して出力する。
電圧電流変換器（Ｖ−Ｉ変換器）１１２は、位相補償回路１１１に接続され、入力したエラー電圧を電流に変換して出力する。
【００４９】
基準電流源１１３は、基準電流ＩＲＥＦを出力する。実施の形態１において、基準電流ＩＲＥＦは可変である。基準電流源１１３は、電圧電流変換器１１２が出力する電流値に基づいて、基準電流ＩＲＥＦの電流値を決定する。基準電流ＩＲＥＦを、電圧電流変換器１１２が出力する電流値（つまり、エラー増幅器１０２が出力して電圧電流変換器１１２に入力されるエラー電圧）に基づいて可変とすることより、三角波状のインダクタ電流ＩＬ（ｔ）の最小値を検出し、インダクタ電流を制御し、出力電圧ＶＯＵＴを安定化している。
【００５０】
電流比較器１１４は、基準電流源１１３に接続された電流入力端子１３２、電流入力端子１３２に接続された電圧安定化回路１３３とバッファアンプ１３４、及び電圧安定化回路１３３に接続された電流出力端子１３１を有する。
電流比較器１１４は、基準電流源１１３が出力する基準電流ＩＲＥＦを電流入力端子１３２から入力し、電流出力端子１３１から第３のスイッチ素子１２１に電流ＩＳ２（ｔ）を流す。
【００５１】
電流比較器１１４の電圧安定化回路１３３は、電流入力端子１３２と電流出力端子１３１との間に接続されたトランジスタ１４１及びトランジスタ１４１のベースと接地電位との間に接続された電圧源１４２を有する。
【００５２】
トランジスタ１４１は、バイポーラトランジスタである。トランジスタ１４１のベース電圧は、ベース・エミッタ間電圧（約０．７Ｖ）に相当する一定電圧を出力する電圧源１４２によって与えられる。トランジスタ１４１のエミッタは、電流出力端子１３１と接続されて、電流出力端子１３１の電圧を接地電位０Ｖに近づけるように動作する。トランジスタ１４１のコレクタは、電流入力端子１３２に接続される。この構成により、第３のスイッチ素子１２１の各端子の設定電位は、ソースが接地された第２のスイッチ素子１２０の各端子の設定電位とほぼ同一になる。
【００５３】
［第３のスイッチ素子１２１の電流駆動能力］：［第２のスイッチ素子１２０の電流駆動能力］ ＝ １：ａ（ａ＞１） とすると、第３のスイッチ素子１２１には、常に第２のスイッチ素子１２０に流れる電流の１／ａの電流が流れる。即ち、実施の形態１において、第２のスイッチ素子１２０と第３のスイッチ素子１２１は、所定の導通抵抗の比を持ち、第３のスイッチ素子１２１に流れる電流が第２のスイッチ素子１２０に流れる電流よりも少なくなるように設定する。
【００５４】
第３のスイッチ素子１２１と電流比較器１１４の電流出力端子１３１との接続点が接地電位に等しくなったとき、第３のスイッチ素子１２１には第２のスイッチ素子１２０との導通抵抗の比の逆数に等しい比の電流が流れる。この電流ＩＳ２（ｔ）を電流比較器１１４で基準電流ＩＲＥＦと比較する。
【００５５】
第３のスイッチ素子１２１に流れる電流（第３のスイッチ素子１２１の電流駆動能力）ＩＳ２（ｔ）が、基準電流源１１３が出力する基準電流（基準電流源１１３の電流駆動能力）ＩＲＥＦよりも大きくなると、トランジスタ１４１のコレクタ電位は接地電位に近くなる（Ｖｃ＜ＶＩＮ／２）。
第３のスイッチ素子１２１の電流駆動能力ＩＳ２（ｔ）が基準電流源１１３の電流駆動能力ＩＲＥＦよりも小さくなると、トランジスタ１４１のコレクタ電位は入力電圧ＶＩＮに近くなる（Ｖｃ＞ＶＩＮ／２）。
このコレクタ電圧Ｖｃは、バッファアンプ１３４を通して、電流比較器１１４の出力になる。
【００５６】
バッファアンプ１３４は、１／ＶＩＮの閾値を有し、Ｈｉｇｈ又はＬｏｗの２値を出力する。バッファアンプ１３４は、電流出力端子１３１から電流が流れる第３のスイッチ素子１２１の電流駆動能力と、電流入力端子１３２から電流を入力する基準電流源１１３の電流駆動能力ＩＲＥＦとを比較し、大小関係を判定して出力する。即ちバッファアンプ１３４は、基準電流源１１３、電流比較器１１４、第３のスイッチ素子１２１を通して流れる電流が基準電流ＩＲＥＦより大きければＬｏｗを出力し、その電流が基準電流ＩＲＥＦより小さければＨｉｇｈを出力する。
【００５７】
スイッチ素子制御回路１１６は、立ち上がりエッジトリガーのセット／リセット型フリップフロップである。スイッチ素子制御回路１１６のセット端子には、バッファアンプ１３４の出力端子が接続される。スイッチ素子制御回路１１６のリセット端子は、発振器１１５に接続される。発振器１１５は、図１の降圧ＤＣ−ＤＣコンバータの動作周波数のクロックを出力する。スイッチ素子制御回路１１６は、セット端子から電流比較器１１４の出力電圧を入力し、リセット端子から発振器１１５が出力するクロックを入力する。
【００５８】
スイッチ素子制御回路１１６は、セット端子に入力された電流比較器１１４の出力電圧がＬｏｗからＨｉｇｈに切り換わった時にセット状態になる。セット状態において、スイッチ素子制御回路１１６は、第１のスイッチ素子１１９を導通状態にし、第２のスイッチ素子１２０及び第３のスイッチ素子１２１を遮断状態にする（第１の状態）。
【００５９】
スイッチ素子制御回路１１６は、リセット端子に入力されたクロックがＬｏｗからＨｉｇｈに切り換わった時にリセット状態になる。リセット状態において、スイッチ素子制御回路１１６は、第１のスイッチ素子１１９を遮断状態にし、第２のスイッチ素子１２０及び第３のスイッチ素子１２１を導通状態にする（第２の状態）。
【００６０】
このように、スイッチ素子制御回路１１６は、第１のスイッチ素子１１９と、第２のスイッチ素子１２０及び第３のスイッチ素子１２１とを交互に導通させ、第１の状態（充電状態）と第２の状態（放電状態）とを切り換える。第１の状態から第２の状態への切り換えは、所定の時間が経過することにより実行し、第２の状態から第１の状態への切り換えは、電流比較器１１４の出力に基づいて行う「谷電流制御方式」を採用する。
【００６１】
上記のように構成された誘導性負荷電流制御回路を用いた降圧ＤＣ−ＤＣコンバータの動作を説明する。スイッチ素子制御回路１１６は起動時にセット状態に設定され、高電位側の第１のスイッチ素子１１９を導通状態にし、低電位側の第２のスイッチ素子１２０及び第３のスイッチ素子１２１を遮断状態にする。外部電源１０４から入力端子１１７、スイッチ素子１１９、インダクタ１２３を介してフィルタ・キャパシタ１２４と図示を省略した外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１２３にはエネルギーが蓄えられる。この状態を続けるとインダクタ電流は時間と共に増え続ける（第１の状態：充電状態）。
【００６２】
所定の時間毎に、スイッチ素子制御回路１１６は、リセット端子から発振器１１５が出力するクロックを入力する。スイッチ素子制御回路１１６は、リセット端子に入力されたクロックがＬｏｗからＨｉｇｈに切り換わった時にリセット状態になり、高電位側の第１のスイッチ素子１１９を遮断状態にし、低電位側の第２のスイッチ素子１２０及び第３のスイッチ素子１２１を導通状態にする（第２の状態：放電状態）。
【００６３】
第２の状態において、第１の状態でインダクタ１２３に蓄えられたエネルギーにより、インダクタ電流は前の状態を保持して連続して流れる特性がある。インダクタ電流は、接地端子１１８から低電位側のスイッチ素子１２０とインダクタ１２３を介して、出力端子１２５に接続された外部負荷に供給される。
【００６４】
第２のスイッチ素子１２０が遮断状態から導通状態に切り換わった時、第３のスイッチ素子１２１に流れる電流ＩＳ２（ｔ）は基準電流ＩＲＥＦより大きい。電流比較器１１４はＬｏｗを出力する。この状態でインダクタ電流ＩＬ（ｔ）は、時間と共に減少する。
【００６５】
電流比較器１１４は、電流出力端子１３１から第３のスイッチ素子１２１に向かって流れる電流ＩＳ２（ｔ）と、基準電流ＩＲＥＦとを比較し、比較結果を出力する。第２の状態において、第３のスイッチ素子１２１に流れる電流ＩＳ２（ｔ）が基準電流ＩＲＥＦより小さくなった時に、電流比較器１１４の出力電圧はＬｏｗからＨｉｇｈに切り換わる。
【００６６】
スイッチ素子制御回路１１６は、再度セット状態（第１の状態）になり、低電位側の第２のスイッチ素子１２０及び第３のスイッチ素子１２１を遮断状態にし、高電位側のスイッチ素子１１９を導通状態にする。外部電源１０４から入力端子１１７、第１のスイッチ素子１１９、インダクタ１２３を介してフィルタ・キャパシタ１２４と、図示を省略した外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１２３にはエネルギーが蓄えられる。
【００６７】
以下、上記の動作を繰り返す。回路が平衡動作状態となった時、電流比較器１１４を流れる三角波状の電流の最小値と基準電流ＩＲＥＦとは一致する。
このように電源装置は、低電位側の第３のスイッチ素子１２１に流れる電流を監視して、インダクタ１２３に流れる三角波状の電流の最小値を制御する。
【００６８】
図２は、実施の形態１における第１の状態と第２の状態とを示すタイミング図である。図２（ａ）は、第１および第２のスイッチ素子の接続点１２２の電圧ＶＬＸ（ｔ）を示す。図２（ｂ）は、インダクタ１２３に流れる電流ＩＬ（ｔ）を示す。図２（ｃ）は、第２のスイッチ素子１２０に流れる電流ＩＳ１（ｔ）を示す。接地電位側からインダクタ側へ流れる電流の方向をプラスとしている。図２（ｄ）は、第３のスイッチ素子１２１に流れる電流ＩＳ２（ｔ）を示す。電流比較器１１４側からインダクタ側へ流れる電流の方向をプラスとしている。
【００６９】
入力電圧側の第１のスイッチ素子１１９が導通しているＴＯＮの期間（第１の状態）、インダクタ１２３の接続点１２２の電圧ＶＬＸ（ｔ）は入力電圧ＶＩＮに近い電圧となり、インダクタ電流ＩＬ（ｔ）が時間と共に増加する。
【００７０】
一定時間が経過するとＴＯＮの期間が終了し、接地側の第２のスイッチ素子１２０が導通する（第２の状態）。接続点１２２の電圧ＶＬＸ（ｔ）は接地電位に近くなり、インダクタ電流ＩＬ（ｔ）は時間と共に減少する。このとき電流は、接地端子１１８から第２のスイッチ素子１２０を通して供給され、第２のスイッチ素子１２０に電流ＩＳ１（ｔ）が流れる。
【００７１】
第３のスイッチ素子１２１は第２のスイッチ素子１２０と同じ期間導通し、相互の導通抵抗の比に従って、第３のスイッチ素子１２１に電流ＩＳ２（ｔ）が流れる。電流ＩＳ２（ｔ）は電流ＩＳ１（ｔ）に比例して時間と共に減少する。
【００７２】
電流ＩＳ２（ｔ）が基準電流源１１３の値ＩＲＥＦよりも少なくなった時点で、電流比較器１１４の出力が切換わり、第１のスイッチ素子１１９は導通状態、第２のスイッチ素子１２０と第３のスイッチ素子１２１は遮断状態に移行する。電源装置は、この２つの状態を交互に繰り返して動作する。
【００７３】
次に、本発明の実施の形態１における電流検出の精度について述べる。誘導性負荷電流制御回路は、第２のスイッチ素子１２０に対して所定の導通抵抗の比にした第３のスイッチ素子１２１に流れる電流を基準電流ＩＲＥＦと直接比較する。導通抵抗の比は、同一プロセスで作られたモノリシック半導体において近接して配置された素子であれば、絶対値に比べて比較的高精度に作ることができる。本実施の形態の第２のスイッチ素子１２０と第３のスイッチ素子１２１は、同一プロセスで作られたモノリシック半導体に近接して配置された素子を利用する。これにより、第２のスイッチ素子１２０と第３のスイッチ素子１２１の各端子電圧は実質的に同一に維持される。従って本発明の電源装置は、高精度に電流を検出できる。
【００７４】
本発明は、電流比較器１１４で被検出電流ＩＳ２（ｔ）を基準電流ＩＲＥＦと直接比較するため、図５に示す従来例のように電流検出増幅器５０１を必要としない。従来例のように電流検出増幅器５０１を使った場合は、入力オフセット電圧と利得のばらつきが電流検出の個体誤差の原因となるが、本発明はこの誤差要因を無くすことができる。従って本発明の実施の形態１では、高精度に電流を検出できる。
本発明は、電流検出用の抵抗を使用しないので電力損失も少なくでき、電力効率を高くすることができる。
【００７５】
《実施の形態２》
図３を用いて、本発明の実施の形態２の電源装置について説明する。図３は、本発明の実施の形態２の電源装置の構成を示す図である。実施の形態２の電源装置が図１の実施の形態１と異なる点は、図１の電圧安定化回路１３３に代えて図３の電圧安定化回路３０１を有することである。その他の構成については、実施の形態１と同一であるため、同一番号を付し、説明を省略する。
【００７６】
実施の形態２の電圧安定化回路３０１は、電圧電流変換器１１２に接続された基準電流源３１１と、基準電流源３１１の出力端子にベースとコレクタを接続されてエミッタを接地端子１１８に接続されたトランジスタ３１２と、トランジスタ３１２のベースとコレクタにベースを接続され、コレクタを電流入力端子１３２とバッファアンプ１３４の入力端子に接続され、エミッタを電流出力端子１３１に接続されたトランジスタ３１３とを有する。
【００７７】
基準電流源３１１は、基準電流源１１３が出力する基準電流ＩＲＥＦに比例した電流Ｉ３１１を出力する。
トランジスタ３１２及び３１３は、同一又は所定の比率の電流駆動能力を有し、同一の特性を有するバイポーラトランジスタである。トランジスタ３１２は、コレクタからエミッタに電流Ｉ３１１を流す。トランジスタ３１３のベース電圧は、トランジスタ３１２のベース電圧によって与えられる。
【００７８】
電圧電流変換器（Ｖ−Ｉ変換器）１１２は、基準電流源１１３及び３１１の電流駆動能力を、両者が同一又は所定の比率を維持するように制御する。基準電流源１１３及び３１１がそれぞれトランジスタ３１３、３１２に同一又は所定の比率の電流を流す時、トランジスタ３１３、３１２の動作条件は同一になるように設定されている。従って、トランジスタ３１３のエミッタ電位、即ち電流出力端子１３１の電位は、常にトランジスタ３１２のエミッタ電位である接地電位と等しくなるように動作する。
【００７９】
電流出力端子１３１から流れ出る電流ＩＳ２（ｔ）が基準電流ＩＲＥＦよりも大きいと、トランジスタ３１３のコレクタ電位は接地電位に近くなる。電流出力端子１３１から流れ出る電流ＩＳ２（ｔ）が基準電流ＩＲＥＦよりも小さくなると、コレクタ電位は入力電圧ＶＩＮに近くなる。バッファアンプ１３４は、このコレクタ電圧に応じて、二値化した値を電流比較器１１４の出力として出力する。
【００８０】
実施の形態２の電源装置は、実施の形態１の電源装置と同一の効果を有する。
なお、実施の形態２ではトランジスタ３１２と３１３にバイポーラトランジスタを用いたが、ＦＥＴに置き換えても同様の効果が得られる。
【００８１】
《実施の形態３》
図４を用いて、本発明の実施の形態３の電源装置について説明する。図４は、本発明の実施の形態３の電圧安定化回路、モノマルチバイブレータ及びその周辺回路の構成を示す図である。実施の形態３の電源装置が図１の実施の形態１又は図３の実施の形態２と異なる点は、図１及び図３の電圧安定化回路１３３、３０１及び発振器１１５に代えて、図４に示す電圧安定化回路４０１及びモノマルチバイブレータ（ＭＭＶ）４０２を有することである。その他の構成については、実施の形態３の電源装置は実施の形態１又は実施の形態２と同一であるため、同一番号を付し、説明を省略する。
【００８２】
実施の形態３の電圧安定化回路４０１は、コレクタを電流入力端子１３２及びバッファアンプ１３４の入力端子に接続され、エミッタを電流出力端子１３１に接続されたトランジスタ４１１と、トランジスタ４１１のベースに出力端子を接続された単電源型の演算増幅器４１２を有する。演算増幅器４１２の非反転入力端子は接地され、反転入力端子は電流出力端子１３１に接続されて、電流出力端子１３１の電圧が接地電位に等しくなるように動作する。
【００８３】
トランジスタ４１１は、バイポーラトランジスタである。トランジスタ４１１のベース電圧は、演算増幅器４１２の出力によって与えられる。電流出力端子１３１から流れ出る電流ＩＳ２（ｔ）が基準電流ＩＲＥＦよりも大きいと、トランジスタ４１１のコレクタ電位は接地電位に近くなる。電流出力端子１３１から流れ出る電流ＩＳ２（ｔ）が基準電流ＩＲＥＦよりも小さくなると、トランジスタ４１１のコレクタ電位は入力電圧ＶＩＮに近くなる。バッファアンプ１３４は、このコレクタ電圧に応じて２値化した値を電流比較器１１４の出力として出力する。
【００８４】
モノマルチバイブレータ４０２は、バッファアンプ１３４の出力電圧がＬｏｗからＨｉｇｈに切り換わった時にトリガーされてＬｏｗを出力し、所定時間後にＨｉｇｈを出力する。
【００８５】
スイッチ素子制御回路１１６は、電流比較器１１４の出力をセット端子に入力し、モノマルチバイブレータ４０２の出力をリセット端子に入力する、エッジトリガーのセット／リセット型フリップフロップである。実施の形態３のスイッチ素子制御回路１１６は、実施の形態１又は実施の形態２と同様の動作をする。
【００８６】
実施の形態３の降圧ＤＣ−ＤＣコンバータの動作を説明する。図４に記載されていない、実施の形態３の電源装置（ＤＣ−ＤＣコンバータ）の構成要素については実施の形態１（図１）又は実施の形態２（図３）と同じであるため、図１又は図３に記載されている構成要素を用いて説明する。
電流比較器１１４は、起動時にＨｉｇｈを出力するように設定されている。起動時に、モノマルチバイブレータ４０２はトリガーされ、スイッチ素子制御回路１１６はセット状態に設定される（第１の状態：充電状態）。
【００８７】
第１の状態において、スイッチ素子制御回路１１６は、高電位側の第１のスイッチ素子１１９を導通状態にし、低電位側の第２のスイッチ素子１２０及び第３のスイッチ素子１２１を遮断状態にする。外部電源１０４から入力端子１１７、スイッチ素子１１９、インダクタ１２３を介してフィルタ・キャパシタ１２４と、外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１２３にはエネルギーが蓄えられる。
【００８８】
所定の時間経過後、モノマルチバイブレータ４０２の出力電圧がＬｏｗからＨｉｇｈに切り換わる。リセット端子にモノマルチバイブレータ４０２の出力電圧を入力されたスイッチ素子制御回路１１６は、リセット状態になる。スイッチ素子制御回路１１６は、高電位側の第１のスイッチ素子１１９を遮断状態にし、低電位側の第２のスイッチ素子１２０及び第３のスイッチ素子１２１を導通状態にする（第２の状態：放電状態）。
【００８９】
第２の状態において、第１の状態でインダクタ１２３に蓄えられたエネルギーにより、インダクタ電流は前の状態を保持して連続して流れる特性がある。インダクタ電流は、接地端子１１８から低電位側のスイッチ素子１２０とインダクタ１２３を介して外部負荷に供給される。第２のスイッチ素子１２０が遮断状態から導通状態に切り換わった時、第３のスイッチ素子１２１に流れる電流ＩＳ２（ｔ）は基準電流ＩＲＥＦより大きい。電流比較器１１４はＬｏｗを出力する。この状態でインダクタ電流は時間と共に減少する。
【００９０】
電流比較器１１４は、電流出力端子１３１から第３のスイッチ素子１２１に向かって流れる電流ＩＳ２（ｔ）と、基準電流ＩＲＥＦとを比較し、比較結果を出力する。第２の状態において、第３のスイッチ素子１２１に流れる電流ＩＳ２（ｔ）が基準電流ＩＲＥＦより小さくなった時に電流比較器１１４の出力電圧はＬｏｗからＨｉｇｈに切り換わる。モノマルチバイブレータ４０２はトリガーされ、スイッチ素子制御回路１１６は、再度セット状態（第１の状態）になる。
【００９１】
スイッチ素子制御回路１１６は、低電位側の第２のスイッチ素子１２０及び第３のスイッチ素子１２１を遮断状態にし、高電位側のスイッチ素子１１９を導通状態にする。外部電源１０４から入力端子１１７、第１のスイッチ素子１１９、インダクタ１２３を介してフィルタ・キャパシタ１２４と、外部負荷とに電流が供給される。インダクタ電流ＩＬ（ｔ）は時間ｔと共に増え、インダクタ１２３にはエネルギーが蓄えられる。
【００９２】
以下、上記の動作を繰り返す。回路が平衡動作状態となった時、電流比較器１１４を流れる三角波状の電流の最小値と基準電流ＩＲＥＦとは一致する。
このように電源装置は、低電位側の第３のスイッチ素子１２１に流れる電流を監視して、インダクタ１２３に流れる三角波状の電流の最小値を制御する。
【００９３】
なお、実施の形態１〜３の基準電流源１１３に代えて、直列接続された電圧源と抵抗によって構成され、その抵抗の一端より所定の電流を得る基準電源を用いても良い。
【００９４】
なお、実施の形態１〜３において、基準電流を発生する基準電流源１１３と、電圧電流変換器１１２とを独立した回路構成にしたが、これら２つの回路を１つの電圧電流変換器に置き換えて、電圧電流変換器の出力電流そのものを基準電流として実施しても良い。また、エラー増幅器１０２として電圧比較器を用いて、位相補償回路１１１による発振防止対策を行った形態で説明したが、発振防止対策は必要に応じて実施すれば良く、必ずしも必要なものではない。したがって、発振防止対策が必要でない場合には、実施の形態１〜３におけるエラー増幅器１０２、電圧電流変換器１１２および基準電流源１１３の３つの回路を、１つの電圧電流変換器に置き換えて、電圧電流変換器で構成されたエラー増幅器の出力電流を基準電流として実施することも可能である。 
【００９５】
実施の形態１〜３では、電流比較器１１４が２値化した値を出力した。これに代えて、スイッチ素子制御回路１１６が、電流比較器が出力するアナログ電圧を２値化しても良い。
【００９６】
なお、実施の形態１〜３の電源装置は、電圧安定化回路１３３、３０１、４０１を用いたが、電圧安定化回路はなくても良い。但し、電圧安定化回路を用いると電流検出精度が高くなる故に、電圧安定化回路を設ける方が好ましい。
【００９７】
以上説明したように、本発明の電源装置は、誘導性負荷に流れる電流を電力損失なく精度良く検出し制御するのに有用である。本発明は、降圧ＤＣ−ＤＣコンバータだけでなく、モーター制御用インバータなど誘導性負荷の電流を制御する回路として広く利用可能である。例えば、インダクタ１２３をモータのステータ巻線に置き換えることにより、誘導性負荷電流制御回路をモータ駆動回路として使用することが出来る。
【産業上の利用可能性】
【００９８】
本発明は、誘導性負荷の電流を制御する電源装置に有用である。
【図面の簡単な説明】
【００９９】
【図１】図１は本発明の実施の形態１の電源装置の構成を示す図である。
【図２】図２は本発明の実施の形態１における動作を示すタイミング図である。
【図３】図３は本発明の実施の形態２の電源装置の構成を示す図である。
【図４】図４は本発明の実施の形態３の電圧安定化回路、モノマルチバイブレータ及びその周辺回路を示す図である。
【図５】図５は従来例の誘導性負荷電流制御回路を用いた降圧ＤＣ−ＤＣコンバータの回路図である。
【符号の説明】
【０１００】
１０１    基準電圧発生部
１０２    エラー増幅器
１０４    外部電源
１１１    位相補償回路
１１２    電圧電流変換器
１１３    基準電流源
１１４    電流比較器
１１５、４０２  発振器
１１６    スイッチ素子制御回路
１１７    入力端子
１１８    接地端子
１１９    第１のスイッチ素子
１２０    第２のスイッチ素子
１２１    第３のスイッチ素子
１２２    第１のスイッチ素子と第２のスイッチ素子との接続点
１２３    インダクタ
１２４    フィルタ・キャパシタ
１２５    出力端子
１２６    エラー電圧入力端子
１３３、３０１、４０１  電圧安定化回路
【図１】
0004541358.tif 000002
【図２】
0004541358.tif 000003
【図３】
0004541358.tif 000004
【図４】
0004541358.tif 000005
【図５】
0004541358.tif 000006