【手続補正書】
【提出日】平成17年11月17日(2005.11.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する第１の基板上に設けられた複数のトランジスタと、
前記トランジスタ上に設けられた第１の電極と、
前記第１の電極と交差して設けられた第２の電極と、
前記第１の基板に対向する絶縁表面を有する第２の基板と、を有し、
前記複数のトランジスタは、信号線駆動回路と、走査線駆動回路と、ロジック回路とを構成することを特徴とするパッシブマトリクス型表示装置。
【請求項２】
絶縁表面を有する第１の基板上に設けられた複数のトランジスタと、
前記トランジスタ上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第１の電極と、
前記第１の電極と交差して設けられた第２の電極と、
前記第１の基板に対向する絶縁表面を有する第２の基板と、を有し、
前記複数のトランジスタは、信号線駆動回路と、走査線駆動回路と、ロジック回路とを構成し、
前記第１の電極は、前記絶縁膜に形成された開口部を介して前記信号線駆動回路又は前記走査線駆動回路と接続されていることを特徴とするパッシブマトリクス型表示装置。
【請求項３】
絶縁表面を有する第１の基板上に設けられた複数のトランジスタと、
前記トランジスタ上に設けられた第１の電極と、
前記第１の電極と交差して設けられた第２の電極と、
前記第１の基板に対向する絶縁表面を有する第２の基板と、を有し、
前記複数のトランジスタは、信号線駆動回路と、走査線駆動回路と、ロジック回路とを構成し、
前記第２の電極は、ＦＰＣ又は配線を介して前記信号線駆動回路又は前記走査線駆動回路と接続されていることを特徴とするパッシブマトリクス型表示装置。
【請求項４】
絶縁表面を有する第１の基板上に設けられた複数のトランジスタと、
前記トランジスタ上に設けられた第１の電極と、
前記第１の電極と交差して設けられた第２の電極と、
前記第１の基板に対向する絶縁表面を有する第２の基板と、を有し、
前記複数のトランジスタは、信号線駆動回路と、走査線駆動回路と、ロジック回路とを構成し、
前記ロジック回路はＳＲＡＭ、ＤＲＡＭ、フレームメモリ、タイミング生成回路、画像処理回路、ＣＰＵ、ＤＳＰ又はマスクＲＯＭから選択された一つ或いは複数の回路であることを特徴とするパッシブマトリクス型表示装置。
【請求項５】
絶縁表面を有する第１の基板上に設けられた複数のトランジスタと、
前記トランジスタ上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第１の電極と、
前記第１の電極と交差して設けられた第２の電極と、
前記第１の基板に対向する絶縁表面を有する第２の基板と、を有し、
前記複数のトランジスタは、信号線駆動回路と、走査線駆動回路と、ロジック回路とを構成し、
前記ロジック回路はＳＲＡＭ、ＤＲＡＭ、フレームメモリ、タイミング生成回路、画像処理回路、ＣＰＵ、ＤＳＰ又はマスクＲＯＭから選択された一つ或いは複数の回路であって、
前記第１の電極は、前記絶縁膜に形成された開口部を介して前記信号線駆動回路又は前記走査線駆動回路と接続されていることを特徴とするパッシブマトリクス型表示装置。
【請求項６】
絶縁表面を有する第１の基板上に設けられた複数のトランジスタと、
前記トランジスタ上に設けられた第１の電極と、
前記第１の電極と交差して設けられた第２の電極と、
前記第１の基板に対向する絶縁表面を有する第２の基板と、を有し、
前記複数のトランジスタは、信号線駆動回路と、走査線駆動回路と、ロジック回路とを構成し、
前記ロジック回路はＳＲＡＭ、ＤＲＡＭ、フレームメモリ、タイミング生成回路、画像処理回路、ＣＰＵ、ＤＳＰ又はマスクＲＯＭから選択された一つ或いは複数の回路であって、
前記第２の電極は、ＦＰＣ又は配線を介して前記信号線駆動回路又は前記走査線駆動回路と接続されていることを特徴とするパッシブマトリクス型表示装置。
【請求項７】
請求項４乃至請求項６のいずれか一において、前記複数のトランジスタは前記ＳＲＡＭを構成しており、前記ＳＲＡＭの読み出しサイクル時間は２００ｎｓｅｃ以下であることを特徴とするパッシブマトリクス型表示装置。
【請求項８】
請求項４乃至請求項６のいずれか一において、前記複数のトランジスタは前記ＤＲＡＭを構成しており、前記ＤＲＡＭの読み出しサイクル時間は１μｓｅｃ以下であることを特徴とするパッシブマトリクス型表示装置。
【請求項９】
請求項４乃至請求項６のいずれか一において、前記複数のトランジスタは前記画像処理回路を構成しており、前記画像処理回路の動作周波数は５ＭＨｚ以上であることを特徴とするパッシブマトリクス型表示装置。
【請求項１０】
請求項４乃至請求項６のいずれか一において、前記複数のトランジスタは前記ＣＰＵを構成しており、前記ＣＰＵの動作周波数は５ＭＨｚ以上であることを特徴とするパッシブマトリクス型表示装置。
【請求項１１】
請求項４乃至請求項６のいずれか一において、前記複数のトランジスタは前記ＤＳＰを構成しており、前記ＤＳＰの動作周波数は５ＭＨｚ以上であることを特徴とするパッシブマトリクス型表示装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、前記第１の電極は反射電極であることを特徴とするパッシブマトリクス型表示装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一において、前記第２の電極は透明電極であることを特徴とするパッシブマトリクス型表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一において、前記トランジスタは絶縁表面上に設けられた薄膜トランジスタであることを特徴とするパッシブマトリクス型表示装置。
【請求項１５】
絶縁表面を有する第１の基板と、
前記第１の基板と対向する絶縁表面を有する第２の基板と、
前記第１の基板に設けられた複数の薄膜トランジスタを有する信号線駆動回路及び走査線駆動回路と、第１の電極と、
前記第２の基板に設けられたロジック回路と、第２の電極と、を有することを特徴とするパッシブマトリクス型表示装置。
【請求項１６】
絶縁表面を有する第１の基板と、
前記第１の基板と対向する絶縁表面を有する第２の基板と、
前記第１の基板に設けられた複数の薄膜トランジスタを有する信号線駆動回路及び走査線駆動回路と、第１の電極と、
前記第２の基板に設けられたロジック回路と、第２の電極と、を有し、
前記ロジック回路は、ＳＲＡＭ、ＤＲＡＭ、フレームメモリ、タイミング生成回路、画像処理回路、ＣＰＵ、ＤＳＰ又はマスクＲＯＭから選択された一つ或いは複数の回路を構成することを特徴とするパッシブマトリクス型表示装置。
【請求項１７】
請求項１５又は請求項１６において、前記ロジック回路は信号線駆動回路又は走査線駆動回路上方のみに設けられることを特徴とするパッシブマトリクス型表示装置。
【請求項１８】
請求項１４乃至請求項１７のいずれか一において、前記薄膜トランジスタの活性層は結晶性半導体膜を有することを特徴とするパッシブマトリクス型表示装置。
【請求項１９】
請求項１４乃至請求項１８のいずれか一において、前記薄膜トランジスタの活性層は結晶性半導体膜を有し、前記結晶性半導体膜は、半導体膜に連続発振レーザ光を照射し、当該レーザ光を前記半導体膜に対して一方向に走査することによって得られたことを特徴とするパッシブマトリクス型表示装置。
【請求項２０】
請求項１９において、前記薄膜トランジスタのチャネル長方向と前記レーザ光の走査方向とのなす角は−３０°〜３０°であることを特徴とするパッシブマトリクス型表示装置。
【請求項２１】
請求項１４乃至請求項１８のいずれか一において、前記薄膜トランジスタの活性層は結晶性半導体膜を有し、前記結晶性半導体膜を構成する結晶粒は一軸方向に延在することを特徴とするパッシブマトリクス型表示装置。
【請求項２２】
請求項２１において、前記薄膜トランジスタのチャネル方向と前記一軸方向とのなす角は−３０°〜３０°であることを特徴とするパッシブマトリクス型表示装置。
【請求項２３】
請求項２１又は請求項２２において、前記結晶粒は、短径方向の長さが０．５〜１００μｍであり、長径方向の長さが３〜１００００μｍであることを特徴とするパッシブマトリクス型表示装置。
【請求項２４】
請求項１乃至請求項２３のいずれか一において、前記第１の基板は、プラスチック基板、ガラス基板及び石英基板のいずれか一つであることを特徴とするパッシブマトリクス型表示装置。
【請求項２５】
請求項１乃至請求項２４のいずれか一において、前記第２の基板は、プラスチック基板、ガラス基板及び石英基板のいずれか一つであることを特徴とするパッシブマトリクス型表示装置。