【手続補正書】
【提出日】平成18年1月17日(2006.1.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  （ａ）半導体ウエハ上に第１導電型の不純物を含むエピタキシャル層を形成する工程と、
（ｂ）前記エピタキシャル層上に第１絶縁膜を形成した後、前記第１絶縁膜に前記エピタキシャル層に達する第１開口部を形成する工程と、
（ｃ）前記エピタキシャル層の表面から第１の深さに前記第１開口部から前記第１導電型の不純物を導入して第１拡散層を形成し、前記エピタキシャル層の表面から前記第１の深さより浅い第２の深さに前記第１開口部から第２導電型の不純物を導入して第２拡散層を形成する工程と、
（ｄ）前記第１開口部の内部を含む前記第１絶縁膜の上層に第２絶縁膜を形成し、前記第２絶縁膜に前記第２拡散層に達する第２開口部を形成し、同時にチップの外周部の前記第２絶縁膜を除去し前記エピタキシャル層を露出する工程と、
（ｅ）前記第２開口部の内部を含む前記第２絶縁膜の上層にメタル膜を形成し、前記メタル膜をパターニングすることによって、前記第２拡散層に接する第１金属電極および前記チップの外周部に露出した前記エピタキシャル層に接する第２金属電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】  （ａ）半導体ウエハ上に第１導電型の不純物を含むエピタキシャル層を形成する工程と、
（ｂ）前記エピタキシャル層上に第１絶縁膜を形成した後、前記第１絶縁膜に前記エピタキシャル層に達する第１開口部を形成する工程と、
（ｃ）前記エピタキシャル層の表面から第１の深さに前記第１開口部から前記第１導電型の不純物を導入して第１拡散層を形成し、前記エピタキシャル層の表面から前記第１の深さより浅い第２の深さに前記第１開口部から第２導電型の不純物を導入して第２拡散層を形成する工程と、
（ｄ）前記第１開口部の内部を含む前記第１絶縁膜の上層に第２絶縁膜を形成し、前記第２絶縁膜に前記第２拡散層に達する第２開口部を形成し、同時にチップの外周部の前記第２絶縁膜を除去し前記エピタキシャル層を露出する工程と、
（ｅ）前記第２開口部の内部を含む前記第２絶縁膜の上層にメタル膜を形成し、前記メタル膜をパターニングすることによって、前記第２拡散層に接する第１金属電極および前記チップの外周部に露出した前記エピタキシャル層に接する第２金属電極を形成する工程とを有し、
前記第１開口部の平面形状が円形であることを特徴とする半導体装置の製造方法。
【請求項３】  （ａ）半導体ウエハ上に第１導電型の不純物を含むエピタキシャル層を形成する工程と、
（ｂ）前記エピタキシャル層上に第１絶縁膜を形成した後、前記第１絶縁膜に前記エピタキシャル層に達する第１開口部を形成する工程と、
（ｃ）前記エピタキシャル層の表面から第１の深さに前記第１開口部から前記第１導電型の不純物を導入して第１拡散層を形成し、前記エピタキシャル層の表面から前記第１の深さより浅い第２の深さに前記第１開口部から第２導電型の不純物を導入して第２拡散層を形成する工程と、
（ｄ）前記第１開口部の内部を含む前記第１絶縁膜の上層に第２絶縁膜を形成し、前記第２絶縁膜に前記第２拡散層に達する第２開口部を形成し、同時にチップの外周部の前記第２絶縁膜を除去し前記エピタキシャル層を露出する工程と、
（ｅ）前記第２開口部の内部を含む前記第２絶縁膜の上層にメタル膜を形成し、前記メタル膜をパターニングすることによって、前記第２拡散層に接する第１金属電極および前記チップの外周部に露出した前記エピタキシャル層に接する第２金属電極を形成する工程とを有し、
前記メタル膜はアルミニウム合金膜であることを特徴とする半導体装置の製造方法。
【請求項４】  （ａ）半導体ウエハ上に第１導電型の不純物を含むエピタキシャル層を形成する工程と、
（ｂ）前記エピタキシャル層上に第１絶縁膜を形成した後、前記第１絶縁膜に前記エピタキシャル層に達する第１開口部を形成する工程と、
（ｃ）前記エピタキシャル層の表面から第１の深さに前記第１開口部から前記第１導電型の不純物を導入して第１拡散層を形成し、前記エピタキシャル層の表面から前記第１の深さより浅い第２の深さに前記第１開口部から第２導電型の不純物を導入して第２拡散層を形成する工程と、
（ｄ）前記第１開口部の内部を含む前記第１絶縁膜の上層に第２絶縁膜を形成し、前記第２絶縁膜に前記第２拡散層に達する第２開口部を形成し、同時にチップの外周部の前記第２絶縁膜を除去し前記エピタキシャル層を露出する工程と、
（ｅ）前記第２開口部の内部を含む前記第２絶縁膜の上層にメタル膜を形成し、前記メタル膜をパターニングすることによって、前記第２拡散層に接する第１金属電極および前記チップの外周部に露出した前記エピタキシャル層に接する第２金属電極を形成する工程とを有し、
前記第２絶縁膜は、ＰＳＧ膜または複数層の積層膜からなる少なくとも１つの層にＰＳＧ膜を設けた積層構造の絶縁膜からなることを特徴とする半導体装置の製造方法。
【請求項５】  半導体ウエハ上に形成された第１導電型のエピタキシャル層と、前記エピタキシャル層上に形成された第１絶縁膜と、前記第１絶縁膜に形成された前記エピタキシャル層に達する第１開口部と、前記エピタキシャル層の表面から第１の深さに形成された前記第１導電型の第１拡散層と、前記エピタキシャル層の表面から前記第１の深さより浅い第２の深さに形成された第２導電型の第２拡散層と、前記第1絶縁膜上に形成され前記第１開口部より小さい第２開口部を有し前記第２拡散層の外側で前記エピタキシャル層が露出される第２絶縁膜と、前記第２開口部の底部にて前記第２拡散層に接する第１金属電極と、チップの外周部にて前記第２絶縁膜から露出する前記エピタキシャル層に接する第２金属電極とからなり、前記第１金属電極と前記第２金属電極とは同一層であることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
半導体ウエハ上にバリキャップダイオードを製造する方法としては、例えばｎ型シリコン基板上にｎ型エピタキシャル層を気相成長法で形成し、エピタキシャル層上に形成された酸化膜に目標とする接合容量を実現する面積を有する、例えば円形の穴をあけ、その穴から、例えばボロンを拡散してｐ層を形成した後、ｐ層表面に電極金属としてアルミニウムを真空蒸着で薄膜形成して所定寸法にエッチングする技術がある（例えば、非特許文献１参照）。また、バリキャプダイオードの所定のブレークダウン電圧を確保して直列抵抗を低減させた特性を得るために、エピタキシャル濃度とエピタキシャル層の厚さをバリキャップの降伏電圧印加時の空乏層の幅となるようにエピタキシャル層の厚さを最適化する技術がある（例えば特許文献１参照）。また、バリキャップダイオードの耐圧スィープ現象を防止して安定な耐圧特性を持つバリキャップダイオード特性のためにＰＮ接合の上のオーミック電極の側部をP型拡散よりも外側に張り出させた構造とする技術がある（例えば特許文献２参照）。また、バリキャップダイオードの高周波領域での表皮効果を利用して高周波領域での抵抗成分を低減するために、ＰＮ接合の周辺部分を中央部分より深い拡散層を形成する技術がある（例えば特許文献３参照）。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
【非特許文献１】
「総合電子部品ハンドブック」、電波新聞社発行、社団法人日本電子基板工業会編集、昭和５９年５月２０日、ｐ．１９４−１９５
【特許文献１】
特開平１０−３２１８８１号公報（段落【００１７】〜【００２１】、図１、図２）
【特許文献２】
特開平１０−７４９６１号公報（段落【００１９】〜【００２３】、図２）
【特許文献３】
特開平８−８４４７号公報（段落【００３４】〜【００３８】、図１）