【手続補正書】
【提出日】平成17年12月13日(2005.12.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電層と、前記第１導電層上に形成された第２導電層とを有する積層構造体を、半導体層上に設けられたゲート絶縁膜上に形成し、
前記積層構造体上にマスクパターンを形成し、
前記マスクパターンのエッチングレートが前記第２導電層及び前記第１導電層のエッチングレートより速い条件で前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、
前記第１の導電層パターン上に残存する前記マスクパターンに基づいて、前記第１の導電層パターンにおける前記第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、
前記第２の導電層パターンにおける前記第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける前記第１導電層と重なる前記半導体層の領域に低濃度ドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、前記第１導電層は、タングステン、クロム、タンタル、モリブデン又は窒化タンタルであり、前記第２導電層は、チタン、又は、チタンを主成分とする合金もしくは化合物であることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、六フッ化硫黄を添加したプラズマにより前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する前記第１の導電層パターンを形成することを特徴とする半導体装置の作製方法。
【請求項４】
第１導電層と、前記第１導電層上に形成された第２導電層と、前記第２導電層上に形成された第３導電層とを有する積層構造体を、半導体層上に設けられたゲート絶縁膜上に形成し、
前記積層構造体上にマスクパターンを形成し、
前記マスクパターンのエッチングレートが前記第３導電層、前記第２導電層及び前記第１導電層のエッチングレートより速い条件で前記第３導電層、前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、
前記第１の導電層パターン上に残存する前記マスクパターンに基づいて、前記第１の導電層パターンにおける前記第３導電層及び前記第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、
前記第２の導電層パターンにおける前記第３導電層及び前記第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける前記第１導電層と重なる前記半導体層の領域に低濃度ドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、前記第１導電層は、タングステン、クロム、タンタル、モリブデン又は窒化タンタルであり、前記第２導電層は、チタン、又は、チタンを主成分とする合金もしくは化合物であり、前記第３導電層は窒化チタンであることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４又は請求項５において、六フッ化硫黄を添加したプラズマにより前記第３導電層、前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する前記第１の導電層パターンを形成することを特徴とする半導体装置の作製方法。
【請求項７】
第１導電層と、前記第１導電層上に形成された第２導電層とを有する積層構造体を、半導体層上に設けられたゲート絶縁膜上に形成し、
前記積層構造体上にマスクパターンを形成し、
前記マスクパターンのエッチングレートが前記第２導電層及び前記第１導電層のエッチングレートより速い条件で前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、
前記第１の導電層パターン上に残存する前記マスクパターンに基づいて、前記第１の導電層パターンにおける前記第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、
前記第２の導電層パターンにおける前記第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける前記第１導電層と重なる前記半導体層の領域に低濃度ドレイン領域を形成し、
前記第２の導電層パターンをイオンの遮蔽マスクとして、前記低濃度ドレイン領域の外側の前記半導体層の領域にソース領域及びドレイン領域を形成し、
前記第２の導電層パターン上に第１絶縁層を形成し、
前記第１絶縁層上に第２絶縁層を形成し、
前記第１絶縁層及び前記第２絶縁層を介して前記半導体層の前記ソース領域及びドレイン領域に接続される配線を形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、前記第１導電層は、タングステン、クロム、タンタル、モリブデン又は窒化タンタルであり、前記第２導電層は、チタン、又は、チタンを主成分とする合金もしくは化合物であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項７又は請求項８において、六フッ化硫黄を添加したプラズマにより前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する前記第１の導電層パターンを形成することを特徴とする半導体装置の作製方法。
【請求項１０】
第１導電層と、前記第１導電層上に形成された第２導電層と、前記第２導電層上に形成された第３導電層とを有する積層構造体を、半導体層上に設けられたゲート絶縁膜上に形成し、
前記積層構造体上にマスクパターンを形成し、
前記マスクパターンのエッチングレートが前記第３導電層、前記第２導電層及び前記第１導電層のエッチングレートより速い条件で前記第３導電層、前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する第１の導電層パターンを形成し、
前記第１の導電層パターン上に残存する前記マスクパターンに基づいて、前記第１の導電層パターンにおける前記第３導電層及び前記第２導電層を選択的にエッチングして、第２の導電層パターンを形成し、
前記第２の導電層パターンにおける前記第３導電層及び前記第２導電層を、電界で加速されたイオンの遮蔽マスクとして、前記第２の導電層パターンにおける前記第１導電層と重なる前記半導体層の領域に低濃度ドレイン領域を形成し、
前記第２の導電層パターンをイオンの遮蔽マスクとして、前記低濃度ドレイン領域の外側の前記半導体層の領域にソース領域及びドレイン領域を形成し、
前記第２の導電層パターン上に第１絶縁層を形成し、
前記第１絶縁層上に第２絶縁層を形成し、
前記第１絶縁層及び前記第２絶縁層を介して前記半導体層の前記ソース領域及びドレイン領域に接続される配線を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、前記第１導電層は、タングステン、クロム、タンタル、モリブデン又は窒化タンタルであり、前記第２導電層は、チタン、又は、チタンを主成分とする合金もしくは化合物であり、前記第３導電層は窒化チタンであることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１０又は請求項１１において、六フッ化硫黄を添加したプラズマにより前記第３導電層、前記第２導電層及び前記第１導電層をエッチングして、端部にテーパー部を有する前記第１の導電層パターンを形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至請求項１２のいずれか一において、前記第１の導電層パターンにおける前記第３導電層及び前記第２導電層を選択的にエッチングして、前記第１導電層のチャネル長方向の幅が、前記第２導電層より１μｍ以上長い形状とする前記第２の導電層パターンを形成することを特徴とする半導体装置の作製方法。