【手続補正書】
【提出日】平成18年4月13日(2006.4.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】デバイスの電気的挙動を予測する方法およびシステム、ならびに、コンピュータソフトウェアを記録したコンピュータ読み取り可能な記録媒体
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デバイスの電気的挙動を予測する方法であって、
平衡入力ポートおよび平衡出力ポートを有する少なくとも１つの平衡整合回路網を表現するステップと、
前記平衡出力ポートと前記デバイスの平衡ポートとの間の前記少なくとも１つの整合回路網の接続を表現する手段と、
前記整合回路網のＳパラメータ行列を計算するステップと、
前記デバイスのＳパラメータ行列を求めるステップと、
前記デバイスと組み合わせた前記整合回路網についての直列接続Ｓパラメータ行列を計算するステップと、
前記直列接続Ｓパラメータ行列から混在モード直列接続Ｓパラメータを抽出するステップと、
を含むことを特徴とする方法。
【請求項２】
前記少なくとも１つの平衡整合回路網を表現するステップが、
前記少なくとも１つの整合回路網を分流回路網と格子回路網との組み合わせで表現するステップを、
さらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記少なくとも１つの整合回路網をインピーダンス変換素子で表現するステップを、
さらに含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記少なくとも１つの整合回路網が、平衡インピーダンス変換素子と、第１の分流回路網と、第１の格子回路網と、第２の分流回路網と、第２の格子回路網との直列接続組み合わせを備え、
各前記分流回路網が、第１と第２の分流接続点間の並列インピーダンス素子と、それぞれ前記第１と第２の分流接続点間の第１及び第２の分流インピーダンス素子と、基準電位端を具備し、
前記格子回路網が、第１と第３の格子接続点間の第１の直列インピーダンス素子と、前記第２と第４の格子接続点間の第２の直列インピーダンス素子と、前記第１と第４の格子接続点間の第１の交差インピーダンス素子と、前記第２と第３の格子接続点間の第２の交差インピーダンス素子とを具備し、
対応する整合回路網Ｓパラメータ行列を計算するステップと、
前記整合回路網と電気的に組み合わせた前記デバイスの少なくとも１つのポートの特性を解明するステップと、
を含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記整合回路網Ｓパラメータ行列を計算するステップが、
前記第１及び第２の分流回路網のそれぞれについて開放インピーダンス行列Ｚを計算するステップと、
前記第１及び第２の格子インピーダンス回路網のそれぞれについて短絡アドミッタンス行列Ｙを計算するステップと、
前記整合回路網についてインピーダンス行列を計算するステップと、
前記インピーダンス行列を前記整合回路網Ｓパラメータ行列へ変換するステップを、
さらに含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記直列接続Ｓパラメータ行列を任意の特性インピーダンスへ正規化するステップを、さらに含むことを特徴とする請求項５に記載の前記システム。
【請求項７】
前記直列接続Ｓパラメータ行列から多ポート混在モードＳパラメータを抽出するステップを、
さらに含むことを特徴とする請求項１に記載の方法。
【請求項８】
さらに、前記デバイスの少なくとも１つの不平衡ポートと電気的に組み合わせた少なくとも１つの不平衡整合回路網を表現するステップを、
さらに含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記デバイスの複数の平衡ポートのそれぞれと電気的に組み合わせた複数の不平衡整合回路網を表現するステップを、
さらに含むことを特徴とする請求項８に記載の方法。
【請求項１０】
前記デバイスの複数の平衡ポートのために、前記表現するステップおよび前記計算するステップを繰り返すステップを、
さらに含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記表現するステップが、前記デバイスの同相モード・ポートを対象とすることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記表現するステップが、前記デバイスの差動モード・ポート対象とすることを特徴とする請求項１０に記載の方法。
【請求項１３】
前記直列接続Ｓパラメータ行列を任意の特性インピーダンス値へ正規化するステップを、
さらに含むことを特徴とする請求項１に記載の方法。
【請求項１４】
前記正規化するステップが、前記整合回路網の各ポートを異なる特性インピーダンス値へ正規化するステップを、
さらに含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
デバイスの電気的挙動を予測するシステムであって、
平衡入力ポートおよび平衡出力ポートを有する少なくとも１つの平衡整合回路網を表現する手段と、
前記平衡出力ポートと前記デバイスの平衡ポートとの間の前記少なくとも１つの整合回路網の接続を表現する手段と、
前記整合回路網のＳパラメータ行列を計算する手段と、
前記デバイスのＳパラメータ行列を求める手段と、
前記デバイスと組み合わせた前記整合回路網についての直列接続Ｓパラメータ行列を計算する手段と、
前記直列接続Ｓパラメータ行列から混在モード直列接続Ｓパラメータを抽出する手段と、
を備えることを特徴とするシステム。
【請求項１６】
前記デバイスに関する外部情報を得るためのグラフィカル表示手段を、さらに備えることを特徴とする請求項１５に記載のシステム。
【請求項１７】
前記少なくとも１つの平衡整合回路網を表現する手段が、
前記少なくとも１つの整合回路網を分流回路網と格子回路網との組み合わせで表現する手段を、
さらに備えることを特徴とする請求項１５に記載のシステム。
【請求項１８】
前記少なくとも１つの整合回路網をインピーダンス変換素子で表現する手段を、
さらに備えることを特徴とする請求項１７に記載のシステム。
【請求項１９】
前記少なくとも１つの整合回路網が、平衡インピーダンス変換素子と、第１の分流回路網と、第１の格子回路網と、第２の分流回路網と、第２の格子回路網との直列接続組み合わせを備え、
各前記分流回路網が、第１と第２の分流接続点間の並列インピーダンス素子と、それぞれ前記第１と第２の分流接続点間の第１及び第２の分流インピーダンス素子と、基準電位端を具備し、
前記格子回路網が、第１と第３の格子接続点間の第１の直列インピーダンス素子と、前記第２と第４の格子接続点間の第２の直列インピーダンス素子と、前記第１と第４の格子接続点間の第１の交差インピーダンス素子と、前記第２と第３の格子接続点間の第２の交差インピーダンス素子とを具備し、
対応する整合回路網Ｓパラメータ行列を計算する手段と、
前記整合回路網と電気的に組み合わせた前記デバイスの少なくとも１つのポートの特性を解明する手段と、
を備えることを特徴とする請求項１５に記載のシステム。
【請求項２０】
前記整合回路網Ｓパラメータ行列を計算する手段が、
前記第１及び第２の分流回路網のそれぞれについて開放インピーダンス行列Ｚを計算する手段と、
前記第１及び第２の格子インピーダンス回路網のそれぞれについて短絡アドミッタンス行列Ｙを計算する手段と、
前記整合回路網についてインピーダンス行列を計算する手段と、
前記インピーダンス行列を前記整合回路網Ｓパラメータ行列へ変換する手段を、
さらに備えることを特徴とする請求項１５に記載のシステム。
【請求項２１】
前記直列接続Ｓパラメータ行列を任意の特性インピーダンスへ正規化する手段を、さらに備えることを特徴とする請求項２０に記載の前記システム。
【請求項２２】
前記直列接続Ｓパラメータ行列から多ポート混在モードＳパラメータを抽出する手段を、
さらに備えることを特徴とする請求項１５に記載のシステム。
【請求項２３】
さらに、前記デバイスの少なくとも１つの不平衡ポートと電気的に組み合わせた少なくとも１つの不平衡整合回路網を表現する手段を、
さらに備えることを特徴とする請求項１５に記載のシステム。
【請求項２４】
前記デバイスの複数の平衡ポートのそれぞれと電気的に組み合わせた複数の不平衡整合回路網を表現する手段を、
さらに備えることを特徴とする請求項２３に記載のシステム。
【請求項２５】
前記デバイスの複数の平衡ポートのために、前記表現する手段および前記計算する手段を繰り返す手段を、
さらに備えることを特徴とする請求項１５に記載のシステム。
【請求項２６】
前記直列接続Ｓパラメータ行列を任意の特性インピーダンス値へ正規化する手段を、
さらに備えることを特徴とする請求項１５に記載の前記システム。
【請求項２７】
前記正規化する手段が、前記整合回路網の各ポートを異なる特性インピーダンス値へ正規化する手段を、
さらに備えることを特徴とする請求項２６に記載の前記システム。
【請求項２８】
コンピュータに、
平衡入力ポートおよび平衡出力ポートを有する少なくとも１つの平衡整合回路網を表現するステップと、
前記平衡出力ポートと前記デバイスの平衡ポートとの間の前記少なくとも１つの整合回路網の接続を表現する手段と、
前記整合回路網のＳパラメータ行列を計算するステップと、
前記デバイスのＳパラメータ行列を求めるステップと、
前記デバイスと組み合わせた前記整合回路網についての直列接続Ｓパラメータ行列を計算するステップと、
前記直列接続Ｓパラメータ行列から混在モード直列接続Ｓパラメータを抽出するステップと、
を実行させるためのコンピュータソフトウェアを記録したコンピュータ読み取り可能な記録媒体。
【請求項２９】
前記少なくとも１つの平衡整合回路網を表現するステップが、
前記少なくとも１つの整合回路網を分流回路網と格子回路網との組み合わせで表現するステップを、
さらに含むことを特徴とする請求項２８に記載のコンピュータ読み取り可能な記録媒体。
【請求項３０】
前記コンピュータソフトウェアが、前記コンピュータに、
前記少なくとも１つの整合回路網をインピーダンス変換素子で表現するステップを、
さらに実行させることを特徴とする請求項２９に記載のコンピュータ読み取り可能な記録媒体。
【請求項３１】
前記少なくとも１つの整合回路網が、平衡インピーダンス変換素子と、第１の分流回路網と、第１の格子回路網と、第２の分流回路網と、第２の格子回路網との直列接続組み合わせを備え、
各前記分流回路網が、第１と第２の分流接続点間の並列インピーダンス素子と、それぞれ前記第１と第２の分流接続点間の第１及び第２の分流インピーダンス素子と、基準電位端を具備し、
前記格子回路網が、第１と第３の格子接続点間の第１の直列インピーダンス素子と、前記第２と第４の格子接続点間の第２の直列インピーダンス素子と、前記第１と第４の格子接続点間の第１の交差インピーダンス素子と、前記第２と第３の格子接続点間の第２の交差インピーダンス素子とを具備し、
前記コンピュータソフトウェアが、前記コンピュータに、
対応する整合回路網Ｓパラメータ行列を計算するステップと、
前記整合回路網と電気的に組み合わせた前記デバイスの少なくとも１つのポートの特性を解明するステップと、
をさらに実行させることを特徴とする請求項２８に記載のコンピュータ読み取り可能な記録媒体。
【請求項３２】
前記整合回路網Ｓパラメータ行列を計算するステップが、
前記第１及び第２の分流回路網のそれぞれについて開放インピーダンス行列Ｚを計算するステップと、
前記第１及び第２の格子インピーダンス回路網のそれぞれについて短絡アドミッタンス行列Ｙを計算するステップと、
前記整合回路網についてインピーダンス行列を計算するステップと、
前記インピーダンス行列を前記整合回路網Ｓパラメータ行列へ変換するステップを、
さらに含むことを特徴とする請求項２８に記載のコンピュータ読み取り可能な記録媒体。
【請求項３３】
前記コンピュータソフトウェアが、前記コンピュータに、
前記直列接続Ｓパラメータ行列を任意の特性インピーダンス値へ正規化するステップを、
さらに実行させることを特徴とする請求項３２に記載のコンピュータ読み取り可能な記録媒体。
【請求項３４】
前記正規化するステップが、前記整合回路網の各ポートを異なる特性インピーダンス値へ正規化するステップを、
さらに含むことを特徴とする請求項３３に記載のコンピュータ読み取り可能な記録媒体。
【請求項３５】
前記コンピュータソフトウェアが、前記コンピュータに、
前記デバイスの少なくとも１つの不平衡ポートと電気的に組み合わせた少なくとも１つの不平衡整合回路網を表現するステップを、
さらに実行させることを特徴とする請求項２８に記載のコンピュータ読み取り可能な記録媒体。
【請求項３６】
請求項２８乃至請求項３５のいずれかに記載のコンピュータ読み取り可能な記録媒体を備える製品。