【事件の表示】
　平成　２年特許願第４０７４７４号「マイクロ波増幅回路」拒絶査定に対する審判事件［平成　４年　８月１４日出願公開、特開平　４−２２５６０８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．本願の経緯及び本願発明の要旨
　本願は、平成２年１２月２７日に出願した特願平２−４０７４７４号であって、その請求項１に係る発明は、特許法第１７条の２の規定によって平成１３年１月２６日付けの手続補正書で補正された明細書及び図面からみて、その特許請求の範囲の請求項１に記載されたとおりのものと認められるところ、その請求項１に記載された発明（以下、本願発明という）は次のとおりである。
「誘電体基板の表面上に導体膜（「導電膜」は「導体膜」の誤記と認められる）を設けた回路基板の所定の配線形成部及び電界効果トランジスタ設置部以外の前記導体膜が接地電位に接続された構成のマイクロ波増幅回路において、前記電界効果トランジスタのソース電極と前記接地電位に接続された導体膜とを接続するコプレーナ配線のインダクタが該増幅回路の主信号伝導回路に対して短絡スタブであり、前記短絡スタブにより分離された前記導体膜を接続し、前記ソース電極から引き出された前記短絡スタブと交差して設けられたエアブリッジとを有することを特徴とするマイクロ波増幅回路。」 
　
２．引用刊行物記載の発明
  これに対して、原審の拒絶の理由に引用された、本願出願日前に頒布された刊行物である特開昭６３−２１９２１０号公報（以下、「引用例１」という）には、ＦＥＴ増幅器が、第３図と共に記載されている。
  そして、第１頁左下欄第１８行〜右下欄１２行には、「従来のＦＥＴ増幅器を示す一例の回路図である。図において（１）は入力整合回路、（２）は出力整合回路、（３）はＦＥＴであり、（４）はこのＦＥＴ（３）のソース電極に挿入されたインダクタンスである。第３図（ｂ）は、上記ソースインダクタンス（４）をマイクロストリップ線路等で構成される分布定数で表した図である。次に動作について説明する。通常、ＦＥＴの各種パラメーターにおいて、雑音を最小にするインピーダンス（Ｚｏｐｔ）と入力の反射係数を最小にするＳ１１の共役複素数Ｓ＊１１とは異なることが明らかにされている。ところが、（３）のＦＥＴのソース電極に適当なインダクタンス（４）を挿入することにより、上記のＺｏｐｔとＳ＊１１は近づき、低雑音でかつ低入力Ｖ．Ｓ．Ｗ．Ｒが同時に実現できる。」と記載され、第３図（ｂ）には、入力整合回路を通して、入力がＦＥＴのゲートに接続され、ソースは、分布定数のインダクタンス（Ｌ）を通して接地され、ドレインは、出力整合回路を通して、出力に接続されている増幅回路が示されている。
　したがって、上記各記載から、引用例１には、「電界効果トランジスタのソース電極と接地電位間に分布定数回路のインダクタンスが挿入されているＦＥＴ増幅回路」が記載されているものと認められる。
  同じく原審の拒絶の理由に引用された、本願出願日前に頒布された刊行物である特開昭５７−７６９０７号公報（以下、「引用例２」という）には、モノリシック増幅器が、第１図、第３図とともに記載されている。
  そして、引用例２の特許請求の範囲第３項には、「３）特許請求の範囲第１項の増幅器において、同一の大きなウエハ面にエッチングによって作られた単一接地面を中央導体として使用する目的で金属被覆体によって相互接続し、同語接続により各線路の中央導体が取り巻かれているコプラナ形の複数個の伝送線路を備えている増幅器」と記載され、第５頁左下欄第１７行〜右下欄第３行には、「第３図は第１図のそれと同じ増幅器を示すが、ウエハ１はもはや下側に金属被覆体を必要とせず、インピーダンス変換線路を金属被覆体の蒸着によって作る前に、ウエハの周辺部へ金属被覆体３００が作られてるが、コプラナ（Ｃｏｐｌａｎａｒ）形線路の接地面と同様な接地面を形成するため、伝送線路にじゅうぶんに近い位置にある。」と記載されている。
  そして、第３図には、コプレナ線路で接続された電界効果トランジスタが記載されている。
  同じく原審の拒絶査定時に周知例として引用された、本願出願日前に頒布された刊行物である相川、等「コプレーナーラインを用いたＭＩＣマジックＴとその応用」（昭和５４年度電子通信学会総合全国大会７０５（第３−１６５頁））（以下、「周知例１」という）には、金リボン、金ワイヤで接地導体を短絡したコプレーナラインが記載されており、２．ＭＩＣマジックＴの回路構成と試作結果の段の第５行〜８行目には、「結合スロットラインの２つの直行モード（ＯＤＤ，ＥＶＥＮモード）を、コプレーナラインモードに変換するために金リボンあるいは金ワイヤでコプレーナラインの接地導体を短絡している。」と記載されて、そして、図２には、ＯＤＤモードのスロット線路からコプレーナ線路への変換の姿態が記載されている。
　
３．対比
  本願発明と引用例１に記載された発明とを対比すると、引用例１に記載された発明の「ＦＥＴ増幅回路」は、マイクロストリップ等の分布定数線路が接続されていることからして、周波数帯がマイクロ波領域であることは明らかであるので、本願の「マイクロ波増幅回路」に相当する。
  したがって、本願発明と引用例１に記載された発明は、
 「誘電体基板の表面上に導体膜を設けた回路基板に所定の配線形成部及び電界効果トランジスタ設置部を有するマイクロ波増幅回路において、前記電界効果トランジスタのソース電極とインダクタを有するマイクロ波増幅回路」である点で一致し、以下の各点において相違する。
 （相違点１）
 　本願発明は、「誘電体基板の表面上に導体膜を設けた回路基板の所定の配線形成部及び電界効果トランジスタ設置部以外の前記導体膜が接地電位に接続された構成」すなわち、「コプレーナ線路」であるのに対して、引用例１に記載された発明は、「分布定数線路」としか記載されておらず、その線路が特定されていない点において相違する。
（相違点２）
　本願発明では「インダクタが増幅回路の主信号伝導回路に対して短絡スタブ」であるのに対して、引用例１に記載された発明ではインダクタの構成について具体的な記載がない点において相違する。
（相違点３）
　本願発明では「短絡スタブにより分離された導体膜を接続し、ソース電極から引き出された短絡スタブと交差して設けられたエアブリッジ」を有するのに対して、引用例１に記載された発明では、この構成が無い点において相違する。
４．当審の判断
　上記各相違点について検討する。
（相違点１について）
  　分布定数線路としては、マイクロストリップのほか、コプレーナ線路も周知であり、コプレーナ線路をマイクロ波増幅器に用いることも、引用例２に記載されている。
　したがって、引用例１に記載された発明において、インダクタを含め回路基板全体をコプレーナ線路とすることは当業者が容易になし得たことである。
（相違点２について）
増幅回路に短絡スタブを接続することは、例えば、特開昭５５−３０２０６号公報、実開昭６４−５４４１１号公報等にも記載されているように周知技術であり、短絡スタブは、その長さと信号の波長に応じてリアクタンスが変化し、インダクタとして機能することは一般的に知られていることである。よって、引用例１に記載された発明において、インダクタとして、短絡スタブを用いることは当業者が適宜なし得たことであると認められる。
（相違点３について）
分離された導体膜を接続するエアブリッジは、周知例１にも記載されているように周知であり、導体膜の各部位を確実に接地電位にすることにより、高周波領域において確実に動作させるという機能において、本件発明も、周知例に記載されたエアブリッジの域を出ていない。してみると、ソース電極から引き出された短絡スタブに交差してエアブリッジを設けることは、当業者ならば適宜なし得たことである。
　
５．むすび
  以上のとおりであるから、本願の請求項１に係る発明は、上記引用例１乃至引用例２及び周知例１に記載された発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
  よって、結論のとおり審決する。