(57)【特許請求の範囲】
【請求項１】
絶縁層が複数積層された積層体と、この積層体内に形成された少なくとも一つの導体パターン層と、を備え、上記導体パターン層は、複数個所に曲折部を有する電子部品であって、上記各曲折部それぞれに上記絶縁層内に食い込む第１収縮ズレ防止部を一体的に設け、且つ、上記各第１収縮ズレ防止部は上記各曲折部の領域内のみにそれぞれ形成されてなることを特徴とする電子部品。
【請求項２】
上記第１収縮ズレ防止部は、絶縁層の厚さ方向の途中まで形成されてなることを特徴とする請求項１に記載の電子部品。
【請求項３】
上記導体パターン層から延設された引き出し電極部を有し、上記引き出し電極部に上記絶縁層内に食い込む第２収縮ズレ防止部を一体的に設け、且つ、上記第２収縮ズレ防止部は上記引き出し電極部の領域内に形成されてなることを特徴とする請求項１または請求項２に記載の電子部品。
【請求項４】
上記第２収縮ズレ防止部は、絶縁層の厚さ方向の途中まで形成されてなることを特徴とする請求項３に記載の電子部品。
【請求項５】
上記導体パターン層が上記絶縁層を介して上下方向に複数形成され、且つ、上下の上記導体パターン層がビア導体によって互いに電気的に接続されてなることを特徴とする請求項１〜請求項４のいずれか１項に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話、電子機器等に使用されるインダクタ等の電子部品に関し、更に詳しくは、電気的特性に優れた電子部品に関するものである。
【背景技術】
【０００２】
この種の電子部品としては、例えば特許文献１に記載のインダクタがある。この技術はリソグラフィ法を用いてインダクタを製造する方法に関する。即ち、この技術では、例えばＰＥＴフィルムをベース基材とし、ベース基材上に感光性絶縁ペーストを印刷、露光、現像し、更に必要に応じて露光した後、乾燥して絶縁層を形成する。この絶縁層上に感光性電極ペーストを印刷、露光し、現像し、乾燥してコイル状の電極パターンを形成する。次いで、電極パターンの上面に感光性絶縁ペーストを印刷、露光、現像し、更に必要に応じて露光した後、乾燥して絶縁層及びビアホールを形成する。以降、電極パターン、ビアホールを有する絶縁層を交互に積層して生の積層体が形成されている。【０００３】
ベース基材を生の積層体から剥離すると、例えば図６の（ａ）に示す生の積層体１Ａが得られる。この積層体１Ａは、同図に示すように、絶縁層２Ａと、絶縁層２Ａの上面に形成されたコイル状の電極パターン３Ａとが交互に繰り返して積層して形成され、上下の電極パターン３Ａ、３Ａがビア導体４Ａを介して電気的に接続されている。そして、最下層の絶縁層２Ａ上には最下層の電極パターン３Ａの引き出し電極部５Ａが積層体１Ａの左端面から露出し、上から二番目の絶縁層２Ａ上には最上層の電極パターン３Ａの引き出し電極６Ａが積層体１Ａの右端面から露出している。尚、図６の（ａ）、（ｂ）はインダクタ１個分を示しているが、実際の積層体は複数のインダクタが一括して形成された集合体として得られる。【０００４】
然る後、生の積層体の集合体を所定の温度で焼成した後、個々の積層体に切断し、図６の（ｂ）に示す個々の積層体１を作製する。その後、個々の積層体１に外部電極を設けることにより、高インダクタンス化及び低直流抵抗化された小型のインダクタを得ることができる。【０００５】
しかしながら、上述のインダクタの製造方法では、焼成時に絶縁層２Ａと電極パターン３Ａとの間に収縮挙動に差があるため、図６の（ｂ）に示すように、焼成後に上下の電極パターン３、３間で一点鎖線の基準位置から位置ズレを生じ、絶縁層２Ａ、２Ａ間の層間容量や電極パターン３による電磁界分布が設計値からズレてしまい、インダクタとしての電気的特性が劣化する。【０００６】
また、焼成時の電極パターン３Ａは絶縁層２Ａとの収縮挙動の差が大きいため、焼成時に電極パターン３Ａが切断し、あるいは電極パターン３Ａの引き出し電極５Ａ、６Ａが絶縁層２Ａの端面から内側へ引っ込み、焼成後の引き出し電極５、６が積層体１の端面に露出せず、外部電極との電気的接続を確保することができず、不良率が増大する虞がある。【０００７】
焼成による断線を防止する技術として、例えば特許文献２に記載の技術が知られている。この技術は、インダクタ用の細長い導体パターンに中間部に幅の広い部分、厚みの大きい部分を形成して、導体ペーストの塗布量を多くしておき、焼成によって収縮しても塗布量の多い部分から導体ペーストを補充して導体部分の密度を保てるようにしている。【０００８】
また、特許文献３では、特許文献２に記載の技術と類似した技術が提案されている。この技術は、導体パターンの端部に楔形状部を設ける技術である。導体パターンの端部に楔形状部を設けることにより、焼結の過程での導体パターンの収縮を抑制し、収縮による導体の接続不良、特に磁性シート端部に導体を確実に露出するようにして、外部電極との接続不良を減少させている。【０００９】
【特許文献１】特開２００３−３３９６６０
【特許文献２】特開平１１−２８８８３１
【特許文献３】特開平１１−０１６７３１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２、３に記載の従来の技術は、いずれも細長い導体パターンに形成された幅の広い部分（楔形状部を含む）によって導体パターンの断線や収縮等の問題を解決することができるが、これらの導体パターンは幅広の部分を有するため、幅広の部分に電流が集中して隣接する導体パターンとの間で短絡しやすく、しかも隣接する導体パターンとの間を詰めるにも限界がある。また、幅広の部分を導体パターンの中間に設ける場合には焼成時に導体パターンの収縮によるセラミックグリーンシートからの端部の位置ズレを防止することが難しく、上下の導体パターン間の収縮が不均一になり、上下の導体パターン間に位置ズレが生じ、電気的特性が劣化する。このことは幅広の部分を導体パターンの端部に設ける場合について同様である。【００１１】
本発明は、上記課題を解決するためになされたもので、積層体の絶縁層間に介在する導体パターン層の絶縁層に対する位置ズレを防止することができ、延いては電気的特性に優れ、外部電極との接続信頼性の高い電子部品を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の請求項１に記載の電子部品は、絶縁層が複数積層された積層体と、この積層体内に形成された少なくとも一つの導体パターン層と、を備え、上記導体パターン層は、複数個所に曲折部を有する電子部品であって、上記各曲折部それぞれに上記絶縁層内に食い込む第１収縮ズレ防止部を一体的に設け、且つ、上記各第１収縮ズレ防止部は上記各曲折部の領域内のみにそれぞれ形成されてなることを特徴とするものである。
【００１３】
また、本発明の請求項２に記載の電子部品は、請求項１に記載の発明において、上記第１収縮ズレ防止部は、絶縁層の厚さ方向の途中まで形成されてなることを特徴とするものである。【００１４】
また、本発明の請求項３に記載の電子部品は、請求項１または請求項２に記載の発明において、上記導体パターン層から延設された引き出し電極部を有し、上記引き出し電極部に上記絶縁層内に食い込む第２収縮ズレ防止部を一体的に設け、且つ、上記第２収縮ズレ防止部は上記引き出し電極部の領域内に形成されてなることを特徴とするものである。【００１５】
また、本発明の請求項４に記載の電子部品は、請求項３に記載の発明において、上記第２収縮ズレ防止部は、絶縁層の厚さ方向の途中まで形成されてなることを特徴とするものである。【００１６】
また、本発明の請求項５に記載の電子部品は、請求項１〜請求項４のいずれか１項に記載の発明において、上記導体パターン層が上記絶縁層を介して上下方向に複数形成され、且つ、上下の上記導体パターン層がビア導体によって互いに電気的に接続されてなることを特徴とするものである。
【発明の効果】
【００１７】
本発明によれば、積層体の絶縁層間に介在する導体パターン層の絶縁層に対する位置ズレを防止することができ、延いては電気的特性に優れ、外部電極との接続信頼性の高い電子部品を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】（ａ）、（ｂ）はそれぞれ本発明の電子部品の一実施形態を示す図で、（ａ）はその斜視図、（ｂ）はその内部構造を示す透視図である。
【図２】図１に示す電子部品を示す分解斜視図である。
【図３】（ａ）〜（ｃ）はそれぞれ図１に示す電子部品の一部を取り出して示す図で、（ａ）はその平面図、（ｂ）は（ａ）のＢ−Ｂ線方向の断面図、（ｃ）は（ａ）のＣ−Ｃ線方向の断面図である。
【図４】（ａ）〜（ｅ）はそれぞれ図１に示す電子部品の製造工程の一部を説明するための工程図である。
【図５】（ａ）、（ｂ）はそれぞれ図１に示す電子部品の主体である積層体を示す図で、（ａ）は焼成前の生の積層体を示す断面図、（ｂ）は焼成後の積層体を示す断面図である。
【図６】（ａ）、（ｂ）はそれぞれ従来の電子部品の主体である積層体を示す図で、（ａ）は焼成前の生の積層体を示す断面図、（ｂ）は焼成後の積層体を示す断面図である。
【符号の説明】
【００１９】
１０    電子部品
１１    積層体
１２    コイル
１２Ａ、１２Ｂ  引き出し電極部
１３Ａ、１３Ｂ  外部電極
１６Ａ  第１収縮ズレ防止部
１６Ｂ  第２収縮ズレ防止部
１１１〜１１４  絶縁層
１２１〜１２４  導体パターン（導電層）
【発明を実施するための最良の形態】
【００２０】
以下、図１〜図５に示す実施形態に基づいて本発明の電子部品について説明する。【００２１】
本実施形態の電子部品１０は、例えば図１の（ａ）、（ｂ）に示すように、矩形状の積層体１１と、積層体１１の内部にその平面形状に即して上下方向に略螺旋状に延びるように形成されコイル１２と、コイル１２の上下両端部の引き出し電極部１２Ａ、１２Ｂにそれぞれ接続され且つ積層体１１の左右端面を被覆する左右一対の外部電極１３Ａ、１３Ｂと、を備え、高周波コイル部品として構成されている。【００２２】
上記積層体１１は、例えば図２に示すように、上下方向に積層された複数（図２では４層）の絶縁層１１１〜１１４と、内部のコイル１２を保護する保護層１１５とからなっている。また、上記コイル１２は、絶縁層１１１〜１１４それぞれの上面に渦巻状に形成された複数の導体パターン層１２１〜１２４と、上下の導体パターン層を接続するビア導体１４（図５の（ｂ）参照）とからなり、全体として上下方向に螺旋状に延びる矩形状のコイル１２として形成されている。尚、１５Ａ、１５Ｂはそれぞれ回路基板等の実装基板面に形成された電極に接続するための端子電極である。【００２３】
ところで、焼成して積層体１１を得る時には、感光性導体ペーストの焼結に伴う収縮が感光性絶縁ペーストの焼結に伴う収縮より大きいことから、焼成時には導体パターン層１２１〜１２４のコーナー部にコーナー内側への収縮応力がかかり易い。そのため、導体パターン層１２１〜１２４は絶縁層１１１〜１１４との間の収縮挙動差によって各導体パターン層１２１〜１２４がそれぞれの絶縁層１１１〜１１４上で滑り、特にコーナー部でコーナー内側方向への位置ズレを生じ易い。【００２４】
そこで、本実施形態では、図１の（ｂ）、図２及び図３に示すように、矩形の渦巻状の導体パターン層１２１〜１２４の各曲折部（コーナー部）の下面に第１収縮ズレ防止部１６Ａがそれぞれの絶縁層１１１〜１１４内に所定の深さまで食い込むように形成され、これらの第１収縮ズレ防止部１６Ａはそれぞれの導体パターン層１２１〜１２４と一体化している。尚、図３では絶縁層１１３上に形成された導体パターン層１２３を例に挙げて示してある。他の導体パターン層も図３に示す導体パターン層１２３と同様に形成されているため、図３を参考にしながら他の導体パターン層についても説明する。【００２５】
上述のように本実施形態では、各コーナー部に第１収縮ズレ防止部１６Ａが設けられて、各導体パターン層１２１〜１２４がそれぞれの絶縁層１１１〜１１４に拘束されているため、焼成時に各コーナー部に収縮応力が集中的に作用しても、第１収縮ズレ防止部１６Ａによって各導体パターン層１２１〜１２４がそれぞれの各絶縁層１１１〜１１４に追随して収縮し、それぞれの絶縁層１１１〜１１４との間の位置ズレを防止することができる。更に、導体パターン層１２１〜１２４は、それぞれの絶縁層１１１〜１１４の上面で位置ズレすることなく、それぞれの絶縁層１１１〜１１４に追随して収縮するため、焼成前後の導体パターン層は相似形状を維持し、設計に即した形状を保持して所望の電気的特性（層間容量や電磁界分布等）を得ることができる。【００２６】
また、各コーナー部の第１収縮ズレ防止部１６Ａの外径は、図３の（ａ）、（ｂ）に示すように、それぞれ導体パターン層１２３の線幅より小径に形成されている。第１収縮ズレ防止部１６Ａの外径を導体パターン層１２３の線幅よりも小さくすることによって、後述のように絶縁層１１３の上面に第１収縮ズレ防止部１６Ａ用の凹陥部を設けた後、この絶縁層１１３の上面に導体パターン層１２３を位置合わせして印刷する時に、凹陥部と導体パターン層１２３との間に多少の位置ズレがあっても、凹陥部を導体パターン層１２３の領域内に収めることができる。また、第１収縮ズレ防止部１６Ａの絶縁層１１３内への食い込み深さは、導体パターン層１２３の絶縁層１１３からの位置ズレを防止することができる深さであれば良く、通常図３の（ｂ）、（ｃ）に示すように絶縁層１１３の厚さよりも浅く形成されている。但し、第１収縮ズレ防止部１６Ａの下方に下層の導体パターン層がなければ、第１収縮ズレ防止部１６Ａは、絶縁層１１３を貫通していても良い。【００２７】
また、図１の（ｂ）及び図２に示すように、コイル１２の上下の引き出し電極部１２Ａ、１２Ｂ両端部の下面には第１収縮ズレ防止部１６Ａと同種の第２収縮ズレ防止部１６Ｂが各引き出し電極部１２Ａ、１２Ｂと一体に形成され、それぞれの絶縁層１１１、１１４内に略同一大きさで同一の深さまで食い込むように形成されている。【００２８】
第２収縮ズレ防止部１６Ｂは、引き出し電極部１２Ａの長手方向の両端部にそれぞれ配置され、これらの第２収縮ズレ防止部１６Ｂ、１６Ｂは、焼成時に絶縁層１１１に追随して長手方向（積層体１１の端面に沿う方向）に収縮し、絶縁層１１１との間での位置ズレを防止することができる。尚、コーナー部の第２収縮ズレ防止部１６Ｂは、第１収縮ズレ防止部１６Ａを兼ねる。【００２９】
また、引き出し電極部１２Ａと導体パターン層１２１との連結部となるコーナー部に配置された第２収縮ズレ防止部１６Ｂ（第１収縮ズレ防止部１６Ａ）は、そのコーナー部の位置ズレを防止して引き出し電極部１２Ａが積層体１１の内側へ引き込まれることを防止し、もって引き出し電極部１２Ａの長手方向の端面が積層体１１の端面で確実に露出するようにしてある。【００３０】
第１、第２収縮ズレ防止部１６Ａ、１６Ｂの外径は、それぞれ導体パターン層の幅に収まる大きさであれば特に制限されないが、使用する露光機のアライメント（位置合わせ）精度の実力値を導体幅から差し引いた値より小さくすることが好ましく、例えば導体パターン層の幅の８０〜９０％の範囲が好ましい。９０％を超えるとこれらを設けるための凹陥部が印刷時の導体パターン層からはみ出し、隣接するパターンとの間で電気的に短絡する虞があり、８０％未満では収縮ズレ防止効果が得られない虞がある。また、第１、第２収縮ズレ防止部１６Ａ、１６Ｂの絶縁層内への食い込み深さは、それぞれ絶縁層内に収まる深さであれば特に制限されないが、例えば絶縁層の深さの２５〜５０％の範囲が好ましい。５０％を超えると下層の導体パターン層との間で電気的に短絡する虞があり、２５％未満では収縮ズレ防止効果が得られない。【００３１】
また、図３の（ｃ）に示すように、導体パターン層１２３の外端部の下面には下層の導体パターン層１２２（図２参照）と接続するためのビア導体１４が絶縁層１１３内に形成されている。また、導体パターン層１２３の内端部の上面には上層の導体パターン層１２４（図２参照）と接続するためのビア導体１４が絶縁層１１４内に形成されている。そして、これらのビア導体１４は、導体としての機能は勿論のこと、第１、第２収縮ズレ防止部１６Ａ、１６Ｂと実質的に同一の機能を発揮することができる。【００３２】
而して、絶縁層１１１〜１１４は、いずれもセラミック粉末を焼成することによって形成することができる。セラミック粉末は、特に制限されないが、セラミック粉末として、例えば、主成分としてＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含み、副成分としてＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含むものを使用することができる。副成分であるＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末は、軟化点が４５０〜５５０℃でＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末と比較して融点が低いため、本発明では、セラミック粉末の主成分より融点の低いガラス粉末を低融点ガラス粉末として定義する。【００３３】
また、導体パターン１２１〜１２４は、いずれも金属粉末を焼成することによって形成することができる。金属粉末は、特に制限されないが、金属粉末として、例えば、銀粉末、銅粉末等を使用することができる。また、セラミック粉末としては、Ｋ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末の他、銀粉末、銅粉末等の金属粉末と同時焼成可能なセラミックガラス粉末を二種以上適宜組み合わせて使用しても良い。【００３４】
本実施形態の電子部品１０は、リソグラフィ法を用いて製造することができる。そこで、図４を参照しながら本実施形態の電子部品１０の製造方法について説明する。【００３５】
本実施形態では、予め、積層体１１を作製するためのベース基材としてＰＥＴフィルムを準備する。また、感光性導体ペーストとしては、例えば粒径０．５〜３．０μｍの銀粉末を含むものを準備し、感光性絶縁ペーストとしては、粒径０．５〜３．０μｍのセラミック粉末を含むもの準備する。このセラミック粉末は、主成分としてＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含み、副成分としてＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含んでいる。本実施形態では、低融点ガラス粉末がセラミック粉末中に５ｗｔ％含まれている。【００３６】
電子部品１０を製造する場合には、図４の（ａ）に示すようにＰＥＴフィルム１００を設置し、このＰＥＴフィルム１００の上面に、感光性導体ペーストを塗布した後、端子電極１５Ａ、１５Ｂのパターンで形成された透孔を有するマスク（図示せず）を介して紫外線等の光を照射し、端子電極１５Ａ、１５Ｂとなる部分を硬化させ、未硬化の部分を現像処理により除去して、端子電極部１５Ａ’、１５Ｂ’を形成する。【００３７】
その後、図４の（ｂ）に示すようにＰＥＴフィルム１００の上面に感光性絶縁ペーストを塗布した後、全面に光を照射して感光性絶縁ペーストを硬化させて絶縁層部１１１Ａを形成した後、同図に示すように絶縁層部１１１Ａの上面に、例えばエネルギー調整されたレーザ光Ｌを照射して、同図の（ｃ）に示すように第１、第２収縮ズレ防止部１６Ａ、１６Ｂを形成するための浅い円形状の凹陥部１１１Ｂ、１１１Ｃを所定のパターンで絶縁層部１１１Ａの上面に形成する。これらの凹陥部１１１Ｂ、１１１Ｃを形成する方法は、凹陥部を形成する方法であればレーザ光Ｌを用いる方法に制限されるものではない。【００３８】
次いで、図４の（ｄ）に示すように、絶縁層部１１１Ａ上に感光性導体ペーストを塗布して、第１、第２収縮ズレ防止部１６Ａ、１６Ｂ用の凹陥部１１１Ｂ、１１１Ｃ内に感光性導体ペーストを充填すると共に導体ペースト層１２１Ａを同時に形成する。引き続き、同図に示すように、導体パターン層１２１及び引き出し電極部１２Ａのパターンに即した透孔を有するマスク（図示せず）を介して光ＵＶを照射し、導体パターン層１２１及び引き出し電極部１２Ａとなる部分を硬化させ、未硬化の部分を現像処理により除去して、同図に（ｅ）に示すように導体パターン層部１２１Ｂ及び引き出し電極部１２Ａ’を形成する。この時、凹陥部１１１Ｂは導体パターン層部１２１Ｂのコーナー部に位置し、凹陥部１１１Ｃは引き出し電極部１２Ａ’に配置されているため、第１、第２収縮ズレ防止部１６Ａ’、１６Ｂ’が光ＵＶの照射によって渦巻状の導体パターン層部１２１Ａと一緒に形成され、これら以外の部分では絶縁層部１１１Ａが露出する。【００３９】
次いで、絶縁層部１１１Ａ及びその上面の導体パターン層部１２１Ａと同一の要領で、絶縁層部１１１Ａの上面に絶縁層部１１２Ａ、導体パターン層部１２２Ａ、絶縁層部１１３Ａ、導体パターン層部１２３Ａ、絶縁層部１１６Ａ、導体パターン層部１２４Ａ及び最上層の保護層部１１５Ａをこの順序で順次積層して、図５の（ａ）に示す生の積層体１１Ａを得る。各導体パターン層部及び他方の引き出し電極部１２Ｂ’を形成する際に、それぞれの第１、第２収縮ズレ防止部１６Ａ’、１６Ｂ’及びビア導体部１４Ａを形成する。このようにして得られた生の積層体１１Ａを、所定の温度、例えば８５０〜９００℃の温度で焼成して図５の（ｂ）に示す積層体１１を得る。【００４０】
本実施形態では、図５の（ｂ）に示すように各導体パターン層１２１〜１２４それぞれのコーナー部には第１収縮ズレ防止部１６Ａがそれぞれ形成され、引き出し電極部１２Ａ、１２Ｂには第２収縮ズレ防止部１６Ｂがそれぞれ形成されているため、焼成時に、各導体パターン層１２１〜１２４はそれぞれの絶縁層１１１〜１１４に追随して収縮し、それぞれの絶縁層１１１〜１１４との間の位置ズレを防止し、もって上下の各導体パターン層１２１〜１２４を同図の（ｂ）に一点鎖線で示すように同一位置に揃い、上下の導体パターン層の相対的な位置ズレを防止することができる。従って、コイル１２は、各導体パターン層１２１〜１２４の内径にバラツキがなく同一内周面に揃い、設計に即した層間容量や電磁界分布を得ることができ、延いては所望のインダクタンス値を満足し、優れた電気的特性を得ることができる。【００４１】
また、引き出し電極部１２Ａ、１２Ｂには第２収縮ズレ防止部１６Ｂがそれぞれ形成されているため、引き出し電極部１２Ａ、１２Ｂの端面が積層体１１の端面から確実に露出し、引き出し電極１２Ａ、１２Ｂと外部電極１３Ａ、１３Ｂとを確実に電気的に接続することができ、不良率を低減することができる。
【実施例】
【００４２】
次に、具体的な実施例について説明する。【００４３】
実施例１
本実施例では、感光性導体ペーストとして例えば粒径３μｍの銀粉末を含むものを準備し、感光性絶縁ペーストとしては、粒径３μｍのセラミック粉末を含むもの準備した。このセラミック粉末は、主成分としてＫ２Ｏ−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含み、副成分としてＢｉ２Ｏ３−Ｂ２Ｏ３−ＳｉＯ２系ガラス粉末を含んでいる。本実施例では、低融点ガラス粉末がセラミック粉末中に５ｗｔ％含まれている。そして、本実施例では、導体パターン層１２１〜１２４のコーナー部に第１収縮ズレ防止部１６Ａを有し、引き出し電極部１２Ａ、１２Ｂに第２収縮ズレ防止１６Ｂを有しない積層体１１を作製し、第１収縮ズレ防止部１６Ａの効果を調べた。【００４４】
本実施例では、上述の感光性導体ペースト及び感光性絶縁ペーストを用いて４層の導体パターン層からなるコイルを有する電子部品を前述した要領で作製した。各導体パターン層のコーナー部に形成された第１収縮ズレ防止部の深さは、５μｍであり、その外径は導体パターン層の線幅の８０％であった。この電子部品のインダクタンス値は２７ｎＨであった。【００４５】
また、比較例として、収縮ズレ防止部を有しない従来の積層体を作製した。この積層体からなる電子部品のインダクタンス値は２７ｎＨであった。【００４６】
そして、本実施例の電子部品を切断し、その切断面における導体パターン層の位置ズレ量を測定し、その結果を表１に示した。また、本実施例の電子部品のインダクタンス値（Ｌ値）を測定した後、そのバラツキを求め、その結果を表１に示した。これらの測定は１００個の電子部品について行い、その平均値を表１に示した。また、比較例の電子部品についても位置ズレ量及びバラツキを求め、その結果を表１に示した。【００４７】
【表１】
0004535126.tif 000002
【００４８】
表１に示す結果によれば、本実施例の電子部品は第１収縮ズレ防止部を有するため各導体パターン層の平均位置ズレ量が±１０％で、インダクタンス値のバラツキが３％であった。これに対して比較例１の電子部品は平均位置ズレ量が±２０％で、インダクタンス値のバラツキが５％と大きく、いずれも本実施例と比較して電気的特性に劣ることが判った。【００４９】
実施例２
本実施例では、実施例１の電子部品の引き出し電極部に第２収縮ズレ防止部を設けた以外は、実施例１の電子部品と同一要領で電子部品を作製した。そして、この電子部品の引き出し電極部と外部電極との接続状態を調べるために、導通試験を行い、その結果を表２に示した。また、比較例１の電子部品についても同一試験を行い、その結果を表１に示した。【００５０】
【表２】
0004535126.tif 000003
【００５１】
表２に示す結果によれば、本実施例の電子部品のオープン不良率が５％であった。これに対し、比較例１の電子部品のオープン不良率は１０％であり、本実施例と比較して引き出し電極部と外部電極との接触不良率が高く、歩留まりの悪いことが判った。【００５２】
尚、上記実施形態では複数の導体パターン層からなるコイルを有する高周波コイル部品を例に挙げて本発明を説明したが、本発明の電子部品は複数個所に曲折部を有する導体パターン層を少なくとも一つ備えたものであれば良い。また、複数個所に曲折部を有する導体パターンを少なくとも一つ備えたものであれば、高周波コイル部品に何等制限されるものでもない。
【産業上の利用可能性】
【００５３】
本発明は、携帯電話等に使用される高周波コイル部品等の電子部品に好適に利用することができる。
【図１】
0004535126.tif 000004
【図２】
0004535126.tif 000005
【図３】
0004535126.tif 000006
【図４】
0004535126.tif 000007
【図５】
0004535126.tif 000008
【図６】
0004535126.tif 000009