【手続補正書】
【提出日】平成18年6月22日(2006.6.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  信号感知装置であって、
Ｎ個のアナログ信号をそれぞれ出力するＮ列の出力ラインを有する信号感知アレイであって、Ｎは１より大きい整数である、信号感知アレイと、
Ｎ個のデジタル信号を生成する信号処理手段であって、該Ｎ個のデジタル信号のそれぞれは、該Ｎ個のアナログ信号のうちの１つに対応しており、該信号処理手段は、Ｎ個の入力ラインを有する、信号処理手段と
を備え、
該信号処理手段は、Ｎ個のＡ／Ｄ変換器を含み、
該Ｎ個のＡ／Ｄ変換器のそれぞれは、該Ｎ個のデジタル信号のうちの１つを生成するカウンタを含み、
該Ｎ個のデジタル信号が生成される前の初期化期間中に、所定の基準電圧が該Ｎ個のＡ／Ｄ変換器の入力に接続され、該Ｎ個のＡ／Ｄ変換器のそれぞれに対応する補償値が得られ、該補償値は、該初期化期間中に該基準電圧が印加されるとき、対応するＡ／Ｄ変換器からのデジタル信号に対するバイナリ補数であり、該Ｎ個のＡ／Ｄ変換器のそれぞれの該カウンタは、該対応するＡ／Ｄ変換器の該デジタル出力を補償するように該補償値を用いて初期化され、これにより、該信号処理手段内の素子の非均一性を均衡化する、信号感知装置。
【請求項２】  前記信号処理手段は、Ｎ個の初期化回路をさらに備え、該Ｎ個の初期化回路のそれぞれは、前記補償値を前記対応するカウンタにロードすることにより、該対応するカウンタの前記デジタル出力を補償する、請求項１に記載の信号感知装置。
【請求項３】  前記信号処理手段は、Ｎ個の初期化回路をさらに備え、該Ｎ個の初期化回路のそれぞれは、前記補償値をラッチし、該補償値を前記対応するカウンタの前記出力に加えることにより、該対応するカウンタの前記デジタル出力を補償する、請求項１に記載の信号感知装置。
【請求項４】  前記信号処理手段は、該信号処理手段の前記Ｎ個の入力ラインに接続されたＮ個のサンプリング回路をさらに備え、該Ｎ個のサンプリング回路のそれぞれは、前記Ｎ個のアナログ信号のうちの対応する１つに応答してサンプリングされたアナログ信号を生成する、請求項１に記載の信号感知装置。
【請求項５】  前記Ｎ個のＡ／Ｄ変換器のそれぞれが、基準ランプ信号を受け取る第１の入力端子と、前記サンプリングされたアナログ信号を受け取る第２の入力端子とを有する、請求項４に記載の信号感知装置。
【請求項６】  前記Ｎ個のサンプリング回路のそれぞれが、第１の入力端子と第２の入力端子とを備え、前記初期化期間中、前記Ｎ個のＡ／Ｄ変換器のそれぞれに対応する前記補償値が前記Ａ／Ｄ変換器の前記出力において得られるように、前記所定の基準電圧が該第１および第２の入力端子に印加される、請求項４に記載の信号感知装置。
【請求項７】  前記初期化期間中、前記Ａ／Ｄ変換器のセットの各々に対応する前記補償値が該Ａ／Ｄ変換器の前記出力において得られるように、前記所定の基準電圧が前記Ｎ個のサンプリング回路のそれぞれの出力に印加される、請求項４に記載の信号感知装置。
【請求項８】  前記信号感知アレイはイメージ感知アレイである、請求項１に記載の信号感知装置。
【請求項９】  前記基準電圧は（Ｖｒａｍｐ＋）−（Ｖｒａｍｐ−）−Ｖｓｈに等しく、Ｖｓｈは、前記Ａ／Ｄ変換器によって生じるオフセット電圧より大きいか少なくとも等しく、Ｖｒａｍｐ＋は前記基準ランプ信号の最高値であり、Ｖｒａｍｐ−は該基準ランプ信号の最低値である、請求項５に記載の信号感知装置。
【請求項１０】  前記信号感知装置は、ＣＭＯＳタイプのイメージセンサである、請求項８に記載の信号感知装置。
【請求項１１】  前記ＣＭＯＳタイプのイメージセンサは、モノリシックＣＭＯＳタイプのイメージセンサである、請求項１０に記載の信号感知装置。
【請求項１２】  信号感知装置を初期化する方法であって、
該信号感知装置は、Ｎ個のアナログ信号をそれぞれ出力するためのＮ列の出力ラインを有する信号感知アレイと、Ｎ個の入力ラインとＮ個のデジタル信号を生成するＮ個のＡ／Ｄ変換器とを有する信号処理手段とを含み、該Ｎ個のデジタル信号のそれぞれは、該Ｎ個のアナログ信号の１つに対応しており、Ｎは１よりも大きい整数であり、
該方法は、
（ａ）該Ｎ個のアナログ信号を生成する前の初期化期間に、所定の基準電圧を該信号処理手段の該Ｎ個のＡ／Ｄ変換器の出力に結合させることにより、Ａ／Ｄ変換器のセットの各々に対応する補償値が該Ｎ個のＡ／Ｄ変換器のそれぞれの該出力において得られるステップであって、該補償値は、該基準電圧が印加されるとき、対応するＡ／Ｄ変換器からのデジタル信号に対するバイナリ補数である、ステップと、
（ｂ）該Ｎ個のアナログ信号を生成する前に、該Ｎ個のＡ／Ｄ変換器のそれぞれにおけるカウンタを該対応する補償値を用いて初期化することにより、該対応するＡ／Ｄ変換器のデジタル出力を補償するステップであって、これにより、該信号処理手段内の素子の不均一性を均衡化するステップと
を含む、方法。
【請求項１３】  前記ステップ（ｂ）が、前記補償値を対応する１つのカウンタにロードすることにより、Ｎ個のサンプリング回路を用いて該カウンタから出力されるデジタル信号を補償するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】  前記ステップ（ｂ）が、前記補償値をラッチし、Ｎセットのサンプリング回路を用いて前記対応するカウンタの前記出力に該補償値を加えるステップをさらに含む、請求項１２に記載の方法。
【請求項１５】  前記ステップ（ａ）の前に、前記Ｎ個のサンプリング回路を用いて前記Ｎ個のアナログ信号のそれぞれをサンプリングすることにより、該アナログ信号に対応するサンプリングされたアナログ信号をそれぞれ生成するステップをさらに含む、請求項１２に記載の方法。
【請求項１６】  前記Ｎ個のＡ／Ｄ変換器のそれぞれに、基準ランプ信号を受け取る第１の入力端子と、前記サンプリングされたアナログ信号を受け取る第２の入力端子とを提供するステップをさらに含む、請求項１５に記載の方法。
【請求項１７】  前記ステップ（ｂ）が、前記所定の基準電圧を、前記初期化期間の間に、前記Ｎ個のサンプリング回路のそれぞれの前記第１の入力端子および第２の入力端子に印加することにより、Ａ／Ｄ変換器のセットの各々に対応する前記補償値が該Ａ／Ｄ変換器の出力において得られるステップをさらに含む、請求項１５に記載の方法。
【請求項１８】  前記ステップ（ｂ）が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの出力に印加することにより、前記Ｎ個のＡ／Ｄ変換器のそれぞれに対応する前記補償値が該Ａ／Ｄ変換器の出力において得られるステップをさらに含む、請求項１５に記載の方法。
【請求項１９】  前記信号感知アレイにイメージ感知アレイを提供するステップをさらに含む、請求項１２に記載の方法。
【請求項２０】  前記基準電圧に（Ｖｒａｍｐ＋）−（Ｖｒａｍｐ−）−Ｖｓｈを提供するステップをさらに含み、Ｖｓｈは前記Ａ／Ｄ変換器によって生じるオフセット電圧よりも大きいか少なくとも等しく、Ｖｒａｍｐ＋は、前記基準ランプ信号の最高値であり、Ｖｒａｍｐ−は、該基準ランプ信号の最低値である、請求項１６に記載の方法。
【請求項２１】  前記信号感知装置に、ＣＭＯＳタイプのイメージセンサを提供するステップをさらに含む、請求項１９に記載の方法。
【請求項２２】  前記ＣＭＯＳタイプのイメージセンサにモノシリックＣＭＯＳタイプのイメージセンサを提供するステップをさらに含む、請求項２１に記載の方法。
【請求項２３】  信号感知装置において使用される信号処理手段であって、
該信号感知装置は、Ｎ個のアナログ信号をそれぞれ出力するためのＮ列の出力ラインを有する信号感知手段を含み、
該信号処理手段は、Ｎ個の入力ラインを有し、かつ、Ｎ個のデジタル信号を生成し、該Ｎ個のデジタル信号のそれぞれは、該Ｎ個のアナログ信号の１つに対応しており、Ｎは１よりも大きな整数であり、
該信号処理手段は、Ｎ個のＡ／Ｄ変換器を含み、
該Ｎ個のＡ／Ｄ変換器のそれぞれは、該Ｎ個のデジタル信号のうちの１つを生成するためのカウンタを含み、
該Ｎ個のデジタル信号が生成される前の初期化期間において、所定の基準電圧が該Ｎ個のＡ／Ｄ変換器の入力に結合され、該Ｎ個のＡ／Ｄ変換器のそれぞれに対応する補償値が得られ、該補償値は、該初期化期間中に該基準電圧が印加されるとき、該対応するＡ／Ｄ変換器からのデジタル信号に対するバイナリ補数であり、該Ｎ個のＡ／Ｄ変換器のそれぞれにおける該カウンタが、該対応するＡ／Ｄ変換器の該デジタル出力を補償するように該補償値を用いて初期化され、これにより、該信号処理手段内の素子の不均一性を均衡化する、信号処理手段。
【請求項２４】  Ｎ個の初期化回路をさらに含み、該Ｎ個の初期化回路のそれぞれは、前記補償値を前記対応するカウンタにロードすることにより、該対応するカウンタの前記デジタル出力を補償する、請求項２３に記載の信号処理手段。
【請求項２５】  Ｎ個の初期化回路をさらに含み、該Ｎ個の初期化回路のそれぞれは、前記補償値をラッチし、該補償値を前記対応するカウンタの前記出力に加えることにより、該対応するカウンタの前記デジタル出力を補償する、請求項２３に記載の信号処理手段。
【請求項２６】  Ｎ個のサンプリング回路をさらに含み、該Ｎ個のサンプリング回路のそれぞれは、前記Ｎ個のアナログ信号のうちの対応する１つに応答して、サンプリングされたアナログ信号を生成する、請求項２３に記載の信号処理手段。
【請求項２７】  前記Ｎ個のＡ／Ｄ変換器のそれぞれが、基準ランプ信号を受信するための第１の入力端子と、前記サンプリングされたアナログ信号を受信するための第２の入力端子とを有する、請求項２６に記載の信号処理手段。
【請求項２８】  前記Ｎ個のサンプリング回路のそれぞれが、第１の入力端子と第２の入力端子とを含み、前記初期化期間に、前記所定の基準電圧が、該第１の入力端子および該第２の入力端子に印加され、前記Ｎ個のＡ／Ｄ変換器のそれぞれに対応する前記補償値が該Ａ／Ｄ変換器の出力において得られる、請求項２６に記載の信号処理手段。
【請求項２９】  前記初期化期間中、前記所定の基準電圧が前記Ｎ個のサンプリング回路のそれぞれの出力に印加され、Ａ／Ｄ変換器のセットの各々に対応する前記補償値が前記Ａ／Ｄ変換器の出力において得られる、請求項２６に記載の信号処理手段。
【請求項３０】  前記信号感知手段は、イメージ感知アレイである、請求項２３に記載の信号処理手段。
【請求項３１】  前記基準電圧は、（Ｖｒａｍｐ＋）−（Ｖｒａｍｐ−）−Ｖｓｈに等しく、Ｖｓｈは、前記Ａ／Ｄ変換器によって生じるオフセット電圧よりも大きいか少なくとも等しく、Ｖｒａｍｐ＋は、前記基準ランプ信号の最高値であり、Ｖｒａｍｐ−は、該基準ランプ信号の最低値である、請求項２７に記載の信号処理手段。
【請求項３２】  Ｎ個のアナログ信号をそれぞれ出力するためのＮ列の出力ラインを有する信号感知手段と、Ｎ個の入力ラインを有し、かつ、Ｎ個のデジタル信号を生成するＮ個のＡ／Ｄ変換器を有する信号処理手段であって、該Ｎ個のデジタル信号のそれぞれは、該Ｎ個のアナログ信号のうちの１つに対応しており、Ｎは１よりも大きな整数である、信号処理手段とを備えた信号感知装置において、該信号処理手段内の素子の不均一性を最小化するために、該信号処理手段内の該Ｎ個のＡ／Ｄ変換器のうちの対応する１つの中のカウンタを初期化する方法であって、
（ｉ）該Ｎ個のアナログ信号を生成する前の初期化期間中に、所定の基準電圧を該信号処理手段の該Ｎ個のＡ／Ｄ変換器の出力に結合させることにより、該Ｎ個のＡ／Ｄ変換器のそれぞれに対応する補償値がＡ／Ｄ変換器のセットの各々の出力において得られるステップであって、該補償値は、該基準電圧が印加されるとき、該対応するＡ／Ｄ変換器からのデジタル信号に対するバイナリ補数である、ステップと、
（ｉｉ）該Ｎ個のアナログ信号を生成する前に、該Ｎ個のＡ／Ｄ変換器のそれぞれにおける該カウンタを該対応する補償値を用いて初期化することにより、該対応するＡ／Ｄ変換器の該デジタル出力を補償するステップであって、これにより、該信号処理手段内の素子の不均一性を均衡化するステップと
を含む、方法。
【請求項３３】  前記ステップ（ｉｉ）が、Ｎ個の初期化回路を用いて、前記補償値を１つの対応するカウンタにロードすることにより、該カウンタからの前記デジタル信号出力を補償するステップをさらに含む、請求項３２に記載の方法。
【請求項３４】  前記ステップ（ｉｉ）が、Ｎ個の初期化回路を用いて、前記補償値をラッチし、前記対応するカウンタの出力に該補償値を加えるステップをさらに含む、請求項３２に記載の方法。
【請求項３５】  前記ステップ（ｉ）の前に、前記Ｎ個のサンプリング回路を用いて前記Ｎ個のアナログ信号のそれぞれをサンプリングすることにより、該アナログ信号に対応するサンプリングされたアナログ信号をそれぞれ生成するステップをさらに含む、請求項３２に記載の方法。
【請求項３６】  前記Ｎ個のＡ／Ｄ変換器のそれぞれに基準ランプ信号を受け取る第１の入力端子と、前記サンプリングされたアナログ信号を受け取る第２の入力端子とを提供するステップをさらに含む、請求項３５に記載の方法。
【請求項３７】  前記ステップ（ｉｉ）が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの前記第１の入力端子および第２の入力端子に印加することにより、前記Ｎ個のＡ／Ｄ変換器のそれぞれに対応する前記補償値が該Ａ／Ｄ変換器の前記出力において得られるステップをさらに含む、請求項３５に記載の方法。
【請求項３８】  前記ステップ（ｉｉ）が、前記所定の基準電圧を、前記初期化期間の間に、前記サンプリング回路のそれぞれの出力に印加することにより、前記Ｎ個のＡ／Ｄ変換器のそれぞれに対応する前記補償値が前記Ａ／Ｄ変換器の出力において得られるステップをさらに含む、請求項３５に記載の方法。
【請求項３９】  前記信号感知手段にイメージ感知アレイを提供するステップをさらに含む、請求項３２に記載の方法。
【請求項４０】  前記基準電圧に（Ｖｒａｍｐ＋）−（Ｖｒａｍｐ−）−Ｖｓｈを提供するステップをさらに含み、Ｖｓｈは、前記Ａ／Ｄ変換器によって生じるオフセット電圧よりも大きいか少なくとも等しく、Ｖｒａｍｐ＋は、前記基準ランプ信号の最高値であり、Ｖｒａｍｐ−は、該基準ランプ信号の最低値である、請求項３６に記載の方法。