【手続補正書】
【提出日】平成18年3月29日(2006.3.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層上に導電膜を形成し、
前記導電膜上にハードマスク層を形成し、
前記ハードマスク層上にレジストマスクを形成し、
前記レジストマスクを用いて前記ハードマスク層をエッチングし、端部が前記レジストマスクの内側にあるハードマスクを形成し、
前記レジストマスクを用いて前記導電膜をエッチングして、第１の形状の導電層を形成し、
前記レジストマスクを除去し、
前記ハードマスクを用いて前記第１の形状の導電層の露出している部分を一部エッチングして、前記ハードマスクに覆われている部分よりも露出している部分の方が厚さが薄い第２の形状の導電層を形成し、
前記第２の形状の導電層をマスクとして前記半導体層に不純物を添加することにより、チャネル形成領域と、前記チャネル形成領域を挟んでいる第１の不純物領域と、前記第１の不純物領域と前記チャネル形成領域の間に設けられた、前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域とを形成することを特徴とする半導体装置の作製方法。
【請求項２】
半導体層上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にハードマスク層を形成し、
前記ハードマスク層上にレジストマスクを形成し、
前記レジストマスクを用いて前記ハードマスク層をエッチングして、端部が前記レジストマスクの内側にあるハードマスクを形成し、
前記レジストマスクを用いて前記第１の導電膜及び前記第２の導電膜をエッチングして、第１の形状の導電層を形成し、
前記レジストマスクを除去し、
前記ハードマスクを用いて前記第２の導電膜を選択的にエッチングして、前記第１の導電膜の端部が前記第２の導電膜の端部より外側に位置する第２の形状の導電層を形成し、
前記ハードマスクを除去し、
前記第２の形状の導電層をマスクとして前記半導体層に不純物を添加することにより、
チャネル形成領域と、前記チャネル形成領域を挟んでいる第１の不純物領域と、前記第１の不純物領域と前記チャネル形成領域の間に設けられた、前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域とを形成することを特徴とする半導体装置の作製方法。
【請求項３】
半導体層上に導電膜を形成し、
前記導電膜上にハードマスク層を形成し、
前記ハードマスク層上にレジストマスクを形成し、
前記レジストマスクを用いて前記ハードマスク層をエッチングし、端部が前記レジストマスクの内側にあるハードマスクを形成し、
前記レジストマスクを用いて前記導電膜をエッチングして、第１の形状の導電層を形成し、
前記レジストマスクを除去し、
前記第１の形状の導電層をマスクとして前記半導体層に不純物を添加することにより、第１の不純物領域を形成し、
前記ハードマスクを用いて前記第１の形状の導電層をエッチングして、第２の形状の導電層を形成し、
前記第２の形状の導電層をマスクとして前記半導体層に不純物を添加することにより、前記第１の不純物領域の内側に前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項４】
半導体層上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にハードマスク層を形成し、
前記ハードマスク層上にレジストマスクを形成し、
前記レジストマスクを用いて前記ハードマスク層をエッチングして、端部が前記レジストマスクの内側にあるハードマスクを形成し、
前記レジストマスクを用いて前記第１の導電膜及び前記第２の導電膜をエッチングして、第１の形状の導電層を形成し、
前記レジストマスクを除去し、
前記第１の形状の導電層をマスクとして前記半導体層に不純物を添加することにより、第１の不純物領域を形成し、
前記ハードマスクを用いて前記第１の形状の導電層及び前記第２の導電膜をエッチングして、第２の形状の導電層を形成し、
前記ハードマスクを除去し、
前記第２の形状の導電層をマスクとして前記半導体層に不純物を添加することにより、前記第１の不純物領域の内側に前記第１の不純物領域よりも不純物濃度が低い第２の不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項２または４において、前記第１の導電膜と前記第２の導電膜とは、互いに異なる材質であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項２、４、５のいずれか一において、前記第１の導電膜として、高融点金属を用いることを特徴とする半導体装置の作製方法。
【請求項７】
請求項２、４、５、６のいずれか一において、前記第２の導電膜として、高融点金属を用いることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、前記第２の不純物領域の長さは、０．２５〜０．５μｍであることを特徴とする半導体装置の作製方法。
【請求項９】
基板上に下地膜を形成し、
前記下地膜上に第１及び第２の半導体層を形成し、
前記第１及び第２の半導体層上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にハードマスク層を形成し、
前記ハードマスク層上に第１及び第２のレジストマスクを形成し、
前記第１及び第２のレジストマスクを用いて前記ハードマスク層をそれぞれ等方性エッチングして、端部が前記第１及び第２のレジストマスクの内側にある第１及び第２のハードマスクを形成し、
前記第１及び第２のレジストマスクを用いて前記第１の導電膜及び前記第２の導電膜をそれぞれ異方性エッチングして、第１の形状を有する第１のゲート電極及び第２の形状を有する第２のゲート電極を形成し、
前記第１及び第２のレジストマスクを除去し、
前記第１及び第２のハードマスクを用いて前記第１及び第２のゲート電極を形成する前記第２の導電膜をそれぞれエッチングして、前記第１の導電膜の端部が前記第２の導電膜の端部より外側に位置する第３の形状を有する第１のゲート電極及び第４の形状を有する第２のゲート電極を形成し、
前記第１及び第２のハードマスクを除去し、
前記第１及び第２のゲート電極をマスクとして前記第１及び第２の半導体層に第１の不純物をそれぞれ添加することにより、前記第１の導電膜と重なる第１の低濃度不純物領域を形成するとともに、前記第１の低濃度不純物領域の外側に第１の高濃度不純物領域を形成し、
前記第１の半導体層上を覆うように第３のレジストマスクを形成し、
前記第２のゲート電極及び前記第３のレジストマスクをマスクとして前記第２の半導体層に第２の不純物を添加することにより、前記第１の導電膜と重なる第２の低濃度不純物領域を形成するとともに、前記第２の低濃度不純物領域の外側に第２の高濃度不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項９において、前記第１の不純物はｎ型を付与する不純物元素であり、前記第２の不純物はｐ型を付与する不純物元素であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項９において、前記第１の不純物はｐ型を付与する不純物元素であり、前記第２の不純物はｎ型を付与する不純物元素であることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一において、前記ハードマスク層の材料として、Ａｌ、ＩＴＯ、またはアモルファスシリコンを用いることを特徴とする半導体装置の作製方法。