【手続補正書】
【提出日】平成18年4月27日(2006.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
可変表示の実行条件が成立した後に可変表示の開始条件が成立したことに基づいて、各々が識別可能な複数種類の識別情報を可変表示する可変表示装置を備え、識別情報の表示結果が特定表示結果となったときに遊技者にとって有利な特定遊技状態とする遊技機であって、
遊技の進行を制御する遊技制御手段と、
乱数を発生する乱数発生手段と、
を備え、
前記乱数発生手段は、
所定の周期の基準クロック信号を出力する基準クロック信号出力手段と、
前記基準クロック信号に基づき、周期が同一で位相が異なる複数の信号を生成するクロック信号生成手段と、
を含み、
前記クロック信号生成手段は、
前記基準クロック信号出力手段から前記基準クロック信号が入力されるクロック端子と、
第１の信号が入力される入力端子と、
前記第１の信号の変化状態を前記クロック端子から入力された前記基準クロック信号の前記所定の周期毎に変化するタイミングに同期させた信号を出力する第１の出力端子と、
前記第１の出力端子から出力される信号と周期が同一で位相が異なる信号を出力する第２の出力端子と、
を含み、
前記クロック信号生成手段は、
該第２の出力端子と前記入力端子とを接続することにより、前記第１の出力端子から出力される第１のクロック信号と、前記第２の出力端子から出力され、前記第１のクロック信号と周期が同一で位相が異なる第２のクロック信号と、を生成し、
前記乱数発生手段は、
前記クロック信号生成手段により生成された第１のクロック信号が前記所定の態様で変化する第１のタイミングにおいて、数値データを更新する数値データ更新手段と、
前記クロック信号生成手段により生成された第２のクロック信号が前記所定の態様で変化する第２のタイミングにおいて、ラッチ信号を出力するラッチ信号出力手段と、
前記ラッチ信号出力手段から入力されるラッチ信号に応答して、前記数値データ更新手段により更新された数値データを乱数値として記憶する乱数値記憶手段と、
を含み、
システムリセット信号を前記遊技制御手段に出力するシステムリセット信号出力手段を含み、
前記遊技制御手段は、
前記実行条件が成立したことに基づいて、前記乱数値記憶手段から乱数値を読み出して、該読み出した乱数値が所定の判定値データと合致するか否かを判定することにより、該可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段と、
前記システムリセット信号出力手段から入力されるシステムリセット信号に応答して、乱数値記憶リセット信号を前記乱数値記憶手段に出力することにより、前記乱数値記憶手段のリセットを行う乱数値記憶リセット手段と、
を含む、
ことを特徴とする遊技機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記目的を達成するため、本願の請求項１に記載の遊技機は、可変表示の実行条件（例えば普通可変入賞球装置６への入賞）が成立した後に可変表示の開始条件（例えば可変表示装置４における前回の可変表示及び大当り遊技状態の終了）が成立したことに基づいて、各々が識別可能な複数種類の識別情報（例えば特別図柄）を可変表示する可変表示装置（例えば可変表示装置４）を備え、識別情報の表示結果が特定表示結果となったときに遊技者にとって有利な特定遊技状態（例えば大当り遊技状態）とする遊技機（例えばパチンコ遊技機１）であって、遊技の進行を制御する遊技制御手段（例えば主基板１１に搭載された遊技制御用マイクロコンピュータ１００）と、乱数（例えばランダムＲ）を発生する乱数発生手段（例えば乱数発生回路１７など）と、を備え、前記乱数発生手段は、所定の周期の基準クロック信号（例えば基準クロック信号Ｓ０）を出力する基準クロック信号出力手段（例えば基準クロック信号出力回路１７１）と、前記基準クロック信号に基づき、周期が同一で位相が異なる複数の信号を生成するクロック信号生成手段（例えばクロック信号生成回路１７２）と、を含み、前記クロック信号生成手段は、前記基準クロック信号出力手段から前記基準クロック信号が入力されるクロック端子（例えばクロック信号生成回路１７２の入力端子ＣＫ）と、第１の信号が入力される入力端子（例えばクロック信号生成回路１７２の入力端子Ｄ）と、前記第１の信号の変化態様を前記クロック端子から入力された前記基準クロック信号の前記所定の周期毎に変化するタイミング（例えば基準クロック信号Ｓ０がローレベルからハイレベルへと立ち上がるタイミングＴ１０，Ｔ１１，Ｔ１２，…など）に同期させた信号を出力する第１の出力端子（例えばクロック信号生成回路１７２の正相出力端子Ｑ）と、前記第１の出力端子から出力される信号と周期が同一で位相が異なる信号を出力する第２の出力端子（例えばクロック信号生成回路１７２の逆相出力端子Ｑ（バー））と、を含み、前記クロック信号生成手段は、該第２の出力端子と前記入力端子とを接続することにより、前記第１の出力端子から出力される第１のクロック信号（例えばカウント用クロック信号Ｓ１）と、前記第２の出力端子から出力され、前記第１のクロック信号と周期が同一で位相が異なる第２のクロック信号（例えばラッチ用カウント信号Ｓ２）と、を生成し、前記乱数発生手段は、前記クロック信号生成手段により生成された第１のクロック信号が前記所定の態様で変化する第１のタイミング（例えばカウント用クロック信号Ｓ１がローレベルからハイレベルへと立ち上がるタイミングＴ１０，Ｔ１２，Ｔ１４，…など）において、数値データを更新する数値データ更新手段（例えばカウンタ１７３）と、前記クロック信号生成手段により生成された第２のクロック信号が前記所定の態様で変化する第２のタイミング（例えばラッチ用クロック信号Ｓ２がローレベルからハイレベルへと立ち上がるタイミングＴ１１，Ｔ１３，Ｔ１５，…など）において、ラッチ信号を出力するラッチ信号出力手段（例えばラッチ信号出力回路１７４）と、前記ラッチ信号出力手段から入力されるラッチ信号に応答して、前記数値データ更新手段により更新された数値データを乱数値として記憶する乱数値記憶手段（例えば乱数値記憶回路１７５）と、を含み、システムリセット信号（例えばシステムリセット信号ＳＲＳＴ）を前記遊技制御手段に出力するシステムリセット信号出力手段（例えば電源監視用ＩＣ３０１が電源断の発生の検出したことを示す電源低下信号（電源断信号）をシステムリセット信号ＳＲＳＴとして出力端子ＲＥＳＴから出力して主基板１１に供給する部分）を含み、前記遊技制御手段は、前記実行条件が成立したことに基づいて、前記乱数値記憶手段から乱数値を読み出して、該読み出した乱数値が所定の判定値データ（例えば「２００１〜２１８４」や「２００１〜３１０４」など）と合致するか否かを判定することにより、該可変表示における表示結果を特定表示結果とするか否かを決定する表示結果決定手段（例えばＣＰＵ１０３がステップＳ１０２の入賞処理及びステップＳ１１１の大当り判定処理を実行する部分）と、前記システムリセット信号出力手段から入力されるシステムリセット信号に応答して、乱数値記憶リセット信号（例えばリセット信号ＲＳＴ）を前記乱数値記憶手段に出力することにより、前記乱数値記憶手段のリセットを行う乱数値記憶リセット手段（例えばリセット制御回路１０５にてシステムリセット延長回路３１１の出力信号及びＡＮＤ回路３１４を介して出力されるリセット制御信号ＲＣがハイレベルからローレベルへと立ち下がるときに、ＣＰＵ１０３がステップＳ５３の処理を実行したことに応じて乱数値記憶回路１７５へとリセット信号ＲＳＴが送出される部分など）と、を含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
請求項１に記載の構成によれば、前記乱数発生手段は、前記基準クロック信号出力手段から出力される基準クロック信号を反転させることなく、周期が同一で位相が異なる第１のクロック信号と第２のクロック信号とを生成し、該第１のクロック信号が前記所定の態様で変化する第１のタイミングにおいて、前記数値データを更新し、該第２のクロック信号が該所定の態様で変化する第２のタイミングにおいて、ラッチ信号を出力する。このように、前記乱数発生手段は、前記数値データの更新タイミングと、該数値データのラッチタイミングと、を確実に異ならせることができるため、前記遊技制御手段は、前記乱数値の取得を確実且つ安定的に行うことができる。また、この構成によれば、前記遊技制御手段は、前記実行条件が成立したときのみ、前記乱数値記憶手段から乱数値を読み出すため、無駄な処理を省略することができる。さらに、前記乱数値記憶リセット手段は、システムリセット信号出力手段から入力されたシステムリセット信号に応答して、乱数値記憶リセット信号を前記乱数値記憶手段に出力して前記乱数値記憶手段のリセットを行うので、例えばノイズの影響等によって誤って前記乱数値記憶手段に記憶された乱数値を前記表示結果決定手段が読み出してしまうなどの誤動作を防ぐことができる。