【手続補正書】
【提出日】平成18年10月20日(2006.10.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを有し、
前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、
前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、
前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする適応等化装置。
【請求項２】
前記ＤＦＥの判定結果を用いて前記ＦＦＦで適応等化することを特徴とする請求項１記載の適応等化装置。
【請求項３】
前記ＤＦＥの判定結果を用いて前記ＦＢＦで適応等化することを特徴とする請求項１記載の適応等化装置。
【請求項４】
前記後縁ＩＳＩの部分に相当する波形を作り出すようなタップ係数を適応的に求めることを特徴とする請求項１記載の適応等化装置。
【請求項５】
前記ＤＦＥの判定結果を用いて前記ＦＦＦで適応等化する処理と、前記後縁ＩＳＩ以外の等化波形をＰＲの目的波形に適応等化する処理とを同時に行なうことを特徴とする請求項１記載の適応等化装置。
【請求項６】
前記ＤＦＥの判定結果を用いて前記ＦＢＦで適応等化する処理と、前記後縁ＩＳＩの部分に相当する波形を作り出すようなタップ係数を適応的に求める処理とを同時に行なうことを特徴とする請求項１記載の適応等化装置。
【請求項７】
前記波形の遅延を合わせるべく前記ＦＤＴＳのＴee長の分、長い入力波形メモリを前記ＦＦＦ内に持つことを特徴とする請求項２記載の適応等化装置。
【請求項８】
前記波形の遅延を合わせるべく前記ＦＤＴＳのＴee長の分、長い入力波形メモリを前記ＦＢＦ内に持つことを特徴とする請求項３記載の適応等化装置。
【請求項９】
前記ＦＦＦ及び前記ＦＢＦにＦＩＲとＩＩＲを混在させたことを特徴とする請求項１記載の適応等化装置。
【請求項１０】
前記ＦＦＦにおいて等化した波形がＰＲ応答の前に期待しない応答としての前縁ＩＳＩが生じた場合に、その前縁ＩＳＩを取り除くべく、前縁ＩＳＩ除去手段を前段または後段に配置したことを特徴とする請求項１記載の適応等化装置。
【請求項１１】
前記前縁ＩＳＩ除去手段が位相シフタ回路であることを特徴とする請求項１０記載の適応等化装置。
【請求項１２】
前記前縁ＩＳＩ除去手段が適応的に前縁ＩＳＩを除去することを特徴とする請求項１０記載の適応等化装置。
【請求項１３】
前記前縁ＩＳＩを除去するのに必要な位相シフト量を適応的に与えて、適応的に前縁ＩＳＩを除去することを特徴とする請求項１１記載の適応等化装置。
【請求項１４】
前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置したことを特徴とする請求項１記載の適応等化装置。
【請求項１５】
前記ノイズプレディクタを前記ＦＤＴＳの値を用いて適応的に雑音予測することを特徴とする請求項１４記載の適応等化装置。
【請求項１６】
前記ＦＦＦの出力から前記ＦＢＦの結果を引いた波形と前記ＦＤＴＳから基準波形とを作り出し、その差の誤差信号をプレディクタ係数でＦＩＲ演算し、ＬＭＳアルゴリズムを用いた適応等化演算を行なうことを特徴とする請求項１５記載の適応等化装置。
【請求項１７】
前記ノイズプレディクタの出力をＮＰＭＬに接続して復号することを特徴とする請求項１４記載の適応等化装置。
【請求項１８】
前記ＦＤＴＳの出力である判定値を用いて、ＡＧＣ及びＰＬＬの少なくとも一方へフィードバックする誤差情報となる信号の誤差検出を行う誤差検出手段を有することを特徴とする請求項１記載の適応等化装置。
【請求項１９】
波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを有し、
前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、
前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、
前段に前記ＦＦＦを配置し、その後に判定手段に前記ＦＤＴＳ／ＤＦＥを配置し、前段の前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置し、前記ノイズプレディクタの出力をＮＰＭＬに接続して復号することを特徴とする復号装置。
【請求項２０】
前記ノイズプレディクタを前記ＦＤＴＳの値を用いて適応的に雑音予測することを特徴とする請求項１９記載の復号装置。
【請求項２１】
波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを有し、
前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、
前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、
前段に前記ＦＦＦを配置し、その後に判定手段に前記ＦＤＴＳ／ＤＦＥを配置し、前段の前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳの出力である判定値を用いて、ＡＧＣ及びＰＬＬの少なくとも一方へフィードバックする誤差情報となる信号の誤差検出を行うことを特徴とする誤差検出装置。
【請求項２２】
前記誤差検出は信号のレベルまたはタイミングの少なくとも一方を含むことを特徴とする請求項２１記載の誤差検出装置。
【請求項２３】
波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを用い、
前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、
前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、
前段に前記ＦＦＦを配置し、その後に判定手段に前記ＦＤＴＳ／ＤＦＥを配置し、前段の前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする適応等化方法。
【請求項２４】
前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置したことを特徴とする請求項２３記載の適応等化方法。
【請求項２５】
前記ノイズプレディクタを前記ＦＤＴＳの値を用いて適応的に雑音予測することを特徴とする請求項２４記載の適応等化方法。
【請求項２６】
前記ＦＦＦの出力から前記ＦＢＦの結果を引いた波形と前記ＦＤＴＳから基準波形とを作り出し、その差の誤差信号をプレディクタ係数でＦＩＲ演算し、ＬＭＳアルゴリズムを用いた適応等化演算を行なうことを特徴とする請求項２５記載の適応等化方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
上述の目的を達成するため、本発明の適応等化装置は、波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを有し、前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする。
また本発明の復号装置は、波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを有し、前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、前段に前記ＦＦＦを配置し、その後に判定手段に前記ＦＤＴＳ／ＤＦＥを配置し、前段の前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置し、前記ノイズプレディクタの出力をＮＰＭＬに接続して復号することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
また本発明の誤差検出装置は、波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを有し、前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、前段に前記ＦＦＦを配置し、その後に判定手段に前記ＦＤＴＳ／ＤＦＥを配置し、前段の前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳの出力である判定値を用いて、ＡＧＣ及びＰＬＬの少なくとも一方へフィードバックする誤差情報となる信号の誤差検出を行うことを特徴とする。
また本発明の適応等化方法は、波形を等化するフィードフォワードフィルタ（ＦＦＦ）と、信号判定回路（ＦＤＴＳ）と、仮判定値を用いる第一のフィードバックフィルタ（ＦＢＷ）と、第二のフィードバックフィルタ（ＦＢＦ）とを用い、前記ＦＤＴＳと前記ＦＢＷとにより第一のフィードバックループを構成し、前記ＦＤＴＳと前記ＦＢＦにより第二のフィードバックループ（ＦＤＴＳ／ＤＦＥ）を構成し、前段に前記ＦＦＦを配置し、その後に判定手段に前記ＦＤＴＳ／ＤＦＥを配置し、前段の前記ＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答として、前記ＦＢＦで後縁ＩＳＩの応答を作り出し、それを前記ＦＤＴＳ／ＤＦＥ構成により前記ＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする。