【事件の表示】
　平成１年特許願第３１７４７７号「不揮発性半導体記憶装置」拒絶査定に対する審判事件［平成３年８月７日出願公開、特開平３−１８１０９５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯、本願発明
　本願は、平成１年１２月８日の出願であって、その請求項１に係る発明は、平成１２年９月２１日付けの手続補正書によって補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された次のとおりのものと認める（以下、「本願発明」という。）。
　「電気的に記録・消去可能なメモリセルを有する不揮発性半導体記憶装置であって、上記メモリセルは半導体領域に形成されたチャネル領域と、該チャネル領域の両端に形成される第１領域および第２領域を有し、さらに、該チャネル領域の上に絶縁膜を介して配置される導電性のコントロールゲートおよび導電性の浮遊ゲートを有し、
　負電圧発生回路を備え、
　上記コントロールゲートに上記負電圧発生回路により発生された負電圧を印加し、上記第１領域に正電圧を印加し、上記第２領域をフローティングとし、上記浮遊ゲートと上記第１領域の間に電界を発生させて、上記導電性の浮遊ゲート内に蓄積された電子をトンネル現象により放出し、
　上記第２領域からホットエレクトロンにより上記浮遊ゲートに電子を注入することを特徴とする不揮発性半導体記憶装置。」
　
２．引用例に記載された発明
　これに対して、当審における拒絶の理由に引用された「ＳＡＭＥＥＲ　ＨＡＤＤＡＤ，ＣＨＩ　ＣＨＡＮＧ，ＢＡＬＡＪＩ　ＳＷＡＭＩＮＡＴＨＡＮ，ＪＩＨ　ＬＩＥＮ，　Ｄｅｇｒａｄａｔｉｏｎｓ　Ｄｕｅ　ｔｏ　Ｈｏｌｅ　Ｔｒａｐｐｉｎｇ　ｉｎ　Ｆｌａｓｈ　Ｍｅｍｏｒｙ　Ｃｅｌｌｓ，　ＩＥＥＥ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥ　ＬＥＴＴＥＲＳ，　Ｖｏｌ．１０，Ｎｏ．３，Ｍａｒｃｈ　１９８９，ｐ１１７−１１９」（以下、「引用例」という。）には、第１１８頁右欄第１０〜１４行に、フラッシュメモリにおけるゲート酸化膜中にホールが導入されるメカニズムを調べるためではあるが、ＥＥＰＲＯＭタイプ消去として、ソース接合部を低い正電圧（２Ｖ）に保ち、制御ゲートに負電圧パルス（−１６Ｖ）を供給することが記載されており、そのようにした場合は、ソース電圧はホットホールを発生しないのに十分低く、一方ゲート−ソース重なり領域では電子トンネリングがなお優勢に生じる旨が記載されている。
　半導体領域に形成されたチャネル領域と、該チャネル領域の両端に形成されるソースおよびドレインと、さらに、該チャネル領域の上に絶縁膜を介して配置される導電性の制御ゲートおよび導電性の浮遊ゲートとでメモリセルを構成することが慣用手段であるから、上記の「ＥＥＰＲＯＭタイプ消去」されるメモリセルが、半導体領域に形成されたチャネル領域と、該チャネル領域の両端に形成されるソースおよびドレインを有し、さらに、該チャネル領域の上に絶縁膜を介して配置される導電性の制御ゲートおよび導電性の浮遊ゲートを有することは自明である。
　したがって、上記の記載から、引用例には、
　電気的に記録・消去可能なメモリセルを有する半導体記憶装置であって、上記メモリセルは、半導体領域に形成されたチャネル領域と、該チャネル領域の両端に形成されるソースおよびドレインを有し、さらに、該チャネル領域の上に絶縁膜を介して配置される導電性の制御ゲートおよび導電性の浮遊ゲートを有し、ソースを低い正電圧（２Ｖ）に保ち制御ゲートに負電圧パルス（−１６Ｖ）を供給して、浮遊ゲート内の電子をトンネル現象によりソース側に放出する不揮発性半導体記憶装置
が記載されていると認められる。
　
３．本願発明と引用例に記載された発明との対比
　本願発明（以下、「前者」という。）と引用例１に記載された発明（以下、「後者」という。）とを対比すると、後者の「ソース」、「ドレイン」、「制御ゲート」は、前者の「第１領域」、「第２領域」、「コントロールゲート」にそれぞれ相当しており、後者も、ソースを低い正電圧に保ち制御ゲートに負電圧パルスを供給して、浮遊ゲート内の電子をトンネル現象によりソース側に放出するのであるから、前者と同様に、浮遊ゲートと第１領域（ソース）の間に電界を発生させることは明らかである。
　よって、両者の一致点、相違点は次のとおりである。
［一致点］
　「電気的に記録・消去可能なメモリセルを有する不揮発性半導体記憶装置であって、上記メモリセルは半導体領域に形成されたチャネル領域と、該チャネル領域の両端に形成される第１領域および第２領域を有し、さらに、該チャネル領域の上に絶縁膜を介して配置される導電性のコントロールゲートおよび導電性の浮遊ゲートを有し、上記コントロールゲートに負電圧を印加し、上記第１領域に正電圧を印加し、上記浮遊ゲートと上記第１領域の間に電界を発生させて、上記導電性の浮遊ゲート内に蓄積された電子をトンネル現象により放出する不揮発性半導体記憶装置」である点。
［相違点］
（１）前者が、負電圧発生回路を備えているのに対して、後者は、負電圧発生回路を備えていない点。
（２）前者が、浮遊ゲート内に蓄積された電子をトンネル現象により放出するときに、第２領域をフローティングとしているのに対して、後者に、第２領域（ドレイン）をフローティングとすることは記載されていない点。
（３）前者が、第２領域からホットエレクトロンにより浮遊ゲートに電子を注入するのに対して、後者に、第２領域（ドレイン）からホットエレクトロンにより浮遊ゲートに電子を注入することは記載されていない点。
　
４．当審の判断
　相違点（１）について。
　　半導体記憶装置において、電圧発生回路を備えることが周知であるから（例えば特開平１−１５８７７７号公報第５頁左下欄第７行〜第６頁右上欄第３行参照。）、後者において、コントロールゲートに印加する負電圧を発生する負電圧発生回路を設けることは、当業者が容易に推考し得たことである。
　相違点（２）について。
　不揮発性半導体記憶装置において、浮遊ゲート内に蓄積された電子をトンネル現象により第１領域に放出するときに、第２領域をフローティングとすることが周知であるから（例えば特開昭６３−３０６５９８号公報第３頁右下欄第６行〜第４頁右上欄第６行参照。）、後者において、浮遊ゲート内に蓄積された電子をトンネル現象により放出するときに、第２領域（ドレイン）をフローティングとすることは、当業者が容易になし得たことである。
　相違点（３）について。
　不揮発性半導体記憶装置において、メモリセルのドレインからホットエレクトロンにより浮遊ゲートに電子を注入することが周知であるから（例えば特開平１−２８９２９２号公報第５頁左上欄第１６行〜同頁右上欄第１９行参照。）、後者において、第２領域（ドレイン）からホットエレクトロンにより浮遊ゲートに電子を注入することは、当業者が容易になし得たことである。
　なお、審判請求人は、平成１３年９月３日付けの意見書において、「引用例の何処にも実際のフラッシュメモリデバイスにおいて制御ゲートに負電圧、ソース接合部に低い正電圧を印加した消去を適用することの提案がなされていない」（第２頁第２０〜２２行）と主張しているが、本願請求項１に係る発明は、上記の「１．手続きの経緯、本願発明」の項で認定したとおりのものであり、「実際のフラッシュメモリデバイス」に限定されたものではない。
　
５．まとめ
　以上のとおりであるので、本願発明は、引用例に記載された発明及び周知の技術事項に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。