【手続補正書】
【提出日】平成18年7月19日(2006.7.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】  半導体基板上に形成され、それぞれ構成の異なる複数の回路部を備えた半導体装置であって、
前記複数の回路部は、
前記半導体基板上および前記半導体基板上に配設された分離絶縁膜上の少なくとも一方に配設された第１および第２のゲート構造体と、
前記第１および第２のゲート構造体を覆う層間絶縁膜と、
前記層間絶縁膜を貫通して、前記半導体基板上および前記分離絶縁膜上の少なくとも一方に達する複数のコンタクトとを備え、
前記第１のゲート構造体は、
第１のゲート酸化膜と、
前記第１のゲート酸化膜上に形成された第１のゲート電極と、
前記第１のゲート電極上に形成された上部絶縁膜と、
前記上部絶縁膜、前記第１のゲート電極、前記第１のゲート酸化膜の側面に形成された第１のサイドウォール絶縁膜と、を備え、
前記第２のゲート構造体は、
第２のゲート酸化膜と、
前記第２のゲート酸化膜上に形成された第２のゲート電極と、
前記第２のゲート電極上に形成されたシリサイド層と、
前記シリサイド層、前記第２のゲート電極、前記第２のゲート酸化膜の側面に形成された第２のサイドウォール絶縁膜と、を備える、半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１６
【補正方法】変更
【補正の内容】
【請求項１６】  半導体基板上に形成され、それぞれ構成の異なる複数の回路部を備え、前記複数の回路部が、前記半導体基板上および前記半導体基板上に配設された分離絶縁膜上の少なくとも一方に配設された第１および第２のゲート構造体を備えた半導体装置の製造方法であって、
(ａ)半導体基板上に酸化膜を形成する工程と、
(ｂ)前記酸化膜上にゲート電極層を形成する工程と、
(ｃ)前記第１のゲート構造体の形成位置に対応した前記ゲート電極層上に、選択的に窒化膜を形成する工程と、
(ｄ)前記窒化膜および、前記第２のゲート構造体の形成位置に対応した前記ゲート電極層上に、選択的に酸化膜のマスクを形成する工程と、
(ｅ)前記酸化膜のマスクを用いて、前記窒化膜、前記ゲート電極層をエッチングした後、前記酸化膜のマスクおよび前記酸化膜を選択的に除去して、前記第１のゲート構造体の形成位置に対応して、第１のゲート酸化膜と、前記第１のゲート酸化膜上に形成された第１のゲート電極と、前記第１のゲート電極上に形成された上部窒化膜とを形成するとともに、前記第２のゲート構造体の形成位置に対応して、第２のゲート酸化膜と、前記第２のゲート酸化膜上に形成された第２のゲート電極とを形成する工程と、
(ｆ)前記上部窒化膜、前記第１のゲート電極、前記第１のゲート酸化膜の側面に第１のサイドウォール窒化膜を形成して前記第１のゲート構造体を形成するとともに、前記第２のゲート電極および前記第２のゲート酸化膜の側面に第２のサイドウォール窒化膜を形成する工程と、
(ｇ)前記第２のゲート電極の上部にシリサイド層を形成して前記第２のゲート構造体を形成する工程とを備える、半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置は、半導体基板上に形成され、それぞれ構成の異なる複数の回路部を備えた半導体装置であって、前記複数の回路部は、前記半導体基板上および前記半導体基板上に配設された分離絶縁膜上の少なくとも一方に配設された第１および第２のゲート構造体と、前記第１および第２のゲート構造体を覆う層間絶縁膜と、前記層間絶縁膜を貫通して、前記半導体基板上および前記分離絶縁膜上の少なくとも一方に達する複数のコンタクトとを備え、前記第１のゲート構造体は、第１のゲート酸化膜と、前記第１のゲート酸化膜上に形成された第１のゲート電極と、前記第１のゲート電極上に形成された上部絶縁膜と、前記上部絶縁膜、前記第１のゲート電極、前記第１のゲート酸化膜の側面に形成された第１のサイドウォール絶縁膜とを備え、前記第２のゲート構造体は、第２のゲート酸化膜と、前記第２のゲート酸化膜上に形成された第２のゲート電極と、前記第２のゲート電極上に形成されたシリサイド層と、前記シリサイド層、前記第２のゲート電極、前記第２のゲート酸化膜の側面に形成された第２のサイドウォール絶縁膜とを備えている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
本発明に係る請求項１６記載の半導体装置の製造方法は、半導体基板上に形成され、それぞれ構成の異なる複数の回路部を備え、前記複数の回路部が、前記半導体基板上および前記半導体基板上に配設された分離絶縁膜上の少なくとも一方に配設された第１および第２のゲート構造体を備えた半導体装置の製造方法であって、半導体基板上に酸化膜を形成する工程(ａ)と、前記酸化膜上にゲート電極層を形成する工程(ｂ)と、前記第１のゲート構造体の形成位置に対応した前記ゲート電極層上に、選択的に窒化膜を形成する工程(ｃ)と、前記窒化膜および、前記第２のゲート構造体の形成位置に対応した前記ゲート電極層上に、選択的に酸化膜のマスクを形成する工程(ｄ)と、前記酸化膜のマスクを用いて、前記窒化膜、前記ゲート電極層をエッチングした後、前記酸化膜のマスクおよび前記酸化膜を選択的に除去して、前記第１のゲート構造体の形成位置に対応して、第１のゲート酸化膜と、前記第１のゲート酸化膜上に形成された第１のゲート電極と、前記第１のゲート電極上に形成された上部窒化膜とを形成するとともに、前記第２のゲート構造体の形成位置に対応して、第２のゲート酸化膜と、前記第２のゲート酸化膜上に形成された第２のゲート電極とを形成する工程(ｅ)と、前記上部窒化膜、前記第１のゲート電極、前記第１のゲート酸化膜の側面に第１のサイドウォール窒化膜を形成して前記第１のゲート構造体を形成するとともに、前記第２のゲート電極および前記第２のゲート酸化膜の側面に第２のサイドウォール窒化膜を形成する工程(ｆ)と、前記第２のゲート電極の上部にシリサイド層を形成して前記第２のゲート構造体を形成する工程(ｇ)とを備えている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
このように、サリサイド構造のゲート構造体ＧＴ３４を設けることで、シェアードコンタクトによりゲート電極３とソース・ドレイン層７とを電気的に接続することが可能となり、ゲート電極３とソース・ドレイン層７との接続のための工程が簡略化できる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
このように、ＳＴＩ膜ＳＴ上のゲート配線においても、ゲート電極３の上部にシリサイド層６を形成することで、ゲート構造体ＧＴ４４の抵抗を下げることができ、また、シェアードコンタクトによりゲート電極３とソース・ドレイン層７とを接続することが可能となり、ゲート電極３とソース・ドレイン層７との接続のための工程が簡略化できる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
次に、図１４に示す工程において、ＴＥＯＳ酸化膜ＯＸ２をマスクとしてポリシリコン層ＰＳ１をエッチングして酸化膜ＯＸ１を露出させる。その後、ＴＥＯＳ酸化膜ＯＸ２および酸化膜ＯＸ１をエッチングにより除去して、ゲート電極３およびゲート酸化膜２を成形する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１８６
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０２２０
【補正方法】変更
【補正の内容】
【０２２０】
このような構成を採ることで、ゲート間隔（ピッチ）を短縮して高集積化を達成できる。例えば、従来、０．７μｍピッチで形成していたトランジスタを、ＳＡＣ構造の採用により例えば、０．５６μｍピッチ程度にできるが、コンタクトホールＣＨ９０を各ゲート構造体ＧＴ９０間に同数で、同じように配置すると、コンタクトホールＣＨ９０が密集し、コンタクトホールＣＨ９０の形成時に、写真製版技術を用いてレジストのパターニングを行う際に、近接効果等によりパターン解像に不具合が生じる可能性がある。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】変更
【補正の内容】
【図２２】
2001044294.tif 000001
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図３２
【補正方法】変更
【補正の内容】
【図３２】
2001044294.tif 000002