【事件の表示】
　平成３年特許願第３２６１２７号「半導体記憶装置」拒絶査定に対する審判事件［平成５年６月２５日出願公開、特開平５−１５９５８８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯、本願発明
　本願は、平成３年１２月１０日の出願であって、その請求項１に係る発明は、平成１３年７月１６日付けの手続補正書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　「電気的に書き換え可能な不揮発性半導体記憶装置であって、
　複数のメモリセルからなるメモリセルアレイと、
　前記メモリセルアレイを構成するメモリセルのビット線が接続されたセンスアンプ部と、
　前記メモリセルアレイの少なくとも一辺に沿って設けられ、ワード線を前記メモリセルアレイを構成するメモリセルと共有する複数のメモリセルをビット線方向に配列させてなるインデックス用セルアレイと、
　前記インデックス用セルアレイと前記センスアンプ部の間に介在し、前記インデックス用セルアレイを構成するメモリセルのビット線を選択して前記センスアンプ部に電気的に接続させるセルアレイ選択手段と、
　前記セルアレイ選択手段に接続され、前記セルアレイ選択手段を活性化状態にするための活性化信号が入力される信号入力端子と、
　を備えることを特徴とする不揮発性半導体記憶装置。」
　
２．引用例に記載された発明
　これに対して、原査定の拒絶の理由に引用された実願昭６３−９８９４８号に係るマイクロフィルム（実開平２−２０９００号公報参照）（以下、「引用例」という。）には、紫外線消去型半導体記憶装置に関し、以下（ａ）〜（ｃ）の事項が記載されている。
（ａ）「本考案では１ビット×Ｙワードのサブメモリセルアレイ５を持ち、このサブメモリセルアレイ５に書込みでアクセスされたアドレス番地に自動で０を書き込むようにすることによって、外部から書込みでアクセスされたアドレス番地を記憶する。このサブメモリセルアレイ５の内容をテストモードによって自動で読み出し、デート０→１への変化するアドレスが未書込みアドレスである。それのアドレスを制御回路によって出力バッファを介して外部に出力する。よってユーザーは一度データを書き込んだ後、次の未書込みエリアに異なったデータを書き込みたい時、一度テストモードにして未書込みアドレスを本考案で提案する紫外線消去型半導体記憶素子より知ることができ非常に便利である。」（明細書第４頁第１〜１５行）
（ｂ）「書込み時はアドレス入力バッファ６よりアドレスデータが入力され、Ｘデコーダ４、Ｙデコーダ７によって入力されたアドレスに対応する番地のメモリセルがメインメモリセルアレイ１およびサブメモリセルアレイ５中で、それぞれＸビットと１ビット選抜される。メインメモリセルアレイ１で選抜されたＸビットには、出力バッファ３を介して入力されたデータが書き込まれる。またサブメモリセルアレイで選抜された１ビットのメモリセルは１データ検出回路より０データが書き込まれる構成にする。そうするとメインメモリセル１には外部から書き込まれるデータを記憶し、サブメモリセルアレイ５には書込みにおいてアクセスされたアドレスに対する番地のセルのみが０のデータを記憶することになる。」（明細書第５頁第１５行〜第６頁第１０行）
（ｃ）「次にテストモードにおいてシーケンシャルアドレス発生回路１０よりアドレスがシーケンシャルに発生しＸデコーダ４およびＹデコーダ７に加えられサブメモリセルアレイの０番地から最上位番地までアクセスされる。そのサブメモリセルアレイの出力は１データ検出回路１１で１が出力されたかどうかを検出する。検出されると、アドレス発生制御回路１２よりシーケンシャルアドレス発生回路１０より１データが検出されたアドレスを出力バッファ３を介して外部に出力する。」（明細書第６頁第１０〜１９行）
　半導体記憶装置において、メモリセルアレイを構成するメモリセルのビット線にセンスアンプを接続することが慣用手段であるから、上記半導体記憶装置において、メモリセルアレイ１を構成するメモリセルのビット線にセンスアンプを接続することは自明である。
　したがって、以上（ａ）〜（ｃ）及び第１、２図の記載から、引用例には、
　メインメモリセルアレイ１と、
　前記メインメモリセルアレイ１を構成するメモリセルのビット線に接続されたセンスアンプ部と、
　前記メインメモリセルアレイ１の一辺に沿って設けられ、ワード線を前記メインメモリセルアレイ１を構成するメモリセルと共有する複数のメモリセルをビット線方向に配列させてなるサブメモリセルアレイ５と、
　前記サブメモリセルアレイ５を構成するメモリセルのビット線を選択するＹセレクタ２と、
　前記Ｙセレクタ２に接続され、前記Ｙセレクタ２を活性化する信号を出力するＹデコーダ７と、
　を備える電気的に書き換え可能な紫外線消去型半導体記憶装置
が記載されていると認められる。
　
３．本願発明と引用例に記載された発明との対比
　本願の請求項１に係る発明（以下、「前者」という。）と引用例に記載された発明（以下、「後者」という。）とを対比すると、後者の「紫外線消去型半導体装置」、「メインメモリセルアレイ１」、「サブメモリセルアレイ５」は、前者の「不揮発性半導体記憶装置」、「メモリセルアレイ」、「インデックス用セルアレイ」にそれぞれ相当し、後者の「Ｙセレクタ２」は、サブメモリセルアレイ５を構成するメモリセルのビット線を選択する点で、前者の「セルアレイ選択手段」に相当しており、両者の一致点、相違点は次のとおりである。
［一致点］
　「電気的に書き換え可能な不揮発性半導体記憶装置であって、
　複数のメモリセルからなるメモリセルアレイと、
　前記メモリセルアレイを構成するメモリセルのビット線が接続されたセンスアンプ部と、
　前記メモリセルアレイの少なくとも一辺に沿って設けられ、ワード線を前記メモリセルアレイを構成するメモリセルと共有する複数のメモリセルをビット線方向に配列させてなるインデックス用セルアレイと、
　前記インデックス用セルアレイを構成するメモリセルのビット線を選択するセルアレイ選択手段と、
　を備える不揮発性半導体記憶装置。」である点。
［相違点］
（１）前者は、セルアレイ選択手段がインデックス用セルアレイとセンスアンプ部の間に介在し、選択したビット線をセンスアンプ部に電気的に接続させるものであるのに対して、後者に、セルアレイ選択手段（Ｙセレクタ２）をインデックス用セルアレイ（サブメモリセルアレイ５）とセンスアンプ部の間に介在し、選択したビット線をセンスアンプ部に電気的に接続させるものとすることは記載されていない点。
（２）前者が、セルアレイ選択手段に接続され前記セルアレイ選択手段を活性化状態にするための活性化信号が入力される信号入力端子を備えるのに対して、後者において、セルアレイ選択手段（Ｙセレクタ２）を活性化するのはＹデコーダ７の出力する信号である点。
　
４．当審の判断
　相違点（１）について検討する。
　半導体記憶装置において、メモリセルアレイを構成するメモリセルのビット線をビット線選択手段を介してセンスアンプに接続することが慣用手段であるから、後者において、セルアレイ選択手段をインデックス用セルアレイとセンスアンプ部の間に介在し、選択したビット線をセンスアンプ部に電気的に接続させるものとすることは、当業者が適宜になし得た設計的事項にすぎない。
　相違点（２）について検討する。
　装置の内部状態を設定するのに、外部から入力される信号により設定することが周知であるから、後者において、インデックス用セルアレイを構成するメモリセルのビット線がセルアレイ選択手段で選択された状態とするのに、外部から信号入力端子を介して入力される信号によりセルアレイ選択手段を活性化するようにして、前者の構成とすることは、当業者が容易になし得たことである。
　なお、審判請求人は、審判請求書の請求の理由を補正する平成１３年７月１６日付けの手続補正書において、「本願発明によれば、…、メモリセルアレイへの書き込み動作とは独立して、インデックス用セルアレイに対して所望の書き込みを行うことができる。…という本願発明固有の作用効果を奏することが可能となる」（表紙の次の頁を第１頁として第４頁第４〜１５行）旨を主張しているが、本願の請求項１に係る発明は、上記「１．手続きの経緯、本願発明」の項で認定したとおりのものであって、メモリセルアレイへの書き込み動作とは独立して、インデックス用セルアレイに対して書き込みを行うように限定されたものではない。
　
５．まとめ
　以上のとおりであるので、本願発明は、引用例に記載された発明及び周知の技術手段に基いて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。