【手続補正書】
【提出日】平成18年10月20日(2006.10.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流−直流コンバータであって、
第一の制御端子でのターンオン電圧に応答して、第一の出力端子上に第一の電圧を出力する第一のスイッチと、
第二の制御端子でのターンオン電圧に応答して、前記第一の出力端子と接続されている第二の出力端子上に第二の電圧を出力する第二のスイッチと、
電圧V1、電圧V3、および電圧V1と電圧V3との間の中間電圧V2のそれぞれを前記第一の制御端子にそれぞれ印加するドライバスイッチをそれぞれ含む複数のドライバを有する第一の制御部と、
電圧V1、電圧V2、および電圧V3をV1、V2、V3の順で前記第一の制御端子に選択的に印加させるべく、前記第一の制御部が有する複数の前記ドライバスイッチを制御する第一のスイッチアセンブリ制御部と
を備え、
前記第一のスイッチアセンブリ制御部によって制御される前記第一の制御端子に印加される一連の電圧レベルは、ソフトウェアを用いて実現される直流−直流コンバータ。
【請求項２】
電圧V1、電圧V2、および電圧V3は、予め設定された電圧であり、グランド電圧より大きい請求項１に記載のコンバータ。
【請求項３】
電圧V1、電圧V2、および電圧V3は、直列に接続された複数の抵抗によって予め設定される請求項１に記載のコンバータ。
【請求項４】
前記複数のドライバのそれぞれは、それぞれが印加する電圧とグランド電圧との間に接続されたコンデンサをそれぞれ含む請求項１に記載のコンバータ。
【請求項５】
Ｍ（Ｍ＞１）個の異なる電圧の１つを前記第二の制御端子に選択的に印加する第二の制御部と、
前記Ｍ個の異なる電圧の１つを前記第二の制御端子に選択的に印加させるべく、前記第二の制御部を制御する第二のスイッチアセンブリ制御部と
をさらに備える請求項１に記載のコンバータ。
【請求項６】
前記第二の制御部は、前記Ｍ個の異なる電圧のそれぞれを前記第二の制御端子にそれぞれ印加するドライバスイッチをそれぞれ含む複数のドライバを有し、
前記第二のスイッチアセンブリ制御部は、前記Ｍ個の異なる電圧を前記第二の制御端子に選択的に印加させるべく、前記第二の制御部が有する複数の前記ドライバスイッチを制御する請求項５に記載のコンバータ。
【請求項７】
前記第一の制御部は、電圧V1および電圧V3、並びに電圧V1と電圧V3との間の中間電圧V2およびV4（V1＞V2＞V4＞V3またはV1＜V2＜V4＜V3）のそれぞれを前記第一の制御端子にそれぞれ印加する前記ドライバスイッチをそれぞれ含む前記複数のドライバを有し、
前記第一のスイッチアセンブリ制御部は、電圧V1、電圧V2、電圧V3、および電圧V4をV1、V2、V4、V3の順で前記第一の制御端子に選択的に印加させるべく、前記第一の制御部が有する前記複数のドライバスイッチを制御する請求項１に記載のコンバータ。
【請求項８】
前記第一の制御部は、前記第一のスイッチがオフになる電圧V1、前記第一のスイッチがオンになる電圧V3、および中間電圧V2のそれぞれを前記第一の制御端子にそれぞれ印加する前記ドライバスイッチをそれぞれ含む前記複数のドライバを有する請求項１に記載のコンバータ。
【請求項９】
前記第一のスイッチは、第一のトランジスタを有し、
前記第一のトランジスタは、ソースが高電圧Vsに接続され、ドレインが前記第一の出力端子に接続され、ゲートが前記第一の制御端子に接続され、
前記第二のスイッチは、第二のトランジスタを有し、
前記第二のトランジスタは、ソースが前記第二の出力端子に接続され、ドレインがグランド電圧に接続され、ゲートが前記第二の制御端子に接続される請求項１に記載のコンバータ。
【請求項１０】
電圧V1、電圧V2、および電圧V3を含むＮ（Ｎ＞２）個の異なる電圧をそれぞれ供給するＮ個の電圧源
をさらに備え、
前記第一の制御部は、前記Ｎ個の電圧源のそれぞれが供給する前記Ｎ個の異なる電圧のそれぞれを前記第一の制御端子にそれぞれ印加する前記ドライバスイッチをそれぞれ含むＮ個の前記ドライバを有する請求項１に記載のコンバータ。
【請求項１１】
前記第一のスイッチは、ソースおよびドレインを有するトランジスタを有し、
前記コンバータは、
前記ソースと前記ドレインとの間の電位差を検出する電圧検出部
をさらに備える請求項１に記載のコンバータ。
【請求項１２】
前記第一のスイッチアセンブリ制御部は、前記電圧検出部の検出値に応答して、前記第一の制御部に制御信号を供給し、
前記第一の制御部が有する前記複数のドライバスイッチは、前記第一のスイッチアセンブリ制御部から供給された制御信号に応じて、電圧V1、電圧V2、および電圧V3のそれぞれを前記第一の制御端子にそれぞれ印加する請求項１１に記載のコンバータ。
【請求項１３】
前記第一の制御部は、Ｎ（Ｎ＞２）個のドライバを有し、
前記第一の制御部が有するｎ＝１からｎ＝Ｎまでの前記ドライバのそれぞれは、Ｎ個の異なる電圧Vnを前記第一の制御端子にそれぞれ印加する請求項１に記載のコンバータ。
【請求項１４】
前記第二の制御部は、M個のドライバを有し、
前記第二の制御部が有するｍ＝１からｍ＝Mまでの前記ドライバのそれぞれは、M個の異なる電圧Vmを前記第二の制御端子にそれぞれ印加する請求項５に記載のコンバータ。
【請求項１５】
前記Ｎ個のドライバの少なくとも１つは、前記第一の制御端子に印加すべき電圧に関連する容量を備える請求項１３に記載のコンバータ。
【請求項１６】
前記第一の制御部の少なくとも一部は、集積回路内に含まれ、
前記Ｎ個のドライバのうちの少なくとも１つの容量は、前記集積回路に含まれていないコンデンサの容量を含む請求項１５に記載のコンバータ。
【請求項１７】
前記第一のスイッチは、容量Cgsを有するゲートおよびソースを有するトランジスタを有し、
前記集積回路に含まれていない前記コンデンサの容量は、Cgsよりも大きい請求項１６に記載のコンバータ。
【請求項１８】
前記Ｎ個のドライバのうちの少なくとも１つの容量は、さらに、前記集積回路の１つ以上の構成要素のオンチップ容量を含む請求項１６に記載のコンバータ。
【請求項１９】
前記コンデンサは、Ｐ個のコンデンサの１つであり、
前記Ｐ個のコンデンサのそれぞれの容量は、前記Ｎ個のドライバの少なくとも１つの容量に含まれる請求項１６に記載のコンバータ。
【請求項２０】
ＰはＮよりも小さい請求項１９に記載のコンバータ。
【請求項２１】
ＰはＮ以上である請求項１９に記載のコンバータ。
【請求項２２】
前記第一のスイッチは、ＰＭＯＳトランジスタを有し、
前記第一の制御端子は、前記ＰＭＯＳトランジスタのゲートに接続され、
前記Ｎ個のドライバは、前記ＰＭＯＳトランジスタがオフになる電圧V1、前記ＰＭＯＳトランジスタがオンになる電圧V3、中間電圧V2のそれぞれを前記ＰＭＯＳトランジスタのゲートにそれぞれ印加する３個の前記ドライバを含む請求項１３に記載のコンバータ。
【請求項２３】
前記第一のスイッチは、ＮＭＯＳトランジスタを有し、
前記第一の制御端子は、前記ＮＭＯＳトランジスタのゲートに接続され、
前記Ｎ個のドライバは、前記ＮＭＯＳトランジスタがオンになる電圧V1、前記ＮＭＯＳトランジスタがオフになる電圧V3、ならびに中間電圧V2のそれぞれを前記ＮＭＯＳトランジスタのゲートにそれぞれ印加する３個の前記ドライバを含む請求項１３に記載のコンバータ。
【請求項２４】
前記Ｎ個のドライバは、前記第一の制御端子に印加される電圧が前記異なる電圧Vnと実質的につりあうのに十分な時間、前記異なる電圧Vnを選択的に印加することが可能である請求項１３に記載のコンバータ。
【請求項２５】
前記第一のスイッチは、第一のスイッチアセンブリに含まれ、
前記第一のスイッチアセンブリは、Ｉ個のスイッチを含み、前記Ｉ個のスイッチのそれぞれは関連する制御端子におけるターンオン電圧に応答して関連する出力端子上に電圧を出力することが可能であり、第一のスイッチアセンブリ出力端子に接続されている前記関連する出力端子のそれぞれは、負荷に電圧を出力するように構成され、
前記Ｉ個のスイッチのうちの１つ以上は、関連する制御端子と接続されている関連するマルチレベル制御部
をさらに備え、
前記関連するマルチレベル制御部のｉ番目のものは、N(i)個のドライバを有し、n(i)＝１からn(i)＝N(i)までのドライバのそれぞれは関連する制御端子に異なる電圧Vn(i)を選択的に印加することが可能であり、N(i)は前記Ｉ個のスイッチの少なくとも１つに関しては２よりも大きい請求項１に記載のコンバータ。
【請求項２６】
前記第二のスイッチは、第二のスイッチアセンブリに含まれ、
前記第二のスイッチアセンブリは、Ｊ個のスイッチを含み、前記Ｊ個のスイッチのそれぞれは関連する制御端子におけるターンオン電圧に応答して関連する出力端子上に電圧を出力することが可能であり、前記関連する出力端子のそれぞれは、前記第一のスイッチアセンブリ出力端子に接続されている第二のスイッチアセンブリ出力端子に接続され、
前記Ｊ個のスイッチのうちの１つ以上は、関連する制御端子と接続されている関連するマルチレベル制御部
をさらに備え、
前記関連するマルチレベル制御部のｊ番目のものは、N(j)個のドライバを有し、n(j)＝１からn(j)＝N(j)までのドライバのそれぞれは関連する制御端子に異なる電圧Vn(j)を選択的に印加することが可能であり、N(j)は前記Ｊ個のスイッチの少なくとも１つに関しては２よりも大きい請求項２５に記載のコンバータ。
【請求項２７】
前記Ｉ個のスイッチは、Ｉ個のトランジスタを有し、
前記関連する出力端子は関連する前記トランジスタのゲートに接続されている請求項２５に記載のコンバータ。
【請求項２８】
前記Ｉ個のスイッチは、前記関連する制御端子に接続されている関連するマルチレベル制御部を有する請求項２５に記載のコンバータ。
【請求項２９】
N(i)は、前記関連するマルチレベル制御部のそれぞれについて同じである請求項２５に記載のコンバータ。
【請求項３０】
Ｎ(i)は、前記関連するマルチレベル制御部の少なくともいくつかについては異なっている請求項２５に記載のコンバータ。
【請求項３１】
直流−直流電力変換の方法であって、
Ｉ個のスイッチを有する第一のスイッチアセンブリの出力に第一の出力電圧を発生することと、Ｊ個のスイッチを有する第二のスイッチアセンブリの出力に第二の出力電圧を発生することとを交互に行うことを包含し、
前記第一のスイッチアセンブリの前記出力は前記第二のスイッチアセンブリの前記出力と接続され、
前記第一の出力電圧の発生は、前記第一のスイッチアセンブリをオンにすることを包含し、
前記第一のスイッチアセンブリをオンにすることは、
前記Ｉ個のスイッチのうちのｉ番目のスイッチの関連する制御端子に、n(i)＝１からn(i)＝N(i)までの異なる電圧Vn(i)を選択的に印加することを包含し、
前記異なる電圧Vn(i)の選択的な印加は、
電圧V1(i)、電圧Vint(i)、および電圧VN(i)のそれぞれを前記ｉ番目のスイッチの関連する前記制御端子にそれぞれ印加するドライバスイッチをそれぞれ含む複数のドライバを選択的に制御することによって、ｉ番目のスイッチがオフになる電圧V1(i)を印加し、続いて中間電圧Vint(i)を印加し、続いてｉ番目のスイッチがオンになる電圧VN(i)を印加することを包含し、
電圧Vint(i)は電圧V1(i)と電圧VN(i)との間であり、前記第一の出力電圧の一連の電圧レベルは、ソフトウェアを用いて実現される方法。
【請求項３２】
前記第二の出力電圧の発生は、前記第二のスイッチアセンブリをオンにすることを包含し、
前記第二のスイッチアセンブリをオンにすることは、
前記Ｊ個のスイッチのうちのｊ番目のスイッチの関連する制御端子に、m(j)＝１からm(j)＝M(j)までの異なる電圧Vm(j)を選択的に印加することを包含し、前記異なる電圧Vm(j)の選択的な印加は、電圧V1(j)、電圧Vint(j)、および電圧VM(j)のそれぞれを前記ｊ番目のスイッチの関連する前記制御端子にそれぞれ印加するドライバスイッチをそれぞれ含む複数のドライバを選択的に制御することによって、ｊ番目のスイッチがオフになる電圧V1(j)を印加し、続いて中間電圧Vint(j)を印加し、続いてｊ番目のスイッチがオンになる電圧VM(j)を印加することを包含し、電圧Vint(j)は電圧V1(j)と電圧VM(j)との間である請求項３１に記載の方法。
【請求項３３】
前記第一の出力電圧および前記第二の出力電圧をフィルタリングして略直流電圧を生成することをさらに包含する請求項３１に記載の方法。
【請求項３４】
前記第一のスイッチアセンブリをオンにすることは、前記Ｉ個のスイッチのうちの複数のスイッチに順に電圧V2(i)＝V2を選択的に印加することと、前記Ｉ個のスイッチのうちの前記複数のスイッチに電圧V3(i)＝V3を印加することとを包含する請求項３１に記載の方法。
【請求項３５】
前記Ｉ個のスイッチのうちの前記複数のスイッチに順に電圧V2を選択的に印加すること、および前記Ｉ個のスイッチのうちの前記複数のスイッチに電圧V3を印加することは、前記Ｉ個のスイッチのうちの前記複数のスイッチの少なくとも１つに電圧V3を印加することと、同時に前記Ｉ個のスイッチのうちの前記複数のスイッチの他のスイッチに電圧V2を印加することとを包含する請求項３４に記載の方法。
【請求項３６】
前記Ｉ個のスイッチのうちの前記複数のスイッチに順に電圧V2を選択的に印加することは、ｉ＝１からｉ＝Ｉまでのスイッチのそれぞれに電圧V2を順次印加することを包含し、
前記Ｉ個のスイッチのうちの前記複数のスイッチに電圧V3を印加することは、前記Ｉ個のスイッチのそれぞれに順次電圧V3を印加することを包含し、
前記Ｉ個のスイッチのうちの前記複数のスイッチの少なくとも１つに電圧V3を印加することおよび同時に前記Ｉ個のスイッチのうちの前記複数のスイッチの他のスイッチに電圧V2を印加することは、ｉ＝Ｉのスイッチへの電圧V2の印加よりも前にｉ＝１のスイッチに電圧V3を印加することを包含する請求項３４に記載の方法。
【請求項３７】
前記第二の出力電圧の発生は前記第二のスイッチアセンブリをオンにすることを包含し、
前記第二のスイッチアセンブリをオンにすることは、
前記Ｊ個のスイッチのｊ番目のスイッチの関連する制御端子にm(j)＝１からm(j)＝M(j)の異なる電圧Vm(j)を選択的に印加することを包含し、前記異なる電圧Vm(j)の選択的な印加は、電圧V1(j)、電圧Vint(j)、および電圧VM(j)のそれぞれを前記ｊ番目のスイッチの関連する前記制御端子にそれぞれ印加するドライバスイッチをそれぞれ含む複数のドライバを選択的に制御することによって、ｊ番目のスイッチがオフになる電圧V1(j)を印加し、続いて中間電圧Vint(j)を印加し、続いてｊ番目のスイッチがオンになる電圧VM(j)を印加することを包含し、電圧Vint(j)は電圧V1(j)と電圧VM(j)との間であり、
前記第一のスイッチアセンブリの前記出力における前記第一の出力電圧の発生と前記第二のスイッチアセンブリの前記出力における前記第二の出力電圧の発生を交互に行うことは、
ｊ＝１からｊ＝Ｊのスイッチのそれぞれに電圧Voff(j)を選択的に印加しつつ前記第一のスイッチアセンブリをオンにすることを包含し、電圧Voff(j)はｊ番目のスイッチがオフである電圧である請求項３１に記載の方法。
【請求項３８】
前記第二の出力電圧の発生は前記第二のスイッチアセンブリをオンにすることを包含し、
前記第二のスイッチアセンブリをオンにすることは、
前記Ｊ個のスイッチのｊ番目のスイッチの関連する制御端子にm(j)＝１からm(j)＝M(j)の異なる電圧Vm(j)を選択的に印加することを包含し、前記異なる電圧Vm(j)の選択的な印加は、電圧V1(j)、電圧Vint(j)、および電圧VM(j)のそれぞれを前記ｊ番目のスイッチの関連する前記制御端子にそれぞれ印加するドライバスイッチをそれぞれ含む複数のドライバを選択的に制御することによって、ｊ番目のスイッチがオフになる電圧V1(j)を印加し、続いて中間電圧Vint(j)を印加し、続いてｊ番目のスイッチがオンになる電圧VM(j)を印加することを包含し、電圧Vint(j)は電圧V1(j)と電圧VM(j)との間であり、
前記第一のスイッチアセンブリの前記出力における前記第一の出力電圧の発生と前記第二のスイッチアセンブリの前記出力における前記第二の出力電圧の発生を交互に行うことは、
ｊ＝１からｊ＝Ｊのスイッチの少なくとも１つに電圧V1(j)とは異なる電圧を選択的に印加しつつ前記第一のスイッチアセンブリをオンにすることを包含する請求項３１に記載の方法。
【請求項３９】
電圧V1(j)とは異なる電圧は電圧V2(j)である請求項３８に記載の方法。
【請求項４０】
電圧V2(j)はｊ＝１からｊ＝Ｊのスイッチの少なくとも１つがオンにならない電圧である請求項３９に記載の方法。