【手続補正書】
【提出日】平成18年2月6日(2006.2.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  同一の半導体基板上にデータ保持部と、該データ保持部に連動して動作する周辺回路部とを備える半導体装置の製造方法であって、
(ａ)前記半導体基板上の前記データ保持部および前記周辺回路部に、ゲート配線を形成する工程と、
(ｂ)前記データ保持部の前記ゲート配線の側面外方の前記半導体基板の表面内に、第１の不純物領域を形成する工程と、
(ｃ)前記データ保持部および前記周辺回路部の前記ゲート配線の側面に、それぞれ第１のサイドウォール絶縁膜を形成する工程と、
(ｄ)前記データ保持部の前記第１のサイドウォール絶縁膜の側面外方の前記半導体基板の表面内に、第２の不純物領域を形成する工程と、
(ｅ)前記データ保持部上および前記周辺回路部上を覆い、前記第１のサイドウォール絶縁膜と異なる材質の第１の層間絶縁膜を形成する工程と、
(ｆ)前記データ保持部上の前記層間絶縁膜を選択的に除去して、前記第１および第２の不純物領域が形成された前記半導体基板の表面に達する第１の開口部を形成し、該第１の開口部に導電体を埋め込んでコンタクトプラグを形成する工程と、
(ｇ)前記コンタクトプラグの形成後、前記周辺回路部の前記第１の層間絶縁膜を除去する工程と、
(ｈ)前記工程(ｇ)の後、前記周辺回路部において、前記第１のサイドウォール絶縁膜を有する前記ゲート配線を用いて前記周辺回路部の前記半導体基板の表面内に自己整合的に第３の不純物注入を行い、第３の不純物領域を形成する工程と、を備える、半導体装置の製造方法。
【請求項２】  前記工程(ｇ)の後、前記工程(ｈ)に先だって、
(ｉ)前記データ保持部および前記周辺回路部の全面に絶縁膜を形成した後、異方性エッチングにより前記周辺回路部の前記ゲート配線の前記第１のサイドウォール絶縁膜の側面に第２のサイドウォール絶縁膜を形成する工程をさらに備え、
前記工程(ｈ)は、
前記周辺回路部の前記第２のサイドウォール絶縁膜が形成された前記ゲート配線を用いて自己整合的に、前記第３の不純物注入を行う工程を含む、請求項１記載の半導体装置の製造方法。
【請求項３】  前記工程(ｈ)の後に、
(ｊ)前記周辺回路部の前記第３の不純物領域が形成された前記半導体基板の表面にシリサイド膜を形成する工程をさらに備える、請求項１記載の半導体装置の製造方法。
【請求項４】  前記工程(ｉ)は、
前記データ保持部上の前記絶縁膜を、前記異方性エッチングに対して保護した状態で前記周辺回路部の前記絶縁膜を除去する工程を含み、
前記工程(ｈ)の後に、
(ｊ)前記周辺回路部の前記第３の不純物領域が形成された前記半導体基板の表面に、シリサイド膜を形成する工程をさらに備える、請求項２記載の半導体装置の製造方法。
【請求項５】  前記工程(ｉ)は、
前記データ保持部上の前記絶縁膜を、前記異方性エッチングにより併せて除去する工程を含み、
前記工程(ｈ)の後に、
(ｊ)前記データ保持部の前記コンタクトプラグ上および前記周辺回路部の前記第３の不純物領域が形成された前記半導体基板の表面に、それぞれシリサイド膜を形成する工程をさらに備える、請求項２記載の半導体装置の製造方法。
【請求項６】  前記工程(ｉ)は、
前記絶縁膜をシリコン酸化膜で形成する工程を含み、
前記工程(ｊ)の後に、
前記シリコン酸化膜をウエットエッチングにより除去し、前記データ保持部上および前記周辺回路部上を覆う第２の層間絶縁膜を形成する工程と、
前記データ保持部上および前記周辺回路部上の前記第２の層間絶縁膜を貫通して、それぞれ前記コンタクトプラグおよび前記シリサイド膜に達するコンタクト開口部を自己整合的に形成する工程と、をさらに備える、請求項４記載の半導体装置の製造方法。
【請求項７】  前記工程(ｉ)は、
前記絶縁膜をシリコン酸化膜で形成する工程を含み、
前記工程(ｊ)の後に、
前記シリコン酸化膜をウエットエッチングにより除去し、前記データ保持部上および前記周辺回路部上を覆う第２の層間絶縁膜を形成する工程と、
前記データ保持部上および前記周辺回路部上の前記第２の層間絶縁膜を貫通して、それぞれ、前記シリサイド膜に達するコンタクト開口部を自己整合的に形成する工程と、をさらに備える、請求項５記載の半導体装置の製造方法。
【請求項８】  前記工程(ｉ)は、
前記絶縁膜をシリコン窒化膜で形成する工程を含み、
前記工程(ｊ)の後に、
前記データ保持部上および前記周辺回路部上を覆う第２の層間絶縁膜を形成する工程と、
前記データ保持部上および前記周辺回路部上の前記第２の層間絶縁膜を貫通して、それぞれ前記コンタクトプラグおよび前記シリサイド膜に達するコンタクト開口部を自己整合的に形成する工程と、をさらに備える、請求項４記載の半導体装置の製造方法。
【請求項９】  前記工程(ｉ)は、
前記絶縁膜をシリコン窒化膜で形成する工程を含み、
前記工程(ｊ)の後に、
前記データ保持部上および前記周辺回路部上を覆う第２の層間絶縁膜を形成する工程と、
前記データ保持部上および前記周辺回路部上の前記第２の層間絶縁膜を貫通して、それぞれ前記シリサイド膜に達するコンタクト開口部を自己整合的に形成する工程と、をさらに備える、請求項５記載の半導体装置の製造方法。
【請求項１０】  前記工程(ｉ)は、
前記絶縁膜を、シリコン窒化膜上にシリコン酸化膜が配設された２層膜で形成する工程を含み、前記第２のサイドウォール絶縁膜は、サイドウォール窒化膜とサイドウォール酸化膜との２層膜で構成され、
前記工程(ｊ)の後に、
前記シリコン酸化膜をウエットエッチングにより除去し、前記データ保持部上および前記周辺回路部上を覆う第２の層間絶縁膜を形成する工程と、
前記データ保持部上および前記周辺回路部上の前記第２の層間絶縁膜を貫通して、それぞれ前記コンタクトプラグおよび前記シリサイド膜に達するコンタクト開口部を自己整合的に形成する工程と、をさらに備える、請求項４記載の半導体装置の製造方法。
【請求項１１】  前記工程(ｆ)は、
前記コンタクトプラグを、前記データ保持部と前記周辺回路部との境界部にも形成する工程を含む、請求項１記載の半導体装置の製造方法。
【請求項１２】  同一の半導体基板上にデータ保持部と、該データ保持部に連動して動作する周辺回路部とを備える半導体装置であって、
前記半導体基板上の前記データ保持部および前記周辺回路部にそれぞれ配設されたゲート配線と、
前記データ保持部および前記周辺回路部の前記ゲート配線の側面にそれぞれ配設された第１のサイドウォール絶縁膜と、
前記データ保持部の前記ゲート配線の側面外方の前記半導体基板の表面内に選択的に配設された第１および第２の不純物領域と、
前記周辺回路部の前記ゲート配線の前記第１のサイドウォール絶縁膜の側面に配設された第２のサイドウォール絶縁膜と、
前記データ保持部上に設けられた第１の層間絶縁膜を貫通して、前記第１および第２の不純物領域が形成された前記半導体基板の表面に達する導電体で構成されるコンタクトプラグと、
前記周辺回路部の前記第２のサイドウォール絶縁膜の側面外方の前記半導体基板の表面内に選択的に配設された、前記第１および第２の不純物領域よりも不純物濃度が高い第３の不純物領域と、
前記データ保持部の前記コンタクトプラグ上および前記周辺回路部の前記第３の不純物領域が形成された前記半導体基板の表面に配設されたシリサイド膜と、を備える半導体装置。
【請求項１３】  同一の半導体基板上にデータ保持部と、該データ保持部に連動して動作する周辺回路部とを備える半導体装置であって、
前記半導体基板上の前記データ保持部および前記周辺回路部にそれぞれ配設されたゲート配線と、
前記データ保持部および前記周辺回路部の前記ゲート配線の側面にそれぞれ配設された第１のサイドウォール絶縁膜と、
前記データ保持部の前記ゲート配線の側面外方の前記半導体基板の表面内に選択的に配設された第１および第２の不純物領域と、
前記周辺回路部の前記ゲート配線の前記第１のサイドウォール絶縁膜の側面に配設された第２のサイドウォール絶縁膜と、
前記データ保持部上に設けられた第１の層間絶縁膜を貫通して、前記第１および第２の不純物領域が形成された前記半導体基板の表面に達する導電体で構成されるコンタクトプラグと、
前記周辺回路部の前記第２のサイドウォール絶縁膜の側面外方の前記半導体基板の表面内に選択的に配設された、前記第１および第２の不純物領域よりも不純物濃度が高い第３の不純物領域と、
前記周辺回路部の前記第３の不純物領域が形成された前記半導体基板の表面にのみ配設されたシリサイド膜と、を備える半導体装置。
【請求項１４】  前記第２のサイドウォール絶縁膜は、サイドウォール窒化膜である、請求項１２または請求項１３記載の半導体装置。
【請求項１５】  前記データ保持部の前記第１の層間絶縁膜上および前記周辺回路部上を覆うように配設された第２の層間絶縁膜と、
前記データ保持部の前記第１の層間絶縁膜上および前記周辺回路部上の前記第２の層間絶縁膜を貫通して自己整合的に形成され、それぞれ前記シリサイド膜に達するビット線コンタクトと、をさらに備える、請求項１２記載の半導体装置。
【請求項１６】  前記データ保持部上および前記周辺回路部上を覆うように配設された第２の層間絶縁膜と、
前記データ保持部上および前記周辺回路部上の前記第２の層間絶縁膜を貫通して自己整合的に形成され、それぞれ前記コンタクトプラグおよび前記シリサイド膜に達するビット線コンタクトと、をさらに備える、請求項１３記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置の製造方法は、同一の半導体基板上にデータ保持部と、該データ保持部に連動して動作する周辺回路部とを備える半導体装置の製造方法であって、以下の工程(ａ)〜(ｈ)を備えている。すなわち、前記半導体基板上の前記データ保持部および前記周辺回路部に、ゲート配線を形成する工程(ａ)と、前記データ保持部の前記ゲート配線の側面外方の前記半導体基板の表面内に、第１の不純物領域を形成する工程(ｂ)と、前記データ保持部および前記周辺回路部の前記ゲート配線の側面に、それぞれ第１のサイドウォール絶縁膜を形成する工程(ｃ)と、前記データ保持部の前記第１のサイドウォール絶縁膜の側面外方の前記半導体基板の表面内に、第２の不純物領域を形成する工程(ｄ)と、前記データ保持部上および前記周辺回路部上を覆い、前記第１のサイドウォール絶縁膜と異なる材質の第１の層間絶縁膜を形成する工程(ｅ)と、前記データ保持部上の前記層間絶縁膜を選択的に除去して、前記第１および第２の不純物領域が形成された前記半導体基板の表面に達する第１の開口部を形成し、該第１の開口部に導電体を埋め込んでコンタクトプラグを形成する工程(ｆ)と、前記コンタクトプラグの形成後、前記第１の層間絶縁膜を除去する工程(ｇ)と、前記工程(ｇ)の後、前記周辺回路部において、前記第１のサイドウォール絶縁膜を有する前記ゲート配線を用いて前記周辺回路部の前記半導体基板の表面内に自己整合的に第３の不純物注入を行い、第３の不純物領域を形成する工程とを備えている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係る請求項１２記載の半導体装置は、同一の半導体基板上にデータ保持部と、該データ保持部に連動して動作する周辺回路部とを備える半導体装置であって、前記半導体基板上の前記データ保持部および前記周辺回路部にそれぞれ配設されたゲート配線と、前記データ保持部および前記周辺回路部の前記ゲート配線の側面にそれぞれ配設された第１のサイドウォール絶縁膜と、前記データ保持部の前記ゲート配線の側面外方の前記半導体基板の表面内に選択的に配設された第１および第２の不純物領域と、前記周辺回路部の前記ゲート配線の前記第１のサイドウォール絶縁膜の側面に配設された第２のサイドウォール絶縁膜と、前記データ保持部上に設けられた第１の層間絶縁膜を貫通して、前記第１および第２の不純物領域が形成された前記半導体基板の表面に達する導電体で構成されるコンタクトプラグと、前記周辺回路部の前記第２のサイドウォール絶縁膜の側面外方の前記半導体基板の表面内に選択的に配設された、前記第１および第２の不純物領域よりも不純物濃度が高い第３の不純物領域と、前記データ保持部の前記コンタクトプラグ上および前記周辺回路部の前記第３の不純物領域が形成された前記半導体基板の表面に配設されたシリサイド膜とを備えている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明に係る請求項１３記載の半導体装置は、同一の半導体基板上にデータ保持部と、該データ保持部に連動して動作する周辺回路部とを備える半導体装置であって、前記半導体基板上の前記データ保持部および前記周辺回路部にそれぞれ配設されたゲート配線と、前記データ保持部および前記周辺回路部の前記ゲート配線の側面にそれぞれ配設された第１のサイドウォール絶縁膜と、前記データ保持部の前記ゲート配線の側面外方の前記半導体基板の表面内に選択的に配設された第１および第２の不純物領域と、前記周辺回路部の前記ゲート配線の前記第１のサイドウォール絶縁膜の側面に配設された第２のサイドウォール絶縁膜と、前記データ保持部上に設けられた第１の層間絶縁膜を貫通して、前記第１および第２の不純物領域が形成された前記半導体基板の表面に達する導電体で構成されるコンタクトプラグと、前記周辺回路部の前記第２のサイドウォール絶縁膜の側面外方の前記半導体基板の表面内に選択的に配設された、前記第１および第２の不純物領域よりも不純物濃度が高い第３の不純物領域と、前記周辺回路部の前記第３の不純物領域が形成された前記半導体基板の表面にのみ配設されたシリサイド膜とを備えている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
また、図２０は図１８を用いて説明したラインタイプのパターンを有するレジストマスクを用いた場合の平面図であり、コンタクトプラグ１０４がゲート配線１０２の間に埋め込まれ、図１８においてレジスト材１０３１を配設した部分には層間絶縁膜１０５が残っている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
次に、図１６に示す工程において、半導体基板１の全面に金属膜２４および２５を順に堆積し、金属膜２４および２５をコンタクト開口部２０ａおよび２０ｂ内に埋め込む。これにより、それぞれビット線コンタクト２１ａおよび２１ｂを形成する。なお、金属膜２４はＴｉ、ＴｉＮなどのバリアメタルで、膜厚は２０ｎｍ〜１００ｎｍである。また、金属膜２５はＷ等の高融点金属のシリサイド膜、あるいはＷ、Ａｌ（アルミニウム）等の金属膜で、あるいは、これらの多層膜で、膜厚は５０ｎｍ〜２００ｎｍである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１７０
【補正方法】変更
【補正の内容】
【０１７０】
なお、上記不純物のイオン注入は、周辺回路部の半導体基板１上に、シリコン酸化膜３、絶縁膜１１、シリコン窒化膜２８およびシリコン酸化膜２９を残した状態でイオン注入を行い、その後、異方性ドライエッチングによりシリコン窒化膜２８、シリコン酸化膜２９、絶縁膜１１およびシリコン酸化膜３を除去しても良い。