【手続補正書】
【提出日】平成18年9月5日(2006.9.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  互いに同一または近似したキャパシタンスする第１および第２のコンデンサと、前記第１および第２のコンデンサを電気的に並列接続するためのスイッチとを用いてディジタル信号をアナログ信号に変換するＤ／Ａ変換方法であって、
入力ディジタル信号のバイナリコードについて最下位ビットから最上位ビットまで１ビット毎に、対象ビットが第１の論理値を有するときは前記スイッチを開いた状態で前記第１のコンデンサを前記第１の論理値に対応する第１の基準電圧でチャージしてから前記スイッチを閉じて前記第１および第２のコンデンサ間で電荷を分配し、対象ビットが第２の論理値を有するときは前記スイッチを開いた状態で前記第２のコンデンサを前記第２の論理値に対応する第２の基準電圧でチャージしてから前記スイッチを閉じて前記第１および第２のコンデンサ間で電荷を分配し、前記最上位ビットにおける前記第１および第２のコンデンサ間の電荷分配の結果得られる前記第１または第２のコンデンサの充電電圧を前記入力ディジタル信号に対応する出力アナログ信号として出力するＤ／Ａ変換方法。
【請求項２】  第１の論理値に対応した第１の基準電位を与える第１の基準電圧端子と、
第２の論理値に対応した第２の基準電位を与える第２の基準電圧端子と、
第３の基準電位を与える第３の基準電圧端子と、
一方の電極が第１のスイッチを介して前記第１の基準電圧端子に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第１のコンデンサと、
前記第１のコンデンサのキャパシタンスと同一または近似したキャパシタンスを有し、一方の電極が第２のスイッチを介して前記第２の基準電圧端子に電気的に接続されるとともに第３のスイッチを介して前記第１のコンデンサの一方の電極に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第２のコンデンサと、
入力ディジタル信号のバイナリコードについて最下位ビットから最上位ビットまで１ビット毎に、対象ビットの論理値に応じて前記第３のスイッチをオフ状態にしたうえで前記第１のスイッチもしくは前記第２のスイッチのいずれかをオン状態にして前記第１のコンデンサもしくは前記第２のコンデンサのいずれかを前記第１の基準電位もしくは前記第２の基準電位でチャージし、次いで前記第１および第２のスイッチの双方をオフ状態にしたうえで前記第３のスイッチをオン状態にして前記第１および第２のコンデンサ間で電荷を分配する制御手段と
を有し、前記最上位ビットにおける前記第１および第２のコンデンサ間の電荷分配の結果得られる前記第１または第２のコンデンサの充電電圧を前記ディジタル信号に対応する出力アナログ信号として出力するＤ／Ａコンバータ。
【請求項３】  第１の論理値に対応した第１の基準電位を与える第１の基準電圧端子と、
第２の論理値に対応した第２の基準電位を与える第２の基準電圧端子と、
第３の基準電位を与える第３の基準電圧端子と、
一方の電極が第１のスイッチを介して前記第１の基準電圧端子に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第１のコンデンサと、
前記第１のコンデンサのキャパシタンスと同一または近似したキャパシタンスを有し、一方の電極が第２のスイッチを介して前記第２の基準電圧端子に電気的に接続されるとともに第３のスイッチを介して前記第１のコンデンサの一方の電極に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第２のコンデンサと、
前記第１のコンデンサのキャパシタンスと同一または近似したキャパシタンスを有し、一方の電極が第４のスイッチを介して前記第２の基準電圧端子に電気的に接続されるとともに第５のスイッチを介して前記第１のコンデンサの一方の電極に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第３のコンデンサと、
入力ディジタル信号のバイナリコードの奇数番目の各データについては最下位ビットから最上位ビットまで１ビット毎に、対象ビットの論理値に応じて前記第３、第４および第５のスイッチをオフ状態にしたうえで前記第１のスイッチもしくは前記第２のスイッチのいずれかをオン状態にして前記第１のコンデンサもしくは前記第２のコンデンサのいずれかを前記第１の基準電位もしくは前記第２の基準電位でチャージし、次いで前記第１、第２、第４および第５のスイッチをオフ状態にしたうえで前記第３のスイッチをオン状態にして前記第１および第２のコンデンサ間で電荷を分配し、前記入力ディジタル信号のバイナリコードの偶数番目の各データについては最下位ビットから最上位ビットまで１ビット毎に、対象ビットの論理値に応じて前記第２、３および第５のスイッチをオフ状態にしたうえで前記第１のスイッチもしくは前記第４のスイッチのいずれかをオン状態にして前記第１のコンデンサもしくは前記第３のコンデンサのいずれかを前記第１の基準電位もしくは前記第２の基準電位でチャージし、次いで前記第１、第２、第３および第４のスイッチをオフ状態にしたうえで前記第５のスイッチをオンにして前記第１および第３のコンデンサ間で電荷を分配する制御手段と
を有し、前記奇数番目のデータについては前記最上位ビットにおける前記第１および第２のコンデンサ間の電荷分配の結果得られる前記第１または第２のコンデンサの充電電圧を前記入力ディジタル信号に対応する出力アナログ信号として出力し、前記偶数番目のデータについては前記最上位ビットにおける前記第１および第３のコンデンサ間の電荷分配の結果得られる前記第１または第３のコンデンサの充電電圧を前記入力ディジタル信号に対応する出力アナログ信号として出力するＤ／Ａコンバータ。
【請求項４】  前記第３の基準電位が前記第２または第１の基準電位に等しい請求項２または３に記載のＤ／Ａコンバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
また、本発明の第２のＤ／Ａコンバータは、第１の論理値に対応した第１の基準電位を与える第１の基準電圧端子と、第２の論理値に対応した第２の基準電位を与える第２の基準電圧端子と、第３の基準電位を与える第３の基準電圧端子と、  一方の電極が第１のスイッチを介して前記第１の基準電圧端子に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第１のコンデンサと、前記第１のコンデンサのキャパシタンスと同一または近似したキャパシタンスを有し、一方の電極が第２のスイッチを介して前記第２の基準電圧端子に電気的に接続されるとともに第３のスイッチを介して前記第１のコンデンサの一方の電極に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第２のコンデンサと、前記第１のコンデンサのキャパシタンスと同一または近似したキャパシタンスを有し、一方の電極が第４のスイッチを介して前記第２の基準電圧端子に電気的に接続されるとともに第５のスイッチを介して前記第１のコンデンサの一方の電極に電気的に接続され、他方の電極が前記第３の基準電圧端子に電気的に接続される第３のコンデンサと、入力ディジタル信号のバイナリコードの奇数番目の各データについては最下位ビットから最上位ビットまで１ビット毎に、対象ビットの論理値に応じて前記第３、第４および第５のスイッチをオフ状態にしたうえで前記第１のスイッチもしくは前記第２のスイッチのいずれかをオン状態にして前記第１のコンデンサもしくは前記第２のコンデンサのいずれかを前記第１の基準電位もしくは前記第２の基準電位でチャージし、次いで前記第１、第２、第４および第５のスイッチをオフ状態にしたうえで前記第３のスイッチをオン状態にして前記第１および第２のコンデンサ間で電荷を分配し、前記入力ディジタル信号のバイナリコードの偶数番目の各データについては最下位ビットから最上位ビットまで１ビット毎に、対象ビットの論理値に応じて前記第２、３および第５のスイッチをオフ状態にしたうえで前記第１のスイッチもしくは前記第４のスイッチのいずれかをオン状態にして前記第１のコンデンサもしくは前記第３のコンデンサのいずれかを前記第１の基準電位もしくは前記第２の基準電位でチャージし、次いで前記第１、第２、第３および第４のスイッチをオフ状態にしたうえで前記第５のスイッチをオンにして前記第１および第３のコンデンサ間で電荷を分配する制御手段とを有し、前記奇数番目のデータについては前記最上位ビットにおける前記第１および第２のコンデンサ間の電荷分配の結果得られる前記第１または第２のコンデンサの充電電圧を前記入力ディジタル信号に対応する出力アナログ信号として出力し、前記偶数番目のデータについては前記最上位ビットにおける前記第１および第３のコンデンサ間の電荷分配の結果得られる前記第１または第３のコンデンサの充電電圧を前記入力ディジタル信号に対応する出力アナログ信号として出力する構成とした。