【手続補正書】
【提出日】平成18年4月27日(2006.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
素子分離構造により画定された第１及び第２の素子活性領域を備えた半導体基板であって、第１の絶縁膜を介して該半導体基板に形成されたシールドプレート電極を含むものである半導体基板と、
前記第１の素子活性領域には、前記半導体基板の表面領域に形成された第１の導電領域及び第２の導電領域と、該第１の導電領域及び該第２の導電領域の間にある前記半導体基板上に前記第１の絶縁膜を介して形成された第１の電極とを有し、
前記第２の素子活性領域には、前記半導体基板の表面領域に形成された第３の導電領域と、前記第１の絶縁膜を介して該第３の導電領域上に形成された第２の電極と
を含んでなり、
前記第１の電極と前記第２の電極が電気的に接続されており、前記シールドプレート電極及び前記第２の電極が、前記第３の導電領域及び前記第２の電極から離間した前記シールドプレート電極を備えた前記第１の絶縁膜上に形成されている、半導体装置。
【請求項２】
前記第１の導電領域と前記第２の導電領域と前記第３の導電領域とが同じ導電型のものであり、第４の導電領域が前記半導体基板の表面領域に形成されており、前記シールドプレート電極の下にある前記第４の導電領域が前記第１の導電領域とは逆の導電型を有するものである請求項１に記載の半導体装置。
【請求項３】
前記第３の導電領域が不純物を含む拡散領域であり、前記第３の導電領域が前記半導体基板内のある絶縁領域に接続されている請求項１に記載の半導体装置。
【請求項４】
前記絶縁膜が、強誘電体又は高誘電体のグループから選択された材料である請求項１に記載の半導体装置。
【請求項５】
前記第２の電極が、チタン化合物とタングステン化合物とルテニウム化合物と白金とからなるグループから選択された材料を含むものである請求項１に記載の半導体装置。
【請求項６】
第３の電極が前記半導体基板に接続されて、前記第１の素子領域内の前記半導体基板に所定の電位を与えている請求項１に記載の半導体装置。
【請求項７】
所定深さの部位に絶縁層を有する半導体基板に素子分離構造を形成して第１、第２、第３及び第４の素子活性領域を画定し、少なくとも前記第１の素子活性領域の側面から下面にかけての領域を前記絶縁層と前記素子分離構造で覆う第１の工程と、
前記第１の素子活性領域へと不純物を導入して第１の拡散層を形成する第２の工程と、
前記第２の素子活性領域における前記半導体基板の表面領域に、前記半導体基板と逆導電型の不純物を導入して拡散層領域を形成する第３の工程と、
前記第１、第２、第３及び第４の素子活性領域における前記半導体基板上に、第１、第２、第３及び第４の絶縁膜をそれぞれ形成する第４の工程と、
前記第１、第２、第３及び第４の素子活性領域における前記半導体基板上の全面に、前記第１、第２、第３及び第４の絶縁膜を介して導電膜を形成する第５の工程と、
前記導電膜をパターニングして、少なくとも前記第１又は第３の素子活性領域上に所定パターンに残すとともに、前記第２及び前記第４の素子活性領域上にそれぞれゲート電極を形成する第６の工程と、
前記第３及び第４の素子活性領域に不純物を導入し、前記第３及び第４の素子活性領域における前記導電膜の両側の前記半導体基板の表面領域に一対の第２の拡散層及び一対の第３の拡散層を形成する第７の工程と、
前記第２の素子活性領域に前記拡散層領域と逆導電膜型の不純物を導入し、前記第２の素子活性領域における前記導電膜の両側の前記半導体基板の表面領域に一対の第４の拡散層を形成する第８の工程と、
前記第３の素子活性領域の近傍の前記半導体基板へと不純物を導入して第５の拡散層を形成する第９の工程と、
前記第５の拡散層と接続され前記第５の拡散層を介して前記第３の素子活性領域に所定電圧を印可する電極を形成する第１０の工程と
を含んでなる、半導体装置の製造方法。
【請求項８】
ほぼ平坦な半導体領域の表面に第１の溝を形成する第１の工程と、
前記半導体領域の全面に前記第１の溝の深さより厚い膜厚の第１の膜を形成し、前記第１の溝を埋め込む第２の工程と、
前記第１の膜の前記第１の溝上に相当する部位に第２の溝を形成する工程であって、前記第２の溝の底面が前記第１の溝以外の前記半導体基板よりも下層に位置し、前記第１の溝における前記半導体基板の表面に達しないように前記第２の溝を形成する第３の工程と、
前記第１の膜の全面に前記第２の溝の深さより厚い膜厚の第２の膜を形成し、前記第２の溝を埋め込む第４の工程と、
前記半導体基板をストッパーとして、少なくとも前記第１及び第２の膜を研磨して表面を平坦化する第５の工程と
を含んでなる、半導体装置の製造方法。
【請求項９】
半導体基板上に第１の絶縁膜を形成する第１の工程と、
第１の不純物を導入して、前記半導体基板の表面領域の所定範囲に第１の拡散層を形成する第２の工程と、
前記第１の絶縁膜上に第１の導電膜を形成する第３の工程と、
前記第１の導電膜を前記第１の絶縁膜が露出するまで選択的に除去して、前記第１の拡散層上において第１の島状の導電膜を形成するとともに、第１の開口部と前記第１の島状の導電膜を囲み前記第１の拡散層よりも広い第２の開口部とを有するシールドプレート電極を形成する第４の工程と、
全面に第２の絶縁膜を形成して、前記第１の島状の導電膜及び前記シールドプレート電極を埋め込む第５の工程と、
前記第１の開口部内に存する前記第２の絶縁膜及び前記第１の絶縁膜を前記半導体基板が露出するまで除去して、素子活性領域を画定する第６の工程と、
前記素子活性領域において、第３の絶縁膜と第２の導電膜とを順に積層する第７の工程と、
前記第２の導電膜を選択的に除去して、少なくとも前記素子活性領域の前記半導体基板上に前記第３の絶縁膜を介して第２の島状の導電膜を形成する第８の工程と、
前記素子活性領域上を含む全面に第２の不純物を導入し、前記素子活性領域における前記第２の島状の導電膜の両側の前記半導体基板の表面領域に一対の第２の拡散層を形成する第９の工程と、
前記第１の島状の導電膜と前記第２の島状の導電膜を電気的に接続して一体の浮遊ゲート電極を形成する第１０の工程と
を含んでなる、半導体装置の製造方法。
【請求項１０】
半導体基板上に第１の絶縁膜を形成する第１の工程と、
第１の不純物を導入して、前記半導体基板の表面領域の所定範囲に第１の拡散層を形成する第２の工程と、
前記第１の絶縁膜上に第１の導電膜を形成する第３の工程と、
前記第１の導電膜を前記第１の絶縁膜が露出するまで選択的に除去して、前記第１の拡散層上において第１の島状の導電膜を形成するとともに、第１の開口部と前記第１の島状の導電膜を囲み前記第１の拡散層よりも広い第２の開口部とを有するシールドプレート電極を形成する第４の工程と、
全面に第２の絶縁膜を形成して、前記第１の島状の導電膜と前記シールドプレート電極とを埋め込む第５の工程と、
前記第１の開口部内に存する、前記第２の絶縁膜及び前記第１の絶縁膜を、前記半導体基板が露出するまで除去して、素子活性領域を画定する第６の工程と、
前記素子活性領域における前記半導体基板上に第３の絶縁膜を形成する第７の工程と、
前記第２の絶縁膜において前記第１の島状の導電膜を露出させる開孔を形成する第８の工程と、
前記素子活性領域を含む全面に第２の導電膜を形成して、前記開孔を充填する第９の工程と、
前記開孔から前記素子活性領域上へ連なるパターンを残すように前記第２の導電膜を選択的に除去して、前記第１の島状の導電膜とともに一体の浮遊ゲート電極を形成する第１０の工程と、
前記素子活性領域上に第２の不純物を導入し、前記素子活性領域における前記第２の導電膜の両側の前記半導体基板の表面領域に一対の第２の拡散層を形成する第１１の工程と
を含んでなる、半導体装置の製造方法。