【事件の表示】
　平成　５年特許願第２２６８９２号「グラフィック処理装置」拒絶査定に対する審判事件［平成　６年　７月２６日出願公開、特開平　６−２０８６２６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明の認定
　本願は、昭和６１年１０月６日に出願された特願昭６１−２３６１４８号を平成５年改正前特許法第４４条第１項の規定を適用して、平成５年９月１３日に分割出願したものである。
　その発明は、平成１２年３月１日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲第１項〜第２０項に記載されたとおりのものと認められ、そのうちの特許請求の範囲第４項に記載された発明は、
「表示するための複数の画素データを記憶するメモリと、
　複数の１ビットのデータからなるパターンデータを記憶するパターン記憶領域と、
　上記パターン記憶領域内の所定の領域を示す領域情報を保持する制御するレジスタと、
　外部から与えられた命令に基づいて上記メモリ上の描画開始位置から描画終了位置までの第１のアドレスを算出し、上記算出された第１のアドレスに上記領域情報によって示された所定の領域内の予め与えられた画素データを書き込み、上記第１のアドレスから上記所定の画素データ以外の他の画素データを書き込む第２のアドレスを算出し、上記第２のアドレスに上記他の画素データを書き込むことを上記算出された描画開始位置から上記描画終了位置までの上記第１のアドレスに対して繰り返し実行するグラフィック処理部と
を有することを特徴とするデータ処理装置。」（以下、「本願発明」という。）
であると認める。
　
２．引用例に記載された発明の認定
　これに対して、原査定の拒絶理由に引用された特開昭６０−１５１７８７号公報（昭和６０年８月９日出願公開。）（以下、「引用例」という。）には、「線図形発生装置」に関する発明について、図面と共に以下（１）〜（７）の記載がある。
　
（１）「線図形を表すパラメータを入力してドットデータに変換しこれに基づいて例えばＣＲＴ等の表示器上に線図形を発生させる線図形発生装置が周知であり、」（第２頁上左欄第７行〜第１０行）
　
（２）「第９Ａ、９Ｂ、９Ｃ図においては、Ｃ１、Ｃｎを始点、終点とする中心線ｌに対し線幅ｅを有する線図形を発生する状態が示されており、まず、第９Ａ図に示されるように、始点Ｃ１に円パターンを発生させ、その後、円パターンを中心線ｌに沿って矢印方向に移動し、すなわち、第９Ｂ図に示されるように、中心線ｌ上の各点Ｃｉについて円パターンを発生させる。」（第３頁下右欄第８行〜第１６行）
　
（３）「第１２図において、線図形を表すパラメータは円パターン発生回路１６に供給され、該円パターン発生回路１６は所定直径の円パターンを出力し、この出力された円パターンは、円パターン記憶回路１８に供給されて記憶される。」（第４頁上右欄第３行〜第７行）
　
（４）「線図形を表すパラメータは中心線発生回路２０に供給され、該中心線発生回路２０は線図形の中心線ｌを出力する。なお、中心線発生回路２０からの中心線信号２０６は、実施例では図示されたような内容であり、すなわち、Ｃ１、Ｃｎを始点、終点とする中心線ｌが示されている。」（第４頁上右欄第１０行〜第１６行）
　
（５）「前記円パターン記憶回路１８からの円パターン信号２００及び中心線発生回路２０からの中心線信号２０６は、オフセット計算回路２２に供給され、該オフセット計算回路２２は、円パターンの中心座標と中心線の各座標（例えばＣｉ）とのオフセット値を求め、オフセット信号２０８を出力する。そして、オフセット信号２０８、更に、前記円パターン記憶回路１８からの円パターン信号２０２は、アドレス発生回路２４に供給され、該アドレス発生回路２４は、円パターンのアドレスにオフセット値を加算し、アドレス信号２１０を出力する。なお、アドレス信号２１０は、図示されたような内容であり、中心線ｌの所望座標Ｃｉ領域が指示されている。」（第４頁上右欄第１７行〜下左欄第１０行）
　
（６）「更に、画像発生用の線図形、すなわち円パターンにより形成された線図形を記憶するために、線図形記憶回路２６が設けられ、線図形記憶回路２６には、中心線ｌ上の点Ｃ１〜Ｃｉ−１について円パターンを発生させた場合の線図形が既に記憶されており、今回は、中心線ｌ上の点Ｃｉについて円パターンを発生させ該円パターンを既に記憶された線図形に重ね合せる必要が生じている。そして、線図形記憶回路２６には、前記アドレス発生回路２４からのアドレス信号２１０が供給されており、線図形記憶回路２６は、アドレス信号２１０に基づき出力信号２１２を出力する。この出力信号２１２は、図示されたような内容であり、アドレス信号２１０により、点Ｃｉ領域が指示されている。
　前記出力信号２１２及び円パターン記憶回路１８からの円パターン信号２０４は、オア回路２８に供給され、オア回路２８は、出力信号２１２のアドレス内容と円パターン信号２０４のアドレス内容との論理和を計算する。すなわち、本発明においては、中心線発生回路からの中心線の所望座標領域において線図形記憶回路からの線図形に円パターン記憶回路からの円パターンを重ね合せ該重ね合された線図形を再度線図形記憶回路に記憶させるために、重ね合せ回路が設けられており、実施例においては、重ね合せ回路はオア回路２８から成り、該オア回路２８により、出力信号２１２と円パターン信号２０４とが重ね合される。
　従って、オア回路２８により、出力信号２１２の内容と円パターン信号２０４とは重ね合され、これにより、オア回路２８から線図形記憶回路２６への入力信号２１４は、図示されたような内容となる。すなわち、入力信号２１４は、点Ｃｉ領域において線図形の内容に円パターンが重ね合された内容となり、この入力信号２１４は、線図形記憶回路２６に供給され記憶されることとなる。」（第４頁下左欄第１１行〜第５頁上左欄第６行）
　
（７）「円パターン発生回路１６により円パターンを発生させ、該円パターンを円パターン記憶回路１８に記憶する。そして、この円パターンの内容は第１３図に示されており、円パターンの中心点はＰ（Ｐｘ、Ｐｙ）であり、円パターンの任意の点はＱ（Ｑｘ、Ｑｙ）（Ｐｘ−ｍ１／２＜＝Ｑｘ＜＝Ｐｘ＋ｍ１／２、Ｐｙ−ｍ１／２＜＝Ｑｙ＜＝Ｐｙ＋ｍ１／２）で示される。」（第５頁上右欄第１１行〜第１７行）
　
　この（１）〜（７）の記載によると、引用例には、
「表示器上への画像発生用の線図形、すなわち円パターンにより形成された線図形を記憶する線図形記憶回路と、
　中心点Ｐ（Ｐｘ、Ｐｙ）を中心とする円パターンを出力する円パターン発生回路と、
　円パターン発生回路から出力された円パターンを記憶する円パターン記憶回路と、
　供給された線図形を表すパラメータに基づいて発生したＣ１、Ｃｎを始点、終点とする中心線ｌ上の点Ｃｉを指示し、点Ｃｉについて円パターン記憶回路に記憶された円パターンを線図形記憶回路に記憶し、次の点Ｃｉ＋１を指示し、点Ｃｉ＋１について円パターン記憶回路に記憶された円パターンをＣ１〜Ｃｉで記憶された線図形に重ね合せて線図形記憶回路に記憶することを始点Ｃ１から終点Ｃｎまで繰り返し行う中心線発生回路、オフセット計算回路及びアドレス発生回路とを有する線図形発生装置」
の発明（以下、「引用例に記載された発明」という。）が記載されていると認められる。
　
３．対比
　そこで、本願発明と引用例に記載された発明とを対比すると、両者の一致点及び相違点は次のとおりである。
　
＜一致点＞
（ａ）引用例に記載された発明の線図形記憶回路は、表示器上への画像発生用の線図形、すなわち円パターンにより形成された線図形を記憶しており、表示器上への画像発生用の図形が複数の画素データの形態で記憶回路に記憶されることは技術常識であるから、表示するための複数の画素データを記憶するメモリである点で、本願発明の「メモリ」と一致する。
　
（ｂ）出願人は、平成１２年３月１日付けで提出された手続補正書（方式）の第２頁第１７〜第１９行で「請求項４、１３の「複数の１ビットのデータからなるパターンデータを記憶するパターン記憶領域」とは、本願図９の「内部ＲＡＭ」に基づくものです。」と主張しており、該主張に鑑みると、「複数の１ビットのデータからなるパターンデータを記憶するパターン記憶領域」は、実施例の内部ＲＡＭに相当すると認められる。
　また、明細書の第１８頁第２３行〜第２５行の「それらの情報としては、線分を描画する場合の線種を指定する線種情報，線分の太さを指定するペル情報，面描画を行う場合の模様を指定するパターン情報、内部の情報を一時退避するスタック等が上げられる。」、本願発明が記載された特許請求の範囲第４項の従属項である特許請求の範囲第６項の「領域情報には、上記パターン記憶領域内の上記パターンデータの高さ方向のデータ数と幅方向のデータ数を有する」、図２２及び図２３の記載からみて、「パターンデータ」は、実施例のペル情報であって、複数の画素データからなるパターンを示すデータに相当すると認められる。
　しかしながら、明細書中又は図面には、内部ＲＡＭに記憶された「パターンデータ」に関する情報が複数の１ビットのデータ（所謂、ビットマップデータ）であることを示す記載がないため、「複数の１ビットのデータからなるパターンデータ」とは、複数の１ビットのデータからなるパターンを示すデータであると認められる。
　してみると、引用例に記載された発明は、表示器上に表示する円パターンを発生して出力する円パターン発生回路を有しており、表示器上に表示する円パターンが複数の１ビットのデータであるパターンであることは技術常識であるから、「パターンデータを記憶するパターン記憶領域」を除き、複数の１ビットのデータであるパターンを示すデータを出力する手段を有している点で、本願発明と一致する。
  　
（ｃ）出願人は、平成１２年３月１日付けで提出された手続補正書（方式）の第２頁第２０〜２２行で「請求項４、１３の「上記パターン記憶領域内に所定の領域を示す領域情報を保持する制御するレジスタ」は、段落【１３９】、【１４０】、図２２の記載に基づくものです。」と主張しており、該主張に鑑みると、「上記パターン記憶領域内に所定の領域を示す領域情報を保持する制御するレジスタ」は実施例のペル制御レジスタに相当すると認められる。
　本願発明では、「グラフィック処理部」が「上記算出された第１のアドレスに上記領域情報によって示された所定の領域内の予め与えられた画素データを書き込み」及び「上記第２のアドレスに上記他の画素データを書き込む」ことが記載されており、本願発明が記載された特許請求の範囲第４項の従属項である特許請求の範囲第６項では、「領域情報には、上記パターン記憶領域内の上記パターンデータの高さ方向のデータ数と幅方向のデータ数を有する」ことが記載されているから、「上記パターン記憶領域内に所定の領域を示す領域情報」とは、「パターン記憶領域内に」記憶された情報であって、カレントポイントを中心として画素データの書き込みを行う「所定の領域を示す領域情報」であると認められる。
　また、レジスタは一時記憶装置であって、レジスタ自体が制御動作はなし得ないから、段落【１４０】内の「後述する線種情報に基づいて描画される」の記載に鑑みると、「制御する」とは、該レジスタが保持する情報に基づいて何らかの制御が行われることを意味しているものと認められる。
　してみると、引用例に記載された発明の円パターン記憶回路は、中心点Ｐ（Ｐｘ、Ｐｙ）を中心とした円パターンを複数の画素データでメモリに記憶しており、該円パターン記憶回路に記憶された円パターンに基づいてメモリへの記憶制御が行われることは自明であるから、「パラメータ記憶領域内」に記憶された情報である点、及び、「所定の領域を示す領域情報」である点を除き、カレントポイントを中心として画素データの書き込みを行う領域を示す情報を保持する制御する点で、本願発明の「レジスタ」と一致する。
　
（ｄ）引用例に記載された中心線発生回路、オフセット計算回路及びアドレス発生回路は、供給された線図形を表すパラメータに基づいて発生したＣ１、Ｃｎを始点、終点とする中心線ｌ上の点Ｃｉを指示し、点Ｃｉについて円パターン記憶回路に記憶された円パターンを線図形記憶回路に記憶し、次の点Ｃｉ＋１を指示し、点Ｃｉ＋１について円パターン記憶回路に記憶された円パターンをＣ１〜Ｃｉで記憶された線図形に重ね合せて線図形記憶回路に記憶し、この処理を始点Ｃ１から終点Ｃｎまで繰り返して行っている。
　また、この処理の際に、点Ｃｉや点Ｃｉ＋１の座標アドレスは算出により発生されること、及び、線図形というグラフィックをこれらの回路で処理を行っていることは自明であるから、「外部から与えられた命令に基づいて上記メモリ上の描画開始位置から描画終了位置までの第１のアドレスを算出し、上記算出された第１のアドレスに上記領域情報によって示された所定の領域内の予め与えられた画素データを書き込み、上記第１のアドレスから上記所定の画素データ以外の他の画素データを書き込む第２のアドレスを算出し、上記第２のアドレスに上記他の画素データを書き込むことを上記算出された描画開始位置から上記描画終了位置までの上記第１のアドレスに対して繰り返し実行するグラフィック処理部」である点で、本願発明の「グラフィック処理装置」と一致する。
　
　してみると、本願発明と引用例に記載された発明とは、
「表示するための複数の画素データを記憶するメモリと、
　複数の１ビットのデータからなるパターンデータを出力する手段と、
　カレントポイントを中心として画素データの書き込みを行う領域を示す情報を保持する制御するレジスタと、
　外部から与えられた命令に基づいて上記メモリ上の描画開始位置から描画終了位置までの第１のアドレスを算出し、上記算出された第１のアドレスに上記領域情報によって示された所定の領域内の予め与えられた画素データを書き込み、上記第１のアドレスから上記所定の画素データ以外の他の画素データを書き込む第２のアドレスを算出し、上記第２のアドレスに上記他の画素データを書き込むことを上記算出された描画開始位置から上記描画終了位置までの上記第１のアドレスに対して繰り返し実行するグラフィック処理部と
を有することを特徴とするデータ処理装置」
である点で一致する。
　
＜相違点＞
（Ａ）本願発明では、「パターンデータを記憶するパターン記憶領域」を有し、レジスタが保持する領域情報が「パターン記憶領域内」に記憶された情報であるのに対して、引用例に記載された発明では、中心点Ｐ（Ｐｘ、Ｐｙ）を中心とする円パターンを出力する円パターン発生回路を有し、円パターン記憶回路が記憶する円パターンが円パターン発生回路が発生した円パターンである点で相違する。
　
（Ｂ）本願発明の「レジスタ」が保持する情報が「所定の領域を示す領域情報」であるのに対して、引用例に記載された発明の円パターン記憶回路が記憶する情報が円パターンである点で相違する。
　
４．当審の判断
　上記の相違点（Ａ）について検討すると、円パターンのような図形のパターンのデータを発生する手段として、演算によりパターンを算出してパターンのデータを発生する手段や、記憶回路に予め複数種のパターンデータを用意し、その中からパターンデータを読み出して発生する手段は周知な事項であるとともに、パターンデータを発生又は記憶する場合には、パターンデータのデータを複数の１ビットのデータからなるビットデータで行うことは周知事項であるから、引用例に記載された発明の円パターン発生回路として、複数の１ビットのデータからなるパターンデータを記憶するパターン記憶回路を用いることは、当業者が格別の創意を要することなくなし得るものと認められる。
　
　上記の相違点（Ｂ）について検討すると、円パターンのような図形のパターンのデータを記憶する場合に、複数の１ビットのデータ（所謂、ビットマップデータ）情報や１ビットの存在する所定の領域を示す領域情報からなる記憶データ形式で記憶することは周知事項であるから、引用例記載の発明の円パターン記憶回路で記憶する円パターンを、周知の記憶データ形式である、１ビットが存在する所定の領域を示す領域情報とすることは、当業者が格別の創意を要することなくなし得るものと認められる。
　
　そして、引用例に記載された発明では、線図形記憶回路に記憶される情報が円パターン発生回路で発生された円パターンの領域のみであることからみて、本願発明の構成によりもたらされる効果も、引用例に記載された発明、及び、前記周知な事項から当業者が容易に予想し得る程度のものであり、格別のものではない。
　
５．まとめ
　したがって、本願発明は、引用例に記載された発明、及び、前記周知事項に基づいて、当業者が容易に発明することができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり結審する。