【手続補正書】
【提出日】平成18年7月10日(2006.7.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  周囲をバリア層で包囲した下層配線と上層配線とを、周囲をバリア層で包囲したビアプラグで電気的に接続して、これらの配線及びビアプラグを絶縁膜中に埋設したこと特徴とする半導体装置。
【請求項２】  絶縁膜の表面に周囲をバリア層で包囲した下層配線を該絶縁膜の表面から突出させて形成し、
前記絶縁膜の表面に第１層間絶縁膜を前記下層配線の表面を露出させて形成し、
前記下層配線の表面に周囲をバリア層で包囲したビアプラグを前記下層配線に電気的に接続させ前記第１層間絶縁膜の表面から突出させて形成し、
前記第１層間絶縁膜及び下層配線の表面に第２層間絶縁膜を前記ビアプラグの表面を露出させて形成し、
前記第２層間絶縁膜の表面に周囲をバリア層で包囲した上層配線を前記ビアプラグに電気的に接続させ前記第２層間絶縁膜の表面から突出させて形成することを特徴とする半導体装置の製造方法。
【請求項３】  前記第１層間絶縁膜及び前記第２層間絶縁膜を、絶縁膜材料を塗布後、キュアして形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】  キュア後の前記第１層間絶縁膜の表面及び前記第２層間絶縁膜の表面を研磨して余剰な層間絶縁膜を除去し平坦化することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】  前記絶縁膜の表面に下地膜を形成し、
この下地膜の表面にバリア層を形成し、
このバリア層の表面にレジストで配線パターンを形成し、
この配線パターンの内部に配線材料を埋込んで該配線材料からなる配線を形成し、
前記バリア層上のレジスト、余剰なバリア層及び下地膜を除去し、
前記配線の露出面全面にバリア層を選択的に形成して、前記周囲をバリア層で包囲した下層配線及び上層配線をそれぞれ形成することを特徴とする請求項２乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】  前記配線パターンの内部に配線材料を埋込んだ後、表面を研磨して余剰な配線材料を除去し平坦化することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】  前記バリア層上のレジスト、余剰なバリア層及び下地膜を除去した後、前記配線を熱処理することを特徴とする請求項５または６記載の半導体装置の製造方法。
【請求項８】  前記配線材料の埋込みを、電解めっきまたは無電解めっきによるボトムアップ成形で選択的に行うことを特徴とする請求項５乃至７のいずれかに記載の半導体装置の製造方法。
【請求項９】  前記余剰なバリア層及び下地膜の除去を、前記配線をマスクとした選択的エッチングで行うことを特徴とする請求項５乃至８のいずれかに記載の半導体装置の製造方法。
【請求項１０】  前記配線の露出面全面に、該配線を触媒とした無電解めっきによってバリア層を選択的に形成することを特徴とする請求項５乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１１】  前記第１層間絶縁膜及び下層配線の表面にレジストでビアパターンを形成し、
このビアパターンの内部に金属を埋込んで該金属からなるビアプラグを形成し、
前記第１層間絶縁膜上及び下層配線上のレジストを除去し、
前記ビアプラグの露出面全面にバリア層を選択的に形成して前記周囲をバリア層で包囲したビアプラグを形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項１２】  前記第１層間絶縁膜上及び下層配線上のレジストを除去した後、前記ビアプラグを熱処理することを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】  前記金属の埋込みを、無電解めっきによるボトムアップ成形で選択的に行うことを特徴とする請求項１１または１２記載の半導体装置の製造方法。
【請求項１４】  前記ビアプラグの露出面全面に、該ビアプラグを触媒とした無電解めっきによってバリア層を選択的に形成することを特徴とする請求項１１乃至１３のいずれかに記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
前記配線及びビアプラグは、Ｃｕ，Ｃｕ合金，Ａｇ，Ａｇ合金，ＡｕまたはＡｕ合金からなることが好ましい。このように、配線材料及びビア材料として、Ｃｕ，Ｃｕ合金，Ａｇ，Ａｇ合金，ＡｕまたはＡｕ合金を使用することで、半導体装置の高速化、高密度化を図ることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
前記バリア層は、Ｃｏ，Ｃｏ合金，Ｎｉ，Ｎｉ合金，Ｔｉ，Ｔｉ合金，ＴａまたはＴａ合金、またはそれらの窒化膜からなることが好ましい。このＣｏ合金としては、ＣｏＰ，ＣｏＢ，ＣｏＷＰまたはＣｏＷＢ合金等が挙げられ、Ｎｉ合金としては、ＮｉＰ，ＮｉＢ，ＮｉＷＰまたはＮｉＷＢ合金等が挙げられる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
前記配線の底面を覆うバリア層は、Ｐｄ，Ａｇ，Ａｕ，Ｐｔ，Ｃｏ，ＮｉまたはＳｎの少なくとも１種、またはそれらの合金からなる下地膜の表面に形成されていることが好ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
請求項２に記載の発明は、絶縁膜の表面に周囲をバリア層で包囲した下層配線を該絶縁膜の表面から突出させて形成し、前記絶縁膜の表面に第１層間絶縁膜を前記下層配線の表面を露出させて形成し、前記下層配線の表面に周囲をバリア層で包囲したビアプラグを前記下層配線に電気的に接続させ前記第１層間絶縁膜の表面から突出させて形成し、前記第１層間絶縁膜及び下層配線の表面に第２層間絶縁膜を前記ビアプラグの表面を露出させて形成し、前記第２層間絶縁膜の表面に周囲をバリア層で包囲した上層配線を前記ビアプラグに電気的に接続させ前記第２層間絶縁膜の表面から突出させて形成することを特徴とする半導体装置の製造方法である。
これにより、デュアルダマシンプロセスを使用することなく、比較的安価なプロセスで多層配線構造を備えた半導体装置を製造し、しかもスループットを向上させることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
請求項３に記載の発明は、前記第１層間絶縁膜及び前記第２層間絶縁膜を、絶縁膜材料を塗布後、キュアして形成することを特徴とする請求項２記載の半導体装置の製造方法である。
このように、キュアし焼き固めて層間絶縁膜を形成することで、層間絶縁膜の強度を高めるとともに、ポーラス状にして内部に空洞を作って、誘電率ｋを下げることができる。このキュアは、例えば２００〜５００℃のＮ２雰囲気中に、基板を０．５〜２時間晒すことで行われる。
請求項４に記載の発明は、キュア後の前記第１層間絶縁膜の表面及び前記第２層間絶縁膜の表面を研磨して余剰な層間絶縁膜を除去し平坦化することを特徴とする請求項３記載の半導体装置の製造方法である。
前記平坦化をＣＭＰで行うことが好ましい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
前記配線及び前記ビアプラグは、Ｃｕ，Ｃｕ合金，Ａｇ，Ａｇ合金，ＡｕまたはＡｕ合金からなることが好ましい。
前記バリア層は、Ｃｏ，Ｃｏ合金，Ｎｉ，Ｎｉ合金，Ｔｉ，Ｔｉ合金，ＴａまたはＴａ合金、またはそれらの窒化膜からなることが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
請求項５に記載の発明は、前記絶縁膜の表面に下地膜を形成し、この下地膜の表面にバリア層を形成し、このバリア層の表面にレジストで配線パターンを形成し、この配線パターンの内部に配線材料を埋込んで該配線材料からなる配線を形成し、前記バリア層上のレジスト、余剰なバリア層及び下地膜を除去し、前記配線の露出面全面にバリア層を選択的に形成して、前記周囲をバリア層で包囲した下層配線及び上層配線をそれぞれ形成することを特徴とする請求項２乃至４のいずれかに記載の半導体装置の製造方法である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
請求項６に記載の発明は、前記配線パターンの内部に配線材料を埋込んだ後、表面を研磨して余剰な配線材料を除去し平坦化することを特徴とする請求項５記載の半導体装置の製造方法である。
前記平坦化をＣＭＰで行うことが好ましい。
請求項７に記載の発明は、前記バリア層上のレジスト、余剰なバリア層及び下地膜を除去した後、前記配線を熱処理することを特徴とする請求項５または６記載の半導体装置の製造方法である。
このように、配線に熱処理（アニール）を施して、例えば銅からなる配線を再結晶化させることで、配線の比抵抗（ρ）を低下させ、更に配線のストレスを緩和させて、ストレスマイグレーション及びエレクトロマイグレーション耐性を向上させることができる。この熱処理は、例えば温度が５０〜１０００℃のＮ２雰囲気、Ｎ２＋Ｈ２雰囲気、Ａｒ雰囲気、真空雰囲気、還元雰囲気中に、基板を５時間以下晒すことで行われる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
前記下地膜は、Ｐｄ，Ａｇ，Ａｕ，Ｐｔ，Ｃｏ，ＮｉまたはＳｎの少なくとも１種、またはそれらの合金からなることが好ましい。
この下地膜は、電解めっき際にはシード層としての役割を、無電解めっきの際には触媒層としての役割を果たすもので、例えばＰＶＤ、ＣＶＤまたは湿式処理によって形成される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
請求項８に記載の発明は、前記配線材料の埋込みを、電解めっきまたは無電解めっきによるボトムアップ成形で選択的に行うことを特徴とする請求項５乃至７のいずれかに記載の半導体装置の製造方法である。
このように、配線をめっきによるボトムアップ成形、つまりボトムの底からめっき膜を成長させて形成することで、配線の内部にボイドが生成されることを防止することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
請求項９に記載の発明は、前記余剰なバリア層及び下地膜の除去を、前記配線をマスクとした選択的エッチングで行うことを特徴とする請求項５乃至８のいずれかに記載の半導体装置の製造方法である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
請求項１０に記載の発明は、前記配線の露出面全面に、該配線を触媒とした無電解めっきによってバリア層を選択的に形成することを特徴とする請求項５乃至９のいずれかに記載の半導体装置の製造方法である。
これにより、配線の露出面全面に形成したバリア層で配線を保護することができ、しかもバリア層を配線の露出面全面に選択的に形成することで、絶縁膜のほぼ全域に拡がるＳｉＮ等のバリア層を設ける必要をなくして、絶縁膜としての実行誘電率を低く抑えることができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
請求項１１に記載の発明は、前記第１層間絶縁膜及び下層配線の表面にレジストでビアパターンを形成し、このビアパターンの内部に金属を埋込んで該金属からなるビアプラグを形成し、前記第１層間絶縁膜上及び下層配線上のレジストを除去し、前記ビアプラグの露出面全面にバリア層を選択的に形成して前記周囲をバリア層で包囲したビアプラグを形成することを特徴とする請求項２記載の半導体装置の製造方法である。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
請求項１２に記載の発明は、前記第１層間絶縁膜上及び下層配線上のレジストを除去した後、前記ビアプラグを熱処理することを特徴とする請求項１１記載の半導体装置の製造方法である。
このようにビアプラグに熱処理（アニール）を施して、例えば銅からなるビアプラグを再結晶化させることで、ビアプラグの比抵抗（ρ）を低下させ、更にビアプラグのストレスを緩和させて、ストレスマイグレーション及びエレクトロマイグレーション耐性を向上させることができる。この熱処理の条件は、前述の配線の場合と同様である。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
請求項１３に記載の発明は、前記金属の埋込みを、無電解めっきによるボトムアップ成形で選択的に行うことを特徴とする請求項１１または１２記載の半導体装置の製造方法である。このように、ビアプラグをめっきによるボトムアップ成形、つまりボトムの底からめっき膜を成長させて形成することで、ビアプラグの内部にボイドが生成されることを防止することができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
請求項１４に記載の発明は、前記ビアプラグの露出面全面に、該ビアプラグを触媒とした無電解めっきによってバリア層を選択的に形成することを特徴とする請求項１１乃至１３のいずれかに記載の半導体装置の製造方法である。
これにより、ビアプラグの露出面全面に選択的に形成したバリア層でビアプラグを保護することで、絶縁膜としての実行誘電率を高めることなく、ビアプラグを保護することができる。