【手続補正書】
【提出日】平成18年2月10日(2006.2.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  電源供給回路
【特許請求の範囲】
【請求項１】  供給される単一電源から複数の出力電圧を生成して負荷回路に供給する電源供給回路において、
前記複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧を供給する出力電圧の端子部分に、前記負荷回路からの吸い込み電流による前記端子部分の電圧上昇を抑制する電圧上昇抑制手段を設けたことを特徴とする電源供給回路。
【請求項２】  前記電圧上昇抑制手段は、前記端子部分の出力電圧が所定の基準電圧より高くなった場合に、前記負荷回路からの吸い込み電流をグランドに流すことによって前記端子部分の電圧上昇を抑制することを特徴とする請求項１記載の電源供給回路。
【請求項３】  前記電圧上昇抑制手段が、前記出力電圧の端子部分とグランドとの間に設けられた、該出力電圧の基準値よりも高いツェナー電圧を有するツェナーダイオードであることを特徴とする請求項２記載の電源供給回路。
【請求項４】  前記電圧上昇抑制手段が、前記出力電圧の端子部分とグランドとの間に設けられた、該出力電圧の基準値と同じ電圧が帰還比較電圧に設定されているシャントレギュレータであることを特徴とする請求項２記載の電源供給回路。
【請求項５】  前記電圧上昇抑制手段が、前記複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧を供給する出力電圧の端子部分に設けられた吐き出し電流回路と吸い込み電流回路を有するＢ級アンプであり、前記端子部分の出力電圧が所定の基準電圧より高くなった場合に、前記Ｂ級アンプが吸い込み電流回路として動作して、前記端子部分の電圧上昇を抑制することを特徴とする請求項１記載の電源供給回路。
【請求項６】  前記端子部分の出力電圧とは別の出力電圧側にＭ結合トランスを設け、該Ｍ結合トランスの２次側から該別の出力電圧の約１／２の直流電圧を取り出して、前記Ｂ級アンプの電源として供給することを特徴とする請求項５記載の電源供給回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源供給回路に関し、詳細には、複数のＤＣ−ＤＣコンバータ等の電源供給回路を設けることなく、安定性の高い複数の出力電圧を安価かつ効率的に供給する電源供給回路に関する。
【０００２】
【従来の技術】
従来、プリンタ装置や複写装置等において使用されているコントローラ基板は、ＣＰＵ（Central Processing Unit ）、専用ゲートアレイ、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）で構成されており、＋５Ｖの統一された電源で動作している。
【０００３】
しかしながら、近年、ＣＰＵの高速化や発熱量の低減化に伴って、ＣＰＵの動作電圧が５Ｖから３．３Ｖや３．０Ｖに移行し、さらに、２．５Ｖへと移行してきている。
【０００４】
また、ＤＲＡＭ（Dynamic Random Access Memory）においても、高速化に伴い、ＦＰ ＤＲＡＭ（Fast Page DRAM）＋５．０ＶからＥＤＯ ＤＲＡＭ（Extended Data Out DRAM）＋５．０Ｖへと移行し、さらに、ＳＤＲＡＭ（Synchronous DRAM）＋３．３Ｖへ、また、ＤＤＲ−ＤＲＡＭ（Double Data Rate−DRAM）＋２．５Ｖへと移行してきている。
【０００５】
例えば、ＤＤＲ−ＤＲＡＭにおいては、電源である＋２．５Ｖに追加して、図５に示すように、信号Ｉ／ＦとしてＤＡＴＡ ＢＵＳ信号をプルアップするＶTT＝＋１．２５Ｖと、信号を、ｈｉｇｈ／ｌｏｗに識別するスレッシュ電圧ＶREF＝＋１．２５Ｖを供給する必要がある。
【０００６】
そして、ＤＤＲ−ＳＤＲＡＭの基準規格となっているＳＳＴＬ−２（２．５インターフェイス規格）の信号レベルと電源電圧においては、ＶDDQ＝２．５Ｖ、ＶSS＝０Ｖの信号は、１／２ＶDDQ であるＶREF＝１／２ＶDDQにより、Ｈｉｇｈ／Ｌｏｗに判別され、基本的には、スレッシュ電圧ＶREF とコンパレートすることにより判定される。ところがスレッシュ電圧ＶREF は、従来の５Ｖ、３．３Ｖに比較して電源電圧が低いため、信号のＳ／Ｎ（信号／ノイズ）比が悪くなり、ＶREF 電圧がどちらかに片寄ることが、そのまま信号のマージンにつながる結果となる。したがって、スレッシュ電圧ＶREF は、ＶDDQ の変動に伴い、１／２ＶDDQ を作成することが規格化されている。
【０００７】
そして、実際の電流の流れにおいては、図５（ａ）に、出力信号がＬｏｗレベルの時の吸い込み電流の流れを矢印で示すように、このときの吸い込み電流は、ＶTT＝１．２５Ｖから抵抗ＲＴ及び抵抗ＲＳを流れ、ＶSS＝０Ｖに流れ込む。このときには、ＶTT＝１．２５Ｖから吸い込み電流が供給されるので問題は生じない。
【０００８】
ところが、図５（ｂ）に示すように、出力信号がＨｉｇｈレベル時の吸い込み電流は、ＶDDQ ＝２．５Ｖから抵抗ＲＳ及び抵抗ＲＴを流れて、ＶTT＝１．２５Ｖに流れ込む。したがって、このときにＶTT電源の構成が問題となる。
【０００９】
したがって、従来は＋５．０Ｖを電源ユニットから供給すれば、動作可能であったコントローラ基板が、複数の電源電圧の供給を受けるか、または、＋５．０Ｖの電源の供給を受けて、コントローラ基板上で、複数の電源電圧に変換する必要がある。
【００１０】
そして、＋５．０Ｖの電源から複数の電源電圧を供給する方式としては、一般に、３端子レギュレータを使用した熱消費による方式とＤＣ−ＤＣコンバータを使用したスイッチング変換方式がある。
【００１１】
ところが、このような従来の電源供給技術にあっては、安価にかつ高効率に安定して電源供給を行う上で、改良の必要があった。
【００１２】
すなわち、＋５．０Ｖの電源から複数の電源電圧を供給する第１の方式である３端子レギュレータにおいては、構造がシンプルであるため、低コスト化が可能であるが、熱に変換するため、発熱が大きく、変換効率が悪く、消費電力が大きいという問題があった。
【００１３】
また、＋５．０Ｖの電源から複数の電源電圧を供給する第２の方式であるＤＣ−ＤＣコンバータを使用したスイッチング変換方式にあっては、変換効率は良好であるが、コストが高いため、複数のＤＣ−ＤＣコンバータを用いることができないという問題があった。
【００１４】
そして、従来、出力可変型ＤＣ／ＤＣコンバータは、図６に外部帰還電圧設定端子付きＤＣ／ＤＣコンバータ１００をブロック図で示すように、ＤＣ−ＤＣコンバータ制御用のＩＣ１０１、抵抗Ｒｓｃ、外付けコンデンサＣｔ、コンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイオードＤ１、トランスＴ１、コンデンサＣ１、トランジスタＴｒ３及びコンデンサＣ２等を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ１０１は、高利得エラーアンプ（Ｃｏｍｐ）１０２、基準電圧レギュレータ（ＲｅｆＲｅｇ）１０３、充放電型発振器（Ｏｓｅ）１０４、パルス幅変調ラッチ１０５、抵抗Ｒ１〜Ｒ４及びオペアンプＯＰ１等を内蔵している。
【００１５】
ＩＣ１０１は、高利得エラーアンプ（Ｃｏｍｐ）１０２で、電圧ＶｏｕｔをＲ１／（Ｒ１＋Ｒ２）で分圧した電圧値と基準電圧レギュレータ（ＲｅｆＲｅｇ）１０３の出力電圧とを比較し、その差を増幅する。充放電型発振器（Ｏｓｅ）１０４は、電流センスコンパレータを内蔵し、抵抗ＲｓｃでＤＣ−ＤＣコンバータ１００に流れる電流を検出して、その電流の最大値Ｉｐｋを検出してリミットをかけるとともに、外付けコンデンサＣｔにより発振周波数を可変して、ＰＷＢを発生する。パルス幅変調ラッチ１０５は、高利得エラーアンプ（Ｃｏｍｐ）１０２で出力電圧を比較して高利得増幅した結果をパルス幅変調する。
【００１６】
ＤＣ−ＤＣコンバータ１００は、このパルス幅変調された波形で、トランジスタＴｒ１とトランジスタＴｒ２からなるシングル・トーテン・ポール出力段によりパワーＭＯＳ ＦＥＴＱ１を直接ドライブし、入力電圧Ｖｉｎである＋５．０ＶをＯＮ／ＯＦＦすることにより、トランスＴ１に電磁界を発生させる。ＤＣ−ＤＣコンバータ１００は、ダイオードＤ１で、パワーＭＯＳ ＦＥＴＱ１がＯＦＦしたときに、トランスＴ１に電流を流れ続けさせ、スイッチグされたエネルギを、コンデンサＣ１で平滑して、出力電圧Ｖｏｕｔ１として＋２．５Ｖを出力するとともに、それを抵抗Ｒ１、Ｒ２を介して帰還する。
【００１７】
このＤＣ−ＤＣコンバータ１００は、固定出力型ＤＣ−ＤＣコンバータとして動作させることもできる。そして、ＩＣ１０１の内部に構成された分圧抵抗Ｒ１、Ｒ２は、ＩＣ１０１の製造時に、レーザートリミング等の技術を使用して、誤差１％以下の高性能に作ることができ、かつ、ＩＣ１０１内の温度上昇等により出力電圧の温度環境による総合変動を緩和することができる。
【００１８】
そして、このＤＣ−ＤＣコンバータ１００は、出力電圧Ｖｏｕｔ１の２．５Ｖに対して、出力電圧Ｖｏｕｔ２として、１／２の１．２５Ｖを出力する。ＤＣ−ＤＣコンバータ１００は、オペアンプＯＰ１により出力電圧Ｖｏｕｔ２をバッファして、外部の負荷と遮断するが、オペアンプＯＰ１の出力電圧Ｖｏｕｔ２は、数百ｍＡと微少電流までしか供給できない。
【００１９】
しかしながら、負荷に必要な電流は、回路構成によりまちまちであり、全てを満足することはできない。
【００２０】
図６では、電流増幅を目的とした外部付けトランジスタＴｒ３を接続するため、オペアンプＯＰ１の出力端子をトランジスタＴｒ３のベースへ接続し、トランジスタＴｒ３のエミッタを、オペアンプＯＰ１のマイナス入力に接続した構成にすることにより、トランジスタＴｒ３のエミッタ電圧を、１／２Ｖｏｕｔ１に帰還制御して、電流を増幅している。
【００２１】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、図６に×印を伴う矢印で示す吸い込み電流ｉが流れる構成とはなっていないため、Ｖｏｕｔ２＝１．２５Ｖは、異常電圧として、電圧が徐々に上昇し始めるという問題があった。
【００２２】
そこで、この発明は、供給される単一電源から複数の出力電圧を生成して負荷回路に供給するに際して、複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧供給する出力電圧が異常電圧として上昇するのを防止し、安定性の高い複数の出力電圧を安価かつ効率的に供給することを目的としている。
【００２３】
【００２４】
【００２５】
【００２６】
【課題を解決するための手段】
この発明は上記の目的を達成するため、供給される単一電源から複数の出力電圧を生成して負荷回路に供給する電源供給回路において、上記複数の出力電圧のうち、吸い込み電流の発生する負荷回路に電圧を供給する出力電圧の端子部分に、上記負荷回路からの吸い込み電流による上記端子部分の電圧上昇を抑制する電圧上昇抑制手段を設けたものである。
上記電圧上昇抑制手段は、上記端子部分の出力電圧が所定の基準電圧より高くなった場合に、上記負荷回路からの吸い込み電流をグランドに流すことによって上記端子部分の電圧上昇を抑制するようにするとよい。
【００２７】
また、上記電圧上昇抑制手段が、上記出力電圧の端子部分とグランドとの間に設けられた、該出力電圧の基準値よりも高いツェナー電圧を有するツェナーダイオードであってもよい。
それによって、複数のＤＣ−ＤＣコンバータ等の電源供給回路を設けることなく、吸い込み電流が発生する負荷回路に出力する出力電圧がツェナー電圧以上になった場合に、吸い込み電流をツェナダイオードを通してグランドに流して、異常電圧として上昇するのを防止することができ、安定性の高い複数の出力電圧を安価かつ効率的に供給することができる。
【００２８】
あるいは、上記電圧上昇抑制手段が、上記出力電圧の端子部分とグランドとの間に設けられた、該出力電圧の基準値と同じ電圧が帰還比較電圧に設定されているシャントレギュレータであってもよい。
【００２９】
この場合には、吸い込み電流が発生する負荷回路に出力する出力電圧が基準値以上になった場合には、その吸い込み電流をシャントレギュレータを通してグランドに流して、基準値に抑えることができ、異常電圧として上昇するのを防止することができる。
【００３０】
あるいはまた、上記電圧上昇抑制手段が、前記複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧を供給する出力電圧の端子部分に設けられた吐き出し電流回路と吸い込み電流回路を有するＢ級アンプであり、上記端子部分の出力電圧が所定の基準電圧より高くなった場合に、前記Ｂ級アンプが吸い込み電流回路として動作して、前記端子部分の電圧上昇を抑制するようにしてもよい。
【００３１】
【００３２】
さらに、上記端子部分の出力電圧とは別の出力電圧側にＭ結合トランスを設け、そのＭ結合トランスの２次側から上記出力電圧の約１／２の直流電圧を取り出して、上記Ｂ級アンプの電源として供給するようにするとよい。
【００３３】
上記構成によれば、電力の熱エネルギーとしての消費を抑制することができ、安定性の高い複数の出力電圧を安価かつより一層効率的に供給することができる。
【００３４】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００３５】
図１は、本発明の電源供給回路の第１の実施の形態を適用したＤＣ−ＤＣコンバータ１の回路構成図である。
【００３６】
図１において、ＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ制御用のＩＣ２、抵抗Ｒｓｃ、外付けコンデンサＣｔ、コンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイオードＤ１、トランスＴ１、コンデンサＣ１、トランジスタＴｒ３、コンデンサＣ２及びツェナーダイオードＤ２等を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ２は、高利得エラーアンプ（Ｃｏｍｐ）３、基準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発振器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ４及びオペアンプＯＰ１等を内蔵している。
【００３７】
ＩＣ２は、高利得エラーアンプ（Ｃｏｍｐ）３で、出力電圧Ｖout1をＲ１／（Ｒ１＋Ｒ２）で分圧した電圧値と基準電圧レギュレータ（ＲｅｆＲｅｇ）４の出力電圧とを比較し、その差を増幅する。充放電型発振器（Ｏｓｅ）５は、電流センスコンパレータを内蔵し、抵抗ＲｓｃでＤＣ−ＤＣコンバータ１に流れる電流を検出して、その電流の最大値Ｉｐｋを検出してリミットをかけるとともに、外付けコンデンサＣT により発振周波数を可変して、ＰＷＢを発生する。パルス幅変調ラッチ６は、高利得エラーアンプ（Ｃｏｍｐ）３で出力電圧を比較して高利得増幅した結果をパルス幅変調する。
【００３８】
ＤＣ−ＤＣコンバータ１は、このパルス幅変調された波形で、トランジスタＴｒ１とトランジスタＴｒ２からなるシングル・トーテン・ポール出力段によりパワーＭＯＳ ＦＥＴＱ１を直接ドライブし、入力電圧Ｖｉｎである＋５．０ＶをＯＮ／ＯＦＦすることにより、トランスＴ１に電磁界を発生させる。ＤＣ−ＤＣコンバータ１は、ダイオードＤ１でパワーＭＯＳ ＦＥＴＱ１がＯＦＦしたときに、トランスＴ１に電流を流れ続けさせ、スイッチグされたエネルギを、コンデンサＣ１で平滑して、出力電圧Ｖout1として、＋２．５Ｖを出力するとともに、その電圧を抵抗Ｒ１、Ｒ２を介して高利得エラーアンプ（Ｃｏｍｐ）３に帰還する。
【００３９】
そして、ＩＣ２の内部に構成された分圧抵抗Ｒ１、Ｒ２は、ＩＣ２の製造時に、レーザートリミング等の技術を使用して、誤差１％以下の高性能に作ることができ、かつ、ＩＣ２内の温度上昇等により出力電圧の温度環境による総合変動を緩和することができる。
【００４０】
このＤＣ−ＤＣコンバータ１は、出力電圧Ｖout1の２．５Ｖに対して、その出力電圧Ｖout1の１／２の１．２５Ｖを出力電圧Ｖout2として出力する。
【００４１】
そして、このＤＣ−ＤＣコンバータ２は、オペアンプＯＰ１によりこの出力電圧Ｖout2をバッファして、外部の負荷と遮断するが、オペアンプＯＰ１の出力電圧Ｖout2は、数百ｍＡと微少電流までしか供給できない。
【００４２】
このＤＣ−ＤＣコンバータ１は、電流増幅を目的とする外部付けトランジスタＴｒ３を接続するために、オペアンプＯＰ１の出力端子をトランジスタＴｒ３のベースに接続し、トランジスタＴｒ３のエミッタを、オペアンプＯＰ１のマイナス入力に接続して、トランジスタＴｒ３のエミッタ電圧を、１／２Ｖout1に帰還制御して電流を増幅している。
【００４３】
そして、このＤＣ−ＤＣコンバータ１は、吸い込み電流が発生する負荷回路に電圧を供給する出力電圧の端子部分であるトランジスタＴｒ３のエミッタ端子とグランドとの間に、ツェナーダイオードＤ２が接続されており、そのツェナーダイオードＤ２は、出力電圧Ｖout2の電圧値の基準値である＋１．２５Ｖよりも高いツェナー電圧Ｖｚを有している。
【００４４】
したがって、本実施の形態のＤＣ−ＤＣコンバータ１は、出力信号がＬｏｗレベルであり電流の流れが供給状態であるときには、出力電圧Ｖout2が＋１．２５Ｖ以下になり、ツエナーダイオードＤ２は動作しない。
【００４５】
ところが、出力信号がＨｉｇｈレベルになり電流が吸い込み方向になると、徐々に電流の行き先が無くなり、出力電圧Ｖout2が電圧上昇し始めて、ツェナーＶｚ電圧を越えた瞬間に、吸い込み電流がツェナーダイオードＤ２を通してグランドに流れ込んで、出力電圧Ｖout2の電圧上昇を抑える。
【００４６】
このように、本実施の形態のＤＣ−ＤＣコンバータ１は、供給される単一電源から複数の出力電圧を生成して負荷回路に供給するに際して、複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧を供給する出力電圧の端子部分とグランドとの間に、その出力電圧の基準値よりも少し高いツェナー電圧を有するツェナーダイオードＤ２を設け、負荷回路からの吸い込み電流による電圧上昇を抑制している。
【００４７】
したがって、複数のＤＣ−ＤＣコンバータを設けることなく、吸い込み電流が発生する負荷回路に出力する出力電圧がツェナー電圧以上になった場合に、その吸い込み電流をツェナダイオードＤ２を通してグランドに流して、異常電圧として上昇するのを防止することができ、安定性の高い複数の出力電圧を安価かつ効率的に供給することができる。
【００４８】
図２は、本発明の電源供給回路の第２の実施の形態を適用したＤＣ−ＤＣコンバータ１０の回路構成図である。
【００４９】
なお、本実施の形態は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と同様のＤＣ−ＤＣコンバータに適用したものであり、本実施の形態の説明においては、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と同様な構成部分については、同一の符号を用いて説明する。
【００５０】
図２において、ＤＣ−ＤＣコンバータ１０は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と同様なＩＣ２、抵抗Ｒｓｃ、外付けコンデンサＣｔ、コンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイオードＤ１、トランスＴ１、コンデンサＣ１、トランジスタＴｒ３及びコンデンサＣ２等を備えているとともに、シャントレギュレータＤ３及びシャントレギュレータＤ３に接続された抵抗Ｒ５、Ｒ６を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ２は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１のＩＣ２と同様に、高利得エラーアンプ（Ｃｏｍｐ）３、基準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発振器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ４及びオペアンプＯＰ１等を内蔵している。
【００５１】
シャントレギュレータＤ３は、吸い込み電流が発生する負荷回路に電圧を供給する出力電圧の端子部分であるトランジスタＴｒ３のエミッタ端子とグランドとの間に接続されており、このシャントレギュレータＤ３は、その比較電圧値Ｖref が、出力電圧Ｖout2と同じ電圧のものが用いられている。
【００５２】
抵抗Ｒ５と抵抗Ｒ６は、シャントレギュレータＤ３の比較電圧端子に接続されており、その分圧電圧値が、上記比較電圧値Ｖref となる抵抗値のものが用いられている。
【００５３】
すなわち、シャントレギュレータＤ３が、例えば、比較電圧値Ｖref ＝１．０Ｖのものであると、Ｖref 端子に印加される抵抗Ｒ５、Ｒ６の分圧電圧が１．０Ｖになる抵抗値のものを接続して、この比較電圧値Ｖref が１．０Ｖになると、シャントレギュレータＤ３がツエナー動作を行うようにする。
【００５４】
例えば、抵抗Ｒ５，Ｒ６の抵抗値を、Ｒ５＝２．５ＫΩ、Ｒ６＝１０．０ＫΩに設定すると、出力電圧Ｖout2が１．２５Ｖよりも上昇すると、シャントレギュレータＤ３がツエナー動作を開始する。
【００５５】
したがって、本実施の形態のＤＣ−ＤＣコンバータ１は、出力信号がＬｏｗレベルであり電流の流れが供給状態であるときには、出力電圧Ｖout2が、＋１．２５Ｖ以下になり、シャントレギュレータＤ３は動作しない。
【００５６】
ところが、出力信号がＨｉｇｈレベルになり電流が吸い込み方向になると、徐々に電流の行き先が無くなり、出力電圧Ｖout2が上昇し始めてツェナーＶｚ電圧を越えた瞬間に、吸い込み電流がシャントレギュレータＤ３を通してグランドに流れ込んで、電圧上昇を抑える。
【００５７】
このように、本実施の形態のＤＣ−ＤＣコンバータ１は、供給される単一電源から複数の出力電圧を生成して負荷回路に供給するに際して、複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧供給する出力電圧の端子部分に、その出力電圧の基準値と同じ電圧が帰還比較電圧に設定されているシャントレギュレータＤ３を設け、負荷回路からの吸い込み電流による電圧上昇を抑制している。
【００５８】
したがって、複数のＤＣ−ＤＣコンバータを設けることなく、吸い込み電流が発生する負荷回路に出力する出力電圧が基準値以上になった場合に、その吸い込み電流をシャントレギュレータＤ３を通してグランドに流して、出力電圧を基準値に抑えることができ、異常電圧として上昇するのを防止して、安定性の高い複数の出力電圧を安価かつ効率的に供給することができる。
【００５９】
図３は、本発明の電源供給回路の第３の実施の形態を適用したＤＣ−ＤＣコンバータ２０の回路構成図である。
【００６０】
なお、本実施の形態は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と同様のＤＣ−ＤＣコンバータに適用したものであり、本実施の形態の説明においては、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と同様な構成部分については、同一の符号を用いて説明する。
【００６１】
図３において、ＤＣ−ＤＣコンバータ２０は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１と同様な抵抗Ｒｓｃ、外付けコンデンサＣｔ、コンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイオードＤ１、トランスＴ１、コンデンサＣ１、トランジスタＴｒ３及びコンデンサＣ２等を備えているとともに、ＩＣ２１、トランジスタＴｒ３及びにトランジスタＴｒ４を備えている。
【００６２】
ＤＣ−ＤＣコンバータ制御用のＩＣ２１は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１のＩＣ２と同様な高利得エラーアンプ（Ｃｏｍｐ）３、基準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発振器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ４及びオペアンプＯＰ１等を内蔵しているとともに、オペアンプＯＰ２を内蔵しており、オペアンプＯＰ２以外は、上記第１の実施の形態のＩＣ２と同様の構成である。
【００６３】
トランジスタＴｒ３とトランジスタＴｒ４は、そのエミッタ同志が接続され、トランジスタＴｒ４のコレクタが接地されている。
【００６４】
オペアンプＯＰ２は、そのマイナス入力端子がオペアンプＯＰ１のマイナス入力端子に接続され、そのプラス入力端子には、出力電圧Ｖout1を抵抗Ｒ３と抵抗Ｒ４で分圧した電圧が入力されている。
【００６５】
オペアンプＯＰ２の出力端子は、トランジスタＴｒ４のベースに接続されており、オペアンプＯＰ１の出力端子は、上記第１の実施の形態の場合と同様に、トランジスタＴｒ３のベースに接続されている。
【００６６】
そして、トランジスタＴｒ３のエミッタとトランジスタＴｒ４のエミッタの接続点の電圧が、オペアンプＯＰ１とオペアンプＯＰ２のマイナス入力端子に帰還している。
【００６７】
したがって、本実施の形態のＤＣ−ＤＣコンバータ２０は、トランジスタＴｒ４のエミッタ電圧を１／２Ｖout1に帰還制御し、電流を増幅する。
【００６８】
このトランジスタＴｒ３とトランジスタＴｒ４は、いわゆる吐き出し電流回路と吸い込み電流回路を有するＢ級ＡＭＰ回路といわれるもので、基準値１．２５Ｖ以上の電圧が出力電圧に検出されると、トランジスタＴｒ４により吸い込み電流回路として動作し、１．２５Ｖ以下の電圧が出力電圧Ｖout2に検出されると、トランジスタＴｒ３により電圧供給回路として動作する。
【００６９】
したがって、本実施の形態のＤＣ−ＤＣコンバータ２０は、出力信号がＬｏｗレベルであり電流の流れが供給時には、＋１．２５Ｖ以下になり、トランジスタＴｒ３により電源供給回路として動作する。
【００７０】
ところが、出力信号がＨｉｇｈレベルになり、基準値１．２５Ｖ以上の電圧が出力電圧に検出されると、トランジスタＴｒ４により吸い込み回路として動作し、電圧上昇を抑える。
【００７１】
このように、本実施の形態のＤＣ−ＤＣコンバータ２０は、供給される単一電源から複数の出力電圧を生成して負荷回路に供給するに際して、複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧供給する出力電圧の端子部分に、吐き出し電流回路と吸い込み電流回路を有するＢ級アンプであるトランジスタＴｒ３とトランジスタＴｒ４を設け、負荷回路からの吸い込み電流をその出力電圧で制御している。
【００７２】
したがって、吸い込み電流が発生したときに、吐き出し電流回路と吸い込み電流回路で、出力電圧を基準値に抑えることができ、異常電圧として上昇するのを防止して、安定性の高い複数の出力電圧を安価かつ効率的に供給することができる。
【００７３】
図４は、本発明の電源供給回路の第４の実施の形態を適用したＤＣ−ＤＣコンバータ３０の回路構成図である。
【００７４】
なお、本実施の形態は、上記第１の実施の形態のＤＣ−ＤＣコンバータ１及び上記第３の実施の形態のＤＣ−ＤＣコンバータ２０と同様のＤＣ−ＤＣコンバータに適用したものであり、本実施の形態の説明においては、上記第１の実施の形態のＤＣ−ＤＣコンバータ１及び上記第３の実施の形態のＤＣ−ＤＣコンバータ２０と同様な構成部分については、同一の符号を用いて説明する。
【００７５】
図４において、ＤＣ−ＤＣコンバータ３０は、上記第３の実施の形態のＤＣ−ＤＣコンバータ２０と同様なＩＣ２１、抵抗Ｒｓｃ、外付けコンデンサＣｔ、コンデンサＣ２、トランジスタＴｒ１、Ｔｒ２、パワーＭＯＳ ＦＥＴＱ１、ダイオードＤ１、コンデンサＣ１、トランジスタＴｒ３、コンデンサＣ２及びトランジスタＴｒ３とトランジスタＴｒ４を備えているとともに、Ｍ結合トランスＴ２を備えており、ＤＣ−ＤＣコンバータ制御用のＩＣ２１は、上記第３の実施の形態のＤＣ−ＤＣコンバータ２０のＩＣ２１と同様の高利得エラーアンプ（Ｃｏｍｐ）３、基準電圧レギュレータ（ＲｅｆＲｅｇ）４、充放電型発振器（Ｏｓｅ）５、パルス幅変調ラッチ６、抵抗Ｒ１〜Ｒ４、オペアンプＯＰ１及びオペアンプＯＰ２を内蔵している。
【００７６】
Ｍ結合トランスＴ２は、２重巻き線構造となっており、２次巻線側に、逆流電流を防止するダイオードＤ４と、スイッチング波形を平滑化するコンデンサＣ４が接続されている。このＭ結合トランスＴ２の２次巻き線の一方を、Ｂ級アンプを構成するトランジスタＴｒ３のコレクタに接続して、トランジスタＴｒ３に電源供給している。
【００７７】
上記Ｍ結合トランスＴ２は、１次巻線と２次巻線の巻線比が約１：２となっており、出力電圧Ｖout1である２．５Ｖの半分の１．２５Ｖを、トランジスタＴｒ３に電源供給している。
【００７８】
したがって、本実施の形態のＤＣ−ＤＣコンバータ３０は、トランジスタＴｒ４のエミッタ電圧を１／２Ｖout1に帰還制御し、電流を増幅する。
【００７９】
このトランジスタＴｒ３とトランジスタＴｒ４は、いわゆるＢ級ＡＭＰ回路といわれるもので、基準値１．２５Ｖ以上の電圧が出力電圧に検出されると、トランジスタＴｒ４により吸い込み電流回路として動作し、１．２５Ｖ以下の電圧が出力電圧Ｖout2に検出されると、トランジスタＴｒ３により電圧供給回路として動作する。
【００８０】
したがって、本実施の形態のＤＣ−ＤＣコンバータ２０は、出力信号がＬｏｗレベルであり電流の流れが供給時には、＋１．２５Ｖ以下になり、トランジスタＴｒ３により電源供給回路として動作する。しかし、出力信号がＨｉｇｈレベルになり、基準値１．２５Ｖ以上の電圧が出力電圧に検出されると、トランジスタＴｒ４により吸い込み電流回路として動作し、電圧上昇を抑えるとともに、出力電圧Ｖout2が２．５Ｖ、５ＶからトランジスタＴｒ３でドロップダウンして熱エネルギーとして消費される電圧を、低電圧でドロップダウンし、効率を向上させることができる。
【００８１】
このように、本実施の形態のＤＣ−ＤＣコンバータ３０は、供給される単一電源から複数の出力電圧を生成して負荷回路に供給するに際して、複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧供給する出力電圧の端子部分に、吐き出し電流回路と吸い込み電流回路を有するＢ級アンプであるトランジスタＴｒ３とトランジスタＴｒ４を設けるとともに、他の出力電圧側にＭ結合トランスＴ２を設け、そのＭ結合トランスＴ２の２次側から、２．５Ｖの出力電圧Ｖout1の約１／２の直流電圧を取り出して、Ｂ級アンプの電源として供給している。
【００８２】
したがって、熱エネルギーとしての電力消費を抑制することができ、安定性の高い複数の出力電圧を、安価かつより一層効率的に供給することができる。
【００８３】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８４】
【発明の効果】
この発明の電源供給回路によれば、供給される単一電源から複数の出力電圧を生成して負荷回路に供給するに際して、複数の出力電圧のうち、吸い込み電流が発生する負荷回路に電圧供給する出力電圧が、異常電圧として上昇するのを防止し、安定性の高い複数の出力電圧を安価にかつ効率的に供給することができる。
【００８５】
【００８６】
【００８７】
【図面の簡単な説明】
【図１】
本発明の電源供給回路の第１の実施の形態を適用したＤＣ−ＤＣコンバータの回路構成図である。
【図２】
本発明の電源供給回路の第２の実施の形態を適用したＤＣ−ＤＣコンバータの回路構成図である。
【図３】
本発明の電源供給回路の第３の実施の形態を適用したＤＣ−ＤＣコンバータの回路構成図である。
【図４】
本発明の電源供給回路の第４の実施の形態を適用したＤＣ−ＤＣコンバータの回路構成図である。
【図５】
ＤＤＲ−ＤＲＡＭの出力信号がＬｏｗレベル（ａ）とＨｉｇｈレベル（ｂ）のときの吸い込み電流の流れを示す図である。
【図６】
従来のＤＣ−ＤＣコンバータの回路構成図である。
【符号の説明】
１：ＤＣ−ＤＣコンバータ    ２：ＩＣ    Ｒｓｃ 抵抗
Ｃｔ：外付けコンデンサ      Ｔｒ１、Ｔｒ２、Ｔｒ３：トランジスタ
Ｑ１：パワーＭＯＳ ＦＥＴ    Ｄ１：ダイオード    Ｔ１：トランス
Ｃ１、Ｃ２：コンデンサ    Ｄ２ ツェナーダイオード
３：高利得エラーアンプ（Ｃｏｍｐ）
４：基準電圧レギュレータ（ＲｅｆＲｅｇ）
５ 充放電型発振器（Ｏｓｅ）    ６：パルス幅変調ラッチ
Ｒ１〜Ｒ４：抵抗    ＯＰ１：オペアンプ    １０：ＤＣ−ＤＣコンバータ
Ｄ２：シャントレギュレータ    Ｄ２：シャントレギュレータ
Ｒ５、Ｒ６：抵抗    ２０：ＤＣ−ＤＣコンバータ    ２１：ＩＣ
Ｔｒ３、Ｔｒ４：トランジスタ    ＯＰ２：オペアンプ
３０：ＤＣ−ＤＣコンバータ    Ｔ２：Ｍ結合トランス
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2003319646.tif 000001
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2003319646.tif 000002
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2003319646.tif 000003