【手続補正書】
【提出日】平成18年7月11日(2006.7.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  半導体基板を準備する第１の工程と、
前記半導体基板の表面にゲート絶縁膜を形成する第２の工程と、
前記ゲート絶縁膜の表面にダミーゲートを形成する第３の工程と、
前記ダミーゲートをマスクとして用いつつ自己整合的に前記半導体基板に不純物を注入する第４の工程と、
前記半導体基板の全面に層間絶縁膜を形成する第５の工程と、
前記層間絶縁膜を薄膜化することにより前記ダミーゲートの側面にのみ前記層間絶縁膜を残す第６の工程と、
前記層間絶縁膜および前記ゲート絶縁膜を残置しつつ前記ダミーゲートを除去する第７の工程と、
前記ダミーゲートの除去された部分にゲート電極を形成する第８の工程と、
前記ダミーゲートのゲート長を減少させる第９の工程と
を備えるＭＩＳＦＥＴの製造方法。
【請求項２】  前記ゲート絶縁膜と前記ダミーゲートとの間、および前記層間絶縁膜と前記ダミーゲートとの間で、それぞれエッチング選択性を持たせることが可能な材料を、前記ゲート絶縁膜、前記ダミーゲートおよび前記層間絶縁膜のそれぞれの材料に採用し、
前記第７の工程は、前記ゲート絶縁膜と前記ダミーゲートとの間、および前記層間絶縁膜と前記ダミーゲートとの間で、それぞれエッチング選択性を持たせて前記ダミーゲートにエッチングを施す工程を備える、
請求項１記載のＭＩＳＦＥＴの製造方法。
【請求項３】  前記ゲート絶縁膜と前記ダミーゲートとの間、および前記層間絶縁膜と前記ダミーゲートとの間で、それぞれエッチング選択性を持たせることが可能な材料を、前記ゲート絶縁膜、前記ダミーゲートおよび前記層間絶縁膜のそれぞれの材料に採用し、
前記第７の工程は、前記ゲート絶縁膜と前記ダミーゲートとの間、および前記層間絶縁膜と前記ダミーゲートとの間で、それぞれエッチング選択性を持たせて前記ダミーゲートにエッチングを施す工程を備え、
前記第９の工程は、前記ゲート絶縁膜と前記ダミーゲートとの間でエッチング選択性を持たせて前記ダミーゲートに等方性エッチングを施す工程を備える、
請求項１記載のＭＩＳＦＥＴの製造方法。
【請求項４】  前記ダミーゲートは上部および下部を備え、
前記第９の工程においてゲート長を減少させるのは前記ダミーゲートの前記下部のみである、
請求項１記載のＭＩＳＦＥＴの製造方法。
【請求項５】  前記ゲート絶縁膜と前記ダミーゲートの前記下部との間、および前記ダミーゲートの前記下部と前記ダミーゲートの前記上部との間、および前記ダミーゲートの前記上部と前記層間絶縁膜との間、および前記ダミーゲートの前記下部と前記層間絶縁膜との間で、それぞれエッチング選択性を持たせることが可能な材料を、前記ゲート絶縁膜、前記ダミーゲートの前記上部および下部並びに前記層間絶縁膜のそれぞれの材料に採用し、
前記第７の工程は、前記ゲート絶縁膜と前記ダミーゲートの前記下部との間、および前記ダミーゲートの前記上部と前記層間絶縁膜との間、および前記ダミーゲートの前記下部と前記層間絶縁膜との間で、それぞれエッチング選択性を持たせて前記ダミーゲートの前記上部および下部にエッチングを施す工程を備え、
前記第９の工程は、前記ゲート絶縁膜と前記ダミーゲートの前記下部との間、および前記ダミーゲートの前記下部と前記ダミーゲートの前記上部との間でエッチング選択性を持たせて前記ダミーゲートの前記下部に等方性エッチングを施す工程を備える、
請求項４記載のＭＩＳＦＥＴの製造方法。
【請求項６】  前記第４および第９の工程を前記第５の工程に先立って複数回繰り返す、
請求項１、請求項３乃至５のいずれかに記載のＭＩＳＦＥＴの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
この発明のうち請求項１にかかるものは、半導体基板を準備する第１の工程と、前記半導体基板の表面にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜の表面にダミーゲートを形成する第３の工程と、前記ダミーゲートをマスクとして用いつつ自己整合的に前記半導体基板に不純物を注入する第４の工程と、前記半導体基板の全面に層間絶縁膜を形成する第５の工程と、前記層間絶縁膜を薄膜化することにより前記ダミーゲートの側面にのみ前記層間絶縁膜を残す第６の工程と、前記層間絶縁膜および前記ゲート絶縁膜を残置しつつ前記ダミーゲートを除去する第７の工程と、前記ダミーゲートの除去された部分にゲート電極を形成する第８の工程と、前記ダミーゲートのゲート長を減少させる第９の工程とを備えるＭＩＳＦＥＴの製造方法である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
この発明のうち請求項３にかかるものは、請求項１記載のＭＩＳＦＥＴの製造方法であって、前記ゲート絶縁膜と前記ダミーゲートとの間、および前記層間絶縁膜と前記ダミーゲートとの間で、それぞれエッチング選択性を持たせることが可能な材料を、前記ゲート絶縁膜、前記ダミーゲートおよび前記層間絶縁膜のそれぞれの材料に採用し、前記第７の工程は、前記ゲート絶縁膜と前記ダミーゲートとの間、および前記層間絶縁膜と前記ダミーゲートとの間で、それぞれエッチング選択性を持たせて前記ダミーゲートにエッチングを施す工程を備え、前記第９の工程は、前記ゲート絶縁膜と前記ダミーゲートとの間でエッチング選択性を持たせて前記ダミーゲートに等方性エッチングを施す工程を備える。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
この発明のうち請求項４にかかるものは、請求項１記載のＭＩＳＦＥＴの製造方法であって、前記ダミーゲートは上部および下部を備え、前記第９の工程においてゲート長を減少させるのは前記ダミーゲートの前記下部のみである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
この発明のうち請求項５にかかるものは、請求項４記載のＭＩＳＦＥＴの製造方法であって、前記ゲート絶縁膜と前記ダミーゲートの前記下部との間、および前記ダミーゲートの前記下部と前記ダミーゲートの前記上部との間、および前記ダミーゲートの前記上部と前記層間絶縁膜との間、および前記ダミーゲートの前記下部と前記層間絶縁膜との間で、それぞれエッチング選択性を持たせることが可能な材料を、前記ゲート絶縁膜、前記ダミーゲートの前記上部および下部並びに前記層間絶縁膜のそれぞれの材料に採用し、前記第７の工程は、前記ゲート絶縁膜と前記ダミーゲートの前記下部との間、および前記ダミーゲートの前記上部と前記層間絶縁膜との間、および前記ダミーゲートの前記下部と前記層間絶縁膜との間で、それぞれエッチング選択性を持たせて前記ダミーゲートの前記上部および下部にエッチングを施す工程を備え、前記第９の工程は、前記ゲート絶縁膜と前記ダミーゲートの前記下部との間、および前記ダミーゲートの前記下部と前記ダミーゲートの前記上部との間でエッチング選択性を持たせて前記ダミーゲートの前記下部に等方性エッチングを施す工程を備える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
この発明のうち請求項６にかかるものは、請求項１、請求項３乃至５のいずれかに記載のＭＩＳＦＥＴの製造方法であって、前記第４および第９の工程を前記第５の工程に先立って複数回繰り返す。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
この発明のうち請求項１にかかるＭＩＳＦＥＴの製造方法を用いれば、ＬＤＤ領域として機能する活性領域または不均一チャネル注入領域を、半導体基板の表面のうちゲート電極を挟む場所に形成できる。また、フォトリソグラフィ技術のパターニング寸法限界以下のゲート長を持つゲート電極を備えたＭＩＳＦＥＴを製造することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
この発明のうち請求項３にかかるＭＩＳＦＥＴの製造方法を用いれば、等方性エッチングによりダミーゲートのゲート長を減少させるので、ゲート長の正確な制御が可能である。また、ゲート絶縁膜とダミーゲートと、および層間絶縁膜とダミーゲートとが、それぞれエッチング選択性を持つようにすることができるのでダミーゲートを除去する際に、層間絶縁膜およびゲート絶縁膜に対しダメージを与える可能性が少ない。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
この発明のうち請求項４にかかるＭＩＳＦＥＴの製造方法を用いれば、電気抵抗値が小さく、かつ上部においてコンタクトが取りやすいゲート電極を備えるＭＩＳＦＥＴを製造することが可能である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
この発明のうち請求項５にかかるＭＩＳＦＥＴの製造方法を用いれば、等方性エッチングによりダミーゲートの下部のゲート長を減少させるので、ゲート長の正確な制御が可能である。また、ゲート絶縁膜とダミーゲートの下部と、並びに層間絶縁膜とダミーゲートの上部および下部とが、それぞれエッチング選択性を持つようにすることができるので、ダミーゲートを除去する際に、層間絶縁膜およびゲート絶縁膜に対しダメージを与える可能性が少ない。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
この発明のうち請求項６にかかるＭＩＳＦＥＴの製造方法を用いれば、濃度差の有る複数の活性領域および不均一チャネル注入領域を、半導体基板の表面のうちゲート電極を挟む場所に形成できる。