【手続補正書】
【提出日】平成18年8月11日(2006.8.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
動画圧縮伸長システムに適用され、現画像と参照画像とのブロックマッチングを行い差分絶対値和を算出するブロックマッチング演算処理装置において、
入力された参照画像の画素データを保持するレジスタと、このレジスタに保持された参照画像の画素データと入力された現画像の画素データとの差分絶対値和演算を行う第１の演算部を有するプロセッシング・エレメントをＮ（１＜Ｎ，Ｎは自然数）個備えるとともに、これらＮ個のプロセッシング・エレメントのレジスタを接続して前記参照画像の画素データを順次シフトするシフトレジスタを構成する第１の差分絶対値和演算手段と、
入力された参照画像の画素データを保持するレジスタと、このレジスタに保持された参照画像の画素データと入力された現画像の画素データとの差分絶対値和演算を行う第２の演算部を有するプロセッシング・エレメントをＮ−１個備えるとともに、これらＮ−１個のプロセッシング・エレメントのレジスタを接続して前記参照画像の画素データを順次シフトするシフトレジスタを構成する第２の差分絶対値和演算手段と、
前記第１の差分絶対値和演算手段内のＮ個のプロセッシング・エレメントが構成するシフトレジスタの初段および第２の差分絶対値和演算手段内のＮ−１個のプロセッシング・エレメントが構成するシフトレジスタの初段に参照画像の画素データを入力するメモリインタフェース部と、
を備え、
前記メモリインタフェース部は、
参照画像の水平方向１ライン分のブロックマッチング処理が開始されるたびに、前記第２の差分絶対値和演算手段への出力を前記第１の差分絶対和演算手段への出力より１サイクル遅延させることを特徴とするブロックマッチング演算装置。
【請求項２】
前記参照画像の画素データを記憶するメモリ、
をさらに備え、
前記メモリインタフェース部は、
前記メモリから読み出した参照画像の画素データを保持する複数のレジスタと、
前記レジスタに保持されている参照画像の画素データを前記第１および第２の差分絶対値和演算手段に出力するセレクタと、
を備えることを特徴とする請求項１に記載のブロックマッチング演算装置。
【請求項３】
前記参照画像の画素データを記憶するメモリ、
をさらに備え、
前記メモリインタフェース部は、
前記メモリから読み出した参照画像の画素データを４つ以上保持するレジスタと、
前記レジスタに保持されている参照画像の画素データを前記第１および第２の差分絶対値和演算手段に出力するセレクタと、
を備えることを特徴とする請求項１に記載のブロックマッチング演算装置。
【請求項４】
前記参照画像の画素データを記憶する複数のメモリ、
をさらに備え、
前記メモリインタフェース部は、
前記第１および第２の差分絶対値和演算手段に出力する参照画像の画素データを前記複数のメモリから同時に読み出すことを特徴とする請求項１に記載のブロックマッチング演算装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上述した課題を解決し、目的を達成するために、本発明にかかるブロックマッチング演算装置は、動画圧縮伸長システムに適用され、現画像と参照画像とのブロックマッチングを行い差分絶対値和を算出するブロックマッチング演算処理装置において、入力された参照画像の画素データを保持するレジスタと、このレジスタに保持された参照画像の画素データと入力された現画像の画素データとの差分絶対値和演算を行う第１の演算部を有するプロセッシング・エレメントをＮ（１＜Ｎ，Ｎは自然数）個備えるとともに、これらＮ個のプロセッシング・エレメントのレジスタを接続して前記参照画像の画素データを順次シフトするシフトレジスタを構成する第１の差分絶対値和演算手段と、入力された参照画像の画素データを保持するレジスタと、このレジスタに保持された参照画像の画素データと入力された現画像の画素データとの差分絶対値和演算を行う第２の演算部を有するプロセッシング・エレメントをＮ−１個備えるとともに、これらＮ−１個のプロセッシング・エレメントのレジスタを接続して前記参照画像の画素データを順次シフトするシフトレジスタを構成する第２の差分絶対値和演算手段と、前記第１の差分絶対値和演算手段内のＮ個のプロセッシング・エレメントが構成するシフトレジスタの初段および第２の差分絶対値和演算手段内のＮ−１個のプロセッシング・エレメントが構成するシフトレジスタの初段に参照画像の画素データを入力するメモリインタフェース部とを備え、前記メモリインタフェース部は、参照画像の水平方向１ライン分のブロックマッチング処理が開始されるたびに、前記第２の差分絶対値和演算手段への出力を前記第１の差分絶対和演算手段への出力より１サイクル遅延させることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この発明によれば、現画像の画素データと参照画像の画素データとの差分絶対値和演算を行う２Ｎ−１個のプロセッシング・エレメントをＮ個とＮ−１個に分割して、それぞれ第１の差分絶対値和演算手段と第２の差分絶対値和演算手段とし、第１の差分絶対値和演算手段内のＮ個のプロセッシング・エレメントが構成するシフトレジスタの初段および第２の差分絶対値和演算手段内のＮ−１個のプロセッシング・エレメントが構成するシフトレジスタの初段に参照画像の画素データを入力するメモリインタフェース部が、参照画像の水平方向１ライン分のブロックマッチング処理が開始されるたびに、第２の差分絶対値和演算手段への出力を第１の差分絶対和演算手段への出力より１サイクル遅延させることにより、プロセッシング・エレメントが１個少ない第２の差分絶対値和演算手段が、第１の差分絶対値和演算手段より１サイクル遅延して並列に現画像の画素データと参照画像の画素データとの差分絶対値和演算を行うようにしている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
この発明にかかるブロックマッチング装置によれば、現画像の画素データと参照画像の画素データとの差分絶対値和演算を行う２Ｎ−１個のプロセッシング・エレメントをＮ個とＮ−１個に分割して、それぞれ第１の差分絶対値和演算手段と第２の差分絶対値和演算手段とし、第１の差分絶対値和演算手段内のＮ個のプロセッシング・エレメントが構成するシフトレジスタの初段および第２の差分絶対値和演算手段内のＮ−１個のプロセッシング・エレメントが構成するシフトレジスタの初段に参照画像の画素データを入力するメモリインタフェース部が、参照画像の水平方向１ライン分のブロックマッチング処理が開始されるたびに、第２の差分絶対値和演算手段への出力を第１の差分絶対和演算手段への出力より１サイクル遅延させることにより、プロセッシング・エレメントが１個少ない第２の差分絶対値和演算手段が、第１の差分絶対値和演算手段より１サイクル遅延して並列に現画像の画素データと参照画像の画素データとの差分絶対値和演算を行うようにしているため、高速にブロックマッチング演算を実行することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
第１のＳＡＤ演算部１０１のＰＥ部ＰＥ７ａ〜ＰＥ０ａおよび第２のＳＡＤ演算部１０２のＰＥ部ＰＥ６ｂ〜ＰＥ０ｂは、それぞれシフト動作を行なって順次参照画像の画素データをシフトする。図９−１に示すように第１のＳＡＤ演算部１０１のＰＥ部ＰＥ０ａ〜ＰＥ７ａに参照画像ｒ（０，０）〜ｒ（０，７）の８つの画素データが、図９−２に示すように第２のＳＡＤ演算部１０２のＰＥ部ＰＥ０ｂ〜ＰＥ６ｂに参照画像ｒ（０，８）〜ｒ（０，１４）の７つの画素データが設定されると、現画像ｃ（０，０）の画素データを入力する。これにより、ＰＥ部ＰＥ０ａ〜ＰＥ７ａ，ＰＥ０ｂ〜ＰＥ６ｂは、それぞれ参照画像ｒ（０，０）〜ｒ（０，１４）の画素データと現画像ｃ（０，０）の画素データとのＳＡＤ演算を行なって、それぞれのＳＡＤ出力値を出力する。ここでは、参照画像ｒ（０，０）〜ｒ（０，１４）の画素データと現画像ｃ（０，０）の画素データとの１５個のＳＡＤ出力値を出力する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
以上説明したように、この実施の形態１では、現画像の画素データと参照画像の画素データとの差分絶対値和演算を行う２Ｎ−１個のＰＥ部をＮ個とＮ−１個に分割して、それぞれ第１のＳＡＤ演算部と第２のＳＡＤ演算部とし、第１のＳＡＤ演算部内のＮ個のＰＥ部が構成するシフトレジスタの初段および第２のＳＡＤ演算部内のＮ−１個のＰＥ部が構成するシフトレジスタの初段に参照画像の画素データを入力するメモリインタフェース部が、参照画像の水平方向１ライン分のブロックマッチング処理が開始されるたびに、第２のＳＡＤ演算部への出力を１サイクル遅延させることにより、ＰＥ部が１個少ない第２のＳＡＤ演算部が、第１のＳＡＤ演算部より１サイクル遅延して並列に現画像の画素データと参照画像の画素データとの差分絶対値和演算を行うようにしているため、参照画像の２Ｎ−１個の画素データを全てのＰＥ部に格納するサイクルが少なくなり、高速にブロックマッチング演算を実行することができる。