【手続補正書】
【提出日】平成17年11月4日(2005.11.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データの記憶部と、前記記憶部へのデータの書き込み／読み出しを行う制御部と、インターフェース回路と、複数個の入／出力端子と、を有し、
前記複数の入／出力端子において、データ入力端子対とデータ出力端子対は分離しており、クロック入力端子とクロック出力端子が含まれており、
前記インターフェース回路は、入力クロックを前記クロック入力端子から入力し、前記入力クロックと同期した相補型入力データ対を前記データ入力端子対から入力し、相補型出力データ対を前記データ出力端子対から出力し、前記相補型出力データ対と同期した出力クロックを前記クロック出力端子から出力する、ことを特徴とする半導体メモリカード。
【請求項２】
ホスト機器との間でデータを入／出力し、
前記インターフェース回路は、前記ホスト機器が出力した入力クロックと、前記入力クロックに同期した入力データと、を入力し、
前記インターフェース回路は、前記入力クロックのタイミングを調整して、前記相補型出力データ対と同期した前記出力クロックを生成し、前記出力クロックを前記クロック出力端子から出力し、前記相補型出力データ対を前記データ出力端子対から出力する、
ことを特徴とする請求項１に記載した半導体メモリカード。
【請求項３】  高速動作モードを含む複数の動作モードの中から選択されて設定された動作モードに対応して、複数個の入／出力端子のそれぞれの属性と機能を設定し且つ内部を設定するインターフェース回路と、前記複数個の入／出力端子と、を有する半導体メモリカードであって、
前記高速動作モードにおいて、前記複数個の入／出力端子は、入力クロックを入力するクロック入力端子と、出力クロックを出力するクロック出力端子と、前記入力クロックに同期した相補型入力データ対を入力するデータ入力端子対と、相補型出力データ対を出力するデータ出力端子対と、を有し、
前記インターフェース回路は、
前記高速動作モードに対応して切り換えられる切換スイッチと、
前記相補型入力データ対を入力し、前記入力クロックにより前記相補型入力データ対の差分をセンスし、前記差分をラッチする差動入力バッファと、
出力データを入力し、前記入力クロックにより前記出力データを前記相補型出力データ対として出力する差動出力バッファと、
前記入力クロックを入力して、前記相補型出力データ対とのタイミングを調整し、前記相補型出力データ対と同期するようにタイミングを調整された前記入力クロックを出力クロックとして出力するタイミング調整回路と、
を、少なくとも前記高速動作モードにおいて動作する要素として有することを特徴とする半導体メモリカード。
【請求項４】  前記インターフェース回路は、前記データ出力端子対と前記差動出力バッファとの間、及び前記出力クロック端子と前記タイミング調整回路との間に、それぞれ出力インピーダンス調整回路を有することを特徴とする請求項３に記載の半導体メモリカード。
【請求項５】  前記インターフェース回路は、前記入力クロックを入力して、所定の周波数帯成分のみを通過させるバンドパスフィルタを更に有することを特徴とする請求項３又は４に記載の半導体メモリカード。
【請求項６】  前記バンドパスフィルタは、その通過帯域周波数を選択可能であることを特徴とする請求項５に記載の半導体メモリカード。
【請求項７】
複数個の入／出力端子を有し、通常動作モードと高速動作モードとを含む複数の動作モードで、ホスト機器との間でデータを入／出力する半導体メモリカードの前記高速動作モードにおける制御方法であって、
前記ホスト機器からの前記高速動作モードの設定コマンドに従って前記高速動作モードを設定する設定ステップと、
前記高速動作モードでデータを送受信できるように半導体メモリカードの動作を切り換える切換ステップと、
前記複数の入／出力端子において、別個独立に、データ入力端子対と、データ出力端子対と、クロック入力端子と、クロック出力端子とを割り付ける割り付けステップと、
前記クロック入力端子から入力クロックを入力し、前記入力クロックと同期した相補型入力データ対を前記データ入力端子対から入力する入力ステップと、
前記入力クロックのタイミングを調整して前記入力クロックと別個の位相を有する出力クロックを生成する出力クロック生成ステップと、
前記出力クロックを前記クロック出力端子から出力し、前記出力クロックと同期した相補型出力データ対を前記データ出力端子対から出力する出力ステップと、
を有することを特徴とする半導体メモリカードの制御方法。
【請求項８】  ホスト機器をマスターとし、スレーブ機器をスレーブとするマスター／スレーブ方式でシンクロナス方式のデータ伝送をするスレーブ機器であって、
ホスト機器が出力したクロックとデータとを同期して入力する入力部と、
入力した前記クロック又は前記クロックのタイミングを調整したクロックと、データとを同期させて前記ホスト機器に出力する出力部と、
を有することを特徴とするスレーブ機器。
【請求項９】  前記スレーブ機器が半導体メモリカードであることを特徴とする請求項８に記載のスレーブ機器。
【請求項１０】  高速動作モードを含む複数の動作モードの中から選択されて設定された動作モードに対応して、複数個の入／出力端子のそれぞれの属性と機能を設定し且つ内部を設定するインターフェース回路と、前記複数個の入／出力端子と、を有する半導体メモリカード用インターフェース装置であって、
前記高速動作モードにおいて、前記複数個の入／出力端子は、入力クロックを入力するクロック入力端子と、出力クロックを出力するクロック出力端子と、前記入力クロックに同期した相補型入力データ対を入力するデータ入力端子対と、相補型出力データ対を出力するデータ出力端子対と、を有し、
前記インターフェース回路は、
前記高速動作モードに対応して切り換えられる切換スイッチと、
前記相補型入力データ対を入力し、前記入力クロックにより前記相補型入力データ対の差分をセンスし、前記差分をラッチする差動入力バッファと、
出力データを入力し、前記入力クロックにより前記出力データを前記相補型出力データ対として出力する差動出力バッファと、
前記入力クロックを入力して、前記相補型出力データ対とのタイミングを調整し、前記相補型出力データ対と同期するようにタイミングを調整された前記入力クロックを出力クロックとして出力するタイミング調整回路と、
を、少なくとも前記高速動作モードにおいて動作する要素として有することを特徴とする半導体メモリカード用インターフェース装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【課題を解決するための手段】
この課題を解決するために、発明の１つの観点による半導体メモリカードは、データの記憶部と、前記記憶部へのデータの書き込み／読み出しを行う制御部と、インターフェース回路と、複数個の入／出力端子と、を有し、前記複数の入／出力端子において、データ入力端子対とデータ出力端子対は分離しており、クロック入力端子とクロック出力端子が含まれており、前記インターフェース回路は、入力クロックを前記クロック入力端子から入力し、前記入力クロックと同期した相補型入力データ対を前記データ入力端子対から入力し、相補型出力データ対を前記データ出力端子対から出力し、前記相補型出力データ対と同期した出力クロックを前記クロック出力端子から出力する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
発明の他の観点による上記の半導体メモリカードは、ホスト機器との間でデータを入／出力し、前記インターフェース回路は、前記ホスト機器が出力した入力クロックと、前記入力クロックに同期した入力データと、を入力し、前記インターフェース回路は、前記入力クロックのタイミングを調整して、前記相補型出力データ対と同期した前記出力クロックを生成し、前記出力クロックを前記クロック出力端子から出力し、前記相補型出力データ対を前記データ出力端子対から出力する。本発明は、クロック生成部を必要としない半導体メモリカードを実現するという作用を有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
発明の別の観点による半導体メモリカードは、高速動作モードを含む複数の動作モードの中から選択されて設定された動作モードに対応して、複数個の入／出力端子のそれぞれの属性と機能を設定し且つ内部を設定するインターフェース回路と、前記複数個の入／出力端子と、を有する半導体メモリカードであって、前記高速動作モードにおいて、前記複数個の入／出力端子は、入力クロックを入力するクロック入力端子と、出力クロックを出力するクロック出力端子と、前記入力クロックに同期した相補型入力データ対を入力するデータ入力端子対と、相補型出力データ対を出力するデータ出力端子対と、を有し、前記インターフェース回路は、前記高速動作モードに対応して切り換えられる切換スイッチと、前記相補型入力データ対を入力し、前記入力クロックにより前記相補型入力データ対の差分をセンスし、前記差分をラッチする差動入力バッファと、出力データを入力し、前記入力クロックにより前記出力データを前記相補型出力データ対として出力する差動出力バッファと、前記入力クロックを入力して、前記相補型出力データ対とのタイミングを調整し、前記相補型出力データ対と同期するようにタイミングを調整された前記入力クロックを出力クロックとして出力するタイミング調整回路と、を、少なくとも前記高速動作モードにおいて動作する要素として有する。本発明は、複数の動作モードのインターフェース仕様に対応可能で、特に接続端子を増やすことなく、高速動作モードに対応することができる半導体メモリカードを実現するという作用を有する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
発明の更に別の観点による半導体メモリカードの制御方法は、複数個の入／出力端子を有し、通常動作モードと高速動作モードとを含む複数の動作モードでホスト機器との間でデータを入／出力する半導体メモリカードの前記高速動作モードにおける制御方法であって、前記ホスト機器からの前記高速動作モードの設定コマンドに従って前記高速動作モードを設定する設定ステップと、前記高速動作モードでデータを送受信できるように半導体メモリカードの動作を切り換える切換ステップと、前記複数の入／出力端子において、別個独立に、データ入力端子対と、データ出力端子対と、クロック入力端子と、クロック出力端子とを割り付ける割り付けステップと、前記クロック入力端子から入力クロックを入力し、前記入力クロックと同期した相補型入力データ対を前記データ入力端子対から入力する入力ステップと、前記入力クロックのタイミングを調整して前記入力クロックと別個の位相を有する出力クロックを生成する出力クロック生成ステップと、前記出力クロックを前記クロック出力端子から出力し、前記出力クロックと同期した相補型出力データ対を前記データ出力端子対から出力する出力ステップと、を有する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
発明の更に別の観点による半導体メモリカード用インターフェース装置は、高速動作モードを含む複数の動作モードの中から選択されて設定された動作モードに対応して、複数個の入／出力端子のそれぞれの属性と機能を設定し且つ内部を設定するインターフェース回路と、前記複数個の入／出力端子と、を有する半導体メモリカード用インターフェース装置であって、前記高速動作モードにおいて、前記複数個の入／出力端子は、入力クロックを入力するクロック入力端子と、出力クロックを出力するクロック出力端子と、前記入力クロックに同期した相補型入力データ対を入力するデータ入力端子対と、相補型出力データ対を出力するデータ出力端子対と、を有し、前記インターフェース回路は、前記高速動作モードに対応して切り換えられる切換スイッチと、前記相補型入力データ対を入力し、前記入力クロックにより前記相補型入力データ対の差分をセンスし、前記差分をラッチする差動入力バッファと、出力データを入力し、前記入力クロックにより前記出力データを前記相補型出力データ対として出力する差動出力バッファと、前記入力クロックを入力して、前記相補型出力データ対とのタイミングを調整し、前記相補型出力データ対と同期するようにタイミングを調整された前記入力クロックを出力クロックとして出力するタイミング調整回路と、を、少なくとも前記高速動作モードにおいて動作する要素として有する。本発明は、複数の動作モードのインターフェース仕様に対応可能で、特に接続端子を増やすことなく、高速動作モードに対応することができる半導体メモリカード用インターフェース装置を実現するという作用を有する。