(57)【特許請求の範囲】
【請求項１】
定常状態条件下で自励発振しているフライバックＤＣ−ＤＣ変換器を制御する方法において、
前記フライバックＤＣ−ＤＣ変換器は、エネルギを蓄積しかつ負荷へ転送する変圧器であって一次巻線と二次巻線と前記二次巻線中の電流によって誘起される電圧を持っている補助巻線とを包含している変圧器と、前記一次巻線へ接続されているパワースイッチと、出力フィルタコンデンサと、前記出力フィルタコンデンサのスタートアップ充電過渡期に対しての本変換器の自励発振周波数制御モードよりも低い周波数を持っている固定周波数オシレータとを具備しており、且つ前記フライバックＤＣ−ＤＣ変換器は低負荷に対しては固定周波数制御モードで動作するものであり、
本方法が、
前記一次巻線を駆動する前記パワースイッチをイネーブルさせるために転送されるエネルギの量を規制するために前記補助巻線をモニターし、
新たな導通及びエネルギ格納フェーズのために前記パワースイッチをイネーブルさせる、
ことを包含しており、且つ
前記自励発振周波数制御モード期間中に発生されるターンオンコマンドに関して前記パワースイッチのターンオン時期を遅延させることによって前記一次巻線から前記二次巻線へ転送されるエネルギの量を制御し、且つ
前記固定周波数制御モード及び前記自励発振周波数制御モードの両方の期間中に前記二次巻線上の出力電圧のオーバーシュートの関数として前記パワースイッチのオフ時間を変調させる、
ことを特徴とする方法。
【請求項２】
定常状態条件下において自励発振するＤＣ−ＤＣフライバック変換器において、
一次巻線と、二次巻線と、補助巻線（ＡＵＳ）とを具備している変圧器（Ｎ１，Ｎ２，Ｎ３）；
前記補助巻線（ＡＵＳ）によって充電される供給コンデンサ（Ｃｓ）を具備している制御回路；
前記供給コンデンサ（Ｃｓ）上の電圧（Ｖｃｓ）が或るスレッシュホールドを超える場合に前記制御回路をイネーブルさせるヒステリシス回路（Ｕｎｄｅｒｖｏｌｔａｇｅ）；
前記一次巻線を駆動するパワースイッチ（Ｐｗ）；
前記パワースイッチ（Ｐｗ）をイネーブルさせる一次制御ループであって、前記パワースイッチ（Ｐｗ）へ接続されているドライバステージ（Ｄｒｉｖｅｒ）と、前記供給コンデンサを横断しての電圧を受け取る第一入力（−）及び第一基準電圧（Ｖｒｅｆ）を受け取る第二入力（＋）を持っている第一エラー増幅器（ＥｒｒｏｒＡｍｐ１）と、前記パワースイッチ（Ｐｗ）を介して流れる電流に比例する電圧を前記第一エラー増幅器（ＥｒｒｏＡｍｐ１）からの出力電圧と比較する第一比較器（Ｃｏｍｐ２）と、前記第一比較器（Ｃｏｍｐ２）へ接続されており前記ドライバステージ（Ｄｒｉｖｅｒ）を制御する双安定回路（Ｌａｔｃｈ）とを具備している一次制御ループ；
前記二次巻線へ接続されている二次制御ループであって、前記二次巻線上の出力電圧（Ｖｏｕｔ）を受け取る第一入力及び第二基準電圧を受け取る第二入力を持っている第二エラー増幅器（ＥｒｒｏｒＡｍｐ）と、前記第二エラー増幅器（ＥｒｒｏｒＡｍｐ）の出力を前記第一比較器（Ｃｏｍｐ２）の入力へ接続させる光結合器手段と、定常条件下における前記ＤＣ−ＤＣ変換器自励発振の周波数よりも低い周波数を持っている固定周波数オシレータ（Ｏｓｃｉｌｌａｔｏｒ）と、前記光結合器手段と前記固定周波数オシレータ（Ｏｓｃｉｌｌａｔｏｒ）との間に接続されており前記固定周波数オシレータ（Ｏｓｃｉｌｌａｔｏｒ）をイネーブルさせるイネーブリング回路（Ｅｎａｂｌｉｎｇ）と、前記第二巻線内を流れる電流により前記補助巻線（ＡＵＳ）上に誘起される電圧（Ｖｄ）のゼロ交差を検知するために前記補助巻線（ＡＵＳ）へ接続されている入力を持っている第二比較器（Ｃｏｍｐ１）と、前記第一比較器（Ｃｏｍｐ２）によって出力される信号よりも且つ前記第二比較器（Ｃｏｍｐ１）によって及び前記固定周波数オシレータ（Ｏｓｃｉｌｌａｔｏｒ）によって出力される信号を受け取る入力を持っている第一論理回路（ＮＯＲ１）によって出力される信号よりも前記双安定回路（Ｌａｔｃｈ）へ入力されるセット信号の優先性を確立する第一及び第二論理回路（ＮＯＲ１，ＮＯＲ２）とを具備している二次制御ループ；
を有しており、更に、
前記双安定回路（Ｌａｔｃｈ）の出力（Ｄ）と前記ドライバーステージ（Ｄｒｉｖｅｒ）の入力との間に接続されており、前記イネーブル回路（Ｅｎａｂｌｉｎｇ）によって発生されるイネーブル信号（Ｃ）と、前記第一エラー増幅器（ＥｒｒｏｒＡｍｐ１）の入力信号と、前記光結合器手段を横断しての電圧（Ｖｃｏｍｐ）とに応答して、前記双安定回路（Ｌａｔｃｈ）により出力されるターンオンコマンド（Ｄ）に関して前記パワースイッチ（Ｐｗ）のターンオン時期を遅延させる変調器回路（Ｍｏｄｕｌａｔｏｒ）、
を有していることを特徴とするＤＣ−ＤＣフライバック変換器。
【請求項３】
請求項２において、前記変調器回路（Ｍｏｄｕｌａｔｏｒ）が、
前記第一エラー増幅器（ＥｒｒｏＡｍｐ１）の入力における電圧（Ａ）を第一基準電圧（Ｖｒｅｆ）と比較する第三比較器（ＣｏｍｐＡ）；
前記第一エラー増幅器（ＥｒｒｏｒＡｍｐ１）の出力におけるエラー電圧（Ｂ）を前記第一基準電圧（Ｖｒｅｆ）と比較する第四比較器（ＣｏｍｐＢ）；
前記双安定回路（Ｌａｔｃｈ）の出力に供給されるターンオンコマンド（Ｄ）によって活性化されるランプ発生器（ＲａｍｐＧｅｎ）；
前記第三比較器（ＣｏｍｐＡ）の出力を前記ランプ発生器（ＲａｍｐＧｅｎ）の出力と比較する第五比較器（ＣｏｍｐＡＡ）；
前記第四比較器（ＣｏｍｐＢ）の出力を前記ランプ発生器（ＲａｍｐＧｅｎ）の出力と比較する第六比較器（ＣｏｍｐＢＢ）；
前記第五及び第六比較器（ＣｏｍｐＡＡ，ＣｏｍｐＢＢ）の出力へ結合されている入力と前記回路（Ｅｎａｂｌｉｎｇ）によって出力される反転信号（ＮＯＴ）へ結合される第三入力とを具備している第一論理ゲート（ＯＲ）；
前記第一論理ゲート（ＯＲ）の出力へ結合されている入力と前記ターンオンコマンド（Ｄ）へ結合される第二入力とを持っている第二論理ゲート（ＡＮＤ）の出力へ結合されているセット入力（Ｓ）を具備していると共に前記第二論理ゲート（ＡＮＤ）の反転出力信号によって駆動されるリセット入力（Ｒ）を具備している出力双安定回路（Ｌａｔｃｈ）；
を有しており、前記双安定回路（Ｌａｔｃｈ）の出力が前記パワースイッチ（Ｐｗ）のドライバーステージ（Ｄｒｉｖｅｒ）の入力へ結合されることを特徴とするＤＣ−ＤＣフライバック変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フライバックＤＣ−ＤＣ変換器及びその制御方法に関するものである。
【０００２】
【従来の技術】
ＤＣ−ＤＣ変換器の使用に基づいた集積化電源を改良し且つ異なる重要な適用セクタへ対してより適合性のあるものとさせるための懸命なる研究開発努力がなされている。これらの電源は、負荷の過渡的状態に対する応答の点で高性能であり且つ広い安定な範囲のものである他に、電磁的汚染の閉込め等に関する規則とも合致する良好な静的及び動的な動作を提供する。
【０００３】
特に、ＶＣＲ、ＴＶ、受信機及び人工衛星デコーダ及び同様の民生品においては、これらの機器のコストを減少させるために回路コンポーネントの在庫を最小とすることが探究されている。
【０００４】
最近において、これらの経済的に重要な適用条件に役立つための多くの特別に設計された装置が製造されており且つ市販されている。ＳＴマイクロエレクトロニクス社等の電子コンポーネントの世界的に指導的な立場にある製造業者は３０乃至３００Ｗの出力パワー（電力）を取扱うべく設計された広範囲のモノリシック集積化及びハイブリッド装置を市場に提供している。
【０００５】
然しながら、このような集積化装置に課されるより厳しい条件及びその性能のより厳しい仕様の制定は、しばしば、電源を実現するのに必要なコンポーネントの数及びコストを減少させ且つレイアウトを簡単化させるために製品の実質的なるカスタム化を必要とする。高範囲の民生品においては、最も頻繁に使用される形態は所謂フライバック（ｆｌｙｂａｃｋ）自励発振電源（ＳＯＰＳ）の形態である。
【０００６】
典型的なフライバック構成を図１に示してある。このＤＣ−ＤＣ変換器回路の基本的な構成は約１００ｋＨｚの近傍におけるスイッチング周波数を有する電力伝達の良好な制御を提供し、比較的小型のフライバック変圧器を使用することを必要とし且つ一次回路から二次回路即ち出力回路へ電力を伝達する上で高い効率を確保している。
【０００７】
一般的にＳＯＰＳ変換器においては、可変周波数制御が実現され、その場合に、一次巻線を駆動するパワースイッチの導通フェーズ（ＴON）（フライバック変圧器内にエネルギを格納するフェーズ）は、ＰＷＭシステムにおけるように、最大電流及び出力電圧エラーによって制限されており、一方非導通フェーズの期間（ＴOFF）（出力端へ接続されている負荷への格納エネルギの伝達フェーズ）は印加された負荷によって決定される。
【０００８】
この目的のために、第三巻線即ち補助巻線上において二次巻線内を流れる電流によって誘起される電圧のゼロ交差イベントが検知され且つこのようなゼロ交差イベントの発生の確認を行う結果的な論理信号がパワースイッチをターンオンさせ且つ新たな導通フェーズを開始させる。
【０００９】
図２はサンケン（ＳＡＮＫＥＮ）社によって製造され且つ販売されているフライバックＳＯＰＳの構成を示しており、その場合には、補助巻線ＡＵＸは変換器の制御回路へ電力を供給するために使用されている。一般的には外部の個別的なコンポーネントで実現される遅延回路Ｔｄｅｌａｙによって、比較器Ｃ２のスイッチングがパワースイッチの電流端子上のヌル電圧条件と同期され、準共振条件においてパワースイッチをターンオンさせて変換器のクラシックなフライバックハードスイッチング動作モードを回避させる。
【００１０】
ＳＯＰＳ制御、即ち、本質的には可変周波数型の制御は、フライバック変換器を連続的モードと非連続的モード（オフフェーズ期間中に一次側における電流をゼロ化させる）との間の限界に近づいて本フライバック変換器を強制的に機能させ、その場合に一次巻線においては、パワースイッチのオフフェーズ期間中に電流が継続して流れる。
【００１１】
その出力がホトダイオード及びホトトランジスタによって比較器ＣＯＭＰ１及びＣＯＭＰ２の入力端へ光結合される出力電圧エラー増幅器ＥＲＲＯＲ  ＡＭＰＬＩＦＥＲ、ＲＣ  ＯＳＣ回路及びＯＳＣブロックからなる「二次」制御ループはフライバック変圧器内に格納されているエネルギの負荷への伝達の機能において発生する出力電圧Ｖｏｕｔの変動を制御すべく介入する。従って、変換器出力端へ結合されている全体的な容量の充電過渡的状態であるスタートアップ（始動時）フェーズを取扱うことは不可能である。
【００１２】
この不可能性は、一般的に、比較器ＣＯＭＰ１、ブロックＥＮＡＢＬＩＮＧ  ＣＩＲＣＵＩＴＳ及び論理ＡＮＤゲートによる別の「一次」制御ループを実現することにより且つＯＳＣオシレータによって供給される固定周波数クロック信号の上昇端でパワースイッチＰｗをターンオンさせるために前記他の一次制御ループによってイネーブルされる固定周波数オシレータＯＳＣを使用することによって解消され、従って適切な自励発振動作モードへ通過するのに充分に高い出力電圧に到達するまでフライバック変換器のスタートアップを可能とさせる。
【００１３】
実際に、スタートアップフェーズ期間中において、ＯＳＣオシレータはパルス比制御（ＰＲＣ）動作モードに従って、固定した期間のオフフェーズ（ＴOFF）を課す。
【００１４】
一般的に、ＯＳＣオシレータ周波数は外部コンポーネントから構成されているＲＣ−ＯＳＣ回路によってその定常状態機能動作期間中のフライバック変換器の自励発振周波数より低い値へ設定される。このことは、定常状態において、自励発振変換器（ＳＯＰＳ）の不連続的なモードを確保し、そのことは本質的に最も制御可能な動作モードである。
【００１５】
通常、ＳＯＰＳシステムにおいては、出力端に印加される負荷が減少すると、スイッチング周波数が増加し、このことはパワースイッチのスイッチングに起因する損失を増大させる。
【００１６】
更に、ＳＯＰＳの自励発振定常状態機能動作期間中の二次制御ループの不可避的な遅延及び一般的にパワースイッチとして使用されるＤＭＯＳトランジスタの典型的なターンオフ時間が変換器の最小ターンオン時間（ＴON）、従って、各ターンオンフェーズ期間中の変圧器内の格納されるエネルギのある最小の量を支配する。このエネルギは全て負荷へ伝達される。負荷が伝達された前記ある最小量より小さなエネルギの量を吸収すると、出力フィルタコンデンサが過剰に充電し、従って、出力電圧Ｖｏｕｔが増加する。
【００１７】
これらの場合においては、制御システムは変換器をターンオフすることによってのみ介入することが可能である。このことは、Ｖｏｕｔがあるスレッシュホールドより低く降下するまで、専用のイネーブリング回路（ＥＮＡＢＬＩＮＧ  ＣＩＲＣＵＩＴＳ）によってＰｗスイッチのターンオンをディスエーブル即ち動作不能とさせることによって行われる。このことは所謂バースト機能モードを決定し、その期間中に、ＳＯＰＳ変換器は通常の機能期間とスイッチがオフに維持される期間とを交互にさせることにより機能する。
【００１８】
不可避的な遅延及びパワートランジスタのターンオフ時間のために、ＳＯＰＳは比較的小さな負荷を供給するため及び／又は長期のスタンバイ条件に対して妥当なものではない。これらの適用例の場合には、例えば固定周波数制御等のより効果的な方法で出力端へ伝達される電力を制限することの可能な制御システムが一般的に好適である。
【００１９】
通常、多くの適用例においては、負荷がスタンバイ条件によって減少される場合には、制御を簡単化させ且つ損失を減少させるために固定周波数制御モードがイネーブル即ち動作可能状態とされる。
【００２０】
その結果出力端へ伝達されるエネルギの減少、及び出力電圧のオーバーシュートの制限は可変周波数ＳＯＰＳ制御モードへの遷移条件を再確立することが可能であり、そのことは出力電圧の新たなオーバーシュートを発生させる場合がある。従って、変換器は２つの制御モード、即ち可変周波数ＳＯＰＳ制御と固定周波数制御との間において「振動」する場合がある（スタートアップ及び回復オシレータの周波数において）。
【００２１】
これらの条件下においては、出力電圧のエラー増幅器によって供給される電流、従って、パワースイッチ内を流れる電流が波型形状をとり、即ち、それらは山及び谷のシーケンスを発生する。
【００２２】
変換器の負荷が急激な階段状の降下に露呈される場合に同様の挙動を観察することが可能である。この場合においても、負荷レベルの急激な不連続性が顕著なオーバーシュートを誘発し、それに続いてエラー増幅器及びパワースイッチの脈動する減衰パターンの電流プロファイルが追従する。これらの挙動及びバースト動作モードは非効率的であり且つ変換器によって発生される電磁ノイズを著しく増加させる。
【００２３】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、改良したフライバックＤＣ−ＤＣコンバータ（変換器）及びその制御方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
本発明によれば、上述した公知のＳＯＰＳシステムの欠点を解消する解決手段が提供される。即ち、負荷の急激な減少に続く電流の波状減衰を著しく減少させ且つ自励発振モードから変換器の固定周波数動作モードへ繰返しの遷移を避けることの他に、本発明は、実際的に、コンバータ即ち変換器のバースト機能モードを防止している。
【００２５】
この重要な結果は、本発明によれば、フライバックトランス（変圧器）を介して伝達される電力を制御することにより、自励発振モードから固定オシレータ周波数モードへの遷移を決定するために限界出力電圧条件に到達するまで変換器をＳＯＰＳ機能モードに維持するために変換器の現在の動作パラメータの組合わせの関数においてパワースイッチのオフフェーズの期間を変調させることによって得られる。一方、このことは変換器の間欠的又はバーストモード機能を防止し、他方においては、このことは電圧オーバーシュート現象を制限し且つＳＯＰＳ制御から固定周波数制御への遷移時及び／又は負荷（スタンバイ）の急激な減少時における減衰の過渡的状態を制限する。
【００２６】
本発明の好適実施例によれば、変換器のＳＯＰＳ機能モードを実質的に保持しながらパワースイッチのオフフェーズの期間の変調が、双安定制御回路の出力端と変換器のパワートランジスタのドライバ段との間に適宜結合されているオフインターバルを変調する回路ブロックを付加することによって実現される。
【００２７】
基本的には、本発明のアプローチは、制御過渡的期間中及びその定常状態機能期間中に、変換器を強制的に自励発振モードの限界条件と比較して多かれ少なかれ不連続的な態様で動作させ、従って印加した負荷の機能内に変換器の利得の実効的な変調を導入することによって出力端へ伝達されるエネルギの量の変調を導入することである。
【００２８】
このことは、オフインターバル即ち切断間隔を制御することによって行われ、それは、変換器をＳＯＰＳモードで機能すべく残存させながら、所謂ＰＲＣモードで機能させ、それによりオフインターバルが変換器の制御システムの入力パラメータ信号によって決定される。
【００２９】
エネルギ伝達の変調が得られ、それは低負荷条件下であっても、変換器の機能を安定化させ、実際的にバーストモードを除去し且つ自励発振モードと固定周波数モードとの間の遷移におけるオーバーシュートを制限する。
【００３０】
２つの機能モード（自励発振及び固定周波数）の間のこの遷移によって表わされる不連続性は出力電圧を一定に維持すべく作用するような変調によってより効率的に取扱われる。
【００３１】
更に、エネルギ伝達に直接的に作用し且つオーバーシュートを制限することによって、変換器の応答の高速性の顕著な増加が観察される。
【００３２】
【発明の実施の形態】
図３に示した実施例は、本発明の可能な実施形態のうちの１つである。それは以下の２つのモードで機能すべく構成されているフライバック変換器に関するものである。
【００３３】
（ａ）通常低い値（約１６乃至２０ｋＨｚ）の固定周波数において、この機能モードは、例えばＴＶセット又はＶＣＲのスタンバイ条件期間中等の比較的低い出力電力が必要とされる場合に制御回路によって自動的に指示される。
【００３４】
（ｂ）変換器の通常の電力動作条件下にある場合の自励発振ＳＯＰＳモード。この機能モードも制御回路によって自動的に指示される。
【００３５】
後者の機能モードは、デューティサイクルの変調を導入することによって効果的に本発明を実現することが可能な唯一の条件を表わすものではない。正に、本発明は、負荷への最大レベルの電力伝達に到達するまで１００及び２００ｋＨｚの間のスイッチング周波数を使用する周波数においての動作フェーズ期間中においても効果的なものである。
【００３６】
図３に示したようなアーキテクチュアの場合には、スタートアップ（始動）及びリカバリ（回復）フェーズは公知のアーキテクチュアと同様に回路ＵＮＤＥＲＶＯＬＴＡＧＥによって管理される。このような回路は正のスレッシュホールドＶｃｓ（Ｈ）に到達するまで、ブロックＲＥＦ．ＶＯＬＴＡＧＥＳの電圧供給源をディスエーブル即ち動作不能状態とさせる。それにより、例えば、適宜の値及び散逸特性の抵抗Ｒｓを介して、図３に示したように、供給することの可能な低い電流で供給コンデンサＣｓを充電することが可能である。そうでない場合には、Ｃｓの初期的な充電は集積化した回路を介して調節することが可能である。
【００３７】
スレッシュホールドＶｃｓ（Ｈ）に到達すると、回路ＵＮＤＥＲＶＯＬＡＧＥはあるヒステリシスをもって、変換器の制御回路をイネーブル即ち動作可能状態とさせる。このことはコンデンサＣｓを放電させる。コンデンサＣｓ端子上の電圧がＶｃｓ（Ｈ）より低い正のスレッシュホールドＶｃｓ（Ｌ）より低く降下すると、アンダーボルテージ回路ＵＮＤＥＲＶＯＬＡＴＥは再度制御回路の電力供給をディスエーブルさせ、コンデンサＣｓを再充電することを可能とする。コンデンサＣｓ内に格納されている電荷は変換器の幾つかのスイッチングサイクルを完了することを確保するのに充分なものであり、従って、出力端及び補助回路へエネルギを伝達するのに充分なものである。
【００３８】
定常条件下において、電圧Ｖｃｓは、図３においては段ＤＲＩＶＥＲによって駆動されるスイッチによって表わされるパワースイッチのオフ（ＯＦＦ）フェーズ期間中に補助巻線ＡＵＳによって供給される電圧によってＶｃｓ（Ｌ）スレッシュホールドより高く維持される。
【００３９】
出力電圧Ｖｏｕｔは２つの異なる制御ループによって制御される。
【００４０】
（１）一次制御ループ
一次ループは、分圧器及び該分圧器のタップへ結合されている反転入力端（−）を具備するエラー増幅器ＥＲＲＯＲ  ＡＭＰ１によって、制御回路の自己電力供給の電圧Ｖｃｓを制御する。このような電圧Ｖｃｓは変圧器の巻数比Ｎ２：Ｎ３によって、それにより変圧器の特性に依存して、出力電圧Ｖｏｕｔへ結合される。一次制御ループは高精度を有するものではないが、外部回路を必要としないという利点を有している。
【００４１】
（２）二次制御ループ
二次ループは、エラー増幅器ＥＲＲＯＲ  ＡＭＰ及び変換器の集積化した制御回路のＶCOMPピンへの光結合、従って変換器のＤＣ出力電圧をＶＡＬＩＭ供給電圧（整流された主電圧）へリンクされている回路からの電気的分離を確保することによって、出力電圧Ｖｏｕｔを直接的に制御する。このような制御は高精度を与える。そのために、それが外部コンポーネントを使用することを必要とし且つコストが高いものであったとしても、多数の適用例において実施されている。
【００４２】
両方のモードに対して、制御ループの補償が通常外部的に接続されているコンデンサＣCOMPによって与えられる。
【００４３】
比較器ＣＯＭＰ２を介して、補償コンデンサＣＣＯＭＰ上に存在する電圧ＶＣＯＭＰは以下の式に従ってパワースイッチのターンオフを制御する。
【００４４】
ＶＣＯＭＰ＝ＲＳＥＮＳＥ×ｌ
これは、双安定回路ＬＡＴＣＨのリセットＲ上の論理状態「Ｌ」をイネーブルさせることによって発生する。
【００４５】
論理ゲートＮＯＲ２は可能な不定条件を回避するために、セット信号Ｓ上のリセット信号Ｒの優越性を補償する。自励発振型変換器においては、変換器のスイッチング周波数は可変であり且つ印加された負荷に依存する。
【００４６】
パワースイッチのターンオフフェーズであるオフ（ＯＦＦ）フェーズは、パワースイッチの先行する導通フェーズであるオン（ＯＮ）フェーズが発生した期間中に変圧器内に格納されたエネルギの出力回路への転送を完了するまで継続する。この転送即ち伝達が完了すると、変圧器の端子における電圧はそれ自身無効化する傾向となる。
【００４７】
公知の変換器においては、このような傾向は、パワースイッチのターンオン及び変圧器内にエネルギを格納するための新たなオンフェーズの開始の指示を与えるために使用される。オンフェーズ期間中に変圧器の一次巻線インダクタンスＬ１内に格納されるエネルギは次式で与えられる。
【００４８】
Ｌ1Ｉ2／２
且つ、出力パワーは格納されたエネルギが全て転送即ち伝達されたものであるから次式で与えられる。
【００４９】
η×（Ｌ1Ｉ2ｆ／２）
尚、ηは変換器の効率であり且つｆは負荷条件によって決定されるスイッチング周波数である。
【００５０】
印加された負荷が小さければ小さい程ｆは一層高い。何故ならば、オンフェーズ及びオフフェーズは両方とも負荷がより少ない電力を必要とするという事実に鑑みて短いからである。
【００５１】
パワースイッチの最小のスイッチオフ及びスイッチオン時間インターバルは装置の幾何学的形状によって決定される。このことは、非常に低い負荷又はスタンバイ条件下であっても、変圧器内において最小のエネルギの格納が発生し、そのエネルギは究極的にオフフェーズ期間中に負荷へ転送されるものであることを暗示している。
【００５２】
負荷がこの最小のエネルギ転送より少ないものを吸収する場合には、自励発振変換器は「バーストモード」の動作に入り、それは出力電圧のオーバーシュートを発生させる幾つかのアクティブなスイッチングサイクルによって特性付けられ、それに続いて時間インターバル（間隔）が発生し、その期間中に、出力電圧のオーバーシュートが減衰するまでパワースイッチのスイッチングオンがディスエーブルされる（即ち、電圧ＶＣＯＰＭがヌルとされる）。
【００５３】
負荷が変換器の制御回路によって散逸される電力よりも低い電力を吸収する場合には、「不良バーストモード（Ｂａｄ  Ｂｕｒｓｔ  Ｍｏｄｅ）」と呼ばれる機能モードが発生することが可能であり、その場合に、パワースイッチのターンオフインターバル（間隔）は集積化した回路をＶｃｓ（Ｌ）スレッシュホールド以下の電圧へ継続して電力を供給する容量Ｃｓを放電する程長いものとなり、従って新たなスタートアップ（始動）及びリカバリ（回復）フェーズを発生させる。
【００５４】
本発明は低い負荷に対して固定周波数機能モードを自動的に確立させ且つ不良バーストモード及びバーストモードを実質的に防止する自励発振機能モードを自動的に確立することを可能とする。
【００５５】
変換器の出力端における過剰な電圧条件がＶＣＯＭＰ電圧の減少の形態で上述したフィードバックループによって報告される。あるスレッシュホールドの下において、イネーブリングブロックＥＮＡＢＬＩＮＧが固定周波数機能モードを活性化させる。
【００５６】
本装置の初期的なスタートアップフェーズ及び／又はリカバリフェーズ期間中に、コンデンサＣＣＯＭＰが実質的な状態で放電され且つその端子上の電圧ＶＣＯＭＰはほぼゼロであり、このことは変換器の最初の機能モードが固定周波数であることを決定する。
【００５７】
この固定周波数機能モード期間中に、イネーブル信号ＥＮＡＢＬＥが論理レベル「０」とされ、従って論理オペレータＮＯＲ１を介してブロックＯＳＣＩＬＬＡＴＯＲによって発生された信号の優越性を決定する。
【００５８】
オフフェーズ期間中に、パワースイッチは「開」であり、ＣＯＭＰ２出力は、双安定回路ＬＡＴＣＨのリセット「Ｒ」を論理レベル「０」とさせ、一方ブロックＯＳＣＩＬＬＡＴＯＲによって発生された固定周波数信号の上昇端はラッチのセット「Ｓ」に対して論理レベル「１」を与え、該ラッチはその出力端を論理レベル「１」とさせる。この機能モードにおいては、このような論理レベルは（変調器ブロックＭＯＤＵＬＡＴＯＲ及びドライバブロックＤＲＩＶＥＲを介して）パワースイッチの「閉成」及び相次ぐオンフェーズの開始を発生させる。
【００５９】
自励発振機能モード期間中においては、イネーブリングブロックＥＮＡＢＬＩＮＧは論理レベル「１」をイネーブル信号へ与え且つオシレータブロックＯＳＣＩＬＬＡＴＯＲをディスエーブルさせ、該ブロックは、その出力を論理「０」とさせる。このことは論理オペレータＮＯＲ１を介して比較器ＣＯＭＰ１によって出力された信号の優越性を決定する。変圧器巻線上の電圧がヌルとなる時刻において（即ち、先行するオンフェーズ期間中に変圧器内に格納されたエネルギの出力端への転送即ち電圧完了時）、ブロックＣＯＭＰ１の出力は論理レベル「１」に設定され、固定周波数における動作期間中におけるように、双安定電流ラッチの出力を論理レベル「１」へスイッチさせる。
【００６０】
変調器ブロックＭＯＤＵＬＡＴＯＲがない場合には、このような条件はこの機能モードにあった場合であっても、パワースイッチのターンオンを発生させる。
図３に示した本発明の好適実施例においては、変調器ブロックＭＯＤＵＬＡＴＯＲが、２つの機能モードの間での正しく且つ漸進的遷移を許容しながら、介在する負荷変動に対しての変換器の応答を高速化させることによって出力電圧のオーバーシュート及びその効果を制限する。
【００６１】
変調器ブロックＭＯＤＵＬＡＴＯＲは図４に示したような機能的アーキテクチュアを有することが可能である。その介入はＶｃｓ（一次ループ変数）を表わす信号Ａによって及びＶＣＯＭＰ（二次ループ変数）を表わす信号Ｂによって発生される。
【００６２】
変調器ブロックＭＯＤＵＬＡＴＯＲへのその他の信号入力は以下の通りである。
【００６３】
※Ｃ信号、即ち、図３の図面に関して既にイネーブル（ＥＮＡＢＬＥ）が定義された信号であり、その論理レベル「０」は固定周波数機能モードを指示し、その論理レベル「１」は自励発振機能モードを指示する。
【００６４】
※Ｄ信号、即ち、図３の双安定回路ＬＡＴＣＨの出力であり、その論理レベル「０」はパワースイッチのターンオフを発生させ、その論理レベル「１」は固定周波数機能モード期間中におけるパワースイッチの直接的なターンオンを発生させる。自励発振モードにおいては、変調器ブロックＭＯＤＵＬＡＴＯＲが出力の過電圧条件に依存する大きさのパワースイッチのスイッチオン信号（Ｄ＝１）上に遅延を導入する。
【００６５】
２つの信号Ａ及びＢがブロックＣＯＭＰＡ及びＣＯＭＰＢ内の夫々の基準と比較され、これら２つのブロックの各々の出力は、夫々、ブロックＣＯＭＰＡＡ及びＣＯＭＰＢＢ内のＤ信号（パワーターンオン信号）と同期しているランプ信号と比較される。
【００６６】
論理ブロックＯＲは以下のことを可能とさせる。
【００６７】
※信号Ｃ（ＮＯＴゲートを介して得られる）の反転信号が論理レベル「０」にある場合、即ち、イネーブル信号ＥＮＡＢＬＥがレベル「１」にある場合に、変調器ブロックＭＯＤＵＬＡＴＯＲをイネーブルさせる。
【００６８】
※更なる制御変数（Ｖｃｓ及びＶCOMP）のモニタ動作に依存して時間的な変調を実施する。
【００６９】
ＯＲゲートの出力をパワースイッチターンオン信号Ｄと結合させるＡＮＤゲートの出力は、図４の双安定回路ＬＡＴＣＨを駆動し、その出力はパワースイッチの段ドライバを制御する。該セット信号は回路ＬＡＴＣＨ内において支配的なものである。
【００７０】
本発明によれば、変調ブロックＭＯＤＵＬＡＴＯＲはデューティサイクル制御を伴って電源内に効果的に導入することが可能である。本発明の変調ブロック及び関連する論理は電圧モードにおけるか又は電流モードのいずれかで動作する制御ループ内において同様に使用することが可能である。
【００７１】
一般的に、このような時間変調ブロックはアクチュエータ（ドライバ段等）の上流側に機能的に導入され且つそれがイネーブルされると、現在使用されている制御モードのタイプに拘らずに、機能条件によって決定されるインターバルによってパワースイッチのスイッチオンを適宜遅延させる。
【００７２】
負荷が最早ＳＯＰＳシステムにおける出力端へ伝達される全体的なエネルギを吸収するものでない場合には（それは、不可避的にスタートアップフェーズにおいて発生する）、出力電圧が増加し、従来の制御回路及び本発明の変調ブロックの両方の介入を発生させる。
【００７３】
このように、出力へのエネルギの伝達即ち転送は変換器回路の利得を効果的に低下させることによって減少され、従って出力電圧のオーバーシュートを制限し、一方従来の制御回路は、無視することのできない応答時間のために、実質的なオーバーシュートを発生させる。
【００７４】
この、従来の制御システムの効果と本発明の補助的時間変調の効果との結合は、出力電圧を著しく安定化させ且つ本発明の変調ブロックを漸進的にディスエーブルさせ、エネルギの完全なる伝達を可能とする一方オーバーシュートを制限することを可能としている。
【００７５】
本発明の変調ブロックの作用のおかげで、出力電圧Ｖｏｕｔは制限された範囲内に維持される。本変換器の制御回路は、出力容量及び出力電圧エラー増幅器の特性に起因して、著しく減衰された振動を介してのオーバーシュートから抜け出ることにより、迅速に新たな定常状態条件へ安定化する。
【００７６】
正に、従来の制御回路の場合に発生する初期的なオーバーシュートは、比較的低い負荷の場合に、本発明の変換器を安定化させることを可能とする。
【００７７】
スタンバイ条件期間中、即ち、自励発振モードにおいて安定的に供給することの不可能な負荷レベルの場合（既に上述した理由のために）、本変換器は自動的に固定周波数モードで機能するようになる。
【００７８】
この場合においても、オーバーシュートのために本変換器が一次的にターンオフすることが可能である場合には、本発明に基づいて導入された変調器の作用が出力電圧を安定化させ且つ全過渡的状態期間中に小さな範囲内に維持する。
【００７９】
本発明によれば、
（ａ）エネルギ伝達（転送）の変調が規制のフェーズにおいてのみ導入され、従って、それは過渡的状態に関して作用し、本変換器が従来技術の欠点を解消させ、従ってシステムが定常状態に到達する機能モードに拘らず安定化範囲を拡張する。
【００８０】
（１）変調ブロックが正しく機能するためには、付加的な外部回路及びコンポーネントを必要とすることなしに、本変換器の共通制御回路において既に使用されている信号を利用することで充分である。
【００８１】
（２）変調動作はＴOFF時間を制御することによって行われ、実際的に、それ自身を時間ＴONの通常の制御へ付加させ、従って共通制御ループ内におけるスイッチングの遅延が存在することによって課される制限を超えることを解消している。
【００８２】
本発明の重要な利点としては以下のようなものがある。
【００８３】
（１）本変調ブロックは従来の制御回路の回路アーキテクチュア内に容易に導入することが可能であり且つそれと集積化させることが可能である。
【００８４】
（２）エネルギの伝達（転送）に関する制御は負荷条件に依存する伝達関数に関して作用し、負荷へ供給される電流のセンサの導入を必要とすることなしに、急激な負荷変動の負の効果を補償する。
【００８５】
（３）本発明は、異なる機能モード及び／又は異なるタイプのレギュレータ即ち調整器へ適用することが可能であり、特に、本発明のアーキテクチュアは本変換器の従来の制御回路を置換させるファジィ（ＦＵＺＺＹ）制御の動作をサポートするために使用することが可能である。
【００８６】
（４）本発明の変調器ブロックによって動作されるエネルギ伝達（転送）の制限は、変換器のタイプ及び関連する制御によって許容される最大定常状態（転送）に何等影響を与えることなしに、過渡的条件期間中にのみ発生する。
【００８７】
（５）自励発振機能モードと固定周波数機能モードとの間の不連続性は実質的に取除かれている。このことは本変換器によって発生される電磁ノイズを減少させる。
【００８８】
（６）本変換器の応答速度が向上されている。
【００８９】
（７）負荷の比較的低いレベルに向かっての自励発振機能モードの拡張が存在しており、従ってバーストモード及び不良バーストモードを実質的に防止している。
【００９０】
（８）極めて低い負荷においての固定周波数機能は著しく安定している。
【００９１】
（９）一次制御ループ（フィードフォアワード；変圧器の補助巻線を参照する変数）及び二次制御ループ（フィードバック：出力電圧に比例する変数）の効果の結合は本発明に基づいて効果的に実現される。
【００９２】
本発明はＳＩＭＵＬＩＮＫ環境において実現された機能モードに関してテストされ且つシミュレーションされている。このことは、顕著な電流及び電圧信号の波形の再生及び本発明の変調器を有する場合及び有さない場合の変換器の挙動の間の比較を可能とさせている。
【００９３】
図５は図３のフライバックスイッチング変換器の一次ループの制御下における約４０Ｗの印加した負荷でのスタートアップにおけるパワースイッチを介しての電流及び出力電圧のエラー増幅器によって出力される電流の波形を示しており、その場合に、本発明のエネルギ伝達変調器ブロックＭＯＤＵＬＡＴＯＲが導入されている。同一のテスト条件に対して、図６は本発明の変調器ブロックがない場合の同一の信号の波形を示している。
【００９４】
図７及び８は夫々、変調器ブロックがある場合及びない場合の変換器に対する同一の信号の波形を示しており、これらの波形は２００Ｗ負荷の場合にスタートアップ即ち始動時において発生し約２０ｍｓまで継続し、且つ階段状に約４Ｗへ負荷が減少する過渡的状態をハイライトしている。
【００９５】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】  フライバックＤＣ−ＤＣ変換器の基本的構成を示した概略図。
【図２】  フライバックＳＯＰＳを示した概略図。
【図３】  本発明に基づいて構成されたフライバックＳＯＰＳ変換器を示した概略図。
【図４】  図３の変調ブロックを詳細に示した概略図。
【図５】  図３の変換器の信号波形を示した概略図。
【図６】  本発明の変調ブロックがない場合の図３に示した変換器の負荷の階段状変化に応答を包含する信号を示した波形線図。
【図７】  本発明の変調ブロックがある場合の図３に示した変換器の負荷の階段状変化に応答を包含する信号を示した波形線図。
【図８】  本発明の変調ブロックがない場合の図３に示した変換器の負荷の階段状変化に応答を包含する信号を示した波形線図。
【図１】
0004400958.tif 000002
【図２】
0004400958.tif 000003
【図３】
0004400958.tif 000004
【図４】
0004400958.tif 000005
【図５】
0004400958.tif 000006
【図６】
0004400958.tif 000007
【図７】
0004400958.tif 000008
【図８】
0004400958.tif 000009