(57)【特許請求の範囲】
【請求項１】
電界伝達媒体に電界を誘起して通信を行うための電界通信装置において、
前記電界を誘起するための駆動回路の動作に必要なクロック信号を生成するための元信号を発振し出力するための元信号発振回路と、
前記元信号発振回路から入力された前記元信号の振幅が閾値を越えるまで前記駆動回路への前記クロック信号を出力せずに待機するためのシュミット回路とを備え、
前記シュミット回路は、前記元信号の振幅の中心に対して高い電圧側と低い電圧側のそれぞれに前記閾値を設定し、
前記高い電圧側を論理Ｖｔｈ高として設定するための第１のトランジスタと、
前記低い電圧側を論理Ｖｔｈ低として設定するための第２のトランジスタと、
前記元信号発振回路からの前記元信号を前記第１のトランジスタに入力するためのＮＡＮＤ回路と、
前記元信号発振回路からの前記元信号を前記第２のトランジスタに信号入力するためのＮＯＲ回路と、
を備えることを特徴とする電界通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界伝達媒体に電界を誘起して通信を行うための電界通信装置に関する。
【背景技術】
【０００２】
従来において、電界を人体などの電界伝達媒体に誘起させて、この誘起した電界を介して様々な情報通信を行う電界通信システムが提案されている。この電界通信システムは送信手段と受信手段あるいはそのいずれか一方を備えた電界通信装置を人間が所持し、他の人間や設備（ＰＣ、駅の改札、自動販売機、ドアや門扉など）に同様の電界通信装置を所持あるいは設置し、目的に応じた情報通信を行っている。この情報通信によりセキュリティ認証や課金、位置などのデータ収集などが可能になっている（特許文献１参照）。
【０００３】
こうした電界通信装置が電界通信を行うための通信回路や駆動回路、制御回路等はＣＰＵによる実行シーケンスによりその動作が制御されている。また、電界通信装置が動作するために必要なクロック信号は、一般に水晶振動子などを用いたクロック信号生成回路により生成されている。
【０００４】
図５には、従来より用いられているクロック信号生成回路の一例を示している。この図５の回路では水晶振動子１０２とインバータ１００、１０１、抵抗１０５、１０６、コンデンサ１０３、１０４により発振回路を構成している。
【０００５】
また、この図中のＡおよびＢ点における信号波形を図６に示す。クロック信号生成回路（レゾネータ）にレゾネータ（発振器）発振リクエスト信号が入力されると、図５に示したクロック信号生成回路が起動し、クロック信号の発振を開始する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のような従来の技術においては、Ａ点における信号の波形を観測すると、図６に示したように発振開始から一定の期間においてレゾネータ発振周波数が不安定な期間が生じる。このＡ点での信号に伴い、Ｂ点に出力されるクロック信号は図６に示すように、発振開始から一定期間において周波数が安定しない状態が生じていた。
【０００７】
本発明は上記を鑑みてなされたものであり、その目的は、クロック信号生成回路の起動直後に不安定なクロック信号が出力されることを防止し、クロック信号が安定するまでＣＰＵを停止させて消費電力を低減することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、請求項１に記載の本発明は、電界伝達媒体に電界を誘起して通信を行うための電界通信装置において、前記電界を誘起するための駆動回路の動作に必要なクロック信号を生成するための元信号を生成し出力するための元信号発振回路と、前記元信号発振回路から入力された前記元信号の振幅が閾値を越えるまで前記駆動回路への前記クロック信号を出力せずに待機するためのシュミット回路とを備え、前記シュミット回路は、前記元信号の振幅の中心に対して高い電圧側と低い電圧側のそれぞれに前記閾値を設定し、前記高い電圧側を論理Ｖｔｈ高として設定するための第１のトランジスタと、前記低い電圧側を論理Ｖｔｈ低として設定するための第２のトランジスタと、前記元信号発振回路からの前記元信号を前記第１のトランジスタに入力するためのＮＡＮＤ回路と、前記元信号発振回路からの前記元信号を前記第２のトランジスタに信号入力するためのＮＯＲ回路と、を備える。
【発明の効果】
【００１０】
本発明によれば、クロック信号生成回路の起動直後に不安定なクロック信号が出力されることを防止し、クロック信号が安定するまでＣＰＵを停止させて消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の電界通信装置の実施の形態に係る、クロック信号生成回路の回路図を示している。この図１には、ヒステリシス特性を備えたシュミット回路１と、水晶振動子２と、インバータ３と、抵抗４、５と、コンデンサ６、７と、が示されている。また、図１中のＡ点とＣ点はそれぞれ波形の観測点を示している。
【００１２】
この図１の構成において、水晶振動子２は発振周波数を決定し、コンデンサ６、７とともに共振して所定の周波数で発振して正弦波の元信号を生成する。インバータ３は一般的なＣＭＯＳ−ＩＣによるインバータ回路を適用できる。このインバータ３は、図１の回路において増幅回路として働き、その増幅度（ゲイン）はコンデンサ６、７の容量比により決定されている。また、抵抗４は増幅回路のゲインを下げるために挿入されており、この抵抗４によりインバータ３に対しネガティブフィードバックを行っている。また、抵抗５はこの発振回路においてオーバートーン（意図した発振周波数の整数倍の共振周波数成分）が生じるのを防ぐために挿入されている。ここまでの構成によりクロック信号の元となる正弦波を発振させるための元信号発振回路を構成している。
【００１３】
そして、シュミット回路１には正弦波で発振している元信号がＡ点より入力され、その元信号の振幅の中心に対して高い電圧側と低い電圧側のそれぞれに前記閾値が設定され、高い電圧側の閾値を論理Ｖｔｈ高とし、低い電圧側の閾値を論理Ｖｔｈ低としている。
【００１４】
次の図２は、シュミット回路１の構成例を示している。
【００１５】
この図２に示されるのは、ＮＡＮＤ回路１０と、ＮＯＲ回路１１と、インバータ１２、１６と、Ｐｃｈトランジスタにより構成されるＴＲ（１）１３と、Ｎｃｈトランジスタにより構成されるＴＲ（２）１４と、抵抗１５である。
【００１６】
次に図３を参照して、シュミット回路１のＡ点へ入力される元信号の振幅が小さい時は、ＮＡＮＤ回路１０の論理Ｖｔｈ高およびＮＯＲ回路１１の論理Ｖｔｈ低に振幅が到達せず出力は変化しない。しかし、Ａ点の振幅がＮＡＮＤ回路１０の論理Ｖｔｈ高およびＮＯＲ回路１１の論理Ｖｔｈ低を超える振幅となると、ＴＲ（１）１３とＴＲ（２）１４がＯＮしてＦ点およびＣ点にクロック信号が現れる。
【００１７】
実際の回路設計では、たとえばＮＡＮＤ回路１０の論理Ｖｔｈ高はＮＯＲ回路１１の論理Ｖｔｈ低よりもＶＤＤ／２に近いところに設定している。これにより、ＴＲ（１）１３はＴＲ（２）１４よりも先にＯＮし始め、ＯＦＦするのは後になる。この結果、Ａ点の振幅がＮＯＲ回路１１の論理Ｖｔｈ低を下回らない期間においてＦ点はＶＤＤに固定される。なお、Ｆ点に接続している抵抗１５は、長期間動作しない時のフローティング防止用のプルアップ抵抗である。
【００１８】
このようにしてクロック信号生成回路の発振開始直後の不安定な発振を出力させないようにして、このクロック信号を用いるＣＰＵなどに不安定なクロック信号が入力されないようにしている。クロック信号が入力されない期間はＣＰＵが停止状態にあり、この期間に消費する電力を削減することができる。
【００２３】
次の図４は、本発明の実施の形態の変形例の構成図を示している。
【００２４】
この図４においては、すでに図１に示したクロック信号生成回路に対して、ＡＮＤ回路２０と、カウンタ２１が付加されている点において異なっている。シュミット回路１からの出力はカウンタ２１に入力され、カウンタ２１からはレゾネータ発振完了信号が出力される。このレゾネータ発振完了信号はクロック信号生成回路が安定して発振している状態において出力され、この出力はたとえばＣＰＵなどに伝達される。ＣＰＵはこのレゾネータ発振完了信号が入力されるまでは待機状態となり、クロック信号が不安定な期間に消費する電力を削減することができる。なお、クロック信号はＡＮＤ回路２０のＣ点より出力される。
【００２５】
以上説明した本発明の実施の形態によれば、クロック信号生成回路の起動直後に不安定なクロック信号が出力されることを防止し、クロック信号が安定するまでＣＰＵを停止させて消費電力を低減することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の電界通信装置の実施の形態に係る、クロック信号生成回路の回路図を示す。
【図２】本発明の実施の形態に係る、シュミット回路の構成例を示す。
【図３】シュミット回路の動作を説明するための波形図を示す。
【図４】本発明の実施の形態の変形例を示す。
【図５】従来技術によるクロック信号生成回路の一例を示す。
【図６】従来技術によるクロック信号生成回路の出力波形の一例を示す。
【符号の説明】
【００２７】
１…シュミット回路
２…水晶振動子
３、１２、１６…インバータ
４、５、１５…抵抗
６、７…コンデンサ
１０…ＮＡＮＤ回路
１１…ＮＯＲ回路
１３…ＴＲ（１）
１４…ＴＲ（２）
【図１】
0004430719.tif 000002
【図２】
0004430719.tif 000003
【図３】
0004430719.tif 000004
【図４】
0004430719.tif 000005
【図５】
0004430719.tif 000006
【図６】
0004430719.tif 000007