(57)【特許請求の範囲】
【請求項１】
第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
直列に接続された第３のインダクタと第１のキャパシタとからなり、一端が前記第１のインダクタと前記第２のインダクタとの間に接続され、他端が前記第２の導電線に接続された直列回路と
を備え、
前記第１および第２のインダクタの結合係数ｋが１よりも小さく、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＞ｋ（Ｌ１・Ｌ２）1/2であり、かつ
Ｌ３≦（Ｌ１＋Ｍ）（Ｌ２＋Ｍ）／（Ｌ１＋Ｌ２＋２Ｍ）＋Ｍ  ……（２）
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ＝ｋ（Ｌ１・Ｌ２）1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
【請求項２】
第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
直列に接続された第３のインダクタと第１のキャパシタとからなり、一端が前記第１のインダクタと前記第２のインダクタとの間に接続され、他端が前記第２の導電線に接続された直列回路と
を備え、
前記第１および第２のインダクタの結合係数ｋが１よりも小さく、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＜ｋ（Ｌ１・Ｌ２）1/2であり、かつ
Ｌ３≧０．９ｋ（Ｌ１・Ｌ２）1/2  ……（３）
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
【請求項３】
第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
直列に接続された第３のインダクタと第１のキャパシタとからなる直列回路と、
前記第２の導電線に直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと
を備え、
前記直列回路の一端が、前記第１のインダクタと前記第２のインダクタとの間に接続され、他端が前記第４のインダクタと前記第５のインダクタとの間に接続されており、
前記第１および第２のインダクタの結合係数ｋ１と前記第４および第５のインダクタの結合係数ｋ２とが１よりも小さく、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＞Ｍ１＋Ｍ２であり、かつ
Ｌ３≦（Ｌ１＋Ｌ４＋Ｍ１＋Ｍ２）（Ｌ２＋Ｌ５＋Ｍ１＋Ｍ２）／｛Ｌ１＋Ｌ２＋Ｌ４＋Ｌ５＋２（Ｍ１＋Ｍ２）｝＋Ｍ１＋Ｍ２  ……（５）
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ４：第４のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
【請求項４】
第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
直列に接続された第３のインダクタと第１のキャパシタとからなる直列回路と、
前記第２の導電線に直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタと
を備え、
前記直列回路の一端が、前記第１のインダクタと前記第２のインダクタとの間に接続され、他端が前記第４のインダクタと前記第５のインダクタとの間に接続されており、
前記第１および第２のインダクタの結合係数ｋ１と前記第４および第５のインダクタの結合係数ｋ２とが１よりも小さく、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＜Ｍ１＋Ｍ２であり、かつ
Ｌ３≧０．９（Ｍ１＋Ｍ２）  ……（６）
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ４：第４のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
【請求項５】
第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
直列に接続された第３のインダクタと第１のキャパシタとからなる直列回路と、
前記第２の導電線に直列的に挿入され、かつ前記第１および第２のインダクタと共に互いに磁気的に結合された第４および第５のインダクタと
を備え、
前記直列回路の一端が、前記第１のインダクタと前記第２のインダクタとの間に接続され、他端が前記第４のインダクタと前記第５のインダクタとの間に接続されており、
前記第１および第２のインダクタの結合係数ｋ１と、前記第４および第５のインダクタの結合係数ｋ２と、前記第１および第４のインダクタの結合係数ｋ３と、前記第２および第５のインダクタの結合係数ｋ４と、前記第１および第５のインダクタの結合係数ｋ５と、前記第２および第４のインダクタの結合係数ｋ６とがすべて１よりも小さく、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＞Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６であり、かつ
Ｌ３≦（Ｌ１＋Ｌ４＋Ｍ１＋Ｍ２＋２Ｍ３＋Ｍ５＋Ｍ６）（Ｌ２＋Ｌ５＋Ｍ１＋Ｍ２＋２Ｍ４＋Ｍ５＋Ｍ６）／｛Ｌ１＋Ｌ２＋Ｌ４＋Ｌ５＋２（Ｍ１＋Ｍ２＋Ｍ３＋Ｍ４＋Ｍ５＋Ｍ６）｝＋Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６  ……（８）
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2，Ｍ５＝ｋ５（Ｌ１・Ｌ５）1/2，Ｍ６＝ｋ６（Ｌ２・Ｌ４）1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ４：第４のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
【請求項６】
第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、
直列に接続された第３のインダクタと第１のキャパシタとからなる直列回路と、
前記第２の導電線に直列的に挿入され、かつ前記第１および第２のインダクタと共に互いに磁気的に結合された第４および第５のインダクタと
を備え、
前記直列回路の一端が、前記第１のインダクタと前記第２のインダクタとの間に接続され、他端が前記第４のインダクタと前記第５のインダクタとの間に接続されており、
前記第１および第２のインダクタの結合係数ｋ１と、前記第４および第５のインダクタの結合係数ｋ２と、前記第１および第４のインダクタの結合係数ｋ３と、前記第２および第５のインダクタの結合係数ｋ４と、前記第１および第５のインダクタの結合係数ｋ５と、前記第２および第４のインダクタの結合係数ｋ６とがすべて１よりも小さく、
前記第３のインダクタのインダクタンスＬ３が、
Ｌ３＜Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６であり、かつ
Ｌ３≧０．９（Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６）  ……（９）
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2，Ｍ５＝ｋ５（Ｌ１・Ｌ５）1/2，Ｍ６＝ｋ６（Ｌ２・Ｌ４）1/2
Ｌ１：第１のインダクタのインダクタンス
Ｌ２：第２のインダクタのインダクタンス
Ｌ４：第４のインダクタのインダクタンス
Ｌ５：第５のインダクタのインダクタンス
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電線上を伝搬するノイズを抑制するノイズ抑制回路に関する。
【背景技術】
【０００２】
スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。【０００３】
リップル電圧やノイズを低減する手段としては、インダクタンス素子（インダクタ）とキャパシタとを含むフィルタ、いわゆるＬＣフィルタがよく用いられている。ＬＣフィルタには、インダクタンス素子とキャパシタとを１つずつ有するものの他に、Ｔ型フィルタやπ型フィルタ等がある。また、電磁妨害（ＥＭＩ）対策用の一般的なノイズフィルタも、ＬＣフィルタの一種である。一般的なＥＭＩフィルタは、コモンモードチョークコイル、ノーマルモードチョークコイル、Ｘコンデンサ、Ｙコンデンサ等のディスクリート素子を組み合わせて構成されている。【０００４】
また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。このような電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段としても、ＬＣフィルタが用いられている。【０００５】
なお、２本の導電線を伝搬するノイズには、２本の導電線の間で電位差を生じさせるノーマルモード（ディファレンシャルモード）ノイズと、２本の導電線を同じ位相で伝搬するコモンモードノイズとがある。【０００６】
特開平９−１０２７２３号公報には、変圧器を用いたラインフィルタが記載されている。このラインフィルタは、変圧器とフィルタ回路とを備えている。変圧器の２次巻線は、交流電源から負荷に供給する電力を輸送する２本の導電線のうちの一方に挿入されている。フィルタ回路の２つの入力端は交流電源の両端に接続され、フィルタ回路の２つの出力端は変圧器の１次巻線の両端に接続されている。このラインフィルタでは、フィルタ回路によって電源電圧からノイズ成分を抽出し、このノイズ成分を変圧器の１次巻線に供給することによって、変圧器の２次巻線が挿入された導電線上において電源電圧からノイズ成分を差し引くようになっている。このラインフィルタは、ノーマルモードのノイズを低減する。【０００７】
特開平５−１２１９８８号公報（図１）には、３つのインピーダンス素子で構成されたローパスフィルタが記載されている。このローパスフィルタは、２本の導電線のうちの一方に直列に挿入された２つの高インピーダンス素子と、一端が２つの高インピーダンス素子の間に接続され、他端が２本の導電線のうちの他方に接続された低インピーダンス素子とを備えている。２つの高インピーダンス素子は、それぞれ、コイルと抵抗との並列接続回路で構成され、低インピーダンス素子はキャパシタで構成されている。このローパスフィルタは、ノーマルモードノイズを低減する。【０００８】
特許第２７８４７８３号公報（第６図）には、ノーマルモードノイズを低減するノーマルモードノイズ用フィルタ回路とコモンモードノイズを低減するコモンモードノイズ用フィルタ回路が記載されている。ノーマルモードノイズ用フィルタ回路は、２本の導電線のそれぞれに挿入された２つのコイルと、各コイルの巻線の途中同士を接続するキャパシタとで構成されている。コモンモードノイズ用フィルタ回路は、２本の導電線のそれぞれに挿入された２つのコイルと、各コイルの巻線の途中とアース間に設けられた２つのキャパシタとで構成されている。【０００９】
従来のＬＣフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。【００１０】
また、電力輸送用の導電線に挿入されるフィルタには、電力輸送用の電流が流れている状態で所望の特性が得られることと、温度上昇に対する対策が要求される。そのため、通常、電力変換回路用のフィルタにおけるインダクタンス素子では、磁芯として、ギャップ付きのフェライト磁芯が用いられる。しかしながら、このようなインダクタンス素子では、その特性が、空芯のインダクタンス素子の特性に近づくため、所望の特性を実現するためにはインダクタンス素子が大型化するという問題点があった。【００１１】
また、特開平９−１０２７２３号公報に記載されたラインフィルタでは、変圧器の結合係数が１であると共に、フィルタ回路がラインフィルタに影響を与えなければ、理論的には、ノイズ成分を完全に除去することができる。しかしながら、実際には、変圧器の結合係数を１にすることは不可能であり、結合係数の低下に伴い、減衰特性が悪化する。特に、キャパシタによってフィルタ回路を構成した場合には、このキャパシタと変圧器の１次巻線とによって直列共振回路が構成される。そのため、このキャパシタと変圧器の１次巻線とを含む信号の経路のインピーダンスは、直列共振回路の共振周波数近傍の狭い周波数範囲でのみ小さくなる。その結果、このラインフィルタでは、狭い周波数範囲でしかノイズ成分を除去することができない。これらのことから、実際に構成されたラインフィルタでは、広い周波数範囲においてノイズ成分を効果的に除去することができないという問題的がある。【００１２】
また、特開平５−１２１９８８号公報（図１）に記載されたローパスフィルタも、特許第２７８４７８３号公報（第６図）に記載されたフィルタ回路も、ノイズ低減の原理は従来のＬＣフィルタと同様であるため、従来のＬＣフィルタと同様の問題点を有している。【００１３】
ところで、各国では、電子機器から交流電源線を介して外部へ放出されるノイズ、すなわち雑音端子電圧に関して、種々の規制を設けている場合が多い。例えば、ＣＩＳＰＲ（国際無線障害特別委員会）の規格では、１５０ｋＨｚ〜３０ＭＨｚの周波数範囲で雑音端子電圧の規格が設定されている。このような広い周波数範囲においてノイズを低減する場合には、特に、１ＭＨｚ以下の低い周波数の範囲におけるノイズの低減に関して、以下のような問題が発生する。すなわち、１ＭＨｚ以下の低い周波数の範囲では、コイルのインピーダンスの絶対値は、コイルのインダクタンスをＬ、周波数をｆとして、２πｆＬで表される。したがって、一般に、１ＭＨｚ以下の低い周波数の範囲におけるノイズを低減するには、大きなインダクタンスを有するコイルを含むフィルタが必要になる。その結果、フィルタが大型化する。
【発明の開示】
【００１４】
本発明はかかる問題点に鑑みてなされたもので、その目的は、広い周波数範囲においてノイズを抑制でき、かつ小型化が可能なノイズ抑制回路を提供することにある。
【００１５】
本発明の第１および第２の観点に係るノイズ抑制回路は、第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、直列に接続された第３のインダクタと第１のキャパシタとからなり、一端が第１のインダクタと第２のインダクタとの間に接続され、他端が第２の導電線に接続された直列回路とを備えているものである。そして、第１および第２のインダクタの結合係数ｋが１よりも小さく、かつ第３のインダクタのインダクタンスが、結合係数ｋが１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような値に設定されているものである。
【００１６】
本発明の第１および第２の観点に係るノイズ抑制回路において、第１および第２のインダクタは、互いに電磁気的に結合されているものである。第１および第２のインダクタは、それぞれを別々の巻線で形成してもよいし、単一の巻線で形成することも可能である。単一の巻線で形成する場合、例えば、単一の巻線の途中に接続点を設け、その巻線の一方の端部から接続点までを第１のインダクタ、巻線の他方の端部から接続点までを第２のインダクタとすればよい。この接続点に、直列回路の一端が接続される。また、本発明の第１の観点に係るノイズ抑制回路において、第１および第２のインダクタのインダクタンスは同一の値であってもよい。第１および第２のインダクタを単一の巻線で形成する場合、例えば単一の巻線の中点に上記接続点を設けることで、各インダクタンスを等しくすることができる。
【００１７】
ここで、直列回路の一端が、第１および第２のインダクタに接続される接続部分を第１の端部と呼び、第２の導電線に接続される他端の接続部分を第２の端部と呼ぶ。また、第１のインダクタにおける上記第１の端部とは逆側の端部を第１のインダクタの一方の端部と呼び、第１のインダクタにおける上記第１の端部側の端部を第１のインダクタの他方の端部と呼ぶ。また、第２のインダクタにおける上記第１の端部側の端部を第２のインダクタの一方の端部と呼び、第２のインダクタにおける上記第１の端部とは逆側の端部を第２のインダクタの他方の端部と呼ぶ。
【００１８】
本発明の第１および第２の観点に係るノイズ抑制回路では、第１のインダクタの一方の端部と第２の導電線における上記第２の端部との間にノーマルモードの電圧が印加されると、この電圧が第１のインダクタと直列回路とによって分圧され、第１のインダクタの両端間と直列回路の両端間とにそれぞれ同一向きの所定の電圧が発生する。第１のインダクタと第２のインダクタは互いに電磁気的に結合されているので、第１のインダクタの両端間に発生した電圧に応じて、第２のインダクタの両端間に所定の電圧が発生する。ここで、直列回路の一端は第１のインダクタと第２のインダクタとの間に接続されていることから、第２のインダクタの両端間に発生する電圧の向きは、直列回路の両端間に発生する電圧の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第２のインダクタの他方の端部と上記第２の端部との間の電圧は、第１のインダクタの一方の端部と上記第２の端部との間に印加された電圧よりも小さくなる。
また、本発明の第１および第２の観点に係るノイズ抑制回路において、第２のインダクタの他方の端部と第２の導電線における上記第２の端部との間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、第１のインダクタの一方の端部と上記第２の端部との間の電圧は、第２のインダクタの他方の端部と上記第２の端部との間に印加された電圧よりも小さくなる。
【００１９】
ここで、本発明の第１および第２の観点に係るノイズ抑制回路では、第３のインダクタのインダクタンスが、結合係数ｋが１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような値に設定されているため、例えばノイズの減衰量の周波数特性に関して、理想状態のときと似た傾向の特性、または部分的に理想状態よりも優れた特性が得られる。ここで、理想状態とは、結合係数ｋ＝１と仮定して、各インダクタンスＬ１〜Ｌ３の値の最適化を図った状態のことをいう。例えばＬ１，Ｌ２を共に同じ値Ｌ０とし、Ｌ３も同じ値Ｌ０とした状態のことをいう。
【００２１】
特に、本発明の第１の観点に係るノイズ抑制回路の場合には、第３のインダクタのインダクタンスＬ３が、以下の条件を満たし、ノイズの減衰量の周波数特性に関して、理想状態のときにはなかった共振点が得られる。これにより、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。
Ｌ３＞ｋ（Ｌ１・Ｌ２）1/2であり、かつ
Ｌ３≦（Ｌ１＋Ｍ）（Ｌ２＋Ｍ）／（Ｌ１＋Ｌ２＋２Ｍ）＋Ｍ  ……（２）
（ただし、Ｍ＝ｋ（Ｌ１・Ｌ２）1/2、Ｌ１：第１のインダクタのインダクタンス、Ｌ２：第２のインダクタのインダクタンス）
【００２２】
また特に、本発明の第２の観点に係るノイズ抑制回路の場合には、第３のインダクタのインダクタンスＬ３が、以下の条件を満たし、ノイズの減衰量の周波数特性に関して、理想状態のときと似た傾向の特性が得られる。
Ｌ３＜ｋ（Ｌ１・Ｌ２）1/2であり、かつ
Ｌ３≧０．９ｋ（Ｌ１・Ｌ２）1/2  ……（３）
（ただし、Ｌ１：第１のインダクタのインダクタンス、Ｌ２：第２のインダクタのインダクタンス）
【００２３】
本発明の第３および第４の観点に係るノイズ抑制回路は、第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、直列に接続された第３のインダクタと第１のキャパシタとからなる直列回路と、第２の導電線に直列的に挿入され、かつ互いに磁気的に結合された第４および第５のインダクタとを備え、直列回路の一端が、第１のインダクタと第２のインダクタとの間に接続され、他端が第４のインダクタと第５のインダクタとの間に接続されているものである。そして、第１および第２のインダクタの結合係数ｋ１と第４および第５のインダクタの結合係数ｋ２とが１よりも小さく、かつ第３のインダクタのインダクタンスが、結合係数ｋ１，ｋ２が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような値に設定されているものである。
【００２４】
本発明の第３および第４の観点に係るノイズ抑制回路において、第１および第２のインダクタは、上記第１および第２の観点に係るノイズ抑制回路と同様、互いに電磁気的に結合されているものであり、それぞれを別々の巻線で形成してもよいし、単一の巻線で形成することも可能である。第４および第５のインダクタも、同様に構成することができる。第４および第５のインダクタを単一の巻線で形成する場合、例えば、単一の巻線の途中に接続点を設け、その巻線の一方の端部から接続点までを第４のインダクタ、巻線の他方の端部から接続点までを第５のインダクタとすればよい。この接続点に、直列回路の他端が接続される。本発明の第２の観点に係るノイズ抑制回路において、第４および第５のインダクタのインダクタンスが同一の値であってもよい。第４および第５のインダクタを単一の巻線で形成する場合、例えば単一の巻線の中点に上記接続点を設けることで、各インダクタンスを等しくすることができる。
【００２５】
ここで、直列回路の一端が、第１および第２のインダクタに接続される接続部分を第１の端部と呼び、第４および第５のインダクタに接続される他端の接続部分を第２の端部と呼ぶ。また、第１のインダクタにおける上記第１の端部とは逆側の端部を第１のインダクタの一方の端部と呼び、第１のインダクタにおける上記第１の端部側の端部を第１のインダクタの他方の端部と呼ぶ。また、第２のインダクタにおける上記第１の端部側の端部を第２のインダクタの一方の端部と呼び、第２のインダクタにおける上記第１の端部とは逆側の端部を第２のインダクタの他方の端部と呼ぶ。また、第４のインダクタにおける上記第２の端部とは逆側の端部を第４のインダクタの一方の端部と呼び、第４のインダクタにおける上記第２の端部側の端部を第４のインダクタの他方の端部と呼ぶ。また、第５のインダクタにおける上記第２の端部側の端部を第５のインダクタの一方の端部と呼び、第５のインダクタにおける上記第２の端部とは逆側の端部を第５のインダクタの他方の端部と呼ぶ。
【００２６】
本発明の第３および第４の観点に係るノイズ抑制回路では、第１のインダクタの一方の端部と第４のインダクタの一方の端部との間にノーマルモードの電圧が印加されると、この電圧が第１のインダクタと直列回路と第４のインダクタとによって分圧され、第１のインダクタの両端間と直列回路の両端間と第４のインダクタの両端間とにそれぞれ所定の電圧が発生する。第１のインダクタと第２のインダクタは互いに電磁気的に結合されているので、第１のインダクタの両端間に発生した電圧に応じて、第２のインダクタの両端間に所定の電圧が発生する。同様に、第４のインダクタと第５のインダクタは互いに電磁気的に結合されているので、第４のインダクタの両端間に発生した電圧に応じて、第５のインダクタの両端間に所定の電圧が発生する。ここで、直列回路の一端は第１のインダクタと第２のインダクタとの間に接続されると共に、他端が第４のインダクタと第５のインダクタとの間に接続されていることから、第２のインダクタの両端間に発生する電圧の向きと第５のインダクタの両端間に発生する電圧の向きとが、直列回路の両端間に発生する電圧の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第２のインダクタの他方の端部と第５のインダクタの他方の端部との間の電圧は、第１のインダクタの一方の端部と第４のインダクタの一方の端部との間に印加された電圧よりも小さくなる。
また、本発明の第３および第４の観点に係るノイズ抑制回路において、第２のインダクタの他方の端部と第５のインダクタの他方の端部との間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、第１のインダクタの一方の端部と第４のインダクタの一方の端部との間の電圧は、第２のインダクタの他方の端部と第５のインダクタの他方の端部との間に印加された電圧よりも小さくなる。
【００２７】
ここで、本発明の第３および第４の観点に係るノイズ抑制回路では、第３のインダクタのインダクタンスが、結合係数ｋ１，ｋ２が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような値に設定されているので、ノイズの減衰量の周波数特性に関して、例えば理想状態のときと似た傾向の特性、または部分的に理想状態よりも優れた特性が得られる。ここで、理想状態とは、結合係数ｋ１＝１，ｋ２＝１と仮定して、各インダクタンスＬ１〜Ｌ５の値の最適化を図った状態のことをいう。例えばＬ１，Ｌ２およびＬ４，Ｌ５を共に同じ値Ｌ０とし、Ｌ３をＬ０の２倍の値とした状態のことをいう。
【００２９】
特に、本発明の第３の観点に係るノイズ抑制回路の場合には、第３のインダクタのインダクタンスＬ３が、以下の条件を満たし、ノイズの減衰量の周波数特性に関して、理想状態のときにはなかった共振点が得られる。これにより、共振点より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。
Ｌ３＞Ｍ１＋Ｍ２であり、かつ
Ｌ３≦（Ｌ１＋Ｌ４＋Ｍ１＋Ｍ２）（Ｌ２＋Ｌ５＋Ｍ１＋Ｍ２）／｛Ｌ１＋Ｌ２＋Ｌ４＋Ｌ５＋２（Ｍ１＋Ｍ２）｝＋Ｍ１＋Ｍ２  ……（５）
（ただし、Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2、Ｌ１：第１のインダクタのインダクタンス、Ｌ２：第２のインダクタのインダクタンス、Ｌ４：第４のインダクタのインダクタンス、Ｌ５：第５のインダクタのインダクタンス）
【００３０】
また特に、本発明の第４の観点に係るノイズ抑制回路の場合には、第３のインダクタのインダクタンスＬ３が、以下の条件を満たし、ノイズの減衰量の周波数特性に関して、理想状態のときと似た傾向の特性が得られる。
Ｌ３＜Ｍ１＋Ｍ２であり、かつ
Ｌ３≧０．９（Ｍ１＋Ｍ２）  ……（６）
（ただし、Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2、Ｌ１：第１のインダクタのインダクタンス、Ｌ２：第２のインダクタのインダクタンス、Ｌ４：第４のインダクタのインダクタンス、Ｌ５：第５のインダクタのインダクタンス）
【００３１】
本発明の第５および第６の観点に係るノイズ抑制回路は、第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、第１の導電線に直列的に挿入され、かつ互いに磁気的に結合された第１および第２のインダクタと、直列に接続された第３のインダクタと第１のキャパシタとからなる直列回路と、第２の導電線に直列的に挿入され、かつ第１および第２のインダクタと共に互いに磁気的に結合された第４および第５のインダクタとを備え、直列回路の一端が、第１のインダクタと第２のインダクタとの間に接続され、他端が第４のインダクタと第５のインダクタとの間に接続されているものである。そして、第１および第２のインダクタの結合係数ｋ１と、第４および第５のインダクタの結合係数ｋ２と、第１および第４のインダクタの結合係数ｋ３と、第２および第５のインダクタの結合係数ｋ４と、第１および第５のインダクタの結合係数ｋ５と、第２および第４のインダクタの結合係数ｋ６とがすべて１よりも小さく、かつ第３のインダクタのインダクタンスが、結合係数ｋ１，ｋ２，ｋ３，ｋ４，ｋ５，およびｋ６がすべて１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような値に設定されているものである。
【００３２】
本発明の第５および第６の観点に係るノイズ抑制回路は、第１の導電線上の第１および第２のインダクタと第２の導電線上の第４および第５のインダクタとが相互に磁気的に結合されていることが異なるものの、ノイズ抑制の基本的な動作は上記第３および第４の観点に係るノイズ抑制回路と同様である。
【００３３】
この第５および第６の観点に係るノイズ抑制回路では、第３のインダクタのインダクタンスが、結合係数ｋ１，ｋ２，ｋ３，ｋ４，ｋ５，およびｋ６がすべて１よりも小さいことを条件として、所望のノイズ減衰特性が得られるような値に設定されているので、ノイズの減衰量の周波数特性に関して、例えば理想状態のときと似た傾向の特性、または部分的に理想状態よりも優れた特性が得られる。ここで、理想状態とは、結合係数ｋ１〜ｋ６＝１と仮定して、各インダクタンスＬ１〜Ｌ５の値の最適化を図った状態のことをいう。例えばＬ１，Ｌ２およびＬ４，Ｌ５を共に同じ値Ｌ０とし、Ｌ３をＬ０の４倍の値とした状態のことをいう。
【００３５】
特に、本発明の第５の観点に係るノイズ抑制回路の場合には、第３のインダクタのインダクタンスＬ３が、以下の条件を満たし、ノイズの減衰量の周波数特性に関して、理想状態のときにはなかった共振点が得られる。これにより、共振点より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。
Ｌ３＞Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６であり、かつ
Ｌ３≦（Ｌ１＋Ｌ４＋Ｍ１＋Ｍ２＋２Ｍ３＋Ｍ５＋Ｍ６）（Ｌ２＋Ｌ５＋Ｍ１＋Ｍ２＋２Ｍ４＋Ｍ５＋Ｍ６）／｛Ｌ１＋Ｌ２＋Ｌ４＋Ｌ５＋２（Ｍ１＋Ｍ２＋Ｍ３＋Ｍ４＋Ｍ５＋Ｍ６）｝＋Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６  ……（８）
（ただし、Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2，Ｍ５＝ｋ５（Ｌ１・Ｌ５）1/2，Ｍ６＝ｋ６（Ｌ２・Ｌ４）1/2、、Ｌ１：第１のインダクタのインダクタンス、Ｌ２：第２のインダクタのインダクタンス、Ｌ４：第４のインダクタのインダクタンス、Ｌ５：第５のインダクタのインダクタンス）
【００３６】
また特に、本発明の第６の観点に係るノイズ抑制回路の場合には、第３のインダクタのインダクタンスＬ３が、以下の条件を満たし、ノイズの減衰量の周波数特性に関して、理想状態のときと似た傾向の特性が得られる。
Ｌ３＜Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６であり、かつ
Ｌ３≧０．９（Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６）  ……（９）
（ただし、Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2，Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2，Ｍ５＝ｋ５（Ｌ１・Ｌ５）1/2，Ｍ６＝ｋ６（Ｌ２・Ｌ４）1/2、、Ｌ１：第１のインダクタのインダクタンス、Ｌ２：第２のインダクタのインダクタンス、Ｌ４：第４のインダクタのインダクタンス、Ｌ５：第５のインダクタのインダクタンス）
【００３７】
なお、各観点に係るノイズ抑制回路において、第１の導電線、第２の導電線の例としては、単相２線式電力線における各導電線がある他、現在、電力供給のために多く用いられている単相３線式電力線における３線のうちの２線がある。
【００３８】
本発明の各観点に係るノイズ抑制回路によれば、広い周波数範囲においてノイズを抑制でき、かつ小型化が可能となる。特に、直列回路におけるインダクタンスＬ３を、結合係数が１よりも小さいことを条件として適切な値に設定するようにしたので、ノイズの減衰量の周波数特性に関して、例えば理想状態のときと似た傾向の特性、または部分的に理想状態よりも優れた特性を得ることができる。
【図面の簡単な説明】
【００３９】
【図１Ａ】本発明の第１の実施の形態に係るノイズ抑制回路の第１の構成例を示す回路図である。
【図１Ｂ】本発明の第１の実施の形態に係るノイズ抑制回路の第２の構成例を示す回路図である。
【図２】第１および第２のインダクタの実際の構成例を示す図である。
【図３】本発明の第１の実施の形態に係るノイズ抑制回路の特性を求めるための第１のシミュレーションに用いた回路構成を示す図である。
【図４】第１のシミュレーション結果を示す特性図である。
【図５】本発明の第１の実施の形態に係るノイズ抑制回路の特性を求めるための第２のシミュレーションに用いた回路構成を示す図である。
【図６】第２のシミュレーション結果を示す特性図である。
【図７】本発明の第１の実施の形態に係るノイズ抑制回路の特性を求めるための第３のシミュレーションに用いた回路構成を示す図である。
【図８】第３のシミュレーション結果を示す特性図である。
【図９Ａ】本発明の第２の実施の形態に係るノイズ抑制回路の第１の構成例を示す回路図である。
【図９Ｂ】本発明の第２の実施の形態に係るノイズ抑制回路の第２の構成例を示す回路図である。
【図１０】第１および第２のインダクタ、ならびに第５および第６のインダクタの実際の構成例を示す図である。
【図１１Ａ】本発明の第２の実施の形態に係るノイズ抑制回路の第１の変形例を示す回路図である。
【図１１Ｂ】本発明の第２の実施の形態に係るノイズ抑制回路の第２の変形例を示す回路図である。
【図１２】本発明の第２の実施の形態に係るノイズ抑制回路の特性を求めるためのシミュレーションに用いた回路構成を示す図である。
【図１３】本発明の第２の実施の形態に係るノイズ抑制回路における減衰特性のシミュレーション結果を示す特性図である。
【図１４】結合係数の測定方法についての説明図である。
【図１５Ａ】本発明の第３の実施の形態に係るノイズ抑制回路の第１の構成例を示す回路図である。
【図１５Ｂ】本発明の第３の実施の形態に係るノイズ抑制回路の第２の構成例を示す回路図である。
【図１６】本発明の第３の実施の形態に係るノイズ抑制回路における各インダクタ間の結合係数についての説明図である。
【図１７】本発明の第３の実施の形態に係るノイズ抑制回路における減衰特性のシミュレーション結果を示す特性図である。
【図１８】図１７のシミュレーションに用いたノイズ抑制回路の等価回路を示す回路図である。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。【００４１】
［第１の実施の形態］
まず、本発明の第１の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、２本の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモード（ディファレンシャルモード）ノイズを抑制する回路である。【００４２】
図１Ａ，１Ｂは、本実施の形態に係るノイズ抑制回路の第１および第２の構成例を示している。このノイズ抑制回路は、一対の端子１ａ，１ｂと、他の一対の端子２ａ，２ｂと、端子１ａ，２ａ間を接続する第１の導電線３と、端子１ｂ、２ｂ間を接続する第２の導電線４とを備えている。ノイズ抑制回路はさらに、第１の導電線３に直列的に挿入された第１および第２のインダクタ５１，５２を備えている。ノイズ抑制回路はまた、直列に接続された第３のインダクタ５３と第１のキャパシタ１４とからなる直列回路１５を備えている。直列回路１５の一端は、第１のインダクタ５１と第２のインダクタ５２との間に接続され、他端が第２の導電線４に接続されている。【００４３】
ここで、直列回路１５の一端が、第１および第２のインダクタ５１，５２に接続される接続部分を第１の端部Ｐ１と呼び、第２の導電線４に接続される他端の接続部分を第２の端部Ｐ２と呼ぶ。また、第１のインダクタ５１における第１の端部Ｐ１とは逆側の端部を第１のインダクタ５１の一方の端部と呼び、第１のインダクタ５１における第１の端部Ｐ１側を第１のインダクタ５１の他方の端部と呼ぶ。また、第２のインダクタ５２における第１の端部Ｐ１側を第２のインダクタ５２の一方の端部と呼び、第２のインダクタ５２における第１の端部Ｐ１とは逆側の端部を第２のインダクタ５２の他方の端部と呼ぶ。【００４４】
直列回路１５において、第３のインダクタ５３は、磁芯１３ｂに巻かれた巻線１３ａを有している。直列回路１５において、第１のキャパシタ１４は、周波数が所定値以上のノーマルモード信号を通過させるハイパスフィルタとして機能する。【００４５】
なお、直列回路１５内において、第３のインダクタ５３と第１のキャパシタ１４の位置関係は、特に限定されない。図１Ａは、第３のインダクタ５３と第１のキャパシタ１４のうち、第３のインダクタ５３の方が第１の端部Ｐ１に近い位置に配置され、第１のキャパシタ１４の方が第２の端部Ｐ２に近い位置に配置されている構成例である。図１Ｂは、逆に、第１のキャパシタ１４の方が第１の端部Ｐ１に近い位置に配置され、第３のインダクタ５３の方が第２の端部Ｐ２に近い位置に配置されている構成例である。【００４６】
第１および第２のインダクタ５１，５２は、互いに電磁気的に結合されている。第１のインダクタ５１は、磁芯１２ａに巻かれた巻線１１ａを有している。第２のインダクタ５２は、磁芯１２ｂに巻かれた巻線１１ｂを有している。なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表す。第１および第２のインダクタ５１，５２の極性は図示したように同一方向となっている。
第１および第２のインダクタ５１，５２は、このようにそれぞれ別々の巻線１１ａ，１１ｂで形成してもよいが、図２に示したように単一の巻線１１で形成することも可能である。巻線１１は、磁芯１２に巻かれている。なお、図２では、第１および第２のインダクタ５１，５２以外の回路は図示を省略している。【００４７】
第１および第２のインダクタ５１，５２を単一の巻線で形成する場合、図２に示したように例えば、単一の巻線１１の途中に接続点（第１の端部Ｐ１）を設け、その巻線１１の一方の端部から接続点までを巻線１１ａとして第１のインダクタ５１とすればよい。同様に、巻線１１の他方の端部から接続点までを巻線１１ｂとして第２のインダクタ５２とすればよい。この接続点に、直列回路１５の一端を接続する。【００４８】
第１および第２のインダクタ５１，５２のインダクタンスは同一の値であることが好ましい。第１および第２のインダクタ５１，５２を単一の巻線１１で形成する場合、例えば単一の巻線１１の中点に上記接続点を設けることで、各インダクタンスを等しくすることができる。【００４９】
ここで、上述したように第１および第２のインダクタ５１，５２は、互いに電磁気的に結合されており、その結合係数ｋは理想的には１となる。しかしながら、実際には結合係数が１というのは実現できず、結合状態が比較的良い状態でも、０．９９８などの値となる。さらに、コアの材質、巻き数、巻き方などにより結合係数は影響され、結合状態が悪い場合には０．４位にまで低下してしまう。例えば巻き数が少ないほど、結合係数が小さくなりやすい。また磁心の透磁率が小さいほど、結合係数が小さくなりやすい。この場合、結合係数を１とみなして各回路素子の値を決定すると、当初期待していた減衰量を得ることができないといった問題が生じる。【００５０】
したがって、各回路素子の値は、実際の結合係数の値に応じて決定することが好ましい。本実施の形態に係るノイズ抑制回路では、第１および第２のインダクタ５１，５２の結合係数ｋの値が実際には１よりも小さくなることを考慮し、特に第３のインダクタ５３のインダクタンスＬ３が、結合係数ｋが１よりも小さいことを条件として、所望のノイズ減衰特性が得られるよう、実際の結合係数ｋの値に応じた値に設定されている。なお、結合係数の低下による減衰特性の変化、およびそれを考慮したインダクタンスＬ３の値の決定方法については後に詳述する。【００５１】
次に、本実施の形態に係るノイズ抑制回路の作用について説明する。ここでは、図１Ａの構成例を基本にして説明する。始めに、図１Ａに示したように、端子１ａ，１ｂ間にノーマルモードの電圧Ｖｉが印加された場合について説明する。この場合には、第１のインダクタ５１の一方の端部と第２の端部Ｐ２との間に電圧Ｖｉが印加される。この電圧Ｖｉは、第１のインダクタ５１と直列回路１５とによって分圧され、第１のインダクタ５１の両端間と直列回路１５の両端間とにそれぞれ同一向きの所定の電圧が発生する。なお、図中の矢印は、その先の方が高い電位であることを表している。第１のインダクタ５１と第２のインダクタ５２は互いに電磁気的に結合されているので、第１のインダクタ５１の両端間に発生した電圧に応じて、第２のインダクタ５２の両端間に所定の電圧が発生する。ここで、直列回路１５の一端は第１のインダクタ５１と第２のインダクタ５２との間に接続されていることから、第２のインダクタ５２の両端間に発生する電圧の向きは、直列回路１５の両端間に発生する電圧の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第２のインダクタ５２の他方の端部と第２の端部Ｐ２との間の電圧、すなわち端子２ａ，２ｂ間の電圧Ｖｏは、第１のインダクタ５１の一方の端部と第２の端部Ｐ２との間に印加された電圧Ｖｉよりも小さくなる。【００５２】
また、本実施の形態において、端子２ａ，２ｂ間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、端子１ａ，１ｂ間の電圧は、端子２ａ，２ｂ間に印加された電圧よりも小さくなる。このように、本実施の形態に係るノイズ抑制回路によれば、端子１ａ，１ｂにノーマルモードノイズが印加された場合と、端子２ａ，２ｂにノーマルモードノイズが印加された場合のいずれの場合にも、ノーマルモードノイズを抑制することができる。【００５３】
次に、特に、理想状態での作用について説明する。ここで、本実施の形態に係るノイズ抑制回路において、理想状態とは、第１および第２のインダクタ５１，５２の結合係数ｋ＝１と仮定して、各素子値の最適化を図った状態のことをいう。ここでは特に、第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２を共に同じ値Ｌ０とし、第３のインダクタ５３のインダクタンスＬ３も同じ値Ｌ０とする。キャパシタ１４のインピーダンスはゼロであると仮定する。【００５４】
この場合、端子１ａ，１ｂ間にノーマルモードの電圧Ｖｉが印加されると、この電圧Ｖｉは、第１のインダクタ５１と第３のインダクタ５３とによって分圧され、第１のインダクタ５１の両端間と第３のインダクタ５３の両端間とにそれぞれ同一向きの１／２Ｖｉの電圧が発生する。第１のインダクタ５１の両端間に発生した電圧１／２Ｖｉに応じて、第２のインダクタ５２の両端間にも電圧１／２Ｖｉが発生する。その結果、端子２ａ，２ｂ間の電圧Ｖｏは、第２のインダクタ５２の両端間の電圧１／２Ｖｉと第３のインダクタ５３の両端間の電圧１／２Ｖｉとが互いに逆向きであることから相殺され、原理的にはゼロとなる。また、端子２ａ，２ｂ間にノーマルモードの電圧Ｖｉが印加された場合も、上記の説明と同様にして、端子１ａ，１ｂ間の電圧は、原理的にはゼロとなる。【００５５】
ここで、上述のように第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２、および第３のインダクタ５３のインダクタンスＬ３の各インダクタンスが共にＬ０で等しい場合について考える。これは、例えば第１および第２のインダクタ５１，５２の巻線１１ａ，１１ｂ、および第３のインダクタ５３の巻線１３ａの各巻線を等しくすることで実現することができる。この場合、巻線のインダクタンスは巻数の二乗に比例することから、巻線１１ａ，１１ｂを合わせた全体の巻線１１のインダクタンスは、第３のインダクタ５３のインダクタンスＬ３の４倍となる。言い換えると、第３のインダクタ５３のインダクタンスＬ３は、巻線１１のインダクタンスの１／４となる。このように、理想状態では、第３のインダクタ５３は、インダクタンスの小さなもので済む。【００５６】
次に、結合係数の低下による減衰特性の変化を、以下の第１のシミュレーションの結果により具体的に説明する。図３は、第１のシミュレーションに用いたノイズ抑制回路の等価回路を示している。なお、Ｒａ，Ｒｂは、入出力インピーダンスとして設定したものである。例えば、Ｒａが電源系統側の入出力インピーダンス、Ｒｂが機器側の入出力インピーダンスに相当する。このシミュレーションでは、Ｒｂ側を測定機器側として設定している。図３において、各回路記号の近傍にはシミュレーションに用いた各回路素子の素子値を記す。図示したように、第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２、ならびに第３のインダクタ５３のインダクタンスＬ３を共に、同じ値（１μＨ）に設定した。このような回路において、第１および第２のインダクタ５１，５２の結合係数ｋの値を、理想値の１から０．８まで順次低下させた場合の減衰特性を計算した。【００５７】
図４は、そのシミュレーション結果を示している。これは、ノイズ抑制回路におけるノーマルモードノイズの減衰量の周波数特性をグラフ化して示したものである。なお、図４において、横軸は周波数（Ｈｚ）を表し、縦軸は利得（ゲイン）（ｄＢ）を表している。ゲインが小さいほど、すなわち、マイナス方向のゲインの絶対値が大きいほど、ノイズの減衰量は大きい。図４において、符号６１で示した線は結合係数ｋ＝１とした場合、符号６２で示した線は結合係数ｋ＝０．９９８とした場合、符号６３で示した線は結合係数ｋ＝０．９８とした場合、符号６４で示した線は結合係数ｋ＝０．９とした場合、符号６５で示した線は結合係数ｋ＝０．８とした場合のシミュレーション結果を示している。【００５８】
図４から、理想状態（ｋ＝１）では、減衰極のない減衰特性が得られるのに対し、ｋが１よりも小さい場合では減衰極６２Ａ〜６５Ａが生じている。この減衰極は、第１および第２のインダクタ５１，５２の相互インダクタンスと第３のインダクタ５３と第１のキャパシタ１４とで形成される共振点に相当する。この共振点は、結合係数ｋの値が低下するほど、低周波側に移動している。これにより、結合係数ｋの値が低下するほど、共振点より高周波側で、理想状態に比べて当初期待していた減衰量を得ることができなくなるといった問題が生じる。【００５９】
そこで、本実施の形態に係るノイズ抑制回路では、結合係数ｋが１より小さくとも、第３のインダクタ５３のインダクタンスＬ３の値を結合係数ｋの値に応じて調整することにより、減衰特性に関して、理想状態とほぼ同じ特性、もしくは似た傾向の特性が得られるようにしている。または、任意の周波数に共振点を作ることで、部分的に理想状態よりも優れた特性が得られるようにしている。【００６０】
次に、このインダクタンスＬ３の値による減衰特性の変化を、以下の第２のシミュレーションの結果により具体的に説明する。図５は、第２のシミュレーションに用いたノイズ抑制回路の等価回路を示している。この回路において、結合係数ｋ＝０．８として、インダクタンスＬ３の値を種々変化させた場合の減衰特性を計算した。その他の回路素子の値は、図３の回路と同様である。【００６１】
図６は、そのシミュレーション結果を示している。これは、図４と同様、ノーマルモードノイズの減衰量の周波数特性をグラフ化して示したものである。図６には、比較のため理想状態（ｋ＝１，Ｌ３＝１μＨ）での計算結果も示す。図６において、符号７０で示した線は理想状態の場合、符号７１で示した線はＬ３＝８．０μＨとした場合、符号７２で示した線はＬ３＝０．８１μＨとした場合、符号７３で示した線はＬ３＝０．８０１μＨとした場合、符号７４で示した線はＬ３＝０．８００１μＨとした場合、符号７５で示した線はＬ３＝０．８μＨとした場合、符号７６で示した線はＬ３＝０．７９９９μＨとした場合、符号７７で示した線はＬ３＝０．７９９μＨとした場合、符号７８で示した線はＬ３＝０．７９μＨとした場合、符号７９で示した線はＬ３＝０．０８μＨとした場合のシミュレーション結果を示している。【００６２】
図６のシミュレーション結果から、インダクタンスＬ３の値とその減衰特性との関係に関して以下のことが言える。まず、Ｌ１＝Ｌ２＝Ｌ０の場合について述べる。インダクタンスＬ３の値により、おおきく以下の３つの条件（Ａ）〜（Ｃ）に分けられる。【００６３】
（Ａ）  Ｌ３＝ｋ・Ｌ０のとき。
図６のシミュレーションでは、符号７５で示した線が該当する（Ｌ３＝０．８×１．０μＨ＝０．８μＨ）。この場合、ｋが１未満であっても、減衰特性に関して理想状態（ｋ＝１．０，Ｌ３＝Ｌ０）とほぼ同じ特性が得られる。【００６４】
（Ｂ）  Ｌ３＞ｋ・Ｌ０のとき。
図６のシミュレーションでは、符号７１〜７４で示した線が該当する（Ｌ３＞０．８μＨ）。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数ｆ０は、
ｆ０＝１／２π√Ｃ（Ｌ３−ｋ・Ｌ０）
と求められる。√は、Ｃ（Ｌ３−ｋ・Ｌ０）全体の平方根を取ることを示す。Ｃは、直列回路１５の第１のキャパシタ１４のキャパシタンスを示す。したがってこの場合、Ｌ３の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図６からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスＬ３の最大値としては、上式で求められる共振周波数ｆ０が理想状態のカットオフ周波数以上であることが望ましいという条件より、
Ｌ３≦（１／２＋３／２ｋ）・Ｌ０  ……（２ａ）
であることが望ましい。図６のシミュレーションでは、符号７２〜７４で示した線が、この望ましい条件を満たしている（Ｌ３≦１．７μＨ）。【００６５】
（Ｃ）  Ｌ３＜ｋ・Ｌ０のとき。
図６のシミュレーションでは、符号７６〜７９で示した線が該当する（Ｌ３＜０．８μＨ）。この場合、図６の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、Ｌ３をこの条件値にすることにメリットがある。
この場合において、インダクタンスＬ３の最小値としてはシミュレーションから、
Ｌ３≧０．９ｋ（Ｌ１・Ｌ２）1/2  ……（３ａ）
であることが望ましい。図６のシミュレーションでは、符号７６〜７８で示した線が、この望ましい条件を満たしている（Ｌ３≧０．７２μＨ）。【００６６】
ここで、上記式（２ａ），（３ａ）によって求められるインダクタンスＬ３の最大値、最小値での特性をシミュレーションによって計算した。図７は、このシミュレーションに用いたノイズ抑制回路の等価回路を示している。この等価回路において、第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２は共に、Ｌ０＝１０μＨに設定した。また結合係数ｋは０．８とした。この場合、上記式（２ａ）から求められるインダクタンスＬ３の最大値は、
Ｌ３＝（１／２＋３／２×ｋ）×Ｌ０＝１７ｕＨ
となる。また、式（３ａ）から求められるインダクタンスＬ３の最小値は、
Ｌ３＝０．９ｋ×Ｌ０＝７．２μＨ
となる。インダクタンスＬ３の値を、これら最大値、最小値に設定した場合の減衰特性を計算した。【００６７】
図８は、そのシミュレーション結果を示している。比較のため、理想状態（ｋ＝１．０，Ｌ３＝１０μＨ）の場合と、上記条件（Ａ）の場合（ｋ＝０．８，Ｌ３＝ｋ・Ｌ０＝８μＨ）とについてもシミュレーションを行った。また、インダクタンスＬ３を上記最小値よりも若干小さめの値の７．１μＨに設定した場合についてもシミュレーションを行った。図８において、符号８１で示した線は理想状態の場合、符号８２で示した線はＬ３＝１７μＨとした場合、符号８３で示した線はＬ３＝８μＨとした場合、符号８４で示した線はＬ３＝７．２μＨとした場合、符号８５で示した線はＬ３＝７．１μＨとした場合のシミュレーション結果を示している。図８の結果から、上記最大値、最小値の妥当性が確認できた。【００６８】
以上、Ｌ１＝Ｌ２の場合について述べたが、Ｌ１とＬ２が異なる場合についても、以下で説明するように同様のことがいえる。おおきく以下の３つの条件（Ａ−１），（Ｂ−１），（Ｃ−１）に分けられる。【００６９】
（Ａ−１）  Ｌ３＝ｋ（Ｌ１・Ｌ２）1/2……（１）のとき。
この場合には、上記条件（Ａ）のときと同様、ｋが１未満であっても、減衰特性に関してｋ＝１．０のときとほぼ同じ特性が得られる。【００７０】
（Ｂ−１）  Ｌ３＞ｋ（Ｌ１・Ｌ２）1/2のとき
この場合には、上記条件（Ｂ）のときと同様、ｋ＝１．０のときにはなかった共振点が現れ、上記条件（Ｂ）のときと同様の減衰特性が得られる。そして、その共振周波数ｆ０は、
ｆ０＝１／２π√Ｃ（Ｌ３−Ｍ），
ただし、Ｍ＝ｋ（Ｌ１・Ｌ２）1/2
と求められる。√は、Ｃ（Ｌ３−Ｍ）全体の平方根を取ることを示す。Ｃは、直列回路１５の第１のキャパシタ１４のキャパシタンスを示す。この場合にも、カットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスＬ３の最大値としては、上式で求められる共振周波数ｆ０が理想状態のカットオフ周波数以上であることが望ましいという条件より、
Ｌ３≦（Ｌ１＋Ｍ）（Ｌ２＋Ｍ）／（Ｌ１＋Ｌ２＋２Ｍ）＋Ｍ  ……（２）
であることが望ましい。【００７１】
（Ｃ−１）  Ｌ３＜ｋ（Ｌ１・Ｌ２）1/2のとき。
この場合には、上記条件（Ｃ）のときと同様、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。
この場合において、インダクタンスＬ３の最小値としてはシミュレーションから、
Ｌ３≧０．９ｋ（Ｌ１・Ｌ２）1/2  ……（３）
であることが望ましい。【００７２】
以上のように、インダクタンスＬ３は、結合係数ｋの値に応じて設定される。このため、インダクタンスＬ３の値を決定するために結合係数ｋの値をあらかじめ測定しておく必要がある。次に、この結合係数ｋの測定方法について説明する。【００７３】
一般に、２つのコイルの自己インダクタンスＬ１，Ｌ２、および相互インダクタンスＭには次の関係がある。
Ｍ＝ｋ（Ｌ１・Ｌ２）1/2
したがって、この式から２つのコイルの自己インダクタンスＬ１，Ｌ２、および相互インダクタンスＭを測定することにより、結合係数ｋを求めることができる。【００７４】
図１４は、相互インダクタンスＭの測定方法の一例を示している。図１４に示したように、２つのコイルを同相直列接続した場合と逆相直列接続した場合とについて、それぞれＬａ，Ｌｂを測定する。この場合、相互インダクタンスＭは次の式で求めることができる。なお、Ｌａ，Ｌｂは、端子間のインダクタンスを表している。
Ｍ＝（Ｌａ−Ｌｂ）／４
なお、これらの測定方法に関しては、例えばAjilent Technologiesの出版物「インピーダンス測定ハンドブック」に掲載されている。【００７５】
以上説明したように、本実施の形態に係るノイズ抑制回路によれば、比較的簡単な構成で、しかも大きなインダクタンスを有するコイルを用いることなく、広い周波数範囲において効果的にノーマルモードノイズを抑制することが可能になる。特に、結合係数ｋの値に応じて、直列回路１５におけるインダクタンスＬ３が適切な値に設定されているため、ノイズの減衰量の周波数特性に関して、理想状態とほぼ同じ特性、もしくは似た傾向の特性、または部分的に理想状態よりも優れた特性を得ることができる。【００７６】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係るノイズ抑制回路について説明する。上記第１の実施の形態に係るノイズ抑制回路は、２本の導電線３，４のうち第１の導電線３にのみインダクタが挿入された不平衡型の回路であったが、本実施の形態に係るノイズ抑制回路は、２本の導電線３，４の双方にインダクタを挿入することにより、平衡型の回路にしたものである。【００７７】
図９Ａ，９Ｂは、本発明の第２の実施の形態に係るノイズ抑制回路の第１および第２の構成例を示している。図９Ａ，９Ｂのノイズ抑制回路は、図１Ａ，１Ｂのノイズ抑制回路の構成に対して、第４および第５のインダクタ５４，５５が追加されたものであり、その他の構成は図１Ａ，１Ｂのノイズ抑制回路と同様である。第４および第５のインダクタ５４，５５は、第２の導電線４に直列的に挿入されている。【００７８】
ここで、本実施の形態に係るノイズ抑制回路において、直列回路１５の一端が、第１および第２のインダクタ５１，５２に接続される接続部分を第１の端部Ｐ１と呼び、第４および第５のインダクタ５４，５５に接続される他端の接続部分を第２の端部Ｐ２と呼ぶ。また、第１のインダクタ５１における第１の端部Ｐ１とは逆側の端部を第１のインダクタ５１の一方の端部と呼び、第１のインダクタ５１における第１の端部Ｐ１側の端部を第１のインダクタ５１の他方の端部と呼ぶ。また、第２のインダクタ５２における第１の端部Ｐ１側を第２のインダクタ５２の一方の端部と呼び、第２のインダクタ５２における第１の端部Ｐ１とは逆側の端部を第２のインダクタ５２の他方の端部と呼ぶ。また、第４のインダクタ５４における第２の端部Ｐ２とは逆側の端部を第４のインダクタ５４の一方の端部と呼び、第４のインダクタ５４における第２の端部Ｐ２側の端部を第４のインダクタ５４の他方の端部と呼ぶ。また、第５のインダクタ５５における第２の端部Ｐ２側の端部を第５のインダクタ５５の一方の端部と呼び、第５のインダクタ５５における第２の端部Ｐ２とは逆側の端部を第５のインダクタ５５の他方の端部と呼ぶ。【００７９】
本実施の形態に係るノイズ抑制回路においても、直列回路１５内において、第３のインダクタ５３と第１のキャパシタ１４の位置関係は、特に限定されない。図９Ａは、第３のインダクタ５３と第１のキャパシタ１４のうち、第３のインダクタ５３の方が第１の端部Ｐ１に近い位置に配置され、第１のキャパシタ１４の方が第２の端部Ｐ２に近い位置に配置されている構成例である。図９Ｂは、逆に、第１のキャパシタ１４の方が第１の端部Ｐ１に近い位置に配置され、第３のインダクタ５３の方が第２の端部Ｐ２に近い位置に配置されている構成例である。【００８０】
第４および第５のインダクタ５４，５５は、第１および第２のインダクタ５１，５２と同様、互いに電磁気的に結合されている。第４のインダクタ５４は、磁芯２２ａに巻かれた巻線２１ａを有している。第５のインダクタ５５は、磁芯２２ｂに巻かれた巻線２１ｂを有している。なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表す。第１および第２のインダクタ５１，５２と第４および第５のインダクタ５４，５５の極性は、各巻線同士の関係を維持していれば図示したものとはすべて逆になっていても良い。
第４および第５のインダクタ５４，５５は、第１および第２のインダクタ５１，５２と同様、別々の巻線２２ａ，２２ｂで形成してもよいが、図１０に示したように単一の巻線２１で形成することも可能である。巻線２１は、磁芯２２に巻かれている。なお、図１０では、第１および第２のインダクタ５１，５２、ならびに第４および第５のインダクタ５４，５５以外の回路は図示を省略している。【００８１】
第４および第５のインダクタ５４，５５を単一の巻線で形成する場合、図１０に示したように例えば、単一の巻線２１の途中に接続点（第２の端部Ｐ２）を設け、その巻線２１の一方の端部から接続点までを巻線２１ａとして第４のインダクタ５４とすればよい。同様に、巻線２１の他方の端部から接続点までを巻線２１ｂとして第５のインダクタ５５とすればよい。この接続点に、直列回路１５の他端を接続する。【００８２】
第４および第５のインダクタ５４，５５のインダクタンスは、第１および第２のインダクタ５１，５２のインダクタンスと同様、同一の値であることが好ましい。より好ましくは、第１および第２のインダクタ５１，５２、ならびに第４および第５のインダクタ５４，５５のすべてのインダクタンスを同一の値にするとよい。第４および第５のインダクタ５４，５５を単一の巻線２１で形成する場合、例えば単一の巻線２１の中点に上記接続点を設けることで、第４および第５のインダクタ５４，５５の各インダクタンスを等しくすることができる。【００８３】
ここで、上述したように第１および第２のインダクタ５１，５２は、互いに電磁気的に結合されており、その結合係数ｋ１は理想的には１となる。第４および第５のインダクタ５４，５５の結合係数ｋ２も、理想的には１となる。しかしながら、実際には結合係数が１というのは実現できない。【００８４】
そこで、本実施の形態に係るノイズ抑制回路では、第１および第２のインダクタ５１，５２の結合係数ｋ１、および第４および第５のインダクタ５４，５５の結合係数ｋ２の値が実際には１よりも小さくなることを考慮し、特に第３のインダクタ５３のインダクタンスＬ３が、結合係数ｋ１，ｋ２が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるよう、実際の結合係数ｋ１，ｋ２の値に応じた値に設定されている。なお、インダクタンスＬ３の値の決定方法については後に詳述する。【００８５】
次に、本実施の形態に係るノイズ抑制回路の作用について説明する。ここでは、図９Ａの構成例を基本にして説明する。始めに、図１Ａに示したように、端子１ａ，１ｂ間にノーマルモードの電圧Ｖｉが印加された場合について説明する。この場合には、第１のインダクタ５１の一方の端部と第４のインダクタ５４の一方の端部との間に電圧Ｖｉが印加される。この電圧Ｖｉは、第１のインダクタ５１と直列回路１５と第４のインダクタ５４とによって分圧され、第１のインダクタ５１の両端間と直列回路１５の両端間と第４のインダクタ５４の両端間とにそれぞれ同一向きの所定の電圧が発生する。なお、図中の矢印は、その先の方が高い電位であることを表している。【００８６】
第１のインダクタ５１と第２のインダクタ５２は互いに電磁気的に結合されているので、第１のインダクタ５１の両端間に発生した電圧に応じて、第２のインダクタ５２の両端間に所定の電圧が発生する。同様に、第４のインダクタ５４と第５のインダクタ５５は互いに電磁気的に結合されているので、第４のインダクタ５４の両端間に発生した電圧に応じて、第５のインダクタ５５の両端間に所定の電圧が発生する。ここで、直列回路１５の一端は第１のインダクタ５１と第２のインダクタ５２との間に接続されると共に、他端が第４のインダクタ５４と第５のインダクタ５５との間に接続されていることから、第２のインダクタ５２の両端間に発生する電圧の向きと第５のインダクタ５５の両端間に発生する電圧の向きとが、直列回路１５の両端間に発生する電圧の向きとは逆方向となり、それらの電圧が互いに相殺される。その結果、第２のインダクタ５２の他方の端部と第５のインダクタ５５の他方の端部との間の電圧、すなわち端子２ａ，２ｂ間の電圧Ｖｏは、第１のインダクタ５１の一方の端部と第４のインダクタ５４の一方の端部との間に印加された電圧Ｖｉよりも小さくなる。【００８７】
また、本実施の形態において、端子２ａ，２ｂ間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、端子１ａ，１ｂ間の電圧は、端子２ａ，２ｂ間に印加された電圧よりも小さくなる。このように、本実施の形態に係るノイズ抑制回路によれば、端子１ａ，１ｂにノーマルモードノイズが印加された場合と、端子２ａ，２ｂにノーマルモードノイズが印加された場合のいずれの場合にも、ノーマルモードノイズを抑制することができる。【００８８】
次に、特に、理想状態での作用について説明する。ここで、本実施の形態に係るノイズ抑制回路において、理想状態とは、第１および第２のインダクタ５１，５２の結合係数ｋ１＝１、第４および第５のインダクタ５４，５５の結合係数ｋ２＝１と仮定して、各素子値の最適化を図った状態のことをいう。ここでは特に、第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２、および第４および第５のインダクタ５４，５５のインダクタンスＬ４，Ｌ５の各インダクタンスを共に同じ値Ｌ０とし、第３のインダクタ５３のインダクタンスＬ３を、Ｌ０の２倍の値とする。キャパシタ１４のインピーダンスはゼロであると仮定する。【００８９】
この場合、端子１ａ，１ｂ間にノーマルモードの電圧Ｖｉが印加されると、この電圧Ｖｉは、第１のインダクタ５１と直列回路１５と第４のインダクタ５４とによって分圧され、第１のインダクタ５１の両側間および第４のインダクタ５４の両端間にそれぞれ１／４Ｖｉの電圧が発生し、直列回路１５の両端間に１／２Ｖｉの電圧が発生する。第１のインダクタ５１の両端間に発生した電圧１／４Ｖｉに応じて、第２のインダクタ５２の両端間にも電圧１／４Ｖｉが発生する。同様に、第４のインダクタ５４の両端間に発生した電圧１／４Ｖｉに応じて、第５のインダクタ５５の両端間にも電圧１／４Ｖｉが発生する。その結果、端子２ａ，２ｂ間の電圧Ｖｏは、第２のインダクタ５２の両端間の電圧１／４Ｖｉと、第５のインダクタ５５の両端間の電圧１／４Ｖｉと、第３のインダクタ５３の両端間の電圧１／２Ｖｉとが相殺されることにより、原理的にはゼロとなる。また、端子２ａ，２ｂ間にノーマルモードの電圧Ｖｉが印加された場合も、上記の説明と同様にして、端子１ａ，１ｂ間の電圧は、原理的にはゼロとなる。【００９０】
ここで、実際には結合係数ｋ１，ｋ２の値は１よりも小さくなるので、本実施の形態に係るノイズ抑制回路では、結合係数ｋ１，ｋ２が１より小さくとも、第３のインダクタ５３のインダクタンスＬ３の値を結合係数ｋ１，ｋ２の値に応じて調整することにより、減衰特性に関して、理想状態とほぼ同じ特性、もしくは似た傾向の特性が得られるようにしている。または、任意の周波数に共振点を作ることで、部分的に理想状態よりも優れた特性が得られるようにしている。【００９１】
図１１Ａ，１１Ｂは、図９Ａ，９Ｂに示した平衡型のノイズ抑制回路の変形例を示している。具体的には、図９Ａ，９Ｂのノイズ抑制回路よりも平衡度をさらに上げることのできる変形例である。なお、図１１Ａ，１１Ｂのノイズ抑制回路は、図９Ａ，９Ｂのノイズ抑制回路に対して直列回路１５の部分のみが異なっており、他の回路部分は同様なので図示を省略している。特に図１１Ａのノイズ抑制回路は、図９Ａ，９Ｂに示された第３のインダクタ５３と第１のキャパシタ１４とからなる直列回路１５に対して、第１のキャパシタ１４の２倍の容量を有する２つのキャパシタ１４ａ，１４ｂで第３のインダクタ５３を挟んだ構成となっている。この場合、図１１Ａの回路における第３のインダクタ５３のインダクタンスＬ３は、図９Ａ，９Ｂに示された第３のインダクタ５３と同じである。また、図１１Ｂのノイズ抑制回路は、図９Ａ，９Ｂに示された直列回路１５に対して、第１のキャパシタ１４をそのままの容量として、その第１のキャパシタ１４を、第３のインダクタ５３の半分のインダクタンスを有する２つのインダクタ５３ａ，５３ｂで挟んだ構成となっている。これらの構成をとることで、図９Ａ，９Ｂのノイズ抑制回路よりもさらに平衡度を上げることが可能である。【００９２】
次に、このインダクタンスＬ３の値による減衰特性の変化を、以下のシミュレーションの結果により具体的に説明する。図１２は、このシミュレーションに用いたノイズ抑制回路の等価回路を示している。なお、Ｒａ，Ｒｂは、入出力インピーダンスとして設定したものである。この回路において、結合係数ｋ１＝ｋ２＝０．８として、インダクタンスＬ３の値を種々変化させた場合の減衰特性を計算した。第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２、ならびに第４および第５のインダクタ５４，５５のインダクタンスＬ４，Ｌ５は共に、同じ値（Ｌ０＝１０μＨ）に設定した。【００９３】
図１３は、そのシミュレーション結果を示している。これは、図６と同様、ノーマルモードノイズの減衰量の周波数特性をグラフ化して示したものである。図１３には、比較のため理想状態（ｋ＝１，Ｌ３＝２Ｌ０＝２０μＨ）での計算結果も示す。図１３において、符号９１で示した線は理想状態の場合、符号９２で示した線はＬ３＝３４μＨとした場合、符号９３で示した線はＬ３＝２０μＨとした場合、符号９４で示した線はＬ３＝１６．１μＨとした場合、符号９５で示した線はＬ３＝１６μＨとした場合、符号９６で示した線はＬ３＝１５．９μＨとした場合、符号９７で示した線はＬ３＝１４．４μＨとした場合のシミュレーション結果を示している。【００９４】
図１３のシミュレーション結果から、インダクタンスＬ３の値とその減衰特性との関係に関して以下のことが言える。インダクタンスＬ３の値により、おおきく以下の３つの条件（Ａ）〜（Ｃ）に分けられる。【００９５】
（Ａ）  Ｌ３＝Ｍ１＋Ｍ２のとき。
ただし、Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2  ……（４−１）
Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2  ……（４−２）
図１３のシミュレーションでは、符号９５で示した線が該当する（Ｌ３＝１６μＨ）。
この場合、ｋが１未満であっても、減衰特性に関して理想状態（ｋ＝１．０，Ｌ３＝２Ｌ０）とほぼ同じ特性が得られる。【００９６】
（Ｂ）  Ｌ３＞Ｍ１＋Ｍ２のとき。
図１３のシミュレーションでは、符号９２〜９４で示した線が該当する（Ｌ３＞１６μＨ）。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数ｆ０は、
ｆ０＝１／２π√Ｃ（Ｌ３−Ｍ１−Ｍ２）
と求められる。√は、Ｃ（Ｌ３−Ｍ１−Ｍ２）全体の平方根を取ることを示す。Ｃは、直列回路１５の第１のキャパシタ１４のキャパシタンスを示す。したがってこの場合、Ｌ３の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図１３からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスＬ３の最大値としては、上式で求められる共振周波数ｆ０が理想状態のカットオフ周波数以上であることが望ましいという条件より、
Ｌ３≦（Ｌ１＋Ｌ４＋Ｍ１＋Ｍ２）（Ｌ２＋Ｌ５＋Ｍ１＋Ｍ２）／｛Ｌ１＋Ｌ２＋Ｌ４＋Ｌ５＋２（Ｍ１＋Ｍ２）｝＋Ｍ１＋Ｍ２  ……（５）
であることが望ましい。図１３のシミュレーションでは、符号９２で示した線が、この式から求められる最大値での特性を示している（Ｌ３＝３４μＨ）。【００９７】
（Ｃ）  Ｌ３＜Ｍ１＋Ｍ２のとき。
図１３のシミュレーションでは、符号９６，９７で示した線が該当する（Ｌ３＜１６μＨ）。この場合、図１３の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、Ｌ３をこの条件値にすることにメリットがある。
この場合において、インダクタンスＬ３の最小値としてはシミュレーションから、
Ｌ３≧０．９（Ｍ１＋Ｍ２）  ……（６）
であることが望ましい。図１３のシミュレーションでは、符号９７で示した線が、この式から求められる最小値での特性を示している（Ｌ３＝１４．４μＨ）。【００９８】
以上説明したように、本実施の形態に係るノイズ抑制回路によれば、第１および第２の導電線３，４のそれぞれにインダクタを挿入し、第１および第２の導電線３，４のインピーダンス特性が平衡になるように構成されているので、ライン間の平衡度を高くすることができる。特に、結合係数ｋ１，ｋ２の値に応じて、直列回路１５におけるインダクタンスＬ３が適切な値に設定されているため、ノイズの減衰量の周波数特性に関して、理想状態とほぼ同じ特性、もしくは似た傾向の特性、または部分的に理想状態よりも優れた特性を得ることができる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。【００９９】
［第３の実施の形態］
次に、本発明の第３の実施の形態に係るノイズ抑制回路について説明する。図１５Ａ，１５Ｂは、本発明の第３の実施の形態に係るノイズ抑制回路の第１および第２の構成例を示している。図１５Ａ，１５Ｂのノイズ抑制回路はそれぞれ、上記第２の実施の形態に係る図９Ａ，９Ｂのノイズ抑制回路の構成に対して、第１および第２のインダクタ５１，５２と第４および第５のインダクタ５４，５５とを相互に磁気的に結合したものである。結合関係の違いを除いて基本的な構成、およびそのノイズ抑制の動作は図９Ａ，９Ｂのノイズ抑制回路と同様である。【０１００】
第１および第２のインダクタ５１，５２と第４および第５のインダクタ５４，５５は、それらを構成する各巻線が例えば互いに同一の磁芯１２に巻かれることにより、相互に磁気的に結合している。ただし、磁芯１２を分割コアとしても良い。なお、図１５Ａ，１５Ｂにおいて各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表す。第１および第２のインダクタ５１，５２と第４および第５のインダクタ５４，５５の極性は、各巻線同士の関係を維持していれば図示したものとはすべて逆になっていても良い。【０１０１】
ここで、図１６に示したように、本実施の形態に係るノイズ抑制回路について、第１および第２のインダクタ５１，５２間の結合係数をｋ１、第４および第５のインダクタ５４，５５間の結合係数をｋ２、第１および第４のインダクタ５１，５４間の結合係数をｋ３、第２および第５のインダクタ５２，５５間の結合係数をｋ４、第１および第５のインダクタ５１，５５間の結合係数をｋ５、第２および第４のインダクタ５２，５４間の結合係数をｋ６と定義する。このノイズ抑制回路では、第１および第２のインダクタ５１，５２と第４および第５のインダクタ５４，５５とが、すべて互いに磁気的に結合されており、各結合係数ｋ１〜ｋ６の値は理想的には１となる。しかしながら、実際には結合係数が１というのは実現できない。【０１０２】
そこで、本実施の形態に係るノイズ抑制回路では、各インダクタ間の結合係数ｋ１〜ｋ６の値が実際には１よりも小さくなることを考慮し、特に第３のインダクタ５３のインダクタンスＬ３が、結合係数ｋ１〜ｋ６が１よりも小さいことを条件として、所望のノイズ減衰特性が得られるよう、実際の結合係数ｋ１〜ｋ６の値に応じた値に設定されている。【０１０３】
ここで、本実施の形態に係るノイズ抑制回路において、理想状態とは、各インダクタ間の結合係数ｋ１〜ｋ６＝１と仮定して、各素子値の最適化を図った状態のことをいう。ここでは、第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２、および第４および第５のインダクタ５４，５５のインダクタンスＬ４，Ｌ５の各インダクタンスを共に同じ値Ｌ０とし、第３のインダクタ５３のインダクタンスＬ３を、Ｌ０の４倍の値とした状態を理想状態とする。【０１０４】
本実施の形態に係るノイズ抑制回路では、以下で説明するように結合係数ｋ１〜ｋ６が１より小さくとも、第３のインダクタ５３のインダクタンスＬ３の値を結合係数ｋ１〜ｋ６の値に応じて調整することにより、減衰特性に関して、理想状態とほぼ同じ特性、もしくは似た傾向の特性が得られる。または、任意の周波数に共振点を作ることで、部分的に理想状態よりも優れた特性が得られる。【０１０５】
次に、このインダクタンスＬ３の値による減衰特性の変化を、以下のシミュレーションの結果により具体的に説明する。図１８は、このシミュレーションに用いたノイズ抑制回路の等価回路を示している。なお、Ｒａ，Ｒｂは、入出力インピーダンスとして設定したものである。この回路において、結合係数ｋ１〜ｋ６＝０．８として、上記第２の実施の形態と同様、インダクタンスＬ３の値を種々変化させた場合の減衰特性を計算した。第１および第２のインダクタ５１，５２のインダクタンスＬ１，Ｌ２、ならびに第４および第５のインダクタ５４，５５のインダクタンスＬ４，Ｌ５は共に、同じ値（Ｌ１，Ｌ２，Ｌ４，Ｌ５＝Ｌ０＝５μＨ）に設定した。【０１０６】
図１７は、そのシミュレーション結果を示している。これは、図６と同様、ノーマルモードノイズの減衰量の周波数特性をグラフ化して示したものである。図１７において、符号１０１で示した線はＬ３＝３４μＨとした場合、符号１０２で示した線はＬ３＝２０μＨとした場合、符号１０３で示した線はＬ３＝１６．１μＨとした場合、符号１０４で示した線はＬ３＝１６μＨとした場合、符号１０５で示した線はＬ３＝１５．９μＨとした場合、符号１０６で示した線はＬ３＝１４．４μＨとした場合のシミュレーション結果を示している。【０１０７】
図１７のシミュレーション結果から、上記第２の実施の形態と同様、インダクタンスＬ３の値とその減衰特性との関係に関して以下のことが言える。インダクタンスＬ３の値により、おおきく以下の３つの条件（Ａ）〜（Ｃ）に分けられる。【０１０８】
（Ａ）  Ｌ３＝Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６のとき。
ただし、Ｍ１＝ｋ１（Ｌ１・Ｌ２）1/2  ……（７−１）
Ｍ２＝ｋ２（Ｌ４・Ｌ５）1/2  ……（７−２）
Ｍ５＝ｋ５（Ｌ１・Ｌ５）1/2  ……（７−３）
Ｍ６＝ｋ６（Ｌ２・Ｌ４）1/2  ……（７−４）
図１７のシミュレーションでは、符号１０４で示した線が該当する（Ｌ３＝１６μＨ）。この場合、ｋが１未満であっても、減衰特性に関して理想状態とほぼ同じ特性が得られる。理想状態の減衰特性は図示していないが、符号１０４で示した線とほぼ重なる。ここでの理想状態とは、図１８の等価回路において、ｋ１〜ｋ６＝１．０，Ｌ３＝４Ｌ０＝２０μＨとした場合のことをいう。【０１０９】
（Ｂ）  Ｌ３＞Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６のとき。
図１７のシミュレーションでは、符号１０１〜１０３で示した線が該当する（Ｌ３＞１６μＨ）。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数ｆ０は、
ｆ０＝１／２π√Ｃ（Ｌ３−Ｍ１−Ｍ２−Ｍ５−Ｍ６）
と求められる。√は、Ｃ（Ｌ３−Ｍ１−Ｍ２−Ｍ５−Ｍ６）全体の平方根を取ることを示す。Ｃは、直列回路１５の第１のキャパシタ１４のキャパシタンスを示す。したがってこの場合、Ｌ３の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図１７からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスＬ３の最大値としては、上式で求められる共振周波数ｆ０が理想状態のカットオフ周波数以上であることが望ましいという条件より、
Ｌ３≦（Ｌ１＋Ｌ４＋Ｍ１＋Ｍ２＋２Ｍ３＋Ｍ５＋Ｍ６）（Ｌ２＋Ｌ５＋Ｍ１＋Ｍ２＋２Ｍ４＋Ｍ５＋Ｍ６）／｛Ｌ１＋Ｌ２＋Ｌ４＋Ｌ５＋２（Ｍ１＋Ｍ２＋Ｍ３＋Ｍ４＋Ｍ５＋Ｍ６）｝＋Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６  ……（８）
であることが望ましい。図１７のシミュレーションでは、符号１０１で示した線が、この式から求められる最大値での特性を示している（Ｌ３＝３３μＨ）。【０１１０】
（Ｃ）  Ｌ３＜Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６のとき。
図１７のシミュレーションでは、符号１０５，１０６で示した線が該当する（Ｌ３＜１６μＨ）。この場合、図１７の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、Ｌ３をこの条件値にすることにメリットがある。
この場合において、インダクタンスＬ３の最小値としてはシミュレーションの結果を考慮すると、
Ｌ３≧０．９（Ｍ１＋Ｍ２＋Ｍ５＋Ｍ６）  ……（９）
であることが望ましい。図１７のシミュレーションでは、符号１０６で示した線が、この式から求められる最小値での特性を示している（Ｌ３＝１４．４μＨ）。【０１１１】
なお、各実施の形態に係るノイズ抑制回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、室内電力線上の通信信号が屋外電力線に漏洩することを防止する手段として利用することができる。
【図１Ａ】
0004483863.tif 000002
【図１Ｂ】
0004483863.tif 000003
【図２】
0004483863.tif 000004
【図３】
0004483863.tif 000005
【図４】
0004483863.tif 000006
【図５】
0004483863.tif 000007
【図６】
0004483863.tif 000008
【図７】
0004483863.tif 000009
【図８】
0004483863.tif 000010
【図９Ａ】
0004483863.tif 000011
【図９Ｂ】
0004483863.tif 000012
【図１０】
0004483863.tif 000013
【図１１Ａ】
0004483863.tif 000014
【図１１Ｂ】
0004483863.tif 000015
【図１２】
0004483863.tif 000016
【図１３】
0004483863.tif 000017
【図１４】
0004483863.tif 000018
【図１５Ａ】
0004483863.tif 000019
【図１５Ｂ】
0004483863.tif 000020
【図１６】
0004483863.tif 000021
【図１７】
0004483863.tif 000022
【図１８】
0004483863.tif 000023