(57)【特許請求の範囲】
【請求項１】
入力電源から供給される入力電流を直列にスイッチング制御しながら平滑回路に入力させるとともに、その平滑回路から負荷に供給される出力電圧が所定の目標値となるように上記スイッチング制御のオン／オフ時間比をフィードバック制御することにより、入力電源電圧よりも低い一定電圧の電源出力を得る非絶縁型降圧ＤＣ−ＤＣコンバータにおいて、
入力電流路に直列に接続されて入力電流に応じた電流検出電圧を分圧生成する電流検出用抵抗素子と、上記電流検出電圧をレベル弁別しながら検出するとともにその弁別しきい値を入力電源電圧の上昇に応じて縮小させるように構成された可変電圧検出回路を有し、この可変電圧検出回路の検出出力に基づいて出力電流を制限する過電流保護を行わせる、
可変電圧検出回路は、電流検出用抵抗素子の入力側端子電圧を一定の基準電圧で減算する第１のバイアス回路と、上記抵抗素子の出力側端子電圧を入力電源電圧に応じて変化する可変基準電圧で減算する第２のバイアス回路と、両バイアス回路の減算出力を相互比較する電圧比較回路によって構成されている、
ことを特徴とする非絶縁型降圧ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載の非絶縁型降圧ＤＣ−ＤＣコンバータにおいて、前記可変電圧検出回路が検出出力を発生したときに、入力電流のスイッチング制御を行うスイッチング回路を常時オフの非動作状態に設定することを特徴とする非絶縁型降圧ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、非安定化入力電源をその電源電圧よりも低い一定電圧に変換して出力する非絶縁型降圧ＤＣ−ＤＣコンバータに関し、とくに過電流保護機能を備えたものに適用して有効な技術である。
【０００２】
【従来の技術】
非絶縁型降圧ＤＣ−ＤＣコンバータは、図４にその構成例を示すように、スイッチング回路Ｓ１、平滑回路３、ＰＷＭ制御回路４、電流検出用抵抗素子Ｒｓおよび電圧検出回路５０などによって構成され、入力電源１から供給される入力電流Ｉｉをスイッチング制御しながら平滑回路３に入力させるとともに、その平滑回路３の出力電圧Ｖｏが所定の目標値となるように上記スイッチング制御のオン／オフ時間比をフィードバック制御することにより、入力電源電圧Ｖｉよりも低い一定電圧（Ｖｉ）の電源出力を負荷２に供給する。
【０００３】
ここで、電流検出用抵抗素子Ｒｓは出力電流（Ｉｏ）路に直列に介在して出力電流Ｉｏに応じた電流検出電圧Ｖｓ（＝Ｉｏ×Ｒｓ）を分圧生成する。電圧検出回路５０は定電圧回路５７と電圧比較回路５８を用いて構成され、上記電流検出電圧Ｖｓが所定の基準電圧Ｖｒを越えたか否かをレベル弁別する。これにより、電圧検出回路５０は出力電流Ｉｏが所定の制限値を越えたか否かを検出する。この検出出力はＰＷＭ制御回路４に送られる。ＰＷＭ制御回路４は、その検出出力に基づいてスイッチング回路Ｓ１を常時オフの非動作状態に強制設定して過電流保護を行う。
【０００４】
【発明が解決しようとする課題】
上述した従来の非絶縁降圧ＤＣ−ＤＣコンバータでは、出力電流Ｉｏが所定の制限値を越えたときに過電流保護が行なわれるようになっている。その制限値は上記抵抗素子Ｒｓの抵抗値と上記基準電圧Ｖｒによって設定される。しかし、抵抗素子Ｒｓには出力電流Ｉｏの２乗に比例する電力損失（いわゆるＩＲ損失）が生じる。この電力損失は、低電圧大電流を出力する降圧ＤＣ−ＤＣコンバータの電圧変換効率を低下させる大きな阻害要因となる。電力損失を減らすためには抵抗素子Ｒｓの抵抗値をできるだけ低くしなければならないが、低すぎると抵抗値を精度良く設定することが困難になるとともに、電流検出電圧Ｖｓが低くなって、基準電圧Ｖｒとの比較を安定かつ正確に行わせることができなくなる。電流検出電圧Ｖｓが低すぎるとノイズやドリフト等の影響を受けやすくなるからである。
【０００５】
このように、上述した従来の非絶縁型降圧ＤＣ−ＤＣコンバータでは、電流検出用抵抗素子Ｒｓによる電力損失が大きく、これを低減させようとすると、過電流保護の精度と安定性が損なわれるという問題があった。
【０００６】
この発明は、以上のような問題に鑑みてなされたもので、その目的は、過電流保護の精度と安定性を確保しつつ、電流検出用抵抗素子によって生じる電力損失を低減させることができる非絶縁型降圧ＤＣ−ＤＣコンバータを提供することにある。
【０００７】
【課題を解決するための手段】
前述した課題を解決するための手段として、本発明では次のような手段を提供する。
すなわち、本発明では、入力電源から供給される入力電流を直列にスイッチング制御しながら平滑回路に入力させるとともに、その平滑回路から負荷に供給される出力電圧が所定の目標値となるように上記スイッチング制御のオン／オフ時間比をフィードバック制御することにより、入力電源電圧よりも低い一定電圧の電源出力を得る非絶縁型降圧ＤＣ−ＤＣコンバータおいて、入力電流路に直列に接続されて入力電流に応じた電流検出電圧を分圧生成する電流検出用抵抗素子と、上記電流検出電圧をレベル弁別しながら検出するとともにその弁別しきい値を入力電源電圧の上昇に応じて縮小させるように構成された可変電圧検出回路を有し、この可変電圧検出回路の検出出力に基づいて出力電流を制限する過電流保護を行わせるようにしたことを特徴とする。
【０００８】
降圧ＤＣ−ＤＣコンバータでは入力電流が出力電流よりも小さくなる。したがって、電流検出用抵抗素子は出力電流路よりも入力電流路に直列接続した方が、その抵抗素子での電力損失（ＩＲ損失）を小さくすることができる。その抵抗素子の電流検出電圧をレベル弁別するしきい値を入力電源電圧の上昇に応じて縮小させることで、入力電源電圧の変動による影響を相殺しながら出力電流を正確に監視することができる。これにより、過電流保護の精度と安定性を確保しつつ、電流検出用抵抗素子によって生じる電力損失を低減させることができる。
【０００９】
上記可変電圧検出回路は、電流検出用抵抗素子の入力側端子電圧を一定の基準電圧で減算する第１のバイアス回路と、上記抵抗素子の出力側端子電圧を入力電源電圧に応じて変化する可変基準電圧で減算する第２のバイアス回路と、両バイアス回路の減算出力を相互比較する電圧比較回路によって構成することができる。
【００１０】
過電流保護は、上記可変電圧検出回路が検出出力を発生したときに、入力電流のスイッチング制御を行うスイッチング回路を常時オフの非動作状態に設定することにより、簡単に行わせることができる。
【００１１】
【発明の実施の形態】
以下、本発明の代表的な実施形態を添付図面を参照しながら説明する。図１は本発明の技術が適用された非絶縁型降圧ＤＣ−ＤＣコンバータの一実施形態を示す。同図に示すＤＣ−ＤＣコンバータは、入力電源１から供給される入力電流Ｉｉを一定のオン／オフ周期でスイッチング制御するスイッチング回路Ｓ１、スイッチング制御された電流が入力される平滑回路３、この平滑回路３から負荷２に供給される出力電圧Ｖｏが所定の目標値となるように上記スイッチング制御のオン／オフ時間比（あるいはデューティ）をフィードバック制御するＰＷＭ制御回路４、電流検出用抵抗素子Ｒｓおよび可変電圧検出回路５などによって構成されている。
【００１２】
スイッチング回路Ｓ１はＭＯＳトランジスタなどの半導体スイッチング素子を用いて構成される。平滑回路３は、入力電流路に対して直列に挿入されたインダクタンス素子（チョークコイル）Ｌ１と、このインダクタンス素子Ｌ１を介して充電される容量素子Ｃ１によって構成されている。インダクタンス素子Ｌ１とスイッチング回路Ｓ１の間には、そのインダクタンス素子Ｌ１への通電を遮断したときに過渡的に生じるフライホィール電流を回生させるためのダイオードＤ１が接続されている。
【００１３】
電流検出用抵抗素子Ｒｓおよび可変電圧検出回路５は過電流保護を行うためのものであって、入力電流Ｉｏを検出することによって出力電流Ｉｏを間接的に監視し、その出力電流Ｉｏが所定の制限値以上になったときにＰＷＭ制御回路４を介して上記スイッチング回路Ｓ１を常時オフの非動作状態に強制設定する。電流検出用抵抗素子Ｒｓは入力電流路に直列に接続されて入力電流Ｉｏに応じた電流検出電圧Ｖｓ（＝Ｉｓ×Ｒｓ）を分圧生成する。可変電圧検出回路５は、第１のバイアス回路５１、第２のバイアス回路５２、および電圧比較回路５３によって構成される。
【００１４】
第１のバイアス回路５１は抵抗素子Ｒ１１〜Ｒ１５および定電圧回路５５により構成され、電流検出用抵抗素子Ｒｓの入力側端子（入力電源１側の抵抗端子）と共通基準電位ＧＮＤの間に接続されている。この第１のバイアス回路５１では、一定電圧Ｖｔ１を生成する定電圧回路５５と、この定電圧回路５５の定電圧端子間で直列接続された抵抗素子Ｒ１２，Ｒ１３，Ｒ１４とにより、入力電源電圧Ｖｉに依存しない一定の固定基準電圧Ｖｒ１を抵抗素子Ｒ１３とＲ１４の両端に生成する。その抵抗素子Ｒ１３とＲ１４は、電流検出用抵抗素子Ｒｓの入力側端子と電圧比較回路５３の一方の比較入力（−）の間に直列に介在している。これにより、電流検出用抵抗素子Ｒｓの入力側端子電圧（Ｖｉ）は、入力電源電圧Ｖｉに依存しない固定基準電圧Ｖｒ１で減算されて電圧比較回路５３に伝達される。
【００１５】
第２のバイアス回路５２は抵抗素子Ｒ２１〜Ｒ２５および定電圧回路５６によって構成され、電流検出用抵抗素子Ｒｓの出力側端子（スイッチング回路Ｓ１側の抵抗端子）と共通基準電位ＧＮＤの間に接続されている。この第２のバイアス回路５２では、一定電圧Ｖｔ２を生成する定電圧回路５６と、この定電圧回路５６の定電圧端子間で直列接続された抵抗素子Ｒ２２，Ｒ２４と、この抵抗素子Ｒ２２，Ｒ２４の中間接続点（ノード）と共通基準電位ＧＮＤの間に接続された抵抗素子Ｒ２３とにより、入力電源電圧Ｖｏに応じて変化する可変基準電圧Ｖｒ２を抵抗素子Ｒ２４の両端に生成する。その抵抗素子Ｒ２４は、電流検出用抵抗素子Ｒｓの出力側端子と電圧比較回路５３の他方の比較入力（＋）の間に直列に介在している。これにより、電流検出用抵抗素子Ｒｓの出力側端子電圧（Ｖｉ−Ｖｓ）は、入力電源電圧Ｖｉに応じて変化する可変基準電圧Ｖｒ２で減算されて電圧比較回路５３に伝達される。
【００１６】
上述の構成により、電圧比較回路５３の比較入力電圧Ｖ１，Ｖ２はそれぞれに入力電源電圧Ｖｉに応じて変化するが、その変化の度合は、図２の（Ａ）（Ｂ）（Ｃ）にそれぞれ示すように、Ｖ１とＶ２とで互いに異なる。
【００１７】
図２の（Ａ）（Ｂ）（Ｃ）はそれぞれ、入力電流Ｉｉが一定のときの入力電源電圧Ｖｉに対する上記比較入力電圧Ｖ１，Ｖ２の変化状態を示す。
【００１８】
同図において、入力電流Ｉｉが小さくて、入力電源電圧Ｖｉが最大のときでも出力電流Ｉｉが制限値以下となるような場合は、（Ａ）に示すように、比較入力電圧Ｖ１とＶ２は入力電源電圧Ｖｉに対して互いに異なる変化率でそれぞれに変化するが、両入力電圧Ｖ１とＶ２の大小関係（Ｖ２＞Ｖ１）が反転するまでにはいたらない。この場合、電圧比較回路５３の出力は入力電源電圧Ｖｉの全変化範囲で非検出状態となり、したがって、この場合は、入力電源電圧Ｖｉが最大になっても過電流保護は行なわれない。
【００１９】
入力電流Ｉｉが大きくて、入力電源電圧Ｖｉが高いときに出力電流Ｉｏが制限値を越えることがある場合は、（Ｂ）または（Ｃ）に示すように、入力電源電圧Ｖｉがある程度高くなったところで比較入力電圧Ｖ１とＶ２の大小関係が反転する（Ｖ１＞Ｖ２）。この反転によって電圧比較回路５３の出力が非検出状態から検出状態に反転し、過電流保護が行なわれるようになる。
【００２０】
過電流保護が行なわれる検出点（過電流検出点）は、入力電流Ｉｉが比較的小さい場合は、（Ｂ）に示すように、入力電源電圧Ｖｉの高い方にあるが、入力電流Ｉｉが大きくなると、（Ｃ）に示すように、入力電源電圧Ｖｉの低い方に移動する。これにより、入力電源電圧Ｖｉが変動しても、出力電流Ｉｉが常に一定の制限値以下となるような過電流保護を行わせることができる。
【００２１】
上述したように、本発明の非絶縁降圧型ＤＣ−ＤＣコンバータでは、入力電流路に直列に接続された電流検出用抵抗素子Ｒｓで入力電流Ｉｏを電圧変換して検出し、この電流検出電圧Ｖｓをレベル弁別しながら検出して過電流保護を行わせるに際し、図３の（Ａ）に示すように、その弁別しきい値を入力電源電圧Ｖｉの上昇に応じて縮小させる。これにより、図３の（Ｂ）に示すように、最大出力電力をほぼ一定レベル以下に制限するような過電流保護を行わせて、回路素子や負荷２を的確に保護することができる。この過電流保護は容量素子Ｃ１の短絡などの内部要因によって生じる過電流に対しても有効である。
【００２２】
【発明の効果】
以上説明したように、本発明の非絶縁型降圧ＤＣ−ＤＣコンバータによれば、入力電流路に直列に接続された電流検出用抵抗素子で入力電流を電圧変換して検出し、この電流検出電圧をレベル弁別しながら検出して過電流保護を行わせるに際し、その弁別しきい値を入力電源電圧の上昇に応じて縮小させることにより、過電流保護の精度と安定性を確保しつつ、電流検出用抵抗素子によって生じる電力損失を低減させることができる。
【図面の簡単な説明】
【図１】この発明による非絶縁型降圧ＤＣ−ＤＣコンバータの一実施態様を示す回路図である。
【図２】この発明による非絶縁型降圧ＤＣ−ＤＣコンバータの電流検出動作を示すグラフである。
【図３】この発明による非絶縁型降圧ＤＣ−ＤＣコンバータの過電流保護動作を示すグラフ図である。
【図４】従来の非絶縁型降圧ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【符号の説明】
１  入力電源                              ２  出力負荷
３  平滑回路                              ４  ＰＷＭ制御回路
５  可変電圧検出回路                      ５０  電圧検出回路
５１  第１のバイアス回路                  ５２  第２のバイアス回路
５３  電圧比較回路
５５  定電圧回路（第１のバイアス回路）
５６  定電圧回路（第２のバイアス回路）
５７  定電圧回路                          ５８  電圧比較回路
Ｓ１  スイッチング回路                    Ｃ１  容量素子
Ｌ１  インダクタンス素子                  Ｄ１  ダイオード
Ｖｉ  入力電源電圧                        Ｖｏ  出力電圧
Ｉｉ  入力電流                            Ｉｏ  出力電流
Ｖｓ  電流検出電圧                        Ｖｒ  基準電圧
Ｖｒ１  固定基準電圧                      Ｖｒ２  可変基準電圧
Ｒｓ  電流検出用抵抗素子
Ｒ１１〜Ｒ１４  抵抗素子（第１のバイアス回路）
Ｒ２１〜Ｒ２４  抵抗素子（第２のバイアス回路）
ＧＮＤ  共通基準電位
Ｖ１  比較入力電圧（第１のバイアス回路）
Ｖ２  比較入力電圧（第２のバイアス回路）
【図１】
0004452384.tif 000002
【図２】
0004452384.tif 000003
【図３】
0004452384.tif 000004
【図４】
0004452384.tif 000005