(57)【特許請求の範囲】
【請求項１】
基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜を所定の深さまで除去して凹部を形成する工程（ｂ）と、
前記凹部を含む前記第１の絶縁膜上の全面に、第２の絶縁膜を形成する工程（ｃ）と、
前記第１の絶縁膜上の前記第２の絶縁膜をＣＭＰ法によって研磨除去して、前記凹部内のみに前記第２の絶縁膜を残存させる工程（ｄ）と、
前記工程（ｄ）の後に、前記第１の絶縁膜をエッチングして第１の溝又は第１の接続孔を形成するとともに、少なくとも前記第２の絶縁膜をエッチングして複数の第２の溝または第２の接続孔を形成する工程（ｅ）と、
前記工程（ｅ）の後に、前記基板上の全面に、少なくとも金属膜を形成する工程（ｆ）と、
前記第１の絶縁膜よりも前記第２の絶縁膜の方が研磨速度が遅い条件で、前記金属膜をＣＭＰ法によって研磨し、前記複数の第１の溝または第１の接続孔、及び前記複数の第２の溝または第２の接続孔に前記金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程（ｇ）と、
前記工程（ｇ）の後に、前記基板上の全面をＣＭＰ法によって研磨して、少なくとも前記第１及び第２の絶縁膜の一部を除去する工程（ｈ）とを備え、
前記工程（ｅ）は、前記第１の溝又は前記第１の接続孔よりも、前記第２の溝又は前記第２の接続孔の方が密集するように形成することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記工程（ｈ）では、前記第２の絶縁膜を全て除去することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２記載の半導体装置の製造方法において、
前記工程（ｅ）において、前記複数の第２の溝または第２の接続孔は、前記第２の絶縁膜を貫通し、下地の前記第１の絶縁膜を所定の深さまでエッチングして形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
前記金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなることを特徴とする半導体装置の製造方法。
【請求項５】
基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜上の一部領域に第２の絶縁膜を形成する工程（ｂ）と、
前記第１の絶縁膜上の他部領域に、第３の絶縁膜を形成する工程（ｃ）と、
前記工程（ｂ）及び（ｃ）の後に、少なくとも前記第３の絶縁膜をエッチングして第１の溝又は第１の接続孔を形成するとともに、少なくとも前記第２の絶縁膜をエッチングして複数の第２の溝または第２の接続孔を形成する工程（ｄ）と、
前記工程（ｄ）の後に、前記基板上の全面に、少なくとも金属膜を形成する工程（ｅ）と、
前記第３の絶縁膜よりも前記第２の絶縁膜の方が研磨速度が遅い条件で、前記金属膜をＣＭＰ法によって研磨し、前記複数の第１の溝または第１の接続孔、及び前記複数の第２の溝または第２の接続孔に前記金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程（ｆ）と、
前記工程（ｆ）の後に、前記基板上の全面をＣＭＰ法によって研磨して、少なくとも前記第２及び第３の絶縁膜の一部を除去する工程（ｇ）とを備え、
前記工程（ｄ）は、前記第１の溝又は前記第１の接続孔よりも、前記第２の溝又は前記第２の接続孔の方が密集するように形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記工程（ｇ）では、前記第２の絶縁膜を全て除去することを特徴とする半導体装置の製造方法。
【請求項７】
請求項５または６記載の半導体装置の製造方法において、
前記工程（ｄ）において、前記複数の第２の溝または第２の接続孔は、前記第２の絶縁膜を貫通し、下地の前記第１の絶縁膜を所定の深さまでエッチングして形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項５〜７のうちいずれか１つに記載の半導体装置の製造方法において、
前記金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に絶縁膜に形成した溝又は接続孔に化学機械研磨（ＣＭＰ）法によって金属膜が埋め込まれた配線またはプラグを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、配線やプラグなどを形成する方法として、ＣＭＰ法を用いて絶縁膜に設けられた溝や接続孔などの凹部内に金属膜を埋め込んで形成する方法がある。
【０００３】
以下、従来の半導体装置の製造方法について説明する。図５（ａ）〜図５（ｃ）は、ＣＭＰ法を用いて配線を形成する従来の半導体装置の製造工程を示す断面図である。
【０００４】
まず、図５（ａ）に示す工程で、基板５１上に膜厚１０００ｎｍの酸化膜からなる絶縁膜５２を形成する。その後、フォトリソグラフィー技術及びドライエッチング技術を用いて、絶縁膜５２における埋め込み配線形成領域に深さ６００ｎｍの溝５３を形成する。このとき、溝５３ａは孤立して形成されているのに対して、溝５３ｂ、５３ｃ、５３ｄは密集して形成されている。
【０００５】
次に、図５（ｂ）に示す工程で、溝５３を含む絶縁膜５２上の全面に厚み３０ｎｍのＴａ及びＴａＮからなるバリア膜５４を形成した後、銅または銅合金を主成分とする銅膜からなる金属膜５５を９００ｎｍ程度の厚みで堆積する。
【０００６】
次に、図５（ｃ）に示す工程で、絶縁膜５２上の金属膜５５及びバリア膜５４をＣＭＰ法を用いて研磨除去する。これによって、溝５３ａ内にはバリア膜５４ａと金属膜５５ａからなる配線５６ａ、溝５３ｂ内にはバリア膜５４ｂと金属膜５５ｂからなる配線５６ｂ、溝５３ｃ内にはバリア膜５４ｃと金属膜５５ｃからなる配線５６ｃ、溝５３ｄ内にはバリア膜５４ｄと金属膜５５ｄからなる配線５６ｄがそれぞれ形成される。
【０００７】
【発明が解決しようとする課題】
上述した従来の半導体装置の製造方法では、図５（ｃ）に示すように、配線５６ａのように単独配線だけが形成されている、あるいは、配線が形成されていない低密度配線領域５７に比べて、配線５６ｂ、５６ｃ、５６ｄのように複数の配線が密集して形成されている高密度配線領域５８にへこみが生じる、いわゆるエロージョンによって凹部５９が形成され平坦化できないという問題がある。
【０００８】
これは、ＣＭＰ法によって研磨する際に、金属膜５５に対する研磨速度が、バリア膜５４や絶縁膜５２に対する研磨速度よりも大きいため、低密度配線領域５７と高密度配線領域５８とでは、その絶縁膜５２表面に加わる研磨圧力が異なり、高密度配線領域５８の方が圧力が高くなる。このため、高密度配線領域５８で過剰にＣＭＰが進行し、高密度配線領域５８の絶縁膜５２は、低密度配線領域５７の絶縁膜５２よりも多く研磨されるため、凹部５９が形成されてしまうという問題が生じる。
【０００９】
本発明の目的は、ＣＭＰ法におけるエロージョンを抑制し、複数の配線あるいはプラグが密集して形成されている絶縁膜の表面が平坦化されている半導体装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の半導体装置は、基板上に形成された第１の絶縁膜と、第１の絶縁膜を所定の深さまで除去して形成された凹部と、凹部内に埋め込まれた第２の絶縁膜と、少なくとも第２の絶縁膜をエッチングして形成された複数の溝または接続孔と、複数の溝または接続孔に埋め込まれた少なくとも金属膜からなる複数の配線またはプラグとを備え、第２の絶縁膜は、第１の絶縁膜に比べてＣＭＰ法による研磨速度が遅く、ＣＭＰ法によって第１の絶縁膜の表面と複数の配線またはプラグが形成された第２の絶縁膜の表面とが平坦化されている。
【００１１】
上記第１の半導体装置において、複数の溝または接続孔は、第２の絶縁膜を貫通し、下地の第１の絶縁膜を所定の深さまでエッチングして設けられている。
【００１２】
また、上記第１の半導体装置において、金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。
【００１３】
この第１の実施形態の半導体装置によれば、複数の配線またはプラグが密集して形成される領域には、第１の絶縁膜に比べて研磨速度の遅い第２の絶縁膜が形成されているため、ＣＭＰ法によるエロージョンが抑制され、配線またはプラグの密集度合いに依存しない平坦な表面を有する構造を得ることができる。従って、配線またはプラグのエロージョンによる膜厚減少や段差に起因した信頼性や歩留まりの低下を防止することができ、半導体装置の信頼性や歩留まりの向上を図ることができる。
【００１４】
本発明の第２の半導体装置は、基板上に形成された第１の絶縁膜と、第１の絶縁膜上の一部領域に形成された第２の絶縁膜と、第１の絶縁膜上の他部領域に第２の絶縁膜に接して形成された第３の絶縁膜と、少なくとも第２の絶縁膜をエッチングして形成された複数の溝または接続孔と、複数の溝または接続孔に埋め込まれた少なくとも金属膜からなる複数の配線またはプラグとを備え、第２の絶縁膜は、第３の絶縁膜に比べてＣＭＰ法による研磨速度が遅く、ＣＭＰ法によって第３の絶縁膜の表面と複数の配線またはプラグが形成された第２の絶縁膜の表面とが平坦化されている。
【００１５】
また、上記第２の半導体装置において、複数の溝または接続孔は、第２の絶縁膜を貫通し、下地の第１の絶縁膜を所定の深さまでエッチングして設けられている。
【００１６】
また、上記第２の半導体装置において、金属膜が、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。
【００１７】
この第２の実施形態の半導体装置によれば、複数の配線またはプラグが密集して形成される領域には、第３の絶縁膜に比べて研磨速度の遅い第２の絶縁膜が形成されているため、ＣＭＰ法によるエロージョンが抑制され、配線またはプラグの密集度合いに依存しない平坦な表面を有する構造を得ることができる。従って、配線またはプラグのエロージョンによる膜厚減少や段差に起因した信頼性や歩留まりの低下を防止することができ、半導体装置の信頼性や歩留まりの向上を図ることができる。
【００１８】
本発明の第１の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜を所定の深さまで除去して凹部を形成する工程（ｂ）と、凹部を含む第１の絶縁膜上の全面に、第１の絶縁膜よりもＣＭＰ法における研磨速度の遅い第２の絶縁膜を形成する工程（ｃ）と、第１の絶縁膜上の第２の絶縁膜をＣＭＰ法によって研磨除去して、凹部内のみに第２の絶縁膜を残存させる工程（ｄ）と、工程（ｄ）の後に、少なくとも第２の絶縁膜をエッチングして複数の溝または接続孔を形成する工程（ｅ）と、工程（ｅ）の後に、基板上の全面に、少なくとも金属膜を形成する工程（ｆ）と、金属膜をＣＭＰ法によって研磨し、複数の溝または接続孔に金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程（ｇ）と、工程（ｇ）の後に、基板上の全面をＣＭＰ法によって研磨して、少なくとも第１及び第２の絶縁膜の一部を除去する工程（ｈ）とを備えている。
【００１９】
上記第１の半導体装置の製造方法において、工程（ｈ）では、第２の絶縁膜を全て除去しても良い。
【００２０】
また、上記第１の半導体装置の製造方法において、工程（ｅ）における複数の溝または接続孔は、第２の絶縁膜を貫通し、下地の第１の絶縁膜を所定の深さまでエッチングして形成されている。
【００２１】
また、上記第１の半導体装置の製造方法において、金属膜として、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。
【００２２】
この第１の実施形態の半導体装置の製造方法によれば、複数の配線が密集して形成される領域には、研磨速度の遅い第２の絶縁膜が形成されているため、ＣＭＰ法により金属膜及びバリア膜を研磨除去した際に、エロージョンによって生じる第２の絶縁膜の凹みの深さを低減することができる。さらに、露出した第１の絶縁膜及び第２の絶縁膜をＣＭＰ法により所定の厚み分だけ全面研磨することによって、第１の絶縁膜に比べて第２の絶縁膜の方が研磨速度が遅いため、エロージョンによって生じた第２の絶縁膜の凹みを無くし、第１の絶縁膜の表面と第２の絶縁膜の表面とを平坦化することができる。
【００２３】
本発明の第２の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜上の一部領域に第２の絶縁膜を形成する工程（ｂ）と、第１の絶縁膜上の他部領域に、第２の絶縁膜よりもＣＭＰ法における研磨速度の速い第３の絶縁膜を形成する工程（ｃ）と、工程（ｂ）及び（ｃ）の後に、少なくとも第２の絶縁膜をエッチングして複数の溝または接続孔を形成する工程（ｄ）と、工程（ｄ）の後に、基板上の全面に、少なくとも金属膜を形成する工程（ｅ）と、金属膜をＣＭＰ法によって研磨し、複数の溝または接続孔に金属膜を選択的に埋め込み、複数の配線またはプラグを形成する工程（ｆ）と、工程（ｆ）の後に、基板上の全面をＣＭＰ法によって研磨して、少なくとも第２及び第３の絶縁膜の一部を除去する工程（ｇ）とを備えている。
【００２４】
上記第２の半導体装置の製造方法において、工程（ｇ）では、第２の絶縁膜を全て除去しても良い。
【００２５】
また、上記第２の半導体装置の製造方法において、工程（ｄ）における複数の溝または接続孔は、第２の絶縁膜を貫通し、下地の第１の絶縁膜を所定の深さまでエッチングして形成されている。
【００２６】
また、上記第２の半導体装置の製造方法において、金属膜として、銅または銅合金を主成分とする銅膜、あるいは、タングステンまたはタングステン合金を主成分とするタングステン膜からなる。
【００２７】
この第２の実施形態の半導体装置の製造方法によれば、複数の配線が密集して形成される領域には、研磨速度の遅い第２の絶縁膜が形成されているため、ＣＭＰ法により金属膜及びバリア膜を研磨除去した際に、エロージョンによって生じる第２の絶縁膜の凹みの深さを低減することができる。さらに、露出した第３の絶縁膜及び第２の絶縁膜をＣＭＰ法により所定の厚み分だけ全面研磨することによって、第３の絶縁膜に比べて第２の絶縁膜の方が研磨速度が遅いため、エロージョンによって生じた第２の絶縁膜の凹みを無くし、第３の絶縁膜の表面と第２の絶縁膜の表面とを平坦化することができる。
【００２８】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置およびその製造方法について説明する。図１は、本発明の第１の実施形態に係るＣＭＰ法によって形成された複数の配線を有する半導体装置の断面図である。
【００２９】
図１に示すように、第１の実施形態に係る半導体装置は、半導体基板からなる基板１と、基板１上に形成されたシリコン酸化膜からなる第１の絶縁膜２と、第１の絶縁膜２を所定の深さまで除去して形成された凹部３と、表面が第１の絶縁膜２の表面と平坦になるように凹部３内に形成されたシリコン窒化膜からなる第２の絶縁膜４と、第１の絶縁膜２を所定の深さまでエッチングして形成された溝５ａと、第２の絶縁膜４を貫通し第１の絶縁膜２を所定の深さまでエッチングして形成された複数の溝５ｂ、５ｃ、５ｄと、溝５ａ内に埋め込まれたバリア膜６ａと金属膜７ａからなる配線８ａ、複数の溝５ｂ、５ｃ、５ｄ内にそれぞれ埋め込まれたバリア膜６ｂ、６ｃ、６ｄと金属膜７ｂ、７ｃ、７ｄからなる配線８ｂ、８ｃ、８ｄとを備えている。本実施の形態において、バリア膜６ａ、６ｂ、６ｃ、６ｄはＴａ／ＴａＮの積層膜からなり、金属膜７ａ、７ｂ、７ｃ、７ｄは銅または銅合金を主成分とする銅膜からなる。
【００３０】
そして、シリコン窒化膜からなる第２の絶縁膜４は、シリコン酸化膜からなる第１の絶縁膜２に比べてＣＭＰ法による研磨速度が遅く、ＣＭＰ法によって第１の絶縁膜２の表面と複数の配線８ｂ、８ｃ、８ｄが形成された第２の絶縁膜４の表面が平坦化されている。
【００３１】
図２（ａ）〜図２（ｅ）は、本発明の第１の実施形態に係るＣＭＰ法を用いて形成された複数の配線を有する半導体装置の製造工程を示す断面図である。
【００３２】
まず、図２（ａ）に示す工程で、半導体基板からなる基板１上に膜厚１０００ｎｍのシリコン酸化膜からなる第１の絶縁膜２を形成する。その後、フォトリソグラフィー技術及びドライエッチング技術を用いて、複数の配線を密集して形成する高密度配線領域１０の第１の絶縁膜２を所定の深さまでエッチングして、例えば深さ２００ｎｍ程度の凹部３を形成する。このとき、凹部３は、密集して形成される複数の配線を包含できるように形成する。なお、凹部３領域以外の低密度配線領域１１には、配線を形成しないか、あるいは、配線を形成しても単独で形成し複数の配線を密集させないことが望ましい。
【００３３】
次に、図２（ｂ）に示す工程で、凹部３を含む第１の絶縁膜２上の全面に、第１の絶縁膜２よりもＣＭＰ法における研磨速度の遅いシリコン窒化膜からなる第２の絶縁膜を膜厚４００ｎｍ程度で形成する。その後、ＣＭＰ法によって第１の絶縁膜２上の第２の絶縁膜を研磨除去して、凹部３内に厚さ２００ｎｍ程度の第２の絶縁膜４を埋め込み形成する。このとき、第１の絶縁膜２の表面と第２の絶縁膜４の表面とが平坦になるように形成する。
【００３４】
次に、図２（ｃ）に示す工程で、第１の絶縁膜２及び第２の絶縁膜４をエッチングして所定の深さ例えば深さ６００ｎｍ程度の溝５を形成する。このとき、密集していない単独の配線を形成するための溝５ａは、低密度配線領域１１の第１の絶縁膜２を６００ｎｍ程度エッチングして形成する。また、密集した複数の配線を形成するための溝５ｂ、５ｃ、５ｄは、高密度配線領域１０の第２の絶縁膜４を貫通し、下地の第１の絶縁膜２を４００ｎｍ程度エッチングして形成する。
【００３５】
次に、図２（ｄ）に示す工程で、溝５を含む第１の絶縁膜２及び第２の絶縁膜４上の全面に厚み３０ｎｍのＴａ及びＴａＮからなるバリア膜６を形成した後、バリア膜６上に銅または銅合金を主成分とする銅膜からなる金属膜７を９００ｎｍ程度の厚みで堆積する。
【００３６】
次に、図２（ｅ）に示す工程で、ＣＭＰ法によって第１の絶縁膜２及び第２の絶縁膜４上の金属膜７及びバリア膜６を研磨除去する。さらに、ＣＭＰ法により露出した第１の絶縁膜２及び第２の絶縁膜４を所定の厚み分、例えば第２の絶縁膜４の厚みで５０ｎｍ程度だけ全面研磨して、第１の絶縁膜２の表面と第２の絶縁膜４の表面を平坦化する。これによって、溝５ａ内にはバリア膜６ａと金属膜７ａからなる配線８ａ、溝５ｂ内にはバリア膜６ｂと金属膜７ｂからなる配線８ｂ、溝５ｃ内にはバリア膜６ｃと金属膜７ｃからなる配線８ｃ、溝５ｄ内にはバリア膜６ｄと金属膜７ｄからなる配線８ｄがそれぞれ形成される。
【００３７】
なお、上記第１の実施形態では、第１の絶縁膜２としてシリコン酸化膜を用い、第２の絶縁膜４としてシリコン窒化膜を用いて説明したが、第１の絶縁膜２に対して第２の絶縁膜の研磨速度が遅ければ良い。例えば、第１の絶縁膜２がＢＰＳＧ膜の場合、第２の絶縁膜としてＢＰＳＧ膜よりも研磨速度の遅いＮＳＧ膜、または、シリコン窒化膜を用いれば良い。
【００３８】
また、溝５の深さに比べ凹部３の深さを浅く形成したが、凹部３の深さを溝５の深さよりも深く形成してもよい。これによって、凹部３内には、溝５の深さよりも膜厚の厚い第２の絶縁膜４が形成されるため、配線８ｂ、８ｃ、８ｄの側面及び底面を第２の絶縁膜４で取り囲むことができる。
【００３９】
また、図２（ｅ）に示す工程では、第２の絶縁膜４のうち一部厚み分だけ研磨除去したが、第２の絶縁膜４の全厚み分を除去してもよい。この場合の第２の絶縁膜４の膜厚としては、ＣＭＰ法によって金属膜７及びバリア膜６を研磨除去した際に第２の絶縁膜に生じた凹みを、その後の全面研磨によって平坦化できる程度の膜厚があればよく、例えば凹部３の深さを５０ｎｍにして厚み５０ｎｍの第２の絶縁膜４を形成しておけばよい。
【００４０】
この第１の実施形態の半導体装置及びその製造方法によれば、複数の配線８ｂ、８ｃ、８ｄが密集して形成される高密度配線領域１０には、研磨速度の遅い第２の絶縁膜４が形成されている。そのため、ＣＭＰ法により金属膜７及びバリア膜６を研磨除去した際に、エロージョンによって生じる第２の絶縁膜４の凹みの深さが低減される。さらに、露出した第１の絶縁膜２及び第２の絶縁膜４をＣＭＰ法により全面研磨することによって、第１の絶縁膜２に比べて第２の絶縁膜４の方が研磨速度が遅いため、エロージョンによって生じた第２の絶縁膜４の凹みが解消され、第１の絶縁膜２の表面と第２の絶縁膜４の表面とを平坦化することができる。
【００４１】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置およびその製造方法について説明する。図３は、本発明の第２の実施形態に係るＣＭＰ法によって形成された複数の配線を有する半導体装置の断面図である。
【００４２】
図３に示すように、第２の実施形態に係る半導体装置は、半導体基板からなる基板１と、基板１上に形成されたシリコン酸化膜からなる第１の絶縁膜２と、第１の絶縁膜上の一部領域上に形成されたシリコン窒化膜からなる第２の絶縁膜４と、第１の絶縁膜上の他部領域上に第２の絶縁膜４に接して形成されたシリコン酸化膜からなる第３の絶縁膜９と、第３の絶縁膜９を貫通し第１の絶縁膜２を所定の深さまでエッチングして形成された溝５ａと、第２の絶縁膜４を貫通し第１の絶縁膜２を所定の深さまでエッチングして形成された複数の溝５ｂ、５ｃ、５ｄと、溝５ａ内に埋め込まれたバリア膜６ａと金属膜７ａからなる配線８ａと、複数の溝５ｂ、５ｃ、５ｄ内にそれぞれ埋め込まれたバリア膜６ｂ、６ｃ、６ｄと金属膜７ｂ、７ｃ、７ｄからなる配線８ｂ、８ｃ、８ｄとを備えている。本実施の形態において、バリア膜６ａ、６ｂ、６ｃ、６ｄはＴａ／ＴａＮの積層膜からなり、金属膜７ａ、７ｂ、７ｃ、７ｄは銅または銅合金を主成分とする銅膜からなる。
【００４３】
そして、シリコン窒化膜からなる第２の絶縁膜４は、シリコン酸化膜からなる第３の絶縁膜９に比べてＣＭＰ法による研磨速度が遅く、ＣＭＰ法によって第３の絶縁膜９の表面と複数の配線８ｂ、８ｃ、８ｄが形成された第２の絶縁膜４の表面が平坦化されている。
【００４４】
図４（ａ）〜図４（ｅ）は、本発明の第２の実施形態に係るＣＭＰ法を用いて形成された複数の配線を有する半導体装置の製造工程を示す断面図である。
【００４５】
まず、図４（ａ）に示す工程で、半導体基板からなる基板１上に膜厚８００ｎｍのシリコン酸化膜からなる第１の絶縁膜２を形成する。その後、第１の絶縁膜２上に膜厚２００ｎｍのシリコン窒化膜からなる第２の絶縁膜を形成した後、フォトリソグラフィー技術及びドライエッチング技術を用いてパターニングを行い、複数の配線を密集して形成する高密度配線領域１０に第２の絶縁膜４を形成する。このとき、第２の絶縁膜４は、密集して形成される複数の配線を包含できるように形成することが望ましい。
【００４６】
次に、図４（ｂ）に示す工程で、第２の絶縁膜４を含む第１の絶縁膜２上の全面に、第２の絶縁膜４よりもＣＭＰ法における研磨速度の速いシリコン酸化膜からなる第３の絶縁膜を膜厚５００ｎｍ程度で形成する。その後、ＣＭＰ法によって第２の絶縁膜４上の第３の絶縁膜を研磨除去して、第２の絶縁膜４が形成されていない第１の絶縁膜２上の全面に第２の絶縁膜４に接する厚さ２００ｎｍ程度の第３の絶縁膜９を形成する。このとき、第２の絶縁膜４の表面と第３の絶縁膜９の表面とが平坦になるように形成する。なお、第２の絶縁膜４が形成された領域以外の低密度配線領域１１には、配線を形成しないか、あるいは、配線を形成しても単独で形成し複数の配線を密集させないことが望ましい。
【００４７】
次に、図４（ｃ）に示す工程で、第１の絶縁膜２、第２の絶縁膜４及び第３の絶縁膜９をエッチングして所定の深さ例えば深さ６００ｎｍ程度の溝５を形成する。このとき、密集していない単独の配線を形成するための溝５ａは、低密度配線領域１１の第３の絶縁膜９を貫通し、下地の第１の絶縁膜２を４００ｎｍ程度エッチングして形成する。また、密集した複数の配線を形成するための溝５ｂ、５ｃ、５ｄは、高密度配線領域１０の第２の絶縁膜４を貫通し、下地の第１の絶縁膜２を４００ｎｍ程度エッチングして形成する。
【００４８】
次に、図４（ｄ）に示す工程で、溝５を含む第２の絶縁膜４及び第３の絶縁膜９上の全面に厚み３０ｎｍのＴａ及びＴａＮからなるバリア膜６を形成した後、バリア膜６上に銅または銅合金を主成分とする銅膜からなる金属膜７を９００ｎｍ程度の厚みで堆積する。
【００４９】
次に、図４（ｅ）に示す工程で、ＣＭＰ法によって第２の絶縁膜４及び第３の絶縁膜９上の金属膜７及びバリア膜６を研磨除去する。さらに、ＣＭＰ法により露出した第２の絶縁膜４及び第３の絶縁膜９を所定の厚み分、例えば第２の絶縁膜４の厚みで５０ｎｍ程度だけ全面研磨して、第２の絶縁膜４の表面と第３の絶縁膜９の表面を平坦化する。これによって、溝５ａ内にはバリア膜６ａと金属膜７ａからなる配線８ａ、溝５ｂ内にはバリア膜６ｂと金属膜７ｂからなる配線８ｂ、溝５ｃ内にはバリア膜６ｃと金属膜７ｃからなる配線８ｃ、溝５ｄ内にはバリア膜６ｄと金属膜７ｄからなる配線８ｄがそれぞれ形成される。
【００５０】
なお、上記第２の実施形態では、第３の絶縁膜９としてシリコン酸化膜を用い、第２の絶縁膜４としてシリコン窒化膜を用いて説明したが、第３の絶縁膜９に対して第２の絶縁膜の研磨速度が遅ければ良い。例えば、第３の絶縁膜９がＢＰＳＧ膜の場合、第２の絶縁膜としてＢＰＳＧ膜よりも研磨速度の遅いＮＳＧ膜、または、シリコン窒化膜を用いれば良い。
【００５１】
また、図４（ｅ）に示す工程では、第２の絶縁膜４のうち一部厚み分だけ研磨除去したが、第２の絶縁膜４の全厚み分を除去し、第２の絶縁膜４及び第３の絶縁膜９を完全に除去してもよい。この場合の第２の絶縁膜４の膜厚としては、ＣＭＰ法によって金属膜７及びバリア膜６を研磨除去した際に第２の絶縁膜に生じた凹みを、その後の全面研磨によって平坦化できる程度の膜厚があればよく、例えば厚み５０ｎｍの第２の絶縁膜４を形成しておけばよい。
【００５２】
この第２の実施形態の半導体装置及びその製造方法によれば、複数の配線８ｂ、８ｃ、８ｄが密集して形成される高密度配線領域１０には、研磨速度の遅い第２の絶縁膜４が形成されている。そのため、ＣＭＰ法により金属膜７及びバリア膜６を研磨除去した際に、エロージョンによって生じる第２の絶縁膜４の凹みの深さが低減される。さらに、露出した第２の絶縁膜４及び第３の絶縁膜９をＣＭＰ法により全面研磨することによって、第３の絶縁膜９に比べて第２の絶縁膜４の方が研磨速度が遅いため、エロージョンによって生じた第２の絶縁膜４の凹みが解消され、第３の絶縁膜９の表面と第２の絶縁膜４の表面とを平坦化することができる。
【００５３】
なお、上記第１及び第２の実施形態では、密集した複数の配線を有する半導体装置及びその製造方法について説明したが、密集した複数のプラグを有する半導体装置及びその製造方法にも適用することができる。この場合、溝５の変わりに下層の配線に到達する接続孔を形成すればよい。
【００５４】
また、上記第１及び第２の実施形態では、金属膜７として銅膜を用いて説明したが、タングステンまたはタングステン合金を主成分とするタングステン膜、あるいは、アルミニウムまたはアルミニウム合金を主成分とするアルミニウム膜などの金属材料を用いて良い。また、バリア膜６としてＴａ／ＴａＮの積層膜を用いて説明したが、金属膜７に対してバリア性があればよく、例えばＴａＮ単層、ＴｉＮ単層、Ｔｉ／ＴｉＮの積層膜であってもよい。
【００５５】
【発明の効果】
以上述べてきたように、本発明の半導体装置及びその製造方法によれば、複数の配線またはプラグが密集して形成される高密度配線領域には、配線が密集して形成されない低密度配線領域に比べて研磨速度の遅い絶縁膜を形成する。これによって、ＣＭＰ法におけるエロージョンを抑制することができ、複数の配線あるいはプラグが密集して形成されている絶縁膜の表面が平坦化されている半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図
【図２】（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図
【図３】本発明の第２の実施形態に係る半導体装置の断面図
【図４】（ａ）〜（ｅ）は、本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図
【図５】（ａ）〜（ｃ）は、従来の半導体装置の製造工程を示す断面図
【符号の説明】
１  基板
２  第１の絶縁膜
３  凹部
４  第２の絶縁膜
５、５ａ、５ｂ、５ｃ、５ｄ  溝
６、６ａ、６ｂ、６ｃ、６ｄ  バリア膜
７、７ａ、７ｂ、７ｃ、７ｄ  金属膜
８ａ、８ｂ、８ｃ、８ｄ  配線
９  第３の絶縁膜
１０  高密度配線領域
１１  低密度配線領域
【図１】
0004483116.tif 000002
【図２】
0004483116.tif 000003
【図３】
0004483116.tif 000004
【図４】
0004483116.tif 000005
【図５】
0004483116.tif 000006