(57)【特許請求の範囲】
【請求項１】
ノイズ成分が重複している二値化信号と、一定周期で繰返し反転する第１クロック信号と、第１クロック信号と同一周期で異なる位相で反転する第２クロック信号とを入力し、ノイズ成分を除去した二値化信号を出力するノイズ除去回路であり、第１フリップフロップ回路と出力信号生成回路を備えており、
第１フリップフロップ回路は入力端子とリセット端子とクロック端子と出力端子を備えており、クロック端子電圧の立上がり又は立下がり時の入力端子電圧をラッチして出力端子に出力するものであり、その入力端子にノイズ成分が重複している二値化信号が入力され、リセット端子にもノイズ成分が重複している二値化信号が入力され、クロック端子に第１クロック信号が入力されており、
出力信号生成回路は入力端子とクロック端子と出力端子を備えており、クロック端子の立上がり又は立下がり時の入力端子電圧に依存して出力端子電圧を決定するものであり、その入力端子に第１フリップフロップ回路の出力端子が接続されており、クロック端子に第２クロック信号が入力されていることを特徴とするノイズ除去回路。
【請求項２】
前記出力信号生成回路は、第２フリップフロップ回路であり、
クロック端子電圧の立上がり又は立下がり時の入力端子電圧をラッチして出力端子に出力することを特徴とする請求項１に記載のノイズ除去回路。
【請求項３】
第２クロック信号は、第１クロック信号を反転して生成されていることを特徴とする請求項１又は２のノイズ除去回路。
【請求項４】
第２クロック信号は、第１クロック信号とは別個に生成されていることを特徴とする請求項１又は２のノイズ除去回路。
【請求項５】
ノイズ成分が重複している二値化信号を入力し、高周波ノイズ成分を除去してローレベルからハイレベルに反転する信号を出力する第１ノイズ除去回路と、
ノイズ成分が重複している二値化信号を入力し、高周波ノイズ成分を除去してハイレベルからローレベルに反転する信号を出力する第２ノイズ除去回路を備えており、
第１ノイズ除去回路と第２ノイズ除去回路の各々が、請求項１〜４のいずれかの一項に記載のノイズ除去回路を備えているノイズ除去回路。
【請求項６】
コンパレータ回路であって、
第１入力信号と第２入力信号を入力するとともに、第１入力信号と第２入力信号の差の正負が逆転した時にローレベルとハイレベルの間で反転する比較信号を出力するコンパレータと、
前記比較信号と、一定周期で繰返し反転する第１クロック信号と、第１クロック信号と同一周期で異なる位相で反転する第２クロック信号とを入力し、二値化信号を出力するノイズ除去回路を備えており、
前記ノイズ除去回路は、第１フリップフロップ回路と出力信号生成回路を備えており、
第１フリップフロップ回路は入力端子とリセット端子とクロック端子と出力端子を備えており、クロック端子電圧の立上がり又は立下がり時の入力端子電圧をラッチして出力端子に出力するものであり、その入力端子に比較信号が入力され、リセット端子にも比較信号が入力され、クロック端子に第１クロック信号が入力されており、
出力信号生成回路は入力端子とクロック端子と出力端子を備えており、クロック端子の立上がり又は立下がり時の入力端子電圧に依存して出力端子電圧を決定するものであり、その入力端子に第１フリップフロップ回路の出力端子が接続されており、クロック端子に第２クロック信号が入力されていることを特徴とするコンパレータ回路。
【請求項７】
前記出力信号生成回路は、第２フリップフロップ回路であり、
クロック端子電圧の立上がり又は立下がり時の入力端子電圧をラッチして出力端子に出力することを特徴とする請求項６に記載のコンパレータ回路。
【請求項８】
第２クロック信号は、第１クロック信号を反転して生成されていることを特徴とする請求項６又は７のコンパレータ回路。
【請求項９】
第２クロック信号は、第１クロック信号とは別個に生成されていることを特徴とする請求項６又は７のコンパレータ回路。
【請求項１０】
ノイズ成分が重複している二値化信号を入力し、高周波ノイズ成分を除去してローレベルからハイレベルに反転する信号を出力する第１ノイズ除去回路と、
ノイズ成分が重複している二値化信号を入力し、高周波ノイズ成分を除去してハイレベルからローレベルに反転する信号を出力する第２ノイズ除去回路を備えており、
第１ノイズ除去回路と第２ノイズ除去回路の各々が、請求項６〜９のいずれかの一項に記載のノイズ除去回路を備えているコンパレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパレータが出力する比較信号からノイズ成分に起因する信号変化を除去するノイズ除去回路、及びそのノイズ除去回路を備えたコンパレータ回路に関する。
【背景技術】
【０００２】
例えば、図１５（Ａ）に例示するアナログ入力信号VINを閾値VREFと比較し、（Ｂ）に示すように、アナログ入力信号VINが閾値VREFを上回った時t1、t3に反転し、閾値VREFを下回った時t2、t4に再度反転する二値化信号である出力信号VOUTを出力する二値化回路（コンパレータ回路の一例）が開発されている。
二値化回路は、コンパレータを備えており、アナログ入力信号VINがコンパレータの一方の端子に入力され、閾値VREFがコンパレータの他方の端子に入力されている。コンパレータの出力は、アナログ入力信号VINが閾値VREFを上回った時に反転し、閾値VREFを下回った時に再度反転することから、コンパレータは、（Ｂ）に示す出力信号VOUTを出力する。出力信号VOUTが得られれば、例えば反転数をカウントすることが可能となり、アナログ入力信号VINの周波数等を計測することが可能となる。
【０００３】
アナログ入力信号VINには、脈動する高周波のノイズ成分が重畳していることが多い。図１５（Ｃ）は、アナログ入力信号VINを拡大して例示する図であり、全体としては増加するアナログ入力信号VIN1に、脈動する高周波のノイズ成分が重畳している例を示す。
ノイズ成分が重畳しているアナログ入力信号VINをコンパレータに入力すると、コンパレータの出力信号VOUTは、（Ｃ）に示すように、ノイズ成分に起因して反転・再反転現象を繰り返す。そのために、アナログ入力信号VINにノイズ成分が重畳していると、コンパレータの出力信号VOUTは、（Ｄ）に示すように、チャッタリングしてしまう。出力信号VOUTがチャッタリングしてしまうと、反転数をカウントしてアナログ入力信号VINの周波数等を計測することが不可能となってしまう。
【０００４】
そこで、アナログ入力信号VIN1に重畳しているノイズ成分に起因する信号変化を時間幅で区別する技術が開発され、その一例が特許文献１に開示されている。
特許文献１に開示される技術は、ノイズ成分に起因する信号変化を除去するために、時間軸フィルタを利用する。特許文献１の時間軸フィルタは、デジタルフィルタの技術思想を応用したものである。即ち、高周波のクロック信号を利用して、コンパレータの比較信号を時間軸上で離散的にサンプリングし、その離散的な時系列データに基づいてコンパレータの比較信号の状態を判断するものである。例えば、コンパレータの比較信号がローレベルからハイレベルに反転した場合、離散的な時系列データの複数個に亘ってコンパレータの比較信号がハイレベルを維持していることが確認されたならば、それはノイズ成分に起因する信号変化ではなくコンパレータの比較信号の主たる信号変化であると判断する。特許文献１の技術は、デジタルフィルタの技術思想を利用して、コンパレータの比較信号からノイズ成分に起因する信号変化を除去しようとするものである。
【０００５】
【特許文献１】特開平１０−２８２１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の時間軸フィルタは、高周波のクロック信号を利用して得られた離散的な時系列データに基づいてコンパレータの比較信号を判断している。しかしながら、高周波のクロック信号を利用して離散的な時系列データを得る場合、この高周波のクロック信号と同等ないしはさらに高周波のノイズ成分に起因する信号変化は、離散的な時系列データに正確な結果として反映しないことがある。例えば、サンプリングする周期に応じてノイズ成分に起因する信号変化が発生すると、特許文献１の時間軸フィルタでは、コンパレータの比較信号がその間に亘って同じレベルに維持されていると判断してしまうことがある。このため、特許文献１の時間軸フィルタでは、コンパレータの比較信号からノイズ成分に起因する信号変化を正確に除去できない虞がある。なお、上記の説明では、アナログ入力信号に重畳するノイズ成分が脈動する高周波のノイズ成分の場合を中心に説明したが、アナログ入力信号には高周波のサージ状のノイズ成分が重畳することもある。サージ状のノイズ成分もまた、上記説明と同様の技術的課題を有している。本明細書では、コンパレータの比較信号の主たる信号変化から区別したい成分をノイズ成分という。このノイズ成分には、脈動する高周波のノイズ成分や高周波のサージ状のノイズ成分が含まれる。本明細書で開示される技術は、このノイズ成分に対して広く適用され得る。
【０００７】
本発明は、デジタルフィルタの技術思想ではなく、アナログ的な技術思想を利用してコンパレータの比較信号からノイズ成分に起因する信号変化を確実に除去する技術の提供を目的としている。
【課題を解決するための手段】
【０００８】
本明細書で開示される技術は、時間幅を利用してコンパレータの比較信号からノイズ成分に起因する信号変化を区別する点において、特許文献１の技術と共通している。しかし、本明細書で開示される技術は、コンパレータの比較信号を離散的にサンプリングし、その離散的な時系列データに基づいてコンパレータの比較信号の状態を判断するものではない。本発明の技術では、コンパレータの比較信号を連続的にモニタリングする。そのために、本発明の技術では、コンパレータの比較信号が反転してから少なくとも所定時間の間にコンパレータの比較信号が再度反転すると、そのことを十分条件としてその信号がノイズ成分に起因する信号変化であると判断する。即ち、従来公報では、コンパレータの比較信号がノイズ成分に起因して再度反転したとしても、離散的な時系列データにそのことが反映されなければ、それがノイズ成分に起因する信号変化であると判断することができない。一方、本明細書で開示される技術では、コンパレータの比較信号が再度反転したことを十分条件としているので、コンパレータの比較信号からノイズ成分に起因する信号変化を確実に区別することができ、ひいてはコンパレータの比較信号からノイズ成分に起因する信号変化を確実に除去することができる。さらに、この技術を利用したノイズ除去回路とコンパレータを組合せれば、アナログ入力信号を正確に二値化するコンパレータ回路を得ることもできる。
【０００９】
即ち、本明細書で開示される技術は、第１入力信号と第２入力信号を入力するコンパレータが出力する比較信号（ノイズ成分が重複している二値化信号）からノイズ成分に起因する信号変化を除去するノイズ除去回路に具現化することができる。本明細書で開示されるノイズ除去回路は、ノイズ成分が重複している二値化信号と、一定周期で繰返し反転する第１クロック信号と、第１クロック信号と同一周期で異なる位相で反転する第２クロック信号とを入力し、ノイズ成分を除去した二値化信号を出力する。ノイズ除去回路は、第１フリップフロップ回路と出力信号生成回路を備えている。第１フリップフロップ回路は入力端子とリセット端子とクロック端子と出力端子を備えており、クロック端子電圧の立上がり又は立下がり時の入力端子電圧をラッチして出力端子に出力するものであり、その入力端子にノイズ成分が重複している二値化信号が入力され、リセット端子にもノイズ成分が重複している二値化信号が入力され、クロック端子に第１クロック信号が入力されている。出力信号生成回路は入力端子とクロック端子と出力端子を備えており、クロック端子の立上がり又は立下がり時の入力端子電圧に依存して出力端子電圧を決定するものであり、その入力端子に第１フリップフロップ回路の出力端子が接続されており、クロック端子に第２クロック信号が入力されていることを特徴とする。なお、このノイズ除去回路では、第１クロック信号の立上がり又は立下がり時と第２クロック信号の立上がり又は立下がり時の間の時間幅を、コンパレータの比較信号からノイズ成分に起因する信号変化を区別できるように設定しておくのが好ましい。
このノイズ除去回路は、コンパレータの比較信号がローレベルからハイレベル及び／又はハイレベルからローレベルに反転したとしても、その比較信号に応じて出力信号をローレベルとハイレベルの間ですぐに反転させない。ローレベルからハイレベル及び／又はハイレベルからローレベルに反転した比較信号のうち、少なくとも所定時間に亘ってそのレベルが維持された比較信号が得られたときのみ、その比較信号に応じて出力信号をローレベルとハイレベルの間で反転させる。そのために、ノイズ除去回路は、第１クロック信号の立上がり又は立下がり時でコンパレータの比較信号がローレベルからハイレベル及び／又はハイレベルからローレベルに反転したのを確認したときに、そのことを記憶する記憶状態に移行させる第１フリップフロップ回路を有している。ノイズ除去回路は、第２クロック信号の立上がり又は立下がり時までコンパレータの比較信号のレベルが維持されたならば、第１フリップフロップ回路の記憶状態に基づいて出力信号をローレベルとハイレベルの間で反転して出力する。しかし、ノイズ除去回路は、第１クロック信号の立上がり又は立下がり時と第２クロック信号の立上がり又は立下がり時の間でコンパレータの比較信号が反転したならば、そのことを十分条件として第１フリップフロップ回路の記憶状態を解除する。このため、第１クロック信号の立上がり又は立下がり時と第２クロック信号の立上がり又は立下がり時の間でコンパレータの比較信号が反転したのを十分条件として、その信号がノイズ成分に起因する信号変化であると確実に判断することができる。
上記のノイズ除去回路によると、ノイズ成分に起因してコンパレータの比較信号が反転する事象を確実に捉えることができるので、結果として、コンパレータの比較信号を連続的にモニタリングすることができる。これにより、上記のノイズ除去回路は、コンパレータの比較信号からノイズ成分に起因する信号変化が除去された出力信号を生成することができる。
【００１２】
出力信号生成回路は、クロック端子電圧の立上がり又は立下り時の入力端子電圧をラッチして出力端子に出力する第２フリップフロップ回路であることが好ましい。
このノイズ除去回路によると、まず、第１フリップフロップ回路が第１クロック信号の立上がり又は立下がり時で比較信号をラッチする。比較信号がローレベルからハイレベル及び／又はハイレベルからローレベルに反転していれば、第１フリップフロップ回路の出力（記憶信号）も反転され、その記憶信号が第２フリップフロップ回路に入力する。第２フリップフロップ回路は、第２クロック信号の立上がり又は立下がり時で第１フリップフロップ回路の記憶信号をラッチする。第１フリップフロップ回路の記憶信号が、第１クロック信号の立上がり又は立下がり時と第２クロック信号の立上がり又は立下がり時の間に亘ってそのレベルが維持されていれば、第２フリップフロップ回路の出力信号も反転する。これにより、ローレベルからハイレベル及び／又はハイレベルからローレベルに反転した比較信号のうち、少なくとも所定時間（第１クロック信号の立上がり又は立下がり時と第２クロック信号の立上がり又は立下がり時の間の時間）に亘ってそのレベルが維持された比較信号が得られたときのみ、その比較信号を出力信号に反映させることができる。
【００１３】
第２クロック信号は、第１クロック信号を反転して生成されていてもよい。
【００１４】
ノイズ除去回路は、第１ノイズ回路と第２ノイズ回路を備えているのが好ましい。第１ノイズ回路は、ノイズ成分が重複している二値化信号を入力し、高周波ノイズ成分を除去してローレベルからハイレベルに反転する信号を出力する。第２ノイズ回路は、ノイズ成分が重複している二値化信号を入力し、高周波ノイズ成分を除去してハイレベルからローレベルに反転する信号を出力する。第１ノイズ除去回路と第２ノイズ除去回路の各々が、上記ノイズ除去回路の構成を備えている。第１ノイズ回路と第２ノイズ回路の双方を備えていると、正のノイズ成分に起因する信号変化と負のノイズ成分に起因する信号変化のいずれにも対処することができる。
【００１５】
本明細書で開示される技術は、上記のノイズ除去回路を備えたコンパレータ回路に具現化することもできる。この場合のコンパレータ回路は、第１入力信号と第２入力信号を入力するとともに、第１入力信号と第２入力信号の差の正負が逆転した時にローレベルとハイレベルの間で反転する比較信号を出力するコンパレータとノイズ除去回路とを備えている。ノイズ除去回路は、比較信号と、一定周期で繰返し反転する第１クロック信号と、第１クロック信号と同一周期で異なる位相で反転する第２クロック信号とを入力し、二値化信号を出力する。
例えば、このコンパレータ回路を二値化回路として用いると、アナログ入力信号にノイズ成分が重畳していたとしても、コンパレータの比較信号からそのノイズ成分に起因する信号変化を除去することができ、アナログ入力信号を正確に二値化することができる。
【発明の効果】
【００１６】
本明細書で開示されるノイズ除去回路によると、コンパレータの比較信号からノイズ成分に起因する信号変化が除去された出力信号を生成することができる。また、そのノイズ除去回路とコンパレータを利用すると、アナログ入力信号を正確に二値化するコンパレータ回路を得ることもできる。
【発明を実施するための最良の形態】
【００１７】
本明細書で開示される技術の特徴を列記する。
（第１特徴）  タイマー回路は、クロック信号とコンパレータの比較信号を入力するとともに、クロック信号が反転する時に前記比較信号をラッチするフリップフロップ回路を備えている。フリップフロップ回路はリセット端子を備えており、コンパレータの比較信号がローレベルの時、リセットがかかる。
（第２特徴）  タイマー回路は、クロック信号とコンパレータの比較信号を入力するとともに、クロック信号が反転する時に前記比較信号をラッチするフリップフロップ回路を備えている。フリップフロップ回路はセット端子を備えており、コンパレータの比較信号が
ハイレベルの時、セットがかかる。
（第３特徴）  タイマー回路は、クロック信号と反転したコンパレータの比較信号を入力するとともに、クロック信号が反転する時に前記比較信号をラッチするフリップフロップ回路を備えている。フリップフロップ回路はリセット端子を備えており、コンパレータの比較信号がハイレベルの時、リセットがかかる。
（第４特徴）  タイマー回路は、クロック信号と反転したコンパレータの比較信号を入力するとともに、クロック信号が反転する時に前記比較信号をラッチするフリップフロップ回路を備えている。フリップフロップ回路はセット端子を備えており、コンパレータの比較信号がローレベルの時、セットがかかる。
【実施例】
【００１８】
図１に、アナログ入力信号VINを閾値電圧VREFと比較して出力信号VOUTを出力する二値化回路１０（コンパレータ回路の一例）の全体構成を示す。二値化回路１０は、コンパレータ２０とタイマー回路３０を備えている。
【００１９】
コンパレータ２０は、反転入力端子にアナログ入力信号VINが入力しており、非反転入力端子に閾値電圧VREFが入力しており、正側電源接続端子に直流電源電圧VCCの正側電位が入力しており、負側電源接続端子に直流電源電圧VCCの負側電位（接地電位）が入力している。コンパレータ２０の出力端子は、タイマー回路３０の入力端子に接続している。
【００２０】
アナログ入力信号VINには高周波のノイズ成分が重畳しており、コンパレータ２０の比較信号VCOMPはそのノイズ成分に起因する信号変化を含んでいる。タイマー回路３０は、コンパレータ２０の比較信号VCOMPからそのノイズ成分に起因する信号変化を時間幅で判定し、その判定結果に基づいてコンパレータ２０の比較信号VCOMPからノイズ成分に起因する信号変化を除去する。タイマー回路３０は、ノイズ成分に起因する信号変化が除去された比較信号VCOMPを二値化信号である出力信号VOUTとして出力する。タイマー回路３０は、次の３つのパターンのいずれかを含んでいる。
（１）比較信号VCOMPがローレベルからハイレベルに反転してから少なくとも所定時間に亘ってそのハイレベルが維持されたときに出力信号VOUTをローレベルとハイレベルの間で反転して出力する。
（２）比較信号VCOMPがハイレベルからローレベルに反転してから少なくとも所定時間に亘ってそのローレベルが維持されたときに出力信号VOUTをローレベルとハイレベルの間で反転して出力する。
（３）比較信号VCOMPがローレベルからハイレベルに反転してから少なくとも所定時間に亘ってそのハイレベルが維持されたときに出力信号VOUTをローレベルとハイレベルの間で反転して出力するとともに、比較信号VCOMPがハイレベルからローレベルに反転してから少なくとも所定時間に亘ってそのローレベルが維持されたときに出力信号VOUTをローレベルとハイレベルの間で反転して出力する。
なお、上記（１）、（２）及び（３）の所定時間は、それぞれ同一の時間幅でもよく、それぞれ異なる時間幅でもよい。
【００２１】
図２に、タイマー回路３０が上記（１）のタイプの場合における二値化回路１０のタイミングチャートを例示する。なお、図２のタイミングチャートでは、アナログ入力信号VINにサージ状のノイズ成分が含まれている場合を例示する。
コンパレータ２０は、アナログ入力信号VINが閾値電圧VREFを上回った時t1に比較信号VCOMPをローレベルからハイレベルに反転し、閾値電圧VREFを下回った時t3に比較信号VCOMPをハイレベルからローレベルに反転する。また、コンパレータ２０は、ノイズ成分に起因してアナログ入力信号VINが閾値電圧VREFを上回った時t4にも比較信号VCOMPをローレベルからハイレベルに反転し、そのノイズ成分に起因してアナログ入力信号VINが閾値電圧VREFを下回った時t5にも比較信号VCOMPをハイレベルからローレベルに反転する。
【００２２】
図２に示すように、タイマー回路３０は、コンパレータ２０の比較信号VCOMPがローレベルからハイレベルに反転したとしても、その比較信号VCOMPに基づいて出力信号VOUTをローレベルからハイレベルにすぐに反転させない。タイマー回路３０は、比較信号VCOMPがローレベルからハイレベルに反転してから少なくとも所定時間tjに亘ってそのハイレベルが維持されたときのみ、出力信号VOUTをローレベルからハイレベルに反転して出力する。したがって、タイマー回路３０は、比較信号VCOMPがローレベルからハイレベルに反転し、その比較信号VCOMPのハイレベルが所定時間tjを経過するよりも先にハイレベルからローレベルに再度反転する場合（ノイズ成分に起因する信号変化の場合）、出力信号VOUTをローレベルからハイレベルに反転して出力しない。
【００２３】
即ち、タイマー回路３０は、アナログ入力信号VINの主たる信号変化とそれに重畳する高周波のノイズ成分を、信号変化の時間幅を利用して判定することを特徴としている。アナログ入力信号VINの主たる信号変化は、電圧変動が長い時間をかけて変化するので、コンパレータ２０の比較信号VCOMPも長い時間をかけて変化する。この場合、タイマー回路３０は、この信号変化がアナログ入力信号VINの主たる信号変化であると判定し、出力信号VOUTをローレベルからハイレベルに反転させる。一方、アナログ入力信号VINに重畳する高周波のノイズ成分は、信号変化が短い時間で変化するので、コンパレータ２０の比較信号VCOMPも短い時間で変化する。この場合、タイマー回路３０は、この信号変化がアナログ入力信号VINに重畳する高周波のノイズ成分に起因する信号変化であると判定し、出力信号VOUTを反転させない。
【００２４】
このような判定の結果、タイマー回路３０は、コンパレータ２０の比較信号VCOMPからノイズ成分に起因する信号変化が除去された出力信号VOUTを生成することができる。このため、二値化回路１０は、アナログ入力信号VINを正確に二値化することができる。
【００２５】
図３に、タイマー回路３０が上記（２）のタイプの場合における二値化回路１０のタイミングチャートを例示する。
コンパレータ２０は、アナログ入力信号VINが閾値電圧VREFを上回った時t1に比較信号VCOMPをローレベルからハイレベルに反転し、閾値電圧VREFを下回った時t3に比較信号VCOMPをハイレベルからローレベルに反転する。また、コンパレータ２０は、ノイズ成分に起因してアナログ入力信号VINが閾値電圧VREFを下回った時t6にも比較信号VCOMPをハイレベルからローレベルに反転し、ノイズ成分に起因してアナログ入力信号VINが閾値電圧VREFを上回った時t7にも比較信号VCOMPをローレベルからハイレベルに反転する。
【００２６】
図３に示すように、タイマー回路３０は、コンパレータ２０の比較信号VCOMPがハイレベルからローレベルに反転したとしても、その比較信号VCOMPに基づいて出力信号VOUTをハイレベルからローレベルにすぐに反転させない。タイマー回路３０は、比較信号VCOMPがハイレベルからローレベルに反転してから少なくとも所定時間tjbに亘ってそのローレベルが維持されたときのみ、出力信号VOUTをローレベルからハイレベルに反転して出力する。なお、所定時間tjbは、図２の所定時間tjと共通の長さであってもよく、異なっていてもよい。
【００２７】
タイマー回路３０は、コンパレータ２０の比較信号VCOMPがハイレベルからローレベルに反転してから少なくとも所定時間tjbに亘ってそのローレベルが維持されたときに、その信号変化がアナログ入力信号VINの主たる信号変化であると判定し、出力信号VOUTをハイレベルからローレベルに反転させる。一方、タイマー回路３０は、コンパレータ２０の比較信号VCOMPがハイレベルからローレベルに反転してから少なくとも所定時間tjbに亘ってそのローレベルが維持されなかったときに、その信号変化がアナログ入力信号VINに重畳する高周波のノイズ成分に起因する信号変化であると判定し、出力信号VOUTを反転させない。
【００２８】
このような判定の結果、タイマー回路３０は、コンパレータ２０の比較信号VCOMPからノイズ成分に起因する信号変化が除去された出力信号VOUTを生成することができる。このため、二値化回路１０は、アナログ入力信号VINを正確に二値化することができる。
【００２９】
次に、図４にタイマー回路３０が上記（３）のタイプの場合における二値化回路１０のタイミングチャートを例示する。図４に例示するように、上記（３）のタイプのタイマー回路３０は、上記（１）のタイプのタイマー回路３０と上記（２）のタイマー回路３０の双方の特徴を兼ね備えている。このため、上記（３）のタイプのタイマー回路３０は、ノイズ成分が閾値電圧VREFを上回って電圧変動する場合とノイズ成分が閾値電圧VREFを下回って電圧変動する場合のいずれにも対処することができる。
【００３０】
（タイマー回路３０の回路構成例１）
図５（Ａ）に、上記（１）のタイプのタイマー回路３０の具体的な回路構成を例示する。図５（Ｂ）に、上記（２）のタイプのタイマー回路３０の具体的な回路構成を例示する。図５（Ａ）と（Ｂ）のタイマー回路３０の相違点は、図５（Ａ）では第１フリップフロップ回路３３のリセット端子にコンパレータ２０の比較信号VCOMPが反転して入力しているのに対し、図５（Ｂ）では第１フリップフロップ回路３３のセット端子にコンパレータ２０の比較信号VCOMPが入力している点である。その他の回路構成においては、図５（Ａ）と（Ｂ）は共通している。以下では、図５（Ａ）のタイマー回路３０を中心に説明する。
【００３１】
タイマー回路３０は、第１フリップフロップ回路３３と、第２フリップフロップ回路３４と、クロック回路３１と、論理インバータ回路３２を備えている。ここで、第１フリップフロップ回路３３は、後述するように、コンパレータ２０の比較信号VCOMPの状態を一時的に記憶することができるので、記憶手段３８としての役割を担っている。第１フリップフロップ回路３３と第２フリップフロップ回路３４はいずれも、D型フリップフロップ回路である。
【００３２】
第１フリップフロップ回路３３の入力端子には、コンパレータ２０の比較信号VCOMPが入力している。第１フリップフロップ回路３３のクロック端子には、クロック回路３１が生成する第１クロック信号VCLKが入力している。第１フリップフロップ回路３３のリセット端子には、コンパレータ２０の比較信号VCOMPが反転して入力している。第１フリップフロップ回路３３の出力端子は、第２フリップフロップ回路３４の入力端子に接続している。
第２フリップフロップ回路３４のクロック端子には、第１クロック信号VCLKが論理インバータ回路３２によって反転した第２クロック信号VCLKBが入力している。第２フリップフロップ回路３４は、出力端子から出力信号VOUTを提供している。
【００３３】
第１フリップフロップ回路３３は、第１クロック信号VCLKとコンパレータ２０の比較信号VCOMPを入力しており、第１クロック信号VCLKがローレベルからハイレベルに反転する時に比較信号VCOMPをラッチして出力する。ラッチされた比較信号VCOMPは、セット電圧VSETとして第２フリップフロップ回路３４に入力する。
第２フリップフロップ回路３４は、第２クロック信号VCLKBと第１フリップフロップ回路３３のセット電圧VSETを入力するとともに、第２クロック信号VCLKBがローレベルからハイレベルに反転する時に第１フリップフロップ回路３３のセット電圧VSETをラッチして出力する。ラッチされたセット電圧VSETは、出力信号VOUTとして出力する。
なお、図６（ａ）に示すように、上記の実施例では、第２クロック信号VCLKBが、第１クロック信号VCLKを反転して生成されている。このため、第１クロック信号VCLKがローレベルからハイレベルに反転する時から第２クロック信号VCLKBがローレベルからハイレベルに反転する時までは、第１クロック信号VCLKの半周期となる。この例に代えて、図６（ｂ）に示すように、第１クロック信号VCLK1と第２クロック信号VCLK2を別個に用意した二相クロックを用いてもよい。
【００３４】
タイマー回路３０は、第１フリップフロップ回路３３を備えていることを特徴としている。第１フリップフロップ回路３３は、その機能から記憶手段３８と評価することができる。即ち、第１フリップフロップ回路３３は、第１クロック信号VCLKがローレベルからハイレベルに反転する時にコンパレータ２０の比較信号VCOMPがローレベルからハイレベルに反転していれば、セット電圧VSETをローレベルからハイレベルに反転させることによって、比較信号VCOMPがローレベルからハイレベルに反転していたことを記憶する記憶状態に移行させることができる。第１フリップフロップ回路３３はさらに、コンパレータ２０の比較信号VCOMPが第１フリップフロップ回路３３のリセット端子に反転して入力していることも特徴としている。これにより、第１フリップフロップ回路３３は、記憶状態において、コンパレータ２０の比較信号VCOMPがハイレベルからローレベルに反転すると、セット電圧VSETをハイレベルからローレベルに即時に反転させ、第１フリップフロップ回路３３の記憶状態を解除することができる。
【００３５】
図７及び図８に、二値化回路１０のタイミングチャートを例示する。図７には、アナログ入力信号VINに脈動する高周波のノイズ成分が重畳している場合を例示する。図８には、アナログ入力信号VINに高周波のサージ状のノイズ成分が重畳している場合を例示する。
【００３６】
図７に示すように、脈動する高周波のノイズ成分が重畳しているアナログ入力信号VINをコンパレータ２０に入力すると、コンパレータ２０の比較信号VCOMPは、ノイズ成分に起因して反転・再反転現象を繰り返す。そのために、アナログ入力信号VINにノイズ成分が重畳していると、コンパレータの比較信号VCOMPは、図７に示すように、チャッタリングしてしまう。
タイマー回路３０では、まず、第１フリップフロップ回路３３が、第１クロック信号VCLKがローレベルからハイレベルに反転する時にコンパレータ２０の比較信号VCOMPをラッチする。この時に比較信号VCOMPがローレベルからハイレベルに反転していれば、第１フリップフロップ回路３３のセット電圧VSETがローレベルからハイレベルに反転され（記憶状態に移行する）、そのセット電圧VSETが第２フリップフロップ回路３４に入力する。第２フリップフロップ回路３４は、第２クロック信号VCLKBがローレベルからハイレベルに反転する時に（即ち、第１クロック信号VCLKがハイレベルからローレベルに反転する時に）、第１フリップフロップ回路３３のセット電圧VSETをラッチする。この時に第１フリップフロップ回路３３のセット電圧VSETがハイレベルを維持していれば、第２フリップフロップ回路３４の出力信号VOUTもローレベルからハイレベルに反転する。即ち、第１クロック信号VCLKがローレベルからハイレベルに反転してから再度ハイレベルからローレベルに反転する時（即ち、所定時間tj）まで、第１フリップフロップ回路３３のセット電圧VSETがハイレベルを維持していれば、第２フリップフロップ回路３４の出力信号VOUTもローレベルからハイレベルに反転する。
【００３７】
比較信号VCOMPのうちのチャッタリングによる信号変化は、所定時間tjに亘ってそのレベルが維持されていないので、出力信号VOUTがローレベルとハイレベルの間で反転することがない。この結果、チャッタリングによる信号変化は、タイマー回路３０によって除去される。
【００３８】
このような構成をタイマー回路３０に採用することによって、タイマー回路３０は、コンパレータ２０の比較信号VCOMPを連続的にモニタリングすることができる。タイマー回路３０では、コンパレータ２０の比較信号VCOMPがローレベルからハイレベルに反転してから少なくとも所定時間の間にその比較信号VCOMPがハイレベルからローレベルに再度反転すると、第１フリップフロップ回路３３のリセット端子にハイレベルが入力し、即時に第１フリップフロップ回路３３のセット電圧VSETがハイレベルからローレベルに反転される（記憶状態が解除）。即ち、タイマー回路３０は、コンパレータ２０の比較信号VCOMPが所定時間の間にハイレベルからローレベルに再度反転することを十分条件として、その比較信号VCOMPがノイズ成分による信号変化であると判定し、そのノイズ成分に起因する信号変化を除去することができる。タイマー回路３０では、コンパレータ２０の比較信号VCOMPからノイズ成分に起因する信号変化を確実に区別することができ、コンパレータ２０の比較信号VCOMPからノイズ成分に起因する信号変化を確実に除去することができる。
【００３９】
次に、図８を参照して、アナログ入力信号VINに高周波のサージ状のノイズ成分が重畳している場合を説明する。図８に示すように、ノイズ成分が重畳しているアナログ入力信号VINをコンパレータ２０に入力すると、コンパレータ２０の比較信号VCOMPは、そのノイズ成分に起因して反転・再反転する。そのために、アナログ入力信号VINにノイズ成分が重畳していると、図８に示すように、コンパレータの比較信号VCOMPには、ノイズ成分に起因する信号変化が含まれる。
図８に示す例では、ノイズ成分に起因する信号変化の時間幅が極めて短い。第１クロック信号VCLKがローレベルからハイレベルに反転する時に比較信号VCOMPがローレベルからハイレベルに反転していない。したがって、第１フリップフロップ回路３３のセット電圧VSETはローレベルを維持し、ノイズ成分に起因する信号変化が出力信号VOUTに反映されない。この結果、ノイズ成分に起因する信号変化は、タイマー回路３０によって除去される。
【００４０】
図９に、より長時間に亘る二値化回路１０のタイミングチャートを例示する。
図９に示すように、タイミングT10、T11、T12、T13では、アナログ入力信号VINに重畳するノイズ成分に起因してコンパレータ２０の比較信号VCOMPが変動する。タイミングT10、T13では、アナログ入力信号VINに脈動する高周波のノイズ成分が重層しており、そのノイズ成分に起因してコンパレータ２０の比較信号VCOMPが変動している。タイミングT11、T12では、アナログ入力信号VINに高周波のサージ状のノイズ成分が重層しており、そのノイズ成分に起因してコンパレータ２０の比較信号VCOMPが変動している。
上記で説明したように、タイミングT10、T11、T13では、ノイズ成分が閾値電圧VREFを上回って電圧変動する場合であり、このようなノイズ成分に起因する信号変化は出力信号VOUTに反映していない。コンパレータ回路３０は、ノイズ成分に起因する信号変化を除去することに成功している。なお、上記（１）のタイプのタイマー回路３０では、タイミングT12に示すように、ノイズ成分が閾値電圧VREFを下回って電圧変動する場合に対処することができていない。これにも対策可能な回路構成は後述する。
【００４１】
（タイマー回路３０の回路構成例２）
図１０に、上記（１）のタイプのタイマー回路３０の具体的な回路構成の他の１つを例示する。タイマー回路３０は、第１フリップフロップ回路３３と、論理NOR回路３５と、クロック回路３１とを備えている。第１フリップフロップ回路３３は、D型フリップフロップ回路である。
第１フリップフロップ回路３３の入力端子には、コンパレータ２０の比較信号VCOMPが入力している。第１フリップフロップ回路３３のクロック端子には、クロック回路３１が生成するクロック信号VCLKが入力している。第１フリップフロップ回路３３のリセット端子には、コンパレータ２０の比較信号VCOMPが反転して入力している。第１フリップフロップ回路３３の反転出力端子は、論理NOR回路３５の一方の入力端子に接続されている。論理NOR回路３５の他方の入力端子には、クロック信号VCLKが入力している。
【００４２】
第１フリップフロップ回路３３は、クロック信号VCLKとコンパレータ２０の比較信号VCOMPを入力しており、クロック信号VCLKがローレベルからハイレベルに反転する時に比較信号VCLKをラッチし、反転した結果を出力する。第１フリップフロップ回路３３の反転した出力電圧は、反転セット電圧VSETBとして論理NOR回路３５の一方の入力端子に入力する。
論理NOR回路３５は、クロック信号VCLKと第１フリップフロップ回路３３の反転セット電圧VSETBを入力する。論理NOR回路３５は、クロック信号VCLKがハイレベルからローレベルに反転する時に反転セット電圧VSETBがローレベルであれば、出力信号VOUTをローレベルからハイレベルに反転する。
【００４３】
このタイマー回路３０によると、まず、クロック信号VCLKがローレベルからハイレベルに反転する時に第１フリップフロップ回路３３が比較信号VCOMPをラッチする。この時に比較信号VCOMPがローレベルからハイレベルに反転していれば、第１フリップフロップ回路３３の反転出力端子の出力がハイレベルからローレベルに反転され、その反転セット電圧VSETBが論理NOR回路３５の一方の端子に入力する。
次に、クロック信号VCLKがハイレベルからローレベルに反転するまで第１フリップフロップ回路３３の反転セット電圧VSETBがローを維持していれば、クロック信号VCLKがハイレベルからローレベルに反転する時に論理NOR回路３５の出力がローレベルからハイレベルに反転する。
【００４４】
これにより、ローレベルからハイレベルに反転した比較信号VCOMPのうち、所定時間（クロック信号VCLKの半周期）に亘ってそのレベルが維持された比較信号VCOMPが得られたときのみ、その比較信号VCOMPを出力信号VOUTに反映させることができる。これにより、ノイズ成分によってローレベルからハイレベルに反転した比較信号VCOMPは出力信号VOUTに反映されないので、コンパレータ２０の比較信号VCOMPからノイズ成分に起因する信号変化が除去された出力信号VOUTを得ることができる。
【００４５】
（タイマー回路３０の回路構成例３）
図１１に、上記（３）のタイプの二値化回路１１の全体構成を示す。なお、図５の二値化回路１０と共通の構成要素に関しては共通の符号を付し、その説明を省略する。
【００４６】
二値化回路１１のタイマー回路３０は、第１タイマー回路３０Ａと第２タイマー回路３０Ｂを備えていることを特徴としている。第１タイマー回路３０Ａと第２タイマー回路３０Ｂはいずれも、上記（１）のタイプのタイマー回路である。例えば、第１タイマー回路３０Ａと第２タイマー回路３０Ｂはいずれも、図５（Ａ）に示すにタイマー回路３０である。図１１に示すタイマー回路３０Ｂには、コンパレータ２０の比較信号VCOMPが論理インバータ回路３６によって反転して入力している。このため、タイマー回路３０Ｂは、論理インバータ回路３６と組み合わさることによって、上記（２）のタイプのタイマー回路と評価することができる。タイマー回路３０Ａの出力電圧VSETはＳＲフリップフロップ回路３７のセット端子に入力しており、タイマー回路３０Ｂの出力電圧VRESはＳＲフリップフロップ回路３７のリセット端子に入力している。ＳＲフリップフロップ回路３７は、第１タイマー回路３０Ａの出力電圧VSETAがローレベルからハイレベルに反転した時に出力信号VOUTをローレベルからハイレベルに反転して出力するとともに、第２タイマー回路３０Ｂの出力電圧VRESがローレベルからハイレベルに反転した時に出力信号VOUTをハイレベルからローレベルに反転して出力する。
【００４７】
図１１に示すタイマー回路３０は、上記（１）のタイプのタイマー回路と上記（２）のタイプのタイマー回路の特徴を兼ね備えていることを特徴としている。
第１タイマー回路３０Ａは、コンパレータ２０の比較信号VCOMPを入力するとともに、比較信号VCOMPがローレベルからハイレベルに反転してから少なくとも所定時間に亘ってそのハイレベルが維持されたときに出力電圧VSETAをローレベルからハイレベルに反転してＳＲフリップフロップ回路３７のセット端子に入力する。ＳＲフリップフロップ回路３７は、出力電圧VSETAがローレベルからハイレベルに反転した時に、出力信号VOUTをローレベルからハイレベルに反転して出力する。
第２タイマー回路３０Ｂは、コンパレータ２０の比較信号VCOMPが論理インバータ回路３６によって反転して入力している。したがって、第２タイマー回路３０Ｂは、比較信号VCOMPがハイレベルからローレベルに反転してから少なくとも所定時間に亘ってそのローレベルが維持されたときに出力電圧VRESをローレベルからハイレベルに反転してＳＲフリップフロップ回路３７のリセット端子に入力する。ＳＲフリップフロップ回路３７は、出力電圧VRESがローレベルからハイレベルに反転した時に、出力信号VOUTをハイレベルからローレベルに反転して出力する。
【００４８】
したがって、ＳＲフリップフロップ回路３７のセット端子には、閾値電圧VREFを上回る方向に発生するノイズ成分に起因する信号変化が除去された比較信号VSETAが入力している。ＳＲフリップフロップ回路３７は、その比較信号VCOMPに基づいて、比較信号VCOMPがローレベルからハイレベルに反転する時に出力信号VOUTをローレベルからハイレベルに反転して出力する。さらに、ＳＲフリップフロップ回路３７のリセット端子には、閾値電圧VREFを下回る方向に発生するノイズ成分に起因する信号変化が除去された比較信号VRESが入力している。ＳＲフリップフロップ回路３７は、その比較信号VCOMPに基づいて、比較信号VCOMPがハイレベルからローレベルに反転する時に出力信号VOUTをハイレベルからローレベルに反転して出力する。この結果、ＳＲフリップフロップ回路３７は、比較信号VCOMPの主たる信号変化が閾値電圧VREFを上回った場合に出力信号VOUTをローレベルからハイレベルの間で反転して出力するとともに、比較信号VCOMPの主たる信号変化が閾値電圧VREFを下回った場合に出力信号VOUTをハイレベルからローレベルの間で反転して出力することができる。
【００４９】
図１２に、図１１に示す二値化回路１１のタイミングチャートを示す。
図１２に示すように、タイミングT10、T11、T12、T13では、アナログ入力信号VINにノイズ成分が含まれている。タイミングT10、T13ではアナログ入力信号VINに脈動する高周波のノイズ成分が重層しており、タイミングT11、T12ではアナログ入力信号VINに高周波のサージ状のノイズ成分が重層している。
第１タイマー回路３０Ａと第２タイマー回路３０Ｂの双方を備えていると、ノイズ成分に起因する比較信号VCOMPの変動が閾値電圧VREFを上回る場合と下回る場合の両者に対処することができる。このため、タイミングT10、T11、T12、T13のいずれにおいても、ノイズ成分が除去された出力信号VOUTを得ることができる。
図１２に示すように、タイミングT10、T11、T12、T13では、アナログ入力信号VINに重畳するノイズ成分に起因してコンパレータ２０の比較信号VCOMPが変動する。タイミングT10、T13では、アナログ入力信号VINに脈動する高周波のノイズ成分が重層しており、そのノイズ成分に起因してコンパレータ２０の比較信号VCOMPが変動している。タイミングT11、T12では、アナログ入力信号VINに高周波のサージ状のノイズ成分が重層しており、そのノイズ成分に起因してコンパレータ２０の比較信号VCOMPが変動している。
タイミングT10、T11、T13では、ノイズ成分が閾値電圧VREFを上回って電圧変動する場合である。タイミングT12では、ノイズ成分が閾値電圧VREFを下回って電圧変動する場合である。図１１に示す二値化回路１１では、いずれのタイミングT10、T11、T12、T13でもノイズ成分に起因する信号変化は出力信号VOUTに反映していない。コンパレータ回路３０は、ノイズ成分に起因する信号変化を除去することに成功している。
【００５０】
（二値化回路１０をピークホールド回路１２に適用した例）
図１３に、正のピークホールド回路１２の回路構成を示す。ピークホールド回路１２は、コンパレータ２０と、タイマー回路３０と、カウンタ回路４０と、D/A変換回路５０を備えている。この例では、タイマー回路３０に図５（Ｂ）に示す回路が用いられている。この例に代えて、タイマー回路３０に図５（Ａ）に示す回路が用いられてもよい。
カウンタ回路４０は、UP/DOWNのｎビットカウンタ回路である。カウンタ回路４０のUP用の入力端子には、タイマー回路３０の出力信号VUPが入力している。カウンタ回路４０は、RESET用の入力端子も備えており、その入力端子にリセット信号VRSTが入力している。カウンタ回路４０は、タイマー回路３０の出力信号VUPがローレベルからハイレベルに反転する時にカウンタ値を加算する。
D/A変換回路５０は、カウンタ回路４０のカウンタ値に対応する電圧を出力する。D/A変換回路５０の出力は、入力電圧VINの正のピーク電圧VPEAKとして用いられるとともに、コンパレータ２０の反転入力端子にも入力している。
【００５１】
図１３に、ピーク電圧検出回路１０の動作波形図を示す。
ピークホールド回路１２の測定が開始すると、リセット信号VRSTがカウンタ回路４０に入力し、カウンタ回路４０のカウンタ値が初期化される。カウンタ回路４０のカウンタ値が初期化されると、D/A変換回路５０の出力電圧VPEAKも初期化される。図１４に示すように、入力電圧VINが出力電圧VPEAKを上回ると、コンパレータ２０の比較信号VCOMPがローレベルからハイレベルに反転する。タイマー回路３０は、クロック信号VCLKがローレベルからハイレベルに反転する時に第１フリップフロップ回路３３が比較信号VCOMPをラッチする。この時に比較信号VCOMPがローレベルからハイレベルに反転しているので、第１フリップフロップ回路３３の反転出力端子の出力がハイレベルからローレベルに反転され、その反転セット電圧VSETBが論理NOR回路３５の一方の端子に入力する。
次に、クロック信号VCLKがハイレベルからローレベルに反転するまで第１フリップフロップ回路３３の反転セット電圧VSETBがローを維持しているので、クロック信号VCLKがハイレベルからローレベルに反転する時に論理NOR回路３５の出力信号VUPがローレベルからハイレベルに反転する。カウンタ回路４０は、タイマー回路３０の出力信号VUPがローレベルからハイレベルに反転する時にカウンタ値を加算する。これにより、D/A変換回路５０の出力電圧VPEAKは、タイマー回路３０の出力信号VUPがローレベルからハイレベルに反転する時に同期して段差状に上昇する。
【００５２】
出力電圧VPEAKが入力電圧VINまで達し、入力電圧VINが出力電圧VPEAKを下回ると、コンパレータ２０の出力信号VCOMPがハイレベルからローレベルに反転する。同時に、第１フリップフロップ回路３３の反転出力端子の出力がローレベルからハイレベルに反転される。この結果、論理NOR回路３５の出力がローレベルを維持することになり、カウンタ回路４０はカウンタ値の加算を停止し、出力電圧VPEAKの上昇も停止する。これらの処理を経て、ピークホールド回路１２は、入力電圧VINの正のピーク値を検出する。
【００５３】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００５４】
【図１】二値化回路の全体構成を示す。
【図２】二値化回路のタイミングチャートの一例を示す。
【図３】二値化回路のタイミングチャートの他の一例を示す。
【図４】二値化回路のタイミングチャートの他の一例を示す。
【図５】（Ａ）タイマー回路の具体的な回路構成の一例を示す。（Ｂ）タイマー回路の具体的な回路構成の他の一例を示す。
【図６】（ａ）クロック信号が単相で生成される場合を例示する。（ｂ）クロック信号が二相で生成される場合を例示する。
【図７】二値化回路のタイミングチャートの具体例の一例を示す。
【図８】二値化回路のタイミングチャートの具体例の他の一例を示す。
【図９】二値化回路のタイミングチャートの具体例の他の一例を示す。
【図１０】タイマー回路の具体的な回路構成の他の一例を示す。
【図１１】タイマー回路の具体的な回路構成の他の一例を示す。
【図１２】図１１のタイマー回路のタイミングチャートの一例を示す。
【図１３】ピークホールド回路の回路構成を例示する。
【図１４】図１３のピークホールド回路のタイミングチャートの一例を示す。
【図１５】（Ａ）アナログ入力信号の変動の様子を示す。（Ｂ）アナログ入力信号がコンパレータで二値化された様子を示す。（Ｃ）ノイズ成分に起因してコンパレータの出力が反転・再反転を繰返す様子を示す。（Ｄ）チャッタリングの様子を示す。
【符号の説明】
【００５５】
１０：二値化回路
２０：コンパレータ
３０：タイマー回路
３０Ａ：第１タイマー回路
３０Ｂ：第２タイマー回路
３１：クロック回路
３２：論理インバータ回路
３３：第１フリップフロップ回路
３４：第２フリップフロップ回路
３７：ＳＲフリップフロップ回路
３８：記憶手段
４０：カウンタ回路
５０：D/A変換回路
【図１】
0004585545.tif 000002
【図２】
0004585545.tif 000003
【図３】
0004585545.tif 000004
【図４】
0004585545.tif 000005
【図５】
0004585545.tif 000006
【図６】
0004585545.tif 000007
【図７】
0004585545.tif 000008
【図８】
0004585545.tif 000009
【図９】
0004585545.tif 000010
【図１０】
0004585545.tif 000011
【図１１】
0004585545.tif 000012
【図１２】
0004585545.tif 000013
【図１３】
0004585545.tif 000014
【図１４】
0004585545.tif 000015
【図１５】
0004585545.tif 000016