(57)【特許請求の範囲】
【請求項１】
ＣＰＵのチップとその周辺回路ＬＳＩのチップ，及びＥＭＩ(Electro-Magnetic Interference)対策上必要な、又は信号伝送特性上必要な回路部品を熱可塑性樹脂の基板に配置すると共にそれらの間に必要な電気的接続を行うための配線を施し、複数積層した状態で加圧すると同時に加熱を行い一括で一体成形してなる回路部と、この回路部と外部回路との電気的接続を行うためのコネクタとを備え、前記回路部には前記チップが配置される基板の層間に複数の配線層が配置されているＬＳＩモジュールについて、前記回路部内の配
線と、前記回路部と前記コネクタとの間の配線設計を自動的に行なうものであり、
データベースより読み出した前記ＬＳＩモジュールの設計仕様に基づいて、選定した回路部品の配置を決定する手段と、
各部品間における回路の配線長及び配線形状を、配線幅寸法又は信号伝送速度及び高周波特性に基づき、計算する手段と、
上記計算の結果、最大配線長以内で配線を行なうことが困難であると判断した場合は配線層を自動的に追加して再度配線を試み、決定した配線条件を多層基板に展開する手段と、
前記ＬＳＩモジュールの設計条件を満たしているか、その適否を確認するため、層間電極の位置を計算し、層間接続が行われた場合の電気的特性を計算し、耐ノイズ性又はノイズ放射性又は耐熱性を計算し、前記設計条件を満たさない場合は、前記選定した回路部品の配置決定から再度実行することで、配線設計を最適化する手段とを備えたことを特徴とするＬＳＩモジュールの自動配線設計装置。
【請求項２】
配線層を追加して再度配線を試みる場合、追加前の配線層における配線と、前記配線層に接するように追加した配線層における配線とが交差するように配置することが可能に構成されていることを特徴とする請求項１記載のＬＳＩモジュールの自動配線設計装置。
【請求項３】
前記コネクタのピン配置形状が変更される場合に、既に設計が完了した回路部と前記コネクタとの間の配線を、必要に応じて配線層を自動的に追加して行なうように構成されていることを特徴とする請求項１または２記載のＬＳＩモジュールの自動配線設計装置。
【請求項４】
前記ＣＰＵのチップが追加される場合に、既に設計が完了した回路部と前記コネクタとの間の配線を、必要に応じて配線層を自動的に追加して行なうように構成されていることを特徴とする請求項１乃至３の何れかに記載のＬＳＩモジュールの自動配線設計装置。
【請求項５】
配線を行う場合のグリッド間隔を、前記ＣＰＵのリードピッチ若しくは前記コネクタのピッチを整数で割った値に設定可能であることを特徴とする請求項１乃至４の何れかに記載のＬＳＩモジュールの自動配線設計装置。
【請求項６】
前記回路部における配線のレイアウトに基づき、必要に応じて耐ノイズ性を向上させるための受動素子成分を自動的に追加することを特徴とする請求項１乃至５の何れかに記載のＬＳＩモジュールの自動配線設計装置。
【請求項７】
前記受動素子成分の定数を調整する目的で、配線層数が調整可能であると共に、配線層の膜厚が個別に調整可能であることを特徴とする請求項６記載のＬＳＩモジュールの自動配線設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵと、周辺回路ＬＳＩとをケースに収納し、コネクタを介して外部回路と電気的に接続されるＬＳＩモジュールについて配線設計を行なう自動配線設計装置に関する。
【背景技術】
【０００２】
現在、パーソナルコンピュータに内蔵されているＣＰＵが処理するデータビット数は３２ビットから６４ビットへと移行しつつあり、画像処理を行なうものについては１２８ビットまで拡張されているものもある。また、ＣＰＵの機能を向上させるため、周辺回路としての制御用ＬＳＩとデータ通信を行うための信号線の数も増加する傾向にあり、加えて、電源端子数についてもより多くのデバイスを駆動させたいという要請から増加している。その結果、２つのＬＳＩ間を接続するための配線数は数１００本程度になることもあり、マルチＣＰＵ構成の基板では１０００本を超える場合もある。
【０００３】
このように増加する傾向にある配線をプリント基板上にレイアウトするためには基板サイズを大きくしなければならないが、一方で機器を小型化することも要求される状況下では困難である。また、配線幅を細くして対応することも考えられるが、その場合、配線抵抗が増加するというデメリットがある上、配線形成技術からも一定の限界がある。そして、信号の伝送速度が速くなると配線幅がインダクタンスに影響するようになり、その場合、配線長をも考慮する必要が生じて設計が困難となる。更に、機器の使用環境条件（例えば、熱膨張,物理的衝撃,耐湿性など）を考慮しなければならないが、配線幅を細くし過ぎると断線の可能性が高くなってしまう。
【０００４】
また、上述のように、信号送速度が速くなることで、信号の反射や減衰特性が無視できなくなっていると共に、ノイズ対策（耐ノイズ性の向上,不要輻射の抑制）が不可欠になっている。ノイズ対策としては、従来より信号線にダンピング抵抗やコンデンサを追加することが行なわれているが、その分だけ基板面積を必要とするため、基板サイズを増加させる要因となっていた。更に、配線長に応じてインダクタンスやキャパシタンスが変化するため、信号の伝達特性を安定させるには配線長を正確に設定する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような問題を解決するものとして、従来より多層基板が使用されている。多層基板は、例えば、２つの外層を部品面として回路部品を搭載して配線を行い、それらの間に位置する内層に電源層,グランド層を配置すると共に必要に応じて配線層を追加してなり、トータルで４層や６層,８層などで構成される。各層間は、スルーホール（ビアホール）を介して電気的に接続される。各基板は接着剤で貼り合わせるようになっており、スルーホールには導電ペーストを充填することで電気的接続を図るようになっている。
また、プリント基板の実装密度を向上させるため、熱硬化性樹脂のプリント基板材料を１枚ずつ重ねて加熱することで順次積層して行くビルドアップ法がある。しかしながら、このように多層基板を構成するには長い時間を要するため、高価になるという問題がある。
【０００６】
例えば、自動車のエンジン制御などを行うＥＣＵ (Electronic Control Unit)は、車種が異なるとしても基本的な機能は共通しているが、エンジンの種類などによっては制御側の機能を変更する場合もある。そのようなものについては、ＣＰＵとその周辺回路ＬＳＩとをモジュールとして構成しておき、必要に応じて回路を変更する（例えば、メモリチップの増設など）のが好ましい。モジュール化することでその制御ユニットを小型化することができ、取付けやその後のメンテナンスも容易となる。加えて、ＣＰＵと周辺回路ＬＳＩとの間の配線長も短くすることができる。
【０００７】
しかしながら、多層基板の内の１層に変更を加える場合、その変更の影響が上下に位置する層にも及ぶため、再度配線設計を行うことは容易ではなかった。
本発明は上記事情に鑑みてなされたものであり、その目的は、仕様変更を行う場合でも、配線設計を容易に行うことができるＬＳＩモジュールについて、設計を自動的に行なう配線設計装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載のＬＳＩモジュールの自動配線設計装置によれば、設計対象となるＬＳＩモジュールは、熱可塑性樹脂の基板にＣＰＵを中心とする回路部品を配置すると共に配線を直接施し、それらを積層し加圧及び加圧することで回路部を一括で一体成形することができ、従来のように一層ずつ順次形成する必要がなくなる。即ち、基板の積層数が増えても従来とは異なりコストが殆どアップせず、多層構成に関する自由度が高く、従って配線設計の自由度も高い。そのため、回路部品間の配線数が多く、信号伝送速度が速い場合でも、配線層を増やして短い距離で配線することが可能である。また、既に設計済みのＬＳＩモジュールに例えばメモリチップやコプロセッサなどを追加する場合でも、配線層を増やすことで設計済みの配線パターンを極力変更することなく追加の配線を容易に行うことができる。
【０００９】
そして、自動配線設計装置は、上記構成のＬＳＩモジュールについて自動的に配線設計を行なう。その場合、予め設定された配線幅寸法と回路部における信号伝送速度とに基づいて最大配線長を決定し、その最大配線長以内で配線を行う必要に応じて配線層を自動的に追加する。即ち、従来の多層基板に関する自動配線設計装置においては、基板の積層数は設計の大前提であり、予め定められた積層数の範囲内で配線設計を行なう必要があった。しかし、上記構成のＬＳＩモジュールは、上述のように、多層構成に関する自由度が高いことが特徴であるから、配線設計上の必要に応じて配線層を増やすことになっても何等問題はない。そこで、上記のように構成することで、信号伝送速度が高速である仕様についても、その伝送特性に支障をきたすことがないように最大配線長以内で配線を容易に行うことができる。
請求項２記載のＬＳＩモジュールの自動配線設計装置によれば、配線層を追加して再度配線を試みる場合、追加前の配線層における配線と、前記配線層に接するように追加した配線層における配線とが交差するように配置することが可能に構成される。
【００１０】
請求項３または４記載のＬＳＩモジュールの自動配線設計装置によれば、コネクタのピン配置形状が変更される場合（請求項３）、またはＣＰＵのチップが追加される場合（請求項４）に、既に設計が完了した回路部とコネクタとの間の配線を、必要に応じて配線層を自動的に追加して行なう。即ち、様々な種類の回路基板にＬＳＩモジュールを搭載するため、後でコネクタ形状のみが変更されるような場合でも（請求項３）、既に配線が設計済みの回路部とコネクタとの間の配線を必要に応じて配線層を自動的に追加しながら行なうことができる。従って、僅かな設計変更に応じて多層配線を全てやり直す必要がないので、効率的に設計変更を行うことができる。
【００１１】
請求項５記載のＬＳＩモジュールの自動配線設計装置によれば、配線を行う場合のグリッド間隔を、ＣＰＵのリードピッチ若しくはコネクタのピッチを整数で割った値に設定可能であるから、配線設計を容易に行うことができる。
【００１２】
請求項６記載のＬＳＩモジュールの自動配線設計装置によれば、上述のように、配線設計に余裕があることから、回路部における配線のレイアウトを参照して、ノイズの影響を受けやすい配線部分について耐ノイズ性を向上させるため、或いは、不要輻射を発生するおそれがある部分についてその発生を抑制するために抵抗成分，インダクタンス成分や容量成分などの受動素子成分を容易に追加することができる。従って、ＥＭＩ対策が極めて容易となる。
【００１３】
請求項７記載のＬＳＩモジュールの自動配線設計装置によれば、抵抗成分，インダクタンス成分，容量成分などの受動素子成分の定数を調整する目的で、配線層数が調整可能であると共に、配線層の膜厚が個別に調整可能に構成される。即ち、配線長を長くすることで配線の抵抗値やインダクタンスをより大きくしたり、また、配線層の膜厚を調整することで容量を調整できるので、受動素子を追加せずとも受動素子成分の定数を調整してインピーダンスマッチングを行なうことが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施例について図面を参照して説明する。図１は、本発明のＬＳＩモジュールの構成を示す模式的な断面図である。ＬＳＩモジュール１は、ケース２の内部に多層基板で構成された回路部３を備えてなるものである。回路部３の最上層にはＣＰＵ４が配置されており、内層にはメモリチップ（周辺回路ＬＳＩ）５やその他の周辺回路チップ（周辺回路ＬＳＩ）６が配置されている。ケース２のトップはＣＰＵ４の放熱機構部（ヒートシンク）７として構成されており、その内面側は、保護フィルム８を介してＣＰＵ４に接触するようになっている。
また、ケース２の下面側は、ＬＳＩモジュール１を外部の回路基板に接続するためのコネクタ９が配置されている。そして、これらの間の配線は、多層基板の内層を利用して三次元的に行なわれている。
【００１５】
図２は、回路部３の製造工程を示すものである。尚、図２（ｆ）に示すように、回路部は６層のベース基板（配線層）１０〜１５で構成されており、図２（ａ）〜（ｅ）に示すのは、その内のベース基板１１の製造工程である。
先ず、絶縁基材である樹脂フィルム１６の片面に銅箔１７（厚さは、例えば１８μｍ）などの導体を貼り付け（図２（ａ）参照）、エッチングによって配線パッド１８をパターニングする（図２（ｂ）参照）。樹脂フィルム１６の組成は、例えば、ポリエーテルケトン樹脂３５〜６５重量％、ポリエーテルイミド６５〜３５重量％からなり、その厚さは２５〜７５μｍ程度に形成される。
【００１６】
パターニングの完了後、樹脂フィルム１６の逆側の面に保護フィルム１９を貼り付け、保護フィルム１９側から炭酸ガスレーザを照射してパッド１８を底面とする有底ビアホール２０を形成する（図２（ｃ）参照）。この時、パッド１８を貫通することがないようにレーザの出力と照射時間とを調整する。
【００１７】
次に、ビアホール２０の内部に導電ペースト２１を充填する（図２（ｄ）参照）。導電ペースト２１は、銅、銀、錫などの金属粒子にバインダ樹脂や有機溶剤を加え混練してペースト状にしたものであり、メタルマスクを用いたスクリーン印刷機によりビアホール２０内に印刷充填される。その後、保護フィルム１９は剥離される（図２（ｅ）参照）。以上でベース基板１１が形成される。
尚、メモリチップ５や周辺回路チップ６が埋め込まれるベース基板１２，１４は、図２（ｅ）までのプロセスが終了した後、樹脂フィルム１６に埋設用の凹部を形成してチップ５，６を配置する。
【００１８】
以上のようにして各ベース基板１０〜１５を形成した後、それらを積層すると共に、ＣＰＵ４を最上部に配置する（図２（ｆ）参照）。そして、それらを積層した状態で、真空加圧プレス機により２００〜３５０℃で０．１〜１０Ｍｐａの圧力で加圧する。すると、各フィルム１６間が熱融着するため、それらは一体に形成される（図２（ｇ）参照）。尚、フィルム１６の材料特性の一例を図３に示し、加圧条件を図４に示す。
【００１９】
また、図５は、ＣＰＵ４を入出力端子（入力用端子，出力用端子、入出力端子の総称として用いる）４ａが配置されている下方側から示した斜視図である。そして、メモリチップ５，周辺回路チップ６の入出力端子，コネクタ９のコネクタピンも同様に、下面側にＢＧＡ(Ball Grid Array)のように配置されている。
【００２０】
図６は、ＬＳＩモジュール１の回路部３を中心とする構成要素を示す斜視図である。また、図７は、図６に示した構成要素を積層した状態を示す斜視図であるが、保護フィルム８，ベース基板１０及び１１は図示を省略している。ベース基板１３及び１５は回路グランド接続用のグランド層であり、その他、図示しないが電源接続用の電源層も別途配置される。尚、本実施例では、グランド層や電源層であっても積層方向に配線を行なうために使用されるため、それらも「配線層」の概念に含めるものとする。
【００２１】
次に、ＬＳＩモジュール１の回路部３について配線を行なう自動配線設計装置３１（図９参照）について説明する。即ち、以上のように構成される回路部３は、多層構成の基板を一括して極めて簡単に且つ短時間で構成することが可能である。そして、基板の層数を増加させてもコストに与える影響はとても小さいので、多層基板の配線設計を行う過程においても、必要に応じて層数を増やすことが可能となる。これは、従来の自動配線設計装置においては存在し得なかった前提である。
【００２２】
図８（ａ）は、ＬＳＩモジュール１の製造工程全体を示すフローである。先ず、回路部３の多層基板について、自動配線設計装置により配線設計を行なう（ステップＡ１）。ステップＡ２〜Ａ７は、図２において示したプロセスである。それから、回路部３について配線検査を行い（ステップＡ８）、問題がなければ回路部３をケース２に収納し、放熱機構部（放熱板）７及びコネクタ９を取り付ける（ステップＡ９）。最後に、完成したＬＳＩモジュール１全体について検査を行う（ステップＡ１０）。
【００２３】
図８（ｂ）は、ステップＡ１において、自動配線設計装置（以下、単に設計装置と称す）３１によって行なわれる配線設計のフローである。また、図９は、設計装置３１と、その設計装置３１とネットワーク３２を介して接続されているＬＳＩモジュール１の製造システム３３を示すものである。設計装置３１は、パーソナルコンピュータ（パソコン，若しくはワークステーションでも良い）３４，部品仕様データベース３５及びモジュール仕様データベース３６で構成されている。
【００２４】
部品仕様データベース３５には、例えばフェライトビーズやコイル，フィルタなどのＥＭＩ(Electro-Magnetic Interference)対策部品，ＣＰＵ４やメモリチップ５，周辺回路チップ６などのＬＳＩ，コンデンサや抵抗などのチップ部品，コネクタ９や配線材料などに関する仕様或いは特性などの情報がデータベース化されている。また、モジュール仕様データベース３６は、ＬＳＩモジュール１のようにこれから設計仕様とするモジュールに関する仕様や型番，ＩＤ（シリアル番号）などの情報がデータベース化されている。
【００２５】
そして、パソコン３４には、自動配線設計用のアプリケーションプログラムがインストールされており、必要に応じてデータベース３５，３６にアクセスを行いながら配線設計を自動的に行なうように構成されている。パソコン３４による配線設計が完了すると、その設計データは、例えばＬＡＮ(Local Aria Network)などのネットワーク３２を介して製造システム３３側に送信される。
【００２６】
製造システム３３は、パソコン（若しくはワークステーションでも良い）３７，パターニング装置３８，基板実装制御器３９，ベース基板積層制御装置４０，加熱・加圧制御器４１，多層基板検査装置４２，コネクタ取付け装置４３及びモジュール検査装置４４で構成されている。これらは、図８（ａ）において示した各プロセスにおける処理を夫々実行するための装置である。
【００２７】
図８（ｂ）において、設計装置３１のパソコン３４は、先ず、部品仕様データベース３５にアクセスして、ＬＳＩチップ（ＣＰＵ４，メモリチップ５，周辺回路チップ６）の型番を読み出すと共に、その型番に応じたＬＳＩのピン数，ピン配置，動作クロックなどのデータを読み出す（ステップＢ１，Ｂ２）。次に、パソコン３４は、同様にコネクタ９の型番及びそれに応じたピン数，ピン配置などのデータを部品仕様データベース３５より読み出す（ステップＢ３）。尚、ステップＢ１，Ｂ３における入力は、作業者が行っても良い。
【００２８】
続いて、パソコン３４は、これから設計しようとするＬＳＩモジュール１の設計条件（仕様）をモジュール仕様データベース３６にアクセスして読み出す（ステップＢ４）。ここで、仕様とは、基板の厚さ、積層数、電極配置条件などである。尚、これらの内、基板の厚さや積層数は、上述したように設計途中での変更が可能であるから、この時点で得るデータは適当なもので良い。
【００２９】
次に、パソコン３４は、データベース３５からＬＳＩモジュール１について設定されている耐ノイズ性条件を読み出す（ステップＢ５）。ここでの設定条件は、例えば、所定の周波数帯におけるノイズレベルを何ｄＢ未満とする、というような条件である。尚、ここで設定条件を得る代わりに、設計装置３１が自動的に設計を行う過程において最適化条件を設定するように委ねても良い。また、パソコン３４は、これらの設計仕様に基づいて各種のデフォルト設計値をデータベース３６より読み出し、以下の初期設計を行なう。
【００３０】
先ず、パソコン３４は、部品仕様データベース３５にアクセスしてＬＳＩ以外に必要と判断される（例えば、ＥＭＩ対策上や、信号伝送特性上などの要請により）その他の回路部品を選定し、その配置を決定する（ステップＢ６）。例えば、ＥＭＩ対策部品はＬＳＩの近傍に配置し、また、基板の厚さや電極形状を考慮して配線のキャパシタンスも計算する。
【００３１】
それから、各部品間における電気的接続条件、即ち、回路配線条件（配線長，配線形状など）を、配線幅寸法や信号伝送速度に基づき、高周波特性（信号伝達特性）を考慮して計算する（ステップＢ７）。例えば、システムクロックのように高速な信号の配線は、優先的に最短距離で配線する。その際、現状で最大配線長以内で配線を行なうことが困難であると判断した場合は、配線層を追加して再度配線を試みる。配線長は、設定したグリッド単位で行なう。そして、その配線条件を多層基板に展開する（ステップＢ８）。即ち、各層毎にどのような配線を行なうかを決定する。
【００３２】
続いて、パソコン３４は、各層の接続状態を確認すると（ステップＢ９）、ＬＳＩモジュール１の設計条件（ＥＭＩ特性，信号伝送特性，外形サイズなど）を満たしているか、その適否をシミュレーションによって確認する（ステップＢ１０）。例えば、層間電極の位置を計算し、層間接続が行われた場合の電気的特性を計算する。電気的特性に問題がない場合、耐ノイズ性，ノイズ放射性，耐熱性などを計算する。この時点で、条件を満たさない点がある場合はステップＢ６に戻ってステップＢ１０までのステップを再度実行する。
【００３３】
また、シミュレーション結果が初期設計条件を満たす場合でも、回路素子数を減らしたり、或いは、より小型化する方向に条件を変更して再計算する。計算値の評価には、製造コスト、製造時間などが用いられる。即ち、ステップＢ６〜Ｂ１０を繰り返すことで、配線設計の最適化が行なわれる。その最適化の過程においても、上述のように必要に応じて配線層を追加する。
尚、以上においてデフォルト値がデータベース３６より見つからない場合は、作業者が入力するようにしても良い。また、計算結果の評価が困難である場合も、作業者が判定するようにしても良い。
【００３４】
ステップＢ１０において、設計条件を全てクリアし且つ最適化が完了したと判断すると、パソコン３４は、各層（ベース基板）毎の配線パターン図を作成し（ステップＢ１１）、それをネットワーク３２及びパソコン３７を介して製造システム３３側のパターニング装置３８に送信する（ステップＢ１２）。
【００３５】
次に、設計装置３１が多層配線を行う場合の独特な作用について説明する。先ず、一般的な多層配線について説明するが、図１０に示すように、ＬＳＩのベアチップ４５の入出力端子（４８本）から周辺の配線用パッド４６に配線を行う場合、配線層を１層のみで行おうとすると配線間ピッチは非常に狭くなる。それを、図１１に示すように３層に分けて各層の配線パッド４７Ａ，４７Ｂ，４７Ｃに夫々配線を行なえば、配線間ピッチに大きく余裕を持たせることが可能となる。例えば、ベアチップ４５の入出力端子のピッチよりも粗い間隔で配線を行うことができる。尚、図１１では、第１層の配線を実線で、第２層の配線を２点差線で、第３層の配線を破線で示している。
【００３６】
図１２は、ベアチップ（ＣＰＵ）４５を１２層基板構成で６層配線してコネクタ４８に接続した例を示す。ベース基板４９（１）〜４９（１２）（配線層）の内、偶数番目の層においてベアチップ４５とコネクタ４８との間の配線が行なわれており、奇数番目の層は電源層またはグランド層である。
図１３及び図１４も、多層配線のメリットを示す図である。図１３（ａ）に示すように、端子５０ａ，５０ｂを配線パッド５１ａ，５２ｂに接続する場合、１層のみで配線しようとすると、端子５０ａ，パッド５１ａ間を最短距離で配線すれば、他方の端子５０ｂ，パッド５１ｂ間の配線は長くならざるを得ない。この配線を、図１３（ｂ），（ｃ）に示すように２層に分けて行なえば、夫々の配線を最短距離で行なうことが可能となる。
【００３７】
また、図１４（ａ）に示すように、端子５３ａ，５３ｂ，５３ｃ，５３ｄを配線パッド５４ａ，５４ｂ，５４ｃ，５４ｄに接続する場合、１層のみで配線しようとすると、先に端子５３ａ，パッド５４ａ間及び端子５３ｂ，パッド５４ｂ間の配線を行なうと、端子５３ｃ，パッド５４ｃ間及び端子５３ｄ，パッド５４ｄ間の配線は長くならざるを得ない。この配線を、図１４（ｂ），（ｃ）に示すように２層に分けて行なえば、後者の配線をより短くすることができる。
更に、図１５（ａ）に示すように、配線５５を通すことが極めて厳しい場合に、図１５（ｂ）に示すようにその配線５５だけを別の層に配置すれば余裕を持って配線することができる。
【００３８】
図１６は、ＬＳＩチップ５６が各辺に３列のボンディングパッド５７Ａ，５７Ｂ，５７Ｃを備えている場合に、各列の配線を３層の異なる基板（配線層）５８，５９，６０に夫々分けて行なう例を示す。例えば、パッドの配列が４列以上になっても同様の方式を拡張して基板数を増やせば良く、配線密度を上昇させることなく配線を容易に行うことが可能となる。
【００３９】
図１７は、ＬＳＩチップ６１の入出力端子をコネクタ層の外部端子に引き出す場合の一例であり、各基板の積層状態を示す斜視図である。ＬＳＩチップ６１は、各辺側に２列のボンディングパッド６２Ａ，６３Ｂを備えており、それらの内、外周側に配列されているパッド６３Ｂについての配線だけを示す。ＬＳＩ側には、３層のベース基板（配線層）６４，６５，６６が配置され、パッド６３Ｂとの配線をベース基板（配線層）６４，６５の２層に分けて行なっている。また、ベース基板６６はグランド層である。
【００４０】
また、コネクタ側には、コネクタ層（配線層）６７と２層のベース基板６８，６９が配置されている、コネクタ層６７はＢＧＡタイプであり、マトリクス状に配置された端子６７ａにははんだボールが配置されることで外部回路との電気的接続が行われる。そして、その端子６７ａとの配線をベース基板６８，６９に分けて行なっている。ベース基板６８においては中心より比較的外部側に配置されている端子６７ａとの配線が行なわれ、ベース基板６９においては比較的内部側に配置されている端子６７ａとの配線が行なわれている。ベース基板６９は、ＬＳＩ側のベース基板６６と接続される。
【００４１】
例えば、このようにＬＳＩ側（回路部側）の配線とコネクタ側との配線を夫々行なうことで、ＬＳＩチップ６１を他のＬＳＩチップに置き換える必要が生じた場合は、コネクタ層６７及びベース基板６８，６９側の配線はそのままとし、ＬＳＩ側の配線のみを変更して接続すれば良いので、設計効率を向上させることができる。また、逆に、ＬＳＩチップ６１はそのままで、コネクタのピン配置だけを変更したい場合にも、コネクタ側のみ配線を変更して対応すれば良い。尚、その際、必要に応じて配線層を追加すれば良い。
【００４２】
図１８は、図１７の配線を行う場合に設計上で使用するグリッドの設定を示すものである。ベース基板６８について示すグリッドの単位長は、コネクタピッチ、或いは、ＣＰＵなどのＬＳＩのリード（電極）ピッチを整数で割ったものとする。斯様にグリッドを設定することで、配線設計を容易に行うことができる。
また、グリッドの単位長を、伝送される信号の波長若しくはその波長を整数で割ったものを用いても良い。その場合、ＬＳＩ−コネクタにおける端子間の配線長が信号波長に対してどのような割合になっているかが容易に把握できるため、伝送特性の調整を容易に行うことができる。
【００４３】
また、図１９は、コネクタ側とＬＳＩ側とのインターフェイス部分の配線例として、例えば図１７におけるベース基板６９，６６を示す。ＬＳＩ側からの配線７０は、ベース基板６６側よりベース基板６９の配線パッド７２を経由するが、コネクタ側のグリッド設定は、コネクタ層６７の端子ピッチに合わせて大きくし、ＬＳＩ側のグリッド設定は、ＬＳＩチップ６１の端子ピッチに合わせて小さくすることも可能である。斯様にすれば、夫々配線がやり易いピッチを設定して配線設計を行うことができる。
【００４４】
図２０及び図２１は、ＬＳＩモジュールのケース外形サイズ及びコネクタのピン配置が規格として固定されている場合に、ケース内の回路部の構成を変更して配線を行う例を示す。図２０に示すＬＳＩモジュール７３の基本的な構成はＬＳＩモジュール１と同様である。即ち、ケース７４の内部に多層基板で構成された回路部７５を備え、回路部７５の最上層にはＣＰＵ７６が配置されており、内層にはメモリチップ（周辺回路ＬＳＩ）７７が配置されている。ケース７４のトップはＣＰＵ７６の放熱機構部７８として構成されており、その内面側は、保護フィルム７９を介してＣＰＵ７６に接触するようになっている。また、ケース７４の下面側には、コネクタ８０が配置されている。
【００４５】
尚、回路部７５は、５層のベース基板（配線層）８１〜８５で構成されている。そして、後に、ＣＰＵが追加されるなどの機能拡張がされることを考慮して、回路部３の図中右方が空くように、ＣＰＵ７６及びメモリチップ７７は左方側に寄せられて配置されている。
【００４６】
一方、図２１は、ＬＳＩモジュール７３にＣＰＵ８６を追加した場合に、回路部８７を再設計してなるＬＳＩモジュール８８を示す。ＣＰＵ８６は回路部８７の最上層においてＣＰＵ７６の右方側に配置されている。ＣＰＵ８６が追加されたことに伴って回路部８７の配線数が増加したため、ベース基板の積層数を９層に増やしている。最下層のベース基板８５は回路部７５と同じものであり、その上層に配置されているベース基板（配線層）８９〜９６の厚さ寸法は、ベース基板８５の１／２に設定されている。そして、ＣＰＵ８６と、ＣＰＵ７６，メモリチップ７７との間の配線は、ベース基板９０〜９５において行なわれている。
【００４７】
即ち、設計装置３１における自動配線設計では、このように、モジュールサイズが規格化されている場合でも、回路部の多層基板の各厚さを変更して層数を増やし、配線を行なうことが可能となっている。また、ＣＰＵ８６と、ＣＰＵ７６，メモリチップ７７との間の配線においては、高速で伝送される信号によって発生するノイズを抑制するためのダンピング抵抗として、抵抗体（抵抗成分）９７が追加されている。また、配線の長さはインダクタンスに関係し（インダクタンス成分）、ベース基板９０〜９５の厚さはキャパシタンスに関係するので（容量成分）、それらも考慮して配線及び多層構成を検討する。
【００４８】
従って、図２０に示すＬＳＩモジュール７３においてベース基板８１〜８４の層厚が厚すぎる場合は、より薄く設定して、不足する寸法を保護フィルム７９の厚さで補っても良い。
尚、このように、機能を拡張するため後程ＣＰＵ等を追加することが想定され、その際に、コネクタのピン数が増加することが予測される場合は、その拡張性を考慮して、予めピン数に余裕があるコネクタを用いるようにすれば良い。
【００４９】
以上のように本実施例によれば、ＬＳＩモジュール１を、熱可塑性樹脂フィルム１６で構成されるベース基板にＣＰＵ４，メモリチップ５や周辺回路チップ６などの回路部品を直接配置すると共に配線を直接施し、それらを積層し加圧及び加圧することで回路部３を一括で一体成形し、その回路部３をケース２に収納して放熱機構部８とコネクタ９と配置して構成したので、従来のように一層ずつ順次形成する必要がない。
従って、ベース基板の積層数が増えても従来とは異なりコストが殆どアップせず、多層構成に関する自由度が高く、配線設計の自由度も高い。そのため、回路部品間の配線数が多く、信号伝送速度が速い場合でも、配線層を増やして短い距離で配線することができる。
【００５０】
また、既に設計済みのＬＳＩモジュールに例えばメモリチップやコプロセッサなどを追加する場合でも、配線層を増やすことで設計済みの配線パターンを極力変更することなく追加の配線を容易に行うことができる。更に、メモリチップ５や周辺回路チップ６を、回路部３の内層に配置されるベース基板１２，１４に搭載することができるので、より多くの回路部品を搭載して高機能化を容易に図ることができる。
【００５１】
ここで、従来は、ＣＰＵによって制御される装置の機能を向上させるため、ＣＰＵやコプロセッサなどを追加するには、それらが搭載される基板の設計を再度行う必要があった。これに対して、本実施例のように構成されるＬＳＩモジュールを用いれば、例えば、基板に搭載されている１ＣＰＵ構成のモジュールを２ＣＰＵ構成のモジュールに置き換えるだけで処理性能の向上を容易に図ることができる。そして、不要となったＬＳＩモジュールを基板より取外して、モジュールに使用されている各部品をリサイクルすることも容易となる。
【００５２】
また、本実施例の自動配線設計装置３１は、ＬＳＩモジュール１等について自動的に配線設計を行なう場合に、予め設定された配線幅寸法と回路部における信号伝送速度とに基づいて最大配線長を決定し、その最大配線長以内で配線を行う必要に応じて、配線層を自動的に追加するようにした。
即ち、従来の設計装置では基板の積層数は設計の大前提であり、予め定められた積層数の範囲内で配線設計を行なう必要があった。しかし、ＬＳＩモジュール１等は、上述のように、多層構成に関する自由度が高いので、配線設計上の必要に応じて配線層を増やしても何等問題はない。従って、信号伝送速度が高速である仕様についても、その伝送特性に支障をきたすことがないように配線を容易に行うことができる。
【００５３】
そして、設計装置３１は、コネクタのピン配置形状が変更される場合に、既に設計が完了した回路部とコネクタとの間の配線を、必要に応じて配線層を自動的に追加して行なう。即ち、様々な種類の回路基板にＬＳＩモジュールを搭載するため、後でコネクタ形状のみが変更されるような場合でも、既に配線が設計済みの回路部とコネクタとの間の配線を必要に応じて配線層を自動的に追加しながら行なうことができる。従って、僅かな設計変更に応じて多層配線を全てやり直す必要がないので、効率的に設計変更を行うことができる。
また、設計装置３１は、配線を行う場合のグリッド間隔を、ＣＰＵのリードピッチ若しくはコネクタのピッチに合わせて設定可能であるから、配線設計を容易に行うことができる。
【００５４】
また、設計装置３１は、回路部における配線のレイアウトを参照して、ノイズの影響を受けやすい配線部分について、耐ノイズ性を向上させるために抵抗成分，インダクタンス成分や容量成分などの受動素子成分を追加するので、ＥＭＩ対策が極めて容易となる。加えて、抵抗成分，インダクタンス成分，容量成分の定数を調整する目的で配線層数が調整可能であると共に、配線層の膜厚が個別に調整可能であるから、受動素子を追加せずとも受動素子成分の定数を調整してインピーダンスマッチングを行なうことが可能となる。
【００５５】
本発明は上記しかつ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
配線におけるインダクタンス成分やキャパシタンス成分を増加させる場合に、コイルやコンデンサなどの素子を配置しても良い。
放熱機構との熱的接続が問題ない場合、ＣＰＵを内層に配置しても良い。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施例であり、ＬＳＩモジュールの構成を示す模式的な断面図
【図２】回路部の製造工程を示す図
【図３】熱可塑性樹脂フィルムの材料特性の一例を示す図
【図４】熱可塑性樹脂フィルムの加圧条件を示す図
【図５】ＣＰＵを入出力端子が配置されている下方側から示した斜視図
【図６】ＬＳＩモジュールの回路部を中心とする構成要素を示す斜視図
【図７】図６に示した構成要素を積層した状態を示す斜視図
【図８】（ａ）は、ＬＳＩモジュールの製造工程全体を示すフロー、（ｂ）は、（ａ）のステップＡ１において、自動配線設計装置により行なわれる配線設計のフローを示す図
【図９】自動配線設計装置と、ネットワークを介して接続されているＬＳＩモジュールの製造システムを示す図
【図１０】ＬＳＩベアチップの入出力端子から配線用パッドに配線を行う場合、１層の配線層で行う場合を示す図
【図１１】図１０と同様の配線を３層の配線層で行う場合を示す図
【図１２】ベアチップを１２層基板構成で６層配線してコネクタに接続した例を示す図
【図１３】（ａ）に示す配線を（ｂ），（ｃ）の２層に分けて行なう例を示す図（その１）
【図１４】図１３相当図（その２）
【図１５】（ａ）に示す配線の１つを、（ｂ）に示す別の層に配置した例を示す図
【図１６】ＬＳＩチップが各辺に３列のボンディングパッドを備えている場合に、各列の配線を３層の異なる基板に夫々分けて行なう例を示す図
【図１７】ＬＳＩチップの入出力端子をコネクタ層の外部端子に引き出す場合の一例であり、各基板の積層状態を示す斜視図
【図１８】図１７の配線を行う場合に設計上で使用するグリッド設定の一例を示す図
【図１９】コネクタ側とＬＳＩ側とのインターフェイス部分の配線例として、図１７におけるベース基板を示す図
【図２０】ＬＳＩモジュールの規格が固定されている場合の一設計例を示す図（その１）
【図２１】図２０相当図（その２）
【符号の説明】
【００５７】
１はＬＳＩモジュール、２はケース、３は回路部、４はＣＰＵ、５はメモリチップ（周辺回路ＬＳＩ）、６は周辺回路チップ（周辺回路ＬＳＩ）、７は放熱機構部、９はコネクタ、１０〜１５はベース基板（配線層）、１６は樹脂フィルム（熱可塑性樹脂）、３１は自動配線設計装置、４５はベアチップ（ＣＰＵ）、４８はコネクタ、４９はベース基板（配線層）、５８〜６０はベース基板（配線層）、６４〜６８はベース基板（配線層）、７３はＬＳＩモジュール、７４はケース、７５は回路部、７６はＣＰＵ、７７はメモリチップ（周辺回路ＬＳＩ）、８０はコネクタ、８１〜８５はベース基板（配線層）、８６はＣＰＵ、８７は回路部、８８はＬＳＩモジュール、８９〜９６はベース基板（配線層）を示す。
【図１】
0004483870.tif 000002
【図２】
0004483870.tif 000003
【図３】
0004483870.tif 000004
【図４】
0004483870.tif 000005
【図５】
0004483870.tif 000006
【図６】
0004483870.tif 000007
【図７】
0004483870.tif 000008
【図８】
0004483870.tif 000009
【図９】
0004483870.tif 000010
【図１０】
0004483870.tif 000011
【図１１】
0004483870.tif 000012
【図１２】
0004483870.tif 000013
【図１３】
0004483870.tif 000014
【図１４】
0004483870.tif 000015
【図１５】
0004483870.tif 000016
【図１６】
0004483870.tif 000017
【図１７】
0004483870.tif 000018
【図１８】
0004483870.tif 000019
【図１９】
0004483870.tif 000020
【図２０】
0004483870.tif 000021
【図２１】
0004483870.tif 000022