(57)【特許請求の範囲】
【請求項１】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電体層を形成する工程と、
前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側の端部で前記第１の絶縁層を露出させる工程と、
前記貫通孔の第１の面側の端部に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、
前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に、第２の絶縁層を形成する工程と、
前記露出された第１の導電体層上に形成された前記第２の絶縁層に、前記第１の絶縁層の開口よりも小径の複数の開口を形成し、前記第１の導電体層を再び露出させる工程と、
前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って、前記第２の絶縁層の複数の開口を介して前記第１の導電体層に内接するように第２の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電体層を形成する工程と、
前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側の端部で前記第１の絶縁層を露出させる工程と、
前記露出された第１の絶縁層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に、第２の絶縁層を形成する工程と、
前記露出された第１の絶縁層上に形成された前記第２の絶縁層に前記貫通孔より小径の複数の開口を形成し、さらに下層の前記第１の絶縁層に前記第２の絶縁層の開口に連接して同径の開口を形成して、前記第１の導電体層を露出させる工程と、
前記第２の絶縁層および第１の絶縁層の複数の開口を介して前記第１の導電体層に内接するように、前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って第２の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電体層を形成する工程と、
前記半導体基板の第２の面側から該半導体基板の厚さよりも浅い凹孔を形成する工程と、
前記凹孔の第１の面側の端部において、前記半導体基板の第１の面側に貫通するように前記凹孔よりも小径の複数の小貫通孔を形成し、該小貫通孔の第１の面側の端部で前記第１の絶縁層を露出させる工程と、
前記露出された第１の絶縁層に前記小貫通孔と同径の複数の開口を連接して形成し、前記第１の導電体層を露出させる工程と、
前記凹孔と前記小貫通孔の内壁面および前記半導体基板の第２の面を覆い、かつ前記第１の絶縁層の複数の開口により露出した前記第１の導電体層に内接するように、第２の絶縁層を形成する工程と、
前記第１の導電体層との内接部において、前記第２の絶縁層に前記第１の絶縁層の複数の開口と同径の複数の開口を形成し、前記第１の導電体層を露出させる工程と、
前記第２の絶縁層の複数の開口を介して前記第１の導電体層に内接するように、前記小貫通孔内および前記凹孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って第２の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に、半導体基板の表裏面の配線間を電気的に接続する貫通接続部を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路を用いたメモリデバイスにおいては、メモリ容量を高めるため、メモリチップ（半導体チップ）を多段に積重することが提案されている。半導体チップには表裏面を貫通する貫通孔が形成され、この貫通孔内に導電体層が形成されるとともに、導電体層と導通する金属バンプがチップ裏面に設けられている。上段の半導体チップの金属バンプは下段の半導体チップの表面に形成された金属パッドに接合され、こうして上段のメモリチップの集積回路部分と下段のメモリチップの集積回路部分とが電気的に接続されている。
【０００３】
このような貫通接続部を有する半導体装置として、従来から、半導体基板の裏面からエッチングにより貫通孔を形成し、この貫通孔内に形成した導通部により、半導体基板の表面と裏面の配線層間を電気的に接続した構造の装置が提案されている（例えば、特許文献１、特許文献２参照。）。
【０００４】
以下、従来の半導体装置について説明する。図８に示す従来の半導体装置１００において、シリコンから成る半導体基板１０１は表裏面を貫通する貫通孔１０２を有し、この貫通孔１０２の内壁面から半導体基板１０１の裏面に亘って、絶縁膜１０３が形成されている。そして、貫通孔１０２内に貫通配線部１０４が形成されている。貫通配線部１０４は、半導体基板１０１の表面側に形成された配線層（表面側配線層）１０５と裏面側に形成された外部端子（半田ボール）１０６とを電気的に接続している。半導体基板１０１の表面には絶縁層（表面側絶縁層）１０７が形成され、この絶縁層１０７上に表面側配線層１０５が形成され、さらにその上に保護膜（表面側保護膜）１０８が形成されている。そして、半導体基板１０１の表面側には、集積回路によりイメージセンサ等の半導体デバイスが形成されている。さらに、半導体基板１０１の裏面には、貫通配線部１０４に接続された外部端子１０６と、絶縁膜（裏面側絶縁膜）１０３および裏面側保護膜１０９が設けられている。外部端子１０６は外側に突出するように形成されている。
【０００５】
この半導体装置１００において、貫通孔１０２と表面側絶縁層１０７の開口１０７ａおよび裏面側絶縁膜１０３の開口は、同一形状で同一の径を有し、以下に示すようにして形成されている。すなわち、半導体基板１０１を、その裏面側から所定のマスクパターン（図示を省略。）を用いて表面側絶縁層１０７が露出するまでエッチングすることにより、貫通孔１０２が形成される。次いで、形成された貫通孔１０２をマスクに用いて、半導体基板１０１に比べて選択比の大きいエッチング方法で表面側絶縁層１０７をエッチングすることにより、表面側絶縁層１０７の開口１０７ａが形成されている。さらに、貫通孔１０２の内壁面および半導体基板１０１の裏面に、貫通孔１０２の底面および内壁面に比べて半導体基板１０１の裏面側の膜厚が厚くなるように、裏面側絶縁膜１０３を形成した後、この裏面側絶縁膜１０３を、異方性エッチングを用いてエッチバックする。こうして、貫通孔１０２底面部の絶縁膜１０３が除去され、表面側配線層１０５が露出される。
【特許文献１】米国特許第５，２２９，６４７号公報
【特許文献２】特許３，１８６，９４１号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような方法で製造される従来の半導体装置１００においては、露出された表面側配線層１０５と表面側保護膜１０８との密着性が十分ではない場合、表面側絶縁層１０７に開口１０７ａを形成する際に、表面側配線層１０５と表面側保護膜１０８との間に剥離が生じ、機械的な信頼性が低下することがあった。また、裏面側絶縁膜１０３に開口を形成する際に、エッチング（プラズマエッチング等）時の差圧により表面側配線層１０５が撓みやすく、撓んだ表面側配線層１０５が破断して接続不良を招き、歩留まりが低下するという問題があった。
【０００７】
本発明は、これらの問題を解決するためになされたもので、半導体基板の貫通接続部において、表面側配線層の貫通孔底部での破断が防止され、接続不良等が改善された半導体装置を製造する方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
一態様に係る半導体装置は、半導体基板と、前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、前記第１の絶縁層の開口を介して前記第１の導電体層に内接するように前記貫通孔の内壁面から前記半導体基板の第２の面上に設けられた、前記内接部に前記第１の絶縁層の開口よりも小径の複数の開口を有する第２の絶縁層と、前記第２の絶縁層の複数の開口を介して前記第１の導電体層に内接し、かつ前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた第２の導電体層とを備えることを特徴とする。
【０００９】
別の態様に係る半導体装置は、半導体基板と、前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に該開口部よりも小径の複数の開口を有する第１の絶縁層と、前記第１の絶縁層上に前記複数の開口を覆うように設けられた第１の導電体層と、前記第１の絶縁層の前記半導体基板側の面に内接するように前記貫通孔の内壁面から前記半導体基板の第２の面上に設けられた、前記内接部に前記第１の絶縁層の複数の開口に連通する同径の開口をそれぞれ有する第２の絶縁層と、前記第２の絶縁層および前記第１の絶縁層の複数の開口を介して前記第１の導電体層に内接し、かつ前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた第２の導電体層とを備えることを特徴とする。
【００１０】
さらに別の態様に係る半導体装置は、第１の面と第２の面を有する半導体基板と、前記半導体基板の第２の面から該半導体基板の厚さよりも浅く設けられた凹孔と、前記凹孔の底部に前記半導体基板の第１の面側に貫通するように設けられた、該凹孔よりも小径の複数の小貫通孔と、前記半導体基板の第１の面に設けられた、前記各小貫通孔の第１の面側の開口部上に同径の開口をそれぞれ有する第１の絶縁層と、前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、前記各小貫通孔の第１の面側の開口部において第１の導電体層と内接するように、前記凹孔および前記小貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記内接部に前記第１の絶縁層の複数の開口と同径の複数の開口を有する第２の絶縁層と、前記第２の絶縁層の複数の開口を介して前記第１の導電体層に内接し、かつ前記凹孔内と前記小貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた第２の導電体層とを備えることを特徴とする。
【００１１】
本発明の第１の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電体層を形成する工程と、前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側の端部で前記第１の絶縁層を露出させる工程と、前記貫通孔の第１の面側の端部に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に、第２の絶縁層を形成する工程と、前記露出された第１の導電体層上に形成された前記第２の絶縁層に、前記第１の絶縁層の開口よりも小径の複数の開口を形成し、前記第１の導電体層を再び露出させる工程と、前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って、前記第２の絶縁層の複数の開口を介して前記第１の導電体層に内接するように第２の導電体層を形成する工程とを備えることを特徴とする。
【００１２】
本発明の第２の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電体層を形成する工程と、前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側の端部で前記第１の絶縁層を露出させる工程と、前記露出された第１の絶縁層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に、第２の絶縁層を形成する工程と、前記露出された第１の絶縁層上に形成された前記第２の絶縁層に前記貫通孔より小径の複数の開口を形成し、さらに下層の前記第１の絶縁層に前記第２の絶縁層の開口に連接して同径の開口を形成して、前記第１の導電体層を露出させる工程と、前記第２の絶縁層および第１の絶縁層の複数の開口を介して前記第１の導電体層に内接するように、前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って第２の導電体層を形成する工程とを備えることを特徴とする。
【００１３】
本発明の第３の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電体層を形成する工程と、前記半導体基板の第２の面側から該半導体基板の厚さよりも浅い凹孔を形成する工程と、前記凹孔の第１の面側の端部において、前記半導体基板の第１の面側に貫通するように前記凹孔よりも小径の複数の小貫通孔を形成し、該小貫通孔の第１の面側の端部で前記第１の絶縁層を露出させる工程と、前記露出された第１の絶縁層に前記小貫通孔と同径の複数の開口を連接して形成し、前記第１の導電体層を露出させる工程と、前記凹孔と前記小貫通孔の内壁面および前記半導体基板の第２の面を覆い、かつ前記第１の絶縁層の複数の開口により露出した前記第１の導電体層に内接するように、第２の絶縁層を形成する工程と、前記第１の導電体層との内接部において、前記第２の絶縁層に前記第１の絶縁層の複数の開口とほぼ同径の複数の開口を形成し、前記第１の導電体層を露出させる工程と、前記第２の絶縁層の複数の開口を介して前記第１の導電体層に内接するように、前記小貫通孔内および前記凹孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って第２の導電体層を形成する工程とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明の第１の態様に係わる半導体装置の製造方法によれば、貫通孔の内壁面および第２の面に被覆・形成された第２の絶縁層が、貫通孔の第１の面側の開口部（底部）で第１の導電体層と内接するように形成されて、この内接部に第１の絶縁層の開口よりも小径の開口を複数有しており、かつ貫通孔内に充填された第２の導電体層が、この小径の複数の開口を介して第１の導電体層に内接されて電気的に接続されているので、貫通孔の底部において、第２の絶縁層が第１の導電体層の補強構造体として機能する。したがって、第１の導電体層に破断が生じることがなくなり、電気的接続性が向上する。そして、歩留まりが向上し、電気的・機械的信頼性が良好な半導体装置が得られる。
【００１５】
本発明の第２の態様に係わる半導体装置の製造方法によれば、前記第１の態様と同様に、貫通孔の底部において、第２の絶縁層が第１の導電体層の補強構造体として機能するうえに、第２の絶縁層と同様に小径の開口を複数有する第１の絶縁層が、第１の導電体層に内接するように形成されているので、前記した第１の態様に比べて、第１の導電体層に対する補強効果がさらに向上し、電気的・機械的信頼性がさらに良好な半導体装置を得ることができる。
【００１６】
本発明の第３の態様に係わる半導体装置の製造方法によれば、半導体基板の第２の面側から該基板の厚さより浅く設けられた凹孔の第１の面側の端部（底部）において、この凹孔よりも小径の小貫通孔が複数形成され、これら凹孔および小貫通孔の内壁面に被覆・形成された第２の絶縁層が、第１の導電体層との内接部に小貫通孔および第１の絶縁層の開口と同径の複数の開口を有するように構成されているので、半導体基板の凹孔より第１の面側の部分（小貫通孔の深さに相当する厚さを有する）が、第１の絶縁層とともに第１の導電体層に対する補強構造体として機能する。そのため、前記した第２の態様よりさらに補強効果が向上し、電気的・機械的信頼性がよりいっそう良好な半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１８】
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であり、図２Ａおよび図２Ｂは、第１の実施形態における第２の絶縁層の開口の形状を示す平面図である。また、図３Ａ〜図３Ｈは、第１の実施形態の半導体装置を製造する方法における各工程を示す断面図である。
【００１９】
図１に示すように、第１の実施形態の半導体装置１は、シリコン等から成る半導体基板２を有し、この半導体基板２には、その第１の面である表面（素子領域形成面）と第２の面である裏面とを貫通する貫通孔３が形成されている。また、半導体基板２の表面には、貫通孔３の上部（表面側端部）に該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆されており、この第１の絶縁層４の上には第１の導電体層である配線層５が形成されている。第１の配線層５は、第１の絶縁層４の開口４ａを覆い閉塞するように形成されている。また、貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、この内接部に、第１の絶縁層４の開口４ａよりも小径の複数の開口６ａを有している。
【００２０】
第２の絶縁層６の有する複数の開口６ａの形状および配置の例を、図２Ａおよび図２Ｂにそれぞれ示す。開口６ａの形状は特に限定されず、円形、楕円形、四角形、五角形以上の多角形などでも良い。また、開口６ａの個数および配置形態も特に限定されず、ランダムに配置しても良いが、一方向にあるいは縦横両方向（ｘｙ方向）に並べて配置するなど、所定の配列で配置することが好ましい。特に、図２Ｂに示すように、多数の開口６ａをｘｙ両方向の格子点をなすように配置した場合には、第１の配線層５に対する補強効果がｘｙ両方向にバランスよく発揮され、補強効果が大きいという利点がある。
【００２１】
また、貫通孔３内に第２の導電体層である配線層７が充填・形成されている。この第２の配線層７は、第２の絶縁層６の複数の開口６ａを介して第１の配線層５に内接しており、かつ貫通孔３内から半導体基板２の裏面の第２の絶縁層６上に亘って形成されている。さらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、半導体基板２の裏面において、外部端子８の配設部を除く第２の配線層７上と第２の絶縁層６上には、保護層（裏面側保護層）９が被覆されている。
【００２２】
なお、半導体基板２の表面の第１の配線層５上には、図示を省略したが、表面側保護膜が形成されている。また、第１の配線層５と表面側保護膜との間には、さらに絶縁層や配線層が設けられた多層配線構造が形成されていてもよい。さらに、半導体装置１がイメージセンサパッケージの態様を有する場合には、半導体基板２の表面に接着層を介してガラスなどの光透過性保護基板が形成されているが、説明の簡略化のために図示を省略する。第２および第３の実施形態においても同様である。
【００２３】
このように構成される第１の実施形態の半導体装置１は、以下に示すように製造される。すなわち、まず図３Ａに示す第１の工程において、半導体基板２の表面（第１の面）に第１の絶縁層４を、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法、スプレーコート法等により形成する。第１の絶縁層４は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）等により構成される。
【００２４】
次いで、図３Ｂに示す第２の工程において、第１の絶縁層４の上に第１の配線層５を、スパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００２５】
なお、図示を省略したが、第１の配線層５を形成した後、その上に表面側保護膜を形成する。表面側保護膜は、ＳｉＯ２膜、ＳｉＮｘ膜、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材から構成され、例えばＣＶＤ法やスピンコート法、スプレーコート法、印刷法等によって形成される。また、第１の配線層５と表面側保護膜との間に、さらに絶縁層や配線層が設けられた多層配線構造では、絶縁層や配線層はＣＶＤ法やスパッタ法、蒸着法、めっき法等により形成する。多層配線構造を形成する場合、図３Ａおよび図３Ｂに示す工程を繰り返し行い、図示を省略するが、各配線層間は金属ビアにより電気接続する。またさらに、半導体装置１がイメージセンサパッケージの態様を有する場合には、半導体基板２の表面に、接着層（例えば、感光性または非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂）を介して、ガラスなどの光透過性保護基板が接着される。
【００２６】
次いで、図３Ｃに示す第３の工程において、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により貫通孔３を形成し、貫通孔３の底面部で第１の絶縁層４を露出させる。なお、この貫通孔３は、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。エッチング用のガスとしては、例えば、半導体基板２がシリコン（Ｓｉ）で第１の絶縁層４がＳｉＯ２膜の場合には、ＳＦ６とＯ２とＡｒの混合ガスを使用する。
【００２７】
次いで、図３Ｄに示す第４の工程において、第１の絶縁層４の露出部をプラズマエッチングにより除去して、第１の絶縁層４に開口４ａを形成し、第１の配線層５を露出させる。このとき、半導体基板２や第１の配線層５に比べて第１の絶縁層４が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜で半導体基板２がシリコン、第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００２８】
なお、前記した第３の工程と第４の工程は、レーザエッチング法によりマスクを用いることなく一括して行うことができる。レーザ光源としては、例えば、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ、ＵＶ（固体紫外線）レーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。ＹＡＧレーザの波長帯は３５５ｎｍ、ＵＶレーザの波長帯は２１３ｎｍおよび２６６ｎｍ（ＣＬＢＯ：セシウムリチウムトリボレート結晶）、３５５ｎｍ（ＣＢＯ：セシウムトリボレート結晶、ＬＢＯ：リチウムトリボレート結晶）、エキシマレーザの波長帯は、１９３ｎｍ（ＡｒＦ）、２４８ｎｍ（ＫｒＦ）、３０８ｎｍ（ＸｅＣｌ）、３５１ｎｍ（ＸｅＦ）である。半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜である場合は、レーザ光源として波長３５５ｎｍのＹＡＧレーザの使用が好ましい。
【００２９】
次いで、図３Ｅに示す第５の工程において、貫通孔３の底面（第１の配線層５の露出部）および内壁面から半導体基板２の裏面を覆うように、第２の絶縁層６をＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂等により構成される。
【００３０】
次いで、図３Ｆに示す第６の工程において、貫通孔３の底面部に第１の配線層５を覆うように形成された第２の絶縁層６に、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより、第１の絶縁層４の開口４ａよりも小径の複数の小開口６ａを形成し、これらの小開口６ａを介して第１の配線層５を再び露出させる。小開口６ａの形成では、第１の配線層５に比べて第２の絶縁層６が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第２の絶縁層６がＳｉＯ２膜で第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００３１】
また、第２の絶縁層６を除去し小開口６ａを形成する工程を、レーザエッチング法を使用し、マスクを用いることなく行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。第２の絶縁層６が樹脂膜であり、特に微細径の小開口６ａを形成する場合は、波長２６６ｎｍのＵＶレーザの使用が好ましい。
【００３２】
次いで、図３Ｇに示す第７の工程において、貫通孔３内の第２の絶縁層６上から半導体基板２の裏面の第２の絶縁層６上に亘って、かつ第２の絶縁層６の複数の小開口６ａを介して第１の配線層５に内接するように、第２の配線層７を形成する。この第２の配線層７は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。そして、第２の配線層７の形成は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により行う。貫通孔３内を隙間なく充填するように第２の配線層７を形成することが望ましいが、完全に充填せず間隙があってもよい。
【００３３】
その後、図３Ｈに示す第８の工程において、第２の配線層７上に外部端子８を形成し、この外部端子８の配設部を除く第２の配線層７上および第２の絶縁層６上に、裏面側保護層９を形成する。外部端子８は例えば半田材で形成され、裏面側保護層９は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図１に示す半導体装置１の個片が得られる。
【００３４】
このように製造される第１の実施形態の半導体装置１においては、貫通孔３の内壁面および裏面に被覆された第２の絶縁層６が第１の配線層５と内接するように形成され、この内接部に第１の絶縁層４の開口４ａよりも小径の複数の開口６ａを有しており、かつ貫通孔３内に充填された第２の配線層７が、この小径の複数の開口６ａを介して第１の配線層５に内接されて電気的に接続されているので、貫通孔３の表面側の開口部において、第２の絶縁層６が第１の配線層５に対する補強構造体として機能する。したがって、第１の配線層５が破断することがなくなり、歩留まりが向上し、電気的・機械的信頼性が良好な半導体装置が得られる。
【００３５】
次に、本発明の別の実施形態について説明する。図４は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図であり、図５Ａ〜図５Ｇは、第２の実施形態の半導体装置を製造する方法の各工程を示す断面図である。なお、これらの図において、図１および図３Ａ〜図３Ｈと同一部分には同一符号を付している。
【００３６】
図４に示すように、第２の実施形態の半導体装置２１は、シリコン等から成る半導体基板２を有し、この半導体基板２には表面と裏面とを貫通する貫通孔３が形成されている。また、半導体基板２の表面には、貫通孔３の上部（表面側端部）に該貫通孔３より小径の複数の開口４ａを有する第１の絶縁層４が形成されており、第１の絶縁層４の上には第１の配線層５が形成されている。第１の配線層５は、第１の絶縁層４の複数の開口４ａを覆い閉塞するように形成されている。また、貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の絶縁層４と内接するように形成され、この内接部に第１の絶縁層４の開口４ａと同径の開口６ａを複数有している。第２の絶縁層６の複数の開口６ａは、それぞれ第１の絶縁層４の複数の開口４ａと同軸的に、すなわち半導体基板２の裏面側から見て同じ位置に重なるように形成されている。
【００３７】
第２の絶縁層６の有する開口６ａの形状と個数および配置は、特に限定されないが、前記した第１の実施形態と同様に、図２Ｂに示すように、円形の開口６ａをｘｙ方向の格子の交点（格子点）をなすように配置した形態を採ることが好ましい。
【００３８】
また、貫通孔３内に第２の配線層７が充填・形成されている。この第２の配線層７は、第２の絶縁層６の複数の開口６ａおよび第１の絶縁層４の複数の開口４ａを介して第１の配線層５に内接しており、かつ貫通孔３内から半導体基板２の裏面の第２の絶縁層６上に亘って形成されている。さらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、半導体基板２の裏面において、外部端子８の配設部を除く第２の配線層７上と第２の絶縁層６上には、保護層（裏面側保護層）９が被覆されている。
【００３９】
このように構成される第２の実施形態の半導体装置２１は、以下に示すように製造される。すなわち、まず図５Ａに示す第１の工程において、半導体基板２の表面に、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ、ポーラスＳｉＯＣ等から成る第１の絶縁層４を、ＣＶＤ法、スピンコート法、スプレーコート法等により形成する。
【００４０】
次いで、図５Ｂに示す第２の工程において、第１の絶縁層４の上に第１の配線層５を、スパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００４１】
なお、図示を省略したが、第１の配線層５を形成した後、その上に表面側保護膜を形成する。表面側保護膜は、ＳｉＯ２膜、ＳｉＮｘ膜、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材から構成され、例えばＣＶＤ法やスピンコート法、スプレーコート法、印刷法等によって形成される。また、第１の配線層５と表面側保護膜との間に、さらに絶縁層や配線層が設けられた多層配線構造では、絶縁層や配線層はＣＶＤ法やスパッタ法、蒸着法、めっき法等により形成する。多層配線構造を形成する場合、図３Ａおよび図３Ｂに示す工程を繰り返し行い、図示を省略するが、各配線層間は金属ビアにより電気接続する。またさらに、半導体装置１がイメージセンサパッケージの態様を有する場合には、半導体基板２の表面に、接着層（例えば、感光性または非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂）を介して、ガラスなどの光透過性保護基板が接着される。
【００４２】
次いで、図５Ｃに示す第３の工程において、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により貫通孔３を形成し、貫通孔３の底面部で第１の絶縁層４を露出させる。なお、この貫通孔３は、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜の場合は、ＳＦ６とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００４３】
次いで、図５Ｄに示す第４の工程において、貫通孔３の底面部（第１の絶縁層４の露出部）および内壁面から半導体基板２の裏面を覆うように、第２の絶縁層６をＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂等により構成される。
【００４４】
次いで、図５Ｅに示す第５の工程において、貫通孔３の底面部に第１の絶縁層４を覆うように形成された第２の絶縁層６に、所定のパターンのマスク（図示を省略。）を使用してプラズマエッチングにより、貫通孔３の表面側の開口よりも小径の小開口６ａを複数形成し、これらの小開口６ａから第１の絶縁層４を露出させる。その後、こうして露出された第１の絶縁層４をエッチングし、小開口６ａと同じ位置に同径の小開口４ａを形成する。第２の絶縁層６の小開口６ａおよび第１の絶縁層４の小開口４ａの形成においては、第１の配線層５に比べて第２の絶縁層６および第１の絶縁層４が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第２の絶縁層６および第１の絶縁層４がＳｉＯ２膜であり、第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００４５】
なお、前記した第５の工程は、レーザエッチング法を使用し、マスクを用いることなく行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。第２の絶縁層６が樹脂膜であり、微細径の小開口６ａを形成する場合は、波長２６６ｎｍのＵＶレーザの使用が好ましい。
【００４６】
次いで、図５Ｆに示す第６の工程において、貫通孔３内の第２の絶縁層６上から半導体基板２の裏面の第２の絶縁層６上に亘って、かつ第２の絶縁層６の小開口６ａおよび第１の絶縁層４の小開口４ａを介して第１の配線層５に内接するように、第２の配線層７を形成する。この第２の配線層７は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。そして、第２の配線層７の形成は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により行う。貫通孔３内を隙間なく充填するように第２の配線層７を形成することが望ましいが、完全に充填せず間隙があってもよい。
【００４７】
その後、図５Ｇに示す第７の工程において、第２の配線層７上に外部端子８を形成し、この外部端子８の配設部を除く第２の配線層７上および第２の絶縁層６上に、裏面側保護層９を形成する。外部端子８は例えば半田材で形成され、裏面側保護層９は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図４に示す半導体装置２１の個片が得られる。
【００４８】
このように製造される第２の実施形態の半導体装置２１においては、第１の実施形態と同様に第２の絶縁層６が第１の配線層５に対する補強効果を有するうえに、第２の絶縁層６の開口６ａと同位置に同径の開口４ａを複数有する第１の絶縁層４が、第１の配線層５に内接するように形成され、この第１の絶縁層４と第２の絶縁層６との積層部が第１の配線層５に対する補強構造体として機能する。したがって、第１の実施形態より第１の配線層５に対する補強効果がさらに向上し、電気的・機械的信頼性がさらに良好な半導体装置を得ることができる。
【００４９】
図６は、本発明の第３の実施形態に係る半導体装置の構成を示す断面図であり、図７Ａ〜図７Ｉは、第３の実施形態の半導体装置を製造する方法の各工程を示す断面図である。なお、これらの図において、図１および図３Ａ〜図３Ｈ（ならびに図４および図５Ａ〜図５Ｇ）と同一部分には同一符号を付している。
【００５０】
図６に示すように、第３の実施形態の半導体装置３１は、シリコン等から成る半導体基板２を有し、この半導体基板２には、裏面側から半導体基板２の厚さよりも浅い凹孔３２が形成されている。この凹孔３２の底部（表面側端部）には、この凹孔３２よりも小径の複数の小貫通孔３３が半導体基板２の表面側に貫通するように形成されている。小貫通孔３３の形状と個数および配置は、特に限定されないが、図２Ｂに示すように、円形の小貫通孔３３をｘｙ方向の格子点をなすように配置した形態を採ることが好ましい。
【００５１】
また、半導体基板２の表面には、小貫通孔３３と同径の開口４ａを複数有する第１の絶縁層４が被覆されている。第１の絶縁層４の複数の開口４ａは、小貫通孔３３の上部（表面側開口部）に連接して形成されている。そして、第１の絶縁層４の上には、その複数の開口４ａを覆い閉塞するように第１の配線層５が形成されている。
【００５２】
さらに、凹孔３２および複数の小貫通孔３３の内壁面ならびに半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、複数の小貫通孔３３の表面側端部において第１の配線層５と内接するように形成されており、この内接部に、第１の絶縁層４の複数の開口４ａとほぼ同径の複数の開口６ａが形成されている。
【００５３】
さらに、凹孔３２および凹孔３２に連接して形成された小貫通孔３３内に、第２の配線層７が充填・形成されている。この第２の配線層７は、第２の絶縁層６の開口６ａを介して第１の配線層５に内接しており、かつ小貫通孔３３内および凹孔３２内から半導体基板２の裏面の第２の絶縁層６上に亘って形成されている。またさらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、半導体基板２の裏面において、外部端子８の配設部を除く第２の配線層７上と第２の絶縁層６上には、保護層（裏面側保護層）９が被覆されている。
【００５４】
このように構成される第３の実施形態の半導体装置３１は、以下に示すように製造される。すなわち、まず図７Ａに示す第１の工程において、半導体基板２の表面に、シリコン酸化物、シリコン窒化物、ＳｉＯＦ、ポーラスＳｉＯＣ等から成る第１の絶縁層４を、ＣＶＤ法、スピンコート法、スプレーコート法等により形成する。
【００５５】
次いで、図７Ｂに示す第２の工程において、第１の絶縁層４の上に第１の配線層５を、スパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００５６】
なお、図示を省略したが、第１の配線層５を形成した後、その上に表面側保護膜を形成する。表面側保護膜は、ＳｉＯ２膜、ＳｉＮｘ膜、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材から構成され、例えばＣＶＤ法やスピンコート法、スプレーコート法、印刷法等によって形成される。また、第１の配線層５と表面側保護膜との間に、さらに絶縁層や配線層が設けられた多層配線構造では、絶縁層や配線層はＣＶＤ法やスパッタ法、蒸着法、めっき法等により形成する。多層配線構造を形成する場合、図３Ａおよび図３Ｂに示す工程を繰り返し行い、図示を省略するが、各配線層間は金属ビアにより電気接続する。またさらに、半導体装置１がイメージセンサパッケージの態様を有する場合には、半導体基板２の表面に、接着層（例えば、感光性または非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコーン樹脂）を介して、ガラスなどの光透過性保護基板が接着される。
【００５７】
次いで、図７Ｃに示す第３の工程において、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により半導体基板２の厚さよりも浅く設定された凹孔第１の貫通孔３２を形成する。なお、この凹孔第１の貫通孔３２は、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。凹孔第１の貫通孔３２の形成においては、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。例えば半導体基板２がシリコンである場合、エッチング用のガスとしては、ＳＦ６とＯ２とＡｒの混合ガスを使用する。
【００５８】
次いで、図７Ｄに示す第４の工程において、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用し、凹孔の底部にこの凹孔よりも小径の複数の小貫通孔３３をプラズマエッチング法により形成する。そして、この小貫通孔３３の底面部において第１の絶縁層４を露出させる。小貫通孔３３の形成においては、第１の絶縁層４に比べて半導体基板２が大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。エッチング用のガスとしては、例えば、半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜の場合には、ＳＦ６とＯ２とＡｒの混合ガスを使用する。
【００５９】
次いで、図７Ｅに示す第５の工程において、第１の絶縁層４の露出部をプラズマエッチングにより除去して、第１の絶縁層４に小開口４ａを形成し、これらの小開口４ａから第１の配線層５を露出させる。このとき、半導体基板２や第１の配線層５に比べて第１の絶縁層４が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜で半導体基板２がシリコン、第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００６０】
なお、前記した第４の工程と第５の工程は、レーザエッチング法によりマスクを用いることなく一括して行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜である場合は、レーザ光源として波長３５５ｎｍのＹＡＧレーザの使用が好ましい。
【００６１】
次いで、図７Ｆに示す第６の工程において、小貫通孔３３の底面（第１の配線層５の露出部）および内壁面から凹孔３２の内壁面を覆い、さらに半導体基板２の裏面を覆うように、第２の絶縁層６を、ＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂等により構成される。
【００６２】
次いで、図７Ｇに示す第７の工程において、小貫通孔３３の底面部で第１の配線層５を覆うように形成された第２の絶縁層６に、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより、小貫通孔３３および第１の絶縁層４の小開口４ａと同径の複数の小開口６ａを形成し、第１の配線層５を再び露出させる。この小開口６ａの形成では、第１の配線層５に比べて第２の絶縁層６が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第２の絶縁層６がＳｉＯ２膜で第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００６３】
また、第２の絶縁層６の除去および小開口６ａの形成を、マスクを用いずに第２の絶縁層６を異方性エッチングによりエッチバックすることで行っても良い。この場合、小貫通孔３３の底面および内壁面に比べて、凹部３２の底面および内壁面と半導体基板２の裏面側の膜厚が厚くなるように、第２の絶縁層６を形成することが好ましい。
【００６４】
次いで、図７Ｈに示す第８の工程において、複数の小貫通孔３３内に形成された第２の絶縁層６上から半導体基板２の裏面の第２の絶縁層６上に亘って、かつ第２の絶縁層６の小開口６ａを介して第１の配線層５に内接するように、第２の配線層７を形成する。第２の配線層７は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。そして、第２の配線層７の形成は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により、凹孔３２および小貫通孔３３内を充填するように行う。貫通孔３内を隙間なく充填するように第２の配線層７を形成することが望ましいが、完全に充填せず間隙があってもよい。
【００６５】
その後、図７Ｉに示す第９の工程において、第２の配線層７上に外部端子８を形成し、この外部端子８の配設部を除く第２の配線層７上および第２の絶縁層６上に、裏面側保護層９を形成する。外部端子８は例えば半田材で形成され、裏面側保護層９は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図６に示す半導体装置３１の個片が得られる。
【００６６】
このように製造される第３の実施形態の半導体装置３１においては、半導体基板２の裏面側から該基板の厚さより浅く設けられた凹孔３２の底面部において、この凹孔３２よりも小径の小貫通孔３３が複数形成され、これら小貫通孔３３の上部に第１の絶縁層４の複数の開口４ａが連接して形成されるとともに、凹孔３２および小貫通孔３３の内壁面に被覆・形成された第２の絶縁層６が、第１の配線層５との内接部に小貫通孔３３および第１の絶縁層の開口４ａと同径の複数の開口６ａを有するように構成されているので、半導体基板２の凹孔３２の底面より上方の小貫通孔３３の深さに相当する部分（小貫通孔３３）が、第１の配線層５に内接する第１の絶縁層４を支持する。すなわち、凹孔３２等の形成部において、第１の絶縁層４と半導体基板２の小貫通孔３３形成部との積層部が、第２の絶縁層６とともに第１の配線層５に対する補強構造体として機能する。したがって、第２の実施形態よりさらに第１の配線層５に対する補強効果が向上し、電気的・機械的信頼性により優れた半導体装置を得ることができる。
【００６７】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２Ａ】本発明の第１の実施形態における第２の絶縁層の開口の一形状を示す平面図である。
【図２Ｂ】本発明の第１の実施形態における第２の絶縁層の開口の別の形状を示す平面図である。
【図３Ａ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｂ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｃ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｄ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｅ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｆ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｇ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｈ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。
【図５Ａ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５Ｂ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５Ｃ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５Ｄ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５Ｅ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５Ｆ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５Ｇ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第３の実施形態に係る半導体装置の構成を示す断面図である。
【図７Ａ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｂ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｃ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｄ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｅ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｆ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｇ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｈ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７Ｉ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【００６９】
１，２１，３１…半導体装置、２…半導体基板、３…貫通孔、４…第１の絶縁層、４ａ…第１の絶縁層の開口、５…第１の配線層、６…第２の絶縁層、６ａ…第２の絶縁層の開口、７…第２の配線層、８…外部端子、９…裏面側保護層、３２…凹孔、３３…小貫通孔。
【図１】
0004585561.tif 000002
【図２Ａ】
0004585561.tif 000003
【図２Ｂ】
0004585561.tif 000004
【図３Ａ】
0004585561.tif 000005
【図３Ｂ】
0004585561.tif 000006
【図３Ｃ】
0004585561.tif 000007
【図３Ｄ】
0004585561.tif 000008
【図３Ｅ】
0004585561.tif 000009
【図３Ｆ】
0004585561.tif 000010
【図３Ｇ】
0004585561.tif 000011
【図３Ｈ】
0004585561.tif 000012
【図４】
0004585561.tif 000013
【図５Ａ】
0004585561.tif 000014
【図５Ｂ】
0004585561.tif 000015
【図５Ｃ】
0004585561.tif 000016
【図５Ｄ】
0004585561.tif 000017
【図５Ｅ】
0004585561.tif 000018
【図５Ｆ】
0004585561.tif 000019
【図５Ｇ】
0004585561.tif 000020
【図６】
0004585561.tif 000021
【図７Ａ】
0004585561.tif 000022
【図７Ｂ】
0004585561.tif 000023
【図７Ｃ】
0004585561.tif 000024
【図７Ｄ】
0004585561.tif 000025
【図７Ｅ】
0004585561.tif 000026
【図７Ｆ】
0004585561.tif 000027
【図７Ｇ】
0004585561.tif 000028
【図７Ｈ】
0004585561.tif 000029
【図７Ｉ】
0004585561.tif 000030
【図８】
0004585561.tif 000031