(57)【特許請求の範囲】
【請求項１】
半導体チップと、
該半導体チップが搭載される第１の面と該第１の面の反対側の第２の面とを有し、該第２の面に配線パターンが形成された柔軟性を有する回路基板と、
前記第２の面に形成された外部接続用突起電極と、
前記半導体チップが封止された第１の封止部と、
前記外部接続用突起電極が形成された部分の第１の面側に形成された配線パターンを封止する第２の封止部と
を有し、
前記外部接続用突起電極が形成された部分が、前記外部接続用突起電極が外側となるように前記半導体チップの方向へ所定の角度で折り曲げられ、前記第２の封止部が接着剤により前記第１の封止部に固定されたことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、前記回路基板の第２の面において前記第１の封止部の反対側に外部接続用電極が形成されたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の搭載構造に係わり、特に実装基板に対してパッケージを垂直に配置することにより実装面積を減少した半導体装置及び半導体装置の実装構造に関する。
【０００２】
【従来の技術】
実装面に対してパッケージを垂直に配置した半導体装置は、一般的に縦型実装の半導体装置と称される。従来の縦型実装の半導体装置として、金属製のリードフレームを用いてプラスチックパッケージした、いわゆるＳＶＰ（Surface Vertical Package)がメモリー用途として製品化されている。
【０００３】
ＳＶＰは同じプラスチックパッケージであるＴＳＯＰ（Thin Small Outline Package)と同様の組み立て工程により製造可能であり、接続用のリードをパッケージの一辺にまとめて設け、リードの先端部分を実装面に固定したときにパッケージが実装面に対して垂直に配置されるように構成したものである。また、実際のリードと同様な構成のダミーリードを設けてマザーボードへの実装の際に転倒を防止する構成とされている。
【０００４】
また、特開平１０−１５００６５号公報は、垂直配置可能なチップサイズパッケージを開示している。このチップサイズパッケージでは、フレキシブルプリント基板上に半導体チップが搭載され、半導体チップ搭載面の反対側の面に配線パターンが形成されている。フレキシブルプリント基板の半導体チップ搭載領域には、半導体チップの電極に対応した位置に貫通孔が形成されており、配線パターンの設けられた面に形成されたパッドと半導体チップの電極とは、貫通孔を通じてボンディングワイヤにより接続されている。
【０００５】
上述の構成において、フレキシブルプリント基板の一辺側にまとめて実装用半田ボールを形成し、この部分を半導体チップ側に折り曲げることにより、実装用半田ボールが形成された面に対して、半導体チップの搭載面が垂直になるように構成している。すなわち、半導体装置を実装面に対して垂直に固定することが可能となっている。したがって、この特許公報に開示された半導体装置では、半導体チップの封止に加えて、半導体チップの搭載面の反対側の面、すなわち、回路パターンが形成された面も樹脂封止されている。この樹脂封止部から延出したフレキシブルプリント基板の部分に上述の半田ボールが形成され、折り曲げられている。したがって、フレキシブルプリント基板は、その回路形成面を外側にして直角に折り曲げられている。
【０００６】
【発明が解決しようとする課題】
上述のＳＶＰにおいては、リードのマザーボードへの接合の信頼性を確保するために、リードの先端を折り曲げるなどして実装面に平行となる部分をリードに設け、ＴＳＯＰと同程度のリード接合面積を確保する必要がある。このため、半導体装置の製造工程が複雑となり、製造コストの上昇を招いていた。
【０００７】
また、実装を行う際、転倒防止のために支え用のリードを設けなければならず、半導体装置の寸法が大きくなるという問題があった。さらに、外部接続用のリードはパッケージの一辺にしか設けることができないため、端子数の多い半導体装置では、ＴＳＯＰよりも実装面積が大きくなってしまうという問題もあった。
一方、特開平１０−１５００６５号公報に開示された半導体装置は、チップ搭載面側の樹脂封止に加えて反対側も樹脂封止をする必要があり、構造が複雑であり、製造コストが上昇するといる問題が考えられる。また、実装用半田ボールが形成されるフレキシブルプリント基板の部分が折り曲げられて半導体チップの封止部及び封止部の上に設けられた放熱用ヒートシンクに接触しているため、実装部分に半導体チップの熱が容易に伝わってしまい、熱膨張に起因して実装信頼性が低下するという問題も考えられる。
【０００８】
また、特開平１０−１５００６５号公報に開示された半導体装置は、半導体チップの搭載領域内においてワイヤボンディングを行っているが、半導体チップの電極ピッチが狭くなった場合、ワイヤボンディング用の領域が確保できなくなるという問題も考えられる。
【０００９】
本発明は上記の点に鑑みてなされたものであり、従来のチップサイズパッケージの構造を応用した簡単な構成を有し、実装面積の小さい縦型実装可能な半導体装置及びそのような半導体装置の実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１１】
請求項１記載の発明は、
半導体チップと、
該半導体チップが搭載される第１の面と該第１の面の反対側の第２の面とを有し、該第２の面に配線パターンが形成された柔軟性を有する回路基板と、
前記第２の面に形成された外部接続用突起電極と、
前記半導体チップが封止された第１の封止部と、
前記外部接続用突起電極が形成された部分の第１の面側に形成された配線パターンを封止する第２の封止部と
を有し、
前記外部接続用突起電極が形成された部分が、前記外部接続用突起電極が外側となるように前記半導体チップの方向へ所定の角度で折り曲げられ、前記第２の封止部が接着剤により前記第１の封止部に固定されたことを特徴とするものである。
【００１３】
請求項２記載の発明は、請求項１記載の半導体装置であって、前記回路基板の第２の面において前記第１の封止部の反対側に外部接続用電極が形成されたことを特徴とするものである。
【００１４】
上記した各手段は、次のように作用する。
【００１５】
請求項１記載の発明によれば、マザーボード等の実装基板への実装に必要な電極をまとめて回路基板の一部に形成し、その回路基板の一部を例えば垂直に折り曲げることとすれば、実装基板上において半導体装置の占める搭載面積は折り曲げられた部分のみとなる。したがって、個々の半導体装置の実装面積が減少し、実装基板の実装密度を高めることができる。
【００１６】
半導体チップと外部接続用突起電極とは回路基板の第１の面に形成された回路パターンにより電気的に接続される。したがって、回路パターンは回路基板の折り曲げ部を通過して半導体チップ側から突起電極の形成された側へと延在している。このような構造において、本発明による半導体装置の回路基板の折り曲げ方向は、回路パターンが形成されている第１の面が内側に折り曲げられることとなり、回路パターンにとっては圧縮方向となる。このため、回路パターンに引張力が加わる方向に回路基板を折り曲げる構成と比較すると、回路基板の折り曲げにより回路パターンの断線あるいは損傷の可能性を低減することができる。
【００１７】
また、請求項１記載の発明によれば、回路基板の外部接続用突起電極の設けられた部分に形成された回路パターンは、第２の封止部により封止されて保護される。また、この第２の封止部を、半導体チップが封止された第１の封止部に接着することにより、回路基板の外部接続用突起電極の設けられた部分を所定角度に容易に固定することができる。また、回路パターンは第２の封止部により封止されているため、動作時の半導体チップからの熱の影響を低減することができる。
【００１８】
請求項２記載の発明によれば、回路基板の第２の面において第１の封止部の反対側に外部接続用電極が形成されるため、この電極を利用して他の半導体装置を直接接続する構成とすることができる。したがって、本発明による半導体装置と他の半導体装置とを、実装基板を介さずに接続することができ、高速な動作が可能となる。また、例えば、本発明による半導体装置をメモリとし、これにマイクロプロセッサを直接接続することにより、システムＬＳＩを容易に構築することができる。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００２０】
図１は本発明の第１の実施の形態による半導体装置の図である。図１（ａ）は半導体装置の正面図であり、図１（ｂ）はその側面図である。本発明の第１の実施の形態による半導体装置は縦型実装の半導体装置であり、半導体チップが、マザーボード等の実装基板２に対して垂直となるように構成されている。
【００２１】
本発明の第１の実施の形態による半導体装置は、柔軟性を有する回路基板４と、回路基板４に搭載された半導体チップ６と、半導体チップ６の搭載された回路基板の部分に対して垂直に折り曲げられた部分に設けられた複数の半田ボール（突起電極）８とよりなる。
【００２２】
回路基板４の半導体チップ６が設けられた面（第１の面）４ａには回路パターン（図示せず）が形成されており、半導体チップ６と半田ボール８とを電気的に接続している。半導体チップ６は封止部１０（第１の封止部）により樹脂封止され、半田ボール８が設けられた回路基板４の部分の反対側にも封止部１２（第２の封止部）が設けられている。この封止部１２は回路パターンを封止するとともに回路基板４の折り曲げられた部分を補強するよう作用する。すなわち、封止部１２を回路基板４上に形成することにより、回路基板４の折り曲げられた部分を平坦に維持することができる。
【００２３】
また、封止部１０と封止部１２とは回路基板４が折り曲げられたときに互いに当接するように構成されている。すなわち、封止部１０と封止部１２とが当接することにより、回路基板４の折り曲げ角度が所定の角度となる。本実施の形態の場合は、封止部１０と封止部１２の各々の側面の傾きが回路基板４に対して４５度となっており、これにより、封止部１０と封止部１２とが当接したときに回路基板４は９０度に折り曲げられることとなる。すなわち、半導体チップ６が設けられた部分の回路基板４と半田ボール８が設けられた部分の回路基板４とは互いに垂直にとなる。
【００２４】
封止部１０と封止部１２とは当接した状態で接着剤等により固定され、回路基板４は折り曲げられた状態に維持される。この接着剤としては、エポキシ系又はポリイミド系の接着剤を使用することが好ましい。
【００２５】
また、回路基板４はチップサイズパッケージのインターポーザに相当するものであり、９０度に折り曲げることを考慮すると、柔軟性を有するポリイミド系のフィルムにより形成することが好ましい。
【００２６】
上述のように、回路基板４の半導体チップ４が搭載される面４ａには回路パターンが形成され、回路パターンは半田ボール８が形成された部分の反対側まで延在し、半田ボール８を設けるためのランドに接続されている。したがって、回路パターンは回路基板４の折り曲げ部を通過して延在することとなり、回路基板４を折り曲げる際に回路基板４とともに折り曲げられることとなる。
【００２７】
もし、回路パターンが回路基板４の面４ａの反対側の面４ｂに形成されていたとすると、回路基板４が折り曲げられる際に、折り曲げ部において回路パターンには引張力作用する。本実施の形態のように回路基板４を９０度に急峻に折り曲げた場合、回路パターンには大きな引張力が作用し、回路パターンが断線あるいは損傷してしまう。
【００２８】
しかし、本実施の形態では、回路パターンは回路基板の面４ａに形成されており、回路基板４が折り曲げられる際に回路パターンには圧縮力が作用する構成となっている。したがって、回路基板４が折り曲げられても回路パターンが断線することはない。
【００２９】
回路基板の折り曲げ線に対して回路パターンが垂直に延在していると、折り曲げ部での応力の影響が大きいため、回路パターンを波形あるいはジグザグ状にすることにより回路パターンに作用する応力を吸収あるいは分散することができる。
【００３０】
本実施の形態において、半田ボール８は、回路基板４の面４ｂ側、すなわち半導体チップ６が搭載される面６ａの反対側の面の一辺に沿って３列に整列した状態で形成されている。半田ボール８の列の数は形成すべき半田ボール８の数により決まるものであり、任意の数とすることができる。
【００３１】
図２は半田ボール８を効率的に配列した構成を示す図である。図２（ａ）は半導体装置の一部の正面図であり、図２（ｂ）は半導体装置の底面図であり、図２（ｃ）は半導体装置の一部の側面図である。
【００３２】
図２に示す半導体装置では、半田ボール８を３列の千鳥格子状に配列することにより、半導体装置の実装に係る面積を縮小している。すなわち、３列の半田ボール８のうち、真中の一列における半田ボール８の位置を列の長手方向にずらすことにより、隣接した列の半田ボール８との距離を確保したまま列の間隔を狭くしている。これにより、半導体装置の半田ボール８が設けられた部分の面積は、単に３列に配置した場合に比較して図２（ｂ）及び図２（ｃ）において斜線により示した部分だけ縮小することができる。したがって、より小さな実装面積の半導体装置を達成することができ、実装基板への実装密度を高めることができる。
次に、本実施の形態による半導体装置の製造方法について図３を参照しながら説明する。
【００３３】
本実施の形態による半導体装置は、ポリイミド系のフィルム上に複数個の半導体チップを搭載して同時に複数個製造され、最後に個別の半導体装置に個片化される。
【００３４】
まず、図３（ａ）に示すように、回路基板４としてのポリイミド系フィルムに半導体チップ６を搭載する。回路基板４の半導体チップ搭載面４ａには予め回路パターン（図示せず）が形成されている。回路パターンは半導体チップ６の電極と接続されるパッドを含んでおり、本実施の形態では、パッドは半導体チップ６の周囲に配置される構成となっている。また、回路パターンはハンダボール８が形成される部分まで延在し、半田ボール８の各々に対応したランド１４接続されている。ランド１４の下の回路基板４には貫通孔４ｃが形成されており、この貫通孔４ｃを介して半田ボール８が設けられる。
【００３５】
半導体チップ６が搭載されると、図３（ｂ）に示すように、半導体チップ６の電極と回路基板４のパッドとをボンディングワイヤ１６によりボンディングする。次に、図３（ｃ）に示すように、半導体チップ６を樹脂封止して封止部１０を形成するとともに、半田ボール８の設けられた部分の回路パターンを樹脂封止して封止部１２を形成する。封止部１０及び封止部１２の相対する面は略４５度に傾斜して形成される。
【００３６】
樹脂封止が終了すると、次に図３（d）に示すように半田ボール８が形成される。半田ボール８は貫通孔４ｃを介してランド１４に接続されるように形成される。したがって、半田ボール８の各々は回路パターン及びボンディングワイヤ１６を介して半導体チップ６の対応する電極に電気的に接続される。
【００３７】
半田ボール８の形成が終了すると、図３（ｅ）に示すように、ポリイミドフィルムは個々の半導体チップ６に対して個片化される。その後、図３（ｆ）に示すように、回路基板４の半田ボール８が設けられた部分は、半導体チップ６の設けられた部分に対して垂直に折り曲げられる。すなわち、回路基板４の封止部１２が形成された部分は、封止部１０が３形成された部分に対して垂直に折り曲げられる。
【００３８】
この折り曲げの際、封止部１２の側面が封止部１０の側面に当接するまで封止部１２を単に封止部１０の方向に折り曲げることにより、封止部１２を封止部１０に対して垂直に配置することができる。すなわち、封止部１２の４５度に傾斜した側面が、封止部１０の４５度に傾斜した側面に当接することにより、封止部１２は封止部１０に対して９０度に配置される。
【００３９】
したがって、封止部１２の封止部１０に対する角度は側面の傾斜角度により自動的に設定される。本実施の形態では、封止部１２を封止部１０に対して９０度の角度（垂直）に配置する構成としているが、この角度に限られることなく、回路基板の折り曲げが可能な範囲内で任意の角度に設定することができる。
【００４０】
上述の本実施例による半導体装置は、半田ボール８がマザーボード等の実装基板２の対応する電極に接合されることにより実装基板２に搭載される。したがって、本実施の形態による半導体装置は、実装基板２に実装された状態で、半導体チップ６が封止された封止部１０が実装基板２に対して垂直に配置される。
【００４１】
図４は、従来のボールグリッドアレイ（ＢＧＡ）タイプの半導体装置が実装基板に搭載された状態を示す図である。図４（ａ）は従来のＢＧＡタイプの半導体装置の平面図であり、図４（ｂ）はその側面図である。一方、図５は本実施の形態による半導体装置を、図４の半導体装置の実装面積と同じ面積に複数個搭載した状態を示す図である。図５（ａ）は本実施の形態による半導体装置の平面図であり、図５（ｂ）はその正面図であり、図５（ｃ）はその側面図である。
【００４２】
図４に示すように、従来のＢＧＡタイプの半導体装置では、半導体装置全体の面積と実装に要する面積は等しくなる。一方、図５に示すように、本実施の形態による半導体装置では、実装に用いられる半田ボール８の設けられる部分に面積は半導体チップ６が封止された部分の面積（封止部１０の面積）の略１／６となっている。すなわち、本実施の形態による半導体装置は、従来の半導体装置の実装面積に対して６個実装することができ、実装密度は６倍となる。
【００４３】
本実施の形態による半導体装置は、図６（ａ）に示すように、単体で実装してもよく、また、複数個を隣接して実装することもできる。また、実装高さが確保できない場合は、図６（ｂ）に示すように、折り曲げ角度を９０度ではなく、例えば６０度とすることにより高さを低くすることもできる。
【００４４】
また、図６（ｃ）に示すように、実装基板に垂直な部分を設け、垂直な部分に本実施の形態による半導体装置を実装し、水平な部分に従来の半導体装置を実装することにより、容積効率が向上した半導体装置の実装構造を実現することができる。また、図６（ｄ）に示すように、実装基板に対向する垂直な部分を設け、本実施の形態による半導体装置を対向して配置することによっても、容積効率が向上した実装構造を実現することができる。
【００４５】
図７は、本実施の形態による半導体装置を複数個組み合わせて一体化した実装構造の例を示す側面図である。図７において、本実施の形態による半導体装置は８個隣接して配置され、半導体装置の各々はホルダ２０により固定されている。すなわち、ホルダ２０には各半導体装置の封止部１０を挿入可能なスリットが８個形成され、各半導体装置の封止部１０が対応するスリットに挿入されている。
各半導体装置の封止部１０は、ホルダ２０のスリットに挿入された後、接着剤等により固定されてもよい。これにより、８個の半導体装置はホルダ２０により一体的に保持され、あたかもひとつの半導体装置として取り扱うことができ、実装も一度に行うことができる。
【００４６】
なお、ホルダ２０を熱伝導率の高い材料により形成することにより、ホルダ２０を半導体装置の放熱部材として利用することもできる。ホルダ２０に固定される半導体装置の数は８個に限られるものはなく、任意の数とすることができる。
また、ホルダ２０を設けた場合は、半導体装置の重さに加えてホルダの重さも半田ボール８に加わることとなるので、半田ボール８を圧縮強度の高いものとすることが好ましい。例えば、半田ボール８としては共晶半田ボールが一般的であるが、例えば、銅製のコアに半田メッキを施したボール電極を用いることにより半田ボール８の圧縮強度を高めることができ、ホルダ２０の重量が加わっても実装時に半田ボールがつぶれることは無い。
【００４７】
次に、本実施の形態による半導体装置の実装構造の例について説明する。
【００４８】
図８は本実施の形態による半導体装置とＢＧＡタイプの半導体装置を組み合わせて一体構造とした例を示す図であり、図８（ａ）は、正面図、図８（ｂ）は側面図を示す。
【００４９】
図８に示した半導体装置の実装構造では、本実施の形態による半導体装置における半導体チップの下の回路基板上にランドを設けて半導体チップの電極と接続し、かつランドの下の回路基板に貫通孔を設けておく。そして、この貫通孔を介して、ＢＧＡタイプの半導体装置２２を接続する。
【００５０】
例えば、本実施の形態による半導体装置をメモリ装置とし、接続するＢＧＡタイプの半導体装置２２をマイクロプロセッサとすることにより、容易にシステムＬＳＩを構築することができる。このような実装構造によれば、マイクロプロセッサとメモリ装置との間に実装基板が介在せず、これらの装置の間の信号経路を短くできるため、高速な信号のやりとりが可能となり、処理速度の速いシステムＬＳＩを構築することができる。
【００５１】
なお、本実施の形態による半導体装置とＢＧＡタイプの半導体装置２２との間の接続に用いられる突起電極は、本実施の形態による半導体装置に設けられていても、あるいは、ＢＧＡタイプの半導体装置に設けられていてもよい。
【００５２】
図９は、本実施の形態による半導体装置を２つ組み合わせて接合した実装構造を示す側面図である。例えば、本実施の形態による半導体装置をメモリ装置とした場合、これを２つ組み合わせ、共通の端子は直接メモリ装置同士で接続し、外部からの信号のやりとりをする端子は、外部接続用端子としておけば、メモリ容量を２倍としたメモリ装置を容易に構築することができる。
【００５３】
なお、本出願人は、上述の発明の他に以下の発明を開示する。
【００５４】
（付記１）  半導体チップと、
該半導体チップが搭載される第１の面と該第１の面の反対側の第２の面とを有し、該第２の面に配線パターンが形成された柔軟性を有する回路基板と、
前記第２の面に形成された外部接続用突起電極と
を有し、
前記外部接続用突起電極が形成された部分を、前記外部接続用突起電極が外側となるように前記半導体チップの方向へ所定の角度で折り曲げたことを特徴とする半導体装置。（１）
（付記２）  付記１記載の半導体装置であって、
前記半導体チップが封止された第１の封止部と、前記外部接続用突起電極が形成された部分の第１の面側に形成された配線パターンを封止する第２の封止部とを有し、前記外部接続用突起電極が形成された部分が折り曲げられて前記第２の封止部が接着剤により前記第１の封止部に固定されたことを特徴とする半導体装置。（２）
（付記３）  付記１又は２記載の半導体装置であって、前記回路基板の第２の面において前記第１の封止部の反対側に外部接続用電極が形成されたことを特徴とする半導体装置。（３）
（付記４）  付記３記載の半導体装置であって、
前記外部接続用電極に対して他の半導体装置が接続されたことを特徴とする半導体装置。
【００５５】
（付記５）  付記２記載の半導体装置が複数個整列して基板に搭載され、前記半導体装置の各々の前記第１の封止部が保持部材に設けられた収容部に挿入されることにより、前記複数の半導体装置は一体的に保持されることを特徴とする半導体装置の実装構造。
【００５６】
（付記６）  付記２記載の半導体装置の第１の封止部の回路基板に他の半導体装置を接続したことを特徴とする半導体装置。
【００５７】
（付記７）  付記６記載の半導体装置であって、
該他の半導体装置は付記２記載の半導体装置とは異なる種類の半導体装置であり、付記２記載の半導体装置と該他の半導体装置とは協働してシステムＬＳＩを構築することを特徴とする半導体装置。
【００５８】
（付記８）  半導体チップが実装面に対して垂直に配置される半導体装置の製造方法であって、
回路基板の回路形成面に半導体チップを搭載し、
該半導体チップと回路基板上のランドとをワイヤボンディングにより接続し、
前記半導体チップを封止して第１の封止部を形成する共に、該第１の封止部に隣接して第２の封止部を形成し、
該第２の封止部の回路基板側に突起電極を形成し、
前記第２の封止部を折り曲げて前記第１の封止部に接合する
各工程を含むことを特徴とする半導体装置の製造方法。
【００５９】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
請求項１記載の発明によれば、マザーボード等の実装基板への実装に必要な電極をまとめて回路基板の一部に形成し、その回路基板の一部を例えば垂直に折り曲げることとすれば、実装基板上において半導体装置の占める搭載面積は折り曲げられた部分のみとなる。したがって、個々の半導体装置の実装面積が減少し、実装基板の実装密度を高めることができる。
【００６０】
半導体チップと外部接続用突起電極とは回路基板の第１の面に形成された回路パターンにより電気的に接続される。したがって、回路パターンは回路基板の折り曲げ部を通過して半導体チップ側から突起電極の形成された側へと延在している。このような構造において、本発明による半導体装置の回路基板の折り曲げ方向は、回路パターンが形成されている第１の面が内側に折り曲げられることとなり、回路パターンにとっては圧縮方向となる。このため、回路パターンに引張力が加わる方向に回路基板を折り曲げる構成と比較すると、回路基板の折り曲げにより回路パターンの断線あるいは損傷の可能性を低減することができる。
【００６１】
また、請求項１記載の発明によれば、回路基板の外部接続用突起電極の設けられた部分に形成された回路パターンは、第２の封止部により封止されて保護される。また、この第２の封止部を、半導体チップが封止された第１の封止部に接着することにより、回路基板の外部接続用突起電極の設けられた部分を所定角度に容易に固定することができる。また、回路パターンは第２の封止部により封止されているため、動作時の半導体チップからの熱の影響を低減することができる。
【００６２】
請求項２記載の発明によれば、回路基板の第２の面において第１の封止部の反対側に外部接続用電極が形成されるため、この電極を利用して他の半導体装置を直接接続する構成とすることができる。したがって、本発明による半導体装置と他の半導体装置とを、実装基板を介さずに接続することができ、高速な動作が可能となる。また、例えば、本発明による半導体装置をメモリとし、これにマイクロプロセッサを直接接続することにより、システムＬＳＩを容易に構築することができる。
【００６３】
また、付記４記載の発明によれば、実装基板を介さずに半導体装置同士を接続することができ、信号経路が短縮されて高速動作が可能となる。また、異種の半導体装置を接続することにより容易にシステムＬＳＩを構築することができる。
【００６４】
付記５記載の発明によれば、複数の半導体装置をまとめて一体的に扱うことができ、実装も複数個の半導体装置をまとめて一度に行うことができる。
【００６５】
付記６記載の発明によれば、実装基板を介さずに半導体装置同士を接続することができ、信号経路が短縮されて高速動作が可能となる。
【００６６】
付記７記載の発明によれば、異種の半導体装置を接続することにより容易にシステムＬＳＩを構築することができる。
【００６７】
付記８記載の発明によれば、請求項１記載の発明と同様な効果を達成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置を示す図である。
【図２】本発明の第１の実施の形態による半導体装置の変形例を示す図である。
【図３】本発明の第１の実施の形態による半導体装置の製造工程を示す図である。
【図４】ＢＧＡタイプの半導体装置の実装構造を説明するための図である。
【図５】本発明の第１の実施の形態による半導体装置の実装構造を説明するための図である。
【図６】本発明の第１の実施の形態による半導体装置の実装構造を説明するための図である。
【図７】本発明の第１の実施の形態による半導体装置を複数個まとめて実装する実装構造を説明するための図である。
【図８】本発明の第１の実施の形態による半導体装置と他の半導体装置を組み合わせた構成を説明するための図である。
【図９】本発明の第１の実施の形態による半導体装置を２個組み合わせた構成を説明するための図である。
【符号の説明】
２  実装基板
４  回路基板
４ａ，４ｂ  面
４ｃ  貫通孔
６  半導体チップ
８  半田ボール
１０，１２  封止部
１４  ランド
１６  ボンディングワイヤ
２０  ホルダ
２２  半導体装置
【図１】
0004402806.tif 000002
【図２】
0004402806.tif 000003
【図３】
0004402806.tif 000004
【図４】
0004402806.tif 000005
【図５】
0004402806.tif 000006
【図６】
0004402806.tif 000007
【図７】
0004402806.tif 000008
【図８】
0004402806.tif 000009
【図９】
0004402806.tif 000010