(57)【特許請求の範囲】
【請求項１】
透光性導電膜と、前記透光性導電膜上に形成された非晶質ＳｉＸ：Ｈ層からなるｐ型の第１半導体層と、該第１半導体層上に形成された非晶質ＳｉＸ：Ｈ層からなるｐ型の第２半導体層と、該第２半導体層上に形成されたｉ型半導体層と、を有する光起電力素子において、
前記透光性導電膜の水素量が５ａｔ％以下であり、
前記ＸをＣ，Ｏ，Ｎの何れかとする前記非晶質ＳｉＸ：Ｈ層であり、前記第１半導体層は前記第２半導体層より前記Ｘの量が多く、
前記第１半導体層は前記第２半導体層より水素量が少ないことを特徴とする光起電力素子。
【請求項２】
前記第１半導体層の水素量は１０ａｔ％以下である請求項１記載の光起電力素子。
【請求項３】
前記第１半導体層の厚さが４０Å以下である請求項１〜２の何れかに記載の光起電力素子。
【請求項４】
前記透光性導電膜はＺｎＯ膜である請求項１〜３の何れかに記載の光起電力素子。
【請求項５】
請求項１〜４の何れかに記載の光起電力素子を製造する方法であって、Ｈ2 及びＳｉＨ4 を含む反応ガスを用いたＣＶＤ法により、前記透光性導電膜上に前記半導体層の一部または全部を形成することとし、前記反応ガス中のＨ2 量をＳｉＨ4 量の５倍以下にすることを特徴とする光起電力素子の製造方法。
【請求項６】
請求項１〜４の何れかに記載の光起電力素子を製造する方法であって、スパッタ法を用いて、前記透光性導電膜上に前記半導体層の一部または全部を形成することを特徴とする光起電力素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光起電力素子及びその製造方法に関する。
【０００２】
【従来の技術】
基板側から光を入射するようにした非晶質系の光起電力素子は、ガラス基板等の透光性基板上に、ＺｎＯ, ＳｎＯ2 等からなる透光性導電膜と、ｐ型非晶質シリコン層，ｉ型非晶質シリコン層及びｎ型非晶質シリコン層の積層体（ｐｉｎ構造）と、Ａｇ，Ａｌ等からなる裏面電極とをこの順に重畳させた構成が一般的である。
【０００３】
このような光起電力素子は、まず、例えばスパッタ法を用いて透光性基板上に透光性導電膜を形成し、次に、例えばＣＶＤ法を用いてｐ型，ｉ型，ｎ型の各非晶質シリコン層を透光性導電膜上に順次形成し、最後に例えばスパッタ法を用いて裏面電極をｎ型非晶質シリコン層上に形成することにより、製造される。
【０００４】
【発明が解決しようとする課題】
透光性導電膜上にＣＶＤ法を用いてｐ型非晶質シリコン層を形成する場合、反応ガス中に含まれる水素が透光性導電膜に侵入し、透光性導電膜の光透過率が低下して収集効率が低くなり、製造される光起電力素子の短絡電流（Ｉsc）を向上できないという問題がある。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、透光性導電膜に含まれる水素量を５ａｔ％以下にすることにより、水素混入に伴う透光性導電膜の光透過率の低下を抑制して、高い収集効率を得ることができるようにするとともに、光学的バンドギャップの低下を補い、短絡電流の向上を図れる光起電力素子及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に係る光起電力素子は、透光性導電膜と、該透光性導電膜上に形成された非晶質ＳｉＸ：Ｈ層からなるｐ型の第１半導体層と、該第１半導体層上に形成されたｉ型の第１半導体層と、を有する光起電力素子において、前記透光性導電膜の水素量が５ａｔ％以下であり、前記第１半導体層は前記第２半導体層より前記Ｘの量が多く、第１半導体層は前記第２半導体層より水素量が少ないことを特徴とする。
【０００８】
請求項２に係る光起電力素子は、請求項１において前記第１半導体層の水素量は１０ａｔ％以下であることを特徴とする。
【００１０】
請求項３に係る光起電力素子は、請求項１〜２の何れかにおいて、前記第１半導体層の厚さが４０Å以下であることを特徴とする。
【００１１】
請求項４に係る光起電力素子は、請求項１〜３の何れかにおいて、前記透光性導電膜はＺｎＯ膜であることを特徴とする。
【００１２】
請求項５に係る光起電力素子は、請求項１〜４の何れかに記載の光起電力素子を製造する方法であって、Ｈ2 及びＳｉＨ4 を含む反応ガスを用いたＣＶＤ法により、前記透光性導電膜上に前記半導体層の一部または全部を形成することとし、前記反応ガス中のＨ2 量をＳｉＨ4 量の５倍以下にすることを特徴とする。
【００１３】
請求項６に係る光起電力素子は、請求項１〜４の何れかに記載の光起電力素子を製造する方法であって、スパッタ法を用いて、前記透光性導電膜上に前記半導体層の一部または全部を形成することを特徴とする。
【００１４】
本発明では、透光性導電膜の水素量が５ａｔ％以下に抑えられており、透光性導電膜は高い光透過率を有し、従来より収集効率を増加でき、短絡電流の向上を図れる。
【００１５】
水素量を５ａｔ％以下に抑えた透光性導電膜を実現するために、その上に形成する半導体層（例えばｐ型ａ−ＳｉＸ：Ｈ層）を２層構成にして、透光性導電膜側の第１半導体層の水素量を他方の第２半導体層の水素量より小さくし、特に、第１半導体層の水素量を１０ａｔ％以下とする。このように第１半導体層の水素量を減少させると光学的バンドギャップが減少するので、第２半導体層（例えばｐ型ａ−ＳｉＸ：Ｈ層）より第１半導体層（例えばｐ型ａ−ＳｉＸ：Ｈ）のＸの量を多くして、第１，第２半導体層の光学的バンドギャップを略同程度にする。
【００１６】
このような構成の光起電力素子は、ＣＶＤ法を用いた半導体層の形成初期段階（第１半導体層の形成時）における反応ガスのＨ2 ／ＳｉＨ4 比を５倍以下と低くすることによって製造できる。
【００１７】
また、このような構成の光起電力素子は、スパッタ法を用いた半導体層の形成初期段階（第１半導体層の形成時）にあって、水素ガスを含まない雰囲気でスパッタリングを行うことによって製造できる。
【００１８】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は、本発明の光起電力素子の構成図である。図において、１はガラス基板である。ガラス基板１上には、ＺｎＯからなる透光性導電膜２（厚さ：６０００Å）が形成されている。また、この透光性導電膜２上には、第１ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）３（厚さ：４０Å）、第２ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）４（厚さ：６０Å）、ｉ層（ｉ型ａ−Ｓｉ：Ｈ層）５（厚さ：５０００Å）及びｎ層（ｎ型ａ−Ｓｉ：Ｈ層）６（厚さ：４００Å）が、この順に積層されている。ｎ層６上には、Ａｇ，Ａｌを含む単層または複層の裏面電極７が形成されている。
【００１９】
本発明の光起電力素子では、この透光性導電膜２の水素量は全域にわたって５ａｔ％以下である。即ち、透光性導電膜２にあって、水素量が最も大きい第１ｐ層３との界面においても水素量は５ａｔ％以下であり、その界面からガラス基板１側へ向かうにつれて水素量は除々に減っている。
【００２０】
また、ｐ型非晶質シリコン層を、透光性導電膜２側の第１ｐ層３とｉ層５側の第２ｐ層４との２層構造としている。この第１ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）３，第２ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）４の水素量，炭素量を比較した場合、水素量は前者が後者より少なく、炭素量は前者が後者より多くなっている。また、第１ｐ層３の水素量は全域にわたって１０ａｔ％以下である。
【００２１】
次に、このような構成の光起電力素子を製造するための方法、及び、製造した光起電力素子の特性について説明する。
【００２２】
（第１の製造方法）
この第１の製造方法は、ＣＶＤ法を用いて、第１ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）３及び第２ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）４を形成するものである。まず、ガラス基板１上にスパッタ法にてＺｎＯ膜を成膜して透光性導電膜２を形成する。このときのスパッタ条件は、ＲＦパワー：３００〜８００Ｗ，ターゲットサイズ：直径６インチ，反応圧力：３×１０-3Ｔｏｒｒ，Ａｒガス流量：１０ｓｃｃｍ，基板温度：室温〜２００℃である。
【００２３】
次に、ＣＶＤ法により、Ｂ2 Ｈ6 ，ＳｉＨ4 ，Ｈ2 ，ＣＨ4 の混合ガスをグロー放電分解して、第１ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）３を形成する。この際、Ｈ2 ／ＳｉＨ4 比は５以下に設定する。次いで、Ｈ2 ／ＳｉＨ4 比を大きくしたＢ2 Ｈ6 ，ＳｉＨ4 ，Ｈ2 ，ＣＨ4 の混合ガスを用い、その混合ガスのグロー放電分解により第２ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層）４を形成する。次に、同じくＣＶＤ法を用いて、ＳｉＨ4 ，Ｈ2 の混合ガスによりｉ層（ｉ型ａ−Ｓｉ：Ｈ層）５、ＰＨ3 ，ＳｉＨ4 ，Ｈ2 の混合ガスによりｎ層（ｎ型ａ−Ｓｉ：Ｈ層６を順に形成する。これらの第１ｐ層３，第２ｐ層４，ｉ層５及びｎ層６の形成条件を下記表１に示す。最後に、スパッタ法により、裏面電極７を形成する。
【００２４】
【表１】
0004400945.tif 000002
【００２５】
この第１の製造方法に従って、第１ｐ層３を形成する際の反応ガスのＨ2 ／ＳｉＨ4 比を５種類（１，３，５，１０，１５）に変えて、それぞれのＨ2 ／ＳｉＨ4 比における５種類の光起電力素子を製造した。なお、第２ｐ層４を形成する際のＨ2 ／ＳｉＨ4 比は一定とした。
【００２６】
この５種類の光起電力素子の短絡電流（Ｉsc）の値を、下記表２に示す。表２では、第１ｐ層３がない場合の短絡電流（Ｉsc）の値を１として規格化した値を示している。Ｈ2 ／ＳｉＨ4 比を、５以下の１，３，５とした光起電力素子については、短絡電流（Ｉsc）の増加を確認できた。
【００２７】
【表２】
0004400945.tif 000003
【００２８】
この５種類の光起電力素子の透光性導電膜（ＺｎＯ膜）２における水素量を、図２のグラフに表す。図２において、縦軸は水素量（Ｈ量）（ａｔ％）を示す。また、横軸は第１ｐ層３との界面からの透光性導電膜２の深さ（Å）を示しており、横軸の「０」は、透光性導電膜２及び第１ｐ層３の界面位置に対応する。
【００２９】
何れの光起電力素子においても、第１ｐ層３との界面で最も水素量が多く、その界面から遠ざかるにつれて水素量は低下していっている。また、Ｈ2 ／ＳｉＨ4 比を、５以下の１，３，５とした光起電力素子については、透光性導電膜２の全域にわたって水素量５ａｔ％以下を実現できている。
【００３０】
また、この５種類の光起電力素子のｐ型非晶質シリコン層（第１ｐ層３，第２ｐ層４）における水素量を図３のグラフに表す。図３において、縦軸は水素量（Ｈ量）（ａｔ％）を示し。横軸は透光性導電膜２との界面からのｐ型非晶質シリコン層（第１ｐ層３，第２ｐ層４）の深さ（Å）を示している。横軸の「０」は、透光性導電膜２及び第１ｐ層３の界面位置に対応しており、横軸の０〜４０（Å）が第１ｐ層３に相当し、横軸の５０〜１００（Å）が第２ｐ層４に相当する。
【００３１】
何れの光起電力素子においても、透光性導電膜２との界面で最も水素量が少なく、第１ｐ層３より第２ｐ層４の方が水素量は多い。また、Ｈ2 ／ＳｉＨ4 比を、５以下の１，３，５とした光起電力素子については、第１ｐ層３の全域にわたって水素量１０ａｔ％以下を実現できている。
【００３２】
以上のことから、透光性導電膜２の水素量を５ａｔ％以下とし、また、第１ｐ層３の水素量を１０ａｔ％以下とした場合に、短絡電流（Ｉsc）の向上を図れていることが分かる。
【００３３】
更に、この５種類の光起電力素子のｐ型非晶質シリコン層（第１ｐ層３，第２ｐ層４）における炭素量を図４のグラフに表す。図４において、縦軸は炭素量（Ｃ量）（ａｔ％）を示し、横軸は図３の横軸と同様である。
【００３４】
何れの光起電力素子においても、第１ｐ層３の方が第２ｐ層４より炭素量は多くなっている。即ち、第１ｐ層３において、水素量を低減させたことによって生じる光学的バンドギヤップの低下を、この炭素量の増加によって補っている。このようにすることにより、第１ｐ層３と第２ｐ層４との光学的バンドギヤップを、略同程度にすることが可能となる。
【００３５】
（第２の製造方法）
この第２の製造方法では、スパッタ法を用いて第１ｐ層（ｐ型ａ−ＳｉＣ層）３を形成し、ＣＶＤ法を用いて第２ｐ層（ｐ型ａ−ＳｉＣ層）４を形成するものである。Ｂ2 Ｈ6 ，Ａｒ，ＣＨ4 の混合ガス中でＳｉターゲットをスパッタリングして、ガラス基板１の透光性導電膜２上に、第１ｐ層（ｐ型ａ−ＳｉＣ層）３を形成する。次に、ＣＶＤ法により、Ｂ2 Ｈ6 ，ＳｉＨ4 ，Ｈ2 ，ＣＨ4 の混合ガスをグロー放電分解して、第２ｐ層（ｐ型ａ−ＳｉＣ層）４を形成する。なお、透光性導電膜２，ｉ層５，ｎ層６及び裏面電極７の形成方法は、第１の製造方法と同様である。
【００３６】
この第２の製造方法に従って、形成する第１ｐ層３の膜厚を７種類（５，１０，１５，２０，３０，４０，５０（Å））に変えて、それぞれの膜厚における７種類の光起電力素子を製造した。この７種類の光起電力素子の短絡電流（Ｉsc）の値を、下記表３に示す。表３では、第１ｐ層３がない場合の短絡電流（Ｉsc）の値を１として規格化した値を示している。
【００３７】
【表３】
0004400945.tif 000004
【００３８】
表３より、第１ｐ層（ｐ型ａ−ＳｉＣ層）３を設けることによって、短絡電流（Ｉsc）が増加していることが分かる。但し、第１ｐ層３が厚すぎると（５０Å）、ここでのトラップ準位の増加に起因すると考えられる電流の減少が起こる。よって、第１ｐ層３の厚さは４０Å以下にする必要がある。
【００３９】
（第３の製造方法）
この第３の製造方法では、スパッタ法＋イオン注入法を用いて第１ｐ層（ｐ型ａ−ＳｉＣ層）３を形成し、ＣＶＤ法を用いて第２ｐ層（ｐ型ａ−ＳｉＣ層）４を形成するものである。Ａｒ＋ＣＨ4 雰囲気でＳｉターゲットをスパッタリングして、ガラス基板１の透光性導電膜２上に、ｉ型ａ−ＳｉＣ層を形成し、そのｉ型ａ−ＳｉＣ層にＢのイオンを注入して第１ｐ層（ｐ型ａ−ＳｉＣ層）３を形成する。次に、ＣＶＤ法により、Ｂ2 Ｈ6 ，ＳｉＨ4 ，Ｈ2 ，ＣＨ4 の混合ガスをグロー放電分解して、第２ｐ層（ｐ型ａ−ＳｉＣ層）４を形成する。なお、透光性導電膜２，ｉ層５，ｎ層６及び裏面電極７の形成方法は、第１の製造方法と同様である。
【００４０】
この第３の製造方法に従って、形成する第１ｐ層３の膜厚を４種類（１０，２５，４０，５０（Å））に変えて、それぞれの膜厚における４種類の光起電力素子を製造した。この４種類の光起電力素子の短絡電流（Ｉsc）の値を、下記表４に示す。表４では、第１ｐ層３がない場合の短絡電流（Ｉsc）の値を１として規格化した値を示している。
【００４１】
【表４】
0004400945.tif 000005
【００４２】
表４の結果は、上述の表３の結果と類似しており、膜厚４０Å以下の第１ｐ層（ｐ型ａ−ＳｉＣ層）３を設けることによって、短絡電流（Ｉsc）の向上を図れることが分かる。
【００４４】
また、透光性導電膜としてＺｎＯを用いたが、ＳｎＯ2 ，ＩＴＯ等、他の材質であっても良い。また、ｐ型非晶質シリコン層として、ａ−ＳｉＣ：Ｈ層を用いたが、ａ−ＳｉＯ：Ｈ層，ａ−ＳｉＮ：Ｈ層を用いるようにしても良い。
【００４５】
【発明の効果】
以上のように、本発明では、透光性導電膜の水素量を５ａｔ％以下に抑えるようにしたので、水素混入に伴う透光性導電膜の光透過率の低下を抑制でき、水素量を低減させたことによって生じる光学的バンドギャップの低下を炭素量の増加によって補うことで高い収集効率を得ることができ、従来より短絡電流の向上を図ることが可能である。
【図面の簡単な説明】
【図１】本発明の光起電力素子の構成図である。
【図２】透光性導電膜における水素量を表すグラフである。
【図３】ｐ型非晶質シリコン層（第１ｐ層，第２ｐ層）における水素量を表すグラフである。
【図４】ｐ型非晶質シリコン層（第１ｐ層，第２ｐ層）における炭素量を表すグラフである。
【符号の説明】
１  ガラス基板
２  透光性導電膜
３  第１ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層またはｐ型ａ−ＳｉＣ層）
４  第２ｐ層（ｐ型ａ−ＳｉＣ：Ｈ層またはｐ型ａ−ＳｉＣ層）
５  ｉ層（ｉ型ａ−Ｓｉ：Ｈ層）
６  ｎ層（ｎ型ａ−Ｓｉ：Ｈ層
７  裏面電極
【図１】
0004400945.tif 000006
【図２】
0004400945.tif 000007
【図３】
0004400945.tif 000008
【図４】
0004400945.tif 000009