(57)【特許請求の範囲】
【請求項１】
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子スイッチ素子多数個を配列し、各３端子スイッチ素子のゲート電極を互いに第１の電気的手段にて接続すると共に、各３端子スイッチ素子のゲート電極に電源ラインを第２の電気的手段を用いて接続し、かつ各３端子スイッチ素子のアノードまたはカソードのいずれか一方にクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子発光素子多数個を配列し、各３端子発光素子のゲート電極と前記各３端子スイッチ素子のゲート電極とを接続し、各３端子発光素子のアノードまたはカソードのいずれか一方に発光のための電流を印加する書込み信号ラインを接続して形成した発光素子アレイと
を備える自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインを、定電圧源から外付けの抵抗を介してドライブする際に、前記定電圧源の電圧を、電流の温度係数が、定電流光出力の温度係数をうち消すように、選ぶことを特徴とする自己走査型発光素子アレイの駆動方法。
【請求項２】
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子スイッチ素子多数個を配列し、各３端子スイッチ素子のゲート電極を互いに第１の電気的手段にて接続すると共に、各３端子スイッチ素子のゲート電極に電源ラインを第２の電気的手段を用いて接続し、かつ各３端子スイッチ素子のアノードまたはカソードのいずれか一方にクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子発光素子多数個を配列し、各３端子発光素子のゲート電極と前記各３端子スイッチ素子のゲート電極とを接続し、各３端子発光素子のアノードまたはカソードのいずれか一方に発光のための電流を印加する書込み信号ラインを接続するとともに、前記３端子発光素子のアノード層、カソード層、または基板のキャリア濃度を低くして、前記３端子発光素子の寄生抵抗を増大させて形成した発光素子アレイと
を備える自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインを、定電圧源から外付けの抵抗を介してドライブする際に、前記定電圧源の電圧を、電流の温度係数が、定電流光出力の温度係数をうち消すように、選ぶことを特徴とする自己走査型発光素子アレイの駆動方法。
【請求項３】
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子スイッチ素子多数個を配列し、各３端子スイッチ素子のゲート電極を互いに第１の電気的手段にて接続すると共に、各３端子スイッチ素子のゲート電極に電源ラインを第２の電気的手段を用いて接続し、かつ各３端子スイッチ素子のアノードまたはカソードのいずれか一方にクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子発光素子多数個を配列し、各３端子発光素子のゲート電極と前記各３端子スイッチ素子のゲート電極とを接続し、各３端子発光素子のアノードまたはカソードのいずれか一方に発光のための電流を印加する書込み信号ラインを接続するとともに、前記書込み信号ラインと各発光素子との間に電流制限用抵抗を挿入して形成した発光素子アレイと
を備える自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインを、定電圧源から外付けの抵抗を介してドライブする際に、前記定電圧源の電圧を、電流の温度係数が、定電流光出力の温度係数をうち消すように、選ぶことを特徴とする自己走査型発光素子アレイの駆動方法。
【請求項４】
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子スイッチ素子多数個を配列し、各３端子スイッチ素子のゲート電極を互いに第１の電気的手段にて接続すると共に、各３端子スイッチ素子のゲート電極に電源ラインを第２の電気的手段を用いて接続し、かつ各３端子スイッチ素子のアノードまたはカソードのいずれか一方にクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子発光素子多数個を配列し、各３端子発光素子のゲート電極と前記各３端子スイッチ素子のゲート電極とを接続し、各３端子発光素子のアノードまたはカソードのいずれか一方に発光のための電流を印加する書込み信号ラインを接続して形成した発光素子アレイと、
前記書込み信号ラインに直列に挿入した１個の抵抗と
を備える自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインを、定電圧源から外付けの抵抗を介してドライブする際に、前記定電圧源の電圧を、電流の温度係数が、定電流光出力の温度係数をうち消すように、選ぶことを特徴とする自己走査型発光素子アレイの駆動方法。
【請求項５】
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子スイッチ素子多数個を配列し、各３端子スイッチ素子のゲート電極を互いに第１の電気的手段にて接続すると共に、各３端子スイッチ素子のゲート電極に電源ラインを第２の電気的手段を用いて接続し、かつ各３端子スイッチ素子のアノードまたはカソードのいずれか一方にクロックラインを接続して形成したスイッチ素子アレイと、しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子発光素子多数個を配列し、各３端子発光素子のゲート電極と前記各３端子スイッチ素子のゲート電極とを接続し、各３端子発光素子のアノードまたはカソードのいずれか一方に発光のための電流を印加する書込み信号ラインを接続して形成した発光素子アレイとを有する自己走査型発光素子アレイと、
前記書込み信号ラインに接続された外付け抵抗と、
前記外付け抵抗を介して前記書込み信号ラインに、電流の温度係数が、定電流光出力の温度係数をうち消すような電圧を供給してドライブする定電圧源を有するドライバ回路と
を備えることを特徴とする光プリンタ用光源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３端子発光サイリスタを用いた自己走査型発光素子アレイおよびその駆動方法に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタ等の書込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてｐｎｐｎ構造を持つ３端子発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな発光素子アレイを作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子（３端子発光サイリスタ）アレイをシフト部として、発光素子（３端子発光サイリスタ）アレイよりなる発光部と分離した構造の自己走査型発光素子アレイを提案している（特開平２−２６３６６８号）。
【０００４】
図１は、シフト部と発光部とが分離されたタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、そのドライバ回路とを示している。図中、１０は自己走査型発光素子アレイチップであり、シフト部は、スイッチ素子Ｔ1 ，Ｔ2 ，Ｔ3 …とダイオードＤと負荷抵抗Ｒ1 ，Ｒ2 ，Ｒ3 …とで構成され、発光部は発光素子Ｌ1 ，Ｌ2 ，Ｌ3 …で構成されている。１１は、シフト部φ１ラインを、１２はシフト部φ２ラインを、１５は発光部φI ラインをそれぞれ示している。また、２１はφ１（クロックパルス）端子、２２はφ２（クロックパルス）端子、２３はφS （スタートパルス）端子、２４はＶGK（電源）端子、２５はφI （書込み信号）端子である。
【０００５】
シフト部φ１ライン１１は、チップ内に内蔵された電流制限用抵抗３１を介して、φ１端子２１に接続され、シフト部φ２ライン１２は、チップ内に内蔵された電流制限用抵抗３２を介して、φ２端子２２に接続され、スイッチ素子Ｔ1 のゲートは、電流制限用抵抗３３を介してφS 端子２３に接続されている。
【０００６】
ドライバ回路は、ＰＭＯＳトランジスタ（ノーマリー・オン）５１とＮＭＯＳトランジスタ（ノーマリー・オフ）５２とでそれぞれ構成された４個のＣＭＯＳインバータ５０を備えている。これらＣＭＯＳインバータのＨレベルは、すべて共通の＋５Ｖ電源に接続されている。
【０００７】
図中、４１はφ１ドライバの入力、４２はφ２ドライバの入力、４３はφS ドライバの入力、４５はφI ドライバの入力をそれぞれ示している。また、３５は電流制限用の外付けの抵抗である。
【０００８】
図１に示した、２相駆動ダイオード結合の自己走査型発光素子アレイの動作電圧は、最低２ＶD （ＶD は自己走査型発光素子アレイ内ｐｎ接合の順方向電圧）以上必要である。ｐｎｐｎ構造の材料がＧａＡｓの場合、ＶD はおよそ１．５Ｖであるので、最小動作電圧は３Ｖということになる。実際には、寄生抵抗の影響や、ノイズに対して不安定にならないように、５Ｖ程度の単一電源で動作させている。
【０００９】
【発明が解決しようとする課題】
発光素子の光出力の温度係数は電流値などによっても異なるが、たとえば、０．５％／℃程度である。発光中の発光点の温度は、実装方法などの環境にもよるが数℃〜十数℃上昇する。
【００１０】
自己走査型発光素子アレイチップを並べて作った光書込みヘッドについて考える。チップ発熱による画像への影響は、以下のケースが考えられる。
（１）罫線を含む表などのように、特定の場所が常に発光しているような画像を印刷した直後、ハーフトーンのような薄い模様を印刷すると、罫線の部分が白くぬけてしまうなど、画質を損なう危険性がある。これは、罫線印刷により特定の温度分布が生じ、この部分の発光効率がおちてしまうからである。
（２）また、印刷を始めたときはヘッドの温度が低いが、徐々にヘッドや機内の温度が上昇するため、ヘッドの光出力は変動してしまう。特に、印刷開始初期にこの変動が大きく問題である。
（３）さらに、図１に示した隣り合った発光点が点灯できるような構造の自己走査型発光素子アレイの場合、隣接素子が点灯しているかしていないかによって、温度上昇が変わるため、パターンによって画像濃度が変わってしまうという問題点があった。
（４）また、チップの両端の発光点では、熱の逃げる体積は中央の半分になるため、熱抵抗が高くなり、結局同じ電力損失でも温度上昇が２倍となる。このため、両端の光出力が低下するという問題点があった。
【００１１】
これらの問題点を解決するために、発光点が点灯していない場合は、シフト部で電力損失させ、常に同じ温度分布とする方法（特開平８−２６４８３８号公報，特開平１１−１７０５９６号公報など）が提案されているが、この方法では、前記（１）のケースの画像劣化には対応できるが、常に全点灯と同じ電力損失となるため、ヘッド温度上昇が大きくなる。通常のカラー印刷の場合、点灯している発光点の割合は高々２０％以下なので、常に全点灯を前提に機器設計するのは無駄が多い。また、初期の温度変化には対応できない。
【００１２】
また、初期の温度変化の激しい時期には、印刷を行わないという考案（特開平１０−１１９３４９号公報，特開平１０−２３５９３６号公報）もあるが、これだけでは、前記（２）のケースにしか対応できない。しかも、画像のパターンによっては、ヘッドの温度変化も一様ではなく、補正しきれない。さらに、オン時のアノード電圧をモニタし、点灯時間で補償するという考案（特開平９−３１１６６４号公報）もあるが、回路が複雑になる。
【００１３】
そこで本発明の目的は、光出力の温度依存性が小さい、すなわち光出力の温度係数が小さい自己走査型発光素子アレイを提供することにある。
【００１４】
本発明の他の目的は、光出力の温度係数が小さくなる自己走査型発光素子アレイの駆動方法を提供することにある。
【００１５】
【課題を解決するための手段】
ｐｎｐｎ構造の３端子発光サイリスタのオン時のアノード電圧の温度係数は負である。したがって、定電圧源＋外付け抵抗でドライブする場合、温度が高くなると、アノード電圧が下がり、抵抗の電圧降下が増え、電流が増加する。この特性を利用して、光出力効率の低下を補償する。電流の温度係数、具体的には「抵抗での電圧降下」の温度係数が、定電流光出力の温度係数をうち消すような電源電圧でドライブする。このように本発明によれば、発光点の温度によって、アノード電圧と光出力が同時に変化し補償するので、温度分布の影響を最小限にできる。すなわち、本発明は、電圧源＋外付け抵抗という組み合わせでは、電源電圧を適当に設定することで、定電流光出力の温度係数と、電流の温度係数とが、光出力に与える影響をうち消すことができるというのが重要な点である。
【００１６】
本発明は、しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子スイッチ素子多数個を配列した３端子スイッチ素子アレイの各スイッチ素子のゲート電極を互いに第１の電気的手段にて接続すると共に、各スイッチ素子のゲート電極に電源ラインを第２の電気的手段を用いて接続し、かつ各スイッチ素子のアノードにクロックラインを接続して形成したスイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能なゲート電極を有する３端子発光素子多数個を配列した発光素子アレイとからなり、
前記発光素子アレイのゲート電極と前記スイッチ素子のゲート電極とを接続し、各発光素子のアノードに発光のための電流を印加する書込み信号ラインを設けた自己走査型発光素子アレイの駆動方法において、
前記書込み信号ラインを、定電圧源から外付けの抵抗を介してドライブする際に、前記定電圧源の電圧を、電流の温度係数が、定電流光出力の温度係数をうち消すように、選ぶことを特徴とする。
【００１７】
また本発明の駆動方法は、前記発光素子のアノード層，カソード層，または基板のキャリア濃度を低くして、発光素子の寄生抵抗を増大させた自己走査型発光素子アレイにも適用することができる。
【００１８】
さらに本発明の駆動方法は、前記各発光素子に抵抗を作り込んだ自己走査型発光素子アレイにも適用することができる。
【００１９】
また本発明の駆動方法は、前記書込み信号ラインに１個の抵抗を直列に挿入した自己走査型発光素子アレイにも適用することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて説明する。
【００２１】
【実施例１】
ある自己走査型発光素子アレイの温度特性を評価したところ、ｉ0 ＝１０ｍＡ定電流駆動時、光出力温度係数は、Ａ＝−０．５％／℃であった。また、１０ｍＡの電流が流れているときのアノード電圧ＶA は室温時にＶA0＝１．５Ｖ、アノード電圧の温度係数はＢ＝−１．５ｍＶ／℃であった。また、光出力Ｌは温度が一定の場合、電流ｉ（ｍＡ）によって決まり、光出力Ｌ（μＷ）＝Ｃｉ−Ｄで表される。ただし、Ｃ，Ｄは、Ｃ＝１０，Ｄ＝３０の定数である。
【００２２】
図２に示すような、シフト部と発光部のパルスのＨレベルの電圧を独立に決められるようなドライバ回路を考える。すなわち、発光部のφI 端子２５に電流制限用の外付け抵抗３５を介して接続されるＣＭＯＳインバータのＨレベルは、＋５Ｖの電源とは独立の電源Ｖ0 に接続される。その他の構造は、図１と同じであるので、同一の構成要素には同一の参照番号を付して示す。
【００２３】
発光部のＨレベル電圧Ｖ0 での定電圧駆動のとき、発光部に流れる電流ｉのｉ0 （定電流）付近の温度係数Ｅは、
Ｅ＝Ｂ／（Ｖ0 −ＶA ）
であり、光出力のｉ0 付近の電流に対する変化率はＣｉ0 ／（Ｃｉ0 −Ｄ）であるので、アノード電圧ＶA 変化による光出力の温度係数θは、
θ＝Ｂ／（Ｖ0 −ＶA0）×Ｃｉ0 ／（Ｃｉ0 −Ｄ）
となる。これが定電流時の光出力の温度係数Ａと相殺すればよいので、
θ＝−Ａ
これをＶ0 −ＶA について解くと、
Ｖ0 −ＶA ＝Ｂ×Ｃｉ0 ／（Ｃｉ0 −Ｄ）／Ａ          （１）
＝０．００１５Ｖ×１０μＷ／ｍＡ×１０ｍＡ／（１０μＷ／ｍＡ×１０ｍＡ−３０μＷ）／（−０．００５）
＝０．４２８６Ｖ
したがって、Ｖ0 ＝１．９２８６Ｖの電源電圧とすれば、温度変化による光量の変化は０となる。
【００２４】
このとき、外付けの抵抗３５は、１０ｍＡの電流で０．４２８６Ｖの電圧降下を起こせばよいので、その抵抗値Ｒ＝０．４２８６／０．０１＝４２．８Ωとなる。
【００２５】
電源電圧Ｖ0 と光出力温度係数の関係を図３に示す。約０．５Ｖのところで、温度係数が０となっている。図３より、温度係数が０．１％／℃になる範囲は、０．３６＜Ｖ0 −ＶA ＜０．５３である。電源電圧Ｖ0 の約２Ｖに対して、５％程度の余裕がある。
【００２６】
【実施例２】
実施例１では、Ｖ0 −ＶA の値が高々０．５Ｖと低く、ドライバ回路を使いにくかった。そこで、発光サイリスタのアノード層のキャリア濃度を変化させたところ、キャリア濃度が低いほどアノード電圧ＶA が大きくなり、それに伴ってＶA の温度係数が大きくなることがわかった。実験結果の例を図４に示す。これは、次のような原因によると考えられる。
（１）アノード電圧ＶA は、ｐｎ接合の順方向電圧ＶD と、その他半導体などの寄生抵抗ＲP による電圧降下Ｒp ×Ｉの和であることから、アノード層の寄生抵抗値が増加し、その分アノード電圧の抵抗による電圧降下分の割合が増えた。
（２）半導体層の抵抗値の温度係数は負であり、数％／℃とかなり大きい。
（３）このため、半導体層の抵抗値が低いときにはｐｎ接合の順方向電圧ＶD の温度係数が主に効くが、寄生抵抗が大きくなると、寄生抵抗の温度係数を無視できなくなる。
【００２７】
カソード層および、ＧａＡｓ基板の濃度を変化させても、寄生抵抗が大きくなり同様の効果がある。
【００２８】
図４のグラフにおいて、アノード層不純物濃度５×１０16の場合、ＶA 温度係数は−７ｍＶ／℃であった。この自己走査型発光素子アレイチップを、図２と同じ回路に用いる場合、式（１）より、Ｖ0 −ＶA ＝２Ｖとなり、電源電圧Ｖ0 は３．５Ｖとなった。したがって、実施例１と比べて、ドライバ回路が使いやすくなった。
【００２９】
【実施例３】
実施例２では、寄生抵抗の値を調整することにより、温度係数を調整した。しかし、寄生抵抗や順方向電圧ＶD は、エピの構造で決まるため、プロセスでコントロールすることはできない。そこで、寄生抵抗を調整する代わりに、発光素子に積極的に抵抗を作り込むようにすることもできる。図５は、各発光点に抵抗６０を直列に作り込んだ場合の等価回路を示している。その他の構造は、図２と同じである。
【００３０】
抵抗６０は、３端子サイリスタのｎゲート層を使った。シート抵抗は２２５Ω／□であった。そこで、Ｗ／Ｌ＝４のギャップの抵抗を作った。この抵抗の温度係数を調べると、−２％／℃であった。したがって、５６．２５Ωの抵抗ができるので、１０ｍＡの電流が流れたときの温度係数は、５６．２５Ω×（−２％）×１０ｍＡ＝−１１．２５ｍＶ／℃となる。これに、順方向電圧ＶD の温度係数を加えて、１２．２５ｍＶ／℃となった。式（１）より、Ｖ0 −ＶA ＝３．５Ｖとなり、Ｖ0 ＝５．０Ｖで、温度の影響を受けないチップで実現できた。
【００３１】
【実施例４】
実施例３では、各発光点に一つずつ抵抗を設けた。このことにより、各発光点の温度の影響を別々に反映することができた。しかし、構成が複雑になるので、抵抗をφI ラインに１個のみとし、発光部に近いチップの空いたところに設けた。図６に、φI ライン１５に抵抗６１を接続した場合の等価回路を示す。その他の構造は、図２と同じである。
【００３２】
ただし、この場合、チップ全体の温度に起因する前記（２）のケースしか解決できない。抵抗は実施例３と同じものを使えば、やはりＶ0 ＝５Ｖで、温度の影響を受けなくできる。
【００３３】
【発明の効果】
本発明によれば、シフト部と発光部とが分離されたタイプの自己走査型発光素子アレイにおいて、発光点の温度によって、アノード電圧と光出力が同時に変化し補償するので、光出力の温度係数を小さくすることができる。
【図面の簡単な説明】
【図１】シフト部と発光部とが分離されたタイプの２相駆動ダイオード結合の自己走査型発光素子アレイと、そのドライバ回路とを示す図である。
【図２】シフト部と発光部のパルスのＨレベルの電圧を独立に決める駆動回路を示す図である。
【図３】電源電圧Ｖ0 と光出力温度係数の関係を示す図である。
【図４】アノード層のキャリア濃度とアノード電圧の温度係数との関係の実験結果を示す図である。
【図５】各発光点に抵抗を直列に作り込んだ場合の等価回路を示す図である。
【図６】φI ラインに抵抗を接続した場合の等価回路を示す図である。
【符号の説明】
１１  シフト部φ１ライン
１２  シフト部φ２ライン
１５  発光部φI ライン
２１  φ１端子
２２  φ２端子
２３  φS 端子
２４  ＶGK端子
２５  φI 端子
３５  外付けの抵抗
４１  φ１ドライバの入力
４２  φ２ドライバの入力
４３  φS ドライバの入力
４５  φI ドライバの入力
５０  ＣＭＯＳインバータ
５１  ＰＭＯＳトランジスタ（ノーマリー・オン）
５２  ＮＭＯＳトランジスタ（ノーマリー・オフ）
６０，６１  電流制限用抵抗
【図１】
0004483013.tif 000002
【図２】
0004483013.tif 000003
【図３】
0004483013.tif 000004
【図４】
0004483013.tif 000005
【図５】
0004483013.tif 000006
【図６】
0004483013.tif 000007