(57)【特許請求の範囲】
【請求項１】
カルボン酸エステル化合物を少なくとも含む蒸気を、水蒸気により加水分解させつつ、ビアホールを形成することで露出させられた下層配線の酸化表面を還元することを特徴とする、多層配線における配線の還元方法。
【請求項２】
カルボン酸エステル化合物が、下記一般式（１）及び（２）のいずれかで表される化合物である請求項１に記載の多層配線における配線の還元方法。
ＨＣＯＯＲ１      ・・・・・一般式（１）
ＣｎＨｍＣＯＯＲ２  ・・・・・一般式（２）
ただし、前記一般式（１）及び（２）中、Ｒ１及びＲ２は、炭素数１〜３の炭化水素を表す。ｎは、１〜３の整数を表し、ｍは、３〜７の整数を表す。
【請求項３】
加熱下で行われ、該加熱温度が、５０〜４００℃である請求項１から２のいずれかに記載の多層配線における配線の還元方法。
【請求項４】
真空下で行われ、該真空圧力が、５０〜５００Ｐａである請求項１から３のいずれかに記載の多層配線における配線の還元方法。
【請求項５】
加水分解温度が、５０〜２００℃である請求項１から４のいずれかに記載の多層配線における配線の還元方法。
【請求項６】
カルボン酸エステル化合物を少なくとも含む蒸気と、水蒸気との流量比が、１：０．２〜１：２である請求項１から５のいずれかに記載の多層配線における配線の還元方法。
【請求項７】
配線上に絶縁膜を形成し、前記絶縁膜にビアホールを形成して前記配線を露出させ、前記ビアホールにビアを形成することを少なくとも含み、前記露出した配線に対し、請求項１〜６のいずれかに記載の、多層配線における配線の還元方法により還元処理を行うことを特徴とする多層配線の製造方法。
【請求項８】
配線上に絶縁膜を形成し、前記絶縁膜にビアホールを形成して前記配線を露出させ、前記ビアホールにビアを形成することを少なくとも含み、前記露出した配線に対し、請求項１〜６のいずれかに記載の、多層配線における配線の還元方法により還元処理を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化した金属の確実かつ効率的な還元方法、該金属の還元方法を用いることで、配線間の寄生容量が低減可能で、配線抵抗が低い多層配線、及びその効率的な製造方法、並びに、前記配線間の寄生容量が低減可能で配線抵抗が低い多層配線を有する高速で信頼性の高い半導体装置及びその製造方法に関し、特に、半導体集積回路における多層配線の形成工程で、銅配線の還元処理を低コストで効率的かつ確実に行うための酸化銅の還元方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の集積度の増加及び素子密度の向上に伴い、特に半導体素子の多層化への要求が高まっている。この半導体集積回路の高集積化に伴い、配線間隔は更に狭くなることから、配線間の容量増大による配線遅延が問題となっている。ここで、前記配線遅延（Ｔ）は、次式、Ｔ∝ＣＲ、で表され、配線抵抗（Ｒ）及び配線間の容量（Ｃ）に影響を受ける。そして、前記誘電率（ε）と前記配線間の容量（Ｃ）との関係は、次式、Ｃ＝ε０εｒ・Ｓ／ｄ、で表される。なお、該式において、Ｓは電極面積、ε０は真空の誘電率、εｒは絶縁膜の誘電率、ｄは配線間隔をそれぞれ表す。前記配線間の容量（Ｃ）は、配線厚を薄くし電極面積を小さくすることで低減できるものの、配線厚を薄くすると、更に前記配線抵抗（Ｔ）の上昇を招くために高速化を達成し得ない。したがって、前記配線遅延（Ｔ）を小さくし、高速化を図るためには、絶縁膜の低誘電率化と配線抵抗を低くすることが有効な手段となる。
【０００３】
近時、半導体集積回路の集積度の増加及び素子密度の向上に伴い、多層配線構造を有する半導体装置においては、金属配線間隔が狭くなる傾向にあり、静電誘導による金属配線のインピーダンスが増大し、応答速度の遅延や消費電力の増大が懸念されている。このため、半導体基板と金属配線との間、又は金属配線間に設けられる層間絶縁膜の比誘電率をできる限り小さくすることが必要となる。
【０００４】
従来の絶縁膜の材料としては、二酸化珪素(ＳｉＯ２)、窒化珪素(ＳｉＮ)、燐珪酸ガラス(ＰＳＧ)等の無機材料、又はポリイミド等の有機系高分子材料が用いられている。しかし、半導体装置で多用されているＣＶＤ−ＳｉＯ２膜の誘電率は４程度と高いものである。また、低誘電率ＣＶＤ膜として検討されているＳｉＯＦ膜は、誘電率が約３．３〜３．５であるが、吸湿性が高く、誘電率が経時的に上昇してしまうという問題がある。
更に、近年、低誘電率の被膜として、多孔質化したシリカ系低誘電率膜などが提案されている（例えば、特許文献１参照）。この多孔質被膜の製造方法では、加熱により蒸発又は分解する有機樹脂などの熱分解性成分を被膜形成用材料に添加し、成膜時の加熱により前記熱分解性分を蒸発又は分解させて多孔質化する工程を有するため、一層の低誘電率化が可能となる。
しかし、現状の製造方法では前記空孔サイズが１０ｎｍ以上と大きいことから、誘電率を低減するために空隙率を高くすると、吸湿による誘電率の上昇や膜強度の低下といった問題が生じる。また、耐湿性の優れた被膜として、有機高分子膜があるが、ガラス転移温度が２００〜３５０℃と低く、熱膨張率も大きいことから、配線へのダメージが問題となっている。
【０００５】
一方、前記配線低抗は、該配線の体積に反比例して低下するため、配線の微細化に伴う抵抗上昇は回避できないが、この細分化に伴う抵抗上昇よりも、近年、多層配線の上下配線を接合するビア部分のコンタクト抵抗による影響が問題となってきている。具体的には、ビアを接合する際の配線表面が酸化し、コンタクト抵抗を上昇させるというものである。
この問題を解決するためには、前記ビアとの接合部分の配線表面における酸化銅を銅に還元させる必要があるが、従来適用されてきたアンモニア、水素等の還元ガス雰囲気でアニールするという方法では十分な還元ができない問題がある。
一方、アンモニアプラズマや水素プラズマによる還元方法もあるが、低誘電率絶縁膜にダメージを与えるため誘電率が上昇する問題がある。
また、ギ酸や酢酸等の有機酸をガス化させ、還元ガスとして使用する方法が提案されている（例えば、特許文献２参照）。この方法では、ＣＶＤなどの処理装置で、シリコンウエハ等の表面に銅等の金属を析出させて配線を形成する際に、チャンバ内壁にも金属薄膜が形成されるため、該金属薄膜を前記還元ガスで錯体化し、昇華させた後、チャンバ外に排出している。
しかし、この場合、前記内壁に付着した金属薄膜の除去が目的であり、酸化した配線の表面を還元させる方法やその効果等については、何ら記載がない。
この方法を、シリコンウエハ等に形成した配線表面の還元に用いた場合、前記プラズマによる還元に比べ、被膜の低誘電率性へのダメージを与えず還元できるものの、還元反応が早いために還元速度の制御が困難である。更に、ガス化した有機酸が二量体を形成し、該形成された二量体化合物が銅と反応して、シリコンウエハなどの表面に銅を飛散させるという問題がある。
【０００６】
【特許文献１】特開２００４−１５３１４７号公報
【特許文献２】特開２００４−７１７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、酸化した金属の還元処理を低コストで効率的かつ確実に行うことができる金属の還元方法、該金属の還元方法を用いることにより、配線間の寄生容量が低減可能で、配線抵抗が低い多層配線及びその効率的な製造方法、並びに、前記配線間の寄生容量が低減可能で配線抵抗が低い多層配線を有する、高速で信頼性の高い半導体装置及びその効率的な製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するための手段としては、後述する付記に列挙した通りである。即ち、
本発明の金属の還元方法は、カルボン酸エステル化合物を少なくとも含む蒸気を、水蒸気により加水分解させ、酸化金属を還元することを特徴とする。該金属の還元方法においては、カルボン酸エステル化合物を少なくとも含む蒸気が、水蒸気により加水分解され、該加水分解により生じるカルボン酸により、酸化された金属が短時間で確実に金属に還元される。また、水蒸気の使用により、還元速度の制御が容易で、低コストで効率的に還元が行える。更に、水蒸気により加水分解することにより、カルボン酸の二量化を抑制でき、還元時の金属の飛散が防止される。
このため、該金属の還元方法を、多層配線の形成に用いることにより、酸化した配線を低コストで効率的かつ確実に還元でき、配線抵抗を低くすることができるとともに、絶縁膜の低誘電率性を損なうことのない還元処理ができるため、配線間の寄生容量が低減可能で、本発明の多層配線の形成に特に好適である。更に、誘電率が低いため、寄生容量が低減され、かつ配線抵抗が低いことから、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される、ＩＣ、ＬＳＩ等の高集積度の半導体集積回路等の形成に、特に好適である。
従来より、絶縁膜の寄生容量による信号伝播速度の低下が知られていたが、半導体デバイスの配線間隔が１μｍ以上の世代では配線遅延のデバイス全体への影響は少なかった。近時、半導体集積回路が高集積化され、多層配線構造化されるようになり、配線幅及び間隔が狭くなり、特に配線間隔が１μｍ以下では、配線抵抗の上昇と配線間の寄生容量の増大が問題となってきている。前記半導体集積回路等のデバイスの性能を支配する大きな要素である、前記配線抵抗と前記配線間の寄生容量とによって、該半導体集積回路の多層配線構造における信号伝播速度が決定されることから、該配線抵抗の上昇と該配線間の寄生容量の増大は前記信号伝播速度の低下を招く原因として、克服しなければならない大きな問題である。該信号伝播速度の向上を図るためには、前記配線抵抗の低下と前記配線間の寄生容量（絶縁膜の誘電率）の低下とが必須である。前記配線間の寄生容量は、配線を薄くして断面積を小さくすると低減できるものの、配線を薄くすると前記配線抵抗が上昇してしまう。つまり、前記配線間の寄生容量の低下と前記配線抵抗の低下とは二律背反の関係にあるため、前記信号伝播速度の向上は容易ではない。
また、近年、前記配線の細分化に伴う抵抗上昇よりも、多層配線の上下配線を接合するビアを接合する際に配線表面が酸化し、コンタクト抵抗を上昇させることが問題となっている。また、従来の水素アニール等による還元方法では絶縁膜の低誘電率性には影響を与えないものの、配線の十分な還元ができず、水素プラズマ等による還元方法では、還元が良好に行えるものの、絶縁膜の低誘電率性が損なわれるといった問題がある。また、従来の有機酸を用いた還元方法では、有機酸の二量体化による金属の飛散などの問題がある。
しかし、本発明の金属の還元方法を用いれば、配線の還元を低コストで効率的かつ確実に行うことができ、酸化による配線抵抗の上昇を防止でき、更に、絶縁膜の低誘電率性を損なうことがなく、前記配線抵抗の低下と前記配線間の寄生容量の低下とを達成することができ、前記信号伝播速度の高速化が可能となる。
【０００９】
本発明の多層配線の製造方法は、被加工表面に、被膜を形成する被膜形成工程と、配線を形成する配線形成工程と、本発明の前記金属の還元方法により、前記被加工表面に形成された配線表面の還元処理を行う還元工程と、を少なくとも含むことを特徴とする。該多層配線の製造方法では、前記被膜形成工程において、前記被膜が形成される。前記配線形成工程において、前記配線が形成される。前記還元工程で前記配線表面における酸化金属が金属に還元される。そして、前記被膜形成工程、前記配線形成工程、及び前記還元工程を含む一連の工程を繰り返し行うことにより、本発明の多層配線が、酸化による抵抗の上昇を生じることなく、かつ効率的に形成される。該多層配線の製造方法は、本発明の多層配線の製造に特に好適である。
本発明の多層配線は、本発明の前記多層配線の製造方法により形成されたことを特徴とする。該多層配線においては、配線接合時に配線表面の還元処理が行われるので、低い配線抵抗が得られ、また、被膜の低誘電率が損なわれず、寄生容量が低減できるので、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される半導体集積回路等に特に好適である。
【００１０】
本発明の半導体装置は、本発明の前記多層配線を、少なくとも有することを特徴とする。該半導体装置においては、本発明の前記金属の還元方法を用いて配線における酸化金属が金属に還元されることにより、被膜の低誘電率が損なわれず、配線抵抗が低い多層配線を有しているので、前記配線間の寄生容量の低下と前記配線抵抗の低下とが達成され、高速で信頼性の高いフラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ、などに特に好適である。
【００１１】
本発明の半導体装置の製造方法は、被加工面上に樹脂皮膜を形成する被膜形成工程と、該被膜をマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程と、該パターニングがされた被加工面に、配線を形成する配線形成工程と、該被加工面に形成された配線表面を、本発明の前記金属の還元方法により還元処理する還元工程と、を少なくとも含むことを特徴とする。該半導体装置の製造方法では、まず、前記被膜形成工程において、多層配線が形成される対象である被加工面上に被膜形成材料を用いて被膜が形成される。次に、前記パターニンング工程において、得られた被膜をマスクとしてエッチングにより前記被加工面がパターニングされる。その後、前記配線形成工程により配線が形成される。次に、前記還元工程において、前記配線工程で形成された配線表面における酸化金属が金属に還元される。その結果、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成することができ、信号伝播速度の高速化が可能で高性能な半導体装置が効率よく製造される。該半導体装置の製造方法は、本発明の半導体装置の製造に特に好適である。
従来、半導体装置の製造では、導電層（配線）及び絶縁層（被膜）のパターンを順次積層することにより回路が形成されるが、前記多層配線の上下配線を接合するビアを接合する際に、配線表面が酸化し、コンタクト抵抗を上昇させることが問題となっていた。しかし、本発明の半導体装置の製造方法によれば、本発明の前記金属の還元方法により配線表面における酸化金属を金属に還元するので、酸化による配線抵抗の上昇を確実に抑制でき、しかも、被膜の低誘電率性を損なうことがなく、低誘電率化による寄生容量の低減と、低い配線抵抗とを実現することができ、信号伝播速度の高速化が可能となる。
【発明の効果】
【００１２】
本発明によると、従来における問題を解決することができ、酸化した金属の還元処理を低コストで効率的かつ確実に行うことができる金属の還元方法、該金属の還元方法を用いることにより、配線間の寄生容量が低減可能で配線抵抗が低い多層配線及びその効率的な製造方法、並びに、前記配線間の寄生容量が低減可能で配線抵抗が低い多層配線を有する高速で信頼性の高い半導体装置及びその効率的な製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
（金属の還元方法）
本発明の金属の還元方法は、カルボン酸エステル化合物と、必要に応じてその他成分を含む蒸気を、水蒸気により加水分解させることにより行われる。
前記還元が行われる金属としては、特に制限はなく、目的に応じて適宜選択することができ、たとえば、酸化金属が挙げられ、具体的には、酸化銅、酸化亜鉛、酸化鉄、酸化アルミ、などが挙げられ、これらの中でも、酸化銅が好ましく挙げられる。
また、還元処理の対象物としては、金属そのものの成形体であってもよいし、金属を含む成形体であってもよい。該金属を含む成形体としては、配線が形成されたシリコンウエハ、ガリウム・ヒ素ウエハ等の半導体基板、樹脂又はセラミック回路基板、バンプ基板、などが挙げられ、これらの中でも、半導体基板、樹脂又はセラミック回路基板、などが好ましく挙げられる。
【００１４】
＜カルボン酸エステル化合物＞
前記カルボン酸エステル化合物としては、特に制限はなく、目的に応じて適宜選択することができ、下記一般式（１）及び（２）のいずれかで表される化合物が好ましく挙げられるが、これらに限定されるものではない。
ＨＣＯＯＲ１      ・・・・・一般式（１）
ＣｎＨｍＣＯＯＲ２  ・・・・・一般式（２）
ただし、前記一般式（１）及び（２）中、Ｒ１及びＲ２は、炭素数１〜３の炭化水素を表す。ｎは、１〜３の整数を表し、ｍは、３〜７の整数を表す。
【００１５】
前記一般式（１）で表される化合物としては、具体的には、ギ酸メチル、ギ酸エチル、ギ酸プロピル、ギ酸イソプロピル、などが挙げられる。これらの中でも、ギ酸エチル、ギ酸メチル、などが好適に挙げられる。
前記一般式（２）で表される化合物としては、具体的には、酢酸メチル、酢酸エチル、酢酸プロピル、酢酸イソプロピル、プロピオン酸メチル、プロピオン酸エチル、プロピオン酸プロピル、プロピオン酸イソプロピル、などが挙げられる。これらの中でも、酢酸エチル、酢酸メチル、などが好適に挙げられる。
【００１６】
＜その他成分＞
前記その他成分としては、メチルアルコール、エチルアルコール、プロピルアルコール、イソプロピルアルコール、アセトン、テトラヒドロフラン、アセトニトリル、などの水溶性溶剤が挙げられる。これらの中でも、メチルアルコール、エチルアルコール、などが好適に挙げられる。
上記その他成分は、前記加水分解を促進するために、前記カルボン酸エステル化合物に混合され、蒸気化されて用いられる。
【００１７】
＜カルボン酸エステルの加水分解及び金属の還元＞
前記カルボン酸エステル化合物が、水蒸気により加水分解されることでアルコール類が生じ、該アルコール類と酸化金属の酸素とが反応して、金属表面の酸化金属を金属に効率的かつ確実に還元することができる。
前記加水分解により、有機酸ガスのみを用いた場合に比べ、還元速度の制御が容易で、低コストで効率的に金属の還元を行うことができる。
更に、水蒸気により加水分解することにより、カルボン酸の二量化を抑制できる。そのため、還元処理時に生じるカルボン酸と金属との結合を抑制し、該結合した金属が飛散するのを防止することができる。
【００１８】
前記還元処理は、加熱下で行われるのが好ましい。具体的には、還元処理される酸化金属や、酸化金属を有する基板をヒータ等の加熱手段により、加熱しながら還元処理を行うことにより、より効率的で確実な還元が可能となる。
前記加熱温度としては、５０〜４００℃が好ましく、１５０〜３５０℃がより好ましい。前記加熱温度が、５０℃未満であると、還元が良好に行われないことがあり、４００℃超であると、金属グレインの移動により配線の信頼性を低下させることがある。
【００１９】
前記還元処理は、真空下で行われるのが好ましい。
前記真空圧力としては、５０〜５００Ｐａが好ましく、１００〜３００Ｐａがより好ましい。前記真空圧力が、５０Ｐａ未満であると、還元が良好に行われないことがあり、５００Ｐａ超であると金属がエッチングされることがある。
【００２０】
前記還元処理を行う際の還元速度は、加水分解温度と水蒸気の供給量により制御ができる。即ち、加水分解温度を一定以上とし、供給する水蒸気の流量を多くすることで還元速度を早くすることができる。
前記加水分解温度としては、５０〜２００℃が好ましく、８０〜１５０℃がより好ましい。前記温度が、５０℃未満であると、加水分解反応の進行が悪く、還元速度が遅くなることがあり、２００℃超であると、カルボン酸エステル化合物が熱分解することがある。
前記カルボン酸エステルと水蒸気の流量比としては、１：０．２〜１：２が好ましく、１：０．５〜１：１．５がより好ましい。前記水蒸気が、１：０．２より少ないと、加水分解が良好にできないことがあり、１：２より多いと、蒸気により金属表面を酸化させることがある。
【００２１】
前記金属の還元の処理時間としては、特に制限はなく、目的に応じて適宜選択することができ、還元処理する酸化金属の表面積や酸化膜厚に応じて、適宜調整するのが好ましいが、５〜６００秒間が好ましく、１０〜３００秒間がより好ましい。前記処理時間が、５秒間未満であると、充分な還元が行われないことがあり、６００秒間を超えると、処理効率が低下することがある。
【００２２】
また、前記加水分解及び還元は、チャンバ内で行うのが、作業の容易さや効率の点で好ましいが、カルボン酸の加水分解は、チャンバ内で行ってもよいし、前記チャンバ内に導入する前に行ってもよい。
具体的には、カルボン酸エステル化合物を少なくとも含む化合物と水とを、各々オーブン等で加熱しながら蒸気化し、各蒸気を真空状態のチャンバ内に供給し、該チャンバ内でカルボン酸エステル化合物を少なくとも含む蒸気と水蒸気とを混合させることで、加水分解反応を進行させることができる。
また、カルボン酸エステル化合物を含む化合物と水とを予め混合したものを、チャンバへの供給ライン内で加熱し蒸気化することで加水分解反応を生じさせ、該反応蒸気を前記チャンバ内に導入してもよい。
【００２３】
なお、加水分解により生じたカルボン酸の二量体化を抑制するためには、前記カルボン酸エステル化合物を少なくとも含む蒸気と前記水蒸気とを、チャンバ内に別個に導入し、該チャンバ内で加水分解させるのが好ましい。より好ましくは、被処理金属に蒸気を噴射するためのシャワーヘッドを真空チャンバ内にを設け、該シャワーヘッドでの蒸気の噴射直前に、前記カルボン酸エステルを含む蒸気と水蒸気とを混合して加水分解させる。
【００２４】
以下に、本発明の金属の還元方法を実施する金属還元用装置の一例について、図面を参照しながら説明する。
前記金属還元用装置は、図１に示すように、還元処理を行うチャンバ２０内に、還元処理の対象物として、例えば、シリコンウエハ１を配置する支持台２１が設けられている。該支持台の内部には、チャンバ２０内を加熱し一定温度を保ったり、シリコンウエハ１等の還元処理対象物を加熱するためのヒータ２２が収納されている。また、前記チャンバ２０の上部には、シャワーヘッド２３が配設され、該シャワーヘッド２３には、カルボン酸エステル化合物を少なくとも含む蒸気の供給管２４の一端と、水蒸気の供給管２５の一端が接続されている。該供給管２４、２５の他端は、カルボン酸エステル化合物を少なくとも含む化合物の収納タンク２６と、水の収納タンク２７に各々接続されている。
前記各蒸気の供給管２４、２５には、更にマスフローコントローラ（ＭＦＣ）２８、２９が設けられ、チャンバ２０内への前記カルボン酸エステル化合物の蒸気及び水蒸気の流量を調節可能としている。
また、前記チャンバ２０には、真空ポンプ（不図示）に接続された排気口３０が設けられ、チャンバ２０内部の減圧を可能とするとともに、還元により発生する副産物を排出可能としている。
前記金属還元用装置は、本発明の金属の還元方法の実施用に、新たに形成してもよいが、従来公知のＣＶＤ装置、ＰＶＤ装置、めっき装置などの処理チャンバに、前記カルボン酸エステル化合物の蒸気及び水蒸気の供給管、その他を配設して形成してもよい。このような装置では、前記ＣＶＤ、ＰＶＤ、めっき処理を行った後に、連続して本発明の金属の還元方法を実施することができ、効率的な処理が可能となる。
【００２５】
本発明の金属の還元方法は、酸化した金属の還元を低コストで効率的かつ確実に行うことができるので、配線間の寄生容量の低減と低い配線抵抗との両立が求められ、応答速度の高速化が要求される多層配線、半導体集積回路等の半導体装置に用いるのに好適であり、以下の本発明の多層配線、本発明の半導体装置に用いるのが特に好適である。
【００２６】
（多層配線及びその製造方法）
本発明の多層配線の製造方法は、本発明の多層配線を製造する方法であって、被膜形成工程と配線形成工程と還元工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
本発明の多層配線は、本発明の前記多層配線の製造方法により製造される。
以下、本発明の多層配線の製造方法の説明を通じで、本発明の多層配線の詳細も明らかにする。
【００２７】
＜被膜形成工程＞
前記被膜形成工程は、被膜形成用材料を被加工面上に成膜し、熱処理などを行うことにより、層間絶縁膜、保護膜などの被膜を形成する工程である。
【００２８】
前記被膜形成用材料は、樹脂を少なくとも含んでなり、更に必要に応じて、有機溶剤、その他の成分等を含んでなる。
前記樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シロキサン樹脂、有機樹脂などが好適に挙げられ、低誘電率の被膜を得ることができる。
また、プラズマＣＶＤ法で形成されたＣＶＤ膜なども、前記被膜として好適に挙げられる。
前記シロキサン樹脂としては、シラン化合物をモノマーユニットとして重合して得られた化合物、などが好適に挙げられる。
前記シラン化合物としては、具体的には、テトラアルコキシシラン、トリアルコキキシシラン、メチルトリアルコキシシラン、エチルトリアルコキシシラン、プロピルトリアルコキシシラン、フェニルトリアルコキシシラン、ビニルトリアルコキシシラン、アリルトリアルコキシシラン、グリシジルトリアルコキシシラン、ジアルコキキシシラン、ジメチルジアルコキシシラン、ジエチルジアルコキシシラン、ジプロピルジアルコキシシラン、ジフェニルジアルコキシシラン、ジビニルジアルコキシシラン、ジアリルジアルコキシシラン、ジグリシジルジアルコキシシラン、フェニルメチルジアルコキシシラン、フェニルエチルジアルコキシシラン、フェニルプロピルトリアルコキシシラン、フェニルビニルジアルコキシシラン、フェニルアリルジアルコキシシラン、フェニルグリシジルジアルコキシシラン、メチルビニルジアルコキシシラン、エチルビニルジアルコキシシラン、及び、プロピルビニルジアルコキシシラン、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記有機樹脂としては、ポリアリールエーテル、ベンゾシクロブテン系ポリマー、などが挙げられる。
前記プラズマＣＶＤ法で形成されたＣＶＤ膜としては、カーボンドープＳｉＯ２膜、ＳｉＣＨ膜、ＳｉＣＮ膜などが挙げられる。
【００２９】
前記有機溶剤としては、前記樹脂が溶解可能であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、メチルアルコール、エチルアルコール、プロピルアルコール、イソプロピルアルコール、ブチルアルコール、イソブチルアルコール、ｔｅｒｔ−ブチルアルコール等のアルコール系；フェノール、クレゾール、ジエチルフェノール、トリエチルフェノール、プロピルフェノール、ノニルフェノール、ビニルフェノール、アリルフェノール、ノニルフェノール等のフェノール系；シクロヘキサノン、メチルイソブチルケトン、メチルエチルケトン等のケトン系、メチルセロソルブ、エチルセロソルブ等のセロソルブ系；ヘキサン、オクタン、デカン等の炭化水素系；プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等のグリコール系などが挙げられる。これらは１種単独で使用してもよいし、２種以上を併用してもよい。
【００３０】
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、被膜の多孔質化のための発泡剤、公知の各種添加剤などが挙げられる。
前記発泡剤としては、アクリル系樹脂、エチレン系樹脂、セルロース系樹脂、などが挙げられる。
前記その他の成分の前記被膜形成用材料における含有量としては、前記樹脂、前記有機溶剤等の種類や含有量などに応じて適宜決定することができる。
【００３１】
前記被加工面としては、特に制限はなく、目的に応じて適宜選択することができるが、前記被膜が半導体装置に形成される場合には、該被加工面としては、半導体基板の表面が挙げられ、具体的には、シリコンウエハ等の基板、各種酸化膜、多孔質化シリカ膜等の低誘電率膜、などの表面が好適に挙げられる。
【００３２】
前記成膜の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、ディップコート法、ニーダーコート法、カーテンコート法、ブレードコート法、などが挙げられる。これらの中でも、効率等の点で、スピンコート法、ディップコート法等が好ましい。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１０，０００ｒｐｍ程度であり、８００〜５，０００ｒｐｍが好ましく、時間が１秒〜１０分間程度であり、１０〜９０秒間が好ましい。
【００３３】
前記熱処理としては、特に制限はなく、目的に応じて適宜選択することができるが、前記有機溶剤を乾燥させ、前記被膜形成用材料を焼成するのが好ましい。この場合、前記被膜形成用材料中の前記樹脂のポリマー骨格や側鎖に導入された炭化水素や芳香族炭化水素などの酸化を抑制することができる。
前記熱処理は、目的に応じて適宜その温度、雰囲気等の条件を選択することができるが、前記温度としては、５０〜４００℃が好ましく、８０〜３５０℃がより好ましい。
前記温度が、５０℃未満であると、前記有機溶剤が被膜中に残留してしまい、充分な強度が得られないことがあり、４００℃を越えると、前記樹脂のポリマー骨格や側鎖の珪素−炭化水素結合が分解するしてしまうことがある。
前記雰囲気としては、大気中では酸素の取り込みによる誘電率の上昇が懸念されるため、不活性ガスの存在下、減圧下、などが好ましく、前記不活性ガスとしては、例えば、窒素などが好適に挙げられる。
なお、前記熱処理工程は、前記被膜の下地層が、例えばスピンコート法により成膜される膜（例えば、多孔質シリカ膜等の低誘電率膜）である場合には、該低誘電率膜を形成する材料を塗布し、溶媒乾燥を行った後、この上に前記被膜形成用材料を塗布し、一括で前記熱処理工程を行ってもよい。この場合、成膜コストの低減を図ることができる。
【００３４】
＜配線形成工程＞
前記配線形成工程は、配線を形成する工程である。
前記多層配線を形成する場合、前記配線形成工程は、スルービア形成工程、導体メッキ工程などの適宜選択したその他の工程を含むのが好ましい。
【００３５】
−スルービア形成工程−
前記スルービア形成工程は、前記被加工面上に形成された前記シリカ系被膜の最上層に形成される配線と接続するためにスルービアを形成する工程である。
前記スルービアの形成は、例えば、前記スルービア部分に適当な露光量のレーザ光を照射することにより行う。
前記レーザ光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザなどが挙げられる。
【００３６】
−導体メッキ工程−
前記導体メッキ工程は、前記被加工面上に形成された前記シリカ系被膜上に、配線前駆体としての導体を全面に被覆し、導体メッキ層を形成する工程である。
前記導体メッキの方法としては、例えば、無電解メッキ、電解メッキなどの常用メッキ法を用いて行うことができる。
【００３７】
前記配線の形成は、前記導体メッキ工程により形成された前記導体メッキ層を、所望の配線パターンに従ってエッチングする。
前記エッチングの方法としては、特に制限はなく、目的に応じて適宜選択することができ、常用のエッチング法を使用することができる。
以上の工程により、前記配線が形成される。
【００３８】
＜還元工程＞
前記還元工程は、前記配線工程により前記被加工表面に形成された配線表面を、本発明の前記金属の還元方法により、還元処理する工程である。
前記還元工程は、カルボン酸エステル化合物を少なくとも含む蒸気を、水蒸気により加水分解させることにより行われる。前記カルボン酸エステル化合物、加水分解、還元などの詳細は、本発明の前記金属の還元方法で述べた通りである。
【００３９】
以上の工程により、前記配線表面の酸化金属が金属に還元される。
前記被膜形成工程、前記配線形成工程（前記スルービア形成工程、前記導体メッキ工程を含む）及び前記還元工程の一連の工程は、必要に応じて繰り返し行うことにより、多層配線及び該多層配線の上下配線を接合するビアなどの抵抗を低くすることができ、回路の集積度の高い多層配線を製造することができる。
【００４０】
本発明の多層配線の製造方法は、各種分野において好適に用いることができるが、以下の本発明の多層配線の製造に特に好適に用いることができる。
本発明の多層配線は、酸化した金属の還元処理を低コストで効率的かつ確実に行うことができる本発明の金属の還元方法により、配線表面の還元を行うので、酸化による配線抵抗の上昇を抑制して、低い配線抵抗が得られ、しかも、被膜の低誘電率を損なうことがなく、寄生容量が低減され、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される、半導体集積回路等の半導体装置に好適であり、以下の本発明の半導体装置に特に好適である。
【００４１】
（半導体装置及びその製造方法）
本発明の半導体装置は、前記本発明の多層配線を、少なくとも有する。
本発明の半導体装置の製造方法は、本発明の前記半導体装置を製造する方法であって、被膜形成工程と、パターニング工程と、配線形成工程と、還元工程とを少なくとも含み、更に必要に応じて適宜選択したその他の工程を含む。
以下、本発明の半導体装置の製造方法の説明を通じて、本発明の半導体装置の詳細も明らかにする。
【００４２】
＜被膜形成工程＞
前記被膜形成工程は、前記被加工面上に前記被膜形成用材料を用いて被膜を形成する工程である。
なお、前記被加工面、前記被膜形成用材料などの詳細については、上述した通りである。
【００４３】
前記被膜形成工程は、前記被加工面上に前記被膜形成用材料を成膜し、熱処理を行うことを含むのが好ましく、従来公知の製造方法により好適に行うことができる。なお、前記成膜の方法については、前記多層配線の被膜形成工程において詳述した通りである。
【００４４】
前記熱処理としては、特に制限はなく、目的に応じて適宜選択することができるが、前記有機溶剤を乾燥させ、前記被膜形成用材料を焼成するのが好ましい。この場合、前記被膜形成用材料中の前記樹脂のポリマー骨格や側鎖に導入された炭化水素や芳香族炭化水素などの酸化を抑制することができる。
前記熱処理は、目的に応じて適宜その温度、雰囲気等の条件を選択することができるが、前記温度としては、５０〜４００℃が好ましく、８０〜３５０℃がより好ましい。
前記温度が、５０℃未満であると、前記有機溶剤が膜中に残留してしまい、充分な強度が得られないことがあり、４００℃を越えると、前記樹脂のポリマー骨格や側鎖の珪素−炭化水素結合が分解してしまうことがある。
前記雰囲気としては、大気中では酸素の取り込みによる誘電率の上昇が懸念されるため、不活性ガスの存在下、減圧下、などが好ましく、前記不活性ガスとしては、例えば、窒素などが好適に挙げられる。
なお、前記熱処理工程は、前記被膜の下地層が、例えばスピンコート法により成膜される膜（例えば、多孔質シリカ膜等の低誘電率膜）である場合には、該低誘電率膜を形成する材料を塗布し、溶媒乾燥を行った後、この上に前記被膜形成用材料を塗布し、一括で前記熱処理工程を行ってもよい。この場合、成膜コストの低減を図ることができる。
【００４５】
＜パターニング工程＞
前記パターニング工程は、前記被膜形成工程により得られた前記被膜をマスクとして、エッチングにより前記被加工面をパターニングする工程である。
前記パターニング工程においては、前記被膜に対し選択露光及び現像を行って所望のパターンを形成した後、該パターンを用いてエッチングするのが好ましい。この場合所望のパターン状に容易にエッチングを行うことができる。
前記パターンは、公知のパターン形成方法に従って形成することができる。
なお、前記露光と前記現像との間で、反応を促進させる観点からベーク処理を行ってもよい。
【００４６】
前記エッチングの方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ドライエッチング、ウェットエッチングが好適に挙げられる。
【００４７】
＜配線形成工程＞
前記配線形成工程は、配線を形成する工程であり、その詳細については、前記多層配線の製造方法の説明において、詳述した通りである。
【００４８】
＜還元工程＞
前記還元工程は、本発明の前記金属の還元方法により、前記配線表面を還元処理する工程であり、その詳細については、前記金属の還元方法の説明において、詳述した通りである。
前記被膜形成工程、前記パターニング工程、前記配線形成工程（前記スルービア形成工程、前記導体メッキ工程を含む）、及び前記還元工程の一連の工程は、必要に応じて繰り返し行うことにより、配線抵抗が低く、回路の集積度の高い多層配線を有する半導体装置を製造することができる。
【００４９】
以下に、本発明の半導体装置の一例について、図面を参照しながら説明する。
本発明の半導体装置は、例えば、以下のようにして得られる。即ち、まず、図４に示すような、素子間分離膜２で分離され、ソース拡散層５ａとドレイン拡散層５ｂ、サイドウォール絶縁膜３を有するゲート電極４を形成したトランンジスタ層が形成されたシリコンウエハ１に、図５に示すように、層間絶縁膜６（リンガラス）及びストッパー膜７（ＳｉＣ）を形成した後、電極取り出し用のコンタクトホールを形成する。図６に示すように、スパッタ法によりこのコンタクトホ−ルにバリア膜８（ＴｉＮ）を厚みが５０ｎｍとなるように形成した後、ＷＦ６と水素とを混合し、還元することにより、Ｗによる導体プラグ９（ブランケット）を該コンタクトホールに埋め込み、ビアを形成すると共に、化学的機械研磨法（ＣＭＰ）により該ビア以外の部分を除去する。
【００５０】
続いて、図７に示すように、前記ビアが形成されたストッパー膜７上に、ＳｉＣ：Ｏ：Ｈ膜１０を厚みが３０ｎｍとなるように形成し、この上に多孔質シリカ膜（低誘電率膜；配線分離絶縁膜）１１を厚みが１６０ｎｍとなるように積層し、該多孔質シリカ膜１１上に、プラズマＣＶＤ法によりＳｉＯ２膜１２を厚みが３０ｎｍとなるように成膜する。更に、図８に示すように、ＳｉＯ２膜１２に対し、配線幅１００ｎｍ、スペース１００ｎｍの第１層目配線パターンを施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成する。そして、図９に示すように、形成した配線溝に、スパッタ法により、配線材料（銅）が多孔質シリカ膜１１へ拡散するのを防ぐバリア膜１３（ＴａＮ）を厚みが１０ｎｍとなるように形成する。続いて、前記配線溝に形成したバリア膜１３の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが１０ｎｍとなるようにスパッタ法により形成する。次に、電解メッキ法により、銅配線１４（Ｃｕ）を厚み６００ｎｍ程度積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去し、前記第１層目の配線層（銅）上に、ストッパー膜（拡散防止膜）１５としてのＳｉＣ：Ｏ：Ｈ膜を厚みが３０ｎｍとなるように形成し、第１層目の配線層（銅）を形成する。ここで、ストッパー膜（拡散防止膜）１５は、配線材料（銅）が多孔質シリカ膜１１へ拡散するのを防ぐ目的で、シランとアンモニアガスとを用いてプラズマＣＶＤ法により形成する。
【００５１】
次に、図１０に示すように、ストッパー膜（拡散防止膜）１５上に、多孔質シリカ膜（低誘電率膜；配線分離絶縁膜、ＳｉＯＣ膜）１６を厚みが１８０ｎｍとなるように積層する。多孔質シリカ膜１６上に、プラズマＣＶＤ法によりＳｉＣ：Ｏ：Ｈ膜１７を厚みが３０ｎｍとなるように形成した後、更に、図１１に示すように、該ＳｉＣ：Ｏ：Ｈ膜１７上に多孔質シリカ膜（低誘電率膜）１８を厚みが１６０ｎｍとなるように形成し、プラズマＣＶＤ法によりＳｉＯ２膜１９を厚みが３０ｎｍとなるように積層する。
ここで、図１２に示すように、これらの絶縁層に対し、ビアパターンを形成したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にてガス組成及び圧力を変えることにより、ＳｉＯ２膜１９、多孔質シリカ膜１８、ＳｉＣ：Ｏ：Ｈ膜１７、及び多孔質シリカ膜１６の順に加工を行いビアを形成する。次いで、第２層目配線パターンを施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成する。
次に、図１３に示すように、本発明の金属の還元方法により、形成したビアと銅配線１４とに対し、還元処理を行った後、図１４に示すように、該形成したビアと配線溝とに対し、スパッタ法により、配線材料（銅）が多孔質シリカ膜１８へ拡散するのを防ぐバリア膜２０（ＴａＮ）を厚みが１０ｎｍとなるように形成する。続いて、前記配線溝に形成したバリア膜２０の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが１０ｎｍとなるように形成する。次に、電解メッキ法により、銅配線２１（Ｃｕ）を厚み１，４００ｎｍ程度積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去し、図１５に示すように、気相成長法によりＳｉＣ：Ｏ：Ｈ膜２２を３０ｎｍの厚みとなるように形成し、第２層目のビア及び配線層（銅）を形成する。
以下、前記第２層目のビア及び配線層（銅）の形成、並びに、ビア及び配線層の還元処理を再度行うことにより、３層目のビア及び配線層（銅）を有する３層構造の銅配線（該銅配線は、本発明の前記多層配線に相当する）を有する半導体装置を製造することができる。
【００５２】
本発明の前記半導体装置の製造方法によれば、多層配線を有する半導体装置の製造に好適に使用することができ、前記配線及び上下配線を接合するビアの酸化による抵抗の上昇を抑制し、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成し、信号伝播速度の高速化が可能で高性能な半導体装置が効率よく製造される。該半導体装置の製造方法は、本発明の多層配線を有する本発明の半導体装置の製造に特に好適である。
【００５３】
本発明の半導体装置は、本発明の前記金属の還元方法を用いて形成された本発明の前記多層配線を少なくとも有する。本発明の前記多層配線は、被膜の低誘電率性が保持され、配線抵抗が低く、前記配線間の寄生容量の低下と前記配線抵抗の低下とを達成することができ、高速で信頼性の高い半導体装置が得られる。
本発明の半導体装置は、例えば、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ、などに特に好適である。
【実施例】
【００５４】
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
【００５５】
［シリコンウエハの作製］
−多孔質シリカ前駆体塗布溶液（被膜形成材料）の調製−
テトラエトキシシラン２０．８ｇ（０．１ｍｏｌ）、メチルトリエトキシシラン１７．８ｇ（０．１ｍｏｌ）、グリシドキシプロピルトリメトキシシラン２３．６ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３９．６ｇを２００ｍｌの反応容器に仕込み、１％のテトラメチルアンモニウムハイドロキサイド水溶液１６．２ｇ（０．９ｍｏｌ）を１０分間で滴下し、滴下終了後２時間の熟成反応を行った。
次に、前記反応溶液に硫酸マグネシウム５ｇを添加し、過剰の水分を除去した後、ロータリーエバポレータにて熟成反応により生成したエタノールを、前記反応溶液が５０ｍｌになるまで除去した。得られた反応溶液にメチルイソブチルケトンを２０ｍｌ添加し、多孔質シリカ前駆体塗布溶液を調製した。
【００５６】
−多孔質シリカ被膜の作製−
得られた多孔質シリカ前駆体溶液を、シリコンウエハ上にスピンコート法により、回転数３，０００ｒｐｍ、塗布時間３０秒間で、厚みが１μｍとなるように塗布した。次いで、該シリコンウエハを２００℃に設定したホットプレートに載せ、Ｎ２ガス中にて３分間、前記有機溶剤の乾燥を行った。更に、４００℃に設定した電気炉を用い、Ｎ２ガス中にて３０分間焼成し、多孔質シリカ被膜を作製した。
【００５７】
［多孔質シリカ被膜の誘電率の評価］
＜還元処理前の誘電率の測定＞
得られた多孔質シリカ被膜上に直径１ｍｍの金属極を作製し、１ＭＨｚ、１Ｖの交流電源を接続したプローバを用いて容量を測定し、該容量と前記膜厚とから誘電率を算出したところ、２．３であった。
【００５８】
上記で得られたシリコンウエハの多孔質シリカ被膜を、本発明の金属の還元処理方法（実施例１〜２）及び従来の金属の還元処理方法（比較例１〜３）の環境に暴露した際の、該多孔質シリカ被膜の低誘電率性に対する影響を評価した。
【００５９】
（実施例１）
＜還元処理＞
図１に示すような金属還元用装置のチャンバ２０内の支持台２１に、前記で作製した多孔質シリカ被膜を形成したシリコンウエハ１を載置する。次に、前記チャンバ２０内に、還元ソースとしてギ酸エチルを、加水分解ソースとして水を下記温度で加熱し蒸気化し、下記流量でチャンバ内に導入し、前記シリコンウエハ１上の多孔質シリカ被膜を、以下の還元処理雰囲気に暴露した。なお、下記基板温度とは、チャンバ２０内に設けたヒータ２２によりシリコンウエハ１を加熱する温度を示している。
−還元ソース−
ソース：ギ酸エチル
ソース加熱温度：８０℃
流量：４００ｓｃｃｍ
−加水分解ソース−
ソース：水
ソース加熱温度：８０℃
流量：１００ｓｃｃｍ
−暴露雰囲気−
基板温度：２５０℃
チャンバ内圧力：１００ｐａ
処理時間：１８０秒間
【００６０】
＜誘電率の測定＞
前記の条件にて多孔質シリカ被膜を暴露した後、前記暴露前と同様の誘電率の測定方法により、誘電率を測定したところ、暴露前と変わらず２．３であった。
【００６１】
（実施例２）
＜還元処理＞
実施例１と同様の図１に示す金属還元用装置を用い、還元ソース及び加水分解ソースの種類及び導入条件、還元処理雰囲気を、下記のようにしたこと以外は、実施例１と同様にして、前記と同様に作製したシリコンウエハの多孔質シリカ被膜を、実施例２の還元処理雰囲気に暴露した。
−還元ソース−
ソース：酢酸エチル
ソース加熱温度：８０℃
流量：４００ｓｃｃｍ
−加水分解ソース−
ソース：水
ソース加熱温度：８０℃
流量：１００ｓｃｃｍ
−暴露雰囲気−
基板温度：２５０℃
チャンバ内圧力：１００ｐａ
処理時間：１８０秒間
【００６２】
＜誘電率の測定＞
前記の条件にて多孔質シリカ被膜を暴露した後、前記暴露前と同様の誘電率の測定方法により、誘電率を測定したところ、暴露前と変わらず２．３であった。
【００６３】
（実施例３）
＜還元処理＞
実施例１と同様の図１に示す金属還元用装置を用い、還元ソース及び加水分解ソースの種類及び導入条件、還元処理雰囲気を、下記のようにしたこと以外は、実施例１と同様にして、前記と同様に作製したシリコンウエハの多孔質シリカ被膜を、実施例３の還元処理雰囲気に暴露した。
−還元ソース−
ソース：プロピオン酸メチル
ソース加熱温度：８０℃
流量：４００ｓｃｃｍ
−加水分解ソース−
ソース：水
ソース加熱温度：８０℃
流量：１００ｓｃｃｍ
−暴露雰囲気−
基板温度：２５０℃
チャンバ内圧力：１００ｐａ
処理時間：１８０秒間
【００６４】
＜誘電率の測定＞
前記の条件にて多孔質シリカ被膜を暴露した後、前記暴露前と同様の誘電率の測定方法により、誘電率を測定したところ、暴露前と変わらず２．３であった。
【００６５】
（比較例１）
＜還元処理＞
実施例１と同様の図１に示す金属還元用装置を用い、下記に示す条件で、前記と同様に作製したシリコンウエハの多孔質シリカ被膜を、従来の水素プラズマ雰囲気に暴露した。
−還元ソース−
ソース：水素
流量：１００ｓｃｃｍ
−暴露雰囲気−
基板温度：２５０℃
チャンバ内圧力：１００ｐａ
印加電圧：５００Ｗ
処理時間：１８０秒間
【００６６】
＜誘電率の測定＞
前記の条件にて多孔質シリカ被膜を暴露した後、前記暴露前と同様の誘電率の測定方法により、誘電率を測定したところ、３．４まで上昇していた。
【００６７】
（比較例２）
＜還元処理＞
実施例１と同様の図１に示す金属還元用装置を用い、下記に示す条件で、前記と同様に作製したシリコンウエハの多孔質シリカ被膜を、従来の水素アニール雰囲気に暴露した。
−還元ソース−
ソース：水素
流量：１００ｓｃｃｍ
−暴露雰囲気−
基板温度：２５０℃
チャンバ内圧力：１００ｐａ
処理時間：１８０秒間
【００６８】
＜誘電率の測定＞
前記の条件にて多孔質シリカ被膜を暴露した後、前記暴露前と同様の誘電率の測定方法により、誘電率を測定したところ、暴露前と変わらず２．３であった。
【００６９】
（比較例３）
＜還元処理＞
実施例１と同様の図１に示す金属還元用装置を用い、還元ソースとしてギ酸のみを下記に示す条件で導入し、前記と同様に作製したシリコンウエハの多孔質シリカ被膜を、以下の還元処理雰囲気に暴露した。
−還元ソース−
ソース：ギ酸
ソース加熱温度：８０℃
流量：５００ｓｃｃｍ
−暴露雰囲気−
基板温度：２５０℃
チャンバ内圧力：１００ｐａ
処理時間：１８０秒間
【００７０】
＜誘電率の測定＞
前記の条件にて多孔質シリカ被膜を暴露した後、前記暴露前と同様の誘電率の測定方法により、誘電率を測定したところ、暴露前と変わらず２．３であった。
【００７１】
（比較例４）
＜還元処理＞
実施例１と同様の図１に示す金属還元用装置を用い、還元ソースとしてギ酸のみを下記に示す条件で導入し、前記と同様に作製したシリコンウエハの多孔質シリカ被膜を、以下の還元処理雰囲気に暴露した。
−還元ソース−
ソース：ギ酸
ソース加熱温度：８０℃
流量：４００ｓｃｃｍ
−加水分解ソース−
ソース：水
ソース加熱温度：８０℃
流量：１００ｓｃｃｍ
−暴露雰囲気−
基板温度：２５０℃
チャンバ内圧力：１００ｐａ
処理時間：１８０秒間
【００７２】
＜誘電率の測定＞
前記の条件にて多孔質シリカ被膜を暴露した後、前記暴露前と同様の誘電率の測定方法により、誘電率を測定したところ、暴露前と変わらず２．３であった。
【００７３】
［還元処理による銅飛散の評価］
以下、本発明の金属の還元処理方法（下記実施例４）及び従来の金属の還元処理方法（下記比較例５及び６）を実施した場合の、銅飛散の有無を評価した。
【００７４】
（実施例４）
図２（１）に示すように、直径８インチのシリコンウエハ１ａの中央に、厚み１μｍでめっき銅を成膜した１ｃｍ×１ｃｍのシリコンウエハ１ｂを載置し、試料を得た。該試料に対して、実施例１と、実施例１と同様の金属還元用装置を用い、実施例１と同様の条件で還元処理（還元ソース：ギ酸エチル）を行った。その後、下記のようにして、銅飛散の有無を評価した。
【００７５】
＜銅飛散の測定＞
図２（２）にＡで示される点は、前記銅飛散の有無を測定する測定ポイントであり、シリコンウエハ１ａの中央と、中央から半径方向に±２５ｍｍ、及び中央から半径方向に±５０ｍｍの位置の計５箇所で、蛍光Ｘ線を用いて銅飛散の有無を、単位面積当たりの原子数で測定した。結果を図３のグラフに示す。実施例４では、銅飛散が発生しないことが確認された。
【００７６】
（比較例５）
実施例４と同様の試料を用いて、比較例３と同様の金属還元用装置を用い、比較例３と同様の条件で還元処理（還元ソース：ギ酸）を行った。
その後、実施例４と同様にして、銅飛散の有無を評価した。結果を図３のグラフに示す。該グラフに示すように、比較例５では、銅飛散が多く確認された。
【００７７】
（比較例６）
実施例４と同様の試料を用いて、比較例４と同様の金属還元用装置を用い、比較例４と同様の条件で還元処理（還元ソース：ギ酸＋加水分解ソース：水）を行った。
その後、実施例４と同様にして、銅飛散の有無を評価した。結果を図３のグラフに示す。該グラフに示すように、比較例６では、銅飛散が多く確認された。
【００７８】
［多層配線及び半導体装置の抵抗評価］
以下、本発明の還元方法及び従来の還元方法を用いて多層配線及び半導体装置を作製し、各々について、後述のように性能を評価した。
【００７９】
（実施例５〜２０）
＜多層配線及び半導体装置の製造＞
本発明の実施例５〜２０の多層配線及び半導体装置を以下のようにして製造した。まず、図４に示すように、素子間分離膜２で分離され、ソース拡散層５ａとドレイン拡散層５ｂ、サイドウォール絶縁膜３を有するゲート電極４を形成したトランンジスタ層が形成されたシリコンウエハ１に、図５に示すように、層間絶縁膜６（リンガラス）及びストッパー膜７（ＳｉＣ）を形成した後、電極取り出し用のコンタクトホールを形成した。図６に示すように、スパッタ法によりこのコンタクトホ−ルにバリア膜８（ＴｉＮ）を厚みが５０ｎｍとなるように形成した後、ＷＦ６と水素とを混合し、還元することにより、Ｗによる導体プラグ９（ブランケット）を該コンタクトホールに埋め込み、ビアを形成すると共に、化学的機械研磨法（ＣＭＰ）により該ビア以外の部分を除去した。
【００８０】
続いて、図７に示すように、前記ビアが形成されたストッパー膜７上に、ＳｉＣ：Ｏ：Ｈ膜１０を厚みが３０ｎｍとなるように形成し、この上に多孔質シリカ膜（低誘電率膜；配線分離絶縁膜）１１を厚みが１６０ｎｍとなるように積層し、該多孔質シリカ膜１１上に、プラズマＣＶＤ法によりＳｉＯ２膜１２を厚みが３０ｎｍとなるように成膜した。更に、図８に示すように、ＳｉＯ２膜１２に対し、配線幅１００ｎｍ、スペース１００ｎｍの第１層目配線パターンを施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成した。そして、図９に示すように、形成した配線溝に、スパッタ法により、配線材料（銅）が多孔質シリカ膜１１へ拡散するのを防ぐバリア膜１３（ＴａＮ）を厚みが１０ｎｍとなるように形成した。続いて、前記配線溝に形成したバリア膜１３の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが１０ｎｍとなるようにスパッタ法により形成した。次に、電解メッキ法により、銅配線１４（Ｃｕ）を厚み６００ｎｍ程度積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去し、前記第１層目の配線層（銅）上に、ストッパー膜（拡散防止膜）１５としてのＳｉＣ：Ｏ：Ｈ膜を厚みが３０ｎｍとなるように形成し、第１層目の配線層（銅）を形成した。ここで、ストッパー膜（拡散防止膜）１５は、配線材料（銅）が多孔質シリカ膜１１へ拡散するのを防ぐ目的で、シランとアンモニアガスとを用いてプラズマＣＶＤ法により形成した。
【００８１】
次に、図１０に示すように、ストッパー膜（拡散防止膜）１５上に、多孔質シリカ膜（低誘電率膜；配線分離絶縁膜、ＳｉＯＣ膜）１６を厚みが１８０ｎｍとなるように積層した。多孔質シリカ膜１６上に、プラズマＣＶＤ法によりＳｉＣ：Ｏ：Ｈ膜１７を厚みが３０ｎｍとなるように形成した後、更に、図１１に示すように、該ＳｉＣ：Ｏ：Ｈ膜１７上に多孔質シリカ膜（低誘電率膜）１８を厚みが１６０ｎｍとなるように形成した後、プラズマＣＶＤ法によりＳｉＯ２膜１９を厚みが３０ｎｍとなるように積層した。
ここで、図１２に示すように、これらの絶縁層に対し、ビアパターンを形成したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にてガス組成及び圧力を変えることにより、ＳｉＯ２膜１９、多孔質シリカ膜１８、ＳｉＣ：Ｏ：Ｈ膜１７、及び多孔質シリカ膜１６の順に加工を行いビアを形成した。次いで、第２層目配線パターンを施したレジスト層をマスクとして用い、ＣＦ４／ＣＨＦ３ガスを原料としたＦプラズマ法にて加工を行い、配線溝を形成した。
次に、図１３に示すように、上記で得られた実施例５〜２０の各シリコンウエハ１に対して、実施例１と同様の金属還元用装置を用い、下記表１に示す基板温度と処理時間としたこと以外は、実施例１と同様の条件で、形成したビアと銅配線１４との還元処理（還元ソース：ギ酸エチル）を行った。
その後、図１４に示すように、形成したビアと配線溝とに対し、スパッタ法により、配線材料（銅）が多孔質シリカ膜１８へ拡散するのを防ぐバリア膜２０（ＴａＮ）を厚みが１０ｎｍとなるように形成した。続いて、前記配線溝に形成したバリア膜２０の表面に、電解メッキの際に電極として機能するシード層（Ｃｕ）を厚みが１０ｎｍとなるように形成した。次に、電解メッキ法により、銅配線２１（Ｃｕ）を厚み１，４００ｎｍ程度積層した後、化学的機械研磨法（ＣＭＰ）により配線パターン部以外の銅を除去し、図１５に示すように、気相成長法によりＳｉＣ：Ｏ：Ｈ膜２２を３０ｎｍの厚みとなるように形成し、第２層目のビア及び配線層（銅）を形成した。
以下、前記第２層目のビア及び配線層（銅）の形成、並びに、ビア及び銅配線の還元処理をを再度行うことにより、３層目のビア及び配線層（銅）を有する３層構造の銅配線（該銅配線は、本発明の前記多層配線に相当する）を有する半導体装置を製造した。
【００８２】
＜多層配線及び半導体装置の評価＞
以上のようにして、ビアと銅配線とが連続した連続ビアを有する半導体装置を１００万個製造したところ、該連続ビアの歩留まりは９５％であった。また、ビア１個当りのビア抵抗を測定し、接触面積から算出した理論抵抗との比率を算出したところ、表１に示すように、いずれの条件でも１．０〜１．２の値が得られたことから、還元が十分にできていることがわかった。
【００８３】
（実施例２１〜３６）
実施例５において、ビアと銅配線との還元処理を、実施例２と同様の還元処理（還元ソース：酢酸エチル)により行ったこと以外は、実施例５と同様にして、実施例２１〜３６の多層配線及び半導体装置を製造した。
なお実施例２１〜３６の各還元処理における、基板温度及び処理時間は、表２に示したとおりである。
＜多層配線及び半導体装置の評価＞
ビアと銅配線とが連続した連続ビアを有する半導体装置を１００万個製造したときの該連続ビアの歩留まりは９５％であった。また、ビア１個当りのビア抵抗を測定し、接触面積から算出した理論抵抗との比率を算出したところ、表２に示すように、いずれの条件でも１．０〜１．２の値が得られたことから、還元が十分にできていることがわかった。
【００８４】
（実施例３７〜５２）
実施例５において、ビアと銅配線との還元処理を、実施例３と同様の還元処理（還元ソース：プロピオン酸メチル)により行ったこと以外は、実施例５と同様にして、実施例２１〜３６の多層配線及び半導体装置を製造した。
なお実施例３７〜５２の各還元処理における、基板温度及び処理時間は、表３に示したとおりである。
＜多層配線及び半導体装置の評価＞
ビアと銅配線とが連続した連続ビアを有する半導体装置を１００万個製造したときの該連続ビアの歩留まりは９５％であった。また、ビア１個当りのビア抵抗を測定し、接触面積から算出した理論抵抗との比率を算出したところ、表３に示すように、いずれの条件でも１．０〜１．２の値が得られたことから、還元が十分にできていることがわかった。
【００８５】
（比較例７〜２２）
実施例４において、ビアと銅配線との還元処理を、比較例２と同様の還元処理（水素アニール）により行ったこと以外は、実施例４と同様にして、多層配線及び半導体装置を製造した。
なお比較例７〜２２の各還元処理における、基板温度及び処理時間は、表４に示したとおりである。
＜多層配線及び半導体装置の評価＞
ビアと銅配線とが連続した連続ビアを有する半導体装置を１００万個製造したところ、該連続ビアの歩留まりは５８％であった。また、ビア１個当りのビア抵抗を測定し、接触面積から算出した理論抵抗との比率を算出したところ、表４に示すように、いずれの条件でも１．１〜１．８の値が得られたことから、還元が不十分であることがわかった。
【００８６】
【表１】
0004579181.tif 000002
【００８７】
【表２】
0004579181.tif 000003
【００８８】
【表３】
0004579181.tif 000004
【００８９】
【表４】
0004579181.tif 000005
【００９０】
上記実施例及び比較例の結果より、本発明の金属の還元方法では、信号伝播の妨げとなる酸化銅の還元を十分にできることが判った。また、本発明の金属の還元方法を用いることにより、本発明の多層配線及び半導体装置の応答速度の高速化に寄与することができることが判った。
【００９１】
本発明の好ましい態様を付記すると、以下の通りである。
（付記１）  カルボン酸エステル化合物を少なくとも含む蒸気を、水蒸気により加水分解させ、酸化金属を還元することを特徴とする金属の還元方法。
（付記２）  カルボン酸エステル化合物が、下記一般式（１）及び（２）のいずれかで表される化合物である付記１に記載の金属の還元方法。
ＨＣＯＯＲ１      ・・・・・一般式（１）
ＣｎＨｍＣＯＯＲ２  ・・・・・一般式（２）
ただし、前記一般式（１）及び（２）中、Ｒ１及びＲ２は、炭素数１〜３の炭化水素を表す。ｎは、１〜３の整数を表し、ｍは、３〜７の整数を表す。
（付記３）  加熱下で行われる付記１から２のいずれかに記載の金属の還元方法。
（付記４）  加熱温度が、５０〜４００℃である付記３に記載の金属の還元方法。
（付記５）  真空下で行われる付記１から４のいずれかに記載の金属の還元方法。
（付記６）  真空圧力が、５０〜５００Ｐａである付記６に記載の金属の還元方法。
（付記７）  加水分解温度が、５０〜２００℃である付記１から６のいずれかに記載の金属の還元方法。
（付記８）  処理時間が、５〜６００秒間である付記１から７のいずれかに記載の金属の還元方法。
（付記９）  カルボン酸エステル化合物を少なくとも含む蒸気が、メチルアルコール、エチルアルコール、プロピルアルコール、イソプロピルアルコール、アセトン、テトラヒドロフラン、及びアセトニトリルから選択される少なくとも１種を更に含む付記１から８のいずれかに記載の金属の還元方法。
（付記１０）  カルボン酸エステル化合物を少なくとも含む蒸気と、水蒸気との流量比が、１：０．２〜１：２である付記１から９のいずれかに記載の金属の還元方法。
（付記１１）  チャンバ内で行われる付記１から１０のいずれかに記載の金属の還元方法。
（付記１２）  カルボン酸エステル化合物を少なくとも含む蒸気と、水蒸気とを、予め混合し、加水分解させてチャンバ内に導入する付記１１に記載の金属の還元方法。
（付記１３）  カルボン酸エステル化合物を少なくとも含む蒸気と、水蒸気とを、チャンバ内に別個に導入し、該チャンバ内で加水分解させる付記１１に記載の金属の還元方法。
（付記１４）  被加工表面に、被膜を形成する被膜形成工程と、
配線を形成する配線形成工程と、
付記１から１３のいずれかに記載の金属の還元方法により、前記被加工表面に形成された配線表面の還元処理を行う還元工程と、
を少なくとも含むことを特徴とする多層配線の製造方法。
（付記１５）  付記１４に記載の多層配線の製造方法により形成されたことを特徴とする多層配線。
（付記１６）  付記１５に記載の多層配線を、少なくとも有することを特徴とする半導体装置。
（付記１７）  付記１６に記載の半導体装置の製造方法であって、被加工面上に樹脂皮膜を形成する被膜形成工程と、
該被膜をマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程と、
該パターニングがされた被加工面に、配線を形成する配線形成工程と、
該被加工面に形成された配線表面を、付記１から１３のいずれかに記載の金属の還元方法により還元処理する還元工程と、
を少なくとも含むことを特徴とする半導体装置の製造方法。
（付記１８）  エッチングが、ドライエッチング及びウェットエッチングのいずれかにより行われる付記１７に記載の半導体装置の製造方法。
【産業上の利用可能性】
【００９２】
本発明の金属の還元方法は、酸化した金属の還元処理を低コストで効率的かつ確実に行うことができ、有機酸を用いた金属等のドライクリーニングに好適に用いることができ、特に本発明の多層配線、本発明の半導体装置の製造に好適に使用することができる。
本発明の多層配線の製造方法は、本発明の多層配線の製造に好適に用いることができる。
本発明の多層配線は、配線間の寄生容量が低減可能で配線抵抗が低く、信号伝播速度の高速化が可能であり、応答速度の高速化が要求される半導体集積回路等に特に好適である。
本発明の半導体装置の製造方法は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、ＭＯＳトランジスタ等を初めとする各種半導体装置、特に本発明の半導体装置の製造に好適に用いることができる。
本発明の半導体装置は、配線間の寄生容量の低下と配線抵抗の低下とが達成され、高速で信頼性が高い。
【図面の簡単な説明】
【００９３】
【図１】図１は、本発明の金属の還元方法を実施するための金属還元用装置の一例である。
【図２】図２は、実施例及び比較例の還元処理に用いるシリコンウエハの側面図（１）と平面図（２）であり、前記側面図は、シリコンウエハ上にめっき銅を成膜したシリコンウエハを載置した状態を示し、前記平面図は、シリコンウエハ上の銅飛散を測定する測定ポイントを示す。
【図３】図３は、実施例４及び比較例５、６で測定された銅飛散を示すグラフ図である。
【図４】図４は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その１）である。
【図５】図５は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その２）である。
【図６】図６は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その３）である。
【図７】図７は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その４）である。
【図８】図８は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その５）である。
【図９】図９は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その６）である。
【図１０】図１０は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その７）である。
【図１１】図１１は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その８）である。
【図１２】図１２は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その９）である。
【図１３】図１３は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その１０）である。
【図１４】図１４は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その１１）である。
【図１５】図１５は、本発明の金属の還元方法を用いた本発明の半導体装置の製造方法の一例を示す工程図（その１１）である。
【符号の説明】
【００９４】
１              シリコンウエハ
２              素子間分離膜
３              サイドウォール絶縁膜
４              ゲート電極
５ａ            ソース拡散層
５ｂ            ドレイン拡散層
６              層間絶縁膜（リンガラス）
７              ストッパー膜
８              バリア膜（ＴｉＮ）
９              導体プラグ（Ｗ）
１０，１５，１７，２２  ＳｉＣ：Ｏ：Ｈ膜
１１，１６，１８  多孔質シリカ膜（低誘電率膜；配線分離絶縁膜）
１２，１９        ＳｉＯ２膜
１３，２０        バリア膜（ＴａＮ）
１４，２１        銅配線
２０              チャンバ
２１              支持台
２２              ヒータ
２３              シャワーヘッド
２４、２５        供給管
２６、２７        収納タンク
２８、２９        マスフローコントローラ
３０              排出口
【図１】
0004579181.tif 000006
【図２】
0004579181.tif 000007
【図３】
0004579181.tif 000008
【図４】
0004579181.tif 000009
【図５】
0004579181.tif 000010
【図６】
0004579181.tif 000011
【図７】
0004579181.tif 000012
【図８】
0004579181.tif 000013
【図９】
0004579181.tif 000014
【図１０】
0004579181.tif 000015
【図１１】
0004579181.tif 000016
【図１２】
0004579181.tif 000017
【図１３】
0004579181.tif 000018
【図１４】
0004579181.tif 000019
【図１５】
0004579181.tif 000020