(57)【特許請求の範囲】
【請求項１】
誘電体基板と、
この誘電体基板の主面上に配設され、高周波信号の入出力端を有する高周波信号線路と、
この高周波信号線路に沿って延在し、上記主面上に配設された信号線と、
上記高周波信号線路に沿って上記主面上に配設された第１の接地導体と、
を備えた高周波用回路基板。
【請求項２】
高周波信号線路が複数の分岐部を備えるとともにこの分岐部に沿って第１の接地導体および信号線が配設されたことを特徴とする請求項１記載の高周波用回路基板。
【請求項３】
第１の接地導体が信号線を介して高周波信号線路の一方の側に配設されるとともに上記高周波線路のもう一方の側にこの高周波線路に沿って配設された第２の接地導体をさらに備えたことを特徴とする請求項１または２記載の高周波用回路基板。
【請求項４】
誘電体基板と、この誘電体基板の主面上に配設され高周波信号の入出力端を有する高周波信号線路と、この高周波信号線路に沿って延在し上記主面上に配設された信号線と、上記高周波信号線路に沿って上記主面上に配設された第１の接地導体とを備えた高周波用回路基板と、
この高周波用回路基板の上記高周波信号線路、信号線及び第１の接地導体上に配設されたバンプと、
半導体基板とこの半導体基板に配設され制御電極、第１の電極及び第２の電極を有するトランジスタとを有し、上記高周波用回路基板上に配設されるとともに、上記バンプを介して制御電極が上記信号線に、第１の電極が上記第１の接地導体に、第２の電極が上記高周波信号線路にそれぞれ接続された半導体チップと、を備えた半導体装置。
【請求項５】
高周波用回路基板の高周波信号線路、信号線及び第１の接地導体上に配設されたバンプと、半導体基板とこの半導体基板に配設され制御電極、第１の電極及び第２の電極を有するトランジスタとを有し、上記高周波用回路基板上に配設されるとともに、上記バンプを介して制御電極が上記信号線に、第１の電極が上記第１の接地導体に、第２の電極が上記高周波信号線路にそれぞれ接続された半導体チップとをさらに備えると共に二つの半導体チップが互いに所定の距離を置いて隣接して配設されたことを特徴とする請求項４記載の半導体装置。
【請求項６】
高周波用回路基板の高周波信号線路が複数の分岐部を備えるとともにこの分岐部に沿って第１の接地導体および信号線が配設され、この分岐部上に半導体チップが配設されたことを特徴とする請求項４または５記載の半導体装置。
【請求項７】
高周波用回路基板の第１の接地導体が信号線を介して高周波信号線路の一方の側に配設され、上記高周波信号線路のもう一方の側にこの高周波信号線路に沿って配設された第２の接地導体とこの第２の接地導体上に配設されたバンプとをさらに備えるとともに半導体チップの第１の電極が制御電極と第２の電極を介して複数配設されそれぞれがバンプを介して第１の接地導体および第２の接地導体に接続されたことを特徴とする請求項４ないし６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波帯、特にミリ波領域での送受信に使用される高周波用回路基板とこれを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
マイクロ波帯及びミリ波帯の通信用やレーダーなどに使用される送信装置、受信装置、あるいは送受信モジュールには信号切換用のスイッチが使用される。
図１５は従来のスイッチＭＭＩＣ（Monolithic Microwave IC）チップの平面図である。また図１６はこのスイッチの等価回路を示す回路図である。
【０００３】
図１５において、１００はスイッチＭＭＩＣチップ、１０２はＧａＡｓ基板、１０４はＦＥＴ、１０４ａはソース電極、１０４ｂはドレイン電極、１０４ｃはゲート電極、１０４ｄはソース電極１０４ａを接続するエアブリッジ配線、１０６は入力端子、１０８は入力側線路、１１０は入力側線路１０８とドレイン電極１０４ｂとを接続するエアブリッジ配線、１１２は出力側線路、１１４は出力側線路１１２とドレイン電極１０４ｂとを接続する接続線路、１１６は出力端子、１１８はバイアホールで、ソース電極１０４と接続され、またＧａＡｓ基板１０２の裏面に設けられた接地導体に接続されている。
【０００４】
１２０はゲート信号入力端子、１２２は制御信号線でゲート電極１０４ｃと接続されている。１２４はキャパシタで、一端が制御信号線１２２と他端がバイアホール１２６と接続され、ＧａＡｓ基板１０２の裏面に設けられた接地導体に接続されている。１２８は抵抗である。
図１６において、入力側線路１０８及び出力側線路１１２は特性インピーダンス５０Ωを有するインダクタンスとしている。スイッチ１００はゲート信号入力端子からオン・オフ信号をゲート電極１０４ｃに印加し、入力端子１０６に印加された高周波信号を通過または遮断する。入力端子１０６から出力端子１１６に高周波信号が通過するときは、ＦＥＴ１０４はオフの状態でオフ容量を有するキャパシタとみなすことができ、入力側線路１０８及び出力側線路１１２のインダクタンス成分とＦＥＴ１０４のオフ容量とで構成されるフィルタを通して出力端子１１６に出力される。
【０００５】
【発明が解決しようとする課題】
上記のような構成を持つ従来のスイッチ１００においては、ＧａＡｓ基板１０２に形成されるＦＥＴ１０４は、複数個のＦＥＴ素子の集合で構成され、スイッチ１００が形成されるウエハの位置によっても、またプロセス上のばらつきによっても、全てのＦＥＴ素子の電気的特性が同一にならないなどの原因によって、場合によってはＦＥＴ１０４のオフ容量の値が変動する場合が生じる。
【０００６】
特にミリ波帯に使用するＭＭＩＣとして構成した場合には、オフ容量の変動はフィルタ特性に影響するために、スイッチの周波数特性がばらつき、スイッチの歩留まりが悪くなるという問題が生じることがあった。
この発明は上記のような問題点を解消することを目的としてなされたもので、第１の目的は、高周波特性の良いスイッチを構成することができる安価な高周波用回路基板を提供することで、第２の目的はこの様な高周波用回路基板を使用した安価で信頼性の高い半導体装置を提供することである。
【０００７】
なお特開２０００−１６５１０１号公報には、ＧａＡｓ基板に形成したＦＥＴとこのＧａＡｓ基板上に形成されＦＥＴとを接続した高周波スイッチチップを、表面上に接続導体を形成したアルミナ基板上にフリップチップボンディングにより実装する発明の記載がある。
また、特開平１１−２２５０１９号公報には、誘電体基板表面上に形成されたマイクロストリップ線路と磁気結合する誘電体共振器を、表面側のマイクロストリップ線路に対応する所定の位置に調整しながら誘電体基板の下面側に実装し、さらにこのマイクロストリップ線路の一端と接続するバラクタダイオードの位置調整を行って所定の位置に実装した発振回路について記載されている。
【０００８】
【課題を解決するための手段】
この発明に係る高周波用回路基板は、誘電体基板と、この誘電体基板の主面上に配設され、高周波信号の入出力端を有する高周波信号線路と、この高周波信号線路に沿って延在し、主面上に配設された信号線と、高周波信号線路に沿って主面上に配設された第１の接地導体と、を備えたもので、高周波信号線路に沿って信号線と第１の接地導体とが配設されているので、半導体チップの配設位置を高周波信号線路に沿って調整でき、信号入力端からのインダクタンスを調整することができる。
【０００９】
さらに、高周波信号線路が複数の分岐線部を備えるとともにこの分岐部に沿って第１の接地導体および信号線が配設されたもので、分岐部のインダクタンス調整を行うことができる。
【００１０】
さらに、第１の接地導体が信号線を介して高周波信号線路の一方の側に配設されるとともに上記高周波線路のもう一方の側にこの高周波線路に沿って配設された第２の接地導体をさらに備えたもので、高周波線路の両側で接地することができ、寄生インダクタンスを少なくすることができる。
【００１１】
またこの発明に係る半導体装置は、誘電体基板と、この誘電体基板の主面上に配設され高周波信号の入出力端を有する高周波信号線路と、この高周波信号線路に沿って延在し主面上に配設された信号線と、高周波信号線路に沿って主面上に配設された第１の接地導体とを備えた高周波用回路基板と、この高周波用回路基板の高周波信号線路、信号線及び第１の接地導体上に配設されたバンプと、半導体基板とこの半導体基板に配設され制御電極、第１の電極及び第２の電極を有するトランジスタとを有し、高周波用回路基板上に配設されるとともに、バンプを介して制御電極が信号線に、第１の電極が第１の接地導体に、第２の電極が高周波信号線路にそれぞれ接続された半導体チップと、を備えたもので、半導体チップを高周波信号線路に沿って移動してインダクタンス成分の調整を行うことができる。このため半導体チップのオフ容量の変動を高周波信号線路のインダクタンス調整により補償し周波数特性を調整することができる。
【００１２】
さらに、高周波用回路基板の高周波信号線路、信号線及び第１の接地導体上に配設されたバンプと、半導体基板とこの半導体基板に配設され制御電極、第１の電極及び第２の電極を有するトランジスタとを有し、高周波用回路基板上に配設されるとともに、バンプを介して制御電極が信号線に、第１の電極が第１の接地導体に、第２の電極が高周波信号線路にそれぞれ接続された半導体チップとをさらに備えると共に二つの半導体チップが互いに所定の距離を置いて隣接して配設されたもので、アイソレーションを向上させることができる。
【００１３】
さらに、高周波用回路基板の高周波信号線路が複数の分岐部を備えるとともにこの分岐部に沿って第１の接地導体および信号線が配設され、この分岐部上に半導体チップが配設されたもので、周波数特性の良い分岐路付き半導体装置を構成することができる。
【００１４】
さらに高周波用回路基板の第１の接地導体が信号線を介して高周波信号線路の一方の側に配設され、高周波信号線路のもう一方の側にこの高周波信号線路に沿って配設された第２の接地導体とこの第２の接地導体上に配設されたバンプとをさらに備えるとともに半導体チップの第１の電極が制御電極と第２の電極を介して複数配設されそれぞれがバンプを介して第１の接地導体および第２の接地導体に接続されたもので、第１の電極が半導体チップの両側で接地することができて、寄生インダクタンスを少なくすることができ、高周波特性を向上することができる。
【００１５】
【発明の実施の形態】
実施の形態１．
図１はこの実施の形態１に係る高周波スイッチの一部透視斜視図である。図２はこの高周波スイッチの平面図である。
図１及び図２において、１０は高周波スイッチ、１２は高周波スイッチ１０を構成する高周波用回路基板、１４は半導体チップとしてのＦＥＴチップである。１６は誘電体基板としてのアルミナやガラスエポキシなどで構成されたＭＩＣ基板、１８はＭＩＣ基板１６の裏面に形成された裏面接地導体であり、Ａｕメッキなどにより形成される。２０はＭＩＣ基板１６の表面上に配設された表面接地導体である。表面接地導体２０は、第１の接地導体としての表面接地導体Ｉ２０ａ、第２の接地導体としての表面接地導体ＩＩ２０ｂを含んでいる。
【００１６】
２２はバイアホールで、表面接地導体Ｉ２０ａおよび表面接地導体ＩＩ２０ｂはバイアホール２２によりそれぞれ裏面接地導体１８に電気的に接続されている。２２ａはバイアホール２２と表面接地導体２０との接続面で、模式的に示されている。２４は高周波信号線路としてのマイクロストリップ線路である。２４ａはマイクロストリップ線路２４の入力端、２４ｂはマイクロストリップ線路２４の出力端である。ここでは高周波信号線路としてのマイクロストリップ線路２４を用いて構成したがマイクロストリップ線路に変えてコプレーナ線路を用いても良い。
【００１７】
２６は信号線としての信号配線層で、２６ａは制御信号電圧を印加する入力端である。表面接地導体２０、マイクロストリップ線路２４、及び信号配線層２６はそれぞれＡｕメッキ層などにより形成される。２８はバンプでここでは模式的に示されている。
なお、信号配線層２６と接続して、キャパシタと抵抗が配設されているが図１、図２には記載されていない。
【００１８】
この高周波用回路基板１２では、マイクロストリップ線路２４の一方の側に、マイクロストリップ線路２４に隣接し、マイクロストリップ線路２４に沿って信号配線層２６が設けられている。この信号配線層２６が設けられた同じ側で、マイクロストリップ線路２４からさらに離れた位置にマイクロストリップ線路２４と信号配線層２６に沿って表面接地導体Ｉ２０ａが設けられている。またマイクロストリップ線路２４のもう一方の側にマイクロストリップ線路２４に隣接して、これに沿って表面接地導体ＩＩ２０ｂが配置されている。
【００１９】
すなわちマイクロストリップ線路２４の一方の側に信号配線層２６と表面接地導体Ｉ２０ａがマイクロストリップ線路２４に並置して、またマイクロストリップ線路２４の他方の側にマイクロストリップ線路２４と並置して表面接地導体ＩＩ２０ｂが配置されている。
図３はこの実施の形態１に係る高周波スイッチを構成する半導体チップの一部透視斜視図、図４はこの半導体チップの平面図である。
図３及び図４において、３４は半絶縁性のＧａＡｓ基板、このＧａＡｓ基板３４に、複数のＦＥＴ素子を複数個並列して形成し、ＧａＡｓ基板３４表面上に各電極を有したＦＥＴ３６が形成されている。
【００２０】
３８はこのＦＥＴ３６のソース電極で、ＦＥＴ３６の両端はソース電極３８が配設され、中間のソース電極３８を含め各ソース電極３８はソース取り出し電極４０で互いに接続されている。また両端のソース電極３８にはそれぞれバンプ２８が配設されたソースパッド４２が配設され、ソース電極３８、ソースパッド４２及びバンプ２８が電気的に接続されている。
ソース電極３８を両端に配置し、それぞれのソース電極３８をソースパッド４２のバンプ２８を介して、表面接地導体Ｉ２０ａ、及び表面接地導体ＩＩ２０ｂから裏面接地導体１８に接続するのは、寄生インダクタンスを小さくし、アイソレーションを良くするためである。
【００２１】
４４はゲート電極で、それぞれのゲート電極４４はゲート引き出し電極４６と接続され、ゲート引き出し電極４６を介してゲートパッド４８に接続されている。このゲートパッド４８上にバンプ２８が配設されている。５０はドレイン電極で、ゲート電極４４を介してソース電極３８に並置されている。またこのドレイン電極５０上にバンプ２８が配設されている。
図１の高周波スイッチ１０では、ＦＥＴチップ１４は高周波用回路基板１２上にバンプ２８を介して配設されると共にバンプ２８を介して、表面接地導体Ｉ２０ａおよび表面接地導体ＩＩ２０ｂはソース電極３８と、マイクロストリップ線路２４はドレイン電極５０と、信号配線層２６はゲート電極４４と、それぞれ電気的に接続されている。
【００２２】
そして、マイクロストリップ線路２４の一方の側に信号配線層２６と表面接地導体Ｉ２０ａがマイクロストリップ線路２４に並置して、またマイクロストリップ線路２４の他方の側にマイクロストリップ線路２４と並置して表面接地導体ＩＩ２０ｂが配置されているので、バンプ２８を介して配置されるＦＥＴチップ１４はマイクロストリップ線路２４に沿って接続位置を移動させて、接続位置を調整することが出来る。
図５はこの実施の形態１に係る高周波スイッチの等価回路を示す回路図である。
図５において、マイクロストリップ線路２４はバンプ２８を介してＦＥＴチップ１４のドレイン電極５０と接続される前後で、入力側の等価インダクタンスがＬ１、出力側の等価インダクタンスがＬ２とされている。
【００２３】
次に高周波スイッチ１０の動作について説明する。
図６は高周波信号遮断時の等価回路を示す回路図で、図７は高周波信号通過時の等価回路を示す回路図である。
図５において、制御信号電圧を印加する入力端２６ａに印加するゲート制御電圧Ｖｇを、Ｖg＝０としたとき、ＦＥＭ３６のソース・ドレイン間は、オン抵抗Ｒonを有するオン状態とみなすことができる。
このときのＦＥＭ３６のオン抵抗Ｒonが数Ω程度の時は、図５の等価回路は図６のようになり、マイクロストリップ線路２４の入力端２４ａから入力した高周波信号はＦＥＭ３６のオン抵抗を通過して接地されるので、高周波信号は出力端２４ｂに出力せず、遮断される。
【００２４】
制御信号電圧を印加する入力端２６ａに印加するゲート制御電圧Ｖｇを、ＦＥＭ３６のゲート遮断電圧（ピンチオフ電圧：Ｖp）に対してＶg＜＜Ｖpとしたとき、ＦＥＭ３６のソース・ドレイン間は、オフ容量Ｃoffを有するオフ状態とみなすことができる。このとき図５の等価回路は図７のようになり、マイクロストリップ線路２４の入力端２４ａから入力した高周波信号は、マイクロストリップ線路２４のインダクタンス成分Ｌ1、Ｌ2とオフ容量Ｃoffで構成されるフィルタを通して出力端２４ｂに出力する。
【００２５】
ＦＥＭ３６のオフ容量Ｃoffは、ＦＥＴチップ１４が複数個のＦＥＴ素子の集合で構成されることに加えて、ＦＥＴチップ１４が形成されるウエハの位置によっても、またプロセス上のばらつきによっても、全てのＦＥＴ素子の電気的特性が一様にならない場合があり、ＦＥＴ３６のオフ容量の値が変動する場合が生じる。
【００２６】
しかしながら、この高周波スイッチ１０においては、先に述べたようにバンプ２８を介して配置されるＦＥＴチップ１４はマイクロストリップ線路２４に沿って接続位置を移動させ、接続位置を調整することが出来る。このことによって、マイクロストリップ線路２４のインダクタンス成分Ｌ1、Ｌ2とオフ容量Ｃoffで構成されるフィルタ特性を調整することができ、Ｃoffの変動に基づく周波数特性のばらつきを少なくすることができる。
【００２７】
高周波スイッチ１０がオンしているとき、遮断周波数ｆｌは次式で示される。
ｆｌ＝１／（２π（Ｌ1×Ｃoff）１／２）・・・・（１）
ここでＣoffがＣoffmに変動した場合、遮断周波数はｆｌmは
ｆｌm＝１／（２π（Ｌ1×Ｃoffm）１／２）・・・・（２）
となるために、周波数特性が変動する。
これを補正するためには、
Ｌ1・Ｃoff＝Ｌ1m×Ｃoffm・・・・（３）
を満たすＬ1mを求め、
Ｌ1m＝（Ｃoff／Ｃoffm）×Ｌ1・・・（４）
となるようにＬ1を補正すればよい。
【００２８】
すなわちＦＥＴチップ１４をマイクロストリップ線路２４に沿って接続位置を移動してインダクタンス成分を調整すればよい。
このようにインダクタンス成分を調整することにより周波数特性を調整することができ、高周波スイッチ１０の歩留まりを高めることができる。延いては特性の揃った信頼性の高い高周波スイッチを得ることができる。
さらに、この高周波スイッチ１０においては、高価なＧａＡｓ基板はＦＥＴチップ１４のみで、高周波用回路基板１２ではアルミナなどのＭＩＣ基板を使用することができさらに安価に構成することができる。
【００２９】
実施の形態２．
図８はこの実施の形態２に係る分岐スイッチの平面図である。また図９はこの分岐スイッチの等価回路を示す回路図である。実施の形態１と同じ符号は同様のものかまたは相当のものである。これは以下の実施の形態の説明においても同じである。
図８において、５６は分岐スイッチで例えばＳＰ３Ｔ（Single  Pole  3  Throw）スイッチである。ＳＰ３Ｔスイッチ５６では、マイクロストリップ線路２４が三つの分岐部２４ｃを有している。分岐部２４ｃには、実施の形態１の高周波スイッチ１０と同様に、マイクロストリップ線路２４の一方の側に信号配線層２６と表面接地導体Ｉ２０ａがマイクロストリップ線路２４に並置して、またマイクロストリップ線路２４の他方の側にマイクロストリップ線路２４と並置して表面接地導体ＩＩ２０ｂが配置されている。
【００３０】
すなわち分岐部２４ｃ毎に実施の形態１で説明した一つの高周波スイッチ１０を構成していることになる。
従ってマイクロストリップ線路２４の入力端２４ａに供給された高周波信号は、各々のＦＥＴチップ１４のゲート電極４４に印加される制御信号により適宜分岐部２４ｃに設けられた出力端２４ｂから選択されて出力される。
このＳＰ３Ｔスイッチ５６に使用されるＦＥＴチップ１４も、ＦＥＭ３６のオフ容量Ｃoffは、ＦＥＴチップ１４が複数個のＦＥＴ素子の集合で構成されることに加えて、ＦＥＴチップ１４が形成されるウエハの位置によっても、またプロセス上のばらつきによっても、全てのＦＥＴ素子の電気的特性が一様にならない場合があり、ＦＥＴ３６のオフ容量の値が変動する場合が生じる。
【００３１】
しかしながら、このＳＰ３Ｔスイッチ５の場合、バンプ２８を介して配置されるＦＥＴチップ１４は、マイクロストリップ線路２４の分岐部２４ｃに沿って分岐点からの接続位置Ｌaを移動することが出来る。接続位置Ｌaを調整することによって、マイクロストリップ線路２４のインダクタンス成分を調整し、インダクタンス成分Ｌ1とオフ容量Ｃoffとで構成されるフィルタ特性を調整することができ、ＦＥＴ３６のオフ容量の値の変動に起因する周波数特性のばらつきを少なくすることができる。
【００３２】
特に分岐スイッチでは、マイクロストリップ線路２４の各分岐部２４ｃにおける周波数特性を揃えることが必要になるので、ＦＥＴ３６のオフ容量の値の変動に起因する周波数特性のばらつきを少なくすることができることにより、実施の形態１の高周波スイッチ１０よりも一層製品の歩留まりが向上し、安価で信頼性の高い分岐スイッチを提供することができる。
さらに、接続位置Ｌaを適切に選定することにより、適宜使用する周波数帯域を変更することができる。
【００３３】
図１０は実施の形態２に係るもう一つの分岐スイッチの平面図である。
図１０において、５８はさらにマイクロストリップ線路２４の分岐部２４ｃの数を増加して構成したＳＰ５Ｔである。Ａで示したＦＥＴチップ１４は、省略してもかまわない。
このＳＰ５Ｔ５８の分岐部２４ｃを基にさらに分岐部２４ｃを増加していくことにより、ＳＰｎＴを構成することが可能になる。
【００３４】
実施の形態３．
図１１はこの実施の形態３に係る分岐スイッチの平面図である。
図１１において、６０はＳＰ３Ｔスイッチである。ＳＰ３Ｔスイッチ６０は実施の形態２のＳＰ３Ｔスイッチ５６において、マイクロストリップ線路２４の各分岐部２４ｃのＦＥＴチップ１４に、距離Ｌm離してさらにもう一つＦＥＴチップ１４を設けたものである。各分岐部２４ｃの二つのＦＥＴチップ１４は共に同じ制御信号がゲート電極４４に印加されるので、それぞれのＦＥＴ３６は同じオン・オフ動作をする。
【００３５】
表１は６０ＧＨｚ帯、７７ＧＨｚ帯及び９０ＧＨｚ帯のＳＰ３Ｔスイッチ６０を構成する際のＦＥＴチップ１４の接続位置Ｌa、Ｌmの値である。表１で計算した高周波用回路基板１２はアルミナで、比誘電率ＥrはＥr＝９．８、厚みｔはｔ＝２００μｍとした。
【００３６】
【表１】
0004402310.tif 000002
【００３７】
また図１２はこの実施の形態３に係る分岐スイッチの６０ＧＨｚ帯の場合の損失とアイソレーションを示すグラフ、図１３はこの実施の形態３に係る分岐スイッチの７７ＧＨｚ帯の場合の損失とアイソレーションを示すグラフ、図１４はこの実施の形態３に係る分岐スイッチの９０ＧＨｚ帯の場合の損失とアイソレーションを示すグラフである。各図において、Ｙ1は損失を示す線図、Ｙ2はアイソレーションを示す線図である。
【００３８】
図１２はＬa＝２．３５ｍｍ、Ｌm＝０．２９ｍｍで、図１３はＬa＝１．７５ｍｍ、Ｌm＝０．１７ｍｍで、図１４はＬa＝１．４０ｍｍ、Ｌm＝０．１０ｍｍで計算されている。
この実施の形態３のＳＰ３Ｔスイッチ６０ではアイソレーションを向上させることができる。
さらに、二つのＦＥＴチップ１４の接続位置Ｌa、Ｌmを適宜選定することにより、使用する周波数帯域を容易に変更することができ、同じ部品、すなわち同じ高周波用回路基板１２および同じＦＥＴチップ１４を用いて広い周波数帯域のＳＰ３Ｔスイッチを構成することができる。
【００３９】
この実施の形態３では一例としてＳＰ３Ｔスイッチに適用した例について説明したが、実施の形態１における高周波スイッチにおいて適用しても、同様の効果を奏する。
【００４０】
【発明の効果】
この発明に係る高周波用回路基板および半導体装置は以上に説明したような構成を備えているので、以下のような効果を有する。
この発明に係る高周波用回路基板においては、誘電体基板と、この誘電体基板の主面上に配設され、高周波信号の入出力端を有する高周波信号線路と、この高周波信号線路に沿って延在し、主面上に配設された信号線と、高周波信号線路に沿って主面上に配設された第１の接地導体と、を備えたもので、高周波信号線路に沿って信号線と第１の接地導体とが配設されているので、半導体チップの配設位置を高周波信号線路に沿って調整でき、信号入力端からのインダクタンスを調整することができる。延いては安価で使用効率の高い高周波用回路基板を構成することができる。
【００４１】
さらに、高周波信号線路が複数の分岐部を備えるとともにこの分岐部に沿って第１の接地導体および信号線が配設されたもので、分岐部のインダクタンス調整を行うことができる。延いては安価で使用効率の高い高周波用分岐回路基板を構成することができる。
【００４２】
さらに、第１の接地導体が信号線を介して高周波信号線路の一方の側に配設されるとともに上記高周波線路のもう一方の側にこの高周波線路に沿って配設された第２の接地導体をさらに備えたもので、高周波線路の両側で接地することができ、寄生インダクタンスを少なくすることができる。延いては高周波特性の良い高周波用回路基板を構成することができる。
【００４３】
またこの発明に係る半導体装置においては、誘電体基板と、この誘電体基板の主面上に配設され高周波信号の入出力端を有する高周波信号線路と、この高周波信号線路に沿って延在し主面上に配設された信号線と、高周波信号線路に沿って主面上に配設された第１の接地導体とを備えた高周波用回路基板と、この高周波用回路基板の高周波信号線路、信号線及び第１の接地導体上に配設されたバンプと、半導体基板とこの半導体基板に配設され制御電極、第１の電極及び第２の電極を有するトランジスタとを有し、高周波用回路基板上に配設されるとともに、バンプを介して制御電極が信号線に、第１の電極が第１の接地導体に、第２の電極が高周波信号線路にそれぞれ接続された半導体チップと、を備えたもので、半導体チップを高周波信号線路に沿って動かしてインダクタンス調整を行うことができる。このため半導体チップのオフ容量の変動を高周波信号線路のインダクタンス調整により補償し周波数特性を調整することができる。延いては、周波数特性の揃った半導体装置を歩留まり良く製造することができて、安価で信頼性の高い半導体装置を提供することができる。
【００４４】
さらに、高周波用回路基板の高周波信号線路、信号線及び第１の接地導体上に配設されたバンプと、半導体基板とこの半導体基板に配設され制御電極、第１の電極及び第２の電極を有するトランジスタとを有し、高周波用回路基板上に配設されるとともに、バンプを介して制御電極が信号線に、第１の電極が第１の接地導体に、第２の電極が高周波信号線路にそれぞれ接続された半導体チップとをさらに備えると共に二つの半導体チップが互いに所定の距離を置いて隣接して配設されたもので、アイソレーションを向上させることができる。従って周波数特性の良い半導体装置を構成することができる。また同じ高周波用回路基板と同じ半導体チップを使用して広い周波数帯域で周波数特性の良い半導体装置を構成することができるので、部品の標準化ができ安価な半導体装置を提供することができる。
【００４５】
さらに、高周波用回路基板の高周波信号線路が複数の分岐部を備えるとともにこの分岐部に沿って第１の接地導体および信号線が配設され、この分岐部上に半導体チップが配設されたもので、周波数特性の良い分岐路付き半導体装置を構成することができる。延いては、周波数特性の揃った分岐路付き半導体装置を歩留まり良く製造することができて、安価で信頼性の高い分岐路付き半導体装置を提供することができる。
【００４６】
さらに、高周波用回路基板の第１の接地導体が信号線を介して高周波信号線路の一方の側に配設され、高周波信号線路のもう一方の側にこの高周波信号線路に沿って配設された第２の接地導体とこの第２の接地導体上に配設されたバンプとをさらに備えるとともに半導体チップの第１の電極が制御電極と第２の電極を介して複数配設されそれぞれがバンプを介して第１の接地導体および第２の接地導体に接続されたもので、第１の電極が半導体チップの両側で接地することができて、寄生インダクタンスを少なくすることができ、高周波特性を向上することができる。延いては高周波特性が良く安価で信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】  この発明の一実施の形態に係る高周波スイッチの一部透視斜視図である。
【図２】  この発明の一実施の形態に係る高周波スイッチの平面図である。
【図３】  この発明の一実施の形態に係る高周波スイッチを構成する半導体チップの一部透視斜視図である。
【図４】  この発明の一実施の形態に係る高周波スイッチを構成する半導体チップの平面図である。
【図５】  この発明の一実施の形態に係る高周波スイッチの等価回路を示す回路図である。
【図６】  この発明の一実施の形態に係る高周波スイッチの高周波信号遮断時の等価回路を示す回路図である。
【図７】  この発明の一実施の形態に係る高周波スイッチの高周波信号通過時の等価回路を示す回路図である。
【図８】  この発明の一実施の形態に係る分岐スイッチの平面図である。
【図９】  この発明の一実施の形態に係る分岐スイッチの等価回路を示す回路図である。
【図１０】  この発明の一実施の形態に係る分岐スイッチの平面図である。
【図１１】  この発明の一実施の形態に係る分岐スイッチの平面図である。
【図１２】  この発明の一実施の形態に係る分岐スイッチの損失とアイソレーションを示すグラフである。
【図１３】  この発明の一実施の形態に係る分岐スイッチの損失とアイソレーションを示すグラフである。
【図１４】  この発明の一実施の形態に係る分岐スイッチの損失とアイソレーションを示すグラフである。
【図１５】  従来のスイッチＭＭＩＣチップの平面図である。
【図１６】  従来のスイッチＭＭＩＣチップの等価回路を示す回路図である。
【符号の説明】
１６  ＭＩＣ基板、    ２４  マイクロストリップ線路、    ２６  信号配線層、    ２０ａ  表面接地導体Ｉ、    ２４ｃ  分岐部、    ２０ｂ  表面接地導体ＩＩ、    ３４  半導体基板、    ４４  ゲート電極、    ３８  ソース電極、    ５０  ドレイン電極、    ３６  ＦＥＴ、    ２８  バンプ。
【図１】
0004402310.tif 000003
【図２】
0004402310.tif 000004
【図３】
0004402310.tif 000005
【図４】
0004402310.tif 000006
【図５】
0004402310.tif 000007
【図６】
0004402310.tif 000008
【図７】
0004402310.tif 000009
【図８】
0004402310.tif 000010
【図９】
0004402310.tif 000011
【図１０】
0004402310.tif 000012
【図１１】
0004402310.tif 000013
【図１２】
0004402310.tif 000014
【図１３】
0004402310.tif 000015
【図１４】
0004402310.tif 000016
【図１５】
0004402310.tif 000017
【図１６】
0004402310.tif 000018