(57)【特許請求の範囲】
【請求項１】
２次元画像データを表わす仮想的な論理画像領域をアドレスに対応させて格納する画像メモリへの、外部装置によるアクセスを制御するメモリ制御装置であって、
論理画像領域上の座標値を、基準座標値に基づいて前記画像メモリのメモリ領域上の座標値に変換する複数の座標変換回路の中から何れか１つ指示する識別子と、前記論理画像領域についての該基準座標値とが、前記外部装置より設定される設定回路と、
前記論理画像領域上の座標値として前記外部装置より設定された座標値を、前記設定回路から入手した基準座標値に基づいて、前記画像メモリのメモリ領域上の座標値に変換する複数の座標変換回路と、
前記設定回路に設定された識別子に応じて、前記複数の座標変換回路の中から何れか１つの座標変換回路を指示する座標変換指示回路と、
前記座標変換指示回路によって指示された座標変換回路から出力される座標値を、前記画像メモリのアドレスに変換するアドレス生成回路と、
前記アドレス生成回路によって生成されたアドレスに従って前記画像メモリにアクセスするメモリ制御回路と、
を備えることを特徴とするメモリ制御装置。
【請求項２】
前記複数の座標変換回路の中の少なくとも１つの座標変換回路は、前記論理画像領域である矩形形状の論理画像領域を、前記画像メモリのメモリ領域において、該論理画像領域とは合同ではない矩形形状の領域に変換することを特徴とする請求項１記載のメモリ制御装置。
【請求項３】
前記少なくとも１つの座標変換回路は、前記設定回路より入手した座標値のビットシフトを行うことにより、前記合同ではない矩形形状の領域に変換する
ことを特徴とする請求項２記載のメモリ制御装置。
【請求項４】
前記座標変換指示回路は、
前記設定回路に設定される識別子に応じて、前記複数の座標変換回路の中から何れか１つの座標変換回路を指示する指示回路と、
前記複数の座標変換回路からそれぞれ出力される座標値のうち、前記指示回路によって指示された座標変換回路の出力を選択する選択回路と、
を含むことを特徴とする請求項１記載のメモリ制御装置。
【請求項５】
２次元画像データを表わす仮想的な論理画像領域をアドレスに対応させて格納する画像メモリへのアクセス制御方法であって、
論理画像領域上の座標値を、前記論理画像領域上の基準座標値に基づいて、前記画像メモリのメモリ領域上の座標値に複数の異なる方法に従って変換する座標変換工程と、
前記座標変換工程にて入手した複数の座標値の中から何れか１つの座標値を選択する座標値選択工程と、
前記座標値選択工程にて選択した座標値を、前記画像メモリのアドレスに変換するアドレス生成工程と、
前記アドレス生成工程にて生成したアドレスに従って前記画像メモリにアクセスするメモリアクセス工程と、
を有することを特徴とする画像メモリへのアクセス制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリに記憶するデジタルデータの入出力を制御するメモリ制御装置に関し、例えば、２次元画像データを扱うデジタルカメラやコンピュータグラフィックシステム等の情報機器に適用して好適なメモリ制御装置及び画像メモリへのアクセス制御方法に関する。
【０００２】
【従来の技術】
２次元平面に記録された２次元画像は、人間にとって旧来より慣れ親しんだ認識容易な情報であるため、デジタルカメラやコンピュータグラフィックシステム等の情報機器の分野においても、従来より２次元画像を扱う様々なアプローチがなされている。
【０００３】
係る情報機器の分野における２次元画像の処理方法としては、例えば、入力された２次元画像を縦横に細分化することによって複数のセルを生成すると共に、それら複数のセルに対して個々に濃度または色を有する画像データとして定義し、その入力された２次元画像を、それら定義されたセル単位の画像データの集合体（ラスタ画像）として扱う技術が知られている。
【０００４】
また、上述のような処理を行う場合には、入力された２次元画像データを情報機器の内部に備えられた記憶領域に保持するのが一般的であるため、一時記憶領域としてメモリが頻繁に使用される。
【０００５】
情報機器内部のプロセッサ（ＣＰＵ）にて扱われるラスタ画像のデータは、Ｘ座標とＹ座標からなる２次元座標上の座標値（Ｘ，Ｙ）によってセルの位置を特定するのに対して、メモリ内に読み書きされる実際のデータは、１次元のリニアなアドレス空間によってアクセスを管理される。
【０００６】
従って、ラスタ画像のデータをメモリ上で管理するためには、プロセッサにおける２次元座標上の座標値（位置情報）を、メモリ内の１次元のアドレス空間（メモリ領域）に対応させる必要がある。そして、その方法についても種々検討がなされており、その具体的な方法としては、２次元画像のＸ座標及びＹ座標をメモリの所定のアドレスに対応させる方法が有効であり、その対応をハードウェアで行う方法の一例が、特願２０００−４９６８７号（本願出願時点において未公開である）に提案されている。
【０００７】
上述したプロセッサ内部における２次元座標を、メモリ内の所定の１次元アドレス空間に対応させる方法においては、その所定の１次元アドレス空間にて構成されるメモリ領域が、そのアドレス空間に記憶可能な２次元画像の縦方向（Ｙ座標）の画素数と横方向（Ｘ座標）の画素数とを規定することになる。換言すれば、上記の方法において、メモリ内の１次元の全メモリ領域に、プロセッサ内における２次元画像のデータ領域を確保するということは、そのメモリ内の所定の１次元アドレス空間によって構成される矩形の画像記憶領域（親領域）の内部に、その矩形より小さな子領域を確保することに相当する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記の如くメモリ内の所定のアドレス空間（予め固定された全メモリ領域（親領域））の内部に複数の子領域を確保していく際には、複数の子領域を確保していくに連れて、その親領域内の未使用領域は単純な矩形ではなく、複雑な形状になってしまうことが多い。そして、このような状態の親領域の内部に、更に新たな矩形の子領域を確保しようとすると、たとえ親領域内の未使用領域の容量が、その新たに確保しようとしている子領域の容量より大きい場合であっても、その親領域内の未使用領域にが当該子領域の矩形形状を当てはめることができないために、当該子領域の確保できない場合がある。
【０００９】
そこで、本発明は、画像メモリの限られたメモリ領域を効率良く使用するメモリ制御装置及び画像メモリへのアクセス制御方法の提供を目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係るメモリ制御装置は、以下の構成を備えることを特徴とする。
【００１１】
即ち、２次元画像データを表わす仮想的な論理画像領域を所定のアドレスに対応させて格納する画像メモリ（２３）への、外部装置によるアクセスを制御するメモリ制御装置（１００）であって、
所望の論理画像領域上の座標値を、基準座標値に基づいて前記画像メモリのメモリ領域上の座標値に変換する複数の座標変換回路（０９乃至１１）の中から何れか１つ指示する識別子と、その論理画像領域についての該基準座標値とが、前記外部装置（００）より設定される設定回路（０５，０６）と、
前記所望の論理画像領域上の座標値として前記外部装置より設定された座標値を、前記設定回路から入手した基準座標値に基づいて、前記画像メモリのメモリ領域上の座標値に変換する複数の座標変換回路（０９乃至１１）と、
前記設定回路に設定された識別子に応じて、前記複数の座標変換回路の中から何れか１つの座標変換回路を指示する座標変換指示回路（０５，１５）と、
前記座標変換指示回路によって指示された座標変換回路から出力される座標値を、前記画像メモリのアドレスに変換するアドレス生成回路（１７）と、
前記アドレス生成回路によって生成されたアドレスに従って前記画像メモリにアクセスするメモリ制御回路（１９）とを備えることを特徴とする。
【００１２】
上記の装置構成において、前記複数の座標変換回路の中の少なくとも１つの座標変換回路（１０，１１）は、（例えば、前記設定回路より入手した座標値のビットシフトを行うことにより）前記論理画像領域である矩形形状の論理画像領域を、前記画像メモリのメモリ領域において、該論理画像領域とは合同ではない矩形形状の領域に変換すると良い。
【００１３】
また、例えば前記座標変換指示回路は、
前記設定回路に設定される識別子に応じて、前記複数の座標変換回路の中から何れか１つの座標変換回路を指示する指示回路（０５）と、
前記複数の座標変換回路からそれぞれ出力される座標値のうち、前記指示回路によって指示された座標変換回路の出力を選択する選択回路（１５）とを含むと良い。
【００１５】
また、同目的を達成するため、本発明に係る画像メモリへのアクセス制御方法は、以下の構成を備えることを特徴とする。
【００１６】
即ち、２次元画像データを表わす仮想的な論理画像領域を所定のアドレスに対応させて格納する画像メモリへのアクセス制御方法であって、
所望の論理画像領域上の座標値を、その論理画像領域上の基準座標値に基づいて、前記画像メモリのメモリ領域上の座標値に複数の異なる方法に従って変換する座標変換工程と、
前記座標変換工程にて入手した複数の座標値の中から何れか１つの座標値を選択する座標値選択工程と、
前記座標値選択工程にて選択した座標値を、前記画像メモリのアドレスに変換するアドレス生成工程と、
前記アドレス生成工程にて生成したアドレスに従って前記画像メモリにアクセスするメモリアクセス工程とを有することを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明に係るメモリ制御装置の実施形態を、図面を参照して詳細に説明する。
【００１９】
［第１の実施形態］
はじめに、本実施形態に係るメモリ制御装置１００の全体構成について図１を参照して概説する。
【００２０】
図１は、第１の実施形態に係るメモリ制御装置の全体構成を示す図である。
【００２１】
同図において、００は、２次元画像データを扱うところの、デジタルカメラ等に備えられたマイクロコンピュータ等の画像処理装置である。１００は、本実施形態に係るメモリ制御装置である。
【００２２】
０１は、データラインであり、画像処理装置００から出力されるデータのメモリ制御部１９への転送や、メモリ制御部１９から出力されるデータの画像処理装置００への転送に使用される。０３は、画像処理装置００とメモリ制御部１９との間で交信されるデータ授受のための制御信号のデータラインであり、この制御信号は、データライン０１を介して行われる画像メモリ２３へのデータの読み書きを制御する。
【００２３】
０２は、画像処理装置００から論理画像領域識別子等のデータが転送されるデータラインであり、論理画像領域識別子、その論理画像領域識別子が指示する論理画像領域が選択すべき座標変換回路の識別子、そして原点座標が転送される。ここで、画像処理装置００から設定される上記のデータにおいて、論理画像領域識別子は、複数の論理画像領域（本実施形態では、０から１５の１６個）のうち、画像データの読み書きをすべく画像処理装置００にて所定の方法（一例を図９を参照して後述する）によって予め決定された何れかの論理画像領域を指示可能な４ビットのデータである。また、座標変換回路の識別子は、当該論理画像領域識別子にて指示された論理画像領域の座標変換に使用すべき座標変換回路を指示する識別子である。そして、原点座標は、当該論理画像領域が基準座標として採用すべき原点の座標値である。
【００２４】
尚、論理画像領域とは、画像処理装置００にて２次元画像を扱う場合の仮想的な領域である。
【００２５】
また、０４は、画像処理装置００より出力される論理画像領域上の任意画素の座標値のデータラインであり、その論理画像領域の２次元座標ｘ−ｙにおける当該任意画素の座標値（Ｘｄ１，Ｙｄ１）を表わすＸ座標が１０ビット、Ｙ座標が１０ビットのデータである。この座標値は、論理画像領域識別子で与えられる論理画像領域の座標を表わす。
【００２６】
０５は、１６個の２ビットエントリで構成された座標変換回路指示レジスタであり、１６個の論理画像領域の各々の領域に対して、３つの座標変換回路０９乃至１１のうち何れか１つ選択すべき座標変換回路の識別子が画像処理装置００によって設定され、設定された座標変換回路の識別子（本実施形態では２ビットの信号）は、座標マルチプレクサ１５に対して出力される。
【００２７】
０６は、１６個の２０ビットエントリから構成された論理画像領域原点レジスタであり、座標変換回路０９乃至１１に対して、画像メモリ２３の全メモリ領域上における各論理画像領域の原点の座標が画像処理装置００によって設定される。ここで、画像メモリ２３の全メモリ領域は、２次元座標Ｘ−Ｙにて表され、上記２０ビットエントリは、上位がＸ座標、下位がＹ座標を与える。
【００２８】
０７は、座標変換回路指示レジスタ０５から出力される２ビットデータのデータラインであり、座標マルチプレクサ１５に座標変換回路（０９乃至１１）の選択を行わせる。０８は、論理画像領域原点レジスタ０６から出力される２０ビットデータのデータラインであり、上述のように論理画像領域の原点の座標を与える。
【００２９】
０９から１１は、３つの座標変換回路である。１２は、座標変換回路０９から出力される１０ビットのＸ座標及び１０ビットのＹ座標を表わすデータのデータラインである。同様に、１３は座標変換回路１０から出力されるＸ座標およびＹ座標を表わすデータのデータラインである。１４は、座標変換回路１１から出力されるＸ盛標およびＹ座標を表わすデータのデータラインである。これら３つの座標変換回路は、何れも画像メモリ２３内の全メモリ領域内における座標を与える。
【００３０】
１５は、座標マルチプレクサであり、座標変換レジスタ出力０７から出力される２ビット信号（データ０７）に応じて、３つの座標変換回路０９乃至１１からそれぞれ出力されるＸ座標及びＹ座標を表わすデータのうち何れかの座標変換回路のデータを選択し、選択されたデータは、データライン１６に出力される。
【００３１】
１７は、アドレス生成回路であり、座標マルチプレクサ１５から出力されたＸ座標及びＹ座標を表わすデータに基づいて、画像メモリ２３内における２０ビットのリニアアドレスを生成し、生成されたアドレスデータは、データライン１８に出力される。
【００３２】
１９は、メモリ制御部であり、データライン０３を介して画像処理装置００から転送される制御信号、データライン１８を介してアドレス生成回路１７から転送されるアドレスデータに基づいて、画像メモリ２３にアクセスして、データの読み書きを行うための制御信号や、データライン０１を介して画像処理装置００に転送する信号を出力する。メモリ制御部１９と画像メモリ２３との間には、当該メモリから読み出された画像データが出力されるデータライン２０、読み出し・書き込みを行う画像データのアドレスデータが出力されるデータライン２１、そして、２２は当該メモリに対する読み出し・書き込み等の制御信号が出力されるデータライン２２が有る。
【００３３】
２３は、ＤＲＡＭ、ＳＲＡＭ、ＦｌａｓｈＲＯＭ等の画像メモリであり、画像データをメモリ空間のアドレスに対応させて２次元のＸ−Ｙ座標で格納している。本実施形態では、１Ｍｗｏｒｄ×１６ビットのダイナミックＲＡＭを使用し、１画素あたり１６ビットを使用する(Row Address 10bit、ColumnAddress 10bit)。
【００３４】
次に、上述した図１に示す各ブロックの詳細について説明する。
【００３５】
＜座標変換回路指示レジスタ０５，論理画像領域原点レジスタ０６＞
図２は、座標変換回路指示レジスタ０５及び論理画像領域原点レジスタ０６の詳細な構成を示す図である。
【００３６】
座標変換回路指示レジスタ０５の内部において、０５００から０５１５は、それぞれ論理画像領域０から１５に対応する座標変換回路指示エントリで、それぞれ２ビットである。また、０６００及び０６１５は、それぞれ論理画像領域０〜１５に対する原点のエントリで、それぞれ２０ビットある。
【００３７】
また、論理画像領域原点レジスタ０６の内部において、０５１６は、１６個のエントリの中から１つの回路を選択するマルチプレクサである。０６１６は、１６個のエントリの中から１つの原点座標を選択するマルチプレクサである。
【００３８】
図２に示すような回路構成を備える座標変換回路指示レジスタ０５及び論理画像領域原点レジスタ０６は、データライン０２を介して画像処理装置００より入力される論理領域識別子に応じて、その識別子に対応する１つのエントリが１６個のエントリの中から選択される。座標変換回路指示レジスタ０５及び論理画像領域原点レジスタ０６にてそれぞれ選択されたエントリは、３つの座標変換回路（０９乃至１１）の何れか１つの回路を指示する２ビットのデータを、データライン０７を介して座標マルチプレクサ１５に設定すると共に、原点を指示する２０ビットのデータを、データライン０８を介して座標変換回路０９乃至１１に設定する。
【００３９】
＜座標変換回路０９〜１１＞
ここで、３つの座標変換回路０９乃至１１の動作について、それぞれ説明する。
【００４０】
図３は、座標変換回路０９に備えられたシフトレジスタの動作を説明する図である。同図において、（Ｘｄ，Ｙｄ）は、所定の論理画像領域上におけるある画素の座標値である。（Ｘｓ、Ｙｓ）は、画像メモリ２３の全メモリ領域内における当該論理画像領域の原点の座標値である。座標変換回路０９において、画像メモリ２３の全メモリ領域内における当該ある画素の座標値（Ｘｆ１，Ｙｆ１）は、図３に示すように、当該論理画像領域上における座標値（Ｘｄ，Ｙｄ）と同様な形状及びサイズで全メモリ領域上に変換される。
【００４１】
図４は、座標変換回路１０に備えられたシフトレジスタの動作を説明する図である。同図において、（Ｘｄ，Ｙｄ）は、所定の論理画像領域上におけるある画素の座標値である。（Ｘｓ，Ｙｓ）は、画像メモリ２３の全メモリ領域内における当該論理画像領域の原点の座標値である。
【００４２】
座標変換回路１０において、画像メモリ２３の全メモリ領域内における当該ある画素の座標値（Ｘｆ２，Ｙｆ２）は、図４に示すように、当該論理画像領域上における座標値（Ｘｄ，Ｙｄ）が、その全メモリ領域上に変換された後においては、横方向が１／２、縦方向が２倍のサイズの矩形に変換される。当該シフトレジスタの具体的な動作としては、Ｘ座標をＬＳＢ方向に１ビットシフトさせることにより、Ｘ座標の値を１／２倍することができ、これにより、領域全体の幅を１／２に変換することができる。また、Ｙ座標をＭＳＢ方向に１ビットシフトさせることにより、Ｙ座標の値を２倍にすることができ、これにより、領域全体の高さを２倍に変換することができる。このとき、Ｘ座標のシフトであふれたアドレスの０ビットを、Ｙ座標のシフト後のＬＳＢに繰り入れてやれば、座標データは保全され、領域が変形されても、論理画像領域上の全ての画素は、メモリ領域上に正しくマッピングされる。
【００４３】
更に、図５は、座標変換回路１１に備えられたシフトレジスタの動作を説明する図である。同図において、（Ｘｄ，Ｙｄ）は、所定の論理画像領域上におけるある画素の座標値である。（Ｘｓ，Ｙｓ）は、画像メモリ２３の全メモリ領域内における当該論理画像領域の原点の座標値である。座標変換回路１１において、画像メモリ２３の全メモリ領域内における当該ある画素の座標値（Ｘｆ３，Ｙｆ３）は、図５に示すように、図４に示す座標変換回路１０の場合と同様なシフトレジスタの操作を行うことにより、当該論理画像領域上における座標値（Ｘｄ，Ｙｄ）が、その全メモリ領域上に変換された後においては、横方向が２倍、縦方向が１／２のサイズの矩形に変換される。
【００４４】
＜座標マルチプレクサ１５＞
図６は、座標マルチプレクサ１５の詳細な構成を示す図である。同図において、１５０及び１５１は、入力される３つの１０ビットデータの中から１エントリのみを選択するマルチプレクサである。１２０、１３０、１４０の各データラインは、座標変換回路０９乃至１１から出力された座標データのうち、Ｘ座標の１０ビット（Ｘｆ１，Ｘｆ２，Ｘｆ３）である。また、１２１、１３１、１４１の各データラインは、座標変換回路０９、座標変換回路１０、座標変換回路１１から出力された座標データのうち、Ｙ座標の１０ビット（Ｙｆ１，Ｙｆ２，Ｙｆ３）である。これらの座標データは、データライン０７を介して座標変換回路指示レジスタ０５から入力される２ビットのデータによって選択され、具体的には、入力された２ビットデータが００及び０１のときに座標変換回路０９からの座標データが選択され、１０のときは座標変換回路１０からの座標データが選択され、１１のときは座標変換回路１１からの座標データが選択される。マルチプレクサ１５０及び１５１にて選択され座標値（Ｘｆ，Ｙｆ）は、Ｘｆがデータライン１６０、Ｙｆがデータライン１６１に出力される。
【００４５】
＜アドレス生成回路１７＞
図７は、アドレス生成回路１７の動作を説明する図である。アドレス生成回路１７は、同図に示すように、座標マルチプレクサ１５からデータライン１６０及び１６１を介して入力された各１０ビットの座標値（Ｘｆ，Ｙｆ）を、メモリ制御部１９に対して出力すべき２０ビットのリニアアドレスデータとして、Ｙ座標をリニアアドレスの上位１０ビットに設定し、Ｘ座標をリニアアドレスの下位１０ビットに設定することを示している。即ち、本実施形態において画像メモリ２３として採用されるダイナミックＲＡＭが構成する全ての画像記憶領域（全メモリ領域）は、横がＣｏｌｕｍｎ方向で１０２４画素、縦がＲｏｗ方向で１０２４画素、ビット深さ１６ビットで構成される。
【００４６】
尚、画像メモリ２３として採用する記憶素子はダイナミックＲＡＭに限られるものではなく、一般的なＳＲＡＭ、ＦｌａｓｈＲＯＭ等を採用しても良い。
【００４７】
＜メモリ制御部１９＞
図８は、メモリ制御部１９の内部構成の一部を示す図であり、メモリ制御部１９は、アドレス生成回路１７より入力される２０ビットのリニアアドレスをマルチプレクスし、画像メモリ２３として採用されるダイナミックＲＡＭのアドレス信号を生成する。
【００４８】
同図において、１９０は、２エントリのうち何れか１つを選択する１０ビットマルチプレクサである。１８０は、アドレス生成回路１７から出力されたリニアアドレスデータのうち、ＡＤＲ１９からＡＤＲ１０までの１０ビットのデータが転送されるデータラインであり、１８１は、当該リニアアドレスデータのＡＤＲ９からＡＤＲ０までの１０ビットのデータが転送されるデータラインである。また、１９１は、Row AddressとColumn Addressの切り替え信号が転送されるデータラインであり、Ｒｏｗのときに１、Ｃｏｌｕｍｎのときに０が転送される。そして、マルチプレクサ１９０からは、データライン２１を介して、Ｒｏｗが選択されているときにＡＤＲ［１９：１０］が出力され、Ｃｏｌｕｍｎが選択されているときにＡＤＲ［９：０］が画像メモリ２３に直接出力される。
【００４９】
（具体的な動作説明）
次に、画像処理装置００が、画像メモリ２３のアドレス空間内に、論理画像領域０として６４０×７２０画素の領域を確保し、その論理画像領域０上の画素にアクセスする場合の具体例を説明する。
【００５０】
はじめに、上述した３つの座標変換回路０９乃至１１の動作のうち、座標変換回路０９の動作は、図形の変形も発生せず、最も単純で理解が容易である。そこで、以下の説明において、画像処理装置００は、論理画像領域０に対して、座標変換回路０９を使用すると定義されているものとし、その論理画像領域０の原点は（Ｘｘ０，Ｙｓ０）とする。即ち、図２に示した座標変換回路指示レジスタ０５及び論理画像領域０原点レジスタ０６に対して、画像処理装置００から設定する値として、論理画像領域０座標変換回路指示レジスタ０５００には００を設定し、論理画像領域０原点レジスタ０６００には（Ｘｓ０，Ｙｓ０）を設定する。このとき、論理画像領域０上の任意の点（画素）として（Ｘｄ０，Ｙｄ０）を与えると、この任意画素に対応するところの、画像メモリ２３の全メモリ領域上の座標（Ｘｆ０，Ｙｆ０）は、図３を参照して上述したように、
Ｘｆ０＝Ｘｓ０＋Ｘｄ０，
Ｙｆ０＝Ｙｓ０＋Ｙｄ０，
で求められ、この対応関係は、図１０に示すように表わすことができる。
【００５１】
図１０は、論理画像領域０と、画像メモリ２３の全メモリ領域との対応関係と、論理画像領域０上の任意画素の座標（Ｘｄ０，Ｙｄ０）と、その任意画素の画像メモリ２３の全メモリ領域内における座標（Ｘｆ０，Ｙｆ０）との対応関係を説明する図である。この場合、図３を参照して上述した座標変換回路０９によって座標変換が施されるので、図１０に示すように、画像メモリ２３の全メモリ領域内に確保されたところの、論理画像領域０に対応する子領域は、変換前の論理画像領域０と同様な形状である。そして、このようにして求められた画像メモリ２３の全メモリ領域における任意画素（Ｘｆ０，Ｙｆ０）の座標データは、上述したアドレス生成回路１７及びメモリ制御部１９において所定の処理を施され、データライン２１を介して画像メモリ２３のアクセスに使用される。
【００５２】
更に、上述した論理画像領域０とは別に、画像メモリ２３のアドレス空間内に、論理画像領域１として５１２×３８４画素の領域を確保し、その論理画像領域１上の画素にアクセスする場合について説明する。この場合、画像処理装置００は、論理画像領域１の原点を（Ｘｓ１，Ｙｓ１）に設定し、図２に示した座標変換回路指示レジスタ０５及び論理画像領域原点レジスタ０６に対して、画像処理装置００から設定する値としては、論理画像領域１座標変換回路指示レジスタ０５０１には、選択すべき座標変換回路を指示する識別子１０を設定し、論理画像領域１原点レジスタ０６０１には原点座標（Ｘｓ１，Ｙｓ１）を設定する。
【００５３】
論理画像領域０として６４０×７２０画素の領域を確保した図１０に示す例において、画像メモリ２３の全メモリ領域内における論理画像領域０に対応する子領域は、Ｘ軸方向の幅が６４０画素、Ｙ軸方向の高さが７２０画素であり、本実施形態における画像メモリ２３の画像記憶領域は、横方向で１０２４画素、縦方向で１０２４画素である。このため、当該全メモリ領域の大きさ（１０２４×１０２４画素）から論理画像領域０として確保した子領域の大きさ（６４０×７２０画素）を差し引いた未使用（未定義）領域の大きさは５８７７７６画素であり、論理画像領域１の大きさ（５１２×３８４＝１９６６０８画素）より大きいにも関らず、論理画像領域０の隣に新たに確保することが可能な矩形形状の子領域は、３８４×３０４画素の矩形形状に制限される（但し、この場合、確保すべき領域の幅が３８４画素であっても、高さが３０４画素より小さい場合は確保可能な場合がある。また、確保すべき領域の高さが３０４画素であっても、幅が３８４画素より小さい場合は確保可能な場合がある）。従って、その未使用（未定義）の領域に、論理画像領域１として５１２×３８４画素の矩形形状の子領域をそのままの形のままで確保することは不可能である。
【００５４】
そこで、画像メモリ２３の全メモリ領域内に５１２×３８４画素の論理画像領域１の子領域を確保すべく、画像処理装置００は、座標変換回路１０を選択することにより、当該座標変換回路１０から出力される子領域は、図４を参照して上述したように、元の論理画像領域に対して幅が１／２、高さが２倍に変換された２５６×７６８画素の形状となる。これにより、図１１に示すように、論理画像領域０に対応する図１０に示す子領域の隣に、新たに、論理画像領域１に対応する２５６×７６８画素サイズの子領域を設定することが可能となる。
【００５５】
即ち、図１１は、論理画像領域０と、画像メモリ２３の全メモリ領域との対応関係と、論理画像領域１上の任意画素の座標（Ｘｄ１，Ｙｄ１）と、その任意画素の画像メモリ２３の全メモリ領域内における座標（Ｘｆ１，Ｙｆ１）との対応関係を説明する図である。上述したように、当該全メモリ領域における論理画像領域１に対応する子領域は、論理画像領域１に対して幅が１／２、高さが２倍の２５６×７６８画素サイズの子領域として確保され、論理画像領域１上の任意画素（Ｘｄ１，Ｙｄ１）に対応する当該全メモリ領域上の座標（Ｘｆ１，Ｙｆ１）は、図４を参照して上述した座標変換回路１０によって与えられる。そして、このようにして求められた画像メモリ２３の全メモリ領域における任意画素（Ｘｆ１，Ｙｆ１）の座標データは、上述したアドレス生成回路１７及びメモリ制御部１９において所定の処理を施され、データライン２１を介して画像メモリ２３のアクセスに使用される。
【００５６】
上述した画像処理装置００によるメモリ制御装置１００内の座標変換回路指示レジスタ０５及び論理画像領域原点レジスタ０６へのデータ設定方法をまとめると、図９のフローチャートに示す処理手順となる。この動作制御処理は、アクセスすべき各論理画像領域に対して行われるものであり、画像処理装置００のハードウエアと、その動作を制御するソフトウエアとを用いて実現すれば良い。
【００５７】
即ち、アクセスすべき論理画像領域（０乃至１５）と合同な矩形形状が、画像メモリ２３の未使用領域に確保可能かを、上述した例の如く判断し（ステップＳ１）、この判断でＮＯ（確保不可能）のときにはステップＳ３に進み、ＹＥＳ（確保可能）のときには、座標変換回路１を選択すべく、座標変換回路指示レジスタ０５内の論理画像領域座標変換指示レジスタに、座標変換回路の識別子として００を設定し（ステップＳ２）、ステップＳ７に進む。
【００５８】
ステップＳ３では、アクセスすべき論理画像領域（０乃至１５）を幅が１／２、高さが２倍に変換した矩形形状が、画像メモリ２３の未使用領域に確保可能かを、上述した例の如く判断し、この判断でＮＯ（確保不可能）のときにはステップＳ５に進み、ＹＥＳ（確保可能）のときには、座標変換回路２を選択すべく、座標変換回路指示レジスタ０５内の論理画像領域座標変換指示レジスタに、座標変換回路の識別子として０１を設定し（ステップＳ４）、ステップＳ７に進む。
【００５９】
ステップＳ５では、アクセスすべき論理画像領域（０乃至１５）を幅が２、高さが１／２倍に変換した矩形形状が、画像メモリ２３の未使用領域に確保可能かを、上述した例の如く判断し、この判断でＮＯ（確保不可能）のときにはステップＳ８に進み、ＹＥＳ（確保可能）のときには、座標変換回路３を選択すべく、座標変換回路指示レジスタ０５内の論理画像領域座標変換指示レジスタに、座標変換回路の識別子として１０を設定し（ステップＳ６）、ステップＳ７に進む。
【００６０】
そして、ステップＳ８では、今回アクセスすべき論理画像領域に対する上記のステップＳ１、ステップＳ３、ステップＳ５の各判断結果により、何れの矩形形状によっても領域の確保ができないと判断できるので、その論理画像領域に対する領域の確保に失敗したと判断し、その旨を例えば画像処理装置００内の不図示のメモリ等に記憶する。
【００６１】
また、ステップＳ７では、今回アクセスすべき論理画像領域に対する上記のステップＳ１、ステップＳ３、ステップＳ５の各判断結果により、何れの矩形形状に変換（または変換無し）すれば、領域を確保することができる場合であるので、論理画像領域原点レジスタ０６内の何れかの論理画像領域原点レジスタを、ステップＳ２、ステップＳ４、ステップＳ６にて選択した座標変換回路（１乃至３）に応じて設定（選択）する。
【００６２】
以上説明したように、メモリ制御装置１００を介して画像メモリ２３にアクセスするに際して、画像処理装置００は、画像メモリ２３のアドレス空間にマッピングすべき論理画像領域が、その論理画像領域の本来の形状のままでは当該メモリ内の未使用の領域に納まらないと判断した場合には、その論理画像領域の形状を、大きさは同じまま本来の形状とは異なる形状に変更し、その変更後の領域を画像メモリ２３のメモリ領域内にマッピングすることができる。このため、画像メモリ２３が有する所定のメモリ領域を効率良く使用することができる。
【００６３】
尚、上述した第１の実施形態においては、論理画像領域の形状を、座標変換回路１０及び１１によって幅方向及び高さ方向に１／２倍、或いは２倍に変換する場合について説明したが、この回路構成に限られるものではなく、幅方向及び高さ方向に１／４倍、、１／８倍、或いは４倍、８倍等のように、２のべき乗倍になる回路を採用しても良い。係る変換を実現可能な回路については、容易に実現可能であるため、本実施形態における説明は省略する。
【００６４】
また、上述した第１の実施形態においては、図１に示す３つ座標変換回路０９乃至１１から何れか１つを選択する回路構成を例に説明を行ったが、更に多くの変換回路を備えても良い。
【００６５】
また、上述した第１の実施形態においては、論理画像領域上のＸ座標を画像メモリ２３が有する全メモリ領域上におけるＸ座標に変換し、論理画像領域上のＹ座標を当該全メモリ領域上におけるＹ座標に変換する場合について説明を行ったが、これに限られるものではなく、例えば、論理画像領域上のＸ座標を、画像メモリ２３が有する全メモリ領域上におけるＹ座標に変換し、論理画像領域上のＹ座標を当該全メモリ領域上におけるＸ座標に変換するように回路を設計しても良い。
【００６６】
また、上述した第１の実施形態においては、図１に示すメモリ制御装置１００の回路構成において、座標変換回路０９乃至１１の３つの座標変換回路は、それら回路からの出力がマルチプレクサ１５によって選択されるか否かに関らずに、それら３つの回路がそれぞれ座標変換の動作を行う回路構成としたが、この回路構成に限られるものではなく、例えばマルチプレクサ１５は省略し、それら３つの回路の中から、画像メモリ２３の未使用領域に新たな子領域を確保可能な何れか１つの座標変換回路だけを動作させるように構成しても良い。
【００６７】
［第２の実施形態］
次に、上述した第１の実施形態に係るメモリ制御装置１００を基本とする第２の実施形態を説明する。以下の説明においては、第１の実施形態と同様な構成については重複する説明を省略し、本実施形態における特徴的な部分を中心に説明する。
【００６８】
はじめに、第２の実施形態に係るメモリ制御装置２００の全体構成について、図１２を参照して説明する。
【００６９】
図１２は、第２の実施形態に係るメモリ制御装置の全体構成を示す図である。
【００７０】
同図において、２４は、選択信号生成回路３３の１ビットデータが出力されるデータラインであり、この１ビットデータが１のときには、座標計算の結果最終的にオーバーフローが発生したことを示す。これは、論理画像領域上の点が、画像メモリ２３の全メモリ領域上の点に変換できないことを意味する。
【００７１】
０６Ａは、１６個の２０ビットエントリを２組備える論理画像領域原点レジスタであり、画像処理装置００より設定された論理画像領域識別子に応じて、座標変換回路２６に対して、画像メモリ２３の全メモリ領域上における各論理画像領域の原点座標を与える。ここで、上記２０ビットエントリは、上位がＸ座標、下位がＹ座標（原点１、原点２）を与える。ここで、画像メモリ２３の全メモリ領域は、２次元座標Ｘ−Ｙにて表され、上記２０ビットエントリは、上位がＸ座標、下位がＹ座標を与える。０８０は、論理画像領域原点レジスタ０６Ａから出力される２０ビットデータのデータラインであり、対象とする論理画像領域の原点１の座標を与える。同様に、０８１は、論理画像領域原点レジスタ０６Ａから出力される２０ビットデータのデータラインであり、対象とする論理画像領域の原点２の座標を与える。
【００７２】
２５は、１６個の１ビットエントリで構成された原点選択方法レジスタであり、１６個の論理画像領域の各々に対して、画像メモリ２３の全メモリ領域における原点座標として、上記２つの原点（原点１、原点２）のうち何れかを選択する方法を、選択信号生成回路３３に指示する。３１は、原点選択方法レジスタ２５から出力される１ビットデータのデータラインである。
【００７３】
２６は、第１の実施形態の座標変換回路０９と等価な回路が２組備えられた座標変換回路であり、論理画像領域原点レジスタ０６Ａから入手した原点１及び原点２のそれぞれに基づいて、画像メモリ２６の全メモリ領域（Ｘ−Ｙ座標）への座標変換を行う。２７は、座標変換回路２６から出力される原点１に基づく１０ビットのＸ座標及び１０ビットのＹ座標を表わすデータのデータラインであり、２８は、原点２に基づく１０ビットのＸ座標及び１０ビットのＹ座標を表わすデータのデータラインである。
【００７４】
また、２９は、座標変換回路２６から出力される１ビットデータのデータラインであり、座標変換回路２６における原点１に基づく座標計算の結果オーバーフローが生じた場合には１、オーバーフローが生じなかかった場合には０が出力される。ここで、座標計算結果がオーバーフローしたことは、変換後の座標が画像メモリ２３の全メモリ領域の外にあることを意味する。同様に、３０は、座標変換回路２６から出力される１ビットデータのデータラインであり、原点２に基づく座標計算におけるオーバーフローを示す。
【００７５】
１５Ａは、座標マルチプレクサであり、データライン３２を介して入力される選択信号生成回路３３の出力が０のときには、データライン２７を介して入力される原点１に基づく座標を選択し、当該出力が１のときには、データライン２８を介して入力される原点２に基づく座標を選択する。１６は、座標マルチプレクサ１５から出力される１０ビットのＸ座標及び１０ビットのＹ座標を表わすデータのデータラインである。
【００７６】
３３は、選択信号生成回路であり、座標変換回路２６から入力される原点１に基づく座標計算結果及び原点２に基づく座標計算結果、並びに原点選択方法レジスタ２５から入力される選択指示に基づいて、座標マルチプレクサ１５に原点１に基づく座標を選択させるか、或いは、原点２に基づく座標を選択させるかを決定すると共に、最終的なオーバーフローの存否を、画像処理装置００に出力する。
【００７７】
尚、図１２に示すメモリ制御装置２００において、アドレス生成回路１７、メモリ制御部１９、画像メモリ２３は、上述した第１の実施形態と同様な構成であるため、重複する説明は省略する。
【００７８】
次に、上述した図１２に示す各ブロックの詳細について説明する。
【００７９】
＜論理画像領域原点レジスタ０６Ａ＞
図１３は、論理画像領域原点レジスタ０６Ａの詳細を示す図である。
【００８０】
同図において、０６１７から０６３２は、１６個のそれぞれ論理画像領域０〜１５に対応する原点１のエントリであり、同様に、０６３３から０６４８は、論理画像領域０〜１５に対応する原点２のエントリである。０６４９は、原点１に対応する１６個のエントリの中から何れか１つを選択するマルチプレクサであり、０６５０は、原点２に対応する１６個のエントリの中から何れか１つを選択するマルチプレクサである。マルチプレクサ０６４９及び０６５０からは、画像処理装置００からデータライン０２を介して入力される論理領域識別子に応じて、上記の原点１及び原点２に対応する各１６個の論理画像領域原点レジスタの中からそれぞれ１つずつ選択され、データライン２７及び２８を介して、それぞれ２０ビットデータがアドレス生成回路１７に出力される。
【００８１】
＜原点選択方法レジスタ２５＞
図１４は、原点選択方法レジスタ２５の詳細を示す図である。
【００８２】
同図において、２５００〜２５１５は、１６個の論理画像領域０〜１５に対応する原点選択方法エントリである。２５１６は、画像処理装置００からデータライン０２を介して入力される論理領域識別子に応じて、当該１６個の原点選択方法エントリの中から何れか１つの原点選択方法エントリを選択するマルチプレクサである。マルチプレクサ２５１６にて選択されたエントリは、データライン３１を介して選択信号生成回路３３に出力される。
【００８３】
＜選択信号生成回路３３＞
図１５は、選択信号生成回路３３において、座標変換回路２６から入力される原点１及び原点２に関するオーバーフロー計算結果、並びに原点選択方法レジスタ２５から入力される原点１または原点２何れかの選択データに基づいて、座標マルチプレクサ１５Ａに対して出力される選択信号の生成論理を説明する図である。
【００８４】
同図に示すように、原点選択方法レジスタ２５の出力が０のときには、原点１に基づく座標を選択する。また、同出力が１のときは、原点１に基づく座標計算結果がオーバーフローでないときに原点１に基づく座標を選択し、オーバーフローがあるときには原点２に基づく座標を選択する。
【００８５】
図１６は、選択信号生成回路３３において、座標変換回路２６から入力される原点１及び原点２に関するオーバーフロー計算結果、並びに原点選択方法レジスタ２５から入力される原点１または原点２何れかの選択データに基づいて、画像処理装置００に対して出力される最終オーバーフロー信号の生成論理を説明する図である。
【００８６】
同図に示すように、原点選択方法レジスタ２５の出力が０のときは、原点１に基づく座標計算結果にオーバーフローがあるときに１が出力され、同出力が１のときは、原点１に基づく座標計算結果及び原点２に基づく座標計算結果の両方にオーバーフローがあるときに１が出力される。
【００８７】
そして、図１７は、選択信号生成回路３３の詳細な回路構成を示す図であり、図１５及び図１６を参照して説明した論理は、同図に示す回路によって実現される。
【００８８】
（具体的な動作説明）
次に、本実施形態に係るメモリ制御装置２００の具体的な動作について説明する。まず、本実施形態においても、画像処理装置００は、論理画像領域０として６４０×７２０画素の領域を、画像メモリ２３に確保し、その論理画像領域０上の任意画素にアクセスする場合を例に説明する。但し、説明を単純にするため、選択する原点座標としては、原点１を使用するものとし、その原点１の座標値を（Ｘｓ００，Ｙｓ００）とする。即ち、図１３に示した座標変換回路指示レジスタ０５Ａ及び原点選択方法レジスタ２５に対して、画像処理装置００から設定する値として、論理画像領域０原点１レジスタ０６１７には（Ｘｓ００，Ｙｓ００）を設定し、論理画像領域０原点選択方法レジスタ２５００には０を設定する。このとき、論理領域上の任意画素（点）として（Ｘｄ０，Ｙｄ０）を与えると、画像メモリの全メモリ領域における当該任意画素に対応する座標（Ｘｆ０，Ｙｆ０）は、常に原点１に基づいて計算されるため、第１の実施形態と同様に、
Ｘｆ０＝Ｘｓ００＋Ｘｄ０，
Ｙｆ０＝Ｙｓ００＋Ｙｄ０，
で求められる。
【００８９】
更に、論理画像領域０とは別に、論理画像領域１として５１２×３８４画素の領域を画像メモリ２３のメモリ領域上に確保する場合について説明する。この場合、第１の実施形態で説明した同様な理由から、上記５１２×３８４画素の領域は、そのままの形では未使用領域に確保することは不可能である。そこで、本実施形態では、座標変換回路２６にて算出した原点１及び原点２に基づく座標変換の計算結果を、図１５乃至図１７を参照して説明した選択信号生成回路３３にて適宜選択することにより、未使用領域に確保する。その具体的な方法について図１９を参照して説明する。
【００９０】
図１９は、論理画像領域１と、画像メモリ２３の全メモリ領域との対応関係、並びに、当該論理画像領域１内の任意画素（Ｘｄ１，Ｙｄ１）と、その任意画素の当該全メモリ領域における座標（Ｘｆ，Ｙｆ）の対応関係とを説明する図である。
【００９１】
まず、２次元座標Ｘ−Ｙに１０２４×１０２４画素のサイズで表される画像メモリ２３の全メモリ領域内に先に確保された論理画像領域０に対応する子領域の右側に、論理画像領域１に対応する子領域の半分以上の部分が、当該全メモリ領域の内部に収まるように、原点１の座標（Ｘｓ１１，Ｙｓ１１）を設定する。そして、この原点１に対応する子領域の下に原点２の座標（Ｘｓ１２，Ｙｓ１２）を設定する。
【００９２】
即ち、論理画像領域１は、図１５に示す論理によって、画像メモリ２３の全メモリ領域上において、論理画像領域１の左側部分に対応するところの、原点１を基準とする子領域と、論理画像領域１の右側部分に対応するところの、原点２を基準とする子領域とに投影される。
【００９３】
そして、図１９に示す論理画像領域１において、任意画素（Ｘｄ１，Ｙｄ１）は、その論理画像領域１の右半分の部分より右側に存在するため、同図に示すように、当該任意画素を原点１に基づいて座標変換した座標（Ｘｆ１１，Ｙｆ１１）は、当該全メモリ領域の内部には存在しない。このため、図１５に示す論理によって、任意画素（Ｘｄ１，Ｙｄ１）の座標変換後の座標としては、原点２に基づく座標（Ｘｆ１２，Ｙｆ１２）が選択され、その座標（Ｘｆ１２，Ｙｆ１２）は、
Ｘｆ１＝Ｘｆ１２＝Ｘｓ１１＋Ｘｄ１，
Ｙｆ１＝Ｙｆ１２＝Ｙｓ１１＋Ｙｄ１，
により与えられ、算出した原点２に基づく座標（Ｘｆ１２，Ｙｆ１２）は、当該全メモリ領域上に存在する。
【００９４】
ここで、図１９に示す例では、論理画像領域１の原点２に基づく子領域は、原点２の座標（Ｘｓ１２，Ｙｓ１２）であるため、先に確保された論理画像領域０に対応する子領域と一部が重複しているが、上述の説明でも明らかなように、原点２に基づく子領域は、その子領域の右側部分のみがアクセスされるため、論理画像領域０のデータが論理画像領域１のデータとして誤って使用されることはない。
【００９５】
上述した論理画像領域１の原点１及び原点２に基づく座標変換は、図１２に示すメモリ制御装置２００において、以下の手順で実行される。
【００９６】
即ち、画像処理装置００は、論理画像領域原点レジスタ０６Ａの論理画像領域１原点１レジスタ０６１８に原点１の座標（Ｘｓ１１，Ｙｓ１１）を設定すると共に、論理画像領域１原点２レジスタ０６３４に（Ｘｓ１２，Ｙｓ１２）を論理画像領域１原点選択方法レジスタ２５０１の値として１を設定する。また、画像処理装置００は、図１４に示す原点選択方法レジスタ２５の論理領域１原点選択方法レジスタ２５０１に１を設定する。
【００９７】
上述したように、座標変換回路２６には第１の実施形態の座標変換回路０９と等価な回路が２組備えられているので、このとき、論理画像領域１上の任意画素（Ｘｄ１，Ｙｄ１）に対応する画像メモリ２３の全メモリ領域上における座標は、第１の実施形態における図３の場合と同様に、原点１の座標に基づいて、
Ｘｆ１１＝Ｘｓ１１＋Ｘｄ１，
Ｙｆ１１＝Ｙｓ１１＋Ｙｄ１，
により求めることができる。同様に、当該任意画素（Ｘｄ１，Ｙｄ１）に対応する画像メモリ２３の全メモリ領域上における座標は、原点２の座標に基づいて、
Ｘｆ１２＝Ｘｓ１２＋Ｘｄ１，
Ｙｆ１２＝Ｙｓ１２十Ｙｄ１，
で与えられる。
【００９８】
選択信号生成回路３３では、座標変換回路２６より入力される原点１及び原点２に基づく座標計算結果に基づいて、図１５を参照して上述したように、その原点１に基づく座標計算結果においてオーバーフローが生じない場合（即ち、原点１に基づく座標が全メモリ領域内に存在する場合）には原点１に基づく座標を選択し、原点１に基づく座標計算結果においてオーバーフローが生じた場合（即ち、原点１に基づく座標が全メモリ領域内に存在しない場合）には原点２に基づく座標を選択する。
【００９９】
そして、座標マルチプレクサ１５Ａは、当該任意画素（Ｘｄ１，Ｙｄ１）に対応する画像メモリ２３の全メモリ領域上における座標として、選択信号生成回路３３による指示に応じて、座標変換回路２６から入力される上記の原点１または原点２の何れかに基づく計算結果を最終的に選択する。
【０１００】
そして、このようにして求められた画像メモリ２３の全メモリ領域における任意画素（Ｘｆ１，Ｙｆ１）の座標データは、第１の実施形態と同様に、アドレス生成回路１７及びメモリ制御部１９において所定の処理を施され、データライン２１を介して画像メモリ２３のアクセスに使用される。
【０１０１】
上述した画像処理装置００によるメモリ制御装置２００内の論理画像領域原点レジスタ０６Ａ及び原点選択方法レジスタ２５へのデータ設定方法をまとめると、図１８のフローチャートに示す処理手順となる。この動作制御処理は、アクセスすべき各論理画像領域に対して行われるものであり、画像処理装置００のハードウエアと、その動作を制御するソフトウエアとを用いて実現すれば良い。
【０１０２】
即ち、アクセスすべき論理画像領域（０乃至１５）と合同な矩形形状Ｘ１が、画像メモリ２３の未使用領域に確保可能かを、上述した例の如く判断し（ステップＳ１１）、この判断でＮＯ（確保不可能）のときにはステップＳ１３に進み、ＹＥＳ（確保可能）のときには、原点選択方法レジスタ２５に０を設定すると共に、論理画像領域原点レジスタ０６Ａの論理画像領域０原点１レジスタに原点を設定する（ステップＳ１２）。
【０１０３】
ステップＳ１３では、上記の矩形形状Ｘ１を画像メモリ２３の未使用領域に確保しようとしたときに、全メモリ領域に収まる部分を領域Ｖ１１、全メモリ領域からはみ出す部分を領域Ｖ１２と設定し、ステップＳ１４では、アクセスすべき論理画像領域（０乃至１５）と合同な矩形形状Ｘ２を、上記の領域Ｖ１１、領域Ｖ１２と合同な領域Ｖ２１、領域Ｖ２２に分割する。
【０１０４】
そして、ステップＳ１５では、画像メモリ２３の未使用領域（但し、領域Ｖ１１は含まない）に、領域Ｖ２２を確保可能かを、上述した例の如く判断し、この判断でＮＯ（確保不可能）のときにはステップＳ１７に進み、ＹＥＳ（確保可能）のときには、原点選択方法レジスタ２５に１を設定すると共に、論理画像領域原点レジスタ０６Ａに、矩形形状Ｘ１の原点と、矩形形状Ｘ２の原点とを設定する。
【０１０５】
そして、ステップＳ１７では、今回アクセスすべき論理画像領域に対する上記のステップＳ１１及びステップＳ１５の各判断結果により、分割変換を行っても領域の確保ができないと判断できるので、その論理画像領域に対する領域の確保に失敗したと判断し、その旨を例えば画像処理装置００内の不図示のメモリ等に記憶する。
【０１０６】
以上説明したように、メモリ制御装置２００を介して画像メモリ２３にアクセスするに際して、画像処理装置００は、画像メモリ２３のアドレス空間にマッピングすべき論理画像領域が、その論理画像領域の本来の形状のままでは当該メモリ内の未使用の領域に納まらない場合には、その論理画像領域を複数の部分領域に分割し、それら分割した各部分領域を画像メモリ２３のメモリ領域内に個別にマッピングすることができる。このため、画像メモリ２３が有する所定のメモリ領域を効率良く使用することができる。
【０１０７】
即ち、本実施形態に係る座標変換は、論理画像領域を複数の部分に分割し、各部分について独立にメモリ領域上にマッピングすることと等価であり、元の論理画像領域全体に対応する子領域がメモリ領域上に確保できなくても、各部分領域に対応する子領域が確保できれば、最終的に、論理画像領域をメモリ領域上にマッピングすることが可能となる。例えば、基準座標として座標Ａ、座標Ｂのふたつを設定し、座標Ａを優先するとする。この場合、座標Ａに基づいて行った座標変換の結果である座標がメモリ領域内に存在しないような、論理画像領域上の座標については、座標Ｂに基づいておこなった座標変換の結果である座標は、必ずメモリ領域内に存在し、かつ他の論理画像領域に対応する子領域と干渉しない必要があるが、論理画像領域上のそれ以外の座標については、座標Ｂに基づいておこなった座標変換の結果である座標は、実際に使用されることはない（座標Ａに基づいておこなった座標変換の結果である座標が使用される）ので、必ずしもメモリ領域内に存在する必要もないし、他の論理画像領域に対応する子領域と干渉しても問題が生じない。
【０１０８】
尚、上述した第２の実施形態においては、座標計算のオーバーフロー、即ち座標変換回路２６にて変換された座標が画像メモリ２３の全メモリ領域上に存在するか否かに応じて、２つの基準座標（原点１及び原点２）から何れか１つを選択して使用したが、基準座標は２つに限られるものではなく、更に多くの基準座標を用意し、その中から選択しても良い。また、座標変換回路２６内に第１の実施形態の座標変換回路０９を複数備える回路は容易に実現可能であるため、本実施形態における説明は省略する。
【０１０９】
【発明の効果】
以上説明したように、本発明に発明によれば、画像メモリの限られたメモリ領域を効率良く使用するメモリ制御装置及び画像メモリへのアクセス制御方法の提供が実現する。本発明は、例えば、デジタルカメラや画像データを圧縮する画像処理装置等に適用して好適である。
【図面の簡単な説明】
【図１】第１の実施形態に係るメモリ制御装置の構成を示す図である。
【図２】第１の実施形態における座標変換回路指示レジスタおよび論理画像領域原点レジスタの詳細な構成を示す図である。
【図３】第１の実施形態における座標変換回路０９の動作説明図である。
【図４】第１の実施形態における座標変換回路１０の動作説明図である。
【図５】第１の実施形態における座標変換回路１１の動作説明図である。
【図６】第１の実施形態および第２の実施形態における座標マルチプレクサの詳細な構成を示す図である。
【図７】第１の実施形態および第２の実施形態におけるアドレス生成回路の動作説明図である。
【図８】第１の実施形態および第２の実施形態におけるメモリアドレス生成回路の詳細な構成を示す図である。
【図９】第１の実施形態において画像処理装置が論理画像領域の確保のために行う処理手順を例示するフローチャートである。
【図１０】第１の実施形態および第２の実施形態における、論理画像領域０と、全メモリ領域、また論理画像領域０上の点と全メモリ領域上の点の対応を示す図である。
【図１１】第１の実施形態における、論理画像領域１と、全メモリ領域、また論理画像領域１上の点と全メモリ領域上の点の対応を示す図である。
【図１２】第２の実施形態に係るメモリ制御装置の構成を示す図である。
【図１３】第２の実施形態における論理画像領域原点レジスタの詳細な構成を示す図である。
【図１４】第２の実施形態における原点選択方法レジスタの詳細な構成を示す図である。
【図１５】第２の実施形態における座標マルチプレクサ選択信号を生成する論理を示す図である。
【図１６】第２の実施形態における最終オーバーフロー信号を生成する論理を示す図である。
【図１７】第２の実施形態における選択信号生成回路の回路構成を示す図である。
【図１８】第２の実施形態において画像処理装置が論理画像領域の確保のために行う処理手順を例示するフローチャートである。
【図１９】第２の実施形態における論理画像領域１と、全メモリ領域、また論理画像領域１上の点の対応を示す図である。
【符号の説明】
００：画像処理装置，
０５：座標変換回路指示レジスタ，
０６，０６Ａ：論理画像領域原点レジスタ，
０９〜１１，２６：座標変換回路，
１５，１５Ａ：座標マルチプレクサ，
１７：アドレス生成回路，
１９：メモリ制御装置，
２３：画像メモリ，
２５：原点選択方法レジスタ，
３３：選択信号生成回路，
【図１】
0004592036.tif 000002
【図２】
0004592036.tif 000003
【図３】
0004592036.tif 000004
【図４】
0004592036.tif 000005
【図５】
0004592036.tif 000006
【図６】
0004592036.tif 000007
【図７】
0004592036.tif 000008
【図８】
0004592036.tif 000009
【図９】
0004592036.tif 000010
【図１０】
0004592036.tif 000011
【図１１】
0004592036.tif 000012
【図１２】
0004592036.tif 000013
【図１３】
0004592036.tif 000014
【図１４】
0004592036.tif 000015
【図１５】
0004592036.tif 000016
【図１６】
0004592036.tif 000017
【図１７】
0004592036.tif 000018
【図１８】
0004592036.tif 000019
【図１９】
0004592036.tif 000020