(57)【特許請求の範囲】
【請求項１】
所定の配線回路を形成させて一面側に半導体チップを実装したプリント基板を、前記配線回路に接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、
前記プリント基板となる片面銅張積層板の絶縁層を貫通して導体層に到達するビアホールを所定の位置に形成する工程と、前記ビアホール内に銅よりも低融点の金属からなるメッキ導体を形成する工程と、前記片面銅張積層板の絶縁層側に前記ビアホール内のメッキ導体と電気的に連なる導体箔を貼り付ける工程と、前記導体層および導体箔をエッチングして前記配線回路を形成する工程と、前記配線回路に前記半導体チップを実装する工程と、前記プリント基板と前記層間部材とを交互に積層して接着する工程とを経ることを特徴とする半導体モジュールの製造方法。
【請求項２】
所定の配線回路を形成させて一面側に半導体チップを実装したプリント基板を、前記配線回路に接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、
前記プリント基板となる片面銅張積層板の絶縁層を貫通して導体層に到達するビアホールを所定の位置に形成する工程と、前記ビアホール内に、前記片面銅張積層板の導体層側に設けられる銅とその反対の面側に設けられる銅より低融点の金属との２層からなるメッキ導体を形成する工程と、前記片面銅張積層板の絶縁層側に前記ビアホール内のメッキ導体と電気的に連なる導体箔を貼り付ける工程と、前記導体層および導体箔をエッチングして前記配線回路を形成する工程と、前記配線回路に前記半導体チップを実装する工程と、前記プリント基板と前記層間部材とを交互に積層して接着する工程とを経ることを特徴とする半導体モジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体モジュールの製造方法に関するものである。
【０００２】
【従来の技術】
近年には、ＩＣチップの高密度実装化に対応するために、ＩＣチップを積層した半導体モジュールを製造する技術が開発されてきている。例えば、特開平９−２１９４９０号公報、特開平１０−１３５２６７号公報、及び特開平１０−１６３４１４号公報には、そのような積層パッケージが開示されている。
【０００３】
このような従来の技術では、ＴＳＯＰ（Thin Small Outline Package）、ＴＣＰ（Tape Carrier Package）、ＢＧＡ（Ball Grid Array）等のＩＣパッケージを一層毎に組み立てた後に、複数のＩＣパッケージを積層する。このとき、各層間は、予め各パッケージに設けられた外部接続用の端子を介して接続される。このように従来の工法では、多くの製造工程を経なければならないことから、加工コストが増加していた。
【０００４】
ところで、図１０および図１１には、上記のような従来の工法により製造された積層パッケージを示した。図１０に示すものは、樹脂でモールドされたパッケージを積層したものである。また、図１１は、図１０のパッケージを搭載したモジュール基板の側面図および平面図である。このＩＣパッケージ１００Ａ、１００Ｂには、ＩＣ実装部１０６と、その上面に実装されたＩＣチップ１０２と、ＩＣチップ１０２と外部部品とを接続するリード１０１と、ＩＣチップ１０２とリード１０１とを樹脂内部で接続するボンディングワイヤ１０３とが設けられている。また、ＩＣチップ１０２を含む所定の領域は、樹脂体１０４により被覆されている。
【０００５】
このような構造のＩＣパッケージ１００Ａの上側には、他のＩＣパッケージ１００Ｂが積層された状態とされて、基板１０５に実装されている。
【０００６】
【発明が解決しようとする課題】
上記のＩＣパッケージ１００Ａ、１００Ｂを厚さ方向に積み重ねて、基板１０５に実装しようとすると、樹脂体１０４の厚みのために総モジュール厚が厚くなってしまうという問題がある。また、ＩＣパッケージ１００Ａ、１００Ｂを横方向に基板１０５に実装する場合には、総モジュールが大きくなるという問題がある。さらに、上下のパッケージ１００Ａ、１００Ｂは、それぞれのリード１０１によって基板１０５に接続されているので、パッケージ１００Ａ、１００Ｂの積層時に位置ずれが生じると、リード１０１間が短絡してしまう可能性があった。
【０００７】
今後は、例えばＩＣカードや携帯電話等の電子機器の小型化に伴い、ＩＣパッケージに対しても、更なる高密度化と薄型化が図られると考えられているが、従来の工法によっては、そのような高密度・薄型化を図ることは困難である。
【０００８】
この問題を解決するためには、ＩＣチップ１０２を樹脂体１０４でモールドする構成を変更し、例えばプリント基板を層間部材を介して積層しながらその層間にＩＣチップを実装するという構成が考えられる。そのような構成を採用した場合には、プリント基板の導体回路は、その表裏に配される層間部材に形成された導電性バンプによって電気的に接続される。
【０００９】
しかしながら、積層されるプリント基板が片面のみに導体回路を有する場合には、必要な導体回路数の増加に伴い、その増加分と同じ数だけ使用するプリント基板および層間部材の数が増加し、半導体モジュールが大型化してしまうという問題がある。また、積層させるプリント基板や層間部材の数が増加するほど、電気的な接続が不良になるリスクが大きくなる。
【００１０】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、より高密度の積層型の半導体モジュールを製造できる方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記の課題を解決するための請求項１の発明は、所定の配線回路を形成させて一面側に半導体チップを実装したプリント基板を、前記配線回路に接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、前記プリント基板となる片面銅張積層板の絶縁層を貫通して導体層に到達するビアホールを所定の位置に形成する工程と、前記ビアホール内に銅よりも低融点の金属からなるメッキ導体を形成する工程と、前記片面銅張積層板の絶縁層側に前記ビアホール内のメッキ導体と電気的に連なる導体箔を貼り付ける工程と、前記導体層および導体箔をエッチングして前記配線回路を形成する工程と、前記配線回路に前記半導体チップを実装する工程と、前記プリント基板と前記層間部材とを交互に積層して接着する工程とを経るところに特徴を有する。
【００１３】
また請求項２の発明は、所定の配線回路を形成させて一面側に半導体チップを実装したプリント基板を、前記配線回路に接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、  前記プリント基板となる片面銅張積層板の絶縁層を貫通して導体層に到達するビアホールを所定の位置に形成する工程と、前記ビアホール内に、前記片面銅張積層板の導体層側に設けられる銅とその反対の面側に設けられる銅より低融点の金属との２層からなるメッキ導体を形成する工程と、前記片面銅張積層板の絶縁層側に前記ビアホール内のメッキ導体と電気的に連なる導体箔を貼り付ける工程と、前記導体層および導体箔をエッチングして前記配線回路を形成する工程と、前記配線回路に前記半導体チップを実装する工程と、前記プリント基板と前記層間部材とを交互に積層して接着する工程とを経るところに特徴を有する。
【００１４】
【発明の作用および効果】
請求項１の発明によれば、片面銅張積層板の絶縁層に形成されたビアホール内にメッキ導体を形成し、絶縁層側の面にも導体箔を設ける構成であるから、絶縁層の両面にエッチングにより配線回路を形成することが可能である。このように両面に配線回路が形成されたプリント基板を使用する本発明の半導体モジュールの製造方法によれば、必要な配線回路数が増加した場合でも、その配線回路数の半数のプリント基板および層間部材を使用すればよい。従って、積層型の半導体モジュールの大型化を回避することができ、薄型で高密度の半導体モジュールが得られるという優れた作用効果を奏する。
【００１５】
また、上記メッキ導体を例えばはんだのような銅より低融点の金属とすると、メッキ導体と絶縁層側に貼り付ける導体箔との接着性がよくなるという作用効果を奏する。
あるいは、ビアホール内を銅で充填し、その表面に銅より低融点の金属を積層させてメッキ導体を２層構造とすることにより、絶縁層側の面に貼り付ける導体箔との接着性を高める構成としてもよい（請求項２の発明）。
【００１６】
【発明の実施の形態】
＜第１実施形態＞
以下、本発明を具体化した第１実施形態について、図１〜図５を参照しつつ詳細に説明する。本実施形態の半導体モジュール１は、半導体チップ２を実装したプリント基板１０と層間部材２０とを交互に重ね合わせ、最下層にＩ／Ｏ配線基板３を重ねて熱プレスすることにより一体化された構造となっている（図１参照）。
【００１７】
まず、半導体チップ２を実装したプリント基板１０の製造方法について説明する。
プリント基板１０の出発材料は、片面銅張積層板１１である。この片面銅張積層板１１は、例えば板状のガラス布エポキシ樹脂により形成される厚さ４０μｍの絶縁性基板１２の一方の面（図２において上面）に、全面に厚さ１２μｍの銅箔１３が貼り付けられた周知の構造である。
【００１８】
この片面銅張積層板１１の絶縁性基板１２側（図２において下面側）から、所定の位置に例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基板１２を貫通して銅箔１３に達するビアホール１４を形成する（図２Ａ）。加工条件は、パルスエネルギーが０．５〜１０．０ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが好ましい。次いで、このビアホール１４の内部に残留する樹脂を取り除くためのデスミア処理を行う。その後、銅箔１３面を保護フィルム（図示せず）で保護しておき、銅箔１３を一方の電極として電解メッキ法によってビアホール１４内に例えばはんだ等の銅より低融点の金属からなるメッキ導体１５を形成させる。なおメッキ導体１５は、絶縁性基板１２の面上にわずかに突出する位置まで形成する（図２Ｂ）。
【００１９】
その後、絶縁性基板１２の全面に接着層３６を形成する（図２Ｃ）。そしてこの接着層３６に厚さ１２μｍの銅箔１３を圧着積層させて、両面に銅箔１３を具備するとともにこれら銅箔１３がビアホール１４内のメッキ導体１５により電気的に導通された積層板１６とする（図２Ｄ）。
【００２０】
次に、上記保護フィルムを剥離した後に、上面の銅箔１３上に感光性のドライフィルム３０を貼りつけ、このドライフィルム３０を所定のパターンにより露光・現像処理することにより、孔部３１を形成する（図２Ｅ）。そしてこの孔部３１内に電解メッキを施すことにより、半導体チップ２を実装するための実装用バンプ１７となるメッキ層を形成する。その後、ドライフィルム３０を剥離し、実装用バンプ１７を突出させる（図３Ｆ）。
【００２１】
次いで、電着法により、積層板１６の両面の銅箔１３上全体にフォトレジスト層３２を形成させる（図３Ｇ）。そして、両面のフォトレジスト層３２を所定の配線回路１８のパターンに合わせて露光・現像処理する。この後、フォトレジスト層３２により保護されていない銅箔１３部分をエッチング処理することにより、積層板１６の両面に配線回路１８を形成させる（図３Ｈ）。なお、配線回路１８の一部は、後述する層間部材２０の導電性バンプ２５と接続するための接続用ランド１９とされている。最後に、フォトレジスト層３２を除去することにより、プリント基板１０の製造が完了する（図３Ｉ）。
【００２２】
このプリント基板１０の上面側の中央部分には、半導体チップ２が実装される（図３Ｊ）。半導体チップ２は、プリント基板１０の中央に接着層７により固着され、半導体チップ２の下面側に形成された端子部（図示せず）が実装用バンプ１７に埋め込まれることにより、プリント基板１０の配線回路１８と電気的に接続される。
【００２３】
次に、層間部材２０の製造方法について説明する。
層間部材２０の出発材料は、例えばガラス布基材にエポキシ樹脂を含浸し、加熱半硬化状態として板状に形成されたプリプレグ２１である（図４Ａ）。このプリプレグ２１の厚さは、後述のキャビティ（本発明の開口部に該当する）２６内に半導体チップ２を収容する必要性から、プリント基板１０の上面から半導体チップ２の上面までの高さよりもやや厚く、例えば１３０μｍとされている。また、プリプレグ２１の上面および下面の面積は対向するプリント基板１０の面積と略等しくされている。
【００２４】
このプリプレグ２１の両面をＰＥＴ製の保護フィルム２２で保護しておき（図４Ｂ）、対向するプリント基板１０の接続用ランド１６，１９に対応する位置に、例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、プリプレグ２１の厚さ方向に貫通するスルーホール２３を形成させる（図４Ｃ）。
【００２５】
このスルーホール２３内に、導電性ペースト２４を充填する（図４Ｄ）。充填は、例えばスクリーン印刷機を使用して導電性ペースト２４を保護フィルム２２上から印刷することにより行うことができる。そして、保護フィルム２２を剥離すると、導電性ペースト２４は保護フィルム２２の厚さ分だけプリプレグ２１の表面から突出されて導電性バンプ２５とされる（図４Ｅ）。
【００２６】
そして、プリプレグ２１の中央部分に例えばレーザ照射を行うことによりキャビティ２６を貫通形成させて、層間部材２０の製造が完了する（図４Ｆ）。キャビティ２６の大きさは半導体チップ２の外形寸法よりやや大きくされて、その内部に半導体チップ２を収容可能とされている。
【００２７】
上記のように製造されたプリント基板１０と層間部材２０とを交互に重ね合わせる（図５Ａ）。このとき、最上層にはプリント基板１０が、半導体チップ２が実装された面が下面側になるように配置され、その下方には層間部材２０が配置される。層間部材２０は、そのキャビティ２６内にプリント基板１０の半導体チップ２を収容し、また、導電性バンプ２５がプリント基板１０の接続用ランド１９と接続可能なように重ね合わせられる。そして、その下方にはさらにプリント基板１０および層間部材２０が同様に重ね合わせられ、最下層にはＩ／Ｏ配線基板３が積層される。このＩ／Ｏ配線基板３は、絶縁性基板４の所定の位置にビアホール５が形成され、その上下に所定の配線回路（図示せず）およびランド６が形成されたものである。
【００２８】
次いで、プレスにより加圧加熱を行うと、プリプレグ２１はいったん溶融流動し、時間の経過に伴って硬化するとともに上下のプリント基板１０およびＩ／Ｏ配線基板３と接着して、半導体モジュール１が形成される。このとき、各プリント基板１０の接続用ランド１９、およびＩ／Ｏ配線基板３のランド６と、隣接する層間部材２０の導電性バンプ２５とが接続されており、これにより上下のプリント基板１０およびＩ／Ｏ配線基板３の配線回路間が電気的に接続される。また、Ｉ／Ｏ配線基板３の下面側のランド６には、外部基板との接続用のはんだボール８が形成される（図５Ｂ）。
【００２９】
上述した本実施形態の半導体モジュールの製造方法によれば、プリント基板１０にはその両面に配線回路１８が形成されているから、薄型で高密度の半導体モジュールを製造することができるという優れた作用効果をする。
【００３０】
＜第２実施形態＞
本実施形態の半導体モジュールは、プリント基板のメッキ導体の構成が上記第１実施形態と相違する。また、層間部材も上記第１実施形態とは異なるものを使用する。
【００３１】
まず、片面銅張積層板４１の絶縁性基板４２側（図６において下面側）から、所定の位置に例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基板４２を貫通して銅箔４３に達するビアホール４４を形成し（図６Ａ）、このビアホール４４の内部に残留する樹脂を取り除くためのデスミア処理を行う。その後、銅箔４３面を保護フィルム（図示せず）で保護しておき、銅箔４３を一方の電極として電解メッキ法によってビアホール４４内に銅からなるメッキ導体４５Ａを形成させる（図６Ｂ）。なお、メッキ導体４５Ａの充填深さは、その上面が絶縁性基板４２の表面と面一になる程度としておく。
そしてさらに、メッキ導体４５Ａよりも低融点の例えばはんだ等のメッキ導体４５Ｂを、メッキ導体４５Ａの表面を覆う程度にメッキする（図６Ｃ）。
【００３２】
その後は、上記第１実施形態と同様に、保護フィルムを剥離して、絶縁性基板４２側の全面に接着層３６を形成し（図６Ｄ）、厚さ１２μｍ銅箔４３を圧着積層させて、両面に銅箔４３を具備するとともにこれら銅箔４３がビアホール１４内のメッキ導体４５により電気的に導通された積層板４６とする（図６Ｅ）。
【００３３】
そして、上面の銅箔４３上に半導体チップ２を実装するための実装用バンプ４７を形成する（図７Ｆ）。次いで、積層板４６の両面に電着法によりフォトレジスト層を形成させて両面のフォトレジスト層を所定の配線回路４８のパターンに合わせて露光・現像処理し、その後、フォトレジスト層により保護されていない銅箔４３部分をエッチング処理することにより、配線回路４８を形成させる。なお、配線回路４８の一部は接続用ランド４９として形成される。その後、フォトレジスト層を除去する（図７Ｇ）。
【００３４】
最後に、このプリント基板４０の上面側の中央部分に半導体チップ２が実装され、プリント基板４０の配線回路４８と電気的に接続されて、プリント基板４０の製造が終了する（図７Ｈ）。
【００３５】
次に、層間部材５０の製造方法について説明する。本実施形態においては、上記第１実施形態のプリプレグ２１の替わりに、板状のガラス布基材エポキシ樹脂により形成される絶縁性基材５１を使用する（図８Ａ）。この絶縁性基材５１の厚さは、後述のキャビティ（本発明の開口部に該当する）５６内に半導体チップ２を収容する必要性から、プリント基板４０の上面から半導体チップ２の上面までの高さよりもやや厚く、例えば１３０μｍとされている。また、絶縁性基材５１の上面および下面の面積は対向するプリント基板４０の面積と略等しくされている。
【００３６】
この絶縁性基材５１の両面に接着層５２を形成させておき、さらにその上面をＰＥＴ製の保護フィルム５３で保護しておく（図８Ｂ）。次いで、保護フィルム５３の上から、対向するプリント基板４０の接続用ランド４６，４９に対応する位置に、例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基材５１の厚さ方向に貫通するスルーホール５４を形成させる（図８Ｃ）。
【００３７】
このスルーホール５４内に、導電性ペースト５５を充填する（図８Ｄ）。充填は、例えばスクリーン印刷機により導電性ペースト５５を保護フィルム５３上から印刷することにより行うことができる。そして、保護フィルム５３を剥離すると、導電性ペースト５５は保護フィルム５３の厚さ分だけ接着層５２の表面から突出されて導電性バンプ５６とされる（図８Ｅ）。
【００３８】
そして、絶縁性基材５１の中央部分に、例えばレーザ照射を行うことによりキャビティ５７を貫通形成させて、層間部材５０の製造が完了する（図８Ｆ）。キャビティ５７の大きさは半導体チップ２の外形寸法よりやや大きくされて、その内部に半導体チップ２を収容可能とされている。
【００３９】
上記のように製造されたプリント基板４０と層間部材５０とを、上記第１実施形態と同様に交互に重ね合わせる（図９Ａ）。このとき、層間部材５０の導電性バンプ５６はプリント基板４０の接続用ランド４９と接続可能なように重ね合わせられる。そして、最下層にはＩ／Ｏ配線基板３が積層される。
【００４０】
次いで、加熱真空プレスすることによって、接着層５２が硬化して上下のプリント基板４０およびＩ／Ｏ配線基板３と接着し、半導体モジュール１が形成される（図９Ｂ）。そして、層間部材５０に形成されたスルーホール５４により、上下のプリント基板４０およびＩ／Ｏ配線基板３の配線回路間が電気的に接続される。このとき、各プリント基板４０の接続用ランド４９、およびＩ／Ｏ配線基板３のランド６と、隣接する層間部材５０の導電性バンプ５６とが接続されており、これにより上下のプリント基板４０およびＩ／Ｏ配線基板３の配線回路間が電気的に接続される。
【００４１】
上述した本実施形態の半導体モジュールの製造方法によれば、上記第１実施形態と同様に、プリント基板４０にはその両面に配線回路４８が形成されているから、薄型で高密度の半導体モジュールを得ることができる。
【００４２】
＜他の実施形態＞
本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
【００４３】
（１）上記実施形態では、半導体モジュール１はそれぞれ２枚のプリント基板と層間部材、およびＩ／Ｏ配線基板５層で構成されているいるが、本発明によれば積層枚数はこれら実施形態の限りではなく、例えば１枚のプリント基板、層間部材およびＩ／Ｏ配線基板の３層で構成されてもよい。あるいはそれぞれ３枚のプリント基板と層間部材、およびＩ／Ｏ配線基板の７層で構成されてもよく、さらに多層化させてもよい。
【００４４】
（２）上記実施形態では、電解メッキ法によってメッキ導体を形成させているが、本発明によればメッキ導体の形成方法はこれら実施形態の限りではなく、例えば無電解メッキによって形成させてもよい。
【００４５】
（３）上記実施形態では、片面銅張積層板の銅箔側に実装用バンプを形成する構成としたが、絶縁性基板側に貼り付けた銅箔上に実装用バンプを形成し、半導体チップを実装させる構成としてもよい。
【００４６】
（４）上記実施形態では、絶縁性基板に接着層を積層させて銅箔を貼り付ける構成としたが、銅箔側に接着層を形成して絶縁性基板に貼り付ける構成としてもよい。
【００４７】
（５）上記実施形態で製造されるプリント基板と層間部材のそれぞれの種類の組み合わせは任意であり、限られるものではない。
【図面の簡単な説明】
【図１】本発明の実施形態におけるプリント基板と層間部材とを積層させて半導体モジュールを製造する前の様子を示す斜視図
【図２】第１実施形態のプリント基板の製造方法を示す断面図−１
【図３】同じくプリント基板の製造方法を示す断面図−２
【図４】同じく層間部材の製造方法を示す断面図
【図５】同じくプリント基板と層間部材とを積層させた断面図
【図６】第２実施形態のプリント基板の製造方法を示す断面図−１
【図７】同じくプリント基板の製造方法を示す断面図−２
【図８】同じく層間部材の製造方法を示す断面図
【図９】同じくプリント基板と層間部材とを積層させた断面図
【図１０】従来におけるＩＣパッケージの側断面図
【図１１】（ａ）従来におけるＩＣパッケージを実装した基板の側面図
（ｂ）従来におけるＩＣパッケージを実装した基板の平面図
【符号の説明】
１…半導体モジュール
２…半導体チップ
３…Ｉ／Ｏ配線基板
１０，４０…プリント基板
１１，４１…片面銅張積層板
１２，４２…絶縁性基板（絶縁層）
１３，４３…銅箔（導体層）
１４，４４…ビアホール
１５，４５…メッキ導体
１７，４７…実装用バンプ
１８，４８…配線回路
１９，４９…接続用ランド
２０，５０…層間部材
２５，５６…導電性バンプ
２６，５７…キャビティ（開口部）
３６…接着層
【図１】
0004562154.tif 000002
【図２】
0004562154.tif 000003
【図３】
0004562154.tif 000004
【図４】
0004562154.tif 000005
【図５】
0004562154.tif 000006
【図６】
0004562154.tif 000007
【図７】
0004562154.tif 000008
【図８】
0004562154.tif 000009
【図９】
0004562154.tif 000010
【図１０】
0004562154.tif 000011
【図１１】
0004562154.tif 000012