(57)【特許請求の範囲】
【請求項１】
印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第1の状態になるとともに、前記第１の閾値電圧よりも大きな所定の第２の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第２の状態になる２端子スイッチング素子と、
前記２端子スイッチング素子に直列接続された抵抗素子と、
前記スイッチング素子と抵抗素子の直列回路の両端に所定のバイアス電圧を印加する端子と、
前記スイッチング素子の一端に所定の電圧の第1のパルスを入力する第1のパルス入力用端子と、
前記スイッチング素子の他端と前記抵抗素子の接続点に所定の電圧の第２のパルスを入力する第２のパルス入力用端子と、を備え、
前記第１、第２のパルスの入力の組み合わせによって、前記スイッチング素子に前記第１および第２の状態を選択的に生起させることを特徴とする論理回路。
【請求項２】
前記スイッチング素子は、薄膜からなる下部電極層および上部電極層と、該下部電極層と上部電極層との間に介在させた薄膜からなる有機双安定層と、によって構成されていることを特徴とする請求の範囲１に記載の論理回路。
【請求項３】
前記下部電極層および上部電極層記の材料としてアルミニウムを使用し、前記有機双安定層の材料としてアミノイミダゾールジシアネートを使用したことを特徴とする請求の範囲２に記載の論理回路。
【請求項４】
前記下部電極層および上部電極層は、それぞれストライプ状をなすように、かつ、互いの長手軸線が直交するように形成され、前記有機双安定層は、前記下部電極層と上部電極層の交点を被うように形成されていることを特徴とする請求の範囲２または３に記載の論理回路。
【請求項５】
印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第1の状態になるとともに、
前記第１の閾値電圧よりも大きな所定の第２の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第２の状態になる第1の２端子スイッチング素子と、
前記第1の２端子スイッチング素子と同じ電気的特性を有し、該第1の２端子スイッチング素子に対して極性が揃った方向に直列接続された第２の２端子スイッチング素子と、
前記第１、第２のスイッチング素子の直列回路の両端に所定のバイアス電圧を印加する端子と、
前記第１、第２のスイッチング素子の直列回路の一端に所定の電圧の第1のパルスを入力する第1のパルス入力用端子と、
前記第１、第２のスイッチング素子の接続点に所定の電圧の第２のパルスを入力する第２のパルス入力用端子と、
前記第１、第２のスイッチング素子の直列回路の他端に所定の電圧の第３のパルスを入力する第３のパルス入力用端子と、を備え、
前記第１、第２および第３のパルスの入力の組み合わせによって、前記第１、第２のスイッチング素子に前記第１および第２の状態を選択的に生起させることを特徴とする論理回路。
【請求項６】
印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第1の状態になるとともに、前記第１の閾値電圧よりも大きな所定の第２の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第２の状態になる第１の２端子スイッチング素子と、
前記第1の２端子スイッチング素子と同じ電気的特性を有し、該第1の２端子スイッチング素子に対して極性が揃った方向に直列接続された第２の２端子スイッチング素子と、
前記第1、第２のスイッチング素子の直列回路の両端に所定のバイアス電圧を印加する端子と、
前記第1、第２のスイッチング素子の直列回路の両端に所定の電圧の第1のパルスを入力する第1のパルス入力用端子と、
前記第1、第２のスイッチング素子の接続点に所定の電圧の第２のパルスを入力する第２のパルス入力用端子と、を備え、
前記第１、第２のパルスの入力の組み合わせによって、前記第１、第２のスイッチング素子に前記第１および第２の状態を選択的に生起させることを特徴とする論理回路。
【請求項７】
前記第１、第２のスイッチング素子は、薄膜からなる下部電極層および上部電極層と、該下部電極層と上部電極層との間に介在させた薄膜からなる有機双安定層と、によって構成されていることを特徴とする請求の範囲５または６に記載の論理回路。
【請求項８】
前記下部電極層の材料としてアルミニウムを使用するとともに、前記上部電極層記の材料として金を使用し、前記有機双安定層の材料としてピスキノメタンを使用したことを特徴とする請求の範囲７に記載の論理回路。
【請求項９】
前記下部電極層および上部電極層は、それぞれストライプ状をなすように、かつ、互いの長手軸線が直交するように形成され、前記有機双安定層は、前記下部電極層と上部電極層の交点を被うように形成されていることを特徴とする請求の範囲７または８に記載の論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加される電圧に対し２つの安定な抵抗値を持つ２端子スイッチング素子を用いた論理回路に関するものである。
【背景技術】
【０００２】
近年、有機電子材料を用いた電子デバイスの特性は進展が目覚しい。例えば、有機ＥＬディスプレイや有機ＬＥＤディスプレイは、各画素が個々に発光する（すなわち、自発光する）ため、視野角が広くかつカラーフィルターが不要になるという利点、バックライトが不要であることから薄型化が可能になるという利点、プラスチック等のフレキシブルな基板上に形成可能であるという利点等、従来の液晶に比して多くの利点を持っている。
また、この種の電子デバイスを駆動する回路系にも有機材料を用いることが検討されており、それが可能になれば、ウェアラブルＰＣやフレキシブルディスプレーなど、基板の変形が可能な電子デバイスが実現すると期待される。【０００３】
更に、近年利用が盛んになってきたＲＦＩＤ（Radio Frequency IDentification）技術においても、有機電子素子の利用が検討されている。このＲＦＩＤ技術では、カード状、もしくはタグ状の媒体に対して、電波を用いてデータの記録または読み出しを行い、アンテナを介しての通信によって上記データを認識する。すなわち、タグ等の小型媒体とリーダーと呼ばれるデバイスとの間で、無線でデータをやり取りする。【０００４】
このＲＦＩＤは、通信範囲内であればタグ等とリーダーを接触させる必要が無いという利便性をもつので、その用途は拡大傾向にあるが、現状タグの単価が数十円以上であることから、小額な商品につけるには高過ぎるという問題点があった。
現在、タグにはシリコンチップを用いたＩＣが用いられているが、上記の問題点を解決するため、有機電子デバイスからなるタグを用いることが検討されている。【０００５】
上記有機電子デバイスの一例として、有機電子材料からなるトランジスタで構成したＣＭＯＳ回路が提案されている。これは、所謂「組合せ論理回路」として好便に使用可能である（例えば、特許文献１〜４参照）。【０００６】
上記有機電子材料は、基板上に薄膜として形成される。この有機電子材料からなる薄膜は、真空蒸着や溶液塗布（スピンコート法、インクジェット法）等の手段により、おおよそ数１０〜数１００ｎｍの範囲の膜厚となるように形成される。
上記基板の材料としては、ガラス、シリコン、プラスチックが多く用いられる。この基板上には、必要に応じて、真空蒸着、溶液塗布（スピンコート法、インクジェット法）、スパッタ、ＣＶＤ、ＰＶＤなどの手法を用いて金属電極、ＩＴＯなどの酸化物からなる電極、絶縁膜などが形成される。【０００７】
上記において、特に電子材料として有機材料を用いることのメリットとしては、製造コストが低いこと、プロセス温度が低温であることにより、プラスチック基板を使用してフレキシブルな電気機器を製造することが可能になること等である。
【特許文献１】特開平９−１９９７３２号公報
【特許文献２】特開２００１−１７７１０９号公報
【特許文献３】特開２００１−２０３３６４号公報
【特許文献４】特開２００２−３２４９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、論理回路のうち、「組合せ論理回路」以外の「順序論理回路」に必要なフリップフロップ回路（双安定回路）を有機電子材料デバイスを用いて構成することについては具体的提案がされていない。ここで、「組合せ論理回路」は現時点での入力論理値の組合せで出力値が決まるものであり、「順序論理回路」は現時点までの入力論理値の時系列で出力値が決まるものである。【０００９】
勿論、従来のシリコン素子を用いる場合には、複数のトランジスタと整流素子を組み合わせた順序論理回路が実用化されている。しかしながら、シリコン素子を用いた順序論理回路は、有機トランジスタの作製プロセスが煩雑なため、そのまま適用した場合、特性のバラツキが大きくて良品率が低いという問題点があった。【００１０】
そこで、本発明の目的は、上述の点に鑑み、有機電子材料により論理回路を構成するにあたり、「順序論理回路」に必要なフリップフロップ回路（双安定回路）を簡便な構成で実現することにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、本発明に係る論理回路は、印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第1の状態になるとともに、前記第１の閾値電圧よりも大きな所定の第２の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第２の状態になる２端子スイッチング素子と、前記２端子スイッチング素子に直列接続された抵抗素子と、前記スイッチング素子と抵抗素子の直列回路の両端に所定のバイアス電圧を印加する端子と、前記スイッチング素子の一端に所定の電圧の第1のパルスを入力する第1のパルス入力用端子と、前記スイッチング素子の他端と前記抵抗素子の接続点に所定の電圧の第２のパルスを入力する第２のパルス入力用端子と、を備え、前記第１、第２のパルスの入力の組み合わせによって、前記スイッチング素子に前記第１および第２の状態を選択的に生起させるようにしている。【００１２】
実施の形態において、前記スイッチング素子は、薄膜からなる下部電極層および上部電極層と、該下部電極層と上部電極層との間に介在させた薄膜からなる有機双安定層と、によって構成している。
この場合、例えば、前記下部電極層および上部電極層記の材料としてアルミニウムを使用し、前記有機双安定層の材料としてアミノイミダゾールジシアネートを使用することができる。
具体的な実施例において、前記下部電極層および上部電極層は、それぞれストライプ状をなすように、かつ、互いの長手軸線が直交するように形成され、前記有機双安定層は、前記下部電極層と上部電極層の交点を被うように形成されている。【００１３】
また、本発明に係る論理回路は、印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第１の状態になるとともに、前記第１の閾値電圧よりも大きな所定の第２の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第２の状態になる第１の２端子スイッチング素子と、前記第１の２端子スイッチング素子と同じ電気的特性を有し、該第１の２端子スイッチング素子に対して極性が揃った方向に直列接続された第２の２端子スイッチング素子と、前記第１、第２のスイッチング素子の直列回路の両端に所定のバイアス電圧を印加する端子と、前記第１、第２のスイッチング素子の直列回路の一端に所定の電圧の第１のパルスを入力する第１のパルス入力用端子と、前記第１、第２のスイッチング素子の接続点に所定の電圧の第２のパルスを入力する第２のパルス入力用端子と、前記第１、第２のスイッチング素子の直列回路の他端に所定の電圧の第３のパルスを入
力する第３のパルス入力用端子と、を備え、前記第１、第２および第３のパルスの入力の組み合わせによって、前記第１、第２のスイッチング素子に前記第１および第２の状態を選択的に生起させている。【００１４】
さらに，本発明に係る論理回路は、印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第1の状態になるとともに、前記第１の閾値電圧よりも大きな所定の第２の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第２の状態になる第１の２端子スイッチング素子と、前記第１の２端子スイッチング素子と同じ電気的特性を有し、該第１の２端子スイッチング素子に対して極性が揃った方向に直列接続された第２の２端子スイッチング素子と、前記第１、第２のスイッチング素子の直列回路の両端に所定のバイアス電圧を印加する端子と、前記第１、第２のスイッチング素子の直列回路の両端に所定の電圧の第1のパルスを入力する第1のパルス入力用端子と、前記第１、第２のスイッチング素子の接続点に所定の電圧の第２のパルスを入力する第２のパルス入力用端子と、を備え、前記第１、第２のパルスの入力の組み合わせによって、前記第１、第２のスイッチング素子に前記第１および第２の状態を選択的に生起させている。【００１５】
実施の形態において、前記第１、第２のスイッチング素子は、薄膜からなる下部電極層および上部電極層と、該下部電極層と上部電極層との間に介在させた薄膜からなる有機双安定層と、によって構成している。
この場合、前記下部電極層の材料としてアルミニウムを使用するとともに、前記上部電極層記の材料として金を使用し、前記有機双安定層の材料としてピスキノメタンを使用することができる。
具体的な実施例において、前記下部電極層および上部電極層は、それぞれストライプ状をなすように、かつ、互いの長手軸線が直交するように形成され、前記有機双安定層は、前記下部電極層と上部電極層の交点を被うように形成されている。
【発明の効果】
【００１６】
本発明によれば、印加される１つの電圧値に対し２つの安定な抵抗値を持ち、所定の第１の閾値電圧以下の電圧を印加すると前記各抵抗値のうちの高い抵抗値を持つ第1の状態になるとともに、前記第１の閾値電圧よりも大きな所定の第２の閾値電圧以上の電圧を印加すると前記各抵抗値のうちの低い抵抗値を持つ第２の状態になる２端子スイッチング素子を使用するので、順序論理回路に必要なフリップフロップ回路（双安定回路）を簡便な構成で実現することが可能になる。
また、本発明によれば、有機電子材料を用いて上記２端子スイッチング素子を構成することにより、製造コストをより低減し、かつ、フレキシブルな電気機器を製造することが可能になる。
なお、本発明に適用する２端子スイッチング素子としては、有機電子材料を用いたものに限定されない。すなわち、上記のような電気的特性を有するものであれば、無機電子材料で形成した２端子スイッチング素子も適用可能である。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明に係る論理回路の第１の実施形態を示す回路図である。
【図２】図２は、図１の論理回路に使用された２端子スイッチング素子の電気特性および動作点を例示したグラフである。
【図３】図３は、本発明に係る論理回路の第２の実施形態を示す回路図である。
【図４】図４は、図１の論理回路に使用された２端子スイッチング素子の電気特性および動作点を例示したグラフである。
【図５】図５（ａ）はパルス入力回路の一例を示し、図５（ｂ）はこの入力回路によって形成されるパルスの波形の一例を示している。
【図６】図６は、実施例１、２および３に係る２端子スイッチング素子の構成を概念的に示す断面図である。
【図７】図７は、実施例１、２に係る論理回路の構成を示す平面図である。
【図８】図８は、実施例３に係る論理回路の構成を示す平面図である。
【図９】図９は、実施例１に係る論理回路における２端子スイッチング素子の特性を示すグラフである。
【図１０】図１０は、実施例２、３に係る論理回路における２端子スイッチング素子の特性を示すグラフである。
【符号の説明】
【００１８】
１，１Ａ，１Ｂ  ２端子スイッチング素子
２    抵抗
２０  抵抗
２１  コンデンサ
２２  入力信号
２３  出力信号
４０  基板
４１，４１１  下部電極層
４２，４２１  有機双安定層
４３，４３１  上部電極層
４４  バイアス印加電極
４５  パルス入力Ｓ端子
４６  パルス入力Ｒ端子
４７  抵抗
４８  出力用Ｑ端子
５０  アース用端子
【発明を実施するための最良の形態】
【００１９】
図１は、最も簡便な構成を有する本発明に係る論理回路の実施の形態を示している。この論理回路は、２端子スイッチング素子１に抵抗２を直列接続した構成を有する。
上記２端子スイッチング素子１は、図２に例示したような電気特性（電流電圧特性）、すなわち、印加される１つの電圧値に対し２つの安定な抵抗値を示す電気特性を有し、かつ、閾値電圧Vth1以下の電圧を印加すると、高抵抗状態（符号１１で例示したような電流電圧特性を示す状態）なり、また、閾値電圧Vth２以上の電圧を印加すると、低抵抗状態（符号１２で例示したような電流電圧特性を示す状態）になる。なお、符号１３は、抵抗２の電気特性を例示している。【００２０】
この論理回路に、直流バイアスとして電圧Vtを印加すると、２端子スイッチング素子１の上記二つの状態に応じて２つの動作点が存在することになる。図２では、２端子スイッチング素子１が低抵抗状態および高抵抗状態にあるときの各動作点の電圧をそれぞれVonおよびVoffとして示している。【００２１】
低抵抗状態において、２端子スイッチング素子１の他端と抵抗２との接続点にあるパルス入力用Ｒ端子に(Von-Vth1)のパルスを入力すると、該２端子スイッチング素子１が高抵抗状態に遷移し、これによって、上記接続点にある出力用Ｑ端子の電位が(Vt-Von)から(Vt-Voff)へと変化する。
一方、高抵抗状態において、２端子スイッチング素子１の一端（直流バイアス電圧Vtの印加点）にあるパルス入力用Ｓ端子に(Vth2-Voff)のパルスを入力すると、該２端子スイッチング素子１が低抵抗状態に遷移し、その結果、Ｑ端子の電位が(Vt-Voff)から(Vt-Von)へと変化する。【００２２】
両方のパルスが入力されない場合、出力用Ｑ端子の状態に変化はない。また、入力用Ｒ、Ｓ端子に同時に上記パルスが入力された場合は、両方のパルスが打ち消し合うので、やはりＱ端子の状態に変化はない。したがって、入力用Ｒ、Ｓ端子に対するパルスの入力を１、非入力を０、現在の出力用Ｑ端子の状態値をＱn、パルスが入力された直後の該Ｑ端子の状態値をＱn+1とすると、Ｒ、Ｓ端子に対するパルスの入力と非入力の組合せに応じて、Ｑ端子の電圧が表１のように変化することになる。
なお、Ｒ、Ｓ端子に入力するパルスは、それぞれの条件を同時に満たすものであれば同じ高さのパルスを用いることが可能である。
【表１】
0004400619.tif 000002
ところで、フリップフロップ回路は、その機能によって、ＲＳ(Reset/set) フリップフロップ回路、ＪＫフリップフロップ回路、Ｔ(Trigger) フリップフロップ回路、Ｄ(Delay) フリップフロップ回路に分類される。(例えば、宮田武雄著  「速解論理回路」、1998年、コロナ社参照)
このうち、最も基本的なＲＳフリップフロップ回路の論理表は表２に示すとおりである。
【表２】
0004400619.tif 000003
【００２３】
前記表１において、出力用Ｑ端子の値が(Vt-Von)の時をセット状態、(Vt-Voff)の時をリセット状態と定義すれば、図１の論理回路が表２の動作をしていることが明確である。この時、Ｓ＝Ｒ＝１の入力は禁止される。
なお、その他のタイプのフリップフロップ回路は、ＲＳフリップフロップ回路を元に、他種類の素子を併用して構成することが可能である (上記文献参照)。【００２４】
図３は、本発明に係る論理回路の他の実施形態を示している。
図３に示す論理回路は、図２の電気特性を持つ２端子スイッチング素子１Ａ、１Ｂを直列接続した構成を有する。この論理回路の両端に、例えばVt=(Vth1+Vth2)の直流バイアス電圧を印加し、２端子スイッチング素子１Ａの一端（バイアス電圧Vtの印加点）にあるパルス入力用Ｓ端子、２端子スイッチング素子１Ａ、１Ｂの直列接続点にあるパルス入力用Ｒ端子および接地点にあるパルス入力用Ｔ端子に充分な電圧の正パルスを選択的に入力した時の論理は表３のようになる。この表３において、スイッチング素子１Ａ、１Ｂの状態０および１は、それらの素子の高抵抗状態および低抵抗状態を表す。
【表３】
0004400619.tif 000004
【００２５】
ところで、図３に示すＴ端子とＳ端子に同一のパルスを同時に入力した場合、この論理回路は表４のように論理動作する。表４の動作は、表１の動作と一致している。これは、この図３の論理回路もＲＳフリップフロップ回路としての機能を有することを示している。
【表４】
0004400619.tif 000005
【００２６】
この論理回路の場合、各スイッチング素子１Ａ、１Ｂの動作点は、図４のようになる。図２と図４の比較から明らかなように、図３に示す論理回路のＴ端子とＳ端子に同一のパルスを同時に入力した場合には、セット、リセットのいずれの状態においても、スイッチング素子１Ａ、１Ｂの内の一方が高抵抗状態になる。したがって、この論理回路によれば、電流値が抑制されるという特徴が得られる。【００２７】
本発明に関わる２端子スイッチング素子１、１Ａ、１Ｂとしては、上記の機能を有するものであれば多くの素子が使用可能である。例えば、強誘電性半導体（ZnCdS、SrTiO3(Cr
0.2% dope)等）と金属電極で構成されたショットキーダイオード、各種有機材料(CuTCNQを含む電荷移動錯体、アミノイミダゾール系材料、ビスキノメタン系材料)を金属電極で挟んだ２端子素子が従来報告されているが、それらは総て使用可能である。【００２８】
これらのうち、無機材料を用いたものは集積化が容易である。また、有機材料を用いたものは低温プロセスを用いるため低コストであり、かつプラスチック基板の使用が可能である。特に安価なＩＣタグを生産するには、後者のメリットが大きい。
また、２端子スイッチング素子１Ａ、１Ｂ間の配線については、アルミ等の金属蒸着膜が使用可能である。また、炭素系の導電材料を塗布、もしくは印刷することによって上記配線を施すことも可能である。【００２９】
本発明に係るスイッチング素子１、１Ａ、１Ｂを形成するための基板としては、可撓性基板として、ポリイミド、ポリエーテルイミド、ポリサルホン、ポリエーテルサルホン、ポリフェキレンサルファド、バラ系アラミド、ポリエーテルケトン、ポリエステル、ポリカーボネート、ポリイミド、ポリエーテルスルフォン、アモルファスポリオレフィン、エポキシ樹脂あるいはフッ素樹脂などの高分子プラスチックフィルムを用いることができる。
中でも、強度の点ではポリエステル又はポリカーボネートが好ましく、特にポリエチレンテレフタレート等のポリエステルが好ましい。基板の厚みは０．０５ｍｍから２ｍｍが好ましく、０．１ｍｍから１ｍｍが更に好ましい。また可撓性基板として、非ガラス基板やシリコン基板を用いることも可能である。【００３０】
２端子スイッチング素子１、１Ａ、１Ｂを構成する有機薄膜の形成方法としては、真空蒸着の他、塗布法を用いることが可能である。塗布法としては、スピンコートやブレードコートなどの他、スクリーン印刷、キャスト、ディップなどが挙げられる。また、目的とする低分子前駆体或いは目的とする高分子前駆体を用いて前述の適切な方法により薄膜を形成し、その後に加熱処理等により目的とする有機半導体層に変換する方法も挙げられる。【００３１】
上記塗布法に用いる塗布用溶液は、有機材料を適当な溶剤に溶解、もしくは分散させることによって作製することが可能である。溶剤は有機材料の種類によって適宜選択することが可能であるが、例えばＴＨＦ（テトラヒドロフラン）やＤＣＭ（ジクロロメタン）は、多くの有機材料を溶解可能であることから好適である。この他、アセトニトリル、ベンゼン、ブタノール、シクロヘキサン、ジクロロエタン、エタノール、酢酸エチルなどが使用可能であるが、これに限定されるものでは無い。【００３２】
また、上記各実施形態では、バイアス電圧Vtに入力パルスを重畳させているが、これには多くの方法が採用可能である。例えば、図５（ａ）に示すような抵抗２０と適切な容量のコンデンサ２１との直列回路を介して図５（ｂ）の左方に示すような左右非対称なパルス２２を入力すると、コンデンサ２１にその非対称性に応じた変位電流が流れるので、図５（ｂ）の右方に示すような正もしくは負のパルス２３を上記バイアス電圧Vtに重畳することができる。【００３３】
ここで、バイアス電圧Vtの範囲について説明する。バイアス電圧Vtの範囲は、Vt＝Von＋VoffおよびVth1＜Von＜Voff＜Vth2という関係に基づいて、下記のように表される。
2Vth1＜Von＋Voff＝Vt＜Vth2
バイアス電圧Vtの値は、上記の範囲内で適宜選択することができるが、一般には、その値をできるだけ小さく設定することが望ましい。なぜなら、バイアス電圧Vtの値が小さいほど論理回路に流れる電流が小さくなって消費電力が低減されるからである。【００３４】
以下、本発明の実施例について詳細に説明する。
【実施例１】
【００３５】
以下の手順で、図６に示すような構成の２端子スイッチング素子を作成した。
すなわち、このスイッチング素子は、ガラスからなる基板４０上に薄膜からなる下部電極層４１、有機双安定層４２および上部電極層４３を順次形成することによって構成されている。
下部電極層４１は、基板４０の表面にアルミニウムを成膜することによって、有機双安定層４２は、下記化学式で表されるアミノイミダゾールジシアネートを下部電極層４１上に成膜することによって、また、上部電極層４３は、アルミニウムを有機双安定層４２上に成膜することによってそれぞれ形成した。
【化１】
0004400619.tif 000006
下部電極層４１、有機双安定層４２および上部電極層４３は、それぞれ、約１００ｎｍ、８０ｎｍおよび１００ｎｍの厚さとなるように成膜した。この成膜の手段として、真空蒸着法を使用する場合、拡散ポンプ排気によって蒸着装置の真空度を３×１０-6ｔｏｒｒ程度に設定した。
アルミニウムの蒸着は、抵抗加熱方式により成膜速度３Å／ｓｅｃで実施し、また、アミノイミダゾールジシアネートの蒸着は、抵抗加熱方式により成膜速度２Å／ｓｅｃで実施した。この時、下部電極層４１と上部電極層４３は、幅約０．５ｍｍのストライプ状をなすように、かつ、互いの長手軸線が直交するように形成し、また、有機双安定層４２は、下部電極層４１と上部電極層４３の交点を被うように形成した（図７参照）。従って、この実施例１に係る２端子スイッチング素子の有効面積は、約０．５×０．５＝０．２５ｍｍ2となる。【００３６】
その後、上部電極層４３に、バイアス印加電極４４とパルス入力用Ｓ端子４５を接続し、下部電極層４１にパルス入力Ｒ端子４６と抵抗用端子４７、および出力用Ｑ端子４８を接続した。抵抗用端子４７には、図示していない抵抗（図１の抵抗２に対応）が接続される。この抵抗は、その値が例えば０．８ＭΩに設定され、その他端が接地される。上記のようにして実施例１の論理回路を得た。この論理回路の等価回路は、図１に示した通りである。
【実施例２】
【００３７】
この実施例２に係る論理回路は、上記有機双安定層４２の材料として下記の化学式で表されるビスキノメタン系化合物を用い、上部電極層４３の材料として金を使用した点を除き、実施例１の論理回路と同様である。
【化２】
0004400619.tif 000007
【実施例３】
【００３８】
図８に示すように、この実施例３に係る論理回路は、二つの２端子スイッチング素を備
えている。
各２端子スイッチング素子は、それらの下部電極層４１および４１１の材料としてアルミニウムを、それらの有機双安定層４２および４２１の材料として、上記ビスキノメタン系化合物を、さらに、それらの上部電極層４３、４３１の材料として金をそれぞれ使用している。
この実施例では、まず、下部電極層４１、有機双安定層４２および上部電極層４３の形成材料を厚さ約１００ｎｍ、８０ｎｍおよび１００ｎｍとなるように順次成膜することによって一方の２端子スイッチング素子を形成した。【００３９】
その後、上記一方の２端子スイッチング素子の上部電極層４３上に下部電極層４１１を形成し（その形成位置は、一方の２端子スイッチング素子の下部電極層４１の位置よりも図８における右方側にずれている）、更に、この下部電極層４１１上に上記有機双安定層４２および上部電極層４３に対応する有機双安定層４２１および上部電極層４３１を順次形成することによって他方の２端子スイッチング素子を形成した。
なお、電極層４１１、有機双安定層４２１および上部電極層４３１の形成材料も厚さ約１００ｎｍ、８０ｎｍおよび１００ｎｍとなるようにそれぞれ成膜される。【００４０】
上記一方の２端子スイッチング素子の電極層４１および４３は、それぞれ幅約０．５ｍｍのストライプ状をなすように、かつ、互いの長手軸線が直交するように形成され、他方の２端子スイッチング素子の電極層４１１,４３１も同様の形態で形成されている。また、有機双安定層４２は、電極層４１、４３の交点を被うように形成され、同様に、有機双安定層４２１は、電極層４１１,４３１の交点を被うように形成されている。従って、上記二つのスイッチング素子の有効面積は、それぞれ約０．５×０．５＝０．２５ｍｍ2である。【００４１】
上記各２端子スイッチング素子の形成後、上部電極層４３１にバイアス印加電極４４とパルス入力用Ｓ端子４５を接続するとともに、下部電極層４１１にパルス入力用Ｒ端子４６と出力用Ｑ端子４８を接続し、さらに、下部電極層４１にアース用端子５０とパルス入力用Ｔ端子４９を接続した。なお、アース用端子５０は接地される。
このように形成された論理回路の等価回路は、図３に示した通りである。
【試験例１】
【００４２】
上記実施例１で得られたスイッチング素子１の特性は、図９に示す通りであり、また、上記実施例２で得られたスイッチング素子１と上記実施例３で得られた各スイッチング素子の特性は、それぞれ図１０に示す通りであった。なお、バイアス電圧とパルス入力は外部回路より与えた。
上記実施例１、２および３に係る論理回路の駆動条件の一例と、この条件下における各論理回路の動作点電圧Von、Voffの値を表５にまとめた。この表５から明らかなように、いずれの実施例に係る論理回路もＲＳフリップフロップ回路としての良好な動作が確認された。
【表５】
0004400619.tif 000008
以上、本発明の実施の形態および実施例について説明したが、本発明の技術的範囲がこれらによって限定されないことは明らかである。
【図１】
0004400619.tif 000009
【図２】
0004400619.tif 000010
【図３】
0004400619.tif 000011
【図４】
0004400619.tif 000012
【図５】
0004400619.tif 000013
【図６】
0004400619.tif 000014
【図７】
0004400619.tif 000015
【図８】
0004400619.tif 000016
【図９】
0004400619.tif 000017
【図１０】
0004400619.tif 000018