(57)【特許請求の範囲】
【請求項１】
周波数制御ワードに基づきアナログ信号に変換すべきＮビットからなる有効なデジタル信号のサンプルを作成する手段と、
Ｎビットからなるノイズ信号を作成する手段と、
デジタル・アナログ変換器とを有し、
前記有効なデジタル信号とノイズ信号を加算器によって合計し、
加算の結果得られた信号の、上位のＮより小さいＭビットをデジタル・アナログ変換器でアナログ信号に変換し、
前記ノイズ信号を作成する手段は、サンプリングされた均一な確率密度分布を有するホワイトノイズを発生する手段と、２つのノイズサンプルの間にゼロを補間する手段と、サンプル周期の半分だけのオフセットを有するサンプルの対照形パルス応答フィルタ手段とを有し、
ノイズは、少なくとも均一な確率密度分布の法則と実質的に等しい確率密度分布を有し、その確率密度はAminとAmaxの範囲の外ではゼロであり、ノイズのヒストグラムは定常性を有する
ことを特徴とするデジタル信号作成装置。
【請求項２】
AminとAmaxの範囲におけるノイズ信号の振幅は、前記有効なデジタル信号の振幅とほぼ等しいことを特徴とする請求項１に記載のデジタル信号作成装置。
【請求項３】
AminとAmaxの範囲におけるノイズ信号の振幅は、前記有効なデジタル信号の振幅よりも大きいことを特徴とする請求項１に記載のデジタル信号作成装置。
【請求項４】
前記ノイズ信号を作成する手段が、フィルタされた信号を、サンプリング周波数の半周期ずらして重ねあわせる手段を有することを特徴とする請求項１に記載のデジタル信号作成装置。
【請求項５】
前記ノイズ信号を作成する手段が、前記ホワイトノイズを発生する手段の出力段に非線形性発生手段を有し、該非線形性発生手段が、最大最小値をとる確率を増大させ、中間的な値を取る確率を減少させ、[Amin, Amax]の範囲外の値を取る確率をゼロにするように、ホワイトノイズの非線形処理を行うものである請求項１に記載のデジタル信号作成装置。
【請求項６】
前記対照形パルス応答フィルタ手段がsine(x)/xの形状のフィルタ処理を行う請求項１に記載のデジタル信号作成装置。
【請求項７】
加算器からのＮビットの信号がＮより小さいＭビットに切りつめられ、デジタル信号作成装置がシグマ−デルタ変調器を有し、有効なデジタル信号とノイズ信号の合計がＮビットであらわされ、加算器の出力段にあるＮビットバスは２つの部分から構成され、
第１のバスは最上位のＭビットを有し、遅延モジュールに入力され、
第２のバスは、下位のＮ−Ｍビットから構成され、シグマ−デルタ変調器に入力され、遅延モジュールはシグマ−デルタ変調器が下位のＮ−Ｍビットのデータを処理することで生じる時間遅れに対応し、シグマ−デルタ変調器の出力が第２の加算器によって遅延モジュールの出力と合計され、Ｍビットで表現された合計の結果は、デジタル・アナログ変換器によってアナログ信号に変換されることを特徴とする請求項１に記載のデジタル信号作成装置。
【請求項８】
有効なデジタル信号とノイズ信号はＮビットからＮより小さいＭビットに切りつめられ、信号発生器が２つのシグマ−デルタ変調器を有し、前記有効なデジタル信号がＮビットで表現され、デジタル信号作成装置の出力バスが２つの部分から構成され、
第１のバスは最上位のＭビットから構成されて第1の遅延モジュールに入力され、
第２のバスは、下位のＮ−Ｍのビットからなり第１のシグマ−デルタ変調器に入力され、遅延モジュールはシグマ−デルタ変調器が下位のＮ−Ｍビットを処理することで生じる時間遅れに対応し、シグマ−デルタ変調器の出力は第１の加算器によって遅延モジュールの出力と合計され、
前記ノイズ信号を作成する手段によって作成される信号は２つの部分からなり、
第１のバスは上位のＭビットのノイズ信号からなり、第２の遅延モジュールに入力され、
第２のバスは有効な信号の下位のＮ−Ｍビットからなり第２のシグマ−デルタ変調器に入力され、第２の遅延モジュールはシグマ−デルタ変調器が下位のＮ−Ｍビットを処理するために生じる時間遅れに対応し、第２のシグマ−デルタ変調器の出力は第２の加算器によって第２の遅延モジュールの出力と加算され、
Ｍビットからなる第１と第２の加算器の出力は、第３の加算器によって合計され、Ｍ＋１ビットで構成されるその和がデジタル・アナログ変換器によってアナログ信号に変換されることを特徴とする請求項１に記載のデジタル信号作成装置。
【請求項９】
シグマ−デルタ変調器の最大累積段数が、シグマ−デルタ変調器の出力信号の振幅が前記ノイズ信号を作成する手段によって作成されたノイズ振幅よりも小さくなるように、設定されることを特徴とする請求項７又は８に記載のデジタル信号作成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号のデジタル合成器に関する。本発明は、例えばレーダー技術および関連装置等に広い適用範囲を有する。
【０００２】
【従来技術】
直接デジタル合成は、作成する信号サンプルをデジタル値で作成し、次にこれをデジタル・アナログ変換器によってアナログ信号に変換する技術である。その技術によって得られる信号発生装置は、大型積分の利点を活用することができる為に体積、重量および電力消費が小さい。このようにして得られる信号の他の利点は、一つの周波数から他の周波数に変化する場合の分解能力がきわめて高く、スイッチ時間が極めて短いことである。
【０００３】
一般的に、デジタル・アナログ変換器の分解能はアナログ変換する為に準備されたデジタル信号のビット数Nよりも劣る。デジタル・アナログ変換器のNビットからMビットへの変換は、量子化誤差を生じる。この量子化に起因して、デジタル・アナログ変換器の伝達関数、すなわち、入力デジタルワードに対する変換器の出力電圧は、階段関数である。
【０００４】
この種のデジタル信号作成装置においては、デジタル・アナログ変換器が有する非線形性に起因してスペクトルの純粋性が汚染される。非線形性とは、デジタル・アナログ変換器の伝達関数を表すステップの段差が同じ高さでなく、ステップ間の移動に正常でない現象が伴うことを意味する。この非線形性はサンプリング時に調和周波数を生起させることになり、合成する信号の基本周波数とは異なる周波数に寄生的なスペクトル線を発生させる。
【０００５】
【発明が解決しようとする課題】
本発明の目的の一つは、使用されるデジタル・アナログ変換器の非線形性の影響を小さくしてデジタル合成装置のスペクトルの純度を向上させることである。
【０００６】
【課題を解決するための手段】
この為に、周波数制御ワードの関数としてアナログ信号への変換対象となるNビットの信号を発生する手段と、Nビットからなるノイズ信号を発生する手段と、有効な信号とノイズ信号が加算器によって加算され、最上位のNより小さいMビットがデジタル・アナログ変換器でアナログ変換され、ノイズ信号を発生する手段は、サンプリングされ均一な確率分布を有するホワイトノイズの発生手段と、2つのノイズサンプルの間にゼロを補間する手段と、ノイズが所定の領域以外では確率密度がゼロであり定常状態のヒストグラムを有する均一な確率を有するようにサンプリング周期の半分の大きさのオフセットを有するサンプルの対称なパルス応答手段とを有する装置を対象とする。
【０００７】
切りつめ（truncation）ノイズを小さくし、構造が単純で経済的な装置を提供することが本発明の利点である。本発明のその他の特徴と利点は、図面を参照しながら行う実施例の説明によってさらに明瞭になる。
【０００８】
【発明の実施の形態】
図1は、本発明に基づく信号発生器の第1の実施例を表わすブロック図である。信号の合成は、例えばデジタル形式で書かれた周波数制御ワードからアナログ信号を作成することを含む。デジタル信号作成装置は、有効な信号のサンプルを発生する手段1と、ノイズのサンプルを発生する手段2と、デジタル−アナログ変換器3を有する。所定のヒストグラムとスペクトル分布を有するノイズを加えることで非線形性を小さくすることが可能である。ノイズの振幅は有効な信号の振幅とほぼ等しく、好ましくは有効な信号の振幅と同等以上である。ノイズの確率密度は、均一確率密度分布の法則に基づくものに近いか実質的に同じである。この確率密度は、所定の範囲外ではゼロである。図示しないフィルタが、たとえばデジタル・アナログ変換器3の出力に接続され、ノイズ発生器2によるノイズを除去して期待される有効な信号を取り出す。一般に、有効な信号は、クロック周波数よりも低い周波数帯域の狭帯域信号なので、ノイズ信号のスペクトルを追加する余地がある。
【０００９】
図2は、ノイズ発生器2が作成したノイズのヒストグラムの例である。図2では、ノイズ信号の振幅が所定の範囲［A, A＋dA］の範囲に含まれる確率がY軸に示されている。つまり、ｙ軸はノイズがその値を取る確率を表わし、x軸がノイズの振幅を表わす。ノイズの振幅はAminとAmaxの間で変化し、間隔［Amin，Amax］を規定する。これらの値は有効な信号の最小値および最大値と非常に近いか、場合によってはそれらよりも大きい。有効な信号はAminとAmaxの間で変化する曲線１２で表わされる。値AminとAmaxの間では、ノイズの確率分布Pはほぼ一定である。ノイズの確率密度は従って均一確率密度の法則によって与えられる確率分布とほぼ等しい。
【００１０】
図3は、有効な信号のサンプルを発生させる手段1の実施例を示すものである。この有効な信号は、アナログに変換されるべきデジタル信号である。サンプルはデジタルデータのエレメントである。発生手段1は、例えば、正弦波を発生させる場合には、位相アキュミュレータ21と正弦関数を記憶した記憶装置22を有する。合成すべき正弦信号のデジタルサンプルを発生させるための手段1は、周波数制御デジタルワード、以下において周波数ワードを称する、とクロック信号を受け取る。周波数ワードは位相アキュミュレータ21に送られる。位相アキュミュレータは、例えば、正弦波関数記憶装置22のアドレスバスに繋がるデジタルランプ関数発生器を有する。デジタルランプ関数とは、アナログランプ関数と同じように、所定の値まで漸増するデジタル値の連続で、所定値に達した後は一気にゼロに戻り、その後はまた所定値まで次第に増加することを繰り返す関数である。それぞれの周波数ワードに、デジタル化されたランプ関数が対応する。アドレスバスに送られたランプ関数の値によって、記憶装置22は、そのクロック周波数でサンプリングされた正弦波の信号を送る。記憶装置22の出力バスはNビットを有する。したがって、サンプリングされたデジタル信号はNビット表記される。記憶装置22の出力は、合成されるべき信号のサンプル発生手段1の出力になる。
【００１１】
図1は、本発明に基づくデジタル信号作成装置が、例えば、加算器4を有することを示している。加算器4は、Nビットで表現された有効な信号と、同様にNビットで表現されたノイズ発生手段2からのノイズ信号を加算する。有効な信号とノイズの振幅は、加算の結果がオーバーフローせずにNビットに収まるように定める。加算器4の出力は例えば切りつめ手段5の入力部に接続される。切りつめ手段は、最上位のMビットを選択し、下位の（N-M）個のビット、MはNより小さい、を捨てることを意味する。したがって、加算器4から得られる信号は、切りつめ手段５によって切りつめられた結果、デジタル・アナログ変換器3のダイナミックレンジに対応する。
【００１２】
ノイズ発生手段2は2つの役目を有する。有効な信号をNビットからMビットに切りつめることに起因する誤差を、周波数スペクトル上でエネルギーを分散させることで無相関にする。しかし、ノイズ発生手段は、デジタル・アナログ変換器3の非線形性を圧縮することによってデジタル信号作成装置のスペクトルの純粋性を維持する。
【００１３】
図４は、ノイズ発生手段2の具体例を示すブロック図である。この手段によって均一な確率分布を有するホワイトノイズを作成する。サンプリング周波数は、例えば、有効な信号のサンプリング周波数の半分である。最大最小値を取る確立を増大させ、中間的な値を取る確立を減少させ、［Amin, Amax］の範囲外の値を取る確立をゼロにするように、ノイズの非線形処理が行なわれる。2つのノイズサンプルの間にはゼロを補間する。次にフィルタ処理を行う。このフィルタは対照形で、ノイズサンプリングの半周期分だけオフセットされている。このフィルタは例えば重み付け正弦波sine(x)/xフィルタである。最後に、ノイズを、例えばサンプリング周波数の半分の周波数、つまりクロック周波数の1／２ずらして重ねあわせる。したがって、図4に示すノイズ発生手段4は、サンプリングされたホワイトノイズ31発生手段、続いて非線形性発生手段32、2つのノイズサンプルの間にゼロを挿入する手段33を有する。サンプルによって作成されたノイズは次にフィルタ手段34で、たとえばサンプリングの半周期オフセットされたsine(x)/xの関数でフィルタ処理され、次に、フィルタ処理された信号をクロック信号すなわちサンプリング周波数の半分ずらして重ねあわせが行われる。
【００１４】
サンプルされたホワイトノイズを発生する手段は、たとえば疑似ランダム信号発生装置である。非線形性発生手段は例えば入力と非線形出力の関係を有するデジタルコード変換手段である。2つのノイズサンプルの間にゼロを挿入することはマイクロプロセッサまたは他のデジタル処理回路を用いて行うことができる。サンプリングの半周期オフセットされた重み付きsine(x)/xフィルタ手段34は、たとえばデジタル的に実現することができる。このフィルタ処理は、どのようなものであれ対照形のパルス応答フィルタによって置換することができる。クロック周波数の半周期だけずらして重ねあわせる手段35は、例えば、＋１と−１でサンプルを交互に掛け算する手段によって実現可能である。
【００１５】
図5は、sine(x)/xフィルタ処理したノイズサンプルを示す。ノイズサンプルはゼロ補間の後に作成されたものである。図に示したノイズ信号は、非線形性を有するサンプル41を有する。前のサンプルとの間にはゼロ42が補間されており、ゼロでないサンプル41とゼロの間の間隔は有効な信号のサンプリング周期Tと同じである。Sine(x)/xの曲線43は、フィルタ手段34のパルス応答をあらわす。この曲線43の頂点44はゼロを加えていないノイズサンプル41に対してサンプリングの半周期T/2だけずれている。さらに、フィルタのパルス応答の第1のローブの幅Lが、ヒストグラム１１の急峻さに影響を与える。すなわち、このローブが小さいほど、例えば図2に示したヒストグラムのスロープ111、112は急峻であり、ノイズの存在確率Pがゼロから台地部分110の値に達する速度が速く、確率がゼロにいたる速度も大きくなる。反対に、ローブの幅が狭いとスペクトルの幅が広くなり、このことによってローブの適切な幅が決定される。ノイズはしたがって完全にローカルであり有効な信号の帯域に入り込まない。したがってデジタル・アナログ変換の後にフィルタ処理を行うことが可能である。更に、ノイズの値が大きなことと長方形に近い形状のヒストグラムによって非線形性を減少させて除去することが可能である。この結果はヒストグラムが定常性を有するときは特に顕著である。この例の場合、ノイズサンプルのサブグループによらずにヒストグラムは定常性を有する。ヒストグラムの形状とその定常性は2つのサンプルの間にゼロを補間する手段33と対照的でサンプル周期の半分34だけのオフセットを有するフィルタリングによって得られる。
【００１６】
図６は、本発明に基づくデジタル信号作成装置の他の実施例のブロック図である。この実施例の場合は、有効な信号をNビットからMビットに変更することによる切りつめ誤差を除去するためにシグマ−デルタ変調器を使用する。ここでは、切りつめが有効な信号とノイズの合計を計算する加算器4の出力において行われる。寄生的な切りつめスペクトル線が非線形性に起因する他の寄生的なスペクトル線に埋没するので、非線形性が無ければ切りつめ誤差を除去する必要が無いことは明らかである。しかしながら、上記に示したようにノイズ発生器2を使用することが非線形性の除去に有効なので、本発明においては寄生的な切りつめスペクトル線を除去するのにシグマ−デルタ変調器を使用することが有利である。
【００１７】
信号発生器は、有効な信号発生器1とノイズ発生器2を有し、Nビットからなるこれらの出力は加算器4によって合計される。信号発生器はデジタル・アナログ変換器3を出力部に有する。ノイズ発生手段2は例えば図5に示すようなものである。デジタル・アナログ変換器3の非線形性に起因する誤差は特にこのノイズ発生手段2によって処理される。有効な信号とノイズ信号の合計は、有効な信号の振幅とオフセットをオーバーフローが発生しない範囲に設定しているためにNビットで構成される。加算器4の出力段にあるNビットのバスは2つの部分からなる。第1のバスはM個のもっとも大きなビットからなり遅延モジュール51に接続されている。第２のバスはN-M個の小さなビットからなりシグマ−デルタ変調器52に接続されている。遅延モジュール51は、シグマ−デルタ変調器がN-M個の小さいほうのビットを処理する際に生じる時間遅れに対応するものである。シグマ−デルタ変調器52の出力は遅延モジュール51の出力と第2の加算器53によって合計される。加算の結果は、Mビットで構成され、デジタル・アナログ変換器3によってアナログ信号に変換される。信号は、有効な信号とノイズ信号の振幅とオフセットの値を適切に選択することで、Mビットで構成される。
【００１８】
図7は、本発明に基づくデジタル信号作成装置のさらに他の実施例を表すブロック図である。この実施例では、有効な信号とノイズ信号の切りつめ誤差をこれらの信号を合計する前にそれぞれ独立に除去するために、2つのシグマ−デルタ変調器52、62が使用されている。有効な信号がNビットでコード化されているので、有効な信号を発生する手段1の出力バスは2つの部分からなる。M個の上位ビットに対応する第1のバスは、第1の遅延モジュール51に接続されている。下位のN-Mビットに対応する第2のバスは第1のシグマ−デルタ変調器52に接続されている。遅延モジュール51は、下位のN-Mビットを処理するシグマ−デルタ変調器の時間遅れを相殺する。シグマ−デルタ変調器52の出力は遅延モジュール51の出力と第1の加算器53によって加算される。同様に、ノイズ発生手段によって作成される信号もNビットからなるので、ノイズ発生手段の出力バスも2つの部分からなる。第1のバスはノイズ信号の上位のMビットに対応しており第2の遅延モジュール61に接続されている。第2のバスは、有効な信号の下位のN-Mビットに対応する第2のバスは第2のシグマ−デルタ変調器62に接続されている。遅延モジュール61はシグマ−デルタ変調器が下位のN-Mビットを処理するために生じる時間遅れに対応する。第2のシグマ−デルタ変調器62の出力は第2の遅延モジュール61の出力と第2の加算器63によって合計される。合計の結果は、第2の加算器53、63の出力段ではMビットで構成され、第3の加算器64で合計される。加算器によって与えられる例えばM+1ビットあらわされた加算の結果は、デジタル・アナログ変換器3でアナログ信号に変換される。
【００１９】
この装置において、有効な信号とノイズ信号の振幅とオフセットの値を合計53、63がオーバーフローしないように定める必要がある。図7に示した実施例の利点は、ノイズが計算によって算出され読取専用メモリーに記録されたなら演算パワーを節約できることである。このことによって、演算手段に含まれるシグマ−デルタ変調器、遅延装置61および加算器63に必要な装置を節約することが可能になる。
【００２０】
図8は、本発明に基づくシグマ−デルタ変調器52、62のブロック図である。図8に示すシグマ−デルタ変調器21は、例えばP-1段の出力がP段の入力に接続されるよう、カスケード接続されたM-1個の累積ステージ71を有する。変調器の段数はその次数に対応する。この累積段数71は、ノイズ振幅のヒストグラムを乱すことが無いように、例えばシグマ−デルタ変調器52、62の出力がノイズ信号発生器2の出力振幅よりもひとけた小さく設定する必要がある。ここにおいて振幅のオーダーは例えば10程度である。累積ステージ71はそれぞれオーバーフロー出力72を有する。この出力は加算器75の各ステージ73、74によってそれぞれ加算され、Mビットで表現されたシグマ−デルタ変調器21の出力信号となる。差分ステージは遅延エレメント73と引き算エレメント74を有する。遅延エレメント73は、例えばD型フリップフロップであり変調器21の内部の処理を同期させる機能を有する。差分ステージへの入力は遅延エレメント73と、減算エレメント74の正の入力部に入力される。遅延エレメントの出力は減算エレメントの負の入力に入り、減算エレメントは入力信号から遅延信号を引き算する。
【００２１】
累積ステージ71は、N-Mビットからなる第1の入力Aと第2の入力部Bに入り、N-Mビットからなる出力が2つの入力AとBの合計をあらわす。この出力は次のステージの第1の入力Aとそのステージの第2の入力部Bにループを介して入力される。変調器への入力は第1のステージの第1の入力Aである。各ステージにおいて、和A+Bのオーバーフロービット72はP-1差分ステージの第1の差分ステージ73、74の入力段に入力される。Pは累積ステージ71の段数である。加算器75はすべてのラインの出力を合計する。第1の累積ステージのオーバーフロービットは直接加算器75に入力される。ラインの第1の差分ステージの出力は−1、0または1である。差分ステージ73、74はそれぞれ入力を2倍にすることができる。
【００２２】
本発明は上記のように、演算能力を大きくすることなく切りつめノイズを除去すると同時に非線形性の影響を有効に除去することができる。本発明は更に、複雑なハードウエアを使用せずに実現できるために実現が容易である。ソフトウエアの観点からは、プログラムをいったん作成した後はそれをコンピュータに記憶するだけである。プログラム自体は複雑なものではない。
【図面の簡単な説明】
【図１】  図1は本発明に基づく合成装置の第1の実施例を表わすブロック図である。
【図２】  図2は、本発明に基づいて作成されたノイズのヒストグラムの例である。
【図３】  図3は、制御ワードからアナログに変換すべきデジタル信号を準備する為の装置の実施例である。
【図４】  図4は、本発明において使用するノイズ発生器を示す図である。
【図５】  図5は、蒸気の装置において使用するフィルタリングの為のパルス応答の例である。
【図６】  図6は、寄生的な切りつめスペクトルを除去するシグマ−デルタモジュレータを有する本発明の信号発生器の他の実施例である。
【図７】  図7は、寄生的な切りつめスペクトルを除去する為のシグマ−デルタモジュレータを2つ有する信号発生器の他の実施例である。
【図８】  図8は、蒸気の実施例で使用されるシグマ−デルタモジュレータの例である。
【符号の説明】
１・・・有効信号発生手段
２・・・ノイズ信号発生手段
３・・・デジタル・アナログ変換器
４・・・加算器
５・・・切りつめ手段
【図１】
0004405620.tif 000002
【図２】
0004405620.tif 000003
【図３】
0004405620.tif 000004
【図４】
0004405620.tif 000005
【図５】
0004405620.tif 000006
【図６】
0004405620.tif 000007
【図７】
0004405620.tif 000008
【図８】
0004405620.tif 000009