(57)【特許請求の範囲】
【請求項１】
基準クロックを生成する基準クロック生成手段と、
電荷を蓄積する第１の電荷蓄積手段と、
電荷を蓄積する第２の電荷蓄積手段と、
入力される交流電圧から当該交流電圧の振幅に応じて電流値が変化する第１の電流を生成する第１の電流生成手段と、
一定の電流値を有する第２の電流を生成する第２の電流生成手段と、
前記基準クロックのハイレベルの半周期に、前記第１の電荷蓄積手段の電圧を第１の電圧から前記交流電圧の振幅に応じた第２の電圧に変化させるために、そのハイレベルの期間だけ前記第１の電荷蓄積手段に前記第１の電流を供給する第１の電流供給制御手段と、
前記第１の電流を供給した半周期に続くローレベルの半周期に、前記第１の電荷蓄積手段に前記第２の電流を前記第１の電流とは逆方向に、当該第１の電荷蓄積手段の電圧が前記第２の電圧から当該第２の電圧と前記第１の電圧の間にある所定の閾値電圧に達した後に所定の時間が経過するまで供給する第２の電流供給制御手段と、
前記第１の電流を供給した半周期に続くローレベルの半周期に、前記第１の電荷蓄積手段の電圧が前記第２の電圧から前記閾値電圧に変化するまでの時間をパルス幅とするパルス信号を生成する第１のパルス信号生成手段と、
前記基準クロックのローレベルの半周期に、前記第２の電荷蓄積手段の電圧を前記第１の電圧から前記第２の電圧に変化させるために、そのローレベルの期間だけ前記第２の電荷蓄積手段に前記第１の電流を供給する第３の電流供給制御手段と、
前記第１の電流を供給した半周期に続くハイレベルの半周期に、前記第２の電荷蓄積手段に前記第２の電流を前記第１の電流とは逆方向に、当該第２の電荷蓄積手段の電圧が前記第２の電圧から前記閾値電圧に達した後に前記所定の時間が経過するまで供給する第４の電流供給制御手段と、
前記第１の電流を供給した半周期に続くハイレベルの半周期に、前記第２の電荷蓄積手段の電圧が前記第２の電圧から前記閾値電圧に変化するまでの時間をパルス幅とするパルス信号を生成する第２のパルス信号生成手段と、
前記第１のパルス信号生成手段で生成されるパルス信号と前記第２のパルス信号生成手段で生成されるパルス信号を合成してパルス幅変調信号を生成するパルス変調信号生成手段と、
を備えたパルス幅変調回路であって、
前記交流電圧の負側の振幅が所定のレベルを超えるときに、前記第１の電流生成手段で生成される第１の電流を、前記第１の電圧から所定の電圧に変化させる電流値を有する第３の電流に制限する電流制限手段を備えたことを特徴する、パルス幅変調回路。
【請求項２】
前記所定の電圧は、前記閾値電圧以上の電圧である、請求項１に記載のパルス幅変調回路。
【請求項３】
前記第１，第２の電荷蓄積手段は、前記第１の電流供給制御手段により前記第１の電流で放電され、前記第２の電流供給制御手段により前記第２の電流で充電されることを特徴とする、請求項１または２に記載のパルス幅変調回路。
【請求項４】
前記第１，第２の電荷蓄積手段は、前記第１の電流供給制御手段により前記第１の電流で充電され、前記第２の電流供給制御手段により前記第２の電流で放電されることを特徴とする、請求項１または２に記載のパルス幅変調回路。
【請求項５】
前記第１の電流生成手段は、オペアンプを用いた電圧−電流変換回路で構成され、
前記電流制限手段は、前記電圧−電流変換回路の出力端に接続され、当該電圧−電流変換回路から出力される電流に前記第３の電流を加算する補助電流供給回路と、前記交流電圧の負側の振幅が前記所定のレベルを超えると、前記電圧−電流変換回路を電気的に切り離すスイッチ回路とで構成されていることを特徴とする、請求項１〜４のいずれかに記載
のパルス幅変調回路。
【請求項６】
前記第１のパルス信号生成手段は、前記閾値電圧を論理レベルのスレッシュホールド電圧とし、前記基準クロックがハイレベルからローレベルに反転するタイミングを検出した信号が第１セット信号として入力され、前記第１の電荷蓄積手段の電圧が前記閾値電圧に達した信号が第１リセット信号として入力される第１のＲＳフリップフロップ回路で構成され、
前記第２のパルス信号生成手段は、前記閾値電圧を論理レベルのスレッシュホールド電圧とし、前記基準クロックがローレベルからハイレベルに反転するタイミングを検出した信号が第２セット信号として入力され、前記第２の電荷蓄積手段の電圧が前記閾値電圧に達した信号が第２リセット信号として入力される第２のＲＳフリップフロップ回路で構成されていることを特徴とする、請求項４または５に記載のパルス幅変調回路。
【請求項７】
請求項１ないし請求項６のいずれかに記載のパルス幅変調回路と、
所定の基準電源電圧を出力する電圧源と、
前記パルス幅変調回路から出力される変調信号に基づいて、前記電圧源から供給される前記基準電源電圧をスイッチングするスイッチング回路と、
を備えたことを特徴とする、スイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、例えばオーディオ信号を周期が一定でデューティ比がそのオーディオ信号の振幅に応じて変化するパルス幅変調信号に変換して出力するパルス幅変調回路及びそれを用いたスイッチングアンプ（例えばオーディオアンプ）に関するものである。
【背景技術】
【０００２】
従来、オーディオ信号などの交流電圧信号からその振幅に応じてデューティ比が変化するパルス幅変調信号に変換するパルス幅変調回路が提案されている。例えば、特開２００７−８９１２２号公報には、単安定マルチバイブレータを用いたパルス幅変調回路が提案されている。また、出願人は、単安定マルチバイブレータを用いないタイプのパルス幅変調回路を提案している（例えば、特願２００７−２１９４２５号参照）。
【０００３】
【特許文献１】特願２００７−８９１２２号公報
【０００４】
図１１は、出願人が提案しているパルス幅変調回路の概略構成を示す回路図である。また、図１２，図１３は、図１１に示すパルス幅変調回路の各信号の電圧波形を示すタイミングチャートである。なお、図１２，図１３は、主として第１コンデンサＣ１１の充放電動作における波形を示している。
【０００５】
図１１に示すパルス幅変調回路５１は、基準クロック生成回路５４と、デッドタイム生成回路５５と、立下りエッジ検出回路５６と、充電電流生成回路５７と、放電用の定電流源５８と、電流バイパス回路５９と、第１ないし第４スイッチＳＷ１１〜ＳＷ１４と、第１，第２コンデンサＣ１１，Ｃ１２と、第１，第２ＲＳフリップフロップ回路６０，６１と、ＮＡＮＤ回路からなる信号出力回路６２とによって構成されている。
【０００６】
図１１に示すパルス幅変調回路５１では、充電電流生成回路５７によってオーディオ信号ｅSから第１，第２コンデンサＣ１１，Ｃ１２を充電するための電流信号Ｉｊ（以下、「充電電流Ｉｊ」という。）が生成され、基準クロック生成回路５４によって基準クロックＭＣＬＫが生成される。
【０００７】
充電電流ＩｊはＩｊ＝Ｉｃ±Δｉで表される。−Ｖｃｃと抵抗素子Ｒ１１，Ｒ１２とよってＯＰアンプ６３の出力端のバイアス電圧が決定され、Ｉｃ（＞０）は、当該バイアス電圧と、抵抗素子Ｒ１４、トランジスタＱ１１及び電圧６４とによって決定される。また、±Δｉはオーディオ信号ｅS（交流電圧信号）を電圧−電流変換した電流分である。
【０００８】
デッドタイム生成回路５５によって基準クロックＭＣＬＫに基づき、第１コンデンサＣ１１の充電動作を制御する第１切換信号φ１と第２コンデンサＣ１２の充電動作を制御する第２切換信号φ２とが生成される（図１２（ｂ），（ｃ）参照）。第１ＲＳフリップフロップ回路６０によって第１コンデンサＣ１１の放電動作を制御する第３切換信号φ３が生成され（図１２（ｆ）参照）、第２ＲＳフリップフロップ回路６１によって第２コンデンサＣ１２の放電動作を制御する第４切換信号φ４が生成される。
【０００９】
第１コンデンサＣ１１は、第１スイッチＳＷ１１によって第１切換信号φ１のオン期間（ハイレベルの期間）にだけ充電電流生成回路５７からの充電電流Ｉｊ（＝Ｉｃ±Δｉ）が供給されることにより充電される。この充電により、第１コンデンサＣ１１は第１切換信号φ１のオン期間に電圧Ｖａからオーディオ信号ｅSの振幅Ｅに応じた電圧Ｖｃ(以下、「充電終了電圧Ｖｃ」という。)まで上昇する（図１２（ｂ），（ｅ）参照）。なお、図１２（ｅ）では、電圧波形Ｌ１では、充電終了電圧ＶｃはＶｍとなっており、電圧波形Ｌ２，Ｌ３では、充電終了電圧ＶｃはＶｃｃとなっている。
【００１０】
第１切換信号φ１のオフ期間（ローレベルの期間）では、立下りエッジ検出回路５６による第１切換信号φ１の立下り（ローレベル反転）を検出した第１セット信号ｓｅｔ１（一瞬ローレベルに下がる信号）が第１ＲＳフリップフロップ回路６０のセット端子に入力されると、第１ＲＳフリップフロップ回路６０の一方の出力端子から出力される第３切換信号φ３がハイレベルに反転し、第３スイッチＳＷ１３によって定電流源５８からの一定の電流Ｉｄ（以下、「放電電流Ｉｄ」という。）が第１コンデンサＣ１１に供給され、これにより第１コンデンサＣ１１の放電が開始される（図１２（ｄ），（ｅ），（ｆ）参照）。
【００１１】
放電開始後に第１コンデンサＣ１１の電圧が充電終了電圧Ｖｃから所定の閾値電圧Ｖｔｈ（第１ＲＳフリップフロップ回路６０におけるハイレベルとローレベルを分ける閾値電圧）に低下すると、その電圧が第１リセット信号ｒｅｓ１として第１ＲＳフリップフロップ回路６０に入力され、第３切換信号φ３がローレベルに反転し、第３スイッチＳＷ１３によって定電流源５８が電気的に切り離される。第３切換信号φ３がローレベルに反転しても第３スイッチＳＷ１３が実際にオフ動作するまでに僅かのタイムラグがあるので、このタイムラグの間に第１コンデンサＣ１１の電圧は閾値電圧Ｖｔｈより僅かに低い電圧Ｖａに低下する。この電圧Ｖａは第１切換信号φ１のオフ期間（放電期間）が終了するまで保持され（図１２（ｅ），（ｆ）参照）、次の充電期間における充電開始時の電圧となる。
【００１２】
従って、電圧Ｖａは、第１切換信号φ１の各オン期間（充電期間）における充電開始時の電圧（以下、「充電開始電圧Ｖａ」という。）となり、第１コンデンサＣ１１をオーディオ信号ｅSの振幅Ｅに応じた充電終了電圧Ｖｃに上昇させる際の基準電圧となっている。
【００１３】
第１ＲＳフリップフロップ回路６０の他方の出力端子から出力される出力ｒｓｏｕｔ１は、第１セット信号ｓｅｔ１が入力されると、ローレベルに反転し、その後、第１リセット信号ｒｅｓ１が入力されると、ハイレベルに反転する。すなわち、第１ＲＳフリップフロップ回路６０の他方の出力端子からは、放電期間毎に第１コンデンサＣ１１の放電時間（充電終了電圧Ｖｃから閾値電圧Ｖｔｈに低下するまでの時間）と同一のパルス幅を有するパルス信号からなる出力ｒｓｏｕｔ１が出力される（図１２（ｇ）参照）。
【００１４】
第２コンデンサＣ１２についても第１コンデンサＣ１１と同様の充放電制御が行われ、第２ＲＳフリップフロップ回路６１の他方の出力端子から、放電期間毎に第２コンデンサＣ１２の放電時間（充電終了電圧Ｖｃから閾値電圧Ｖｔｈに低下するまでの時間）と同一のパルス幅を有するパルス信号からなる出力ｒｓｏｕｔ２が出力される。
【００１５】
第２コンデンサＣ１２の充放電動作は第２切換信号φ２に基づいて制御されるので、その充放電期間は第１コンデンサＣ１１の充放電期間に対して基準クロックＭＣＬＫの半周期分だけずれている。従って、出力ｒｓｏｕｔ１のパルス信号と出力ｒｓｏｕｔ２のパルス信号は基準クロックＭＣＬＫの半周期毎に交互に生成される。
【００１６】
そして、信号出力回路６２から出力ｒｓｏｕｔ１と出力ｒｓｏｕｔ２を合成したパルス幅変調信号ＰＷＭｏｕｔが出力される（図１２（ｈ）参照）。
【００１７】
なお、図１２（ｅ）に示す実線Ｌ１は、第１コンデンサＣ１１の充放電波形であってオーディオ信号ｅSが無信号（Δｉ＝０）の場合の波形を示している。オーディオ信号ｅSが無信号（Δｉ＝０）の場合は、第１コンデンサＣ１１は直流バイアス電流Ｉｃによって充電されるが、この直流バイアス電流Ｉｃは、充電終了電圧Ｖｃが第１ＲＳフリップフロップ回路６０の電源電圧Ｖｃｃと閾値電圧Ｖｔｈの中点の電位Ｖｍ（≒（Ｖｃｃ−Ｖｔｈ）／２、以下、「中点電圧Ｖｍ」という。）になるように設定されている。
【００１８】
オーディオ信号ｅSの振幅Ｅが正の場合（Ｉｊ＝Ｉｃ＋Δｉの場合）には、その振幅Ｅの大きさに応じて実線Ｌ１よりも充電波形の傾きが急となり、オーディオ信号ｅSの振幅Ｅが所定のレベル（このレベルを「＋Ｅｓ」とする。）以上に過大になると、一点鎖線Ｌ２や二点鎖線Ｌ３に示すように、充電終了電圧Ｖｃはほぼ第１ＲＳフリップフロップ回路６０の電源電圧＋Ｖｃｃ（正確には電源電圧＋Ｖｃｃ＋ＮＡＮＤ回路の入力端に組み込まれている保護ダイオードの順方向電圧）にクリップされ続けるので、固定される。従って、オーディオ信号ｅSの正側の振幅Ｅが過大になっているときには、その振幅Ｅの大きさに関係なく、パルス幅変調信号ＰＷＭｏｕｔのパルス幅は固定される。
【００１９】
一方、オーディオ信号ｅSの振幅Ｅが負の場合（Ｉｊ＝Ｉｃ−Δｉの場合）には、その振幅Ｅの大きさに応じて実線Ｌ１よりも充電波形の傾きが緩やかとなり、オーディオ信号ｅSの振幅Ｅが所定のレベル（このレベルを「−Ｅｓ」とする。）以上に過大になると、充電電流Ｉｊは「０」にクリップされるので、その充放電波形は、図１３の（ｅ）に示すようになる。
【００２０】
この場合は、第１コンデンサＣ１１及び第２コンデンサＣ１２の電圧が各充電期間に閾値電圧Ｖｔｈ以上に上昇しないので、各放電期間に放電時間に相当するパルス幅のパルス信号を有する出力ｒｓｏｕｔ１及び出力ｒｓｏｕｔ２が生成されず、パルス幅変調信号ＰＷＭｏｕｔはパルス信号にはならず、図１３の（ｈ）に示すように、ローレベルに固定されることになる。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
図１１に示すパルス幅変調回路５１におけるパルス幅変調信号ＰＷＭｏｕｔの生成方法では、各放電期間における第１，第２コンデンサＣ１１，Ｃ１２の放電時間をオーディオ信号ｅSの振幅Ｅに対応させることを基本としているが、その放電時間は、第１，第２コンデンサＣ１１，Ｃ１２の充電開始電圧Ｖａを基準とした充電終了電圧Ｖｃによって決定されるので、各充電期間における充電開始電圧Ｖａは、振幅Ｅがクリップされる場合も含めてオーディオ信号ｅSの振幅Ｅがどのように変化しても安定していることが重要である。
【００２２】
しかしながら、オーディオ信号ｅSの振幅ＥがＥ＜−Ｅｓの範囲まで負側に過大になると、充電電流Ｉｊがほぼ０にまで低下するので、このような状態が続いているときには、図１３の（ｅ）に示されるように、第１コンデンサＣ１１及び第２コンデンサＣ１２は、各充電期間で充電開始電圧Ｖａから閾値電圧Ｖｔｈ以上に充電されなくなる。このため、上記したように、各放電期間に続く放電期間で放電時間が生じないことになり、パルス幅変調信号ＰＷＭｏｕｔのレベルはローレベルのままで変化しないことになる（図１３の（ｈ）の波形参照）。
【００２３】
パルス幅変調信号ＰＷＭｏｕｔのレベルがローレベルに固定されている状態ではそのパルス幅変調信号ＰＷＭｏｕｔを再生した音に歪が生じることになるが、パルス幅変調信号ＰＷＭｏｕｔの波形自体は振幅Ｅが−Ｅｓにクリップされたオーディオ信号ｅSを反映したものであるので、その現象は上記のパルス幅変調信号ＰＷＭｏｕｔの生成方法に特有の問題ではないが、各充電期間に第１，第２コンデンサＣ１１，Ｃ１２の電圧が閾値電圧Ｖｔｈ以上に上昇しなくなることは充電開始電圧Ｖａを不安定にさせるので、上記のパルス幅変調信号ＰＷＭｏｕｔの生成方法では重要な問題である。
【００２４】
具体的に説明すると、図１３の期間Ｔ１において、オーディオ信号ｅSが負側に過大な状態（ｅS＜−Ｅｓの状態）で、充電電流Ｉｊがほぼ０であると、第１コンデンサＣ１１は充電されず、充電終了時まで充電開始電圧Ｖａに保持されることになる。そして、第１切換信号φ１の立下がりタイミングで第１セット信号ｓｅｔ１により第３切換信号φ３が瞬時的にオンになるので、そのオン期間だけ第３スイッチＳＷ３がオンになり、第１コンデンサＣ１１の蓄積電荷が放電されて第１コンデンサＣ１１の電圧は充電開始電圧Ｖａより僅かに低下することになる。
【００２５】
期間Ｔ１に続く期間Ｔ２と期間Ｔ３では、実質的に放電動作も充電動作も行われないので、第１コンデンサＣ１１の電圧は充電開始電圧Ｖａより僅かに低下した電圧Ｖａ’に保持され、この電圧Ｖａ’が期間Ｔ３に続く期間Ｔ４における充電開始電圧となる。そして、期間Ｔ４においては、期間Ｔ１と同様の動作が再現されることにより第１コンデンサＣ１１の電圧が電圧Ｖａ’より僅かに低い電圧に低下され、以下、同様の現象が繰り返されて第１コンデンサＣ１１の充電開始電圧は最初の充電開始電圧Ｖａから段階的に低下していくことになる。上記の現象は、第２コンデンサＣ１２についても同様で、第２コンデンサＣ１２の充電開始電圧も最初の充電開始電圧Ｖａから段階的に低下していくことになる。
【００２６】
第１，第２コンデンサＣ１１，Ｃ１２の充電開始電圧Ｖａはそれぞれ第１切換信号φ１と第２切換信号φ２の１周期毎に段階的に低下するので、オーディオ信号ｅSの振幅Ｅが負側に過大な状態（Ｅ＜−Ｅｓの状態）が数周期乃至数十周期に亘って続くと、第１，第２コンデンサＣ１１，Ｃ１２の充電開始電圧Ｖａからの低下量が大きくなり、オーディオ信号ｅSの振幅Ｅが負側に過大な状態（Ｅ＜−Ｅｓの状態）から正常な状態（−Ｅｓ＜Ｅ＜０の状態）に復帰しても、そのときの充電電流Ｉｊ（＝Ｉｃ−Δｉ）によっては、充電期間に第１コンデンサＣ１１及び第２コンデンサＣ１２の電圧が充電開始電圧（＜Ｖａ）から閾値電圧Ｖｔｈ以上に上昇しないことがある。
【００２７】
例えば、図１４に示すように、オーディオ信号ｅSが負側に過大な状態の振幅Ｅ（Ｅ＜−Ｅｓの状態）から正常な状態（−Ｅｓ＜Ｅ＜０の状態）に復帰したときの第１コンデンサＣ１１の充電開始電圧がＶa1（＜Ｖａ）に低下していたとき、充電期間ＴAで第１コンデンサＣ１１が充電開始電圧Ｖａから充電電流Ｉｊで充電されれば、一点鎖線の波形で示されるように、充電終了電圧Ｖｃが閾値電圧Ｖｔｈよりも高くなるのに、実線で示されるように、充電開始が電圧Ｖa1から充電されるために、充電終了電圧Ｖｃは閾値電圧Ｖｔｈに達しない場合、放電期間ＴBで放電時間ｔが得られず、パルス幅変調信号ＰＷＭｏｕｔはローレベルに保持されたままとなる。
【００２８】
また、第１コンデンサＣ１１の充電開始電圧Ｖａは、放電期間ＴBにＶa1からＶa2（Ｖa1＜Ｖa2＜Ｖｔｈ）に変化し、次の充電期間ＴCで第１コンデンサＣ１１が電圧Ｖa2から充電電流Ｉｊで充電され、充電終了電圧Ｖｃが閾値電圧Ｖｔｈを超えたとしても、放電期間ＴDに検出される放電時間ｔ’は正しい放電時間ｔ”より短くなり、その放電時間ｔ’に基づいて生成されたパルス幅変調信号ＰＷＭｏｕｔのパルスはオーディオ信号ｅSの振幅Ｅに対応したものにはならない。
【００２９】
すなわち、充電開始電圧Ｖａが段階的に低下することにより、オーディオ信号ｅSの振幅Ｅが負側に過大な状態（Ｅ＜−Ｅｓの状態）から正常な状態（−Ｅｓ＜Ｅ＜０の状態）に復帰したタイミングにおけるパルス幅変調信号ＰＷＭｏｕｔの応答性が、少なくともＴA〜ＴDの期間（基準クロックＭＣＬＫの２周期分）は遅れ、再生音の歪んだ状態がそのタイムラグの期間まで継続するという不都合が生じる。
【００３０】
本願発明は、上記した事情のもとで考え出されたものであって、入力される交流信号が負側に過大になった場合であっても、その過大な状態から正常な状態に復帰したときにタイムラグを生じることなく直ちに正常なパルス幅変調信号を出力することのできるパルス幅変調回路及びそれを適用したスイッチングアンプを提供することを目的とする。
【課題を解決するための手段】
【００３１】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００３２】
本願発明の第１の側面によって提供されるパルス幅変調回路は、基準クロックを生成する基準クロック生成手段と、電荷を蓄積する第１の電荷蓄積手段と、電荷を蓄積する第２の電荷蓄積手段と、入力される交流電圧から当該交流電圧の振幅に応じて電流値が変化する第１の電流を生成する第１の電流生成手段と、一定の電流値を有する第２の電流を生成する第２の電流生成手段と、前記基準クロックのハイレベルの半周期に、前記第１の電荷蓄積手段の電圧を第１の電圧から前記交流電圧の振幅に応じた第２の電圧に変化させるために、そのハイレベルの期間だけ前記第１の電荷蓄積手段に前記第１の電流を供給する第１の電流供給制御手段と、前記第１の電流を供給した半周期に続くローレベルの半周期に、前記第１の電荷蓄積手段に前記第２の電流を前記第１の電流とは逆方向に、当該第１の電荷蓄積手段の電圧が前記第２の電圧から当該第２の電圧と前記第１の電圧の間にある所定の閾値電圧に達した後に所定の時間が経過するまで供給する第２の電流供給制御手段と、前記第１の電流を供給した半周期に続くローレベルの半周期に、前記第１の電荷蓄積手段の電圧が前記第２の電圧から前記閾値電圧に変化するまでの時間をパルス幅とするパルス信号を生成する第１のパルス信号生成手段と、前記基準クロックのローレベルの半周期に、前記第２の電荷蓄積手段の電圧を前記第１の電圧から前記第２の電圧に変化させるために、そのローレベルの期間だけ前記第２の電荷蓄積手段に前記第１の電流を供給する第３の電流供給制御手段と、前記第１の電流を供給した半周期に続くハイレベルの半周期に、前記第２の電荷蓄積手段に前記第２の電流を前記第１の電流とは逆方向に、当該第２の電荷蓄積手段の電圧が前記第２の電圧から前記閾値電圧に達した後に前記所定の時間が経過するまで供給する第４の電流供給制御手段と、前記第１の電流を供給した半周期に続くハイレベルの半周期に、前記第２の電荷蓄積手段の電圧が前記第２の電圧から前記閾値電圧に変化するまでの時間をパルス幅とするパルス信号を生成する第２のパルス信号生成手段と、前記第１のパルス信号生成手段で生成されるパルス信号と前記第２のパルス信号生成手段で生成されるパルス信号を合成してパルス幅変調信号を生成するパルス変調信号生成手段とを備えたパルス幅変調回路であって、前記交流電圧の負側の振幅が所定のレベルを超えるときに、前記第１の電流生成手段で生成される第１の電流を、前記第１の電圧から所定の電圧に変化させる電流値を有する第３の電流に制限する電流制限手段を備えたことを特徴としている（請求項１）。好ましくは、前記所定の電圧は、前記閾値電圧以上の電圧であるとよい（請求項２）。
【００３３】
この構成によれば、基準クロックのハイレベルの半周期に、入力される交流電圧（例えば、オーディオ信号）の振幅Ｅに応じて電流値が変化する第１の電流Ｉｊがそのハイレベルの期間だけ第１の電荷蓄積手段に供給される。これにより、第１の電荷蓄積手段の電圧は第１の電圧Ｖａからオーディオ信号の振幅Ｅに応じた第２の電圧Ｖｃに変化する。例えば、第１の電流Ｉｊが第１の電荷蓄積手段を充電する方向に供給される場合、第１の電荷蓄積手段の電圧は第１の電圧（以下、「充電開始電圧」という。）Ｖａから第２の電圧（以下、「充電終了電圧」という。）Ｖｃに上昇する。
【００３４】
第１の電荷蓄積手段を第１の電流（以下、「充電電流」という。）Ｉｊで充電した半周期に続くローレベルの半周期に移行すると、第１の電荷蓄積手段は一定の電流値を有する第２の電流（以下、「放電電流」という。）Ｉｄで放電される。この放電動作は、第１の電荷蓄積手段の電圧が充電終了電圧Ｖｃから所定の閾値電圧Ｖｔｈに低下した後に所定の時間Δｔが経過するまで行われ、そのときの電圧をＶａ’とすると、次に基準クロックがハイレベルになるまで第１の電荷蓄積手段の電圧が電圧Ｖａ’に保持される。
【００３５】
一方、基準クロックのローレベルの半周期に、充電電流Ｉｊがそのハイレベルの期間だけ第２の電荷蓄積手段に供給される。これにより、第２の電荷蓄積手段の電圧は充電開始電圧Ｖａからオーディオ信号の振幅に応じた充電終了電圧Ｖｃに上昇する。第２の電荷蓄積手段を充電電流Ｉｊで充電した半周期に続くハイレベルの半周期に移行すると、第２の電荷蓄積手段は一定の電流値を有する放電電流Ｉｄで放電される。この放電動作は、第２の電荷蓄積手段の電圧が充電終了電圧Ｖｃから所定の閾値電圧Ｖｔｈに低下した後に所定の時間Δｔだけ経過するまで行われ、その後は次に基準クロックがローレベルになるまで第２の電荷蓄積手段の電圧が充電開始電圧Ｖａ’に保持される。
【００３６】
基準クロックのローレベルの期間には第１の電荷蓄積手段の電圧が充電終了電圧Ｖｃが閾値電圧Ｖｔｈまで低下するまでの放電時間をパルス幅とするパルス信号が生成され、基準クロックのハイレベルの期間には第２の電荷蓄積手段の電圧が充電終了電圧Ｖｃが閾値電圧Ｖｔｈまで低下するまでの放電時間をパルス幅とするパルス信号が生成され、両パルス信号が合成されてパルス幅変調信号が生成される。
【００３７】
上記のパルス幅変調信号の生成方法において、オーディオ信号の負側の振幅が所定のレベルを超える過大な振幅になると、第１の電流生成手段で生成される充電電流Ｉｊは、第１，第２の電荷蓄積手段を基準クロックの半周期の期間だけ充電したときに充電開始電圧Ｖａから閾値電圧Ｖｔｈに上昇させる電流値を有する第３の電流に制限される。すなわち、オーディオ信号の負側の振幅が所定のレベルを超えると、充電電流Ｉｊの電流値は、オーディオ信号の負側の振幅の変動に関係なく、第３の電流に固定され、それ以下にはならない。
【００３８】
従って、オーディオ信号の負側の振幅が過大になっても充電電流Ｉｊの電流値は第３の電流の電流値以下にはならないので、第１，第２の電荷蓄積手段は各充電期間で必ず閾値電圧Ｖｔｈ以上の電圧に昇圧され、この結果、各充電期間に続く放電期間では、第１，第２の電荷蓄積手段の電圧が閾値電圧Ｖｔｈに達した後に所定の時間Δｔだけ放電されてもその電圧Ｖａ’はＶａ以下に低下することがない。これにより、第１，第２の電荷蓄積手段の各充電期間における充電開始電圧をＶａに安定させることができる。
【００３９】
なお、第１の電流を放電電流とし、第２の電流を充電電流として第１，第２の電荷蓄積手段の電圧を上記と逆向きに変化させた場合にも第１，第２の電荷蓄積手段の各放電期間における放電開始電圧を第３の電圧に安定させることができる。
【００４０】
これにより、オーディオ信号の負側の振幅が過大な状態から正常な状態に復帰したときに、オーディオ信号の振幅に応じたパルス幅を有するパルス幅変調信号をタイムラグを生じることなく良好な応答性で生成することができる。
【００４１】
本願発明のパルス幅変調回路において、前記第１，第２の電荷蓄積手段は、前記第１の電流供給制御手段により前記第１の電流で放電され、前記第２の電流供給制御手段により前記第２の電流で充電されるとよい（請求項３）。
【００４２】
本願発明のパルス幅変調回路において、前記第１，第２の電荷蓄積手段は、前記第１の電流供給制御手段により前記第１の電流で充電され、前記第２の電流供給制御手段により前記第２の電流で放電されるとよい（請求項４）。
【００４３】
本願発明のパルス幅変調回路において、前記第１の電流生成手段は、オペアンプを用い
た電圧−電流変換回路で構成され、前記電流制限手段は、前記電圧−電流変換回路の出力端に接続され、当該電圧−電流変換回路から出力される電流に前記第３の電流を加算する補助電流供給回路と、前記交流電圧の負側の振幅が前記所定のレベルを超えると、前記電圧−電流変換回路を電気的に切り離すスイッチ回路とで構成するとよい（請求項５）。
【００４４】
本願発明のパルス幅変調回路において、前記第１のパルス信号生成手段は、前記閾値電圧を論理レベルのスレッシュホールド電圧とし、前記基準クロックがハイレベルからローレベルに反転するタイミングを検出した信号が第１セット信号として入力され、前記第１の電荷蓄積手段の電圧が前記閾値電圧に達した信号が第１リセット信号として入力される第１のＲＳフリップフロップ回路で構成され、前記第２のパルス信号生成手段は、前記閾値電圧を論理レベルのスレッシュホールド電圧とし、前記基準クロックがローレベルからハイレベルに反転するタイミングを検出した信号が第２セット信号として入力され、前記第２の電荷蓄積手段の電圧が前記閾値電圧に達した信号が第２リセット信号として入力される第２のＲＳフリップフロップ回路で構成されるとよい（請求項６）。
【００４５】
本願発明の第２の側面によって提供されるスイッチングアンプは、本願発明の第１の側面によって提供されるパルス幅変調回路と、所定の基準電源電圧を出力する電圧源と、前記パルス幅変調回路から出力される変調信号に基づいて、前記電圧源から供給される前記基準電源電圧をスイッチングするスイッチング回路と、を備えたことを特徴としている（請求項７）。
【００４６】
この構成によれば、このスイッチングアンプは、本願発明の第１の側面によって提供されるパルス幅変調回路を備えているので、第１の側面によって提供されるパルス幅変調回路と同様の作用効果を奏する。
【００４７】
本願発明のその他の特徴及び利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００４８】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００４９】
図１は、本願発明に係るパルス幅変調（ＰＷＭ）回路が適用されるスイッチングアンプを示す構成図である。図２は、図１に示すパルス幅変調回路の第１実施形態を表すブロック回路図である。
【００５０】
このスイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ回路３の出力には、負荷ＲＬとしてのスピーカ（図略）が接続されている。
【００５１】
パルス幅変調回路１は、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換して出力するものである。パルス幅変調回路１から出力されたパルス幅変調信号ＰＷＭｏｕｔは、スイッチング回路２に入力される。
【００５２】
スイッチング回路２は、パルス幅変調信号ＰＷＭｏｕｔによってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ａと、パルス幅変調回路１から出力されるパルス幅変調信号ＰＷＭｏｕｔの位相を反転させるインバータ２ａと、このインバータ２ａから出力される位相が反転されたパルス幅変調信号ＰＷＭｏｕｔ’によってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ｂと、両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂの両端にそれぞれ接続された逆電流防止用ダイオードＤ−Ａ，Ｄ−Ｂとを備えている。
【００５３】
スイッチング回路２では、第１電源４及び第２電源５から正負の電源電圧＋ＥB，−ＥBがそれぞれスイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂとを介して負荷ＲＬに供給されるが、スイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂは、パルス幅変調信号ＰＷＭｏｕｔとパルス幅変調信号ＰＷＭｏｕｔ’とによってそれぞれ交互にオン、オフ動作が行われるので、ローパスフィルタ回路３及び負荷ＲＬには電源電圧＋ＥBと電源電圧−ＥBとが交互に供給される。すなわち、負荷ＲＬには、ローパスフィルタ回路３を介して＋ＥBと−ＥBとの間でレベルが変化し、パルス幅変調信号ＰＷＭｏｕｔと同一のデューティ比を有する矩形波電圧が供給される。
【００５４】
ローパスフィルタ回路３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路によって構成されている。ローパスフィルタ回路３は、スイッチング回路２から入力される矩形波電圧の高周波成分を除去する回路であり、例えば６０ｋＨｚのカットオフ周波数を有する。ローパスフィルタ回路３からはパルス幅変調信号ＰＷＭｏｕｔを復調した交流電圧信号（オーディオ信号ｅSとほぼ同一波形の交流電圧信号）が出力され、この交流電圧信号が負荷ＲＬに供給されることによりオーディオ信号ｅSが音声として出力される。
【００５５】
パルス幅変調回路１は、図２に示すように、基準クロック生成回路１１と、デッドタイム生成回路１２と、立下りエッジ検出回路１３と、充電電流生成回路１４と、第１ないし第４スイッチＳＷ１〜ＳＷ４と、第１，第２コンデンサＣ１，Ｃ２と、放電用の定電流源１５と、電流バイパス回路１６、第１，第２ＲＳフリップフロップ回路１７，１８と、信号出力回路１９とによって構成されている。
【００５６】
パルス幅変調回路１は、図２と図１１を対比すれば明らかなように、図１１に示すパルス幅変調回路５１と基本的な構成は同一である。すなわち、基準クロック生成回路１１、デッドタイム生成回路１２及び立下りエッジ検出回路１３は、パルス幅変調回路５１の基準クロック生成回路５４、デッドタイム生成回路５５及び立下りエッジ検出回路５６にそれぞれ対応している。また、充電電流生成回路１４、定電流源１５及び電流バイパス回路１６は、パルス幅変調回路５１の充電電流生成回路５７、定電流源５８及び電流バイパス回路５９にそれぞれ対応している。また、第１ないし第４スイッチＳＷ１〜ＳＷ４と第１，第２コンデンサＣ１，Ｃ２は、パルス幅変調回路５１の第１ないし第４スイッチＳＷ１１〜ＳＷ１４と第１，第２コンデンサＣ１１，Ｃ１２とにそれぞれ対応し、第１，第２ＲＳフリップフロップ回路１７，１８と信号出力回路１９は、パルス幅変調回路５１の第１，第２ＲＳフリップフロップ回路６０，６１と信号出力回路６２とにそれぞれ対応している。
【００５７】
そして、第１実施形態のパルス幅変調回路１はパルス幅変調回路５１に対して、充電電流生成回路１４の回路構成が異なるのみで、その異なる回路構成が本願発明の特徴点となっている。その特徴点については後述する。
【００５８】
パルス幅変調回路１は、
（１）外部から入力されるオーディオ信号ｅSから充電電流生成回路１４によって第１，第２コンデンサＣ１，Ｃ２を充電するための充電電流Ｉｊを生成する。
（２）基準クロックＭＣＬＫの１周期のうち、例えば、第１コンデンサＣ１については前半の半周期を充電期間、後半の半周期を放電期間とし、第２コンデンサＣ２については前半の半周期を放電期間、後半の半周期を充電期間とすると、第１，第２コンデンサＣ１，２を各充電期間に充電電流Ｉｊで充電し、各放電期間で第１，第２コンデンサＣ１，２の蓄積電荷を一定の放電電流Ｉｄで放電させる。
（３）第１，第２コンデンサＣ１，２の各放電期間毎に、放電開始時（充電終了時）から第１，第２コンデンサＣ１，２の電圧が所定の閾値電圧Ｖｔｈに変化するまでの放電時間と同一のパルス幅を有するパルス信号をそれぞれ生成する。
（４）基準クロックＭＣＬＫの半周期毎に交互に生成されるパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔを生成する。
という動作原理によってオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換する。
【００５９】
基準クロック生成回路１１は、上記の基準クロックＭＣＬＫを生成する回路である。基準クロックＭＣＬＫは、周期が一定でデューティ比がほぼ５０％のクロック信号であり、第１，第２スイッチＳＷ１，ＳＷ２のオン、オフ動作を制御するための第１，第２切換信号φ１，φ２の基準信号となるものである。また、基準クロックＭＣＬＫはパルス幅変調信号ＰＷＭｏｕｔの周期を規定する基準信号にもなっている。基準クロック生成回路１１は、基準クロックＭＣＬＫをデッドタイム生成回路１２に出力する。なお、基準クロック生成回路１１は、パルス幅変調回路１の外部に設けられ、外部クロック信号として基準クロックＭＣＬＫをパルス幅変調回路１に対して与えるように構成されていてもよい。
【００６０】
デッドタイム生成回路１２は、基準クロック生成回路１１からの基準クロックＭＣＬＫに基づいて、第１切換信号φ１と第２切換信号φ２とを生成する回路である。第２切換信号φ２は第１切換信号φ１に対して逆位相の関係を有するが、第２切換信号φ２の立下りタイミングと立上がりタイミングがそれぞれ第１切換信号φ１の立上がりタイミングと立下がりタイミングに一致しないように、第２切換信号φ２のレベル反転のタイミングは第１切換信号φ１のレベル反転のタイミングに対して所定時間ΔＴ（デッドタイム）だけずれている。
【００６１】
すなわち、第１切換信号φ１は、図５〜図６の（ａ），（ｂ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転し、基準クロックＭＣＬＫがハイレベルからローレベルに反転すると同時にハイレベルからローレベルに反転する信号である。一方、第２切換信号φ２は、図５〜図６の（ａ），（ｃ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転すると同時にハイレベルからローレベルに反転し、基準クロックＭＣＬＫがローレベルからハイレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転する信号である。
【００６２】
第１切換信号φ１と第２切換信号φ２との間にデッドタイムを設けることにより、図５〜図６の（ｂ），（ｃ）に示すように、第１切換信号φ１のハイレベル反転と第２切換信号φ２のローレベル反転とが同時に生じないとともに、第１切換信号φ１のローレベル反転と第２切換信号φ２のハイレベル反転とが同時に生じないので、第１切換信号φ１によって第１スイッチＳＷ１をオフ状態からオン状態に切り換えるとき（充電電流生成回路１４を第１コンデンサＣ１に接続するとき）には、第２スイッチＳＷ２は既に第２切換信号φ２によってオフ状態に切り換えられており（充電電流生成回路１４は既に第２コンデンサＣ２から切り離されており）、充電電流生成回路１４が同時に第１，第２コンデンサＣ１，２に接続されることがない。また、第２切換信号φ２によって第２スイッチＳＷ２をオフ状態からオン状態に切り換えるとき（充電電流生成回路１４を第２コンデンサＣ２に接続するとき）にも、第１スイッチＳＷ１は既に第１切換信号φ１によってオフ状態に切り換えられており（充電電流生成回路１４は既に第１コンデンサＣ１から切り離されており）、充電電流生成回路１４が同時に第１，第２コンデンサＣ１，Ｃ２に接続されることがない。
【００６３】
これにより、第１コンデンサＣ１の充電中に充電電流生成回路１４から第１コンデンサＣ１に供給されている充電電流Ｉｊが第２コンデンサＣ２にも供給されたり、逆に第２コンデンサＣ２の充電中に充電電流生成回路１４から第２コンデンサＣ２に供給されている充電電流Ｉｊが第１コンデンサＣ１にも供給されたりすることがないので、第１，第２ＲＳフリップフロップ回路１７，１８からそれぞれ出力されるパルス信号のパルス幅に誤差が生じ、その結果、パルス幅変調信号ＰＷＭｏｕｔのパルス幅に誤差が生じるという不都合を防止することができる。第１，第２切換信号φ１，φ２は、第１，第２スイッチＳＷ１，ＳＷ２にそれぞれ出力されるとともに、立下りエッジ検出回路１３に出力される。
【００６４】
なお、デッドタイム生成回路１２で設けられるデッドタイムは極めて微小な時間で、実質的に第１スイッチＳＷ１は基準クロックＭＣＬＫによってオン、オフが制御され、第２スイッチＳＷ２は基準クロックＭＣＬＫの位相を反転したクロックによってオン、オフが制御されているということができる。
【００６５】
立下りエッジ検出回路１３は、後述する第１，第２ＲＳフリップフロップ回路１７，１８に供給される第１，第２セット信号ｓｅｔ１，ｓｅｔ２を出力する回路である。すなわち、立下りエッジ検出回路１３は、第１切換信号φ１がハイレベルからローレベルに立下がるタイミングを検出し、図５〜図６の（ｄ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第１セット信号ｓｅｔ１として第１ＲＳフリップフロップ回路１７に出力する。また、立下りエッジ検出回路１３は、第２切換信号φ２がハイレベルからローレベルに立下がるタイミングを検出し、図５〜図６の（ｅ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第２セット信号ｓｅｔ２として第２ＲＳフリップフロップ回路１８に出力する。
【００６６】
図２に戻り、充電電流生成回路１４は、オーディオ信号発生源ＡＵからパルス幅変調回路１に供給されるオーディオ信号ｅSを電圧−電流変換し、その変換した電流ＩSに補助電流Ｉｍｉｎを加えた充電電流Ｉｊを生成する回路である。充電電流生成回路１４は、後述するように、第１，第２スイッチＳＷ１，ＳＷ２を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第１スイッチＳＷ１がオン状態では第１コンデンサＣ１に接続されて充電電流Ｉｊで第１コンデンサＣ１を充電し、第２スイッチＳＷ２がオン状態では第２コンデンサＣ２に接続されて充電電流Ｉｊで第２コンデンサＣ２を充電する。
【００６７】
充電電流生成回路１４は、電圧電流変換部１４ａと補助電流生成部１４ｂとによって構成されている。第１実施形態のパルス幅変調回路１においては、補助電流生成部１４ｂを備えていることが特徴的な構成である。
【００６８】
電圧電流変換部１４ａは、主としてＯＰアンプ２１を用いた非反転入力形の電圧−電流変換回路で構成され、オーディオ信号ｅSとしての交流電圧信号を電流信号に変換する回路である。ＯＰアンプ２１の負側の入力端子は抵抗素子Ｒ３によって接地されるとともに、抵抗素子Ｒ１によって出力端子に接続されている。また、ＯＰアンプ２１の負側の入力端子は抵抗素子Ｒ２によって負の電源［−Ｖｃｃ］に接続され、ＯＰアンプ２１のバイアス電圧を生成している。このバイアス電圧により無入力状態（オーディオ信号ｅSの振幅が０の状態）ではＯＰアンプ２１から直流バイアス電流Ｉｃが出力される。
【００６９】
さらに、ＯＰアンプ２１の出力端子はダイオードＤ１及び抵抗素子Ｒ５によってＰＮＰ型のトランジスタＱのエミッタ端子に接続されている。また、トランジスタＱのコレクタ端子は第１スイッチＳＷ１及び第２スイッチＳＷ２に接続され、ベースには電圧源２２からバイアス電圧Ｖ１が供給されている。
【００７０】
電圧電流変換部１４ａでは、電圧電流変換部１４ａにおける変換コンダクタンスをＧｍとし、オーディオ信号ｅSの振幅を±Ｅとすると、オーディオ信号ｅSが±Δｉ＝Ｇｍ・（±Ｅ）で表される電流±Δｉに変換されるが、電圧−電流変換回路は、Ｅ＝０では直流バイアス電流Ｉｃが出力されるように構成されているので、この直流バイアス電流Ｉｃに電流Δｉが加算された電流ＩS＝Ｉｃ±ΔｉがＯＰアンプ２１から出力される。
【００７１】
図３は、ＯＰアンプ２１に入力されるオーディオ信号ｅSと出力電流ＩSとの関係を示す図である。
【００７２】
図３（ｂ）に示すように、電圧−電流変換回路から出力される変換電流ＩSは、０以上の範囲でオーディオ信号ｅSの振幅±Ｅに応じて変化する。オーディオ信号ｅSの正側の振幅＋Ｅが過大（図３（ａ）の＋Ｅ≧＋Ｅｓの部分参照）であっても変換電流ＩSは、図３（ｂ）に示すように、オーディオ信号ｅSの振幅＋Ｅに応じて変化する電流Ｉｃ＋Δｉ＝Ｉｃ＋Ｇｍ・Ｅとなるが、オーディオ信号ｅSの負側の振幅−Ｅが過大（図３（ａ）の−Ｅ≦−Ｅｓの部分参照）では、変換電流ＩSは、「０」にクリップされる（（イ）の部分参照）。
【００７３】
従って、オーディオ信号ｅSの振幅±Ｅが図３（ａ）の電圧範囲Ａ（−Ｅｓ以上の範囲）で変動している場合は、オーディオ信号ｅSの振幅±Ｅに応じて変化する電流ＩS（＝Ｉｃ±Δｉ＝Ｉｃ±Ｇｍ・Ｅ）がＯＰアンプ２１から出力される。一方、オーディオ信号ｅSの振幅−Ｅが図３（ａ）の電圧範囲Ｂ（−Ｅｓ以下の範囲）で変動している場合は、その変動に関係なくＯＰアンプ２１から電流は出力されない。
【００７４】
なお、図３（ｂ）において、ＩPは、Ｉｃ＋Ｇｍ・Ｅｓ＝ＩP、Ｉｃ−Ｇｍ・Ｅｓ＝０よりＩP＝２Ｉｃである。また、オーディオ信号ｅSの正側の振幅＋Ｅが過大で、第１，第２コンデンサＣ１，Ｃ２の充電電流ＩｊがＩP以上になっても第１，第２コンデンサＣ１，Ｃ２の充電波形は、図１２（ｅ）の二点鎖線Ｌ３のようになり、第１コンデンサＣ１の充電終了電圧Ｖｃは、ほぼ第１，第２ＲＳフリップフロップ回路１７，１８の電源電圧＋Ｖｃｃにクリップされる。
【００７５】
補助電流生成部１４ｂは、補助電流Ｉｍｉｎを生成するためのもので、ダイオードＤ１と、正の電源［＋Ｖｃｃ］と、抵抗素子Ｒ４とによって構成されている。ダイオードＤ１は、ＯＰアンプ２１の出力端子と抵抗素子Ｒ５との間にアノードをＯＰアンプ２１側にして接続されている。抵抗素子Ｒ４は、電源［＋Ｖｃｃ］とダイオードＤ１のカソードとの間に接続されている。
【００７６】
ここで、補助電流Ｉｍｉｎの大きさについて、説明する。
【００７７】
「発明が解決しようとする課題」の欄で説明したように、図１１に示すパルス幅変調回路５１では、オーディオ信号ｅSの負側の振幅−Ｅが−Ｅ＜−Ｅｓの範囲で変動している場合には、充電電流Ｉｊは「０」になるので、例えば、充電期間に充電電流生成回路５７が第１コンデンサＣ１１に接続されても実質的に充電は行われず、第１コンデンサＣ１１の電圧は充電開始電圧Ｖａから上昇しない。そして、この状態が基準クロックＭＣＬＫの数周期乃至数十周期に亘って続くと、第１コンデンサＣ１１の充電開始電圧が段階的に低下するという問題が生じる。第２コンデンサＣ１２についても同様である。
【００７８】
充電開始電圧Ｖａが段階的に低下する理由は、例えば、第１コンデンサＣ１１の場合、以下の動作が行われるからである。すなわち、第１コンデンサＣ１１は、各充電期間における充電電流Ｉｊが「０」となることにより各充電期間に実質的に電荷が蓄積されず（第１コンデンサＣ１１の電圧が上昇せず）、その充電終了電圧Ｖｃは、充電開始電圧Ｖａと同一となる。充電開始電圧は閾値電圧Ｖｔｈよりも小さいから、第１ＲＳフリップフロップ回路６０の第１リセット信号ｒｅｓ１が入力される入力端子はローレベルとなっている。この状態で充電期間の終了時（放電開始時）に第１ＲＳフリップフロップ回路６０に第１セット信号ｓｅｔ１が入力されると、第１ＲＳフリップフロップ回路６０の両入力端子は同時に一瞬ローレベル（不定状態）となり、第１フリップフロップ回路６０から出力される第３切換信号φ３が瞬時的にハイレベルとなる。これにより第１コンデンサＣ１１の蓄積電荷が放電電流Ｉｄで瞬時的に放電され、第１コンデンサＣ１１の電圧が微小ながら低下するからである。第２コンデンサＣ１２についても同様である。
【００７９】
従って、上記の問題を解消するには、各充電期間の終了時、すなわち、第１セット信号ｓｅｔ１，２が第１，第２ＲＳフリップフロップ回路６０，６１にそれぞれ入力されるときに、第１，第２ＲＳフリップフロップ回路６０，６１の第１，第２リセット信号ｒｅｓ１，ｒｅｓ２が入力される入力端子を必ずハイレベルにしておくことである。すなわち、各充電期間に第１，第２コンデンサＣ１１，Ｃ１２の電圧を少なくとも閾値電圧Ｖｔｈ以上に上昇させ、第１セット信号ｓｅｔ１，２が第１，第２ＲＳフリップフロップ回路６０，６１にそれぞれ入力されるときには第１，第２リセット信号ｒｅｓ１，ｒｅｓ２が入力される入力端子を必ずハイレベルにするように、「０」よりも大きい充電電流Ｉｊを供給することである。
【００８０】
補助電流Ｉｍｉｎは上記の観点から補助電流生成部１４ｂによって供給されるものであり、補助電流Ｉｍｉｎの大きさは、下記（１）式によって決定される。
【００８１】
【数１】
0004407743.tif 000002
【００８２】
なお、（１）式は、以下のようにして求められる。すなわち、図４に示すように、充電期間をＴ、定電流源１５から供給される放電電流をＩｄ、充電終了時にＶｔｈからＶａまで瞬時的に放電される時間をΔｔ、充電開始電圧Ｖａと閾値電圧Ｖｔｈの差電圧をΔｖとし、第１，第２コンデンサＣ１，Ｃ２の容量をＣすると、充電期間Ｔに第１，第２コンデンサＣ１，Ｃ２に蓄積される電荷量ΔＱは、下記の（２）式で表される。ここで、Δｔとは、具体的には、第１，第２コンデンサＣ１，Ｃ２の電圧が閾値電圧Ｖｔｈに低下するタイミングから、第１，第２コンデンサＣ１，Ｃ２の電圧が閾値電圧Ｖｔｈに低下し、これにより第３，第４切換信号φ３，φ４がローレベルに反転し、第３，第４スイッチＳＷ３第３，ＳＷ４が定電流源１５を切り離すまでに生じる、微少なタイムラグの時間である。
【００８３】
【数２】
0004407743.tif 000003
【００８４】
この電荷量ΔＱは、第１，第２コンデンサＣ１，Ｃ２が放電時間Δｔに放電される電荷量Ｉｄ・Δｔに等しいから、下記の（３）式が成立し、その（３）式を変形すれば、（１）式が得られる。
【００８５】
【数３】
0004407743.tif 000004
【００８６】
補助電流Ｉｍｉｎの大きさは、（１）式によって決定され、補助電流生成部１４ｂでは、抵抗素子Ｒ４の抵抗値によって調整されている。
【００８７】
なお、補助電流Ｉｍｉｎは（１）式によって決定される値以上であれば、上記した不都合を解消できるが、常に充電電流Ｉｊに含めて流されるので、その値を大きくすると、充電電流生成回路１４から出力される充電電流Ｉｊの範囲が狭くなる。すなわち、補助電流Ｉｍｉｎがなければ、充電電流生成回路１４から出力される充電電流Ｉｊの範囲は、図３（ｂ）のＡ’で示すように、０以上の範囲であるが、補助電流Ｉｍｉｎを流すことによって充電電流Ｉｊの範囲はＩｍｉｎ以上の範囲に狭くなり、実質的に正常にＰＷＭ変調ができる範囲が狭くなるという不都合が生じる。従って、第１実施形態のパルス幅変調回路１では、補助電流Ｉｍｉｎを取り得る電流値のうち、最も小さい値にしている。
【００８８】
図２に戻り、ダイオードＤ１は、ＯＰアンプ２１の出力電流ＩSが「０」になった場合、すなわち、ＯＰアンプ２１にオーディオ信号ｅSとして−Ｅ≦−Ｅｓの過大な負の信号が入力された場合、オフ状態になる。従って、オーディオ信号ｅSの振幅が図３（ａ）の電圧範囲Ａで変動しているときには、ＯＰアンプ２１の出力電流ＩSは「０」よりも大きいので、ダイオードＤ１はオン状態にあり、充電電流生成回路１４から変換電流（Ｉｃ±Δｉ）と補助電流Ｉｍｉｎを加算した充電電流Ｉｊが出力される。
【００８９】
オーディオ信号ｅSの振幅−Ｅが電圧範囲Ｂに変化すると、すなわち、ＯＰアンプ２１の出力電流ＩSが「０」になると、ダイオードＤ１はオフ状態になるので、充電電流生成回路１４から出力される充電電流Ｉｊは補助電流Ｉｍｉｎだけになる。すなわち、充電電流生成回路１４から供給される充電電流Ｉｊは、オーディオ信号ｅSの振幅に応じて変化するが、その変化範囲はＩｍｉｎ以上となり、Ｉｍｉｎよりも小さくなることはない。
【００９０】
なお、オーディオ信号ｅSの振幅−Ｅが電圧範囲Ｂで変動する場合は、ＯＰアンプ２１の出力電流ＩSが「０」になるので、充電電流Ｉｊは実質的に補助電流Ｉｍｉｎとなるが、図２に示す充電電流生成回路１４では、このときに補助電流ＩｍｉｎがＯＰアンプ２１側に流れ込むのを防止するため、ダイオードＤ１によって電圧電流変換部１４ａを電気的に切り離すようにしている。
【００９１】
定電流源１５は、第１，第２コンデンサＣ１，Ｃ２の蓄積電荷を一定電流である放電電流Ｉｄで負の電源［−Ｖｃｃ］側に放電させるためのものである。すなわち、定電流源１５は、後述するように、第３，第４スイッチＳＷ３，ＳＷ４を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第３スイッチＳＷ３がオン動作して第１コンデンサＣ１に接続されると、第１コンデンサＣ１の蓄積電荷を放電電流Ｉｄで負の電源［−Ｖｃｃ］側に放電させ、第４スイッチＳＷ４がオン動作して第２コンデンサＣ２に接続されると、第２コンデンサＣ２の蓄積電荷を放電電流Ｉｄで負の電源［−Ｖｃｃ］側に放電させる。
【００９２】
電流バイパス回路１６は、ダイオードＤ２と電圧源２３とからなる。電流バイパス回路１６は、定電流源１５が第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときにも放電電流Ｉｄを流しておくためのものである。すなわち、定電流源１５が第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときには、ダイオードＤ２がオン状態となり、定電流源１５に電圧源２３が接続される。このときには、ダイオードＤ２のカソード側の電圧は、負の電源［−Ｖｃｃ］よりも高いので、電圧源２３からダイオードＤ２を介して負の電源［−Ｖｃｃ］側に放電電流Ｉｄが流れることになる。
【００９３】
この状態で、例えば、第３スイッチＳＷ３がオンになり、定電流源１５に第１コンデンサＣ１が接続されると、第１コンデンサＣ１の電圧はダイオードＤ２のカソード側の電圧よりも高いので、ダイオードＤ２はオフ状態となり、放電電流Ｉｄの流れる経路は、電圧源２３から第１コンデンサＣ１に切り換えられる。すなわち、第３スイッチＳＷ３がオンになると同時に、第１コンデンサＣ１の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。なお、第４スイッチＳＷ４がオンになったときも同様の動作が行われ、第４スイッチＳＷ４がオンになると同時に、第２コンデンサＣ２の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。
【００９４】
第１，第２スイッチＳＷ１，ＳＷ２は、第１，第２コンデンサＣ１，Ｃ２の充電電流生成回路１４からの充電電流Ｉｊによる充電動作を制御するためのスイッチである。第１スイッチＳＷ１の一端は充電電流生成回路１４の出力端（トランジスタＱのコレクタ端子）に接続され、第１スイッチＳＷ１の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第１スイッチＳＷ１がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の充電経路が形成される。また、第２スイッチＳＷ２の一端も充電電流生成回路１４の出力端（トランジスタＱのコレクタ端子）に接続され、第２スイッチＳＷ２の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第２スイッチＳＷ２がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の充電経路が形成される。
【００９５】
第１，第２スイッチＳＷ１，ＳＷ２は、デッドタイム生成回路１２から出力される第１，第２切換信号φ１，φ２によってオン、オフ動作される。すなわち、第１スイッチＳＷ１は、図５、図６の（ｂ）に示すように、第１切換信号φ１がハイレベルの状態でオン動作し、第１切換信号φ１がローレベルの状態でオフ動作する。また、第２スイッチＳＷ２は、図５〜図６の（ｃ）に示すように、第２切換信号φ２がハイレベルの状態でオン動作し、第２切換信号φ２がローレベルの状態でオフ動作する。
【００９６】
第３，第４スイッチＳＷ３，ＳＷ４は、第１，第２コンデンサＣ１，Ｃ２の定電流源１５からの放電電流Ｉｄによる放電動作を制御するためのスイッチである。第３スイッチＳＷ３の一端は定電流源１５に接続され、第３スイッチＳＷ３の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第３スイッチＳＷ３がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の放電経路が形成される。また、第４スイッチＳＷ４の一端も定電流源１５に接続され、第４スイッチＳＷ４の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第４スイッチＳＷ４がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の放電経路が形成される。
【００９７】
第３，第４スイッチＳＷ３，ＳＷ４は、後述する第１，第２ＲＳフリップフロップ回路１７，１８からの第３，第４切換信号φ３，φ４によってオン、オフ動作される。すなわち、第３スイッチＳＷ３は、図５〜図６の（ｈ）に示すように、第３切換信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第４スイッチＳＷ４は、図５〜図６の（ｉ）に示すように、第４切換信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
【００９８】
第１，第２コンデンサＣ１，Ｃ２は、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間を生成するためのものである。具体的には、第１コンデンサＣ１は、第１切換信号φ１のオン期間（一定の期間）に第１スイッチＳＷ１がオン動作（このとき、第３スイッチＳＷ３はオフ動作）することにより、充電電流生成回路１４からの充電電流Ｉｊ（＝Ｉｃ±Δｉ＋Ｉｍｉｎ、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた電流）で充電されることにより基準となる電圧（充電開始電圧）Ｖａからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）Ｖｃに上昇する。その充電動作の終了後に第３スイッチＳＷ３がオン動作（このとき、第１スイッチＳＷ１はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第１コンデンサＣ１の電圧が充電終了電圧Ｖｃから所定の閾値電圧Ｖｔｈに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【００９９】
なお、所定の閾値電圧Ｖｔｈは、第１，第２ＲＳフリップフロップ回路１７，１８における論理レベルのスレッシュホールド電圧で、第１，第２ＲＳフリップフロップ回路１７，１８に供給される電源電圧＋Ｖｃｃの約１／２の電圧である。例えば、第１，第２ＲＳフリップフロップ回路１７，１８の駆動電圧が＋５［ｖ］であれば、閾値電圧Ｖｔｈはおよそ＋２．５［ｖ］である。また、充電開始電圧Ｖａは、閾値電圧Ｖｔｈより僅かに低い電圧である。
【０１００】
第２コンデンサＣ２は、第３切換信号φ３のオン期間（一定の期間）に第２スイッチＳＷ２がオン動作（このとき、第４スイッチＳＷ４はオフ動作）することにより、充電電流生成回路１４からの充電電流Ｉｊで充電されることにより充電開始電圧Ｖａからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）Ｖｃに上昇される。その充電動作の終了後に第４スイッチＳＷ４がオン動作（このとき、第２スイッチＳＷ２はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第２コンデンサＣ２の電圧が充電終了電圧Ｖｃから所定の閾値電圧Ｖｔｈに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【０１０１】
第１ＲＳフリップフロップ回路１７は、第１コンデンサＣ１の各放電期間に、当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第３切換信号φ３を生成する回路である。
【０１０２】
第１ＲＳフリップフロップ回路１７は、２つのＮＡＮＤゲート（第１ＮＡＮＤ回路ＮＡ１と第２ＮＡＮＤ回路ＮＡ２）によって構成されたＲＳフリップフロップ回路である。第１コンデンサＣ１の電圧が第１ＮＡＮＤ回路ＮＡ１に第１リセット信号ｒｅｓ１として入力され、その第１ＮＡＮＤ回路ＮＡ１から出力ｒｓｏｕｔ１が出力される。また、立下りエッジ検出回路１３から出力される第１セット信号ｓｅｔ１（瞬時的に閾値電圧Ｖｔｈよりも低いレベルに立ち下がる信号）が第２ＮＡＮＤ回路ＮＡ２に入力され、その第２ＮＡＮＤ回路ＮＡ２から第３切換信号φ３が出力される。
【０１０３】
第１ＲＳフリップフロップ回路１７は、第１セット信号ｓｅｔ１が入力されると、出力ｒｓｏｕｔ１をローレベル、第３切換信号φ３をハイレベル反転し、第１コンデンサＣ１の電圧がローレベル（閾値電圧Ｖｔｈ以下）になる、すなわち、第１リセット信号ｒｅｓ１が入力されると、出力ｒｓｏｕｔ１をハイレベル、第３切換信号φ３をローレベルに反転する。第１セット信号ｓｅｔ１の入力タイミングは第１コンデンサＣ１の放電開始タイミングに対応し、第１リセット信号ｒｅｓ１の入力タイミングは第１コンデンサＣ１の電圧が閾値電圧ｖｔｈに低下したタイミングであるから、出力ｒｓｏｕｔ１のローレベルの期間は第１コンデンサＣ１の放電時間に相当する。
【０１０４】
従って、第１ＲＳフリップフロップ回路１７の第１ＮＡＮＤ回路ＮＡ１の出力端子からは、第１コンデンサＣ１の各放電期間に当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ１として出力される。
【０１０５】
第２ＲＳフリップフロップ回路１８は、第２コンデンサＣ２の各放電期間に、当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第４切換信号φ４を生成する回路である。
【０１０６】
第２ＲＳフリップフロップ回路１８も第１ＲＳフリップフロップ回路１７と同様に、２つのＮＡＮＤゲート（第３ＮＡＮＤ回路ＮＡ３と第４ＮＡＮＤ回路ＮＡ４）によって構成されたＲＳフリップフロップ回路である。第２コンデンサＣ２の電圧が第３ＮＡＮＤ回路ＮＡ３に第２リセット信号ｒｅｓ２として入力され、その第３ＮＡＮＤ回路ＮＡ３から出力ｒｓｏｕｔ２が出力される。また、立下りエッジ検出回路１３から出力される第２セット信号ｓｅｔ２（瞬時的に閾値電圧Ｖｔｈよりも低いレベルに立ち下がる信号）が第４ＮＡＮＤ回路ＮＡ４に入力され、その第４ＮＡＮＤ回路ＮＡ４から第４切換信号φ４が出力される。
【０１０７】
第２ＲＳフリップフロップ回路１８は、第２セット信号ｓｅｔ２が入力されると、出力ｒｓｏｕｔ２をローレベル、第４切換信号φ４をハイレベル反転し、第２コンデンサＣ２の電圧がローレベル（閾値電圧Ｖｔｈ以下）になる、すなわち、第２リセット信号ｒｅｓ２が入力されると、出力ｒｓｏｕｔ２をハイレベル、第４切換信号φ４をローレベルに反転する。第２セット信号ｓｅｔ２の入力タイミングは第２コンデンサＣ２の放電開始タイミングに対応し、第２リセット信号ｒｅｓ２の入力タイミングは第２コンデンサＣ２の電圧が閾値電圧ｖｔｈに低下したタイミングであるから、出力ｒｓｏｕｔ２のローレベルの期間は第２コンデンサＣ２の放電時間に相当する。
【０１０８】
従って、第２ＲＳフリップフロップ回路１８の第３ＮＡＮＤ回路ＮＡ３の出力端子からは、第２コンデンサＣ２の各放電期間に当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ２として出力される。
【０１０９】
信号出力回路１９は、第１ＲＳフリップフロップ回路１７から出力される出力ｒｓｏｕｔ１と第２ＲＳフリップフロップ回路１８から出力される出力ｒｓｏｕｔ２を合成する回路である。信号出力回路１９は、ＮＡＮＤゲート（第５ＮＡＮＤ回路ＮＡ５）で構成されている。出力ｒｓｏｕｔ１は基準クロックＭＣＬＫのローレベルの期間にだけパルス信号（第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号）が発生する信号である一方、出力ｒｓｏｕｔ２は基準クロックＭＣＬＫのハイレベルの期間にだけパルス信号（第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号）が発生する信号であるから、信号出力回路１９からは出力ｒｓｏｕｔ１のパルス信号と出力ｒｓｏｕｔ２のパルス信号とが交互に組み合されたパルス信号（基準クロックＭＣＬＫの半周期と同一の周期でオーディオ信号のｅSの振幅（瞬時電圧値）に対応したパルス幅を有するパルス列の信号）がパルス幅変調ＰＭＷｏｕｔとして出力される。
【０１１０】
次に、第１実施形態のパルス幅変調回路１の動作を図５〜図６のタイムチャートを用いて簡単に説明する。
【０１１１】
図５は、オーディオ信号ｅSの振幅が正常な範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合のタイムチャートを示している。
【０１１２】
第１切換信号φ１のハイレベルの期間とローレベルの期間はそれぞれ第１コンデンサＣ１の充電期間と放電期間とになっている。第１切換信号φ１がハイレベルに反転すると、第１スイッチＳＷ１が充電電流生成回路１４を第１コンデンサＣ１に接続し、充電電流生成回路１４からの充電電流Ｉｊによる第１コンデンサＣ１の充電が開始される。その充電動作は第１切換信号φ１がローレベルに反転し、第１スイッチＳＷ１が充電電流生成回路１４を切り離すまで継続される（図５の（ｂ），（ｆ）参照）。
【０１１３】
第１切換信号φ１がローレベルに反転し、放電期間に移行すると、そのローレベル反転を検出した第１セット信号ｓｅｔ１によって第１ＲＳフリップフロップ回路１７から出力される第３切換信号φ３がハイレベルに反転し、これにより第３スイッチＳＷ３が定電流源１５を第１コンデンサＣ１に接続して定電流源１５からの放電電流Ｉｄによる第１コンデンサＣ１の放電が開始される。その放電動作は第１コンデンサＣ１の電圧が閾値電圧Ｖｔｈに低下し、これにより第３切換信号φ３がローレベルに反転し、第３スイッチＳＷ３が定電流源１５を切り離すまで継続される（図５の（ｂ），（ｄ），（ｆ）参照）。
【０１１４】
放電期間では、第１ＲＳフリップフロップ回路１７から、第１セット信号ｓｅｔ１が入力されると同時にローレベルに反転し、第１リセット信号ｒｅｓ１として入力される第１コンデンサＣ１の電圧が閾値電圧Ｖｔｈに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ１として出力される。すなわち、オーディオ信号ｅSの振幅（瞬時電圧値）に対応したパルス幅を有するパルス信号が生成される（図５の（ｊ）参照）。
【０１１５】
また、第２切換信号φ２のハイレベルの期間とローレベルの期間はそれぞれ第２コンデンサＣ２の充電期間と放電期間とになっている。第２切換信号φ２は、デッドタイムを無視すると、第１切換信号φ１の位相を反転した信号となっているので、第２コンデンサＣ２に対して上記の第１コンデンサＣ１における充放電動作と同様の充放電動作が、第１切換信号φ１の半周期だけずれて行われる（図５の（ｃ），（ｅ），（ｇ），（ｉ）参照）。
【０１１６】
従って、第２コンデンサＣ２の放電期間では、第２ＲＳフリップフロップ回路１８から、第２セット信号ｓｅｔ２が入力されると同時にローレベルに反転し、第２リセット信号ｒｅｓ２として入力される第２コンデンサＣ２の電圧が閾値電圧Ｖｔｈに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ２として出力される。すなわち、オーディオ信号ｅSの振幅（瞬時電圧値）に対応したパルス幅を有するパルス信号が生成される（図５の（ｋ）参照）。
【０１１７】
第１，第２フリップフロップ回路１７，１８から出力される出力ｒｓｏｕｔ１及び出力ｒｓｏｕｔ２は、信号出力回路１９によって合成されてパルス幅変調信号ＰＷＭｏｕｔ（出力ｒｓｏｕｔ１の波形と出力ｒｓｏｕｔ２の波形を合成した信号）として出力される（図５の（ｌ）参照）。
【０１１８】
オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合は、第１，第２コンデンサＣ１，Ｃ２は、充電期間に必ず閾値電圧Ｖｔｈよりも高い充電終了電圧Ｖｃに上昇するので、放電期間に移行しても、第１，第２コンデンサＣ１，Ｃ２の電圧は正常に充電開始電圧Ｖａとなり、放電停止後の第１，第２コンデンサＣ１，Ｃ２の電圧は必ず充電開始電圧Ｖａに保持されるので、充電期間における第１，第２コンデンサＣ１，Ｃ２の充電開始電圧はＶａに安定する（図５の（ｆ），（ｇ）参照）。
【０１１９】
図６は、オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合のタイムチャートを示している。
【０１２０】
オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合のパルス幅変調信号ＰＷＭｏｕｔの生成プロセスは、基本的に上記のオーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合と変わらないので、詳細な説明は省略し、相違点のみを説明する。
【０１２１】
オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合は、充電電流Ｉｊがオーディオ信号ｅSの振幅に応じて変化するので、図５の（ｆ），（ｇ）に示す第１，第２コンデンサＣ１，Ｃ２の電圧波形は、オーディオ信号ｅSの振幅に応じて変化する。具体的には、充電期間に第１，第２コンデンサＣ１，Ｃ２が上昇する充電終了電圧Ｖｃは、オーディオ信号ｅSの振幅に応じてＶｔｈ（＞０）〜Ｖｃｃの範囲で変化するので、例えば、第１コンデンサＣ１の電圧波形は、一点鎖線Ｎ１で示す電圧波形と点線Ｎ２で示す波形で挟まれた範囲内で変化する。第２コンデンサＣ２の電圧波形についても同様である。
【０１２２】
一方、オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合は、第１，第２コンデンサＣ１，Ｃ２の充電終了電圧Ｖｃが第１，第２ＲＳフリップフロップ回路１７，１８の電源電圧＋Ｖｃｃににクリップされるので、第１，第２コンデンサＣ１，Ｃ２の放電時の波形は、図６の（ｆ），（ｇ）に示すように、図５の（ｆ），（ｇ）の一点鎖線Ｎ１で示す電圧波形の放電時の波形と同一の波形となる。
【０１２３】
オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合も、オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合と同様に、第１，第２コンデンサＣ１，Ｃ２は、充電期間に必ず閾値電圧Ｖｔｈよりも高い充電終了電圧Ｖｃに上昇し、放電期間に移行しても、第１，第２コンデンサＣ１，Ｃ２の電圧は正常に充電開始電圧Ｖａとなる。従って、放電停止後の第１，第２コンデンサＣ１，Ｃ２の電圧は必ず充電開始電圧Ｖａに保持されるので、充電期間における第１，第２コンデンサＣ１，Ｃ２の充電開始電圧はＶａに安定する（図６の（ｆ），（ｇ）参照）。
【０１２４】
図７は、オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合のタイムチャートを示している。
【０１２５】
オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合のパルス幅変調信号ＰＷＭｏｕｔの生成プロセスも、基本的に上記のオーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合と変わらないので、詳細な説明は省略し、相違点のみを説明する。
【０１２６】
オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合は、充電電流Ｉｊがオーディオ信号ｅSの振幅−Ｅに関係なくＩｍｉｎにクリップされるので、第１，第２コンデンサＣ１，Ｃ２の電圧波形は、図７の（ｆ），（ｇ）に示すように、図５の（ｆ），（ｇ）の点線Ｎ２で示す電圧波形と同一の波形となる。
【０１２７】
オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合も、第１，第２コンデンサＣ１，Ｃ２は、充電期間に補助電流Ｉｍｉｎによって必ず閾値電圧Ｖｔｈ以上に上昇するまで充電されるので、放電期間に移行したとき生じるタイムラグΔｔの期間に第１，第２コンデンサＣ１，Ｃ２の電圧が低下しても充電開始電圧Ｖａより低くなることはない。
【０１２８】
従って、第１，第２セット信号ｓｅｔ１，ｓｅｔ２が第１ＲＳフリップフロップ回路１７，１８に入力される時に第１，第２ＲＳフリップフロップ回路１７，１８の両入力端子が同時にローレベルになることがないので、第１，第２コンデンサＣ１，Ｃ２の充電開始電圧がＶａから段階的に低下することがなく、常に充電開始電圧Ｖａが次の充電期間まで保持されるので、充電期間における第１，第２コンデンサＣ１，Ｃ２の充電開始電圧はＶａに安定する（図７の（ｆ），（ｇ））。
【０１２９】
以上のように、第１実施形態のパルス幅変調回路１では、オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）になると、充電電流生成回路１４から供給される充電電流Ｉｊを補助電流Ｉｍｉｎに固定するので、第１，第２コンデンサＣ１，Ｃ２の各充電期間における充電開始電圧が基準の充電開始電圧Ｖａから変動することがない。
【０１３０】
従って、オーディオ信号ｅSの振幅が負側の過大な範囲で変動する状態が続いても第１，第２コンデンサＣ１，Ｃ２の各充電期間における充電開始電圧Ｖａは安定しているので、オーディオ信号ｅSの振幅が正常な範囲に復帰したときには、直ちにその振幅に応じたパルス幅を有するＰＷＭ変調信号ＰＷＭｏｕｔを出力させることができる。これにより、オーディオ信号ｅSの振幅が負側の過大な範囲から正常な範囲に急変したとしてもその急変時のオーディオ信号ｅSを歪ませることなく正しく再生させることができる。
【０１３１】
なお、オーディオ信号ｅSの振幅が正側の過大な範囲で変動している状態が続いた場合には、本来的に第１，第２コンデンサＣ１，Ｃ２の各充電期間における充電開始電圧がＶａから変動することはないので、オーディオ信号ｅSの振幅が正側の過大な範囲から正常な範囲に急変した時のオーディオ信号ｅSが正しく再生されることは言うまでもない。
【０１３２】
第１実施形態では、補助電流Ｉｍｉｎを流すための回路を充電電流生成回路１４の内部に設けたが、例えば、図８に示すように、充電電流生成回路１４から補助電流生成部１４ｂを除去し、トランジスタＱのコレクタ端子（出力端子）に定電流源２３を接続し、この定電流源２３から補助電流Ｉｍｉｎを第１，第２スイッチＳＷ１，ＳＷ２側に流すようにしてもよい。
【０１３３】
図８に示す構成は、オーディオ信号ｅSの振幅が正常な範囲から負側の過大な範囲に変化すると、電圧電流変換部１４ａから出力される変換電流ＩSは「０」にクリップされるので、オーディオ信号ｅSの振幅が負側に過大な範囲に変化したときの充電電流ＩｊはＩｍｉｎとなり、第１，第２コンデンサＣ１，Ｃ２に供給される充電電流Ｉｊは、実質的に第１実施形態と同じになる。
【０１３４】
なお、図８に示す構成では、変換電流ＩSが０になってもトランジスタＱによって補助電流Ｉｍｉｎが電圧電流変換部１４ａ側に流れることを阻止するので、図２に示すように、逆流防止用のダイオードを設ける必要がない。
【０１３５】
図９は、パルス幅変調回路の第２実施形態を表すブロック回路図である。なお、図９では、図２に対して異なる部分のみを記載し、基準クロック生成回路１１、デッドタイム生成回路１２、立下りエッジ回路１３、第１ＲＳフリップフロップ回路１７、第２ＲＳフリップフロップ回路１８および信号出力回路１９は省略している。
【０１３６】
図１０は、第２実施形態のパルス幅変調回路１’の動作を示すタイムチャートである。なお、図１０では、主として第１コンデンサＣ１に関係する信号のタイムチャートを示し、第２セット信号ｓｅｔ２、第２コンデンサＣ２の充放電電圧、第４切換信号φ４、出力ｒｓｏｕｔ２のタイムチャートは省略している。
【０１３７】
第２実施形態は、第１実施形態に対して、充放電期間における第１，第２コンデンサＣ１，Ｃ２の電圧の変化方向を逆にしたものである。すなわち、第１実施形態は、充電期間に第１，第２コンデンサＣ１，Ｃ２の電圧を充電開始電圧Ｖａ（例えば、閾値電圧Ｖｔｈより僅かに低い電圧）から充電終了電圧Ｖｃ（例えば、＋２．５〜＋５．０［ｖ］の範囲の電圧）に上昇させ、放電期間に第１，第２コンデンサＣ１，Ｃ２の電圧を充電終了電圧Ｖｃから閾値電圧Ｖｔｈ（例えば、+２．５［ｖ］の電圧）に下降させたが、第２実施形態は、充電期間に第１，第２コンデンサＣ１，Ｃ２の電圧を充電開始電圧Ｖｂ（例えば、電圧基準電圧Ｖｒｅｆより僅かに高い電圧）から充電終了電圧Ｖｃ（例えば、−５．０〜Ｖｒｅｆ［ｖ］の範囲の電圧）に下降させ、放電期間に第１，第２コンデンサＣ１，Ｃ２の電圧を充電終了電圧Ｖｃから基準電圧Ｖｒｅｆに上昇させている。
【０１３８】
従って、第２実施形態のパルス幅変調回路１’では、第１実施形態のパルス幅変調回路１に対して、充電電流生成回路１４、放電用の定電流源１５及び電流バイパス回路１６がそれぞれ放電電流生成回路２４、充電用の定電流源２５及び電流バイパス回路２６に変更され、第１コンデンサＣ１と第１ＲＳフリップフロップ回路１７の間と第２コンデンサＣ２と第２ＲＳフリップフロップ回路１８の間とにそれぞれ第１電圧比較器２７と第２電圧比較器２８が追加されている。
【０１３９】
放電電流生成回路２４で生成される電流Ｉｈは、充電電流生成回路１４で生成される充電電流Ｉｊと同じであるが、電流Ｉｈの向きは充電電流Ｉｊと逆になっている。すなわち、放電電流生成回路２４では、オーディオ信号ｅSの振幅Ｅに応じて変化する電流ＩSに補助電流Ｉｍｉｎを加算した放電電流Ｉｈが生成されるが、その放電電流Ｉｈは、第１スイッチＳＷ１から放電電流生成回路２４側に流れる。従って、第１コンデンサＣ１の蓄積電荷は、第１スイッチＳＷ１のオン期間（第１切換信号φ１がハイレベルの期間）に放電電流Ｉｈで放電される。
【０１４０】
なお、放電電流生成回路２４も充電電流生成回路１４と同様に、電圧電流変換部２４ａと補助電流生成部２４ｂとによって構成されているが、出力電流の向きが逆になるので、電圧電流変換部２４ａは、ＯＰアンプ２１を用いた反転入力形の電圧−電流変換回路で構成されている。すなわち、ＯＰアンプ２１の正側の入力端子は抵抗素子Ｒ３によってオーディオ信号発生源ＡＵに接続されるとともに、抵抗素子Ｒ１によって出力端子に接続されている。また、ＯＰアンプ２１の正側の入力端子は抵抗素子Ｒ２によって正の電源［＋Ｖｃｃ］に接続され、ＯＰアンプ２１のバイアス電圧を生成している。また、ＯＰアンプ２１の負側の入力端子は接地されている。
【０１４１】
また、トランジスタＱはＮＰＮ型のトランジスで構成され、エミッタ端子はダイオードＤ１及び抵抗素子Ｒ５によってＯＰアンプ２１の出力端子に接続されている。また、トランジスタＱのコレクタ端子は第１スイッチＳＷ１及び第２スイッチＳＷ２に接続され、ベースには電圧源２２から負のバイアス電圧Ｖ１が供給されている。
【０１４２】
また、補助電流生成部２４ｂも基本構成は補助電流生成部１４ｂと同様であるが、補助電流Ｉｍｉｎの流れる向きが逆になるので、電源は［−Ｖｃｃ］となり、ダイオードＤ１の接続方向も逆になっている。
【０１４３】
充電用の定電流源２５は、放電用の定電流源１５に対して、正の電源［＋Ｖｃｃ］に接続され、その電源［＋Ｖｃｃ］から一定の電流Ｉｄを第１，第２スイッチＳＷ１，ＳＷ２側に流す点が異なるのみである。また、充電用の電流バイパス回路２６は、充電用の電流バイパス回路１６に対して、電圧源２３及びダイオードＤ２の極性が逆になっている点が異なるのみである。
【０１４４】
従って、第３スイッチＳＷ３がオフ状態では、定電流源２５からの電流Ｉｄ’（以下、「放電電流Ｉｄ’」という。）が電流バイパス回路２６側に流れているが、第３スイッチＳＷ３がオン状態になると、放電電流Ｉｄ’は第３スイッチＳＷ３を介して第１コンデンサＣ１に供給される。同様に、第４スイッチＳＷ４がオフ状態では、定電流源２５からの放電電流Ｉｄ’が電流バイパス回路２６側に流れているが、第４スイッチＳＷ４がオン状態になると、充電電流Ｉｄ’は第４スイッチＳＷ４を介して第２コンデンサＣ２に供給される。
【０１４５】
第２実施形態では、第１切換信号φ１のオン期間が第１コンデンサＣ１の放電期間になり、第２切換信号φ２のオン期間が第２コンデンサＣ２の放電期間になる。また、第１切換信号φ１のオフ期間が第１コンデンサＣ１の充電期間になり、第２切換信号φ２のオフ期間が第２コンデンサＣ２の充電期間になる。
【０１４６】
第１電圧比較器２７は、第１コンデンサＣ１の電圧が放電開始電圧Ｖｃ’から基準電圧Ｖｒｅｆに上昇したタイミングを検出し、その検出信号を第１リセット信号ｒｅｓ１として第１ＲＳフリップフロップ回路１７に入力するためのものである。
【０１４７】
第１電圧比較器２７の正側の入力端子には基準電圧Ｖｒｅｆが入力され、負側の入力端子には第１コンデンサＣ１の電圧が入力されている。第１電圧比較器２７の出力端子からは、第１コンデンサＣ１の電圧が基準電圧Ｖｒｅｆよりも高くなるとローレベルとなり、第１コンデンサＣ１の電圧が基準電圧Ｖｒｅｆ以下に低くなるとハイレベルになる信号が出力される。第１電圧比較器２７から出力される信号は第１ＲＳフリップフロップ回路１７に入力されるが、その信号のハイレベルからローレベルへの反転信号が第１ＲＳフリップフロップ回路１７に対する第１リセット信号ｒｅｓ１となる。
【０１４８】
第２電圧比較器２８は、第２コンデンサＣ２の電圧が放電開始電圧Ｖｃ’から基準電圧Ｖｒｅｆに上昇したタイミングを検出し、その検出信号を第２リセット信号ｒｅｓ２として第２ＲＳフリップフロップ回路１８に入力するためのものである。
【０１４９】
第２電圧比較器２８の正側の入力端子には基準電圧Ｖｒｅｆが入力され、負側の入力端子には第２コンデンサＣ２の電圧が入力されている。第２電圧比較器２８の出力端子からは、第２コンデンサＣ２の電圧が基準電圧Ｖｒｅｆよりも高くなるとローレベルとなり、第１コンデンサＣ１の電圧が基準電圧Ｖｒｅｆ以下に低くなるとハイレベルになる信号が出力される。第２電圧比較器２８から出力される信号は第２ＲＳフリップフロップ回路１８に入力されるが、その信号のハイレベルからローレベルへの反転信号が第２ＲＳフリップフロップ回路１８に対する第２リセット信号ｒｅｓ２となる。
【０１５０】
第１，第２電圧比較器２７，２８における基準電圧Ｖｒｅｆは、第１，第２コンデンサＣ１，Ｃ２の放電時間を決定するための電圧として機能し、第１実施形態における閾値電圧Ｖｔｈに相当している。第２実施形態でも第１実施形態と同様に、第３，第４切換信号φ３，φ４がハイレベルに反転してから実際に第３，第４スイッチＳＷ３，ＳＷ４がオフになるまでにタイムラグがあるので、そのタイムラグの期間だけ充電電流Ｉｄ’による充電動作が継続され、第１，第２コンデンサＣ１，Ｃ２の電圧は基準電圧Ｖｒｅｆよりも僅かに高い電圧Ｖｂに上昇し、この電圧Ｖｂが次の放電開始期間の放電開始電圧になる。
【０１５１】
従って、各放電期間では、第１，第２コンデンサＣ１，Ｃ２は放電開始電圧Ｖｂ（＞Ｖｒｅｆ）から放電が開始されることになる。
【０１５２】
第２実施形態のパルス幅変調回路１’では、図１０に示すように、第１切換信号φ１がハイレベルに反転すると、第１スイッチＳＷ１が放電電流生成回路２４を第１コンデンサＣ１に接続し、放電電流生成回路２４からの放電電流Ｉｈによる第１コンデンサＣ１の放電が開始される。その放電動作は第１切換信号φ１がローレベルに反転し、第１スイッチＳＷ１が充電電流生成回路１４を切り離すまで継続される。従って、第１コンデンサＣ１は、第１切換信号φ１のオン期間に放電開始電圧Ｖｂから放電終了電圧Ｖｃ’まで低下する（図１０の（ａ），（ｄ）参照）。
【０１５３】
第１切換信号φ１がローレベルに反転し、放電期間に移行すると、そのローレベル反転を検出した第１セット信号ｓｅｔ１によって第１ＲＳフリップフロップ回路１７から出力される第３切換信号φ３がハイレベルに反転し、これにより第３スイッチＳＷ３が定電流源２５を第１コンデンサＣ１に接続して定電流源２５からの充電電流Ｉｄ’による第１コンデンサＣ１の充電が開始される（図１０の（ａ），（ｃ），（ｄ）参照）。
【０１５４】
その充電動作は第１コンデンサＣ１の電圧が基準電圧Ｖｒｅｆに上昇し、これにより第３切換信号φ３がローレベルに反転し、第３スイッチＳＷ３が定電流源２５を切り離すまで継続される（図１０の（ｄ），（ｅ），（ｆ）参照）。
【０１５５】
充電期間では、第１ＲＳフリップフロップ回路１７から、第１セット信号ｓｅｔ１が入力されると同時にローレベルに反転し、第１コンデンサＣ１の電圧が基準電圧Ｖｒｅｆに上昇することによって第１電圧比較器２７から第１リセット信号ｒｅｓ１が出力されると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ１として出力される。すなわち、オーディオ信号ｅSの振幅（瞬時電圧値）に対応したパルス幅を有するパルス信号が生成される（図５の（ｅ），（ｆ），（ｇ）参照）。
【０１５６】
また、第２切換信号φ２のハイレベルの期間とローレベルの期間はそれぞれ第２コンデンサＣ２の放電期間と充電期間とになっている。第２切換信号φ２は、デッドタイムを無視すると、第１切換信号φ１の位相を反転した信号となっているので、第２コンデンサＣ２に対して上記の第１コンデンサＣ１における充放電動作と同様の充放電動作が、第１切換信号φ１の半周期だけずれて行われる。
【０１５７】
従って、第２コンデンサＣ２の充電期間では、第２ＲＳフリップフロップ回路１８から、第２セット信号ｓｅｔ２が入力されると同時にローレベルに反転し、第２コンデンサＣ２の電圧が基準電圧Ｖｒｅｆに上昇することによって第２電圧比較器２８から第２リセット信号ｒｅｓ２が出力されると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ２として出力される。
【０１５８】
第１，第２フリップフロップ回路１７，１８から出力される出力ｒｓｏｕｔ１及び出力ｒｓｏｕｔ２は、信号出力回路１９によって合成されてパルス幅変調信号ＰＷＭｏｕｔ（出力ｒｓｏｕｔ１の波形と出力ｒｓｏｕｔ２の波形を合成した信号）として出力される（図１０の（ｈ）参照）。
【０１５９】
第２実施形態では、オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合は、第１，第２コンデンサＣ１，Ｃ２は、放電期間に必ず基準電圧Ｖｒｅｆよりも低い放電終了電圧Ｖｃ’に低下するので、充電期間に移行しても、第１，第２コンデンサＣ１，Ｃ２の電圧は正常に充電開始電圧Ｖｂとなり、充電停止後の第１，第２コンデンサＣ１，Ｃ２の電圧は必ず放電開始電圧Ｖｂに保持されるので、充電期間における第１，第２コンデンサＣ１，Ｃ２の放電開始電圧はＶｂに安定する。
【０１６０】
また、オーディオ信号ｅSの振幅が正側の過大な範囲（＋Ｅｓ以上の範囲）で変動している場合も、オーディオ信号ｅSの振幅が正常範囲（−Ｅｓ〜＋Ｅｓの範囲）で変動している場合と同様に、第１，第２コンデンサＣ１，Ｃ２は、放電期間に必ず基準電圧Ｖｒｅｆよりも低い放電終了電圧Ｖｃ’に低下し（図１０（ｄ）の電圧波形Ｎ３参照）、充電停止後の第１，第２コンデンサＣ１，Ｃ２の電圧は必ず放電開始電圧Ｖｂに保持されるので、放電期間における第１，第２コンデンサＣ１，Ｃ２の放電開始電圧はＶｂに安定する。
【０１６１】
さらに、オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動している場合も、第１，第２コンデンサＣ１，Ｃ２は、放電期間に補助電流Ｉｍｉｎによって必ず基準電圧Ｖｒｅｆに低下するまで放電されるので、充電期間に移行しても、第１，第２コンデンサＣ１，Ｃ２の電圧は正常に充電開始電圧Ｖｂとなる。従って、第１，第２セット信号ｓｅｔ１，ｓｅｔ２が第１，第２ＲＳフリップフロップ回路１７，１８に入力される時に第１，第２ＲＳフリップフロップ回路１７，１８の両入力端子が同時にローレベルになることがないので、第１，第２コンデンサＣ１，Ｃ２の放電開始電圧がＶｂから段階的に上昇することがなく、常に放電開始電圧Ｖｂが次の放電期間まで保持されるので、放電期間における第１，第２コンデンサＣ１，Ｃ２の放電開始電圧はＶｂに安定する（図１０（ｄ）の電圧波形Ｎ４参照）。
【０１６２】
従って、第２実施形態のパルス幅変調回路１’でも第１実施形態のパルス幅変調回路１と同様の効果を得ることができる。
【０１６３】
なお、第２実施形態においても放電電流生成回路２４を図８に示すように変形しても良い。すなわち、放電電流生成回路２４から補助電流生成部２４ｂを除去し、トランジスタＱのコレクタ端子（出力端子）に定電流源を接続し、その定電流源によって補助電流Ｉｍｉｎを負の電源側に流すようにしてもよい。
【０１６４】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。すなわち、上記実施形態に示した回路構成は一例であり、上記実施形態に示した回路と、同等の機能を有するものであれば、種々の回路を適用することができる。
【０１６５】
例えば、オーディオ信号ｅSの振幅が負側の過大な範囲（−Ｅｓ以下の範囲）で変動しているときを検出し、その検出中は、第１実施形態においては、充電電流生成回路１４を第１，第２コンデンサＣ１，Ｃ２から電気的に切り離し、補助電流Ｉｍｉｎを供給する回路を接続し、第２実施形態においては、補助電流生成回路２４ｂを第１，第２コンデンサＣ１，Ｃ２から電気的に切り離し、補助電流Ｉｍｉｎを供給する回路を接続するようにしてもよい。
【図面の簡単な説明】
【０１６６】
【図１】本願発明に係るパルス幅変調回路が適用されるスイッチングアンプを示す構成図である。
【図２】本願発明に係るパルス幅変調回路の第１実施形態を示すブロック回路図である。
【図３】電圧電流変換部におけるオーディオ信号（交流電圧信号）と出力電流との関係を示す図である。
【図４】Ｉｍｉｎの大きさを求める式を説明するための図である
【図５】オーディオ信号の振幅が正常な範囲で変動している場合のタイムチャートを示す図である。
【図６】オーディオ信号の振幅が正側の過大な範囲で変動している場合のタイムチャートを示す図である。
【図７】オーディオ信号の振幅が負側の過大な範囲で変動している場合のタイムチャートを示す図である。
【図８】充電電流生成回路の変形例を示す図である。
【図９】本発明に係るパルス幅変調回路の第２実施形態を示すブロック回路図である。
【図１０】第２実施形態のパルス幅変調回路の動作を説明するためのタイムチャートを示す図である。
【図１１】出願人が提案しているパルス幅変調回路を示す回路図である。
【図１２】図１１に示すパルス幅変調回路における各信号の電圧波形を示すタイミングチャートで、オーディオ信号が無信号の場合のタイミングチャートを示す図である。
【図１３】図１１に示すパルス幅変調回路における各信号の電圧波形を示すタイミングチャートで、オーディオ信号が過大であって負の場合のタイミングチャートを示す図である。
【図１４】充電開始電圧が低下した状態でオーディオ信号が負側に過大な状態から正常な状態に復帰したときの第１コンデンサの電圧の変化を示す図である。
【符号の説明】
【０１６７】
１，１’  パルス幅変調回路
２  スイッチング回路
３  ローパスフィルタ回路
４  第１電源
５  第２電源
１１  基準クロック生成回路（基準クロック生成手段）
１２  デッドタイム生成回路
１３  立下りエッジ検出回路
１４  充電電流生成回路（第１の電流生成手段）
１４ａ  電圧電流変換部
１４ｂ  補助電流生成部
１５  放電用の定電流源（第２の電流生成手段）
１６  電流バイパス回路
１７  第１ＲＳフリップフロップ回路（第１のパルス信号生成手段）
１８  第２ＲＳフリップフロップ回路（第２のパルス信号生成手段）
１９  信号出力回路（パルス幅変調信号生成手段））
２１  ＯＰアンプ
２２，２３  電圧源
２４  放電電流生成回路（第１の電流生成手段）
２４ａ  電圧電流変換部
２４ｂ  補助電流生成部
２５  充電用の定電流源（第２の電流生成手段）
２６  充電用の電流バイパス回路
２７，２８  電圧比較器
Ｃ１  第１コンデンサ（第１の電荷蓄積手段）
Ｃ２  第２コンデンサ（第２の電荷蓄積手段）
ｅS  オーディオ信号
Ｉｃ  直流バイアス電流
Ｉｄ  放電電流
Ｉｄ’  充電電流
Ｉｍｉｎ  補助電流
ｒｅｓ１  第１リセット信号（第１の電流供給制御手段の構成要素）
ｒｅｓ２  第２リセット信号
ｓｅｔ１  第１セット信号
ｓｅｔ２  第２セット信号
ＳＷ１  第１スイッチ（第１の電流供給制御手段の構成要素）
ＳＷ２  第２スイッチ
ＳＷ３  第３スイッチ
ＳＷ４  第４スイッチ
Ｖａ    充電開始電圧
Ｖｂ    放電開始電圧
Ｖｃ    充電終了電圧
Ｖｃ’  放電終了電圧
Ｖｃｃ  電源電圧
Ｖｔｈ  閾値電圧
Ｖｒｅｆ  基準電圧
φ１  第１切換信号（第１の電流供給制御手段の構成要素）
φ２  第２切換信号（第２の電流供給制御手段の構成要素）
φ３  第３切換信号（第１の電流供給制御手段の構成要素）
φ４  第４切換信号（第２の電流供給制御手段の構成要素）
【図１】
0004407743.tif 000005
【図２】
0004407743.tif 000006
【図３】
0004407743.tif 000007
【図４】
0004407743.tif 000008
【図５】
0004407743.tif 000009
【図６】
0004407743.tif 000010
【図７】
0004407743.tif 000011
【図８】
0004407743.tif 000012
【図９】
0004407743.tif 000013
【図１０】
0004407743.tif 000014
【図１１】
0004407743.tif 000015
【図１２】
0004407743.tif 000016
【図１３】
0004407743.tif 000017
【図１４】
0004407743.tif 000018