(57)【特許請求の範囲】
【請求項１】
入力された入力指令階調値を変換して変換後指令階調値として出力する階調値変換回路であって、
（Ａ）前記入力指令階調値が、予め定められた複数の種別の何れに対応するかを判定する種別判定部であって、
前記入力指令階調値として入力され得る指令階調値と同じ内容の複数の比較用指令階調値を、前記種別のそれぞれに対応させて記憶する複数のレジスタを有し、
前記入力指令階調値と前記比較用指令階調値とを比較し、一致する比較用指令階調値を記憶したレジスタを識別するための識別情報を、前記種別の判定結果として出力する、種別判定部と、
（Ｂ）他の指令階調値を前記複数の種別のそれぞれに対応させて記憶する記憶部であって、前記他の指令階調値を記憶するための他のレジスタであって前記種別のそれぞれに対応する複数のレジスタを有する記憶部と、
（Ｃ）前記種別判定部で判定された種別に対応する前記他の指令階調値を前記記憶部から読み出し、前記変換後指令階調値として出力する出力部と、
を有し、
前記識別情報は、一致する比較用指令階調値を記憶したレジスタのアドレスであり、前記入力指令階調値のビット数よりも少ないビット数であり、
前記変換後指令階調値は、そのビット数が前記入力指令階調値のビット数と同じであり、
前記出力部は、前記識別情報で特定される他のレジスタから、前記他の指令階調値を読み出す、階調値変換回路。
【請求項２】
請求項１に記載の階調値変換回路であって、
前記種別の判定結果に基づき、前記入力指令階調値の入力回数を前記種別毎にカウントするカウンタを有する、階調値変換回路。
【請求項３】
（Ａ）入力された入力指令階調値を変換して変換後指令階調値として出力する階調値変換回路であって、
（Ｂ）前記入力指令階調値が、予め定められた複数の種別の何れに対応するかを判定する種別判定部であって、
前記入力指令階調値として入力され得る指令階調値と同じ内容の複数の比較用指令階調値を、前記種別のそれぞれに対応させて記憶する複数のレジスタを有し、
前記入力指令階調値と前記比較用指令階調値とを比較し、一致する比較用指令階調値を記憶したレジスタを識別するための識別情報を、前記種別の判定結果として出力する、種別判定部と、
（Ｃ）他の指令階調値を記憶するための他のレジスタを前記種別のそれぞれに対応する複数有し、前記他の指令階調値を前記複数の種別のそれぞれに対応させて記憶する記憶部と、
（Ｄ）前記種別判定部で判定された種別に対応する前記他の指令階調値を前記記憶部から読み出し、前記変換後指令階調値として出力する出力部と、
（Ｅ）前記種別の判定結果に基づき、前記入力指令階調値の入力回数を前記種別毎にカウントするカウンタと、
を有し、
（Ｆ）前記識別情報は、
一致する比較用指令階調値を記憶したレジスタのアドレスであって、前記入力指令階調値のビット数よりも少ないビット数であり、
（Ｇ）前記変換後指令階調値は、
そのビット数が前記入力指令階調値のビット数と同じであり、
（Ｈ）前記出力部は、
前記識別情報で特定される他のレジスタから、前記他の指令階調値を読み出す、階調値変換回路。
【請求項４】
（Ａ）吐出させるインクの量に応じた指令階調値を出力する指令階調値出力部であって、
或る色については所定ビット数の第１指令階調値を出力し、他の色については前記所定ビット数よりも多いビット数の第２指令階調値を出力する指令階調値出力部と、
（Ｂ）前記第２指令階調値を変換して変換後指令階調値として出力する階調値変換部であって、
（ｂ１）前記第２指令階調値が、予め定められた複数の種別の何れに対応するかを判定する種別判定部であって、
前記第２指令階調値として入力され得る指令階調値と同じ内容の複数の比較用指令階調値を、前記種別のそれぞれに対応させて記憶する複数のレジスタを有し、
前記第２指令階調値と前記比較用指令階調値とを比較し、一致する比較用指令階調値を記憶したレジスタを識別するための識別情報を、前記種別の判定結果として出力する、種別判定部と、
（ｂ２）選択用指令階調値を前記複数の種別のそれぞれに対応させて記憶する記憶部であって、前記選択用指令階調値を記憶するための他のレジスタであって前記種別のそれぞれに対応する複数のレジスタを有する記憶部と、
（ｂ３）前記種別判定部で判定された種別に対応する前記選択用指令階調値を前記記憶部から読み出し、前記変換後指令階調値として出力する出力部と、
を有し、
前記識別情報は、一致する比較用指令階調値を記憶したレジスタのアドレスであり、前記第２指令階調値のビット数よりも少ないビット数であり、
前記変換後指令階調値は、そのビット数が前記第２指令階調値のビット数と同じであり、
前記出力部は、前記識別情報で特定される他のレジスタから、前記選択用指令階調値を読み出す、階調値変換部と、
を有する印刷装置。
【請求項５】
請求項４に記載の印刷装置であって、
前記階調値変換部は、
前記或る色で吐出可能なインクの量を前記他の色で吐出させる場合に、前記変換後指令階調値における前記所定ビット数の内容を、前記第１指令階調値と同じ内容に変換する、印刷装置。
【請求項６】
請求項４又は請求項５に記載の印刷装置であって、
前記種別の判定結果に基づき、前記第２指令階調値の入力回数を前記種別毎にカウントすることで、前記他の色のインク消費量を取得するインク消費量取得部を有する、印刷装置。
【請求項７】
入力された入力指令階調値を変換して変換後指令階調値として出力する階調値変換方法であって、
（Ａ）前記入力指令階調値が、予め定められた複数の種別の何れに対応するかを種別判別部で判定することにおいて、
前記入力指令階調値として入力され得る指令階調値と同じ内容の複数の比較用指令階調値を、前記種別のそれぞれに対応させて記憶する複数のレジスタにおいて、前記入力指令階調値と前記比較用指令階調値とを比較し、一致する比較用指令階調値を記憶したレジスタを識別するための識別情報を、前記種別の判定結果として出力することと、
（Ｂ）他の指令階調値を前記複数の種別のそれぞれに対応させて記憶部に記憶することであって、前記他の指令階調値を記憶するための他のレジスタであって前記種別のそれぞれに対応する複数のレジスタを有する記憶部に記憶することと、
（Ｃ）前記複数の種別のそれぞれに対応させて記憶された複数の他の指令階調値から、前記種別判定部で判定された種別に対応する他の指令階調値を読み出し、前記変換後指令階調値として出力部から出力することと、
を含み、
前記識別情報は、一致する比較用指令階調値を記憶したレジスタのアドレスであり、前記入力指令階調値のビット数よりも少ないビット数であり、
前記変換後指令階調値は、そのビット数が前記入力指令階調値のビット数を同じであり、
前記出力部は、前記識別情報で特定される他のレジスタから、前記他の指令階調値を読み出す、階調値変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調値変換回路、印刷装置、及び、階調値変換方法に関する。
【背景技術】
【０００２】
印刷装置には、階調に応じたドットを形成することで印刷を行うものがある。例えば、ドット毎の２ビットの指令階調値からなるイメージデータを用いて印刷を行うインクジェットプリンタがある（例えば、特許文献１を参照。）。この場合、ドットなし、小ドット、中ドット、大ドットの４階調で印刷が行える。この印刷装置では、多階調の画像データを変換することでイメージデータを得ている。
【特許文献１】特開２００５−３０５８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この種の印刷装置において、画質のさらなる向上は、開発を行う上で必須の課題となっている。この課題を達成するため、階調の数を増やすことが考えられている。例えば、特定の色について６階調〜１６階調でドットを形成することが考えられている。この場合、その色については、３ビットや４ビットの指令階調値で構成されたイメージデータを得る必要がある。  
ここで、３ビットや４ビットの指令階調値を得るためのプログラムやハードウェアについては、互換性等の問題から様々な制約が生じる。その結果、得られる指令階調値が、ヘッド側の要求仕様と適合しない場合がある。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、その目的は、指令階調値の様々な仕様に対応できる、階調値変換回路、印刷装置、及び、階調値変換方法を実現することにある、
【課題を解決するための手段】
【０００５】
前記目的を達成するための主たる発明は、
入力された入力指令階調値を変換して変換後指令階調値として出力する階調値変換回路であって、
（Ａ）前記入力指令階調値が、予め定められた複数の種別の何れに対応するかを判定する種別判定部であって、
前記入力指令階調値として入力され得る指令階調値と同じ内容の複数の比較用指令階調値を、前記種別のそれぞれに対応させて記憶する複数のレジスタを有し、
前記入力指令階調値と前記比較用指令階調値とを比較し、一致する比較用指令階調値を記憶したレジスタを識別するための識別情報を、前記種別の判定結果として出力する、種別判定部と、
（Ｂ）他の指令階調値を前記複数の種別のそれぞれに対応させて記憶する記憶部であって、前記他の指令階調値を記憶するための他のレジスタであって前記種別のそれぞれに対応する複数のレジスタを有する記憶部と、
（Ｃ）前記種別判定部で判定された種別に対応する前記他の指令階調値を前記記憶部から読み出し、前記変換後指令階調値として出力する出力部と、
を有し、
前記識別情報は、一致する比較用指令階調値を記憶したレジスタのアドレスであり、前記入力指令階調値のビット数よりも少ないビット数であり、
前記変換後指令階調値は、そのビット数が前記入力指令階調値のビット数と同じであり、
前記出力部は、前記識別情報で特定される他のレジスタから、前記他の指令階調値を読み出す、階調値変換回路である。
【０００６】
本発明の他の特徴は、本明細書、及び添付図面の記載により、明らかにする。
【発明を実施するための最良の形態】
【０００７】
本明細書の記載、及び添付図面の記載により、少なくとも次のことが明らかにされる。
【０００８】
すなわち、（Ａ）入力された入力指令階調値を変換して変換後指令階調値として出力する階調値変換回路であって、（Ｂ）前記入力指令階調値が、予め定められた複数の種別の何れに対応するかを判定する種別判定部と、（Ｃ）他の指令階調値を前記複数の種別のそれぞれに対応させて記憶する記憶部と、（Ｄ）前記種別判定部で判定された種別に対応する前記他の指令階調値を前記記憶部から読み出し、前記変換後指令階調値として出力する出力部と、（Ｅ）を有する階調値変換回路が実現できること。  
このような階調値変換回路によれば、記憶部に記憶させる他の指令階調値の選び方次第で、任意の変換後指令階調値を設定することができる。これにより、様々な種類の仕様に対応させることができる。
【０００９】
かかる階調値変換回路であって、前記種別判定部は、前記入力指令階調値として入力され得る指令階調値と同じ内容の複数の比較用指令階調値を、前記種別のそれぞれに対応させて記憶する複数のレジスタを有する構成が好ましい。  
このような階調値変換回路によれば、レジスタに記憶させる比較用指令階調値の選び方次第で、入力指令階調値と変換後指令階調値の組み合わせを定めることができる。これにより、様々な種類の仕様に対応させることができる。
【００１０】
かかる階調値変換回路であって、前記種別判定部は、前記入力指令階調値と前記比較用指令階調値とを比較し、一致する比較用指令階調値を記憶したレジスタを識別するための識別情報を、前記種別の判定結果として出力する構成が好ましい。  
このような階調値変換回路によれば、種別判定部は、レジスタを識別するための識別情報を、種別の判定結果として出力するので、入力指令階調値と変換後指令階調値の組み合わせが異なっても処理が共通化できる。
【００１１】
かかる階調値変換回路であって、前記識別情報は、前記入力指令階調値のビット数よりも少ないビット数である構成が好ましい。また、前記変換後指令階調値は、そのビット数が前記入力指令階調値のビット数と同じである構成が好ましい。  
このような階調値変換回路によれば、識別情報のビット数が、入力指令階調値のビット数や変換後指令階調値のビット数よりも少ないので、構成を簡素化できる。
【００１２】
かかる階調値変換回路であって、前記識別情報は、一致する比較用指令階調値を記憶したレジスタのアドレスである構成が好ましい。  
このような階調値変換回路によれば、制御が容易である。
【００１３】
かかる階調値変換回路であって、前記記憶部は、前記他の指令階調値を記憶するための他のレジスタを、前記種別のそれぞれに対応する複数有し、前記出力部は、前記識別情報で特定される他のレジスタから、前記他の指令階調値を読み出す構成が好ましい。  
このような階調値変換回路によれば、比較用指令階調値を記憶したレジスタのアドレスが、他のレジスタを特定する情報となるので、処理の簡素化が図れる。
【００１４】
かかる階調値変換回路であって、前記種別の判定結果に基づき、前記入力指令階調値の入力回数を前記種別毎にカウントするカウンタを有する構成が好ましい。  
このような階調値変換回路によれば、入力指令階調値と変換後指令階調値の様々な組み合わせに対して、共通化された処理で入力指令階調値の入力回数をカウントできる。
【００１５】
また、次の階調値変換回路が実現できることも明らかにされる。  
すなわち、（Ａ）入力された入力指令階調値を変換して変換後指令階調値として出力する階調値変換回路であって、（Ｂ）前記入力指令階調値が、予め定められた複数の種別の何れに対応するかを判定する種別判定部であって、前記入力指令階調値として入力され得る指令階調値と同じ内容の複数の比較用指令階調値を、前記種別のそれぞれに対応させて記憶する複数のレジスタを有し、前記入力指令階調値と前記比較用指令階調値とを比較し、一致する比較用指令階調値を記憶したレジスタを識別するための識別情報を、前記種別の判定結果として出力する、種別判定部と、（Ｃ）他の指令階調値を記憶するための他のレジスタを前記種別のそれぞれに対応する複数有し、前記他の指令階調値を前記複数の種別のそれぞれに対応させて記憶する記憶部と、（Ｄ）前記種別判定部で判定された種別に対応する前記他の指令階調値を前記記憶部から読み出し、前記変換後指令階調値として出力する出力部と、（Ｅ）前記種別の判定結果に基づき、前記入力指令階調値の入力回数を前記種別毎にカウントするカウンタと、を有し、（Ｆ）前記識別情報は、一致する比較用指令階調値を記憶したレジスタのアドレスであって、前記入力指令階調値のビット数よりも少ないビット数であり、（Ｇ）前記変換後指令階調値は、そのビット数が前記入力指令階調値のビット数と同じであり、（Ｈ）前記出力部は、前記識別情報で特定される他のレジスタから、前記他の指令階調値を読み出す、階調値変換回路が実現できることも明らかにされる。  
このような階調値変換回路によれば、既述のほぼ全ての効果を奏するので、本発明の目的が最も有効に達成される。
【００１６】
また、次の印刷装置が実現できることも明らかにされる。  
すなわち、（Ａ）吐出させるインクの量に応じた指令階調値を出力する指令階調値出力部であって、或る色については所定ビット数の第１指令階調値を出力し、他の色については前記所定ビット数よりも多いビット数の第２指令階調値を出力する指令階調値出力部と、（Ｂ）前記第２指令階調値を変換して変換後指令階調値として出力する階調値変換部であって、前記第２指令階調値が、予め定められた複数の種別の何れに対応するかを判定する種別判定部と、選択用指令階調値を前記複数の種別のそれぞれに対応させて記憶する記憶部と、前記種別判定部で判定された種別に対応する前記選択用指令階調値を前記記憶部から読み出し、前記変換後指令階調値として出力する出力部と、を有する階調値変換部と、（Ｃ）を有する印刷装置が実現できることも明らかにされる。
【００１７】
かかる印刷装置であって、前記指令階調変換部は、前記或る色で吐出可能なインクの量を前記他の色で吐出させる場合に、前記変換後指令階調値における前記所定ビット数の内容を、前記第１指令階調値と同じ内容に変換する構成が好ましい。  
このような印刷装置によれば、制御の簡素化が図れる。
【００１８】
また、かかる印刷装置であって、前記種別の判定結果に基づき、前記第２指令階調値の入力回数を前記種別毎にカウントすることで、前記他の色のインク消費量を取得するインク消費量取得部を有する構成が好ましい。  
このような印刷装置によれば、様々な種類の仕様に対応させつつも、インク消費量を精度良く取得できる。
【００１９】
また、次の階調値変換方法が実現できることも明らかにされる。  
すなわち、（Ａ）入力された入力指令階調値を変換して変換後指令階調値として出力する階調値変換方法であって、（Ｂ）前記入力指令階調値が、予め定められた複数の種別の何れに対応するかを判定すること、（Ｃ）前記複数の種別のそれぞれに対応させて記憶された複数の他の指令階調値から、前記種別判定部で判定された種別に対応する他の指令階調値を読み出し、前記変換後指令階調値として出力すること、（Ｄ）を行う階調値変換方法が実現できることも明らかにされる。
【００２０】
＝＝＝第１実施形態＝＝＝
＜階調値変換回路について＞
階調値変換回路は、例えば、階調印刷を行う印刷装置に組み込まれる。この印刷装置には、いろいろな種類があり、全てを説明することは困難である。そこで、本明細書では、プリンタ・スキャナ複合機１（以下、単に複合機１ともいう。）を例に挙げて説明する。この複合機１は、画像を媒体に印刷する印刷機能、及び、媒体に印刷された画像を読み取る読み取り機能を有する印刷装置である。
【００２１】
＜複合機１の構成について＞
図１は、複合機１の外観を説明する斜視図である。図２は、複合機１の構成を説明するブロック図である。図３は、印刷機構３を説明する図である。図４は、ヘッドＨＤをノズル側から見た図である。図５は、ＡＳＩＣ３１の概略構成を説明する図である。
【００２２】
この複合機１は、画像読み取り機構２、印刷機構３、駆動信号生成部４、カードスロット５、センサ群６、及び、コントローラ７を有する。この複合機１では、コントローラ７によって制御対象部、すなわち、画像読み取り機構２、印刷機構３、及び、駆動信号生成部４が制御される。
【００２３】
画像読み取り機構２は、画像読み取り部に相当するものであり、図１に示すように、原稿台１１、原稿台カバー１２、読み取りキャリッジ、及び、読み取りキャリッジの移動機構を有する。なお、読み取りキャリッジ、及び、読み取りキャリッジの移動機構は、図示を省略している。この画像読み取り機構２では、画像の読み取り時において、移動機構が読み取りキャリッジを移動させる。そして、読み取りキャリッジは、画像濃度に応じた電気信号を出力する。この電気信号に基づいて、多階調の画像データが取得される。例えば、ＲＧＢの各色について２５６階調で表現されたＲＧＢ画像データが取得される。
【００２４】
印刷機構３は、媒体としての用紙Ｓへ画像を印刷する部分であり、画像印刷部に相当する。この印刷機構３は、例えば図３に示すように、用紙搬送機構２１と、キャリッジＣＲと、キャリッジ移動機構２２とを有する。用紙搬送機構２１は、用紙Ｓを搬送方向へ搬送するためのものであり、用紙Ｓを裏面側から支えるプラテン２３と、プラテン２３よりも搬送方向の上流側に配置された搬送ローラ２４と、プラテン２３よりも搬送方向の下流側に配置された排紙ローラ２５と、搬送ローラ２４や排紙ローラ２５の駆動源となる搬送モータ２６とを有する。キャリッジＣＲは、インクカートリッジＩＣやヘッドユニットＨＵが取り付けられる部材である。そして、ヘッドユニットＨＵとコントローラ７とは、フレキシブルケーブルＦＣを介して電気的に接続されている。また、キャリッジＣＲに取り付けられた状態で、ヘッドユニットＨＵが有するヘッドＨＤは、ノズルＮｚの形成面がプラテン２３に対向している。
【００２５】
図４に示すように、このヘッドＨＤでは、搬送方向に並ぶ複数のノズルＮｚによってノズル列が構成されている。そして、複数のノズル列がキャリッジ移動方向に並んだ状態で設けられている。具体的には、１８０個のノズルＮｚが所定間隔ｋ・Ｄ（ｋは係数，Ｄは印刷解像度）で搬送方向に並んでおり、これらのノズルＮｚによってノズル列が構成されている。本実施形態では、隣り合うノズルＮｚ同士は１８０ｄｐｉ相当の間隔となっている。この場合、印刷解像度が７２０ｄｐｉのとき係数ｋは４となり、印刷解像度が１４４０ｄｐｉのとき係数ｋは８となる。また、このノズル列がキャリッジ移動方向に４つ並んでいる。図４の例では、左端から順に、ブラックインクを吐出させるブラックインクノズル列Ｎｋ、イエローインクを吐出させるイエローインクノズル列Ｎｙ、シアンインクを吐出させるシアンインクノズル列Ｎｃ、及び、マゼンタインクを吐出させるマゼンタインクノズル列Ｎｍとなっている。従って、この複合機１では４色で印刷が行える。
【００２６】
キャリッジ移動機構２２は、キャリッジＣＲをキャリッジ移動方向へ移動させるためのものである。このキャリッジ移動機構２２は、タイミングベルト２７と、キャリッジモータ２８と、ガイド軸２９とを有している。タイミングベルト２７は、キャリッジＣＲに接続されるとともに、駆動プーリーＰＵ１とアイドラプーリーＰＵ２との間に架け渡されている。キャリッジモータ２８は、駆動プーリーＰＵ１を回転させる駆動源である。ガイド軸２９は、キャリッジＣＲをキャリッジ移動方向へ案内するための部材である。このキャリッジ移動機構２２では、キャリッジモータ２８を動作させることで、キャリッジＣＲをキャリッジ移動方向へ移動させることができる。そして、キャリッジＣＲを移動させながら断続的にインクを吐出させるドット形成動作を行うことで、用紙Ｓにはキャリッジ移動方向に並ぶドットの列が形成される。このドットの列はラスタラインともいわれる。このドット形成動作と用紙Ｓの搬送動作とを交互に繰り返し行うことで、搬送方向に並ぶ複数のラスタラインが用紙Ｓに形成され、画像の印刷がなされる。
【００２７】
駆動信号生成部４は、ヘッドＨＤからインクを吐出させる際に用いられる駆動信号ＣＯＭを生成する部分である。この駆動信号生成部４は、コントローラ７（ＡＳＩＣ３１）が有する印刷制御ユニット４３からの制御信号に基づき、様々な波形の駆動信号ＣＯＭを生成する。カードスロット５は、メモリカードＭＣ（外部メモリに相当する。）と電気的な接続を行う部分である。そして、カードスロット５に対して着脱されるメモリカードＭＣには、印刷対象となる画像ファイル等が記憶される。センサ群６は、複合機１内の各部の状態を検出するための複数のセンサから構成されている。このセンサ群６には、例えば、キャリッジＣＲの位置を検出するためのリニア式エンコーダＥＮＣや用紙Ｓの搬送量を検出するためのロータリー式エンコーダ（図示せず。）が含まれる。そして、各センサによる検出信号はコントローラ７へ出力される。
【００２８】
コントローラ７は、この複合機１の制御を行う部分である。図２に示すように、コントローラ７は、ＡＳＩＣ３１（application specific IC）と、ＲＯＭ３２と、第１ＳＤＲＡＭ３３（Synchronous DRAM）と、第２ＳＤＲＡＭ３４とを有している。ＡＳＩＣ３１は、複合機１を動作させるために必要なＣＰＵや制御回路を組み込んだ集積回路である。なお、ＡＳＩＣ３１については、後で詳しく説明する。ＲＯＭ３２は、複合機１を制御するための各種のプログラムやデータ等を格納するメモリである。第１ＳＤＲＡＭ３３は、画像ファイル等を記憶するためのメモリである。この画像ファイルは、例えばＪＰＥＧ形式であり、メモリカードＭＣや外部機器ＨＷ等から読み込まれる。第２ＳＤＲＡＭ３４は、主にワークメモリとして機能する。このため、第２ＳＤＲＡＭ３４には種々の領域が確保される。例えば、画像読み取り機構２によって得られたＲＧＢ画像データを格納するための領域、そのＲＧＢ画像データに色変換処理等を施して生成したＣＭＹＫドットデータを格納するための領域、及び、マイクロウィーブ処理にて生成されたイメージデータを格納するための領域（イメージバッファ）が確保される。
【００２９】
＜ＡＳＩＣ３１について＞
ＡＳＩＣ３１は、ＣＰＵ３５、ホストＩ／Ｆ３６、ＵＳＢホスト回路３７、デコード回路３８、カードＩ／Ｆ３９、読み取り制御ユニット４０、画像処理ユニット４１、マイクロウィーブ回路４２、印刷制御ユニット４３、及び、ＳＤＲＡＭ_Ｉ／Ｆ４４を備えている。これらの中で、ＳＤＲＡＭ_Ｉ／Ｆ４４を除いた各部、すなわち、ＣＰＵ３５、ホストＩ／Ｆ３６、ＵＳＢホスト回路３７、デコード回路３８、カードＩ／Ｆ３９、読み取り制御ユニット４０、画像処理ユニット４１、マイクロウィーブ回路４２、及び、印刷制御ユニット４３は、ＡＳＩＣ３１の内部バスＩＢに接続されている。この内部バスＩＢには、前述した第１ＳＤＲＡＭ３３、及び、ＲＯＭ３２も接続されている。
【００３０】
ＣＰＵ３５は、ＲＯＭ３２に記憶されたプログラムに従って動作し、複合機１の動作を統括的に制御する。例えば、ＣＰＵ３５は、読み取り制御ユニット４０を制御することで用紙に印刷された画像の読み取り処理を実行させたり、画像処理ユニット４１を制御することで色変換処理を実行させたりする。また、ＣＰＵ３５は、印刷制御ユニット４３を制御することで、印刷機構３に画像の印刷処理を実行させる。
【００３１】
ホストＩ／Ｆ３６は、コンピュータＣＰ（ホストコンピュータ）との間における通信を制御する。本実施形態において、ホストＩ／Ｆ３６は、コンピュータＣＰに対してケーブルで接続されている。そして、ホストＩ／Ｆ３６は、コンピュータＣＰから送信された印刷データを受信したり、コンピュータＣＰに対してステータスを送信したりする。
【００３２】
ＵＳＢホスト回路３７は、ＵＳＢ接続タイプの外部機器ＨＷとの間で通信を行う。例えば、ＵＳＢケーブルを介して接続された外部機器ＨＷから画像ファイルを読み出す。また、ＵＳＢホスト回路３７は、読み出した画像ファイルを、内部バスＩＢを通じて第１ＳＤＲＡＭ３３に記憶させる。
【００３３】
デコード回路３８は、ＪＰＥＧ形式の画像ファイルからＲＧＢ画像データを得るためのデコード処理を行う。本実施形態において、デコード回路３８は、第１ＳＤＲＡＭ３３からＪＰＥＧ形式の画像ファイルを読み出し、この画像ファイルをデコードすることでＲＧＢ画像データを得る。そして、ＳＤＲＡＭ_Ｉ／Ｆ４４を制御して、得られたＲＧＢ画像データを第２ＳＤＲＡＭ３４に記憶させる。
【００３４】
カードＩ／Ｆ３９は、カードスロット５に装着されたメモリカードＭＣとの間で通信を行う。例えば、メモリカードＭＣから画像ファイルを読み出す。また、読み出した画像ファイルを、内部バスＩＢを通じて第１ＳＤＲＡＭ３３に記憶させる。
【００３５】
読み取り制御ユニット４０は、画像読み取り機構２の制御を行う。また、読み取り制御ユニット４０は、ＳＤＲＡＭ_Ｉ／Ｆ４４を制御して、画像読み取り機構２からのＲＧＢ画像データを第２ＳＤＲＡＭ３４に記憶させる。
【００３６】
画像処理ユニット４１は、多階調のＲＧＢ画像データを多階調のＣＭＹＫ画像データに変換する。例えば、第２ＳＤＲＡＭ３４に記憶された２５６階調のＲＧＢ画像データをＳＤＲＡＭ_Ｉ／Ｆ４４を通じて読み出し、２５６階調のＣＭＹＫ画像データに変換する。また、画像読み取り機構２からのＲＧＢ画像データをＣＭＹＫ画像データに変換する。そして、画像処理ユニット４１は、変換で得られたＣＭＹＫ画像データを、ＳＤＲＡＭ_Ｉ／Ｆ４４を通じて第２ＳＤＲＡＭ３４に記憶させる。さらに、画像処理ユニット４１は、ＣＭＹＫ画像データを、ヘッド用のＣＭＹＫドットデータに変換する。そして、変換で得られたＣＭＹＫドットデータを、ＳＤＲＡＭ_Ｉ／Ｆ４４を通じて、第２ＳＤＲＡＭ３４に記憶させる。
【００３７】
ここで、ＣＭＹＫドットデータについて説明する。このＣＭＹＫドットデータは、ドットが形成され得る領域毎のドットの大きさ（ドット階調）を示すデータのことである。この領域は、単位領域とも呼ばれ、印刷解像度に対応した大きさの矩形状領域として、用紙Ｓの上に仮想的に定められる。従って、ＣＭＹＫドットデータは、ドット階調を単位領域毎に示すデータともいえる。本実施形態では、ブラックインク、及び、イエローインクについては、１つの単位領域について４階調でドットの形成を制御できる。すなわち、ドットなし、小ドット（Small dot）、中ドット（Middle dot）、大ドット（Large dot）の４階調で印刷が行える。このため、これらのインクに用いられるＣＭＹＫドットデータは、１つの単位領域について２ビットデータとなる。その内容は、ドットなしがデータ［００］、小ドットがデータ［０１］、中ドットがデータ［１０］、大ドットがデータ［１１］である。また、シアンインク、及び、マゼンタインクについては、１つの単位領域について６階調でドットの形成を制御できる。すなわち、ドットなし、小ドット（Small dot）、中ドット（Middle dot）、大ドット（Large dot）、特大ドット（Huge dot）、最大ドット（Extra Large dot）の６階調で印刷が行える。そして、この画像処理ユニット４１では２ビットのデータが１つの組として扱われているので、これらのインク用のＣＭＹＫドットデータは、１つの単位領域について４ビットのデータとなる。例えば、その内容は、ドットなしがデータ［００００］、小ドットがデータ［０１００］、中ドットがデータ［１０００］、大ドットがデータ［１１００］、特大ドットがデータ［１１０１］、最大ドットがデータ［１１１０］となっている。
【００３８】
ＳＤＲＡＭ_Ｉ／Ｆ４４は、第２ＳＤＲＡＭ３４へのデータの書き込み、及び、第２ＳＤＲＡＭ３４に記憶されたデータの読み出しを制御する。前述の説明からも判るように、このＳＤＲＡＭ_Ｉ／Ｆ４４は、他の制御ユニット等（例えば、デコード回路３８，読み取り制御ユニット４０，画像処理ユニット４１）からの要求に応じてデータの書き込みや読み出しを行っている。
【００３９】
マイクロウィーブ回路４２は、ＣＭＹＫドットデータから、マイクロウィーブ処理に適合したイメージデータを生成する。ここで、マイクロウィーブ処理について簡単に説明する。同じノズル列に属する各ノズルＮｚは、前述したように、そのノズルピッチが印刷解像度に相当する間隔よりも広い。このため、キャリッジＣＲを１回移動させただけでは、搬送方向に隣接するラスタラインを形成することはできない。そこで、各回のドット形成動作ではノズルピッチの間隔で複数本のラスタラインを形成し、搬送動作における用紙Ｓの搬送量を調整することで、既に形成されたラスタライン同士の間を他のラスタラインによって埋めている。このような印刷処理をマイクロウィーブ処理という。このマイクロウィーブ処理を行う場合、ドットの形成順序をマイクロウィーブに適した順序に変更する必要がある。このため、マイクロウィーブ回路４２は、ＣＭＹＫドットデータをマイクロウィーブ処理に適合するように並び替えることで、イメージデータを生成する。そして、生成したイメージデータを第２ＳＤＲＡＭ３４（イメージバッファ）に記憶する。従って、ＣＭＹＫドットデータとイメージデータとは、ドットの並び順は異なっているものの、各ドットについての内容（２ビットデータや４ビットデータの内容）は同じである。なお、以下の説明では、イメージデータにおけるドット毎（単位領域毎）のデータのことを、指令階調値ともいう。このため、イメージデータは、複数の指令階調値によって構成されているといえる。この複合機１では、ブラック及びイエロー（或る色に相当する。）の各インクについては、２ビットの指令階調値（第１指令階調値に相当する。）を用いて制御を行っている。また、シアン及びマゼンタ（他の色に相当する。）の各インクについては、４ビットの指令階調値（第２指令階調値に相当する。）を用いて制御を行っている。従って、ＳＤＲＡＭ_Ｉ／Ｆ４４は、２ビットの指令階調値や４ビットの指令階調値を出力する指令階調値出力部に相当する。
【００４０】
印刷制御ユニット４３は、前述した印刷機構３を制御したり、駆動信号生成部４を制御したりする。図５に示すように、この印刷制御ユニット４３は、例えば、モータドライバ４５、ＤＡＣ値出力部４６、及び、ヘッド用制御部４７を有する。モータドライバ４５は、モータを制御するためのモータ制御信号を出力する。このモータ制御信号は、例えば搬送モータ２６やキャリッジモータ２８に供給される。ＤＡＣ値出力部４６は、駆動信号生成部４で用いられる制御信号として、ＤＡＣ値を出力する。このＤＡＣ値は、駆動信号生成部４から出力させる駆動信号ＣＯＭの電圧値を定める。従って、ＤＡＣ値出力部４６は、出力するＤＡＣ値を適宜変更することで、所望の電圧波形を有する駆動信号ＣＯＭを生成させることができる。ヘッド用制御部４７は、主に、前述したイメージデータのヘッドＨＤへの転送を制御する。以下、ヘッド用制御部４７について詳細に説明する。
【００４１】
＜ヘッド用制御部４７について＞
図６は、ヘッド用制御部４７の具体的構成を説明するための図である。図６に示すように、ヘッド用制御部４７は、アドレスデコード部５１と、共通レジスタ部５２と、書き込み制御部５３と、ヘッド送信制御部５４と、転送制御部としての制御信号調停部５５と、内部メモリを構成する第１ＲＡＭ５６（第１内部メモリ）及び第２ＲＡＭ５７（第２内部メモリ）と、６階調変換部５８と、ＲＡＭデータセレクタ部５９と、ＳＰコマンドデータセレクタ部６０と、グリッチ防止回路６１と、割り込み管理部６２とを有する。
【００４２】
アドレスデコード部５１は、ＣＰＵ３５から出力されるアドレスをデコードする。例えば、共通レジスタ部５２、書き込み制御部５３、制御信号調停部５５、及び、割り込み管理部６２の各内部レジスタをＣＰＵ３５がアクセスする際に、アドレスデコード部５１はデコードを行う。これにより、各内部レジスタについての選択信号が有効になる。共通レジスタ部５２は、ヘッド用制御部４７の各種動作設定を行うために設けられる複数のレジスタによって構成される。書き込み制御部５３は、第２ＳＤＲＡＭ３４からのイメージデータの読み出しに必要な読み出し制御信号を、制御信号調停部５５からの読み出し要求に基づいて生成する。そして、生成した読み出し制御信号を、ＳＤＲＡＭ_Ｉ／Ｆ４４へ出力する。ＳＤＲＡＭ_Ｉ／Ｆ４４は、この読み出し制御信号に応じて第１ＲＡＭ５６や第２ＲＡＭ５７の１面分に格納するイメージデータを第２のＳＤＲＡＭから読み出す。書き込み制御部５３は、第２ＳＤＲＡＭ３４から読み出されたデータを、制御信号調停部５５へ転送する。また、書き込み制御部５３は、書き込み制御信号を生成する。この書き込み制御信号は、第２ＳＤＲＡＭ３４から読み出されたイメージデータを第１ＲＡＭ５６や第２ＲＡＭ５７へ書き込むために用いられる。なお、第１ＲＡＭ５６及び第２ＲＡＭ５７にはイメージデータが交互に書き込まれる。ヘッド送信制御部５４は、トリガ信号（a_xtrg）に基づいて読み出し制御信号を生成する。この読み出し制御信号は、第１ＲＡＭ５６及び第２ＲＡＭ５７に書き込まれたイメージデータを読み出すために用いられる。
【００４３】
制御信号調停部５５は、書き込み制御部５３より受け取った書き込み制御信号と、ヘッド送信制御部５４より受け取った読み出し制御信号とを第１ＲＡＭ５６及び第２ＲＡＭ５７の選択状態にしたがって調停する。すなわち、支障が生じないように実行タイミングを調整する。そして、制御信号調停部５５は、これらの制御信号に基づいて、第１ＲＡＭ５６及び第２ＲＡＭ５７に対するデータの書き込みや読み出しを行う。これにより、第１ＲＡＭ５６と第２ＲＡＭ５７に対するイメージデータの書き込みや読み出しが交互に行われる。第１ＲＡＭ５６及び第２ＲＡＭ５７は、ヘッドＨＤに転送されるイメージデータを一時的に記憶するものである。また、イメージデータの記憶に用いられない空き領域には、ＳＰコマンドデータが記憶される。このＳＰコマンドデータは、ヘッド用の駆動信号ＣＯＭ（図示せず）の印加部分を階調毎に表したものである。これらの第１ＲＡＭ５６及び第２ＲＡＭ５７は、それぞれ８ユニット設けられている。本実施形態では、ブラックインク用に１ユニットずつ、イエローインク用に１ユニットずつ割り当てられている。そして、シアンインク用に２ユニットずつ、マゼンタインク用に２ユニットずつ割り当てられている。なお、残りの２ユニットにはインクが割り当てられていない。このように、第１ＲＡＭ５６及び第２ＲＡＭ５７が８ユニットずつ設けられていることから、制御信号調停部５５も同数の８ユニット設けられている。そして、第１ＲＡＭ５６の対応するユニット、及び、第２ＲＡＭ５７の対応するユニットについて、データの読み出しや書き込みを制御する。なお、第１ＲＡＭ５６及び第２ＲＡＭ５７の構成については、後で説明する。
【００４４】
ＳＰコマンドデータセレクタ部６０は、前述したヘッドＨＤとは異なるタイプのヘッドに用いられるＳＰコマンドデータを出力する。なお、本実施形態のヘッドＨＤには、第１ＲＡＭ５６及び第２ＲＡＭ５７に記憶されているＳＰコマンドデータが用いられる。このため、ＳＰコマンドデータセレクタ部６０のＳＰコマンドデータは用いられない。６階調変換部５８は、６階調でドットの形成を制御する際に、画像処理ユニット４１で生成されたイメージデータを、ヘッドＨＤに適合した内容に変換する。なお、６階調変換部５８については、後で詳しく説明する。ＲＡＭデータセレクタ部５９は、グリッチ防止回路６１へ出力するデータを選択する。例えば、第１ＲＡＭ５６及び第２ＲＡＭ５７に記憶されたイメージデータを出力するのか、６階調変換部５８で変換された後のイメージデータを出力するのかを定める。また、ＳＰコマンドデータに関し、第１ＲＡＭ５６及び第２ＲＡＭ５７に記憶されたＳＰコマンドデータを出力するのか、ＳＰコマンドデータセレクタ部６０に記憶されたＳＰコマンドデータを出力するのかについても定める。グリッチ防止回路６１は、ノイズ（グリッチ）を解消するためのものであり、例えばフリップフロップ回路によって構成される。このグリッチ防止回路６１で処理された各種の信号は、フレキシブルケーブルＦＣを通じてヘッドＨＤへ出力される。割り込み管理部６２は、ヘッド用制御部４７がＣＰＵ３５に対して行う割り込み処理を管理するものであり、割り込み信号（axahcuint）に基づいて割り込み信号（xhint）を出力する。
【００４５】
＝＝＝６階調変換部５８＝＝＝
＜概要について＞
次に６階調変換部５８について説明する。この６階調変換部５８は、階調値変換回路或いは階調値変換部に相当し、画像処理ユニット４１及びマイクロウィーブ回路４２によって生成されたイメージデータ（ドット毎の指令階調値）を、ヘッドＨＤに適合させるべく変換して出力する。
【００４６】
この複合機１において、ブラックインク及びイエローインクは、４階調でドットの形成が制御される。また、シアンインク及びマゼンタインクは、６階調でドットの形成が制御される。ここで、４階調の大ドットにおけるインク吐出量、及び、６階調の最大ドットにおけるインク吐出量は、印刷解像度によって定められる。そして、印刷解像度が同じ場合、これらのインク吐出量は同じになる。これは、ベタを埋めるために必要なインク吐出量が印刷解像度によって定められるからである。例えば、印刷解像度が７２０ｄｐｉの場合、４階調の大ドットにおけるインク吐出量、及び、６階調の最大ドットにおけるインク吐出量はともに２１ｐＬとなる。そして、４階調における小ドット及び中ドットのインク吐出量、並びに、６階調における小ドット、中ドット、大ドット、及び、特大ドットのインク吐出量は、２１ｐＬよりも少ない量として適宜に定められる。本実施形態では、図１３に示すように、４階調の小ドットにおけるインク吐出量は３ｐＬであり、中ドットにおけるインク吐出量は７ｐＬである。一方、図１２に示すように、６階調の小ドットにおけるインク吐出量は１．５ｐＬ、中ドットにおけるインク吐出量は３ｐＬ、大ドットにおけるインク吐出量は７ｐＬ、特大ドットにおけるインク吐出量は１４ｐＬである。
【００４７】
ここで、ヘッドＨＤ側での制御を考えると、インク吐出量が同じならば、指令階調値の内容は同じであることが好ましい。これは、判断対象の数を減らすことができ、制御負担が軽減するからである。仮に、同じインク吐出量について４階調と６階調で異なる内容（階調値）の指令階調値を用いた場合、与えられた指令階調値が４階調のものであるのか６階調のものであるのかを判断した上で、制御を行う必要がある。これに対し、同じインク吐出量について４階調と６階調で下位２ビットが同じ内容の指令階調値を用いた場合、４階調と６階調の判断をすることなく、制御を行うことができる。また、６階調の場合、指令階調値は３ビットあれば足りる。しかし、前述した画像処理ユニット４１では、２ビットのデータが１つの組として扱われているため、６階調を表現するに際して４ビットデータが用いられている。ここで、ヘッドＨＤ側に４ビット分のメモリを搭載することも考えられるが、１ビット分無駄な容量を確保することとなり効率的でない。
【００４８】
６階調変換部５８は、このような問題を解決するために設けられている。すなわち、６階調変換部５８における第１の機能は、或るインク吐出量の指令階調値に対し、ビット数の多い６階調の指令階調値の内容を、ビット数の少ない４階調の指令階調値の内容に揃えることである。すなわち、６階調変換部５８は、６階調の指令階調値における下位２ビットの内容を４階調の指令階調値の内容と同じにする。さらに、下位２ビットよりも上位側のビットについてはデータ［０］を設定する。また、６階調変換部５８における第２の機能は、４ビットで与えられる６階調の指令階調値を、３ビットデータとして扱えるように変換することである。すなわち、６階調変換部５８は、下位から３番目のビットについて内容を変更し、かつ、最上位ビットにデータ［０］を設定する。
【００４９】
このような６階調変換部５８を設けたことにより、この複合機１では、ヘッドＨＤ側における制御の負担が軽減され、処理の効率化が図れる。また、画像処理ユニット４１及びマイクロウィーブ回路４２によって生成された４ビットの指令階調値を３ビットデータとして扱うことが可能となり、ヘッドＨＤ側に設けるメモリが削減できる等、構成の簡素化が図れる。
【００５０】
＜第１ＲＡＭ５６及び第２ＲＡＭ５７の構成について＞
６階調変換部５８の具体的な構成を説明する前に、第１ＲＡＭ５６及び第２ＲＡＭ５７の構成について説明する。ここで、図７は、第１ＲＡＭ５６及び第２ＲＡＭ５７の各ユニットと６階調変換部５８との関係を説明する概念図である。図８は、第１ＲＡＭ５６が有する１番目のユニットを説明するための図である。
【００５１】
第１ＲＡＭ５６及び第２ＲＡＭ５７は、ＳＲＡＭ（Static RAM）によって構成され、それぞれ８個のユニットを有している。そして、第１ＲＡＭ５６の或るユニットと第２ＲＡＭ５７の或るユニットは対にして用いられる。例えば、図７に示すように、第１ＲＡＭ５６の１番目のユニット５６ａは第２ＲＡＭ５７の１番目のユニット５７ａと対になり、第１ＲＡＭ５６の２番目のユニット５６ｂは第２ＲＡＭ５７の２番目のユニット５７ｂと対になる。以下同様に、他のユニット同士も対とされる。なお、以下の説明では、単に、Ｎ番目のユニットと記載した場合、第１ＲＡＭ５６のＮ番目のユニットと第２ＲＡＭ５７のＮ番目のユニットの両方を含むものとする。
【００５２】
本実施形態では、１番目のユニット５６ａ，５７ａから６番目のユニット５６ｆ，５７ｆまで用いられる。具体的には、１番目のユニット５６ａ，５７ａは、シアンの指令階調値における下位２ビットを記憶するために用いられ、２番目のユニット５６ｂ，５７ｂは、シアンの指令階調値における上位２ビットを記憶するために用いられる。３番目のユニット５６ｃ，５７ｃは、マゼンタの指令階調値における下位２ビットを記憶するために用いられ、４番目のユニット５６ｄ，５７ｄは、マゼンタの指令階調値における上位２ビットを記憶するために用いられる。そして、５番目のユニット５６ｅ，５７ｅは、イエローの指令階調値を記憶するために用いられ、６番目のユニット５６ｆ，５７ｆは、ブラックの指令階調値を記憶するために用いられる。
【００５３】
ここで、各ユニット５６ａ〜５６ｆ，５７ａ〜５７ｆの構成を説明する。なお、各ユニットは同じ構成であるので、第１ＲＡＭ５６の１番目のユニット５６ａについて構成を説明し、他のユニットについては説明を省略する。このユニット５６ａは、例えば図８に示すように、１９２ワード×１６ビットの記憶容量を有している。そして、各ワードが１つのノズルＮｚに対応しており、１つのドットあたり２ビットのデータが割り当てられている。従って、このユニットは、１つのノズルＮｚ（つまり、或るラスタラインに相当する。）について８ドット分のデータを記憶することができる。前述したように、このユニット５６ａでは、シアンの指令階調値（４ビット）における下位２ビットのデータが記憶されている。そして、符号Ｘ１で示す２ビットのデータ（１番目のワードにおける最上位ビット及び上位から２番目のビット）は、１番目のノズルＮｚで形成されるドットであって、キャリッジ移動方向のｎ番目に形成されるドットのデータである。そして、符号Ｘ２で示す２ビットのデータ（１番目のワードにおける最下位ビット及び下位から２番目のビット）は、１番目のノズルＮｚで形成されるドットであって、キャリッジ移動方向の（ｎ＋８）番目に形成されるドットのデータである。同様に、符号Ｘ３で示す２ビットのデータ（１８０番目のワードにおける最上位ビット及び２番目のビット）は、１８０番目のノズルＮｚで形成されるドットであって、キャリッジ移動方向のｎ番目に形成されるドットのデータである。そして、１８１ワード以降の領域には、ＳＰコマンドデータが記憶されている。
【００５４】
そして、１番目のユニット５６ａ，５７ａと２番目のユニット５６ｂ，５７ｂに記憶されたシアンの指令階調値（４ビットのデータ）、及び、３番目のユニット５６ｃ，５７ｃと４番目のユニット５６ｄ，５７ｄに記憶されたマゼンタの指令階調値（４ビットのデータ）は、それぞれ６値変換部にて変換（デコード）される。また、５番目のユニット５６ｅ，５７ｅに記憶されたイエローの指令階調値（２ビットのデータ）と、６番目のユニット５６ｆ，５７ｆに記憶されたブラックの指令階調値（２ビットのデータ）は、それぞれＲＡＭデータセレクタ部５９を通じてグリッチ防止回路６１へ出力される。
【００５５】
＜６階調変換部５８の構成について＞
次に、６階調変換部５８の構成について説明する。ここで、図９は、第１の６階調変換部５８ａと第２の６階調変換部５８ｂの機能を説明する概念図である。図１０は、フレキシブルケーブルＦＣに設けられるヘッド間信号線群と、それぞれのヘッド間信号線ＨＳＯＣＬＫ〜ＨＳＯ６で伝送される信号の内容（種類）を説明する図である。図１１は、第１の６階調変換部５８ａの構成を説明するブロック図である。図１２は、変換前指令階調値と変換後指令階調値の関係を説明する図である。図１３は、ブラックインクやイエローインクに用いられる４階調の指令階調値を説明する図である。図１４は、６階調変換部５８が有するインクカウンタの動作を説明する図である。
【００５６】
図６及び図９に示すように、ヘッド用制御部４７は６階調変換部５８を４ユニット備えており、４ユニットのうちの２ユニットを使用している。便宜上、以下の説明では、使用されている一方のユニットを第１の６階調変換部５８ａといい、他方のユニットを第２の６階調変換部５８ｂという。そして、第１の６階調変換部５８ａはシアンの指令階調値を変換する。すなわち、１番目のユニット５６ａ，５７ａに記憶されているシアンの指令階調値における下位２ビット、及び、２番目のユニット５６ｂ，５７ｂに記憶されているシアンの指令階調値における上位２ビットを、入力指令階調値として取得する。そして、図１０に示すように、変換後指令階調値の下位２ビットを、第１ヘッド間信号線ＨＳＯ１を通じてヘッドユニットＨＵへ伝送し、変換後指令階調値の上位２ビットを、第２ヘッド間信号線ＨＳＯ２を通じてヘッドユニットＨＵへ伝送する。同様に、第２の６階調変換部５８ｂはマゼンタの指令階調値を変換する。すなわち、３番目のユニット５６ｃ，５７ｃに記憶されているマゼンタの指令階調値における下位２ビット、及び、４番目のユニット５６ｄ，５７ｄに記憶されているマゼンタの指令階調値における上位２ビットを、入力指令階調値として取得する。そして、変換後指令階調値の下位２ビットを、第３ヘッド間信号線ＨＳＯ３を通じてヘッドユニットＨＵへ伝送し、変換後指令階調値の上位２ビットを、第４ヘッド間信号線ＨＳＯ４を通じてヘッドユニットＨＵへ伝送する。なお、イエローのイメージデータ（指令階調値群）は、第５ヘッド間信号線ＨＳＯ５を通じてヘッドユニットＨＵへ伝送され、ブラックのイメージデータ（指令階調値群）は、第６ヘッド間信号線ＨＳＯ６を通じてヘッドユニットＨＵへ伝送される。
【００５７】
＜第１の６階調変換部５８ａについて＞
次に、第１の６階調変換部５８ａについて説明する。なお、第２の６階調変換部５８ｂは、マゼンタの指令階調値を扱っている点で第１の６階調変換部５８ａと相違しているが、構成や記憶されるデータの内容は第１の６階調変換部５８ａと同じである。また、他の６階調変換部５８は、第１の６階調変換部５８ａと同じ構成である。このため、これらの６階調変換部５８については、説明を省略する。図１１に示すように、第１の６階調変換部５８ａは、比較部７１と、パターン変換部７２と、インクカウント部７３とを有する。
【００５８】
＜比較部７１について＞
比較部７１は、入力指令階調値を比較用指令階調値と比較する。この比較部７１は種別判定部に相当し、入力指令階調値が予め定められた種別の何れに何れかに対応するかを判定する。そして、比較部７１は、第１レジスタ群７４と、合成回路７５と、第１比較回路７６とを有する。
【００５９】
第１レジスタ群７４は、４ビットのデータを記憶可能な複数の比較用レジスタによって構成されている。この実施形態における第１レジスタ群７４は、６つの比較用レジスタ７４ａ〜７４ｆを有し、それらのうちの５つを使用している。具体的には、小ドットの階調に対応する第１比較用レジスタ７４ａと、中ドットの階調に対応する第２比較用レジスタ７４ｂと、大ドットの階調に対応する第３比較用レジスタ７４ｃと、特大ドットの階調に対応する第４比較用レジスタ７４ｄと、最大ドットの階調に対応する第５比較用レジスタ７４ｅを使用している。つまり、複数の比較用レジスタを、ドットの階調（指令階調値）に対応させて使用している。各比較用レジスタには、４ビットの比較用指令階調値が記憶される。各比較用レジスタ７４ａ〜７４ｅに記憶させる比較用指令階調値の内容は、入力され得る指令階調値と同じ内容である。この実施形態において、第１比較用レジスタ７４ａには、小ドットの形成を示すデータ［０１００］が比較用指令階調値として記憶され、第２比較用レジスタ７４ｂには、中ドットの形成を示すデータ［１０００］が比較用指令階調値として記憶されている。同様に、第３比較用レジスタ７４ｃには大ドットの形成を示すデータ［１１００］が、第４比較用レジスタ７４ｄには特大ドットの形成を示すデータ［１１０１］が、第５比較用レジスタ７４ｅには最大ドットの形成を示すデータ［１１１０］が、それぞれ比較用指令階調値として記憶されている。なお、比較用指令階調値の内容は、ＣＰＵ３５からの命令によって書き換えることができる。
【００６０】
合成回路７５は、それぞれ別個に読み出された指令階調値における下位２ビットのデータと上位２ビットのデータとを合成し、４ビットの入力指令階調値として出力する。すなわち、１番目のユニット５６ａ，５７ａから読み出した下位２ビットのデータと、２番目のユニット５６ｂ，５７ｂから読み出した上位２ビットのデータとを合成し、４ビットの入力指令階調値を出力する。例えば、小ドットの形成の場合、上位２ビットのデータはその内容が［０１］であり、下位２ビットのデータはその内容が［００］である。このため、出力される入力指令階調値はデータ［０１００］となる。また、中ドットの形成の場合、上位２ビットのデータはその内容が［１０］であり、下位２ビットのデータはその内容が［００］である。従って、出力される入力指令階調値はデータ［１０００］となる。
【００６１】
第１比較回路７６は、合成回路７５からの入力指令階調値と各比較用レジスタ７４ａ〜７４ｅに記憶されている比較用指令階調値とを比較し、一致する比較用指令階調値を記憶した比較レジスタのアドレスを、入力指令階調値の種別を示す識別情報として出力する。例えば、入力指令階調値が小ドットの形成を示すデータ［０１００］であった場合、第１比較用レジスタ７４ａに記憶された比較用指令階調値（データ［０１００］）と一致する。このため、第１比較回路７６は、第１比較用レジスタ７４ａのアドレスを出力する。例えば、アドレスとしてデータ［００１］を出力する。そして、このアドレス（データ［００１］）が、「小ドットの形成」という種別を示す識別情報となる。また、入力指令階調値が中ドットの形成を示すデータ［１０００］であった場合、第１比較回路７６は、第２比較用レジスタ７４ｂのアドレスを出力する。例えば、アドレスとしてデータ［０１０］を出力する。そして、このアドレス（データ［０１０］）が、「中ドットの形成」という種別を示す識別情報となる。他の入力指令階調値についても同様である。簡単に説明すると、第１比較回路７６は、入力指令階調値が大ドットの形成を示す場合に第３比較用レジスタ７４ｃのアドレス（例えばデータ［０１１］）を出力する。同様に、第１比較回路７６は、入力指令階調値が特大ドットの形成を示す場合に第４比較用レジスタ７４ｄのアドレス（例えばデータ［１００］）を出力し、最大ドットの形成を示す場合に第５比較用レジスタ７４ｅのアドレス（例えばデータ［１０１］）を出力する。
【００６２】
＜パターン変換部７２について＞
パターン変換部７２は、比較部７１から出力された情報（種別を示す識別情報）に基づき、変換後指令階調値を出力する。このパターン変換部７２は、第２レジスタ群７７と、セレクト回路７８と、分割回路７９とを有する。
【００６３】
まず、第２レジスタ群７７について説明する。この第２レジスタ群７７は、４ビットのデータを記憶可能な複数の出力用レジスタによって構成されている。第２レジスタ群７７は、前述した第１レジスタ群７４と同様の構成を採っている。すなわち、第２レジスタ群７７は６つの出力用レジスタ７７ａ〜７７ｆを有し、第１出力用レジスタ７７ａから第５出力用レジスタ７７ｅまでの５つが使用されている。そして、各出力用レジスタ７７ａ〜７７ｅはドットの階調に対応している。すなわち、第１出力用レジスタ７７ａは小ドットの階調に対応し、第２出力用レジスタ７７ｂは中ドットの階調に対応している。同様に、第３出力用レジスタ７７ｃは大ドットの階調に、第４出力用レジスタ７７ｄは特大ドットの階調に、第５出力用レジスタ７７ｅは最大ドットの階調に、それぞれ対応している。従って、この第２レジスタ群７７は、出力用指令階調値（他の指令階調値に相当する。）を、ドット階調に応じた種別のそれぞれに対応させて記憶する記憶部に相当する。また、各出力用レジスタ７７ａ〜７７ｅは、他のレジスタに相当する。
【００６４】
各出力用レジスタ７７ａ〜７７ｅを示すアドレスの内容は、前述した比較用レジスタ７４ａ〜７４ｅを示すアドレスの内容に揃えられている。例えば、第１出力用レジスタ７７ａを示すアドレスは、第１比較用レジスタ７４ａを示すアドレスと同じであり、本実施形態ではデータ［００１］である。同様に、第２出力用レジスタ７７ｂを示すアドレスは、第２比較用レジスタ７４ｂを示すアドレスと同じであり、本実施形態ではデータ［０１０］である。そして、各出力用レジスタには、４ビットの出力用指令階調値が記憶されている。すなわち、第１出力用レジスタ７７ａには、小ドットの形成に対応する出力用指令階調値が記憶されている。また、第２出力用レジスタ７７ｂには中ドットの形成に対応する出力用指令階調値が、第３出力用レジスタ７７ｃには大ドットの形成に対応する出力用指令階調値が、それぞれ記憶されている。同様に、第４出力用レジスタ７７ｄには特大ドットの形成に対応する出力用指令階調値が、第５出力用レジスタ７７ｅには最大ドットの形成に対応する出力用指令階調値が、それぞれ記憶されている。なお、各出力用レジスタ７７ａ〜７７ｅに記憶させる出力用指令階調値の内容も、ＣＰＵ３５からの命令によって定めることができる。
【００６５】
ここで、出力用指令階調値について説明する。出力用指令階調値は、変換後指令階調値の基となるものであり、ヘッドユニットＨＵの仕様に適合する指令階調値である。そして、入力指令階調値に基づいて選択された出力用指令階調値が、変換後指令階調値としてヘッドユニットＨＵへ出力される。このため、前述した条件を満たすように定められる。例えば、入力指令階調値に対応するインク吐出量が、４階調でのインク吐出量に含まれる場合、出力用指令階調値における下位２ビットの内容は、そのインク吐出量に対応する４階調の指令階調値の内容とされる。例えば、入力指令階調値［１０００］に対応するインク吐出量は３ｐＬである。このインク吐出量は、４階調でのインク吐出量に含まれている。すなわち、図１３に示すように、小ドットの形成時に吐出されるインク量と等しい。このため、変換後指令階調値における下位２ビットの内容は、４階調における小ドットの内容と同じにされる。具体的は、データ［０１］とされる。また、下位から３番目のビットについてはデータ［０］が設定される。加えて、変換後指令階調値を３ビットデータとして扱えるようにすべく、最上位ビットにはデータ［０］が設定される。従って、入力指令階調値［１０００］に対応する変換後指令階調値は、データ［０００１］となる。一方、入力指令階調値に対応するインク吐出量が４階調でのインク吐出量に含まれない場合には、下位から３番目のビットについてデータ［１］が設定され、４階調でのインク吐出量に含まれる場合と区別される。
【００６６】
そして、出力用指令階調値は、具体的には次のように設定される。小ドットの形成を示す出力用指令階調値は、ノズルＮｚ（ヘッドＨＤ）から１．５ｐＬのインクを吐出させるためのものである。ここで、１．５ｐＬの吐出量は、４階調におけるインクの吐出量には含まれない量である。このため、出力用指令階調値の内容は、４階調の指令階調値（２ビット）によって制限されることなく、データ［０１００］に定められる。中ドットの形成を示す出力用指令階調値は、ノズルＮｚから３ｐＬのインクを吐出させるためのものである。前述したように、この場合における変換後指令階調値は、データ［０００１］と定められる。大ドットの形成を示す出力用指令階調値は、ノズルＮｚから７ｐＬのインクを吐出させるためのものである。この７ｐＬの吐出量は、４階調における中ドットの形成時の吐出量と等しい。このため、出力用指令階調値の内容に関し、下位２ビットの内容が４階調における中ドットの形成時の内容（データ［１０］）と同じになり、かつ、上位２ビットがデータ［００］となるように定められる。つまり、データ［００１０］と定められる。特大ドットの形成を示す出力用指令階調値は、ノズルＮｚから１４ｐＬのインクを吐出させるためのものである。この１４ｐＬの吐出量は、４階調におけるインクの吐出量には含まれない。このため、出力用指令階調値の内容は、４階調の指令階調値（２ビット）によって制限されることなく、データ［０１０１］に定められる。最大ドットの形成を示す出力用指令階調値は、ノズルＮｚから２１ｐＬのインクを吐出させるためのものである。この２１ｐＬの吐出量は、４階調における大ドットの形成時の吐出量に等しい。このため、出力用指令階調値の内容に関し、下位２ビットの内容が４階調における大ドットの形成時の内容（データ［１１］）と同じになり、かつ、上位２ビットがデータ［００］となるように定められる。つまり、データ［００１１］と定められる。
【００６７】
次にセレクト回路７８について説明する。このセレクト回路７８は、入力指令階調値の種別を示す識別情報（詳しくは、比較部７１から出力された比較用レジスタのアドレス）に基づいて、対応する出力指令階調値を第２レジスタ群７７から読み出す。そして、読み出した出力指令階調値を、変換後指令階調値として出力する。このようなセレクト回路７８は、変換後指令階調値の出力部に相当する。本実施形態におけるセレクト回路７８は、比較用レジスタのアドレスを、出力用レジスタの読み出しアドレスとして用いている。例えば、第１比較用レジスタ７４ａを示すアドレス（データ［００１］）が比較部７１から出力された場合、セレクト回路７８は、同じアドレスの第１出力用レジスタ７７ａを特定する。そして、この第１出力用レジスタ７７ａに記憶されている出力指令階調値（データ［０１００］）を読み出し、変換後指令階調値として出力する。また、第２比較用レジスタ７４ｂを示すアドレス（データ［０１０］）が比較部７１から出力された場合、セレクト回路７８は、同じアドレスの第２出力用レジスタ７７ｂを特定する。そして、この第２出力用レジスタ７７ｂに記憶されている出力指令階調値（データ［０００１］）を読み出し、変換後指令階調値として出力する。また、他の階調値についても同様な手順で変換後指令階調値が出力される。
【００６８】
次に、分割回路７９について説明する。この分割回路７９は、セレクト回路７８から出力された４ビットの変換後指令階調値を、２組の２ビットデータに分割するものである。具体的には、上位２ビットのデータと下位２ビットのデータに分割する。そして、下位２ビットのデータは、第１ヘッド間信号線ＨＳＯ１を通じてヘッドユニットＨＵへ伝送され、上位２ビットのデータは、第２ヘッド間信号線ＨＳＯ２を通じてヘッドユニットＨＵへ伝送される。第１出力用レジスタ７７ａに記憶された出力指令階調値が変換後指令階調値として出力された場合、下位２ビットのデータ［００］が第１ヘッド間信号線ＨＳＯ１を通じてヘッドユニットＨＵへ伝送され、上位２ビットのデータ［０１］が第２ヘッド間信号線ＨＳＯ２を通じてヘッドユニットＨＵへ伝送される。また、第２出力用レジスタ７７ｂに記憶された出力指令階調値が出力された場合には、下位２ビットのデータ［０１］が第１ヘッド間信号線ＨＳＯ１を通じてヘッドユニットＨＵへ伝送され、上位２ビットのデータ［００］が第２ヘッド間信号線ＨＳＯ２を通じてヘッドユニットＨＵへ伝送される。
【００６９】
＜インクカウント部７３について＞
インクカウント部７３は、入力指令階調値の種別を示す識別情報に基づいて、インクの吐出回数をドットの種類毎（インク吐出量毎）にカウントする。このカウント値は、例えば、インクの消費量を取得するために用いられる。このため、インクカウント部７３は、インク消費量取得部に相当する。このインクカウント部７３は、インクカウンタ群８０と、第２比較回路８１とを有する。この実施形態において、インクカウンタ群８０は、６つのインクカウンタ８０ａ〜８０ｆを有しており、それらのうちの５つを使用している。具体的には、小ドットの階調（データ［００１］）に対応する第１インクカウンタ８０ａと、中ドットの階調（データ［０１０］）に対応する第２インクカウンタ８０ｂと、大ドットの階調（データ［０１１］）に対応する第３インクカウンタ８０ｃと、特大ドットの階調（データ［１００］）に対応する第４インクカウンタ８０ｄと、最大ドットの階調（データ［１０１］）に対応する第５インクカウンタ８０ｅを使用している。つまり、ドットの階調に対応する複数のインクカウンタを使用している。
【００７０】
第２比較回路８１は、比較部７１とインクカウンタ群８０との間に設けられ、比較部７１から出力された情報の種別に応じて、対応するインクカウンタ８０ａ〜８０ｅへ所定の信号を出力する。例えば、比較部７１から出力された情報がデータ［００１］の場合、第２比較回路８１は、カウントアップを行わせるための信号を、第１インクカウンタ８０ａに対して出力する。また、比較部７１から出力された情報がデータ［０１０］の場合、第２比較回路８１は、カウントアップを行わせるための信号を、第２インクカウンタ８０ｂに対して出力する。このような構成を採ることで、図１４に示すように、各インクカウンタは、担当するドット階調を示すデータが比較部７１から出力される毎に、カウント値をインクリメント（＋１）する。また、比較部７１から出力されたデータが担当するドット階調を示していない場合にはカウント値を保持する。そして、ＣＰＵ３５は、各インクカウンタのカウント値に基づいて、シアンインクの吐出インク量（インク消費量）を認識することができる。この際、ＣＰＵ３５は、ドット階調毎のカウント値を用いているので、インク消費量を精度良く認識できる。
【００７１】
＜まとめ＞
このような構成を有する第１の６階調変換部５８ａでは、パターン変換部７２に第２レジスタ群７７（記憶部に相当する。）を設け、この第２レジスタ群７７を構成する各出力用レジスタ７７ａ〜７７ｅに、出力用指令階調値（他の指令階調値に相当する。）を記憶させている。そして、セレクト回路７８（出力部に相当する。）は、入力指令階調値の種別（ドット階調値）に応じた出力用指令階調値を読み出し、変換後指令階調値として出力している。このため、各出力用レジスタ７７ａ〜７７ｅに記憶させる出力用指令階調値の選び方次第で、任意の変換後指令階調値を設定することができる。すなわち、入力指令階調値の種別と変換後指令階調値の組み合わせを任意に定めることができる。従って、様々な種類の仕様に対応させることができる。
【００７２】
また、この６階調変換部５８が有する比較部７１（種別判定部に相当する。）には、複数の比較用レジスタによって構成された第１レジスタ群７４を設けている。そして、各比較用レジスタ７４ａ〜７４ｅには、ドットの階調（指令階調値）に対応する比較用指令階調値を記憶させている。このため、比較用レジスタ７４ａ〜７４ｅに記憶させる比較用指令階調値の選び方次第で、入力指令階調値と変換後指令階調値の組み合わせを定めることができる。従って、様々な種類の仕様に対応させることができる。
【００７３】
また、比較部７１が有する第１比較回路７６は、入力指令階調値を比較用指令階調値と比較し、一致する比較用指令階調値を記憶した比較用レジスタのアドレスを、種別の判定結果として出力する。ここで、入力指令階調値の種別が比較用レジスタのアドレスで表されているため、比較用指令階調値を書き換えても処理を共通化できる。このため、様々な仕様に対応させることができる。例えば、入力指令階調値とドット階調値の組み合わせが異なる複数種類の仕様に対して処理を共通化できる。
【００７４】
さらに、比較用レジスタのアドレスを、種別の判定結果として用いているので、制御が容易になる。この６階調変換部５８では、各比較用レジスタ７４ａ〜７４ｅのアドレスを、出力用レジスタ７７ａ〜７７ｅのアドレスとして用いている。すなわち、出力用レジスタ７７ａ〜７７ｅを特定するための情報として用いている。このため、出力用指令階調値を直接的に特定でき、記憶されている出力用指令階調値を出力させることができる。なお、比較用レジスタ７４ａ〜７４ｅのアドレス以外にも、比較用レジスタ７４ａ〜７４ｅを識別する識別情報であれば、種別の判定結果として好適に用いることができる。
【００７５】
また、本実施形態において、比較用レジスタ７４ａ〜７４ｅや出力用レジスタ７７ａ〜７７ｅのアドレスのビット数は、入力指令階調値のビット数よりも少ない。具体的には、入力指令階調値が４ビットのデータであるのに対し、比較用レジスタ７４ａ〜７４ｅ等のアドレスは３ビットのデータである。そして、変換後指令階調値（出力用指令階調値）は、入力指令階調値と同じく４ビットのデータである。すなわち、４ビットの入力指令階調値を４ビットの変換後指令階調値に変換するに際し、３ビットの識別情報（アドレス）を介している。一般に、４ビットのデータを他の４ビットのデータに変換する場合には、４ビットの識別情報が用いられる。しかし、本実施形態では、入力指令階調値や変換後指令階調値は６種類であり、３ビットで表現可能である。このため、識別情報として３ビットのデータを用いている。このような構成を採ったことにより、識別情報を扱う部分の構成を簡素化できる。例えば、第１比較回路７６、第２比較回路８１、及び、セレクト回路７８を３ビットの仕様で作製することができる。また、識別情報の伝達信号線を一般的な構成を採った場合よりも削減することができる。
【００７６】
また、インクカウント部７３に設けられたインクカウンタ群８０は、ドット階調の種別毎に設けられた複数のインクカウンタ８０ａ〜８０ｅを有する。そして、各インクカウンタ８０ａ〜８０ｅは、比較部７１から出力される種別の判定結果に基づいてカウント動作を行う。つまり、入力指令階調値の入力回数を種別毎にカウントしている。このような構成を採っているので、入力指令階調値と変換後指令階調値の様々な組み合わせに対し、共通化された処理で、インク消費量を取得することができる。
【００７７】
また、以上は、第１の６階調変換部５８ａについて説明したが、第２の６階調変換部５８ｂについても同様にあてはまる。
【００７８】
＝＝＝その他の実施形態＝＝＝
前述した実施形態は、複合機１に設けられた６階調変換部５８（階調値変換回路，階調変換部）について説明されている。この説明の中には、印刷装置や、印刷装置を制御するためのコンピュータプログラム及びコードの説明も含まれている。また、この実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはいうまでもない。特に、以下に述べる実施形態であっても、本発明に含まれる。
【００７９】
＜ドット階調について＞
前述した実施形態におけるドット階調は、ブラックインクとイエローインクが４階調（２ビット）、シアンインクとマゼンタインクが６階調（３ビット）であった。ドット階調はこの組み合わせに限定されるものではない。この場合、インク色の組み合わせは、インク量に対する色の変化度合いに応じて定めることが望ましい。例えば、イエローインクはインク量に対する色の変化度合いが他の色よりも小さく、シアンインク及びマゼンタインクはインク量に対する色の変化度合いが他の色よりも大きい。また、ブラックインクは、インク量に対する色の変化度合いがイエローインクよりも大きい。このため、イエローインクを４階調とし、他のインクを６階調としてもよい。
【００８０】
＜レジスタ群について＞
前述した実施形態では、第１レジスタ群７４（比較用レジスタ７４ａ〜７４ｅ）及び第２レジスタ群７７（出力用レジスタ７７ａ〜７７ｅ）に記憶させるデータをＣＰＵ３５によって設定できるように構成していた。ここで、変換後指令階調値をヘッドＨＤに適合させるという目的からすれば、少なくとも第２レジスタ群７７に記憶させるデータを、ＣＰＵ３５によって設定できればよい。すなわち、第１レジスタ群７４に記憶させるデータは、その内容が固定されていてもよい。そして、前述した実施形態のように第１レジスタ群７４に記憶させるデータについても、ＣＰＵ３５によって設定できるようにしたので、汎用性をより高めることができる。すなわち、入力指令階調値と変換後指令階調値の組み合わせを種々変更することができる。この場合においても、入力指令階調値と変換後指令階調値とを、種別を示す情報（アドレス）によって関連付けているので、組み合わせが変わったとしてもドット毎のインク吐出量（インク消費量）を認識することができる。
【００８１】
＜指令階調値について＞
前述した実施形態において、指令階調値は、画像処理ユニット４１及びマイクロウィーブ回路４２によって生成されていた。すなわち、画像処理ユニット４１及びマイクロウィーブ回路４２が指令階調値生成部として機能していた。これは、図１５の（１）及び（２）に示すように、複合機１を単体で使用する場合（スタンドアローン印刷の場合）、或いは、ホストコンピュータＣＰから送られてくる２５６階調のＲＧＢ画像データを印刷する場合を例に挙げたからである。
【００８２】
ところで、指令階調値は、複合機１（印刷装置）に接続された機器によって生成されてもよい。例えば、図１５の（３）に示すように、ホストコンピュータＣＰに生成させてもよい。この場合、プリンタドライバ（コンピュータプログラムの一種）が実行されることにより、ホストコンピュータＣＰが指令階調値生成部として機能する。すなわち、２５６階調のＲＧＢ画像データを、プリンタドライバを実行することで４階調や６階調のイメージデータ（指令階調値群）に変換する。そして、このイメージデータを複合機１（ＡＳＩＣ３１）へ送信する。このような構成であっても、前述した実施形態と同様の作用効果を奏する。
【図面の簡単な説明】
【００８３】
【図１】複合機の外観を説明する斜視図である。
【図２】複合機の構成を説明するブロック図である。
【図３】印刷機構を説明する図である。
【図４】ヘッドをノズル側から見た図である。
【図５】コントローラの概略構成を説明する図である。
【図６】ヘッド用制御部の具体的構成を説明するための図である。
【図７】第１ＲＡＭ及び第２ＲＡＭと６階調変換部の関係を説明する概念図である。
【図８】第１ＲＡＭが有する１番目のユニットを説明するための図である。
【図９】第１の６階調変換部と第２の６階調変換部の機能を説明する概念図である。
【図１０】ヘッド間信号線群と伝送される信号の内容を説明する図である。
【図１１】第１の６階調変換部の構成を説明するブロック図である。
【図１２】変換前指令階調値と変換後指令階調値の関係を説明する図である。
【図１３】４階調の指令階調値を説明する図である。
【図１４】６階調変換部が有するインクカウンタの動作を説明する図である。
【図１５】画像データの概略処理と担当する機器の関係を説明するための概念図である。
【符号の説明】
【００８４】
１  複合機，２  画像読み取り機構，３  印刷機構，４  駆動信号生成部，
５  カードスロット，６  センサ群，７  コントローラ，１１  原稿台，
１２  原稿台カバー，２１  用紙搬送機構，２２  キャリッジ移動機構，
２３  プラテン，２４  搬送ローラ，２５  排紙ローラ，２６  搬送モータ，
２７  タイミングベルト，２８  キャリッジモータ，２９  ガイド軸，
３１  ＡＳＩＣ，３２  ＲＯＭ，３３  第１ＳＤＲＡＭ，３４  第２ＳＤＲＡＭ，
３５  ＣＰＵ，３６  ホストＩ／Ｆ，３７  ＵＳＢホスト回路，
３８  デコード回路，３９  カードＩ／Ｆ，４０  読み取り制御ユニット，
４１  画像処理ユニット，４２  マイクロウィーブ回路，
４３  印刷制御ユニット，４４  ＳＤＲＡＭ_Ｉ／Ｆ，
４５  モータドライバ，４６  ＤＡＣ値出力部，４７  ヘッド用制御部，
５１  アドレスデコード部，５２  共通レジスタ部，５３  書き込み制御部，
５４  ヘッド送信制御部，５５  制御信号調停部，５６  第１ＲＡＭ，
５７  第２ＲＡＭ，５８  ６階調変換部，５９  ＲＡＭデータセレクタ部，
６０  ＳＰコマンドデータセレクタ部，６１  グリッチ防止回路，
６２  割り込み管理部，７１  比較部，７２  パターン変換部，
７３  インクカウント部，７４  第１レジスタ群，７４ａ  第１比較用レジスタ，
７４ｂ  第２比較用レジスタ，７４ｃ  第３比較用レジスタ，
７４ｄ  第４比較用レジスタ，７４ｅ  第５比較用レジスタ，
７５  合成回路，７６  第１比較回路，７７  第２レジスタ群，
７７ａ  第１出力用レジスタ，７７ｂ  第２出力用レジスタ，
７７ｃ  第３出力用レジスタ，７７ｄ  第４出力用レジスタ，
７７ｅ  第５出力用レジスタ，７８  セレクト回路，７９  分割回路，
８０  インクカウンタ群，８０ａ  第１インクカウンタ，
８０ｂ  第２インクカウンタ，８０ｃ  第３インクカウンタ，
８０ｄ  第４インクカウンタ，８０ｅ  第５インクカウンタ，
８１  第２比較回路，ＣＲ  キャリッジ，ＩＣ  インクカートリッジ，
ＨＵ  ヘッドユニット，ＨＤ  ヘッド，Ｎｚ  ノズル，
Ｎｋ  ブラックインクノズル列，Ｎｙ  イエローインクノズル列，
Ｎｃ  シアンインクノズル列，Ｎｍ  マゼンタインクノズル列，
ＰＵ１  駆動プーリー，ＰＵ２  アイドラプーリー，
ＣＯＭ  駆動信号，ＭＣ  メモリカード，ＥＮＣ  リニア式エンコーダ，
ＩＢ  内部バス，ＦＣ  フレキシブルケーブル，
ＨＳＯ１  第１ヘッド間信号線，ＨＳＯ２  第２ヘッド間信号線，
ＨＳＯ３  第３ヘッド間信号線，ＨＳＯ４  第４ヘッド間信号線，
ＨＳＯ５  第５ヘッド間信号線，ＨＳＯ６  第６ヘッド間信号線，
ＨＷ  外部機器，ＣＰ  コンピュータ
【図１】
0004561695.tif 000002
【図２】
0004561695.tif 000003
【図３】
0004561695.tif 000004
【図４】
0004561695.tif 000005
【図５】
0004561695.tif 000006
【図６】
0004561695.tif 000007
【図７】
0004561695.tif 000008
【図８】
0004561695.tif 000009
【図９】
0004561695.tif 000010
【図１０】
0004561695.tif 000011
【図１１】
0004561695.tif 000012
【図１２】
0004561695.tif 000013
【図１３】
0004561695.tif 000014
【図１４】
0004561695.tif 000015
【図１５】
0004561695.tif 000016