(57)【特許請求の範囲】
【請求項１】
ＭＢＥ法によりＺｎＯ系酸化物半導体と異なる熱膨張係数を有する基板上に、ＺｎＯ系酸化物半導体層をヘテロエピタキシャル成長する半導体装置の製法であって、５００℃以上の高温で前記ＺｎＯ系酸化物半導体層を成長し、ＺｎＯ系酸化物半導体層の成長終了後に、酸素の供給を止め、かつ、基板温度を５〜１０℃／分の降温速度で３５０℃以下まで下げることを特徴とするＺｎＯ系酸化物半導体層を有する半導体装置の製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえばＺｎＯ系酸化物半導体を用いた発光ダイオード（以下、ＬＥＤという）やレーザダイオード（以下、ＬＤという）などの発光素子、ＳＡＷ（surface acoustic wave；表面弾性波）フィルタやＳＡＷ発振素子などのＳＡＷデバイス、焦電素子、圧電素子、ガスセンサなどのように、たとえばサファイア基板上にＺｎＯ系酸化物半導体層をヘテロエピタキシャル成長する場合の半導体装置の製法に関する。さらに詳しくは、成長後の雰囲気ガスや基板とＺｎＯ系酸化物半導体層との間の熱膨張係数の差に起因するストレス、などに基づく成長膜中の転位や欠陥を減らし、高品質のＺｎＯ系酸化物半導体層を有する半導体装置の製法に関する。
【０００２】
【従来の技術】
フルカラーディスプレーや、信号灯などの光源に用いられる青色系（紫外から黄色の波長領域）のＬＥＤや、室温で連続発振する次世代の高精細ＤＶＤ光源用の青色ＬＤは、最近サファイア基板上にＧａＮ系化合物半導体を積層することにより得られるようになり脚光を浴びている。このような波長の短い発光素子として、ＧａＮ系化合物半導体が主流になっているが、ＺｎＯ系などのII−VI族化合物半導体を用いることも検討されている。ＺｎＯは、室温でのバンドギャップが３.３７ｅＶあり、ＺｎＯ系酸化物は、前述のＤＶＤ光源のほか、透明導電膜、透明なＴＦＴ、ＳＡＷデバイス、圧電素子などへの応用も期待されている。
【０００３】
このＺｎＯ系酸化物半導体も、ＧａＮ系化合物半導体やサファイアと同様にヘキサゴナル（hexagonal）結晶であり、格子定数がＧａＮと近いため、ＧａＮ系化合物半導体のエピタキシャル成長用基板として工業的に広く用いられているサファイアが基板として考えられている。しかし、サファイアの格子定数（ａ軸長）は、０.４７５８ｎｍであるのに対して、ＺｎＯのａ軸長は０.３２５２ｎｍであり、格子定数の差に基づく不整合が大きく、エピタキシャル成長層中に転位や結晶欠陥が生じやすいという問題がある。そのため、サファイア基板上に３５０℃程度の低温でＺｎＯ層などのバッファ層を成膜してから、６００℃程度の高温でＺｎＯ系酸化物半導体層を成長する方法などが考えられている。
【０００４】
【発明が解決しようとする課題】
前述のように、ＺｎＯ系酸化物半導体層を成長する基板として、現在考えられている最適なものは、サファイア基板である。しかし、このサファイア基板表面にＺｎＯ系酸化物半導体層を成長すると、バッファ層を介在させるなどの工夫を施してもエピタキシャル成長層中の転位や結晶欠陥を充分には減らすことができず、結晶性のよい高品質のＺｎＯ系酸化物半導体層が得られないという問題がある。
【０００５】
本発明者らは、このような問題を解決するため、鋭意検討を重ねた結果、従来結晶欠陥の生じる原因が、基板とエピタキシャル成長されるＺｎＯ系酸化物層との間の格子定数の差に基づく格子不整合にあり、これを解消するという考えで、その対策が施されていたが、サファイアとＺｎＯは、その熱膨張係数が、それぞれ７.３×１０-6Ｋ-1と、４.５３×１０-6Ｋ-1と異なり、この熱膨張係数の差に基づき、新たな転位や結晶欠陥が発生していることを見出した。さらに、一般的には、この種の半導体層の成長を終了した後は、その構成元素の蒸気圧の高い材料の気体を流しながら基板温度を下げるが、ＺｎＯ系酸化物半導体層の場合、酸素雰囲気中に放置されると、転位や結晶欠陥が進みやすいことを見出した。
【０００６】
本発明はこのような状況に鑑みてなされたもので、半導体層成長後の基板温度を下げる間の雰囲気や熱膨張係数の差に基づくエピタキシャル成長層への転位や結晶欠陥の発生を抑制して、結晶性の優れた高品質のＺｎＯ系酸化物半導体層を有する半導体装置の製法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前述のように、本発明者らは、サファイア基板上にエピタキシャル成長するＺｎＯ系酸化物半導体層の結晶性を向上させるため、鋭意検討を重ねた結果、６００℃程度の高温でＺｎＯ系酸化物半導体層をエピタキシャル成長し、成長が終った後に、直ちに基板を加熱するヒータをオフにすると、基板の温度変化が早く、基板とＺｎＯ系酸化物半導体層との熱膨張係数の差に基づき、両者間にストレスがかかり、エピタキシャル成長層中に新たに転位や結晶欠陥が発生することを見出した。すなわち、ＺｎＯ系酸化物半導体層のエピタキシャル成長中に結晶欠陥の生じないように注意をしながら成長しても、成長を終了後に基板温度が急激に低下すると、新たに転位や結晶欠陥が発生し、この転位や結晶欠陥が大きく特性に影響することが判明した。
【０００８】
そして、ＺｎＯ系酸化物半導体層の成長終了後に、ＺｎＯ系酸化物の材料である酸素の供給を止めて、その温度低下を、たとえば５〜１０℃／分以下のゆっくりしたスピードで降温することにより、結晶性の優れたＺｎＯ系酸化物半導体層が得られることを見出した。さらに、従来は蒸気圧の高い構成元素の気体はそのまま流しながら基板温度を下げているが、ＺｎＯ系酸化物の場合、酸素ガス雰囲気流中で基板温度を下げると、その酸素により表面が荒されるため、好ましくなく、酸素の供給を停止することにより、結晶性の優れたＺｎＯ系酸化物半導体層が得られることを見出した。
【０００９】
もちろん、ＺｎＯ系酸化物は、４００℃程度の低温でもエピタキシャル成長することができ、この程度の温度でエピタキシャル成長すれば、直接基板加熱用のヒータをオフにして急激に温度を下げても、室温との温度差が小さいため、新たな結晶欠陥の発生は殆ど生じないが、エピタキシャル成長の温度が低いと、残留キャリア濃度を減らすことができず、５５０〜６００℃程度の高温でエピタキシャル成長することが、残留キャリア濃度を減らし、所望のキャリア濃度の半導体層が得られると共に、ｐ形層のキャリア濃度も大きくしやすいことを本発明者らは別途見出し、５００℃程度以上の高温でＺｎＯ系酸化物半導体層をエピタキシャル成長することが好ましい。この場合に、とくに成長後の温度降下を注意して制御する必要があることを見出した。
【００１０】
本発明によるＺｎＯ系酸化物半導体層を有する半導体装置の製法は、ＭＢＥ法によりＺｎＯ系酸化物半導体と異なる熱膨張係数を有する基板上に、ＺｎＯ系酸化物半導体層をヘテロエピタキシャル成長する半導体装置の製法であって、５００℃以上の高温で前記ＺｎＯ系酸化物半導体層を成長し、ＺｎＯ系酸化物半導体層の成長終了後に、酸素の供給を止め、かつ、基板温度を５〜１０℃／分の降温速度で３５０℃以下まで下げることを特徴とする。
【００１１】
ここにＺｎＯ系酸化物半導体とは、Ｚｎを含む酸化物を意味し、具体例としてはＺｎＯの他IIＡ族とＺｎ、IIＢ族とＺｎ、またはIIＡ族およびIIＢ族とＺｎのそれぞれの酸化物などを含む。
【００１２】
この方法を用いることにより、ＺｎＯ系酸化物半導体層中に基板温度降下中の新たな転位や結晶欠陥の誘発を防止することができ、アンドープの状態でキャリア濃度が小さくなり、モビリティが向上する。その結果、半導体発光素子での活性層の結晶性が優れ、高い発光効率に寄与すると共に、ｐ形層などのキャリア濃度を充分に上げることができなかったものを、結晶性が優れることにより、キャリアのモビリティが向上し、キャリア濃度も非常に大きくなる。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明によるＺｎＯ系酸化物半導体層を有する半導体装置の製法について説明をする。本発明による半導体装置の製法は、図１にその一実施形態であるフローチャートが示されるように、ＺｎＯ系酸化物半導体と異なる熱膨張係数を有する基板上に、ＺｎＯ系酸化物半導体層をヘテロエピタキシャル成長する場合に、５００℃以上の高温で前記ＺｎＯ系酸化物半導体層を成長し、ＺｎＯ系酸化物半導体層の成長終了後に、酸素の供給を止め、かつ、基板温度を３５０℃以下まで徐冷することを特徴とする。
【００１４】
具体的には、図１に示されるように、サファイア基板を脱脂洗浄し（Ｓ１）、ついで、たとえばＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）成長室に入れて７００℃程度まで昇温して、２０分程度のサーマルクリーニングを行う（Ｓ２）。その後、３５０℃程度に基板温度を下げ、Ｚｎと酸素ラジカルのセルを開口し、ＺｎＯからなるバッファ層を０.１μｍ程度成長する（Ｓ３）。その後、Ｚｎセルを閉めると共に、酸素ラジカルの照射を止めて基板温度を６００℃程度まで昇温する（Ｓ４）。この昇温は、通常の加熱用ヒータの電流を増加することにより行うもので、５０〜１００℃／分程度の割合で昇温する。基板温度が所定の温度、たとえば６００℃程度になったら、再度Ｚｎおよび酸素ラジカルを開き、アンドープのＺｎＯ層を、たとえば１〜２μｍ程度成長する（Ｓ５）。その後、酸素ラジカルを止めると共に、基板加熱用のヒータを一度にオフにしないで、徐々に電流を下げることにより、たとえば５〜１０℃／分程度の割合で、３５０℃以下まで基板温度を下げる（Ｓ６）。その後、成長室から基板を取り出せば、サファイア基板表面にアンドープのＺｎＯ層が得られる。
【００１５】
前述のように、本発明者らは、サファイア基板上に成長されるＺｎＯ系酸化物半導体層の結晶性を向上させるため、図１に示されるプロセスで、ＺｎＯ系酸化物半導体層を成長した後の基板温度の降温スピード、およびその際の酸素ラジカルＯ*照射の有無など、条件を種々変化させてモビリティ（ｃｍ2Ｖ-1ｓ-1）およびそのときのキャリア濃度（ｃｍ-3）を調べた。その結果を表１に示す。
【００１６】
【表１】
0004540201.tif 000002
【００１７】
なお、表１において、降温スピードが遅いとは、７℃／分、すなわち本発明の徐冷に相当するもので、速いとは、従来の加熱ヒータを一度にオフにする方法で、たとえば２００℃／分程度のスピードで降下することを意味する。また、酸素ラジカルＯ*の有無とは、従来の、半導体層の成長が終った後も、酸素などの気体はそのまま照射を続けて温度を下げたり上げたりしていた状態を「有」とし、この酸素ラジカルの照射も止めた状態を「無」としている。表１から明らかなように、ラジカル酸素の照射を止めてゆっくりと（５〜１０℃／分）降温させることにより、小さなキャリア濃度で大きなモビリティ８２.３が得られた。
【００１８】
なお、表１からも明らかなように、ゆっくりと降温させても、酸素ラジカルの照射を続けたままであると、むしろ急に冷却したものよりもモビリティは低下し、好ましくなかった。これは、熱膨張係数の差に基づく転位や結晶欠陥の発生よりも、酸素の取込みによる補償（格子間にＯを取り込む）の方が大きいことを示している。
【００１９】
前述の例では、７℃／分の割合で降温させたが、余り遅くすると、時間がかかりすぎて量産には適さず、降温スピードを早くするほど、アンドープのキャリア濃度が大きくなってモビリティが小さくなり、従来の冷却方法に近づく。そのため、好ましくは５〜５０℃／分、さらに好ましくは、５〜１０℃／分程度の割合で徐冷することが望ましい。また、ＭｇまたはＣｄを混晶したＺｎＯ系酸化物でも同様の結果が得られた。また、ＭＢＥ法ではなく、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition；有機金属化学気相成長）法により成長する場合でも同様であった。
【００２０】
本発明によれば、ＺｎＯ系酸化物半導体層の成長を全て終了した後、基板温度を、成長温度の６００℃程度の高温から室温近くの低温まで、非常にゆっくり（従来は、たとえばエピタキシャル成長の終了から室温近くまでの降温時間が５分程度であったのが、本発明では、４５分程度になる）下げているため、基板と成長したＺｎＯ系酸化物半導体層との熱膨張係数が異なっていても、そのストレスはそれほどＺｎＯ系酸化物半導体層にかからない。しかも、従来はＺｎＯ系酸化物半導体層の成長が終了しても、ＺｎやＭｇなどの金属材料はそのセルを閉めて照射が遮断されるものの、酸素などの気体の材料源はそのまま流し続けられるのが一般的であるが、少なくとも酸素ラジカルの照射を遮断することにより、酸素を格子間などに過剰に取り込むこともなく、降温するのに長い時間をかけても、熱膨張係数の差に基づくストレスを開放するだけで、非常に優れたＺｎＯ系酸化物半導体層を得ることができる。
【００２１】
さらに、具体的な例として、図２に示されるＬＥＤチップの製法について説明する。このＬＥＤは、発光層形成部１０が、たとえばＣｄxＺｎ1-xＯ（０≦ｘ＜１、たとえばｘ＝０.０８）からなる０.１μｍ程度厚の活性層１５を、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえばｙ＝０.１５）からなる２μｍ程度厚のｎ形のクラッド層１４と、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえばｙ＝０.１５）からなる２μｍ程度厚のｐ形クラッド層１６によりサンドイッチされた構造になっている。そして、その表面にｐ形ＺｎＯからなるｐ形コンタクト層１７が１μｍ程度設けられている。
【００２２】
このＬＥＤを製造するには、たとえばＭＢＥ装置内にサファイア基板１１をセッティングし、基板温度を６００〜７００℃にしてサーマルクリーニングをした後、基板温度を４００℃程度にし、酸素ラジカルおよびＺｎのソース源（セル）のシャッターをあけて照射し、ＺｎＯからなるバッファ層１２を５０ｎｍ〜０.１μｍ程度成膜する。
【００２３】
ついで、酸素の照射を止めて基板温度を５５０〜６００℃程度にし、その後酸素ラジカルのシャッターを再度あけ、酸素ラジカルとＺｎを照射すると共に、ｎ形ドーパントのＡｌまたはＧａのシャッターもあけてｎ形のＺｎＯからなるｎ形コンタクト層１３を１.５μｍ程度成長させる。ついで、Ｍｇのシャッターもあけて、ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえばｙ＝０.１５）からなるｎ形のクラッド層１４を２μｍ程度、Ｍｇを止めて、ＣｄのシャッターをあけアンドープでＣｄxＺｎ1-xＯ（０≦ｘ＜１、たとえばｘ＝０.０８）からなる活性層１５を０.１μｍ程度成長する。
【００２４】
そして、Ｃｄを止めてＭｇのシャッターを再びあけ、さらにプラズマ励起チッ素のシャッターをあけ、Ｎをドーピングしたｐ形ＭｇyＺｎ1-yＯ（０≦ｙ＜１、たとえばｙ＝０.１５）からなるｐ形クラッド層１６を２μｍ程度成長する。さらにＭｇを止めて、ｐ形ＺｎＯからなるｐ形コンタクト層１７を１μｍ程度順次成長する。このｎ形クラッド層１４、活性層１５およびｐ形クラッド層１６により発光層形成部１０を構成している。
【００２５】
その後、酸素ラジカルを含む全ての材料の供給を止め、基板温度を毎分５〜１０℃の割合でゆっくり下げ、室温近辺まで充分に下がってからＭＢＥ装置よりエピタキシャル成長がされたウェハを取り出す。そして、スパッタ装置に入れて透明性導電膜であるＩＴＯ膜１８を０.１５μｍ程度の厚さに設ける。その後、積層した半導体層の一部をＲＩＥ法などのドライエッチングによりｎ形コンタクト層１３を露出させ、サファイア基板１１を研磨し、基板１１の厚さを１００μｍ程度とし、ＩＴＯ膜１８上にＮｉ／Ａｌなどからなるｐ側電極２０を、エッチングにより露出したｎ形コンタクト層１３の表面にＴｉ／Ａｕなどからなるｎ側電極１９を、それぞれたとえばリフトオフ法による真空蒸着などにより形成する。その後ウェハからチップ化することにより、図２に示されるＬＥＤチップが得られる。
【００２６】
なお、この例では、発光層形成部１０がダブルヘテロ接合のＬＥＤチップであったが、ヘテロ接合またはホモ接合のｐｎ接合構造などの他の接合構造でも同じである。また、ＬＥＤでなくてもＬＤであっても同様である。この場合、たとえば活性層１５はノンドープのＣｄ0.03Ｚｎ0.97Ｏ／Ｃｄ0.2Ｚｎ0.8Ｏからなるバリア層とウェル層とをそれぞれ５ｎｍおよび４ｎｍづつ交互に２〜５層づつ積層した多重量子井戸構造により形成することが好ましい。また、活性層１５が薄く充分に光を活性層１５内に閉じ込められない場合には、たとえばＺｎＯからなる光ガイド層が活性層の両側に設けられる。また、ＩＴＯ膜１８からなる透明電極は不要で、直接ｐ側電極２０をストライプ状にパターニングして形成したり、半導体層の上部をメサ型形状にエッチングしたり、電流狭窄層を埋め込むことにより、電流注入領域を画定する構造に形成される。
【００２７】
本発明の半導体発光素子の製法によれば、発光層形成部を構成する活性層やｎ形クラッド層およびｐ形クラッド層などの結晶性が非常に優れ、活性層の結晶性が優れることによりＬＥＤの発光効率やＬＤのしきい電流値を下げることができ、また、ｐ形クラッド層のキャリア濃度を大幅に上げることができる（モビリティが大きい）ため、直列抵抗が小さくなり、低い動作電圧で大きな出力が得られる高特性の発光素子が得られる。また、発光素子に限らず、結晶性の優れた高品質のＺｎＯ系酸化物半導体層が得られるため、その品質を向上させることができる。
【００２８】
【発明の効果】
本発明によれば、ＺｎＯ系酸化物半導体層を格子定数や熱膨張係数が大きく異なるサファイア基板上に成長する場合でも、転位や結晶欠陥などの生成を非常に抑えて成長させることができる。その結果、結晶性の優れたＺｎＯ系酸化物半導体層により、半導体発光素子など高性能なＺｎＯ系酸化物半導体層を有する半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製法の一実施形態を示すフローチャートである。
【図２】本発明により製造される装置の一例であるＬＥＤチップの説明図である。
【符号の説明】
１４    ｎ形クラッド層
１５    活性層
１６    ｐ形クラッド層
１７    ｐ形コンタクト層
【図１】
0004540201.tif 000003
【図２】
0004540201.tif 000004