(57)【特許請求の範囲】
【請求項１】
プラズマディスプレイパネル内に在る複数のセルの中から放電を生じさせるセルと放電を生じさせないセルとを選択的に決定づけるアドレス期間、当該アドレス期間に放電を生じさせることが決定づけられたセルのみを放電させる放電維持期間並びに、前記アドレス期間の前または前記アドレス期間と前記放電維持期間との間または前記放電維持期間の後のうちのいずれか２箇所に別々に配置される第１および第２の移行期間の少なくとも４つの期間を含む複数のサブフィールドを１フィールドに設けて前記プラズマディスプレイパネルを階調表示可能に駆動するプラズマディスプレイ駆動回路であって、
前記複数のサブフィールドが切り替わるタイミングである境界タイミング並びに前記アドレス期間および前記放電維持期間の終了タイミングを出力するサブフィールド内タイミング生成部と、
前記境界タイミングと前記アドレス期間および前記放電維持期間の終了タイミングを用いて前記アドレス期間および前記放電維持期間には動作させないようにするが前記第１および第２の移行期間には動作させるようにすることによって、前記第１および第２の移行期間に出力すべき第１の信号を生成する移行期間波形生成部とを備え、
前記移行期間波形生成部は、
前記第１の移行期間の次に第２の移行期間が続いていると仮定して前記第１の移行期間の開始点を基準として前記第１の信号を連続的に発生させる場合のタイミングを示す通期変化点情報を記憶する通期変化点情報記憶手段と、
前記通期変化点情報に応じて前記第１の信号を生成する第１の制御信号生成手段とを含むことを特徴とするプラズマディスプレイ駆動回路。
【請求項２】
前記第１の制御信号生成手段は、
前記境界タイミング並びに前記アドレス期間および前記放電維持期間の終了タイミングを用いて前記第１および第２の移行期間だけ前記プラズマディスプレイ駆動回路のシステムクロックをカウントする主計数器と、
前記通期変化点情報と前記主計数器の計数値とを比較する第１の比較器と、
前記第１の比較器の比較結果に応じて前記第１の信号を出力する第１の制御信号出力器とを含み、
前記通期変化点情報記憶手段は、
前記第１の比較器の前記比較結果に応じて、出力する前記通期変化点情報を順次選択することを特徴とする、請求項１記載のプラズマディスプレイ駆動回路。
【請求項３】
前記アドレス期間および前記放電維持期間の前記終了タイミング並びに前記アドレス期間および前記放電維持期間の開始タイミングを用いて前記アドレス期間および前記放電維持期間には動作させるようにするが前記第１および第２の移行期間には動作させないようにすることによって、前記アドレス期間および前記放電維持期間に出力すべき第２の信号を生成する繰返し期間波形生成部をさらに備え、
前記繰返し期間波形生成部は、
前記アドレス期間において前記第２の信号を得るために繰り返される第１の同一動作が現れる第１の周期、前記放電維持期間において前記第２の信号を得るために繰り返される第２の同一動作が現れる第２の周期、前記第１の周期内でのタイミングを示す第１周期内変化点情報および、前記第２の周期内でのタイミングを示す第２周期内変化点情報を記憶するための周期内変化点情報記憶手段と、
前記第１および第２周期内変化点情報に応じて前記第２の信号を生成する第２の制御信号生成手段とを含むことを特徴とする、請求項１または請求項２記載のプラズマディスプレイ駆動回路。
【請求項４】
前記第２の制御信号生成手段は、
前記アドレス期間および前記放電維持期間の前記終了タイミング並びに前記アドレス期間および前記放電維持期間の開始タイミングを用いて前記アドレス期間および前記放電維持期間だけ前記プラズマディスプレイ駆動回路のシステムクロックをカウントする副計数器と、
前記周期内変化点情報と前記副計数器の計数値とを比較する第２の比較器と、
前記第２の比較器の比較結果に応じて前記第２の信号を出力する第２の制御信号出力器とを含み、
前記周期内変化点情報記憶手段は、
前記プラズマディスプレイ駆動回路の外部から前記周期内変化点情報を書換可能に構成され、かつ、前記第２の比較器の前記比較結果に応じて、出力する前記周期内変化点情報を順次選択可能に構成されていることを特徴とする、請求項３記載のプラズマディスプレイ駆動回路。
【請求項５】
前記通期変化点情報記憶手段は、
前記プラズマディスプレイ駆動回路の外部から前記通期変化点情報を書換可能に構成されていることを特徴とする、請求項１から請求項４のうちのいずれか一項に記載のプラズマディスプレイ駆動回路。
【請求項６】
請求項１ないし請求項５のいずれかに記載の前記プラズマディスプレイ駆動回路を有することを特徴とする、プラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はプラズマディスプレイを駆動するプラズマディスプレイ駆動回路およびプラズマディスプレイ装置に関し、特に階調表示機能を有するプラズマディスプレイ駆動回路およびプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
図１６は、例えば特開平１０−１６３７５５号公報の図１と図２に開示されている、従来のプラズマディスプレイ装置の全体構成の一例を示すブロック図である。まず、図１６を用いてプラズマディスプレイ装置の全体構成について説明する。プラズマディスプレイ装置は、マトリクス状に配置された多数のセルを個々独立に放電発光させることで画像を表示するパネル１と、パネル１上に配列された複数の電極Ａｊ（ｊ＝０．１．２．３．・・，ｍ−１），Ｘｃ，Ｙｉ（ｉ＝０，１，２，３，・・，ｎ−１）を通してパネル１の各セルに放電およびその準備のための電気エネルギーを供給するアドレスドライバ２、Ｘドライバ３並びに走査ドライバ４およびＹドライバ５と、各ドライバ２〜５を制御するための制御回路６と、例えば１００Ｖの商用電源（図示せず）に接続され、制御回路６の制御の下でアドレスドライバ２、Ｘドライバ３およびＹドライバ５に高圧駆動電力HDPを供給するとともに制御回路６に低圧電力LPを供給する電源回路７とを備えて構成される。制御回路６から各ドライバ２〜５に対して駆動制御信号DCSが出力され、さらに制御回路６からアドレスドライバ２に対しては表示データDDATAが出力される。
【０００３】
パネル１が有するｎ本の走査電極Ｙｉは、互いに平行に配置されている。また、共通電極Ｘｃは、パネル１の内部で走査電極Ｙｉのそれぞれと対を成して互いに平行にｎ本配置されるとともにパネル１の外部で１本に纏められる。走査電極Ｙｉおよび共通電極Ｘｃと所定の間隔を保って立体交差するｍ本のアドレス電極Ａｊは、走査電極Ｙｉおよび共通電極Ｘｃに対して垂直な方向に延びる。１つの発光セルは、これら走査電極Ｙｉとアドレス電極Ａｊとが立体交差する１つの点に形成される。
【０００４】
アドレスドライバ２は、ｍ本のアドレス電極Ａｊそれぞれに制御回路６からの表示データDDATAに対応して制御回路６からの駆動制御信号DCSが規定するタイミングで所定の電圧を供給する。Ｘドライバ３は、１本に纏められた共通電極Ｘｃに制御回路６からの駆動制御信号DCSに応じて所定の電圧を供給する。走査ドライバ４は、アドレス期間において、書込処理対象のセルをアドレス電極Ａｊと共に制御回路６からの駆動制御信号DCSによって順次選択される走査電極Ｙｉによって順次決定する一方、放電維持期間においては、制御回路６からの駆動制御信号DCSが規定するタイミングでＹドライバ５で生成される所定の電圧を走査電極Ｙｉ全てに供給することにより共通電極Ｘｃとの間での放電発光を実現する。
【０００５】
制御回路６は、水晶発振子の出力や水晶発振子の出力を分周した信号などから、制御回路６を動作させるシステムクロックSCLKを発生させるクロック生成系回路８と、垂直同期信号Vsyncを基準にして生成した信号処理系制御信号SPCSおよび駆動制御信号DCSをシステムクロックSCLKに同期して出力する制御波形生成系回路１０と、垂直同期信号Vsyncや映像データVDATAやドットクロックDCLKや水平同期信号Hsyncから表示データDDATAおよび駆動制御信号DCSを生成してシステムクロックSCLKに同期させつつ信号処理系制御信号SPCSが示すタイミングで生成した信号を出力する信号処理系回路９とを有する。なお、垂直同期信号Vsyncは映像の１フィールドの開始基準を示す信号であり、水平同期信号Hsyncは映像の横方向の基準を示す信号である。また、制御波形生成系回路１０は、電源回路７に対して電源制御信号PCSを出力する。
【０００６】
次に、図１７を用いてプラズマディスプレイの駆動方法について説明する。ここで説明する駆動方法は、例えば特開平１０−１６３７７５号公報において、その公報に記載されている図３を用いて説明されている駆動方法に相当するものである。プラズマディスプレイは、例えば１秒間に６０枚の画像を表示することによって動画を表現する。１枚の画像表示期間、すなわち１フィールドは、図１７（ａ）に示すように、Ｗ個のサブフィールド（以下ＳＦと記す場合もある）と１個の休止期間で構成されている。第１サブフィールドから第Ｗサブフィールドの各サブフィールドは、図１７（ｂ）に示すように、アドレス電極Ａｊと走査電極Ｙｉとを用いて書き込み処理を実行するアドレス期間と、アドレス期間の前に在って書き込み処理を正確に実行するための準備を行う前処理期間と、書き込み処理によって放電することが決定づけられたセルを走査電極Ｙｉと共通電極Ｘｃとの間で起こす放電によって発光させる放電維持期間と、アドレス期間と放電維持期間との間に存在して放電を維持させるための準備を行う前処理期間と、放電維持期間後に存在して放電を終了させる後処理期間から構成される。
【０００７】
図１７（ｃ）は、アドレスドライバ２からアドレス電極Ａｊに印加される電圧波形を示している。図１７（ｃ）において、前処理期間に印加されているパルスは、パネル１の状態を設定するためのプライミングパルスまたは消去パルスであり、放電維持期間および後処理期間には、一定の電圧が印加されることが示されている。図中のアドレス期間に記されている複数の矩形は走査電極Ｙｉ毎の書込処理の繰返しを表わしている。図１７（ｄ）は、Ｘドライバ３から共通電極Ｘｃに印加される電圧波形を示している。共通電極Ｘｃに対して前処理期間に印加されるパルスは、プライミングパルスまたは消去パルスである。アドレス期間には、共通電極Ｘｃに一定の電圧が印加され、放電維持期間には、放電維持パルスが複数回印加される。図１７（ｅ）は、Ｙドライバ５から走査電極Ｙｉに印加される電圧波形を示している。図中のアドレス期間に記されている複数の矩形は走査電極Ｙｉ毎の書込処理の繰返しを表わしており、書込処理で選択される走査電極の箇所のみ最も低い電位となることを表わしている。また、放電維持期間には走査電極Ｙｉに対して放電維持パルスが複数回印加されるが、共通電極Ｘｃに印加される放電維持パルスとはタイミングをずらして交互に印加される。
【０００８】
以上のように、同一サブフィールド内でも、前処理期間、アドレス期間、中処理期間、放電維持期間および後処理期間において、種々のタイミングでパルスが印加され、特にアドレス期間および放電維持期間ではそれぞれに定められた所定の周期でパルスを発生させるために同じような制御シーケンスの繰り返しがあるのに対し、前処理期間、中処理期間および後処理期間では、そのような周期的に類似の制御シーケンスの繰り返しがない点が異なる。そのために、制御回路６が行うドライバ２〜５の制御が複雑になっている。さらに、階調表示を行うために放電維持期間で印加されるパルス数がサブフィールド毎に異なることによって、制御回路６の制御が一層複雑なものとなっている。なお、このようなパルスの繰り返しのない期間（前処理期間、中処理期間、後処理期間）を移行期間と呼び、パルスの繰り返しのある期間（アドレス期間、放電維持期間）を繰返し期間と呼ぶ。例えば、あるサブフィールドの長さが１７００μsec.のとき、前処理期間は３００μsec.、中処理期間は８０μsec.、後処理期間は１００μsec.程度に設定される。
【０００９】
図１８は、従来のプラズマディスプレイ駆動回路の制御波形生成系回路１０の一構成例を示すブロック図である。かかる制御波形生成系回路１０は例えば特開平１０−１６３７５５号公報の図４に開示されている。図１８の駆動波形／制御信号ＲＯＭ８２には、サブフィールド一つ分の駆動波形および駆動波形発生制御手段８４に対して出力される制御信号が記憶されている。垂直同期信号Vsyncによって、駆動波形発生制御手段８４は、ＲＯＭアドレスカウンタ８１にシステムクロックSCLKのカウントを開始させる。ＲＯＭアドレスカウンタ８１がシステムクロックSCLKによりその計数値を上昇させるのに伴なって、駆動波形／制御信号ＲＯＭ８２はＲＯＭデータをＲＯＭデータ変換手段８３に出力する。つまり、ＲＯＭアドレスカウンタ８１が出力するＲＯＭデータは、計数値の上昇に伴って、前処理期間、アドレス期間、中処理期間、放電維持期間および後処理期間の各期間のデータへと順次変わっていく。
ただし、アドレス期間と放電維持期間に関して駆動波形／制御信号ＲＯＭ８２は、繰返しサイクルの最小単位のみ記憶している。アドレス記憶手段８０は、このアドレス期間と放電維持期間について、ＲＯＭアドレスカウンタ８１の繰返しサイクルの最小単位に応じた先頭アドレスを保持するように、駆動波形発生制御手段８４により制御される。ＲＯＭアドレスカウンタ８１が先頭アドレスから繰返しサイクルの最小単位分の計数上昇を所定の回数だけ繰返した後、ＲＯＭアドレスカウンタ８１の計数値は、駆動波形／制御信号ＲＯＭ８２の繰返しサイクルの最小単位の次のデータが格納されているアドレスへと駆動波形発生制御手段８４により変更される。一方、ＲＯＭデータ変換手段８３は、駆動波形発生制御手段８４を制御する信号と図１６に示すアドレスドライバ２やＸドライバ３や走査ドライバ４やＹドライバ５への駆動制御信号DCSとの合計が駆動波形／制御信号ＲＯＭ８２の出力であるＲＯＭデータの数より多いため、ＲＯＭデータを複数まとめて同期をとって出力する機能を有している。
【００１０】
【発明が解決しようとする課題】
従来のプラズマディスプレイ駆動回路は以上のように構成されているので、サブフィールド毎に異なる制御信号を発生させなければならず、回路構成が複雑になるという問題がある。
【００１１】
また、例えば１つの記憶回路（ＲＯＭ等）にサブフィールド一つ分の波形情報が、前処理期間、アドレス期間、中処理期間、放電維持期間および後処理期間の順序に従って記憶されており、そのためサブフィールド内のある一部分の波形を変更する場合に変更箇所以降全ての期間の波形情報を変更する必要が生じるという問題がある。
【００１２】
また、プラズマディスプレイ駆動回路をプラズマディスプレイの中に組み込んだ後で、サブフィールド単位やフィールド単位あるいはプラズマディスプレイの表示率や発光時間経過に対応して駆動制御波形を変更しようとしても、それができなかったり、たとえできるとしても膨大な情報を予め記憶回路（ＲＯＭ等）に格納しておく必要が生じたりするという問題がある。加えて、従来の制御波形生成系回路では、時間単位に駆動制御信号や信号処理系制御信号を全て一緒に記憶回路（ＲＯＭ等）に格納しているため、複数の駆動制御信号の中の１つの駆動制御信号あるいは複数の信号処理系制御信号の中の１つの信号処理系制御信号を変更する場合に、他の駆動制御信号と信号処理系制御信号全てを同時に変更する必要が生じるという問題もある。
【００１３】
この発明は上記の問題点に鑑みてなされたものであり、プラズマディスプレイ駆動回路の回路構成を簡素化して安価に提供することを目的とする。また、複数の駆動制御信号の波形や信号系制御信号波形を変更可能に構成することによりプラズマディスプレイの機能の向上や寿命の延長を目的としている。さらに、駆動制御信号の波形や信号系制御信号波形を容易に短時間で変更することを目的としている。
【００１８】
【課題を解決するための手段】
本発明の主題に係るプラズマディスプレイ駆動回路は、プラズマディスプレイパネル内に在る複数のセルの中から放電を生じさせるセルと放電を生じさせないセルとを選択的に決定づけるアドレス期間、当該アドレス期間に放電を生じさせることが決定づけられたセルのみを放電させる放電維持期間並びに、前記アドレス期間の前または前記アドレス期間と前記放電維持期間との間または前記放電維持期間の後のうちのいずれか２箇所に別々に配置される第１および第２の移行期間の少なくとも４つの期間を含む複数のサブフィールドを１フィールドに設けて前記プラズマディスプレイパネルを階調表示可能に駆動するプラズマディスプレイ駆動回路であって、前記複数のサブフィールドが切り替わるタイミングである境界タイミング並びに前記アドレス期間および前記放電維持期間の終了タイミングを出力するサブフィールド内タイミング生成部と、前記境界タイミングと前記アドレス期間および前記放電維持期間の終了タイミングを用いて前記アドレス期間および前記放電維持期間には動作させないようにするが前記第１および第２の移行期間には動作させるようにすることによって、前記第１および第２の移行期間に出力すべき第１の信号を生成する移行期間波形生成部とを備え、前記移行期間波形生成部は、前記第１の移行期間の次に第２の移行期間が続いていると仮定して前記第１の移行期間の開始点を基準として前記第１の信号を連続的に発生させる場合のタイミングを示す通期変化点情報を記憶する通期変化点情報記憶手段と、前記通期変化点情報に応じて前記第１の信号を生成する第１の制御信号生成手段とを含むことを特徴とする。
【００２５】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１によるプラズマディスプレイ駆動回路について説明する。図１は、実施の形態１によるプラズマディスプレイ駆動回路における制御波形生成系回路の一構成例を示すブロック図である。図１の制御波形生成系回路１０Ａは、サブフィールド管理部１１、回数管理部１２、移行期間波形生成部１３、繰返し期間波形生成部１４および両期間波形生成部１５の５つの機能ブロックを含んで構成されている。図２は、図１の制御波形生成系回路１０Ａの動作を説明するための波形図である。各サブフィールド内は、図２（ａ）に示すように、従来と同様、前処理期間、アドレス期間、中処理期間、放電維持期間および後処理期間から構成され、放電維持期間の長さはサブフィールド毎に異なる。
【００２６】
移行期間波形生成部１３は、移行期間のみに関わる移行期間変化制御信号TPVCSを、移行期間復帰情報TPRIによって与えられる移行期間の開始点を基準として、記憶している変化点情報から生成する。繰返し期間波形生成部１４は、サブフィールド内のアドレス期間および放電維持期間のみに関わる繰返し期間変化制御信号RPVCSを、切換信号CHSによって与えられるアドレス期間および放電維持期間の開始点を基準として、記憶している変化点情報から生成する。両期間波形生成部１５は、繰返し期間変化制御信号RPVCSと移行期間変化制御信号TPVCSとから、繰返し期間と移行期間とにわたる駆動制御信号DCSを生成する。このような構成をとることによって、移行期間波形生成部１３と繰返し期間波形生成部１４とが変化点の基準を独立に有する。つまり、従来のように、例えば図１８のＲＯＭアドレスカウンタ８１が移行期間および繰返し期間の両方のアドレスをフィールドの開始点を基準に発生するのとは異なり、移行期間波形生成部１３は同期・サブフィールド情報SSI（図２（ｂ）参照）によって前処理期間の開始点が与えられ、移行期間復帰情報TPRI（図２（ｊ）参照）によって中処理期間と後処理期間の開始点が与えられ、一方繰返し期間波形生成部１４は切換信号CHS（図２（ｋ）参照）によってアドレス期間の開始点と後処理期間の開始点とが各々与えられる。従って、繰返し期間波形生成部１４では、繰返し期間（アドレス期間および放電維持期間）の開始点以降を書き換えることで、移行期間（前処理期間、中処理期間および後処理期間）とは無関係に独立して生成波形を設定できる。同様に、移行期間波形生成部１３では、移行期間の開始点以降を書き換えることで、繰返し期間とは無関係に独立して生成波形を設定できる。このように個々独立に生成波形の設定を行うことができ、波形設計を繰返し期間と移行期間とで独立に行うことができるので、波形設計を容易にかつ短時間で行うことができる。
【００２７】
次に、図１に示す５つの機能ブロックについてさらに説明する。サブフィールド管理部１１は、１フィールドの開始および１フィールド内のサブフィールドの順序を制御する。このサブフィールド管理部１１が、映像信号の１フィールドの開始点を示す垂直同期信号Vsyncを基準に同期・サブフィールド情報SSIを回数管理部１２や移行期間波形生成部１３、繰返し期間波形生成部１４に出力すると共に、電源投入時や映像信号不良時に図１６の電源回路７を制御する電源制御信号PCSを出力する。同期・サブフィールド情報SSIは、図２（ｂ）に示すように、実行すべきサブフィールドが第何番目のサブフィールドであるかという情報が１サブフィールドの間ずっと出力されており、この情報が変化するタイミングでサブフィールド間の境界が現れる境界タイミングが得られる。
【００２８】
回数管理部１２は、サブフィールド管理部１１からの同期・サブフィールド情報SSIと移行期間波形生成部１３からの移行期間終了情報TPFIに応じて繰返し期間波形生成部１４を起動させる。この移行期間終了情報TPFIは、図２（ｄ）に示すように、前処理期間、中処理期間および後処理期間がそれぞれ終了するタイミングを表わす。回数管理部１２は、同期・サブフィールド情報SSIと移行期間終了情報TPFIに加えて繰返し期間波形生成部１４からの繰返し単位終了情報RUFIを得て繰返し回数情報RTIを繰返し期間波形生成部１４に出力する。図２（ｉ）に示す繰返し回数情報RTIは、繰返し期間波形生成部１４の出力波形の繰返し回数を管理するための情報である。繰返し単位終了情報RUFIは、図２（ｇ）に示すように、繰返し波形の繰返し１回分の終了、つまり繰返し周期の１周期分の終了を表わす。また、回数管理部１２は、回数管理部１２の内部で生成される繰返し回数情報RTIと繰返し期間波形生成部１４の繰返し単位終了情報RUFIからアドレス期間や放電維持期間の終了を認識し、移行期間生成部１３に対して図２（ｊ）に示す移行期間復帰情報TPRIを出力する。
【００２９】
移行期間波形生成部１３は、移行期間における駆動制御信号DCSの変化点を示す変化点情報を格納している。移行期間波形生成部１３が記憶している変化点情報は、アドレス期間と放電維持期間を挟んで飛び飛びに配置されている前処理期間と中処理期間と後処理期間が続いていると仮定して、前処理期間の開始点を基準として前処理期間と中処理期間と後処理期間の制御信号を連続的に発生させる場合のタイミングを示す通期変化点情報である。前述のように定義すると、前処理期間と中処理期間と後処理期間のうちの２つが第１または第２の移行期間に相当する。移行期間波形生成部１３は、サブフィールド管理部１１からの同期・サブフィールド情報SSIと回数管理部１２からの移行期間復帰情報TPRIを基に、記憶している変化点情報に従い、各サブフィールドの前処理期間、中処理期間および後処理期間で変化する移行期間変化制御信号TPVCSや図１６に示した信号処理系回路９を駆動する信号処理系制御信号SPCSを生成する。また、移行期間波形生成部１３は、繰返し期間波形生成部１４と切換え出力部１５に対し、移行期間とそれ以外の期間とを識別する切換信号CHS（図２（ｋ）参照）を出力する。
【００３０】
繰返し期間波形生成部１４は、繰返し期間の駆動制御信号DCSの変化点を示す変化点情報を格納している。繰返し期間波形生成部１４が記憶している変化点情報は、アドレス期間の駆動制御信号DCSを得るためにアドレス期間において繰り返される第１の同一動作が現れる第１の周期内でのタイミングを示す第１周期内変化点情報および、放電維持期間の駆動制御信号を得るために放電維持期間において繰り返される第２の同一動作が現れる第２の周期内でのタイミングを示す第２周期内変化点情報を含んでいる。繰返し期間波形生成部１４は、回数管理部１２からの繰返し回数情報RTIと移行期間波形生成部１３からの切換信号CHSによってアドレス期間と放電維持期間とを識別し、サブフィールド管理部１１からの同期・サブフィールド情報SSIを基に、記憶している変化点情報に従い、アドレス期間あるいは放電維持期間に変化する繰返し期間変化制御信号RPVCSを生成すると共に、この繰返し期間変化制御信号RPVCSの繰返し単位が終了する度に繰返し単位終了情報RUFIを回数管理部１２に対して出力する。
【００３１】
両期間波形生成部１５は、アドレス期間と移行期間あるいは放電維持期間と移行期間あるいはアドレス期間と放電維持期間と移行期間で変化する制御信号を得るために、移行期間波形生成部１３の出力である移行期間変化制御信号TPVCSの一部と繰返し期間波形生成部１４の出力である繰返し期間変化制御信号RPVCSの一部とを移行期間波形生成部１３の出力である切換信号CHSにより選択することによって移行期間と繰返し期間とにまたがる駆動制御信号DCS（第３の信号）を出力する。
【００３２】
上述のように、サブフィールド管理部１１を設けることによりサブフィールド単位で駆動制御信号DCSの波形を変化させることができるので、例えば移行期間における疑似放電回数を１フィールド内で最小にしてコントラストを向上させたり、プラズマディスプレイの表示率や発光時間の経過に対応して繰返し周期や波形を変化させることによりプラズマディスプレイの寿命を延ばすことができる。また、回数管理部１２を繰返し回数情報として２のべき乗以外の値を出力可能に構成すると、回数管理部１２によってサブフィールド内の放電維持パルス数を２のべき乗ではなく、さらに詳細に管理することができ、階調の線形性を向上させることができる。また、回数管理部１２によって、フィールド単位で放電維持パルス数を環境条件に応じて変化させることができ、階調再現性を向上させることができる。なお、サブフィールド管理部１１と回数管理部１２は、複数のサブフィールドの境界が現れる境界タイミングを含む同期・サブフィールド情報SSI並びにアドレス期間および放電維持期間の終了タイミングを示す移行期間復帰情報TPRIを移行期間波形生成部１３に対して出力しており、これら２つの機能ブロックをあわせてサブフィールド内タイミング生成部とみなすことができる。
【００３３】
図１６のアドレスドライバ２やＸドライバ３、走査ドライバ４、Ｙドライバ５への駆動制御信号DCSは、移行期間波形生成部１３の一部の出力（第１の信号）や繰返し期間波形生成部１４の一部の出力（第２の信号）や両期間波形生成部１５の出力（第３の信号）からなる。つまり、駆動制御信号DCSのうち、移行期間でのみ変化する駆動制御信号DCSには、移行期間波形生成部１３から出力される繰返し期間変化制御信号RPVCSがそのまま用いられ、繰返し期間でのみ変化する駆動制御信号DCSには、移行期間波形生成部１３から出力される移行期間変化制御信号TPVCSがそのまま用いられる。移行期間と繰返し期間との両方で変化する駆動制御信号DCSは、移行期間波形生成部１３の出力と繰返し期間波形生成部１４の出力の両方の出力を用いて両期間波形生成部１５で生成されて出力される。なお、図１６に示すクロック生成系回路８の出力であるシステムクロックSCLKは、図１のサブフィールド管理部１１、回数管理部１２、移行期間波形生成部１３、繰返し期間波形生成部１４および両期間波形生成部１５の必要な部分に供給されるが、図１では詳細を省略する。
【００３４】
次に、制御波形生成系回路１０Ａを構成する移行期間波形生成部１３、繰返し期間波形生成部１４、両期間波形生成部１５および回数管理部１２の構成についてさらに詳しく説明する。図３は移行期間波形生成部１３の一構成例を示すブロック図である。図３に示す移行期間波形生成部１３は、移行期間復帰情報TPRIと同期・サブフィールド情報SSIとの論理和を出力する論理回路２０と、論理回路２０の出力でセットされるＲＳフリップフロップ回路２１と、ＲＳフリップフロップ回路２１の出力Ｑでイネーブル／ディスイネーブルが切り替わってイネーブル状態でシステムクロックSCLKを例えば１００ｎsec.単位で計数する主計数器２２と、主計数器２２の計数値に応じて移行期間終了情報TPFIを出力する移行期間終了情報生成部２４と、移行期間終了情報生成部２４の動作状態に応じてセットされる一方、移行期間復帰情報TPRIでリセットされるＲＳフリップフロップ回路２３と、主計数器２２の計数値に応じてサブフィールド終了情報SFIを出力するサブフィールド終了情報生成部２５と、主計数器２２の計数値に応じて移行期間変化制御信号TPVCSを出力する移行期間変化制御信号生成部２６と、主計数器２２の計数値に応じて信号処理系制御信号SPCSを出力する信号処理系制御信号生成部２７とを備えている。
【００３５】
そして、ＲＳフリップフロップ回路２１は、移行期間終了情報TPFIでリセットされる。また、主計数器２２は、サブフィールド終了情報SFIでリセットされる。さらに、移行期間終了情報生成部２４、サブフィールド終了情報生成部２５、移行期間変化制御信号生成部２６および信号処理系制御信号生成部２７は、変化点情報記憶回路２４ｘ〜２７ｘに変化点情報をそれぞれ記憶しており、同期・サブフィールド情報SSIに応じて対応サブフィールドにあわせて複数の変化点情報が選択され、さらに、選択されたその複数の変化点情報を記憶してその中から、出力する変化点情報を順次選択可能に構成されている。これら変化点情報記憶回路２４ｘ〜２７ｘは、通期変化点情報記憶手段１００を構成する。なお、移行期間終了情報生成部２４、サブフィールド終了情報生成部２５、移行期間変化制御信号生成部２６および信号処理系制御信号生成部２７は、変化点情報記憶回路２４ｘ〜２７ｘの変化点情報に従って、移行期間終了情報TPFI、サブフィールド終了情報SFI、移行期間変化制御信号TPVCSおよび信号処理系制御信号SPCSを生成する制御信号生成回路２４ｙ〜２７ｙを備えており、図３の移行期間波形生成部１３の構成のうちで通期変化点情報記憶手段１００以外の構成が第１の制御信号生成手段１１０となる。
【００３６】
上記のように構成されているので、ＲＳフリップフロップ回路２１は移行期間終了情報TPFIによって移行期間終了毎にリセットされ、論理回路２０の出力によって移行期間開始毎にセットされる。そのため、主計数器２２は、図２（ｃ）に示すようにサブフィールド内の移行期間を、あるいは１フィールド内のアドレス期間と放電維持期間とを除いた期間をシステムクロックSCLKで計数する。このような計数の仕方によって、移行期間終了情報生成部２４、サブフィールド終了情報生成部２５、移行期間変化制御信号生成部２６および信号処理系制御信号生成部２７は、アドレス期間と放電維持期間における駆動制御信号DCSの生成を停止することができ、各サブフィールドで共通する３つの移行期間の駆動制御信号DCSを同一回路で生成するので、構成を簡単化することができる。なお、切換信号CHSは、リセット優先のＲＳフリップフロップ回路２３に対して、図２（ｊ）に示す移行期間復帰情報TPRIでセット状態にし、移行期間変化制御信号生成部２６の内部信号の出力パルスでリセット状態にするので、図２（ｋ）に示す波形になる。
【００３７】
次に、図４および図５を用いて、移行期間終了情報生成部２４、サブフィールド終了情報生成部２５、移行期間変化制御信号生成部２６および信号処理系制御信号生成部２７の構成について詳しく説明する。図４は、移行期間終了情報生成部２４とサブフィールド終了情報生成部２５の一構成例を示す回路図である。移行期間の終了タイミングを示す変化点情報を記憶する小容量のＲＡＭ３０は、通期変化点情報記憶手段の構成要素である。このＲＡＭ３０が出力する変化点情報は、順次選択可能に構成されているが、この変化点情報はラッチ３１に一時的に記憶される。また、ＲＡＭ３０の変化点情報は、同期・サブフィールド情報SSIによって切り替えられる。そのため、ラッチ３１が順次記憶する変化点情報は、サブフィールド毎に異ならせることができる。このラッチ３１に記憶された変化点情報と主計数器２２の計数値が比較器３２で比較される。比較器３２において２入力の値が一致した場合のみ、比較器３２からパルスが出力される。比較器３２が出力したパルス、すなわち比較結果がＤフリップフロップ回路３３に記憶され、Ｄフリップフロップ回路３３から移行期間終了情報TPFIが出力される。また、比較器３２の出力はＲＳフリップフロップ回路２３のセットを行う信号としても用いられる。移行期間終了情報生成部２４は、前処理期間が終わると移行期間終了情報TPFIを出力してＲＡＭ３０が出力する変化点情報を中処理期間に対応するものに変更し、次に中処理期間が終わると移行期間終了情報TPFIを出力してＲＡＭ３０が出力する変化点情報を後処理期間に対応するものに変更し、さらに後処理期間が終わると移行期間終了情報TPFIを出力してＲＡＭ３０の出力を前処理期間に対応するものに変更し、前述の動作を繰り返す。
ＲＡＭ３４には、前処理期間と中処理期間と後処理期間とを合計した長さに相当するシステムクロックSCLKの計数値を示す変化点情報が記憶されている。従って、ラッチ３５に記憶される値も後処理期間が終了する時点の変化点情報だけであり、比較器３６は、主計数器２２の計数値が後処理期間の終了を示すときに２入力の値が一致したときのみパルスを出力する。Ｄフリップフロップ回路３７は、この比較結果を比較器３６から受けてサブフィールド終了情報SFIを出力する。
【００３８】
図５は、移行期間変化制御信号生成部２６と信号処理系制御信号生成部２７との一構成例を示す回路図である。移行期間変化制御信号生成部２６は、変化点情報を記憶するための２つのＲＡＭ４０−（２ｉ−１），４０−２ｉと、それぞれのＲＡＭ４０−（２ｉ−１），４０−２ｉの出力を一時的に記憶する２つのラッチ４１−（２ｉ−１），４１−２ｉと、ラッチ４１−（２ｉ−１），４１−２ｉの出力と主計数器２２の計数値とをそれぞれ比較する２つの比較器４２−（２ｉ−１），４２−２ｉと、比較器４２−（２ｉ−１），４２−２ｉでセットおよびリセットを行うＲＳフリップフロップ回路４３−ｉとをＰ組備えて構成される。そして、Ｐ個のＲＳフリップフロップ回路４３−ｉから移行期間変化制御信号TPVCSが出力される。ここで、ｉは１〜Ｐまでの任意の整数である。ＲＡＭ４０−（２ｉ−１），４０−２ｉに格納されいる変化点情報は、前処理期間と中処理期間と後処理期間における移行期間変化制御信号TPVCSの変化点を示すものである。いずれの期間の変化点情報も前処理期間の開始点を基準としており、例えば中処理期間における移行期間変化制御信号TPVCSの変化点情報も前処理期間の開始点を基準としている。なお、添え字が奇数のＲＡＭ４０−（２ｉ−１）には移行期間変化制御信号TPVCSの立ち上がりのタイミングを示す変化点情報が、添え字が偶数のＲＡＭ４０−２ｉとには移行期間変化制御信号TPVCSの立ち下がりのタイミングを示す変化点情報が格納される。
【００３９】
次に、移行期間変化制御信号生成部２６の動作を説明するが、前述のＰ組の構成は、同じ構成をＰ回繰り返しているだけであるため、Ｐ組の構成の中から１組だけ取り出して動作を説明する。同期・サブフィールド情報SSIにより、処理対象のサブフィールドで使用すべき変化点情報として、ＲＡＭ４０−２ｉで変化点情報ε１〜ε３が選択されているものとし、ＲＡＭ４０−２ｉで変化点情報γ１〜γ３が選択されているものとする。また、これらの変化点情報の値は、小さいものから順に、ε１，γ１，ε２．γ２，ε３．γ３であるものとする。同期・サブフィールド情報SSIが変化した後に、ラッチ４１−（２ｉ−１），４１−２ｉにはそれぞれ、変化点情報ε１，γ１が格納される。図６（ａ）は、主計数器２２の計数値の変化を示すグラフであり、図６（ｂ）は、図６（ａ）の主計数器２２の計数値とＲＳフリップフロップ回路４３−ｉの出力Ｑの関係を示すタイミングチャートである。例えば、主計数器２２の計数値がε１になると比較器４２−（２ｉ−１）の出力パルスにより、ＲＳフリップフロップ回路４３−ｉはセット（‘Ｈ’論理）状態になると同時に、ラッチ４１−（２ｉ−１）には、次の変化点情報ε２が格納される。さらに主計数器２２の計数値が上昇して主計数器２２の計数値がγ１になると、比較器４２−２ｉの出力パルスによりリセット（‘Ｌ’論理）状態になると同時に、ラッチ４１−２ｉには、次の変化点情報γ２が格納される。引き続き主計数器２２が計数動作を継続し、上記の動作を変化点情報ｓ２，ｓ３，および変化点情報ｒ２，ｒ３で繰返すことによって、ＲＳフリップフロップ回路４３−ｉは図６（ｂ）に示す信号波形を出力することができる。
【００４０】
次に説明する信号処理系制御信号生成部２７も移行期間変化制御信号生成部２６と同様の構成を有している。つまり、信号処理系制御信号生成部２７は、ＲＡＭ４５−（２ｉ−１），４５−２ｉと、ラッチ４６−（２ｉ−１），４６−２ｉと、比較する比較器４７−（２ｉ−１），４７−２ｉと、ＲＳフリップフロップ回路４８−ｉとをＱ組備えて構成され、これらの接続関係は移行期間変化制御信号生成部２６の対応する構成要素と同じ接続関係になっている。このＲＡＭ４５−（２ｉ−１），４５−２ｉには、信号処理系制御信号SPCSの変化点情報が格納されている。そして、信号処理系制御信号生成部２７におけるＱ組の各構成要素の動作は、上述の移行期間変化制御信号生成部２６のＰ組の各構成要素の動作と同様である。また、ＲＡＭ４０−（２ｉ−１），４０−２ｉとＲＡＭ４５−（２ｉ−１），４５−２ｉに格納されている変化点情報が同期・サブフィールド情報SSIによって各サブフィールド毎に選択可能に構成されているのは、ＲＡＭ３０，３４と同様である。
【００４１】
以上説明したように通期変化点情報記憶手段１００に駆動制御信号DCSの変化点情報のみを記憶することにより、通期変化点情報記憶手段１００の記憶容量を少なくできるので安価なプラズマディスプレイ用駆動回路が得られると共に、通期変化点情報記憶手段１００に変化点情報のみを記憶することとＲＳフリップフロップ回路４３−１〜４３−ｐ，４８−１〜４８−ｑで制御信号毎に波形を生成することにより、制御信号の波形を設計する場合に他の制御信号に関わり無く設計ができるため設計を短時間にかつ容易に実行することができ、通期変化点情報記憶手段１００の変化点情報を比較器４２−１〜４２−２ｐ，４７−１〜４７−２ｑで逐次比較することにより、比較器の数を減ずることができため、安価なプラズマディスプレイ用駆動回路が得られると共に波形の変化時間を最小ではシステムクロックの１周期まで高速化することができるためプラズマディスプレイに最も適した制御信号が得られる。
【００４２】
なお、図３〜図５においては、周知の技術に関わる箇所について、システムクロックSCLKの図示を一部省略している。
また、比較器３２，３６，４２−１〜４２−２Ｐ，４７−１〜４７−２Ｐは入力が一致した場合にパルスを出力するとしたが、比較器３２，３６，４２−１〜４２−２Ｐ，４７−１〜４７−２Ｐの出力は２入力の大小関係を表わす出力でもよい。加えて、ＲＳフリップフロップ回路４３−１〜４３−Ｐ，４８−１〜４８−Ｐに代えて、例えばＪ−Ｋ型フリップフロップ等他の状態保持手段を用いてもよく、ここで用いられる状態保持手段は、比較器４２−１〜４２−２Ｐおよび比較器４７−１〜４７−２Ｐの出力によって出力の論理レベルが変化可能なものであればよい。さらに、主計数器２２が各サブフィールドで計数を繰返す場合について説明したが、この発明の主計数器２２は１フィールド単位で計数を繰返してもよい。ただし、この場合、通期変化点情報記憶手段１００を構成しているＲＡＭ３０，３４，４０−１〜４０−２Ｐ，４５−１〜４５−２Ｐは、変化点情報として１フィールドにわたって識別される情報を格納してもよい。ただし、その場合には、同期・サブフィールド情報SSIによるＲＡＭ３０，３４，４０−１〜４０−２Ｐ，４５−１〜４５−２Ｐに対する制御は１フィールドの最初のみとなる。
【００４３】
図７は、図１に示す繰返し期間波形生成部１４の一構成例を示す回路図である。図７の繰返し期間波形生成部１４は、大きく分けて、２つの機能ブロックからなる。すなわち、アドレス期間の駆動制御信号RPVCSを得るためにアドレス期間において繰り返される第１の同一動作が現れる第１の周期、放電維持期間の駆動制御信号RPVCSを得るために放電維持期間において繰り返される第２の同一動作が現れる第２の周期、第１の周期内でのタイミングを示す第１周期内変化点情報および、第２の周期内でのタイミングを示す第２周期内変化点情報を記憶するための周期内変化点情報記憶手段２００と、第１および第２周期内変化点情報に応じて第２の信号を生成する第２の制御信号生成手段２１０である。例えば、図２（ｆ）に示す、アドレス期間の鋸型波形の一山一山または放電維持期間の鋸型波形の一山一山においてそれぞれ同一の動作が繰り返される。つまり、アドレス期間の一山の長さが第１の周期（繰返し単位）に相当し、放電維持期間の一山の長さが第２の周期（繰返し単位）に相当する。周期内変化点情報記憶手段２００は、この第１および第２の周期を記憶している。周期内変化点情報記憶手段２００が格納している第１周期内変化点情報は、アドレス期間の一山の期間中に、その一山の始めからどの時点で繰返し期間変化制御信号RPVCSが変化するかという変化点情報を示している。従って、その変化点情報は次の一山でも同じようにその一山の始めからの繰返し期間変化制御信号RPVCSの変化タイミングを示すことになる。同様に、第２周期内変化点情報は、放電維持期間の一山の期間中に、その一山の始めからどの時点で繰返し期間変化制御信号RPVCSが変化するかという変化点情報を示している。そして、周期内変化点情報記憶手段２００が第１周期内変化点情報を出力するか、第２周期内変化点情報を出力するかは、同期・サブフィールド情報SSIによって切り替えられる。第２の制御信号生成手段２１０は、一山毎の繰返し期間変化制御信号RPVCSの生成を繰り返すことによって、アドレス期間の全期間および放電維持期間の全期間にわたり、繰返し期間変化制御信号RPVCSの生成を行う。
【００４４】
それではさらに、繰返し期間波形生成部１４の構成について詳しく説明する。周期内変化点情報記憶手段２００は、アドレス期間の繰返し回数、つまりアドレス期間が第１の周期の何倍になるかという情報および、放電維持期間の繰返し回数、つまり放電維持期間が第２の周期の何倍になるかという情報を格納するＲＡＭ５１と、第１および第２周期内変化点情報を格納するＲＡＭ５５−１〜５５−２ｒとを有している。さらに、ＲＡＭ５１の出力を一時的に記憶するラッチ５２と、ＲＡＭ５５−１〜５５−２ｒの出力をそれぞれ一時的に記憶するラッチ５６−１〜５６−２ｒとを有している。第２の制御信号生成手段２１０は、図２（ｋ）に示す切換信号CHSが‘Ｈ’論理の時にシステムクロックSCLKを例えば５０ｎsec.単位で計数する副計数器５０と、副計数器５０の計数値とラッチ５２の出力を比較する比較器５３と、比較器５３の出力をシステムクロックSCLKのタイミングで繰返し単位終了情報RUFIとして出力するＤフリップフロップ回路５４と、副計数器５０の計数値とラッチ５６−１〜５６−２ｒの出力とを比較して一致したときのみパルスを出力する比較器５７−１〜５７−２ｒと、添え字が奇数の比較器５７−（２ｉ−１）と添え字が偶数の比較器５７−２ｉとによってセット状態とリセット状態になって繰返し期間変化制御信号RPVCSを出力するＲＳフリップフロップ回路５８−１〜５８−ｒとを備えて構成される。なお、副計数器５０は、繰返し単位終了情報RUFIによってリセットされる。
【００４５】
次に、図７に示す繰返し期間波形生成部１４の動作について説明する。以下の説明は任意の１サブフィールド内の動作についての説明である。まず、同期・サブフィールド情報SSIによって、周期内変化点情報記憶手段２００のＲＡＭ５１，５５−１〜５５−２ｒは、格納している変化点情報の中から、対応するサブフィールドにあった変化点情報を選択する。そして、図２（ｋ）に示す切換信号CHSが‘Ｈ’論理になると、副計数器５０が計数可能な状態となる。この副計数器５０は、Ｄフリップフロップ回路５４の出力である繰返し単位終了情報RUFIでリセットされるまで、システムクロックSCLKを計数する。そのため、図２（ｆ）に示すように、副計数器５０の計数値は鋸型の波形になる。繰返し単位終了情報RUFIを得るために、ラッチ５２には、まず、ＲＡＭ５１からアドレス期間の繰返し単位の終了タイミング（第１の周期の長さ）を示す変化点情報が格納される。次に、繰返し回数情報RTIによって、ラッチ５２に格納される変化点情報は、放電維持期間の繰返し単位の終了タイミング（第２の周期の長さ）に変わる。切換信号CHSが‘Ｈ’論理になって、副計数器５０が計数を行い、比較器５３において副計数器５０の計数値とラッチ５２の出力とが一致すると副計数器５０がリセットされるので、ラッチ５２の変化点情報を変えることによって、アドレス期間の繰返し周期と放電維持期間の繰返し周期を変更することができる。
【００４６】
２つのＲＡＭ５５−（２ｉ−１），５５−２ｉと、２つのラッチ５６−（２ｉ−１），５６−２ｉと、２つの比較器５７−（２ｉ−１），５７−２ｉと、１つのＲＳフリップフロップ回路５８−ｉとで構成された一組の構成要素は、図５の移行期間変化制御信号生成部２６の一組の構成要素とほぼ同じ構成をしている。従って、ＲＡＭ５５−（２ｉ−１），５５−２ｉに格納される変化点情報によって繰返し期間変化制御信号RPVCSの生成が可能であるのは、図５の移行期間変化制御信号生成部２６の場合と同様である。ＲＡＭ５５−（２ｉ−１），５５−２ｉと、ラッチ５６−（２ｉ−１），５６−２ｉと、比較器５７−（２ｉ−１），５７−２ｉと、ＲＳフリップフロップ回路５８−ｉとで構成された一組の構成要素の動作が、ＲＡＭ４０−（２ｉ−１），４０−２ｉと、ラッチ４１−（２ｉ−１），４１−２ｉと、比較器４２−（２ｉ−１），４２−２ｉと、ＲＳフリップフロップ回路４３−ｉとで構成される構成要素の動作と異なる点は、ラッチ５６−（２ｉ−１），５６−２ｉが記憶している変化点情報が順次選択されるのが、比較器５７−（２ｉ−１），５７−２ｉがパルスを出力したときだけでなく、繰返し回数情報RTIによっても順次選択される点である。繰返し回数情報RTIによって変更された場合には、アドレス期間の変化点情報と、放電維持期間の変化点情報の切換が行われる。従って、図６（ｂ）に示すような繰返し期間変化制御信号RPVCSが、アドレス期間の第１の周期または放電維持期間の第２の周期で繰り返し出力される。
【００４７】
周期内変化点情報記憶手段２００に駆動制御信号DCSの変化点情報のみを記憶することにより、周期内変化点情報記憶手段２００の記憶容量を少なくできるので安価なプラズマディスプレイ用駆動回路が得られると共に、周期内変化点情報記憶手段２００に変化点情報のみを記憶することとＲＳフリップフロップ回路５８−１〜５８−ｒで制御信号毎に波形を生成することにより、制御信号の波形を設計する場合に他の制御信号に関わり無く設計ができるため設計を短時間にかつ容易に実行することができ、ラッチ５６−１〜５６−２ｒの変化点情報を比較器５７−１〜５７−２ｒで逐次比較することにより、比較器の数を減ずることができため、安価なプラズマディスプレイ用駆動回路が得られる。波形の変化時間を最小ではシステムクロックの１周期まで高速化することができるためプラズマディスプレイに最も適した制御信号が得られる。
【００４８】
なお、図７においては、周知の技術に関わる箇所について、システムクロックSCLKの図示を一部省略している。
また、比較器５３，５７−１〜５７−２ｒは入力が一致した場合にパルスを出力するとしたが、比較器５３，５７−１〜５７−２ｒの出力は２入力の大小関係を表わす出力でもよい。加えて、ＲＳフリップフロップ回路４８−１〜４３−ｒに代えて、例えばＪ-Ｋ型フリップフロップ等他の状態保持手段を用いてもよく、ここで用いられる状態保持手段は、比較器５７−１〜５７−２ｒの出力によって出力の論理レベルが変化可能なものであればよい。
【００４９】
図８は、図１で示した両期間波形生成部１５の一構成例を示す回路図である。両期間波形生成部１５は、移行期間波形生成部１３が出力する移行期間の駆動制御信号と繰返し期間波形生成部１４が出力する繰返し期間の駆動制御信号とを交互に切り替えて出力することによって、前処理期間、中処理期間および後処理期間のうちの少なくとも一つの期間と、アドレス期間および放電維持期間のうちの少なくとも一つとを組み合わせた複数期間にまたがる駆動制御信号を生成するスイッチ手段を含む点に特徴がある。このスイッチ手段に該当するのは、図８におけるスイッチ６０−１，６０−２である。これらスイッチ６０−１，６０−２は、移行期間変化制御信号生成TPVCSと繰返し期間変化制御信号RPVCSとを切換信号CHSによって切り替えて出力しており、簡単な構成で移行期間と繰返し期間の両期間で変化する駆動制御信号DCSの幾つかを生成することができる。
【００５０】
さらに、図８における他の構成について説明する。繰返し期間変化制御信号RPVCSのうち、カウンタ６１に入力される信号は、繰返し単位毎に出力される信号である。カウンタ６１は、繰返し単位が何単位出力されたかを計数する。スイッチ６２−１〜６２−４８０は、カウンタ６１の計数値に応じていずれか一つが‘Ｈ’論理を出力するように構成されている。例えば、カウンタ６１の計数値が「０」のときは、スイッチ６２−１のみが‘Ｈ’論理を出力し、カウンタ６１の計数値が「１」のときは、スイッチ６２−２のみが‘Ｈ’論理を出力する。スイッチ６２−１〜６２−４８０の出力をそれぞれ一方の入力とし、繰返し期間変化制御信号RPVCSの一つを他方の入力とするＡＮＤ回路６３−１〜６３−４８０は、カウンタ６１の計数値に応じて順々に‘Ｈ’論理を出力する。そして、‘Ｈ’論理を出力するタイミングは、ＡＮＤ回路６３−１〜６３−４８０の他方の入力によって決まる。このＡＮＤ回路６３−１〜６３−４８０の出力と移行期間変化制御信号生成TPVCSとの選択が、スイッチ６２−ｉ〜６２−ｓによってなされる。これらスイッチ６２−ｉ〜６２−ｓによって切り替えられながら移行期間と繰返し期間の両方で変化する駆動制御信号DCSの幾つかが生成される。
【００５１】
図９は、図１で示した回数管理部１２の一構成例を示す回路図である。図９の回数管理部１２は、変化検出回路７０によって、同期・サブフィールド情報SSIに含まれている、表示されるサブフィールドの情報DSIの変化を検出する。変化検出回路７０の出力は、ＯＲ回路７１に入力される。このＯＲ回路７１は、変化検出回路７０の出力、移行期間復帰情報TPRIおよび表示開始信号DSSの論理和を出力する。回数計数器７２は、このＯＲ回路７１の出力によってリセットされる。そして、回数計数器７２は、繰返し単位終了情報RUFIが入力されたときだけシステムクロックSCLKを計数する。そのため、回数計数器７２は、繰返し単位が何度終了したか、つまり繰返し周期が何周期繰り返されたかを示す計数値を出力することができる。
また、ＯＲ回路７１の出力は、イベント計数器７３のリセットも行う。このイベント計数器７３は、移行期間終了情報TPFIが‘Ｈ’論理の時にシステムクロックSCLKを計数する。そのため、イベント計数器７３は、例えば、アドレス期間では「２」を出力し、放電維持期間では「１」を出力する。従って、このイベント計数器７３の出力を固定値比較器７４で比較すれば、アドレス期間と放電維持期間を区別する信号をＲＯＭ７５に対して出力することができる。このＲＯＭ７５から比較器７６に対し、サブフィールド情報DSIに応じ、かつ、アドレス期間または放電維持期間の別に従って、この期間での繰返し回数が出力される。この繰返し回数が回数計数器７２の出力と一致したときのみ、比較器７６は繰返し回数情報RTIとしてパルスを出力する。ＡＮＤ回路７７は、この比較器７６の出力と繰返し単位終了情報RUFIとの論理積を、移行期間復帰情報TPRIとして出力する。
【００５２】
実施の形態２．
次に、この発明の実施の形態２によるプラズマディスプレイ駆動回路について図１０から図１５を用いて説明する。図１０は、実施の形態２によるプラズマディスプレイ駆動回路における制御波形生成系回路の他の構成例を示すブロック図である。図１０の制御波形生成系回路１０Ｂが図１の制御波形生成系回路１０Ａと異なる点は、移行期間波形生成部１３Ｂと繰返し期間波形生成部１４Ｂとに変化点設定情報VPSIが入力されており、移行期間波形生成部１３Ｂと繰返し期間波形生成部１４Ｂとに格納される変化点情報がプラズマディスプレイ駆動回路の外部から設定可能に構成されているところにある。そのため、駆動制御信号の波形や信号系制御信号波形を容易に短時間で変更することができる。なお、図１０において、図１と同一符号のものは、図１の同一符号部分に相当する部分であり、サブフィールド管理部１１と回数管理部１２と両期間波形生成部１５については移行期間波形生成部１３と移行期間波形生成部１３Ｂとで同じ構成を有する。
【００５３】
図１１は移行期間波形生成部１３Ｂの一構成例を示すブロック図である。移行期間波形生成部１３Ｂが図３に示す移行期間波形生成部１３と異なる点は、移行期間終了情報生成部２４Ｂとサブフィールド終了情報生成部２５Ｂと移行期間変化制御信号生成部２６Ｂと信号処理系制御信号生成部２７Ｂとが、変化点設定情報VPSIによって、変化点情報を書換可能に構成されている点である。そのため、移行期間波形生成部１３Ｂは、移行期間終了情報TPFIとサブフィールド終了情報SFIと移行期間変化制御信号TPVCSと信号処理系制御信号SPCSとをプラズマディスプレイ駆動回路の外部から設定することが可能になる。このように構成すると、複数の駆動制御信号波形DCSをプラズマディスプレイ駆動回路に保持する必要がないので安価な駆動回路が実現できる。
【００５４】
移行期間終了情報生成部２４Ｂとサブフィールド終了情報生成部２５Ｂと移行期間変化制御信号生成部２６Ｂと信号処理系制御信号生成部２７Ｂとが、変化点設定情報VPSIによって、変化点情報を書換可能であるのは、それらが内蔵している変化点情報記憶回路２４ｘＢ〜２７ｘＢが変化点設定情報VPSIによって変化点情報を書換可能に構成されているからである。なお、変化点情報記憶回路２４ｘＢ〜２７ｘＢは変化点情報を書換可能である点を除いては変化点情報記憶回路２４ｘ〜２７ｘと同様の機能を有する。変化点情報記憶回路２４ｘＢ〜２７ｘＢが変化点設定情報VPSIによって変化点情報を書換可能である点について、図１２および図１３を用いて説明する。図１２および図１３は、移行期間終了情報生成部２４Ｂとサブフィールド終了情報生成部２５Ｂと移行期間変化制御信号生成部２６Ｂと信号処理系制御信号生成部２７Ｂの一構成例を示す回路図である。移行期間終了情報生成部２４Ｂとサブフィールド終了情報生成部２５Ｂと移行期間変化制御信号生成部２６Ｂと信号処理系制御信号生成部２７Ｂが図４および図５に示す移行期間終了情報生成部２４とサブフィールド終了情報生成部２５と移行期間変化制御信号生成部２６と信号処理系制御信号生成部２７と異なる点は、ＲＡＭ３０Ｂ，３４Ｂ，４０Ｂ−１〜４０−２ｐ，４５Ｂ−１〜４５−２ｑがそれらに格納されている変化点情報を変化点設定情報VPSIによって書換可能に構成されていることにある。
【００５５】
この変化点設定情報VPSIは、出力信号の識別と信号の変化方向（立ち上がり、立ち下がり）の区別に用いられる、ＲＡＭ３０Ｂ，３４Ｂ，４０Ｂ−１〜４０−２ｐ，４５Ｂ−１〜４５−２ｑの判別データと、変化点の変化時間情報を含んだデータと、転送クロックと、ＲＡＭ３０Ｂ，３４Ｂ，４０Ｂ−１〜４０−２ｐ，４５Ｂ−１〜４５−２ｑへの格納信号とで構成される。
さらに、変化点の変化時間情報が正しくＲＡＭ３０Ｂ，３４Ｂ，４０Ｂ−１〜４０−２ｐ，４５Ｂ−１〜４５−２ｑに格納されたことを確認するための確認データと、確認データを外部に転送する返送クロックとを備えることが好ましい。
【００５６】
図１５は、変化点設定情報VPSIの一例を示すタイミングチャートである。図１５（ａ）には判別データと変化点の変化時間情報を含んだデータとが合体したデータ列が示され、図１５（ｂ）には転送クロックが示され、図１５（ｃ）には格納信号が示されている。図１５（ａ）に記されたＤＳＫ（ｋ＝０，１，２，…，２４）は１ビットの情報である。そして、ＳＤ０＝０の場合、ＳＤ０〜ＳＤ１１が判別データ、ＳＤ１２〜ＳＤ２４が変化点の変化時間情報を含んだデータであり、このＳＤ１２〜ＳＤ２４によって０から８１９１までのいずれかの値が表される。つまり、ＳＤ０＝０の場合には、ＲＡＭ３０Ｂ，３４Ｂ，４０Ｂ−１〜４０−２ｐ，４５Ｂ−１〜４５−２ｑに変化点の変化時間情報が格納される。この場合のデータＳＤ１〜ＳＤ１１の意味を表１〜表４に示す。
【００５７】
【表１】
0004407980.tif 000002
【００５８】
【表２】
0004407980.tif 000003
【００５９】
【表３】
0004407980.tif 000004
【００６０】
【表４】
0004407980.tif 000005
【００６１】
図１４は繰返し期間波形生成部１４Ｂの一構成例を示す回路図である。繰返し期間波形生成部１４Ｂが図７に示す繰返し期間波形生成部１４と異なる点は、周期内変化点情報記憶手段２００Ｂ内のＲＡＭ５１Ｂ，５５Ｂ−１〜５５Ｂ−２ｒが変化点設定情報VPSIによって、格納している変化点情報を書換可能に構成されていることである。そのため、繰返し期間波形生成部１４Ｂは、繰返し単位終了情報RUFIと繰返し期間変化制御信号RPVCSとをプラズマディスプレイ駆動回路の外部から設定することが可能になる。そのため、このプラズマディスプレイ駆動回路は、サブフィールド単位あるいはフィールド単位で、例えばプラズマディスプレイの発光時間に応じて入力映像信号別に駆動制御信号の波形を変更する等、各条件に応じて最適な駆動制御信号を生成することができるので、プラズマディスプレイの機能を十分に引き出すことができる。また、複数の駆動制御信号波形をプラズマディスプレイ駆動回路に保持する必要がないので安価な駆動回路が実現できる。
【００６２】
この変化点設定情報VPSIは、出力信号の識別と信号の変化方向（立ち上がり、立ち下がり）の区別に用いられる、ＲＡＭ５１Ｂ，５５Ｂ−１〜５５Ｂ−２ｒの判別データと、変化点の変化時間情報を含んだデータと、転送クロックと、ＲＡＭ５１Ｂ，５５Ｂ−１〜５５Ｂ−２ｒへの格納信号とで構成される。
さらに、変化点の変化時間情報が正しくＲＡＭ５１Ｂ，５５Ｂ−１〜５５Ｂ−２ｒに格納されたことを確認するための確認データと、確認データを外部に転送する返送クロックとを備えることが好ましい。
ＲＡＭ５１Ｂ，５５Ｂ−１〜５５Ｂ−２ｒに変化点の変化時間情報を格納する場合には、例えば図１７の変化点設定情報VPSIにおいて、ＳＤ０＝１とする。この場合のＳＤ１２〜ＳＤ２４によって０から８１９１までのいずれかの値が表されるのは、ＳＤ＝０の場合と同様であるがＳＤ１〜ＳＤ１２の意味は表５〜表９に示すようになる。
【００６３】
【表５】
0004407980.tif 000006
【００６４】
【表６】
0004407980.tif 000007
【００６５】
【表７】
0004407980.tif 000008
【００６６】
【表８】
0004407980.tif 000009
【００６７】
【表９】
0004407980.tif 000010
【００６８】
なお、図１６のプラズマディスプレイ装置において、上記実施の形態１または２のプラズマディスプレイ駆動回路を用いても、実施の形態１または実施の形態２で説明した効果と同様の効果を奏する。
【００７３】
【発明の効果】
請求項１記載のプラズマディスプレイ駆動回路によれば、第１および第２の移行期間に発生させるべき第１の信号を生成するための構成を共通化でき、回路構成を簡素化できるという効果がある。
【００７４】
請求項２記載のプラズマディスプレイ駆動回路によれば、第１の信号を生成するための構成の共通化を容易に行うことができるという効果がある。
【００７５】
請求項３記載のプラズマディスプレイ駆動回路によれば、移行期間波形生成部と繰返し期間波形生成部とが変化点の基準を独立に有しているので、繰返し期間波形生成部と移行期間波形生成部とで個々独立に生成波形の設定を行うことができ、波形設計を繰返し期間と移行期間とで独立に行うことができるので、波形設計を容易にかつ短時間で行うことができるという効果がある。
【００７６】
請求項４記載のプラズマディスプレイ駆動回路によれば、サブフィールド単位あるいはフィールド単位で、例えばプラズマディスプレイの発光時間に応じて入力映像信号別に駆動制御信号の波形を変更する等、各条件に応じて最適な駆動制御信号を生成することができるので、プラズマディスプレイの機能を十分に引き出すことができるという効果がある。また、複数の駆動制御信号波形をプラズマディスプレイ駆動回路に保持する必要がないので安価な駆動回路が実現できるという効果がある。
【００７８】
請求項５記載のプラズマディスプレイ駆動回路によれば、複数の駆動制御信号波形をプラズマディスプレイ駆動回路に保持する必要がないので安価な駆動回路が実現できるという効果がある。
【００７９】
請求項６記載のプラズマディスプレイ装置によれば、請求項１ないし請求項５のいずれかのプラズマディスプレイ駆動回路が奏する効果がある。
【図面の簡単な説明】
【図１】  実施の形態１によるプラズマディスプレイ駆動回路における制御波形生成系回路の一構成例を示すブロック図である。
【図２】  図１の制御波形生成系回路の動作を説明するための波形図である。
【図３】  図１の移行期間波形生成部の一構成例を示すブロック図である。
【図４】  図３の移行期間終了情報生成部とサブフィールド終了情報生成部の一構成例を示す回路図である。
【図５】  図３の移行期間変化制御信号生成部と信号処理系制御信号生成部の一構成例を示す回路図である。
【図６】  図５の主計数器の計数値とＲＳフリップフロップ回路の出力の関係を示す図である。
【図７】  図１の繰返し期間波形生成部の一構成例を示す回路図である。
【図８】  図１の両期間波形生成部の一構成例を示す回路図である。
【図９】  図１の回数管理部の一構成例を示す回路図である。
【図１０】  実施の形態２によるプラズマディスプレイ駆動回路における制御波形生成系回路の一構成例を示すブロック図である。
【図１１】  図１０の移行期間波形生成部の一構成例を示すブロック図である。
【図１２】  図１１の移行期間終了情報生成部とサブフィールド終了情報生成部の一構成例を示す回路図である。
【図１３】  図１１の移行期間変化制御信号生成部と信号処理系制御信号生成部の一構成例を示す回路図である。
【図１４】  図１０の繰返し期間波形生成部の一構成例を示す回路図である。
【図１５】  変化点設定情報の一例を示すタイミングチャートである。
【図１６】  従来のプラズマディスプレイの全体構成の一例を示すブロック図である。
【図１７】  パネルの各電極に印加される電圧波形を説明するための図である。
【図１８】  従来のプラズマディスプレイ駆動回路の制御波形生成系回路の一構成例を示すブロック図である。
【符号の説明】
１  パネル、１０，１０Ａ，１０Ｂ  制御波形生成系回路、１１  サブフィールド管理部、１２  回数管理部、１３  移行期間波形生成部、１４  繰返し期間波形生成部、１５  両期間波形生成部。
【図１】
0004407980.tif 000011
【図２】
0004407980.tif 000012
【図３】
0004407980.tif 000013
【図４】
0004407980.tif 000014
【図５】
0004407980.tif 000015
【図６】
0004407980.tif 000016
【図７】
0004407980.tif 000017
【図８】
0004407980.tif 000018
【図９】
0004407980.tif 000019
【図１０】
0004407980.tif 000020
【図１１】
0004407980.tif 000021
【図１２】
0004407980.tif 000022
【図１３】
0004407980.tif 000023
【図１４】
0004407980.tif 000024
【図１５】
0004407980.tif 000025
【図１６】
0004407980.tif 000026
【図１７】
0004407980.tif 000027
【図１８】
0004407980.tif 000028