(57)【特許請求の範囲】
【請求項１】
シリンダ型キャパシタの製造方法において，
半導体基板上に順に積層された層間絶縁膜およびストッパ窒化膜にコンタクト孔を開孔し，コンタクトプラグを形成する工程と，
前記ストッパ窒化膜上に第１濃度のリンをドープしたＰＳＧ膜を形成し，このＰＳＧ膜をエッチング処理して，シリンダ型の下部電極の形成領域を形成する工程と，
前記シリンダ型の下部電極の形成領域に，前記シリンダ型の下部電極となる前記第１濃度よりも低濃度の第２濃度のリンをドープしたポリシリコンを形成する工程と，
前記ＰＳＧ膜および前記ポリシリコンを窒素雰囲気中でアニール処理する工程と，
前記ＰＳＧ膜を除去する工程と，
前記ポリシリコンの表面に半球形状の凸部を形成する工程と，
を含むことを特徴とする，シリンダ型キャパシタの製造方法。
【請求項２】
前記第１濃度はおよそ３×１０２０ａｔｏｍｓ／ｃｍ３であり，前記第２濃度はおよそ１×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とする，請求項１に記載のシリンダ型キャパシタの製造方法。
【請求項３】
シリンダ型キャパシタの製造方法において，
半導体基板上に順に積層された層間絶縁膜およびストッパ窒化膜にコンタクト孔を開孔し，コンタクトプラグを形成する工程と，
前記ストッパ窒化膜上に酸化膜を形成し，この酸化膜をエッチング処理して，シリンダ型の下部電極の形成領域を形成する工程と，
前記酸化膜に第１濃度のリンをドープする工程と，
前記シリンダ型の下部電極の形成領域に，前記シリンダ型の下部電極となる前記第１濃度よりも低濃度の第２濃度のリンをドープしたポリシリコンを形成する工程と，
前記第１濃度のリンをドープした前記酸化膜および前記ポリシリコンを窒素雰囲気中でアニール処理する工程と，
前記前記第１濃度のリンをドープした前記酸化膜を除去する工程と，
前記ポリシリコンの表面に半球形状の凸部を形成する工程と，
を含むことを特徴とする，シリンダ型キャパシタの製造方法。
【請求項４】
前記第１濃度はおよそ３×１０２０ａｔｏｍｓ／ｃｍ３であり，前記第２濃度はおよそ１×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とする，請求項３に記載のシリンダ型キャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，シリンダ型キャパシタ，および，シリンダ型キャパシタの製造方法に関する。
【０００２】
【従来の技術】
近年，ＤＲＡＭセルの縮小に伴い，限られた占有面積で必要なキャパシタ容量を確保するために，ＨＳＧ（Ｈｅｍｉ  Ｓｐｈｅｒｉｃａｌ  Ｇｒａｉｎｅｄ）と称される技術が採用されている。ＨＳＧでは，シリンダ状（円筒状）のストレージノード（下部電極）表面に半球形状の凸部を作り，キャパシタ面積を稼ぎ，キャパシタ容量を確保する。面積比は，およそ１．５〜３倍が得られる。ＨＳＧ形成の代表的方法に「核付け法」がある。６００〜６２０℃の温度中でアモルファスＳｉ上に結晶化のための核を選択的に付け，高真空中でアニールすることにより，この核を中心としてＨＳＧ化させる。かかる構造を有するキャパシタはシリンダ型キャパシタあるいはシリンダ型スタックトキャパシタと称されている。
【０００３】
従来のシリンダ型キャパシタの製造方法について，図１０〜図１２を参照しながら説明する。
図１０（ａ）に示したように，Ｓｉ半導体基板１上には，フィールド酸化膜２により素子分離された領域にトランジスタなどが形成されている。このＳｉ半導体基板１の上に，第１層間絶縁膜３を成膜し，次に，第２層間絶縁膜４を成膜してこれらを層間絶縁膜とする。さらに第２層間絶縁膜４の上に，ストッパ窒化膜５を形成する。
【０００４】
次に，図１０（ｂ）に示したように，通常のホトリソグラフィ／エッチング技術により，ストレージノードとＳｉ半導体基板１とのコンタクト孔６を形成する。その後，コンタクト孔６を埋め込むポリシリコンを１０００〜５０００ÅＣＶＤ法により生成する。そして，導電性を良くするためのリン等の不純物を導入し，全面エッチバックによりコンタクト孔６に埋め込まれたポリシリコン以外を除去して，図１０（ｃ）に示したように，ポリシリコンプラグ７を形成する。
【０００５】
図１０の後工程を図１１を参照しながら説明する。
図１１（ｄ）に示したように，酸化膜（またはＢＰＳＧ膜）８を形成し，ストレージノード形成領域９を通常のホトリソグラフィ／エッチング技術を用いて形成する。
【０００６】
図１１（ｅ）に示したように，ストレージノードとなるポリシリコン１０をリン濃度１Ｅ２０ｃｍ−３以下で生成する。次に，ポリシリコン１０の内壁部を保護する保護膜１１を塗布する。なお，本明細書中，リン濃度は，１ｃｍ３あたりのリンイオンの個数で表す。例えば，「１×１０２０ａｔｏｍｓ／ｃｍ３」は，１ｃｍ３あたり１×１０２０個のリンイオンが存在することを表す。これを以下，「１Ｅ２０ｃｍ−３」と表記する。
【０００７】
次に，図１１（ｆ）に示したように，全面エッチバックによりストレージノード形成領域９以外のポリシリコン１０を除去する。さらに，酸化膜８および保護膜１１をＨＦ処理により除去する。
【０００８】
図１１の後工程を図１２を参照しながら説明する。
図１２（ｇ）に示したように，ＨＳＧを形成しアニールすることでポリシリコン１０の表面を粗面化し，ストレージノードを形成する。
【０００９】
次に，図１２（ｈ）に示したように，ストレージノードの導電性を良くするためのリン等の不純物を導入した後，キャパシタ絶縁膜として窒化膜１２を形成する。さらに，セルプレートとなるポリシリコン膜１３を形成する。以上の各工程を経て，シリンダ型キャパシタが形成されていた。
【００１０】
【発明が解決しようとする課題】
しかしながら，上記従来技術では，ＤＲＡＭセルの縮小に伴い，限られた占有面積で必要なキャパシタ容量を確保するために，シリンダ型ストレージノード４０９の間隔をホトリソグラフィの限界まで狭めた場合，隣接するストレージノード間でＨＳＧ成長による粗面粒のショートが発生し，ＤＲＡＭセルの品質が低下するという問題点があった。
【００１１】
本発明は，従来技術が有する上記問題点に鑑みてなされたものであり，本発明の目的は，素子の微細化が進んでも隣接するストレージノード間のショートを防止し，ＤＲＡＭセルの品質を向上させることの可能な，新規かつ改良されたシリンダ型キャパシタおよびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するため，本発明によれば，第１の凸部が形成された内壁部表面と，第１の凸部より小さい第２の凸部が形成された外壁部表面を有するシリンダ型の下部電極と，下部電極上に形成された絶縁膜と，絶縁膜上に形成された上部電極とを備えたことを特徴とするシリンダ型キャパシタが提供される。
【００１３】
かかる構成によれば，シリンダ型の下部電極の外壁部表面および内壁部表面に凸部（例えば，半球形状）が形成されることで，キャパシタ面積を稼ぎ，キャパシタ容量を確保することができる。そして，内壁部表面の凸部を大きく，例えば，凸部を密に，あるいは，凸部の直径を大きくすることで，可能な限り多くのキャパシタ面積を稼ぐことができる。それとともに，外壁部表面の凸部を小さく，例えば，凸部を粗に，あるいは，凸部の直径を小さくすることで，隣接する下部電極間におけるショートの発生を減少させることができ，品質を向上させることができる。
【００１４】
また，本発明の他の観点によれば，シリンダ型キャパシタの製造方法において，半導体基板上に順に積層された層間絶縁膜およびストッパ窒化膜にコンタクト孔を開孔し，コンタクトプラグを形成する工程と，ストッパ窒化膜上に酸化膜またはＢＰＳＧ膜を形成し，この酸化膜またはＢＰＳＧ膜をエッチング処理して，シリンダ型の下部電極の形成領域を形成する工程と，シリンダ型の下部電極の形成領域に，シリンダ型の下部電極の外壁部となる第１濃度のリンをドープした第１のポリシリコンを形成する工程と，シリンダ型の下部電極の形成領域に，シリンダ型の下部電極の内壁部となる第１濃度よりも低濃度の第２濃度のリンをドープした第２のポリシリコンを形成する工程と，酸化膜またはＢＰＳＧ膜を除去する工程と，第１のポリシリコンの表面および第２のポリシリコンの表面に半球形状の凸部を形成する工程とを含むことを特徴とするシリンダ型キャパシタの製造方法が提供される。
【００１５】
かかる製造方法によれば，シリンダ型の下部電極の外壁部となる第１濃度のリンをドープした第１のポリシリコンを形成する工程と，内壁部となる第１濃度よりも低濃度の第２濃度のリンをドープした第２のポリシリコンを形成する工程とを含むので，後工程で下部電極に半球形状の凸部を形成することにより，シリンダ型の下部電極の外壁部表面の凸部を内壁部表面の凸部より小さくすることができる。このため，上述のように，可能な限り多くのキャパシタ面積を稼ぐことができるとともに，隣接する下部電極間におけるショートの発生を減少させることができ，品質を向上させることができる。
【００１６】
また，本発明の他の観点によれば，シリンダ型キャパシタの製造方法において，半導体基板上に順に積層された層間絶縁膜およびストッパ窒化膜にコンタクト孔を開孔し，コンタクトプラグを形成する工程と，ストッパ窒化膜上に第１濃度のリンをドープしたＰＳＧ膜を形成し，このＰＳＧ膜をエッチング処理して，シリンダ型の下部電極の形成領域を形成する工程と，シリンダ型の下部電極の形成領域に，シリンダ型の下部電極となる第１濃度よりも低濃度の第２濃度のリンをドープしたポリシリコンを形成する工程と，ＰＳＧ膜およびポリシリコンを窒素雰囲気中でアニール処理する工程と，ＰＳＧ膜を除去する工程と，ポリシリコンの表面に半球形状の凸部を形成する工程とを含むことを特徴とするシリンダ型キャパシタの製造方法が提供される。
【００１７】
かかる製造方法によれば，シリンダ型の下部電極の形成領域を，第１濃度のリンをドープしたＰＳＧ膜により形成しているため，後工程でＰＳＧ膜およびポリシリコンを窒素雰囲気中でアニール処理することにより，ＰＳＧ膜から下部電極の外壁部にリンが拡散し，下部電極の外壁部は内壁部よりもリンが高濃度化する。このため，上記製造方法に比べて，ポリシリコン形成を１回省略できるため，工程簡略の効果がある。
【００１８】
さらに，上記製造方法と同様に，後工程で下部電極に半球形状の凸部を形成することにより，シリンダ型の下部電極の外壁部表面の凸部を内壁部表面の凸部より小さくすることができる。このため，上述のように，可能な限り多くのキャパシタ面積を稼ぐことができるとともに，隣接する下部電極間におけるショートの発生を減少させることができ，品質を向上させることができる。
【００１９】
また，本発明の他の観点によれば，シリンダ型キャパシタの製造方法において，半導体基板上に順に積層された層間絶縁膜およびストッパ窒化膜にコンタクト孔を開孔し，コンタクトプラグを形成する工程と，ストッパ窒化膜上に酸化膜を形成し，この酸化膜をエッチング処理して，シリンダ型の下部電極の形成領域を形成する工程と，酸化膜に第１濃度のリンをドープする工程と，シリンダ型の下部電極の形成領域に，シリンダ型の下部電極となる第１濃度よりも低濃度の第２濃度のリンをドープしたポリシリコンを形成する工程と，ＰＳＧ膜およびポリシリコンを窒素雰囲気中でアニール処理する工程と，ＰＳＧ膜を除去する工程と，ポリシリコンの表面に半球形状の凸部を形成する工程とを含むことを特徴とするシリンダ型キャパシタの製造方法が提供される。
【００２０】
かかる製造方法によれば，酸化膜を用いてシリンダ型の下部電極の形成領域を形成した後に，酸化膜に第１濃度のリンをドープしている。このため，シリンダ型の下部電極の形成領域を第１濃度のリンをドープしたＰＳＧ膜により形成する上記製造方法と同様の効果を得ることができる。
【００２１】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかるシリンダ型キャパシタおよびその製造方法の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２２】
（第１の実施の形態）
本発明の第１の実施の形態にかかるシリンダ型キャパシタの製造方法を，図１〜図３を参照しながら説明する。
まず，図１（ａ）に示したように，Ｓｉ半導体基板１０１上には，通常の素子分離ＳＴＩ技術により，フィールド酸化膜１０２が３０００〜５０００Å形成されており，このフィールド酸化膜１０２により素子分離された領域にトランジスタなどが形成されている。そして，このＳｉ半導体基板１０１の上に，酸化膜またはＢＰＳＧ膜からなる第１層間絶縁膜１０３を２０００〜５０００ÅＣＶＤ法により成膜する。次に，酸化膜またはＢＰＳＧ膜からなる第２層間絶縁膜１０４を２０００〜５０００ÅＣＶＤ法により成膜してこれらを層間絶縁膜とする。さらに第２層間絶縁膜１０４の上に，後工程で犠牲膜１０８を除去する際にエッチストッパとして機能し，第２層間絶縁膜１０４を保護するシリコン窒化膜からなるストッパ窒化膜１０５を５００〜２０００ÅＣＶＤ法により形成する。
【００２３】
次に，図１（ｂ）に示したように，通常のホトリソグラフィ／エッチング技術により，後工程で形成されるストレージノード１１０とＳｉ半導体基板１０１とのコンタクト孔１０６を形成する。
【００２４】
その後，図１（ｃ）に示したように，コンタクト孔１０６を埋め込むポリシリコンを１０００〜５０００ÅＣＶＤ法により生成する。そして，導電性を良くするためのリン等の不純物を導入し，全面エッチバックによりコンタクト孔１０６に埋め込まれたポリシリコン以外を除去して，ポリシリコンプラグ１０７を形成する。
【００２５】
図１の後工程を図２を参照しながら説明する。
図２（ｄ）に示したように，ストッパ窒化膜１０５上に，酸化膜（またはＢＰＳＧ膜）１０８を２０００〜８０００ÅＣＶＤ法により形成する。そして，通常のホトリソグラフィ／エッチング技術により，ストレージノード形成領域１０９をパターニングする。この酸化膜（またはＢＰＳＧ膜）１０８は，後工程でストレージノード１１０を形成した後に除去されることから，犠牲膜と称される。
【００２６】
次に，図２（ｅ）に示したように，ストレージノード１１０の外壁部１１０ａを形成する第１ポリシリコンをリン濃度３Ｅ２０〜４Ｅ２０ｃｍ−３で２００〜４００Å形成する。続いて，ストレージノード１１０の内壁部１１０ｂを形成する第２ポリシリコンをリン濃度１Ｅ２０ｃｍ−３以下で４００〜６００Å形成する。その後，ストレージノードの内壁部１１０ｂを保護する保護膜１１１を塗布する。
【００２７】
次に，図２（ｆ）に示したように，全面エッチバックにより，ストレージノード形成領域１０９以外の第１，第２ポリシリコンを除去する。その後，酸化膜（またはＢＰＳＧ膜）１０８および保護膜１１１をＨＦ処理により除去する。
【００２８】
図２の後工程を図３を参照しながら説明する。
図３（ｇ）に示したように，ＨＳＧを形成しアニールすることでストレージノード１１０（１１０ａ，１１０ｂ）の表面を粗面化（凹凸を形成）する。ここでＨＳＧの形成特性から，ストレージノード１１０の外壁部１１０ａは凸部（粒）が小さく，かつまばらな粗面が形成され，ストレージノード１１０の内壁部１１０ｂは凸部が大きく，かつ繊密な粗面が形成される。
【００２９】
次に，図３（ｈ）に示したように，ストレージノード１１０の導電性を良くするためのリン等の不純物を導入した後，キャパシタ絶縁膜として窒化膜１１２をストレージノード１１０に沿って形成する。さらに，セルプレート１１３となるポリシリコン膜を窒化膜１１２に沿って形成する。さらに，セルプレート１１３のパターニング，層間絶縁膜の形成，コンタクト孔の形成，メタル配線の形成，最終保護膜の形成の各工程を経てシリンダ型キャパシタが形成される。
【００３０】
以上のように，本実施の形態によれば，シリンダ型のストレージノード１１０の形成において，ＨＳＧの形成特性を利用して，ストレージノード１１０の外壁部１１０ａはリンが高濃度（３Ｅ２０〜４Ｅ２０ｃｍ−３）のため凸部が小さく，かつまばらな粗面が形成され，ストレージノード１１０の内壁部１１０ｂはリンが低濃度（１Ｅ２０ｃｍ−３以下）のため凸部が大きく，かつ繊密な粗面が形成されるため，従来技術と比べて，外壁部での粗面粒による，隣接したストレージノード間のショートの発生がなくなり，ＤＲＡＭセルの品質が向上するという効果がある。
【００３１】
（第２の実施の形態）
本発明の第２の実施の形態にかかるシリンダ型キャパシタの製造方法を，図１，図４〜図５を参照しながら説明する。
図１に示した各工程については，上記第１の実施の形態と同様であるため，重複説明を省略する。
【００３２】
図１の後工程を図４を参照しながら説明する。
図４（ｄ）に示したように，ストッパ窒化膜１０５上に，酸化膜（またはＢＰＳＧ膜）１０８を２０００〜８０００ÅＣＶＤ法により形成する。そして，通常のホトリソグラフィ／エッチング技術により，ストレージノード形成領域１０９をパターニングする。
【００３３】
次に，図４（ｅ）に示したように，ストレージノード２１０の外壁部２１０ａを形成する第１ポリシリコンをリン濃度５Ｅ２０ｃｍ−３程度で２００〜４００Å形成する。続いて，ストレージノード２１０の内壁部２１０ｂを形成する第２ポリシリコンをリン濃度１Ｅ２０ｃｍ−３以下で４００〜６００Å形成する。その後，ストレージノードの内壁部２１０ｂを保護する保護膜１１１を塗布する。
【００３４】
このように，本実施の形態では，ストレージノード２１０の外壁部２１０ａを形成する第１ポリシリコンをリン濃度５Ｅ２０ｃｍ−３程度とし，第１の実施の形態の場合よりもリン濃度を高濃度とした点に特徴がある。
【００３５】
次に，図４（ｆ）に示したように，全面エッチバックにより，ストレージノード形成領域１０９以外の第１，第２ポリシリコンを除去する。その後，酸化膜（またはＢＰＳＧ膜）１０８および保護膜１１１をＨＦ処理により除去する。
【００３６】
図４の後工程を図５を参照しながら説明する。
図５（ｇ）に示したように，ＨＳＧを形成しアニールすることでストレージノード２１０（２１０ａ，２１０ｂ）の表面を粗面化する。ここでＨＳＧの形成特性から，ストレージノード２１０の外壁部２１０ａにはほとんど粗面が形成されず，ストレージノード１１０の内壁部２１０ｂは凸部が大きく，かつ繊密な粗面が形成される。
【００３７】
次に，図５（ｈ）に示したように，ストレージノード２１０の導電性を良くするためにアニールを行い，ストレージノード２１０の外壁部２１０ａから内壁部２１０ｂへリンを拡散させた後，キャパシタ絶縁膜として窒化膜１１２をストレージノード２１０に沿って形成する。さらに，セルプレート１１３となるポリシリコン膜を窒化膜１１２に沿って形成する。さらに，セルプレート１１３のパターニング，層間絶縁膜の形成，コンタクト孔の形成，メタル配線の形成，最終保護膜の形成の各工程を経てシリンダ型キャパシタが形成される。
【００３８】
本実施の形態によれば，シリンダ型のストレージノード２１０の形成において，ＨＳＧの形成特性を利用して，ストレージノード２１０の外壁部２１０ａはリンが高濃度（５Ｅ２０ｃｍ−３程度）のため粗面がほとんど形成されず，ストレージノード１０の内壁部２１０ｂはリンが低濃度（１Ｅ２０ｃｍ−３以下）のため凸部が大きく，かつ繊密な粗面が形成されるため，第１の実施の形態と比べて，外壁部２１０ａでの粗面粒によるストレージノード間のショートの発生をさらに減少させ，ＤＲＡＭセルの品質をさらに向上させることが可能である。
【００３９】
また，ストレージノード２１０形成後の導電性を良くするための工程においても単純なアニールでストレージノード２１０の外壁部２１０ａから内壁部２１０ａへリンを拡散させているため，従来と比べて不純物導入工程が簡素化されるという効果がある。
【００４０】
（第３の実施の形態）
本発明の第３の実施の形態にかかるシリンダ型キャパシタの製造方法を，図１，図６〜図７を参照しながら説明する。
図１に示した各工程については，上記第１の実施の形態と同様であるため，重複説明を省略する。
【００４１】
図１の後工程を図６を参照しながら説明する。
図６（ｄ）に示したように，ストッパ窒化膜１０５上に，リン濃度３Ｅ２０ｃｍ−３程度のＰＳＧ膜３０８を２０００〜８０００ÅＣＶＤ法により形成する。
そして，通常のホトリソグラフィ／エッチング技術により，ストレージノード形成領域１０９をパターニングする。
【００４２】
このように，本実施の形態では，ストッパ窒化膜１０５上に形成する犠牲膜として，リン濃度３Ｅ２０ｃｍ−３程度のＰＳＧ膜３０８とした点に特徴がある。
【００４３】
次に，図６（ｅ）に示したように，ストレージノード３１０を形成するポリシリコンをリン濃度１Ｅ２０ｃｍ−３程度で６００〜１０００Å形成する。ここで形成するポリシリコンは，リン濃度については，上記第１，第２の実施の形態におけるストレージノードの内壁部を形成する第２ポリシリコンと同様であり，厚みについては，上記第１，第２の実施の形態における第１，第２ポリシリコンの和に相当するものである。
【００４４】
その後，Ｎ２雰囲気中で８００〜９００℃程度のアニールを行う。これにより，ストレージノード３１０の外壁部３１０ａは，ＰＳＧ膜３０８からのリンの拡散により内壁部３１０ｂよりもリンが高濃度化（３Ｅ２０ｃｍ−３程度）する。
かかる処理により，第１，第２のポリシリコンを形成する第１の実施の形態と同様の構造を得ることができる。その後，ストレージノード３１０の内壁部３１０ａを保護する保護膜１１１を塗布する。
【００４５】
次に，図６（ｆ）に示したように，全面エッチバックにより，ストレージノード形成領域１０９以外のポリシリコンを除去する。その後，ＰＳＧ膜３０８および保護膜１１１をＨＦ処理により除去する。
【００４６】
図６の後工程を図７を参照しながら説明する。
図７（ｇ）に示したように，ＨＳＧを形成しアニールすることでストレージノード３１０（３１０ａ，３１０ｂ）の表面を粗面化する。ここでＨＳＧの形成特性から，ストレージノード３１０の外壁部３１０ａは凸部が小さく，かつまばらな粗面が形成され，ストレージノード３１０の内壁部３１０ｂは凸部が大きく，かつ繊密な粗面が形成される。
【００４７】
次に，図７（ｈ）に示したように，ストレージノード３１０の導電性を良くするためのリン等の不純物を導入した後，キャパシタ絶縁膜として窒化膜１１２をストレージノード３１０に沿って形成する。さらに，セルプレート１１３となるポリシリコン膜を窒化膜１１２に沿って形成する。さらに，セルプレート１１３のパターニング，層間絶縁膜の形成，コンタクト孔の形成，メタル配線の形成，最終保護膜の形成の各工程を経てシリンダ型キャパシタが形成される。
【００４８】
以上のように，本実施の形態によれば，シリンダ型のストレージノード３１０の形成において，ＨＳＧの形成特性を利用して，ストレージノード３１０の外壁部３１０ａはリンが高濃度（３Ｅ２０ｃｍ−３）のため凸部が小さく，かつまばらな粗面が形成され，ストレージノード３１０の内壁部３１０ｂはリンが低濃度（１Ｅ２０ｃｍ−３以下）のため凸部が大きく，かつ繊密な粗面が形成されるため，従来技術と比べて，外壁部での粗面粒によるストレージノード間のショートの発生がなくなり，ＤＲＡＭセルの品質が向上するという効果がある。
【００４９】
さらに，上記第１の実施の形態と比べて，ポリシリコン形成が１回省略できるため，工程簡略の効果がある。
【００５０】
（第４の実施の形態）
本発明の第１の実施の形態にかかるシリンダ型キャパシタの製造方法を，図１，図８〜図９を参照しながら説明する。
図１に示した各工程については，上記第１の実施の形態と同様であるため，重複説明を省略する。
【００５１】
図１の後工程を図８を参照しながら説明する。
図８（ｄ）に示したように，ストッパ窒化膜１０５上に，酸化膜４０８’を２０００〜８０００ÅＣＶＤ法により形成する。そして，通常のホトリソグラフィ／エッチング技術により，ストレージノード形成領域１０９をパターニングする。
【００５２】
次に，本実施の形態では，酸化膜４０８’の表面をＰＨ４雰囲気でアニールし，酸化膜４０８’の表面にリンをドープする。このようにして処理された後の酸化膜４０８のリン濃度を，上記第３の実施の形態のＰＳＧ膜３０８のリン濃度と同様の３Ｅ２０ｃｍ−３程度とする。
【００５３】
図８（ｅ）に示したように，ストレージノード４１０を形成するポリシリコンをリン濃度１Ｅ２０ｃｍ−３程度で６００〜１０００Å形成する。ここで形成するポリシリコンは，リン濃度については，上記第１，第２の実施の形態におけるストレージノードの内壁部を形成する第２ポリシリコンと同様であり，厚みについては，上記第１，第２の実施の形態における第１，第２ポリシリコンの和に相当するものである。
【００５４】
その後，Ｎ２雰囲気中で８００〜９００℃程度のアニールを行う。これにより，ストレージノード４１０の外壁部４１０ａは，リンがドープされた酸化膜４０８からのリンの拡散により内壁部４１０ｂよりもリンが高濃度化（３Ｅ２０ｃｍ−３程度）する。かかる処理により，第１，第２のポリシリコンを形成する第１の実施の形態と同様の構造を得ることができる。その後，ストレージノード４１０を保護する保護膜１１１を塗布する。
【００５５】
次に，図８（ｆ）に示したように，全面エッチバックにより，ストレージノード形成領域１０９以外のポリシリコンを除去する。その後，酸化膜４０８および保護膜１１１をＨＦ処理により除去する。
【００５６】
図８の後工程を図９を参照しながら説明する。
図９（ｇ）に示したように，ＨＳＧを形成しアニールすることでストレージノード４１０（４１０ａ，４１０ｂ）の表面を粗面化する。ここでＨＳＧの形成特性から，ストレージノード４１０の外壁部４１０ａは凸部が小さく，かつまばらな粗面が形成され，ストレージノード４１０の内壁部４１０ｂは凸部が大きく，かつ繊密な粗面が形成される。
【００５７】
次に，図７（ｈ）に示したように，ストレージノード４１０の導電性を良くするためのリン等の不純物を導入した後，キャパシタ絶縁膜として窒化膜１１２をストレージノード４１０に沿って形成する。さらに，セルプレート１１３となるポリシリコン膜を窒化膜１１２に沿って形成する。さらに，セルプレート１１３のパターニング，層間絶縁膜の形成，コンタクト孔の形成，メタル配線の形成，最終保護膜の形成の各工程を経てシリンダ型キャパシタが形成される。
【００５８】
以上のように，本実施の形態によれば，シリンダ型のストレージノード４１０の形成において，ＨＳＧの形成特性を利用して，ストレージノード４１０の外壁部４１０ａはリンが高濃度（３Ｅ２０ｃｍ−３）のため凸部が小さく，かつまばらな粗面が形成され，ストレージノード３１０の内壁部３１０ｂはリンが低濃度（１Ｅ２０ｃｍ−３以下）のため凸部が大きく，かつ繊密な粗面が形成されるため，従来技術と比べて，外壁部での粗面粒によるストレージノード間のショートの発生がなくなり，ＤＲＡＭセルの品質が向上するという効果がある。
【００５９】
以上，添付図面を参照しながら本発明にかかるシリンダ型キャパシタおよびその製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６０】
例えば，第３の実施の形態において，ＰＳＧ膜３０８のリン濃度を３Ｅ２０ｃｍ−３程度としたが，本発明はこれに限定されず，リン濃度を５Ｅ２０ｃｍ−３程度としてもよい。同様に，第４の実施の形態において，酸化膜４０８’の表面にリンをドープした後の酸化膜４０８のリン濃度を３Ｅ２０ｃｍ−３程度としたが，本発明はこれに限定されず，リン濃度を５Ｅ２０ｃｍ−３程度としてもよい。ストレージノードの外壁部の濃度を高濃度（５Ｅ２０ｃｍ−３程度）にすることができ，外壁部に粗面がほとんど形成されない第２の実施の形態と同様の効果を得ることができる。
【００６１】
【発明の効果】
以上説明したように，本発明によれば，シリンダ型のストレージノードの外壁部表面および内壁部表面に半球形状の凸部が形成されることで，キャパシタ面積を稼ぎ，キャパシタ容量を確保することができる。そして，内壁部表面の凸部を大きく，例えば，凸部が大きく，かつ繊密な粗面とすることで，可能な限り多くのキャパシタ面積を稼ぐことができる。それとともに，外壁部表面の凸部を小さく，例えば，凸部が小さく，かつまばらな粗面とすることで，隣接するストレージノード間におけるショートの発生を減少させることができ，品質を向上させることができる。
【図面の簡単な説明】
【図１】第１〜第４の実施の形態にかかるシリンダ型キャパシタの製造方法の（ａ）〜（ｃ）工程を示す説明図である。
【図２】第１の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｄ）〜（ｆ）工程を示す説明図である。
【図３】第１の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｇ）〜（ｈ）工程を示す説明図である。
【図４】第２の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｄ）〜（ｆ）工程を示す説明図である。
【図５】第２の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｇ）〜（ｈ）工程を示す説明図である。
【図６】第３の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｄ）〜（ｆ）工程を示す説明図である。
【図７】第３の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｇ）〜（ｈ）工程を示す説明図である。
【図８】第４の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｄ）〜（ｆ）工程を示す説明図である。
【図９】第４の実施の形態にかかるシリンダ型キャパシタの製造方法の（ｇ）〜（ｈ）工程を示す説明図である。
【図１０】従来のシリンダ型キャパシタの製造方法の（ａ）〜（ｃ）工程を示す説明図である。
【図１１】従来のシリンダ型キャパシタの製造方法の（ｄ）〜（ｆ）工程を示す説明図である。
【図１２】従来のシリンダ型キャパシタの製造方法の（ｇ）〜（ｈ）工程を示す説明図である。
【符号の説明】
１００  シリンダ型キャパシタ
１０１  Ｓｉ半導体基板
１０２  フィールド酸化膜
１０３  第１層間絶縁膜
１０４  第２層間絶縁膜
１０５  ストッパ窒化膜
１０６  コンタクト孔
１０７  ポリシリコンプラグ
１０８  酸化膜（またはＢＰＳＧ膜）
１０９  ストレージノード形成領域
１１０  ストレージノード
１１０ａ  ストレージノードの外壁部
１１０ｂ  ストレージノードの内壁部
１１１  保護膜
１１２  キャパシタ絶縁膜（窒化膜）
１１３  セルプレート（ポリシリコン膜）
【図１】
0004579453.tif 000002
【図２】
0004579453.tif 000003
【図３】
0004579453.tif 000004
【図４】
0004579453.tif 000005
【図５】
0004579453.tif 000006
【図６】
0004579453.tif 000007
【図７】
0004579453.tif 000008
【図８】
0004579453.tif 000009
【図９】
0004579453.tif 000010
【図１０】
0004579453.tif 000011
【図１１】
0004579453.tif 000012
【図１２】
0004579453.tif 000013