(57)【特許請求の範囲】
【請求項１】
第１の共振器と、
第２の共振器と、
該第１の共振器と該第２の共振器との間の結合と、
接地端子電極を有する底面と
を含み、該第１の共振器と該第２の共振器とは、該底面と平行な同一の平面上にあり、接続部により接続されており、該接続部と該接地端子電極とを結合するビアホール電極は、該結合に結合されたシャントインダクタンスを形成し、
該結合は、
（ｉ）該第１および該第２の共振器の間のスペースと、
（ｉｉ）該シャントインダクタンスと
の少なくとも１つによって制御される、帯域通過フィルタ。
【請求項２】
前記第１の共振器が前記シャントインダクタンスに結合された第１の端部を有し、
前記第２の共振器が該シャントインダクタンスに結合された第１の端部を有し、
該シャントインダクタンスが、
（ｉ）該第１の共振器の該第１の端部および該第２の共振器の該第１の端部と、
（ｉｉ）前記接地端子電極と
の間のコンダクタを含む、請求項１に記載の帯域通過フィルタ。
【請求項３】
前記コンダクタが、（ａ）ビアと、（ｂ）物理的インダクタンスとの少なくとも１つを含む、請求項２に記載の帯域通過フィルタ。
【請求項４】
前記帯域通過フィルタの減衰が、直接結合キャパシタによって制御される、請求項１に記載の帯域通過フィルタ。
【請求項５】
前記フィルタが、積層誘電体フィルタを含む、請求項１に記載の帯域通過フィルタ。
【請求項６】
前記第１の共振器が第１のＴＥＭ共振器を含み、
前記第２の共振器が第２のＴＥＭ共振器を含み、
該第１の共振器の前記第１の端部が、該第２の共振器の前記第１の端部に結合されている、請求項２に記載の帯域通過フィルタ。
【請求項７】
前記コンダクタが、（ａ）複数のビアと、（ｂ）物理的インダクタンスとの少なくとも１つを含む、請求項２に記載の帯域通過フィルタ。
【請求項８】
所定の周波数帯内の信号を通過させるフィルタ手段と、第１の共振手段と第２の共振手段とを有するフィルタ手段と、
該第１の共振手段と該第２の共振手段との間の結合手段と、
接地端子電極を有する底面と
を含み、該第１の共振器と該第２の共振器とは、該底面と平行な同一の平面上にあり、接続部により接続されており、該接続部と該接地端子電極とを結合するビアホール電極は、該結合手段に結合されたシャントインダクタンス手段を形成し、該結合手段が、
（ｉ）該第１の共振手段と該第２の共振手段との間のスペースと、
（ｉｉ）該シャントインダクタンス手段と
の少なくとも１つによって制御される、フィルタ。
【請求項９】
前記第１の共振手段が前記シャントインダクタンス手段に結合された第１の端部を有し、
前記第２の共振手段が該シャントインダクタンス手段に結合された第１の端部を有し、
該シャントインダクタンス手段が、
（ｉ）該第１の共振手段の該第１の端部および該第２の共振手段の該第１の端部と、
（ｉｉ）前記接地端子電極と
の間のコンダクタ手段を含む、請求項８に記載のフィルタ。
【請求項１０】
前記コンダクタ手段が、（ｉ）ビア手段と、（ｉｉ）物理的インダクタンス手段との少なくとも１つを含む、請求項９に記載のフィルタ。
【請求項１１】
前記フィルタの減衰が、直接結合容量手段によって制御される、請求項８に記載のフィルタ。
【請求項１２】
前記フィルタが、積層誘電体フィルタを含む、請求項８に記載のフィルタ。
【請求項１３】
前記第１の共振手段が第１のＴＥＭ共振器を含み、
前記第２の共振手段が第２のＴＥＭ共振器を含み、
該第１の共振手段の前記第１の端部が、該第２の共振手段の前記第１の端部に連結されている、請求項９に記載のフィルタ。
【請求項１４】
前記コンダクタ手段が、（ａ）複数のビア手段と、（ｂ）物理的インダクタンス手段との少なくとも１つを含む、請求項９に記載のフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態はフィルタに関し、特に、電気システムにおいて用いられ得るデュプレクサ（ｄｕｐｌｅｘｅｒ）またはダイプレクサ（ｄｉｐｌｅｘｅｒ）のような、多層帯域通過フィルタに関する。
【背景技術】
【０００２】
近年、携帯電話やワイヤレスＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）デバイスのような移動体通信デバイスの小型化において、著しい進歩が成し遂げられてきた。上記の小型化は、組み込まれている様々なコンポーネントを小型化した結果として、成し遂げられた。移動体通信デバイスに組み込まれたコンポーネントの一つは、帯域通過フィルタである。帯域通過フィルタは、特定の帯域の外部にある周波数を有した信号を抑制し、特定の帯域の内部にある周波数を有した信号をわずかに抑制して、または、抑制することなしに、通過させる。帯域通過フィルタは、広範囲にわたって用いられてきた。例えば、帯域通過フィルタは、携帯電話に関してはデュプレクサとダイプレクサとに見出すことができる。帯域通過フィルタはまた、ある周波数帯域において携帯電話のアンテナが受信を行なっている際に、別の周波数帯域で送信を行なうことを可能にし得る。
【０００３】
あるタイプの帯域通過フィルタは、特許文献１の図１２に記述されており、ここでは図１によって再現されている。図１を参照すると、帯域通過フィルタは、２つのＴＥＭ（Ｔｒａｎｓｖｅｒｓｅ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｍｏｄｅ）共振器によって構成されている。上記共振器は、カスケード接続によって互いが連結されている。各共振器は、高インピーダンスの狭幅伝送線路（ｎａｒｒｏｗ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ）と低インピーダンスの広幅伝送線路（ｗｉｄｅｒ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ）とを含んだ伝送線路の対を含む。各共振器の狭幅伝送線路は、対応する共振器の近位端としてみなされ得る。各共振器の近位端は、他の共振器の近位端と接地とに接続される。各共振器の広幅伝送線路は、狭幅伝送線路のいずれよりも低いインピーダンスを有し、対応する共振器の遠位端としてみなされ得る。各共振器の遠位端は「開」であり、一切直流電流が流れ得ない。各共振器の狭幅伝送線路は、他の共振器の狭幅伝送線路に電磁結合され、各共振器の広幅伝送線路は、他の共振器の広幅伝送線路に電磁結合される。各共振器において生成された電磁場は、他の共振器において生成された電磁場と干渉および結合し、「結合」または「電磁結合」として記述され得るものを、共振器の間で生成する。
【０００４】
しかしながら、特許文献１では、各ＴＥＭモード共振器の遠位端は、入力と出力と接地とに容量結合されている。構造全体（ｏｖｅｒａｌｌ  ｓｔｒｕｃｔｕｒｅ）は、大量の容量結合を提供する。ステージ間結合キャパシタが追加され、減衰極周波数と同様に、結合をも制御し得るが、上記構造の全体では、リアクティブ結合（ｒｅａｃｔｉｖｅ  ｃｏｕｐｌｉｎｇ）は、全容量性である。上記結合は全容量性であるため、減衰極を正確に位置付けるのに利用可能な制御は、限定されている。この容量性のリアクティブ結合を緩和するため、共振器の間の線路長が縮小され、伝送特性の減衰極周波数が、第１の伝送線路の線路長と、第２の伝送線路の線路長とを変動させることにより、調整され得る。しかしながら、フォトリソグラフィ技術では、フォトリソグラフィ限界よりも近くに直線を配置することができないため、今日では一般に、リアクティブ結合の超過容量を緩和させるためには、高々０．２ｍｍまでしか接近させることが出来ない。また、線路間の距離によって、伝送線路の偶数モードインピーダンス比と奇数モードインピーダンス比とを調整することにより、結合の次数が変化し得る。それにも関わらず、これまでのところ、共振器の間の線路長の縮小のみが試みられている。
【特許文献１】米国特許第６，０２０，７９９号明細書
【発明の開示】
【課題を解決するための手段】
【０００５】
（発明の要約）
本発明の第１の局面により、帯域通過フィルタは、第１の共振器と第２の共振器とを含み得る。第１の共振器と第２の共振器との間の結合は、（ｉ）第１の共振器と第２の共振器との間のスペースと、（ｉｉ）上記結合に結合されたシャントインダクタンス（ｓｈｕｎｔ  ｉｎｄｕｃｔａｎｃｅ）との少なくとも１つによって制御され得る。
【０００６】
本発明の第２の局面により、フィルタは、周波数帯域を通過させるフィルタ手段を含み得る。上記フィルタ手段は、第１の共振手段と第２の共振手段とを含み得る。上記フィルタはまた、第１の共振手段と第２の共振手段との間の結合手段を含み得る。上記結合手段は、（ｉ）第１の共振手段と第２の共振手段との間のスペースと、（ｉｉ）上記結合手段に結合されたシャントインダクタンス手段との少なくとも１つによって制御され得る。
【０００７】
本発明は、さらに以下の手段を提供する。
（項目１）
第１の共振器と、
第２の共振器と、
該第１の共振器と該第２の共振器との間の結合と
を含み、該結合は、
（ｉ）該第１および該第２の共振器の間のスペースと、
（ｉｉ）該結合に結合されたシャントインダクタンスと
の少なくとも１つによって制御される、帯域通過フィルタ。
（項目２）
前記第１の共振器が前記シャントインダクタンスに結合された第１の端部を有し、
前記第２の共振器が該シャントインダクタンスに結合された第１の端部を有し、
該シャントインダクタンスが、
（ｉ）該第１の共振器の該第１の端部および該第２の共振器の該第１の端部と、
（ｉｉ）システム接地と
の間のコンダクタを含む、項目１に記載の帯域通過フィルタ。
（項目３）
前記コンダクタが、（ａ）ビアと、（ｂ）物理的インダクタンスとの少なくとも１つを含む、項目２に記載の帯域通過フィルタ。
（項目４）
前記帯域通過フィルタの減衰が、直接結合キャパシタによって制御される、項目１に記載の帯域通過フィルタ。
（項目５）
前記フィルタが、積層誘電体フィルタを含む、項目１に記載の帯域通過フィルタ。
（項目６）
前記第１の共振器が第１のＴＥＭ共振器を含み、
前記第２の共振器が第２のＴＥＭ共振器を含み、
該第１の共振器の前記第１の端部が、該第２の共振器の前記第１の端部に結合されている、項目２に記載の帯域通過フィルタ。
（項目７）
前記コンダクタが、（ａ）複数のビアと、（ｂ）物理的インダクタンスとの少なくとも１つを含む、項目２に記載の帯域通過フィルタ。
（項目８）
所定の周波数帯内の信号を通過させるフィルタ手段と、第１の共振手段と第２の共振手段とを有するフィルタ手段と、
該第１の共振手段と該第２の共振手段との間の結合手段と
を含み、該結合手段が、
（ｉ）該第１の共振手段と該第２の共振手段との間のスペースと、
（ｉｉ）該結合手段に結合されたシャントインダクタンス手段と
の少なくとも１つによって制御される、フィルタ。
（項目９）
前記第１の共振手段が前記シャントインダクタンス手段に結合された第１の端部を有し、
前記第２の共振手段が該シャントインダクタンス手段に結合された第１の端部を有し、
該シャントインダクタンス手段が、
（ｉ）該第１の共振手段の該第１の端部および該第２の共振手段の該第１の端部と、
（ｉｉ）システム設置手段と
の間のコンダクタ手段を含む、項目８に記載のフィルタ。
（項目１０）
前記コンダクタ手段が、（ｉ）ビア手段と、（ｉｉ）物理的インダクタンス手段との少なくとも１つを含む、項目９に記載のフィルタ。
（項目１１）
前記フィルタの減衰が、直接結合容量手段によって制御される、項目８に記載のフィルタ。
（項目１２）
前記フィルタが、積層誘電体フィルタを含む、項目８に記載のフィルタ。
（項目１３）
前記第１の共振手段が第１のＴＥＭ共振器を含み、
前記第２の共振手段が第２のＴＥＭ共振器を含み、
該第１の共振手段の前記第１の端部が、該第２の共振手段の前記第１の端部に連結されている、項目９に記載のフィルタ。
（項目１４）
前記コンダクタ手段が、（ａ）複数のビア手段と、（ｂ）物理的インダクタンス手段との少なくとも１つを含む、項目９に記載のフィルタ。
【発明を実施するための最良の形態】
【０００８】
（例示的な実施形態についての詳細な記述）
単一の多層体（ｍｕｌｔｉｌａｙｅｒ  ｂｏｄｙ）に組み込まれ得る１つ以上の受動素子を含んだ通信デバイスに対する需要が存在する。帯域通過フィルタ（「ＢＰＦ」）の内部のキャパシタやインダクタのような受動素子のリアクタンスを調整することにより、ＢＰＦの減衰極は、より正確かつ容易に位置付けされ得る。単一の多層体は、１つ以上のビアを介して連結され得るいくつかの端子を有し得るが、大きな終端電極を必要としない。ビアインダクタンスの一部がＢＰＦの電気性能に対して感応し得ることは、考慮すべきことである。
【０００９】
図１は、特許文献１に記述されているよく知られた実施による、積層誘電体ＢＰＦ構造についての透視分解立体図である。積層誘電体ＢＰＦ構造は、７Ωから３５Ωの範囲で実現され得る偶数モードのインピーダンスＺｅを有する。一般に、フォトリソグラフィ限界により、０．２ｍｍよりも狭い線路幅または間隔、もしくは、２ｍｍよりも広い線路幅または間隔によって線路を実装することはできない。このため、各共振器の伝送線路の間での偶数モードのインピーダンスに関する最小のステップ比Ｋｅは、０．２である。さらに、Ｋｅが大きい場合、共振器の長さは短くなり得ないため、適切なＫｅの範囲が存在し得る。上記範囲はストリップ線路に関係し、好ましくは０．２から０．８、さらに好ましくは、０．４から０．６である。したがって、偶数モードのインピーダンスが７Ωのときは、偶／奇数モードのインピーダンス比Ｐは約１．４またはそれ以下で実現され、２０Ωのときは１．９以下で実現され、３５Ωのときは２．２以下で実現され得る。
【００１０】
図１の積層誘電体ＢＰＦ構造は、複数の厚さの誘電体シート１０ａ〜１０ｅを有し、その上にデバイスが実装される。誘電体シート１０ａは、伝送線路１７ａと１７ｂとして実装された一対のストリップ線路共振器を含む。第１の伝送線路１７ａは、ストリップ線路共振器の電極１１ａを有し、第２の伝送線路１７ｂは、ストリップ線路共振器の電極１１ｂを有する。第１の伝送線路１７ａおよび第２の伝送線路１７ｂは、共通の接地電極１６を共有する。第１の伝送線路１７ａおよび１７ｂは、高特性インピーダンスを有し、一つの端部に接地される。第２の伝送線路１８ａおよび１８ｂは、低特性インピーダンスを有し、一つの端部において開である。結合容量（Ｃｃ）２８（図２には図示されず）は、結合容量の電極２０と、ストリップ線路共振器の電極１１ａおよび１１ｂとの間に形成される。追加的に、負荷容量（ＣＬ）２６および２７（図２に図示されている）は、負荷容量の電極１９とストリップ線路共振器の電極１１ａおよび１１ｂとの間に形成される。このようにして、積層誘電体ＢＰＦが、ストリップ線路共振器の電極１１ａと１１ｂとの間に実装される。
【００１１】
積層ＢＰＦ構造は、共振構造内に２個のＴＥＭモードの共振器を有し、上記共振器の全線路長は、１／４波長よりも短い。第１の伝送線路（すなわち、比較的高いインピーダンスを有する狭幅伝送線路）は、第２の伝送線路（すなわち、低いインピーダンスを有する広幅伝送線路）のそれぞれとカスケード接続される。第２の伝送線路の特性インピーダンスは、第１の伝送線路の特性インピーダンスよりも低い。第１の伝送線路の各々は、近位端に接地され、第２の伝送線路の各々は、遠位端において開である。第１の伝送線路は、電磁的に結合され、第２の伝送線路もまた、電磁的に結合される。両場合における電磁結合の量は、迅速に設定される。
【００１２】
誘電体シート１０ｃは、負荷容量電極１９を含み、上記負荷容量電極１９は、ストリップ線路共振器の電極１１ａおよび１１ｂを有する負荷容量（ＣＬ）２６および２７（図２に図示されている）をそれぞれ形成する。誘電体シート１０ｃはまた、容量電極１２ａを含み、上記容量電極１２ａは、ストリップ線路共振器の電極１１ａを有する第１のキャパシタを形成する。また、誘電体シート１０ｃは、容量電極１２ｂを含み、上記容量電極１２ｂは、ストリップ線路共振器の電極１１ｂを有する第２のキャパシタを形成する。誘電体シート１０ｂは、入力端子１４ａおよび出力端子１４ｂそれぞれと、接地端子１５ａおよび１５ｂとを含む。
【００１３】
結合容量（Ｃｃ）２８（図２に図示されている）と負荷容量（ＣＬ）２６および２７（図２に図示されている）との組み合わせにより、偶／奇数モードのインピーダンス比（Ｐ１，Ｐ２）を調整することが可能になる。これにより、減衰極が通過帯域の周辺に設定される。誘電体シート１０ｂおよび誘電体シート１０ｄは、シールド電極１３ａおよび１３ｂによってそれぞれカバーされる。共振器の電極１６と、負荷容量の端部１９と、Ｉ／Ｏ端子１２ａおよび１２ｂとは、大きな電極１５ｄ，１５ｃ，１４ａおよび１４ｂをそれぞれ用いて側終端（ｓｉｄｅ  ｔｅｒｉｎａｔｅ）され得る。電極の面積が比較的大きいため、そのような電極によるインダクタンス効果は無視できる。
【００１４】
２個のＴＥＭモードの共振器は、別個の結合手段を介して容量結合され、その結果、フィルタの通過帯域の近辺で減衰極が生成され得る。負荷容量（ＣＬ）２６，２７（図２に図示されている）は、ストリップ線路共振器の電極１１ａおよび１１ｂに対して並列である。
【００１５】
Ｐ１とＰ２の関係を設定することにより、特定の周波数において、減衰極が自由に形成され得る。しかしながら、ＴＥＭモードの共振器の開端部は、シャント負荷キャパシタを用いて接地される。ＴＥＭモードの共振器と入力端子および出力端子とは、容量結合される。伝送特性の減衰極周波数は、第１の伝送線路の線路長と第２の伝送線路の線路長とを変動させることにより、調整され得る。直線間の距離を設定することによって伝送線路の偶数モードのインピーダンス比と奇数モードのインピーダンス比とを調整することにより、結合の次数が変化し得る。図２に示されているように、減衰極周波数と同様に結合を制御するため、ステージ間結合容量（Ｃｃ）２８が追加される。
【００１６】
しかしながら、この設計に関する問題の一つは、減衰極が通過帯域近辺で生成され得るにも関らず、減衰極が通過帯域の両側で提供され得ないということである。通過帯域の両側における減衰極を有するフィルタは、帯域外周波数の減衰を同時に増加させることができる。このことは、多くのフィルタアプリケーションに対して所望され得る。
【００１７】
また、図１に示される従来の設計では、減衰極は、伝送線路インピーダンス、負荷キャパシタ、および内部結合キャパシタについての複雑な関数となるため、所望の周波数と所望の共振器結合（すなわち、中心周波数の一端から３ｄＢ低下した所望のフィルタ帯域幅）によって減衰極を実現することは困難である。入力結合キャパシタと出力結合キャパシタ（図２に示されているようなキャパシタ２３および２４。図１におけるストリップ線路共振器の電極１１ａおよび１１ｂ、ならびに、容量電極１２ａおよび１２ｂのそれぞれの間に配置される）、図２に示されているようなステージ間結合容量（Ｃｃ）２８、図２に示されているような負荷容量（ＣＬ）２６および２７は、全て同一の層の上に存在するため、大きな入力結合キャパシタ２３と大きな出力結合キャパシタ２４とを必要とする、広帯域のフィルタを設計することは、困難である。さらに、入力結合キャパシタ２３および出力結合キャパシタ２４、ステージ間容量（Ｃｃ）２８、負荷容量（ＣＬ）２６および２７は、全て同一の層の上に存在するため、少なくともｘ−ｙ次元の平面に関して小型のＢＰＦを設計することは困難である。少なくともこれらの理由のために、図１に示されているようなストリップ線路共振器のＢＰＦは、広帯域（すなわち、大きな帯域幅）を必要とするフィルタに対しては、適切ではない。
【００１８】
図１のＢＰＦ構造に関する別の問題は、終端電極のサイズと配置についての問題である。通信デバイスの小型化は、単一の多層体に組み込まれる１つ以上の受動素子を必要とする。より優れた方法は、１つ以上のビアを介して個々のコンポーネントに連結された端子を（例えば大きな側終端端子の代わりに）有することにより、上記端子がデバイスの底面に配置されるようにする。そのような改良においてビアが使用される場合、ビアインダクタンスの一部がＢＰＦの電気性能に対して感応し得ることは、考慮すべきことである。
【００１９】
図２は、図１の誘電体ＢＰＦ構造の等価回路を示している。図２に示されているように、大きな入力結合キャパシタ２３および大きな出力結合キャパシタ２４は、入力／出力端子２１および２２をそれぞれ有する。
【００２０】
図３は、図１および図２に記述された誘電体ＢＰＦ構造の伝送特性のシュミレーション結果を示す２つのグラフである。図３の上側のグラフは、低−ゼロ減衰極のフィルタに関係し、下側のグラフは、高−ゼロ減衰極のフィルタに関係する。どちらの場合でも、実線は、フィルタの通過帯域の最遠部に減衰極が存在するときの特性を示している。
【００２１】
図４は、本発明の第１の実施形態による、ＢＰＦの構成についての透視分解立体図である。図５は、図４の帯域通過フィルタの構成を用いた等価回路を示している。
【００２２】
図４を参照すると、２個の１／４波長の平面型ＴＥＭモードストリップ線路共振器５２および５４が並んで配置され得る。各共振器の一端部は、互いに連結され、ビアインダクタのインダクタンスを介してシステム接地に連結され得る。上記ビアインダクタは、層０３のホールを介して、さらに、ホール（ｈｏｌｅ）５６〜６０を介して、短い端部１１６から接地までに実装され得る。共振器５２および５４の間の電磁結合は、共振器５２および５４の間のスペースと、ビアインダクタのシャントインダクタンスの値とに依存し得る。このタイプの構造では、ビアインダクタ（層０３のホールとホール５６〜６０とを介して、短い端部１１６からの位置に実装され得る）のインダクタンスが比較的大きいため、共振器５２および５４の間の主結合（ｄｏｍｉｎａｎｔ  ｃｏｕｐｌｉｎｇ）は、誘導的になり得る。Ｉ／Ｏポートの間の入力／出力ポート容量は、Ｉ／Ｏキャパシタを用いて形成され、プレート６２および７４の間と、プレート６６および７６の間とに実装され得る。直接結合の容量（Ｃｄ）と、共振器５２および５４の間の誘導性の内部結合とは、ＢＰＦの通過帯域の両側で減衰極を提供し得る。これら減衰極の位置は、プレート７２とＩ／Ｏ電極６２および６６の間に実装され得る直接結合の容量（Ｃｄ）の値を変化させることにより、制御され得る。直接結合の容量（Ｃｄ）は、内部結合に対する影響をなんら有さない。
【００２３】
プレート７４と７６との間にそれぞれ実装され得るシャント負荷キャパシタＣｌ１およびＣｌ２と接地プレート７８とは、別々の誘電体シートの上に形成され、ＢＰＦのシステム接地７８を用いて容量が形成され得る。プレート７４および７６によってシャント負荷キャパシタＣｌ１およびＣｌ２がそれぞれ形成され、接地７８は、ビアインダクタンスを介して共振器の開端部に連結され得る。上記ビアインダクタンスは、ホール８２〜８８を介して実装され、層０３のホールを介して遠位端１１０および１１２に続いている。負荷キャパシタＣｌ１およびＣｌ２は、所望の中心周波数の共振器長さを縮小する助けとなり得る。共振器長さは、共振器の等価容量と等価インダクタンスとを決定し得る。各共振器は、Ｌｅと直列なインダクタンスと並列な容量と、等価であると理解され得る。Ｌ１とＣｌ１との直列接続は、実質的には共振器と並列であり、共振器の全共振周波数は、これら受動素子の各々によって影響され得る。共振周波数は、式１／（２π√（ＬＣ））によって計算され得る。ここに、ＬおよびＣは、共振環境（ｒｅｓｏｎａｔｏｒ  ｅｎｖｉｒｏｎｍｅｎｔ）における、全インダクタンスと全容量とを表す。上記共振環境は、Ｌ１と、シャント負荷キャパシタＣｌ１およびＬｅと、共振器の内部のインピーダンスおよび内部の容量とを含み、上記全インダクタンスと全容量とは、共振器についての幾何学（長さを含む）によって決定され得る。このようにして、最適な負荷容量が設計され、ＢＰＦのサイズを小型化する。
【００２４】
広帯域ＢＰＦでは、Ｉ／Ｏ結合容量は、プレート６２とプレート７４との間、および、プレート６６とプレート７６との間に形成され、十分な大きさであり得る。Ｉ／Ｏ結合容量（プレート６２および７４ならびにプレート６６および７６）は、独立な誘電体シートとして図示され、シャント負荷キャパシタ（プレート７４および７６ならびに接地７８）によって容量結合され得る。フィルタの設計要求にしたがい、大きなＩ／Ｏキャパシタを設計することが、可能であり得る。Ｉ／Ｏ結合キャパシタ（プレート６２および６４ならびにプレート６６および７６）は、ビアインダクタンスを介し、システム接地のプレート７８のＩ／Ｏパッド６４および６８に連結され得る。システム接地のプレート７８では、Ｉ／Ｏパッド６４および６８ならびに接地プレート７８は、互いに分離している。
【００２５】
広帯域のフィルタでは、共振器５２および５４の間の内部結合は、設計要求を満たすのに十分な大きさであり得る。共振器５２および５４の間の結合は、少なくとも２通りの方法で制御され得る。結合を制御するための一つの方法は、共振器５２および５４の間のスペースを制御する（すなわち、共振器５２および５４の間のスペースを縮小することにより、結合を強め、共振器５２および５４の間のスペースを大きくすることにより、結合を弱める）ことである。しかしながら、工程限界のため、特定の制限以後では、スペースを小さくすることはできない。結合を制御する別の方法は、シャントインダクタンスを用いることである。シャントインダクタンスは、層０３の（短い端部１１６における）ホールとホール５６〜６０とを介して実装され得る。シャントインダクタンスは、追加的なインダクタンス結合を提供することにより、共振器の内部結合を制御し得る。ビアインダクタのインダクタンスは、層０３のホールとホール５６〜６０とを介して短い端部１１６から接地までに実装されるとき、層０３の（短い端部１１６における）ホールのビアサイズとホール５６〜６０のサイズとを変化させることにより、制御され得る。大きなインダクタンスが必要な場合、物理的な直列インダクタンス（図示されず）の一部が、ビアに対して直列で追加され得る。インダクタンスの値は、並列のビア（図示されず）の１つ以上を用いることにより、または、ビアの直径（図示されず）を大きくすることにより、低減され得る。
【００２６】
負荷キャパシタ（例えば、接地７８と共にプレート７４および７６によって形成されたキャパシタ）は、共振器のレベル（図４における層０３）の上に配置され、浮動接地３４Ａに電磁的に連結され得る。上記浮動接地３４Ａは、ビアインダクタンス（例えば、ホール９２〜１０６を介して実装され得る）の一部によって、システム接地に連結され得る。そのようなビアインダクタンス（図示されず）は、共振器５２および５４に関する共振器内部結合に感応し得る。ビアインダクタンスの小さな変動は、上部帯域の減衰極の位置と同様に、共振器結合に影響し得る。このため、シャント負荷キャパシタ（プレート７４および７６を用い得る）は、図４に示されているように構造の底面のレベルに配置され、システム接地の平面７８に電磁的に連結され得る。
【００２７】
ＢＰＦの構成は、積層された７個の層（図４では層０１〜０７として識別される）を含み得る。誘電体のシートは、同一の誘電体材料または異なる誘電体材料であり得る。層０３とホール５６〜６０とを介した短い端部１１６からのビアホールは、層０３とホール８２〜８８とを介した遠位端１１０および１１２からのビアホールと同様に、導電体のペーストによって充填され得る。同様に、その他任意のビアホールもまた、導電体のペースト等によって充填され、所望のビアを成立させる。
【００２８】
層０１は、ダミーの誘電体シートをＢＰＦ構造の最上部に備える。層０２は、浮動接地３４Ａを提供し、層０７は、システム接地７８を提供し得る。層０２は、比較的厚く、２個の接地平面が（層０２と層０７の上に）存在し得る。上記接地平面は、いくつかのビア（例えばホール９６〜１０６）を介して互いに連結され、ＢＰＦ構造の適切な接地を維持し得る。ビアホール９２〜１０６は、図４に示されている構造の第１のエッジ（例えばフロントエッジ）に沿ったビアホールを表す。上記構造の第２のエッジ（例えばバックエッジ）に沿って、同様な個数のビアホールが、同様な相互接続ビアを提供する。図４では、そのようなビアは、層０２における４個のコーナーホールと層０３における４個のコーナーホールとの間を延伸する破線によって示されている。図４はまた、層０４，０５および０６の各々において対応するコーナーホールをも示している。これらコーナーホールは、浮動接地３４Ａとシステム接地７８とのビア相互接続を許容するが、図面では、単純化のため、層０３と層０７との間には、破線は示されていない。
【００２９】
図４では、その他の破線のビアを表すため、同様な約束事が用いられる。特に、ビアが結合され、そこから下方に向けて延伸するような金属のプレートまたは領域（例えば、層０３の上の共振器５２および５４、ならびに、層０５上のＩ／Ｏキャパシタのプレート６２および６６）は、１つ以上の小さな円によって印付けられ、そのような円印は、ビアが結合され、下方に延伸していく位置を示す。下方に延伸するビアは、破線で表され、（図示を簡単にするために）第１のレベルからの下方（すなわち、それらが発出している金属のプレートまたは領域から下方）への延伸のみが図示されている。例えば、破線で示されている３個のビアは、層０３上の共振器５２および５４の３個の円印から、下方に向けて延伸する。共振器５２および５４の端部１１６付近の破線のビアは、層０３と層０４との間に図示されているが、（図示を簡単にするために）層０４の下方には図示されていない。しかしながら、層０４からビアホール５６〜６０を介し、層０７上のシステム接地７８まで上記ビアが続いていることが、理解される。同様に、共振器５２および５４の端部１１０および１１２の付近にある２個の破線のビアは、層０３と層０４との間に図示されているが、（図示を簡単にするために）層０４の下方には図示されていない。しかしながら、層０４からビアホール８２〜８８を介し、層０６上の負荷容量７４および７６まで上記ビアが続いていることが、理解される。その上、層０５上のＩ／Ｏキャパシタプレート６２および６６から下方に延伸する２個の破線のビアが層０５と層０６との間に図示されているが、（図示を簡単にするために）層０６の下方には図示されていない。しかしながら、層０６からビアホール１１８および１２０を介し、層０７上のＩ／Ｏパッド６４および６８まで上記ビアが延伸していることが、理解される。破線のビアの印付に関する同様な約束事が、図７〜１０に用いられる。
【００３０】
ストリップ線路共振器のＢＰＦ（第１の共振器５２と第２の共振器５４とを含む）は、２個の接地平面の間に配置される。ＴＥＭ１／４波長共振器（以下では第１の共振器５２と第２の共振器５４として参照される）のパターンは、層０３の誘電体シートの上に配置される。第１の共振器５２と第２の共振器５４との各々は、電場が比較的大きく、磁場が比較的小さい開端部１１０と開端部１１２とを有し、また、磁場が比較的大きく電場が比較的小さい短い端部１１４および１１６を有する。全体場（ｔｏｔａｌ  ｆｉｅｌｄ）は同じである。共振器５２および５４の短い端部１１４および１１６は、互いに連結され、層０３の（短い端部１１６における）ホールを介し、さらに、ホール５６〜６０を介して実装され得る、ビアインダクタのインダクタンス（Ｌｅ）を介して、システム接地７８で終端され得る。このことは、層０７を参照して以下で記述される。
【００３１】
フィルタはまた、第１の共振器５２と第２の共振器５４との間に結合を有し得る。第１の共振器５２と第２の共振器５４との間の結合は、例えば誘導的にシャントされた共振器結合であり得る。上記結合は、電場または磁場あるいは電場と磁場との組み合わせが、第１の共振器５２で生成されて第２の共振器５４に影響することを許容する。もしくは、電場または磁場あるいは電場と磁場との組み合わせが、第２の共振器５４で生成されて第１の共振器５２に影響することを許容する。このため、上記結合は、（ｉ）第１の共振器５２と第２の共振器５４との間のスペース、および、（ｉｉ）上記結合に結合された（層０３の短い端部１１６におけるホールを介して、また、ホール５６〜６０を介して実施される）シャントインダクタンスのうち、少なくとも１つによって、制御され得る。上記結合はまた、第１の共振器５２と第２の共振器５４との間に結合された容量（例えば、直接結合のキャパシタプレート７２と、共振器５２および５４の短い端部１１４および１１６とによって形成され得る、直接結合の容量）によっても制御され得る。以下で記述されるように、必要に応じて、構造インダクタンス（図４には図示されず）が第１の共振器５２と第２の共振器５４との間に配置され、結合を制御する。
【００３２】
第１の共振器５２と第２の共振器５４との間の結合により、図４のフィルタは比較的広い帯域幅を有した帯域通過フィルタとして実施され得る。特に、上記フィルタは、所定の帯域幅（例えば１ギガヘルツの帯域幅）を生成するのに十分なスペースで第１の極と第２の極とを有し得る。追加的な結合はシャントインダクタンスによる寄与を受け得るため、必要に応じて、超広帯域のＢＰＦが生成され得る。
【００３３】
直接結合の容量（Ｃｄ）７２の電極は、層０４上に存在し得る。直接結合の容量（Ｃｄ）７２の電極は、直列接続された２個のキャパシタ（一方のキャパシタは第１の入力／出力キャパシタ電極（Ｃｅ１）６２によって形成され、他方のキャパシタは第２の入力／出力キャパシタ電極（Ｃｅ２）６６によって形成される）の間のノードとしてみなされ得る。
【００３４】
第１の入力／出力キャパシタ電極（Ｃｅ１）６２と第２の入力／出力キャパシタ電極（Ｃｅ２）６６は、層０５上に存在し得る。これらの電極とそれを生成するキャパシタはまた、「励起」電極および「励起」キャパシタまたは「ポート」電極および「ポート」キャパシタとしても知られており、各々は層０６上に上記電極による容量を形成し得る。
【００３５】
直接結合キャパシタ（Ｃｄ）は、層０４上の電極７２と層０５上のＩ／Ｏキャパシタ６２および６６との間に形成され得る。直接結合のキャパシタ（Ｃｄ）７２を同調させることにより、ＢＰＦの減衰極周波数を制御することができる。直接結合のキャパシタ（Ｃｄ）７２の実施はまた、図５に図示されている等価回路にも見ることができる。図５において、第１の入力／出力キャパシタ電極および第２の入力／出力キャパシタ電極は、第１の入力／出力キャパシタ（Ｃｅ１）６２および第２の入力／出力キャパシタ（Ｃｅ２）６６の一部として図示されている。
【００３６】
共振器の層（層０３）は厚い誘電体シートであるため、直接結合のキャパシタ（Ｃｄ）７２は、第１の共振器５２と第２の共振器５４との間の内部結合に対して干渉しない。図４に示されているように、誘電体シートの層０３は、その他のシートよりも厚い。（Ｃｄ）７２の同調は、第１の共振器５２と第２および共振器５４の内部結合に影響することなしに、帯域外の減衰極周波数を制御し得る。このため、減衰極の制御は、必ずしも内部結合に依存しない。
【００３７】
第１の負荷容量電極（Ｃｌ１）７４および第２の負荷容量電極（Ｃｌ２）７６は、層０６上に配置され得る。第１の負荷容量電極（Ｃｌ１）７４および第２の負荷容量電極（Ｃｌ２）７６は、システム接地７８によって、第１の負荷容量（Ｃｌ１）および第２の負荷容量（Ｃｌ２）を形成し得る。負荷容量Ｃｌ１およびＣｌ２のサイズがほとんど同じとき、Ｉ／Ｏキャパシタ値は、広範囲にわたって同調され得る。第１の負荷容量の電極および第２の負荷容量の電極はまた、それぞれが第１の負荷容量（Ｃｌ１）７４および第２の負荷容量（Ｃｌ２）７６の一部として、図５に示されている。第１の負荷容量の電極および第２の負荷容量の電極は、図４では層０７のシステム接地として図示され、図５では接地として図示されている接地７８に容量結合され得る。
【００３８】
層０７は、第１の負荷容量電極（Ｃｌ１）７４および第２の負荷容量電極（Ｃｌ２）７６が実装され得る上面と同じ誘電体シートの底面に実装され得る。層０７は、システム接地７８と入力／出力パッド６４および６８とを含む。負荷キャパシタ７４および７６は、共振器５２または５４の物理的な長さを縮小し得る。負荷容量７４および７６は別々の表面に存在し得る。最適なＢＰＦサイズを設計するため、全共振器長さと負荷容量のサイズとが、最適化され得る。Ｉ／Ｏキャパシタ（層０５上）の電極６２および６６はまた、ビアインダクタ（ホール１１８および１２０を介して、および、層０５上の対応するホールを介して実装され得る）を介して、Ｉ／Ｏ端子パッド６４および６８（層０７において、誘電体の層０６の底面に存在し得る）に連結され得る。これらビアインダクタは、図５においては、Ｌｅ１およびＬｅ２として図示されている。
【００３９】
層０７のシステム接地はまた、ビアを介して、層０２上にある第１の共振器５２および第２の共振器５４の近位端１１４および１１６に誘導結合され得る。例えば、シャントインダクタンスを形成し得る層０３上の短い端部１１６におけるホールおよびホール５６〜６０は、ここでは誘導的にシャントされた共振器結合として参照され得る。このシャントインダクタンスは、図５ではＬｅとして図示されている。
【００４０】
共振器をシャントさせるインダクタを含むことにより、ＢＰＦによってフィルタされるべき帯域幅を大きくすることができる。低損失のフィルタを設計するため、共振器の幅は、無負荷時の品質係数（ｑｕａｌｉｔｙ  ｆａｃｔｏｒ）の立場から最適化され得る。共振器５２および５４の間の電磁結合は、これら共振器をシステム接地７８に連結しているビアインダクタンスと同様に、共振器の間のスペースを変化させることにより、制御され得る。共振器５２および５４が互いに接近すると、それらの間の結合が増大する。現在の工程限界により、第１の共振器５２を第２の共振器５４の近くに配置する方法が制限される。広帯域のフィルタを設計するため、ビアインダクタンス（層０３の短い端部１１６におけるホールを介して、さらに、ホール５６〜６０を介して存在する）を変化させることにより、追加的な結合が追加され得る。追加的な結合は、層０３の短い端部１１６におけるホールとホール５６〜６０とのビアインダクタンスを用いて、物理的に直列なインダクタンス（図示されず）を追加することにより、成立し得る。さらに、全体の結合は、システム接地７８に並列なインダクタンス（図示されず）を追加することにより、低減され得る。このため、現在の工程限界にも関わらず、広帯域のフィルタの設計に対する自由度が存在し得る。このタイプのＢＰＦ構造では、共振器の間の主結合は誘導的であり得る。しかしながら、容量結合も含まれるにも関わらず、容量的ではない。
【００４１】
層０３の短い端部１１６におけるホールのシャントインダクタンスとホール５６〜６０のシャントインダクタンスとは、第１の共振器５２と第２の共振器５４との間の結合を制御できるようにし、これにより、ＢＰＦの３ｄＢ区切り点の間の間隔に関するさらなる制御を可能にする。
【００４２】
図４に示されているように、第１の共振器５２は、層０３の短い端部１１６におけるホールとホール５６〜６０とを介したシャントインダクタンスに結合された短い端部１１４を有し得る。また、第２の共振器５４は、層０３の短い端部１１６におけるホールとホール５６〜６０とを介したシャントインダクタンスに結合された短い端部１１６を有し得る。ビアによって（層０３の短い端部１１６のホールとホール５６〜６０とを介して）、（ｉ）第１の共振器５２の短い端部１１４および第２の共振器５４の短い端部１１６と、（ｉｉ）システム接地との間に、容量結合が実装され得る。
【００４３】
本発明の例示的な実施形態によるフィルタは、（ａ）ビア（例えば、層０３の短い端部１１６におけるホールとホール５６〜６０を介して）と、（ｂ）物理的なインダクタンス（例えばインダクタ）との少なくとも１つを含み得る。例えば、システム接地７８とノードとの間に誘導性のパスを提供するため、ビアが用いられ得る。上記の誘導性のパスは、共振器５２および５４の各々の短い端部１１４および１１６を含み得る。追加的なインダクタンスが必要な場合、例えば、さらなる帯域幅が必要なとき、フィルタのインダクタンスは物理的なインダクタンス（図示されず）によって補完され得る。フィルタは、物理的なインダクタンス（図示されず）と同様に、例えば第１の共振器５２と第２の共振器５４との両方を有した層０３のような層を含み得る。代替的に、フィルタは、例えば第１の共振器５２と第２の共振器５４との両方を有した層０３のような第１の層を含み得、例えば物理的なインダクタンス（図４には図示されていないが、層０４上の使用されていない領域に配置され、端部１１４および１１６に結合され得る）を有した層０４のような第２の層を含み得る。
【００４４】
必要に応じて、第１の共振器５２が第１の層（例えば層０３）に実装され、第２の共振器５４が第２の層（一般に、第１の共振器５２と第２の共振器５４との間に誘導的な結合を直接的に提供するため、十分に接近している）に実装され得る。また、物理的なインダクタンス（図示されず）が第３の層に実装され得る。物理的なインダクタンス（図示されず）は、金属の誘導体材料、または、誘導体セラミックまたは誘導体積層材料のような、その他の誘導体材料を含み得る。あるいは、所定の条件のもとで誘導的な能動素子を含み得る。
【００４５】
本発明から逸れずに、上述の実施形態のバリエーションが可能であり得る。例えば、（図５における）直接結合のキャパシタ７２の容量Ｃｄは、任意のレベルに実装され得るか、キャパシタンス７２の容量Ｃｄは、直接結合の容量以外にも連結され得る端子を有し得るため、並列または直列あるいはそれらの任意の組み合わせにより、複数のレベルに実装され得る。
【００４６】
本発明の一実施形態により、フィルタは、積層誘電体フィルタを含み得る。積層誘電体フィルタは、構成するのに安価で済み、極めて小型であり得る。しかしながら、本発明の実施形態によるその他のフィルタが積層誘電体フィルタに限らないことも理解され得る。積層誘電体フィルタは、所定の層における第１のプレートと第２のプレートとの両方にキャパシタを実装できるようにし、あるいは、第１の層における第１のプレートと第２の層における第２のプレートとに実装できるようにし得る。それらの層およびプレートに直交するビアは、誘導性のパスが層の間からシステム接地まで延伸できるようにすることにより、インダクタンスを提供し得る。また、本発明の一実施形態により、第１の共振器５２と第２の共振器５４との各々は、電気的横波モード（ＴＥＭ；ｔｒａｎｓｖｅｒｓｅ  ｅｌｅｃｔｒｉｃ  ｍｏｄｅ）の共振器を含み得る。しかしながら、必要に応じて、例えば誘導コイルによって、物理的なインダクタンスが層に実装され得る。
【００４７】
図６は、図４および図５の実施形態による、ＢＰＦの伝送・反射と周波数との対比を示している。第１の極１３２は、約５８ｄＢの減衰を規定し、第２の極１３４は、３０ｄＢ超の減衰を規定している。３０ｄＢを抑制することにより、隣接する帯域を分離することが容易になり得る。反射の抑制もまた、３０ｄＢ付近に見ることができる。
【００４８】
図７は、本発明の第２の実施形態によるＢＰＦの透視分解立体図である。本発明の第２の実施形態は、第１の実施形態に比べ、１個ではなく２個のビアがホール１５６〜１６０とホール１５６Ａ〜１６０Ａとを介して実装され、層０３の共振器１５２および１５４を層０７のシステム接地１７８に連結し得る。ホール１５６〜１６０を介したビアは、第１の共振器１５２の短い端部（近位端）まで続き、ホール１５６Ａ〜１６０Ａを介したビアは、第２の共振器１５４の短い端部（近位端）まで続く。１つ以上のビアを介してインダクタを追加することにより、共振器１５２および１５４に結合されるインダクタンスを小型化することができ、これにより、共振器１５２および１５４の間の内部結合を低減させることができる。
【００４９】
図７の実施形態は、図４の実施形態と同様に複数の層から構成され得る。ダミーの層３２Ｂは層０１の上に実装され、浮動接地３４Ｂは層０２の上に実装され、システム接地１７８は層０７の上に実装され得る。ストリップ線路共振器ＢＰＦは、２個の接地平面（例えば、層０２および層０７）の間に配置され得る。ＴＥＭ１／４波長共振器（以下では第１の共振器１５２および第２の共振器１５４として参照）のパターンは、層０３の誘電体のシートの上に配置され得る。図４の共振器と同様に、図７の第１の共振器１５２および第２の共振器１５４のそれぞれは、電場が比較的大きく磁場が比較的小さな遠位端１１０Ａ（すなわち開端部）と、磁場が比較的小さく電場が比較的大きな近位端１１２Ａとを有し得る。共振器の近位端１１２Ａは、互いに連結され、ビアインダクタのインダクタンス（Ｌｅ）を介してシステム接地１７８に終端される。上記ビアインダクタは、層０３の近位端１１２Ａにおけるホールを介して、また、ホール１５６〜１６０およびホール１５６Ａ〜１６０Ａを介して実装され得る。このことは、層０７を参照して以下で記述される。当業者は、図７（および図８と図９）の回路図が図４において既に図示されたものと類似していることを理解し得るため、ここでは図示していない。
【００５０】
層０４上において、誘電結合のキャパシタ（Ｃｄ）１７２が配置され得る。層０５上において、第１の入力／出力キャパシタ電極（Ｃｅ１）１６２および第２の入力／出力キャパシタ電極（Ｃｅ２）１６６が配置され得る。第１の負荷容量電極（Ｃｌ１）１７４および第２の負荷容量電極（Ｃｌ２）１７６は、層０６上に存在し得る。層０７は、第１の負荷容量電極（Ｃｌ１）１７４および第２の負荷容量電極（Ｃｌ２）１７６が実装され得る上面と同じ誘電体のシートの底面に実施され得る。層０７は、システム接地１７８のみならず入力／出力パッド１６４および１６８をも含み得る。本発明の第２の実施形態において、層０７のシステム接地１７８は、ビアホール１５６〜１６０および１５６Ａ〜１６０Ａと層０３における対応するホールとを介して実装される２個のビアによって、共振器１５２および１５４に連結され、追加的なインダクタンスを提供し得る。
【００５１】
図８は、本発明の第３の実施形態によるＢＰＦの透視分解立体図である。本発明の第３の実施形態は、第１の実施形態に比べ、物理的なインダクタンス２００が層０５に実装され得るという点で異なる。物理的なインダクタンス２００は、共振器２５２および共振器２５４に対して大きなインダクタンスが結合され、共振器２５２および２５４の間の内部結合を増加させることを可能にする。
【００５２】
図８の実施形態は、図４および図７の実施形態と同様に、複数の層を含み得る。ダミーの層３２Ｃは層０１に実装され、浮動接地３４Ｃは層０２に実装され、システム接地２７８は層０７に実装され得る。ストリップ線路共振器ＢＰＦは、２個の接地平面（すなわち、層０２および層０７）の間に実装され得る。ＴＥＭ１／４波長共振器（以下では第１の共振器２５２および第２の共振器２５４として参照する）のパターンは、層０３の誘電体のシートの上に存在し得る。図４の共振器と同様に、図８の第１の共振器２５２および第２の共振器２５４はそれぞれ、電場が比較的大きく磁場が比較的小さい遠位端２１０および２１２を有し、磁場が比較的大きく電場が比較的小さい近位端２１４および２１６を有する。共振器２５２および２５４の近位端２１４および２１６は、ビアインダクタのインダクタンス（Ｌｅ）を介し、物理的なインダクタンス２００を介して、システム接地２７８に連結され、終端され得る。ビアインダクタのインダクタンスは、層０５のホールとホール２６０と共に、層０３のホールとホール２５６、物理的なインダクタ２００を介して実装され得る。このことは、以下で記述される。
【００５３】
層０４において、直接結合のキャパシタ（Ｃｄ）２７２の電極が配置され得る。層０５において、第１の入力／出力キャパシタの電極（Ｃｅ１）２６２と第２の入力／出力キャパシタの電極（Ｃｅ２）２６６とが配置され得る。第１の負荷キャパシタ電極（Ｃｌ１）２７４と第２の負荷キャパシタ電極（Ｃｌ２）２７６は、層０６に配置され得る。層０７は、第１の負荷キャパシタ電極（Ｃｌ１）２７４および第２の負荷キャパシタ電極（Ｃｌ２）２７６が実装され得る上面と同じ誘電体のシートの底面に実装され得る。層０７は、システム接地２７８のみならず、入力／出力パッド２６４および２６８をも含み得る。本発明の第３の実施形態において、層０７のシステム接地２７８は、層０５の物理的なインダクタンス２００を介して結合され、全シャントインダクタンスを増加させ、これにより、共振器２５２および２５４の間の全内部結合を増加させる。
【００５４】
図９は、本発明の第４の実施形態によるＢＰＦの透視分解立体図である。本発明の第４の実施形態は、第３の実施形態に比べ、（図８の実施形態にあるように）物理的なインダクタンス３００が層０５に実装され得るという点のみで異なるが、共振器３５２および３５４は、いずれも直線状である。直線状の共振器３５２および３５４は、共振器３５２および３５４の間に大きな結合を許容し得る。
【００５５】
図９の実施形態は、図４、図７および図８の実施形態と同様に、複数の層を含み得る。ダミーの層３２Ｄは層０１に実装され、浮動接地３４Ｄは層０２に実装され、システム接地３７８は層０７に実装され得る。ストリップ線路共振器ＢＰＦは、２個の設置平面（すなわち、層０２および層０７）の間に存在し得る。ＴＥＭ１／４波長共振器（以下では第１の共振器３５２および第２の共振器３５４として参照する）のパターンは、層０３の誘電体のシートの上に存在し得る。図４の共振器と同様に、図９の第１の共振器３５２および第２の共振器３５４はそれぞれ、電場が比較的大きく磁場が比較的小さい遠位端３１０および３１２を有し、磁場が比較的大きく電場が比較的小さい近位端３１４および３１６を有する。共振器３５２および３５４の近位端３１４および３１６は、それぞれ、互いに連結され、ビアインダクタのインダクタンス（Ｌｅ）を介して、システム接地３７８で終端される。ビアインダクタのインダクタンスは、層０３のホール、ホール３５６、結合インダクタ３００、層０５のホールとホール３６０を介して実装され得る。
【００５６】
層０４において、直接結合のキャパシタ（Ｃｄ）３７２の電極が配置され得る。層０５において、第１の入力／出力キャパシタの電極（Ｃｅ１）３６２と第２の入力／出力キャパシタの電極（Ｃｅ２）３６６とが配置され得る。第１の負荷キャパシタ電極（Ｃｌ１）３７４と第２の負荷キャパシタ電極（Ｃｅ２）３７６は、層０６に配置され得る。層０７は、第１の負荷キャパシタ電極（Ｃｌ１）３７４および第２の負荷キャパシタ電極（Ｃｌ２）３７６が実装され得る上面と同じ誘電体のシートの底面に実装され得る。層０７は、システム接地３７８のみならず、入力／出力パッド３６４および３６８をも含み得る。本発明の第４の実施形態において、層０７のシステム接地３７８は、物理的なインダクタンス３００を介して層０５に結合され、追加的なインダクタンスを提供し、共振器３５２および３５４の間の全内部結合を増加させる。
【００５７】
図１０は、本発明の第５の実施形態によるＢＰＦの透視分解立体図である。図１１は、図１０の実施形態の等価回路の接続図である。本発明の第５の実施形態は、第４の実施形態と比べ、追加的な共振器４５０が追加され得るという点で異なる。ＢＰＦは、３個（またはそれ以上）の共振器ステージを有する。共振器４５０〜４５４は、３個の１／４波長ＴＥＭモード共振器であり得る。共振器４５０〜４５４の短い端部４１４〜４１６は、互いに連結され、ビアインダクタのインダクタンスを介して接地され得る。ビアインダクタのインダクタンスは、ホール４５６〜４６０を介して、また、層０３のホールを介して近位端４１６まで実装され得る。共振器４５０〜４５４の各々は、直線状であり、共振器４５０〜４５４の間の結合を増加させ得る。また、３個の負荷キャパシタ電極４７４〜４７６は、層０６の上に配置され得る。
【００５８】
図１０の実施形態は、図４、図７、図８および図９の実施形態と同様に、複数の層を含み得る。ダミーの層３２Ｅは層０１に実装され、浮動接地３４Ｅは層０２に実装され、システム接地４７８は層０７に実装され得る。ストリップ線路共振器ＢＰＦは、２個の接地平面（例えば層０２および層０７）の間に配置され得るが、図１０のストリップ線路共振器ＢＰＦは、２個ではなく３個（またはそれ以上）の共振器４５０〜４５４を含み得、共振器４５０〜４５４は直線状であり得る。ＴＥＭ１／４波長共振器（以下では第１の共振器４５２および第２の共振器４５４として参照する）のパターンは、層０３の誘電体のシータに存在し得る。図４の共振器と同様に、図１０の第１の共振器４５２および第２の共振器４５４および第３の共振器４５０はそれぞれ、電場が比較的大きく磁場が比較的小さい遠位端４１０〜４１２と、磁場が比較的大きく電場が比較的小さい近位端４１４〜４１６とを有し得る。共振器４５０〜４５４の近位端４１４〜４１６は、互いに連結され、ビアインダクタのインダクタンス（Ｌｅ）４５０を介して、システム接地４７８に終端され得る。ビアインダクタのインダクタンスは、層０３のホールを介して、また、ホール４５６〜４６０を介して実装され得る。このことは、以下で記述される。
【００５９】
層０４において、直接結合のキャパシタ（Ｃｄ）４７２の電極が配置され得る。層０５において、第１の入力／出力キャパシタの電極（Ｃｅ１）４６２と第２の入力／出力キャパシタの電極（Ｃｅ２）４６６とが配置され得る。第１の負荷キャパシタの電極（Ｃｌ１）４７４、第２の負荷キャパシタの電極（Ｃｌ２）４７６、および、第３の負荷キャパシタの電極（Ｃｌ３）４７５は、層０６に配置され得る。層０７は、第１の負荷キャパシタの電極（Ｃｌ１）４７４と、第２の負荷キャパシタの電極（Ｃｌ２）４７６と、第３の負荷キャパシタの電極（Ｃｌ３）４７５とが配置され得る上面と同じ誘電体のシートの底面実装され得る。層０７は、システム接地４７８のみならず、入力／出力パッド４６４および４６８をも含み得る。本発明の第５の実施形態において、層０７のシステム接地４７８は、ビアインダクタンスを介して結合され得る。上記ビアインダクタンスは、層０３のホールを介して、また、対応するホール４５６〜４６０を介して延伸し、共振器４５０〜４５４の間の全内部結合を増加させる。追加的な共振器４５０は、第２の共振器４５４と並列であり得る。結合がフィルターの電気性能の形状を改良する追加的な共振器がさらに追加され得ることが理解される。
【００６０】
図１１を参照する。第１の共振器の電極、第２の共振器の電極、および第３の共振器の電極の各々は、接地４７８に容量結合され、シャント負荷キャパシタ（Ｃｌ１）４７４、（Ｃｌ２）４７６、および（Ｃｌ３）４７５を形成し得る。上述の実施形態と同様に、層０５上に２個のＩ／Ｏキャパシタ端子４６２および４６６が存在し、各々は層０７上のＩ／Ｏパッド４６４および４６８に誘導的に結合され得る。
【００６１】
上述の実施形態と同様に、層０７上のシステム接地４７８は、ビアを介し、層０３の上の第１の共振器４５２の近位端と、第２の共振器４５４の近位端と、第３の共振器４５０の近位端とに誘導的に結合され得る。上記ビアは層０３の上のホールとホール４５６〜４６０を介して延伸してシャントインダクタンスを形成し、ここでは、誘導的にシャントされた共振器結合としても参照され得る。シャントインダクタンスは、図１１ではＬｅ４５０として図示されている。
【００６２】
上述の実施形態では、共振器をシャントさせるインダクタを含むことにより、内部結合のさらなる制御を可能にし、ＢＰＦによってフィルタされるべき帯域幅を大きくすることができる。低損失のフィルタを設計するため、共振器の幅は無負荷時の品質係数の立場から最適化され得る。共振器の間の電磁結合は、これら共振器をシステム接地に連結しているビアインダクタンスと同様に、共振器の間のスペースを変化させることにより、制御され得る。共振器が互いに接近すると、それらの間の結合は増大する。現在の工程限界により、共振器の間に適切な最小の分離が確立され得る。しかしながら、広帯域のフィルタを設計するため、ビアインダクタンスの値を変化させることにより、追加的な結合が追加され得る。追加的な結合は、ビアインダクタンスを用いて物理的な直列インダクタンスを追加することにより成立し得る。さらに、全体の結合は、システム接地に並列なインダクタンスを追加することにより、低減され得る。このため、現在または未来の工程限界のもと、広帯域のフィルタの設計に対する自由度が達成され得る。このタイプのＢＰＦ構造では、共振器の間の主結合は誘導的であり得る。しかしながら、容量結合も含まれるにもかかわらず、容量的ではない。
【００６３】
シャントインダクタンスは、共振器の間の結合をさらに制御できるようにし、これにより、ＢＰＦの３ｄＢ区切り点の間の間隔に関するさらなる制御を可能にする。
【００６４】
図１２は、本発明の第１の実施形態による、内部結合の変動による変化（すなわち、シャントインダクタンスの変動に伴う３個のｄＢ帯域幅の変動）の関係を示すグラフである。Ｓ（１，２）と表示された図１２のグラフの第１のトレース５０２は、０．２ｎＨのシャントインダクタンスのＢＰＦに関する伝送損失を図示している。シャントインダクタンスを増加させることにより、フィルタの帯域幅は増大する。
【００６５】
Ｓ（３，４）と表示された図１２のグラフの第２のトレース５３０は、０．３ｎＨのシャントインダクタンスのＢＰＦに関する伝送損失を図示している。シャントインダクタンスを０．２ｎＨから０．３ｎＨまで増加させることにより、フィルタの帯域幅は増大する。
【００６６】
Ｓ（５，６）と表示された図１２のグラフの第３のトレース５５０は、０．４ｎＨのシャントインダクタンスのＢＰＦに関する伝送損失を図示している。シャントインダクタンスが０．２ｎＨから０．３ｎＨまで、さらにその上０．４ｎＨまで増加するとき、フィルタの帯域幅はさらに増大される。
【００６７】
図１３は、本発明に関して記述された第１の実施形態による、誘電体の結合容量（Ｃｄ）の変動による変化の関係を示すグラフである。Ｓ（１，２）と表示された図１３のグラフの第１のトレース６１０は、０．１ｐＦの直接結合容量のＢＰＦに関する伝送損失を図示している。送信器内部の損失を記述する伝送損失は、２．０ＧＨｚの信号に対し、約２８ｄＢの抑制を有し、伝送損失は、約２．８５ＧＨｚの周波数の（約４６ｄＢの抑制の）減衰極を有し得る。伝送信号は、通過帯域（特に約４．２５ＧＨｚから６．１５ＧＨｚの間）内において、非常に小さな抑制を有し得る。このため、広帯域の外部では、非常に大きな抑制が存在し、帯域内では非常に小さな抑制が存在し、非常に効果的なＢＰＦを生成し得る。
【００６８】
Ｓ（３，４）と表示された図１３の第２のトレース６３０は、０．１５ｐＦの直接結合容量のＢＰＦの伝送損失を図示している。伝送損失は、通過帯域外では同じくらいの抑制を有さない。
【００６９】
Ｓ（５，６）と表示された図１３の第３のトレース６５０は、０．２ｐＦの直接結合容量のＢＰＦの伝送損失を図示している。伝送損失は、トレース６１０および６３０の特性に比べ、通過帯域外ではさらに小さな抑制を有する。
【００７０】
したがって、図１３は、直接結合容量によって制御され得る、ＢＰＦの減衰極とその他の特性とを図示している。
【００７１】
上述のように、無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）および／またはその他の通信システムに対する、高無負荷時品質係数を有した、ロープロフィールな多層誘電体ＢＰＦが示されてきた。ロープロフィールの多層誘電体ＢＰＦは、互いがコファイア（ｃｏ−ｆｉｒｅ）されて単一の物体を形成し得る誘電体のシートまたは電極からなる薄層をいくつか有し得る。上述の内容が誘導的にシャントされた共振器結合の一例にすぎず、本発明の精神から逸れずにその他の設計が可能であることが理解され得る。例えば、通過帯域に関するさらなる成形のため、追加的な共振器、あるいは、追加的な受動素子（追加的なキャパシタまたはインダクタ）が、追加され得る。さらに、複数のＢＰＦが共通のモノシリック構造内部に実装され得る。複数の帯域を有するフィルタと同様に、ローパスフィルタ、ストップバンドフィルタ、ハイパスフィルタのような他のタイプのフィルタもまた、本発明の目的の範囲内で実施され得る。
【図面の簡単な説明】
【００７２】
【図１】図１は、特許文献１において記述されたよく知られた実施による、よく知られた積層誘電体帯域通過（「ＢＰＦ」）フィルタ構造についての透視分解立体図である。
【図２】図２は、図１の誘電ＢＰＦ構造の等価回路を示している。
【図３】図３は、図１と図２に記述されている良く知られた構造による、誘電体フィルタの帯域付近における減衰量を改良するための送特性のシュミレーション結果を示す２つのグラフである。
【図４】図４は、本発明の第１の実施形態による、帯域通過フィルタの構成についての透視分解立体図である。
【図５】図５は、図４の帯域通過フィルタの構成の等価回路を示している。
【図６】図６は、図４および図５の実施形態による、伝送・反射特性（ｄＢ表示）と帯域通過フィルタの周波数の対比を示している。
【図７】図７は、本発明の第２の実施形態による、帯域通過フィルタの構成についての透視分解立体図である。
【図８】図８は、本発明の第３の実施形態による、帯域通過フィルタの構成についての透視分解立体図である。
【図９】図９は、本発明の第４の実施形態による、帯域通過フィルタの構成についての透視分解立体図である。
【図１０】図１０は、本発明の第５の実施形態による、帯域通過フィルタの構成についての透視分解立体図である。
【図１１】図１１は、図１０の帯域通過フィルタの構成の等価回路を示している。
【図１２】図１２は、本発明の第１の実施形態による、帯域通過フィルタにおけるシャントインダクタンスの変動による効果を示すグラフである。
【図１３】図１３は、本発明の第１の実施形態による、帯域通過フィルタにおける直接結合容量（Ｃｄ）の変動による効果を示すグラフである。
【符号の説明】
【００７３】
３４Ａ  浮動接地
５２，５４  共振器
１１４，１１６  短い端部
７２  直接結合のキャパシタ
６２，６６  Ｉ／Ｏキャパシタ
７４，７６  負荷キャパシタ
６４，６８  Ｉ／Ｏパッド
【図１】
0004579198.tif 000002
【図２】
0004579198.tif 000003
【図３】
0004579198.tif 000004
【図４】
0004579198.tif 000005
【図５】
0004579198.tif 000006
【図６】
0004579198.tif 000007
【図７】
0004579198.tif 000008
【図８】
0004579198.tif 000009
【図９】
0004579198.tif 000010
【図１０】
0004579198.tif 000011
【図１１】
0004579198.tif 000012
【図１２】
0004579198.tif 000013
【図１３】
0004579198.tif 000014