(57)【特許請求の範囲】
【請求項１】
デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生装置であって、
４個の１入力デルタシグマ変調手段と、
５個の３入力デルタシグマ変調手段と、
前記４個の１入力デルタシグマ変調手段と５個の３入力デルタシグマ変調手段の任意の入出力を接続する接続切り替え手段と
を備えるオーディオ信号再生装置。
【請求項２】
前記１入力デルタシグマ変調手段及び３入力デルタシグマ変調手段は、左（Ｌ）ｃｈ、右（Ｒ）ｃｈ、Ｃ（中央）ｃｈ、リア左（Ｌｒ）ｃｈ、リア右（Ｒｒ）ｃｈ、低周波数エンハンスメント（Low frequency Enhancement；ＬＦＥ）ｃｈの入力信号に対して係数を用いた信号処理を施す請求項１記載のオーディオ信号再生装置。
【請求項３】
デルタシグマ変調されたオーディオ信号を接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生方法であって、
４個の１入力デルタシグマ変調回路と５個の３入力デルタシグマ変調回路の任意の入出力を接続切り替え回路により接続して得た１ビットオーディオ信号をスピーカシステムに供給するオーディオ信号再生方法。
【請求項４】
前記１入力デルタシグマ変調回路及び３入力デルタシグマ変調回路は、左（Ｌ）ｃｈ、右（Ｒ）ｃｈ、Ｃ（中央）ｃｈ、リア左（Ｌｒ）ｃｈ、リア右（Ｒｒ）ｃｈ、低周波数エンハンスメント（Low frequency Enhancement；ＬＦＥ）ｃｈの入力信号に対して係数を用いた信号処理を施す請求項３記載のオーディオ信号再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して再生するオーディオ信号再生装置及び方法に関する。
【０００２】
【従来の技術】
近年、アナログオーディオ信号にデルタシグマ（ΔΣ）変調を施して得られた１ビットオーディオ信号を高音質のレコーダーやデータ伝送に応用するようになった。図２９には前記１ビットオーディオ信号を生成するデルタシグマ変調器の構成を示す。このデルタシグマ変調器では、アナログ入力信号と、１ビットの出力信号の積分値（シグマ）との差分（デルタ）が加算器５１によって求められ、１ビット量子化器５２に供給される。出力信号は、論理０と論理１のビットよりなるが、論理０と論理１は、実際の値としては−１と＋１をそれぞれ表している。積分器５３は、１ビットの出力信号を累積し、アナログ入力信号の値に追従する累積値を出力する。１ビット量子化器５２は、生成するビット毎に、累積値を増加（＋）又は減少（−）させる。デルタシグマ変調器のサンプリング周波数は、累積値がアナログ入力信号に追従するような出力ビットストリームを生成することができるように、高い周波数とされる。
【０００３】
前記デルタシグマ変調器により得られた１ビットオーディオ信号は、従来のデジタルオーディオに使われてきた例えばサンプリング周波数４４．１ＫＨｚ、データ語長１６ビットのいわゆるマルチビットデジタル信号に比べて、サンプリング周波数がたとえば６４倍（６４×４４．１ＫＨｚ）でデータ語長が１ビットというように、非常に高いサンプリング周波数と短いデータ語長といった形をとる。
【０００４】
【発明が解決しようとする課題】
ところで、従来、ＰＣＭ信号のマルチチャンネル再生に対する処理は、主に汎用ＤＳＰなどで行われているが、前記デルタシグマ変調されたオーディオ信号を扱うマルチチャンネル対応のオーディオ信号再生装置はなかった。
【０００５】
ＰＣＭで行われているマルチチャンネルからステレオ２ＣＨへのダウンミックスやパスマネージメントの手法は、デルタシグマ変調されたオーディオ信号に直接適応できず、それらの信号処理で必要となる乗算器は高速で動作する必要があり、実現が困難である。
【０００６】
本発明は、上記実情に鑑みてなされたものであり、デルタシグマ変調されたオーディオ信号を複数チャンネル再生する際に、接続されるスピーカシステムに対応して、最小限の回路規模で所望の処理を行い、かつ高音質を保ことができるオーディオ信号再生装置及び方法の提供を目的とする。
【０００７】
【発明を解決するための手段】
本発明に係るオーディオ信号再生装置は、前記課題を解決するために、デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生装置であって、４個の１入力デルタシグマ変調手段と、５個の３入力デルタシグマ変調手段と、前記４個の１入力デルタシグマ変調手段と５個の３入力デルタシグマ変調手段の任意の入出力を接続する接続切り替え手段とを備える。
【０００８】
このオーディオ信号再生装置は、２種類のデルタシグマ変調手段を複数個と、任意の入出力を接続するルーティング機構（接続切り替え手段）とを使用して回路を単純化する。
【０００９】
前記第１のデルタシグマ変調手段及び第２のデルタシグマ変調手段は、入力信号に係数を用いた信号処理を施す。この係数を適切に選ぶことによりデルタシグマ変調された１ビットオーディオ信号にフィルタリングやミックス、あるいはアッテネート処理を施すことができる。
【００１０】
本発明に係るオーディオ信号再生方法は、前記課題を解決するために、デルタシグマ変調されたオーディオ信号を接続されるスピーカシステムに対応して最大６チャンネル再生するオーディオ信号再生方法であって、４個の１入力デルタシグマ変調回路と５個の３入力デルタシグマ変調回路の任意の入出力を接続切り替え回路により接続して得た１ビットオーディオ信号をスピーカシステムに供給する。
【００１１】
このオーディオ信号再生方法は、２種類のデルタシグマ変調回路を複数個と、任意の入出力を接続するルーティング機構（接続切り替え回路）とを使用して回路を単純化する。
前記第１のデルタシグマ変調回路及び第２のデルタシグマ変調回路は、入力信号に係数を用いた信号処理を施す。この係数を適切に選ぶことによりデルタシグマ変調された１ビットオーディオ信号にフィルタリングやミックス、あるいはアッテネート処理を施すことができる。
【００１２】
【発明の実施の形態】
以下、本発明に係るオーディオ信号再生装置及び方法の実施の形態について図面を参照しながら説明する。この実施の形態は、デルタシグマ変調されたオーディオ信号を、接続されるスピーカシステムに対応して最大６（＝Ｌ）チャンネルでマルチチャンネル再生するオーディオ信号再生装置である。
【００１３】
このオーディオ信号再生装置は、後述する図４に示すように、４（＝ｍ）個の１入力デルタシグマ（ΔΣ）変調器１０と、５（＝ｎ）個の３入力ΔΣ変調器１１と、これら２種類のΔΣ変調器１０及び１１の任意の入出力を接続するマトリクスルーター１２とを備える。
【００１４】
このオーディオ信号再生装置が行うマルチチャンネル再生においては接続されるスピーカシステムが図１及び図２に示すテーブルのように多種あり、それぞれに対して適切な信号配分、処理が求められている。なお、全てのシステムが左（Ｌ）ｃｈ、右（Ｒ）ｃｈ、Ｃ（中央）ｃｈ、リア左（Ｌｒ）ｃｈ、リア右（Ｒｒ）ｃｈ、低周波数エンハンスメント（Low frequency Enhancement；ＬＦＥ）ｃｈからの入力があるものとする。
【００１５】
たとえばスピーカシステム１は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Large）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとしている。センターＣｃｈと、スーパーウェハ（ＳＷ）ｃｈは用いない。またスピーカシステム２は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとし、ＳＷｃｈをエグジスト（Exist）としている。センターＣｃｈは用いない。前記二つを含め、スピーカシステムは図１及び図２に示すように、全部で２１システムある。
【００１６】
前記スピーカシステムを実現しようとすると、これまでは図３に示すような回路を準備する必要がある。図３に示す回路において、１入力ΔΣ変調器３、４及び５には、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈから入力があり、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈ用の１ビットオーディオ信号をΔΣ変調により生成し、それぞれを各スピーカに出力している。また、５入力ΔΣ変調器７にはＬｃｈ、Ｒｃｈ、Ｃｃｈ、Ｌｒｃｈ及びＲｒｃｈからの入力があり、それらの混合出力にΔΣ変調を施して一つの１ビットオーディオ信号を生成し、２入力ΔΣ変調器６に出力している。２入力ΔΣ変調器６には、ＬＦＥｃｈからも入力があり、５入力ΔΣ変調器７からの入力と混合してからＳＷｃｈ用の１ビットオーディオ信号（バス混合（Bass Mix））をΔΣ変調により生成し、ＳＷｃｈスピーカに出力している。４入力ΔΣ変調器１には、Ｌｃｈ、Ｃｃｈ、Ｌｒｃｈからの入力と、２入力ΔΣ変調器６からのバス混合（Bass Mix）入力も供給され、これらを混合して、Ｌｃｈ用の１ビットオーディオ信号をΔΣ変調により生成し、Ｌｃｈスピーカに出力している。また、４入力ΔΣ変調器２には、Ｒｃｈ、Ｃｃｈ、Ｒｒｃｈからの入力と、２入力ΔΣ変調器６からのバス混合（Bass Mix）入力も供給され、これらを混合して、Ｒｃｈ用の１ビットオーディオ信号をΔΣ変調により生成し、Ｒｃｈスピーカに出力している。
【００１７】
しかし、前記回路では、１入力ΔΣ変調器３個と、２入力ΔΣ変調器１個と、４入力ΔΣ変調器２個と、５入力ΔΣ変調器５個の計７個のΔΣ変調器を必要としてしまう。つまり、ΔΣ変調器が多種あり複雑である。また、５入力ΔΣ変調器は加算の回数が多いためその実現に高い動作周波数を必要とする。
【００１８】
そこで、本発明の実施の形態となる、前記オーディオ信号再生装置は、図４に示すように、１入力ΔΣ変調器１０及び３入力ΔΣ変調器１１をそれぞれ複数個と任意の入出力を接続するマトリクスルータ１２を使用して回路を単純化し、低い周波数でも動作を可能とし所望の処理を実現する。
【００１９】
１入力ΔΣ変調器１０は特開平１０−３２７０７５号公報に開示されている、ΔΣ変調器を適用することができる。このΔΣ変調器を適用した１入力ΔΣ変調器１０の構成を図５に示す。この１入力ΔΣ変調器１０は、図５に示すように、３次のΔΣ変調器であり、３つの積分部と、最終段とを備えている。この１入力ΔΣ変調器は、１ビット信号が供給される入力端子２１と、信号処理を施した１ビット信号を出力する出力端子２７とを備える。
【００２０】
最終段の量子化器２５には、例えば正と負の両方の数を表す２の補数形式のｐビットの信号が供給される。量子化器２５は、例えば閾値が０の比較器からなり、ｐビットの信号を、正の信号が＋１に、負の信号が−１となるように量子化して、出力信号を生成する。
【００２１】
１段目の積分部は、入力端子２１に接続された１ビット係数乗算器２２１と、出力端子２７に接続された１ビット係数乗算器２６１と、１ビット係数乗算器２２１及び１ビット係数乗算器２６１の出力を加算する加算器２３１と、加算器２３１の出力を積分する積分器２４１とを備える。１ビット係数乗算器２２１，２６１は、１ビット信号に、ｐビットからなる係数Ａ１，Ｃ１をそれぞれ乗算する。加算器２３１は、１ビット係数乗算器２２１，２６１の各出力を加算して、積分器２４１に供給する。
【００２２】
中間段の２つの積分部は、それぞれ、入力端子２１に接続された１ビット係数乗算器２２２，２２３と、出力端子２７に接続された１ビット係数乗算器２６２，２６３と、加算器２３２，２３３と、積分器２４２，２４３とを備える。１ビット係数乗算器２２２〜２２３，２６２〜２６３は、１ビット信号にｐビットからなる係数Ａ２〜Ａ３，Ｃ２〜Ｃ３をそれぞれ乗算する。加算器２３２〜２３３は、対応する段の１ビット係数乗算器２２２〜２２３，２６２〜２６３の各出力と、前段の積分器２４１〜２４２の出力とがそれぞれ供給され、それらを加算して積分器２４２〜２４３に供給する。
【００２３】
積分器２４１〜２４３は、例えば図７に示すように、加算器４５と、この加算器４５に直列に接続された遅延回路４６とをそれぞれ備える。遅延回路４６の出力は加算器４５にフィードバックされており、加算器４５は、１ビット係数乗算器２２１〜２２３，２６１〜２６３の各出力を加算した加算器２３１〜２３３の出力を累積する。図７に示す加算器４５での加算を、１ビット係数乗算器２２１〜２２３，２６１〜２６３の各出力を加算するその段の加算器２３１〜２３３で行うようにしてもよい。したがって、１ビット係数乗算器用の加算器２３１〜２３５と積分器用の加算器４５を必ずしも独立して設ける必要はない。
【００２４】
最終段は、入力端子２１に接続された１ビット係数乗算器２２４と、加算器２３４とを備える。加算器２３４は、１ビット係数乗算器２２４の出力と前段の積分器２４３の出力を加算して、加算値を量子化器２５に供給する。
【００２５】
図５に示すように、係数Ａ１〜Ａ３，Ｃ１〜Ｃ３が固定値であり、積分器２４１〜２４３の中に独立した加算器４５を設けている場合、１ビット係数乗算器２２１〜２２３の各出力と１ビット係数乗算器２６１〜２６３の各出力をそれぞれ加算する加算器２３１〜２３３を、ルックアップテーブルで置き換えるようにしてもよい。具体的には、１ビット信号に係数Ａ１，Ｃ１を乗算すると、出力は、＋Ａ１、−Ａ１、＋Ｃ１、−Ｃ１となる。そこで、ルックアップテーブルに、＋Ａ１、−Ａ１と＋Ｃ１、−Ｃ１との全ての組み合わせを記憶しておく。そして、１ビット信号をアドレスとしてルックアップテーブルからその組み合わせを読み出すようにする。
【００２６】
係数は、回路の安定度が得られるように定められる。さらに、係数をローパスシルタ（Ｌｐｆ）用、ハイパスフィルタ（Ｈｐｆ）用、あるいはアッテネータ（Ａｔｔ）用に定め、１入力ΔΣ変調器１０に入力された１ビットオーディオ信号をフィルタリングしたり、アッテネートしたりすることができる。
【００２７】
３入力ΔΣ変調器１１は特開平１０−３１３２５２号公報に開示されている２入力ΔΣ変調器を改良したものである。この３入力ΔΣ変調器１１の構成を図６に示す。３入力ΔΣ変調器１１において、各積分部は、３つの入力を有する加算器３５１，３５２，３５３と、加算器３５１〜３５３の各出力端子にそれぞれ接続された積分器３６１，３６２，３６３と、加算器３５１〜３５３の第１の入力端子に接続され、第１の１ビット信号に係数Ａ１，Ａ２，Ａ３を乗算する第１の係数乗算器３３１、３３２，３３３と、加算器３５１〜３５３の第２の入力端子に接続され、第２の１ビット信号に係数Ｂ１，Ｂ２，Ｂ３を乗算する第２の係数乗算器３４１、３４２，３４３と、加算器３５１〜３５３の第３の入力端子に接続され、この３入力ΔΣ変調器の出力信号に係数Ｃ１，Ｃ２，Ｃ３を乗算する第３の係数乗算器３８１、３８２，３８３とを備える。
【００２８】
３入力ΔΣ変調器１１の最終段は、３つの入力を有する加算器３５４と、加算器３５４の第１の入力端子に接続され、第１の１ビット信号に第１の係数Ａ４を乗算する第１の係数乗算器３３４と、加算器３５４の第２の入力端子に接続され、第２の１ビット信号に第２の係数Ｂ４を乗算する第２の係数乗算器３４４とを備え、前段の積分器３６３の出力端子に接続されている。加算器３５４の出力端子は、量子化器３７に接続されている。
【００２９】
中間段の加算器３５２，３５３は、それぞれ第４の入力端子を有し、この入力端子を介して前段の積分器３６１，３６２からの出力が供給される。
【００３０】
係数乗算器３３１〜３３４，３４１〜３４４，３８１〜３８４は、全て１ビットの乗数器であり、供給される１ビット信号にｐビットからなる係数を乗算して、ｐビットの乗算値を生成する。加算器３５１〜３５４及び積分器３６１〜３６３は、ｐビットで動作する。ｐビットの信号は、例えば正数と負数を表す２の補数表現となっている。
【００３１】
量子化器３７は、閾値が０の比較器を備え、負の入力を−１（論理０）に、正の入力を＋１（論理１）にエンコードして、１ビットの出力信号を出力端子３９を介て出力する。
【００３２】
同期回路３２は、入力端子３１ａ，３１ｂ，３１ｃを介して第１の１ビット信号と第２の１ビット信号と第３の１ビット信号が供給され、これらの第１〜第３の１ビット信号を、クロック発生回路４０から供給される局部クロックに同期させる。この同期回路３２は、３つの入力１ビット信号を、別々に同期させる場合もある。クロック発生回路４０は、ＤＳＭのクロッキング制御も行う。
【００３３】
図６に示した３入力ΔΣ変調器１１に含まれる、積分器３６１〜３６３の具体的な構成も図７に示した通りである。すなわち、加算４５と、遅延回路４６とから構成される。遅延回路４６の出力は、加算器４５に供給され、加算器４５の出力が累積されて、積分結果が得られる。各段の加算器３５１〜３５３は、ルックアップテーブルを用いる場合を除いて、加算器４５としても用いることができる。
【００３４】
図６に示した係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、入力１ビット信号の伝達関数の零点を定義しており、したがって入力１ビット信号のゲインを制御するものである。係数Ｃ１〜Ｃ３は、雑音除去のために固定の値とされる。
【００３５】
また、例えば、係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、係数の値で決定される固定の比率で第１の１ビット信号と第２の１ビット信号と第３の１ビット信号が加算されるように定められる。したがって、係数Ａ１〜Ａ４と係数Ｂ１〜Ｂ４は異なる値としてもよいし、それぞれが等しい値としてもよい。
【００３６】
さらに、例えば、係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、第１の１ビット信号と第２の１ビット信号と第３の１ビット信号の混合比を変えることができるように、可変とされる。これらの可変係数Ａ１〜Ａ４，Ｂ１〜Ｂ４は、係数発生器４１から供給される。例えば、係数発生器４１は、係数の組を予め記憶した係数メモリからなり、制御信号ＣＳに応じた種々なアドレスによって係数Ａ１〜Ａ４，Ｂ１〜Ｂ４を読み出して、係数乗算器３３１〜３３４，３４１〜３４４に供給する。
【００３７】
このように３入力ΔΣ変調器１１を、１ビットオーディオ信号を混合するために使うことができる。また、係数Ａ１〜Ａ４，Ｂ１〜Ｂ４を適切に設定することにより、フィルタリング処理にも使うことができる。
【００３８】
したがって、図４に示したように、４（＝ｍ）個の１入力ΔΣ変調器１０と、５（＝ｎ）個の３入力ΔΣ変調器１１の係数を適切に変えながら、マトリクスルータ１２で入出力を切り替えて使用することにより、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００３９】
以下に、前記図１及び図２に示した２１通りのスピーカシステムに、本発明のオーディオ信号再生装置を適用した具体例について図８〜図２８を用いて説明する。
【００４０】
まず、図１のスピーカシステム１に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Large）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとした４ｃｈ再生システムであった。センターＣｃｈと、スーパーウェハ（ＳＷ）ｃｈは用いない。
【００４１】
１ビットオーディオ信号を４ｃｈ再生する第１具体例は、図８に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０１，１０２，１０３と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１１，１１２，１１３，１１４を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００４２】
１入力ΔΣ変調器１０１は、Ｌｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットしかつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給される。
【００４３】
１入力ΔΣ変調器１０２は、Ｒｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットし、かつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＲｒｃｈスピーカに供給する。すなわち、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００４４】
１入力ΔΣ変調器１０３は、ＬＦＥｃｈの入力に、ローパスフィルタ処理を施し、高域をカットした１ビットオーディオ信号をΔΣ変調により生成して、後述する３入力ΔΣ変調器１１２及び１１４に供給する。
【００４５】
３入力ΔΣ変調器１１２は、Ｌｒｃｈの入力と前記１入力ΔΣ変調器１０３からの入力に、ローパスフィルタ処理とミックス処理を施し、混合出力の高域をカットした１ビットオーディオ信号をΔΣ変調により生成して３入力ΔΣ変調器１１１に供給する。
【００４６】
３入力ΔΣ変調器１１１は、Ｌｃｈの入力とＣｃｈの入力に前記３入力ΔΣ変調器１１２からの混合出力をさらに混合した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｃｈスピーカに供給する。したがって、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ＋Ｌｐｆ（Ｌｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。
【００４７】
３入力ΔΣ変調器１１４は、Ｃｃｈの入力と前記１入力ΔΣ変調器１０３からの入力に、ローパスフィルタ処理とミックス処理を施し、混合出力の高域をカットした１ビットオーディオ信号をΔΣ変調により生成して３入力ΔΣ変調器１１３に供給する。
【００４８】
３入力ΔΣ変調器１１３は、Ｒｃｈの入力とＣｃｈの入力に前記３入力ΔΣ変調器１１４からの混合出力をさらに混合した１ビットオーディオ信号をΔΣ変調により生成してラージのＲｃｈスピーカに供給する。したがって、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ＋Ｌｐｆ（Ｒｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。
【００４９】
以上に説明したように、前記オーディオ信号再生装置をスピーカシステム１に適用した第１具体例によれば、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００５０】
次に、図１中のスピーカシステム２に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム２は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Small）スピーカとし、ＳＷｃｈをエグジスト（Exist）スピーカとした５ｃｈ再生システムであった。センターＣｃｈは用いない。
【００５１】
１ビットオーディオ信号を５ｃｈ再生する第２具体例は、図９に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０１１，１０１２，１０１３と、５個用意した全ての３入力ΔΣ変調器１１１１，１１１２，１１１３，１１１４，１１１5を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００５２】
１入力ΔΣ変調器１０１１は、Ｌｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットしかつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給される。
【００５３】
１入力ΔΣ変調器１０１２は、Ｒｒｃｈの入力に、ハイパスフィルタ処理とアッテネート処理を施し、低域をカットしかつ減衰した１ビットオーディオ信号をΔΣ変調により生成してスモールのＲｒｃｈスピーカに供給する。すなわち、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００５４】
１入力ΔΣ変調器１０１３は、ＬＦＥｃｈの入力に、ローパスフィルタ処理を施し、高域をカットした１ビットオーディオ信号をΔΣ変調により生成して、後述する３入力ΔΣ変調器１１１５に供給する。
【００５５】
３入力ΔΣ変調器１１１１は、Ｌｃｈの入力とＣｃｈの入力に、ハイパスフィルタ処理とミックス処理を施し、混合出力の低域をカットした１ビットオーディオ信号をΔΣ変調により生成してスモールのＬｃｈスピーカに供給する。したがって、Ｌｃｈのスモールスピーカには、Ｌ＝ＨｐｆＭｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。
３入力ΔΣ変調器１１１３は、Ｒｃｈの入力とＣｃｈの入力に、ハイパスフィルタ処理とミックス処理を施し、混合出力の低域をカットした１ビットオーディオ信号をΔΣ変調により生成してスモールのＲｃｈスピーカに供給する。したがって、Ｒｃｈのスモールスピーカには、Ｒ＝ＨｐｆＭｉｘ（Ｒ＋Ｃ）で表される１ビットオーディオ信号が供給される。
【００５６】
３入力ΔΣ変調器１１１２は、Ｌｃｈの入力とＬｒｃｈの入力とＣｃｈの入力を混合しかつローパスフィルタ処理を施した１ビットオーディオ信号をΔΣ変調により生成して後述する３入力ΔΣ変調器１１１５に供給する。
【００５７】
３入力ΔΣ変調器１１１４は、Ｒｃｈの入力とＲｒｃｈの入力とＣｃｈの入力を混合しかつローパスフィルタ処理を施した１ビットオーディオ信号をΔΣ変調により生成して後述する３入力ΔΣ変調器１１１５に供給する。
【００５８】
３入力ΔΣ変調器１１１５は、１入力ΔΣ変調器１０１３からの入力と３入力ΔΣ変調器１１１２からの入力と３入力ΔΣ変調器１１１４からの入力とを混合した１ビットオーディオ信号をΔΣ変調により生成しＳＷｃｈ用のスピーカに供給する。したがって、ＳＷｃｈのエグジストスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋ＬｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００５９】
以上に説明したように、前記オーディオ信号再生装置をスピーカシステム２に適用した第２具体例によれば、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００６０】
次に、図１中のスピーカシステム３に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム３は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Exist）スピーカとした６ｃｈ再生システムである。
【００６１】
１ビットオーディオ信号を６ｃｈ再生する第３具体例は、図１０に示すように、４個用意した全ての１入力ΔΣ変調器１０２１，１０２２，１０２３，１０２４と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１２１，１１２２を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００６２】
３入力ΔΣ変調器１１２１は、Ｌｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｃｈスピーカに供給する。すなわち、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。
【００６３】
３入力ΔΣ変調器１１２２は、Ｒｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＲｃｈスピーカに供給する。すなわち、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。
【００６４】
１入力ΔΣ変調器１０２１は、Ｃｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＣｃｈスピーカに供給する。すなわち、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
１入力ΔΣ変調器１０２２は、Ｌｒｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給される。
１入力ΔΣ変調器１０２３は、Ｒｒｃｈの入力に、アッテネート処理を施して減衰した１ビットオーディオ信号をΔΣ変調により生成してラージのＬｒｃｈスピーカに供給する。すなわち、Ｌｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００６５】
１入力ΔΣ変調器１０２４は、ＬＦＥｃｈの入力に、ローパスフィルタ処理とアッテネート処理を施した１ビットオーディオ信号をΔΣ変調により生成してＳＷｃｈスピーカに供給する。すなわち、ＳＷｃｈのスピーカには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【００６６】
以上に説明したように、前記オーディオ信号再生装置をスピーカシステム３に適用した第３具体例によれば、乗算器を用いず、加算器で信号処理を行うことが可能であり、その結果、演算誤差を切り捨てる必要がなく、高音質を保持できる。
【００６７】
次に、図１中のスピーカシステム４に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム４は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとした５ｃｈ再生システムであり、ＳＷｃｈを用いない。
【００６８】
この１ビットオーディオ信号を５ｃｈ再生する第４の具体例は、図１１に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００６９】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００７０】
次に、図１中のスピーカシステム５に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム５は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【００７１】
この１ビットオーディオ信号を６ｃｈ再生する第５の具体例は、図１２に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００７２】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｌｒ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００７３】
次に、図１中のスピーカシステム６に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム６は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとした５ｃｈ再生システムである。ＳＷｃｈは用いない。
【００７４】
この１ビットオーディオ信号を５ｃｈ再生する第６の具体例は、図１３に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００７５】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｌｒ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｒｒ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００７６】
次に、図１中のスピーカシステム７に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム７は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【００７７】
この１ビットオーディオ信号を６ｃｈ再生する第７の具体例は、図１４に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００７８】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビットオーディオ信号が供給される。
次に、図１中のスピーカシステム８に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム８は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとした５ｃｈ再生システムであり、ＳＷｃｈを用いない。
【００７９】
この１ビットオーディオ信号を５ｃｈ再生する第８の具体例は、図１５に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から３個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８０】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００８１】
次に、図１中のスピーカシステム９に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム９は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【００８２】
この１ビットオーディオ信号を６ｃｈ再生する第９の具体例は、図１６に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８３】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ａｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ａｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｌｒ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００８４】
次に、図１中のスピーカシステム１０に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１０は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをスモール（Ｓｍａｌｌ）スピーカとした５ｃｈ再生システムであり、ＳＷｃｈを用いない。
【００８５】
この１ビットオーディオ信号を５ｃｈ再生する第１０の具体例は、図１７に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８６】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｌｒ））で表される１ビットオーディオ信号が供給される。
また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００８７】
次に、図１中のスピーカシステム１１に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１１は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした５ｃｈ再生システムであり、Ｃｃｈを用いない。
【００８８】
この１ビットオーディオ信号を５ｃｈ再生する第１１の具体例は、図１８に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００８９】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【００９０】
次に、図１中のスピーカシステム１２に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１２は、Ｌｃｈ、Ｒｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとした４ｃｈ再生システムであり、ＣｃｈとＳＷｃｈを用いない。
【００９１】
この１ビットオーディオ信号を４ｃｈ再生する第１２の具体例は、図１９に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００９２】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｐｆ（ＬＦＥ）＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｌｐｆ（ＬＦＥ）＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのラージスピーカには、Ｌｒ＝Ａｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのラージスピーカには、Ｒｒ＝Ａｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。
【００９３】
次に、図１中のスピーカシステム１３に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１３は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした５ｃｈ再生システムであり、Ｃｃｈを用いない。
【００９４】
この１ビットオーディオ信号を５ｃｈ再生する第１３の具体例は、図２０に示すように、４個用意した１入力ΔΣ変調器から３個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００９５】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋ＬｐｆＭｉｘ（Ｌｒ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【００９６】
次に、図１中のスピーカシステム１４に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１４は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした３ｃｈ再生システムであり、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈを用いない。
【００９７】
この１ビットオーディオ信号を３ｃｈ再生する第１４の具体例は、図２１に示すように、４個用意した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【００９８】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。
そして、ＳＷｃｈのスピーカには、ＳＷ＝ＬｐｆＡｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【００９９】
次に、図２中のスピーカシステム１５に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１５は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとした２ｃｈ再生システムであり、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈ、ＳＷｃｈを用いない。
【０１００】
この１ビットオーディオ信号を２ｃｈ再生する第１５の具体例は、図２２に示すように、４個用意した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から４個の３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【０１０１】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｃ＋Ｍｉｘ（Ｌｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｃ＋Ｍｉｘ（Ｒｒ＋Ｌｐｆ（ＬＦＥ）））で表される１ビットオーディオ信号が供給される。
【０１０２】
次に、図２中のスピーカシステム１６に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１６は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした６ｃｈ再生システムである。
【０１０３】
この１ビットオーディオ信号を６ｃｈ再生する第１６の具体例は、図２３に示すように、４個用意した全ての１入力ΔΣ変調器１０と、５個用意した全ての３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【０１０４】
そして、Ｌｃｈのスモールスピーカには、Ｌ＝ＨｐｆＡｔｔ（Ｌ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのスモールスピーカには、Ｒ＝ＨｐｆＡｔｔ（Ｒ）で表される１ビットオーディオ信号が供給される。Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。また、Ｌｒｃｈのスモールスピーカには、Ｌｒ＝ＨｐｆＡｔｔ（Ｌｒ）で表される１ビットオーディオ信号が供給され、Ｒｒｃｈのスモールスピーカには、Ｒｒ＝ＨｐｆＡｔｔ（Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋ＬｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【０１０５】
次に、図２中のスピーカシステム１７に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１７は、Ｌｃｈ、Ｒｃｈをそれぞれスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとした３ｃｈ再生システムである。Ｃｃｈ、Ｌｒｃｈ、Ｒｒｃｈを用いない。
【０１０６】
この１ビットオーディオ信号を３ｃｈ再生する第１７の具体例は、図２４に示すように、４個用意した１入力ΔΣ変調器から１個の１入力ΔΣ変調器１０と、５個用意した全ての３入力ΔΣ変調器１１を、選択するように図示しないマトリクスルータ１２を用いて入出力を接続してなる。
【０１０７】
そして、Ｌｃｈのスモールスピーカには、Ｌ＝ＨｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのスモールスピーカには、Ｒ＝ＨｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｍｉｘ（ＬｐｆＭｉｘ（Ｌ＋Ｃ＋Ｌｒ）＋ＬｐｆＭｉｘ（Ｒ＋Ｃ＋Ｒｒ））で表される１ビットオーディオ信号が供給される。
【０１０８】
次に、図２中のスピーカシステム１８に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１８は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈを用いない、４ｃｈ再生システムである。
【０１０９】
この１ビットオーディオ信号を４ｃｈ再生する第１８の具体例は、図２５に示すように、４個用意した１入力ΔΣ変調器から２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１を、図示しないマトリクスルータ１２により入出力を接続して構成されている。
【０１１０】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、ＳＷ＝Ａｔｔ（ＬＦＥ）で表される１ビットオーディオ信号が供給される。
【０１１１】
次に、図２中のスピーカシステム１９に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム１９は、Ｌｃｈ、Ｒｃｈ、Ｃｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈ、ＳＷｃｈを用いない、３ｃｈ再生システムである。
【０１１２】
この１ビットオーディオ信号を３ｃｈ再生する第１９の具体例は、図２６に示すように、４個用意した１入力ΔΣ変調器から２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器から２個の３入力ΔΣ変調器１１の入出力を、図示しないマトリクスルータ１２により接続してなる。
【０１１３】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ＋Ｌｐｆ（ＬＦＥ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのラージスピーカには、Ｃ＝Ａｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
【０１１４】
次に、図２中のスピーカシステム２０に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム２０は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとし、ＳＷｃｈをエグジスト（Ｅｘｉｓｔ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈを用いない、４ｃｈ再生システムである。
【０１１５】
この１ビットオーディオ信号を４ｃｈ再生する第２０の具体例は、図２７に示すように、４個用意した１入力ΔΣ変調器のうちの２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器のうちの４個の３入力ΔΣ変調器１１の入出力を、図示しないマトリクスルータ１２を用いて選択し、接続してなる。
【０１１６】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ）で表される１ビットオーディオ信号が供給される。また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ）で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。そして、ＳＷｃｈのスピーカには、Ｍｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｌｐｆ（Ｃ）で表される１ビットオーディオ信号が供給される。
【０１１７】
最後に、図２中のスピーカシステム２１に前記オーディオ信号再生装置を適用した場合について説明する。スピーカシステム２１は、Ｌｃｈ、Ｒｃｈをそれぞれラージ（Ｌａｒｇｅ）スピーカとし、Ｃｃｈをスモール（Ｓｍａｌｌ）スピーカとし、Ｌｒｃｈ、Ｒｒｃｈ、ＳＷｃｈを用いない、３ｃｈ再生システムである。
【０１１８】
この１ビットオーディオ信号を３ｃｈ再生する第２１の具体例は、図２８に示すように、４個用意した１入力ΔΣ変調器のうちの２個の１入力ΔΣ変調器１０と、５個用意した３入力ΔΣ変調器のうちの３個の３入力ΔΣ変調器１１の入出力を、図示しないマトリクスルータ１２を用いて選択し、接続してなる。
【０１１９】
そして、Ｌｃｈのラージスピーカには、Ｌ＝Ｍｉｘ（Ｌ＋Ｌｒ＋ＬｐｆＭｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｃ））で表される１ビットオーディオ信号が供給される。
また、Ｒｃｈのラージスピーカには、Ｒ＝Ｍｉｘ（Ｒ＋Ｒｒ＋ＬｐｆＭｉｘ（Ｌｐｆ（ＬＦＥ）＋Ｃ））で表される１ビットオーディオ信号が供給される。また、Ｃｃｈのスモールスピーカには、Ｃ＝ＨｐｆＡｔｔ（Ｃ）で表される１ビットオーディオ信号が供給される。
【０１２０】
以上、図１から図２に跨いで示した２１通りのスピーカシステムに本実施の形態となる、オーディオ信号再生装置を適用した具体例について説明した。各スピーカシステムに対して前記オーディオ信号再生装置は、４個の１入力ΔΣ変調器と、５個の３入力ΔΣ変調器と、図示しないマトリクスルータ１２という、最小限の回路規模で、最大６チャンネルを再生している。
【０１２１】
【発明の効果】
本発明に係るオーディオ信号再生装置は、ｍ個（ｍ＜Ｌ）の第１のデルタシグマ変調手段と、ｎ個（ｎ＜Ｌ）の第２のデルタシグマ変調手段との、任意の入出力を接続切り替え手段により切り替えて、１ビットオーディオ信号を接続されるスピーカシステムに対応して最大Ｌチャンネル再生する。
【図面の簡単な説明】
【図１】本発明の実施の形態となる、オーディオ信号再生装置に接続されるスピーカシステムのうちの、１〜１４システムまでの各チャンネルの内訳を示す図である。
【図２】前記スピーカシステムのうちの、１５〜２１システムまでの各チャンネルの内訳を示す図である。
【図３】前記スピーカシステムを実現するために、これまでに考えられてきた回路を示す図である。
【図４】前記オーディオ信号再生装置の構成を示す図である。
【図５】前記オーディオ信号再生装置を構成する、１入力ΔΣ変調器の詳細な構成を示す回路図である。
【図６】前記オーディオ信号再生装置を構成する、３入力ΔΣ変調器の詳細な構成を示す回路図である。
【図７】前記１入力ΔΣ変調器と３入力ΔΣ変調器を構成している、積分器の詳細な構成を示す回路図である。
【図８】スピーカシステム１にオーディオ信号再生装置を適用した場合の第１具体例の構成を示す回路図である。
【図９】スピーカシステム２にオーディオ信号再生装置を適用した場合の第２具体例の構成を示す回路図である。
【図１０】スピーカシステム３にオーディオ信号再生装置を適用した場合の第３具体例の構成を示す回路図である。
【図１１】スピーカシステム４にオーディオ信号再生装置を適用した場合の第４具体例の構成を示す回路図である。
【図１２】スピーカシステム５にオーディオ信号再生装置を適用した場合の第５具体例の構成を示す回路図である。
【図１３】スピーカシステム６にオーディオ信号再生装置を適用した場合の第６具体例の構成を示す回路図である。
【図１４】スピーカシステム７にオーディオ信号再生装置を適用した場合の第７具体例の構成を示す回路図である。
【図１５】スピーカシステム８にオーディオ信号再生装置を適用した場合の第８具体例の構成を示す回路図である。
【図１６】スピーカシステム９にオーディオ信号再生装置を適用した場合の第９具体例の構成を示す回路図である。
【図１７】スピーカシステム１０にオーディオ信号再生装置を適用した場合の第１０具体例の構成を示す回路図である。
【図１８】スピーカシステム１１にオーディオ信号再生装置を適用した場合の第１１具体例の構成を示す回路図である。
【図１９】スピーカシステム１２にオーディオ信号再生装置を適用した場合の第１２具体例の構成を示す回路図である。
【図２０】スピーカシステム１３にオーディオ信号再生装置を適用した場合の第１３具体例の構成を示す回路図である。
【図２１】スピーカシステム１４にオーディオ信号再生装置を適用した場合の第１４具体例の構成を示す回路図である。
【図２２】スピーカシステム１５にオーディオ信号再生装置を適用した場合の第１５具体例の構成を示す回路図である。
【図２３】スピーカシステム１６にオーディオ信号再生装置を適用した場合の第１６具体例の構成を示す回路図である。
【図２４】スピーカシステム１７にオーディオ信号再生装置を適用した場合の第１７具体例の構成を示す回路図である。
【図２５】スピーカシステム１８にオーディオ信号再生装置を適用した場合の第１８具体例の構成を示す回路図である。
【図２６】スピーカシステム１９にオーディオ信号再生装置を適用した場合の第１９具体例の構成を示す回路図である。
【図２７】スピーカシステム２０にオーディオ信号再生装置を適用した場合の第２０具体例の構成を示す回路図である。
【図２８】スピーカシステム２１にオーディオ信号再生装置を適用した場合の第２１具体例の構成を示す回路図である。
【図２９】１ビットオーディオ信号を生成するデルタシグマ変調器の構成を示す回路図である。
【符号の説明】
１０  １入力デルタシグマ（ΔΣ）変調器、１１  ３入力デルタシグマ（ΔΣ）変調器、１２  マトリクスルーター
【図１】
0004599715.tif 000002
【図２】
0004599715.tif 000003
【図３】
0004599715.tif 000004
【図４】
0004599715.tif 000005
【図５】
0004599715.tif 000006
【図６】
0004599715.tif 000007
【図７】
0004599715.tif 000008
【図８】
0004599715.tif 000009
【図９】
0004599715.tif 000010
【図１０】
0004599715.tif 000011
【図１１】
0004599715.tif 000012
【図１２】
0004599715.tif 000013
【図１３】
0004599715.tif 000014
【図１４】
0004599715.tif 000015
【図１５】
0004599715.tif 000016
【図１６】
0004599715.tif 000017
【図１７】
0004599715.tif 000018
【図１８】
0004599715.tif 000019
【図１９】
0004599715.tif 000020
【図２０】
0004599715.tif 000021
【図２１】
0004599715.tif 000022
【図２２】
0004599715.tif 000023
【図２３】
0004599715.tif 000024
【図２４】
0004599715.tif 000025
【図２５】
0004599715.tif 000026
【図２６】
0004599715.tif 000027
【図２７】
0004599715.tif 000028
【図２８】
0004599715.tif 000029
【図２９】
0004599715.tif 000030