(57)【特許請求の範囲】
【請求項１】
フィルタリングおよびダウンコンバーティングのための装置であって、
（１）少なくとも第１および第２入力ポート、ならびにフィルタ済みおよびダウンコンバート済み信号を出力する出力ポートを含む加算器と、
（１．５）互いに重なり合わないサンプリングクロック信号である第１制御信号及び第２制御信号を出力する制御信号発生器と、
（２）アンダーサンプリングすることによって入力信号の周波数変換を行う周波数変換器であって、
（ａ）入力信号に結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第１スイッチであって、前記第１制御信号に応答して前記第１スイッチの第１ポートと第３ポート間の経路の開閉を行う第１スイッチ、
（ｂ）前記第１スイッチの第３ポートに結合された入力ポートを含む第１バッファ、
（ｃ）前記第１バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第１コンデンサ、
（ｄ）前記第１バッファの出力ポートに結合された第１ポート、前記第２制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第３スイッチであって、前記第２制御信号に応答して前記第３スイッチの第１ポートと第３ポート間の経路の開閉を行う第３スイッチ、
（ｅ）前記第３スイッチの第３ポートに結合された入力ポート、および前記加算器の第１入力ポートに結合された出力ポートを含む第３バッファ、および
（ｆ）前記第３バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第３コンデンサ
を含む周波数変換器と、
（３）遅延モジュールであって、
（ａ）前記加算器の前記出力ポートに結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第２スイッチであって、前記第１制御信号に応答して前記第２スイッチの第１ポートと第３ポート間の経路の開閉を行う第２スイッチ、
（ｂ）前記第２スイッチの第３ポートに結合された入力ポートを含む第２バッファ、
（ｃ）前記第２バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第２コンデンサ、
（ｄ）前記第２バッファの出力ポートに結合された第１ポート、前記第２制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第４スイッチであって、前記第２制御信号に応答して前記第４スイッチの第１ポートと第３ポート間の経路の開閉を行う第４スイッチ、
（ｅ）前記第４スイッチの第３ポートに結合された入力ポートを含む第４バッファ、および
（ｆ）前記第４バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第４コンデンサ
を含む遅延モジュールと、
（４）前記第４バッファの出力ポートに結合された入力ポート、および前記加算器の第２入力ポートに結合された出力ポートを含み、入力信号に対して所定の帯域フィルタの伝達関数に基づくスケーリングを行う第１スケーリングモジュールと
を備えたことを特徴とする装置。
【請求項２】
（５）出力サンプルおよび保持モジュールであって、
（ａ）前記加算器の前記出力ポートに結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第５スイッチであって、前記第１制御信号に応答して前記第５スイッチの第１ポートと第３ポート間の経路の開閉を行う第５スイッチと、
（ｂ）前記第５スイッチの第３ポートに結合された入力ポート、および出力ポートを含む第５バッファと、
（ｃ）前記第５バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第５コンデンサとを含む出力サンプルおよび保持モジュールをさらに含むことを特徴とする、請求項１に記載の装置。
【請求項３】
（６）出力平滑化モジュールであって、
（ａ）前記第５バッファの前記出力ポートに結合された第１端子を含み、第２端子を含む抵抗器と、
（ｂ）前記抵抗器の前記第２端子に結合された第１端子、および基準電圧に結合された第２端子を含む第６コンデンサとを含む出力平滑化モジュールをさらに含むことを特徴とする、請求項２に記載の装置。
【請求項４】
前記加算器は、さらに第３入力ポートを有し、
（５）第２遅延モジュールであって、
（ａ）前記第４バッファの前記出力ポートに結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第５スイッチであって、前記第１制御信号に応答して前記第５スイッチの第１ポートと第３ポート間の経路の開閉を行う第５スイッチ、
（ｂ）前記第５スイッチの第３ポートに結合された入力ポートを含む第５バッファ、
（ｃ）前記第５バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第５コンデンサ、
（ｄ）前記第５バッファの出力ポートに結合された第１ポート、前記第２制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第６スイッチであって、前記第２制御信号に応答して前記第５スイッチの第１ポートと第３ポート間の経路の開閉を行う第６スイッチ、
（ｅ）前記第６スイッチの第３ポートに結合された入力ポートを含む第６バッファ、および
（ｆ）前記第６バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第６コンデンサを含む第２遅延モジュールと、
（６）前記第６バッファの出力ポートに結合された入力ポート、および前記加算器の第３入力ポートに結合された出力ポートを含み、入力信号に対して所定の帯域フィルタの伝達関数に基づくスケーリングを行う第２スケーリングモジュールと
をさらに備えたことを特徴とする、請求項１に記載の装置。
【請求項５】
フィルタリングおよびダウンコンバーティングのための装置であって、
（１）少なくとも第１および第２入力ポート、ならびにフィルタ済みおよびダウンコンバート済み信号出力ポートを含む加算器と、
（１．５）互いに重なり合わないサンプリングクロック信号である第１制御信号及び第２制御信号を出力する制御信号発生器と、
（２）アンダーサンプリングすることによって入力信号の周波数変換を行う周波数変換器であって、
（ａ）入力信号に結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第１スイッチであって、前記第１制御信号に応答して前記第１スイッチの第１ポートと第３ポート間の経路の開閉を行う第１スイッチ、
（ｂ）前記第１スイッチの第３ポートに結合された入力ポートを含む第１バッファ、
（ｃ）前記第１バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第１コンデンサ、
（ｄ）前記第１バッファの出力ポートに結合された第１ポート、前記第２制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第３スイッチであって、前記第２制御信号に応答して前記第３スイッチの第１ポートと第３ポート間の経路の開閉を行う第３スイッチ、
（ｅ）前記第３スイッチの第３ポートに結合された入力ポート、および前記加算器の第１入力ポートに結合された出力ポートを含む第３バッファ、および
（ｆ）前記第３バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第３コンデンサを
含む周波数変換器と、
（３）遅延モジュールであって、
（ａ）前記第３バッファの出力ポートに結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第２スイッチであって、前記第１制御信号に応答して前記第２スイッチの第１ポートと第３ポート間の経路の開閉を行う第２スイッチ、
（ｂ）前記第２スイッチの第３ポートに結合された入力ポートを含む第２バッファ、
（ｃ）前記第２バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第２コンデンサ、
（ｄ）前記第２バッファの出力ポートに結合された第１ポート、前記第２制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第４スイッチであって、前記第２制御信号に応答して前記第４スイッチの第１ポートと第３ポート間の経路の開閉を行う第４スイッチ、
（ｅ）前記第４スイッチの第３ポートに結合された入力ポートを含む第４バッファ、および
（ｆ）前記第４バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第４コンデンサを
含む遅延モジュールと、
（４）前記第４バッファの出力ポートに結合された入力ポート、および前記加算器の第２入力ポートに結合された出力ポートを含み、入力信号に対して所定の帯域フィルタの伝達関数に基づくスケーリングを行う第１スケーリングモジュールと
を備えたことを特徴とする装置。
【請求項６】
（５）出力サンプルおよび保持モジュールであって、
（ａ）前記加算器の前記出力ポートに結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第５スイッチであって、前記第１制御信号に応答して前記第５スイッチの第１ポートと第３ポート間の経路の開閉を行う第５スイッチと、
（ｂ）前記第５スイッチの第３ポートに結合された入力ポート、および出力ポートを含む第５バッファと、
（ｃ）前記第５バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第５コンデンサと
を含む出力サンプルおよび保持モジュールをさらに備えたことを特徴とする、請求項５に記載の装置。
【請求項７】
（６）出力平滑化モジュールであって、
（ａ）前記第５バッファの前記出力ポートに結合された第１端子を含み、第２端子を含む抵抗器と、
（ｂ）前記抵抗器の前記第２端子に結合された第１端子、および基準電圧に結合された第２端子を含む第６コンデンサと
を含む出力平滑化モジュールをさらに備えたことを特徴とする、請求項６に記載の装置。
【請求項８】
前記加算器は、さらに第３入力ポートを有し、
（５）第２遅延モジュールであって、
（ａ）前記第４バッファの前記出力ポートに結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第５スイッチであって、前記第１制御信号に応答して前記第５スイッチの第１ポートと第３ポート間の経路の開閉を行う第５スイッチ、
（ｂ）前記第５スイッチの第３ポートに結合された入力ポートを含む第５バッファ、
（ｃ）前記第５バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第５コンデンサ、
（ｄ）前記第５バッファの出力ポートに結合された第１ポート、前記第２制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第６スイッチであって、前記第２制御信号に応答して前記第６スイッチの第１ポートと第３ポート間の経路の開閉を行う第６スイッチ、
（ｅ）前記第６スイッチの第３ポートに結合された入力ポートを含む第６バッファ、および
（ｆ）前記第６バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第６コンデンサ
を含む第２遅延モジュールと、
（６）前記第６バッファの出力ポートに結合された入力ポート、および前記加算器の第３入力ポートに結合された出力ポートを含み、入力信号に対して所定の帯域フィルタの伝達関数に基づくスケーリングを行う第２スケーリングモジュールと
をさらに備えたことを特徴とする、請求項５に記載の装置。
【請求項９】
前記加算器は、さらに第３入力ポートを有し、
（５）第２遅延モジュールであって、
（ａ）前記加算器の前記出力ポートに結合された第１ポート、前記第１制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第５スイッチであって、前記第１制御信号に応答して前記第５スイッチの第１ポートと第３ポート間の経路の開閉を行う第５スイッチ、
（ｂ）前記第５スイッチの第３ポートに結合された入力ポートを含む第５バッファ、
（ｃ）前記第５バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第５コンデンサ、
（ｄ）前記第５バッファの出力ポートに結合された第１ポート、前記第２制御信号に結合された第２ポート、および信号が出力される第３ポートを含む第６スイッチであって、前記第２制御信号に応答して前記第６スイッチの第１ポートと第３ポート間の経路の開閉を行う第６スイッチ、
（ｅ）前記第６スイッチの第３ポートに結合された入力ポートを含む第６バッファ、および
（ｆ）前記第６バッファの前記入力ポートに結合された第１端子を含み、基準電圧に結合された第２端子を含む第６コンデンサ
を含む第２遅延モジュールと、
（６）前記第６バッファの出力ポートに結合された入力ポート、および前記加算器の第３入力ポートに結合された出力ポートを含み、入力信号に対して所定の帯域フィルタの伝達関数に基づくスケーリングを行う第２スケーリングモジュールと
をさらに備えたことを特徴とする、請求項５に記載の装置。
【発明の詳細な説明】
【０００１】
（発明の背景）
（発明の分野）
本発明は、一般に周波数変換(frequency translation)と周波数選択(frequency selectivity)のための方法と装置に関する。
【０００２】
（関連技術）
図１に、従来型受信機１１２のブロック図を例として示す。図２に、受信機１１２の動作を表すフローチャートを示す。
【０００３】
ステップ２０６では、帯域選択フィルタ１０２はＲＦ（無線周波数）スペクトル１１４を濾波する。図４Ａに、ＲＦスペクトル１１４を例として示す。ＲＦスペクトル１１４には、周波数ｆ1、ｆ2、ｆ3、およびｆ4における信号成分が含まれる。本例の目的では、受信機１１２は周波数ｆ3で信号を受信するように構成されていると想定する。
【０００４】
一般に、帯域選択フィルタ１０２は広帯域フィルタである。帯域選択フィルタ１０２の特性は、概ね図４Ｂのように示される。帯域選択フィルタ１０２は、中心周波数ｆcおよび帯域選択帯域幅４０２を有する。図１に示される例では、受信機１１２がＲＦスペクトル１１４を受信しているとき、帯域選択フィルタ１０２の中心周波数ｆcはＲＦの範囲内にある。たとえば、中心周波数ｆcは９００ＭＨｚである。アプリケーションによっては、帯域選択帯域幅４０２は５０ＭＨｚ以上であってもよい。中心周波数ｆcが９００Ｍｚであり帯域選択帯域幅４０２が５０ＭＨｚである例では、帯域選択フィルタ１０２の通過帯域（すなわち、帯域外の周波数と比較して、損失のほとんどないフィルタを通過する周波数の帯域）は８７５〜９２５ＭＨｚである。これらの仕様に従って、帯域選択フィルタ１０２のＱファクタ(quality factor)、すなわちＱは１８に等しい（さらに以下に説明されているように、Ｑは中心周波数を帯域幅で除算した値に等しい。この例では、９００ＭＨｚ÷５０ＭＨｚである）。このＱファクタは、ＲＦで動作する帯域フィルタに特有である。事実上、一般に、高周波での高いＱファクタは、従来型フィルタ技術を使用して実現するのが困難であり、せいぜい制限された同調機能しか持たない。
【０００５】
ステップ２０６にある帯域選択フィルタ１０２は、その通過帯域外の信号を濾波して除去するように動作する。たとえば、ｆ1とｆ4は帯域選択フィルタ１０２の通過帯域外にあり、ｆ2とｆ3は帯域選択フィルタ１０２の通過帯域内にあると想定される（図４Ａおよび図４Ｂを例にした場合）。したがって、この例では、帯域選択フィルタ１０２は、周波数ｆ1とｆ4で信号成分を濾波して除去するように動作する。帯域選択フィルタ１０２は、周波数ｆ2とｆ3で信号成分を通過させる。帯域選択フィルタ１０２が動作した結果を図４Ｃに示す。
【０００６】
ステップ２０８と２１０では、帯域選択フィルタ１０２によって出力される信号（ここでは参照目的として帯域選択濾波済み(band-select filtered)スペクトル４０８と呼ぶ）は低雑音増幅器（ＬＮＡ）１０４とミキサー１０６によって処理される。ＬＮＡ  １０４は帯域選択濾波済みスペクトル４０８を増幅するように動作し、ミキサー１０６は帯域選択濾波済みスペクトル４０８をよく知られた方法でダウンコンバートするように動作する。
【０００７】
ＬＮＡ  １０４とミキサー１０６の両方とも、直線的な動作の範囲であるダイナミックレンジは制限されている。これらの範囲外では、ＬＮＡ  １０４とミキサー１０６は非直線的動作を示す。帯域選択フィルタ１０２の帯域が広ければ広いほど（すなわち、許容通過帯域が広ければ広いほど）、ＬＮＡ  １０４とミキサー１０６にはより多くのエネルギーが達することが可能である。その結果、帯域選択フィルタ１０２の帯域が広ければ広いほど、ＬＮＡ  １０４とミキサー１０６がそれぞれのダイナミックレンジを超えてしまう可能性はさらに高くなる。例示の目的では、ｆ2周波数で、不要の信号成分４２１と合成された周波数ｆ3での信号成分４２０は、ＬＮＡ  １０４とミキサー１０６の直線的範囲を超えることが想定される（これは一般的実用例である）。
【０００８】
直線的範囲に収まらない信号で動作するとき（すなわち、非直線的に動作するとき）、ＬＮＡ  １０４および／またはミキサー１０６はスプリアス信号成分を生成する。所与の例では、信号成分４２０と４２１で動作するとき、ＬＮＡ  １０４および／またはミキサー１０６はスプリアス信号成分４０４を生成する。図４Ｄを参照のこと。これらスプリアスの成分４０４の一部は、所望の周波数で信号と一致してしまい干渉する場合がある。たとえば、上記のように、受信機１１２は周波数ｆ3で信号を受信するように調整される（図４Ａ−４Ｇの例では、周波数ｆ7はダウンコンバージョン後のｆ3に対応する。同様に、周波数ｆ6はダウンコンバージョン後のｆ2に対応する）。
【０００９】
信号成分４２０と４２１で動作する過程で、ＬＮＡ  １０４および／またはミキサー１０６は周波数ｆ7でスプリアス信号成分４０４Ｃを生成する。このスプリアスの成分４０４Ｃは、周波数ｆ7で所望の信号成分４２０と一致する。このスプリアスの成分４０４Ｃは、所望の信号成分４２０と干渉する。
【００１０】
ステップ２１２では、チャネル選択フィルタ１０８はＬＮＡ  １０４とミキサー１０６によって生成された信号を濾波する（ここでは、参照目的にこの信号を処理済みスペクトル４１０と呼ぶ）。一般に、チャネル選択フィルタ１０８の特性は図４Ｅのように示される。チャネル選択フィルタ１０８は、周波数ｆ7での中心周波数およびチャネル選択帯域幅４０６を有する。チャネル選択フィルタ１０８の中心周波数ｆ7は、帯域選択フィルタ１０２の中心周波数より低い周波数にある。たとえば、チャネル選択フィルタ１０８の中心周波数ｆ7は１０ＭＨＺである。アプリケーションによっては、チャネル選択帯域幅４０６は、たとえば５０ＫＨｚであってもよい。これらの仕様に従うと、チャネル選択フィルタ１０８（またはＱ）のＱファクタは２００に等しい（上述したように、および以下に示されるように、Ｑは中心周波数を帯域幅で除算した値に等しい。この例では、１０ＭＨｚ／５０ＫＨｚである）。このＱファクタは、ＩＦ（中間周波数）で動作する狭帯域帯域フィルタに特有である。この例で示されるように、従来型フィルタ技術を使用して、より低い周波数でより高いＱファクタを実現することは可能である。
【００１１】
図４Ｆに示されるように、ステップ２１２におけるチャネル選択フィルタ１０８の効果は、周波数ｆ6での信号成分ならびにスプリアスの成分４０４Ａ、４０４Ｂ、および４０４Ｄを濾波して除去することであり、ただし周波数ｆ7ではすべての信号を通過させることである。所望の信号成分４２０とスプリアスの成分４０４Ｃの両方とも、周波数ｆ7に存在しており、チャネル選択フィルタ１０８の通過帯域の範囲内にある。このように、所望の信号成分４２０とスプリアスの成分４０４Ｃの両方とも、チャネル選択フィルタ１０８によって通過させられる。
【００１２】
ステップ２１４では、増幅器１１０はチャネル選択フィルタ１０８からの信号出力を増幅する（参照目的に、この信号をチャネル選択濾波済み信号４１２と呼ぶ）。チャネル選択濾波済み信号４１２には、所望の信号成分４２０とスプリアスの成分４０４Ｃの両方が含まれる。その結果、増幅器１１０は、所望の信号成分４２０とスプリアスの成分４０４Ｃの両方を増幅する。
【００１３】
言い換えれば、スプリアスの成分４０４Ｃは、一度生成されると、すべてのダウンストリーム処理で所望の信号成分４２０に追従する。
【００１４】
上記のように、スプリアス信号成分４０４Ｃは、所望の信号成分４２０の適切な受信を不可能ではないにしても困難にする。したがって、受信機１１２は、非直線構成要素による増幅と周波数変換（すなわち、それぞれＬＮＡ  １０４とミキサー１０６による）の前に広帯域の帯域選択フィルタ１０２を使用するため、潜在的な性能の劣化を被る。以上述べたような信号干渉の可能性によって、受信機１１２の応用範囲が制限される。
【００１５】
（発明の概要）
本発明は、周波数選択性と周波数変換のための方法と装置を狙いとしている。さらに、本発明の狙いは、そのような方法と装置を使用するアプリケーションにも向けられている。
【００１６】
簡潔に説明すると、本発明における動作は、入力信号を濾波して、その濾波した入力信号をダウンコンバートすることである。本発明の実施例によると、フィルタリング動作とダウンコンバージョン動作は統合化され統一化された方法で実行される。
【００１７】
本発明の実施例によると、フィルタリング動作はダウンコンバージョン動作の前に効果的に実行される。したがって、本発明によって実行される周波数選択性動作は入力フィルタリングを表す。ただし、フロントエンドフィルタリング（ｆｒｏｎｔ  ｅｎｄ  ｆｉｌｔｅｒｉｎｇ）には限定されない。
【００１８】
本発明の実施例では、中心周波数にかかわらず比較的高いＱファクタを実現することができる。
【００１９】
本発明の実施例では、入力信号はＲＦ信号である。したがって、本発明によって実行される周波数選択性動作は、比較的高いＱ  ＲＦフィルタリングを表す。
【００２０】
したがって、本発明の実施例では、ＲＦでのフロントエンド狭帯域フィルタリングが実行され、その後に周波数のダウンコンバージョンが追従するのが好ましい。
【００２１】
すなわち、本発明の実施例では、高周波での正確な周波数選択性が提供される。さらに、本発明では周波数のダウンコンバージョンが行われる。
【００２２】
本発明は、この節で要約された実施例に限定されないことに注意が必要である。以下に、この節で要約される実施例について他の実施例とともに説明する。
【００２３】
以下に、本発明の一層の特色と利点を、本発明の様々な実施例の構造と動作とともに添付図面に関連して詳細に説明する。一般に、要素が最初に現れた図面は、対応する参照番号の一番左側の桁で示される。
【００２４】
（好ましい実施例の詳細な説明）
目次
１  用語
１．１  フィルタ
１．２  その他の用語
２  発明の概要
３  統一ダウンコンバーティングおよびフィルタリング
３．１  概念的説明
３．２  高レベルの説明
３．２．１  動作説明
３．２．２  構造的説明
３．３  実施例の例
３．３．１  第１の実施例：帯域フィルタリングと周波数変換
３．２．１．１  動作説明
３．３．１．２  構造的説明
３．３．２  第２の実施例：低域フィルタリングと周波数変換
３．２．２．１  動作説明
３．３．２．２  構造的説明
３．３．３  第３の実施例：中点注入によるフィルタリングと周波数変換
３．３．３．１  動作説明
３．３．３．２  構造的説明
３．３．４  第４の実施例：有限インパルス応答（ＦＩＲ）フィルタリング
３．３．５  第５の実施例：移動平均フィルタ
３．３．６  第６の実施例：Ｎパスフィルタ
３．３．７  第７の実施例：受動フィルタ
３．３．８  その他の実施例
３．４  具体例
３．４．１  統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールの具体例
３．４．２  ＵＤＦモジュールの構成要素の具体例
３．４．２．１  ダウンコンバートおよび遅延モジュール
３．４．２．１．１  汎用周波数ダウンコンバージョン（ＵＦＤ）モジュール
３．４．２．１．１．１  オプションのエネルギー伝達信号モジュール
３．４．２．１．１．２  ダウンコンバート信号の平滑化
３．４．２．１．１．３  インピーダンス整合
３．４．２．１．１．４  タンクおよび共振構造
３．４．２．１．１．５  充電および電力伝送の概念
３．４．２．１．１．６  無視できないアパーチャの幅／持続時間の最適化と調整
３．４．２．１．１．６．１  入出力インピーダンスの変更
３．４．２．１．１．６．２  リアルタイムアパーチャ制御
３．４．２．１．１．７  バイパスネットワークの追加
３．４．２．１．１．８  フィードバックを利用したエネルギー伝達信号の変更
３．４．２．１．１．９  その他の実装
３．４．２．１．１．１０  エネルギー伝達ダウンコンバータの例
３．４．２．２  遅延モジュール
３．４．２．３  スケーリングモジュール
３．４．２．４  加算器
３．４．２．５  制御信号発生器
３．４．２．６  出力サンプルおよびホールドモジュール
３．４．２．７  出力平滑化モジュール
３．４．２．８  中点注入の実施例：高周波遅延モジュール
３．４．２．９  中点注入の実施例：オプションのフィルタ
３．４．２．１０  中点注入の実施例：ダウンコンバートモジュール
３．４．２．１１  中点注入の実施例：アップコンバートモジュール
３．４．３  集積回路（ＩＣ）としてのＵＤＦモジュールの実装
３．４．４  その他の実装
４  統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールの設計
５  調整可能なＵＤＦモジュール
６  増幅
７  応用例
７．１  受信機
７．２  その他の応用例
８  結論
【００２５】
１  用語
このアプリケーションで使用される様々な用語と概念は、概してこの節で説明される。この節での説明は、例示したり便宜を図る目的でのみ提供され、範囲を限定するものではない。これらの用語と概念の意味は、ここに提供される教示の全体に基づいて、関連技術に熟練した人々にとって明らかであろう。
１．１  フィルタ
フィルタとは、特定の周波数の電磁信号をほとんど減衰なしに通過させるデバイスである。さらに特定すれば、フィルタは、周波数範囲内（通過帯域と呼ばれる）の信号をほとんど減衰なしに通過させる。フィルタは、通過帯域外の信号は通過させない（すなわち、フィルタは通過帯域外の信号を減衰する）。
【００２６】
フィルタには、いくつかの異なった種類がある。これらのフィルタには、たとえば、低域フィルタ、高域フィルタ、帯域フィルタ、ノッチフィルタなどが含まれる。これらのフィルタの特徴は、概して図６Ａ−６Ｄに示される。
【００２７】
フィルタには、その動作を特徴付ける多くの伝送機能がある。たとえば（ただしこれに限定されない）、以下の四次方程式は二次フィルタの伝送機能を表す。
【００２８】
【数１】
0004585162.tif 000002
しばしば、β2係数は、ｚ2を解決するために因数分解される。正しく評価されるように、これを行うと単に他の係数の値を変更する結果となる。一般性がまったく失われることなしに、式１は因数分解されたβ2によって以下のように書き換えられる（説明が容易なように、式１の他の係数についてβ2を濾波して除去する影響は、以下には明示的に示さない）。
【００２９】
【数２】
0004585162.tif 000003
発明は二次フィルタ（発明は、他の次数のフィルタにも適用可能である）、または二次フィルタの式１に限定されないことに注意が必要である。
【００３０】
図２１に、このよく知られた四次方程式の概念的なブロック図の実装を示す。図２１にあるｚ-1の表示は、単位遅延動作を示す（すなわち、ｚ-1モジュールは入力信号を１つの時間単位（ｔｉｍｅ  ｕｎｉｔ）遅延させる）。
【００３１】
式１の四次方程式は、二次フィルタタイプに適用する。特定のタイプの二次フィルタ（ローパス、ハイパス、帯域通過、ノッチなど）についての伝達関数は、係数の値を適切に設定することによって式１の四次方程式から取得することができる。たとえば、帯域フィルタの伝達関数は、式１の四次方程式から、α2とα0を０に設定することによって取得することができる。結果として得られる以下の伝達関数は、帯域フィルタの動作を表す。
【００３２】
【数３】
0004585162.tif 000004
ＶＯを解決すると以下が得られる。
【００３３】
ＶＯ＝α1ｚ-1ＶＩ−β1ｚ-1ＶＯ−β0ｚ-2ＶＯ            式３
上記については、値ｚは以下に等しい。
【００３４】
【数４】
0004585162.tif 000005
式４では、ｆは周波数であり、Ｆsはシステムのサンプル周波数である。
【００３５】
低域フィルタの伝達関数の例は、式１の四次方程式から、α2とα1を０に設定することによって取得することができる。結果として得られる以下の伝達関数は、低域フィルタに対応する。
【００３６】
【数５】
0004585162.tif 000006
ＶＯを解決すると以下が得られる。
【００３７】
ＶＯ＝α0ｚ-2ＶＩ−β1ｚ-1ＶＯ−β0ｚ-2ＶＯ            式６
高域フィルタやノッチフィルタのような（ただしこれに限定されない）他のタイプの伝達関数は、式１の四次方程式から同様の方法で取得することができる。
【００３８】
上記で提供された伝達関数は、帯域フィルタと低域フィルタのみに典型的なものではないことに注意しなければならない。複数のフィルタタイプに使用する多重伝達関数は、式１の四次係数値の組み合わせを変化させることによって、または式１の四次以外のベース方程式(base equation)を使用して取得することができる。
【００３９】
フィルタには、その性能の特徴を表すためのいくつかの測定方法がある。たとえば（ただしこれに限定されない）、二次帯域フィルタの性能は、しばしばそのＱファクタ（またはＱ）によって測定される。図５は、二次フィルタに対するＱの計算方法を示す。Ｑは、フィルタの中心周波数ｆcをフィルタの帯域幅ＢＷで除算した値に等しい。帯域幅ＢＷは、フィルタの最大振幅より下の３ＤＢの箇所で測定される。したがって、フィルタが１ＭＨｚの中心周波数ｆcで動作して５０ＫＨｚの帯域幅ＢＷを有する場合、フィルタのＱは次の値となる。
【００４０】
【数６】
0004585162.tif 000007
１．２  その他の用語
このアプリケーションで使用される様々な用語は、概してこの節で説明される。この節での説明は、例示したり便宜を図る目的でのみ提供され、範囲を限定するものではない。これらの用語の意味は、ここに提供される教示の全体に基づいて、関連技術に熟練した人々にとって明らかであろう。これらの用語については、仕様の全体を通してさらに詳細に論じられる場合がある。
【００４１】
振幅変調（ＡＭ）：情報信号の関数として搬送信号の振幅をシフトさせる（すなわち、変化させる）変調技術。ＡＭのサブセットは「振幅シフトキーイング」と呼ばれ、主としてデジタル通信に使用される。この場合、搬送信号の振幅は、アナログ情報で見られるような絶え間ない変化というよりもむしろ離散的な状態間でシフトする。
【００４２】
アナログ信号：離散的な状態間の変化とは対照的に、絶えずまたは継続的に変化する信号。
【００４３】
ベースバンド：送信および／または受信にとって望ましい任意の包括的情報信号によって占有される周波数帯域。
【００４４】
ベースバンド信号：送信および／または受信にとって望ましい任意の包括的情報信号。
【００４５】
搬送周波数：搬送信号の周波数。一般に、通常変調される送信信号の中心周波数である。
【００４６】
搬送信号：変調によって変化する少なくとも１つの特性を有するＥＭ波であり、変調を通じて情報を伝送することができる。
【００４７】
スイッチの制御：スイッチを開閉する。スイッチは、機械的、電気的、電子的、光学的なスイッチなどが可能であり、またはそれらの任意の組み合わせであってもよい（ただし、これらに限定されない）。
【００４８】
復調：搬送信号から情報を分離または抽出するプロセス。
【００４９】
デジタル信号：含まれる情報が連続的であるのと対照的に離散的である信号。
【００５０】
直接ダウンコンバージョン：送信信号が、中間周波数を有することなく、送信周波数（すなわち、搬送周波数）からベースバンド信号に直接ダウンコンバートされるダウンコンバージョン技術。
【００５１】
ダウンコンバージョン：最終周波数が最初の周波数よりも低い周波数変換を実行するプロセス。
【００５２】
電磁スペクトル：電界および磁界の変化によって特徴付けられる波から成るスペクトル。そのような波は、自然および人工の両方で、空気、空間、導線、ケーブル、液体、導波管(waveguide)、マイクロストリップ(microstrip)、ストリップ線路(stripline)、光ファイバなどを含む（ただしこれらに限定されない）、いずれの通信メディアでも伝搬することができる。ＥＭスペクトルには、０Ｈｚを超えるすべての周波数が含まれる。
【００５３】
ＥＭ信号：ＥＭスペクトルの信号。さらに、一般にＥＭ波と呼ばれる。特に述べられていない限り、ここで論じるすべての信号はＥＭ信号である。また、明示的にそういうものとして指定されていない場合でも同様である。
【００５４】
周波数変調（ＦＭ）：情報信号の関数として搬送信号の周波数をシフトさせる（すなわち、変化させる）変調技術。ＦＭのサブセットは「周波数偏移変調」と呼ばれ、主としてデジタル通信に使用される。この場合、搬送信号の周波数は、アナログ情報で見られるような絶え間ない変化というよりもむしろ離散的な状態間でシフトする。
【００５５】
高調波：高調波は、周期的波動の正弦波状の成分である。高調波の周波数は、周期的波動の基本周波数の整数倍数である。言い換えれば、周期的波形が「ｆ」の基本周波数（基本振動とも呼ばれる）を有する場合、その周期的波形は「ｎ・ｆ」の周波数で高調波を有する（この場合、「ｎ」は２、３、４などである）。ｎ＝２に対応する高調波は第二高調波と呼ばれ、ｎ＝３に対応する高調波は第三高調波と呼ばれ、４以上のｎに対応する高調波も同様の方法で呼ばれる。
【００５６】
情報信号：送信しようとする情報を含む信号。ここで使用されるように、情報信号はソースにおけるオリジナルのベースバンド信号のことを意味する。情報信号は、搬送信号を変調するように意図されるとき、「変調(modulating)ベースバンド信号」と呼ばれることもある。情報信号は、音声かデータ、アナログかデジタル、もしくは任意のその他の信号であるか、またはそれらの組み合わせであってもよい。
【００５７】
中間周波数（ＩＦ）信号：ベースバンド信号周波数と送信信号周波数の中間の周波数にある信号。変調：送信する情報を表現するために、信号の１つ以上の物理的特徴を変化させるプロセス。一般的に使用される３つの変調技術は、周波数変調、位相変調、および振幅変調である。これらの３つの技術に関しては、それらの変形、部分集合、および組み合わせもある。
【００５８】
位相変調（ＰＭ）：情報信号の関数として搬送信号の位相をシフトさせる（すなわち、変化させる）変調技術。ＰＭのサブセットは「位相偏移キーイング」と呼ばれ、主としてデジタル通信に使用される。この場合、搬送信号の位相は、アナログ情報で見られるような絶え間ない変化というよりもむしろ離散的な状態間でシフトする。
【００５９】
低調波：周期的波形の低調波は、その周期的波形の基本周波数の整数約数である周波数を有する正弦波状の波である。すなわち、低調波周波数とは、基本周波数を整数で除算することによって得られた商である。たとえば、周期的波形が「ｆ」の周波数（基本波とも呼ばれる）を有する場合、その低調波は「ｆ／ｎ」の周波数を有する（この場合、「ｎ」は２、３、４などである）。ｎ＝２に対応する低調波は第二低調波と呼ばれ、ｎ＝３に対応する低調波は第三低調波と呼ばれ、４以上のｎに対応する低調波も同様の方法で呼ばれる。低調波自体は高調波を有しており、第ｉ低調波の第ｉ高調波はオリジナルの周期的波形の基本周波数である。たとえば、第三低調波（「ｆ／３」の周波数を有する）は、それ自体整数倍の高調波を有する（すなわち、「２・ｆ／３」の第二高調波、「３・ｆ／３」の第三高調波など）。オリジナル信号の第三低調波の第三高調波（すなわち、「３・ｆ／３」）は、オリジナル信号の周波数にある。
【００６０】
アップコンバージョン：最終周波数が最初の周波数よりも高い周波数変換を実行するプロセス。
【００６１】
２  発明の概要
本発明は、周波数選択性と周波数変換のための方法と装置を狙いとしている。さらに、本発明の狙いは、そのような方法と装置を使用するアプリケーションにも向けられている。
【００６２】
本発明によると、周波数選択性と周波数変換は、単一の統一化された（すなわち、統合化された）動作として実行される。本発明では、周波数選択性と周波数変換を単一の統一化された動作として実行することによって、周波数変換前に高い周波数選択性を実現する。本発明によって、ＲＦ（無線周波数）やそれを超える周波数などを含む（ただしこれらに限定されない）、いずれの入力周波数（入力周波数とは、濾波され変換される入力スペクトルの周波数のことである）に対しても高い周波数選択性が実現される。本発明は、このようなＲＦおよびさらに高い周波数の例に限定されないことを理解しておかなければならない。本発明は、無線周波数よりも低い周波数についても意図しており、適合しており、処理することが可能である。
【００６３】
本発明は、受信機の動作を考慮することによって、容易に理解することができる。概して、受信機８０２は次の３つの主要機能を実行する。周波数変換８０８、周波数選択８１０、および増幅８１２である。図８を参照のこと。図１の従来型受信機１１２では、たとえば、ミキサー１０６は周波数変換動作を実行する。帯域選択フィルタ１０２とチャネル選択フィルタ１０８は、周波数選択動作を一括して実行する。そして、ＬＮＡ  １０４と増幅器１１０は増幅動作を一括して実行する。
【００６４】
従来型受信機１１２では、帯域選択フィルタ１０２はミキサー１０６の前に置かれ、チャネル選択フィルタ１０８はミキサー１０６の後に置かれることに注意が必要である。したがって、従来型受信機１１２では、周波数選択動作８１０の部分のみが周波数変換動作８０８の前に実行される。特に、帯域選択フィルタリング（すなわち、広帯域またはイメージ除去(image reject)フィルタリング）のみが周波数変換動作８１０の前に実行され、チャネル選択フィルタリング（すなわち、狭帯域フィルタリング）は周波数変換動作８０８の後に実行される。図３に、この従来型受信機１１２の動作マップを示す。
【００６５】
上記に説明したように、従来型受信機１１２では、所望の周波数付近の周波数における信号成分は、帯域選択フィルタ１０２によって濾波されず除去されない。その理由は、帯域選択フィルタ１０２の帯域幅が広いためである（特に、帯域選択フィルタ１０２の帯域幅は、チャネル選択フィルタ１０８の帯域幅よりも広い）。これらの信号成分は、システムのダイナミックレンジを超える可能性があるため、ＬＮＡ  １０４および／またはミキサー１０６がスプリアス信号成分を生成する原因となり、所望の周波数で他の信号成分と干渉する可能性がある（図４Ａ−４Ｇを参照）。その結果、従来型受信機１１２は潜在的に性能の劣化を被る。その理由は、限定された直線的範囲を有する構成要素（ミキサー１０６やＬＮＡ  １０４など）に関わる周波数変換動作８０８または他の動作（増幅動作８１２など）の前に実行されるのは、帯域選択または広帯域フィルタリングのみであるからである。
【００６６】
望まれるものは、図９に示される動作マップを有する受信機９０２である。図９の受信機９０２では、周波数変換動作９０８と増幅動作９１０の前には、好ましくは、比較的狭い帯域幅（チャネル選択フィルタリングなど）でのフィルタリング（周波数選択性動作９０６として図９に示される）が実行される。受信機９０２の機能的な配置の利点は、図１０Ａ−１０Ｅに関連して考察される。
【００６７】
図１０Ａに、周波数ｆ1、ｆ2、ｆ3、およびｆ4での信号成分を有する入力スペクトル９０４の例を示す。たとえば、入力スペクトル９０４はＲＦスペクトルである。例の目的では、受信機９０２は周波数ｆ3で信号を受信するように調整されていると想定する。受信機９０２では、周波数選択性動作９０６は、最初に入力スペクトル９０４で実行される。受信機９０２の例では、この周波数選択性動作９０６はチャネル選択フィルタリングから成る。そのようなフィルタリングの特徴は、概ね図１０Ｂに示される。この場合、フィルタ（すなわち、周波数選択性動作９０６を実行する）は、周波数ｆ3に中心を合わされ、チャネル選択帯域幅１００２を有する。
【００６８】
入力スペクトル９０４がＲＦスペクトルである場合、中心周波数ｆ3はＲＦ周波数である。例の目的では、中心周波数ｆ3は９００ＭＨＺであると仮定する。好ましくは、チャネル選択帯域幅１００２は狭帯域フィルタの帯域幅と一致している。たとえば（ただしこれに限定されない）、チャネル選択帯域幅１００２は５０ＫＨｚであり、周波数選択性動作９０６と対応付けられた通過帯域は８９９．９５ＭＨｚ〜９００．０５ＭＨＺとなる。したがって、受信機９０２の周波数選択性動作９０６は、ＲＦで動作する、フロントエンドの、狭帯域フィルタリング動作を表す。このフィルタのＱは、９００ＭＨＺを５０ＫＨＺで除算した値、つまり１８，０００である。したがって、本発明では、高周波において高いＱファクタを有するフィルタが実現可能である。
【００６９】
周波数選択性動作９０６は、周波数選択性動作９０６と対応付けられた通過帯域の範囲内にない信号成分を濾波して除去するように動作する。例の目的では、周波数ｆ3における信号成分はこの通過帯域の範囲内にあるが、ｆ1、ｆ2、およびｆ4における信号成分はこの通過帯域の範囲外であると仮定する（図１０Ａおよび図１０Ｂに示される例について）。したがって、周波数選択性動作９０６によって、周波数ｆ3における信号成分のみが通過させられる。周波数ｆ3におけるこの信号成分は、参照目的で濾波済みスペクトル９１４と呼ぶ。
【００７０】
図９の受信機９０２では、周波数選択性動作９０６の後には周波数変換動作９０８と増幅動作９１０が続く。周波数選択性動作９０６が動作するため、これらの動作（９０８、９１０）は周波数ｆ3における信号成分のみで動作する。他の信号成分（すなわち、周波数ｆ1、ｆ2、およびｆ4における信号成分）は周波数選択性動作９０６によって濾波され除去されたため、これらの信号成分は周波数変換動作９０８または増幅動作９１０によって処理されない。
【００７１】
周波数変換動作９０８と増幅動作９１０が濾波済み信号９１４で動作する場合、濾波済み信号９１４以外によってスプリアスの成分が生成されることはない。周波数変換動作９０８の結果を図１０Ｄに示し、増幅動作９１０の結果を図１０Ｅに示す。図１０Ｅに示される所望の出力信号９１２は、スプリアス信号成分によって損なわれないことに注意が必要である。
【００７２】
本発明は、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）のための方法と装置を狙いとしている。本発明は、好ましくは少なくとも周波数選択性動作９０６と周波数変換動作９０８を実行する。本発明の実施例によると、本発明により実行される周波数選択性動作９０６は、ＲＦまたはそれ以上の周波数など任意の周波数におけるフィルタリングで構成される。そのようなフィルタリングは、図９に示される周波数変換動作９０８の実行前に効果的に実行される。したがって、本発明は、図１ＯＡ−１ＯＥに関連して上記で説明された利点を示す。
【００７３】
いくつかの実施例では、本発明のフィルタ帯域幅は狭帯域フィルタリングと一致する。そのため、本発明は、狭帯域フィルタリング動作の実行として正確に特徴付けることができる。他の実施例では、アプリケーションによっては、本発明のフィルタ帯域幅は広帯域フィルタリングと一致する。そのため、本発明は、広帯域フィルタリング動作の実行として正確に特徴付けることができる。しかし、そのような発明の特徴付けは、ここでは例示する目的でのみ提供されることを理解しておかなければならない。本発明のフィルタリング機能は、典型的に「狭帯域フィルタリング」および「広帯域フィルタリング」に対応付けられたフィルタ帯域幅に限定されない。その代わり、本発明の統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）機能は、実質的にいずれのフィルタ帯域幅でも設計することができる。本発明は、実質的にいずれのフィルタ帯域幅を使用したフィルタリングについても意図しており、適合しており、処理することが可能である。
【００７４】
上記のように、本発明では、ＲＦ以上の周波数を有する入力電磁信号での動作が可能である。これらの実施例では、本発明は、ＲＦおよびそれ以上の周波数で濾波およびダウンコンバートするように動作する。しかし、本発明は、ＲＦおよびそれ以上の周波数での動作に限定されないことを理解しておかなければならない。その代わり、本発明は、実質的にいずれの周波数での動作も意図しており、適合しており、処理することが可能である。
【００７５】
本発明は、無線、光学的、導線など、およびそれらの変形や組み合わせなどを含む（ただしこれらに限定されない）、いずれの通信メディアでも動作可能である。
【００７６】
ここで参照される信号は、変調されているかまたは変調されていないものである。変調された信号は、ＡＭ、ＦＭ、ＰＭなど、またはそれらの組み合わせのような任意の変調方式を使用して生成されたものである。たとえば（ただしこれに限定されない）、図７Ａ−７Ｃに示される様々な変調例を参照のこと。
【００７７】
以下に、本発明について詳細に説明する。
【００７８】
３  統一ダウンコンバーティングおよびフィルタリング
以下の節では、本発明の実施例によって、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）の実用可能な方法について説明する。さらに、これらの方法を実現するための構造的で模範的な実施例についても説明する。本発明は、以下に説明する特定の実施例に限定されないことを理解しておかなければならない。以下の同等物、拡張、変形、逸脱などは、ここに含まれる教示に基づいて、関連技術に熟練した人々にとって明らかである。そのような同等物、拡張、変形、逸脱などは、本発明の適用範囲内であり精神の範囲内でもある。
３．１  概念的説明
この節では、本発明について概念的に説明する。
【００７９】
図１１は、本発明の実施例による、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュール１１０２の概念的ブロック図である。ＵＤＦモジュール１１０２は、少なくとも周波数変換動作９０８と周波数選択性動作９０６を実行する（図９）。
【００８０】
ＵＤＦモジュール１１０２によって達成される効果は、周波数変換動作９０８の実行前に周波数選択性動作９０６を実行することである。したがって、ＵＤＦモジュール１１０２は入力フィルタリングを効果的に実行する。
【００８１】
本発明の実施例によると、そのような入力フィルタリングは比較的狭い帯域幅に関与する。たとえば、そのような入力フィルタリングはチャネル選択フィルタリングを表す場合がある。この場合、たとえば、フィルタ帯域幅は５０ＫＨｚ〜１５０ＫＨｚである。ただし、本発明は、これらの周波数に限定されないことを理解しておかなければならない。本発明は、これらの値未満の、およびこれらの値を超えるフィルタ帯域幅の達成についても意図しており、適合しており、処理することが可能である。
【００８２】
本発明の実施例では、ＵＤＦモジュール１１０２によって受信される入力信号１１０４は無線周波数にある。ＵＤＦモジュール１１０２は、これらのＲＦ入力信号１１０４を入力して濾波するように効果的に動作する。特に、これらの実施例では、ＵＤＦモジュール１１０２は、ＲＦ入力信号１１０４の入力とチャネル選択フィルタリングを効果的に実行する。したがって、本発明では高周波で高い選択性が達成される。
【００８３】
ＵＤＦモジュール１１０２は、帯域フィルタリング、低域フィルタリング、高域フィルタリング、ノッチフィルタリング、オールパスフィルタリング、帯域阻止フィルタリングなど、およびそれらの組み合わせなどを含む（ただしこれらに限定されない）様々なタイプのフィルタリングを効果的に実行する。
【００８４】
概念的に、ＵＤＦモジュール１１０２には周波数変換器(frequency translator)１１０８が含まれる。周波数変換器１１０８は、周波数変換（ダウンコンバージョン）を実行するＵＤＦモジュール１１０２の周波数変換部分を概念的に表す。
【００８５】
さらに、ＵＤＦモジュール１１０２には、見かけ入力フィルタ１１０６（時々入力フィルタリングエミュレータとも呼ばれる）も概念的に含まれる。見かけ入力フィルタ１１０６は、入力フィルタリングを実行するＵＤＦモジュール１１０２の入力フィルタリング部分を概念的に表す。
【００８６】
実際には、ＵＤＦモジュール１１０２によって実行される入力フィルタリング動作は、周波数変換動作と統合化される。入力フィルタリング動作は、周波数変換動作と同時に実行される動作としてとらえることができる。これが、入力フィルタ１１０６がここで「見かけ」入力フィルタ１１０６と呼ばれる理由である。
【００８７】
本発明のＵＤＦモジュール１１０２には、いくつかの利点が含まれる。たとえば、ＵＤＦモジュール１１０２を使用して、高周波における高い選択性が実現可能なことである。本発明のこの特徴は、達成可能な高いＱファクタによって明白である。たとえば（ただしこれに限定されない）、ＵＤＦモジュール１１０２は、約９００ＭＨｚのフィルタリング中心周波数ｆcによって、および約５０ＫＨｚのフィルタ帯域幅によって設計することができる。これは、以下に示されるように１８，０００のＱ値を表す。
【００８８】
【数７】
0004585162.tif 000008
本発明は、高いＱファクタを有するフィルタに限定されないことを理解しておかなければならない。本発明によって考察されるフィルタは、アプリケーション、設計、および／または実装によっては、さらに小さなまたはさらに大きなＱファクタを有する場合がある。さらに、発明の適用範囲には、ここで説明されるＱファクタが適用可能でないフィルタも含まれる。
【００８９】
本発明にはその他にも利点がある。たとえば、ＵＤＦモジュール１１０２のフィルタリング中心周波数ｆcの電気的調整を、静的にまたは動的に行うことができる。
【００９０】
また、ＵＤＦモジュール１１０２を、入力信号を増幅するように設計することができる。
【００９１】
さらに、ＵＤＦモジュール１１０２は、大きな抵抗器、コンデンサ、またはインダクタなしで実施することができる。加えて、ＵＤＦモジュール１１０２では、その個々の構成要素、すなわち、その抵抗器、コンデンサ、インダクタなどで、厳しい許容誤差の維持が要求されない。その結果、ＵＤＦモジュール１１０２のアーキテクチャは、集積回路設計技術とプロセスにとって好都合である。
【００９２】
本発明のＵＤＦモジュール１１０２が有するこれらのおよびその他の利点は、ここに含まれる考察に基づいて、関連技術に熟練した人々にとって明らかであろう。
【００９３】
ＵＤＦモジュール１１０２は、従来型受信機１１２（図１および図３）と比較することによって、一層容易に理解することができる。従来型受信機１１２によって実行される周波数選択性動作３０２および３０８は、周波数変換動作３０６とは異なる（図３を参照）。さらに特定すれば、周波数選択性動作３０２および３０８を実行する構成要素（すなわち、帯域選択フィルタ１０２とチャネル選択フィルタ１０８）は、周波数変換動作３０６を実行する構成要素（すなわち、ミキサー１０６）とは異なる。
【００９４】
ＵＤＦモジュール１１０２によって示される特徴と利点は、周波数選択性と変換に関して新しい技術的パラダイムを採用することによって、少なくとも一部達成される。特に、本発明によると、ＵＤＦモジュール１１０２は、周波数選択性動作と周波数変換動作を、単一の、統一化された（統合化された）動作として実行する。このことは、図１２で概念的に表される。図１２では、選択性動作１２０２が、周波数変換動作１２０４と組み合わされてまたは統合化されて示されている。さらに、このことは、図１１の見かけ入力フィルタ１１０６と周波数変換器１１０８の点線表示によっても示される。
【００９５】
図１３では、上記に説明したように、ＵＤＦモジュール１１０２は、好ましくは周波数選択性１２０２の前に周波数変換１２０４を実行する（他の実施例では、その逆も真である）。図１３に示される部分的に重なった部分１３０２は、周波数変換１２０４に関連した動作も周波数選択性１２０２の性能に貢献すること、および／または逆もまた同様であることを示す。
３．２  高レベルの説明
この節（その小区分を含む）では、本発明に従った、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）の高レベルの説明を行う。特に、ダウンコンバーティングとフィルタリングの動作プロセスについて高レベルに説明する。さらに、このプロセスを達成するための構造的な実装についても高レベルに説明する。この構造的な実装は、ここでは例示する目的で説明され、範囲を限定するものではない。特に、この節で説明されるプロセスは、任意の数の構造的実装を使用して達成することができる（その１つをこの節で説明する）。そのような構造的実装の詳細は、ここに含まれる教示に基づいて、関連技術に熟練した人々にとって明らかであろう。
３．２．１  動作説明
本発明の実施例によると、ＵＤＦモジュールは、入力信号のサンプル／インスタンスおよび出力信号のサンプル／インスタンスを使用して、入力信号から出力信号を生成する。この動作は、フローチャート１４０２のステップ１４０６で表される（図１４）。この方法で動作することによって、ＵＤＦモジュールは、統一化された方法で入力フィルタリングと周波数ダウンコンバージョンを実行することが好ましい。
【００９６】
例示する目的で、本発明の動作は、しばしば図１４のフローチャート１４０２のようなフローチャートによって表される。しかし、フローチャートは例示する目的でのみ使用されるのであり、範囲を限定するものではないことを理解しておかなければならない。たとえば、本発明は、フローチャートによって表される動作の実施例に限定されない。代わりに、他の選択可能な動作の実施例は、ここに含まれる考察に基づいて、関連技術に熟練した人々にとって明らかであろう。さらに、フローチャートの使用によって、本発明を離散的またはデジタルの動作に限定するものとして解釈してはならない。実際には、ここでの考察に基づいて、関連技術に熟練した人々によって正しく評価されるように、本発明は離散的もしくは連続的な動作、またはそれらの組み合わせによって達成することができる。さらに、フローチャートによって表される制御のフローは、例示する目的でのみ提供される。関連技術に熟練した人々によって正しく評価されるように、その他の動作に関わる制御フローは本発明の適用範囲であり精神の範囲でもある。さらに、ステップの順序は様々な実施例において異なってもよい。
【００９７】
本発明の実施例の動作は、現在、図１６に示されるフローチャート１６０２に関連してさらに詳細に説明される。フローチャート１６０２のステップは、概ね図１４のステップ１４０６を表す。
【００９８】
ステップ１６０６では、入力信号は標本化される。この入力サンプルには、サンプルが取得されたときに存在する代表的な入力信号の情報（振幅、位相など）が含まれる。
【００９９】
さらに以下に説明されるように、ステップ１６０６を繰り返し実行する効果は、入力信号の周波数を、中間周波数（ＩＦ）またはベースバンドのような所望のさらに低い周波数へ変換する（すなわち、ダウンコンバートする）ことである。
【０１００】
ステップ１６０８では、入力サンプルはホールドされる（すなわち、遅延される）。
【０１０１】
ステップ１６１０では、ステップ１６０８の遅延入力サンプルのような１つ以上の遅延入力サンプル（その内の一部はスケーリングされていることがある）は、出力信号の現在のインスタンスを生成するために、出力信号の１つ以上の遅延インスタンスと合成される（その内の一部はスケーリングされていることがある）。
【０１０２】
したがって、好ましい本発明の実施例によって、出力信号は入力信号および／または出力信号の以前のサンプル／インスタンスから生成される。（本発明の一部の実施例では、出力信号の現在のインスタンスを生成するために、入力信号および／または出力信号の現在のサンプル／インスタンスが使用される場合があることに注意が必要である。）
上記のように、本発明のこの動作は、帯域通過、ローパス、ハイパス、ノッチ、オールパスなど、およびそれらの組み合わせなどを含む（ただしこれらに限定されない）、多重フィルタリングのタイプをサポートする。
３．２．２  構造的説明
図１７は、本発明の実施例によるＵＤＦモジュール１７０２を示す。ＵＤＦモジュール１７０２には、周波数変換器１１０８に概ね対応する部分が含まれる（図１１）。ＵＤＦモジュール１７０２には、入力フィルタ１１０６に概ね対応する別の部分も含まれる。周波数変換器１１０８に対応するＵＤＦモジュール１７０２の部分も、入力フィルタ１１０６の一部を形成することに注意が必要である。このことは、周波数選択性動作１２０２と周波数変換動作１２０４が統合化および統一化された動作として実行されるという、本発明の好ましい局面を一層強調する。
【０１０３】
ＵＤＦモジュール１７０２にはスケーリングエレメント（ｓｃａｌｉｎｇ  ｅｌｅｍｅｎｔ）１７９０が含まれることに注意する必要がある。これらのエレメントはオプションであり、増幅用に使用される。スケーリングエレメント１７９０については、以下の節で論じる。現在の考察では、スケーリングエレメント１７９０については考慮されない。
【０１０４】
ＵＤＦモジュール１７０２の動作は、この時点で図１６にあるフローチャート１６０２に関連して説明される。
【０１０５】
ステップ１６０６では、ダウンコンバートおよび遅延モジュール１７０８は入力信号１７０４を標本化する。この標本化動作は、制御信号１７３４Ａに従って実行される。ダウンコンバートおよび遅延モジュール１７０８は、ステップ１６０６を繰り返し実行するとき、入力信号１７０４の周波数をＩＦまたはベースバンドのような所望のさらに低い周波数に変換する結果となる。したがって、ダウンコンバートおよび遅延モジュール１７０８は、入力信号１７０４を所望のさらに低い周波数にダウンコンバートする。
【０１０６】
ステップ１６０８では、ダウンコンバートおよび遅延モジュール１７０８は入力サンプルをホールドする（遅延する）。ダウンコンバートおよび遅延モジュール１７０８によるこの遅延動作は、周波数選択性動作１２０２の性能に貢献する。
【０１０７】
ステップ１６１０では、ＵＤＦモジュール１７０２の構成要素は、１つ以上の遅延入力サンプル（その内の一部はスケーリングされていることがある）を、出力信号１７０６の１つ以上の遅延インスタンス（その内の一部はスケーリングされていることがある）と合成して、出力信号１７０６の現在のインスタンスを生成するように動作する。さらに特定すれば、遅延モジュール１７１０Ａ、１７１０Ｂなどは、ダウンコンバートおよび遅延モジュール１７０８によって取得される入力信号１７０４のサンプルを遅延させるように動作する（図１７の例には２つの遅延モジュール１７１０Ａ、１７１０Ｂが示されているが、本発明はこの実施例に限定されない）。スケーリングモジュール１７１６Ａ、１７１６Ｂ、１７１６Ｃなどは、ダウンコンバートおよび遅延モジュール１７０８および遅延モジュール１７１０Ａ、１７１０Ｂなどからのこれらの遅延入力サンプルをスケーリングするように動作する。
【０１０８】
遅延モジュール１７２２Ａ、１７２２Ｂ、１７２２Ｃなどは、出力信号１７０６のインスタンスを遅延させるように動作する（出力信号１７０６は、１７１２と１７１８の両方のノードに存在することに注意が必要である）。（図１７の例では３つの遅延モジュール１７２２Ａ〜１７２２Ｃが示されているが、本発明はこの実施例に限定されない。）スケーリングモジュール１７２４Ａ、１７２４Ｂ、１７２４Ｃなどは、遅延モジュール１７２２Ａ、１７２２Ｂ、１７２２Ｃなどから得られる出力信号１７０６のこれらの遅延インスタンスをスケーリングするように動作する。
【０１０９】
加算器１７２０は、遅延されスケーリングされた入力サンプルと、出力信号１７０６の遅延されスケーリングされたインスタンスとを合成して、出力信号１７０６のインスタンスを生成するように動作する。
【０１１０】
上記のように、ＵＤＦモジュールの異なる実施例では、異なる数および／またはコンフィギュレーションの遅延モジュール１７１０と１７２２、ならびに異なる数および／またはコンフィギュレーションのスケーリングモジュール１７１６と１７２４を利用する。さらに、遅延モジュール１７１０と１７２２およびスケーリングモジュール１７１６と１７２４の動作は、ＵＤＦモジュールの実施例によって異なる。たとえば、各遅延モジュール１７１０、１７２２によって導入される遅延の量は、ＵＤＦモジュールの実施例によって異なる。さらに、スケーリングモジュール１７１６、１７２４のスケールファクタ（ｓｃａｌｅ  ｆａｃｔｏｒ）は、ＵＤＦモジュールの実施例によって異なる（一般に、各スケーリングモジュール１７１６、１７２４のスケールファクタは任意の実数である）。たとえば（ただしこれに限定されない）、一部の実施例における１つ以上のスケーリングモジュールのスケールファクタは０である。そのため、ここで示され論じられるＵＤＦモジュールの実施例は、例示する目的でのみ提供されることを理解しておかなければならない。本発明は、ここに示され論じられるＵＤＦモジュールの実施例に限定されるものではない。ここで示され論じられる実施例とはわずかにまたは大いに異なる、ＵＤＦモジュールの代替の実施例は、ここに含まれる考察に基づいて、関連技術に熟練した人々にとって明らかになろう。
３．３  実施例の例
この節（およびその小区分）では、上記に説明した方法と構造に関する様々な実施例を提示する。これらの実施例は、ここでは例示する目的で説明されるのであり、範囲を限定することは目的ではない。本発明は、これらの実施例に限定されない。代替の実施例（ここで説明する実施例の同等物、拡張、変形、逸脱などを含む）は、ここに含まれる教示に基づいて、関連技術に熟練した人々にとって明らかであろう。本発明は、そのような代替の実施例を含むように意図しており、適合している。
３．３．１  第１の実施例：帯域フィルタリングと周波数変換
以下の節では、帯域フィルタリングと周波数変換が実行される、本発明の実施例の一例について説明する。
３．３．１．１  動作説明
帯域フィルタの伝達関数の表現は、式３で示される。これについては、便宜を図るために上記で論じて下記に提示した。上記に示したように、式３は、ここでは例示する目的でのみ説明され、範囲を限定するものではない。
【０１１１】
ＶＯ＝α1ｚ-1ＶＩ−β1ｚ-1ＶＯ−β0ｚ-2ＶＯ            式３
式３によって証明されるように、出力信号ＶＯは、入力信号ＶＩのスケーリングされた遅延値と、出力信号ＶＯのスケーリングされた遅延値の合計から形成される。さらに特定すれば、いずれの所与の時間ｔでも、出力信号ＶＯの値は、（時間ｔ−１からの入力信号ＶＩのスケーリングされた値）−（時間ｔ−１からの出力信号ＶＯのスケーリングされた値）−（時間ｔ−２からの出力信号ＶＯのスケーリングされた値）に等しい。
【０１１２】
式３は、入力信号ＶＩを濾波する帯域通過の伝達関数であることに注意が必要である。式３は、入力信号ＶＩの周波数変換にはまったく関係しない。すなわち、式３は、入力信号ＶＩのダウンコンバーティングにはまったく関係しない。しかし、本発明では、式３に従って帯域フィルタリングが実行されるのと実質的に同時に周波数変換が実行されるように動作することが好ましい。本発明のそのような動作は、この時点で、図１８に提示されるフローチャート１８０２に関連して説明される。
【０１１３】
ステップ１８０６では、時間ｔ−１で、入力信号ＶＩはアンダーサンプル(under-sample)される。本発明によると、および以下にさらに説明されるように、入力信号のこのアンダーサンプリングによって、入力信号ＶＩの周波数は、所望のさらに低い周波数（ＩＦまたはベースバンドなど）に変換される結果となる。そのため、入力サンプルは、入力信号ＶＩのダウンコンバートされたイメージのインスタンスになる。以下に説明されるように、この入力サンプルは周波数選択性動作に使用される。このことは、本発明の統合化された動作をさらに示すものである。
【０１１４】
ステップ１８０８では、時間ｔで、ステップ１８０６からホールドされた入力サンプルはリリースされスケーリングされる。スケーリング値は、０などを含む（ただしこれに限定されない）いずれの実数であってもよい。
【０１１５】
ステップ１８１０およびステップ１８１２では、時間ｔ−１であらかじめ取り込まれこの時点までホールドされた出力信号ＶＯのインスタンスは、時間ｔでリリースされスケーリングされる。スケーリング値は、０などを含む（ただしこれに限定されない）いずれの実数であってもよい。
【０１１６】
ステップ１８１４およびステップ１８１６では、時間ｔ−２であらかじめ取り込まれこの時点までホールドされた出力信号のインスタンスは、時間ｔでリリースされスケーリングされる。スケーリング値は、０などを含む（ただしこれに限定されない）いずれの実数であってもよい。
【０１１７】
ステップ１８１８では、時間ｔで、出力信号の現在のインスタンスＶＯtは、入力信号のスケーリングされ遅延されたサンプルＶＩt-1を、出力信号のスケーリングされ遅延されたインスタンス（ＶＯt-1とＶＯt-2）で合成することによって生成される。
３．３．１．２  構造的説明
図１９は、本発明の実施例によるＵＤＦモジュール１９５０のブロック図である。ＵＤＦモジュール１９５０には、周波数変換器１１０８に対応する部分（図１１）と、入力フィルタ１１０６に対応する部分が含まれる。周波数変換器１１０８に対応する部分（すなわち、ダウンコンバートおよび遅延モジュール１９０８）も、入力フィルタ１１０６の一部を形成することに注意が必要である。このことは、周波数選択性動作１２０２と周波数変換動作１２０８が１つの統一化された動作として実行されるという、本発明の好ましい局面を示す。
【０１１８】
図１９のＵＤＦモジュール１９５０は、フローチャート１８０２（図１８）の動作ステップの実行に関する構造的な実施例である。しかし、本発明の適用範囲と精神には、フローチャート１８０２のステップの実行に関する他の構造的な実施例も含まれることを理解しておかなければならない。それらの他の構造的実施例に関する詳細は、ここに含まれる考察に基づいて、関連技術に熟練した人々にとって明らかであろう。
【０１１９】
ＵＤＦモジュール１９５０の動作は、この時点で、図１８のフローチャート１８０２に関連して詳細に説明される。いくつかの連続して増加する時間間隔でＵＤＦモジュール１９５０内のノードにおける値の例を示す、図２０の表２００２についても参照される。
【０１２０】
ステップ１８０６では、時間ｔ−１で、ダウンコンバートおよび遅延モジュール１９０８は入力信号ＶＩをアンダーサンプルする。この入力サンプルは、ＶＩt-1と表される。上記のように、ステップ１８０６の実行において、ダウンコンバートおよび遅延モジュール１９０８は、入力信号ＶＩの周波数をＩＦまたはベースバンドのような所望のさらに低い周波数に変換するように動作する。したがって、入力サンプルＶＩt-1は、入力信号ＶＩのダウンコンバートされたイメージのインスタンスを表す。以下に、ダウンコンバートおよび遅延モジュール１９０８のこの動作についてさらに詳細に説明する。
【０１２１】
ステップ１８０６でも、ダウンコンバートおよび遅延モジュール１９０８は、入力サンプルＶＩt-1を１つの時間単位にわたってホールドすることが好ましい。表２００２にあるセル２００４を参照のこと。上記の式３からも明らかなように、帯域フィルタリングの伝達関数は、入力サンプルが１つの時間単位にわたってホールドされることを要求する。そのため、ステップ１８０６のこの部分を実行するとき、ダウンコンバートおよび遅延モジュール１９０８は、周波数選択性動作１２０２の部分を実行している。したがって、この説明によって明らかであるように、ダウンコンバートおよび遅延モジュール１９０８は、周波数変換動作１２０４と周波数選択性動作１２０２の両方に貢献する。
【０１２２】
ステップ１８０８では、時間ｔで、１つの時間単位にわたってホールドされた入力サンプル（すなわち、ＶＩt-1）は、ダウンコンバートおよび遅延モジュール１９０８によってリリースされ、入力スケーリングモジュール１９０９によってスケーリングされる。したがって、ノード１９０２に存在する信号はα1・ＶＩt-1である（表２００２のセル２００６を参照）。
【０１２３】
最初の遅延モジュール１９１２は、時間ｔ−１で、あらかじめ出力信号ＶＯのインスタンスを取り込んだ。出力信号ＶＯのこのインスタンスは、ＶＯt-1と表される。ステップ１８１０では、時間ｔで、最初の遅延モジュール１９１２は出力信号のこのインスタンスＶＯt-1をリリースする。ステップ１８１２では、出力信号のこのインスタンスＶＯt-1は、最初のスケーリングモジュール１９１６によってスケーリングされる。最初のスケーリングモジュール１９１６の動作後にノード１９０４に存在している値は、−β1・ＶＯt-1である（表２００２のセル２０１２を参照）。
【０１２４】
第２の遅延モジュール１９１４は、最初の遅延モジュール１９１２に保存された出力信号ＶＯのインスタンスを時間ｔ−１であらかじめ取り込んだ（最初の遅延モジュール１９１２は、時間ｔ−２でこのインスタンスを取得するために出力信号ＶＯを標本化したことに注意が必要である）。出力信号ＶＯのこのインスタンスは、ＶＯt-2と表される。時間ｔで、出力信号のこのインスタンスＶＯt-2は、第２の遅延モジュール１９１４によってリリースされる。
【０１２５】
ステップ１８１６では、第２のスケーリングモジュールは、出力信号のこのインスタンスＶＯt-2をスケーリングする。第２のスケーリングモジュール１９１８の動作後、ノード１９０６に存在している値は、−β0・ＶＯt-2である（表２００２のセル２０１６を参照）。
【０１２６】
ステップ１８１８では、時間ｔで、アナログ加算器１９１０はノード１９０２、１９０４、および１９０６に存在している値を加算する。合計は、出力信号ＶＯの現在のインスタンスを表す。この出力信号インスタンスはＶＯtと表され、次の値と等しい（表２００２のフィールド２００８を参照）：α1・ＶＩt-1−β1・ＶＯt-1−β0・ＶＯt-2。
３．３．２  第２の実施例：低域フィルタリングと周波数変換
以下の節では、低域フィルタリングと周波数変換が実行される、本発明の実施例の一例について説明する。
３．３．２．１  動作説明
式６は、低域フィルタの伝達関数を表したものである。式６は、上記で最初に紹介したが、便宜を図るために以下に提示する。上記に示したように、式６は、ここでは例示する目的でのみ説明され、範囲を限定するものではない。
【０１２７】
ＶＯ＝α0ｚ-2ＶＩ−β1ｚ-1ＶＯ−β0ｚ-2ＶＯ            式６
式６によって証明されるように、低域フィルタリング動作は、２つの時間単位遅延された入力信号ＶＩのスケーリングされたインスタンスを、それぞれ１つおよび２つの時間単位遅延された、出力信号ＶＯの２つのスケーリングされたインスタンスに追加することによって達成することができる。
【０１２８】
式６のローパス伝達関数は、周波数変換動作１２０４にはまったく関係しないことに注意する必要がある。しかし、本発明では、式６に従って低域フィルタリングが実行されるのと実質的に同時に周波数変換が実行されるように動作することが好ましい。本発明のそのような動作は、この時点で、図２２に提示されるフローチャート２２０２に関連して説明される。
【０１２９】
ステップ２２０６では、時間ｔ−２で、入力信号ＶＩはアンダーサンプルされる。この入力サンプルは、ＶＩt-2と表される。本発明によると、および以下にさらに説明されるように、入力信号のこのアンダーサンプリングによって、入力信号ＶＩの周波数は、所望のさらに低い周波数（ＩＦまたはベースバンドなど）に変換される結果となる。そのため、入力サンプルは、入力信号ＶＩのダウンコンバートされたイメージのインスタンスのようになる。入力サンプルは、好ましくは２つの期間ホールドされる。
【０１３０】
ステップ２２０６でも、入力サンプルＶＩt-2は２つの時間単位にわたってホールドされる。式６から明白なように、低域フィルタリング動作を達成するには、入力信号ＶＩのインスタンスを２つの時間単位だけホールドする必要がある。したがって、ステップ２２０６のこの局面は、周波数選択性動作１２０２の部分を構成する。このように、ステップ２２０６の実行の際に、本発明は周波数選択性動作１２０２の局面を実行していることになる。したがって、ダウンコンバートおよび遅延モジュール２３０８は、周波数変換動作と周波数選択性動作の両方に貢献する。
【０１３１】
ステップ２２０８では、時間ｔで、２つの時間単位だけホールドされた入力サンプルＶＩt-2はリリースされる。この入力サンプルＶＩt-2は、ステップ２２１０でスケーリングされる。
【０１３２】
ステップ２２１２およびステップ２２１４では、１つの時間単位だけホールドされた出力信号ＶＯt-1のインスタンスは、時間ｔでリリースされスケーリングされる。
【０１３３】
ステップ２２１６およびステップ２２１８では、２つの時間単位だけホールドされた出力信号ＶＯt-2のインスタンスは、時間ｔでリリースされスケーリングされる。
【０１３４】
ステップ２２２０では、時間ｔで、出力信号の現在のインスタンスＶＯtは、スケーリングされた入力サンプルＶＩt-2を、出力信号のスケーリングされたインスタンス（ＶＯt-1とＶＯt-2）で合成することによって生成される。
３．３．２．２  構造的説明
図２３は、本発明の実施例によるＵＤＦモジュール２３０２のブロック図である。ＵＤＦモジュール２３０２には、周波数変換器１１０８に対応する部分と、入力フィルタ１１０６に対応する部分が含まれる。周波数変換器１１０８に対応するＵＤＦモジュール２３０２の部分も、入力フィルタ１１０６の一部を形成することに注意が必要である。
【０１３５】
ＵＤＦモジュール２３０２は、フローチャート２２０２の動作ステップの実行に関する構造的な実施例である。しかし、本発明の適用範囲と精神には、フローチャート２２０２のステップの実行に関する他の構造的な実施例も含まれることを理解しておかなければならない。それらの他の構造的実施例に関する詳細は、ここに含まれる考察に基づいて、関連技術に熟練した人々にとって明らかであろう。
【０１３６】
ＵＤＦモジュール２３０２の動作は、この時点で、図２２のフローチャート２２０２に関連して詳細に説明される。
【０１３７】
時間ｔ−２で、ダウンコンバートおよび遅延モジュール２３０８は入力信号ＶＩをアンダーサンプルする。この入力サンプルは、ＶＩt-2と表される。ダウンコンバートおよび遅延モジュール２３０８は、制御信号２３２４Ａに従って、入力信号ＶＩをアンダーサンプルして入力サンプルＶＩt-2を取得する。以下にさらに説明するように、ダウンコンバートおよび遅延モジュール２３０８は、入力信号ＶＩの周波数をＩＦまたはベースバンドのような所望のさらに低い周波数に変換するようにサンプリングを実行する。したがって、入力サンプルＶＩt-2は、入力信号ＶＩのダウンコンバートされたイメージのインスタンスを表す。
【０１３８】
ステップ２２０６でも、ダウンコンバートおよび遅延モジュール２３０８は、入力サンプルＶＩt-2を１つの時間単位にわたってホールドする。時間ｔ−１で、入力サンプルＶＩt-2は、遅延モジュール２３１０によって取り込まれてから、さらにもう１つの時間単位にわたってホールドされる。式６の低域フィルタリングの伝達関数から明白なように、低域フィルタリング動作を実行するには、入力信号ＶＩを２つの時間単位だけホールドするかまたは遅延させることが必要である。ちょうど説明したように、この遅延動作は、ダウンコンバートおよび遅延モジュール２３０８と遅延モジュール２３１０によって一括して実行される。したがって、ステップ２２０６のこの局面を実行する際に、ダウンコンバートおよび遅延モジュール２３０８は、周波数変換動作１２０４のみでなく周波数選択性動作１２０２の性能にも貢献する。
【０１３９】
ステップ２２０８では、２つの時間単位だけホールド／遅延された入力サンプルＶＩt-2は、時間ｔで遅延モジュール２３１０によってリリースされる。
【０１４０】
ステップ２２１０では、時間ｔで、入力サンプルＶＩt-2はスケーリングモジュール２３１２によってスケーリングされる。
【０１４１】
遅延モジュール２３１６は、時間ｔ−１で、あらかじめ出力信号ＶＯのインスタンスを取り込んだ。出力信号ＶＯのこのインスタンスは、ＶＯt-1と表される。ステップ２２１２では、時間ｔで、出力信号ＶＯt-1のこのインスタンスは遅延モジュール２３１６によってリリースされる。
【０１４２】
ステップ２２１４では、時間ｔで、出力信号ＶＯt-1のこのインスタンスはスケーリングモジュール２３２０によってスケーリングされる。
【０１４３】
遅延モジュール２３１８は、時間ｔ−１で、遅延モジュール２３１６に保存された出力信号ＶＯのインスタンスをあらかじめ取り込んだ。出力信号ＶＯのこのインスタンスは、ＶＯt-2と表される。ステップ２２１６では、時間ｔで、出力信号のこのインスタンスＶＯt-2は遅延モジュール２３１８によってリリースされる。
【０１４４】
ステップ２２１８では、時間ｔで、出力信号のこのインスタンスＶＯt-2はスケーリングモジュール２３２２によってスケーリングされる。
【０１４５】
ステップ２２２０では、時間ｔで、出力信号の現在のインスタンスＶＯtは、スケーリングされた入力サンプルＶＩt-2を、出力信号のスケーリングされたインスタンス（ＶＯt-1とＶＯt-2）で合成することによって生成される。
３．３．３  第３の実施例：中点注入によるフィルタリングと周波数変換
上記に説明されたＵＤＦの実施例は、例示する目的でのみ提供される。本発明は、これらの実施例に限定されない。
【０１４６】
たとえば、関連技術に熟練した人々によって正しく評価されるように、さまざまな伝達関数を使用して所与の一連のフィルタ特性を達成することが可能である。そのような伝達関数のエレメントは、特定の目標および／または要件を満たすように配置して構成することができる。
【０１４７】
同様の方法で、さまざまなＵＤＦの実施例が可能である。そのような実施例では、そこに含まれる構成要素は、特定の目標および／または要件を満たすように選択され配置される。
【０１４８】
たとえば（ただしこれに限定されない）、図４４に示される動作マップを有するＵＤＦモジュール４４０２を構築することが可能である。そのような動作は、ここでは、周波数変換と組み合わせて、中点注入によるフィルタリングとして特徴付けられる。以下の節では、これらの実施例について説明する。
【０１４９】
中点注入の実施例は、本発明の高度な柔軟性を説明するために提示されることに注意が必要である。特に、本発明に従ったＵＤＦの実施例は、かなり多様な構成要素と構成要素のコンフィギュレーションによって構成することができる。追加のＵＤＦの実施例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかであろう。
３．３．３．１  動作説明
上記に論じた式３は、帯域フィルタの伝達関数を表したものである。便宜を図るために、式３を以下に再度掲載する。上記に示したように、式３は、ここでは例示する目的でのみ説明され、範囲を限定するものではない。
【０１５０】
ＶＯ＝α1ｚ-1ＶＩ−β1ｚ-1ＶＯ−β0ｚ-2ＶＯ            式３
ＵＤＦモジュールを統一化された方法で実行する実施例、式３の帯域フィルタリングの伝達関数に従った周波数変換動作１２０４と周波数選択性動作１２０２については、上記に説明した。たとえば、図１８と１９を参照のこと。
【０１５１】
式３の帯域フィルタリングの伝達関数に従った周波数選択性を伴う統合化された方法で周波数変換が実行されるという、本発明の代替の実施例について、図２４で提示したフローチャート２４０２に関連してこれから説明する。フローチャート２４０２では、ステップ２４０５は図１６のステップ１６０６とステップ１６０８に概ね対応しており、ステップ２４０６からステップ２４２４まではステップ１６１０に概ね対応している。
【０１５２】
ステップ２４０５では、時間ｔ−１以前に、入力信号ＶＩのインスタンスは、式３の帯域フィルタリングの伝達関数によって要求されるとおりに取り込まれ遅延される。入力信号ＶＩのこれらの遅延インスタンスは、他の値（以下に説明される）と関連して使用され、出力信号ＶＯのインスタンスを生成する。
【０１５３】
たとえば、時間ｔ−１で、入力信号ＶＩのインスタンスは取り込まれる。入力信号ＶＩのこの取り込みは、入力信号ＶＩに関わる任意の周波数変換の前に実行される。したがって、結果として生成される入力信号ＶＩのインスタンスは、ダウンコンバージョン前の代表的な入力信号ＶＩである。入力信号ＶＩのこのインスタンスは、ＶＩHFt-1と表される。この場合、ＨＦは「高周波」を表す。
【０１５４】
ステップ２４０６では、時間ｔ−１で、出力信号はアンダーサンプルされる。標本化される出力信号は、比較的高い周波数を有する。特に、出力信号の周波数は、ダウンコンバージョン前の入力信号ＶＩの周波数に概ね等しい。したがって、ステップ２４０６で標本化される出力信号はＶＯHFと表される。この場合、ＨＦは「高周波」を表す。
【０１５５】
本発明によると、ステップ２４０６で実行されるアンダーサンプリングは、高周波出力信号ＶＯHFの周波数をＩＦまたはベースバンドのような所望のさらに低い周波数に変換するように動作する。したがって、出力サンプルＶＯt-1は、高周波出力信号ＶＯHFのダウンコンバートされたイメージのインスタンスを表す。
この考察から明らかなように、ステップ２４０６のこの局面は周波数変換動作４４１０に関する。
【０１５６】
ステップ２４０６でも、出力サンプルＶＯt-1は１つの時間期間にわたってホールドされる。式３から明白であるように、帯域フィルタリングの伝達関数は、ステップ２４０６で行われるように出力信号がホールドされることを要求する。
したがって、ステップ２４０６のこの局面は周波数選択性動作４４０８に関する。
【０１５７】
よって、ステップ２４０６では、周波数変換動作４４１０と周波数選択性動作４４０８の両方に関する動作は、単一の統一化された（統合化された）方法で実行される。
【０１５８】
ステップ２４０８およびステップ２４１０では、１つの時間単位だけホールドされた入力信号の高周波インスタンスＶＩHFt-1は、時間ｔで、リリースされ、任意にフィルタリングされ、スケーリングされる。好ましくは、この箇所で行われるフィルタリングは、比較的広いフィルタ帯域幅に関与する（たとえば、狭帯域フィルタリングと対照的な広帯域フィルタリング）。
【０１５９】
ステップ２４１２およびステップ２４１４では、１つの時間単位にわたってホールドされた、ステップ２４０６からの出力サンプルＶＯt-1は、時間ｔでリリースされスケーリングされる。
【０１６０】
ステップ２４１６およびステップ２４１８では、２つの時間単位だけホールドされた出力信号ＶＯのインスタンスは、時間ｔでリリースされスケーリングされる。出力信号ＶＯのこのインスタンスは、ＶＯt-2と表される。
【０１６１】
ステップ２４２０では、時間ｔで、スケーリングされたＶＯt-1とスケーリングされたＶＯt-2が合計される。ＶＯt-1とＶＯt-2は、入力信号２５０４の周波数よりも低い周波数にあることに注意する必要がある。これは、（ステップ２４０６で説明したように）ＶＯt-1が周波数のダウンコンバージョンに関与したアンダーサンプリング動作から取得され、またＶＯt-2がＶＯt-1から取得されたという事実による。
【０１６２】
ステップ２４２０でも、スケーリングされたＶＯt-1とスケーリングされたＶＯt-2の合計は、入力信号ＶＩの周波数と実質的に等しい周波数にアップコンバート（ｕｐｃｏｎｖｅｒｔ）される。
【０１６３】
ステップ２４２２では、時間ｔで、入力信号のスケーリングされたインスタンスＶＩHFt-1は、スケーリングされたＶＯt-1とスケーリングされたＶＯt-2のアップコンバートした合計で合成される。その結果、高周波出力信号の現在のインスタンスＶＯHFtが生成される。
【０１６４】
ステップ２４２４では、時間ｔで、この高周波出力信号の現在のインスタンスＶＯHFtは、所望のさらに低い周波数（たとえば、ＩＦまたはベースバンド）にダウンコンバートされる。この結果は、低周波出力信号のインスタンスＶＯLFtである。この場合、ＬＦは「低周波」を表す。
３．３．３．２  構造的説明
図２５は、本発明の実施例によるＵＤＦモジュール２５０２のブロック図である。ＵＤＦモジュール２５０２には、周波数変換器１１０８に対応する部分と、入力フィルタ１１０６に対応する部分が含まれる。周波数変換器１１０８に対応するＵＤＦモジュール２５０２の部分も、入力フィルタ１１０６に対応するＵＤＦモジュール２５０２の部分の一部を形成することに注意が必要である。
【０１６５】
ＵＤＦモジュール２５０２は、フローチャート２４０２の動作ステップの実行に関する構造的な実施例である。しかし、本発明の適用範囲と精神には、フローチャート２４０２のステップの実行に関する他の構造的な実施例も含まれることを理解しておかなければならない。それらの他の構造的実施例に関する詳細は、ここに含まれる考察に基づいて、関連技術に熟練した人々にとって明らかであろう。
【０１６６】
ＵＤＦモジュール２５０２の動作は、この時点で、図２４のフローチャート２４０２に関連して詳細に説明される。
【０１６７】
ステップ２４０５では、時間ｔ−１以前に、高周波遅延モジュール２５０６は入力信号ＶＩのインスタンスを取り込む。たとえば、時間ｔ−１で、入力信号ＶＩのインスタンスは高周波遅延モジュール２５０６によって取り込まれる。入力信号のこのインスタンスは、ＶＩHFt-1と表される。
【０１６８】
ステップ２４０６では、時間ｔ−１で、ダウンコンバートおよび遅延モジュール２５１４は出力信号ＶＯHFの代表的な高周波をアンダーサンプルする。この高周波出力信号ＶＯHFは、入力信号ＶＩの周波数に実質的に等しい周波数にある。以下に詳細に論じるように、ダウンコンバートおよび遅延モジュール２５１４は、高周波出力信号ＶＯHFを、高周波出力信号ＶＯHFの周波数をＩＦまたはベースバンドのような所望のさらに低い周波数に変換する方法でアンダーサンプルする。したがって、出力サンプルＶＯt-1は、高周波出力信号ＶＯHFのダウンコンバートされたイメージのインスタンスを表す。
【０１６９】
ステップ２４０６でも、出力サンプルＶＯt-1は、ダウンコンバーティングおよび遅延モジュール２５１４によってホールドされる。
【０１７０】
ステップ２４０８では、時間ｔ−１で高周波遅延モジュール２５０６によってあらかじめ取り込まれた入力信号のインスタンスＶＩHFt-1は、時間ｔでリリースされる。
【０１７１】
ステップ２４１０では、時間ｔで、入力信号のインスタンスＶＩHFt-1は、フィルタ２５０８によって任意にフィルタリングされ、スケーリングモジュール２５１０によってスケーリングされる。
【０１７２】
ステップ２４１２では、時間ｔで、ステップ２４０６からの出力サンプルＶＯt-1はダウンコンバートおよび遅延モジュール２５１４によってリリースされる。
【０１７３】
ステップ２４１４では、時間ｔで、出力サンプルＶＯt-1はスケーリングモジュール２５１８によってスケーリングされる。
【０１７４】
低周波遅延モジュール２５１６は、ダウンコンバートおよび遅延モジュール２５１４に保存された出力サンプルのインスタンスＶＯt-2を、時間ｔ−１であらかじめ取り込んだ。ステップ２４１６では、時間ｔで、出力信号のこのインスタンスＶＯt-2は低周波遅延モジュール２５１６によってリリースされる。
【０１７５】
ステップ２４１８では、時間ｔで、出力信号のインスタンスＶＯt-2はスケーリングモジュール２５２０によってスケーリングされる。
【０１７６】
ステップ２４２０では、時間ｔで、加算器２５２２は出力信号のスケーリングされたサンプルＶＯt-1と出力信号のスケーリングされたインスタンスＶＯt-2を合計する。ＶＯt-1とＶＯt-2は、入力信号２５０４の周波数よりも低い周波数にあることを思い起こす必要がある。これは、（ステップ２４０６で説明したように）ＶＯt-1が周波数のダウンコンバージョンに関与したアンダーサンプリング動作から取得され、また（ステップ２４１６で説明したように）ＶＯt-2がＶＯt-1から取得されたという事実による。
【０１７７】
ステップ２４２０でも、スケーリングされたＶＯt-1とスケーリングされたＶＯt-2の合計は、アップコンバートモジュール２５２４によって、入力信号ＶＩの周波数と実質的に等しい周波数にアップコンバートされる。
【０１７８】
ステップ２４２２では、時間ｔで、入力信号のスケーリングされたインスタンスＶＩHFt-1は、出力信号のスケーリングされたサンプルＶＯt-1と出力信号のスケーリングされたインスタンスＶＯt-2のアップコンバートした合計で合成される。その結果は、高周波出力信号の現在のインスタンスＶＯHFtである。高周波出力信号のこのインスタンスＶＯHFtは、入力信号ＶＩの周波数と概ね等しい周波数にある。
【０１７９】
ステップ２４２４では、時間ｔで、ダウンコンバートモジュール２５２６は、高周波出力信号の現在のインスタンスＶＯHFtを、ＩＦまたはベースバンドのような所望のさらに低い周波数にダウンコンバートする。その結果は、低周波出力信号のインスタンスＶＯLFtである。
３．３．４  第４の実施例：有限インパルス応答（ＦＩＲ）フィルタリング
上記に説明したフィルタリング実施例は、概して無限インパルス応答（ＩＩＲ）フィルタとして特徴付けることができる。一般に、ＩＩＲフィルタでは、出力は入力と出力の関数である。
【０１８０】
有限インパルス応答（ＦＩＲ）フィルタも存在する。一般に、ＦＩＲフィルタでは、出力は入力のみの関数である。
【０１８１】
上記に説明したように、本発明の実施例によれば、出力信号は、入力信号および／または出力信号の現在および／または以前のサンプル／インスタンスから生成される。したがって、本発明はＩＩＲとＦＩＲフィルタを狙いとしている。
【０１８２】
この節では、本発明の実施例によるＦＩＲフィルタについてさらに詳細に検討する。
【０１８３】
最初に、図５４Ａに示される式１１について検討する。式１１は、一般的フィルタの伝達関数である。線形位相フィルタなどを含む様々なフィルタは、式１１のインスタンスおよび／または変形を使用して表すことができる。
【０１８４】
たとえば、式３の帯域フィルタの伝達関数例は、式１１から導き出すことができる。これは、図５４Ａの式１２−１４に示される。この場合、式１４は式３と同等である。
【０１８５】
ＩＩＲフィルタの伝達関数は、式１１から導き出すことができる。これは、たとえば、図５４Ｂの式１５と１６に示される。式１６は、ＩＩＲフィルタの伝達関数例を表す。
【０１８６】
図５５は、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュール５５０２を示す。ＵＤＦモジュール５５０２は、ＦＩＲフィルタの例であり、式１６のＩＩＲフィルタ伝達関数例に対応している。
【０１８７】
ＵＤＦモジュール５５０２には、ダウンコンバートおよび遅延モジュール５５０６を使用して具現化されることが好ましい周波数変換器５５０８が含まれる。ダウンコンバートおよび遅延モジュール５５０６は、入力信号５５０４を標本化する。以下にさらに説明するように、ダウンコンバートおよび遅延モジュール５５０６は、入力信号５５０４の周波数をＩＦまたはベースバンドのようなさらに低い周波数に変換するようにサンプリングを実行する（このサンプリング動作は、制御信号５５２２に従って実行される）。入力サンプルは、入力信号５５０４のダウンコンバートされたイメージのインスタンスを表す。したがって、ダウンコンバートおよび遅延モジュール５５０６は、入力信号５５０４を所望のさらに低い周波数にダウンコンバートする。本発明では周波数変換動作中に強化されるエネルギー伝達のようないくつかの利点が提供されるため、一部の実施例では、ダウンコンバートおよび遅延モジュール５５０６の動作は、時々「統合化して伝達する」と呼ばれる。本発明の周波数ダウンコンバージョンの実行方法に関して、以下にさらに詳細に説明する。加えて、本発明の周波数ダウンコンバージョンの実行方法は、上記で参照された出願中の米国アプリケーション「Ｍｅｔｈｏｄａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」においても詳細に説明される。
【０１８８】
さらに、ダウンコンバートおよび遅延モジュール５５０６は、しばらく入力サンプルをホールドする（遅延させる）。図５５の例では、ダウンコンバートおよび遅延モジュール５５０６は１つの時間単位（１サンプル期間など）にわたって入力サンプルを遅延させる。ただし、他の実施例では異なる量の遅延が達成される。
【０１８９】
式１７のＦＩＲフィルタリングの伝達関数から明白なように、フィルタリングを実行するには、入力信号を様々な時間単位だけホールドするかまたは遅延させることが必要である。先程説明したように、ダウンコンバートおよび遅延モジュール５５０６はこの遅延動作に関与する。したがって、ダウンコンバートおよび遅延モジュール５５０６は、周波数選択性動作１２０２と周波数変換動作１２０４の両方の実行に貢献する。事実上、ここに含まれる教示から明らかなように、周波数変換動作１２０４を実行するとき、ダウンコンバートおよび遅延モジュール５５０６は少なくとも周波数選択性動作１２０２の部分も実行しており、逆もまた同様である。そのため、本発明によると、周波数選択性動作１２０２の実行は周波数変換動作１２０４の実行と統合化される。このことは、フィルタ５５１０の一部である周波数変換器５５０８（ダウンコンバートおよび遅延モジュール５５０６から成る）を示す図５５においてさらに明白である。
【０１９０】
ＵＤＦモジュール例５５０２には、さらに遅延モジュール５５１２、スケーリングモジュール５５１４と５５１６、およびアナログ加算器５５１８も含まれる。そのようなエレメントの動作は、ここに含まれる教示に基づいて、関連技術に熟練した人々にとって明らかである。
【０１９１】
ＵＤＦモジュール例５５０２には、２つのタップのみが含まれる（タップは２つのポイント間の分岐である。この場合、入力信号とアナログ加算器５５１８間の分岐である）。他のＦＩＲ実施例には、２つ以上のタップが含まれる。たとえば、多くのＦＩＲ実施例には少なくとも１６のタップが含まれる。一部のＦＩＲ実施例では、１６よりもかなり多くのタップが含まれる（５０タップ、２５６タップなど、またはこれより多い）。ここでの教示に基づいて関連技術に熟練した人々にとって明らかなように、タップの数は、使用される伝達関数、および伝達関数の実装に望ましいとされる方法に依存する。
【０１９２】
ＦＩＲの実施例は、本発明によると線形位相によって実施することができる。
【０１９３】
ＦＩＲ伝達関数例は、図５４Ｃに式１９として示される。この伝達関数は、ここでは例示する目的でのみ提供され、範囲を限定するものではない。図５４Ｃの対応する式１８についても参照のこと。この伝達関数は、次の特徴を有する低域フィルタにとって代表的なものである。クロック（制御信号）の０．１７で３ｄｂ、およびクロックの０．５で少なくとも９ｄｂの阻止。図６２に、その他の特性について示す。
【０１９４】
図６１には、このＦＩＲ伝達関数に対応したＵＤＦモジュール例６１０２を示す。このＵＤＦモジュール６１０２は、式１８と１９のＦＩＲ伝達関数にマップする。このＵＤＦモジュールの構造および動作は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。本発明は、この実施例に限定されないことに注意が必要である。本発明の原理に従った伝達関数の他の実装は、ここに提示される教示に基づいて関連技術に熟練した人々にとって明らかである。
【０１９５】
式１９で提示されるＦＩＲ伝達関数は、例示する目的でのみ提供され、範囲を限定するものではないことに注意が必要である。他のフィルタ機能と特性を達成するための異なる伝達関数の設計と構造は、関連技術に熟練した人々にとって明らかであり、これらの異なる伝達関数は本発明の適用範囲内であり精神の範囲内でもある。ＵＤＦモジュールとしての伝達関数の実装は、ここに提示される教示に基づいて関連技術に熟練した人々にとって明らかであり、そのようなＵＤＦモジュールの実施例と実装は本発明の適用範囲内であり精神の範囲内でもある。
３．３．５  第５の実施例：移動平均フィルタ
上記で論じた実施例では、制御信号に関して、位相は時々異なることがあったが周波数は同じであった。これらの実施例では、すべての制御信号は同じ周波数になければならないという要件が回路設計と実装に課される（ただし、そのような要求は満たすことができる）。
【０１９６】
本発明は、制御信号が同じ周波数になくてもよいような実施例を狙いとしている。この要件を撤廃することによって、一般に、回路設計と実装は簡略化され、ハードウェアに関する要件は緩和される。
【０１９７】
図５６に、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュール例５６０２を示す。ここでは、制御信号ＣＳ１とＣＳ２は同じ周波数にない。
【０１９８】
ＵＤＦモジュール５６０２には、ダウンコンバートおよび遅延モジュール５６０８を使用して具現化されることが好ましい周波数変換器５６０６が含まれる。ダウンコンバートおよび遅延モジュール５６０８は、入力信号５６１２を標本化する。以下にさらに説明するように、ダウンコンバートおよび遅延モジュール５６０８は、入力信号５６１２の周波数をＩＦまたはベースバンドのようなさらに低い周波数に変換するようにサンプリングを実行する（このサンプリング動作は、制御信号ＣＳ１に従って実行される）。入力サンプルは、入力信号５６１２のダウンコンバートされたイメージのインスタンスを表す。したがって、ダウンコンバートおよび遅延モジュール５６０８は、入力信号５６１２を所望のさらに低い周波数にダウンコンバートする。本発明では周波数変換動作中に強化されるエネルギー伝達のようないくつかの利点が提供されるため、一部の実施例では、ダウンコンバートおよび遅延モジュール５６０８の動作は、時々「統合化して伝達する」と呼ばれる。本発明の周波数ダウンコンバージョンの実行方法に関して、以下にさらに詳細に説明する。加えて、本発明の周波数ダウンコンバージョンの実行方法は、上記で参照された出願中の米国アプリケーション「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」においても詳細に説明される。
【０１９９】
さらに、ダウンコンバートおよび遅延モジュール５６０８は、しばらく入力サンプルをホールドする（遅延させる）。図５６の例では、ダウンコンバートおよび遅延モジュール５６０８は１つの時間単位（１サンプル期間など）にわたって入力サンプルを遅延させる。ただし、他の実施例では異なる量の遅延が達成される。
【０２００】
ここで論じたフィルタリングの伝達関数から明白なように、フィルタリングを実行するには、入力信号５６１２を様々な時間単位だけホールドするかまたは遅延させることが必要である。先程説明したように、ダウンコンバートおよび遅延モジュール５６０８はこの遅延動作に関与する。したがって、ダウンコンバートおよび遅延モジュール５６０８は、周波数選択性動作１２０２と周波数変換動作１２０４の両方の実行に貢献する。事実上、ここに含まれる教示から明らかなように、周波数変換動作１２０４を実行するとき、ダウンコンバートおよび遅延モジュール５６０８は少なくとも周波数選択性動作１２０２の部分も実行しており、逆もまた同様である。そのため、本発明によると、周波数選択性動作１２０２の実行は周波数変換動作１２０４の実行と統合化される。このことは、フィルタ５６０４の一部である周波数変換器５６０８（ダウンコンバートおよび遅延モジュール５６０８から成る）を示す図５６においてさらに明白である。
【０２０１】
図５６の例では、ダウンコンバートおよび遅延モジュール５６０８は、スイッチ５６１６とコンデンサ５６１８を使用して具現化される。本発明は、ダウンコンバートおよび遅延モジュール５６０８の他の実施例についても狙いとしている。そのような他の実施例はここに説明される。加えて、それらの他の実施例は、上記で参照した他のアプリケーションにおいてのみならず、上記で参照した出願中の米国アプリケーション「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」においてもさらに詳細に説明される。
【０２０２】
上記のように、ＵＤＦモジュール例５６０２では、制御信号ＣＳ１とＣＳ２は同じ周波数にない。好ましくは、制御信号ＣＳ１の周波数ｆ1は、制御信号ＣＳ２の周波数ｆ2よりも高い。たとえば（ただしこれに限定されない）、図５７Ａの例に関しては、ｆ1のｆ2に対する比率は４であるため、ＣＳ２の１パルスに対してＣＳ１では４パルスとなる。この例は、例示する目的でのみ提供され、範囲を限定するものではない。本発明は、ここに提示される教示に基づいて関連技術に熟練した人々にとって明らかなように、ｆ1のｆ2に対する他の比率を含む。
【０２０３】
ＣＳ１の各パルスの間、スイッチ５６１６は閉じ、コンデンサ５６１８は入力信号５６１２の関数として充電する。言い換えれば、コンデンサ５６１８はＣＳ１のパルスの間充電する。コンデンサ５６１８は、電荷を蓄積するのに十分なほど大きい。この機能を達成するコンデンサのサイズ例に関する教示は、上記に参照したアプリケーションで提供される。
【０２０４】
コンデンサ５６１８は、ＣＳ２のパルス時にスイッチ５６２０が出力モジュール５６１０を閉じるときにのみ、放電を開始する。それ以降、図５７Ａの例では、ＣＳ２の１パルスに対してＣＳ１には４パルスあり、ＣＳ１の４パルスにわたって（または、言い換えれば、スイッチ５６１６によって得られた４サンプルにわたって）コンデンサ５６１８に電荷が蓄積された後、出力モジュール５６１０のスイッチ５６２０を通じて放電される。そのため、ｆ1＞ｆ2となって以降、コンデンサ５６１８は放電が開始する前にいくつかのサンプルから電荷を蓄積する。
【０２０５】
この電荷の蓄積は、入力信号５６１２について取得したサンプルを平均化するように動作する。そのような平均には、いくつかの利点がある。たとえば（ただしこれに限定されない）、平均化は、ノイズが平均されるときＳＮ比を増加させるように動作する。この利点は、ＣＳ１のパルスアパーチャが最適化されるとき強化される。
【０２０６】
さらに、本発明によって達成される平均はフィルタリング効果に貢献する。言い換えれば、ＵＤＦモジュール５６０２は、入力信号５６１２を濾波するように動作する。したがって、（図５６に例として表される）本発明のそのような実施例は、時として「移動平均フィルタ」と呼ばれる。
【０２０７】
出力モジュール５６１４は、フィルタの遮断周波数５７０４を確立するように動作する（たとえば、図５７Ｂを参照のこと）。
【０２０８】
実施例では、ｆ1のｆ2に対する比率は、コンデンサ５６１８（または、他のエネルギーストレージデバイス）が、出力モジュール５６１０でスイッチ５６２０が閉じて放電する前に十分に充電するのに足りる。ＣＳ１とＣＳ２の他の特性（ＣＳ１とＣＳ２が有するそれぞれのパルス幅またはアパーチャなど）、およびコンデンサ５６１８や抵抗器５６２２のような他のエレメントの特性とともにＣＳ１とＣＳ２の周波数を選択するとき、コンデンサ５６１８の所望の充電量、スイッチ５６２０が閉じたときのコンデンサ５６１８の所望の放電量、およびコンデンサ５６１８のタイミングについて考慮する。
３．３．６  第６の実施例：Ｎパスフィルタ
別のタイプのフィルタは、「Ｎパスフィルタ」と呼ばれる。Ｎパスフィルタには、適宜Ｎタップが含まれる。
【０２０９】
本発明は、Ｎパスフィルタを狙いとしている。図５８Ａは、本発明の実施例によるＮパスフィルタ例（ＵＤＦモジュール５８０２）を示す。
【０２１０】
この実施例によると、各タップには、周波数変換器５８０４が含まれることが好ましい。周波数変換器５８０４は、好ましくはダウンコンバートおよび遅延モジュール（ＤＤＭ）５８０６から成る。
【０２１１】
ダウンコンバートおよび遅延モジュール５６０８は、入力信号５８１４を標本化する。以下にさらに説明するように、ダウンコンバートおよび遅延モジュール５８０６は、入力信号５８１４の周波数をＩＦまたはベースバンドのようなさらに低い周波数に変換するようにサンプリングを実行する。入力サンプルは、入力信号５８１４のダウンコンバートされたイメージのインスタンスを表す。したがって、ダウンコンバートおよび遅延モジュール５８０６は、入力信号５８１４を所望のさらに低い周波数にダウンコンバートする。本発明では周波数変換動作中に強化されるエネルギー伝達のようないくつかの利点が提供されるため、一部の実施例では、ダウンコンバートおよび遅延モジュール５８０６の動作は、時々「統合化して伝達する」と呼ばれる。本発明の周波数ダウンコンバージョンの実行方法に関して、以下にさらに詳細に説明する。加えて、本発明の周波数ダウンコンバージョンの実行方法は、上記で参照された出願中の米国アプリケーション「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」においても詳細に説明される。
【０２１２】
さらに、ダウンコンバートおよび遅延モジュール５８０６は、しばらく入力サンプルをホールドする（遅延させる）。
【０２１３】
ここで論じたフィルタリングの伝達関数から明白なように、フィルタリングを実行するには、入力信号５８１４を様々な時間単位だけホールドするかまたは遅延させることが必要である。ちょうど説明したように、ダウンコンバートおよび遅延モジュール５８０６はこの遅延動作に関与する。したがって、ダウンコンバートおよび遅延モジュール５８０６は、周波数選択性動作１２０２と周波数変換動作１２０４の両方の実行に貢献する。事実上、ここに含まれる教示から明らかなように、周波数変換動作１２０４を実行するとき、ダウンコンバートおよび遅延モジュール５８０６は少なくとも周波数選択性動作１２０２の部分も実行しており、逆もまた同様である。そのため、本発明によると、周波数選択性動作１２０２の実行は周波数変換動作１２０４の実行と統合化される。このことは、フィルタ５８１２の一部である周波数変換器５８０４（ダウンコンバートおよび遅延モジュール５８０６から成る）を示す図５８Ａにおいてさらに明白である。
【０２１４】
図５８Ａの例では、ダウンコンバートおよび遅延モジュール５８０６は、スイッチとコンデンサを使用して具現化される。本発明は、ダウンコンバートおよび遅延モジュール５８０６の他の実施例についても狙いとしている。そのような他の実施例については、ここに説明される。加えて、それらの他の実施例は、上記で参照した他のアプリケーションにおいてのみならず、上記で参照した出願中の米国アプリケーション「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」においてもさらに詳細に説明される。スイッチとコンデンサの特性についても、これらのアプリケーションで論じられる。
【０２１５】
図５８Ａに例示した実施例では、制御信号は同じ周波数を有するが重なり合わない（ノンオーバラッピング）異なった位相を有する（あるいは、制御信号は、複数の重なり合わない位相を有する単一の制御信号としてとらえることができる）。図５８Ａでは、制御信号はφ1、φ2、…、φnとして表される。図５９Ａ〜５９Ｃに、制御信号の例を示す（この場合、ｎは３に等しい）。
【０２１６】
制御信号は重なり合わない（ノンオーバラッピング）位相を有するため、ダウンコンバートおよび遅延モジュール５８０６のスイッチが閉じる時間は異なる。言い換えれば、ダウンコンバートおよび遅延モジュール５８０６が入力信号５８１４を標本化する時間は異なる。したがって、入力信号５８１４の標本化は、タップ内のダウンコンバートおよび遅延モジュール５８０６を巡るまたは循環すると言うことができる。
【０２１７】
所与のダウンコンバートおよび遅延モジュール５８０６は、それ自体がそれぞれの制御信号のパルスを発したときに標本化して、その後サンプルをホールドする（すなわち、サンプルを遅延させる）。したがって、ダウンコンバートおよび遅延モジュール５８０６は、それ自体のそれぞれのサンプルを遅延させる。いつでも、制御信号の遅延は重なり合わない（ノンオーバラッピング）ため、１つのダウンコンバートおよび遅延モジュール５８０６Ａによってもたらされた遅延は、その他のダウンコンバートおよび遅延モジュール５８０６Ｂ、５８０６Ｃによってもたらされた遅延とは異なる。さらに、同じ理由で、所与のダウンコンバートおよび遅延モジュール５８０６によってもたらされる遅延は、様々な時間で異なる。
【０２１８】
その結果、フィルタの伝達関数に関する所与の係数に対応するタップは、しだいに変化する。たとえば、図５８ＡのＵＤＦ５８０２によって実装されたフィルタの伝達関数にはｚ-2係数が含まれると想定する。時間ｔnでは、この係数はダウンコンバートおよび遅延モジュール５８０６Ａによって提供される。時間ｔn+1では、この係数はダウンコンバートおよび遅延モジュール５８０６Ｂによって提供される。時間ｔn+2では、この係数はダウンコンバートおよび遅延モジュール５８０６Ｃによって提供される。時間ｔn+3では、この係数はダウンコンバートおよび遅延モジュール５８０６Ａによって提供される。以下同様に続く。したがって、遅延係数はタップを巡る(roll through)または循環する(rotate through)と言うことができる。
【０２１９】
例示した図５８ＡのＵＤＦモジュール５８０２の実施例には、追加のスイッチ５８０１が含まれる。一部の実施例では、これらのスイッチは、ＤＤＭ５８０６の一部またはＤＤＭ５８０６の外付けであると考えることができる。これらのスイッチ５８０１は、信号がブリード(bleed)するのを防ぐ。これらのスイッチは、重なり合わない（ノンオーバラッピング）位相のクロック信号によってクロッキングされる。好ましくは、所与のスイッチ５８０１のクロッキングは、本発明によって他の位相関係が思い描かれるが、対応するＤＤＭ５８０６のスイッチから１位相遅延される。いつでも、出力信号５８１６は、スイッチ５８０１の動作を通して１つのＤＤＭ５８０６のみと結合される。
【０２２０】
本発明によると、ＮパスフィルタはＩＩＲフィルタまたはＦＩＲフィルタであってもよい。図５８Ａに、本発明に従ったＦＩＲフィルタ例を示す。図５８Ｂに、本発明に従ったＩＩＲフィルタ例を示す。
３．３．７  第７の実施例：受動フィルタ
本発明は、受動フィルタについても狙いとしている。一般に、受動フィルタは、任意のバッファ増幅器など任意の増幅器を含まないフィルタである。
【０２２１】
図６０に、本発明の実施例による受動フィルタ（ＵＤＦモジュール６００２）の例を示す。図６０の例はＩＩＲフィルタを表すが、本発明はこの例に限定されない。ＵＤＦモジュール６００２には、ダウンコンバートおよび遅延モジュール（ＤＤＭ）６０１０から成る周波数変換器６００８が含まれることが好ましい。
【０２２２】
ダウンコンバートおよび遅延モジュール６０１０は、入力信号６００６を標本化する。以下にさらに説明するように、ダウンコンバートおよび遅延モジュール６０１０は、入力信号６００６の周波数をＩＦまたはベースバンドのようなさらに低い周波数に変換するようにサンプリングを実行する。入力サンプルは、入力信号６００６のダウンコンバートされたイメージのインスタンスを表す。したがって、ダウンコンバートおよび遅延モジュール６０１０は、入力信号６００６を所望のさらに低い周波数にダウンコンバートする。本発明では周波数変換動作中に強化されるエネルギー伝達のようないくつかの利点が提供されるため、一部の実施例では、ダウンコンバートおよび遅延モジュール６０１０の動作は、時々「統合化して伝達する」と呼ばれる。本発明の周波数ダウンコンバージョンの実行方法に関して、以下にさらに詳細に説明する。加えて、本発明の周波数ダウンコンバージョンの実行方法は、上記で参照された他のアプリケーションにおいてのみならず、上記で参照された出願中の米国アプリケーション「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」においても詳細に説明される。
【０２２３】
さらに、ダウンコンバートおよび遅延モジュール６０１０は、しばらく入力サンプルをホールドする（遅延させる）。
【０２２４】
ここで論じたフィルタリングの伝達関数から明白なように、フィルタリングを実行するには、入力信号６００６を様々な時間単位だけホールドするかまたは遅延させることが必要である。ちょうど説明したように、ダウンコンバートおよび遅延モジュール６０１０はこの遅延動作に関与する。したがって、ダウンコンバートおよび遅延モジュール６０１０は、周波数選択性動作１２０２と周波数変換動作１２０４の両方の実行に貢献する。事実上、ここに含まれる教示から明らかなように、周波数変換動作１２０４を実行するとき、ダウンコンバートおよび遅延モジュール６０１０は少なくとも周波数選択性動作１２０２の部分も実行しており、逆もまた同様である。そのため、本発明によると、周波数選択性動作１２０２の実行は周波数変換動作１２０４の実行と統合化される。このことは、フィルタ６００４の一部である周波数変換器６００８（ダウンコンバートおよび遅延モジュール６０１０から成る）を示す図６０においてさらに明白である。
【０２２５】
図６０の例では、ダウンコンバートおよび遅延モジュール６０１０は、スイッチとコンデンサを使用して具現化される。本発明は、ダウンコンバートおよび遅延モジュール６０１０の他の実施例についても狙いとしている。そのような他の実施例については、ここに説明される。加えて、それらの他の実施例は、上記で参照した他のアプリケーションにおいてのみならず、上記で参照した出願中の米国アプリケーション「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」においてもさらに詳細に説明される。
【０２２６】
図６０の例には、３つの追加の遅延モジュール６０１２、６０１４、６０１６が含まれるが、本発明はこの実施例に限定されない。異なる実施例には、３つを超えるまたは３つ未満の追加の遅延モジュールが含まれる。正しく評価されるように、使用される遅延モジュールの数は、望まれるフィルタ特性、使用される伝達関数、およびそれらの実装に依存する。
【０２２７】
ＵＤＦモジュール６００２で利用される制御信号は、同じ周波数にあることが好ましいが、重なり合わない（ノンオーバラッピング）位相を有することに注意が必要である。重なり合わない（ノンオーバラッピング）パルスは、信号がブリードしないようにする。
【０２２８】
図６０では示されていないが、サンプルおよび遅延サンプルには重みを加えることができる（実施例では、重みは静的にまたは動的に変更することができる）。その結果、サンプルは異なったタイプのフィルタとフィルタリング特性を得ることができ、さらにサンプルの増幅を達成することができる。
３．３．８  その他の実施例：
上記に説明された実施例は、例示する目的で提供される。これらの実施例は、本発明を限定するようには意図されていない。ここで説明される実施例とわずかにまたは実質的に異なる代替の実施例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。そのような実施例の１つは、たとえば図６３で示される。そのような代替の実施例には、上記で利用された伝達関数とは異なる伝達関数に従ってフィルタリング機能が実行されるというＵＤＦモジュールの実施例が含まれる（ただし、これらに限定されない）。さらに、そのような代替の実施例には、周波数選択性動作が高域フィルタリングやノッチフィルタリングなどの（ただし、これらに限定されない）上記で論じられていないタイプのフィルタリングから成るというＵＤＦモジュールの実施例が含まれる（ただし、これらに限定されない）。そのような代替の実施例は、本発明の適用範囲内であり精神の範囲内でもある。
３．４  具体例
この節（およびその小区分）では、上記に説明した方法、構造、および／または実施例に関する模範的な動作上および／または構造上の実装を提示する。これらの実装は、ここでは例示する目的で提示されるのであり、範囲を限定することは目的ではない。本発明は、ここに説明される特定の具体例には制限されない。代替の実装（ここで説明する実装の同等物、拡張、変化、逸脱などを含む）は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。そのような代替の実装は、本発明の適用範囲内であり精神の範囲内でもある。
３．４．１  統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールの具体例
図２６は、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュール２６２２の具体例を示す。ＵＤＦモジュール２６２２は、周波数変換動作１２０４と周波数選択性動作１２０２を、上記に説明したようにおよびさらに以下に説明されるように、統合化され統一化された方法で実行する。
【０２２９】
図２６の例では、ＵＤＦモジュール２６２２によって実行される周波数選択性動作１２０２は、帯域フィルタリング動作から成る。上記のように、式３は帯域フィルタリング伝達関数の代表例である。便宜を図るために、式３を以下に再度提示する。上記に示したように、式３は、ここでは例示する目的でのみ説明され、範囲を限定するものではない。
【０２３０】
ＶＯ＝α1ｚ-1ＶＩ−β1ｚ-1ＶＯ−β0ｚ-2ＶＯ            式３
図２６の例では、ＵＤＦモジュール２６２２は、式３の帯域フィルタリング伝達関数例に従って帯域フィルタリングを実行する。
【０２３１】
ＵＤＦモジュール２６２２には、ダウンコンバートおよび遅延モジュール２６２４、第１遅延モジュール２６２８および第２遅延モジュール２６３０、第１スケーリングモジュール２６３２および第２スケーリングモジュール２６３４、出力サンプルおよびホールドモジュール２６３６、ならびに（オプションの）出力平滑化モジュール２６３８が含まれる。ＵＤＦモジュールの他の実施例では、これらの構成要素のコンフィギュレーションが異なることや、および／または使用されるのがこれらの構成要素の部分集合であったり、および／または追加の構成要素が使用されることがある。たとえば（ただしこれに限定されない）、図２６に示されるコンフィギュレーションでは、出力平滑化モジュール２６３８はオプションである。ＵＤＦモジュールの代替の実施例は、ここに含まれる考察に基づいて、関連技術に熟練した人々にとって明らかである。
【０２３２】
以下にさらに説明されるように、図２６の例では、ダウンコンバートおよび遅延モジュール２６２４、第１遅延モジュール２６２８および第２遅延モジュール２６３０には、φ1とφ2の二相を有するクロックによって制御されるスイッチが含まれる。φ1とφ2は同じ周波数を有することが好ましいが、重なり合わない（ノンオーバラッピング）（あるいは、これらの特性を有する２つのクロック信号など、複数を使用することができる）。ここに使用されるように、用語「重なり合わない（ノンオーバラッピング）」は、いずれかの所与の時間において１つの信号のみがアクティブである複数の信号として定義される。一部の実施例では、信号はそれらがＨＩＧＨであるときに「アクティブ」である。他の実施例では、信号はそれらがＬＯＷであるときにアクティブである。たとえば、図３３Ａおよび３３Ｂを参照のこと。
【０２３３】
好ましくは、これらのスイッチの各々は、φ1またはφ2の立ち上がり端で閉じ、φ1またはφ2の次に対応する立ち下がり端で開く。しかし、本発明はこれらの例に限定されない。関連技術に熟練した人々にとって明らかなように、クロックに関する他の慣行もスイッチの制御を目的に使用することができる。
【０２３４】
図２６の例では、α1は１に等しいと想定される。そのため、ダウンコンバートおよび遅延モジュール２６２４の出力はスケーリングされない。しかし、上記に説明された実施例から明らかなように、本発明はこの例に限定されない。
【０２３５】
図２７Ａと２７Ｂに、ＵＤＦモジュール例２６２２のフィルタ特性を示す。ＵＤＦモジュール例２６２２は、９００．２ＭＨｚのフィルタ中心周波数と５７０ＫＨｚのフィルタ帯域幅を有する。ＵＤＦモジュール２６２２の通過帯域は、８９９．９１５ＭＨｚから９００．４８５ＭＨｚである。ＵＤＦモジュール２６２２のＱファクタは、約１５７９（すなわち、９００．２ＭＨｚを５７０ＫＨｚで除算した値）である。
【０２３６】
図２８Ａ〜２８Ｅに、入力信号ＶＩの周波数が９００．２ＭＨｚであり、制御信号またはサンプル信号の周波数が１６ＭＨｚであるという例による、ＵＤＦモジュール２６２２のノードに存在する例波形を示す。図２８Ｆは、図２８Ａ〜２８Ｅの例に対応するＶＩを示す。入力信号ＶＩ（すなわち、９００．２ＭＨｚ）の周波数はＵＤＦモジュール例２６２２の通過帯域の範囲内にあるため、図２８Ａ〜２８Ｆはインバンド（ｉｎ−ｂａｎｄ）の例を表す。そういうものとして、ＵＤＦモジュール２６２２は、図２７Ｂの周波数応答によって予測されるように、入力信号を約５の係数で増幅する。
【０２３７】
図２９Ａ〜２９Ｅに、入力信号ＶＩの周波数が８９７ＭＨｚであり制御信号またはサンプリング信号の周波数が１６ＭＨｚである、ＵＤＦモジュール２６２２に存在する別の一連の波形例を示す。図２９Ｆは、図２９Ａ〜２９Ｅの例に対応するＶＩを示す。入力信号ＶＩ（すなわち、８９７ＭＨｚ）の周波数はＵＤＦモジュール例２６２２の通過帯域の範囲内にないため、図２９Ａ〜２９Ｆはアウトオブバンド（ｏｕｔ−ｏｆ−ｂａｎｄ）の例を表す。そういうものとして、ＵＤＦモジュール２６２２は、図２７Ｂの周波数応答によって予測されるように入力信号を約０．５７の係数で減衰する。
【０２３８】
ＵＤＦモジュール２６２２の動作は、この時点で、いくつかの連続して増加する時間間隔でＵＤＦモジュール２６２２内のノードにおける値の例を示す、表１５０２（図１５）に関して説明される。表１５０２では、ＵＤＦモジュール２６２２は時間ｔ−１で動作を開始すると想定される。下記に示されるように、ＵＤＦモジュール２６２２は、動作が開始した後いくつかの時間単位で定常状態に達する。所与のＵＤＦモジュールにとって必要な定常状態に達するための時間単位数は、ＵＤＦモジュールのコンフィギュレーションに依存し、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
【０２３９】
時間ｔ−１におけるφ1の立ち上がり端では、ダウンコンバートおよび遅延モジュール２６２４のスイッチ２６５０は閉じる。これによって、コンデンサ２６５２は入力信号の現在の値まで充電が可能となり（ＶＩt-1）、その結果ノード２６０２はＶＩt-1となる。これは、図１５のセル１５０４によって示される。事実上、ダウンコンバートおよび遅延モジュール２６２４におけるスイッチ２６５０とコンデンサ２６５２の組み合わせは、入力信号ＶＩの周波数をＩＦまたはベースバンドのような所望のさらに低い周波数に変換するように動作する。したがって、コンデンサ２６５２に保存された値は、入力信号ＶＩのダウンコンバートされたイメージのインスタンスを表す。以下に、ダウンコンバートおよび遅延モジュール２６２４のこの動作についてさらに詳細に説明する。
【０２４０】
時間ｔ−ｌのφ1の立ち上がり端でも、第１遅延モジュール２６２８のスイッチ２６５８は閉じ、コンデンサ２６６０はＶＯt-1まで充電することが可能となる。その結果、ノード２６０６はＶＯt-1となる。これは、表１５０２のセル１５０６によって示される。（実際には、ＶＯt-1はこの箇所では未定義である。しかし、容易に理解できるように、ＶＯt-1は引き続き説明の目的で使用される。）
時間ｔ−１におけるφ1の立ち上がり端でも、第２遅延モジュール２６３０のスイッチ２６６６は閉じ、コンデンサ２６６８はコンデンサ２６６４で保存された値まで充電することが可能となる。しかし、この時点では、コンデンサ２６６４の値は未定義であるため、コンデンサ２６６８の値も未定義である。これは、表１５０２のセル１５０７によって示される。
【０２４１】
時間ｔ−１におけるφ2の立ち上がり端で、ダウンコンバートおよび遅延モジュール２６２４のスイッチ２６５４は閉じ、コンデンサ２６５６はコンデンサ２６５２のレベルまで充電することが可能となる。したがって、コンデンサ２６５６はＶＩt-1まで充電されるため、ノード２６０４はＶＩt-1となる。これは、表１５０２のセル１５１０によって示される。
【０２４２】
ＵＤＦモジュール２６２２は、コンデンサ２６５２と２６５６の間に統一利得モジュール２６９０Ａを任意に含むことがある。統一利得モジュール２６９０Ａは、コンデンサ２６５２からの電荷を漏らさずにコンデンサ２６５６の充電を可能にするための電流源として動作する。同様の理由で、ＵＤＦモジュール２６２２には、他の統一利得モジュール２６９０Ｂ〜２６９０Ｇが含まれることがある。本発明の多くの実施例とアプリケーションに関して、これらの統一利得モジュール２６９０Ａ−２６９０Ｇはオプションであると理解しなければならない。統一利得モジュール２６９０の構造と動作は、関連技術に熟練した人々にとって明らかである。
【０２４３】
時間ｔ−１におけるφ2の立ち上がり端でも、第１遅延モジュール２６２８のスイッチ２６６２は閉じ、コンデンサ２６６４はコンデンサ２６６０のレベルまで充電することが可能となる。したがって、コンデンサ２６６４はＶＯt-1まで充電されるため、ノード２６０８はＶＯt-1となる。これは、表１５０２のセル１５１４によって示される。
【０２４４】
時間ｔ−１におけるφ2の立ち上がり端でも、第２遅延モジュール２６３０のスイッチ２６７０は閉じ、コンデンサ２６７２はコンデンサ２６６８で保存された値まで充電することが可能となる。しかし、この時点では、コンデンサ２６６８の値は未定義であるため、コンデンサ２６７２の値も未定義である。これは、表１５０２のセル１５１５によって示される。
【０２４５】
時間ｔでのφ1の立ち上がり端では、ダウンコンバートおよび遅延モジュール２６２４のスイッチ２６５０は閉じる。これによってコンデンサ２６５２はＶＩtまで充電されるため、ノード２６０２はＶＩtとなる。これは、表１５０２のセル１５１６によって示される。
【０２４６】
時間ｔにおけるφ1の立ち上がり端でも、第１遅延モジュール２６２８のスイッチ２６５８は閉じ、それによってコンデンサ２６６０はＶＯtまで充電することが可能となる。したがって、ノード２６０６はＶＯtとなる。これは、表１５０２のセル１５２０によって示される。
【０２４７】
さらに時間ｔにおけるφ1の立ち上がり端でも、第２遅延モジュール２６３０のスイッチ２６６６は閉じ、コンデンサ２６６８はコンデンサ２６６４のレベルまで充電することが可能となる。したがって、コンデンサ２６６８はＶＯt-1まで充電されるため、ノード２６１０はＶＯt-1となる。これは、表１５０２のセル１５２４によって示される。
【０２４８】
時間ｔにおけるφ2の立ち上がり端で、ダウンコンバートおよび遅延モジュール２６２４のスイッチ２６５４は閉じ、コンデンサ２６５６はコンデンサ２６５２のレベルまで充電することが可能となる。したがって、コンデンサ２６５６はＶＩtまで充電されるため、ノード２６０４はＶＩtとなる。これは、表１５０２のセル１５２８によって示される。
【０２４９】
時間ｔにおけるφ2の立ち上がり端でも、第１遅延モジュール２６２８のスイッチ２６６２は閉じ、コンデンサ２６６４はコンデンサ２６６０のレベルまで充電することが可能となる。したがって、コンデンサ２６６４はＶＯtまで充電されるため、ノード２６０８はＶＯtとなる。これは、表１５０２のセル１５３２によって示される。
【０２５０】
さらに時間ｔにおけるφ2の立ち上がり端でも、第２遅延モジュール２６３０のスイッチ２６７０は閉じ、第２遅延モジュール２６３０のコンデンサ２６７２は第２遅延モジュール２６３０のコンデンサ２６６８のレベルまで充電することが可能となる。したがって、コンデンサ２６７２はＶＯt-1まで充電されるため、ノード２６１２はＶＯt-1となる。これは、図１５のセル１５３６によって示される。
【０２５１】
時間ｔ＋１におけるφ1の立ち上がり端で、ダウンコンバートおよび遅延モジュール２６２４のスイッチ２６５０は閉じ、コンデンサ２６５２はＶＩt+1まで充電することが可能となる。したがって、表１５０２のセル１５３８によって示されるように、ノード２６０２はＶＩt+1となる。
【０２５２】
時間ｔ＋１におけるφ1の立ち上がり端でも、第１遅延モジュール２６２８のスイッチ２６５８は閉じ、コンデンサ２６６０はＶＯt+1まで充電することが可能となる。したがって、表１５０２のセル１５４２によって示されるように、ノード２６０２はＶＯt+1となる。
【０２５３】
さらに時間ｔ＋１におけるφ1の立ち上がり端でも、第２遅延モジュール２６３０のスイッチ２６６６は閉じ、コンデンサ２６６８はコンデンサ２６６４のレベルまで充電することが可能となる。したがって、表１５０２のセル１５４６によって示されるように、コンデンサ２６６８はＶＯtまで充電する。
【０２５４】
図２６の例では、第１スケーリングモジュール２６３２はノード２６０８における値（すなわち、第１遅延モジュール２６２８の出力）を−０．１のスケーリングファクタ(scaling factor)によってスケーリングする。したがって、時間ｔ＋１でのノード２６１４に存在する値は、−０．１＊ＶＯtである。同様に、第２スケーリングモジュール２６３４はノード２６１２に存在する値（すなわち、第２遅延モジュール２６３０の出力）を−０．８のスケーリングファクタによってスケーリングする。したがって、時間ｔ＋１でのノード２６１６に存在する値は、−０．８＊ＶＯt-1である。
【０２５５】
時間ｔ＋１では、アナログ加算器２６２６の入力の値は、ノード２６０４ではＶＩt、ノード２６１４では−０．１＊ＶＯt、およびノード２６１６では−０．８＊ＶＯt-1となる（図２６の例では、ノード２６１４と２６１６における値は、第２アナログ加算器２６２５によって合計され、この合計はアナログ加算器２６２６に渡される）。したがって、時間ｔ＋１では、アナログ加算器はＶＩt−０．１＊ＶＯt−０．８＊ＶＯt-1に等しい信号を生成する。
【０２５６】
時間ｔ＋１におけるφ1の立ち上がり端でも、出力サンプルおよびホールドモジュール２６３６のスイッチ２６９１は閉じ、それによってコンデンサ２６９２はＶＯt+1まで充電することが可能となる。したがって、コンデンサ２６９２は、加算器２６２６によって生成された合計と等しいＶＯt+1まで充電する。ちょうど述べたように、この値はＶＩt−０．１＊ＶＯt−０．８＊ＶＯt-1と等しい。これは、表１５０２のセル１５５０によって示される。この値は、出力平滑化モジュール２６３８に渡される。出力平滑化モジュール２６３８は、信号を平滑化することによって出力信号のインスタンスＶＯt+1を生成する。検査から、ＶＯt+1のこの値が式３のバンドパスフィルタの伝達関数と一致していることは明らかである。
３．４．２  ＵＤＦモジュールの構成要素の具体例
以下の節では、本発明の実施例によるＵＤＦモジュールの構成要素の具体例について説明する。これらの具体例は、例示する目的でのみ提供されるのであり、範囲を限定することは目的ではない。
３．４．２．１  ダウンコンバートおよび遅延モジュール
例示する目的でのみ図１７を参照すると、ダウンコンバートおよび遅延モジュール１７０８は周波数変換動作を実行する。実施例では、ダウンコンバートおよび遅延モジュール１７０８は、入力アンダーサンプルがダウンコンバート済み信号を形成するように入力信号ＶＩをアンダーサンプルする。具体例では、ダウンコンバート済み信号は、入力信号ＶＩを中間周波数（ＩＦ）で表現したものである。別の具体例では、ダウンコンバート済み信号は復調されたベースバンド信号である。本発明は、これらの具体例に限定されない。
【０２５７】
さらに、周波数変換動作の実行に加えて、ダウンコンバートおよび遅延モジュール１７０８は、周波数選択性（フィルタリング）動作のための入力サンプルを遅延させる。したがって、ダウンコンバートおよび遅延モジュール１７０８は、周波数変換動作と周波数選択性動作の両方に貢献する。
【０２５８】
以下に、ダウンコンバートおよび遅延モジュールについてさらに詳細に説明する。
３．４．２．１．１  汎用周波数ダウンコンバージョン（ＵＦＤ）モジュール
図２６では、ダウンコンバート遅延モジュール２６２４は、図１７の１７０８、図１９の１９０８、図２３の２３０８、および図２５の２５１４などここに説明されるダウンコンバートおよび遅延モジュールの具体例を表す。ダウンコンバートおよび遅延モジュール２６２４は、好ましくはスイッチ２６５０とコンデンサ２６５２を含む。スイッチ２６５０とコンデンサ２６５２は、入力信号ＶＩをダウンコンバートするように動作する。この節では、本発明のこの局面について説明する。特に、以下の考察では、汎用周波数変換（ＵＦＴ）モジュールを使用したダウンコンバーティングについて説明する。
【０２５９】
図５３Ａは、ＥＭ入力信号５３０４をダウンコンバートする汎用周波数変換（ＵＦＴ）モジュール５３０２を使用した、ダウンコンバージョンのためのエイリアシングモジュール５３００（この文脈では、汎用周波数ダウンコンバージョンモジュールとも呼ばれる）を示す。特定の実施例では、エイリアシングモジュール５３００にはスイッチ５３０８とコンデンサ５３１０が含まれる。回路構成要素の電子調整には柔軟性がある。すなわち、１つの実装では、スイッチ５３０８は入力信号５３０４と直列になっており、コンデンサ５３１０は接地に分流されている（ただし、差動モードのようなコンフィギュレーションでの接地以外であってもよい）。第２の実装では（図５３Ａ−１）、コンデンサ５３１０は入力信号５３０４と直列になっており、スイッチ５３０８は接地に分流されている（ただし、差動モードのようなコンフィギュレーションでの接地以外であってもよい）。ＵＦＴモジュール５３０２を備えたエイリアシングモジュール５３００は、ＥＭ入力信号５３０４の周波数をかなり下回るエイリアシング周波数を使用して、容易に仕立てることができ多様な電磁信号をダウンコンバートすることができる。
【０２６０】
１つの実装では、エイリアシングモジュール５３００は、入力信号５３０４を中間周波数（ＩＦ）信号にダウンコンバートする。別の実装では、エイリアシングモジュール５３００は、入力信号５３０４を復調済みのベースバンド信号にダウンコンバートする。さらに別の実装では、入力信号５３０４は周波数変調された信号（ＦＭ）であり、エイリアシングモジュール５３００はそれを位相変調された（ＰＭ）信号または振幅変調された（ＡＭ）信号などの非ＦＭ信号にダウンコンバートする。下記に、上記の実装のそれぞれについて説明する。
【０２６１】
実施例では、制御信号５３０６（図２６のスイッチ２６５０を制御する制御信号φ1の例である）には、入力信号５３０４の周波数に等しいか以下である、または入力信号５３０４の周波数の２倍であるエイリアシング速度で繰り返すパルス列が含まれる。この実施例では、制御信号５３０６は、入力信号５３０４の周波数に対するナイキスト周波数を下回るため、ここではエイリアシング信号と呼ばれる。好ましくは、制御信号５３０６の周波数は入力信号５３０４をはるかに下回る。
【０２６２】
図５３Ｄのパルス列５３１８は、入力信号５３０４を制御信号５３０６によってエイリアスして、ダウンコンバート出力信号５３１２を生成するようにスイッチ５３０８を制御する。実施例に関してさらに具体的に説明すると、スイッチ５３０８は、図５３Ｄにある各パルス５３２０の最初の端で閉じ、各パルスの２番目の端で開く。スイッチ５３０８が閉じると、入力信号５３０４はコンデンサ５３１０と結合され、電荷は入力信号からコンデンサ５３１０に伝達される。連続したパルスの間に保存される電荷は、ダウンコンバート出力信号５３１２を形成する。
【０２６３】
図５３Ｂ〜５３Ｆに模範的な波形を示す。
【０２６４】
図５３Ｂは、入力信号５３０４の例である振幅変調された（ＡＭ）アナログ搬送信号５３１４を示す。例示する目的として、図５３Ｃでは、アナログＡＭ搬送信号部分５３１６はアナログＡＭ搬送信号５３１４の部分を拡張された時間スケールで示す。アナログＡＭ搬送信号部分５３１６は、時間ｔ0から時間ｔ1までのアナログＡＭ搬送信号５３１４を示す。
【０２６５】
図５３Ｄは、制御信号５３０６の例である模範的なエイリアシング信号５３１８を示す。エイリアシング信号５３１８は、アナログＡＭ搬送信号部分５３１６とほぼ同じ時間スケールにある。図５３Ｄに示される例では、エイリアシング信号５３１８には、０に向かう傾向のある無視できるアパーチャを有するパルス列５３２０が含まれる（本発明は、以下に論じるこの実施例に限定されない）。パルスアパーチャは、技術に熟練した人々によって理解されるように、パルス幅とも呼ばれる。パルス５３２０は、エイリアシング速度で、またはエイリアシング信号５３１８のパルス繰り返しレートで繰り返す。エイリアシング速度は、以下に説明するように求められる。
【０２６６】
上記のように、パルス列５３２０（すなわち、制御信号５３０６）は、アナログＡＭ搬送信号５３１６（すなわち、入力信号５３０４）をエイリアシング信号５３１８のエイリアシング速度でエイリアスするようにスイッチ５３０８を制御する。具体的には、この実施例では、スイッチ５３０８は各パルスの最初の端で閉じ、各パルスの２番目の端で開く。スイッチ５３０８が閉じると、入力信号５３０４はコンデンサ５３１０と結合され、電荷は入力信号５３０４からコンデンサ５３１０に伝達される。パルスの間に伝達される電荷は、ここではアンダーサンプルと呼ばれる。模範的なアンダーサンプル５３２２は、ダウンコンバート済み信号部分５３２４（図５３Ｅ）を形成する。このダウンコンバート済み信号部分５３２４は、アナログＡＭ搬送信号部分５３１６（図５３Ｃ）とパルス列５３２０（図５３Ｄ）に対応する。ＡＭ搬送信号５３１４の連続したアンダーサンプルの間に保存される電荷は、ダウンコンバート済み出力信号５３１２（図５３Ａ）の例であるダウンコンバート済み信号５３２４（図５３Ｅ）を形成する。図５３Ｆでは、復調済みベースバンド信号５３２６は、圧縮された時間スケールでのフィルタリング後の復調済みベースバンド信号５３２４を表す。例示されるように、ダウンコンバート済み信号５３２６はＡＭ搬送信号５３１４と実質的に同じ「振幅包絡線」を有する。したがって、図５３Ｂ−５３ＦはＡＭ搬送信号５３１４のダウンコンバージョンを示す。
【０２６７】
図５３Ｂ〜５３Ｆに示される波形は、ここでは例示する目的でのみ論じられるのであり、限定する目的はない。
【０２６８】
上記に示されるように、制御信号５３０６のエイリアシング速度によって、入力信号５３０４がＩＦ信号にダウンコンバートされるかどうか、復調済みベースバンド信号にダウンコンバートされるかどうか、またはＦＭ信号からＰＭ信号もしくはＡＭ信号にダウンコンバートされるかどうかが決まる。一般に、入力信号５３０４と、制御信号５３０６のエイリアシング速度と、およびダウンコンバート済み出力信号５３１２との間の関係は以下のように示される。
【０２６９】
（入力信号５３０４の周波数）＝ｎ＊（制御信号５３０６の周波数）±（ダウンコンバート済み出力信号５３１２の周波数）
ここに掲載される例に関しては、「＋」条件のみが論じられる。ｎの値は、入力信号５３０４の高調波または低調波を表す（例えば、ｎ＝０．５、１、２、３、．．．）。
【０２７０】
制御信号５３０６のエイリアシング速度が入力信号５３０４の周波数からのオフセットまたはそれの高調波もしくは低調波からのオフセットであるとき、入力信号５３０４はＩＦ信号にダウンコンバートされる。この理由は、アンダーサンプリングパルスが、入力信号５３０４のその次のサイクルにおける異なる位相で生じるためである。その結果、アンダーサンプルはさらに低い周波数振動パターンを形成する。入力信号５３０４に、振幅、周波数、位相などまたはそれらの任意の組み合わせのような、さらに低い周波数変化が含まれる場合、対応付けられたアンダーサンプルの間に保存される電荷は、さらに低い周波数変化を反映する。その結果、ダウンコンバート済みＩＦ信号上でも同様の変化が生じる。たとえば、９０１ＭＨｚの入力信号を１ＭＨｚのＩＦ信号にダウンコンバートするには、制御信号５３０６の周波数は以下のとおり計算される。
【０２７１】
（入力信号の周波数Freqinput−ＩＦ信号の周波数FreqIF）／ｎ＝制御信号の周波数Freqcontrol
（９０１ＭＨｚ−１ＭＨｚ）／ｎ＝９００／ｎ
ｎ＝０．５、１、２、３、４などに関しては、制御信号５３０６の周波数は１．８ＧＨｚ、９００ＭＨｚ、４５０ＭＨｚ、３００ＭＨｚ、２２５ＭＨｚなどと実質的に等しい。
【０２７２】
あるいは、制御信号５３０６のエイリアシング速度が入力信号５３０４の周波数に実質的に等しいとき、またはそれの高調波もしくは低調波に実質的に等しいとき、入力信号５３０４は復調済みベースバンド信号に直接ダウンコンバートされる。この理由は、変調なしでは、アンダーサンプリングパルスは入力信号５３０４のその次のサイクルにおける実質的に同じ箇所で生じるためである。その結果、アンダーサンプルは一定の出力ベースバンド信号を形成する。入力信号５３０４に、振幅、周波数、位相などまたはそれらの任意の組み合わせのようなさらに低い周波数変化が含まれる場合、対応付けられたアンダーサンプルの間に保存される電荷は、さらに低い周波数変化を反映する。その結果、復調済みベースバンド信号上でも同様の変化が生じる。たとえば、９００ＭＨｚの入力信号を復調済みベースバンド信号（たとえば、ゼロＩＦ）に直接ダウンコンバートするには、制御信号５３０６の周波数は以下のとおり計算される。
【０２７３】
（入力信号の周波数Freqinput−ＩＦ信号の周波数FreqIF）／ｎ＝制御信号の周波数Freqcontrol
（９００ＭＨｚ−０ＭＨｚ）／ｎ＝９００ＭＨｚ／ｎ
ｎ＝０．５、１、２、３、４などに関しては、制御信号５３０６の周波数は１．８ＧＨｚ、９００ＭＨｚ、４５０ＭＨｚ、３００ＭＨｚ、２２５ＭＨｚなどに実質的に等しくなければならない。
【０２７４】
あるいは、入力ＦＭ信号を非ＦＭ信号にダウンコンバートするには、ＦＭ帯域幅の範囲内にある周波数はベースバンド（すなわち、ＩＦがゼロである）にダウンコンバートされなければならない。例として、周波数偏移変調（ＦＳＫ）信号（ＦＭの部分集合）を位相偏移キーイング（ＰＳＫ）信号（ＰＭの部分集合）にダウンコンバートする場合、ＦＳＫ信号の下方周波数Ｆ1と上方周波数Ｆ2（すなわち、［（Ｆ1＋Ｆ2）÷２］）との間の中点は、ＩＦがゼロになるようにダウンコンバートされる。たとえば、８９９ＭＨｚに等しいＦ1と９０１ＭＨｚに等しいＦ2を有するＦＳＫ信号をＰＳＫ信号にダウンコンバートする場合、制御信号５３０６のエイリアシング速度は以下のとおり計算される。
【０２７５】
0004585162.tif 000009
ダウンコンバートされた信号の周波数＝０（すなわち、ベースバンド）
（入力信号の周波数Freqinput−ＩＦ信号の周波数FreqIF）／ｎ＝制御信号の周波数Freqcontrol
（９００ＭＨｚ−０ＭＨｚ）／ｎ＝９００ＭＨｚ／ｎ
ｎ＝０．５、１、２、３などに関しては、制御信号５３０６の周波数は１．８ＧＨｚ、９００ＭＨｚ、４５０ＭＨｚ、３００ＭＨｚ、２２５ＭＨｚなどに実質的に等しくなければならない。ダウンコンバートされたＰＳＫ信号の周波数は、下方周波数Ｆ1と上方周波数Ｆ2間の差異の１／２に実質的に等しい。
【０２７６】
別の例として、ＦＳＫ信号を振幅シフトキーイング（ＡＳＫ）信号（ＡＭの部分集合）にダウンコンバートする場合、ＦＳＫ信号の下方周波数Ｆ1または上方周波数Ｆ2のいずれかが、ＩＦがゼロになるようにダウンコンバートされる。たとえば、９００ＭＨｚに等しいＦ1と９０１ＭＨｚに等しいＦ2を有するＦＳＫ信号をＡＳＫ信号にダウンコンバートする場合、制御信号５３０６のエイリアシング速度は実質的に以下と等しい。
【０２７７】
（９００ＭＨｚ−０ＭＨｚ）／ｎ＝９００ＭＨｚ／ｎ、または
（９０１ＭＨｚ−０ＭＨｚ）／ｎ＝９０１ＭＨｚ／ｎ
９００ＭＨｚ／ｎの前者の場合、ｎ＝０．５、１、２、３、４などに関しては、制御信号５３０６の周波数は１．８ＧＨｚ、９００ＭＨｚ、４５０ＭＨｚ、３００ＭＨｚ、２２５ＭＨｚなどに実質的に等しくなければならない。９０１ＭＨｚ／ｎの後者の場合、ｎ＝０．５、１、２、３、４などに関しては、制御信号５３０６の周波数は１．８０２ＧＨｚ、９０１ＭＨｚ、４５０．５ＭＨｚ、３００．３３３ＭＨｚ、２２５．２５ＭＨｚなどに実質的に等しくなければならない。ダウンコンバートされたＡＭ信号の周波数は、下方周波数Ｆ1と上方周波数Ｆ2間の差異と実質的に等しい（すなわち、１ＭＨｚ）。
【０２７８】
実施例では、制御信号５３０６のパルスは０に向かう傾向のある無視できるアパーチャを有する。これによって、ＵＦＴモジュール５３０２は高入力インピーダンスデバイスとなる。このコンフィギュレーションは、入力信号の妨害が最小になるように望まれる状況で有益である。
【０２７９】
別の実施例では、制御信号５３０６のパルスは０から離れる傾向のある無視できないアパーチャを有する。これによって、ＵＦＴモジュール５３０２は低入力インピーダンスデバイスとなる。これによって、ＵＦＴモジュール５３０２の下方入力インピーダンスは、入力信号５３０４のソースインピーダンスと実質的に整合することが可能となる。さらに、これによって、入力信号５３０４からダウンコンバート済み出力信号５３１２までのエネルギー伝達が改善される。したがって、ＵＦＴモジュール５３０２の効率と信号雑音（ｓ／ｎ）比も改善される。
【０２８０】
制御信号５３０６のパルスに無視できないアパーチャがあるとき、エイリアシングモジュール５３００は、ここでは区別なくエネルギー伝達モジュールまたはゲート制御された伝達モジュールと呼ばれる。また、制御信号５３０６はエネルギー伝達信号と呼ばれる。以下に、制御信号５３０６の生成と最適化にとって、また他の点ではエネルギー伝達モジュールにおけるエネルギー伝達および／またはＳＮ比の改善にとって模範的なシステムと方法について説明する。
３．４．２．１．１．１  オプションのエネルギー伝達信号モジュール
図６６は、オプションのエネルギー伝達信号モジュール６６０２を含むエネルギー伝達システム６６０１を示す。エネルギー伝達システム６６０１は、エネルギー伝達信号６４０６の生成などを含む（ただしこれに限定されない）任意のさまざまな機能または機能の組み合わせを実行することができる。
【０２８１】
実施例では、オプションのエネルギー伝達信号モジュール６６０２にはアパーチャ発生器が含まれる。アパーチャ発生器の例は、図６５Ｃにアパーチャ発生器６５２０として示される。アパーチャ発生器６５２０は、入力信号６５２４から無視できないアパーチャパルス６５２６を生成する。入力信号６５２４は、正弦波、方形波、鋸波などを含む（ただしこれらに限定されない）任意のタイプの周期的信号が可能である。以下に、入力信号６５２４を生成するシステムについて説明する。
【０２８２】
パルス６５２６の幅またはアパーチャは、アパーチャ発生器６５２０の分岐６５２２を通る遅延によって決定される。一般に、所望のパルス幅が増加すればするほど、アパーチャ発生器６５２０の要件を満たすことの困難さは緩和される。言い換えれば、所与のＥＭ入力周波数に対して無視できないアパーチャパルスを生成する目的で、アパーチャ発生器例６５２０で使用される構成要素は、同じＥＭ入力周波数で動作するアンダーサンプリングシステムで要求される応答時間程には高速の応答時間を要求しない。
【０２８３】
アパーチャ発生器６５２０に示されるロジック例と具体例は、例示する目的でのみ提供されるのであり、限定する目的はない。使用される実際のロジックは、多くの形態をとることが可能である。アパーチャ発生器例６５２０には、ここで提供された他の例と極性の一致を示す、オプションのインバータ６５２８が含まれる。
【０２８４】
図６５Ｄは、アパーチャ発生器６５２０の具体例を示す。図６５Ａと図６５Ｂは、アパーチャ生成ロジックの追加例を示す。図６５Ａは、入力信号６５２４の立ち上がり端でパルス６５２６を生成する、立ち上がり端パルス発生器６５４０を示す。図６５Ｂは、入力信号６５２４の立ち下がり端でパルス６５２６を生成する、立ち下がり端パルス発生器６５５０を示す。
【０２８５】
実施例では、図６６で示されるように、入力信号６５２４はエネルギー伝達信号モジュール６６０２の外部で生成される。あるいは、入力信号６６２４は、エネルギー伝達信号モジュール６６０２によって内部的に生成される。図６５Ｅに示されるように、入力信号６５２４は発振器によって生成することができる。発振器６５３０は、エネルギー伝達信号モジュール６６０２に内蔵するか、またはエネルギー伝達信号モジュール６６０２に外付けすることができる。発振器６５３０は、エネルギー伝達システム６６０１に外付けすることができる。発振器６５３０の出力は、任意の周期的波形である。
【０２８６】
エネルギー伝達システム６６０１によって実行されるダウンコンバージョンのタイプは、エネルギー伝達信号６４０６のエイリアシング速度に依存する。また、このエイリアシング速度は、パルス６５２６の周波数によって決まる。パルス６５２６の周波数は、入力信号６５２４の周波数によって決まる。たとえば、入力信号６５２４の周波数がＥＭ信号６４０４の高調波または低調波と実質的に等しいとき（たとえば、ＥＭ信号がＡＭ信号またはＰＭ信号であるとき）、ＥＭ信号６４０４はベースバンドに直接ダウンコンバートされるか、またはＦＭ信号から非ＦＭ信号に変換される。入力信号６５２４の周波数が差動周波数の高調波または低調波に実質的に等しいとき、ＥＭ信号６４０４は中間信号にダウンコンバートされる。
【０２８７】
オプションのエネルギー伝達信号モジュール６６０２は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実施することができる。
３．４．２．１．１．２  ダウンコンバート信号の平滑化
図５３Ａに戻って、ダウンコンバート済み出力信号５３１２は、望まれるようにフィルタリングして平滑化してもよい。
３．４．２．１．１．３  インピーダンス整合
エネルギー伝達モジュール５３００は、一般に、対象となる周波数で（たとえば、ＥＭ入力、および中間／ベースバンド周波数で）、（１）スイッチモジュール（すなわち、ＵＦＴ  ５３０２）のデューティサイクルによって定義された入出力インピーダンス、および（２）ストレージモジュール（たとえば、コンデンサ５３１０）のインピーダンスを有する。
【０２８８】
好ましい実施例としてダウンコンバートされるＥＭ信号の期間の約１／２のアパーチャ幅から開始して、このアパーチャ幅（たとえば、「閉じた時間」）は減じることができる。アパーチャ幅が減じられるに従って、エネルギー伝達モジュールの入力と出力における特性インピーダンスは増加する。あるいは、アパーチャ幅がＥＭ信号のダウンコンバートされる期間の１／２から増加するに従って、エネルギー伝達モジュールのインピーダンスは減少する。
【０２８９】
エネルギー伝達モジュールの特性入力インピーダンスを求めるステップの１つは、その値を測定することである。実施例では、エネルギー伝達モジュールの特性入力インピーダンスは３００オームである。インピーダンス整合回路は、たとえば５０オームのソースインピーダンスを有する入力ＥＭ信号を、エネルギー伝達モジュールのたとえば３００オームのインピーダンスと効率的に結合するために利用することができる。これらのインピーダンス整合は、必要なインピーダンスを直接提供することや、または以下に説明されるインピーダンス整合回路を使用することなどを含む、様々な方法で達成することができる。
【０２９０】
図６７を参照すると、ＲＦ信号を入力として使用する特定の実施例では、インピーダンス６７１２がたとえば約５０オームの比較的低いインピーダンスを有し、入力インピーダンス６７１６は約３００オームであると想定される。この場合、入力インピーダンス整合モジュール６７０６の初期コンフィギュレーションにはインダクタ６９０６とコンデンサ６９０８を含めることができ、図６９に示されるように構成される。インダクタ６９０６とコンデンサ６９０８のコンフィギュレーションは、低いインピーダンスから高いインピーダンスに変化するときに可能なコンフィギュレーションである。インダクタ６９０６とコンデンサ６９０８は、Ｌ整合と、値の計算を構成する。このことは、関連技術に熟練した人々にとって周知である。
【０２９１】
出力特性インピーダンスは、所望の出力周波数を考慮に入れてインピーダンス整合させることができる。エネルギー伝達モジュールの特性出力インピーダンスを求めるステップの１つは、その値を測定することである。ストレージモジュールは、入力ＥＭ周波数においては非常に低いインピーダンスをバランスさせながら、所望の出力周波数においては好ましくは駆動を意図する負荷以上のインピーダンスを有していなければならない（実施例では、たとえば、所望の１ＭＨｚの出力周波数におけるストレージモジュールのインピーダンスは、２Ｋオームであり、駆動される所望の負荷は５０オームである）。インピーダンス整合のさらなる恩恵は、不要の信号のフィルタリングが同じ構成要素によっても達成できることである。
【０２９２】
実施例では、エネルギー伝達モジュールの特性出力インピーダンスは２Ｋオームである。インピーダンス整合回路は、たとえば２Ｋオームの出力インピーダンスを有するダウンコンバート済み信号を、たとえば５０オームの負荷と効率的に結合するために利用することができる。これらのインピーダンス整合は、必要な負荷インピーダンスを直接提供することや、または以下に説明するインピーダンス整合回路を使用することなどを含む、様々な方法で達成することができる。
【０２９３】
高いインピーダンスから低いインピーダンスに整合するとき、コンデンサ６９１４とインダクタ６９１６は図６９に示されるように構成することができる。インダクタ６９１４とコンデンサ６９１６は、Ｌ整合と、構成要素値の計算を構成する。このことは、関連技術に熟練した人々にとって周知である。
【０２９４】
本発明によると、入力インピーダンス整合モジュール６７０６と出力インピーダンス整合モジュール６７０８のコンフィギュレーションは、インピーダンス整合の最初の開始点であると考えられる。一部の状況では、最初の設計は一層の最適化がなくても適している。他の状況では、最初の設計は、他の様々な設計基準と検討に従って最適化することができる。
【０２９５】
他の任意の最適化構造および／または構成要素を利用するとき、それら自体の元の評価基準に沿った整合については、エネルギー伝達モジュールの特性インピーダンスに及ぼすそれらの影響を考慮に入れなければならない。
３．４．２．１．１．４  タンクおよび共振構造
共振タンクと他の共振構造を使用して、本発明のエネルギー伝達特性をさらに最適化することができる。たとえば、スイッチが開いたとき、アーキテクチャがさもなければその最大可能効率に制限されると結論される期間、共振構造、入力周波数付近の共振を使用して入力信号からエネルギーを保存することができる。共振タンクと他の共振構造には、表面弾性波（ＳＡＷ）フィルタ、誘電体共振器、ダイプレクサ、コンデンサ、インダクタなどが含まれる（ただし、これらに限定されない）。
【０２９６】
図７９Ａに、実施例を例示する。図７４と図８２に、追加の２つの実施例を示す。代替の実装は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。代替の実装は、本発明の適用範囲内であり精神の範囲内でもある。これらの実装は、直列および平行（タンク）共振回路の特性を利用する。
【０２９７】
図７９Ａは、差動実装での平行タンク回路を示す。最初の平行共振（またはタンク）回路は、コンデンサ７９３８とインダクタ７９２０（タンク１）から成る。２番目のタンク回路は、コンデンサ７９３４とインダクタ７９３６（タンク２）から成る。
【０２９８】
関連技術に熟練した人に明らかなように、平行タンク回路は次を提供する。
【０２９９】
共振を下回る周波数に対する低いインピーダンス
共振を上回る周波数に対する低いインピーダンス、および
共振および共振付近の周波数に対する高いインピーダンス
図７９Ａに示した例では、最初のおよび２番目のタンク回路は約９２０ＭＨｚで共振する。共振および共振付近では、これらの回路のインピーダンスは比較的高い。したがって、図７９Ａに示される回路のコンフィギュレーションでは、両方のタンク回路は９５０ＭＨｚの入力周波数に対して比較的高いインピーダンスを示すのと同時に、５０ＭＨｚの所望の出力範囲にある周波数に対しては比較的低いインピーダンスを示す。
【０３００】
エネルギー伝達信号７９４２は、スイッチ７９１４を制御する。エネルギー伝達信号７９４２がスイッチ７９１４の開閉を制御するとき、高周波信号成分はタンク１またはタンク２を通過することができない。しかし、システムによって生成される下方の信号成分（この実施例では５０ＭＨｚ）は、タンク１とタンク２をほとんど減衰なしに通過することができる。タンク１とタンク２の効果は、同じノードからの入力信号と出力信号をさらに分離することであり、それによってより安定した入出力インピーダンスを得ることである。コンデンサ７９１８と７９４０は、エネルギー伝達パルス間で５０ＭＨｚの出力信号エネルギーを保存するように作用する。
【０３０１】
図示されるようにインダクタ７９１０をストレージコンデンサ７９１２と直列に据えることによって、一層のエネルギー伝達最適化が達成される。図示された例では、この回路配置の直列共振周波数は約１ＧＨｚである。この回路は、システムのエネルギー伝達特性を増加させる。インダクタ７９１０のインピーダンスとストレージコンデンサ７９１２のインピーダンスの比率は、使用可能なエネルギーの大部分が動作中にストレージコンデンサ７９１２に伝達されるように、比較的小さく保持されることが好ましい。模範的な出力信号ＡおよびＢを、図７９Ｂと図７９Ｃにそれぞれ示す。
【０３０２】
図７９Ａでは、回路構成要素７９０４と７９０６は入力インピーダンス整合を形成する。回路構成要素７９３２と７９３０は、５０オームの抵抗器７９２８に出力インピーダンス整合を形成する。回路構成要素７９２２と７９２４は、５０オームの抵抗器７９２６に２番目の出力インピーダンス整合を形成する。コンデンサ７９０８と７９１２は、実施例ではストレージコンデンサの役割を果たす。電圧源７９４６と抵抗器７９０２は、５０オームの出力インピーダンスを有する９５０ＭＨｚ信号を生成する。この信号は、回路への入力として使用される。回路素子７９１６には、エネルギー伝達信号７９４２の生成に使用される、１５０ＭＨｚ発振器とパルス発生器が含まれる。
【０３０３】
図７４は、シングルエンディド−シングルエンディド・システム(single-ended to-single-ended system)７４１２内の分流タンク回路７４１０を示す。同様に、図８２は、システム８２１２内の分流タンク回路８２１０を示す。タンク回路７４１０と８２１０は、駆動源のインピーダンスを下げ、過渡的応答を改善する。タンク回路７４１０と８２１０は、入力信号からのエネルギーを保存するとともに駆動源の低インピーダンスを提供するため、そのエネルギーを閉じたスイッチのアパーチャの全体にわたって伝達することができる。スイッチアパーチャの一時的な性質は、入力周波数を含むことに加えて、入力周波数を超える大きな構成要素周波数を有する応答があるものとしてとらえることができる（すなわち、入力周波数より高い周波数は効果的にアパーチャを通過することができる）。共振回路または構造（たとえば共振タンク７４１０または８２１０）は、スイッチの一時的な周波数応答を通じたエネルギーの伝達が可能であることによって、この一時的な性質を利用することができる（すなわち、共振タンクのコンデンサは、アパーチャの過渡期間中、駆動源の低インピーダンスを示す）。
【０３０４】
上記に説明したタンク例と共振構造は、例示することを目的としており限定することは目的ではない。代替構成は利用することができる。提示した様々な共振タンクおよび構造は、この時点で明らかなように、組み合わせたり単独で利用したりすることができる。
３．４．２．１．１．５  充電および電力伝送の概念
ここでは電荷伝送の概念を、図９０Ａ−Ｆに関して説明する。図９０Ａは、スイッチＳと、静電容量Ｃを有するコンデンサ９００６を含む回路９００２を示す。スイッチＳは、アパーチャＴを有するパルス１９０１０を含む制御信号９００８によって制御される。
【０３０５】
図９０Ｂでは、式２９は、コンデンサ９００６のような、静電容量Ｃを有するコンデンサ上の電荷ｑがコンデンサをはさむ電圧Ｖに比例していることを示す。
ここで、
ｑ＝電荷（単位：クーロン）
Ｃ＝静電容量（単位：ファラッド）
Ｖ＝電圧（単位：ボルト）
Ａ＝入力信号の振幅
電圧Ｖが式３０によって表されるとき、式２９は式３１として書き換えることができる。時間ｔにわたる電荷Δｑの変化は、式３２のようにΔｑ（ｔ）と示される。これは式３３として書き換えることができる。式３４の和積（ｓｕｍ−ｔｏ−ｐｒｏｄｕｃｔ）三角識別を使用して、式３３は式３５として書き換えることができる。さらに、式３５は、式３６として書き換えることができる。
【０３０６】
式３０のｓｉｎ項は、アパーチャＴのみの関数であることに注意する必要がある。したがって、Ｔがπの奇数倍に等しいとき（すなわち、π、３π、５π、．．．）、Δｑ（ｔ）は最大である。したがって、アパーチャＴがπの値、または入力正弦曲線の１８０度を表す時間間隔を有するとき、コンデンサ９００６は最も大きな電荷の変化を経験する。逆に、Ｔが２π、４π、６π、．．．に等しいとき、伝達される電荷は最小である。
【０３０７】
式３７、３８、および２０は、式２９を積分することによってｑ（ｔ）を解決するため、図９０Ｃのグラフで示されるように、時間に関するコンデンサ９００６の電荷は、入力正弦曲線ｓｉｎ（ｔ）と同軸上にグラフ表示することができる。アパーチャＴの値が減少したりまたは力積に向かう傾向があるとき、コンデンサＣの電荷またはｑ（ｔ）とｓｉｎ（ｔ）との間の位相は、０に向かう傾向がある。このことは、最大の力積電荷移動が最大入力電圧付近で発生することを示す図９０Ｄのグラフに示される。このグラフが示すように、Ｔの値が減少するに従って、伝達される電荷は非常に少なくなる。
【０３０８】
電力／電荷の関係は、図９０Ｅの式２１−２６に示される。この場合、電力は電荷に比例して、伝達される電荷は挿入損に逆比例することが示される。
【０３０９】
図９０Ｆに、挿入損の概念を示す。一般に、損失性受動デバイスのノイズ値は数値的にはデバイス挿入損に等しい。あるいは、任意のデバイスのノイズ値は、その挿入損を下回ることはできない。挿入損は、式２７または２８によって表現することができる。上記の考察から、アパーチャＴが増加するに従ってより多くの電荷が入力からコンデンサ９００６に伝達され、それによって入力から出力への電力伝送が増加することが観察される。相対変調振幅と位相情報が伝送済み電力に保存されるため、出力では入力電圧を正確に再生させる必要はないことが観察された。
３．４．２．１．１．６  無視できないアパーチャの幅／持続時間の最適化と調整
３．４．２．１．１．６．１  入出力インピーダンスの変更
本発明の実施例では、エネルギー伝達信号（すなわち、図５３Ａの制御信号５３０６）は、ＥＭ信号５３０４によって調べられた入力インピーダンスを変化させ、負荷を駆動する出力インピーダンスを変化させるために使用される。この実施例の例は、図７０Ａに示されるゲート制御伝送モジュール７００１を使用して以下に説明される。以下に説明される方法は、ゲート制御転送モジュール７００１に限定されない。
【０３１０】
図７０Ａでは、スイッチ７００６が閉じたとき、回路７００２を調べるインピーダンスは、実質的に、ここで保存静電容量７００８として示される、負荷７０１２のインピーダンスと並列のストレージモジュールのインピーダンスである。スイッチ７００６が開いているとき、ポイント７０１４におけるインピーダンスは無限大に近づく。スイッチ７００６が開いているとき、スイッチ７００６が開いている時間とスイッチ７００６が閉じている時間の比率を変化させることによって、ポイント７０１４における平均インピーダンスは、負荷７０１２と並列に示されるストレージモジュールのインピーダンスから実現可能な最大のインピーダンスまで変化することが可能ということになる。スイッチ７００６は、エネルギー伝達信号７０１０によって制御される。このように、エイリアシング速度と関連してエネルギー伝達信号のアパーチャ幅を制御することによって、ポイント７０１４のインピーダンスを変化させることができる。
【０３１１】
図７０Ａのエネルギー伝達信号７００６を変更する方法の例を、ここで図６８Ａに関連して説明する。この例では、回路６８０２は入力振動信号６８０６を受信して、二倍器出力信号６８０４として示されるパルス列を出力する。回路６８０２は、エネルギー伝達信号７００６の生成に使用することができる。図６８Ｃに６８０４の波形例を示す。
【０３１２】
ここで示されるのは、インバータ６８０８によって伝搬される信号の遅延を変化させることによって、二倍器出力信号６８０４のパルス幅を変化させることができることである。インバータ６８０８によって伝搬される信号の遅延を増加させると、パルス幅は増加する。インバータ６８０８によって伝搬される信号は、Ｒ／Ｃの低域ネットワークをインバータ６８０８の出力に取り入れることによって遅延させることができる。インバータ６８０８によって伝搬される信号の遅延を変化させる他の方法は、技術に熟練した人々にとって周知である。
３．４．２．１．１．６．２  リアルタイムアパーチャ制御
実施例では、アパーチャ幅／持続時間はリアルタイムで調整される。たとえば、図８３Ｂ−Ｆのタイミング図を参照すると、クロック信号８３１４（図８３Ｂ）は、エネルギー伝達信号８３１６（図８３Ｆ）の生成に利用される。エネルギー伝達信号８３１６には、可変のアパーチャ８３２０を有するエネルギー伝達パルス８３１８などが含まれる。実施例では、クロック信号８３１４は反転クロック信号８３２２（図８３Ｄ）によって示されるように反転されている。遅延クロック信号８３２４（図８３Ｅ）によって示されるように、クロック信号８３１４も遅延される。次に、反転クロック信号８３１４と遅延クロック信号８３２４は共に論理積をとられ、エネルギー伝達信号８３１６を生成する。エネルギー伝達信号８３１６は、遅延クロック信号８３２４と反転クロック信号８３２２がともにアクティブであるとき、アクティブなエネルギー伝達パルス８３１８である。アパーチャ８３２０の幅または持続時間は、遅延クロック信号８３２４に伝えられる遅延の量によって実質的に決定される。リアルタイムで遅延を変化させることによって、アパーチャはリアルタイムで調整される。
【０３１３】
代替の実装では、反転クロック信号８３２２は、オリジナルのクロック信号８３１４を基準にして遅延された後、オリジナルのクロック信号８３１４と論理積をとられる。あるいは、オリジナルのクロック信号８３１４は遅延された後に反転され、その結果はオリジナルのクロック信号８３１４と論理積をとられる。
【０３１４】
図８３Ａは、アパーチャのリアルタイムでの調整に利用することができる模範的なリアルタイムアパーチャ制御システム８３０２を示す。リアルタイムアパーチャ制御システム例８３０２には、電圧可変コンデンサ８３１２と抵抗器８３２６を組み込んだＲＣ回路８３０４が含まれる。このリアルタイムアパーチャ制御システム８３０２には、インバータ８３０６とＡＮＤゲート８３０８も含まれる。ＡＮＤゲート８３０８には、ＡＮＤゲート８３０８をイネーブル／ディスエーブルするためのイネーブル入力８３１０が任意に含まれる。ＲＣ回路８３０４。リアルタイムアパーチャ制御システム８３０２には、任意に増幅器８３２８が含まれる。
【０３１５】
リアルタイムアパーチャ制御回路の動作は、図８３Ｂ−Ｆのタイミング図に関連して説明される。リアルタイム制御システム８３０２は、入力クロック信号８３１４を受信する。この入力クロック信号８３１４は、インバータ８３０６とＲＣ回路８３０４の両方に供給される。インバータ８３０６は、反転クロック信号８３２２を出力して、それをＡＮＤゲート８３０８に渡す。ＲＣ回路８３０４は、クロック信号８３１４を遅延させて、遅延クロック信号８３２４を出力する。この遅延は、主として電圧可変コンデンサ８３１２の静電容量によって決まる。一般に、静電容量が減少するに従って遅延は減少する。
【０３１６】
遅延クロック信号８３２４は、ＡＮＤゲート８３０８に渡される前にオプションの増幅器８３２８によって任意に増幅される。増幅は、たとえば、ＲＣ回路８３０４のＲＣ定数で減衰される信号がＡＮＤゲート８３０８のしきい値を下回る場合に望まれる。
【０３１７】
ＡＮＤゲート８３０８は、遅延クロック信号８３２４、反転クロック信号８３２２、および任意のイネーブル信号８３１０と論理積をとられ、エネルギー伝達信号８３１６を生成する。アパーチャ８３２０は、電圧を電圧可変コンデンサ８３１２に変化させることによってリアルタイムで調整される。
【０３１８】
実施例では、アパーチャ８３２０は電力伝送を最適化するために制御される。たとえば、実施例では、アパーチャ８３２０は電力伝送を最大化するために制御される。あるいは、アパーチャ８３２０は、可変利得制御（たとえば、自動利得制御−ＡＧＣ）のために制御される。この実施例では、電力伝送は、アパーチャ８３２０を減少させることによって減少する。
【０３１９】
この開示から現在容易に理解できるように、提示されたアパーチャ回路の多くおよび他の回路は、図６５Ｈ−Ｋに示した回路のように変更することができる。アパーチャの変更または選択は、回路内に固定値をそのまま残すために設計レベルで行うすることができる。または、代替の実施例では、明らかに異なる動作帯域にある、向上した効率でのＲＦ信号（たとえば、９００ＭＨｚと１．８ＧＨｚのＲＦ信号）を受信するような様々な設計目標を補うか処理するように動的に調整することができる。
３．４．２．１．１．７  バイパスネットワークの追加
本発明の実施例では、バイパスネットワークは、エネルギー伝達モジュールの効率を改善するために追加される。そのようなバイパスネットワークは、合成アパーチャの拡張方法としてとらえることができる。バイパスネットワークの構成要素は、バイパスネットワークがスイッチモジュールの過渡電流に対して実質的に低いインピーダンスを示すように（すなわち、受信されたＥＭ信号を超える周波数）、および入力ＥＭ信号に対する高インピーダンスが緩和されることを示すように（たとえば、ＲＦ周波数で１００オームを超える）選択される。
【０３２０】
入力信号がこの時点でスイッチモジュールの反対側に接続される時間は、このネットワークによって生じる整形によって延長される。これを単純に実現するのは、コンデンサまたは直列の共振インダクタコンデンサであってもよい。代表的な実装は、入力周波数を超える直列の共振であるネットワークである。この整形は、入力信号の変換効率を改善する。他方で、この入力信号の変換効率は、エネルギー伝達信号のアパーチャのみを考慮した場合は最適である周波数において比較的低い。
【０３２１】
たとえば、図８０を参照すると、バイパスネットワーク８００２（この具体例ではコンデンサ８０１２として示される）は、スイッチモジュール８００４を迂回するように示される。この実施例では、たとえば、エネルギー伝達信号８００６の所与の入力周波数に対して最適なアパーチャ幅に満たないアパーチャ幅が選択されたとき、バイパスネットワークはエネルギー伝達モジュールの効率を増加させる。バイパスネットワーク８００２は、図８０に示されるのとは異なるコンフィギュレーションに基づくことが可能である。図７６にそのような代替を示す。同様に、図８１は、コンデンサ８１０４を含む別のバイパスネットワーク例８１０２を示す。
【０３２２】
以下の考察は、最小化されたアパーチャの影響と、バイパスネットワークによって提供される恩恵を示す。図８４における５５０ｐｓアパーチャを有する初期の回路から開始して、その出力は２．８ｍＶｐｐであり図８８Ａの５０オーム負荷に適用されると考えられる。図８５に示されるようにアパーチャを２７０ｐｓに変更すると、図８８Ｂに示されるように、減少された２．５Ｖｐｐの出力は５０オームの負荷に適用される結果となる。この損失を補償するために、バイパスネットワークを追加することができる。図８６に特定の実装を示す。バイパスネットワークを追加した結果、図８９Ａに示されるように、この時点で３．２Ｖｐｐを５０オームの負荷に適用することができる。さらに、図８６のバイパスネットワークを備えた回路は、周辺の回路内で調整される３つの値を有し、それらの値によってバイパスネットワークによって取り込まれたインピーダンスの変化および狭いアパーチャを補償する。図８７では、回路に追加されたそれらの変更が、バイパスネットワークなしでは、バイパスネットワークを使用する場合の図８６の実施例によって示される効率の向上をそれ自体でもたらさなかったことが確認される。図８９Ｂは、５０オームの負荷に１．８８Ｖｐｐのみを適用することができたという、図８７の回路を使用した結果を示す。
３．４．２．１．１．８  フィードバックを利用したエネルギー伝達信号の変更図６６は、システム６６０１の実施例を示す。この実施例では、ダウンコンバート済み信号６６０８Ｂをフィードバック６６０６として使用してエネルギー伝達モジュール６６０４の様々な特性を制御することによって、ダウンコンバート済み信号６６０８Ｂを変更する。
【０３２３】
一般に、ダウンコンバート済み信号６６０８Ｂの振幅は、ＥＭ信号６４０４とエネルギー伝達信号６４０６との間における周波数と位相の差異の関数として変化する。実施例では、ダウンコンバート済み信号６６０８Ｂはフィードバック６６０６として使用され、ＥＭ信号６４０４とエネルギー伝達信号６４０６との間における周波数と位相の関係を制御する。これは、図７１Ａのロジック例を使用して達成することができる。図７１Ａの回路例は、エネルギー伝達信号モジュール６６０２に含めることができる。代替の実装は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。代替の実装は、本発明の適用範囲内であり精神の範囲内でもある。この実施例では、状態(ステート）マシンが例として使用される。
【０３２４】
図７１Ａの例では、状態マシン７１０４はＡＤ変換器（Ａ／Ｄ７１０２）を読み取り、ＤＡ変換器（ＤＡＣ７１０６）を制御する。実施例では、状態マシン７１０４には、Ａ／Ｄ７１０２の読み取り結果を保存して再現するための２つのメモリロケーション（以前および現在）が含まれる。実施例では、状態マシン７１０４は少なくとも１つのメモリフラグを利用する。
【０３２５】
ＤＡＣ７１０６は、電圧制御発振器（ＶＣＯ７１０８）への入力を制御する。ＶＣＯ７１０８は、パルス発生器７１１０の周波数入力を制御する。パルス発生器７１１０は、実施例においては図６５Ｃに示されるパルス発生器と実質的に同様である。パルス発生器７１１０は、エネルギー伝達信号６４０６を生成する。
【０３２６】
実施例では、状態マシン７１０４は、図７１Ｂの状態マシンのフローチャート７１１９に従って動作する。この動作の結果は、エネルギー伝達信号６４０６とＥＭ信号６４０４との間における周波数と位相の関係を変更して、ダウンコンバート済み信号６６０８Ｂの振幅を最適レベルに実質的に保持する。
【０３２７】
ダウンコンバート済み信号６６０８Ｂの振幅は、エネルギー伝達信号６４０６の振幅によって変化するようにすることができる。スイッチモジュール６５０２が図６４Ａに示されるＦＥＴであるという実施例では、ゲート６４１８はエネルギー伝達信号６４０６を受信する。エネルギー伝達信号６４０６の振幅は、ＦＥＴの「ｏｎ」抵抗値を決定する。この抵抗値はダウンコンバート済み信号６６０８Ｂの振幅に影響する。図７１Ｃに示されるエネルギー伝達信号モジュール６６０２は、自動利得制御機能を可能にするアナログ回路にすることができる。代替の実装は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。代替の実装は、本発明の適用範囲内であり精神の範囲内でもある。
３．４．２．１．１．９  その他の実装
上記に説明された実装は、例示する目的で提供される。これらの実装は、本発明を限定するようには意図されていない。ここで説明される実装とわずかにまたは実質的に異なる代替の実装は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。そのような代替の実装は、本発明の適用範囲内であり精神の範囲内でもある。
３．４．２．１．１．１０  エネルギー伝達ダウンコンバータの例
具体例は、例示する目的で以下に説明される。本発明は、これらの例に限定されない。
【０３２８】
図７２は、１０１．１ＭＨｚクロックを使用して９１５ＭＨｚ信号を５ＭＨｚ信号にダウンコンバートするための模範的回路の概略図である。
【０３２９】
図７３は、図７２の回路のシミュレーション波形例を示す。波形７２０２は、回路への入力であり、スイッチクロージャによって生じる歪みを示す。波形７２０４は、ストレージユニットにおけるフィルタリングされていない出力である。波形７２０６は、異なる時間スケールでのダウンコンバータのインピーダンス整合済み出力である。
【０３３０】
図７４は、１０１．１ＭＨｚクロックを使用して９１５ＭＨｚ信号を５ＭＨｚ信号にダウンコンバートするための模範的回路の概略図である。この回路は、変換効率を改善するための追加のタンク回路構成を有する。
【０３３１】
図７５は、図７４の回路のシミュレーション波形例を示す。波形７４０２は、回路への入力であり、スイッチクロージャによって生じる歪みを示す。波形７４０４は、ストレージユニットにおけるフィルタリングされていない出力である。波形７４０６は、インピーダンス整合回路の後のダウンコンバータの出力である。
【０３３２】
図７６は、１０１．１ＭＨｚクロックを使用して９１５ＭＨｚ信号を５ＭＨｚ信号にダウンコンバートするための模範的回路の概略図である。この回路は、変換効率を改善するためのスイッチバイパス回路構成を有する。
【０３３３】
図７７は、図７６の回路のシミュレーション波形例を示す。波形７６０２は、回路への入力であり、スイッチクロージャによって生じる歪みを示す。波形７６０４は、ストレージユニットにおけるフィルタリングされていない出力である。波形７６０６は、インピーダンス整合回路の後のダウンコンバータの出力である。
【０３３４】
図７８は、５００Ｋボーのボーレートで９１３ＭＨｚと９１７ＭＨｚを交互に切り替えるＦＳＫソースと接続した図７２の回路例の概略図を示す。図９１は、負荷インピーダンス整合回路の出力における、オリジナルのＦＳＫ波形７８０２とダウンコンバート済み波形７８０４を示す。
３．４．２．２  遅延モジュール
上記に示されるように、遅延モジュールは、その入力において既知の量を渡される信号のサンプル／インスタンスを遅延させるように動作する。
【０３３５】
たとえば、図２６に示されるＵＤＦモジュール２６２２の実施例では、第１の遅延モジュール２６２８と第２の遅延モジュール２６３０は、出力信号ＶＯのインスタンスを遅延するように動作する。特に、第１の遅延モジュール２６２８は、出力信号ＶＯのインスタンスを１つの時間単位だけ遅延する。第２の遅延モジュール２６３０も、出力信号ＶＯのインスタンスを１つの時間単位だけ遅延する。しかし、第２の遅延モジュール２６３０は、第１の遅延モジュール２６２８からその入力を受信する。したがって、（第１の遅延モジュール２６２８と組み合わせた）第２の遅延モジュール２６３０の効果は、出力信号ＶＯの遅延インスタンスを２つの時間単位遅延することである。これは、式３の帯域フィルタリング伝達関数例の２番目と３番目の構成要素によって必要とされる。
【０３３６】
図２６に示されるＵＤＦモジュール２６２２の実施例では、第１の遅延モジュール２６２８および第２の遅延モジュール２６３０は、サンプルとホールド回路を使用してそれぞれ実現される。提示と例示を容易にする目的で、そのようなサンプルおよびホールド回路を図４５に示す。（ここに含まれる考察から明らかなように、ＵＤＦモジュールの他の実施例には遅延モジュールが含まれる。そのような遅延モジュールは、サンプルとホールド回路を使用して実現することもできる。あるいは、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかなように、周知の遅延回路またはプロセッサ／ソフトウェアを利用することができる。）
さらに特定すれば、図４５は２つのサンプルおよびホールド回路４５０１と４５０３を示す。サンプルおよびホールド回路４５０１と４５０３の構造と動作は同様である。一般に、第１の遅延モジュール２６２８と第２の遅延モジュール２６３０は、それぞれサンプルとホールド回路４５０１またはサンプルとホールド回路４５０３のいずれかを使用して実施することができる。好ましくは、第１の遅延モジュール２６２８と第２の遅延モジュール２６３０は、一般に図４５に示されるコンフィギュレーション例で具現化される。
【０３３７】
各サンプルとホールド回路４５０１と４５０３には、それぞれ第１スイッチ４５０８と４５２４、および第２スイッチ４５１２と４５２８が含まれる。第１スイッチ４５０８と４５２４および第２スイッチ４５１２と４５２８は、クロック信号４５５０によって制御される。好ましくは、クロック信号４５５０は二相、φ1およびφ2を有する。好ましくは、φ1とφ2は同じ周波数を有するが重なり合わない（ノンオーバラッピング）。第１スイッチ４５０８と４５２４は、φ1によって制御される。好ましくは、第１スイッチ４５０８と４５２４は、φ1の立ち上がり端で閉じ、それに続くφ1の立ち下がり端で開く。第２スイッチ４５１２と４５２８は、φ2によって制御される。好ましくは、第２スイッチ４５１２と４５２８は、φ2の立ち上がり端で閉じ、それに続くφ2の立ち下がり端で開く。図４８にφ1とφ2の代表例を示す。本発明は、このスイッチの慣行に限定されないことに注意が必要である。他の実施例では、他のスイッチの慣行が使用される。さらに、他の回路コンフィギュレーションを使用することができる。
【０３３８】
各サンプルとホールド回路４５０１と４５０３には、それぞれ第１コンデンサ４５１０と４５２６、および第２コンデンサ４５１４と４５３０が含まれる。サンプルおよびホールド回路４５０１と４５０３には、上記で説明した方法で動作する統一利得モジュール４５２０、４５２２、４５３２、４５３４が任意に含まれる。
【０３３９】
サンプルおよびホールド回路４５０１と４５０３の動作は、この時点で、図４６に示されるフローチャート４６０２に関連して説明される。表４７０２についても参照のこと。この表は、サンプルおよびホールド回路４５０１と４５０３の特定のノードにおける値の例をいくつかの連続して増加する時間間隔で示す。表４７０２の例では、サンプルおよびホールド回路４５０１と４５０３の動作は時間ｔで開始すると想定される。サンプルおよびホールド回路４５０１と４５０３が定常状態に達するには、１サイクル以上が要求される。定常状態に達するために要求されるサイクル数は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
【０３４０】
ステップ４６０４では、時間ｔの間におけるφ1の立ち上がり端で、スイッチ４５０８は閉じる。第１スイッチ４５０８が閉じるとき、第１コンデンサ４５１０はＶＩtまで充電するため、ノード４５１６はＶＩtになる。これは、表４７０２のセル４７０４によって示される。
【０３４１】
サンプルおよびホールド回路４５０３内にある第１スイッチ４５２４は、ｔの間におけるφ1の立ち上がり端でも閉じることに注意する必要がある。これによって、サンプルおよびホールド回路４５０３内の第１コンデンサ４５２６は、サンプルおよびホールド回路４５０１内の第２コンデンサ４５１４に保存されたレベルまで充電される。しかし、現在論じられる例では、時間ｔの間におけるφ1の立ち上がり端での第２コンデンサ４５１４の値は未定義である。したがって、表４７０２内のセル４７０５に示されるように、この時間ｔにおける第１コンデンサ４５２６の電荷は未定義である。
【０３４２】
ステップ４６０６では、時間ｔの間におけるφ2の立ち上がり端で、サンプルおよびホールド回路４５０１の第２スイッチ４５１２は閉じる。これによって、第２コンデンサ４５１４は、第１コンデンサ４５１０のレベルまで充電される。したがって、第２コンデンサ４５１４はＶＩtまで充電される。これによって、ノード４５１８の値はＶＩtになる。これは、表４７０２のセル４７０８によって示される。
【０３４３】
時間ｔの間におけるφ2の立ち上がり端でも、サンプルおよびホールド回路４５０３内の第２スイッチ４５２８は閉じる。その結果、第２コンデンサ４５３０はサンプルおよびホールド回路４５０３内の第１コンデンサ４５２６のレベルまで充電される。しかし、上記に説明したように、この時点における第１コンデンサ４５２６内の電荷は未定義である。したがって、表４７０２内のセル４７０９によって示されるように、この時点における第２コンデンサ４５３０の電荷は未定義である。
【０３４４】
ステップ４６０８では、時間ｔ＋１の間におけるφ1の立ち上がり端で、サンプルおよびホールド回路４５０１の第１スイッチ４５０８は閉じる。これによって第１コンデンサ４５１０はＶＩt+1まで充電されるため、ノード４５１６はＶＩt+1となる。これは、表４７０２のセル４７１０によって示される。
【０３４５】
時間ｔ＋１の間におけるφ1の立ち上がり端でも、サンプルおよびホールド回路４５０３の第１スイッチ４５２４は閉じる。これによって、サンプルおよびホールド回路４５０３内の第１コンデンサ４５２６は、サンプルおよびホールド回路４５０１内の第２コンデンサ４５１４のレベルまで充電される。したがって、第１コンデンサ４５２６はＶＩtまで充電されるため、ノード４５３６はＶＩtとなる。これは、表４７０２のセル４７１４によって示される。
【０３４６】
ステップ４６１０では、時間ｔ＋１の間におけるφ2の立ち上がり端で、サンプルおよびホールド回路４５０１の第２スイッチ４５１２は閉じる。これによって、サンプルおよびホールド回路４５０１内の第２コンデンサ４５１４は、第１コンデンサ４５１０のレベルまで充電される。言い換えれば、第２コンデンサ４５１４はＶＩt+1まで充電されるため、ノード４５１８はＶＩt+1となる。これは、表４７０２のセル４７１８によって示される。
【０３４７】
時間ｔ＋１の間におけるφ2の立ち上がり端でも、サンプルおよびホールド回路４５０３の第２スイッチ４５２８は閉じる。これによって、第２コンデンサ４５３０は、サンプルおよびホールド回路４５０３内の第１コンデンサ４５２６のレベルまで充電される。言い換えれば、第２コンデンサ４５３０はＶＩtまで充電されるため、ノード４５３８はＶＩtとなる。これは、表４７０２のセル４７２２によって示される。
【０３４８】
図４８は、サンプルおよびホールド回路４５０１と４５０３の動作を別に図示したものである。図４８は、クロック信号４５５０のφ1とφ2を示す。上記に論じられるように、第１スイッチ４５０８と４５２４は、φ1の立ち上がり端で閉じ、φ1の立ち下がり端で開く。第２スイッチ４５１２と４５２８は、φ2の立ち上がり端で閉じ、φ2の立ち下がり端で開く。
【０３４９】
ここでサンプルおよびホールド回路４５０１について考慮する。第１スイッチ４５０８が閉じたとき、第１コンデンサ４５１０は入力信号ＶＩまでの充電を開始して、第１スイッチ４５０８が開くまで充電を継続する。第１スイッチ４５０８は、φ1がＨＩＧＨである間閉じる。
そのため、φ1がＨＩＧＨである間、サンプルおよびホールド回路４５０１は入力信号ＶＩを標本化する。これは、図４８にサンプル期間４８０２で示される。図４８は、ホールド期間４８０４も示す。このホールド期間４８０４の間、第１コンデンサ４５１０に保存される入力信号ＶＩのサンプルは、サンプルおよびホールド回路４５０１内でホールドされる。具体的には、この入力サンプルは、（時間ｔ＋１の間における）φ1の次の立ち上がり端まで第１コンデンサ４５１０にホールドされる。さらに、時間ｔの間におけるφ2の立ち上がり端では、第２スイッチ４５１２は閉じ、第２コンデンサ４５１４はこの入力サンプルまで充電される。この値は、時間ｔ＋１におけるφ2の次の立ち上がり端まで第２コンデンサ４５１４にホールドされる。
【０３５０】
したがって、サンプルおよびホールド回路４５０１では、ＶＩは、ｔの開始時に標本化され、期間ｔの終了後までサンプルおよびホールド回路４５０１内にホールドされる（すなわち、クロック信号４５５０の期間全体よりも長くホールドされる）。ただし、次のサンプルおよびホールド回路４５０３は、φ1の次の立ち上がり端（すなわち、時間ｔ＋１の間におけるφ1の立ち上がり端）まで、第１のサンプルおよびホールド回路４５０１の出力を標本化しないことに注意が必要である。このように、第１のサンプルおよびホールド回路４５０１は時間ｔでＶＩを標本化する。このサンプルＶＩtは、時間ｔ＋１まで次のサンプルおよびホールド回路４５０３に伝搬しない。したがって、サンプルおよびホールド回路４５０１は、入力信号ＶＩのサンプルを１期間にわたって効果的にホールドまたは遅延する。この遅延期間は、図４８に４８０６として表される。
【０３５１】
実際には、第１コンデンサ４５１０内の電荷は、第１スイッチ４５０８が閉じている間（すなわち、時間ｔのサンプル期間４８０２の間）、入力信号ＶＩを追跡する。時間ｔのφ1の立ち下がり端で第１コンデンサ４５１０に保存された電荷は、入力サンプルＶＩtを構成する。言い換えれば、入力サンプルＶＩtは、時間ｔのφ1の立ち下がり端でサンプルおよびホールド回路４５０１内に定義される。サンプルおよびホールド回路４５０１の入力サンプルは、φ1の次の立ち下がり端（すなわち、時間ｔ＋１のφ1の立ち下がり端）まで再定義されない。そのため、サンプルおよびホールド回路４５０１の遅延は、図４８に示される遅延４８０７であると考えることができる。
【０３５２】
図２６のＵＤＦモジュール例２６２２のように、この節の考察は、このようにして、サンプルおよびホールド回路を使用して具現化される遅延モジュール２６２８と２６３０に大いに焦点を合わせている。しかし、本発明はこの具体例に限定されない。その代わりに、ＵＤＦモジュール内の遅延モジュールは、入ってくる信号をあらかじめ決定された量だけ遅延するように動作する任意の装置または回路を使用して実施することができる。
【０３５３】
たとえば、例示する目的でのみ図１７を参照すると、遅延モジュール１７１０と１７２２は、図３２で示されるようなスイッチト・キャパシタ・トポロジ(switched capacitor topology)３２０４を使用してそれぞれ実施することができる。スイッチトキャパシタトポロジ３２０４には、クロック信号のφ1とφ2に従って動作する２つのスイッチ（３２０８と３２０６）が含まれる。図３３Ａと３３Ｂにφ1とφ2の代表例を示す。
【０３５４】
入力信号ＶＩを遅延することに加えて、図３２に示される特定のスイッチトキャパシタも入力信号を以下のようにスケーリングする。
【０３５５】
【数８】
0004585162.tif 000010
そのため、図３２に示されるようなスイッチトキャパシタを使用するとき、スイッチトキャパシタは、遅延モジュール１７１０と１７２２および関連スケーリングモジュール１７１６と１７２４の両方の機能を実行する。
【０３５６】
遅延モジュール１７１０と１７２２は、たとえば図３４のアナログ遅延線３４０４のようなアナログ遅延線を使用してそれぞれ実施することもできる。関連技術に熟練した人々にとって明らかなように、アナログ遅延線３４０４は、コンデンサ、インダクタ、および／または抵抗器の組み合わせを使用して構築される。アナログ遅延線３４０４は、入力信号を既知の量だけ遅らせるように動作する。一部の実施例では、アナログ遅延線３４０４は、サンプラーなどの他の構成要素と組み合わせてこの機能を達成する。
【０３５７】
上記の具体例は、例示する目的でのみ提供されるのであり、範囲を限定することは目的ではない。他の具体例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．３  スケーリングモジュール
ＵＤＦモジュール内のスケーリングモジュールは、それらのそれぞれの入力に存在する信号をスケーリングするように動作する。そのようなスケーリングは、ＵＤＦモジュールのフィルタ特性（フィルタ中心周波数と帯域幅など）に貢献する。
【０３５８】
図１７に例示する目的でのみＵＤＦモジュール１７０２を参照すると、スケーリングモジュール１７１６と１７２４は、入力信号を既知の量だけスケーリングする任意の装置または回路を使用して実施することができる。スケーリングファクタは、１未満であるか（減衰の場合）または１を超える（増幅の場合）。さらに一般に、スケーリングファクタは、０などを含む（ただしこれらに限定されない）任意の実数である。
【０３５９】
たとえば、図３５に示されるように、各スケーリングモジュール１７１６と１７２４は抵抗減衰器３５０４を使用して実施することができる。関連技術に熟練した人々によって正しく評価されるように、抵抗減衰器には数多くのタイプとコンフィギュレーションがある。図３６に、抵抗減衰器３６０２の例を示す。この抵抗減衰器例３６０２は、入力Ｖ１を以下によってスケーリングする。
【０３６０】
【数９】
0004585162.tif 000011
ＵＤＦモジュール１７０２内のスケーリングモジュール１７１６と１７２４として使用するのに適した抵抗減衰器の他の回路図は、関連技術に熟練した人々にとって明らかである。
【０３６１】
さらに、増幅器／減衰器３７０４は、スケーリングモジュール１７１６と１７２４を実施する目的でも使用することができる。図３７に増幅器例３７０４を示す。関連技術に熟練した人々によって正しく評価されるように、ＵＤＦモジュール１７０２内のスケーリングモジュール１７１６と１７２４として使用するのに適した増幅器は、演算増幅器（ＯＰ  ＡＭＰＳ）、トランジスタ、ＦＥＴＳなど（ただし、これらに限定されない）、さまざまな回路構成要素を使用して実施することができる。
【０３６２】
上記の具体例は、例示する目的でのみ提供されるのであり、範囲を限定することは目的ではない。他の具体例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．４  加算器
例示する目的でのみ図１７を参照すると、加算器１７２０（ここではアナログ加算器とも呼ばれる）は、その入力で渡された信号を合計する。加算器１７２０は、複数の入力信号を合計する任意の装置または回路を使用して実施することができる。
【０３６３】
たとえば、加算器１７２０は、抵抗型アナログ加算器３８０４（図３８）を使用して実施することができる。関連技術に熟練した人々によって正しく評価されるように、抵抗型アナログ加算器には数多くのコンフィギュレーションがある。図３９は、加算器１７２０の実装に使用することができる抵抗型アナログ加算器例３９０２を示す。しかし、本発明はこれらの例によって限定されない。
【０３６４】
加算器１７２０は、ＯＰ  ＡＭＰアナログ加算器４００４（図４０）を使用して実施することもできる。関連技術に熟練した人々によって正しく評価されるように、ＯＰ  ＡＭＰアナログ加算器には数多くのタイプとコンフィギュレーションがある。例示する目的で、図４１にＯＰ  ＡＭＰアナログ加算器例４１０２を示す。ＯＰ  ＡＭＰアナログ加算器４１０２の構造と動作は、関連技術に熟練した人々にとって明らかである。本発明は、図４１に示されるＯＰ  ＡＭＰアナログ加算器４１０２の例に限定されないことを理解しておかなければならない。
【０３６５】
加算器１７２０は、アナログ加算器構成要素の組み合わせを使用して実施することができる。これは、たとえば図２６の実施例で示される。
【０３６６】
上記の具体例は、例示する目的でのみ提供されるのであり、範囲を限定することは目的ではない。他の具体例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．５  制御信号発生器
例示する目的でのみ図１７のＵＤＦモジュール１７０２を参照すると、ダウンコンバートおよび遅延モジュール１７０８および遅延モジュール１７１０と１７２２は、制御信号１７３４Ａ−１７３４Ｆに従って動作することが好ましい。制御信号１７３４Ａ−１７３４Ｆは、二相制御信号、すなわち二相（φ1およびφ2）を有する制御信号を表すことが好ましい。φ1とφ2は同じ周波数を有するが重なり合わない（ノンオーバラッピング）ことが好ましい。
【０３６７】
図４３Ｂと４３Ｄにφ1とφ2の代表例を示す。そのような二相制御信号を生成するための任意の装置と回路は、本発明によって利用することができる。図４２に、制御信号発生器１７９０の具体例を示す。
【０３６８】
制御信号発生器１７９０には、発振器４２０４が含まれる。さらに、標本化周波数ｆsで一連のパルスを生成する信号整形器４２０５が任意に含まれる。これは図４３Ａに示される。信号スプリッタ４２０６は、この振動信号を同一の２つの信号に分割する。図４３Ｂと４３Ｃに、これらの２つの信号の代表例を示す。これらの２つの信号は、制御信号発生器４２０２内のノード４２１６と４２１４にそれぞれ存在する。
【０３６９】
信号スプリッタ４２０６は、かなりの信号の減衰を引き起こす可能性がある。
その結果、本発明の一部の実施例には増幅器が含まれる場合がある。
【０３７０】
遅延モジュール４２０８は、信号の１つを遅延させるように動作して、ノード４２１８にφ2を生成する。これは図４３Ｄに示される。
【０３７１】
上記のように、一部の実施例では、これは１つ以上の制御信号（φ1および／またはφ2）におけるパルスのアパーチャ（幅）を調整するのに役立つ。そのような実施例では、オプションのアパーチャ最適化モジュール４２１０は、制御信号（φ1および／またはφ2）のパルスのアパーチャ（幅）を調整するタスクを実行する。アパーチャ最適化モジュール４２１０の実施例の構造と動作は、上記で参照した「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」と題する同時係属出願中の米国アプリケーションにおいてもさらに詳細に説明される。
【０３７２】
上記の具体例は、例示する目的でのみ提供されるのであり、範囲を限定することは目的ではない。他の具体例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．６  出力サンプルおよびホールドモジュール
ＵＤＦモジュールの一部の実施例には、出力サンプルおよびホールドモジュールが含まれる場合がある。たとえば、図２６のＵＤＦモジュール例２６２２には、出力サンプルおよびホールドモジュール２６３６が含まれる。好ましくは、出力サンプルおよびホールドモジュール２６３６は、加算器２６２６の出力に置かれる。
【０３７３】
上記に論じられた実施例から明らかなように、ＵＤＦモジュールによって生成される出力信号ＶＯは、一般に加算器の出力によって表される（ただし、これには当てはまらない実施例とアプリケーションも一部ある）。たとえば、図１７のＵＤＦモジュール１７０２を参照のこと。図２６に示されるようなＵＤＦモジュールの一部の実装では、加算器２６２６の出力に存在する値は、常に出力信号ＶＯの有効インスタンスを表しているわけではない。これは、たとえばＵＤＦモジュールを通じて信号の伝播があるためである。出力サンプルおよびホールドモジュール２６３６は、加算器２６２６の出力の有効値のみ（すなわち、出力信号ＶＯの有効インスタンスのみ）がＵＤＦモジュールの外部のダウンストリームデバイスに確実に渡されるようにする。
【０３７４】
図２６の例では、加算器２６２６の出力における値は、φ1の立ち上がり端でのみ有効であることが保証される。したがって、出力サンプルおよびホールドモジュール２６３６のスイッチ２６９１はφ1の立ち上がり端で閉じる。それによって、出力サンプルおよびホールドモジュール２６３６のコンデンサ２６９２は、加算器２６２６の出力における値まで充電される。コンデンサ２６９２のこの値は、出力平滑化モジュール２６３８に渡される。出力平滑化モジュール２６３８によって生成される信号は、出力信号ＶＯを表す。たとえば、表１５０２内のセル１５５０、および上述の付随する記載を参照のこと。
【０３７５】
上記の具体例は、例示する目的でのみ提供されるのであり、範囲を限定することは目的ではない。他の具体例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．７  出力平滑化モジュール
ＵＤＦモジュールの一部の実施例には、出力平滑化モジュールが含まれる場合がある。たとえば、図２６のＵＤＦモジュール例２６２２には、出力平滑化モジュール２６３６が含まれる。出力平滑化モジュール２６３８は、出力サンプルおよびホールドモジュール２６３６によって生成された信号を平滑化するように動作する。出力平滑化モジュールはオプションの構成要素であることに注意が必要である。
【０３７６】
上記の具体例は、例示する目的でのみ提供されるのであり、範囲を限定することは目的ではない。他の具体例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．８  中点注入の実施例：高周波遅延モジュール
図２５を参照すると、本発明の中点注入実施例のＵＤＦモジュール２５０２で利用される高周波遅延モジュール２５０６は、所与の時間にわたって比較的高い周波数信号または信号のインスタンスを遅延する任意の装置を使用して実施することができる。信号の周波数は、たとえば、ＲＦであるかそれを超える周波数である（本発明はこれらの周波数に限定されない。信号の周波数がＲＦを下回ってもよい）。
【０３７７】
高周波遅延モジュール２５０６の実装には、任意の周知の遅延線および／または送信構造を使用することができる。たとえば、高周波遅延モジュール２５０６の実装には既知の長さの伝送線路を使用することができる。関連技術に熟練した人々にとって明らかなように、特定の遅延は既知の長さの伝送線路を使用して得ることができる。
【０３７８】
高周波遅延モジュール２５０６を実施するための他の装置または構造は、ここに含まれる考察に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．９  中点注入の実施例：オプションのフィルタ
図２５を参照すると、本発明の中点注入実施例のＵＤＦモジュール２５０２内で任意に利用されるフィルタ２５０８は、任意の適切なフィルタリング装置を使用して実施することができる。好ましくは、フィルタ２５０８は高周波広帯域フィルタを表す。ＬＣコンフィギュレーション、ストリップ線路、および／または鋸フィルタなどの、任意の適切な既知のフィルタトポロジを使用することができる。フィルタ２５０８を実施するための多くの装置または構造は、ここに含まれる考察に基づいて関連技術に熟練した人々にとって明らかである。
３．４．２．１０  中点注入の実施例：ダウンコンバートモジュール
図２５を参照すると、本発明の中点注入実施例のＵＤＦモジュール２５０２内で利用されるダウンコンバートモジュール２５２６は、周波数のダウンコンバージョンを実行する任意の装置を使用して実施することができる。たとえば、ミキサーと発振器を使用する任意の周知の周波数ダウンコンバージョン装置を使用することができる。本発明での使用に適した、周波数ダウンコンバージョンを実行する他の周知の装置は、ここに含まれる考察に基づいて関連技術に熟練した人々にとって明らかである。
【０３７９】
本発明の実施例によると、ダウンコンバートモジュール２５２６は、あるいは汎用の周波数ダウンコンバージョン（ＵＦＤ）モジュールを使用して具現化される。ＵＦＤモジュールについては、上記に説明される。
３．４．２．１１  中点注入の実施例：アップコンバートモジュール
図２５を参照すると、本発明の中点注入実施例のＵＤＦモジュール２５０２内で利用されるアップコンバートモジュール２５２４は、振幅と位相の情報を保持して周波数のアップコンバージョンを実行する任意の装置を使用して実施することができる。たとえば、ミキサーと発振器を使用する任意の周知の周波数アップコンバージョン装置を使用することができる。本発明での使用に適した、周波数アップコンバージョンを実行する他の周知の装置は、ここに含まれる考察に基づいて関連技術に熟練した人々にとって明らかである。
３．４．３  集積回路（ＩＣ）としてのＵＤＦモジュールの実装
本発明は、集積回路（ＩＣ）上に具現化されるＵＤＦモジュールを狙いとしている。
【０３８０】
本発明のこの局面は、ＩＣ製造技術を考慮することによって容易に理解することができる。
【０３８１】
フィルタの製造には、コンデンサ、インダクタ、抵抗器などのようなフィルタの構成要素部品について、一般に非常にきつい許容誤差が要求される。対照的に、本発明のＵＤＦモジュールでは、そこに使用される素子の値について高い精度は要求されない。さらに特定すれば、ＵＤＦモジュールでは、そこに使用されるいずれの所与の個別素子値についても高い精度は要求されない。
【０３８２】
その代わりに、本発明によると、フィルタのパラメータは素子値の比率に依存する。これは、たとえば、スケーリングファクタがＣ１のＣ２に対する比率に依存するという図３２のスイッチトキャパシタに関する上記の説明によって示される。
【０３８３】
関連技術に熟練した人々によって正しく評価されるように、特に（ＲＦやそれを超えるような）高周波で動作するとき、個々の回路構成要素値についてきびしい許容誤差を達成することは現在の製造技術では困難である。しかし、現在の技術では、回路構成要素値の比率のきびしい許容誤差が見込まれる。一般に、これは動作するすべての周波数について言える。したがって、本発明はＩＣ製造プロセスを容易にする。
【０３８４】
本発明のこの局面は、ＩＣとして実施するＵＤＦモジュールを実現するための１つの要因である。
【０３８５】
ＩＣとしての実装を可能にするＵＤＦモジュールには、いくつかの追加の局面がある。
【０３８６】
たとえば、好ましくは周波数変換動作を実行するＵＤＦモジュールの構成要素（すなわち、汎用の周波数ダウンコンバージョンモジュール）は、限られた数の構成要素を使用して実現される。たとえば、図２６の実施例を参照のこと。ここでは、周波数ダウンコンバージョン動作は、本質的にはスイッチ２６５０とコンデンサ２６５２によって実行される。
【０３８７】
さらに、本発明によると、入力フィルタリングは、好ましくは限られた数の構成要素を使用して達成される。再び、たとえば、図２６のＵＤＦモジュール例２６２２を参照のこと。
【０３８８】
その上、本発明（入力フィルタリングと周波数変換）の目標は、好ましくは大容量コンデンサ、インダクタ、または抵抗器を使用せずに実現される。本発明のこれらの局面は、上記に論じられる。
【０３８９】
したがって、本発明のアーキテクチャは、集積回路設計技術とプロセスにとって好都合である。その結果、ここに含まれる教示に基づいて関連技術に熟練した人々によって正しく評価されるように、ＵＤＦモジュールのいずれの実施例も、既存の製造技術を使用する集積回路上に実施することができる。
３．４．４  その他の実施例
上記に説明された実施例は、例示する目的で提供される。これらの実施例は、本発明を限定するようには意図されていない。ここで説明される実施例とわずかにまたは実質的に異なる代替の実施例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。そのような代替の実施例は、本発明の適用範囲内であり精神の範囲内でもある。
【０３９０】
４  統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールの設計
本発明の実施例による統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールを設計するための方法論について、この時点で以下に説明する。この方法論は、ここで論じられるかまたは考察されるＵＤＦモジュールのいずれの実施例についても適用可能である。
【０３９１】
この方法論は例示する目的で提供されるのであり、本発明を限定する意図はないことを理解しておかなければならない。ここで説明される方法論とわずかにまたは実質的に異なる代替の設計方法論は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。そのような代替の設計方法論は、本発明の適用範囲内であり精神の範囲内でもある。
【０３９２】
ここで図４９のフローチャート４９０２を参照すると、ステップ４９０４では、ＵＤＦモジュールは所望の周波数変換特性を示すように設計される。そのような特性には、たとえば（ただしこれに限定されない）、入力信号の予期される周波数および出力信号の所望の周波数が含まれることがある。そのような特性には、たとえば（ただしこれに限定されない）、入力信号が、ＩＦ信号にダウンコンバートされるかどうか、復調済みベースバンド信号にダウンコンバートされるかどうか、ＦＭ信号からＰＭまたはＡＭ信号にダウンコンバートされるかどうかなどが含まれる。さらに、そのような特性は、たとえば（ただしこれに限定されない）、周波数変換処理中にエネルギー伝達が増大しなければならないかどうかが含まれる。
【０３９３】
ステップ４９０６では、ＵＤＦモジュールは、所望の周波数選択性特性を示すように設計される。そのような特性には、たとえば（ただしこれに限定されない）、ＵＤＦモジュールによって実行されるフィルタリングのタイプ（低域、高域、帯域、オールパス、帯域阻止、ノッチなど）、フィルタリングの中心周波数、フィルタリングの帯域幅、フィルタリングの通過帯域などが含まれる。
【０３９４】
ステップ４９０４とステップ４９０６は、いずれの順序で実行してもよいことに注意が必要である。
【０３９５】
ステップ４９０８では、ＵＤＦモジュールは、ステップ４９０４とステップ４９０６の設計についての検討に従って構築される。
【０３９６】
フローチャート４９０２のステップの動作は、この時点で、図５０のフローチャート５００２に関連してさらに詳細に説明される。
【０３９７】
ステップ４９０４（所望の周波数変換特性を示すようなＵＤＦモジュールの設計）は、図５０のステップ５００４によって代表される。好ましくは、ＵＤＦモジュールの所望の周波数変換特性は、サンプリング速度を選択することによって確立される。上記に説明したように、その他の検討もあり得る。また、上記で参照した「Ｍｅｔｈｏｄ  ａｎｄ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｄｏｗｎ−Ｃｏｎｖｅｒｔｉｎｇ  Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｓｉｇｎａｌｓ（電磁信号をダウンコンバートするための方法とシステム）」と題する同時係属出願中の米国アプリケーションにおいて詳細に説明される。
【０３９８】
ステップ４９０６（所望の周波数選択性特性を示すようなＵＤＦモジュールの設計）は、ここで説明する図５０のステップ５００６−５０１０によって代表される。
【０３９９】
ステップ５００６では、Ｓ平面の低域伝達関数が取得／選択される。関連技術に熟練した人々によって正しく評価されるように、所望の遮断周波数における低域フィルタから開始してフィルタを設計するのが一般的慣行である。関連技術に熟練した人々によってさらに正しく評価されるように、Ｂｕｔｔｅｒｗｏｒｔｈ、Ｃｈｅｂｙｓｈｅｖ、楕円フィルタなどを含む、低域伝達関数の多数の公式および／または設計テーブルがある。これらのいずれについても、ステップ５００６で取得／選択したＳ平面の低域伝達関数として利用することができる。
【０４００】
ステップ５００８では、ステップ５００６で取得されるＳ平面の低域伝達関数はＺ平面の低域伝達関数に変換される。ステップ５００８は、式８で提供される数式を有するＳ平面の低域伝達関数に、Ｓ変数を代入することによって実行されることが好ましい。関連技術に熟練した人々によって正しく評価されるように、Ｚ平面の変換に対する他のＳ平面が存在する。これらの変換は、いずれも本発明で使用することができる。
【０４０１】
【数１０】
0004585162.tif 000012
式８では、Ｔはサンプリング速度の逆数を表す（ステップ５００４で決定される）。言い換えれば、Ｔは１／（サンプリング速度）に等しい。
【０４０２】
ステップ５０１０では、必要であれば、Ｚ平面の低域伝達関数は所望のフィルタリング特性を取得する目的で変更される。好ましくは、ステップ５０１０の変更は、任意の周知の変換数式を使用して実行される。そのような周知の変換数式の例は図５１に示される（ただし、これに限定されない）。（図５１の変換数式は、ステップ５００８におけるＳ平面からＺ平面への変換の実行方法には依存しない。）これらの式では、θpは、ステップ５００６とステップ５００８で取得され変更されるＳ低域伝達関数の遮断周波数を表す。
【０４０３】
図５１の表５１０２は、ＯｐｐｅｎｈｅｉｍおよびＳｃｈａｆｅｒ著「Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ、  Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ」Ｎｅｗ  Ｊｅｒｓｅｙ、１９７５年、２３０ページに基づく。
【０４０４】
関連技術に熟練した人々によって正しく評価されるように、他の変換数式が存在する。そのような変換のいずれも、本発明で使用することができる。
【０４０５】
表５１０２の変換例を使用するとき、セル５１０６と５１１４の変換と公式を使用することによって、ステップ５００８のＺ平面の低域伝達関数からＺ平面の高域伝達関数を取得することは可能である。セル５１０８と５１１６の変換と公式を使用することによって、ステップ５００８のＺ平面の低域伝達関数からＺ平面の帯域通過伝達関数を取得することは可能である。セル５１１０と５１１８の変換と公式を使用することによって、ステップ５００８のＺ平面の低域伝達関数からＺ平面の帯域阻止伝達関数を取得することは可能である。セル５１０４と５１１２の変換と公式を使用することによって、ステップ５００８のＺ平面の低域伝達関数から、変更されたＺ平面の低域伝達関数を取得することは可能である。
【０４０６】
図５１の式と変換によって、中心周波数や通過帯域などのフィルタリング特性が確立される。たとえば、帯域フィルタに関して、セル５１０８内の変換がステップ５００８で生成されるＺ平面の低域伝達関数に適用されると、オリジナルの低域遮断周波数θpは帯域フィルタの中心周波数を表す。帯域フィルタの通過帯域は、ω1とω2によって定義される。
【０４０７】
ステップ５００６、５００８、および５０１０に関連して上記に説明したように生成されるＺ平面の伝達関数は、式１−６の伝達関数とは形式および／または内容において異なる場合があることに注意が必要である。これは、本発明の優れた柔軟性、広範な適用範囲、および広い応用範囲を示す。特に、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかなように、本発明は、いずれかのまたは少なくとも多くのステップを使用して生成されるいずれかまたは少なくとも多くのフィルタリング伝達関数に従って動作可能である（すなわち、本発明はそれらに従って実施例することができる）。
【０４０８】
引き続き図５０を参照すると、ステップ４９０８では、ＵＤＦモジュールは、ステップ５００４−５０１０の設計に関する検討に従って構築される。たとえば、図１７のＵＤＦモジュール１７０２を検討すること。ＵＤＦモジュール１７０２の遅延素子の数と遅延素子の配置（ダウンコンバートおよび遅延モジュール１７０８や遅延モジュール１７１０、１７２２など）は、ステップ５００６、５００８、および５０１０の動作後に作成されるフィルタ伝達関数の遅延係数によって指図される。これは、以前の節における考察から明らかである。ステップ５００４で選択されるサンプリング速度は、制御信号１７３４に対応している。（ステップ５００６、５００８、および５０１０の動作後に作成される）フィルタ伝達関数の定数は、スケーリングモジュール１７１６、１７２４（および任意に１７９０）によって得られる。
【０４０９】
５  調整可能なＵＤＦモジュール
上記のように、例示する目的でのみ図１７を参照すると、ＵＤＦモジュール１７０２の周波数変換と選択性の特性は、大方は制御信号１７３４（サンプルクロックを含む）およびスケーリングモジュール１７１６と１７２４によって決まる。ＵＤＦモジュールの実施例では、制御信号１７３４およびスケーリングモジュール１７１６と１７２４などを含む（ただしこれらに限定されない）、様々なパラメータが調整可能である。したがって、制御信号１７３４およびスケーリングモジュール１７１６と１７２４に依存するＵＤＦモジュールの周波数変換と選択性の特性は調整可能である。一部の実施例では、そのような特性（およびおそらく他の特性）は電子的に調整可能である。
【０４１０】
出力信号の所望の周波数などを含む（ただしこれらに限定されない）周波数変換の特性は、入力信号が、ＩＦ信号にダウンコンバートされるかどうか、復調済みベースバンド信号にダウンコンバートされるかどうか、ＦＭ信号からＰＭ信号またはＡＭ信号などにダウンコンバートされるかどうかにかかわらず、および周波数変換処理中にエネルギー伝達が増大しなければならないかどうかにかかわらず、たとえば（ただしこれに限定されない）制御信号１７３４の特性（速度および／またはパルスのアパーチャなど）を調整することによって調整可能である。
【０４１１】
フィルタの中心周波数、フィルタの帯域幅、フィルタの通過帯域、フィルタのタイプなどを含む（ただしこれらに限定されない）周波数選択性特性は、たとえば（ただしこれに限定されない）スケーリングモジュール１７１６と１７２２のスケーリングファクタ、および／または制御信号１７３４（速度および／またはパルスのアパーチャなど）を調整することによって調整可能である。
【０４１２】
制御信号は、たとえば、調整可能な発振器を使用した制御信号発生器４２０２（図４２）を実施することによって、および調整可能な構成要素（調整可能抵抗器、コンデンサ、インダクタなど）を使用したアパーチャ最適化モジュール４２１０を実施することによって調整することができる。そのような調整可能な素子は、電気的に調整可能である。
【０４１３】
スケーリングファクタは、調整可能抵抗器、コンデンサ、インダクタなど調整可能な構成要素を使用するスケーリングモジュール１７１６と１７２２を実施することによって調整することができる。そのような調整可能な素子は、電気的に調整可能である。
【０４１４】
調整可能デバイスは、手操作で制御することができる。あるいは、ＵＤＦモジュールの実施例には、そのような調整可能デバイスを自動的に制御するための制御モジュールが含まれる（一部の実施例では、制御モジュールはユーザー入力および／またはコマンドに従って動作する）。制御モジュールは、ＵＤＦモジュールが動的に調整可能なようにリアルタイムで動作する。制御モジュールは、ソフトウェア制御されたプロセッサや、状態マシンなど、またはそれらの組み合わせとして実施することができる。
【０４１５】
６  増幅
上記に説明したように、本発明の実施例による統一化されたダウンコンバーティングとフィルタリングは、周波数のダウンコンバージョンとフィルタリングの両方に関与する。本発明の実施例によると、本発明の統一化されたダウンコンバーティングとフィルタリングには、信号の増幅も含まれる。この節では、本発明のこの機能について論じる。
【０４１６】
たとえば、例としての目的のみで、帯域フィルタの伝達関数例を表す式２を思い起こしてみる。（式２は、例示する目的でのみ参照されることに注意が必要である。本発明のこの局面は、他の伝達関数および他のタイプのフィルタにも適用可能である。）
【０４１７】
【数１１】
0004585162.tif 000013
分子をＫでスケーリングすることによって、係数Ｋでの増幅または減衰を達成することが可能である。Ｋは実数である。式２に対してこれを行うと、以下が得られる。
【０４１８】
【数１２】
0004585162.tif 000014
ＶＯを解決すると以下が得られる。
【０４１９】
ＶＯ＝Ｋα1ｚ-1ＶＩ−β1ｚ-1ＶＯ−β0ｚ-2ＶＯ        式１０
本発明の実施例では、そのような増幅は、式９と式１０によって指定されるように、スケールファクタＫを有するスケーリングモジュールをＵＤＦモジュールの各順方向送りパスに挿入することによって達成される。たとえば、図１７のＵＤＦモジュール１７０２を検討すること。スケールファクタＫを有するスケーリングモジュール１７９０はそれぞれの順方向送りパスに挿入され、それによってＫの増幅または減衰ファクタが達成される。スケーリングモジュール１７９０は、電気的に調整可能（ａｄｊｕｓｔａｂｌｅ／ｔｕｎａｂｌｅ）である。
【０４２０】
あるいは、スケーリングモジュール１７１６のスケールファクタは、増幅／減衰のスケールファクタＫを取り入れるように調整される。そのような実施例では、スケーリングモジュール１７１６のスケールファクタは、フィルタリング動作と増幅／減衰動作の両方に影響する。
【０４２１】
本発明のこの機能は任意であることに注意が必要である。増幅が要求されない場合は、スケーリングモジュール１７９０を省略することができる（または、それらのスケールファクタを１に設定することができる）。
【０４２２】
本発明は、増幅の調整をサポートする。すなわち、ＵＤＦモジュール１７０２によって達成される増幅は、スケーリングモジュール１７１６のスケールファクタを調整することによって調整することができる。そのような増幅の調整は、静的または動的に実行することができる。さらに、電子的に実行することができる。
【０４２３】
そのような調整は、手操作で制御することができる。または、ソフトウェア、ハードウェア状態マシンなどもしくはそれらの組み合わせから成る制御モジュールに従って動作するプロセッサを使用して、自動的に制御することができる。一部の実施例では、制御モジュールは、ユーザー入力および／またはコマンドに従って動作する。
【０４２４】
本発明のこの増幅機能は、例示する目的でのみ、図１７のＵＤＦモジュール例１７０２の文脈で説明された。ここに説明される増幅機能は、他のＵＤＦモジュールにも等しく適用可能である。
【０４２５】
７  応用例
以下の節では、本発明のＵＤＦモジュールに関わるアプリケーションについて説明する。本発明には、これらのアプリケーションが含まれる。本発明は、以下に説明する特定のアプリケーションに限定されないことを理解しておかなければならない。以下の同等物、拡張、変化、逸脱などは、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。特に、少なくとも周波数変換動作と周波数選択性動作の実行を要求するいずれのアプリケーションもここに説明されるＵＤＦモジュールを利用することができる。そのようなアプリケーションは、本発明の適用範囲内であり精神の範囲内でもある。
７．１  受信機
上記のように図８に関連して、受信機は周波数変換８０８、周波数選択８１０、および増幅８１２という３つの主要機能を実行する。
【０４２６】
統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールの実施例では、周波数変換動作８０８と周波数選択モジュール８１０を実行する。一部の実施例では、ＵＤＦモジュールによって実行される周波数選択動作８１０は、ＲＦおよびそれを超える周波数などを含む任意の周波数における入力フィルタリングを表す。そのため、ＵＤＦモジュールのそのような実施例は、増幅を除く受信機の主要機能を実行する。
【０４２７】
したがって、増幅器内にＵＤＦモジュール１１０２を組み合わせることによって、本発明による受信機を作り上げることができる。これは図３０に示される。
【０４２８】
この受信機３００２によって、ＵＤＦモジュール３００６は、ここで説明した方法で入力信号３００４に対して、統一化された周波数選択と変換動作を実行する。増幅器３００８は、ＵＤＦモジュール１１０２の出力を増幅して、それによって出力信号３０１０を生成する。図３１のフローチャート３１０２に、受信機３００２のこの動作を示す。
【０４２９】
一部のアプリケーションでは、ＵＤＦモジュール３００６によって生成される出力信号のレベルはダウンストリーム処理に十分である。そのような場合、増幅器は必要ない。この場合、図３０に示されるＵＤＦモジュール３００６の実施例（周波数の選択と変換を実行するが増幅はしない）は、受信機の役割を果たすのに十分である。
【０４３０】
上述のように、一部のＵＤＦ実施例は増幅も実行する。そのような実施例では、ＵＤＦモジュールは、受信機の主要機能（すなわち、周波数変換８０８、周波数選択８１０、および増幅８１２）を実行する。そのような実施例では、受信機の役割を果たすにはＵＤＦモジュールのみで十分である。
【０４３１】
関連技術に熟練した人々にとって明らかなように、受信機３００２は集積回路（ＩＣ）上に実施することができる。上記に論じられたように、ＵＤＦモジュールはＩＣ上に実施することができる。アプリケーションによっては、ＵＤＦモジュールは受信機に要求される機能のすべてではないにしても大部分を実行する。したがって、ＵＤＦモジュールの実施例を使用して具現化されるいずれの受信機もＩＣ上に実装できるということになる。本発明の実施例は、ＩＣ上に具現化されるそのような受信機を狙いとしている。
７．２  その他の応用例
上記に説明されたアプリケーションは、例示する目的で提供される。これらのアプリケーションは、本発明を限定するようには意図されていない。ここで説明されるアプリケーションとわずかにまたは実質的に異なる代替のアプリケーションは、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。そのような代替のアプリケーションは、本発明の適用範囲内であり精神の範囲内でもある。
【０４３２】
たとえば（ただしこれに限定されない）、図５２Ａ−５２Ｃに示されるように、ＵＤＦの実施例は（任意の組み合わせまたは順序で）フィルタリングと周波数変換を伴うアプリケーションで利用することができる。さらに、図５２Ｄに示されるように、ＵＤＦの実施例は、フィルタリングを伴う一方でダウンコンバージョンを行うまたは行わないアプリケーションで利用することができる（後者の場合、そのようなＵＤＦの実施例による周波数ダウンコンバージョンの範囲は最小限に抑えられる）。さらに、図５２Ｅに示されるように、ＵＤＦの実施例は、ダウンコンバージョンを伴う一方でフィルタリングを行うまたは行わないアプリケーションで利用することができる（後者の場合、そのようなＵＤＦの実施例では実質的にすべての周波数は通過させられる）。加えて、図５２Ｆに示されるように、ＵＤＦの実施例は増幅または減衰を伴うアプリケーションで利用することができる。本発明のこれらの機能は、組み合わせることができることに注意が必要である。具体的には、アプリケーション次第で、１つ以上のフィルタリング、周波数変換、および増幅／減衰を所望の組み合わせで並べることができる。
【０４３３】
８  結論
ここでは、本発明のシステムと構成要素の実装について説明した。他の箇所で述べたように、これらの実施例は例示する目的でのみ説明されたのであり、範囲を限定することは目的ではない。本発明のシステムと構成要素の、ソフトウェアやソフトウェア／ハードウェアの実装など（ただしこれらに限定されない）他の実装の実施例も可能であり、本発明の範囲に含まれる。このような実装の実施例は、ここに含まれる教示に基づいて関連技術に熟練した人々にとって明らかである。
【０４３４】
本発明の様々なアプリケーション実施例は上記に説明されたが、それらは例としての目的でのみ提示されたのであり、範囲を限定することは目的ではないことを理解しておく必要がある。したがって、本発明の幅と適用範囲は、上記に説明した模範的な実施例のいずれによっても限定されるべきではなく、前述の特許請求の範囲およびそれらの同等物に従ってのみ定義されなければならない。
【図面の簡単な説明】
本発明について、添付図面に関連して説明する。
【図１】従来型受信機のブロック図である。
【図２】図１の従来型受信機の動作を表すフローチャートである。
【図３】図１の従来型受信機の動作マップを示す。
【図４Ａ】図１の従来型受信機の動作説明に使用される波形である。
【図４Ｂ】図１の従来型受信機の動作説明に使用される波形である。
【図４Ｃ】図１の従来型受信機の動作説明に使用される波形である。
【図４Ｄ】図１の従来型受信機の動作説明に使用される波形である。
【図４Ｅ】図１の従来型受信機の動作説明に使用される波形である。
【図４Ｆ】図１の従来型受信機の動作説明に使用される波形である。
【図４Ｇ】図１の従来型受信機の動作説明に使用される波形である。
【図５】フィルタのＱファクタの計算方法を示すために使用される。
【図６Ａ】異なる種類のフィルタの特性を示す。
【図６Ｂ】異なる種類のフィルタの特性を示す。
【図６Ｃ】異なる種類のフィルタの特性を示す。
【図６Ｄ】異なる種類のフィルタの特性を示す。
【図７Ａ】異なる種類の変調方式を示す。
【図７Ｂ】異なる種類の変調方式を示す。
【図７Ｃ】異なる種類の変調方式を示す。
【図８】受信機および受信機によって実行される機能のブロック図である。
【図９】本発明の好ましい実施例による受信機の動作マップである。
【図１０Ａ】図９の動作マップの説明に使用される波形である。
【図１０Ｂ】図９の動作マップの説明に使用される波形である。
【図１０Ｃ】図９の動作マップの説明に使用される波形である。
【図１０Ｄ】図９の動作マップの説明に使用される波形である。
【図１０Ｅ】図９の動作マップの説明に使用される波形である。
【図１１】本発明の実施例による、統一(unified)ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールのブロック図である。
【図１２】本発明による、周波数選択性動作と周波数変換動作の統一化された性能が示される、図１１のＵＤＦモジュールのブロック図である。
【図１３】本発明の実施例による、周波数変換動作に関する動作が周波数選択性動作に関する動作の前に実行されることが示される、図１１のＵＤＦモジュールのブロック図である。
【図１４】本発明の実施例による、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールの動作が示されるフローチャートである。
【図１５】ＵＤＦモジュール例（図２６に示される）でのノードにおける値の例を、連続的にインクリメントする時間で示した表である。
【図１６】本発明の実施例によって実行された、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）動作のさらに詳細な動作フローチャートである。
【図１７】本発明の実施例による、ＵＤＦモジュール例のさらに詳細なブロック図である。
【図１８】本発明の実施例によって実行された、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）動作の動作フローチャートである。ここで、フィルタリング動作は帯域フィルタリング動作から成る。
【図１９】図１８の動作ステップの実施例である。
【図２０】図１９のＵＤＦモジュールのノードにおける値の例を、連続的にインクリメントする時間で示した表である。
【図２１】フィルタ例のブロック図の例である。
【図２２】本発明の実施例によって実行された、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）動作の動作フローチャートである。ここで、フィルタリング動作は低域フィルタリング動作から成る。
【図２３】図２２のフローチャートのステップを実施するのに役立つＵＤＦモジュールの例である。
【図２４】本発明の中点注入実施例の一例に関する、動作を示すフローチャートである。
【図２５】図２４のフローチャートの動作ステップを実行するのに役立つＵＤＦモジュールの例である。
【図２６】本発明の実施例によるＵＤＦモジュールの実施例である。
【図２７Ａ】図２６にあるＵＤＦモジュールのフィルタの特徴を説明するために使用される。
【図２７Ｂ】図２６にあるＵＤＦモジュールのフィルタの特徴を説明するために使用される。
【図２８Ａ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２８Ｂ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２８Ｃ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２８Ｄ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２８Ｅ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２８Ｆ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２９Ａ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２９Ｂ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２９Ｃ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２９Ｄ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２９Ｅ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図２９Ｆ】図２６にあるＵＤＦモジュールの動作説明に使用される波形である。
【図３０】本発明の実施例による、受信機の例を示すブロック図である。
【図３１】本発明の実施例による、図３０の受信機の動作を表すフローチャートである。
【図３２】本発明の実施例による、ＵＤＦモジュール例での遅延モジュールの実装に使用されるスイッチトキャパシタの例を示す。
【図３３Ａ】二相φ1およびφ2を有するクロック信号を示す。
【図３３Ｂ】二相φ1およびφ2を有するクロック信号を示す。
【図３４】本発明の実施例による、ＵＤＦモジュール例の遅延モジュールの実装に使用されるアナログ遅延線の例を示す。
【図３５】本発明の実施例による、ＵＤＦモジュール例でのスケーリングモジュールの実装に使用される抵抗減衰器の例を示す。
【図３６】抵抗減衰器の例を示す。
【図３７】本発明の実施例による、ＵＤＦモジュール例でのスケーリングモジュールの実装が可能な増幅器の例を示す。
【図３８】本発明の実施例による、ＵＤＦモジュール例でのアナログ加算器／加算器の実装が可能な抵抗型アナログ加算器の例を示す。
【図３９】抵抗型アナログ加算器の例を示す。
【図４０】本発明の実施例による、ＵＤＦモジュール例でのアナログ加算器／加算器の実装が可能なＯＰＡＭＰ（演算増幅器）の例を示す。
【図４１】ＯＰＡＭＰアナログ加算器の例を示す。
【図４２】本発明の実施例による制御信号発生器の例を示す。
【図４３Ａ】図４２の制御信号発生器内のノードに存在する信号を示す。
【図４３Ｂ】図４２の制御信号発生器内のノードに存在する信号を示す。
【図４３Ｃ】図４２の制御信号発生器内のノードに存在する信号を示す。
【図４３Ｄ】図４２の制御信号発生器内のノードに存在する信号を示す。
【図４４】本発明の代替実施例による、ＵＤＦモジュール例の動作マップを示す。
【図４５】本発明の実施例による、サンプルおよびホールド回路の動作を示すために使用される。
【図４６】図４５で示したサンプルとホールド回路の動作例を表すフローチャートである。
【図４７】図４５のサンプルとホールド回路内のノードに存在する値の例を示す表である。
【図４８】図４５のサンプルとホールド回路内にあるスイッチの制御に使用される二相クロック信号の例を示す。
【図４９】本発明の実施例による、ＵＤＦモジュールが設計される方法を表すフローチャートである。
【図５０】本発明の実施例による、ＵＤＦモジュールが設計される方法を表すさらに詳細なフローチャートである。
【図５１】発明の実施例によるＵＤＦモジュールを設計するときに使用することができる、変換式の表の例を示す。
【図５２Ａ】発明の実施例によるＵＤＦモジュールの応用例を示す。
【図５２Ｂ】発明の実施例によるＵＤＦモジュールの応用例を示す。
【図５２Ｃ】発明の実施例によるＵＤＦモジュールの応用例を示す。
【図５２Ｄ】発明の実施例によるＵＤＦモジュールの応用例を示す。
【図５２Ｅ】発明の実施例によるＵＤＦモジュールの応用例を示す。
【図５２Ｆ】発明の実施例によるＵＤＦモジュールの応用例を示す。
【図５３Ａ】本発明の実施例によるエイリアシングモジュールの例を示す。
【図５３Ａ−１】本発明の実施例によるエイリアシングモジュールの例を示す。
【図５３Ｂ】図５３Ａおよび図５３Ａ−１のエイリアシングモジュールの動作説明に使用される波形の例を示す。
【図５３Ｃ】図５３Ａおよび図５３Ａ−１のエイリアシングモジュールの動作説明に使用される波形の例を示す。
【図５３Ｄ】図５３Ａおよび図５３Ａ−１のエイリアシングモジュールの動作説明に使用される波形の例を示す。
【図５３Ｅ】図５３Ａおよび図５３Ａ−１のエイリアシングモジュールの動作説明に使用される波形の例を示す。
【図５３Ｆ】図５３Ａおよび図５３Ａ−１のエイリアシングモジュールの動作説明に使用される波形の例を示す。
【図５４Ａ】発明の実施例に関連したフィルタ関連の式を示す。
【図５４Ｂ】発明の実施例に関連したフィルタ関連の式を示す。
【図５４Ｃ】発明の実施例に関連したフィルタ関連の式を示す。
【図５５】本発明の実施例による、有限インパルス応答（ＦＩＲ）フィルタリングを実行する、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールのブロック図である。
【図５６】本発明の実施例による、移動平均フィルタリングを実行する、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールのブロック図である。
【図５７Ａ】図５６のＵＤＦモジュールの動作説明に使用される制御信号の例を示す。
【図５７Ｂ】図５６のＵＤＦモジュールの動作説明に使用されるフィルタ通過帯域の例を示す。
【図５８Ａ】本発明の実施例による、ｎパスフィルタの代表的な統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールのブロック図である。
【図５８Ｂ】本発明の実施例による、ｎパスフィルタの代表的な統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールのブロック図である。
【図５９Ａ】図５８ＡのＵＤＦモジュールの動作説明に使用される制御信号の例である。
【図５９Ｂ】図５８ＡのＵＤＦモジュールの動作説明に使用される制御信号の例である。
【図５９Ｃ】図５８ＡのＵＤＦモジュールの動作説明に使用される制御信号の例である。
【図６０】本発明の実施例による、典型的な受動フィルタである、統一ダウンコンバーティングおよびフィルタリング（ＵＤＦ）モジュールのブロック図である。
【図６１】本発明の実施例によるＦＩＲフィルタの例を示すブロック図である。
【図６２】ＦＩＲフィルタ例の特性を示す。
【図６３】本発明の別の実施例によるＵＤＦモジュールのブロック図である。
【図６４Ａ】本発明の実施例によるスイッチモジュールの具体例を示す。
【図６４Ｂ】本発明の実施例によるスイッチモジュールの具体例を示す。
【図６４Ｃ】本発明の実施例によるスイッチモジュールの具体例を示す。
【図６４Ｄ】本発明の実施例によるスイッチモジュールの具体例を示す。
【図６５Ａ】アパーチャ発生器の例を示す。
【図６５Ｂ】アパーチャ発生器の例を示す。
【図６５Ｃ】アパーチャ発生器の例を示す。
【図６５Ｄ】アパーチャ発生器の例を示す。
【図６５Ｅ】本発明の実施例による発振器を示す。
【図６６】本発明の実施例による、オプションのエネルギー伝達信号モジュールを備えたエネルギー伝達システムを示す。
【図６７】本発明の実施例による、入出力インピーダンス整合機能を備えたエイリアシングモジュールを示す。
【図６８Ａ】パルス発生器の例を示す。
【図６８Ｂ】図６８Ａのパルス発生器に関する波形の例を示す。
【図６８Ｃ】図６８Ａのパルス発生器に関する波形の例を示す。
【図６９】本発明の実施例による、スイッチモジュールと応答ストレージモジュールを備えたエネルギー伝達モジュールの例を示す。
【図７０Ａ】本発明の実施例によるエネルギー伝達システムの例を示す。
【図７０Ｂ】本発明の実施例によるエネルギー伝達システムの例を示す。
【図７１Ａ】本発明の実施例によるエネルギー伝達信号モジュールの例を示す。
【図７１Ｂ】本発明の実施例によるステートマシン動作のフローチャートを示す。
【図７１Ｃ】エネルギー伝達信号モジュールの例である。
【図７２】本発明の実施例による、１０１．１ＭＨｚクロックを使用する、９１５ＭＨｚ信号を５ＭＨｚ信号にダウンコンバートする回路の概略図である。
【図７３】本発明の実施例による図７２の回路のシミュレーション波形を示す。
【図７４】本発明の実施例による、１０１ＭＨｚクロックを使用する、９１５ＭＨｚ信号を５ＭＨｚ信号にダウンコンバートする回路の概略図である。
【図７５】本発明の実施例による、図７４の回路のシミュレーション波形を示す。
【図７６】本発明の実施例による、１０１．１ＭＨｚクロックを使用する、９１５ＭＨｚ信号を５ＭＨｚ信号にダウンコンバートする回路の概略図である。
【図７７】本発明の実施例による、図７６の回路のシミュレーション波形を示す。
【図７８】本発明の実施例によって、５００Ｋボーのボーレートで９１３ＭＨｚと９１７ＭＨｚを交互に切り替えるＦＳＫソースと接続した図７２の回路の概略図を示す。
【図７９Ａ】本発明の実施例によるエネルギー伝達システムの例を示す。
【図７９Ｂ】図７９Ａのシステム例に関するタイミング図の例を示す。
【図７９Ｃ】図７９Ａのシステム例に関するタイミング図の例を示す。
【図８０】本発明の実施例によるバイパスネットワークの例を示す。
【図８１】本発明の実施例によるバイパスネットワークの例を示す。
【図８２】本発明の実施例の一例を示す。
【図８３Ａ】本発明の実施例による、リアルタイムアパーチャ制御回路の例を示す。
【図８３Ｂ】本発明の実施例による、リアルタイムアパーチャ制御のクロック信号例のタイミング図を示す。
【図８３Ｃ】本発明の実施例による、リアルタイムアパーチャ制御に使用されるオプションのイネーブル信号例のタイミング図を示す。
【図８３Ｄ】本発明の実施例による、リアルタイムアパーチャ制御の反転クロック信号のタイミング図を示す。
【図８３Ｅ】本発明の実施例による、リアルタイムアパーチャ制御の遅延クロック信号例のタイミング図を示す。
【図８３Ｆ】本発明の実施例によるリアルタイムで制御されるアパーチャを有する、パルスを含むエネルギー伝達例のタイミング図を示す。
【図８４】本発明の実施例の一例を示す。
【図８５】本発明の実施例の一例を示す。
【図８６】本発明の実施例の一例を示す。
【図８７】本発明の実施例の一例を示す。
【図８８Ａ】図８４に示される実施例の一例のタイミング図である。
【図８８Ｂ】図８５に示される実施例の一例のタイミング図である。
【図８９Ａ】図８６に示される実施例の一例のタイミング図である。
【図８９Ｂ】図８７に示される実施例の一例のタイミング図である。
【図９０Ａ】本発明の実施例の一例を示す。
【図９０Ｂ】本発明による、電荷移動を求めるための式を示す。
【図９０Ｃ】本発明による、コンデンサ充電とアパーチャとの関係を示す。
【図９０Ｄ】本発明による、コンデンサ充電とアパーチャとの関係を示す。
【図９０Ｅ】本発明による、電力と充電との関係の式を示す。
【図９０Ｆ】本発明による、挿入損の式を示す。
【図９１】オリジナルのＦＳＫ波形７８０２とダウンコンバート波形７８０４を示す。
【図１】
0004585162.tif 000015
【図２】
0004585162.tif 000016
【図３】
0004585162.tif 000017
【図４Ａ】
0004585162.tif 000018
【図４Ｂ】
0004585162.tif 000019
【図４Ｃ】
0004585162.tif 000020
【図４Ｄ】
0004585162.tif 000021
【図４Ｅ】
0004585162.tif 000022
【図４Ｆ】
0004585162.tif 000023
【図４Ｇ】
0004585162.tif 000024
【図５】
0004585162.tif 000025
【図６Ａ】
0004585162.tif 000026
【図６Ｂ】
0004585162.tif 000027
【図６Ｃ】
0004585162.tif 000028
【図６Ｄ】
0004585162.tif 000029
【図７Ａ】
0004585162.tif 000030
【図７Ｂ】
0004585162.tif 000031
【図７Ｃ】
0004585162.tif 000032
【図８】
0004585162.tif 000033
【図９】
0004585162.tif 000034
【図１０Ａ】
0004585162.tif 000035
【図１０Ｂ】
0004585162.tif 000036
【図１０Ｃ】
0004585162.tif 000037
【図１０Ｄ】
0004585162.tif 000038
【図１０Ｅ】
0004585162.tif 000039
【図１１】
0004585162.tif 000040
【図１２】
0004585162.tif 000041
【図１３】
0004585162.tif 000042
【図１４】
0004585162.tif 000043
【図１５】
0004585162.tif 000044
【図１６】
0004585162.tif 000045
【図１７】
0004585162.tif 000046
【図１８】
0004585162.tif 000047
【図１９】
0004585162.tif 000048
【図２０】
0004585162.tif 000049
【図２１】
0004585162.tif 000050
【図２２】
0004585162.tif 000051
【図２３】
0004585162.tif 000052
【図２４】
0004585162.tif 000053
【図２５】
0004585162.tif 000054
【図２６】
0004585162.tif 000055
【図２７Ａ】
0004585162.tif 000056
【図２７Ｂ】
0004585162.tif 000057
【図２８Ａ】
0004585162.tif 000058
【図２８Ｂ】
0004585162.tif 000059
【図２８Ｃ】
0004585162.tif 000060
【図２８Ｄ】
0004585162.tif 000061
【図２８Ｅ】
0004585162.tif 000062
【図２８Ｆ】
0004585162.tif 000063
【図２９Ａ】
0004585162.tif 000064
【図２９Ｂ】
0004585162.tif 000065
【図２９Ｃ】
0004585162.tif 000066
【図２９Ｄ】
0004585162.tif 000067
【図２９Ｅ】
0004585162.tif 000068
【図２９Ｆ】
0004585162.tif 000069
【図３０】
0004585162.tif 000070
【図３１】
0004585162.tif 000071
【図３２】
0004585162.tif 000072
【図３３Ａ】
0004585162.tif 000073
【図３３Ｂ】
0004585162.tif 000074
【図３４】
0004585162.tif 000075
【図３５】
0004585162.tif 000076
【図３６】
0004585162.tif 000077
【図３７】
0004585162.tif 000078
【図３８】
0004585162.tif 000079
【図３９】
0004585162.tif 000080
【図４０】
0004585162.tif 000081
【図４１】
0004585162.tif 000082
【図４２】
0004585162.tif 000083
【図４３Ａ】
0004585162.tif 000084
【図４３Ｂ】
0004585162.tif 000085
【図４３Ｃ】
0004585162.tif 000086
【図４３Ｄ】
0004585162.tif 000087
【図４４】
0004585162.tif 000088
【図４５】
0004585162.tif 000089
【図４６】
0004585162.tif 000090
【図４７】
0004585162.tif 000091
【図４８】
0004585162.tif 000092
【図４９】
0004585162.tif 000093
【図５０】
0004585162.tif 000094
【図５１】
0004585162.tif 000095
【図５２Ａ】
0004585162.tif 000096
【図５２Ｂ】
0004585162.tif 000097
【図５２Ｃ】
0004585162.tif 000098
【図５２Ｄ】
0004585162.tif 000099
【図５２Ｅ】
0004585162.tif 000100
【図５２Ｆ】
0004585162.tif 000101
【図５３Ａ】
0004585162.tif 000102
【図５３Ａ−１】
0004585162.tif 000103
【図５３Ｂ】
0004585162.tif 000104
【図５３Ｃ】
0004585162.tif 000105
【図５３Ｄ】
0004585162.tif 000106
【図５３Ｅ】
0004585162.tif 000107
【図５３Ｆ】
0004585162.tif 000108
【図５４Ａ】
0004585162.tif 000109
【図５４Ｂ】
0004585162.tif 000110
【図５４Ｃ】
0004585162.tif 000111
【図５５】
0004585162.tif 000112
【図５６】
0004585162.tif 000113
【図５７Ａ】
0004585162.tif 000114
【図５７Ｂ】
0004585162.tif 000115
【図５８Ａ】
0004585162.tif 000116
【図５８Ｂ】
0004585162.tif 000117
【図５９Ａ】
0004585162.tif 000118
【図５９Ｂ】
0004585162.tif 000119
【図５９Ｃ】
0004585162.tif 000120
【図６０】
0004585162.tif 000121
【図６１】
0004585162.tif 000122
【図６２】
0004585162.tif 000123
【図６３】
0004585162.tif 000124
【図６４Ａ】
0004585162.tif 000125
【図６４Ｂ】
0004585162.tif 000126
【図６４Ｃ】
0004585162.tif 000127
【図６４Ｄ】
0004585162.tif 000128
【図６５Ａ】
0004585162.tif 000129
【図６５Ｂ】
0004585162.tif 000130
【図６５Ｃ】
0004585162.tif 000131
【図６５Ｄ】
0004585162.tif 000132
【図６５Ｅ】
0004585162.tif 000133
【図６６】
0004585162.tif 000134
【図６７】
0004585162.tif 000135
【図６８Ａ】
0004585162.tif 000136
【図６８Ｂ】
0004585162.tif 000137
【図６８Ｃ】
0004585162.tif 000138
【図６９】
0004585162.tif 000139
【図７０Ａ】
0004585162.tif 000140
【図７０Ｂ】
0004585162.tif 000141
【図７１Ａ】
0004585162.tif 000142
【図７１Ｂ】
0004585162.tif 000143
【図７１Ｃ】
0004585162.tif 000144
【図７２】
0004585162.tif 000145
【図７３】
0004585162.tif 000146
【図７４】
0004585162.tif 000147
【図７５】
0004585162.tif 000148
【図７６】
0004585162.tif 000149
【図７７】
0004585162.tif 000150
【図７８】
0004585162.tif 000151
【図７９Ａ】
0004585162.tif 000152
【図７９Ｂ】
0004585162.tif 000153
【図７９Ｃ】
0004585162.tif 000154
【図８０】
0004585162.tif 000155
【図８１】
0004585162.tif 000156
【図８２】
0004585162.tif 000157
【図８３Ａ】
0004585162.tif 000158
【図８３Ｂ】
0004585162.tif 000159
【図８３Ｃ】
0004585162.tif 000160
【図８３Ｄ】
0004585162.tif 000161
【図８３Ｅ】
0004585162.tif 000162
【図８３Ｆ】
0004585162.tif 000163
【図８４】
0004585162.tif 000164
【図８５】
0004585162.tif 000165
【図８６】
0004585162.tif 000166
【図８７】
0004585162.tif 000167
【図８８Ａ】
0004585162.tif 000168
【図８８Ｂ】
0004585162.tif 000169
【図８９Ａ】
0004585162.tif 000170
【図８９Ｂ】
0004585162.tif 000171
【図９０Ａ】
0004585162.tif 000172
【図９０Ｂ】
0004585162.tif 000173
【図９０Ｃ】
0004585162.tif 000174
【図９０Ｄ】
0004585162.tif 000175
【図９０Ｅ】
0004585162.tif 000176
【図９０Ｆ】
0004585162.tif 000177
【図９１】
0004585162.tif 000178