(57)【特許請求の範囲】
【請求項１】
複数の光センサであって、各々がコネクタに関連している前記複数の光センサと、出力ラインと、前記複数の光センサのうち選択される光センサに関連するコネクタを閉じることによって、出力ライン上に信号を出力するために前記複数の光センサの１つを選択するセレクタと、を含む画像センサアレイをテストする方法であって、
前記複数の光センサが所定の順序で前記出力ラインへ信号を出力するように、前記セレクタが、前記複数の光センサの各々を選択するのと同時に、出力ラインにおいて電圧をモニタし、
前記セレクタが特定のコネクタに関連する前記光センサを選択したときに、前記出力ラインを接地に接続し、
出力ラインにおけるバイアスが所定の範囲からはずれるまで減少するか否かを判定する、
方法。
【請求項２】
複数の光センサであって、各々がコネクタに関連している前記複数の光センサと、出力ラインと、前記複数の光センサのうち選択される光センサに関連するコネクタを閉じることによって、出力ライン上に信号を出力するために前記複数の光センサの１つを選択するセレクタと、を含む画像センサアレイをテストする方法であって、
前記出力ラインを接地に接続し、
前記複数の光センサが所定の順序で前記出力ラインへ信号を出力するように、前記セレクタが、前記複数の光センサの各々を選択するのと同時に、出力ラインにおいて電圧をモニタする、
方法であって、
前記出力ラインにおける前記コネクタが接続されている位置を含む前記出力ラインにおける領域を第１の領域とし、前記出力ラインにおける、該第１の領域を挟む２つの領域の内、一方の領域を第２の領域と他方の領域を第３の領域とした場合に、一端が該第２の領域に他端が前記接地の側に接続されるように抵抗が、一端が該第３の領域に接続されたキャパシタが設けられており、
前記セレクタは、前記光センサの各々を所定の時間区間において選択し、
前記抵抗の抵抗値は、前記選択された前記光センサの出力がゼロであるときに前記出力ラインを接地に接続した場合、前記出力ラインにおける電圧が、前記所定の時間区間内に所定の範囲からはずれるまで減少するように設定されている、
方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はラスタ入力スキャナで用いられる画像センサアレイに関する。特に、本発明は、各光センサがそれ自身の個別の転送回路を含む感光性チップに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
画像センサアレイは典型的には、画像を有する原稿をラスタ走査し各光センサによって読み取られる微細な画像領域を画像信号電荷に変換する、光センサのリニアアレイを含む。統合期間（integration period) のあと画像信号電荷は増幅され、引き続き作動される多重トランジスタを介して共通の出力ラインまたはバスにアナログビデオ信号として転送される。
【０００３】
高性能画像センサアレイでは、好適な設計は走査されている頁の幅と同等な幅の光センサのアレイを含み、通常縮小光学系を用いずに１対１の画像形成を可能にする。しかし、そのような「全幅」アレイを提供するためには、多数の光センサを画定するために比較的大きなシリコン構造体を用いられなければならない。そのような大きなアレイを作る好適な手法は、いくつかの接合された（butted) シリコンチップからアレイを作ることである。一つの提案された設計において、アレイは、端と端が接合された２０のシリコンチップから作られ、各チップが１インチにつき４００の光センサの間隔で置かれる２４８の能動光センサを含むことが意図される。
【０００４】
現在使用されている大抵の走査システムは基本的にはデジタルシステムであるが、走査過程中に光センサから生じる「元の信号」はアナログビデオ信号であり、この信号は所定の時間に光センサ上に入射する光の強度に対応する電圧の大きさを有する。従って、信号がデジタルデータに変換されるためにチップ上の光センサから読み出されると、一般に個々の瞬間に特定の光センサによって走査される反射領域の輝度に対応する様々なビデオレベルが、一連のアナログ電圧レベルとして出力される。
【０００５】
ビデオ出力チップにおいては、各チップ出力の合計速度は出力チャネルの電圧応答により異なる。各チップは一連の電圧レベルを出力し、各電圧レベルは原稿画像のピクセルに対応している。原稿画像の各ピクセルに対し、電圧レベルは以前のピクセルの光を表す信号から現在のピクセルの光を表す信号へ移行しなければならない。ビデオ出力チップのアナログ性のため、１つの電圧レベル（一つのピクセルに対応する）から次の電圧レベルへの電圧出力のシーケンスは、１セットの漸近曲線である。複数の光センサの出力が順次読み出される際に、読取りを光センサに入射する光に対応する信号値に定めるように、各光センサ読取りの間に一定の時間が置かれなければならない。ビデオ信号を読み出すための典型的な実用システムにおいては、リアルタイムの走査のためのこの読み出し時間は１つの光センサにつきおよそ５０ナノ秒である。各ピクセル信号にとって最も問題になることはアナログ電圧曲線が「終わる（ends up ）」ところである。つまり電圧信号の最終値が光センサ上の真の光度を表していることである。１セットのアナログビデオ信号が時間と共に出力されると、電圧レベルが以前のピクセルからの電圧レベルから現在のピクセルの電圧レベルへ移行を始める各ピクセルに対する出力部分は、読み出し時間に直接影響を与える整定時間（setting time) である。
【０００６】
画像センサアレイの実用的な適用は典型的に、より長いアレイを形成するために接合されているいくつかの半導体チップを必要とするので、チップがより長いアレイに装着される前に個々のチップの試験を行うことが重要である。アレイに取り付けた後、ある特定のチップに、またはチップ中の個々のセンサまたは転送回路に欠陥があることを見つけ出すことは、チップをアレイから除去することを必要とし、高価で時間のかかる工程である。従って、チップがアレイに取り付けられる前に、またはより好適にはチップがウエハからダイスされる前であっても、個々の光センサ及び／または転送回路の試験を可能にするシステムを、チップそのものの構造内に備えることが一層望ましい。
【０００７】
特に問題になるセンサアレイの欠陥の一つのタイプは、各光センサに関連する回路がシフトレジスタで順次選択される際に、一連の光センサに出力ライン上にアナログ信号を読み出させるセンサアレイに関するものである。以下に詳細に説明されるように、シーケンス中の一つの光センサまたはその付属回路に欠陥がある場合、出力ライン上の信号のアナログ性は、以前選択した光センサからの有効な信号によって欠陥のある光センサ／回路の出力が「隠れる」場合があり、これは、欠陥のある光センサ／回路がシフトレジスタで選択されたときでさえ出力ライン上に残る。本発明はこの種類のセンサアレイ欠陥の検出に向けられ、これによりこの種類のセンサアレイ欠陥が出力ライン上のビデオ信号のアナログ性の結果として隠されないようになる。
【０００８】
米国特許第5,081,536 号は、複数の光センサの各々が２段転送回路に関連しており各転送回路の信号がシフトレジスタで順次選択される画像センサアレイの基本機能を開示している。
【０００９】
米国特許第5,451,768 号は２段転送回路を含む画像センサアレイを開示しているが、この画像センサアレイは更に、各光センサ上に置かれる所望のバイアスが外部から試験できるオンチップ試験回路を含む。
【００１０】
米国特許第5,452,001 号は、各転送回路の信号がシフトレジスタで順次選択される画像センサアレイ用の光センサ読み出し機構を開示している。
【００１１】
米国特許第5,638,121 号は、各転送回路の信号がシフトレジスタで順次選択され、奇数及び偶数の光センサからの信号が別々の出力ライン上に読み出される画像センサアレイ用の光センサ読み出し機構を開示している。
【００１２】
【課題を解決するための手段】
本発明の一つの態様によると、複数の光センサであって、この複数のセンサアレイの各々がコネクタに関係づけられている複数の光センサと、出力ラインとを含む画像センサアレイが提供される。セレクタは複数の光センサの一つを選択し、複数の光センサのうち選択された光センサに関連するコネクタを閉じることによって出力ライン上に信号を出力する。プルダウン抵抗が出力ラインとアースとの間に置かれる。
【００１３】
【発明の実施の形態】
図１は本発明による読み出しシステムの基本要素を示す概略図である。１０ａから１０ｚの１セットの光センサがあり、これらの光センサは１セットの半段２０ａ、２０ｂ等を含むシフトレジスタ１８により順繰りに起動される転送回路１４ａ、１４ｂ等で接続される。１セットの半段２０ａ、２０ｂ等は単線２２に沿って配列され、またピクセルクロックライン２４によって起動される。重要なことに、この設計において、各転送回路１４とこれに関係する出力ライン１２との間には、シフトレジスタ１８の１つの対応する段即ち半段２０ａ、２０ｂ等と関連するセレクタスイッチ即ちコネクタ１５ａ、１５ｂ等が配置される。シフトレジスタ１８の適切な段即ち半段が起動されると、関連コネクタ１５のベースは転送回路１４と出力ラインとの間の接続を閉じる。
【００１４】
本発明の一つの実施の形態によると、光センサ１０ａから１０ｚのリニアアレイは、奇数と偶数のサブセットを有するインターリーブ法で配列されるが、１０ａ及び１０ｃのような光センサの奇数のサブセットは関連する転送回路１４ａ、１４ｃ等を介して奇数の出力ライン１２ａに接続され、１０ｂ及び１０ｄのような偶数の光センサは関連する転送回路１４ｂ、１４ｄ等を介して偶数の出力ライン１２ｂに接続される。出力ライン１２ａは奇数の光センサのみのビデオ出力を受け取り、偶数の出力ライン１２ｂは偶数の光センサのみのビデオ出力を受け取る。奇数と偶数との両方の光センサが半段２０ａ、２０ｃ等を有する単一のシフトレジスタ１８によって制御されるので、奇数の出力ライン１２ａ及び偶数の出力ライン１２ｂの並列ビデオ信号は並列に出力することができる。更に、奇数及び偶数ビデオ信号は時差作動するように配列することができる。
【００１５】
シフトレジスタの技術において、「段」は単一クロックパルスで変更されるシフトレジスタの一部と定義されるので、厳密な定義に従うと、２０ａ及び２０ｂのような偶数と奇数の半段の各一対は一つの段を形成する。しかし、本明細書及びクレーム中で、この文脈での「段」という単語はまた、図示された設計のシフトレジスタ中の半段にも適用される。また、本発明によると、シフトレジスタ１８に応答する１５のようなコネクタは、転送回路１４の設計に効果的に組み込むことが可能である。
【００１６】
図１に示される基本設計の画像センサアレイは、複数の光センサが各々、シフトレジスタによって制御される方法で出力ライン上にアナログ信号を出力し、本明細書中で「トライステートピクセル（tristated pixel)」と呼ばれる独自の型の試験に関する問題を提供する。要約すれば、トライステートピクセルは電子的機構の故障から生じる欠陥であるが、この電子的機構によってシフトレジスタは特定の光センサ及び転送回路を選択し、所定の時間に出力ライン上にビデオ信号を出力する。図１のような設計が与える特有の問題は、１２ａ、１２ｂのような出力ライン上への出力のアナログビデオの性質が、単一の光センサまたは転送回路までを検出したり、分離したりすることが困難であることである。例えば、シフトレジスタ１８の段２０ａからの選択信号に応答するコネクタ１５ａが正しく作動するが、同じく信号を出力ライン１２ａに送信させるコネクタ１５ｃが正しく作動していない場合が考えられる。
【００１７】
典型的な試験プロセスにおいて、その上に光センサ１０ａから１０ｚまでを有するチップが均一な照明（これはゼロという所定の光レベルは完全な闇黒であることが考えられる）という条件で配置され、この均一な照明から得られる信号は一連のコネクタ１５ａから１５ｚ上のシフトレジスタ１８の作用によって読み出される。出力ライン１２ａまたは１２ｂ上への出力のアナログ的性質のため、最初のステップは転送回路１４ａが信号を出力ライン１２ａ上へ出力することである。この出力は一定の測定可能なバイアスをライン１２ａ上に生じさせ、このバイアスは、別の信号を出力する別の光センサ及び転送回路がシフトレジスタ１８で選択され、ライン１２ａ上にバイアスがかけられるまで、ライン１２ａ上に残る。
【００１８】
欠陥によりコネクタ１５ｃ（または転送回路１４ｃ）が作動されないと問題が生じ、その結果コネクタ１５ｃがシフトレジスタ１８で選択された際に転送回路１４ｃの出力が出力ライン１２ａに接続されない。この欠陥が生じると、転送回路１４ｃの出力が出力ライン１２ａに接続される代わりに、前回のサイクル以来存在していた転送回路１４ａによって生じたバイアスが、出力ライン１２ａ上に残る。転送回路１４ａからの信号は、１４ｃからの信号が中で読み出すように意図した「タイムスロット」においてさえ出力ライン１２ａ上に残るので、下流側の処理回路（図示せず）は、単に転送回路１４ｃからの出力として転送回路１４ａからの出力を受け取るだけである。欠陥のあるコネクタ１５ｃが選択されるときでさえ、転送回路１４ａからの信号は出力ライン１２ａ上に残るので、この欠陥を検出することは非常に困難であろう。これは転送回路１４ａからの良好な信号が転送回路１４ｃまたはコネクタ１５ｃのいかなる欠陥も事実上「覆い隠す」からである。
【００１９】
本発明は、「トライステートピクセル」としても知られるこの特定のタイプの欠陥が検出できる、画像センサアレイの読み出し回路の設計を提案するものである。図２は画像センサアレイの該当部分を示すが、本発明に関連する構造が付加されている。図２の回路は図１の回路と同じであるが、特別の接地線３０ａ（出力ライン１２ａと関連する）及び３０ｂ（出力ライン１２ｂと関連する）が付加されている。接地線は、画像センサアレイがスイッチ３６ａ、３６ｂを起動させることによるなどの特別な「テストモード」にある時のみ起動される。図示の方法で出力ライン１２ａ、１２ｂをアースする基本機能は、新しい信号（出力ラインに新しい転送回路を接続することによって生じるものなど）が所定の時間内で生じない場合に出力ライン上のあらゆるバイアスをゼロにドリフトさせることである。かなり素早くバイアスをゼロにドリフトさせることによって、１４ｃのようなある転送回路が出力ラインをバイアスしていると推定されているときの、出力ライン１２ａ上のバイアスのそのような「低下（dip)」は、転送回路１４ｃ及び／またはコネクタ１５ｃが作動していないという判定と一致するだろう。
【００２０】
出力ラインに沿った信号の読み出しの間の、有効なタイムフレーム（time frame) 内でのゼロに向かうこのドリフトを可能にするために、３１ａ及び３１ｂとして示されるような「プルダウン抵抗」を、それぞれ接地線３０ａ、３０ｂ上に供与することが望ましい。プルダウン抵抗３１ａ、３１ｂの抵抗値は、図２の３２ａ、３２ｂとして示されるような個々の出力ライン１２ａ、１２ｂの自然即ち寄生キャパシタンス、及びシフトレジスタ１８が一連のコネクタ１５を選択することによって転送回路１４からの信号を読み出す典型的な読み出し速度と関連付けて選択される。図２に示されるキャパシタンス３２ａ、３２ｂは、好適には単にチップ上の出力ライン１２ａ、１２ｂに関連した寄生キャパシタンスであるが、この機能に寄与するために別個のキャパシタを備えることも考えられる。
【００２１】
キャパシタンス３２ａ、３２ｂとプルダウン抵抗３１ａ、３１ｂとの組み合わせは、各出力ラインに関連したＲＣ回路を形成する。このＲＣ回路の時定数は、新しい信号が各出力ライン上に送り出されると考えられる読み出し速度と一致させるようにすべきである。その結果、選択されたとき出力ライン上にバイアスをかけることができない欠陥のある転送回路１４またはコネクタ１５があれば、欠陥のあるセレクタ１５がシフトレジスタ１８で選択されるとバイアスは「タイムスロット」内で所定の範囲からはずれて減少する。１５ｃのような特定のコネクタがシフトレジスタ１８で選択された後、出力ライン１２ａ上のバイアスが所定の範囲からはずれたことを検出することによって、コネクタ１５ｃ、または多分コネクタ１５ｃの関係する転送回路１４ｃを、センサアレイの欠陥場所として検出し特定することができる。
【００２２】
図３は、出力ラインに関係する欠陥のあるコネクタが存在すると、例えば１２ａのような出力ライン上に現れると思われるビデオ出力の一例である。図３において左から右に時間的に移行する際に、図示のように、実線は１４ａ、１４ｃ等の一連の転送回路のビデオ出力を表し、各転送回路が関連するコネクタ１５ａ、１５ｃ等で選択されるときは出力ライン１２をバイアスする。図３に示される例において、時間に伴うバイアスの各不連続性は、図３のＸ軸上のコネクタ１５ａ、１５ｃ等に対応するタイムスロットによって示されるように、出力ライン上への信号を出力するために新しい転送回路１４を選択する、シフトレジスタ１８と一致する。
【００２３】
図３において、太線で表されるバイアスレベルは、典型的には光センサ１０ａ、１０ｂ等を露光する特定の検査光レベルと一致する範囲の限度内に留まっている。前述のように、この所定の光レベルは光が全くない場合であってもよく、光がないという条件での転送回路の出力を平均的な暗さのレベルにさせる。図３に示されるサンプル曲線の一点において、コネクタ１５ｃが選択されると、バイアスレベルは急激に下方へ曲がり、実際、点線で特定された範囲から離脱する。このような挙動は、プルダウン抵抗３１ａがかなり急速に出力ライン１２ａのバイアスを接地するコネクタ１５ｃの故障と一致するだろう。
【００２４】
図３には、プルダウン抵抗３１ａがなかった場合の出力ライン１２ａ上のバイアスの挙動だったであろうものを示す一点破線も示されている。転送回路１４ａからの信号からの電荷は、転送回路１４ｃが出力ライン１２上に信号を置いているべきであった「タイムスロット」の間でさえ、出力ライン１２ａ上に単に残っていた筈のものである。しかし、プルダウン抵抗３１ａを介した接地のため、いったん転送回路１４ａがもはや選択されず、信号が転送回路１４ｃから送られなかったので、出力ライン１２ａ上のバイアスは急速に所定の範囲から外れ、転送回路１４ｃ及び／またはコネクタ１５ｃの欠陥を検出できるようにする。
【００２５】
【発明の効果】
本発明の画像センサアレイによれば、欠陥のある光センサ／回路がシフトレジスタで選択された場合に、出力ライン上のビデオ信号のアナログ性の結果として隠されないようにできるため、センサアレイの欠陥の検出が可能となるという効果を有する。
【図面の簡単な説明】
【図１】本発明の読み出しシステムの回路素子の配列を示す簡略図である。
【図２】本発明を組み込んだ画像センサアレイ中の光センサ及び付属回路を示す概略図である。
【図３】画像センサアレイ中の光センサに関連する欠陥のある回路を検出する、本発明の機能を図示するサンプル波形である。
【符号の説明】
１０    光センサ
１２    出力ライン
１５    コネクタ
３２    キャパシタンス
３６    スイッチ
【図１】
0004540138.tif 000002
【図２】
0004540138.tif 000003
【図３】
0004540138.tif 000004