(57)【特許請求の範囲】
【請求項１】
通常動作モード及びテスト・モード中、及び、通常動作モードからテスト・モードへの切り換え中において、集積回路内の位相ロック・ループのロックを維持する方法であって、
通常動作モード中は、リアル・クロック信号を出力するリアル・クロック・ツリーによって、前記位相ロック・ループの位相ロック・ループ・フィードバック経路を形成するステップと、
前記リアル・クロック・ツリーを停止し、それによって、通常動作モードからテスト・モードに移行するステップと、
テスト・モード中は、コピー・クロック信号を出力するコピー・クロック・ツリーによって、前記位相ロック・ループの位相ロック・ループ・フィードバック経路を形成して、前記位相ロック・ループによって、通常動作モード及びテスト・モード中、及び、通常動作モードからテスト・モードへの切り換え中に、ロックが維持されるようにするステップであって、前記コピー・クロック信号が前記リアル・クロック信号をまねるように試みることからなる、ステップ
を含む、方法。
【請求項２】
集積回路内の位相ロック・ループのロックを維持して、該集積回路のテストを容易にする方法であって、
通常動作モード中は、リアル・クロック信号を出力するリアル・クロック・ツリーによって、位相ロック・ループの位相ロック・ループ・フィードバック経路を形成するステップと、
前記リアル・クロック・ツリーを停止し、それによって、通常動作モードからテスト・モードに移行するステップと、
テスト・モード中は、コピー・クロック信号を出力するコピー・クロック・ツリーによって、前記位相ロック・ループの位相ロック・ループ・フィードバック経路を形成して、前記位相ロック・ループがロックを維持するようにするステップであって、前記コピー・クロック信号が前記リアル・クロック信号をまねるように試みることからなる、ステップと、
前記集積回路の電子コンポーネントに既知のデータをスキャンインするステップと、
少なくとも１つのクロック間隔にわたって、前記集積回路の電子コンポーネントにフル・スピードのクロックを供給するステップであって、前記少なくとも１つのクロック間隔中における前記フル・スピードのクロックの位相角が、前記リアル・クロック・ツリーの停止前の該リアル・クロック・ツリーの位相角に実質的に等しいことからなる、ステップと、
前記集積回路の電子コンポーネントからデータをスキャンアウトするステップ
を含む、方法。
【請求項３】
通常動作モード及びテスト・モード中、及び、通常動作モードとテスト・モード間の切り換え中において、集積回路内の位相ロック・ループのロックを維持するためのシステムであって、
クロック入力、フィードバック入力、及び、出力を有する位相ロック・ループであって、前記クロック入力は、クロック信号を受信することが可能であり、前記フィードバック入力はフィードバック信号を受信することが可能であることからなる、位相ロック・ループと、
前記位相ロック・ループの出力に電気的に結合された入力を有し、イネーブルの時には、該入力において受信した信号を出力し、ディスエーブルの時には、該入力において受信した信号を出力しないように動作するクロッキングゲートと、
前記クロッキングゲートの出力に電気的に結合されて、前記集積回路の電気コンポーネントにリアル・クロック信号を供給するためのリアル・クロック・ツリーと、
前記位相ロック・ループの出力に電気的に結合されて、コピー・クロック信号を生成するためのコピー・クロック・ツリーと、
前記リアル・クロック・ツリーに電気的に結合されて、前記リアル・クロック信号を受信することが可能な第１の入力、前記コピー・クロック・ツリーに電気的に結合されて、前記コピー・クロック信号を受信することが可能な第２の入力、及び、前記位相ロック・ループの前記フィードバック入力に電気的に結合されて、前記フィードバック信号を出力することが可能なマルチプレクサ出力を有するマルチプレクサと、
前記クロッキングゲートに電気的に結合されて、前記クロッキングゲートを選択的に制御し、かつ、前記マルチプレクサに電気的に結合されて、前記マルチプレクサを選択的に制御するためのコントローラ
を備え、
通常動作モード時には、前記コントローラは、前記クロッキングゲートをイネーブルにするとともに、前記第１の入力で受信されたリアル・クロック信号が前記マルチプレクサ出力から出力されるように前記マルチプレクサを制御し、これによって、前記リアル・クロック信号を前記フィードバック信号とする、前記位相ロック・ループ、前記クロッキングゲート、前記リアル・クロック・ツリー、及び前記マルチプレクサからなる位相ロック・ループ・フィードバック経路を形成して、通常動作モードの間ロックが維持されるようにし、
通常動作モードからテスト・モードに切り換えるときには、前記コントローラは、単一のクロックサイクル内で、前記クロッキングゲートをディスエーブルにするとともに、前記第２の入力で受信されたコピー・クロック信号が前記マルチプレクサ出力から出力されるように前記マルチプレクサを制御し、これによって、前記コピー・クロック信号を前記フィードバック信号とする、前記位相ロック・ループ、前記コピー・クロック・ツリー、及び前記マルチプレクサからなる、テスト・モード用の位相ロック・ループ・フィードバック経路を形成して、通常動作モードからテスト・モードへの切り換え中、及び、テスト・モードの間ロックが維持されるようにすることからなる、システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、位相ロック・ループに関連したクロッキングシステム及び方法に関するものであり、とりわけ、通常動作モード及びクロック信号が停止されるテスト・モード中、及び、通常動作モードからテスト・モードにスイッチされる間、集積回路内における位相ロック・ループのロックを維持するためのクロッキング方式に関するものである。
【０００２】
【従来の技術】
今日の電子システムの高度化は、電子システムを構成するデジタル集積回路によって処理される複雑な機能の結果もたらされたものである。デジタル集積回路は、コンピュータ及び他のデジタル電子製品における大部分の電子回路を構成している。デジタル集積回路は、例えば、中央演算処理装置（ＣＰＵ）、プログラマブル論理アレイ（ＰＬＡ）、特定用途向け集積回路（ＡＳＩＣ）、または、デジタル信号プロセッサ（ＤＳＰ）として構成することが可能である。これらのデジタル集積回路の高機能性及び動作速度は、いずれも、集積回路の製造及び設計テクノロジが向上した結果、より小形で、より高速のデバイスが得られるようになったために、急速に増すことになった。
【０００３】
コンピュータや電子装置（電子デバイスを含む）の性能は、中央クロッキング信号（すなわち、システムの同期用クロック信号。中央クロック信号とも記載）の配信時間が、全ての集積回路及びそのコンポーネントに対して等しくなると向上する。システムの異なるコンポーネントに対する配信時間の非同一性は、スキューと定義される。従って、スキューは、基本的に、システムの異なるコンポーネントに対する中央クロックの配信時間の質または質の不足度の尺度になる。システムの質を高めるには、システムのスキューを最小限に抑えることが望ましい。システムのスキューに影響する要因の１つは、システム内における各種集積回路の位置である。クロックからシステムの異なる宛先ポイントまでの物理的距離が異なるからである。当該技術において既知のように、導体の物理的長さが異なれば、それぞれの集積回路に対する遅延時間も異なることになる。システム内の集積回路に対するクロック信号の配信に関連した上述のスキュー以外に、各集積回路内におけるクロック配信方式に関連したスキューも存在する。
【０００４】
当該技術において既知のように、中央クロックから異なる距離に位置するそれぞれの集積回路に対するクロックの配信に関連したスキューは、追加配線を使用して、中央クロックとそれぞれの集積回路との間に等距離の導体を設けるか、または、導体内に遅延素子を設けることによって、容易に最小限に抑えられる。しかし、特定の集積回路内に同じ導体長または遅延コンポーネントを利用するこの方法は、一方の集積回路の動作速度と他方の集積回路のそれが大きく異なるため、実行不能である。場合によっては、２つの集積回路の動作速度が、５０パーセントも異なることもあり得る。
【０００５】
システム内における集積回路の一様でない動作速度に対処する解決法の１つは、集積回路に対するクロック信号の入力に位相ロック・ループを組み込むことである。位相ロック・ループは、特定の集積回路内のクロック信号に対して自動補正要素を提供するので、システム全体内における集積回路間のクロック変動が最小になる。１つの構成例において、クロックが、第１の集積回路の入力でいったん受信されてから、第１の集積回路全体に分配されるのに３ナノ秒かかり、第２の集積回路の入力でいったん受信されてから、第２の集積回路全体に分配されるのに１．５０ナノ秒かかる場合、分配されるクロック信号の伝搬速度比は１：２になる。従って、第１の集積回路と第２の集積回路の間には１．５０ナノ秒のスキューが生じる。位相ロック・ループは、このスキューを補償しようとする。しかし、理想的な位相ロック・ループを設計し、実施することは事実上不可能であるため、位相ロック・ループに用いられる電子部品の品質及び位相ロック・ループの設計に応じて、システムに関連したスキューが残存する。
【０００６】
位相ロック・ループによる補償を最大にするためには、位相ロック・ループ・フィードバック経路が生じることになるフィードバック・ポイントを適正に選択することが重要である。従って、位相ロック・ループ・フィードバック経路のフィードバック・ポイントは、集積回路内の最終クロック位置に対応して選択すべきである。しかし、現行の設計では、いったん集積回路に入力されたクロック信号は、４０，０００の最終クロック位置まで伝搬することになる。従って、フィードバック・ポイントの最良位置を決定するのは現実的ではない。実際は、４０，０００の最終クロック位置の１つが、フィードバック・ポイントとしてランダムに選択される。
【０００７】
電子システムの重要な側面は、システムのさまざまなコンポーネントをテストして、動作及び相互接続が適正であることを確認しなければならないことである。テスト手順（テスト・モード）を実施するには、システムの中央クロックを停止または停止しなければならない。次に、既知のテスト・データを、システムのそれぞれの電子コンポーネントにスキャンインする。次に、最少数のクロック・サイクルにわたって、システムの最高動作周波数で、クロックを再始動する。システム・クロックを、再び停止して、それぞれの電子コンポーネントからデータをスキャンアウトする。システムの動作を、スキャンアウトされたデータと予測結果とを比較することによる分析することができる。「ストップ・アンド・スキャン」または「ストップ・アンド・ステップ」と呼ばれるこのプロセスによって、データが、適正なタイミング要件を満たして、システム内の位置間を移動することが確認される。
【０００８】
電子装置のテストに関連した重要な問題は、装置のクロックを休止または停止することである。位相ロック・ループ・フィードバック経路のフィードバック・ポイントは、クロックと結合されているので、フィードバック経路が遮断され、位相ロック・ループは、クロック停止中、位相ロックを維持しない。当該技術において既知のように、位相ロック・ループがロックを維持しなければ、位相ロック・ループは機能しないことになる。位相ロック・ループのロックが効かなくなるクロック停止の問題を取り扱う既知の解決法の１つが、コピーすなわち「ダミー」・クロックを発生することである。リアル・クロック・ツリーは、ツリーの根の近くでマスク・オフして、クロックを停止させることが可能であるが、コピー・クロック・ツリーは、クロック・ツリーの根からマスクされない主ブランチである。コピー・クロック・ツリーは、マスク・オフまたは停止されないので、リアル・クロック・ツリーのクロックを停止して、同時に、コピー・クロックから位相ロック・ループのフィードバック・ポイントを生じさせて、そのフィードバック経路とそのロックを維持することができる。さらに、リアル・クロックをマスクすることによって、テスト・モードにある間に、リアル・クロックを再始動し、ｎステップ動作させ、再停止させることができるので、テスト手順が容易になる。
【０００９】
位相ロック・ループのロックを維持するために、リアル・ツリー・ブランチのコピーを利用することの欠点は、ある１つの処理の間及びいくつかの動作状態にわたって、リアル・クロック・ツリーに整合して（または、一致した状態で）、追随するのが極めて困難であるという点である。コピー・クロックのこの不整合及び追随誤差の程度に応じて、集積回路の内部クロックと外部クロックとの間における集積回路クロック・スキューが比例的に増大する。このクロック・スキューは、通常の非テスト・モードにおいて、重大な欠点となる。コピー・クロックからのフィードバック・ポイントを利用した位相ロック・ループに関連したクロック・スキューは、位相ロック・ループによる補償を施さない場合よりも大きくなる場合もある。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、通常動作モード及びテスト・モードのいずれにおいても、位相ロック・ループ・フィードバック経路のロックを維持し、同時に、システムの全体的なスキューを最小限に抑えることが可能なクロッキングシステム及び方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によれば、通常動作モードとテスト・モードの両方において、及び、通常動作モードからテスト・モードにシステムを切り換える間、位相ロック・ループ・フィードバック経路のロックを維持し、同時に、システムの全体的なスキューを最小限に抑えることが可能なシステム及び方法が得られる。
【００１２】
本発明の実施態様の１つによれば、通常動作モードとテスト・モードの両方において、集積回路内の位相ロック・ループ・フィードバック経路のロックを維持する方法が得られる。この方法には、通常動作モード中に、リアル・クロック・ツリーからのリアル・クロック信号によって位相ロック・ループの位相ロック・ループ・フィードバック経路を閉じることが含まれる。次に、リアル・クロック・ツリーを停止することによって、システムが、通常モードからテスト・モードに移行する。テスト・モード中は、コピー・クロック・ツリーからのコピー・クロック信号によって、位相ロック・ループの位相ロック・ループ・フィードバック経路が閉じられ、これにより、位相ロック・ループによってロックが維持される。リアル・クロックの停止及びリアル・クロックからコピー・クロックへのフィードバック・ポイントの切り換えは、単一クロック・サイクルで実施される。
【００１３】
この方法には、テスト・モード中に、集積回路の電子コンポーネントに既知データをスキャンインすることも含まれる。フルスピードのクロックが、少なくとも１クロック・サイクルにわたって、集積回路の電子コンポーネントに供給される。そのクロック・サイクル後に、電子コンポーネント内のデータは、集積回路の電子コンポーネントからスキャンアウトされる。スキャン・データは、予測データと比較され、比較手順が済むと、集積回路はリセットされる。
【００１４】
この方法には、さらに、通常のイネーブルモード中に、リアル・クロック・ツリー及びコピー・クロック・ツリーに位相ロック・ループの出力信号を供給することが含まれる。リアル・クロック・ツリーを停止するステップには、さらに、クロッキングゲート及びリアル・クロック・ツリーをディスエーブル（禁止）して、位相ロック・ループの出力信号がクロッキングゲートを通過しないようにすることが含まれる。さらに、位相ロック・フィードバック入力信号が、通常動作モード中は、リアル・クロック信号から得られ、テスト・モード中は、コピー・クロック・信号から得られるように、集積回路のモードに基づいて選択的に制御される。
【００１５】
本発明には、通常モード及びテスト・モード中、及び、通常動作モードとテスト・モードとの切り換えの間、集積回路内における位相ロック・ループのロックを維持するためのシステムも含まれている。このシステムは、クロック入力、フィードバック入力、及び、出力を有する位相ロック・ループを備える。位相ロック・ループのクロック入力は、クロック信号を受信することが可能である。クロッキングゲートは、位相ロック・ループの出力に電気的に結合された入力を有する。リアル・クロック・ツリーは、クロッキングゲートの出力に電気的に結合される。リアル・クロック・ツリーは、集積回路の電気コンポーネントにクロック信号を供給する。コピー・クロック・ツリーは、やはり、位相ロック・ループの出力に電気的に結合される。マルチプレクサは、リアル・クロック・ツリーに電気的に結合された第１の入力と、コピー・クロック・ツリーに電気的に結合された第２の入力を有する。マルチプレクサは、位相ロック・ループのフィードバック入力に電気的に結合された出力を有する。コントローラは、クロッキングゲートの出力を選択的に制御するためにクロッキングゲートに電気的に結合され、マルチプレクサの出力を選択的に制御するためにマルチプレクサに電気的に結合される。
【００１６】
【発明の実施の形態】
好適な実施態様に関する下記の詳細な説明では、本発明を実施することが可能な例示的な特定の実施態様を図示した添付図面を参照する。他の実施態様を利用することもできるし、本発明の範囲を逸脱することなく、構造的または論理的変更を施すことも可能である。従って、以下の詳細な説明は、限定の意味で記載するものではなく、本発明の範囲は、特許請求の範囲によって画定されるものである。
【００１７】
本発明は、通常動作モードとテスト・モードの両方の間、及び、通常動作モードとテスト・モードを切り換える間、集積回路内における位相ロック・ループのロックを維持するためのシステム及び方法を提供する。本発明によれば、集積回路内のクロック信号に関連したスキューが最小限に抑えられる。本発明には、２つの個別の（例えば並置関係にある）位相ロック・ループ・フィードバック経路が含まれており、第１の位相ロック・ループ・フィードバック経路は、集積回路の通常動作モード中に、位相ロック・ループに供給されるリアル・クロック・ツリーから選択されるフィードバック・ポイントを有するようになっている。第２の位相ロック・ループ・フィードバック経路には、集積回路のテスト・モード中に、位相ロック・ループに供給されるコピー・クロック・ツリーから選択されるフィードバック・ポイントが含まれている。位相ロック・ループへの入力に設けられたフィードバック経路は、テスト手順を開始するために、リアル・クロック・ツリーが停止される同一のクロック・サイクルにおいて、リアル・クロック信号フィードバック経路からコピー・クロック信号フィードバック経路に切り換えられる。従って、本発明によれば、システムのモードに関係なく、システムのスキューを最小限に抑える位相ロック・ループ・フィードバック経路が得られる。
【００１８】
本発明をより良く理解するために、先ず、図１及び図２に示す従来技術による構成について説明する。
【００１９】
図１は、電子装置１００に関する従来技術によるクロッキング方式を例示したブロック図である。電子装置１００は、例えば、いくつかの集積回路を組み込んだコンピュータまたは他のデジタル電子製品である。電子装置１００には、クロック１０２、クロック信号１０３、及び、集積回路１０４、１０６、および、１０８が含まれている。図１には、３つの集積回路が含まれているが、電子装置１００が任意数の集積回路を備えることは可能であり、その場合も本発明の範囲内である。
【００２０】
集積回路１０４には、位相ロック・ループ１１０、電子コンポーネント１１２、１１４及び１１６、リアル・クロック信号１１８、及び、位相ロック・ループ・フィードバック経路１２０が含まれている。集積回路１０６には、位相ロック・ループ１２２、電子コンポーネント１２４、１２６及び１２８、リアル・クロック信号１３０、及び、位相ロック・ループ・フィードバック経路１３２が含まれている。集積回路１０８には、位相ロック・ループ１３４、電子コンポーネント１３６、１３８及び１４０、リアル・クロック信号１４２、及び、位相ロック・ループ・フィードバック経路１４４が含まれている。図１には、１つの集積回路につき３つの電気コンポーネントが含まれているが、各集積回路内に、関連する信号も含めて、任意の数の電子コンポーネントを含めることができ、その場合も本発明の範囲内である。
【００２１】
位相ロック・ループ１１０、１２２及び１３４は、電子コンポーネント１１２、１１４、１１６、１２４、１２６、１２８、１３６、１３８及び１４０に対するクロック信号１０３の配信時間に関連したスキューを最小限に抑えるため、集積回路１０４、１０６及び１０８内において必要とされる。
【００２２】
位相ロック・ループの設計には、位相ロック・ループの全体的な効率を高め、あるいは、低下させうる２つの特性が存在する。第１に、位相ロック・ループの設計及び個別コンポーネントは、集積回路に関連したスキューを最小限にするように選択することが可能である。回路設計に関して今日理解されているところに従って、最適な位相ロック・ループ設計が規定される。第２に、位相ロックループのフィードバック経路が生じるフィードバック・ポイントを選択することが可能である。理想的には、位相ロック・ループのフィードバック経路は、リアル・クロックが送り出される特定のポイントにより与えられるのが望ましい。しかし、今日の集積回路では、クロック信号を供給する位置は４０，０００を超える。従って、スキューを最小限にするのを容易にするため、リアル・クロック・ツリーの任意の最終ブランチが選択される。
【００２３】
集積回路１０４、１０６及び１０８を備える電子装置１００は、２つの特定モードの一方で好適に動作する。先ず、集積回路１０４、１０６、及び１０８を備える電子装置１００は、電子装置１００の全ての電子コンポーネントがその意図した機能を実行している通常動作モードで好適に動作する。第２に、電子装置１００は、テスト・モードで好適に動作する。テスト・モードにおいて、クロック１０２は、休止または停止される。既知のデータが、電子コンポーネント１１２、１１４、１１６、１２４、１２６、１２８、１３６、１３８及び１４０のような電子装置１００のそれぞれの部分にスキャンインされる。クロック１０２は、電子装置１００の最高周波数の動作を意味する、フルスピードで再始動される。テストには最小限の時間しか要しない。テストによっては、１または２クロック・サイクルしか必要としない場合もあるし、５００クロック・サイクルまで必要とする場合もある。次に、データが、電子コンポーネント１１２、１１４、１１６、１２４、１２６、１２８、１３６、１３８及び１４０からスキャンアウトされ、予測値と比較される。スキャンアウト値が予測値と等しい場合、電子装置１００は適正に動作している。このテスト手順は、「ストップ・アンド・スキャン」または「ストップ・アンド・ステップ」と呼ばれる。ストップ・アンド・スキャンまたはストップ・アンド・ステップ技法は、電子装置１００がその最高周波数で動作できることを確認するための強力なツールである。この技法によれば、データが適正なタイミング・シーケンスである位置から他の位置へと移動していることも確認される。
【００２４】
図１に示す電子装置１００は、上述のテスト・モードにおいて適正に動作することはできない。電子装置１００には、リアル・クロック信号１１８、１３０及び１４２からそれぞれ生じる、位相ロック・ループ１１０、１２２及び１３４のフィードバック経路１２０、１３２及び１４４が含まれている。クロック１０２が停止すると、全てのリアル・クロック信号が停止し、位相ロック・ループ・フィードバック経路１２０、１３２及び１４４は、もはや、位相ロック・ループ１１０、１２２及び１３４にロックをもたらさない。従って、位相ロック・ループ１１０、１２２及び１３４は、不規則かつ不確定な状態に陥る。関連するフィードバック経路１２０、１３２及び１４４によって、ロックを維持するための適正なフィードバックが得られないので、位相ロック・ループ１１０、１２２及び１３４は、広い周波数範囲にわたってふらつく、クロック信号を生じることになる。
【００２５】
従って、図１に示す構成によれば、通常動作モードにおける電子装置１００に関連したスキューが最小限に抑えられるが、テスト・モード中、位相ロック・ループ１１０、１２２及び１３４のロックを維持することができないので、極めて望ましくない結果を生じることになる。
【００２６】
図２は、従来技術による第２のクロッキング方式を採用した電子装置１５０のブロック図である。電子装置１５０は、クロック１５２、クロック信号１５３、及び、集積回路１５４、１５６及び１５８を備えている。集積回路１５４には、位相ロック・ループ１６０、電子コンポーネント１６２、１６４及び１６６、コピー・クロック・ツリー１６８、リアル・クロック信号１７０、及び、コピー・クロック信号１７２が含まれている。集積回路１５６には、位相ロック・ループ１７４、電子コンポーネント１７６、１７８及び１８０、コピー・クロック・ツリー１８２、リアル・クロック信号１８４、及び、コピー・クロック信号１８６が含まれている。集積回路１５８には、位相ロック・ループ１８８、電子コンポーネント１９０、１９２及び１９４、コピー・クロック・ツリー１９６、リアル・クロック信号１９８及びコピー・クロック信号２００が含まれている。
【００２７】
電子装置１５０は、次のように動作する。クロック信号１５３が、クロック１５２から集積回路１５４、１５６及び１５８の位相ロック・ループ１６０、１７４及び１８８に供給される。次に、リアル・クロック信号１７０、１８４及び１９８が、位相ロック・ループ１６０、１７４及び１８８から伝搬して、電子コンポーネント１６２、１６４、１６６、１７６、１７８、１８０、１９０、１９２及び１９４に分岐される。リアル・クロック信号１７０、１８４及び１９８は、位相ロック・ループ１６０、１７４及び１８８からコピー・クロック・ツリー１６８、１８２及び１９６にも送られる。コピー・クロック・ツリー１６８、１８２及び１９６は、リアル・クロック信号１７０、１９４及び１９８をまねようとする、コピーまたは「ダミー」・クロックを発生する。コピー・クロック・ツリー１６８、１８２及び１９６は、位相ロック・ループ１６０、１７４及び１８８の入力に、それぞれ、コピー・クロック信号１７２、１８６及び２００を供給する。
【００２８】
集積回路１５４、１５６、及び１５８をテストするためにクロックを停止しても、コピー・クロック・ツリー１６８、１８２及び１９６の分岐後の時点で、クロックが停止されるので、位相ロック・ループ１６０、１７４及び１８８の位相ロック・ループ・フィードバック経路に影響を及ぼすことはない。従って、関連するフィードバック経路は、リアル・クロック信号１７０、１８４及び１９８に基づいたフィードバックポイントから生じるのではなく、コピー・クロック信号１７２、１８６及び２００をそれぞれ含んでいる。
【００２９】
テスト・モード中は、図１に関連して説明したように、それぞれの電子コンポーネントにデータをスキャンインすることができ、クロックをステップ駆動することができ、電子コンポーネントからデータをスキャンアウトすることができるので、電子装置１５０は、適正に動作することになる。しかし、図２に示すクロッキング方式には、コピー・クロック・ツリー１６８、１８２及び１９６内に生じたリアル・クロック信号１７０、１８４及び１９８の「コピー」は、ある１つの処理の間及びいくつかの動作状態にわたって、リアル・クロック信号１７０、１８４及び１９８に整合し、追随するのが困難であるという点で、重大な欠点がある。この整合要件は、フィードバック・ループが、クロック・ツリー待ち時間に、集積回路の処理及び動作の変動を補償するために、特定の集積回路内におけるクロック時間配置を正確に制御する場合に重要である。この不整合及び追従誤差の程度に従って、システム内の集積回路間のクロック・スキューが比例的に増大する。コピー・クロック１６８、１８２及び１９６及びコピー・クロック信号１７２、１８６及び２００の唯一の目的が、電子装置１５０の動作全体のうちのごくわずかな時間を占めるテスト手順の間ロックを維持することである場合、このクロック・スキューは、通常の非テスト・モードにおいて被るかなりのペナルティになる。
【００３０】
図３は、本発明によるクロッキングシーケンスを用いる集積回路２２０のブロック図である。集積回路２２０は、位相ロック・ループ２２２、クロッキングゲート２２４、リアル・クロック・ツリー２２６、電子コンポーネント２２８、コピー・クロック・ツリー２３０、クロック・コントローラ２３２、及びマルチプレクサ２３４を備えている。図３には単一の集積回路を示しているが、これは、単なる例示である。図３に示していないクロックから生成されるクロック信号２３６に、任意の数の集積回路を接続することが可能である。さらに、電子コンポーネント２２８には、必要に応じて、さまざまな機能を実施することができる任意数の個別の電子コンポーネントを含めることができる。
【００３１】
図３に示すクロッキング方式には、２つの個別の並列に延びる位相ロック・ループ・フィードバック経路が含まれているという点で、集積回路２２０のクロッキング方式は、図１及び２に示す集積回路のクロッキング方式と異なる。位相ロック・ループ（PLL）２２２からのフィードバック経路の１つには、クロッキングゲート２２４、リアル・クロック・ツリー２２６及びマルチプレクサ２３４が含まれている。位相ロック・ループ２２２からの第２のフィードバック経路には、コピー・クロック・ツリー２３０及びマルチプレクサ２３４が含まれている。
【００３２】
集積回路２２０は、次のように動作する。位相ロック・ループ２２２は、位相ロックループ２２２の入力においてクロック信号２３６を受信する。クロック信号２３６は、図１及び２にそれぞれ示すクロック１０２及び１５２のようなクロックから伝搬する。位相ロック・ループ２２２の出力は、クロッキングゲート２２４及びコピー・クロック・ツリー２３０に供給される。通常動作中は、クロッキングゲート２２４は、クロック信号２３６がクロッキングゲート２２４を通過できるようにし、クロック信号２３６は、リアル・クロック・ツリー２２６を介して多くの電子コンポーネント２２８に送られる。テスト・モード中は、クロッキングゲート２２４はディスエーブル状態になり、その結果、クロック信号２３６のリアル・クロック・ツリー２２６への伝搬が阻止される。リアル・クロック・ツリー２２６は、電子コンポーネント２２８を駆動するための、クロック信号２３６が伝搬していくさまざまな経路を示している。クロック信号２２６は、リアル・クロック・ツリー２３６から出て、マルチプレクサ２３４の入力に供給される。
【００３３】
位相ロック・ループ２２２は、コピー・クロック・ツリー２３０にもクロック信号２３６を供給する。コピー・クロック・ツリー２３０は、前述のように生成されるリアル・クロック・ツリー２２６のコピーである。コピー・クロック・ツリー２３０は、マルチプレクサ２３４の入力にコピー・クロック信号を供給する。コピー・クロック・ツリーは、また、クロック・コントローラ２３２に対して、通常のコピー・クロック信号及びコピー・クロック・ツリーの初期のさまざまな意味（または向き）を表す１つ以上の初期タップ信号を含む複数のクロック信号を供給する。
【００３４】
クロック・コントローラ２３２は、リアル・クロック・ツリー２２６及びリアル・クロック信号を含むフィードバック経路と、コピー・クロック・ツリー２３０及びコピー・クロック信号を含むフィードバック経路のいずれが、位相ロック・ループ２２２へのフィードバック入力として供給されるかを制御する。クロック・コントローラ２３２は、イネーブル／ディスエーブル信号をクロッキングゲートに供給して、クロッキングゲート２２４をイネーブルにし、クロック信号２３６がクロッキングゲート２２４を通過して、リアル・クロック・ツリー２２６に到達できるようにするか、あるいは、クロッキングゲート２２４をディスエーブルにして、クロック信号２３６を停止するようにする。さらに、クロック・コントローラ２３２は、マルチプレクサ２３４に選択入力信号を供給する。クロック・コントローラ２３２は、どちらのフィードバック経路が位相ロック・ループ２２２にフィードバック入力を供給するかを選択する。通常動作モードの場合、クロック・コントローラ２３２は、クロッキングゲート２２４をイネーブルにして、クロック信号２３６がリアル・クロック・ツリー２２６に供給されるようにする。リアル・クロック・ツリー２２６からのリアル・クロック信号は、次に、電子コンポーネント２２８に供給される。また、通常動作モード中に、クロック・コントローラ２３２は、マルチプレクサ２３４に信号を供給し、マルチプレクサ２３４の出力がリアル・クロック・ツリー２２６からのものであるようにする。従って、位相ロック・ループ２２２に対するフィードバック入力には、リアル・クロック信号を含むフィードバック経路が含まれる。従って、通常動作モード下では、位相ロック・ループ・フィードバック信号がリアル・クロック信号から生じるので、集積回路２２０のスキューは最小限に抑えられる。
【００３５】
通常動作モードにある間、コピー・クロック・ツリー２３０を含む位相ロック・ループ・フィードバック経路は、サイクルを続行するが、マルチプレクサ２３４が、位相ロック・ループ・フィードバック入力として、リアル・クロック・ツリー２２６を含むフィードバック経路を絶えず選択しているので、コピー・クロック・ツリーの信号が、位相ロック・ループ２２２のフィードバック入力まで伝搬することはない。
【００３６】
集積回路２２０が、通常動作モードからテスト・モードに切り換わると、２つの特定の変化が生じる。第１に、クロック・コントローラ２３２が、クロッキングゲート２２４に信号を供給して、クロッキングゲートをディスエーブルにする。クロッキングゲート２２４がディスエーブルになると、クロック信号２３６が、クロッキングゲート２２４内で停止して、リアル・クロック・ツリー２２６や電子コンポーネント２２８まで伝搬しなくなる。第２に、クロック・コントローラ２３２が、マルチプレクサ２３４に信号を供給し、コピー・クロック・ツリー２３０からの信号が、入力として位相ロック・ループ２２２のフィードバック入力に供給されるようにする。これら２つの変化、すなわち、クロッキングゲート２２４内におけるクロック信号２３６の停止、及び、リアル・クロック信号を含む経路からコピー信号を含む経路への位相ロック・ループ・フィードバック経路の切り替わりは、同じクロックサイクルにおいて生じる。従って、位相ロック・ループ２２２は、通常動作モードからテスト・モードに切り換わる間、ロックを維持する。
【００３７】
テスト・モードにおいて、適正な動作及び相互接続を確認するために、集積回路２２０がテストされる。分かりやすくするために図３には示していない既知の手段によって、既知のデータが電子コンポーネント２２８にスキャンインされる。次に、リアル・クロック・ツリー２２６が再起動されて、電子コンポーネント２２８に対して出力を生成し、１つ以上のクロック・サイクルを電子コンポーネント２２８に与える。望ましい実施態様の１つでは、リアル・クロック・ツリー２２６は、１または２クロック・サイクルだけしか与えない。もう１つの望ましい実施態様では、５００クロック・サイクルまで必要になる。電子コンポーネント２２８内のデータは、サイクル間に電子コンポーネント２２８からスキャンアウトされ、分析される。このストップ・アンド・スキャン・プロセスは、必要に応じて、全てのテストが完了するまで繰り返すことが可能である。スキャンアウト・データは、予測データと比較される。スキャンアウト・データが所望のデータに一致すれば、集積回路２２０が適正に動作していることが確認される。コピー・クロック・ツリー２３０を含む位相ロック・ループ・フィードバック経路は、テスト・モード中、位相ロック・ループ２２２のロックを維持する。
【００３８】
図３を参照して図示し説明した本発明は、通常動作モードにおいて、リアル・クロック・ツリー２２６から生じるフィードバック経路を組み込むことによって、クロック・スキューを最小限に抑える。さらに、図３に示す構成によれば、テスト・モード中、コピー・クロック信号を含むフィードバック経路を組み込むことによって、位相ロック・ループ２２２のロックが維持される。
【００３９】
図４は、本発明によるマルチプレクサ２３４の回路図である。マルチプレクサ２２４には、ＯＲゲート２６０及び２６２、ＡＮＤゲート２６４、バッファ２６６及びインバータ２６８が含まれている。信号２７０が、クロックコントローラ２３２からＯＲゲート２６０に供給され、一方、信号２７０の反転信号が、ＯＲゲート２６２に供給される。図３のリアル・クロック・ツリー２２６からのクロック信号に対応するリアル・クロック信号２７２が、ＯＲゲート２６０に供給される。図３のコピー・クロック・ツリー２３０からのクロック信号に対応するコピー・クロック信号２７４が、ＯＲゲート２６２に供給される。ＯＲゲート２６０及び２６２とインバータ２６８の構成によって、ＯＲゲート２６０と２６２の出力は、常に互いに逆になる。従って、ＡＮＤゲート２６４の出力は、リアル・クロック信号２７２またはコピー・クロック信号２７４のいずれかに一致する。選択された信号は、バッファ２６６を通って伝搬し、前述のように、位相ロック・ループ・フィードバック経路入力として供給される。
【００４０】
図５は、本発明に従って集積回路をテストする方法を示すフローチャートである。方法３００は、ステップ３０２に示すように、集積回路の起動及びリセットを行って、その意図する機能を実施できるようにすることから始まる。ステップ３０４では、システム・クロックは通常動作モードで動作している。ステップ３０６では、リアル・クロック信号により、集積回路の位相ロック・ループのフィードバック経路に対してフィードバック・ポイントが与えられる。ステップ３０８では、集積回路の電子コンポーネントに供給されるクロック信号が停止される。電子コンポーネントへのクロック信号の停止と同時に、ステップ３１０及び３１２に示すように、位相ロック・ループのフィードバック経路が切り替わり、フィードバック・ポイントが、リアル・クロック信号からではなく、コピー・クロック信号から生じるようになる。従って、フィードバック経路のロックは、通常動作モードからテスト・モードに切り換わる間、維持されることになる。
【００４１】
ステップ３１４では、既知のデータすなわちテスト・データが、既知の手段によって集積回路の電子コンポーネントにスキャンインされる。ステップ３１６では、１サイクルの間に、クロックが、フルスピードで電子コンポーネントに送り込まれ、電子コンポーネントの状態を進める。ステップ３１８では、クロックが再び停止される。ステップ３２０に示すように、集積回路の電子コンポーネント内に生成されたデータが、電子コンポーネントからスキャンアウトされる。ステップ３２２では、テスト結果の分析が行われる。すなわち、スキャンアウトされたテストデータ（スキャンアウトテストデータ）と予測結果が比較される。スキャンアウトテストデータは、記録され、集積回路がその特定のテストに合格したか、不合格であったかが判定される。判定ステップ３２４では、全てのテストが完了したか否かが判定される。全てのテストが完了した場合は、システムを、通常動作モードにリセットまたは切り換えることが可能である。しかし、全てのテストが完了したわけではない場合、ステップ３１４に示すように、新たな既知のデータ・セットが集積回路にスキャンインされ、処理が繰り返される。
【００４２】
本発明によれば、通常動作モードとテスト・モードの両方において、及び、通常動作モードからテスト・モードへの切り換えの間、集積回路における位相ロック・ループのロックを維持するためのシステム及び方法が得られる。本発明によれば、集積回路内のクロック信号に関連したスキューが最小限に抑えられる。本発明には、２つの個別の位相ロック・ループ・フィードバック経路が含まれており、第１の位相ロック・ループ・フィードバック経路は、集積回路の通常動作モード中に、位相ロック・ループに供給されるリアル・クロック・ツリーから選択されるフィードバック・ポイントを含むようになっている。第２の位相ロック・ループ・フィードバック経路には、集積回路のテスト・モード中に、位相ロック・ループに供給されるコピー・クロック・ツリーから選択されるフィードバック・ポイントが含まれている。位相ロック・ループへの入力に設けられたフィードバック経路は、テスト手順を開始するためにリアル・クロック・ツリーを停止する同じクロック・サイクルにおいて、リアル・クロック信号フィードバック経路からコピー・クロック信号フィードバック経路に切り換えられる。ロックは、通常動作モードからテスト・モードへの切り換え中を含む全期間にわたって維持される。従って、本発明によれば、システムのモードに関係なく、システムのスキューを最小限に抑える位相ロック・ループ・フィードバック経路が得られる。
【００４３】
望ましい実施態様を説明するために、特定の実施態様について例示して解説したが、本発明の範囲を逸脱することなく、図示し、解説した特定の実施態様の代わりに、同じ目的を達成するように計算されたさまざまな代替の及び／または等価な実施例を使用できることは当業者には明らかであろう。化学、機械、電気機械、電気及びコンピュータの技術者には容易に明らかになるように、本発明は多種多様な実施態様で実施することが可能である。本出願は、本明細書に記載の望ましい実施態様に関するいかなる改変または変更をも包含するものとする。従って、本発明は、特許請求の範囲及びその同等物によってのみしか制限されない。
【００４４】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．通常動作モード及びテスト・モード中、及び、通常動作モードからテスト・モードへの切り換え中における、集積回路内の位相ロック・ループのロックを維持する方法であって、
前記通常動作モード中に、リアル・クロック・ツリーからのリアル・クロック信号によって、前記位相ロック・ループの位相ロック・ループ・フィードバック経路を閉じるステップと、
前記リアル・クロック・ツリーを停止し、それによって、通常モードからテスト・モードに移行するステップと、
テスト・モード中に、コピー・クロック・ツリーからのコピー・クロック信号によって、前記位相ロック・ループの前記位相ロック・ループ・フィードバック経路を閉じ、前記位相ロック・ループによって、通常動作モード及びテスト・モード中、及び、通常動作モードからテスト・モードへの切り換え中に、ロックが維持されるようにするステップ
を含む、方法。
２．通常動作モード中、前記位相ロック・ループの出力信号を前記リアル・クロック・ツリー及び前記コピー・クロック・ツリーに供給するステップをさらに含む、上項１の方法。
３．リアル・クロック・ツリーを停止する前記ステップが、前記リアル・クロック・ツリーに配置されたクロック・ゲートをディスエーブルにして、前記位相ロック・ループの出力信号が前記ゲートを通過しないようにするステップをさらに含む、上項１の方法。
４．集積回路のモードに基づいて位相ロック・ループ・フィードバック入力信号を選択的に制御するステップをさらに含む、上項１の方法。
５．前記リアル・クロック・ツリー及び前記コピー・クロック・ツリーにクロック信号を供給するステップをさらに含む、上項１の方法。
６．リアル・クロック・ツリーを停止する前記ステップが、前記リアル・クロック・ツリーに供給されるクロック信号は停止するが、前記コピー・クロック・ツリーに対するクロック信号の供給は続行するステップをさらに含む、上項５の方法。
７．リアル・クロック・ツリーを停止する前記ステップ及びコピー・クロック信号によって前記位相ロック・ループ・フィードバック経路を閉じる前記ステップが、前記リアル・クロック・ツリーに供給されるクロック信号を停止し、それによって、通常動作モードからテスト・モードに移行するステップ、及び、単一のクロック・サイクルにおいて、前記リアル・クロック信号を含む状態から、前記コピー・クロック信号を含む状態に、前記位相ロック・ループ・フィードバック経路を切り換えるステップ、をさらに含む、上項５の方法。
８．テスト・モード中に集積回路のテストを行うステップをさらに含む、上項１の方法。
９．集積回路をテストする前記ステップが、
前記集積回路の電子コンポーネントに既知のデータをスキャンインするステップと、
少なくとも１クロック・サイクルにわたって、前記集積回路の電子コンポーネントにフル・スピードのクロックを供給するステップと、
前記集積回路の電子コンポーネントからデータをスキャンアウトするステップをさらに含む、上項８の方法。
１０．前記スキャンされたデータと予測データを比較するステップをさらに含む、上項９の方法。
１１．スキャンされたデータと予測データを比較する前記ステップの後に、前記集積回路をリセットするステップをさらに含む、上項１０の方法。
１２．全てのテストが完了するまで、前記テストするステップを繰り返すステップをさらに含む、上項１０の方法。
１３．集積回路内の位相ロック・ループのロックを維持して、該集積回路のテストを容易にする方法であって、
通常動作モード中に、リアル・クロック・ツリーからのリアル・クロック信号によって、前記位相ロック・ループの位相ロック・ループ・フィードバック経路を閉じるステップと、
前記リアル・クロック・ツリーを停止し、それによって、通常動作モードからテスト・モードに移行するステップと、
テスト・モード中に、コピー・クロック・ツリーからのコピー・クロック信号によって前記位相ロック・ループの位相ロック・ループ・フィードバック経路を閉じて、前記位相ロック・ループがロックを維持するようにするステップと、
前記集積回路の電子コンポーネントに既知のデータをスキャンインするステップと、
少なくとも１つのクロック間隔にわたって、前記集積回路の電子コンポーネントにフル・スピードのクロックを供給するステップと、
前記集積回路の電子コンポーネントからデータをスキャンアウトするステップを含む、方法。
１４．通常動作モード中に、前記リアル・クロック・ツリー及び前記コピー・クロック・ツリーに前記位相ロック・ループの出力信号を供給するステップをさらに含む、上項１３の方法。
１５．リアル・クロック・ツリーを停止する前記ステップが、前記リアル・クロック・ツリーに配置されたクロッキングゲートをディスエーブルにし、前記位相ロック・ループの出力信号が、前記ゲートを通過しないようにするステップをさらに含む、上項１３の方法。
１６．前記集積回路のモードに従って位相ロック・ループ・フィードバック入力信号を選択的に制御するステップをさらに含む、上項１３の方法。
１７．前記リアル・クロック・ツリー及び前記コピー・クロック・ツリーにクロック信号を供給するステップをさらに含む、上項１３の方法。
１８．リアル・クロック・ツリーを停止する前記ステップが、前記リアル・クロック・ツリーに供給されるクロック信号は停止するが、前記コピー・クロック・ツリーに対するクロック信号の供給は続行するステップをさらに含む、上項１７の方法。
１９．リアル・クロック・ツリーを停止する前記ステップ及びコピー・クロック信号によって前記位相ロック・ループ・フィードバック経路を閉じる前記ステップが、前記リアル・クロック・ツリーに供給されるクロック信号を停止し、それによって、通常動作モードからテスト・モードに移行するステップ、及び、単一のクロック・サイクルにおいて、前記リアル・クロック信号を含む状態から、前記コピー・クロック信号を含む状態に、前記位相ロック・ループ・フィードバック経路を切り換えるステップをさらに含む、上項１７の方法。
２０．前記スキャンされたデータと予測データを比較するステップをさらに含む、上項１３の方法。
２１．スキャンされたデータと予測データを比較する前記ステップの後に、集積回路をリセットするステップをさらに含む、上項２０の方法。
２２．全てのテストが完了するまでテストするステップを繰り返すステップをさらに含む、上項２０の方法。
２３．通常動作モード及びテスト・モード中、及び、通常動作モードからテスト・モードへの切り換え中において、集積回路内の位相ロック・ループのロックを維持するためのシステムであって、
クロック信号を受信することが可能なクロック入力、フィードバック入力、及び、出力を有する位相ロック・ループと、
前記位相ロック・ループの出力に電気的に結合された入力を有するクロッキングゲートと、
前記クロッキングゲートの出力に電気的に結合されて、前記集積回路の電気コンポーネントに前記クロック信号を供給するリアル・クロック・ツリーと、
前記位相ロック・ループの出力に電気的に結合されたコピー・クロック・ツリーと、
前記リアル・クロック・ツリーに電気的に結合された第１の入力、前記コピー・クロック・ツリーに電気的に結合された第２の入力、及び、前記位相ロック・ループの前記フィードバック入力に電気的に結合された出力を有するマルチプレクサと、
前記クロッキングゲートに電気的に結合されて、前記クロッキングゲートの出力を選択的に制御し、前記マルチプレクサに電気的に結合されて、前記マルチプレクサの出力を選択的に制御するためのコントローラ
を備えるシステム。
２４．前記コントローラが、前記クロッキングゲートにおいて前記リアル・クロック・ツリーを停止し、単一のクロック・サイクル内で、前記リアル・クロック・ツリーから前記コピー・クロック・ツリーに前記マルチプレクサの出力を切り換える、上項２３のシステム。
２５．前記マルチプレクサが、
前記リアル・クロック・ツリーに電気的に結合された第１の入力、及び、前記コントローラからのコントローラ信号に電気的に結合された第２の入力を有する第１のＯＲゲートと、
前記コントローラ信号に電気的に結合されたインバータと、
前記コピー・クロック・ツリーに電気的に結合された第１の入力、及び、前記インバータの出力に結合された第２の入力を有する第２のＯＲゲートと、
前記第１のＯＲゲートの出力に電気的に結合された第１の入力、前記第２のＯＲゲートの出力に電気的に結合された第２の入力、及び、前記マルチプレクサの出力に対応する出力を有するＡＮＤゲート
をさらに備える、上項２３のシステム。
【００４５】
本発明の概要を以下に示す。本発明は、通常動作モード中及びテストモード中のいずれにおいても、さらに、通常動作モードからテストモードへの切り換え中においても、集積回路内の位相ロックループのロックを維持するためのシステム及び方法である。この方法は、通常動作モード中に、リアルクロックツリーからのリアルクロック信号によって位相ロックループの位相ロックループフィードバック経路を閉じるステップを含む。リアルクロックツリーは選択的に停止され、これによって、通常動作モードからテストモードに移行する。位相ロックループの位相ロックループフィードバック経路は、コピークロックツリーからのクロック信号のコピー信号（コピークロック信号）によって閉じられ、これによって、位相ロックループはロックを維持する。リアルクロックツリーを停止するステップと、コピークロック信号で位相ロックループフィードバック経路を閉じるステップは、通常動作モードからテストモードへの切り換えの間、ロックが維持されるように単一クロックサイクル内で完了する。
【００４６】
【発明の効果】
本発明によれば、集積回路を含む電子装置の動作モードに関係なく、位相ロック・ループ・フィードバックによるクロックの位相ロックを維持して、システムの全体的なスキューを最小限に抑えることが可能な手段が提供される。
【図面の簡単な説明】
【図１】従来技術による電子装置のクロッキング方式を示すブロック図である。
【図２】従来技術による電子装置のクロッキング方式の第２の実施態様を示すブロック図である。
【図３】本発明による特定の集積回路のクロッキング方式を示すブロック図である。
【図４】本発明によるマルチプレクサの回路図である。
【図５】本発明による集積回路のテスト方法を示すフローチャートである。
【符号の説明】
２２０  集積回路
２２２  位相ロック・ループ
２２４  クロッキングゲート
２２６  リアルクロックツリー
２２８  電子コンポーネント
２３０  コピークロックツリー
２３２  クロックコントローラ
２３４  マルチプレクサ
２３６  クロック信号
【図１】
0004430836.tif 000002
【図２】
0004430836.tif 000003
【図３】
0004430836.tif 000004
【図４】
0004430836.tif 000005
【図５】
0004430836.tif 000006