(57)【特許請求の範囲】
【請求項１】
複数のゲートバスライン及びドレインバスラインで画定された画素領域内に形成された画素電極を有するアレイ基板と、前記アレイ基板に対向して配置された共通電極基板と、前記アレイ基板及び前記共通電極基板の間に封入された負の誘電率異方性を有する液晶とを有する液晶表示装置であって、
前記共通電極基板は、
前記アレイ基板に対向して配置され、前記液晶を挟持する透明絶縁性基板と、
前記透明絶縁性基板上の全面に形成された共通電極と、
前記共通電極上に形成された線状の突起を有する配向規制用構造物と、
前記透明絶縁性基板上に形成され、前記画素電極端部に生じた前記液晶の配向不良領域を遮光するように、前記透明絶縁性基板面に垂直な方向から見て、前記ドレインバスラインに沿う方向だけに前記画素電極と重なる重なり領域を有する遮光膜とを備えること
を特徴とする液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置において、
前記配向規制用構造物は、前記突起より延出し、前記画素電極端部であって前記ドレインバスラインに沿う方向に形成された補助突起をさらに有し、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記補助突起の形成されていない領域で前記重なり領域を有していること
を特徴とする液晶表示装置。
【請求項３】
請求項１記載の液晶表示装置において、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記液晶の前記配向不良領域以外の正常配向領域で前記画素電極より外側に形成されていること
を特徴とする液晶表示装置。
【請求項４】
請求項２記載の液晶表示装置において、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記液晶の前記配向不良領域以外の正常配向領域で前記画素電極より外側に形成されていること
を特徴とする液晶表示装置。
【請求項５】
請求項４記載の液晶表示装置において、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記補助突起が形成された領域で前記画素電極より外側に形成されていること
を特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アレイ基板に対向して配置される共通電極基板及びそれを備えた液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は一対の基板の間に封入された液晶を含む。一対の基板はそれぞれ電極及び配向膜を有する。従来から広く用いられているＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード液晶表示装置は水平配向膜及び正の誘電率異方性を有する液晶を含み、電圧が印加されていないときに液晶は水平配向膜に対してほぼ平行に配向する。電圧を印加すると、液晶は水平配向膜に対してほぼ垂直になる方向に立ち上がる。
【０００３】
ＴＮモード液晶表示装置は薄型化が可能である等の利点を有するが、第１に視野角が狭い、第２にコントラストが低いという欠点をもつ。この第１の欠点を改良し、広い視野角を図る方法として配向分割がある。配向分割は、一画素を２つの領域に分割して、一方の領域では液晶が一方の側に向かって立ち上がり又は倒れ、他方の領域では液晶が反対の側に向かって立ち上がり又は倒れるようにする。一画素内で視角特性の異なる領域を形成することで、全体として見た場合に視角特性を平均化して広い視野角を得ることができる。
【０００４】
液晶の配向を制御するためには、通常、配向膜にラビングを行う。配向分割を行う場合には、マスクを使用して一画素の一方の領域を第１の方向にラビングし、それから補完的なマスクを使用して一画素の他方の領域を第１の方向とは反対の第２の方向にラビングする。あるいは、配向膜全体を第１の方向にラビングし、マスクを使用して一画素の一方の領域又は他方の領域に選択的に紫外線照射を行い、一方の領域と他方の領域とで液晶のプレチルトに差ができるようにする。
【０００５】
水平配向膜を用いた液晶表示装置では、ラビングを行う必要があり、ラビング時に発生する汚染や静電気による障害が歩留まり低下の要因となっている。
【０００６】
一方、垂直配向膜を使用したＶＡ（Ｖｅｒｔｉｃａｌｌｙ  Ａｌｉｇｎｅｄ）モード液晶表示装置では、電圧が印加されていないときに液晶は垂直配向膜に対してほぼ垂直に配向し、電圧を印加すると液晶は垂直配向膜に対して水平となる方向に倒れる。このようにすることで高いコントラストが得られ、前記ＴＮモード液晶表示装置の第２の欠点であるコントラストの低さは解消されるが、垂直配向膜を使用した一般的なＶＡモード液晶表示装置でも、液晶の配向を制御するためには通常配向膜にラビングを行う。
【０００７】
本願の出願人による特願平１０−１８５８３６号は、ラビングを行わずに液晶の配向を制御することのできる液晶表示装置を提案している。この液晶表示装置は、垂直配向膜及び負の誘電率異方性を有する液晶を有するＶＡモード液晶表示装置であり、液晶の配向を制御するために一対の基板の各々に設けられた線状の配向規制用構造物（突起又はスリット）を備えている。
【０００８】
なお、本明細書内においては、以後この方式のＶＡモード液晶表示装置をＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）液晶表示装置という。
【０００９】
ＭＶＡ液晶表示装置は、ラビングが不要であり、しかも線状の配向規制用構造物の配置により配向分割を達成することができるという利点を有している。したがって、ＭＶＡ液晶表示装置は、広い視野角と高いコントラストを得ることが可能となる。ラビングを行う必要がないので、液晶表示装置の製造が簡単であり、ラビング時の配向膜の削りかす等による汚染がなく、液晶表示装置の信頼性が向上する。
【００１０】
図２１は、従来のＭＶＡ液晶表示装置の基本構成を示す平面図であり、一画素とその周辺領域を示している。ＭＶＡ液晶表示装置は、各画素にスイッチング素子として薄膜トランジスタ（ＴＦＴ）１０２を備えたアクティブマトリクス型の液晶表示装置である。
【００１１】
ＴＦＴ１０２が設けられているアレイ基板１２２には、図中左右方向に延びるゲートバスライン１０４と、図中上下方向に延びるドレインバスライン１０６が形成されている。ＴＦＴ１０２は、ドレインバスライン１０６から延びるドレイン電極１０８と、ドレイン電極１０８と対向配置されるソース電極１１０と、ゲートバスライン１０４のうちドレイン電極１０８及びソース電極１１０とオーバーラップする部分（ゲート電極）とからなる。また、図示しないが、ゲートバスライン１０４上には、例えばアモルファスシリコン（α−Ｓｉ）膜からなるチャネル層が形成されている。さらに、アレイ基板１２２にはソース電極１１０に接続される画素電極１１２が形成されている。画素電極１１２には、画素電極１１２端辺に対して斜めになるようにスリット１１４が設けられ、このスリット１１４がアレイ基板１２２側の液晶の配向を制御する配向規制用構造物となる。画素電極１１２にはスリット１１４によって電気的に分離されないように接続部１１６が設けられ、これによって一画素内の画素電極１１２は電気的に接続されている。
【００１２】
共通電極及びカラーフィルタ（図２１では共に図示せず）が形成される共通電極基板１２８上には、アレイ基板１２２上のＴＦＴ１０２が形成されている領域と、それ以外の領域であって画素電極１１２又は配向規制用構造物（図２１ではスリット１１４）が形成されていない領域に遮光膜１３６（図中左上から右下へ引いたハッチングで示している）が形成されている。遮光膜１３６は、ＴＦＴ１０２のチャネル層に光が入射して生じるリーク電流を抑制し、また隣接する画素電極１１２間からの光漏れを防ぎ、さらに隣接画素間の混色を防止するために形成されている。そのため遮光膜１３６は、共通電極基板１２８面に垂直な方向から見て、画素電極１１２端辺に遮光膜１３６端辺がほぼ一致するように形成されている。また、共通電極基板１２８上には、配向規制用構造物となる突起１１８が形成され、対向するアレイ基板１２２上に形成されているスリット１１４とともに液晶の配向を制御している。
【００１３】
例えば、対角１５インチのＸＧＡの液晶表示装置（ＬＣＤパネル）の場合、一画素の大きさは９９μｍ×２９７μｍである。スリット１１４及び突起１１８の幅はそれぞれ１０μｍであり、スリット１１４と突起１１８との間隔は基板面方向に見て２５μｍである。また、画素電極１１２の接続部１１６の幅は４μｍであり、ドレインバスライン１０６端部と画素電極１１２端部の距離は７μｍである。
【００１４】
図２２乃至図２４は、図２１におけるＥ−Ｅ線での簡略化した断面図であり、液晶の配向を制御する配向規制用構造物であるスリット１１４と突起１１８の作用を示している。図２２は、一対の基板１２２、１２８の電極間に電圧が印加されていないときの液晶の状態を示している。アレイ基板１２２側には、ガラス基板１２０上に画素電極１１２が形成され、画素電極１１２にはスリット１１４が形成されている。さらに、画素電極１１２及びスリット１１４を覆って配向膜（垂直配向膜）１２６が形成されている。一方、共通電極基板１２８側には、ガラス基板１２０上に画素電極１１２と対向して全面に共通電極１２４が形成され、共通電極１２４上にレジスト等の絶縁体（誘電体）からなる突起１１８が形成されている。さらに、共通電極１２４及び突起１１８を覆って配向膜１２６が形成されている。
【００１５】
また、アレイ基板１２２と共通電極基板１２８との間には液晶ＬＣが封止されており、液晶分子（図中、長円で示す）は配向膜１２６に対して垂直に配向している。したがって、突起１１８表面に形成されている配向膜１２６に対しても液晶分子は垂直に配向し、突起１１８表面近傍の液晶分子はガラス基板１２０に対して傾斜した状態となる。ただし、厳密に見ると、突起１１８表面近傍の液晶分子は配向膜１２６に対して垂直には配向していない。それは、突起１１８が形成されていない領域では液晶分子は配向膜１２６によりガラス基板１２０に対して略垂直に配向しており、液晶の連続体性のために画素中の大部分を占める液晶分子に倣い、配向膜１２６に垂直な方向からガラス基板１２０の法線方向よりに傾斜した状態となっている。また、図示していないが、アレイ基板１２２及び共通電極基板１２８のガラス基板１２０の外側には一対の偏光板がクロスニコルの状態で配置され、よって、電圧無印加の状態では黒表示となる。
【００１６】
図２３は、一対の基板の電極間に電圧を印加したときの等電位線を示している。図２４はそのときの液晶の状態を示している。図２３中に破線で示す等電位線に示されるように、画素電極１１２及び共通電極１２４間に電圧を印加すると、スリット１１４や突起１１８が形成された部分での電界の分布が他の部分とは異なるようになる。これは、スリット１１４が形成された部分では、画素電極１１２の端部より対向する共通電極１２４へ向けて斜めの電界が形成されるためであり、突起１１８が形成された部分では、突起１１８が共通電極１２４上に設けられた誘電体であることによって電界が歪められるためである。したがって、図２４に示されるように、液晶分子は図中矢印の方向に、すなわち電界の方向と垂直となる方向に電圧の大きさに応じて倒れていき、電圧印加の状態では白表示が得られることとなる。
【００１７】
このとき突起１１８近傍の液晶分子は、突起１１８が図２１に示すように線状に設けられたものである場合、突起１１８を境界として突起１１８が設けられる方向に対して略垂直な２方向に倒れる。突起１１８近傍の液晶分子は、電圧無印加の状態でもガラス基板１２０に対する垂直方向よりわずかに傾斜しているので電界に素早く応答して倒れ込み、周りの液晶分子もその挙動に倣うようにして、さらに、電界の影響も受けながら素早く倒れていく。同様に、スリット１１４近傍の液晶分子も、スリット１１４が図２１に示されるように線状に設けられたものである場合、スリット１１４を境界としてスリット１１４が設けられる方向に対して略垂直な２方向に倒れる。
【００１８】
このようにして、図２２に示した２つの一点鎖線の間の領域では、液晶分子が同じ方向に倒れ、すなわち同じ方向に配向する領域が形成される。図２１中の〔Ａ〕で示す領域である。そして、図２１に〔Ａ〕〜〔Ｄ〕で代表的に示すように、ＭＶＡ液晶表示装置では、１つの画素中に４つの異なる配向方向の領域が形成されるため、広視野角という特性が得られる。なお、このような配向規制用構造物による配向制御は、図２１乃至図２４に示すようなスリット１１４と突起１１８の組合せの場合のみではなく、配向規制用構造物として、突起と突起、あるいはスリットとスリットを用いた場合でも、同様な配向制御を行うことができる。
【００１９】
ＭＶＡ液晶表示装置においては広視野角は得られるものの、液晶分子の配向の安定しない領域が存在し、それにより輝度が低下するという問題が存在した。すなわち、電極間に電圧を印加した場合に、図２１において斜線で示すような配向不良領域１３０が発生する。この配向不良領域１３０は光の透過率が悪い領域であるため、白表示を行った場合に輝度を低下させる原因となっている。この配向不良領域１３０は、基板面に垂直な方向から見て、共通電極基板１２８に設けられた配向規制用構造物（図２１では突起１１８）が画素電極１１２端辺と鈍角をなす側のドレインバスライン１０６に沿う方向に発生する。配向不良領域１３０が発生している領域では、液晶分子は一対の基板に設けられた配向規制用構造物（図２１では突起１１８及びスリット１１４）によって制御される配向方向とは異なる配向方向となっている。
【００２０】
図２５は、上記従来の課題を解決したＭＶＡ液晶表示装置を示す平面図であり、一画素とその周辺領域を示している。なお、図２１に示した概略断面図の構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明を省略する。図２５に示すＭＶＡ液晶表示装置は、図２１に示した配向不良領域１３０を強く配向規制するために形成された配向規制用構造物である補助突起１３２を有している。補助突起１３２は、突起１１８から延出し、画素電極１１２端部であってドレインバスライン１０６に沿う方向に形成されている。この補助突起１３２により、液晶分子（図中、円柱で示す）ａは液晶分子ｂと連続的に配向し、配向不良領域１３０の液晶分子の配向は安定する。
【００２１】
【発明が解決しようとする課題】
図２６は、従来のＭＶＡ液晶表示装置で白を背景にして、図中上下方向に長い帯状の黒色の図形（以下黒縦帯という）を表示したときの表示領域を示している。表示領域１３４において、背景の一部である画素Ａは白を表示しており、黒縦帯状の中の画素Ｂは黒を表示している。図中で黒縦帯の下に位置する画素Ｃは白を表示しているが、画素Ａと比較すると暗くなっている。画素Ａと比較したときの画素Ｃの暗さは、黒縦帯が図中縦に長くなるほど増加する。上記のように、従来のＭＶＡ液晶表示装置は、白背景において黒縦帯を表示したとき、白を表示している黒縦帯の下の領域が他の白を表示している領域と比較して暗く表示されてしまうという問題を有している。
【００２２】
また同様に、図２７は従来のＭＶＡ液晶表示装置で黒を背景にして、図中上下方向に長い帯状の白色の図形（以下白縦帯という）を表示したときの表示領域を示している。表示領域１３４において、背景の一部である画素Ａは黒を表示しており、白縦帯の中の画素Ｂは白を表示している。図中で白縦帯の下に位置する画素Ｃは黒を表示しているが、画素Ａと比較すると明るくなっている。画素Ａと比較したときの画素Ｃの明るさは、白縦帯が図中縦に長くなるほど増加する。上記のように、従来のＭＶＡ液晶表示装置は、黒背景において白縦帯を表示したとき、黒を表示している白縦帯の下の領域が他の黒を表示している領域と比較して明るく表示されてしまうという問題を有している。以後上記のように、画素Ｃ周辺の領域が画素Ａ周辺の領域と比較して明るく又は暗くなる現象を縦クロストークという。縦クロストークは、補助突起１３２が形成されていない画素電極１１２端部とドレインバスライン１０６との間に生じる横電界が液晶の配向に影響を与えることにより発生する。
【００２３】
本発明の目的は、輝度が高く良好な表示特性の得られる共通電極基板及びそれを備えた液晶表示装置を提供することにある。
【００２４】
【課題を解決するための手段】
上記目的は、複数のゲートバスライン及びドレインバスラインで画定された画素領域内に形成された画素電極を有するアレイ基板と、前記アレイ基板に対向して配置された共通電極基板と、前記アレイ基板及び前記共通電極基板の間に封入された負の誘電率異方性を有する液晶とを有する液晶表示装置であって、前記共通電極基板は、前記アレイ基板に対向して配置され、前記液晶を挟持する透明絶縁性基板と、前記透明絶縁性基板上の全面に形成された共通電極と、前記共通電極上に形成された線状の突起を有する配向規制用構造物と、前記透明絶縁性基板上に形成され、前記画素電極端部に生じた前記液晶の配向不良領域を遮光するように、前記透明絶縁性基板面に垂直な方向から見て、前記ドレインバスラインに沿う方向だけに前記画素電極と重なる重なり領域を有する遮光膜とを備えることを特徴とする液晶表示装置によって達成される。
【００２５】
【発明の実施の形態】
本発明の第１の実施の形態による共通電極基板及びそれを備えた液晶表示装置を図１乃至図１８を用いて説明する。まず、本発明の実施の形態の前提となる従来のＭＶＡ液晶表示装置における縦クロストークの主な発生原因について、図１乃至図１１を用いて説明する。図１乃至図３は、図２６に示した各画素Ａ、Ｂ、Ｃ内におけるゲート電圧、ドレイン電圧、画素電圧及びコモン電圧の一例を示すグラフである。図１は、画素Ａにおけるゲート電圧Ｖg、ドレイン電圧Ｖd、画素電圧Ｖp及びコモン電圧Ｖcomを示している。横軸は時間を表しており、図１ではほぼ２フレーム分（例えば約１／３０秒）を示している。縦軸は電圧（Ｖ）を表している。図２６中で画素Ａを含むドレインバスライン上の全ての画素は白を表示しているので、ドレイン電圧Ｖdはフレーム周期で＋５Ｖ又は−５Ｖとなる。ゲート電極（図示せず）にゲート電圧Ｖgが印加されたとき、ドレイン電圧Ｖdの＋５Ｖ又は−５Ｖが画素電圧Ｖpとして画素Ａに書き込まれる。画素電圧Ｖpは、蓄積容量（図示せず）により次のフレームまでほぼその電位が保持される。本例ではコモン電圧Ｖcomは常に０Ｖである。画素電圧Ｖpとドレイン電圧Ｖdの電位差ｅはフレーム期間中の大部分で１０Ｖである。
【００２６】
図２は、図２６に示した画素Ｂにおけるゲート電圧Ｖg、ドレイン電圧Ｖd、画素電圧Ｖp及びコモン電圧Ｖcomを示している。図２の横軸は時間を表しており、図１の横軸と同一でほぼ２フレーム分を示している。縦軸は電圧（Ｖ）を表している。画素Ｂは黒を表示しており、図２６中で画素Ｂを含むドレインバスライン上の画素の大部分も黒を表示している。そのため、ドレイン電圧Ｖdは、フレーム期間中の大部分で＋１Ｖ又は−１Ｖであり、一部が＋５Ｖ又は−５Ｖである。ゲート電極にゲート電圧Ｖgが印加されたとき、ドレイン電圧Ｖdの＋１Ｖ又は−１Ｖが画素電圧Ｖpとして画素Ｂに書き込まれる。
【００２７】
図３は、図２６に示した画素Ｃにおけるゲート電圧Ｖg、ドレイン電圧Ｖd、画素電圧Ｖp及びコモン電圧Ｖcomを示している。図３の横軸は時間を表しており、図１及び図２と同一のほぼ２フレーム分を示している。縦軸は電圧（Ｖ）を表している。画素Ｃは白を表示しているが、図２６中で画素Ｃを含むドレインバスライン上の画素の大部分は黒を表示している。そのため、ドレイン電圧Ｖdは、フレーム期間中の大部分で＋１Ｖ又は−１Ｖであり、一部が＋５Ｖ又は−５Ｖである。黒縦帯の縦方向の長さに比例して、ドレイン電圧Ｖdが＋１Ｖ又は−１Ｖである時間は長くなる。ゲート電極にゲート電圧Ｖgが印加されたとき、ドレイン電圧Ｖdの＋５Ｖ又は−５Ｖが画素電圧Ｖpとして画素Ｃに書き込まれる。画素電圧Ｖpとドレイン電圧Ｖdの電位差ｅは大部分で６Ｖであり、一部で１０Ｖである。実際に画素電極とドレインバスラインの間に生じる電位差ｅはこれらの平均値であるが、黒縦帯の縦方向の長さが長くなれば電位差ｅはほぼ６Ｖとなる。
【００２８】
ここで、画素Ａと画素Ｃにおける液晶の状態を図４乃至図６を用いて説明する。図４は、画素Ａにおけるドレインバスライン４２に沿う方向の画素電極１６端部の概略断面図を示している。アレイ基板３２は、ガラス基板２２上にドレインバスライン４２と画素電極１６を有している。アレイ基板３２と対向する共通電極基板３４は、ほぼ画素電極１６の形成されていない領域に形成された遮光膜６と、ほぼ基板全面に形成された共通電極２４とを有している。両基板３２、３４の対向面には、電圧無印加状態で液晶分子を両基板３２、３４に対して垂直に配向させるための垂直配向膜（図示せず）が形成されている。また、両基板３２、３４間には負の誘電率異方性を有する液晶ＬＣが封入されている。液晶分子の多くは、画素電極１６と共通電極２４の間の電界によって図中右方向へ倒れている。液晶分子が倒れていることによって、画素Ａでは白表示が得られている。
【００２９】
図１に示したように、画素Ａではドレインバスライン４２のドレイン電圧Ｖdはフレーム周期で＋５Ｖ又は−５Ｖであり、画素電極１６の画素電圧Ｖpは−５Ｖ又は＋５Ｖである。共通電極２４のコモン電圧Ｖcomは０Ｖである。したがって、画素電極１６とドレインバスライン４２の間の電位差はほぼ１０Ｖであり、画素電極１６と共通電極２４の間の電位差は５Ｖである。図４中の破線は電極間に生じる電界Ｅ1、Ｅ2を表しており、｜Ｅ2｜＞｜Ｅ1｜となる。つまり、画素電極１６とドレインバスライン４２の間には、画素電極１６と共通電極２４の間の電界Ｅ1より強い横電界Ｅ2が生じている。
【００３０】
この強い横電界Ｅ2の影響で、画素電極１６とドレインバスライン４２の間の液晶分子は、両基板３２、３４面に対してほぼ垂直に配向する。しかし、遮光膜６はドレインバスライン４２上から画素電極１６端部までを遮光しているので、これらの領域の配向不良は表示には影響しない。また、画素電極１６端部の液晶分子は横電界Ｅ2の影響を受けて倒れるものの、もともと白表示のため問題とならない。
【００３１】
図５は、画素Ｃにおけるドレインバスラインに沿う方向の画素電極端部の概略断面を示している。なお、図４に示した概略断面図の構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明を省略する。液晶分子の多くは、図４に示した画素Ａと同様に、画素電極１６と共通電極２４の間の電界によって図中右方向へ倒れている。液晶分子が倒れていることによって、画素Ｃではほぼ白表示が得られている。
【００３２】
図３に示したように、画素Ｃでは、ドレインバスライン４２のドレイン電圧Ｖdはフレーム期間中の大部分で＋１Ｖ又は−１Ｖであり、画素電極１６の画素電圧Ｖpは−５Ｖ又は＋５Ｖである。共通電極２４のコモン電圧Ｖcomは０Ｖである。したがって、画素電極１６とドレインバスライン４２の間の電位差ｅはほぼ６Ｖであり、画素電極１６と共通電極２４の間の電位差は５Ｖである。図５中の破線は電極間に生じる電界Ｅ1、Ｅ2を表しており、｜Ｅ2｜≒｜Ｅ1｜である。画素電極１６とドレインバスライン４２の間には、画素電極１６と共通電極２４の間の電界Ｅ1とほぼ同じ強さの横電界Ｅ2が生じている。
【００３３】
この横電界Ｅ2の影響で、画素電極１６とドレインバスライン４２の間の液晶分子は、両基板３２、３４面に対してほぼ垂直に配向する。しかし、遮光膜６はドレインバスライン４２上から画素電極１６端部までを遮光しているので、これらの領域の配向不良は表示には影響しない。画素電極１６端部の液晶分子は、両基板３２、３４に垂直な方向の電界Ｅ1とほぼ同じ強さの横電界Ｅ2の影響を受けるため十分に倒れない。これにより画素電極１６端部では同一画素の他の部分と比較して光透過量が減少するため、画素Ｃは画素Ａと比較すると暗く表示され、縦クロストークが発生する。図６は、縦クロストークが生じている液晶表示装置における図２５と同様の一画素の平面を示している。上記の配向不良が生じる配向不良領域５６は、画素電極１１２端部のドレインバスライン１０６に沿う方向であって補助突起１３２が形成されていない領域に発生する。
【００３４】
図７乃至図９は、図２７に示した各画素Ａ、Ｂ、Ｃにおけるゲート電圧、ドレイン電圧、画素電圧及びコモン電圧の一例を示すグラフである。図７乃至図９は図１乃至図３と同様のグラフであり、横軸はほぼ２フレーム分の時間を表している。縦軸は電圧（Ｖ）を表している。図７は、画素Ａにおけるゲート電圧Ｖg、ドレイン電圧Ｖd、画素電圧Ｖp及びコモン電圧Ｖcomを示している。図７中で画素Ａを含むドレインバスライン４２上の全ての画素は黒を表示しているので、ドレイン電圧Ｖdはフレーム周期で＋１Ｖ又は−１Ｖとなる。ゲート電極にゲート電圧Ｖgが印加されたとき、ドレイン電圧Ｖdの＋１Ｖ又は−１Ｖが画素電圧Ｖpとして画素Ａに書き込まれる。画素電圧Ｖpとドレイン電圧Ｖdの電位差ｅはフレーム期間中の大部分で２Ｖである。
【００３５】
図８は、図２７に示した画素Ｂにおけるゲート電圧Ｖg、ドレイン電圧Ｖd、画素電圧Ｖp及びコモン電圧Ｖcomを示している。画素Ｂは白を表示しており、図８中で画素Ｂを含むドレインバスライン４２上の画素の大部分も白を表示している。そのため、ドレイン電圧Ｖdは、フレーム期間中の大部分で＋５Ｖ又は−５Ｖであり、一部が＋１Ｖ又は−１Ｖである。ゲート電極にゲート電圧Ｖgが印加されたとき、ドレイン電圧Ｖdの＋５Ｖ又は−５Ｖが画素電圧Ｖpとして画素Ｂに書き込まれる。
【００３６】
図９は、図２７に示した画素Ｃにおけるゲート電圧Ｖg、ドレイン電圧Ｖd、画素電圧Ｖp及びコモン電圧Ｖcomを示している。画素Ｃは黒を表示しているが、図２７中で画素Ｃを含むドレインバスライン４２上の画素の大部分は白を表示している。そのため、ドレイン電圧Ｖdは、フレーム期間中の大部分で＋５Ｖ又は−５Ｖであり、一部が＋１Ｖ又は−１Ｖである。白縦帯の縦方向の長さに比例して、ドレイン電圧Ｖdが＋５Ｖ又は−５Ｖである時間は長くなる。ゲート電極にゲート電圧Ｖgが印加されたとき、ドレイン電圧Ｖdの＋１Ｖ又は−１Ｖが画素電圧Ｖpとして画素Ｃに書き込まれる。画素電圧Ｖpとドレイン電圧Ｖdの電位差ｅはフレーム期間中の大部分で６Ｖであり、一部で２Ｖである。実際に画素電極１６とドレインバスライン４２の間に生じる電位差ｅはこれらの平均値であるが、白縦帯の縦方向の長さが長くなれば電位差ｅはほぼ６Ｖとなる。
【００３７】
ここで、画素Ａと画素Ｃの液晶の状態を図１０及び図１１を用いて説明する。図１０は、画素Ａにおけるドレインバスライン４２に沿う方向の画素電極１６端部の概略断面図を示している。なお、図４に示した概略断面図の構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明を省略する。電圧無印加状態の液晶分子は、垂直配向膜（図示せず）により両基板３２、３４に対してほぼ垂直に配向している。それによって画素Ａでは黒表示が得られている。
【００３８】
図７に示したように、画素Ａでは、ドレインバスライン１０６のドレイン電圧Ｖdはフレーム周期で＋１Ｖ又は−１Ｖであり、画素電極１６の画素電圧Ｖpは−１Ｖ又は＋１Ｖである。共通電極２４のコモン電圧Ｖcomは０Ｖである。したがって、画素電極１６とドレインバスライン４２の間の電位差ｅはほぼ２Ｖであり、画素電極１６と共通電極２４の間の電位差は１Ｖである。図１０中の破線は電極間に生じる電界Ｅ2を表している。画素電極１６とドレインバスライン４２の間には、画素電極１６と共通電極２４の間の電界と比較して強い横電界は生じていない。
【００３９】
図１１は、画素Ｃにおけるドレインバスライン４２に沿う方向の画素電極１６端部の概略断面図を示している。なお、図４に示した概略断面図の構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明を省略する。電圧無印加状態の液晶分子の多くは、図１０に示した画素Ａと同様に、垂直配向膜により両基板３２、３４に対してほぼ垂直に配向している。それによって画素Ｃではほぼ黒表示が得られている。
【００４０】
図９に示したように、画素Ｃでは、ドレインバスライン４２のドレイン電圧Ｖdはフレーム期間中の大部分で＋５Ｖ又は−５Ｖであり、画素電極１６の画素電圧Ｖpは−１Ｖ又は＋１Ｖである。共通電極２４のコモン電圧Ｖcomは０Ｖである。したがって、画素電極１６とドレインバスライン４２の間の電位差ｅはほぼ６Ｖであり、画素電極１６と共通電極２４の間の電位差は１Ｖである。また、ドレインバスライン４２と共通電極２４の間の電位差は５Ｖである。なお、図１１中の破線は電極間に生じる電界Ｅ2、Ｅ3を表している。画素電極１６とドレインバスライン４２の間には、画素電極１６と共通電極２４の間の電界と比較して強い横電界Ｅ2が生じている。また、ドレインバスライン４２と共通電極２４の間にも強い電界Ｅ3が生じている。
【００４１】
この画素電極１６とドレインバスライン４２の間の横電界Ｅ2と、ドレインバスライン４２と共通電極２４の間の電界Ｅ3との影響で、画素電極１６端部の液晶分子は図中右側に倒れる。この配向不良のため、画素電極１６端部で光漏れが生じ、その影響で画素Ｃは画素Ａと比較すると明るく表示され、縦クロストークが発生する。上記の配向不良は、図６に示した配向不良領域５６で生ずる。
【００４２】
さて、本実施の形態による共通電極基板及びそれを備えた液晶表示装置の概略の構成について図１２及び図１３を用いて説明する。図１２は本実施の形態による液晶表示装置の全体構成を示している。アレイ基板３２上には、ＴＦＴ２と、蓄積容量４と、例えばインジウム酸化スズ（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜からなる画素電極を有する画素領域８４とがマトリクス状に多数配置された表示領域８６が画定されている。なお、図１２では画素領域８４内に液晶表示装置の１画素分の等価回路を示している。表示領域の周囲の図中左方にはゲートバスライン駆動回路８８が配置され、図中上方にはドレインバスライン駆動回路９０が配置されている。また、システム側からのドットクロックや、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、及びＲＧＢデータが入力する入力端子９２が図中パネル上方に設けられている。
【００４３】
アレイ基板３２は図示しないシール剤を介して共通電極基板３４と対向して貼り合わされている。アレイ基板３２と共通電極基板９４との間のセルギャップに負の誘電率異方性を有する液晶ＬＣが封入されている。アレイ基板３２上の画素電極と共通電極基板３４上の共通電極、及びそれらに挟まれた液晶ＬＣで液晶容量Ｃｌｃが形成されている。一方、アレイ基板３２側で表示電極と蓄積容量バスラインが形成されて蓄積容量４が形成されている。
【００４４】
表示領域８６内には図中上下方向に延びるドレインバスライン４２が図中左右方向に平行に複数形成されている。複数のドレインバスライン４２のそれぞれは、ドレインバスライン駆動回路９０に接続されており、ドレインバスライン４２毎に所定の階調電圧が印加されるようになっている。
【００４５】
また、ドレインバスライン４２とほぼ直交する方向に延びるゲートバスライン３６が図中上下方向に平行に複数形成されている。複数のゲートバスライン３６のそれぞれは、ゲートバスライン駆動回路８８に接続されている。ゲートバスライン駆動回路８８は、内蔵したシフトレジスタから出力されるビット出力に同期して、複数のゲートバスライン３６に対して順にゲートパルスを出力するようになっている。
【００４６】
ゲートバスライン駆動回路８８により複数のゲートバスライン３６のいずれか１つにゲートパルスが出力されると、当該ゲートバスライン３６に接続されている複数のＴＦＴ２がオン状態になる。これにより、ドレインバスライン駆動回路９０から複数のドレインバスライン４２のそれぞれに印加されている階調電圧が各画素電極に印加される。
【００４７】
図１３は、本実施の形態による共通電極基板及びそれを備えた液晶表示装置の構成を示す平面図である。図１３は液晶表示装置の一画素を示しており、ＴＦＴ２が設けられているアレイ基板３２上には、図中左右方向に延びるゲートバスライン３６と、図中上下方向に延びるドレインバスライン４２が形成されている。ＴＦＴ２は、ドレインバスライン４２から延びるドレイン電極５２と、ドレイン電極５２と対向配置されるソース電極５４と、ゲートバスライン３６のうちドレイン電極５２及びソース電極５４とオーバーラップする部分（ゲート電極）とからなる。また、図示しないが、ゲートバスライン３６上には、例えばアモルファスシリコン（α−Ｓｉ）膜からなるチャネル層が形成されている。さらに、アレイ基板３２にはソース電極５４に接続される画素電極１６が形成されている。画素電極１６には、画素電極１６端辺に対して斜めにスリット１２が設けられ、このスリット１２がアレイ基板３２側の液晶の配向を制御する配向規制用構造物となる。画素電極１６にはスリット１２によって電気的に分離されないように接続部１４が設けられ、これによって一画素内の画素電極１６は電気的に接続されている。なお、図１３では画素中央を横切る蓄積容量バスラインの図示は省略している。
【００４８】
共通電極及びカラーフィルタ（図１３では共に図示せず）が形成される共通電極基板３４上には、アレイ基板３２上のＴＦＴ２が形成されている領域と、それ以外の領域であって画素電極１６又は配向規制用構造物（図１３ではスリット１２）が形成されていない領域に、遮光膜６（図中ハッチングで示す）がＣｒ等の金属で形成されている。遮光膜６は、共通電極基板３４面に垂直な方向から見て、画素電極１６端辺に遮光膜６端辺がほぼ一致するように形成されている。共通電極基板３４上には、配向規制用構造物となる線状の突起８が画素電極１６端辺に対して斜めに形成されている。また、突起８から延出して画素電極１６端部のドレインバスラインに沿う方向に配向規制用構造物となる補助突起１０が形成されている。遮光膜６には、共通電極基板３４面に垂直な方向から見て、ドレインバスライン４２に沿う方向であって補助突起１０の形成されていない領域の画素電極１６と重なる重なり領域１８が形成されている。重なり領域１８は、画素電極１６端部に生じた配向不良領域５６を遮光するように設けられている。
【００４９】
図１４は、遮光膜６に設けられた重なり領域１８の幅に対する遮光効果を示すグラフである。横軸は重なり領域１８の幅（μｍ）を表しており、縦軸は縦クロストークの程度を図２６又は図２７に示した画素Ｃと画素Ａの明るさの変化に対する視認の程度で表している。なお、重なり領域１８の幅は、基板面に垂直な方向から見て、重なり領域１８のドレインバスライン４２方向の端辺と画素電極１６のドレインバスライン方向の端辺との距離である。図１４に示すように、重なり領域１８の幅が２μｍ以下では、明るさの変化が視認できるため縦クロストークは生じている。重なり領域１８の幅が４μｍでは、明るさの変化が微かに見えるため縦クロストークは発生している。重なり領域１８の幅が６μｍ以上では、明るさの変化が見えなくなるため縦クロストークは生じない。よって、重なり領域１８の幅を基板面に垂直な方向から見て２μｍ以上に形成すれば縦クロストークの発生を防ぐ効果がある。
【００５０】
図１５は、遮光膜６の重なり領域１８の幅に対するパネル透過率の変化を示すグラフである。横軸は重なり領域１８の幅（μｍ）を表しており、縦軸はパネル透過率（％）を表している。図１５に示すように、重なり領域１８の幅が０μｍのとき（重なり領域１８がないとき）のパネル透過率は５．０％である。重なり領域１８の幅が増加するにしたがってパネル透過率は減少し、重なり領域１８の幅が１２μｍのときのパネル透過率は４．０％となる。そのため、例えば４．０％以上のパネル透過率を確保するためには、重なり領域１８の幅を基板面に垂直な方向から見て１２μｍ以下に形成する必要がある。
【００５１】
本実施の形態によれば、遮光膜６の重なり領域１８で配向不良領域５６を遮光することにより、縦クロストークの発生を防ぐことができる。
【００５２】
次に、本実施の形態による共通電極基板の変形例を図１６乃至図１８を用いて説明する。図１６は本実施の形態による共通電極基板が有する遮光膜の形状の変形例を示す平面図である。なお、図１３に示した平面図の構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明を省略する。本変形例は、補助突起１０が形成されている正常配向領域で、共通電極基板３４面に垂直な方向から見て遮光膜６が画素電極１６より外側に形成されていることを特徴としている。図１６において、補助突起１０の形成領域にある遮光膜６の端部１９は、図中補助突起１０内に引いた画素電極１６端部２０の隠れ線より外側に位置している。
【００５３】
図１７は、図１６におけるＤ−Ｄ線での概略断面図である。アレイ基板３２は、透明絶縁性基板であるガラス基板２２上に形成された絶縁膜３０を有している。絶縁膜３０上の図中右側にはドレインバスライン４２が形成されている。ドレインバスライン４２上の基板全面には保護膜２８が形成されている。保護膜２８上の図中左側には画素電極１６が形成されている。
【００５４】
一方、アレイ基板３２と対向する共通電極基板３４は、ガラス基板２２上に形成された遮光膜６を有している。遮光膜６は、共通電極基板３４面に垂直な方向から見て、画素電極１６の図中右端部と重なる重なり領域１８を有している。遮光膜６上にはカラーフィルタ２６が形成されている。カラーフィルタ２６上の基板全面には共通電極２４が形成されている。
【００５５】
図１８は、図１６におけるＥ−Ｅ線での概略断面図である。なお、図１７に示した概略断面図の構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明を省略する。図１８に示した領域は、共通電極２４上であって画素電極１６端部に対向する位置に補助突起１０が形成されている正常配向領域である。遮光膜６は、共通電極基板３４面に垂直な方向から見て画素電極１６より外側に形成されている。
【００５６】
なお、ドレインバスライン４２表面が露出されることによる反射を防ぐため、共通電極基板３４面方向に見た遮光膜６端部１９と画素電極１６端部２０との距離は、画素電極１６からドレインバスライン４２までの距離（例えば７μｍ）以下であることが望ましい。
【００５７】
共通電極基板３４上に形成されている補助突起１０は、液晶分子の配向を強く規制するため、補助突起１０が形成されている領域では配向不良は発生しない。そのため、共通電極基板３４面に垂直な方向から見て、補助突起１０が形成されている領域では、画素電極１６より外側に遮光膜６を配置することで開口率を向上させることができる。したがって本変形例によれば、パネル透過率を低下させずに上記第１の実施の形態と同様の効果を奏することができる。
【００５８】
次に、本発明の第２の実施の形態による共通電極基板及びそれを備えた液晶表示装置を図１９及び図２０を用いて説明する。まず、本実施の形態による共通電極基板及びそれを備えた液晶表示装置の構成について図１９を用いて説明する。液晶表示装置の全体構成は、図１２に示した第１の実施の形態と同様の構成を有するのでその説明は省略する。図１９は、本実施の形態による共通電極基板及びそれを備えた液晶表示装置における一画素の構成を示す平面図である。なお、図１３に示した平面図の構成要素と同一の機能作用を有する構成要素については、同一の符号を付してその説明を省略する。
【００５９】
共通電極基板３４上には、直線αと直線βに挟まれた領域に赤色のカラーフィルタＲが形成されている。直線αの図中右側には緑色のカラーフィルタＧが形成されており、直線βの図中左側には青色のカラーフィルタＢが形成されている。また、ドレインバスライン４２と画素電極１６との間の領域に対向する領域であって、補助突起１０が形成されている正常配向領域以外の領域には、カラーフィルタの形成材料を２層以上重ねて形成され、画素電極１６と対向する領域よりも厚く形成されている樹脂２層重ね部５０が形成されている。
【００６０】
次に、本実施の形態による共通電極基板及びそれを備えた液晶表示装置における液晶の状態について図２０を用いて説明する。図２０は、図１９におけるＦ−Ｆ線での簡略化した断面図であり、図２６に示した画素Ｃ部を示している。アレイ基板３２上にはドレインバスライン４２が図中左側に形成されており、画素電極１６が図中右側に形成されている。一方、共通電極基板３４上の画素電極１６に対向する領域以外の領域には遮光膜６が形成されている。また、共通電極基板３４上には、カラーフィルタＲとカラーフィルタＢが形成されている。カラーフィルタＲとカラーフィルタＢは、樹脂２層重ね部５０で重なって形成されており、画素電極１６とドレインバスライン４２との間の領域に対向する領域で段差が形成されている。カラーフィルタＲ、カラーフィルタＢ及びそれらで形成されている段差上には共通電極２４が形成されており導電性の突起となっている。
【００６１】
図中の破線は電極間に生じる電界Ｅ1、Ｅ2、Ｅ4を表している。画素電極１６端部には、共通電極２４に形成された段差の影響で強い斜め方向の電界Ｅ4が生じている。そのため、画素電極１６端部の液晶分子は、図５に示した液晶分子と異なり図中右方向へ倒れ、図４に示した画素Ａの画素電極１６端部の液晶分子と同様の配向となる。
【００６２】
本実施の形態によれば、共通電極２４は、画素電極１６とドレインバスライン４２との間の領域に対向する領域に形成された段差の影響で生じる強い斜め方向の電界により、画素電極１６端部の液晶分子を配向規制できる。そのため、画素電極１６端部の配向不良領域５６に起因する縦クロストークの発生を防ぐことができる。また、配向不良領域５６が減少するため、重なり領域１８の重なり幅を減少させることができ、パネル透過率を向上させることができる。
【００６３】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記第１の実施の形態では、遮光膜６が重なり領域１８を有する例について説明し、さらに、遮光膜６が重なり領域１８を有し、補助突起１０が形成された領域でドレインバスライン４２より外側に遮光膜６が形成された変形例について説明したが、本発明はこれに限られない。例えば、補助突起１０が形成された領域でドレインバスライン４２より外側に遮光膜６を形成するだけでもよい。補助突起１０が形成された領域では液晶の配向不良が生じないため、縦クロストークを悪化させずにパネル透過率を向上させることができる。
【００６４】
また、上記第２の実施の形態においては、カラーフィルタの形成材料を重ねて形成することにより樹脂２層重ね部５０で段差を形成しているが、本発明はこれに限らず、黒色樹脂等の他の樹脂で段差を形成してもよい。
【００６５】
さらに、上記実施の形態においては、Ｃｒ等の金属で遮光膜６を形成しているが、本発明はこれに限らず、カラーフィルタの形成材料を重ねて遮光膜６を形成してもよい。
【００６６】
以上説明した実施の形態に基づき、本発明は以下のようにまとめられる。
（付記１）
複数のゲートバスライン及びドレインバスラインで画定された画素領域内に形成された画素電極を有するアレイ基板に対向して配置され、負の誘電率異方性を有する液晶を挟持する透明絶縁性基板と、
前記透明絶縁性基板上に形成された共通電極と、
前記共通電極上に形成された線状の突起を有する配向規制用構造物と、
前記透明絶縁性基板上に形成され、前記画素電極端部に生じた前記液晶の配向不良領域を遮光するように、前記透明絶縁性基板面に垂直な方向から見て、前記画素電極と重なる重なり領域を有する遮光膜と
を備えることを特徴とする共通電極基板。
【００６７】
（付記２）
付記１記載の共通電極基板において、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記ドレインバスラインに沿う方向に前記重なり領域を有していること
を特徴とする共通電極基板。
【００６８】
（付記３）
付記２記載の共通電極基板において、
前記重なり領域の幅は、前記透明絶縁性基板面に垂直な方向から見て２μｍ以上１２μｍ以下であること
を特徴とする共通電極基板。
【００６９】
（付記４）
付記１乃至３のいずれか１項に記載の共通電極基板において、
前記配向規制用構造物は、前記突起より延出し、前記画素電極端部であって前記ドレインバスラインに沿う方向に形成された補助突起をさらに有し、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記補助突起の形成されていない領域で前記重なり領域を有していること
を特徴とする共通電極基板。
【００７０】
（付記５）
付記１乃至４のいずれか１項に記載の共通電極基板において、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記液晶の前記配向不良領域以外の正常配向領域で前記画素電極より外側に形成されていること
を特徴とする共通電極基板。
【００７１】
（付記６）
付記５記載の共通電極基板において、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記ドレインバスラインに沿う方向で前記画素電極より外側に形成されていること
を特徴とする共通電極基板。
【００７２】
（付記７）
付記６記載の共通電極基板において、
前記液晶の前記正常配向領域での前記遮光膜の端部と前記画素電極端部との距離は、前記透明絶縁性基板面方向に見て７μｍ以下であること
を特徴とする共通電極基板。
【００７３】
（付記８）
付記５乃至７のいずれか１項に記載の共通電極基板において、
前記配向規制用構造物は、前記突起より延出し、前記画素電極端部であって前記ドレインバスラインに沿う方向に形成された補助突起をさらに有し、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記補助突起が形成された領域で前記画素電極より外側に形成されていること
を特徴とする共通電極基板。
【００７４】
（付記９）
複数のゲートバスライン及びドレインバスラインで画定された画素領域内に形成された画素電極を有するアレイ基板に対向して配置され、負の誘電率異方性を有する液晶を挟持する透明絶縁性基板と、
前記透明絶縁性基板上に形成された共通電極と、
前記共通電極上に形成された線状の突起を有する配向規制用構造物と、
前記透明絶縁性基板上に形成され、前記透明絶縁性基板面に垂直な方向から見て、前記液晶の配向不良領域以外の正常配向領域で前記画素電極より外側に形成された遮光膜と
を備えることを特徴とする共通電極基板。
【００７５】
（付記１０）
付記９記載の共通電極基板において、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記ドレインバスラインに沿う方向で前記画素電極より外側に形成されていること
を特徴とする共通電極基板。
【００７６】
（付記１１）
付記９又は１０に記載の共通電極基板において、
前記配向規制用構造物は、前記突起より延出し、前記画素電極端部であって前記ドレインバスラインに沿う方向に形成された補助突起をさらに有し、
前記遮光膜は、前記透明絶縁性基板面に垂直な方向から見て、前記補助突起が形成された領域で前記画素電極より外側に形成されていること
を特徴とする共通電極基板。
【００７７】
（付記１２）
付記１乃至１１のいずれか１項に記載の共通電極基板において、
前記遮光膜は、前記画素領域毎に形成されたカラーフィルタの形成材料を重ねて形成されていること
を特徴とする共通電極基板。
【００７８】
（付記１３）
複数のゲートバスライン及びドレインバスラインで画定された画素領域内に形成された画素電極を有するアレイ基板に対向して配置され、負の誘電率異方性を有する液晶を挟持する透明絶縁性基板と、
前記透明絶縁性基板上に形成され、前記画素電極と前記ドレインバスラインとの間の領域に対向する領域に前記液晶を配向規制するための段差が形成された共通電極と、
前記共通電極上に形成された線状の突起を有する配向規制用構造物と、
を備えることを特徴とする共通電極基板。
【００７９】
（付記１４）
付記１３記載の共通電極基板において、
前記段差は、前記画素電極に対向する領域より厚く形成されていること
を特徴とする共通電極基板。
【００８０】
（付記１５）
付記１３又は１４に記載の共通電極基板において、
前記配向規制用構造物は、前記突起より延出し、前記画素電極端部であって前記ドレインバスラインに沿う方向に形成された補助突起をさらに有し、
前記段差は、前記補助突起の形成されていない領域に形成されていること
を特徴とする共通電極基板。
【００８１】
（付記１６）
付記１３乃至１５のいずれか１項に記載の共通電極基板において、
前記段差は、前記共通電極の下層に樹脂で形成されていること
を特徴とする共通電極基板。
【００８２】
（付記１７）
付記１６記載の共通電極基板において、
前記段差は、前記画素領域毎に形成されたカラーフィルタの形成材料を重ねて形成されていること
を特徴とする共通電極基板。
【００８３】
（付記１８）
付記１６記載の共通電極基板において、
前記段差は、黒色樹脂で形成されていること
を特徴とする共通電極基板。
【００８４】
（付記１９）
付記１乃至１８記載の共通電極基板において、
前記突起は、前記画素電極端辺に対して斜めに形成されていること
を特徴とする共通電極基板。
【００８５】
（付記２０）
複数のゲートバスライン及びドレインバスラインで画定された画素領域内に形成された画素電極を有するアレイ基板と、前記アレイ基板に対向して配置され全面に共通電極が形成された対向基板と、前記アレイ基板及び前記対向基板の間に封入された負の誘電率異方性を有する液晶とを有する液晶表示装置であって、
前記対向基板として、付記１乃至１９のいずれか１項に記載の共通電極基板を用いること
を特徴とする液晶表示装置。
【００８６】
【発明の効果】
以上の通り、本発明によれば、輝度が高く良好な表示特性の得られる共通電極基板及びそれを備えた液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明するグラフである。
【図２】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明するグラフである。
【図３】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明するグラフである。
【図４】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明する図である。
【図５】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明する図である。
【図６】本発明の第１の実施の形態の前提となる従来の液晶表示装置の構成を示す平面図である。
【図７】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明するグラフである。
【図８】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明するグラフである。
【図９】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明するグラフである。
【図１０】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明する図である。
【図１１】本発明の第１の実施の形態の前提となる従来の液晶表示装置における縦クロストークの主な原因を説明する図である。
【図１２】本発明の第１の実施の形態による液晶表示装置の全体構成を示す図である。
【図１３】本発明の第１の実施の形態による共通電極基板を説明する平面図である。
【図１４】遮光膜が有する重なり領域の画素電極端部からの重なり幅による効果を示すグラフである。
【図１５】遮光膜が有する重なり領域の画素電極端部からの重なり幅によるパネル透過率の変化を示すグラフである。
【図１６】本発明の第１の実施の形態の変形例による共通電極基板を説明する平面図である。
【図１７】本発明の第１の実施の形態の変形例による共通電極基板を説明する概略断面図である。
【図１８】本発明の第１の実施の形態の変形例による共通電極基板を説明する概略断面図である。
【図１９】本発明の第２の実施の形態による共通電極基板を説明する平面図である。
【図２０】本発明の第２の実施の形態による共通電極基板を説明する概略断面図である。
【図２１】従来の液晶表示装置の構成を示す平面図である。
【図２２】従来の液晶表示装置の構成を示す概略断面図である。
【図２３】従来の液晶表示装置の構成を示す概略断面図である。
【図２４】従来の液晶表示装置の構成を示す概略断面図である。
【図２５】従来の液晶表示装置の構成を示す平面図である。
【図２６】従来の液晶表示装置の課題を説明する図である。
【図２７】従来の液晶表示装置の課題を説明する図である。
【符号の説明】
２  ＴＦＴ
４  蓄積容量
６  遮光膜
８  突起
１０  補助突起
１２  スリット
１４  接続部
１６  画素電極
１８  重なり領域
１９  遮光膜端部
２０  画素電極端部
２２  ガラス基板
２４  共通電極
２８  保護膜
３０  絶縁膜
３２  アレイ基板
３４  共通電極基板
３６  ゲートバスライン
４２  ドレインバスライン
５０  樹脂２層重ね部
５２  ドレイン電極
５４  ソース電極
５６  配向不良領域
８４  画素領域
８６  表示領域
８８  ゲートバスライン駆動回路
９０  ドレインバスライン駆動回路
９２  入力端子
【図１】
0004402280.tif 000002
【図２】
0004402280.tif 000003
【図３】
0004402280.tif 000004
【図４】
0004402280.tif 000005
【図５】
0004402280.tif 000006
【図６】
0004402280.tif 000007
【図７】
0004402280.tif 000008
【図８】
0004402280.tif 000009
【図９】
0004402280.tif 000010
【図１０】
0004402280.tif 000011
【図１１】
0004402280.tif 000012
【図１２】
0004402280.tif 000013
【図１３】
0004402280.tif 000014
【図１４】
0004402280.tif 000015
【図１５】
0004402280.tif 000016
【図１６】
0004402280.tif 000017
【図１７】
0004402280.tif 000018
【図１８】
0004402280.tif 000019
【図１９】
0004402280.tif 000020
【図２０】
0004402280.tif 000021
【図２１】
0004402280.tif 000022
【図２２】
0004402280.tif 000023
【図２３】
0004402280.tif 000024
【図２４】
0004402280.tif 000025
【図２５】
0004402280.tif 000026
【図２６】
0004402280.tif 000027
【図２７】
0004402280.tif 000028