(57)【特許請求の範囲】
【請求項１】
１画面分の画像データを複数の画素からなる複数のブロックに分割し、各ブロック単位毎にＪＰＥＧ方式により圧縮した符号データを生成する符号処理を２度繰り返す２パス処理して画像の状態に応じた符号データを生成する画像情報処理装置であって、
ブロック単位の画像データに対して直交変換を施してブロック単位の変換係数を生成する変換部と、
１パス目には予め設定された第１量子化係数を用いて前記変換係数を量子化した第１符号データを生成し、２パス目には第２量子化係数を用いて前記変換係数を量子化した第２符号データを生成する量子化部と、
前記第１符号データに基づいて、画像の状態に対応した前記第２量子化係数を演算する係数演算部と、
前記変換係数を少なくとも１画面分記憶する記憶部と、
前記変換部と前記量子化部の間に設けられ、前記記憶部との間で前記変換係数の入出力を行う入出力部と、
前記入出力部を制御して、符号処理の１パス目には前記変換部が出力するブロック単位の変換係数を順次前記記憶部に出力させて該記憶部に記憶させ、２パス目には前記記憶部に記憶させブロック単位で読み出した前記変換係数を量子化部に出力させる制御部と、を備え、
前記ブロック単位の変換係数を１ブロック分記憶する係数バッファを前記入出力部に接続し、
前記変換部は生成した前記ブロック単位の変換係数を前記係数バッファに格納し、
前記量子化部は前記係数バッファからジグザグスキャンにて前記変換係数を読み出し、
前記制御部は、前記量子化部の読み出しに先立って、符号処理の１パス目には前記係数バッファに格納された前記変換係数を読み出して前記記憶部に格納し、２パス目には前記記憶部からブロック単位で読み出した前記変換係数を前記係数バッファに格納するようにした画像情報処理装置。
【請求項２】
前記制御部は、符号処理の２パス目に前記変換部の動作を停止させるようにした請求項１に記載の画像情報処理装置。
【請求項３】
前記変換部は、保持した情報を前記量子化部に通信するための制御回路を備え、
前記制御部は、符号処理の２パス目に前記変換部のうち前記制御回路を除く部分の動作を停止させるようにした請求項１に記載の画像情報処理装置。
【請求項４】
前記量子化部が生成する量子化データを符号検索処理して可変長符号データを出力する符号検索部と、
前記１又は複数の可変長符号データから固定長符号データを生成するパッキング部とを備え、
前記係数演算部は、前記パッキング部の出力する固定長符号データに基づいて前記第２量子化係数を演算するようにした請求項１乃至３のうちの何れか１項に記載の画像情報処理装置。
【請求項５】
前記変換部は、該変換部内の信号を出力するテスト回路を備え、
前記制御部は、前記テスト回路の出力する信号に基づいて、前記変換部の故障を判断するようにした請求項１乃至４のうちの何れか１項に記載の画像情報処理装置。
【請求項６】
１画面分の画像データを複数の画素からなる複数のブロックに分割し、各ブロック単位毎にＪＰＥＧ方式により圧縮した符号データを生成する符号処理を２度繰り返す２パス処理して画像の状態に応じた符号データを生成するために備えられる符号装置であって、
前記画像データをブロック単位で順次入力し、該画像データに対して直交変換を施してブロック単位の変換係数を生成する変換部と、
１パス目には予め設定された第１量子化係数を用いて前記変換係数を量子化した第１符号データを生成し、２パス目には前記第１符号データに基づいて演算された、画像の状態に対応した第２量子化係数を用いて前記変換係数を量子化した第２符号データを生成する量子化部とを備えた符号装置において、
外部には前記変換係数を少なくとも１画面分記憶する記憶部が接続され、
前記変換部と量子化部の間には入出力部が接続され、
前記入出力部は、外部から入力される制御信号に基づいて、符号処理の１パス目には前記変換部が出力するブロック単位の変換係数を前記記憶部に出力し、符号処理の２パス目には前記記憶部からブロック単位で読み出される前記変換係数を量子化部に出力するようにし、
前記入出力部に接続され、前記ブロック単位の変換係数を１ブロック分記憶する係数バッファを備え、
前記変換部は生成した前記ブロック単位の変換係数を前記係数バッファに格納し、
前記量子化部は前記係数バッファからジグザグスキャンにて前記変換係数を読み出し、
前記入出力部は、前記制御信号に基づいて、前記量子化部の読み出しに先立って、符号処理の１パス目には前記係数バッファから読み出された前記変換係数を前記記憶部に出力し、２パス目には前記記憶部からブロック単位で読み出された前記変換係数を前記係数バッファに出力するようにした符号装置。
【請求項７】
前記変換部は、外部から入力される制御信号に基づいて、符号処理の２パス目に前記変換部の動作を停止するようにした請求項６に記載の符号装置。
【請求項８】
前記変換部は、保持した情報を前記量子化部に通信するための制御回路を備え、外部から入力される制御信号に基づいて符号処理の２パス目に前記制御回路を除く部分の動作を停止するようにした請求項６に記載の符号装置。
【請求項９】
前記量子化部が生成する量子化データを符号検索処理して可変長符号データを出力する符号検索部と、
前記１又は複数の可変長符号データから固定長符号データを生成するパッキング部とを備えた請求項６乃至８のうちの何れか１項に記載の符号装置。
【請求項１０】
前記変換部は、外部から入力されるテストモード信号に基づいて該変換部内の信号を出力するテスト回路を備えた請求項６乃至９のうちの何れか１項に記載の符号装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像データの圧縮・伸長などを目的とした画像処理装置及び符号装置に関するものである。
【０００２】
近年、デジタルスチルカメラ等の画像を処理するシステムには、画像データの圧縮・伸長を目的として例えばＪＰＥＧ等の処理を行う符号・復号装置が含まれている。そして、符号・復号装置の処理時間と画像データの圧縮率は、デジタルカメラ等の操作性に影響を及ぼすため、高圧縮率で処理時間の短い符号・復号装置が要求されている。
【０００３】
【従来の技術】
図１１は、デジタルスチルカメラ等に用いられる符号・復号部のブロック図を示す。
【０００４】
符号・復号回路９１は、ＣＣＤ等の図示しない撮像素子により得られる画像データをメモリ等に格納するために、所定の方式（例えばＪＰＥＧ方式）により符号及び圧縮処理して圧縮画像データを作成する。また、符号・復号回路９１は、予めメモり等に記憶された圧縮画像データをＬＣＤ等の図示しない表示装置に表示するために復号及び伸長処理して画像データを生成する。
【０００５】
符号・復号回路９１は、ＤＣＴ演算部９２、量子化部９３、符号・復号検索部９４、パッキング部９５を備えている。ＣＣＤ等の撮像素子により得られる画像データは、８×８画素のブロック単位に分割され、各ブロック毎にＤＣＴ演算部９２に入力される。ＤＣＴ演算部９２は１ブロックの画像データを受け、その画像データを２次元離散コサイン変換（ＤＣＴ）等の演算により直交変換したＤＣＴ係数データを作成する。ＤＣＴ演算部９２は、生成したＤＣＴ係数データをＤＣＴ係数バッファ９６に格納し、量子化部９３に終了信号を出力して１ブロック分の画像データの処理終了を通知する。
【０００６】
量子化部９３は、終了信号に応答してＤＣＴ係数バッファ９６に格納された１ブロック分のＤＣＴ係数データを受け取る。量子化部９３は、第１バッファ９７ａに格納された量子化係数データによりＤＣＴ係数データを除算演算して量子化データを生成する。量子化部９３は、量子化データを符号・復号検索部９４に出力する。
【０００７】
符号・復号検索部９４は、ハフマン符号化部であり、複数のハフマンデータが予め格納されたハフマンテーブル９８を備えている。符号・復号検索部９４は、量子化部９３から入力した量子化データに基づいてハフマンテーブル９８を検索し、量子化データを可変長符号データに変換する。符号・復号検索部９４は、生成した可変長符号データをパッキング部９５に出力する。
【０００８】
パッキング部９５は、入力される複数ブロックの可変長符号データをまとめて所定のビット長の固定長符号データを作成する。この固定長符号データは、圧縮画像データとして図示しないメモリに格納される。これは、メモリに対するデータの入出力が所定のビット長にて行われるためである。
【０００９】
上記の符号・復号回路９１は、ＣＰＵ等の制御回路により制御される。制御回路は、２度固定長符号データを生成する２パス処理を行うように符号・復号回路９１を制御する。このとき、制御回路は、１パス目に生成された１画面分の固定長符号データのデータ量に基づいて、画像の状態に最適な第２の量子化係数データを作成して第２バッファ９７ｂに格納する。量子化部９３は、２パス目に第２バッファ９７ｂに格納された第２の量子化係数データを用いてＤＣＴ係数データから量子化データを生成する。
【００１０】
２パス目に生成された量子化データは、画像の状態に最適に対応しているため、この量子化データに基づいて符号・復号検索部９４，パッキング部９５を介して生成される１画面分の固定長符号データのデータ量が１パス目に比べて少なくなる。このことは、画像データのデータ量に対する圧縮画像データのデータ量の比率である圧縮率を高め、圧縮画像データを格納するメモリの使用量を低減するうえで有効である。使用メモリの低減は、同じ容量のメモリで格納可能な画面数を増加させる。
【００１１】
また、各部９１〜９４は、ブロック単位の画像データをパイプライン動作して圧縮処理を実行する。例えば、量子化部９３が１ブロック分のＤＣＴ係数データを量子化しているとき、ＤＣＴ演算部９２は次の１ブロック分の画像データをＤＣＴ演算してＤＣＴ係数データを生成する。この構成により、１画面分の画像データ全体の処理時間を短縮する。
【００１２】
【発明が解決しようとする課題】
ところで、上記の２パス処理による圧縮処理に要する処理時間は、デジタルスチルカメラ等の操作性に影響を与える。デジタルカメラは、圧縮処理が終了しないと次の画像データに対する圧縮処理を行うことができない。即ち、圧縮処理における処理時間は、次に撮影可能となるまでの撮影間隔と等価となる。そのため、処理時間が長くなると、次に次に撮影可能となるまでに長時間を要するため、操作性が悪くなるという問題がある。
【００１３】
本発明は上記問題点を解決するためになされたものであって、その目的は、圧縮率を低下させることなく処理時間の短縮を図ることができる画像情報処理装置及び符号装置を提供することにある。
【００１４】
【課題を解決するための手段】
図１は請求項１に記載の発明の原理説明図である。即ち、画像情報処理装置は、変換部１、入出力部２、量子化部３、係数演算部４、記憶部５、及び、制御部６を備える。変換部１は、ブロック単位の画像データに対してブロック単位の直交変換を施して変換係数を生成する。量子化部３は、符号処理の１パス目には予め設定された第１量子化係数を用いて変換係数を量子化した第１符号データを生成し、２パス目には第２量子化係数を用いて変換係数を量子化した第２符号データを生成する。係数演算部４は、第１符号データに基づいて、画像の状態に対応した第２量子化係数を演算する。入出力部２には変換係数を少なくとも１画面分記憶する記憶部５が接続される。入出力部２は、変換部１と量子化部３の間に接続されている。制御部６は、入出力部２を制御して、符号処理の１パス目には変換部１が出力するブロック単位の変換係数を順次記憶部５に出力させて該記憶部５に記憶させる。制御部６は、符号処理の２パス目には記憶部５に記憶させブロック単位で読み出した変換係数を量子化部３に出力させる。
【００１５】
また、前記ブロック単位の変換係数を１ブロック分記憶する係数バッファを前記入出力部に接続し、前記変換部は生成した前記ブロック単位の変換係数を前記係数バッファに格納し、前記量子化部は前記係数バッファからジグザグスキャンにて前記変換係数を読み出し、前記制御部は、前記量子化部の読み出しに先立って、符号処理の１パス目には前記係数バッファに格納された前記変換係数を読み出して前記記憶部に格納し、２パス目には前記記憶部からブロック単位で読み出した前記変換係数を前記係数バッファに格納するようにした。
【００１６】
請求項２に記載の発明は、請求項１に記載の画像情報処理装置において、前記制御部は、符号処理の２パス目に前記変換部の動作を停止させるようにした。
【００１７】
請求項３に記載の発明は、請求項１に記載の画像情報処理装置において、前記変換部は、保持した情報を前記量子化部に通信するための制御回路を備え、前記制御部は、符号処理の２パス目に前記変換部のうち前記制御回路を除く部分の動作を停止させるようにした。
【００１８】
請求項４に記載の発明は、請求項１乃至３のうちの何れか１項に記載の画像情報処理装置において、前記量子化部が生成する量子化データを符号検索処理して可変長符号データを出力する符号検索部と、前記１又は複数の可変長符号データから固定長符号データを生成するパッキング部とを備え、前記係数演算部は、前記パッキング部の出力する固定長符号データに基づいて前記第２量子化係数を演算するようにした。
【００１９】
請求項５に記載の発明は、請求項１乃至４のうちの何れか１項に記載の画像情報処理装置において、前記変換部は、該変換部内の信号を出力するテスト回路を備え、前記制御部は、前記テスト回路の出力する信号に基づいて、前記変換部の故障を判断するようにした。
【００２０】
請求項６に記載の発明は、１画面分の画像データを複数の画素からなる複数のブロックに分割し、各ブロック毎にＪＰＥＧ方式により圧縮した符号データを生成する符号処理を２度繰り返す２パス処理して画像の状態に適したデータ量の符号データを生成するために備えられる符号装置であって、前記画像データをブロック単位で順次入力し、該画像データに対して直交変換を施してブロック単位の変換係数を生成する変換部と、１パス目には予め設定された第１量子化係数を用いて前記変換係数を量子化した第１符号データを生成し、２パス目には前記第１符号データに基づいて演算された、画像の状態に対応した第２量子化係数を用いて前記変換係数を量子化した第２符号データを生成する量子化部とを備えた符号装置において、外部には前記変換係数を少なくとも１画面分記憶する記憶部が接続され、前記変換部と量子化部の間には入出力部が接続され、前記入出力部は、外部から入力される制御信号に基づいて、符号処理の１パス目には前記変換部が出力するブロック単位の変換係数を前記記憶部に出力し、符号処理の２パス目には前記記憶部からブロック単位で読み出される前記変換係数を量子化部に出力するようにした。
【００２１】
また、前記入出力部に接続され、前記ブロック単位の変換係数を１ブロック分記憶する係数バッファを備え、前記変換部は生成した前記ブロック単位の変換係数を前記係数バッファに格納し、前記量子化部は前記係数バッファからジグザグスキャンにて前記変換係数を読み出し、前記入出力部は、前記制御信号に基づいて、前記量子化部の読み出しに先立って、符号処理の１パス目には前記係数バッファから読み出された前記変換係数を前記記憶部に出力し、２パス目には前記記憶部からブロック単位で読み出された前記変換係数を前記係数バッファに出力するようにした。
【００２２】
請求項７に記載の発明は、請求項６に記載の符号装置において、前記変換部は、外部から入力される制御信号に基づいて、符号処理の２パス目に前記変換部の動作を停止するようにした。
【００２３】
請求項８に記載の発明は、請求項６に記載の符号装置において、前記変換部は、保持した情報を前記量子化部に通信するための制御回路を備え、外部から入力される制御信号に基づいて符号処理の２パス目に前記制御回路を除く部分の動作を停止するようにした。
【００２４】
請求項９に記載の発明は、請求項６乃至８のうちの何れか１項に記載の符号装置において、前記量子化部が生成する量子化データを符号検索処理して可変長符号データを出力する符号検索部と、前記１又は複数の可変長符号データから固定長符号データを生成するパッキング部とを備えた。
【００２５】
請求項１０に記載の発明は、請求項６乃至９のうちの何れか１項に記載の符号装置において、前記変換部は、外部から入力されるテストモード信号に基づいて該変換部内の信号を出力するテスト回路を備えた。
【００２６】
（作用）
従って、請求項１に記載の発明によれば、入出力部２は、制御部６により制御され、符号処理の１パス目には変換部１が出力する変換係数を記憶部５に出力し、２パス目には記憶部５から読み出した変換係数を量子化部３に出力する。これにより、２パス目に変換部１を動作させる必要がなく、その分だけ処理時間が短くなる。
【００２７】
また、入出力部には変換係数を少なくとも１ブロック分記憶する係数バッファが接続される。変換部は生成したブロック単位の変換係数を係数バッファに格納し、量子化部は係数バッファからジグザグスキャンにて変換係数を読み出し、制御部は、量子化部の読み出しに先立って、符号処理の１パス目には係数バッファに格納された変換係数を読み出して記憶部に格納し、２パス目には記憶部からブロック単位で読み出した変換係数を係数バッファに格納する。これにより、量子化部は係数バッファから変換係数を読み出せばよく、その読み出し動作が単純になる。
【００２８】
請求項２に記載の発明によれば、制御部は、符号処理の２パス目に変換部の動作を停止させることにより、装置の消費電力が低減する。
請求項３に記載の発明によれば、変換部は、保持した情報を量子化部に通信するための制御回路を備える。制御部は、符号処理の２パス目に変換部のうち制御回路を除く部分の動作を停止させることにより、装置の消費電力が低減する。
【００２９】
請求項４に記載の発明によれば、符号検索部は、量子化部が生成する量子化データを符号検索処理して可変長符号データを出力する。パッキング部は、１又は複数の可変長符号データから固定長符号データを生成する。そして、係数演算部は、パッキング部の出力する固定長符号データに基づいて、固定長符号データのデータ量を最適にする第２量子化係数を演算することができる。
【００３０】
請求項５に記載の発明によれば、制御部は、変換部に備えられその変換部内の信号を出力するテスト回路の出力する信号に基づいて、変換部の故障を容易に判断できる。
【００３１】
請求項６に記載の発明によれば、符号装置の外部には変換係数を少なくとも１画面分記憶する記憶部が接続され、変換部と量子化部の間には入出力部が接続される。入出力部は、外部から入力される制御信号に基づいて、符号処理の１パス目には変換部が出力するブロック単位の変換係数を記憶部に出力し、符号処理の２パス目には記憶部からブロック単位で読み出される変換係数を量子化部に出力する。これにより、２パス目に変換部を動作させる必要がなく、その分処理時間が短くなる。
【００３２】
また、入出力部に接続され、変換係数を少なくとも１ブロック分記憶する係数バッファを備える。変換部は生成したブロック単位の変換係数を係数バッファに格納し、量子化部は係数バッファからジグザグスキャンにて変換係数を読み出す。そして、入出力部は、制御信号に基づいて、量子化部の読み出しに先立って、符号処理の１パス目には係数バッファから読み出された変換係数を記憶部に出力し、２パス目には記憶部からブロック単位で読み出された変換係数を係数バッファに出力する。これにより、量子化部は係数バッファから変換係数を読み出せば良く、量子化部の読み出し動作が単純になる。
【００３３】
請求項７に記載の発明によれば、変換部は、外部から入力される制御信号に基づいて、符号処理の２パス目に変換部の動作を停止することにより、消費電力が低減する。
【００３４】
請求項８に記載の発明によれば、変換部は、保持した情報を量子化部に通信するための制御回路を備える。そして、外部から入力される制御信号に基づいて符号処理の２パス目に制御回路を除く部分の動作を停止することにより、消費電力が低減する。
【００３５】
請求項９に記載の発明によれば、符号検索部は量子化部が生成する量子化データを符号検索処理して可変長符号データを出力する。パッキング部は１又は複数の可変長符号データから固定長符号データを生成する。
【００３６】
請求項１０に記載の発明によれば、制御部は、変換部に備えられたテスト回路にテストモード信号を出力したときに、テスト回路から出力される変換部内部の信号に基づいてその変換部が故障か否かを容易に判断できる。
【００３７】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図２〜図９に従って説明する。
図２は、デジタルスチルカメラ等の画像情報処理装置１１の概略構成を示すブロック図である。
【００３８】
処理装置１１は、ＣＣＤ１２、フレームメモリ１３、ＬＣＤ１４、符号・復号部１５、ＣＰＵ１６、記憶部としてのＤＣＴ係数メモリ１９、フラッシュメモリ２０を備えているまた、処理装置１１は、画像専用バス２１、システムバス２２を備えている。画像専用バス２１は、ＣＣＤ１２、フレームメモリ１３、ＬＣＤ１４、符号・復号部１５を相互に接続する。システムバス２２は、符号・復号部１５、ＣＰＵ１６、ＤＣＴ係数メモリ１９、フラッシュメモリ２０を相互に接続する。
【００３９】
ＣＣＤ１２は撮像素子であり、画像を取り込むために利用される。ＣＣＤ１２は、入射する画像の色調，濃淡等の情報に応じた画像データを生成する。１画面分の画像データは、ＣＣＤ１２から画像専用バス２１を介してフレームメモリ１３に転送される。
【００４０】
フレームメモリ１３は、少なくとも１画面分の画像データを格納する容量を持つ。フレームメモリ１３は、ＣＣＤ１２又は符号・復号部１５から画像専用バス２１を介して入力される画像データを記憶する。ＬＣＤ１４は表示素子であり、フレームメモリ１３に記憶された画像データを画像専用バス２１を介して読み出し、画像を表示する。
【００４１】
符号・復号部１５は、所定の方式（本実施形態ではＪＰＥＧ方式）により符号・復号処理（圧縮・伸長処理）を行うために備えられている。符号処理は、ＤＣＴ演算処理、量子化処理、エントロピー符号化処理を含む。符号・復号部１５は、画像データを符号処理して圧縮した圧縮データを生成する。
【００４２】
即ち、符号・復号部１５は、フレームメモリ１３から画像専用バス２１を介して画像データを所定の画素数（本実施形態では８×８画素）のブロック単位で読み出す。符号・復号部１５は、読み出した画像データをＤＣＴ演算処理してＤＣＴ係数データを生成する。次に、符号・復号部１５は、予め記憶した量子化係数データを用いてＤＣＴ係数データを量子化処理して量子化データを生成する。更に、符号・復号部１５は、予め記憶した符号化係数データを用いて量子化データをエントロピー符号処理して圧縮データを生成する。圧縮データはフラッシュメモリ２０に記録される。
【００４３】
圧縮データは、処理に用いられる量子化係数データ，符号化係数データの情報を含む。画像データのデータ量に対する圧縮データのデータ量を圧縮率という。尚、エントロピー符号化処理の少なくとも一部をソフトウェアにて実施する、即ちＣＰＵ１６が予め記憶された符号化のための処理プログラムデータに基づいて量子化データを圧縮データに変換する構成としても良い。
【００４４】
符号・復号部１５が行う復号処理は、エントロピー復号化処理、逆量子化処理、逆ＤＣＴ演算処理を含む。符号・復号部１５は、圧縮データを復号処理して伸長した画像データを生成する。
【００４５】
即ち、符号・復号部１５は、フラッシュメモリ２０に記録された圧縮データをシステムバス２２を介して読み出す。符号・復号部１５は、読み出した圧縮データに含まれる符号化係数データを用いて圧縮データをエントロピー復号処理して量子化データを生成する。次に、符号・復号部１５は、圧縮データに含まれる量子化係数データを用いて量子化データを逆量子化処理してＤＣＴ係数データを生成する。更に、符号・復号部１５は、ＤＣＴ係数を逆量子化処理して伸長データを生成する。尚、エントロピー復号処理の少なくとも一部をソフトウェアにて実施する、即ちＣＰＵ１６が予め記憶された復号化のための処理プログラムデータに基づいて圧縮データを量子化データに変換する構成としても良い。
【００４６】
伸長データは、画像専用バス２１を介してフレームメモリ１３に入力される。ＬＣＤ１４は、フレームメモリ１３に記憶された伸長データに基づく画像を表示する。
【００４７】
ＣＰＵ１６は、ＲＯＭ１７，ＲＡＭ１８を備えている。ＲＯＭ１７には、画像処理装置１１のシステムプログラムデータが予め記憶される。ＲＡＭ１８は、システムプログラムデータに基づいて動作するＣＰＵ１６の一時的なデータが格納される。
【００４８】
システムプログラムデータは、図示しないレリーズボタンやモード切替スイッチ等の操作に対するＣＰＵ１６の動作プログラムデータを含む。ＣＰＵ１６は、その動作プログラムデータに基づいて、画像処理装置１１全体の制御を行う。その制御は、画像の記録、記録した画像の表示・消去等の動作を含む。
【００４９】
上記システムプログラムデータは、符号・復号部１５を制御するための制御プログラムデータを含む。画像を記録する場合、ＣＰＵ１６は、制御プログラムデータに基づいて、符号処理を行わせるための制御信号を符号・復号部１５に出力する。画像を表示する場合、ＣＰＵ１６は、制御プログラムデータに基づいて、復号処理を行わせるための制御信号を符号・復号部１５に出力する。
【００５０】
符号・復号部１５は、符号処理のための制御信号に応答して符号処理（圧縮処理）を実行する。符号・復号部１５は、フレームメモリ１３から８×８画素のブロック単位で画像データを読み込む。符号・復号部１５は、読み込んだ画像データに対してＪＰＥＧ方式に基づいた符号処理を施し圧縮画像データを作成する。その圧縮画像データはシステムバス２２を介してフラッシュメモリ２０に転送され、フラッシュメモリ２０は転送された圧縮画像データを記録する。
【００５１】
符号・復号部１５は、復号処理のための制御信号に応答して復号処理（伸長処理）を実行する。符号・復号部１５は、フラッシュメモリ２０に記録されている圧縮画像データを読み出す。符号・復号部１５は、読み出した圧縮画像データに対してＪＰＥＧ方式に基づいた復号処理（伸長処理）を施し伸長画像データを作成する。その伸長画像データは画像専用バス２１を介してフレームメモリ１３に転送される。ＬＣＤ１４は、フレームメモリ１３に記憶された伸長画像データに基づく画像を表示する。
【００５２】
ＲＯＭ１７に予め記憶されたシステムプログラムデータは、量子化係数データを演算するための演算プログラムデータを含む。画像を記録する場合に、ＣＰＵ１６は、符号・復号部１５に対して符号処理を２度実行する２パス処理を施すべく制御信号を出力する。１パス目において、符号・復号部１５は、予め設定され記憶された第１量子化係数データを用いて符号処理を施し第１圧縮画像データを作成する。前記第１量子化係数データは、輝度成分、色差成分等に対応して設定される。本実施形態では、第１量子化係数データは、複数の画像情報による平均値等に設定され記憶されている。
【００５３】
ＣＰＵ１６は、演算プログラムに基づいて、１パス目に符号・復号部１５にて作成された圧縮画像データのデータ量に基づいて第２量子化係数データを演算する。この第２量子化係数データは、その時に処理する画像の状態に対応している。画像の状態は、圧縮画像データのデータ量に影響を与える。即ち、同じ量子化係数データを用いて圧縮処理を実施しても、その時々の画像の濃淡、画面構成等の状態によって圧縮画像データのデータ量に差が生じる。画像の状態は、撮影毎に異なるため、予め最適な量子化係数データを用意することは難しい。
【００５４】
従って、ＣＰＵ１６は、１画面毎に、所定の第１量子化係数データを用いて画像データに符号処理を施して圧縮画像データを作成することにより、圧縮画像データからその時の画像の状態を判断する。そして、ＣＰＵ１６は、画像の状態に対応した第２量子化係数データを算出し、その演算結果の第２量子化係数データを符号・復号部１５に格納する。符号・復号部１５は、２パス目に第２量子化係数データを用いて再度符号処理を施して新たな圧縮画像データを生成する。このようにして生成された圧縮画像データのデータ量は画像に対して最適な量となる。そして、第２圧縮画像データのデータ量は、平均的な第１量子化係数データを用いた第１圧縮画像データのデータ量に比べて少なくなる。尚、第２量子化係数データを演算するための専用の演算部が備えられても良い。
【００５５】
ＤＣＴ係数メモリ１９は、少なくとも１画面分のＤＣＴ係数データを格納する容量を持つ。１パス目の処理において、符号・復号部１５は、画像データをブロック単位で入力し、ＤＣＴ演算処理，量子化処理，エントロピー符号化処理の各処理をパイプライン処理して圧縮画像データを生成する。
【００５６】
即ち、図８（ａ）に示すように、先ず、符号・復号部１５は、１ブロック目の画像データに対してＤＣＴ演算処理を行い、ＤＣＴ係数データを生成する。次に、符号・復号部１５は、１ブロック目のＤＣＴ係数データに対する量子化処理と、２ブロック目の画像データに対するＤＣＴ演算処理を平行して実行する。量子化処理はＤＣＴ演算処理に比べて処理時間が短いので、早く終了する。そのため、符号・復号部１５は、２ブロック目のＤＣＴ演算処理を行っている間に１ブロック目のデータに対する符号・復号検索処理を平行して実行する。
【００５７】
符号・復号検索処理はＤＣＴ演算処理に比べて処理時間が短い。更に、符号・復号検索処理は、ＤＣＴ演算処理に比べて早く終了する。そのため、符号・復号部１５は１ブロック目のデータに対するパッキング処理を平行して実行する。そして、このパッキング処理は、同時に実行しているＤＣＴ演算処理よりも早く終了する。そのため、符号・復号部１５は、ＤＣＴ演算の終了を待つ。そして、符号・復号部１５は、２ブロック目の画像データに対するＤＣＴ演算処理が終了すると、３ブロック目の画像データに対するＤＣＴ演算処理と２ブロック目のデータに対する量子化以降の処理を並列に実行する。
【００５８】
符号・復号部１５は、ＤＣＴ演算によってその時々に得られるブロック単位のＤＣＴ係数データをＤＣＴ係数メモリ１９に格納する。１パス目の符号処理を終了すると、ＤＣＴ係数メモリ１９は１画面分のＤＣＴ係数データを格納する。
【００５９】
２パス目の処理において、符号・復号部１５は、ＤＣＴ係数メモリ１９に格納されたＤＣＴ係数データをブロック単位にて読み出し、その読み出したＤＣＴ係数データに対して量子化処理以降の各処理をパイプライン処理して圧縮データを生成する。この構成により、２パス目におけるＤＣＴ演算処理を省略することができるため、ＤＣＴ演算処理にかかる時間はＤＣＴ係数データを読み出す時間だけとなる。ＤＣＴ係数データの読み出しに必要な時間は、ＤＣＴ演算処理を実行する時間に比べて非常に短い。このことは、パイプライン処理を実行するにあたり、ＤＣＴ演算処理以外の処理における待ち時間が短くなる。
【００６０】
即ち、図８（ｂ）に示すように、先ず、符号・復号部１５は、１ブロック目のＤＣＴ係数データをＤＣＴ係数メモリ１９から読み出すＤＣＴ係数転送処理を実行する。次に、符号・復号部１５は、１ブロック目のＤＣＴ係数データに対する量子化処理を実行する。そして、１ブロック目のデータに対する量子化処理を終了すると、符号・復号部１５は、２ブロック目のＤＣＴ係数データの転送処理と１ブロック目のデータに対する符号・復号検索処理を平行して実行する。
【００６１】
ＤＣＴ係数転送処理は、符号・復号検索処理に比べて処理時間が短いので、転送処理が早く終了する。そのため、符号・復号部１５は、１ブロック目のデータに対する符号・復号検索処理を行っている間に２ブロック目のデータに対する量子化処理を平行して実行する。従って、符号・復号部１５は、１パス目の処理に比べて、量子化処理を開始する時間が早くなる。即ち、量子化処理の待ち時間が短くなるので、各処理を実行するまでの時間（サイクル）が短くなる。
【００６２】
このようにして、符号・復号部１５が実行する符号処理の２パス目にかかる処理時間は、１パス目にかかる処理時間に比べて短くなる。これにより、１画面分の画像データに対する符号処理の処理時間が短くなる。
【００６３】
次に、符号・復号部１５の構成を図３に従って詳述する。
図３に示すように、符号・復号部１５は、変換部としてのＤＣＴ演算部３１、量子化部３２、符号・復号検索部３３、パッキング部３４、バス・インタフェース３５を備えている。また、符号・復号部１５は、画像バッファ３６、ＤＣＴ係数バッファ３７、量子化係数バッファ３８、符号バッファ３９を備えている。更に、符号・復号部１５は、複数の入出力部４１〜４６を備えている。
【００６４】
ＤＣＴ演算部３１は、ＤＣＴ演算処理，逆ＤＣＴ演算処理を行うために設けられている。量子化部３２は、量子化処理，逆量子化処理を行うために設けられている。量子化部３２は、少なくとも１ブロック分のＤＣＴ係数を格納する容量のレジスタ３２ａを備えている。
【００６５】
符号・復号検索部３３は、エントロピー符号化処理，復号化処理を行うために設けられている。符号・復号検索部３３は、少なくとも１ブロック分の量子化データを格納する容量のレジスタ３３ａと、複数の符号化係数データを格納する容量の記憶部３３ｂを備えている。本実施形態では、符号化係数データは予め出現頻度に応じて可変長の符号を割り当ててあるハフマン符号データである。パッキング部３４は、パッキング処理，逆パッキング処理を行うために設けられている。
【００６６】
パッキング部３４のパッキング処理は、符号・復号検索部３３にて生成された可変長符号データを圧縮画像データとして効率よく図２のフラッシュメモリ２０に格納するために行われる。可変長符号データは、０〜１６ビットの任意のビット長を持つ。フラッシュメモリ２０は、データの読み出し、書き込みを所定のデータ量（ビット数、例えば８ビット）にて行う。そのため、パッキング部３４は、入力する複数の可変長符号データをまとめて所定のビット数のデータに成形する。逆に、パッキング部３４の逆パッキング処理は、フラッシュメモリ２０から読み出したデータを可変長符号データに分割する。この構成により、フラッシュメモリ２０に対して効率の良いアクセスを行うことができる。
【００６７】
バス・インタフェース３５はシステムバス２２に接続され、図２のＣＰＵ１６，ＤＣＴ係数メモリ１９，フラッシュメモリ２０との間でデータ、制御信号等の入出力を行うために設けられている。バス・インタフェース３５には、各入出力部４１〜４６が接続されている。
【００６８】
第１入出力部４１は、ＤＣＴ演算部３１、量子化部３２に接続されている。また、第１入出力部４１には、少なくとも１ブロック分のＤＣＴ係数データを格納する容量を持つＤＣＴ係数バッファ３７が接続されている。
【００６９】
ＤＣＴ演算部３１と量子化部３２は、第１入出力部４１を介してパイプライン動作を制御するための制御信号、制御に必要なデータ等を通信する制御回路４７ａ，４７ｂ（図６，９参照）を備えている。尚、図９に示すように、ＤＣＴ演算部３１，量子化部３２と同様に、符号・復号検索部３３は制御回路４７ｃを、パッキング部３４は制御回路４７ｄを備えている。
【００７０】
ＤＣＴ演算部３１と量子化部３２の制御回路４７ａ，４７ｂは、パイプライン処理を実行するために互いに通信する。即ち、量子化部３２は、ＤＣＴ演算部３１がＤＣＴ演算処理を行っている間、その演算終了を待機する。ＤＣＴ演算部３１は、ＤＣＴ演算処理を終了すると、その演算結果であるＤＣＴ係数データを第１入出力部４１を介してＤＣＴ係数バッファ３７に格納する。ＤＣＴ演算部３１の制御回路４７ａは、第１入出力部４１を介して量子化部３２にＤＣＴ係数データの引き取りを要求する要求信号を出力する。量子化部３２は、要求信号が入力されるまで待機する。
【００７１】
量子化部３２は、制御回路４７ｂが入力する要求信号に応答してＤＣＴ係数バッファ３７からＤＣＴ係数データを読み出す。即ち、量子化部３２は、ＤＣＴ係数バッファ３７からジグザグスキャンにてＤＣＴ係数データを読み出し、レジスタ３２ａに格納する。量子化部３２は、ＤＣＴ係数データの引き取りを終了すると、制御回路４７ｂから応答信号を第１入出力部４１を介してＤＣＴ演算部３１に出力する。ＤＣＴ演算部３１は、制御回路４７ａが入力する応答信号に応答して、次のブロックの画像データに対するＤＣＴ演算処理を開始する。
【００７２】
また、第１入出力部４１は、ＤＣＴ演算部３１と量子化部３２の動作状態をＣＰＵ１６が監視するために設けられている。このＣＰＵ１６による監視は、復号処理の１パス目においては、ＤＣＴ係数データを図２のＤＣＴ係数メモリ１９に格納するためである。また、監視は、復号処理の２パス目においては、格納しておいたＤＣＴ係数データを用いて量子化以降の処理を行わせるためである。
【００７３】
ＣＰＵ１６は、上記のＤＣＴ演算部３１と量子化部３２との間で通信される制御信号等を第１入出力部４１からバス・インタフェース３５とシステムバス２２を介して入力する。ＣＰＵ２は、入力した信号に基づいてＤＣＴ演算部３１と量子化部３２の動作を監視する。
【００７４】
先ず、復号処理の１パス目における各部の動作について説明する。
ＣＰＵ１６は、ＤＣＴ演算部３１が引き取りのための要求信号を出力すると、バス・インタフェース３５と先ず第１入出力部４１を制御して量子化部３２に引き取りのための要求信号が入力されるのを禁止する。この状態で、ＣＰＵ１６は、ＤＣＴ係数バッファ３７に格納された１ブロック分のＤＣＴ係数データを読み出し、ＤＣＴ係数メモリ１９に格納する。即ち、ＣＰＵ１６は、その時々のＤＣＴ係数データをＤＣＴ係数メモリ１９に複写する。
【００７５】
ＣＰＵ１６は、ＤＣＴ係数メモリ１９にＤＣＴ係数データの格納を終了すると、量子化部３２に対して先に禁止しておいた引き取り要求信号に対応する疑似要求信号を量子化部３２に出力する。量子化部３２は、この疑似要求信号に応答してＤＣＴ係数データの読み出しを開始する。そして、量子化部３２は、ＤＣＴ係数データの引き取りを終了すると、応答信号を第１入出力部４１を介してＤＣＴ演算部３１に出力する。ＤＣＴ演算部３１は、応答信号に応答して、次のブロックの画像データに対するＤＣＴ演算処理を開始する。
ＣＰＵ１６等は、上記の処理を繰り返し実行する。これにより、１画面分のＤＣＴ係数データがＤＣＴ係数メモリ１９に格納される。
【００７６】
次に、復号処理の２パス目における各部の動作について説明する。
ＣＰＵ１６は、先ずＤＣＴ係数メモリ１９に格納してあるＤＣＴ係数データをブロック単位にて読み出し、システムバス２２，バス・インタフェース３５，第１入出力部４１を介してＤＣＴ係数バッファ３７に格納する。そして、ＣＰＵ１６は、量子化部３２にＤＣＴ係数データの引き取りの疑似要求信号を出力する。
【００７７】
量子化部３２は、疑似要求信号に応答してＤＣＴ係数バッファ３７からＤＣＴ係数データを読み出し、レジスタ３２ａに格納する。量子化部３２は、ＤＣＴ係数データの読み出しを終了すると、応答信号を第１入出力部４１に出力する。ＣＰＵ１６は、応答信号を入力し、次のブロックのＤＣＴ係数データをＤＣＴ係数バッファ３７に格納する。
【００７８】
ＣＰＵ１６等は、上記の処理を繰り返し実行する。これにより、ＤＣＴ係数メモリ１９に格納された１画面分のＤＣＴ係数データがブロック単位で読み出されて量子化以降の処理が行われる。
【００７９】
このようにして、第１入出力部４１にてＤＣＴ演算部３１と量子化部３２との通信を監視し、量子化部３２がＤＣＴ係数データを引き取るのを一時的に禁止することにより、ＤＣＴ係数バッファ３７に格納されたＤＣＴ係数データをＤＣＴ係数メモリ１９に格納することが確実にできる。そして、符号処理の２パス目において、ＤＣＴ係数メモリ１９に格納した１画面分のＤＣＴ係数データをブロック単位で読み出して量子化以降の処理を行うことができるため、ＤＣＴ演算を行う必要がない。そのため、ＤＣＴ演算処理が必要ない分だけ２パス目の処理時間を短縮することができる。しかも、量子化部３２がＤＣＴ係数データを引き取るのを一時的に禁止するだけであるので、ＤＣＴ演算部３１と量子化部３２の構成を変更することなく容易に行うことができる。
【００８０】
第２入出力部４２は、量子化部３２と符号・復号検索部３３の間に接続されている。符号・復号検索部３３は、量子化部３２の制御回路４７ｂと第２入出力部４２を介してパイプライン動作を制御するための制御信号、制御に必要なデータ等を通信する制御回路４７ｃを備えている。
【００８１】
量子化部３２と符号・復号検索部３３は、パイプライン処理を実行するために、制御回路４７ｂ，４７ｃが第２入出力部４２を介して互いに通信する。量子化部３２は、量子化処理を終了すると、その処理結果である量子化データの引き取りを要求する信号を第２入出力部４２を介して符号・復号検索部３３に出力する。そして、量子化部３２は、符号・復号検索部３３がデータの受け取り可能な状態にあるとき、量子化データを含むデータを符号・復号検索部３３に出力する。データには、量子化の際に使用した量子化係数データ等の付加情報を含む。
【００８２】
符号・復号検索部３３は、量子化部３２から入力するデータをレジスタ３３ａに格納する。符号・復号検索部３３は、量子化データの引き取りを終了すると、応答信号を量子化部３２に出力する。量子化部３２は、応答信号に応答して、次のブロックのＤＣＴ係数データに対する量子化処理を開始する。
【００８３】
第３入出力部４３は、符号・復号検索部３３とパッキング部３４の間に接続されている。パッキング部３４は、符号・復号検索部３３と第３入出力部４３を介してパイプライン動作を制御するための制御信号、制御に必要なデータ等を通信する制御回路４７ｄを備えている。
【００８４】
符号・復号検索部３３とパッキング部３４は、パイプライン処理を実行するために、制御回路４７ｃ，４７ｄが互いに通信する。符号・復号検索部３３は、符号検索処理を終了すると、その演算結果である可変長符号化データの引き取りを要求する信号を第３入出力部４３を介してパッキング部３４に出力する。そして、符号・復号検索部３３は、パッキング部３４がデータの受け取り可能な状態にあるとき、可変長符号化データを含むデータをパッキング部３４に出力する。このデータには、符号化の際に使用したハフマン符号データ等の付加情報を含む。
【００８５】
パッキング部３４は、符号・復号検索部３３から入力するデータを格納する。パッキング部３４は、データの引き取りを終了すると、応答信号を符号・復号検索部まに出力する。符号・復号検索部３３は、応答信号に応答して、次のブロックの量子化データに対する符号検索処理を開始する。
【００８６】
第１〜第３入出力部４１〜４３は、上記の各部３１〜３４間において情報の付加を可能にする。例えば、第３入出力部４３は、符号・復号検索部３３からパッキング部３４に出力されるデータに対して図２のＣＰＵ１６が情報を付加することを可能にする。
【００８７】
画像データ及び符号・復号部１５が復号処理にて生成するデータ、例えば、符号・復号検索部３３にて生成される可変長符号データは、画像の輝度，色差等の画像情報に関する符号（ＭＣＵ：Minimum Coded Unit）により構成される。これに対し、図２のフラッシュメモリ１９に格納される圧縮画像データは、他の圧縮画像データを扱う装置への互換性を持つために、データの先頭，終了を示す情報や量子化，符号化処理に用いられる係数データの情報等の付加情報を含む必要がある。そのため、図９に示すように、ＣＰＵ１６は、データの流れを実線の矢印に示すように変更して付加情報を可変長符号データに付加する。
【００８８】
ＣＰＵ１６は、バス・インタフェース３５，第３入出力部４３を制御して、符号・復号検索部３３が出力する要求信号の伝達を禁止するとともに、パッキング部３４が出力する応答信号に代わる疑似応答信号を符号・復号検索部３３に出力させる。これにより、パッキング部３４の状態に関わらず、符号・復号検索部３３は生成した可変長符号データを出力する。
【００８９】
ＣＰＵ１６は、符号・復号検索部３３が出力する可変長符号データを第３入出力部４３、バス・インタフェース３５、システムバス２２を介して入力する。ＣＰＵ１６は、入力した可変長符号データに対して、そのデータを構成する任意のＭＣＵ間に付加情報を付加した新たな符号データを生成する。尚、付加する情報は、予め設定されＲＯＭ１８等に格納されている。
【００９０】
ＣＰＵ１６は、バス・インタフェース３５，第３入出力部４３を制御して、符号・復号検索部３３が出力する要求信号に代わる疑似要求信号をパッキング部３４に出力するとともに、その疑似要求信号に応答してパッキング部３４が出力する応答信号の伝達を禁止する。これにより、符号・復号検索部３３の状態に関わらず、パッキング部３４はデータの入力が可能となる。
【００９１】
ＣＰＵ１６は、新たな符号データをシステムバス２２，バス・インタフェース３５，第３入出力部４３を介してパッキング部３４に出力する。パッキング部３４は、入力する新たな符号データに対してパッキング処理を実行する。
【００９２】
このように構成することにより、付加情報を容易に付加することが可能となる。尚、ＣＰＵ１６は、各入出力部４１〜４３を適宜制御して、各入出力部４１〜４３を介して伝達されるデータに画像補正等の情報を付加するようにしてもよい。
【００９３】
尚、復号処理の際の動作は、上記の符号処理の際と単にデータが転送される経路が逆である。即ち、パッキング部３４は逆パッキング処理を実行して符号データを生成する。ＣＰＵ１６は、パッキン部３４にて生成された符号データを入力し、その符号データから付加情報を除いた可変長符号データを符号・復号検索部３３に出力する。符号・復号検索部３３は、入力した可変長符号データに対して復号検索処理を実行して量子化データを生成する。
【００９４】
また、第１〜第３入出力部４１〜４３は、上記各部３１〜３４が実行する処理の代替を可能にする。例えば、第２，第３入出力部４２，４３は、符号・復号検索部３３が行う符号・復号検索処理をＣＰＵ１６が行うことを可能にする。
【００９５】
ＣＰＵ１６は、バス・インタフェース３５，第２入出力部４２を制御して、符号・復号検索部３３が出力する応答信号に代わる疑似応答信号を量子化部３２に出力させる。また、ＣＰＵ１６は、バス・インタフェース３５，第３入出力部４３を制御して、符号・復号検索部３３が出力する要求信号に代わる疑似要求信号をパッキング部３４に出力させる。これにより、符号・復号検索部３３が動作していなくても、量子化部３２とパッキング部３４に対するデータ等の入出力が可能となる。即ち、データが伝達される経路が、図９の点線で示す経路となる。
【００９６】
量子化部３２は、疑似応答信号に応答して生成した量子化データを第２入出力部４２に出力する。ＣＰＵ１６は、量子化データを第２入出力部４２，バス・インタフェース３５，システムバス２２を介して入力する。ＣＰＵ１６は、入力した量子化データを、記憶した符号化のためのデータを用いて符号データを生成する。符号化のためのデータは、ＣＰＵ１６のＲＡＭ１８，ＤＣＴ係数メモリ１９に設けた記憶領域、等に記憶される。
【００９７】
ＣＰＵ１６は、生成した符号データをシステムバス２２，バス・インタフェース３５，第３入出力部４３を介してパッキング部３４に出力する。パッキング部３４は、第３入出力部４３から入力する疑似要求信号に応答し、第３入出力部４３から出力される符号データを入力する。そして、パッキング部３４は、入力した符号データに対してパッキング処理を実行する。
【００９８】
このことは、符号・復号検索部３３に格納されたハフマン符号化データ以外のデータを用いた符号・復号検索処理を可能とする。即ち、ハフマン符号化データ以外のデータを予め記憶する。この記憶したデータを用いてＣＰＵ１６が量子化データに対して符号検索処理を行う。また、ＣＰＵ１６は、パッキング部３４から符号化の際に使用したデータを付加情報として予め入力しＲＡＭ１８等に記憶する。そして、ＣＰＵ１６は、記憶した符号化のためのデータを用いて復号検索処理を実行する。
【００９９】
尚、各入出力部４１〜４３を適宜制御して、各部３１〜３４のいずれか１つ又は任意の組み合わせにて行う処理をＣＰＵ１６に代替させてもよい。例えば、第１入出力部４１を制御して、ＤＣＴ演算部３１が行うＤＣＴ演算処理をＣＰＵ１６に代替させる。第１，第２入出力部４１，４２を制御して、量子化部３２が行う量子化処理をＣＰＵ１６に代替させる。第３入出力部４３を制御して、パッキング部３４が行うパッキング処理をＣＰＵ１６に代替させてもよい。
【０１００】
尚、復号処理の際の動作は、上記の符号処理の際と単にデータが転送される経路が逆である。即ち、パッキング部３４は逆パッキング処理を実行して符号データを生成する。ＣＰＵ１６は、パッキング部３４にて生成された符号データを入力し、その符号データに対して復号処理を実行して量子化データを生成する。量子化部３２はＣＰＵ１６にて生成された量子化データを入力し、その量子化データに対して逆量子化処理を実行してＤＣＴ係数を生成する。
【０１０１】
また、符号・復号処理において、各入出力部４１〜４３を適宜制御して、上記の符号処理の間に付加情報を付加することと、処理を代替させることを同時に行う構成としてもよい。
【０１０２】
第４入出力部４４は、ＤＣＴ演算部３１、画像専用バス２１に接続されている。また、第４入出力部４４は、少なくとも１ブロック分の画像データを格納する容量を持つ画像バッファ３６に接続されている。
【０１０３】
第４入出力部４４は、図２のＣＰＵ１６から入力する制御信号に応答し、画像バッファ３６、図２のフレームメモリ１３に対して画像データのアクセスを行う。符号処理を実行する時、第４入出力部４４は、画像専用バス２１を介して図２のフレームメモリ１３に格納された画像データをブロック単位にて読み出し、画像バッファ３６に格納する。
【０１０４】
次に、第４入出力部４４は、画像バッファ３６に対するＤＣＴ演算部３１のアクセスを許容する。ＤＣＴ演算部３１は、画像バッファ３６をアクセスし、その画像バッファ３６に格納された画像データに対してＤＣＴ演算を施してＤＣＴ係数データを生成する。
【０１０５】
復号処理を実行する時、第４入出力部４４は、画像バッファ３６に対するＤＣＴ演算部３１のアクセスを許容する。ＤＣＴ演算部３１は、画像バッファ３６をアクセスし、逆ＤＣＴ演算を施して生成した伸長画像データを画像バッファ３６に格納する。次に、第４入出力部４４は、ＤＣＴ演算部３１に対してアクセスを禁止する。そして、第４入出力部４４は、画像バッファ３６に格納された伸長画像データを読み出し、画像専用バス２１を介して図２のフレームメモリ１３に格納する。このような処理が繰り返し実行され、フレームメモリ１３には１画面分の伸長画像データが格納される。
【０１０６】
第５入出力部４５は、量子化部３２に接続されている。また、第５入出力部４５には、量子化係数バッファ３８が接続されている。量子化係数バッファ３８は、第１量子化係数データを格納する第１バッファ３８ａと、第２量子化係数データを格納する第２バッファ３８ｂとを備えている。第１バッファ３８ａは不揮発性メモリよりなり、予め設定された第１量子化係数データが格納される。第２バッファ３８ｂは書き換え可能なメモリよりなり、図２のＣＰＵ１６により演算された第２量子化係数データがシステムバス２２、バス・インタフェース３５、第５入出力部４５を介して格納される。
【０１０７】
第５入出力部４５は、図２のＣＰＵ１６から入力する制御信号に応答し、量子化部３２に第１バッファ３８ａと第２バッファ３８ｂを切り替えて接続する。
符号処理の１パス目において、図２のＣＰＵ１６は、第１バッファ３８ａに格納された第１量子化係数データを利用するための制御信号を出力する。第５入出力部４５は、ＣＰＵ１６から入力される制御信号に応答し、量子化部３２に第１バッファ３８ａを接続する。量子化部３２は、第１バッファ３８ａから第１量子化係数データを読み出し、そのデータに基づいて、レジスタ３２ａに格納したＤＣＴ係数データを量子化処理して１パス目の量子化データを生成する。
【０１０８】
符号処理の２パス目において、ＣＰＵ１６は、第２バッファ３８ｂに格納した第２量子化係数データを利用するための制御信号を出力する。第５入出力部４５は、ＣＰＵ１６から入力される制御信号に応答し、量子化部３２に第２バッファ３８ｂを接続する。量子化部３２は、第２バッファ３８ｂから第２量子化係数データを読み出し、そのデータに基づいて、レジスタ３２ａに格納したＤＣＴ係数データを量子化処理して２パス目の量子化データを生成する。
【０１０９】
第６入出力部４６は、パッキング部３４に接続されている。また、第６入出力部４６には、符号バッファ３９が接続されている。符号バッファ３９は、１ブロック分の可変長符号データを格納する容量を持つ。
【０１１０】
第６入出力部４６は、図２のＣＰＵ１６から入力する制御信号に応答し、符号バッファ３９に対するアクセスを行う。符号処理を実行する時、第６入出力部４６は、符号バッファ３９に対するパッキング部３４のアクセスを許容する。パッキング部３４は、符号バッファ３９をアクセスし、符号・復号検索部３３から入力される複数の可変長符号データを所定のデータ量にまとめた圧縮画像データを符号バッファ３９に格納する。
【０１１１】
次に、第６入出力部４６は、パッキング部３４のアクセスを禁止する。そして、第６入出力部４６は、符号バッファ３９に格納された圧縮画像データを読み出し、バス・インタフェース３５とシステムバス２２を介してフラッシュメモリ１９に格納する。このような処理が繰り返し実行され、フラッシュメモリ１９には、１画面分の圧縮画像データが格納される。
【０１１２】
復号処理を実行する時、第６入出力部４６は、システムバス２２とバス・インタフェース３５を介してフラッシュメモリ１９に格納された圧縮画像データを第２のブロック単位にて読み出し、符号バッファ３９に格納する。次に、第６入出力部４６は、符号バッファ３９に対するパッキング部３４のアクセスを許容する。パッキング部３４は、符号バッファ３９の圧縮画像データをアクセスし、圧縮画像データを複数の可変長符号データに分割する。
【０１１３】
次に、バス・インタフェース３５と第１入出力部４１の構成を図４，５に従って説明する。
図４，５は、バス・インタフェース３５、第１入出力部４１の一部回路図である。図４は、ＤＣＴ演算部３５と量子化部３２の間で通信される信号を監視及び制御するための回路部分を示し、図５はＤＣＴ係数バッファ３７に対する入力信号を選択するための回路部分を示す。
【０１１４】
バス・インタフェース３５は、第１入出力部４１に対する第１インタフェース部５１を備える。尚、バス・インタフェース３５は、図３の第２〜第６入出力部４２〜４５に対するインタフェース部を備えている。
【０１１５】
第１インタフェース部５１は、要求信号Ｒ１と応答信号に対応した２つのデータラッチ５２，５３、２つのバス・ドライバ５４，５５を備えている。また、第１インタフェース部５１は、選択信号生成回路５６と起動信号生成回路５７を備えている。
【０１１６】
第１入出力部４１は第１選択回路６１を備えている。第１選択回路６１は、ＤＣＴ演算部３１が出力する要求信号、量子化部３２が出力する応答信号と、ＣＰＵ１６から入力する疑似要求信号、疑似応答信号を選択するために設けられている。
【０１１７】
第１選択回路６１は、選択する信号に対応した数、２つのセレクタ６２，６３を備えている。第１セレクタ６２は、要求信号Ｒ１又は疑似要求信号を選択するために設けられている。第２セレクタ６３は、応答信号又は疑似応答信号を選択するために設けられている。
【０１１８】
第１データラッチ５２は、ＣＰＵ１６が出力する疑似要求信号Ｒ２がシステムバス２２を介して入力される。第１データラッチ５２は、疑似要求信号Ｒ２をラッチするとともに、第１バス・ドライバ５４と第１選択回路６１の第１セレクタ６２に出力する。第１データラッチ５２はリセット端子に応答信号Ａ１が入力される。第１データラッチ５２は、応答信号Ａ１がアクティブ（例えばＨレベルの応答信号Ａ１）に応答して内容をクリアして出力信号をインアクティブ（例えばＬレベルの信号）にする。第１バス・ドライバ５４は、入力される信号を増幅して出力し、その出力信号はシステムバス２２を介してＣＰＵ１６に入力される。ＣＰＵ１６は、第１バス・ドライバ５４の出力する信号がインアクティブになると、量子化部３２が応答信号Ａ１を出力したことを検出する。
【０１１９】
第２データラッチ５３は、ＣＰＵ１６が出力する疑似応答信号Ａ２がシステムバス２２を介して入力される。第２データラッチ５３は、疑似応答信号Ａ２をラッチするとともに、第１選択回路６１の第２セレクタ６３に出力する。
【０１２０】
第２バス・ドライバ５５は、ＤＣＴ演算部３１が出力する要求信号Ｒ１が入力される。第２バス・ドライバ５５は、要求信号Ｒ１を増幅して出力し、その出力信号はシステムバス２２を介してＣＰＵ１６に入力される。
【０１２１】
選択信号生成回路５６は、ＣＰＵ１６が出力する制御信号がシステムバス２２を介して入力される。選択信号生成回路５６は、制御信号に応答して第１選択回路６１の第１，第２セレクタ６２，６３に選択動作を行わせるための第１，第２選択信号Ｓ１，Ｓ２を出力する。
【０１２２】
起動信号生成回路５７には第１，第２選択信号Ｓ１，Ｓ２が入力される。起動信号生成回路５７は、第１，第２選択信号Ｓ１，Ｓ２がアクティブ、例えばＨレベルの第１，第２選択信号Ｓ１，Ｓ２に応答して第１，第２起動信号Ｗ１，Ｗ２アクティブ（例えばＨレベルの第１，第２起動信号Ｗ１，Ｗ２）をＤＣＴ演算部３１，量子化部３２に出力する。
【０１２３】
ＤＣＴ演算部３１，量子化部３２は、それぞれ第１，第２起動信号Ｗ１，Ｗ２に応答して、その動作を起動又は停止する。例えば、ＤＣＴ演算部３１，量子化部３２は第１，第２起動信号Ｗ１，Ｗ２がアクティブ（Ｈレベルの第１，第２起動信号Ｗ１，Ｗ２）に応答して動作を起動し、両信号Ｗ１，Ｗ２がインアクティブ（Ｌレベルの第１，第２起動信号Ｗ１，Ｗ２）に応答して動作を停止する。ＤＣＴ演算部３１，量子化部３２は動作を停止した場合、電力を消費しない。このことは、符号・復号部１５の消費電力を低減する。
【０１２４】
尚、ＤＣＴ演算部３１の制御回路４７ａと量子化部３２の制御回路４７ｂは、動作を停止しない。これは、ＤＣＴ演算部３１の量子化部３２の通信を継続させる。ＤＣＴ演算部３１の制御回路４７ａは、量子化部３２の量子化処理に必要な情報、例えばＤＣＴ演算処理における画素の輝度，色差に関するインターリーブ等の情報を保持している。これらの情報を量子化部３２に保持する構成にすると、ＤＣＴ演算部３１と量子化部３２の両方に情報を保持するための回路がそれぞれに必要となる。このように複数の回路を持つことは冗長であり、符号・復号部１５のチップサイズを大きくする。そのため、情報を保持する回路をＤＣＴ演算部３１のみに持たせ、その情報を量子化部３２に通信することにより、回路の冗長をなくしてチップ面積の増加を抑えている。
【０１２５】
第１選択回路６１の第１セレクタ６２は、選択信号生成回路５６からの第１選択信号Ｓ１に応答して、ＤＣＴ演算部３１が出力する要求信号Ｒ１又は疑似要求信号Ｒ２を選択する。例えば、第１セレクタ６２は、Ｈレベルの第１選択信号Ｓ１に応答して疑似要求信号Ｒ２を選択し、Ｌレベルの第１選択信号Ｓ１に応答して要求信号Ｒ１を選択する。第１セレクタ６２は、選択した信号を量子化部３２に出力する。
【０１２６】
第１選択回路６１の第２セレクタ６３は、選択信号生成回路５６からの第２選択信号Ｓ２に応答して、量子化部３２が出力する応答信号Ａ１又は疑似応答信号を選択する。例えば、第２セレクタ６３は、Ｈレベルの第２選択信号Ｓ２に応答して疑似応答信号Ａ２を選択し、Ｌレベルの第２選択信号Ｓ２に応答して応答信号Ａ１を選択する。第２セレクタ６３は、選択した信号をＤＣＴ演算部３１に出力する。
【０１２７】
尚、第１インタフェース部５１と第１選択回路６１の各回路が動作する信号のレベルは、上記と逆であってもよい。
次に、図５に従ってＤＣＴ係数バッファ３７に対するアクセス信号の選択について説明する。
【０１２８】
第１入出力部４１は、第２選択回路６４を備える。ＤＣＴ係数バッファ３７は、図４のＤＣＴ演算部３１、量子化部３２、図２のＣＰＵ１６の３つからアクセスされる。そのため、第２選択回路６４は、３つの回路から入力されるアクセスのための信号Ｓ１１，Ｓ１２，Ｓ１３を選択するために２つのセレクタ６５，６６を備える。
【０１２９】
第１セレクタ６５は、図５のＤＣＴ演算部３１が出力する要求信号Ｒ１に応答してＤＣＴ演算部３１がＤＣＴ係数バッファ３７をアクセスするための信号Ｓ１１と、他からアクセスするための信号Ｓ１４を選択し、その選択結果を信号Ｓ１５としてＤＣＴ係数バッファ３７に出力する。例えば、第１セレクタ６５は、要求信号Ｒ１がインアクティブ（例えばＬレベルの要求信号Ｒ１）のときにＤＣＴ演算部３１が出力する信号Ｓ１１を選択する。
【０１３０】
第２セレクタ６６は、疑似要求信号Ｒ２に応答し、図２のＣＰＵ１６がＤＣＴ係数バッファ３７をアクセスするための信号Ｓ１２と、図４の量子化部３２がＤＣＴ係数バッファ３７をアクセスするための信号Ｓ１３を選択し、その選択結果を信号Ｓ１４として第１セレクタ６５に出力する。例えば、第２セレクタ６６は、疑似要求信号Ｒ２がインアクティブ（例えばＬレベルの疑似要求信号Ｒ２）の時にＣＰＵ１６が出力する信号Ｓ１２を選択する。
【０１３１】
上記のように構成された第１インタフェース部５１と第１選択回路６１の符号処理における動作を説明する。
［符号処理の１パス目］
図７（ａ）は１パス目における各部の波形を示す。
【０１３２】
先ず、図２のＣＰＵ１６は、Ｌレベルの疑似要求信号Ｒ２，疑似応答信号Ｗ２を第１，第２データラッチ５２，５３に出力する。ＣＰＵ１６は、ＤＣＴ演算部３１及び量子化部３２を起動させるための制御信号を選択信号生成回路５６に出力し、同回路５６は、制御信号に応答してＨレベルの第１，第２選択信号Ｓ１，Ｓ２を出力する。起動信号生成回路５７は、Ｈレベルの第１，第２選択信号Ｓ１，Ｓ２に応答してＨレベルの第１，第２起動信号Ｗ１，Ｗ２を生成する。ＤＣＴ演算部３１，量子化部３２は、Ｈレベルの第１，第２起動信号Ｗ１，Ｗ２に応答して起動する。
【０１３３】
ＤＣＴ演算部３１は、１ブロック分の画像データに対するＤＣＴ演算処理を行っている間、要求信号Ｒ１をインアクティブ、即ちＬレベルの要求信号Ｒ１を出力する。第２選択回路６４の第１セレクタ６５は、Ｌレベルの要求信号Ｒ１に応答してＤＣＴ演算部３１が出力する信号Ｓ１を選択してＤＣＴ係数バッファ３７に出力する。これにより、ＤＣＴ係数バッファ３７は信号Ｓ１１が入力されるため、ＤＣＴ演算部３１のアクセスが許容される。
【０１３４】
ＤＣＴ演算部３１は、１ブロック分の画像データに対するＤＣＴ演算処理を終了すると、その処理結果のＤＣＴ係数データをＤＣＴ係数バッファ３７に格納する。そして、ＤＣＴ係数データの格納が終了すると、ＤＣＴ演算部３１は要求信号Ｒ１をアクティブ、即ちＨレベルの要求信号Ｒ１を出力する。この時、第１選択回路６１の第１セレクタ６２は、Ｈレベルの第１選択信号Ｓ１に応答して疑似要求信号Ｒ２を選択している。そのため、要求信号Ｒ１は、量子化部３２に伝達されないので、量子化部３２は待機状態を維持する。
【０１３５】
また、要求信号Ｒ１がアクティブになることにより、第２選択回路６４の第１セレクタ６５は、信号Ｓ１４を選択する。また、第２セレクタ６６は、疑似要求信号Ｒ２がインアクティブ（Ｌレベル）であるため、ＣＰＵ１６が出力する信号Ｓ１２を選択している。これにより、ＤＣＴ係数バッファ３７は信号Ｓ１２が入力されるため、ＣＰＵ１６のアクセスが許容される。ＣＰＵ１６は、ＤＣＴ係数バッファ３７に格納された１ブロック分のＤＣＴ係数データを読み出し、図２のＤＣＴ係数メモリ１９に格納する。
【０１３６】
ＣＰＵ１６は、ＤＣＴ係数データの格納を終了すると、疑似要求信号Ｒ２をアクティブに、即ちＨレベルの疑似要求信号Ｒ２を出力する。第１データラッチ５２はこの疑似要求信号Ｒ２をラッチするとともに、第１バス・ドライバ５４と第１選択回路６１の第１セレクタ６２に出力する。
【０１３７】
第２選択回路６４の第２セレクタ６６は、Ｈレベルの疑似要求信号Ｒ２に応答して量子化部３２が出力する信号Ｓ１３を選択する。これにより、ＤＣＴ係数バッファ３７は信号Ｓ１３が入力されるため、量子化部３２のアクセスが許容される。
【０１３８】
第１選択回路６１の第１セレクタ６２は、Ｈレベルの第１選択信号Ｓ１に応答して疑似要求信号Ｒ２を選択しているため、Ｈレベルの疑似要求信号Ｒ２が量子化部３２に入力される。量子化部３２は、Ｈレベルの疑似要求信号Ｒ２に応答してＤＣＴ係数バッファ３７に格納されている１ブロック分のＤＣＴ係数データの読み出しを開始する。
【０１３９】
量子化部３２は、ＤＣＴ係数データの読み出しを終了すると、要求をリセットするために応答信号Ａ１をアクティブ、即ちＨレベルの応答信号Ａ１を出力する。しかし、第２セレクタ６３は、Ｈレベルの第２選択信号Ｓ２に応答して疑似応答信号Ａ２を選択している。そのため、応答信号Ａ１は、ＤＣＴ演算部３１に伝達されないので、ＤＣＴ演算部３１は待機状態を維持する。
【０１４０】
応答信号Ａ１がアクティブになることにより、第１データラッチ５２は内容をクリアし、Ｌレベルの信号を出力する。ＣＰＵ１６は、この第１データラッチ５２が出力するＬレベルの信号に基づいて、量子化部３２によるＤＣＴ係数データの読み出しが終了したのを検出する。その検出に基づいて、ＣＰＵ１６は、疑似応答信号Ａ２をアクティブ、即ちＨレベルの疑似応答信号Ａ２を出力する。第２データラッチ５３はこの疑似応答信号Ａ２をラッチするとともに、第１選択回路６１の第２セレクタ６３に出力する。
【０１４１】
第２セレクタ６３は、Ｈレベルの第２選択信号Ｓ２に応答して疑似応答信号Ａ２を選択しているため、Ｈレベルの疑似応答信号Ａ２がＤＣＴ演算部３１に入力される。ＤＣＴ演算部３１は、Ｈレベルの疑似応答信号Ａ２に応答して次のブロックの画像データに対するＤＣＴ演算処理を開始する。
【０１４２】
ＣＰＵ１６等は、上記の動作を繰り返し実行する。これにより、１画面分の画像データに対するＤＣＴ演算処理が行われ、その処理結果であるＤＣＴ係数データがブロック単位でＤＣＴ係数バッファ３７から量子化部３２に読み出される。それに伴い、ブロック単位でＤＣＴ係数バッファ３７に格納されるＤＣＴ係数データが読み出され、ＤＣＴ係数メモリ１９に１画面分のＤＣＴ係数データが格納される。
【０１４３】
［符号処理の２パス目］
図７（ｂ）は２パス目における各部の波形を示す。
先ず、ＣＰＵ１６は、Ｌレベルの疑似要求信号Ｒ２，擬助応答信号Ｗ２を第１，第２データラッチ５２，５３に出力する。また、ＣＰＵ１６は、ＤＣＴ演算部３１の動作を停止させ、量子化部３２を起動するための制御信号を選択信号生成回路５６に出力する。同回路５６は、制御信号に応答してＬレベルの第１選択信号Ｓ１、Ｈレベルの第２選択信号Ｓ２を出力する。起動信号生成回路５７は、Ｌレベルの第１選択信号Ｓ１に応答してＬレベルの第１起動信号Ｗ１を、Ｈレベルの第２選択信号Ｓ２に応答してＨレベルの第２起動信号Ｗ２を生成する。ＤＣＴ演算部３１はＬレベルの第１起動信号Ｗ１に応答して動作を停止しするが、制御回路４７ａは、動作してＨレベルの要求信号Ｒ１を出力する。量子化部３２はＨレベルの第２起動信号Ｗ２に応答して起動する。
【０１４４】
要求信号Ｒ１がアクティブであることにより、第２選択回路６４の第１セレクタ６５は信号Ｓ１４を選択する。また、第２セレクタ６６は、疑似要求信号Ｒ２がインアクティブ（Ｌレベル）であるため、ＣＰＵ１６が出力する信号Ｓ１２を選択している。これにより、ＤＣＴ係数バッファ３７は、信号Ｓ１２が入力されるため、ＣＰＵ１６のアクセスが許容される。ＣＰＵ１６は、図２のＤＣＴ係数メモリ１９に格納されたＤＣＴ係数データを１ブロック分読み出し、ＤＣＴ係数バッファ３７に格納する。
【０１４５】
ＣＰＵ１６は、ＤＣＴ係数データの格納を終了すると、疑似要求信号Ｒ２をアクティブに、即ちＨレベルの疑似要求信号Ｒ２を出力する。第１データラッチ５２はこの疑似要求信号Ｒ２をラッチするとともに、第１バス・ドライバ５４と第１選択回路６１の第１セレクタ６２に出力する。
【０１４６】
第２選択回路６４の第２セレクタ６６は、Ｈレベルの疑似要求信号Ｒ２に応答して量子化部３２が出力する信号Ｓ１３を選択する。これにより、ＤＣＴ係数バッファ３７は信号Ｓ１３が入力されるため、量子化部３２のアクセスが許容される。
【０１４７】
第１選択回路６１の第１セレクタ６２は、Ｈレベルの第１選択信号Ｓ１に応答して疑似要求信号Ｒ２を選択しているため、Ｈレベルの疑似要求信号Ｒ２が量子化部３２に入力される。量子化部３２は、Ｈレベルの疑似要求信号Ｒ２に応答してＤＣＴ係数バッファ３７に格納されている１ブロック分のＤＣＴ係数データの読み出しを開始する。
【０１４８】
量子化部３２は、ＤＣＴ係数データの読み出しを終了すると、要求をリセットするために応答信号Ａ１をアクティブ、即ちＨレベルの応答信号Ａ１を出力する。応答信号Ａ１がアクティブになることにより、第１データラッチ５２は内容をクリアし、Ｌレベルの信号を出力する。ＣＰＵ１６は、この第１データラッチ５２が出力するＬレベルの信号に基づいて、量子化部３２によるＤＣＴ係数データの読み出しが終了したのを検出する。その検出に基づいて、ＣＰＵ１６は、図５のＤＣＴ係数メモリ３７から次のブロックのＤＣＴ係数データの読み出しを開始する。
【０１４９】
ＣＰＵ１６等は、上記の動作を繰り返し実行する。これにより、ＤＣＴ演算処理を行うことなく、１画面分のＤＣＴ係数データに対して量子化以降の処理が実行される。
【０１５０】
以上記述したように、本実施形態によれば以下の効果を奏する。
（１）画像情報処理装置１１のＤＣＴ演算部３１は、ブロック単位の画像データに対して直交変換を施してＤＣＴ係数データを生成する。量子化部３２は、符号処理の１パス目には予め設定された第１量子化係数を用いてＤＣＴ係数データを量子化した第１符号データを生成し、２パス目には第２量子化係数を用いてＤＣＴ係数データを量子化した第２符号データを生成する。ＣＰＵ１６は、第２符号データのデータ量が最適となるような第２量子化係数を演算する。第１入出力部４１にはＤＣＴ係数データを少なくとも１画面分記憶するＤＣＴ係数メモリ１９が接続される。第１入出力部４１は、ＤＣＴ演算部３１と量子化部３２の間に接続されている。ＣＰＵ１６は、第１入出力部４１を制御して、符号処理の１パス目にはＤＣＴ演算部３１が出力するブロック単位のＤＣＴ係数データを順次ＤＣＴ係数メモリ１９に出力させて該ＤＣＴ係数メモリ１９に記憶させる。ＣＰＵ１６は、符号処理の２パス目にはＤＣＴ係数メモリ１９に記憶させブロック単位で読み出したＤＣＴ係数データを量子化部３２に出力させるようにした。その結果、２パス目にＤＣＴ演算部３１を動作させる必要がなく、その分だけ処理時間が短くなる。
【０１５１】
（２）第１入出力部４１にはＤＣＴ係数データを少なくとも１ブロック分記憶するＤＣＴ係数バッファ３７が接続される。ＤＣＴ演算部３１は生成したブロック単位のＤＣＴ係数データをＤＣＴ係数バッファ３７に格納し、量子化部３２はＤＣＴ係数バッファ３７からジグザグスキャンにてＤＣＴ係数データを読み出す。ＣＰＵ１６は、量子化部３２の読み出しに先立って、符号処理の１パス目にはＤＣＴ係数バッファ３７に格納されたＤＣＴ係数データを読み出してＤＣＴ係数メモリ１９に格納し、２パス目にはＤＴ係数メモリ１９からブロック単位で読み出したＤＣＴ係数データをＤＣＴ係数バッファ３７に格納する。これにより、量子化部３２は常にＤＣＴ係数バッファ３７からＤＣＴ係数データを読み出せばよく、その読み出し動作が単純になる。
【０１５２】
（３）ＤＣＴ演算部３１は、保持した情報を量子化部３２に通信するための制御回路４７ａを備える。ＣＰＵ１６は、符号処理の２パス目にＤＣＴ演算部３１のうち制御回路４７ａを除く部分の動作を停止させるようにした。この結果、装置１１の消費電力を低減することができる。
【０１５３】
尚、本発明は前記実施の形態の他、以下の態様で実施してもよい。
○上記実施形態において、ＤＣＴ演算部３１，量子化部３２，符号・復号検索部３３，パッキング部３４にそれぞれ備えた制御回路４７ａ〜４７ｄにテストのための機能を持たせる構成としても良い。図９に示すように、ＣＰＵ１６は、各制御回路４７ａ〜４７ｄにテストモード信号ＴＭを出力する。各制御回路４７ａ〜４７ｄは、テストモード信号ＴＭに応答して各部３１〜３４の内部信号を出力する。ＣＰＵ１６は、各部３１〜３４に接続されている第１〜第３入出力部４１〜４３、バス・インタフェース３５、システムバス２２を介して各部３１〜３４から出力される内部信号を入力する。そして、ＣＰＵ１６は、入力した内部信号に基づいて、各部３１〜３４が正常か故障しているかを判断する。このように構成することによって、複雑な回路で構成された各部３１〜３４における機能試験を容易に実行することができる。
【０１５４】
○上記実施形態では、ＤＣＴ係数バッファ３１と量子化部３２に対する起動信号Ｗ１，Ｗ２についてのみ説明したが、図２の符号・復号検索部３３，パッキング部３４に対して起動信号を生成し出力する構成としてもよい。例えば、ＣＰＵ１６にて各部の処理を代替した場合、その処理を行う部分の動作を停止させるようにする。例えば、上記実施形態にて説明したように、ＣＰＵ１６にて符号・復号検索部３３が行う符号・復号検索処理を代替する場合、ＣＰＵ１６は符号・復号検索部３３に対する起動信号をインアクティブにする。符号・復号検索部３３は起動信号がインアクティブであるため起動しないので、その分符号・復号部１５の消費電力を低くすることができる。
【０１５５】
○上記実施形態では、ＤＣＴ演算部３１と量子化部３２に対応して第１，第２起動信号Ｗ１，Ｗ２を生成するようにしたが、図１０に示すように、起動信号を共通化する。そして、各部３１，３２にスイッチＳＷ１，ＳＷ２を介して起動信号を入力するようにする。スイッチＳＷ１，ＳＷ２は、ＭＯＳトランジスタ等よりなり、ＣＰＵ１６がオンオフ制御する。これにより、各部３１，３２に対応して起動信号を生成する必要がない分、符号・復号部１５の回路構成が簡単になる。
【０１５６】
また、図１０のＤＣＴ制御回路７１を符号・復号部１５の中に設ける。ＤＣＴ制御回路７１は、ＤＣＴ係数バッファ３７に対するアクセスを制御するとともに、起動信号を各部３１，３２に入力するためのスイッチＳＷ１，ＳＷ２をオンオフ制御する。ＤＣＴ制御回路７１は、２パス方式の符号処理における１パス目にはスイッチＳＷ１をオンに制御して起動信号をＤＣＴ演算部３１に供給し、ＤＣＴ演算部３１は起動信号に応答して動作する。そして、ＤＣＴ制御回路７１は、２パス目においてスイッチＳＷ２をオフに制御する。ＤＣＴ演算部３１は起動信号を入力しないので動作を停止する。これにより、２パス目における消費電力を低減することができる。
【０１５７】
○上記実施形態では、圧縮データを記録するためにフラッシュメモリ（フラッシュＥＥＰＲＯＭ）２０を用いたが、通常のＥＥＰＲＯＭ，強誘電体メモリ（ＦｅＲＡＭ），バッテリバックアップされたＳＲＡＭ等を用いて実施してもよい。また、画像情報処理装置１１をカード型のメモリを装着可能な構成とし、そのメモリと圧縮データを直接転送する、又はフラッシュメモリ２０に一旦記録した圧縮データを転送する構成として実施してもよい。
【０１５８】
【発明の効果】
以上詳述したように、請求項１乃至５に記載の発明によれば、圧縮率を低下させることなく処理時間の短縮を図ることが可能な画像情報処理装置を提供することができる。
【０１５９】
また、請求項６乃至１０に記載の発明によれば、圧縮率を低下させることなく処理時間の短縮を図ることが可能な符号装置を提供することができる。
【図面の簡単な説明】
【図１】  本発明の原理説明図。
【図２】  一実施形態の画像情報処理装置の概略ブロック図。
【図３】  一実施形態の符号・復号部のブロック図。
【図４】  バス・インタフェースと第１入出力部の一部回路図。
【図５】  第１入出力部の一部回路図。
【図６】  ＤＣＴ演算部と量子化部の間の通信の説明図。
【図７】  （ａ）は１パス目，（ｂ）は２パス目の符号処理を示す波形図。
【図８】  （ａ）は１パス目，（ｂ）は２パス目のパイプライン処理を示す説明図。
【図９】  処理を代替する時と情報を付加する時の動作を示す説明図。
【図１０】  別の符号・復号部の一部ブロック図。
【図１１】  従来の符号・復号回路のブロック図。
【符号の説明】
１  変換部
２  入出力部
３  量子化部
４  係数演算部
５  記憶部
６  制御部
【図１】
0004531871.tif 000002
【図２】
0004531871.tif 000003
【図３】
0004531871.tif 000004
【図４】
0004531871.tif 000005
【図５】
0004531871.tif 000006
【図６】
0004531871.tif 000007
【図７】
0004531871.tif 000008
【図８】
0004531871.tif 000009
【図９】
0004531871.tif 000010
【図１０】
0004531871.tif 000011
【図１１】
0004531871.tif 000012