(57)【特許請求の範囲】
【請求項１】
基板を準備する過程と；前記基板に各々第１金属と第２金属を薄膜として積層する過程と；前記積層された金属膜をエッチングしてゲート電極を含むゲートライン及びゲート短絡ラインを形成する過程を有する液晶表示装置用アレイパネルの製造方法において、前記ゲート短絡ラインを形成する上層部の第２金属をエッチングしてシェブロン状を含むネック状のブリッジを形成する過程と；前記基板に第１絶縁膜を蒸着して、半導体層及びオーミック接触層を形成する過程と；前記ゲート短絡ラインに蒸着された第１絶縁膜を除去する過程とこれと同時に前記ネック状のブリッジの下部の前記第１金属が離隔されるようにエッチングする過程と；前記ゲート短絡ラインの第１絶縁膜が除去された基板の全面に第３金属膜を積層する過程と；前記第３金属膜をエッチングしてソース電極とドレーン電極を形成して、前記ブリッジ及びその上部の前記第３金属膜を除去する過程と；前記ソース、ドレーン電極が備わった基板に第２絶縁膜を蒸着する過程とを含むことを特徴とする液晶表示装置用アレイパネルの製造方法。
【請求項２】
前記ネック状のブリッジの幅は３．５〜４．５μｍであって、前記ネック状のブリッジの長さは２〜８μｍ以下であって、前記ネック状のブリッジと幅が異なる隣接部分がつくる傾斜面の傾斜角が２０度から７０度間であり、これに対向される傾斜面の傾斜角は１１０度から１６０度であって、前記ネック状のブリッジの下部の前記第１金属が離隔された距離が５μｍ以下であることを特徴とする請求項１に記載の液晶表示装置用アレイパネルの製造方法。
【請求項３】
前記第１金属は、アルミニウムであることを特徴とする請求項１に記載の液晶表示装置用アレイパネルの製造方法。
【請求項４】
前記第２金属は、モリブデンであることを特徴とする請求項１に記載の液晶表示装置用アレイパネルの製造方法。
【請求項５】
前記第１金属は、アルミニウムネオジムであることを特徴とする請求項１に記載の液晶表示装置用アレイパネルの製造方法。
【請求項６】
基板と；前記基板上に第１金属と第２金属膜が積層されたゲートラインと、前記ゲートラインと連結されたゲート短絡ラインにネック状のブリッジとこのブリッジの下部に第１金属が離隔されて分離された形態を有していることを特徴とする液晶表示装置用アレイパネル。
【請求項７】
前記ネック状のブリッジの幅は３．５〜４．５μｍであって、前記ネック状のブリッジの長さは２〜８μｍであって、前記ネック状のブリッジと隣接部分がつくる傾斜面の傾斜角が２０度から７０度間であり、これに対向される傾斜面の傾斜角は１１０度から１６０度であって、前記ネック状のブリッジを中心に両側に離隔された距離が５μｍ以下でなされたゲート短絡ラインを含むことを特徴とする請求項６に記載の液晶表示装置用アレイパネル。
【請求項８】
前記第１金属は、アルミニウムであることを特徴とする請求項６に記載の液晶表示装置用アレイパネル。
【請求項９】
前記第２金属は、モリブデンであることを特徴とする請求項６に記載の液晶表示装置用アレイパネル。
【請求項１０】
前記第１金属は、アルミニウムネオジムであることを特徴とする請求項６に記載の液晶表示装置用アレイパネル。
【請求項１１】
基板を備える過程と；前記基板の一面に緩衝層を形成する過程と；前記緩衝層の上部にアイランド状の多結晶シリコン層を形成する過程と；前記多結晶シリコン層及び緩衝層の上部にゲート絶縁膜と、Ａｌを含む第１金属層と、Ｍｏを含む第２金属層を順に積層する過程と；前記第１及び第２金属層をエッチングしてゲート電極と、ゲート配線と、ゲート短絡ラインを形成する過程と；前記ゲート電極をマスクに、前記多結晶シリコン層に各々アクティブ領域と、ソース及びドレーン領域を形成する過程と；前記ゲート電極及びゲート絶縁膜の上部に層間絶縁膜を形成する過程と；前記層間保護膜及びその下部のゲート絶縁膜をエッチングして前記ソース及びドレーン領域の一部分を各々露出させる第１及び第２コンタクトホールと、前記上部ゲート短絡ラインを露出させる開口ホールを形成し、さらにエッチングを進めて前記開口ホールの下で、前記ゲート短絡ラインの下層第１金属層を前記開口ホールの中央部分を中心に相互離隔されるように、またその上の第２金属層をネック状のブリッヂを有するように形成する過程と；前記層間絶縁膜の上部にＭｏを含む第３金属層を積層する過程と；前記第３金属層をエッチングして前記ゲート短絡ラインの上層に積層された第３金属層及びその下部の第２金属層を除去して、前記ソース及びドレーン領域と各々電気的に連結されるソース及びドレーン電極を形成する過程とを含むことを特徴とする液晶表示装置用アレイパネルの製造方法。
【請求項１２】
前記層間絶縁膜は、６５００ないし７５００オングストロームの厚さを有する窒化シリコン膜であって、前記第１金属層は、２５００ないし３５００オングストロームの厚さを有するＡｌＮｄであり、前記第２及び第３金属層は４５０ないし５５０オングストロームの厚さを有するＭｏであることを特徴とする請求項１１に記載の液晶表示装置用アレイパネルの製造方法。
【請求項１３】
前記ネック状ブリッジの幅は４μｍ以下であって、相異なる幅を連結する傾斜面と前記ネック状のゲート短絡ラインがつくる角度は１１０ないし１６０度であり、前記ゲート短絡ラインの下層第１金属層の離隔距離は２ないし８μｍであることを特徴とする請求項１１に記載の液晶表示装置用アレイパネルの製造方法。
【請求項１４】
請求項１１の方法で形成及び除去されるゲート短絡ラインを含むことを特徴とする液晶表示装置用アレイパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に係り、さらに詳細には薄膜トランジスタ(ＴＦＴ)を含む液晶表示装置(ＬＣＤ）の製造方法及びその製造方法による液晶表示装置に関する。
【０００２】
【従来の技術】
最近情報化社会に時代が急進展するにしたがって、大量の情報を処理してこれを表示するディスプレー分野が発展している。最近では，薄形化、軽量化、低消費電力化などの時代相に応じるために平板表示装置の必要性が高まりつつある。そのために、色再現性が優秀で薄形である薄膜トランジスタ型液晶表示素子（以下ＴＦＴ−ＬＣＤと称する)が開発された。
【０００３】
一般に液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。前記液晶は構造が細くて長いために分子の配列に方向性を持っており、人為的に液晶に電界を印加して分子配列の方向を制御できる。したがって、前記液晶の分子配列方向を任意に調節すると、液晶の分子配列が変わるようになって、光学的異方性によって偏光された光が任意に変調されて画像情報を表現することができる。現在は前述した場合がある薄膜トランジスタと前記薄膜トランジスタに連結された画素電極が行列方式に配列された能動行列液晶表示装置(ＡＭ−ＬＣＤ)が解像度及び動映像具現能力が優秀で最も注目されている。
【０００４】
以下に、液晶表示装置を構成する液晶パネルの構造を説明する。
図１は、一般的な液晶パネルの一部を図示した断面図である。
【０００５】
液晶パネル２０は、多種の素子が形成された二枚の基板２、４が相互対応するように配列されており、前記二枚の基板２、４間に液晶層１０が挟まれた形態で位置している。前記液晶パネル２０には色相を表現するカラーフィルタが形成されたカラーフィルタ基板４と前記液晶層１０の分子配列方向を変換させることができるスイッチング回路が内蔵されたアレイパネル２とで構成される。
【０００６】
前記カラーフィルタ基板４には色を具現するカラーフィルタ層８が形成されており、前記カラーフィルタ層８を覆う共通電極１２が形成されている。前記共通電極１２は液晶層１０に電圧を印加する片側電極の役割をする。前記アレイパネル２はスイッチング役割をする薄膜トランジスタＳと、前記薄膜トランジスタＳから信号を印加受けて前記液晶層１０に電圧を印加する他の片側の電極役割をする画素電極１４とで構成される。前記画素電極１４が形成された部分を画素部Ｐという。そして、前記カラーフィルタ基板４とアレイパネル２の間に注入される液晶１０の漏洩を防止するために、前記カラーフィルタ基板４とアレイパネル２は縁にコーティングされたシーラント(Ｓｅａｌａｎｔ)６で封印されている。前記アレイパネル２には薄膜トランジスタＳが多数個位置し、前記薄膜トランジスタと各々連結された多数個の画素電極１４が配列される。
【０００７】
上述した液晶表示装置は最も一般的な方式であって、カラーフィルタ基板と薄膜トランジスタが配列されたアレイパネルを相異なる工程を通して製作して、これらを合着する方式を採択した。
【０００８】
前記液晶表示装置用アレイパネルの構造は図２に図示した通りである。
従来の液晶表示装置のアレイパネルは、透明基板１の左右の縁部分にゲート短絡バー３６と前記ゲート短絡バー３６から分岐してゲートパッド３５が複数個形成され、前記ゲートパッド３５に連結されるゲートライン３０が一体型に形成される。また、前記透明基板１の上下の縁部分にデータ短絡バー４６が形成されて、前記データ短絡バー４６から分岐してデータパッド４５が複数個形成されて、前記データパッド４５に連結されるデータライン４０が前記ゲートライン３０と交差してマトリックス状に形成される。
【０００９】
前記データパッド４５と前記データ短絡バー４６は、前記データライン４０を形成する時同時にパターニングして一体型に形成することができるが製作工程を単純化するために、一般に前記ゲートライン３０を形成する時同時にパターニングして、この時前記データ短絡バー４６はゲート絶縁膜に形成されるコンタクトホール(図示せず)を通して前記データライン４０と接触するようにすればよい。前記ゲート短絡バー３６と前記ゲートライン３０及び前記ゲートパッド３５の連結構造を図３(図２の一部分の拡大図)を通してさらに詳細に説明する。複数本のゲートライン３０は各々奇数番目と偶数番目に区分されて、奇数番目のゲートライン３０ａは奇数番目ゲートパッド３５ａ及び第１短絡バー３６ａと各々連結され、偶数番目のゲートライン３０ｂは偶数番目のゲートパッド３５ｂ及び第２短絡バー３６ｂと各々電気的に連結される。
【００１０】
前記隣接する２本のゲートライン３０ａ、３０ｂと、前記隣接する２本のデータライン４０ａ、４０ｂが交差してなす領域内に画素電極１４が形成されて、前記画素電極１４と電気的に連結される前記薄膜トランジスタＳが前記ゲートライン３０ａ、３０ｂと前記データライン４０ａ、４０ｂの交差領域付近に形成される。
【００１１】
この時前記ゲート短絡バー３６ａ、３６ｂは、前記薄膜トランジスタＳの作動テストを容易にするために形成されるが、占める面積を小さくするために前記第２ゲート短絡バー３６ｂは前記アレイ基板２の第１側面切断線(Ａ）の外側の方に位置し、以後カラーフィルタ基板が合着された後なされる切断工程で前記第1側面切断線Ａに沿って切断されて分離されて、前記第１ゲート短絡バー３６ａは前記アレイパネル２の前記第１側面切断線Ａと第２側面切断線Ｂの間に位置し、第２側面切断線Ｂに沿って切断して第１ゲート短絡バー３６ａと第２ゲート短絡バー３６ｂをすべて分離できる。特に、第１ゲート短絡バー３６ａは、前記薄膜トランジスタＳを製造するために後続製造工程中に発生できる静電気による内部素子の破壊を防止するために第１ゲート短絡ライン３１をさらに含んでいる。
【００１２】
このような構造で、奇数番号目ゲートライン３０ａと奇数番号目ゲートパッド３５ａは第１ゲート短絡バー３６ａと直接電気的に連結されて、偶数番号目ゲートライン３０ｂとゲートパッド３５ｂは第２ゲート短絡ライン３４を通して第２ゲート短絡ライン３６ｂと電気的に連結される。また、製作工程の初期には静電気によるアレイ素子の破壊を防ぐため偶数番号目ゲートライン３０ｂとゲートパッド３５ｂを第１ゲート短絡バー３６ａとも第１ゲート短絡ライン３１を通して連結するが、後続工程で第１ゲート短絡ライン３１を切って連結を遮断する。すなわち、前記第１ゲートラインは通常後述するソース電極及びドレーン電極を形成する工程で電気的に断線されて、前記各々の第１ゲート短絡バーは前記各々の短絡ラインが断線された以後薄膜トランジスタの作動テストを終えてカラーフィルタ基板と合着される前の適切な工程で電気的に断線される。
【００１３】
上述したゲート短絡バー及びゲートパッドとゲート短絡ラインとゲートラインに関する説明は図面に図示されなかったが、データ短絡バー及びデータパッドとデータ短絡ラインとデータラインにも適用される。
【００１４】
上述したアレイパネル２の製造工程を図３と製造工程図図４Ａ〜図４Ｅ(図３のＩＶ−ＩＶ線に沿って切断して図示した断面図)を参照してさらに詳細に説明する。
【００１５】
図４Ａに図示したように、ゲート電極３２及び前記第１ゲート短絡ライン３１を形成する方法は、前記透明基板１上に金属膜を蒸着した後前記金属膜上に一例としてポジティブ型のフォトレジストを塗布して、所定のパターンを有する第１露光マスクを位置合わせ後フォトレジストを露光現像して、現像されたパターンによって金属膜を所定のエッチャントを用いてエッチングした後、金属膜上に残っているフォトレジストを除去することによって作られる。この時図３に図示したゲート短絡バー３６ａ、３６ｂ及びゲートパッド３５ａ、３５ｂと前記ゲートパッド３５ａ、３５ｂから分岐するゲートライン３０ａ、３０ｂなどが上述した工程で形成される。また、上述した工程で好ましくはデータ短絡バー及びデータパッドとデータ短絡ラインを一緒に形成することができることは前述した場合がある(図示せず)。
【００１６】
続いて図４Ｂのようにシリコン窒化膜(ＳｉＮｘ)、シリコン酸化膜(ＳｉＯｘ）等のゲート絶縁膜３４が形成されて、前記ゲート電極部のゲート絶縁膜上に非晶質シリコン(ａ−Ｓｉ:Ｈ)からなる半導体層３７と、ｎ＋イオンがドーピングされた非晶質シリコン(ｎ＋ａ−Ｓｉ:Ｈ)からなるオーミック接触層３８を連続に積層してアイランド状に形成する。続いて、前記オーミック接触層３８が形成された基板全面にＭｏ金属膜を蒸着して、前記Ｍｏ金属膜上にポジティブ型のフォトレジストを塗布した後、所定のパターンを有する露光マスクを位置合わせる。以後フォトレジストを露光現像してフォトレジストパターンを形成して、そのフォトレジストパターンに沿って下層の金属膜をエッチングして分離されたソース電極４２とドレーン電極４４を形成して、前記ソース電極及びドレーン電極４２、４４をマスクとして前記オーミック接触層９０をエッチングして、所定間隔を置いて相互離隔されるように分離することによって各々前記ソース電極４２と接触するオーミック接触層３８ａと前記ドレーン電極４４と接触するオーミック接触層３８ｂに形成して、残っているフォトレジストパターンを除去して図４Ｃのように構成する。
【００１７】
この時通常前記ゲート短絡ライン上のゲート絶縁膜３４をエッチングして第１ゲート短絡ライン３１の一部分を露出させて前記第１ゲート短絡ライン３１をエッチングして電気的に断線する工程を含む。
【００１８】
前記ゲート電極３２と前記半導体層３７と前記分離されたオーミック接触層３８ａ、３８ｂと前記ソース電極４２及び前記ドレーン電極４４などが形成されることによって前記薄膜トランジスタＳが完成されて、前記基板全面を覆うように窒酸シリコン(ＳｉＮｘ)膜や、酸化シリコン(ＳｉＯｘ)膜またはＢＣＢ(ベンゾシクロブテン)等でなされた保護膜４５を形成する。前記保護膜４５上にフォトレジストをスピンコーティングして塗布して、所定のパターンを有するマスクを利用して露光することにより薄膜トランジスタＳのドレーン電極４４上の保護膜４５が露出された部分４８を有するフォトレジスト膜４７を図４Ｄに図示したように形成する。
【００１９】
以後前記フォトレジスト膜４７が形成された基板をエッチングチャンバに入れて露出された保護膜部分４５の保護膜をエッチングすることによりドレーン電極４４が露出されるドレーン電極コンタクトホール４９を形成して残っているフォトレジスト膜を除去する。以後、図４Ｅに図示したようにＩＴＯ(Indium Tin Oxide)膜を基板の全面に形成して、所定の様子にパターニングして前記ドレーン電極４４と前記ドレーン電極コンタクトホール４９を通して接触する前記画素電極１４を構成する。
【００２０】
通常の液晶表示装置の下部アレイ基板は、今まで説明した工程を経て製造されるが、特に大面積、高解像度の液晶表示装置において前記ゲート配線(ゲート電極）の配線抵抗による信号遅延のために発生するクロス−トークによる画質低下が発生できる短所を克服するためにゲート配線の金属として低抵抗のアルミニウムを用いる。しかし、アルミニウムは化学的に耐食性が弱く、後続の高温工程でヒロック(hillock)形成による配線欠陥問題が発生する場合があるので、前記のような問題点を解決するために前記ゲート配線としてアルミニウム上に耐久性が大きなＭｏ金属を積層させた積層構造が適用され、前記Ｍｏ金属は以後ソース電極及びドレーン電極を構成する物質として再び用いられる。このような二重積層構造を有する液晶表示装置用アレイ基板に対しては図５、６Ａ−６Ｅ及び７Ａ−７Ｅを通して説明する。ここで、アレイ基板はコプレーナタイプ薄膜トランジスタをスイッチング素子として含んでいる。
【００２１】
前述したように、液晶表示装置とは相互対向する二基板の一面に各々電界生成電極を形成して、これら二電極を対向するように配置した状態でその間に液晶物質を挿入して構成されることであって、このように対向するように形成された電極に電圧を印加して生成される電界変化によって液晶を駆動させることによって、変化する光の透過率で多様な種の画像を表現する装置である。特に液晶表示装置を構成する二基板中一つである下部アレイ基板の上面には画素電極と、前記画素電極に一対一対応する薄膜トランジスタがスイッチング素子として多数個配列されるが、このような薄膜トランジスタを構成する構成要素の一つであるアクティブ層の材質としては非晶質シリコン(ａ−Ｓｉ:Ｈ）が主流をなすが、これはガラスのような低価の大型基板上に低温工程で具現可能な長所を有しているためである。
【００２２】
しかし近年になってこのような非晶質シリコンに比べて電界効果移動度が１００ないし２００倍程度さらに大きくて応答速度が速くて、温度と光に対する安全性が優秀で、特に駆動回路を同一基板上に形成することができるなどの多くの長所を有する多結晶シリコンでアクティブ層を具現する方法が開発されて活用されており、以下参照される図面は前述した多結晶シリコンを利用したアクティブ層を有する薄膜トランジスタが配列されるアレイ基板に対して説明する。
【００２３】
図５は一般的なコプレーナタイプの薄膜トランジスタを有した液晶表示装置用アレイパネルの一部を簡略に図示した平面図であって、透明な基板上に平行に配列される多数のゲート配線５１及びこれと直交する多数の平行したデータ配線７１がマトリックス状をなして画素領域を定義しており、このような画素領域内には各々薄膜トランジスタＴと、前記薄膜トランジスタＴと電気的に連結される画素電極９１が位置する。この時多数のゲート配線５１及びデータ配線７１は基板の１方向または両方向に長く延びて各々外部ゲート回路Ｇ及び外部データ回路(図示せず)と電気的に連結されるが、この時特にゲート配線５１とゲート外部回路Ｇが連結される基板縁部分と、データ配線７１とデータ外部回路(図示せず)が連結される基板の縁部分には、多数のゲート配線５１と多数のデータ配線７１を各々単一閉回路に連結するゲート短絡バー５４及びデータ短絡バー(図示せず)が形成されてこれは以後適切な工程で電気的に切断されて、最終的には図５に図示したような構成を有する。
【００２４】
この時、前述したゲート短絡バー５４と、各画素領域内に位置した状態で隣接するゲート配線５１及びデータ配線７１と電気的に連結される薄膜トランジスタＴに対して、図５のＶＩ−ＶＩ線に沿って切断した断面とＶＩＩ−ＶＩＩ線に沿って切断した断面を工程別に示した図６Ａ−６Ｅ及び７Ａ−７Ｅを参照して説明する。
【００２５】
まず工程の最後過程を示した図６Ｅと７Ｅで、薄膜トランジスタは透明基板１０の全面に蒸着された緩衝層２４と、これの上部に不純物のドーピング有無によってアクティブ領域５０とソース及びドレーン領域５０ａ、５０ｂに区分される半導体層が位置し、これの上部にはゲート絶縁膜２６が位置する。また特に前述したアクティブ領域５０の上部に積層されたゲート絶縁膜２６上にはゲート電極５３が位置するが、このようなゲート電極５３は図５に図示したように基板の横方向に延びたゲート配線５１と電気的に連結されている。このようなゲート電極５３及びゲート絶縁膜２６の上部には、基板全面に蒸着される層間絶縁膜６０が位置するが、このような層間絶縁膜６０は各々ソース及びドレーン領域５０ａ、５０ｂの一部を各々あらわす第１及び第２コンタクトホール６１、６２を有しており、これの上部に形成されるソース及びドレーン電極７２ａ、７２ｂは各々これらを通してソース及びドレーン領域５０ａ、５０ｂと電気的に連結される。
【００２６】
この時、特にソース電極７２ａは図５の縦方向に延びたデータ配線７１と電気的に連結されるが、このようなソース及びドレーン電極７２ａ、７２ｂが形成された基板の上部には各々ドレーン電極７２ｂをあらわすように貫通された第３コンタクトホール８１を有する保護膜６２と、平坦化膜８０が順に形成されており、これの上部に前記第３コンタクトホール８１を通してドレーン電極７２ｂと電気的に連結される画素電極９１が位置する。
【００２７】
一方、このような薄膜トランジスタＴを基板上に形成するためには数回にかけた化学及び物理的処理工程を経るので、この時発生する静電気等によって素子は致命的な損傷を受ける場合がある。したがってこれを防止するために各々のゲート配線(図５の５１)とデータ配線(図５の７１)を閉回路に連結するゲート短絡バー(図１の５４)及びデータ短絡バー(図示せず)が設けられるが、これらは以後静電気による素子の損傷可能性がなくなれば電気的に断線されることは前述した場合がある。このようなゲート短絡バー５４は図７Ｅの図面のように、基板上に順に全面蒸着された緩衝層２４及びゲート絶縁膜２６の上部に、薄膜トランジスタのゲート電極５３を構成する金属物質と同一な材質で形成された後適切な工程で切断されるが、図示された図面はゲート短絡バー５４が切断された状態を図示した。
【００２８】
このようなゲート短絡バー５４の形成及び切断の過程を薄膜トランジスタの製造工程と比較し、図６Ａ−６Ｅ及び７Ａ−７Ｅを参照して製造工程順序によって説明する。図６Ａないし図６Ｅは各々一般的なアレイパネルの製造順序によって図５のＶＩ−ＶＩ線に沿って切断した断面を図示した図面であり、図７Ａないし図７Ｅは各々一般的なアレイパネルの製造順序によって図５のＶＩＩ−ＶＩＩ線に沿って切断した断面を図示した図面である。
【００２９】
まず、図６Ａ及び７Ａに図示したように、透明基板１０の全面にシリコン酸化膜(ＳｉＯ２）等でなされた緩衝層２４を積層して、これの上部にアイランド状の多結晶シリコン層５０を形成するが、したがってこの時には図６Ａに図示したように、薄膜トランジスタＴが形成される部分には各々基板１０と、緩衝層２４と、アイランド状の多結晶シリコン層５０が順に積層されているが、ゲート短絡バー部分には基板１０と、これの上部に積層された緩衝層２４のみ存在している。
【００３０】
続いて、図６Ｂ及び７Ｂに図示したように緩衝層２４及び多結晶シリコン層５０が形成された基板の上部全面にシリコン酸化膜やシリコン窒化膜などの材質でなされるゲート絶縁膜２６と導電性金属を順に積層した後、導電性金属のみをパターニングして基板の全面に蒸着されたゲート絶縁膜２６及びこれの上部に形成されたゲート電極５３と、後続工程で発生する静電気などを放電する役割をするゲート短絡バー５４を形成するが、この時前述したゲート電極５３と電気的に連結される図５のゲート配線５１も同時に具現される。以後このような２重積層構造を有するゲート電極５３をマスクとしてその下部に位置するゲート絶縁膜２６を媒介に多結晶シリコン層５０にイオンドーピングを実施して、真性半導体物質であるアクティブ領域５０をはさんで各々イオン不純物がドーピングされたソース及びドレーン領域５０ａ、５０ｂを具現する。
【００３１】
一方大面積、高解像度の液晶表示装置において、このようなゲート電極５３及びゲート配線(図５の５１）が有する配線抵抗が大きな場合には信号遅延によるクロス−トークによって画質が低下する場合が頻繁に観察されるので、これを防止するためにゲート電極及びゲート配線としては通常低抵抗のアルミニウム(Ａｌ)を用いる。しかしこのようなアルミニウム(Ａｌ）は化学的に耐食性が弱くて、後続工程で要求される高温によってその表面が損傷されてヒロックなどの配線欠陥問題が発生する場合があるので、これの上部に耐久性が大きなＭｏなどの金属を積層してなされる２重積層構造のゲート電極５３及びゲート配線(図５の５１）が用いられている。したがってこれを図示した図６Ｂ以下の図面において、ゲート電極５３及びゲート短絡バー５４を構成する下端のＡｌ材質でなされる第１金属層に図面符号５２ａを、その上部のＭｏ材質でなされる第２金属層には図面符号５２ｂを付与して説明する。
【００３２】
続いて図６Ｃ及び７Ｃに図示したように、基板の全面にシリコン酸化膜やシリコン窒化膜でなされた層間絶縁膜６０を積層して、このような層間絶縁膜６０及びその下部のゲート絶縁膜２６をパターニングすることにより、各々ソース及びドレーン領域５０ａ、５０ｂをあらわす第１及び第２コンタクトホール６１、６２と、ゲート短絡バー５４を露出させる露出ホール６４を形成する。このような層間絶縁膜６０は後述するソース及びドレーン電極７２ａ、７２ｂとゲート電極５３との絶縁のためのものであって、以後図６Ｄに図示したように層間絶縁膜６０の上部基板全面に、耐久性が大きなＭｏなどの金属物質でなされた第３金属層を蒸着してこれをパターニングすることによりデータ配線(図１の７１)とソース及びドレーン電極７２ａ、７２ｂを形成する。
【００３３】
この時、データ配線(図５の７１)はソース電極７２ａと電気的に連結された状態でゲート配線５１と直交するようになされることは前述した場合があり、ソース及びドレーン電極７２ａ、７２ｂは第１及び第２コンタクトホール６１、６２を通してソース及びドレーン領域７２ａ、７２ｂと電気的に連結されるが、この時ゲート短絡バー５４の上部にも第３金属層が積層されるが、これはソース及びドレーン電極７２ａ、７２ｂの形成のためのパターニング工程で除去されると同時にその下部の２重積層構造を有するゲート短絡バー５４もこれと同一工程で電気的に断線される。これはたとえ図面に図示しなかったが、ゲート配線(図５の５１）が延びて連結される外部ゲート回路(図５のＧ)において、前述したソース及びドレーン電極７２ａ、７２ｂの具現と同時に静電気防止回路が完成されるので無理に残っている必要がないためである。
【００３４】
このような過程を通して構成される薄膜トランジスタは、図６Ｅ及び７Ｅに図示したようにソース及びドレーン電極７２ａ、７２ｂが形成された基板１０全面にかけてシリコン窒化膜等でなされる保護膜６２と、ＢＣＢ等でなされる平坦化膜８０を順に積層して、これらをパターニングすることによりドレーン電極７２ｂの一部をあらわす第３コンタクトホール８１を形成するが、以後このような第３コンタクトホール８１を通して透明導電物質でなされた画素電極９１が電気的に連結される。
【００３５】
以上で説明したゲート短絡バーの具現及び切断と薄膜トランジスタの製造工程において、特に第３金属層を蒸着した後これをパターニングしてソース及びドレーン電極７２ａ、７２ｂを形成するためには通常湿式エッチング方法が用いられるので、この時ゲート短絡バー５４の切断のためにまた他のエッチャントを用いる追加湿式工程が要求される。すなわち、ソース及びドレーン電極７２ａ、７２ｂを形成する第３金属層としては通常ゲート短絡バー５４の上層を形成するＭｏ金属が用いられるが、このようなＭｏ金属を溶解させることができるエッチャントを用いてソース及びドレーン電極７２ａ、７２ｂのパターニングと、ゲート短絡バー５４上層の第２金属層５２ｂの電気的断線がなされたとしても、その下部のＡｌ金属でなされた第１金属層５２ａは相変らず存在しているので、これを溶解して電気的に断線されるようにするためにはまた他のエッチャントを用いる追加湿式エッチング工程が必要になる。
【００３６】
それで基板は二種のエッチャントに長時間露出されることによって損傷される場合が頻繁で、これを防止するために湿式エッチング工程時間を短縮する場合にゲート短絡バーが完全に断線できなくて正しい作動が不可能な問題点を有している。
言い換えれば、前記ゲート配線として上述したＡｌとＭｏ金属の積層構造を用いる場合に全体製造工程はＡｌの上部にＭｏ金属を積層する過程をさらに含んで、前記ゲート配線をパターニングしてエッチングする工程にも上層に積層されたＭｏ金属をパターニングしてエッチングする過程と、下部のＡｌ金属をエッチングする過程とに細分化されて各々のエッチング過程で用いられるエッチャントの種もやはり変わる。結局前記積層構造は製造工程数を増加させて基板を汚染させる可能性を高めて不良の発生率がさらに高まる問題点を有している。
【００３７】
したがって前記の問題を解決するためにゲート配線、ゲート短絡ライン及びゲート短絡バーとして前記積層構造が用いられる場合に、通常の液晶表示装置のアレイ基板のゲート短絡ライン及びゲート短絡バーにＭｏ−ブリッジ(Ｍｏ−Ｂｒｉｄｇｅ)をさらに含むこともする。
【００３８】
【発明が解決しようとする課題】
本発明は前記問題点を解決するために案出されたものであり、本発明の目的は、データ及びゲート短絡ラインの安定した短絡と分離が可能な液晶表示装置を提供することである。
【００３９】
本発明の他の目的は、ソース及びドレーン電極の具現工程でなされるゲート短絡バーの切断にさらに信頼性を付与し、特に基板がエッチャントに露出される時間を短縮してここに加えられる衝撃を最小化でき、さらに改善されたゲート短絡バー及びその製造方法を提供することである。
【００４０】
【課題を解決するための手段】
前記の目的を達成するための本発明は、基板を備える過程と；前記基板に各々第１金属と第２金属を薄膜で積層する過程と；前記積層された金属膜をエッチングしてゲート電極を含むゲートライン及びゲート短絡ラインを形成する過程において、前記ゲート短絡ラインを形成する上層部の第２金属をエッチングしてシェブロン(chevron)状を含むネック状のブリッジを形成する過程と；前記基板に第１絶縁膜を蒸着して、半導体層及びオーミック接触層を形成する過程と；前記ゲート短絡ラインに蒸着した第１絶縁膜を除去する過程とこれと同時に前記ネック状のブリッジの下部の前記第１金属が離隔されるようにエッチングする過程と；前記ゲート短絡ラインの第１絶縁膜が除去された基板の全面に第３金属膜を積層する過程と；前記第３金属膜をエッチングしてソース電極とドレーン電極を形成して、前記ブリッジ及びその上部の前記第３金属膜を除去する過程と；前記ソース、ドレーン電極が備わった基板に第２絶縁膜を蒸着する過程を含む液晶表示装置用アレイパネルの製造方法を提供する。
【００４１】
この時、前記ネック状のブリッジの幅は３．５〜４．５μｍであって、前記ネック状のブリッジの長さは２〜８μｍ以下であって、前記ネック状のブリッジと幅が異なる隣接部分がつくる傾斜面の傾斜角が２０度から７０度間であり、これに対向される傾斜面の傾斜角は１１０度から１６０度であって、前記ネック状のブリッジの下部前記第１金属が離隔された距離が５μｍ以下であることを特徴とする。
【００４２】
また、本発明で前記第１金属はアルミニウム(Ａｌ)またはアルミニウムネオジム(ＡｌＮｄ)であり、前記第２金属はモリブデン(Ｍｏ)である液晶表示装置用アレイパネルの製造方法であることを特徴とする。
【００４３】
前記目的を達成するための本発明は、また基板と；前記基板上に第１金属と第２金属膜が積層されたゲートラインと、前記ゲートラインと連結されたゲート短絡ラインにネック状のブリッジとこのブリッジの下部に第１金属が離隔されて分離された形態を有している液晶表示装置用アレイパネルを提供する。
【００４４】
この時、前記ネック状のブリッジの幅は３．５〜４．５μｍであって長さは２〜８μｍであり、前記ネック状のブリッジと隣接部分がつくる傾斜面の傾斜角が２０度から７０度間であり、これに対向される傾斜面の傾斜角は１１０度から１６０度であって、前記ネック状のブリッジを中心に両側に離隔された距離が５μｍ以下になされたゲート短絡ラインを含む液晶表示装置用アレイパネルであることを特徴とする。
【００４５】
また本発明で、前記第１金属はアルミニウム(Ａｌ)またはアルミニウムネオジム(ＡｌＮｄ)であり、前記第２金属はモリブデン(Ｍｏ)である液晶表示装置用アレイパネルであることを特徴とする。
【００４６】
前記他の目的を達成するための本発明は、基板を備える過程と；前記基板の一面に緩衝層を形成する過程と；前記緩衝層の上部にアイランド状の多結晶シリコン層を形成する過程と；前記多結晶シリコン層及び緩衝層の上部にゲート絶縁膜と、Ａｌを含む第１金属層と、Ｍｏを含む第２金属層を順に積層する過程と；前記第１及び第２金属層をエッチングしてゲート電極と、ゲート配線と、ゲート短絡ラインを形成する過程と；前記ゲート電極をマスクに、前記多結晶シリコン層に各々アクティブ領域と、ソース及びドレーン領域を形成する過程と；前記ゲート電極及びゲート絶縁膜の上部に層間絶縁膜を形成する過程と；前記層間保護膜及びその下部のゲート絶縁膜をエッチングして前記ソース及びドレーン領域の一部分を各々露出させる第１及び第２コンタクトホールと、前記上部ゲート短絡ラインを露出させる開口ホール及び前記ゲート短絡ラインの下層第１金属層を相互離隔されるように形成する過程と；前記層間絶縁膜の上部にＭｏを含む第３金属層を積層する過程と；前記第３金属層をエッチングして前記ゲート短絡ラインの上層に積層された第３金属層及びその下部の第２金属層を除去して、前記ソース及びドレーン領域と各々電気的に連結されるソース及びドレーン電極を形成する過程を含む液晶表示装置用アレイパネルの製造方法を提供する。
【００４７】
この時、前記層間絶縁膜は、６５００ないし７５００オングストロームの厚さを有する窒化シリコン膜であって、前記第１金属層は２５００ないし３５００オングストロームの厚さを有するＡｌＮｄであり、前記第２及び第３金属層は４５０ないし５５０オングストロームの厚さを有するＭｏである液晶表示装置用アレイパネルの製造方法であることを特徴とする。
【００４８】
また、前記上層ゲート短絡ラインは、他の部分より狭い幅を有するネック状である液晶表示装置用アレイパネルの製造方法であることを特徴とする。この時、前記ネック状の上層ゲート短絡ラインの幅は４μｍ以下であって、相異なる幅を連結する傾斜面と前記ネック状のゲート短絡ラインがつくる角度は１１０度ないし１６０度であり、前記上層ゲート短絡ラインを中心に下層ゲート短絡ラインの離隔距離は２ないし８μｍである液晶表示装置用アレイパネルの製造方法であることを特徴とする。
【００４９】
また前記のような方法で形成及び除去されるゲート短絡ラインを含む液晶表示装置用アレイパネルを提供する。
【００５０】
【発明の実施の形態】
以下、本発明によるアレイ基板の製造過程を製造工程図図８Ａ〜図８Ｆを参照して詳細に説明する。
【００５１】
まず図８Ａに図示したように、透明基板１０１上に配線抵抗による信号遅延のために発生するクロス−トークによる画質低下が発生できる短所を克服できる低抵抗の金属であるＡｌでなされた金属を蒸着する。以後前記Ａｌ金属上に、後続の高温工程で発生できるヒロックによる配線欠陥問題を解決するために耐久性が強いＭｏ金属を積層して、このような基板上に一例としてポジティブ型のフォトレジストを塗布して、所定の形態を有した露光マスクを位置合わせ後フォトレジストを露光現像してフォトレジストのパターンを形成する。
【００５２】
以後エッチャントを用いて、図８Ｂのようにゲート電極１３２及びゲート短絡ライン１３１を形成するが、この時特にゲート短絡ラインの上層部１３１ｂは図９(図８ＢのＫ部分を拡大して平面で図示した拡大平面図)のように幅Ｄは３．５〜４．５μｍであって、長さＥは数μｍ〜数十μｍでなされたネック状のＭｏ−ブリッジ１００を含むように形成する。また前記ネック状のＭｏ−ブリッジ１００は幅が異なる隣接する部分とつくる傾斜面１３３ａの第１傾斜角αは２０度から７０度間とし、それに対向される傾斜面１３３ｂの第２傾斜角βは１１０度から１６０度間になるように形成する。ゲート短絡ライン１３１の第２金属層１３０ｂはシェブロンパターンで積層された構造に形成する。
【００５３】
以後ゲート配線が形成された基板に図８Ｃのように窒酸シリコン(ＳｉＮｘ)や酸化シリコン(ＳｉＯｘ）等のゲート絶縁膜１３４を形成して、前記ゲート電極部のゲート絶縁膜１３４上に非晶質シリコン(ａ−Ｓｉ:Ｈ)からなる半導体層１３７と、ｎ＋イオンがドーピングされた非晶質シリコン(ｎ＋ａ−Ｓｉ:Ｈ)からなるオーミック接触層１３８を連続積層してアイランド状に形成する。以後前記ゲート短絡ライン１３１上に蒸着されたゲート絶縁膜１３４を除去する。この時前記Ｍｏ−ブリッジ１００下部に位置した第１金属層１３０ａも除去されるが、詳細な説明は図１０Ａと図１０Ｂを参照して説明する。図１０Ａと１０Ｂは図８Ｃの“Ｍ”部分を拡大図示した断面図と平面図である。
【００５４】
前述したようにゲート短絡ライン１３１の下部第１金属層１３０ａはＡｌ金属やＡｌ合金で形成されて図８Ｃのエッチングホール１３５は一般にエッチャントを用いて湿式エッチングを進むが、このようなエッチャントに露出されるゲート短絡ライン１３１の第１金属層１３０ａも一部がエッチングされる。特に、第１金属層１３０ａは化学的耐食性が弱くて湿式エッチングをするエッチャントに弱いので第１金属層のエッチングは活発に進められ、第１金属層１３０ａはエッチングホール１３５の中央部分を中心に相互離隔される。
【００５５】
すなわち、ゲート絶縁膜１３４をエッチングしてエッチングホール１３５を構成する時、前記ゲート短絡ラインの下層部１３０ｂの金属が相互分離離隔されるように同時にエッチングされ、前記ゲート短絡ラインの上層部１３０ａはネック状のＭｏ−ブリッジ１００構造をなして前記ネック状のＭｏ−ブリッジ１００の下層金属は数μｍ以下(図１０Ａ及び図１０Ｂの“Ｆ”)に離隔された形態を有することができるように図１０Ａと１０Ｂのように形成する。本発明のように構成すれば前記ネック状のＭｏ−ブリッジ１００を通して電気的流れは可能になって、したがって後述する工程で発生できる静電気等によって内部素子が破壊されることを防ぐゲート短絡ライン１３１の役割ができる。
【００５６】
上述したネック状のＭｏ−ブリッジを有するゲート短絡ラインは、前記ゲート電極及びゲート短絡ラインを形成する工程と同一工程でデータパッド、及びデータ短絡バーとデータ短絡ラインを形成する時にも同一に適用できることは当業者に自明な事実である。
【００５７】
以後、図８Ｄに図示したように、前記基板に第２Ｍｏ金属を蒸着して、前記第２Ｍｏ金属膜上にポジティブ型のフォトレジストを塗布した後、所定のパターンを有する露光マスクを位置合わせる。続いてフォトレジストを露光現像してフォトレジストパターンを形成して、そのフォトレジストのパターンに沿って下層の第２Ｍｏ金属をエッチングすれば、ソース電極１４２とドレーン電極１４４に分離されると同時に、前記ソース及びドレーン電極と同一材質でなされた前記ゲート短絡ライン１３１の上層部に第２Ｍｏ金属とネック状のＭｏ−ブリッジ１００もエッチングされて前記ゲート短絡ライン１３１は電気的に切断される。以後、前記ソース及びドレーン電極１４２、１４４をマスクとして前記オーミック接触層１９０をエッチングして所定間隔を置いて離隔されて各々前記ソース電極１４２と接触されるオーミック接触層１３８ａと前記ドレーン電極１４４と接触するオーミック接触層１３８ｂに形成して、前記金属膜上に残っているフォトレジストパターンを除去して図８Ｄのように形成する。
【００５８】
以後、前記薄膜トランジスタを含んで覆うように窒酸シリコン(ＳｉＮｘ)膜や酸化シリコン(ＳｉＯｘ)膜またはＢＣＢ等でなされた保護膜を蒸着して、図８Ｅのように保護膜上にフォトレジストをスピンコーティングして塗布して、所定のパターンを有するマスクを利用して露光することにより薄膜トランジスタのドレーン電極１４４部分の保護膜が露出される部分１４８を有するフォトレジスト膜１４７が形成される。上述した構造で形成された基板をエッチングチャンバに入れて露出された保護膜部分１４８の保護膜をエッチングする。
【００５９】
以後、残っているフォトレジスト膜を除去した後ＩＴＯ膜を基板の全面に形成して、所定の様子にパターニングして、ドレーン電極１４４とドレーン電極コンタクトホール１４９を通して接触する画素電極を電気的に連結することによって液晶表示装置のアレイパネルを図８Ｆのように完成する。
【００６０】
上述したアレイ基板の製造過程中にゲート短絡ラインに含まれるネック状のＭｏ−ブリッジを形成する工程及びそうした工程でなされたゲート短絡ラインと前記ネック状のＭｏ−ブリッジが断線される工程及びそうした工程でなされたゲート短絡ラインはデータ短絡ラインにも同一に適用される。
【００６１】
前記Ｍｏ−ブリッジをさらに詳細に説明すると、上述したようにＡｌ金属とＭｏ金属の積層構造を用いてエッチャントを利用してゲート短絡ラインの上層部１３０ｂを構成する時前記ゲート短絡ラインの上層部１３０ｂは他の部分より細く作られたネック状のＭｏ−ブリッジ１００をさらに含むようになって、下部層であるＡｌ金属であるゲート短絡ラインの下層部１３０ａはゲート絶縁膜１３４にエッチングホール１３５を形成する時相互分離されて離隔されるように形成する。
すなわち、前記ゲート短絡ライン１３１上層の金属層をシェブロン(ｃhｅｖｒｏｎ)状に積層された状態に形成し、特に前記ゲート短絡ラインの下層部１３０ａはエッチングされて相互数μｍ〜数十μｍの距離を置いて離隔されて、前記ゲート短絡ラインの上層部１３０ｂはネック状のＭｏ−ブリッジ１００を含むように構成する。
【００６２】
この時、一般に前記ネック状のＭｏ−ブリッジ１００の長さは通常数μｍであり前記ゲート短絡ラインの下層１３０ａは分離、離隔されていても前記ゲート短絡ライン１３１の電気的流れは前記ゲート短絡ラインの上層部１３０ｂにネック状のＭｏ−ブリッジ１００を通して可能になって前記ゲート短絡ライン１３１は静電気防止のための役割ができる。
【００６３】
上述したネック状のＭｏ−ブリッジ１００を適用すると、前記ネック状のＭｏ−ブリッジ１００は同一なＭｏ金属でなされたソース電極とドレーン電極をエッチング工程によってエッチング、分離する工程で同一エッチャントを利用して同時にエッチングして切断されるようにすることによって前記ゲート短絡ライン１３１の断線工程を簡便化させることができるようになってまた前記ネック状のＭｏ−ブリッジ１００はデータ短絡ラインにも適用できる。
【００６４】
また、前記Ｍｏ−ブリッジ１００の長さを数μｍ以下(好ましくは２μｍ≦長さ≦８μｍ)に構成するようになれば、液晶表示装置のアレイ基板のアレイ基板を製作する後続工程でＭｏ−ブリッジに加えられる物理的衝撃によって容易にこわれなかったり取り離されない長所を有する。また前記ネック状のＭｏ−ブリッジ４５の幅が４μｍ以下の場合には、従来のソース及びドレーン電極を形成するためにエッチングする過程で容易に切断され、これはゲート短絡ラインが完全に切断されない問題点を解決することができる。
【００６５】
以上で説明したブリッジ構造は、コプレーナタイプ薄膜トランジスタＴＦＴにも適用できるが、これに対する説明は図１１〜図１４Ｂを通して説明する。本発明によるコプレーナタイプＴＦＴを含むアレイ基板において、ゲート短絡ラインはその切断に信頼性を付与して基板に加えられる損傷を最少化するために、下部に相互離隔された第１金属層と、前記離隔された第１金属層の上部でこれらを電気的に連結するブリッジ状の第２金属層を含むことを特徴とするが、特に本発明によるゲート短絡ラインが適用されるアレイ基板上に配列される薄膜トランジスタは多結晶シリコンでなされたアクティブ層を有することを特徴とする。
【００６６】
図１１は、本発明によるゲート短絡ライン１５４が適用されたアレイ基板の一部分を簡略に図示した平面図であって、これは透明な基板上に平行に配列される多数のゲート配線１５１及びこれと直交する多数の平行したデータ配線１７１がマトリックス状をなして画素領域を定義しており、このような画素領域内には各々薄膜トランジスタＴと、前記薄膜トランジスタＴと電気的に一対一連結される画素電極１９１が位置する。
【００６７】
この時多数のゲート配線１５１及びデータ配線１７１は基板の一方向または両方向に長く延びて各々外部ゲート回路Ｇ及び外部データ回路(図示せず)と電気的に連結されるが、特に各々のゲート配線１５１とゲート外部回路Ｇが連結される基板縁部分と、データ配線１７１とデータ外部回路(図示せず)が連結される基板の縁部分には、これの製造工程中に発生できる静電気等によって素子が損傷されることを防ぐためにゲート短絡ライン１５４及びデータ短絡ライン(図示せず)を形成して、これらは以後適切な工程で電気的に断線されることは一般的な場合と同様である。
【００６８】
このようなゲート短絡ライン１５４と、各画素領域内に位置した状態で隣接するゲート配線１５１及びデータ配線１７１と電気的に連結される薄膜トランジスタＴに対して、図１１のＸＩＩ−ＸＩＩ線に沿って切断した断面と、ＸＩＩＩ−ＸＩＩＩに沿って切断した断面図である図１２Ａ〜１２Ｅ及び図１３Ａ〜１３Ｅを参照して説明する。
【００６９】
まず製作工程の最終過程である図１２Ｅ及び１３Ｅを通して説明すると、薄膜トランジスタは透明基板１０の全面に蒸着された緩衝層１２４と、このような緩衝層１２４の上部に各々真性半導体物質であるアクティブ領域１５０及びこれをはさんで連接したソース及びドレーン領域１５０ａ、１５０ｂに区分される半導体層がアイランド状に形成され、これらの上部にゲート絶縁膜１２６が基板全面に位置している。
【００７０】
この時アクティブ領域１５０の上部ゲート絶縁膜１２６上にはゲート電極１５３が位置するが、これは図１１のゲート配線１５１と電気的に連結されている。また前記ゲート絶縁膜１２６及びゲート電極１５３の上部全面には層間絶縁膜１６０が位置するが、このような層間絶縁膜１６０とその下部のゲート絶縁膜１２６には各々ソース及びドレーン領域１７２ａ、１７２ｂの一部をあらわす第１及び第２コンタクトホール１６１、１６２が形成されており、層間絶縁膜１６０の上部に位置するソース及びドレーン電極１７２ａ、１７２ｂが各々ソース及びドレーン領域１５０ａ、１５０ｂと電気的に連結されることができるようにする。
【００７１】
この時ソース電極１７２ａは、図１１に図示した縦方向に延びたデータ配線１７１と電気的に連結されることは一般的な場合と同一であるが、このようなソース及びドレーン電極１７２ａ、１７２ｂが形成された基板の上部には順に保護膜１６２と平坦化膜１８０が位置して、特にこのような保護膜１６６及び平坦化膜１８０には各々ドレーン電極１７２ｂの一部をあらわすように貫通された第３コンタクトホール１８１が形成されており、これを通して平坦化膜の上部に位置する画素電極１９１がドレーン電極１７２ｂと電気的に連結される。
【００７２】
一方、このような薄膜トランジスタＴの製造工程中に発生する静電気等によって素子に加えられる損傷を防止するために、各々のゲート配線(図１１の１５１)を電気的に連結するゲート短絡ライン部分は、基板１０上に順に全面蒸着された緩衝膜１２４及びゲート絶縁膜１２６の上部に、前述した薄膜トランジスタのゲート電極１５３と同一な材質で同一工程で具現されて適切な工程で切断されるので、図示された図１３Ｅは現在ゲート短絡ライン１５４が電気的に断線された状態を示している。
【００７３】
このような本発明によるゲート短絡ライン１５４の構成及び切断の過程を薄膜トランジスタの製造工程と比較して説明する。図１２Ａ〜１２Ｅ及び図１３Ａ〜１３Ｅは各々製造工程順序によって図１１の薄膜トランジスタ部分ＴであるＸＩＩ−ＸＩＩ線と、ゲート短絡ライン１５４部分であるＸＩＩＩ−ＸＩＩＩ線に沿って切断した面を図示した。
【００７４】
まず図１２Ａ及び１３Ａに図示したように、透明基板１０の全面にシリコン酸化膜(ＳｉＯ２）などの材質でなされた緩衝層１２４が蒸着されると、これの上部にアイランド状の多結晶シリコン層１５０が形成されるが、このような多結晶シリコン層１５０の形成のためには基板上に直接多結晶シリコンを蒸着したりまたは緩衝層１２４の上部に非晶質シリコンを積層した後これを結晶質シリコンに変化させる方法が用いられることができる。
【００７５】
この時特に後者の場合において、前記非晶質シリコンが積層された基板温度を２５０℃程度に加熱しながらエキサイマーレーザーを照射して多結晶を成長させるレーザー熱処理方法や、非晶質シリコン上に金属を蒸着して金属をシードに多結晶シリコンを形成する金属誘導結晶化（ＭＩＣ)方法または非晶質シリコンを高温で長時間熱処理する固状結晶化(ＳＰＣ)方法などが用いられており、この場合に緩衝層１２４は、非晶質シリコン層を多結晶シリコン層１５０に再結晶化する過程で発生する熱によって基板１０の内部に存在するアルカリイオン(例えば、Ｋ＋、Ｎａ＋等)によって多結晶シリコン層１５０の膜質特性が低下することを防止する。
【００７６】
このような過程を通して緩衝層１２４の上部にアイランド状に存在する多結晶シリコン層１５０が形成されると、図１２Ａに図示したように薄膜トランジスタＴ部分には各々基板１０と、緩衝層１２４と、アイランド状の多結晶シリコン層１５０が順に積層されており、図１３Ａに図示したようにゲート短絡ライン部分には基板１０とこれの上部に積層された緩衝層１２４のみ存在する。
【００７７】
続いて図１２Ｂ及び図１３Ｂに図示したように基板全面にシリコン酸化膜やシリコン窒化膜などの材質でなされ、その厚さは１８００Å程度であるゲート絶縁膜１２６と、導電性金属を順に積層した後このような導電性金属のみをパターニングして基板全面に蒸着されたゲート絶縁膜１２６と、これの上部に形成されたゲート短絡ライン１５４及びゲート配線(図１１の１５１)と、これと電気的に連結されるゲート電極１５３を形成する。
【００７８】
この時特に本発明において、ゲート配線(図１１の１５１)及びゲート電極１５３としては第１及び第２金属層１５２ａ、１５２ｂが順に積層された２重積層構造が用いられるので、これは配線抵抗を小さくすると同時に高温工程に起因したヒロックなどの問題を解決するためである。したがって図１２Ａ以下の図面において、ゲート電極１５３とゲート短絡ライン１５４を構成する下端の第１金属層には図面符号１５２ａを、その上部の第２金属層には図面符号１５２ｂを付与して説明するが、この時好ましくは第１金属層１５２ａとしてはＡｌを含む金属、一例でＡｌＮｄを用いて３０００オングストローム程度の厚さを有するようにして、第２金属層１５２ｂとしてはＭｏを含む金属、一例でＭｏを用いて５００オングストロームの程度の厚さに形成することが有利である。
【００７９】
以後，このようにパターニングされたゲート電極１５３をマスクにして、その下部のゲート絶縁膜１２６を媒介に多結晶シリコン層１５０にイオンをドーピングするが、このように多結晶シリコン層１５０にイオンドーピングをする理由は、以後工程で形成されるソース及びドレーン電極１７２ａ、１７２ｂと多結晶シリコン層１５０との接触抵抗を低めてこれに電気的な特性を付与するためである。したがってゲート電極１５３をマスクに３族ないし５族の元素が含まれたガスを用いて、その下部のゲート絶縁膜１２６を媒介に多結晶シリコン層１５０の一部にイオンドーピングをすることにより、不純物領域と真性領域の２種の形態の領域が区分されるようにするが、この時不純物領域は各々ソース及びドレーン領域１５０ａ、１５０ｂになって、真性領域は薄膜トランジスタのアクティブ領域１５０になる。
【００８０】
以後図１２Ｃ及び１３Ｃに図示したように基板の全面にシリコン酸化膜やシリコン窒化膜等でなされた層間絶縁膜１６０を７０００Å程度の厚さになるように積層して、このような層間絶縁膜１６０及びその下部のゲート絶縁膜１２６をパターニングすることによりソース及びドレーン領域１５０ａ、１５０ｂを各々あらわす第１及び第２コンタクトホール１６１、１６２と、ゲート短絡ライン１５４を露出させる露出ホール１６４を形成する。
【００８１】
この時特に本発明は前述した第１及び第２コンタクトホール１６１、１６２及び露出ホール１６４を形成すると同時に、ゲート短絡ライン１５４の下部層を形成する第１金属層１５２ａをエッチングして相互離隔されるようにすることを特徴とする。すなわち、本発明は湿式エッチング方法を通して前述した層間絶縁膜１６０及びゲート絶縁膜１２６に各々第１及び第２コンタクトホール１６１、１６２と、ゲート短絡ライン１５４上部の露出ホール１６４を形成する。
【００８２】
以後、前述した第１及び第２コンタクトホール１６１、１６２と、露出ホール１６４が形成された後に同一エッチャントを用い続けて湿式エッチングを進めれば、このようなエッチャントに露出されるゲート短絡ライン１５４も一部がエッチングされるが、特にこれを構成する第１金属層１５２ａと第２金属層１５２ｂ中で相対的に化学的耐食性が弱いＡｌＮｄ材質の第１金属層のエッチングがさらに活発に進められ、特にこれの厚さは３０００オングストローム程度の小さな大きさを有しているので露出面的が大きな露出ホール１６４の中央部分を中心に相互離隔される。
【００８３】
したがって図１３Ｃの一部である“Ｒ”を拡大して図示した図１４Ａ及び１４Ｂのように、下層の第１金属層１５２ａは相互離隔されており、これの上部に位置する第２金属層１５２ｂは第１金属層の上部を連結するようにＭｏ−ブリッジ(ｂｒｉｄｇｅ)状を有するが、好ましくは円内“Ｒ”の平面図である図１４Ｂのように、上層の第２金属層１５２ｂでなされた上層ゲート短絡ライン、すなわちＭｏ−ブリッジは他の部分より狭い幅を有するネック状を有する。
【００８４】
このような上層第２金属層１５２ｂをネック状に形成することは、前述した第１金属層１５２ａを離隔されるようにする湿式エッチング工程において比較的耐食性が大きなＭｏ金属でなされた第２金属層１５２ｂも一部がエッチングされるので、エッチャントの供給時間及びこれの濃度を調節することによって自然に形成することができるが、これを容易にするために本発明はこれの厚さを５００オングストローム程度とするが、これは後述するソース及びドレーン電極１７２ａ、１７２ｂの形成のためのパターニング工程でさらに信頼性ある切断を可能にするためである。
【００８５】
この時、第２金属層１５２ｂが形成するネック状のＭｏ−ブリッジの幅が過度に小さい場合には物理的衝撃によって容易に取り離される可能性があるので好ましくは４μｍ程度の大きさを有することが最も相応しくて、相対的に小さい幅を有するネック状の部分の幅部分を連結する傾斜面１５９の角度はゲート短絡ライン１５４と垂直の直線と２０度ないし７０度程度が望ましく、またこのような上層第２金属層１５２ｂであるＭｏ−ブリッジの下層に相互離隔された第１金属層１５２ａ間の距離が過度に大きな場合には、第２金属層１５２ｂのＭｏ−ブリッジが有するネック状部分が破損される可能性があるので、下層第２金属層１５２ａの離隔距離は好ましくは数μｍ程度をなすことが有利である。
【００８６】
以後図１２Ｄ及び図１３Ｄのように基板の全面に第３金属層を蒸着してこれをパターニングすることにより各々データ配線１７１とソース及びドレーン電極１７２ａ、１７２ｂを形成するが、この時データ配線１７１はゲート配線１５１と直交するようになされることは前述した場合があってソース及びドレーン電極１７２ａ、１７２ｂは第１及び第２コンタクトホール１６１、１３２を通してソース及びドレーン領域１５０ａ、１５０ｂと電気的に連結される。
【００８７】
このようなソース及びドレーン電極１７２ａ、１７２ｂ及びデータ配線１７１を具現する第３金属層の材質としてはＭｏ金属を用いることが望ましいので、この時ゲート短絡ライン１５４の上層Ｍｏ−ブリッジ状の第２金属層１５２ｂの上面にも同一材質の第３金属層が積層されるが、これはソース及びドレーン電極１７２ａ、１７２ｂのためのパターニング工程で除去されると同時にこれの下部上層ゲート短絡ラインを形成する第２金属層１５２ｂも同一工程で一緒に除去される。
【００８８】
特に本発明では上層のＭｏ金属でなされた第２金属層１５２ｂの厚さを５００Å程度とし、これの形状として幅が狭いネック状を付与するので前述したソース及びドレーン電極１７２ａ、１７２ｂのパターニング工程で使用されるエッチャントで容易に切断可能で、特に第２金属層１５２ｂが有する幅(図１４ＢのＷ)も４μｍ程度の小さな大きさであるので信頼性ある切断が可能である。
【００８９】
したがってこのような過程を通してゲート短絡ライン１５４は電気的に断線されるが、これはたとえ図面に図示しなかったがゲート配線１５１ｂが延びて連結される外部ゲート回路(図１１のＧ)において、前述したソース及びドレーン電極１７２ａ、１７２ｂの形成工程と同一工程で具現される静電気防止回路が完成されるので無理に残っている必要がないためである。
【００９０】
このような過程を通して構成される薄膜トランジスタは図１２Ｅ及び１３Ｅに図示したように、ソース及びドレーン電極１７２ａ、１７２ｂが形成されている基板１０上の全面にかけて保護膜１６６及び平坦化膜を順に積層してこれらをパターニングすることにより、ドレーン電極１７２ｂの一部が露出する第３コンタクトホール１８１を形成した後これの上部に前記第３コンタクトホール１８１を通してドレーン電極１７２ｂと電気的に連結される透明導電物質でなされた画素電極１９１を形成する。
【００９１】
本発明の特定の実施例が説明されて図示されたが本発明が当業者によって多様に変形されて実施される可能性があることは自明である。
【００９２】
このような変形された実施例は、本発明の技術的思想や観点から個別的に理解されてはならなく、このような変形された実施例は本発明の特許請求の範囲内に属する。
【００９３】
【発明の効果】
上述したようにゲート及びデータ短絡ラインを他の部分より細く形成したネック状のＭｏ−ブリッジを含むように形成する際に、本発明を適用すれば次のような長所がある。
【００９４】
第一に、前記各々の短絡ラインに含まれるネック状のＭｏ−ブリッジにおいて幅が異なる隣接部分と連結される傾斜面の傾斜角を２０度から７０度間として、これに対向される傾斜面の傾斜角を１１０度から１６０度にし、前記ネック状のＭｏ−ブリッジの長さを数μｍ〜数十μｍ以下に構成して、各々の短絡ラインのネック状のＭｏ−ブリッジの下層のＡｌ金属の離隔距離を数μｍ〜数十μｍ以下とすることによって、前記Ｍｏ−ブリッジが耐えることができる剪断強度を高めることができるので後続工程で加えられる物理的衝撃に十分に耐えることができて所望しない過程で短絡ラインが断線される不良を減らすことができる。
第二に、前記ネック状のＭｏ−ブリッジの幅を３．５〜４．５μｍとすることによって、第２Ｍｏ金属をソース及びドレーン電極に分離する時前記ゲート短絡ラインのＭｏ−ブリッジの上層に積層された第２Ｍｏ金属と前記Ｍｏ−ブリッジを容易に切断できるようにして従来の切断されなかったために発生する不良を減らすことができる。
【００９５】
また、本発明は第１及び第２金属が積層された２重積層構造を有しながら、特に下層の第１金属層は相互離隔されて、その上部の第２金属層がこれらを連結するブリッジ状で構成されるゲート短絡ラインを提供してさらに信頼性ある切断を可能にする。この時前記第２金属層にはその幅が相対的に小さい、４μｍ程度のネック状を付与して、その下部に位置する相互離隔された第１金属層の離隔距離を数μｍ〜数十μｍ以下にすることによって物理的衝撃に強いさらに改善されたゲート短絡ラインを提供する。
【００９６】
このような本発明によるゲート短絡ラインをアレイ基板上に適用する場合に基板に加えられる化学的衝撃をさらに最小化することが可能でさらに信頼性ある素子を具現することが可能な利点を有している。
【図面の簡単な説明】
【図１】    一般的な液晶パネルの一部を図示した断面図。
【図２】    一般的な液晶表示装置用アレイ基板の一部を図示した略平面図。
【図３】    図２の一部分を拡大して図示した詳細図。
【図４】    一般的な液晶表示装置のアレイ基板の製造工程を順序とおり、図３のＩＶ−ＩＶ線に沿って切断した断面を図示した工程断面図。
【図５】    一般的なコプレーナタイプの薄膜トランジスタを有した液晶表示装置用アレイパネルの一部を簡略に図示した図面。
【図６】    各々一般的なアレイパネルの製造順序によって図５のＶＩ−ＶＩ線に沿って切断した断面を図示した図面。
【図７】    各々一般的なアレイパネルの製造順序によって図５のＶＩＩ−ＶＩＩ線に沿って切断した断面を図示した図面。
【図８】    本発明によって逆スタガタイプ薄膜トランジスタを含む液晶表示装置のアレイ基板の製造工程を順序どおり、図３のＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面を図示した工程断面図。
【図９】    図８Ｂの“Ｋ”部分を拡大した平面図。
【図１０】  図８Ｃの“Ｍ”部分を拡大図示した断面図と平面図。
【図１１】  本発明によってコプレーナタイプ薄膜トランジスタを含む液晶表示装置のアレイパネルの一部を簡略に図示した図面。
【図１２】  本発明のアレイパネルの製造順序によって図１１のＸＩＩ−ＸＩＩ線に沿って切断した断面を図示した図面。
【図１３】  本発明のアレイパネルの製造順序によって図１１のＸＩＩＩ−ＸＩＩＩ線に沿って切断した断面を図示した図面。
【図１４】  図１３Ｃの“Ｒ”部分を拡大図示した断面図と平面図。
【符号の説明】
１５２ａ:ゲート短絡ラインの下層部
１５２ｂ:ゲート短絡ラインの上層部
１００:ネック状のＭｏ−ブリッジ
【図１】
0004452424.tif 000002
【図２】
0004452424.tif 000003
【図３】
0004452424.tif 000004
【図４】
0004452424.tif 000005
0004452424.tif 000006
0004452424.tif 000007
0004452424.tif 000008
0004452424.tif 000009
【図５】
0004452424.tif 000010
【図６】
0004452424.tif 000011
0004452424.tif 000012
0004452424.tif 000013
0004452424.tif 000014
0004452424.tif 000015
【図７】
0004452424.tif 000016
0004452424.tif 000017
0004452424.tif 000018
0004452424.tif 000019
0004452424.tif 000020
【図８】
0004452424.tif 000021
0004452424.tif 000022
0004452424.tif 000023
0004452424.tif 000024
0004452424.tif 000025
0004452424.tif 000026
【図９】
0004452424.tif 000027
【図１０】
0004452424.tif 000028
0004452424.tif 000029
【図１１】
0004452424.tif 000030
【図１２】
0004452424.tif 000031
0004452424.tif 000032
0004452424.tif 000033
0004452424.tif 000034
0004452424.tif 000035
【図１３】
0004452424.tif 000036
0004452424.tif 000037
0004452424.tif 000038
0004452424.tif 000039
0004452424.tif 000040
【図１４】
0004452424.tif 000041
0004452424.tif 000042