(57)【特許請求の範囲】
【請求項１】
互いに直列に連結された半導体スイッチおよび充電コンデンサ、前記半導体スイッチを駆動させるためのパワースイッチドライバー、前記半導体スイッチと前記充電コンデンサとの直列回路の両端に連結されたバイパスダイオード、および、前記充電コンデンサの両端に連結された整流ダイオードを有する、パワーセルが、複数、前記半導体スイッチ間に直列に連結されて構成された複数個のパワーステージと、
前記充電コンデンサを充電するための電源を供給するパワーインバータと、
高圧絶縁ケーブルとして、前記パワーインバータから前記各パワーステージの各パワーセル内の整流ダイオードに電源が供給されるようにするパワーループと、
前記半導体スイッチのゲートシグナルおよびゲート電圧を発生させるための制御シグナルを提供する制御インバータと、
前記高圧絶縁ケーブルとして、前記制御インバータから前記各パワーステージの各パワーセル内のパワースイッチドライバーに制御シグナルが供給されるようにする制御ループと
から構成され、
前記複数のパワーセルの全体の半導体スイッチが直列に連結されるように前記パワーステージ間も直列に連結される、
パルス電源装置。
【請求項２】
前記半導体スイッチは絶縁ゲートバイポーラ・トランジスタ（ＩＧＢＴ）である、
ことを特徴とする請求項１記載のパルス電源装置。
【請求項３】
前記パワースイッチドライバーは前記半導体スイッチのゲート、コレクター、エミッターに各々連結され、前記制御インバータが提供する制御シグナルを前記制御ループを通して印加され、前記半導体スイッチを駆動するためのゲートシグナルと駆動電源を同時に出力するように構成される、
ことを特徴とする請求項１記載のパルス電源装置。
【請求項４】
前記パワースイッチドライバーは、
前記制御ループを通して印加される前記制御インバータの制御シグナルにより充電され、その充電された電源を前記半導体スイッチのコレクターに駆動電源として提供されるコンデンサと、
前記半導体スイッチのゲートに連結され、前記制御ループを通して印加される前記制御インバータの制御シグナルによりオンとなり、前記半導体スイッチをオンにするためのゲートシグナルを印加させるスイッチング素子と、
前記コンデンサとスイッチング素子間、前記スイッチング素子と前記半導体スイッチのゲート、コレクターおよびエミッターに連結される連結端間に設置され、前記制御シグナルに従って前記スイッチング素子をオンにすると同時に、前記コンデンサに充電された電源が前記半導体スイッチのコレクターに印加されるようにし、オン状態に維持される前記スイッチング素子を前記制御シグナルに従ってオフにして前記半導体スイッチがオフになるようにし、前記半導体スイッチの両端に、ショートが発生した際に前記スイッチング素子がオフになるようにするための多数個のダイオード、スイッチング素子および抵抗
から構成される、
ことを特徴とする請求項３記載のパルス電源装置。
【請求項５】
前記パワーインバータは、交流電源から入力される交流電圧を直流電源に変換した後、前記充電コンデンサを充電するための電源を供給するものとして、前記交流電源に連結されるフルブリッジインバータと共振コンデンサ、共振インダクタ、インバータ制御装置、ドライバを媒介として、前記インバータ制御装置により駆動される４個のスイッチング素子およびダイオードを含んで構成される、
ことを特徴とする請求項１記載のパルス電源装置。
【請求項６】
前記制御インバータは、交流電源に入力される交流電圧を直流電源に変換した後、各パワースイッチドライバーに印加するための制御シグナルを生成するものとして、前記交流電源が連結されるフルブリッジインバータとタイミング制御装置、前記制御シグナルが生成されるようにドライバを媒介として前記タイミング制御装置により駆動される４個のスイッチング素子およびダイオードから構成される、
ことを特徴とする、請求項１または請求項４記載のパルス電源装置。
【請求項７】
前記制御インバータは前記各パワースイッチドライバーに印加される制御シグナルとして、正の極性を有するターンオン・シグナルと負の極性を有するターンオフ・シグナルが繰り返される制御シグナルを出力する、
ことを特徴とする請求項６記載のパルス電源装置。
【請求項８】
前記制御インバータはパワースイッチドライバーに構成されたコンデンサを前もって充電するためのターンオフ・シグナルと、前記パワースイッチドライバーから前記半導体スイッチのゲートに連結されたスイッチング素子をオンにするためのターンオン・シグナルと、前記スイッチング素子をオフにするためのターンオフ・シグナルが繰り返される制御シグナルを出力する、
ことを特徴とする請求項７記載のパルス電源装置。
【請求項９】
前記制御インバータは、タイミング制御装置により前記ターンオン・シグナルとターンオフ・シグナルの出力を制御することができるように構成された、
ことを特徴とする、請求項７または請求項８記載のパルス電源装置。
【請求項１０】
前記パワースイッチドライバーは、
前記制御インバータが出力するターンオン・シグナルが入力されると前記半導体スイッチのゲートに連結された前記スイッチング素子がオンとなり、前記制御インバータが出力するターンオフ・シグナルが入力されると前記スイッチング素子がオフとなり、前記ターンオン・シグナルの入力後、前記ターンオフ・シグナルの入力時までは前記スイッチング素子がオン状態を維持し続けるように構成された、
ことを特徴とする、請求項４または請求項８記載のパルス電源装置。
【請求項１１】
前記パワースイッチドライバーは、
前記スイッチング素子と半導体スイッチのコレクターに連結される連結端間に設置され、前記スイッチング素子および前記半導体スイッチが前記ターンオフ・シグナルが入力されるまでオン状態を維持し続けるようにし、前記半導体スイッチにショート電流が流される場合、前記半導体スイッチの両端の電圧降下増加により逆バイアスされ、前記スイッチング素子および前記半導体スイッチがオフとなるようにするダイオードが設置される、
ことを特徴とする請求項１０記載のパルス電源装置。
【請求項１２】
互いに直列に連結された前記複数個のパワーステージが上下に積層されて多段に設置され、
各パワーステージ段において、前記パワーセル内に含まれた同数の半導体スイッチを各々分けて収容している複数個の半導体スイッチモジュールと、前記パワーセル内に含まれたパワースイッチドライブと、各々前記パワーセルのコンデンサおよび整流ダイオードを収容している複数個の収納コンデンサが平面上の四角空間内に配置されるが、前記複数個の半導体スイッチモジュールが前記平面上の四角空間内でコーナー付近の外郭に位置するように前後および左右に所定の間隔を置いて分散配置させ、その中央部に前記パワーループと制御ループが各々構成するパワー変圧器と制御変圧器が配置される、
ことを特徴とする請求項１記載のパルス電源装置。
【請求項１３】
前記パワーループは、各パワーステージを構成する複数個のパワーセル内の前記整流ダイオードに各々連結された巻線とパワー変圧器を構成し、
前記パワー変圧器を通して供給されるパワーインバータの電源により各パワーステージのパワーセル内の前記充電コンデンサが並列で充電される、
ことを特徴とする、請求項１または請求項１２記載のパルス電源装置。
【請求項１４】
前記パワーループは、各パワーステージにおいて、前記複数個のパワーセル内の前記整流ダイオードに各々連結された巻線と単一ターンにより前記パワー変圧器を構成する、
ことを特徴とする請求項１３記載のパルス電源装置。
【請求項１５】
前記制御ループは、各パワーステージを構成する複数個のパワーセル内のパワースイッチドライバーに各々連結された巻線と制御変圧器を構成し、前記パワースイッチドライバーが、パワーステージの各パワーセル内に印加されるゲート絶縁電源として前記制御変圧器を通して供給される制御インバータの制御シグナルを印加されるように構成される、
ことを特徴とする、請求項１または請求項１２記載のパルス電源装置。
【請求項１６】
前記制御ループは、各パワーステージにおいて、前記複数個のパワーセル内のパワースイッチドライバーに各々連結された巻線と単一ターンにより前記制御変圧器を構成する、  ことを特徴とする請求項１５記載のパルス電源装置。
【請求項１７】
前記制御変圧器は、各パワーステージにおいて、前記複数個のパワーセル内のパワースイッチドライバーの巻線が巻かれたコアの中心を、高圧絶縁ケーブルの前記単一ターン制御ループが通過する構造となっている、
ことを特徴とする請求項１６記載のパルス電源装置。
【請求項１８】
前記各パワーステージ段において、前記複数個のパワースイッチドライバーが、前記平面上の四角空間内で左右に配置された前記半導体スイッチモジュール間の空間に、そして、前記パワーループが構成するパワー変圧器と前記制御ループが構成する制御変圧器の外郭側に設置される、
ことを特徴とする請求項１２記載のパルス電源装置。
【請求項１９】
前記各パワーステージ段において、前記複数個の収納コンデンサが、前記平面上の四角空間内で前後に配置された前記半導体スイッチモジュール間の空間に、そして、前記パワーループが構成するパワー変圧器と前記制御ループが構成する制御変圧器の外郭側に設置される、
ことを特徴とする請求項１２記載のパルス電源装置。
【請求項２０】
前記パワーループと前記制御ループは各々最上段のパワーステージの上側にＵ字型にベンディングされ、その下に並置された２部分が上下に積層された複数個のパワーステージ段を順に通過しながら、前記パワースイッチドライバーに連結された巻線および収納コンデンサの整流ダイオードに連結された巻線と前記パワー変圧器と前記制御変圧器を構成する、
ことを特徴とする、請求項１２、請求項１８および請求項１９のうちいずれか１項に記載のパルス電源装置。
【請求項２１】
前記パワーループと前記制御ループはループ間でのノイズ発生および磁束上の問題を解決するために９０°の角度で交差するように配置される、
ことを特徴とする請求項２０記載のパルス電源装置。
【請求項２２】
前記制御ループは、並置された２部分間の距離が前記パワーループの並置された２部分間の距離に比べて相対的に遠く離れるように設置され、各パワーステージ段において、前記パワーループの並置された２部分が構成する前記パワー変圧器が平面上の正中央に、前記制御ループの並置された２部分が構成する前記制御変圧器が前記パワー変圧器の両側に配置される、
ことを特徴とする請求項２０記載のパルス電源装置。
【請求項２３】
前記半導体スイッチモジュールの外側面に接触されるように放熱板が設置される、
ことを特徴とする請求項１２記載のパルス電源装置。
【請求項２４】
前記放熱板は、「鉤かっこ」形状の構造に制作され、この「鉤かっこ」形状の構造の放熱板４個が遮蔽板およびケーシングの役割を同時に行うことができるように、各パワーステージのコーナー部分を含む外郭部分全体を囲むように設置される、
ことを特徴とする請求項２３記載のパルス電源装置。
【請求項２５】
前記放熱板は放熱特性の優れたアルミニウムを材質とする、
ことを特徴とする、請求項２３または請求項２４記載のパルス電源装置。
【請求項２６】
上下に積層された前記複数個のパワーステージにおいて、前記パワーループが構成する上、下段のパワーステージのパワー変圧器間には補償巻線を減極性となるように連結して設置する、
ことを特徴とする請求項１２記載のパルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体スイッチを利用したパルス電源装置に関し、更に詳しくは、寿命を大きく延長させることができ、小型化が可能で、最終出力される高電圧パルスの多様な制御が可能な半導体スイッチを利用したパルス電源装置に関するものである。
【背景技術】
【０００２】
一般的に、高電圧パルス発生回路は各種試験装備とプラズマ発生装置（ＰＳＩＩなど）を負荷として使用しているが、従来の高電圧パルス発生回路は装置の寿命の問題、パルス幅の可変、動作周波数の増加、パルス電圧の調節、直流高電圧電源の必要性などの側面において多くの問題点が指摘されている。
【０００３】
例えば、従来のパルス発生回路は、スパークギャップ（spark gap）を利用したマルクスパルス発生器（Marx generator）を利用する方式と、真空管スイッチを利用する方式、そして単純にパルス変圧器を利用して低圧パルスを高圧に昇圧する方式などがある。
前記スパークギャップを利用したり、真空管スイッチを利用する従来の方式は、装置の寿命が短く、パルス幅の調節が不可能で、また、パルス反復率を高めることに限界があり、直流高電圧電源回路を必要とするなどの短所を有する。
パルス変圧器を利用する方式は、変圧器のインダクタンスによりパルスの上昇時間を早く得ることが難しく、変圧器の自己飽和によりリセット回路などを追加しなければならないため回路が複雑になり、騒音が発生し、パルス幅を増やすことが難しいなどの短所がある。
【０００４】
以下、添付した図面を参照にし、従来技術についてもう少し詳しく説明する。
【０００５】
添付した図１は、米国特許第４９００９４７号に開示されているスパークギャップを利
用したマルクスパルス発生器（Marx generator）を図示した構成図である。このマルクスパルス発生器は、大電力分野で主に使用されており、最も一般的に使用されている形態である。
【０００６】
周知されている通り、パルス発生器には、高電圧パルスの発生および出力のために直流電圧が入力されると、これを複数のコンデンサＣ1〜ＣNにおいて並列に充電し、特定の時点で複数のコンデンサを直列に連結して放電させ、最終出力端に印加することが必要である。
かかる構成に加えて、マルクスパルス発生器では、図１に図示された通り、複数個のスパークギャップスイッチＳ1〜ＳNを使用し、入力端に直流電圧が入力されると、これを複数のコンデンサＣ1〜ＣNを利用して充電した後、特定の時点でスパークギャップスイッチＳ1〜ＳNを作動させ、複数のコンデンサＣ1〜ＣNに充電された電圧を直列に連結して放電させるように構成されている。
【０００７】
即ち、マルクスパルス発生器は、高電圧直流電源に対して複数個のコンデンサＣ1〜ＣNを抵抗を通して並列に連結してバンクを形成し、各コンデンサの（＋）端と各コンデンサの（−）端の間にはスパークギャップスイッチＳ1〜ＳNを設置し、入力端に高電圧直流電圧が印加されると、印加された電圧が抵抗を通して連結されている各コンデンサＣ1〜ＣNに並列充電される。そして、必要な特定の時点でスパークギャップスイッチＳ1〜ＳNをオンにし、スパークギャップスイッチＳ1〜ＳNが放電と同時に通電されると、各コンデンサＣ1〜ＣNに充電された直流電圧が瞬間的に同時に放電されながら、直列に加えられた最終の高電圧直流電圧が最終出力端を通して印加されるようになる。
【０００８】
しかし、基本的に、スパークギャップスイッチＳ1〜ＳNを動作させるためには入力端に直流高電圧を印加する直流高電圧電源１３が必ず必要であり、パルス電圧発生時点を正確に合せるための特殊なトリガー回路が要求される。
特に、マルクスパルス発生器では、パルス反復率（周波数）を高めることができず、パルス幅を自由に調節することが不可能であり、スパークギャップスイッチＳ1〜ＳNが機械的な放電スイッチであるためスパークが発生する度に摩耗が発生し、寿命が非常に制限的であるという短所を有する。また、負荷にショートが起きた場合、発生するショート電流を制限することができないという短所もある。また、連結する段の数が少ないほど各段で受けなければならない電圧が上がると同時にスイッチの耐電圧も上がり、反対に各段の耐電圧を低くすれば必要な電圧を得るために多くの段を連結しなければならないという短所がある。
【０００９】
一方、図１に図示したマルクスパルス発生器において、スパークギャップスイッチＳ1〜ＳNの代りに半導体スイッチである絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、ＩＧＢＴと略称する）を使用するための努力をしてきた。
ＩＧＢＴは寿命が永久的で、これを使用した場合、パルス反復率およびパルス幅の制御が可能となるなど、従来のマルクスパルス発生器で使用している機械的なスイッチの短所を克服することができる。
しかし、同時に多数のスイッチを駆動する問題、均等な電圧分配などの動作に対する制約が複雑で製品の信頼性に問題を起こし得る素地がある。そして、高圧になるほど段数が多くなるため装置の規模が大きくなるという短所も持っている。
【００１０】
半導体スイッチとしてＩＧＢＴを利用したパルス発生器において、核心技術は半導体スイッチの電圧、定格電流を克服することである。
ＩＧＢＴは、既存のガス放電スイッチとは異なり低い電圧、定格電流を有している。一つのスパークギャップスイッチの代りに一つのＩＧＢＴを使用するのではなく、定格電圧に耐えることができるように必要なだけの複数個のＩＧＢＴを直列に連結し、これらを同時にターンオン／オフする方法を使用することができるが、この場合、複数個のＩＧＢＴがオンやオフになる時に駆動タイミングの差で電圧の不均等が発生しやすく、この時電圧の不均等により、ＩＧＢＴの定格電圧を超えるとＩＧＢＴは即時に破損する。実際にゲートシグナルを完全に同期化させて複数のＩＧＢＴに印加しても個別素子の特性（抵抗やインダクタンス）の誤差（ばらつき）により複数個のＩＧＢＴを同時にオン／オフさせることは不可能である。従って、一つのＩＧＢＴでもオン／オフが同期化されなければ、その一つのＩＧＢＴに全電圧がかかり、そのＩＧＢＴが破壊され、その特定のＩＧＢＴの破損により残りのＩＧＢＴも連鎖的に破損が生じてしまう。
また、前記ＩＧＢＴが直列で駆動される時、各スイッチは独立の駆動電源が必要だが、この時、直列に接続されたスイッチの上部に行くほど独立の駆動電源の電圧の絶縁の強度が更に大きくならなければならない。従って、高圧駆動において最も難しい技術の一つは駆動電源の絶縁技術である。
【００１１】
そして、当技術分野でＩＧＢＴを利用する技術として、添付した図２に、米国特許第５９０５６４６号に開示されている電圧発生装置が図示されている。
図２に図解した電圧発生装置は、ＩＧＢＴとトランジスタ（以下、ＴＲと略称する）を一緒に使用するもので、ここでは変圧器の１次側の電圧を変圧器を通して増幅させる方式を使用する。
【００１２】
一方、前述したマルクスパルス発生器と、図２に図示したＩＧＢＴおよびＴＲを利用する電圧発生装置全てにおいて、シリコン制御型整流器（ＳＣＲ（Silicon Controlled Rectifier））などのサイリスタを用いた制御方式が適用される高圧充電器が使用されているが、今まで使用されている高圧充電器はその全体のサイズが非常に大きいという問題点を持つため、高圧充電器の改善もまた要求されているというのが現状である。
【００１３】
これと共にゲート電圧のためにゲート電圧発生装置に高圧絶縁（二重絶縁）方式が適用され、ゲートシグナルとしては光駆動ゲート回路を利用した光シグナルが使用されているが、現在まで開発されたゲート電圧発生装置の場合、高圧絶縁のために多段の変圧過程を経るなど、高圧絶縁を達成するための構造が非常に複雑である。またゲート電圧とゲートシグナルを各々別途の構成により発生させるため、全体的な構成が複雑になるという問題があり、そこでゲート電圧およびゲートシグナル発生と関連した改善が要求されている。
【００１４】
その他に、図１に図解したマルクスパルス発生器と、図２の電圧発生装置に対して今まで知られている問題点をさらに述べる。
両方式とも、パルス幅に制約（＜１０μｓ）があり、特にトランジスタを使用した方式ではトランジスタからの電流漏れによるパルスの立ち上がり／立ち下がり時間に大きな制約がある。そして、電圧発生装置全体のサイズが大きく効率が低いという問題があるため改善が必要である。
また、ＩＧＢＴおよびトランジスタを利用した方式ではアーク発生保護は可能であるが、そのために複雑な回路が必要となるという問題が指摘されている。
【特許文献１】米国特許第４９００９４７号
【特許文献２】米国特許第５９０５６４６号
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は前記のような問題点を解決するために発明されたものであり、本発明は、寿命が永久的な半導体スイッチを複数個使用しながら、複数の半導体スイッチを同期させて動作させることが難しいという同期化問題を解決し、素子および装置全体の寿命が向上し、小型化が可能で、最終出力される高電圧パルスの多様な制御が可能な半導体スイッチを利用したパルス電源装置を提供することにその目的がある。
【００１６】
特に、本発明は、複数の半導体スイッチの直列駆動による駆動電源の絶縁、複数の半導体スイッチを同期させて動作させることが難しい同期化などの問題が解決され、アークおよびショート発生時に対応が可能な回路が具備され、素子の保護および安定性が大きく向上される半導体スイッチを利用したパルス電源装置を提供することにその目的がある。
【課題を解決するための手段】
【００１７】
以下、前記目的を達成するための本発明の特徴について説明する。
【００１８】
前記目的を達成するために、本発明によれば、互いに直列に連結された半導体スイッチおよび充電コンデンサ、前記半導体スイッチを駆動させるためのパワースイッチドライバー、前記半導体スイッチと前記充電コンデンサとの直列回路の両端に連結されたバイパスダイオード、および、前記充電コンデンサの両端に連結された整流ダイオードを有する、パワーセルが、複数、前記半導体スイッチ間に直列に連結されて構成された複数個のパワーステージと、前記充電コンデンサを充電するための電源を供給するパワーインバータと、高圧絶縁ケーブルとして、前記パワーインバータから前記各パワーステージの各パワーセル内の整流ダイオードに電源が供給されるようにするパワーループと、前記半導体スイッチのゲートシグナルおよびゲート電圧を発生させるための制御シグナルを提供する制御インバータと、前記高圧絶縁ケーブルとして、前記制御インバータから前記各パワーステージの各パワーセル内のパワースイッチドライバーに制御シグナルが供給されるようにする制御ループとから構成され、前記複数のパワーセルの全体の半導体スイッチが直列に連結されるように前記パワーステージ間も直列に連結される、パルス電源装置が提供される。
【発明の効果】
【００１９】
本発明によれば、素子および装置全体の寿命が向上し、小型化が可能で、最終出力される高電圧パルスの多様な制御が可能なパルス電源装置が提供される。
また本発明によれば、半導体スイッチの直列駆動による駆動電源の絶縁、同期化などの問題が解決され、素子の保護および安定性が大きく向上したパルス電源装置が提供される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の構成について添付図面を参照に詳細に説明する。
【００２１】
本発明のパルス電源装置は、全ての半導体スイッチを直列に連結するが、各半導体スイッチが負担する電圧を半導体スイッチ一つが耐えることができる水準に下げると、複数の半導体スイッチを駆動するためのゲートシグナルが同期化されない場合でも半導体スイッチが連鎖的に破損してしまうという深刻な問題を解決することができるという点に着眼して構成したものである。
【００２２】
添付した図３は本発明による半導体スイッチを利用したパルス電源装置の構成を図示した構成図である。
【００２３】
図３に図示した通り、本発明の実施の形態のパルス電源装置（１００）は、下記の要素から構成されている。
（ａ）それぞれ、半導体スイッチ（１１２）および充電コンデンサ（１１３）を有する複数のパワーセル（１１１）が直列に連結された複数個のパワーステージ（１１０）。
（ｂ）高圧絶縁ケーブルとして前記パワーインバータ（１２０）から各パワーセル（１１１）間に電源が供給されるように連結されたパワーループ（１３０）。
（ｃ）前記半導体スイッチ（１１２）のゲートシグナルおよびゲート電圧を発生させるための制御シグナルを提供する制御インバータ（１４０）。
（ｄ）高圧絶縁ケーブルを介して前記制御インバータ（１４０）から各パワーセル（１１１）間に制御シグナルＳ１４０が供給されるように連結された制御ループ（１５０）。
【００２４】
以下、各構成要素別に更に詳しく説明する。
まず本発明の実施の形態のパルス電源装置（１００）は、全体が直列に連結された複数個のパワーステージ（１１０）を含む。
ここで、各々のパワーステージ（１１０）は、複数個のパワーセル（１１１）が連結されて構成される。
各パワーステージ（１１０）を構成する複数個のパワーセル（１１１）は各々、半導体スイッチ（１１２）、例えばＩＧＢＴと、それに直列に連結された充電コンデンサ（１１３）を有し、複数個のパワーセル（１１１）が直列に連結されたパワーステージ（１１０）において、複数のパワーセル内の全体の半導体スイッチ（１１２）および充電コンデンサ（１１３）が全て直列に連結される。
このように本発明の実施の形態のパルス電源装置（１００）では複数個のパワーセル（１１１）の半導体スイッチ（１１２）と充電コンデンサ（１１３）を全て直列に連結して一つのパワーステージ（１１０）を構成し、更に、このように構成された複数個のパワーステージ（１１０）の間にも全体のパワーセル（１１１）内の半導体スイッチ（１１２）と充電コンデンサ（１１３）が全て直列に連結されるように構成している。
【００２５】
図３を参照すると、一つのパワーステージ（１１０）が、複数個のパワーセル（１１１）が直列に連結されて構成されているのと同時に、複数個のパワーステージ（１１０）が全て直列に連結されて構成されていることが分かる（全体の半導体スイッチと充電コンデンサが全て直列に連結されている）。
ここで、パワーステージ（１１０）において、直列に連結されたパワーセル（１１１）は同一構成で成り立っているため、図３では一つのパワーセル（Ｐｏｗｅｒ  ｃｅｌｌ
１）についてのみ、その構成回路を図示した。
【００２６】
図３に図示された通り、前記パワーセル（１１１）は、下記の要素から構成されている。
（ａ）メインスイッチとして半導体スイッチ（１１２）。
（ｂ）この半導体スイッチ（１１２）に直列に連結された充電コンデンサ（１１３）。  （ｃ）前記半導体スイッチ（１１２）と前記充電コンデンサ（１１３）との直列回路の両端に連結されたバイパスダイオード（１１４）。
（ｄ）前記充電コンデンサ（１１３）の両端に連結された整流ダイオード（１１５）。  （ｅ）前記半導体スイッチ（１１２）の駆動のために単一ターンの制御ループ（１５０）で絶縁されたゲート電圧（これは制御インバータ（１４０）が印加する制御シグナルＳ１４０である）が印加され、半導体スイッチ（１１２）を駆動するためのゲートシグナルおよび駆動電圧を印加するパワースイッチドライバー（ゲート駆動回路）（１１６）。
【００２７】
ここで、半導体スイッチ（１１２）は、ＩＧＢＴまたはＭＯＳＦＥＴである。
【００２８】
前記バイパスダイオード（１１４）は、パワーセル（１１１）内の半導体スイッチ（１１２）が開いた場合（オフにされて非導通状態になった場合）、別のパワーセル（１１１）から電流を流すようにさせ、半導体スイッチ（１１２）の両端間にスパイクを防止するスナバ（ｓｎｕｂｂｅｒ）ダイオードの役割を果す。
従って、別途の減衰（ｄａｍｐｉｎｇ）構成要素を必要とせず、バイパスダイオード（１１４）によるバイパス経路を通して、複数の半導体スイッチを完全に同期して動作できないという同期化問題を解決することができるようになる。
【００２９】
また、充電コンデンサ（１１３）に並列に接続された前記整流ダイオード（１１５）は、パワー（電力）変圧器（１３１）のパワー巻線（ＰＷ１〜ＰＷ８）に連結され、フルブリッジ整流ダイオードが使用される。
【００３０】
各パワーセル（１１１）内のパワースイッチドライバ（１１６）は、図５（Ａ）に詳細を図解したように、当該パワーセル（１１１）内の半導体スイッチ（１１２）、たとえば、ＭＯＦＥＴのゲート、コレクターおよびエミッターに連結され、前記制御インバータ（１４０）が提供する制御シグナルＳ１４０を、制御ループ（１５０）および制御巻線（ＣＷ１〜ＣＷ８）で構成する制御変圧器（１５１）を通して印加し、それから半導体スイッチ（１１２）を駆動させるために、ゲートシグナルと駆動電圧を同時に出力するように構成される。
即ち、パワースイッチドライバ（１１６）は、２次側制御巻線（ＣＷ１〜ＣＷ８）を通して制御変圧器（１５１）の１次側巻線、即ち、単一ターンの制御ループ（１５０）から制御インバータ（１４０）の制御シグナルＳ１４０（これは半導体スイッチ（１１２）を駆動させるためのゲート絶縁電源電圧のためにも提供される）が印加され、半導体スイッチ（１１２）に対してゲートシグナルとゲート電圧（駆動電圧）を同時に供給する。特に、パワースイッチドライバ（１１６）は、後述するように、制御変圧器（１５１）を通してパワースイッチドライバ（１１６）に印加される制御シグナル、即ち、半導体スイッチ（１１２）用のターンオン・シグナルおよびターンオフ・シグナルによってパルス幅が調節されるようにし、パワーステージ（１１０）内の複数の半導体スイッチ（１１２）が同時にオン／オフされるように構成されている。
【００３１】
前記パワースイッチドライバ（ゲート駆動回路）（１１６）の回路構成および原理については、図５（Ａ）、（Ｂ）に図示した通り、各パワーセル（１１１）のパワースイッチドライバ（１１６）は、１次側が単一ターンの制御ループ１５０で構成された制御変圧器（１５１）を通して制御インバータ（１４０）から提供される制御シグナルＳ１４０（絶縁されたゲート電圧）が印加されるようになっており、このような制御シグナルＳ１４０が印加されると半導体スイッチ（１１２）を駆動するためのゲートシグナルと駆動電圧（ゲート電圧）を同時に出力するように構成されている。
【００３２】
図５（Ａ）に図解したパワースイッチドライバ（１１６）は、下記の要素を含む。
（ａ）前記制御変圧器（制御ループ）（１５１）を通して制御インバータ（１４０）から提供されるターンオン・シグナルとターンオフ・シグナルにより充電され、充電された電圧を前記半導体スイッチ（１１２）のコレクターに駆動電圧として提供するコンデンサ（Ｃ１）。
（ｂ）前記半導体スイッチ（１１２）のゲートに連結され、制御変圧器（１５１）を通して印加される制御インバータ（１４０）のターンオン・シグナルＳ１４０によりオンとなり、前記半導体スイッチ（１１２）をオンにさせるためのゲートシグナルを印加させるスイッチング素子（Ｑ３）。
（ｃ）前記コンデンサ（Ｃ１）とスイッチング素子（Ｑ１）の間、前記スイッチング素子（Ｑ３）と半導体スイッチ（１１２）のゲートとコレクターおよびエミッターに連結される連結端の間に各々構成され、制御ループ（１５０）を通して半導体スイッチにターンオン・シグナルが印加される際、前記スイッチング素子（Ｑ３）をオンにすると同時に前記コンデンサ（Ｃ１）に充電された電圧が前記半導体スイッチ（１１２）のコレクターに印加されるようにし、前記制御ループ（１５０）を通して、その後、半導体スイッチにターンオフ・シグナルが印加される時や、半導体スイッチ（１１２）の両端にショートが発生した際、オン状態に維持されるスイッチング素子（Ｑ３）をオフにさせ、半導体スイッチ（１１２）がオフになるようにする多数個のダイオード（Ｄ１〜Ｄ９）、そして多数個のスイッチング素子（Ｑ１，Ｑ２，Ｑ４，Ｑ５）および多数個の抵抗（Ｒ１〜Ｒ８）。
【００３３】
図示したゲート駆動回路（パワースイッチドライバ（１１６）は、制御インバータ（１４０）が提供する制御シグナルＳ１４０、即ち、正の極性を有するターンオン・シグナルと負の極性を有するターンオフ・シグナルにより駆動され、このようなターンオン・シグナルとターンオフ・シグナルは制御変圧器（１５１）を通してパワースイッチドライバ（１１６）に印加される。
本発明の実施の形態のゲート駆動回路（パワースイッチドライバ（１１６）から制御変圧器（１５１）を通して印加される各々のシグナルは、印加と同時にダイオード（Ｄ４）を通して半導体スイッチ（１１２）の駆動電圧を供給するためのコンデンサ（Ｃ１）で充電され、結局、コンデンサ（Ｃ１）が絶縁された電源の役割を行うようになる。
このように図５（Ａ）に図示されたゲート駆動回路（パワースイッチドライバ（１１６）は、制御変圧器（１５１）を通して印加される制御シグナルＳ１４０により駆動電源の電圧がコンデンサ（Ｃ１）に充電されるように構成されている。
【００３４】
各動作周期は図５（Ｂ）に表した通り、コンデンサ（Ｃ１）を前もって充電させるために印加されるターンオフ・シグナルと共に動作周期が始まる。そして、Ｔｄの遅延時間（たとえば、１００μｓ）の遅延後にターンオン・シグナルが印加されると半導体スイッチ（１１２）に連結されたスイッチング素子（Ｑ３）がオンとなり、その結果、半導体スイッチ（１１２）のゲートに正の電圧が印加されると同時に、コンデンサ（Ｃ１）に充電された駆動電圧が半導体スイッチ（１１２）のコレクターに印加されながら半導体スイッチ（１１２）がオンとなる。
【００３５】
このように半導体スイッチ（１１２）がオンになった後には、ターンオン・シグナルが消滅しても、次のターンオフ・シグナルが印加されるまでスイッチング素子（Ｑ３）はオン状態が維持され続ける。これは、スイッチング素子（Ｑ３）がターンオンとなり、ゲート電圧を半導体スイッチ（１１２）に供給した後からは、半導体スイッチ（１１２）がターンオンされるに従ってその後のスイッチング素子（Ｑ３）のゲート端が抵抗（Ｒ５）とダイオード（Ｄ１）と半導体スイッチ（１１２）を通してＧＮＤ（大地）に連結され、オン状態を維持し続けるためである。
【００３６】
そして、ターンオン・シグナルの印加後、Ｔｗの待機時間が遅延した後にターンオフ・シグナルが印加されると、ゲート駆動回路（パワースイッチドライバ（１１６））の動作が非活性化され、この時、半導体スイッチ（１１２）もまたオフになる。
結局、ターンオン・シグナルが印加された時、半導体スイッチ（１１２）がオンになり、ターンオフ・シグナルが印加された時、半導体スイッチ（１１２）がオフになるため、ターンオン・シグナルとターンオフ・シグナルの制御により半導体スイッチ（１１２）のオン／オフ時点を自由に制御することができる。
これにより、パルス反復率を自由に調節することができることはもちろん、半導体スイッチ（１１２）のオン時間を制御してパルス幅（ターンオン・シグナルが印加されてターンオフ・シグナルが印加されるまでのパルス幅の維持）を自由に調節することができるようになる。
【００３７】
また、本発明の実施の形態のゲート駆動回路（パワースイッチドライバ（１１６））では、ショートまたはアーク発生時に半導体スイッチ（１１２）のコレクターとエミッター間に流れる電流の増加に従って電圧が上昇すると、自由にゲート回路が遮断され、スイッチがオープンされるようにして素子を保護するように構成される。
このように、一度ターンオンになるとターンオン状態を維持し、後にアークが発生した場合すぐに感知が可能となるためアークが発生した場合、パルス電源装置（１００）の信頼性を保証するようになる。
【００３８】
半導体スイッチ（１１２）がターンオンとなると同時に、半導体スイッチ（１１２）はターンオン・シグナルが消滅してもターンオン状態を維持しつづける。この後、ターンオフ・シグナルがパワースイッチドライバー（１１６）の動作を非活性化させ、この時半導体スイッチ（１１２）もまたオフとなる。
【００３９】
添付した図６〜図８は、ゲート駆動回路（パワースイッチドライバ（１１６））の動作原理をもう少し詳しく説明するための図である。
これの図を参照して、先に説明したゲート駆動回路（パワースイッチドライバ（１１６））の動作状態を各動作モード別にもう少し詳しく説明する。
【００４０】
プリチャージモード
図５に表した通り、制御ループ（１５０）を通して供給される正負の双極性を有するターンオンパルスとターンオフパルスは、各々ゲート電圧として使用されるコンデンサＣ１の両端の電圧を充電し、安全な動作のために半導体スイッチ（１１２、Ｓｗ）をオフ状態に維持しながらゲート電圧に当たるコンデンサＣ１の電圧のみを充電するためにターンオフパルスを連続的に印加するプリチャージ・ルーチン（ｒｏｕｔｉｎｅ）を行う。この時の電流の流れは図８に表した通りである。
【００４１】
ターンオンパルス印加モード
コンデンサＣ１が満充電された状態でターンオンパルスが印加されると、図６に表した通り、制御変圧器（１５１）の下端に“＋”極性のパルスが印加され、ダイオードＤ４を通してコンデンサＣ１が充電されると、制御ダイオードＤ７が導通してスイッチング素子Ｑ４がオンとなる。前記スイッチング素子Ｑ４がオンになるに従ってコンデンサＣ１の電圧が抵抗Ｒ４とダイオードＤ６を通してＧＮＤに電流を供給するようになる。これによって抵抗Ｒ４両端の電圧によりスイッチング素子Ｑ３がオンとなり、同様に、コンデンサＣ１に充電されたゲート電圧がスイッチング素子Ｑ３と抵抗Ｒ６およびＲ８を通してＧＮＤに流れるようになる。最終的に抵抗Ｒ８両端の電圧が半導体スイッチ（１１２、Ｓｗ）をオンにさせ、半導体スイッチ（１１２、Ｓｗ）はターンオン状態となる。
【００４２】
ターンオン維持モード
一旦、スイッチング素子Ｑ３が導通され半導体スイッチ（１１２、Ｓｗ）がオン状態となると、半導体スイッチ（１１２、Ｓｗ）のエミッタ、コレクタ間の導電抵抗は非常に小さい値となり、ターンオンパルスが消えてもゲート電圧は、図７に表した通り、抵抗Ｒ４、Ｒ５、ダイオードＤ１、そして半導体スイッチ（１１２、Ｓｗ）を通してＧＮＤへの経路が形成されるため、スイッチング素子Ｑ３は導通状態を維持し続けるようになる。これによって半導体スイッチ（１１２、Ｓｗ）も抵抗Ｒ８両端の電圧によりターンオフパルスが印加されるまでオン状態に維持される。
【００４３】
万一、この時、負荷端にアークが発生して半導体スイッチ（１１２、Ｓｗ）にショート電流が流れるようになると、半導体スイッチ（１１２、Ｓｗ）の内部抵抗が低い値としても高いショート電流に半導体スイッチ（１１２、Ｓｗ）両端の電圧降下が増加し、これによりダイオードＤ１が逆バイアスされ、スイッチング素子Ｑ３がターンオフされる。結果的に半導体スイッチ（１１２、Ｓｗ）素子がターンオフされながらショート電流から半導体スイッチ（１１２、Ｓｗ）素子を保護するようになる。
【００４４】
ターンオフモード
ターンオン維持期間中、ターンオフパルスが印加されると、制御変圧器（１５１）の２次側上段に正極のパルスが印加され、このパルスはコンデンサＣ１で充電される一方、ダイオードＤ５と抵抗Ｒ１を通してＧＮＤに電流を流し、スイッチング素子Ｑ２をターンオンさせる。これによってスイッチング素子Ｑ１とＱ５が順次にターンオンされ、半導体スイッチ（１１２、Ｓｗ）のゲート端をＧＮＤ（大地電位）でフルダウンさせる。これにより半導体スイッチ（１１２、Ｓｗ）がターンオフされてスイッチング素子Ｑ３もターンオフされ、次のターンオンパルス印加時まで半導体スイッチ（１１２、Ｓｗ）はオフ状態を維持するようになる。
【００４５】
このようにして、前記のようなゲート駆動回路（パワースイッチドライバ（１１６））によると、半導体スイッチ（１１２、Ｓｗ）のターンオンパルスとターンオフパルス間の印加時間を調節することができ、自由にパルス幅の調節が可能となる。
【００４６】
以上、パワーセル（１１１）の各構成要素について詳述したが、図３の例は６０ｋＶのパルス出力のために８個のパワーセル（１１１）が直列に連結され、一つのパワーステージ（１１０）を構成し、このようなパワーステージ（１１０）９個が直列に連結されて構成された例である。
このような例から半導体スイッチ（１１２）に１２００Ｖ／２００Ａの高速ＩＧＢＴを７２個（８個のパワーセルで構成されたパワーステージが９個であるため）使用し、一つのパワーステージが全体で８個のパワーセル（１１１）に６．４ｋＶ、２００Ａの出力を出すように設計された。
結局、各パワーステージ（１１０）内の半導体スイッチ（１１２）、たとえば、ＩＧＢＴが同時にオンとなる時、パワーステージ（１１０）から出力される電圧６．８ｋＶが９個のパワーステージ（１１０）で全て直列に加えられ、最終出力端にパルス電圧６０ｋＶが出力される。
もちろん、パワーステージ（１１０）の個数およびパワーステージ（１１０）を構成するパワーセル（１１１）の個数は必要に応じて適切に設計、変更することができる。
【００４７】
一方、パワーステージ（１１０）内のパワーセル（１１１）は、パワーインバータ（１２０）に連結されたパワーループ（１３０）を通して充電コンデンサ（１１３）を充電のために電圧の供給を受け、これと同時に、制御インバータ（１４０）に連結された制御ループ（１５０）を通して制御シグナルＳ１４０を受ける。
複数のパワーステージ（１１０）間に、そしてパワーステージ（１１０）を構成する複数のパワーセル（１１１）間において、これらの回路構成は、パワーループ（１３０）と制御ループ（１５０）を通して供給される電圧に対しては並列に配置される。
即ち、図３を参照にすると、装置（１００）内の全体のパワーステージ（１１０）のパワーセル（１１１）が、パワーループ（１３０）と制御ループ（１５０）により並列に連結されていることが分かる。
【００４８】
各パワーステージ（１１０）は、パワーループ（１３０）と制御ループ（１５０）とで構成する変圧器（１３１，１５１）を有するが、各パワーステージ（１１０）内でパワーループ（１３０）の１次側巻線と、パワーセル（１１１）の整流ダイオード（１１５）に連結された２次側巻線（ＰＷ１〜ＰＷ８）がパワー変圧器（１３１）を構成し、制御ループの１次側巻線とパワーセル（１１１）のパワースイッチドライバー（１１６）に連結された巻線（ＣＷ１〜ＣＷ８）とが制御変圧器（１５１）を構成するようになる。
これによってパワーインバータ（１２０）が、パワーループ（１３０）を通して高電圧直流電圧を供給すると、パワー変圧器（１３１）を通して調整された電圧が各パワーセル（１１１）に提供されて充電コンデンサ（１１３）に充電され、制御インバータ（１４０）が制御ループ（１５０）を通して印加する制御シグナルＳ１４０は制御変圧器（１５１）を通してゲート駆動回路として構成されたパワースイッチドライバー（１１６）に印加され、半導体スイッチ（１１２）の駆動のためにゲートシグナルと駆動電圧が出力される。
【００４９】
本発明の実施の形態のパルス電源装置（１００）において充電コンデンサ（１１３）の充電と半導体スイッチ（１１２）の駆動のための電圧および制御シグナルを供給するパワーループ（１３０）と制御ループ（１５０）は、各変圧器（１３１，１５１）の１次側巻線に単一ターン（ｏｎｅ  ｔｕｒｎ）の巻線としてのループを用いており、これにより、全体サイズと重量が大きく減少させることができるようになる。
即ち、１次側として単一ターンで構成されたパワーループ（１３０）と制御ループ（１５０）が使用されるが、パワーループ（１３０）が各パワーステージ（１１０）内でこれを構成するパワーセル（１１１）の２次側巻線（パワーセルの整流ダイオード（１１５）に連結された巻線）（ＰＷ１〜ＰＷ８）に対して単一ターンの巻線（ループ）でパワー変圧器（１３１）を構成し、制御ループ（１５０）もやはり、各パワーステージ（１１０）内でパワーセルの２次側巻線（パワーセル（１１１）のパワースイッチドライバー（１１６）に連結された巻線）（ＣＷ１〜ＣＷ８）に対して単一ターンの巻線（ループ）で制御変圧器（１５１）を構成する。
【００５０】
前記パワーループ（１３０）は、内巻線と充分な絶縁距離を有する高圧ケーブル（約２．６μＨインダクタンス）が使用されるが、１５０ｋＶの絶縁を保証することができる絶縁ケーブルが使用される。
２次側巻線（ＰＷ１〜ＰＷ８）の巻回数は、パワーループ（１３０）を通して供給されるパワーインバータ（１２０）のインピーダンスに整合させると同時に、変圧器のコア（磁心）飽和（ｃｏｒｅ  ｓａｔｕｒａｔｉｏｎ）を防止するために適切に選択することができる。
【００５１】
前記制御ループ（１５０）も、高圧絶縁ケーブル（約４μＨ）で構成され、２次側制御巻線（ＣＷ１〜ＣＷ８）が巻かれた制御変圧器（１５１）のコア中心を貫通する形態で単一ターンの巻線（ループ）で１次側が構成され、直径はパワーループ（１３０）に比べて小さい。
【００５２】
図３を参照すると、各パワーステージ（１１０）内で、１個のパワー変圧器（１３１）と２個の制御変圧器（１５１）が構成されているが、パワー変圧器（１３１）は漏れインダクタンスを等化（ｅｑｕａｌｉｚｉｎｇ）させるために図３の中央側のパワー巻線ＰＷ１〜ＰＷ８の分離された巻線を具備し、ここで分離された各巻線（ＰＷ１〜ＰＷ８）が各パワーセル（１１１）の整流ダイオード（１１５）に連結されていることがわかる。
各パワーステージ（１１０）において、パワー変圧器（１３１）には８個のパワーセル（１１１）が連結されており、パワー変圧器（１３１）を通して印加される電源が８個の充電コンデンサ（１１３）に充電されるようになっている。
また、各パワーステージ（１１０）内でパワーセル（１１１）内の半導体スイッチ（１１２）のゲート信号とゲート電圧を生成するために、図３における両側面側で、各々制御ループ（１５０）の単一ターンの１次側と分離された４個ずつの２次側巻線（ＣＷ１〜ＣＷ８）により２個の制御変圧器（１５１）が構成されているのが分かる。
ここで、分離された各巻線（ＣＷ１〜ＣＷ８）は、各パワーセル（１１１）のパワースイッチドライバー（１１６）に連結されている。
【００５３】
一方、パワーインバータ（１２０）は、直列共振型のインバータ方式を採用した高圧充電器として、交流電源から入力される交流電圧を直流電圧に変換し、それから前記パワーループ（１３０）を通して各パワーステージ（１１０）内のパワーセル（１１１）にコンデンサの充電電圧を供給する構成を有する回路である。
パワーセル（１１１）内の充電コンデンサ（１１３）は、パワーインバータ（１２０）の直流電圧をパワー変圧器（１３１）を通して供給され充電され、充電コンデンサ（１１３）に充電されるエネルギーは、パワーインバータ（１２０）の動作周波数の変化により制御される。
充電コンデンサ（１１３）の充電のための直列共振型インバータ（１２０）は、図３に表した通り、交流電源に連結されるフルブリッジインバータと共振コンデンサ（Ｃｒ）、共振インダクタ（Ｌｒ）、インバータコントローラ１２２（ｒｅｓｏｎａｎｔｐｏｗｅｒ  ｉｎｖｅｒｔｅｒ  ｃｏｎｔｒｏｌｌｅｒ）、ドライバ（Ｄｒ）に前記インバータコントローラにより駆動される４個のスイッチング素子（Ｑ１〜Ｑ４）およびダイオードを含んで構成される。
また、インバータコントローラ１２２は、動作時に各パワーセル（１１１）の充電コンデンサ（１１３）両端に連結された電圧センサーから電圧値のフィードバックを受けるようになっている。
このようなインバータは、一例として、共振周波数が１００ｋＨｚ、インバータ駆動周波数は最大５０ｋＨｚ、最大出力は１０ｋＷに設計することができる。
【００５４】
図４は直列共振型インバータによる充電電流の波形例を表した図であり、充電装置の動作時の実測電流波形を表したものである。
【００５５】
そして、制御インバータ（１４０）は、交流電源に入力される交流電圧を直流電圧に変換し、それからパワーセル（１１１）内の半導体スイッチ（１１２）のゲートシグナルおよびゲート電圧を発生させるための制御シグナルＳ１４０を制御ループ（１５０）を通して提供する構成部である。
制御インバータ（１４０）では、パワーループ（パワー変圧器）（１３０）を通してパワーセル（１１１）内のパワースイッチドライバ（１１６）に、図５（Ｂ）の‘Ａ’として表したようなターンオン・シグナルと、ターンオフ・シグナルを繰り返し提供する。
制御インバータ（１４０）は、パワーインバータ（１２０）と類似した構成となっているが、図３に表したように、交流電源に連結されるフルブリッジインバータとして、タイミング制御装置（Ｔｉｍｉｎｇ  ｃｏｎｔｒｏｌｌｅｒ）と、ターンオン・シグナルとターンオフ・シグナルが生成されるように４個のドライバ（Ｄｒ）を媒介に前記タイミング制御装置により駆動される４個のスイッチング素子（Ｑ１〜Ｑ４）と、４個のダイオードを含んで構成される。
ここで、前記タイミング制御装置１４２の駆動制御の下に、制御インバータ（１４０）で制御シグナルＳ１４０を発生する。
前記タイミング制御装置１４２には、パルス電源装置（１００）のアース端に設置された電流センサー（ｆａｕｌｔ  ｓｅｎｓｏｒ）１１９が連結され、この電流センサー１１９からタイミング制御装置１４２が電流シグナルＳ１１９を入力されるようにされており、過剰電流発生時にタイミング制御装置１４２が電流センサー１１９の電流シグナルＳ１１９から過剰電流の発生を判断して、動作を中止するように構成されている。
【００５６】
添付した図９は、制御インバータ（１４０）により調節されるゲートパルスのタイミング図である。図９を参照すると、制御ループ（１５０）を通した電流の流れは三角形の形を形成することが分かる。正のターンオンパルスは半導体スイッチ（１１２）のゲートパルスの立ち上がりエッジ（ｒｉｓｉｎｇ  ｅｄｇｅ）を決定し、負のターンオフパルスは半導体スイッチ（１１２）のゲートパルスの立ち下がりエッジ（ｆａｌｌｉｎｇ  ｅｄｇｅ）を決定する。
【００５７】
添付した図１０は、半導体スイッチ（１１２）の制御パルスとゲートシグナルのシミュレーションの結果（ａ）と実験結果（ｂ）とを示す図である。制御変圧器（１５１）を通して伝達される正極のターンオンパルスとターンオフパルス、および、それにより生成される半導体スイッチ（１１２）のゲートパルスの実験波形である。
図１０に見られるように、正極の電流パルスは対称的であり、パワースイッチドライバー（１１６）に同一なエネルギーを供給するということが分かる。
ターンオンパルスとターンオフパルス間の印加時間を調節すると、自由にパルス幅の調節が可能になる。
【００５８】
一方、図１１は本発明の実施の形態のパルス電源装置において、各パワーステージ段内の構成部の配置構造を表した平面図であり、図１２は図１１に図示された平面配置構造のパワーステージが多段に積層配置されて構成された本発明の実施の形態のパルス電源装置を表した図面である。
【００５９】
本発明の実施の形態によるパルス電源装置（１００）では、パワーループ（１３０）と制御ループ（１５０）の干渉を最小化させながら装置の全体のサイズを最小化させることができるスタッキング構造および配置構造が適用される。
まず、図示された通り、パワーループ（１３０）と制御ループ（１５０）は装置の中央上段部で、ループ間のノイズ発生問題を解決するために９０°の角度で交差されるように配置される。かりにパワーループ（１３０）と制御ループ（１５０）が並置されると、パワーループ（１３０）に電源が供給される際、制御ループ（１５０）に電流が誘起されながら装置内の半導体スイッチ（１１２）がゲートシグナルがなくとも自動でトリガーされるという問題が発生することがある。従って、ノイズを最小化し磁束に関する問題が解決されるように、パワーループ（１３０）と制御ループ（１５０）は９０°交差させて配置しなければならない。
また、図１２に表した通り、パワーループ（１３０）と制御ループ（１５０）は各々装置の上側、より明確には最上段のパワーステージ（１１０）の上側でＵ字形態にベンディングした（曲げた）後、その下の二部分が装置の上下方向に挿入された形態で配置され、この時制御ループ（１５０）はパワーループ（１３０）に比べ、並置された二部分間の距離が相対的に遠く離れるように設置される。
【００６０】
また、本発明の実施の形態ではパルス電源装置（１００）のサイズを最小化するために、各パワーステージ（１１０）段でその構成部の配置状態を最適化する。
後述する本発明の実施の形態の配置状態の最適化により本発明の発明者は６０ｋＶ構成の場合、図３の構成を有する、サイズが１．１ｍ×０．６ｍ×０．５ｍのパルス電源装置（１００）を実際に製作することができた（図１２参照）。
まず、互いに直列に連結された複数個のパワーステージ（１１０）が上下に積層されながら多段で設置される。図１２を参照すると、各々同一な構成で、上下段が互いに直列に連結された９段のパワーステージ（１１０）が上下に積層、配置される。
【００６１】
そして、本発明の実施の形態では大きさを最小化し、半導体スイッチ（１１２）の発熱問題を効果的に解決するために、各段のパワーステージ（１１０）でその構成部を平面上の四角空間内に配置するが、構成部の平面配置構造を図１１に表した通り最適化する。
まず、各パワーステージ（１１０）段でパワーセル内に含まれた同数の半導体スイッチ（ＩＧＢＴ）を各々分け、収容している複数個の半導体スイッチモジュール（ＩＧＢＴモジュール）（８個のパワーセルの場合、半導体スイッチ２個ずつを収容して４個の半導体スイッチモジュールが設置される）（１１７）をコーナー付近の外郭に位置されるように前後（図面上では上下）および左右（図面上では左右）に所定の間隔を置いて分散配置する（４個の半導体スイッチモジュールが前後および左右に４箇所に分散配置される）。
そして、各パワーステージ（１１０）段で各々パワーセルのコンデンサおよび整流ダイオードを収容している複数個のストーレジコンデンサ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）（１１８）を半導体スイッチモジュール（１１７）間の空間の外郭側に配置する。図面上には左側と右側に各々４個ずつのストーレジコンデンサ（１１８）が配置されている（各パワーステージが８個のパワーセルで構成された場合）。
【００６２】
また、中央部にはパワーループ（１３０）および制御ループ（１５０）と巻線とで構成するパワー変圧器（１３１）と制御変圧器（１５１）を配置する。
この時、各パワーステージ（１１０）段に構成された１個のパワー変圧器（１３１）は、パワーループ（１３０）とストーレジコンデンサ（１１８）の整流ダイオード（１１５）に連結された巻線（ＰＷ１〜ＰＷ８）で構成して正中央に配置し、その両側には各パワーステージ（１１０）段に２個ずつ構成された制御変圧器（１５１）を制御ループ（１５０）とパワースイッチドライブに連結された巻線（ＣＷ１〜ＣＷ８）で構成して配置させる。
このように１個のパワー変圧器（１３１）は中央に、２個の制御変圧器（１５１）は距離を置いてその両側に配置される。
【００６３】
そして、パワースイッチドライバー（１１６）を半導体スイッチモジュール（１１７）間の空間の外郭側に図面上の上下４個ずつに分けて配置する。
このように収納コンデンサ（１１８）を図面上の左右に同数に分けて分散配置する場合に、前記パワースイッチドライバー（１１６）は図面上の上下に同数に分けて分散配置することが好ましい。
【００６４】
例えば、各パワーステージ（１１０）段で各々ゲート駆動回路が構成された複数個のパワースイッチドライバー（１１６）は、平面上の四角空間内で左右（図面上の左右）に配置された半導体スイッチモジュール（１１７）間の空間に、前記パワー変圧器（１３１）と制御変圧器（１５１）の外郭側に設置し、各々パワーセルのコンデンサおよび整流ダイオードを含む複数個の収納コンデンサ（１１８）が平面上の四角空間内で前後に配置された前記半導体スイッチモジュール（１１７）間の空間に、前記パワー変圧器（１３１）と制御変圧器（１５１）の外郭側に設置される。
【００６５】
これと合わせて、発熱素子である半導体スイッチ（１１２）の放熱問題を解決するために、半導体スイッチモジュール（１１７）の外側面に接触されるように放熱板（１１９）を設置する。この放熱板（１１９）は基本的に半導体スイッチモジュール（１１７）の熱の伝達を受け外部に放出する。好ましくは、放熱板（１１９）を各パワーステージ（１１０）段の外郭に配置し、放熱以外に遮蔽板およびケーシングの役割を共に行うようにする。
【００６６】
本発明の好ましい実施の形態として、放熱板（１１９）は、「鉤字型」の構造で製作される。そして、半導体スイッチモジュール（１１７）に接触されるように、放熱板（１１９）は、各パワーステージ（１１０）段の外郭に固定、設置され、遮蔽板およびケーシングの役割を行うように４個の放熱板（１１９）を各パワーステージ段のコーナー部分を含む外郭部分全体を囲むように配置して固定する。
前記放熱板（１１９）は放熱特性が優れたアルミニウムを材質として使用して製作することが好ましい。
【００６７】
次に、本発明の実施の形態のパルス電源装置（１００）には複数個の充電コンデンサ（１１３）が直列に連結されて設置されている。それらの充電コンデンサ（１１３）には、パワーインバータ（１２０）からパワーループ（１３０）を通して電流が流れた後、各パワーセル（１１１）内の充電コンデンサ（１１３）が充電される過程で、同一時間電圧を印加しても充電コンデンサ（１１３）ごとに充電される電圧に大きな差が生じるという問題がある。
例えば、８５０Ｖまで充電される充電コンデンサ（１１３）ならば一部は７５０Ｖ、一部は９００Ｖまで、装置内の充電コンデンサ（１１３）ごとに充電電圧に大きな差が発生する。特に、パワーステージ（１１０）間の充電コンデンサ（１１３）の充電電圧に差がある場合、更に大きな問題となる。
このような充電コンデンサ（１１３）素子の充電電圧の差は、電流がパワーループ（１３０）に沿って流れる間、パワーステージ（１１０）の変圧器から発生する漏れインダクタンスが主な原因である。
【００６８】
このような問題点を解決し充電電圧の差を補償するために、本発明の実施の形態では、図１３において、下段のパワーステージ（１１０）のパワー変圧器（１３１）間に連結される補償巻線（１３２）を減極性となるように挿入して設置する。即ち、上、下に位置したパワー変圧器（１３１）間に補償巻線（１３２）を互いに減極性となるように巻く。
【００６９】
添付した図１３は本発明の実施の形態のパルス電源装置で補償巻線が設置された状態を図示した図である。各パワーループ（１３０）が構成するパワー変圧器（１３１）に補償巻線（１３２）を減極性の形態で挿入する。この時、補償巻線（１３２）は発生する上、下変圧器（１３１）間の磁束が、別途の補償制御なしに平衡状態を維持することができ、別途の制御回路なしに、自動的に調節できる。
補償巻線（１３２）が設置される場合、磁束が大きい方から磁束が小さい方へ電流が流れながら磁束が平衡状態となる。このように磁束を補償する方式により変圧器から発生した漏れインダクタンスによる複数の充電コンデンサ（１１３）間の充電電圧差の問題を簡単に解決することができる。
【００７０】
本発明の発明者は図示した通り、補償巻線（１３２）を各パワー変圧器（１３１）で巻線数３回にして設置する場合、ＤＣ電圧不平衡を５％に維持することができることを確認した。
万一、補償巻線（１３２）を使用しない場合には、各パワーステージ（１１０）のパワーセル（１１１）内の電圧センサーが均等ではない電圧値を計測するためＤＣ電圧不平衡が２０〜３０％に増加する。
【００７１】
結局、本発明の実施の形態のパルス電源装置（１００）では補償巻線（１３２）を設置することで、複数個の充電コンデンサ（１１３）に充電される電圧を均等に自動的に調節することができる。
【００７２】
以下では本発明の実施の形態による半導体スイッチを利用したパルス電源装置で抵抗負荷を利用し、これをＰＳＩＩ（Ｐｌａｓｍａ  Ｓｏｕｒｃｅ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ）に適用して実験した結果を見る。
【００７３】
図１４は抵抗負荷による６０ｋＶを印加した実験の波形であり、高圧パルスの発生のために変圧器などのような回路を使用せずに小さいインダクタンスを有するため、立ち上がり時間は約３００ｎｓというかなり早い特性を有することが分かる。
【００７４】
図１５はアークが発生した場合、保護動作時の出力電圧および出力電流の波形と、一般正常動作時の出力電圧および出力電流の波形である。
本発明の実施の形態による半導体スイッチを利用したパルス電源装置がアーク発生時に優れた保護動作を示すことが分かる。
【００７５】
図１６はプラズマ発生条件での実験波形である。本発明の実施の形態による半導体スイッチを利用したパルス電源装置が非線形特性を有するプラズマ負荷に効果的に使用されることが分かる。
【００７６】
以上、本発明を好ましい実施の形態を参照して説明したが、本発明の範囲は典型的な好ましい実施の形態に限定されるわけではなく、本発明の要旨から離れない範囲内で様々な形態に改良、変更、代替または負荷をして実施することができることは当該技術分野において通常の知識を有したものならば容易に理解することができるものである。このような改良、変更、代替または負荷による実施が特許請求範囲のカテゴリーに属するものならばその技術思想もやはり本発明に属するものと見なければならない。
【００７７】
以上、説明した通り、本発明による半導体スイッチを利用したパルス電源装置によると、下記のような効果を得ることができる。
【００７８】
１）アーク発生などによる摩耗により寿命に制限のあったスパークギャップスイッチの代りに、寿命が永久的な半導体スイッチを直列に連結して使用するが、複数の半導体スイッチを同期して駆動する時に、全てを同期させることができない場合、半導体スイッチ素子が焼損するという問題を解決することで、使用される半導体スイッチ素子を含む、パルス電源装置の全体寿命を大きく向上させることができる。
【００７９】
２）ゲートシグナルとゲート電圧を同時に供給しながら、従来に比べて単純でありながらも信頼性の高いゲート駆動回路を提供し、これを使用する場合サイズの縮小および製作費用の節減などの効果が得られる。
【００８０】
３）特に、半導体スイッチの直列駆動による短所、即ち駆動電源の絶縁、上記同期化などの問題が解決され、アークおよびショート発生時に対応が可能な回路が具備され、素子の保護性能およびパルス電源装置の安定性が大きく向上する。
【００８１】
４）そして、前記ゲート駆動回路によると、最終出力される高電圧パルスの多様な制御が可能となる。制御インバータにより出力される制御シグナル、即ちターンオン・シグナルおよびターンオフ・シグナルを適切に制御する場合、パルス幅を自由に調節することができ、パルス反復率（パルス周波数）を制約なしに高めることができ、パルス幅を自由に調節することができる。そして、パルスの早い、立ち上がり／立ち下がり時間を具現することができ、速応性およびパルスの形態（短形波、ｒｅｃｔａｎｇｕｌａｒ）に対する多様な制御が可能となる。
【００８２】
５）パワーループと制御ループの干渉を最小化させるスタッキング構造および配置など各構成部の配置構造を最適化し、全体のサイズを大幅に縮小することができ、結局小型化および軽量化、製作費用の節減が可能となる高効率のパルス電源装置を提供することができるようになる。
【００８３】
６）前記した配置構造の最適化とあわせて、発熱素子（ＩＧＢＴ）の放熱に効果的な対応が可能な最適の冷却構造を採用することで、パルス電源装置の安定性を更に補償することができるようになる。
【００８４】
７）上、下端のパワーステージのパワー変圧器間に補償巻線を挿入する簡単な方法で、別途の補償制御なしにコンデンサの充電電圧の不均衡問題を解決することができる。
【００８５】
８）このような本発明のパルス電源装置は各種試験装置および電子ビーム装置、ＰＳＩＩ、殺菌および環境分野などでパルス電源装置の幅広い適用が可能である。
【図面の簡単な説明】
【００８６】
【図１】従来のスパークギャップを利用したマルクスパルス発生器を図示した構成図。
【図２】変圧器と半導体素子を使用する従来の電源発生装置を図示した構成図。
【図３】本発明の実施の形態による半導体を利用したパルス電源装置の構成を図示した構成図。
【図４】本発明の実施の形態で直列共振型インバータによる充電電流の波形を表した図面。
【図５】本発明の実施の形態によるゲート駆動回路を図示した構成図。
【図６】本発明の実施の形態によるゲート駆動回路の各動作モードを説明するための図面。
【図７】本発明の実施の形態によるゲート駆動回路の各動作モードを説明するための図面。
【図８】本発明の実施の形態によるゲート駆動回路の各動作モードを説明するための図面。
【図９】本発明の実施の形態で制御インバータにより調節されるゲートパルスのタイミング図。
【図１０】半導体スイッチの制御パルスとゲートシグナルのシミュレーション結果（ａ）と実験結果（ｂ）の波形を表した図面。
【図１１】本発明の実施の形態のパルス電源装置において、各パワーステージ段内の構成部の配置構造を表した平面図。
【図１２】図１１に図示した平面配置構造のパワーステージが多段に積層されて構成された本発明のパルス電源装置を表した図面。
【図１３】本発明の実施の形態のパルス電源装置において、補償巻線が設置された状態を図示した図面。
【図１４】抵抗負荷による６０ｋＶ印加実験の波形を表した図面。
【図１５】アークが発生した場合、保護動作時の出力電圧および出力電流の波形と、一般正常動作時の出力電圧および出力電流の波形を表した図面。
【図１６】プラズマ発生条件での実験波形を表した図面。
【符号の説明】
【００８７】
１００  パルス電源装置              １１０  パワーステージ
１１１  パワーセル                  １１２  半導体スイッチ
１１３  充電コンデンサ              １１６  パワースイッチドライバー
１１７  半導体スイッチモジュール    １１８  ストーレジコンデンサ
１１９  放熱板                      １２０  パワーインバータ
１３０  パワーループ                １３１  パワー変圧器
１３２  補償巻線                    １４０  制御インバータ
１５０  制御ループ                  １５１  制御変圧器
【図１】
0004594918.tif 000002
【図２】
0004594918.tif 000003
【図３】
0004594918.tif 000004
【図４】
0004594918.tif 000005
【図５】
0004594918.tif 000006
【図６】
0004594918.tif 000007
【図７】
0004594918.tif 000008
【図８】
0004594918.tif 000009
【図９】
0004594918.tif 000010
【図１０】
0004594918.tif 000011
【図１１】
0004594918.tif 000012
【図１３】
0004594918.tif 000013
【図１４】
0004594918.tif 000014
【図１５】
0004594918.tif 000015
【図１６】
0004594918.tif 000016
【図１２】
0004594918.tif 000017