(57)【特許請求の範囲】
【請求項１】
スイッチング素子と、発振回路と、前記発振回路の発振周期の応じたスイッチング周期で前記スイッチング素子のスイッチング駆動を行うドライブ回路とを備え、少なくとも前記発振回路及び前記ドライブ回路が集積回路内に設けられているスイッチング電源回路において、
前記発振回路に外付けされる抵抗を１本備え、
前記発振回路が、前記抵抗１本に発振周波数調整用電圧を印加し、前記発振周波数調整用電圧の温度特性によって、前記発振回路から出力される信号のスレッシュレベルの温度特性を補正して、発振周波数の温度補償を行い、
前記抵抗の抵抗値と前記発振回路の発振周期とが線形関係にあり、
前記発振回路が、Ｎチャンネル型ＭＯＳＦＥＴを備え、前記Ｎチャンネル型ＭＯＳＦＥＴのドレイン・ソース間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まることを特徴とするスイッチング電源回路。
【請求項２】
前記発振回路が、リングオシレータと、前記抵抗を流れる電流と略同一値の電流で前記リングオシレータ内の容量を充電する定電流源とを備え、前記定電流源にトリミングが施される請求項１に記載のスイッチング電源回路。
【請求項３】
前記発振回路が、定電圧を前記発振周波数調整用電圧に変換する変換回路を備え、前記変換回路にトリミングが施される請求項１または請求項２に記載のスイッチング電源回路。
【請求項４】
少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路においてアナロググランドとパワーグランドをレイアウト上分け、前記スイッチング素子のグランドを前記パワーグランドとし、前記集積回路内の各制御部のグランドを前記アナロググランドとし、前記アナロググランドの端子と前記発振周波数調整用電圧を出力する端子とが隣接している請求項１〜３のいずれかに記載のスイッチング電源回路。
【請求項５】
請求項１〜４のいずれかに記載のスイッチング電源回路を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源からの入力電圧を昇圧または降圧して負荷へ供給するスイッチング電源回路に関するものである。
【背景技術】
【０００２】
近年、携帯電話機、ＰＤＡ(Personal Digital Assistants)、デジタルカメラ等の電子機器に搭載されている液晶表示装置（ＬＣＤ）の照明源（バックライトまたはフロントライト）のひとつとして、耐久性、発光効率、占有面積等の点で優れている白色発光ダイオードが用いられるようになってきている。この白色発光ダイオードは比較的高い順方向電圧が必要であることや、通常、照明源としては複数の白色発光ダイオードが用いられ、用いられる複数の白色発光ダイオードは各白色発光ダイオードの輝度を均一にするために直列接続されることなどから、このような照明源としての白色発光ダイオードの駆動には、携帯機器に内蔵されている電池からの直流電圧よりも高い直流電圧が必要となる。
【０００３】
また、携帯機器への映像配信等に伴い、ディジタルチューナを搭載する携帯機器が普及しつつあるが、その電圧源として３０Ｖ〜３４Ｖ程度必要であり、携帯機器に内蔵されている電池からの直流電圧よりも高い直流電圧が必要となる。
【０００４】
そこで、このような電池からの直流電圧よりも高い直流電圧を駆動する回路として、昇圧型スイッチング電源回路が用いられている。従来の昇圧型スイッチング電源回路の一構成例を図１８に示す。図１８に示すスイッチング電源回路は、入力コンデンサ２と、コイル３と、整流素子であるダイオード４と、出力コンデンサ５と、出力電流検出用抵抗Ｒ２と、１つのパッケージにＩＣ化されコイル３に対するエネルギーの蓄積／放出を切り換えて昇圧動作を行う昇圧チョッパレギュレータ１０とによって構成されている。図１８に示すスイッチング電源回路は、リチウムイオン電池等の直流電源１から供給される直流電圧を昇圧して負荷である６個の白色発光ダイオードＬＥＤ１〜ＬＥＤ６に供給し、６個の白色発光ダイオードＬＥＤ１〜ＬＥＤ６を駆動する。さらに、直流電源１とスイッチング電源回路との間には電源スイッチ（不図示）が設けられており、当該電源スイッチがオンのときは直流電源１からスイッチング電源回路へ直流電圧Ｖｉｎが供給され、当該電源スイッチがオフのときは直流電源１からスイッチング電源回路へ直流電圧Ｖｉｎが供給されない。
【０００５】
なお、従来の昇圧型スイッチング電源回路をディジタルチューナ用電源として使用する場合には、６個の白色発光ダイオードＬＥＤ１〜ＬＥＤ６及び出力電流検出用抵抗Ｒ２の代わりに出力電圧設定用抵抗Ｒ３及びＲ４を設け、図１９に示すような構成にすることで、出力電圧Ｖｏｕｔを出力電圧設定用抵抗Ｒ３及びＲ４により決定し、およそ３０Ｖ〜３４Ｖの出力電圧Ｖｏｕｔを出力する。また、出力電圧設定用抵抗Ｒ３及びＲ４の抵抗値を変更して出力電圧Ｖｏｕｔの設定を変更することで、ディジタルチューナ以外の装置にも電圧供給することが可能である。
【０００６】
直流電源１の負極端子はグランドに接続され、正極端子は入力コンデンサ２を介してグランドに接続されるとともにコイル３の一端に接続されている。そして、コイル３の他端はダイオード４のアノードに接続され、ダイオード４のカソードは出力コンデンサ５を介してグランドに接続されている。また、図１８に示す構成では、白色発光ダイオードＬＥＤ１〜ＬＥＤ６と出力電流検出用抵抗Ｒ２とが直列に接続された直列回路が出力コンデンサ５と並列に接続されており、図１９に示す構成では、出力電圧設定用抵抗Ｒ３と出力電圧設定用抵抗Ｒ４とが直列に接続された直列回路が出力コンデンサ５と並列に接続されている。
【０００７】
また、昇圧チョッパレギュレータ１０は、外部接続用の端子として電源端子ＴVIN、グランド電源端子ＴGND、出力電圧モニタ端子ＴVO、フィードバック端子ＴFB、スイッチ端子ＴVSW、及びコントロール端子ＴCTRLを備えている。そして、電源端子ＴVINは直流電源１の正極端子に接続され、グランド電源端子ＴGNDはグランドに接続される。これにより、昇圧チョッパレギュレータ１０は直流電源１をその動作電源として得ている。また、スイッチ端子ＴVSWはコイル３とダイオード４との接続点に接続され、出力電圧モニタ端子ＴVOはダイオード４のカソードに接続されている。フィードバック端子ＴFBは、図１８に示す構成では、白色発光ダイオードＬＥＤ１〜ＬＥＤ６と出力電流検出用抵抗Ｒ２との接続点に接続されており、図１９に示す構成では、出力電圧設定用抵抗Ｒ３と出力電圧設定用抵抗Ｒ４との接続点に接続されている。
【０００８】
続いて昇圧チョッパレギュレータ１０の内部構成について説明する。昇圧チョッパレギュレータ１０は、Ｎチャンネル型ＭＯＳＦＥＴ（以下、Ｎｃｈトランジスタという）１１及び１２と、ドライブ回路１３と、電流検出コンパレータ１４と、発振回路１５と、アンプ１６と、ＰＷＭコンパレータ１７と、エラーアンプ１８と、基準電源１９と、抵抗Ｒ５〜Ｒ７と、ソフトスタート回路２０と、ＯＮ／ＯＦＦ回路２１と、過熱保護回路２２と、過電圧保護回路２３と、定電圧回路２４と、スイッチ２５とを有している。
【０００９】
定電圧回路２４は、スイッチ２５がオンであるときに、電源端子ＴVINからの直流電圧Ｖｉｎを所定値の電圧に変換し、その所定値の電圧をＰＷＭコンパレータ１７及びエラーアンプ１８に駆動電圧として供給する。また、スイッチ２５がオンであるとき、直流電圧Ｖｉｎが昇圧チョッパレギュレータ１０内の他の回路それぞれに駆動電圧として供給される。
【００１０】
電源端子ＴVINと定電圧回路２４の入力側との間に設けられるスイッチ２５は、制御端子にＨｉｇｈレベルの信号が供給されるとオンになり、制御端子にＬｏｗレベルの信号が供給されるとオフになるスイッチであり、スイッチ２５の制御端子にはコントロール端子ＴCTRLが外部から入力した外部信号が供給される。したがって、当該外部信号がＬｏｗレベルのときは昇圧チョッパレギュレータ１０内の各回路に電力が供給されず消費電流がほぼ零（１ｎＡ程度）となり、低消費電力化を図ることができる。
【００１１】
Ｎｃｈトランジスタ１１のドレインとＮｃｈトランジスタ１２のドレインはともにスイッチ端子ＴVSWに接続され、Ｎｃｈトランジスタ１１のゲートとＮｃｈトランジスタ１２のゲートはともにドライブ回路１３に接続されている。そして、Ｎｃｈトランジスタ１２のソースはグランドに接続され、Ｎｃｈトランジスタ１１のソースは抵抗Ｒ５を介してグランドに接続されている。これにより、Ｎｃｈトランジスタ１１のドレイン電流とＮｃｈトランジスタ１２のドレイン電流との比は、Ｎｃｈトランジスタ１１のゲート幅／ゲート長とＮｃｈトランジスタ１２のゲート幅／ゲート長との比と等しくなる。
【００１２】
そして、抵抗Ｒ５の両端は電流検出コンパレータ１４の２つの入力端子にそれぞれ接続され、電流検出コンパレータ１４の出力と発振回路１５の一方の出力とがアンプ１６で加算されてＰＷＭコンパレータ１７の反転入力端子に供給される。また、ＰＷＭコンパレータ１７の出力と、発振回路１５の他方の出力とがドライブ回路１３にそれぞれ供給される。
【００１３】
また、ＰＷＭコンパレータ１７の非反転入力端子にはエラーアンプ１８の出力が供給され、エラーアンプ１８の非反転入力端子はフィードバック端子ＴFBに接続されている。また、エラーアンプ１８の反転入力端子は抵抗Ｒ６の一端及び抵抗Ｒ７の一端に接続され、抵抗Ｒ７の他端はグランドに接続され、抵抗Ｒ６の他端は基準電源１９の正極端子に接続されている。そして、基準電源１９の負極端子はグランドに接続されている。
【００１４】
また、ソフトスタート回路２０の出力はＰＷＭコンパレータ１７の非反転入力端子とエラーアンプ１８の出力端子との接続点に供給され、ＯＮ／ＯＦＦ回路２１、過熱保護回路２２、及び過電圧保護回路２３の出力はドライブ回路１３にそれぞれ供給される。そして、ソフトスタート回路２０及びＯＮ／ＯＦＦ回路２１には、コントロール端子ＴCTRLが外部から入力した外部信号が供給される。さらに、過電圧保護回路２３には、出力電圧モニタ端子ＴVOを介して出力電圧Ｖｏｕｔが供給される。
【００１５】
次に、図１８又は図１９に示すスイッチング電源回路の動作について説明する。ドライブ回路１３がＮｃｈトランジスタ１２をオン／オフすることにより、直流電源１からの入力電圧Ｖｉｎを昇圧した出力電圧Ｖｏｕｔを出力コンデンサ５の両端に発生させる。即ち、ドライブ回路１３がＮｃｈトランジスタ１２のゲートに所定のゲート電圧を印加しＮｃｈトランジスタ１２がオンであるときには、直流電源１からの電流がコイル３に流れ、コイル３にエネルギーが蓄積される。そして、ドライブ回路１３がＮｃｈトランジスタ１２のゲートに所定のゲート電圧を印加せずＮｃｈトランジスタ１２がオフであるときには、蓄積されたエネルギーが放出されることによってコイル３に逆起電力が発生する。コイル３に発生した逆起電力は直流電源１の入力電圧Ｖｉｎに加算され、ダイオード４を介して出力コンデンサ５を充電する。そして、このような一連の動作を繰り返すことにより昇圧動作が行われ、出力コンデンサ５の両端に出力電圧Ｖｏｕｔが発生する。図１８に示す構成では、この出力電圧Ｖｏｕｔによって白色発光ダイオードＬＥＤ１〜ＬＥＤ６に出力電流Ｉｏｕｔが流れ、白色発光ダイオードＬＥＤ１〜ＬＥＤ６が発光する。また、図１９に示す構成では、出力電圧設定用抵抗Ｒ３及びＲ４の抵抗値に応じた値の出力電圧Ｖｏｕｔが出力される。
【００１６】
そして、図１８に示す構成では、出力電流Ｉｏｕｔの電流値に抵抗Ｒ２の抵抗値を乗じたフィードバック電圧Ｖｆｂがフィードバック端子ＦＢを介してエラーアンプ１８の一方の入力端子に供給され、図１９に示す構成では、出力電圧Ｖｏｕｔを出力電圧設定用抵抗Ｒ３及びＲ４で分圧した電圧であるフィードバック電圧Ｖｆｂがフィードバック端子ＦＢを介してエラーアンプ１８の非反転入力端子に供給される。フィードバック電圧Ｖｆｂは、エラーアンプ１８の反転入力端子に供給される基準電圧Ｖｒｅｆと比較される。これにより、エラーアンプ１８の出力にはフィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差に応じた電圧が現れ、この電圧がＰＷＭコンパレータ１７の非反転入力端子に供給される。尚、この基準電圧Ｖｒｅｆは基準電源１９の電圧を抵抗Ｒ６、Ｒ７で分圧した電圧である。
【００１７】
また、ＰＷＭコンパレータ１７の反転入力端子に入力される信号は、Ｎｃｈトランジスタ１１がオンすることによって抵抗Ｒ５を流れる電流に比例する信号と、発振回路１５から出力される鋸歯状波信号とをアンプ１６で加算し増幅した信号であり、この信号がＰＷＭコンパレータ１７によってエラーアンプ１８の出力電圧レベルと比較される。その結果、エラーアンプ１８の出力電圧レベルがアンプ１６の出力電圧信号レベルより高くなる期間では、ＰＷＭコンパレータ１７のＰＷＭ出力はＨｉｇｈレベルになり、エラーアンプ１８からの出力電圧レベルがアンプ１６の出力電圧信号レベルより低くなる期間では、ＰＷＭコンパレータ１７のＰＷＭ出力はＬｏｗレベルになる。
【００１８】
そして、ドライブ回路１３はＰＷＭコンパレータ１７のＰＷＭ出力を受けて、そのＰＷＭ出力に応じたデューティのパルス信号をＮｃｈトランジスタ１１及び１２のゲートに供給してＮｃｈトランジスタ１１及び１２をオン／オフする。即ち、ドライブ回路１３は、ＰＷＭコンパレータ１７のＰＷＭ出力がＨｉｇｈレベルのときであって、発振回路１５から出力される鋸歯状波信号の各サイクルが開始するときに、Ｎｃｈトランジスタ１１及び１２への所定のゲート電圧の供給を開始してＮｃｈトランジスタ１１及び１２をオンさせる。そして、ＰＷＭコンパレータ１７のＰＷＭ出力がＬｏｗレベルになったときにＮｃｈトランジスタ１１及び１２へのゲート電圧の供給を停止し、Ｎｃｈトランジスタ１１及び１２をオフさせる。
【００１９】
ドライブ回路１３がこのようなＮｃｈトランジスタ１１及び１２のオン／オフ制御即ちスイッチング制御動作を行うと、フィードバック電圧Ｖｆｂと基準電圧Ｖｒｅｆとが等しくなるように昇圧動作が行われることになる。これにより、図１８に示す構成では、出力電流Ｉｏｕｔが基準電圧Ｖｒｅｆ（＝フィードバック電圧Ｖｆｂ）を出力電流検出用抵抗Ｒ２の抵抗値で除した電流値に安定化され、図１９に示す構成では、出力電圧Ｖｏｕｔが出力電圧設定用抵抗Ｒ３及びＲ４の抵抗値に応じた値に安定化される。
【００２０】
また、ＰＷＭコンパレータ１７の反転入力端子に入力される信号には、抵抗Ｒ５を流れる電流に応じた信号、即ち、Ｎｃｈトランジスタ１１及び１２がオンすることによりコイル３を流れる電流に応じた信号が加算されていることから、コイル３に流れるピーク電流を制限している。
【００２１】
また、過電圧保護回路２３は、出力電圧Ｖｏｕｔが所定の過電圧保護電圧を超えたことを検知してドライブ回路１３のスイッチング制御動作を停止させる。これにより、図１８に示す構成では、前記所定の過電圧保護電圧を超える過電圧が負荷である白色発光ダイオードＬＥＤ１〜ＬＥＤ６や出力コンデンサ５に印加されることを防止することができ、図１９に示す構成では、アセンブリミスなどにより出力電圧が想定以上(出力電圧設定用抵抗Ｒ３及びＲ４による設定電圧以上)になることでＮｃｈトランジスタ１１及び１２が破壊されることを防止することができる。
【００２２】
また、過熱保護回路２２は、ドライブ回路１３のスイッチング制御動作に伴う、特に、Ｎｃｈトランジスタ１２周辺の過熱を検知してドライブ回路１３のスイッチング制御動作を停止させるので、昇圧チョッパレギュレータ１０の過熱による故障や破壊を防止することができる。
【００２３】
また、ＯＮ／ＯＦＦ回路２１は、コントロール端子ＴCTRLが外部から入力した外部信号に応じてドライブ回路１３のスイッチング制御動作を作動／停止させるものである。そして、ドライブ回路１３のスイッチング制御動作が作動すると、スイッチング電源回路の昇圧動作が作動し、ドライブ回路１３のスイッチング制御動作が停止すると、スイッチング電源回路の昇圧動作が停止する。例えば、当該外部信号がＨｉｇｈレベルのときにドライブ回路１３のスイッチング制御動作が作動し、当該外部信号がＬｏｗレベルのときにドライブ回路１３のスイッチング制御動作が停止するようにする。なお、当該外部信号のＨｉｇｈレベルとＬｏｗレベルとが逆であっても構わない。当該外部信号のＨｉｇｈレベルとＬｏｗレベルとを逆にする場合、スイッチ２５を、制御端子にＬｏｗレベルの信号が供給されるとオンになり、制御端子にＨｉｇｈレベルの信号が供給されるとオフになるスイッチにする。
【００２４】
また、ソフトスタート回路２０は、ドライブ回路１３のスイッチング制御動作開始時に、ドライブ回路１３の出力デューティを徐々に変化させることにより出力電圧Ｖｏｕｔを緩やかに上昇させるもの、換言すると所謂ソフトスタート動作を行うものである。出力電圧Ｖｏｕｔを緩やかに上昇させなければ、出力コンデンサ５が充電されていない場合に、充電のための過大な充電電流が直流電源１から流れることになり、直流電源１がリチウムイオン電池等の電池である場合、電池に負担がかかるとともに、電池電圧がこの過大な充電電流により低下し、電池が本来の終止電圧まで使用できなくなるという問題が発生する。
【特許文献１】特開２００５−１０２００７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
上述した図１８や図１９に示す従来の昇圧型スイッチング電源回路を携帯機器や液晶テレビやＤＶＤプレーヤー等の電子機器に使用する場合、図２０に示すようなＮｃｈトランジスタ１２及びコイル３によるノイズが電源ライン(入力電圧Ｖｉｎが供給されているライン)や出力電圧ライン(出力電圧Ｖｏｕｔが出力されているライン)に発生する。このノイズが電子機器内の他のＬＳＩを誤動作させる原因となるおそれがあった。
【００２６】
本発明は、上記の問題点に鑑み、発生ノイズの調整が容易なスイッチング電源回路及びそれを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００２７】
上記目的を達成するために本発明に係るスイッチング電源回路は、スイッチング素子と、発振回路と、前記発振回路の発振周期の応じたスイッチング周期で前記スイッチング素子のスイッチング駆動を行うドライブ回路とを備え、少なくとも前記発振回路及び前記ドライブ回路が集積回路内に設けられているスイッチング電源回路であって、前記発振回路に外付けされる抵抗を備え、前記発振回路が、前記抵抗に発振周波数調整用電圧を印加し、前記抵抗を流れる電流に応じて発振周期を可変し、前記抵抗の抵抗値と前記発振回路の発振周期とが線形関係にあるようにしている。
【００２８】
このような構成によると、前記抵抗の抵抗値とスイッチング周期とが線形関係にあるため、電子機器の設計者が前記抵抗一つの取替えで自由にスイッチング周期を変化させることができ、発生ノイズの調整が容易である。したがって、上記構成の本発明に係るスイッチング電源回路においては、スイッチング電源回路から発生するノイズを電子機器内の他のＬＳＩに悪影響を及ぼさないノイズのみにすることが容易になる。なお、電子機器の設計者が簡単に設計できるように、前記抵抗と前記発振回路の発振周期が比例関係であることが望ましい。
【００２９】
また、前記発振回路が、前記発振周波数調整用電圧の温度特性によって、前記発振回路から出力される信号のスレッシュレベルの温度特性を補正して、発振周波数の温度補償を行うようにしてもよい。例えば、前記発振回路が、ＮＰＮトランジスタを備え、前記ＮＰＮトランジスタのベース・エミッタ間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まるようにしてもよく、前記発振回路が、Ｎチャンネル型ＭＯＳＦＥＴを備え、前記Ｎチャンネル型ＭＯＳＦＥＴのドレイン・ソース間電圧の温度特性によって前記発振周波数調整用電圧の温度特性が定まるようにしてもよい。
【００３０】
これにより、スイッチング周波数の温度特性をフラットにすることができる。
【００３１】
また、前記発振回路が、リングオシレータと、前記抵抗を流れる電流と略同一値の電流で前記リングオシレータ内の容量を充電する定電流源とを備え、前記定電流源にトリミングが施されるようにしてもよい。
【００３２】
これにより、前記発振回路から出力される信号のスレッシュレベルのバラツキを抑えることができる。
【００３３】
また、前記発振回路が、定電圧を前記発振周波数調整用電圧に変換する変換回路を備え、前記変換回路にトリミングが施されるようにしてもよい。
【００３４】
これにより、前記発振周波数調整用電圧のバラツキを抑えることができる。
【００３５】
また、少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路においてアナロググランドとパワーグランドをレイアウト上分け、前記スイッチング素子のグランドを前記パワーグランドとし、前記集積回路内の各制御部のグランドを前記アナロググランドとし、前記アナロググランドの端子と前記発振周波数調整用電圧を出力する端子とが隣接するようにしてもよい。
【００３６】
これにより、少なくとも前記発振回路及び前記ドライブ回路が設けられる集積回路自身で発生したノイズによりスイッチング電源回路が誤動作してしまうことを防止することができる。
【００３７】
また、本発明に係る電子機器は、上記いずれかの構成のスイッチング電源回路を備える構成とする。前記スイッチング電源回路の電力供給先としては、例えば電子機器に搭載される液晶表示装置の照明源やデジタルチューナ等が挙げられる。
【発明の効果】
【００３８】
本発明によると、発生ノイズの調整が容易なスイッチング電源回路及びそれを用いた電子機器を実現することができる。
【発明を実施するための最良の形態】
【００３９】
本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチング電源回路の構成例を図１及び図２に示す。なお、図１及び図２において図１８及び図１９と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４０】
図１に示す本発明に係るスイッチング電源回路は、直流電源１から供給される直流電圧を昇圧して負荷である６個の白色発光ダイオードＬＥＤ１〜ＬＥＤ６に供給し、６個の白色発光ダイオードＬＥＤ１〜ＬＥＤ６を駆動するスイッチング電源回路であり、図２に示す本発明に係るスイッチング電源回路は、ディジタルチューナ用電源等として用いられるスイッチング電源回路である。
【００４１】
図１に示す本発明に係るスイッチング電源回路は、図１８に示す従来のスイッチング電源回路の昇圧チョッパレギュレータ１０を昇圧チョッパレギュレータ１００に置換し、昇圧チョッパレギュレータ１００に外付けされる抵抗Ｒ１（以下、外付け抵抗Ｒ１という）を新たに設けた構成である。また、図２に示す本発明に係るスイッチング電源回路は、図１９に示す従来のスイッチング電源回路の昇圧チョッパレギュレータ１０を昇圧チョッパレギュレータ１００に置換し、外付け抵抗Ｒ１を新たに設けた構成である。そして、昇圧チョッパレギュレータ１００は、昇圧チョッパレギュレータ１０の発振回路１５を発振回路１５’に置換し、発振回路１５’に接続される発振周波数調整端子ＴOSCを新たに設けた構成である。
【００４２】
発振回路１５’は、発振周波数調整端子ＴOSCに発振周波数調整用電圧ＶOSCを印加して、外付け抵抗Ｒ１の抵抗値と線形関係にある発振周期の発振信号を出力する。発振回路１５’の一構成例を図３に示す。定電圧Ｖｓは温度特性がフラットである定電圧であり、例えば昇圧チョッパレギュレータ１００内の定電圧回路２４の出力を用いることができる。定電圧Ｖｓを抵抗Ｒ８及び抵抗Ｒ９で分割して得られる電圧ＶAが、コンパレータＣＯＭ１とソースフォロア回路を構成するＰｃｈトランジスタＱ１とにより発振周波数調整用電圧ＶOSCとなる。入力電圧Ｖｉｎに依存しない発振周波数調整用電圧ＶOSCにより、外付け抵抗Ｒ１の抵抗値に比例する定電流Ｉｃが得られ、カレントミラー回路ＣＭ１によってリングオシレータＲＯ１の各インバータに定電流Ｉｃが供給される。そして、リングオシレータＲＯ１から出力される発振信号が発振回路１５’の出力となる。発振回路１５’の発振周期Ｔは、以下に示す（１）式で表される。なお、（１）式において、Ｖｔｈは図３中のインバータＩＮＶ１の閾値電圧を示し、Ｃ1はリングオシレータＲＯ１内のコンデンサＣ１の静電容量を示し、Ｒ1は抵抗Ｒ１の抵抗値を示している。（１）式より、外付け抵抗Ｒ１の抵抗値と発振回路１５’の発振周期とが線形関係にあることが分かる。
Ｔ＝Ｖｔｈ・Ｃ1／Ｉｃ＝Ｖｔｈ・Ｃ1・Ｒ1／ＶOSC  …（１）
【００４３】
ここで、外付け抵抗Ｒ１の抵抗値と発振回路１５’の発振周期との関係を図４に示し、外付け抵抗Ｒ１の抵抗値と発振回路１５’の発振周波数との関係を図５に示す。このように、外付け抵抗Ｒ１の抵抗値と発振回路１５’の発振周期とは線形関係にあるので、外付け抵抗Ｒ１の抵抗値と図１又は図２に示すスイッチング電源回路のスイッチング周期とは線形関係にある。
【００４４】
一般に、スイッチング電源回路を携帯機器や液晶テレビやＤＶＤプレーヤー等の電子機器に使用する場合、スイッチング電源回路から発生するノイズには、電子機器内の他のＬＳＩに悪影響を及ぼすノイズと及ぼさないノイズがある。そして、スイッチング電源回路から発生するノイズの特性はスイッチング周期に依存している。
【００４５】
図１、図２に示す本発明に係るスイッチング電源回路は、上述したように、外付け抵抗Ｒ１の抵抗値とスイッチング周期とが線形関係にあるため、電子機器の設計者が外付け抵抗Ｒ１一つの取替えで自由にスイッチング周期を変化させることができ、発生ノイズの調整が容易である。したがって、図１、図２に示す本発明に係るスイッチング電源回路においては、スイッチング電源回路から発生するノイズを電子機器内の他のＬＳＩに悪影響を及ぼさないノイズのみにすることが容易になる。
【００４６】
なお、電子機器の設計者が簡単に設計できるように、外付け抵抗Ｒ１と発振回路１５’の発振周期が比例関係であることが望ましい。
【００４７】
しかしながら、図１、図２に示す本発明に係るスイッチング電源回路には、外付け抵抗Ｒ１を用いることによる課題が三つある。以下、これらの課題について説明する。
【００４８】
第一の課題は、スイッチング周波数の温度特性をフラットにする具体的手段である。図１８、図１９に示す従来の昇圧型スイッチング電源回路では、スイッチング周波数の温度特性をフラットにするために、発振回路１５を図２１に示す回路構成にしている。図２１に示す回路構成では、デプレッショントランジスタで生成した電流源１５Ａと、マルチＶｔｈ(２種類のＶｔｈ)のＮｃｈトランジスタから成るカレントミラー回路１５Ｂを備え、電流源１５Ａの温度特性をカレントミラー回路１５Ｂの温度特性で補償して、図２２に示す鋸歯状波信号（発振回路の出力）のスレッシュレベルの温度特性がフラットになるようにしていた。この場合マスク１枚が余分に必要となり、ウェハプロセス工程も１工程余分に必要となるため安価に生産しづらい。外付け抵抗Ｒ１によりスイッチング周波数を決定する場合、スイッチング周波数の温度特性をフラットにするために、図２２に示す鋸歯状波信号のスレッシュレベルの温度特性を、(発振周波数調整用電圧ＶOSC)／(外付け抵抗Ｒ１の抵抗値Ｒ1)で補正する必要がある。例えば、外付け抵抗Ｒ１に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧ＶOSCを図２２に示す鋸歯状波信号（発振回路の出力）のスレッシュレベルの温度特性をキャンセルするような回路構成とする必要がある。
【００４９】
第二の課題は、外付け抵抗Ｒ１のグランドと昇圧チョッパレギュレータのグランドに相違が生じることによって生じる不具合の解消である。通常外付け抵抗Ｒ１のグランドと昇圧チョッパレギュレータ内のグランドとは一致することが望ましい。なぜならば、(発振周波数調整用電圧ＶOSC)／(外付け抵抗Ｒ１の抵抗値Ｒ1)の発振周波数調整用電圧ＶOSCを決定するグランドレベルは昇圧チョッパレギュレータ内であるのに対し、外付け抵抗Ｒ１のグランドは外付けとなるため外部グランドとなってしまう。昇圧チョッパレギュレータ内部のグランドと外付け抵抗Ｒ１のグランドとに常に同じ電位差が生じているのであれば問題は生じないのであるが、Ｎｃｈトランジスタ１２からグランドに数百ｍＡの電流が数百ｋＨｚから数ＭＨｚの周波数でスイッチングして流れてグランドが揺れるため外付け抵抗Ｒ１のグランドと昇圧チョッパレギュレータ内のグランドにノイズ的な相違ができてしまう。このため、昇圧チョッパレギュレータ自身で発生させたノイズによりスイッチング周波数を決めている定電流の値(ＶOSC／Ｒ1)が微妙に変化し、スイッチング周期がばらつく。このような状況になると、スイッチング電源回路のフィードバック全体に影響が及び、図６に示すように出力電圧Ｖｏｕｔの波形が発振しているようになる。つまり昇圧チョッパレギュレータ自身で発生したノイズによりスイッチング電源回路が誤動作してしまう。
【００５０】
第三の課題は、図１、図２に示す本発明に係るスイッチング電源回路を携帯機器向けにする場合、消費電流を小さくために昇圧チョッパレギュレータをＣＭＯＳプロセスで設計することが望ましいが、その場合、Ｎｃｈトランジスタ、ＰｃｈトランジスタのＶｔｈのバラツキが非常に大きくなるので、このバラツキによるスイッチング周波数のバラツキを抑える具体的手段である。
【００５１】
次に、上述した第一の課題であるスイッチング周波数の温度特性をフラットにする具体的手段について説明する。
【００５２】
発振回路１５’において、発振周波数の温度特性をフラットとするためには、図２２に示す鋸歯状波信号のスレッシュレベルの温度特性を、(発振周波数調整用電圧ＶOSC)／(外付け抵抗Ｒ１の抵抗値Ｒ1)で補正する必要がある。例えば、外付け抵抗Ｒ１に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧ＶOSCの温度特性を図２２に示す鋸歯状波信号のスレッシュレベルの温度特性をキャンセルするような回路構成とする必要がある。
【００５３】
鋸歯状波信号のスレッシュレベルはマイナスの温度依存性(高温になるに従って低くなる)を持つため、発振周波数の温度特性をフラットにするためには、高温になるに従ってコンデンサＣ１に充電する電流を少なくする必要がある。なお、鋸歯状波信号の周波数Ｆは、以下に示す（２）式で表させる。ただし、（２）式において、ＩはコンデンサＣ１の充電電流を示し、Ｖｔｈは図３中のインバータＩＮＶ１の閾値電圧を示す。
Ｆ＝Ｉ／Ｖｔｈ・Ｃ1＝（ＶOSC・Ｃ1)／（Ｒ1・Ｖｔｈ)  …（２）
【００５４】
外付け抵抗Ｒ１に温度特性がフラットのチップ抵抗を使用した場合、発振周波数調整用電圧ＶOSCがマイナスの温度依存性を持てば良い。発振周波数調整用電圧ＶOSCがマイナスの温度依存性を持つ発振回路の回路構成例としては、例えば図７、図８、或いは図９に示す回路構成が挙げられる。なお、図７、図８、図９において図３と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００５５】
図７に示す回路構成は、図３に示す回路構成において抵抗Ｒ９とグランドとの間にダイオード接続されたＮＰＮトランジスタＱ２を新たに設けた回路構成である。図７に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCは、下記（３）式で示される。ただし、（３）式において、Ｒ8は抵抗Ｒ８の抵抗値を示し、Ｒ9は抵抗Ｒ９の抵抗値を示す。下記（３）式より、図７に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCの温度依存性は、ＮＰＮトランジスタＱ２のベース・エミッタ間電圧ＶBEの温度依存性が支配的であることがわかる。そして、ＮＰＮトランジスタＱ２のベース・エミッタ間電圧ＶBEはマイナスの温度依存性であるため、図７に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCもマイナスの温度依存性となる。
Ｖｏｓｃ＝(Ｖｓ−ＶBE)・Ｒ9／(Ｒ8＋Ｒ9)＋ＶBE  …（３）
【００５６】
発振回路１５’を安価に生産するためＢｉＣＭＯＳプロセスは使用せず、ＣＭＯＳプロセスを使用することが望ましい。上述したベース・エミッタ間電圧ＶBEの温度依存性を利用するためのＮＰＮトランジスタＱ２は、図１０に示すようなＣＭＯＳプロセスの寄生素子を利用することが可能である。
【００５７】
外付け抵抗Ｒ１に温度依存性がないチップ抵抗を利用した場合の図７に示す回路構成での発振周波数の特性線Ｔ１と図３に示す回路構成での発振周波数の特性線Ｔ２との比較を図１１に示す。外付け抵抗Ｒ１に温度特性がフラットのチップ抵抗を使用し、図７に示す回路構成を採用した場合、発振周波数の温度特性をフラットにすることができるので、スイッチング周波数の温度特性をフラットにすることができる。
【００５８】
図８に示す回路構成は、図７に示す回路構成のダイオード接続されたＮＰＮトランジスタＱ２をダイオード接続されたＮｃｈトランジスタＱ３に置換した回路構成である。図８に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCは、下記（４）式で示される。ただし、（４）式において、Ｒ8は抵抗Ｒ８の抵抗値を示し、Ｒ9は抵抗Ｒ９の抵抗値を示す。下記（４）式より、図８に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCの温度特性は、ＮｃｈトランジスタＱ３のドレイン・ソース間電圧ＶDSの温度依存性が支配的であることがわかる。そして、ＮｃｈトランジスタＱ３のドレイン・ソース間電圧ＶDSはマイナスの温度依存性であるため、図８に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCもマイナスの温度依存性となる。
Ｖｏｓｃ＝(Ｖｓ−ＶDS)・Ｒ9／(Ｒ8＋Ｒ9)＋ＶDS  …（４）
外付け抵抗Ｒ１の種類による温度依存性の相違については、図２３に示すＮｃｈトランジスタのドレイン電流ＩD−ゲート・ソース間電圧ＶGS特性を利用することで、抵抗Ｒ８、Ｒ９の抵抗値を変更すること（ ＮｃｈトランジスタＱ３のドレイン電流ＩDを変化させること）または、ＮｃｈトランジスタＱ３のゲート長／ゲート幅を調整することで簡単に発振周波数調整用電圧ＶOSCの温度依存性を微調整することができる。尚、図２３において、実線、破線、点線のうち実線がＮｃｈトランジスタのゲート長が最も小さく点線がＮｃｈトランジスタのゲート長が最も大きく、実線、破線、点線でＮｃｈトランジスタのゲート幅は一定である。また、図２３において、実線、破線、点線のそれぞれにおいて、線幅が細いほど高温である。
【００５９】
図９に示す回路構成は、図７に示す回路構成の抵抗Ｒ８、抵抗Ｒ９、及びダイオード接続されたＮＰＮトランジスタＱ２をＮｃｈデプレッショントランジスタＱ４、Ｑ５及びＮｃｈエンハンスメントトランジスタＱ６、Ｑ７に置換した回路構成である。図９に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCの温度特性は、ＮｃｈデプレッショントランジスタＱ４、Ｑ５及びＮｃｈエンハンスメントトランジスタＱ６、Ｑ７のゲート長、幅を調整することで自由に変更することができる。図９に示す回路構成の発振回路１５’の発振周波数調整用電圧ＶOSCは、下記（５）式で示される。なお、Ｔｒ１(Ｖｔｈ)はＮｃｈデプレッショントランジスタの閾値電圧を示し、Ｔｒ２(Ｖｔｈ)はＮｃｈエンハンスメントトランジスタの閾値電圧を示す。
Ｖｏｓｃ＝｜Ｔｒ１(Ｖｔｈ)＋Ｔｒ２(Ｖｔｈ)｜  …（５）
【００６０】
上述した第二の課題を解決するために、図１、図２を改良して図１２、図１３に示す構成にすればよい。なお、図１２、図１３において図１、図２と同一の部分には同一の符号を付し詳細な説明を省略する。
【００６１】
図１２に示す本発明に係るスイッチング電源回路は、図１に示す本発明に係るスイッチング電源回路の昇圧チョッパレギュレータ１００を昇圧チョッパレギュレータ１０１に置換した構成である。また、図１３に示す本発明に係るスイッチング電源回路は、図２に示す本発明に係るスイッチング電源回路の昇圧チョッパレギュレータ１００を昇圧チョッパレギュレータ１０１に置換した構成である。そして、昇圧チョッパレギュレータ１０１は、昇圧チョッパレギュレータ１００のグランド電源端子ＴGNDの代わりにアナロググランド端子ＴA-GND及びパワーグランド端子ＴP-GNDを設けた構成である。
【００６２】
外付け抵抗Ｒ１のグランドと発振回路１５’のグランドが同じＩＣ内で結線しておれば、ノイズに対する誤動作は起こらないが、外付け抵抗Ｒ１のグランドは昇圧チョッパレギュレータ外のグランドとなり、発振回路１５’のグランドは昇圧チョッパレギュレータ内のグランドとなるのでノイズに対する誤動作が起こる可能性がある。この場合、誤動作が起こる条件は、Ｎｃｈトランジスタ１２のスイッチングによるグランドノイズのために瞬間的に昇圧チョッパレギュレータ内外でグランドレベル相違を生じることでスイッチング周波数を決めている定電流の値(ＶOSC／Ｒ1)が微妙に変化することである。このような条件下では、スイッチング電源回路のフィードバック全体に影響が及び、図６に示すように出力電圧Ｖｏｕｔの波形が発振しているようになる。つまり昇圧チョッパレギュレータ自身で発生したノイズによりスイッチング電源回路が誤動作してしまう。
【００６３】
上記誤動作の発生を防止するためにできる限りノイズを除去することが必要である。そのために、図１２、図１３に示す本発明に係るスイッチング電源回路では、昇圧チョッパレギュレータ１０１の内部グランドをアナロググランド端子ＴA-GNDのアナロググランド（昇圧チョッパレギュレータ内の制御部グランド）とパワーグランド端子ＴP-GNDのパワーグランド（昇圧チョッパレギュレータ内のパワースイッチ素子ソース部グランド）に分け、アナロググランド端子ＴA-GNDと発振周波数調整端子ＴOSCとを図１４（ａ）に示すように隣同士に配置し、モールド状態でも図１４（ｂ）に示すようにアナロググランド端子ピンＰＴA-GNDと発振周波数調整端子ピンＰＴOSCとを隣同士に配置する。
【００６４】
図１５に示すような基板上にアセンブリすること、つまりアナロググランド端子ピンＰＴA-GNDの近傍で外付け抵抗Ｒ１を介し発振周波数調整端子ピンＰＴOSCへ結線するとともに電源端子ピンＰＴVIN−アナロググランド端子ピンＰＴA-GNDにコンデンサＣ２を配置する基板パターンをとることでノイズの影響を避けることができ、安定した周波数を実現することが可能となる。
【００６５】
上述した第三の課題を解決するために、トリミングが必要となる。トリミングには様々な種類(レーザー、ツェナーザップ、アルミ溶断、ポリ溶断等)があるが携帯機器に用いるようなＩＣはできる限り小さいパッケージが好ましいため、レーザートリミングを用いることが望ましい。
【００６６】
発振回路１５’では、抵抗Ｒ９をトリミングが施される素子とし、コンデンサＣ１の前段のインバータに電流を供給するＰｃｈトランジスタをトリミングが施される素子とすればよい。
【００６７】
抵抗Ｒ９をトリミングが施される素子とする場合の構成例を図１６に示す。なお、図１６において、各抵抗の近傍に抵抗値を記載している。トリミング前にヒューズがつながっていた状態で発振周波数調整用電圧ＶOSCをウェハテストにて測定する。発振周波数調整用電圧の目標値をＶOSC*とし、トリミング前の抵抗Ｒ９の抵抗値をＲ9とし、抵抗Ｒ９の目標抵抗値をＲ9*とすると、下記（６）式、（７）式が成り立つ。なお、（６）式中のＲ8は発振回路１５’内の抵抗Ｒ８の抵抗値である。そして、下記（６）式、（７）式から求まる抵抗Ｒ９の目標抵抗値Ｒ9*に最も近くなるように抵抗Ｒ９内のヒューズをトリミング装置で切断する。抵抗Ｒ９のトリミングにより発振周波数調整用電圧ＶOSCのバラツキを抑えることができる。なお、抵抗Ｒ９の代わりに抵抗Ｒ８をトリミングが施される素子としても構わない。
ΔＲ＝（ＶOSC−ＶOSC*）／｛（Ｖｓ−ＶOSC）／Ｒ8｝  …（６）
Ｒ9*＝ΔＲ＋Ｒ9  …（７）
【００６８】
コンデンサＣ１の前段のインバータに電流を供給するＰｃｈトランジスタをトリミングが施される素子とする場合の構成例を図１７に示す。なお、図１７において、各Ｐｃｈトランジスタの近傍にチャネル幅を記載している。トリミング前に発振周波数調整端子ＴOSCに外付け抵抗Ｒ１ではなく外部電源を接続し、所定値（ＶOSC／Ｒ1）の電流が発振周波数調整端子ＴOSCから当該外部電源に流れるようにしたときの発振周波数Ｆ１を測定する。発振周波数の目標値をＦ１*とし、トリミング後のＰｃｈトランジスタの合計チャネル幅をＷとすると、下記（８）式が成り立つ。そして、下記（８）式から求まる発振周波数の目標値をＦ１*に最も近くなるようにヒューズをトリミング装置で切断する。コンデンサＣ１の前段のインバータに電流を供給するＰｃｈトランジスタのトリミングにより図２２に示す鋸歯状波信号のスレッシュレベルのバラツキを抑えることができる。
Ｗ＝（Ｆ１*／Ｆ１）×（ａ＋２ａ＋４ａ＋８ａ）  …（８）
【００６９】
上述した２つの素子にトリミングを施すことで発振回路１５’の発振周波数のバラツキを抑えることが可能であり、発振回路１５’の発振周波数のバラツキを考慮しない条件下において、できる限り小さい部品(コイル、コンデンサ)を選定することが可能であり、実装面積の縮小に貢献できる。
【００７０】
なお、上述した実施形態では、トランスレスの昇圧型スイッチング電源回路について説明を行ったが、本発明はスイッチングトランスを有する昇圧型スイッチング電源回路にも適用することができる。また、本発明は昇圧型スイッチング電源回路のみならず、降圧型スイッチング電源回路や昇降圧型スイッチング電源回路にも適用することができる。
【００７１】
また、本発明に係る電子機器は、負荷（例えば、液晶表示装置の照明源や携帯機器に搭載されているディジタルチューナ）と、前記負荷を駆動する本発明に係るスイッチング電源回路とを搭載している。
【図面の簡単な説明】
【００７２】
【図１】は、本発明に係るスイッチング電源回路の一構成例を示す図である。
【図２】は、本発明に係るスイッチング電源回路の他の構成例を示す図である。
【図３】は、本発明に係るスイッチング電源回路が備える発振器の一構成例を示す図である。
【図４】は、外付け抵抗の抵抗値と発振周期との関係を示す図である。
【図５】は、外付け抵抗の抵抗値と発振周波数との関係を示す図である。
【図６】は、グランドラインの相違に起因するノイズを示す図である。
【図７】は、温度補償機能を有する発振器の一構成例を示す図である。
【図８】は、温度補償機能を有する発振器の他の構成例を示す図である。
【図９】は、温度補償機能を有する発振器の更に他の構成例を示す図である。
【図１０】は、ＣＭＯＳプロセスの寄生素子を示す図である。
【図１１】は、図３に示す発振器と図７に示す発振器の発振周波数特性を示す図である。
【図１２】は、図１に示すスイッチング電源回路を改良した構成を示す図である。
【図１３】は、図２に示すスイッチング電源回路を改良した構成を示す図である。
【図１４】は、図１２、図１３に示すスイッチング電源回路の昇圧チョッパレギュレータＩＣの端子及びピン配置を示す図である。
【図１５】は、図１２、図１３に示すスイッチング電源回路の昇圧チョッパレギュレータＩＣの基板パターンを示す図である。
【図１６】は、トリミングが施される素子の構成例を示す図である。
【図１７】は、トリミングが施される素子の構成例を示す図である。
【図１８】は、従来の昇圧型スイッチング電源回路の一構成例を示す図である。
【図１９】は、従来の昇圧型スイッチング電源回路の他の構成例を示す図である。
【図２０】は、従来の昇圧型スイッチング電源回路に発生するノイズを示す図である。
【図２１】は、従来の昇圧型スイッチング電源回路が備える発振器の一構成例を示す図である。
【図２２】は、発振回路から出力される鋸歯状波信号を示す図である。
【図２３】は、Ｎｃｈトランジスタのドレイン電流−ゲート・ソース間電圧特性の温度依存性及びゲート長依存性を示す図である。
【符号の説明】
【００７３】
１  直流電源
２  入力コンデンサ
３  コイル
４  ダイオード
５  出力コンデンサ
１１、１２  Ｎｃｈトランジスタ
１３  ドライブ回路
１４  電流検出コンパレータ
１５’  発振回路
１６  アンプ
１７  ＰＷＭコンパレータ
１８  エラーアンプ
１９  基準電源
２０  ソフトスタート回路
２１  ＯＮ／ＯＦＦ回路
２２  過熱保護回路
２３  過電圧保護回路
２４  定電圧回路
２５  スイッチ
１００、１０１  昇圧チョッパレギュレータ
ＬＥＤ１〜ＬＥＤ６  白色発光ダイオード
Ｒ１  外付け抵抗
Ｒ２  出力電流検出用抵抗
Ｒ３、Ｒ４  出力電圧設定用抵抗
Ｒ５〜Ｒ７  抵抗
【図１】
0004562596.tif 000002
【図２】
0004562596.tif 000003
【図３】
0004562596.tif 000004
【図４】
0004562596.tif 000005
【図５】
0004562596.tif 000006
【図６】
0004562596.tif 000007
【図７】
0004562596.tif 000008
【図８】
0004562596.tif 000009
【図９】
0004562596.tif 000010
【図１０】
0004562596.tif 000011
【図１１】
0004562596.tif 000012
【図１２】
0004562596.tif 000013
【図１３】
0004562596.tif 000014
【図１４】
0004562596.tif 000015
【図１５】
0004562596.tif 000016
【図１６】
0004562596.tif 000017
【図１７】
0004562596.tif 000018
【図１８】
0004562596.tif 000019
【図１９】
0004562596.tif 000020
【図２０】
0004562596.tif 000021
【図２１】
0004562596.tif 000022
【図２２】
0004562596.tif 000023
【図２３】
0004562596.tif 000024