(57)【特許請求の範囲】
【請求項１】
基準電圧を入力するための第１の半導体スイッチと、該基準電圧と比較される可変の被比較電圧を入力するための第２の半導体スイッチと、第１及び第２の半導体スイッチの共通の出力端を一端とする内部コンデンサと、該内部コンデンサの他端を入力端とするＭＯＳ構造の第１のインバータと、第１のインバータの入出力端間を短絡するための第３の半導体スイッチと、第１のインバータの出力端を入力端とする第２のインバータとを少なくとも持ち、
充電モードにおいて第１及び第３の半導体スイッチをオン、且つ第２の半導体スイッチをオフとして前記基準電圧により前記内部コンデンサを所定電圧に充電し、比較モードにおいて第１及び第３の半導体スイッチをオフ、且つ第２の半導体スイッチをオンとして前記被比較電圧と前記基準電圧との比較を行うように各々構成されてなる第１及び第２の２つのスイッチド・コンパレータを備え、
この２つのスイッチド・コンパレータが入力する前記被比較電圧を共通とし、第１のスイッチド・コンパレータが入力する前記基準電圧をこの共通の被比較電圧の上限値を定める第１の基準電圧とし、第２のスイッチド・コンパレータが入力する前記基準電圧を前記共通の被比較電圧の下限値を定める第２の基準電圧とし、
前記共通の被比較電圧が第１の基準電圧を越えたのち第２の基準電圧を下回るまでは外部回路の駆動に用いる少なくとも１つのそれぞれ所定の２値レベルの駆動信号を出力し、前記共通の被比較電圧が第２の基準電圧を下回ったのち第１の基準電圧を越えるまでは前記駆動信号のそれぞれの２値レベルを反転することを特徴とする比較駆動回路。
【請求項２】
請求項１に記載の比較駆動回路において、
第１及び第２のスイッチド・コンパレータのそれぞれの第１のインバータと第２のインバータの閾値が異なるように設定され、前記充電モードにあるときの各当該のスイッチド・コンパレータの第２のインバータの出力信号が、それぞれ所定の２値レベルに固定されることを特徴とする比較駆動回路。
【請求項３】
請求項１または２に記載の比較駆動回路において、
第１のスイッチド・コンパレータが前記充電モードにあるときは第２のスイッチド・コンパレータが前記比較モードにあり、第１のスイッチド・コンパレータが前記比較モードにあるときは第２のスイッチド・コンパレータが前記充電モードにあることを特徴とする比較駆動回路。
【請求項４】
請求項３に記載の比較駆動回路において、
第１のスイッチド・コンパレータの第１，第２，第３の半導体スイッチのオン／オフ信号に第２のスイッチド・コンパレータの出力信号が利用され、第２のスイッチド・コンパレータの第１，第２，第３の半導体スイッチのオン／オフ信号に第１のスイッチド・コンパレータの出力信号が利用されることを特徴とする比較駆動回路。
【請求項５】
請求項１ないし４のいずれかに記載の比較駆動回路において、第１及び第２のスイッチド・コンパレータの第１及び第２のインバータがＣＭＯＳ構造であることを特徴とする比較駆動回路。
【請求項６】
請求項１ないし５のいずれかに記載の比較駆動回路が、
発振用コンデンサと、該発振用コンデンサを定電流で充電する充電用電流源と、前記発振用コンデンサを定電流で放電する放電用電流源とを持ち、前記発振用コンデンサの電圧として三角波電圧を発生する回路と組合わされ、
前記発振用コンデンサの電圧を前記共通の被比較電圧とし、
前記駆動信号を利用して、前記発振用コンデンサの電圧が第１の基準電圧を越えたのち第２の基準電圧を下回るまでは前記充電用電流源をオフ且つ放電用電流源をオンに駆動し、前記発振用コンデンサの電圧が第２の基準電圧を下回ったのち第１の基準電圧を越えるまでは前記充電用電流源をオン且つ放電用電流源をオフに駆動することを特徴とする三角波電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動対象回路が出力する三角波電圧等の被比較電圧を基準電圧と比較しながら駆動対象回路を遅滞なく高速に駆動する比較駆動回路およびそれを用いた三角波電圧発生回路に関する。
なお以下各図において同一の符号は同一もしくは相当部分を示す。
【０００２】
【従来の技術】
図６は従来の三角波電圧発生回路の代表例を示す。この回路はソース電流源ＩＳ１，シンク電流源ＩＳ２及びこの各電流源によって充放電される発振用コンデンサＣosc と、ソース電流源ＩＳ１，シンク電流源ＩＳ２をこの各電流源が内蔵するスイッチＳ０１，Ｓ０２を介してそれぞれオン／オフ駆動する比較駆動回路０１とによって構成されている。
【０００３】
そして、比較駆動回路０１は比較器ＣＭＰおよび基準電圧切替回路ＳＣＴからなる。
ここで基準電圧切替回路ＳＣＴは、比較器ＣＭＰの比較出力である駆動出力０１ａによって制御され、予め用意された基準電圧Ｖref1とＶref2を交互に切替えて比較器ＣＭＰに与える。
【０００４】
基準電圧Ｖref1とＶref2は、三角波電圧発生回路の出力電圧Ｖosc としての三角波電圧の最大値と最小値をそれぞれ定めるものであり、共に外部より供給される場合と、いずれか１つが外部から供給され、他方は比較器ＣＭＰの内部で生成される場合とがある。
比較器ＣＭＰは、三角波電圧Ｖosc と基準電圧切替回路ＳＣＴによって切替え出力された基準電圧（Ｖref とする）とを比較し、スイッチＳ０１とＳ０２を介しそれぞれソース電流源ＩＳ１とシンク電流源ＩＳ２を交互にオン／オフして発振用コンデンサＣosc の充放電を切替える。
【０００５】
三角波電圧Ｖosc は、この際の、ソース電流源ＩＳ１から出力される定電流Ｉout1（＝発振用コンデンサ電流Ｉosc ）による発振用コンデンサＣosc の充電動作と、シンク電流源ＩＳ２から出力される定電流Ｉout2（＝発振用コンデンサ電流Ｉosc ）による発振用コンデンサＣosc の放電動作との交互の繰り返しによって生成される。
【０００６】
具体的には、例えば三角波電圧Ｖosc が最大値（基準電圧Ｖref1）に向かって上昇しつつあるとき、基準電圧切替回路ＳＣＴは“Ｈ”の駆動出力０１ａを入力することによって、基準電圧Ｖref1を電圧Ｖref として比較器ＣＭＰに与えており、比較器ＣＭＰは与えられた基準電圧Ｖref と三角波電圧Ｖosc とを比較し、Ｖosc ＜Ｖref であることから比較出力である駆動出力０１ａを“Ｈ”とし、ソース電流源ＩＳ１をオン、シンク電流源ＩＳ２をオフとして発振用コンデンサＣosc を定電流Ｉout1によって充電している。
【０００７】
このようにして三角波電圧Ｖosc が上昇し基準電圧Ｖref1を上回ると、Ｖosc ＞Ｖref となることから比較器ＣＭＰは直ちに比較出力である駆動出力０１ａを“Ｌ”に反転し、ソース電流源ＩＳ１をオフ、シンク電流源ＩＳ２をオンとして発振用コンデンサＣosc を定電流Ｉout2によって放電開始する。
これと同時に“Ｌ”の駆動出力０１ａによって基準電圧切替回路ＳＣＴは三角波電圧の最小値を定める基準電圧Ｖref2を電圧Ｖref として比較器ＣＭＰに与えるので、以後、三角波電圧Ｖosc が最小値（基準電圧Ｖref2）に達するまで、Ｖosc ＞Ｖref （従って駆動出力０１ａが“Ｌ”となる）条件が確保される。
【０００８】
こうして三角波電圧Ｖosc が下降し基準電圧Ｖref2を下回ると、再びＶosc ＜Ｖref となって直ちに駆動出力０１ａは“Ｈ”に反転し、発振用コンデンサＣosc の定電流充電が開始される。
同時に“Ｈ”の駆動出力０１ａによって、前記のように基準電圧切替回路ＳＣＴは基準電圧Ｖref1を電圧Ｖref として比較器ＣＭＰに与え、以後、三角波電圧Ｖosc が最大値（基準電圧Ｖref1）に達するまで、Ｖosc ＜Ｖref （従って駆動出力０１ａが“Ｈ”となる）条件が確保される。
【０００９】
図７は図６の比較器ＣＭＰの基本回路の一般的な構成例を示す。図７においてＰＭＯＳトランジスタＭ１，Ｍ６は一定のバイアス電圧ＶＢによって駆動され、一定電流を出力する。
また、図７の比較器回路の入力信号Ｖin−とＶin＋のいずれかを比較電圧、他方を被比較電圧とする。本例では入力信号Ｖin−を前記の三角波出力電圧Ｖosc 、入力信号Ｖin＋を基準電圧切替回路ＳＣＴの切替出力である前記の基準電圧Ｖref とし、また図７の比較器回路の出力信号Ｖout として前記の駆動出力０１ａが出力されるものとする。
【００１０】
入力信号Ｖin−＜Ｖin＋（つまりＶosc ＜Ｖref ）の場合、ＰＭＯＳトランジスタＭ２とＭ３に流れる電流ＩＭ２とＩＭ３はＩＭ２＞ＩＭ３となる。またゲート・ソース間電圧を等しくするＮＭＯＳトランジスタＭ４，Ｍ５の電流ＩＭ４，ＩＭ５はＩＭ４＝ＩＭ５＝ＩＭ２である。
よって、ＮＭＯＳトランジスタＭ７のゲートはＩＭ３−ＩＭ５＝ＩＭ３−ＩＭ２＜０Ａの電流により放電され、Ｍ７がオフ状態となる。これにより比較器出力Ｖout としての駆動出力０１ａは“Ｈ”となる。
【００１１】
また、入力信号Ｖin−＞Ｖin＋（つまりＶosc ＞Ｖref ）の場合、トランジスタＭ２とＭ３に流れる電流ＩＭ２とＩＭ３は、ＩＭ２＜ＩＭ３となる。また、トランジスタＭ４，Ｍ５の電流ＩＭ４，ＩＭ５は、ＩＭ４＝ＩＭ５＝ＩＭ２である。
よって、トランジスタＭ７のゲートはＩＭ３−ＩＭ５＝ＩＭ３−ＩＭ２＞０Ａの電流により充電され、Ｍ７がオン状態となる。これにより比較器出力としての駆動出力０１ａは“Ｌ”となる。
【００１２】
【発明が解決しようとする課題】
ところで図６の比較駆動回路０１には次のような問題がある。即ち、図７で述べたように比較器ＣＭＰにおいてトランジスタＭ６が一定電流を常に出力するため、比較器出力Ｖout としての駆動出力０１ａを“Ｌ”とするには、トランジスタＭ７を、この一定電流を十分に打ち消す能力のものにする必要があり、このためトランジスタＭ７のサイズを大きくする必要がある。また、これによりトランジスタＭ７の寄生容量が大となる。
【００１３】
次に、駆動出力０１ａを“Ｈ”とする場合、この出力により外部回路を駆動（通常は充電）できる電流はトランジスタＭ６からの一定電流のみであるため、駆動出力０１ａの急峻な信号変化は望めない。
以上の理由により、比較器ＣＭＰの入力信号に対する出力信号に遅延を生じ、このため発振用コンデンサＣosc の充放電の切換えに遅延を要し、この遅延時間分、過度の充電および放電が行われる。
【００１４】
よって、三角波出力電圧Ｖosc の振幅が目標としている振幅よりも大きくなり、さらに発振の周波数が高くなるに従い，その影響は大きくなり、高周波の安定した三角波電圧を出力することが困難となる。
この発明の目的は上記の問題を解消し、立ち上がり，立ち下がりの急峻な高周波の方形波駆動信号により、少ない遅延時間で電流源ＩＳ１，ＩＳ２のオン／オフの切換えを行い、発振用コンデンサに高周波の安定した三角波電圧を発生させることができるような比較駆動回路およびそれを用いた三角波電圧発生回路を提供することにある。
【００１５】
【課題を解決するための手段】
前記の課題を解決するために請求項１の比較駆動回路は、
基準電圧を入力するための第１の半導体スイッチ（Ｓ１またはＳ４）と、該基準電圧と比較される可変の被比較電圧を入力するための第２の半導体スイッチ（Ｓ３またはＳ６）と、第１及び第２の半導体スイッチの共通の出力端（Ｖ１）を一端とする内部コンデンサ（Ｃ１またはＣ２）と、該内部コンデンサの他端（Ｖ２）を入力端とするＭＯＳ構造の第１のインバータ（ＩＶ１またはＩＶ４）と、第１のインバータの入出力端間を短絡するための第３の半導体スイッチ（Ｓ２またはＳ５）と、第１のインバータの出力端（Ｖ３）を入力端とする第２のインバータ（ＩＶ２またはＩＶ５）とを少なくとも持ち、
充電モードにおいて第１及び第３の半導体スイッチをオン、且つ第２の半導体スイッチをオフとして前記基準電圧により前記内部コンデンサを所定電圧に充電し、比較モードにおいて第１及び第３の半導体スイッチをオフ、且つ第２の半導体スイッチをオンとして前記被比較電圧と前記基準電圧との比較を行うように各々構成されてなる第１及び第２の２つのスイッチド・コンパレータ（ＳＣＰ１およびＳＣＰ２）を備え、
この２つのスイッチド・コンパレータが入力する前記被比較電圧を共通（の電圧Ｖosc ）とし、第１のスイッチド・コンパレータが入力する前記基準電圧をこの共通の被比較電圧の上限値を定める第１の基準電圧（Ｖref1）とし、第２のスイッチド・コンパレータが入力する前記基準電圧を前記共通の被比較電圧の下限値を定める第２の基準電圧（Ｖref2）とし、
前記共通の被比較電圧が第１の基準電圧を越えたのち第２の基準電圧を下回るまでは外部回路の駆動に用いる少なくとも１つのそれぞれ所定の２値レベルの駆動信号（駆動出力１ａ）を出力し、前記共通の被比較電圧が第２の基準電圧を下回ったのち第１の基準電圧を越えるまでは前記駆動信号のそれぞれの２値レベルを反転するようにする。
【００１６】
また請求項２の比較駆動回路は、請求項１に記載の比較駆動回路において、
第１及び第２のスイッチド・コンパレータのそれぞれの第１のインバータと第２のインバータの閾値（Ｖth1 とＶth2 、及びＶth4 とＶth5 ）が異なるように設定され、前記充電モードにあるときの各当該のスイッチド・コンパレータの第２のインバータの出力信号が、それぞれ所定の２値レベルに固定されるようにする。
【００１７】
また請求項３の比較駆動回路は、請求項１または２に記載の比較駆動回路において、
第１のスイッチド・コンパレータが前記充電モードにあるときは第２のスイッチド・コンパレータが前記比較モードにあり、第１のスイッチド・コンパレータが前記比較モードにあるときは第２のスイッチド・コンパレータが前記充電モードにあるようにする。
【００１８】
また請求項４の比較駆動回路は、請求項３に記載の比較駆動回路において、
第１のスイッチド・コンパレータの第１，第２，第３の半導体スイッチのオン／オフ信号に第２のスイッチド・コンパレータの出力信号（ＶＫ１）が（そのまま及びその反転信号ＶＫＢ１にして）利用され、第２のスイッチド・コンパレータの第１，第２，第３の半導体スイッチのオン／オフ信号に第１のスイッチド・コンパレータの出力信号（ＶＫＢ２）が（そのまま及びその反転信号ＶＫ２にして）利用されるようにする。
【００１９】
また請求項５の比較駆動回路は、請求項１ないし４のいずれかに記載の比較駆動回路において、
第１及び第２のスイッチド・コンパレータの第１及び第２のインバータがＣＭＯＳ構造（スイッチド・コンパレータＳＣＰ１の場合、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２からなるＣＭＯＳ構造、及びＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４からなるＣＭＯＳ構造）であるようにする。
【００２０】
また請求項６の比較駆動回路は、請求項１ないし５のいずれかに記載の比較駆動回路が、
発振用コンデンサ（Ｃosc ）と、該発振用コンデンサを定電流（Ｉout1）で充電する充電用電流源（ソース電流源ＩＳ１）と、前記発振用コンデンサを定電流（Ｉout2）で放電する放電用電流源（シンク電流源ＩＳ２）とを持ち、前記発振用コンデンサの電圧（Ｖosc ）として三角波電圧を発生する回路と組合わされ、
前記発振用コンデンサの電圧を前記共通の被比較電圧とし、
前記駆動信号を利用して、前記発振用コンデンサの電圧が第１の基準電圧を越えたのち第２の基準電圧を下回るまでは前記充電用電流源をオフ且つ放電用電流源をオンに駆動し、前記発振用コンデンサの電圧が第２の基準電圧を下回ったのち第１の基準電圧を越えるまでは前記充電用電流源をオン且つ放電用電流源をオフに駆動して三角波電圧発生回路とする。
【００２１】
本発明の作用は次の如くである。即ち、動作モードを充電モード，比較モードの２モードに切り換えるための半導体スイッチ（Ｓ１〜Ｓ３など）、充電モードにおいて基準電圧（Ｖref1など）により基準電圧に対応する所定電圧に充電される内部コンデンサ（Ｃ１など）、消費電流少なく高速切替え動作の可能な２つのＣＭＯＳインバータ（ＩＶ１，ＩＶ２など）を持ち、比較モードにおいては基準電圧と被比較電圧（本例では三角波電圧Ｖosc ）とを比較し、充電モードにおいてはＣＭＯＳインバータ相互の閾値（Ｖth1 ，Ｖth2 など）を比較して、比較結果を２値信号として出力するスイッチド・コンパレータの２つ（ＳＣＰ１，ＳＣＰ２）を組合わせ、
一方のスイッチド・コンパレータ（ＳＣＰ１）に三角波電圧とその上限値を定める基準電圧（Ｖref1）との比較を、他方のスイッチド・コンパレータ（ＳＣＰ２）に三角波電圧とその下限値を定める基準電圧（Ｖref2）との比較をそれぞれ分担させると共に、
２つのスイッチド・コンパレータ（ＳＣＰ１，ＳＣＰ２）が互いに出力信号を授受して、一方のコンパレータ（ＳＣＰ１) が比較モードにあるときは、他方のコンパレータ（ＳＣＰ２）が充電モードにあり、一方のコンパレータ（ＳＣＰ１) が充電モードにあるときは、他方のコンパレータ（ＳＣＰ２）が比較モードにあるような相補動作を行うようにし、
このスイッチド・コンパレータからの出力信号の少なくとも一部を利用した信号（ＶＫ２など、＝駆動信号１ａ）で、発振用コンデンサ（Ｃosc ）を充放電する電流源（ＩＳ１，ＩＳ２）を遅滞なくオン／オフ駆動することで、発振用コンデンサから高周波の安定な三角波電圧を取出すものである。
【００２２】
【発明の実施の形態】
図１は、本発明の比較駆動回路の構成単位となるスイッチド・コンパレータの基本回路の実施例を示す。
このスイッチド・コンパレータＳＣＰ１は、２つの比較対象入力電圧の一方の入力電圧Ｖin1 である基準電圧Ｖref と、他方の入力電圧Ｖin2 である可変の被比較電圧（本例では三角波電圧）とを交互に切替え入力するためのスイッチＳ１とＳ３、
このスイッチＳ１，Ｓ３の共通の出力端Ｖ１に一端が接続され他端をＶ２とし、基準電圧Ｖref によって所定電圧に充電される内部コンデンサＣ１、
ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２からなり、Ｖ２を入力端、Ｖ３を出力端とするＣＭＯＳ構成のインバータＩＶ１、
このインバータＩＶ１の入出力端Ｖ２，Ｖ３間を短絡／開放するスイッチＳ２、
ＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４からなり、Ｖ３を入力端、Ｖout を出力端とするＣＭＯＳ構成のインバータＩＶ２によって構成されている。
【００２３】
なお、スイッチＳ１〜Ｓ３はトランジスタ等の半導体スイッチからなり、その電圧降下が無視できるように構成されている。そしてインバータＩＶ１，ＩＶ２の閾値電圧はそれぞれＶth1 ，Ｖth2 であるものとする。
図２はこのスイッチド・コンパレータＳＣＰ１の一般的な動作を説明するための、各部の波形図である。次に図２を参照しつつ、図１の動作を説明する。
【００２４】
ここで図１の回路の入力信号Ｖin1 ，Ｖin2 には図２の最上段に一括してＶinとして示す信号を入力するものとする。つまりＶin1 には基準となる電圧Ｖref を、Ｖin2 には変化する被比較電圧をそれぞれ入力し、基準電圧Ｖref と被比較電圧Ｖin2 との大小を判定するものとする。
この回路には、内部コンデンサＣ１を基準電圧Ｖref によって充電する期間（図２の例では時点ｔ１，ｔ２の間、及び時点ｔ３，ｔ４の間）と、被比較電圧Ｖin2 を基準電圧Ｖref と比較する期間（図２の例では時点ｔ２，ｔ３の間、及び時点ｔ４，ｔ５の間）の２つの動作状態（動作モード）がある。
【００２５】
この２つの状態の切換えはパルス信号ＶＫ１とＶＫＢ１によってスイッチＳ１，Ｓ２，Ｓ３をオン／オフすることによって行われる。ここでＶＫＢ１はＶＫ１の反転信号である。
内部コンデンサＣ１の充電期間では、スイッチＳ１，Ｓ２がオン，Ｓ３がオフの状態である。この状態では、インバータＩＶ１の入力Ｖ２と出力Ｖ３が短絡され、インバータＩＶ１の入力電圧Ｖ２，出力電圧Ｖ３のいずれもがインバータＩＶ１の閾値電圧Ｖth1 と等しくなる性質がある。
【００２６】
従ってこの間、内部コンデンサＣ１はＶc1＝Ｖ１−Ｖ２＝Ｖin1 −Ｖth1 ＝Ｖref −Ｖth1 の電圧で充電される。さらに，インバータＩＶ２の閾値電圧Ｖth2 がＶth2 ＞Ｖth1 に設定してある場合はインバータＩＶ２の出力、従ってこのスイッチド・コンパレータＳＣＰ１の出力Ｖout ＝“Ｈ”となり、Ｖth2 ＜Ｖth1 に設定してある場合はＶout ＝“Ｌ”となる。図２はＶth2 ＜Ｖth1 の場合を示している。
【００２７】
次に、スイッチＳ１，Ｓ２がオフ、Ｓ３がオンとなり比較期間となる。この状態では内部コンデンサＣ１の両端電圧Ｖc1は、その放電路が無いためＶc1＝Ｖref −Ｖth1 の一定値に保たれ、インバータＩＶ１の入力電圧Ｖ２はＶ２＝Ｖ１−Ｖc1＝Ｖin2 −Ｖref ＋Ｖth1 となる。
よって被比較電圧Ｖin2 がＶin2 ＜Ｖref の場合、Ｖ２＜Ｖth1 となり、Ｖ３＝“Ｈ”、Ｖout ＝“Ｌ”となる。また、被比較電圧Ｖin2 がＶin2 ＞Ｖref の場合、Ｖ２＞Ｖth1 となり、Ｖ３＝“Ｌ”，Ｖout ＝“Ｈ”となる。以上により基準電圧Ｖref と被比較電圧Ｖin2 の比較が行われる。
【００２８】
上述のようにこのスイッチド・コンパレータＳＣＰ１の比較動作は、ＰチャンネルＦＥＴとＮチャンネルＦＥＴからなるＣＭＯＳトランジスタによって構成されるインバータＩＶ１，ＩＶ２の各々の閾値と各々のインバータの入力電圧とを比較することにより行われ、ＣＭＯＳトランジスタ内のＰチャンネルＦＥＴがオン状態の時、ＮチャンネルＦＥＴはオフするため、当該インバータの出力は速やかに“Ｈ”となる。
【００２９】
また、ＣＭＯＳトランジスタ内のＮチャンネルＦＥＴがオン状態の時、ＰチャンネルＦＥＴはオフするため、当該インバータ出力は速やかに“Ｌ”となる。
さらにこのＣＭＯＳトランジスタは、図７に示した比較器ＣＭＰよりも小さいトランジスタで構成できるため、ＭＯＳトランジスタの寄生容量が低減される。以上により、図１に示すスイッチド・コンパレータＳＣＰ１は図７に示す比較器ＣＭＰよりも高速動作が可能である。よって、図６の三角波電圧発生回路内の電流源ＩＳ１，ＩＳ２をオン／オフ駆動する比較駆動回路にスイッチド・コンパレータからなる比較駆動回路を用いることにより、駆動出力の遅延を解消し、高周波の安定した三角波を出力することができる。
【００３０】
図３は本発明の三角波電圧発生回路に組込まれる比較駆動回路の構成の実施例を示す。図３の比較駆動回路１は、図１で述べたスイッチド・コンパレータＳＣＰ１と、このコンパレータＳＣＰ１と同様な構成のスイッチド・コンパレータＳＣＰ２と、この各コンパレータＳＣＰ１，ＳＣＰ２の出力端にそれぞれ追加されたＣＭＯＳ構成のインバータＩＶ３，ＩＶ６とによって構成されている。
【００３１】
ここでスイッチド・コンパレータＳＣＰ２のスイッチＳ４，Ｓ５，Ｓ６、内部コンデンサＣ２、インバータＩＶ４，ＩＶ５は、スイッチド・コンパレータＳＣＰ１のスイッチＳ１，Ｓ２，Ｓ３、内部コンデンサＣ１、インバータＩＶ１，ＩＶ２にそれぞれ対応しており、インバータＩＶ４，ＩＶ５はＣＭＯＳ構成となっている。
【００３２】
そして、スイッチＳ１，Ｓ２はスイッチド・コンパレータＳＣＰ２の出力ＶＫ１によって、スイッチＳ３は同出力の反転値ＶＫＢ１によって、それぞれ制御され、また、スイッチＳ４，Ｓ５はスイッチド・コンパレータＳＣＰ１の出力の反転値ＶＫ２によって、スイッチＳ６は同出力ＶＫＢ２によって、それぞれ制御される。なお、スイッチＳ１〜Ｓ６は“Ｈ”信号入力でオンするものとする。
【００３３】
また、スイッチド・コンパレータＳＣＰ１は三角波出力電圧Ｖosc と基準電圧Ｖref1を入力してこの２つの電圧を比較し、スイッチド・コンパレータＳＣＰ２は三角波出力電圧Ｖosc と基準電圧Ｖref2を入力してこの２つの電圧を比較する。ここでも図６と同様にＶref1＞Ｖref2とする。
またインバータＩＶ１，ＩＶ２，ＩＶ４，ＩＶ５の閾値電圧を各々Ｖth1 ，Ｖth2 ，Ｖth4 ，Ｖth5 とし、Ｖth1 ＜Ｖth2 、Ｖth4 ＞Ｖth5 に設定している。
【００３４】
図３の具体的な動作を述べると、例えば三角波出力電圧Ｖosc が上昇中でＶosc ＜Ｖref1の場合、スイッチド・コンパレータＳＣＰ１は比較期間、スイッチド・コンパレータＳＣＰ２は内部コンデンサＣ２の充電期間となる。
この場合、スイッチド・コンパレータＳＣＰ２の出力信号ＶＫ１＝“Ｌ”，出力反転信号ＶＫＢ１＝“Ｈ”であり、これにより、スイッチＳ１，Ｓ２はオフ、Ｓ３はオンとなり、スイッチド・コンパレータＳＣＰ１は三角波出力電圧Ｖosc と基準電圧Ｖref1との比較状態に固定されている。
【００３５】
またこの場合、スイッチド・コンパレータＳＣＰ１の出力の反転信号ＶＫ２＝“Ｈ”，出力信号ＶＫＢ２＝“Ｌ”であり、これにより、スイッチＳ４，Ｓ５はオン、Ｓ６はオフとなり、スイッチド・コンパレータＳＣＰ２は基準電圧Ｖref2による内部コンデンサＣ２の充電状態に固定されている。
三角波出力電圧Ｖosc が上昇してＶosc ＞Ｖref1となると、スイッチドコンパレータＳＣＰ１側の各インバータＩＶ１〜ＩＶ３の出力は反転してＶＫ２＝“Ｌ”，ＶＫＢ２＝“Ｈ”となり、スイッチド・コンパレータＳＣＰ２は三角波出力電圧Ｖosc と基準電圧Ｖref2との比較状態に切換わり、その出力はＶＫ１＝“Ｈ”，ＶＫＢ１＝“Ｌ”となる。
【００３６】
これによりスイッチド・コンパレータＳＣＰ１は基準電圧Ｖref1による内部コンデンサＣ１の充電状態となり、同コンパレータＳＣＰ１側の出力ＶＫ２＝“Ｌ”，ＶＫＢ２＝“Ｈ”の条件が確保される。
次に三角波出力電圧Ｖosc が下降してＶosc ＜Ｖref2となると、スイッチド・コンパレータＳＣＰ２側の出力はＶＫ１＝“Ｌ”，ＶＫＢ１＝“Ｈ”となり、スイッチド・コンパレータＳＣＰ１は三角波出力電圧Ｖosc と基準電圧Ｖref1との比較状態に切換わり、その出力はＶＫ２＝“Ｈ”，ＶＫＢ２＝“Ｌ”となる。
【００３７】
これによりスイッチド・コンパレータＳＣＰ２は基準電圧Ｖref2による内部コンデンサＣ２の充電状態となり、同コンパレータＳＣＰ２側の出力ＶＫ１＝“Ｌ”，ＶＫＢ１＝“Ｈ”の条件が確保される。
以上の動作において、この比較駆動回路１のスイッチド・コンパレータＳＣＰ１側及びＳＣＰ２側の各出力信号ＶＫ２，ＶＫＢ２及びＶＫ１，ＶＫＢ１の少なくとも何れかを用いて図６の三角波発生回路内の電流源ＩＳ１，ＩＳ２をオン／オフ駆動することにより、発振用コンデンサＣosc の充放電を高速に切替え、安定な三角波電圧Ｖosc を発生させることができる。
【００３８】
図４は本発明の一実施例としての三角波電圧発生回路の要部の構成を示す。同図においては、図６のソース電流源ＩＳ１，シンク電流源ＩＳ２及び発振用コンデンサＣosc の前段部に、図３の比較駆動回路１を用い、電流源ＩＳ１，ＩＳ２のオン／オフを切換える駆動出力１ａとして図３の比較駆動回路１の出力信号ＶＫ２を用いている。
【００３９】
また、ソース電流源ＩＳ１内のスイッチＳ０１は“Ｈ”信号入力時にオン、シンク電流源ＩＳ２内のスイッチＳ０２は“Ｌ”信号入力時にオンになるよう設定している。
図５は図４の三角波電圧発生回路の動作波形を従来の図６の回路の対応波形と比較した図である。図５（ａ）の上側の波形は本発明の適用に基づく図４の三角波出力電圧Ｖosc の波形、同じく図５（ａ）の下側の波形は図４の比較駆動回路１の駆動出力１ａの波形である。また図５（ｂ）の上側の波形は従来の図６の三角波出力電圧Ｖosc の波形、同じく図５（ｂ）の下側の波形は図６の比較駆動回路０１の駆動出力０１ａの波形である。
【００４０】
ここで、発振用コンデンサＣosc は７．５ｐＦ、定電流源の出力電流はＩout1＝Ｉout2＝２００μＡとした。
従来の比較駆動回路０１において、三角波出力電圧Ｖosc が上限側の基準電圧Ｖref1を越えたのち、駆動出力０１ａが反転するまでの遅延時間が２０ｎｓであるのに対し、本発明の比較駆動回路１において、同様に駆動出力１ａが反転するまでの遅延時間は５ｎｓであり、このため、本発明の比較駆動回路１の方が発振用コンデンサＣosc の充放電の切換えが高速になり、高周波の安定した三角波出力が確保されている。
【００４１】
【発明の効果】
本発明によれば、三角波電圧発生回路において、発振用コンデンサ電圧である三角波電圧をその上下限値設定用の基準電圧と比較しながら、発振用コンデンサの充放電用の電流源をオン／オフ駆動する比較駆動回路に、
ＣＭＯＳインバータ等によって構成され、消費電流が少なく高速切替え動作が可能なスイッチド・コンパレータを２つ用い、
この２つのスイッチド・コンパレータが三角波電圧と上限値側基準電圧との比較動作及び三角波電圧と下限値側基準電圧との比較動作を互いに分担すると共に、互いに出力信号を授受して、一方のコンパレータが充電モードのとき、他方のコンパレータが比較モードとなる動作を交互に繰り返すようにしたので、
比較駆動回路の駆動出力切換わりの遅延時間を削減して、発振用コンデンサの充放電の切換えを高速にすることができ、振幅や周波数の安定な高周波三角波電圧を発生することができる。
【図面の簡単な説明】
【図１】本発明の比較駆動回路に用いるスイッチド・コンパレータの一実施例としての回路構成図
【図２】図１のスイッチド・コンパレータの一般的な動作を説明するための波形図
【図３】本発明の一実施例としての比較駆動回路の構成図
【図４】本発明の一実施例としての三角波電圧発生回路の構成図
【図５】図４の回路の動作を従来と比較する波形図
【図６】従来の三角波電圧発生回路の代表例を示す構成図
【図７】図６の比較駆動回路に用いられる比較器の代表的な回路構成図
【符号の説明】
１                      比較駆動回路
１ａ                    駆動出力
ＩＳ１                  ソース電流源
ＩＳ２                  シンク電流源
Ｓ０１，Ｓ０２          スイッチ
Ｃosc                   発振用コンデンサ
ＳＣＰ１，ＳＣＰ２      スイッチド・コンパレータ
ＩＶ１〜ＩＶ６          インバータ
Ｃ１，Ｃ２              内部コンデンサ
Ｓ１〜Ｓ６              スイッチ
Ｖosc                   三角波出力電圧
Ｖref1，Ｖref2          基準電圧
ＶＫ１，ＶＫ２，ＶＫＢ１，ＶＫＢ２    スイッチド・コンパレータの出力電圧および出力反転電圧
【図１】
0004483101.tif 000002
【図２】
0004483101.tif 000003
【図３】
0004483101.tif 000004
【図４】
0004483101.tif 000005
【図５】
0004483101.tif 000006
【図６】
0004483101.tif 000007
【図７】
0004483101.tif 000008