(57)【特許請求の範囲】
【請求項１】
第１電極と、第２電極と、前記第１電極および前記第２電極との容量が選択的に変更できる関係にある第１補助電極と、信号源と、制御回路とを備えた電気センサ装置であって、
前記制御回路は、
第１入力チャネルと第２入力チャネルとを有した入力部と、
第１入力と第２入力と出力とを有した決定部と、
出力部と、
を備え、
前記第１入力チャネルは前記信号源と前記第１電極と前記決定部の前記第１入力とに結合され、前記第１入力チャネルは少なくともひとつの第１入力チャネル電気部品を備え、
前記第２入力チャネルは前記信号源と前記第２電極と前記決定部の前記第２入力とに結合され、前記第２入力チャネルは少なくともひとつの第２入力チャネルの電気部品を備え、前記第２入力チャネルの電気部品のそれぞれは前記第１チャネルの電気部品の１つに対応し、
前記決定部の前記出力は前記出力部に結合され、
前記第２入力チャネルの電気部品のそれぞれは、対応する第１入力チャネルの電気部品と電気的に整合がとられた、
前記装置。
【請求項２】
第１電極と、該第１電極との容量が選択的に変更できる関係にある第２電極と、信号源と、制御回路とを備えた電気センサ装置であって、
前記制御回路は、
第１入力チャネルと第２入力チャネルとを有した入力部と、
第１入力と第２入力と出力とを有した決定部と、
出力部と、
を備え、
前記第１入力チャネルは前記信号源と前記第１電極と前記決定部の前記第１入力とに結合され、前記第１入力チャネルは第１入力チャネルの電気部品を少なくともひとつ備え、
前記第２入力チャネルは前記信号源と前記決定部の前記第２入力とに結合され、前記第２入力チャネルは第２入力チャネルの電気部品を少なくともひとつ備え、前記第２入力チャネルの電気部品のそれぞれは前記第１入力チャネルの電気部品の１つに対応し、
前記決定部の前記出力は前記出力部に結合され、
前記第２入力チャネルの電気部品のそれぞれは、対応する第１入力チャネルの電気部品と電気的に整合がとられた、
前記装置。
【請求項３】
請求項１記載の装置であって、
前記第１入力チャネルの電気部品の最初のひとつは入力端子と出力端子と制御端子とを有する第１トランジスタを備え、前記第１トランジスタの前記入力端子は前記信号源と前記第１電極とに結合され、前記第１トランジスタの前記出力端子は前記決定部の前記第１入力に結合され、
前記第２入力チャネルの電気部品の最初のひとつは入力端子と出力端子と制御端子とを有する第２トランジスタを備え、前記第２トランジスタの前記入力端子は前記信号源と前記第２電極とに結合され、前記第２トランジスタの前記出力端子は前記決定部の前記第２入力と結合された、
前記装置。
【請求項４】
請求項２記載の装置であって、
前記第１入力チャネルの電気部品の最初のひとつは入力端子と出力端子と制御端子とを有した第１トランジスタを備え、前記第１トランジスタの前記入力端子は前記信号源と前記第１電極とに結合され、前記第１トランジスタの前記出力端子は前記決定部の前記第１入力に結合され、
前記第２入力チャネルの電気部品の最初のひとつは入力端子と出力端子と制御端子とを有した第２トランジスタを備え、前記第２トランジスタの前記入力端子は前記信号源と前記決定部の前記第２入力に結合された前記第２トランジスタの前記出力端子とに結合された前記装置。
【請求項５】
請求項３または４記載の装置であって、前記第１入力チャネルは第１ピーク検出回路を備えた前記装置。
【請求項６】
請求項５記載の装置であって、
前記第１ピーク検出回路は、
前記第１トランジスタの前記出力回路と前記決定部の前記第１入力とに結合された第１整流器と、
前記第１整流器と前記決定部の前記第１入力とに結合された第１キャパシタと、
を備えた前記装置。
【請求項７】
請求項５記載の装置であって、前記第１整流器は第１ダイオードを備えた前記装置。
【請求項８】
請求項５記載の装置であって、
前記第１ピーク検出回路は、
前記第１トランジスタの前記出力端子と前記決定部の前記第１入力とに結合された第３トランジスタと、
前記第３トランジスタと前記決定部の前記第１入力とに結合された第１キャパシタと、
を備えた前記装置。
【請求項９】
請求項５記載の装置であって、前記第２入力チャネルは、更に、第２ピーク検出回路を備えた前記装置。
【請求項１０】
請求項９記載の装置であって、
前記第１ピーク検出回路は、
前記第１トランジスタの前記出力端子と前記決定部の前記入力とに結合された第１整流器と、
前記第１整流器と前記決定部の前記第１入力とに結合された第１キャパシタと、
を備え、
前記第２ピーク検出回路は、
前記第２トランジスタの前記出力端子と前記決定部の前記第２入力とに結合された第２整流器と、
前記第２整流器と前記決定部の前記第２入力とに結合された第２キャパシタと、
を備えた前記装置。
【請求項１１】
請求項１０記載の装置であって、前記第１整流器と前記第２整流器との少なくともひとつはダイオードを備えた前記装置。
【請求項１２】
請求項９記載の装置であって、
前記第１ピーク検出回路は、
前記第１トランジスタの前記出力端子と前記決定部の前記第１入力とに結合された第３トランジスタと、
前記第３トランジスタと前記決定部の前記第１入力とに結合された第１キャパシタと、
を備え、
前記第２ピーク検出回路は、
前記第２トランジスタの前記出力端子と前記決定部の前記第２入力とに結合された第４トランジスタと、
前記第４トランジスタと前記決定部の前記第２入力とに結合された第２キャパシタと、
を備えた、前記装置。
【請求項１３】
請求項３または４記載の装置であって、前記第１入力チャネルは第１開平演算器を備えた前記装置。
【請求項１４】
請求項１３記載の装置であって、前記第２入力チャネルは第２開平演算器を備えた前記装置。
【請求項１５】
請求項１または２記載の装置であって、前記出力部は出力線を備えた前記装置。
【請求項１６】
請求項１５記載の装置であって、前記出力線は制御装置に結合された前記装置。
【請求項１７】
請求項１記載の装置であって、前記出力部は駆動トランジスタを備えた前記装置。
【請求項１８】
請求項１７記載の装置であって、
前記駆動トランジスタは入力端子と出力端子と制御端子とを備え、
前記決定部の前記出力は前記駆動トランジスタの前記制御端子に結合された、前記装置。
【請求項１９】
請求項１８記載の装置であって、前記駆動トランジスタの前記出力端子は制御装置に結合された前記装置。
【請求項２０】
請求項１または２記載の装置であって、前記出力部はラッチを備えた前記装置。
【請求項２１】
請求項２０記載の装置であって、前記ラッチは自己保持するラッチを備えた前記装置。
【請求項２２】
請求項２１記載の装置であって、前記ラッチは制御装置に結合された前記装置。
【請求項２３】
請求項１または２記載の装置であって、前記制御回路は集積回路上で実現された前記装置。
【請求項２４】
請求項１記載の装置であって、前記制御回路は集積回路上で実現され、前記集積回路は前記第１電極と前記第２電極との少なくともひとつに近接した前記装置。
【請求項２５】
請求項２記載の装置であって、前記制御回路は集積回路上で実現され、前記集積回路は前記第１電極に近接された前記装置。
【請求項２６】
請求項１または２記載の装置であって、前記信号源は周期的な出力信号を提供した前記装置。
【請求項２７】
請求項１または２記載の装置であって、前記信号源は発振器を備えた前記装置。
【請求項２８】
請求項３または４記載の装置であって、前記第１トランジスタと前記第２トランジスタとの少なくともひとつはｎチャネル金属酸化膜トランジスタを備えた前記装置。
【請求項２９】
請求項３または４記載の装置であって、前記第１トランジスタと前記第２トランジスタとの少なくともひとつはｐチャネル金属酸化膜トランジスタを備えた前記装置。
【請求項３０】
請求項３または４記載の装置であって、前記第１トランジスタと前記第２トランジスタとの少なくともひとつはｎｐｎバイポーラトランジスタを備えた前記装置。
【請求項３１】
請求項３または４記載の装置であって、前記第１トランジスタと前記第２トランジスタとの少なくともひとつはｐｎｐバイポーラトランジスタを備えた前記装置。
【請求項３２】
請求項１または２記載の装置であって、更に、前記信号源と前記第１電極とに結合された第１抵抗器を備えた前記装置。
【請求項３３】
請求項１記載の装置であって、更に、前記信号源と前記第１電極とに結合された第１抵抗器と、前記信号源と前記第２電極とに結合された第２抵抗器とを備えた前記装置。
【請求項３４】
請求項３または４記載の装置であって、更に、前記信号源と前記第１電極と前記第１トランジスタとに結合された第１抵抗器を備えた前記装置。
【請求項３５】
請求項３記載の装置であって、更に、前記信号源と前記第１電極と前記第１トランジスタとに結合された第１抵抗器と、前記信号源と前記第２電極と前記第２トランジスタとに結合された第２抵抗器とを備えた前記装置。
【請求項３６】
請求項１記載の装置であって、前記信号源は前記第１電極と前記第２電極との少なくともひとつに電気信号を提供した前記装置。
【請求項３７】
請求項２記載の装置であって、前記信号源は前記第１電極に電気信号を提供した前記装置。
【請求項３８】
請求項１記載の装置であって、前記第２電極は、更に、基準電位に結合された前記装置。
【請求項３９】
請求項３８記載の装置であって、前記基準電位はグランドである前記装置。
【請求項４０】
請求項１または２記載の装置であって、前記第１補助電極は電気的なグランドに結合された前記装置。
【請求項４１】
請求項１記載の装置であって、更に、前記第１電極および前記第２電極との容量が変更できる関係にある第２補助電極を備えた前記装置。
【請求項４２】
請求項４１記載の装置であって、前記第１補助電極と前記第２補助電極との少なくともひとつが、電気的なグランドに結合された前記装置。
【請求項４３】
請求項２記載の装置であって、更に、前記第１電極との容量が変更できる関係にある第２補助電極を備えた前記装置。
【請求項４４】
請求項４３記載の装置であって、前記第１補助電極と前記第２補助電極との少なくともひとつが、電気的なグランドに結合された前記装置。
【請求項４５】
請求項１記載の装置であって、
前記装置は、前記第１電極と前記第１補助電極との間の容量の変化と、前記第２電極と前記第２補助電極との間の容量の変化との少なくともひとつの変化に応じて、前記決定部の出力で決定部出力信号を生成する前記装置。
【請求項４６】
請求項２記載の装置であって、
前記装置は、前記決定部の出力で決定部出力信号を生成し、
前記第１電極と前記第１補助電極との間の容量の変化に応じて、前記決定部出力信号は変化する前記装置。
【請求項４７】
請求項１または２記載の装置であって、前記第１電極と前記第１補助電極との間の分離距離は選択的に可変長である前記装置。
【請求項４８】
請求項１または２記載の装置であって、前記第１補助電極の表面積に対する前記第１電極の表面積が可変である前記装置。
【請求項４９】
請求項１または２記載の装置であって、前記第１電極および前記第１補助電極は、第１誘電率を有する第１媒体と第２誘電率を有する第２媒体とを選択的に備えるように構成されている前記装置。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本願は、２００１年１１月２０日提出の米国仮特許出願第６０／３３４、０４０号、全て２００１年１２月１８日提出の第６０／３４１、３５０号、第６０／３４１、５５０号及び第６０／３４１、５５１号、及び２００２年６月１３日提出の第６０／３８８、２４５号の各出願の優先権を主張し、２００４年３月３０日に発行の米国特許第６，７１３，８９７号となっている２００１年１０月２５日の米国出願日を持つ米国特願第１０／０２７、８８４号の部分継続出願であり、同特願番号第１０／０２７，８８４号は２００１年１１月２０日発行の米国特許第６，３２０，２８２号となっている１９９９年１月１９日の米国出願日を持つ米国特願第０９／２３４，１５０号の継続出願である。
【０００２】
本発明はタッチパネル・システムに関係し、特にタッチスイッチ（すなわち、例えば指でタッチパッドまたはその周囲に接触することにより操作されるスイッチ）と機械的スイッチの代用として使用される関連の制御回路に関係する。
【背景技術】
【０００３】
（発明の背景）
家事応用、機械工具及びその他の民生及び工業装置を含む全ての型式の装置を制御するため機械的スイッチが長い間使用されてきた。機械的スイッチは通常基板上に取付けられ、基板への何らかの型式の貫通を必要とする。これらの貫通は、スイッチ自体の貫通と共に、埃、水及びその他の汚染物質が基板中に進入するまたはスイッチ内に取り込まれることを可能とし、従って電気的短絡やその他の不正動作を生じる。
【０００４】
タッチスイッチはしばしば従来の機械的スイッチを置換えるのに使用される。機械的スイッチと異なり、タッチスイッチは壊れるまたは磨耗する可動部品を含んでいない。さらに、タッチスイッチは、基板上の開口部の必要性なしに、連続した基盤シート、すなわちスイッチパネル上に取付けまたは形成可能である。機械的スイッチの代わりのタッチスイッチの使用はそれ故、汚染物質が存在するであろう環境下では特に有利である。これは汚染物質の進入を可能とする基板上の開口部なしに作成可能であるためタッチスイッチ・パネルはまた通常の機械的スイッチパネルより簡単に清掃可能である。
【０００５】
既知のタッチパネルは通常１つ以上の電極を有するタッチパッドを含む。タッチパッドは、通常複雑でタッチパッドから遠隔の制御またはインターフェース回路と通信する。関連電極の周囲に電場を作成するタッチパッドを含む１つ以上の電極に信号が通常与えられる。制御／インターフェース回路は電場への擾乱を検出し、制御装置により使用される応答を発生させる。
【０００６】
タッチスイッチは機械的スイッチに付随する多くの問題を解決するが、既知のタッチスイッチ設計は完全ではない。例えば、多くの既知のタッチスイッチは、水またはその他の液体のような汚染物質が基板上に存在すると不正動作をする。汚染物質はタッチパッドの周囲に作成された電場の導体として作用し、意図しないスイッチ駆動を発生する。このような汚染物質が一般的に見出される、厨房やある種の工場環境の区域ではこれは問題を生じる。
【０００７】
既存のタッチスイッチ設計はまた漏話、すなわち隣接するタッチパッドの周囲の電場間の干渉に付随する問題もこうむる。漏話により誤ったタッチスイッチが駆動される、または単一のタッチパッドに近接する接触により２個のスイッチが同時に駆動される。
【０００８】
多くの既知のタッチスイッチ設計は、タッチパッド自体またはタッチパッドからその関連制御回路へ延びるリード線に影響する電気雑音またはその他の干渉により、意図しない作動を蒙る。この問題は、従来のタッチスイッチ設計の場合には頻発する、タッチパッドが制御回路から相当遠距離にある応用例ではさらに悩ましい問題である。
【０００９】
既存のタッチスイッチ設計は、制御している装置とインターフェースするために一般に複雑な制御回路を必要とする。これらの制御回路は回路基板上で相当な空間を占める多数の個別部品を含むことが多い。その物理的寸法から、制御回路はタッチパッド自体から相当距離のところに通常位置している。制御／インターフェース回路の物理的寸法とタッチパッドからのその遠隔性が、漏話や電気的雑音及び干渉への敏感性のような、上述した多数の問題をさらに悪化させる。寸法と遠隔性はまた全体のタッチスイッチ・パネル設計を複雑化し、生産コストと複雑度を増加させる。
【００１０】
いくつかの既知のタッチスイッチ設計は、タッチパッドからインターフェース／制御回路へまたは被制御装置への別個の接地リード線を必要とする。従来の機械的スイッチを利用するある種の装置はこのような接地リード線を必要とせず、容易に収容できない。前記タッチスイッチを使用するためこのような装置に適合させるには、特別な接地設備の追加を必要とし、従って設計、生産時間、複雑度、及びコストが増大する。これらの接地リード線要件は、タッチスイッチ・パネルの従来の機械的スイッチパネルとの簡単で直接的な置換えを排除する。
【００１１】
タッチスイッチ設計の最近の改良は、タッチスイッチ自体の入出力インピーダンスを低下させ、これにより汚染物質や外部雑音源による誤った作動の影響を受けにくくする技術を含む。米国特許題５、５９４、２２２号は、多くの以前の設計より汚染物質と電気的雑音の存在下でより不正動作しにくい低インピーダンス・タッチスイッチ設計を記述している。この方式は従来技術よりいくつかの利点を有しているが、その応用を限定するいくつかの属性がある。例えば、生成されるスイッチは温度変動に敏感である。出力の温度変化が正当な信号変化に対して小さく、かつトランジスタ変動により誘起される信号変動に対して小さい限り、単一のトランジスタまたはその他の増幅装置で十分満足できる。しかしながら、この技術は被制御装置とインターフェースするためには追加回路の使用を必要とし、全体のタッチスイッチ設計へのコストと複雑度を増加する。補償を可能とするダイナミックレンジが殆ど無く、かつ温度変化が正当な信号変化に対して重大である応用では、温度の効果を除去するまたは減少することが可能な異なる方式がより望ましい。
【００１２】
この技術の低インピーダンス方式は、有限量のインピーダンスを有する汚染物質とある有限量のインピーダンスを有する人間の接触との間を区別可能であるが、この技術は非常に低レベルのインピーダンス間を区別するには十分ではない。タッチスイッチ全体（即ち、内部及び外部電極）が大量の汚染物質により覆われている時にこのような状況が存在する。金属の皿のような伝導材料がタッチスイッチ全体を覆っている時にも同様の、基本的にはゼロ・インピーダンス状態が存在する。
【００１３】
本願と同じ譲渡人に譲渡され、引用により本明細書に含まれる、米国特願一連番号第０８／９８６、９２７号は、タッチスイッチに影響するコモンモード擾乱に関連する問題の多くを解決する差動測定回路を有するタッチスイッチ装置を開示する。例えば、２電極タッチパッドを有するタッチスイッチが、各電極の周りに電場を発生するよう構成可能である。両方の電極を実質的に覆っている汚染物質のようなコモンモード擾乱は、電極の各々の周りの電場に実質的に等しく影響することが考えられる。各電極は差動測定回路への擾乱に比例する信号を与える。それ故電極からの信号は実質的に等しいものと考えられるため、差動測定回路は差分を検出せず、コモンモード擾乱には応答しない。反対に、電極の一方のみのまわりの電場が擾乱を受けた場合、差動測定回路への当該電極により与えられる信号は、他方の、影響されない電極により与えられるものとは実質的に異なるものとなるであろう。電極の特定の刺激状態を基にしたスイッチ作動を発生可能な、または電極の多数の刺激状態を基にした情報を提供可能な刺激を基にして出力を与えることにより差動回路は応答可能である。
【００１４】
差動測定回路方式は従来技術で公知の多くの問題を解決するが、これは相対的に複雑で設計と製造が高価となる。差動測定回路は通常従来の制御回路より多数の部品を含む。追加の部品はタッチスイッチ・パネル上のより多くの空間を占有し易い。このため、制御回路は非差動回路設計のものよりタッチパッドからさらに遠方となりやすく、タッチパッドとその制御回路との間により長いリード線を必要とする。これは電気的干渉と関係する問題を実際に悪化させる。さらに、差動測定回路を組み立てる際、部品の整合が重要となる。適切な部品整合は余分な製造の負荷を与え、コストの追加となりやすい。また、差動検出技術を使用するとき、生成信号は、特に低インピーダンス応用では電極の絶対信号変化のダイナミックレンジと比較して相対的に小さい。それ故、生成信号は雑音とその他の環境効果により影響される。差動信号の適切なバッファリングは、スイッチまたはバッファを構成する別の部品の使用を通常必要とする。さらに、遠隔の制御回路からパルス信号のような刺激が印加された時、パルス信号も影響される。パルス発生回路のような刺激発生回路は通常多数の部品を必要とし、検出電極と干渉する物理空間を占有する。それ故、信号発生回路は、センサの信号対雑音比性能を有効に減少させる、検出電極に意図せずに影響するまたはバイアスをかけるよう物理空間を占有する場合はこれを検出電極から物理的に遠隔に配置する必要が有る。
【００１５】
以上の改良はスイッチ間の漏話の結果としての意図しないスイッチ作動やその制御回路への電気的干渉の効果を減少可能ではあるが、これらの問題を完全に除去するわけではない。また、これらはある種のタッチスイッチ応用での別個の接地回路の必要性を解決していないし、またはこれに関する問題も解決していない。さらに、以上の機能が出来る限り小さな物理構造を用いて実装可能である場合にはこれは有利である。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
（発明の要約）
本発明の目的は、タッチスイッチが各種の擾乱により影響される時に意図しないスイッチ作動を防止するよう、タッチスイッチとその関連制御回路に近接する汚染物質、電気的干渉及びその他の擾乱の存在により実質的に影響されない信頼できるタッチスイッチ装置を提供することである。
【００１７】
本発明の目的はまた、タッチスイッチとそれらが使用可能な多数の異なる応用例との間のインターフェース要件を簡略化し、従ってタッチスイッチ・パネルが機械的スイッチ・パネルの直接的なプラグイン交換として容易に役立つことが出来るようにすることである。
【００１８】
本発明は、タッチパッドとタッチパッド近傍に配置した制御回路とを含むタッチスイッチ装置を提供する。タッチパッドと制御回路は誘電基板上に取付けられる。制御回路は装置の全体寸法と比較して小さい。望ましい実施例では、制御回路は1個以上の集積回路に実質的に減少される。集積回路実施例における制御回路の物理的簡潔性は、タッチスイッチのコモンモード干渉や漏話及び隣接するタッチスイッチ間の干渉の敏感性を減少する。集積回路方式はまた制御回路部品のより良い整合と平衡化も提供する。
【００１９】
本発明のタッチスイッチは各種の望ましい実施例で構成可能である。ある種の実施例では、タッチスイッチは従来の機械的スイッチの接点保持型式を模擬することも可能である。他の実施例では、タッチスイッチは機械的スイッチの瞬接型式を模擬することも可能である。また、他の実施例ではタッチスイッチは検出電極の検出に対して複数出力を提供可能である。
【００２０】
望ましい実施例では、タッチパッドは第１電極と第１電極に近接する第２電極とを有する。電極の少なくとも一方は局所制御回路に電気的に結合される。第１及び第２電極と局所制御回路は通常基板の同一面上に配置され、基板の反対側の面はタッチ面として使用される。しかしながら、これらは同一面上である必要は無く、基板の対向面に配置してもよい。
【００２１】
別の実施例では、タッチパッドは局所制御回路と電気的に結合されている単一の電極を有する。他の別の実施例では、タッチパッドは２つ以上の電極を有することも可能である。
【００２２】
望ましい実施例では、制御回路は、信号を発生し、これをタッチパッドに与えて、タッチパッドを含む１つ以上の電極のまわりに電場を発生する装置を含む。または、このような信号を他のどこかで発生し、１つ以上の電極に与えてその周りに１つ以上の電場を作成してもよい。制御回路は、タッチスイッチに隣接する基板に接触するまたは接近する使用者の指先のような、それへの刺激に応答して電場への擾乱を検出する。家事応用または工業機械のような被制御装置が使用するための制御信号を発生することにより制御回路はこのような電場擾乱に選択的に応答する。
【００２３】
望ましい実施例では、制御回路は、第１電極、第２電極のどちらかまたは両方の近傍での刺激の導入に応答して、第１及び第２電極間の電位の差を検出し応答する。このような差動測定回路は、温度、電気的雑音、電源変動、及びその他の入力のようなコモンモード信号（すなわち、両方の電極に近似的に等しく影響を与えるような信号）の拒絶を提供する。差動測定回路はまた、タッチスイッチに隣接する基板への汚染物質の印加から起因するコモンモード信号の拒絶も提供する。
【００２４】
望ましい実施例では、信号は第１電極と第２電極に印加される。信号は制御回路内からまたはよそから発生される。電位が各電極で発生され、従って、電極の各々の周りに電場が発生される。２個の整合したトランジスタが差動測定回路に配置され、第１トランジスタは第１電極に接続され、第２トランジスタは第２電極に接続される。各トランジスタの出力はピーク検出回路に接続され、各ピーク検出回路の出力はまた決定回路に与えられる。
【００２５】
ユーザーにより電極が接触されたまたは接近した時のように、その対応する電極の周りの電場が変化した時に各トランジスタの出力が変化する。ピーク検出回路はトランジスタの出力の変化に応答し、ピーク電位に対応する信号をトランジスタから決定回路に与える。決定回路は所定の方法でピーク電位を使用して制御回路の他の部分により使用される出力を与える。
【００２６】
望ましい実施例では、内部及び外部電極は、第１電極の周りの電場への擾乱が第２電極のまわりの電場への擾乱の程度より大きい時に、決定回路が高レベル出力を与えるように決定回路への入力と動作的に関連している。逆に、第２電極の周りの電場への擾乱が第１電極の周りの電場への擾乱の程度より大きい時には決定回路は低レベル出力を与える。両電極の周りの電場が多かれ少なかれ等しく擾乱された時、決定回路は低レベル出力を与える。
【００２７】
例えば、指先が第２電極ではなく第１電極を実質的に覆った時に第１条件が作成される。例えば、指先または汚染物質が第１電極ではなく第２電極を実質的に覆った時に第２条件が作成される。例えば、汚染物質または金属の鍋のような物体が第１及び第２電極の両方を覆った時に第３条件が作成される。
【００２８】
決定回路出力は電気ラッチのような他の回路部品に与えられ、これは決定回路出力状態に応じて制御回路から制御信号を選択的に出力させる。望ましい実施例では、決定回路からの高レベル出力は制御回路から制御信号を最終的に出力させ、一方低レベル出力に応答して制御信号は出力されない。別の実施例では、決定回路からの低レベル出力が制御回路からの制御信号を出力させ、一方高レベル出力に応答して制御信号は出力されない。
【００２９】
本発明のタッチスイッチ装置は、装置のオンとオフ、温度調節、またはクロックまたはタイマの設定のような、機械的スイッチにより実行可能な殆ど全ての機能を実行するために使用可能である。これは既存のタッチスイッチの代わりに使用可能であり、かつそれに付随する問題を解決可能である。これは機械的メンブレーン型式スイッチの直接の置換えとしても使用可能である。本発明のタッチスイッチ装置は、温度変動が激しい、相当量の汚染物質が存在可能な、またはタッチパッド上に金属物体が配置される環境下での使用に適している。
【００３０】
本発明の他の目的は、タッチパッド電極と論理及び決定回路との間でより有効に信号を通信する入力回路部分を提供することである。望ましい実施例では、制御回路のこれらの入力部分は、高周波数過渡パルスを直流信号に変換するため各種の構成で能動素子とピーク検出回路を含む。これらの実施例はより複雑な交流処理回路の必要性を除去可能であり、タッチスイッチ組立体の集積回路の寸法とコストを減少する直流処理回路の使用を可能とする。また、これらの望ましい実施例は、入力電極の電場と対応する、ピーク検出回路と関係する電場を放電可能である。
【００３１】
他の望ましい実施例では、接合パッドと配線接合構成により生じる浮遊容量の無用な効果は、上述した制御回路の入力部分のスワンピング（ｓｗａｍｐｉｎｇ）容量を含むことにより補償される。本発明のこれらの実施例によるスワンピングは浮遊容量により発生する差動測定回路の不均衡を除去可能であり、これにより決定回路へ行くより矛盾のない電気情報を提供可能である。
【００３２】
他の望ましい実施例では、浮遊電流及び時折タッチパッドの入力電極の高静電電位により生じる損傷からの制御回路の保護が、制御回路の入力部分の能動ブロッキング素子構成により提供される。
【００３３】
他の望ましい実施例は高雑音及びその他の環境下で統計的フィルタリングとサンプリングを提供する。また、その他の望ましい実施例は差動測定技術を使用して決定回路へ送られる入力信号の線形化を提供する。
【００３４】
本発明の目的は、タッチ検出スイッチによるメンブレーン及びその他の機械的スイッチの直接置換えを容易にする、２重接続ラッチ回路を提供することでもある。望ましい実施例では、このラッチ回路構成は、タッチスイッチ組立体の制御及び集積回路を製造するために使用されるドープされた基板から発生する本質的な漏れ電流路からの分離を提供可能である。本発明により利用される回路の入力構成の利点を利用するアナログ出力を提供することも本発明の目的である。
【実施例１】
【００３５】
（図面の詳細な説明）
各々がデビッド・ディー・コールドウェルを発明者として名指している、米国特許第５、５９４、２２２号、第５、８５６、６４６号、第６、３１０、６１１号、及び第６、３２０、２８２号と、全て２００２年１０月１５日提出の、デビッド・ディー・コールドウェルを発明者として名指している、インテリジェントな戸棚システム（Intelligent Shelving System）という発明の名称の米国特願一連番号第１０／２７１、９３３号、モールド／集積タッチスイッチ／制御パネル組立体とこれを製造する方法（Molded／Integrated Touch Switch／Control Panel Assembly and Method for Making Same）という発明の名称の第１０／２７２、２１９号、統合装飾を有するタッチスイッチ（Touch Sensor with Integrated Decoration）という発明の名称の第１０／２７２、０４７号、集積タッチセンサと光装置（Integrated Touch Sensor and Light Apparatus）という発明の名称の第１０／２７１、４３８号は、引用により本明細書に含まれる。
【００３６】
本発明は１つ以上の電極と制御回路とを有するタッチパッドを含むタッチスイッチ装置に関係する。制御回路を図示する図面の多数は、タッチパッドと関連して明瞭性のため回路を大きく図示している。しかしながら、通常の応用例では、制御回路はタッチパッドと比較して小さく、１つ以上の集積回路チップの形式であることが望ましい。
【００３７】
図１は本発明のタッチスイッチ装置２０の望ましい実施例の斜視図である。タッチスイッチ装置２０はタッチパッド２２、８出力端子ＰＩＮ１−ＰＩＮ８を有する集積回路（ＩＣ）チップ２６を含む制御回路２４と、第１及び第２抵抗Ｒ１とＲ２とを含む。図示の実施例では、タッチパッド２２は第１電極Ｅ１と第２電極Ｅ２とを含むが、タッチパッドは２電極以上でも以下でも含んでよい。制御回路２４は個別電子部品を使用しても製造可能であるが、ＩＣチップ２６のような単一の集積回路チップで制御回路２４を実施することが望ましい。
【００３８】
ＩＣチップ２６の端子ＰＩＮ１−ＰＩＮ８を介して、制御回路２４は、第１及び第２抵抗Ｒ１とＲ２、第１及び第２電極Ｅ１とＥ２，及び遠隔装置（図示せず）から制御及び／または電力信号を供給するよう構成されている入力線路３０に電気的に結合され、通信する。制御回路２４はまた第１出力線路３２を使用して遠隔装置（図示せず）とも通信する。いくつかの実施例では、第２出力線路３４も遠隔装置（図示せず）との通信に使用される。
【００３９】
図２は、タッチスイッチ装置２０を含む部品が前面３６と対向背面３７とを有する誘電基板３５上に取付けられている本発明の標準的なタッチスイッチ２０の部分断面図である。図示の実施例では、第１及び第２電極Ｅ１とＥ２は基板３５の背面３７に取付けられる。ＩＣチップ２６も、第１及び第２電極Ｅ１とＥ２に近接する基板３５の背面３７に取付けられている。図１と図２の両方から分かるように、望ましい実施例では、制御回路２４を含むＩＣチップ２６はタッチパッド２２に非常に近接して取付けられることが考慮されている。
【００４０】
基板３５は、ガラス、プラスチック、セラミック、またはその他の適切な誘電材料のような相対的に堅牢な誘電材料を通常含む。しかしながら、基板３５は、柔軟な材料を含む、その他の適切な誘電材料を含んでもよい。コンソリディテッド・グラフィックス第ＨＳ−５００、型式５６１、レベル２、０．００５インチ（０．０１２７ｃｍ）厚のポリエステル材が適切な柔軟基板の例である。タッチスイッチ装置部品が柔軟基板に取付けられる実施例では、柔軟なキャリアは以後しばしば、他の一般的により堅牢な基板に印加される。
【００４１】
望ましい実施例では、基板３５は約３ｍｍの一様厚さを有するガラスから構成される。他の実施例では、使用する材料の型式、その機械的及び電気的特性、特定の応用に必要とされる物理的強度と電気的感度に応じて基板３５の厚さは変化する。ガラスとプラスチック基板の最大機能厚さは数インチのオーダーである。しかしながら、多くの実際的な応用例では、ガラス基板は１．１ｍｍから約５ｍｍの厚さの範囲であり、プラスチック基板は幾分厚くなる。
【００４２】
図１及び図２に示すような望ましい実施例では、第２電極Ｅ２は第１電極Ｅ１を実質的に取囲む。第１電極Ｅ１と第２電極Ｅ２との間に空間２８が配置される。第１電極Ｅ１は、ユーザーが基板３５の前面３６の対応部に接触した時にユーザーの指先またはその他の人間の付属体により「覆われる」ような寸法となっている。ある望ましい実施例では、第１電極Ｅ１は正方形で、第２電極Ｅ２はまわりの正方形パターンに配置され、第１電極Ｅ１の形状に適合する。
【００４３】
図１と図２に図示したタッチパッド配置は第１及び第２電極Ｅ１とＥ２の望ましい配置を表しているが、電極配置は広範囲の応用を収容するため広範囲に変更可能であることを認識すべきである。例えば、電極寸法、形状及び配置は、タッチスイッチ２０を駆動するよう考えられた付属体のまたはその他の刺激の寸法を収容するため変更してもよい。例えば、特定の応用例では、指ではなく手がタッチスイッチ２０を作動させる刺激を与えることを必要とする。このような応用例では、第１及び第２電極Ｅ１とＥ２はより大きくなり、さらに離れている。
【００４４】
第１電極Ｅ１は、以下には限定されないが、矩形、台形、円、楕円、三角形、六角形、八角形を含む多数の異なる幾何学的形状を取りうる。第１電極Ｅ１の形状に係らず、第２電極Ｅ２は隔置した関係で第１電極Ｅ１を少なくとも部分的に取囲むよう構成可能である。しかしながら、本発明の利点を得るためには、第２電極Ｅ１がたとえ部分的にでも第１電極を取囲むことは必要ではない。例えば、第１及び第２電極Ｅ１とＥ２は図３に示すように、互いに隣接してもよい。別の実施例では、第２電極Ｅ２を削除してもよい。
【００４５】
さらに、電極構成は同一面である必要もなく、球、立方体、またはその他の幾何形状に適合する３次元形状も可能である。この設計の柔軟性は、可変形状と組成の基板により、本発明を広範囲の応用例で使用することを可能とする。ある種の応用例では、タッチパッド２２及び制御回路２４が配置されている基板３５に実際に接触する必要もない。
例えば、図８は、第１及び第２電極Ｅ１とＥ２が温度ガラス窓１１０の第１面１１１の外部表面１１３に取付けられ、窓の対向面１１２の外部表面１１４に近接して適切な刺激１１５をユーザーが与えることにより作動可能であるタッチスイッチ装置２０を図示している。
【００４６】
上述したように、第１及び第２電極Ｅ１とＥ２は同一面である必要はない。これらは基板表面の異なる面、または全く異なる基板に取付け可能である。例えば、図９は、第１電極Ｅ１は基板３５の第１面３６に取付けられ、第２電極Ｅ２とＩＣチップ２６は基板３５の第２対向面３７に取付けられているタッチスイッチ装置２０を図示している。第１及び第２電極Ｅ１とＥ２が基板の同一面上にある応用例では、ＩＣチップ２６は電極と基板の同じ面上に、または基板のほかの面上に取付け可能である。第１及び第２電極が基板の異なる面、または全く異なる基板上に取付けられている場合、ＩＣチップ２６は電極のどちらかと同じ面上、または全く異なる面または基板上に取付け可能である。しがしながら、ＩＣチップ２６は電極に密接して取付けられることが望ましい。
【００４７】
第１電極Ｅ１は固体の導体であることが望ましい。しかしながら、第１電極Ｅ１は複数個の穴を有してもよいし、または網状または格子パターンを有してもよい。ある実施例では、第２電極Ｅ２は第１電極Ｅ１を部分的に取囲む細いリボンの形状を取る。第１及び第２電極Ｅ１とＥ２が単に互いに隣接しているような他の実施例では、第２電極Ｅ２も固体の導体でもよいし、または網状または格子パターンを有してもよい。
【００４８】
制御回路２４は多数の異なる方法で設計され、交流、周期的変動直流（矩形波のような）、連続直流、等のような各種の電源で使用してもよい。図４−７は、各種の電源と多様な動作モードでの使用に容易に適合する望ましい制御回路設計を図示する。図４実施例は差動入力ストローブ動作モードで矩形波直流電力を使用し、図５実施例は差動入力連続直流モードで連続直流電力を使用し、図６実施例はシングルエンデッド入力ストローブモードで矩形波直流電力を使用し、図７実施例はシングルエンデッド入力連続直流モードで連続直流電力を使用している。
【００４９】
図４−７から、制御回路２４は各種の異なる動作モードに容易に適合可能であることは明らかである。以上の４動作モードは、本発明により可能な設計柔軟性を表示するために詳細に説明される。しかしながら、本発明はこれらの４動作モードに必ずしも限定されないことを認識すべきである。特定の応用で使用される特定の動作モードと電源は被制御装置の要件と仕様に主に依存する。
【００５０】
図４−７の箱部分Ｂ１とＢ２は、ＩＣチップ２６に配置されるものと考えられる部品と、電極Ｅ１とＥ２、抵抗Ｒ１とＲ２、被制御装置（図示せず）、及び入出力線路３０と３２の各々のような、ＩＣチップ２６外に配置される部品との間の境界を指示する。箱部分Ｂ１とＢ２の外側の図４−７の部分はＩＣチップ２６上に配置されているものと考えられ、４枚の図面とここで図示する動作モード全てで同一である。箱部分Ｂ６は制御回路の入力部分を含む。箱部分Ｂ６に含まれる入力部分の各種構成は以下の図１１Ａ−１８Ｅを参照して説明される。
【００５１】
図４−７は、その機能を以下で説明する、始動及びバイアス部分４０、パルス発生器及び論理部分５０、決定回路部分６０、自己保持ラッチ部分７０を含む制御回路２４を図示する。以上の回路部分４０、５０、６０、７０の各々は、電子集積回路設計の当業者には公知のように、多数の異なる方法で設計できる。
【００５２】
制御回路２４はまた第１、第２、及び第３トランジスタＰ１、Ｐ２、Ｐ３も含む。本明細書で記載する実施例では、トランジスタＰ１−Ｐ３はＰ−ＭＯＳ素子であるが、Ｎ−ＭＯＳ素子、バイポーラ素子またはその他のトランジスタ型式も使用可能である。制御回路２４はさらに、インバータ１１、第１、第２、及び第３ダイオードＤ１−Ｄ３、第１及び第２コンデンサＣ１とＣ２、第１、第２、第３及び第４トランジスタ・スイッチＳＷ１−ＳＷ４、及び第３及び第４抵抗Ｒ３とＲ４を含む。第３及び第４抵抗Ｒ３とＲ４は電流源または能動負荷と置換えてもよいことを認識すべきである。
【００５３】
図４−７で図示した実施例の各々で、第３トランジスタＰ３のソース端子７７と始動及びバイオス部分４０、パルス発生器及び論理部分５０、決定回路６０、及び自己保持ラッチ部分７０の各々の電力入力端子４１、５１、６１、７１はＩＣチップ２６の端子ＰＩＮ８に電気的に結合される。端子ＰＩＮ８はまた制御回路２４電力入力線路３０に電気的に結合され、これはまた電源２５に電気的に結合される。通常、電源２５は被制御装置（図示せず）に配置される。
【００５４】
始動及びバイアス部分４０からのバイアス出力端子４３は第２及び第４トランジスタ・スイッチＳＷ２とＳＷ４の各々のゲート端子Ｇ２とＧ４に電気的に結合される。図４−７について記載されるような望ましい実施例では、第１から第４トランジスタ・スイッチＳＷ１−ＳＷ４はＮ−ＭＯＳ素子であるが、図１１Ａ−１８Ｅに示すように、他のトランジスタ型式と組合せも同様に使用してもよい。
【００５５】
始動及びバイアス部分４０からのパワーオンリセット出力４４は、パルス発生器及び論理部分５０のパワーオンリセット入力５４に電気的に結合される。始動及びバイアス部分４０のパワーオンリセット出力４４も第１及び第３トランジスタ・スイッチＳＷ１とＳＷ３のゲート端子Ｇ１とＧ３に電気的に結合される。
【００５６】
始動及びバイアス部分４０からの内部接地規準出力４２は第１及び第２コンデンサＣ１とＣ２の低電位板１０２と１０３、第１から第４トランジスタ・スイッチＳＷ１−ＳＷ４のソース端子Ｓ１、Ｓ２、Ｓ３、Ｓ４の各々、パルス発生器及び論理部分５０の内部接地基準出力５２、決定回路６０の内部接地規準出力６２、第３ダイオードＤ３の陽極９８、第３及び第４抵抗Ｒ３とＲ４の低電位端９６と９７、及びＩＣチップ２６の端子ＰＩＮ６に電気的に結合される。このように記載した節点は以後内部接地規準ＣＨＩＰ  ＶＳＳとして時折参照される。
【００５７】
パルス発生器及び論理部分出力５０からのパルス出力５３は第１及び第２トランジスタＰ１とＰ２のソース端子８０と８１の各々、及びＩＣ２６の端子ＰＩＮ２に電気的に結合される。第１トランジスタＰ１のゲート端子８２はＩＣ２６の端子ＰＩＮ１に電気的に結合される。第２トランジスタＰ２のゲート端子８３はＩＣ２６の端子ＰＩＮ３に電気的に結合される。
【００５８】
第１トランジスタＰ１のドレーン端子８４は第１ダイオードＤ１の陽極９０と第３抵抗Ｒ３の高電位端９４に電気的に結合される。第２トランジスタＰ２のドレーン端子８５は第２ダイオードＤ２の陽極９１と第４抵抗Ｒ４の高電位端９５に電気的に結合される。
【００５９】
第１ダイオードＤ１の陰極９２は決定回路６０のＰＬＵＳ入力端子６４、第１及び第２トランジスタ・スイッチＳＷ１とＳＷ２のドレーン端子８６と８７、及び第１コンデンサＣ１の高電位板１００に電気的に結合される。第２ダイオードＤ２の陰極９３は決定回路６０のＭＩＮＵＳ入力端子６６、第３及び第４トランジスタ・スイッチＳＷ３とＳＷ４のドレーン端子８８と８９、及び第２コンデンサＣ２の高電位板１０１に電気的に結合される。
【００６０】
決定回路６０の論理出力６３はインバータ１１の入力７５と自己保持ラッチ部分７０のラッチ・トリガ入力７３に電気的に結合される。自己保持ラッチ部分７０の出力７２はＩＣ２６の端子ＰＩＮ４に電気的に結合される。
【００６１】
図示実施例では、決定回路部分６０は、そのＰＬＵＳ及びＭＩＮＵＳ入力６４と６６の各々が実質的に等しい電位である時、またはＭＩＮＵＳ入力６６がＰＬＵＳ入力６４より実質的に高電位である時に、その出力６３が低電位であるように設計されている。決定回路部分６０出力６３は、ＰＬＵＳ入力６４がＭＩＮＵＳ入力６６より実質的に高電位である時にのみ高電位となる。
【００６２】
自己保持ラッチ部分７０は、決定回路部分６０論理出力６３が低電位である時、制御回路２４電源２５から内部接地規準ＣＨＩＰ  ＶＳＳへラッチ部分７０を通して、かつ第３ダイオードＤ３を通して電流が流れないように設計されている。しかしながら、決定回路６０部分論理出力６３が高電位である時、ラッチ・トリガ入力７３は高電位で、従ってラッチ回路７０をトリガし、制御回路２４電源２５から内部接地規準ＣＨＩＰ  ＶＳＳへラッチ部分７０を通して、かつ第３ダイオードＤ３を通して、各々ラッチ７０電力入力と出力端子７１と７２を経由して、電流を流れさせる。いったんラッチ７０がトリガされると、制御回路２４から電力が除かれるまでトリガされたままである、すなわち封印される。このように動作するラッチ部分の設計と構造は当業者には公知であり、本明細書で詳細に記載する必要はない。
【００６３】
インバータ１１の出力端子７６は第３トランジスタＰ３のゲート端子７８に電気的に結合される。第３トランジスタＰ３のドレーン端子７９はＩＣ２６の端子ＰＩＮ７に電気的に結合される。
【００６４】
ダイオードＤ３は、タッチスイッチ装置２０を多重化応用で使用する時に制御回路２４の逆方向バイアスを防止するために設けられる。単一のタッチパッド２２のみを使用する場合、または複数タッチパッド２２を使用するが、多重化しない場合の応用では、これを除くことも可能である。
【００６５】
制御回路２４の基本設計の以上の説明は図４−７で図示する４動作モードの各々で同一である。４動作モード間の全体装置構成の相違は、以下で詳細に説明するように、ＩＣ２６の外部端子接続に主に起因している。図４は以下で説明するように、差動入力ストローブ・モードでの動作に構成されたタッチスイッチ装置２０を図示している。このモードで動作する制御回路２４は一般的に図４−７で上記したように構成される。ＩＣ２６の端子ＰＩＮ２は第１及び第２抵抗Ｒ１とＲ２の各々の高電位端１０４と１０５に電気的に結合される。ＩＣ２６の端子ＰＩＮ１は第１抵抗Ｒ１の低電位端１０６と第１電極Ｅ１の両方に電気的に結合される。ＩＣ２６の端子ＰＩＮ３は第２抵抗Ｒ２の低電位端１０７と第２電極Ｅ２の両方に電気的に結合される。
【００６６】
図４−７のＣ３とＣ４して表現された回路要素は個別電気部品ではない。そうではなく、参照文字Ｃ３とＣ４は各々第１及び第２電極Ｅ１とＥ２の接地容量を表す。
【００６７】
ＩＣ２６の端子ＰＩＮ８は入力線路３０に電気的に結合され、この入力線路はまた例えば、被制御装置（図示せず）の電力信号源２５に電気的に結合される。ＩＣ２６の端子ＰＩＮ４はＩＣ２６の端子ＰＩＮ６に電気的に結合され、これによりラッチ７０の出力端子７２を内部接地規準ＣＨＩＰ  ＶＳＳと第３ダイオードＤ３の陽極９８とに電気的に結合する。ＩＣチップ２６の端子ＰＩＮ７は本実施例では外部終端されていない。ＩＣ２６の端子ＰＩＮ５は出力線路３２に電気的に結合され、この出力線路は第５抵抗Ｒ５の高電位端１０８と出力線路１２０とに電気的に結合され、この出力線路１２０は直接にまたはプロセッサまたはその他の中間装置（図示せず）を介して被制御装置（図示せず）に接続される。抵抗Ｒ５の低電位端１０９は装置接地に電気的に結合される。典型的な応用では、抵抗Ｒ５はタッチスイッチ装置２０を含むその他の部品から相当距離のところにある。すなわち、望ましい実施例では、抵抗Ｒ５はタッチパッド２２と制御回路２４の近くにあるとは考えられていない。
【００６８】
図５は以下で説明するように、差動入力連続直流モードでの動作用に構成された典型的なタッチスイッチ制御回路２４を図示する。制御回路及び装置全体は、３つの例外以外は図４で以上に記載したものと同一である。第１に、図５実施例では、ＩＣ２６の端子ＰＩＮ７は抵抗Ｒ５の高電位端１０８と出力線路１２０に電気的に結合され、この出力線路１２０は直接にまたはプロセッサまたはその他の中間装置（図示せず）を介して被制御装置（図示せず）に接続され、一方図４実施例では端子ＰＩＮ７は外部的に終端されていない。第２に、図５実施例では、ＩＣ２６の端子ＰＩＮ４とＰＩＮ６は互いに電気的に結合されておらず、そうではなく外部的に終端され、一方図４実施例では結合されている。第３に、図５実施例では、ＩＣ２６の端子ＰＩＮ５は抵抗Ｒ５の低電位端１０９に電気的に結合され、一方図４実施例では、ＩＣ２６の端子ＰＩＮ５は第５抵抗の高電位端１０８と被制御装置（図示せず）に電気的に結合される。図４実施例のように、第５抵抗Ｒ５は通常タッチスイッチ装置２０を含むほかの部品から相当距離のところにある。
【００６９】
図６は以下で説明するように、シングルエンデッド入力ストローブモードでの動作用に構成された典型的なタッチスイッチ制御装置を図示する。制御回路２４は図４−７で一般的に上記したように構成される。ＩＣ２６の端子ＰＩＮ２は第１及び第２抵抗Ｒ１とＲ２の高電位端１０４と１０５の各々に電気的に結合される。ＩＣ２６の端子ＰＩＮ１は第１抵抗Ｒ１の低電位端１０６と第１電極Ｅ１の両方に電気的に結合される。ＩＣ２６の端子ＰＩＮ３は、第２抵抗Ｒ２と第６抵抗Ｒ６が電圧分割器を形成するように、第２抵抗Ｒ２の低電位端１０７と第６抵抗Ｒ６の高電位端１１０の両方に電気的に結合される。第６抵抗Ｒ６の低電位端１１１は、通常ＩＣ２６の端子ＰＩＮ５に近接する点で、内部接地規準ＣＨＩＰ  ＶＳＳに電気的に結合される。図６で、内部接地規準ＣＨＩＰ  ＶＳＳへの第６抵抗Ｒ６の電気的接続は明瞭にするため破線「Ａ−Ａ」により表現される。
【００７０】
ＩＣ２６の端子ＰＩＮ８は入力線路３０に電気的に結合され、この入力線路３０はまた電力信号源２５に電気的に結合される。ＩＣ２６の端子ＰＩＮ５は出力線路３２に電気的に結合され、この出力線路３２はまた第５抵抗Ｒ５の高電位端１０８と出力線路１２０とに電気的に結合される。出力線路１２０は直接にまたはプロセッサまたはその他の中間装置を介して被制御装置（図示せず）に電気的に結合される。ＩＣ２６の端子ＰＩＮ４はＩＣ２６の端子ＰＩＮ６に電気的に結合される。ＩＣ２６の端子ＰＩＮ７は本実施例では外部的に終端されない。通常の応用では、第５抵抗Ｒ５はタッチスイッチ装置２０を含むその他の部品から相当距離のところにある。
【００７１】
図７は以下に説明するように、シングルエンデッド入力連続直流モードでの動作用に構成された典型的なタッチスイッチ制御回路を図示する。制御回路２４は一般的に図４−７で上記したように構成される。制御回路と装置全体は３つの例外を除いて図６で上記したものと同一である。第１に、図７実施例では、ＩＣ２６の端子ＰＩＮ７は第５抵抗Ｒ５の高電位端１０８と出力線路１２０に電気的に結合され、この出力線路１２０ははまた、通常マイクロプロセッサまたはその他の制御器（図示せず）を介して、被制御装置（図示せず）に接続される。ＩＣ２６の端子ＰＩＮ７は図６実施例では外部的に終端されていない。第２に、図７実施例では、ＩＣ２６の端子ＰＩＮ４とＰＩＮ６は電気的に結合されておらず、そうではなく外部的に終端されており、一方図６実施例ではそうなっている。第３に、図７実施例では、ＩＣ２６の端子ＰＩＮ５は第５抵抗Ｒ５の低電位端１０９に電気的に結合され、一方図６実施例では、ＩＣ２６の端子ＰＩＮ５は第５抵抗の高電位端１０８と出力線路１２０とに電気的に結合される。通常の応用では、第５抵抗Ｒ５はタッチスイッチ装置２０を含む他の部品から相当距離をおいている。図７で、内部接地規準ＣＨＩＰ  ＶＳＳへの第６抵抗Ｒ６の電気的接続は明瞭性のため破線「Ａ−Ａ」により表される。
【００７２】
差動入力ストローブ・モード用に構成されたタッチスイッチ装置２０は以下のように動作する。図４を参照すると、電力／制御信号２５がＩＣ２６の端子ＰＩＮ８に、次いで始動及びバイアス部分４０、パルス発生器及び論理部分５０、決定回路部分６０、及び自己保持ラッチ部分７０の各々の入力端子４１、５１、６１、７１に与えられる。
【００７３】
電力が与えられ、安定化を与える適切な遅延間隔（約２５マイクロ秒で十分であるが、応用に応じて短くまたは長くしてもよい）の後、始動及びバイアス部分４０は出力端子４４から第１トランジスタ／スイッチＳＷ１と第３トランジスタ・スイッチＳＷ３の各々のゲート端子Ｇ１とＧ３へ短時間のパワーオンリセット信号を出力し、第１及び第３トランジスタ・スイッチをオンとし、従って第１及び第２コンデンサＣ１とＣ２の各々の高電位板１００と１０１から内部接地規準ＣＨＩＰ  ＶＳＳへの電流路を与える。パワーオンリセット信号は、第１及び第２コンデンサＣ１とＣ２上に存在する任意の電荷を内部接地規準ＣＨＩＰ  ＶＳＳへ実質的に完全に放電させるのに十分な時間である。このようにして、決定回路部分６０へのＰＬＵＳ及びＭＩＮＵＳ入力６４と６６は初期低電位状態を達成する。
【００７４】
実質的に同時刻に、始動及びバイアス回路４０は出力４４からパルス発生器及び論理部分５０の入力５４へパワーオンリセット信号を送信し、これを初期化する。パルス発生器及び論理部分５０が安定化する適切な遅延の後、パルス発生器及び論理部分５０はパルスを発生し、これをパルス出力端子５３から第１及び第２抵抗Ｒ１とＲ２とを介して第１及び第２電極Ｅ１とＥ２へ、また第１及び第２トランジスタＰ１とＰ２のソース端子８０と８１の各々へ出力する。パルスは矩形波パルスのような任意の適切な波形でよい。
【００７５】
始動及びバイアス回路４０はまた、バイアス出力４３から第２及び第４トランジスタ・スイッチＳＷ２とＳＷ４のゲート端子Ｇ２とＧ４へ各々バイアス電圧を出力する。バイアス電圧は第１及び第２電極Ｅ１とＥ２へのパルス出力とは位相が合っていない。すなわち、パルス出力が高状態である時、バイアス電圧出力は低状態であり、パルス出力が低状態の時にはバイアス電圧出力は高状態である。
【００７６】
第１及び第２抵抗Ｒ１とＲ２の各々を介して第１及び第２電極Ｅ１とＥ２にパルスが印加される時、第１及び第２トランジスタＰ１とＰ２のゲート端子８２と８３の電圧は各々第１及び第２トランジスタＰ１とＰ２のソース端子より最初低電位であり、従って第１及び第２トランジスタＰ１とＰ２をバイアスしてこれらをオンにする。第１及び第２トランジスタＰ１とＰ２がオンとなると、電流が第３及び第４抵抗Ｒ３とＲ４を流れて、各々第１及び第２ダイオードＤ１とＤ２の陽極端子９０と９１のピーク電圧を生成する。
【００７７】
第１及び第２ダイオードＤ１とＤ２の陽極９０と９１のピーク電位が第１及び第２コンデンサＣ１とＣ２上の電位より高い場合、第１及び第２ダイオードＤ１とＤ２を介してピーク電流が設定され、第１及び第２コンデンサＣ１とＣ２が充電され、決定回路部分６０へのＰＬＵＳ及びＭＩＮＵＳ入力６４と６６の各々のピーク電位を設定する。上述したように、第１及び第２コンデンサＣ１とＣ２は始動時に放電されているため、この状況は、例えば、制御回路２４が初期化された後の第１パルス後に発生する。
【００７８】
当業者には明らかなように、第１及び第２トランジスタＰ１とＰ２のバイアス、第３及び第４抵抗Ｒ３とＲ４上の電流、第１及び第２ダイオードＤ１とＤ２の陽極９０と９１とに作成されたピーク電位、決定回路６０へのＰＬＵＳ及びＭＩＮＵＳ入力６４と６６の各々で作成されたピーク電位は、第１及び第２電極Ｅ１とＥ２の電場の状態に比例する。電極Ｅ１とＥ２とに近接する電場の状態は電極に近接して存在する刺激に応答して変動する。
【００７９】
上述したように制御回路２４が作動され、第１及び第２電極Ｅ１とＥ２のどちらにも近接する刺激がない場合、決定回路６０へのＰＬＵＳ及びＭＩＮＵＳ入力６４と６６の各々の電位は中立状態と呼ばれるものとなる。中立状態では、ＰＬＵＳ及びＭＩＮＵＳ入力６４と６６の各々の電位は実質的に等しい。しかしながら、意図しない作動を防止するため、制御回路２４を調節して、ＭＩＮＵＳ入力６６の中立状態はＰＬＵＳ入力６４の中立状態より幾分高い電位となるようにすることが望ましい。この調節は、第１及び第２電極Ｅ１とＥ２の構成及び第１及び第２抵抗Ｒ１とＲ２の値を変更することにより実行して、所要の中立状態電位を達成する。中立状態電位に係らず、ＰＬＵＳ入力６４がＭＩＮＵＳ入力６６より実質的に高電位でなければ、決定回路６０出力６３は低電位であると考えられる。
【００８０】
決定回路６０出力６３が低電位であると、インバータ１１は第３トランジスタＰ３のゲート端子７８の電位をソース端子７７の電位と実質的に等しい高レベルにする。この状態では、第３トランジスタＰ３はバイアスされず、オフのままである。しかしながら、本実施例では、ＩＣ２６の端子ＰＩＮ７は終端されていない。第３トランジスタＰ３のドレーン端子７９はそれ故開放回路状態であり、第３トランジスタＰ３の状態は装置の機能とは関係ない。また、決定回路６０出力６３、従ってラッチ・トリガ入力７３が低状態であり、自己保持ラッチ回路７０はトリガされず、電源２５から内部接地基準ＣＨＩＰ  ＶＳＳへラッチ７０を通して、また第３ダイオードＤ３を通して電流は流れない。
【００８１】
パルス電圧、第１及び第２抵抗Ｒ１とＲ２の値、第１及び第２電極Ｅ１とＥ２の接地容量（仮想容量Ｃ３とＣ４として図面に表示）により決定される時間の間、第１及び第２電極Ｅ１とＥ２の電位はパルス電圧と、従って第１及び第２トランジスタＰ１とＰ２のソース端子８０と８１の電圧と実質的に等しくなるまでついには上昇し、従って第１及び第２トランジスタＰ１とＰ２をバイアスしなくなる。この状態に達すると、第１及び第２トランジスタＰ１とＰ２はオフとなり、第１及び第２ダイオードＤ１とＤ２の陽極９０と９１の電位は内部接地規準ＣＨＩＰ  ＶＳＳレベルへ向けて実質的に等しい速度で減少し始める。ついには、第１及び第２ダイオードＤ１とＤ２の各々の陽極電位は各陰極電位以下まで降下するであろう。この時点で、ダイオードＤ１とＤ２は逆方向バイアスとなり、第１及び第２コンデンサＣ１とＣ２が放電するのを防止する。
【００８２】
出力５３上のパルスが低状態となると、バイアス電圧出力は内部接地規準ＣＨＩＰ  ＶＳＳに対して高状態となり、第２及び第４トランジスタ・スイッチＳＷ２とＳＷ４のゲート端子Ｇ２とＧ４に上昇したバイアス電圧を印加する。この状態では、第２及び第４トランジスタ・スイッチＳＷ２とＳＷ４はわずかにバイアスされて、第１及び第２コンデンサＣ１とＣ２の内部接地規準ＣＨＩＰ  ＶＳＳへのゆっくりした制御放電を実行するのに十分な程度にオンとなる。次にパルスが高状態となると、バイアス電圧は低状態となり、第２及び第４トランジスタ・スイッチＳＷ２とＳＷ４はオフとなり、回路は最初に記載したように応答する。
【００８３】
パルス発生器及び論理部分５０からのパルスが高電位となった時に第２電極でまたはその近傍で刺激が存在する場合、第１トランジスタＰ１は上記したように動作する。すなわち、第１トランジスタＰ１は最初はバイアスされ、第３抵抗Ｒ３を通して電流が流れ、第１ダイオードＤ１の陽極９０にピーク電位を作成し、ピーク電流が第１ダイオードＤ１を通して流れることを可能とし、これにより第１コンデンサＣ１を充電し、決定回路６０へのＰＬＵＳ入力６４のピーク電圧を設定する。入力パルスに応答して第１電極Ｅ１の電圧がいったん安定化すると、第１トランジスタＰ１はバイアスを外され、オフとなる。
【００８４】
第２トランジスタＰ２は、第２電極Ｅ２に近接する刺激の存在が回路部分のＲＣ時定数を変更し、第２電極Ｅ２の電位が安定化するのに要する時間が長くなることを除いて、大体同様に動作する。結果として、第２トランジスタＰ２は第１トランジスタＰ１より長い時間の間バイアスされたままであり、第３抵抗Ｒ３を流れるものより第４抵抗Ｒ４を流れるピーク電流が大きくなることを可能とし、従って第１ダイオードＤ１の陽極９０に存在するピーク電位より大きな第２ダイオードＤ２の陽極のピーク電位を発生する。この結果、ピーク電流が第２ダイオードＤ２を流れ、第２コンデンサＣ２を充電させ、最終的には決定回路へのＰＬＵＳ入力６４のピーク電位より大きい決定回路６０へのＭＩＮＵＳ入力６６のピーク電位を発生する。決定回路６０は、ＭＩＮＵＳ入力６６の電位がＰＬＵＳ入力６４の電位より大きいかまたは実質的に等しい時にその出力が低電位となるように構成されているため、決定回路６０出力端子６３は低電位となる。
【００８５】
決定回路６０出力端子６３、結果としてラッチ・トリガ入力端子７３が低電位であると、自己保持ラッチ７０はトリガされない。インバータ１１と第３トランジスタＰ３は上述のように動作するが、再び、第３トランジスタＰ３の状態はこの構成では問題とならない。
【００８６】
汚染物質または外部物体、またはその他の刺激が第１及び第２電極Ｅ１とＥ２の両方を実質的に覆っている、または印加されている場合、システムは、第１電極または第２電極のどちらにも刺激が存在しない時と大体同様に応答する。しかしながら、電極Ｅ１とＥ２の両方に近接して汚染物質または外部物体が存在すると、回路のこれらの部分のＲＣ時定数は、第１及び第２電極Ｅ１とＥ２の両方の各々の電圧がパルス電圧と実質的に等価となるためにより長い時間がかかるように変更される。結果として、第１及び第２トランジスタＰ１とＰ２がオンとなり、第１及び第２電極Ｅ１とＥ２のどちらもが刺激により影響されない場合より第３及び第４抵抗Ｒ３とＲ４を通してより多くの電流が流れる。しかしながら、第１及び第２トランジスタＰ１とＰ２は実質的に等しくバイアスされる。それ故、実質的に等しいピーク電位が第１及び第２の両方のダイオードＤ１とＤ２の陽極９０と９１とに発生し、実質的に等しいピーク電流が第１及び第２ダイオードＤ１とＤ２を通して流れ、第１及び第２コンデンサＣ１とＣ２とを充電し、決定回路６０へのＰＬＵＳ及びＭＩＮＵＳ入力６４と６６の両方に実質的に等しいピーク電位を設定する。この状態では、決定回路部分６０出力端子６３は低電位であり、自己保持ラッチ７０のラッチ・トリガ入力端子７３は低電位であり、ラッチ７０はトリガされないままである。前述したように、インバータ１１と第３トランジスタＰ３の状態は本実施例では問題とならない。
【００８７】
第２電極ではなく、第１電極Ｅ１に近接して刺激が印加された状況では、第２トランジスタＰ２が最初にバイアスされてオンとなり、第４抵抗Ｒ４を流れる電流を設定し、第２ダイオードＤ２の陽極端子９０のピーク電圧を発生する。ピーク電流が第２ダイオードＤ２を流れ、第２コンデンサＣ２を充電し、決定回路部分６０のＭＩＮＵＳ入力６６のピーク電位を設定する。第２トランジスタＰ２のゲート端子８１の電圧がパルス電圧のレベルまで上昇すると、第２トランジスタＰ２はバイアスを外され、オフとなる。第２ダイオードＤ２は次いで逆方向バイアスされ、第２コンデンサＣ２が放電することを防止する。
【００８８】
当業者には明らかなように、第１電極Ｅ１に近接する刺激の存在は第１電極Ｅ１の電位が安定化するのに要する時間を長くする。結果として、第１トランジスタＰ１は第２トランジスタＰ２より長時間の間バイアスされたままであり、第４抵抗Ｒ４を介するものより第３抵抗Ｒ３を介してより大きなピーク電流が流れることを可能とし、従って第２ダイオードＤ２の陽極９１に存在する電位より大きい第１ダイオードＤ１の陽極のピーク電位を発生する。その結果、第２ダイオードよりも第１ダイオードを通して大きな及び／または長期間のピーク電流が流れ、第１コンデンサＣ１を充電し、最終的に決定回路６０へのＭＩＮＵＳ入力６６のピーク電位より実質的に大きい決定回路６０へのＰＬＵＳ入力６４のピーク電位を発生する。ＰＬＵＳ入力６４の電位がＭＩＮＵＳ入力６６の電位より大きい時に出力端子６３が高状態となるように決定回路６０は構成されているため、決定回路６０出力６３は高電位となる。
【００８９】
決定回路６０出力６３が高電位であると、インバータ１１は第３トランジスタＰ３のゲート端子７８をソース端子７７の電位に対して低くし、従って第３トランジスタＰ３をバイアスし、これをオンとする。しかしながら、ＩＣ２６の端子ＰＩＮ７は本実施例では終端されていないため、第３トランジスタＰ３の状態は問題とはならない。
【００９０】
決定回路６０出力端子６３が高電位であると、自己保持ラッチ回路７０トリガ入力端子７３も高電位であり、従ってラッチ７０をトリガする。自己保持ラッチ７０がトリガされると、電源２５から内部接地規準ＣＨＩＰ  ＶＳＳへ、及び第３ダイオードＤ３を介した電流路が設定され、始動及びバイアス部分４０、パルス発生器及び論理部分５０及び決定回路部分６０を含む、制御回路２４の残りの部分を実効的に短絡する。この状態では、制御回路２４のこれらの部分は実質的に減勢され、機能を停止する。
【００９１】
いったんトリガされると、自己保持ラッチ７０は、電極Ｅ１及びＥ２のどちらかまたは両方に近接する刺激の以後の状態に係らず、トリガされたままとなる。本例の電源２５からの矩形波ストローブ信号がゼロとなる時のように、電源２５からの電力が殆どゼロ状態となった時にラッチ７０はリセットされる。
【００９２】
自己保持ラッチ７０がトリガ状態にある間、第５抵抗Ｒ５を介して、かつ被制御装置（図示せず）へ定常状態信号が供給される。このようにして、タッチスイッチ装置２０は保持接触機械的スイッチに関連する状態の変更をエミュレートする。
【００９３】
ここで図５を参照すると、差動入力連続直流モード用に構成されたタッチスイッチ装置２０の動作は以下の通りである。決定回路６０までを含む制御回路２４は、図４を参照して上述したような、差動入力ストローブ・モードの動作用に構成されたものと実質的に同様に動作する。すなわち、第１及び第２電極Ｅ１とＥ２のどちらにも刺激が存在しない場合、第１及び第２電極Ｅ１とＥ２の両方に刺激が存在する場合、または第１電極Ｅ１ではなく、第２電極Ｅ２に近接して刺激が存在する場合、決定回路６０出力６３は低電位となる。第２電極Ｅ２ではなく、第１電極Ｅ１に近接して刺激が存在する場合、決定回路６０出力６３は高レベルとなる。
【００９４】
図５から容易に分かるように、自己保持ラッチ回路７０出力７２は本実施例では終端されておらず、それ故自己保持ラッチ７０は差動入力直流モードでは動作しない。しかしながら、第３トランジスタＰ３のドレーンタ端子７９は本実施例では内部接地規準ＣＨＩＰ  ＶＳＳと出力線路３２に電気的に結合され、それ故制御回路２４の動作部分となっている。決定回路６０出力６３が低電位である時、インバータ１１は第３トランジスタＰ３のゲート端子７８の電位を、ソース端子７７の電位と実質的に等しい高電位とする。この状態で、第３トランジスタＰ３はバイアスされず、オンとならない。決定回路６０出力６３が高電位となると、インバータ１１は、第３トランジスタＰ３のゲート端子７８の電位をソース端子７７の電位と比較して低電位とする。この状態では、第３トランジスタＰ３はバイアスされてオンとなり、第３トランジスタＰ３と第５抵抗Ｒ５を介して電流を設定させる。出力線路抵抗Ｒ５は、制御回路２４のバランスが短絡されず動作し続けるように第３トランジスタＰ３を流れる電流を制限する。
【００９５】
図５に示した直流モードでは、制御回路２４はまた第１電極Ｅ１の近傍からの刺激の除去に応答する。刺激が第２電極Ｅ２ではなく、第１電極Ｅ１の近傍に留まる限り、パルスが高状態となる度に、第２ダイオードＤ２の陽極９１のピーク電位より高い第１ダイオードＤ１の陽極９０にピーク電位が生成される。結果として、決定回路６０へのＰＬＵＳ入力６４のピーク電位はＭＩＮＵＳ入力６６のピーク電位より高レベルとなり、制御回路２４は上述したように動作する。しかしながら、刺激が除去され、第１電極Ｅ１または第２電極Ｅ２のどちらにも近接して刺激が存在しない時、第１コンデンサＣ１上の電荷は、第２トランジスタ・スイッチＳＷ２のバイアス機能により間もなく中立状態へ放電する。この時点で、決定回路６０のＰＬＵＳ入力６４の電位はＭＩＮＵＳ入力６６の電位よりもはや高くない、または実質的に高くなくなり、決定回路６０出力６３は低状態に復帰する。
【００９６】
このように、差動入力直流モードで動作するタッチスイッチ装置２０は瞬接の、押すと閉じて、放すと開放する、機械的スイッチをエミュレートする。微小な改定により、制御回路は、押すと開放して、放すと閉じる機械的スイッチをエミュレートするよう構成可能であることを認識すべきである。
【００９７】
ここで図６を参照すると、シングルエンデッド入力ストローブモードの動作用に構成されたタッチスイッチ装置２０は以下のように動作する。パルスが第１電極Ｅ１と第１及び第２抵抗Ｒ１とＲ２に印加された時、第２抵抗Ｒ２と第６抵抗Ｒ６とを介して電流が流れる。第２及び第６抵抗Ｒ２とＲ６は電圧分割器として構成される、すなわち、パルス出力が高状態である時、第２トランジスタＰ２のゲート端子８３は第２トランジスタＰ２のソース端子８１より低電位である。それ故、パルス出力５３が高状態である時、第２トランジスタＰ２は連続的にバイアスされ、一定電流が第４抵抗Ｒ４を通して流れることを可能とし、従って第２ダイオードＤ２の陽極９１に規準電位を作成する。第２ダイオードＤ２の陽極９１の規準電位は第２ダイオードＤ２を流れる電流を設定し、第２コンデンサＣ２を充電させ、決定回路６０へのＭＩＮＵＳ入力６６の規準電位を作成する。ＭＩＮＵＳ入力６６の規準電位が第２ダイオードＤ２の陽極９１の規準電位と実質的に等しくなると、第２ダイオードＤ２を流れる電流は停止する。
【００９８】
同時に、第１電極Ｅ１に刺激が存在しないと、第１トランジスタＰ１のソース端子８０と第１電極Ｅ１に印加されたパルスは最初に第１トランジスタＰ１をバイアスさせてオンにする。従って電流が第３抵抗Ｒ３上に設定され、第１ダイオードＤ１の陽極９０にピーク電位が作成される。このピーク電位は第１ダイオードＤ１上のピーク電流を設定し、第１コンデンサＣ１を充電し、決定回路のＰＬＵＳ入力６４のピーク電位を作成する。抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、及びＲ６は、第１電極Ｅ１に近接して刺激がない時に、決定回路６０のＭＩＮＵＳ入力６６の規準電位が決定回路６０のＰＬＵＳ端子６４のピーク電位より大きくなるかまたは等しくなるように、選択される。
【００９９】
この状態では、決定回路６０の出力６３は低電位であり、自己保持ラッチ７０はトリガされない。また、インバータ１１は、第３トランジスタＰ３のゲート端子７８の電位をソース端子７７電位と実質的に等しい、高状態とし、従って第３トランジスタＰ３はバイアスされず、オフのままである。しかしながら、第３トランジスタＰ３のドレーン端子７９は本実施例では開放状態であるためこれは何の結果ももたらさない。
【０１００】
本実施例は第２電極を必要としないが、２電極タッチパッドを本モードでの使用に適合させてもよい。２電極タッチパッドを本動作モードに適合させる場合、第２電極に近接する刺激の存在または不存在は回路の動作には何の影響もない。
【０１０１】
第１電極Ｅ１に近接して刺激が存在する場合、第２トランジスタＰ２の動作は本実施例で上記したものと同様である。しかしながら、第１電極Ｅ１に近接する刺激の存在は、第１トランジスタＰ１のゲート端子８２の電圧が第１トランジスタのソース端子８０電位と等価となるのに多大の時間が必要となる。結果として、第１トランジスタＰ１はオンとなり、第２トランジスタＰ２が第４抵抗Ｒ４を通して流す電流と比較して、第３抵抗Ｒ３を通して相対的に大きな電流を流すことを可能とする。結果として、第１ダイオードＤ１の陽極９０のピーク電位は第２ダイオードＤ２の陽極９１の規準電位より大きくなる。結果として、決定回路６０のＰＬＵＳ入力６４のピーク電位は、決定回路６０のＭＩＮＵＳ入力６６の規準電位より大きくなり、それ故決定回路６０からの出力６３は高状態となる。決定回路６０の出力６３が高状態となると、インバータ１１は第３トランジスタＰ３のゲート端子７８の電位を低状態とし、従ってトランジスタＰ３をオンとする。しかしながら、第３トランジスタＰ３のドレーン端子７９は実効的には終端されていないため、これは何の結果ももたらさない。
【０１０２】
決定回路６０の出力６３が高状態であると、ラッチ・トリガ入力７３が高状態であり、自己保持ラッチ７０がトリガされ、電源２５から内部接地規準ＣＨＩＰ  ＶＳＳへ、及び第３ダイオードＤ３を介してラッチ部分７０を通る電流路を設定し、これにより制御回路２４のバランスを実効的に短絡する。自己保持ラッチ７０は、ラッチ入力端子７１への電力が除去されるまでこの状態を保持する。ラッチ７０がこのようにリセットされるまで、連続ディジタル制御信号が被制御装置（図示せず）に出力される。このように、タッチスイッチ装置２０は機械的スイッチと関係する状態の変化をエミュレートする。
【０１０３】
図７を参照すると、シングルエンデッド入力連続直流モードでの動作用に構成されたタッチスイッチ装置２０は以下のように動作する。制御回路２４の動作と機能性は、図６を参照して上述したシングルエンデッド入力、ストローブ・モードで説明したものと実質的に同じである。しかしながら、シングルエンデッド入力、直流モードでは、自己保持ラッチ出力７２は開放され、自己保持ラッチ７０はそれ故動作しない。
【０１０４】
第１電極Ｅ１に刺激を印加しないと、決定回路６０の出力６３は低電位である。従って、第３トランジスタＰ３のゲート端子７８へのインバータ１１出力７６は高電位である。第３トランジスタＰ３のゲート端子７８が、ソース端子７７の電位と同様に、高電位であると、第３トランジスタＰ３はバイアスされず、オンとならず、それ故第３トランジスタＰ３を通してまたは第５抵抗Ｒ５を通して電流は流れない。
【０１０５】
第１電極Ｅ１に近接して刺激があると、決定回路６０の出力６３、結果としてインバータ１１への入力７５が高状態となる。インバータ１１は高レベル入力を低レベル出力に変更し、出力７６を第３トランジスタＰ３のゲート端子７８電位に与える。ソース端子７７と比較して低電位のゲート端子７８により、第３トランジスタＰ３はバイアスされ、オンとなり、第３トランジスタＰ３と第５抵抗Ｒ５を通して電流が流れる。これは、出力線路１２０を経由して被制御装置（図示せず）への入力として使用される第５抵抗Ｒ５の陽極１０８の上昇した電位を作成する。
【０１０６】
図７の連続直流モードでは、制御回路は第１電極Ｅ１の近傍からの刺激の除去に応答する。刺激が第１電極Ｅ１に近接して存在している限り、パルスが高状態となる度に、第２ダイオードＤ２の陽極９１の規準電位より高い第１ダイオードＤ１の陽極９０にピーク電位が作成される。結果として、決定回路６０へのＰＬＵＳ入力６４のピーク電位は、ＭＩＮＵＳ入力６６の規準電位より高レベルとなり、制御回路２４は上述したように動作する。第１電極Ｅ１から刺激が除去されると、第１コンデンサＣ１上の電荷が第２トランジスタ・スイッチＳＷ２のバイアス機能によりついには中立状態まで放電する。この時点で、決定回路６０のＰＬＵＳ入力６４のピーク電位はＭＩＮＵＳ入力６６の規準電位よりもはや高くないまたは実質的に高くなくなり、決定回路６０出力６３は低状態に復帰する。
【０１０７】
このように、シングルエンデッド入力直流モードで動作しているタッチスイッチ装置２０は瞬接の機械的スイッチをエミュレートしている。微小な改定により、制御回路は、押して開放し、放して閉じる機械的スイッチをエミュレートするよう構成可能である。
【０１０８】
これまで、本明細書は単一のタッチスイッチの物理的構成と動作を記述してきた。通常のタッチスイッチ応用は、装置全体の制御を実行するために使用される複数個のタッチスイッチとしばしば関係している。図１０は、９個のタッチスイッチ２０が３Ｘ３のマトリクスに配置されている、９個のタッチスイッチ２０を含むスイッチ・パネルを図示している。箱Ｂ４はタッチパネルの部品を表し、一方箱Ｂ５は被制御装置の部品を表す。任意の数のタッチスイッチを理論的にはどのような方法でも配置可能であるが、このようなマトリクス配置は容易に多重化可能であり、非制御装置からの必要な入出力線路の数を減少でき、望ましいものである。
【０１０９】
図４の箱Ｂ６はタッチスイッチ制御回路の入力部分を図示し、これは能動素子Ｐ１とＰ２、ダイオードＤ１とＤ２、抵抗Ｒ３とＲ４及びコンデンサＣ１−Ｃ２を含む。図１１Ａ−１８Ｅは、低インピーダンス・バッファリングを与え、集積回路の寸法とコストを減少し、入力信号を線形化し、浮遊容量をスワンプし、破損電流路をブロックすることを含む、本発明の上述した目的のいくつかを達成する能動素子とピーク検出回路を含むタッチスイッチ制御回路の入力部分のその他の構成を図示している。図１１Ａ−１８Ｅで図示した構成は、回路設計の当業者により理解されるように、図４の箱部分Ｂ６の構成に基本的には対応している。特に、例えば、図１１Ａの能動素子Ｍ１とＭ２は図４の能動素子Ｐ１とＰ２に対応し、図１１Ａ−１８Ｅの能動素子Ｑ１とＱ２は図４のダイオードＤ１とＤ２に対応し、例えば図１１Ａの抵抗Ｒ７とＲ８は図４の抵抗Ｒ３とＲ４に対応し、図１１Ａ−１８Ｅの容量Ｃ９とＣ１０は図４のコンデンサＣ１とＣ２に対応する。さらに、電極Ｅ１とＥ２と抵抗Ｒ１とＲ２は現れる場合には図１１Ａ−１８Ｅのものと図４では同じである。現れた場合図１１Ａ−１８ＥのピンＯＳＣＢ、Ｉ＿ＲＮＧとＯ＿ＲＮＧは図４のＰＩＮ２、ＰＩＮ１及びＰＩＮ３に対応する。図４のスイッチＳＷ２とＳＷ４は例えば図１１Ａの能動素子Ｍ３とＭ４に対応する。図１１Ａ−１８Ｅの放電信号ＤＳＣＨＧＢは図４の始動及びバイアス回路４０からのトレース４３上の電流バイアスに対応する。図１１Ａ−１８ＥのトレースＰＯＳとＮＥＧは各々図４のトレース６４と６６に対応する。最後に、図１１Ａ−１８ＥのトレースＯＳＣＢは図４のパルス発生器及び論理回路５０からのトレース５３に対応する。従って、図１１Ａ−１８Ｅの入力部分は図４−７を参照して記述した回路構成と互換であるものと理解できる。
【０１１０】
図１１Ａは、各々ピンＯＳＣＢと抵抗Ｒ１とＲ２を介して発振信号発生器ＯＳＣＢに電気的に結合された、内部電極Ｅ１と外部電極Ｅ２を図示する。図１１Ａはさらに内部電極容量Ｃ６を示している。電気部品を集積制御回路に結合する時に固有の接合パッドと配線接合容量をあらわす容量Ｃ７とＣ８も図示されている。容量Ｃ７とＣ８はまた、当業者には公知のような接合パッドとは関係しないフリップチップや他の応用で、凸部下金属化（under-bump-metallization）、再分配トレース、等に起因するその他の容量も表現可能である。
【０１１１】
図１１Ａで、電極Ｅ１とＥ２は、各々ピンＩ＿ＲＮＧとＯ＿ＲＮＧを介して、各々能動素子Ｍ１とＭ２のゲートでタッチスイッチ制御回路の入力部分と電気的に結合される。図１１Ａで、能動素子Ｍ１とＭ２はＮ型ＭＯＳＦＥＴ素子として図示されている。能動素子Ｍ１とＭ２のドレーンは各々抵抗Ｒ７とＲ８を介して電圧源ＶＤＤへ、そのソースは発振信号ＯＳＣＢに電気的に結合される。
【０１１２】
図４の能動素子Ｐ１とＰ２はＰ−ＭＯＳ素子であるのに対して能動素子Ｍ１とＭ２はＮ−ＭＯＳ能動素子であるため、容量Ｃ９とＣ１０と能動素子Ｍ１とＭ２のソースは、抵抗Ｒ７とＲ８を介して、電圧信号ＶＳＳの代わりに信号ＶＤＤに結合されている点を除いて、能動素子Ｍ１とＭ２のドレーンは、スイッチＳＷ２とＳＷ４、ダイオードＤ１とＤ２、及びコンデンサＣ１とＣ２の部品を有する図４に示したピーク検出回路に対応する、上述したような、能動素子Ｍ３、Ｍ４、Ｑ１及びＱ２から構成される各ピーク検出回路に電気的に結合される。能動素子Ｍ１と関係する図１１Ａのピーク検出回路は能動素子Ｑ１を含み、そのベースはトレースＳＮＥＧを介して能動素子Ｍ１のソースへ、そして抵抗Ｒ７を介して電圧信号ＶＤＤへ電気的に結合され、そのエミッタは能動素子Ｍ３のドレーンとコンデンサＣ９とに電気的に結合され、そのコレクタは電圧信号ＶＳＳに結合される。容量Ｃ９は、その一方の端子は電圧源ＶＳＳに電気的に結合され、その他方の端子は能動素子Ｑ１のエミッタと能動素子Ｍ３のドレーンに電気的に結合される。能動素子Ｍ３は、そのドレーンは能動素子Ｑ１のエミッタに電気的に結合され、そのソースは電圧源ＶＤＤに結合され、そのベースは放電信号ＤＣＨＧＢに電気的に結合される。能動素子Ｍ２と関係するピーク検出回路の構成は同様であり、能動素子Ｑ２とＭ４と容量Ｃ１０を含む。図１１Ａで、能動素子Ｑ１とＱ２はＰ型バイポーラ・トランジスタであり、能動素子Ｍ３とＭ４はＰ型ＭＯＳＦＥＴ素子である。能動素子Ｑ１とＱ２のエミッタは各々トレースＮＥＧとＰＯＳを介して制御回路の決定回路部品（図示せず）への入力として電気的に結合される。決定回路部品の動作は図４−７に関して上述したものと同様である。
【０１１３】
図１１Ａで、抵抗Ｒ７とＲ８は各々ドレーン電流を能動素子Ｍ１とＭ２のドレーンの電圧に変換する役割を果たす。これらの電圧は接触またはその他の刺激により発生する電極Ｅ１とＥ２の電場の変化と関係する。能動素子Ｍ１とＭ２のドレーンの各節点の電圧電位は各々トレースＳＮＥＧとＳＰＯＳとを介してピーク検出器に通信される。ピーク検出器は、トレースＳＰＯＳとＳＮＥＧ上の非常に高速な過渡パルスのピーク負値を、決定回路が処理しやすい各々トレースＰＯＳとＮＥＧ上の直流信号に変換可能である。従って、図１１Ａは負パルス・ピーク検出回路を有する２重入力システムを図示する。同様の正パルス・ピーク検出システムが単一チャネルに対して米国特許第５、５９４、２２２号に記載されている。これらの負パルスを発生する検出回路は、高速で低状態に引張ることが可能であるＮ型ＭＯＳＦＥＴ素子と、より軟らかい方法で高状態に引張る電流源であるを含むことが可能である。
【０１１４】
図１１Ａの能動素子Ｍ１とＭ２は、両方の電極Ｅ１とＥ２とピンＩ＿ＲＮＧとＯ＿ＲＮＧを介して通信する発振信号ＯＳＣＢによりオンオフされて、トレースＳＮＥＧとＳＰＯＳ上の過渡、負移行パルスを各々与える。これらのパルスの負の最大ピーク・レベルは入力電極Ｅ１とＥ２の電場の強度に比例し、これは電極Ｅ１とＥ２が接触等により刺激された時に変化する。
【０１１５】
トレースＳＮＥＧとＳＰＯＳ上の信号は次いで能動素子Ｍ１とＭ２に対応するピーク検出回路の能動素子Ｑ１とＱ２の各ベースと通信する。能動素子Ｑ１とＱ２のベースと通信する低信号はこれらをオンにバイアスして、各々トレースＮＥＧとＰＯＳへの能動素子Ｍ１とＭ２のドレーンに最大負電圧を与える。最初ＶＤＤに充電されたコンデンサＣ９とＣ１０はトレースＰＯＳとＮＥＧ上のこの電圧変化の速度を遅くし、これにより図１１Ａのタイミング図に示すように、トレースＳＰＯＳとＳＮＥＧ上の過渡パルスをトレースＰＯＳとＮＥＧ上の直流パルスに変換する。次いで能動素子Ｑ１とＱ２は過渡信号がいったん終了した時にコンデンサＣ９とＣ１０が充電することを分離する。放電信号ＤＣＨＧＢにより制御される能動素子Ｍ３とＭ４は次いで各々コンデンサＣ９とＣ１０の初期電荷ＶＤＤをリセット可能である。
【０１１６】
短期間パルスを有効に使用することはタッチセンサが低インピーダンスを保持することを可能とする。また、制御回路は低平均電力を消費する。例えば、入力電極容量を流れるピーク電流は数ミリアンペアまで高くなる。これは、ピーク電流が持続している期間は非常に低インピーダンスであることに対応する。各パルスがたとえ２０ナノ秒間アクティブで、各５０マイクロ秒毎にサンプルされる場合、連続平均電流は各チャネルで０．８マイクロアンペアで、両チャネルで１．６マイクロアンペアである。さらに、放電信号ＤＣＨＧＢがアクティブでない時、入力部分は検出信号の統計的（statistical）フィルタリングと周期的サンプリングを与える。
【０１１７】
これらの低インピーダンスと低平均電力消費特性は、米国特許第５、５９４、２２２号に記載されるように、タッチセンサの刺激解釈性能を強化可能であり、機械的スイッチ、メンブレーンスイッチ等をタッチ検出装置に置き換える時に有利である。機械的及びその他の真のスイッチは開放されている時には電流を流さない。低インピーダンス及び低電力固体素子スイッチは真のスイッチのこの特性を真似し、これにより「開放された」固体素子スイッチを流れる受入不能な量の漏れ電流の通過の危険性なしに機械的スイッチの直接置換えを可能とする。また、低インピーダンス及び低平均電力タッチスイッチのピーク検出回路は、決定及びその他の回路での相対的な低利得及び低帯域製品増幅器及びオペアンプや、信号発生回路に直流及び相対的に低利得で低帯域素子の使用と互換性がある。
【０１１８】
図１１Ｂは、能動素子Ｍ１とＭ２はＰ型ＭＯＳＦＥＴ素子であり、能動素子Ｍ３とＭ４はＮ型ＭＯＳＦＥＴ素子であり、能動素子Ｑ１とＱ２はＮ型バイポーラ素子である集積制御回路の入力部分を示す。抵抗Ｒ７とＲ８と能動素子Ｍ３とＭ４のソースが電圧信号ＶＳＳに結合され、能動素子Ｑ１とＱ２のコレクタが電圧源ＶＤＤに結合されている以外は、図１１Ｂはこれ以外図１１Ａと同じ構成を有している。図１１Ｂは従って図１１Ｂのタイミング図に示すように、正移行過渡及び直流パルスを使用した実施例を図示する。図１１Ｃと図１１Ｄは、図１１ＣではＮ型であり、図１１ＤではＰ型である能動素子Ｑ３とＱ４により、図１１Ａの能動素子Ｍ１とＭ２を置換えた入力部分を示している。図１１Ｃは、Ｐ型能動素子Ｑ１、Ｑ２、Ｍ３及びＭ４を含む図１１Ａのピーク検出回路を示し、図１１Ｄは図１１Ｂのピーク検出回路を示し、その能動素子は全てＮ型素子である。これらの入力部分構成の動作は図１１Ａに関して上述した動作と類似しており、回路設計の当業者には理解可能である。
【０１１９】
図１１Ａ−１１Ｄは全て、ドレーンまたはコレクタ電流（各々能動素子Ｍ１とＭ２またはＱ３とＱ４のどちらか）のドレーンまたはコレクタの電流に比例する電圧への変換を行う抵抗Ｒ７とＲ８の使用を示している。従って、図１１Ａ−１１Ｄで、このドレーンまたはコレクタ電圧はＶ−（Ｉｒ）（Ｒ）に等しい。この電圧変換を行う他の方法は図１２Ａ−１５Ｄに示されている。これらの図面では、抵抗Ｒ７とＲ８は能動素子に置換えられる。
【０１２０】
例えば、図１２Ａ−１２Ｄに示すように、電流対電圧変換器としての能動素子の使用は、抵抗性部品の置換えによる高利得出力を可能とし、集積回路空間を節約する。図１２Ａ−１２Ｄは各々一般的に図１１Ａ−１１Ｄに対応する。図１２Ａ−１２Ｂで、図１１Ａ−１１Ｂの抵抗Ｒ７とＲ８はＭＯＳＦＥＴ素子Ｍ５とＭ６により置換えられ、図１２Ｃ−１２Ｄでは、図１１Ｃ−１１Ｄの抵抗Ｒ７とＲ８はバイポーラ素子Ｑ５とＱ６により置換えられる。図１３Ａ−１３Ｄは、図１２Ａ−１２ＤのＰ型能動素子電流源が図１３Ａ−１３ＤのＮ型能動素子電流源と置換えられている（同様に、図１２Ａ−１２ＤのＮ型能動素子電流源が図１３Ａ−１３ＤのＰ型能動素子電流源と置換えられている）点を除き、図１２Ａ−１２Ｄに一般的に対応する。能動負荷は図１３Ａ−１３Ｄの入力素子と同じ型であるため、これらの能動素子は同一の製造段階時に集積回路に含ませることが可能である。これはより良好な整合を提供する。出力利得は素子の寸法と使用する電圧規準Ｖｒｅｆにより決定される。Ｖｒｅｆは、ＭＯＳＦＥＴ素子を使用するときにはゲート幅に、バイポーラ素子を使用するときはエミッタ面積の大きさをスケールすることによりミラーされる電流を可能とするバイアス回路により設定可能である。
【０１２１】
図１２Ｅ−１２Ｈと図１３Ｅ−１３Ｈで図示する実施例では、図１１Ａ−１１Ｄの抵抗Ｒ７とＲ８は能動素子Ｍ５とＭ６（図１２Ｅ−１２Ｆと図１３Ｅ−１３Ｆ）またはＱ５とＱ６（図１２Ｇ−１２Ｈと１３Ｇ−１３Ｈ）と共にカスコード接続の能動素子Ｍ７とＭ８（図１２Ｅ−１２Ｆと図１３Ｅ−１３Ｆ）またはＱ７とＱ８（図１２Ｇ−Ｈと図１３Ｇ−Ｈ）により置換えられる。この方法のカスコード接続バイアスは、電源とプロセス変動に対して制御回路に免疫を与える助けとなる。
【０１２２】
図１４Ａ−１４Ｄは相補素子型式を使用した実施例を示す。例えば、図１４Ａでは、能動平方根抽出素子Ｍ９とＭ１０はＰ型ＭＯＳＦＥＴ素子であり、入力能動素子Ｍ１とＭ２はＮ型ＭＯＳＦＥＴ素子である。図１４Ｂ−１４Ｄは図１１Ｂ−１１Ｄに対応する相補素子型式を使用した実施例を示す。図１４Ｃ−１４Ｄで、能動平方根抽出素子Ｑ９とＱ１０はバイポーラ素子である。図１４Ａ−１４Ｄで図示した実施例は、温度、電源、コモンモード雑音の変化、集積回路の製造時のプロセス変動に係らず、良好な安定性を与える。図１５Ａ−１５Ｄは同じ型式の能動平方根抽出素子と能動入力素子を使用した実施例を示す。従って、図１５Ａでは、能動平方根抽出素子Ｍ９とＭ１０は、入力素子Ｍ１とＭ２と同じくＮ型ＭＯＳＦＥＴ素子である。同様な構成が図１５Ｂ（Ｎ型ＭＯＳＦＥＴを使用）、図１５Ｃ（Ｎ型バイポーラ素子を使用）及び図１５Ｄ（Ｐ型バイポーラ素子を使用）に示されている。図１５Ａ−１５Ｂに示すように、入力及び能動平方根抽出素子の両方に整合したＭＯＳＦＥＴ素子、すなわち同じ型のＭＯＳＦＥＴ素子を使用したときに、出力線形性は最大化可能である。
【０１２３】
図１１Ａ−１５Ｄは全て、集積回路ピン入力接続部Ｉ−ＲＮＧとＯ＿ＲＮＧ上の入力容量Ｃ７とＣ８を示している。これらの入力容量は、製造公差とプロセスにより部品から部品で変動し、この変動は回路性能を傷つける。これらの変動は電極の電場容量に加算する傾向があり、制御回路の性能に変動とオフセットを生じる。通常の応用は、接合パッド入力節点の入力容量が入力電場容量信号レベルに比べて比較的大きくなる電極の電場の非常に小さな変化を入力検出回路が解決する必要がしばしばあり、浮遊容量Ｃ７とＣ８を最小化することは有利となる。この浮遊容量変動の効果を最小化する１つの方法は、入力回路に「スワンピング（ｓｗａｍｐｉｎｇ）」コンデンサを追加することである。これは制御回路の感度を下げる傾向にあるが、接合配線、凸部下金属化、フリップチップ構成の再分配トレース等に付随する入力容量に起因する変動に対して入力を安定化可能である。スワンピング容量の使用は図１６に示され、これは図１５Ａに一般的に対応する。図１６では、スワンピング・コンデンサＣ１１とＣ１２は各々浮遊容量Ｃ７とＣ８と並列等価に存在し、電圧信号ＶＳＳと電気的に結合される。スワンピング・コンデンサＣ１１とＣ１２は本明細書で記載する本発明の全ての実施例と互換性があり、図１６に図示した実施例の使用に限定されない。
【０１２４】
スワンピング・コンデンサＣ１１とＣ１２は制御回路の性能を改善するが、これは余分な物理的空間を必要とする傾向がある。図１７Ａに図示した実施例では空間が保存され、制御回路入力、ここでは、能動素子Ｍ１とＭ２のゲートのダイオードＤ４−Ｄ７の欠乏容量から生じるスワンピング容量の追加を示している。図１７Ａで、ダイオードＤ４とＤ６は図１６のスワンピング・コンデンサＣ１２を置換え、ダイオードＤ５とＤ７は図１６のスワンピング・コンデンサＣ１１を置換える。単位表面積当たりの容量値は、ポリまたは金属型式コンデンサの単位面積当たりの容量と比較して図１７Ａに図示した種類のダイオード構成の方が大きい。また、ダイオードＤ４−Ｄ７は正負の高電圧電位放電の保護に使用可能である。この保護はタッチ入力応用では特に有効である。キーボード、単一入力スイッチ及びその他のような人間の入力装置は静電放電過渡応答に曝され、その敏感な入力回路を保護するために、ＭＯＳＦＥＴのような部品を含む。図１７Ｂに示すように、検出電極Ｅ１とＥ２が入力回路ＩＣＣに非常に近接して配置されている時、この問題は悪化する。
【０１２５】
図１８Ａ−１８Ｅは集積制御回路を有するタッチスイッチの入力回路のその他の可能な構成を示す。図１８Ａ−１８Ｃは能動素子Ｍ１とＭ２のコモンモード刺激の各種の別案を示す。図１８Ａは図１７Ａの構成を一般的に示し、能動素子Ｍ１１−Ｍ１４も含む。図１８Ａでは、能動素子Ｍ１１−Ｍ１４は入力能動素子Ｍ１とＭ２のソースに電気的に結合される。能動素子Ｍ１３とＭ１４のゲートは発振信号ＯＳＣＢに結合され、そのドレーンは能動素子Ｍ１２のゲートに結合される。能動素子Ｍ１１のゲートは電流源バイアス信号ＣＳＢＳに結合され、そのドレーンは能動素子Ｍ１２のソースに結合される。図１８Ａに図示した構成は能動素子Ｍ１とＭ２への入力段で負帰還を与えることが可能である。
【０１２６】
図１８Ｂは、ここではＮ型素子として図示されている、能動素子Ｍ１５とＭ１６を含む入力回路部分を示し、そのソースは各々入力ピンＩ＿ＲＮＧとＯ＿ＲＮＧに電気的に結合されており、そのゲートは発振信号ＯＳＣＢに電気的に結合されている。能動素子Ｍ１５とＭ１６のドレーンは各々能動平方根抽出素子Ｍ９とＭ１０のソースと、各々ピーク検出回路能動素子Ｑ１とＱ２のベースに結合される。図１８Ｂで、そのゲートを介して発振信号ＯＳＣＢにより刺激され、そのソースを介して入力信号を受入れる、能動素子Ｍ１５とＭ１６は、そのソースを介して刺激され、そのゲートを介して入力を受入れるものとして以前に記述されている能動素子Ｍ１とＭ２の代わりとなる。
【０１２７】
図１８Ｃは図１８Ｂの構成を一般的に示し、図１７Ａにも示すようなスワンピング・ダイオードＤ４−Ｄ７も含む。図１８Ｃの構成はまた１つの電極の単一入力モードでも使用可能であり、欠乏モード・スワンピング容量を提供する入力ダイオードを使用する全ての利点を提供可能である。
【０１２８】
図１８Ｄは、外部電極Ｅ２または入力ピンＯ＿ＲＮＧなしの単一電極モードであるが、能動素子Ｍ１とＭ２への入力をバランスする、スワンピング・コンデンサＣ１１とＣ１２を含む、図１６の構成を図示する。図１８Ｅは、図１７Ａに示すように、ダイオードＤ４−Ｄ７によりスワンピング・容量が提供され、上述したようにスワンピング容量の利点を提供するのに必要な空間を最小化している点を除いて、図１８Ｄの構成を示している。
【０１２９】
図１９は、図４−７で自己保持ラッチ７０として機能する、ラッチ出力ＬＣＨ＿Ｏとその部品を含む、各種の出力機能とその可能な構成を示す、本発明の集積回路の出力回路部分の可能な構成の電気的概略図である。これらの出力機能は、タッチセルが従来のメンブレーンまたは機械的スイッチの応答を複製化することを可能とする。
【０１３０】
出力ピンＮＤＢ＿Ｏ、ＮＥ＿Ｏ及びＮＤ＿Ｏは、能動素子を介して出力を電気的に低状態に引張るタッチセルと集積回路組立体の出力である。刺激が印加された時（例えば、人間の接触刺激）に、集積制御回路は能動素子を介して出力を電気的に低状態に引張るように構成することが可能であり、また刺激がない時（例えば、人間の接触刺激がない時）に、集積制御回路は能動素子を介して出力を電気的に低状態に引張るように構成することも可能である。
【０１３１】
図１９で示すように、出力ピンＮＤＢ＿Ｏは能動素子Ｍ１８のドレーンに電気的に結合され、そのソースは電圧信号ＶＳＳに結合され、そのゲートはインバータＵ２の入力、インバータＵ２の出力、能動素子Ｍ１７のゲート及び電圧信号ＴＰ＿Ｏに結合される。出力ピンＮＥ＿Ｏは能動素子Ｑ１３とＱ１４のエミッタに電気的に結合され、そのベースは能動素子Ｍ２０のドレーンに結合され、そのコレクタは電圧信号ＶＳＳに結合される。能動素子Ｍ２０はまたそのゲートをインバータＵ２の出力に、そのソースを電圧信号ＶＳＳに結合される。出力ピンＮＤ＿Ｏは能動素子Ｑ１３とＱ１４のベースと、能動素子Ｍ２０のドレーンに電気的に結合される。能動素子Ｍ２０は出力ＮＥ＿Ｏの負性プルダウン素子として作用し、出力ＮＤ＿Ｏ用に能動素子Ｑ１３とＱ１４のゲートをバイアス可能である。
【０１３２】
出力ピンＰＤＳ＿Ｏ、ＰＤ＿Ｏ、ＰＥ＿Ｏは、能動素子を介して出力を電気的に高状態に引張るタッチセルと集積回路組立体の出力である。刺激が印加された時（例えば、人間の接触刺激）に、集積制御回路は能動素子を介して出力を電気的に高状態に引張るように構成することが可能であり、また刺激がない時（例えば、人間の接触刺激がない時）に、集積制御回路は能動素子を介して出力を電気的に高状態に引張るように構成することも可能である。
【０１３３】
図１９で、出力ピンＰＤＳ＿Ｏはショットキー・ダイオードＳＤ１に電気的に結合され、ショットキー・ダイオードＳＤ１はまた出力ピンＰＤ＿Ｏに結合される。出力ピンＰＤ＿Ｏは能動素子Ｑ１２のベースと能動素子Ｍ１７のドレーンに電気的に結合され、能動素子Ｍ１７のソースは電圧信号ＶＤＤに結合され、そのゲートはインバータＵ１の出力とインバータＵ２の入力に結合される。能動素子Ｑ１２のコレクタは能動素子Ｑ１１のエミッタに結合され、能動素子Ｑ１１のコレクタとベースは共に電圧信号ＶＤＤに結合される。図１９に示すように、能動素子Ｑ１２のエミッタは出力ピンＰＥ＿Ｏに結合される。
【０１３４】
集積制御回路は従来の直流モード、直流マトリクス、パルス直流マトリクス・モードまたはラッチ・マトリクス・モードで適用可能である。図２０Ａは、集積制御回路が直流モードのタッチセル構成に適用された応用を図示する。直流モードを使用する全ての応用で、各集積制御回路はシステム電圧信号ＶＤＤとＶＳＳに連続的に接続される。ある場合には、いくつかのタッチセルの出力は電気ＯＲ論理に接続される（例えば、ＰＥ＿Ｏ出力を使用するタッチセルＴＣ１−ＴＣ３とＮＥ＿Ｏを使用するＴＣ７−ＴＣ９）。タッチセルの残り（ＴＣ４−ＴＣ６とＴＣ１０−ＴＣ１３）は各種の出力、すなわち、ＰＤＳ＿Ｏ、ＰＤ＿Ｏ、ＰＤ＿Ｅ、ＮＤＢ＿Ｏ、ＮＥ＿Ｏ及びＮＤ＿Ｏの使用を示す。電気的に高出力に引張ることが可能なタッチセルＴＣ４−ＴＣ６では、出力ピンは抵抗を介してアースに結合され、電気的に低出力に引張ることが可能なタッチセルＴＣ１０−ＴＣ１３では、出力ピンは抵抗を介して電圧信号ＶＤＤに結合される。
【０１３５】
図２０Ｂは負パルス直流マトリクス・モードのタッチセンサの応用を図示する。各タッチセルの集積制御回路はその電圧信号ＶＤＤをシステム電圧源Ｖｓｕｐｐｌｙに接続する。また、行選択信号、ＲＯＷ  ＳＥＬＥＣＴ１またはＲＯＷ  ＳＥＬＥＣＴ２への各タッチセルの集積制御回路のＶＳＳ接続も図示されている。図２０Ｂで、各タッチセルの集積制御回路の出力ピンＮＥ＿Ｏは列復帰、ＣＯＬＵＭＮ  ＲＥＴＵＲＮ１（タッチセンサＴＳ１とＴＳ２）またはＣＯＬＵＭＮ  ＲＥＴＵＲＮ２（タッチセンサＴＳ３とＴＳ４）のどちらかに接続する。図２０Ｂから分かるように、ＲＯＷ  ＳＥＬＥＣＴＳとＣＯＬＵＭＮ  ＲＥＴＵＲＮＳは単一のタッチセンサ、タッチセンサの行またはタッチセンサの列を作動可能である。これはまた図２０Ｂのタイミング図にも図示されている。
【０１３６】
図１９に示したＰ型能動素子Ｑ１３とＱ１４は、関連入力にアクティブな刺激が印加された時にＮＥ＿Ｏを低状態に引張る。関連入力に刺激が印加されない時に出力上のこれらのＰ型能動素子がＮＥ＿Ｏを低状態に引張るように入力を構成することも可能である。能動素子Ｑ１３とＱ１４のエミッタ・ベース接合は、どれかの素子が能動低状態となった時にマトリクスの他の装置へＶＳＳを介して電流が逆流することを阻止する。特定のタッチセルの集積制御回路が低状態に引張られると、出力能動素子Ｑ１３とＱ１４のベース・エミッタ接合の順方向バイアス電圧の出力が減少する（ＮＥ＿ＯへのＶｓｕｐｐｌｙから測定される）。応用例によっては、２個の能動素子Ｑ１３とＱ１４の代わりに、１個の素子を使用可能である。
【０１３７】
Ｐ型素子のＶｂｅ降下を避けることが望ましい時、図１９で示すようにＭＯＳＦＥＴ素子を使用している、ＮＤＢ＿ＯまたはＮＤ＿Ｏ出力を使用可能である。ＮＤ＿Ｏ出力付きのタッチセンサの負パルス直流マトリクス・モード構成は図２０Ｃに示され、図１０Ｂで示したものと実質的に同様である。Ｎ型ＭＯＳＦＥＴ素子Ｍ１８とＭ２０上の電圧降下は低電流レベル時には相対的に低く、ＲＤＳｏｎ抵抗にＭＯＳＦＥＴ素子チャネルを流れる電流を乗算したものに依存する。それ故、この電流は外部負荷抵抗により主に設定される。低電流レベルでは、電圧降下はＰ型バイポーラ・トランジスタの対応する電圧降下に対して小さい。反対に、高電流レベルでは、バイポーラ・トランジスタはベース・エミッタ接合（０．６から０．７ボルト）の順方向バイアスを降下させる傾向にあり、一方Ｎ型ＭＯＳＦＥＴ素子はドレーン電流に対するＲＤＳｏｎの近似的線形関係：Ｖｄｒｏｐ＝（ＲＤＳｏｎ）（Ｉｄｒａｉｎ）により電圧降下が増加する傾向がある。従って、低電流レベルが存在する通常の論理回路では、Ｎ型ＭＯＳＦＥＴ出力はバイポーラ素子より電圧降下が小さい傾向にある。これは他の論理回路に対して、ＭＯＳＦＥＴ素子をより一般的に適切なものとする。図２０Ｄは、図１９に示すように、Ｐ型ＭＯＳＦＥＴ素子Ｍ１７を使用したＰＤ＿Ｏ出力を有するタッチセンサによる正パルス直流マトリクス構成を図示し、これにも以上の観察が適用可能である。
【０１３８】
しかしながら、ＭＯＳＦＥＴ素子はバイポーラ素子のように固有のブロッキング機能を有していない。図２１Ａは通常のＣＭＯＳ回路の構造で使用するドープＮ及びＰ型材を有する通常のＰ型基板の断面図を図示する。図２１Ｂは、出力ピンＮＢＤ＿Ｏ（図１９の能動素子Ｍ１８）または出力ピンＮＤ＿Ｏ（図１９の能動素子Ｍ２０）用の出力プルダウン素子として使用可能である、Ｎ型ＭＯＳＦＥＴ素子Ｎ１の概略図である。図２１Ｃは出力素子Ｎ１と直列に接続されたブロッキング素子Ｎ２の概略図で、素子を取囲む欠乏領域のためＭＯＳＦＥＴ素子構造の意図しない結果として発生する、Ｎ１と関連する寄生素子からの漏れ電流の増大を防止する。
【０１３９】
図２１Ａ−２１Ｃは、Ｎ型ＭＯＳＦＥＴ素子の構成がいかに寄生ドレーン対ソース・バイポーラ・ダイオードＰＤ１の作成を生じているか、いかにＶＳＳから基板への漏れ電流を阻止するかを図示している。通常のＣＭＯＳ集積回路はＰまたはＮ型基板を利用する。これらの基板は集積回路ＶＳＳまたはＶＤＤに通常電気的に結合される。Ｐ型基板の場合、基板はＶＳＳに結合され、Ｎ型基板の場合、基板はＶＤＤに結合される。図２１Ｂでは、Ｎ型ＭＯＳＦＥＴ素子Ｎ１のソースは電圧信号ＶＳＳに結合され、寄生ダイオードＰＤ１の陽極も素子Ｎ１のソース節点に結合されていることに注意されたい。寄生ダイオードＰＤ１の陰極は素子Ｎ１のドレーンに結合される。この結果として、集積制御回路が、Ｎ型ＭＯＳＦＥＴ素子（ＮＤ＿Ｏ出力により、図２０Ｃに示すように）を使用して、能動電気プルダウンにより負パルス直流マトリクス・モードで実装されると、寄生ダイオードＰＤ１を通してＰ基板へ逆電流の固有路が存在する。ストローブ行へのパルスがマトリクスに印加され、ＮＤ＿Ｏの出力の電位より大きい電位であると、寄生ダイオードＰＤ１を通してＶＳＳからＮＤ＿Ｏへ電流が流れる。この電流路はマトリクスと電源の動作に影響し、この低電流路はストローブ・ドライバを通してＶＳＳをＶＤＤに接続する低インピーダンス路を提供する。Ｎ型ＭＯＳＦＥＴプルダウン素子と直列に接続されたバイポーラ・ダイオードは逆電流を防止するが、Ｎ型ＭＯＳＦＥＴプルダウン素子の利点、すなわち、出力での低い電圧降下を打ち消す。バイポーラ・ダイオードはまたベース・エミッタ接合のＶｂｅを降下する傾向がある。この望ましくない電流路を阻止するため、従来の集積回路製造と適合し、最小の電圧降下を有することが望ましいブロッキング素子を実装する方法が必要である。Ｎ型ＭＯＳＦＥＴ素子Ｎ１とＮ２の間に適切な接続を設けることにより、Ｐ基板と電圧信号ＶＳＳがＮＤ＿Ｏ素子Ｎ１を通る漏れ電流路から分離され、同時に制御回路出力の電圧降下が最小となるように漏れ電流路をブロック可能である。
【０１４０】
図２１Ａの素子Ｎ２はブロッキング素子で、図２１Ｃに概略的に表現されている。ブロッキング素子Ｎ２のドレーンとソースは図２１Ａと図２１Ｃに示すように、各々、ＶＳＳとＶＳＳ１に接続される。ブロッキング素子Ｎ２のゲートは電圧信号ＶＤＤに結合され、このＶＤＤは必ずしも必要ではないが、多くのマイクロプロセッサと互換となるように３−５ボルトである。素子Ｎ２のソースがアースのように低電位である時、ゲート電圧が素子の閾値電圧よりわずかに高い限り、チャネル抵抗は非常に低い。素子Ｎ２のゲートはＶＤＤであり、これは３から５ボルト（Ｖｓｕｐｐｌｙ）のオーダーであるため、能動パルス期間の間そのソースはゼロボルトであり、その閾値電圧はボルト以下であり、チャネル抵抗は非常に低く、それ故素子のチャネル降下も非常に低い（すなわち、標準のパイボーラ・ダイオードより小さい）。素子Ｎ２のソースがＶＤＤに等しい（またはこれより高い）電圧である時、ゲート・ソース電圧（ＶＧＳ）は素子の閾値電圧より小さい。これはチャネル抵抗を著しく増大させ、これによりチャネルを流れる実質的な電流を阻止する。また、素子Ｎ２のソースの欠乏接合上の基板ＰＳの寄生ダイオードＰＤへの電圧はソース・ドレーン寄生ダイオードＰＤ１のバリア電位（約０．６から０．７ボルト）より小さい。それ故寄生ダイオードＰＤ１は基板を流れる実質的な電流を阻止する。
【０１４１】
また、ブロッキング素子Ｎ２を標準の集積回路応用で逆電圧保護に使用可能であり、上述した全ての利点を提供できる。このように使用すると、ブロッキング素子Ｎ２は上述したのと同様に集積回路のＶＳＳに接続され、逆電流または電圧破損から回路を保護する。
【０１４２】
図２１Ｄ−２１Ｆは、図１９に示した出力ＰＤＳ＿Ｏ、ＰＤ＿Ｏ及びＰＤ＿Ｅを有する電気的高状態プル素子用のブロッキング素子ＢＤＰ２を図示する。図２１Ｄ−２１Ｆで図示した素子は図２１Ａ−２１Ｃで図示した素子の相補形であり、当業者には図２１Ａ−２１Ｃを参照した説明から理解可能である。記載した全ての直流モード構成では、各タッチセルの集積制御回路に３本の接続がある。入力刺激を処理するために、各タッチセルの集積制御回路のＶＤＤとＶＳＳをある時間の間電源に接続する必要がある。集積制御回路の出力は、所要の構成に応じて、ＰＤＳ＿Ｏ、ＰＤ＿Ｏ、ＰＥ＿Ｏ、ＮＤＢ＿Ｏ、ＮＤ＿Ｏ、及びＮＥ＿Ｏで見出される。これらの出力は集積制御回路が必要とする第３の接続を形成する。しかしながら、ある場合には、２本の接続のみを必要とする集積回路を有することが有利となる。例えば、メンブレーン・スイッチと関係する応用では通常スイッチ当たり２本の接続のみが使用されるため、２本の接続のみを必要とするタッチ検出スイッチと集積制御回路を有することは、タッチスイッチによるメンブレーン・スイッチの直接置換えを容易にする。
【０１４３】
２端子メンブレーン・スイッチＭＳ１−ＭＳ４のマトリクスの概略図を図２２に示す。図２２はマトリクス内でスイッチをアドレスし読取る１つの方法を示す。図２のマトリクスは、もちろん、より多くの行、多くの列、多くのスイッチ、及びその他の接続線を含むよう変更することも可能である。全ての場合で、各スイッチへのインターフェースは２型式の信号線：ＲＯＷ  ＳＥＬＥＣＴとＣＯＬＵＭＮ  ＲＥＴＵＲＮを通常含む。各ＲＯＷ  ＳＥＬＥＣＴ線路は電位のソースであって、ＣＯＬＵＭＮ  ＲＥＴＵＲＮ線路を介して閉じられた（メンブレーン・スイッチの場合、閉鎖を発生させる指の圧力により）時に各スイッチＭＳ１−ＭＳ４を通して電流が流れることを可能とする。各々ＣＯＬＵＭＮ  ＲＥＴＵＲＮ線路１と２上の終端抵抗ＣＯＬＲ１とＣＯＬＲ２を用いて、復帰論理回路により処理される電圧を発生し、スイッチ素子を流れる電流を制限する。スイッチの１行のみ（ＭＳ１とＭＳ３またはＭＳ２とＭＳ４）がある特定の時にアクティブとなるようにストローブ線路は順番付け可能である。特定の行を選択すると、各終端抵抗ＣＯＬＲを通して発生された電圧が、選択された行のどのスイッチが電気的に閉鎖されたかを指示する。ＣＯＬＵＭＮ  ＲＥＴＵＲＮ線路は一般的に同時に処理される。多数のスイッチ入力を処理するために使用される相互接続の数に関して、マトリクス方式は有効である。例えば、８本のＲＯＷ  ＳＥＬＥＣＴ線路と８本のＣＯＬＵＭＮ  ＲＥＴＵＲＮ線路を用いて８ｘ８マトリクスにより６４個のスイッチが読取り可能である。通常、なんらかの論理素子がストローブ及び復帰線路に接続されて、短時間の間に全てのスイッチの状態を決定する。これは、当業者が如何に実装するかを公知の通常のマトリクス方式である。これは、広く市販されている制御器、コンピュータのキーボード、電話及びその他の装置で使用可能である。
【０１４４】
刺激を検出し、２端子スイッチとして作用可能な固体素子型式検出装置は、リセットやその他の故障の影響を受け易い、追加のソフトウェア、論理回路、及び／またはマイクロプロセッサなしで従来のマトリクス・ストローブ及び読取り回路を組込みことを可能とする点で有利である。図２３は、マトリクスに配置し、２本の集積回路接続部のみを有するこのような装置の実装を図示する。従って、図２３のタッチセンサＴＳ１−ＴＳ４は図２２のメンブレーン・スイッチＭＳ１−ＭＳ４を置換える。図２３で、各タッチセンサＴＳ１−ＴＳ４は電場電位差を検出する。適切な刺激の存在または不在に従って、装置（特定の応用に依存）は高インピーダンス状態（開放スイッチに等価）から低インピーダンス状態（閉鎖スイッチに等価）に移動し、これにより従来のメンブレーンまたはその他のスイッチを真似する。これらの装置の主要な利点は２端子スイッチの属性を真似るその能力である。
【０１４５】
図２４Ａと図２４Ｂは図２３のタッチセンサＴＳ１−ＴＳ４の可能な回路を図示する。図２４Ａと図２４Ｂに図示した回路は図１９に図示した回路のラッチ回路部分を基にしている。図１９で、図示したラッチ回路は能動素子Ｍ１９とＱ１５−Ｑ１９及び抵抗Ｒ９を含む。ラッチ回路出力ピンＬＣＨ＿Ｏは能動素子Ｑ１９のエミッタに接続されているのが示される。能動素子Ｑ１９はまたそのベースを、インバータＵ２の出力、及び能動素子Ｑ１５のドレーンと能動素子Ｍ２０のゲートに結合し、そのコレクタを能動素子Ｑ１８のエミッタに結合し、能動素子Ｑ１８のベースは電圧信号ＶＤＤに結合され、そのコレクタは抵抗Ｒ９に結合され、抵抗Ｒ９はまた電圧信号ＶＤＤに結合される。能動素子Ｑ１８のコレクタはまた能動素子Ｑ１５とＱ１６のベースに結合されているのが示され、能動素子Ｑ１５とＱ１６のエミッタは電圧信号ＶＤＤと能動素子Ｑ１７のベースに結合され、能動素子Ｑ１７のコレクタは電圧信号ＶＳＳに結合され、そのエミッタは能動素子Ｑ１５のコレクタに結合される。能動素子Ｑ１８のコレクタはまた能動素子Ｍ１９のドレーンに結合され、能動素子Ｍ１９のゲートは制御回路の出力ピンＩＮＩＴＢに結合され、そのソースは電圧信号ＶＤＤに結合される。
【０１４６】
図２４Ａと図２４Ｂは図１９のラッチ回路の各種の実施例を示す。これらの実施例の両方はオプションの能動素子Ｑ１６−Ｑ１８を除いてある。図２４Ａは図１９に示すように、ラッチ回路のバイポーラ部品Ｑ１５とＱ１９の実装を示し、図２４Ｂはラッチ回路のＭＯＳＦＥＴ部品の実装を示す。２端子装置の要旨と機能性を保持しつつ、その他の構成も実装可能である。
【０１４７】
図２４Ａは、入力刺激を検出し、決定を行い、バイポーラ・ラッチ回路をトリガするのに必要な機能を提供する、制御回路と関連して動作するバイポーラ・ラッチ回路を示す。制御回路はまた電源オンリセット機能、各種内部ブロックと機能の初期化と順番付けも提供する。制御回路への入力は、入力検出接続に関係するもの、すなわち、ＯＳＣＢ、＋（ＰＬＵＳ）、及び−（ＮＥＧＡＴＩＶＥ）と、制御回路の電源と関係するもの、すなわち、電圧信号ＶＤＤとＶＳＳと、ラッチ回路と関係するもの、すなわち、ＩＮＩＴとＴＲＩＧＧＥＲを含む。ラッチ出力は出力ピンＬＣＨ＿Ｏを通過する。
【０１４８】
ＲＯＷ  ＳＥＬＥＣＴ線路上で能動プルＰ型ＭＯＳＦＥＴ素子を通してシステムＶｓｕｐｐｌｙからＧＮＤへの電流路が存在する時、図２４Ａのストローブ線路ＲＯＷ  ＳＥＬＥＣＴはアクティブである。電源が供給されると、制御回路が動作する。ストローブ・パルスが最初に印加されると、制御回路はＩＮＩＴ線路を経由してゲート信号を印加し、能動素子Ｍ１９をオンにする。これは、能動素子Ｑ１５のベース・エミッタ電圧が基本的にゼロボルトであることを保証し、これを導通させない（漏れ電流を除いて）。Ｑ１５がオフであると、Ｑ１９のベースには電流がなく、それ故、Ｑ１９もオフである。Ｑ１９がオフであると、ＩＮＩＴ信号が除去されＭ１９がオフであっても、Ｑ１５のベースの電圧は基本的にＶＤＤである。ラッチが基本的にオフ（すなわち、電流が流れない）であると、制御回路は動作可能である。動作すると、集積制御回路は高インピーダンス・モードであって、開放スイッチを模擬する。抵抗Ｒｃｏｌｕｍｎ上に発生する出力電圧はＶｓｕｐｐｌｙｘＲ（集積制御回路）／（〔Ｒ（集積制御回路）＋Ｒｃｏｌｕｍｎ〕に等しい。集積制御回路の実効抵抗が大きければ大きいほど、Ｒｃｏｌｕｍｎ上で降下するＶｓｕｐｐｌｙのパーセントは小さくなり、集積制御回路上で降下するパーセントが増大する。
【０１４９】
完全なスイッチは開放時に無限抵抗とゼロ電流を有し、それ故Ｖｓｕｐｐｌｙはストローブ・パルス時にスイッチ上で降下し、ゼロ電流流れのためＲｃｏｌｕｍｎ上ゼロ電圧が降下する。集積回路はスイッチではないため、より正確に開放スイッチの特性を複製するためには、ストローブ・パルスによりＶｓｕｐｐｌｙを印加した時に集積制御回路が出来る限り小さい電流を有するように設計することが重要である。
【０１５０】
刺激を印加してもまたは刺激を印加せずとも、集積制御回路をこの高インピーダンス・モードに留まらせるよう入力電極を構成可能である。集積制御回路が高インピーダンス・モードにある時、Ｖｓｕｐｐｌｙの殆どは集積制御回路上に印加される。内部ＶＤＤとＶＳＳは集積回路全体と内部制御回路を動作させるのに十分であるため、これは回路をフローティングモードで動作させる。刺激が印加された時、またはその代わりに刺激が印加されない時に、制御回路にラッチ回路へのトリガ・パルスを発生させるように電極を構成可能である。制御回路がトリガ・パルスを発生すると、ラッチはオンとなる。図２４Ａのトリガ・パルスはＶＳＳからＶＤＤへ向かって移行する正パルスである。このトリガ・パルスはＩＮＩＴ信号がリセットされた後に認可され、Ｍ１９をオフにする。この正パルスはＮ型バイポーラ素子Ｑ１９のベース・エミッタ接合を順方向バイアスし、これをオンとする。能動素子Ｑ１９のベース電流と利得転移により、能動素子Ｑ１９のコレクタに、それ故抵抗Ｒ９を介して電流が流れる。抵抗Ｒ９上を流れる電流は能動素子Ｑ１５のベースをＶＳＳへ向けて降下させる電圧電位を発生し、これは能動素子Ｑ１５のエミッタ・ベース接合を順方向バイアスするのに十分であり、これをオンさせる。能動素子Ｑ１５の電流利得は能動素子Ｑ１５のコレクタに相当な電流を流れさせ、たとえトリガ・パルスの除去後でも、能動素子Ｑ１９のエミッタ・ベース接合を十分に順方向バイアスする電圧を能動素子Ｑ１９のベースに増加させる。制御回路上の電圧降下により、トリガ・パルスが除去されると、制御回路の動作を消勢するのに十分である。Ｑ１５とＱ１９との間の正電流帰還ループのため、トリガ・パルスが除去された後もラッチ電流はオンのままである。ラッチの電圧降下は飽和電圧、接合抵抗、能動素子Ｑ１５とＱ１９の利得及びＲｃｏｌｕｍｎの抵抗により決定される。集積制御回路内部のラッチ回路は、制御回路が動作しなくなってから、トリガを除去してもオンに留まり、かつ電流の範囲で出来る限りラッチ降下が小さい電圧となることが重要である。この低インピーダンス・モードでは、閉鎖スイッチを複製するためこの属性を出来る限り得ることが望ましい。完全な閉鎖スイッチは無限の電流を流し、全ての電流レベルでゼロボルト降下である。完全なスイッチ、例えば、低電圧降下のものを最も良く複製するため、ラッチ回路は増大したエミッタ面積と低いＶｂｅ降下のバイポーラ・トランジスタと、高Ｗ／Ｌチャネル比、低閾値及び高利得の素子のＭＯＳＦＥＴを利用することが望ましい。
【０１５１】
図２４Ｂは、バイポーラ能動素子Ｑ１５とＱ１９をＭＯＳＦＥＴ素子Ｍ２１とＭ２２に置換えた図２４Ａのラッチ回路を示す。図２４Ｂの集積制御回路の動作は図２４Ａの集積制御回路の動作と同様である。図１４Ｂに図示したラッチ部分の動作を以下に説明する。
【０１５２】
ＩＮＩＴパルスが印加されると、能動素子Ｍ１９がオンとなる。これはＶＤＤが能動素子Ｍ２１のゲートに印加されることを可能とする。この状態で、能動素子Ｍ２１のゲート・ソース電圧はＰ型ＭＯＳＦＥＴ素子Ｍ２１の閾値電圧より低く、基本的にゼロボルトであり、それ故、能動素子Ｍ２１はオフである。能動素子Ｍ２１のドレーン電流が基本的にゼロアンペア（漏れ電流以外）であると、抵抗Ｒ１０上には電圧は発生しない。能動素子Ｍ２２のゲートが基本的にゼロボルトであると、そのゲート・ソース電圧は素子の閾値電圧より実質的に小さくなる。能動素子Ｍ２２のドレーン電流は基本的にゼロで、そのゲート・ソース電圧は閾値電圧より十分下である。抵抗Ｒ９を流れるゼロ電流により能動素子Ｍ２１のゲート上の電圧はＶＤＤに、またはこれに非常に近くなり、それ故、能動素子Ｍ２１のゲート・ソース電圧は、ＩＮＩＴ信号を除去した後も基本的にゼロである。この状態はラッチ回路を高インピーダンス状態にセットする。ＩＮＩＴパルスの除去後、ＶＤＤに近づくトリガ・パルスが能動素子Ｍ２２のゲートに印加されると、そのゲート・ソース電圧は能動素子Ｍ２２の閾値電圧を越え、Ｍ２２をオンにする。能動素子Ｍ２２のドレーン電流は増加し、抵抗Ｒ９上の電圧降下を発生する。抵抗Ｒ９上で電圧降下が存在すると、能動素子Ｍ２１のゲート・ソース電圧がその閾値電圧を越え、能動素子Ｍ２１をオンにする。能動素子Ｍ２１のドレーン電流は増加し、トリガ・パルスを除去した後でも、抵抗Ｒ１０上の電圧降下を能動素子Ｍ２２の閾値電圧を越えて増加させる。それ故ラッチは低インピーダンス状態に移行し、その電圧降下は能動素子Ｍ２１とＭ２２の特性、抵抗Ｒ９とＲ１０の値、Ｒｃｏｌｕｍｎの抵抗に依存する。図２４Ｂの集積制御回路の動作の残りの部分は図２４Ａの集積制御回路のそれと同様である。両方の図には、各々図２４Ａと図２４ＢでＤ８とＤ９とラベル付けした図２１Ａ−２１Ｃのブロッキング・ダイオードも示してある。
【０１５３】
図２５Ａは基板ＰＳに組み込んだ可能な構成の能動素子Ｑ１５−Ｑ１９を含む図１９のラッチ回路部分を図示する。図２５Ｂはラッチ回路部分を概略的に示す。図２５Ａで、能動素子Ｑ１５とＱ１６はエミッタとしてＰドープのウェルＥＭＩＴＴＥＲＱ１５／ＥＭＩＴＴＥＲＱ１６を共有し、能動素子Ｑ１５のコレクタと能動素子Ｑ１７のエミッタは、能動素子Ｑ１５のゲートに結合される、同じＰドープのウェルＣＯＬＬＥＣＴＯＲＱ１５／ＥＭＩＴＴＥＲＱ１７である。能動素子Ｑ１５、Ｑ１６及びＱ１７も各々そのベースＢＡＳＥＱ１５、ＢＡＳＥＱ１６及びＢＡＳＥＱ１７として同じＮドープのウェルを共有する。基板ＰＳは各々能動素子Ｑ１６とＱ１７のコレクタＣＯＬＬＥＣＴＯＲＱ１６とＣＯＬＬＥＣＴＯＲＱ１７を形成する。能動素子Ｑ１９は基板ＰＳで分離したＮドープのウェルであるのが図示され、そのＮドープのウェルのコレクタＣＯＬＬＥＣＴＯＲＱ１９を抵抗Ｒ９へ、そのＰドープのウェルのベースＢＡＳＥＱ１９をＰドープのウェルＣＯＬＬＥＣＴＯＲＱ１５／ＥＭＩＴＴＥＲＱ１７へ、そのＮドープのウェルのエミッタＥＭＩＴＴＥＲＱ１９をダイオードＤ１０の陽極の電圧信号ＶＳＳに結合する。図２５Ａで、能動素子Ｍ１９は抵抗Ｒ９と並列に結合される。図２５Ａと図２５Ｂに図示した構成の動作は、能動素子と回路設計の当業者により、図２４Ａを参照したラッチ回路説明から理解できる。能動素子Ｑ１６−Ｑ１８は出力ＬＣＨ＿Ｏに渡された信号を強化する。図２５Ａに示した構成は、能動素子Ｑ１７の動的インピーダンスと基板ＰＳを通るＶＳＳ電流のシャンティングにより、標準のラッチと関連する電圧効果と比較して、減少したラッチＯＮ電圧降下から利益を得る。その陰極で出力ＬＣＨ＿Ｏに、その陽極で能動素子Ｑ１９のエミッタと電圧信号ＶＳＳに結合されたダイオードＤ１０は、図２５Ｂに図示した集積回路のラッチ部分への帰還を防止可能である。図２５Ｃは、その陽極を電圧信号ＶＳＳと能動素子Ｑ１７とＱ１８のコレクタに、その陰極を能動素子Ｑ１９のエミッタと出力ＬＣＨ＿Ｏに結合したダイオードＤ１０を示している。図２５Ｃの構成は従って、図２５ＢのＶＳＳからＶＳＳ１へ出力ＴＲＩＧによりオンにバイアスされる、能動素子Ｑ１９のエミッタ上の電圧信号を変更する。この場合、ダイオードＤ１０上の電圧降下は能動素子Ｑ１９のベース・エミッタ電圧と直列ではないため、このラッチ回路構成は電圧降下を有効に減少可能である。図２５Ｂと２５Ｃのオプションの能動素子Ｑ１８はラッチ回路の逆破壊電圧を増大するのに有用である。
【０１５４】
本発明の集積回路は各種の方法で変化する容量性入力に応答可能である。例えば、図２６Ａ−２６Ｃは、図２６Ｄに概略的に図示した容量Ｃｓｅｎｓｅを形成する電極ＧＥとＳＥとの間の距離ｄの変化の結果として容量性入力が変化する、本発明の集積回路と適合する容量性入力検出装置を図示する。容量Ｃｓｅｎｓｅは、電極Ｅｏの容量定数と、相対誘電定数Ｅｒと、電極ｓの表面積と、その間の距離ｄの関数である。図２６Ａに図示した装置は、基板１４４の一方の面１４３上にセンサ電極ＳＥと集積制御回路ＩＣＣと、他方の面１４５上に空洞部１２１を作成するボタン１２２に構成された接地電極ＧＥを有する。図２６Ｂと２６Ｂは図２６Ａに示した装置の別の層を示す。図２６Ａの空洞部１２１は、電極ＧＥとＳＥとの間の距離ｄを変更するように、例えば、人間の指またはその他のプローブにより、ボタン１２２が押下されることを可能とする。図２６Ｄに図示した制御回路は、変更距離ｄから生じる変更された容量に応答可能である。図２６Ｄの制御回路は、図１８Ｄの容量Ｃ３が図２６ＤでＣｓｅｎｓｅと改名された点を除き、図１８Ｄに図示した制御回路に対応する。
【０１５５】
図２７Ａ−２７Ｄは、２電極間の誘電定数Ｅｒの変化の結果として容量性入力が変化する、本発明の集積回路と適合する容量性入力液体レベル検出装置を示す。この変化は、例えば、容量Ｃｓｅｎｓｅを形成する２電極ＧＥとＳＥ１間の空気を液体が置換えた時に発生する。従って、図２７Ａで、基板１２３上の接地電極ＧＥは、液体１２５により充填可能な空間間隙を介してセンサ電極ＳＥ１から分離される。図２７Ｂは、液体１２５用貯槽を形成する基板１２４と液体１２５があるレベルに達した時に接地電極ＧＥとセンサ電極ＳＥ１との間の空間間隙を液体１２５が充填することを可能とする基板１２３とを示す。図２７Ｃと図２７Ｄは集積制御回路ＩＣＣに結合された、接地電極ＧＥとセンサ電極ＳＥ１の１つの可能な有利な構成を図示する。図２７Ｃと図２７Ｄの両方で、電極ＧＥとＳＥ１は長く、水平に配置され、すなわち、液体１２５のレベルの微小な変化が図２７Ｄに概略的に示した容量Ｃｓｅｎｓｅを著しく変更するよう、その長手方向軸が液体１２５の表面と平行に配置されている。図２７Ｅに示した制御回路は図２６Ｄに示したものと同じであり、図２７Ａ−２７Ｄに図示した装置と等しく互換適合する。
【０１５６】
図２８Ａ−２８Ｂは、センサ電極ＳＥ３の表面積ｓｓ３の変化の結果として容量性入力が変化する、本発明の集積回路と適合する容量性入力検出装置を示す。図２８Ａで、基板１２６は接地電極ＧＥを担持し、可動電極１２７は集積制御回路ＩＣＣに結合された２センサ電極ＳＥ２とＳＥ３を担持する。センサ電極ＳＥ３は、基板１２７が移動するように適合する方向に沿って変動する表面線ｓｓ２を有する。従って、図２８Ｂは図２８Ａの位置に対して上方に移動した基板１２７を示す。それ故、接地電極ＧＥが見るセンサ電極ＳＥ３の表面積ｓｓ３は減少する。表面積のこの変化は、図２８Ｃに概略的に示した、容量Ｃｓｅｎｓｅ３の変化に対応する。図２８Ｃに図示した制御回路は図１８Ｅに図示した回路と同様であるが、電極Ｅ１とＥ２はセンサ電極ＳＥ２とＳＥ３とに改名され、容量Ｃ６は容量Ｃ２３に改名された、図１１Ａに図示した２重電極構造を有する。この回路の動作は当業者には図１１Ａと１８Ｅの上述した説明から理解される。
【０１５７】
図２９Ａ−２９Ｄは、入力パルス幅と順序が集積制御回路応答を決定可能な、本発明の集積回路と適合する容量性入力検出ダイアル装置を示す。図２９Ａ−２９Ｄは基板１２８上の集積制御回路ＩＣＣに結合されたセンサ電極ＳＥ４と回転ディスク１２９上の接地電極ＧＥ１とＧＥ２を示す。図２９Ａ−２９Ｄで、接地電極ＧＥ１とＧＥ２（その間の空間を含む）は共に回転ディスク１２９の面積の約半分のみを互いに占有し、隔置されている。これと、その他の同様な構成は、ダイアル・ディスクの時計回りと半時計回り回転間を制御回路が区別可能にする。図２９Ｂ−２９Ｃは固定基板１２８に対する回転ディスク１２９の移動を示す。図２９Ｅと２９Ｆは図２９Ａ−２９Ｄに図示したダイアル装置の出力パルスを示し、これは図２９Ｇに示すように、集積制御回路の入力部分での応答を作成可能である。図２９Ｅはある速度での回転ディスク１２９の反時計回り回転から起因する相対的に幅広で間隔を置いた入力パルスを示し、図２９Ｆはより高速の回転ディスク１２９の時計回り回転から起因する相対的に狭く近接した入力パルスを示す。電極ＳＥ４とＧＥ１とＧＥ２のどちらかとの間で形成され図２９Ｇ（これは図２７Ｅに示した構成と同様）に概略的に示した容量Ｃｓｅｎｓｅの変化は、本発明の集積制御回路の実施例により検出可能である。
【０１５８】
図３０Ａ−３０Ｅは、接地がユーザーにより与えられる、本発明の集積回路と適合する他の容量性検出ダイアル装置を示す。図３０Ａは、接地された時に各種寸法の入力パルス幅に対応可能な、各種の寸法の転送電極ＴＥ１−ＴＥ８を有する回転ディスク１３０を示す。図３０Ｂは、シリンダ１３１上に担持された結合電極ＣＥに結合された回転ディスク１３０の転送電極ＴＥ１−ＴＥ８を示す。図３０Ｃは、図３０Ｂのシリンダ１３１内に嵌合し、集積制御回路ＩＣＣに結合されたセンサ電極ＳＥ５とＳＥ６とを有する、シリンダ１３２を示す。図３０Ｄは、回転容量性入力装置として共に組立てた図３０Ａ−３０Ｃに図示した部品を示す。図３０Ｅはシリンダ１３３を掴む手１３３を示す。手１３３は結合電極ＣＥと転送電極ＴＥ１−ＴＥ８を仮想アースに結合する。図３０Ｃに示すように、各センサ電極ＳＥ５とＳＥ６は、1時に1個の転送電極から容量性入力を受取るように適合される。図３０Ｆ−３０Ｈに示すように、２個の入力パルスを一時に集積制御回路ＩＣＣに供給可能である。回転ディスク１３０とシリンダ１３１を含むダイアルのユーザーの回転の方向と弧長の両方が図３０Ｆと３０Ｇに示した入力から決定可能である。図３０Ｆは反時計回り方向でのダイアル装置の全２回転から生じるパルス列を示し、図３０Ｇは時計回り方向での２回転から生じるパルス列を示す。図３０Ｈは、接地する手１３３と、各々抵抗ＲＩＮ１とＲＩＮ２に結合された、センサ電極ＳＥ５とＳＥ６と容量を形成する、転送電極ＴＥに接続された結合電極ＣＥと、を含む図３０Ｅのダイアル装置の概略図を示す。集積制御回路ＩＣＣは各々抵抗ＲＩＮ１とＲＩＮ２とを介してセンサ電極ＳＥ５とＳＥ６へ発振信号ＯＳＣを与え、決定回路（図示せず）への出力ＯＵＴ１とＯＵＴ２を与える。回転ディスク１３０とシリンダ１３１と１３２を含むダイアル装置の各種部品は、モールド／集積タッチスイッチ／制御パネル組立体及びその制作方法という題名の、米国特願一連番号第１０／２７２、２１９号に記載の発明、またはその他の方法により形成可能である。
【０１５９】
図３１Ａ−３１Ｆは本発明による集積制御回路を有するタッチスイッチ組立体の別々の層と構造を示す。図３１Ａ−３１Ｅは図３１Ｆに図示した組立てたタッチスイッチの別々の層を示す。図３１Ａは、不透明区域１３５と窓区域１３６とを含む基板１３３の背面を示す。不透明区域１３５は装飾フリット、装飾エポキシ、紫外線硬化インクまたはその他の装飾層材料が可能である。図３１Ｂは窓区域１３６で基板１３３の背面に担持されたタッチスイッチの電極１３４を示す。電極１３４は重なり合った不透明区域１３５にあるのが示され、酸化インジウム錫またはその他の適切な材料を含む透明な電導材から構成可能である。図３１Ｃは背面から見たような、タッチスイッチ組立体の底部電導層を示し、銀装入フリット、銀エポキシ、銅エポキシ、電気鍍金伝導体等、と共に上記の組合わせから構成可能な回路トレース１３８を含む。図３１Ｄは、絶縁セラミック・フリット、紫外線インク、エポキシ等である、誘電層区域１４０を有するタッチスイッチの誘電層を示す。図３１Ｅは、図３１Ｃを参照して記載した材料から構成可能な、クロスオーバー伝導体１３７を含む、背面から見た、タッチスイッチ組立体のクロスオーバー層を示す。図３１Ｆは完成したタッチスイッチ組立体として共に組立てた図３１Ａ−３１Ｅに図示した別々の層を示す。図３１Ｆはまた組立体の背面からの図を提供する。
【０１６０】
上記した実施例は直流モードであるものとして記述しているが、本発明の集積制御回路はまた交流入力にも適合し、それ故交流モードでも動作可能である。交流状態は図３２に図示されている。図３２は交流入力を受入れるようにされた集積制御回路を有するタッチスイッチを示す。図３２で、交流信号ＡＣは抵抗Ｒ１０とＲＬＯＡＤを介してダイオードＤ１１−Ｄ１４を含む整流器ブリッジＲＢに結合される。整流器ブリッジＲＢダイオードＤ１１−Ｄ１４はツェナーダイオードＺ１と容量Ｃ１５と並列に結合される。交流信号ＡＣは、ダイオードＤ８を除去した図２４Ａに示すラッチ部分を含む、集積制御回路によりタッチスイッチを刺激する。この構成は、集積回路が比較的小さい電流を流すように設計可能であり、また回路が低検出インピーダンスにより特徴付けられ、これはそれほどアースに依存しないフローティング回路を提供する点で、有利となる。
【０１６１】
上述した本発明の実施例はディジタル出力を有するものとして記述してきたが、上述した集積制御回路構成を有するタッチスイッチの利点の多くを、集積制御回路がアナログ出力を提供する場合も出すことが可能である。ディジタル出力状況では、２状態のみ、例えば、刺激または非刺激の入力により電極へ与えられた情報を出力は反映する。いくつかの応用では、２状態以上に対応可能な出力を提供することが望ましい。例えば、図２７Ａ−２７Ｄを参照して記載したものと同様な、液体検出応用では、２状態ではなく、多数の液体レベルに対応可能な多数の状態を反映する出力を提供することが望ましい。アナログ出力は多数の入力状態に対応可能である。図３３Ａは集積制御回路を有するアナログ電場センサの可能な回路を示す。図３３Ａの回路構成は図４に図示した回路に対応し、スイッチＳＷ２とＳＷ４のゲートへ電流バイアスを与える始動及びバイアス回路４０と、スイッチＳＷ１とＳＷ３のゲートへ電力オン・リセット信号ＰＯＲを与えるパルス発生及び論理回路を含む。図３３Ａの構成はまた、図１２Ａを参照して記載した入力部分と同様な、能動素子Ｍ１、Ｍ２、Ｍ５及びＭ６を含む入力部分も含む。能動素子Ｍ１とＭ２のドレーンはトレースＩＮＰＵＴ１とＩＮＰＵＴ２へ、そしてダイオードＤ１とＤ２とを介してトレースＰＫＯＵＴ１とＰＫＯＵＴ２へ結合され、トレースＰＫＯＵＴ１とＰＫＯＵＴ２は差動増幅回路１６０への入力を提供する。この回路の動作は図４−７を参照した説明から理解可能である。図３３Ａに記述した構成は、センサ電極とストローブ信号バッファリング、電極と回路での電気的干渉のコモンモード拒絶、温度安定性等を含む、図４−７で記載した構成の利点を提供可能である。図３３Ｂと図３３Ｃは図３３Ａに図示した回路のタイミング図を示す。図３３Ｂと図３３Ｃは発振信号ＯＳＣとトレースＩＮ１、ＩＮ２、ＩＮＰＵＴ１及びＩＮＰＵＴ２上に与えられる信号を示す。図３３Ｂはマイクロ秒で時間の関数として信号を示し、図３３Ｃはナノ秒で時間の関数として信号を示す。
【０１６２】
図３４はアナログ入力を受入れ、アナログ出力を与える図３３Ａの電場センサの２Ｘ２マトリクスを示す。図３４の多重化システムは図１０に示したものと同様である。制御回路１４１により与えられた信号を有するトレースＲＯＷＳＥＬＥＣＴ１は、アナログ・スイッチＡＴＳ１とＡＴＳ３がそこに印加された電力を有している期間の間高状態へ移行する。アナログ・スイッチＡＴＳ１とＡＴＳ３のアナログ出力ＡＯＵＴは、アナログ・スイッチＡＴＳ１とＡＴＳ３の電極に与えられた刺激に比例する、トレースＣＯＬＵＭＮＲＥＴＵＲＮ１に与えられてアナログ・インターフェース回路１４２に送られた出力を与える。これらの出力は、回路の低インピーダンスのため、温度安定であり、良好な信号対雑音性能特性を示し、同様にコモンモード拒絶特性を示す。アナログ信号は米国特許第５、５９４、２２２号に記載したものと同様な方法で、または電気回路設計の当業者により理解されるようなその他のアナログ処理技術を使用して処理される。
【０１６３】
本発明のいくつかの実施例を示してきたが、添付の請求の範囲の要旨から逸脱することなく多数の変更を行いうることは当業者には明らかである。
【図面の簡単な説明】
【０１６４】
本発明の各種の機能、利点及びその他の使用法は以下の詳細な説明と図面を参照することによりより明らかとなる。
【図１】本発明のタッチスイッチの望ましい実施例の斜視図。
【図２】本発明の２電極タッチパッドと集積回路チップの断面図。
【図３】本発明のタッチスイッチ装置の実施例の平面図。
【図４】望ましい動作モード用に構成したタッチスイッチ制御回路の電気的概略図。
【図５】別の望ましい動作モード用に構成したタッチスイッチ制御回路の電気的概略図。
【図６】他の別の望ましい動作モード用に構成したタッチスイッチ制御回路の電気的概略図。
【図７】さらに他の別の望ましい動作モード用に構成したタッチスイッチ制御回路の電気的概略図。
【図８】本発明のタッチパッドの別な実施例の断面図。
【図９】本発明のタッチパッドの他の別な実施例の断面図。
【図１０】マトリクス形式で複数個のタッチパネルを使用したタッチスイッチ・パネルの実施例の図式表現。
【図１１Ａ】図４−７で図示した回路と互換であるタッチスイッチ制御回路の入力回路の電気的概略図。
【図１１Ｂ】図４−７で図示した回路と互換であるタッチスイッチ制御回路の入力回路の電気的概略図。
【図１１Ｃ】図４−７で図示した回路と互換であるタッチスイッチ制御回路の入力回路の電気的概略図。
【図１１Ｄ】図４−７で図示した回路と互換であるタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ａ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ｂ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ｃ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ｄ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ｅ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ｆ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ｇ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１２Ｈ】能動素子が電流源としての役割を果たす図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ａ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ｂ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ｃ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ｄ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ｅ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ｆ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ｇ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１３Ｈ】能動素子の異なる組合わせによる図１２Ａ−図１２Ｈのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１４Ａ】能動平方根抽出素子を有する図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１４Ｂ】能動平方根抽出素子を有する図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１４Ｃ】能動平方根抽出素子を有する図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１４Ｄ】能動平方根抽出素子を有する図１１Ａ−図１１Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１５Ａ】異なる能動平方根抽出素子を有する図１４Ａ−図１４Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１５Ｂ】異なる能動平方根抽出素子を有する図１４Ａ−図１４Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１５Ｃ】異なる能動平方根抽出素子を有する図１４Ａ−図１４Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１５Ｄ】異なる能動平方根抽出素子を有する図１４Ａ−図１４Ｄのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１６】コンデンサによるスワンピング容量を有する図１５Ａのタッチスイッチ制御回路の入力回路の電気的概略図。
【図１７Ａ】入力のダイオードの欠乏容量によりスワンピング容量が与えられる図１６のタッチスイッチ制御回路の入力回路の電気的概略図。
【図１７Ｂ】電極が集積回路に近接している１つの可能な構成を図示するタッチスイッチ組立体の図。
【図１８Ａ】入力回路への直接の負帰還を与える構成を図示。
【図１８Ｂ】フロントエンド・スワンピング容量を有するコモンゲート構成を図示し、以前の図面の全てで示したコモンソース構成から入力構成がいかに異なっているかを図示している。
【図１８Ｃ】欠乏ダイオードを有している図１８Ｂの構成を図示している。
【図１８Ｄ】単一電極形式で、２つのスワンピング・コンデンサを利用する図１８Ｂの構成を図示し、集積回路整合のコスト的な有効性を図示する。
【図１８Ｅ】欠乏ダイオードを有している図１８Ｄの構成を図示している。
【図１９】タッチスイッチ制御回路の集積回路の出力回路の電気的概略図。
【図２０Ａ】各種の動作モードで使用するタッチセル・マトリクスの概略図。
【図２０Ｂ】各種の動作モードで使用するタッチセル・マトリクスの概略図。
【図２０Ｃ】各種の動作モードで使用するタッチセル・マトリクスの概略図。
【図２０Ｄ】各種の動作モードで使用するタッチセル・マトリクスの概略図。
【図２１Ａ】ＭＯＳＦＥＴブロッキング素子の概略図。
【図２１Ｂ】ＭＯＳＦＥＴブロッキング素子の概略図。
【図２１Ｃ】ＭＯＳＦＥＴブロッキング素子の概略図。
【図２１Ｄ】ＭＯＳＦＥＴブロッキング素子の概略図。
【図２１Ｅ】ＭＯＳＦＥＴブロッキング素子の概略図。
【図２１Ｆ】ＭＯＳＦＥＴブロッキング素子の概略図。
【図２２】メンブレーンまたは他の機械的スイッチのマトリクスを構成する１方法と、それへのアドレシングとタイミングの概略図。
【図２３】スイッチがマトリクス構成のアドレス線への２本の接続を有するタッチスイッチ組立体である、図２２の概略図。
【図２４Ａ】タッチスイッチ制御回路と通信する図９に図示した出力回路のある種の機能の電気的概略図。
【図２４Ｂ】タッチスイッチ制御回路と通信する図９に図示した出力回路のある種の機能の電気的概略図。
【図２５Ａ】本発明によるラッチ回路を構成する能動素子の可能な構成を図示する。
【図２５Ｂ】本発明によるタッチ回路の概略図。
【図２５Ｃ】本発明によるタッチ回路の概略図。
【図２６Ａ】本発明の集積回路で使用する容量性スイッチ装置を図示し、ここで図２６Ｄで図示する回路は、その間の距離の変化に応じて変化する２電極間の容量に応答可能である。
【図２６Ｂ】本発明の集積回路で使用する容量性スイッチ装置を図示し、ここで図２６Ｄで図示する回路は、その間の距離の変化に応じて変化する２電極間の容量に応答可能である。
【図２６Ｃ】本発明の集積回路で使用する容量性スイッチ装置を図示し、ここで図２６Ｄで図示する回路は、その間の距離の変化に応じて変化する２電極間の容量に応答可能である。
【図２６Ｄ】図２６Ａ−図２６Ｃを参照して記載される応用で使用する本発明による回路を図示する。
【図２７】Ａ−Ｄは、本発明の集積回路で使用する液体検出容量性スイッチ装置を図示し、ここで図２７Ｅで図示した回路は電極の相対誘電定数の変化に応答可能である。
【図２７Ｅ】図２７Ａ−図２７Ｄを参照して記載した応用で使用する本発明による回路を図示する。
【図２８Ａ】本発明の集積回路で使用する容量性スイッチ装置を図示し、ここで図２８Ｃの回路は一方の電極の表面積の有効変化により変化する２電極間の容量に応答可能である。
【図２８Ｂ】本発明の集積回路で使用する容量性スイッチ装置を図示し、ここで図２８Ｃの回路は一方の電極の表面積の有効変化により変化する２電極間の容量に応答可能である。
【図２８Ｃ】図２８Ａ−図２８Ｂを参照して記載する応用例で使用する本発明による回路を図示する。
【図２９Ａ】本発明の集積回路で使用するダイアリング装置として機能可能な容量性スイッチ装置を図示し、入力段階での装置の電極構成を図示する。
【図２９Ｂ】本発明の集積回路で使用するダイアリング装置として機能可能な容量性スイッチ装置を図示し、入力段階での装置の電極構成を図示する。
【図２９Ｃ】本発明の集積回路で使用するダイアリング装置として機能可能な容量性スイッチ装置を図示し、入力段階での装置の電極構成を図示する。
【図２９Ｄ】本発明の集積回路で使用するダイアリング装置として機能可能な容量性スイッチ装置を図示し、入力段階での装置の電極構成を図示する。
【図２９Ｅ】本発明の集積回路で使用するダイアリング装置として機能可能な容量性スイッチ装置を図示し、装置の２回転型式のパルス出力を図示する。
【図２９Ｆ】本発明の集積回路で使用するダイアリング装置として機能可能な容量性スイッチ装置を図示し、装置の２回転型式のパルス出力を図示する。
【図２９Ｇ】本発明の集積回路で使用するダイアリング装置として機能可能な容量性スイッチ装置を図示し、図２９Ａ−図２９Ｄで図示した装置で使用する可能な集積回路構成を図示する。
【図３０Ａ】電極がユーザーにより接地される、本発明の集積回路で使用する容量性スイッチ・ダイアル装置の他の型式を示す。
【図３０Ｂ】電極がユーザーにより接地される、本発明の集積回路で使用する容量性スイッチ・ダイアル装置の他の型式を示す。
【図３０Ｃ】電極がユーザーにより接地される、本発明の集積回路で使用する容量性スイッチ・ダイアル装置の他の型式を示す。
【図３０Ｄ】電極がユーザーにより接地される、本発明の集積回路で使用する容量性スイッチ・ダイアル装置の他の型式を示す。
【図３０Ｅ】電極がユーザーにより接地される、本発明の集積回路で使用する容量性スイッチ・ダイアル装置の他の型式を示す。
【図３０Ｆ】装置の２回転型式のパルス出力を図示する。
【図３０Ｇ】装置の２回転型式のパルス出力を図示する。
【図３０Ｈ】図３０Ａ−図３０Ｅの装置とその装置で使用する集積回路との間の入力接続の概略を図示する。
【図３１Ａ】基板上に組立てた２Ｘ２マトリクスの集積制御回路を有するタッチスイッチの層と構造を図示する。
【図３１Ｂ】基板上に組立てた２Ｘ２マトリクスの集積制御回路を有するタッチスイッチの層と構造を図示する。
【図３１Ｃ】基板上に組立てた２Ｘ２マトリクスの集積制御回路を有するタッチスイッチの層と構造を図示する。
【図３１Ｄ】基板上に組立てた２Ｘ２マトリクスの集積制御回路を有するタッチスイッチの層と構造を図示する。
【図３１Ｅ】基板上に組立てた２Ｘ２マトリクスの集積制御回路を有するタッチスイッチの層と構造を図示する。
【図３１Ｆ】基板上に組立てた２Ｘ２マトリクスの集積制御回路を有するタッチスイッチの層と構造を図示する。
【図３２】交流入力と低電流を使用した本発明の集積回路の実施例を図示する。
【図３３Ａ】アナログ出力を有する電場検出応用で使用する本発明の集積回路の実施例の入力及びその他の部分を図示する。
【図３３Ｂ】図３３Ａで図示した集積回路のタイミング図。
【図３３Ｃ】図３３Ａで図示した集積回路のタイミング図。
【図３４】アナログ出力センサのマトリクスを図示する。  各種図面の同じ指示番号は同じ要素を指示する。
【図１】
0004452506.tif 000002
【図２】
0004452506.tif 000003
【図３】
0004452506.tif 000004
【図４】
0004452506.tif 000005
【図５】
0004452506.tif 000006
【図６】
0004452506.tif 000007
【図７】
0004452506.tif 000008
【図８】
0004452506.tif 000009
【図９】
0004452506.tif 000010
【図１０】
0004452506.tif 000011
【図１１Ａ】
0004452506.tif 000012
【図１１Ｂ】
0004452506.tif 000013
【図１１Ｃ】
0004452506.tif 000014
【図１１Ｄ】
0004452506.tif 000015
【図１２Ａ】
0004452506.tif 000016
【図１２Ｂ】
0004452506.tif 000017
【図１２Ｃ】
0004452506.tif 000018
【図１２Ｄ】
0004452506.tif 000019
【図１２Ｅ】
0004452506.tif 000020
【図１２Ｆ】
0004452506.tif 000021
【図１２Ｇ】
0004452506.tif 000022
【図１２Ｈ】
0004452506.tif 000023
【図１３Ａ】
0004452506.tif 000024
【図１３Ｂ】
0004452506.tif 000025
【図１３Ｃ】
0004452506.tif 000026
【図１３Ｄ】
0004452506.tif 000027
【図１３Ｅ】
0004452506.tif 000028
【図１３Ｆ】
0004452506.tif 000029
【図１３Ｇ】
0004452506.tif 000030
【図１３Ｈ】
0004452506.tif 000031
【図１４Ａ】
0004452506.tif 000032
【図１４Ｂ】
0004452506.tif 000033
【図１４Ｃ】
0004452506.tif 000034
【図１４Ｄ】
0004452506.tif 000035
【図１５Ａ】
0004452506.tif 000036
【図１５Ｂ】
0004452506.tif 000037
【図１５Ｃ】
0004452506.tif 000038
【図１５Ｄ】
0004452506.tif 000039
【図１６】
0004452506.tif 000040
【図１７Ａ】
0004452506.tif 000041
【図１７Ｂ】
0004452506.tif 000042
【図１８Ａ】
0004452506.tif 000043
【図１８Ｂ】
0004452506.tif 000044
【図１８Ｃ】
0004452506.tif 000045
【図１８Ｄ】
0004452506.tif 000046
【図１８Ｅ】
0004452506.tif 000047
【図１９】
0004452506.tif 000048
【図２０Ａ】
0004452506.tif 000049
【図２０Ｂ】
0004452506.tif 000050
【図２０Ｃ】
0004452506.tif 000051
【図２０Ｄ】
0004452506.tif 000052
【図２１Ａ】
0004452506.tif 000053
【図２１Ｂ】
0004452506.tif 000054
【図２１Ｃ】
0004452506.tif 000055
【図２１Ｄ】
0004452506.tif 000056
【図２１Ｅ】
0004452506.tif 000057
【図２１Ｆ】
0004452506.tif 000058
【図２２】
0004452506.tif 000059
【図２３】
0004452506.tif 000060
【図２４Ａ】
0004452506.tif 000061
【図２４Ｂ】
0004452506.tif 000062
【図２５Ａ】
0004452506.tif 000063
【図２５Ｂ】
0004452506.tif 000064
【図２５Ｃ】
0004452506.tif 000065
【図２６Ａ】
0004452506.tif 000066
【図２６Ｂ】
0004452506.tif 000067
【図２６Ｃ】
0004452506.tif 000068
【図２６Ｄ】
0004452506.tif 000069
【図２７】
0004452506.tif 000070
【図２７Ｅ】
0004452506.tif 000071
【図２８Ａ】
0004452506.tif 000072
【図２８Ｂ】
0004452506.tif 000073
【図２８Ｃ】
0004452506.tif 000074
【図２９Ａ】
0004452506.tif 000075
【図２９Ｂ】
0004452506.tif 000076
【図２９Ｃ】
0004452506.tif 000077
【図２９Ｄ】
0004452506.tif 000078
【図２９Ｅ】
0004452506.tif 000079
【図２９Ｆ】
0004452506.tif 000080
【図２９Ｇ】
0004452506.tif 000081
【図３０Ａ】
0004452506.tif 000082
【図３０Ｂ−Ｄ】
0004452506.tif 000083
【図３０Ｅ】
0004452506.tif 000084
【図３０Ｆ】
0004452506.tif 000085
【図３０Ｇ】
0004452506.tif 000086
【図３０Ｈ】
0004452506.tif 000087
【図３１Ａ】
0004452506.tif 000088
【図３１Ｂ】
0004452506.tif 000089
【図３１Ｃ】
0004452506.tif 000090
【図３１Ｄ】
0004452506.tif 000091
【図３１Ｅ】
0004452506.tif 000092
【図３１Ｆ】
0004452506.tif 000093
【図３２】
0004452506.tif 000094
【図３３Ａ】
0004452506.tif 000095
【図３３Ｂ】
0004452506.tif 000096
【図３３Ｃ】
0004452506.tif 000097
【図３４】
0004452506.tif 000098