(57)【特許請求の範囲】
【請求項１】
導電性物質からなる回路パターンを有する基板と、
前記基板の上面に付着し、少なくとも２つのチップパッドを有する第１のチップと、
前記基板の下面に形成され、前記第１のチップのチップパッドと電気的に連結された導電性パッドと、
前記基板の両側部に付着された少なくとも２つのリードと、
前記少なくとも２つのリードを除き、前記導電性パッドの下面が露出するように、前記基板、前記第１のチップ及び前記導電性パッドを成形樹脂により封入してなる第１成形部と、
少なくとも２つのチップパッドを有する第２のチップと、
前記第２のチップのチップパッドとリードとを電気的に連結する導電線と、
成形樹脂により前記リードの上面、前記第２のチップ、および前記導電線を封入してなり、前記第1成形部の上部に形成される第２成形部と、を備え、
前記リードの下面と、前記導電性パッドの露出した下面とが、ともに同じ方向に向いていることを特徴とする積層化半導体パッケージ。
【請求項２】
前記第１成形部の下面が、前記少なくとも２つのリードの下面と同一平面上に位置するように、前記第１成形部を形成したことを特徴とする、請求項１記載の積層化半導体パッケージ。
【請求項３】
前記基板は、
上面に形成された導電性パッドと、
該上面に形成された導電性パッドと前記下面に形成された導電性パッドとを電気的に連結する連結手段と、を含み、
前記第１のチップのチップパッドと前記基板の上面に形成された導電性パッドとを、導電線で連結することにより、前記第１のチップのチップパッドと前記基板の下面に形成された導電性パッドとを電気的に連結したことを特徴とする、請求項１又は２記載の積層化半導体パッケージ。
【請求項４】
前記連結手段は、
前記基板の中央において軸方向に貫通する開口部の側面にて、前記基板の上面に形成された導電性パッドと前記下面に形成された導電性パッドとを電気的に連結することを特徴とする、請求項３記載の積層化半導体パッケージ。
【請求項５】
前記第１成形部と第２成形部との間に、少なくとも１つ以上の成形部が介在することを特徴とする、請求項１〜４のいずれか１項記載の積層化半導体パッケージ。
【請求項６】
前記第１成形部と第２成形部との間に介在する各成形部は、
前記第１成形部のリードと連結されて一体となる複数のリードと、
それらリード間に位置され、下部に位置する他の成形部の上面に付着されたチップと、
前記チップとリードとを連結する少なくとも１つ以上の導電線と、
前記チップと導電線とを封入する成形樹脂と、
を包含して構成されることを特徴とする、請求項５記載の積層化半導体パッケージ。
【請求項７】
前記各成形部は、少なくとも２個以上のチップを包含することを特徴とする、請求項１〜６のいずれか１項記載の積層化半導体パッケージ。
【請求項８】
導電性物質からなる回路パターンを有する基板の上面に少なくとも２つのチップパッドを有する第１のチップを付着する工程と、
前記基板の下面に前記少なくとも２つのチップパッドに電気的に連結した導電性パッドを形成する工程と、
少なくとも２つのリードを、その下面が前記導電性パッドの下面と同じ方向を向くように、前記基板の両側に付着する工程と、
前記少なくとも２つのリード間に、前記導電性パッドの下面が露出するように前記基板及び第１のチップを封入して第１成形部を形成する工程と、
前記第１成形部の上面に第２のチップを付着する工程と、
前記第２のチップと両側部リードとを電気的に連結する工程と、及び
前記両側部リード及び第１成形部の間に、前記第２のチップとリードとを電気的に連結する第２導電線を封入して第２成形部を形成する工程と、
を順次行うことを特徴とする積層化半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積層化半導体パッケージ及びその製造方法に係るもので、詳しくは、２つ以上のチップを積層形態で連結し、単一の半導体パッケージとしてパッケージングし得るように改善した半導体パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、１つのパッケージにつき、１つのチップがパッケージングされた半導体パッケージが一般的であり、その一例のＳＯＪ（Small Outline J-leaded）半導体パッケージにおいては、チップ１を絶縁性テープ又はペーストを利用してリードフレームのダイパッド３に固定し、チップ１のパッド３と内部リード２とを電導性導線４で接続して電気的に連結した後、成形樹脂５を用いてチップ１、内部リード２の一部及び導線４を封入してパッケージの本体を形成し、内部リード２の外部に露出している末端を延長形成した外部リード２′を“Ｊ”字状に成形していた。この半導体パッケージ構造を図６に示す。
【０００３】
【発明が解決しようとする課題】
然るに、このような従来の半導体パッケージにおいては、１つのパッケージの中に１つのチップだけがパッケージングされるように形態が固定されているので、印刷回路基板上に実装したときのチップ１つ当たり、すなわちパッケージ１つ当たりの基板上の占有面積が一定であり、効率に劣るという不都合な点があった。
【０００４】
本発明は、このような従来の課題に鑑みてなされたもので、１つ以上のチップを１つのパッケージの中にパッケージングして集積度を向上し得る半導体パッケージ及びその方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る積層化半導体パッケージにおいては、導電性物質からなる回路パターンを有する基板と、前記基板の上面に付着し、少なくとも２つのチップパッドを有する第１のチップと、前記基板の下面に形成され、前記第１のチップのチップパッドと電気的に連結された導電性パッドと、前記基板の両側部に付着された少なくとも２つのリードと、前記少なくとも２つのリードを除き、前記導電性パッドの下面が露出するように、前記基板、前記第１のチップ及び前記導電性パッドを成形樹脂により封入してなる第１成形部と、少なくとも２つのチップパッドを有する第２のチップと、前記第２のチップのチップパッドとリードとを電気的に連結する導電線と、成形樹脂により前記リードの上面、前記第２のチップ、および前記導電線を封入してなり、前記第1成形部の上部に形成される第２成形部と、を備え、前記リードの下面と、前記導電性パッドの露出した下面とが、ともに同じ方向に向いている。
【０００６】
前記第１成形部の下面が、前記少なくとも２つのリードの下面と同一平面上に位置するように、前記第１成形部を形成することが好ましい。
【０００７】
前記基板は、上面に形成された導電性パッドと、該上面に形成された導電性パッドと前記下面に形成された導電性パッドとを電気的に連結する連結手段と、を含み、前記第１のチップのチップパッドと前記基板の上面に形成された導電性パッドとを、導電線で連結することにより、前記第１のチップのチップパッドと前記基板の下面に形成された導電性パッドとを電気的に連結することが好ましい。
【０００８】
前記連結手段は、前記基板の中央において軸方向に貫通する開口部の側面にて、前記基板の上面に形成された導電性パッドと前記下面に形成された導電性パッドとを電気的に連結することが好ましい。
【０００９】
また、前記第１成形部と第２成形部との間に、少なくとも１つ以上の成形部が介在してもよい。
本発明の好ましい一例では、本発明の積層化半導体パッケージは、前記第１成形部と第２成形部との間に介在する各成形部は、前記第１成形部のリードと連結されて一体となる複数のリードと、それらリード間に位置され、下部に位置する他の成形部の上面に付着されたチップと、前記チップとリードとを連結する少なくとも１つ以上の導電線と、前記チップと導電線とを封入する成形樹脂と、を包含して構成される。
また、前記各成形部は、少なくとも２個以上のチップを包含するように構成してもよい。
【００１０】
本発明の製造方法によれば、導電性物質からなる回路パターンを有する基板の上面に少なくとも２つのチップパッドを有する第１のチップを付着する工程と、前記基板の下面に前記少なくとも２つのチップパッドに電気的に連結した導電性パッドを形成する工程と、少なくとも２つのリードを、その下面が前記導電性パッドの下面と同じ方向を向くように、前記基板の両側に付着する工程と、前記少なくとも２つのリード間に、前記導電性パッドの下面が露出するように前記基板及び第１のチップを封入して第１成形部を形成する工程と、前記の第１成形部の上面に第２のチップを付着する工程と、前記の第２のチップと両側部リードとを電気的に連結する工程と、及び前記の両側部リード及び第１成形部の間に、前記の第２のチップとリードとを電気的に連結する第２導電線を封入して第２成形部を形成する工程と、を順次行うことが好ましい。
【００１１】
そして、上記のような目的を達成するための本発明に係る半導体パッケージの製造方法においては、内部に回路が内蔵された基板の上面に第１導電性パッドを形成する工程と、前記基板の下面に第２導電性パッドを形成する工程と、前記基板の上面に第１のチップを付着する工程と、前記第１のチップと第１導電性パッドとを電気的に連結する工程と、前記基板の両側部に少なくとも２つのリードを形成する工程と、前記の両側部リード間に、前記第１のチップ及び基板を封入して第１成形部を形成する工程と、前記第１成形部の上面に第２のチップを付着する工程と、前記第２のチップとリードとを電気的に連結する工程と、前記の両側部リード及び第１成形部の間に、前記第２のチップとリードとを電気的に連結する第２導電線を封入して第２成形部を形成する工程と、を順次行うことが好ましい。
【００１２】
また、前記基板は、上面に形成された第１導電性パッドと、下面に形成された第２導電性パッドと、第１チップの下面に通じる開口部と、前記開口部の側面にて前記第１導電性パッドと第２導電性パッドとを電気的に連結する連結手段と、を備えて構成されている。
【００１３】
成形樹脂は、エポキシ樹脂が好ましい。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて詳細に説明するが、本発明を限定するものではない。本発明において、特に手段を明記していない工程は、当業者に既知の慣用の方法によって行ってもよい。
【００１５】
本発明を実施する一例である半導体パッケージにおいては、図１に示したように、導電性物質からなる回路パターン（未図示）を内蔵する基板１０上部に左右二列で少なくとも２つの第１導電性パッド２０が形成され、基板１０の下面には各第１導電性パッド２０と対応する少なくとも２つの第２導電性パッド３０がそれぞれ形成され、それら第１導電性パッド２０と第２導電性パッド３０とは前記の内蔵回路パターンによりそれぞれ電気的に連結され、第１導電性パッド２０の列間の基板１０上面に少なくとも２つのチップパッド（未図示）を有した第１のチップ４０が付着され、第１のチップ４０のチップパッドと第１導電性パッド２０とは第１導電線５０によりそれぞれ電気的に連結されている。また、基板１０の両側端部に少なくとも２つのリード６０が付着され、それらリード６０を除いた基板１０、第１導電性パッド２０、第２導電性パッド３０、第１のチップ４０及び第１導電線５０が成形樹脂７１のエポキシ樹脂によって封入された第１成形部７０が形成されている。ここで、第１成形部７０の上下面及びリード６０の上下面は、それぞれ同一平面上に位置する。
【００１６】
そして、第１成形部７０の上面中央部に少なくとも２つのチップパッド（未図示）を有する第２のチップ８０が接着部材９０によって付着され、第２のチップ８０の少なくとも２つのチップパッドとリード６０の少なくとも２つのチップ接続リード６１とのそれぞれの一方端が第２導電線１００によって電気的に連結され、第２のチップ８０及び第２導電線１００を包含する第１成形部７０の上面の所定面積が成形樹脂１１１によって封入された第２成形部１１０が形成されて、本発明の半導体パッケージが構成されている。
ここで、各リード６０は、基板連結リード６２及び基板連結リード６２から上向き折曲されて形成されたチップ接続リード６１により構成され、リード６０の垂直高さは基板１０の下面から第１導電線５０までの垂直高さよりも高くなるように形成されている。
【００１７】
以下、本発明の半導体パッケージの製造方法において図２を用いて説明する。先ず、図２（Ａ）に示したように、基板１０の上面両方側に少なくとも２つの第１導電性パッド２０を形成し、それら第１導電性パッド２０に対応する少なくとも２つの第２導電性パッド３０を基板１０の下面に形成する。このとき、基板１０は、内部に導電物質からなる回路パターン（未図示）が内蔵され、前記少なくとも２つの第１導電性パッド２０と第２導電性パッド３０とは前記回路パターンによって互いに対応する基板パッド２０、３０がそれぞれ電気的に連結されている。
次いで、図２（Ｂ）に示したように、基板１０の上面中央、すなわち、第１導電性パッド２０の間の基板１０の上面に少なくとも２つのチップパッド（未図示）を有する第１のチップ４０を付着し、第１のチップ４０の少なくとも２つのチップパッドと第１導電性パッド２０とを第１導電線５０を利用してそれぞれ電気的に連結する。
次いで、図２（Ｃ）に示したように、半導体基板１０の両端部に少なくとも２つのリード６０を付着する。このとき、それらリード６０は、下面が基板に連結される基板連結リード６２及び基板連結リード６２から上向き折曲されたチップ接続リード６１から形成されている。
次いで、図２（Ｄ）に示したように、リード６０を除いた基板１０、第１のチップ４０、各基板パッド２０、３０及び第１導電線５０を包含する所定面積を成形樹脂７１を用いて成形して第１成形部７０を形成する。ここで、成形樹脂７１としては、エポキシ樹脂を使用することが好ましい。
成形後、第２導電性パッド３０の下面は露出されており、第１成形部７０の上面はリード６０の上面と、その下面はリード６０の下面とそれぞれ同一面上に位置するようになる。
次いで、図２（Ｅ）に示したように、第１成形部７０上の中央に少なくとも２つのチップパッド（未図示）を有した第２のチップ８０を接着部材９０を利用して付着する。
次いで、図２（Ｆ）に示したように、第２のチップ８０のチップパッドと露出された前記少なくとも２つのリード６０の各チップ接続リード６１とを第２導電線１００を利用してそれぞれ電気的に連結する。
次いで、図２（Ｇ）に示したように、第２のチップ８０、チップ接続リード６１の上面の一部及び第２導電線１００を包含する第１成形部７０上面の所定面積に成形樹脂１１１を利用して第２成形部１１０を形成して、本発明に係る半導体パッケージの製造を終了している。ここで、成形樹脂１１１としては、エポキシ樹脂を使用することが好ましい。
【００１８】
そして、本発明に係る半導体パッケージにおいては、図３に示したように、前記の一例の構成でリード６０の形状を変えた以外は、その他の構成は同様であるので、説明を省略する。
また、本発明の半導体パッケージにおいては、図４に示したように、基板１０の中央に縦軸方向に第１チップの下面に通じる開口部が形成され、基板１０の内部に回路パターンを内蔵する代わりに前記開口部の内側側壁に側面パッド１１を形成することによって、相互に対応する各基板パッド２０、３０がそれぞれ電気的に連結され、その他の構成は前記の一例と同様であるので、説明を省略する。
【００１９】
図５（Ａ）に示したように、本発明を実施する一例においては、第１成形部７０と第２成形部１１０間に第３成形部２００が介在し、第３成形部２００の両側面には、前記の第１成形部のリード６０から連結されて一体を形成する複数のリード２１０が位置され、それらリード２１０間には第３チップ２２０が第１成形部７０の上面に付着され、前記第３チップ２２０とリード２１０とを連結する第３導電線２３０が形成される。
そして、第３チップ２２０と第３導電線２３０とを包含する第１成形部７０と第２成形部１１０間の所定領域は、成形樹脂２４０により封入される。
このとき、第１成形部７０と第２成形部１１０間には第３成形部２００と同様な形態を有する２個以上の成形部を連続して形成することもできるが、この場合、第１成形部７０と第２成形部１１０間に位置される各成形部にそれぞれ封入された各チップは、それらチップが封入された成形部の直下に位置する別の成形部の上面に付着される。
以上、実施の一例に基づいて説明したが、本発明の他の実施例においても同じような方法により２個以上のチップを積層し得るパッケージを製造することができる。
なお、図５（Ｂ）に示したように、実施の一例における第１成形部７０及び第２成形部１１０にはそれぞれ２個以上のチップを封入することもできる。かつ、本発明の他の実施例においても、各成形部に２個以上のチップを封入することができる。
【００２０】
【発明の効果】
以上説明したように、本発明に係る半導体パッケージ及びその製造方法においては、１つのパッケージ内に第１及び第２のチップを内蔵するので、制限された面積内におけるメモリ容量を極大化し得るという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体パッケージを示した縦断面図である。
【図２】本発明の半導体パッケージの工程流れ図である。
【図３】本発明の半導体パッケージを示した縦断面図である。
【図４】本発明の半導体パッケージを示した縦断面図である。
【図５】本発明の半導体パッケージを示した縦断面図である。
【図６】従来のＳＯＪ半導体パッケージを示した縦断面図である。
【符号の説明】
１０：基板
２０：第１導電性パッド
３０：第２導電性パッド
４０：第１のチップ
５０：第１導電線
６０：リード
６１：チップ接続リード
６２：基板連結リード
７０：第１成形部
７１：成形樹脂
８０：第２のチップ
９０：接着部材
１００：第２導電線
１１０：第２成形部
１１１：成形樹脂
【図１】
0004400965.tif 000002
【図２】
0004400965.tif 000003
【図３】
0004400965.tif 000004
【図４】
0004400965.tif 000005
【図５】
0004400965.tif 000006
【図６】
0004400965.tif 000007