(57)【特許請求の範囲】
【請求項１】
絶縁膜に溝或いは孔の少なくとも一方を設ける工程、
前記絶縁膜の表面及び溝或いは孔の露出面にバリアメタルを形成する工程、
前記バリアメタル上にＣｕよりも卑である金属からなる第１のシード層を形成する工程、
逆方向パルス電界によって、前記第１のシード層の少なくとも一部を溶解する工程、
前記逆方向パルス電界の印加後、順方向パルス電界によって前記第１のシード層の元素を含んだＣｕ合金からなる第２のシード層を形成する工程、
前記第２のシード層の形成後、順方向直流電流を流してＣｕまたはＣｕを主成分とする合金のいずれかからなるＣｕ系導電体を電界メッキ形成する工程
を有することを特徴とするＣｕ系埋込配線のパルスメッキ方法。
【請求項２】
絶縁膜に溝或いは孔の少なくとも一方を設ける工程、
前記絶縁膜の表面及び溝或いは孔の露出面にバリアメタルを形成する工程、
前記バリアメタル上にＣｕまたはＣｕを主成分とする合金のいずれかからなるＣｕ系導電体のメッキ浴中で不溶解性の補助電極を形成する工程、
前記補助電極上にＣｕよりも卑である金属からなる第１のシード層を形成する工程、
逆方向パルス電界によって、前記第１のシード層の少なくとも一部を溶解する工程、
前記逆方向パルス電界の印加後、順方向パルス電界によって前記第１のシード層の元素を含んだＣｕ合金からなる第２のシード層を形成する工程、
前記第２のシード層の形成後、順方向直流電流を流して前記Ｃｕ系導電体を電界メッキ形成する工程
を有することを特徴とするＣｕ系埋込配線のパルスメッキ方法。
【請求項３】
前記第２のシード層の形成工程において、逆方向パルス電界と順方向パルス電界を交互に印加し、且つ、１周期に流れる逆方向積算電流量と順方向積算電流量を等しくするとともに逆方向電流値を順次低減するように印加することを特徴とする請求項２記載のＣｕ系埋込配線のパルスメッキ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＣｕ系埋込配線のパルスメッキ方法に関するものであり、特に、ダマシン（Ｄａｍａｓｃｅｎｅ）法を用いて微細なＣｕ系埋込配線を形成する際に、密着性に優れたＣｕ系メッキ層を形成するための手法に特徴のあるＣｕ系埋込配線のパルスメッキ方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、或いは、高速化に伴って、信号遅延を低減するために配線層の低抵抗化が要請されており、従来のＡｌ配線層に替わってＡｌより抵抗率が小さく、且つ、エレクトロマイグレーション（ＥＭ）耐性がＡｌの約２倍であるＣｕ配線が、高集積化し微細化されたＬＳＩ配線材料として用いられている。
【０００３】
しかし、一般に微細な配線層を形成する場合にはドライ・エッチングを施す必要があるが、Ｃｕの場合にはＣｕのハロゲン化物の蒸気圧が低いため従来のＲＩＥ（反応性イオンエッチング）法では低温において十分なエッチングレートが得られないという問題があり、また、異方性エッチングが困難であるという問題もあり、さらには、ハロゲン化物の残渣によりコロージョンが発生するという問題がある。
【０００４】
そこで、このような微細加工の難しいＣｕ配線を形成する有効な手法の一つとして、セルフアライン技法を用いたダマシン法と呼ばれる方法が開発されている。
このダマシン法とは、層間絶縁膜に設けた配線パターンに沿った溝、及び、ビアホールにＣｕ膜を堆積させて埋め込んだのち、上部の不要部分を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって除去することによって埋め込み導電層を形成する方法である。
【０００５】
なお、この場合の溝或いはビアホール内にＣｕ膜を堆積させる方法としては、段差被覆性（ステップ・カヴァレッジ）の優れているＣＶＤ（化学気相成長）法、段差被覆性の劣るスパッタリング法とその後のリフローの組合せ、電解メッキ法、或いは、無電解メッキ法が検討されている。
【０００６】
なお、ダマシン法でＣｕ埋込配線層を形成する場合には、Ｃｕは層間絶縁膜を構成するＳｉＯ2 中を容易に拡散しシリコン半導体中で深い準位を形成して少数キャリアの寿命を縮めるので、Ｃｕの拡散を防止するために、ＳｉＯ2 層とＣｕ層の間にＴｉＮ層等のバリヤメタル層を介在させる必要がある。
【０００７】
上記の手法の内、電解メッキ法を用いてＣｕ膜を埋め込む場合には、ＴｉＮ等のバリアメタル上にＣｕメッキ層を直接電解メッキすることはできないので、予め薄いＣｕ膜からなるメッキベース層、即ち、Ｃｕシード層をバリアメタルの表面に形成しておき、Ｃｕメッキ液中でＣｕシード層を介して通電してＣｕシード層上にＣｕメッキ層を形成することになる。
【０００８】
この様なＣｕシード層は、ステップ・カヴァレッジが悪いと、ビアホール（Ｖｉａ）或いは溝（Ｔｒｅｎｃｈ）において、Ｃｕメッキ層による埋込が不完全になるなど、Ｃｕ埋込配線プロセスはＣｕシード層に大きく影響されることになる。
【０００９】
そのため、Ｃｕシード層は、ビアホールや溝の形状を変化させることのない程度の薄い膜である必要があるが、バリアメタル層との密着性に優れるスパッタリング法によって薄い膜をカヴァレッジ性良く成膜することは困難である。
【００１０】
一方、カヴァレッジ性に優れるＣＶＤ法を用いた場合には、薄い膜を成膜することは可能であるが、ＣＶＤ法によって成膜したＣｕ薄膜は、ＴｉＮ等のバリアメタル層との密着力が弱く、場合によっては、バリアメタル層とＣｕ埋込層との間に間隙ができるなど悪影響を与えてしまうという問題がある。
【００１１】
したがって、電解メッキ法によってＣｕ埋込層を形成する場合には、Ｃｕシード層とバリアメタル層との密着力の向上が重要な問題となる。
そこで、この様なＣｕシード層とバリアメタル層との密着力を向上するために、所謂セメンテーション法を用いてＣｕシード層を形成することを試みたので、これを図７を参照して説明する。
【００１２】
図７（ａ）参照
まず、ＴｉＮバリアメタル層３１上にＴｉＮバリアメタル層３１との密着性の良好なＺｎからなるシード層３２をカヴァレッジ性に優れたＣＶＤ法によって形成して試料とする。
【００１３】
図７（ｂ）参照
次いで、置換槽３３中に収容したＣｕやＺｎの錯体を生成できるシアン（ＣＮ）浴或いはアンモニア（ＮＨ3 ）浴からなるＣｕ置換液３４に試料を浸漬する。
【００１４】
図７（ｃ）参照
次いで、このＣｕ置換液３４中で、
Ｚｎ＋Ｃｕ2+→Ｚｎ2+＋Ｃｕ
のセメンテーション反応が生じ、Ｚｎからなるシード層３２がＣｕシード層３５に置換される。
【００１５】
図７（ｄ）参照
次いで、Ｃｕシード層３５の形成された試料をＣｕ置換液３４から引上げ、メッキ槽３６中に収容された硫酸銅を含むＣｕメッキ液３７に浸漬し、電源３８を介して陽極３９側を正（＋）に、ＴｉＮバリアメタル層３１側を負（−）にして順方向に直流電流を流すことによってＣｕシード層３５上にＣｕメッキ層４０を形成する。
【００１６】
この様に、セメンテーション法を用いた場合には、始めにＴｉＮバリアメタル層３１と密着性に優れたＺｎからなるシード層３２を形成しているので、ビアホールや溝内をＣｕメッキ層で埋め込む際に、バリアメタル層との間に間隙を発生させることなくＣｕメッキ層を形成することが可能になる。
【００１７】
また、この様なＺｎからなるシード層３２を形成した試料に直接電解メッキを試みたので、この例を図８を参照して説明する。
図８（ａ）参照
まず、ＴｉＮバリアメタル層３１上にＴｉＮバリアメタル層３１との密着性の良好なＺｎからなるシード層３２をカヴァレッジ性に優れたＣＶＤ法によって形成して試料とする。
【００１８】
図８（ｂ）参照
次いで、この試料をメッキ槽３６中に収容された硫酸銅を含むＣｕメッキ液３７に浸漬し、電源３８を介して陽極３９側を正（＋）に、ＴｉＮバリアメタル層３１側を負（−）にして順方向に直流電流を流すことによってシード層３２上にＣｕメッキ層４０を直接形成する。
【００１９】
この場合も、ＴｉＮバリアメタル層３１と密着性に優れたＺｎからなるシード層３２を形成しているので、ビアホールや溝内をＣｕメッキ層で埋め込む際に、バリアメタル層との間に間隙を発生させることなくＣｕメッキ層を形成することが可能になる。
【００２０】
【発明が解決しようとする課題】
しかし、セメンテーション法を用いた場合には、ＺｎをＣｕに置換する置換液はシアン浴或いはアンモニア浴に限られ、このシアン浴或いはアンモニア浴からＣｕ埋込メッキを行なうことはできないので、Ｃｕメッキ層を形成する際に、置換液とは別にＣｕメッキ液を用意する必要があり、コスト高になるという問題がある。
【００２１】
また、Ｚｎからなるシード層３２上に直流電界によって電解メッキを行なった場合には、Ｚｎからなるシード層３２とＣｕメッキ層４０との間の密着性が必ずしも十分ではないという問題がある。
【００２２】
したがって、本発明は、密着性に優れ且つ埋込性に優れたＣｕ系埋込配線を低コストで形成することを目的とする。
【００２３】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１は、半導体基板、溝、或いは、孔等を省略した本発明のパルスメッキ法の基本的工程を示す図である。
図１参照
（１）本発明は、Ｃｕ系埋込配線のパルスメッキ法において、絶縁膜に溝或いは孔の少なくとも一方を設ける工程、絶縁膜の表面及び溝或いは孔の露出面にバリアメタル１を形成する工程、バリアメタル１上にＣｕよりも卑である金属からなる第１のシード層２を形成する工程、逆方向パルス電界によって、第１のシード層２の少なくとも一部を溶解する工程、逆方向パルス電界の印加後、順方向パルス電界によって第１のシード層２の元素を含んだＣｕ合金からなる第２のシード層７を形成する工程、第２のシード層の形成後、順方向直流電流を流してＣｕまたはＣｕを主成分とする合金のいずれかからなるＣｕ系導電体を電界メッキ形成する工程を有することを特徴とする。
【００２４】
この様に、バリアメタル１とＣｕ系メッキ層８との間に、Ｃｕ系メッキ層８とは組成の異なるＣｕ合金層を設けることによって、バリアメタル１とＣｕ系メッキ層８との間の密着性及び埋込性を改善することができる。
なお、Ｃｕを主成分とする合金とは、例えば、Ｃｕ−Ｚｎ合金であり、また、Ｃｕ系メッキ層８とは組成の異なるＣｕ合金層とは、例えば、Ｃｕ系メッキ層８とは組成比の異なるＣｕ−Ｚｎ合金、或いは、Ｃｕ−Ｆｅ合金等である。
【００２６】
また、バリアメタル１上に、Ｃｕ以外の金属からなる第１のシード層２、即ち、Ｃｕよりバリアメタル１との密着性の優れ且つＣｕよりも卑である金属Ｍからなるシード層２を設けるとともに、逆方向のパルス電界によりシード層２の少なくとも一部が溶解されてＣｕ合金からなる第２のシード層７が形成されるので、第１のシード層２上にＣｕ系導電体からなるメッキ層８を直流電界でメッキした場合よりも、密着性が改善される。
【００２７】
なお、電源３による電界方向を陽極６側が負となるように、逆方向のパルス電流を流すことによって、
Ｍ→Ｍ2+＋２ｅ
の反応によって第１のシード層２が溶け出し、次いで、電源３による電界方向を陽極６側が正となるように、順方向のパルス電流を流すことによって、
Ｍ2+＋２ｅ→Ｍ、及び、
Ｃｕ2+＋２ｅ→Ｃｕ
の反応が負極側で生じて、Ｍ−Ｃｕ合金からなる第２のシード層７が形成され、最後に、順方向の直流電界によって、
Ｃｕ2+＋２ｅ→Ｃｕ
の反応によってＣｕ系メッキ層８が形成される。
なお、メッキ槽４に収容されたメッキ液５がＣｕメッキ液であれば、Ｃｕ系メッキ層８は純粋にＣｕメッキ層となり、他の金属元素を含んでいる場合には、Ｃｕを主成分とするＣｕ系合金メッキ層となる。
【００２８】
（２）また、本発明は、Ｃｕ系埋込配線のパルスメッキ法において、絶縁膜に溝或いは孔の少なくとも一方を設ける工程、絶縁膜の表面及び溝或いは孔の露出面にバリアメタル１を形成する工程、バリアメタル１上にＣｕまたはＣｕを主成分とする合金のいずれかからなるＣｕ系導電体のメッキ浴中で不溶解性の補助電極を形成する工程、補助電極上にＣｕよりも卑である金属からなる第１のシード層２を形成する工程、逆方向パルス電界によって、第１のシード層２の少なくとも一部を溶解する工程、逆方向パルス電界の印加後、順方向パルス電界によって第１のシード層２の元素を含んだＣｕ合金からなる第２のシード層７を形成する工程、第２のシード層の形成後、順方向直流電流を流してＣｕまたはＣｕを主成分とする合金のいずれかからなるＣｕ系導電体を電界メッキ形成する工程を有することを特徴とする。
【００２９】
この様に、バリアメタル１と第１のシード層２との間にＣｕ系導電体のメッキ浴中で不溶解性の補助電極を設けることによって、第１のシード層２が全て溶解した場合にも、電解メッキすることが可能になるので、パルス電界の操作に厳密性が要求されず、制御が容易になる。
なお、この場合の補助電極としては、メッキ浴中で不溶解性であること以外に、良導電性を有することが望ましいので、Ｐｔ、Ａｇ、或いは、Ａｕが好適である。
【００３２】
（３）また、本発明は、上記（２）において、第２のシード層７の形成工程において逆方向パルス電界と順方向パルス電界を交互に印加し、且つ、１周期に流れる逆方向積算電流量と順方向積算電流量を等しくするとともに逆方向電流値を順次低減するように印加することを特徴とする。
【００３３】
この様に、第２のシード層７の形成工程において逆方向パルス電界と順方向パルス電界を交互に印加し、且つ、１周期に流れる逆方向積算電流量と順方向積算電流量を等しくするとともに逆方向電流値を順次低減することによって、第２シード層の組成の面内分布を均一にすることができ、且つ、表面に凹凸の少ないスムーズな膜厚分布が均一なメッキ層８の成膜を行なうことができる。
【００３４】
【発明の実施の形態】
ここで、図２乃至図４を参照して、本発明の第１の実施の形態のメッキ工程を説明するが、まず、図２を参照して、本発明の第１の実施の形態における印加電流のパルス波形図を説明する。
なお、図２においては、ＳｉＯ2 ウェハ上に、ＴｉＮバリアメタル層を介して厚さ１００ｎｍのＺｎシード層を形成したのち、２ｃｍ×２ｃｍの面積に切り出した基板を試料として用い、メッキ槽中に硫酸銅系の通常のＣｕメッキ液を２００ｃｃ収容して実験を行なった。
【００３５】
図２参照
まず、シード層溶解工程においては、例えば、１００ｍＡ／ｃｍ2 の逆方向電流を２０ｍ秒間流してシード層の一部を溶解させたのち、１０ｍＡ／ｃｍ2 の順方向電流を２０ｍ秒間、例えば、１０〜３０周期、例えば、１０周期流してＺｎ−Ｃｕ合金シード層を形成し、最後に順方向直流電流を流してＣｕメッキ層を形成する。
【００３６】
次に、図３を参照して、Ｚｎ−Ｃｕ合金シード層の組成を説明する。
図３（ａ）参照
図３（ａ）は、析出工程において印加するパルス電位を、低電位においてもＺｎ析出電位以上とした場合を示す図であり、最初の逆方向電界によってＺｎシード層１３の一部を溶解させ、次いで、Ｚｎ析出電位以上のパルス電界を印加することによって、ＺｎはＣｕより卑であるのでＣｕシード層１７が析出する。
なお、符号１６は、Ｚｎシード層１３の溶解部である。
【００３７】
図３（ｂ）参照
図３（ｂ）は、析出工程において印加するパルス電位を、高電位においてはＺｎ析出電位以上とし、低電位においてはＺｎ析出電位以下とした場合を示す図であり、最初の逆方向電界によってＺｎシード層１３の一部を溶解させ、次いで、Ｚｎ析出電位以上のパルス電界が印加された場合には、図４（ａ）の場合と同様にＣｕシード層１８が析出し、Ｚｎ析出電位以下のパルス電界が印加された場合には、Ｚｎ−Ｃｕ合金シード層１９が析出し、再び、Ｚｎ析出電位以上のパルス電界が印加された場合には、Ｃｕシード層２０が析出する。
【００３８】
図３（ｃ）参照
図３（ｃ）は、析出工程において印加するパルス電位を、高電位においてもＺｎ析出電位以下とした場合を示す図であり、最初の逆方向電界によってＺｎシード層１３の一部を溶解させ、次いで、Ｚｎ析出電位以下のパルス電界を印加することによって、Ｚｎ−Ｃｕ合金シード層２１が析出する。
【００３９】
したがって、印加するパルス電界の順方向電位によってＺｎ−Ｃｕ合金シード層の組成は任意に設定することができ、上記の第１の実施の形態の場合には、Ｚｎ−Ｃｕ合金シード層１４の全体がＺｎ−Ｃｕ合金となるように電位を設定する。
【００４０】
なお、シード層を構成する金属がＣｕより貴である元素（Ｍ）を用いた場合には、図３の場合と逆の結果が得られ、電位が低い場合にはＭ−Ｃｕ合金シード層が形成され、一方、電位が高い場合には、Ｍシード層が再び形成されることになり、このメッキ液からはＣｕメッキ層を形成することができなくなる。
【００４１】
次に、図４を参照して、図２に示したメッキ工程をＣｕ埋込配線層の形成に適用した本発明の第１の実施の形態のメッキ工程を説明する。
図４（ａ）参照
まず、シリコン基板（図示せず）に堆積させたＳｉＯ2 からなる層間絶縁膜１１に深さが０．７５μｍで、幅が０．６μｍのトレンチを形成し、トレンチ内に、ＣＶＤ法によって厚さが例えば、５０ｎｍのＴｉＮバリアメタル層１２を形成したのち、ＣＶＤ法を用いて厚さが例えば、１００ｎｍのＺｎシード層１３を成膜する。
したがって、成膜後のトレンチの未充填部である開口部の幅は、０．３μｍ（＝０．６μｍ−２×０．０５μｍ−２×０．１μｍ）となる。
【００４２】
図４（ｂ）参照
次いで、メッキ槽内に収容した硫酸銅系の通常のＣｕメッキ液中に、シリコン基板を浸漬し、陽極側を負にして、１００ｍＡ／ｃｍ2 の逆方向電流を２０ｍ秒間流して、
Ｚｎ→Ｚｎ2+＋２ｅ
の反応によってＺｎシード層１３の一部を溶解させる。
【００４３】
図４（ｃ）参照
次いで、陽極側を正にして、１０ｍＡ／ｃｍ2 の順方向電流を２０ｍ秒間流して、
Ｚｎ2+＋２ｅ→Ｚｎ、及び、
Ｃｕ2+＋２ｅ→Ｃｕ
の反応によってＺｎ−Ｃｕ合金シード層１４を形成する。
【００４４】
図４（ｄ）参照
引き続いて、順方向直流電流を流して、
Ｃｕ2+＋２ｅ→Ｃｕ
の反応によってＺｎ−Ｃｕ合金シード層１４上にＣｕメッキ層１５を形成して、トレンチを埋め込む。
【００４５】
最後に、図示しないものの、スラリーとしてアルミナ粉末をベースとした化学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、好適には２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１００回転／分（ｒｐｍ）、好適には５０回転／分で、１〜２分研磨して、Ｃｕメッキ層１５、Ｚｎ−Ｃｕ合金シード層１４、Ｚｎシード層１３、及び、ＴｉＮバリアメタル層１２の不要部分、即ち、層間絶縁膜１１に設けたトレンチの高さ以上に堆積したＣｕメッキ層１５乃至ＴｉＮバリアメタル層１２を除去して埋め込みＣｕ埋込配線層を形成する。
【００４６】
上述の様に、本発明の第１の実施の形態においては、まず、メッキするＣｕとは異なったＴｉＮバリアメタル層１２と密着性の良好で、且つ、Ｃｕより卑なＺｎからなるＺｎシード層１３を形成したのち、逆方向電界によってＺｎシード層１３の一部を除去してＺｎ−Ｃｕ合金シード層１４を形成しているので、Ｚｎシード層１３上に直接Ｃｕメッキ層１５を形成する場合に比べて密着性が向上する。
【００４７】
また、Ｚｎ−Ｃｕ合金シード層１４を形成する際に、順方向のパルス電流を用いることによって、直流電流を用いた場合より、Ｚｎ−Ｃｕ合金シード層１４の組成の面内分布を均一にすることができる。
【００４８】
次に、図５及び図６を参照して、本発明の第２の実施の形態を説明するが、まず、図５を参照して、本発明の第２の実施の形態における印加電流のパルス波形図を説明する。
なお、図５においては、ＳｉＯ2 ウェハ上に、ＴｉＮバリアメタル層を介して厚さ１００ｎｍのＰｔ補助電極及び厚さ１００ｎｍのＺｎシード層を形成したのち、２ｃｍ×２ｃｍの面積に切り出した基板を試料として用い、メッキ槽中に硫酸銅系の通常のＣｕメッキ液を２００ｃｃ収容して実験を行なった。
【００４９】
図５参照
まず、シード層溶解工程においては、例えば、２００ｍＡ／ｃｍ2 の逆方向電流を１００ｍ秒間流してＺｎシード層を全て溶解させたのち、１０ｍＡ／ｃｍ2 の順方向電流を２秒間、次いで、電流値が順次漸減するように逆方向電流を流すとともに、逆方向電流パルスの積算電流量と同じ積算電流量になるように印加時間を調整した１０ｍＡ／ｃｍ2 の順方向電流を流し、この周期を１０〜３０周期、例えば、１０周期繰り返してＺｎ−Ｃｕ合金シード層を形成し、最後に順方向直流電流を流してＣｕメッキ層を形成する。
【００５０】
この様に、本発明の第２の実施の形態においては、Ｐｔ補助電極を形成しているので、Ｚｎシード層を全て溶解しても、Ｚｎ−Ｃｕ合金シード層の形成が可能になる。
なお、上記の第１の実施の形態の場合には、Ｚｎシード層を全て溶解させた場合には、順方向パスル電界を印加しても、Ｚｎ層、Ｚｎ−Ｃｕ合金層、或いは、Ｃｕ層のいずれの層も生成することができなかった。
【００５１】
次に、図６を参照して、図５に示したメッキ工程をＣｕ埋込配線層の形成に適用した本発明の第２の実施の形態のメッキ工程を説明する。
図６（ａ）参照
まず、シリコン基板（図示せず）に堆積させたＳｉＯ2 からなる層間絶縁膜１１に幅が０．６μｍのトレンチを形成し、トレンチ内に、ＣＶＤ法によって厚さが例えば、５０ｎｍのＴｉＮバリアメタル層１２を形成したのち、真空蒸着法を用いて厚さが、例えば、１００ｎｍのＰｔ補助電極２２を形成し、次いで、ＣＶＤ法を用いて厚さが例えば、１００ｎｍのＺｎシード層１３を成膜する。
したがって、成膜後のトレンチの未充填部である開口部の幅は、０．１μｍ（＝０．６μｍ−２×０．０５μｍ−２×０．１μｍ−２×０．１μｍ）となる。
【００５２】
図６（ｂ）参照
次いで、メッキ槽内に収容した硫酸銅系の通常のＣｕメッキ液中に、ＳｉＯ2 ウェハ１１を浸漬し、陽極側を負にして、１００ｍＡ／ｃｍ2 の逆方向電流を１００ｍ秒間流して、
Ｚｎ→Ｚｎ2+＋２ｅ
の反応によってＺｎシード層１３の全て溶解させる。
【００５３】
図６（ｃ）参照
次いで、陽極側を正にして、１０ｍＡ／ｃｍ2 の順方向電流を２秒間流し、
Ｚｎ2+＋２ｅ→Ｚｎ、及び、
Ｃｕ2+＋２ｅ→Ｃｕ
の反応によってＺｎ−Ｃｕ合金シード層１４を形成し、次いで、図５に示すように、再び、電流値が順次漸減するように逆方向電流を流すとともに、逆方向電流パルスの積算電流量と同じ積算電流量になるように印加時間を調整した１０ｍＡ／ｃｍ2 の順方向電流を流し、この周期を１０〜３０周期、例えば、１０周期繰り返してＺｎ−Ｃｕ合金シード層１４を形成する。
【００５４】
図６（ｄ）参照
引き続いて、順方向直流電流を流して、
Ｃｕ2+＋２ｅ→Ｃｕ
の反応によってＺｎ−Ｃｕ合金シード層１４上にＣｕメッキ層１５を形成して、トレンチを埋め込む。
【００５５】
最後に、図示しないものの、上記の第１の実施の形態と同様に、スラリーとしてアルミナ粉末をベースとした化学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、好適には２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１００回転／分（ｒｐｍ）、好適には５０回転／分で、１〜２分研磨して、Ｃｕメッキ層１５、Ｚｎ−Ｃｕ合金シード層１４、Ｚｎシード層１３、Ｐｔ補助電極２２、及び、ＴｉＮバリアメタル層１２の不要部分、即ち、ＳｉＯ2 ウェハ１１に設けたトレンチの高さ以上に堆積したＣｕメッキ層１５乃至ＴｉＮバリアメタル層１２を除去して埋め込みＣｕ埋込配線層を形成する。
【００５６】
この様に、本発明の第２の実施の形態においては、Ｐｔ補助電極２２を介してＺｎシード層１３を形成しているので、Ｚｎシード層１３を溶解させる工程において、Ｚｎシード層１３を全て溶解させてもＺｎ−Ｃｕシード層１４の形成が可能になるので、逆方向電界及び電流量の設定が容易になる。
【００５７】
また、本発明の第２の実施の形態においては、正負のパルス電流を交互に、且つ、電流値が漸減するように印加するとともに、一周期の逆方向の積算電流量と順方向の積算電流量とが同じになるようにしているので、シード層を形成しては溶解する工程を繰り返すことになり、上記の第１の実施の形態よりも凹凸の少ない膜厚分布が均一なＺｎ−Ｃｕ合金シード層１４を形成することができる。
【００５８】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載された構成・条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態において印加する電流量及び印加時間は任意であり、Ｚｎシード層の厚さ及び生成するＺｎ−Ｃｕ合金シード層の厚さに応じて設定すれば良いものである。
【００５９】
また、上記の第１の実施の形態においては、印加する逆方向電界は最初のパルスのみであるが、図５に示したような順次漸減する逆方向電界を周期的に印加しても良いものであり、一方、Ｐｔ補助電極を用いる上記の第２の実施の形態においても、図２に示したパルス電界を印加しても良いものである。
【００６０】
また、上記の各実施の形態においては、Ｃｕ埋込配線層の形成工程として説明しているが、Ｃｕ埋込配線層の形成工程のみに限られるものではなく、下層の配線層に対するＣｕ系埋込プラグを同時に、或いは、別工程で形成する場合にも適用されるものである。
【００６１】
また、上記の各実施の形態においては、埋込配線層をＣｕメッキ層によって形成しているが、純粋にＣｕメッキ層に限られるものではなく、Ｃｕを主成分とするメッキ可能なＣｕ系合金であれば良く、例えば、Ｃｕ−Ｚｎ合金を用いても良いものである。
【００６２】
また、上記の各実施の形態においては、第１のシード層としてＺｎシード層を用いているが、Ｚｎシード層に限られるものではなく、ＣｕよりＴｉＮバリアメタル層との密着性が良好で、且つ、Ｃｕより卑の金属、例えば、Ｆｅを用いても良いものである。
【００６３】
また、上記の各実施の形態においては、バリアメタルとしてＴｉＮを用いているが、ＴｉＮに限られるものではなく、例えば、ＴａＮ或いはＷＮを用いても良いものである。
【００６４】
また、上記の第２の実施の形態においては、補助電極としてＰｔを用いているが、Ｐｔに限られるものではなく、少なくとも第１シード層（Ｍ）をメッキにより成膜可能である金属であれば良く、また、第１シード層及びＣｕの両方をメッキにより成膜可能である金属であれば、Ｍ−Ｃｕ合金シード層の形成が可能になり、この様なＰｔに代わる金属としては、Ａｇ或いはＡｕが好適である。
【００６５】
【発明の効果】
本発明によれば、電界パルス法によって、第１のシード層を構成する金属をＣｕと置換しているので、同一のメッキ液を用いてシード層の形成とＣｕ系メッキ層の形成が可能になるので、装置構成が簡単になり、且つ、密着性に優れたＣｕ系埋込配線形成することができ、また、シード層の材料及び印加するパルス電界の波形を選択・制御することによって、Ｃｕ系埋込配線の電気伝導度、機械的強度、耐熱性等を向上することができ、ひいては、高集積化し微細化した配線層を有する半導体集積回路装置の信頼性の向上或いは低コスト化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態における印加電流のパルス波形図である。
【図３】本発明の第１の実施の形態における合金シード層の組成の説明図である。
【図４】本発明の第１の実施の形態のメッキ工程の説明図である。
【図５】本発明の第２の実施の形態における印加電流のパルス波形図である。
【図６】本発明の第２の実施の形態のメッキ工程の説明図である。
【図７】セメンテーションを用いたシード層の形成工程の説明図である。
【図８】直流電解メッキ工程の説明図である。
【符号の説明】
１  バリアメタル
２  シード層
３  電源
４  メッキ槽
５  メッキ液
６  陽極
７  シード層
８  Ｃｕ系メッキ層
１１  層間絶縁膜
１２  ＴｉＮバリアメタル層
１３  Ｚｎシード層
１４  Ｚｎ−Ｃｕ合金シード層
１５  Ｃｕメッキ層
１６  溶解部
１７  Ｃｕシード層
１８  Ｃｕシード層
１９  Ｚｎ−Ｃｕ合金シード層
２０  Ｃｕシード層
２１  Ｚｎ−Ｃｕ合金シード層
２２  Ｐｔ補助電極
３１  ＴｉＮバリアメタル層
３２  シード層
３３  置換槽
３４  Ｃｕ置換液
３５  Ｃｕシード層
３６  メッキ槽
３７  Ｃｕメッキ液
３８  電源
３９  陽極
４０  Ｃｕメッキ層
【図１】
0004537523.tif 000002
【図２】
0004537523.tif 000003
【図３】
0004537523.tif 000004
【図４】
0004537523.tif 000005
【図５】
0004537523.tif 000006
【図６】
0004537523.tif 000007
【図７】
0004537523.tif 000008
【図８】
0004537523.tif 000009