(57)【特許請求の範囲】
【請求項１】
互いの間で無線通信が可能な第１および第２の半導体チップを備え、
前記第１および第２の半導体チップは、各々の主表面同士が対向するように配置され、
前記第１および第２の半導体チップの各々は、
通信回路が形成された半導体基板と、
前記半導体基板上に形成される絶縁膜と、
前記主表面上において巻くように前記絶縁膜内に形成され、第１および第２の端子を有するアンテナと、
前記絶縁膜内において前記アンテナと前記半導体基板との間に形成され、前記主表面に垂直な方向から見た場合に、前記アンテナの巻き方向と直交するように配置され、各々が前記第１の端子に電気的に接続される複数の第１の電極と、
前記半導体基板の主表面上、または前記半導体基板と前記複数の第１の電極との間に形成され、前記主表面に垂直な方向から見た場合に前記複数の第１の電極とそれぞれ重なる複数の第２の電極とを含み、
前記複数の第２の電極の各々は、前記第２の端子に電気的に接続される、半導体装置。
【請求項２】
前記複数の第１の電極および前記複数の第２の電極のいずれか一方を囲むように設けられ、かつ、少なくとも１つの切れ目が形成される第３の電極をさらに含む、請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体チップに含まれる前記アンテナの半径と、前記第２の半導体チップに含まれる前記アンテナの半径とは、同じ大きさであり、
前記第１の半導体チップと前記第２の半導体チップとの距離は、前記第１および第２の半導体チップの各々に含まれる前記アンテナ同士の距離が前記アンテナの半径以下の大きさになるように設定される、請求項２に記載の半導体装置。
【請求項４】
前記第１および第２の半導体チップの各々は、
多層の金属配線層をさらに含み、
前記アンテナは、前記多層の金属配線層のうち、最上層の金属配線層に設けられる、請求項２に記載の半導体装置。
【請求項５】
前記第３の電極は、前記複数の第２の電極に対応して設けられ、
前記半導体装置は、
前記複数の第１の電極に対応してそれぞれ設けられ、対応する第１の電極を前記第１の端子に接続するか否かを切換える複数のスイッチと、
前記第１および第２の端子間の電圧に応じて前記複数のスイッチの各々を制御する制御回路とをさらに含む、請求項２に記載の半導体装置。
【請求項６】
前記複数の第２の電極は、前記半導体基板に形成される拡散層である、請求項２に記載の半導体装置。
【請求項７】
前記複数の第２の電極は、前記絶縁膜内に形成される、請求項２に記載の半導体装置。
【請求項８】
前記第１および第２の半導体チップを収納するパッケージをさらに備える、請求項１に記載の半導体装置。
【請求項９】
前記半導体装置は、
前記第１の半導体チップを収納する第１のパッケージと、
前記第２の半導体チップを収納する第２のパッケージとをさらに備える、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に電磁結合（誘導結合）を利用することによって複数の半導体チップ間で無線通信が可能な半導体装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスにおいて微細化技術が進むにともない、シリコン基板に形成されたトランジスタの動作速度および高周波特性が向上している。近年ではＣＭＯＳプロセスで作製された高速ロジック回路や高周波回路が実現している。
【０００３】
さらに、１つの半導体チップにロジック回路、メモリ、高周波／アナログ回路等が混載されたシステムオンチップ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ：ＳＯＣ）において大規模集積回路（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：ＶＬＳＩ）が実現されている。しかし、このような集積回路では異なる機能を有する複数の回路が１つの半導体チップ内に形成される。よって、小規模の設計変更が困難であるという問題が存在する。また、単機能を有する半導体装置の製造に比べて歩留まりが低下しやすいという問題が存在する。
【０００４】
高機能を有する半導体装置を実現するための別の手段として、異なる機能を持つ複数の回路を複数の半導体基板にそれぞれ作製し、これら複数の半導体装置を１つのパッケージに実装するという方法がある。このような複数の半導体装置が実装されたパッケージをシステムインパッケージ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ：ＳＩＰ）と呼ぶ。なお、近年では、より多くの半導体装置をパッケージに収めながらパッケージの面積を小さくすることが求められる。このため、複数のチップを高さ方向に積層する方法が開発されている。また、チップを積層するためのパッケージ（３Ｄ−Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ：ＭＣＰ）が開発されている。
【０００５】
個々の半導体装置への電源供給や半導体装置間の信号伝送には、ワイヤ、パッケージのピンおよびプリント基板上の配線等が用いられる。そのため、これらの配線の抵抗や寄生容量により信号伝送の遅延が生じる。特に信号の伝送が高速の場合や信号の周波数が高い場合、これらの配線の容量だけでなく、インダクタンスの影響が顕著に現れてくる。さらに、信号線とつながるパッドに対してはＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）対策が不可欠である。
【０００６】
このような問題を回避するため、半導体装置内にアンテナを形成する方法が提案されている。この方法によれば、電磁波を利用することでチップ間の信号伝送を非接触で行なうことができる（例えば、非特許文献１、非特許文献２）。
【０００７】
また、特開２００２−１５７５５９（特許文献１）では、非接触通信式情報媒体が開示される。この情報媒体では２つの半導体装置の主表面が対向する。また、これらの半導体装置上に作製されたアンテナコイルが絶縁されて配置される。アンテナコイルの電磁結合によってデータ通信が行なわれる。
【０００８】
また、非特許文献１の図３では、２つの半導体装置の主表面を対向させた場合、インダクタ間の距離を近づけることで高い結合係数が得られることをシミュレーションした結果が示される。この結果は、特開２００２−１５７５５９（特許文献１）の開示内容と同様である。
【０００９】
また、非特許文献２の図４では、インダクタ間の電磁結合により受信した信号を増幅させる増幅器を含む回路が示されている。
【特許文献１】特開２００２−１５７５５９（第２頁、［００１０］）
【非特許文献１】佐々木  守、外２名、”スパイラルインダクタ間の共振特性を利用したチップ間無線インタコネクト”、[online]、２００４年６月、広島大学２１世紀ＣＯＥプログラム  テラビット情報ナノエレクトロニクス  第１回成果報告書  ４−Ｉ−２、［平成１７年８月１２日検索］、インターネット<URL:http://www.rcis.hiroshima-u.ac.jp/21coe/J/4result/result2-1.html>
【非特許文献２】Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｙ．Ｂ．Ｙｕｓｏｆ，Ｎ．Ｍｉｕｒａ，Ｔ．Ｓａｋｕｒａｉ，Ｔ．Ｋｕｒｏｄａ，“Ａ  １．２Ｇｂ／ｓ／ｐｉｎ  Ｗｉｒｅｌｅｓｓ  Ｓｕｐｅｒｃｏｎｎｅｃｔ  Ｂａｓｅｄ  ｏｎ  Ｉｎｄｕｃｔｉｖｅ  Ｉｎｔｅｒ−Ｃｈｉｐ  Ｓｉｇｎａｌｉｎｇ  （ＩＩＳ），”  ＩＳＳＣＣ  Ｄｉｇ．  Ｔｅｃｈ．  Ｐａｐｅｒｓ，  ｐｐ．１４２−１４３、Ｆｅｂ．２００４．
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述した特開２００２−１５７５５９（特許文献１）および非特許文献１に示されるように、２つの半導体装置を非接触にして無線通信を行なうため、２つの半導体装置の主表面同士が対向するように２つの半導体装置は配置される。また、各半導体装置の表面にはアンテナが形成される。アンテナ間が絶縁されるよう２つのアンテナが配置される。このように半導体装置およびアンテナを構成することにより、アンテナの電磁結合を利用して信号を伝送することができる。
【００１１】
しかしコイル状のアンテナに信号を印加した場合、アンテナに電流が流れることによって磁束が発生する。磁束はアンテナの上方と下方との両方に生じる。２つの半導体装置の間には導電性材料が存在しないので渦電流は流れない。一方、２つの半導体装置がともにシリコン基板にＣＭＯＳプロセスで作製された半導体装置であれば、シリコン基板内に渦電流が流れる。渦電流が生じることによってインダクタ（アンテナ）の損失が発生する。損失が生じることによりアンテナのＱ値（Ｑｕａｌｉｔｙ  Ｆａｃｔｏｒ）が低下し、受信信号の強度が低下する。
【００１２】
また、シリコン基板内に渦電流が流れた場合、アンテナにより生じる磁束と逆向きの磁束（反磁界）が発生する。反磁界によって２つのアンテナ間の相互インダクタンスが減少する。相互インダクタンスの減少に応じて受信信号の強度が低下する。
【００１３】
このように、渦電流が発生すると受信信号の強度が低下するため通信エラーが生じる可能性がある。しかし従来の技術には渦電流の発生を抑制する方法が提案されていない。
【００１４】
本発明は、上述の課題を解決するためになされたものであり、その目的は、非接触で無線通信を行なう半導体装置において、受信信号の強度を従来よりも向上させることを可能にすることである。
【課題を解決するための手段】
【００１５】
本発明は要約すれば、半導体装置であって、互いの間で無線通信が可能な第１および第２の半導体チップを備える。第１および第２の半導体チップは、各々の主表面同士が対向するように配置される。第１および第２の半導体チップの各々は、半導体基板と、絶縁膜と、アンテナと、複数の第１の電極と、複数の第２の電極とを含む。半導体基板には通信回路が形成される。絶縁膜は半導体基板上に形成される。アンテナは主表面上において巻くように絶縁膜内に形成される。アンテナは第１および第２の端子を有する。複数の第１の電極は、絶縁膜内においてアンテナと半導体基板との間に形成され、主表面に垂直な方向から見た場合に、アンテナの巻き方向と直交するように配置される。複数の第１の電極の各々は第１の端子に電気的に接続される。複数の第２の電極は、半導体基板の主表面上、または半導体基板と複数の第１の電極との間に形成され、主表面に垂直な方向から見た場合に複数の第１の電極とそれぞれ重なる。複数の第２の電極の各々は、第２の端子に電気的に接続される。
【発明の効果】
【００１６】
本発明の半導体装置によれば、非接触で無線通信を行なう場合において、受信信号の強度を従来よりも向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００１８】
［実施の形態１］
図１は、実施の形態１の半導体装置を説明するための断面図である。
【００１９】
図１を参照して、半導体装置１００は半導体チップ１，２、基板１６およびパッケージ１７を備える。
【００２０】
半導体チップ１，２の各々は通信機能を実現する回路（図示せず）を有する。半導体チップ１はパッケージ１７の基板１６に取り付けられる。半導体チップ２は半導体チップ１の上に積層される。半導体チップ１，２はパッケージ１７の中に収められている。
【００２１】
半導体チップ１はたとえばＣＭＯＳプロセスで作製される。半導体チップ１はアンテナ３、上部電極５、下部電極７、シリコン基板９、および絶縁膜１１を備える。
【００２２】
アンテナ３は金属配線層に設けられる。この金属配線層は絶縁膜１１中に存在する。絶縁膜１１はシリコン基板９の主表面上に形成される。なお、アンテナ３は導線を１回または複数回巻くことによりコイル状に形成されるアンテナコイルである。アンテナ３はシリコン基板９の主表面に沿って渦巻くように絶縁膜１１内に形成される。また、アンテナ３は第１および第２の端子を有する。
【００２３】
上部電極５はアンテナ３とシリコン基板９の主表面との間に設けられる。上部電極５の材質はポリシリコンであるが金属であってもよい。上部電極５の直下には下部電極７が形成される。下部電極７はシリコン基板９の主表面に形成される拡散層である。たとえばこの拡散層の導電型はＮ型であり、シリコン基板９の導電型はＰ型である。
【００２４】
半導体チップ２は半導体チップ１と同様の構成を有する。半導体チップ２はアンテナ４、上部電極６、下部電極８、シリコン基板１０、および絶縁膜１２を備える。アンテナ４はアンテナ３と同様に、絶縁膜１２内の金属配線層に設けられる。
【００２５】
なお、図１には示さないが、半導体チップ１，２は通信機能以外にもロジック回路やアナログ回路等、送信あるいは受信した信号を処理するための回路を備える。
【００２６】
半導体チップ１の主表面と半導体チップ２の主表面とは対向する。また、半導体チップ１と半導体チップ２との間は電気的に絶縁されている。このため、半導体チップ１と半導体チップ２との間は中空である。ただし半導体チップ１と半導体チップ２との間に絶縁膜が設けられてもよい。
【００２７】
半導体チップ１から半導体チップ２への信号伝送のため、アンテナ３に信号が送られるとアンテナ３に電流が流れる。アンテナ３は渦巻状に形成されているので電流が流れるとアンテナ３の近傍に磁界が生じる。仮にアンテナ３の上方に導電体がある場合、その導電体には渦電流が流れる。渦電流が流れる方向はアンテナ３に生じた磁界を打ち消す反磁界が生じる方向である。しかしながらアンテナ３とアンテナ４との間には導電性材料が存在しない。よって、アンテナ３とアンテナ４との間の空間には渦電流が生じない。
【００２８】
半導体チップ１にはパッケージ１７の電源端子（図示せず）を介して外部から電力が供給される。また、半導体チップ１は信号端子（図示せず）を介して外部との間で信号を伝送する。一方、半導体チップ２への電力供給は、半導体チップ１からパッド１３、１４およびパッド１３とパッド１４とを接続するボールボンダ１５を介して行なわれる。
【００２９】
半導体チップ１から半導体チップ２への信号伝送は各々の通信機能を用いて無線により非接触で行なわれる。半導体チップ２により処理された信号は、無線により半導体チップ２から半導体チップ１へ非接触で伝送される。半導体チップ１と半導体チップ２との間に信号を伝送するためのワイヤやプリント基板上の配線等が存在しない。よって、配線抵抗や寄生容量による信号の伝送速度のばらつきを抑えることができので、安定した信号伝送が可能になる。
【００３０】
図２は、図１のアンテナ３，４を説明する斜視図である。
図２を参照して、半導体チップ１のうちアンテナ３およびシリコン基板９が示される。また半導体チップ２のうちアンテナ４およびシリコン基板１０が示される。上述のようにアンテナ３は金属配線層に設けられる。アンテナの巻き数が１を超える場合、アンテナ３の下層の金属配線層に作製された引き出し線１８とビアプラグ２０とにより各金属配線層が接続される。これによってアンテナのループが形成される。
【００３１】
アンテナ４はアンテナ３と同様の構成を有するので詳細な説明は以後繰り返さない。アンテナ４においてコイルの巻き数が１を超える場合には、下層の金属配線層に作成された引き出し線１９とビアプラグ２１とによって各金属配線層が接続される。
【００３２】
半導体チップ１の主表面と半導体チップ２の主表面とは対向する。よって、アンテナ３およびアンテナ４も対向する。送信信号に応じてアンテナ３に電流が流れると、その電流により磁束が生じる。磁束はアンテナ４を貫通するのでアンテナ４には誘導電流が流れる。誘導電流の方向はアンテナ３により生じる磁束と逆向きの磁束を発生させる方向である。なお、アンテナ４に流れる誘導電流が受信信号となる。
【００３３】
アンテナ３，４の各々の形状は四角形である。半導体チップ２のアンテナ４の半径は半導体チップ１のアンテナ３の半径と等しい。また、アンテナ４の巻き方向は、アンテナ３の巻き方向と逆になるように形成される。このため、アンテナ３とアンテナ４とが対向した状態でＺ軸の正から負への方向に沿って見た場合、アンテナ３とアンテナ４とは重なり合う。
【００３４】
アンテナ３の４辺のそれぞれに対応するアンテナ４の４辺は最短距離（アンテナ３とアンテナ４との距離）で対向する。これによりアンテナ３の電流経路と同じ形状の電流経路がアンテナ４に存在し、かつ、これらの電流経路の距離が最短となる。たとえばアンテナ３の辺３Ａにはアンテナ４の辺４Ａが対応する。辺３Ａと辺４Ａとは最短距離で対向する。また、アンテナ３の辺３Ｂにはアンテナ４の辺４Ｂが対応する。辺３Ｂと辺４Ｂとは最短距離で対向する。よってアンテナ３およびアンテナ４の電磁結合が強くなる。また、最短距離で電流経路が存在するため、アンテナ間の容量を大きくすることもできる。なお、アンテナ３，４の形状は四角形に限定されず円形のスパイラルでもよい。
【００３５】
電磁結合が強いほどアンテナ４に流れる誘導電流が大きくなる。アンテナ３，４の巻き方向を互いに逆にすることによって、アンテナ３，４を対向させて無線通信を行なったときに受信信号の強度を大きくすることができる。なお、アンテナ４の巻き方向がアンテナ３の巻き方向と同じである場合、アンテナ３とアンテナ４とを対向させると、電磁結合は弱くなる。その理由は、アンテナ３のある辺と、その辺に対応するアンテナ４の辺との距離が最短ではなくなるためである。
【００３６】
半導体チップ１と半導体チップ２との距離はボールボンダ１５の厚さのみで決定される。ボールボンダ１５の厚さはたとえば２０〜３０μｍ程度である。よってアンテナ３とアンテナ４とを近接して配置することが可能になる。好ましくは、アンテナ３とアンテナ４との距離は、アンテナ３およびアンテナ４の各々の半径以下である。アンテナ３とアンテナ４との距離をアンテナ３およびアンテナ４の各々の半径以下に設定することでアンテナ３およびアンテナ４の結合係数が０．１以上となる。結合係数の値が０．１以上であれば、受信信号の強度（電圧の大きさ）を実用上問題ない強度（たとえば数百ｍＶ程度）とすることができる。
【００３７】
図３は、アンテナ３，アンテナ４の距離と結合係数との関係を説明する図である。
図３を参照して、アンテナ３，４の半径を１００μｍとしたときのアンテナ３，４の距離に対する結合係数の変化を示す。上述のように受信信号の強度の点から、アンテナ３およびアンテナ４の結合係数が０．１以上であることが好ましい。アンテナ間の距離が１９０μｍのときに結合係数は０．１となる。
【００３８】
図３に示すようにアンテナ間距離が短くなるほど結合係数は大きくなる。アンテナ間距離がアンテナの半径と等しい場合、すなわち、１００μｍでは結合係数は０．３５となる。組立て精度や設計のマージンを考慮すると、アンテナ間の距離がアンテナの半径以下であれば０．１以上の結合係数を確保することができる。結合係数が大きいほど電磁結合が強くなるため、受信信号の強度が強くなる。よってアンテナ３とアンテナ４とが接触しない限り、アンテナ間距離は短い程よい。
【００３９】
図４は、図１のアンテナ３の斜視図である。
図５は、図４の上部電極５および下部電極７を説明する平面図である。
【００４０】
図４および図５を参照して、アンテナ３の中心に位置する点Ｐ１から最外部に位置する線の線幅中心までの距離は１００μｍである。この距離は本発明における「アンテナの半径」に相当する。アンテナ３の線幅は１０μｍであり、線の間隔は２μｍである。また、アンテナ３の巻き数は２である。
【００４１】
アンテナ３の本体は最上層の金属配線層に設けられる。アンテナ３の本体とシリコン基板９との距離が大きいほど、シリコン基板９における磁場の強度が弱くなる。よってアンテナ３に電流が流れたときにシリコン基板９には渦電流が生じにくくなる。これによりアンテナ３の損失が低減する。よってアンテナ３のＱ値が向上する。
【００４２】
さらに、引き出し線１８は最上層の金属配線層よりも１つ下層の金属配線層に設けられる。シリコン基板９の表面と引き出し線１８との距離を広げることによってもシリコン基板９内部に渦電流が発生することを抑制できる。
【００４３】
アンテナ３の直下には上部電極５が形成される。上部電極５は複数の電極５Ａ、および電極５Ｂを含む。複数の電極５Ａおよび電極５Ｂの材質はポリシリコンである。複数の電極５Ａの各々は短冊形状を有する。また、複数の電極５Ａの各々はアンテナ３の４辺のうちのいずれかの辺に直交する。
【００４４】
複数の電極５Ａを囲むように電極５Ｂが設けられる。電極５Ｂの直径はアンテナ３の直径よりも大きくなる。さらに、電極５Ｂには少なくとも１箇所で切れ目が設けられる。
【００４５】
アンテナ３は端子２２を有する。上部電極５はビアプラグ２４を介して端子２２に接続される。よって複数の電極５Ａの各々は電極５Ｂを介して端子２２に接続される。
【００４６】
シリコン基板９の主表面において上部電極５の直下の領域には下部電極７、すなわち拡散層が形成される。下部電極７は複数の電極７Ａと、電極７Ｂとを含む。複数の電極７Ａはシリコン基板９の主表面に垂直な方向（紙面に垂直な方向）から見たときに複数の電極５Ａとそれぞれ重なる。また、電極７Ｂは複数の電極７Ａを囲むように設けられ、少なくとも１箇所で切れ目が設けられている。下部電極７はビアプラグ２５によってアンテナ３のもう一つの端子２３に接続される。
【００４７】
アンテナ３に受信電流が流れた場合、シリコン基板内では、アンテナ３によって生じた磁束を打ち消す反磁界を発生させる方向、つまりアンテナ３の巻き方向と逆方向に渦電流が流れようとする。複数の電極５Ａはアンテナ３に直交する方向に配置されているため渦電流が流れる電流経路が切断された状態になっている。このため、複数の電極５Ａには渦電流が生じにくい。また、複数の電極５Ａと端子２２とを接続するため電極５Ｂが設けられる。渦電流が電極５Ｂに流れないよう、電極５Ｂには切れ目が設けられる。よってアンテナ３に電流が流れた際に上部電極５で渦電流が生じることを抑制できる。これによりアンテナ３の損失が低減するのでアンテナ３のＱ値が向上する。
【００４８】
また、下部電極７は上部電極５と同様の形状を有する。下部電極７においても上部電極５と同様の作用によって渦電流が抑制される。よって、下部電極７、すなわちシリコン基板９内で渦電流が生じることを抑制できる。
【００４９】
アンテナのＱ値が向上する理由について、より詳細に説明する。
上部電極および下部電極が無い場合、アンテナに流れる電流によって生じる磁場を打ち消す方向にシリコン基板内に渦電流が発生する。これによって基板内の損失が生じ、アンテナのＱ値は低くなる。そもそもシリコン基板は導電性を有するので、基板内に伝導電流が流れる。たとえば基板がガリウム砒素（ＧａＡｓ）基板であれば導電率は非常に小さいので、ほとんど基板内に渦電流は発生せず、Ｑ値の低下はない。
【００５０】
そこで、アンテナとシリコン基板の間に四角形状の金属板を挿入した場合を考えると、アンテナに流れる電流によって生じる渦電流は金属板内を流れる。金属板内に流れる電流によって損失が生じ、Ｑ値が低下する。しかし、金属板によってシリコン基板の影響(寄生容量や寄生抵抗)が見えなくなる。つまり、アンテナとしてはシリコン基板が無い状態であって、金属板との関係だけに注目すればよい。
【００５１】
次に、アンテナとシリコン基板の間にアンテナの各辺に直交するような短冊状の金属板を挿入した場合（本実施の形態に近い状態）を考える。このとき、金属板に渦電流が流れようとする。しかし金属板はアンテナに対して直交配置されているので、実際には渦電流は生じない。短冊状の金属板の隙間からシリコン基板が見えるため、シリコン基板の影響を完全に防ぐことはできないが、シリコン基板の影響を小さくすることは可能になる。その結果、Ｑ値の低下を抑制することができる。
【００５２】
したがって、下部電極がシリコン基板内に無くても上部電極および下部電極が短冊形状を有し、アンテナに直交配置されていれば、シリコン基板に流れようとする渦電流を抑制することができる。上部電極により大きな抑制効果が得られるが、シリコン基板に設けた下部電極により抑制効果がさらに増加する。
【００５３】
なお、電極５Ｂ，７Ｂの少なくとも一方に切れ目が形成されていれば、渦電流の抑制が可能であるが、電極５Ｂ，７Ｂともに切れ目が形成されていることが好ましい。また、たとえば電極５Ｂの２箇所に切れ目を形成する場合、端子２２，２３に最も遠い辺の真中と端子２２，２３に最も近い辺の真中に切れ目が形成されることが好ましい。また電極５Ｂの４箇所に切れ目が形成される場合には電極５Ｂの各辺の真中に切れ目が形成されることが好ましい。これによって、切れ目によって分割される電極の各領域においてアンテナ３によって生じる磁場の影響をほぼ等しくすることができる。
【００５４】
図６は、図５のＶＩ−ＶＩ間の断面図である。
図６を参照して、上部電極５、上部電極５の直下に形成される酸化膜２６、拡散層である下部電極７によって容量素子２７が構成される。酸化膜２６はたとえばＭＯＳトランジスタのゲート酸化膜と同一の製造工程により形成される酸化膜である。
【００５５】
なお、半導体チップ２に含まれる容量素子の構造は半導体チップ１に含まれる容量素子の構造と同様である。つまり上部電極６の構成は図５に示す上部電極５の構成と同様である。また下部電極８の構成は図５に示す下部電極７と同様である。よって、アンテナ４に受信電流が流れた際、上部電極６および下部電極８（シリコン基板１０）において渦電流の発生を抑制することができる。
【００５６】
また、アンテナ４は半導体チップ２において最上層の金属配線層に形成される。半導体チップ１と同様に、アンテナ４とシリコン基板１０との距離を大きくすることによってもシリコン基板内の渦電流の発生を抑制することができる。
【００５７】
次に半導体チップ１から半導体チップ２への信号伝送について説明する。なお、半導体チップ２から半導体チップ１への信号伝送においても、以下と同様の動作が行なわれる。
【００５８】
図７は、図１の半導体装置１００の信号伝送回路の等価回路図である。
図７を参照して、シリコン基板９に形成された通信回路（送信回路ＳＮＤ）は信号Ｓ１を出力する。このとき、送信側のアンテナ３には信号Ｓ１に応じた電流が流れる。アンテナ３に電流が流れるとアンテナ３に対してシリコン基板９側およびアンテナ３に対してアンテナ４側の両側に磁束が生じる。
【００５９】
シリコン基板９側に生じた磁束により上部電極５およびシリコン基板９には渦電流が生じようとする。しかし、図５に示す構成を有する上部電極５および下部電極７によって渦電流の発生が抑えられる。一方、磁束がアンテナ４を通過するので、アンテナ４には磁束を打ち消す電流が流れる。つまり、アンテナ３とアンテナ４の電磁結合によりアンテナ４に誘導電流が生じる。
【００６０】
図７においてインダクタ２９はアンテナ３のインダクタ成分を示す。インダクタ３０はアンテナ４のインダクタ成分を示す。インダクタ２９とインダクタ３０との相互インダクタンスによってアンテナ４に流れる電流の大きさが決まる。言い換えるとインダクタ２９とインダクタ３０の結合係数により受信電流の大きさが定まる。
【００６１】
たとえばアンテナの半径が１００μｍであり、アンテナ間の距離が５０μｍであるとする。図３に示すようにアンテナ間の距離がアンテナの半径より小さいので結合係数の大きさは０．１以上になる。アンテナ４に流れる電流によって、アンテナ４の下方（アンテナ３側）に磁束が発生する。
【００６２】
このとき、シリコン基板１０側に生じた磁束によって上部電極６、シリコン基板１０には渦電流が発生しようとする。しかし、アンテナ４の直下には図５に示す構成と同様の構成を有する上部電極６および下部電極８が設けられる。よって、上部電極６および下部電極８（すなわちシリコン基板１０）では渦電流が生じなくなる。これによりインダクタ３０の損失が低減されるのでアンテナ４のＱ値は向上する。
【００６３】
アンテナ４に流れる電流が受信信号に相当する。負荷抵抗３３によってアンテナ４に流れる電流は電圧に変換される。容量素子３２はアンテナ４の両端子に接続されている。容量素子３２はアンテナ４の直下に配置される。なお容量素子３２は上部電極６および下部電極８を含む。容量素子３２の端子間の電圧（受信電圧ｕ２）は式（１）で表される。
【００６４】
【数１】
0004592542.tif 000002
【００６５】
ここで、Ｌ１，Ｌ２はそれぞれインダクタ２９，３０の自己インダクタンスである。ｋはアンテナ３とアンテナ４との結合係数である。ｉ１は信号Ｓ１によってアンテナ３に流れる電流（送信電流）の値である。Ｒ２はアンテナ４が有する抵抗成分（抵抗３１）の抵抗値である。ＲＬは負荷抵抗３３の抵抗値である。Ｃ２は容量素子３２の容量値である。また、ωは送信電流の角振動数である。
【００６６】
また、容量素子３２をアンテナ４に接続することによって、容量素子３２を設けない場合よりも受信電圧を高くすることができる。
【００６７】
図８は、図７に示す受信電圧ｕ２の周波数依存性を示す図である。
図８を参照して、横軸は受信信号の周波数であり、縦軸は受信電圧ｕ２を示す。なお、アンテナ３およびアンテナ４の半径はともに１００μｍであり、アンテナ間の距離は５０μｍである。また、アンテナ３およびアンテナ４の巻き数はともに２である。また、アンテナ３に流れる送信電流の大きさは１ｍＡである。また、負荷抵抗３３の抵抗値は２ｋΩである。
【００６８】
図８において実線で示す曲線Ａ１はアンテナ４に容量素子３２を接続した場合における受信電圧ｕ２の周波数依存性を示す。なお、比較のため容量素子３２を設けない場合における受信電圧ｕ２の周波数依存性を破線Ａ２で示す。
【００６９】
インダクタ３０と容量素子３２とによって共振が生じる。実施の形態１において、共振周波数は約９００ＭＨｚとなる。図７に示すように、約９００ＭＨｚ付近において受信電圧が最大となる。
【００７０】
このように実施の形態１ではアンテナ４の直下にアンテナの２つの端子間に接続される容量素子を設けることによって受信信号のＳＮ比（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を向上させることができる。アンテナ４の後段には増幅器が接続される。受信電圧を高くすることによって増幅器の負荷を低減することができる。増幅器の利得が小さくても良いため、歪みが低減される。よって通信エラーが生じにくくなる。
【００７１】
また、送信信号の強度が小さくても、受信側では共振を利用することで信号の振幅を大きくすることができる。よって送信電力を小さくすることができる。これにより半導体装置全体の消費電力を低減することができる。
【００７２】
容量素子３２はアンテナ４と同様に面積が大きい素子である。よって、アンテナ４と容量素子３２とを並べて配置すると半導体チップ２の面積が大きくなる。アンテナの大きさは無線通信を行なうための周波数帯域や結合係数の大きさによってほぼ決定される。このような制約があるためアンテナを小さくすることは非常に困難である。
【００７３】
実施の形態１ではアンテナ直下に容量素子が配置される。これにより半導体チップの面積が増加するのを防ぐことができる。よって半導体装置１００全体の小面積化を図ることができる。
【００７４】
なお、上述の説明において、半導体基板の材質はシリコンであるとしたが、半導体基板の材質はシリコンに限定されず他の材質（たとえばガリウム砒素）であってもよい。
【００７５】
以上のように実施の形態１によればアンテナの直下（半導体基板側）に、容量素子が配置される。容量素子の上部電極、下部電極は、アンテナの巻き方向に直交するように配置された複数の短冊状の電極を含む。また、上部電極、下部電極は、ともに複数の短冊状の電極を囲み、かつ一部に切れ目が形成される電極を含む。これによってアンテナに電流が流れた際に、渦電流の発生を抑制できる。
【００７６】
特に、実施の形態１においては下部電極がシリコン基板に形成されるので、シリコン基板内での渦電流の発生を抑制できる。これによりアンテナのＱ値を向上させることができるので、受信信号の強度を向上させることができる。
【００７７】
また、実施の形態１によれば多層金属配線層のうち最上層の金属配線層にアンテナを形成することによってアンテナとシリコン基板との距離とが広がる。これによりアンテナに電流が流れた際にシリコン基板内での渦電流の発生を抑制できる。
【００７８】
［実施の形態２］
図９は、実施の形態２の半導体装置を説明するための断面図である。
【００７９】
図９を参照して、半導体装置１００Ａは図１の半導体装置１００と同様の構成を有する。ただし半導体装置１００Ａは半導体チップ１，２の各々の容量素子の構成が半導体装置１００と異なる。半導体装置１００Ａの他の部分の構成は半導体装置１００と同様であるので以後の説明は繰り返さない。
【００８０】
実施の形態２において下部電極７は絶縁膜１１の内部に設けられる。同様に、半導体チップ２では下部電極８が絶縁膜１２の内部に設けられる。実施の形態１では下部電極７，８はともに拡散層により構成される。この点で実施の形態２は実施の形態１と相違する。
【００８１】
図１０は、半導体チップ１の容量素子の構成を説明する断面図である。
図１０を参照して、シリコン基板９には絶縁膜３４が形成される。絶縁膜３４は、たとえば回路素子の分離に用いられるフィールド酸化膜である。なお絶縁膜３４は化学気相成長法によってシリコン基板９の表面に形成されてもよい。また絶縁膜３４はたとえばシリコン窒化膜でもよい。
【００８２】
絶縁膜３４の上には下部電極７が形成される。下部電極７の上には誘電体膜３６が形成される。誘電体膜３６はたとえば酸化膜である。誘電体膜３６の上には上部電極５が形成される。実施の形態１と同様に、上部電極５および下部電極７の材質はたとえばポリシリコンである。上部電極５、誘電体膜３６、および下部電極７によって容量素子が構成される。
【００８３】
半導体チップ２の容量素子は図９に示す容量素子の構成と同様である。図９に示す容量素子においてシリコン基板９、上部電極５、下部電極７をシリコン基板１０、上部電極６、下部電極８に置き換えると半導体チップ２の容量素子となる。よって半導体チップ２の容量素子の構成については以後説明を繰り返さない。
【００８４】
実施の形態１では下部電極７として拡散層（Ｎ型ウェル）が用いられる。拡散層とシリコン基板との間に逆バイアス電圧を印加すると、拡散層からシリコン基板に向けてリーク電流が流れる可能性がある。リーク電流が流れることで損失が生じるので容量のＱ値が下がる。実施の形態２では絶縁膜３４の上に下部電極７が形成されるので下部電極７からのリーク電流を少なくすることができる。よって容量のＱ値を高くすることができる。これにより共振周波数において急峻なピークを持つ受信電圧を得ることができる。
【００８５】
なお、下部電極７がシリコン基板９に形成されていないが、アンテナ３とシリコン基板９の間に上部電極５および下部電極７が存在するため、アンテナ３からはシリコン基板９の大部分が遮蔽されている。そのため、実施の形態１と同様の作用により、シリコン基板９および寄生抵抗の影響が低減される。その結果、下部電極７がシリコン基板９に形成されていなくてもシリコン基板９内の渦電流を抑制することができる。
【００８６】
図１１は、実施の形態２における容量素子をより詳細に説明する平面図である。
図１１を参照して、上部電極５の構成は実施の形態１と同様である。上部電極５の直下には誘電体膜３６（図示せず）を挟んで下部電極７が存在する。下部電極７はアンテナ３の直径より大きい領域を有する。下部電極７は複数の電極７Ａおよび電極７Ｂを含む。複数の電極７Ａは一部に切れ目を持ち、かつ、複数の電極７Ａを囲む電極７Ｂにより接続される。下部電極７はビアプラグ２５を介してアンテナ３の端子２３と接続される。一方、上部電極５はビアプラグ２４を介してアンテナ３の端子２２に接続される。
【００８７】
さらに、複数の電極５Ａに対応して複数のスイッチ３７がそれぞれ設けられる。複数のスイッチ３７は、たとえばシリコン基板９に形成されるＭＯＳトランジスタである。複数の電極５Ａの各々は対応するスイッチ３７によって端子２２に接続される。複数のスイッチ３７の各々はシリコン基板９に形成された制御回路ＣＴＬによって制御される。制御回路ＣＴＬはアンテナに接続された負荷抵抗３３Ａの両端に生じる電圧が最大になるように複数のスイッチ３７の各々をオンさせたりオフさせたりする。なお、図が煩雑になるのを防ぐため、図１１では、２つの電極５Ａにそれぞれ接続される２つのスイッチ３７を示す。
【００８８】
実施の形態１と同様に実施の形態２ではアンテナの巻き方向に直交する短冊形状の電極がアンテナ直下に配置される。これによって上部電極と下部電極の双方では渦電流の発生が抑制される。よってアンテナの損失を低減させてＱ値を高くすることができる。また、アンテナのインダクタンスと容量とによる共振を用いることにより、実施の形態１と同様に高い受信電圧を得ることができる。
【００８９】
なお、以上の説明において、容量素子を構成する上部電極および下部電極の材質はポリシリコンであるとした。ただし上部電極、下部電極は、互いに異なる金属配線層に設けられてもよい。この場合にも図１１に示す構成と同様の容量素子を構成することができる。つまり、実施の形態２では容量素子として、上部電極および下部電極を金属配線層で作製したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量や上部電極のみを金属配線層で作製したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）容量を選択することができる。
【００９０】
ＭＩＭ容量やＭＩＳ容量のように配線層の間の絶縁膜を利用した容量は、Ｎ型ウェル等の拡散層を電極に用いた容量に比べてリーク電流が少なくなる。よってエネルギーの損失も少なくなる。これによりアンテナのＱ値が高くなるので、共振周波数において急峻なピークを持つ受信電圧を得ることができる。よって、受信信号の強度を高くすることができので、通信エラーを防ぐことができる。
【００９１】
また、実施の形態２では制御回路ＣＴＬが複数のスイッチ３７の各々をオンまたはオフさせることによりアンテナの２端子間の容量値を変化させることができる。そのため、共振周波数を調整することが可能になる。また、アンテナ間のインピーダンスを整合させるための微調整が可能になるので受信感度が高くなる。その結果、通信エラーが発生しにくくなる。
【００９２】
なお、実施の形態１のように下部電極が拡散層により構成されていても、上部電極が図１１に示す上部電極５と同様であれば容量値の調整は可能である。この場合、下部電極が拡散層に形成されるため、シリコン基板内において流れる渦電流の抑制効果が上部電極のみの場合に比べ、増加する。
【００９３】
以上のように実施の形態２によれば、半導体基板表面に絶縁膜を形成し、絶縁膜上に容量素子を形成する。これによって共振周波数においてより強度が大きい受信信号を得ることができる。また、実施の形態２によれば、容量素子の容量値を変化させることで共振周波数を調整することができるので、受信信号の強度を最適に設定できる。よって実施の形態２によれば通信エラーが発生しにくくなる。
【００９４】
［実施の形態３］
実施の形態３の半導体装置は、３つ以上の半導体チップ間で無線通信が可能である。実施の形態１，２では２つの半導体チップ間で無線通信が行なわれる。この点で実施の形態３は実施の形態１または実施の形態２と異なる。
【００９５】
図１２は、実施の形態３の半導体装置を説明するための断面図である。
図１２を参照して、半導体装置１００Ｂは、半導体チップ３９をさらに備える点において図１の半導体装置１００と異なるが、他の部分の構成は半導体装置１００と同様であるので以後の説明は繰り返さない。半導体チップ１，２，３９はパッケージ１７の中に収められる。
【００９６】
半導体チップ３９は半導体チップ１，２の各々と同様に、ＣＭＯＳプロセスにより作製される。半導体チップ３９は半導体チップ１，２の各々と同様の構成を有する。具体的には、半導体チップ３９はアンテナ４０、絶縁膜４１、およびシリコン基板４２を備える。アンテナ４０は絶縁膜４１内に形成されている。半導体チップ３９はシリコン基板４２を下にして半導体チップ１の上に載せられている。なお半導体チップ３９を半導体チップ１の上に直接載せてもよいし、半導体チップ１と半導体チップ３９との間に薄い絶縁膜が挿入されてもよい。半導体チップ１はワイヤ３８、パッド１３を介して電力が供給される。半導体チップ３９には図示されないワイヤによって電力が供給される。
【００９７】
半導体チップ２は、その主表面が半導体チップ３９の主表面と対向するように実装される。電気的絶縁のため、半導体チップ２と半導体チップ３９との間は中空である。なお半導体チップ２と半導体チップ３９との間には絶縁膜が設けられてもよい。半導体チップ２への電力供給は半導体チップ３９のパッド４３、パッド４３に接続されるボールボンダ１５、およびボールボンダ１５に接続される半導体チップ２のパッド１４を介して行なわれる。
【００９８】
以下、半導体チップ３９を介して行なわれる半導体チップ１から半導体チップ２への信号伝送について説明する。ただし、半導体チップ３９を介して行なわれる半導体チップ２から半導体チップ１の信号伝送の場合も、以下の説明と同様の動作が行なわれる。
【００９９】
まず半導体チップ１から半導体チップ３９への信号伝送について説明する。アンテナ３およびアンテナ４０の形状は、ともに、四角形である。アンテナ３とアンテナ４０の半径はともに１００μｍである。アンテナ３とアンテナ４０の巻き数はともに２であり、同じ方向に巻かれている。半導体チップ１の主表面の上方からアンテナ３およびアンテナ４０を見た場合、アンテナ４０とアンテナ３とは重なるよう配置される。
【０１００】
アンテナ４０の４辺は、アンテナ３の対応する４辺のそれぞれに最短距離で位置する。よって、アンテナ３およびアンテナ４０の結合係数が大きくなる。結合係数が大きいため、半導体チップ１から半導体チップ３９に信号を伝送した際に電磁結合によりアンテナ４０に流れる誘導電流が大きくなる。よって受信信号の強度を大きくすることができる。
【０１０１】
アンテナ３とアンテナ４０との間にはシリコン基板４２が存在する。半導体チップ１のアンテナ３に送信信号が印加されると、アンテナ間の電磁結合によりアンテナ４０に誘導電流が流れる。アンテナ３とアンテナ４０の間にはシリコン基板４２が存在するため、シリコン基板４２に渦電流が発生する。よってシリコン基板４２において損失が発生する。なお、実施の形態１と同様にシリコン基板９では上部電極５および下部電極７によって渦電流の発生が抑制される。
【０１０２】
アンテナ３とアンテナ４０とを接近させるためシリコン基板４２は薄膜化される。図３に示すようにアンテナ間の距離が短いほど結合係数が大きくなる。よって、シリコン基板４２に発生した渦電流によって反磁界が生じ、結合係数が低下したとしても、０．１以上の結合係数を確保することが可能になる。
【０１０３】
ただしシリコン基板４２の厚さはできるだけ薄いほうがよい。具体的にはアンテナ３とアンテナ４０との距離がアンテナの半径以内の大きさになるよう厚さが設定されることが好ましい。たとえばアンテナ３の半径とアンテナ４０の半径とがともに１００μｍの場合、シリコン基板４２の厚さは５０μｍ以下に設定される。
【０１０４】
アンテナ４０の２つの端子は半導体チップ３９の容量素子（図示せず）の両端にそれぞれ接続される。アンテナ４０のインダクタンスと容量素子の容量値により定まる共振周波数において、アンテナ４０に発生した受信電流の強度が大きくなる。よって、半導体チップ１から送られる信号の強度が小さくても、半導体チップ３９では大きな強度の受信信号を得ることができる。
【０１０５】
続いて半導体チップ３９から半導体チップ２への信号伝送について説明する。
半導体チップ３９と半導体チップ２のそれぞれの主表面は対向するように配置されている。よってアンテナ４０とアンテナ４とは対向する。また、アンテナ４０とアンテナ４とは半径および巻き数が等しい。さらに、アンテナ４０とアンテナ４の巻き方向は互いに逆方向になっている。これにより半導体チップ３９の主表面の上方からアンテナ４およびアンテナ４０を見た場合、アンテナ４とアンテナ４０とは重なり合う。よってアンテナ４およびアンテナ４０の電磁結合が強くなる。
【０１０６】
アンテナ４０に送信信号が印加されると、アンテナ間の電磁結合によりアンテナ４に受信電流が流れる。受信電流は負荷抵抗（図７の負荷抵抗３３）によって電圧に変換される。実施の形態１で説明したとおり、アンテナ４の直下の容量とアンテナ４のインダクタンスによって決定される共振周波数において受信電圧が最も大きくなる。
【０１０７】
アンテナ４０に送信信号が印加されると、アンテナ４０に対して半導体チップ２側と半導体チップ１側との両側に磁束が発生する。半導体チップ２側に生じた磁束はアンテナ４を貫通し、半導体チップ１側に生じた磁束はアンテナ３を貫通する。ここで半導体チップ１の容量素子の容量値を半導体チップ２の容量素子の容量値と異ならせることにより、半導体チップ１と半導体チップ２とで共振周波数を互いに異ならせることができる。よって半導体チップ３９から半導体チップ２への信号送信時に、半導体チップ１において混信が生じるのを防ぐことができる。
【０１０８】
また、実施の形態１と同様に、半導体チップ２では上部電極６および下部電極８によって、シリコン基板１０の内部に渦電流が生じるのを抑制することができる。
【０１０９】
実施の形態２と同様に、実施の形態３においても図１１に示す構成を有する容量素子がアンテナに接続されてもよい。複数の電極５Ａの各々はスイッチ３７により端子２２に接続されるか否かが制御される。これにより容量素子の容量値が可変となる。したがって半導体チップ１と半導体チップ２とで共振周波数を異ならせることができる。よって半導体チップ１における混信を防ぐことができる。
【０１１０】
ただし、半導体チップ１から半導体チップ３９への信号伝送は、アンテナ間の距離が遠いこと、およびアンテナ間にシリコン基板４２が存在することから、受信信号が弱められる。そのため、半導体チップ１から半導体チップ２へ信号を直接伝送するためには、実施の形態１および２よりも大きな送信電力が必要となる。
【０１１１】
以上のように実施の形態３によれば、３つ以上の半導体チップ間でも通信が可能になる。また、実施の形態３によれば、混信を防ぐことが可能になる。
【０１１２】
［実施の形態４］
図１３は、実施の形態４の半導体装置を説明するための断面図である。
【０１１３】
図１３を参照して、半導体装置１００Ｃは、パッケージ１７に代えてパッケージ４４，４５を備える点で図１に示す半導体装置１００と異なるが、他の部分の構成は半導体装置１００と同様であるので以後の説明は繰り返さない。
【０１１４】
実施の形態４では、半導体チップ１および半導体チップ２はパッケージ４４、４５にそれぞれ収められる。よって、実施の形態４ではパッケージ４４，４５を介して半導体チップ１と半導体チップ２との間で無線通信が行なわれる。半導体チップ１，２は通信時に主表面同士が対向可能なようにパッケージ４４，４５にそれぞれ収納される。
【０１１５】
このように２つの半導体チップが別々のパッケージに実装されることで、実施の形態４の半導体装置は、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）の分野に適用可能である。たとえば半導体チップ１はＩＣカードに備えられ、カードリーダ・ライタから送られる信号に応じて信号を送信する。半導体チップ２はカードリーダ・ライタに備えられ、半導体チップ１に対して信号を送る。また、半導体チップ２は半導体チップ１から送られる信号に基づいてＩＣカードに記録された情報を読み出したり書き換えたりする。
【０１１６】
以下では半導体チップ１から半導体チップ２への信号伝送を説明する。ただし半導体チップ２から半導体チップ１への信号伝送の場合にも同様の動作が行なわれる。
【０１１７】
半導体チップ１への電力供給、および外部（半導体チップ２を除く）から半導体チップ１への信号伝送は半導体チップ１を支持する基板４６のピン（図示せず）を介して行われる。半導体チップ２への電力供給は基板４７のピン（図示せず）を介して行なわれる。
【０１１８】
図５に示すようにアンテナ３の直下には、アンテナの巻き方向に直交する複数の電極５Ａ、および複数の電極５Ａに対向する下部電極７が存在する。よってシリコン基板９での渦電流の発生が抑制されてアンテナの損失が低減する。よってアンテナ３のＱ値が向上する。アンテナ３から上方向に発生した磁束がアンテナ４を貫通することにより、アンテナ４の近傍に生じた磁場を打ち消す方向にアンテナ４に誘導電流が流れる。アンテナ４に流れる電流が受信信号になる。
【０１１９】
図５に示す上部電極５および下部電極７とそれぞれ同様の形状を有する上部電極６および下部電極８がアンテナ４の直下に存在する。よって半導体チップ２でも損失の低減およびアンテナのＱ値の向上を図ることができる。アンテナ４に流れる電流の大きさは主にアンテナ３とアンテナ４との電磁結合の大きさ、すなわち、結合係数の値に依存する。
【０１２０】
実施の形態１と同様に、結合係数を０．１以上とするため、アンテナ間距離はアンテナの半径程度にすることが好ましい。しかしアンテナ間距離はパッケージ４４，４５の距離、パッケージ４４，４５の厚さ、ワイヤ４８、４９のループの大きさ等により変動する。よって通信時にアンテナ間距離がアンテナの半径の長さよりも大きくなる場合が生じる。
【０１２１】
この場合、図８に示すように、アンテナ４の直下に形成した容量素子の容量値を適切に設定することで、共振周波数において受信電圧が最も高くすることができる。よってアンテナ間の距離がある程度離れていても受信信号の強度を大きくすることができる。その結果、半導体チップ２ではアンテナ４の後段の増幅器（図示せず）を介して、所望の大きさの強度を有する信号を得ることができる。
【０１２２】
また、実施の形態４においても、図１１に示す構成を有する容量素子がアンテナ３，４の各々に接続されてもよい。この場合、複数のスイッチ３７の各々が制御されることによって容量値を変えることができる。その結果、共振周波数を変化させることができるので最適な強度の信号を受信することができる。
【０１２３】
以上のように実施の形態４によれば、互いに無線通信を行なう２つの半導体チップのそれぞれが異なる２つのパッケージに実装された場合においても、アンテナのＱ値の向上を図ることができる。
【０１２４】
なお、以上の説明において、同一の構成を有する２つの半導体チップがそれぞれ２つのパッケージに収納されるものであるとした。しかし、上述のようなＩＣカードに搭載された半導体チップとカードリーダ・ライタに搭載された半導体チップとでは、アンテナおよびアンテナに接続される容量素子の構成が異なることが考えられる。このような場合であっても、ＩＣカードまたはカードリーダ・ライタのいずれか一方に搭載される半導体装置では、以下のような構成を有することにより渦電流の発生を抑制することができる。
【０１２５】
アンテナ直下に配置される容量素子の上部電極および下部電極の構成を図５に示す構成とする。すなわち上部電極、下部電極ともにアンテナの巻き方向に直交するように配置される複数の短冊状電極を含む。また、上部電極、下部電極の少なくとも一方（好ましくは両方）は、複数の短冊状電極を囲み、かつ、少なくとも１箇所に切れ目が設けられた電極を含む。また、図２に示すように、アンテナは多層金属配線層のうちの最上層の金属層に形成される。また、下部電極がシリコン基板の主表面に形成される拡散層である場合にはシリコン基板内部に渦電流が生じることを抑制できる。
【０１２６】
また、容量素子の上部電極が図１１に示す構成と同様であってもよい。これにより、スイッチの制御によってアンテナの端子に接続される短冊状電極の個数が変化し、容量値が変化する。これによって共振周波数を変化させ、信号の強度を調整することができる。
【０１２７】
また、下部電極は、図１０に示すように、シリコン基板上に設けられた絶縁膜上に形成されてもよい。この場合には、リーク電流が少なくなるので受信信号の電圧が共振周波数において急峻なピークを持つように設定することができる。
【０１２８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１２９】
【図１】実施の形態１の半導体装置を説明するための断面図である。
【図２】図１のアンテナ３，４を説明する斜視図である。
【図３】アンテナ３，アンテナ４の距離と結合係数との関係を説明する図である。
【図４】図１のアンテナ３の斜視図である。
【図５】図４の上部電極５および下部電極７を説明する平面図である。
【図６】図５のＶＩ−ＶＩ間の断面図である。
【図７】図１の半導体装置１００の信号伝送回路の等価回路図である。
【図８】図７に示す受信電圧ｕ２の周波数依存性を示す図である。
【図９】実施の形態２の半導体装置を説明するための断面図である。
【図１０】半導体チップ１の容量素子の構成を説明する断面図である。
【図１１】実施の形態２における容量素子をより詳細に説明する平面図である。
【図１２】実施の形態３の半導体装置を説明するための断面図である。
【図１３】実施の形態４の半導体装置を説明するための断面図である。
【符号の説明】
【０１３０】
１，２，３９  半導体チップ、３，４，４０  アンテナ、３Ａ，３Ｂ，４Ａ，４Ｂ  辺、５，６  上部電極、５Ａ，５Ｂ，７Ａ，７Ｂ  電極、７，８  下部電極、９，１０，４２  シリコン基板、１１，１２，３４，３５，４１  絶縁膜、１３，１４，４３  パッド、１５  ボールボンダ、１６，４６，４７  基板、１７，４４，４５  パッケージ、１８，１９  引き出し線、２０，２１，２４，２５  ビアプラグ、２２，２３  端子、２６  酸化膜、２７，３２  容量素子、２９，３０  インダクタ、３１  抵抗、３３，３３Ａ  負荷抵抗、３６  誘電体膜、３７  スイッチ、３８，４８，４９  ワイヤ、１００，１００Ａ〜１００Ｃ  半導体装置、ＣＴＬ  制御回路、Ｐ１  点、ＳＮＤ  送信回路。
【図１】
0004592542.tif 000003
【図２】
0004592542.tif 000004
【図３】
0004592542.tif 000005
【図４】
0004592542.tif 000006
【図５】
0004592542.tif 000007
【図６】
0004592542.tif 000008
【図７】
0004592542.tif 000009
【図８】
0004592542.tif 000010
【図９】
0004592542.tif 000011
【図１０】
0004592542.tif 000012
【図１１】
0004592542.tif 000013
【図１２】
0004592542.tif 000014
【図１３】
0004592542.tif 000015