(57)【特許請求の範囲】
【請求項１】
チャンバと、該チャンバの内部に設けられた鉛を含むスパッタターゲットと、前記チャンバの外側に回転可能な状態で設けられて前記スパッタターゲットの表面の磁場を時間的に変動させる磁石ユニットとを有するマグネトロンスパッタ装置を用いる成膜方法であって、
前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を変えながら、基板上に試験的に鉛を含んだ膜を成膜して、前記膜に含まれる鉛の量の面内分布が一定となるときの前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を最適距離として求める工程と、
前記最適距離となる位置に前記磁石ユニットを配置した後、マグネトロンスパッタ法により鉛を含んだ膜の成膜を複数の基板に対して繰り返し行う工程と、
前記鉛を含んだ膜の成膜が所定枚数の基板に対して終了するたびに、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を前記最適距離に戻す工程と、
を有することを特徴とする成膜方法。
【請求項２】
前記スパッタターゲットとして、鉛とジルコニウムとチタンとを含むターゲットを使用することを特徴とする請求項１に記載の成膜方法。
【請求項３】
半導体基板の上に下地絶縁膜を形成する工程と、
前記下地絶縁膜の上に第１導電膜を形成する工程と、
前記第１導電膜の上に、マグネトロンスパッタ法により鉛を含む強誘電体膜を形成する工程と、
前記強誘電体膜の上に第２導電膜を形成する工程と、
前記第１導電膜、前記強誘電体膜、及び前記第２導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極で構成されるキャパシタを形成する工程とを有し、
前記強誘電体膜を形成する工程において、チャンバと、該チャンバの内部に設けられた鉛を含むスパッタターゲットと、前記チャンバの外側に回転可能な状態で設けられて前記スパッタターゲットの表面の磁場を時間的に変動させる磁石ユニットとを有するマグネトロンスパッタ装置を用い、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を変えながら、基板上に試験的に鉛を含んだ膜を成膜して、前記膜に含まれる鉛の量の面内分布が一定となるときの前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を最適距離として求め、前記最適距離となる位置に前記磁石ユニットを配置した後、マグネトロンスパッタ法により鉛を含んだ膜の成膜を複数の基板に対して繰り返し行い、前記鉛を含んだ膜の成膜が所定枚数の基板に対して終了するたびに、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を前記最適距離に戻すことを特徴とする半導体装置の製造方法。
【請求項４】
前記スパッタターゲットとして、鉛とジルコニウムとチタンとを含むターゲットを使用することを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリが知られている。
【０００３】
このうち、フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（IGFET）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。
【０００４】
これに対し、強誘電体メモリは、FeRAM(Ferroelectric Random Access Memory)とも呼ばれ、強誘電体キャパシタが備える強誘電体膜のヒステリシス特性を利用して情報を記憶する。その強誘電体膜は、キャパシタの上部電極と下部電極の間に印加される電圧に応じて分極を生じ、その電圧を取り去っても自発分極が残留する。印加電圧の極性を反転すると、この自発分極も反転し、その自発分極の向きを「１」と「０」に対応させることで、強誘電体膜に情報が書き込まれる。この書き込みに必要な電圧はフラッシュメモリにおけるよりも低く、また、フラッシュメモリよりも高速で書き込みができるという利点がFeARMにはある。
【０００５】
このFeRAMのキャパシタの上部電極は、非特許文献１、２に開示されるように、プラチナ（Pt）等の貴金属で構成される場合が多い。また、キャパシタの疲労特性や信頼性を改善するために、酸化物で上部電極を構成することもある。その酸化物としては、非特許文献４に開示されるIrO2や、特許文献５、６に開示されるSRO(SrRuO3)がある。
【０００６】
一方、キャパシタ誘電体膜は、PZT(Lead Zirconate Titanate)や、PZTにランタンをドープしたPLZT等のPZT系材料で構成されるのが一般的である。或いは、SrBi2Ta2O9(SBT, Y1)やSrBi2(Ta, Nb)2O9(SBTN, YZ)等のBi層状構造化合物もキャパシタ誘電体膜の材料として利用される。
【０００７】
これらの材料のうち、PZT系材料でキャパシタ誘電体膜を構成する場合には、膜中におけるZrとTiの和に対するPbの比率（Pb/(Zr+Ti)）が、キャパシタ誘電体膜の電気特性に大きな影響を与えることが知られている。例えば、上記した非特許文献４では、Pb/(Zr+Ti)の値により、キャパシタのスイッチング電荷やリーク電流が変化することが開示されている。
【０００８】
従って、PZT系材料を用いて強誘電体メモリを量産するには、Pb/(Zr+Ti)の値（以下、Pb量ともいう）が半導体ウエハ間でばらつかずに所望の値になるようにし、強誘電体キャパシタの特性が各半導体ウエハにおいて一定になるようにする必要がある。
【０００９】
ところが、スパッタ法により強誘電体膜を形成する場合、キャパシタ誘電体膜のPb量をコントロールするのは非常に困難である。例えば、非特許文献７には、一つのスパッタチャンバにおいて数１０枚程度の半導体ウエハに連続してPZT膜を形成しただけで、PZT膜におけるPb量が半導体ウエハ間で大きく変動することが開示されている。この点に鑑み、非特許文献７では、スパッタガスであるArガスの流量を調節することで、PZT膜におけるPb量を制御することを提案している。
【００１０】
一方、非特許文献８には、半導体ウエハが載置されるウエハステージを電気的にフローティングにすると共に、マグネトロンスパッタ法で使用される磁石の形を改良することで、マグネトロンスパッタ法で形成されたPZT膜におけるPb量の制御性を改善することが開示されている。その結果、非特許文献８によれば、半導体ウエハの面内におけるPb量の分布と、半導体ウエハ間でのPb量の分布とが改善され、一つのマグネトロンスパッタチャンバを用いてPZT膜を形成しても、約８０日間にわたって膜中のPb量を安定させることができるとある。
【００１１】
なお、ウエハステージをフローティングにしてPb量の分布を改善する点については特許文献１にも開示されている。
【００１２】
ところで、マグネトロンスパッタチャンバには、上記したウエハステージの他に、PZTよりなるターゲットと、スパッタされたPZTがチャンバの内面に付着するのを防止するためのシールドが設けられる。
【００１３】
このうち、ターゲットは、成膜を続けるにつれてその厚さがエロージョンにより薄くなるので、新品として納入してからある程度の期間が経過した後には、再び新品に交換する必要がある。また、シールドも、成膜によってその表面にPZTが堆積し、その堆積厚が厚くなり過ぎるとPZTが剥離してパーティクルの原因になるので、やはりある程度の期間を見て新品に交換する必要がある。
【００１４】
このように、ターゲットとシールドはいずれも消耗品であり、新品の状態からそれらが使用不可になるまでの期間は寿命と呼ばれる。シールドの寿命は、典型的には数週間であり、これは半導体ウエハを数１００枚〜数１０００毎だけ処理した期間に相当する。また、ターゲットの寿命は数ヶ月であり、これは半導体ウエハの処理枚数に換算すると数１０００毎〜１００００枚となる。
【００１５】
このように、ターゲットとシールドの寿命は、非特許文献８が膜中のPb量を保証する８０日間よりもはるかに長い。従って、非特許文献８の方法では、ターゲットやシールドが寿命を迎える前にPZT膜のPb量が変動し始めるので、Pb量を元に戻すために上記の８０日程度を目安にターゲットとシールドを新品に交換する必要がある。これにより、ターゲットとシールドを有効に利用することができないと共に、ターゲットとシールドのコストがFeRAMの製造コストに転嫁され、安価なFeRAMを市場に供給することができなくなる。
【００１６】
また、非特許文献８には、磁石を変更することでPb量の面内分布をコントロールできるとあるので、ターゲット使用量に応じて別の磁石に交換することも考えられる。しかし、ターゲット使用量に応じて何種類もの磁石を設計、製作するのは時間とコストがかかるため好ましくない。更に、磁石の交換を頻繁に行うことは、手間が掛かると共に、生産ラインの生産性を悪化させるので、現実的でない。しかも、磁石を交換したからといってチャンバ内の磁場の状態が元に戻るとは限らないので、磁石の交換がPb量の分布を改善するとは限らない。
【非特許文献１】末永、その他、「Pt/PLZT/Ptキャパシタの半導体プロセス劣化に対するPLZT表面粗さの影響」、１９９８年９月、第５９回応用物理学会学術講演会  講演予稿集  16p-G-8
【非特許文献２】小高、その他、「TEMによる水素還元処理前後のPZT薄膜の評価」、１９９８年９月、第５９回応用物理学会学術講演会  講演予稿集  16p-G-12
【非特許文献３】金谷、その他、「Pt/PZT/Pt強誘電体キャパシタの水素劣化メカニズムII」、１９９９年３月、第４６回応用物理学関係連合講演会  講演予稿集  29a-K-4
【非特許文献４】Glen R. Fox and Tomohiro Takamatsu, ”Property of Reactively Sputtered IrOx for PZT Electrode Application”, Integrated Ferroelectrics, Vol. 31, pp. 47-56 (2000)
【非特許文献５】金井、その他、「SrRuO3電極を用いたPZT薄膜キャパシタの電気的特性」、１９９９年３月、第４６回応用物理学関係連合講演会  講演予稿集  29p-K-13
【非特許文献６】藤田、その他、「Pt/PZT/Pt構造キャパシタにおけるPZT薄膜の結晶性及び強誘電性の評価」、１９９９年９月、第６０回応用物理学会学術講演会  講演予稿集  2p-A-6
【非特許文献７】K.Suu et al, ”Preparation of (Pb, La)(Zr, Ti)O3Ferroelectric Films by RF sputtering on Large Substrate”, Jpn. J. Appl. Phys. Vol. 35 (1996) pp. 4967-4971
【非特許文献８】Soichiro Ozawa et al., ”Pb Content Control in Sputtered PZT films for FRAM Mass Production”, Extended Abstracts of the 2000 International Conference on Solid State Devices and Materials, Sendai, 2000, pp.266-267
【特許文献１】特開平７−２３１０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、Pb量の面内分布が変動するのを防止することが可能な成膜方法及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の一観点によれば、チャンバと、該チャンバの内部に設けられた鉛を含むスパッタターゲットと、前記チャンバの外側に回転可能な状態で設けられて前記スパッタターゲットの表面の磁場を時間的に変動させる磁石ユニットとを有するマグネトロンスパッタ装置を用いる成膜方法であって、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を変えながら、基板上に試験的に鉛を含んだ膜を成膜して、前記膜に含まれる鉛の量の面内分布が一定となるときの前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を最適距離として求める工程と、前記最適距離となる位置に前記磁石ユニットを配置した後、マグネトロンスパッタ法により鉛を含んだ膜の成膜を複数の基板に対して繰り返し行う工程と、前記鉛を含んだ膜の成膜が所定枚数の基板に対して終了するたびに、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を前記最適距離に戻す工程と、を有する成膜方法が提供される。
【００１９】
本発明に係る成膜方法によれば、所定枚数の基板に対して成膜を行った後、スパッタターゲットと磁石ユニットのそれぞれの表面同士の距離が最適距離に戻されるので、スパッタターゲットの表面付近での磁場の状態が一定に保たれ、膜中に含まれる鉛の比率の面内分布が磁場の変動によって悪化するのを防止できる。
【００２０】
また、本発明の別の観点によれば、半導体基板の上に下地絶縁膜を形成する工程と、前記下地絶縁膜の上に第１導電膜を形成する工程と、前記第１導電膜の上に、マグネトロンスパッタ法により鉛を含む強誘電体膜を形成する工程と、前記強誘電体膜の上に第２導電膜を形成する工程と、前記第１導電膜、前記強誘電体膜、及び前記第２導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極で構成されるキャパシタを形成する工程とを有し、前記強誘電体膜を形成する工程において、チャンバと、該チャンバの内部に設けられた鉛を含むスパッタターゲットと、前記チャンバの外側に回転可能な状態で設けられて前記スパッタターゲットの表面の磁場を時間的に変動させる磁石ユニットとを有するマグネトロンスパッタ装置を用い、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を変えながら、基板上に試験的に鉛を含んだ膜を成膜して、前記膜に含まれる鉛の量の面内分布が一定となるときの前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を最適距離として求め、前記最適距離となる位置に前記磁石ユニットを配置した後、マグネトロンスパッタ法により鉛を含んだ膜の成膜を複数の基板に対して繰り返し行い、前記鉛を含んだ膜の成膜が所定枚数の基板に対して終了するたびに、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を前記最適距離に戻す半導体装置の製造方法が提供される。
【００２１】
本発明に係る半導体装置の製造方法によれば、所定枚数の半導体基板に対して強誘電体膜の成膜が終了するたびに、スパッタターゲットと磁石ユニットのそれぞれの表面同士の距離を最適距離に戻すので、次回以降の半導体基板に対して強誘電体膜を形成する場合でも、その強誘電体膜における鉛の比率の面内分布を常に一様に保つことができ、キャパシタの特性が常に安定した半導体装置を量産することが可能となる。
【発明の効果】
【００２２】
本発明によれば、鉛を含んだ膜の成膜が所定枚数の基板に対して終了するたびに、スパッタターゲットと磁石ユニットのそれぞれの表面同士の距離を最適距離に戻すので、スパッタターゲットの表面付近での磁場の状態が一定に保たれ、膜中に含まれる鉛の比率の面内分布が磁場の変動によって悪化するのを防止することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。
【００２４】
（１）予備的事項の説明
本実施形態の説明に先立ち、本発明の予備的事項について説明する。
【００２５】
図１は、株式会社アルバック製のPZTスパッタ装置であるCERAUS-ZX-1000の構成図である。
【００２６】
そのスパッタ装置は、RFマグネトロンスパッタ法により成膜を行うためのチャンバ１０１を有し、シリコン基板１０が載せられるウエハステージ（基板載置台）１０２がそのチャンバ１０１の下部に設けられる。ウエハステージ１０２の上方には、ステンレスよりなるシールド１０３が配され、スパッタされた材料がチャンバ１０１の内壁に付着するのがこのシールド１０３によって防がれる。
【００２７】
更に、このシールド１０３の上方には、チャンバ１０１の上部を塞ぐ銅よりなるバッキングプレート１０５が配され、バッキングプレート１０５とチャンバ１０１との間のOリング１１７によってチャンバ１０１内が気密に保たれる。そのバッキングプレート１０５は、不図示のIn（インジウム）ボンディング材によって、PZTの焼結体よりなるスパッタターゲット１０４を保持する役割も担う。
【００２８】
スパッタターゲット１０４のサイズは特に限定されないが、本実施形態では、その直径を３００mm、厚さを４mmとする。また、スパッタターゲット１０４の材料は鉛を含むものであればPZTに限定されず、PZTにランタンをドープしたPLZTよりなるスパッタターゲット１０４を用いてもよい。
【００２９】
そして、バッキングプレート１０５には、周波数が１３．５６MHzの高周波電源１１６が接続され、該高周波電源１１６から供給された高周波電力によってチャンバ１０１内のスパッタガスがプラズマ化される。
【００３０】
バッキングプレート１０５の上には樹脂板１１４が固定されており、第１プーリ１１８を回転させるための第１モータ１１３がその樹脂板１１４上に固定される。更に、バッキングプレート１０５の上方には、例えば８本のネジ（不図示）によって、テフロン板１０７を介して磁石ユニット１０６が回転板１０８に固定される。
【００３１】
第１モータ１１３で発生した回転駆動力は、第１プーリ１１８、動力ベルト１１５、及び第２プーリ１０９によって回転板１０８に伝えられ、これにより回転板１０８に固定されている磁石ユニット１０６が回転し、スパッタターゲット１０４の表面１０４ａでの磁場が時間的に変動することになる。
【００３２】
次に、このスパッタ装置を用いて本願発明者が行った実験について説明する。
【００３３】
図２は、この実験で使用したサンプルの断面図である。
【００３４】
そのサンプルを作成するには、まず、シリコン基板１０の表面に熱酸化膜７０を形成する。次いで、厚さ１５０nmのPr（プラチナ）膜と厚さ２０nmのALO（アルミナ）膜とをこの順に積層してなる下部電極用導電膜７１を形成し、図１のスパッタ装置を用いて、下部電極用導電膜７１の上にPZT膜７２を形成する。本願発明者は、このようにして形成されたPZT膜７２におけるPb量の面内分布が、磁石ユニット１０６とスパッタターゲット１０４のそれぞれの表面同士の距離D（図１参照）にどのように依存するのかを以下のようにして調査した。
【００３５】
図３の左側に示す二つのグラフは、使用量が６５２．５kWhでほぼ限界（寿命）に達したスパッタターゲット１０４を用いて上記のPZT膜７２を形成した場合におけるPZT膜７２の膜厚とPb量のそれぞれの面内分布を示すものである。なお、スパッタターゲット１０４の使用量とは、スパッタターゲット１０４に供給された高周波電力の電力量の総和を指し、これについてはシールド１０３も同様である。
【００３６】
但し、PZT膜７２のPb量の測定には、株式会社テクノス製の蛍光X線ウエハ表面分析装置であるSMAT2200を使用した。そして、シリコン基板１０におけるPb量と膜厚の測定ポイントとしては、図６のような９ポイントを選択した。
【００３７】
図３の右側に模式的に示されるように、このように使い古されたスパッタターゲット１０４では、エロージョンによってその表面が削られ、その厚さTfが新品の際の厚さTiよりもΔTだけ薄くなる。この例では、ΔTは３mmである。但し、エロージョンによる削れ量はターゲット１０４において不均一なので、本実施形態では、エロージョンによって最も深く削れた部分の削れ量をΔTとする
そして、このようなエロージョンによって、スパッタターゲット１０４が新品のときと比較して、磁石ユニット１０６とスパッタターゲット１０４との距離Dfが縮まることになる。この例では、ターゲット１０４が新品のときの距離Diは４０mmであり、上記のDfは３７mm（＝Di−ΔT）となる。
【００３８】
また、PZT膜７２の成膜条件としては、高周波電力１１６のパワー１．０kW、成膜時間２７３秒、圧力１．０Pa、基板温度５０℃が採用された。そして、このような条件を用い、スパッタガスであるアルゴンガスの流量が１５sccm、１８sccm、２０sccm、２２sccmのそれぞれの場合について、PZT膜７２の膜厚とPb量の面内分布とを測定した。
【００３９】
図３の左下のグラフに示されるように、このように使い込まれたターゲット１０４を用いると、Pb量の面内分布が一様となり、量産に適したPZT膜７２が得られることが分かる。例えば、アルゴン流量が２０sccmのとき、Pb量の面内における最大値と最小値との差は０．０１０となり、Pbの分布は極めて良好である。
【００４０】
一方、図４は、スパッタターゲット１０４を新品（使用量４４．２kWh）に交換し、図３の場合と同じ条件でPZT膜７２を形成して、そのPZT膜７２の膜厚とPb量の面内分布を調査して得られたグラフである。
【００４１】
この場合、新品のスパッタターゲット１０４にエロージョンは発生していないので、磁石ユニット１０６とスパッタターゲット１０４との距離は初期値であるDi（＝４０mm）となり、図３の場合よりも長くなる。
【００４２】
図４に示されるように、このようにスパッタターゲット１０４を新品に交換すると、Pb量の面内分布が図３の場合よりも悪化する。例えば、アルゴン流量が２０sccmの場合では、Pb量の最大値と最小値の差が０．０２２であり、図４の０．０１０の二倍程度の値になってしまう。
【００４３】
更に、Pb量の面内平均値についても、図４の場合よりも全体的に小さい値となってしまう。
【００４４】
このようなPb量の面内分布の悪化は、磁石ユニット１０６とスパッタターゲット１０４との距離が図３の場合よりも長くなったことに原因があると考えられる。
【００４５】
そこで、本願発明者は、図４の磁石ユニット１０６をスパッタターゲットに３mm近づけることにより、磁石ユニット１０６とスパッタターゲット１０４との距離を図３と同じDf（＝３７mm）に縮めて、改めてPZT膜７２を形成した。そして、これにより得られたPZT膜に対し、図３、図４と同じ測定を行った。その結果を図５に示す。
【００４６】
図５に示されるように、Pb量の面内分布は、図４の場合よりも平坦になり、図３と同様な均一性を呈するようになった。例えば、アルゴン流量が２０sccmでは、Pb量の面内における最大値と最小値との差は０．０１２となり、図３における０．０１０に近い値となった。
【００４７】
図３〜図５の実験結果より、RFマグネトロンスパッタ法によりPZT膜を形成する場合は、磁石ユニット１０６とスパッタターゲット１０４との距離によって、PZT膜におけるPb量の面内分布が変動することが明らかとなった。これは、上記の距離により、スパッタターゲット１０４の表面付近での磁場の状態が変わることに理由があると考えられる。
【００４８】
（２）本発明の実施の形態
（i）成膜装置の説明
図７は、本実施形態で使用される成膜装置の構成図である。なお、図７において、図１と同じ要素には図１と同じ符号を付し、以下ではその説明を省略する。
【００４９】
図７に示される成膜装置は、図１で説明した装置に磁石移動機構１２０を設けてなる。その磁石移動機構１２０は、第２プーリ１０９上に、該第２プーリ１０９の回転運動から独立したラック１１２を有し、ピニオンギア１１１がそのラックに嵌合する。そして、ピニオンギア１１１は、不図示の固定部材によって既述の樹脂板１１４に固定された第２モータ１１０に繋がっており、第２モータ１１０の回転運動がラック１１２とピニオンギア１１１によって上下運動に変換され、それにより磁石ユニット１０６が１mm程度の単位で連続的に昇降可能となっている。
【００５０】
磁石ユニット１０６のこのような昇降運動によって、この成膜装置では、スパッタターゲット１０４と磁石ユニット１０６のそれぞれの表面同士の距離Dを連続的に調節することができる。
【００５１】
（ii）成膜方法の説明
図８（ａ）、（ｂ）は、図７の成膜装置を用いて行われる成膜方法を模式的に示す断面図である。
【００５２】
図８（ａ）は、スパッタターゲット１０４が新品のときの断面図である。この場合、スパッタターゲット１０４の厚さは初期値のTiであり、エロージョンによる薄厚化は無い。この状態で、既述の磁石移動機構１２０によって、スパッタターゲット１０４と磁石ユニット１０６のそれぞれの表面同士の距離Dを変えながら、何枚かのシリコン基板１０に試験的にPZT膜を形成する。そして、それぞれのPZT膜のPb量の面内分布を調査し、分布が最も良好になったときのターゲット１０４と磁石ユニット１０６との距離を最適距離D0として求めておく。
【００５３】
既述のように、スパッタターゲット１０４は、成膜を行う度にエロージョンによってその厚さが僅かずつ薄くなる。その結果、ターゲット１０４と磁石ユニット１０６との距離が最適距離D0から除々に短くなり、PZT膜のPb量の面内分布が悪化する恐れがある。
【００５４】
そこで、本実施形態では、図８（ｂ）に示すように、所定枚数、例えば１ロットを構成する２５枚のシリコン基板１０に対してPZT膜を形成した後に、ターゲット１０４の厚さの減少分ΔTだけ磁石移動機構１２０によって磁石ユニット１０６を上方に移動し、ターゲット１０４と磁石ユニット１０６との距離を最適距離D0に保つようにする。なお、磁石移動機構１２０の制御は、オペレータが手動で行ってもよいし、コンピュータにより自動で行ってもよい。
【００５５】
これによれば、ターゲット１０４の表面付近での磁場の状態が常に一定に保たれるので、磁場の変動に伴ってPb量の面内分布が悪化するのを防止できる。更に、この方法では、シールド１０３やスパッタターゲット１０４が寿命を迎えるまでの数週間〜数ヶ月の間の長期にわたり、ターゲット１０４と磁石ユニット１０６との距離が最適距離D0に保たれるので、８０日間だけPb量を保証する非特許文献８と比較して、シールド１０３とスパッタターゲット１０４とを無駄にすることなく有効利用することができる。
【００５６】
なお、上記では、所定枚数のシリコン基板１０に対してPZT膜を成膜した後に磁石ユニット１０４を上方に移動させたが、これに代えて、一枚のシリコン基板１０にPZT膜を成膜している最中に磁石ユニット１０６を移動し、ターゲット１０４と磁石ユニット１０６との距離を最適距離D0に保つようにしてもよい。
【００５７】
ところで、アルミニウム膜等の金属膜用のスパッタ装置では、ターゲットのエロージョンによって金属膜の膜厚の面内分布が変動することが知られており、その面内分布を改善する目的で、適当な時期を見計らってターゲットと磁石ユニットとの距離を調節することが行われている。金属膜用のターゲット、例えばアルミターゲットは、その厚さが１０mmや１５mmと厚いものが一般的なため、金属膜用のスパッタ装置に付属の磁石ユニットの移動機構は、５mm単位での荒い移動しか行えないのが普通である。
【００５８】
これに対し、PZT用のスパッタターゲット１０４は、PZTの焼結によって製造されるため、その厚さを上記の１０mmや１５mmのように厚くするのが技術的に困難であり、通常は４mm程度と薄い。よって、金属膜用のスパッタ装置の磁石ユニットの移動機構を本実施形態に流用したのでは、スパッタターゲット１０４と磁石ユニット１０６との距離を微細にコントロールするのが困難であり、その距離を最適距離D0に保つのが困難となる。
【００５９】
更に、金属膜用のスパッタ装置では、上記のように膜厚の面内分布を調整するために磁石ユニットを移動させることが行われているが、スパッタされた膜の組成を変化させるという目的で磁石ユニットを移動させることは従来行われていない。
【００６０】
（iii）半導体装置の製造方法の説明
次に、上記で説明した成膜方法を用いた半導体装置の製造方法について説明する。以下では、半導体装置として、プレーナ型のFeRAMを製造する。
【００６１】
図９〜図１４は、このFeRAMの製造途中の断面図である。
【００６２】
まず、図９（ａ）に示す断面構造を得るまでの工程を説明する。
【００６３】
最初に、n型又はp型のシリコン（半導体）基板２０表面に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)用の溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜２１とする。なお、素子分離構造はSTIに限られず、LOCOS(Local Oxidation of Silicon)法で素子分離絶縁膜２１を形成してもよい。
【００６４】
次いで、シリコン基板２０の活性領域にp型不純物を導入してpウェル２２を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜２８となる熱酸化膜を形成する。
【００６５】
続いて、シリコン基板２０の上側全面に非晶質又は多結晶のシリコン膜及びタングステンシリサイド膜を順に形成し、これらの膜をフォトリソグラフィによりパターニングしてゲート電極２５ａ、２５ｂを形成する。
【００６６】
pウェル２２上には、上記の２つのゲート電極２５ａ、２５ｂが間隔をおいてほぼ平行に配置され、それらのゲート電極２５ａ、２５ｂはワード線の一部を構成する。
【００６７】
次いで、ゲート電極２５ａ、２５ｂをマスクにするイオン注入により、各ゲート電極２５ａ、２５ｂの横のシリコン基板２０にn型不純物を導入し、第１〜第３ソース／ドレインエクステンション２４ａ〜２４ｃを形成する。
【００６８】
その後に、シリコン基板２０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極２５ａ、２５ｂの横に絶縁性サイドウォール２６として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。
【００６９】
続いて、絶縁性サイドウォール２６とゲート電極２５ａ、２５ｂをマスクにしながら、シリコン基板２０にn型不純物を再度イオン注入することにより、各ゲート電極２５ａ、２５ｂの側方のシリコン基板２０に第１〜第３ソース／ドレイン領域２３ａ〜２３ｃを形成する。
【００７０】
ここまでの工程により、シリコン基板２０の活性領域には、ゲート絶縁膜２８、ゲート電極２５ａ、２５ｂ、及び第１〜第３ソース／ドレイン領域２３ａ〜２３ｃによって構成される第１、第２MOSトランジスタTR1、TR2が形成されたことになる。
【００７１】
次に、シリコン基板２０の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板２０上に高融点金属シリサイド層２７を形成する。その高融点金属シリサイド層２７はゲート電極２５ａ、２５ｂの表層部分にも形成され、それにより各ゲート電極２５ａ、２５ｂが低抵抗化されることになる。
【００７２】
その後、素子分離絶縁膜２１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
【００７３】
続いて、プラズマCVD法により、窒化シリコン（SiN）膜２９を厚さ約２０nmに形成する。次いで、この窒化シリコン膜２９の上に、シランガスを使用するプラズマCVD法により酸化シリコン膜３０を厚さ約８０nmに形成し、更にその上にTEOSガスを使用するプラズマCVD法により犠牲酸化シリコン膜を約１０００nmに形成する。そして、その犠牲酸化シリコン膜の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化し、残された酸化シリコン膜３０と窒化シリコン膜２９とを第１層間絶縁膜３１とする。上記のCMPの結果、第１層間絶縁膜３１の厚さは、シリコン基板２０の平坦面上で約７００nmとなる。
【００７４】
次に、フォトリソグラフィにより第１層間絶縁膜３１をパターニングして、第１〜第３ソース／ドレイン領域２３ａ〜２３ｃのそれぞれの上にコンタクトホールを形成する。そして、そのコンタクトホールの内面と第１層間絶縁膜３１の上面に、スパッタ法により厚さ約３０nmのチタン膜と厚さ約２０nmの窒化チタン膜とをこの順にグルー膜として形成する。更に、六フッ化タングステンガスを使用するCVD法により、上記のグルー膜の上にタングステン膜を形成し、そのタングステン膜でコンタクトホールを完全に埋め込む。その後に、第１層間絶縁膜３１上の余分なタングステン膜とグルー膜とをCMP法により研磨して除去し、上記の膜をコンタクトホールの中に第１〜第３導電性プラグ３２ａ〜３２ｃとして残す。これら第１〜第３導電性プラグ３２ａ〜３２ｃは、その下の第１〜第３ソース／ドレイン領域２３ａ〜２３ｃと電気的に接続されることになる。
【００７５】
ところで、その第１〜第３導電性プラグ３２ａ〜３２ｃは、タングステンを主に構成されるが、タングステンは非常に酸化され易く、プロセス中で酸化されるとコンタクト不良を引き起こす。
【００７６】
そこで、次の工程では、図９（ｂ）に示すように、上記の第１〜第３導電性プラグ３２ａ〜３２ｃを酸化雰囲気から保護するための酸化防止膜３６として、プラズマCVD法により酸窒化シリコン(SiON)膜３６ａと酸化シリコン膜３６ｂとをこの順に形成する。その酸窒化シリコン膜３６ａの厚さは例えば１００nmであり、酸化シリコン膜３６ｂの厚さは約１３０nmである。また、酸化シリコン膜３６ｂの成膜ガスとしてはTEOSが採用される。
【００７７】
次いで、図９（ｃ）に示すように、後述の強誘電体キャパシタの下部電極の結晶性を高め、最終的にはキャパシタ誘電体膜の結晶性を改善するために、スパッタ法により第１アルミナ膜（下地絶縁膜）３７を厚さ約２０nmに形成する。
【００７８】
続いて、図１０（ａ）に示すように、スパッタ法によりプラチナ膜を厚さ約１５０nmに形成し、それを第１導電膜４１とする。
【００７９】
次に、図１０（ｂ）に示す断面構造を得るまでの工程について説明する。
【００８０】
まず、図７で説明した成膜装置のウエハステージ１０２上にシリコン基板２０を載置する。そして、基板温度が５０℃に安定したところで、スパッタガスとしてアルゴンガスを２０sccmの流量で供給すると共に、周波数が１３．５６MHzでパワーが１．０kWの高周波電力を高周波電源１１６からバッキングプレート１０５に印加する。そして、圧力が約１．０Paの下で２７３秒間成膜を行うことにより、第１導電膜４１上にPZT膜を厚さ約１５０nmに形成し、それを強誘電体膜４２とする。なお、スパッタガスとして使用されるアルゴンガスの流量は上記の２０sccmに限定されず、強誘電体膜４２中のPb量が所望の値になるようにその流量を調節してよい。
【００８１】
また、PZT膜にランタンをドープしたPLZT膜を強誘電体膜４２として形成してもよい。
【００８２】
その後に、強誘電体膜４２を構成するPZTを酸素含有雰囲気中でRTA(Rapid Thermal Anneal)により結晶化する。そのRTAの条件は、例えば、基板温度７２０℃、処理時間１２０秒、昇温速度１２５℃／秒である。
【００８３】
次に、図１０（ｃ）に示すように、強誘電体膜４２の上に、スパッタ法により酸化イリジウム(IrO2)膜を厚さ約２５０nmに形成し、それを第２導電膜４３とする。なお、第２導電膜４３は貴金属膜又は酸化貴金属膜で構成さればよく、上記の酸化イリジウム膜に代えて、イリジウム膜やプラチナ膜等の貴金属膜を第２導電膜４３として形成してもよい。
【００８４】
次いで、図１１（ａ）に示すように、第１導電膜４１、強誘電体膜４２、第２導電膜４２を別々にパターニングすることにより、下部電極４１ａ、キャパシタ誘電体膜４２ａ、及び上部電極４３ａをこの順に積層してなるキャパシタQを形成する。
【００８５】
次に、図１１（ｂ）に示す断面構造を得るまでの工程について説明する。
【００８６】
まず、水素等の還元性雰囲気からキャパシタQを保護し、キャパシタ誘電体膜４２ａの劣化を防止するための第２アルミナ膜５０をシリコン基板２０の上側全面に形成する。その第２アルミナ膜５０は、例えばスパッタ法により厚さ約５０nmに形成する。
【００８７】
そして、エッチングやスパッタリング等によってここまでの工程でキャパシタ誘電体膜４２ａが受けたダメージを回復させるため、ファーネス内の酸素１００%の雰囲気中で基板温度６５０℃、処理時間９０分の条件で回復アニールを行う。
【００８８】
次に、TEOSガスを反応ガスとするプラズマCVD法により、第２アルミナ膜５０の上に酸化シリコン膜５１を厚さ約１５００nmに形成する。その酸化シリコン膜５１の上面には、キャパシタQを反映した凹凸が形成される。そこで、この凹凸を無くすために、酸化シリコン膜５１の上面をCMP法により研磨して平坦化し、第２アルミナ膜５０の平坦面上での酸化シリコン膜５１の厚さを約１０００nmにする。
【００８９】
その後、この酸化シリコン膜５１の脱水処理として、酸化シリコン膜５１の表面をN2Oプラズマに曝す。このようなN2Oプラズマ処理に代えて、炉の中で酸化シリコン膜５１をアニールして脱水してもよい。
【００９０】
次いで、後の工程で発生する水素や水分からキャパシタQを保護するための第３アルミナ膜５２を、酸化シリコン膜５１の上にスパッタ法により厚さ約５０nmに形成する。更に、この第３アルミナ膜５２の上に、プラズマCVD法で酸化シリコン膜５３を厚さ約２００nmに形成する。
【００９１】
ここまでの工程により、キャパシタQの上には、酸化シリコン膜５１、５３と第３アルミナ膜５２とで構成される第２層間絶縁膜５４が形成されたことになる。
【００９２】
次に、図１２（ａ）に示すように、第２層間絶縁膜５４の上にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の第１、第２窓５５ａ、５５ｂを備えた第１レジストパターン５５を形成する。
【００９３】
そして、上記の第１、第２窓５５ａ、５５ｂを通じて第２層間絶縁膜５４とその下の第２アルミナ膜５０をエッチングすることにより、上部電極４３ａの上に第１ホール５４ａを形成すると共に、下部電極４１ａのコンタクト領域上に第２ホール５４ｂを形成する。
【００９４】
この後に、第１レジストパターン５５は除去される。
【００９５】
次いで、図１２（ｂ）に示すように、第２層間絶縁膜５４の上にフォトレジストを再び塗布し、それを露光、現像して、第１〜第３導電性プラグ３２ａ〜３２ｃのそれぞれの上に第３〜第５窓５７ｃ〜５７ｅを備えた第２レジストパターン５７を形成する。
【００９６】
更に、第３〜第５窓５７ｃ〜５７ｅを通じて第２層間絶縁膜５４、第１、２アルミナ膜３７、５０、及び酸化シリコン膜３６ｂをエッチングすることにより、各導電性プラグ３２ａ〜３２ｃの上に第３〜第５ホール５４ｃ〜５４ｅを形成する。このようなエッチングは、C4F8、Ar、O2、及びCOの混合ガスをエッチングガスとする平行平板プラズマエッチング装置で行われ、酸窒化シリコン(SiON)膜３６ａがこのエッチングにおけるストッパ膜となる。
【００９７】
この後に、第２レジストパターン５７は除去される。
【００９８】
次に、図１３（ａ）に示す断面構造を得るまでの工程について説明する。
【００９９】
まず、平行平板プラズマエッチング装置内にシリコン基板２０を入れ、エッチングガスとしてCHF3、Ar、及びO2の混合ガスをそのエッチング装置に供給する。これにより、第３〜第５ホール５４ｃ〜５４ｅの下の酸窒化シリコン(SiON)膜３６ａがエッチングされ、これらのホールに第１〜第３導電性プラグ３２ａ〜３２ｃが露出すると共に、第１、第２ホール５４ａ、５４ｂ内の異物が除去されて、上部電極４３ａと下部電極４１ａの上面が清浄化される。
【０１００】
このように、キャパシタQ上の浅い第１、第２ホール５４ａ、５４ｂを形成する工程とは別の工程において、第１〜第３ソース／ドレイン領域２３ａ〜２３ｃ上の深い第３〜第５ホール５４ｃ〜５４ｅを形成することで、浅い第１ホール５４ａの下の上部電極４３ａがエッチング雰囲気に長時間曝されるのを防ぐことができ、その下のキャパシタ誘電体膜４２ａが劣化するのを抑制することが可能となる。
【０１０１】
更に、第１〜第３導電性プラグ３２ａ〜３２ｃは、本工程が終了するまで、酸化防止膜３６を構成する酸窒化シリコン膜３６ａによって覆われているので、各導電性プラグ３２ａ〜３２ｃを構成するタングステンが酸化してコンタクト不良を起こすのが防止される。
【０１０２】
次に、図１３（ｂ）に示す断面構造を得るまでの工程について説明する。
【０１０３】
まず、第１〜第５ホール５４ａ〜５４ｅの内面を清浄化するために、高周波電力でプラズマ化されたアルゴン雰囲気に各ホール５４ａ〜５４ｅの内面を曝し、その内面をスパッタエッチングする。そのエッチング量は、例えば、酸化シリコン膜の膜厚換算で約１０nmとされる。次に、第１〜第５ホール５４ａ〜５４ｅの内面と第２層間絶縁膜５４の上面とに、スパッタ法によりグルー膜として窒化チタン膜を厚さ約７５nmに形成する。
【０１０４】
そして、CVD法によりグルー膜の上にタングステン膜を形成し、そのタングステン膜で第１〜第５ホール５４ａ〜５４ｅを完全に埋め込む。
【０１０５】
その後に、第２層間絶縁膜５４の上面上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を各ホール５４ａ〜５４ｅの中に残す。第１、第２ホール５４ａ、５４ｂ内に残されたこれらの膜は、それぞれ上部電極４３ａと下部電極４１ａコンタクト領域CRに電気的に接続される第４、第５導電性プラグ６０ａ、６０ｂとされる。また、第３〜第５ホール５４ｃ〜５４ｅ内に残されたこれらの膜は、第１〜第３導電性プラグ３２ａ〜３２ｃと電気的に接続される第６〜第８導電性プラグ６０ｃ〜６０ｅとされる。
【０１０６】
次に、図１４に示す断面構造を得るまでの工程について説明する。
【０１０７】
まず、第２層間絶縁膜５４と第６〜第８導電性プラグ６０ｃ〜６０ｅのそれぞれの上に、厚さが約６０nmのチタン膜と厚さが約３０nmの窒化チタン膜をこの順にスパッタ法により形成し、これらをバリアメタル層とする。次いで、金属積層膜として、スパッタ法により銅含有アルミニウム膜、チタン膜、及び窒化チタン膜をこの順にそれぞれ厚さ約３６０nm、５nm、７０nmにバリアメタル層上に形成する。
【０１０８】
次いで、この金属積層膜の上に、不図示の酸窒化シリコン膜を反射防止膜として形成した後、フォトリソグラフィにより上記の金属積層膜とバリアメタル層とをパターニングして、一層目金属配線６２ａ〜６２ｃと導電性パッド６２ｄとを形成する。
【０１０９】
続いて、第３層間絶縁膜６３としてプラズマCVD法により酸化シリコン膜を形成した後、CMP法によりその第３層間絶縁膜６３を平坦化する。その後に、フォトリソグラフィにより第３層間絶縁膜６３をパターニングして導電性パッド６２ｄの上にホールを形成し、そのホール内にタングステン膜を主に構成される第９導電性プラグ６４を形成する。
【０１１０】
この後は、２層目〜５層目金属配線や、これらの金属配線の間に層間絶縁膜を形成する工程に移るが、その詳細については省略する。
【０１１１】
以上により、本実施形態に係るプレーナ型のFeRAMの基本構造が完成したことになる。
【０１１２】
この半導体装置の製造方法によれば、図１０（ｂ）の工程においてPZTよりなる強誘電体膜４２を形成する際、図７で説明した磁石移動機構１２０を備えた成膜装置を用いる。既述のように、その成膜装置では、１ロット（２５枚）のシリコン基板２０に対して成膜が終了するたびに、スパッタターゲット１０４と磁石ユニット１０６のそれぞれの表面同士の距離Dを、強誘電体膜４２におけるPb量の面内分布が一様になる最適距離D0に戻す。従って、次のロットにおけるシリコン基板２０に対して強誘電体膜４２を形成する場合でも、その強誘電体膜４２におけるPb量の面内分布を常に一様に保つことができ、特性が安定したFeRAMを量産することが可能になる。
【０１１３】
以下に、本発明の特徴を付記する。
【０１１４】
（付記１）  チャンバと、該チャンバの内部に設けられた鉛を含むスパッタターゲットと、前記チャンバの外側に回転可能な状態で設けられて前記スパッタターゲットの表面の磁場を時間的に変動させる磁石ユニットとを有するマグネトロンスパッタ装置を用い、
マグネトロンスパッタ法による鉛を含んだ膜の成膜が所定枚数の基板に対して終了するたびに、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を最適距離に戻すことを特徴とする成膜方法。
【０１１５】
（付記２）  前記距離の前記最適距離として、前記膜に含まれる鉛の量の面内分布が一定になる値を採用することを特徴とする付記１に記載の成膜方法。
【０１１６】
（付記３）  前記スパッタターゲットとして、鉛とジルコニウムとチタンとを含むターゲットを使用することを特徴とする付記１に記載の成膜方法。
【０１１７】
（付記４）  前記スパッタターゲットに高周波電力を印加しながら成膜を行うことを特徴とする付記１に記載の成膜方法。
【０１１８】
（付記５）  前記所定枚数として１ロットを採用することを特徴とする付記１に記載の成膜方法。
【０１１９】
（付記６）  半導体基板の上に下地絶縁膜を形成する工程と、
前記下地絶縁膜の上に第１導電膜を形成する工程と、
前記第１導電膜の上に、マグネトロンスパッタ法により鉛を含む強誘電体膜を形成する工程と、
前記強誘電体膜の上に第２導電膜を形成する工程と、
前記第１導電膜、前記強誘電体膜、及び前記第２導電膜をパターニングすることにより、下部電極、キャパシタ誘電体膜、及び上部電極で構成されるキャパシタを形成する工程とを有し、
前記強誘電体膜を形成する工程において、チャンバと、該チャンバの内部に設けられた鉛を含むスパッタターゲットと、前記チャンバの外側に回転可能な状態で設けられて前記スパッタターゲットの表面の磁場を時間的に変動させる磁石ユニットとを有するマグネトロンスパッタ装置を用い、前記強誘電体膜の成膜が所定枚数の前記半導体基板に対して終了するたびに、前記スパッタターゲットと前記磁石ユニットのそれぞれの表面同士の距離を最適距離に戻すことを特徴とする半導体装置の製造方法。
【０１２０】
（付記７）  前記スパッタターゲットとして、鉛とジルコニウムとチタンとを含むターゲットを使用することを特徴とする付記６に記載の半導体装置の製造方法。
【０１２１】
（付記８）  前記所定枚数として１ロットを採用することを特徴とする付記６に記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１２２】
【図１】図１は、予備的事項で使用される成膜装置の構成図である。
【図２】図２は、予備的事項で使用されたサンプルの断面図である。
【図３】図３は、ほぼ寿命に達したスパッタターゲットを使用した場合における、PZT膜の膜厚とPb量のそれぞれの面内分布を示すグラフである。
【図４】図４は、新品のスパッタターゲットを使用した場合における、PZT膜の膜厚とPb量のそれぞれの面内分布を示すグラフである。
【図５】図５は、新品のスパッタターゲットに磁石ユニットを近づけ、それらの間の距離を図４よりも縮めた場合における、PZT膜の膜厚とPb量のそれぞれの面内分布を示すグラフである。
【図６】図６は、図３〜図５において使用されたシリコン基板の測定ポイントを示す平面図である。
【図７】図７は、本発明の実施の形態に係る成膜装置の構成図である。
【図８】図８（ａ）、（ｂ）は、本発明の実施の形態に係る成膜方法を模式的に示す断面図である。
【図９】図９（ａ）〜（ｃ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その１）である。
【図１０】図１０（ａ）〜（ｃ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その２）である。
【図１１】図１１（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その３）である。
【図１２】図１２（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その４）である。
【図１３】図１３（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その５）である。
【図１４】図１４は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その６）である。
【符号の説明】
【０１２３】
１０、２０…シリコン基板、４１…第１導電膜、４１ａ…下部電極、４２…強誘電体膜、４２ａ…キャパシタ誘電体膜、４３…第２導電膜、４３ａ…上部電極、２１…素子分離絶縁膜、２２…pウェル、２３ａ〜２３ｃ…第１〜第３ソース／ドレイン領域、２４ａ〜２４ｃ…第１〜第３ソース／ドレインエクステンション、２５ａ、２５ｂ…ゲート電極、２６…絶縁性サイドウォール、２７…高融点金属シリサイド層、２８…ゲート絶縁膜、２９…窒化シリコン膜、３０…酸化シリコン膜、３１…第１層間絶縁膜、３２ａ〜３２ｃ…第１〜第３導電性プラグ、３６…酸化防止膜、３６ａ…酸窒化シリコン膜、３６ｂ…酸化シリコン膜、３７…第１アルミナ膜、５０…第２アルミナ膜、５１…酸化シリコン膜、５２…第３アルミナ膜、５３…酸化シリコン膜、５４…第２層間絶縁膜、５４ａ〜５４ｄ…第１〜第５ホール、５５…第１レジストパターン、５５ａ、５５ｂ…第１、第２窓、５７…第２レジストパターン、５７ｃ〜５７ｄ…第３〜第５窓、６０ａ〜６０ｅ…第４〜第８導電性プラグ、６２ａ〜６２ｃ…一層目金属配線、６２ｄ…導電性パッド、６４…第９導電性プラグ、７０…熱酸化膜、７１…下部電極用導電膜、７２…PZT膜、１０１…チャンバ、１０２…ウエハステージ、１０３…シールド、１０４…スパッタターゲット、１０５…バッキングプレート、１０６…、１０７…テフロン板、１０８…回転板、１０９…第２プーリ、１１０…第２モータ、１１１…ピニオンギア、１１２…ラック、１１３…第１モータ、１１４…樹脂板、１１５…動力ベルト、１１６…高周波電源、１１７…Oリング、１１８…第１プーリ、１２０…磁石移動機構。
【図１】
0004537899.tif 000002
【図２】
0004537899.tif 000003
【図３】
0004537899.tif 000004
【図４】
0004537899.tif 000005
【図５】
0004537899.tif 000006
【図６】
0004537899.tif 000007
【図７】
0004537899.tif 000008
【図８】
0004537899.tif 000009
【図９】
0004537899.tif 000010
【図１０】
0004537899.tif 000011
【図１１】
0004537899.tif 000012
【図１２】
0004537899.tif 000013
【図１３】
0004537899.tif 000014
【図１４】
0004537899.tif 000015