(57)【特許請求の範囲】
【請求項１】
Ｍ1×Ｎ1個の画素データの第１の画像を、Ｍ2×Ｎ2個の画素データの第２の画像に変換する画像データ処理装置において、
入力された前記第１の画像の画素データを記憶する第１の記憶手段と、
前記第１の画像と前記第２の画像を、等しい大きさの画面に重ねた場合に、前記第１の画像の各画素の前記第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、前記注目画素の画素データを求める場合に、予め定められた順番で出力されて、前記注目画素と重なる前記第１の画像の各画素に乗算される係数を記憶する第２の記憶手段と、
前記第１の画像と前記第２の画像を、等しい大きさの画面に重ねた場合に、前記注目画素と重なる前記第１の画像の画素の画素データを、その画素の配置順に前記第１の記憶手段から読み出して、前記注目画素と重なる前記第１の画像の画素の配置パターンに応じて、前記注目画素と重なる前記第１の画像上の画素の配置を、第１の方向、または前記第１の方向と垂直な第２の方向に入れ替えたときの前記第１の画像の画素の配置の順番に、前記読み出した前記第１の画像の画素の画素データを並び替えて出力する出力手段と、
前記第２の記憶手段から出力された前記係数と、前記出力手段により出力された前記第１の画像の画素の画素データとを用いて、前記注目画素の画素データを演算する演算手段と
を含むことを特徴とする画像データ処理装置。
【請求項２】
前記出力手段は、前記第２の画像を、所定の画素数からなるブロックに分割し、ブロック毎に前記第２の画像の画素位置に対応する前記第１の画像の画素の画素データを出力する
ことを特徴とする請求項１に記載の画像データ処理装置。
【請求項３】
前記演算手段による演算により得られた前記第２の画像を表示する表示手段を
さらに含むことを特徴とする請求項１に記載の画像データ処理装置。
【請求項４】
Ｍ1×Ｎ1個の画素データの第１の画像を、Ｍ2×Ｎ2個の画素データの第２の画像に変換する画像データ処理装置の画像データ処理方法において、
入力された前記第１の画像の画素データを第１の記憶手段に記憶する第１の記憶ステップと、
前記第１の画像と前記第２の画像を、等しい大きさの画面に重ねた場合に、前記第１の画像の各画素の前記第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、前記注目画素の画素データを求める場合に、予め定められた順番で出力されて、前記注目画素と重なる前記第１の画像の各画素に乗算される係数を第２の記憶手段に記憶する第２の記憶ステップと、
前記第１の画像と前記第２の画像を、等しい大きさの画面に重ねた場合に、前記注目画素と重なる前記第１の画像の画素の画素データを、その画素の配置順に前記第１の記憶手段から読み出して、前記注目画素と重なる前記第１の画像の画素の配置パターンに応じて、前記注目画素と重なる前記第１の画像上の画素の配置を、第１の方向、または前記第１の方向と垂直な第２の方向に入れ替えたときの前記第１の画像の画素の配置の順番に、前記読み出した前記第１の画像の画素の画素データを並び替えて出力する出力ステップと、
前記第２の記憶手段から出力された前記係数と、前記出力ステップの処理により出力された前記第１の画像の画素の画素データとを用いて、前記注目画素の画素データを演算する演算ステップと
を含むことを特徴とする画像データ処理方法。
【請求項５】
Ｍ1×Ｎ1個の画素データの第１の画像を、Ｍ2×Ｎ2個の画素データの第２の画像に変換する画像データ処理装置に、
入力された前記第１の画像の画素データを第１の記憶手段に記憶する第１の記憶ステップと、
前記第１の画像と前記第２の画像を、等しい大きさの画面に重ねた場合に、前記第１の画像の各画素の前記第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、前記注目画素の画素データを求める場合に、予め定められた順番で出力されて、前記注目画素と重なる前記第１の画像の各画素に乗算される係数を第２の記憶手段に記憶する第２の記憶ステップと、
前記第１の画像と前記第２の画像を、等しい大きさの画面に重ねた場合に、前記注目画素と重なる前記第１の画像の画素の画素データを、その画素の配置順に前記第１の記憶手段から読み出して、前記注目画素と重なる前記第１の画像の画素の配置パターンに応じて、前記注目画素と重なる前記第１の画像上の画素の配置を、第１の方向、または前記第１の方向と垂直な第２の方向に入れ替えたときの前記第１の画像の画素の配置の順番に、前記読み出した前記第１の画像の画素の画素データを並び替えて出力する出力ステップと、
前記第２の記憶手段から出力された前記係数と、前記出力ステップの処理により出力された前記第１の画像の画素の画素データとを用いて、前記注目画素の画素データを演算する演算ステップと
を含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像データ処理装置および方法、並びに記録媒体に関し、特に、表示する画像の大きさを変化させるために行う画素数の変換の際に、変換前の画像の大きさと変換後の画像の大きさとが同じであると仮定し、これら２画面を重ねた場合に重なり合う面積比により、変換後の画素データを算出するようにした画像データ処理装置および方法、並びに記録媒体に関する。
【０００２】
【従来の技術】
図１５は、従来の画像表示システムの構成を示すブロック図である。パーソナルコンピュータ１で生成された画像データは、ディスプレイ２と、画像データ処理装置３を介してLCD（Liquid Crystal Display）プロジェクタ４に出力される。
【０００３】
LCDプロジェクタ４の画面を構成する画素数が、ディスプレイ２の画面を構成する画素数と異なる場合、LCDプロジェクタ４に出力された画像データは、画像データ処理装置３により画素数が変換され、図示していないスクリーンなどに、投影される。画素数変換装置３の画素数変換方式としては、最近傍方式、バイリニア方式、キュービック方式などが用いられている。
【０００４】
ここではキュービック方式を、画素数が６４０×４８０のVGA（Video Graphics Array）方式を、１０２４×７６８のXGA（eXtended Graphics Array）方式に変換する場合、換言すれば、５画素を８画素に変換する場合を例に挙げて説明する。
【０００５】
キュービック方式では、図１６に示したような重み付け関数が用いられ、画素数の変換が行われる。図１６では、模式的にVGA方式の５画素の横幅とXGA方式の８画素の横幅は、同じ大きさであるとしてある。そして、XGA方式の４画素目の色の濃淡などの画素データを決定する場合、重み付け関数の最大値が、XGA方式の４画素目に位置するようにセットされる。
【０００６】
このようにセットされた重み付け関数に対して、VGA方式の５画素の各画素から重み関数に対しておろした垂線と重み関数が交わるところの数値を用いて畳み演算を行うことにより、XGA方式の４画素目のデータが決定される。
【０００７】
【発明が解決しようとする課題】
上述したキュービック方式などの画素数変換方式は、元の画素配列から目的とする画素配列に変換する際に、１画素のデータを決定するのに、複数の画素を参考にするため、例えば文字列など、その濃淡が急峻に変化する画像に対しては、関係のない画素の影響を受け、文字がぼけたり、変形したりする場合がある。
【０００８】
本発明はこのような状況に鑑みてなされたものであり、画素数を変換する際に、変換される後の注目している画素と係わる、変換前の複数の画素との共有画像情報、例えば、面積比を考慮するようにし、もって、文字などの画像も綺麗に変換できるようにするものである。
【０００９】
【課題を解決するための手段】
請求項１に記載の画像データ処理装置は、入力された第１の画像の画素データを記憶する第１の記憶手段と、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、第１の画像の各画素の第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第１の画像の各画素に乗算される係数を記憶する第２の記憶手段と、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第１の画像の画素の画素データを、その画素の配置順に第１の記憶手段から読み出して、注目画素と重なる第１の画像の画素の配置パターンに応じて、注目画素と重なる第１の画像上の画素の配置を、第１の方向、または第１の方向と垂直な第２の方向に入れ替えたときの第１の画像の画素の配置の順番に、読み出した第１の画像の画素の画素データを並び替えて出力する出力手段と、第２の記憶手段から出力された係数と、出力手段により出力された第１の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算手段とを含むことを特徴とする。
【００１２】
前記出力手段は、第２の画像を、所定の画素数からなるブロックに分割し、ブロック毎に第２の画像の画素位置に対応する第１の画像の画素の画素データを出力することができる。
【００１３】
前記演算手段による演算により得られた前記第２の画像を表示する表示手段をさらに含むようにすることができる。
【００１４】
請求項４に記載の画像データ処理方法は、入力された第１の画像の画素データを第１の記憶手段に記憶する第１の記憶ステップと、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、第１の画像の各画素の第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第１の画像の各画素に乗算される係数を第２の記憶手段に記憶する第２の記憶ステップと、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第１の画像の画素の画素データを、その画素の配置順に第１の記憶手段から読み出して、注目画素と重なる第１の画像の画素の配置パターンに応じて、注目画素と重なる第１の画像上の画素の配置を、第１の方向、または第１の方向と垂直な第２の方向に入れ替えたときの第１の画像の画素の配置の順番に、読み出した第１の画像の画素の画素データを並び替えて出力する出力ステップと、第２の記憶手段から出力された係数と、出力ステップの処理により出力された第１の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算ステップとを含むことを特徴とする。
【００１５】
請求項５に記載の記録媒体は、画像データ処理装置に、入力された第１の画像の画素データを第１の記憶手段に記憶する第１の記憶ステップと、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、第１の画像の各画素の第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第１の画像の各画素に乗算される係数を第２の記憶手段に記憶する第２の記憶ステップと、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第１の画像の画素の画素データを、その画素の配置順に第１の記憶手段から読み出して、注目画素と重なる第１の画像の画素の配置パターンに応じて、注目画素と重なる第１の画像上の画素の配置を、第１の方向、または第１の方向と垂直な第２の方向に入れ替えたときの第１の画像の画素の配置の順番に、読み出した第１の画像の画素の画素データを並び替えて出力する出力ステップと、第２の記憶手段から出力された係数と、出力ステップの処理により出力された第１の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算ステップとを含む処理を実行させるコンピュータが読み取り可能なプログラムを提供することを特徴とする。
【００１６】
請求項１に記載の画像データ処理装置、請求項４に記載の画像データ処理方法、および請求項５に記載の記録媒体においては、入力された第１の画像の画素データが記憶され、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、第１の画像の各画素の第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第１の画像の各画素に乗算される係数が記憶され、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第１の画像の画素の画素データが、その画素の配置順に読み出されて、注目画素と重なる第１の画像の画素の配置パターンに応じて、注目画素と重なる第１の画像上の画素の配置を、第１の方向、または第１の方向と垂直な第２の方向に入れ替えたときの第１の画像の画素の配置の順番に、読み出した第１の画像の画素の画素データが並び替えられて出力され、出力された係数と第１の画像の画素の画素データとが用いられて、注目画素の画素データが演算される。
【００１７】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。
【００１８】
請求項１に記載の画像データ処理装置は、入力された第１の画像の画素データを記憶する第１の記憶手段（例えば、図２のフレームメモリ２２）と、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、第１の画像の各画素の第２の画像の注目画素と重なる部分の面積比率により決定される係数であって、注目画素の画素データを求める場合に、予め定められた順番で出力されて、注目画素と重なる第１の画像の各画素に乗算される係数を記憶する第２の記憶手段（例えば、図２の演算係数選択部２８）と、第１の画像と第２の画像を、等しい大きさの画面に重ねた場合に、注目画素と重なる第１の画像の画素の画素データを、その画素の配置順に第１の記憶手段から読み出して、注目画素と重なる第１の画像の画素の配置パターンに応じて、注目画素と重なる第１の画像上の画素の配置を、第１の方向、または第１の方向と垂直な第２の方向に入れ替えたときの第１の画像の画素の配置の順番に、読み出した第１の画像の画素の画素データを並び替えて出力する出力手段（例えば、図２の演算データ選択部２３）と、第２の記憶手段から出力された係数と、出力手段により出力された第１の画像の画素の画素データとを用いて、注目画素の画素データを演算する演算手段（例えば、図２の演算部２４）とを含むことを特徴とする。
【００１９】
図１は、本発明を適用した画像表示システムの一実施の形態の構成を示している。パーソナルコンピュータ１で生成された画像データは、ディスプレイ２と画素数変換装置１０に出力される。画素数変換装置１０に入力された画像データは、LCDプロジェクタ４にあった画素数に変化されて、LCDプロジェクタ４に出力される。
【００２０】
図２は、画素数変換装置１０の内部構成を示すブロック図である。パーソナルコンピュータ１から出力された画像データは、Ａ／Ｄ（Analog／Digital）変換部２１に入力される。また、パーソナルコンピュータ１から出力された垂直同期信号Ｖ１と水平同期信号Ｈ１は、コントロール信号発生部２６と演算制御信号発生部２７に入力される。さらにコントロール信号発生部２６は、入力された垂直同期信号Ｖ１と水平同期信号Ｈ１に同期したクロックＣ１を発生し、Ａ／Ｄ変換部２１に供給する。
【００２１】
Ａ／Ｄ変換部２１は、クロックＣ１に基づいて、入力されたアナログ画像データをデジタル画像データに変換し、フレームメモリ２２に出力する。勿論、パーソナルコンピュータ１が、デジタル画像データを出力する場合は、それがフレームメモリ２２に直接供給される。フレームメモリ２２には、コントロール信号発生部２６で発生されたコントロール信号に基づいて、１フレーム分の画像データが記憶される。
【００２２】
演算制御信号発生部２７は、入力された垂直同期信号Ｖ１と水平同期信号Ｈ１に同期して新たな垂直同期信号Ｖ２と水平同期信号Ｈ２を発生し、さらにそれに基づいて発生したアドレスを、演算データ選択部２３に出力する。演算データ選択部２３は、入力された垂直同期信号Ｖ２と水平同期信号Ｈ２に基づいて、フレームメモリ２２に記憶されている画像データから、演算に必要な画素データを読み出し、演算部２４に出力する。
【００２３】
また演算データ選択部２３は、画素数を変換する際に用いるパターンのテーブルを保持しており、フレームメモリ２２から読み出した画素データに対応するパターンを選択し、その選択したパターンのデータを演算係数選択部２８に出力する。演算係数選択部２８は、演算データ選択部２３から出力されたパターンデータに対応する画素数変換に必要な演算係数を選択し、演算部２４に出力する。
【００２４】
演算部２４は、演算係数選択部２８から出力された演算係数と、演算データ選択部２３から出力された画素データを用いて、新たな（変換後の）画素データを演算し、Ｄ／Ａ変換部２５に出力する。
【００２５】
Ｄ／Ａ変換部２５は、演算部２４で演算処理され、出力されたデジタル画像データをアナログ画像データに変換し、LCDプロジェクタ４に出力する。このようにして、１画素づつ演算処理が行われ、繰り返えされることにより、１画面を構成する画素数が出力される。
【００２６】
次に、画素数変換装置１０が行う画素数の変換処理について説明する。まず、図３を用いて、入力方式と出力方式の違いによる拡大率や縮小率について説明する。画素数変換装置１０に入力される信号のフォーマットと、出力される信号のフォーマットには、VGA（Video Graphics Array）、SVGA（Super VGA）、XGA（eXended Graphics Array）、SXGA（Super XGA）、およびUXGA（Ultra XGA）がある。
【００２７】
図３では、縦に入力方式、横に出力方式を示し、各入力方式と出力方式が交わるところには、入力方式の画素数対出力方式の画素数の比を示している。また、その下の数値は、比率（出力画素数／入力画素数）を表している（小数第２位を四捨五入して、表記している）。例えば、入力方式がVGA方式であり、出力方式がXGA方式の場合、第１の画像（VGA方式の画像）の画素データ数Ｍ1×Ｎ1は、６４０×４８０個に対応し、第２の画像（XGA方式の画像）の画素データ数Ｍ2×Ｎ2は、１０２４×７６８個に対応する。また、その入力方式の画素数と出力方式の画素数の比は、５：８であり、その比率は１．６である。この比率は、入力された画素数を１．６倍の画素数にすること、すなわち、拡大することを意味している。
【００２８】
VGA方式、SVGA方式、XGA方式、およびUXGA方式は、それぞれ横の画素数対縦の画素数は４対３であるが、SXGA方式は、５対４である。従って、SXGA方式に変換、またはSXGA方式から変換する場合には、横の画素数を基準とするか、縦の画素数を基準とするかにより、拡大率、または縮小率が異なってくる。このことを考慮し、図３に示した表のSVGA方式に関するところの計算は、横の画素数を基準として行った場合の値を記している。
【００２９】
以下、入力方式がVGA方式であり、出力方式がXGA方式である場合を例に挙げて画素数変換処理について説明する。図３に示したように、入力方式の画素数対出力方式の画素数は、５：８なので、この画素数変換処理は、図４に示したように、画素ｘm,n（ｍ，ｎ＝１乃至５）からなる５×５の画素数のブロック（以下、画像ブロックと称する）を、画素ｙv,w（ｖ，ｗ＝１乃至８）からなる８×８の画像ブロックにする処理である。このように考えると、VGA方式を用いた表示フォーマットの１画面は、５×５の画像ブロックが、横方向に１２８個、縦方向に９６個で構成されていることになる。また同様に、XGA方式を用いた表示フォーマットの１画面は、８×８の画像ブロックが、横方向に１２８個、縦方向に９６個で構成さていることになる。
【００３０】
従って、VGA方式の５×５画素の画像ブロックを、XGA方式の８×８画素の画像ブロックに変換し、そのような変換を横方向に１２８回、縦方向に９６回繰り返せば、画面全体の変換が終了することになる。以下の説明では、VGA方式の５×５画素の画像ブロックを、XGA方式の８×８画素の画像ブロックに変換することとする。また、この５×５画素の画像ブロックの面積と８×８画素の画像ブロックの面積は同じ大きさと想定する。
【００３１】
図５は、図４の５×５画素の画像ブロックと、８×８の画像ブロックを重ねた図である。VGA方式の画素ｘ1,1は、XGA方式の画素ｙ1,1，ｙ1,2，ｙ2,1、およびｙ2,2と重なっており、画素ｘ1,2は、画素ｙ1,2，ｙ1,3，ｙ1,4，ｙ2,2，ｙ2,3、およびｙ2,4と重なっている。また同様に、他のｘm,nも、複数のｙV,Wと重なっている。
【００３２】
さらに図６を参照して細かく見るに、画素ｘ1,1は、１００％（１）の画素ｙ1,1、６０％（０．６）の画素ｙ1,2とｙ2,1、および３６％（０．３６）の画素ｙ2,2から構成されている。同様に、画素ｘ1,2は、４０％の画素ｙ1,2、１００％の画素ｙ1,3、２０％の画素ｙ1,4、２４％の画素ｙ2,2、６０％の画素ｙ2,3、および１２％の画素ｙ2,4から構成されている。また他の画素ｘm,nも、複数の画素ｙv,wから構成され、その画素ｙv,wの割合は、画素の存在位置に依存している。
【００３３】
上述した説明では、画素ｘm,nが、画素ｙv,wから構成されているとしたが、逆に、画素ｙv,wが、画素ｘm,nから構成されているとして、以下の説明をする。画素ｙ1,1は、画素ｘ1,1のみから構成され、画素ｙ1,2は、６０％が画素ｘ1,1で４０％が画素ｘ1,2で構成されている。また、画素ｙ2,2は、３６％が画素ｘ1,1、２４％が画素ｘ1,2とｘ2,1、残り１６％が画素ｘ2,2から構成されている。他の画素ｙv,wも、１乃至４個の画素ｘm,nから構成されており、その画素ｘm,nの割合は、画素の存在位置に依存している。この割合を分類すると、図７に示すように６種類のパターンが存在していることがわかる。
【００３４】
まずパターンＡは、１つの画素ｙv,wが１つの画素ｘm,nから構成されていることを示している。パターンＢは、１つの画素ｙv,wが２つの隣接する画素ｘm,n，ｘm,n+1とから構成されている。なお、２つの隣接する画素と言うことで、左右の画素ｘm,n，ｘm,n+1としたが、上下の画素の組み合わせの場合もある。すなわち、図７では、左側に０．６、右側に０．４が配されているが、その逆の、左側に０．４、右側に０．６の場合もパターンＢとする。さらに、上側に０．６、下側に０．４の場合、上側に０．４、下側に０．６の場合もパターンＢとする。他のパターンＣ乃至Ｆも、左右、上下、入れ替えたパターンも同一パターンとして考える。なお、０．６や０．４といった数字は、演算部２４が演算する際に用いる係数であり、以下、演算係数と記述する。
【００３５】
このように、パターンＡ乃至Ｆを用いて、XGA方式の画像ブロックを書き直すと、図８に示すようになる。XGA方式の画像ブロックは、この第１象限乃至第４の象限のうちのいずれかのパターンの組み合わせを有することになる。演算データ選択部２３には、第１象限乃至第４象限の全てのパターンデータＹ1,1乃至Ｙ8,8（このテーブルのデータと、データｙv,wを区別するために、Ｙv,wと表す）がテーブルに記憶されており、演算係数選択部２８には、図７に示した６パターンの演算係数のみが記憶されている。
【００３６】
次に、図９のフローチャートを参照して、図２に示した画素数変換装置１０の動作について説明する。まずステップＳ１において、画素数変換装置１０に、パーソナルコンピュータ１から画像データ、垂直同期信号Ｖ１、および水平同期信号Ｈ１が入力される。画素数変換装置１０に入力された垂直同期信号Ｖ１と水平同期信号Ｈ１は、コントロール信号発生部２６に入力される。コントロール信号発生部２６は、入力された垂直同期信号Ｖ１と水平同期信号Ｈ１に同期したクロックＣ１を発生する。
【００３７】
コントロール信号発生部２６で発生されたクロックＣ１は、画素数変換装置１０に入力された画像データと共に、Ａ／Ｄ変換部２１に入力される。また、垂直同期信号Ｖ１、水平同期信号Ｈ１は演算制御信号発生部２７にも入力される。
【００３８】
ステップＳ２において、Ａ／Ｄ変換部２１に入力された画像データは、デジタル画像データに変換され、フレームメモリ２２に出力され、記憶される。フレームメモリ２２内には、表示状態における場合と同様に各画素が配置されている。そして、各画素に付けられたアドレスにより、画像内の画素の位置が容易に判断できるようになされている。
【００３９】
このようにフレームメモリ２２に画像データを記憶させるように、コントロール信号発生部２６は、入力された垂直同期信号Ｖ１、水平同期信号Ｈ１、およびクロックＣ１を用いて、コントロール信号を発生し、フレームメモリ２２の画像データの記録動作を制御している。
【００４０】
ステップＳ３において、演算制御信号発生部２７は、入力された垂直同期信号Ｖ１と水平同期信号Ｈ１に同期して、新たな画像信号の垂直同期信号Ｖ２と水平同期信号Ｈ２を発生する。そして、演算制御信号発生部２７は、この発生された信号に基づいて、演算する画素（変換する画素）のアドレスｙv’,w’（ｖ’＝１乃至７６８，ｗ’＝１乃至１０２４）を発生する。この発生されたアドレスは、演算データ選択部２３に出力される。
【００４１】
演算データ選択部２３は、ステップＳ４において、入力されたアドレスｙv’w’が、図８に示したＹ1,1乃至Ｙ8,8の、どの画素に相当する画素であるかを判別する。個の判別は、ｖ’とｗ’をそれぞれ８で除算し、その余りを求めることにより行われる。以下に、アドレスｙ2,2，ｙ1,1024，およびｙ322,324の３点を例に挙げて、この判断処理について説明する。
【００４２】
アドレスｙ2,2は、ｖ’＝２，ｗ’＝２である。８で除算した結果、その余りは両方とも２となる。この結果より、アドレスｙ2,2は、画像ブロックのＹ2,2に相当すると判定される。また、同様に、アドレスｙ1,1024は、ｖ’＝１，ｗ’＝１０２４であるので、８で除算した余りは、ｖ’の方が１、ｗ’の方が０となる。この場合、アドレスｙ1,1024は、画像ブロックのＹ1,0に相当すると判定されることになるが、８×８の画像ブロックには、Ｙ1,0は存在しない。このような不都合をなくすために、余りが０の時は、８とする。このように取り決めることにより、アドレスｙ1,1024は、画像ブロックのＹ1,8に相当すると判定される。
【００４３】
さらにアドレスｙ322,324についても同様に８で除算し、その余りを求めると、ｖ’の余りは２、ｗ’の余りは４となる。この結果より、アドレスｙ322,324は、画像ブロックのＹ2,4に相当すると判定される。
【００４４】
このようにして、演算データ選択部２３は、入力されたアドレスｙv’,w’に相当する画像ブロックの画素Ｙv,wを判定したら、ステップＳ５に進む。ステップＳ５において、演算データ選択部２３は、判定した画像ブロックの画素Ｙv,wが、図７に示したパターンＡ乃至Ｆの、いずれのパターンに相当するのかを判定する。例えば、上述したアドレスｙ2,2，ｙ1,1024，およびｙ322,324は、それぞれ画像ブロックのＹ2,2，Ｙ1,8、およびＹ2,4と判定されたので、そのパターンは、図８を参照することにより、パターンＤ、パターンＡ、およびパターンＥと、それぞれ判定される。
【００４５】
このようにして、演算データ選択部２３は、パターンを判定し、その画素の画像データを演算するのに必要な画像データを、フレームメモリ２２から読み出す。そして、この画像データの読み出しを行う一方で、演算データ選択部２３は、ステップＳ６において、演算係数選択部２８に対して、判定したパターンを出力し、それに対応する演算係数を選択させ、演算部２４に出力させる。
【００４６】
演算データ選択部２３は、ステップＳ７において、ステップＳ５において、読み出した画像データを、演算部２４に出力する。その際、演算係数選択部２８が演算部２４に出力した演算係数の配置に合わして、画像データの配置（出力順）を変更して、出力する。そして、演算部２４は、ステップＳ８において、入力された画像データと演算係数を用いて、XGA方式の画素データを算出する。
【００４７】
ステップＳ５乃至Ｓ８までの処理を、演算制御信号発生部２７が発生したアドレスｙ2,2，ｙ1,1024、およびｙ322,324を例に挙げて説明する。まずアドレスｙ2,2は、図６から、画素ｘ1,1，ｘ1,2，ｘ2,1、およびｘ2,2から構成されていることがわかる。従って、ステップＳ５において、フレームメモリ２２から読み出される画素データは、ｘ1,1，ｘ1,2，ｘ2,1、およびｘ2,2のデータである。これらの演算に必要な画素データは、画面上の左上に存在する画素から順に右上、左下、そして右下の順にフレームメモリ２２から読み出される。
【００４８】
アドレスｙ2,2は、上述したように、画像ブロックの第１象限のＹ2,2と同じパターンＤであると判断されているので、ステップＳ６において、演算係数選択部２８は、パターンＤの演算係数を選択し、演算部２４に出力する。
【００４９】
すなわち、演算係数としては、０．３６，０．２４，０．２４、および０．１６が選択され、出力される。これらの演算係数は、この順序で演算係数選択部２８に記憶されている。すなわち、図７で示したパターンで説明すると、左上、右上、左下、右下の順で係数が記憶されている。以下に、パターン毎に括弧内に記録されている順に演算係数を記述する。
【００５０】
パターンＡ  （１）
パターンＢ  （０．６，０．４）
パターンＣ  （０．８，０．２）
パターンＤ  （０．３６，０．２４，０．２４，０．１６）
パターンＥ  （０．４８，０．１２，０．３２，０．０８）
パターンＦ  （０．６４，０．１６，０．１６，０．０４）
ステップＳ７において、演算データ選択部２３に読み出された画素データｘ1,1，ｘ1,2，ｘ2,1、およびｘ2,2は、演算部２４が行う演算にあったデータ配列に並び変えられる。いまの場合、係数の配列と画素データの配列は同一の配列、すなわち、左上、右上、左下、右下の配列になっているので、並び変える必要はなく、次式に示すように、アドレスｙ2,2の画素データは演算される。
【００５１】
ｙ2,2＝０．３６×ｘ1,1＋０．２４×ｘ1,2
＋０．２４×ｘ2,1＋０．１６×ｘ2,2
次に、ステップＳ３で発生されたアドレスが、ｙ1,1024の場合を説明する。アドレスｙ1,1024は、ステップＳ４において、画像ブロック内のｙ1,8に相当する画素であると判断され、そして、パターンＡであると判断される。従って、ステップＳ５においては、フレームメモリ２２から、１つの画素データｘ1,640が読み出され、ステップＳ６においては、演算係数選択部２８から演算係数として（１）が読み出される。
【００５２】
ステップＳ７において、画素データの配置変更が行われるが、いまの場合、画素データおよび演算係数は１つしか存在していないので、変更する必要はない。従って、フレームメモリ２２から読み出された画素データは、そのまま、演算部２４に出力される。そして、演算部２４は、次式に基づいて、画素データを演算する。
【００５３】
ｙ1,1024＝１×ｘ1,640
次に、ステップＳ３で発生されたアドレスが、ｙ322,324の場合を説明する。アドレスｙ322,324は、ステップＳ４において、画像ブロック内のＹ2,4に相当する画素であると判断され、そして、パターンＥであると判断される。従って、ステップＳ５においては、フレームメモリ２２から、４つの画素データｘ201,202、ｘ201,203、ｘ202,202、およびｘ202,203が、この順序で読み出される。そして、ステップＳ６において、演算係数選択部２８から演算係数として（０．４８，０．１２，０．３２，０．０８）が読み出される。
【００５４】
ステップＳ７において、画素データの配置変更が行われる。いまの場合、図６のｙ2,4と、図７のパターンＥとを見比べればわかるが、左右逆の関係となっている。従って、フレームメモリ２２から読み出した画素データも、左右逆の関係となるように配置変更して演算部２４に出力する必要がある。すなわち、画素データｘ201,203、ｘ201,202、ｘ202,203、およびｘ202,202の順にして、出力する。このように画素データが出力されることにより、演算部２４においては、次式に基づいて、アドレスｙ322,324の画素データを演算できる。
【００５５】
ｙ322,324＝０．４８×ｘ201,203＋０．１２×ｘ201,202＋０．３２×ｘ202,203＋０．０８×ｘ202,202
図９のフローチャートに戻り、上述したように演算部２４における演算が終了されたら、ステップＳ９に進む。ステップＳ９において、演算部２４は、演算した画素データをＤ／Ａ変換部２５に出力する。Ｄ／Ａ変換部２５は、入力されたデジタルの画素データをアナログの画素データに変換し、LCDプロジェクタ４に出力する。
【００５６】
ステップＳ１０において、画素数変換の作業が終了か否かが判断される。この処理を換言すれば、フレームメモリ２２に記憶されている画素データが全て読み出された否かの判断である。全ての画素データが読み出されたと判断された場合、このフローチャートの処理は終了され、全ての画素データは読み出されていないと判断された場合、ステップＳ３に戻り、それ以降の処理が繰り返される。
【００５７】
次に、縮小処理を行う場合を説明する。ここでは、XGA方式からVGA方式に変換する場合を例に挙げて説明する。この場合、８×８画素の画像ブロックを５×５画素の画像ブロックに変換することになる。従って、図３より縮小率が０．６倍ということになる。
【００５８】
既に図５で説明したように、画素ｘ1,1は、画素ｙ1,1，ｙ1,2，ｙ2,1、およびｙ2,2とから構成されている。ここでは、画素ｘ1,1とｘ1,2を例にあげ、構成されている割合について、図１０を参照して説明する。まず画素ｘ1,1は、その４０％（０．４）が画素ｙ1,1、２３％（０．２３）ずつが画素ｙ1,2とｙ2,1、および１４％（０．１４）が画素ｙ2,2から構成されている。また、画素ｘ1,2は、１５％が画素ｙ1,2、４０％が画素ｙ1,3、８％が画素ｙ1,4、９％が画素ｙ2,2、２３％がｙ2,3、および５％がｙ2,4から構成されている。
【００５９】
また同様に、他のｘm,nも、複数のｙv,wから構成され、そのｙv,wの割合は、画素の存在位置に依存している。この割合を分類すると、図１１に示すようにパターンａ乃至ｆの６種類のパターンが存在していることがわかる。
【００６０】
まずパターンａは、１つの画素ｘm,nが左上の画素を基準に記述すると、４つの画素ｙv,w，ｙv,w+1，ｙv+1,w、およびｙv+1,w+1とから構成されていることを示している。なお図１１では、左上側に０．４、右上側に０．２３、右下側に０．２３、および左下側に０．１４が配されているが、その位置が入れ替わったパターンもパターンＡとする。他のパターンｂ乃至ｆも、左右、上下の位置が、入れ替わったパターンも同一パターンとして考える。
【００６１】
このように設定されたパターンａ乃至ｆを用いて、VGA方式の５×５の画像ブロックを書き直すと、図１２に示したすようになる。このパターンのテーブルは、演算データ選択部２３に記憶されている。また、図１１に示した各パターンの演算係数は、演算係数選択部２８に記憶されている。
【００６２】
縮小の場合の画素数変換装置１０の動作は、拡大の場合と同じく、図９のフローチャートに従う。従って、その説明は省略し、演算の仕方だけを以下に示す。
【００６３】
演算係数選択部２８に記憶されている演算係数の配列は、以下に示すようになっており、この配列は、図１１に示したパターンに従って決められている。
【００６４】
パターンａ  （0.4，0.23，0.23，0.14）
パターンｂ  （0.15，0.4，0.08，0.09，0.23，0,05）
パターンｃ  （0.31，0.31，0.19，0.19）
パターンｄ  （0.06，0.15，0.03，0.15，0.4，0.08，0.03，0.08，0.02）
パターンｅ  （0.13，0.13，0.31，0.31，0.06，0.06）
パターンｆ  （0.25，0.25，0.25，0.25）
図９のフローチャートのステップＳ３で発生されるアドレスは、VGA方式のｘm’,n’（ｍ’＝１乃至４８０，ｎ’＝１乃至６４０）である。そして、ステップＳ４において行われる画像ブロック内の相当する画素の判別は、ｍ’，ｎ’を、それぞれ５で除算し、その余りを得ることにより行われる。拡大のところで説明したように、余りが０の場合は、０を用いず、５とする。例えば、アドレスがｘ1,1の場合、ｍ’＝１、ｎ’＝１であり、５で除算すると余りはそれぞれ１となる。従って、アドレスｘ1,1は、画素ブロック内のＸ1,1に相当すると判断される。またパターンは、パターンａと判断される。
【００６５】
また、アドレスがｘ480,640の場合、ｍ’＝４８０、ｎ’＝６４０であり、５で除算すると余りはそれぞれ０となる。従って、アドレスｘ480,640は、画素ブロック内のＸ5,5に相当すると判断される。またそのパターンは、パターンａと判断される。
【００６６】
このように画像ブロック内の相当する画素が判別され、パターンが判別されると、ステップＳ５において、画像データが読み出される。例えば、上述したアドレスがｘ1、1とｘ480、640の場合、両方ともパターンａと判断されているので、４画素分の画像データが読み出される。すなわち、アドレスｘ1、1の場合、画素ｙ1,1，ｙ1,2，ｙ2,1、およびｙ2,2の画素データが、この順で読み出される。アドレスｘ480、640の場合は、ｙ767,1023，ｙ767,1024，ｙ768,1023，およびｙ768,1024の画素データが、この順で読み出される。
【００６７】
アドレスｘ1、1とｘ480、640は、両方ともパターンａと判断されているので、ステップＳ６で演算係数選択部２８で選択され、演算部２４に出力される演算係数は、（0.4，0.23，0.23，0.14）である。
【００６８】
ステップＳ７において、画素データの配列変更が行われる。いまの場合、アドレスＸ1、1は読み出しした画素データの配列と演算係数の配列が同一なので、配置変更する必要はない。従って、演算データ選択部２３は、フレームメモリ２２から読み出した画素データを、その配列のまま、演算部２４に出力する。このように出力されることにより、演算部２４は、次式に示すように、新たな画素データを演算する。
【００６９】
ｘ1,1＝０．４×ｙ1,1＋０．２３×ｙ1,2＋０．２３×ｙ2,1＋０．１４×ｙ2,2
しかしながら、アドレスｘ480、640は、同じパターンａでも、その演算係数の配列はアドレスｘ1、1とは異なる配列をもっており、上下左右が入れ替わった配列となっている。いまの場合、演算係数の配列は、固定されているので、フレームメモリ２２から読み出した画素データの配列を変更して、演算部２４に出力する必要がある。すなわち、演算データ選択部２３は、読み出した画素データの配列ｙ767,1023，ｙ767,1024，ｙ768,1023，およびｙ768,1024を、ｙ768,1024，ｙ768,1023，ｙ767,1024、およびｙ767,1023の配列に変更して、演算部２４に出力する。このように出力されることにより、演算部２４は、次式に示すように、新たな画素データを演算する。
【００７０】
ｘ480、640＝０．４×ｙ768,1024＋０．２３×ｙ768,1023＋０．２３×ｙ767,1024＋０．１４×ｙ767,1023
このように、画素数を変換することにより、画像の拡大縮小を行う場合に、画素の存在位置により用いる演算係数を変えることにより、新たな画素データを算出することにより、急峻な変化をする、例えば文字列などに対しても、文字がぼやけたりすることなく、変換することができる。勿論、自然画などの急峻な変化をしない画像に対しても用いることは可能である。
【００７１】
なお、上述した説明では、演算係数の配列は固定し、フレームメモリ２２から読み出した画素データの方を演算に合う配列に変更して出力するようにしたが、フレームメモリ２２から読み出した画素データの配列はそのまま用い、演算係数の配列の方を、演算に適した配列に変更しても良い。また、上述した説明では、VGA方式とXGA方式を取り上げて説明したが、他の方式に対して用いることができることは言うまでもない。
【００７２】
また、演算係数選択部２８に記録されている演算係数は、上述した値に限らず、例えば、その演算係数が０．１以下の値は用いないなどしてもよい。また、上述した説明では、面積比率により演算係数を決定していたが、画像情報により、画素位置に合わせて、例えば、Cubic方式など、面積比率以外の方法を併用して演算係数を決定してもよい。
【００７３】
上述した説明では、画素数変換装置１０が単独の装置として存在し、LCDプロジェクタ４に変換された画像データを供給する場合を例に挙げて説明したが、本発明は、このような実施の形態に限られるものではない。例えば、図１３に示すように、LCDプロジェクタ３０に、画素数変換装置１０を内蔵させ、パーソナルコンピュータ１の出力を直接、LCDプロジェクタ３０に入力させ、処理し、その信号を表示するような構成にしても良い。このような構成にした場合、LCDプロジェクタ３０の内部構成は、図１４に示すようになる。
【００７４】
LCDプロジェクタ３０は、通常、コンポジットビデオ信号、コンポーネントビデオ信号、RGB信号などの、各種の信号を入力できるように複数の入力端子を備えている。そのようなLCDプロジェクタ３０は、画素数の異なる信号を所定の画素数のLCDパネル３３に表示するため、画素数変換処理を行うスキャンコンバータを備えていることが多い。画素数変換装置１０は、スキャンコンバータとして用いられる。
【００７５】
所定の入力端子に接続された装置、例えば、パーソナルコンピュータ１から出力された画像信号は、LCDプロジェクタ３０の入力信号処理部３１に入力される。入力信号処理部３１は、入力された画像信号から、必要に応じ、ビデオ信号の同期分離や、RGBデコード等の処理を行う。入力信号処理部３１により処理され出力された水平同期信号Ｈ１、垂直同期信号Ｖ１、およびRGB画像データは、スキャンコンバータとしての画素数変換装置１０に供給される。画素数変換装置１０の構成は、上述した画素数変換装置１０と同様の構成をしており、その動作も同様であるので、その説明は省略する。
【００７６】
画素数変換装置１０から出力された画像データは、ドライバ３２に出力される。ドライバ３２は、入力された画像データに基づいて、LCDパネル３３を変調する。図示はしないが、光源からの光をLCDパネル３３に光学的手段を用いて照射し、スクリーン等に投射することで、画像データが表示される。このように、本発明の画素数変換装置１０をLCDプロジェクタ３０に内蔵することで、急峻な変換をする画像に対してもぼやけたりすることなく、画素数を変換することが可能なLCDプロジェクタを低価で提供することができる。
【００７７】
なお、本発明は、上述したLCDプロジェクタ４（３０）の他に、デジタルミラーデバイス（DMD）に代表される反射型の空間変調素子を用いた投射型表示装置や、プラズマディスプレイ（PDP）、発行ダイオード（LED）ディスプレイに代表される直視型表示装置などにも適用できる。すなわち、固定画素を有し総画素数が決まっている表示装置であれば、本発明を適用することは可能である。
【００７８】
本明細書中において、上記処理を実行するコンピュータプログラムをユーザに提供する提供媒体には、磁気ディスク、CD-ROMなどの情報記録媒体の他、インターネット、デジタル衛星などのネットワークによる伝送媒体も含まれる。
【００７９】
【発明の効果】
以上の如く請求項１に記載の画像データ処理装置、請求項４に記載の画像データ処理方法、および請求項５に記載の記録媒体によれば、急峻な変化をする画像データ、例えば、文字列などに対しての拡大縮小に伴う画素数変換を、変換後の画像がぼやけたり、変形したりすることなしに行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の画像データ処理装置を適用した画像表示システムの一実施の形態の構成を示すブロック図である。
【図２】  画素数変換装置の内部構成を示すブロック図である。
【図３】入力方式と出力方式の違いによる画素比を示す図である。
【図４】  VGA方式をXGA方式に変換する際の画素数の変換を説明する図である。
【図５】  VGA方式の画面とXGA方式の画面を重ねた場合の図である。
【図６】図５の一部を拡大した図である。
【図７】パターンの種類を示す図である。
【図８】図７のパターンによりXGA方式の画面を分類した図である。
【図９】画素数変換装置の動作を説明するフローチャートである。
【図１０】  XGA方式をVGA方式に変換する際の画素数の変換を説明する図である。
【図１１】パターンの種類を示す図である。
【図１２】図１１のパターンによりVGA方式の画面を分類した図である。
【図１３】画像表示システムの他の構成を示すブロック図である。
【図１４】図１３に示したLCDプロジェクタ３０の内部構成を示すブロック図である。
【図１５】従来の画像表示システムの一例の構成を示す図である。
【図１６】キュービック方式を説明する図である。
【符号の説明】
１  パーソナルコンピュータ，  ２  ディスプレイ，  ４  LCDプロジェクタ，  １０  画素数変換装置，  ２１  Ａ／Ｄ変換部，  ２２  フレームメモリ，２３  演算データ選択部，  ２４  演算部，  ２５  Ｄ／Ａ変換部，  ２６  コントロール信号発生部，  ２７  演算制御信号発生部，  ２８  演算係数選択部
【図１】
0004399682.tif 000002
【図２】
0004399682.tif 000003
【図３】
0004399682.tif 000004
【図４】
0004399682.tif 000005
【図５】
0004399682.tif 000006
【図６】
0004399682.tif 000007
【図７】
0004399682.tif 000008
【図８】
0004399682.tif 000009
【図９】
0004399682.tif 000010
【図１０】
0004399682.tif 000011
【図１１】
0004399682.tif 000012
【図１２】
0004399682.tif 000013
【図１３】
0004399682.tif 000014
【図１４】
0004399682.tif 000015
【図１５】
0004399682.tif 000016
【図１６】
0004399682.tif 000017