(57)【特許請求の範囲】
【請求項１】
行方向とこれに直交する列方向に配列された多数の画素を有する固体撮像素子であって、
前記画素は、半導体基板内の深さ方向に重なって形成された異なる色の光を検出する複数の光電変換素子、及び、前記半導体基板上の前記複数の光電変換素子上方に積層され前記複数の光電変換素子で検出される色とは異なる色の光を検出する光電変換膜、を含む受光部と、前記半導体基板に形成され前記複数の光電変換素子及び前記光電変換膜で検出された光に応じた信号を読み出す信号読み出し回路とを含んで構成され、
前記多数の画素の一部に含まれる前記信号読み出し回路である第１の信号読み出し回路から読み出された信号に所定の信号処理を施す第１の信号処理部と、
前記多数の画素の一部以外の画素に含まれる前記信号読み出し回路である第２の信号読み出し回路から読み出された信号に前記所定の信号処理を施す第２の信号処理部とを備え、

前記列方向に配列された複数の画素からなる列を画素列とし、前記行方向に配列された複数の画素からなる行を画素行とした場合、
前記多数の画素は、前記行方向に並ぶ複数の前記画素列又は前記列方向に並ぶ複数の前記画素行によって構成され、
前記多数の画素の一部とは、前記複数の画素行の半分の画素行に含まれる画素であり、
前記第１の信号読み出し回路が含まれる画素が配列される画素行と前記第２の信号読み出し回路が含まれる画素が配列される画素行とは前記列方向に交互に配列され、
前記画素が、前記複数の光電変換素子及び前記光電変換膜のそれぞれで検出された光に応じた信号を、前記信号読み出し回路から選択的に出力させるためのＭＯＳ型スイッチを含み、
前記列方向に隣接する２つの前記画素行である読み出し画素行単位で、前記画素から順次信号を読み出すように前記ＭＯＳ型スイッチ及び前記信号読み出し回路を駆動するための駆動信号を、前記ＭＯＳ型スイッチ及び前記信号読み出し回路に供給する駆動信号供給部を備える固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記駆動信号は、前記ＭＯＳ型スイッチの開閉制御を行うための制御信号と、前記信号読み出し回路をリセットするためのリセット信号と、前記読み出し画素行を選択するための行選択信号とを含み、
前記信号読み出し回路は、ＭＯＳ型の行選択トランジスタと、ＭＯＳ型のリセットトランジスタと、ＭＯＳ型の出力トランジスタとから構成され、
前記読み出し画素行を構成する２つの画素行の間に前記行方向に延びて形成され、前記制御信号を前記ＭＯＳ型スイッチに供給するための制御信号線と、
前記読み出し画素行同士の間に前記行方向に延びて形成され、前記リセット信号を前記リセットトランジスタに供給するためのリセット信号線及び前記行選択信号を前記行選択トランジスタに供給するための行選択信号線とを備え、
前記制御信号線及び前記リセット信号線は、それぞれ、それを挟む２つの画素行の各々の画素に共通に接続される固体撮像素子。
【請求項３】
請求項１記載の固体撮像素子であって、
前記駆動信号は、前記ＭＯＳ型スイッチの開閉制御を行うための制御信号と、前記信号読み出し回路をリセットするためのリセット信号とを含み、
前記信号読み出し回路は、ＭＯＳ型のリセットトランジスタと、ＭＯＳ型の出力トランジスタとから構成され、
前記読み出し画素行を構成する２つの画素行の間に前記行方向に延びて形成され、前記制御信号を前記ＭＯＳ型スイッチに供給するための制御信号線と、
前記読み出し画素行同士の間に前記行方向に延びて形成され、前記リセット信号を前記リセットトランジスタに供給するためのリセット信号線とを備え、
前記制御信号線及び前記リセット信号線は、それぞれ、それを挟む２つの画素行の各々の画素に共通に接続される固体撮像素子。
【請求項４】
請求項１〜３のいずれか１項記載の固体撮像素子であって、
前記第１の信号処理部及び前記第２の信号処理部は、それぞれ１画素から得られた信号を、該信号の色成分毎に設けられた出力端子から同時に出力する固体撮像素子。
【請求項５】
請求項１〜３のいずれか１項記載の固体撮像素子であって、
前記第１の信号処理部及び前記第２の信号処理部は、それぞれ１画素から得られた信号を１つの出力端子から時分割で出力する固体撮像素子。
【請求項６】
請求項１〜５のいずれか記載の固体撮像素子であって、
前記第１の信号処理部と前記第２の信号処理部は、前記半導体基板上において、前記多数の画素を挟んで対向する位置に形成される固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行方向とこれに直交する列方向に配列された多数の画素を有する固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ型やＣＭＯＳ型のイメージセンサに代表される単板式カラー固体撮像素子では、光電変換する受光部の配列上に３種または４種の色フィルタをモザイク状に配置している。これにより、各受光部から色フィルタに対応した色信号が出力され、これ等の色信号を信号処理することでカラー画像が生成される。
【０００３】
しかし、モザイク状に色フィルタを配列したカラー固体撮像素子は、原色の色フィルタの場合、およそ入射光の２／３が色フィルタで吸収されてしまうため、光利用効率が悪く、感度が低いという問題がある。また、各受光部で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという問題もある。
【０００４】
そこで、斯かる問題を克服するために、信号読出回路が形成された半導体基板の上に３層の光電変換膜を積層する構造の撮像素子が研究・開発されている（例えば、下記の特許文献１，２）。この撮像素子は、例えば、光入射面から順次、青（Ｂ），緑（Ｇ），赤（Ｒ）の光に対して信号電荷（電子，正孔）を発生する光電変換膜を重ねた受光部構造を備え、しかも各受光部毎に、各光電変換膜で光発生した信号電荷を独立に読み出すことができる信号読み出し回路が設けられる。
【０００５】
斯かる構造の撮像素子の場合、入射光が殆ど光電変換されて読み出され、可視光の利用効率は１００％に近く、しかも各受光部でＲ，Ｇ，Ｂの３色の色信号が得られるため、高感度で、高解像度（偽色が目立たない）の良好な画像が生成できる。
【０００６】
また、下記特許文献３に記載された撮像素子では、シリコン基板内に光信号を検出する３重のウエル（フォトダイオード）を設け、シリコン基板の深さの違いにより、分光感度の異なる信号（表面からＢ（青）、Ｇ（緑）、Ｒ（赤）の波長にピークを持つ）を得るようになっている。これは、入射光のシリコン基板内への侵入距離が波長に依存することを利用している。この撮像素子も、特許文献１，２に記載された撮像素子と同様に、高感度で、高解像度（偽色が目立たない）の良好な画像を得ることができる。
【０００７】
しかし、特許文献１，２に記載された撮像素子は、３層の光電変換膜を半導体基板の上に順に積層し、且つ、各光電変換膜で発生したＲ，Ｇ，Ｂ毎の信号電荷を夫々半導体基板に形成した信号読出回路に接続する縦配線を形成する必要があるが、その製造は難しく、製造歩留まりが低いためコストが嵩んでしまうという問題がある。
【０００８】
一方、特許文献３に記載された撮像素子は、青色光は最浅部のフォトダイオード、赤色光は最深部のフォトダイオード、緑色光は中間部のフォトダイオードで検出する構造になっているが、例えば最浅部のフォトダイオードでは緑色光や赤色光によっても光電荷が発生してしまうため、Ｒ信号，Ｇ信号，Ｂ信号の分光感度特性の分離が十分でなく、色再現性が悪いという問題がある。しかも、真のＲ信号，Ｇ信号，Ｂ信号を得るために各フォトダイオードからの出力信号を加減算処理する必要があり、この加減算処理により画像信号のＳ／Ｎが劣化してしまうという問題もある。
【０００９】
前述した特許文献１，２，３記載の撮像素子の各問題点を改善するものとして、特許文献４記載の撮像素子が提案されている。この撮像素子は、特許文献１，２記載の撮像素子と特許文献３記載の撮像素子のハイブリッド型となっており、その構造は、緑（Ｇ）に感度を持つ光電変換膜を１層だけ半導体基板の上に積層し、光電変換膜を透過した青（Ｂ）と赤（Ｒ）の入射光は、従来のイメージセンサと同様に、半導体基板に形成されたフォトダイオードで受光する構造になっている。
【００１０】
光電変換膜が１層で済むため、製造工程が簡単になり、コストアップや歩留り低下を避けることができる。また、光電変換膜で緑色光が吸収されるため、半導体基板内の青色用と赤色用の各フォトダイオードの分光感度特性の分離は改善され、色再現性が良好になると共に、Ｓ／Ｎも改善されるという利点がある。
【００１１】
【特許文献１】特表２００２−５０２１２０号公報
【特許文献２】開２００２−８３９４６号公報
【特許文献３】特表２００２−５１３１４５号公報
【特許文献４】特開２００３−３３２５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献４に記載されているようなハイブリッド型の撮像素子は、製造コストの低減や、色再現性の向上、Ｓ／Ｎの向上という利点があるが、次のような別の問題が生じてしまう。尚、ハイブリッド型の撮像素子の半導体基板に設けられる信号読み出し回路としては、ＣＣＤ型の信号読み出し回路（電荷転送路及び転送電極等）と、ＣＭＯＳ型の信号読み出し回路（ＭＯＳトランジスタ及び信号配線等）とがあるが、ここでは、ＣＭＯＳ型の信号読み出し回路に限定して説明する。又、受光部と信号読み出し回路とを含む部分を１画素と定義する。
【００１３】
（１）１画素あたりＲＧＢの３色を検出する受光部があるため、列信号線の数は単板式の撮像素子の３倍になる。単板式のＣＭＯＳ型の撮像素子の場合には、半導体基板上に、フォトダイオードから得られる信号に相関二重サンプリングやデジタル変換処理等の信号処理を行うための信号処理回路ユニットが、列信号線に対して１つ設けられる。ハイブリッド型の撮像素子の場合には、列信号線数が単板式の３倍になるため、単板式と同一面積でこれを実現しようとすると、信号処理回路ユニットの集積度を単板式の場合の３倍にする必要がある。しかし、信号処理回路ユニットは、アナログアンプやＣＤＳ回路を含み、広い面積を占めるものであり、チップサイズを維持したまま集積度を３倍にすることは難しい。したがって、チップサイズを維持するためには画素数を少なくする必要があり、解像度の低下につながる。
【００１４】
（２）１画素あたりＲＧＢの３色を検出する受光部があるため、信号読み出し回路の数は単板式の撮像素子の３倍になる。ハイブリッド型撮像素子の場合、１画素において２個のフォトダイオードと３個の信号読み出し回路とが、それぞれ半導体基板内の近傍に設けられるため、信号読み出し回路の面積が大きくなると、２個のフォトダイオードの面積は必然的に小さくなる。したがって、フォトダイオードが検出するＲ光とＢ光の感度及び飽和出力は低いものとなり、Ｒ信号とＢ信号のＳ／Ｎが悪くなる。ハイブリッド型撮像素子では、Ｇ光を検出する光電変換膜の開口率は１００％に近いため、Ｇ信号の感度は高く、Ｓ／Ｎも良いが、Ｒ信号とＢ信号のＳ／Ｎが悪くなると、全体として画質（Ｓ／Ｎ）が悪くなる。
【００１５】
このように、ハイブリッド型の撮像素子でＣＭＯＳ型の信号読み出し回路を用いる場合には、多画素化や高感度化を実現することが困難であった。
【００１６】
本発明は、上記事情に鑑みてなされたものであり、ハイブリッド型の固体撮像素子において、多画素化や高感度化を容易に実現すること目的とする。
【課題を解決するための手段】
【００１７】
本発明の固体撮像素子は、行方向とこれに直交する列方向に配列された多数の画素を有する固体撮像素子であって、前記画素は、半導体基板内の深さ方向に重なって形成された異なる色の光を検出する複数の光電変換素子、及び、前記半導体基板上の前記複数の光電変換素子上方に積層され前記複数の光電変換素子で検出される色とは異なる色の光を検出する光電変換膜、を含む受光部と、前記半導体基板に形成され前記複数の光電変換素子及び前記光電変換膜で検出された光に応じた信号を読み出す信号読み出し回路とを含んで構成され、前記多数の画素の一部に含まれる前記信号読み出し回路である第１の信号読み出し回路から読み出された信号に所定の信号処理を施す第１の信号処理部と、前記多数の画素の一部以外の画素に含まれる前記信号読み出し回路である第２の信号読み出し回路から読み出された信号に前記所定の信号処理を施す第２の信号処理部とを備える。
【００１８】
この構成により、信号処理部内の回路集積度を低くしたり、配線数を減らしたりすることが可能となるため、多画素化や高感度化を容易に実現することができる。
【００１９】
本発明の固体撮像素子は、前記列方向に配列された複数の画素からなる列を画素列とし、前記行方向に配列された複数の画素からなる行を画素行とした場合、前記多数の画素は、前記行方向に並ぶ複数の前記画素列又は前記列方向に並ぶ複数の前記画素行によって構成され、前記多数の画素の一部とは、前記複数の画素列の一部の画素列に含まれる画素であり、１つの前記画素行単位で、各画素から信号を読み出すように前記信号読み出し回路を駆動するための駆動信号を、前記信号読み出し回路に供給する駆動信号供給部と、前記第１の信号処理部及び前記第２の信号処理部でそれぞれ処理後の１つの画素行から得られた信号が、該信号の生成元の画素の配列順にしたがって出力されるように、前記第１の信号処理部からの出力信号と前記第２の信号処理部からの出力信号を合成する信号合成部とを備える。
【００２０】
この構成により、１つの信号処理部を設けた場合に比べて信号処理部の集積度を小さくすることができる。画素ピッチを狭くしていって画素数を増やし、この結果、信号処理部内の信号処理回路ユニットが増えた場合でも、１つの信号処理部を設けた場合の集積度を維持した状態でこれに対応することができる。したがって、小型化と多画素化を両立した固体撮像素子を提供することができる。
【００２１】
本発明の固体撮像素子は、前記信号合成部が、１画素から得られた信号を、該信号の色成分毎に設けられた出力端子から同時に出力する。
【００２２】
本発明の固体撮像素子は、前記信号合成部が、１画素から得られた信号を１つの出力端子から時分割で出力する。
【００２３】
この構成により、端子数を減らすことができる。
【００２４】
本発明の固体撮像素子は、前記複数の画素列の一部が、前記複数の画素列の半分である。
【００２５】
本発明の固体撮像素子は、前記信号読み出し回路が３つ又は４つのＭＯＳ型トランジスタで構成される。
【００２６】
本発明の固体撮像素子は、前記列方向に配列された複数の画素からなる列を画素列とし、前記行方向に配列された複数の画素からなる行を画素行とした場合、前記多数の画素は、前記行方向に並ぶ複数の前記画素列又は前記列方向に並ぶ複数の前記画素行によって構成され、前記多数の画素の一部とは、前記複数の画素行の半分の画素行に含まれる画素であり、前記第１の信号読み出し回路が含まれる画素が配列される画素行と前記第２の信号読み出し回路が含まれる画素が配列される画素行とは前記列方向に交互に配列され、前記画素が、前記複数の光電変換素子及び前記光電変換膜のそれぞれで検出された光に応じた信号を、前記信号読み出し回路から選択的に出力させるためのＭＯＳ型スイッチを含み、前記列方向に隣接する２つの前記画素行である読み出し画素行単位で、前記画素から順次信号を読み出すように前記ＭＯＳ型スイッチ及び前記信号読み出し回路を駆動するための駆動信号を、前記ＭＯＳ型スイッチ及び前記信号読み出し回路に供給する駆動信号供給部を備える。
【００２７】
この構成によれば、ＭＯＳ型スイッチを設けているため、信号読み出し回路で読み出された信号が流れる信号線を１つの画素列あたり２本に抑えることができる。又、信号処理部に接続される信号線は、１つの画素列あたり１本となるため、信号処理部の集積度は大きくならず、多画素化を進めた場合でも、信号処理部の形成が容易となる。一方、ＭＯＳ型スイッチを設けたことで、このスイッチを切り替えるための制御信号を供給する信号線が必要となってしまうが、隣接する２つの画素行から同時に信号を読み出すことができるため、上記信号線や信号読み出し回路に駆動信号を供給するための信号線を隣接する画素間で共有することが可能となる。この結果、配線スペースを小さくすることができ、受光面積を拡大したり、画素数を増加したりすることが可能となる。
【００２８】
本発明の固体撮像素子は、前記駆動信号が、前記ＭＯＳ型スイッチの開閉制御を行うための制御信号と、前記信号読み出し回路をリセットするためのリセット信号と、前記読み出し画素行を選択するための行選択信号とを含み、前記信号読み出し回路は、ＭＯＳ型の行選択トランジスタと、ＭＯＳ型のリセットトランジスタと、ＭＯＳ型の出力トランジスタとから構成され、前記読み出し画素行を構成する２つの画素行の間に前記行方向に延びて形成され、前記制御信号を前記ＭＯＳ型スイッチに供給するための制御信号線と、前記読み出し画素行同士の間に前記行方向に延びて形成され、前記リセット信号を前記リセットトランジスタに供給するためのリセット信号線及び前記行選択信号を前記行選択トランジスタに供給するための行選択信号線とを備え、前記制御信号線及び前記リセット信号線は、それぞれ、それを挟む２つの画素行の各々の画素に共通に接続される。
【００２９】
この構成により、信号線の数を減らすことができ、受光部面積を拡大したり、画素ピッチをより縮小したりすることが可能となり、高感度、高解像度を実現することができる。
【００３０】
本発明の固体撮像素子は、前記駆動信号が、前記ＭＯＳ型スイッチの開閉制御を行うための制御信号と、前記信号読み出し回路をリセットするためのリセット信号とを含み、前記信号読み出し回路は、ＭＯＳ型のリセットトランジスタと、ＭＯＳ型の出力トランジスタとから構成され、前記読み出し画素行を構成する２つの画素行の間に前記行方向に延びて形成され、前記制御信号を前記ＭＯＳ型スイッチに供給するための制御信号線と、前記読み出し画素行同士の間に前記行方向に延びて形成され、前記リセット信号を前記リセットトランジスタに供給するためのリセット信号線とを備え、前記制御信号線及び前記リセット信号線は、それぞれ、それを挟む２つの画素行の各々の画素に共通に接続される。
【００３１】
この構成により、信号線の数を減らすことができ、受光部面積を拡大したり、画素ピッチを縮小したりすることが可能となり、高感度、高解像度を実現することができる。
【００３２】
本発明の固体撮像素子は、前記第１の信号処理部及び前記第２の信号処理部が、それぞれ１画素から得られた信号を、該信号の色成分毎に設けられた出力端子から同時に出力する。
【００３３】
本発明の固体撮像素子は、前記第１の信号処理部及び前記第２の信号処理部が、それぞれ１画素から得られた信号を１つの出力端子から時分割で出力する。
【００３４】
この構成により、端子数を減らすことができる。
【００３５】
本発明の固体撮像素子は、前記第１の信号処理部と前記第２の信号処理部が、前記半導体基板上において、前記多数の画素を挟んで対向する位置に形成される。
【００３６】
この構成により、配線の引き回しが容易となる。
【発明の効果】
【００３７】
本発明によれば、ハイブリッド型の固体撮像素子において、多画素化や高感度化を容易に実現することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施形態について図面を参照して説明する。
【００３９】
（第一実施形態）
図１は、本発明の第一実施形態を説明するためのハイブリッド型の固体撮像素子の構成を示す表面模式図である。
図１に示す固体撮像素子は、図中の行方向及びこれに直交する列方向に正方格子状に配列された多数の画素１００を備える。多数の画素１００は、行方向に配列された複数の画素１００からなる行を画素行とし、この画素行を列方向に多数配列した配置、又は、列方向に配列された複数の画素１００からなる列を画素列とし、この画素列を行方向に多数配列した配置となっている。各画素１００は、Ｒ，Ｇ，Ｂの各光を検出してそれに応じた信号電荷を発生して蓄積する部分である受光部と、該受光部に蓄積された信号電荷に応じた信号を読み出すためのＭＯＳトランジスタからなる信号読み出し回路とが含まれる。
【００４０】
ｎ型シリコン基板１２０上には、各画素１００に含まれる信号読み出し回路を駆動するための駆動信号を該信号読み出し回路に供給する行選択走査部１０２（特許請求の範囲の駆動信号供給部に相当）と、図１に示す固体撮像素子の左端側から数えて奇数番目にある画素列（以下、奇数画素列という）に含まれる各画素１００の信号読み出し回路（特許請求の範囲の第１の信号読み出し回路に相当）から読み出されたＲ，Ｇ，Ｂの３つの色信号に相関二重サンプリング処理やＡ／Ｄ変換処理等の信号処理を行う信号処理部１０３（特許請求の範囲の第１の信号処理部に相当）と、図１に示す固体撮像素子の左端側から数えて偶数番目にある画素列（以下、偶数画素列という）に含まれる各画素１００の信号読み出し回路（特許請求の範囲の第２の信号読み出し回路に相当）から読み出されたＲ，Ｇ，Ｂの３つの色信号に上記信号処理を行う信号処理部１０４（特許請求の範囲の第２の信号処理部に相当）と、信号処理部１０３で処理後の信号と信号処理部１０４で処理後の信号を合成して出力する信号合成部１０５と、各画素１００に含まれる受光部を駆動するためのタイミングパルスを生成して、これを各受光部に供給したり、行選択走査部１０２、信号処理部１０３，１０４、及び信号合成部１０５を制御したりする制御部１０７とが形成されている。
【００４１】
信号処理部１０３と信号処理部１０４は、多数の画素１００が形成される領域を挟んで対向する位置に形成されている。信号処理部１０３，１０４は、Ａ／Ｄ変換処理を行わず、アナログの信号を出力するような構成でも良い。尚、本実施形態では、奇数画素列と偶数画素列の数が同じである。
【００４２】
ｎ型シリコン基板１２０上には、各画素１００に含まれる信号読み出し回路を駆動するための駆動信号を供給するための３種類の信号線（読み出し信号線１０８，リセット信号線１０９，行選択信号線１１０）が、各画素行の間を行方向に延びて形成されている。読み出し信号線１０８，リセット信号線１０９，行選択信号線１１０は、これらを１組にして各画素行に対応して設けられている。読み出し信号線１０８，リセット信号線１０９，行選択信号線１１０は、これらに対応する画素行に含まれる各画素１００の信号読み出し回路と、行選択走査部１０２とに接続されている。行選択走査部１０２から、読み出し信号線１０８，リセット信号線１０９，行選択信号線１１０を介して駆動信号が信号読み出し回路に供給されることで、信号読み出し回路の信号読み出し動作が制御される。
【００４３】
行選択走査部１０２は、図１に示す固体撮像素子の上端側から順に配列される画素行を、１つずつ上から順次選択して、１画素行単位で信号を読み出させる制御を行う。
【００４４】
ｎ型シリコン基板１２０上には、各画素１００に含まれる信号読み出し回路から読み出されたＲ，Ｇ，Ｂの各色信号を信号処理部１０３，１０４に伝達するための３種類の信号線（色列信号線１１１ｒ，色列信号線１１１ｇ，色列信号線１１１ｂ）が、各画素列の間を列方向に延びて形成されている。色列信号線１１１ｇ，色列信号線１１１ｂ，色列信号線１１１ｒは、各画素列に対応して設けられている。色列信号線１１１ｇ，色列信号線１１１ｂ，色列信号線１１１ｒは、これらに対応する画素列に含まれる各画素１００の信号読み出し回路と、信号処理部１０３，１０４とに接続される。本実施形態では、奇数画素列に対応する色列信号線１１１ｇ，色列信号線１１１ｂ，色列信号線１１１ｒは、信号処理部１０３に接続され、偶数画素列に対応する色列信号線１１１ｇ，色列信号線１１１ｂ，色列信号線１１１ｒは、信号処理部１０４に接続された構成になっている。
【００４５】
信号処理部１０３は、奇数画素列に接続される信号線（色列信号線１１１ｇ，色列信号線１１１ｂ，色列信号線１１１ｒ）毎に、該信号線から得られる色信号に信号処理を施すための信号処理回路ユニットを有する構成となっている。
【００４６】
信号処理部１０４は、偶数画素列に接続される信号線（色列信号線１１１ｇ，色列信号線１１１ｂ，色列信号線１１１ｒ）毎に、該信号線から得られる色信号に信号処理を施すための信号処理回路ユニットを有する構成となっている。
【００４７】
１つの画素行から得られる色信号に着目した場合、信号処理部１０３及び信号処理部１０４の各々からは、１つの画素行に含まれる各画素１００から得られる信号が飛び飛びでしか出力されない。そこで、本実施形態では、信号合成部１０５が、１つの画素行に含まれる各画素１００から読み出された信号が、その信号の生成元の画素の配列順にしたがって出力されるように、信号処理部１０３によって出力された該１つの画素行から得られた色信号と、信号処理部１０４によって出力された該１つの画素行から得られた色信号を合成する処理を行う。
【００４８】
信号合成部１０５は、Ｒ，Ｇ，Ｂの各色信号毎に設けられた出力端子から１画素分の色信号を同時に出力する。各画素１００から得られたＲ信号は出力端子１０６ｒから出力され、各画素１００から得られたＧ信号は出力端子１０６ｇから出力され、各画素１００から得られたＢ信号は出力端子１０６ｂから出力される。尚、出力端子を１つにして、１画素分の各色信号を時分割で出力させるようにしても良い。このようにすることで、出力端子の数を減らすことができ、製造コストの削減につながる。
【００４９】
図２は、図１に示す１つの画素の概略構成を示す模式図である。図２（ａ）は、受光部の概略断面と、そこに接続される信号読み出し回路とを模式的に示した図であり、（ｂ）は（ａ）に示す信号読み出し回路の具体構成例を示した図である。図２に示すように、画素１００には、受光部１００ａと、信号読み出し回路１００ｂが含まれる。
【００５０】
ｎ型シリコン基板１２０表面部にはｐウェル層１２１が形成され、ｐウェル層１２１内には、ｐ＋型半導体層１２５、ｎ型半導体層１２４、ｐ型半導体層１２３、ｎ型半導体層１２２がこの順に、浅い位置から深い位置に向かって形成されている。
【００５１】
ｎ型シリコン基板１２０上には透明絶縁膜１２６が積層され、透明絶縁膜１２６上に受光部１００ａ毎に分割された画素電極膜１２７が形成されている。画素電極膜１２７は、光学的に透明または光吸収が少ない材料で形成される。例えば、ＩＴＯ等のような金属化合物や、非常に薄い金属膜等で形成される。
【００５２】
画素電極膜１２７上には、全ての画素に含まれる受光部１００ａで共通の１枚構成でなる光電変換膜１２８が積層される。この光電変換膜１２８は、主として緑色（Ｇ）の波長領域の光に感度を有し、入射光の内の緑色の入射光量に応じたＧ信号電荷を発生する。光電変換膜１２８の構造は、単層膜構造でも多層膜構造でもよく、主に緑に感度がある無機材料（シリコンや化合物半導体、それらのナノ粒子等）、有機半導体材料、有機色素を含む有機材料または無機材料等で形成される。
【００５３】
光電変換膜１２８上には透明の共通電極膜（画素電極膜１２７の対向電極膜）１２９が形成され、その上には、透明の保護膜１３０が形成される。対向電極膜１２９は、全ての画素に含まれる受光部１００ａで共通の一枚の膜状電極でも良く、また、画素電極膜１２７と同様に受光部１００ａ毎に分割して形成しこれらを共通配線した構成でも良い。材料としては、例えばＩＴＯ等のような金属化合物や非常に薄い金属膜等で形成されるが、光学的に透明または光吸収が少ない材料とする必要がある。画素電極膜１２７と対向電極膜１２９に電圧を印加することで、光電変換膜１２８で発生したＧ信号電荷が画素電極膜１２７に蓄積される。
【００５４】
画素電極膜１２７によって区画される場所がＧ光に感度があるＧ光電変換素子となる。又、ｎ型半導体層１２４とｐ＋型半導体層１２５とｐ型半導体層１２３で形成されるｐｎ接合は、シリコン基板１２０の表面部に近いため、そこに到達する光は光吸収係数が大きい青色（Ｂ）光の成分が支配的になり、Ｂ光に感度があるＢ光電変換素子（フォトダイオード）を構成する。ｎ型半導体層１２２とｐ型半導体層１２３とｐウェル層１２１で形成されるｐｎ接合は、シリコン基板１２０の深部にあるため、そこに到達する光は光吸収係数が小さい赤色（Ｒ）光の成分が支配的になり、Ｒ光に感度があるＲ光電変換素子（フォトダイオード）を構成する。
【００５５】
画素電極膜１２７には、光電変換膜１２８で光電変換されて、ここに蓄積されたＧ信号電荷に応じたＧ信号を読み出すための信号読み出し回路１１２ｇの入力端子が接続されている。信号読み出し回路１１２ｇは、ｐウェル層１２１内部及び透明絶縁膜１２６内に形成されている。
【００５６】
ｎ型半導体層１２４には、Ｂ光電変換素子で光電変換されて、ここに蓄積されたＢ信号電荷に応じたＢ信号を読み出すための信号読み出し回路１１２ｂの入力端子が接続されている。信号読み出し回路１１２ｂは、ｐウェル層１２１内部及び透明絶縁膜１２６内に形成されている。
【００５７】
ｎ型半導体層１２２には、Ｒ光電変換素子で光電変換されて、ここに蓄積されたＲ信号電荷に応じたＲ信号を読み出すための信号読み出し回路１１２ｒの入力端子が接続されている。信号読み出し回路１１２ｒは、ｐウェル層１２１内部及び透明絶縁膜１２６内に形成されている。
【００５８】
信号読み出し回路１１２ｒ，１１２ｇ，１１２ｂは、それぞれ、公知の４トランジスタ構成でなり、同一構成であるため、ここでは信号読み出し回路１１２ｇについてその回路構成を説明する。
【００５９】
図２（ｂ）に示すように、信号読み出し回路１１２ｇは、読み出しトランジスタ１１３と、信号電荷を色列信号に変換する出力トランジスタ１１４と、画素行を選択するための行選択トランジスタ１１５と、信号電荷をリセットするリセットトランジスタ１１６とを備える。これらのトランジスタは、光が入ることによる混色を避けるため、図示しない光遮蔽膜で覆われているＰウェル層１２１内に形成される。
【００６０】
読み出しトランジスタ１１３は、そのゲートが読み出し信号線１０８に接続され、そのソースが入力端子１１８に接続される。出力トランジスタ１１４は、そのゲートが読み出しトランジスタ１１３のドレインに接続され、そのソースが電源端子１１７に接続される。リセットトランジスタ１１６は、そのゲートがリセット信号線１０９に接続され、そのソースが読み出しトランジスタ１１３のドレインに接続され、そのドレインが電源端子１１７に接続される。行選択トランジスタ１１５は、そのゲートが行選択信号線１１０に接続され、そのソースが出力トランジスタ１１４のドレインに接続され、そのドレインが色列信号線１１１ｇに接続される。信号読み出し回路１１２ｒの場合は、行選択トランジスタ１１５のドレインが色列信号線１１１ｒに接続され、信号読み出し回路１１２ｂの場合は、行選択トランジスタ１１５のドレインが色列信号線１１１ｂに接続される点のみが異なる。
【００６１】
以上のような構成の固体撮像素子では、露光期間の終了後、行選択走査部１０２が、行選択信号線１１０に行選択信号を供給して、ｍ（ｍは整数）行目の画素行を選択する。そして、読み出し信号線１０８に読み出し信号を供給する。これにより、画素電極膜１２７に蓄積されたＧ信号電荷が、出力用トランジスタ１１４のゲート部分に蓄積され、このＧ信号電荷量に応じたＧ信号が色列信号線１１１ｇに読み出される。同様に、ｎ型半導体層１２４に蓄積されたＢ信号電荷が出力用トランジスタ１１４のゲート部分に蓄積され、このＢ信号電荷量に応じたＢ信号が色列信号線１１１ｂに読み出される。同様に、ｎ型半導体層１２２に蓄積されたＲ信号電荷が出力用トランジスタ１１５のゲート部分に蓄積され、このＲ信号電荷量に応じたＲ信号が色列信号線１１１ｒに読み出される。
【００６２】
そして、信号処理部１０３，１０４によって信号処理が行われ、信号出力部１０５からは、各画素行から得られた信号が、その信号の生成元の画素の配列順にしたがって出力される。
【００６３】
以上のように、本実施形態で説明した固体撮像素子は、多数の画素１００から読み出される信号に信号処理を施す信号処理部を２つに分け、奇数画素列を信号処理部１０３に接続し、偶数画素列を信号処理部１０４に接続した構成となっている。このため、各信号処理部に含まれる１つの信号処理回路ユニットを形成するために確保することのできる信号処理部内での領域を、信号処理部を１つしか設けない従来構成の２倍にすることができる。チップサイズを大きくせずに多画素化を進めた場合、信号処理部が１つしかないと、上記領域を小さくしなければならず、前述した理由により実現が困難である。しかし、本実施形態で説明した固体撮像素子によれば、上記領域を２倍にすることができるため、多画素化を進めた場合でも、その実現が容易となる。
【００６４】
尚、多数の画素１００のうち半分を信号処理部１０３に接続し、残り半分を信号処理部１０４に接続するといった構成に限らず、多数の画素１００の一部と、該一部以外の残りの画素１００とを別々の信号処理部に接続する構成であれば、上述した領域を大きくすることが可能であり、多画素化が容易に実現可能である。
【００６５】
又、本実施形態では、信号処理部１０３と信号処理部１０４を、多数の画素１００が形成される領域を挟んで対向する位置に形成しているが、信号処理部１０３，１０４の位置はチップ内であればどこであっても構わない。図１のような配置にした場合には、色列信号線１１１ｒ，１１１ｇ，１１１ｂの引き回しが容易になるという効果が得られる。
【００６６】
又、本実施形態では、信号読み出し回路１１２ｒ，１１２ｇ，１１２ｂをそれぞれ４つのトランジスタで構成したが、これに限らず、例えば３つのトランジスタで構成することも可能である。
【００６７】
図３は、信号読み出し回路を３つのトランジスタで構成する場合の回路構成を示す図である。図３において図２（ｂ）と同じ構成には同一符号を付してある。
図２に示す各信号読み出し回路は、図３（ａ）に示すように、読み出しトランジスタ１１３を省略した構成としても良いし、図３（ｂ）に示すように、出力トランジスタ１１４のソースに接続される電源端子１１９をパルス駆動して、行選択トランジスタ１１５を省略した構成としても良い。図１のような構成の固体撮像素子の場合、信号処理部を２つ設けているため、列方向のサイズが大きくなってしまう。図３（ａ），（ｂ）いずれの構成も、行選択走査部１０２からの信号線を２つに減らすことができるため、列方向のサイズを小さくすることができ、固体撮像素子の列方向サイズの拡大を防ぐことが可能となる。
【００６８】
（第二実施形態）
図４は、本発明の第二実施形態を説明するためのハイブリッド型の固体撮像素子の構成を示す表面模式図である。
図４に示す固体撮像素子は、図中の行方向及びこれに直交する列方向に正方格子状に配列された多数の画素２００を備える。多数の画素２００は、行方向に配列された複数の画素２００からなる画素行を列方向に多数配列した配置、又は、列方向に配列された複数の画素２００からなる画素列を行方向に多数配列した配置となっている。各画素２００は、第一実施形態で説明したのと同じ構成の受光部と、該受光部に蓄積された信号電荷に応じた各色信号を読み出すためのＭＯＳトランジスタからなる信号読み出し回路と、受光部に蓄積された信号電荷に応じた各色信号を、信号読み出し回路から選択的に出力させるためのＭＯＳ型スイッチとを含む。
【００６９】
ｎ型シリコン基板２２０上には、各画素２００に含まれる信号読み出し回路とＭＯＳ型スイッチとを駆動するための駆動信号を該信号読み出し回路及びＭＯＳ型スイッチに供給する行選択走査部２０２（特許請求の範囲の駆動信号供給部に相当）と、図４に示す固体撮像素子の上端側から数えて偶数番目にある画素行（以下、偶数画素行という）に含まれる各画素２００の信号読み出し回路（特許請求の範囲の第１の信号読み出し回路に相当）から読み出されたＲ，Ｇ，Ｂの３つの色信号に相関二重サンプリング処理やＡ／Ｄ変換処理等の信号処理を行う信号処理部２０３（特許請求の範囲の第１の信号処理部に相当）と、図４に示す固体撮像素子の上端側から数えて奇数番目にある画素行（以下、奇数画素行という）に含まれる各画素２００の信号読み出し回路（特許請求の範囲の第２の信号読み出し回路に相当）から読み出されたＲ，Ｇ，Ｂの３つの色信号に上記信号処理を行う信号処理部２０４（特許請求の範囲の第２の信号処理部に相当）と、各画素２００に含まれる受光部を駆動するためのタイミングパルスを生成して各受光部に供給したり、行選択走査部２０２及び信号処理部２０３，２０４を制御したりする制御部２０７とが形成されている。
【００７０】
信号処理部２０３と信号処理部２０４は、多数の画素２００が形成される領域を挟んで対向する位置に形成されている。信号処理部２０３，２０４は、Ａ／Ｄ変換処理を行わず、アナログの信号を出力するような構成でも良い。尚、本実施形態では、奇数画素行と偶数画素行の数が同じである。
【００７１】
ｎ型シリコン基板２２０上には、駆動信号を供給するための５種類の信号線（読み出し信号線２０８ｒ，読み出し信号線２０８ｇ，読み出し信号線２０８ｂ，リセット信号線２０９，行選択信号線２１０）が、行選択走査部２０２から行方向に延びて形成されている。読み出し信号線２０８ｒ，２０８ｇ，２０８ｂは、特許請求の範囲の制御信号線に相当する。
【００７２】
行選択走査部２０２は、図４に示す固体撮像素子の上端側から順に配列される画素行を、列方向に隣接する２つの画素行である読み出し画素行単位で上端側から順次選択して信号を読み出させる制御を行う。
【００７３】
読み出し信号線２０８ｒ，２０８ｇ，２０８ｂは、これらを１組にして、読み出し画素行を構成する２つの画素行の間に行方向に延びて形成されており、これら２つの画素行に含まれる各画素に共通に接続されている。リセット信号線２０９及び行選択信号線２１０は、これらを１組にして、読み出し画素行同士の間に行方向に延びて形成されており、リセット信号線２０９は、これを挟む２つの画素行に含まれる各画素に共通に接続されている。図４に示す固体撮像素子の上端側一番上にある画素行と、一番下にある画素行にも、リセット信号線２０９及び行選択信号線２１０が接続されるが、このリセット信号線２０９及び行選択信号線２１０は２つの画素行で共用されていない。
【００７４】
行選択走査部２０２から、読み出し信号線２０８ｒ，２０８ｇ，２０８ｂ、リセット信号線２０９、及び行選択信号線２１０を介して駆動信号が各画素に供給されることで、信号読み出し回路の信号読み出し動作が制御される。行選択走査部２０２は、ｎを正の整数として、図４に示す固体撮像素子の上端側から２ｎ−１番目の画素行と、２ｎ番目の画素行からなる読み出し画素行を順次選択し、選択した２つの画素行に含まれる信号読み出し回路のみを動作させ、更に、選択した２つの画素行に含まれるＭＯＳ型スイッチを順次開閉して、選択した２つの画素行に含まれる各画素からＲ，Ｇ，Ｂの各色信号を信号処理部２０３，２０４に読み出させる。
【００７５】
ｎ型シリコン基板２２０上には、各画素２００に含まれる信号読み出し回路から時分割で読み出されたＲ，Ｇ，Ｂの各色信号を信号処理部２０３，２０４に伝達するための２種類の信号線（色列信号線２１１−１、色列信号線２１１−２）が、各画素列の間を列方向に延びて形成されている。色列信号線２１１−１，２１１−２は、各画素列に対応して設けられている。色列信号線２１１−１は、それに対応する画素列で且つ偶数画素行に含まれる画素の信号読み出し回路と、信号処理部２０３とに接続されている。色列信号線２１１−２は、それに対応する画素列で且つ奇数画素行に含まれる画素の信号読み出し回路と、信号処理部２０４とに接続されている。
【００７６】
信号処理部２０３は、各画素列に対応する色列信号線２１１−１毎に、該色列信号線２１１−１から得られる３つの色信号に信号処理を施すための信号処理回路ユニットを有する構成となっている。信号処理部２０３は、信号処理後の１画素行に含まれる各画素から得られたＲ，Ｇ，Ｂの各色信号を、それぞれの色信号に対応した出力端子（２０５ｒ，２０５ｇ，２０５ｂ）から同時に出力する。これらの出力端子から出力される信号の出力順は、選択された画素行に含まれる各画素の行方向への配列順と同じである。端子２０５ｒからはＲ信号が出力され、端子２０５ｇからはＧ信号が出力され、端子２０５ｂからはＢ信号が出力される。
【００７７】
信号処理部２０４は、各画素列に対応する色列信号線２１１−２毎に、該色列信号線２１１−２から得られる３つの色信号に信号処理を施すための信号処理回路ユニットを有する構成となっている。信号処理部２０４は、信号処理後の１画素行に含まれる各画素から得られたＲ，Ｇ，Ｂの各色信号を、それぞれの色信号に対応した出力端子（２０６ｒ，２０６ｇ，２０６ｂ）から同時に出力する。これらの出力端子から出力される信号の出力順は、選択された画素行に含まれる各画素の行方向への配列順と同じである。端子２０６ｒからはＲ信号が出力され、端子２０６ｇからはＧ信号が出力され、端子２０６ｂからはＢ信号が出力される。
【００７８】
尚、信号処理部２０３，２０４では、出力端子を１つにして、１画素分の各色信号を時分割で出力させるようにしても良い。このようにすることで、出力端子の数を減らすことができ、製造コストの削減につながる。
【００７９】
図５は、図４に示す固体撮像素子の列方向に隣接する２つの画素の概略構成を示す模式図である。図５では、図４に示す固体撮像素子の上端側から数えて２ｎ−１行目にある画素と、その列方向隣の２ｎ行目にある画素との２つの画素について示した。この２つの画素は、信号読み出し時に同時に選択される画素である。図５に示す画素２００に含まれる受光部の構成は図２と同様であるため、図２と同様の構成には同一符号を付してある。但し、図５では、シリコン基板２２０内に形成されるＢ光電変換素子を符号２２１で示し、Ｒ光電変換素子を符号２２２で示した。
【００８０】
図５に示すように、２ｎ−１行目の画素２００は、受光部と、受光部に蓄積された信号電荷に応じた信号を読み出すための信号読み出し回路２１２と、受光部に蓄積された信号電荷に応じたＲ，Ｇ，Ｂの各色信号を、信号読み出し回路２１２から選択的に出力させるためのＭＯＳ型スイッチ２１３ｒ，２１３ｇ，２１３ｂとを備える。
【００８１】
ＭＯＳ型スイッチ２１３ｒは、そのゲートが読み出し信号線２０８ｒに接続され、そのソースがＲ光電変換素子２２２に接続され、そのドレインが信号読み出し回路２１２の入力に接続される。ＭＯＳ型スイッチ２１３ｇは、そのゲートが読み出し信号線２０８ｇに接続され、そのソースが画素電極膜１２７に接続され、そのドレインが信号読み出し回路２１２の入力に接続される。ＭＯＳ型スイッチ２１３ｂは、そのゲートが読み出し信号線２０８ｂに接続され、そのソースがＢ光電変換素子２２１に接続され、そのドレインが信号読み出し回路２１２の入力に接続される。
【００８２】
信号読み出し回路２１２は、信号電荷を色列信号に変換する出力トランジスタ２１４と、読み出し画素行を選択するための行選択トランジスタ２１５と、信号読み出しか色２１２に読み出された信号電荷をリセットするリセットトランジスタ２１６とを備える。行選択トランジスタ２１５は、読み出し画素行を選択するための行選択信号によって動作する。リセットトランジスタ２１６は、信号電荷をリセットするためのリセット信号によって動作する。
【００８３】
出力トランジスタ２１４は、そのゲートがＭＯＳ型スイッチ２１３ｒ，２１３ｇ，２１３ｂの出力に接続され、そのソースが電源端子２１７に接続される。リセットトランジスタ２１６は、そのゲートがリセット信号線２０９に接続され、そのソースが出力トランジスタ２１４のゲートに接続され、そのドレインが電源端子２１７に接続される。行選択トランジスタ２１５は、そのゲートが行選択信号線２１０に接続され、そのソースが出力トランジスタ２１４のドレインに接続され、そのドレインが色列信号線２１１−２に接続される。
【００８４】
２ｎ行目の画素２００は、２ｎ−１行目の画素２００において、行選択トランジスタ２１５のドレインを列信号線２１１−１に接続する以外は、２ｎ−１行目の画素と同様の構成である。
【００８５】
以上のような構成の固体撮像素子では、露光期間の終了後、行選択走査部２０２が、２ｎ−１行目の画素行と２ｎ行目の画素行に接続された行選択信号線２１０に行選択信号を供給して、これらの画素行を読み出し画素行として選択する。そして、読み出し信号線２０８ｒ，２０８ｇ，２０８ｂに読み出し信号を順次供給して、ＭＯＳ型スイッチ２１３ｒ，２１３ｇ，２１３ｂを順次開閉する。これにより、列信号線２１１−１には２ｎ行目の画素行から得られたＲ，Ｇ，Ｂの各色信号が時分割で読み出され、列信号線２１１−２には２ｎ−１行目の画素行から得られたＲ，Ｇ，Ｂの各色信号が時分割で読み出される。
【００８６】
以上のように、本実施形態で説明した固体撮像素子によれば、各画素２００にＭＯＳ型スイッチ２１３ｒ，２１３ｇ，２１３ｂを設け、信号読み出し回路をＲ光電変換素子、Ｇ光電変換素子、及びＢ光電変換素子の各々で共用できるようにしたため、信号処理部２０３及び信号処理部２０４の各々には各画素列に対して１本の列信号線しか接続されず、各画素列に対して列信号線が３本ある場合に比べ、信号処理部に含まれる信号処理回路ユニットの数を１／３にすることができる。したがって、多画素化を進めた場合でも、信号処理部を容易に形成することができる。
【００８７】
又、本実施形態で説明した固体撮像素子によれば、信号読み出し回路を各光電変換素子で共用する構成としたことで、画素列の間に存在する信号線を２本にすることが可能となっている。このため、画素列の間に３本の信号線が存在していた従来に比べると、受光部の受光面積を大きくすることができ、高感度を実現することができる。ハイブリッド型の固体撮像素子の場合、Ｇ光電変換素子の受光面積は元々大きいためあまり効果はないが、Ｒ光電変換素子とＢ光電変換素子の受光面積を大きくすることで、Ｒ信号とＢ信号のＳ／Ｎが向上するため、Ｒ，Ｇ，Ｂ各信号のＳ／Ｎを改善することができ、良好な画質を得ることができる。
【００８８】
又、本実施形態で説明した固体撮像素子によれば、信号読み出し回路を各光電変換素子で共用する構成としたため、１つの画素に含まれるトランジスタの数を少なくすることが可能となっている。信号読み出し回路を画素内に３つ設ける構成に比べると、本実施形態で説明した固体撮像素子の画素内のトランジスタの数は、信号読み出し回路を４トランジスタで構成した場合よりも６個、信号読み出し回路を３トランジスタで構成した場合よりも３個減らすことができる。したがって、画素内の受光部面積を大きくすることができ、高感度を実現することができる。
【００８９】
又、本実施形態で説明した固体撮像素子によれば、奇数画素行と偶数画素行とに別々の信号処理部を接続して、信号読み出し動作を、列方向に隣接する２つの画素行毎に行う構成としたため、読み出し信号線２０８ｒ，２０８ｇ，２０８ｂと、リセット信号線２０９を、隣接する画素で共用することが可能となっている。信号処理部を１つしか設けない場合は、１画素行に対応させて、３本の読み出し信号線と、リセット信号線と、行選択信号線とを形成する必要があり、列方向のサイズを大きくしたり、列方向の画素数を減らしたりする必要があるが、本実施形態によれば、このような事態を防ぐことができる。
【００９０】
又、本実施形態で説明した固体撮像素子によれば、信号処理部２０３，２０４のいずれかを動作させないことで、奇数画素行と偶数画素行とのいずれかからの色信号のみを出力させることも可能であり、動画モードを有するデジタルカメラ等に好しく適用することができる。
【００９１】
尚、本実施形態では、信号読み出し回路２１２を３つのトランジスタで構成したが、これに限らず、例えば２つのトランジスタで構成することも可能である。
【００９２】
図６は、信号読み出し回路を２つのトランジスタで構成する場合の回路構成を示す図である。図６において図５と同じ構成には同一符号を付してある。
図６に示す信号読み出し回路は、図５に示す行選択トランジスタ２１５を省略した構成である。ＭＯＳ型スイッチの出力が接続される入力端子２１８には、リセットトランジスタ２１６のソースと、出力トランジスタ２１４のゲートが接続される。リセットトランジスタ２１６のドレインと出力トランジスタ２１４のソースには電源端子２１９が接続される。出力トランジスタ２１４のドレインは列信号線２１１−１又は２１１−２に接続される。電源端子２１９がパルス駆動されることで、信号読み出し回路が動作し、出力トランジスタ２１４のゲート付近に蓄積された信号電荷に応じた信号が列信号線２１１−１（２１１−２）に流れる。
【００９３】
このような構成にすれば、画素内の受光部面積をより大きくすることができると共に、図５に示す行選択信号線２１０を無くすことができるため、画素面積を広げたり、画素数を増やしたりすることができる。この結果、更なる高感度や多画素化を実現することができる。
【図面の簡単な説明】
【００９４】
【図１】本発明の第一実施形態を説明するためのハイブリッド型の固体撮像素子の構成を示す表面模式図
【図２】図１に示す１つの画素の概略構成を示す模式図
【図３】図２に示す信号読み出し回路を３つのトランジスタで構成する場合の回路構成を示す図
【図４】本発明の第二実施形態を説明するためのハイブリッド型の固体撮像素子の構成を示す表面模式図
【図５】図４に示す固体撮像素子の列方向に隣接する２つの画素の概略構成を示す模式図
【図６】図５に示す信号読み出し回路を２つのトランジスタで構成する場合の回路構成を示す図
【符号の説明】
【００９５】
１００  画素
１００ａ  受光部
１００ｂ  信号読み出し回路
１０２  行選択走査部
１０３，１０４  信号処理部
１０５  信号合成部
１０８  読み出し信号線
１０９  リセット信号線
１１０  行選択信号線
１１１ｒ，１１１ｇ，１１１ｂ  色列信号線
【図１】
0004599258.tif 000002
【図２】
0004599258.tif 000003
【図３】
0004599258.tif 000004
【図４】
0004599258.tif 000005
【図５】
0004599258.tif 000006
【図６】
0004599258.tif 000007