(57)【特許請求の範囲】
【請求項１】
複数の電流出力チャネルと、
前記電流出力チャネルの間で発生する電流レベルの差を最小化するためにそれぞれの電流出力チャネルに設けた複数のチャネル電流発生回路とを有し、
前記各チャネル電流発生回路は、
同一の幅と長さを有するとともに、共通ゲート端子を有し、第１ＰＭＯＳトランジスタのボディーとソースは互いに接続されさらに第１外部バイアス回路と接続され、第２ＰＭＯＳトランジスタのボディーとソースは互いに接続されさらに陽電圧源と接続される一対のＰＭＯＳトランジスタと、[００３０]
前記ＰＭＯＳトランジスタ対の前記共通ゲート端子と接地の間に直列接続された、少なくとも１つのＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタのゲートに接続された共通ゲート電圧として用いられる第２外部バイアス回路とにより構成された可変抵抗からなる共通ゲート端子のフローティングを防止する第１バイアス回路と、
前記ＰＭＯＳトランジスタ対の出力電流を入力する第１ＮＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのゲート端子と連結され、各々が前記第１ＮＭＯＳトランジスタと電流ミラーを形成して前記ＰＭＯＳトランジスタ対の出力電流をミラーリングするｎ（ｎ＝１，２，３，、、、）個の第２ＮＭＯＳトランジスタと、
前記ｎ個の第２ＮＭＯＳトランジスタに各々一つずつ直列連結されるｎ個のＰＭＯＳトランジスタと
を含み、前記ｎ個のＰＭＯＳトランジスタの出力は互いに並列接続されることを特徴とする電流書き込み型ＡＭＯＥＬディスプレイパネル用データ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流書き込み型のアクティブマトリックス有機ＥＬ（ＡＭＯＥＬ：Active Matrix Organic Electro-Luminescent）ディスプレイパネル用データ駆動回路に関する。
【０００２】
【従来の技術】
一般に、ＡＭＯＥＬの画素構造は大きく二つあるが、電圧書き込み方式の画素構造を有するＡＭＯＥＬディスプレイパネルは、しきい値電圧の変化及び接地線における不規則な電圧上昇のような雑音に敏感である。
【０００３】
図１は従来技術による２能動素子を用いた電圧書き込み方式の画素構造を示したものである。図１を参照するとＴＦＴ液晶ディスプレイ（ＬＣＤ）の電荷を蓄積する電荷蓄積用キャパシタ（Ｃｓｔｇ）が有機ＥＬ（Organic Electro Luminescent：ＯＥＬ）を直接駆動させる駆動用トランジスタ（Ｑ1）と陽電圧源（ＶDD）とに連結されている。駆動用トランジスタ（Ｑ1）の一方の電極は有機ＥＬ（ＯＥＬ）のアノードに連結される。ＯＥＬのスイッチング用トランジスタ（Ｑ2）のゲートがスキャンラインと連結されスキャンラインからの信号によって制御される。このスイッチング用トランジスタ（Ｑ2）のソースはデータラインに連結され、ドレインは駆動用トランジスタ（Ｑ１）のゲートに連結される。電荷蓄積用キャパシタ（Ｃｓｔｇ）は陽電圧源（ＶDD）と駆動用トランジスタ（Ｑ1）のゲートに連結される。図１に示すように、駆動用トランジスタ（Ｑ1）とスイッチング用トランジスタ（Ｑ2）はＰＭＯＳである。
【０００４】
図１に示す回路の動作は次のとおりである。
先ず、データラインからグレイスケイルが調整されたデータ電圧が印加され、そのデータ電圧がスイッチング用トランジスタ（Ｑ2）を通って電荷蓄積用キャパシタと駆動用トランジスタ（Ｑ1）のゲートに印加される。スキャンライン信号によってスイッチング用トランジスタ（Ｑ2）が閉じられると、データラインを介して各画素のグレイスケイルに相当するデータ電圧が電荷蓄積用キャパシタに書き込まれる。書き込まれたデータ電圧は駆動用トランジスタ（Ｑ1）の電流レベルを決定する制御電圧になる。制御電圧に相当する電流が駆動用トランジスタ（Ｑ1）を通して有機ＥＬに供給される。ＡＭＯＥＬパネルには数多くの画素が存在するが、画素の間で駆動用トランジスタ（Ｑ1）の電圧−電流特性が互いに不均一であれば、データラインを介して電荷蓄積用キャパシタに書き込まれた電圧が均一でも、各画素内のＯＥＬに流れる電流は不均一になる。これは結局ＡＭＯＥＬディスプレイパネル上で不均一なディスプレイ特性、即ち不均一な輝度特性となる。これが電圧書き込み方式の短所中の一つである。
【０００５】
図２は従来技術による電流書き込み方式の画素構造を示すものである。
図１に示す電圧書き込み方式の画素構造とは異なり電流書き込み方式の画素は駆動用トランジスタ（Ｐ1）にグレイスケイルに相当する電流レベルを直接書き込む構造である。
【０００６】
図２を参照すれば、画素に属する駆動用トランジスタ（Ｐ1）の電圧−電流特性が互いに不均一でも書き込み電流（Ｉｄａｔａ）を発生するデータ駆動回路が均一に動作すると、有機ＥＬパネルの均一なディスプレイ特性が得られる。しかし、実際は図２のデータ駆動回路は一つの画素に対応する回路である。書き込み電流を生成する部分はデータ駆動回路部に一つの回路形態として存在するのではなく、各データラインごとに、或いは幾つかのデータラインごとに存在する。従って、書き込み電流を発生する回路間に誤差が発生すると、電流書き込み方式の画素構造の長所を生かせず、有機ＥＬパネルは不均一なディスプレイ特性をもつことになる。
【０００７】
図２による問題を解決するための方法として、図３による回路が用いられた。図３は基準電流源（ＩREF）をミラーリングして所望の電流を発生させる回路である。この場合はデータ駆動回路内に一つの基準電流源を用いる。しかし、図３に示すように、一つの基準電流源を全てのデータラインからミラーリングする場合、ミラーの役割を果たすトランジスタ間の距離が基準電流源から離れすぎていると基準電流源を正確にミラーリングすることができないという短所がある。
【０００８】
他の方法として図４に示すような基準電流源（ＩREF）を補正する回路図が用いられた。本回路の場合は、各データラインでキャリブレーション周期が同じになるようにトランジスタのような電流源素子と電荷保存用キャパシタが用いられる。
【０００９】
しかし、電荷保存用トランジスタのゲートとソースとの間に存在する各電荷保存用キャパシタでの電流漏れなどにより各データラインで電圧変動が発生し、ひいては各データラインの間における出力電流が不均一になるという短所がある。
【００１０】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、チャネルにおける出力電流レベルなどの差を最小化して電流書き込み型画素構造を有するＡＭＯＥＬパネルを均一に駆動できる電流書き込み型画素構造を有するＡＭＯＥＬパネル用駆動回路を提供することが目的である。
【００１１】
又、本発明の目的は、ＡＭＯＥＬディスプレイパネルに流れる電流の大きさによってデータを均一、且つ正確にＡＭＯＥＬディスプレイチャネル上にディスプレイできる電流書き込み型ＡＭＯＥＬパネル用データ駆動回路を提供することが目的である。
【００１２】
さらに、本発明の目的は、新規な電流書き込み型画素構造を有するＴＦＴ−ＡＭＯＥＬ又は単結晶ＡＭＯＥＬディスプレイパネル用データ駆動回路を提供することが目的である。
【００１３】
【課題を解決するための手段】
上記目的を達成するための本発明によると、複数の電流出力チャネルと、それらの電流出力チャネルの間で発生する電流レベルの差を最小化するために各電流出力チャネルに対応させて設けた複数のチャネル電流発生回路とを含んでおり、各チャネル電流発生回路は、一対のトランジスタからなり、これらのしきい値電圧の差の自乗に比例する小さい偏差の電流を生成する電流生成部と、電流をミラーリングし、ミラーリングされた電流をチャネルの中で相当するチャネルの電流として出力する電流ミラー部を備えていることを特徴とする。
【００１４】
上記一対のトランジスタは同一の幅と長さを有することが望ましい。
【００１５】
【発明の実施の形態】
以下、添付の図５ａ及び図５ｂを参照して本発明を更に詳細に説明する。
【００１６】
図５ａは本発明実施形態による電流書き込み型画素構造を有するＡＭＯＥＬパネル用データ駆動回路を示すブロックダイアグラムである。図５ａによると、データ駆動回路は複数の電流出力チャネル（Ｉｏｕｔ１、Ｉｏｕｔ２、…Ｉｏｕｔｋ）と、これらの電流出力チャネル（Ｉｏｕｔ１、Ｉｏｕｔ２、…Ｉｏｕｔｋ）の間で発生する電流レベルの差を最小化するために各画素に対応する電流出力チャネルに設けた複数のチャネル電流発生回路とを備えている。
【００１７】
図５ｂに示すように、各チャネル電流発生回路は対応する一つの電流出力チャネルごとに幅と長さが同一で、共通ゲートを有する第１のタイプのＭＯＳであるＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）、そのＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の共通ゲート端子と連結して共通ゲート端子のフローティングを防止するバイアス回路１０，ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流を入力する第２のタイプのＭＯＳである第１ＮＭＯＳトランジスタ（Ｍ1）、第１ＮＭＯＳトランジスタのゲート端子と共通のゲート端子を有し、第１ＮＭＯＳトランジスタ（Ｍ1）と各々電流ミラー回路を形成してＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流をミラーリングするｎ個の第２ＮＭＯＳトランジスタ（Ｍ2、Ｍ3、、、、Ｍn+1）、又ｎ個の第２ＮＭＯＳトランジスタ（Ｍ2、Ｍ3、、、、Ｍn+1）の出力側に対応して連結され、一つの出力チャネルを形成するために互いに並列接続された出力を有するｎ個の第２ＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄn）を含んでいる。なお、一対のＰＭＯＳトランジスタは電流生成部を構成している。第１のタイプのＭＯＳと第２のタイプのＭＯＳとはそれぞれ異なるタイプであり、実装に際しては互いに交換することも可能である。
【００１８】
電流出力チャネル（Ｉｏｕｔ）はデータ駆動回路の電流出力のうちの一つの電流出力チャネルを指示する。
【００１９】
図５ｂに示すように、チャネル電流発生回路でＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）中の一つはそのボディーとそのソースが互いに連結して第１外部バイアス１（ＶBias1）と連結され、ＰＭＯＳトランジスタ対の共通ゲート端子はフローティングが防止されるように外部バイアス回路１０と連結される。外部バイアス回路は、上記共通ゲート端子とグラウンドの間に接続され、第２外部バイアス（ＶBias2）を共通ゲート電圧として用いる直列接続された三つのＮＭＯＳトランジスタからなる。
【００２０】
尚、ｎ個の第２ＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄn）はそれぞれ対応する第２ＮＭＯＳトランジスタを流れる電流を制御するために外部からそれぞれ１ビットのデジタル信号をゲート信号として入力する。第２ＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄn）の出力電流は合算されてデータ駆動回路の一つの出力チャネルの駆動電流として提供される。
【００２１】
一つの出力チャネルの駆動電流は、ｎ個のＰＭＯＳトランジスタ（Ｄ1、Ｄ2、、、、Ｄn）用のｎ−ビットのデジタル信号の組み合わせによってバイナリ形態の電流レベルを有するように適切に調節される。
【００２２】
ｎ個の第２ＮＭＯＳトランジスタ（Ｍ2、Ｍ3、、、、Ｍn+1）の幅と長さはそれらを流れる電流がＰＭＯＳトランジスタ対の出力電流（ＩQ2）の２a（ａ=０,１,２,…）倍に調節される値になるように決める。
【００２３】
前述のように、本発明の実施形態によると幅と長さを同じくするＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）を用いて、これらのＰＭＯＳトランジスタ（Ｑ1、Ｑ2）のしきい値電圧の差の自乗に比例する小さい偏差の電流が生成され、その生成された電流がｎ＋１個のＮＭＯＳトランジスタ（Ｍ1、Ｍ2、、、、Ｍn+1）からなるｎ個の電流ミラー回路によってミラーリングされる。各電流ミラー回路の出力電流は各第２ＰＭＯＳトランジスタ（Ｄ）によって調節された後並列に加えられる。その加えられた値が一つのチャネルの電流値になる。
このように得られた各チャネル電流値はチャネル間の駆動電流レベルの差を最小化し、ＡＭＯＥＬディスプレイパネルを均一に駆動させる。
【００２４】
又、図５ｂによると、各出力チャネルで見た有効接地抵抗が異なって、誘起される電圧が各出力チャネルで異なっても、ｎ＋１個のＮＭＯＳトランジスタ（Ｍ1、Ｍ2、、、、Ｍn+1）からなるｎ個の電流ミラー回路によってＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）で生成された電流（ＩQ2）はミラーリングされるので、接地抵抗の変化による出力チャネルにおける電圧上昇は各チャネルの出力電流に大きい影響を及ぼすことはない。即ち、接地ラインにおける電圧上昇効果が相殺される。
【００２５】
データ駆動回路のチャネルの数が非常に多い場合、各チャネルが共通に有する接地ラインが非常に長くなり、互いに遠く離れているチャネルの間で接地ラインの有効抵抗が異なるようになる。チャネルの間で接地抵抗が異なると、接地ラインに誘起される電圧が異なることになる。しかしながら、図５ｂによれば、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流（ＩQ2）はｎ＋１個の第２ＮＭＯＳトランジスタ（Ｍ1、Ｍ2、Ｍ3、、、Ｍn+1）からなる電流ミラー回路の出力電流のチャネルの駆動電流に比べて非常に小さいので、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流による電圧降下は無視できる。
【００２６】
更に、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）によって発生した一つのチャネルの出力電流（ＩQ2）がＮＭＯＳトランジスタから構成されたミラー回路によってミラーリングされた後で使われるので、接地抵抗の変動による電圧上昇はチャネルにおける出力電流に影響を及ぼさない。従って、互いに異なる有効接地電圧を有するチャネル間の電流レベルの偏差を極めて小さく減らすことができる。
【００２７】
チャネルから出力した電流（Ｉｏｕｔ）のレベルは第１ＮＭＯＳトランジスタのソース電流（ＩQ2）をミラーリングした電流ミラー回路から出力された電流をｎ個のＰＭＯＳトランジスタ（Ｄ1、Ｄ2,,,Ｄn）によって制御することで決められる。
【００２８】
ここで、ｎ個の第２ＰＭＯＳトランジスタ（Ｄ1、Ｄ2,,,Ｄn）は外部からのｎビットのデジタル信号をそれらのゲート信号として用いることによって電流ミラー回路の出力電流を制御する。ｎビットのデジタル信号をそれぞれゲート信号に用いるｎ個のＰＭＯＳトランジスタ（Ｄ1、Ｄ2,,,Ｄn）はｎ個の第２ＮＭＯＳトランジスタ（Ｍ2、Ｍ3,,,Ｍn+1）と直列連結されている。
各ＮＭＯＳトランジスタの幅と長さはｎビットの組合せによって２nの電流レベルを有し、ＰＭＯＳトランジスタ対（Ｑ1，Ｑ2）の出力電流（ＩQ2）の２a（ａ＝０，１，２，、、）倍のうち、いずれか一つになるように互いに異なって決定される。
【００２９】
この時、第１ＮＭＯＳトランジスタのソース電流は同一の幅と長さを有するＰＭＯＳトランジスタ対（Ｑ1，Ｑ2）によって生成される。ＰＭＯＳトランジスタ対（Ｑ1，Ｑ2）の共通ゲートには、フローティングを防止するために三つの直列接続されたＮＭＯＳトランジスタと、ＮＭＯＳトランジスタ共通ゲート信号として用いられる第２外部バイアス電源（ＶBias2）とから構成された可変抵抗が接続される。
【００３０】
ＰＭＯＳトランジスタ（Ｑ1）のソースとボディーは互いに連結されており、これらは更に第１外部バイアス電源（ＶBias1）と連結されている。ＰＭＯＳトランジスタ（Ｑ2）のソースは陽電圧源電圧（ＶDD）と連結されている。
【００３１】
ＰＭＯＳトランジスタ（Ｑ2）の出力電流（ＩQ2）は以下の式（１）及び（２）によって計算される。
【００３２】
|IQ1| = K1(VBias1 - Vx - |Vth1|)2  -――――――-- (1)
ここで Vx = VBias1 - |Vth1| - √(|IQ1| / K1)
【００３３】
0004399169.tif 000002
ここで, K1 = μp Cσx(W1/L1),
K2 = μp Cσx(W2/L2)
【００３４】
式（２）に示すように、陽電圧源電圧（ＶDD）と第１外部バイアス電源（ＶBias1）及び√(|IQ1| / K1)が一定であれば、ＰＭＯＳトランジスタ（Ｑ2）を介して流れる出力電流（ＩQ2）はＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）のしきい値電圧の差の自乗に比例する値を有することになる。
【００３５】
これは、ＰＭＯＳトランジスタ（Ｑ1、Ｑ2）が設計上で近くに位置すると、データ駆動回路の電流出力チャネル間の距離が遠くて、各チャネルに存在するＰＭＯＳトランジスタ（Ｑ1、Ｑ2）のしきい値電圧に変化が発生しても、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）は均一なソース電流を得ることを意味する。
【００３６】
即ち、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）がレイアウト上で近くに位置すると、ＰＭＯＳトランジスタ対の出力、即ち、ＰＭＯＳトランジスタ（Ｑ2）のベース電流（ＩＱ2）はＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）のしきい値電圧の差の自乗に比例する小さい偏差の電流値を有することになり、ひいては比較的に大きい偏差の電流値を有する
【００３７】
又、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）が互いに離れている場合にはＰＭＯＳトランジスタ（Ｑ2）のベース電流（ＩQ2）はＰＭＯＳトランジスタ（Ｑ1、Ｑ2）のしきい値電圧（Ｖth1、Ｖth2）の差の自乗に比例する大きい偏差の電流に該当する。
【００３８】
前述のように、得られた均一なベース電流（ＩQ2）はＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）に近く位置しているｎ＋１個のＮＭＯＳトランジスタ（Ｍ1、Ｍ2、、、Ｍn+1）で構成されたｎ個の電流ミラー回路を通過することになり、電流ミラー回路の並列の和がデータ駆動回路の均一な一つのチャネルに該当する出力電流（Ｉｏｕｔ）として用いられる。
【００３９】
又、本実施形態によるデータ駆動回路は各チャネルごとに接地電圧の差が発生しても次のような原理によってその差が補われる。
前述のようにデータ駆動回路の電流出力チャネルの数が非常に多い場合、各チャネルが共通に有する接地ラインが各チャネルの位置に応じて非常に長くなる。互いに離れているチャネルはそれぞれ違う接地ラインの有効抵抗を有するようになる。
【００４０】
例えば、互いに離れている二つのチャネルが互いに異なる有効接地抵抗を有すると、接地ラインに誘起される電圧もチャネルに従って異なってくる。この時データ駆動回路のうち、一つのチャネル用のＰＭＯＳトランジスタ対の出力電流（ＩQ2）のレベルは、チャネル出力電流（Ｉｏｕｔ）に比べて非常に小さいので、ＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）の出力電流（ＩQ2）による陽電圧源電圧（ＶDD）の電圧降下は無視できるが、チャネル出力電流による接地ラインにおける電圧上昇は単にＮＭＯＳトランジスタからなる電流源を用いる場合には、チャネル出力電流を変化させる原因として作用する。
【００４１】
又、データ駆動回路でＰＭＯＳトランジスタ対（Ｑ1、Ｑ2）によって出力された電流（ＩQ2）はｎ＋１個のＮＭＯＳトランジスタ（Ｍ1、Ｍ2，、、Ｍn+1）からなる電流ミラー回路にミラーリングして用いられるので、接地抵抗における電圧上昇がチャネル出力電流（Ｉｏｕｔ）に影響を及ぼさない。また、互いに異なる有効接地電圧は遠く離れた両チャネルの間において電流レベルの偏差を非常に小さくする。
【００４２】
以上本発明の好適な一実施形態に対して説明したが、実施形態のものに限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【００４３】
【発明の効果】
以上説明したように、本発明によると、次のような効果がある。
幅と長さを有するトランジスタ対を用いて、これらのしきい値電圧の差の自乗に比例する小さい偏差の電流を生成する。従って、互いに独立的に離れている電流出力チャネルの間で従来個別トランジスタのしきい値電圧変化の自乗に比例する大きい偏差の電流を用いる場合とは異なり、出力電流レベルの差を防止することができる。
【図面の簡単な説明】
【図１】２能動素子を用いた電圧書き込み型ディスプレイパネル用従来データ駆動回路である。
【図２】電流書き込み型ディスプレイパネル用従来データ駆動回路図である。
【図３】基準電流源をミラーリングする方式を用いた従来の電流書き込み型ディスプレイパネル用データ駆動回路図である。
【図４】基準電流源を用いて補正する方式を用いた従来の電流書き込み型ディスプレイパネル用データ駆動回路図である。
【図５】ａ：本発明実施形態による電流書き込み型ＡＭＯＥＬ型ディスプレイパネル用データ駆動回路図である。
ｂ：図５ａの中、各チャネル電流発生回路の詳細回路図である。
【符号の説明】
Ｑ1、Ｑ2  ＰＭＯＳトランジスタ対
ＶBias1、ＶBias2  外部バイアス
Ｍ1、Ｍ2、Ｍ3、、、Ｍn+1  ：ＮＭＯＳトランジスタ
Ｄ1、Ｄ12Ｄ3、、、Ｄn  ：ＰＭＯＳトランジスタ
ＧＮＤ  グラウンド
ＶDD：  陽電圧源
【図１】
0004399169.tif 000003
【図２】
0004399169.tif 000004
【図３】
0004399169.tif 000005
【図４】
0004399169.tif 000006
【図５】
0004399169.tif 000007