(57)【特許請求の範囲】
【請求項１】
負荷に対して電圧を出力する第１演算増幅器および第２演算増幅器と、第１電源からの電圧を入力し、前記第１演算増幅器および前記第２演算増幅器へ電圧を出力する第３演算増幅器と、前記第１演算増幅器および前記第２演算増幅器から前記負荷への出力電圧を前記第３演算増幅器に帰還させる第１帰還回路と、を備えることを特徴とする定電圧電源回路。
【請求項２】
前記第１演算増幅器と前記負荷との間の接続を開閉する第１出力側スイッチと、
前記第２演算増幅器と前記負荷との間の接続を開閉する第２出力側スイッチとをさらに備えることを特徴とする請求項１に記載の定電圧電源回路。
【請求項３】
前記第１演算増幅器と、前記第１演算増幅器の出力と前記負荷との間に直列に介在する第１抵抗器と、前記第１演算増幅器の出力と前記第１抵抗器との間に直列に介在する第１電流測定用抵抗器と、前記第１抵抗器と前記電流測定用抵抗器との間の接続を開閉する前記第１出力側スイッチとを有する第１出力構成単位回路と、
前記第２演算増幅器と、前記第２演算増幅器の出力と前記負荷との間に直列に介在する第２抵抗器と、前記第２演算増幅器の出力と前記第２抵抗器との間に直列に介在する第２電流測定用抵抗器と、前記第２抵抗器と前記電流測定用抵抗器との間の接続を開閉する前記第２出力側スイッチとを有する第２出力構成単位回路と
を備える請求項２に記載の定電圧電源回路。
【請求項４】
前記第１演算増幅器、前記第１電流測定用抵抗器、前記第１出力側スイッチおよび前記第１抵抗器が、前記第３演算増幅器と前記負荷との間で直列に接続され、
前記第２演算増幅器、前記第２電流測定用抵抗器、前記第２出力側スイッチおよび前記第２抵抗器が、前記第３演算増幅器と前記負荷との間で直列に接続されている請求項３に記載の定電圧電源回路。
【請求項５】
前記第１出力構成単位回路および前記第２出力構成単位回路は、互いに並列に接続されていることを特徴とする請求項３または４に記載の定電圧電源回路。
【請求項６】
負荷に対して電圧を出力する第１演算増幅器と、負荷に対して電圧を出力する第２演算増幅器と、第１電源からの電圧を入力し、前記第１演算増幅器へ電圧を出力する第３演算増幅器と、第２電源からの電圧を入力し、前記第２演算増幅器へ電圧を出力する第４演算増幅器と、前記第１演算増幅器から前記負荷への出力電圧を前記第３演算増幅器に帰還させる第１帰還回路と、前記第２演算増幅器からの出力電圧を前記第４演算増幅器に帰還させる第２帰還回路と、前記第３演算増幅器の出力および前記第１演算増幅器の入力の接続点と、前記第２演算増幅器の入力との間に接続され、前記第３演算増幅器の出力と前記第２演算増幅器の入力との接続を開閉する第１切替スイッチと、前記第１切替スイッチおよび前記第２演算増幅器の入力の接続点と、前記第４演算増幅器の出力との間に接続され、前記第４演算増幅器の出力と前記第２演算増幅器の入力との接続を開閉する第２切替スイッチとを備えることを特徴とする定電圧電源回路。
【請求項７】
前記第１演算増幅器と前記負荷との間の接続を開閉することができる第１出力側スイッチと、
前記第２演算増幅器と前記負荷との間の接続を開閉することができる第２出力側スイッチと、
前記第２演算増幅器の出力および前記第２出力側スイッチの接続点と、前記第２帰還回路との間に接続され、前記第２演算増幅器の出力および前記第２帰還回路の間の接続を開閉する第１帰還回路スイッチと
をさらに備えることを特徴とする請求項６に記載の定電圧電源回路。
【請求項８】
前記第１演算増幅器と前記第２演算増幅器との利得特性が等しく、
前記第３演算増幅器と前記第４演算増幅器との利得特性が等しく、
前記第１帰還回路と前記第２帰還回路との特性が等しく、かつ、
前記第１電源と前記第２電源との特性が等しいことを特徴とする請求項７に記載の定電圧電源回路。
【請求項９】
前記第１演算増幅器の出力と前記負荷との間に直列に介在する第１抵抗器と、前記第１帰還回路において、前記負荷への出力と前記第３演算増幅器の入力との間に介在し、互いに並列に接続される第１バイパススイッチおよび第２抵抗器と、前記第１帰還回路において、前記第１演算増幅器の出力と前記第３演算増幅器の入力との間を直列に介在する第３抵抗器と、前記第２演算増幅器の出力と前記負荷との間を直列に介在する第４抵抗器と、前記第２帰還回路において、前記負荷への出力と前記第４演算増幅器の入力との間を直列に介在し、互いに並列に接続される第２バイパススイッチおよび第５抵抗器と、前記第２帰還回路において、前記第２演算増幅器の出力と前記第４演算増幅器の入力との間を直列に介在し、前記第１帰還回路スイッチと直列に接続される第６抵抗器と、前記第４演算増幅器の出力と前記第２帰還回路との間の接続を開閉する第２帰還回路スイッチと、前記第１演算増幅器の出力と前記第１抵抗器との間を直列に介在する第１電流測定用抵抗器と、前記第２演算増幅器の出力と前記第４抵抗器との間を直列に介在する第２電流測定用抵抗器と、をさらに備える、ことを特徴とする請求項７または８に記載の定電圧電源回路。
【請求項１０】
前記第１抵抗器、前記第２抵抗器、前記第３抵抗器、前記第４抵抗器、前記第５抵抗器または前記第６抵抗器の少なくとも１つが回路配線であることを特徴とする請求項９に記載の定電圧電源回路。
【請求項１１】
前記第１抵抗器の抵抗値は前記第１電流測定用抵抗器の抵抗値よりも小さく、前記第４抵抗器の抵抗値は前記第２電流測定用抵抗器の抵抗値よりも小さいことを特徴とする請求項９または１０に記載の定電圧電源回路。
【請求項１２】
被試験デバイスを前記負荷とする請求項１から５のいずれか一項に記載の定電圧電源回路を備え、
前記定電圧電源回路から前記被試験デバイスへの出力により前記被試験デバイスの電気的特性を判断することを特徴とする試験装置。
【請求項１３】
被試験デバイスを前記負荷とする請求項２から５のいずれか一項に記載の定電圧電源回路を備え、
前記第２出力側スイッチの開閉を制御する制御装置をさらに備え、
前記第２出力側スイッチを閉じて前記被試験デバイスに電圧を印加し、前記定電圧電源回路から前記被試験デバイスへの出力により、前記被試験デバイスの電気的特性を判断することを特徴とする試験装置。
【請求項１４】
被試験デバイスを前記負荷とする請求項７から１１のいずれか一項に記載の定電圧電源回路と、
前記第１帰還回路スイッチ、前記第１切替スイッチ、前記第２切替スイッチおよび前記第２出力側スイッチの開閉を制御する制御装置と
を備え、
前記第２切替スイッチ、前記第１帰還回路スイッチ及び前記第２出力側スイッチを閉じて、かつ前記第１切替スイッチを開いて前記被試験デバイスに電圧を印加し、または前記第２切替スイッチおよび前記第１帰還回路スイッチを開いて、かつ前記第１切替スイッチおよび前記第２出力側スイッチを閉じて前記被試験デバイスに電圧を印加し、前記定電圧電源回路から前記被試験デバイスへの出力により、前記被試験デバイスの電気的特性を判断することを特徴とする試験装置。
【請求項１５】
被試験デバイスを前記負荷とする請求項９から１１のいずれか一項に記載の定電圧電源回路と、
前記第１帰還回路スイッチ、前記第２帰還回路スイッチ、前記第１切替スイッチ、前記第２切替スイッチ、前記第１出力側スイッチ、前記第２出力側スイッチ、第１バイパススイッチおよび第２バイパススイッチの開閉を制御する制御装置と
を備え、
前記第１出力側スイッチ、前記第２出力側スイッチ、前記第１帰還回路スイッチ、前記第２切替スイッチ、前記第１バイパススイッチおよび前記第２バイパススイッチを閉じ、かつ前記第１切替スイッチおよび前記第２帰還回路スイッチを開いて前記被試験デバイスに電圧を印加し、前記定電圧電源回路から前記被試験デバイスへの出力により、前記被試験デバイスの電気的特性を判断することを特徴とする試験装置。
【請求項１６】
被試験デバイスを前記負荷とする請求項９から１１のいずれか一項に記載の定電圧電源回路と、
前記第１帰還回路スイッチ、第２帰還回路スイッチ、前記第１切替スイッチ、前記第２切替スイッチ、前記第１出力側スイッチ、前記第２出力側スイッチ、第１バイパススイッチおよび第２バイパススイッチの開閉を制御する制御装置と
を備え、
前記第１出力側スイッチ、前記第２出力側スイッチ、前記第１帰還回路スイッチ、および前記第２切替スイッチを閉じ、かつ前記第１バイパススイッチ、前記第２バイパススイッチ、前記第２帰還回路スイッチおよび前記第１切替スイッチを開いて前記被試験デバイスに電圧を印加し、前記定電圧電源回路から前記被試験デバイスへの出力により、前記被試験デバイスの電気的特性を判断することを特徴とする試験装置。
【請求項１７】
被試験デバイスを前記負荷とする請求項９から１１のいずれか一項に記載の定電圧電源回路と、
前記第１帰還回路スイッチ、第２帰還回路スイッチ、前記第１切替スイッチ、前記第２切替スイッチ、前記第１出力側スイッチ、前記第２出力側スイッチ、第１バイパススイッチおよび第２バイパススイッチの開閉を制御する制御装置と
を備え、
前記第１出力側スイッチ、前記第２出力側スイッチおよび前記第１切替スイッチを閉じ、かつ前記第１帰還回路スイッチ、前記第２帰還回路スイッチ、前記第２切替スイッチ、前記第１バイパススイッチ、を開いて前記被試験デバイスに電圧を印加し、前記定電圧電源回路から前記被試験デバイスへの出力により前記被試験デバイスを判断することを特徴とする試験装置。
【請求項１８】
前記第１抵抗器、前記第２抵抗器、前記第３抵抗器、前記第４抵抗器、前記第５抵抗器または前記第６抵抗器の少なくとも１つが回路配線であることを特徴とする請求項１５から１７のいずれか一項に記載の試験装置。
【請求項１９】
前記第１抵抗器の抵抗値は前記第１電流測定用抵抗器の抵抗値よりも小さく、前記第４抵抗器の抵抗値は前記第２電流測定用抵抗器の抵抗値よりも小さいことを特徴とする請求項１５から１８のいずれか一項に記載の試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、定電圧電源回路および試験装置に関する。特に本発明は、定電圧における半導体集積回路の電流特性を測定する半導体試験装置に使用される定電圧電源回路および定電圧における半導体集積回路の電流特性を測定する半導体試験装置に関する。
【０００２】
【従来の技術】
半導体試験装置が半導体素子等の負荷に定電圧を印加し、電流値を測定する半導体集積回路の電気的試験がある。このような半導体試験装置には、負荷に定電圧を印加するための定電圧電源回路が必要である。負荷が待機状態から動作状態へ移行した場合には、定電圧電源回路から負荷へ電流が流れ出す。よって、負荷が動作状態にある場合は、大きな電流が定電圧電源回路から負荷へ流れる。半導体集積回路の高集積化に伴い定電圧電源回路から負荷へ流れる電流も増大する。従って、消費電力を低く抑えるために、定電圧電源回路から負荷へ印加する出力電圧を小さくする措置がとられている。
【０００３】
近時において、半導体集積回路の高速化により、高い周波数領域での電気的試験が要求される。そのため、定電圧電源回路から負荷へ印加する出力電圧を小さく押さえたとしても、負荷の消費電力は増大する。負荷の消費電力の増大は、試験装置の誤操作や誤動作によって、装置の破壊による危険性が高い。
【０００４】
また、高速性能および多種機能を実現するために、通常、多数の半導体チップを構成する必要があった。しかし、様々な回路を搭載したSOC(system on chip)により、高速性能および多種機能を１つの半導体チップで実現することができるようになった。従って、SOCを試験するためには、SOCの高速性能および多種機能に対応した試験装置が必要になる。
【０００５】
従って、試験装置を負荷の消費電力の増大に対応させ、SOCの高速性能および多種機能に対応し、かつ安全性を向上させるために、複数の定電圧電源回路を負荷に並列に接続した試験装置が提案された。従来、複数の定電圧電源回路を負荷に並列に接続した試験装置は、各定電圧電源回路の出力インピーダンスを制御することによって、各定電圧電源回路の出力電流を調節していた。
【０００６】
【発明が解決しようとする課題】
しかし、各定電圧電源回路は、それぞれ出力インピーダンスにおいて差を有する。各定電圧電源回路内の出力インピーダンスの差や演算増幅器の特性の差によって、各定電圧電源回路の出力電流および出力電圧は大きくばらつく。
【０００７】
従って、各定電圧電源回路内の出力インピーダンスの差や演算増幅器の特性の誤差によって、各定電圧電源回路の出力電流および出力電圧のばらつきが小さい試験装置が必要である。
【０００８】
また、各定電圧電源回路間の出力電流および出力電圧のばらつきが大きい場合には、特定の定電圧電源回路からの出力電流および出力電圧が大きくなる場合が生じ、安全性な動作を保証できない。
【０００９】
従って、各定電圧電源回路の出力電流および出力電圧のばらつきを小さくすることによって、試験装置の安全性の向上が望まれる。
【００１０】
そこで本発明は、上記の課題を解決することのできる定電圧電源回路および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１１】
【課題を解決するための手段】
本発明による定電圧電源回路の第１の実施の形態によれば、互いに並列に接続され、負荷に対して電圧を出力する第１演算増幅器および第２演算増幅器と、第１電源からの電圧を入力し、第１演算増幅器および第２演算増幅器へ電圧を出力する第３演算増幅器と、第１演算増幅器および第２演算増幅器から負荷への出力電圧を第３演算増幅器に帰還させる第１帰還回路と、を備える。
好ましくは、本実施の形態における定電圧電源回路は、前記第２演算増幅器と前記負荷との間の接続を開閉することができる第１出力側スイッチをさらに備える。
【００１２】
第１演算増幅器と負荷との間の接続を開閉することができる第２出力側スイッチをさらに備えてもよい。好ましくは、第１演算増幅器および第２演算増幅器の入力側の接続点から第１演算増幅器を介する負荷までの回路と、その接続点から第２演算増幅器を介する負荷までの回路とが、ほぼ等価である。また、好ましくは、第１帰還回路と定電圧電源回路の出力とが、負荷の近傍で接続する。さらに、好ましくは、第１演算増幅器の出力および第２演算増幅器の出力が、負荷の近傍で接続する。
【００１３】
本発明による定電圧電源回路の第２の実施の形態によれば、負荷に対して電圧を出力する第１演算増幅器と、負荷に対して電圧を出力する第２演算増幅器と、第１電源からの電圧を入力し、第１演算増幅器へ電圧を出力する第３演算増幅器と、第２電源からの電圧を入力し、第２演算増幅器へ電圧を出力する第４演算増幅器と、第１演算増幅器から負荷への出力電圧を第３演算増幅器に帰還させる第１帰還回路と、第２演算増幅器からの出力電圧を第４演算増幅器に帰還させる第２帰還回路と、第２帰還回路において、第２演算増幅器からの出力と第２演算増幅器の入力との接続を開閉する第１帰還回路スイッチと、第１演算増幅器の入力と第２演算増幅器の入力とを接続し、開放する第１切替スイッチと、第２電源と第２演算増幅器の入力とを開閉する第２切替スイッチとを備える。
【００１４】
本実施の形態による定電圧電源回路は、前記第２演算増幅器と前記負荷との間の接続を開閉することができる第１出力側スイッチをさらに備えていてもよい。
【００１５】
好ましくは、第３演算増幅器と第４演算増幅器との利得特性がほぼ等しく、かつ第３演算増幅器から第１演算増幅器を介して負荷までの回路と、第４演算増幅器から第２演算増幅器を介して負荷までの回路とが、ほぼ等価である。
【００１６】
本実施の形態による定電圧電源回路は、第１演算増幅器の出力と負荷との間に直列に介在する第１抵抗器と、第１帰還回路において、負荷への出力と第３演算増幅器の入力との間に直列に介在し、互いに並列に接続される第１バイパススイッチおよび第２抵抗器と、第１帰還回路において、第１演算増幅器の出力と第３演算増幅器の入力との間を直列に介在する第３抵抗器と、第２演算増幅器の出力と前記負荷との間を直列に介在する第４抵抗器と、第２帰還回路において、負荷への出力と第４演算増幅器の入力との間を直列に介在し、互いに並列に接続される第２バイパススイッチおよび第５抵抗器と、第２帰還回路において、第２演算増幅器の出力と第４演算増幅器の入力との間を直列に介在し、互いに直列に接続される第２帰還回路スイッチおよび第６抵抗器と、第１演算増幅器の出力と第１抵抗器との間に直列に介在する第１電流測定用抵抗器と、第２演算増幅器の出力と第４抵抗器との間をに直列に介在する第２電流測定用抵抗器と、をさらに備えていてもよい。
【００１７】
第１抵抗器、第２抵抗器、第３抵抗器、第４抵抗器、第５抵抗器または第６抵抗器の少なくとも１つが回路配線であってもよい。また、好ましくは第１抵抗器の抵抗値は第１電流測定用抵抗器の抵抗値よりも小さく、第４抵抗器の抵抗値は第２電流測定用抵抗器の抵抗値よりも小さい。
【００１８】
本発明による試験装置の第１の実施の形態によれば、互いに並列に接続され、被試験デバイスに対して電圧を出力する第１演算増幅器および第２演算増幅器と、第１電源からの電圧を入力し、第１演算増幅器および前記第２演算増幅器へ電圧を出力する第３演算増幅器と、第１演算増幅器および第２演算増幅器から被試験デバイスへの出力電圧を第３演算増幅器に帰還させる第１帰還回路と、を有する定電圧電源回路および、第１帰還回路スイッチ、第１切替スイッチ、第２切替スイッチおよび第１出力側スイッチの開閉を制御する制御装置を備え、定電圧電源回路から被試験デバイスへの出力により被試験デバイスの電気的特性を判断する。
【００１９】
本実施の形態による試験装置は、前記第２演算増幅器と前記被試験デバイスとの間の接続を開閉することができる第１出力側スイッチをさらに有する前記定電圧電源回路と、前記第１出力側スイッチの開閉を制御する制御装置をさらに備え、
前記第１出力側スイッチを閉じて前記被試験デバイスに電圧を印加し、前記定電圧電源回路から前記被試験デバイスへの出力により、前記被試験デバイスの電気的特性を判断してもよい。
本発明による試験装置の第２の実施の形態によれば、被試験デバイスに対して電圧を出力する第１演算増幅器と、被試験デバイスに対して電圧を出力する第２演算増幅器と、第１電源からの電圧を入力し、第１演算増幅器へ電圧を出力する第３演算増幅器と、第２電源からの電圧を入力し、第２演算増幅器へ電圧を出力する第４演算増幅器と、第１演算増幅器から被試験デバイスへの出力電圧を第３演算増幅器に帰還させる第１帰還回路と、第２演算増幅器から被試験デバイスへの出力電圧を第４演算増幅器に帰還させる第２帰還回路と、第２帰還回路において、第２演算増幅器からの出力と第２演算増幅器の入力との接続を開閉する第１帰還回路スイッチと、第１演算増幅器の入力と第２演算増幅器の入力とを接続し、または開放する第１切替スイッチと、第２電源と第２演算増幅器の入力との接続を開閉できる第２切替スイッチと、を有する定電圧電源回路を備え、制御装置は、第１帰還回路スイッチ、第１切替スイッチ、第２切替スイッチおよび第１出力側スイッチの開閉を制御し、第２切替スイッチおよび第１帰還回路スイッチを閉じて、かつ第１切替スイッチを開いて被試験デバイスに電圧を印加し、または第２切替スイッチおよび第１帰還回路スイッチを開いて、かつ第１切替スイッチを閉じて被試験デバイスに電圧を印加し、定電圧電源回路から被試験デバイスへの出力により、被試験デバイスの電気的特性を判断する。
【００２０】
定電圧電源回路は、第１演算増幅器と負荷との間に介在する第１抵抗器と、第１帰還回路において、負荷への出力と第３演算増幅器の入力との間を直列に介在し、互いに並列に接続される第１バイパススイッチおよび第２抵抗器と、第１帰還回路において、第１演算増幅器の出力と第３演算増幅器の入力との間を直列に介在する第３抵抗器と、第２演算増幅器の出力と負荷との間を直列に介在する第４抵抗器と、第２帰還回路において、負荷への出力と第４演算増幅器の入力との間を直列に介在し、互いに並列に接続される第２バイパススイッチおよび第５抵抗器と、第２帰還回路において、第２演算増幅器の出力と第４演算増幅器の入力との間を直列に介在し、互いに直列に接続される第２帰還回路スイッチおよび第６抵抗器と、第１演算増幅器の出力と第１抵抗器との間に直列に介在する第１電流測定用抵抗器と、第２演算増幅器の出力と第４抵抗器との間をに直列に介在する第２電流測定用抵抗器と、をさらに有し、制御装置は、第１帰還回路スイッチ、第２帰還回路スイッチ、第１切替スイッチ、第２切替スイッチ、第１出力側スイッチ、第２出力側スイッチ、第１バイパススイッチおよび第２バイパススイッチの開閉を制御し、第１出力側スイッチ、第２出力側スイッチ、第１帰還回路スイッチ、第２帰還回路スイッチ、第２切替スイッチ、第１バイパススイッチおよび第２バイパススイッチを閉じ、かつ第１切替スイッチを開いて被試験デバイスに電圧を印加し、定電圧電源回路から被試験デバイスへの出力により、被試験デバイスの電気的特性を判断してもよい。
【００２１】
本実施の形態による試験装置は、第１出力側スイッチ、第２出力側スイッチ、第１帰還回路スイッチ、第２帰還回路スイッチおよび第２切替スイッチ、を閉じ、かつ第１バイパススイッチ、第２バイパススイッチおよび第１切替スイッチを開いて負荷に電圧を印加し、定電圧電源回路から被試験デバイスへの出力により、被試験デバイスの電気的特性を判断してもよい。
【００２２】
本実施の形態による試験装置は、第１出力側スイッチ、第２出力側スイッチおよび第１切替スイッチを閉じ、かつ第１帰還回路スイッチ、第２帰還回路スイッチ、第２切替スイッチ、第１バイパススイッチ、を開いて負荷に電圧を印加し、定電圧電源回路から負荷への出力により負荷を判断してもよい。
【００２３】
本実施の形態による試験装置は、第１抵抗器、第２抵抗器、第３抵抗器、第４抵抗器、第５抵抗器または第６抵抗器の少なくとも１つが回路配線であってもよい。また、好ましくは、第１抵抗器の抵抗値は第１電流測定用抵抗器の抵抗値よりも小さく、第４抵抗器の抵抗値は第２電流測定用抵抗器の抵抗値よりも小さい。
【００２４】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００２５】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２６】
図１は、本発明による定電圧電源回路の１つの実施の形態を示す。本実施例による定電圧電源回路４００は、互いに並列に接続され、負荷２００に対して電圧を出力する第１演算増幅器４３０ａおよび第２演算増幅器４３０ｂと、第１電源４１０から電圧を入力し、第１演算増幅器４３０ａおよび第２演算増幅器４３０ｂへ電圧を出力する第３演算増幅器４２０と、第１演算増幅器４３０ａおよび第２演算増幅器４３０ｂから負荷２００への出力電圧を第３演算増幅器４２０に帰還させる第１帰還回路４４０と、を備える。
【００２７】
第１演算増幅器４３０ａは、電流測定用抵抗器４６０ａおよび第１抵抗器４５０ａを介して、負荷２００へ出力電圧を印加する。第２演算増幅器４３０ｂは、電流測定用抵抗器４６０ｂおよび第４抵抗器４５０ｂを介して、負荷２００へ出力電圧を印加する。第１帰還回路４４０は、負荷２００への出力電圧を、第２抵抗器４５２および帰還側抵抗器４５８を介して、第３演算増幅器４２０へ反転入力される。従って、第１帰還回路４４０は、負帰還回路である。また、第１帰還回路４４０は、演算増幅器４３０から出力された電圧を第３抵抗器４５４および帰還側抵抗器４５８を介して、第３演算増幅器４２０へ反転入力する回路を含む。さらに、第１帰還回路４４０は、帰還側抵抗器４５８と第２抵抗器４５２との間に、電圧ホロア回路４３５を有する。電圧ホロア回路４３５は、第２抵抗器４５２での電圧降下を防止しつつ、負荷２００への出力電圧を第１電源４１０からの電圧と電源側抵抗器４５６および帰還側抵抗器４５８の抵抗値の比とによって決まる定電圧にすることができる。
【００２８】
定電圧電源回路４００は、負荷２００への出力電流を測定するための電流測定用抵抗器４６０ａ、４６０ｂ、演算増幅器４６２ａ、４６２ｂおよびADC(analog digital converter)４６４ａ、４６４ｂをさらに備える。第１帰還回路４４０と出力端子との負荷２００側の電気的な接続点は、負荷２００への出力電圧を正確に帰還させるために、負荷２００に近いほうが好ましい。従って、出力端子と負荷２００との接続部分に帰還回路用端子からのプローブを接触させ、出力電圧を帰還させることもできる。また、第１演算増幅器４３０ａの出力と第２演算増幅器４３０ｂの出力とは、負荷２００の近傍で互いに接続することが好ましい。
【００２９】
本実施例による定電圧電源回路４００は、第１演算増幅器４３０ａおよび第２演算増幅器４３０ｂと負荷２００との間のそれぞれの接続を開閉することができる出力側スイッチ４８０ａおよび出力側スイッチ４８０ｂと、第２抵抗器４５２と並列に接続されるバイパススイッチ４８２と、第１帰還回路４４０において、負荷２００への出力と第３演算増幅器４２０の入力との接続を開閉できる帰還回路スイッチ４８４と、を備える。負荷２００が無いか、または待機状態の場合に、出力側スイッチ４８０ａ、４８０ｂが開放される。このとき、第３抵抗器４５４を介して、第１演算増幅器４３０ａの出力が第３演算増幅器４２０の入力へ帰還される。よって、第１演算増幅器４３０ａおよび第３演算増幅器４２０は、飽和しない。また、第２演算増幅器４３０ｂも、出力側スイッチ４８０ｂが開放されるので、飽和しない。第１抵抗器４５０ａ、第４抵抗器４５０ｂは、例えば、配線抵抗である。
【００３０】
第１演算増幅器４３０ａ、電流測定用抵抗器４６０ａ、第１抵抗器４５０ａおよび出力側スイッチ４８０ａを直列に接続し、電流測定用演算増幅器４６２ａを電流測定用抵抗器４６０ａに並列に接続し、ADC４６４ａを電流測定用演算増幅器４６２ａの出力側に接続した単位を出力構成単位４９０ａとし、第２演算増幅器４３０ｂ、電流測定用抵抗器４６０ｂ、第４抵抗器４５０ｂおよび出力側スイッチ４８０ｂを直列に接続し、電流測定用演算増幅器４６２ｂを電流測定用抵抗器４６０ｂに並列に接続し、ADC４６４ｂを電流測定用演算増幅器４６２ｂの出力側に接続した単位を出力構成単位４９０ｂとする。出力構成単位４９０ｂは、負荷２００に対し並列に複数個接続できる。出力構成単位４９０ａと出力構成単位４９０ｂとは、等価である。出力構成単位４９０ｂの個数は限定しない。また、出力側スイッチ４８０ｂは、第３演算増幅器４２０の出力と第２演算増幅器４３０ｂの入力との電気的な接続点から負荷２００への接続を開閉できればよい。従って、第３演算増幅器４２０の出力と第２演算増幅器４３０ｂの入力との電気的な接続点から第２演算増幅器４３０ｂの入力までの間に配備してもよい。
【００３１】
本実施例による定電圧電源回路４００の動作を説明する。第１電源４１０からの出力が、第３演算増幅器４２０および第１演算増幅器４３０ａまたは第２演算増幅器４３０ｂを介して利得が増幅され、負荷２００へ出力電圧を印加する。負荷２００へ印加される出力電圧は、第１帰還回路４４０によって第３演算増幅器４２０へ反転入力される。従って、負荷２００の動作状態の変化による出力電流の変化に伴う出力電圧の変化を帰還させることによって、第３演算増幅器４２０は、負荷２００への出力電圧を所定の定電圧に戻す。電流測定用抵抗器４６０には、演算増幅器４６２が並列に接続される。演算増幅器４６２の出力側にはADC４６４が接続される。電流測定用抵抗器４６０からの信号が、演算増幅器４６２によって増幅され、ADC４６４によって変換され、それによって、出力電流が測定される。
【００３２】
負荷２００は、例えば、半導体集積回路である。負荷２００の動作によって、定電圧電源回路４００から負荷２００へ供給される電流が変化する。例えば、半導体集積回路が待機状態から動作状態に移行したときに半導体集積回路へ流れる電流が大きくなる。近時において、半導体集積回路は高集積化されている。従って、半導体集積回路の動作時には、大きな電流を供給しなければならない場合が生ずる。よって、半導体集積回路が待機しているときと動作しているときとの半導体集積回路に流れる電流の差が大きい。従って、試験時の消費電力を低減させるために、出力電圧の低減が図られている。
【００３３】
しかし、近時において半導体集積回路は高速化されている。よって、負荷が待機状態から動作状態に移行する周期、即ち、動作周波数も高められている。従って、出力電圧が低減された場合であっても、負荷の高速化によって、試験時の消費電力が増大する。
【００３４】
一般に、１つの定電圧電源回路によって負荷へ電圧を印加し、出力電流を測定することによって、負荷である半導体集積回路等の良否を判断する。しかし、１つの定電圧電源回路によって電圧を印加する場合は、負荷への出力電流、消費電力の増加によって、誤接続や一部未接続の場合に、大きな電流が集中することがある。従って、負荷への出力電流および消費電力の増加によって、誤作動または誤操作に伴う危険性が高い。
【００３５】
また、高速性能および多種機能を実現するために、通常、多数の半導体チップを構成する必要があった。しかし、様々な回路を搭載したSOC(system on chip)により、高速性能および多種機能を１つの半導体チップで実現することができるようになった。従って、SOCを試験するためには、SOCの高速性能および多種機能に対応した試験装置が必要になる。このような試験装置は、一般に高価であり、試験にかかるコストが高くなる。
【００３６】
そこで、負荷への出力電流、消費電力の増加に伴う安全性の確保および高速性能および多種機能の負荷に対応できるようにするために、定電圧電源回路を複数個配備した試験装置がある。この試験装置において、各定電圧電源回路は、それぞれ独立した電源として負荷に電圧を印加することができ、一方で、大きな電流を必要とする試験の場合には、各定電圧電源回路は、並列に接続され、複数の定電圧電源回路を１つの定電圧電源回路として負荷に電圧を印加する。大きな電流が集中することを防止するため、負荷への出力電流は等しく分配されることが好ましい。よって、複数の定電圧電源回路は互いに等しい特性を有することが好ましい。しかし、実際には、定電圧電源回路内の各要素は必ずばらつきを有する。従って、全く等しい特性を有する定電圧電源回路を複数設けることは不可能である。各定電圧電源回路内の要素のばらつきは、各定電圧電源回路の間の出力電圧に差が生じる。出力電圧の差によって、非試験時において各定電圧電源回路の間に大きな電流が流れる場合もある（実開平5-53244参照）。そこで、複数の定電圧電源回路を負荷に並列に接続した試験装置は、各定電圧電源回路の出力電圧の差および出力電流の差を低減する必要がある。
【００３７】
以下、スイッチの開または閉は、ONまたはOFFという。負荷２００が大きな電流の供給を必要とする場合、出力側スイッチ４８０ａ、４８０ｂ、バイパススイッチ４８２および帰還回路スイッチ４８４は、ONである。出力側スイッチ４８０ａ、４８０ｂがONであることによって、第１抵抗器４５０ａおよび第４抵抗器４５０ｂを介して負荷２００へ出力電圧が印加され、出力電流が供給される。帰還回路スイッチ４８４がONであることによって、第１帰還回路４４０が負荷２００への出力電圧を第３演算増幅器４２０へ負帰還させる。バイパススイッチ４８２がONしているときのバイパススイッチ４８２の抵抗値は、抵抗器４５２および抵抗器４５４の抵抗値と比べて、無視できるほど小さい。従って、バイパススイッチ４８２がONであることによって、バイパススイッチ４８２と並列接続する第２抵抗器４５２がほぼ無視される。また、第３抵抗器４５４も第２抵抗器４５２と同様に、ほぼ無視される。従って、図１の定電圧電源回路４００は、複数の出力構成単位の共通の帰還回路として１つの第１帰還回路４４０を使用する。
【００３８】
図２は、図１の定電圧電源回路４００が、負荷２００へ大きな電流を供給する場合の等価回路を示す。定電圧電源回路４００は、出力構成単位４９０ａおよび出力構成単位４９０ｂの共通の帰還回路として１つの第１帰還回路４４０を使用する。出力構成単位が複数個あるために、各出力構成単位の内部の構成要素の特性にはばらつきがある。例えば、第１演算増幅器４３０ａと第２演算増幅器４３０ｂとの間の特性のばらつき、または第１抵抗器４５０ａと第４抵抗器４５０ｂとの間の抵抗値のばらつきがある。従って、各出力構成単位の出力電圧および出力電流には、差が生じる。しかし、各出力構成単位４９０は、第１電源４１０、第３演算増幅器４２０および第１帰還回路４４０を共通に使用する。従って、第１電源４１０、第３演算増幅器４２０および第１帰還回路４４０には、ばらつきが無い。従って、各出力構成単位に電源、第３演算増幅器および帰還回路がある場合と比較して、明らかに出力電圧のばらつきは小さい。
【００３９】
以下、定電圧電源回路４００の構成要素のばらつきを電圧値、抵抗値および電流値について具体的な数値例をあてはめ考察する。第１電源４１０は１つであるため、第１電源４１０での電圧の差は生じない。一方で、第１演算増幅器４３０ａと第２演算増幅器４３０ｂとの間の電圧の差は生じる。従って、例えば、出力構成単位４９０ａおよび出力構成単位４９０ｂの間の第１演算増幅器４３０ａと第２演算増幅器４３０ｂとの出力における電圧の差をVy＝100(mV)とする。また、電流測定用抵抗器４６０ａ、４６０ｂの抵抗値をR1＝1(ohm)とし、第１抵抗器４５０ａまたは第４抵抗器４５０ｂの抵抗値およびその差をそれぞれR2＝0.1(ohm)およびR2y＝0.05(ohm)とする。出力構成単位４９０ａおよび出力構成単位４９０ｂ内の抵抗値の最大値Rymax＝R1+R2+R2y＝1.15(ohm)、最小値Rymin＝R1+R2-R2y＝1.05(ohm)である。各出力構成要素の出力電流の標準値をIo＝2(A)とする。出力構成単位４９０ａと出力構成単位４９０ｂとの出力電圧のばらつきによる出力電流の最大のばらつきををIvyとし、出力構成単位４９０ａおよび出力構成単位４９０ｂ内の抵抗値のばらつきによる出力電流値の最大のばらつきをIryとした場合、
【００４０】
Ivy＝Vy/Rymin＝100(mV)/1.05(ohm)＝105.3(mA)
Iry＝Io*(Rymax−Rymin)/(R1+R2)
＝2(A)*(1.15 -1.05(ohm))/(1.1(ohm))
＝2(A)*9.1(%)
＝182(mA)
となる。
【００４１】
従って、出力構成単位４９０ａと出力構成単位４９０ｂとの出力電流は、Vyによって、105.3(mA)/2(A)＝約5.3%の差が生じる。また、出力構成単位４９０ａと出力構成単位４９０ｂとの出力電流は、第１抵抗器４５０ａまたは第２抵抗器４５０ｂの抵抗値のばらつきによっては、182(mA) /2(A)＝約6.7％の差が生じる。
【００４２】
このように、出力構成単位４９０ａの出力電流と出力構成単位４９０ｂからの出力電流との間に差があっても、作用する帰還回路は、第１帰還回路４４０のみであるので、負荷２２０への出力電圧の差が発生しない。
【００４３】
図１において、非試験時の場合では、出力側スイッチ４８０ａ、出力側スイッチ４８０ｂおよび帰還回路スイッチ４８４は、OFFである。バイパススイッチ４８２は、ONまたはOFFのいずれでもよい。非試験時の場合には、負荷２００が無いか、または負荷２００が待機状態である。また、各出力構成単位には、第１演算増幅器４３０ａおよび第２演算増幅器４３０ｂのそれぞれの出力電圧に差がある。従って、出力側スイッチ４８０ａ、出力側スイッチ４８０ｂ、帰還回路スイッチ４８４がONの状態のままである場合には、電流は負荷に流れず、各出力構成単位４９０の相互間に電流が流れる。それによって、電力が無駄に消費される。そこで、出力側スイッチ４８０ｂをOFFにすることによって、各出力構成単位の互いの接続が断たれる。従って、各出力構成単位の相互間に電流が流れず、消費電力の無駄を省き、安全性が保たれる。
【００４４】
また、出力スイッチ４８４をOFFにすると、負荷２００への出力電圧を帰還させる第１帰還回路４４０の接続が断たれる。それによって、第３演算増幅器４２０および第１演算増幅器４３０ａが飽和してしまう。そこで、第１帰還回路４４０は、第３抵抗器４５４を介して第１演算増幅器４３０ａからの出力電圧を第３演算増幅器４２０に帰還させる回路も設けられる。それによって、第３演算増幅器４２０および第１演算増幅器４３０ａが飽和するのを防止する。
【００４５】
図３は、図１の定電圧電源装置４００において、非試験時の場合の定電圧電源回路４００と等価の定電圧電源回路を示す。第１電源４１０と電気的に接続している構成要素は、第３演算増幅器４２０、第１演算増幅器４３０ａ、第３抵抗器４５４ａ、電源側抵抗器４５６、帰還側抵抗器４５８、電流測定用抵抗器４６０ａ、電流測定用演算増幅器４６２ａおよびADC４６４ａである。定電圧電源回路４００の構成要素のうちその他の構成要素は、第１電源４１０と電気的に接続していない。
【００４６】
図４は、本発明による定電圧電源回路の他の実施の形態を示す。
【００４７】
定電圧電源回路５００ａは、第１電源５１０ａからの電圧を電源側抵抗器５５６ａを介して入力する第３演算増幅器５２０ａと、第３演算増幅器５２０ａと直列に接続され、第３演算増幅器５２０ａからの出力電圧を入力し、第１抵抗器５５０ａを介して負荷２００へ電圧を出力する第１演算増幅器５３０ａと、第１演算増幅器５３０ａからの出力と負荷２００とを開閉できる出力側スイッチ５８０ａと、互いに並列に接続されるバイパススイッチ５８２ａおよび第２抵抗器５５２ａを介し、さらに帰還側抵抗器５５８ａを介して負荷２００への出力電圧を第３演算増幅器５２０ａに帰還させ、かつ第１演算増幅器５３０ａからの出力電圧を第３抵抗器５５４ａおよび帰還側抵抗器５５８ａを介して第３演算増幅器５２０ａに帰還させる第１帰還回路５４０ａと、第１帰還回路５４０ａにおいて、負荷２００への出力と第３演算増幅器５２０ａの入力との接続を開閉できる帰還回路スイッチ５８４ａと、を備える。第１抵抗器５５０ａは、例えば、配線抵抗である。
【００４８】
定電圧電源回路５００ａは、負荷２００への出力電流を測定するための電流測定用抵抗器５６０ａ、演算増幅器５６２ａおよびADC５６４ａとをさらに備える。
【００４９】
また、さらに、第１帰還回路５４０ａは、帰還側抵抗器５５８ａと第２抵抗器５５２ａとの間に、電圧ホロア回路５３５ａを有する。電圧ホロア回路５３５ａは、第２抵抗器５５２ａでの電圧降下を防止しつつ、負荷２００への出力電圧を第１電源５１０ａからの電圧と電源側抵抗器５５６ａおよび帰還側抵抗器５５８ａの抵抗値の比とによって決まる定電圧にすることができる。
【００５０】
定電圧電源回路５００ｂは、第２電源５１０ｂからの電圧を電源側抵抗器５５６ｂを介して入力する第４演算増幅器５２０ｂと、第４演算増幅器５２０ｂと切替スイッチ５８６を介して直列に接続し、第４演算増幅器５２０ｂからの出力電圧を入力し、第４抵抗器５５０ｂを介して負荷２００へ電圧を出力する第２演算増幅器５３０ｂと、第２演算増幅器５３０ｂからの出力と負荷２００とを開閉できる出力側スイッチ５８０ｂと、帰還回路スイッチ５８４ｂを介し、互いに並列に接続されるバイパススイッチ５８２ｂおよび第５抵抗器５５２ｂを介し、さらに、帰還側抵抗器５５８ｂを介して負荷２００への出力電圧を第４演算増幅器５２０ｂに帰還させ、かつ帰還回路スイッチ５８７および第６抵抗器５５４ｂを介して第２演算増幅器５３０ｂからの出力電圧を第４演算増幅器５２０ｂに帰還させる第２帰還回路５４０ｂと、第２帰還回路５４０ｂにおいて、負荷２００への出力と第４演算増幅器５２０ｂの入力との接続を開閉できる帰還回路スイッチ５８４ｂと、を備える。第４抵抗器５５０ｂは、例えば、配線抵抗である。
【００５１】
好ましくは、定電圧電源回路５００ａおよび定電圧電源回路５００ｂの各構成要素の特性は、同一である。
【００５２】
また、定電圧電源回路５００は、第１演算増幅器５３０ａの入力と第２演算増幅器５３０ｂの入力との間の接続を開閉できる切替スイッチ５８８をさらに備える。また、定電圧電源回路５００は、負荷２００への出力電流を測定するための電流測定用抵抗器５６０ｂ、演算増幅器５６２ｂおよびADC５６４ｂとをさらに備える。
【００５３】
さらに、第２帰還回路５４０ｂは、帰還側抵抗器５５８ｂと第５抵抗器５５２ｂとの間に、電圧ホロア回路５３５ｂを有する。電圧ホロア回路５３５ｂは、第５抵抗器５５２ｂでの電圧降下を防止しつつ、負荷２００への出力電圧を第２電源５１０ｂからの電圧と電源側抵抗器５５６ｂおよび帰還側抵抗器５５８ｂの抵抗値の比とによって決まる定電圧にすることができる。
【００５４】
第１帰還回路５４０ａおよび第２帰還回路５４０ｂは、負荷２００の近傍で定電圧電源回路５００の出力と接続するのが好ましい。定電圧電源回路５００ａの出力と定電圧電源回路５００ｂの出力とは、負荷２００の近傍で接続するのが好ましい。
【００５５】
本実施例における定電圧電源回路５００には、定電圧電源回路５００の回路内にスイッチが設けられる。従って、定電圧電源回路５００は、回路内のスイッチをONまたはOFFにすることによって、図１、図２および図３における定電圧電源回路４００と、図５から図７における定電圧電源回路１００と、のいずれの定電圧電源回路をも構成することができる。
【００５６】
定電圧電源回路５００ｂの数は限定しない。負荷２００に対して、定電圧電源回路５００ａおよび複数の定電圧電源回路５００ｂを並列に接続しても良い。この場合、切替スイッチ５８８を定電圧電源回路５００ｂと同数だけ用意する。切替スイッチ５８８は、第１演算増幅器５３０ａの入力と複数の第２演算増幅器５３０ｂの入力のそれぞれとの接続を開閉できるように配備される。
【００５７】
図４の定電圧電源回路５００ａの動作を詳述する。第１電源５１０ａからの出力が、第３演算増幅器５２０ａおよび第１演算増幅器５３０ａを介して利得が増幅され、負荷２００へ出力電圧を印加する。負荷２００へ印加される出力電圧は、第１帰還回路５４０ａによって第３演算増幅器５２０ａへ反転入力される。従って、負荷２００の動作状態の変化による出力電流の変化に伴う出力電圧の変化を帰還させることによって、第３演算増幅器５２０ａは、負荷２００への出力電圧を所定の定電圧に戻す。よって、第１帰還回路５４０ａは、負帰還回路である。電流測定用抵抗器５６０ａには、演算増幅器５６２ａが並列に接続される。演算増幅器５６２ａの出力側にはADC５６４ａが接続される。電流測定用抵抗器５６０ａからの信号が、演算増幅器５６２ａによって増幅され、ADC５６４ａによって変換され、それによって、出力電流が測定される。
【００５８】
定電圧電源回路５００ｂの動作も定電圧電源回路５００ａと基本的には同じである。以下に定電圧電源回路５００ｂの動作を説明する。第２電源５１０ｂからの出力が、第４演算増幅器５２０ｂおよび第２演算増幅器５３０ｂを介して利得が増幅され、負荷２００へ出力電圧を印加する。負荷２００へ印加される出力電圧は、第２帰還回路５４０ｂによって第４演算増幅器５２０ｂへ反転入力される。従って、負荷２００の動作状態の変化による出力電流の変化に伴う出力電圧の変化を帰還させることによって、第４演算増幅器５２０ｂは、負荷２００への出力電圧を所定の定電圧に戻す。よって、第２帰還回路５４０ｂは、負帰還回路である。電流測定用抵抗器５６０ｂには、電流測定用演算増幅器５６２ｂが並列に接続される。電流測定用演算増幅器５６２ｂの出力側にはADC５６４ｂが接続される。電流測定用抵抗器５６０ｂからの信号が、電流測定用演算増幅器５６２ｂによって増幅され、ADC５６４ｂによって変換され、それによって、出力電流が測定される。
【００５９】
図５のように、各定電圧電源回路５００ａおよび定電圧電源回路５００ｂをそれぞれ独立した定電圧電源回路として使用する場合には、図４の切替スイッチ５８８はOFFであり、切替スイッチ５８６はONである。切替スイッチ５８８をOFFにすることによって、定電圧電源回路５００ａおよび定電圧電源回路５００ｂの接続は断たれる。切替スイッチ５８６をONにすることによって、第２電源５１０ｂから出力された電圧が、第４演算増幅器５２０ｂを介して、第２演算増幅器５３０ｂに入力される。それによって、定電圧電源回路５００ａと定電圧電源回路５００ｂとが、独立して負荷２００へ電圧を印加することができる。
【００６０】
図５は、図４の定電圧電源回路５００において、切替スイッチ５８６および帰還回路スイッチ５８７をONにし、切替スイッチ５８８および帰還回路スイッチ５９６をOFFにした場合に実現される等価回路を示す。図５の定電圧電源回路１００は、並列して配置される独立した定電圧電源回路１００の回路を構成する。定電圧電源回路１００は、負荷２００へ定電圧を印加する。
【００６１】
定電圧電源回路１００は、電源１１０からの電圧を電源側抵抗器１５６を介して入力する演算増幅器１２０と、演算増幅器１２０と直列に接続され、演算増幅器１２０からの出力電圧を入力し、第１抵抗器１５０を介して負荷２００へ電圧を出力する演算増幅器１３０と、演算増幅器１３０から負荷２００への接続を開閉できる出力側スイッチ１８０と、互いに並列に接続されるバイパススイッチ１８２および第２抵抗器１５２を介し、さらに帰還側抵抗器１５８を介して負荷２００への出力電圧を演算増幅器１２０に帰還させ、かつ演算増幅器１３０からの出力電圧を第３抵抗器１５４および帰還側抵抗器１５８を介して演算増幅器１２０に帰還させる帰還回路１４０と、帰還回路１４０内において負荷２００への出力と演算増幅器１２０への入力とを開閉できる帰還回路スイッチ１８４と、を備える。定電圧電源回路１００は、負荷２００への出力電流を測定するための電流測定用抵抗器１６０、演算増幅器１６２およびADC１６４とをさらに備える。各定電圧電源回路１００をそれぞれ独立して使用される。一方、出力電流を調節するために、第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４は、各定電圧電源回路１００ごとに設定される。従って、各定電圧電源回路１００は、第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４以外の要素は、同一の特性を有することが好ましい。従って、１つの定電圧電源回路について説明し、他の定電圧電源回路については、説明および添付図面の参照番号を省略する（図６および図７についても同様とする）。
【００６２】
図５の実施例においては、複数の定電圧電源装置１００の第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４を、それぞれの定電圧電源装置１００ごとに設定する。それによって、各定電圧電源回路の出力インピーダンスを制御する。また、定電圧電源装置１００に、出力側スイッチ１８０、バイパススイッチ１８２、帰還回路スイッチ１８４を配備することによって、各定電圧電源回路１００がそれぞれ独立した電源回路として動作することができ、さらに各定電圧電源回路１００を負荷２００に対して並列に接続し、負荷２００へ大きな電流を供給する電源回路として動作することもできる。
【００６３】
図５の定電圧電源回路１００の動作を詳述する。電源１１０からの出力が、演算増幅器１２０および演算増幅器１３０を介して利得が増幅され、負荷２００へ出力電圧を印加する。負荷２００へ印加される出力電圧は、帰還回路１４０によって演算増幅器１２０へ反転入力される。従って、負荷２００の動作状態の変化による出力電流の変化に伴う出力電圧の変化を帰還させることによって、演算増幅器１２０は、負荷２００への出力電圧を所定の定電圧に戻す。よって、帰還回路１４０は、負帰還回路である。電流測定用抵抗器１６０には、演算増幅器１６２が並列に接続される。演算増幅器１６２の出力側にはADC１６４が接続される。電流測定用抵抗器１６０からの信号が、演算増幅器１６２によって増幅され、ADC１６４によって変換され、それによって、出力電流が測定される。
【００６４】
各定電圧電源回路１００がそれぞれ独立した電源回路として動作する場合には、出力側スイッチ１８０、バイパススイッチ１８２および帰還回路スイッチ１８４をONにする。出力側スイッチ１８０がONであることによって、第１抵抗器１５０を介して負荷２００へ出力電圧が印加され、出力電流が供給される。帰還回路スイッチ１８４がONであることによって、帰還回路１４０が負荷２００への出力電圧を演算増幅器１２０へ負帰還させる。バイパススイッチ１８２がONしているときのバイパススイッチ１８２の抵抗値は、抵抗器１５２および抵抗器１５４の抵抗値と比べて、無視できるほど小さい。従って、バイパススイッチ１８２がONであることによって、バイパススイッチ１８２と並列接続する第２抵抗器１５２がほぼ無視される。また、第３抵抗器１５４も第２抵抗器１５２と同様に、ほぼ無視される。従って、図５の各定電圧電源回路１００がそれぞれ独立した電源回路として動作する場合には、図６の定電圧電源回路と等価の定電圧電源回路になる。
【００６５】
図６は、図５の各定電圧電源回路１００がそれぞれ独立した電源回路として動作する場合の定電圧電源回路１００と等価の定電圧電源回路を示す。
【００６６】
次に、各定電圧電源回路１００を負荷２００に対して並列に接続し、負荷２００へ大きな電流を供給する電源回路として動作する場合の動作を詳述する。図５において、出力側スイッチ１８０および帰還回路スイッチ１８４はONであり、バイパススイッチ１８２はOFFである。出力側スイッチ１８０がONであることによって、第１抵抗器１５０を介して負荷２００へ出力電圧が印加され、出力電流が供給される。帰還回路スイッチ１８４がONであることによって、帰還回路１４０が負荷２００への出力電圧を演算増幅器１２０へ負帰還させる。バイパススイッチ１８２がOFFであることによって、第２抵抗器１５２および第３抵抗器１５４が無視されない。即ち、第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４が、互いに抵抗のΔ接続１９０を形成する。一般に、抵抗のΔ接続は、抵抗のY接続に変換できる。図７に、抵抗のΔ接続１９０を、抵抗のY接続３００に変換した定電圧電源回路１００を示す。
【００６７】
図７は、図５の各定電圧電源回路１００を負荷２００に対して並列に接続し、負荷２００へ大きな電流を供給する電源回路として動作する場合の定電圧電源回路１００と等価の定電圧電源回路を示す。演算増幅器１３０は、抵抗器３３０および抵抗器３１０を介して、負荷２００へ出力電圧を印加する。帰還回路１４０は、抵抗器３３０からの出力電圧を抵抗器３２０を介して、演算増幅器１２０へ負帰還させる。
【００６８】
ここで、第１抵抗器１５０、第２抵抗器１５２、第３抵抗器１５４、抵抗器３１０、抵抗器３２０および抵抗器３３０の抵抗値をそれぞれ、R1、R2、R3、Ra、RbおよびRcとする。抵抗のΔ接続１９０を、抵抗のY接続３００に変換した後のRa、RbおよびRcは以下の式で表される。
【００６９】
Ra＝R1*R2/(R1+R2+R3)
Rb＝R2*R3/(R1+R2+R3)
Rc＝R3*R1/(R1+R2+R3)
定電圧電源回路１００において、抵抗器３２０および抵抗器３３０は、互いに並列に接続され、さらに抵抗器３２０および抵抗器３３０に直列に抵抗器３１０が接続されている。従って、抵抗器３１０を調節することによって、定電圧電源回路１００の出力を決めることができる。
【００７０】
負荷２００へ大きな電流を供給する場合、その電流を等しく分配するために、複数の定電圧電源回路１００は、それぞれの特性が同一であることが好ましい。しかし、実際には、定電圧電源回路１００内の構成要素には、ばらつきがある。従って、各定電圧電源回路１００の特性にもばらつきがあり、出力電圧や出力電流に差が生じる。従って、各定電圧電源回路１００の出力電流に差をなくすために、抵抗器３１０を設け、出力インピーダンスを増加させる。それによって、各定電圧電源回路１００の出力電流をそれぞれ等しくする。しかし、各定電圧電源回路１００に抵抗のＹ結合３００が存在するため、出力電圧の降下が生じる。出力電圧の降下は、出力電圧の誤差を大きくする。この出力電圧のばらつきについての数値による考察については後述する。
【００７１】
図５において、さらに、非試験時の場合には、出力側スイッチ１８０および帰還回路スイッチ１８４はOFFである。バイパススイッチ１８２はONまたはOFFのいずれでもよい。非試験時においては、負荷２００が無いか、または負荷２００が待機状態である。また、各定電圧電源回路１００のそれぞれの出力電圧の誤差がある。従って、出力側スイッチ１８０および帰還回路スイッチ１８４がONの状態のままである場合には、電流は負荷に流れず、各定電圧電源回路１００の相互間に電流が流れる。それによって、電力が無駄に消費される。そこで、出力側スイッチ１８０および帰還回路スイッチ１８４をOFFにすることによって、各定電圧電源回路１００の互いの接続が断たれる。従って、各定電圧電源回路１００の相互間に電流が流れず、消費電力の無駄を省き、安全性が保たれる。また、出力側スイッチ１８０および帰還回路スイッチ１８４をOFFにすることによって、演算増幅器１２０、１３０が飽和する。そこで、第３抵抗器１５４を介して演算増幅器１３０からの出力電圧を演算増幅器１２０に帰還させる回路が設けられることによって、演算増幅器１２０、１３０が飽和するのを防止する。
【００７２】
図５の複数の定電圧電源回路１００によって、負荷２００に必要とされる大きな電流を各定電圧電源回路１００がほぼ等しく供給できる。しかしながら、各定電圧電源回路１００の構成要素のばらつき、例えば、各定電圧電源回路１００の間の演算増幅器１２０、１３０のばらつきは、出力電流の誤差および出力電圧の誤差を生じさせてしまう。各定電圧電源回路１００のそれぞれの第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４の抵抗値が、各定電圧電源回路１００の出力電流を等しくするように、設定されている。従って、各定電圧電源回路１００において出力電流は、ほぼ等しくなるが、出力電圧においてばらつきが生じる。
【００７３】
以下、定電圧電源回路１００の構成要素のばらつきを電圧値、抵抗値および電流値について具体的な数値例をあてはめ考察する。例えば、各定電圧電源回路１００の間の演算増幅器１３０の出力における電圧の誤差をVx＝5(mV)とする。この電圧の誤差は、電源１１０、演算増幅器１２０、演算増幅器１３０および帰還回路１４０の特性のばらつきによる。各定電圧電源回路１００の出力電流をIo＝2(A)とする。各定電圧電源回路１００の出力電流の誤差をIxとし、各定電圧電源回路１００の出力電流に10％の誤差がある場合、Ix＝Vx/Rx＝0.2(A)となる。従って、Ixを0(A)にするために必要な、各定電圧電源装置１００における演算増幅器１３０の出力から負荷２００までの抵抗値の差Rxは、Rx ＝Vx/Ix＝25(mohm)になる。Rxは、第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４によって、等価的に作られる。即ち、各定電圧電源装置１００ごとに、抵抗のΔ接続１９０を構成する第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４を調節することによって、抵抗のΔ接続１９０と等価な抵抗のＹ接続３００内の抵抗器３１０の抵抗値を設定する。それによって、各定電圧電源回路１００から負荷２００への各出力電流をほぼ等しくできる。
【００７４】
一方、各定電圧電源装置１００ごとに、第１抵抗器１５０、第２抵抗器１５２および第３抵抗器１５４が設けられる。よって、定電圧電源装置１００から負荷２００への出力電圧が降下する。負荷２００への出力電圧の降下により、各定電圧電源装置１００の間の出力電圧の誤差Voxが大きくなる。数値の例によるとVox＝Io*Rx＝50(mV)である。ここで、電源１１０の電圧の標準値が1(V)であるとすると、各定電圧電源装置１００の間の出力電圧の誤差は、5％である。
【００７５】
一般的に、半導体集積回路において、動作保証できる電源電圧の誤差の範囲は、約5％である。よって、定電圧電源回路の誤差が、その保証できる誤差の範囲とほぼ同じである。従って、試験時において、良品である半導体集積回路を不良品として判断したり、不良品である半導体集積回路を良品として判断する等の不具合が生じやすくなる。
【００７６】
ここで、図７の定電圧電源回路１００と図１における定電圧電源回路４００とを比較する。各定電圧電源回路１００では、図７の抵抗のＹ接続３００を用いて出力電流の誤差Ioを0.2(A)に低減させても、負荷２００への出力電圧の誤差Voxは50(mV)である。一方、各定電圧電源回路４００では、出力電流の誤差Iyが0.2873(A)と比較的大きくても、出力電流が流れることによる負荷２００への出力電圧の誤差Voyはない。従って、定電圧電源回路４００の方が、出力電圧の誤差が小さい。
【００７７】
さらに、図７における定電圧電源回路１００は、複数の電源１１０、複数の演算増幅器１２０および複数の帰還回路１４０が必要である。それに対し、図１における定電圧電源回路４００は、１つの第１電源４１０、１つの第３演算増幅器４２０および１つの第１帰還回路４４０である。従って、定電圧電源回路１００と比較して定電圧電源回路４００が出力電流の差を小さくできる。
【００７８】
よって、第１演算増幅器４３０ａと第２演算増幅器４３０ｂとの間の特性または第１抵抗器４５０ａと第４抵抗器４５０ｂとの間の抵抗値が大きくばらついても、定電圧電源回路１００と比較して、定電圧電源回路４００は、出力電流の差および出力電圧の差を小さくできる。従って、半導体集積回路の動作を十分に保証することができる。それによって、出力構成単位４９０ａおよび出力構成単位４９０ｂは、等分された出力電流を、十分に小さな差の範囲内で、負荷２００へ供給できる。従って、定電圧電源回路４００では、図７における抵抗のY結合３００によって、出力電流を調節することが不要である（図８参照）。
【００７９】
抵抗のY結合３００による調節が不要であるので、定電圧電源回路４００では、出力電圧の降下による出力電圧のばらつきが生じない。従って、定電圧電源回路の出力電流が変化しても出力電圧の差が、その保証できる誤差の範囲内に十分含まれる。従って、試験時において、良品である半導体集積回路を不良品として判断したり、不良品である半導体集積回路を良品として判断する等の不具合が生じない。
【００８０】
図４において、図６の定電圧電源回路１００を構成するには、まず、図４の定電圧電源回路５００において、切替スイッチ５８６および帰還回路スイッチ５８７をONにし、切替スイッチ５８８および帰還回路スイッチ５９６をOFFにし、図５に示した定電圧電源回路１００と等価にする。さらに、出力側スイッチ５８０ａ、バイパススイッチ５８２ａ、帰還回路スイッチ５８４ａ、出力側スイッチ５８０ｂ、バイパススイッチ５８２ｂ、帰還回路スイッチ５８４ｂ、および帰還回路スイッチ５８７をONにすることによって、図６の定電圧電源回路１００が構成される。
【００８１】
出力側スイッチ５８０ａ、５８０ｂがONであることによって、第１演算増幅器５３０ａおよび第２演算増幅器５３０ｂからの出力電圧が負荷２００へ印加され、出力電流が負荷２００へ供給される。
【００８２】
帰還回路スイッチ５８４ａ、５８４ｂがONであることによって、第１帰還回路５４０ａおよび第２帰還回路５４０ｂが負荷２００への出力電圧をそれぞれ第３演算増幅器５２０ａおよび第４演算増幅器５２０ｂへ負帰還させる。
【００８３】
バイパススイッチ５８２ａがONしているときのバイパススイッチ５８２ａの抵抗値は、抵抗器５５２ａおよび抵抗器５５４ａの抵抗値と比べて、無視できるほど小さい。従って、バイパススイッチ５８２ａ、５８２ｂがONであることによって、バイパススイッチ５８２ａに並列に接続する第２抵抗器５５２ａとバイパススイッチ５８２ｂに並列に接続する第５抵抗器５５２ｂとがほぼ無視される。また、第３抵抗器５５４ａおよび第６抵抗器５５４ｂも第２抵抗器５５２ａおよび第５抵抗器５５２ｂと同様に、ほぼ無視される。
【００８４】
帰還回路スイッチ５８７がONであることによって、非試験時において、定電圧電源回路５００ｂの帰還回路を構成し、第４演算増幅器５２０ｂ、第２演算増幅器５３０ｂの飽和を防止する。
【００８５】
従って、図４の定電圧電源回路５００ａ、５００ｂがそれぞれ独立した電源回路として動作することができる。定電圧電源回路５００ａおよび定電圧電源回路５００ｂは、それぞれ独立しているので、複数の負荷２００を同時に試験することができる。
【００８６】
図４において、図７の定電圧電源回路１００を構成するには、まず、図４の定電圧電源回路５００において、切替スイッチ５８６および帰還回路スイッチ５８７をONにし、切替スイッチ５８８および帰還回路スイッチ５９６をOFFにし、図５に示した定電圧電源回路１００と等価にする。さらに、出力側スイッチ５８０ａ、帰還回路スイッチ５８４ａ、出力側スイッチ５８０ｂ、帰還回路スイッチ５８４ｂ、および帰還回路スイッチ５８７をONにし、バイパススイッチ５８２ａおよびバイパススイッチ５８２ｂをOFFにすることによって、図７の定電圧電源回路１００が構成される。
【００８７】
出力側スイッチ５８０ａ、帰還回路スイッチ５８４ａ、出力側スイッチ５８０ｂ、帰還回路スイッチ５８４ｂがONである。その理由は、定電圧電源回路５００ａおよび定電圧電源回路５００ｂをそれぞれ独立した定電圧電源回路として使用する場合と同様である。
【００８８】
バイパススイッチ５８２ａ、５８２ｂがOFFであることによって、バイパススイッチ５８２ａに並列に接続する第２抵抗器５５２ａおよびバイパススイッチ５８２ｂに並列に接続する第５抵抗器５５２ｂが無視されない。即ち、第１抵抗器５５０ａ、第２抵抗器５５２ａおよび第３抵抗器５５４ａが、互いに抵抗のΔ接続を形成する。第４抵抗器５５０ｂ、第５抵抗器５５２ｂおよび第６抵抗器５５４ｂが、互いに抵抗のΔ接続を形成する。
【００８９】
一般に、抵抗のΔ接続は、抵抗のY接続に変換できる。よって、図４の第１抵抗器５５０ａ、第２抵抗器５５２ａ、第３抵抗器５５４ａ、第４抵抗器５５０ｂ、第５抵抗器５５２ｂおよび第６抵抗器５５４ｂを変更することによって、抵抗器３１０を調節することができる。それによって、定電圧電源回路の出力を決めることができる。
【００９０】
従って、図４の定電圧電源回路５００ａ、５００ｂが各定電圧電源回路１００を負荷２００に対して並列に接続し、負荷２００へ大きな電流を供給する電源回路として動作することができる。定電圧電源回路５００ａおよび定電圧電源回路５００ｂは、負荷２００に対して並列に接続しているので、負荷２００へ大きな電流を供給することができる。
【００９１】
さらに、図４において、図１の定電圧電源回路４００を構成するには、まず、図４の定電圧電源回路５００において、切替スイッチ５８８および帰還回路スイッチ５９６をONにし、切替スイッチ５８６および帰還回路スイッチ５８７をOFFにする。
【００９２】
切替スイッチ５８６がOFFであることによって、第２演算増幅器５３０ｂは、第２電源５１０ｂおよび第４演算増幅器５２０ｂから開放される。切替スイッチ５８８がONであることによって、第２演算増幅器５３０ｂは、第１電源５１０ａからの電圧を第３演算増幅器５２０ａを介して入力する。帰還回路スイッチ５８７および帰還回路スイッチ５８４ｂがOFFであることによって、第２演算増幅器５３０ｂは、第２帰還回路５４０ｂから開放される。出力構成単位５９０が、第１帰還回路５４０ａを共通に使用する。出力構成単位５９０は、第２演算増幅器５３０ｂ、第４抵抗器５５０ｂ、電流測定用抵抗器５６０ｂおよび負荷２００と第２演算増幅器５３０ｂとの接続を開閉できる出力側スイッチ５８０ｂを有する。第２演算増幅器５３０ｂ、第４抵抗器５５０ｂおよび電流測定用抵抗器５６０ｂは、互いに直列に接続される。帰還回路スイッチ５９６がONであることによって、第４演算増幅器５２０ｂへの帰還回路を確保し、第４演算増幅器５２０ｂの飽和を防止する。これによって、図４の定電圧電源回路５００が、図１の定電圧電源回路４００と等価回路になる。
【００９３】
従って、出力側スイッチ５８０ａ、帰還回路スイッチ５８４ａ、出力側スイッチ５８０ｂおよびバイパススイッチ５８２ａをONまたはOFFすることによって、図２または図３の定電圧電源回路４００と等価の回路が実現される。バイパススイッチ５８２ｂは、ONまたはOFFのいずれでもよい。
【００９４】
非試験時のときは、図４の定電圧電源回路５００は、いずれの場合においても、出力側スイッチ５８０ａ、帰還回路スイッチ５８４ａ、出力側スイッチ５８０ｂ、帰還回路スイッチ５８４ｂをOFFにすることによって、定電圧電源回路５００aと定電圧電源回路５００ｂとの間に、または各定電圧電源回路５００ｂの間に電流が流れることを防止できる。非試験時のときは、帰還回路スイッチ５８７をONにすることによって、第４演算増幅器５２０ｂおよび第２演算増幅器５３０ｂの飽和を防止するのが好ましい。
【００９５】
本発明による定電圧電源回路内の抵抗器は、回路配線の抵抗を利用してもよい。例えば、回路配線であるドーピングされたポリシリコン、アルミニウム、Al-Si、Al-Si-Cu、Cu、金、銀などを抵抗器として利用してもよい。本発明による定電圧電源回路内のスイッチは、定電圧電源回路内の構成要素の間を接続し、開放できる部材であればよい。
従って、図４の定電圧電源回路は、スイッチのONまたはOFFをすることで、様々な条件における試験を行うことができる。また、図１または図４の定電圧電源回路では、出力構成単位４９０ｂ、５９０ｂの個数を増加させることができる。よって、各出力構成単位４９０ａ、４９０ｂ、５９０ａおよび５９０ｂに含まれる演算増幅器４３０ａ、４３０ｂ、５３０ａおよび５３０ｂが負荷２００へ供給できる電流量を制限した場合であっても、出力構成単位４９０ｂ、５９０ｂの個数を増加させることによって、負荷２００への出力電流を大きくすることができる。しかも、それぞれの演算増幅器４３０ａ、４３０ｂ、５３０ａおよび５３０ｂから負荷２００へ供給できる電流量を制限することによって、誤接続や一部未接続の場合であっても、大きな電流が集中することがない。従って、負荷２００への出力電流および消費電力の増加によって、誤作動または誤操作に伴う危険性が無くなる。また、図１または図４の定電圧電源回路は、高速性能および多種機能を有するSOCを試験することができる。さらに、図１または図４の定電圧電源回路は、高速性能および多種機能を有するSOCを試験するための試験装置が安価で提供できる。
【００９６】
図８は、図７の定電圧電源回路１００と図１の定電圧電源回路４００との出力電流の誤差の比較を示す。定電圧電源回路１００に比較し、定電圧電源回路４００の方が、出力電流が変化しても、出力電圧の誤差が小さい。
【００９７】
図９は、本発明による定電圧電源回路の実施の形態を備える半導体試験装置６００のブロック図を示す。半導体試験装置６００は、タイミング発生器６５０、パターン発生器６６０、波形整形器６７０、信号入出力部６８０、比較器６９０および不良解析メモリ６２０を備える。
【００９８】
タイミング発生器６５０が、基準クロック信号６５２をパターン発生器６６０に出力する。パターン発生器６６０は、基準クロック信号６５２に基づいて、被試験デバイス７００に供給される供給される第１制御信号６４６および第２制御信号６４８を含む入力試験信号を生成する。パターン発生器６６０で生成された入力試験信号は、波形整形器６７０に供給される。
【００９９】
タイミング発生器６５０が、波形整形器６７０にタイミング制御信号６５４を供給する。波形整形器６７０は、被試験デバイス７００の特性に適合するように、タイミング制御信号６５４に基づいて、入力試験信号の波形を整形する。波形整形器６７０は、波形を整形された第１制御信号６７６および第２制御信号６７８を信号入出力部６８０に供給する。
【０１００】
信号入出力部６８０は、定電圧電源回路を有する。定電圧電源回路は、試験時に被試験デバイス７００へ定電圧を印加する。定電圧電源回路は、被試験デバイス７００の動作によって変化する出力電流を測定し、被試験デバイス７００の良否を判断する。
【０１０１】
信号入出力部６８０は、被試験デバイス７００に入力試験信号を供給する。第１制御信号６７６は、被試験デバイス７００に入力される。制御信号６７６によって、被試験デバイス７００は、その特性に応じた動作周波数で待機状態から動作状態へ、または動作状態から待機状態へと切り替わる。第２制御信号６７８は、信号入出力部６８０内にある定電圧電源回路に入力される。第２制御信号６７８は、定電圧電源回路内に配備されるスイッチを制御する。それによって、例えば、図５、図１または図４の定電圧電源回路を、図６、図７、図２または図３のうちの所望の定電圧電源回路を選択できる。したがって、被試験デバイス７００が、高速性能および多種機能を有するSOCの場合であっても、本実施例の試験装置は、定電圧電源回路の選択によって、多様な試験を行うことができる。
【０１０２】
本実施例において、定電圧電源回路内に配備されるスイッチを制御する制御装置は、パターン発生器６６０または波形整形器６７０に含まれる。ただし、定電圧電源回路内に配備されるスイッチを制御する制御装置は、試験装置内で独立した制御装置としてもよい。さらに、定電圧電源回路内に配備されるスイッチを制御する制御装置は、試験装置の外部に備えらていてもよい。例えば、試験装置の外部にあるコンピュータまたはワークステーションが、定電圧電源回路内に配備されるスイッチを制御してもよい。
【０１０３】
信号入出力部６８０内にある定電圧電源回路が被試験デバイス７００に電圧印加する際に、定電圧電源回路から被試験デバイス７００へ流れる電流値が、測定される。信号入出力部６８０は、定電圧電源回路から被試験デバイス７００へ流れる電流の測定値を含む電流測定値信号６８２を比較器６９０に出力する。
【０１０４】
また、パターン発生器６６０が、入力試験信号に基づいて正常な被試験デバイスの応答結果として被試験デバイス７００から出力されるべき期待値信号６９２を生成し、比較器６９０に出力する。
【０１０５】
比較器６９０は、電流測定値信号６８２と期待値信号６９２とを比較する。比較器６９０において、電流測定値信号６８２と期待値信号６９２との差が、所定の範囲にある場合は、被試験デバイス７００が良品であることが判別される。電流測定値信号６８２と期待値信号６９２との差が、所定の範囲にない場合は、被試験デバイス７００に不良箇所があることが判別される。比較器６９０は、被試験デバイス７００の良否判定結果６９４をパターン発生器６６０に供給する。また、比較器６９０は、被試験デバイス７００の電流測定値信号６９６を不良解析メモリ６２０に供給する。
【０１０６】
パターン発生器６６０は、被試験デバイス７００に不良箇所が存在する判定結果６９４を受け取ると、不良解析メモリ６２０に対して、不良箇所検出時の第１制御信号６４６および第２制御信号６４８を出力する。不良解析メモリ６２０に入力される各信号は、後の不良救済または不良解析のために記憶される。
【０１０７】
また、電流測定値信号６８２を試験装置の外部にあるコンピュータまたはワークステーションへ出力し、それによって、そのコンピュータまたはワークステーションに所定の動作を行わせてもよい。
【０１０８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１０９】
【発明の効果】
上記説明から明らかなように、本発明による定電圧電源回路または試験装置は、誤作動または誤操作に装置の破壊による危険性が無くなる。また、高速性能および多種機能を有するSOCを試験することができる。高速性能および多種機能を有するSOCを試験するための試験装置が安価で提供できる。
【図面の簡単な説明】
【図１】本発明による定電圧電源回路の１つの実施の形態の回路図。
【図２】図１の定電圧電源回路が、負荷へ大きな電流を供給する場合の等価回路図。
【図３】図１の定電圧電源装置において、非試験時の場合の定電圧電源回路４００と等価の定電圧電源回路図。
【図４】本発明による定電圧電源回路の他の実施の形態の回路図。
【図５】並列して配置される独立した複数の定電圧電源回路の回路図。
【図６】図５の各定電圧電源回路がそれぞれ独立した電源回路として動作する場合の定電圧電源回路と等価の定電圧電源回路図。
【図７】図５の各定電圧電源回路を負荷に対して並列に接続し、負荷へ大きな電流を供給する電源回路として動作する場合の定電圧電源回路と等価の定電圧電源回路の図。
【図８】図７の定電圧電源回路と図１の定電圧電源回路との出力電流の差の比較を示す図。
【図９】本発明による定電圧電源回路の実施の形態を備える半導体試験装置のブロック図。
【符号の説明】
１００、４００、５００  定電圧電源回路
２００  負荷
１１０、４１０、５１０  電源
１５０、１５２、１５４、１５６、１５８、３１０、３２０、３３０、４５０、４５２、４５６、４５８、４６０、５５０、５５２、５５６、５５８  抵抗器
１２０、１３０、１６２、４２０、４３０、４６２、５２０、５３０、５６２  演算増幅器
１８０、１８２、１８４、４８０、４８２、４８４、４８６、５８０、５８２、５８４、５８６、５８７、５８８  スイッチ
１４０、４４０、５４０  帰還回路
１６０、４６０、５６０  電流測定用抵抗器
１６４、４６４、５６４  ADC
１９０  抵抗のΔ接続
３００  抵抗のY接続
４９０、５９０  出力構成単位
６００  試験装置
６２０  不良解析メモリ
６５０  タイミング発生器
６６０  パターン発生器
６７０  波形整形器
６８０  信号入出力部
６９０  比較器
【図１】
0004594474.tif 000002
【図２】
0004594474.tif 000003
【図３】
0004594474.tif 000004
【図４】
0004594474.tif 000005
【図５】
0004594474.tif 000006
【図６】
0004594474.tif 000007
【図７】
0004594474.tif 000008
【図８】
0004594474.tif 000009
【図９】
0004594474.tif 000010