(57)【特許請求の範囲】
【請求項１】
導電性基板を給電層とするメッキにより、絶縁層の開口部のところで導電性基板と電気的に接続したリードが絶縁層を介して導電性基板上に二次元的に配置されており、該リード形成面側にカバー絶縁層が形成され、該カバー絶縁層には各リードに対応してその一部を露出させる開口部が形成され、各開口部にリードの外部端子が形成されており、導電性基板を選択的にエッチングすることによりリードは独立した状態になっており、導電性基板が選択的にエッチング除去されたところに半導体素子を支持するダイパッドを有するリードフレームであって、メッキの際の給電層として機能した導電性基板が補強板としての役割を有することを特徴とするリードフレーム。
【請求項２】
グランド層及びスティフナーのための厚い導電層と、配線層のための薄い導電層と、これらの間の絶縁層とからなる三層の金属積層板に、薄い導電層自身により或いは該導電層上に形成した別の金属層により複数のリードを形成する工程と、金属積層板の厚い導電層の一部が露出するように絶縁層に開口部を形成する工程と、メッキにより絶縁層の開口部に導電層を形成して厚い導電層とリードの一部を電気的に接続する工程と、金属積層板のリード形成面側にリードを覆う厚さのカバー絶縁層をリードを露出させる開口を有するように選択的に形成する工程と、カバー絶縁層をマスクとしてメッキによりリードの表面に外部端子を形成する工程と、グランド層及びスティフナーとして用いるために該厚い導電層を選択的にエッチングする工程と、を少なくとも行うことを特徴とするリードフレームの製造方法。
【請求項３】
請求項１に記載のリードフレームと、そのリードフレームの絶縁層及びリードの形成された面に接着層を介して表面に接着され、各電極がリードフレームの各リードの半導体素子側端子と接続された半導体素子とからなることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リードフレーム、特に絶縁層をベースにしてリードが形成されたリードフレームと、該リードフレームを三層以上の多層構造の金属積層板をベースとして製造する方法と、そのリードフレームを用いて半導体素子が実装された半導体装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化及び小型化の傾向から、それに用いられる半導体装置は、ＬＳＩのＡＳＩＣに代表されるようにますます高集積化、高機能化が進んでいる。高集積化、高機能化された半導体装置においては、信号の高速処理のためにパッケージ内のインダクタンスが無視できない状況となるので、そのインダクタンスの低減のために電源及びグランドの接続端子数を多くし、実質的なインダクタンスを下げることで対応してきた。このため、半導体の高集積化、高機能化は外部端子（ｐｉｎ）の総数の増加を促すことになり、ますますの多ピン化が求められ、これに対応して先端のファインなＬ／Ｆ等やＢＧＡ、ＣＳＰに代表されるようなパッケージが普及してきた。
【０００３】
上記の如き技術分野でリードフレームの製造方法として、特開平９−２４６４４５号公報に記載のものが知られている。具体的には、厚い層と薄い層とをエッチングストップ層を介して積層した金属積層板を準備し、その薄い層側に複数のリードを形成した後、金属積層板のリード形成面側に該リードを覆う厚さの絶縁層を少なくともリードを露出させる開口を有するように選択的に形成し、さらに厚い層における複数のリードが形成されたリード形成領域に当たる部分をエッチングストップ層に対して浸食性の弱いエッチング液によって選択的にエッチングし、リードをマスクとして少なくともエッチングストップ層をエッチングし、各リード間を互いに電気的に分離独立させることでフィルム回路を形成する。そして、フィルム回路の主部の裏面に矩形リング状の補強板をクッション性を有した接着剤を介して接着するものである。その後、各リードの端部にバンプを形成する。このバンプは半導体素子側に形成する場合もあるし、全く形成しない場合もある。続いて、補強板付きフィルム回路に対し、半導体素子の組付け及びヒートシンクの組付けを行って半導体装置を完成する。
【０００４】
【発明が解決しようとする課題】
従来の技術で述べた製造方法は、得られたリードフレームにおいて絶縁層とリードとの半導体素子側の表面が面一になるので凹凸のない面を半導体素子の表面と接着させることができて十分な接着力が得られるという利点や、リードの絶縁層からはみ出した部分の先端を半導体素子側の端子とすることによってその端子をボンディングするに当たってカットする必要がなく作業時間を短縮できるという利点など、多くの優れた面を有しているが、一方では次のような問題点を抱えている。
【０００５】
すなわち、特開平９−２４６４４５号公報に開示された製造方法では、アルミニウム等からなる矩形リング状の補強板（スティフナー）を回路部材とは別工程にて作製し、この補強板を回路部材であるフィルム回路に対してクッション性のある接着剤で貼り付ける工程を行っているが、この貼り合わせ工程が難しく、コスト高の要因になっていた。
【０００６】
また、配線層が二次元的に形成されているため、この配線層にグランドラインを付加することは配線ピッチをさらに微細にする必要があり、外部端子の増加を伴うことになると言った問題点もあった。
【０００７】
本発明は、上記のような問題点に鑑みてなされたものであり、その目的とするところは、製造工程の簡略化を可能としたリードフレームを提供し、併せてその製造方法並びにそれを使用した半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明のリードフレームは、導電性基板を給電層とするメッキにより、絶縁層の開口部のところで導電性基板と電気的に接続したリードが絶縁層を介して導電性基板上に二次元的に配置されており、該リード形成面側にカバー絶縁層が形成され、該カバー絶縁層には各リードに対応してその一部を露出させる開口部が形成され、各開口部にリードの外部端子が形成されており、導電性基板を選択的にエッチングすることによりリードは独立した状態になっており、導電性基板が選択的にエッチング除去されたところに半導体素子を支持するダイパッドを有するリードフレームであって、メッキの際の給電層として機能した導電性基板が補強板としての役割を有することを特徴としている。
【０００９】
また、本発明のリードフレームの製造方法は、グランド層及びスティフナーのための厚い導電層と、配線層のための薄い導電層と、これらの間の絶縁層とからなる三層の金属積層板に、薄い導電層自身により或いは該導電層上に形成した別の金属層により複数のリードを形成する工程と、金属積層板の厚い導電層の一部が露出するように絶縁層に開口部を形成する工程と、絶縁層の開口部に導電層を形成して厚い導電層とリードの一部を電気的に接続する工程と、金属積層板のリード形成面側にリードを覆う厚さの絶縁層を少なくともリードを露出させる開口を有するように選択的に形成する工程と、厚い導電層に対して侵食性の弱いエッチング液にて選択的にエッチングする工程と、を少なくとも有する。
【００１０】
そして、本発明の半導体装置は、上記構成のリードフレームと、そのリードフレームの絶縁層及びリードの形成された面に接着層を介して表面に接着され、各電極がリードフレームの各リードの半導体素子側端子と接続された半導体素子とからなることを特徴とする。
【００１１】
【発明の実施の形態】
図１は本発明に係るリードフレームの一例を示す断面図である。
【００１２】
図１において１は導電性基板で、その導電性基板１上には絶縁層２を介して二次元的に形成されたリード３，３’がメッキにより形成されている。４はリード形成面側に形成されたカバー絶縁層で、そのカバー絶縁層４には各リード３，３’に対応してそれを露出させる開口部が形成され、各開口部にはリード３，３’の外部端子５が形成されている。そして、導電性基板１を選択的にエッチングすることにより、リード３，３’はカバー絶縁層４に支持された独立した状態になっており、また半導体素子を支持するダイパッド６を有した構造になっている。導電性基板１は、このリードフレームの製造工程においてメッキの際の給電層として機能するとともに、補強板としての役割を有している。
【００１３】
導電性基板１は選択的エッチング時にリード３と電気的に完全に切り離されないので、このリード３と半導体素子側のグランド端子とを接続することにより導電性基板１とリード３はグランド層としての役割を果たす。また、導電性基板１は選択的エッチング時にリード３’と電気的に完全に切り離されるので、半導体素子側の信号端子をリード３’に接続することができる。
【００１４】
図２（Ａ）〜（Ｄ）はそれぞれ図１におけるＡ位置、Ｂ位置、Ｃ位置、Ｄ位置での断面図である。
【００１５】
図２（Ａ）では、補強板の役割を有する導電性基板１と選択的エッチング時に開口した部分から露出した半導体素子側のリード端子とダイパッド６が示されている。図２（Ｂ）では、導電性基板１に接続するために絶縁層２に開口したリード端子と、半導体素子側のリード端子とダイパッド６が示されている。図２（Ｃ）では、カバー絶縁層４上に形成されたリード３，３’の配線とダイパッド６が示されている。また図２（Ｄ）では、カバー絶縁層４の開口部に形成された外部端子６が示されている。
【００１６】
図３は本発明に係るリードフレームの製造手順の一例を示す工程図である。
【００１７】
まず、図３（Ａ）に示すように三層構造の金属積層板１０を用意する。この積層板はグランド層及びスティフナーのための例えば１５０μｍの厚銅層１１と、例えば２５μｍの絶縁層１２と、配線層のための例えば厚さ３０μｍの薄銅層１３を積層したものである。
【００１８】
次に、図３（Ｂ）に示すように、金属積層板１０における薄銅層１３により配線リード部１４を形成する。具体的には、薄銅層１３の上にレジストを塗布し、マスクを介しての露光とそれに続く現像によりリードを形成すべきパターンに製版した後、パターニングされたレジストをマスクとして薄銅層１３をエッチングすることにより形成する。
【００１９】
なお、このような配線リード部１４は、上記の他にアディティブ法により形成することも可能である。すなわち、薄銅層１３上にレジストを塗布して製版を施し、メッキにより配線層を形成した後、例えばフラッシュエッチングにより、薄銅層１３とメッキにより形成した配線層の一部を取り除くことにより配線リード部を形成することができる。
【００２０】
次に、配線リード部１４と厚銅層１１を接続する。このためにまず上記工程で形成したリード１４の上からレジストを塗布して製版を施し、絶縁層１２をエッチングした後、マスクに使用したレジストを剥離することで、図３（Ｃ）に示すように絶縁層１２に開口を形成する。次いで、その絶縁層１２の開口した部分に、例えば２μｍ厚のＮｉメッキ、１μｍ厚のＡｕメッキ、１０μｍ厚のＮｉメッキを形成する。１０μｍ厚のＮｉメッキは後述の選択エッチング時のエッチングストッパー層として用いるためである。また、２μｍ厚のＮｉメッキは１μｍ厚のＡｕメッキ層のＣｕメッキ層への拡散を防止するために行う。
【００２１】
続いて、上記Ｎｉ／Ａｕ／Ｎｉメッキ層の上にＣｕメッキを開口部が充填される高さまで形成する。これにより、図３（Ｄ）に示すように、グランド層としての厚銅層１１と配線層としてのリード１５の一部が、開口部に形成された導電層により電気的に接続され、リードフレーム中央部にダイパッド１６が形成される。
【００２２】
次に、図３（Ｅ）に示すように、形成されたダイパッド１６とリード１５を覆うようにカバー絶縁層１７をラミネートした後、レジストを塗布して製版を施し、カバー絶縁層１７をエッチングして、図３（Ｆ）に示すように、リード１５を露出させる開口を形成する。そして、図３（Ｇ）に示すように、上記カバー絶縁層１７をマスクとしてリード１５の表面に外部端子１８を形成する。この外部端子１８は、ニッケルメッキ、Ａｕメッキ及び半田メッキにより形成される。
【００２３】
続いて、金属積層板の裏側に位置する厚銅層１１をグランド層とパッケージ補強となるスティフナーとして用いるために、図３（Ｈ）に示すように選択的にエッチングする。具体的には、グランド層及びスティフナーを形成すべきパターンに対してレジストを塗布して製版を施し、そのパターニングされたレジストをマスクとして厚銅層１１をエッチングすることにより形成する。
【００２４】
このエッチングは、例えば有機アルカリ系のエッチング液を用いて行う。なぜならば、このエッチング液は銅を侵すがＮｉを侵さず、Ｎｉメッキ層がエッチングストッパーとしての役割を果たすことができるからである。
【００２５】
この選択エッチングにて表面に露出したＮｉメッキ層は選択エッチングにより除去することが可能である。例えばＨ2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液を用いて行う。なぜならば、このエッチング液はＮｉを侵すがＡｕを侵さず、Ａｕメッキ層がエッチングストッパーとしての役割を果たすことができる。
【００２６】
上記の工程により形成されたリードフレームには、メッキにて形成されたワイヤーボンドエリアに直接ワイヤーボンドにて半導体素子とリードフレームを電気的に接続することができる。図４はリードフレームに半導体素子２０をワイヤーボンド接続した半導体装置の断面図である。
【００２７】
また、リード形成時のＮｉ／Ａｕ／Ｎｉメッキの一層目のＮｉを例えば２０μｍ厚のメッキにて形成すると、選択エッチング時にこのＮｉが除去され、絶縁層との段差が２０μｍ形成される。この段差を有することにより、半導体素子をフリップチップ接続することが可能である。図５はリードフレームに半導体素子２０をフリップチップ接続した半導体装置の断面図である。
【００２８】
なお、本発明の実施の形態として、フィルムキャリア（ＴＡＢ）等でも、同様にして実施可能であることは言うまでもない。
【００２９】
【発明の効果】
以上説明したように、本発明のリードフレームは、補強板であるスティフナーを別工程にて貼り付ける必要がなく、配線層形成及びグランド層形成の工程にてスティフナーとグランド層を形成することができ、製造工程の簡略化を図ることができる。
【００３０】
また、スティフナー及びグランド層を同一層としてもつことにより、信号線の直上にグランド層が得られ、クロストークのノイズの低減や静電シールド等の電気特性上有効な効果を得ることができ、さらに絶縁層上にリードの配線部を有することにより、電気的信頼性を向上することができる。
【図面の簡単な説明】
【図１】  本発明に係るリードフレームの一例を示す断面図である。
【図２】  図２（Ａ）〜（Ｄ）はそれぞれ図１におけるＡ位置、Ｂ位置、Ｃ位置、Ｄ位置での断面図である。
【図３】  本発明に係るリードフレームの製造手順の一例を示す工程図である。
【図４】  リードフレームに半導体素子をワイヤーボンド接続により接続した半導体装置の断面図である。
【図５】  リードフレームに半導体素子をフリップチップ接続により接続した半導体装置の断面図である。
【符号の説明】
１  導電性基板
２  絶縁層
３，３’  リード
４  カバー絶縁層
５  外部端子
６  ダイパッド
１０  金属積層板
１１  厚銅層
１２  絶縁層
１３  薄銅層
１４  配線リード部
１５  リード
１６  ダイパッド
１７  カバー絶縁層
１８  外部端子
２０  半導体素子
【図１】
0004400802.tif 000002
【図２】
0004400802.tif 000003
【図３】
0004400802.tif 000004
【図４】
0004400802.tif 000005
【図５】
0004400802.tif 000006