(57)【特許請求の範囲】
【請求項１】
基板上に第１マスク工程で、ゲート配線とゲート電極を形成する段階と；
前記ゲート配線とゲート電極上部にゲート絶縁膜と純粋非晶質シリコン層、不純物非晶質シリコン層、及び金属層を順に蒸着する段階と；
前記金属層上部にフォトレジスト層を塗布する段階と；
第２マスク工程を通して前記フォトレジスト層を露光及び現像して、第１厚さとソース電極とドレイン電極との間の第１部分とコンタクトホールに対応する第２部分とに対応して前記第１厚さより薄い第２厚さを有するフォトレジストパターンを形成する段階と；
前記フォトレジストパターンにより露出された前記金属層、不純物非晶質シリコン層及び前記非晶質シリコン層をパターン化してソース及びドレインパターンと、データ配線、不純物非晶質シリコンパターン及びアクティブ層を形成する段階と；
除灰工程を通して前記フォトレジストパターンの第２厚さを除去して前記ソース及びドレインパターンを露出させる段階と；
前記フォトレジストパターンにより露出された前記ソース及びドレインパターンと不純物非晶質シリコンパターンをパターニングして、ドレイン電極下部のオーミックコンタクト層の終端と前記ドレイン電極の終端が一致し、前記アクティブ層の幅が前記ドレイン電極及び前記オーミックコンタクト層よりも広い幅を有するよう、ソース及びドレイン電極とオーミックコンタクト層を形成する段階と；
前記基板の全面に保護膜を形成する段階と；
第３マスク工程で前記保護膜をパターン化し、前記アクティブ層上部に配置して前記ドレイン電極と前記アクティブ層を露出させるコンタクトホールを形成する段階と；
第４マスク工程で、前記保護膜上に前記コンタクトホールを通してドレイン電極と接触する画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレー基板の製造方法。
【請求項２】
前記第２マスク工程は、マスクを利用してなされ、前記マスクは透過領域と遮断領域、及び半透過領域を含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
【請求項３】
前記フォトレジストパターンの第１厚さは、前記マスクの遮断領域に対応し、前記フォトレジストパターンの第２厚さは、前記マスクの半透過領域に対応することを特徴とする請求項２に記載の液晶表示装置用アレー基板の製造方法。
【請求項４】
前記アクティブ層は、前記ソース及びドレイン電極間の第１部分と前記コンタクトホールに対応する第２部分を除いて前記データ配線、ソース及びドレイン電極と同一の形状を有することを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
【請求項５】
前記ソース電極は、“Ｕ”字形態を有し、前記ドレイン電極を囲んでいることを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
【請求項６】
前記コンタクトホールは、前記ドレイン電極の側面を露出させることを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
【請求項７】
前記アクティブ層は、非晶質シリコンで形成されることを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
【請求項８】
前記オーミックコンタクト層は、前記データ配線、前記ソース及びドレイン電極と同一の形状を有することを特徴とする請求項１に記載の液晶表示装置用アレー基板の製造方法。
【請求項９】
前記オーミックコンタクト層は、不純物非晶質シリコンで形成されることを特徴とする請求項８に記載の液晶表示装置用アレー基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に液晶表示装置用アレー基板の製造方法に関する。
【０００２】
【従来の技術】
図１は、一般的な液晶表示装置を概略的に示した平面図である。図示したように、一般的な液晶表示装置１１は、ブラックマトリックス６と赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブカラーフィルタでなされたカラーフィルタ層７、及び前記カラーフィルタ層７の上部に蒸着された共通電極９が形成された上部基板５と、画素領域Ｐと画素領域上に形成された画素電極５２とスイッチング素子Ｔを含んだアレー配線が形成された下部基板２２で構成され、前記上部基板５と下部基板２２間には液晶１５が充填されている。
【０００３】
前記下部基板２２は、アレー基板とも言い、スイッチング素子である薄膜トランジスタＴをマトリックス状（ｍａｔｒｉｘ  ｔｙｐｅ）に配置してなり、このような複数の薄膜トランジスタを交差して経由するゲート配線１２とデータ配線３８が形成される。
【０００４】
前記画素領域Ｐは、前記ゲート配線１２とデータ配線３８が交差して定義される領域である。前記画素領域Ｐ上に形成される画素電極５２はインジウム−スズ−オキサイド（ｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅ：ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００５】
前述したように構成される液晶表示装置は、前記薄膜トランジスタＴと前記薄膜トランジスタに連結された画素電極５２がマトリックス内に存在することによって映像を表示する。
【０００６】
前記ゲート配線１２は、前記薄膜トランジスタＴの第１電極であるゲート電極を駆動するパルス電圧を伝達し、前記データ配線３８は前記薄膜トランジスタＴの第２電極であるソース電極を駆動する信号電圧を伝達する手段である。
【０００７】
前述したような構成を有する液晶パネルは、液晶の電気光学的効果に起因して駆動される。詳細に説明すれば、前記液晶１５層は、自発分極（Ｓｐｏｎｔａｎｅｏｕｓ  Ｐｏｌａｒｉｚａｔｉｏｎ）特性を有する誘電異方性物質であり、電圧が印加されれば自発分極により双極子（ｄｉｐｏｌｅ）を形成することにより電界の印加方向によって分子の配列方向が変わる特性を有する。したがって、このような配列状態により光学的特性が変わることによって電気的な光変調が生じるようになる。このような液晶の光変調現象により、光を遮断または通過させる方法でイメージを具現するようになる。
【０００８】
図２を参照して前述したアレー基板の構成をさらに詳細に説明する。図２は、液晶表示装置用アレー基板の一部を概略的に示した拡大平面図である。図示したように、ゲート配線１２とデータ配線３８が直交して画素領域Ｐを定義し、前記ゲート配線１２とデータ配線３８の交差点にスイッチング素子である薄膜トランジスタＴを配置する。前記薄膜トランジスタＴは、前記ゲート配線１２と連結されて走査信号の印加を受けるゲート電極１４と、前記データ配線３８と連結されてデータ信号の印加を受けるソース電極４０及びこれとは所定間隔離隔されたドレイン電極４２で構成される。また、前記ゲート電極１４上部に構成されて前記ソース電極４０及びドレイン電極４２と接触するアクティブ層３２を含む。
【０００９】
前記ゲート配線１２の上部にはアイランド状の金属パターン２８が形成されていて、前記金属パターン２８は画素領域Ｐ内に形成された透明画素電極５２と接触する。このような構成で、前記ゲート配線１２の一部は、第１ストレージキャパシタ電極として機能し、前記画素電極５２と側面接触する金属パターン２８は第２ストレージキャパシタ電極として機能する。
【００１０】
前記第１ストレージキャパシタ電極と前記第２ストレージキャパシタ電極間には誘電体の役割を有するゲート絶縁膜（図示せず）を配置し、第１及び第２ストレージキャパシタ電極はストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ：Ｃｓｔ）を構成することができる。このとき、図示しなかったが、前記アクティブ層３２とソース及びドレイン電極４０、４２間にはオーミックコンタクト層（図示せず）が構成され、前記アクティブ層とオーミックコンタクト層を形成する純粋非晶質シリコン層と不純物非晶質シリコン層がパターン化されて前記データ配線３８の下部に延びた第１パターン３５が形成されると同時に、前記金属パターン２８の下部には第２パターン２９が形成される。
【００１１】
前述したようなアレー基板の構成は、従来の４マスク工程で製作されたものであり、前記ドレイン電極と接触する部分の画素電極が断線される場合が発生して表示不良を誘発する場合がある。これは４マスク工程上発生しやすい不良であり、以下、工程を通して詳細に説明する。
【００１２】
図面を参照して従来の４マスク工程を利用したアレー基板の製造工程を説明する。図３（Ａ）ないし（Ｃ）、図４（Ａ）ないし（Ｃ）、図５（Ａ）と（Ｂ）、及び図６（Ａ）と（Ｂ）は、従来の液晶表示装置用アレー基板の製造方法を図示したものであって、図２のＤ領域に対応する。図３（Ａ）と図４（Ａ）、図５（Ａ）及び図６（Ａ）は、従来のアレー基板の製造方法を示した平面図であって、図３（Ｂ）と（Ｃ）、図４（Ｂ）と（Ｃ）、図５（Ｂ）、及び図６（Ｂ）は各々図３（Ａ）のＩＩＩ−ＩＩＩ線、図４（Ａ）のＩＶ−ＩＶ線、図５（Ａ）のＶ−Ｖ線、及び図６（Ａ）のＶＩ−ＶＩ線を沿って切断した断面図である。
【００１３】
まず、図３（Ａ）と（Ｂ）に示したように、透明な絶縁基板２２上に第１金属層を形成した後、第１マスク工程で、ゲート配線１２とゲート電極１４を形成する。前記ゲート電極の物質としては、アルミニウム（Ａｌ）、アルミニウム合金、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）のような多様な導電性金属を用いることができ、特にアルミニウム（Ａｌ）とアルミニウム合金を用いる場合にはモリブデン（Ｍｏ）やクロム（Ｃｒ）等を用いて二重層で構成する。
【００１４】
前記ゲート配線１２とゲート電極１４が形成された基板２２の全面に第１絶縁膜であるゲート絶縁膜１６と、純粋非晶質シリコン層１８と、不純物非晶質シリコン層２０と、第２金属層２４を積層する。このとき、前記ゲート絶縁膜１６は、窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループ中選択された一つを蒸着して形成し、前記第２金属層２４は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）などの導電性金属物質中選択された一つを蒸着して形成する。
【００１５】
次に、図３（Ｃ）に示したように、前記第２金属層２４が形成された基板の全面にフォトレジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ：以下“ＰＲ”層と称する）を塗布してＰＲ層２６を形成する。このとき、前記ＰＲ層２６は、光を受けた部分が露光されて現像されるポジティブ型（ｐｏｓｉｔｉｖｅ  ｔｙｐｅ）を用いることとする。
【００１６】
前記ＰＲ層２６が形成された基板２２の上部に透過領域Ａと遮断領域Ｂとスリット領域である半透過領域Ｃで構成されたマスク５０を配置させる。前記半透過領域Ｃは、前記ゲート電極１４上部の一部領域に対応して配置するようにする。続いて、前記マスク５０の上部に光を照射する露光工程（ｅｘｐｏｓｕｒｅ）を進める。このとき、前記半透過領域Ｃに対応するＰＲ層２６は、前記透過領域Ａに比べて一部分のみ露光される。
【００１７】
次に、図４（Ａ）と（Ｂ）に示したように、露光された部分を除去する現像工程（ｄｅｖｅｌｏｐ）を進める。したがって、前記ゲート電極１４の上部には相異なる厚さを有するＰＲパターン２６ａが形成される。前記ＰＲパターン２６ａ中厚さが薄い部分は、前記マスク５０の半透過領域Ｃに対応した部分である。
【００１８】
続いて、前記ＰＲパターン２６ａ間に露出された第２金属層２４を湿式エッチング方式でエッチングした後、下部の不純物非晶質シリコン層２０と純粋非晶質シリコン層１８を乾式エッチングを通して除去する工程を進めて、前記ゲート電極１４の上部にソース／ドレイン電極パターン２８を形成して、前記ソース／ドレイン電極パターン２８から１方向に延びたデータ配線３８を形成する。
【００１９】
同時に、前記純粋非晶質シリコン層１８と、不純物非晶質シリコン層２０は、前記ソース／ドレイン電極パターン２８とデータ配線３８の下部に同一な形状でパターン化されてアクティブ層３２と不純物非晶質シリコンパターン３０ａが形成される。
【００２０】
続いて、図示しなかったが前記ＰＲパターン２６ａの一部を除去する除灰工程（ａｓhｉｎｇ  ｐｒｏｃｅｓｓｉｎｇ）を進めて、前記薄い厚さのＰＲパターン２６ａ一部を除去して下部のソース／ドレイン電極パターン２８の一部を露出する工程を進める。前記除灰工程中、前記ＰＲパターン２６ａの縁も一部除去されてその下部のソース／ドレイン電極パターン２８が露出される。
【００２１】
次に、図４（Ｃ）に示す工程を進める。この工程は、露出されたソース／ドレイン電極パターン（図４（Ｂ）の２８）の一部とその下部の不純物非晶質シリコンパターン３０ａを除去する工程であって、相互離隔されたソース及びドレイン電極４０、４２とオーミックコンタクト層３０が形成される。このとき、前記ソース電極４０とドレイン電極４２間の離隔された領域は、前記マスク（図３Ｃの５０）の半透過領域Ｃに対応する領域である。また、前記ソース電極４０は、“Ｕ”状で構成して、前記ドレイン電極４２は一部が前記ソース電極４２の内部に所定間隔離隔されてソース電極４０がドレイン電極４２を囲むように構成する。
【００２２】
前述したような第２マスク工程で、ソース及びドレイン電極４０、４２とアクティブ層３２とオーミックコンタクト層３０とデータ配線３８を形成することができる。
【００２３】
次に、図５（Ａ）と（Ｂ）に示したように、前記ソース及びドレイン電極４０、４２が形成された基板２２の全面にベンゾシクロブテン（ＢＣＢ）とアクリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）を含む透明な有機絶縁物質グループまたは窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループ中選択された一つを蒸着して保護膜４６を形成する。前記保護膜４６を第３マスク工程でパターン化して、前記ドレイン電極４２の一部を露出するドレインコンタクトホール４８を形成する。
【００２４】
前述したように、ソース電極４０が“Ｕ”字形態に形成されるので、前記ソース電極４０とドレイン電極４２間のチャネル長さＬを短くし、チャネル幅Ｗを広くして電荷の移動度（ｍｏｂｉｌｉｔｙ）を改善することができる構成である。
【００２５】
前記ドレインコンタクトホール４８は、ドレイン電極４２の側面にかけて形成されるが、このとき、前記保護膜４６をエッチングする間下部のゲート絶縁膜１６がエッチングされうる。このような場合には、ゲート絶縁膜１６による前記ドレイン電極４２の側面に段差Ｅが発生するために、これによる上部層の蒸着不良を誘発できる。
【００２６】
次に、図６（Ａ）と（Ｂ）に示したように、前記保護膜４６の上部にインジウム−スズ−オキサイド（ＩＴＯ）と、インジウム−酸化亜鉛（ＩＺＯ）を含んだ透明な有機絶縁物質グループ中選択された一つを蒸着してパターン化し、前記ドレイン電極４２と接触する画素電極５２を形成する。このとき、前記画素電極５２は、ドレインコンタクトホール４８の段差Ｅにより断線される不良が発生する。
【００２７】
【発明が解決しようとする課題】
前述したような従来の４マスク製造工程でアレー基板を製作すれば、ドレインコンタクトホール４８が形成される部分でドレイン電極４２の内側に前記ゲート絶縁膜１６がアンダーエッチ（ｕｎｄｅｒ  ｅｔｃh）されて、前記ドレイン電極４２と接触する画素電極５２が断線される不良が発生する。
【００２８】
本発明は前述したような問題を解決するために提案されたものであって、前記ドレイン電極の一側に下部のアクティブ層をさらに延ばして、前記保護膜をエッチングする工程中ドレイン電極下部のゲート絶縁膜がエッチングされることを防止することを目的とする。
【００３５】
【課題を解決するための手段】
前記した目的を達成するための本発明による液晶表示装置用アレー基板の製造方法は、基板上に第１マスク工程で、ゲート配線とゲート電極を形成する段階、前記ゲート配線とゲート電極上部にゲート絶縁膜と純粋非晶質シリコン層、不純物非晶質シリコン層、及び金属層を順に蒸着する段階、前記金属層上部にフォトレジスト層を塗布する段階、第２マスク工程を通して前記フォトレジスト層を露光及び現像して、第１厚さとソース電極とドレイン電極との間の第１部分とコンタクトホールに対応する第２部分とに対応して前記第１厚さより薄い第２厚さを有するフォトレジストパターンを形成する段階、前記フォトレジストパターンにより露出された前記金属層、不純物非晶質シリコン層及び前記非晶質シリコン層をパターン化してソース及びドレインパターンと、データ配線、不純物非晶質シリコンパターン及びアクティブ層を形成する段階、除灰工程を通して前記フォトレジストパターンの第２厚さを除去して前記ソース及びドレインパターンを露出させる段階、前記フォトレジストパターンにより露出された前記ソース及びドレインパターンと不純物非晶質シリコンパターンをパターニングして、ドレイン電極下部のオーミックコンタクト層の終端と前記ドレイン電極の終端が一致し、前記アクティブ層の幅が前記ドレイン電極及び前記オーミックコンタクト層よりも広い幅を有するよう、ソース及びドレイン電極とオーミックコンタクト層を形成する段階、前記基板の全面に保護膜を形成する段階、第３マスク工程で前記保護膜をパターン化し、前記アクティブ層上部に配置して前記ドレイン電極と前記アクティブ層を露出させるコンタクトホールを形成する段階、第４マスク工程で、前記保護膜上に前記コンタクトホールを通してドレイン電極と接触する画素電極を形成する段階とを含む。
【００３６】
前記第２マスク工程は、マスクを利用してなされ、前記マスクは透過領域と遮断領域、及び半透過領域を含む。
【００３７】
ここで、前記フォトレジストパターンの第１厚さは、前記マスクの遮断領域に対応し、前記フォトレジストパターンの第２厚さは、前記マスクの半透過領域に対応する。
【００３８】
一方、前記アクティブ層は、前記ソース及びドレイン電極間の第１部分と前記コンタクトホールに対応する第２部分を除いて前記データ配線、ソース及びドレイン電極と同一な形態を有する。
【００３９】
前記ソース電極は、“Ｕ”字形態を有し、前記ドレイン電極を囲んでいる。
【００４０】
本発明で、前記コンタクトホールは、前記ドレイン電極の側面を露出させる。
【００４１】
前記アクティブ層は、非晶質シリコンで形成することができる。
【００４２】
また、前記オーミックコンタクト層は、前記データ配線、前記ソース及びドレイン電極と同一な形態を有し、前記オーミックコンタクト層は不純物非晶質シリコンで形成することができる。
【００４３】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明の望ましい実施の形態を詳細に説明する。図７は、本発明による液晶表示装置用アレー基板の一部を概略的に示した平面図である。図示したように、基板１００上にゲート配線１１２とデータ配線１３８が直交して画素領域Ｐを定義し、前記ゲート配線１１２とデータ配線１３８の交差点にスイッチング素子である薄膜トランジスタＴを配置する。
【００４４】
前記薄膜トランジスタＴは、前記ゲート配線１１２と連結されて走査信号の印加を受けるゲート電極１１４と、前記データ配線１３４と連結されてデータ信号の印加を受ける“Ｕ”状のソース電極１４０と、前記ソース電極１４０の内部で所定間隔離隔されたドレイン電極１４２を構成する。また、前記ゲート電極１１４上部に構成されて前記ソース電極１４０及びドレイン電極１４２と接触するアクティブ層１３２を含む。前記ゲート配線１１２の上部にはアイランド状の金属パターン１２８を構成する。前記金属パターン１２８は、前記画素領域Ｐ内に形成された画素電極１５２と接触する。
【００４５】
このとき、前記ゲート配線１１２の一部は、第１ストレージ電極の機能をし、前記画素電極１５２と直接接触する金属パターン１２８が第２ストレージ電極の機能をする。前記第１ストレージ電極と前記第２ストレージ電極間に誘電体の役割を有するゲート絶縁膜（図示せず）を配置して前記第１及び第２ストレージ電極はストレージキャパシタを構成することができる。図示しなかったが、前記アクティブ層１３２とソース及びドレイン電極１４０、１４２間にはオーミックコンタクト層（図示せず）が構成され、前記アクティブ層１３２とオーミックコンタクト層を形成する純粋非晶質シリコン層と不純物非晶質シリコン層はパターン化されて前記データ配線１３８の下部に延びた第１パターン１３５が形成されると同時に、前記金属パターン１２８の下部には第２パターン１２９が形成される。
【００４６】
前述した構成において、前記アクティブ層１３２を前記ドレイン電極１４２の一側である画素領域Ｐに延ばして構成し、前記延びたアクティブ層１３２の上部にコンタクトホール１４８を形成する。前記コンタクトホール１４８を通して透明画素電極１５２とドレイン電極１４２を接触するようにする。このような構成は、従来とは異なりコンタクトホール１４８がアクティブ層１３２上部に形成されてゲート絶縁膜（図示せず）がエッチングされることを防止できるために、画素電極１５２が断線される不良を防止できる。
【００４７】
以下、図８（Ａ）ないし（Ｃ）と図９（Ａ）ないし（Ｃ）、図１０（Ａ）及び（Ｂ）、及び図１１（Ａ）及び（Ｂ）を参照して本発明の工程順序による液晶表示装置用アレー基板の製造方法を説明する。図８（Ａ）ないし（Ｃ）、図９（Ａ）ないし（Ｃ）、図１０（Ａ）と（Ｂ）、及び図１１（Ａ）と（Ｂ）は、本発明の液晶表示装置用アレー基板の製造方法を図示したものであって、図７のＦ領域に対応する。図８（Ａ）と図９（Ａ）、図１０（Ａ）及び図１１（Ａ）は、本発明のアレー基板の製造方法を示した平面図であって、図８（Ｂ）と（Ｃ）、図９（Ｂ）と（ｃ）、図１０（Ｂ）、及び図１１（Ｂ）は各々図８（Ａ）のＶＩＩＩ−ＶＩＩＩ線、図９（Ａ）のＩＸ−ＩＸ線、図１０（Ａ）のＸ−Ｘ線、及び図１１（Ａ）のＸＩ−ＸＩ線を沿って切断した断面図である。
【００４８】
まず、図８（Ａ）と（Ｂ）に示したように、透明な絶縁基板１００上に第１金属層を形成した後、第１マスク工程で、ゲート配線１１２とゲート電極１１４を形成する。前記ゲート電極の物質としては、アルミニウム（Ａｌ）、アルミニウム合金、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）のような多様な導電性金属を用いることができ、特にアルミニウム（Ａｌ）とアルミニウム合金を用いる場合にはモリブデン（Ｍｏ）やクロム（Ｃｒ）等を用いて二重層で構成する。
【００４９】
前記ゲート配線１１２とゲート電極１１４が形成された基板１００の全面に第１絶縁膜であるゲート絶縁膜１１６と、純粋非晶質シリコン層１１８と、不純物非晶質シリコン層１２０と、第２金属層１２４を積層する。このとき、前記ゲート絶縁膜１１６は、窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む有機絶縁物質グループ中選択された一つを蒸着して形成し、前記第２金属層１２４は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）などの導電性金属物質中選択された一つを蒸着して形成する。
【００５０】
次に、図８（Ｃ）に示したように、前記第２金属層１２４が形成された基板１００の全面にフォトレジストを塗布してＰＲ層１２６を形成する。このとき、前記ＰＲ層１２６は、光を受けた部分が露光されて現像されるポジティブ型を用いることにする。
【００５１】
前記ＰＲ層１２６が形成された基板１００の上部に透過領域Ｇと遮断領域Ｈとスリット領域である半透過領域Ｉで構成されたマスク１５０を配置させる。前記半透過領域Ｉは、前記ゲート電極１１４の上部の一部領域に対応して配置するようにする。このとき、前記半透過領域Ｉに対応するＰＲ層１２６は、前記透過領域Ｇに比べて一部分のみ露光される。
【００５２】
続いて、図９（Ａ）と（Ｂ）に示したように、前記マスク１５０の上部に光を照射する露光工程と、露光された部分を除去する現像工程を進める。前記ゲート電極の上部には相異なる厚さを有するＰＲパターン１２６ａが形成される。前記ＰＲパターン１２６ａ中厚さが薄い部分は、前記マスク（図８（Ｃ）の１５０）の半透過領域Ｉに対応した部分である。
【００５３】
続いて、前記ＰＲパターン１２６ａにより露出された第２金属層１２４を湿式エッチング方式でエッチングした後、下部の不純物非晶質シリコン層１２０と純粋非晶質シリコン層１１８を乾式エッチングを通して除去する工程を進めて、前記ゲート電極１１４の上部にソース／ドレイン電極パターン１２８を形成して、前記ソース／ドレイン電極パターン１２８から１方向に延びたデータ配線１３８を形成する。
【００５４】
同時に、前記純粋非晶質シリコン層１１８と不純物非晶質シリコン層１２０は、前記ソース／ドレイン電極パターン１２８とデータ配線１３８の下部に同一な形状でパターン化されてアクティブ層１３２と不純物非晶質シリコンパターン１３０ａが形成される。
【００５５】
続いて、図示しなかったが前記ＰＲパターン１２６ａの一部を除去する除灰工程を進めて、前記薄い厚さのＰＲパターン１２６ａの一部を除去して下部のソース／ドレイン電極パターン１２８の一部を露出する工程を進める。前記除灰工程中、前記ＰＲパターン１２６ａの縁も一部除去されてその下部のソース／ドレイン電極パターン１２８がまた露出される。
【００５６】
図９（Ｃ）に示したように、露出されたソース／ドレイン電極パターン（図９（Ｂ）の１２８）の一部とその下部の不純物非晶質シリコンパターン１３０ａを除去する工程で、相互離隔されたソース及びドレイン電極１４０、１４２とオーミックコンタクト層１３０を形成する。
【００５７】
前記ソース及びドレイン電極１４０、１４２により露出されたアクティブ層１３２は、前記マスク（図８（Ｃ）の１５０）の半透過領域Ｉに対応する領域である。このとき、前記ソース電極１４０は、“Ｕ”状で構成して、前記ドレイン電極１４２は一部が前記ソース電極１４２の内部に所定間隔離隔されてソース電極１４０がドレイン電極１４２を囲むように構成する。
【００５８】
このような構成は、前記ソース電極１４０とドレイン電極１４２間のチャネル長さを短くし、チャネル幅を広くして電荷の移動度を改善することができる構成である。
【００５９】
前述したような第２マスク工程で、ソース及びドレイン電極１４０、１４２、アクティブ層１３２、オーミックコンタクト層１３０及びデータ配線３１８を形成することができる。
【００６０】
次に、図１０（Ａ）及び（Ｂ）に示したように、前記ソース及びドレイン電極１４０、１４２が形成された基板１００の全面にベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂を含む透明な有機絶縁物質グループまたは窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループ中選択された一つを蒸着して保護膜１４６を形成する。
【００６１】
前記保護膜１４６を第３マスク工程でパターン化して、前記ドレイン電極１４２の一部を露出するドレインコンタクトホール１４８を形成する。このとき、前記ドレインコンタクトホール１４８は、アクティブ層１３２上部に形成されて、前記ドレイン電極１４２の側面のみならず、前記アクティブ層１３２も露出するように形成される。したがって、従来とは異なり、前記ドレインコンタクトホール１４８を形成する間下部のゲート絶縁膜１１６がエッチングされることはない。
【００６２】
次に、図１１（Ａ）と（Ｂ）に示したように、前記保護膜１４６の上部にインジウム−スズ−オキサイド（ＩＴＯ）と、インジウム−酸化亜鉛（ＩＺＯ）を含んだ透明な有機絶縁物質グループ中選択された一つを蒸着してパターン化し、前記ドレイン電極１４２と接触する画素電極１５２を形成する。
【００６３】
本発明ではドレインコンタクトホール１４８がアクティブ層１３２上部に形成されて、ドレインコンタクトホール１４８に対応するゲート絶縁膜１１６がエッチングされない。したがって、ゲート絶縁膜１１６内に段差が生じないので、前記画素電極１５０が断線される不良が発生しない。前述したような工程を通して本発明の４マスク工程で液晶表示装置用アレー基板を製作することができる。
【００６４】
【発明の効果】
前述したような本発明の４マスク工程でアレー基板を製作すれば、ドレイン電極の一側段差により画素電極が断線される不良を防止できるので、製品の収率を改善することができる。
【図面の簡単な説明】
【図１】  一般的な液晶表示装置を概略的に示した平面図である。
【図２】  従来の液晶表示装置用アレー基板の一部を概略的に示した平面図である。
【図３】  従来の液晶表示装置用アレー基板の製造方法を示した図面である。
【図４】  従来の液晶表示装置用アレー基板の製造方法を示した図面である。
【図５】  従来の液晶表示装置用アレー基板の製造方法を示した図面である。
【図６】  従来の液晶表示装置用アレー基板の製造方法を示した図面である。
【図７】  本発明による液晶表示装置用アレー基板の一部を概略的に示した平面図である。
【図８】  本発明の液晶表示装置用アレー基板の製造方法を示した図面である。
【図９】  本発明の液晶表示装置用アレー基板の製造方法を示した図面である。
【図１０】  本発明の液晶表示装置用アレー基板の製造方法を示した図面である。
【図１１】  本発明の液晶表示装置用アレー基板の製造方法を示した図面である。
【符号の説明】
１００：基板、１１２：ゲート配線、１１４：ゲート電極、１１６：ゲート絶縁膜、１１８：純粋非晶質シリコン層、１２０：不純物非晶質シリコン層、１２４：第２金属層、１２６：フォトレジスト層、１２８：ソース／ドレイン電極パターン、１３０：オーミックコンタクト層、１３２：アクティブ層。
【図１】
0004452453.tif 000002
【図２】
0004452453.tif 000003
【図３】
0004452453.tif 000004
【図４】
0004452453.tif 000005
【図５】
0004452453.tif 000006
【図６】
0004452453.tif 000007
【図７】
0004452453.tif 000008
【図８】
0004452453.tif 000009
【図９】
0004452453.tif 000010
【図１０】
0004452453.tif 000011
【図１１】
0004452453.tif 000012