(57)【特許請求の範囲】
【請求項１】
半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート電極との間のゲート絶縁膜を形成する工程とを有し、
前記ゲート絶縁膜は、少なくとも前記半導体層と接する第１の層となる酸化窒化シリコン膜と前記ゲート電極と接する第２の層となる酸化窒化シリコン膜とを有し、
前記第１の層は、ＳｉＨ４、Ｎ２Ｏ、Ｈ２から形成し、
前記第２の層は、ＳｉＨ４、Ｎ２Ｏから形成することを特徴とする半導体装置の作製方法。
【請求項２】
半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート電極との間のゲート絶縁膜を形成する工程とを有し、
前記ゲート絶縁膜は酸化窒化シリコン膜であり、前記半導体層と接する領域から前記ゲート電極と接する領域にかけて、Ｈ２流量を減少させ、Ｎ２Ｏ流量を増加させて形成することを特徴とする半導体装置の作製方法。
【請求項３】
半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート電極との間のゲート絶縁膜を形成する工程とを有し、
前記ゲート絶縁膜は、少なくとも前記半導体層と接する第１の層となる酸化窒化シリコン膜と前記ゲート電極と接する第２の層となる酸化窒化シリコン膜とを有し、
前記第１の層は、ＳｉＨ４、Ｎ２Ｏ、Ｈ２の流量比がＸｈ＝０．５〜５（Ｘｈ＝Ｈ２／（ＳｉＨ４＋Ｎ２Ｏ））、Ｘｇ＝０．９４〜０．９７（Ｘｇ＝Ｎ２Ｏ／（ＳｉＨ４＋Ｎ２Ｏ））の範囲で形成し、
前記第２の層は、ＳｉＨ４、Ｎ２Ｏ、Ｈ２の流量比がＸｈ＝０（Ｘｈ＝Ｈ２／（ＳｉＨ４＋Ｎ２Ｏ））、Ｘｇ＝０．９７〜０．９９（Ｘｇ＝Ｎ２Ｏ／（ＳｉＨ４＋Ｎ２Ｏ））の範囲で形成することを特徴とする半導体装置の作製方法。
【請求項４】
半導体層を形成する工程と、ゲート電極を形成する工程と、前記半導体層と前記ゲート電極との間のゲート絶縁膜を形成する工程とを有し、
前記ゲート絶縁膜は酸化窒化シリコン膜であり、前記半導体層と接する領域から前記ゲート電極と接する領域にかけて、ＳｉＨ４、Ｎ２Ｏ、Ｈ２のガス流量比がＸｈ＝０．５〜５（Ｘｈ＝Ｈ２／（ＳｉＨ４＋Ｎ２Ｏ））、Ｘｇ＝０．９４〜０．９７（Ｘｇ＝Ｎ２Ｏ／（ＳｉＨ４＋Ｎ２Ｏ））の範囲から、Ｘｈ＝０（Ｘｈ＝Ｈ２／（ＳｉＨ４＋Ｎ２Ｏ））、Ｘｇ＝０．９７〜０．９９（Ｘｇ＝Ｎ２Ｏ／（ＳｉＨ４＋Ｎ２Ｏ））の範囲に変化させて形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１または請求項４において、前記ゲート絶縁膜の第１の層と第２の層とを形成する工程は、プラズマＣＶＤ装置の同一の反応室で行われることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタを形成するのに必要な絶縁膜材料およびその作製方法に関する。本発明の好適な利用分野として、画素部と駆動回路を同一の基板に設けたアクティブマトリクス型の液晶表示装置やエレクトロルミネッセンス（ＥＬ：Electro Luminescence）表示装置に代表される電気光学装置、及びそのような電気光学装置を搭載した電子機器がある。尚、本明細書において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装置に代表される電気光学装置、およびそのような電気光学装置を部品として搭載した電子機器を範疇とする。
【０００２】
【従来の技術】
ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させた結晶質半導体膜を活性層とする薄膜トランジスタ（以下、ＴＦＴと記す）が開発されている。ＴＦＴを作製するために使用される基板は、代表的にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板である。このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格が低く、また大面積基板を容易に製造できる利点を有している。
【０００３】
ゲート電極の配置から見るとＴＦＴの構造はトップゲート型とボトムゲート型に分類できる。トップゲート型はガラスなどの基板上に活性層を形成し、その上にゲート絶縁膜、ゲート電極の順に形成している。基板と活性層の間には下地膜を設ける場合が多い。一方、ボトムゲート型は同様な基板上にまずゲート電極を設け、その上にゲート絶縁膜、活性層の順に形成している。さらに活性層上には保護絶縁膜或いは層間絶縁膜を形成している。
【０００４】
いずれにしてもＴＦＴのゲート絶縁膜は酸化シリコン膜、窒化シリコン膜、または酸化窒化シリコン膜などで形成している。このような材料が用いられる理由は、活性層を形成する非晶質シリコン膜または結晶質シリコン膜に対して良好な界面を形成するためであり、そのためにシリコンを主成分の一つとする絶縁膜で形成することが適していると理解されているためである。
【０００５】
上記ゲート絶縁膜は通常プラズマＣＶＤ法や減圧ＣＶＤ法で形成している。プラズマＣＶＤ法は原料ガスをグロー放電分解し、プラズマ化することによりラジカル（ここでは化学的活性種を意味する）を形成し、基板上に堆積させて膜を形成する技術であり、通常４００℃以下の低温で膜の堆積を可能としている。しかし、プラズマ中にはイオン種も存在するのでシース領域における電界によって加速されたイオン種による下地へのダメージを上手く抑制する必要がある。一方、減圧ＣＶＤ法は原料ガスを熱分解して基板上に膜を堆積する方法であり、プラズマＣＶＤ法のようにイオン種による基板へのダメージはないものの、堆積速度が原料ガスの供給量と反応温度で律速されてしまい、都合上ＴＦＴの製造工程に適用できない場合もある。
【０００６】
【発明が解決しようとする課題】
ゲート絶縁膜は界面準位密度と膜中の欠陥準位密度（バルク欠陥密度）を十分低減する必要がある。さらに内部応力やその熱処理による変化量も考慮する必要がある。良質なゲート絶縁膜を形成するためには、膜の堆積過程で界面および膜中に欠陥を導入しないことや、形成した膜の欠陥準位密度が小さくなる組成とすることが重要である。そのために分解効率が高い原料ガスを用いる手段が考えられている。例えば、ＴＥＯＳ（オルトケイ酸テトラエチル：Tetraethyl Orthosilicate、化学式：Si(OC2H5)4）と酸素（Ｏ2）の混合ガスによりプラズマＣＶＤ法で作製された酸化シリコン膜は良質な絶縁膜を形成できる方法の一つである。この酸化シリコン膜を用いてＭＯＳ構造を作製し、ＢＴ（バイアス・熱）試験を行うとフラットバンド電圧（以下、Ｖfbと略して記す）の変動を実用に耐え得る程度に低減できることが知られている。
【０００７】
しかし、ＴＥＯＳをグロー放電分解する過程で水分（Ｈ2Ｏ）が生成されやすくこれが容易に膜中に取り込まれるため、上記のような良質な膜とするためには成膜後に４００〜６００℃で熱アニールを施す必要がある。ＴＦＴの製造工程において、このような高温のアニール工程を組み込むことは、製造コストの増加要因となり好ましくない。
【０００８】
一方、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2などから作製される窒化シリコン膜は緻密で硬い膜を得ることができるが、欠陥準位密度や内部応力が大きいので活性層と界面を形成すると歪みを与え、ＴＦＴの特性に対してしきい値電圧（以下、Ｖthと記す）のシフトやサブスレッショルド定数（以下、Ｓ値と略して記す）を大きくする悪影響がある。
【０００９】
ＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラズマＣＶＤ法による酸化窒化シリコン膜は、膜中に数〜数十atomic％の窒素が含有させることにより密度の高い膜を形成することができる。しかし、作製条件によってはＳｉ−Ｎ結合による欠陥準位が形成され、ＢＴ試験でＶfbの値が大きく変動してしまう。或いはＢＴ試験で安定であっても熱安定性に欠け、３００〜５５０℃の熱処理でＶfbが変動してしまう。このような特性の変動は酸化窒化シリコン膜の組成の変化に起因するものであると推測することができる。
【００１０】
一方、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2の混合ガスから酸化窒化シリコン膜を作製する技術が知られている。例えば、「"Structural and optical properties of amorphous silicon oxynitride", Jiun-lin Yeh and Si-ChenLee, Journal of Applied Physics vol.79, No.2, pp656-663,1996」において開示されている文献では、プラズマＣＶＤ法で分解温度を２５０℃とし、水素（Ｈ2）対ＳｉＨ4＋Ｎ2Ｏの混合比を０．９対１．０で一定として、ＳｉＨ4とＮ2Ｏの混合比をＸｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）で表し、そのＸｇの値を０．０５〜０．９７５まで変化させて作製された酸化窒化水素化シリコン膜について述べられている。しかしながら、ここで作製された酸化窒化水素化シリコン膜には、ＨＳｉ−Ｏ3結合やＨ2Ｓｉ−Ｏ2結合の存在がフーリエ変換赤外分光法（ＦＴ−ＩＲ）により明瞭にその存在が観測されている。このような結合は熱的安定性に劣るばかりか、配位数の変動によりその結合が存在する周辺に欠陥準位密度を形成してしまうことが推測される。そのような場合、酸化窒化シリコン膜であっても、その組成或いは不純物元素までを含めた成分まで詳細に吟味しないと、容易にはＴＦＴの特性に重大な影響を与えるゲート絶縁膜に使用することはできない。
【００１１】
本発明は上記問題点を解決するための技術であり、ＴＦＴに代表される絶縁ゲート型トランジスタに適したゲート絶縁膜、及びその作製方法を提供することを目的とする。また、本発明はそのようなゲート絶縁膜を用いＴＦＴのＶthやＳ値などの特性の安定性及び信頼性を確保することを目的とする。
【００１２】
【課題を解決するための手段】
上記問題点を解決するために本発明は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を用いて酸化窒化シリコン膜を作製し、この膜をＴＦＴのゲート絶縁膜に適用する。作製される酸化窒化シリコン膜の特性は、主にＮ2ＯとＨ2の流量を変化させて制御する。Ｈ2の流量の増加により膜中の水素濃度と窒素濃度を上記範囲内において増加させることができる。また、Ｎ2Ｏの流量の増加により膜中の水素濃度と窒素濃度が減少し酸素濃度を高くすることができる。一方、Ｈ2とＮ2Ｏのガス流量比のみを変化させてもシリコンの濃度は殆ど変化しない。
【００１３】
具体的には、ＳｉＨ4、Ｎ2Ｏ、Ｈ2の流量比がＸh＝０．５〜５（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９４〜０．９７（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲で形成する酸化窒化シリコン膜と、Ｘh＝０（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９７〜０．９９（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲で形成する酸化窒化シリコン膜とを形成し、それらの酸化窒化シリコン膜を使い分ける。
【００１４】
プラズマＣＶＤ法で酸化窒化シリコン膜を作製する時に、ＳｉＨ4とＮ2Ｏの混合ガスにＨ2を添加することで、ＳｉＨ4から分解して生成されたラジカルが気相中（反応空間中）でポリマー化をするのを防ぎ、パーティクルの生成を無くすことができる。また、膜の成長表面において、水素ラジカルによる表面吸着水素の引き抜き反応により過剰な水素が膜中へ取り込まれるのを防止することができる。このような作用は膜堆積時の基板温度と密接な相関があり、基板温度を３００〜４５０℃、好ましくは４００℃にすることによりその作用を得ることができる。その結果、欠陥密度の少ない緻密な膜を形成することを可能とし、膜中に含まれる微量の水素は格子歪みを緩和する作用として有効に働く。水素を分解して水素ラジカルの発生密度を高めるには、グロー放電を発生させるための高周波電源周波数１３．５６〜１２０MHz、好ましくは２７〜６０MHzの範囲とし、放電電力密度０．１〜１W/cm2とする。
【００１５】
上記の作製条件を採用することにより、本発明に適用される酸化窒化シリコン膜の組成は、窒素濃度が０．５atomic％以上１０atomic％未満、水素濃度が０．５atomic％以上５atomic％未満、酸素濃度が５０atomic％以上７０atomic％未満となるようにする。
【００１６】
本発明の特徴は、酸化窒化シリコン膜でＴＦＴのゲート絶縁膜を形成する場合において、少なくとも、ゲート絶縁膜の活性層側とゲート電極側とでその組成を異ならせ、相対的に前者の方が膜中窒素濃度及び水素濃度が高く酸素濃度が低くなるようにする。
【００１７】
例えば、ゲート絶縁膜の活性層と接する第1層目を窒素濃度７〜１０atomic％、水素濃度が２〜３atomic％、酸素濃度が５２〜５５atomic％の酸化窒化シリコン膜で形成し、ゲート電極に接する第2層目を窒素濃度１〜２atomic％、水素濃度０．５〜２atomic％、酸素濃度が６２〜６５atomic％の酸化窒化シリコン膜で形成し、階段状の濃度勾配を設ける。或いは、上記のように第1層目と第2層目との明確な区別を無くし、組成を連続的に変化させても良い。
【００１８】
このような構成のゲート絶縁膜は、トップゲート型のＴＦＴであってもボトムゲート型（或いは逆スタガ型）のＴＦＴであっても適用することができる。
【００１９】
本発明の酸化窒化シリコン膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、Ｈ2を原料ガスとして作製されるものである。ここでは、その酸化窒化シリコン膜を用いてＭＯＳ構造の試料を作製したときに得られる容量―電圧特性（以下、Ｃ−Ｖ特性と略して記す）を示す。
【００２０】
酸化窒化シリコン膜の作製にはプラズマ装置の構成は容量結合型の平行平板方式のものを用いる。その他にも誘導結合型の方式や電子サイクロトロン共鳴など磁場のエネルギーを援用したプラズマＣＶＤ装置を用いても良い。酸化窒化シリコン膜はＳｉＨ4、Ｎ2Ｏガスを用い、さらにＨ2を添加して組成を変化させることができる。プラズマ形成時の圧力は１０〜１３３Pa（好ましくは２０〜４０Pa）、高周波電力密度０．２〜１W/cm2（好ましくは０．３〜０．５W/cm2）、基板温度２００〜４５０℃（好ましくは３００〜４００℃）、高周波電源の発振周波数は１０〜１２０MHz（好ましくは２７〜６０MHz）で形成する。
【００２１】
表１には3種類の作製条件が記載されている。条件＃２１０はＳｉＨ4とＮ2Ｏから作製する酸化窒化シリコン膜の作製条件である。一方、＃２１１と＃２１２はＳｉＨ4とＮ2ＯにＨ2を添加したときの作製条件であり、添加するＨ2流量を変化させたものである。本明細書ではＳｉＨ4とＮ2Ｏから作製する酸化窒化シリコン膜を酸化窒化シリコン膜（Ａ）と表記し、ＳｉＨ4とＮ2ＯにＨ2から作製する酸化窒化シリコン膜を酸化窒化シリコン膜（Ｂ）と表記する。酸化窒化シリコン膜（Ａ）はＳｉＨ4、Ｎ2Ｏ、Ｈ2の流量比がＸh＝０（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９７〜０．９９（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲で形成し、酸化窒化シリコン膜（Ｂ）はＳｉＨ4、Ｎ2Ｏ、Ｈ2の流量比がＸh＝０．５〜５（Ｘh＝Ｈ2／ＳｉＨ4＋Ｎ2Ｏ）、Ｘg＝０．９４〜０．９７（Ｘg＝Ｎ2Ｏ／ＳｉＨ4＋Ｎ2Ｏ）の範囲で形成する。
【００２２】
また、表１には酸化窒化シリコン膜の成膜前に実施する前処理条件について記載されている。この前処理は必須なものではないが、酸化窒化シリコン膜特性の再現性やＴＦＴに応用した場合におけるその特性の再現性を高めるために有用である。
【００２３】
【表１】
0004562835.tif 000002
【００２４】
表1を参照すると前処理条件は水素を２００SCCM導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。また、水素を１００SCCMと酸素を１００SCCM導入して同様にプラズマを生成して処理しても良い。また、表には記載しないがＮ2Ｏと水素を導入して圧力１０〜７０Pa、高周波電力密度０．１〜０．５W/cm2で数分間処理しても良い。このような前処理のとき基板温度は３００〜４５０℃、好ましくは４００℃とすれば良い。前処理の効果は基板上の被堆積表面をクリーニングする作用や、被堆積表面に水素を吸着させ一時的に不活性化させることで、その後堆積される酸化窒化水素化シリコン膜の界面特性を安定化させる作用がある。また、酸素やＮ2Ｏを同時に導入することにより被堆積表面の最表面およびその近傍を酸化させ、界面準位密度を低減させるなどの好ましい作用がある。
【００２５】
具体的には、酸化窒化水素化シリコン膜（Ｂ）の成膜条件は、＃２１１の条件でＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、水素を５００SCCM、反応圧力２０Pa、高周波電力密度０．４W/cm2とし、基板温度４００℃で作製した。高周波電源周波数は１０〜１２０MHz、好ましくは２７〜６０MHzが適用され得るが、ここでは６０MHzとした。また、＃２１２の条件では、＃２１１の条件に対して水素の流量を１２５SCCMとして作製した。それぞれのガスの流量は、その絶対値を限定するものではなく流量比に意味を持っている。Ｘｈ＝［Ｈ2］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｈは０．１〜７の範囲とすれば良い。また、前述のように、Ｘｇ＝［Ｎ2Ｏ］／（［ＳｉＨ4］＋［Ｎ2Ｏ］）とすると、Ｘｇは０．９０〜０．９９６の範囲とすれば良い。また、酸化窒化シリコン膜（Ａ）の成膜条件は＃２１０の条件である。
【００２６】
このような条件で作製した酸化窒化シリコン膜の代表的な特性を表２に示す。表２には、ラザフォード・バックスキャッタリング・スペクトロメトリー（Rutherford Backscattering Spectrometry：以下、ＲＢＳと省略して記す。使用装置システム；３Ｓ−Ｒ１０、加速器；ＮＥＣ３ＳＤＨ  pelletron  エンドステーション；ＣＥ＆Ａ  ＲＢＳ−４００）から求めた水素（Ｈ）、窒素（Ｎ）、酸素（Ｏ）、シリコン（Ｓｉ）の組成と密度、及び内部応力（測定器：Ionic System社製のModel-30114）の初期値と熱アニールによる内部応力の値を示す。内部応力の表記で（＋）の記号は引張り応力（膜を内側にして変形する応力）を表し、（―）の記号は圧縮応力（膜を外側にして変形する応力）を表す。
【００２７】
【表２】
0004562835.tif 000003
【００２８】
表２の結果では、成膜時にＨ2を添加することで膜中に含まれる水素の濃度が増加している。これに伴い酸素や窒素の含有量も変化している。酸化窒化シリコン膜（Ａ）ではＳｉに対するＯの比が１．９（許容範囲として１．７〜２）であり、Ｓｉに対するＮの比が０．０４（許容範囲として０．０２〜０．０６）である。これに対し酸化窒化シリコン膜（Ｂ）の組成は、成膜時に添加するＨ2の流量で変化するものの、Ｓｉに対するＯの比が１．６（許容範囲として１．４〜１．８）程度であり、Ｓｉに対するＮの比が０．１４〜０．１８（許容範囲として０．０５〜０．５）であり、Ｓｉに対してＯの割合が低下し、窒素の割合が増加している。
【００２９】
窒素含有量の増加は膜の密度の増加と対応しており、酸化窒化シリコン膜（Ａ）の６．５atoms/cm3から、酸化窒化シリコン膜（Ｂ）では７．１atoms/cm3に増加し緻密化している。このような密度の変化はフッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度で比較すると、表１に記載したように酸化窒化シリコン膜（Ａ）で１２０nm/minであるのに対し、酸化窒化シリコン膜（Ｂ）では６３〜１０５nm/minとなっており、膜が緻密化していることと対応している。
【００３０】
さらに、内部応力で比較すると、酸化窒化シリコン膜（Ａ）は−４．２６×１０8Paの圧縮応力であるものが熱処理（５００℃、１時間＋５５０℃、４時間：結晶化の工程における処理条件と同等なもの）でが−７．２９×１０6Paに大きく変化する。一方、酸化窒化シリコン膜（Ｂ）は２．３１×１０8Paの引張り応力であり熱処理を施しても殆ど変化しない。熱処理により内部応力が変化する現象は膜の構造変化や組成変化と関連付けて考慮することができ、酸化窒化シリコン膜（Ａ）の熱的安定性が劣ることを示している。
【００３１】
表１の条件を基にして作製した酸化窒化シリコン膜の特性を、ＭＯＳ構造の試料を作製してＣ−Ｖ（容量対電圧）特性とそのＢＴ（バイアス・熱）試験によるＶfbの変動について調べた。Ｃ−Ｖ特性においてはＶfbが０ＶとなりＢＴ試験においてもその変動がないことが最も望ましく、この値が０Ｖからずれることは界面や絶縁膜中に欠陥準位密度が多いことを意味する。試料は単結晶シリコン基板（CZ−N型、＜１００＞、抵抗率３〜７Ωｃｍ）の上に表１に示す条件で酸化窒化シリコン膜を１００〜１５０nmの厚さに形成した。電極はアルミニウム（Ａｌ）をスパッタ法で４００nmの厚さに形成し、電極面積は７８．５ｍｍ2とした。また、単結晶シリコン基板の裏面にも同じ厚さでＡｌ電極を形成し、水素雰囲気中において３５０℃で３０分熱処理を施しシンタリングを行った。ＢＴ試験は酸化窒化シリコン膜上の電極に±１．７ＭＶの電圧を印加して、１５０℃で1時間放置した。本明細書では便宜上、負の電圧を印加する場合をーＢＴ試験、正の電圧を印加した場合を＋ＢＴ試験と表す。
【００３２】
最初に酸化窒化シリコン膜（Ａ）と（Ｂ）のそれぞれのＣ−Ｖ特性を評価した。試料は、上記単結晶シリコン基板上に１３０nmの酸化窒化シリコン膜（Ａ）または（Ｂ）を表１の作製条件で成膜したものである。測定は試料作製後の初期値と、―ＢＴ試験及び＋ＢＴ試験後と、その後さらに熱処理（５００℃１時間＋５５０℃４時間）を加えた後のＣ−Ｖ特性を測定した。表３はその結果であり、Ｖfbの値について示す。尚、表３に記載した試料の作製条件は表１に対応したものである。Ｃ−Ｖ特性の測定には横川ヒューレット・パッカード社製のＹＨＰ−４１９２Ａを用いた。
【００３３】
【表３】
0004562835.tif 000004
【００３４】
試料＃２１０は酸化窒化シリコン膜（Ａ）であり、Ｖfbの初期値は−１．６Vであるのに対しＢＴ試験により−３．３Ｖまで変動している。しかし上記条件の熱処理では殆ど変化していない。試料＃２１１、＃２１２のＶfbはＢＴ試験では殆ど変化しないのに対し、熱処理でプラス方向に変動している。また、Ｖfbの初期値を比較すると酸化窒化シリコン膜（Ｂ）である試料＃２１２が一番０Ｖに近く適している。
【００３５】
表３の結果より、Ｖfbの初期値から半導体との界面の形成には酸化窒化シリコン膜（Ｂ）の＃２１２が適していると判断できる。この試料の熱処理によるＶfbの変化は膜中からの水素放出などが原因と考えられ、熱的安定性を考慮すると酸化窒化シリコン膜（Ａ）が適していると見ることができる。
【００３６】
次に、酸化窒化シリコン膜（Ａ）と酸化窒化シリコン膜（Ｂ）の２層構造とし、半導体表面側から積層順を変えた試料を作製して評価した。具体的には、単結晶シリコン基板＼酸化窒化シリコン膜（Ａ）＼酸化窒化シリコン膜（Ｂ）の構造を有するものをサンプルＡと分類し、単結晶シリコン基板＼酸化窒化シリコン膜（Ｂ）＼酸化窒化シリコン膜（Ａ）としたものをサンプルＢと分類して、それぞれ膜厚を異ならせたサンプルを作製した。尚、酸化窒化シリコン膜（Ｂ）は＃２１２の条件を採用した。表４に評価した試料構造とその結果を示し、図２７は同試料のＶfbの値を示すグラフである。尚、サンプルＡに付した末番は積層した膜厚の違いを区別するためであり、サンプルＢも同様である。
【００３７】
【表４】
0004562835.tif 000005
【００３８】
表４と図２７の結果から、Ｖfbの値はサンプルＡでー０．４〜―０．９Ｖであるのに対し、サンプルＢでは０〜０．３Ｖとなり良好な値を示している。また、ＢＴ試験後（酸化窒化シリコン膜上の電極にー１．７ＭＶの電圧を印加した後）では、前者が−０．８〜―１．６Ｖであるのに対し、後者はー０．１〜―０．３Ｖであり変動幅が小さく安定性が高いことが示された。
【００３９】
このように、表４に示す構造の試料のＣ−Ｖ特性には明確な差が認められ、Ｖfbの初期値およびＢＴ試験後の変動値の両者を小さくできる構造があることを示している。即ち、単結晶シリコン基板上に酸化窒化シリコン膜（Ｂ）を最初に体積し、その後酸化窒化シリコン膜（Ａ）を積層させる構造が良いことを示している。
【００４０】
以上のように、酸化窒化シリコン膜の特性について代表的な例を示した。勿論、本発明に適用し得る絶縁膜としての酸化窒化シリコン膜は表１〜４及び図２４で示したものに限定されるものではない。酸化窒化シリコン膜（Ａ）の組成は、ＴＦＴに代表される半導体装置に適したゲート絶縁膜として適した絶縁膜の組成は、窒素濃度１〜２atomic％、水素濃度０．５〜２atomic％、酸素濃度６２〜６５atomic％とする。酸化窒化シリコン膜（Ａ）の組成は、窒素濃度７〜１０atomic％、水素濃度２〜３atomic％、酸素濃度５２〜５５atomic％とする。さらに、酸化窒化シリコン膜（Ａ）の密度は６×１０22以上７×１０22atoms/cm3未満とし、酸化窒化シリコン膜（Ｂ）の密度は７×１０22以上８×１０22atoms/cm3未満とする。上述のフッ化水素アンモニウム（ＮＨ4ＨＦ2）をとフッ化アンモニウム（ＮＨ4Ｆ）を含む混合溶液によるエッチング速度は、酸化窒化シリコン膜（Ａ）で１１０〜１３０nm/minとし、酸化窒化シリコン膜（Ｂ）で６０〜１１０nm/minとする。
【００４１】
【発明の実施の形態】
酸化窒化シリコン膜（Ａ）と酸化窒化シリコン膜（Ｂ）をＴＦＴのゲート絶縁膜に適用する例を示す。図１（Ａ）はトップゲート型のＴＦＴの構成について示したものである。基板１００１上に下地膜（または、ブロッキング層ともいう）１００２が形成され、その上に島状半導体層１００３が形成されている。島状半導体層は非晶質半導体、結晶質半導体いずれの材料であっても良い。ゲート絶縁膜１００４は島状半導体層１００３の上面及び端面に接して形成されている。
【００４２】
ゲート絶縁膜１００４は、膜厚方向に対して酸化窒化シリコン膜（Ａ）から酸化窒化シリコン膜（Ａ）から酸化窒化シリコン膜（Ｂ）に連続的または階段状に組成が変化する構成とする。図１（Ｂ）、（Ｃ）は酸化窒化シリコン膜の水素と窒素の組成を示すグラフである。上記構成の一例として、図１（Ｂ）に示すように酸化窒化シリコン膜（Ｂ）を島状半導体層に接して形成し、その上に酸化窒化シリコン膜（Ａ）を形成する。または、図１（Ｃ）に示すように島状半導体層側から酸化窒化シリコン膜（Ｂ）から酸化窒化シリコン膜（Ａ）に連続的に組成を変化させても良い。
【００４３】
酸化窒化シリコン膜（Ａ）と酸化窒化シリコン膜（Ｂ）を積層または連続的に組成を変化させることで、ＴＦＴの特性を安定化させることができる。具体的にはＶthのシフトを防ぎ、熱的安定性及びバイアスストレスによる変動を防ぐことができる。
【００４４】
図２は酸化窒化シリコン膜（Ａ）と（Ｂ）を形成して、本発明の構成を得るのに適した装置の一例を示している。図１（Ａ）に示すプラズマＣＶＤ装置は、ロード／アンロード室９０１、搬送室９０２、成膜室９０３を備えた装置である。各部屋は仕切弁９０４、９０５で分離されている。各部屋には真空ポンプなどを備えた減圧手段９０９ａ〜９０９ｃがそれぞれ接続している。ロード／アンロード室９０１には基板９０７と該基板を保持するカセット９０６があり、搬送室９０２に設けた搬送手段９０８により反応室９０３へ移送される。反応室９０３にはプラズマ発生手段９０９、基板加熱手段９１０、ガス供給手段９１１が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。ガス供給手段９１１はＳｉＨ4、Ｎ2Ｏ、Ｈ2、Ｏ2などのガスが流量を制御して供給できるようになっている。
【００４５】
反応室は１室のみの構成であるが、酸化窒化シリコン膜（Ａ）と（Ｂ）はＳｉＨ4、Ｎ2Ｏ、Ｈ2の供給量や、高周波電力、反応圧力の制御できるので同じ反応室で連続して形成することができる。むしろ、基板のサイズが大型化した場合には設置する床面積を小さくすることが可能となり省スペース化に寄与する。
【００４６】
図２（Ｂ）に示す装置の構成は、ロード室９２０、アンロード室９２１、共通室９２２があり、共通室９２２の中に反応室９２３〜９２５が設けられた構成である。ロード室９２０、アンロード室９２１はそれぞれ基板９３６、９３８とそれを保持するカセット９３５、９３７が備えられ、仕切弁９２６、９２７で共通室と分離されている。ロード室９２０から搬送手段９３３により搬出された基板は反応室９２３〜９２５のいずれの部屋にもセットすることが可能である。
【００４７】
反応室９２３〜９２５にはプラズマ発生手段９４０、基板加熱手段９４１、ガス供給手段９３９が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。それぞれの反応室には仕切弁９３０ａ〜９３２ａ、９３０ｂ〜９３２ｂが設けられ、真空ポンプなどを備えた減圧手段９４２により個別に圧力が制御できる。従って、成膜条件をそれぞれ個別に制御して膜の堆積をすることが可能である。または、それぞれの反応室で同時に、或いは並列して膜を形成することも可能であり生産性の向上を図ることもできる。
【００４８】
酸化窒化シリコン膜（Ａ）と（Ｂ）はＳｉＨ4、Ｎ2Ｏ、Ｈ2の供給量や、高周波電力、反応圧力の制御できるので同じ反応室で連続して形成することができ、上記膜の２層構造としても良いし、ガスの供給量を成膜時間と共に変化させて組成を連続的に変化させても良い。いずれにしても、図２（Ｂ）の装置の構成は生産性の向上に寄与する。
【００４９】
[実施例１]
本実施例では、ＣＭＯＳ回路を形成するのに必要なｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一基板上に作製する方法を図１と図２を用いて説明する。
【００５０】
図３（Ａ）において、基板１０１にはコーニング社の#７０５９ガラスや#１７３７ガラス基などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。これらのガラス基板には微量ではあるがナトリウムなどのアルカリ金属元素が含まれている。また、上記ガラス基板は熱処理時の温度により数ｐｐｍ〜数十ｐｐｍ程度収縮するので、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておくと良い。基板１０１のＴＦＴを形成する表面には、基板１０１から前記アルカリ金属元素やその他の不純物の汚染を防ぐために下地膜１０２を形成する。下地膜１０２は、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製する酸化窒化シリコン膜（Ｃ）１０２ａと、ＳｉＨ4、Ｎ2Ｏから作製する酸化窒化シリコン膜（Ａ）１０２ｂで形成する。酸化窒化シリコン膜（Ｃ）１０２ａは１０〜１００nm（好ましくは２０〜６０nm）の厚さで形成し、酸化窒化シリコン膜（Ａ）１０２ｂは１０〜２００nm（好ましくは２０〜１００nm）の厚さで形成する。
【００５１】
これらの膜は平行平板型のプラズマＣＶＤ法を用いて形成する。１０２ａはＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される絶縁膜であり、この膜を酸化窒化シリコン膜（Ｃ）とする。例えば、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとして形成する。一方、酸化窒化シリコン膜（Ａ）１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとして形成する。これらの膜は、基板温度を変化させることで、反応ガスの切り替えのみで連続して形成することもできる。
【００５２】
ここで作製した酸化窒化シリコン膜（Ｃ）１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００５３】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成しても良い。例えば、前述のように酸化窒化シリコン膜（Ｃ）１０２ａと酸化窒化シリコン膜（Ａ）１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化シリコン膜（Ａ）１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００５４】
そして、図３（Ｂ）に示すように非晶質半導体層１０３ａの結晶化の工程を行う。その方法として、レーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）などを適用すれば良い。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが肝要であり、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させることが望ましい。
【００５５】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、またはアルゴンレーザーをその光源とする。レーザー光は光学系により集光して利用するが、例えば線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、その一例としてレーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして結晶質半導体層を形成することができる。
【００５６】
熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気中で６００〜６６０℃程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質半導体層の厚さは当初の非晶質半導体層の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少する。
【００５７】
こうして、結晶質半導体層１０３ｂを形成したら、所定のレジストマスクを形成し、ライエッチングによって結晶質半導体層を島状に分割して島状半導体層１０４、１０５を形成する。半導体層のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００５８】
その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１０６を形成する。例えば、プラズマＣＶＤ法による場合ＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ、１００〜１５０nm代表的には１３０nmの厚さに形成する。
【００５９】
そして、図３（Ｄ）に示すように、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０５に選択的にドーピングする工程を行う。半導体に対してｎ型を付与する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）など周期律表第１５族の元素が知られている。フォトレジストマスク１０８を形成し、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用する。形成される不純物領域１０９におけるリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とする。本明細書中では、不純物領域１０９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００６０】
次に、マスク層１０６を純水で希釈したフッ酸などのエッチング液により除去する。そして、島状半導体層１０５にドーピングした不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００６１】
そして、図３（Ｅ）に示すようにゲート絶縁膜１１０を形成する。ＴＦＴのＶth変動を防ぎ、バイアスストレスおよび熱に対する安定性を高めるために、表４または図２７の結果を参酌して、表１に記載された作製条件を基に、島状半導体層側との界面を酸化窒化シリコン膜（Ｂ）で形成し、その組成から酸化窒化シリコン膜（Ａ）の組成へ連続的に組成が変化するようにＳｉＨ4、Ｎ2Ｏ、Ｈ2のガス流量をマスフローコントローラーで制御する。図３（Ｅ）では組成が丁度中間の値を示すところを点線で示す。その部分は膜厚の中央部であっても良いし、半導体層寄り或いはゲート電極寄りであっても良い。具体的には、最初ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCM流し、Ｘｈ＝１でＸｇ＝０．９６とし、２０Paに圧力を制御して２７MHzで０．４mW/cm2の高周波電力を投入して成膜を開始し、その後成膜速度を考慮して随時Ｎ2Ｏ流量を成膜終了時に５００SCCMとなるように増加させ、Ｈ2流量を０SCCMとして、Ｘｈ＝０でＸｇ＝０．９９となるように減少させる制御を行う。ＳｉＨ4の流量は５SCCMから４SCCMへの制御なので、図３（Ｅ）で示す点線のところで切り替えた。このようにして１２０nmの厚さでゲート絶縁膜を形成した。勿論、ゲート絶縁膜の厚さはこれに限定されるものではなく、５０〜２００nm（好ましくは、８０〜１５０nm）の厚さで形成し、前述のように酸化窒化シリコン膜（Ａ）と（Ｂ）を積層する構造としても良い。尚、ここで示す成膜条件は一例であり、表２で示した組成が得られるならば成膜条件に何ら限定される事項はない。
【００６２】
ゲート絶縁膜の成膜前に行うプラズマクリーニング処理は効果的である。また、プラズマクリーニング処理は、水素を２００SCCM導入し、圧力２０Pa、高周波電力０．２W/cm2でプラズマを生成して2分間処理する。或いは、Ｈ2を１００SCCMと酸素を１００SCCM導入して、圧力４０Paで同様にプラズマ処理しても良い。
基板温度は３００〜４５０℃、好ましくは４００℃とする。この段階で、島状半導体層１０４、１０５ｂの表面をプラズマクリーニング処理することで、吸着しているボロンやリン、その他の有機物などの汚染物質を取り除くことができる。
【００６３】
次に、ゲート絶縁膜１１０上にゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１１１と金属膜から成る導電層（Ｂ）１１２とを積層させる構造とする。導電層（Ｂ）１１２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１１はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００６４】
導電層（Ａ）１１１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１１１に３０ｎｍの厚さのＴａＮ膜を、導電層（Ｂ）１１２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜する。ＴａはスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用するのに適しているが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とすすには不向きである。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得ることができる。尚、図示しないが、導電層（Ａ）１１１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１１０に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい。
【００６５】
次に、図３（Ｆ）に示すようにフォトレジストマスク１１３を形成し、導電層（Ａ）１１１と導電層（Ｂ）１１２とを一括でエッチングしてゲート電極１１４、１１５を形成する。ＴａやＷなどの耐熱性導電性材料を高速でかつ精度良くエッチングして、さらに端部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法が適している。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）を用いたエッチング装置がある。特に、ＩＣＰエッチング装置はプラズマの制御が容易であり、処理基板の大面積化にも対応できる。ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣＦ4とＣｌ2を用いて１〜２０Paの反応圧力で行う。
【００６６】
ゲート電極１１４、１１５は、導電層（Ａ）から成る１１４ａ、１１５ａと、導電層（Ｂ）から成る１１４ｂ、１１５ｂとが一体として形成されている。この時、ｎチャネル型ＴＦＴのゲート電極１１５は不純物領域１０９の一部と、ゲート絶縁膜１１０を介して重なるように形成する。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である。
【００６７】
次に、図４（Ａ）に示すように、レジストマスク１１６を形成し、ｎ型を付与する不純物元素を島状半導体層１０４、１０５にドーピングする。ｎ型を付与する不純物元素は同様にリン（Ｐ）を用い、イオンドープ法などイオン化した不純物元素を電界で加速して注入する方法で１×１０20〜１×１０21atoms／cm3の濃度に添加する。このようにして、不純物領域１１７、１１８を形成する。
【００６８】
次いで、図４（Ｂ）に示すように、レジストマスク１１９を形成し、ｐチャネル型ＴＦＴのソース領域およびドレイン領域とする不純物領域１２０を形成する。ここでは、ゲート電極１１４をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。不純物領域１２０はジボラン（Ｂ2Ｈ6）を用い、前述のリン（Ｐ）のドーピングと同じ方法で行う。そして不純物領域１２０のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域１２０に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。不純物領域１２０の一部には既にリン（Ｐ）が添加さているが、この濃度と比較して不純物領域１２０に添加されるボロン（Ｂ）濃度はその１．５〜３倍程度なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。
【００６９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。アニール処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、アニール処理の前に、５０〜２００nmの厚さの保護絶縁層１２１を酸化窒化シリコン膜や酸化シリコン膜などで形成することで、ゲート電極形成材料の酸化を防止することができる。
【００７０】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７１】
その後、保護絶縁層上に酸化窒化シリコン膜（Ｂ）を成膜して層間絶縁層１２２を形成する。本実施例では酸化窒化シリコン膜（Ｂ）をＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を５００SCCM導入して反応圧力４０Pa、基板温度４００℃とし、放電電力密度を０．４W/cm2として、５００〜１５００nm（好ましくは６００〜８００nm）の厚さで形成する。
【００７２】
そして、層間絶縁層１２２および保護絶縁層１２１にソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース線１２３、１２６と、ドレイン線１２４、１２５を形成する。図示していないが、本実施例ではこの配線を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜として形成する。
【００７３】
次に、パッシベーション膜１２７として、窒化シリコン膜または酸化窒化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜５００℃で１〜１２時間の熱処理を行うと良い。パッシベーション膜１７５を緻密な窒化シリコン膜で形成し、このような温度で熱処理を行うと、層間絶縁層１２２を形成する酸化窒化水素化シリコン膜の含有水素が放出され、上層側は緻密な窒化シリコン膜でキャップされることになり水素の拡散が阻止されるので、放出される水素は下層側に優先的に拡散し、島状半導体層１０４、１０５の水素化を酸化窒化水素化シリコン膜から放出される水素で行うことができる。同様に、下地膜に用いた酸化窒化水素化シリコン膜からも水素が放出されるので、島状半導体層１０４、１０５は上層側および下層側の両側より水素化される。また、この水素化処理はプラズマ水素化法を用いても同様の効果が得ることができる。
【００７４】
こうして基板１０１上に、ｎチャネル型ＴＦＴ１３４とｐチャネル型ＴＦＴ１３３とを完成させることができる。ｐチャネル型ＴＦＴ１３３には、島状半導体層１０４にチャネル形成領域１２８、ソース領域１２９、ドレイン領域１３０を有している。ｎチャネル型ＴＦＴ１３４には、島状半導体層１０５にチャネル形成領域１３１、ゲート電極１１５とオーバーラップするＬＤＤ領域１３２（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域１３３、ドレイン領域１３４を有している。ゲート電極１１５とオーバーラップするＬＤＤ領域はドレイン側のみに設けホットキャリア効果によるＴＦＴの劣化を防ぐ構造とする。このＬov領域のチャネル長方向の長さは、チャネル長３〜８μmに対して、０．５〜３．０μm（好ましくは１．０〜１．５μm）とした。図４ではそれぞれのＴＦＴをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。このようにして作製されたＴＦＴにおいて、ｎチャネル型ＴＦＴでＳ値を０．１０〜０．３０V/dec、Ｖｔｈを０．５〜２．５Ｖの範囲に、ｐチャネル型ＴＦＴでＳ値を０．１０〜０．３０V/dec、Ｖｔｈを−０．５〜−２．５Ｖにすることができる。
【００７５】
［実施例２］
図５〜図７を用いて本実施例を説明する。基板６０１としてガラス基板（例えばコーニング社の＃１７３７基板）を用いる。最初に、基板６０１上にゲート電極６０２を形成する。ここでは、スパッタ法を用いて、タンタル（Ｔａ）膜を２００ｎｍの厚さに形成した。また、ゲート電極６０２を、窒化タンタル（ＴａＮ）膜（膜厚５０ｎｍ）とＴａ膜（膜厚２５０ｎｍ）の2層構造としても良い。Ｔａ膜はスパッタ法でＡｒガスを用い、Ｔａをターゲットとして形成するが、ＡｒガスにＸｅガスを加えた混合ガスでスパッタすると内部応力の絶対値を２×108Pa以下にすることができる（図５（Ａ））。
【００７６】
そして、ゲート絶縁膜６０３を形成する。ゲート絶縁膜６０３は、ゲート電極側から酸化窒化シリコン膜（Ａ）と酸化窒化シリコン膜（Ｂ）の積層構造とする。成膜条件は表１に記載の条件に従うものとし、酸化窒化シリコン膜（Ａ）を＃２１０の条件で、酸化窒化シリコン膜（Ｂ）を＃２１２の条件で成膜する。図５（Ｂ）ではゲート絶縁膜６０３aが酸化窒化シリコン膜（Ａ）であり２５nmの厚さに形成し、ゲート絶縁膜６０３ｂが酸化窒化シリコン膜（Ｂ）であり１２５nmの厚さに形成する。これらの膜はＳｉＨ4、Ｎ2Ｏ、Ｈ2のガス流量の切り替えのみで容易に積層することが可能であり、図２で示したプラズマＣＶＤ装置で形成することができる。
【００７７】
さらに、酸化窒化シリコン膜を形成した同じ反応室で非晶質半導体層６０４を連続形成することもできる。非晶質半導体層６０４もプラズマＣＶＤ法でＳｉＨ4やＨ2などを用いて形成される膜であり、反応ガスの切り替えのみで良い。非晶質半導体層６０４の厚さを２０〜１００ｎｍ、好ましくは４０〜７５ｎｍの厚さに形成する。このように連続的にゲート絶縁膜から非晶質半導体層を形成することで、空気中に晒すことにより発生する界面の汚染（有機物汚染やＢ、Ｐなどの汚染）を防ぐことができ、作製するＴＦＴの特性バラツキを低減させることができる。（図５（Ｂ））。
【００７８】
そして、ファーネスアニール炉を用い、４５０〜５５０℃で1時間の熱処理を行って非晶質半導体層６０４から水素を放出させ、残存する水素量を５atomic％以下とする。その後、レーザーアニール法や熱アニール法を用いれば良い。レーザーアニール法では、例えばＫｒＦエキシマレーザー光（波長２４８nm）を用い、線状ビームを形成して、発振パルス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５００mJ/cm2、線状ビームのオーバーラップ率を９６％として非晶質半導体層の結晶化を行う（図５（Ｃ））。
【００７９】
こうして形成された結晶質半導体層６０５に密接してチャネル保護膜とする酸化窒化シリコン膜６０６を形成する。この酸化窒化シリコン膜は表１に記載した＃２１１、＃２１２のいずれの条件でも良く、膜厚を２００ｎｍとして形成する。この酸化窒化シリコン膜６０６の成膜の前にプラズマＣＶＤ装置の反応室内で表１に記載したプラズマクリーニング処理を行い、結晶質半導体層６０５の表面を処理するとＴＦＴ特性のＶthのバラツキを減らすことができる。その後、裏面からの露光を用いたパターニング法により、ゲート電極をマスクとして自己整合的に酸化窒化シリコン膜６０６上にレジストマスク６０７を形成する。レジストマスク６０７は図示したように光の回り込みによって、わずかにゲート電極の幅より小さくなった（図５（Ｄ））。
【００８０】
このレジストマスク６０７を用いて酸化窒化シリコン膜６０６をエッチングして、チャネル保護膜６０８を形成した後、レジストマスク６０７を除去する。この工程により、チャネル保護膜６０８と接する領域以外の結晶質半導体層６０５の表面を露呈させる。このチャネル保護膜６０８は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果すと共に、結晶質半導体層の界面準位密度を低減する効果がある（図５（Ｅ））。
【００８１】
次いで、フォトマスクを用いたパターニングによって、ｎチャネル型ＴＦＴの一部とｐチャネル型ＴＦＴの領域を覆うレジストマスク６０９を形成し、結晶質半導体層６０５の表面が露呈している領域にｎ型を付与する不純物元素をドーピングする工程を行いｎ+領域６１０ａを形成する。ここではイオンドープ法でフォスフィン（ＰＨ3）を用い、ドーズ量５×１０14atoms/ｃｍ2、加速電圧１０ｋＶとしてリン（Ｐ）を添加した。また、上記レジストマスク６０９のパターンは実施者が適宣設定することによりｎ+領域の幅が決定され、所望の幅を有するｎ-型領域、およびチャネル形成領域を形成することを可能としている（図６（Ａ））。
【００８２】
レジストマスク６０９を除去した後、保護絶縁膜６１１ａを形成する。この膜も表１に記載した＃２１１または＃２１２の条件による酸化窒化シリコン膜で５０nmの厚さに形成する（図６（Ｂ））。
【００８３】
次いで、保護絶縁膜６１１ａが表面に設けられた結晶質半導体層にｎ型を付与する不純物元素をドーピングする工程を行い、ｎ-型領域６１２を形成する。但し、保護絶縁膜６１１ａを介してその下の結晶質半導体層に不純物を添加するため保護絶縁膜６１１ａの厚さを考慮に入れ適宣条件を設定する必要がある。ここでは、ドーズ量３×１０13atoms/ｃｍ2、加速電圧６０ｋＶとして行うと良い。このｎ-領域６１２はＬＤＤ領域として機能する（図６（Ｃ））。
【００８４】
次いで、ｎチャネル型ＴＦＴを覆うレジストマスク６１４を形成し、ｐチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素をドーピングする工程を行う。ここでは、イオンドープ法でジボラン（Ｂ2Ｈ6）を用い、ボロン（Ｂ）を添加する。ドーズ量は４×１０15atoms/ｃｍ2、加速電圧３０ｋＶとしてｐ+領域を形成する（図６（Ｄ））。そして、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行う（図６（Ｅ））。その後、チャネル保護膜６０８と保護絶縁膜６１１ａをそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングする（図７（Ａ））。
【００８５】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６１７、６１８、チャネル形成領域６１９が形成され、ｐチャネル型ＴＦＴのソース領域６２１、ドレイン領域６２２、チャネル形成領域６２０が形成される。次いで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第１の層間絶縁膜６２３を形成する。第１の層間絶縁膜６２３は表１に記載した＃２１１または＃２１２の条件で作製される酸化窒化シリコン膜を用い、１００〜５００ｎｍの厚さに形成する（図７（Ｂ））。そして、第２の層間絶縁膜６２４を表１に記載した＃２１０の条件で作製される酸化窒化シリコン膜で同様に１００〜５００ｎｍの厚さに形成する（図７（Ｃ））。
【００８６】
この状態で１回目の水素化の工程を行なう。この工程は、例えば３〜１００％の水素雰囲気中で３００〜５５０℃、好ましくは３５０〜５００℃の熱処理を１〜１２時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で１０〜６０分の処理を行なっても良い。この熱処理により第１の層間絶縁膜に含まれる水素や、上記熱処理雰囲気によって気相中から第２の層間絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので、結晶質半導体層の水素化を効果的に行うことができる。
【００８７】
第１の層間絶縁膜６２３と第２の層間絶縁膜６２４はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールが形成する。そして、ソース線６２５、６２７とドレイン線６２６を形成する。図示していないが、本実施例ではこの配線をＴｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いている（図７（Ｄ））。
【００８８】
さらに、パッシベーション膜６２８をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜で形成する。この時、膜の形成に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理を実施すると、プラズマ化されることにより気相中で生成された水素が第２の層間絶縁膜中に供給され、基板を２００〜５００℃に加熱しておけば、水素を第１の層間絶縁膜やさらにその下層側にも拡散させることが可能であり、２回目の水素化の工程とすることができる。パッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なう。このとき水素は、パッシベーション膜６２８から第２の層間絶縁膜６２４へ、第２の層間絶縁膜６２４から第１の層間絶縁膜６２３へ、そして第１の層間絶縁膜６２３から結晶質半導体層へと水素が拡散して結晶質半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、パッシベーション膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできる。
【００８９】
以上の工程により、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で形成することができる。そして、逆スタガ型のＴＦＴにおいても、ゲート絶縁膜６０３ｂに本発明の酸化窒化シリコン膜を適用することによりＶthシフトの少ないＴＦＴを得ることができる。例えば、ｎチャネル型ＴＦＴでは、Ｓ値を０．１０〜０．３０V/dec、Ｖｔｈを０．５〜２．５Ｖの範囲内にすることができる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０〜０．３０V/dec、Ｖｔｈを−０．５Ｖ〜−２．５Ｖの範囲内とすることができる。
【００９０】
このような特性は、本発明の酸化窒化シリコン膜（Ａ）と（Ｂ）を積層または連続的に組成を変化させたゲート絶縁膜と、本実施例で示した水素化処理の工程の相乗効果によるものとみることもでき、実施形態１で検討したように半導体層と積層して熱的に安定な酸化窒化シリコン膜（Ａ）と（Ｂ）を組み合わせることにより得られるものである。
【００９１】
[実施例３]
本実施例は画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００９２】
図８（Ａ）において、基板８０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板８０１のＴＦＴを形成する表面に、基板８０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜８０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜（Ｃ）８０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜（Ａ）８０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜８０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【００９３】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層８０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、図２に示すような装置を用いて、同一の反応室で下地膜８０２と非晶質半導体層８０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜（Ｃ）８０２ａと酸化窒化シリコン膜８０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００９４】
そして、結晶化の工程を行い非晶質半導体層８０３ａから結晶質半導体層８０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００９５】
また、プラズマＣＶＤ法で非晶質シリコン膜の形成工程において、反応ガスにＳｉＨ4とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質シリコン膜の含有水素濃度を５atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。
【００９６】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図８（Ｂ）に示すように結晶質半導体層８０３ｂを得ることができる。
【００９７】
そして、結晶質半導体層８０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図８（Ｃ）に示すように島状半導体層８０４〜８０８を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００９８】
このような島状半導体層に対し、ＴＦＴのＶthを制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法（或いはイオンシャワードーピング法）を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。また、この場合にもゲート絶縁膜の成膜前に行うプラズマクリーニング処理は効果的であり表１に記載した条件に従い行うと良い。
【００９９】
そして、図８（Ｃ）に示すようにゲート絶縁膜８０９を形成する。ＴＦＴのＶthシフトを防ぎ、バイアスストレスおよび熱に対する安定性を高めるために、表１に記載された作製条件を基に、島状半導体層側から酸化窒化シリコン膜（Ｂ）の組成から酸化窒化シリコン膜（Ａ）の組成へ連続的に組成が変化するようにＳｉＨ4、Ｎ2Ｏ、Ｈ2のガス流量をマスフローコントローラーで制御して形成する。図８（Ｃ）において、組成が丁度中間の値を示すところを点線で示す。その部分は膜厚の中央部であっても良いし、半導体層側寄り或いはゲート電極側寄りであっても良い。このゲート絶縁膜の作製条件は実施例１と同様なものとする。
【０１００】
そして、図８（Ｄ）に示すように、ゲート絶縁膜８０９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本実施例では、導電層（Ａ）８１０をＷ膜で形成し、その上に導電層（Ｂ）８１１をＷＮ膜を積層させる構造とする。導電層（Ｂ）は、或いはタングステンシリサイドで形成しても良い。Ｗ膜は耐熱性が高いのでゲート電極として好適に用いることができるが、表面が酸化して高抵抗化するとその上層に形成する配線とのコンタクト抵抗が高くなってしまう。その為に導電層（Ｂ）８１１を積層させ、比較的安定なＷＮ膜やタングステンシリサイドで形成して防止する。
【０１０１】
導電層（Ａ）１１０は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｂ）１１１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とする。Ｗをゲート電極として形成する場合には、Ｗをターゲットとしたスパッタ法で、Ａｒを導入して導電層（Ａ）８１０をＷ膜で例えば２５０nmの厚さに形成する。ＷＮ膜はＡｒと窒素を導入して５０nmの厚さに形成する。その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしても低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで抵抗率を下げることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【０１０２】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストマスク８１２〜８１７を形成し、導電層（Ａ）８１０と導電層（Ｂ）８１１とを一括でエッチングしてゲート電極８１８〜８２２と容量配線８２３を形成する。ゲート電極８１８〜８２２と容量配線８２３は、導電層（Ａ）から成る８１８ａ〜８２２ａと、導電層（Ｂ）から成る８１８ｂ〜８２２ｂとが一体として形成されている（図９（Ａ））。
【０１０３】
このとき少なくともゲート電極８１８〜８２２の端部にテーパー部が形成されるようにエッチングする。このエッチング加工はＩＣＰエッチング装置により行う。具体的なエッチング条件として、エッチングガスにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ３０SCCMとして、放電電力３．２W/cm2(13.56MHz)、バイアス電力２２４mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行った。このようなエッチング条件によって、ゲート電極８１８〜８２２の端部において、該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は５〜３５°、好ましくは１０〜２５°とする。テーパー部の角度は、図１１でθとして示す部分の角度である。この角度は、後にＬＤＤ領域を形成する低濃度ｎ型不純物領域の濃度勾配に大きく影響する。尚、テーパー部の角度θは、テーパー部の長さ（ＷＧ）とテーパー部の厚さ（ＨＧ）を用いてＴａｎ（θ）＝ＨＧ／ＷＧで表される。
【０１０４】
また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しするオーバーエッチングを施すものとする。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜８０９）の選択比は２〜４（代表的には３）であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなり、新たな形状のゲート絶縁膜８３０が形成される。
【０１０５】
そして、画素ＴＦＴおよび駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素をドーピングする。ゲート電極の形成に用いたレジストマスク８１２〜８１７をそのまま残し、端部にテーパー部を有するゲート電極８１８〜８２２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ここでは、ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部の端部側とゲート絶縁膜とを通して、その下に位置する半導体層に達するようにドーピングする。そのためにドーズ量を１×１０13〜５×１０14atoms／cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により半導体層のリン（Ｐ）濃度は１×１０16〜１×１０19atoms／cm3の濃度範囲で添加する。このようにして、図９（Ｂ）に示すように島状半導体層に低濃度ｎ型不純物領域８２４〜８２９を形成する。
【０１０６】
低濃度ｎ型不純物領域８２４〜８２８において、少なくともゲート電極８１８〜８２２に重なった部分に含まれるリン（Ｐ）の濃度勾配は、ゲート電極８１８〜８２２のテーパー部の膜厚変化を反映する。即ち、低濃度ｎ型不純物領域８２４〜８２８へ添加されるリン（Ｐ）の濃度は、ゲート電極に重なる領域において、ゲート電極の端部に向かって徐々に濃度が高くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。尚、図９（Ｂ）では低濃度ｎ型不純物領域８２４〜８２９の端部を斜めに図示しているが、これはリン（Ｐ）が添加された領域を直接的に示しているのではなく、上述のようにリンの濃度変化がゲート電極８１８〜８２２のテーパー部の形状に沿って変化していることを表している。
【０１０７】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う。レジストのマスク８１２〜８１７を残し、今度はゲート電極８１８〜８２２がリン（Ｐ）を遮蔽するマスクとなるように、イオンドープ法において１０〜３０ｋｅＶの低加速電圧の条件で添加する。このようにして高濃度ｎ型不純物領域８３１〜８３６を形成する。この領域におけるゲート絶縁膜８３０は、前述のようにゲート電極の加工のおいてオーバーエッチングが施されたため、当初の膜厚である１２０nmから薄くなり、７０〜１００nmとなっている。そのためこのような低加速電圧の条件でも良好にリン（P）を添加することができる。そして、この領域のリン（Ｐ）の濃度は１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにする（図９（Ｃ））。
【０１０８】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層８０４、８０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域８４０、８４１を形成する。ここでは、ゲート電極８１８、８２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層８０５、８０７、８０８は、第３のフォトマスク（ＰＭ３）を用いてレジストマスク８３７〜８３９を形成し全面を被覆しておく。ここで形成される不純物領域８４０、８４１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。そして、ゲート電極と重ならない高濃度ｐ型不純物領域８４０ａ、８４１ａのボロン（Ｂ）濃度は、３×１０20〜３×１０21atoms／cm3となるようにする。また、ゲート電極と重なる不純物領域８４０ｂ、８４１ｂは、ゲート絶縁膜とゲート電極のテーパー部を介して不純物元素が添加されるので、実質的に低濃度ｐ型不純物領域として形成され、少なくとも１．５×１０19atoms／cm3以上の濃度とする。この高濃度ｐ型不純物領域８４０ａ、８４１ａおよび低濃度ｐ型不純物領域８４０ｂ、８４１ｂには、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域８４０ａ、８４１ａには１×１０20〜１×１０21atoms／cm3の濃度で、低濃度ｐ型不純物領域８４０ｂ、８４１ｂには１×１０16〜１×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度をリン（Ｐ）濃度の１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題はな生じない（図９（Ｄ））。
【０１０９】
その後、図１０（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜８４２を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜８４２は無機絶縁物材料から形成する。第１の層間絶縁膜８４２の膜厚は１００〜２００ｎｍとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０１１０】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板８０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図１０（Ｂ））。
【０１１１】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、島状半導体層８０４〜８０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い。
【０１１２】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる第２の層間絶縁膜８４３を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【０１１３】
このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜８４２として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【０１１４】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜８４３をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜８４２をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜８３０をエッチングすることにより、良好にコンタクトホールを形成することができる。
【０１１５】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース線８４４〜８４８とドレイン線８４９〜８５２を形成する。ここで、８５３は画素電極として機能するものである。８５４は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成（図１０（Ｃ）において８４４ａ〜８５４ａで示す）し、さらにその上に透明導電膜を８０〜１２０nmの厚さで形成（図１０（Ｃ）において８４４ｂ〜８５４ｂで示す）した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。
【０１１６】
こうして５枚のフォトマスク（ＰＭ５）により、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ（Ａ）２００ａ、第１のｎチャネル型ＴＦＴ（Ａ）２０１ａ、第２のｐチャネル型ＴＦＴ（Ａ）２０２ａ、第２のｎチャネル型ＴＦＴ（Ａ）２０３ａ、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１１７】
駆動回路の第１のｐチャネル型ＴＦＴ（Ａ）２００ａには、島状半導体層８０４にチャネル形成領域２０６、ゲート電極と重なるＬＤＤ領域２０７、高濃度ｐ型不純物領域から成るソース領域２０８、ドレイン領域２０９を有した構造となっている。第１のｎチャネル型ＴＦＴ（Ａ）２０１ａには、島状半導体層８０５にチャネル形成領域２１０、低濃度ｎ型不純物領域で形成されゲート電極８１９と重なるＬＤＤ領域２１１、高濃度ｎ型不純物領域で形成するソース領域２１２、ドレイン領域２１３を有している。チャネル長３〜７μｍに対して、ゲート電極１１９と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜１．５μｍ、好ましくは０．３〜０．８μｍとする。このＬovの長さはゲート電極８１９の厚さとテーパー部の角度θ（図１１で定義する角度）から制御する。
【０１１８】
このＬＤＤ領域について図１１を用いて説明する。図１１に示すのは、図１０（Ｃ）の第１のｎチャネル型ＴＦＴ（Ａ）２０１ａの部分拡大図である。ＬＤＤ領域２１１はテーパー部２６１の下に形成される。このとき、ＬＤＤ領域におけるリン（Ｐ）の濃度分布は２３２の曲線で示されるようにチャネル形成領域２１１から遠ざかるにつれて増加する。この増加の割合は、イオンドープにおける加速電圧やドーズ量などの条件、テーパー部２６１の角度θやゲート電極８１９の厚さによって異なってくる。このように、ゲート電極の端部をテーパー形状として、そのテーパー部を通して不純物元素を添加することにより、テーパー部の下に存在する半導体層中に、徐々に前記不純物元素の濃度が変化するような不純物領域を形成することができる。本発明はこのような不純物領域を積極的に活用する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【０１１９】
駆動回路の第２のｐチャネル型ＴＦＴ（Ａ）２０２ａは同様に、島状半導体層８０６にチャネル形成領域２１４、ゲート電極８２０と重なるＬＤＤ領域２１５、高濃度ｐ型不純物領域で形成されるソース領域２１６、ドレイン領域２１７を有した構造となっている。第２のｎチャネル型ＴＦＴ（Ａ）２０３ａには、島状半導体層８０７にチャネル形成領域２１８、ゲート電極８２１と重なるＬＤＤ領域２１９、高濃度ｎ型不純物領域で形成するソース領域２２０、ドレイン領域２２１を有している。ＬＤＤ領域２１９は、ＬＤＤ領域２１１と同じ構成とする。画素ＴＦＴ２０４には、島状半導体層８０８にチャネル形成領域２２２ａ、２２２ｂ、低濃度ｎ型不純物領域で形成するＬＤＤ領域２２３ａ、２２３ｂ、高濃度ｎ型不純物領域で形成するソースまたはドレイン領域２２５〜２２７を有している。ＬＤＤ領域２２３ａ、２２３ｂは、ＬＤＤ領域２１１と同じ構成とする。さらに、容量配線８２３と、ゲート絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２７に接続する半導体層２２８、２２９とから保持容量２０５が形成されている。図１０（Ｃ）では、駆動回路のｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造とし、画素ＴＦＴをダブルゲート構造としたが、これらのＴＦＴはいずれもシングルゲート構造としても良いし、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。
【０１２０】
図１２は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図１０（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート電極８２２は図示されていないゲート絶縁膜を介してその下の島状半導体層８０８と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねるている。図示はしていないが、島状半導体層には、図１０（Ｃ）で説明したソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２３０はソース配線８４８とソース領域２２５とのコンタクト部、２３１はドレイン配線８５３とドレイン領域２２７とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２７から延在する半導体層２２８、２２９とゲート絶縁膜を介して容量配線８２３が重なる領域で形成されている。この構成におて半導体層２２８には、価電子制御を目的とした不純物元素は添加されていない。
【０１２１】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。
【０１２２】
さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
【０１２３】
アクティブマトリクス型の液晶表示装置の場合、第１のｐチャネル型ＴＦＴ（Ａ）２００ａと第１のｎチャネル型ＴＦＴ（Ａ）２０１ａは高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図１０（Ｃ）ではこれらの回路をロジック回路部として表している。第１のｎチャネル型ＴＦＴ（Ａ）２０１ａのＬＤＤ領域２１１はホットキャリア対策を重視した構造となっている。さらに、耐圧を高め動作を安定化させるために一対のソース・ドレイン間に２つのゲート電極を設けたダブルゲート構造としても良い。第１のｐチャネル型ＴＦＴ（Ｂ）２００ｂには、島状半導体層にチャネル形成領域２３６ａ、２３６ｂ、低濃度ｐ型不純物領域から成りゲート電極８１８と重なるＬＤＤ領域２３７ａ、２３７ｂ、高濃度ｐ型不純物領域から成るソース領域２３８とドレイン領域２３９、２４０を有した構造となっている。第１のｎチャネル型ＴＦＴ（Ｂ）２０１ｂには、島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、低濃度ｎ型不純物領域で形成されゲート電極８１９と重なるＬＤＤ領域２４２ａ、２４２ｂ、高濃度ｎ型不純物領域で形成するソース領域２４３とドレイン領域２４４、２４５を有している。チャネル長はいづれも３〜７μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜１．５μｍ、好ましくは０．３〜０．８μｍとする。
【０１２４】
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第２のｐチャネル型ＴＦＴ（Ａ）２０２ａと第２のｎチャネル型ＴＦＴ（Ａ）２０３ａを適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、一対のソース・ドレイン間に３つのゲート電極を設けたトリプルゲート構造としてオフ電流が低減されるようにすると良い。第２のｐチャネル型ＴＦＴ（Ｂ）２０２ｂには、島状半導体層にチャネル形成領域２４６ａ、２４６ｂ、２４６ｃ、低濃度ｐ型不純物領域から成りゲート電極８２０と重なるＬＤＤ領域２４７ａ、２４７ｂ、２４７ｃ、高濃度ｐ型不純物領域から成るソース領域２４９とドレイン領域２５０〜２５２を有した構造となっている。第２のｎチャネル型ＴＦＴ（Ｂ）２０３ｂには、島状半導体層にチャネル形成領域２５３ａ、２５３ｂ、低濃度ｎ型不純物領域で形成されゲート電極８２１と重なるＬＤＤ領域２５４ａ、２５４ｂ、高濃度ｎ型不純物領域で形成するソース領域２５５とドレイン領域２５６、２５７を有している。
【０１２５】
このように、ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。
【０１２６】
[実施例４]
本実施例では、実施例３と異なる工程でアクティブマトリクス基板を作製する例について図２８と図２９を用いて説明する。まず、実施例３と同様にして図８（Ｄ）で説明する工程までを行う。ゲート電極を形成するための導電層は耐熱性導電性材料から成る一層で形成しても良く、例えば、導電層（Ａ）８１０をＷ膜で３００ｎｍの厚さに形成する。
【０１２７】
そして、図２８（Ａ）に示すようにレジストマスク８６０ａ〜８６０ｆを形成し、上記の導電層（Ａ）８１０に対して第１のエッチング処理を行う。エッチング処理はＩＣＰエッチング装置により行う。具体的なエッチング条件として、エッチングガスにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ３０SCCMとして、放電電力３．２W/cm2(13.56MHz)、バイアス電力２２４mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。こうして形成されたゲート電極８６１〜８６５と容量配線８６６の端部にはテーパー部が形成される。該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は５〜３５°、好ましくは１５〜３０°とする。この角度は、後にＬＤＤ領域を形成する低濃度ｎ型不純物領域の濃度勾配に大きく影響する。
【０１２８】
その後、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行う。レジストマスクはそのまま残し、イオンドープ法で高濃度ｎ型不純物領域８６７、８６９、８７１、８７３、８７５を形成する。この領域の不純物濃度は、１×１０19〜１×１０21atoms/cm3となるようにする。この時テーパー部が形成されたゲート電極の端部と重なる領域にも前記高濃度ｎ型不純物領域よりも低い濃度で不純物領域８６８、８７０、８７２、８７４、８７６が形成される。この不純物領域のリン濃度はゲート電極の厚さとテーパー角に依存する。
【０１２９】
次に、第２のエッチング処理を行う。エッチング処理は同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用いその流量をそれぞれ３０SCCMとして、放電電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成されたゲート電極８７７〜８８１と容量配線８８２の端部にはテーパー部が形成される。該端部から内側にむかって徐々に厚さが増加するテーパー部が形成され、その角度は４０〜７５°、好ましくは４５〜６０°とする。
【０１３０】
そして、前の工程よりドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする工程を行う。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、ゲート電極８７７〜８８１と重なる領域の不純物濃度を１×１０16〜１×１０18atoms/cm3となるようにする。このようにして、不純物領域８８３〜８８４を各島状半導体層に形成する（図２８（Ｂ））。
【０１３１】
そして、ｎチャネル型ＴＦＴを形成する島状半導体層を覆うレジストマスク８８７、〜８８９を形成し、ｐチャネル型ＴＦＴを形成する島状半導体層にソース領域およびドレイン領域とする高濃度ｐ型不純物領域８９０、８９１を形成する。ここで形成する不純物領域８９０、８９１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。ゲート電極と重ならないｐ型不純物領域のボロン（Ｂ）濃度は、３×１０20〜３×１０21atoms／cm3となるようにし、ゲート電極と重なる不純物領域は、ゲート絶縁膜とゲート電極のテーパー部を介して不純物元素が添加され、少なくとも１．５×１０19atoms／cm3以上の濃度となるようにする（図２８（Ｃ））。
【０１３２】
その後、図２９（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜８９２を実施例３と同様に形成する。そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。また、活性化の工程に続いて、雰囲気ガスを変化させ水素化の工程を行い島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端させる工程を付加すると良い。
【０１３３】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる第２の層間絶縁膜３４３を１．０〜２．０μｍの平均厚を有して形成する。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。その後、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、エッチングによってソース線３４４〜３４８とドレイン線３４９〜３５２を形成する。ここで、３５３は画素電極として機能するものである。３５４は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さらにその上に透明導電膜を８０〜１２０nmの厚さで形成した。
【０１３４】
こうして実施例３と同様に、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ（Ａ）３００、第１のｎチャネル型ＴＦＴ（Ａ）３０１、第２のｐチャネル型ＴＦＴ（Ａ）３０２、第２のｎチャネル型ＴＦＴ（Ａ）３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成されている。
【０１３５】
駆動回路の第１のｐチャネル型ＴＦＴ（Ａ）３００には、島状半導体層にチャネル形成領域３０６、ゲート電極と重なるＬＤＤ領域３０７、高濃度ｐ型不純物領域から成るソース領域３０８、ドレイン領域３０９を有した構造となっている。第１のｎチャネル型ＴＦＴ（Ａ）３０１には、島状半導体層にチャネル形成領域３１０、低濃度ｎ型不純物領域で形成されゲート電極３１９と重なるＬＤＤ領域３１１、高濃度ｎ型不純物領域で形成するソース領域３１２、ドレイン領域３１３を有している。チャネル長３〜７μｍに対して、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜１．５μｍ、好ましくは０．３〜０．８μｍとする。このＬovの長さはゲート電極３１９の厚さとテーパー部の角度から制御する。
【０１３６】
駆動回路の第２のｐチャネル型ＴＦＴ（Ａ）３０２は同様に、島状半導体層にチャネル形成領域３１４、ゲート電極重なるＬＤＤ領域３１５、高濃度ｐ型不純物領域で形成されるソース領域３１６、ドレイン領域３１７を有した構造となっている。第２のｎチャネル型ＴＦＴ（Ａ）３０３ａには、島状半導体層にチャネル形成領域３１８、ゲート電極と重なるＬＤＤ領域３１９、高濃度ｎ型不純物領域で形成するソース領域３２０、ドレイン領域３２１を有している。ＬＤＤ領域３１９は、ＬＤＤ領域３１１と同じ構成とする。画素ＴＦＴ３０４には、島状半導体層にチャネル形成領域３２２ａ、３２２ｂ、低濃度ｎ型不純物領域で形成するＬＤＤ領域３２３ａ、３２３ｂ、高濃度ｎ型不純物領域で形成するソースまたはドレイン領域３２５〜３２７を有している。ＬＤＤ領域３２３ａ、３２３ｂは、ＬＤＤ領域３１１と同じ構成とする。さらに、容量配線８８２と、ゲート絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２７に接続する半導体層３２８、３２９とから保持容量３０５が形成されている。
【０１３７】
このようにして作製されたｎチャネル型ＴＦＴのＬＤＤ領域は、チャネル形成領域からソース領域またはドレイン領域にかけてｎ型を付与する不純物濃度が次第に高くなるものとなり、ドレイン近傍に発生する高電界領域を効果的に緩和して、ホットキャリア効果によるＴＦＴの劣化を防止することができる。
【０１３８】
［実施例５］
実施例３で作製したアクティブマトリクス基板はそのまま反射型の液晶表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１３を用いて説明する。
【０１３９】
アクティブマトリクス基板は実施例１と同様に作製する。図１３（Ａ）では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン配線２５６を例としてこの構成を図１３（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのＴｉ膜２５６ａ上に重ねてアルミニウム（Ａｌ）膜２５６ｂを３００〜４００nmの厚さで形成し、さらにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極２５７を形成する。画素電極２５７は、有機樹脂材料から成る第２の層間絶縁膜上に形成され、画素ＴＦＴ２０４のドレイン配線２５６と重なる部分を設け電気的な接続を形成している。
【０１４０】
図１３（Ｃ）では最初に第２の層間絶縁膜１４３上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極２５８を形成した後、ドレイン配線２５９を画素電極２５８と重なる部分を設けて形成した例である。ドレイン配線２５９は、図１３（Ｄ）で示すようにＴｉ膜２５９ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜２５９ａ上に重ねてＡｌ膜２５９ｂを３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極２５８はドレイン配線２５９を形成するＴｉ膜２５９ａのみと接触することになる。その結果、透明導電膜材料とＡｌとが直接接し反応するのを確実に防止できる。
【０１４１】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、図９（Ａ）、（Ｂ）の構成においてドレイン配線２５６の端面で、Ａｌ膜２５６ｂが画素電極２５７と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【０１４２】
実施例３では反射型の液晶表示装置を作製できるアクティブマトリクス基板を５枚のフォトマスクにより作製したが、さらに１枚のフォトマスクの追加（合計６枚）で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２で示すアクティブマトリクス基板に適用することができる。
【０１４３】
［実施例６］
本実施例では、実施例３で示したアクティブマトリクス基板のＴＦＴの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはＲＴＡ法などで結晶化させて形成するが、その他に特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図１４を用いて説明する。
【０１４４】
図１４（Ａ）で示すように、実施例１と同様にして、ガラス基板１１０１上に下地膜１１０２ａ、１１０２ｂ、非晶質構造を有する半導体層１１０３を２５〜８０nmの厚さで形成する。非晶質半導体層は非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。これらの非晶質半導体層は水素を０．１〜４０atomic%程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【０１４５】
そして、図１４（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層１１０５を得ることができる（図１４（Ｃ））。しかし、この熱アニールによって作製された結晶質半導体層１１０５は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実施例１で説明したレーザーアニール法で結晶質半導体層１１０５を処理してその結晶性を高めることは有効な手段として適用できる。
【０１４６】
図１１で作製された結晶質半導体層１１０５から島状半導体層を作製すれば、実施例３と同様にしてアクティブマトリクス基板を完成させることができる。また、実施例１で示したＣＭＯＳ構造を形成することもできる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【０１４７】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図１０（Ｂ）で説明した活性化工程で同時に行うことができる。この様子を図１５で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図１５で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析する。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１４８】
［実施例７］
本実施例では実施例３で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１６（Ａ）に示すように、図１０（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、図１６で示すように、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さＨを１．２〜５μｍとし、平均半径Ｌ１を５〜７μｍ、平均半径Ｌ１と底部の半径Ｌ２との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。
【０１４９】
スペーサの配置は任意に決定すれば良いが、好ましくは、図１６（Ａ）で示すように、画素部においてはドレイン配線８５３（画素電極）のコンタクト部２３１と重ねてその部分を覆うように柱状スペーサ４０６を形成すると良い。コンタクト部２３１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３１にスペーサ用の樹脂を充填する形で柱状スペーサ４０６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５ｅを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１６で示すようにソース線およびドレイン線を覆うようにして設けて配向膜形成後のラビング処理における静電破壊を防ぐ構造としても良い。
【０１５０】
その後、配向膜４０７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ４０６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する効果を得ることができる。また図では説明しないが、配向膜４０７を先に形成してから、スペーサ４０６、４０５ａ〜４０５ｅを形成した構成としても良い。
【０１５１】
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４０８で貼り合わせる。シール剤４０８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ４０６、４０５ａ〜４０５ｅによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１６（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１５２】
図１７はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。実施例３で述べたガラス基板８０１上に画素部５０４の周辺に駆動回路として走査信号駆動回路５０５と画像信号駆動回路５０６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路５０７も付加されていても良い。そして、これらの駆動回路は接続配線５０３によって外部入出力端子５０２と接続されている。画素部５０４では走査信号駆動回路５０５から延在するゲート線群５０８と画像信号駆動回路５０６から延在するソース線群５０９がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【０１５３】
図１６において画素部において設けた柱状スペーサ４０６は、すべての画素に対して設けても良いが、図１７で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすることが可能である。また、駆動回路部に設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うように設けても良いし各ＴＦＴのソースおよびドレイン配線の位置にあわせて設けても良い。図１７では駆動回路部に設けるスペーサの配置を５１０〜５１２で示す。そして、図１７で示すシール剤５１９は、基板８０１上の画素部５０４および走査信号駆動回路５０５、画像信号駆動回路５０６、その他の信号処理回路５０７の外側であって、外部入出力端子５０２よりも内側に形成する。
【０１５４】
このようなアクティブマトリクス型液晶表示装置の構成を図１８の斜視図を用いて説明する。図１８においてアクティブマトリクス基板は、ガラス基板８０１上に形成された、画素部５０４と、走査信号駆動回路５０５と、画像信号駆動回路５０６とその他の信号処理回路５０７とで構成される。画素部５０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路５０５と画像信号駆動回路５０６からは、それぞれゲート線８２２とソース線８４８が画素部５０４に延在し、画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）５１３が外部入力端子５０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ５１３は補強樹脂５１４によって強固に接着されている。そして接続配線５０３でそれぞれの駆動回路に接続している。また、対向基板４０１には図示していない、遮光膜や透明電極が設けられている。
【０１５５】
このような構成の液晶表示装置は、実施例３〜５で示すアクティブマトリクス基板の構成を用いて形成することができる。実施例３または実施例４で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例５で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【０１５６】
［実施例８］
本実施例では、実施例３または実施例４のアクティブマトリクス基板を用いてエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１９（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図１９（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１５７】
図１９（Ｂ）は図１９（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【０１５８】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。
【０１５９】
また、ＥＬ層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【０１６０】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【０１６１】
また、図２０（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴはＶthシフトやバイアスストレスによる特性低下を防ぎ、動作特性を安定化させるために実施例３で示すＴＦＴと同じものを用いる。即ち、酸化窒化シリコン膜（Ａ）と（Ｂ）をゲート電極に用いた構造とする。また、ＴＦＴは実施例１で記載したＴＦＴでも良く、或いは実施例２で記載した逆スタガ型のＴＦＴを適用することもできる。
【０１６２】
例えば、駆動回路用ＴＦＴ２２とし、図１０（Ｃ）に示すｐチャネル型ＴＦＴ２００ａ、２０２ａとｎチャネル型ＴＦＴ２０１ａ、２０３ａを用いれば良い。また、画素部用ＴＦＴ２３には図１０（Ｃ）に示すｎチャネル型ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【０１６３】
図１０（Ｃ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１６４】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１６５】
ＥＬ層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１６６】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続して形成するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１６７】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１６８】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１６９】
また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１７０】
ここで画素部のさらに詳細な断面構造を図２０に、上面構造を図２１（Ａ）に、回路図を図２１（Ｂ）に示す。図２０及び図２１（Ａ）は共通の符号を用いるので互いに参照すれば良い。
【０１７１】
図２０（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は本発明（例えば、実施例１の図１０で示したＴＦＴ）の画素ＴＦＴ２０４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１７２】
また、電流制御用ＴＦＴ２４０３は本願発明の図１０で示すｎチャネル型ＴＦＴ２０１ａを用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０１７３】
このとき、電流制御用ＴＦＴ２４０３が本願発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極（厳密にはゲート電極として機能するサイドウォール）に重なるようにＬＤＤ領域を設ける本願発明の構造は極めて有効である。
【０１７４】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１７５】
また、図２１（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン配線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１７６】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１７７】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１７８】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。  なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１７９】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１８０】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１８１】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１８２】
陽極４７まで形成された時点でＥＬ素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２２（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１８３】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１８４】
以上のように本願発明のＥＬ表示パネルは図２１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１８５】
図２０（Ｂ）はＥＬ層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図１０（Ｃ）のｐチャネル型ＴＦＴ２００ａを用いて形成される。作製プロセスは実施例３を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１８６】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１８７】
尚、本実施例の構成は、実施例１〜４のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例１１の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１８８】
［実施例９］
本実施例では、図２１（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２２に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１８９】
図２２（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１９０】
また、図２２（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図２２（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１９１】
また、図２２（Ｃ）は、図２２（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２２（Ａ）、図２２（Ｂ）では電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためにコンデンサ２４０４を設ける構造としているが、コンデンサ２４０４を省略することも可能である。
【０１９２】
電流制御用ＴＦＴ２４０３として図２０（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２２（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１９３】
尚、本実施例の構成は、実施例１〜４のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例１１の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１９４】
［実施例１０］
実施例７で示したの液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１９５】
等方相−コレステリック相−カイラルスメクティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティックＣ相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図２５に示す。図２５に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図２５に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【０１９６】
図２３に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本発明の液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【０１９７】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１９８】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１９９】
なお、このような無しきい値反強誘電性混合液晶を本発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【０２００】
［実施例１１］
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図２４、図２５、図２６で説明する。
【０２０１】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図２４と図２５に示す。
【０２０２】
図２４（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明は音声出力部９００２、音声入力部９００３、及びアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０２０３】
図２４（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明は音声入力部９１０３、及びアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６に適用することができる。
【０２０４】
図２４（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受像部９２０３、及びアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０２０５】
図２４（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本願発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【０２０６】
図２４（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【０２０７】
図２４（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり、本発明はこの適用することができる。
【０２０８】
図２５（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。
【０２０９】
図２５（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０２１０】
図２５（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。
【０２１１】
図２６（Ａ）はフロント型プロジェクターであり、表示装置３６０１、スクリーン３６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０２１２】
図２６（Ｂ）はリア型プロジェクターであり、本体３７０１、表示装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０２１３】
なお、図２６（Ｃ）は、図２６（Ａ）及び図２６（Ｂ）中における表示装置３６０１、３７０２の構造の一例を示した図である。表示装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２６（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１４】
また、図２６（Ｄ）は、図２６（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２６（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１５】
また、本発明はその他にも、イメージセンサやＥＬ型表示素子に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【０２１６】
【発明の効果】
作製条件および組成の異なる酸化窒化シリコン膜（Ａ）と酸化窒化シリコン膜（Ｂ）とを積層させる、または酸化窒化シリコン膜（Ａ）の組成から酸化窒化シリコン膜（Ｂ）の組成に連続的に変化させる絶縁膜でＴＦＴのゲート絶縁膜を形成することにより熱的安定性を高め、バイアスストレスによる劣化を防ぐことができる。
【図面の簡単な説明】
【図１】  本発明のゲート絶縁膜の構成を説明する図。
【図２】  本発明に適用するプラズマＣＶＤ装置の構成の一例を説明する図。
【図３】  トップゲート型のＴＦＴの作製工程を説明する図。
【図４】  トップゲート型のＴＦＴの作製工程を説明する図。
【図５】  逆スタガ型のＴＦＴの作製工程を説明する図。
【図６】  逆スタガ型のＴＦＴの作製工程を説明する図。
【図７】  逆スタガ型のＴＦＴの作製工程を説明する図。
【図８】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】  ｎチャネル型ＴＦＴのＬＤＤ領域の構造を説明する図。
【図１２】  画素ＴＦＴの構成を説明する断面図。
【図１３】  画素部の構造を説明する上面図。
【図１４】  結晶質半導体層の作製工程を示す断面図。
【図１５】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１６】  アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１７】  液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１８】  液晶表示装置の構造を示す斜視図。
【図１９】  ＥＬ表示装置の構造を示す上面図及び断面図。
【図２０】  ＥＬ表示装置の画素部の断面図。
【図２１】  ＥＬ表示装置の画素部の上面図と回路図。
【図２２】  ＥＬ表示装置の画素部の回路図の例。
【図２３】  反強誘電性混合液晶の光透過率特性の一例を示す図。
【図２４】  半導体装置の一例を示す図。
【図２５】  半導体装置の一例を示す図。
【図２６】  投影型液晶表示装置の構成を示す図。
【図２７】  酸化窒化シリコン膜（A）と（Ｂ）の積層条件の違いによるＶfbの変動を示すグラフ。
【図２８】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図２９】  画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１】
0004562835.tif 000006
【図２】
0004562835.tif 000007
【図３】
0004562835.tif 000008
【図４】
0004562835.tif 000009
【図５】
0004562835.tif 000010
【図６】
0004562835.tif 000011
【図７】
0004562835.tif 000012
【図８】
0004562835.tif 000013
【図９】
0004562835.tif 000014
【図１０】
0004562835.tif 000015
【図１１】
0004562835.tif 000016
【図１２】
0004562835.tif 000017
【図１３】
0004562835.tif 000018
【図１４】
0004562835.tif 000019
【図１５】
0004562835.tif 000020
【図１６】
0004562835.tif 000021
【図１７】
0004562835.tif 000022
【図１８】
0004562835.tif 000023
【図１９】
0004562835.tif 000024
【図２０】
0004562835.tif 000025
【図２１】
0004562835.tif 000026
【図２２】
0004562835.tif 000027
【図２３】
0004562835.tif 000028
【図２４】
0004562835.tif 000029
【図２５】
0004562835.tif 000030
【図２６】
0004562835.tif 000031
【図２７】
0004562835.tif 000032
【図２８】
0004562835.tif 000033
【図２９】
0004562835.tif 000034