(57)【特許請求の範囲】
【請求項１】
一面側に所定の配線回路を形成させて半導体チップを実装するとともに他面側に前記配線回路と接続された基板側バンプを突設させた複数枚のプリント基板を、前記配線回路および基板側バンプに接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、
(a)前記層間部材となる絶縁性基材の厚さ方向に貫通するとともに一面側の開口よりも他面側の開口が大きな径を備えたスルーホールを形成する工程
(b)前記スルーホールに導電性ペーストを充填することにより、前記一面側の開口に第一の導電性バンプを形成するとともに、前記他面側の開口に前記第一の導電性バンプよりも大きな径を備えた第二の導電性バンプを形成する工程
(c)前記絶縁性基材に前記開口部を形成する工程
(d)前記第一の導電性バンプが前記配線回路と接続し、前記第二の導電性バンプが前記基板側パンプと接続するように前記プリント基板と前記層間部材とを交互に積層する工程を経ることを特徴とする半導体モジュールの製造方法。
【請求項２】
前記スルーホールを、前記他面側の開口側からレーザを照射することにより形成することを特徴とする請求項１に記載の半導体モジュールの製造方法。
【請求項３】
前記スルーホールを、前記他面側の開口側から所定の深さの凹部を凹設し、前記凹部の底面から前記一面側の開口側に貫通するとともに前記凹部よりも小さな径を備えた貫通孔を開けることによって形成することを特徴とする請求項１に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体モジュールの製造方法に関するものである。
【０００２】
【従来の技術】
近年には、ＩＣチップの高密度実装化に対応するために、ＩＣチップを積層した半導体モジュールを製造する技術が開発されてきている。例えば、特開平９−２１９４９０号公報、特開平１０−１３５２６７号公報、及び特開平１０−１６３４１４号公報には、そのような積層パッケージが開示されている。
【０００３】
このような従来の技術では、ＴＳＯＰ（Thin Small Outline Package）、ＴＣＰ（Tape Carrier Package）、ＢＧＡ（Ball Grid Array）等のＩＣパッケージを一層毎に組み立てた後に、複数のＩＣパッケージを積層する。このとき、各層間は、予め各パッケージに設けられた外部接続用の端子を介して接続される。このように従来の工法では、多くの製造工程を経なければならないことから、加工コストが増加していた。
【０００４】
ところで、図８および図９には、上記のような従来の工法により製造された積層パッケージを示した。図８に示すものは、樹脂でモールドされたパッケージを積層したものである。また、図９は、図８のモジュール基板の平面図である。このＩＣパッケージ１００Ａ、１００Ｂには、ＩＣ実装部１０６と、その上面に実装されたＩＣチップ１０２と、ＩＣチップ１０２と外部部品とを接続するリード１０１と、ＩＣチップ１０２とリード１０１とを樹脂内部で接続するボンディングワイヤ１０３とが設けられている。また、ＩＣチップ１０２を含む所定の領域は、樹脂体１０４により被覆されている。
【０００５】
このような構造のＩＣパッケージ１００Ａの上側には、他のＩＣパッケージ１００Ｂが積層された状態とされて、基板１０５に実装されている。
【０００６】
【発明が解決しようとする課題】
上記のＩＣパッケージ１００Ａ、１００Ｂを厚さ方向に積み重ねて、基板１０５に実装しようとすると、樹脂体１０４の厚みのために総モジュール厚が厚くなってしまうという問題がある。また、ＩＣパッケージ１００Ａ、１００Ｂを横方向に基板１０５に実装する場合には、総モジュールが大きくなるという問題がある。さらに、上下のパッケージ１００Ａ、１００Ｂは、それぞれのリード１０１によって基板１０５に接続されているので、パッケージ１００Ａ、１００Ｂの積層時に位置ずれが生じると、リード１０１間が短絡してしまう可能性があった。
【０００７】
今後は、例えばＩＣカードや携帯電話等の電子機器の小型化に伴い、ＩＣパッケージに対しても、更なる高密度化と薄型化が図られると考えられているが、従来の工法によっては、そのような高密度・薄型化を図ることは困難である。
【０００８】
この問題を解決するためには、ＩＣチップ１０２を樹脂体１０４でモールドする構成を変更し、例えばプリント基板を層間部材を介して積層しながらその層間にＩＣチップを実装するという構成が考えられる。そのような構成を採用した場合には、層間部材に形成させた導電性バンプによって、その表裏に配されるプリント基板の導体回路を電気的に接続することが必要である。
【０００９】
ここで、プリント基板としては、一面側に配線回路が形成され、他面側にこの導体回路と電気的に接続されたバンプを備えた構成のものが使用されることがある。この場合には、プリント基板の配線回路の一部に形成されたランドおよび配線回路と接続されたバンプが、それぞれ層間部材の導電性バンプと接続されることによって、配線回路間の導通が図られる。
【００１０】
しかしながら、上記のような構成のプリント基板と層間部材とを積層して接着する際には、プレスにより位置ずれを生じてしまうおそれがある。このとき、バンプとランドとの接続にあっては、ランドが導電性バンプよりも大きな径を備えて形成されているために、位置ずれ誤差を吸収して接触性を保持することが可能である。しかし、バンプ同士の接続にあっては、両バンプの径がほぼ等しく形成されているために、位置ずれ誤差を吸収することができず、接続信頼性が損なわれるおそれがある。
【００１１】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、接続信頼性を高めることのできる積層型の半導体モジュールを製造できる方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記の課題を解決するための請求項１の発明に係る半導体モジュールの製造方法は、一面側に所定の配線回路を形成させて半導体チップを実装するとともに他面側に前記配線回路と接続された基板側バンプを突設させた複数枚のプリント基板を、前記配線回路および基板側バンプに接続可能な導電性バンプと前記半導体チップを収容可能な開口部とを備えた層間部材を介して積層する半導体モジュールの製造方法であって、
(a)前記層間部材となる絶縁性基材の厚さ方向に貫通するとともに一面側の開口よりも他面側の開口が大きな径を備えたスルーホールを形成する工程
(b)前記スルーホールに導電性ペーストを充填することにより、前記一面側の開口に第一の導電性バンプを形成するとともに、前記他面側の開口に前記第一の導電性バンプよりも大きな径を備えた第二の導電性バンプを形成する工程
(c)前記絶縁性基材に前記開口部を形成する工程
(d)前記第一の導電性バンプが前記配線回路と接続し、前記第二の導電性バンプが前記基板側パンプと接続するように前記プリント基板と前記層間部材とを交互に積層する工程を経ることを特徴とする。
【００１３】
このとき、第一の導電性バンプと第二の導電性バンプとの径の比率は、好ましくは１：２〜１：３であり、より好ましくは１：２〜１：２．５である。
【００１４】
請求項２の発明は、請求項１に記載の半導体モジュールの製造方法であって、前記スルーホールを、前記他面側の開口側からレーザを照射することにより形成することを特徴とする。
【００１５】
請求項３の発明は、請求項１に記載の半導体モジュールの製造方法であって、前記スルーホールを、前記他面側の開口側から所定の深さの凹部を凹設し、前記凹部の底面から前記一面側の開口側に貫通するとともに前記凹部よりも小さな径を備えた貫通孔を開けることによって形成することを特徴とする。
【００１６】
【発明の作用、および発明の効果】
請求項１の発明によれば、スルーホールにおいて一面側の開口よりも他面側の開口を大きな径をもって形成し、このスルーホールの開口に形成される導電性バンプについても、一面側に形成される第一の導電性バンプよりも他面側に形成される第二の導電性バンプを大きな径をもって形成する。この第二の導電性バンプを、基板側バンプとの接続に用いることにより、プレスの際に位置ずれが生じた場合でも、位置ずれ誤差を吸収して両バンプ間の良好な接続性を確保することができる。
【００１７】
請求項２の発明によれば、前記スルーホールを、前記他面側の開口側からレーザを照射することにより形成する。このような方法では、スルーホールをテーパ状に形成することができる。このように一面側の開口よりも他面側の開口に大きな径を備えたスルーホールを簡便に形成させることができるため、半導体モジュールの製造工程を複雑化させることを回避でき、コストを抑制することができる。
【００１８】
請求項３の発明によれば、前記スルーホールを、前記他面側の開口側から所定の深さの凹部を凹設し、前記凹部の底面から前記一面側の開口側に貫通するとともに前記凹部よりも小さな径を備えた貫通孔を開けることによって形成する。このような方法では、スルーホールを、他面側の開口から所定の深さの内周が全周に沿って径方向外側に拡大された段付き状に形成することができる。
【００１９】
層間部材に導電性バンプを形成する際には、あらかじめ層間部材の両面に保護フィルムを貼りつけておいてからスルーホールを形成し、導電性ペーストを充填した後に保護フィルムを剥離することによって、層間部材の表裏に導電性バンプを突出させる場合がある。このような場合において、スルーホールをテーパ状に形成すれば、両面に貼りつけられた保護フィルムに形成された孔部もテーパ状に形成される。このため、第一の導電性バンプにおいては先端に向かって狭まった形のすり鉢状に形成されて、接続信頼性を損なう可能性がある。また、第二の導電性バンプにおいては先端に向かって広がった形のすり鉢状に形成されて、この広がった先端の縁部がプレスの際などに崩れる可能性がある。しかし、スルーホールを段付き状に形成すれば、導電性バンプを略円柱状に形成することが可能であるから、安定して接続信頼性を確保することができる。
【００２０】
【発明の実施の形態】
＜第一実施形態＞
【００２１】
以下、本発明を具体化した第一実施形態について、図１〜図５を参照しつつ詳細に説明する。本実施形態の半導体モジュール１は、半導体チップ３を実装したプリント基板２と層間部材２０と交互に重ね合わせ、最下層にＩ／Ｏ配線基板３０を重ねて熱プレスすることにより一体化された構造となっている（図１参照）。
【００２２】
まず、半導体チップ３を実装したプリント基板２の製造方法について説明する。
【００２３】
プリント基板２の出発材料は、片面銅張積層板４である。この片面銅張積層板４は、例えば板状のガラス布エポキシ樹脂により形成される厚さ７５μｍの絶縁性基板５の一方の面（図２において上面）に、全面に厚さ１２μｍの銅箔６が貼り付けられた周知の構造である。この片面銅張積層板４において、銅箔６とは反対側の面をポリエチレンテレフタレート（ＰＥＴ）製の保護フィルム７で保護しておく（図３Ａ）。
【００２４】
この保護フィルム７が施されている面側（図２において下面側）から、所定の位置に例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性基板５を貫通して銅箔６に達する内径１００μｍのビアホール８を形成する（図２Ｂ）。加工条件は、パルスエネルギーが０．５〜１０．０ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが好ましい。次いで、このビアホール８の内部に残留する樹脂を取り除くためのデスミア処理を行う。その後、銅箔６面を保護フィルム７で保護しておき、銅箔６を一方の電極として電解メッキ法によってビアホール８内にメッキ導体９を形成させる（図２Ｃ）。なお、メッキ導体９の充填深さは、その上面が保護フィルム７の表面と面一になる程度が好ましい。
【００２５】
次に、銅箔６側の保護フィルム７を剥離した後に、感光性のドライフィルム１０を貼りつける。このドライフィルム１０を所定のパターンにより露光・現像処理することにより、孔部１１を形成する（図２Ｄ）。この孔部１１内に電解メッキを施すことにより、半導体チップ３を実装するための実装用バンプ１２となるメッキ層を形成する（図２Ｅ）。
【００２６】
その後、ドライフィルム１０を剥離し、実装用バンプ１２を突出させる。同時に、下面側の保護フィルム７を剥離することで、メッキ導体９の先端部が絶縁性基板５の表面から突出されて接続用バンプ１３（本発明の基板側バンプに該当する）とされる（図３Ｆ）。
【００２７】
次いで、電着法により、上面側全面と下面側の接続用バンプ１３上にフォトレジスト層１４を形成させる（図３Ｇ）。次に、上面側のフォトレジスト層１４を所定の配線回路１５のパターンに合わせて露光・現像処理する。この後、フォトレジスト層１４により保護されていない銅箔６部分をエッチング処理することにより、配線回路１５を形成させる（図３Ｈ）。配線回路１５の一部は、後述する層間部材２０の導電性バンプ２５と接続するための接続用ランド１５Ａとされている。最後に、フォトレジスト層１４を除去することにより、プリント基板２の製造が完了する（図３Ｉ）。
【００２８】
このプリント基板２上面側の中央部分には、半導体チップ３が実装される（図３Ｊ）。半導体チップ３は、プリント基板２の中央に接着剤１６により固着され、半導体チップ３の下面側に形成された接続端子（図示せず）が実装用バンプ１２に埋め込まれることにより、プリント基板２の配線回路１５と電気的に接続される。
【００２９】
次に、層間部材２０の製造方法について説明する。
【００３０】
層間部材２０の出発材料は、例えばガラス布基材にエポキシ樹脂を含浸し、加熱半硬化状態として板状に形成されたプリプレグ２１（本発明の絶縁性基材に該当する）である（図４Ａ）。このプリプレグ２１の厚さは、後述のキャビティ（本発明の開口部に該当する）２６内に半導体チップ３を収容する必要性から、プリント基板２の上面から半導体チップ３の上面までの高さよりもやや厚く、例えば１５０μｍとされている。また、プリプレグ２１は対向するプリント基板２と同じ形状とされている。
【００３１】
このプリプレグ２１の両面をＰＥＴ製の保護フィルム２２で保護しておき（図４Ｂ）、対向するプリント基板２の接続用ランド１５Ａおよび接続用バンプ１３に対応する位置に、プリプレグ２１の厚さ方向に貫通するスルーホール２３を形成させる（図４Ｃ）。このスルーホール２３はテーパ状に形成されて、例えば図２において上面側の開口２３Ａ（本発明の一面側の開口に該当する）の内径が１００μｍとされ、下面側の開口２３Ｂ（本発明の多面側の開口に該当する）の内径はそれよりも大きく２５０μｍとされている。このようなテーパ状のスルーホール２３は、例えばパルス発振型炭酸ガスレーザ加工装置によって、開口２３Ｂ側からレーザ照射を行うことにより、簡便に形成することができる。加工条件は、パルスエネルギーが０．５〜１０ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが好ましい。
【００３２】
次いで、このスルーホール２３に導電性ペースト２４を充填する（図４Ｄ）。
充填は、例えばスクリーン印刷機を使用して導電性ペースト２４を保護フィルム２２上から印刷することにより行うことができる。そして、保護フィルム２２を剥離すると、導電性ペースト２４は保護フィルム２２の厚さ分だけプリプレグ２１の表面から突出されて導電性バンプ２５とされる（図４Ｅ）。このとき、スルーホール２３は上面側の開口２３Ａよりも下面側の開口２３Ｂの内径が大きいテーパ状とされているので、下面側に形成される第二の導電性バンプ２５Ｂは上面側に形成される第一の導電性バンプ２５Ａよりも径が大きく形成されている。
【００３３】
そして、プリプレグ２１の中央部分に例えばレーザ照射を行うことによりキャビティ２６を貫通形成させて、層間部材２０の製造が完了する（図４Ｆ）。キャビティ２６の大きさは半導体チップ３の外形寸法よりやや大きくされて、その内部に半導体チップ３を収容可能とされている。
【００３４】
上記のように製造されたプリント基板２と層間部材２０とを交互に重ね合わせる（図５Ａ）。このとき、最上層にはプリント基板２が、半導体チップ３を実装された面が下面側になるように配置され、その下方には層間部材２０が配置される。層間部材２０は、そのキャビティ２６内にプリント基板２の半導体チップ３を収容する。そして、その下方にはさらにプリント基板２および層間部材２０が同様に重ね合わせられ、最下層にはＩ／Ｏ配線基板３０が積層される。このＩ／Ｏ配線基板３０は、絶縁性基板３３の所定の位置にビアホール３４が形成され、その上下に所定の配線回路（図示せず）およびランド３１が形成されたものである。
【００３５】
このとき、層間部材２０は、第一の導電性バンプ２５Ａがプリント基板２の接続用ランド１５Ａと、第二の導電性バンプ２５Ｂが接続用バンプ１３と接続されるように重ね合わせられている。
【００３６】
次いで、プレスにより加圧加熱を行うと、プリプレグ２１はいったん溶融流動し、時間の経過に伴って硬化するとともに上下のプリント基板２およびＩ／Ｏ配線基板３０と接着して、半導体モジュール１が形成される（図５Ｂ）。このとき、各プリント基板２の接続用ランド１５Ａ、接続用バンプ１３、およびＩ／Ｏ配線基板３０のランド３１と、隣接する層間部材２０の導電性バンプ２５Ａ、２５Ｂとが接続されており、これにより上下のプリント基板２およびＩ／Ｏ配線基板３０の配線回路間が電気的に接続される。また、 Ｉ／Ｏ配線基板３０の下面側のランド３１には、外部基板との接続用のはんだボール３２が形成される。
【００３７】
以上のように本実施形態によれば、層間部材２０において、スルーホール２３は上面側の開口２３Ａよりも下面側の開口２３Ｂの内径が大きいテーパ状とされている。このため、下面側に形成される第二の導電性バンプ２５Ｂが、上面側に形成される第一の導電性バンプ２５Ａよりも大きな径を備え、第二の導電性バンプ２５Ｂが、プリント基板２の接続用バンプ１３との接続に用いられる。これにより、積層の際に、プレスにより位置ずれが生じた場合でも、位置ずれ誤差を吸収して両バンプ１３、２５Ｂ間の良好な接続性を確保することができる。
【００３８】
＜第二実施形態＞
【００３９】
以下、本発明の第二実施形態について、図６〜図７を参照しつつ詳細に説明する。本実施形態においても、半導体モジュール４０は、半導体チップ３を実装したプリント基板２と層間部材５０と交互に重ね合わせ、最下層にＩ／Ｏ配線基板３０を重ねて熱プレスすることにより一体化された構造となっている。なお、本実施形態において、第一実施形態と同一の構成には同一の符号を付して説明を省略する。
【００４０】
本実施形態において使用される層間部材５０の出発材料は、例えば板状のガラス布基材エポキシ樹脂により形成される絶縁性基材５１である（図６Ａ）。この絶縁性基材５１の厚さは、後述のキャビティ（本発明の開口部に該当する）５９内に半導体チップ３を収容する必要性から、プリント基板２の上面から半導体チップ３の上面までの高さよりもやや厚く、例えば１３０μｍとされている。また、絶縁性基材５１は対向するプリント基板２と同じ形状とされている。
【００４１】
この絶縁性基材５１の両面に接着層５２を形成させておき、さらにその上面をＰＥＴ製の保護フィルム５３で保護しておく（図６Ｂ）。次いで、保護フィルム５３の上から、対向するプリント基板２の接続用バンプ１３に対応する位置に段付き状のスルーホール５４を形成させる。まず、例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、略円柱状で内径２５０μｍの凹部５５を形成させる。加工条件は、パルスエネルギーが５．０〜１５．０ｍＪ、パルス幅が１〜５０μｓ、パルス間隔が２ｍｓ以上、ショット数が１〜２の範囲内であることが好ましい。次に、凹部５５の底面から、絶縁性基材５１の厚さ方向に貫通する略円柱状の貫通孔５６を形成させる（図６Ｃ）。この貫通孔５６は凹部５５と同心で、その径は凹部５５よりもやや小さく１００μｍとされている。貫通孔５６の加工条件は、パルスエネルギーが０．５〜５．０ｍＪ、パルス幅が１〜２０μｓ、パルス間隔が２ｍｓ以上、ショット数が３〜１０の範囲内であることが好ましい。このとき、凹部５５側の開口５４Ｂ（本発明の他面側の開口に該当する）は、貫通孔５６側の開口５４Ａ（本発明の一面側の開口に該当する）よりも大きな径を備えて形成されている。
【００４２】
次いで、このスルーホール５４内部に残留する樹脂を取り除くデスミア処理を行った後に、導電性ペースト５７を充填する（図６Ｄ）。充填は、例えばスクリーン印刷機を使用して導電性ペースト５７を保護フィルム５３上から印刷することにより行うことができる。そして、保護フィルム５３を剥離すると、導電性ペースト５７は保護フィルム５３の厚さ分だけ接着層５２の表面から突出されて、スルーホール５４の開口５４Ａ、５４Ｂと同一の径を備えた略円柱状の導電性バンプ５８Ａ、５８Ｂが形成されている（図６Ｅ）。このとき、凹部５５側の開口に形成された第二の導電性バンプ５８Ｂは、貫通孔５６側の開口に形成された第一の導電性バンプ５８Ａよりも径が大きく形成されている。
【００４３】
そして、絶縁性基材５１の中央部分に例えばレーザ照射を行うことによりキャビティ５９を貫通形成させて、層間部材５０の製造が完了する（図６Ｆ）。キャビティ５９の大きさは半導体チップ３の外形寸法よりやや大きくされて、その内部に半導体チップ３を収容可能とされている。
【００４４】
上記のように製造されたプリント基板２と層間部材５０とを交互に重ね合わせる（図７Ａ）。このとき、最上層にはプリント基板２が、半導体チップ３を実装された面が下面側になるように配置され、その下方には層間部材５０が配置される。層間部材５０は、そのキャビティ５９内にプリント基板２の半導体チップ３を収容し、また、導電性バンプ５８がプリント基板２の接続用ランド１５Ａおよび接続用バンプ１３と接続可能なように重ね合わせられる。そして、その下方にはさらにプリント基板２および層間部材５０が同様に重ね合わせられ、最下層にはＩ／Ｏ配線基板３０が積層される。
【００４５】
このとき、層間部材５０は、第一の導電性バンプ５８Ａがプリント基板２の接続用ランド１５Ａと、第二の導電性バンプ５８Ｂが接続用バンプ１３と接続されるように重ね合わせられている。
【００４６】
そして、加熱真空プレスすることによって接着層５２が硬化して上下のプリント基板２およびＩ／Ｏ配線基板３０と接着し、半導体モジュール４０が形成される（図７Ｂ）。このとき、層間部材５０に形成されたスルーホール５４により、上下のプリント基板２およびＩ／Ｏ配線基板３０の配線回路間が電気的に接続される。このとき、各プリント基板２の接続用ランド１５ＡおよびＩ／Ｏ配線基板３０のランド３１と、隣接する層間部材５０の導電性バンプ５８Ａ、５８Ｂとが接続されており、これにより上下のプリント基板２およびＩ／Ｏ配線基板３０の配線回路間が電気的に接続される。また、 Ｉ／Ｏ配線基板３０の下面側のランド３１には、外部基板との接続用のはんだボール３２が形成される。
【００４７】
以上のように本実施形態によれば、層間部材５０において、スルーホール５４は段付き状とされている。このため、第二の導電性バンプ５８Ｂが第一の導電性バンプ５８Ａよりも大きな径をもって形成され、この第二の導電性バンプ５８Ｂがプリント基板２の接続用バンプ１３と接続される。これにより、積層の際に、プレスにより位置ずれが生じた場合でも、位置ずれ誤差を吸収して両バンプ１３、５８Ｂ間の良好な接続性を確保することができる。また、導電性バンプ５８Ａ、５８Ｂをスルーホール５４の開口５４Ａ、５４Ｂと同一の径を備えた略円柱状に形成することができるため、安定して接続信頼性を確保することができる。
【００４８】
なお、本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
（１）第一実施形態においては、スルーホール２３はテーパ状に形成されているが、本発明によればスルーホールの形状は上記実施形態の限りではなく、例えば段付き状であってもよい。
（２）第二実施形態においては、スルーホール５４は段付き状に形成されているが、本発明によればスルーホールの形状は上記実施形態の限りではなく、例えばテーパ状であってもよい。
（３）上記各実施形態によれば、Ｉ／Ｏ配線基板３０はランド３１により層間部材２０、５０の導電性バンプ２５Ｂ、５８Ｂと電気的に接続されているが、本発明によればＩ／Ｏ配線基板の層間部材との電気的な接続は上記実施形態の限りではなく、例えばバンプにより行われていてもよい。
（４）上記各実施形態では、キャビティ２６、５９は導電性バンプ２５、５８の形成後に形成されているが、本発明によればキャビティの形成は上記実施形態の限りではなく、例えばスルーホールの形成と同時に行ってもよい。また、スルーホールの形成前に行ってもよい。
【図面の簡単な説明】
【図１】第一実施形態におけるプリント基板と層間部材とを積層させて多層プリント配線板を製造する前の様子を示す斜視図
【図２】プリント基板の製造方法を示す断面図−１
【図３】プリント基板の製造方法を示す断面図−２
【図４】第一実施形態の層間部材の製造方法を示す断面図
【図５】第一実施形態におけるプリント基板と層間部材とを積層させて半導体モジュールを形成した断面図
【図６】第二実施形態の層間部材の製造方法を示す断面図
【図７】第二実施形態におけるプリント基板と層間部材とを積層させて半導体モジュールを形成した断面図
【図８】従来におけるＩＣパッケージの側断面図
【図９】（ａ）従来におけるＩＣパッケージを実装した基板の側面図
（ｂ）従来におけるＩＣパッケージを実装した基板の平面図
【符号の説明】
１、４０…半導体モジュール
２…プリント基板
３…半導体チップ
１３…接続用バンプ（基板側バンプ）
１５…配線回路
２０、５０…層間部材
２１…プリプレグ（絶縁性基材）
２３、５４…スルーホール
２３Ａ、５４Ａ…開口（一面側の開口）
２３Ｂ、５４Ｂ…開口（他面側の開口）
２４、５７…導電性ペースト
２５Ａ、５８Ａ、…第一の導電性バンプ
２５Ｂ、５８Ｂ…第二の導電性バンプ
２６、５９…キャビティ（開口部）
５１…絶縁性基材
５５…凹部
５６…貫通孔
【図１】
0004562881.tif 000002
【図２】
0004562881.tif 000003
【図３】
0004562881.tif 000004
【図４】
0004562881.tif 000005
【図５】
0004562881.tif 000006
【図６】
0004562881.tif 000007
【図７】
0004562881.tif 000008
【図８】
0004562881.tif 000009
【図９】
0004562881.tif 000010