(57)【特許請求の範囲】
【請求項１】
データバス（ＤＢ）を介して入力される信号を電流増幅し、その増幅された電流をさらに増幅して出力する第１電流増幅部と、
第１電流増幅部をイネーブルさせるための第１イネーブル部と、
データバスバー（／ＤＢ）を介して入力される信号を電流増幅し、その増幅された電流をさらに増幅して出力する第２電流増幅部と、
第２電流増幅部をイネーブルさせるための第２イネーブル部と、
第１、第２電流増幅部により増幅されて出力された信号電流を電圧に変換させる電流／電圧変換部と、
前記電流／電圧変換部から出力される信号電圧を増幅して出力する電圧増幅部と
を備え、
前記電流／電圧変換部は、飽和領域で動作するようにゲートにバイアスが印加される２つのＰＭＯＳトランジスタからなり、前記２つのＰＭＯＳトランジスタの各ドレインに前記第１、第２電流増幅部により増幅されて出力された信号電流が入力されるものである
ことを特徴とするメイン増幅器。
【請求項２】
第１電流増幅部及び第２電流増幅部は、それぞれデータバス（ＤＢ）またはデータバスバー（／ＤＢ）を介して入力される信号を増幅する二つのＰＭＯＳトランジスターで構成されたカレントミラー型差動増幅器と、前記二つのＰＭＯＳトランジスターを介して１次増幅された信号をさらに増幅する二つのＮＭＯＳトランジスターで構成されたカレントミラー型差動増幅器とから構成される、
ことを特徴とする請求項１記載のメイン増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特にメモリのセンスアンプのメイン増幅器に関する。
【０００２】
【従来の技術】
以下、添付図面に基づき従来のメイン増幅器を説明する。
一般に、メイン増幅器は電圧感知方式と電流感知方式とに分けられる。
まず、電圧感知方式について説明する。
センスアンプで増幅された信号は、カラムが選択されてビットラインからデータセンスアンプへ伝達される。通常、１つのセルアレイブロック内の全体のセンスアンプが共通に連結されているため、配線が長い。このため、信号伝達を高速で行うことが非常に難しい。これにより、配線の寄生容量及び抵抗を減少させる配線構造、この配線を介して信号を低振幅にて伝送する方法、及び小さな信号でも確実に感知して出力する高感度データセンスアンプが必要である。
【０００３】
図１は従来の電圧感知方式のメイン増幅器の回路構成図である。
電圧感知方式のメイン増幅器は、図１に示すように、１段増幅部１１と、１段増幅部１１を駆動させるための第１イネーブル部１３と、２段増幅部１５と、２段増幅部１５を駆動させるための第２イネーブル部１７とから構成される。
１段増幅部１１は２つの増幅器、すなわち第１、第２増幅器１１ａ、１１ｂから構成され、２段増幅部１５は２つの増幅器、すなわち第３、第４増幅器１５ａ、１５ｂから構成される。第１、第２イネーブル部１３、１７はＭＯＳトランジスタから構成される。
【０００４】
かかる従来の電圧感知方式のメイン増幅器は、まず、第１イネーブル部１３により１段増幅部１１が駆動されて入力信号が増幅される。そして、増幅された信号は２段増幅部１５に伝達されさらに増幅される。
増幅器はデータバスセンスアンプともいう。これを詳細に説明すれば、データバスセンスアンプは、４つのトランジスタからなるカレントミラーから構成される。参考として、第１増幅器１１ａを構成しているトランジスタをトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４とし、第２増幅器を構成しているトランジスタをＱ５、Ｑ６、Ｑ７、Ｑ８とする。そして、第３増幅器を構成しているトランジスタをＱ９、Ｑ１０、Ｑ１１、Ｑ１２とし、第４増幅器を構成しているトランジスタをＱ１３、Ｑ１４、Ｑ１５、Ｑ１６とする。
【０００５】
データの読み出し動作の時に、「ハイ」にプリチャージされているデータバス（ＤＢ）及びデータバスバー（／ＤＢ）のうち何れか一方、本例おいてはデータバスバー（／ＤＢ）がビットラインセンスアンプ（図示せず）からのデータに基づいて「ロー」になり、他方は「ハイ」に保持される。これにより、トランジスタＱ１の入力端には「ロー」レベルの信号が入力され、トランジスタＱ２の入力端には「ハイ」レベルの信号が入力される。又、トランジスタＱ５の入力端には「ロー」レベルの信号が入力され、トランジスタＱ６の入力端には「ハイ」レベルの信号が入力される。
【０００６】
このとき、第１イネーブル部１３の入力端に駆動信号が印加されると、そのＭＯＳトランジスタがターンオンする。これにより、第１、第２増幅器１１ａ、１１ｂによりＤＢ、／ＤＢを介して印加される入力信号が１次的に増幅される。そして、第１増幅器１１ａで増幅された信号が２段増幅部１５の第３、第４増幅器１５ａ、１５ｂに伝達される。同様に、第２増幅器１１ｂで増幅された信号は２段増幅部１５の第３、第４増幅器１５ａ、１５ｂに伝達される。すなわち、図１に示すように、第１増幅器１１ａにより増幅された信号が２段増幅部１５のトランジスタＱ９のゲートに印加されるとともに、トランジスタＱ１３のゲートにも印加される。そして、第２増幅器１１ｂにより増幅された信号は２段増幅部１５のトランジスタＱ１０、トランジスタＱ１４のゲートにそれぞれ印加される。そして、第３、第４増幅器１５ａ、１５ｂは先に増幅された信号を再度増幅して出力バッファ（図示せず）を介して最終的に出力する。
【０００７】
一方、図２は従来の電流感知方式のメイン増幅器を示す回路構成図である。
電流感知方式のメイン増幅器は、電流を電圧に変換させる電流／電圧変換部２１と、電圧に変換された信号を増幅する増幅部２３とから構成される。この電流を電圧に変換させる電流／電圧変換部２１は、４つのトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４が対称的に構成されている。ビット線増幅器（図示せず）から出力される信号はトランジスタＭ２のソース、Ｍ４のドレインへ入力される。ここで、トランジスタＭ１、Ｍ２、Ｍ３へ印加されるバイアス（ｂｉａｓ）１、２、３は、各トランジスタが飽和領域で動作するように印加される。
【０００８】
このように構成される電流感知方式のメイン増幅器においては、入力された電流信号が、飽和領域で動作するトランジスタＭ１、Ｍ２、Ｍ３のゲートに印加されずに、線形領域で動作するトランジスタＭ４に入力される。このため、この時の電流に対応する電圧がトランジスタＭ４のゲートに発生する。トランジスタＭ４のゲートに発生する電圧は増幅部２３に伝達され、増幅され、出力バッファを介して最終的に出力される。
【０００９】
一方、図３は従来の電圧感知方式のメイン増幅器のシミュレーション結果を示すグラフである。
図３に示すように、入力信号がメイン増幅器に印加され、その後イネーブル信号が印加される。これにより、メイン増幅器がイネーブルされ、信号電流が増幅される。この図から分かるようにメイン増幅器がイネーブルされてからメイン増幅器の出力が表れるまでは２．７ｎｓの時間がかかることが判る。
【００１０】
【発明が解決しようとする課題】
しかし、上記した従来のメイン増幅器には次のような問題点があった。
電圧感知方式のメイン増幅器では、ビット線増幅器から出力される信号（メイン増幅器の入力信号）が各増幅器を構成しているトランジスタのゲートへ印加され、伝送線遅延が大きくなる。このような伝送線遅延は寄生静電容量の大きい高集積装置の高速化に大きな問題点として作用し、増幅速度も電流感知方法に比べて遅い。
一方、電流感知方式のメイン増幅器では、各トランジスタが飽和領域で動作するようにバイアス１、２、３が印加されなければならないため、電源電圧の変化に敏感である。さらに、電源電圧が低く、伝送線が長くなると、小さな信号電流を電圧に変換させる際の速度が遅い。
【００１１】
本発明は上記問題点を解決するためになされたものであり、その目的とするところは、低電源電圧による信号が小さくなることの問題点を克服でき、寄生静電容量による信号遅延を防止することにより、高集積が可能で高速でデータ出力が可能なメイン増幅器を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するための本発明のメイン増幅器は、データバス（ＤＢ）、データバスバー（／ＤＢ）を介して入力される信号を電流増幅し、増幅された信号電流を電圧に変換して出力する電流増幅及び電流／電圧変換部と、電流増幅及び電流／電圧変換部から出力される信号電圧を増幅して出力する電圧増幅部とを備えることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明実施形態のメイン増幅器を添付図面に基づき説明する。
図４は本実施形態のメイン増幅器の構成ブロック図であり、図５は図４の詳細構成図である。
まず、図４に示すように、本メイン増幅器は、入力される信号電流を増幅した後、これを電圧に変換する電流増幅及び電流／電圧変換部３１と、電流増幅及び電流／電圧変換部３１から出力される信号電圧を増幅する電圧増幅部３３とからなる。
【００１４】
電流増幅及び電流／電圧変換部３１は、入力される微細な信号電流を増幅する第１、第２電流増幅部３１ａ、３１ｂと、増幅された信号電流を電圧に変換する電流／電圧変換部３１ｃとから構成される。そして、第１、第２電流増幅部３１ａ、３１ｂはカレントミラー形の増幅器で構成される。
このように構成される本メイン増幅器は、電流増幅及び電流／電圧変換部３１で入力される微細信号を増幅した後これを電圧に変換する。そして、電圧に変換された信号を再度増幅して出力バッファに出力する。
【００１５】
以下、これを更に詳しく説明する。
図５は本発明実施形態のメイン増幅器の詳細構成図である。
このメイン増幅器は、図５に示すように、データバス（ＤＢ）を介して入力される信号電流を増幅する第１電流増幅部３１ａと、データバスバー（／ＤＢ）を介して入力される信号電流を増幅する第２電流増幅部３１ｂと、第１、第２電流増幅部３１ａ、３１ｂからの増幅された信号電流を電圧に変換させる電流／電圧変換部３１ｃと、電圧に変換された信号電圧を増幅する電圧増幅部３３と、そして第１、第２電流増幅部３１ａ、３１ｂをそれぞれイネーブルさせる第１、第２イネーブル部３５ａ、３５ｂとから構成される。
【００１６】
第１、第２イネーブル部３５ａ、３５ｂはそれぞれＭＯＳトランジスタから構成される。又、第１、第２電流増幅部３１ａ、３１ｂは２つのカレントミラー形の増幅器から構成される。そして、増幅器は２つのトランジスタから構成される。
【００１７】
図５に示すように、２つのトランジスタＱ４１のソースとトランジスタＱ４２のソースとは共通に接続されて電源電圧Ｖｃｃに連結される。トランジスタＱ４１のドレインはデータバスＤＢに連結されて入力信号を受ける。そして、各トランジスタのゲートは互いに連結される。ここで、トランジスタＱ４１、Ｑ４２は全てＰＭＯＳトランジスタである。トランジスタＱ４２のドレインはトランジスタＱ４３のドレインとゲートとに共通に接続される。トランジスタＱ４３のゲートはトランジスタＱ４４のゲートに連結され、トランジスタＱ４３のソースとトランジスタＱ４４のソースとは互いに接続されて第１イネーブル部３５ａに連結される。そして、トランジスタＱ４３、Ｑ４４は共にＮＭＯＳトランジスタである。
ここで、第２電流増幅部３１ｂの構成は第１電流増幅部３１ａの構成と同じであるので、その説明は省略する。単に、第２電流増幅部３１ｂの入力信号はデータバスバー（／ＤＢ）を介して入力されることが異なる点である。第１電流増幅部３１ｂと区別するために、第２電流増幅部３１ｂを構成するトランジスタはそれぞれＱ４５、Ｑ４６、Ｑ４７、Ｑ４８とする。
【００１８】
次に、電流／電圧変換部３１ｃの構成について説明する。
図５に示すように、電流／電圧変換部３１ｃは２つのトランジスタ、つまりトランジスタＱ４９、Ｑ５０から構成される。各トランジスタＱ４９、Ｑ５０のゲートは互いに連結されるとともに、これらのトランジスタは飽和領域で動作するようにゲートにバイアスが印加される。
ここで、トランジスタが飽和領域で動作するようにバイアスを印加する理由は次の通りである。一般に、トランジスタの特性によれば、線形領域ではソースとドレイン間の電圧（ＶDS）によりドレインからソースに流れる電流（ＩDS）が極めて急速に変化する。これに対して、飽和領域では電流の変化が遥かに小さい。すなわち、電流を基準としてみるとき、電流（ＩDS）の変化が一定である場合、飽和領域でトランジスタが動作すると大きな電圧（ＶDS）変化が必要であるが、線形領域でトランジスタが動作するようになると、小さな電圧（ＶDS）変化でよい。逆に言えば、電流を電圧に変換させる場合には飽和領域で動作させた方が大きな変化が得られるという利点がある。
前述した従来の回路と異なり、この実施形態では電流／電圧変換部３１ｃのトランジスタのみが飽和領域にバイアスされている。そのため、電源電圧に変動があってもその影響は少ない。
【００１９】
この電流／電圧変換部３１ｃにおいてトランジスタＱ４９のドレインは第１電流増幅部３１ａのトランジスタＱ４４を介して伝達される信号電流を受ける。この信号電流はトランジスタＱ４１、Ｑ４２により増幅された信号電流である。一方、トランジスタＱ５０は第２電流増幅部３１ｂで増幅された信号電流を受ける。電流／電圧変換部３１ｃは、第１、第２電流増幅部３１ａ、３１ｂで増幅された信号電流を電圧に変換し、次段の電圧増幅部３３へ出力する。ここで、電流／電圧変換部３１ｃを構成しているトランジスタＱ４９、Ｑ５０はＰＭＯＳトランジスタである。
【００２０】
上記構成の本実施形態メイン増幅器は、低い電源電圧及び高集積化により発生することのある入力信号の微細化を改善させるために、入力される信号電流を増幅した後、飽和領域で動作するようにバイアスが印加された電流／電圧変換部３１ｃにより電圧に変換させる。この後、電圧に変換された信号を電圧増幅部３３で再度増幅した後、出力バッファを介して出力する。
【００２１】
これを更に詳しく説明する。
図５に示すように、第１電流増幅部３１ａはデータバスＤＢを介して入力される信号を受ける。その際、トランジスタＱ４１はゲートに信号を受けるだけでなく同時にドレインにも信号を受ける。そのため、遅延の発生を少なくすることができる。トランジスタＱ４１、Ｑ４２は入力される信号電流を２つの素子の大きさの比に応じて増幅する。トランジスタＱ４１、Ｑ４２により増幅された信号電流は再度トランジスタＱ４３、Ｑ４４により同様な方法で増幅する。この場合もトランジスタｑ４３にはドレインとゲートの双方に入力する。第２電流増幅部３１ｂも上記と同様な方法で入力信号を増幅する。第２電流増幅部３１ｂはデータバスバー／ＤＢを介して入力される信号電流を増幅させる。第１、第２電流増幅部３１ａ、３１ｂで増幅された信号電流は電流／電圧変換部３１ｃに入力され、信号電圧に変換される。すなわち、第１電流増幅部３１ａで増幅された信号電流は電流／電圧変換部３１ｃのトランジスタＱ４９のドレインに伝達される。そして、第２電流増幅部３１ｂで増幅された信号電流は電流／電圧変換部３１ｃのトランジスタＱ５０に伝達される。このとき、各トランジスタＱ４９、Ｑ５０のゲートにはこれらのトランジスタが飽和領域で動作するようにバイアスが印加されているため、これらは飽和領域で動作する。
上記トランジスタが飽和領域で動作するとは、トランジスタの増幅作用無しに、単純にターンオン／オフの特性のみを満足するという意味である。言い換えれば、印加されるバイアスによりトランジスタＱ４９がターンオンされていることを意味する。
【００２２】
したがって、第１電流増幅部で増幅された電流がトランジスタＱ４９、Ｑ４４を通って流れ、トランジスタＱ４９のドレインの電圧が電圧増幅部３３に入力される。同様に、第２電流増幅部で増幅された電流がトランジスタＱ５０、Ｑ４８へ流れ、トランジスタＱ５０のドレインに現れる電圧が電圧増幅部３３へ入力される。
【００２３】
図６は、本実施形態のメイン増幅器のシミュレーション結果を示すグラフである。
図４に比べると、メイン増幅器を駆動してその出力が表れるまでの時間が遥かに短くなったことが分かる。例えば、従来のメイン増幅器は、メイン増幅器を駆動した後出力がでるまでの時間が約２．７ｎｓであったが、本発明のメイン増幅器では約１．２ｎｓである。
参考として、図６のＡ点はメイン増幅器が駆動される時点であり、Ｂ点はメイン増幅器が出力する時点である。
【００２４】
【発明の効果】
以上説明したように、本発明のメイン増幅器は次の効果を奏する。
請求項１の発明によれば、低電源電圧で得られる信号が小さくなっても最初に電流増幅を行っているので得られる信号が小さいことの問題が克服され、信号線間の寄生静電容量による信号遅延を防止することができ、高集積装置でもデータの出力を高速化することができる。
請求項２の発明によれば、ゲートにバイアスが印加される２つのトランジスタは飽和領域で動作するため、電源電圧の変化に対して電流変化が極めて小さい。また、飽和領域で使用しているのは電流／電圧変換部だけであるので、電源電圧の変動の影響が少ない。
請求項３の発明によれば、増幅器はトランジスタの特性変動、電源変動、温度変動等の影響を受けないため、小さなレベルの入力信号を増幅することができる。よって、高集積回路に適する。
【図面の簡単な説明】
【図１】  従来の電圧感知方式のメイン増幅器の構成図。
【図２】  従来の電流感知方式のメイン増幅器の構成図。
【図３】  従来の電圧感知方式のメイン増幅器によるシミュレーション結果を示すグラフ。
【図４】  本発明のメイン増幅器のブロック図。
【図５】  図４の詳細構成図。
【図６】  本発明のメイン増幅器のシミュレーション結果を示すグラフ。
【符号の説明】
３１    電流増幅及び電流／電圧変換部
３１ａ    第１電流増幅部
３１ｂ    第２電流増幅部
２１、３１ｃ    電流／電圧変換部
３３    電圧増幅部
１３、３５ａ    第１イネーブル部
１７、３５ｂ    第２イネーブル部
【図１】
0004399045.tif 000002
【図２】
0004399045.tif 000003
【図３】
0004399045.tif 000004
【図４】
0004399045.tif 000005
【図５】
0004399045.tif 000006
【図６】
0004399045.tif 000007