(57)【特許請求の範囲】
【請求項１】
モータに接続される一対の出力端子と、
前記モータの駆動電力を生成する電源回路に接続される電力用入力端子と、
保護用入力端子とを備え、
前記保護用入力端子の入力信号が許可レベルのときは前記電源回路から前記電力用入力端子に入力される電力を前記出力端子に出力することで該出力端子から前記モータへの電力供給が可能となって前記モータを駆動し、
前記入力信号が禁止レベルのときは前記出力端子から前記モータへの電力供給が不可能となるように構成されたパワーＩＣを保護するパワーＩＣ保護装置であって、
前記電源回路と前記電力用入力端子との間に接続される電流検出抵抗と、
前記電流検出抵抗に流れる電流に基づき、前記パワーＩＣによる前記モータの駆動中に前記出力端子とグラウンドとの間または前記出力端子同士の間で短絡が生じたか否かを検出する短絡検出回路と、
前記短絡検出回路により前記短絡が検出されると所定の遅延時間だけ待機し、該遅延時間の経過後、前記短絡検出回路による前記短絡の検出が継続していれば、前記パワーＩＣの前記保護用入力端子の入力信号を前記禁止レベルにラッチする保護回路とを備え、
前記短絡検出回路は、
前記電流検出抵抗の前記電源回路側に接続され、前記短絡を検出するための短絡用基準電圧を生成する基準電圧生成回路と、
前記電流検出抵抗の前記電力用入力端子側からの入力電圧と前記短絡用基準電圧とを比較して、出力端子からの出力信号を、前記入力電圧が正常のときは正常レベルにし、前記入力電圧が前記短絡のときは短絡レベルにする比較回路とを有し、
前記保護回路は、
前記比較回路から前記短絡レベルの出力信号が出力されると前記所定の遅延時間が経過する前に前記保護用入力端子の入力信号を前記禁止レベルに切り換える一方、前記比較回路から前記正常レベルの出力信号が出力されると前記保護用入力端子の入力信号を前記許可レベルに切り換える短絡保護回路と、
前記比較回路の出力端子に接続され、前記短絡レベルの出力信号により充電または放電される積分回路と、
前記積分回路と前記入力電圧が入力する前記比較回路の入力端子との間に接続され、該積分回路の電圧が所定レベルに達すると、前記比較回路の前記入力端子の電圧を前記短絡用基準電圧よりも高くまたは低くすることにより前記比較回路の前記出力端子からの出力信号を前記短絡レベルにラッチするラッチ回路とを有し、
前記所定の遅延時間は、
前記比較回路の出力端子からの前記短絡レベルの出力信号により前記積分回路の電圧が前記所定レベルに達するまでの時間であることを特徴とするパワーＩＣ保護装置。
【請求項２】
前記積分回路に接続され、所定の復帰指令信号が生成されると前記積分回路を放電または充電することにより前記ラッチ回路によるラッチを解除するラッチ解除回路を備え、
前記パワーＩＣは、前記復帰指令信号が生成されると前記モータを駆動するように構成され、
前記ラッチ解除回路によるラッチの解除時に前記短絡検出回路により前記短絡が検出されていれば、前記保護回路により前記パワーＩＣの前記保護用入力端子の入力信号が前記禁止レベルに戻されることを特徴とする請求項１に記載のパワーＩＣ保護装置。
【請求項３】
前記モータの駆動中に該モータがロックしたか否かを検出するロック検出回路と、
前記ロック検出回路による前記ロックの検出が前記所定の遅延時間より長い所定時間継続すると、前記パワーＩＣの前記保護用入力端子の入力信号を前記禁止レベルにラッチするロック遅延保護回路とを備えたことを特徴とする請求項１または２に記載のパワーＩＣ保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータを駆動するパワーＩＣ保護装置に関するものである。
【背景技術】
【０００２】
例えばスロットマシンなどの遊技機では、入賞態様に応じて予め設定された枚数のメダルが払出口を通って受皿に払い出される（例えば特許文献１参照）。この特許文献１に記載の遊技機は、ホッパーに収容されたメダルをモータの回転駆動により１枚ずつ払い出している。このような遊技機では、モータの駆動中にメダルが詰まってモータがロックすることがある。また、例えば払出口から異物を挿入するような不正行為が行われて、モータの出力端子とグラウンドとが短絡することがある。一方、モータの駆動には、一般に、電力用半導体を集積したパワーＩＣが用いられる。そこで、パワーＩＣをロックや短絡によって生じる過電流から保護する必要がある。モータ駆動用のパワーＩＣを過電流から保護する装置については、従来より種々の提案がなされている（例えば特許文献２，３参照）。
【０００３】
【特許文献１】特開２００２−１４３３９１号公報（図４）
【特許文献２】特開平３−６０２１４号公報（第２図）
【特許文献３】特開平４−３３５５６０号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
短絡によって生じる過電流は、ロックによって生じる過電流に比べて大きく、しかも電流レベルは急激に増大する。ところが、上記従来の特許文献２，３に記載の装置は、いずれも、ロックによって生じる程度の過電流には十分に対応できるものの、短絡によって生じる過電流に対してパワーＩＣを保護するのには十分ではなかった。
【０００５】
本発明は、上記課題に鑑みてなされたもので、短絡によって生じる過電流に対してモータ駆動用のパワーＩＣを確実に保護することができるパワーＩＣ保護装置を提供することを目的とする
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明にかかるパワーＩＣ保護装置は、モータに接続される一対の出力端子と、前記モータの駆動電力を生成する電源回路に接続される電力用入力端子と、保護用入力端子とを備え、前記保護用入力端子の入力信号が許可レベルのときは前記電源回路から前記電力用入力端子に入力される電力を前記出力端子に出力することで該出力端子から前記モータへの電力供給が可能となって前記モータを駆動し、前記入力信号が禁止レベルのときは前記出力端子から前記モータへの電力供給が不可能となるように構成されたパワーＩＣを保護するパワーＩＣ保護装置であって、前記電源回路と前記電力用入力端子との間に接続される電流検出抵抗と、前記電流検出抵抗に流れる電流に基づき、前記パワーＩＣによる前記モータの駆動中に前記出力端子とグラウンドとの間または前記出力端子同士の間で短絡が生じたか否かを検出する短絡検出回路と、前記短絡検出回路により前記短絡が検出されると所定の遅延時間だけ待機し、該遅延時間の経過後、前記短絡検出回路による前記短絡の検出が継続していれば、前記パワーＩＣの前記保護用入力端子の入力信号を前記禁止レベルにラッチする保護回路とを備え、前記短絡検出回路は、前記電流検出抵抗の前記電源回路側に接続され、前記短絡を検出するための短絡用基準電圧を生成する基準電圧生成回路と、前記電流検出抵抗の前記電力用入力端子側からの入力電圧と前記短絡用基準電圧とを比較して、出力端子からの出力信号を、前記入力電圧が正常のときは正常レベルにし、前記入力電圧が前記短絡のときは短絡レベルにする比較回路とを有し、前記保護回路は、前記比較回路から前記短絡レベルの出力信号が出力されると前記所定の遅延時間が経過する前に前記保護用入力端子の入力信号を前記禁止レベルに切り換える一方、前記比較回路から前記正常レベルの出力信号が出力されると前記保護用入力端子の入力信号を前記許可レベルに切り換える短絡保護回路と、前記比較回路の出力端子に接続され、前記短絡レベルの出力信号により充電または放電される積分回路と、前記積分回路と前記入力電圧が入力する前記比較回路の入力端子との間に接続され、該積分回路の電圧が所定レベルに達すると、前記比較回路の前記入力端子の電圧を前記短絡用基準電圧よりも高くまたは低くすることにより前記比較回路の前記出力端子からの出力信号を前記短絡レベルにラッチするラッチ回路とを有し、前記所定の遅延時間は、前記比較回路の出力端子からの前記短絡レベルの出力信号により前記積分回路の電圧が前記所定レベルに達するまでの時間であることを特徴としている（請求項1）。
【０００９】
また、本発明にかかるパワーＩＣ保護装置は、さらに、前記積分回路に接続され、所定の復帰指令信号が生成されると前記積分回路を放電または充電することにより前記ラッチ回路によるラッチを解除するラッチ解除回路を備え、前記パワーＩＣは、前記復帰指令信号が生成されると前記モータを駆動するように構成され、前記ラッチ解除回路によるラッチの解除時に前記短絡検出回路により前記短絡が検出されていれば、前記保護回路により前記パワーＩＣの前記保護用入力端子の入力信号が前記禁止レベルに戻されることを特徴としている（請求項２）。
【００１２】
また、本発明にかかるパワーＩＣ保護装置は、さらに、前記モータの駆動中に該モータがロックしたか否かを検出するロック検出回路と、前記ロック検出回路による前記ロックの検出が前記所定の遅延時間より長い所定時間継続すると、前記パワーＩＣの前記保護用入力端子の入力信号を前記禁止レベルにラッチするロック遅延保護回路とを備えたことを特徴としている（請求項３）。
【発明の効果】
【００１３】
請求項１の発明によれば、短絡検出回路により、電源回路と電力用入力端子との間に接続される電流検出抵抗に流れる電流に基づく前記入力電圧と基準電圧生成回路の短路用用基準電圧とを比較回路により比較し、前記電流検出抵抗に流れる電流に基づいて前記入力電圧の短絡か否かを検出しているため、短絡による過電流を確実に検出することができる。すなわち、例えばパワーＩＣのグラウンド端子とグラウンドとの間に電流検出抵抗を接続した構成では、パワーＩＣの出力端子とグラウンドとが例えば金属製の異物により直接短絡されると、短絡による過電流は電流検出抵抗をバイパスして出力端子からグラウンドに直接流れてしまうこととなる。したがって、この場合には電流検出抵抗に流れる電流を監視していても短絡を検出することができない。これに対して、請求項１の発明においては、モータへの電力供給は、電源回路から電流検出抵抗を介してパワーＩＣの電力用入力端子に入力される電力をパワーＩＣの出力端子からモータに供給することによって行われる。したがって、パワーＩＣの出力端子とグラウンドとが例えば異物などにより直接短絡された場合でも、短絡による過電流は常に電流検出抵抗を流れることになるため、短絡を確実に検出することができる。
【００１５】
つぎに、前記電流検出抵抗に正常な電流が流れているときは、短絡検出回路の比較回路の出力端子からの出力信号が正常レベルにされ、この正常レベルの出力信号が前記比較回路から出力されると、短絡保護回路によりパワーＩＣの保護用入力端子の入力信号が許可レベルにされてパワーＩＣからモータへの電力供給が可能な状態が継続される。一方、前記の短絡が生じると、その検出に基づき、前記比較回路の出力端子からの出力信号が短絡レベルにされる。そして、前記比較回路から短絡レベルの出力信号が出力されると、短絡保護回路により前記保護用入力端子の入力信号が禁止レベルにされてパワーＩＣからモータへの電力供給が不可能な状態にされて、電力供給が停止する。パワーＩＣからモータへの電力供給が停止すると、短絡による過電流が電流検出抵抗に流れなくなるため、前記比較回路の出力端子からの出力信号は正常レベルに復帰する。この復帰により、比較回路から正常レベルの出力信号が出力されると、短絡保護回路により前記保護用入力端子の入力信号が許可レベルにされてパワーＩＣからモータへの電力供給が可能な状態に復帰して、モータへの電力供給が再開される。このとき、短絡が継続していると、その検出に基づき同様にして再びパワーＩＣからモータへの電力供給が停止される。このように、短絡が継続していると、モータへの電力供給の停止および再開が繰り返される。ところで、前記比較回路の出力端子から短絡レベルの出力信号が出力されると、前記比較回路の出力端子に接続された保護回路の積分回路が前記比較回路の短絡レベルの出力信号で充電または放電される。そして、短絡が発生し、その継続によりパワーＩＣからモータへの電力供給の停止および再開が繰り返されて前記積分回路の充電または放電が断続的に行われると、この充電または放電により前記積分回路の電圧が徐々に上昇または下降する。そして、前記積分回路の電圧が所定レベルに達して、所定の遅延時間だけ待機すると、保護回路のラッチ回路により前記比較回路からの出力信号が短絡レベルにラッチされる。このように、前記比較回路からの出力信号が短絡レベルにラッチされると、短絡保護回路によってパワーＩＣの保護用入力端子の入力信号が禁止レベルに切り換えられ、以降は連続的にパワーＩＣの出力端子からモータへの電力供給が不可能になり、短絡からパワーＩＣを確実に保護することが可能になる。
【００１６】
しかも、短絡による過電流が検出されたときに、前記したようにモータへの電力供給の停止および再開が繰り返され、短絡保護回路により短絡電流が断続的に流れるようにして前記積分回路の電圧を徐々に上昇または下降し、前記積分回路の電圧が所定レベルに達して所定の遅延時間だけ待機してからパワーＩＣの保護用入力端子の入力信号を禁止レベルに切り換えてパワーＩＣの出力端子からモータへの電力供給を不可能にする構成であるので、短絡による過電流が検出されたときに、短絡電流を連続的に流して前記積分回路の電圧を上昇または下降するような構成の場合に比べて、前記所定の遅延時間を大きな値に設定することができる。これにより、例えば静電気等の瞬間的なノイズの影響で短絡保護回路が誤動作してしまった場合であっても、モータへの電力供給をすぐに再開することができる利点がある。また、前記積分回路の電圧が所定レベルに達すると前記比較回路の入力端子への電圧を短絡用基準電圧よりも高くまたは低くすることによって比較回路からの信号を短絡レベルにラッチするラッチ回路を形成し、このラッチ回路を前記の積分回路と比較回路との間に配置することができる。なお、前記比較回路からの出力信号が短絡レベルにラッチされると、前記積分回路の充電または放電が継続して行われることになり、この積分回路の電圧が所定レベルに達した状態が継続される。
【００１７】
つぎに、請求項２の発明によれば、復帰指令信号が生成されると、積分回路に接続されたラッチ解除回路により積分回路の電圧が放電または充電されることから、電圧が所定レベルに達した状態から外れ、ラッチ回路による比較回路からの出力信号の短絡レベルへのラッチが解除される。このラッチ解除により、比較回路の入力端子への入力電圧に対するラッチ回路の影響がなくなるので、このとき短絡が解消していれば、電流検出抵抗に電流が流れていないことと相俟って、比較回路の出力信号が正常レベルになり、パワーＩＣの保護用入力端子の入力信号が許可レベルに復帰する。また、前記復帰指令信号が生成されると、パワーＩＣがモータを駆動するように構成されているため、パワーＩＣの出力端子からモータに電力が供給される。このとき、短絡が解消していれば、前記したように保護用入力端子の入力信号が許可レベルに復帰するので、正常な動作が行われてモータに電力が供給される。一方、ラッチの解除時に短絡が依然として続いていれば、保護回路によりパワーＩＣの保護用入力端子の入力信号が禁止レベルに戻され、再度、パワーＩＣの出力端子からモータへの電力供給が不可能になってモータの動作が停止する。このように、この発明によれば、操作者が例えばスイッチ操作を行うなどの復帰指令信号の生成操作を行うだけで、ラッチの解除時に短絡が依然として続いているか否かを容易に判別してパワーＩＣを短絡から保護することができる。
【００２１】
また、請求項３の発明によれば、ロック検出回路により、モータの駆動中に該モータがロックしたか否かが検出され、ロックの検出が前記所定の遅延峙間より長い所定時間継続すると、ロック遅延保護回路により、パワーＩＣの保護用入力端子の入力信号が禁止レベルにラッチされるため、短絡に加えてモータのロックによる過電流に対してパワーＩＣを保護することができる。その際、前記ロック遅延保護回路のラッチよりも前記保護回路のラッチによる保護が先に作動する。
【発明を実施するための最良の形態】
【００２２】
図１は本発明にかかるパワーＩＣの保護装置の一実施形態を備えたスロットマシンの外観を示す斜視図、図２はスロットマシンの要部の内部構成を示す右側面図である。このスロットマシン１は、例えば図１および図２に示すように構成されている。即ち、このスロットマシン１では、筐体３の前面が前面パネル５により開閉自在に閉塞され、この前面パネル５のほぼ中央高さの位置に操作板７が配設されると共に、この操作板７の上方に正面板９が配設されている。
【００２３】
そして、正面板９には横長矩形の表示窓１１が設けられている。また、表示窓１１の内側には、それぞれ周面に複数の図柄が表示された左・中・右リール１３Ｌ，１３Ｍ，１３Ｒを含むリールユニット４３が配置され、表示窓１１からは、リール１３Ｌ，１３Ｍ，１３Ｒの図柄が上段・中段・下段の各々３個ずつ覗くように設定されている。更に、操作板７には、内部に貯留されているクレジットメダルから１枚ずつのメダル投入を指示するためのベットスイッチ１５、クレジットメダルから一遊技あたりの最大投入枚数（例えば３枚）のメダル投入を指示するための最大ベットスイッチ１７、各リールの回転を開始させるためのレバー状のスタートスイッチ１９、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒの回転をそれぞれ停止させるための左・中・右ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒ、クレジットメダルを払い出すための精算スイッチ２３、およびメダル投入口２５が設けられている。
【００２４】
また、正面板９の上方のほぼ中央には、動画などを表示して演出を行うための液晶表示器２７が設けられ、液晶表示器２７のすぐ上方には、各種の入賞図柄が表示された説明パネル２９が設けられ、これら液晶表示器２７および説明パネル２９の左右には、音楽などによる演出を行うためのスピーカ３１Ｌ，３１Ｒがそれぞれ設けられている。また、説明パネル２９およびスピーカ３１Ｌ，３１Ｒの上辺には中央ランプ部３３Ｍが配設され、その左右には左・右ランプ部３３Ｌ，３３Ｒがそれぞれ配設されている。各ランプ部３３Ｍ，３３Ｌ，３３Ｒには、それぞれ発光ダイオードなどの光源が配設されている。これらのランプ部３３Ｍ，３３Ｌ，３３Ｒは一体的に形成され、遊技者に当選や入賞を告知するなどの演出を行うための上部ランプ部３３を構成している。
【００２５】
また、操作板７の下方には、装飾画などが表示された下部パネル３５が設けられ、この下部パネル３５の左右には、それぞれ複数の光源が例えば２列に並んで配置された下部ランプ部３７Ｌ，３７Ｒが設けられている。また、下部パネル３５の下方には、左右方向で筐体３のほぼ中央位置にメダルの払出口３９が設けられ、この払出口３９から払い出されるメダルを受けるためのメダル受け４１が設けられている。また、筐体３の内部のリールユニット４３の下方には、メダルを払出口３９に排出するためのホッパーユニット４５が配設されている。
【００２６】
また、メダル投入口２５のすぐ内側には、正規のメダルか否かを判別するメダルセレクタ４７が配設されている。そして、メダル投入口２５に投入されたメダルは、メダルセレクタ４７で正規のメダルと判別されると、ホッパーユニット４５のホッパータンク４５１内に落下する。一方、メダルセレクタ４７により正規のメダルと判別されなかったメダルや、正規のメダルと判別されてもクレジットメダルの最大貯留枚数（例えば５０枚）と一遊技あたりの最大投入枚数（例えば３枚）との合計枚数を超えて投入されたメダルは、メダルセレクタ４７により払出口３９からメダル受け４１に排出される。
【００２７】
また、図２中、ホッパーユニット４５の奥側（筐体３の前方から見てホッパーユニット４５の左方）には電源ボックス４８が配設されている。この電源ボックス４８にはスロットマシン１の電源を投入するための電源スイッチ（図示省略）が設けられるとともに、逆転スイッチ４９が設けられ、この逆転スイッチ４９の内部には逆転ＬＥＤ５０が設けられている。この逆転スイッチ４９および逆転ＬＥＤ５０については後述する。
【００２８】
図３はホッパータンクを取り外した状態のホッパーユニットの斜視図である。ホッパーユニット４５は、ホッパータンク４５１内のメダル５１が嵌挿される嵌挿部４５２（この実施形態では６個）が透設され、回転軸４５３周りに正転および逆転可能に構成されたディスク４５４と、付勢部材（図示省略）により付勢されたメダルキッカ４５５と、その駆動軸が回転軸４５３に連結されたホッパーモータ５７（図４）とを備えている。また、メダルキッカ４５５の近傍には、リード板４５６と案内壁４５７とでメダル排出通路４５８が形成されており、このメダル排出通路４５８が筐体３の払出口３９に連通している。そして、ホッパーモータ５７（図４）の駆動により、ディスク４５４が正転（図３中、時計回り方向に回転）すると、嵌挿部４５２に嵌挿されたメダル５１が、付勢部材の付勢力に逆らってメダルキッカ４５５を押しつつガイドピン（図示省略）に案内されて嵌挿部４５２から徐々に抜け出す。メダル５１が嵌挿部４５２から完全に抜け出ると、メダルキッカ４５５が付勢部材の付勢力により元の位置に勢いよく復帰し、これによってメダル５１はメダル排出通路４５８を通って払出口３９に向けて弾き出されることとなる。
【００２９】
図４はスロットマシン１の電気的構成を示すブロック図である。投入センサ５２は、筐体３内部のメダル投入口２５近傍に設けられ、投入されたメダルを１枚ずつ検知するものである。払出センサ５３は、ホッパーユニット４５の出口に設けられ、払出口３９に払い出されるメダルを１枚ずつ検知するものである。左・中・右位置センサ５５Ｌ，５５Ｍ，５５Ｒは、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒの回転位置をそれぞれ検出するためのもので、例えば左・中・右リール１３Ｌ，１３Ｍ，１３Ｒにそれぞれ設けられた突起部を検出するフォトインタラプタからなり、左・中・右リール１３Ｌ，１３Ｍ，１３Ｒが回転すると一周ごとに突起部を検出してその検出信号をメイン制御基板６３に出力する。ホッパーモータ５７は、ホッパーユニット４５のディスク４５４を回転させてメダル５１を払出口３９に向けて払い出すものである。モータ制御基板５９は、ホッパーモータ５７の駆動を制御する制御回路が実装された基板である。モータ制御基板５９の回路構成については後述する。なお、リール１３Ｌ，１３Ｍ，１３Ｒは、それぞれ、この実施形態では例えばステッピングモータによって回転駆動される。
【００３０】
また、このスロットマシン１では、遊技に関する制御を行うメインＣＰＵ６１が実装されたメイン制御基板６３と、遊技に関連する演出の制御を行うサブＣＰＵ７１が実装されたサブ制御基板７３とが別々に設けられている。メイン制御基板６３のＲＡＭ６５はデータを一時的に記憶し、ＲＯＭ６７は予め設定されたデータを含む遊技機用プログラムを記憶する。メインＣＰＵ６１は、この遊技機用プログラムにしたがって動作することで、遊技に関する制御を行う。また、メインＣＰＵ６１は、遊技に関連するデータを演出制御データとしてサブＣＰＵ７１に送る。サブ制御基板７３のメモリ７５は、データを一時的に記憶するＲＡＭ部と演出用プログラムを記憶するＲＯＭ部とからなる。サブＣＰＵ７１は、メインＣＰＵ６１からの演出制御データに基づき、演出用プログラムにしたがって動作することで、遊技に関連する演出の制御を行う。例えば、サブＣＰＵ７１は、遊技の進行や抽選結果などに対応して予め設定された演出パターンに応じて、液晶表示器２７に動画を表示したり、スピーカ３１Ｌ，３１Ｒから音楽を発生させたり、上部ランプ部３３や下部ランプ部３７Ｌ，３７Ｒの光源を一斉にあるいは個別に点滅させる。
【００３１】
遊技には、一般的な遊技である通常遊技と、遊技者にとって通常遊技よりも有利な遊技である特別遊技（ボーナスゲーム）とがある。通常遊技について簡単に説明すると、このスロットマシン１では、投入センサ５２によりメダル投入口２５からのメダル投入が検出されるか、あるいはベットスイッチ１５または最大ベットスイッチ１７の操作によりクレジットメダルの投入指示があると、ゲームが開始される。そして、ゲーム開始後にスタートスイッチ１９を操作すると、まず、当選か否かの乱数抽選が行われ、ほぼ同時に、３個すべてのリール１３Ｌ，１３Ｍ，１３Ｒの回転が開始する。その後に、３個のストップスイッチ２１Ｌ，２１Ｍ，２１Ｒのうちの１個を操作すると、当該ストップスイッチ２１Ｌ，２１Ｍ，２１Ｒに対応したリール１３Ｌ，１３Ｍ，１３Ｒの回転が停止する。そして、３個すべてのストップスイッチ２１Ｌ，２１Ｍ，２１Ｒを操作し終えると、３個すべてのリール１３Ｌ，１３Ｍ，１３Ｒの回転が停止する。このとき、所定の図柄が所定の位置に停止すると入賞になり、ホッパーユニット４５により遊技者に対して所定枚数のメダルが払い出されるか、又は遊技者に対してリプレイなどの所定の利益が付与される。なお、メダルの払い出しに代えて、クレジットメダルとして内部に貯留されることもある。
【００３２】
図５はホッパーモータ５７の制御回路の機能ブロックを示すブロック図、図６Ａおよび図６Ｂは図５の具体的な回路例の要部を示す回路図である。図６Ａは図５のほぼ左半部の回路を示し、図６Ｂは図６Ａの一部を含む図５のほぼ右半部の回路を示しており、図６Ａおよび図６Ｂで回路全体を示している。
【００３３】
パワーＩＣ８１は、ホッパーモータ５７を駆動するドライバＩＣで、モータ用出力端子ＯＵＴ１，ＯＵＴ２と、電力用入力端子ＶＳと、保護用入力端子ＳＴと、制御用入力端子ＩＮ１，ＩＮ２とを備えている。モータ用出力端子ＯＵＴ１はホッパーモータ５７の正端子に接続され、モータ用出力端子ＯＵＴ２はホッパーモータ５７の負端子に接続されている。電力用入力端子ＶＳは、電流検出抵抗Ｒ１を介してモータ電源回路ＶＤＤに接続されている。保護用入力端子ＳＴは、抵抗Ｒ１３を介してプルアップされている。制御用入力端子ＩＮ１は、抵抗Ｒ２３を介してプルアップされ、制御用入力端子ＩＮ２は、抵抗Ｒ２２を介してプルアップされている。また、制御用入力端子ＩＮ１は、さらに逆転スイッチ４９に接続され、制御用入力端子ＩＮ２は、さらにメインＣＰＵ６１の出力端子に接続されている。モータ電源回路ＶＤＤは、ホッパーモータ５７を駆動するための電力を生成するもので、電圧Ｖｄｄ（この実施形態では例えばＤＣ２６Ｖ）を出力する。また、低圧電源回路ＶＣＣは、各回路素子を駆動するための電力を生成するもので、電圧Ｖｃｃ（この実施形態では例えばＤＣ７Ｖ）を出力する。
【００３４】
そして、このパワーＩＣ８１は、メインＣＰＵ６１から制御用入力端子ＩＮ２にローレベルの正転信号が入力されると、モータ電源回路ＶＤＤから電力用入力端子ＶＳへの入力電力をモータ用出力端子ＯＵＴ１に出力するとともに、モータ用出力端子ＯＵＴ２をグラウンドラインに接続して、ホッパーモータ５７を正転させる機能を有する。また、パワーＩＣ８１は、逆転スイッチ４９が押されて制御用入力端子ＩＮ１がローレベルにされると、モータ電源回路ＶＤＤからの入力電力をモータ用出力端子ＯＵＴ２に出力するとともに、モータ用出力端子ＯＵＴ１をグラウンドラインに接続して、ホッパーモータ５７を逆転させる機能を有する。
【００３５】
また、パワーＩＣ８１は、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベル（本発明の「許可レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が可能となる一方、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベル（本発明の「禁止レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が不可能となるように構成されている。このように、この実施形態では、モータ電源回路ＶＤＤが本発明の「電源回路」に相当し、モータ用出力端子ＯＵＴ１，ＯＵＴ２が本発明の「パワーＩＣの出力端子」に相当する。
【００３６】
ロック検出回路８３、ロック遅延保護回路８５、短絡検出回路９１、短絡保護回路９３、短絡保護遅延回路９５、ラッチ解除回路９７は、電流検出抵抗Ｒ１に流れる電流に基づき保護用入力端子ＳＴの入力信号Ｖｓｔのレベルを制御することにより、パワーＩＣ８１を保護するものである。例えば、パワーＩＣ８１のモータ用出力端子ＯＵＴ１からホッパーモータ５７に電力を供給しているとき、すなわちディスク４５４の正転中に、メダル５１が詰まってディスク４５４が回転できなくなると、ホッパーモータ５７がロックして過電流が流れる。また、ディスク４５４の正転中に、例えば払出口３９から異物を挿入する不正行為が行われて、ホッパーモータ５７の正端子と負端子とが異物により短絡されると、短絡による過電流が流れる。そこで、この実施形態では、各回路８３，８５，９１，９３，９５，９７により、ロックや短絡による過電流からパワーＩＣ８１を保護している。
【００３７】
まず、図５を参照して各回路ブロックの機能の概要について説明する。ロック検出回路８３はホッパーモータ５７のロックを検出するものである。また、ロック遅延保護回路８５は、ロック検出回路８３がロックを検出すると、所定時間遅延した後にパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔをローレベルに切り換えることにより動作を停止してパワーＩＣ８１を保護するものである。また、短絡検出回路９１はホッパーモータ５７の正端子と負端子との短絡を検出するものである。また、短絡保護回路９３は、短絡検出回路９１が短絡を検出すると、パワーＩＣ８１の動作を停止してパワーＩＣ８１を保護するものである。短絡保護遅延回路９５は、短絡が続くと所定時間後に短絡保護回路９３による保護をラッチするものである。また、ラッチ解除回路９７は、ラッチされているパワーＩＣ８１の保護を解除するものである。
【００３８】
次に、図６Ａ，６Ｂを参照して具体的な回路構成例について説明する。ロック検出回路８３では、モータ電源回路ＶＤＤの出力電圧Ｖｄｄを抵抗Ｒ２，Ｒ３により分圧してロック検出用基準電圧Ｖａを生成し、コンパレータＩＣ１の非反転入力端子に入力している。また、短絡検出回路９１では、モータ電源回路ＶＤＤの出力電圧Ｖｄｄを抵抗Ｒ４，Ｒ５により分圧して短絡検出用基準電圧Ｖｂを生成し、コンパレータＩＣ２の非反転入力端子に入力している。モータ電源回路ＶＤＤとパワーＩＣ８１の電力用入力端子ＶＳとの間に接続されている電流検出抵抗Ｒ１は、モータ電源回路ＶＤＤからパワーＩＣ８１に流れる電流を電流検出電圧Ｖｃに変換するための低抵抗である。すなわち、電流検出抵抗Ｒ１に流れる電流が大きくなるにしたがって、電流検出抵抗Ｒ１での電圧降下が大きくなり、これによって電流検出電圧Ｖｃが低下する。そして、ロック検出回路８３では、電流検出電圧Ｖｃを入力電圧Ｖｃ１としてコンパレータＩＣ１の反転入力端子に入力し、短絡検出回路９１では、電流検出電圧Ｖｃを抵抗Ｒ６を介して入力電圧Ｖｃ２としてコンパレータＩＣ２の反転入力端子に入力している。
【００３９】
ロック検出回路８３のコンパレータＩＣ１は、ロック検出用基準電圧Ｖａと入力電圧Ｖｃ１（この回路例ではＶｃ１＝Ｖｃ）とを比較するもので、出力信号Ｖｓ１をＶａ≦Ｖｃ１のときはローレベルとし、Ｖａ＞Ｖｃ１のときはハイレベルとする。また、短絡検出回路９１のコンパレータＩＣ２は、短絡検出用基準電圧Ｖｂと入力電圧Ｖｃ２とを比較するもので、出力信号Ｖｓ２をＶｂ≦Ｖｃ２のときはローレベルとし、Ｖｂ＞Ｖｃ２のときはハイレベルとする。この実施形態では例えば、電流検出抵抗Ｒ１に流れる電流が２．３Ａを超えるとＶａ＞Ｖｃ１になるようにロック検出用基準電圧Ｖａ（抵抗Ｒ２，Ｒ３の抵抗値）が設定され、電流検出抵抗Ｒ１に流れる電流が４Ａを超えるとＶｂ＞Ｖｃ２になるように短絡検出用基準電圧Ｖｂ（抵抗Ｒ４，Ｒ５の抵抗値）が設定されている。
【００４０】
また、パワーＩＣ８１の保護用入力端子ＳＴが抵抗Ｒ１３を介して電源回路ＶＣＣの電圧Ｖｃｃにプルアップされているため、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルになっている。そこで、メインＣＰＵ６１からパワーＩＣ８１の制御用入力端子ＩＮ２に正転信号が入力されると、パワーＩＣ８１は、モータ用出力端子ＯＵＴ２をグラウンドに接続するとともにモータ用出力端子ＯＵＴ１からホッパーモータ５７への電力供給を開始し、これによってホッパーモータ５７が正転を開始する。
【００４１】
そして、電流検出抵抗Ｒ１に定常電流が流れている正常状態、すなわちＶａ≦Ｖｃ１のときは、コンパレータＩＣ１の出力信号Ｖｓ１がローレベルになっている。したがって、ロック遅延保護回路８５のサイリスタＱ１のゲート電流が流れなくて、サイリスタＱ１はオフになっている。これによって電界効果トランジスタ（以下、単に「トランジスタ」という）Ｑ２がオフで、トランジスタＱ３がオフになっている。同様に、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルになっている。したがって、短絡保護回路９３のトランジスタＱ７は、そのゲート電圧がローレベルであるためオフになっている。このように、トランジスタＱ３，Ｑ７がいずれもオフになっているため、抵抗Ｒ１３を介して電源回路ＶＣＣの電圧ＶｃｃにプルアップされているパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔはハイレベルに保持され、これによって、パワーＩＣ８１は継続して動作可能状態になっている。このように、この実施形態では、モータ電源回路ＶＤＤおよび抵抗Ｒ４，Ｒ５が本発明の「基準電圧生成回路」を構成する。また、コンパレータＩＣ２が本発明の「比較回路」に相当する。
【００４２】
次に、図６Ａ、図６Ｂ、図７、図８を参照して、ホッパーモータ５７が動作中にロックしたときの各回路の動きについて説明する。図７はホッパーモータ５７がロックしたときの各部の電圧信号レベルの推移を示すタイミングチャート、図８はロック保護を解除するときの各部の電圧信号レベルの推移を示すタイミングチャートである。
【００４３】
まず、正常状態のときは、上述したように、ロック検出用基準電圧Ｖａと入力電圧Ｖｃ１とはＶａ≦Ｖｃ１であるため、コンパレータＩＣ１の出力信号Ｖｓ１はローレベルになっている。また、サイリスタＱ１のゲート電圧Ｖｄと、サイリスタＱ１がオンするためのゲート電圧Ｖｅとは、Ｖｄ＜Ｖｅになっている。また、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔはハイレベルになっている。また、このとき、トランジスタＱ８のゲートが抵抗Ｒ２３を介して低圧電源回路ＶＣＣの電圧Ｖｃｃにプルアップされているため、トランジスタＱ８はオンになっている。したがって、トランジスタＱ４のゲートがローレベルのため、トランジスタＱ４はオフになっている。
【００４４】
そして、例えばディスク４５４でメダル５１が詰まり、時刻ｔ１（図７）にホッパーモータ５７がロックして、電流検出抵抗Ｒ１に２．３Ａを超える過電流が流れると、Ｖａ＞Ｖｃ１になり、コンパレータＩＣ１の出力信号Ｖｓ１がローレベルからハイレベルに切り換わる。これによって、コンデンサＣ１が充電されてサイリスタＱ１のゲート電圧Ｖｄが徐々に上昇する。そして、時刻ｔ２にＶｄ＞Ｖｅになると、サイリスタＱ１がターンオンする。これによって、トランジスタＱ２がオンになり、トランジスタＱ３がオンになる。このトランジスタＱ３のオンにより、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルに切り換わり、パワーＩＣ８１が動作を停止する。
【００４５】
パワーＩＣ８１の動作停止により、電流検出抵抗Ｒ１に電流が流れなくなるため、Ｖａ≦Ｖｃ１に戻り、これによって、コンパレータＩＣ１の出力信号Ｖｓ１がローレベルに復帰する。コンデンサＣ１の充電電荷は抵抗Ｒ１０を介して徐々に放電されるため、サイリスタＱ１のゲート電圧Ｖｄは徐々に低下するが、サイリスタＱ１はゲート電圧Ｖｄが低下してもターンオフされないため、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルにラッチされ、パワーＩＣ８１の動作停止状態が継続する。また、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルにラッチされることによって逆転ＬＥＤ５０が点灯する。
【００４６】
そして、ホッパーモータ５７が途中で停止したことにより異常が検出され、筐体３の前面パネル５が開かれると、逆転ＬＥＤ５０の点灯により、パワーＩＣ８１が動作停止状態である旨が報知される。そして、時刻ｔ３に電源ボックス４８の逆転スイッチ４９が押されて制御用入力端子ＩＮ１がローレベルにされると、トランジスタＱ８のゲート電圧がローレベルになり、トランジスタＱ８がオフになる。これによって、トランジスタＱ４のゲートが抵抗Ｒ２０を介して低圧電源回路ＶＣＣの電圧Ｖｃｃにプルアップされるため、トランジスタＱ４がオンになり、サイリスタＱ１のゲート電圧Ｖｄがグラウンドレベルに低下する。その結果、サイリスタＱ１がターンオフされ、トランジスタＱ２がオフになり、トランジスタＱ３がオフになって、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルに復帰する。これによって、パワーＩＣ８１が動作可能状態に復帰し、制御用入力端子ＩＮ１が逆転スイッチ４９のオンによってローレベルにされているため、パワーＩＣ８１は、モータ用出力端子ＯＵＴ１をグラウンドに接続するとともにモータ用出力端子ＯＵＴ２からホッパーモータ５７の負端子に電力を供給し、ホッパーモータ５７（ディスク４５４）を逆転させる。これによって、ディスク４５４に詰まっていたメダル５１の除去が可能になる。
【００４７】
図７において、ホッパーモータ５７がロックしてＶａ＞Ｖｃ１になった時刻ｔ１からサイリスタＱ１がターンオンする時刻ｔ２までの遅延時間Ｔ１は、ロックによる過電流が継続して流れてもホッパーモータ５７およびパワーＩＣ８１に劣化が生じない程度の値に設定している。この遅延時間Ｔ１は、抵抗Ｒ８，Ｒ９，Ｒ１０およびコンデンサＣ１で構成される積分回路の時定数によって決まる。ただし、ホッパーモータ５７は、起動時に突入電流が一時的に２．３Ａを超えることが生じ得る。そこで、遅延時間Ｔ１は、突入電流の継続時間より長い値で、かつ可能な限り短い値に設定されており、この実施形態では例えばＴ１≒１００ｍｓｅｃ程度になるように設定されている。なお、図７では、説明の便宜上、ロック時にコンパレータＩＣ１の入力電圧Ｖｃ１が垂直に降下するように記載している。
【００４８】
次に、図６Ａ、図６Ｂ、図９を参照して、ホッパーモータ５７の動作中に、ホッパーモータ５７の正端子またはパワーＩＣ８１のモータ用出力端子ＯＵＴ１と、負端子、モータ用出力端子ＯＵＴ２またはグラウンドとの間に短絡が生じたときの各回路の動きについて説明する。図９は上記短絡が生じたときの各部の電圧信号レベルの推移を示すタイミングチャートである。
【００４９】
まず、正常状態のときは、上述したように、短絡検出用基準電圧Ｖｂと入力電圧Ｖｃ２とを比較するとＶｂ≦Ｖｃ２であるため、コンパレータＩＣ２の出力信号Ｖｓ２はローレベル（本発明の「正常レベル」に相当）になっている。また、短絡保護遅延回路９５のトランジスタＱ６のゲートは、このコンパレータＩＣ２の出力端子とダイオードＤ１および抵抗Ｒ１５を介して接続されているため、トランジスタＱ６のスレショルド電圧ＶｔｈとトランジスタＱ６のゲート電圧Ｖｆとを比較すると、Ｖｆ＜Ｖｔｈであり、トランジスタＱ６はオフになっている。また、このとき、トランジスタＱ８のゲートが抵抗Ｒ２３を介して低圧電源回路ＶＣＣの電圧Ｖｃｃにプルアップされているため、トランジスタＱ８はオンになっている。したがって、トランジスタＱ５のゲートがローレベルのため、トランジスタＱ５はオフになっている。
【００５０】
そして、時刻ｔ５（図９）に例えばホッパーモータ５７の正端子（モータ用出力端子ＯＵＴ１）と負端子（モータ用出力端子ＯＵＴ２）とが短絡すると、電流検出抵抗Ｒ１に流れる電流が増大してコンパレータＩＣ２の入力電圧Ｖｃ２が低下し、電流検出抵抗Ｒ１に流れる電流が４Ａを超えてＶｂ＞Ｖｃ２になると、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルからハイレベル（本発明の「短絡レベル」に相当）に切り換わる。その結果、トランジスタＱ７のゲート電圧がローレベルからハイレベルに切り換わってトランジスタＱ７がオンになり、これによってパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルに切り換わり、パワーＩＣ８１が動作を停止する。
【００５１】
パワーＩＣ８１の動作停止によりホッパーモータ５７への電力供給が停止すると、電流検出抵抗Ｒ１に電流が流れなくなるためコンパレータＩＣ２の入力電圧Ｖｃ２が上昇し、Ｖｂ≦Ｖｃ２になるとコンパレータＩＣ２の出力信号Ｖｓ２はローレベルに戻る。すると、トランジスタＱ７がオフに戻り、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルに戻って、パワーＩＣ８１が動作可能状態に復帰する。ここで、制御用入力端子ＩＮ２は、メインＣＰＵ６１からの正転信号によりローレベルにされているため、パワーＩＣ８１は、ホッパーモータ５７への電力供給を再開する。しかし、ホッパーモータ５７の正端子と負端子との短絡状態が続いているため、電流検出抵抗Ｒ１に４Ａを超える過電流が流れることになり、再びパワーＩＣ８１が動作を停止する。
【００５２】
このように、パワーＩＣ８１が動作停止および動作再開を繰り返すと、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルの期間にコンデンサＣ２が充電されて、トランジスタＱ６のゲート電圧Ｖｆが徐々に上昇する。そして、時刻ｔ６にＶｆ＞Ｖｔｈになると、トランジスタＱ６がオンになる。これによって、コンパレータＩＣ２の反転入力端子が抵抗Ｒ１４を介してグラウンドにプルダウンされるため、Ｖｂ＞Ｖｃ２にラッチされ、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルにラッチされる。その結果、トランジスタＱ７がオンにラッチされるとともに、コンデンサＣ２の充電が続くためトランジスタＱ６がオンにラッチされる。トランジスタＱ７がオンにラッチされることより、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルにラッチされて、パワーＩＣ８１が動作停止状態にラッチされる。また、逆転ＬＥＤ５０は、パワーＩＣ８１が動作停止および動作再開を繰り返している間は点滅を繰り返し、パワーＩＣ８１が動作停止状態にラッチされると点灯したままになる。
【００５３】
図９において、ホッパーモータ５７の正端子と負端子とが短絡した時刻ｔ５から保護用入力端子ＳＴの入力信号ＶｓｔがローレベルになってパワーＩＣ８１が最初に動作停止する時点までの時間Ｔ２は、この実施形態では例えば１．５μｓｅｃ程度の非常に短い値に設定されている。これは、コンパレータＩＣ２として、集積回路に形成された高速応答性能を有するコンパレータを用いることにより実現している。
【００５４】
また、短絡した時刻ｔ５からパワーＩＣ８１が動作停止状態にラッチされる時刻ｔ６までの遅延時間Ｔ３は、短絡による過電流が断続的に流れてもパワーＩＣ８１に劣化が生じない程度の値に設定している。この遅延時間Ｔ３は、抵抗Ｒ１５およびコンデンサＣ２で構成される積分回路の時定数によって決まる。そこで、この実施形態では例えば、短絡によるホッパーモータ５７のオンオフが３０回程度繰り返されてＴ３≒１００μｓｅｃ程度になるように設定されている。なお、電流検出抵抗Ｒ１に流れる電流が４Ａを超えるとロック検出回路８３およびロック遅延保護回路８５も図７を参照して説明したように動作する。しかしながら、Ｔ１≫Ｔ３であるため、短絡保護回路９３および短絡保護遅延回路９５の方が先に動作することとなる。このように、この実施形態では、コンデンサＣ２および抵抗Ｒ１５からなる積分回路が本発明の「積分回路」に相当し、トランジスタＱ６が本発明の「ラッチ回路」に相当する。また、短絡保護回路９３および短絡保護遅延回路９５が本発明の「保護回路」を構成している。
【００５５】
次に、図６Ａ、図６Ｂ、図１０、図１１を参照して、短絡保護を解除するときの各回路の動きについて説明する。図１０は短絡保護の解除時に短絡が解消されている場合の各部の電圧信号レベルの推移を示すタイミングチャート、図１１は短絡保護の解除時に短絡が続いている場合の各部の電圧信号レベルの推移を示すタイミングチャートである。
【００５６】
ホッパーモータ５７が途中で停止したことにより異常が検出され、筐体３の前面パネル５が開かれると、逆転ＬＥＤ５０の点灯により、パワーＩＣ８１が動作停止状態である旨が報知される。なお、この段階では、異常がロックによるものか短絡によるものかは不明になっている。そして、例えば時刻ｔ７（図１０）に電源ボックス４８の逆転スイッチ４９が押されて制御用入力端子ＩＮ１がローレベルにされると、トランジスタＱ８のゲートがローレベルになり、トランジスタＱ８がオフになる。これによって、トランジスタＱ５のゲートが抵抗Ｒ２０を介して低圧電源回路ＶＣＣの出力電圧Ｖｃｃにプルアップされるため、トランジスタＱ５がオンになる。その結果、コンデンサＣ２の充電電荷が抵抗Ｒ１７およびコンデンサＣ３の並列回路を介して放電され、トランジスタＱ６のゲート電圧Ｖｆが低下し、Ｖｆ＜ＶｔｈになるとトランジスタＱ６がオフになる。したがって、コンパレータＩＣ２の反転入力端子のラッチが解除され、Ｖｂ≦Ｖｃ２に戻り、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルに戻り、これによってパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルに切り換わり、パワーＩＣ８１が動作可能状態に復帰する。また、点灯している逆転ＬＥＤ５０が消灯する。そして、パワーＩＣ８１は、モータ用出力端子ＯＵＴ１をグラウンドに接続するとともにモータ用出力端子ＯＵＴ２から電力をホッパーモータ５７の負端子に供給してホッパーモータ５７を逆転させる。
【００５７】
ここで、逆転スイッチ４９のオン時に短絡が解消されている場合には、図１０に示すように、Ｖｂ≦Ｖｃ２が維持されるため、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルに保持され、トランジスタＱ６がオフのままになるため、パワーＩＣ８１の動作可能状態が維持される。そして、逆転スイッチ４９がオフにされるまで、ホッパーモータ５７の逆転が続く。
【００５８】
一方、逆転スイッチ４９のオン時に短絡が続いている場合には、パワーＩＣ８１が動作可能状態に復帰してホッパーモータ５７が逆転を開始すると、電流検出抵抗Ｒ１に再び４Ａを超える過電流が流れる。その結果、図１１に示すように、図９の場合と同様にパワーＩＣ８１が動作停止および動作再開を繰り返し、コンデンサＣ２が充電されて、トランジスタＱ６のゲート電圧Ｖｆが徐々に上昇する。そして、Ｖｆ＞ＶｔｈになるとトランジスタＱ６がオンになって、Ｖｂ＞Ｖｃ２が保持されることになり、これによって、再びパワーＩＣ８１が動作停止状態にラッチされることとなる。
【００５９】
図９で説明した回路定数の設定（すなわち短絡によるホッパーモータ５７のオンオフが３０回程度繰り返されてＴ３≒１００μｓｅｃ）によれば、図１１におけるパワーＩＣ８１の動作停止および動作再開は、１２０回程度繰り返されることとなり、逆転スイッチ４９のオン時刻ｔ８からパワーＩＣ８１が動作停止状態にラッチされる時刻ｔ９までの遅延時間Ｔ４はＴ４≒４００μｓｅｃ程度になる。このように、この実施形態では、逆転スイッチ４９のオン操作が本発明の「復帰指令信号の生成」に相当している。
【００６０】
以上説明したように、この実施形態によれば、パワーＩＣ８１によるホッパーモータ５７の駆動中にホッパーモータ５７の正端子（パワーＩＣ８１のモータ用出力端子ＯＵＴ１）と負端子（パワーＩＣ８１のモータ用出力端子ＯＵＴ２すなわちグラウンド）との短絡が検出されると、遅延時間Ｔ３だけ待機し、遅延時間Ｔ３の経過後、短絡が継続していれば、パワーＩＣ８１の保護用入力端子ＳＴの入力信号をローレベルにラッチしている。これによって、モータ用出力端子ＯＵＴ１からホッパーモータ５７への電力供給が不可能になり、短絡による過電流が流れなくなるため、パワーＩＣ８１を保護することができる。
【００６１】
また、この実施形態によれば、モータ電源回路ＶＤＤとパワーＩＣ８１の電力用入力端子ＶＳとの間に接続される電流検出抵抗Ｒ１に流れる電流に基づき短絡か否かを検出しているため、短絡による過電流を確実に検出することができる。すなわち、例えばパワーＩＣ８１のグラウンド端子ＧＮＤとグラウンドとの間に電流検出抵抗を接続した構成では、モータ用出力端子ＯＵＴ１とグラウンドとが例えば金属製の異物により直接短絡された場合には、短絡による過電流は、電流検出抵抗をバイパスしてモータ用出力端子ＯＵＴ１からグラウンドに直接流れてしまうこととなる。したがって、この場合にはグラウンド端子ＧＮＤとグラウンドとの間に接続された電流検出抵抗に流れる電流を監視していても、短絡を検出することができない。これに対して、この実施形態では、ホッパーモータ５７への電力供給は、モータ電源回路ＶＤＤから電流検出抵抗Ｒ１を介してパワーＩＣ８１の電力用入力端子ＶＳに入力される電力をモータ用出力端子ＯＵＴ１からホッパーモータ５７に供給することによって行われる。したがって、モータ用出力端子ＯＵＴ１とグラウンドとが例えば異物などにより直接短絡された場合でも、短絡による過電流は常に電流検出抵抗Ｒ１に流れることになるため、短絡を確実に検出することができる。
【００６２】
また、この実施形態によれば、高速応答性能を有するコンパレータＩＣ２を用いて、電流検出抵抗Ｒ１に流れる過電流が４Ａを超えてＶｂ＞Ｖｃ２になると、極めて短時間Ｔ２で保護用入力端子ＳＴの入力信号ＶｓｔをローレベルにしてパワーＩＣ８１を動作不可能な状態にしている。そして、ホッパーモータ５７への電力供給の停止および再開を繰り返し、トランジスタＱ６のゲート電圧ＶｆがＶｆ＞Ｖｔｈになるまでの遅延時間Ｔ３が経過した後に、パワーＩＣ８１を動作不可能な状態にラッチしている。すなわち、短絡電流が断続的に流れるようにしている。したがって、過電流の平均値が低下することから、短絡電流が連続的に流れる場合に比べて遅延時間Ｔ３を大きい値に設定することができる。これによって、抵抗Ｒ１５およびコンデンサＣ２からなる積分回路の時定数を、余裕を持って設定することができる。
【００６３】
また、この実施形態によれば、ホッパーモータ５７が停止した後に、逆転スイッチ４９をオンにすると、ラッチ解除回路９７のトランジスタＱ５がオンになって、コンデンサＣ２の充電電圧がコンデンサＣ３および抵抗Ｒ１７からなる並列回路を介して放電されることから、充電電圧ＶｆがＶｆ＜Ｖｔｈになり、トランジスタＱ６がオフになって、コンパレータＩＣ２からの出力信号Ｖｓ２のハイレベルへのラッチが解除される。このため、電流検出抵抗Ｒ１に電流が流れていないことと相俟って、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルになり、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルになる。一方、逆転スイッチ４９がオンにされて、制御用入力端子ＩＮ１がローレベルにされると、パワーＩＣ８１のモータ用出力端子ＯＵＴ２からホッパーモータ５７の負端子に電力を供給してホッパーモータ５７を逆転させる。このとき、短絡が依然として続いていれば、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルに戻され、ホッパーモータ５７の逆転動作が停止する。このように、この実施形態によれば、操作者が逆転スイッチ４９をオンにする操作を行うだけで、ホッパーモータ５７の正端子と負端子との短絡が依然として続いているか否かを容易に判別することができる。
【００６４】
また、この実施形態によれば、ホッパーモータ５７の駆動中にロック検出回路８３によりロックしたか否かを検出し、ロックが所定時間継続すると、サイリスタＱ１をオンにしてパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔをローレベルにラッチしているため、メダル５１がディスク４５４に詰まることなどによって生じるホッパーモータ５７のロックによる過電流に対してパワーＩＣ８１を保護することができる。
【００６５】
なお、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、具体的な回路構成については、図６Ａ，６Ｂに示したものに限られない。以下、回路構成の変形形態について説明する。
【００６６】
図１２Ａ，１２Ｂは、第１変形形態の回路構成を示す回路図である。なお、上記実施形態（図６Ａ，６Ｂ）と同一機能を果たすものには同一符号を付し、相違点を中心に説明する。この第１変形形態では、ロック検出回路８３およびロック遅延保護回路８５は、上記実施形態と同一構成になっている。また、短絡検出回路９１では、コンパレータＩＣ２の入力信号が上記実施形態と逆になっており、短絡検出用基準電圧ＶｂがコンパレータＩＣ２の反転入力端子に入力され、入力電圧Ｖｃ２がコンパレータＩＣ２の非反転入力端子に入力されている。また、短絡保護遅延回路９５では、上記実施形態と逆に、正常状態において積分回路が充電されており、短絡が生じると積分回路が放電され、積分回路の電圧が所定レベル以下になると短絡保護回路９３がラッチされる。
【００６７】
この第１変形形態の短絡検出回路９１では、コンパレータＩＣ２は短絡検出用基準電圧Ｖｂと入力電圧Ｖｃ２とを比較し、出力信号Ｖｓ２をＶｃ２≦Ｖｂのときはローレベルとし、Ｖｃ２＞Ｖｂのときはハイレベルとする。この変形形態では例えば、電流検出抵抗Ｒ１に流れる電流が４Ａ以上になるとＶｃ２≦Ｖｂになるように短絡検出用基準電圧Ｖｂ（抵抗Ｒ４，Ｒ５の抵抗値）が設定されている。
【００６８】
また、パワーＩＣ８１の保護用入力端子ＳＴが抵抗Ｒ１３を介して電源回路ＶＣＣの電圧Ｖｃｃにプルアップされているため、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルになっており、動作可能になっている。そこで、メインＣＰＵ６１からパワーＩＣ８１の制御用入力端子ＩＮ２に正転信号が入力されると、パワーＩＣ８１は、モータ用出力端子ＯＵＴ２をグラウンドに接続するとともにモータ用出力端子ＯＵＴ１からホッパーモータ５７への電力供給を開始し、これによってホッパーモータ５７が正転を開始する。
【００６９】
そして、電流検出抵抗Ｒ１に定常電流が流れている正常状態、すなわちＶｃ２＞Ｖｂのときは、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベル（本発明の「正常レベル」に相当）になっている。したがって、短絡保護回路９３のトランジスタＱ１１がオフになっており、これによってトランジスタＱ７もオフになっている。そして、トランジスタＱ３，Ｑ７がいずれもオフになっているため、抵抗Ｒ１３を介して電源回路ＶＣＣの電圧ＶｃｃにプルアップされているパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔはハイレベルに保持され、これによってパワーＩＣ８１は継続して動作可能状態になっている。
【００７０】
一方、短絡保護遅延回路９５では、コンデンサＣ２の充電電圧ＶｆがコンパレータＩＣ３の非反転入力端子に入力され、電源回路ＶＣＣの電圧Ｖｃｃの抵抗Ｒ３１，Ｒ３２による分圧電圧ＶｇがコンパレータＩＣ３の反転入力端子に入力されている。このコンパレータＩＣ３は、分圧電圧Ｖｇと充電電圧Ｖｆとを比較するもので、出力信号Ｖｓ３をＶｆ≦Ｖｇのときはローレベルとし、Ｖｆ＞Ｖｇのときはハイレベルとする。そして、動作していないときは、Ｖｃ２＞Ｖｂであるため、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルであり、コンデンサＣ２が充電されてＶｆ＞Ｖｇになっており、コンパレータＩＣ３の出力信号Ｖｓ３がハイレベルになり、Ｖｃ２＞Ｖｂが維持される。また、動作開始後で正常状態のときは、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルのため、コンデンサＣ２の充電が維持されてＶｆ＞Ｖｇになっており、コンパレータＩＣ３の出力信号Ｖｓ３がハイレベルでＶｃ２＞Ｖｂが維持される。
【００７１】
次に、図１２Ａ、図１２Ｂにおいて、ホッパーモータ５７の動作中に、ホッパーモータ５７の正端子またはパワーＩＣ８１のモータ用出力端子ＯＵＴ１と、負端子、モータ用出力端子ＯＵＴ２またはグラウンドとの間に短絡が生じたときの各回路の動きについて説明する。
【００７２】
まず、正常状態のときは、上述したように、Ｖｂ＜Ｖｃ２であるため、コンパレータＩＣ２の出力信号Ｖｓ２はハイレベル（本発明の「正常レベル」に相当）になっている。また、短絡保護遅延回路９５では、コンデンサＣ２が充電されているため、コンパレータＩＣ３の出力信号Ｖｓ３がハイレベルになっている。また、ラッチ解除回路９７では、トランジスタＱ１２のゲートが抵抗Ｒ２３を介してプルアップされているため、トランジスタＱ１２はオフになっている。
【００７３】
そして、上記短絡が生じると、電流検出抵抗Ｒ１に流れる電流が増大してコンパレータＩＣ２の入力電圧Ｖｃ２が低下し、電流検出抵抗Ｒ１に流れる電流が４Ａ以上になってＶｂ≧Ｖｃ２になると、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルからローレベル（本発明の「短絡レベル」に相当）に切り換わる。その結果、トランジスタＱ１１がオンになるため、トランジスタＱ７がオンになり、これによってパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルに切り換わり、パワーＩＣ８１が動作を停止する。また、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルになると、コンデンサＣ２の電荷が抵抗Ｒ１５，Ｒ１６を介して放電し、充電電圧Ｖｆが低下する。また、トランジスタＱ１１のオンにより電源回路ＶＣＣから電流が供給されて逆転ＬＥＤ５０が点灯する。
【００７４】
パワーＩＣ８１の動作停止によりホッパーモータ５７への電力供給が停止すると、電流検出抵抗Ｒ１に電流が流れなくなるためコンパレータＩＣ２の入力電圧Ｖｃ２が上昇し、Ｖｂ＜Ｖｃ２になるとコンパレータＩＣ２の出力信号Ｖｓ２はハイレベルに戻る。すると、トランジスタＱ１１がオフに戻るためトランジスタＱ７がオフに戻り、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルに戻って、パワーＩＣ８１が動作可能状態に復帰する。ここで、制御用入力端子ＩＮ２は、メインＣＰＵ６１からの正転信号によりローレベルにされているため、パワーＩＣ８１は、ホッパーモータ５７への電力供給を再開する。しかし、ホッパーモータ５７の正端子と負端子との短絡状態が続いているため、電流検出抵抗Ｒ１に４Ａ以上の過電流が流れることになり、再びパワーＩＣ８１が動作を停止し、充電電圧Ｖｆが低下する。
【００７５】
このように、パワーＩＣ８１が動作停止および動作再開を繰り返すと、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルの期間にコンデンサＣ２が放電されて、コンデンサＣ２の充電電圧Ｖｆが徐々に低下する。そして、Ｖｆ≦Ｖｇになると、コンパレータＩＣ３（本発明の「ラッチ回路」に相当）の出力信号Ｖｓ３がローレベルに切り換わる。これによって、コンパレータＩＣ２の非反転入力端子がローレベルになるため、Ｖｂ≧Ｖｃ２になり、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルにラッチされる。その結果、トランジスタＱ１１がオンにラッチされてトランジスタＱ７がオンにラッチされるとともに、コンデンサＣ２の放電が続くためコンパレータＩＣ３の出力信号Ｖｓ３がローレベルにラッチされる。トランジスタＱ７がオンにラッチされることより、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルにラッチされて、パワーＩＣ８１が動作停止状態にラッチされる。また、逆転ＬＥＤ５０は、パワーＩＣ８１が動作停止および動作再開を繰り返している間は点滅を繰り返し、トランジスタＱ１１がオンにラッチされると点灯したままになる。
【００７６】
次に、図１２Ａ、図１２Ｂにおいて、短絡保護を解除するときの各回路の動きについて説明する。ホッパーモータ５７が途中で停止したことにより異常が検出され、筐体３の前面パネル５が開かれると、逆転ＬＥＤ５０の点灯により、パワーＩＣ８１が動作停止状態である旨が報知される。なお、この段階では、異常がロックによるものか短絡によるものかは不明になっている。そして、電源ボックス４８の逆転スイッチ４９が押されて制御用入力端子ＩＮ１がローレベルにされると、トランジスタＱ１２のゲートがローレベルになり、トランジスタＱ１２がオンになる。これによって、低圧電源回路ＶＣＣの出力電圧Ｖｃｃにより、トランジスタＱ１２から抵抗Ｒ１７およびコンデンサＣ３の並列回路を介してコンデンサＣ２が充電され、コンデンサＣ２の充電電圧Ｖｆが上昇し、Ｖｆ＞ＶｇになるとコンパレータＩＣ３の出力信号Ｖｓ３がハイレベルになる。したがって、コンパレータＩＣ２の非反転入力端子のラッチが解除され、Ｖｂ＜Ｖｃ２に戻り、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルに戻り、トランジスタＱ１１がオフに戻り、トランジスタＱ７がオフに戻る。これによってパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルに切り換わり、パワーＩＣ８１が動作可能状態に復帰する。また、トランジスタＱ１１のオフにより逆転ＬＥＤ５０が消灯する。そして、パワーＩＣ８１は、モータ用出力端子ＯＵＴ１をグラウンドに接続するとともにモータ用出力端子ＯＵＴ２から電力をホッパーモータ５７の負端子に供給してホッパーモータ５７を逆転させる。
【００７７】
ここで、逆転スイッチ４９のオン時に短絡が解消されている場合には、Ｖｂ＜Ｖｃ２が維持されるため、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルに保持され、トランジスタＱ７がオフのままになるため、パワーＩＣ８１の動作可能状態が維持される。そして、逆転スイッチ４９がオフにされるまで、ホッパーモータ５７の逆転が続く。
【００７８】
一方、逆転スイッチ４９のオン時に短絡が続いている場合には、パワーＩＣ８１が動作可能状態に復帰してホッパーモータ５７が逆転を開始すると、電流検出抵抗Ｒ１に再び４Ａ以上の過電流が流れる。その結果、上記実施形態と同様にパワーＩＣ８１が動作停止および動作再開を繰り返し、コンデンサＣ２が放電されて、コンデンサＣ２の充電電圧Ｖｆが徐々に低下する。そして、Ｖｆ＜ＶｇになるとコンパレータＩＣ３の出力信号Ｖｓ３がローレベルになって、Ｖｂ≧Ｖｃ２が保持されることになり、これによって、再びパワーＩＣ８１が動作停止状態にラッチされることとなる。
【００７９】
図１３Ａ，１３Ｂは、第２変形形態の具体的な回路構成を示す回路図である。なお、上記実施形態（図６Ａ，６Ｂ）と同一機能を果たすものには同一符号を付し、相違点を中心に説明する。この第２変形形態では、ロック検出回路８３およびラッチ解除回路９７は、上記実施形態と同一構成になっている。また、ロック遅延保護回路８５は、抵抗Ｒ１３およびトランジスタＱ３が除かれている点以外は上記実施形態と同一構成であり、パワーＩＣ８１の保護用入力端子ＳＴは、トランジスタＱ２と抵抗Ｒ１２との接続点に接続されている。また、短絡検出回路９１では、第１変形形態と同様に、コンパレータＩＣ２の入力信号が上記実施形態と逆になっており、短絡検出用基準電圧ＶｂがコンパレータＩＣ２の反転入力端子に入力され、入力電圧Ｖｃ２がコンパレータＩＣ２の非反転入力端子に入力されている。また、短絡保護遅延回路９５は、ダイオードＤ１のアノードが、抵抗Ｒ３３を介してパワーＩＣ８１の保護用入力端子ＳＴに接続されている点を除いて、上記実施形態と同一構成になっている。
【００８０】
また、第２変形形態のパワーＩＣ８１は、保護用入力端子ＳＴの入力信号Ｖｓｔのレベルの高低と動作可能状態との関係が上記実施形態と逆になっている。すなわち、パワーＩＣ８１は、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベル（本発明の「許可レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が可能となる一方、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベル（本発明の「禁止レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が不可能となるように構成されている点のみ、上記実施形態と相違している。
【００８１】
この第２変形形態の短絡検出回路９１では、コンパレータＩＣ２は短絡検出用基準電圧Ｖｂと入力電圧Ｖｃ２とを比較し、出力信号Ｖｓ２をＶｃ２≦Ｖｂのときはローレベルとし、Ｖｃ２＞Ｖｂのときはハイレベルとする。この第２変形形態では例えば、電流検出抵抗Ｒ１に流れる電流が４Ａ以上になるとＶｃ２≦Ｖｂになるように短絡検出用基準電圧Ｖｂ（抵抗Ｒ４，Ｒ５の抵抗値）が設定されている。
【００８２】
また、パワーＩＣ８１の保護用入力端子ＳＴは、抵抗Ｒ１２を介してグラウンドにプルダウンされているため、保護用入力端子ＳＴの入力信号Ｖｓｔは、ローレベルになっており、パワーＩＣ８１は動作可能状態になっている。そこで、メインＣＰＵ６１からパワーＩＣ８１の制御用入力端子ＩＮ２に正転信号が入力されると、パワーＩＣ８１は、モータ用出力端子ＯＵＴ２をグラウンドに接続するとともにモータ用出力端子ＯＵＴ１からホッパーモータ５７への電力供給を開始し、これによってホッパーモータ５７が正転を開始する。
【００８３】
そして、電流検出抵抗Ｒ１に定常電流が流れている正常状態、すなわちＶｃ２＞Ｖｂのときは、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベル（本発明の「正常レベル」に相当）になっている。したがって、短絡保護回路９３のトランジスタＱ１３がオフになっているため、抵抗Ｒ１２を介してグラウンドにプルダウンされているパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔはローレベルに保持され、これによってパワーＩＣ８１は継続して動作可能状態になっている。一方、短絡保護遅延回路９５では、ダイオードＤ１のアノードが抵抗Ｒ３３を介して保護用入力端子ＳＴに接続されているため、正常状態では、コンデンサＣ２の充電電圧（トランジスタＱ６のゲート電圧）Ｖｆがローレベルのままとなる。
【００８４】
そして、ホッパーモータ５７がロックして、サイリスタＱ１がオンになり、トランジスタＱ２がオンになると、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔのレベルが電源回路ＶＣＣの電圧Ｖｃｃに上昇して、パワーＩＣ８１が動作を停止する。
【００８５】
次に、図１３Ａ、図１３Ｂにおいて、ホッパーモータ５７の動作中に、ホッパーモータ５７の正端子またはパワーＩＣ８１のモータ用出力端子ＯＵＴ１と、負端子、モータ用出力端子ＯＵＴ２またはグラウンドとの間に短絡が生じたときの各回路の動きについて説明する。
【００８６】
上記短絡が生じると、電流検出抵抗Ｒ１に流れる電流が増大してコンパレータＩＣ２の入力電圧Ｖｃ２が低下し、電流検出抵抗Ｒ１に流れる電流が４Ａ以上になってＶｂ≧Ｖｃ２になると、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルからローレベル（本発明の「短絡レベル」に相当）に切り換わる。その結果、短絡保護回路９３のトランジスタＱ１３がオンになるため、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルに切り換わり、パワーＩＣ８１が動作を停止する。また、トランジスタＱ１３がオンになると、抵抗Ｒ３３、ダイオードＤ１、抵抗Ｒ１５を介してコンデンサＣ２が充電されるため、トランジスタＱ６のゲート電圧Ｖｆが上昇する。また、トランジスタＱ１３のオンにより電源回路ＶＣＣから電流が供給されて逆転ＬＥＤ５０が点灯する。
【００８７】
パワーＩＣ８１の動作停止によりホッパーモータ５７への電力供給が停止すると、電流検出抵抗Ｒ１に電流が流れなくなるためコンパレータＩＣ２の入力電圧Ｖｃ２が上昇し、Ｖｂ＜Ｖｃ２になるとコンパレータＩＣ２の出力信号Ｖｓ２はハイレベルに戻る。すると、短絡保護回路９３のトランジスタＱ１３がオフに戻るため、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルに戻って、パワーＩＣ８１が動作可能状態に復帰する。ここで、制御用入力端子ＩＮ２は、メインＣＰＵ６１からの正転信号によりローレベルにされているため、パワーＩＣ８１は、ホッパーモータ５７への電力供給を再開する。しかし、上記短絡状態が続いているため、電流検出抵抗Ｒ１に４Ａ以上の過電流が流れることになり、再びパワーＩＣ８１が動作を停止する。
【００８８】
このように、パワーＩＣ８１が動作停止および動作再開を繰り返すと、短絡保護回路９３のトランジスタＱ１３がオンの期間にコンデンサＣ２が充電され、トランジスタＱ６のゲート電圧Ｖｆが徐々に上昇して、以下、上記実施形態と同様に動作する。すなわち、Ｖｆ＞Ｖｔｈになると、トランジスタＱ６（本発明の「ラッチ回路」に相当）がオンになり、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルにラッチされる。その結果、トランジスタＱ１３がオンにラッチされるため、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルにラッチされて、パワーＩＣ８１が動作停止状態にラッチされる。また、逆転ＬＥＤ５０は、パワーＩＣ８１が動作停止および動作再開を繰り返している間は点滅を繰り返し、トランジスタＱ１３がオンにラッチされると点灯したままになる。
【００８９】
なお、図１３Ａ、図１３Ｂにおいて、短絡保護を解除するときの各回路の動きについては、ラッチ解除回路９７が上記実施形態と同一構成であり、短絡保護遅延回路９５も、ダイオードＤ１のアノードの接続先以外は上記実施形態と同一構成であるため、上記実施形態と同様に動作する。
【００９０】
図１４Ａ，１４Ｂは、第３変形形態の具体的な回路構成を示す回路図である。なお、上記実施形態（図６Ａ，６Ｂ）、上記第１変形形態（図１２Ａ，１２Ｂ）および上記第２変形形態（図１３Ａ，１３Ｂ）と同一機能を果たすものには同一符号を付し、相違点を中心に説明する。この第３変形形態では、ロック検出回路８３は上記実施形態（図６Ａ，６Ｂ）と同一構成であり、短絡検出回路９１、短絡保護遅延回路９５およびラッチ解除回路９７は上記第１変形形態（図１２Ａ，１２Ｂ）と同一構成であり、ロック遅延保護回路８５および短絡保護回路９３は上記第２変形形態（図１３Ａ，１３Ｂ）と同一構成である。
【００９１】
また、第３変形形態のパワーＩＣ８１は、保護用入力端子ＳＴの入力信号Ｖｓｔのレベルの高低と動作可能状態との関係が上記実施形態と逆になっている。すなわち、第３変形形態のパワーＩＣ８１は、上記第２変形形態と同様に、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベル（本発明の「許可レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が可能となる一方、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベル（本発明の「禁止レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が不可能となるように構成されている点のみ、上記実施形態と相違している。
【００９２】
そして、電流検出抵抗Ｒ１に定常電流が流れている正常状態、すなわちＶｃ２＞Ｖｂのときは、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベル（本発明の「正常レベル」に相当）になっている。したがって、短絡保護回路９３のトランジスタＱ１３がオフになっているため、抵抗Ｒ１２を介してグラウンドにプルダウンされているパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔはローレベルに保持され、これによってパワーＩＣ８１は継続して動作可能状態になっている。また、短絡保護遅延回路９５では、ハイレベルの出力信号Ｖｓ２によりコンデンサＣ２が充電されているため、Ｖｇ＜ＶｆになるのでコンパレータＩＣ３の出力信号Ｖｓ３がハイレベルになっている。また、ラッチ解除回路９７では、トランジスタＱ１２のゲートが抵抗Ｒ２３を介してプルアップされているため、トランジスタＱ１２はオフになっている。
【００９３】
この状態で、ホッパーモータ５７がロックし、サイリスタＱ１がオンになり、トランジスタＱ２がオンになると、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔのレベルが電源回路ＶＣＣの電圧Ｖｃｃに上昇して、パワーＩＣ８１が動作を停止する。
【００９４】
また、ホッパーモータ５７の正端子またはモータ用出力端子ＯＵＴ１と、負端子、モータ用出力端子ＯＵＴ２またはグラウンドとの間で短絡が生じ、Ｖｂ≧Ｖｃ２になると、コンパレータＩＣ２の出力信号Ｖｓ２がハイレベルからローレベル（本発明の「短絡レベル」に相当）に切り換わる。その結果、短絡保護回路９３のトランジスタＱ１３がオンになるため、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルに切り換わり、パワーＩＣ８１が動作を停止する。また、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルになると、コンデンサＣ２の電荷が抵抗Ｒ１５，Ｒ１６を介して放電し、充電電圧Ｖｆが低下する。また、トランジスタＱ１３のオンにより、電源回路ＶＣＣから電流が供給されて逆転ＬＥＤ５０が点灯する。
【００９５】
パワーＩＣ８１の動作停止によりホッパーモータ５７への電力供給が停止すると、電流検出抵抗Ｒ１に電流が流れなくなるためコンパレータＩＣ２の入力電圧Ｖｃ２が上昇し、Ｖｂ＜Ｖｃ２になるとコンパレータＩＣ２の出力信号Ｖｓ２はハイレベルに戻る。すると、短絡保護回路９３のトランジスタＱ１３がオフに戻るため、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔがローレベルに戻って、パワーＩＣ８１が動作可能状態に復帰する。ここで、制御用入力端子ＩＮ２は、メインＣＰＵ６１からの正転信号によりローレベルにされているため、パワーＩＣ８１は、ホッパーモータ５７への電力供給を再開する。しかし、上記短絡状態が続いているため、電流検出抵抗Ｒ１に４Ａ以上の過電流が流れることになり、再びパワーＩＣ８１が動作を停止する。
【００９６】
このように、パワーＩＣ８１が動作停止および動作再開を繰り返すと、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルの期間にコンデンサＣ２が放電されて、コンデンサＣ２の充電電圧Ｖｆが徐々に低下する。そして、Ｖｆ＜Ｖｇになると、コンパレータＩＣ３（本発明の「ラッチ回路」に相当）の出力信号Ｖｓ３がローレベルに切り換わる。これによって、コンパレータＩＣ２の非反転入力端子がローレベルになるため、Ｖｂ≧Ｖｃ２になり、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルにラッチされる。その結果、トランジスタＱ１３がオンにラッチされるとともに、コンデンサＣ２の放電が続くためコンパレータＩＣ３の出力信号Ｖｓ３がローレベルにラッチされる。トランジスタＱ１３がオンにラッチされることより、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベルにラッチされて、パワーＩＣ８１が動作停止状態にラッチされる。また、逆転ＬＥＤ５０は、パワーＩＣ８１が動作停止および動作再開を繰り返している間は点滅を繰り返し、トランジスタＱ１３がオンにラッチされると点灯したままになる。
【００９７】
なお、図１４Ａ、図１４Ｂにおいて、短絡保護を解除するときの各回路の動きについては、短絡保護遅延回路９５およびラッチ解除回路９７が上記第１変形形態（図１２Ａ，１２Ｂ）と同一構成であるため、上記第１変形形態と同様に動作する。
【００９８】
図１５Ａ，１５Ｂは、第４変形形態の具体的な回路構成を示す回路図である。なお、上記実施形態（図６Ａ，６Ｂ）と同一機能を果たすものには同一符号を付し、相違点を中心に説明する。この第４変形形態では、ロック検出回路８３、短絡検出回路９１、短絡保護遅延回路９５、ラッチ解除回路９７は、上記実施形態（図６Ａ，６Ｂ）と同一構成になっている。また、ロック遅延保護回路８５は、抵抗Ｒ１３およびトランジスタＱ３が除かれている点以外は上記実施形態と同一構成であり、パワーＩＣ８１の保護用入力端子ＳＴは、トランジスタＱ２と抵抗Ｒ１２との接続点に接続されている。
【００９９】
また、第４変形形態のパワーＩＣ８１は、保護用入力端子ＳＴの入力信号Ｖｓｔのレベルの高低と動作可能状態との関係が上記実施形態と逆になっている。すなわち、第４変形形態のパワーＩＣ８１は、上記第２変形形態（図１３Ａ，１３Ｂ）と同様に、保護用入力端子ＳＴの入力信号Ｖｓｔがローレベル（本発明の「許可レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が可能となる一方、保護用入力端子ＳＴの入力信号Ｖｓｔがハイレベル（本発明の「禁止レベル」に相当）のときはモータ用出力端子ＯＵＴ１，ＯＵＴ２からホッパーモータ５７への電力供給が不可能となるように構成されている点のみ、上記実施形態と相違している。
【０１００】
パワーＩＣ８１の保護用入力端子ＳＴは、抵抗Ｒ１２を介してグラウンドにプルダウンされているため、保護用入力端子ＳＴの入力信号Ｖｓｔは、ローレベルになっており、パワーＩＣ８１は動作可能状態になっている。そこで、メインＣＰＵ６１からパワーＩＣ８１の制御用入力端子ＩＮ２に正転信号が入力されると、パワーＩＣ８１は、モータ用出力端子ＯＵＴ２をグラウンドに接続するとともにモータ用出力端子ＯＵＴ１からホッパーモータ５７への電力供給を開始し、これによってホッパーモータ５７が正転を開始する。
【０１０１】
そして、電流検出抵抗Ｒ１に定常電流が流れている正常状態、すなわちＶｃ２≧Ｖｂのときは、コンパレータＩＣ２の出力信号Ｖｓ２がローレベル（本発明の「正常レベル」に相当）になっている。したがって、短絡保護回路９３のトランジスタＱ１５がオフになっており、これによってトランジスタＱ１４がオフになっているため、抵抗Ｒ１２を介してグラウンドにプルダウンされているパワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔはローレベルに保持され、これによってパワーＩＣ８１は継続して動作可能状態になっている。
【０１０２】
この状態で、ホッパーモータ５７がロックし、サイリスタＱ１がオンになり、トランジスタＱ２がオンになると、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔのレベルが電源回路ＶＣＣの電圧Ｖｃｃに上昇して、パワーＩＣ８１が動作を停止する。
【０１０３】
また、ホッパーモータ５７の正端子またはモータ用出力端子ＯＵＴ１と、負端子、モータ用出力端子ＯＵＴ２またはグラウンドとの間で短絡が生じ、Ｖｂ＞Ｖｃ２になると、コンパレータＩＣ２の出力信号Ｖｓ２がローレベルからハイレベル（本発明の「短絡レベル」に相当）に切り換わる。その結果、短絡保護回路９３のトランジスタＱ１５がオンになり、これによってトランジスタＱ１４がオンになるため、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔが電源回路ＶＣＣにプルアップされてハイレベルに切り換わり、パワーＩＣ８１が動作を停止する。また、トランジスタＱ１５のオンにより電源回路ＶＣＣから電流が供給されて逆転ＬＥＤ５０が点灯する。
【０１０４】
以下、パワーＩＣ８１が動作停止および動作再開を繰り返した後にパワーＩＣ８１が動作停止状態にラッチされる動作と、逆転スイッチ４９が押されてラッチが解除されるときの動作は、上記実施形態と同様に行われる。
【０１０５】
以上説明したように、第１変形形態〜第４変形形態によれば、
・短絡検出回路９１のコンパレータＩＣ２の短絡検出用基準電圧Ｖｂおよび入力電圧Ｖｃ２と反転入力端子および非反転入力端子との関係、
・短絡保護遅延回路９５の積分回路の充電または放電により短絡保護回路９３がラッチされる点、
・パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔのレベルの高低とパワーＩＣ８１の動作可能状態との関係
のいずれかまたは複数が上記実施形態と相違しているだけであり、いずれの変形形態も上記実施形態と同様の効果を奏することができる。
【０１０６】
さらに、例えば、上記実施形態および各変形形態では、短絡保護回路９３によりホッパーモータ５７への電力供給の停止および再開を繰り返し、所定の遅延時間の経過後に、ホッパーモータ５７への電力供給を停止状態にラッチしているが、これに限られない。例えばロック遅延保護回路８５と同様に、短絡の検出時点から所定時間の経過後に、パワーＩＣ８１の保護用入力端子ＳＴの入力信号Ｖｓｔを禁止レベルにラッチするようにしてもよい。ただし、この場合には、短絡による過電流が連続的に流れることになるため、ラッチまでの所定時間を上記実施形態および各変形形態の遅延時間（上記実施形態ではＴ３）に比べて小さい値に設定する必要がある。
【図面の簡単な説明】
【０１０７】
【図１】本発明にかかるパワーＩＣ保護装置の一実施形態を備えたスロットマシンの外観を示す斜視図である。
【図２】スロットマシンの要部の内部構成を示す右側面図である。
【図３】ホッパータンクを取り外した状態のホッパーユニットの斜視図である。
【図４】スロットマシンの電気的構成を示すブロック図である。
【図５】ホッパーモータの制御回路の機能ブロックを示すブロック図である。
【図６Ａ】図５の具体的な回路例の要部を示す回路図である。
【図６Ｂ】図５の具体的な回路例の要部を示す回路図である。
【図７】ホッパーモータがロックしたときの各部の電圧信号レベルの推移を示すタイミングチャートである。
【図８】ロック保護を解除するときの各部の電圧信号レベルの推移を示すタイミングチャートである。
【図９】ホッパーモータの正端子と負端子とが短絡したときの各部の電圧信号レベルの推移を示すタイミングチャートである。
【図１０】短絡保護の解除時に短絡が解消されている場合の各部の電圧信号レベルの推移を示すタイミングチャートである。
【図１１】短絡保護の解除時に短絡が続いている場合の各部の電圧信号レベルの推移を示すタイミングチャートである。
【図１２Ａ】第１変形形態を示す回路図である。
【図１２Ｂ】第１変形形態を示す回路図である。
【図１３Ａ】第２変形形態を示す回路図である。
【図１３Ｂ】第２変形形態を示す回路図である。
【図１４Ａ】第３変形形態を示す回路図である。
【図１４Ｂ】第３変形形態を示す回路図である。
【図１５Ａ】第４変形形態を示す回路図である。
【図１５Ｂ】第４変形形態を示す回路図である。
【符号の説明】
【０１０８】
１…スロットマシン、４５…ホッパーユニット、４９…逆転スイッチ、５７…ホッパーモータ、５９…モータ制御基板、８１…パワーＩＣ、８３…ロック検出回路、８５…ロック遅延保護回路、９１…短絡検出回路、９３…短絡保護回路、９５…短絡保護遅延回路、９７…ラッチ解除回路、Ｃ２…コンデンサ（積分回路）、ＩＣ２…コンパレータ（比較回路）、ＩＣ３…コンパレータ（ラッチ回路）、ＯＵＴ１，ＯＵＴ２…モータ用出力端子（出力端子）、Ｑ６…トランジスタ（ラッチ回路）、Ｒ１…電流検出抵抗、Ｒ４，Ｒ５…抵抗（基準電圧生成回路）、Ｒ１５…抵抗（積分回路）、ＳＴ…保護用入力端子、ＶＤＤ…モータ電源回路（電源回路、基準電圧生成回路）
【図１】
0004594186.tif 000002
【図２】
0004594186.tif 000003
【図３】
0004594186.tif 000004
【図４】
0004594186.tif 000005
【図５】
0004594186.tif 000006
【図６Ａ】
0004594186.tif 000007
【図６Ｂ】
0004594186.tif 000008
【図７】
0004594186.tif 000009
【図８】
0004594186.tif 000010
【図９】
0004594186.tif 000011
【図１０】
0004594186.tif 000012
【図１１】
0004594186.tif 000013
【図１２Ａ】
0004594186.tif 000014
【図１２Ｂ】
0004594186.tif 000015
【図１３Ａ】
0004594186.tif 000016
【図１３Ｂ】
0004594186.tif 000017
【図１４Ａ】
0004594186.tif 000018
【図１４Ｂ】
0004594186.tif 000019
【図１５Ａ】
0004594186.tif 000020
【図１５Ｂ】
0004594186.tif 000021