(57)【特許請求の範囲】
【請求項１】
記憶媒体に向いた平面内に配置され、高さのばらつきのあるマイクロチップ（３）の２次元アレイ、及び前記記憶媒体上へのデータの記録を可能にするよう前記マイクロチップをアドレス指定して前記マイクロチップを制御する電子的手段を有するデータ記録装置において、前記記憶媒体は、複数のセルを形成するフレーム（１）によって支持された可撓性ダイヤフラム（２）を有し、少なくとも１つのマイクロチップ（３）は、前記セルの１つ以上と対向し、前記可撓性ダイヤフラムは前記マイクロチップの高さのばらつきを補償するように局所的に変形可能であることを特徴とする装置。
【請求項２】
前記マイクロチップは、ナノメートル台の寸法の頂点を有していることを特徴とする請求項１記載の装置。
【請求項３】
前記セルは、矩形であることを特徴とする請求項１又は２記載の装置。
【請求項４】
前記セルは、６角形であることを特徴とする請求項１又は２記載の装置。
【請求項５】
前記記憶媒体の各側に設けられたマイクロチップ（３ａ，３ｂ）の２つのアレイを有していることを特徴とする請求項１〜４のうちいずれか一に記載の装置。
【請求項６】
前記マイクロチップの２つのアレイは、フレーム（１）のいずれか１つのセルと関連したマイクロチップ（３ａ，３ｂ）が互いに正確に対向して配置されることはないように側方にずらされていることを特徴とする請求項５記載の装置。
【請求項７】
前記フレーム（１）は、内部にセルを形成するシリコン層で形成されていることを特徴とする請求項１〜６のうちいずれか一に記載の装置。
【請求項８】
前記可撓性ダイヤフラム（２）は少なくとも、メモリの機能を実行する第１の層（１０）及び前記可撓性ダイヤフラムの剛性を増加させるよう設計された第２の層（６）を有していることを特徴とする請求項１〜７のうちいずれか一に記載の装置。
【請求項９】
前記第２の層（６）は、セルの形成を前記シリコン層（７）の反対面に行う前に前記シリコン層（７）に被着された非晶質炭素又はダイヤモンド様炭素の層であることを特徴とする請求項８記載の装置。
【請求項１０】
前記第２の層（６）には硼素又は銀がドープされていることを特徴とする請求項９記載の装置。
【請求項１１】
前記可撓性ダイヤフラムは、前記フレーム（１）に対し側方にずらされたスペーサ要素（１２，１２ａ，１２ｂ）のアレイによって分離された第１の基本ダイヤフラム（２ａ）及び第２の基本ダイヤフラム（２ｂ）から成ることを特徴とする請求項１〜１０のうちいずれか一に記載の装置。
【請求項１２】
前記スペーサ要素（１２）のアレイは、中間フレーム（１２ｂ）を構成していることを特徴とする請求項１１記載の装置。
【請求項１３】
前記スペーサ要素は、スタッド（１２ａ）によって形成されていることを特徴とする請求項１１記載の装置。
【請求項１４】
スペーサスタッド（１２ａ）の２次元アレイによって前記ダイヤフラム（２）から分離されていて、各セルを各々が少なくとも１つのマイクロチップ（３）と関連した複数の基本セルに細分する可撓性プレート（１３）のアレイを有していることを特徴とする請求項１〜１０のうちいずれか一に記載の装置。
【請求項１５】
前記アレイを構成するマイクロチップ（３）の数は、約１０，０００個であり、セルが細分されて形成された基本セルの数は、約１００個であることを特徴とする請求項１４記載の装置。
【請求項１６】
マイクロチップ（３）のアレイは、前記スペーサスタッド（１２ａ）のアレイのピッチ（Ｐ２）とは僅かに異なるピッチ（Ｐ１）を有していることを特徴とする請求項１４又は１５記載の装置。
【請求項１７】
前記フレーム（１）及びプレート（１３）は、厚さが１００μｍ〜５００μｍのシリコン層（１４）中に形成されることを特徴とする請求項１４〜１６のうちいずれか一に記載の装置。
【請求項１８】
前記スペーサ要素又はスタッド（１２，１２ａ，１２ｂ）は、厚さ５０ｎｍ〜５００ｎｍの２酸化シリコン、窒化珪素又は炭素で作られていることを特徴とする請求項１１〜１７のうちいずれか一に記載の装置。
【請求項１９】
前記平面に平行な方向における記憶媒体とマイクロチップアレイの相対運動を可能にする手段を有していることを特徴とする請求項１〜１８のうちいずれか一に記載の装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔発明の背景〕
本発明は、記憶媒体に向いた平面内に配置されていて頂点がナノメートル台の寸法のものであるマイクロティップ(Microtip)の２次元アレイ及び記憶媒体上へのデータの記録を可能にするようマイクロティップをアドレス指定してこれを制御する電子的手段を有するデータ記録装置に関する。
【０００２】
〔技術の現状〕
コンピュータ分野とマルチメディア分野の両方におけるデータ記録は、容量に関する要望の高まりに応えなければならない。光学素子及び相変化材料を用いて磁気ハードディスクからＤＶＤまでの範囲にわたる種々の技術が開発された。用いられる記録技術が何であれ、メモリポイント（ビット）のサイズを減少させ、記憶密度を増大させる記録容量手段を増加させることが求められていることに変わりはない。
【０００３】
最近、ティップ効果型顕微鏡で用いられる形式のマイクロティップを実現することにより約１テラビット／ｃｍ２の極めて大きな記憶容量が得られた（２０００年５月発行のＰ．ベチガー（P. Vettiger）他著，「１０００の足−将来のＡＦＭデータ記憶用の１０００以上のティップ（The Millipede-More than one thousand tips for future AFM data storage）」，アイビーエム・ジャーナル・リサーチ・ディベロップメント（IBM J. RES. Develop.），第４４巻，第３号，Ｐ３２３〜３４０及び２００１年発行のドンウェオン・リー（Dong-Weon Lee）他著，「ナノメートル台の熱的画像取得およびデータ記憶用サブ１００ｎｍナノヒータのマイクロプローブアレイの製造（Fabrication of microprobe array with sub-100nm nano-heater for nanometric thermal imaging and data storage）」，テクニカル・ダイジェスト（Technical Digest），メムス２００１（MEMS 2001 ），第１４回・ＩＥＥＥ・インターナショナル・カンフェレンス・オン・マイクロ・エレクトロ・メカニカル・システムズ（14th  IEEE International Conference on Micro Electro Mechanical Systems）（Cat. N°01CH37090 ）ＰＩＥＥＥＰピスカッタウェイ，ニュージャージー州，米国，Ｐ２０４〜２０７）。高密度は、マイクロティップによりビットを局所化することにより得られ、マイクロティップの頂点は、ナノメートル台の寸法のものである。マイクロティップは好ましくは、データに対して並列アクセス方式でアレイ状に配列され、それにより速度に関する限り優れた性能を達成することができる。単一のアクチュエータ（これは、電気機械的なものであるのがよい）により、記憶媒体の表面に対するマイクロティップのアレイ全体の相対的一体運動が可能になる。
【０００４】
かかるティップ効果方式のデータ記録装置では、全てのティップと記憶媒体を完全に接触させることが必要である。システムの複雑さのために、各マイクロティップの位置を個々に制御することは期待できない。しかしながら、マイクロティップは、マイクロエレクトロニクスの技術に由来する技術によってひとまとめに製作され、マイクロティップの高さのばらつきは、製作に起因して常に存在したままである。このばらつきは非常に小さく、典型的には約１００ｎｍであるが、アレイを構成するマイクロティップのうち最も長いものが、他のマイクロティップよりも一層強く記憶媒体に押し当たる。
【０００５】
この問題を解決するため、各マイクロティップは、局所プローブ顕微鏡で用いられるマイクロティップアレイと類似したやり方でカンチレバーの一端部によりオーバーハングした状態で支持される。この場合、カンチレバーの可撓性により、支承体の歪みを吸収することができる。
【０００６】
しかしながら、記憶媒体に加わるマイクロティップの支承力は、記憶媒体を損傷させないよう約１００ｎＮの値を超えてはならない。さらに言えば、記憶媒体とのマイクロティップの接触面が微小なので、圧力が高い。したがって、カンチレバーは、マイクロティップの高さのばらつきを吸収するよう可撓性が非常に高くなければならない。例えば、剛性が約１Ｎ／ｍ、長さが約１００μｍ、幅が数十μｍ、厚さが数μｍのカンチレバーが開発された。これ以上可撓性の高いカンチレバーを計画することは困難である。これらの寸法形状は事実、これらの小さな幅及び（又は）高さと比較して長さが大きいので使いこなすのが困難である。加うるに、記憶媒体の表面に向いたティップの位置決め精度に悪影響が生じ、かくして記憶密度が制限される。
【０００７】
〔発明の目的〕
本発明の目的は、上述の欠点がなく、特にマイクロティップの高さ方向のばらつきを無視できるようにするデータ記録装置を提供することにある。
【０００８】
本発明によれば、この目的は、記憶媒体が複数のセルを形成するフレームによって支持された可撓性ダイヤフラムを有し、少なくとも１つのマイクロティップが各セルと関連していることによって達成される。このフレームにより、ダイヤフラムの剛性を確保でき、しかも各セル内部でのその運動の自由度を確保することができる。
【０００９】
本発明の開発例によれば、マイクロティップの２つのアレイは、記憶媒体の各側に設けられる。
【００１０】
マイクロティップの２つのアレイは好ましくは、フレームのいずれか１つのセルと関連したマイクロティップが互いに正確に対向して配置されることはないように側方にずらされる。
【００１１】
好ましい実施形態によれば、可撓性ダイヤフラムは少なくとも、メモリの機能を実行する第１の層及び或る程度の剛性を確保するよう設計された第２の層を有する。
【００１２】
本発明の別の開発例によれば、可撓性ダイヤフラムは、フレームに対し側方にずらされたスペーサ要素のアレイによって分離された第１の基本ダイヤフラム及び第２の基本ダイヤフラムから成る。これにより、望ましくないエッジ効果を無くすことができる。
【００１３】
これ又エッジ効果を制限することができる別の変形実施形態では、データ記録装置は、スペーサスタッドの２次元アレイによってダイヤフラムから分離されていて、各セルを各々が少なくとも１つのマイクロティップと関連した複数の基本セルに細分する可撓性プレートのアレイを有する。
【００１４】
データ記録装置は好ましくは、上述の平面に平行に、場合によってはこれに垂直に記憶媒体とマイクロティップアレイの相対運動を可能にする手段を有する。
【００１５】
他の利点及び特徴は、非限定的な例として与えられているに過ぎず、添付の図面に記載された本発明の特定の実施形態についての詳細な説明から明らかになろう。
【００１６】
〔特定の実施形態の説明〕
図１に示すように、データ記録装置の基本要素は、フレーム１を含み、このフレーム１は、そのフェースのうちの一方に、記憶媒体を構成するフレキシブル又は可撓性ダイヤフラム２を支持している。各基本要素は、マイクロティップ３と関連したセルを形成しており、このマイクロティップ３は、記憶媒体に平行に記憶媒体に向いた状態で配置されたベース４上に形成されている。
【００１７】
データ記録装置は、マイクロティップの２次元アレイ（図３〜図５）と関連した複数の隣り合うセルを有する。図４及び図５は、用いることができる２つの特定の形態を示しており、セルの形状はそれぞれ、矩形（図２及び図４）及び６角形（図５）である。
【００１８】
休止位置では、マイクロティップ３は、可撓性ダイヤフラム２と接触状態にあるか又は可撓性ダイヤフラムに対して引っ込められているかのいずれかであるのがよい。後者の場合、読取り又は書き込み位置では、記憶媒体をベース４に垂直に動かしてマイクロティップ３を可撓性ダイヤフラム２によって形成された記憶媒体に接触させる。記憶媒体とマイクロティップのこれら平面に垂直な相対運動は好ましくは、ダイヤフラムの支持フレーム１の運動によって達成され、マイクロティップ３は、ベース４上に固定されたままの状態で形成される。
【００１９】
可撓性ダイヤフラムと接触しているかどうかにかかわらず、可撓性ダイヤフラムの平面に平行な方向におけるマイクロティップ３と記憶媒体の相対運動は又、それ自体マイクロコンピュータにより制御されるアクチュエータ（図示せず）によりダイヤフラム及び（又は）マイクロティップに伝達できる。
【００２０】
読取り又は書き込み位置でのマイクロティップ３の制御及びアドレス指定又は多重化は、任意適当な手段、好ましくは、ベース４内に設けられた集積技術によって達成される電子回路により行われる。この場合、固定状態のマイクロティップ３は、シリコンに搭載されるマイクロエレクトロニクス技術によって達成できる。記憶媒体に向いた状態で配置されるベース４の表面全体は実際に、多くの先行技術の装置の場合とは異なり、記憶を目的として取り外す必要はないマイクロティップの電子アドレス指定及び制御回路に利用できる。これにより、用いられるシリコン表面を最適化することができる。電気的メモリの場合、電流は、マイクロティップから導電性ダイヤフラムに流れなければならず、このダイヤフラムはこの場合、電気的接続部（図示せず）によってベース４内に設けられた電子回路に接続される。
【００２１】
可撓性ダイヤフラム２は、厚さが極めて小さく、即ち、約数ナノメートルから数マイクロメートルであり、導電性であるのがよい層によって形成される。したがって、可撓性ダイヤフラムは、その表面に垂直な局所的力の作用を受けて変形する。例えば、１００ｎＮの一点集中力の作用を受けた場合、約１００μｍの寸法（辺、直径等）のフレームにぴんと張った状態で被着された厚さ１０ｎｍのダイヤモンド様炭素層は、変形して約１２μｍのたるみを生じるが、これは、ほんの８．３ｎＮ／μｍの等価剛性に相当し、即ち、従来型カンチレバーのたるみの１／１００以下である。これよりも多少大きな厚さの層を選択することによりこの剛性定数を調節することは容易であり、剛性は、ダイヤフラムの厚さの３乗に比例する。
【００２２】
剛性定数のこの低い値により、結果的に大きな支承力を生じさせることなくマイクロティップ３の大きな高さのばらつきが許容される。上述の例では、１００ｎｍのマイクロティップの高さのばらつきは、０．８３ｎＮの支承力、即ち１００ｎＮの公称支承力の１％未満のばらつきを示すに過ぎない。この場合、製作技術に起因するマイクロティップの高さのばらつきは全て、ダイヤフラムについて生じる平均変形度の大きさ、即ち、上述の例では１２μｍと比較して影響力をもつことはない。
【００２３】
図４及び図５では、フレーム１のカプセルと関連したマイクロティップ３の可撓性ダイヤフラム２の支承点は、符号５で示されている。これら衝撃点は、セルの各々の中心のところに位置しておらず、オフセンタ状態にあり、フレーム及びダイヤフラムは読取り及び（又は）書き込み中、マイクロティップアレイに対しダイヤフラム平面に平行に動く。
【００２４】
フレーム１の平坦度は、マイクロティップ３の支承力に関する許容誤差と適合性が無ければならず、即ち、上述したように比較的大きい場合のあるマイクロティップの高さのばらつきに関する許容誤差と同一でなければならない。同じ理由で、記憶媒体について並外れた平坦度をもたらす必要はない。
【００２５】
ダイヤフラム２は、その平面に垂直な寸法方向における剛性が低いが、接線方向又は側方の変形について示す剛性が高く、このことは、たとえ３角形の形状により最適化されても記憶密度を制限する恐れのある大きな側方可撓性を示すという欠点のあるカンチレバー構造体とは異なっている。この良好な幾何学的剛性により、ダイヤフラムの表面に対するマイクロティップの端部の正確な位置決めが可能になる。
【００２６】
カンチレバーアレイを用いるメモリとは異なり、上記メモリのサイズは、大きなデータ記録容量をもたらすよう大きく、即ち、１ｃｍ２以上であるのがよい。
【００２７】
ダイヤフラム２の可撓性に起因して、記憶媒体を構成するダイヤフラム２を支持するフレーム１を移動させるアクチュエータ（図示せず）は、ダイヤフラムの平面に垂直な寸法方向においてカンチレバーアレイを用いる装置の場合のように上述のように求められる精度を保証することは必要ではない。約数マイクロメートルの精度で十分であり、これに対し、先行技術では、約１ナノメートルの精度が必要である。この許容誤差により、アクチュエータの設計が桁外れに単純化される。
【００２８】
データ記録装置は又、粗さに関する限り良好な許容誤差をもたらし、ダイヤフラムの固有の可撓性により、ダイヤフラムの粗さ（故意であるにせよそうでないにせよ）、例えばダイヤフラムのパターン付けにより又はラインによって構成される粗さを吸収することができる。
【００２９】
本発明の装置は、高密度のマイクロティップ３を有するのがよい。かくして、先行技術においては、想定されていたマイクロティップアレイは、ピッチが１００μｍの１００×１００個の要素から成り、カンチレバーのサイズ及びティップアドレス指定ラインの存在は、最小ピッチを定める。本発明の装置では、セルは、カンチレバーが無いこと及び記憶媒体に対するアドレス指定回路の配置状態に起因して非常に小さい（例えば１００μｍ）。かくして、メモリのアクセス時間を短縮するよう高い並行処理能力を持つメモリを得ることが可能である。
【００３０】
図６に示された特定の実施形態では、記憶容量が、両面（両フェース）型記憶媒体を用いることにより２倍になっている。この場合、データ記録装置は、記憶媒体２の各側に設けられた２つのマイクロティップアレイ（３ａ，３ｂ）を有している。２つのマイクロティップアレイ３ａ，３ｂは好ましくは、フレームの任意の１つのセルと関連したマイクロティップ３ａ，３ｂが互いに正確に対向した状態で配置されることはないように側方にずらされている。
【００３１】
図６では、第１のマイクロティップアレイのマイクロティップ３ａは、ベース４ａ中に組み込まれた対応関係をなす電子回路の制御下で読取り又は書き込みを可能にするダイヤフラム２のフェースと接触状態にあり、これに対し、ダイヤフラム２の反対側のフェースと接触状態にある第２のマイクロティップアレイのマイクロティップ３ｂは、ベース４ｂ中に組み込まれた対応関係にある電子回路の制御下で読取り又は書き込みを可能にする。好ましくは、フレーム１又はベース４ａ，４ｂを相互に接合する連結部１１により互いにしっかりと固定された２つのマイクロティップアレイをベース４ａ，４ｂ中に組み込まれた対応関係にある電子回路の制御下で読取り又は書き込み操作中、ダイヤフラムの平面に平行な平面内で移動させることができる。
【００３２】
代替実施形態では、第１のマイクロティップアレイのマイクロティップ３ａは、ダイヤフラム２と接触状態にあり、ベース４ａ中に組み込まれた対応関係にある電子回路の制御下で読取り又は書き込みを可能にし、これに対し第２のマイクロティップアレイのマイクロティップ３ｂは、ダイヤフラムから僅かな距離を置いたところに位置する。ダイヤフラム支持フレーム１を第２のマイクロティップアレイ３ｂの方向でダイヤフラムの平面に垂直に動かすことにより、第１のアレイのマイクロティップ３ａはダイヤフラムから遠ざけられ、これに対し、第２のアレイのマイクロティップ３ｂは、ダイヤフラムと接触してベース４ｂ中に組み込まれた対応関係にある電子回路の制御下で読取り又は書き込みを可能にする。ベース４ａ，４ｂ相互間の距離は、中央休止位置でダイヤフラムと接触するマイクロティップが存在しないよう選択されたものであるのがよい。フレームの運動に代えて、好ましくはベース４ａ，４ｂ（連結部１１）により互いに固定された２つのマイクロティップアレイを同時に動かしてもよい。
【００３３】
別の代替実施形態では、２つのマイクロティップアレイのベース４ａ，４ｂは、互いに固定されない。これらマイクロティップアレイを同時に且つ記憶媒体に対し互いに逆方向に動かすのがよい。第１の位置、即ち休止位置では、２つのベース４ａ，４ｂは、フレーム１の平面から分離され、ダイヤフラム２に接触するマイクロティップは存在しない。第２の位置、即ち読取り又は書き込み位置では、２つのベース４ａ，４ｂを記憶媒体の方向に動かし、全てのマイクロティップ３ａ，３ｂは、ダイヤフラムの両側でダイヤフラムに接触する。この場合、記憶媒体のフェースの各々の読取り及び書き込みは、図６の場合のように、ベース４ａ，４ｂにそれぞれ組み込まれた電子回路により制御される。
【００３４】
ベース４内に設けられた電子制御及びアドレス指定回路は、シリコン上に施される任意の技術により達成でき、この場合、マイクロティップ３は、シリコン上に施されるマイクロエレクトロニクス技術により達成される。マイクロティップは例えば、シリコンから作られ、場合によっては、１９９６年１０〜１１月発行のＤ．モロー（D. Moreau ）他著，「シリコンマイクロティップの製造プロセス（Procedes de fabrication de micropointes en silicium）」，ル・ビド（Le Vide），２８２号，Ｐ４６３〜４７７ページ，ＩＳＳＮ１２６６−０１６７又は１９９８年発行のＥ．オスターシュルツ（E. Oestershulze）著，「スキャンニング・プローブ・マイクロスコピー用の新規なプローブ（Novel probes for scanning probe microscopy）」，アプライド・フィジクス・エイ・６６（Applied Physics A66 ），Ｓ３〜Ｓ９に記載されているように、導電性及び（又は）硬質材料、例えば窒化チタン（ＴｉＮ）、炭化タングステン（Ｗ２Ｃ）又は非晶質ダイヤモンド様炭素（場合によっては導電性であるようドープを行ったダイヤモンド様炭素）で覆われる。
【００３５】
マイクロティップが摩耗しないようにするため、マイクロティップを１９９８年発行のＣ．ミハルシア（C.Mihalcea）他著，「スキャンニング・プローブ・マイクロスコピー応用用モノリシックプローブの製造（Fabrication of monolithic probes for scanning prove microscopy applications）」，アプライド・フィジクス・Ａ・６６（Applied Physics A66 ），Ｓ８７〜Ｓ９０に記載された方法に従って中実ダイヤモンドで作ることも計画できる。
【００３６】
記憶媒体は、可撓性ダイヤフラム２を構成する層のスタックによって形成される。層のスタックは主として、２つの層、即ち、メモリとして働く第１の層及び可撓性ダイヤフラムに或る程度の剛性を与えるよう設計された機械的層と呼ばれる第２の層を含む。メモリの役目を果たす第１の層は、実施される記録技術で決まる材料、例えば、熱可塑性材料、相変化材料、磁性材料等で作られる。他の層は、必要ならば熱的又は電気的機能を実行することができ、或る層は、幾つかの機能に同時に寄与することができる。
【００３７】
図７及び図８は、シリコンフレーム１及びフレーム１により支持されたダイヤフラムの機械的層の２つの連続した製作工程を示している。第１の工程では（図７）、機械的層６を厚さ１００〜５００μｍのシリコン層７に〈１００〉の配向状態で被着させる。機械的層６は例えば、任意公知の方法、例えば、化学的気相成長法（ＣＶＤ）又は物理気相成長法（ＰＶＤ）によりシリコン層７上に被着された非晶質炭素又はダイヤモンド様炭素（ＤＬＣ）被膜により形成される。次に、セルのパターンを機械的層６と反対側のシリコン層７のフェース上にフォトレジスト法により達成してレジンマスク８を形成する。
【００３８】
次に、シリコン層７を例えばレジンマスク８を介する水酸化カリウム（ＫＯＨ）エッチング法により化学的にエッチングする。好ましい結晶面〈１１１〉に従って行われるエッチングは、選択性があり、ダイヤフラムの機械的層６で止まる。かくして、シリコン層の残りの部分は、内部にセルが生じたフレーム１を形成し、その底部は、このようにしてフレームにより支持されたダイヤフラムの機械的層６によって構成される。
【００３９】
図８に示す特定の実施形態では、シリコンの残留層をダイヤフラムの機械的層６と接触した状態に保つ。シリコン９のこの残留層により、ダイヤフラムの剛性を増大させることができ、又は特定の機械的接触を達成することができる。
【００４０】
次に、ダイヤフラムの他の層、即ち、メモリの役目を果たす層及び相補形状の包装層を機械的層６上に達成するのがよい。これら層は場合によっては、シリコン層７のエッチング前に得てもよい。それにもかかわらず、この場合、これら層を例えばシリコン層７上にぴったりと固定されたエンクロージャにより化学的エッチングから保護することが必要である。
【００４１】
図９に示す変形実施形態では、ダイヤフラムの第１及び第２の層（メモリの機能を実行する層１０及び機械的層６）が示され、マイクロティップ３は、機械的層と接触する。これにより、或る場合には相当大きな支承力をマイクロティップと記憶媒体との間に働かせることができるものの、この場合、メモリの役割を果たす層１０に応力が加わることはない。かかる支承力は、特に相変化材料上への電気的記録の場合、興味を引くものであることが分かる。機械的層６の厚さにより、マイクロティップ３と接触状態にあるダイヤフラムのフェースと反対側の機械的層のフェースに被着されたメモリの役目を果たす層１０に応力を及ぼすことなく、適用可能な力を求めることができる。
【００４２】
かくして、本発明の装置により、用いられる記録技術に応じて弱い支承力と強い支承力の選択を行うことができ、これは、カンチレバーを用いる装置にはできないことである。
【００４３】
上述の記録装置では、エッジ効果は、マイクロティップ３がフレーム１の近くで可撓性ダイヤフラム２に当接する場合に発生する場合がある。各セル内では、記憶媒体の可撓性は実際に、可撓性ダイヤフラムの中心から縁部まで減少している。走査対象の表面を各セルのダイヤフラムの表面の一部に限定することによりこの効果を制限することができる。しかしながら、かかる制限は、記憶媒体の利用の観点からは最適ではない。
【００４４】
図１０に示す特定の実施形態により、このエッジ効果に関する問題を解決することができる。この装置では、可撓性ダイヤフラムは、第１の場合のようなフレーム１と関連した第１の基本ダイヤフラム２ａと、第２の基本ダイヤフラム２ｂとから成っている。２つの基本ダイヤフラム２ａ，２ｂは、フレーム１に対してずらされたスペーサ要素１２のアレイによって互いに分離されている。スペーサ要素のアレイを複数の個々のスペーサスタッド１２ａ（図１１）によって形成するのがよく、又はかかるスペーサ要素のアレイは、中間フレーム１２ｂ（図１２）を形成してもよい。スペーサ要素１２は、２つの基本ダイヤフラムの変形が生じた場合にこれら２つの基本ダイヤフラム相互間の接触を阻止するのに十分な厚さを有している。
【００４５】
かくして、マイクロティップ３は、セルの縁部を境界付けるフレームに向かって移動すると、第２の基本ダイヤフラム２ｂだけが変形し、支承力は小さいままである。マイクロティップ３がスペーサ要素１２の高さ位置で第２の基本ダイヤフラム２ｂに当接すると、変形は、フレーム１から遠ざかって位置する場所で第１の基本ダイヤフラム２ａに伝えられ、その結果、十分な可撓性が得られる。全ての場合において、基本ダイヤフラムのうち少なくとも一方は、マイクロティップの高さのばらつきのために求められる可撓性を保証すると共にかかる高さのばらつきを補償する。かくして、第２の基本ダイヤフラム２ｂを追加し、これをフレームに対し側方にずらされた場所でのみスペーサ要素１２によって第１の基本ダイヤフラム２ａに連結することにより形成される二重ダイヤフラムを嵌合フレームと共に用いることによりエッジ効果を無くすことができる。
【００４６】
この二重ダイヤフラム（２ａ，１２，２ｂ）は、フレーム１及びスペーサ要素１２を形成するよう設計されたシリコン層及び基本ダイヤフラム２ａ，２ｂを形成するよう設計された上述した形式の薄い材料層を交互に配置することから成る積重ねにより達成できる。かかる積重ねは、任意公知の方法、特にSmart Cut （登録商標）タイプの方法によりシリコンウェーハの連続した切断及び貼り付けによって得ることができる。シリコンは、単一のダイヤフラムの製作に関して図７及び図８を参照して説明した方法と同等の方法により化学的エッチングにより除去できる。このために、スペーサ要素１２を形成するよう設計されたシリコン層の等方性エッチングを化学的手段により可能にするようフォトマスキングにより開口部が第１のダイヤフラム２ａに設けられる。次に、第１のダイヤフラム２ａを部分的に穿孔する。
【００４７】
図１３及び図１４に示す別の特定の実施形態により、マイクロティップ３がフレーム１の近くで可撓性ダイヤフラム２に当接したときに生じるエッジ効果を減少させることができる。スペーサスタッド１２ａの２次元アレイによりダイヤフラム２から分離された薄い可撓性プレート１３のアレイは、各セルを各々が少なくとも１つのマイクロティップと関連した複数の基本セルに細分する。この場合、各セルは、マイクロティップアレイのピッチＰ１（典型的には、１００μｍ未満）よりも非常に大きな寸法を有するのがよく、その側部の寸法は、例えば最高１ｃｍまでであるのがよい。図１３及び図１４では、フレーム１によって境界付けられた実質的に正方形のセルは、３つの互いに平行なプレート１３の２つの互いに垂直な十文字形の連続体により１６個の基本セルに細分されている。実際には、アレイのマイクロティップの数は、約１０，０００個であり、セルを細分する基本ダイヤフラムの数は、例えば、約１００個（１０×１０）であるのがよい。プレート１３の厚さは、大きな寸法の各セルの内部における記憶媒体の高い可撓性を保証するようフレーム１の厚さ（１００μｍ〜５００μｍ）よりも非常に小さい。したがって、上述のエッジ効果は、フレーム１の近くでのみ、即ち、非常に限られた数のマイクロティップ３について生じる場合がある。
【００４８】
プレート１３の可撓性は、これらの厚さの３乗の関数であり、これらの幅に比例する。これは又、２つの固定箇所相互間のこれらの長さ、即ち２つのスペーサスタッド１２ａ相互間のこれらの長さで決まる。スペーサスタッドの寸法は、マイクロティップアレイのピッチＰ１の関数である。プレート１３の可撓性を高めるため、幾つかのマイクロティップを各基本セルに関連させることが可能である。組立体の可撓性も又、スペーサスタッドのアレイについて図１３及び図１４に示すように記憶媒体の平面の２つの寸法方向においてマイクロティップアレイのピッチＰ１とは僅かに異なるピッチＰ２を選択することにより高めることができる。この場合、マイクロティップ３がスペーサスタッド１２ａに向いて配置されている場合、最も近いマイクロティップは、隣のスペーサスタッドに対してずらされる。この場合、マイクロティップ３の高さの相違を吸収するのはダイヤフラム２に固有の可撓性である。
【００４９】
図１３及び図１４に示すプレートを備えた装置の図１５〜図１８に示す製作方法によれば、フレーム１及びプレート１３は、スペーサスタッド１２ａの形成のために設計され、それ自体ダイヤフラム２に被着された厚さ１００μｍ〜５００μｍのシリコンの単一層１４中で、厚さ５０ｎｍ〜５００ｎｍの２酸化シリコン層１５上に形成される。層１５も又、窒化シリコン又は炭素で作られたものであるとよい。
【００５０】
図１５及び図１６に示す第１の工程では、シリコン層１４を、フレーム１及びプレート１３の配置場所を保護するマスク１６を介して異方性エッチングする。図１７に示す第２の工程では、フレーム１だけを保護するマスク１７を介してシリコン層１４の選択的等方性エッチングによりプレート１３を薄くする。図１８に示す最後の工程では、マスク（図示せず）を介してスペーサスタッド１２ａを層１５の選択的等方性エッチングにより離脱させ、スペーサスタッドに向いて位置するその領域は、第１の工程の実施中に用いられる図１５のマスク１６の対応の領域に対して拡大されている。これにより、オーバーエッチング効果を無くすことができ、これは、スペーサスタッド１２ａにより構成されるアイランド（島状部）の形成を軽減させる。
【００５１】
先の実施形態の場合と同様、例えば、非晶質ダイヤモンド様炭素（ＤＬＣ）により作られた機械的に剛性な層とメモリ機能を実行する層（プラスチック、相変化材料等）の積重ねによりダイヤフラム２を形成するのがよい。メモリ機能を実行する層を、図１８の第３の工程後に被着させるのがよく、この場合、図１５の最初の積重ねは、ダイヤフラムの例えば厚さ１００ｎｍの剛性機械的層を構成するに過ぎない。
【００５２】
本発明は、上述の特定の実施形態には限定されない。特に、可撓性ダイヤフラム２は、ダイヤモンド様炭素、シリコン、酸化シリコン（ＳｉＯ２）又は同等な金属から作られた層から成るものであってもよい。ダイヤフラム２の電気的導通が必要な場合、ダイヤフラム２の機械的層６に例えば硼素又は銀をドープするのがよい。
【図面の簡単な説明】
【００５３】
【図１】本発明の装置の基本要素の断面図である。
【図２】図１に記載された基本要素のダイヤフラムの支持フレームの特定の実施形態を示す斜視図である。
【図３】本発明の装置の２つの隣り合うセルの断面図である。
【図４】本発明の装置の一代替実施形態の正面図である。
【図５】本発明の装置の別の代替実施形態の正面図である。
【図６】二重のアレイの状態に配列されたマイクロティップを有する装置の断面図である。
【図７】本発明の装置のフレーム及びダイヤフラムの一部の２つの連続した製作工程のうちの一方を示す断面図である。
【図８】本発明の装置のフレーム及びダイヤフラムの一部の２つの連続した製作工程の他方を示す断面図である。
【図９】図１の代替実施形態の断面図である。
【図１０】本発明の装置の別の特定の実施形態を示す図である。
【図１１】図１０に記載された装置の一変形実施形態の互いに異なる要素のそれぞれの位置を示す図である。
【図１２】図１０に記載された装置の別の変形実施形態の互いに異なる要素のそれぞれの位置を示す図である。
【図１３】本発明の装置の別の特定の実施形態を示す図である。
【図１４】図１３に記載された装置の代替実施形態の互いに異なる要素のそれぞれの位置を示す図である。
【図１５】図１３及び図１４に記載された装置を得る方法の連続した工程のうちの一つを示す図である。
【図１６】図１３及び図１４に記載された装置を得る方法の連続した工程のうちの一つを示す図である。
【図１７】図１３及び図１４に記載された装置を得る方法の連続した工程のうちの一つを示す図である。
【図１８】図１３及び図１４に記載された装置を得る方法の連続した工程のうちの一つを示す図である。
【図１】
0004494337.tif 000002
【図２】
0004494337.tif 000003
【図３】
0004494337.tif 000004
【図４】
0004494337.tif 000005
【図５】
0004494337.tif 000006
【図６】
0004494337.tif 000007
【図７】
0004494337.tif 000008
【図８】
0004494337.tif 000009
【図９】
0004494337.tif 000010
【図１０】
0004494337.tif 000011
【図１１】
0004494337.tif 000012
【図１２】
0004494337.tif 000013
【図１３】
0004494337.tif 000014
【図１４】
0004494337.tif 000015
【図１５】
0004494337.tif 000016
【図１６】
0004494337.tif 000017
【図１７】
0004494337.tif 000018
【図１８】
0004494337.tif 000019