(57)【特許請求の範囲】
【請求項１】
ＣＣＤの駆動電極に供給する電圧を基準電圧と前記基準電圧よりも高い第１の電圧とで切り替えて前記ＣＣＤを駆動するＣＣＤ駆動装置であって、
前記駆動電極に接続される出力端子と、
基準電圧を供給する基準電源と前記出力端子との間に接続される第１のスイッチと、
前記第１の電圧を供給する第１の電源と前記出力端子との間に接続される第２のスイッチと、
前記基準電圧より高く前記第１の電圧より低い第２の電圧を供給する第２の電源と前記出力端子との間に接続される第３のスイッチと、
前記第１のスイッチ、前記第２のスイッチ、及び前記第３のスイッチのスイッチングを行って前記駆動電極に供給する電圧の切り替えを行う切り替え制御手段とを備え、
前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第１の電圧に切り替える場合、前記第１のスイッチを開放して前記第３のスイッチを所定時間短絡させた後、前記第２のスイッチを短絡させる制御を行うＣＣＤ駆動装置。
【請求項２】
請求項１記載のＣＣＤ駆動装置であって、
前記第１のスイッチが、前記基準電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＮＭＯＳトランジスタであり、
前記第２のスイッチが、前記第１の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＰＭＯＳトランジスタであり、
前記第３のスイッチが、前記第２の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＰＭＯＳトランジスタであるＣＣＤ駆動装置。
【請求項３】
請求項２記載のＣＣＤ駆動装置であって、
前記第２の電源と前記出力端子との間で前記第３のスイッチと直列に接続され、前記制御によって前記２のスイッチが短絡されているときに、前記第３のスイッチであるＰＭＯＳトランジスタに順方向電流が流れるのを防止するダイオードを備えるＣＣＤ駆動装置。
【請求項４】
請求項２記載のＣＣＤ駆動装置であって、
前記第２の電源と前記出力端子との間で前記第３のスイッチと直列に接続され、前記制御によって前記２のスイッチが短絡されているときに、前記第３のスイッチであるＰＭＯＳトランジスタに順方向電流が流れるのを防止するＰＭＯＳトランジスタを備えるＣＣＤ駆動装置。
【請求項５】
請求項１記載のＣＣＤ駆動装置であって、
前記第１のスイッチが、前記基準電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＮＭＯＳトランジスタであり、
前記第２のスイッチが、前記第１の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＰＭＯＳトランジスタであり、
前記第３のスイッチが、前記第２の電源にドレインが接続され、前記出力端子にソースが接続されたＮＭＯＳトランジスタであるＣＣＤ駆動装置。
【請求項６】
請求項５記載のＣＣＤ駆動装置であって、
前記切り替え制御手段は、前記第３のスイッチであるＮＭＯＳトランジスタのゲートに、前記第２の電圧よりも高い電圧を供給して前記第３のスイッチのスイッチング制御を行うＣＣＤ駆動装置。
【請求項７】
請求項１記載のＣＣＤ駆動装置であって、
前記第１の電源は、前記第１の電圧を、前記第２の電圧を昇圧して生成するものであり、
前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第１の電圧に切り替える場合、前記第１の電源で生成される前記第１の電圧が所定の電圧に達してから前記制御を開始するＣＣＤ駆動装置。
【請求項８】
請求項２〜６のいずれか記載のＣＣＤ駆動装置であって、
前記第１の電源は、前記第１の電圧を、前記第２の電圧を昇圧して生成するものであり、
前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第１の電圧に切り替える場合、前記第１の電源で生成される前記第１の電圧が所定の電圧に達してから前記制御を開始するＣＣＤ駆動装置。
【請求項９】
請求項８記載のＣＣＤ駆動装置であって、
前記所定の電圧とは、前記制御時に前記第２のスイッチを短絡させる直前の前記出力端子の電圧と、前記所定の電圧との差が、前記第２のスイッチであるＰＭＯＳトランジスタの順方向耐圧以下になる電圧であるＣＣＤ駆動装置。
【請求項１０】
請求項１〜９のいずれか記載のＣＣＤ駆動装置であって、
前記切り替え制御手段は、前記制御時、前記第３のスイッチを短絡させた後、前記出力端子の電圧が前記基準電圧よりも高く前記第２の電圧よりも低い所定電圧に到達するまでは、少なくとも前記短絡を継続するＣＣＤ駆動装置。
【請求項１１】
ＣＣＤの駆動電極に供給する電圧を基準電圧と前記基準電圧よりも高い第１の電圧とで切り替えて前記ＣＣＤを駆動するＣＣＤ駆動方法であって、
前記駆動電極に供給する電圧を前記基準電圧から前記第１の電圧に切り替える場合、前記駆動電極に供給する電圧を、前記基準電圧から、前記基準電圧よりも高く前記第１の電圧よりも低い第２の電圧に切り替え、その後、前記第１の電圧に切り替えるＣＣＤ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷結合素子（ＣＣＤ）の駆動電極に基準電圧と前記基準電圧よりも高い第１の電圧を供給して前記ＣＣＤを駆動するＣＣＤ駆動装置に関する。
【背景技術】
【０００２】
図１１は、ＣＣＤ型固体撮像素子の水平転送部の電荷結合素子（ＨＣＣＤ）を駆動するＨＣＣＤ駆動装置の概略構成を示すブロック図である。
図１１に示すＨＣＣＤ駆動装置は、タイミングジェネレータ（ＴＧ）１１１と、昇圧回路１１２と、水平電極ドライバ（ＨＤＲ）１１３とを備える。ＴＧ１１１と昇圧回路１１２には電圧ＶＤＤを供給する外部電源が接続される。ＴＧ１１１は、ＨＤＲ１１３を駆動するための駆動クロックｃｋ_を出力する。昇圧回路１１２は、電圧ＶＤＤを昇圧して電圧ＶＤＤよりも大きい電圧ＶＨＤを生成し、これをＨＤＲ１１３に出力する。ＨＤＲ１１３は、ＴＧ１１１から供給されるクロックｃｋ_と、昇圧回路１１２から出力される電圧ＶＨＤとに基づいて、ＨＣＣＤ１１４の駆動電極に供給する出力電圧ＨＤの電圧値を、基準電圧（アース電圧）と電圧ＶＨＤとに切り替えることで、ＨＣＣＤ１１４を駆動する。
【０００３】
ＣＣＤの駆動電極に必要とされる電圧値はＣＣＤによって異なるが、携帯電話機などで用いられるカメラモジュールでは３．２Ｖ程度の電圧が要求されることが多い。それに対し、電圧ＶＤＤは一般的に２．９Ｖ程度に設定されている。そのため、駆動電極を駆動するＨＤＲ１１３に供給される３．２Ｖ程度の電圧ＶＨＤは、電圧ＶＤＤを入力電源とする昇圧回路１１２によって昇圧生成される。昇圧回路１１２は図１２に示すように、通常、チャージポンプ１２１とレギュレータ１２２の組み合わせで構成され、チャージポンプ１２１で電圧ＶＤＤから電圧ＶＨＤ０（＞ＶＤＤ）が生成され、レギュレータ１２２で電圧ＶＨＤ０から電圧ＶＨＤ（＜ＶＨＤ０）が生成される。
【０００４】
図１３は、図１１に示すＨＤＲの回路構成図である。
ＴＧ１１１より入力されるクロックｃｋ_を、レベルシフト回路１３１により電圧ＶＨＤを電源とするクロックに電圧変換した後、電圧ＶＨＤを電源とするバッファー１３２，１３３により出力電圧ＨＤが出力される。
【０００５】
ＣＣＤの駆動装置としては特許文献１に記載の技術が知られている。
【０００６】
【特許文献１】特開２００１−１７７７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＨＤＲ１１３の出力電圧ＨＤに必要とされる出力電流は数十ｍＡとかなり大きなものとなっており、電圧ＶＨＤを生成する昇圧回路１１２のサイズは大きくなっている。固体撮像素子の画素数の増加に伴い、高いフレームレートが要求されると、ＨＤＲ１１３の負荷容量の増大及び高周波化により、出力電圧ＨＤに必要とされる出力電流は更に大きなものとなってくる。このため、昇圧回路１１２のサイズはより一層増大し、チップコストを高くする要因となる。尚、このような問題は、ＨＣＣＤの駆動に限らず、ＶＣＣＤの駆動にも同様に存在する。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、回路規模を削減し、消費電力を低減させることが可能なＣＣＤ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のＣＣＤ駆動装置は、ＣＣＤの駆動電極に供給する電圧を基準電圧と前記基準電圧よりも高い第１の電圧とで切り替えて前記ＣＣＤを駆動するＣＣＤ駆動装置であって、前記駆動電極に接続される出力端子と、基準電圧を供給する基準電源と前記出力端子との間に接続される第１のスイッチと、前記第１の電圧を供給する第１の電源と前記出力端子との間に接続される第２のスイッチと、前記基準電圧より高く前記第１の電圧より低い第２の電圧を供給する第２の電源と前記出力端子との間に接続される第３のスイッチと、前記第１のスイッチ、前記第２のスイッチ、及び前記第３のスイッチのスイッチングを行って前記駆動電極に供給する電圧の切り替えを行う切り替え制御手段とを備え、前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第１の電圧に切り替える場合、前記第１のスイッチを開放して前記第３のスイッチを所定時間短絡させた後、前記第２のスイッチを短絡させる制御を行う。
【００１０】
本発明のＣＣＤ駆動装置は、前記第１のスイッチが、前記基準電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＮＭＯＳトランジスタであり、前記第２のスイッチが、前記第１の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＰＭＯＳトランジスタであり、前記第３のスイッチが、前記第２の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＰＭＯＳトランジスタである。
【００１１】
本発明のＣＣＤ駆動装置は、前記第２の電源と前記出力端子との間で前記第３のスイッチと直列に接続され、前記制御によって前記２のスイッチが短絡されているときに、前記第３のスイッチであるＰＭＯＳトランジスタに順方向電流が流れるのを防止するダイオードを備える。
【００１２】
本発明のＣＣＤ駆動装置は、前記第２の電源と前記出力端子との間で前記第３のスイッチと直列に接続され、前記制御によって前記２のスイッチが短絡されているときに、前記第３のスイッチであるＰＭＯＳトランジスタに順方向電流が流れるのを防止するＰＭＯＳトランジスタを備える。
【００１３】
本発明のＣＣＤ駆動装置は、前記第１のスイッチが、前記基準電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＮＭＯＳトランジスタであり、前記第２のスイッチが、前記第１の電源にソース及びバルクが接続され、前記出力端子にドレインが接続されたＰＭＯＳトランジスタであり、前記第３のスイッチが、前記第２の電源にドレインが接続され、前記出力端子にソースが接続されたＮＭＯＳトランジスタである。
【００１４】
本発明のＣＣＤ駆動装置は、前記切り替え制御手段が、前記第３のスイッチであるＮＭＯＳトランジスタのゲートに、前記第２の電圧よりも高い電圧を供給して前記第３のスイッチのスイッチング制御を行う。
【００１５】
本発明のＣＣＤ駆動装置は、前記第１の電源が、前記第１の電圧を、前記第２の電圧を昇圧して生成するものであり、前記切り替え制御手段は、前記駆動電極に供給する電圧を前記基準電圧から前記第１の電圧に切り替える場合、前記第１の電源で生成される前記第１の電圧が所定の電圧に達してから前記制御を開始する。
【００１６】
本発明のＣＣＤ駆動装置は、前記所定の電圧とは、前記制御時に前記第２のスイッチを短絡させる直前の前記出力端子の電圧と、前記所定の電圧との差が、前記第２のスイッチであるＰＭＯＳトランジスタの順方向耐圧以下になる電圧である。
【００１７】
本発明のＣＣＤ駆動装置は、前記切り替え制御手段が、前記制御時、前記第３のスイッチを短絡させた後、前記出力端子の電圧が前記基準電圧よりも高く前記第２の電圧よりも低い所定電圧に到達するまでは、少なくとも前記短絡を継続する。
【００１８】
本発明のＣＣＤ駆動方法は、ＣＣＤの駆動電極に供給する電圧を基準電圧と前記基準電圧よりも高い第１の電圧とで切り替えて前記ＣＣＤを駆動するＣＣＤ駆動方法であって、前記駆動電極に供給する電圧を前記基準電圧から前記第１の電圧に切り替える場合、前記駆動電極に供給する電圧を、前記基準電圧から、前記基準電圧よりも高く前記第１の電圧よりも低い第２の電圧に切り替え、その後、前記第１の電圧に切り替える。
【発明の効果】
【００１９】
本発明によれば、回路規模を削減し、消費電力を低減させることが可能なＣＣＤ駆動装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。以下の実施形態で説明するＣＣＤ駆動装置の全体構成は、図１１に示した構成において、ＨＤＲ１１３に更に電源ＶＤＤが接続される点のみが異なる。
【００２１】
（第一実施形態）
図１は、本発明の第一実施形態であるＣＣＤ駆動装置のＨＤＲの内部構成を示す回路図である。
図１に示すＨＤＲは、ＰＭＯＳトランジスタＭ１０（以下、トランジスタＭ１０と略す）と、ＰＭＯＳトランジスタＭ１１（以下、トランジスタＭ１１と略す）と、ＮＭＯＳトランジスタＭ１２（以下、トランジスタＭ１２と略す）とを備える。トランジスタＭ１０は、特許請求の範囲の第３のスイッチに相当する。トランジスタＭ１１は、特許請求の範囲の第２のスイッチに相当する。トランジスタＭ１２は、特許請求の範囲の第１のスイッチに相当する。
【００２２】
トランジスタＭ１０は、そのソース端子及びバルク端子が電圧ＶＤＤを供給する外部電源（以下、電源ＶＤＤとも言う）に接続され、そのドレイン端子が出力端子１０に接続されている。トランジスタＭ１１は、そのソース端子及びバルク端子が電圧ＶＨＤを供給する昇圧回路１１２（以下、電源ＶＨＤとも言う）に接続され、そのドレイン端子が出力端子１０に接続されている。トランジスタＭ１２は、そのソース端子及びバルク端子が基準電圧を供給する基準電源となる接地電圧線に接続され、そのドレイン端子が出力端子１０に接続されている。出力端子１０からは出力電圧ＨＤが出力され、これがＨＣＣＤ１１４の駆動電極に供給される。電源ＶＤＤは、特許請求の範囲の第２の電源に相当する。電源ＶＨＤは、特許請求の範囲の第１の電源に相当する。
【００２３】
トランジスタＭ１０は、そのゲート端子に入力されるクロックｃｋ１_によって動作を制御される。トランジスタＭ１１は、そのゲート端子に入力されるクロックｃｋ２_によって動作を制御される。トランジスタＭ１２は、そのゲート端子に入力されるクロックｃｋ_によって動作を制御される。クロックｃｋ_はＴＧ１１１から供給される。図１に示すＨＤＲには、ＴＧ１１１から供給されるクロックｃｋ_から、クロックｃｋ１_，ｃｋ２_を生成するクロック生成回路が含まれる。
【００２４】
本実施形態では、ＴＧ１１１から供給されるクロックｃｋ_により、ＨＣＣＤ１１４の駆動電極に供給する電圧の切り替え指示をＨＤＲに対して行う。クロックｃｋ_が電圧ＶＤＤとなる“Ｈ”レベルから接地電圧となる“Ｌ”レベルに立ち下がった時点が、ＨＣＣＤ１１４の駆動電極に供給する出力電圧ＨＤを、接地電圧である“Ｌ”レベルから電圧ＶＨＤである“Ｈ”に切り替えさせる指示に相当し、クロックｃｋ_が“Ｌ”レベルから“Ｈ”レベルに立ち上がった時点が、ＨＣＣＤ１１４の駆動電極に供給する出力電圧ＨＤを“Ｈ”レベルから “Ｌ”に切り替えさせる指示に相当する。
【００２５】
図２は、図１に示すＨＤＲに含まれるクロック生成回路の構成を示す図である。
図２に示すクロック生成回路は、クロックｃｋ_を入力とする遅延回路２２と、遅延回路２２の出力を入力とするインバータ３１と、クロックｃｋ_とインバータ３１の出力を入力とし、クロックｃｋ１_を出力するＯＲの論理ゲート３２と、クロックｃｋ_と遅延回路２２の出力を入力とするＯＲの論理ゲート３３と、論理ゲート３３の出力を入力としてクロックｃｋ２_を出力するレベル変換回路２１とを備える。遅延回路２２、インバータ３１、及び論理ゲート３２，３３には電源ＶＤＤが接続される。レベル変換回路２１には電源ＶＨＤが接続される。
【００２６】
レベル変換回路２１は、論理ゲート３３の”Ｈ”レベル出力時の電圧ＶＤＤを、昇圧された電圧ＶＨＤにレベル変換を行い、クロックｃｋ２_を出力する。
【００２７】
インバータ３１は、クロックｃｋ_を、遅延回路２２で決まる所定期間ｔｄの後、反転したクロックを出力する。
【００２８】
論理ゲート３２は、クロックｃｋ_が”Ｌ”レベルに立下り直後、両入力が”Ｌ”レベルとなり、クロックｃｋ１_を”Ｌ”レベルとし、所定期間ｔｄの後、インバータ３１が”Ｈ”レベルを出力すると、クロックｃｋ１_を”Ｈ”レベルとする。
【００２９】
論理ゲート３３は、クロックｃｋ_が”Ｌ”レベルに立下り直後から所定期間ｔｄは遅延回路２２の出力が”Ｈ”レベルを維持するため、その出力は”Ｈ”を維持し、レベル変換回路２１の出力クロックｃｋ２_は”Ｈ”レベルである電圧ＶＨＤを維持する。所定期間ｔｄ後、遅延回路２２の出力はクロックｃｋ_と同じ”Ｌ”レベルとなるため、論理ゲート３３の出力は”Ｌ”レベルとなり、クロックｃｋ２_は”Ｌ”レベルとなる。
【００３０】
クロックｃｋ_が”Ｈ”レベルとなると、論理ゲート３２，３３は”Ｈ”を出力するため、クロックｃｋ１_，ｃｋ２_は共に”Ｈ”レベルとなる。
【００３１】
図３は、図１に示すＨＤＲの入出力信号のタイミングチャートである。図３に基づいて図１に示すＨＤＲの動作を説明する。
クロックｃｋ_が電圧ＶＤＤとなる”Ｈ”期間では、クロックｃｋ１_は電圧ＶＤＤとなる”Ｈ”、 クロックｃｋ２_は電圧ＶＨＤとなる”Ｈ”となり、トランジスタＭ１２がオンしてトランジスタＭ１０，Ｍ１１がオフするため、出力端子１０は接地電圧となる。クロックｃｋ_が電圧ＶＤＤの”Ｈ”期間から接地電圧となる”Ｌ”へ立ち下がると、クロックｃｋ１_は電圧ＶＤＤの”Ｈ”から接地電圧となる”Ｌ”へ立ち下がり、クロックｃｋ２_は電圧ＶＨＤの”Ｈ”を維持する。従って、トランジスタＭ１０がオンし、トランジスタＭ１１，Ｍ１２がオフするため、出力電圧ＨＤは電圧ＶＤＤに向かって上昇する。その後、所定期間ｔｄの後、クロックｃｋ１_は電圧ＶＤＤとなる”Ｈ”へ立ち上がり、クロックｃｋ２_は接地電圧となる”Ｌ”へ立ち下がる。このときトランジスタＭ１１がオンし、トランジスタＭ１０，Ｍ１２がオフするため、出力電圧ＨＤは電圧ＶＤＤに略等しい電圧から電圧ＶＨＤまで上昇する。その後、クロックｃｋ_が接地電圧の”Ｌ”から電圧ＶＤＤとなる”Ｈ”へ立ち上がると、クロックｃｋ１_は電圧ＶＤＤの”Ｈ”を維持し、クロックｃｋ２_は接地電圧の”Ｌ”から電圧ＶＨＤとなる”Ｈ”となり、トランジスタＭ１２がオンしてトランジスタＭ１０，Ｍ１１がオフするため、出力電圧ＨＤは接地電圧となり、最初の状態に戻る。
【００３２】
図１に示す回路構成では、各トランジスタＭ１０，Ｍ１１，Ｍ１２のバルク端子がソース端子と接続されている。よって、出力電圧ＨＤが電圧ＶＨＤに等しくなった場合、トランジスタＭ１０では、ドレイン-バルク間に電圧ＶＨＤ-電圧ＶＤＤ間に等しい順方向バイアス電圧が印加されることになる。一般に、携帯電話機などで用いられるカメラモジュールでは、電圧ＶＤＤは２．９Ｖ程度に設定されるのに対し、電圧ＶＨＤは３．２V程度に設定されているため、その電圧差約０．３Vは、Ｐ型-Ｎ型ジャンクションを形成するトランジスタＭ１０のドレイン-バルク間の順方向耐圧約０．７Vを越えることはない。このため、トランジスタＭ１０のドレイン・バルク間に順方向電流が発生することはなく、出力電圧ＨＤは、昇圧回路１１２にて昇圧された電圧ＶＨＤまで正常に立ち上がることが可能となる。
【００３３】
ここで、従来のＨＤＲと図1に示すＨＤＲの消費電流について説明する。
出力端子１０の負荷容量をＣｏ、駆動周波数をｆとすると、図１３に示す従来のＨＤＲで消費される電流Ｉｈ０は、Ｉｈ０＝Ｃｏ・ＶＨＤ・ｆとなる。これに対し、図１に示すＨＤＲでは、出力電圧ＨＤが基準電圧から直接ＶＨＤに向かうのではなく、一旦ＶＤＤになってからＶＨＤに向かうため、その消費電流Ｉｈ２は、Ｉｈ２＝Ｃｏ・(ＶＨＤ‐ＶＤＤ)・ｆとなる。よって、消費電流の比であるＩｈ２／Ｉｈ０は、(ＶＨＤ‐ＶＤＤ)／ＶＨＤとなり、ＶＨＤ＝３．２V、ＶＤＤ＝２．９Vとすると、図１に示すＨＤＲの消費電流は従来のＨＤＲの消費電流を１０％以下となる。このため、図１２に示す電圧ＶＨＤを生成するためのチャージポンプ回路１２１及びレギュレータ回路１２２において、各出力電圧をドライブするためのトランジスタのサイズを９０％以上削減可能となり、回路規模の削減が可能となる。又、固体撮像素子の多画素化が進んでも、現状のチップサイズを維持しながら、それに対応することができる。
【００３４】
尚、図１１に示すような構成のＣＣＤ駆動装置内部における消費電流は、昇圧回路１１２を構成するレギュレータでの電力損失が大きく寄与しており、従来のＣＣＤ駆動装置では、電力Ｐ０＝ＶＨＤ０・Ｉｈ０‐ＶＨＤ・Ｉｈ０＝(ＶＨＤ０‐ＶＨＤ)・Ｉｈ０となるのに対し、図１に示す構成では、電力Ｐ２＝(ＶＨＤ０‐ＶＨＤ)・Ｉｈ２となる。ここで、ＶＨＤ０は図１２に示すチャージポンプ１２１の出力電圧である。上記より、消費電力の差は、Ｐ０‐Ｐ２＝(ＶＨＤ０‐ＶＨＤ)・(Ｉｈ０‐Ｉｈ２) ＝ (ＶＨＤ０‐ＶＨＤ)・(ＶＤＤ／ＶＨＤ)・Ｉｈ０となり、消費電流が大きくなるほど従来回路に対する消費電力差は大きくなり、本実施形態による効果は顕著となる。
【００３５】
このように、本実施形態のＣＣＤ駆動装置によれば、ＣＣＤに供給する出力電圧ＨＤを基準電圧（接地電圧）から電圧ＶＨＤに切り替える場合、電圧ＶＤＤまではＶＤＤ電源を使用し、その後、ＶＨＤ電源を使用するようにしているため、ＶＨＤ電源で消費される消費電流を大幅に少なくすることができる。この結果、昇圧回路の回路規模を小さくすることができ、チップサイズ及びチップコストを削減することができる。又、消費電流が小さいほど、ＣＣＤ駆動装置の消費電力を低く抑えることができ、小型で消費電力の低い固体撮像素子を製造することが可能となる。
【００３６】
（第二実施形態）
図２に示すクロック生成回路では、遅延回路２２で決まる所定期間ｔｄが、クロックｃｋ_の立下り直後からの一定の時間で決められており、出力電圧ＨＤの立ち上がり時間には依存しない。一方、出力電圧ＨＤの立ち上がり時間は、出力端子１０に接続された外部の負荷に依存する。このため、クロックｃｋ_の立下り時から所定期間ｔｄが経過しても、出力電圧ＨＤの立ち上がり電圧が十分でないままトランジスタＭ１０がオフ、トランジスタＭ１１がオンして、ＶＤＤ電源からＶＨＤ電源による駆動へ切り替る可能性がある。つまり、図３に示す出力電圧ＨＤの波形において、所定期間ｔｄ内で電圧がＶＤＤよりも十分に低い電圧までにしか上がらないまま、トランジスタＭ１０がオフ、トランジスタＭ１１がオンしてしまう。
【００３７】
このような状態になると、電源ＶＨＤから供給される電圧ＶＨＤを図３に示す場合よりも多く消費することになるため、余分な電力が電源ＶＨＤにより消費されてしまう。この問題を解決するために、本実施形態のＣＣＤ駆動装置は、出力電圧ＨＤが十分な値に到達するまでは少なくともトランジスタＭ１０をオンさせ続けるように、図２に示すクロック生成回路の構成を変更したものである。
【００３８】
図４は、本発明の第二実施形態であるＣＣＤ駆動装置のＨＤＲに含まれるクロック生成回路の構成を示す図である。図４において図２と同じ構成には同一符号を付してある。
図４に示すクロック生成回路は、図２に示すクロック生成回路において、遅延回路２２を遅延時間がｔｄ２である遅延回路２２’に変更し、遅延回路２２’の入力に比較器３の出力を接続したものである。比較器３の非反転入力端子には所定の電圧Ｖｒ１が入力され、反転入力端子には出力電圧ＨＤを抵抗値Ｒ０の抵抗４１と抵抗値Ｒ１の抵抗４２で分圧した電圧が入力される。
【００３９】
図５は、図４に示すクロック生成回路を有するＨＤＲの入出力信号のタイミングチャートである。
図４に示すクロック生成回路では、クロックｃｋ_が”Ｈ”から”Ｌ”レベルに立下り、出力電圧ＨＤが或る一定の値ＨＤ１に至っていないとき、比較器３は”Ｈ”を出力しており、従って遅延回路２２’の出力は”Ｈ”となり、インバータ３１の出力は”Ｌ”、従ってクロックｃｋ１_は”Ｈ”から”Ｌ”に立ち下がる。また論理ゲート３３の出力は”Ｈ”、従ってレベル変換回路２１の出力クロックｃｋ２_は”Ｈ”レベルとなる電圧ＶＨＤを出力する。これにより出力電圧ＨＤは電圧ＶＤＤに向かって上昇する。そして、出力電圧ＨＤが電圧ＨＤ１に達すると、比較器３は”Ｌ”を出力し、遅延回路２２’は所定期間ｔｄ２後”Ｌ”を出力し、論理ゲート３３の出力は”Ｌ”、よってレベル変換回路２１の出力クロックｃｋ２_は”Ｌ”を出力する。一方インバータ３１の出力は”Ｈ”となり、論理ゲート３２の出力クロックｃｋ１_は”Ｈ”となる。従って出力電圧ＨＤは、少なくとも電圧ＨＤ１より高い十分な立ち上がり電圧を検知した後、ＶＨＤ電圧まで上昇することが可能となる。クロックｃｋ_が”Ｈ”レベルとなると、論理ゲート３２，３３は”Ｈ”を出力するため、クロックｃｋ１_，ｃｋ２_は共に”Ｈ”レベルとなり、出力電圧ＨＤは接地電圧まで降下する。
【００４０】
上記の出力電圧ＨＤの立ち上がり検知電圧ＨＤ１は、抵抗値Ｒ０，Ｒ１と、比較器３の反転入力側の電圧Ｖｒ１で決まり、ＨＤ１＝(Ｒ０＋Ｒ１)＊Ｖｒ１／Ｒ１で示される値となる。電圧ＨＤ１は、電圧ＶＤＤ以下で、電源ＶＨＤで消費される電力量が十分に少なくなるような値であれば良く、このような値となるように、Ｒ０，Ｒ１，Ｖｒ１を決めれば良い。
【００４１】
このように、本実施形態のＣＣＤ駆動装置によれば、出力電圧ＨＤを“Ｌ”から“Ｈ”に切り替える場合、トランジスタＭ１０がオンしてから出力電圧ＨＤが十分に立ち上がらないまま、トランジスタＭ１０がオフし、トランジスタＭ１１がオンするといったことがなく、出力端子１０に接続される外部負荷に関わらず、電源ＶＨＤで消費される電力量を少なくすることができる。
【００４２】
（第三実施形態）
第一実施形態及び第二実施形態で説明したＣＣＤ駆動装置では、図１１で示されるとおり、ＶＤＤ電源からの電圧ＶＤＤの立ち上がり後に、昇圧回路１１２で電圧ＶＨＤが立ち上がる。よってこの期間、即ち電圧ＶＤＤが立ち上がり、電圧ＶＨＤが立ち上がり前の段階、例えば接地電圧にあるとき、トランジスタＭ１０がオン、トランジスタＭ１２がオフとなるように入力が設定されると、トランジスタＭ１１では、クロックｃｋ２_の状態に依存することなく、ソース側が接地電圧から電圧ＶＨＤまで上昇し、ドレイン側は、ソース側が電圧ＶＨＤに上昇するよりも早く電圧ＶＤＤに到達する。
【００４３】
ここで、トランジスタＭ１１のドレイン側の電圧がＶＤＤになってしまうと、トランジスタＭ１１のドレイン-バルク間の順方向耐圧は約０．７Ｖであるため、トランジスタＭ１１のソース側の電圧がＶＤＤ−０．７より低い値にあるとき、トランジスタＭ１１のドレイン・バルク間には順方向電流が流れてしまう。本実施形態のＣＣＤ駆動装置は、この問題を解決するために、出力電圧ＨＤを“Ｌ”から“Ｈ”に切り替える場合、ＶＨＤ電源の電圧が少なくともＶＤＤ−０．７Ｖに上昇するまでは、トランジスタＭ１０をオンさせないように、図２又は図４に示すクロック生成回路の構成を変更したものである。
【００４４】
本実施形態で説明するクロック生成回路は、図２又は図４に示すクロック生成回路に、入力クロックｃｋ_を制御する入力クロック制御回路を付加したものである。この付加した入力クロック制御回路の構成を図６に示す。本実施形態のＣＣＤ駆動装置では、ＴＧ１１１から出力されるクロックを、図１，２，４に示すクロックｃｋ_を反転したクロックｃｋとし、図６に示す回路から出力されるクロックｃｋ_を、図２，図４に示す遅延回路２２と論理ゲート３２，３３との入力、図１に示すトランジスタＭ１２の入力とする。
【００４５】
本実施形態では、クロックｃｋが接地電圧となる“Ｌ”から電圧ＶＤＤとなる“Ｈ”に立ち上がった時点が、出力電圧ＨＤを“Ｌ”から “Ｈ”に切り替えさせる指示に相当し、クロックｃｋが“Ｈ”から “Ｌ”に立ち下がった時点が、出力電圧ＨＤを“Ｈ”から“Ｌ”に切り替えさせる指示に相当する。
【００４６】
図６に示す入力クロック制御回路は、ＶＨＤ電源から供給される電圧ＶＨＤを抵抗値Ｒ２の抵抗６１と抵抗値Ｒ３の抵抗６２とで分圧した電圧が非反転入力端子に入力され、所定の電圧Ｖｒ２が反転入力端子に入力される比較器４と、比較器４の出力とＴＧ１１１からのクロックｃｋを入力とし、クロックｃｋ_を出力するＮＡＮＤの論理ゲート３４とを備える。
【００４７】
この入力クロック制御回路では、入力クロックｃｋが“Ｈ”になり、出力電圧ＨＤの切り替え指示が行われても、ＶＨＤ電源の供給する電圧がある一定の電圧値ＶＨＤ１に至るまでは、出力クロックｃｋ_が”Ｈ”を出力する。出力クロックｃｋ_が“Ｈ”の状態では、図３及び図５に示したように、クロックｃｋ１_、ｃｋ２_は共に”Ｈ”レベルとなり、トランジスタＭ１０，Ｍ１１は共にオフし、トランジスタＭ１２はオンする。そして、ＶＨＤ電源の供給する電圧がＶＨＤ１に達すると、入力クロックｃｋを反転したクロックが出力クロックｃｋ_として出力される。即ち、出力クロックｃｋ_は一定期間“Ｌ”となり、図３及び図５に示すように、出力電圧ＨＤが変化する。
【００４８】
このように、本実施形態のＨＤＲでは、クロックｃｋが“Ｈ”になって出力電圧ＨＤの切り替え指示がなされても、ＶＨＤ電源の供給する電圧がある一定の電圧値ＶＨＤ１に至るまでは、クロックｃｋ１_、ｃｋ２_が共に”Ｈ”レベルとなったままとなる。そして、ＶＨＤ電源の供給する電圧がある一定の電圧値ＶＨＤ１に至った後は、第一及び第二実施形態と同様に、トランジスタＭ１２，Ｍ１１がオフ、トランジスタＭ１０がオンし、所定期間経過後、トランジスタＭ１０がオフ、トランジスタＭ１１がオンして、出力電圧ＨＤがＶＨＤとなる。
【００４９】
上記電圧ＶＨＤ１は、抵抗Ｒ２，Ｒ３と比較器４の非反転入力側の電圧Ｖｒ２で決まり、ＶＨＤ１＝(Ｒ２＋Ｒ３)＊Ｖｒ２／Ｒ３で示される値となる。この電圧ＶＨＤ１は、ＶＨＤ以下で、且つ、トランジスタＭ１０がオンされて出力電圧ＨＤが電圧ＶＤＤとなった場合でも、トランジスタＭ１１のドレイン・バルク間に順方向電流が流れることのないように、トランジスタＭ１１のドレイン電圧からソース電圧を引いた電圧が順方向耐圧以下となるＶＤＤ−０．７Vより高い電圧値となるようにＲ２，Ｒ３，Ｖｒ２を決めておく。
【００５０】
このように、本実施形態のＣＣＤ駆動装置によれば、出力電圧ＨＤの切り替え指示がなされても、トランジスタＭ１１のソース端子に供給される電圧がＶＨＤ１に達するまではトランジスタＭ１０がオンすることはない。このため、実際に出力電圧ＨＤの切り替えが開始され、トランジスタＭ１１，Ｍ１２がオフし、トランジスタＭ１０がオンして、出力電圧ＨＤがＶＤＤになった場合でも、トランジスタＭ１１に順方向電流が流れることを防ぐことができる。
【００５１】
（第四実施形態）
第一〜第三実施形態では、電圧ＶＨＤと電圧ＶＤＤとの電圧差が、トランジスタＭ１０の順方向耐圧＝０．７Ｖよりも大きいと、トランジスタＭ１０，Ｍ１２がオフし、トランジスタＭ１１がオンして、出力電圧ＨＤがＶＨＤになったとき、トランジスタＭ１０のドレイン端子とバルク端子の電圧差が上記順方向耐圧を超えてしまい、トランジスタＭ１０のドレイン・バルク間に順方向電流が流れてしまう。本実施形態のＣＣＤ駆動装置は、この順方向電流が流れないように、図１に示すＨＤＲの構成を変更したものである。
【００５２】
図７は、本発明の第四実施形態であるＣＣＤ駆動装置のＨＤＲの内部構成を示す回路図である。
図７に示すＨＤＲは、図１に示すＨＤＲに、ＶＤＤ電源と出力端子１０との間でトランジスタＭ１０と直列に接続されるダイオードＤ１を追加した構成である。ダイオードＤ１は、プルアップ側がトランジスタＭ１０のドレイン端子に接続され、出力側が出力端子１０に接続されている。
【００５３】
図７に示すＨＤＲは、クロックｃｋ１_が”Ｌ”の期間では、トランジスタＭ１０のドレイン側電圧が電圧ＶＤＤまで上昇する。一方、出力電圧ＨＤは、トランジスタＭ１０のドレイン側電圧に対してダイオードＤ１の順方向耐圧Ｖｂｊ分低下した電圧ＶＤＤ−Ｖｂｊまで上昇する。その後クロックｃｋ１_が”Ｈ”、ｃｋ２_が”Ｌ”になると、出力電圧ＨＤは電圧ＶＨＤまで上昇するが、ダイオードＤ１の逆方向耐圧特性により、トランジスタＭ１０のドレイン電圧は上昇しなくなるため、トランジスタＭ１０のドレイン・バルク間に順方向電流が流れるのを防ぐことができる。
【００５４】
尚、ダイオードＤ１の代わりに、ＰＭＯＳトランジスタを用いても同様の効果を得ることができる。
図８は、図７に示すダイオードの代わりにＰＭＯＳトランジスタを用いた場合のＨＤＲの内部構成を示す回路図である。
図８に示すＰＭＯＳトランジスタＭ１３は、そのソース端子がトランジスタＭ１０のドレイン端子に接続され、そのゲート端子、ドレイン端子、及びバルク端子が出力端子１０に接続されている。図８に示すような構成でも、図７の構成と同様、トランジスタＭ１０のドレイン・バルク間に順方向電流が流れるのを防ぐことができる。
【００５５】
尚、図７、図８に示す構成において、トランジスタＭ１０とダイオードＤ１或いはＰＭＯＳトランジスタＭ１３の接続順序を変えても、同様の効果を得ることができる。
【００５６】
（第五実施形態）
図９は、本発明の第五実施形態であるＣＣＤ駆動装置のＨＤＲの内部構成を示す回路図である。
図９に示すＣＣＤ駆動装置のＨＤＲは、第一〜第四実施形態で説明したＰＭＯＳトランジスタＭ１０を、ＮＭＯＳトランジスタＭ１０’に変更した構成である。
ＮＭＯＳトランジスタＭ１０’は、そのドレイン端子がＶＤＤ電源に接続され、そのソース端子が出力端子１０に接続されている。ＮＭＯＳトランジスタＭ１０’のゲート端子にクロックｃｋ１が入力される。クロックｃｋ１は、図２又は図４で生成されたクロックｃｋ１_を反転させたクロックである。ＰＭＯＳトランジスタＭ１０をＮＭＯＳトランジスタＭ１０’に変更したことにより、ＮＭＯＳトランジスタＭ１０’がオンした場合、出力電圧ＨＤは、ＮＭＯＳトランジスタＭ１０’の閾値をＶｔｈとすると、ＶＤＤ−Ｖｔｈまでしか上昇しない。このため、図９に示すＨＤＲの入出力信号のタイミングチャートは、図３及び図５に示すタイミングチャートにおいて、クロックｃｋ１_を反転させた波形とし、所定期間ｔｄ又はｔｄ２経過後の出力電圧ＨＤをＶＤＤ−Ｖｔｈとしたものとなる。
【００５７】
トランジスタＭ１０’がオンして所定期間経過した後の出力電圧ＨＤは、電圧ＶＨＤに近ければ近いほど、ＶＨＤ電源で消費される電力が少なくなるため、好ましい。そこで、本実施形態では、クロックｃｋ１が“Ｈ”のときの電圧を、電圧ＶＤＤよりも大きな値にしている。
【００５８】
図１０は、図９に示すクロックｃｋ１を生成する回路を示す図である。
図１０に示す回路は、図２又は図４で生成されたクロックｃｋ１_を反転したクロックを生成するインバータ３４と、インバータ３４の出力“Ｈ”レベル時の電圧をレベルシフトしてクロックｃｋ１を出力するレベルシフト回路２３とを備える。レベルシフト回路２３には、電圧ＶＤＤよりも高い電圧ＶＨＤ２を供給する電源が接続されており、これにより、クロックｃｋ１の“Ｈ”レベル時の電圧はＶＨＤ２となる。電圧ＶＨＤ２を供給する電源としては、昇圧回路１１２のレギュレータ１２２や、チャージポンプ１２１等を用いることができる。
【００５９】
ＶＨＤ２が、ＶＤＤ＞ＶＨＤ２-Ｖｔｈの条件を満たす場合、クロックｃｋ１が“Ｈ”になってＮＭＯＳトランジスタＭ１０’がオンすると、出力電圧ＨＤは、接地電圧からＶＨＤ２-Ｖｔｈまで上昇する。又、ＶＨＤ２が、ＶＤＤ＜ＶＨＤ２-Ｖｔｈの条件を満たす場合、クロックｃｋ１が“Ｈ”になってＮＭＯＳトランジスタＭ１０’がオンすると、出力電圧ＨＤは、接地電圧からＶＤＤまで上昇する。このように、ＮＭＯＳトランジスタ１０’をオンにしたときの出力電圧ＨＤの値を電圧ＶＨＤに近づけることで、ＨＤＲの消費電流を効果的に削減することができる。
【００６０】
尚、第一〜第五実施形態で説明した図２、図４、図６、及び図１０に示す回路と、図１１に示すＴＧとは、特許請求の範囲の制御手段を構成する。
【図面の簡単な説明】
【００６１】
【図１】本発明の第一実施形態であるＣＣＤ駆動装置のＨＤＲの内部構成を示す回路図
【図２】図１に示すＨＤＲに含まれるクロック生成回路の構成を示す図
【図３】図１に示すＨＤＲの入出力信号のタイミングチャート
【図４】本発明の第二実施形態であるＣＣＤ駆動装置のＨＤＲに含まれるクロック生成回路の構成を示す図
【図５】図４に示すクロック生成回路を有するＨＤＲの入出力信号のタイミングチャート
【図６】本発明の第三実施形態であるＣＣＤ駆動装置のＨＤＲに含まれる入力クロック制御回路の構成を示す図
【図７】本発明の第四実施形態であるＣＣＤ駆動装置のＨＤＲの内部構成を示す回路図
【図８】本発明の第四実施形態であるＣＣＤ駆動装置のＨＤＲの内部構成を示す回路図
【図９】本発明の第五実施形態であるＣＣＤ駆動装置のＨＤＲの内部構成を示す回路図
【図１０】図９に示すクロックｃｋ１を生成する回路を示す図
【図１１】ＣＣＤ型固体撮像素子の水平転送部の電荷結合素子（ＨＣＣＤ）を駆動するＨＣＣＤ駆動装置の概略構成を示すブロック図
【図１２】図１１に示す昇圧回路の内部構成を示す図
【図１３】図１１に示すＨＤＲの回路構成図
【符号の説明】
【００６２】
Ｍ１０，Ｍ１１  ＰＭＯＳトランジスタ
Ｍ１２  ＮＭＯＳトランジスタ
１０  出力端子
【図１】
0004538392.tif 000002
【図２】
0004538392.tif 000003
【図３】
0004538392.tif 000004
【図４】
0004538392.tif 000005
【図５】
0004538392.tif 000006
【図６】
0004538392.tif 000007
【図７】
0004538392.tif 000008
【図８】
0004538392.tif 000009
【図９】
0004538392.tif 000010
【図１０】
0004538392.tif 000011
【図１１】
0004538392.tif 000012
【図１２】
0004538392.tif 000013
【図１３】
0004538392.tif 000014