(57)【特許請求の範囲】
【請求項１】
ｐ型ＡｌｘＧａ１−ｘＡｓ（ｘ＝０〜０．５）上に、ＡｕＳｂ合金膜を蒸着する工程と、
前記ＡｕＳｂ合金膜上に、ＡｕＺｎ合金膜を蒸着する工程と、
所定温度で熱処理することで、前記ｐ型ＡｌｘＧａ１−ｘＡｓ（ｘ＝０〜０．５）とオーミック接触するｐ型電極を形成すると共に、ｎ型ＡｌｘＧａ１−ｘＡｓ（ｘ＝０〜０．５）とオーミック接触する主成分がＡｕＧｅであるｎ型電極を形成する工程と、
を含むことを特徴とするオーミック電極の形成方法。
【請求項２】
前記ＡｕＺｎ合金膜上の最上層に、酸化防止層としてのＡｕ膜を成膜する工程を更に含むことを特徴とする請求項１記載のオーミック電極の形成方法。
【請求項３】
前記ＡｕＳｂ合金膜を蒸着する際に、Ｓｂ含有量が０．１〜５ｗｔ％のＡｕＳｂ合金を蒸着源として使用することを特徴とする請求項１〜２のいずれかに記載のオーミック電極の形成方法。
【請求項４】
前記熱処理は、３８０〜４００℃で行うことを特徴とする請求項１〜３のいずれかに記載のオーミック電極の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ｐ型化合物半導体のオーミック電極構造およびその形成方法に関し、特に、良好なオーミック接触を形成できるｐ型電極構造およびその形成方法に関する。
【０００２】
【従来の技術】
化合物半導体であるｐ型Ａｌx Ｇａ1-x Ａｓ（ｘ＝０〜０．５）用のオーミック電極構造としてＡｕＺｎが一般的に使用されている。この材料による電極と、この半導体層との間の電気的接合は、通常ショットキー接合となるが、熱処理を実施することにより、電極中のＺｎが半導体層との接触界面を通して半導体表層部に拡散し、高濃度のｐ型層が半導体表層部に形成されてオーミック接触となる。したがって、接触抵抗が小さく、接触抵抗のばらつきのないオーミック接触電極を形成するためには、成膜直後の電極中のＺｎ濃度およびその分散状態を制御する必要がある。
【０００３】
蒸着手法により、例えばｐ型ＧａＡｓのオーミック電極を形成する場合、蒸着源として、Ｚｎ濃度が２〜５ｗｔ％のＡｕＺｎ合金を使用するのが一般的である。
【０００４】
【発明が解決しようとする課題】
オーミック電極構造の材料としてＡｕＺｎ合金を用いる場合、次のような問題がある。
（１）電極が形成される基板がｐ型Ａｌx Ｇａ1-x Ａｓ（ｘ＝０）の場合、電極中の含有Ｚｎ濃度が高いほど低接触抵抗で安定なオーミック電極となるが、蒸着源としてＺｎ濃度が１０ｗｔ％以上の均一なＡｕＺｎ蒸着材料は高価である。
（２）基板がｐ型Ａｌx Ｇａ1-x Ａｓ（０＜ｘ≦０．５）の場合、基板表面に容易に含有Ａｌ元素との酸化層が形成されるため、５〜１０ｗｔ％の高濃度のＡｕＺｎ膜を成膜した場合でも、酸化層が熱処理中のＺｎ拡散を阻害するためオーミック接触となりにくい。特に基板に含まれるｐ型不純物濃度が１×１０18ｃｍ-3以下で顕著である。オーミック接触となった場合も、酸化層の影響で接触抵抗のばらつきが極めて大きい。
（３）同一デバイス内にｎ型オーミック電極を形成させる必要がある場合、ｐ型電極形成時の熱処理温度を、ｎ型電極形成時の熱処理温度と同一にする必要がある。通常、ｎ型Ａｌx Ｇａ1-x Ａｓ（ｘ＝０〜０．５）用の電極材料の主成分はＡｕＧｅであり、３８０〜４００℃で良好なオーミック接触が得られる。４００℃を越える温度ではボールアップが生じ、接触抵抗が増大する。一方、ｐ型電極形成時の必要温度は４２０℃以上であり、３８０〜４００℃の熱処理では、ｎ型電極は低接触抵抗で良好なオーミック特性が形成できても、ｐ型電極では低接触抵抗で良好なオーミック特性を形成できない。
【０００５】
本発明の目的は、容易かつ安価に入手できるＺｎ含有量の少ないＡｕＺｎ材料を使用した場合においても、良好なオーミック接触が形成でき、接触抵抗が低く、接触抵抗のばらつきのないｐ型電極構造を提供することにある。
【０００６】
本発明の他の目的は、ｎ型電極形成に要求される熱処理条件と同一条件で、ｎ型およびｐ型電極ともに良好なオーミック接触が形成できて、接触抵抗が低く、接触抵抗のばらつきのないｐ型電極構造を提供する。
【０００７】
本発明のさらに他の目的は、上記のようなｐ型電極構造の形成方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電極構造は、ＡｕＳｂ層を挿入した電極構造（ＡｕＺｎ／ＡｕＳｂ／基板）を基本とする。ＡｕＳｂ（Ｓｂ含有量５ｗｔ％以下）は低融点合金（３１０〜３４５℃）であり、３５０〜４００℃程度のアニール条件下において、ＡｕＳｂはｐ型Ａｌx Ｇａ1-x Ａｓ（ｘ＝０〜０．５）基板と液相反応を起こし、この際、基板表面の酸化層の破壊除去をもたらす。ＡｕＳｂの液化にともない、単独では融点の高いＡｕＺｎの溶液化が生じ、液相内を通じて基板へとＺｎの拡散が促進される。これによりｐ型不純物濃度が１×１０18ｃｍ-3以下である基板であっても、電極接合部の基板表層部に高濃度のＺｎ拡散層が容易に形成され、接触抵抗が低く、かつ、接触抵抗のばらつきのない良好なオーミック接触が形成できる。
【０００９】
また、同一デバイス内にｎ型電極がある場合、ｐ型電極形成時の熱処理温度は、ｎ型電極形成時の熱処理温度と同一にする必要がある。通常、ｎ型Ａｌx Ｇａ1-x Ａｓ（ｘ＝０〜０．５）用の電極材料の主成分はＡｕＧｅであり、３８０〜４００℃で良好なオーミック接触が得られる。本発明の電極構造とすることで、ｐ型電極の形成に必要な熱処理温度が３８０〜４００℃となり、ｎ型，ｐ型電極ともに低接触抵抗で良好なオーミック特性の電極形成ができる。
【００１０】
【発明の実施の形態】
以下、ｐ型電極の構造およびその形成方法の実施例を説明する。
【００１１】
【実施例１】
図１はｐ型電極構造の第１の実施例を示す図である。ｐ型Ａｌx Ｇａ1-x Ａｓ（ｘ＝０〜０．５）よりなる基板１０上に、ＡｕＳｂ層を蒸着する。このとき、ＡｕＳｂ（Ｓｂ含有量１．０ｗｔ％）の蒸着源を使用して、０．０７５μｍ厚さのＡｕＳｂ膜１２を形成する。
【００１２】
次に、ＡｕＳｂ膜１２上に、ＡｕＺｎ層を蒸着する。このとき、ＡｕＺｎ（Ｚｎ含有量５．０ｗｔ％）の蒸着源を使用して、０．１５μｍ厚さのＡｕＺｎ膜１４を形成する。
【００１３】
続いて、熱処理を行う。これは、石英熱拡散炉を用いて、４００℃で１０分間熱処理した。
【００１４】
以上のようにして形成されたｐ型電極について、その電気特性を測定した。ただし、電気特性は、ｐ型不純物濃度が５×１０17ｃｍ-3のＡｌx Ｇａ1-x Ａｓ（ｘ＝０．１５）の基板を用いたときのものとする。
【００１５】
オーミック特性（Ｉ−Ｖ特性）は、−５〜＋５Ｖの電圧範囲で、０．０５Ｖのステップで電流を測定したところ、測定電極全数について、直線となった。
【００１６】
平均接触抵抗のばらつきを表１に示す。
【００１７】
【表１】
0004572430.tif 000002
【００１８】
本発明の電極構造によれば、ＡｕＳｂ膜を設けない従来のｐ型電極に比べて、平均接触抵抗およびそのばらつきは小さくなっていることがわかる。
【００１９】
なお、ＡｕＳｂ層を蒸着する際に、Ｓｂ含有量０．１〜５ｗｔ％の蒸着源を使用し、かつ、ＡｕＳｂの膜厚が０．０１〜０．４μｍの範囲であれば上記と同様の電気的特性を有する電極形成が可能である。
【００２０】
以上のようなＡｕＳｂ層のＳｂ含有量および膜厚により、低接触抵抗のオーミック特性を得るためのＡｕＺｎ層のＺｎ含有量および膜厚の最適条件が変わる。
Ｓｂ含有量はＡｕＺｎ層生成条件へそれほど影響を与えないが、ＡｕＳｂ層の膜厚が厚くなるほどＡｕＺｎ層のＺｎ含有量もしくは膜厚を増加させる必要がある。
【００２１】
【実施例２】
実施例１では、ＡｕＳｂ膜１２の上にＡｕＺｎ膜１４を形成したが、図２に示すように、ＡｕＺｎ膜１４上にＡｕＳｂ膜１２を形成してもよい。
【００２２】
この場合、これらＡｕＺｎ膜およびＡｕＳｂ膜の組成，膜厚，および熱処理条件は、実施例１と同じである。
【００２３】
この構造においても、従来構造に比べて、接触抵抗およびそのばらつきを小さくすることができる。
【００２４】
【実施例３】
実施例１および２では、２層構造のｐ型電極であったが、ＡｕＺｎＳｂの単層構造とすることもできる。図３は、ｐ型Ａｌx Ｇａ1-x Ａｓ（ｘ＝０〜０．５）よりなる基板１０上に、ＡｕＺｎＳｂ膜１６よりなる単層電極を形成した状態を示す。この場合、Ｓｂを０．１〜５ｗｔ％を含有したＡｕＺｎＳｂ合金を蒸着源としてＡｕＺｎＳｂを蒸着し、３５０〜４５０℃でアニールして、オーミック接触電極を形成した。
【００２５】
この構造においても、従来構造に比べて、接触抵抗およびそのばらつきを小さくすることができる。
【００２６】
【実施例４】
実施例１，２，３において、最上層にＺｎもしくはＳｂの酸化防止層としてＡｕ層を成膜する構造も考えられる。図４は、図１の２層構造上にＡｕ層１８を形成した例を示す。
【００２７】
このようなＡｕ層１８を設けることにより、下層に含有されるＺｎもしくはＳｂの酸化を防止できる。
【００２８】
以上の各実施例では、熱処理方法として石英拡散炉を使用する例を挙げたが、ランプアニール法でも同様の性能を有する電極が形成できる。
【００２９】
また本発明は、２元化合物半導体であるＧａＰ，ＩｎＰ，ＧａＮ，ＧａＳｂ、３元化合物半導体であるＧａＡｓＰ，ＩｎＧａＡｓ，ＧａＡｓＳｂ，ＧａＩｎＳｂ、４元化合物半導体であるＧａＩｎＡｓＰ，ＧａＩｎＡｓＳｂ用のｐ型電極にも適用できる。
【００３０】
さらに本発明は、単層および２層構造のみならず、ＡｕＺｎ／ＡｕＳｂ／ＡｕＺｎ３層構造等の多層構造も可能である。
【００３１】
【発明の効果】
本発明によれば、容易かつ安価に入手できるＺｎ含有量の少ないＡｕＺｎ材料を使用した場合においても、良好なオーミック接触で、接触抵抗が低く、接触抵抗のばらつきのないｐ型電極が形成できる。
【００３２】
また本発明によれば、ｎ型オーミック電極形成に必要な熱処理温度と同一温度条件でｐ型オーミック電極が形成できる。
【００３３】
また本発明によれば、蒸着手法により容易に電極形成が可能となるため、電極形成プロセスとしてリフトオフ手法が採用できる。エッチング手法によるパターニングと比較して、リフトオフプロセスはパターニング時のマスク転写性が優れているため、外形寸法のばらつきがない電極を形成できる。これは、ＬＥＤアレイなど、電極を多数形成する必要のあるデバイスで極めて有効である。
【図面の簡単な説明】
【図１】ｐ型電極構造の第１の実施例を示す図である。
【図２】ｐ型電極構造の第２の実施例を示す図である。
【図３】ｐ型電極構造の第３の実施例を示す図である。
【図４】ｐ型電極構造の第４の実施例を示す図である。
【符号の説明】
１０  ｐ型Ａｌx Ｇａ1-x Ａｓ基板
１２  ＡｕＳｂ膜
１４  ＡｕＺｎ膜
１６  ＡｕＺｎＳｂ膜
１８  Ａｕ層
【図１】
0004572430.tif 000003
【図２】
0004572430.tif 000004
【図３】
0004572430.tif 000005
【図４】
0004572430.tif 000006