(57)【特許請求の範囲】
【請求項１】
電子源は、少なくとも１つの行と少なくとも１つの列とを備えるとともにその交点は１つ或いはいくつかの画素と呼ばれる電子が放射される領域を構成している、行列構造の電子源の電圧を制御するための方法において、前記方法は、
１番目に、行がアドレス指定された開始時において、アドレス指定した行と列に、放射を可能にするのに適切な値の電位を与えることによって電子の前記放射を起こす段階と、その後、放射の間中、電位をその値に維持する段階と、関連する列の各画素の放射電流をアナログサンプルホールド装置により標本化するとともにアナログ的に記録することを前記放射の開始時に実行する段階と、電流発生器によって与えられ、前記アナログ的に記録された放射電流の値に比例する、放射電流とは異なる他の電流を発生させる段階と、
２番目に、行がアドレス指定されている時間の全て或いは行がアドレス指定された開始時を除いて、行がアドレス指定されている時間の一部の間に、前記電流発生器によって送出される電荷の量を測定する段階と、この量が所定の値に達すると、電流発生器に結合する列の電位を、この列の画素の電子の放射を確実に遮断する値へと代える段階と、を備えた順次法であることを特徴とする方法。
【請求項２】
電子の放射を可能にするのに適切な、列の電位の値は、アドレス指定されていない行の電位に等しいことを特徴とする請求項１記載の方法。
【請求項３】
行がアドレス指定された開始時において、放射中にアドレス指定された各列のために、即時に放射された電流の最初の測定を実行するが、この測定の間、スクリーンの異なる行と列上にアドレス指定の変更は起こらない段階と、
そのように測定された標本を記憶する段階と、
前記標本の値に比例する値の定電流を作るために、電流発生器とともにこの標本を使用する段階と、
前記電流発生器を用いて、対象の列の画素によって放出される電荷を計数する段階と、
行がアドレス指定された開始時を除いた、行がアドレス指定されている時間中に電荷を計数する段階と、を備えることを特徴とする請求項１記載の方法。
【請求項４】
電子源は、少なくとも１つの行と少なくとも１つの列とを備え、その各交点は、画素と呼ばれる電子が放射される領域を構成しており、かつ、その交点では列によって電子が与えられる、行列構造の電子源を制御するための装置において、前記装置は、
アドレス指定された行の上に選択電位を加えることによって前記行を制御し、アドレス指定している時間以外では、行は対応する画素の放出を確実に遮断する電位に留まる手段と、
各列に対して、行がアドレス指定されている間、放出を確実にする第１電圧か、あるいは前記列の遮断を確実にする第２電圧のいずれかを与える手段を備える、列を制御するための手段と、
放出時間の開始時に画素の瞬時電流を測定する手段と、電流発生器により与えられ、測定された電流値に比例する放射電流とは異なる、他の電流を発生させる手段と、
放出時間の間、前記電流発生器によって放出された電荷の量を測定することを可能にする手段と、
測定された電荷の量と、基準電荷の量を比較し、前記測定電荷量が前記基準電荷量に達したら、前記第２の電圧を与えるように列を制御する手段にフィードバックする手段とを備えることを特徴とする装置。
【請求項５】
測定された電荷の量は、電圧レベルに変換されることを特徴とする請求項４記載の装置。
【請求項６】
前記放出時間の開始時に画素の瞬時電流を測定するための手段と、前記他の電流を用いるための手段は、電圧の形式で画素の瞬時電流を記憶することのできるアナログのサンプルホールド装置（９０）と接続される電流−電圧変換器を備えることを特徴とする請求項４記載の装置。
【請求項７】
前記列時間の開始時に画素の瞬時電流を測定する手段と、他の電流を用いる手段は、電流フォロア回路（１００）と電流コピア回路（１０１）を備えることを特徴とする請求項４記載の装置。
【請求項８】
前記電流フォロア回路（１００）は、演算増幅器（７４）のフィードバック内に置かれる第１トランジスタＴ１を介してフィードバックループを形成している演算増幅器を備え、この第１トランジスタＴ１は電流フォロア内に置かれ、また、電流コピア回路（１０１）は、スイッチＳＷ３と、第２トランジスタＴ２と、該第２トランジスタＴ２のゲートに接続されたキャパシタと、を備え、前記キャパシタは、瞬時電流をコピーして保持し、前記トランジスタＴ２は、電圧（Ｖｐｏｌ）によって極性が与えられ、前記２つのトランジスタＴ１，Ｔ２は、Ｔ１，Ｔ２のそれぞれのゲートがＳＷ３を介して接続されており、且つ、Ｔ１のドレインとゲートが接続されたカレントミラー型回路を構成することを特徴とする請求項７記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、放出電荷を調整するとともに、行列構造の電子源の電圧を制御するための方法と装置に関する。
【０００２】
【従来の技術および課題を解決するための手段】
様々な電子源或いは電子放出装置が知られている。これらの既知の装置は、互いに極めて異なる物理的原理に基づいている。
【０００３】
例えば、本明細書の最後の参考文献（１）に記載してある様に、熱電極と光電子放射陰極と電界効果マイクロドット（microdot）陰極が知られており、これと同様に参考文献（２）に記載してある様に、電界効果ナノテューブ（nanotube）が、また、参考文献（３）に記載してある様に、黒鉛或いはダイアモンドの平坦な電子源が、そしてＬＥＤ（発光ダイオード）素子が知られている。
【０００４】
そのような電子源は、その用途を主に平面スクリーンを備えた表示分野だけでなく他の分野、例えば、参考文献（４）に記載してある様に、物理機器やレーザーやＸ線放射源の分野に見出せる。
【０００５】
以降に記載する本発明の実施形態は、広く表示分野から取られ、特に平面スクリーンを含む。しかし本発明は、この分野に限られるものではなく、一つ或いはいくつかの電子源（特に、１行×１列の行列の場合を含む）を用いたあらゆる機器に応用される。例えば、これはパルスモードで動作する単一画素のスクリーンの場合である。
【０００６】
図１は、電界放出型電子源２を用いる表示スクリーンの動作原理を図示してある。前記スクリーンは、アノード導体６を持ったアノード４を備える。電子源２を構成するカソードは、通常、電圧制御される。この電圧の影響の下で、電子８の流れを放射する。
【０００７】
図２に示す様な、マイクロドットスクリーンの特殊な場合において、前記スクリーンは、その上にマイクロドット１４が作られるカソード導体１２が備わる基板１０から成るカソードと、カソード導体の上方に形成されてマイクロドットの反対に穴１８た与えられるグリッド１６とを具備する。前記スクリーンは、また、基板２０を持ったアノードと、グリッド１６の反対に置かれるアノード導体２２を具備する。
【０００８】
電圧源２４は、アノード導体６に加える高電圧Ｖａで使用可能である。極性付与手段２６は、電圧Ｖｇを電子源２のグリッドに、また電圧Ｖｃを電子源のカソードに印加するために与えられる。Ｖｇｃは、制御電圧であり、Ｖｇ−Ｖｃに等しい。カソードの特性Ｉｃａｔｈ＝ｆ（Ｖｇｃ）は、図３（曲線ＩとＩＩ）で表される。Ｖｔｈは、閾値電圧である。Ｖｔｈより大きい制御電圧Ｖｏに対して、曲線Ｉは、カソード電流Ｉｏに対応し、一方曲線ＩＩは、電流Ｉｏ−ΔＩに対応する。
【０００９】
電子源の放射する電子は、高電圧Ｖａにさらされているアノードによって、加速され集められる。もしアノード導体６の上にリンの物質２８の層を置くと、電子の運動エネルギーが光に変換される。
【００１０】
行列構造の形である図１の基本組立部品をまとめることで、表示スクリーンを作ることが可能である。前記行列構造は、スクリーンの各画素にアドレス指定できなければならず、それによってその明るさを制御できなければならならない。これは、参考文献（５）に記載されている。
【００１１】
行列構造の電子源３０を用いる行列構造が、図４に図示されている。各画素は、この電子源の行電極と列電極の交点で定義される。電子源の行電極は、Ｌ１，Ｌ２…Ｌｉ…Ｌｎで示され、この電子源の列電極はＣ１，Ｃ２…Ｃｊ…Ｃｍで示される。図４のスクリーンは、行を走査するための発生器３４を備える。前記発生器は、電圧Ｖｌｎｓの源３６と、電圧Ｖｌｓの源３８を備えている。Ｖｌｉは、行Ｌｉの制御電圧である。スクリーンは、また行を制御するための電圧を発生するための手段４０を備えている。Ｖｃｊは、行Ｃｊの制御電圧である。
【００１２】
より詳細に説明すると、制御回路がスクリーンの各行と各列に割り当てられ、１つの行が時間ｔｌｉｇの間のある時刻に当てられる。行は、順番に行選択電位と呼ばれる電位Ｖｌｓが取られ、それに対し、列は、表示される情報に対応する電位が取られる。この時間ｔｌｉｇの間、選択されていない行の電位は、行に現れる電位はこれらの行の表示に影響を与えない様に取られる。中間値を得るために、制御電圧Ｖｌｉ―Ｖｃｊの値あるいは期間ｔｃｏｍで動作することができ、前記期間はｔｌｉｇより小さいか等しくなくてはならない。
【００１３】
他の制御方法も可能である。例えば、電荷を用いた制御法である、略して“電荷制御法”と呼ばれるものが知られており、これは参考文献（６）に記載されている。電流を用いた制御法である、略して“電流制御法”も知られており、これは参考文献（７）に記載されている。
【００１４】
以下の説明によって、異なる制御法、特に電荷制御法が包含される。
【００１５】
上述した制御法は、行列構造の電子源を制御するための満足する解決を完全には与えてくれない。大きな技術的制約無しに、単一かつ定量化された電子放出を得る必要がある。
【００１６】
電圧制御は、実現が容易であることから、中間レベルを得るために、これら異なる方法において広く用いられる。しかし、このことから、電子源の電気的応答は、安定的かつ一様であると考えられる。しかし、そのような安定性と一様性の条件は、既知の行列構造の電子源において、得るのが難しい。実際、スクリーンにとって高度の一様性を求めると、不合格基準が相当なものとなってしまう。同様に、電子源のそのような領域を多かれ少なかれ繰り返して使用する作用として、電子源の一様性が無くなることによって、実際の耐用時間に逆に影響する差動エージング（differential ageing）の問題に直面する。
【００１７】
その後に電流、従って特定の量の電子を注入することになるので、電流制御によってこの問題は解決するように思える。そのような原理は、静的モードにおいて実際上、有効である。他方、電子源の電流を速やかに変えることを希望するとすぐに、キャパシタンスを与える際の問題に直面する。実際、列電極は、この列が交差する行に関してコンデンサのようなものであり、このコンデンサを急速充電するのに必要な電流は、放射電流よりも大きさで数桁大きくなる。
【００１８】
例として、１／４ＶＧＡの解像度と約１ｄｍ２の表面領域を持ち、３００ボルト未満のアノード電圧で動作するマイクロドットスクリーンにおいて、行Ｃｃｏｌに関連する列のキャパシタンスは４００ｐＦである。４ｌｍ／ｗの輝度出力で、もし“光量増加”言い換えると画素を４００ｃｄ／ｍ２にしたいと思うと、この画素の電流を事実上ゼロアンペアから約３０μＡの値まで増加させねばならず、このために、行−列電圧を約４０Ｖ上げなければならない。もし、この振り替えが０.５μ秒の間に起こらねばならないとすると、キャパシタンス電流は、
Ｉ＝ＣｃｏｌｄＶ／ｄｔ、言い換えると、約３２ｍＡ
まで増加する。
【００１９】
こういった訳で、キャパシタンス電流は、整流しようとする放射電流よりも約１０００倍大きい。そのような方法は、行列構造の電子源の高速な制御には適さないということが理解されよう。
【００２０】
以上の様な問題を解決するために、既に参考文献（６）で電荷制御が提案されている。図５は、電荷制御を用いた行列構造の電子源を備えた表示スクリーンを図解してある。この良く知られたスクリーンと図４のそれとの違いは、スクリーンの電子源の列に制御電圧を加える手段のみである。図５において、例えば列Ｃｊなどの列に制御電圧を加えるための手段４２は、入力でライン同期信号Ｅ１を受信する論理ブロック４４と、入力で設定値Ａ１を受信し、論理ブロック４４にリンクされる比較器４６とを備える。電圧印加手段４６もまた、３層出力段４８を備えるが、これも論理ブロック４４へリンクされ、図示されない電圧源からのＶｃ−ｏｎとＶｃｏ−ｏｆｆと各々示される電圧を受ける。３層出力段と比較器とは、電子源の対応する列（対象の例の中のＣ３）へリンクされる。
【００２１】
充電制御を行う場合、電子源の放出を確かなものにするために（Ｖｃ−ｏｎ）、対象の列導体を事前充電する。その後、回路を開けて、浮遊電位が電子の所望量に対応する設定値Ａ１に達するところまで、列のコンデンサに内部インピーダンスで放電させる。そして、列を消失電位（Ｖｃ−ｏｆｆ）まで持っていく。そのような方法でいくことは、等しく完全であり実行が難しくなる部品の使用が考えられる。
【００２２】
事実、上述の様に、列電極は、行列構造の電子源の行に関連するコンデンサのようなものであるが、漏洩電流もまた、考察する列と行の間を循環するものとして存在し、これらの電流は、これらの電極間の電位の差と共に変化する。結果として、回路が開いたとき、電圧降下は、放射電流にだけ依存しているのではなく、この電圧降下の作用として自ら変化する漏洩電流にも依存する。
【００２３】
さらに詳細に説明すると、電位におけるこの変化は、列に特有のキャパシタンスに取り込まれる電荷を測定する必要があるが、この変化は問題にはならない。事実、時間ｔｌｉｇの間、列の各々は、選択した列に関してだけでなく、全ての選択されなかった行に関して漏洩をするであろう。さらに簡略化すると、この欠点は全ての画素に同一の、漏洩抵抗Ｒｌｃのようなものであると考えられる。この値は、全ての行と列の行／列漏洩のインピーダンスを表している。放射時間内の一つの列に対して、この漏洩電流Ｉｆは、以下の様に表現される。
【００２４】
Ｉｆ＝Ｉｆ（ｌｓ）＋Ｉｆ（ｌｎｓ）＝（Ｖｌｓ−Ｖｃｊ（ｔ））／Ｒｌｃ＋（ｎ−１）．（Ｖｌｎｓ−Ｖｃｊ（ｔ））／Ｒｌｃ
ここで、Ｉｆ＝全ての行に関連する列の漏洩電流
Ｉｆ（ｌｓ）＝選択した行に関連する列の漏洩電流
Ｉｆ（ｌｎｓ）＝選択されない行に関連する列の漏洩電流
Ｖｌｓ＝選択した行に与えられる電位
Ｖｌｎｓ＝選択しない行に与えられる電位
Ｖｃｊ（ｔ）＝放射時間中の列ｊ内の浮遊電位
ｎ＝行の数
である。
【００２５】
簡略化すると、Ｖｌｎｓを０Ｖに等しくすることができ、Ｖｃｊ（ｔ）はＶｌｓよりも非常に低く、そして、以下の式を得る。
Ｉｆ＝Ｉｆ（ｌｓ）＋ＩＦ（ｌｎｓ）次とは少々異なる（Ｖｌｓ／Ｒｌｃ）−（ｎ−１）．（Ｖｃｊ（ｔ））／Ｒｌｃ）．
【００２６】
これによって、スクリーンの異なる列の値Ｒｌｃに対して厳しい制約が課せられる。漏洩電流は、ごくわずかであるか（これは高いＲｌｃ値に対応する）、あるいは、完全に無視できるかであり、とにかく、これらの抵抗Ｒｌｃが非常に良好な等質性を持つことを確かめる必要がある。
【００２７】
また、欠陥のある画素が一つあると、Ｒｌｃの観点からして、上述の式の（ｎ−１）の項から、考察する列全体に対して漏れを与えることが分かる。
【００２８】
対象の例において、放射による列の電圧降下は、以下に等しい。
ΔＶｃｊ＝Ｉ．ｔｌｉｇ／Ｃｃｏｌ，このときに、Ｉ＝１０μＡ，ｔｌｉｇ＝５０μｓ，Ｃｃｏｌ＝４００ｐＦ、であると次を得るΔＶｃｊ＝１.２５Ｖ。
【００２９】
この変化ΔＶｃｊは、設定値Ａ１と比較されなくては成らないと言うことが思い出されるであろう。この電圧の変化ΔＶｃｊは、列のキャパシタンス値に依存しており、これによって、スクリーンの技術上の変数が（前記スクリーンの大きさにリンクする）、制御回路の設計パラメータになる。実行するために、また比較器４６が、列の制御電圧を生成する手段を形成する組み立ての出力段階のレベルに置かれるということが分かる。これによって、前記比較器は、列を制御するのに必要な電圧（約４０Ｖ）を提供するか、あるいは追加段階によるこの出力から隔離することができるかということが示される。
【００３０】
本発明の目的は、先述の様々な決定を克服することにある。
【００３１】
【課題を解決するための手段】
本発明の目的は、行列構造の電子源を制御するための方法であり、前記電子源は、少なくとも１つの行と少なくとも１つのアドレス用の列とを備え、その交点は１つ或いはいくつかの画素と呼ばれる放出領域を定義し、前記方法は、以下の特徴を持つ順次法（sequential method）である。
【００３２】
−１番目に、選択した行と列に、前記放射を可能にするのに適切な値の電位を与えることによって電子の放射を起こし、その後、電位を放射の間中、その値に維持し、関連する列の各画素の放射電流の標本化とアナログ記録を放射時間の開始時に実行し、電流発生器によって与えられ、列の中を循環する測定済み放出電流の値に比例する他の電流を使用し、
−２番目に、残りの行時間の全て或いは一部の間に、各電流発生器によって送出される電荷の量を測定し、この量が必要な値に達すると、電流発生器に結合する列の電位を、この列の画素の電子の放射を確実に遮断する値へと代える。
【００３３】
本発明による方法の実施形態によって、放射を可能にするのに適切な、列の電位の値は、この列の画素のアドレスされていない行の電位に等しい。
【００３４】
さらに詳細に記すと、本発明による方法は、以下の段階を備える。
−放出時間の開始時と放射に振り替えられた各列に対して、即時に放射された電流の最初の測定を実行するが、この取得の間、スクリーンの異なる行と列上に振り替えは起こらない段階と、
−そのように測定された標本を記憶する段階と、
【００３５】
−この標本を使って、定電流発生器を作り、その値は前記標本の値に比例する段階と、
−電流発生器を用いて、もはや直接に列ではなく、対象の列の画素によって放出される電荷を計数する段階と、
−放射時間中に電荷を計数し、この計数は、行と列の上に起こる振り替えの間中、列によって取得される電流の注入によって混乱させられはしない段階。
【００３６】
本発明の他の目的は、行列構造の電子源を制御するための装置であり、この電子源は、少なくとも１つの行と少なくともひとつのアドレス用の列とを備え、その各交点は、画素と呼ばれる領域を定義し、前記装置は、以下を備える。
−選択した行の上に選択電位を加えることによってアドレス行を制御し、選択時間以外では、行は対応する画素の放出を確実に遮断する電位に留まる手段と、
−各列に対して、行選択の間、放出を確実にする第１電圧か、あるいは前記列の遮断を確実にする第２電圧のいずれかを与える手段を備える、列を制御するための手段と、
【００３７】
−放出時間の開始時に瞬時電流を測定する手段と、電流発生器により与えられ、残りの行時間の間に測定された電流の値に固定された他の電流を使用する手段と、
−放出時間の間、電流発生器によって放出された電荷の量を測定することを可能にする手段と、
−測定された電荷の量と、基準電荷の量を比較し、列を制御する手段にフィードバックする手段。
【００３８】
特別な実施形態によると、測定された電荷の量は、電圧レベルに変換される。本発明による装置は、さらに加えて、残留漏洩電流を補償する手段を備えることができる。
【００３９】
第１実施形態において、列時間の開始時に瞬時電流を測定するための手段と、他の電流を用いるための手段は、その後にアナログのサンプルホールド装置が続き、電圧の形式で対象の列の画素の瞬時電流を記憶することのできる、電流−電圧変換器を備える。
【００４０】
第２実施形態において、列時間の開始時に瞬時電流を測定し、他の電流を用いる手段は、電流フォロアのアセンブリと電流コピア（copier）のアセンブリを備える。有利なことに、電流フォロアのアセンブリは、演算増幅器のフィードバック内に置かれる第１トランジスタ上で環状になる演算増幅器を備え、この第１トランジスタは電流フォロア内に置かれる。電流コピアのアセンブリは、電圧によって極性が与えられる第２トランジスタを備え、これらの２つのトランジスタは、カレントミラーを構成する。
【００４１】
本発明は、以下のことを得ることを可能にする。
−放出中の画素の電流値の行の開始時に、前記電流値を記憶することから、振り替え時に、従って他の列のキャパシタンス結合時に、画素が放出した電荷を測定し調整する装置が全体的に無感応となることと、
−画素が放出した電荷を調整するための簡単なアナログ方法が、小型で低消費電力で高価でないアナログの電荷ドライバ（charge driver）を作ることが可能になることと、
−第２実施形態において（図１１に図示した）、画素電流を記憶するために、ある種のトランジスタの外部接続上で動作することにより、スクリーン上の範疇全体のための、単一の種類の“ドライバ”装置を用いることができること。
【００４２】
【発明の実施の形態】
上述し、また参考文献（６）で記載した、電荷制御の技術は、制御する列の電位の電荷の問題を提示する。
【００４３】
前に挙げた、漏洩電流Ｉｆの表記、
Ｉｆ＝Ｉｆ（ｌｓ）＋Ｉｆ（ｌｎｓ）＝（Ｖｌｓ−Ｖｃｊ（ｔ））／Ｒｌｃ＋（ｎ−１）．（Ｖｌｎｓ−Ｖｃｊ（ｔ））／Ｒｌｃ
は、選択した行に関する漏洩電流成分と、非選択行（ｎ−１）に関する漏洩電流成分とを強調している。この成分の第１は、スクリーンを走査する成分に関連しており、第２は、Ｖｃｊ（ｔ）とＶｌｎｓが共に同じ定数に等しいならば相殺することができる。
【００４４】
これらの列の条件下で動作する装置内で列を制御するための装置の実施形態が、図６に示されている。
【００４５】
制御装置６０には、プッシュプルタイプの出力段６２と電流積分器アセンブリ６４と比較器６６とが備わる。
【００４６】
出力段６２によって、列電極（Ｃｊ）上で、画素の消失のレベルに応じた供給電圧Ｖｃ−ｏｆｆか、あるいは下層接地電位Ｖｃ−ｏｎによって、非選択列の電位Ｖｌｎｓに強制的にする積分器アセンブリ６４の入力を整流することができる。出力段６２は、当業者には知られたやり方で、論理レベルを変換する手段６８と、それぞれＰ型とＮ型の２つのＭＯＳＦＥＴトランジスタ７０，７２を備えるが、これは図６に示されるように配置される。
【００４７】
積分器センブリ６４は、スイッチＳＷ１と並列に置かれるキャパシタンスＣｉｎｔのコンデンサ７６上で帰還がかけられる増幅器７４を備える。この増幅器の出力Ａ２は、比較器６６の（−）入力に連結される。
【００４８】
行に割り当てられる時間の開始に対応する信号Ｓ１によって制御されるスイッチＳＷ１は、各行の開始時に、電位Ａ２をゼロまで持っていくことができる。
【００４９】
比較器６６の（＋）入力は、放出しようとする電荷の量に対応する設定電圧Ａ１に連結される。設定電圧は、希望する応用範囲によって様々な手段によって与えることができる。図６に示される実施形態において、入力において設定電圧であるディジタルデータＤＮを受信し、出力が設定電圧Ａ１を与えるＣＤＡアナログディジタル変換器を用いる。
【００５０】
比較器アセンブリの出力Ｓ２は、出力段６２の制御にあたり、そして装置の帰還を可能にする。
制御ロジック５２は、信号Ｓ１を提供し、行制御回路ＰＬを制御するが、これは表記されていない。
【００５１】
この装置は、既に放出された電荷の量を電圧レベルへと変換し、設定電圧の量（Ｑｒｅｆ）が得られたときに、時刻ｔｏｆｆにおいて、列の制御段階の制御を切り替えることができる。
【００５２】
ここで考察した電荷制御法によって、電荷を一定の列電位に、また非選択行の電位、すなわちＶｃ−ｏｎ＝Ｖｌｎｓに等しく制御することができるが、これはすなわち、全ての列のオーム漏れ（ohmic leakage）を考察している列の活動中の単一画素のオーム漏れに限定することができる。
【００５３】
しかし、この解決法は、内部列のキャパシタンス結合の問題は解決しない。事実、全ての列ｊの電位が、Ｖｃ−ｏｎ＝Ｖｏｆｆから切り替えられるときに、寄生電荷Ｑｐａｒ＝Ｃｐａｒ×（Ｖｃ−０ｎ−Ｖｏ−ｏｆｆが、隣接する列内で誘起され、ここでＣｐａｒは、列間の結合キャパシタンスである。もし、隣接する列がこの時点で、放出と電荷の調整状態にあれば、この調整はこの電荷Ｑｐａｒによって混乱させられる。
【００５４】
行列スクリーンにおいて、列の間の結合は、一部で、固有の列間影響（inter-column influence）キャパシタンスによって、他の部分で、スクリーンの制御行に関連して画素キャパシタンスによって分断することがある。行と、それに結合する“ドライバ”装置は、ゼロに等しいインピーダンス効果を持つ。
【００５５】
３つの条件下で、行は、高い周波数において、もはや等電位では無く、列間の結合がそれらをぬって現れる。
これらの寄生電荷の大きさのオーダーは、画素に送出する有効な電荷のそれよりも、しばしば大きいか等しい。
【００５６】
発光出力４ｍｌ／ｗであり、アノード電圧３００ボルト以下で動作する約１ｄｍ２の１／４ＶＧＡ（３２０列×２４０行）の解像度を持つマイクロドットスクリーンの例に戻ると、もし、スクリーンを４００Ｃｄ／ｍ２の明るさにしたいと望めば、画素の電流を０から３０μＡ（Ｉｐｉｘ）に増やさなくてはならない。画素に送出される有効電荷Ｑｕは、
Ｑｕ．＝Ｉｐｉｘ．Ｔｌｉｎｅ＝１．８ｎＣＢ
このスクリーンの技術的基盤が与えられたとすると、次の式が得られる。
Ｑｐａｒ．≒１０ｎＣＢ
【００５７】
これらの図は、例えば２５６中間レベルを作る様な方法でＱｕを調整する際の困難さを示している。これを達成するために、（２５６×Ｑｐａｒ／Ｑｕ）の能率で、すなわち、考察した例において１５００のフィルター能力で、Ｑｐａｒにフィルターをかけなくてはならない。
【００５８】
列Ｃｊ．を制御するための、上述した列間の寄生結合の問題に無感応な、実施形態が、図７に図示されている。
この装置６０は、行時間の開始時において、画素の電流を高速で取得することに基づいており、従って、他の列の整流が無い場合である。画素Ｉｐｉｘの放出電流は、制御電圧が変化しないときは列時間の間、一定であると考えることができる。
【００５９】
電荷Ｑｒｅｆが行時間の開始から考察している画素へと送出されることは分かっている。そして、列が、画素の放出のブロックレベルＶｃ−ｏｆｆに切り替わらなくてはならない時刻ｔｏｆｆを計算することができる。
【００６０】
この装置は、特に、図６の装置で示される様なプッシュプルタイプの出力段６２とＣＣＴ電流―電圧変換タイプのアセンブリを備える。前記電流電圧変換器アセンブリは、列の電位を仮想接地の電位に維持することのできる増幅器７４を備える。抵抗Ｒによる増幅器のフィードバックによって、出力Ａ２において画素の電流の測定値を得ることができる。増幅器７４には、反転入力に、制御スイッチＳＷ２および／または高速スイッチングダイオードＤＦ１とＤＦ２がある。これらの部品の役割は、測定する例の外でキャパシタンス大電流を接地電位へと直接汲み出すことである。事実、行／列の代替の間、キャパシタンス大電流は、電流電圧変換器を混乱させることがある。
【００６１】
ＣＣＮのディジタルあるいはアナログ計算回路は、適当な手段ＤＮＡからディジタルデータあるいはアナログデータを受信し、行時間の開始時から、時間はｔｏｆｆ＝Ｑｒｅｆ／Ｉｐｉｘであるように列切替の時間ｔｏｆｆを計算することができ、電流Ｉｐｉｘは行時間の間は一定である。
【００６２】
図８は、行アドレスサイクル（時間ｔｌｉｎｅ）の間の、図７の装置内にある別の電圧のタイムチャートを表している。サイクルは、信号Ｓ１の開始が刺激となって、また、出力段で列をＶｃｊからＶｃ−ｏｎ（仮想接地）まで動かす信号Ｓ２の立ち上がりによって、ｔ０に始まる。
【００６３】
時刻ｔ０において、列を切り替えるキャパシタンス電流を汲み出すのに、信号Ｓ１を使ってスイッチＳＷ２を共同で閉じる。列Ｖｃｊの電位を達成した後に、行ｉをアドレス指定し、制御Ｓ１を使ってスイッチＳＷ２を共同で開ける。
【００６４】
画素（Ｉｐｉｘ）の電流は、安定化時間（ｔｓｔａｂ）の後に、各列において、増幅器７４の出力において電位レベルＡ２に到達する。ｔｓｔａｂは、アドレス指定された列あるいは行の応答時間を表す。
【００６５】
ｔｏｎ＋ｔｓｔａｂの時から、画素に送出する電荷Ｑｒｅｆを与えられて、
Ｔｏｆｆ＝Ｑｒｅｆ／Ｉｐｉｘ
であるようなｔｏｆｆを計算する位置にいる。
【００６６】
この解決法によって、行時間の開始時から、そして他の列からの代替の寄生が無い場合は、Ｔｏｆｆを計算することができる。
【００６７】
時刻Ｔｏｆｆにおいて、信号Ｓ１のインパルス入力と、信号Ｓ２のハイからローへのトリガーがあり、これによって出力段６２の中継を介して、ＶｃｊがＶｃ−ｏｆｆに戻る。
【００６８】
列電位Ｖｌｉは、列電位Ｖｃｊが達成された後、選択電位Ｖｌｓへと切り替わるが、これによって、キャパシタンスを減らして、考察する画素のキャパシタンスへと独自に充電する。列におけるキャパシタンス電流は、こうして最小化される。
【００６９】
ｔｏｆｆの計算には、各列の出力に対して、高速計算用の電子機器５２が、列時間の開始時から時間ｔｏｆｆを評価したものを集積する必要がある。
本発明の目的は、電荷を調整するためのに、計算手段無しに、列間の寄生結合の問題の無い、簡単なアナログ解決法を提案することである。
【００７０】
アナログ解決法は、列時間の開始時に、各画素の電流を標本化しアナログ的に記憶することに基づいており、これによって、実際に放出された電荷を、列時間の残りの間に、他の列からの代替寄生を免れて制御するためのシステムを作ることができる。
【００７１】
解決する必要のある問題を、簡単で統合可能に解決する前記アナログ解決法によって、その動作に関連して区別する問題と同様に、カソードの放出の非均一性の問題を解決するのに適した、電荷のアナログ“ドライバ”装置を作ることが可能になる。
【００７２】
本発明の装置の第１実施形態
本発明の装置の第１実施形態８９が図９に示されている。
【００７３】
図７に示される、装置のいくつかの要素を備えている。従って、
−プッシュプル出力段６２と、
−測定しようとする画素電流を可能にする、電流−電圧変換器ＣＣＴと、
−制御ロジック５２からの信号Ｓ４により制御されるスイッチＳＷ３と、コンデンサＣｅｃｈと、電流−電圧変換器ＣＣＴからの出力信号を受信し、電圧フォロアに搭載される増幅器９１とを備えて、電圧の形式で記憶される、考察している列の画素の電流を可能にする、アナログサンプルホールド装置９０と、
−制御ロジック５２からの信号Ｓ３により制御されるスイッチＳＷ４と並列に置かれるコンデンサＣＩ上で帰還し、その入力は、例えば接地電位等の固定電位に接続される増幅器９を備える積分器９２と、
−片方がサンプルホールド装置９０の増幅器９１の出力に接続され、他方が積分器９２の増幅器９３の（−）入力に接続され、積分器９２の入力においてサンプルホールド装置９０の出力電圧に比例する電流を与える抵抗Ｒ２と、
−（−）入力上で増幅器９３の出力を受信し、設定電圧の多くのデータＤＮを入力で受信するディジタル−アナログ変換器ＣＤＡの出力を、（−）入力上で受信する比較器９５と
を備える。
【００７４】
“プッシュプル”出力段６２によって、画素の消失レベルに対応する供給電圧Ｖｃ−ｏｆｆか、あるいは仮想接地レベルＶｃ−ｏｎを与える電流−電圧変換器ＣＣＴの入力のいずれかに、列Ｃｊ上で切り替わることが可能となる。
ここで、Ｖｌｎｓ＝Ｖｃ−ｏｎ＝アナログ接地電位、を選択する。
【００７５】
電流−電圧変換器ＣＣＴによって、考察している列の画素電流を測定可能にする。抵抗Ｒ２に結合するサンプルホールド装置９０によって、画素電流をサンプルブロック（sampled-blocked）することができる。
【００７６】
前記積分器９２の出力（Ｓｕ３）は、画素の電流に比例する傾斜の勾配の電圧であり、隣接する列の全ての交換寄生（commutation parasites）を免れている。この勾配は、ディジタルアナログ変換器ＣＤＡによって、比較器９５へ与えられる設定電荷（Ｖｒｅｆ）と比較される。
【００７７】
従って、比較器９５は、（もしＲ１＝Ｒ２ならば）時刻ｔｏｆｆにおいて、
ｔｏｆｆ＝Ｑｒｅｆ／Ｉｐｉｘ＝ＣＩ．Ｖｒｅｆ／Ｉｐｉｘ
となるように切り替わる。
【００７８】
この比較器９５の出力（Ｓｃｏｍｐ）は、ロジック５２によって処理された後、対象の列の制御を可能にする、出力回路６２の制御上の信号Ｓ２によって再帰還される。
【００７９】
このように、図９で示される装置は、放出される電荷を調整するための、帰還アナログシステムを構成する。
図１０は、前記装置８９内に存在する、ラインアドレスサイクル中の、別の電圧のタイミングチャートを表している。この図の中の信号ＡからＥは、図８の信号ＡからＥに対応する。
【００８０】
時刻ｔ０にサイクルは開始される。インパルスＳ１のローからハイへの遷移は、スイッチＳＷ２を閉じる。Ｓ２のローからハイへの遷移は、出力段６２のせいで、列電位ＶｃｊをＶｃ−ｏｎ（仮想接地電位）へと向かわせる。
【００８１】
列キャパシタンス電流をスイッチＳＷ２を通して流すことのできる時刻ｔｏｆｆ以降、信号Ｓ１は、ローレベルになり、これによって、スイッチＳＷ２を開けることができる。そして、抵抗Ｒ１の中に、電流Ｉｐｉｘが達成される。
【００８２】
ライン電位Ｖｌｉは、その電位Ｖｌｎｓから、放出を引き起こす選択電位Ｖｌｓへと変化する。そして、電流Ｉｐｉｘは、自身を達成し、安定時間ｔｓｔａｂの後に、電流−電圧変換器ＣＣＴの出力（Ｓｕ１）が、代表的電圧値のＩｐｉｘに固定する。
【００８３】
そして、電圧値は、サンプルホールド装置９０の中でサンプルブロックされ、そのスイッチＳＷ３は、ロジック５２からの信号Ｓ４によって制御される。
時刻ｔｏｎ＋ｔｓｔａｂから、ロジック５２からの信号Ｓ３によって、スイッチＳＷ４が開く。そして、増幅器９１の出力電流（Ｉｕ２）の積分が、積分器９２のコンデンサＣＩの中で始まる。
【００８４】
もし、Ｒ２＝Ｒ１を選ぶと、電流積分器９２の中で、時刻ｔｏｎ＋ｔｓｔａｂにおいて、サンプルブロックされた値Ｉｐｉｘを取り戻す。積分器９２の出力は、Ｉｕ２に比例する傾斜の電圧の勾配（Ｓｕ３）を送出する。
【００８５】
比較器９５の出力は、負入力上の電圧勾配が、正入力上に現れる設定値Ｖｒｅｆに達した時、時刻ｔｏｆｆに切り替わる。以下の関係がある。
ｔｏｆｆ−（ｔｏｎ＋ｔｓｔａｂ）＝Ｃｉ．Ｖｒｅｆ／Ｉｐｉｘ
【００８６】
そして、比較器９５の出力（Ｓｃｏｍｐ）は、ロジック５２によって処理された後、画素の放出を停止するのに信号Ｓ２によって再帰還される。そして、この信号Ｓ２は、列Ｖｃｊが出力段６２を経て、Ｖｃ−ｏｆｆへ戻ることを制御する。
【００８７】
上述した様に、本発明の装置によって、対象の画素に、供給設定電圧Ｖｒｅｆによって制御される電荷が運ばれ、またこれは、放出時間の間、列上に与えられる電圧の変動無しに行われる。このようにして作られる装置は、画素電流の記憶のおかげで、隣接する列の振り替えには無感応である。
【００８８】
この装置において、列Ｖｃｊの電位に到達した後で、対象の画素のそれを充電するためのキャパシタンスを減らす様に、列電位Ｖｌｉは選択電位Ｖｌｓへと切り替わる。従って、列内のキャパシタンス電流は、放出中の画素がＶｌｉがローからハイへ遷移する間に、最小化される。
【００８９】
行／列電位の到達と放出中の画素の移動とに相当する時間ｔｓｔａｂは、スクリーンの物理的特性によって決まる。それによって、システムがアクセスできる第１中間レベルを設定する。この達成段階の間、実際上、列の振り替えは、画素の電流の取得と記憶を禁止される。時間ｔｓｔａｂの間、画素によって放出される電荷は、従って、システムの第１中間レベルを構成する。黒の表示は、制御ロジック５２が、低レベルで、対応する列の信号Ｓ２を維持することによって、直接管理される。
【００９０】
Ｉｐｉｘの値が記憶されるや否や、ｔｏｎ＋ｔｓｔａｂの時点で、スイッチＳＷ２を再び閉じることが可能で、これによって増幅器７４の消費が制限される。
【００９１】
提案された装置によって、ＩＲ２／Ｉｐｉｘの比を、Ｒ１とＲ２の間から比を選択することによって制御することができる。Ｒ２の選択は、また積分キャパシタンスＣｉの形状寸法を決定する。
【００９２】
本発明の装置の第２実施形態
電流ミラーを用いた、画素の電流の記憶に基づいた、本発明の装置の第２実施形態９９が、図１１に示されている。
【００９３】
前記装置９９は、図９に示される装置のいくつかの要素を備える。すなわち、
−出力段６２と、
−積分器９２と、
−比較器９５とを備える。
【００９４】
さらに、
−電流フォロアアセンブリ１００と、
−電流コピアアセンブリ１０１とを備える。
【００９５】
電流フォロアアセンブリ１００は、増幅器７４の帰還内に置かれるＰ型トランジスタＴ１上を帰還する演算増幅器７４を備える。前記トランジスタＴ１は、電流フォロア内に置かれるが、言い換えると、そのゲート電極は、ドレイン電極と増幅器の出力とに接続され、そのソース電極は増幅器７４の反転入力に接続される。
【００９６】
電流コピアアセンブリ１０１は、スイッチＳＷ３と、キャパシタンスＣｅａｃｈと、トランジスタＴ１と同じトランジスタＴ２とを備え、Ｔ２のドレインは、電圧Ｖｐｏｌで極性が与えられる。
【００９７】
増幅器７４の出力（Ｓｕ１）は、トランジスタのゲートＴ２を制御する。トランジスタＴ２は、こうして、それ自身画素電流と同じＴ１の電流をコピーする。アセンブリＴ１，Ｔ２は、電流ミラーを構成する。
Ｔ１のドレインは、また、電圧Ｖｐｏｌによって極性を与えることができる。
【００９８】
電流コピアアセンブリ１０１によって、トランジスタＴ２内の電流Ｉｐｉｘのサンプリングとブロッキングが可能となる。Ｔ２の電流は、隣接する列からの全ての振り替え寄生を免れている。
積分器９２の出力は、トランジスタＴ２の電流に比例し画素の電流に比例する傾斜の電圧勾配である。この勾配は、ディジタルアナログ変換器ＣＤＡによって比較器に与えられる設定電荷と比較される。前記比較器９５は、こうして時刻ｔｏｆｆに、
Ｔｏｆｆ＝Ｑｒｅｆ／Ｉｐｉｘ＝ＣＩ．Ｖｒｅｆ／Ｉｐｉｘ
であるように切り替わる。
【００９９】
この比較器９５の出力は、ロジック５２によって処理された後、対象の列の制御を可能にする出力回路６２の制御上で信号Ｓ２によって再び帰還が掛けられる。
こうして説明してきた装置は、放出される電荷を制御するための、帰還のかかったアナログシステムを構成する。
【０１００】
図１２は、図１１で示される装置９９内の別の電圧のタイムチャートを表している。この図の信号Ａ〜Ｉは、それぞれ図１０内のＡ〜ＦとＨ〜Ｊに対応する。Ｓ１がハイレベルへ移ってスイッチＳＷ２を閉じることにより、また、出力段６２によって電位をＶｃｊからＶｃ−ｏｎ（仮想接地電位）へと変化させるＳ２がローからハイへ遷移することにより、時刻ｔ０にサイクルは開始される。
【０１０１】
列キャパシタンス電流をスイッチＳＷ２を通してＶｃｊに流し、自身を電圧Ｖｃ−ｏｎに確定することのできる時刻ｔｏｎの後に、信号Ｓ１は、スイッチＳＷ２を開けるためにローレベルになる。これによって、電流Ｉｐｉｘは、トランジスタＴ１の中で確定する。
【０１０２】
放出を引き起こすために、Ｖｌｉは、その電位Ｖｌｎｓ（アセンブリの接地電位と定義される）から選択電位Ｖｌｓへと移る。電流Ｉｐｉｘは、その後、自身を確定し、安定化時間ｔｓｔａｂの後に、電流フォロア１００の出力電圧（Ｓｕ１）は、トランジスタＴ１そして結果としてトランジスタＴ２内の電流Ｉｐｉｘを通過させるのに必要な値に安定化する。
この電圧値（Ｓｕ１）は、その後、Ｃｅａｃｈの中で制御Ｓ４によって、サンプルブロックされる。
【０１０３】
時刻ｔｏｎ＋ｔｓｔａｂから、トランジスタＴ２の出力電流を積分器９２のキャパシタンスＣｉの中に積分し始める信号Ｓ３の仲介によって、スイッチＳＷ４を開く。
二つの同一のトランジスタＴ１とＴ２によって、電流積分器９２の中で、定数ｔｏｎ＋ｔｓｔａｂにサンプルブロックされたＩｐｉｘの値を復元する。積分器９２の出力は、トランジスタＴ２の出力電流（ＩＴ２）に比例する傾斜の電圧勾配を送出する（Ｓｕ３）。
【０１０４】
比較器９５の出力（Ｓｃｏｍｐ）は、入力上の電圧勾配が、（＋）入力上に現れる設定値Ｖｒｅｆに達した時、ｔｏｆｆにおいて、切り替わる。
次の式のようになる。
ｔｏｆｆ―（ｔｏｎ＋ｔｓｔａｂ）＝Ｃｉ．Ｖｒｅｆ／Ｉｐｉｘ
【０１０５】
比較器９５の出力（Ｓｃｏｍｐ）は、その後、ロジック５２によって再有効化され、画素の放出を停止する。そして、制御Ｓ２は、出力段６２の仲介で、列電圧ＶｃｊをＶｆ−ｏｆｆに戻るのを制御する。
【０１０６】
上述した装置は、提供される設定電圧Ｖｒｅｆによって制御される電荷を対象となる画素へ送出することを可能にし、これを、放出時間の間、列上に与えられる電圧の変動無しに行う。また、画素の電流を記憶するおかげで、隣接する画素の振り替えに無感応である。
この場合、列電位Ｖｌｉは、また、列の電位（Ｖｃｊ）に到達した後、対象の画素のそれまで充電するためのキャパシタンスを減らすように、選択電位Ｖｌｓを切り替える。
【０１０７】
提案された前記装置によって、トランジスタＴ１とトランジスタＴ２との間で形状寸法の比を選択することによって、比ＩＴ２／Ｉｐｉｘを制御することが可能となる。トランジスタＴ２の形状寸法は、また積分キャパシタンスＣｉの形状寸法を決定する。前記装置は、また、回路内に並列に置かれる、異なる形状寸法のいくつかのトランジスタＴ２を選択する自由を与える。使用するトランジスタの選択は、選ばれた一群の共有するドレインを供給Ｖｐｏｌに接続することにより制御する、スクリーンの種類（従って、予想されるＩｐｉｘ）に依存している。この接続は、所定のスクリーン上で使用する際に、回路の外側で行われる。
【０１０８】
参考文献
［１］R.Baptist著、”Ecrans fluorescents a micropointes”（L’Onde Electrique,１９９１年１１−１２月、第７１巻、第６号、第３６−４２頁）。
［２］K.Sakai他著、”Flat panel displays based on surface conduction electron emitters”（Proceedings of the 16th international display research conference, ref.18.3L、第５６９−５７２頁）。
［３］S.Uemura他著、”Carbon nanotube FED elements”（SID 1998 Digest、第１０５２−１０５５頁）。
［４］Dorota Temple著、”Recent progress in field emitter array development for high performance applications”（Material science & engineering、１９９９年１月、第Ｒ２４巻、第５号、第１８５−２３９頁）。
［５］T,Leroux他著、”Microtips displays addressing”（SID 91 Digest、第４３７−４３９頁）。
［６］ＦＲ２６３２４３６
［７］ＵＳ５３５９２５６
【図面の簡単な説明】
【図１】  電界放出装置を用いた、従来技術の表示スクリーンの動作原理を図解した図である。
【図２】  従来技術のマイクロドットスクリーンの構造を図解した図である。
【図３】  従来技術のマイクロドットの三極管による種類におけるＩｃａｔｈ＝ｆ（Ｖｇｃ）特性を表すグラフである。
【図４】  行列構造の電界放出装置を用いた従来技術の表示スクリーンを図解した図である。
【図５】  行列構造の電子源を制御するための既知の装置の図である。
【図６】  行列構造の電子源を制御するための一実施形態の図である。
【図７】  図６の装置の他の実施形態の図である。
【図８】  行アドレスサイクルの間の図７の装置内にある別の電圧のタイミングチャートである。
【図９】  電圧の形式で画素電流を記憶する、行列構造の電子源の行を制御するための装置の、本発明の第１実施形態を図解した図である。
【図１０】  行アドレスサイクルの間の図９の装置内にある別の電圧のタイミングチャートである。
【図１１】  電圧の形式で画素電流を記憶する、行列構造の電子源の行を制御するための装置の、本発明の第２実施形態を図解した図である。
【図１２】  行アドレスサイクルの間の図１１の装置内にある別の電圧のタイミングチャートである。
【符号の説明】
２，３０…電子源
４…アノード
６，２２…アノード導体
８…電子
１０，２０…基板
１２…カソード導体
１４…マイクロドット
１６…グリッド
１８…穴
２４…電圧源
２６…極性付与手段
２８…リンの物質
３６…Ｖｌｎｓの源
３８…Ｖｌｓの源
４４…論理ブロック
４６…電圧追加手段
４８…３層出力段
５２…制御ロジック
６０…制御装置
６２…出力段
６４…積分器アセンブリ
６６，７６，９５…比較器
７０…Ｐ型ＭＯＳＦＥＴトランジスタ
７２…Ｎ型ＭＯＳＦＥＴトランジスタ
７４，９１，９３…増幅器
８９…第１実施形態
９０…サンプルホールド装置
９２…積分器
９９…第２実施形態
１００…電圧フォロアアセンブリ
１０１…電流コピアアセンブリ
【図１】
0004494711.tif 000002
【図２】
0004494711.tif 000003
【図３】
0004494711.tif 000004
【図４】
0004494711.tif 000005
【図５】
0004494711.tif 000006
【図６】
0004494711.tif 000007
【図７】
0004494711.tif 000008
【図８】
0004494711.tif 000009
【図９】
0004494711.tif 000010
【図１０】
0004494711.tif 000011
【図１１】
0004494711.tif 000012
【図１２】
0004494711.tif 000013