(57)【特許請求の範囲】
【請求項１】
被駆動素子をオン・オフ駆動する駆動回路において、
前記被駆動素子に流れる電流を制御するＰＭＯＳトランジスタ駆動素子と、
前記被駆動素子のオン時に該被駆動素子に充電された電荷を該被駆動素子のオフ時に放電するＰＭＯＳトランジスタ放電手段と、
前記被駆動素子の第１のグランド系統と該被駆動素子を駆動する前記ＰＭＯＳトランジスタ駆動素子を含むドライバＩＣの第２のグランド系統を別々に設け、
前記第１のグランド系統と前記第２のグランド系統は、接続ケーブルを経由した後に接続されるとともに、前記接続ケーブルを経由する手前でダイオードを介して接続されることを特徴とする駆動回路。
【請求項２】
前記ＰＭＯＳトランジスタ駆動素子と前記ＰＭＯＳトランジスタ放電手段との寄生素子として前記ＰＭＯＳトランジスタ駆動素子のソース端子側とドレイン端子に接続しながら形成される第１ダイオードと、
前記ＰＭＯＳトランジスタ駆動素子と前記ＰＭＯＳトランジスタ放電手段との寄生素子として前記ＰＭＯＳトランジスタ駆動素子のソース端子と前記ＰＭＯＳトランジスタ放電手段のドレイン端子に接続しながら形成される第２ダイオードとを持ち、
前記第１ダイオードのカソード端子及び前記第２ダイオードのカソード端子は前記ＰＭＯＳトランジスタ駆動素子のソース端子側に接続することを特徴とする請求項１記載の駆動装置。
【請求項３】
印刷データのラッチ出力とストローブ信号に基づき遷移する信号を受けて前記ＰＭＯＳトランジスタのゲート端子へ基準電圧に基づき生成された電圧を印加するかどうかを切り替えるインバータ回路を持ち、
前記ＰＭＯＳトランジスタ放電手段はゲート端子に前記印刷データのラッチ出力とストローブ信号に基づき遷移する信号を受けて放電制御を行うことを特徴とする請求項２記載の駆動回路。
【請求項４】
被駆動素子として発光ダイオードをオン・オフ駆動する駆動回路を有するＬＥＤヘッドにおいて、
前記駆動回路は、
前記発光ダイオードに流れる電流を制御するＰＭＯＳトランジスタ駆動素子と、
前記発光ダイオードのオン時に該発光ダイオードに充電された電荷を該発光ダイオードのオフ時に放電するＰＭＯＳトランジスタ放電手段を具備し、
前記発光ダイオードの第１のグランド系統と該発光ダイオードを駆動する前記ＰＭＯＳトランジスタ駆動素子を含むドライバＩＣの第２のグランド系統を別々に設け、
前記第１のグランド系統と前記第２のグランド系統は、接続ケーブルを経由した後に接続されるとともに、前記接続ケーブルを経由する手前でダイオードを介して接続されることを特徴とするＬＥＤヘッド。
【請求項５】
前記ＰＭＯＳトランジスタ駆動素子と前記ＰＭＯＳトランジスタ放電手段との寄生素子として前記ＰＭＯＳトランジスタ駆動素子のソース端子側とドレイン端子に接続しながら形成される第１ダイオードと、
前記ＰＭＯＳトランジスタ駆動素子と前記ＰＭＯＳトランジスタ放電手段との寄生素子として前記ＰＭＯＳトランジスタ駆動素子のソース端子と前記ＰＭＯＳトランジスタ放電手段のドレイン端子に接続しながら形成される第２ダイオードとを持ち、
前記第１ダイオードのカソード端子及び前記第２ダイオードのカソード端子は前記ＰＭＯＳトランジスタ駆動素子のソース端子側に接続することを特徴とする請求項４記載のＬＥＤヘッド。
【請求項６】
印刷データのラッチ出力とストローブ信号に基づき遷移する信号を受けて前記ＰＭＯＳトランジスタのゲート端子へ基準電圧に基づき生成された電圧を印加するかどうかを切り替えるインバータ回路を持ち、
前記ＰＭＯＳトランジスタ放電手段はゲート端子に前記印刷データのラッチ出力とストローブ信号に基づき遷移する信号を受けて放電制御を行うことを特徴とする請求項５記載のＬＥＤヘッド。
【請求項７】
被駆動素子をオン・オフ駆動する駆動回路を有する画像形成装置において、
前記駆動回路は、
前記被駆動素子に流れる電流を制御するＰＭＯＳトランジスタ駆動素子と、
前記被駆動素子のオン時に該被駆動素子に充電された電荷を該被駆動素子のオフ時に放電するＰＭＯＳトランジスタ放電手段を具備し、
前記被駆動素子の第１のグランド系統と該被駆動素子を駆動する前記ＰＭＯＳトランジスタ駆動素子を含むドライバＩＣの第２のグランド系統を別々に設け、
前記第１のグランド系統と前記第２のグランド系統は、接続ケーブルを経由した後に接続されるとともに、前記接続ケーブルを経由する手前でダイオードを介して接続されることを特徴とする画像形成装置。
【請求項８】
前記ＰＭＯＳトランジスタ駆動素子と前記ＰＭＯＳトランジスタ放電手段との寄生素子として前記ＰＭＯＳトランジスタ駆動素子のソース端子側とドレイン端子に接続しながら形成される第１ダイオードと、
前記ＰＭＯＳトランジスタ駆動素子と前記ＰＭＯＳトランジスタ放電手段との寄生素子として前記ＰＭＯＳトランジスタ駆動素子のソース端子と前記ＰＭＯＳトランジスタ放電手段のドレイン端子に接続しながら形成される第２ダイオードとを持ち、
前記第１ダイオードのカソード端子及び前記第２ダイオードのカソード端子は前記ＰＭＯＳトランジスタ駆動素子のソース端子側に接続することを特徴とする請求項７記載の画像形成装置。
【請求項９】
印刷データのラッチ出力とストローブ信号に基づき遷移する信号を受けて前記ＰＭＯＳトランジスタのゲート端子へ基準電圧に基づき生成された電圧を印加するかどうかを切り替えるインバータ回路を持ち、
前記ＰＭＯＳトランジスタ放電手段はゲート端子に前記印刷データのラッチ出力とストローブ信号に基づき遷移する信号を受けて放電制御を行うことを特徴とする請求項８記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被駆動素子の群、例えば光源に発光ダイオード（以下ＬＥＤという）を用いた電子写真プリンタにおけるＬＥＤの列、サーマルプリンタにおける発熱抵抗体の列、表示装置における表示素子の列を駆動する駆動回路に関し、さらに、そのような駆動回路を有するＬＥＤヘッド並びに画像形成装置に関する。
【背景技術】
【０００２】
以下の説明において、発光ダイオードをＬＥＤ（Light Emitting Diode）、モノリシック集積回路をＩＣ（Integrated Circuit）、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタをＮＭＯＳ、ＰチャネルＭＯＳトランジスタをＰＭＯＳと略称することがある。また、信号端子名とそれに入出力される信号名とに同一名称を付して説明する場合がある。
【０００３】
また、正論理、負論理の別によらず、信号レベルのＨｉｇｈを論理値１に、Ｌｏｗレベルを論理値０に対応させて記載することがある。さらに、信号の論理を明確にする必要のある場合には、信号名末尾に−Ｐを付して正論理信号であることを示し、信号名末尾に−Ｎを付して負論理信号であることを示す。以下、被駆動素子の群が電子写真プリンタに用いられたＬＥＤの列であるとして説明する。
【０００４】
従来の画像形成装置、例えば電子写真プリンタにおいては、帯電した感光体ドラムをプリント情報に応じて選択的に光照射して静電潜像を形成し、該静電潜像にトナーを付着させて現像を行ってトナー像を形成し、該トナー像を用紙に転写し、定着させるようになっている。このような電子写真プリンタでは、光源としてＬＥＤを用いたものが知られている。こうしたプリンタに用いられるＬＥＤヘッドは、複数のＬＥＤ素子を配列したＬＥＤアレイチップと、ＬＥＤアレイチップを駆動するドライバＩＣとから構成される。
【０００５】
ＬＥＤヘッドは、基準電圧を発生する基準電圧発生回路を備え、この基準電圧発生回路から発生した基準電圧と、ドライバＩＣ内に配置された抵抗によりＬＥＤ素子を駆動する駆動電流を決定する構成となっている。抵抗は半導体プロセス技術を用いて作成され、抵抗素子の素材としては一般的にはポリシリコンや不純物拡散抵抗等が用いられ、ドライバＩＣ内部にモノリシックに集積されている。
【０００６】
図１３は従来の電子写真プリンタにおけるＬＥＤヘッドと印刷制御部を示すブロック図である。図１３において、１は印刷制御部、１９はＬＥＤヘッド、４７は印刷制御部１とＬＥＤヘッド１９とを接続する接続ケーブルである。印刷制御部１は、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等により構成され、プリンタの印字部の内部に配設され、上位コントローラからの制御信号等により印刷動作を制御する。
【０００７】
プリンタ装置においては印刷制御部１とＬＥＤヘッド１９とは離れた場所に配置される場合が多く、両者を接続するケーブル４７は長くならざるを得ない。一般的なプリンタではケーブル長は５０ｃｍ程度であり、複数の感光ドラムを並置してなるタンデム型カラープリンタのようにケーブル長が１ｍを越えてしまう場合さえあり、これに起因する技術的課題については後述する。
【０００８】
図１３に示す従来例の説明においては、一例としてＡ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能なＬＥＤヘッドについてとりあげ、その具体的な構成を説明する。この場合、ＬＥＤ素子の総数は４９９２ドットであり、これを構成するために２６個のＬＥＤアレイを配列し、各ＬＥＤアレイには各々１９２個のＬＥＤ素子を含んでいる。
【０００９】
図１３において、ＣＨＰ１〜ＣＨＰ２６はＬＥＤアレイであり、ＣＨＰ３〜ＣＨＰ２４は記載を省略している。ＩＣ１〜ＩＣ２６はＬＥＤアレイＣＨＰ１〜ＣＨＰ２６に対応して配置されたドライバＩＣであって、ＬＥＤアレイＣＨＰ１〜ＣＨＰ２６をそれぞれ駆動するためのものである。各ドライバＩＣは同一回路により構成され、隣接して配置されるドライバＩＣ同士はカスケードに接続される。ＬＥＤ１〜ＬＥＤ１９２はＬＥＤアレイＣＨＰ１に属するＬＥＤ素子であって、ＬＥＤ素子はＬＥＤアレイ毎に１９２個ずつ配置されている。したがってＬＥＤ４６０９〜ＬＥＤ４８００はＬＥＤアレイＣＨＰ２５に属し、ＬＥＤ４８０１〜ＬＥＤ４９９２はＬＥＤアレイＣＨＰ２６に属することになる。
【００１０】
このように、図１３に示すＬＥＤヘッド１９においては、図示しないプリント配線板上にＬＥＤアレイ２６個（ＣＨＰ１〜ＣＨＰ２６）とそれを駆動するドライバＩＣ  ２６個（ＩＣ１〜ＩＣ２６）とが、それぞれ対向しながら整列して配置されており、ドライバＩＣ１チップ当たり１９２個のＬＥＤ素子が駆動でき、これらのチップが２６個カスケードに接続され、外部から入力される印刷データをシリアルに転送できる様になっている。図１３のＬＥＤヘッド１９で用いられるＬＥＤアレイは、ＧａＡｓＰやＡｌＧａＡｓ等からなる化合物半導体を基材として製造されるものであり、それにより構成される各々のＬＥＤは駆動時の順方向電圧が約１．６Ｖである。
【００１１】
図１３について、その構成を以下に順をおって説明する。各ドライバＩＣ  ＩＣ１〜ＩＣ２６は同一回路により構成され、連接するドライバＩＣとカスケードに接続されている。ドライバＩＣはクロック信号ＨＤ−ＣＬＫを受けて印刷データのシフト転送を行うシフトレジスタ回路４４と、シフトレジスタ回路４４の出力信号をラッチ信号（以下ＨＤ−ＬＯＡＤと記す）によりラッチするラッチ回路４３と、ラッチ回路４３とインバータ回路４１との出力信号を入力して論理積をとるＡＮＤ回路４２と、ＡＮＤ回路４２の出力信号により電源ＶＤＤから駆動電流をＬＥＤ素子（ＣＨＰ１等）に供給するＬＥＤ駆動回路４０と、ＬＥＤ駆動回路４０の駆動電流が一定となる様に指令電圧を発生する制御電圧発生回路４５とを備えている。
【００１２】
ＨＤ−ＳＴＢ−Ｎはストローブ信号であり、インバータ回路４１へ入力される。また４６は基準電圧発生回路であり、その電源は電源ＶＤＤに接続され、グランド端子はＬＥＤヘッド１９のグランドと接続され、その出力はＩＣ１〜ＩＣ２６の制御電圧発生回路４５に接続されて、所定の基準電圧Ｖｒｅｆを供給する。なお印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎの各信号は印刷時に印刷制御回路１から送られてくる。４７は接続ケーブルを示す。接続ケーブル４７には、上記の各制御信号（印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎ）と電源ＶＤＤとグランドＶＳＳの各線が包含されている。
【００１３】
図１４は図１３におけるドライバＩＣのＬＥＤ駆動要部を抜き出して説明する図であって、ＬＥＤ駆動回路とその周辺回路との接続関係を示し、図１４では代表してドット１（たとえばＬＥＤ１の駆動回路周辺）について記載されている。図１４において、破線にて囲まれた部分７１がドライバＩＣに相当し、７２がＬＥＤアレイに相当する。
【００１４】
４１はインバータ回路であって、図１３の４１と対応している。４２はＡＮＤ回路、５１はラッチ回路であって、図１３におけるラッチ回路４３のうちの１素子分を示す。ラッチ回路５１のＤ入力は図示しないシフトレジスタ（図１３の４４に相当する）の出力に接続され、Ｇ入力はラッチ信号ＨＤ−ＬＯＡＤと接続される。ラッチ回路５１のＱ出力はＡＮＤ回路４２の一方の入力端子と接続される。
【００１５】
５２はインバータ回路であって、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４とからなる。ＰＭＯＳトランジスタ５３のソース端子は電源ＶＤＤと接続され、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のドレーン端子同士、ゲート端子同士はそれぞれ接続されている。ＮＭＯＳトランジスタ５４のソース端子は後述する演算増幅器６１の出力端子と接続され、Ｖｃｏｎｔなる電位が印加される。また５５はＰＭＯＳトランジスタであって、そのゲート端子はＰＭＯＳトランジスタ５３とＮＭＯＳトランジスタ５４のドレーン端子と接続される。ＬＥＤ１はＬＥＤ素子である。
【００１６】
６１は演算増幅器で、その出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰチャネルＭＯＳトランジスタで、ＰＭＯＳトランジスタ５５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図１３に示した基準電圧発生回路４６により発生される基準電圧であり、演算増幅器６１の反転入力端子に接続される。
【００１７】
ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器６１の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器６１の非反転入力端子とに接続されている。演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３とによる回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流、即ち、ＰＭＯＳトランジスタ６２に流れる電流は、ＶＤＤ電圧によらず基準電圧Ｖｒｅｆと抵抗６３の抵抗値Ｒｒｅｆのみにより決定される構成としている。
【００１８】
ＮＭＯＳトランジスタ５４がオンするとき、ＰＭＯＳトランジスタ５３はオフ状態であって、ＰＭＯＳトランジスタ５５のゲート電位は前記Ｖｃｏｎｔと等しい。このためＰＭＯＳトランジスタ５５とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係となる。これにより基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ５５のドレーン電流を調整することが可能となり、ＬＥＤアレイ７２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
【００１９】
図１５は図１４で説明したＬＥＤ駆動回路と印刷制御部１との接続関係を示す図である。図１５において、印刷制御部１の内部における出力信号等は記載を省略し、電源ＶＤＤのみ記載している。また接続ケーブル４７においても制御信号等の記載は省略し、電源ＶＤＤとグランドＶＳＳについてのみ記載し、グランドＶＳＳの配線抵抗をＲｇとして図中に記載している。図１５に示すように、従来のＬＥＤ駆動回路では、ＬＥＤアレイ７２のグランドとドライバＩＣ７１のグランドが共通になっている。
【００２０】
特許文献１（特公平８−４１５３号公報）には、ＬＥＤ駆動方式が開示されている。特許文献１に開示されるＬＥＤ駆動方式は原理の開示にとどまるものであって、実施するうえで必要な具体的な回路構成について開示されていない。図１６に特許文献１に開示されるＬＥＤ駆動方式を示す。図１６（ａ）は第１の駆動回路の構成を示す等価回路であって、図１４に示す構成に対応するものである。
【００２１】
図１６（ａ）、（ｂ）、（ｃ）において、８１は定電流源、８２はＬＥＤで、８３はＬＥＤ８２のアノード・カソード間のジャンクション容量や配線系の浮遊容量をモデル化したものである。８４はスイッチ手段をモデル化したものであり、スイッチ８４をＡ側に切り替えた場合にＬＥＤ消灯、Ｂ側とした場合にＬＥＤ点灯となる。スイッチ８４をＢ側にしてＬＥＤ８２を点灯状態とするとき、ＬＥＤ８２のアノード・カソード間の容量ＣｊにはＬＥＤ８２の順電圧ＶＦ（いまの場合、ＶＦ＝１．６Ｖ程度である）が印加される。
【００２２】
次いでスイッチ８４をＢ側からＡ側へ切り替えて、ＬＥＤ８２を消灯させようとするとき、スイッチ８４の切り替え直後には定電流源８１からの駆動電流は切り離されたものの、容量Ｃｊに蓄積された電荷はＬＥＤ８２の順方向を伝わってゆっくりと放電することになり、そのスイッチング時間は大きくなる。
【００２３】
図１６（ｂ）は第２の駆動回路の構成を示す等価回路である。この等価回路においては、スイッチ８４をＢ側としてＬＥＤ８２を点灯する場合には図１６（ａ）と同様であるが，スイッチ８４をＡ側にしてＬＥＤ８２を消灯した場合に、ＬＥＤ８２のアノード・カソード間を短絡させ、アノード・カソード間のジャンクション容量Ｃｊに蓄積されていた電荷を放電させるようにしている。
【００２４】
図１６（ｃ）は第３の駆動回路の構成を示す等価回路であって、スイッチ８４をＢ側としＬＥＤ８２を点灯する場合には図１６（ａ）と同様であるが、スイッチ８４をＡ側にしてＬＥＤ８２を消灯した場合に、ＬＥＤ８２のアノード・カソード間に電圧Ｖを印加させ、この電圧ＶをＬＥＤ８２の順電圧ＶＦに対して、Ｖ＜ＶＦ、となる電圧とすることで、アノード・カソード間のジャンクション容量Ｃｊに蓄積されていた電荷を順電圧以下に急速に放電させる一方で、次の点灯動作に備えて、電圧をゼロとすることなく所定電位Ｖにて待機させるようにしたものである。
【００２５】
図１７は図１６に示したＬＥＤ駆動回路のそれぞれの駆動波形を示す。図１７において、ＨＤ−ＳＴＢ−Ｎは図１３に示したＬＥＤヘッド１９へのストローブ信号（負論理）であり、ＬＥＤの消灯状態から点灯状態へ移行し、再度消灯する様子を示している。ＶｏはＬＥＤ素子（図１６の８２）のアノード・カソード間電圧波形を示し、ＰｏはＬＥＤの発光出力波形を示す。ＬＥＤの点灯状態にあっては、Ｖｏは図中Ｖｆにて示す順電圧を生じており、図１６（ａ）〜（ｃ）の構成による違いはＬＥＤが消灯状態へ移行したときに現れる。
【００２６】
図１６（ａ）の構成の場合を破線で示す。破線で示すように容量Ｃｊがゆっくりと放電するに従い、その電圧を減少させていく。このとき、ＬＥＤ発光出力はＰｏ波形の破線で示すように裾を引いた波形となる。図１６（ｂ）の構成の波形を実線で示す。ＬＥＤ消灯のためにストローブ信号がオフされた直後にＶｏ電圧波形は略ゼロとされ、Ｐｏ波形も実線で示すように急減少している。
【００２７】
図１６（ｃ）の構成の波形を一点鎖線で示す。ＬＥＤ消灯時のＶｏ波形は電位Ｖで保持され、この電位ＶはＬＥＤの順電圧Ｖｆよりも小さく設定されているので、駆動電流は流れない。また、駆動オンとされた直後にはＶｏ波形は電位Ｖからスタートして上昇することになるのでＰｏ波形の立ち上がり時間は減少する。また、ＬＥＤ消灯時においても発光出力波形Ｐｏは図１６（ｂ）の場合と同様に実線にて示すように急減少することになる。このように、発光出力の立ち上がり、立ち下がり時間を短くして動作を高速化させることに関しては、図１６（ｃ）、図１６（ｂ）、図１６（ａ）の順で良好な結果となることが判る。
【特許文献１】特公平８−４１５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
しかしながら、図１４に示す従来の回路においては、ＬＥＤの発光出力変化が遅く、高速なスイッチングができないという問題があった。図１４に示す回路は、図１６（ａ）の等価回路に対応するものであり、ＬＥＤ点灯のために駆動回路からＬＥＤ側に電流駆動を行い、ＬＥＤ消灯のために電流供給を絶ち、オープン状態としている。このためＬＥＤの点灯直後には、ＬＥＤのアノード・カソード間容量に蓄積された電荷により残留電圧が発生しており、これの放電電流がＬＥＤを介してゆっくりと流れ続ける。これによりＬＥＤの発光出力の消灯時応答が遅くなるという問題があった。
【００２９】
したがって本発明の目的は、ＬＥＤの発光出力の消灯時応答を高速化することにより、ＬＥＤを駆動する駆動回路の動作を高速化すること、および駆動回路を用いるＬＥＤヘッドを高速化すること、さらに画像形成装置の画像形成動作を高速化することにある。
【課題を解決するための手段】
【００３０】
上記課題を解決するために本発明の駆動回路は、被駆動素子をオン・オフ駆動する駆動回路であって、前記被駆動素子のオン時に該被駆動素子に充電された電荷を該被駆動素子のオフ時に放電する放電手段を設けたことを特徴とするものである。
【００３１】
上記構成に加えて、被駆動素子の第１のグランド系統と該被駆動素子を駆動する駆動素子の第２のグランド系統を別々に設け、第１のグランド系統と第２のグランド系統は、接続ケーブルを経由した後に接続されるとともに、接続ケーブルを経由する手前でダイオードを介して接続される構成としてもよい。
【００３２】
本発明のＬＥＤヘッドは、被駆動素子として発光ダイオードをオン・オフ駆動する駆動回路を有するＬＥＤヘッドであって、駆動回路が、発光ダイオードのオン時に該発光ダイオードに充電された電荷を該発光ダイオードのオフ時に放電する放電手段を具備したことを特徴とするものである。
【００３３】
本発明の画像形成装置は、被駆動素子をオン・オフ駆動する駆動回路を有する画像形成装置であって、駆動回路が、前記被駆動素子のオン時に該被駆動素子に充電された電荷を該被駆動素子のオフ時に放電する放電手段を具備したことを特徴とするものである。
【発明の効果】
【００３４】
上記構成を有する本発明に拠れば、被駆動素子のオフ動作を高速に行うことが可能となり、被駆動素子を用いる装置の動作を高速化することが可能になる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明に係る実施の形態を図面にしたがって説明する。なお各図に共通する要素には同一の符号を付す。図１は本発明に係る電子写真プリンタを示すブロック図、図２は図１に示す電子写真プリンタの動作を示すタイムチャートである。
【実施例１】
【００３６】
図１において、２１はマイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成される印刷制御部であり、プリンタの印刷部の内部に配設され、図示しない上位コントローラからの制御信号ＳＧ１、ビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によってプリンタ全体をシーケンス制御し、印刷動作を行う。
【００３７】
制御信号ＳＧ１によって印刷指示を受信すると、印刷制御部２１は、先ず定着器温度センサ２３によってヒータ２２ａを内蔵した定着器２２が使用可能な温度範囲内にあるか否かを検出し、該温度範囲内になければヒータ２２ａに通電し、使用可能な温度まで定着器２２を加熱する。次に、ドライバ２を介して現像・転写プロセス用モータ（ＰＭ）３を回転させ、同時にチャージ信号ＳＧＣによって帯電用電圧電源２５をオンにし、現像器２７の帯電を行う。
【００３８】
そして、セットされている図示しない用紙の有無および種類が用紙残量センサ８、用紙サイズセンサ９によって検出され、該用紙に合った用紙送りが開始される。ここで、用紙送りモータ（ＰＭ）５はドライバ４を介して双方向に回転させることが可能であり、最初に逆転させて、用紙吸入口センサ６が検知するまで、セットされた用紙を予め設定された量だけ送る。続いて、正回転させて用紙をプリンタ内部の印刷機構内に搬送する。
【００３９】
図１、図２において、印刷制御部２１は、用紙が印刷可能な位置に到達した時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、上位コントローラからビデオ信号ＳＧ２を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部２１に受信されたビデオ信号ＳＧ２は、印刷データ信号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド２４に転送される。ＬＥＤヘッド２４はそれぞれ１ドット（ピクセル）の印刷のために設けられたＬＥＤを複数個線上に配列したものである。
【００４０】
そして、印刷制御部２１は１ライン分のビデオ信号ＳＧ２を受信すると、ＬＥＤヘッド２４にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド２４内に保持させる。また印刷制御部２１は、上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド２４に保持した印刷データ信号ＨＤ−ＤＡＴＡについて印刷を行うことができる。なお、ＨＤ−ＣＬＫは印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド２４に送信するためのクロック信号である。
【００４１】
ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。ＬＥＤヘッド２４によって印刷される情報は、マイナス電位に帯電させられた図示しない感光体ドラム上において電位の上昇したドットとして潜像化される。そして、現像部２７において、マイナス電位に帯電させられた画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
【００４２】
その後、該トナー像は転写器２８に送られ、一方、転写信号ＳＧ４によってプラス電位に転写用高圧電源２６がオンになり、転写器２８は感光体ドラムと転写器２８との間隔を通過する用紙上にトナー像を転写する。トナー像が転写された用紙は、ヒータ２２ａを内蔵する定着器２２に当接して搬送され、該定着器２２の熱によって用紙にトナー像が定着される。トナー像が定着された用紙は、更に搬送されてプリンタの印刷機構から用紙排出口センサ７を通過してプリンタの外部に排出される。
【００４３】
印刷制御部２１は用紙サイズセンサ９、用紙吸入口センサ６の検知に対応して、用紙が転写器２８を通過している間だけ転写用高圧電源２６からの電圧を転写器２８に印加する。そして、印刷が終了し、用紙が用紙排出口センサ７を通過すると、帯電用高圧電源２５による現像器２７への電圧の印加を終了し、同時に現像・転写プロセス用モータ３の回転を停止させる。以後、前記の動作を繰り返す。
【００４４】
次にＬＥＤヘッドの構造を説明する。図３はＬＥＤヘッドを示す外観斜視図である。図３において、ロッドレンズアレイ２０１は図の左右方向に多数の棒状レンズを配列したものである。ホルダ２０２は、ロッドレンズアレイ２０１を始めとするＬＥＤヘッド２４を構成する部材を保持する。コネクタ２０３は、ＬＥＤヘッド２４の外部から電力およびＬＥＤヘッド２４の内部回路を制御する信号を供給するためのケーブルを接続するものである。図３において矢印Ｄ方向に光が出力される。
【００４５】
図４はＬＥＤヘッドの構造を示す断面図である。図４において、ベース部材２０４は、ＬＥＤヘッド２４内の発光ユニットを搭載するものである。発光ユニットは配線基板２０５、後述するドライバＩＣ７１およびＬＥＤアレイ７２を含む。配線基板２０５は、例えば、ガラスエポキシ基材に配線を施したものであり、電気部品の実装、接続に用いられる。
【００４６】
ドライバＩＣ７１は、上述したように、ＬＥＤ素子を駆動するものである。ＬＥＤアレイ７２は２６個配列され、各ＬＥＤアレイ７２には各々１９２個のＬＥＤ素子を含んでいる。ＬＥＤ素子はドライバＩＣ７１の表面に貼付されている。ＬＥＤアレイ７２はドライバＩＣ７１の各々の駆動回路に対応して設けられ、図３における左右方向に沿って配設されている。ＬＥＤ素子とドライバＩＣ７１との接続は、例えば、半導体プロセスを用い、ＬＥＤ素子とドライバＩＣ７１の各々の表面に密着させた電極配線により接続する。
【００４７】
ボンディングワイヤ２０８は、ドライバＩＣ７１と配線基板２０５上に設けられたパッドとを接続するためのもので、図３に示すコネクタ２０３を介して入力された電力、信号は、ボンディングワイヤ２０８を通じてドライバＩＣ７１に供給される。またベース部材２０４は、図示しないクランパにより図における下から上に付勢されており、ホルダ２０２に保持されるとともに、ＬＥＤアレイ７２とロッドレンズアレイ２０１との位置決めを行うためにも用いられている。
【００４８】
ＬＥＤアレイ７２に設けられるＬＥＤ素子はドライバＩＣ７１により駆動されると発光し、発光した光はロッドレンズアレイ２０１を介して矢印Ｄ方向に進んで結像する。ＬＥＤヘッド２４を画像形成装置としての電子写真プリンタの露光部として用いる場合、図４における矢印Ｄ方向に感光体ドラムを配置し、感光体ドラムの表面にＬＥＤ素子が発光した光が結像するようにＬＥＤヘッド２４と感光体ドラムとの距離が調整されて配置される。
【００４９】
次に、ＬＥＤヘッド２４内の構造について説明する。図５は実施例１のＬＥＤヘッドと印刷制御部を示すブロック図である。本実施例の説明においては、一例としてＡ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能なＬＥＤヘッドについてとりあげ、その具体的な構成を説明する。本実施例ではＬＥＤ素子の総数は４９９２ドットであり、これを構成するために２６個のＬＥＤアレイを配列し、各ＬＥＤアレイには各々１９２個のＬＥＤ素子を含んでいる。
【００５０】
図５において、印刷制御部２１とＬＥＤヘッド２４は接続ケーブル３１により接続されている。接続ケーブル３１には、各ＬＥＤのグランド電流を流すＧＮＤ線、印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎの各信号、ドライバＩＣ  ＩＣ１乃至ＩＣ２６の制御部のグランドであるＶＳＳ配線、ＬＥＤヘッド２４の電源であるＶＤＤ配線が収容されている。
【００５１】
ＣＨＰ１乃至ＣＨＰ２６はＬＥＤアレイであり、ＣＨＰ３乃至ＣＨＰ２５は記載を省略している。ＩＣ１乃至ＩＣ２６はＣＨＰ１乃至ＣＨＰ２６に対応して配置されたドライバＩＣであって、ＬＥＤアレイＣＨＰ１乃至ＣＨＰ２６をそれぞれ駆動するためのものである。各ドライバＩＣは同一回路により構成され、隣接して配置されるドライバＩＣ同士はカスケードに接続される。ドライバＩＣ（ＬＥＤアレイＣＨＰ１乃至ＣＨＰ２６）のグランドは一括して接続され、ＶＳＳ配線となって接続ケーブル３１を介して印刷制御部２１に接続される。
【００５２】
ＬＥＤ１〜ＬＥＤ１９２はＬＥＤアレイＣＨＰ１に属するＬＥＤ素子であって、ＬＥＤアレイ毎に１９２個ずつ配置されている。このためＬＥＤ４６０９〜ＬＥＤ４８００はＬＥＤアレイＣＨＰ２５に属し、ＬＥＤ４８０１〜ＬＥＤ４９９２はＬＥＤアレイＣＨＰ２６に属することになる。ＣＨＰ１〜ＣＨＰ２６の各ＬＥＤアレイに含まれるＬＥＤ素子（ＬＥＤ１〜ＬＥＤ４９９２）のカソード端子は一括して接続され、ＧＮＤ配線となって接続ケーブル３１を介して印刷制御部２１に接続される。
【００５３】
このように、図５に示すＬＥＤヘッド２４においては、図示しないプリント配線板上にＬＥＤアレイ２６個（ＣＨＰ１乃至ＣＨＰ２６）とそれを駆動するドライバＩＣ  ２６個（ＩＣ１乃至ＩＣ２６）とが、それぞれ対向しながら整列して配置されており、ドライバＩＣ１チップ当たり１９２個のＬＥＤ素子が駆動でき、これらのチップが２６個カスケードに接続され、外部から入力される印刷データをシリアルに転送できる様になっている。接続ケーブル３１のＧＮＤ配線とＶＳＳ配線とは印刷制御部２１の内部に設けられた電源装置の内部で接続され、同電位とされる。
【００５４】
図５に示すＬＥＤヘッドの構成を以下に順をおって説明する。各ドライバＩＣ  ＩＣ１乃至ＩＣ２６は同一回路により構成され、隣接するドライバＩＣとカスケードに接続されている。ドライバＩＣはクロック信号ＨＤ−ＣＬＫを受けて印刷データのシフト転送を行うシフトレジスタ回路４４と、シフトレジスタ回路４４の出力信号をラッチ信号（ＨＤ−ＬＯＡＤ）によりラッチするラッチ回路４３と、ラッチ回路４３とインバータ回路４１との出力信号を入力して論理積をとるＡＮＤ回路４２と、ＡＮＤ回路４２の出力信号により電源ＶＤＤから駆動電流をＬＥＤ素子（ＣＨＰ１等）に供給するＬＥＤ駆動回路４０と、ＬＥＤ駆動回路４０の駆動電流が一定となる様に指令電圧を発生する制御電圧発生回路４５とを備えている。ＨＤ−ＳＴＢ−Ｎはストローブ信号であり、インバータ回路４１へ入力されている。
【００５５】
また４６は基準電圧発生回路であり、その電源は電源ＶＤＤに接続され、グランド端子はＬＥＤヘッド２４のグランド（ＶＳＳ）に接続され、その出力はＩＣ１乃至ＩＣ２６の制御電圧発生回路４５に接続されて、所定の基準電圧Ｖｒｅｆを供給する。１０１はダイオードであり、ダイオード１０１のアノード端子はＬＥＤヘッド２４のグランド（ＶＳＳ）に接続され、カソード端子は各ＬＥＤのグランド電流を流すＧＮＤ配線と接続される。ダイオード１０１としてはシリコン整流用ダイオードを用いすることができるが、ショットキーダイオードを用いると、その順方向電圧を小さくすることができるので、より好ましい。
【００５６】
図６は図５におけるドライバＩＣのＬＥＤ駆動要部を抜き出して説明する図であって、ＬＥＤ駆動回路及び、その周辺回路との接続関係を示し、図６では代表してドット１（たとえばＬＥＤ１の駆動回路周辺）について記載している。前述したように、ＬＥＤ駆動電流値はドライバＩＣ内部で発生させた基準電流値により決定される。以下では、ドライバＩＣ内部に立ち入ってその動作の概要を説明する。
【００５７】
図６において、一点鎖線にて囲まれた部分７１がドライバＩＣに相当し、７２がＬＥＤアレイに相当している。４１はインバータ回路であり、４２はＡＮＤ回路で、５１はラッチ回路であって、ラッチ回路５１は図５におけるラッチ回路４３のうちの１素子分を示す。ラッチ回路５１のＤ入力は図示しないシフトレジスタ（図５の４４に相当する）の出力に接続され、Ｇ入力はラッチ信号ＨＤ−ＬＯＡＤと接続される。ラッチ回路５１のＱ出力はＡＮＤ回路４２の一方の入力端子と接続される。
【００５８】
５２はインバータ回路であって、ＰＭＯＳトランジスタ５３、ＮＭＯＳトランジスタ５４とからなる。ＰＭＯＳトランジスタ５３のソース端子は電源ＶＤＤと接続され、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のドレーン端子同士およびゲート端子同士は互いに接続されている。ＮＭＯＳトランジスタ５４のソース端子は演算増幅器６１の出力と接続され、Ｖｃｏｎｔなる電位が印加される。また５５はＰＭＯＳトランジスタであって、そのゲート端子はＰＭＯＳトランジスタ５３とＮＭＯＳトランジスタ５４のドレーン端子に接続される。
【００５９】
１０３はＮＭＯＳトランジスタであって、そのドレーン端子はＰＭＯＳトランジスタ５５のドレーン端子と接続され、またドライバＩＣ７１の出力端子ＤＯと接続される。またＮＭＯＳトランジスタ１０３のソース端子はドライバＩＣ７１のグランド（ＶＳＳ）と接続される。１０２はインバータ回路であり、その入力はＡＮＤ回路４２の出力と接続され、インバータ回路１０２の出力端子はＮＭＯＳトランジスタ１０３のゲートと接続される。ＬＥＤ１はＬＥＤ素子であって、そのアノード端子はドライバＩＣ７１の出力端子ＤＯと接続され、カソード端子はＬＥＤの専用グランド（ＧＮＤ）と接続される。
【００６０】
６１は演算増幅器であり、その出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰチャネルＭＯＳトランジスタで、ＰＭＯＳトランジスタ５５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図５に示した基準電圧発生回路４６により発生される基準電圧であり、演算増幅器６１の反転入力端子に接続される。ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器６１の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器６１の非反転入力端子とに接続されている。
【００６１】
演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３とによる回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流、すなわちＰＭＯＳトランジスタ６２に流れる電流は、ＶＤＤ電圧によらず基準電圧Ｖｒｅｆと抵抗６３の値のみにより決定される構成としている。ＮＭＯＳトランジスタ５４がオンするとき、ＰＭＯＳトランジスタ５３はオフ状態であって、ＰＭＯＳトランジスタ５５のゲート電位は前記Ｖｃｏｎｔと略等しい。このためＰＭＯＳトランジスタ５５とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係となる。これにより、基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ５５のドレーン電流を調整することが可能となり、ＬＥＤアレイ７２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
【００６２】
図７は図６で説明したＬＥＤ駆動回路の動作を説明する図である。図７において、２１は印刷制御部であって、その出力信号等は記載を省略している。２４はＬＥＤヘッドであって、７１はドライバＩＣであって、その要部についてのみ記載している。３１は接続ケーブルであり、制御信号等の記載は省略し、電源ＶＤＤ、ドライバＩＣ等のグランド（ＶＳＳ）、ＬＥＤの専用グランド（ＧＮＤ）についてのみ記載している。
【００６３】
接続ケーブル配線にはケーブル長に伴って発生する配線抵抗やリードインダクタンス成分をもつことになるが、図７においてはＬＥＤグランド（ＧＮＤ）に生じるインダクタンス成分に特に着目して、そのインダクタンスを１０６として図中に記載している。なお１０４、１０５はダイオードであって、後述するように、それぞれＰＭＯＳトランジスタ５５、ＮＭＯＳトランジスタ１０３の寄生素子として生じるものである。
【００６４】
ＬＥＤ駆動が指令されたとき、上述したストローブ信号（ＨＤ−ＳＴＢ−Ｎ）が発生してインバータ回路４１の出力はＬｏｗからＨｉｇｈと遷移する。このとき、印刷データはオンであって、ラッチ回路５１のＱ出力も予めＨｉｇｈとなっていて、ＡＮＤ回路４２の出力はＬｏｗからＨｉｇｈへと遷移する。これにより、ＮＭＯＳトランジスタ５４がオンして、ＰＭＯＳトランジスタ５３はオフ状態となって、ＰＭＯＳトランジスタ５５のゲート電位は電源電位ＶＤＤから前記Ｖｃｏｎｔと略等しい電位まで降下させられる。
【００６５】
この結果、ＰＭＯＳトランジスタ５５とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係となり、ＰＭＯＳトランジスタ６２に流れていた基準電流Ｉｒｅｆと比例関係をもった電流がＰＭＯＳトランジスタ５５に流れ、ＬＥＤ１を発光駆動することになる。
【００６６】
ＡＮＤ回路４２の出力がＨｉｇｈになることにより、インバータ回路１０２の出力がＬｏｗになり、これによりＮＭＯＳトランジスタ１０３がオフ状態となる。このように、ＬＥＤ駆動状態においては、基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ５５のドレーン電流を調整することが可能となり、ＬＥＤアレイ７２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
【００６７】
次に、ＬＥＤ駆動オフが指令されたときには、ストローブ信号（ＨＤ−ＳＴＢ−Ｎ）として入力され、インバータ回路４１の出力はＨｉｇｈからＬｏｗと遷移する。これによりＡＮＤ回路４２の出力はＨｉｇｈからＬｏｗへと遷移し、ＮＭＯＳトランジスタ５４はオフ、ＰＭＯＳトランジスタ５３はオン状態となって、ＰＭＯＳトランジスタ５５のゲート電位は前記Ｖｃｏｎｔ電位から電源ＶＤＤと略等しい電位まで上昇させられる。これによりＰＭＯＳトランジスタ５５はオフすることになる。
【００６８】
ＡＮＤ回路４２の出力がＬｏｗになることにより、インバータ回路１０２の出力がＨｉｇｈになり、これによりＮＭＯＳトランジスタ１０３がオン状態に遷移する。ＬＥＤ点灯時にはＬＥＤ１の図示しない浮遊容量はＬＥＤの順方向電圧（略１．６Ｖ）に充電されており、ＬＥＤの消灯指令に伴ってＰＭＯＳトランジスタ１０３がオンすることで、前記容量に充電されていた電荷はグランド（ＶＳＳ）方向へ放電される。この結果、図１７に実線で示すＰｏ波形のようにＬＥＤ素子が駆動され、その発光出力の立ち下がり時間が小さくなる。
【００６９】
ところで、図１５に示したように、従来の駆動回路においては、ドライバＩＣの駆動電源として電源ＶＤＤが用意され、ＬＥＤアレイからの帰路電流はドライバＩＣのグランドと共通の経路により伝達されるようになっている。図１５のＬＥＤ１の駆動電流として３ｍＡを必要とするとき、全ドット数は４９９２と多数にわたるため、全点灯時に流れる電流（図１５中に電流経路を矢印にて示している）は、
４９９２×３ｍＡ＝１４９７６ｍＡ≒１５Ａ
となり、接続ケーブル４７のグランド配線抵抗Ｒｇを０．１Ωとすると、前記ＬＥＤ駆動全電流が流れることにより前記抵抗Ｒｇに生じる電圧は１．５Ｖに達する。
【００７０】
この電圧はＬＥＤ駆動のオン、オフや同時駆動されるドット数の多寡により様々に変化する。この電圧はドライバＩＣ（７１）の電源電圧変動となって現れ、ノイズとしてその動作を妨害する。例えば、印刷データ転送時の転送ミスによる誤印字や、電源電圧変動に制御回路が追従できないことで生じる印刷濃度変動などである。
【００７１】
また、前記したような長い配線ケーブルは抵抗値が大きいことと同時に、インダクタンス成分も大きくならざるを得ない。このようなインダクタンス成分（Ｌ）に大電流のスイッチング電流変化（ΔＩ）が短時間（Δｔ）のうちに発生することになると、Ｌ×（ΔＩ／Δｔ）で決まる逆起電圧を生じ、これによるノイズ電圧によって誤動作や、ラッチアップ現象を生じる可能性があった。ラッチアップ現象については後述する。
【００７２】
前述したように、接続ケーブルの長さはプリンタ装置内の各ユニットの配置設計により決まるものであり、大型のプリンタにおいては必然的に長くならざるを得ない。前述した配線抵抗を小さくしようとすると、配線導体の断面積を大きくすることになるが、太い電線は可撓性に劣り、ＬＥＤヘッドと感光体ドラムとの位置関係を適切に保つことを困難にしてピントぼけの要因となるので、プリンタ装置を設計する上で大きな制約となっていた。
【００７３】
次にラッチアップ現象について説明するが、その前にＣＭＯＳ構造について説明する。図８は図７に示す本実施例におけるＰＭＯＳトランジスタ５５とＮＭＯＳトランジスタ１０３とからなる構成をより詳細に説明するものであって、図８（ａ）はＰＭＯＳトランジスタ５５とＮＭＯＳトランジスタ１０３との接続を示す回路図、図８（ｂ）は図８（ａ）の各トランジスタのゲートや、ソース、ドレーンを横切る一断面について記載した断面図、図８（ｃ）は図８（ｂ）を元に描いた等価回路図である。
【００７４】
図８（ａ）において、ＰＭＯＳトランジスタ５５のソース端子は電源ＶＤＤと接続され、そのドレーン端子はＮＭＯＳトランジスタ１０３のドレーン端子と、ドライバＩＣの出力端子ＤＯに接続される。ＮＭＯＳトランジスタ１０３のソース端子はドライバＩＣのグランド（ＶＳＳ）と接続されている。またＰＭＯＳトランジスタ５５およびＮＭＯＳトランジスタ１０３のゲート端子の接続先についての記載は省略し、信号ＩＮ１、ＩＮ２として略記されている。
【００７５】
図８（ｂ）において、ドライバＩＣを構成するシリコンウェハーの基材はＮ型不純物を含む素材からなり、図中Ｎｓｕｂとして記載している。太線にて囲まれる領域は前記Ｎｓｕｂのうちに島状に形成されたＰ型領域であり、Ｐｗｅｌｌとして記載している。斜線にてハッチングされた部分はトランジスタのゲート部を示し、上述した信号ＩＮ１、ＩＮ２と接続されている。これらのゲート部の両サイドにはＰ型不純物やＮ型不純物を注入して形成されたソース、ドレーン領域が配置され、図中ＮやＰとして記載されている。
【００７６】
Ｔｒ１、Ｔｒ３はＰＮＰバイポーラトランジスタで、Ｔｒ２、Ｔｒ４はＮＰＮバイポーラトランジスタであって、これらのバイポーラトランジスタは上述したＰＭＯＳトランジスタ５５およびＮＭＯＳトランジスタ１０３の寄生素子である。バイポーラトランジスタＴｒ１のエミッタはＰＭＯＳトランジスタ５５のソースと接続され、バイポーラトランジスタＴｒ３のエミッタはＰＭＯＳトランジスタ５５のドレーンと接続され、バイポーラトランジスタＴｒ１、Ｔｒ３のベース端子同士は前記Ｎｓｕｂと接続されるものであり、Ｎｓｕｂ領域の抵抗Ｒｎを介して基板コンタクト用Ｎ型領域に接続され、電源ＶＤＤと接続される。
【００７７】
同様に、バイポーラトランジスタＴｒ２のエミッタはＮＭＯＳトランジスタ１０３のソースと接続され、バイポーラトランジスタＴｒ４のエミッタはＮＭＯＳトランジスタ１０３のドレーンと接続され、バイポーラトランジスタＴｒ２、Ｔｒ４のベース端子同士は前記Ｐｗｅｌｌと接続されるものであり、Ｐｗｅｌｌ領域の抵抗Ｒｐを介して基板コンタクト用Ｐ型領域に接続され、グランドＶＳＳと接続される。
【００７８】
一方、抵抗Ｒ１〜Ｒ４はトランジスタＴｒ１〜Ｔｒ４のコレクタ抵抗であって、それぞれの一端はトランジスタＴｒ１〜Ｔｒ４のコレクタとそれぞれ接続され、抵抗Ｒ１、Ｒ３の他端はトランジスタＴｒ２、Ｔｒ４のベースと接続され、抵抗Ｒ２、Ｒ４の他端はトランジスタＴｒ１、Ｔｒ３のベースと接続されている。図８（ｃ）は図８（ｂ）に示す構成の等価回路図である。
【００７９】
ここでラッチアップ現象について説明する。図８（ｃ）において、よく知られているように、ＣＭＯＳ構造の素子にはラッチアップ現象と呼ばれる破壊要因がある。いま、図８（ｃ）の破線矢印に示す方向に電流が流れた場合を考えよう。このようにグランド端子ＶＳＳからＣＭＯＳの出力端子ＤＯ側に電流が流れると、該電流はトランジスタＴｒ４のベース・エミッタ間に順方向電流として流れる。これによりトランジスタＴｒ４はオン状態となってコレクタ・エミッタ間に電流が流れるようになる。
【００８０】
この電流は、電源ＶＤＤから抵抗Ｒｎ、Ｒ４を通り、トランジスタＴｒ４のコレクタに至るものである。この電流が抵抗Ｒｎに流れることにより、抵抗Ｒｎの両端には電位差を生じ、この電圧はトランジスタＴｒ１のエミッタ・ベース間に順電圧となって印加され、トランジスタＴｒ１をオン状態とする。トランジスタＴｒ１がオンすると、これにより生じるコレクタ電流は抵抗Ｒ１、Ｒｐを通りグランドＶＳＳへ至る。
【００８１】
電流が抵抗Ｒｐに流れることで、抵抗Ｒｐの両端には電位差を生じ、この電圧はトランジスタＴｒ２のエミッタ・ベース間に順電圧となって印加され、トランジスタＴｒ２をオン状態とする。トランジスタＴｒ２がオンすると、これにより生じるコレクタ電流は電源ＶＤＤから抵抗Ｒｎ、Ｒ２を通り、トランジスタＴｒ２のコレクタ、エミッタを介してグランドＶＳＳへ至る。トランジスタＴｒ２のコレクタ電流は抵抗Ｒｎを流れることで、抵抗Ｒｎの両端に電位差を生じ、トランジスタＴｒ１のエミッタ・ベース間の順電圧を強める働きをする。
【００８２】
この結果、最初にトランジスタＴｒ４のベース・エミッタ間に流れた破線矢印の電流が消滅した後においても、トランジスタＴｒ１、Ｔｒ２、Ｔｒ４等はオン状態を継続し、電源ＶＤＤからグランドＶＳＳ間に貫通電流を継続して発生させ続けることになる。この貫通電流値は非常に大きく、これによる発熱等によって、図８（ａ）の回路各部はしばしば致命的な損傷を負うことになる。これをラッチアップ現象という。
【００８３】
図７に戻り、実施例１においてラッチアップ現象がどのように防止されるかを説明する。まず初めに、図７に示すダイオード１０１が無い場合について説明する。前述したように、接続ケーブル３１にはインダクタンス成分１０６が内在している。ＬＥＤの各素子が全点灯している場合、先に算出したように、約１５Ａにも達する電流がグランド配線（ＧＮＤ）、すなわち、前述したインダクタンス成分１０６に流れる。
【００８４】
ＬＥＤの駆動電流がＬＥＤ消灯指令により遮断されると、図７のインダクタンス１０６の両端に注記したように逆起電圧を生じる。この電圧により前記ＬＥＤ駆動電流が継続されるように図中実線矢印にて示す方向に電流が流れようとする。この電流は、インダクタンス１０６の一端（＋端）から、印刷制御部２１のＬＥＤ専用グランド（ＧＮＤ）とドライバＩＣグランド（ＶＳＳ）との接続点を通り、接続ケーブル３１のＶＳＳ配線を介して戻り、ドライバＩＣ７１内の寄生ダイオード１０５（図８（ｃ）のトランジスタＴｒ４のベース、エミッタ接合をモデル化したもの）を通り、ＬＥＤ１を順方向に通って、インダクタンス１０６の他端（−端）に戻ることになる。この電流は図８（ｃ）を用いて詳細に説明したようなラッチアップ現象を発生させる危険を内在しているものである。
【００８５】
次に、図７に示すダイオード１０１が有る場合について説明する。上述したＬＥＤ消灯時に生じる回生電流は、破線矢印で示すように、インダクタンス１０６の＋側端から印刷制御部２１のＬＥＤ専用グランド（ＧＮＤ）とドライバＩＣグランド（ＶＳＳ）との接続点を通り、接続ケーブル３１のＶＳＳ配線を介して戻り、ダイオード１０１のアノード、カソードを通ってインダクタンス１０６の−端に戻ることになる。
【００８６】
ダイオード１０１はＬＥＤヘッド２４の接続ケーブル３１に繋がるコネクタ近傍に配置されており、その配線に要する配線抵抗もダイオード１０５を通る経路の配線抵抗よりも小さくすることができる。この結果、実線矢印にて示す電流は破線矢印にて示す経路によりバイパスすることが出来て、ダイオード１０５に流れる電流を無視できる程度にまで低減させることができる。このようにすることで、図８（ｃ）の矢印にて示したラッチアップのトリガとなる電流を無くすことが可能となる。
【００８７】
図７においては、接続ケーブル３１のモデルとしてインダクタンス成分１０６を取り上げたが、同様に抵抗成分をも持つことは勿論である。インダクタンス１０６の代わりに抵抗Ｒｇを考えると、前記したＬＥＤ点灯により生じる電流により抵抗Ｒｇの両端に電位差を生じることは不可避であるにしても、ＬＥＤ専用グランド（ＧＮＤ）とは分離された配線系統に属するＶＳＳ配線には、上述した電圧変動の影響は及ばないため、ドライバＩＣの電源（ＶＤＤ）とグランド（ＶＳＳ）間の電圧変動は小さく、これにより回路各部が誤動作したり、特性変動して感光ドラムへの光照射エネルギーが変化して印刷濃度むらが発生したりするなどの不具合現象を防止することができる。
【００８８】
なお、電源ＶＤＤにもＧＮＤ系統と同様なインダクタンス成分や抵抗成分が存在する。このため、グランド系統の一方を分離しただけでは電圧変動を完全に無くすことは出来ない。本実施例においては、グランド系統を分離しない場合に比べて、電圧変動を略１／２に低減できたということになる。
【００８９】
以上のように実施例１においては、ＬＥＤ駆動回路の駆動素子ＰＭＯＳトランジスタ５５に加えて、ＬＥＤ消灯時にＬＥＤのアノード・カソード間容量に充電された電荷を放電させる手段としてのＮＭＯＳトランジスタ１０３を設けたので、ＬＥＤ消灯時にＬＥＤのアノード・カソード間容量に充電された電荷を放電する電流経路が形成され、ＬＥＤ消灯を高速に行うことが可能となり、それを用いるプリンタの印刷動作をより高速なものとすることが出来る。
【００９０】
また実施例１では、ＬＥＤ専用グランドとドライバＩＣのグランドとを分離配線して、両者の間にダイオード１０１を接続したことにより、ＬＥＤ点灯時に接続ケーブルの抵抗成分により生じる電圧降下によりＬＥＤヘッドが誤動作したり、印刷時に濃度むらを生じたりすることを防止することができる。さらに、ＬＥＤ消灯時に接続ケーブル３１のインダクタンス成分１０６により生じる逆起電圧によって、ドライバＩＣ７１がラッチアップして焼損するなどの破損を未然に防止することができ、その品質を飛躍的に高めることが可能となる。
【実施例２】
【００９１】
次に実施例２の駆動回路を説明する。図９は実施例２のＬＥＤヘッドの構造を示す図である。図９において、実施例１と同様に、印刷制御部２１とＬＥＤヘッド２４は接続ケーブル３１により接続されている。接続ケーブル３１には、各ＬＥＤのグランド電流を流すＧＮＤ線、印刷データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、ラッチ信号ＨＤ−ＬＯＡＤ、ストローブ信号ＨＤ−ＳＴＢ−Ｎの各信号、ドライバＩＣ  ＩＣ１乃至ＩＣ２６の制御部のグランドであるＶＳＳ配線、ＬＥＤヘッド２４の電源であるＶＤＤ配線が収容されている。ＶＳＳ配線とＧＮＤ配線は、接続ケーブル３１内では分離され、印刷制御部２１内において接続されている。なお実施例２においては、実施例１で設けたダイオード１０１は設けられていない。
【００９２】
図１０は実施例２の駆動回路の構成を示す回路図である。図１０ではＬＥＤ駆動回路及びその周辺回路との接続関係を示し、図では代表してドット１（たとえばＬＥＤ１の駆動回路周辺）について記載されている。図１０において、破線にて囲まれた部分７１がドライバＩＣに相当し、７２がＬＥＤアレイに相当している。４１はインバータ回路であり、４２はＡＮＤ回路、５１はラッチ回路であって、図９におけるラッチ回路４３のうちの１素子分を示す。
【００９３】
ラッチ回路５１のＤ入力は図示しないシフトレジスタ（図９の４４に相当する）の出力に接続され、Ｇ入力はラッチ信号ＨＤ−ＬＯＡＤと接続される。ラッチ回路５１のＱ出力はＡＮＤ回路４２の一方の入力端子と接続される。５２はインバータ回路であって、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４とからなる。ＰＭＯＳトランジスタ５３のソース端子は電源ＶＤＤと接続され、ＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のドレーン端子同士、ゲート端子同士は接続されている。ＮＭＯＳトランジスタ５４のソースは演算増幅器６１の出力と接続され、Ｖｃｏｎｔなる電位が印加される。また５５はＰＭＯＳトランジスタであって、そのゲート端子はＰＭＯＳトランジスタ５３およびＮＭＯＳトランジスタ５４のドレーン端子と接続される。
【００９４】
１１１はＰＭＯＳトランジスタであって、そのソース端子はＰＭＯＳトランジスタ５５のドレーン端子とドライバＩＣ７１の出力端子ＤＯに接続される。また、ＰＭＯＳトランジスタ１１１のドレーン端子はドライバＩＣ７１のグランド（ＶＳＳ）に接続される。ＰＭＯＳトランジスタ１１１のゲート端子はＡＮＤ回路４２の出力に接続される。ＬＥＤ１はＬＥＤ素子であって、そのアノード端子はドライバＩＣ７１の出力端子ＤＯに接続され、カソード端子はＬＥＤの専用グランド（ＧＮＤ）に接続される。
【００９５】
６１は演算増幅器でその出力電圧がＶｃｏｎｔなる電位として図中に記載されている。６３は抵抗であって、その抵抗値はＲｒｅｆと記号され図中に記載されている。６２はＰチャネルＭＯＳトランジスタで、ＰＭＯＳトランジスタ５５等とはゲート長が相等しいサイズとなる様に構成されている。ＶＲＥＦは図９に示す基準電圧発生回路４６により発生される基準電圧であり、演算増幅器６１の反転入力端子に接続される。
【００９６】
ＰＭＯＳトランジスタ６２のソース端子は電源ＶＤＤと接続され、ゲート端子は演算増幅器６１の出力端子と接続され、ドレーン端子は抵抗６３の一端と演算増幅器６１の非反転入力端子に接続されている。演算増幅器６１、ＰＭＯＳトランジスタ６２および抵抗６３とによる回路でフィードバック制御回路を構成しており、抵抗６３に流れる電流、すなわち、ＰＭＯＳトランジスタ６２に流れる電流は、ＶＤＤ電圧によらず基準電圧Ｖｒｅｆと抵抗６３の値Ｒｒｅｆのみにより決定される構成としている。
【００９７】
ＮＭＯＳトランジスタ５４がオンするとき、ＰＭＯＳトランジスタ５３はオフ状態であって、ＰＭＯＳトランジスタ５５のゲート電位は前記Ｖｃｏｎｔと略等しい。このため、ＰＭＯＳトランジスタ５５とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係となる。これにより基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ５５のドレーン電流を調整することが可能となり、ＬＥＤアレイ７２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
【００９８】
次に実施例２の動作を説明する。図１１は図１０で説明したＬＥＤ駆動回路の動作を説明する図である。２１は印刷制御部であって、その出力信号等は記載を省略している。２４はＬＥＤヘッド、７１はドライバＩＣであって、その要部についてのみ記載している。３１は接続ケーブルであって、制御信号等の記載は省略し、電源ＶＤＤ、ドライバＩＣ等のグランド（ＶＳＳ）、ＬＥＤの専用グランド（ＧＮＤ）についてのみ記載している。
【００９９】
なおケーブル配線にはケーブル長に伴って発生する配線抵抗やリードインダクタンス成分をもつことになるが、図１１においてはＬＥＤグランド（ＧＮＤ）に生じるインダクタンス成分に特に着目して、そのインダクタンスを１０６として図中に記載している。なお、１１２、１１３はダイオードであって、後述するように、それぞれＰＭＯＳトランジスタ５５、ＰＭＯＳトランジスタ１１１の寄生素子として生じるものである。
【０１００】
ＬＥＤ駆動が指令されたとき、図１１の図示しないストローブ信号（ＨＤ−ＳＴＢ−Ｎ）が発生してインバータ回路４１の出力はＬｏｗからＨｉｇｈへ遷移する。このとき、印刷データはオンであって、ラッチ回路５１のＱ出力も予めＨｉｇｈとなっていて、ＡＮＤ回路４２の出力はＬｏｗからＨｉｇｈへと遷移する。これにより、ＮＭＯＳトランジスタ５４がオンして、ＰＭＯＳトランジスタ５３はオフ状態となって、ＰＭＯＳトランジスタ５５のゲート電位は電源電位ＶＤＤから前記Ｖｃｏｎｔと略等しい電位まで降下させられる。
【０１０１】
この結果、ＰＭＯＳトランジスタ５５とＰＭＯＳトランジスタ６２とはゲート・ソース間電圧が等しくされ、カレントミラーの関係となり、ＰＭＯＳトランジスタ６２に流れていた基準電流Ｉｒｅｆと比例関係をもった電流がＰＭＯＳトランジスタ５５に流れ、ＬＥＤ１を発光駆動することになる。このとき、ＰＭＯＳトランジスタ１１１のゲート端子には電源ＶＤＤに略等しい電圧が印加され、該トランジスタ１１１はオフ状態である。このように、ＬＥＤ駆動状態においては、基準電圧ＶｒｅｆによりＰＭＯＳトランジスタ５５のドレーン電流を調整することが可能となり、ＬＥＤアレイ７２の属するＬＥＤ素子の駆動電流を所定値に制御することができる。
【０１０２】
次に、ＬＥＤ駆動オフが指令されたときには、ストローブ信号（ＨＤ−ＳＴＢ−Ｎ）として入力され、インバータ回路４１の出力はＨｉｇｈからＬｏｗへ遷移する。これによりＡＮＤ回路４２の出力はＨｉｇｈからＬｏｗへと遷移し、ＮＭＯＳトランジスタ５４はオフ、ＰＭＯＳトランジスタ５３はオン状態となって、ＰＭＯＳトランジスタ５５のゲート電位は前記Ｖｃｏｎｔ電位から電源ＶＤＤと略等しい電位まで上昇させられる。これにより、ＰＭＯＳトランジスタ５５はオフすることになる。
【０１０３】
同時に、ＰＭＯＳトランジスタ１１１のゲート電位もＨｉｇｈからＬｏｗへと遷移しているので、該トランジスタ１１１はオフからオン状態に遷移することになる。ＬＥＤ点灯時にはＬＥＤ１の図示しない浮遊容量はＬＥＤの順方向電圧（略１．６Ｖ）に充電されており、ＬＥＤの消灯指令に伴ってＰＭＯＳトランジスタ１１１がオンすることで、前記容量に充電されていた電荷はグランド（ＶＳＳ）方向へ放電される。
【０１０４】
ここで、トランジスタ１１１はＰＭＯＳで構成されており、そのドレーン端子はグランド（ＶＳＳ）と接続され、その電位は略０Ｖにある。ＬＥＤが点灯状態から消灯状態へと指令される結果、トランジスタ１１１のゲート電位が略０Ｖとされると、ＰＭＯＳトランジスタ１１１のソース端子（これは出力端子ＤＯと接続されている）の端子電位も略１．６Ｖから降下していき、ＰＭＯＳトランジスタ１１１のゲート・ソース間電圧がＭＯＳトランジスタの閾値電圧Ｖｔ（典型的なケースで略１Ｖ）となった時点で、ＰＭＯＳトランジスタ１１１のドレーン電流は流れなくなる。ＰＭＯＳトランジスタ１１１のゲート電位は略０Ｖであるので、このときのソース端子の電位は略１Ｖである。
【０１０５】
この結果、ＬＥＤ１の図示しない浮遊容量に残留している電圧は略１Ｖとなって、わずかなリーク電流により放電されることで、ゆっくりと電位降下するものの、次のＬＥＤ駆動に伴い、再び順電圧が印加されるまで、前記した略１Ｖの電位を維持することになる。このように、実施例２の構成においては、図１７に一点鎖線で示したＶｏ波形のようにＬＥＤ素子が駆動され、その発光出力の立ち下がり時間、立ち上がり時間ともに小さくなり、従来構成の場合よりも短縮できることになる。
【０１０６】
図１２は図１１に示すＰＭＯＳトランジスタ５５、１１１とからなる構成をより詳細に説明するものであって、図１２（ａ）はＰＭＯＳトランジスタ５５とＰＭＯＳトランジスタ１１１との接続を示す回路図、図１２（ｂ）は図１２（ａ）の各トランジスタのゲートやソース、ドレーンを横切る一断面について記載した断面図で、図１２（ｃ）は図１２（ｂ）を元に描いた等価回路図である。
【０１０７】
図１２（ａ）において、ＰＭＯＳトランジスタ５５のソース端子は電源ＶＤＤと接続され、そのドレーン端子はＰＭＯＳトランジスタ１１１のソース端子と、ドライバＩＣの出力端子ＤＯに接続される。ＰＭＯＳトランジスタ１１１のドレーン端子はドライバＩＣのグランド（ＶＳＳ）に接続されている。またＰＭＯＳトランジスタ５５、１１１のゲート端子については、その接続先の記載は省略し、それぞれ信号ＩＮ１１、ＩＮ１２として略記されている。
【０１０８】
図１２（ｂ）において、ドライバＩＣを構成するシリコンウェハーの基材はＮ型不純物を含む素材からなり、図中Ｎｓｕｂとして記載している。斜線にてハッチングされた部分はトランジスタ５５、１１１のゲート部を示し、前記した信号ＩＮ１１、ＩＮ１２と接続されている。ゲート部の両サイドにはＰ型不純物を注入して形成されたソース、ドレーン領域が配置され、図中Ｐとして記載されている。Ｔｒ１１、Ｔｒ１３、ＴＲ１２、ＴＲ１４はＰＮＰバイポーラトランジスタであって、前記したＰＭＯＳトランジスタ５５、１１１の寄生素子である。
【０１０９】
バイポーラトランジスタＴｒ１１のエミッタはＰＭＯＳトランジスタ５５のソースと接続され、バイポーラトランジスタＴｒ１３のエミッタはＰＭＯＳトランジスタ５５のドレーンと接続され、バイポーラトランジスタＴｒ１１、Ｔｒ１３のベース端子同士は基材Ｎｓｕｂと接続されるものであり、基材Ｎｓｕｂ領域の抵抗値Ｒｑを介して基板コンタクト用Ｎ型領域に接続され、電源ＶＤＤと接続される。
【０１１０】
同様に、バイポーラトランジスタＴＲ１２のエミッタはＰＭＯＳトランジスタ１１１のドレーンと接続され、バイポーラトランジスタＴＲ１４のエミッタはＰＭＯＳトランジスタ１１１のソースと接続され、バイポーラトランジスタＴＲ１２、ＴＲ１４のベース端子同士は基材Ｎｓｕｂと接続され、基材Ｎｓｕｂ領域の抵抗値Ｒｑを介して基板コンタクト用Ｎ型領域に接続され、電源ＶＤＤと接続される。
【０１１１】
一方、抵抗Ｒ１１〜Ｒ１４はトランジスタＴｒ１１、ＴＲ１２、Ｔｒ１３、ＴＲ１４のコレクタ抵抗であって、それぞれの一端はＴｒ１１〜ＴＲ１４のコレクタとそれぞれ接続され、抵抗Ｒ１１、Ｒ１３の他端はそれぞれＶＳＳ、ＤＯ端子と接続され、抵抗Ｒ１２、Ｒ１４の他端はそれぞれ電源端子ＶＤＤ、出力端子ＤＯと接続されている。図１２（ｃ）は図１２（ｂ）の構成の等価回路図である。
【０１１２】
次に実施例２において、ラッチアップ現象が発生しないことを説明する。上述したように、ＣＭＯＳ構造の素子にはラッチアップ現象と呼ばれる破壊要因がある。しかしながら実施例２の構成においては、その出力回路はＰＭＯＳトランジスタのみで構成されているため、ラッチアップ現象が発生することはない。このことを以下に説明する。
【０１１３】
いま、図１２（ｃ）の破線矢印に示す方向に電圧印加されたとする。このとき、グランド端子ＶＳＳから出力端子ＤＯ側に電流を流そうとする向きに電圧印加されるので、該電圧はトランジスタＴＲ１２のベース・エミッタ間に順方向に電圧印加されるが、トランジスタＴＲ１２のベースに接続されるトランジスタＴＲ１４、Ｔｒ１３はＰＮＰトランジスタであって、そのベース・エミッタ間には逆方向に電圧印加されることになり、トランジスタＴＲ１４、ＴＲ１３がオンすることはない。
【０１１４】
また、トランジスタＴｒ１１はＰＮＰトランジスタであるが、それをオンさせるためのベース電流の発生経路が生じることはなく、上述したような、複数のバイポーラトランジスタが同時にオンして、トリガとなりうるノイズ要因が無くなった後も継続的に電流が流れる現象が発生することはない。このように、図１２の構成の出力回路においてはラッチアップ現象が発生することはない。
【０１１５】
ここで、ＬＥＤが全点灯から全消灯したときの逆起電圧の放電経路について説明する。図１２を用いて詳細に説明したように、図１１のＰＭＯＳトランジスタ５５、１１１を設けることで寄生的に発生するダイオード１１２、１１３は、図１１に示すように、カソード端子を電源ＶＤＤに接続する向きに生じる。実施例１の図７を用いて詳細に説明したのと同様に、ＬＥＤが全点灯から消灯した場合、接続ケーブル３１のインダクタンス成分１０６には逆起電圧を生じる。
【０１１６】
先に計算したように、ＬＥＤの各素子が全点灯している場合、約１５Ａにも達する電流がグランド配線（ＧＮＤ）、すなわち、前記したインダクタンス成分１０６に流れている。この電流がＬＥＤ消灯指令により遮断されると、図１１のインダクタンス１０６の両端に注記したように逆起電圧を生じる。この電圧により前記ＬＥＤ電流が継続されるように図中実線矢印にて示す方向に電流が流れようとする。
【０１１７】
この電流は、インダクタンス１０６の一端から、印刷制御部２１中のＬＥＤ専用グランド（ＧＮＤ）とドライバＩＣグランド（ＶＳＳ）との接続点を通り、接続ケーブル３１のグランド配線ＶＳＳを介して戻り、ドライバＩＣ７１内の寄生ダイオード１１３（図１２（ｃ）のＴＲ１２のベース、エミッタ接合をモデル化したもの）を通り、オフしかかっているＰＭＯＳトランジスタ５５とＬＥＤ１を順方向に通って、インダクタンス１０６の他端に戻る。このような経路で、インダクタンス１０６に蓄積されていた磁気エネルギーが放出されることになり、これによりＬＥＤの消灯動作が僅かに遅れることになるものの、その動作は従来構成の場合と比べてきわめて高速である。
【０１１８】
以上のように実施例２においては、図１１の回路において、下記（１）、（２）の構成を用いることで、ＬＥＤヘッドの品質向上と印刷時動作の高速化を成し遂げることが可能となった。即ち、
（１）ＬＥＤ専用グランドとドライバＩＣのグランドＶＳＳとを分離配線した。
（２）ＬＥＤ駆動回路の駆動素子ＰＭＯＳトランジスタ５５に加えて、ＬＥＤ消灯時にＬＥＤのアノード・カソード間容量に充電された電荷を放電させる目的でＰＭＯＳトランジスタ１１１を設けた。
【０１１９】
（１）の構成とすることで、ＬＥＤ点灯時に接続ケーブル３１の抵抗成分により生じる電圧降下によって、ＬＥＤヘッドの誤動作や印刷時に濃度むらを生じる不具合を防止できる。さらに、ＬＥＤ消灯時に接続ケーブル３１のインダクタンス成分１０６により逆起電圧が生じたとしても、ドライバＩＣの出力回路はラッチアップしない構成となっており、ラッチアップしたことでＬＥＤヘッドが焼損するなどの破損を未然に防止することができ、その品質を飛躍的に高めることが可能となった。
【０１２０】
それに加えて、（２）の構成とすることで、ＬＥＤ消灯時にＬＥＤのアノード・カソード間容量に充電された電荷を放電する電流経路を設けたので、ＬＥＤ消灯を高速に行うことが可能となる。さらに、ＬＥＤ消灯時にＬＥＤのアノード・カソード間容量に充電された電荷を全て放電してしまうことがなく、非点灯状態にありながら次の発光駆動に備えて所定電位に保持しておくことを可能とし、ＬＥＤ点灯時の発光出力の立ち上がり時間をも短縮することができる。これらの結果、上記構成を用いるプリンタの印刷動作をより高速なものとすることが可能となったのである。
【産業上の利用可能性】
【０１２１】
以上述べたように、上記実施例１、２では、駆動回路として光源にＬＥＤを用いた電子写真プリンタにおけるＬＥＤヘッドへ適用する場合について説明したが、同様の方法で、光源に有機ＥＬ素子を用いた有機ＥＬヘッドへ適用することも可能であり、さらには、サーマルプリンタにおける発熱抵抗体、表示装置における表示素子の列を駆動する場合にも適用することが出来る。
【図面の簡単な説明】
【０１２２】
【図１】本発明に係る電子写真プリンタを示すブロック図である。
【図２】電子写真プリンタの動作を示すタイムチャートである。
【図３】ＬＥＤヘッドの構造を示す外観斜視図である。
【図４】ＬＥＤヘッドの構成を示す断面図である。
【図５】実施例１のＬＥＤヘッドと印刷制御部を示すブロック図である。
【図６】実施例１のドライバＩＣとＬＥＤアレイを示す回路図である。
【図７】実施例１の駆動回路の動作を説明する回路図である。
【図８】実施例１におけるラッチアップを説明するための回路図である。
【図９】実施例２のＬＥＤヘッドと印刷制御部を示すブロック図である。
【図１０】実施例２のドライバＩＣとＬＥＤアレイを示す回路図である。
【図１１】実施例２の駆動回路の動作を説明する回路図である。
【図１２】実施例２におけるラッチアップを説明するための回路図である。
【図１３】従来のＬＥＤヘッドと印刷制御部を示すブロック図である。
【図１４】従来のドライバＩＣとＬＥＤアレイを示す回路図である。
【図１５】従来の駆動回路の動作を説明する回路図である。
【図１６】ＬＥＤ駆動回路の等価回路を示す回路図である。
【図１７】ＬＥＤ駆動回路の動作波形を示すタイムチャートである。
【符号の説明】
【０１２３】
２４  ＬＥＤヘッド
３１  接続ケーブル
７１  ドライバＩＣ
７２  ＬＥＤアレイ
１０１  ダイオード
１０３  ＮＰＮトランジスタ
１１１  ＰＮＰトランジスタ
【図１】
0004538033.tif 000002
【図２】
0004538033.tif 000003
【図３】
0004538033.tif 000004
【図４】
0004538033.tif 000005
【図５】
0004538033.tif 000006
【図６】
0004538033.tif 000007
【図７】
0004538033.tif 000008
【図８】
0004538033.tif 000009
【図９】
0004538033.tif 000010
【図１０】
0004538033.tif 000011
【図１１】
0004538033.tif 000012
【図１２】
0004538033.tif 000013
【図１３】
0004538033.tif 000014
【図１４】
0004538033.tif 000015
【図１５】
0004538033.tif 000016
【図１６】
0004538033.tif 000017
【図１７】
0004538033.tif 000018