(57)【特許請求の範囲】
【請求項１】
電子部品（３〜５）が実装された第１及び第２の基板（１、２）を有し、前記第１及び第２の基板がスペーサ（２０）を間に配置して積層されてなるマルチチップ半導体装置において、
前記スペーサは、前記第１及び第２の基板を電気的に接続する複数個のリード（２２）と、モールド樹脂により成形されて、複数個のリードを支持する支持部材（２１）とを備え、
前記複数個のリードの中央部は、前記支持部材の内部でそれぞれ固定されており、
前記複数個のリードの両端は、前記支持部材のうち前記第２の基板と対向する一面とほぼ同じ高さから側方へそれぞれ突出し、前記支持部材のうち前記第１の基板と対向する他面側に伸ばされ、前記支持部材の反対側に曲げられており、
前記複数個のリードの中央部は、前記第２の基板にそれぞれ接続されており、
前記複数個のリードの両端は、前記支持部材の他面と前記第１の基板との間に隙間を形成するように前記第１の基板にそれぞれ接続されており、
前記複数個のリードは、前記第１及び第２の基板間に生じる熱歪みによってたわむことができるように弾性を有するものであることを特徴とするマルチチップ半導体装置。
【請求項２】
電子部品（３〜５）が実装された第１及び第２の基板（１、２）を有し、前記第１及び第２の基板がスペーサ（２０）を間に配置して積層され、かつ前記スペーサは、前記第１及び第２の基板を電気的に接続する複数個のリード（２２）と、モールド樹脂により成形されて、複数個のリードを支持する支持部材（２１）とを備え、
前記複数個のリードの中央部は、前記支持部材の内部でそれぞれ固定されており、
前記複数個のリードの両端は、前記支持部材のうち前記第２の基板と対向する一面とほぼ同じ高さから側方へそれぞれ突出し、前記支持部材のうち前記第１の基板と対向する他面側に伸ばされ、前記支持部材の反対側に曲げられており、
前記複数個のリードの中央部は、前記第２の基板にそれぞれ接続されており、
前記複数個のリードの両端は、前記支持部材の他面と前記第１の基板との間に隙間を形成するように前記第１の基板にそれぞれ接続されており、
前記複数個のリードは、前記第１及び第２の基板間に生じる熱歪みによってたわむことができるように弾性を有するマルチチップ半導体装置の製造方法であって、
前記複数個のリード（２２）を型に配置する工程と、
前記型内に軟化状態の樹脂を注入して前記複数個のリード（２２）をモールドする工程と、
前記型内の樹脂を硬化して前記複数個のリードの前記支持部材（２１）を前記型内で成形する工程と、
前記支持部材（２１）および前記複数個のリード（２２）を前記スペーサ（２０）として前記型内から取り出す工程と、
前記型内から取り出された前記スペーサ（２０）の前記複数個のリード（２２）を前記第１及び第２の基板のそれぞれに接続する工程と、
を有することを特徴とするマルチチップ半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップや受動部品等を実装した基板を積層してなるマルチチップ半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化の要求に応えるため、半導体装置における半導体チップや受動部品等の電子部品の高密度な実装が求められている。その方法の１つとして、実効的な実装面積が上がることの無い３次元実装、つまり、積層構造にしたマルチチップ半導体装置がある。この技術は、特許第２５４１４８７号や特許第２７２８４３２号において開示されている。
【０００３】
図８はこの様なマルチチップ半導体装置の概略断面図である。図８に示すように、複数の基板（図示例では２個）１０１、１０２に半導体チップや受動部品等（以下、単に部品という）１０３が実装されており、これらの基板１０１、１０２を枠状の部材（以下、枠体とする）１０４を介して積層している。
【０００４】
図９はこの枠体１０４を詳細に示す図であって、（ａ）は平面図であり、（ｂ）は側面図である。図９に示すように、枠体１０４の表裏面には基板１０１、１０２と電気的に接続するための接続用ランド１０５が形成されており、表面の接続用ランド１０５と裏面の接続用ランド１０５とが枠体１０４の側面に形成された配線部１０６により電気的に接続されている。なお、これらの接続用ランド１０５と配線部１０６はメッキ等により形成することができる。
【０００５】
そして、図８に示すように、基板１０１、１０２に形成された接続用ランド１０７と枠体１０４の接続用ランド１０５とが、半田や導電性ぺースト等の接続部材１０８を介して電気的に接続されている。
【０００６】
この様な構成になっているため、部品１０３をマザーボード等の基板に搭載する際の搭載面積は、半導体装置に搭載する部品全ての搭載面積の総和になるのではなく、積層した基板１０１、１０２のうちの一番下の基板の搭載面積分になる。従って、部品の搭載面積を大幅に削減し、半導体装置において部品を高密度に実装することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、枠体１０４を挟んだ上下の基板１０１、１０２の材質が互いに異なったり、上下の基板に搭載されている部品１０３の材質が上下の基板１０１、１０２同士で互いに異なったりして、半導体装置を作動させたときの上下の基板１０１、１０２の熱歪みの程度が異なると、枠体１０４と基板１０１、１０２との接続部において熱応力が集中して、基板間の電気的な接続が劣化し易い。
【０００８】
この様に、枠体１０４と基板１０１、１０２との接続部において熱応力が集中するのは、積層された基板１０１、１０２と枠体１０４とが完全に固定されており、他に熱応力を分散したり吸収したりすることが無いためである。
【０００９】
本発明は、上記問題点に鑑み、部品を実装した基板を積層してなるマルチチップ半導体装置において、基板間の接続の劣化を抑制したマルチチップ半導体装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、電子部品（３〜５）が実装された第１及び第２の基板（１、２）を有し、第１及び第２の基板がスペーサ（２０）を間に配置して積層されてなるマルチチップ半導体装置において、
スペーサは、第１及び第２の基板を電気的に接続する複数個のリード（２２）と、モールド樹脂により成形されて、複数個のリードを支持する支持部材（２１）とを備え、
複数個のリードの中央部は、支持部材の内部でそれぞれ固定されており、
複数個のリードの両端は、支持部材のうち第２の基板と対向する一面とほぼ同じ高さから側方へそれぞれ突出し、支持部材のうち第１の基板と対向する他面側に伸ばされ、支持部材の反対側に曲げられており、
複数個のリードの中央部は、第２の基板にそれぞれ接続されており、
複数個のリードの両端は、支持部材の他面と第１の基板との間に隙間を形成するように第１の基板にそれぞれ接続されており、
複数個のリードは、第１及び第２の基板間に生じる熱歪みによってたわむことができるように弾性を有するものであることを特徴としている。
【００１１】
これにより、第１及び第２の基板間で異なる熱歪みが生じた場合に、複数個のリードがたわむことで、この異なる熱歪みに起因する熱応力を吸収することができる。従って、基板とリードとの接続部に過大な熱応力が加わらず接続が確保されるため、基板間の接続の劣化を抑制したマルチチップ半導体装置を提供することができる。
【００１２】
請求項２に記載の発明では、電子部品（３〜５）が実装された第１及び第２の基板（１、２）を有し、第１及び第２の基板がスペーサ（２０）を間に配置して積層され、かつスペーサは、第１及び第２の基板を電気的に接続する複数個のリード（２２）と、モールド樹脂により成形されて、複数個のリードを支持する支持部材（２１）とを備え、
複数個のリードの中央部は、支持部材の内部でそれぞれ固定されており、
複数個のリードの両端は、支持部材のうち第２の基板と対向する一面とほぼ同じ高さから側方へそれぞれ突出し、支持部材のうち第１の基板と対向する他面側に伸ばされ、支持部材の反対側に曲げられており、
複数個のリードの中央部は、第２の基板にそれぞれ接続されており、
複数個のリードの両端は、支持部材の他面と第１の基板との間に隙間を形成するように第１の基板にそれぞれ接続されており、
複数個のリードは、第１及び第２の基板間に生じる熱歪みによってたわむことができるように弾性を有するマルチチップ半導体装置の製造方法であって
複数個のリード（２２）を型に配置する工程と、
型内に軟化状態の樹脂を注入して複数個のリード（２２）をモールドする工程と、
型内の樹脂を硬化して複数個のリードの支持部材（２１）を型内で成形する工程と、
支持部材（２１）および複数個のリード（２２）をスペーサ（２０）として型内から取り出す工程と、
型内から取り出されたスペーサ（２０）の複数個のリード（２２）を第１及び第２の基板のそれぞれに接続する工程と、を有することを特徴としている。
【００１３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１４】
【発明の実施の形態】
（第１実施形態）
以下、図に示す実施形態について説明する。図１は本実施形態のマルチチップ半導体装置の概略断面図である。図１に示すように、複数の基板１、２に電子部品３〜５が実装されている。本実施形態では２つの基板１、２を用いており、図１において下側に配置されている基板を第１の基板１とし、上側に配置されている基板を第２の基板２とする。これら第１及び第２の基板１、２としてはプリント基板やセラミック基板を用いることができ、第１の基板１は、例えばマザーボードとなっている。
【００１５】
第１の基板１の表面には部品用ランド１ａが形成され、電子部品としての半導体チップ３がバンプ６を介して部品用ランド１ａに対して電気的に接続されている。この半導体チップ３は、フェースダウンでフリップチップ法により実装されている。このバンプ６としては、半田やＡｕ（金）などを用いることができる。
また、半導体チップ３と第１の基板１との間はアンダーフィル樹脂７が充填されており、半導体チップ３と第１の基板１との熱膨張係数の違いによる接続部の熱疲労寿命を向上させるようにしている。
【００１６】
第２の基板２の表面には、半導体チップ４がフェースアップで接続部材８を介して接合されている。また、この半導体チップ４と第２の基板２とが、ワイヤボンディング法によりワイヤ９を介して電気的に接続されている。このワイヤ９としては、ＡｕやＡｌ（アルミニウム）を用いることができる。また、この半導体チップ４及びワイヤ９は樹脂１０により封止されて保護（耐湿性向上等）されている。
【００１７】
また、第２の基板２の表面には、電子部品としてのチップ抵抗やチップコンデンサなどの受動部品５が実装されている。これらの受動部品５は、第２の基板２の表面に形成された部品ランド２ａに対して、半田や導電性ペーストなどの接続部材を介して電気的に接続されている。また、第２の基板２の裏面に対しても、表面と同様にして受動部品５が実装されている。
【００１８】
また、第１の基板１と第２の基板２はスペーサ２０を間に配置して積層されている。図２はこのスペーサ２０の平面図である。図２に示すように、このスペーサ２０は枠状の部材（以下、枠体という）２１とリード２２とから構成されている。そして、枠体２１の各辺においてリード２２が複数個配置されている。
【００１９】
この枠体２１は例えばエポキシ樹脂からなり、リード２２は電気伝導性の部材からなる。また、リード２２は、後述の様に、第１及び第２の基板１、２と接続した際に、第１及び第２の基板１、２間に生じる熱歪みによってたわむことができるように弾性を有するものとなっている。
【００２０】
これらのリード２２としては、４２合金やＣｕ合金などを用いることができる。また、第１及び第２の基板１、２と熱膨張係数が近いものが望ましく、具体的には、第１及び第２の基板１、２としてガラスエポキシ基板を用いる場合は、Ｃｕ合金を用いると良い。
【００２１】
各々のリード２２は中央部が枠体２１の内部に配置されて固定され、両端が枠体２１のうちの枠体２１の厚み方向（第１及び第２の基板１、２の法線方向）の中央部から突出している。そして、リード２２の一端が上側に曲げられ、他端が下側に曲げられて、各々のリード２２はガルウィング形状になっている。また、両端の先端部は半田等によりメッキされている。
【００２２】
そして、図１に示すように、第１の基板１の表面と第２の基板２の裏面に複数個の接続用ランド（本発明でいう第１及び第２のランド）１ｂ、２ｂが形成されて、スペーサ２０のリード２２を介して、第１の基板１の接続用ランド１ｂと第２の基板２の接続用ランド２ｂが電気的に接続され、第１及び第２の基板１、２が電気的に接続されている。
【００２３】
このリード２２と接続用ランド１ｂ、２ｂとは、半田や導電性ペースト等の接続部材を介して電気的に接続されている。また、リード２２を第１及び第２の基板１、２に接続した状態では、枠体２１と第１及び第２の基板１、２との間には隙間が生じている。
【００２４】
そして、この様な構成のマルチチップ半導体装置を作動させ、第１及び第２の基板１、２に異なる熱歪みが生じた場合、リード２２がたわむようになっている。
【００２５】
本実施形態では、リード２２を介して第１及び第２の基板１、２を接続しており、枠体２１と第１及び第２の基板１、２とが接合されていないため、第１及び第２の基板２間で異なる熱歪みが生じた場合に、リード２２がたわむことができる。
【００２６】
従って、この熱歪みに起因する熱応力をリード２２により吸収することができるため、第１及び第２の基板１、２とリード２２との接続部に過大な熱応力が加わることを防止して、第１及び第２の基板１、２とリード２２との接続を確保することができる。そのため、第１及び第２の基板１、２間の接続の劣化を抑制したマルチチップ半導体装置を提供することができる。
【００２７】
次に、この様な構成のマルチチップ半導体装置の製造方法について説明する。
まず、第１及び第２の基板１、２に対して、各種の部品３〜５を搭載する。これらの搭載は、周知のフリップチップ法やワイヤボンディング法等により行うことができる。第２の基板２に対しては、表裏面のうち一方の面に部品を搭載した後、もう一方の面に部品を搭載すれば良い。
【００２８】
また、スペーサ２０を用意する。図３〜図５はスペーサ２０の形成方法を示す図であって、各図において（ａ）は平面図であり、（ｂ）は（ａ）におけるＡ−Ａ断面図である。
【００２９】
まず、枠状の空間部を有する型（金型等）を用意する。そして、図３に示すように、複数のリード２２が一体化されたリード部材２３を型に配置する（型は図示せず）。
【００３０】
そして、枠体２１を構成する軟化状態の樹脂を型内に注入してリード部材２３をモールドする。そして軟化状態の樹脂を硬化させた後、型から取り出して、図４に示す様に、枠体２１からリード部材２３の両端が突出した状態となる。つまり、ＱＦＰ(Quad Flat Package)に中子を入れた形でスペーサ２０を成形する。
【００３１】
その後、リード部材２３のうち繋がった部分を切断し、リード２２の端部を半田等でメッキする。そして、枠体２１から突出したリード２２の両端を上側と下側に曲げることにより、図５に示す状態とする。この様にしてスペーサ２０が完成する。つまり、モールドパッケージと同様にしてスペーサ２０を形成することができる。
【００３２】
そして、このスペーサ２０を第１の基板１上に配置して、接続部材を介してリード２２を第１の基板１に形成された接続用ランド１ｂに対して接続する。そして、第２の基板２をスペーサ２０上に配置して、接続部材を介して第２の基板２の接続用ランド２ｂとリード２２とを接続する。この様にして、本実施形態のマルチチップ半導体装置が完成する。
【００３３】
（第２実施形態）
本実施形態は第１実施形態と比較してスペーサ２０の形状が異なる。以下、主として第１実施形態と異なる部分について述べる。図６は本実施形態のスペーサ２０の枠体２１の一辺を部分的に示す図であって、（ａ）は平面図であり、（ｂ）は断面図である。
【００３４】
図６に示すように、リード２２の中央部は枠体２１の内部で固定されており、枠体２１のうち第２の基板２と対向する一面とほぼ同じ高さからリード２２の両端が突出している。そして、リード２２の両端は枠体２１の一面と反対側の他面側に伸ばされて曲げられている。
【００３５】
図７はこの様なスペーサ２０を用いた場合の第１及び第２の基板１、２との接続構成を示す概略断面図である。図７に示すように、第１及び第２の基板１、２の間にスペーサ２０を配置し、第１及び第２の基板１、２とリード２２とを各々接続部材を介して接続する。この際、枠体２１と第２の基板２とは接触し、枠体２１と第１の基板１との間に隙間ができる。
【００３６】
この様な構成でも、第１実施形態と同様の効果を発揮することができる。
【００３７】
（他の実施形態）
上記第２実施形態に示した構成のスペーサ２０を図７とは上下を逆にした状態で第１及び第２の基板１、２の間に配置しても良い。また、枠体２１の両側からリード２２を突出させているが、片側からのみ突出させても良い。また、枠体２１と第２の基板２とは接合しても良い。
【００３８】
また、上記各実施形態では、スペーサ２０が枠体２１とリード２２とから構成されるものについて示したが、直線状の部材、Ｌ字形状の部材、或はコの字形状の部材のいずれかとリード２２とから構成されるものを用いても良い。
【００３９】
この場合、必要に応じて直線状の部材を複数個用いたり、Ｌ字形状の部材を２個用いたり、コの字形状の部材と直線状の部材とを組み合わせたりして、スペーサ２０が枠状に配置されるようにしても良い。また、枠状に配置しなくても、コの字形状やＬ字形状に配置したり、直線状の部材を略平行に配置したりしても良い。
【００４０】
特に、直線状の部材を用いてスペーサ２０を構成する場合は、第２実施形態のように、直線状の部材の一面と同じ高さからリード２２の両端を突出させ、直線状部材の他面側に伸ばして曲げるようにすると、スペーサ２０を第１及び第２の基板１、２の間に配置する際に安定してスペーサ２０を配置することができる。
【００４１】
また、上記各実施形態ではリード２２をガルウィング形状にしているが、更に屈曲させてリード２２をしなやかにすると、更に熱応力を吸収し易くなり望ましい。具体的には、各リード２２がＺ字形状になる様に曲げたり、曲げる回数を増やしたりすることができる。但し、リード２２は、第２の基板２をある程度支えることができる程度の強度があるようにする。また、リード２２としては、４２合金やＣｕ合金以外にも、電気伝導性を有し且つ弾性を有する材質より構成されるものを用いることができる。
【００４２】
また、スペーサ２０の形成はモールドにより行う場合について示したが、リード２２を板状の樹脂により挟み込み接着する等してスペーサ２０を形成しても良い。また、枠体２１や直線状の部材、Ｌ字形状の部材、或はコの字形状の部材としてエポキシ樹脂を用いなくても、セラミック基板を用いてリード２２を固定するようにしたスペーサ２０を用いても良い。
【００４３】
また、スペーサ２０としては、リード２２の中央部分が枠体２１や直線状の部材、Ｌ字形状の部材、或はコの字形状の部材の内部で固定されるようにしなくても、表面にリード２２が出ていても良い。具体的には、第２実施形態で示した様な構成のスペーサ２０において、第２の基板２と対向する部位でもリード２２が表面に出た状態にし、この表面に出ている部位と第２の基板２の接続用ランド２ｂとを接続するようにしても良い。
【００４４】
また、第１実施形態では、第１及び第２の基板１、２と枠体２１とが接触する様な構成にしても良く、第２実施形態では、第１の基板１と枠体２１とが接触する様な構成にしても良い。また、２層の基板１、２を積層する例について示したが、３層以上の基板を積層しても良い。
【００４５】
また、この様なマルチチップ半導体装置を製造する際は、第１の基板１に各種の部品を搭載する際に、同時にスペーサ２０を実装しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るマルチチップ半導体装置の概略断面図である。
【図２】本発明の第１実施形態に係るスペーサの平面図である。
【図３】本発明の第１実施形態に係るスペーサの製造方法を示す概略図である。
【図４】図３に続く工程を示す概略図である。
【図５】図４に続く工程を示す概略図である。
【図６】本発明の第２実施形態に係るスペーサの概略図である。
【図７】本発明の第２実施形態に係るマルチチップ半導体装置を部分的に示す概略断面図である。
【図８】従来のマルチチップ半導体装置の概略断面図である。
【図９】従来のマルチチップ半導体装置で用いる枠体を示す図である。
【符号の説明】
１…第１の基板、１ｂ…接続用ランド（第１のランド）、２…第２の基板、
２ｂ…接続用ランド（第２のランド）、３〜５…電子部品、２０…スペーサ、
２２…リード。
【図１】
0004572467.tif 000002
【図２】
0004572467.tif 000003
【図３】
0004572467.tif 000004
【図４】
0004572467.tif 000005
【図５】
0004572467.tif 000006
【図６】
0004572467.tif 000007
【図７】
0004572467.tif 000008
【図８】
0004572467.tif 000009
【図９】
0004572467.tif 000010