(57)【特許請求の範囲】
【請求項１】
第１の信号経路と第２の信号経路とのモニタを行う回線モニタ装置において、
前記第１の信号経路のデータを取り込む第１のデータ取込部と、
前記第１のデータ取込部が前記データの取り込みを開始する時刻である第１の開始時刻と、前記第１のデータ取込部が前記データの取り込みを終了する時刻である第１の終了時刻とを検出し、かつ、前記第１の開始時刻から前記第１の終了時刻までの期間には第１の検出信号を出力する第１の検出部と、
前記第２の信号経路のデータを取り込む第２のデータ取込部と、
前記第２のデータ取込部が前記データの取り込みを開始する時刻である第２の開始時刻と、前記第２のデータ取込部が前記データの取り込みを終了する時刻である第２の終了時刻とを検出し、かつ、前記第２の開始時刻から前記第２の終了時刻までの期間には第２の検出信号を出力する第２の検出部と、
前記第１の検出信号と前記第２の検出信号とが共に出力されるときには、前記第１のデータ取込部によって取り込まれたデータと、前記第２のデータ取込部によって取り込まれたデータとが同時に受信されたデータであると判定し、同時受信信号を出力する同時判定部と、
前記同時判定部が前記同時受信信号を出力するときには、前記第１のデータ取込部によって取り込まれたデータと、前記第２のデータ取込部によって取り込まれたデータとのそれぞれに、同時受信を示すフラグを付加するデータ生成部とを備えたことを特徴とする回線モニタ装置。
【請求項２】
前記第１の信号経路と前記第２の信号経路とを非同期通信用の信号経路とし、
前記第１の検出部は、スタートビットを検出したときには前記第１のデータ取込部が前記データの取り込みを開始すると判定し、ストップビットを検出したときには前記第１のデータ取込部が前記データの取り込みを終了すると判定し、
前記第２の検出部は、スタートビットを検出したときには前記第２のデータ取込部が前記データの取り込みを開始すると判定し、ストップビットを検出したときには前記第２のデータ取込部が前記データの取り込みを終了すると判定することを特徴とする請求項１記載の回線モニタ装置。
【請求項３】
前記第１の信号経路と前記第２の信号経路とを同期通信用の信号経路とし、
前記第１の検出部は、同期キャラクタを検出したときには前記第１のデータ取込部が前記データの取り込みを開始すると判定し、開放キャラクタを検出したときには前記第１のデータ取込部が前記データの取り込みを終了すると判定し、
前記第２の検出部は、同期キャラクタを検出したときには前記第２のデータ取込部が前記データの取り込みを開始すると判定し、開放キャラクタを検出したときには前記第２のデータ取込部が前記データの取り込みを終了すると判定することを特徴とする請求項１記載の回線モニタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一対の装置間に設けられる信号回線等をモニタする回線モニタ装置に係り、より詳細には、２つの信号経路から受信されたデータが、同時に受信されたデータであるかどうかを調べる回線モニタ装置に関するものである。
【０００２】
【従来の技術】
２つの装置間を接続する双方向性のシリアル通信回線において、双方の装置から送信されたデータが、同時に送信されたデータであるかどうかを調べる装置がある。このような装置の１つに、特開昭６１−２５１２５７号公報に開示された技術がある。この技術においては、一方の伝送路においてデータを受信した時刻と、他方の伝送路においてデータを受信した時刻との時間差を検出している。そして、検出した時間差を基準値と比較し、基準値以内であるときには、同時に送信されたデータであると判定する判定手段を設けている。また、判定手段における判定の基準値を、通信速度に応じて変更可能としている。このため、通信速度が変化したときでも、２つのデータが同時に送信されたデータであるかどうかを、適正に判定できるようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら上記技術を用いた場合では、以下に示す問題を生じていた。すなわち、判定手段における基準値は、通信速度に対応して設定されるが、この基準値の設定が難しく、同時に送信されたデータであっても、同時に送信されたデータではないと判定される可能性や、同時に送信されていないデータであるにも関わらず、同時に送信されたデータであると判定される場合がある。また、装置によっては、通信速度にばらつきがあるが、このばらつきの影響を除去することが困難となっている。
【０００４】
本発明は上記課題を解決するため創案されたものであって、その目的は、２つの信号経路のそれぞれにおけるデータの受信開始時から受信終了時までの期間に、重なる期間が生じるときには、２つの信号経路のそれぞれから受信したデータを、同時に受信したデータであると判定することにより、基準値の設定の煩わしさを無くすとともに、通信速度が異なるときでも、同時判定を精度よく行うことができ、同時に受信したデータについては、同時受信を示すフラグを付加することにより、同時受信されたデータの処理を容易にすることのできる回線モニタ装置を提供することにある。
【０００６】
また、上記目的に加え、非同期通信方式において、データの同時受信の判定を行うことのできる回線モニタ装置を提供することにある。
【０００７】
また、上記目的に加え、同期通信方式において、データの同時受信の判定を行うことのできる回線モニタ装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため本発明に係る回線モニタ装置は、第１の信号経路と第２の信号経路とのモニタを行う回線モニタ装置に適用し、前記第１の信号経路のデータを取り込む第１のデータ取込部と、前記第１のデータ取込部が前記データの取り込みを開始する時刻である第１の開始時刻と、前記第１のデータ取込部が前記データの取り込みを終了する時刻である第１の終了時刻とを検出し、かつ、前記第１の開始時刻から前記第１の終了時刻までの期間には第１の検出信号を出力する第１の検出部と、前記第２の信号経路のデータを取り込む第２のデータ取込部と、前記第２のデータ取込部が前記データの取り込みを開始する時刻である第２の開始時刻と、前記第２のデータ取込部が前記データの取り込みを終了する時刻である第２の終了時刻とを検出し、かつ、前記第２の開始時刻から前記第２の終了時刻までの期間には第２の検出信号を出力する第２の検出部と、前記第１の検出信号と前記第２の検出信号とが共に出力されるときには、前記第１のデータ取込部によって取り込まれたデータと、前記第２のデータ取込部によって取り込まれたデータとが同時に受信されたデータであると判定し、同時受信信号を出力する同時判定部と、前記同時判定部が前記同時受信信号を出力するときには、前記第１のデータ取込部によって取り込まれたデータと、前記第２のデータ取込部によって取り込まれたデータとのそれぞれに、同時受信を示すフラグを付加するデータ生成部とを備えている。
【０００９】
すなわち、前記第１の検出部は、前記第１のデータ取込部がデータの取り込みを開始するときから終了するまでの期間では、前記第１の検出信号を出力する。また、前記第２の検出部は、前記第２のデータ取込部がデータの取り込みを開始するときから終了するまでの期間では、前記第２の検出信号を出力する。そして、前記同時判定部は、前記第１の検出信号と前記第２の検出信号とが共に出力されるときには、前記同時受信信号を出力する。従って、前記同時受信信号は、前記第１の信号経路のデータと前記第２の信号経路のデータとが、同時刻のデータであることを示す信号となる。
【００１１】
しかも、前記同時判定部が前記同時受信信号を出力するときには、前記第１のデータ取込部によって取り込まれたデータと、前記第２のデータ取込部によって取り込まれたデータとのそれぞれに、同時受信を示すフラグを付加する前記データ生成部を備えているので、前記第１のデータ取込部によって取り込まれたデータに、同時受信を示すフラグが付加されている場合には、前記第２のデータ取込部によって取り込まれたデータにも、同時受信を示すフラグが付加されていることが示される。そして、この２つのデータが、同時に受信されたデータであることが示される。
【００１２】
また、上記構成に加え、前記第１の信号経路と前記第２の信号経路とを非同期通信用の信号経路とし、前記第１の検出部は、スタートビットを検出したときには前記第１のデータ取込部が前記データの取り込みを開始すると判定し、ストップビットを検出したときには前記第１のデータ取込部が前記データの取り込みを終了すると判定し、前記第２の検出部は、スタートビットを検出したときには前記第２のデータ取込部が前記データの取り込みを開始すると判定し、ストップビットを検出したときには前記第２のデータ取込部が前記データの取り込みを終了すると判定する。
【００１３】
すなわち、非同期通信においては、データのそれぞれは、スタートビットとストップビットとに挟まれる。従って、データのそれぞれを単位として、同時に受信されたかどうかが判定される。
【００１４】
また、上記構成に加え、前記第１の信号経路と前記第２の信号経路とを同期通信用の信号経路とし、前記第１の検出部は、同期キャラクタを検出したときには前記第１のデータ取込部が前記データの取り込みを開始すると判定し、開放キャラクタを検出したときには前記第１のデータ取込部が前記データの取り込みを終了すると判定し、前記第２の検出部は、同期キャラクタを検出したときには前記第２のデータ取込部が前記データの取り込みを開始すると判定し、開放キャラクタを検出したときには前記第２のデータ取込部が前記データの取り込みを終了すると判定する。
【００１５】
すなわち、同期通信においては、パケットデータ等のデータのそれぞれは、同期キャラクタと開放キャラクタとに挟まれる。従って、パケットデータ等のデータのそれぞれを単位として、同時に受信されたかどうかが判定される。
【００１６】
【発明の実施の形態】
以下に本発明の実施例の形態を、図面を参照しつつ説明する。
【００１７】
図１は、本発明に係る回線モニタ装置の第１の実施形態の電気的構成を示すブロック線図、図３は、第１の実施形態の外観を示す説明図である。
【００１８】
図において、コネクタ１９およびコネクタ２９は、共に、ＲＳ−２３２Ｃ用のコネクタとなっている。そして、コネクタ１９には第１の外部装置５１が接続される。また、コネクタ２９には第２の外部装置５２が接続される。
【００１９】
そして、第１の外部装置５１が送信するデータは、コネクタ１９、インタフェース回路２５、およびコネクタ２９を経由する第１の信号経路４１を介して、第２の外部装置５２に導かれる。また、第２の外部装置５２が送信するデータは、コネクタ２９、インタフェース回路２５、およびコネクタ１９を経由する第２の信号経路４２を介して、第１の外部装置５１に導かれる。
【００２０】
なお、第１の外部装置５１と第２の外部装置５２とは、非同期方式の通信を行う構成となっている。
【００２１】
インタフェース回路２５は、第１の信号経路４１を分岐し、分岐した信号を第１の検出部１１に導く。また、第２の信号経路４２を分岐し、分岐した信号を第２の検出部１２に導く。また、第１の信号経路４１や第２の信号経路４２の経路を切り換えることにより、送信処理部１３の出力を、コネクタ２９に至る第１の信号経路４１や、コネクタ１９に至る第２の信号経路４２に導くブロックとなっている。
【００２２】
なお、このとき、インタフェース回路２５は、レベル変換を行うことにより、第１の信号経路４１および第２の信号経路４２の各信号レベルと、第１の検出部１１、第２の検出部１２、および送信処理部１３の各信号レベルとの整合を行う。
【００２３】
第１の検出部１１は、第１の外部装置５１が第１の信号経路４１に送信したデータを、第１のデータ取込部２１が取り込みを開始する時刻（第１の開始時刻）を検出する。また、前記データを、第１のデータ取込部２１が取り込みを終了する時刻（第１の終了時刻）を検出する。そして、検出した第１の開始時刻から第１の終了時刻までの期間には、第１の検出信号（Ｈレベル）を同時判定部２に出力する。また、第１の信号経路４１に現れたデータについては、変更することなく、第１のデータ取込部２１に出力する。
【００２４】
詳細には、第１の検出部１１は、第１の信号経路４１にスタートビットが現れたときには、第１のデータ取込部２１がデータの取り込みを開始する時刻であると判定する。また、第１の信号経路４１にストップビットが現れたときには、第１のデータ取込部２１がデータの取り込みを終了すると判定する。
【００２５】
第１のデータ取込部２１は、第１の検出部１１を介して導かれたシリアルデータをパラレルデータに変換するブロックとなっている。そして、変換したパラレルデータをデータ生成部３に出力する。
【００２６】
第２の検出部１２は、第２の外部装置５２が第２の信号経路４２に送信したデータを、第２のデータ取込部２２が取り込みを開始する時刻（第２の開始時刻）を検出する。また、前記データを、第２のデータ取込部２２が取り込みを終了する時刻（第２の終了時刻）を検出する。そして、検出した第２の開始時刻から第２の終了時刻までの期間には、第２の検出信号（Ｈレベル）を同時判定部２に出力する。また、第２の信号経路４２に現れたデータについては、変更することなく、第２のデータ取込部２２に出力する。
【００２７】
詳細には、第２の検出部１２は、第２の信号経路４２にスタートビットが現れたときには、第２のデータ取込部２２がデータの取り込みを開始する時刻であると判定する。また、第２の信号経路４２にストップビットが現れたときには、第２のデータ取込部２２がデータの取り込みを終了すると判定する。
【００２８】
第２のデータ取込部２２は、第２の検出部１２を介して導かれたシリアルデータをパラレルデータに変換するブロックとなっている。そして、変換したパラレルデータをデータ生成部３に出力する。
【００２９】
同時判定部２は、第１の検出信号と第２の検出信号とが共に出力されるとき（第１の検出部１１の出力と第２の検出部１２の出力とが共にＨレベルとなるとき）には、同時であると判定するブロックとなっている。すなわち、第１のデータ取込部２１によって取り込まれたデータと、第２のデータ取込部２２によって取り込まれたデータとが、同時に受信されたデータであると判定する。そして、同時に受信されたデータであると判定したときには、同時受信信号（値１）をデータ生成部３に出力する。
【００３０】
また、同時判定部２は、第１の検出信号、または第２の検出信号の一方のみが出力されるとき（第１の検出部１１の出力、または第２の検出部１２の出力の一方のみがＨレベルとなるとき）には、同時ではないと判定する。すなわち、第１のデータ取込部２１によって取り込まれたデータと、第２のデータ取込部２２によって取り込まれたデータとは、同時に受信されたデータではないと判定し、同時判定部２に値０を出力する。
【００３１】
データ生成部３は、第１のデータ取込部２１から出力されたデータ、および第２のデータ取込部２２から出力されたデータのそれぞれについて、フラグを付加するブロックとなっている。詳細には、データ生成部３は、図２に示すように、２種のフラグ３０１，３０２を付加したデータを生成する。そして、生成したデータをＦＩＦＯ４に送出し、記憶させる。また、データがＦＩＦＯ４に記憶されたことをＣＰＵ５に示すため、ＣＰＵ５にインタラプト信号を送出する。
【００３２】
データ生成部３が付加するフラグ３０１，３０２について説明すると、フラグ３０１は、第１の信号経路４１のデータであるのか、あるいは第２の信号経路４２のデータであるのかを示すフラグとなっている。また、フラグ３０２は、値１でもって、同時に受信されたデータであることを示し、値０でもって、同時には受信されなかったデータであることを示す。
【００３３】
このため、データ生成部３は、同時判定部２が同時受信信号（値１）を出力するときには、第１のデータ取込部２１から出力されたデータに付加するフラグ３０１には、第１の信号経路４１を示す値を格納する。また、フラグ３０２には、同時に受信されたデータであることを示す値１を格納する。かつ、第２のデータ取込部２２から出力されたデータに付加するフラグ３０１には、第２の信号経路４２を示す値を格納する。また、フラグ３０２には、同時に受信されたデータであることを示す値１を格納する。
【００３４】
ＦＩＦＯ４は、データを一時的に蓄えるメモリであり、データ生成部３から送出された順序と同一順序でもって、記憶していたデータをＣＰＵ５に出力する。また、送信処理部１３は、第１の外部装置５１、あるいは第２の外部装置５２にデータを送信するためのブロックとなっている。
【００３５】
ＲＡＭ６は、第１の信号経路４１および第２の信号経路４２から受信したデータを記憶するためのブロックとなっている。また、送信処理部１３を介して送信するためのデータを記憶する。ＲＯＭ７は、ＣＰＵ５により実行されるプログラムが格納されたブロックとなっている。
【００３６】
ＬＥＤ部８は、回線モニタ装置３２のパネル３２１（図３参照）に設けられた複数のＬＥＤからなるブロックとなっており、第１の信号経路４１および第２の信号経路４２の状態を表示する。また、ＬＣＤドライバ９は、ＬＣＤ１０を駆動するためのブロックとなっており、ＣＰＵ５から出力される文字等をＬＣＤ１０に表示させる。また、キーボード３０は、複数のキースイッチからなるブロックとなっており、各種の指示が入力される。
【００３７】
ＣＰＵ５は、回線モニタ装置としての主要動作を制御するためのブロックとなっている。このため、ＦＩＦＯ４にデータが記憶されたときには、記憶されたデータを読み出す。そして、読み出したデータのフラグ３０１，３０２に基づいた表示方法でもって、データをＬＣＤ１０に表示させる。
【００３８】
以下に補足的な説明を行うと、図３に示す基板３３は、コネクタ１９，２９、およびインタフェース回路２５等が搭載されたブロックとなっており、装置本体のスロットに装着される。
【００３９】
図４、図５は、第１の実施形態の主要信号のタイミングを示すタイミグチャート、図６は、ＬＣＤ１０の表示の様子を示す説明である。必要に応じてこれらの図を参照しつつ、第１の実施形態の動作を説明する。
【００４０】
第１の外部装置５１と第２の外部装置５２とが、第１の信号経路４１と第２の信号経路４２とを介して通信を行うとき、第１の信号経路４１の信号が第１の検出部１１に導かれる。また、第２の信号経路４２の信号が第２の検出部１２に導かれる。
【００４１】
第１の検出部１１は、第１の信号経路４１に、図４に示すスタートビット４１１が現れたことを検出すると、同時判定部２に出力する信号６１のレベルを、ＬレベルからＨレベルに変化させる。そして、第１の信号経路４１にストップビット４１２が現れたことを検出したときには、信号６１のレベルを、ＨレベルからＬレベルに変化させる。
【００４２】
一方、第１のデータ取込部２１は、上記したスタートビット４１１とストップビット４１２とに挟まれたデータを取り込み、取り込んだデータをデータ生成部３に出力する。
【００４３】
第２の検出部１２は、第２の信号経路４２に、スタートビット４２１が現れたことを検出すると、同時判定部２に出力する信号６２のレベルを、ＬレベルからＨレベルに変化させる。そして、第２の信号経路４２にストップビット４２２が現れたことを検出したときには、信号６２のレベルを、ＨレベルからＬレベルに変化させる。
【００４４】
一方、第２のデータ取込部２２は、スタートビット４２１とストップビット４２２とに挟まれたデータを取り込み、取り込んだデータをデータ生成部３に出力する。
【００４５】
同時判定部２は、第１の検出部１１から出力される信号６１がＨレベルとなる期間と、第２の検出部１２から出力される信号６２がＨレベルとなる期間とに、重なる期間が生じたことから、同時であると判定し、同時受信信号（値１）をデータ生成部３に出力する。
【００４６】
データ生成部３は、第１のデータ取込部２１から出力されたデータに付加するフラグ３０１に、第１の信号経路４１であることを示す『ＳＤ』を格納する。また、フラグ３０２には、同時受信であることを示す値１を格納する。そして、フラグ３０１，３０２を付加したデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【００４７】
インタラプト信号によりデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたデータを読み出す。そして、読み出したデータのフラグ３０２が値１であることから、第２の信号経路４２において、同時に受信されたデータがあると判定する。
【００４８】
また、第２のデータ取込部２２からデータが出力されたときには、データ生成部３は、上記データに付加するフラグ３０１に、第２の信号経路４２であることを示す『ＲＤ』を格納する。また、フラグ３０２には、同時受信であることを示す値１を格納する。そして、フラグ３０１，３０２を付加したデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【００４９】
インタラプト信号によりデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたデータを読み出す。そして、読み出したデータのフラグ３０２が値１であることから、このデータが、先程読み出したデータ（第１の信号経路４１からのデータ）と同時に、第２の信号経路４２において受信されたデータであると判定する。
【００５０】
この判定を行ったＣＰＵ５は、上記した２つのデータを、同時受信のデータとして、ＲＡＭ６に一時記憶させる。そして、表示用のタイミングに併せて、ＬＣＤドライバ９を制御することにより、ＲＡＭ６に記憶させた２つのデータを、ＬＣＤ１０に表示させる。
【００５１】
なお、第１の信号経路４１から受信されたデータが文字『Ａ』であり、第２の信号経路４２から受信されたデータが文字『Ｕ』であるとすると、これらの文字は、同時受信であることを示すため、ＬＣＤ１０において、同一カラム１０１（図６参照）に表示される。
【００５２】
次に、図５を参照しつつ、第１の信号経路４１において受信されたデータと、第２の信号経路４２において受信されたデータとが、同時とならない場合の動作について説明する。
【００５３】
第１の検出部１１は、第１の信号経路４１に、図５に示すスタートビット４１３が現れたことを検出すると、同時判定部２に出力する信号６１のレベルを、ＬレベルからＨレベルに変化させる。そして、第１の信号経路４１にストップビット４１４が現れたことを検出したときには、信号６１のレベルを、ＨレベルからＬレベルに変化させる。
【００５４】
一方、第１のデータ取込部２１は、上記したスタートビット４１３とストップビット４１４とに挟まれたデータを取り込み、取り込んだデータをデータ生成部３に出力する。
【００５５】
第２の検出部１２は、第２の信号経路４２に、スタートビット４２３が現れたことを検出すると、同時判定部２に出力する信号６２のレベルを、ＬレベルからＨレベルに変化させる。そして、第２の信号経路４２にストップビット４２４が現れたことを検出したときには、信号６２のレベルを、ＨレベルからＬレベルに変化させる。
【００５６】
一方、第２のデータ取込部２２は、スタートビット４２３とストップビット４２４とに挟まれたデータを取り込み、取り込んだデータをデータ生成部３に出力する。
【００５７】
同時判定部２は、第１の検出部１１から出力される信号６１がＨレベルとなる期間と、第２の検出部１２から出力される信号６２がＨレベルとなる期間とに、重なる期間がないことから、同時ではないと判定し、同時受信信号をデータ生成部３に出力しない（同時受信ではないことを示す値０を出力する）。
【００５８】
データ生成部３は、第１のデータ取込部２１から出力されたデータに付加するフラグ３０１に、第１の信号経路４１であることを示す『ＳＤ』を格納する。また、フラグ３０２には、同時受信ではないことを示す値０を格納する。そして、フラグ３０１，３０２を付加したデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【００５９】
インタラプト信号によりデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたデータを読み出す。そして、読み出したデータのフラグ３０２が値０であることから、第２の信号経路４２からは、同時にデータが受信されなかったと判定する。そして、この判定を行ったＣＰＵ５は、ＦＩＦＯ４から読み出したデータを、ＲＡＭ６に一時記憶させる。
【００６０】
また、第２のデータ取込部２２からデータが出力されたときには、データ生成部３は、上記データに付加するフラグ３０１に、第２の信号経路４２であることを示す『ＲＤ』を格納する。また、フラグ３０２には、同時受信ではないことを示す値０を格納する。そして、フラグ３０１，３０２を付加したデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【００６１】
インタラプト信号によりデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたデータを読み出す。そして、読み出したデータのフラグ３０２が値０であることから、第１の信号経路４１からは、同時にデータが受信されなかったと判定する。そして、この判定を行ったＣＰＵ５は、ＦＩＦＯ４から読み出したデータを、ＲＡＭ６に一時記憶させる。
【００６２】
そして後、ＣＰＵ５は、表示用のタイミングに併せて、ＬＣＤドライバ９を制御することにより、ＲＡＭ６に記憶させた２つのデータを、ＬＣＤ１０に表示させる。
【００６３】
なお、第１の信号経路４１から受信されたデータが文字『Ｂ』であり、第２の信号経路４２から受信されたデータが文字『Ｘ』であるとすると、これらの文字は、同時受信ではないことを示すため、ＬＣＤ１０において、互いに異なるカラム１０２，１０３に表示される。
【００６４】
以上で第１の実施形態の説明を終了し、続いて、第２の実施形態について説明する。なお、第２の実施形態は、電気的構成として示すときには、図１に示す構成と同一となる。なお、第１の外部装置５１と第２の外部装置５２とは、同期方式の通信を行う構成となっている。
【００６５】
第１の検出部１１は、第１の外部装置５１が第１の信号経路４１に送信したパケットデータを、第１のデータ取込部２１が取り込みを開始する時刻（第１の開始時刻）を検出する。また、前記パケットデータを、第１のデータ取込部２１が取り込みを終了する時刻（第１の終了時刻）を検出する。そして、検出した第１の開始時刻から第１の終了時刻までの期間には、第１の検出信号（Ｈレベル）を同時判定部２に出力する。また、第１の信号経路４１に現れたパケットデータについては、変更することなく、第１のデータ取込部２１に出力する。
【００６６】
詳細には、第１の検出部１１は、第１の信号経路４１に、パケットデータの開始を示す同期キャラクタが現れたときには、第１のデータ取込部２１がパケットデータの取り込みを開始する時刻であると判定する。また、第１の信号経路４１に、パケットデータの終了を示す開放キャラクタが現れたときには、第１のデータ取込部２１がパケットデータの取り込みを終了すると判定する。
【００６７】
第１のデータ取込部２１は、第１の検出部１１を介して導かれたシリアルデータをパラレルデータに変換するブロックとなっている。そして、変換したパラレルデータをデータ生成部３に出力する。
【００６８】
第２の検出部１２は、第２の外部装置５２が第２の信号経路４２に送信したパケットデータを、第２のデータ取込部２２が取り込みを開始する時刻（第２の開始時刻）を検出する。また、前記パケットデータを、第２のデータ取込部２２が取り込みを終了する時刻（第２の終了時刻）を検出する。そして、検出した第２の開始時刻から第２の終了時刻までの期間には、第２の検出信号（Ｈレベル）を同時判定部２に出力する。また、第２の信号経路４２に現れたパケットデータについては、変更することなく、第２のデータ取込部２２に出力する。
【００６９】
詳細には、第２の検出部１２は、第２の信号経路４２に、パケットデータの開始を示す同期キャラクタが現れたときには、第２のデータ取込部２２がパケットデータの取り込みを開始する時刻であると判定する。また、第２の信号経路４２に、パケットデータの終了を示す開放キャラクタが現れたときには、第２のデータ取込部２２がパケットデータの取り込みを終了すると判定する。
【００７０】
第２のデータ取込部２２は、第２の検出部１２を介して導かれたシリアルデータをパラレルデータに変換するブロックとなっている。そして、変換したパラレルデータをデータ生成部３に出力する。
【００７１】
同時判定部２は、第１の検出信号と第２の検出信号とが共に出力されるとき（第１の検出部１１の出力と第２の検出部１２の出力とが共にＨレベルとなるとき）には、同時であると判定するブロックとなっている。すなわち、第１のデータ取込部２１によって取り込まれたパケットデータと、第２のデータ取込部２２によって取り込まれたパケットデータとが、同時に受信されたパケットデータであると判定する。そして、同時に受信されたパケットデータであると判定したときには、同時受信信号（値１）をデータ生成部３に出力する。
【００７２】
また、同時判定部２は、第１の検出信号、または第２の検出信号の一方のみが出力されるとき（第１の検出部１１の出力、または第２の検出部１２の出力の一方のみがＨレベルとなるとき）には、同時ではないと判定する。すなわち、第１のデータ取込部２１によって取り込まれたパケットデータと、第２のデータ取込部２２によって取り込まれたパケットデータとは、同時に受信されたパケットデータではないと判定し、同時判定部２に値０を出力する。
【００７３】
データ生成部３は、第１のデータ取込部２１から出力されたパケットデータ、および第２のデータ取込部２２から出力されたパケットデータのそれぞれについて、フラグを付加するブロックとなっている。詳細には、データ生成部３は、図２に示すように、パケットデータに２種のフラグ３０１，３０２を付加したデータを生成する。そして、生成したデータをＦＩＦＯ４に送出し、記憶させる。また、パケットデータがＦＩＦＯ４に記憶されたことをＣＰＵ５に示すため、ＣＰＵ５にインタラプト信号を送出する。
【００７４】
データ生成部３が付加するフラグ３０１，３０２について説明すると、フラグ３０１は、第１の信号経路４１のパケットデータであるのか、あるいは第２の信号経路４２のパケットデータであるのかを示すフラグとなっている。また、フラグ３０２は、値１でもって、同時に受信されたパケットデータであることを示し、値０でもって、同時には受信されなかったパケットデータであることを示す。
【００７５】
このため、データ生成部３は、同時判定部２が同時受信信号（値１）を出力するとき、第１のデータ取込部２１から出力されたパケットデータに付加するフラグ３０１には、第１の信号経路４１を示す値を格納する。また、フラグ３０２には、同時に受信されたデータであることを示す値１を格納する。かつ、第２のデータ取込部２２から出力されたパケットデータに付加するフラグ３０１には、第２の信号経路４２を示す値を格納する。また、フラグ３０２には、同時に受信されたパケットデータであることを示す値１を格納する。
【００７６】
ＦＩＦＯ４、ＲＡＭ６、ＲＯＭ７、ＬＥＤ部８、ＬＣＤドライバ９、ＬＣＤ１０、およびキーボード３０は、第１の実施形態の構成と同一となっている。
【００７７】
ＣＰＵ５は、回線モニタ装置としての主要動作を制御するためのブロックとなっている。このため、ＦＩＦＯ４にパケットデータが記憶されたときには、記憶されたパケットデータを読み出す。そして、読み出したパケットデータのフラグ３０１，３０２に基づいた表示方法でもって、パケットデータをＬＣＤ１０に表示させる。
【００７８】
図７、図８は、第２の実施形態の主要信号のタイミングを示すタイミグチャートである。必要に応じてこれらの図を参照しつつ、第２の実施形態の動作を説明する。
【００７９】
第１の外部装置５１と第２の外部装置５２とが、第１の信号経路４１と第２の信号経路４２とを介して通信を行うとき、第１の信号経路４１の信号が第１の検出部１１に導かれる。また、第２の信号経路４２の信号が第２の検出部１２に導かれる。
【００８０】
第１の検出部１１は、第１の信号経路４１に、図７に示す同期キャラクタ４１５が現れたことを検出すると、同時判定部２に出力する信号６１のレベルを、ＬレベルからＨレベルに変化させる。そして、第１の信号経路４１に開放キャラクタ４１６が現れたことを検出したときには、信号６１のレベルを、ＨレベルからＬレベルに変化させる。
【００８１】
一方、第１のデータ取込部２１は、上記した同期キャラクタ４１５と開放キャラクタ４１６とに挟まれたパケットデータを取り込み、取り込んだパケットデータをデータ生成部３に出力する。
【００８２】
第２の検出部１２は、第２の信号経路４２に、同期キャラクタ４２５が現れたことを検出すると、同時判定部２に出力する信号６２のレベルを、ＬレベルからＨレベルに変化させる。そして、第２の信号経路４２に開放キャラクタ４２６が現れたことを検出したときには、信号６２のレベルを、ＨレベルからＬレベルに変化させる。
【００８３】
一方、第２のデータ取込部２２は、同期キャラクタ４２５と開放キャラクタ４２６とに挟まれたデータを取り込み、取り込んだデータをデータ生成部３に出力する。
【００８４】
同時判定部２は、第１の検出部１１から出力される信号６１がＨレベルとなる期間と、第２の検出部１２から出力される信号６２がＨレベルとなる期間とに、重なる期間が生じたことから、同時であると判定し、同時受信信号（値１）をデータ生成部３に出力する。
【００８５】
データ生成部３は、第１のデータ取込部２１から出力されたパケットデータに付加するフラグ３０１に、第１の信号経路４１であることを示す『ＳＤ』を格納する。また、フラグ３０２には、同時受信であることを示す値１を格納する。そして、フラグ３０１，３０２を付加したパケットデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にパケットデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【００８６】
インタラプト信号によりパケットデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたパケットデータを読み出す。そして、読み出したパケットデータのフラグ３０２が値１であることから、第２の信号経路４２において、同時に受信されたパケットデータがあると判定する。
【００８７】
また、第２のデータ取込部２２からパケットデータが出力されたときには、データ生成部３は、上記パケットデータに付加するフラグ３０１に、第２の信号経路４２であることを示す『ＲＤ』を格納する。また、フラグ３０２には、同時受信であることを示す値１を格納する。そして、フラグ３０１，３０２を付加したパケットデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にパケットデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【００８８】
インタラプト信号によってパケットデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたパケットデータを読み出す。そして、読み出したパケットデータのフラグ３０２が値１であることから、このパケットデータが、先程読み出したパケットデータ（第１の信号経路４１からのパケットデータ）と同時刻において、第２の信号経路４２から受信されたパケットデータであると判定する。
【００８９】
この判定を行ったＣＰＵ５は、上記した２つのパケットデータを、同時受信のパケットデータとして、ＲＡＭ６に一時記憶させる。そして、表示用のタイミングに併せて、ＬＣＤドライバ９を制御することにより、ＲＡＭ６に記憶させた２つのパケットデータを、ＬＣＤ１０に表示させる。
【００９０】
なお、パケットデータをＬＣＤ１０に表示するときには、第１の信号経路４１において受信されたパケットデータと、第２の信号経路４２において受信されたパケットデータとは、同一カラムに表示される。すなわち、表示において、同時受信されたパケットデータであることが示されることになる。
【００９１】
次に、図８を参照しつつ、第１の信号経路４１において受信されたパケットデータと、第２の信号経路４２において受信されたパケットデータとが、同時とならない場合の動作について説明する。
【００９２】
第１の検出部１１は、第１の信号経路４１に、図８に示す同期キャラクタ４１７が現れたことを検出すると、同時判定部２に出力する信号６１のレベルを、ＬレベルからＨレベルに変化させる。そして、第１の信号経路４１に開放キャラクタ４１８が現れたことを検出したときには、信号６１のレベルを、ＨレベルからＬレベルに変化させる。
【００９３】
一方、第１のデータ取込部２１は、上記した同期キャラクタ４１７と開放キャラクタ４１８とに挟まれたデータを取り込み、取り込んだデータをデータ生成部３に出力する。
【００９４】
第２の検出部１２は、第２の信号経路４２に同期キャラクタ４２７が現れたことを検出すると、同時判定部２に出力する信号６２のレベルを、ＬレベルからＨレベルに変化させる。そして、第２の信号経路４２に同期キャラクタ４２８が現れたことを検出したときには、信号６２のレベルを、ＨレベルからＬレベルに変化させる。
【００９５】
一方、第２のデータ取込部２２は、同期キャラクタ４２７と開放キャラクタ４２８とに挟まれたデータを取り込み、取り込んだデータをデータ生成部３に出力する。
【００９６】
同時判定部２は、第１の検出部１１から出力される信号６１がＨレベルとなる期間と、第２の検出部１２から出力される信号６２がＨレベルとなる期間とに、重なる期間がないことから、同時ではないと判定し、同時受信信号をデータ生成部３に出力しない（同時受信ではないことを示す値０を出力する）。
【００９７】
データ生成部３は、第１のデータ取込部２１から出力されたパケットデータに付加するフラグ３０１に、第１の信号経路４１であることを示す『ＳＤ』を格納する。また、フラグ３０２には、同時受信ではないことを示す値０を格納する。そして、フラグ３０１，３０２を付加したパケットデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にパケットデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【００９８】
インタラプト信号によりパケットデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたパケットデータを読み出す。そして、読み出したパケットデータのフラグ３０２が値０であることから、第２の信号経路４２からは、同時にパケットデータが受信されなかったと判定する。そして、この判定を行ったＣＰＵ５は、ＦＩＦＯ４から読み出したパケットデータを、ＲＡＭ６に一時記憶させる。
【００９９】
また、第２のデータ取込部２２からパケットデータが出力されたときには、データ生成部３は、上記パケットデータに付加するフラグ３０１に、第２の信号経路４２であることを示す『ＲＤ』を格納する。また、フラグ３０２には、同時受信ではないことを示す値０を格納する。そして、フラグ３０１，３０２を付加したパケットデータをＦＩＦＯ４に書き込む。また、ＣＰＵ５に、ＦＩＦＯ４にデータを書き込んだことを知らせるため、インタラプト信号を出力する。
【０１００】
インタラプト信号によりデータの到着を知らされたＣＰＵ５は、ＦＩＦＯ４に書き込まれたパケットデータを読み出す。そして、読み出したパケットデータのフラグ３０２が値０であることから、第１の信号経路４１からは、同時にパケットデータが受信されなかったと判定する。そして、この判定を行ったＣＰＵ５は、ＦＩＦＯ４から読み出したパケットデータを、ＲＡＭ６に一時記憶させる。
【０１０１】
そして後、ＣＰＵ５は、表示用のタイミングに併せて、ＬＣＤドライバ９を制御することにより、ＲＡＭ６に記憶させた２つのパケットデータを、ＬＣＤ１０に表示させる。
【０１０２】
なお、上記した２つのパケットデータが、同時受信されたパケットデータではないことから、これらのパケットデータは、ＬＣＤ１０において、互いに異なるカラムに表示される。すなわち、表示において、同時受信ではないデータであることが示される。
【０１０３】
【発明の効果】
以上説明したように、本発明に係る回線モニタ装置は、第１の信号経路のデータを取り込む第１のデータ取込部と、第１のデータ取込部が前記データの取り込みを開始する時刻である第１の開始時刻と、第１のデータ取込部が前記データの取り込みを終了する時刻である第１の終了時刻とを検出すると共に、第１の開始時刻から第１の終了時刻までの期間には第１の検出信号を出力する第１の検出部と、第２の信号経路のデータを取り込む第２のデータ取込部と、第２のデータ取込部が前記データの取り込みを開始する時刻である第２の開始時刻と、第２のデータ取込部が前記データの取り込みを終了する時刻である第２の終了時刻とを検出すると共に、第２の開始時刻から第２の終了時刻までの期間には第２の検出信号を出力する第２の検出部と、第１の検出信号と第２の検出信号とが共に出力されるときには、第１のデータ取込部によって取り込まれたデータと、第２のデータ取込部によって取り込まれたデータとが同時に受信されたデータであると判定し、同時受信信号を出力する同時判定部とを備えている。従って、同時判定部から出力される同時受信信号は、第１の信号経路のデータと第２の信号経路のデータとが、同時刻のデータであることを示す信号となる。つまり、受信期間が重なるかどうかに基づく判定となるので、基準値の設定の煩わしさを無くすとともに、通信速度が異なるときでも、同時判定を精度よく行うことができる。
【０１０４】
また、同時判定部が同時受信信号を出力するときには、第１のデータ取込部によって取り込まれたデータと、第２のデータ取込部によって取り込まれたデータとのそれぞれに、同時受信を示すフラグを付加するデータ生成部を備えている。従って、第１のデータ取込部によって取り込まれたデータに、同時受信を示すフラグが付加されている場合には、第２のデータ取込部によって取り込まれたデータにも、同時受信を示すフラグが付加されていることが示される。そして、この２つのデータが、同時に受信されたデータであることが示される。このため、同時受信されたデータの処理を容易にすることができる。
【０１０５】
また、第１の信号経路と第２の信号経路とを非同期通信用の信号経路とし、第１の検出部は、スタートビットを検出したときには第１のデータ取込部が前記データの取り込みを開始すると判定し、ストップビットを検出したときには第１のデータ取込部が前記データの取り込みを終了すると判定し、第２の検出部は、スタートビットを検出したときには第２のデータ取込部が前記データの取り込みを開始すると判定し、ストップビットを検出したときには第２のデータ取込部が前記データの取り込みを終了すると判定する。従って、データのそれぞれを単位として、同時に受信されたかどうかが判定されるので、非同期通信方式において、データの同時受信の判定を行うことができる。
【０１０６】
また、第１の信号経路と第２の信号経路とを同期通信用の信号経路とし、第１の検出部は、同期キャラクタを検出したときには第１のデータ取込部が前記データの取り込みを開始すると判定し、開放キャラクタを検出したときには第１のデータ取込部が前記データの取り込みを終了すると判定し、第２の検出部は、同期キャラクタを検出したときには第２のデータ取込部が前記データの取り込みを開始すると判定し、開放キャラクタを検出したときには第２のデータ取込部が前記データの取り込みを終了すると判定する。従って、パケットデータ等のデータのそれぞれを単位として、同時に受信されたかどうかが判定されるので、同期通信方式において、データの同時受信の判定を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る回線モニタ装置の第１の実施形態の電気的構成を示すブロック線図である。
【図２】フラグが付加されたデータの構成を示す説明図である。
【図３】実施形態の外観を示す説明図である。
【図４】第１の実施形態の主要信号のタイミングを示すタイミグチャートである。
【図５】第１の実施形態の主要信号のタイミングを示すタイミグチャートである。
【図６】ＬＣＤの表示の様子を示す説明である。
【図７】第２の実施形態の主要信号のタイミングを示すタイミグチャートである。
【図８】第２の実施形態の主要信号のタイミングを示すタイミグチャートである。
【符号の説明】
２  同時判定部
３  データ生成部
８  ＬＥＤ部
１０  ＬＣＤ
１１  第１の検出部
１２  第２の検出部
１９，２９  ＲＳ−２３２Ｃ用のコネクタ
２１  第１のデータ取込部
２２  第２のデータ取込部
３０  キーボード
４１  第１の信号経路
４２  第２の信号経路
３０２  同時受信を示すフラグ
４１１，４１３  スタートビット
４２１，４２３  スタートビット
４１２，４１４  ストップビット
４２２，４２４  ストップビット
４１５，４１７  同期キャラクタ
４２５，４２７  同期キャラクタ
４１６，４１８  開放キャラクタ
４２６，４２８  開放キャラクタ
【図１】
0004426683.tif 000002
【図２】
0004426683.tif 000003
【図３】
0004426683.tif 000004
【図４】
0004426683.tif 000005
【図５】
0004426683.tif 000006
【図６】
0004426683.tif 000007
【図７】
0004426683.tif 000008
【図８】
0004426683.tif 000009