(57)【特許請求の範囲】
【請求項１】
ＤＱＰＳＫ変調された光信号を受信するＤＱＰＳＫ光受信回路であって、
受信した光信号を分岐する分岐手段と、
該分岐手段により分岐された光信号の一方について、一の位相変調成分を強度変調された電気信号に変換する第１の光電気変換手段と、
該分岐手段により分岐された光信号の他方について、前記一の位相変調成分と直交する位相変調成分を強度変調された電気信号に変換する第２の光電気変換手段と、
該第１の光電気変換手段の出力から、データ信号とクロック信号を再生する第１のデータ再生手段と、
該第２の光電気変換手段の出力から、データ信号を再生する第２のデータ再生手段と、
該第１のデータ再生手段からの出力データ信号と該第２のデータ再生手段からの出力データ信号の位相を一致させる位相一致手段と、
を備え、
前記位相一致手段は、
前記第１のデータ再生手段からの出力データ信号の位相と前記第２のデータ再生手段からの出力データの位相の中間の位相を持つクロック信号に同期したクロック信号を生成するクロック位相合成手段と、
前記第１のデータ再生手段からの出力データ信号を該クロック信号でラッチする第１のフリップフロップ手段と、
前記第２のデータ再生手段からの出力データ信号を該クロック信号でラッチする第２のフリップフロップ手段と、
からなることを特徴とするＤＱＰＳＫ光受信回路。
【請求項２】
ＤＱＰＳＫ変調された光信号を受信するＤＱＰＳＫ光受信回路であって、
受信した光信号を分岐する分岐手段と、
該分岐手段により分岐された光信号の一方について、一の位相変調成分を強度変調された電気信号に変換する第１の光電気変換手段と、
該分岐手段により分岐された光信号の他方について、前記一の位相変調成分と直交する位相変調成分を強度変調された電気信号に変換する第２の光電気変換手段と、
該第１の光電気変換手段の出力から、データ信号とクロック信号を再生する第１のデータ再生手段と、
該第２の光電気変換手段の出力から、データ信号を再生する第２のデータ再生手段と、
該第１のデータ再生手段からの出力データ信号と該第２のデータ再生手段からの出力データ信号の位相を一致させる位相一致手段と、
を備え、
前記位相一致手段は、前記第１のデータ再生手段からの出力クロック信号の位相を遅延させる遅延手段を備え、
前記第２のデータ再生手段は、該遅延された出力クロック信号を使用して、データ再生を行い、
該位相一致手段は、更に、該遅延された出力クロック信号の遅延量の半分の遅延量を有する半遅延クロック信号を使って、該第１のデータ再生手段からの出力データと該第２のデータ再生手段からの出力データをラッチする
ことを特徴とするＤＱＰＳＫ光受信回路。
【請求項３】
ＤＱＰＳＫ変調された光信号を受信するＤＱＰＳＫ光受信回路であって、
受信した光信号を分岐する分岐手段と、
該分岐手段により分岐された光信号の一方について、一の位相変調成分を強度変調された電気信号に変換する第１の光電気変換手段と、
該分岐手段により分岐された光信号の他方について、前記一の位相変調成分と直交する位相変調成分を強度変調された電気信号に変換する第２の光電気変換手段と、
該第１の光電気変換手段の出力から、データ信号とクロック信号を再生する第１のデータ再生手段と、
該第２の光電気変換手段の出力から、データ信号を再生する第２のデータ再生手段と、
該第１のデータ再生手段からの出力データ信号と該第２のデータ再生手段からの出力データ信号の位相を一致させる位相一致手段と、
を備え、
前記分岐手段によって分岐される光信号は、ＲＺ−ＤＱＰＳＫ信号であり、
前記第１のデータ再生手段と前記第２のデータ再生手段の前段に、光信号の強度変調成分に対応する信号成分を取り除くローパスフィルタが設けられることを特徴とするＤＱＰＳＫ光受信回路。
【請求項４】
前記位相一致手段は、前記第１のデータ再生手段の出力データ信号あるいは、前記第２のデータ再生手段の出力データ信号を遅延させることにより、両者の位相を一致させることを特徴とする請求項１〜３のいずれか一つに記載のＤＱＰＳＫ光受信回路。
【請求項５】
位相が一致された、前記第１のデータ再生手段と前記第２のデータ再生手段の出力データ信号を多重し、シリアルデータに変換するマルチプレクサ手段を更に備えることを特徴とする請求項１〜３のいずれか一つに記載のＤＱＰＳＫ光受信回路。
【請求項６】
前記ＤＱＰＳＫ変調光信号は、１シンボル前の信号に対する相対位相がπ／４、３π／４、−π／４、−３π／４のいずれかの値を取るように変調されていることを特徴とする請求項１〜３のいずれか一つに記載のＤＱＰＳＫ光受信回路。
【請求項７】
前記第１の光電気変換手段は、π／４遅延干渉計とバランスドフォトダイオードからなり、光信号の相対位相値がπ／４と−３π／４となっている成分を強度変調された電気信号に変換することを特徴とする請求項１〜３のいずれか一つに記載のＤＱＰＳＫ光受信回路。
【請求項８】
前記第２の光電気変換手段は、−π／４遅延干渉計とバランスドフォトダイオードからなり、光信号の相対位相値が−π／４と３π／４となっている成分を強度変調された電気信号に変換することを特徴とする請求項１〜３のいずれか一つに記載のＤＱＰＳＫ光受信回路。
【請求項９】
前記第１の光電気変換手段の出力データ信号と、前記第２の光電気変換手段の出力データ信号をそれぞれ増幅する増幅手段を更に備えることを特徴とする請求項１〜３のいずれか一つに記載のＤＱＰＳＫ光受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に長距離、超高速光通信用受信回路に関する。
【背景技術】
【０００２】
近年、ネットワークの利用が普及するにつれ、光通信ネットワークの帯域をもっと広く取りたいという要求が出てきた。光通信ネットワークは、幹線網等に用いられるため、長距離の通信が可能で、かつ、帯域の広い高速通信が可能でなくてはならない。しかし、従来の方法では、光ファイバの波長分散や非線形効果等の影響から、帯域をもっと広げる可能性に限界が生じることが唱えられていた。そこで、この問題を解決するために、このような物理的な効果を直接抑制する方法ではなく、光信号の変調方法を工夫することによって、帯域を広げようとする試みが提案された。この提案において光信号の変調方法として用いられる方法は、ＤＱＰＳＫ（Differential Quadrature Phase Shift Keying）変調方式と呼ばれる。なお、本発明では、ＤＱＰＳＫ変調方式の場合を例にとって、以下に説明するが、Ｍ値のＤＰＳＫ変調方式（Ｍは４以上）の場合にも同様に適用可能である。
【０００３】
図９は、従来のＤＱＰＳＫ用光受信回路構成を示す図である。
この構成は、特許文献１に記載されている。ＤＱＰＳＫ光受信機では、光スプリッタ１で分岐した光をそれぞれπ／４遅延干渉計２、−π／４遅延干渉計３と、それらにつながるバランスドフォトダイオード４−１、４−２を通し、信号の“１”と“０”の検波を行う（この検波は、ＤＡＴＡ１系、ＤＡＴＡ２系それぞれについて行う）。検波したＤＡＴＡ１、ＤＡＴＡ２をロジック処理部９で処理することにより、元の信号を復元する。
【０００４】
ＤＱＰＳＫ信号は、１シンボル前の信号に対する相対位相値として、π／４、３π／４、−π／４、−３π／４の光の位相を使っている。π／４遅延干渉計２と−π／４遅延干渉計３は、入力された光信号を２分岐し、一方の光信号に１シンボル分の遅延を与え、他方の光信号にπ／４あるいは、−π／４の位相変化を与える。これにより、π／４遅延干渉計２が設けられるＤＡＴＡ１系のバランスドフォトダイオード４−１では、光信号のπ／４と−３π／４の位相変化が強度変化に変換されて受信される。同様に、−π／４遅延干渉計３が設けられるＤＡＴＡ２系のバランスドフォトダイオード４−２では、位相がπ／４と−３π／４の光信号の直交成分である光信号の−π／４と３π／４の位相変化が強度変化に変換されて受信される。ロジック処理部９では、バランスドフォトダイオード４−１、４−２によって電気信号に変換された信号に対し、ＤＡＴＡ１系とＤＡＴＡ２系の順序入れ替えなどの論理処理を行い、元の信号を復元する。
【特許文献１】米国特許出願公開２００４／００８１４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の回路では、ＤＡＴＡ１、ＤＡＴＡ２の信号は、ロジック処理部９の入り口にＤ−Ｆ／Ｆを設け、ＤＡＴＡ１系と、ＤＡＴＡ２系の電気信号の論理値“１”、“０”を識別していた。しかし、スプリッタ１からロジック処理部９までの、ＤＡＴＡ１系、ＤＡＴＡ２系の経路間に経路長差などが生じた場合は、ロジック処理部９への入力データの位相が、ＤＡＴＡ１系と、ＤＡＴＡ２系で異なってしまい、同じクロックを用いて識別してしまうと、ＤＡＴＡ１系と、ＤＡＴＡ２系で、クロック識別位相がずれてしまい、受信感度を劣化させる要因となっていた。特に、ＤＱＰＳＫ変調方式が使用される２０Ｇｂ／ｓ以上の領域では、数ｐｓの位相差も許容することができず、ＤＱＰＳＫ受信回路の実現の大きな妨げとなっていた。
【０００６】
したがって、従来例では、ＤＡＴＡ１系と、ＤＡＴＡ２系の両方について最適な識別位相を設定することができず、更に、２系列のＤＡＴＡ位相もそろっていないため、ロジック処理部９で、信号値を誤って識別することがあり、高性能なＤＱＰＳＫ用の受信機を得ることができなかった。
【０００７】
本発明の課題は、ＤＱＰＳＫ変調方式を使用した光通信システムにおいて、信号値を正確に識別できる、高性能な光受信機を提供することである。
【課題を解決するための手段】
【０００８】
本発明のＤＱＰＳＫ光受信回路は、ＤＱＰＳＫ変調された光信号を受信するＤＱＰＳＫ光受信回路であって、受信した光信号を分岐する分岐手段と、該分岐された光信号の一方について、一の位相変調成分を強度変調された電気信号に変換する第１の光電気変換手段と、該分岐された光信号の他方について、前記一の位相 変調成分と直交する位相変調成分を強度変調された電気信号に変換する第２の光電気変換手段と、該第１の光電気変換手段の出力から、データ信号とクロック信 号を再生する第１のデータ再生手段と、該第２の光電気変換手段の出力から、データ信号を再生する第２のデータ再生手段と、該第１のデータ再生手段からの出 力データ信号と該第２のデータ再生手段からの出力データ信号の位相を一致させる位相一致手段とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＤＱＰＳＫ変調方式を用いた、超高速な光通信システムにおいて、信号値を正確に識別できる、高性能な光受信機を提供することができる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の実施形態の構成を示す図である。
図１においては、図９と同じ構成要素には同じ参照符号を付して、説明を省略する。
スプリッタ１で光信号を分岐し、π／４遅延干渉計２、−π／４遅延干渉計３、バランスドフォトダイオード４−１、４−２で光信号を電気信号に変換した後、この電気信号を、それぞれ、アンプ５−１、５−２で増幅し、ＤＡＴＡ１系と、ＤＡＴＡ２系に個別にＣＤＲ（Clock and Data Recovery）６−１、６−２を挿入する。２つのＣＤＲ６−１、６−２のＶＣＯ（Voltage Controlled Oscillator）出力を、それぞれクロック信号ＣＬＫ１、ＣＬＫ２とし、それらの中間位相を作るＣＬＫ位相合成回路８に入力する。ＣＬＫ位相合成回路８は、クロック信号ＣＬＫ１、ＣＬＫ２と周波数は同じで、クロック信号ＣＬＫ１、ＣＬＫ２の中間位相を持つクロック信号の反転信号（ＣＬＫ３：必ずしも反転しなくてもよい）を出力する。クロック反転信号ＣＬＫ３により、ＤＡＴＡ１系、ＤＡＴＡ２系のＣＤＲ出力をフリップフロップ７−１、７−２でラッチする。フリップフロップ出力は、ＤＡＴＡ１系と、ＤＡＴＡ２系の位相がそろったデータとなる。
【００１１】
本発明の実施形態では、ＤＡＴＡ１系と、ＤＡＴＡ２系について、個別にＣＤＲを挿入する。この構成により、ＤＡＴＡ１系と、ＤＡＴＡ２系については、各々最適位相で識別することができる。しかし、ＣＤＲを個別に挿入しただけでは、データの識別はできるが、ロジック処理部９への入力での位相差は解消できないため、ロジック処理部９でエラーとなってしまう可能性がある。この問題を解決するため、データのリカバリに使用したＤＡＴＡ１系と、ＤＡＴＡ２系のＣＤＲのクロック出力から、ＣＬＫ位相合成回路８にて、その中間位相のクロック反転信号ＣＬＫ３を作る。クロック反転信号ＣＬＫ３により、２つのＣＤＲ出力をフリップフロップ回路でラッチする。クロック反転信号ＣＬＫ３の位相は、クロック信号ＣＬＫ１、ＣＬＫ２の中間位相のため、クロック信号ＣＬＫ１、ＣＬＫ２との位相差は、データの１／４周期以下となっている。フリップフロップ回路の位相余裕が１８０度以上あれば、クロック反転信号ＣＬＫ３によるエラーはなく、ＤＡＴＡ１系と、ＤＡＴＡ２系のデータの位相差をなくすことができる。
【００１２】
本発明の実施形態に従えば、ＤＡＴＡ１系と、ＤＡＴＡ２系の信号に遅延差がある場合についても、受信感度を劣化しないＤＱＰＳＫ光受信機を得ることができる。
図２は、本発明の実施形態の動作を説明するタイミングチャートである。
【００１３】
ＤＡＴＡ１系の信号では、アンプ５−１のＡＭＰ出力（１）において、信号Ａ、Ｂ、Ｃ、Ｄが得られている。これをＣＤＲ６−１に入力し、クロック信号とデータのリカバリを行うと、図２のＣＬＫ１のようなクロック信号と、ＣＤＲ出力（１）が得られる。一方、ＤＡＴＡ１系とは独立に動作するＤＡＴＡ２系では、アンプ５−２のＡＭＰ出力（２）において、信号ａ、ｂ、ｃ、ｄが得られている。これをＣＤＲ５−２に入力すると、図２のＣＬＫ２のようなクロック信号と、ＣＤＲ出力（２）が得られる。ＤＡＴＡ１系のこれらの信号と、ＤＡＴＡ２系のこれらの信号を比較すると、位相ずれが生じている。そこで、ＣＬＫ位相合成回路８が、クロック信号ＣＬＫ１、とＣＬＫ２の中間の位相を有するクロック反転信号ＣＬＫ３を生成し、この信号を使って、ＣＤＲ出力（１）と（２）をラッチすることにより、ロジック処理部入力においては、図２の一番下のＤＡＴＡ１系と、ＤＡＴＡ２系の信号のように、ＤＡＴＡ１系とＤＡＴＡ２系とで、位相がそろった信号が得られる。
【００１４】
図３は、ＣＤＲの概略構成を示すブロック図である。
ＣＤＲは、Ｄフリップフロップ１０と、クロックリカバリ回路１１からなる。データが入力されると、クロックリカバリ回路１１が、データからクロック信号を再生する。この再生されたクロック信号は、ＣＬＫ出力として出力される。また、入力データは、Ｄフリップフロップ１０に入力され、クロックリカバリ回路１１で再生されたクロック信号によって、ラッチされ、ＣＤＲ出力とされる。
【００１５】
ＣＤＲについては、米国特許５０１２４９４号明細書にあるＢａｎｇ−Ｂａｎｇ位相比較器を使った回路が一般に使用される。
図４は、ＣＬＫ位相合成回路の構成例を示す図である。
【００１６】
ＣＬＫ位相合成回路には、特開平１１−２２５０５０号公報で記載されている位相補間回路を使用することができる。この特許公報に記載されている回路では、２つの入力のＯＲ演算結果が出力される構成となっている。
【００１７】
図５は、本発明の実施形態の第１の変形例を示す図である。
図５においては、図１と同じ構成要素には同じ参照符号を付して、説明を省略する。
本変形例においては、ＣＬＫ位相合成回路８の代わりに遅延調整回路１５、遅延器１、２が設けられている。遅延器１と２は、同じ遅延量を有しており、クロック信号ＣＬＫ１に対し、クロック信号ＣＬＫ３の遅延量は、クロック信号ＣＬＫ２の遅延量の半分になるように調整されている。ＤＡＴＡ２系の信号は、ＤＡＴＡ１系のＣＤＲ６で得られたクロック信号を遅延器１と２で遅延させた分だけ送れたクロック信号で、Ｄフリップフロップ１６によってラッチされる。その後、ＤＡＴＡ１系とＤＡＴＡ２系の信号は、クロック信号ＣＬＫ２のクロック信号ＣＬＫ１に対する遅延量より半分だけ遅延したクロック信号ＣＬＫ３を用いて、フリップフロップ７−１、７−２において、ラッチされ、同位相の信号とされる。Ｄフリップフロップ１６でＤＡＴＡ２系の信号をラッチするタイミングは、クロック信号ＣＬＫ１を遅延調整回路１５で制御された量の遅延が与えられたものとなるので、図５の光受信回路が実働を始める前に、あらかじめ遅延調整回路１５の制御量を製造元が調整しておく必要がある。
【００１８】
図６は、本発明の実施形態の第２の変形例を示す図である。
図６においては、図１と同じ構成要素には同じ参照符号を付して、説明を省略する。
図６においては、スプリッタ１への入力光信号が、ＲＺ−ＤＱＰＳＫ信号となっており、アンプ５−１、５−２の後段にローパスフィルタ１７−１、１７−２を設けている。ＲＺ−ＤＱＰＳＫ信号においては、データの値を載せている光位相が変化しなくても、光強度が所定周期で０になる。したがって、低周波成分である光位相の変化分のみを取り出し、高周波成分である光強度の変化分を捨てるために、アンプ出力をローパスフィルタ１７−１、１７−２に通している。ローパスフィルタのカットオフ周波数は、光位相の変化周波数と、光強度の変化周波数の間に設定するようにする。
【００１９】
図７は、本発明の実施形態の第３の変形例を示す図である。
図７において、図１と同じ構成要素には同じ参照符号を付し、説明を省略する。
図７においては、ＣＬＫ位相合成回路８の代わりに、遅延制御回路２０と可変遅延器２１が設けられている。遅延制御回路２０は、クロック信号ＣＬＫ１とＣＬＫ２を比較し、その結果を可変遅延器２１に入力する。可変遅延器２１は、クロック信号ＣＬＫ１とＣＬＫ２の位相差がなくなるように、ＤＡＴＡ２系の信号の遅延量を調整する。これにより、ＣＤＲ６−１と６−２で生成されるクロック信号の位相差、すなわち、データの位相差をなくすことができる。
【００２０】
図８は、本発明の実施形態の第４の変形例を示す図である。
図８において、図１と同じ構成要素には同じ参照符号を付し、説明を省略する。
図８においては、２：１マルチプレクサ２２が設けられている。２：１マルチプレクサ２２は、フリップフロップ７−１から出力されるＤＡＴＡ１系の信号と、フリップフロップ７−２から出力されるＤＡＴＡ２系の信号とをクロック反転信号ＣＬＫ３に従って、多重し、ＤＡＴＡ１系と、ＤＡＴＡ２系の２系統の信号からなるパラレル信号をシリアル信号にしてロジック処理部９に入力する。シリアル信号にすることによって、ロジック処理部９は、同期した２つの信号をパラレルに処理する必要がなくなるので、回路構成が簡単になり、ロジック処理部９を安価に製造することができるようになる。
【００２１】
本発明の実施形態によれば、ＤＱＰＳＫ変調された光信号に対し、２つのバランスドフォトダイオード出力に各々ＣＤＲを接続し、２つのＣＤＲクロックの中間位相により、ＣＤＲ出力をＦ／Ｆによりラッチする。したがって、ＤＡＴＡ１系の信号と、ＤＡＴＡ２系の信号に遅延差がある場合についても、受信感度が劣化しないＤＱＰＳＫ光受信機を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態の構成を示す図である。
【図２】本発明の実施形態の動作を説明するタイミングチャートである。
【図３】ＣＤＲの概略構成を示すブロック図である。
【図４】ＣＬＫ位相合成回路の構成例を示す図である。
【図５】本発明の実施形態の第１の変形例を示す図である。
【図６】本発明の実施形態の第２の変形例を示す図である。
【図７】本発明の実施形態の第３の変形例を示す図である。
【図８】本発明の実施形態の第４の変形例を示す図である。
【図９】従来のＤＱＰＳＫ用光受信回路構成を示す図である。
【符号の説明】
【００２３】
１      スプリッタ
２      π／４遅延干渉計
３      −π／４遅延干渉計
４−１、４−２      バランスドフォトダイオード
５−１、５−２      アンプ
６−１、６−２      ＣＤＲ
７−１、７−２      フリップフロップ
８      ＣＬＫ位相合成回路
９      ロジック処理部
１０      Ｄフリップフロップ
１１      クロックリカバリ回路
１５      遅延調整回路
１７−１、１７−２      ローパスフィルタ
２０      遅延制御回路
２１      可変遅延器
２２      ２：１マルチプレクサ
【図３】
0004516501.tif 000002
【図４】
0004516501.tif 000003
【図１】
0004516501.tif 000004
【図２】
0004516501.tif 000005
【図５】
0004516501.tif 000006
【図６】
0004516501.tif 000007
【図７】
0004516501.tif 000008
【図８】
0004516501.tif 000009
【図９】
0004516501.tif 000010