(57)【特許請求の範囲】
【請求項１】
一端が表面に露出した内部電極を内蔵したセラミック素体の両端面を導電性ペーストに浸漬して導電膜を形成し、次いで、該導電膜に焼付け処理を施して前記セラミック素体の両端面に下地電極を形成し、その後、前記下地電極をめっき皮膜で被覆して外部電極を形成する積層セラミック電子部品の製造方法において、
前記内部電極の一端が表面露出している側のセラミック素体の端面間の最小寸法Ａと最大寸法Ｂとの寸法比Ａ／Ｂが０．９８５〜０．９９０となるように、前記セラミック素体の両端面を凹面形状に形成することを特徴とする積層セラミック電子部品の製造方法。
【請求項２】
一端が表面に露出した内部電極を内蔵したセラミック素体と、該セラミック素体の両端面に形成され前記内部電極と電気的に接続された下地電極と、該下地電極の表面にめっき形成された外部電極とを備えた積層セラミック電子部品において、
前記内部電極の一端が表面露出している側のセラミック素体の端面間の最小寸法Ａと最大寸法Ｂとの寸法比Ａ／Ｂが０．９８５〜０．９９０となるように、前記セラミック素体の両端面が、凹面形状に形成されていることを特徴とする積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層セラミックコンデンサ等の積層セラミック電子部品の製造方法、及び該製造方法により製造された積層セラミック電子部品に関する。
【背景技術】
【０００２】
積層セラミックコンデンサ等の積層セラミック電子部品は、セラミックス素体の内部に内部電極が埋設され、さらに前記セラミック素体の両端面に下地電極が形成されると共に該下地電極はめっき皮膜で被覆され、下地電極とめっき皮膜とで外部電極を構成している。
【０００３】
そして、下地電極の形成方法としては、従来より、ディップ方式が広く使用されている。
【０００４】
このディップ方式では、図５（ａ）に示すように、セラミック素体１０１の一方の端面１０１ａを下にして定板１０３上に形成された導電性ペースト層１０４に前記セラミック素体１０１を浸漬し、次いで、図５（ｂ）に示すように、セラミック素体１０１を上方に引き上げて乾燥させ、その後セラミック素体１０１を上下反転し、他方の端面１０１ｂにも導電性ペースト層１０４に浸漬して導電性ペーストを塗布し、乾燥させ、その後、焼付け処理を行い、これにより下地電極を形成している。
【０００５】
しかしながら、この下地電極形成方法では、導電性ペースト層１０４に浸漬した直後は、図６（ａ）に示すように、導電性ペーストはセラミック素体１０１の端面１０１ａ近傍部分が濡れ上がり（図中、濡れ寸法ｅで示す。）、導電膜１０５が形成されるが、セラミック素体１０１を上方に引き上げると、引き上げ直後は図６（ｂ）に示すように、導電膜１０５は自重により矢印ｄ方向に垂れ下がる。このとき導電膜１０５はセラミック素体１０１と接触しているため濡れ寸法ｅに大きな変動は生じない。しかしながら、この状態を放置して導電膜１０５を乾燥させると、時間の経過と共に導電膜１０５は略中央部の厚みｌが厚くなり、それ以外の部分、特に端面角部近傍の厚みｗは薄くなる。そして、この状態で導電膜１０５は焼付け処理され、固形化されて下地電極が形成される。
【０００６】
ところが、端面角部近傍の厚みｗが薄くなると、後工程のめっき工程でセラミック素体をめっき液に浸漬したり、製品である積層セラミック電子部品を高温多湿下で長時間晒すと、めっき液や水分がセラミック素体内部や内部電極とセラミック層との界面に浸入したり、外部電極内の空隙に浸入し、その結果電子部品としての諸特性が低下するという問題点が生じる。
【０００７】
一方、特許文献１には、セラミック素体（セラミック焼結体）の両端面が、凹状面とされた積層セラミック電子部品が提案されている。
【０００８】
この特許文献１では、セラミック素体の両端面が凹状面とされているので、導電性ペーストが自重で垂れ下がっても、下地電極の膜厚、特に端面角部近傍での膜厚を或る程度確保することが可能であると考えられる。
【０００９】
【特許文献１】特開２０００−４９０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１は、所謂ツームストーン現象の発生を回避するためにセラミック素体の両端面を凹状面にしたものであることから、凹状面の深さ、すなわち凹み量が小さく、このため端面近傍の下地電極膜厚を十分に確保することができないという問題点があった。
【００１１】
すなわち、ツームストーン現象とは、セラミック素体の端面部分をＲ状に丸めた場合、プリント基板上に積層セラミック電子部品を実装する際、はんだが固化する前に積層セラミック電子部品が立ち上がってしまう現象をいうが、特許文献１は、斯かるツームストーン現象に対処するためにセラミック素体の両端面を凹状面に形成していることから、凹状面の凹み量も比較的小さくて済み、例えば、長さ：１．６ｍｍ、幅：０．８ｍｍ、厚み０．８ｍｍの積層セラミックコンデンサの場合、凹み量は３μｍで十分である。そして、凹み量を増大させると生産コストの増加や製造工程の煩雑化を招くことから、凹み量を必要以上に大きくすることは通常は考慮されない。
【００１２】
しかしながら、本発明者の実験結果により、特許文献１に開示された程度の凹み量では、下地電極の端面角部近傍における膜厚を十分に確保することができず、めっき液に浸漬したり高温多湿下で長時間晒すと、めっき液や水分がセラミック素体内部や内部電極とセラミック層との界面に浸入して耐湿性が劣化したり、デラミネーションやクラック等の構造欠陥の発生原因になることが判明した。
【００１３】
一方、セラミック素体の両端面角部における下地電極の膜厚を確保するために、該下地電極の膜厚を厚くすると、導電性ペーストの消費量増加を招いてコストアップの原因になり、電極形状も歪（いびつ）になるおそれがある。
【００１４】
本発明はこのような問題点に鑑みなされたものであって、めっき液や水分が下地電極から内部に浸入するのを防止することができ、良好な耐湿性を有し、かつ構造欠陥を有さない積層セラミック電子部品を高効率で得ることができる積層セラミック電子部品の製造方法、及び該製造方法を使用して製造された積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明者は上記目的を達成するために鋭意研究を行ったところ、セラミック素体の両端面を凹面形状に加工すると共に、凹面形状に加工された端面間の最小寸法Ａと最大寸法Ｂとの比Ａ／Ｂを０．９８５〜０．９９０に設定することにより、下地電極を介してめっき液や水分が内部に浸入することがなく、良好な耐湿性を有し、かつ構造欠陥の発生を抑制した積層セラミック電子部品を得ることができるという知見を得た。
【００１６】
本発明はこのような知見に基づきなされたものであって、本発明に係る積層セラミック電子部品の製造方法は、一端が表面に露出した内部電極を内蔵したセラミック素体の両端面を導電性ペーストに浸漬して導電膜を形成し、次いで、該導電膜に焼付け処理を施して前記セラミック素体の両端面に下地電極を形成し、その後、前記下地電極をめっき皮膜で被覆して外部電極を形成する積層セラミック電子部品の製造方法において、前記内部電極の一端が表面露出している側のセラミック素体の端面間の最小寸法Ａと最大寸法Ｂとの寸法比Ａ／Ｂが０．９８５〜０．９９０となるように、前記セラミック素体の両端面を凹面形状に形成することを特徴としている。
【００１７】
また、本発明に係る積層セラミック電子部品は、一端が表面に露出した内部電極を内蔵したセラミック素体と、該セラミック素体の両端面に形成され前記内部電極と電気的に接続された下地電極と、該下地電極の表面にめっき形成された外部電極とを備えた積層セラミック電子部品において、前記内部電極の一端が表面露出している側のセラミック素体の端面間の最小寸法Ａと最大寸法Ｂとの寸法比Ａ／Ｂが０．９８５〜０．９９０となるように、前記セラミック素体の両端面が、凹面形状に形成されていることを特徴としている。
【発明の効果】
【００１８】
本発明の積層セラミック電子部品の製造方法及び積層セラミック電子部品によれば、セラミック素体の端面間の最小寸法Ａと最大寸法Ｂとの寸法比Ａ／Ｂが０．９８５〜０．９９０となるように前記セラミック素体の両端面を凹面形状に形成するので、その凹み量は適度に大きく、端面の表面積も大きくなり、導電膜の自重による垂れ下がりを防止することができる。したがって下地電極は端面角部近傍においても所望の膜厚を確保することができ、セラミック素体をめっき液に浸漬したり、製品である積層セラミック電子部品を高温多湿下で長時間晒しても、めっき液や水分がセラミック素体内部や内部電極とセラミック層との界面に浸入するのを防止することができ、耐湿性が良好で構造欠陥の発生を抑制することができる積層セラミック電子部品を得ることができる。しかも、凹み量が過度に大きくならないように寸法比Ａ／Ｂの下限を０．９８５以上としているので、外部電極内部に微細な空洞（ピンホール）が形成されることもない。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施の形態を図面に基づいて詳説する。
【００２０】
図１は、本発明に係る製造方法で製造された積層セラミック電子部品としての積層セラミックコンデンサの一実施の形態を示す概略斜視図であって、該積層セラミックコンデンサは、ＢａＴｉＯ３等の誘電体材料からなるセラミック素体１の両端部に外部電極２ａ、２ｂが形成されている。
【００２１】
図２は図１のＸ−Ｘ断面図である。
【００２２】
すなわち、セラミック素体１の内部には積層方向にＮｉ等を主成分とした内部電極３ａ〜３ｆが並設されると共に、セラミック素体１の両端部にはＣｕやＡｇ−Ｐｄ等を主成分とした下地電極４ａ、４ｂが形成され、さらに耐熱性向上の観点から下地電極４ａ、４ｂの表面にはＮｉ皮膜５ａ、５ｂがめっき形成され、またはんだ濡れ性向上の観点からＮｉ皮膜５ａ、５ｂの表面にはＳｎ皮膜６ａ、６ｂがめっき形成され、下地電極４ａ、４ｂ、Ｎｉ皮膜５ａ、５ｂ、及びＳｎ皮膜６ａ、６ｂとで外部電極２ａ、２ｂを構成している。そして、内部電極３ａ、３ｃ、３ｅは下地電極４ｂと電気的に接続され、内部電極３ｂ、３ｄ、３ｆは下地電極４ａと電気的に接続され、内部電極３ａ、３ｃ、３ｅと内部電極３ｂ、３ｄ、３ｆとの対向面間で静電容量を形成している。
【００２３】
さらに、本実施の形態では、セラミック素体１の両端面１ａ、１ｂが凹面形状に形成されており、端面間の最小寸法Ａと最大寸法Ｂとの寸法比Ａ／Ｂが０．９８５〜０．９９０とされている。
【００２４】
すなわち、セラミック素体１の端面が略平坦状に形成されている場合、下地電極４ａ、４ｂを、後述するようにディップ方式でペースト層に浸漬して形成しようとすると、〔発明が解決しようとする課題〕の項でも述べたように、塗布された導電性ペーストが自重で垂れ下がって中央付近に集合するため、端面角部の膜厚が薄くなる。したがって、後工程であるめっき工程でめっき液がセラミック素体１の内部に浸入したり、或いは高温多湿下に長時間晒されると水分がセラミック素体の内部に浸入して耐湿性を損ない、その結果積層セラミックコンデンサの電気的特性が悪化するおそれがある。
【００２５】
そこで、本実施の形態では、セラミック素体１の端面１ａ、１ｂを凹面形状に形成することにより、端面角部近傍の膜厚を確保している。
【００２６】
また、寸法比Ａ／Ｂを０．９８５〜０．９９０としたのは以下の理由による。
【００２７】
寸法比Ａ／Ｂが０．９８５未満になると、端面の凹面形状が鋭角的になり、このため、塗布後に焼付処理を行うと凹面形状の最深部近傍に微細な空洞、すなわちピンホールが形成され、該ピンホールを介してめっき液や水分が浸入するおそれがある。一方、寸法比Ａ／Ｂが０．９９０を超えると、所期の作用効果を発揮することができず、下地電極４ａ、４ｂの端面角部の膜厚が薄くなってめっき液や水分の浸入を招くおそれがある。
【００２８】
そこで、本実施の形態では、寸法比Ａ／Ｂを０．９８５〜０．９９０としている。
【００２９】
次に、上記積層セラミックコンデンサの製造方法を詳述する。
【００３０】
まず、ＢａＣＯ３、ＣａＣＯ３、ＳｒＣＯ３、ＴｉＯ２、ＺｒＯ２等のセラミック素原料を所定量秤量し、次いで、これらセラミック素原料をボールミルに投入して湿式で混合・粉砕し、その後、乾燥工程を経て所定条件下、仮焼処理を行ない、誘電体セラミック原料を得る。
【００３１】
次に、この誘電体セラミック原料に有機バインダ及び有機溶剤を加えてボールミル内で湿式混合し、セラミックスラリーを作製した後、このセラミックスラリーをドクターブレード法等の成形法を使用して成形加工を施し、その後所定寸法に切断して矩形状のセラミックグリーンシートを得る。
【００３２】
次いで、スクリーン印刷法等を使用してＮｉを主成分とする内部電極用導電性ペーストをセラミックグリーンシート上に塗布し、導電パターンを形成する。
【００３３】
次に、導電パターンが形成されたセラミックグリーンシートを所定方向に複数枚積層し、導電パターンの形成されていないセラミックグリーンシートで挟持し、圧着してセラミック積層体を作製する。
【００３４】
そしてこの後、前記セラミック積層体に対し、所定条件下、脱バインダ処理を行った後、所定条件で焼成処理を施し、これにより内部電極３が埋設されたセラミック素体１を得る。
【００３５】
次に、セラミック素体１の端面間の寸法比Ａ／Ｂが０．９８５〜０．９９０となるように端面１ａ、１ｂを凹面形状に加工する。
【００３６】
端面１ａ、１ｂを凹面形状に加工する方法としては、凸型形状の刃を使用してセラミック素体１の端面１ａ、１ｂに切削加工を施す方法、或いは、端面１ａ、１ｂをサンドブラストやレーザー光、ボール盤等で加工する方法がある。
【００３７】
次に、端面が凹面形状に形成されたセラミック素体１を、図３に示すように、一方の端面を定板７上に形成されたＣｕを主成分とするペースト層８に浸漬し、次いでセラミック素体１を引き上げて乾燥させ、その後、セラミック素体１を反転させて他方の端面を前記ペースト層８に浸漬させ、しかる後焼付け処理を行い、下地電極４ａ、４ｂを形成する。
【００３８】
図４は下地電極４ａとなる導電膜９の形成過程を経時的に示した図である。
【００３９】
すなわち、セラミック素体１をペースト層に浸漬した直後は、図４（ａ）に示すように、セラミック素体１の端面１ａ近傍部分は導電性ペーストが濡れ上がり（図中、濡れ寸法Ｅで示す。）、導電膜９が形成される。そして、セラミック素体１を上方に引き上げると、引き上げ直後は、導電膜９は、図４（ｂ）に示すように、自重で垂れ下がろうとする力が矢印Ｄ方向に分散され、導電膜７は楕円状となる。次いで、この状態を放置して導電膜９を乾燥させると、めっき液や水分の浸入を防止することが可能となるような略中央部の厚みＬ及び端面角部近傍の厚みＷを有する導電膜７が形成され、焼付け処理により所望の膜厚が確保された下地電極４ａを得ることができる。
【００４０】
そしてこの後、電解めっきを施して下地電極４ａ、４ｂの表面にＮｉ皮膜５ａ、５ｂを形成し、さらに該Ｎｉ皮膜５ａ、５ｂの表面にＳｎ皮膜６ａ、６ｂを形成し、これにより積層セラミックコンデンサが製造される。
【００４１】
このように本実施の形態では、端面１ａ、１ｂ間の最小寸法Ａと最大寸法Ｂとの寸法比Ａ／Ｂが０．９８５〜０．９９０となるようにセラミック素体１の両端面を凹面形状に加工しているので、ディップ方式で端面１ａ、１ｂに導電性ペーストを塗布しても、導電性ペーストが自重で垂れ下がるのを極力抑制することができ、したがって、セラミック素体１へのめっき液や水分の浸入が防止可能に端面角部の膜厚を確保することができ、構造欠陥の発生や耐湿性劣化を防止することができる。
【００４２】
また、端面角部の膜厚を確保するために、下地電極４ａ、４ｂの膜厚を必要以上に厚くする必要もなく、したがってペースト消費量も少なくて済み、コストダウンを図ることができ、電極形状も良好なものとすることができる。
【００４３】
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態では、下地電極４ａ、４ｂの表面にＮｉ皮膜５ａ、５ｂ及びＳｎ皮膜６ａ、６ｂをめっき形成しているが、Ｃｕやはんだ等をめっき形成してもよい。
【００４４】
また、上記実施の形態では、積層セラミックコンデンサについて説明したが、下地電極がデッィプ方式で形成されるものであれば適用可能であり、例えば、積層型圧電部品等の各種積層セラミック電子部品にも適用できるのはいうまでもない。
【００４５】
次に、本発明の実施例を具体的に説明する。
【実施例】
【００４６】
まず、セラミック素原料としてのＢａＣＯ３、ＴｉＯ２を所定量秤量し、次いで、これらセラミック素原料をボールミルに投入して湿式で混合・粉砕し、その後、乾燥工程を経て大気雰囲気下、８００〜１３００℃の温度で約２時間仮焼処理を行ない、ＢａＴｉＯ３からなる誘電体セラミック原料を得た。
【００４７】
次に、この誘電体セラミック原料に有機バインダ及び有機溶剤を加えてボールミル内で湿式混合し、セラミックスラリーを作製した後、このセラミックスラリーをドクターブレード法を使用して焼成後の膜厚が３μｍとなるように成形加工し、その後所定寸法に切断して矩形状のセラミックグリーンシートを得た。
【００４８】
次いで、Ｎｉを主成分とする内部電極用導電性ペーストをセラミックグリーンシート上にスクリーン印刷し、所定の導電パターンを形成した。
【００４９】
次に、導電パターンが形成されたセラミックグリーンシートを所定方向に複数枚積層し、導電パターンの形成されていないセラミックグリーンシートで挟持し、圧着してセラミック積層体を作製した。尚、セラミックグリーンシートの有効積層数は３００であった。
【００５０】
そしてこの後、前記セラミック積層体を、大気雰囲気下、約５００℃の温度に加熱して有機バインダを燃焼させ、さらに所定の還元雰囲気下、８５０〜１０００℃の温度で焼成処理を施し、これにより内部電極が埋設されたセラミック素体を得た。
【００５１】
次に、セラミック素体が、表１のような端面間寸法となるようにサンドブラストで端面を凹面形状に加工した。
【００５２】
次いで、表１のような厚みを有するペースト層を定板上に形成し、セラミック素体の一方の端面を前記ペースト層に浸漬し、乾燥した後、セラミック素体１を反転させて他方の端面を前記ペースト層中に浸漬し、乾燥し、その後焼付け処理を施し、下地電極の形成された長さ：約３．２ｍｍ、幅：約２．５ｍｍ、厚み：約２．５ｍｍからなる試料番号１〜１５の試料を作製した。
【００５３】
次に、各試料７２個を温度７０℃、相対湿度９５％の高温多湿下で１０００時間放置して耐湿試験を行った。次いで、耐湿試験前後の静電容量及び誘電損失tanδをキャパシタメーター（ヒューレットパッカード社製４２６８Ａ）で測定し、また、絶縁抵抗測定機を使用し、６．３Ｖの電圧を１２０秒間印加して絶縁抵抗ＩＲを測定した。そして、耐湿試験前後の静電容量の変化率が３０％以内、誘電損失tanδが４０％以下、絶縁抵抗ＩＲが２．５×１０５Ω以上のいずれかを満足しないものを不良品と判断してその個数を計数し、耐湿性を評価した。
【００５４】
また、各試料２００個の断面を電子顕微鏡で観察し、下地電極の凹部中にピンホールが形成されていないか否かを確認し、ピンホールが形成された試料を計数した。
【００５５】
表１は端面間寸法、ペースト層厚、下地電極の焼付け処理後の最小膜厚及び最大膜、耐湿性不良個数、ピンホール発生個数をそれぞれ示している。
【００５６】
ここで、最大膜厚は、セラミック素体のＢ寸法（図２参照）に対応する位置での下地電極の膜厚の平均値を示し、最小膜厚は、セラミック素体のＡ寸法（図２参照）に対応する位置での下地電極の膜厚の平均値を示している。
【００５７】
尚、端面間寸法はマイクロメータで測定した。また下地電極の最小膜厚、最大膜厚は積層セラミックコンデンサの切断面を研磨し、２００倍に拡大した画像データで測定した。具体的には、最小膜厚は積層セラミックコンデンサの断面におけるセラミック素体の角部の下地電極の厚みを測定して得た。また、最大膜厚は積層セラミックコンデンサの断面におけるセラミック素体の端面凹部の最深部における下地電極の厚みを測定して得た。
【表１】
0004513129.tif 000002
この表１から明らかなように、試料番号１〜３は、端面が略平坦状に形成されているため、下地電極の最小膜厚が３〜８μｍと薄く、このため、水分がセラミック素体内部に浸入し、耐湿性不良が認められる試料が生じることが分かった。
【００５８】
また、試料番号４〜６は、寸法比Ａ／Ｂが０．９９５であり、端面が若干凹面形状に形成されているため、耐湿性不良の発生率は低下傾向にあるものの、耐湿性不良の発生率を「０」にすることはできなかった。
【００５９】
また、試料番号１３〜１５は、寸法比Ａ／Ｂが０．９８０であり、０．９８５未満であるため、凹部に空気が残存し、ピンホールの形成された試料が確認された。また、試料番号１４、１５に示すように、寸法比Ａ／Ｂが０．９８０と小さくなると最小膜厚も小さくなり、耐湿性の低下する試料の生じることが分かった。これは端面側に回り込むべきペーストが凹部に吸収されてしまうためと思われる。
【００６０】
これに対し試料番号７〜１２は、寸法比Ａ／Ｂが０．９８５〜０．９９０であるので、耐湿性を確保することができ、しかもピンホールも発生しないことが確認された。特に、試料番号９及び１２から明らかなように、ペースト層を３０μｍまで薄くしても最小膜厚として１０μｍを確保することができ、良好な耐湿性が得られることが分かった。
【００６１】
また、表１の結果から、最小膜厚として少なくとも１０μｍの膜厚を確保することにより、耐湿性低下を回避できることも分かった。
【図面の簡単な説明】
【００６２】
【図１】本発明に係る積層セラミック電子部品としての積層セラミックコンデンサの一実施の形態を示す斜視図である。
【図２】図１のＸ−Ｘ断面図である。
【図３】本発明のセラミック素体を導電性ペースト層に浸漬させた状態を示す図である。
【図４】本発明における導電膜形成の経時的変化を示す図である。
【図５】端面が平坦状のセラミック素体を導電性ペースト層に浸漬させた状態を示す図である。
【図６】図５における導電膜形成の経時的変化を示す図である。
【符号の説明】
【００６３】
１  セラミック素体
１ａ、１ｂ  端面
３  内部電極
８  ペースト層
４ａ、４ｂ  下地電極
５ａ、５ｂ  Ｎｉ皮膜
６ａ、６ｂ  Ｓｎ皮膜
【図１】
0004513129.tif 000003
【図２】
0004513129.tif 000004
【図３】
0004513129.tif 000005
【図４】
0004513129.tif 000006
【図５】
0004513129.tif 000007
【図６】
0004513129.tif 000008