(57)【特許請求の範囲】
【請求項１】
一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段とを備え、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段を有することを特徴とするタイミング検証装置。
【請求項２】
異なる２つのクロックで動作する２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段と、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段とを備え、２つのクロック間のエッジ時間差の全組合せを抽出するクロックエッジ時間差組合せ抽出手段を有することを特徴とするタイミング検証装置。
【請求項３】
一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段と、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段とを備え、前記構成で求めたデータ伝搬時のデータ発信側クロックエッジの１サイクル前後について、再度前記構成を用いてタイミング検証を行い、その３つのデータ受信側クロックエッジ時間に関して、重複受信または無効受信がないかを検出する論理伝搬検出手段を有することを特徴とする請求項１または請求項２に記載のタイミング検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体設計の検証技術に係り、タイミング検証方法、特に、設計検証の対象回路に対してデータ受信側のクロックエッジの１または複数のサイクル前後とのタイミング検証を含めた結果の中で絶対値の最小値を検証結果とするタイミング検証方法に関するものである。
【０００２】
【従来の技術】
従来方法〔ブロック図（図１１），フローチャート（図１２）〕に関して、回路図（図３）およびタイミングチャート図（図４）を用いて説明する。
１サイクル時間（１０ｎｓ）のクロック（ＣＫ１／ＣＫ２）で動作するデータ発信レジスタＦ１からデータ受信レジスタＦ２へのデータ転送時のＨｏｌｄタイミングチェックを行う場合、まず、データ送受信間のクロックの関係を決定するが、この場合では同じエッジ時間を用いてチェックを行う。
つまり、タイミングチェックする基本となるデータ送信側クロック元ＣＫ１とデータ受信側クロック元ＣＫ２が同じ時刻０ｎｓとして検証することとなるため、Ｆ１が動作してＦ２のデータ入力ピンＦ２／Ｄに到達する時刻１２．５ｎｓとＦ２が動作する時刻２．０ｎｓとの間で検証し、結果として９．５ｎｓの余裕があることとなる。
しかし、論理シミュレーションなどにより検証を行うと、上記Ｆ２／Ｄに到達する時刻１２．５ｎｓでは、Ｆ２が動作する時刻１０．０ｎｓとの間で、ＨＯｌｄタイミングエラーが発生する。
【０００３】
【発明が解決しようとする課題】
このように、論理シミュレーションの結果と異なり、誤った結果を出力してしまうといった問題がある。
従来は、この問題を回避するために、ユーザが人手で発見しなければならず、さらに、そのタイミング検証条件を入手作成する必要があるという問題があった。
【０００４】
この発明は、レジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、的確かつ適切に行えるようにしようとするものである。
【０００５】
【課題を解決するための手段】
第１の発明に係るタイミング検証装置では、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段とを備え、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段を有するものである。
【０００６】
第２の発明に係るタイミング検証装置では、異なる２つのクロックで動作する２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段と、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段とを備え、２つのクロック間のエッジ時間差の全組合せを抽出するクロックエッジ時間差組合せ抽出手段を有するものである。
【０００７】
第３の発明に係るタイミング検証装置では、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段と、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段とを備え、前記構成で求めたデータ伝搬時のデータ発信側クロックエッジの１サイクル前後について、再度前記構成を用いてタイミング検証を行い、その３つのデータ受信側クロックエッジ時間に関して、重複受信または無効受信がないかを検出する論理伝搬検出手段を有するものである。
【００１１】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１を図１について説明する。図１は実施の形態１における構成を示すブロック図である。図２は実施の形態１における処理の流れを示すフローチャートである。図３は実施の形態１における処理を説明するための回路図である。図４は実施の形態１における処理を説明するためのタイミングチャートである。
この実施の形態１は、請求項１に記載した第１の発明および請求項４に記載した第４の発明に対応するものである。
【００１２】
図において、１はクロックデータを記録しているクロックデータ記録部、２は回路データを記録している回路データ記録部、３は回路の遅延データを記録している遅延データ記録部、５はタイミング検証条件を記録しているタイミング検証条件記録部、７ａはクロックデータ記録部１と回路データ記録部２とタイミング検証条件記録部５からデータ発信側クロックのクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定部、７ｂはクロックデータ記録部１と回路データ記録部２とタイミング検証条件記録部５からデータ受信側クロックのクロックエッジ時間を指定するデータ受信側クロックエッジ時間指定部、４は回路データ記録部２および遅延データ記録部３と、データ発信側クロックエッジ時間指定部７ａと、データ受信側クロックエッジ時間指定部７ｂとからタイミング検証を実行するタイミング検証部、６はタイミング検証部４の結果を出力する検証結果出力部、８は検証結果出力部６とデータ受信側クロックエッジ時間指定部７ｂからデータ受信側クロックの１サイクル時間情報を入力し、タイミング検証結果で使用したデータ受信側クロック時間の１つまたは複数サイクル時間分の前後のデータを生成し、それらの絶対値の最小値を検出して、その結果を検証結果とする検証結果最小値検出部である。
【００１３】
このように構成されたタイミング検証方法における動作について、図２のフローチャートを参照しながら説明する。
まず、回路データと遅延データとクロックデータとタイミング検証条件をそれぞれの記録部１〜３に読み込む（ステップＳ１およびステップＳ２）。
次に、データ発信側クロックエッジ時間指定部７ａとデータ受信側クロックエッジ時間指定部７ｂにクロックデータ記録部１に記録されたクロックデータと、回路データ記録部２に記録されたデータと、タイミング検証条件記録部５に記録されたデータを入力し、それぞれの時間を決定する（ステップＳ３およびステップＳ４）。
次に、タイミング検証部４に遅延データと回路データとクロックエッジ情報を入力したタイミング検証部４でタイミング検証を行い（ステップＳ５）、その結果を検証結果出力部６に出力する。このとき、検証結果は従来と同じ結果を出力してくる。
次に、検証結果最小値検出部８で、データ受信側クロックエッジ時間指定部７ｂからデータ受信用クロックの１サイクル分の時間を入力し、１サイクル分のエッジ時間検証結果出力部６から入力した検証結果の前後に付加して、検証結果の絶対値の最小値を確定させる（ステップＳ６）。
【００１４】
これにより、論理シミュレーションの結果と同じ時間で検証を行うことができるため、同じ結果を得ることができる。
さらに、従来では人手で発見し条件を作成するようにしていたのを、その必要がなくなり、タイミング検証期間を削減することができる。
【００１５】
この発明による実施の形態１によれば、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録しているクロックデータ記録部１からなるクロックデータ記録手段と、回路データを記録している回路データ記録部２からなる回路データ記録手段と、タイミング検証条件を記録しているタイミング検証条件記録部５からなるタイミング検証記録手段と、前記記録手段に記録されたクロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定部７ａおよびデータ受信側クロックエッジ時間指定部７ｂからなる発信側クロックエッジ時間設定手段およびデータ受信側クロックエッジ時間設定手段と、前記記録手段に記録された回路データおよび遅延データならびに発信側クロックエッジ時間設定手段およびデータ受信側クロックエッジ時間設定手段により設定されたクロックエッジ時間からタイミング検証を行うタイミング検証部４と、タイミング検証結果を出力する検証結果出力部６からなる検証結果出力手段とを備え、データ受信側クロックエッジ時間指定部７ｂからなるデータ受信側クロックエッジ時間設定手段から入力する１サイクル分の時間とタイミング検証結果出力部６からなるタイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出部８からなる検証結果最小値検出手段を有するようにしたので、レジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、的確かつ適切に行えるタイミング検証装置を得ることができる。
【００１６】
また、この発明による実施の形態１によれば、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝送のタイミングを検証するにあたり、回路データおよび遅延データならびにタイミング検証条件およびクロックデータを読み込み記録手段に記録するステップＳ１およびステップＳ２からなる記録ステップと、前記記録手段に記録された回路データおよびタイミング検証条件ならびにクロックデータからデータ発信側クロックエッジ時間を設定するステップＳ３からなるデータ発信側クロックエッジ時間設定ステップと、前記回路データおよびタイミング検証条件ならびにクロックデータからデータ受信側クロックエッジ時間を設定するステップＳ４からなるデータ受信側クロックエッジ時間設定ステップと、回路データおよび遅延データならびにクロックエッジ時間からタイミング検証を行うステップＳ５からなるタイミング検証ステップとを含み、ステップＳ４からなるデータ受信側クロックエッジ時間設定ステップにより設定された１サイクル分の時間とタイミング検証ステップによる検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出するステップＳ６からなる検証結果最小値検出ステップを有するので、レジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、的確かつ適切に行えるタイミング検証方法を得ることができる。
【００１７】
実施の形態２．
この発明の実施の形態２を図５ないし図８について説明する。図５は実施の形態２における構成を示すブロック図である。図６は実施の形態２における処理の流れを示すフローチャートである。図７は実施の形態２における処理を説明するための回路図である。図８は実施の形態２における処理を説明するためのタイミングチャートである。
この実施の形態２において、ここで説明する特有の構成ないし方法以外の構成，方法については、先に説明した実施の形態１における構成ないしは方法と同様の構成，方法を有し、同様の作用を奏するものである。図中、同一または相当部分については、同一の符号を付けている。
この実施の形態２は、請求項２に記載した第２の発明および請求項５に記載した第５の発明に対応するものである。
【００１８】
図において、１はクロックデータを記録しているクロックデータ記録部、２は回路データを記録している回路データ記録部、３は回路の遅延データを記録している遅延データ記録部、５はタイミング検証条件を記録しているタイミング検証条件記録部、７ａはクロックデータ記録部１と回路データ記録部２とタイミング検証条件記録部５からデータ発信側クロックのクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定部、７ｂはクロックデータ記録部１と回路データ記録部２とタイミング検証条件記録部５からデータ受信側クロックのクロックエッジ時間を指定するデータ受信側クロックエッジ時間指定部、４は回路データ記録部２および遅延データ記録部３と、データ発信側クロックエッジ時間指定部７ａと、データ受信側クロックエッジ時間指定部７ｂとからタイミング検証を実行するタイミング検証部、６はタイミング検証部４の結果を出力する検証結果出力部、８は検証結果出力部６とデータ受信側クロックエッジ時間指定部７ｂからデータ受信側クロックの１サイクル時間情報を入力し、タイミング検証結果で使用したデータ受信側クロック時間の１つまたは複数サイクル時間分の前後のデータを生成し、それらの絶対値の最小値を検出して、その結果を検証結果とする検証結果最小値検出部である。
９はクロックデータと回路データとタイミング検証条件と検証結果最小値検出部８で検出完了情報を入力し、データ発信側と受信側のクロックエッジ時間差の全組合せを抽出するクロックエッジ時間差組合せデータ抽出部である。
【００１９】
図６のフローチャートを参照しながら説明する。
まず、実施の形態１と同様に、回路データと遅延データとクロックデータとタイミング検証条件をそれぞれの記録部１〜３に読み込む（ステップＳ１およびステップＳ２）。
そして、サイクル時間が異なるデータ発信側クロックとデータ受信側クロックとのクロックエッジの時間差の組合せを全て求める（ステップＳ８）。
次に、ある一つのクロックエッジ時間差の組合せを設定し（ステップＳ９）、前記実施の形態１と同様の処理にて検証結果最小値を求める（ステップＳ３〜Ｓ７）。
次に、全てのクロック組合せを行ったかどうかをチェックし（ステップＳ１０）、別の一つのクロックエッジ時間差の組合せを設定して（ステップＳ１１）、再度検証結果最小値を求める。その際、前の処理にて検出した検証結果最小値とも比較し、検証結果最小値を更新する。
全てのクロックエッジ時間差の組合せについて行うことで、求めるタイミング検証結果が得られる。
【００２０】
この発明による実施の形態２は、実施の形態１における構成において、異なる２つのクロックで動作する２つのレジスタ間のデータ伝搬のタイミングを検証する方法に関して、実施の形態１における構成に加えて、２つのクロック間のエッジ時間差の全組合せを抽出するクロックエッジ時間差組合せ抽出部を有することを特徴とするものである。
【００２１】
この発明による実施の形態２によれば、異なる２つのクロックで動作する２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録しているクロックデータ記録部１からなるクロックデータ記録手段と、回路データを記録している回路データ記録部２からなる回路データ記録手段と、タイミング検証条件を記録しているタイミング検証条件記録部５からなるタイミング検証記録手段と、前記記録手段に記録されたクロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定部７ａおよびデータ受信側クロックエッジ時間指定部７ｂからなる発信側クロックエッジ時間設定手段およびデータ受信側クロックエッジ時間設定手段と、前記記録手段に記録された回路データおよび遅延データならびに発信側クロックエッジ時間設定手段およびデータ受信側クロックエッジ時間設定手段により設定されたクロックエッジ時間からタイミング検証を行うタイミング検証部４と、タイミング検証結果を出力する検証結果出力部６からなる検証結果出力手段と、データ受信側クロックエッジ時間指定部７ｂからなるデータ受信側クロックエッジ時間設定手段から入力する１サイクル分の時間とタイミング検証結果出力部６からなるタイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出部８からなる検証結果最小値検出手段とを備え、２つのクロック間のエッジ時間差の全組合せを抽出するクロックエッジ時間差組合せデータ抽出部９からなるクロックエッジ時間差組合せ抽出手段を有するようにしたので、異なる２つのクロックで動作する２つのレジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、より的確かつ適切に行えるタイミング検証装置を得ることができる。
【００２２】
また、この発明による実施の形態２によれば、異なる２つのクロックで動作する２つのレジスタ間のデータ伝搬のタイミングを検証するにあたり、回路データおよび遅延データならびにタイミング検証条件およびクロックデータを読み込み記録手段に記録するステップＳ１およびＳ２からなる記録ステップと、前記記録手段に記録された回路データおよびタイミング検証条件ならびにクロックデータからデータ発信側クロックエッジ時間を設定するステップＳ３からなるデータ発信側クロックエッジ時間設定ステップと、前記記録手段に記録された回路データおよびタイミング検証条件ならびにクロックデータからデータ受信側クロックエッジ時間を設定するステップＳ４からなるデータ受信側クロックエッジ時間設定ステップと、前記記録手段に記録された回路データおよび遅延データならびにステップＳ３およびＳ４により設定されたクロックエッジ時間からタイミング検証を行うステップＳ５からなるタイミング検証ステップと、ステップＳ４からなるデータ受信側クロックエッジ時間設定ステップにより設定された１サイクル分の時間とＳ５からなるタイミング検証ステップによる検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出するステップＳ６からなる検証結果最小値検出ステップとを含み、２つのクロック間のエッジ時間差の全組合せを抽出するステップＳ３〜Ｓ７，Ｓ８〜Ｓ１１からなるクロックエッジ時間差組合せ抽出ステップを有するので、異なる２つのクロックで動作する２つのレジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、より的確かつ適切に行えるタイミング検証方法を得ることができる。
【００２３】
実施の形態３．
この発明の実施の形態３を図９および図１０について説明する。図９は実施の形態３における構成を示すブロック図である。図１０は実施の形態３における処理の流れを示すフローチャートである。
この実施の形態３において、ここで説明する特有の構成ないし方法以外の構成，方法については、先に説明した実施の形態１および実施の形態２における構成ないしは方法と同様の構成，方法を有し、同様の作用を奏するものである。図中、同一または相当部分については、同一の符号を付けている。
この実施の形態３は、請求項３に記載した第３の発明および請求項６に記載した第６の発明に対応するものである。
【００２４】
図において、１はクロックデータを記録しているクロックデータ記録部、２は回路データを記録している回路データ記録部、３は回路の遅延データを記録している遅延データ記録部、５はタイミング検証条件を記録しているタイミング検証条件記録部、７ａはクロックデータ記録部１と回路データ記録部２とタイミング検証条件記録部５からデータ発信側クロックのクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定部、７ｂはクロックデータ記録部１と回路データ記録部２とタイミング検証条件記録部５からデータ受信側クロックのクロックエッジ時間を指定するデータ受信側クロックエッジ時間指定部、４は回路データ記録部２および遅延データ記録部３と、データ発信側クロックエッジ時間指定部７ａと、データ受信側クロックエッジ時間指定部７ｂとからタイミング検証を実行するタイミング検証部、６はタイミング検証部４の結果を出力する検証結果出力部、８は検証結果出力部６とデータ受信側クロックエッジ時間指定部７ｂからデータ受信側クロックの１サイクル時間情報を入力し、タイミング検証結果で使用したデータ受信側クロック時間の１つまたは複数サイクル時間分の前後のデータを生成し、それらの絶対値の最小値を検出して、その結果を検証結果とする検証結果最小値検出部である。
９はクロックデータと回路データとタイミング検証条件と検証結果最小値検出部８で検出完了情報を入力し、データ発信側と受信側のクロックエッジ時間差の全組合せを抽出するクロックエッジ時間差組合せデータ抽出部である。
１０は論理伝搬検出部であり、データ発信側クロックエッジ時間指定部７ａと、データ受信側クロックエッジ時間指定部７ｂとから各クロックのサイクル時間を入力し、検証結果最小値検出部８から最小値を検出した際のデータ発信側クロック時刻とデータ受信側クロック時刻とを入力し、データ発信側クロックの次クロックエッジとデータ受信側クロックの次エッジを検証結果最小値情報に付加することで、データ受信側で２つの発信データを１回のエッジで受信する場合（重複受信）、および、何の発信データも受信していない（１つの発信データを複数のエッジで受信する）場合（無効受信）を検出する。
【００２５】
図１０のフローチャートを参照しながら説明する。
まず、実施の形態１と同様に、ステップＳ１〜Ｓ６の処理を行う。
そして、検証結果の絶対値が最小値かどうかを判別するステップＳ６による検証結果の最小値を受け、前後１サイクルのタイミング検証および最小値の抽出をステップＳ１２で行い、論理伝搬検出部１０により、データ受信側クロックエッジ時間に関するエッジ重複およびエッジ飛びの抽出をステップＳ１３で行うことにより、重複受信および無効受信を検出する。
【００２６】
以上のように、論理伝搬検出部１０を付加することにより、タイミングの検証だけでなく、データ送受信の可否のチェックも可能となるため、より高精度なタイミング検証を行うことができる。
【００２７】
この発明に実施の形態では、以上説明したように構成されているので、タイミング検証の精度が高くなり、また、ユーザが作成するタイミング検証条件を削減することができ、さらに、データ伝搬の重複受信や無効受信といった論理の検証もできる効果がある。
【００２８】
この発明による実施の形態３によれば、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録しているクロックデータ記録部１からなるクロックデータ記録手段と、回路データを記録している回路データ記録部２からなる回路データ記録手段と、タイミング検証条件を記録しているタイミング検証条件記録部５からなるタイミング検証記録手段と、前記記録手段に記録されたクロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定部７ａおよびデータ受信側クロックエッジ時間指定部７ｂからなる発信側クロックエッジ時間設定手段およびデータ受信側クロックエッジ時間設定手段と、前記記録手段に記録された回路データおよび遅延データならびに発信側クロックエッジ時間設定手段およびデータ受信側クロックエッジ時間設定手段により設定されたクロックエッジ時間からタイミング検証を行うタイミング検証部４と、タイミング検証結果を出力する検証結果出力部６からなる検証結果出力手段と、データ受信側クロックエッジ時間指定部７ｂからなるデータ受信側クロックエッジ時間設定手段から入力する１サイクル分の時間とタイミング検証結果出力部６からなるタイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出部８からなる検証結果最小値検出手段とを備え、前記構成で求めたデータ伝搬時のデータ発信側クロックエッジの１サイクル前後について、再度前記構成を用いてタイミング検証を行い、その３つのデータ受信側クロックエッジ時間に関して、重複受信または無効受信がないかを検出する論理伝搬検出部１０からなる論理伝搬検出手段を有するようにしたので、レジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、的確かつ適切に行えるとともに、データ伝搬の重複受信や無効受信といった論理の検証も行えるタイミング検証装置を得ることができる。
【００２９】
また、この発明による実施の形態１によれば、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝送のタイミングを検証するにあたり、回路データおよび遅延データならびにタイミング検証条件およびクロックデータを読み込み記録手段に記録するステップＳ１およびステップＳ２からなる記録ステップと、前記記録手段に記録された回路データおよびタイミング検証条件ならびにクロックデータからデータ発信側クロックエッジ時間を設定するステップＳ３からなるデータ発信側クロックエッジ時間設定ステップと、前記回路データおよびタイミング検証条件ならびにクロックデータからデータ受信側クロックエッジ時間を設定するステップＳ４からなるデータ受信側クロックエッジ時間設定ステップと、回路データおよび遅延データならびにクロックエッジ時間からタイミング検証を行うステップＳ５からなるタイミング検証ステップと、ステップＳ４からなるデータ受信側クロックエッジ時間設定ステップにより設定された１サイクル分の時間とタイミング検証ステップによる検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出するステップＳ６からなる検証結果最小値検出ステップとを含み、前記方法で求めたデータ伝搬時のデータ発信側クロックエッジの１サイクル前後について、再度前記方法を用いてタイミング検証を行い、その３つのデータ受信側クロックエッジ時間に関して、重複受信または無効受信がないかを検出するステップＳ１２およびＳ１３からなる論理伝搬検出ステップを有するので、レジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、的確かつ適切に行えるとともに、データ伝搬の重複受信や無効受信といった論理の検証も行えるタイミング検証方法を得ることができる。
【００３０】
【発明の効果】
第１の発明によれば、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段とを備え、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段を有するので、レジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、的確かつ適切に行えるタイミング検証装置を得ることができる。
【００３１】
第２の発明によれば、異なる２つのクロックで動作する２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段と、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段とを備え、２つのクロック間のエッジ時間差の全組合せを抽出するクロックエッジ時間差組合せ抽出手段を有するので、異なる２つのクロックで動作する２つのレジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、より的確かつ適切に行えるタイミング検証装置を得ることができる。
【００３２】
第３の発明によれば、一つまたは複数の所定のクロックに同期した同期回路である２つのレジスタ間のデータ伝搬のタイミングを検証するものであって、クロックデータを記録するクロックデータ記録手段と、回路データを記録する回路データ記録手段と、タイミング検証条件を記録するタイミング検証条件記録手段と、クロックデータと回路データとタイミング検証条件からデータ発信側と受信側のクロックエッジ時間を指定するデータ発信側クロックエッジ時間指定手段およびデータ受信側クロックエッジ時間指定手段と、回路データおよび回路の遅延データならびにクロックエッジ時間からタイミング検証を行うタイミング検証手段と、タイミング検証結果を出力する検証結果出力手段と、前記データ受信側クロックエッジ時間指定手段から入力する１サイクル分の時間と前記タイミング検証結果出力手段から入力する検証結果から、データ受信側クロックの前後１サイクル時間との時間差を求め、少なくとも３つ以上の複数の検証結果を生成して、絶対値の最小値を検出する検証結果最小値検出手段とを備え、前記構成で求めたデータ伝搬時のデータ発信側クロックエッジの１サイクル前後について、再度前記構成を用いてタイミング検証を行い、その３つのデータ受信側クロックエッジ時間に関して、重複受信または無効受信がないかを検出するようにしたので、レジスタ間におけるデータ伝搬のタイミング検証を、人手による作業の必要なしに、的確かつ適切に行えるとともに、データ伝搬の重複受信や無効受信といった論理の検証も行えるタイミング検証装置を得ることができる。
【図面の簡単な説明】
【図１】この発明による実施の形態１における構成を示すブロック図である。
【図２】この発明による実施の形態１における処理の流れを示すフローチャートである。
【図３】この発明による実施の形態１における処理を説明するための回路図である。
【図４】この発明による実施の形態１における処理を説明するためのタイミングチャート図である。
【図５】この発明による実施の形態２における構成を示すブロック図である。
【図６】この発明による実施の形態２における処理の流れを示すフローチャートである。
【図７】この発明による実施の形態２における処理を説明するための回路図である。
【図８】この発明による実施の形態２における処理を説明するためのタイミングチャートである。
【図９】この発明による実施の形態３におけるタイミング検証装置を示すブロック図である。
【図１０】この発明による実施の形態３におけるタイミング検証方法の処理の流れを示すフローチャートである。
【図１１】従来技術における構成を示すブロック図である。
【図１２】従来技術における処理の流れを示すフローチャートである。
【符号の説明】
１  クロックデータ記録部、２  回路データ記録部、３  遅延データ記録部、４  タイミング検証部、５  タイミング検証条件記録部、６  検証結果出力部、７ａ  データ発信側クロックエッジ時間指定部、７ｂ  データ受信側クロックエッジ時間指定部、８  検証結果最小値検出部、９  クロックエッジ時間差組合せデータ抽出部、１０  論理伝搬検出部。
【図１】
0004578024.tif 000002
【図２】
0004578024.tif 000003
【図３】
0004578024.tif 000004
【図４】
0004578024.tif 000005
【図５】
0004578024.tif 000006
【図６】
0004578024.tif 000007
【図７】
0004578024.tif 000008
【図８】
0004578024.tif 000009
【図９】
0004578024.tif 000010
【図１０】
0004578024.tif 000011
【図１１】
0004578024.tif 000012
【図１２】
0004578024.tif 000013