(57)【特許請求の範囲】
【請求項１】
複数のシート状のユニットが厚さ方向に積層されて構成された電子部品実装構造において、前記ユニットが、第１の絶縁層と、
前記第１の絶縁層の一方の面上に形成された配線と、
前記配線に接続された電子部品と、
前記第１の絶縁層の前記一方の面側に形成されて前記電子部品を覆う第２の絶縁層と、
前記配線と他のユニットの配線とを電気的に接続する接続部とを有し、
厚さ方向に隣り合うユニットにおいて、前記第１の絶縁層、前記電子部品、前記配線及び前記第２の絶縁層の配置が対称であり、かつ、
前記接続部が、前記第１の絶縁層を貫通して形成されて前記配線の一方の面に接合された端子と、前記第２の絶縁層を貫通して形成されて前記配線の他方の面に接合されたコンタクトビアとにより構成され、
前記端子が前記第１の絶縁層の表面から突出しており、
前記コンタクトビアの頂部が前記第２の絶縁層の表面から突出しており、
前記各ユニットは前記端子同士又は前記コンタクトビア同士により接続されていることを特徴とする電子部品実装構造。
【請求項２】
前記第１の絶縁層が、ソルダーレジストからなることを特徴とする請求項１に記載の電子部品実装構造。
【請求項３】
前記各ユニットの前記端子同士又は前記コンタクトビア同士は、異方性導電フィルムを介して接続されていることを特徴とする請求項１に記載の電子部品実装構造。
【請求項４】
前記電子部品が半導体チップであることを特徴とする請求項１に記載の電子部品実装構造。
【請求項５】
前記半導体チップが前記配線とフリップチップ接合していることを特徴とする請求項４に記載の電子部品実装構造。
【請求項６】
基板上に絶縁性樹脂からなる第１の絶縁層を形成する第１工程と、
前記第１の絶縁層をパターニングして開口部を形成する第２工程と、
前記開口部の内側に露出した前記基板をエッチングして窪みを形成する第３工程と、
前記開口部の内側に金属を充填して端子を形成する第４工程と、
前記第１の絶縁層の上に、前記端子と接続する配線を形成する第５工程と、
前記配線の上に電子部品を接合する第６工程と、
前記第１の絶縁層の上に前記電子部品を覆う第２の絶縁層を形成する第７工程と、
前記第２の絶縁層の上面から前記配線に到達する孔を形成する第８工程と、
前記孔内に金属を充填してコンタクトビアを形成する第９工程と、
前記基板を除去する第１０工程とを遂行することにより、
前記第１の絶縁層と、前記第１の絶縁層の一方の面上に形成された前記配線と、前記配線に接続された前記電子部品と、前記第１の絶縁層の一方の面側に形成されて前記電子部品を覆う前記第２の絶縁層と、前記配線と電気的に接続した前記端子及び前記コンタクトビアからなる接続部とにより構成されるシート状のユニットを複数用意し、
それらのユニットを、厚さ方向に隣り合うユニットの向きを交互に逆に配置して相互に積層して前記端子同士又は前記コンタクト同士を接合し、前記接続部を介して各ユニットの電子部品を相互に電気的に接続することを特徴とする電子部品実装構造の製造方法。
【請求項７】
前記第９工程の後に、２つのユニットを前記電子部品が搭載された面を向かい合わせて接合し、その後、前記第１０工程を実施して前記基板を剥離することを特徴とする請求項６に記載の電子部品実装構造の製造方法。
【請求項８】
前記第１０工程において、前記基板のうち縁部の部分を枠状に残し、その後各ユニットを接合した後に前記枠状の部分を切断除去することを特徴とする請求項６に記載の電子部品実装構造の製造方法。
【請求項９】
前記第１工程において、前記基板の下面に第３の絶縁層を形成し、
前記第９工程の終了から第１０工程の開始までの間に、前記第３の絶縁層を除去することを特徴とする請求項６に記載の電子部品実装構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品実装構造及びその製造方法に関し、特に薄型化を図るために配線基板の内部に半導体素子（チップ）等の電子部品を実装したパッケージ構造を有する電子部品実装構造及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化が促進されており、そのキーテクノロジーであるＬＳＩ（Large Scale Integration ：大規模集積回路）技術は、データ伝送の高速化及び大容量化に向って着実に進んでいる。また、ＬＳＩの実装技術も年々進歩しており、狭いスペースに多数のＬＳＩを高密度に実装できるようになっている。
【０００３】
さらなる高密度化の要求から、配線基板上に複数の半導体チップを３次元的に積層して実装したマルチチップパッケージ（半導体装置）が開発されている。その一例として、配線基板上に複数の半導体チップが絶縁膜に埋設された状態で３次元的に実装され、かつ絶縁膜に形成されたビアホール及び配線パターンを介して複数の半導体チップが相互に接続された構造を有する半導体装置がある（例えば、特許文献１〜５）。
【特許文献１】特開２００１−１９６５２５号公報
【特許文献２】特開２００１−１７７０４５号公報
【特許文献３】特開２０００−３２３６４５号公報
【特許文献４】特開２００５−２１７２２５号公報
【特許文献５】特開２００５−２０９６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、半導体チップを被覆する絶縁膜が樹脂からなる場合、樹脂膜の中にはそれと熱膨張係数が異なる半導体チップや配線（金属膜）が存在することとなるため、樹脂膜が熱処理されて形成される際に、これらの熱膨張係数の差に基づく熱応力によって半導体装置自体に反りが発生しやすい。このため、後工程での半導体装置のハンドリングに支障をきたしたり、半導体装置を実装基板（マザーボード）に実装する際にそれらの接合の信頼性が低下するなどの不具合が発生したりするおそれがある。
【０００５】
上記した特許文献１〜５には、いずれも絶縁膜（樹脂膜）内に半導体チップが埋設されて実装された構造が記載されているものの、上記したような熱応力に基づく半導体装置の反りに関しては何ら考慮されていない。
【０００６】
本発明は以上の課題を鑑みて創作されたものであり、電子部品が絶縁膜に埋設された状態で実装された構造を有する電子部品実装構造において、従来に比べてより一層の高密度化が可能であるとともに、反りの発生が防止される電子部品実装構造及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明は、複数のシート状のユニットが厚さ方向に積層されて構成された電子部品実装構造において、前記ユニットが、第１の絶縁層と、前記第１の絶縁層の一方の面上に形成された配線と、前記配線に接続された電子部品と、前記第１の絶縁層の前記一方の面側に形成されて前記電子部品を覆う第２の絶縁層と、前記配線と他のユニットの配線とを電気的に接続する接続部とを有し、厚さ方向に隣り合うユニットにおいて、前記第１の絶縁層、前記電子部品、前記配線及び前記第２の絶縁層の配置が対称であることを特徴とする。
【０００８】
本発明の電子部品実装構造は、電子部品が埋設されたシート状のユニットを積層して構成されている。各ユニットは第１の絶縁層と、配線と、半導体チップ等の電子部品と、第２の絶縁層と、接続部とにより構成されており、コアとなる高強度の支持基板（厚い基板）を有していない。そして、複数のユニットを積層することで、全体的な強度を確保している。これにより、本発明の電子部品実装構造は、支持基板を有する従来の電子部品実装構造に比べて電子部品のより一層の高密度化が達成される。
【０００９】
また、本発明においては、厚さ方向に隣り合うユニットにおいて、第１の絶縁層、電子部品、配線及び第２の絶縁層の配置が対称となっている。このため、電子部品と絶縁層及び配線（金属膜）との熱膨張係数の差に基づく熱応力が発生するとしても、厚さ方向に隣り合うユニットで熱応力による反りの方向が逆となって相殺され、電子部品実装構造に反りが発生することが防止される。
【００１０】
本発明の一つの好適な態様では、前記第１の絶縁層をソルダーレジストにより形成する。本発明では、電子部品実装構造の最外面に第１の絶縁層が配置される。電子部品を埋設する絶縁層（第２の絶縁層）には通常エポキシ等の樹脂により形成されるが、ソルダーレジストは一般的にエポキシ樹脂よりも強度が高い。このため、最外面に配置される第１の絶縁層をソルダーレジストにより形成すると、電子部品実装構造の強度が高くなり、破損等の不具合の発生が抑制される。
【００１１】
前記電子部品が半導体チップの場合、半導体チップの素子形成面を保護膜により保護することが好ましい。この場合、保護膜中にシリカ等を混入して熱膨張係数が、半導体チップの熱膨張係数と第１の絶縁層の熱膨張係数との中間となるように調整すると、半導体チップと第１の絶縁層との熱膨張係数の差により発生する応力を分散することができる。
【００１２】
また、上記した課題を解決するため、本発明に係る電子部品実装構造の製造方法では、第１の絶縁層と、前記第１の絶縁層の一方の面上に形成された配線と、前記配線に接続された電子部品と、前記第１の絶縁層の一方の面側に形成されて前記電子部品を覆う第２の絶縁層と、前記配線と電気的に接続した接続部とにより構成されるシート状のユニットを複数用意し、それらのユニットを、厚さ方向に隣り合うユニットの向きを交互に逆に配置して相互に積層して接合し、前記接続部を介して各ユニットの電子部品を相互に電気的に接続することを特徴としている。
【００１３】
本発明では、厚さ方向に隣り合うユニットの向きを交互に逆に配置して接合するので、厚さ方向に隣り合うユニットにおいて第１の絶縁層、電子部品、配線及び第２の絶縁層の配置が対称となり、その結果電子部品と絶縁層及び配線（金属膜）との熱膨張係数の差に基づく熱応力が発生するとしても、それらのユニットにおいて熱応力が発生する方向が逆になり、電子部品実装構造の反りが回避される。
【００１４】
前記ユニットは、例えば  基板上に絶縁性樹脂からなる第１の絶縁層を形成する第１工程と、前記第１の絶縁層をパターニングして開口部を形成する第２工程と、前記開口部の内側に露出した前記基板をエッチングして窪みを形成する第３工程と、前記開口部の内側に金属を充填して端子を形成する第４工程と、前記第１の絶縁層の上に、前記端子と接続する配線を形成する第５工程と、前記配線の上に電子部品を接合する第６工程と、前記第１の絶縁層の上に前記電子部品を覆う第２の絶縁層を形成する第７工程と、前記第２の絶縁層の上面から前記配線に到達する孔を形成する第８工程と、前記孔内に金属を充填してコンタクトビアを形成する第９工程と、前記基板を除去する第１０工程とを経て製造される。
【００１５】
このようにして製造されたユニットは、コアとなる高強度の支持基板（厚い基板）を有していないため、支持基板を有する従来の電子部品実装構造に比べて電子部品のより一層の高密度化が達成される。また、本発明方法においては、第９工程までは第１の絶縁層、配線、電子部品及び第２の絶縁層等を基板により支持しており、例えば２つのユニットを接合した後に第１０工程を実施して基板を除去するので、製造工程におけるハンドリングに支障が生じることはない。
【００１６】
本発明の一つの好適な態様では、第１工程において、前記基板の下面に第３の絶縁層を形成し、前記第９工程の終了から第１０工程の開始までの間に、前記第３の絶縁層を除去する。基板の上面のみに絶縁層（第１の絶縁層）を形成した場合、基板と絶縁層との熱膨張係数の差により、ポストベーキング等の熱処理時に反りが発生することが考えられる。上述したように基板の下面にも絶縁層（第３の絶縁層）を形成しておけば、基板の上下で反りが発生する方向が逆となり、結果的に反りが抑制される。
【００１７】
更に、上記した課題を解決するため、本発明に係る他の電子部品実装構造の製造方法では、第１の絶縁層と、前記第１の絶縁層の一方の面上に形成された配線と、前記配線に接続された電子部品と、前記第１の絶縁層の一方の面側に形成されて前記電子部品を覆う第２の絶縁層とにより構成される複数のシート状のユニットを形成する工程と、前記複数のユニットを、厚さ方向に隣り合うユニットの向きを交互に逆に配置して積層し積層構造体とする工程と、前記積層構造体に各ユニットの前記第１の絶縁層、前記配線及び前記第２の絶縁層を貫通する貫通孔を形成する工程と、前記貫通孔内に導電体を充填して各ユニットの前記配線間を電気的に接続する接続部を形成する工程とを有することを特徴としている。
【００１８】
本発明においても、厚さ方向に隣り合うユニットの向きを交互に逆に配置するので、厚さ方向に隣り合うユニットにおいて第１の絶縁層、電子部品、配線及び第２の絶縁層の配置が対称となり、その結果電子部品と絶縁層及び配線（金属膜）との熱膨張係数の差に基づく熱応力が発生するとしても、それらのユニットにおいて熱応力が発生する方向が逆になり、電子部品実装構造の反りが回避される。
【００１９】
本発明の一つの好適な形態では、前記ユニットは、基板上に絶縁性樹脂からなる第１の絶縁層を形成する工程と、前記第１の絶縁層上に配線を形成する工程と、前記配線の上に電子部品を接合する工程と、前記第１の絶縁膜の上に前記電子部品を覆う第２の絶縁層を形成する工程とを経て形成される。また、前記積層構造体は、前記基板を有する２つのユニットを前記電子部品が搭載された面を向い合わせて接合してペアユニットとするペアユニット形成工程と、前記ペアユニットから前記基板を除去する基板除去工程と、複数のペアユニットを積層する積層工程と順番に実施して形成される。
【００２０】
本発明では、積層構造体に各ユニットの第１の絶縁層、配線及び第２の絶縁層を貫通する貫通孔を形成し、その後貫通孔内に導電体を充填して各ユニットの配線間を電気的に接続する。この場合、例えば最下層のユニットのみ基板を残しておき、積層構造体の上面から基板に到達する貫通孔をドリル又はレーザ照射により形成し、めっき法により貫通孔内に銅等の導電体を堆積させることにより、接続部を形成することができる。前記最下層のユニットの基板は、接続部形成後に除去する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態について、添付の図面を参照して説明する。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態の電子部品実装構造を示す断面図である。
【００２３】
本実施形態の電子部品実装構造（半導体装置）１は、複数個（図１では４個）のシート（薄膜）状のユニット１０を絶縁層１１を挟んで積層した構造を有している。各ユニット１０は、絶縁性樹脂層（第２の絶縁層）３０と、絶縁性樹脂層３０内に埋設された半導体チップ（電子部品）２７と、ソルダーレジスト層（第１の絶縁層）２２と、配線２６と、端子２４と、コンタクトビア３１とにより構成されている。１つのユニット１０の厚さは例えば２００μｍ程度（１００〜３００μｍ程度）であり、上下方向（厚さ方向）に隣り合うユニット１０は、端子２４又はコンタクトビア３１（接続部）を介して相互に電気的に接続されている。
【００２４】
本実施形態の電子部品実装構造１では、図１に示すように、上下方向に隣り合うユニット１０が相互に逆向きに配置されていることが特徴の一つとなっている。すなわち、上下方向に隣り合う２つのユニット１０では、ソルダーレジスト層２２、半導体チップ２７、配線２６、端子２４及びコンタクトビア３１等の配置が対称となっている。
【００２５】
１つのユニット１０は、上述したように、絶縁性樹脂層３０と、半導体チップ２７と、ソルダーレジスト層２２と、配線２６と、端子２４と、コンタクトビア３１とにより構成されている。ソルダーレジスト層２２は、絶縁性樹脂層３０の一方の面に接合している。配線２６はソルダーレジスト層２２の絶縁性樹脂層３０側の面上に形成されており、半導体チップ２７の接続端子とバンプ２８を介して電気的に接続されている。半導体チップ２７とソルダーレジスト層２２との間には、半導体チップ２７の素子形成面を保護するためにアンダーフィル（保護膜）２９が充填されている。
【００２６】
端子２４はソルダーレジスト層２２を貫通して形成されており、配線２６の一方の面に接合されている。また、コンタクトビア３１は絶縁性樹脂層３０に埋め込まれて形成されており、配線２６の他方の面に接合されている。
【００２７】
上述の如く、本実施形態の電子部品実装構造１では、各ユニット１０がソルダーレジスト層２２、半導体チップ２７及び絶縁性樹脂層３０等により構成されており、コアとなる高強度の支持基板（換言すると、厚い基板）を有していない。そして、複数のユニット１０を積層することで全体的な強度を確保している。これにより、本実施形態の電子部品実装構造１では、支持基板を有する従来の電子部品実装構造に比べて、より一層の高密度化が可能になるという効果を奏する。
【００２８】
また、本実施形態の電子部品実装構造１では、上下方向に隣り合うユニット１０において、ソルダーレジスト層２２、半導体チップ２７、配線２６、端子２４及びコンタクトビア３１等が対称の関係で配置されている。このため、半導体チップ２７と絶縁性樹脂層３０及び配線（金属膜）２６との熱膨張係数の差に基づく熱応力が発生するとしても、上下方向に隣り合うユニット１０で熱応力による反りの方向が逆となり、その結果熱応力が相殺されて電子部品実装構造１に反りが発生することが防止される。
【００２９】
また、本実施形態の電子部品実装構造１では、最外面がアクリル系樹脂又はエポキシ系樹脂からなるソルダーレジスト層２２に覆われている。一般的に、ソルダーレジスト層２２はエポキシ等の樹脂からなる絶縁性樹脂層３０に比べて強度が高い。このため、本実施形態では、エポキシ等の樹脂からなる絶縁性樹脂層が最外面に露出している場合に比べて、電子部品実装構造の強度が高く破損しにくいという利点もある。
【００３０】
図２〜図６は、本発明の第１の実施形態に係る電子部品実装構造の製造方法を工程順に示す断面図である。なお、図２〜図６では説明を簡単にするために１個分のユニット形成領域しか示していないが、実際には１枚の基板２１の上に複数のユニット１０を同時に形成する。
【００３１】
まず最初の工程では（図２（ａ）参照）、例えば大きさが３００ｍｍ×５００ｍｍ、厚さが０．１ｍｍの銅（Ｃｕ）からなる基板２１を用意する。そして、スクリーン印刷法により、基板２１の一方の面上に感光性のソルダーレジストを塗布して、厚さが例えば２０〜３０μｍのソルダーレジスト層２２を形成する。次に、所定の露光マスク（不図示）を介してソルダーレジスト層２２を露光する。その後、現像処理を施して、ソルダーレジスト層２２に、基板２１の表面が露出する開口部２２ａを形成する。その後、例えば１５０〜２００℃の温度でポストベークする。
【００３２】
なお、基板２１には、ソルダーレジスト層２２等を支持する支持体としての役割と、電解めっき時の電流供給層としての役割とがある。従って、基板２１にはある程度の強度と導電性とが要求される。また、基板２１は、後述する工程で容易に除去できるものであることが必要である。基板２１としては、上述した銅板の他にも、例えば４２アロイ（Ｆｅ−Ｎｉ合金）板を使用することができる。但し、基板２１の厚さが厚すぎると、後述の基板２１を除去する工程にかかる時間が長くなるので、ハンドリングに支障がない範囲で薄くすることが好ましい。
【００３３】
次の工程では（図２（ｂ）参照）、ソルダーレジスト層２２をマスクとして基板２１をエッチングし、深さが数１０μｍ（例えば３０μｍ）の窪み２１ａを形成する。この窪み２１ａの深さにより、端子２４がソルダーレジスト層２２から突出する突出量が決定される。
【００３４】
その後、次の工程（図２（ｃ）参照）において、ソルダーレジスト層２２をマスクとしてはんだを電解めっきし、窪み２１ａの表面に厚さが例えば２０〜７０μｍのはんだ層２３を形成する。このはんだ層２３は、後述する工程において基板２１をエッチングにより除去する際にエッチングストッパーとして作用する。なお、はんだ層２３に替えて、例えば錫（Ｓｎ）をめっきしてもよい。
【００３５】
このはんだ層２３を形成した後、プラズマ処理（ドライエッチング）を施して、ソルダーレジスト層２２の表面を粗化しておく。このプラズマ処理は必須ではないが、後工程で使用するドライフィルムやめっき層の密着性を十分確保するために、実施しておくことが好ましい。
【００３６】
次の工程では（図２（ｄ）参照）、銅の電解めっきにより、ソルダーレジスト層２２の開口部２２ａに銅を充填して、端子２４を形成する。その後、銅を無電解めっきして、ソルダーレジスト層２２の上及び端子２４の上にシード層（不図示）を形成する。
【００３７】
次の工程では（図２（ｅ）参照）、基板２１の上側にドライフィルム（感光性レジストフィルム）２５を貼り付ける。そして、所定の露光マスク（不図示）を使用してドライフィルム２５を露光した後、現像処理を施してドライフィルム２５に開口部２５ａを形成する。この開口部２５ａは、次工程で配線２６を形成するためのものである。
【００３８】
次の工程では（図３（ａ）参照）、銅の電解めっきにより、ドライフィルム２５の開口部２５ａに銅を埋め込み、配線２６を形成する。そして、次の工程では（図３（ｂ）参照）、剥離液によりドライフィルム２５を剥離する。その後、露出しているシード層をエッチングにより除去して、各配線２６間を電気的に分離する。
【００３９】
次の工程では（図３（ｃ）参照）、配線２６に半導体チップ２７をフリップチップ接合する。この半導体チップ２７は、厚さが例えば１５０μｍ以下（好適には５０μｍ程度）に薄型化されており、素子形成面（図３（ｃ）では下側）の縁部に接続電極が設けられている。そして、接続電極の上（図３（ｃ）では下側）にはバンプ（例えばＡｕスタッドバンプ）２８が形成され、このバンプ２８により配線２６と電気的に接続される。
【００４０】
次の工程では（図３（ｄ）参照）、半導体チップ２７と基板２１（ソルダーレジスト層２２及び配線２６）との間にアンダーフィル２９を充填する。アンダーフィル２９としては、例えばエポキシ樹脂を使用することができる。アンダーフィル２２中には例えばシリカ等のフィラーを含有させ、アンダーフィル２９の熱膨張係数が半導体チップ２７の熱膨張係数とソルダーレジスト層２２の熱膨張係数との中間になるように調整することが好ましい。
【００４１】
次の工程では（図４（ａ）参照）、基板２１の上に、半導体チップ２７を覆うようにフィルム状のエポキシ樹脂を貼り付けて、絶縁性樹脂層３０を形成する。その後、絶縁性樹脂層３０を構成するエポキシ樹脂を硬化（キュア）させる。フィルム状のエポキシ樹脂を貼り付ける替わりに、エポキシ樹脂を塗布して絶縁性樹脂層３０を形成してもよい。また、エポキシ樹脂に替えて、ポリイミド又はその他の絶縁性樹脂を使用してもよい。
【００４２】
次の工程では（図４（ｂ）参照）、絶縁性樹脂層３０を炭酸ガス（ＣＯ２ ）レーザ等により穴あけ加工して、配線２６が露出する開口部３０ａを形成する。開口部３０ａの直径は、例えば１００μｍである。
【００４３】
次の工程では（図４（ｃ）参照）、電解めっきにより、開口部３０ａ内に銅を充填して、コンタクトビア３１を形成する。この場合に、図４（ｃ）に示すように、コンタクトビア３１の頂部が絶縁性樹脂層３０よりも若干（例えば、３０μｍ程度）盛り上がるようにする。その後、コンタクトビア３１の頂部にＮｉ（ニッケル）及びＡｕ（金）を順次電解めっきして、厚さが数μｍのＮｉ−Ａｕめっき層（不図示）を形成する。
【００４４】
このようにしてユニット１０が形成された基板２１を複数用意する。そして、次の工程において（図５（ａ）参照）、２枚の基板２１を、半導体チップ搭載面を向い合わせて配置し、両者の間に絶縁層１１を挟んで接合する。絶縁層１１として異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film ）を使用し、プレス機により加圧して各基板２１に形成されたユニット１０を接合すると、異方性導電フィルムのうち対向するコンタクトビア３１間の部分が強く加圧されて厚さ方向（Ｚ方向）に導電性を示すようになり、それらのコンタクトビア３１間が電気的に接続される。以下、このようにして接合された２つのユニット１０を、ペアユニットと呼ぶ。
【００４５】
なお、本実施形態では絶縁層１１として異方性導電フィルムを使用しているが、２つのユニット１０の相互に対向するコンタクトビア３１同士をはんだ等により接合した後、ユニット１０間に絶縁性樹脂を充填するなどの方法により絶縁層１１を形成してもよい。
【００４６】
次の工程では（図５（ｂ）参照）、エッチングによりユニット１０から基板２１を除去する。本実施形態では基板２１として銅板を使用しているので、エッチング液としては例えば塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウムを使用する。この場合、端子２４の端面ははんだ層２３に覆われているため、端子２４のエッチングが防止される。
【００４７】
次の工程では（図６参照）、絶縁層１１を挟んで複数のペアユニットを重ね合わせて接合する。この場合も、本実施形態では絶縁層１１として異方性導電フィルムを使用して上下方向に隣り合う端子２４間を電気的に接続しているが、端子２４間をはんだ等により接合した後、ペアユニット間に絶縁性樹脂を充填するなどの方法により絶縁層１１を形成してもよい。
【００４８】
このようにして複数のユニット１０を積層して積層構造体１ａを形成した後、この積層構造体１ａを切断して個々の電子部品実装構造１を分離する。これにより、図１に示す本実施形態の電子部品実装構造１が完成する。
【００４９】
本実施形態の製造方法によれば、２つのユニット１０を接合してペアユニットとするまでの間はソルダーレジスト層２２及び絶縁性樹脂層３０等が基板２１により支持されている。このため、ハンドリングが容易である。また、ペアユニットとした後に基板２１を除去し、複数のペアユニットを重ね合わせて本実施形態に係る電子部品実装構造（半導体装置）１を製造するので、支持基板を有する従来の電子部品実装構造に比べて薄型化でき、より一層の高密度化が達成される。
【００５０】
更に、本実施形態の製造方法により製造された電子部品実装構造１では、上下方向に隣り合うユニット１０において、ソルダーレジスト層２２、半導体チップ２７、配線２６、端子２４及びコンタクトビア３１等の配置が対称になっている。このため、半導体チップ２７、絶縁性樹脂層３０及び配線（金属膜）２６等の熱膨張係数の差に起因する反りの発生方向が上下方向に隣り合うユニット１０で逆になり、その結果電子部品実装構造１に反りが発生することが回避される。
【００５１】
例えば、配線２６、端子２４及びコンタクトビア３１を構成する銅の熱膨張係数は１６．２ｐｐｍ／℃、半導体チップ２７（シリコンチップ）の熱膨張係数は３．４ｐｐｍ／℃、絶縁性樹脂層３０（エポキシ樹脂）の熱膨張係数は６０ｐｐｍ／℃、アンダーフィル２９（エポキシ系樹脂）の熱膨張係数は３３ｐｐｍ／℃、ソルダーレジスト層２２（エポキシ系樹脂）の熱膨張係数は６０ｐｐｍ／℃であるが、本実施形態によれば、このように熱膨張係数が異なる部材により構成された電子部品実装構造（半導体装置）においても、反りが極めて少なく、製品歩留りが高い。
【００５２】
なお、上述した実施形態では図５（ａ）に示す工程において２枚のユニット１０を接合してペアユニットとした後、図５（ｂ）に示す工程において基板２１を除去し、図６に示す工程において複数のペアユニットを重ね合わせて積層構造体１ａとしているが、図４（ｃ）に示す工程の後に、図７に示すようにユニット１０から基板２１を除去し、その後図６に示すように複数のユニット１０を交互に向きを変えて絶縁層１１を挟んで重ね合わせて接合してもよい。
【００５３】
また、上記の実施形態では半導体チップ２７の素子形成面を基板２１に向けて搭載する場合（いわゆるフェースダウン）について説明したが、本発明は半導体チップ２７の素子形成面を基板２１と逆側に向けて搭載し、ワイヤボンディングで配線と電気的に接続する場合（いわゆるフェースアップ）に適用することも可能である。
【００５４】
（第２の実施形態）
図８は本発明の第２の実施形態の電子部品実装構造の製造方法を示す断面図、図９は同じくその模式平面図（全体図）である。なお、図８において、図５（ｂ）と同一物には同一符号を付している。
【００５５】
本実施形態が第１の実施形態と異なる点は、基板２１をエッチングにより除去する際に縁部を枠状に残すことにあり、その他の構成は基本的に第１の実施形態と同様であるので、ここでは重複する部分の説明は省略する。
【００５６】
第１の実施形態では、図５（ｂ）に示す工程においてユニット１０から基板２１を完全に除去していた。前述したように、第１の実施形態では１枚の基板２１を使用して複数のユニット１０を同時に形成するので、同時に形成するユニット１０の数にもよるが、基板２１を除去すると剛性が不足してハンドリングに支障がでることが考えられる。
【００５７】
そこで、第２の実施形態においては、基板２１をエッチングする際に、フォトリソグラフィ法を用いて図８，図９に示すように、外縁に沿って枠状に金属膜（基板２１の縁部）２１ａを残す。
【００５８】
これにより、ハンドリング時の撓みが抑制され、ハンドリングが容易になるという効果を奏する。なお、この枠状の金属膜２１ａは、個々のユニット１０に分離する際に、切断して除去する。
【００５９】
（第３の実施形態）
図１０（ａ），（ｂ）は、本発明の第３の実施形態の電子部品実装構造の製造方法を示す断面図である。
【００６０】
本実施形態が第１の実施形態と異なる点は、基板２１の裏面（半導体チップ搭載面と逆側の面）にもソルダーレジスト層２２を形成することにあり、その他の構成は基本的に第１の実施形態と同様であるので、ここでは重複する部分の説明は省略する。
【００６１】
本実施形態においては、図１０（ａ）に示すように、基板２１の両面にソルダーレジスト層２２を形成する。その後、第１の実施形態と同様にして、図１０（ｂ）に示すように、端子２４及び配線２６を形成し、配線２６の上に半導体チップ２７を搭載する。そして、半導体チップ２７と配線２６及びソルダーレジスト層２２との間にアンダーフィル２９を充填した後、半導体チップ２７を覆う絶縁樹脂層３０を形成し、更にコンタクトビア３１を形成する。
【００６２】
次いで、裏面側のソルダーレジスト層２２を機械研磨又はプラズマエッチングにより除去する。そして、ユニット１０が形成された２つの基板２１を、図５（ａ）に示すように、その半導体チップ搭載面を相互に対向させて配置し、絶縁層１１を挟んで接合する。このようにしてペアユニットを形成した後、図５（ｂ）に示すように、基板２１をエッチングにより除去する。その後、図６に示すように、複数のペアユニットを絶縁層１１を挟んで重ね合わせて接合する。
【００６３】
第１の実施形態のように銅からなる基板２１の片面にソルダーレジスト層２２を形成した場合、１５０〜２００℃の温度でポストベークすると、基板２１とソルダーレジスト層２２との熱膨張係数の差により、基板２１に反りが発生してハンドリングに支障がでることがある。本願発明者等の実験では、基板２１として直径が１５０ｍｍ、厚さが０．３ｍｍのウェハ形状の銅板を使用し、片側の面上のみにソルダーレジスト層２１を２５μｍの厚さに形成した場合、ポストベーク後に約６ｍｍの反りが発生することが確認された。一方、本実施形態のように、基板２１の両面にソルダーレジスト層２１を形成した場合は、反りが殆ど発生しなかった。このことから、基板２１の裏面側にもソルダーレジスト層２１を形成することが好ましいことがわかる。
【００６４】
なお、基板２１の裏面側に形成する層の材質は、その熱膨張係数が表面側のソルダーレジスト層の熱膨張係数に近いものであれば、特に限定されない。
【００６５】
（第４の実施形態）
図１１は、本発明の第４の実施形態の電子部品実装構造を示す断面図である。
【００６６】
本実施形態の電子部品実装構造（半導体装置）５１は、複数の（図１１では４個）のシート（薄膜）状のユニット６０を絶縁層６１を挟んで積層した構造を有している。各ユニット６０は、絶縁性樹脂層（第２の絶縁層）８０と、絶縁性樹脂層８０内に埋設された半導体チップ（電子部品）７７と、ソルダーレジスト層（第１の絶縁層）７２と、配線７６とにより構成されている。１つのユニット６０の厚さは例えば２００μｍ程度（１００〜３００μｍ程度）であり、各ユニット６０は当該電子部品実装構造５１の一方の面側から他方の面側に貫通する貫通電極８１（接続部）を介して相互に電気的に接続されている。貫通電極８１の両端部は、Ｎｉ−Ａｕめっき層８１ａで覆われている。
【００６７】
本実施形態の電子部品実装構造５１においても、第１の実施形態と同様に、上下方向に隣り合うユニット６０が相互に逆向きに配置されている。すなわち、上下方向に隣り合う２つのユニット６０は、ソルダーレジスト層７２、半導体チップ７７、配線７６及び絶縁性樹脂層８０等の配置が対称となっている。
【００６８】
１つのユニット６０は、上述したように、半導体チップ７７と、ソルダーレジスト層７２と、配線７６と、絶縁性樹脂層８０とにより構成されている。ソルダーレジスト層７２は、絶縁性樹脂層８０の一方の面に接合されている。配線７６はソルダーレジスト層７２の絶縁性樹脂層８０側の面上に形成されており、半導体チップ７７の接続端子とバンプ７８を介して電気的に接続されている。半導体チップ７７とソルダーレジスト層７２との間には、半導体チップ７７の素子形成面を保護するためにアンダーフィル（保護膜）７９が充填されている。
【００６９】
上述の如く、本実施形態の電子部品実装構造５１では、各ユニット６０がソルダーレジスト層７２、半導体チップ７７及び絶縁性樹脂層８０等により構成されており、コアとなる高強度の支持基板（換言すると、厚い基板）を有していない。そして、複数のユニット６０を積層することで全体的な強度を確保している。これにより、本実施形態の電子部品実装構造５１は、第１の実施形態と同様に、従来に比べてより一層の高密度化が可能である効果を奏する。
【００７０】
また、本実施形態の電子部品実装構造５１では、上下方向に隣り合うユニット６０において、ソルダーレジスト層７２、半導体チップ７７、配線７６及び絶縁性樹脂層８０等が対称の関係で配置されている。このため、半導体チップ７７と絶縁性樹脂層８０及び配線（金属膜）７６との熱膨張係数の差に基づく熱応力が発生するとしても、上下方向に隣り合うユニット６０で熱応力による反りの方向が逆となり、その結果熱応力が相殺されて電子部品実装構造５１に反りが発生することが防止される。
【００７１】
更に、本実施形態の電子部品実装構造５１では最外面がエポキシ樹脂等に比べて強度が高いアクリル系樹脂又はエポキシ系樹脂からなるソルダーレジスト層７２に覆われているので、第１の実施形態と同様に破損しにくいという利点もある。
【００７２】
更にまた、本実施形態においては、各ユニット６０が貫通電極８１により共通接続されているので、第１の実施形態に比べて各ユニット６０間の電気的接続の信頼性が高いという利点もある。
【００７３】
図１２〜図１８は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を工程順に示す断面図である。なお、図１２〜図１８では説明を簡単にするために１個分のユニット形成領域しか示していないが、実際には１枚の基板７１の上に複数のユニット６０を同時に形成する。
【００７４】
まず最初の工程では（図１２（ａ）参照）、例えば大きさが３００ｍｍ×５００ｍｍ、厚さが０．１ｍｍの銅（Ｃｕ）からなる基板７１を用意する。そして、スクリーン印刷法により、基板７１の一方の面上に感光性のソルダーレジストを塗布して、厚さが例えば２０〜３０μｍのソルダーレジスト層７２を形成する。その後、プラズマ処理（ドライエッチング）を施して、ソルダーレジスト層７２の表面を粗化しておく。次いで、銅を無電解めっきして、ソルダーレジスト層７２の上にシード層（不図示）を形成する。なお、プラズマ処理は必須ではないが、後工程で使用するドライフィルムやめっき層の密着性を十分確保するために、実施しておくことが好ましい。
【００７５】
次の工程では（図１２（ｂ）参照）、基板７１の上側（シード層の上）にドライフィルム（感光性レジストフィルム）７５を貼り付ける。そして、所定の露光マスク（不図示）を使用してドライフィルム７５を露光した後、現像処理を施してドライフィルム７５に開口部７５ａを形成する。この開口部７５ａは、次の工程で配線７６を形成するためのものである。
【００７６】
次の工程では（図１２（ｃ）参照）、銅の電解めっきにより、ドライフィルム７５の開口部７５ａ内に銅を埋め込み、配線７６を形成する。そして、次の工程（図１２（ｄ）参照）では、剥離液によりドライフィルム７５を剥離する。その後、露出しているシード層をエッチングにより除去して、各配線７６間を電気的に分離する。
【００７７】
次の工程では（図１２（ｅ）参照）、配線７６に半導体チップ７７をフリップチップ接合する。この半導体チップ７７は、厚さが例えば１５０μｍ以下（好適には５０μｍ程度）に薄型化されており、素子形成面（図１２（ｅ）では下側）の縁部に接続電極が設けられている。そして、接続電極の上（図１２（ｅ）では下側）にはバンプ（例えばＡｕスタッドバンプ）７８が形成され、このバンプ７８により配線７６と電気的に接続される。
【００７８】
次の工程では（図１３（ａ）参照）、半導体チップ７７と基板７１（ソルダーレジスト層７２及び配線７６）との間にアンダーフィル７９を充填する。アンダーフィル７９としては、例えばエポキシ樹脂を使用することができる。アンダーフィル７９中には例えばシリカ等のフィラーを含有させ、アンダーフィル７９の熱膨張係数が半導体チップ７７の熱膨張係数とソルダーレジスト層７２の熱膨張係数との中間になるように調整することがこのましい。
【００７９】
次の工程では（図１３（ｂ）参照）、基板７１の上に、半導体チップ７７を覆うようにフィルム状のエポキシ樹脂を貼り付けて、絶縁性樹脂層８０を形成する。その後、絶縁性樹脂層８０を構成するエポキシ樹脂を硬化（キュア）させる。フィルム状のエポキシ樹脂を貼り付ける替りに、エポキシ樹脂を塗布して絶縁性樹脂層８０を形成してもよい。また、エポキシ樹脂に替えて、ポリイミド又はその他の絶縁性樹脂を使用してもよい。このようにしてユニット６０が形成された基板７１を複数用意する。
【００８０】
そして、次の工程では（図１３（ｃ）参照）、２つのユニット６０を、半導体チップ搭載面を向い合わせて配置し、両者の間に絶縁層６１を挟んで接合する。第１の実施形態では２つのユニットの接合に異方性導電体膜（図５（ａ）の絶縁層１１）を使用したが、本実施形態では、２つのユニット６０を接合する絶縁層６１として、エポキシ樹脂等の一般的な接着性樹脂フィルムを使用する。以下、このようにして絶縁層６１により接合された２つのユニット６０を、ペアユニットと呼ぶ。
【００８１】
次の工程では（図１４（ａ）参照）、例えば塩化第２鉄水溶液、塩化第２銅水溶液又は過硫酸アンモニウムを使用したエッチングにより、基板７１を除去する。但し、後工程で積層するペアユニットのうちの１つは、一方の面側の基板７１をレジスト膜で被覆して、エッチング後も一方の基板７１が残るようにしておく。
【００８２】
次の工程では（図１４（ｂ）参照）、一般的な接着性樹脂フィルムからなる絶縁層６１を挟んで複数のペアユニットを重ね合わせて接合する。この場合、基板７１を残したユニット６０を一番下側とする。
【００８３】
このようにして、複数のユニット６０を積層して構成され、一番下側のみに基板７１を有する積層構造体５１ａを形成した後、  次の工程では（図１５参照）、ＹＡＧレーザにより、積層構造体５１ａの上側の面から基板７１に到達する貫通孔８０ａを形成する。本実施形態では、後述するように電解めっきにより貫通孔８０ａ内に銅を充填するので、貫通孔８０ａが基板７１に到達し且つ基板７１に孔があかないようにレーザの照射条件（レーザのパワー及び照射時間等）を設定する。このときの最適なレーザ照射条件は、樹脂層８０の材質や厚さ、配線７６の厚さ及びユニット６０の積層数等により変化するので、予め実験等により求めておくことが必要である。なお、レーザ照射に替えて、ドリル加工により貫通孔８０ａを形成してもよい。
【００８４】
次の工程では、（図１６参照）、電解めっきにより基板７１上に銅を堆積させて貫通孔８０ａ内に銅を充填し、貫通電極８１を形成する。このとき、図１６のように、貫通電極８１の先端が上側のソルダーレジスト層７２よりも若干突出するまでめっきする。
【００８５】
次の工程では（図１７参照）、積層構造体５１ａの上側（貫通電極８１が突出した側）のソルダーレジスト層７２の上にエッチングレジスト膜８２を形成して、貫通電極８１の突出部を保護する。そして、積層構造体５１ａの下側の基板７１をエッチングにより除去する。
【００８６】
次の工程では（図１８参照）、貫通電極８１の露出している部分、すなわち貫通電極８１の上側及び下側にＮｉ及びＡｕを順次無電解めっきして、厚さが数μｍのＮｉ−Ａｕめっき層８１ａを形成する。
【００８７】
次いで、この積層構造体５１ａを切断して個々の電子部品実装構造５１を分離する。これにより、図１１に示す本実施形態の電子部品実装構造５１が完成する。
【００８８】
前述の第１の実施形態では、図５，図６に示すように、異方性導電フィルム（絶縁層１１）を用いてユニット１０間の電気的接続を行っている。この場合、異方性導電フィルムを挟むコンタクトビア３１同士又は端子２４同士の位置がずれてしまうと、十分な導通性能を得ることができなくなってしまう。これに対し、本実施形態においては、各ユニット６０を積層して積層構造体５１ａとした後に貫通孔８０ａを形成し、この貫通孔８０ａ内に銅を充填して貫通電極８１を形成する。そして、この貫通電極８１により各ユニット６０間の電気的接続を得る。従って、本実施形態は、第１の実施形態に比べて各ユニット６０間の電気的接続が容易であり、信頼性が高い電子部品実装構造を製造することができるという効果を奏する。
【００８９】
なお、上述した第４の実施形態では貫通孔８０ａを形成するときに基板７１に孔が貫通しないようにしたが、基板７１を貫通するように貫通孔８０ａを形成してもよい。その場合は、例えば貫通孔８０ａ内の壁面に無電解銅めっきと電解銅めっきとを順次を施して各ユニット６０間を電気的に接続すればよい。
【００９０】
また、本発明においても、第２の実施形態で説明したように、基板７１をエッチングにより除去する際に、縁部を枠状に残してもよい。更に、第３の実施形態で説明したように、基板７１の裏面側（下面側）にもソルダーレジスト層を形成し、基板７１の上に半導体チップ７７を搭載した後に、裏面側のソルダーレジスト層を除去してもよい。
【図面の簡単な説明】
【００９１】
【図１】図１は、本発明の第１の実施形態の電子部品実装構造を示す断面図である。
【図２】図２は、本発明の第１の実施形態に係る電子部品実装構造の製造方法を示す断面図（その１）である。
【図３】図３は、本発明の第１の実施形態に係る電子部品実装構造の製造方法を示す断面図（その２）である。
【図４】図４は、本発明の第１の実施形態に係る電子部品実装構造の製造方法を示す断面図（その３）である。
【図５】図５は、本発明の第１の実施形態に係る電子部品実装構造の製造方法を示す断面図（その４）である。
【図６】図６は、本発明の第１の実施形態に係る電子部品実装構造の製造方法を示す断面図（その５）である。
【図７】図７は、本発明の第１の実施形態に係る電子部品実装構造の製造方法の変形例を示す断面図である。
【図８】図８は、本発明の第２の実施形態の電子部品実装構造の製造方法を示す断面図である。
【図９】図９は、本発明の第２の実施形態の電子部品実装構造の製造方法を示す模式平面図（全体図）である。
【図１０】図１０（ａ），（ｂ）は、本発明の第３の実施形態の電子部品実装構造の製造方法を示す断面図である。
【図１１】図１１は、本発明の第４の実施形態の電子部品実装構造を示す断面図である。
【図１２】図１２は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を示す断面図（その１）である。
【図１３】図１３は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を示す断面図（その２）である。
【図１４】図１４は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を示す断面図（その３）である。
【図１５】図１５は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を示す断面図（その４）である。
【図１６】図１６は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を示す断面図（その５）である。
【図１７】図１７は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を示す断面図（その６）である。
【図１８】図１８は、本発明の第４の実施形態に係る電子部品実装構造の製造方法を示す断面図（その７）である。
【符号の説明】
【００９２】
１，５１…電子部品実装構造（半導体装置）、
１０，６０…ユニット、
１１，６１…絶縁層、
２１，７１…基板、
２１ａ…枠状の金属膜、
２２，７２…ソルダーレジスト層、
２３…はんだ層、
２４…端子、
２５，７５…ドライフィルム、
２６，７６…配線、
２７，７７…半導体チップ、
２８，７８…バンプ、
２９，７９…アンダーフィル（保護膜）、
３０，８０…絶縁性樹脂層、
３１…コンタクトビア、
８１…貫通電極、
８３…エッチングレジスト膜。
【図１】
0004551321.tif 000002
【図２】
0004551321.tif 000003
【図３】
0004551321.tif 000004
【図４】
0004551321.tif 000005
【図５】
0004551321.tif 000006
【図６】
0004551321.tif 000007
【図７】
0004551321.tif 000008
【図８】
0004551321.tif 000009
【図９】
0004551321.tif 000010
【図１０】
0004551321.tif 000011
【図１１】
0004551321.tif 000012
【図１２】
0004551321.tif 000013
【図１３】
0004551321.tif 000014
【図１４】
0004551321.tif 000015
【図１５】
0004551321.tif 000016
【図１６】
0004551321.tif 000017
【図１７】
0004551321.tif 000018
【図１８】
0004551321.tif 000019