(57)【特許請求の範囲】
【請求項１】
Ｎ分周周波数シンセサイザーを有する電子装置であって、
特定の周波数の出力信号を供給する出力を有するＶＣＯであって、当該ＶＣＯを制御するための制御信号を受ける入力を有するＶＣＯと；
前記ＶＣＯに結合された分周器であって、前記出力信号の前記特定の周波数を、可変除数で分周し、分周信号を生成する、分周器と；
前記分周器に結合され、前記可変除数を制御する、分周制御器と；
前記分周器に結合され、前記分周信号を他の信号と比較して、誤差信号を生成する、位相検知器と；
前記位相検知器に結合され、前記誤差信号を受信して、前記ＶＣＯを制御するための前記制御信号を供給する、フィルタと；
位相ジッターに対して前記ＶＣＯの出力信号を補償するための補償回路と；
を備えており、
前記補償回路は、前記フィルタと前記ＶＣＯの出力信号に結合された補償チャージポンプを有し、前記ＶＣＯの出力信号に同期して前記フィルタに補償電流を供給するとともに、
前記補償チャージポンプのタイミングは、前記ＶＣＯの出力信号から得られ、
前記補償電流は、前記補償チャージポンプに結合されたカレントミラーを介する基準電流により定まる、
ことを特徴とする電子装置。
【請求項２】
前記分周制御器は、モジュローアキュムレータを備えており、
前記補償回路は、
前記補償チャージポンプにより供給される電流パルスの振幅を制御するモジュローアキュムレータの内容を表す内容信号（ＦＲＤ）を受ける第一の入力と；
前記補償チャージポンプを前記ＶＣＯの出力信号に同期させるために前記ＶＣＯの出力信号を表すタイミング信号（Ｔｃｏｍｐ）を受ける第二の入力とを備える請求項１記載の装置。
【請求項３】
前記補償回路は、前記カレントミラーと前記補償チャージポンプとに結合されたスケーリング回路であって、前記ＶＣＯの選択された周波数範囲に依存して分周補償を調整するための制御信号（ＦＣ）である第三の入力を受けるスケーリング回路を備える、請求項２記載の装置。
【請求項４】
分周ジッターに対してＮ分周周波数シンセサイザーを補償する方法であって、
制御信号に依存した特定の周波数の出力信号を供給するステップと；
前記出力信号の前記特定の周波数を、可変除数で分周し、分周信号を生成するステップと；
前記分周信号に依存した分周インクリメントを蓄積するステップと；
前記分周インクリメントに基づいて、前記可変除数を決定するステップと；
前記分周信号と入力信号との間の位相差に基づいて、誤差信号を決定するステップと；
前記出力信号に同期した補償信号を決定するステップと；
前記誤差信号と前記補償信号とに基づいて、前記制御信号を決定するステップと；
を備えることを特徴とする方法。
【請求項５】
請求項１乃至３のうちいずれか１項記載の装置を備える通信端末。
【発明の詳細な説明】
本発明の分野
本発明は位相ジッター補償のための補償回路を有するＮ分周周波数シンセサイザーを有する電子装置に関する。この装置は例えば集積回路又はデジタル通信装置からなる。本発明はまた、Ｎ分周周波数シンセサイザーの位相ジッター補償方法にも関する。
本発明の背景
周波数シンセサイザーは高度に安定な基準周波数を有する基準信号から、それぞれ異なる周波数を有する多数の出力信号を発生する。基準信号は水晶発振器により発生される。典型的に、シンセサイザーは位相ロックドループ（ＰＬＬ）の電圧制御発振器（ＶＣＯ）からなる。ＰＬＬは発振器の出力信号の周波数及び位相を基準信号の周波数及び位相にロックされるように保つよう発振器を制御する。ＰＬＬは発振器の出力信号の位相と基準信号の位相とを比較するために位相検出器を有する。この検出器は検知された位相差に比例したＶＣＯに対する誤差信号を供給するチャージ（電荷）ポンプを制御する。位相差がゼロである場合には、ポンプはゼロ誤差信号を供給する。ＰＬＬがポンプの出力とＶＣＯの制御入力との間に低域通過フィルタを有する。フィルタの役割は例えば、ＶＣＯ周波数を変調する誤差信号からのノイズの高周波数の寄与を除去することである。フィルタの帯域幅がより小さくされた場合には、ＰＬＬのノイズ性能は向上する。しかしながら、帯域幅を小さくすることはまたＰＬＬが基準信号にロックインするために必要とされる安定（ｓｅｔｔｌｉｎｇ）時間を増加させることになる。典型的には、出力周波数は基準周波数と出力位相比較される前に整数係数Ｎで分周される。分周（割り算）は類似の値を有する周波数との比較を可能にする。係数（ファクター）Ｎは例えば通信装置のチャンネル間のスイッチングに対する複数の異なる出力周波数を提供するよう可変である。分周器は通常カウンタとして設けられる。故に係数Ｎは整数である。分周された出力周波数の分解能は基準周波数と等しい。分解能はより低い基準周波数を用いることにより細かくなる。しかしながら、位相検出器により供給される誤差信号は検出された位相差により遅く追従する。加えて、低域通過フィルタは上記の安定時間を増加させることになるより低いカットオフ周波数を有する。
Ｎ分周周波数シンセサイザーは精密な分解能と安定時間の間のこの葛藤に対する解決策を提供する。ＰＬＬ及びＮ分周（ｆｒａｔｉｏｎａｌ−Ｎ  ｄｉｖｉｓｉｏｎ）を有する周波数シンセサイザーは例えば英国特許１５６０２３３号及び１９９４年５月のＭｉｃｒｏｗａｖｅｓ  ＆  ＲＦのＷｉｎｇ  Ｓ．Ｄｊｅｎ及びＤａｎｉｅｌ  Ｌｉｎｅｂａｒｇｅｒの”Ｆｒａｃｔｉｏｎａｌ−Ｎ  ＰＬＬ  Ｐｒｏｖｉｄｅｓ  Ｆａｓｔ，Ｌｏｗ−Ｎｏｉｓｅ  Ｓｙｎｔｈｅｓｉｓ”に開示されている。Ｎ分周は基準周波数との比が整数でない出力周波数を発生する。プログラマブル周波数分周器はＶＣＯと位相検出器との間に配置され、分周係数はＮ＋ｘに近い分周比を平均的に与えるＶＣＯのサイクルのｘとの割合でＮとＮ＋１との間でスイッチされる。周波数シンセサイザーのＮ分周は良い周波数分解能を得るための助けとなり、これはデジタルセルラー規格で特に重要である。
分周処理はプログラマブル分周器の出力で波形の周期を変動させる。Ｎ＋１で分周することはＮで分周するより一以上多い入力サイクルを要求する。その結果、ＶＣＯ出力スペクトルで対応するサイドバンド（分周（フラクショナル）スペクトルスパース（ｓｐｕｒｓ））を引き起こす周期的な位相誤差を生ずる。換言すると、分周器の出力は周期的な変動分周比の結果として分周（フラクショナル）位相リップルで変調される。このリップルはＶＣＯ位相信号の位相ジッターを引き起こす。このジッターは適時のそれらの理想的な位置からＶＣＯ出力信号の顕著な時点の短時間的な変動である。
上記英国特許第１５６０２３３号はここに参考として引用し、これは電圧補償を用いてジッター効果を緩和することを開示している。アナログ補償電圧が発生し、これはループフィルタの入力で位相比較器の出力電圧に加えられる。これは以下のようにしてなされる。知られているシンセサイザーはその容量が分周（フラクショナル）モジュラスと称され、その内容はプログラマブル分周器が出力パルスを供給する毎にある分周（フラクショナル）インクリメントにより増加されるアキュムレータからなる。アキュムレータがゼロにセットされていると仮定する。ＶＣＯのＮサイクル毎に、分周器は分周インクリメントがアキュムレータの内容に加えられるように応答する出力パルスを供給する。アキュムレータがオーバーフローする、即ち分周モジュラスに達したときに分周係数はＮ＋１に変更される。分周係数は分周器がその次の出力パルスを供給した後にＮにリセットされる。従って、フラクションｘは分周インクリメントが分周モジュラスに適合した回数の整数の逆数に等しい。しかしながら、平均では係数Ｎ＋ｘで分周（割り算）された周波数は正しく、ＶＣＯの出力信号のその時点の位相は一定ではない。Ｎで分周されたＶＣＯの出力信号を表す位相検出器の入力は基準信号で進み、位相差のランプ誤差を発生する。このランプ（ｒａｍｐ）はＶＣＯ出力でジッターを引き起こす。アキュムレータの内容はこの位相差に比例し、適切にスケールされた場合には電圧に変換され、位相検出器により供給された誤差信号から減算され、ジッターに対してある程度補償する。
フィリップスエレクトロニクスＮ．Ｖ．の一部門であるフィリップスセミコンダクターの低電圧２ＧＨｚのＮ分周シンセサイザーＳＡ８０２５Ａは分周（フラクショナル）電流補償に用いられる。詳細はフィリップスセミコンダクターデーハンドブックＩＣ−１７，１９９６を参照。誘導されたジッターは低域通過フィルタから得られた電荷ＱJITTERになると考えられ、以下のように示される：
（１）ＱJITTER∝ＩPUMP／［ＦVCO＊ＦMOD］
ここでＩPUMPは主チャージポンプ電流の値であり；ＦVCOはＶＣＯ周波数であり、ＦMODは分周モジュラス（無次元量）である。補償は以下の比例式により基準周波数ＦREFを乗算された補償電荷ＱCOMPを供給することにより達成される：
（２）ＱCOMP∝ＩCOMP／ＦREF
ここでＩCOMPは補償電流の振幅である。式（１）と（２）を結合すると補償電流に対する結果として：
（３）ＩCOMP∝［ＩPUMP＊ＦREF］／［ＦVCO＊ＦMOD］
従って、補償電流を発生するポンプの動作は基準周波数ＦREF及びＶＣＯの出力信号の周波数ＦVCOに依存する。
本発明の目的
知られている電流補償スキームは良好に機能するが、選択された基準周波数及びＶＣＯが動作すると考えられている周波数に依存する。これは補償ポンプが補償電流を発生することは選択された周波数に依存する電流密度の範囲にわたり動作する必要があることを要求する。換言すると、補償ポンプは最適な性能を提供するためにそれぞれの周波数範囲に対して再設計される必要がある。本発明の目的は補償回路が知られているシンセサイザーの周波数範囲より広い範囲に対して適切であるＮ分周周波数シンセサイザーを有するシステムを提供することにある。
本発明の要約
本発明はＮ分周周波数シンセサイザーを有する電子装置を提供する。本発明のシンセサイザーは特定の周波数の出力信号を供給する出力と、ＶＣＯの動作を制御するための制御信号を受ける入力とを有するＶＣＯと；位相ジッターに対する出力信号を補償する入力に結合され、入力に補償された電流を供給するチャージポンプを有し、タイミングは出力信号から由来する補償回路とを含む。補償電荷に対するタイミングはＶＣＯ周波数から得られ、好ましくは以下のように実質的にＶＣＯ周波数ＦVCOに逆比例する：
（４）ＱCOMP∝ＩCOMP／ＦVCO
ここで式（１）と（４）の右手側を結合すると以下のようになる：
（５）ＩCOMP∝ＩPUMP／ＦMOD
結果は本発明の補償電流はＶＣＯの周波数範囲及び基準周波数に独立である。このアプローチは本発明のシンセサイザーをモジュラー構築ブロックとして用いるために高度に適切にする。上記の低電圧２ＧＨｚのＮ分周シンセサイザーＳＡ８０２５Ａでは、タイミングは基準周波数から得られ、故に、各周波数範囲は補償電流源のそれぞれの最適化を必要とする。
図の説明
本発明は図面を参照して例により説明される。
図１はＮ分周周波数シンセサイザーのブロック図である。
図２はシンセサイザーの分周制御器の一部分のブロック図である。
図３は本発明の制御された補償チャージポンプのブロック図である。
図を通して、同一の符号は類似又は対応する特徴を示す。
好適実施例の説明
図１は典型的なＮ分周周波数シンセサイザー１００のブロック図である。シンセサイザー１００はＶＣＯ１０２、プログラマブル周波数分周器１０４、位相検知器１０６、低域通過フィルタ１０８からなる。ＶＣＯ１０２の出力は周波数ＦVCOを有する出力信号を供給する。分周器１０４はＶＣＯ１０２の出力に接続され、検出器１０６へ分周された周波数で信号を供給する。基準周波数ＦREFを有する基準信号は検出器１０６に供給され、それは第二の分周器１１１を介して水晶発振器１１０から得られる。検出器１０６はループフィルタ１０８を介してＶＣＯ１０２に誤差信号を供給する。典型的には、位相検出器はＶＣＯ１０２の制御入力のキャパシタンスを充電又は放電する従来技術の方法で駆動されるチャージポンプ（図示せず）からなる。例えばフィリップスデータハンドブックＩＣ−１７に記載される低電圧２ＧＨｚのＮ分周シンセサイザーＳＡ８０２５Ａを参照。チャージポンプは検出された位相差に典型的には比例する電荷の量を供給又はシンクする電源を含む。知られたチャージポンプ及び位相検知器は、例えば米国特許第５４８５１２５号、米国特許第５４７５７１８号、米国特許第５４３６５９６号、米国特許第５３４９６１３号に記載され、これらをここに参考として引用する。
Ｎ分周シンセサイザーの分野で知られているように、分周器１０４は係数Ｎ及び係数Ｎ＋１で周波数ＦVCOを交互に分周し、ここでＮは整数である。非整数値による分周は時間のフラクションに対してＮの代わりにＮ＋１で分周することにより平均で達成される。この目的のために、シンセサイザーは分周器１０４の制御のために分周制御器１１２を有する。この例では、分周制御器１１２はプログラマブル分周器１０４、分周モジュラスＦＭＯＤ及び分周インクリメントＮＦの分周Ｎに関してプログラム可能であり、以下に更に詳細に説明する。
図２は制御器１１２の一部分を示す。制御器１１２はモジュローＦＭＯＤアキュムレータ２０２及び加算器２０４からなる。アキュムレータ２０２の容量は分周モジュラス又はＦＭＯＤと称される。アキュムレータ２０２はデジタル表示でのその値が分周モジュラスＦＭＯＤまでの値を有する。分周器１０４により供給されたパルスに応答して、加算器２０４は分周インクリメントＮＦによりアキュムレータ２０２の内容を増加する。アキュムレータ２０２がオーバーフローするときに、それはキャリー信号を発生する。キャリー信号は分周器１０４に供給される。キャリー信号の存在又は不在は、分周器（デバイダ）１０４の分周がＮ＋１又はＮのいずれかを決定する。
アキュムレータ２０２に含まれるデジタル値はＶＣＯ１０２と周波数ＦREFを有する基準信号との間の位相差を表す。ＶＣＯ１０２の分周された信号は１／ＦMODに比例する量により基準信号のサイクル毎に進む。ここでフィルタ１０８から得られた電荷は上記から導かれた式（１）により与えられる：
（１）ＱJITTER∝ＩPUMP／［ＦVCO＊ＦMOD］
位相ジッターは電荷ＱJITTERのこの望ましくない流れを表す。
本発明では、位相ジッターは補償電荷ＱCOMPを供給することにより補償され、ここで上記の式（４）により：
（４）ＱCOMP∝ＩCOMP／ＦVCO
従って、補償ポンプは以下の式の電流ＩCOMPを供給しなければならない：
（５）ＩCOMP∝ＩPUMP／ＦMOD
知られている補償スキームに対する利点は上記ですでに述べている。
図３は、例えばＧＳＭシステム（モーバイル、パンヨーロピアンセルラー用のグローバルシステム）又はＡＤＣ（アメリカンデジタルセルラー）で用いられるデジタル通信装置に一体化されるようなシンセサイザー３００の一部分のブロック図である。シンセサイザー３００は基準電流Ｉrefを発生する発生器を有する回路３０２を含む。この例での発生器は基準抵抗ＲNにわたる電圧が基準電圧ＶBGと等しく保たれるようにトランジスタ３０６により制御される差動増幅器３０４を有する。基準電流Ｉrefはこれによりカレントミラー３０８を通してミラーされ、スケールされるように決定される。ミラー３０８は主チャージポンプ（図示せず）により配送される電流をスケールするために用いられる第一の出力電流ＩM及び補償チャージポンプ３１０により供給される電流ＩCOMPをスケールするために用いられる第二の出力電流ＩC1を供給する第一の出力を有する。この例では電流ＩC1はデジタル通信システムのそれぞれの周波数チャンネルに対する分周補償の調整を可能にするデジタル信号ＦＣの制御の下にその出力電流ＩC2をスケールする回路３１２に供給される。回路３１２は全体の性能を改善するために選択される。電流ＩC2はアキュムレータ２０２の一時的な内容を表すデジタル信号ＦＲＤの制御の下に電流ＩC2をスケールするポンプ３１０に供給される。これはポンプの電流パルスの振幅を決定する。ポンプ３１０はＶＣＯ１０２の出力で信号から得られたタイミング信号ＴCOMPを受ける。即ち、タイミング信号ＴCOMPはＶＣＯ出力信号と同期して走る。回路３１０及び３１２はデジタル的に制御可能な電流源として機能する。デジタル的に制御可能な電流源は例えばそれぞれの制御電極で２進信号に依存してオン又はオフする多数の電源の並列な配置からなる。レジスタ内のデジタルワードはオン及びオフの電源のパターンにマップされ、故に、集合した出力電流ＩC2及びＩCOMPの振幅を制御する。
【図１】
0004496322.tif 000002
【図２】
0004496322.tif 000003
【図３】
0004496322.tif 000004