(57)【特許請求の範囲】
【請求項１】
直流入力電源から入力電圧の供給を受けて安定化直流電圧を出力するシリーズレギュレータ回路において、
出力トランジスタと、この出力トランジスタの出力回路を安定化直流電圧出力とし，この出力電圧を分圧する分圧回路と、基準電圧と、この分圧電圧と基準電圧と比較する第１増幅器と,からなる出力制御手段と、
前記出力トランジスタの特性を小容量出力電流で模擬する第２トランジスタと、この第２トランジスタの出力を検出する検出回路と、この検出回路の検出信号と第１増幅器の出力とを増幅し,前記出力トランジスタおよび第２トランジスタを同時に制御する第２増幅器と、からなる位相特性改善手段と、を備え、
前記第２トランジスタの検出回路は、前記第２トランジスタのドレインあるいはコレクタに接続される抵抗とダイオードの順方向回路からなる直列回路で構成する、ことを特徴とするシリーズレギュレータ回路。
【請求項２】
請求項１に記載のシリーズレギュレータ回路において、
前記出力トランジスタおよび前記第２トランジスタは、ソースを共通に一方の直流供給入力電圧に接続し、ゲートを共通に前記第２増幅器出力に接続してなるソース接地型回路の電界効果型トランジスタ回路で構成する、ことを特徴とするシリーズレギュレータ回路。
【請求項３】
請求項１に記載のシリーズレギュレータ回路において、
前記出力トランジスタおよび前記第２トランジスタは、エミッタを一方の直流供給入力電圧に接続し、ベースを予め定められた抵抗を介して前記第２増幅器出力に接続してなるエミッタ接地型のマルチコレクタトランジスタ回路で構成する、ことを特徴とするシリーズレギュレータ回路。
【請求項４】
請求項１ないし請求項３のいずれかの項に記載のシリーズレギュレータ回路において、前記出力トランジスタの出力電流は、予め定められた仕様定格電流の２〜８倍に制限する、ことを特徴とするシリーズレギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
直流入力電圧から安定した直流定電圧出力を得るシリーズレギュレータ回路に関わり、特に、定電圧出力のリップル除去比を改善するシリーズレギュレータ回路に関する。
【０００２】
【従来の技術】
電池を主電源とする携帯機器では、特に、近年、アナログ回路とディジタル回路が混載された機器では、ディジタル回路のスイッチングノイズがアナログ回路へ与える影響を抑制するため、定電圧出力回路のリップル除去比の改善が求められている。
【０００３】
図３において、従来技術のシリーズレギュレータ回路は、図示例では電界効果型トランジスタで構成され、ソースを一方の電源電圧に接続し、ゲートに後述する制御電圧を印加し、ドレインを安定化直流電圧出力Voutとするソース接地型増幅回路を形成してなる出力トランジスタT1と、この出力電圧Voutを分圧(Vf1) する分圧回路R1,R2 と、基準電圧Vrと、この分圧電圧Vf1 と基準電圧Vrとを比較増幅し、出力トランジスタT1を制御する第１増幅器Q1と、を備えて構成される。
【０００４】
かかる構成において、出力電圧Voutを分圧回路R1,R2 で分圧した分圧電圧Vf1 と基準電圧Vrとを第１増幅器Q1で比較増幅し、この第１増幅器Q1出力で出力トランジスタT1を制御する負帰還増幅器を構成することにより、安定化直流電圧出力Voutは基準電圧Vrに分圧回路R1,R2 の分圧比の逆数を乗算した値に制御される。
また、この安定化直流電圧出力Voutの回路には、リップル除去用の容量C が接続されて安定化直流電圧出力Voutが得られる。
【０００５】
図４は従来技術のシリーズレギュレータ回路のリップル除去比を示す。図４において、横軸に周波数をとり、縦軸にリップル除去比をデシベル単位で示す。この従来技術によるシリーズレギュレータ回路のリップル除去比は、周波数30Hz程度までは-80dB のリップル除去比を有し、これより高い周波数領域では、周波数10倍でリップル除去比が10倍悪化(+20dB/dec) する周波数特性を有する。また、リップル除去用の容量C に対してリップル除去比のピーク値は、10μF で-23dB,
1μF で-10dB, O.1μF で+7dBの特性を有する。
【０００６】
【発明が解決しようとする課題】
シリーズレギュレータ回路が携帯機器に用いられる目的は、電気的に広い範囲にわたり安定した電圧を得ることである。このため、従来技術によるシリーズレギュレータ回路では、出力回路にリップル除去用の容量を付加して出力を安定化しているが、以下に述べる課題がある。即ち、
(1) 出力回路にリップル除去用の容量が付加されるため、定電圧出力を得るための負帰還制御ループが低周波数帯域での制御となり、高周波数帯域でリップル除去比が悪くなる。
【０００７】
(2) また、リップル除去用の容量を小さくすると、リップル除去比のピーク値も悪くなる。
(3) また、従来技術のシリーズレギュレータ回路では、30Hz以上の周波数帯域では、+20dB/dec でリップル除去比が変化している。これはこの回路構成上の原理的なものである。
【０００８】
(4) また、携帯機器のシリーズレギュレータ回路では、消費電流の低減が必要であり、頻繁に電源のON-OFFが繰り返される。このため、リップル除去用の容量への充・放電による電池エネルギ損失が発生する。この電源のON-OFFによる電池エネルギ損失を低減するためにリップル除去用の容量を低減する必要がある。
この様な観点から、リップル除去用の容量を低減して、望ましくは、全周波数範囲にわたって-20dB 以上のリップル除去比を達成し、更に、高周波数領域においても安定なリップル除去比（例えば、24KHz 帯域で -60dB）を達成するシリーズレギュレータ回路の開発が要求される。
【０００９】
本発明は上記の点にかんがみてなされたものであり、その目的は前記した課題を解決して、リップル除去用容量を低減し、かつ、予め定められたリップル除去比を達成するシリーズレギュレータ回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明においては、直流入力電源から入力電圧の供給を受けて安定化直流電圧を出力するシリーズレギュレータ回路において、出力トランジスタと、この出力トランジスタの出力回路を安定化直流電圧出力とし，この出力電圧を分圧する分圧回路と、基準電圧と、この分圧電圧と基準電圧と比較する第１増幅器と, からなる出力制御手段と、上記出力トランジスタの特性を小容量出力電流で模擬する第２トランジスタと、この第２トランジスタの出力を検出する検出回路と、この検出回路の検出信号と第１増幅器の出力との差信号を増幅し, 出力トランジスタおよび第２トランジスタを同時に制御する第２増幅器と、からなる位相特性改善手段と、を備えるものとする。
【００１１】
かかる構成により、位相特性改善手段は、動的特性としては、出力トランジスタの特性を小容量出力電流で模擬する第２トランジスタで出力トランジスタ回路の変動要因を検出して、出力回路に挿入される容量に影響されることなく、第２増幅器の負帰還動作でより早い制御ループを確保し、安定化直流電圧出力としての静的特性は、分圧回路で分圧された分圧電圧と基準電圧とを比較する第１増幅器の出力で第２増幅器の出力レベルを補正することにより、シリーズレギュレータ回路としての動的特性および静的特性を改善することができる。従って、動的制御ループは位相特性改善手段で安定に制御し、この安定に制御された第２増幅器の出力で付加容量を有するシリーズレギュレータ回路の出力電圧を時間的余裕をもって安定化することができる。この結果、従来技術におけるシリーズレギュレータ回路の高周波数領域における出力リップル除去比のピーク値そのものも低減することができる。
【００１２】
また、出力トランジスタおよび第２トランジスタは、ソースを共通に一方の直流供給入力電圧に接続し、ゲートを共通に第２増幅器出力に接続してなるソース接地型回路の電界効果型トランジスタ回路で構成することができる。
また、出力トランジスタおよび第２トランジスタは、エミッタを一方の直流供給入力電圧に接続し、ベースを予め定められた抵抗を介して第２増幅器出力に接続してなるエミッタ接地型のマルチコレクタトランジスタ回路で構成することができる。
【００１３】
また、第２トランジスタの検出回路は、第２トランジスタのドレインあるいはコレクタに接続される抵抗とダイオードの順方向回路からなる直列回路で構成することができる。
かかる構成により、シリーズレギュレータ回路の出力回路が無負荷のとき、出力トランジスタを遮断できるバイアス状態とすることができる。
【００１４】
また、出力トランジスタの出力電流は、予め定められた仕様定格電流の２〜８倍に制限することができる。
【００１５】
【発明の実施の形態】
図１は本発明による第１実施例のシリーズレギュレータ回路図、図２は第１実施例のリップル除去比の特性図、図５の(B) はこのシリーズレギュレータ回路における入力電圧の変動に対する応答特性図、図６は第２実施例のシリーズレギュレータ回路図であり、図３、図４、図５の(A) に対応する同一機能部材には同じ符号が付してある。
【００１６】
図１において、本発明によるシリーズレギュレータ回路１は、直流入力電源から入力電圧Vsの供給を受けて安定化直流電圧Voutを出力し、出力トランジスタT1と、この出力トランジスタT1の出力回路を安定化直流電圧出力とし，この出力電圧Voutを分圧する分圧回路R1,R2 と、基準電圧Vrと、この分圧電圧(Vf1) と基準電圧Vrと比較する第１増幅器Q1と, からなる出力制御手段(Vo-REG)と、上記出力トランジスタT1の特性を小容量出力電流で模擬する第２トランジスタT2と、この第２トランジスタT2の出力を検出する検出回路（図示例ではR3,D1)と、この検出回路R3,D1 の検出信号Vf2 と第１増幅器Q1の出力Vo1 との差信号を増幅し, 出力トランジスタT1および第２トランジスタT2を同時に制御する第２増幅器Q2と、からなる位相特性改善手段(Ph-COMP) と、を備えて構成することができる。
【００１７】
かかる構成により、位相特性改善手段(Ph-DOMP) は、動的特性としては、出力トランジスタT1の特性を小容量出力電流で模擬する第２トランジスタT2で出力トランジスタ回路T2の変動要因を検出して、出力回路(OUT) に挿入される容量C に影響されることなく、第２増幅器Q2の負帰還動作でより早い制御ループを確保し、安定化直流電圧出力Voutとしての静的特性は、分圧回路R1,R2 で分圧された分圧電圧Vf1 と基準電圧Vrとを比較する第１増幅器Q1の出力Vo1 で第２増幅器Q2の出力レベルVo2 を補正することにより、シリーズレギュレータ回路１としての動的特性および静的特性を改善することができる。従って、動的制御ループは位相特性改善手段(Ph-COMP) で安定に制御し、この安定に制御された第２増幅器Q2の出力Vo2 で付加容量C を有するシリーズレギュレータ回路１の出力電圧Voutを時間的余裕をもって安定化することができる。この結果、従来技術におけるシリーズレギュレータ回路１の高周波数領域における出力リップル除去比のピーク値そのものも低減することができる。
【００１８】
【実施例】
（実施例１）
上記実施形態で説明したシリーズレギュレータ回路1Aを補足説明する。図１において、図示例のシリーズレギュレータ回路1Aの出力トランジスタT1および第２トランジスタT2は、ソースを共通に一方の直流供給入力電圧Vs、図示例では、電源電圧(+Vs) に接続し、ゲートを共通に第２増幅器Q2の出力Vo2 に接続し, 出力トランジスタT1のドレインを安定化直流電圧Voutとして出力し、また、第２トランジスタT2のドレインは検出回路R3,D1 の直列回路を介して直流供給入力電圧Vsの0V電位に接続してなるソース接地型回路の電界効果型トランジスタ回路で構成される。
【００１９】
第１・第２増幅器Q1,Q2 への接続は、出力電圧Voutを分圧する分圧回路R1,R2 の分圧電圧Vf1 を第１増幅器Q1の負入力端子へ、基準電圧Vrを同増幅器Q1の正入力端子へ接続し、同増幅器Q1の出力Vo1 を第２増幅器Q2の負入力端子へ、第２トランジスタT2のドレインの電位Vf2 を第２増幅器Q2の正入力端子へ接続し、第２増幅器Q2の出力Vo1 を出力トランジスタT1および第２トランジスタT2のゲートに接続して負帰還制御ループを構成する。
【００２０】
かかる構成により、第２トランジスタT2と出力トランジスタT1とはミラー構成となり、第２トランジスタT2の出力（コレクタ）電流は、出力トランジスタT1の電流値に定比率で比例する電流を流すことができる。しかし、第２トランジスタT2のコレクタ電流と出力トランジスタT1のコレクタ電流との間の厳密な精度の必要性はない。検出回路R3で第２トランジスタT2のコレクタ電流を等価的に検出し、第２増幅器Q2にフィードバックすることによって制御ループの動的特性改善を行うことができる。
【００２１】
他方、出力トランジスタT1の安定化直流電圧Voutは、分圧回路R1,R2 の分圧電圧Vf1 と基準電圧Vrと比較して第１増幅器Q1で検出(Vo1) し、この検出レベルVo1 に第２トランジスタT2のドレインの電位Vf2 が一致する様にフィードバックすることによって、第２トランジスタT2の出力電流を制御し、正常状態では、予め定められた所望の安定化直流電圧Voutを得ることができる。なお、定電圧出力に付加される容量C はリップル除去用の容量である。
【００２２】
主出力トランジスタT1にはリップル除去用容量C が接続されるが、主出力トランジスタT1を直接制御する増幅器Q2への閉ループを構成する第２トランジスタT2とは分離されているので、この容量C の影響（位相遅れ）がない。このことは、従来技術によるシリーズレギュレータ回路の位相遅れの問題を大きく改善することができる。この結果、リップル除去用容量C を小さくすることができる。
【００２３】
図２において、本発明によるシリーズレギュレータ回路のリップル除去比の周波数特性は、10KHz までは -80dBを維持することができ、従来技術による30Hzに較べて格段の改善を行うことができる。また、本発明では、リップル除去用容量C に対するリップル除去比は、容量１μF で -33dB/100KHz,（従来技術 -10dB）、容量 0.1μF で -10dB（従来技術+7dB）となり、リップル除去用容量C を１桁小さくすることができる。
【００２４】
次に、図５は、(A) に従来技術のシリーズレギュレータ回路、(B) に本発明のシリーズレギュレータ回路の入力電源の供給電圧をステップ状に変化させたときの応答特性を図示し、上から順に供給電圧、定電圧出力電圧、増幅器Q1の入力電圧を図示する。図５の(A) において、出力トランジスタT1を駆動する増幅器Q1の入力波形は、増幅器Q1の負側入力端子で基準電圧Vrで固定されているが、分圧回路に検出電圧Vr側の入力波形は、増幅器Q1の正側入力端子で振動を繰り返しながら収束している。
【００２５】
これに対して、図５の(B) において、本発明のシリーズレギュレータ回路では、出力トランジスタT1を駆動する増幅器Q2の入力端子の波形が、第２トランジスタT2の電流検出側の電位Vf2 が +側に急速に上昇し、増幅器Q1の出力Vo1 が -側に下がり、最終的には、僅か数μsec のズレで同相の振幅となり、従来技術のシリーズレギュレータ回路との比較において、その効果の程が分かる。
（実施例２）
図６において、シリーズレギュレータ回路1Bは、実施例１で説明した出力トランジスタT1および第２トランジスタT2を電界効果型トランジスタで構成する替わりに、エミッタ接地型のバイポーラトランジスタ回路で構成することができる。
【００２６】
即ち、実施例１で説明した出力トランジスタT1および第２トランジスタT2は、共通のエミッタを一方の直流供給入力電圧Vs、図示例では、電源電圧(+Vs)に接続し、共通のベース回路を予め定められた抵抗R4を介して第２増幅器Q2の出力Vo2に接続し、複数のコレクタc1を並列に接続した回路を上記出力トランジスタT1のコレクタc1として出力回路(Vout)および分圧回路(R1,R2)の抵抗R1側に接続し、ベース電極に対向する電極面積を予め定められた微小面積に構成されるコレクタc2を第２トランジスタT2のコレクタc2として電流検出回路R3,D1の抵抗R3側に接続してなるエミッタ接地型のマルチコレクタトランジスタT3回路で構成することができる。
【００２７】
かかる構成により、第２増幅器Q2の出力Vo2 によって定まるトランジスタT3のベース電流により、トランジスタT3の複数のコレクタc1を並列に接続したコレクタ電流と、微小面積に構成されるコレクタc2のコレクタ電流との比率がほぼベース電極に対向する電極面積比に形成することができる。即ち、共通のベース電流に対して、予め定められた比率のコレクタ電流を得ることができる。従って、実施例１で説明したと同様のリップル除去特性を得ることができる。
【００２８】
また、第２トランジスタQ2の検出回路(R3,D1)は、第２トランジスタのドレインあるいはコレクタに接続される抵抗R3とダイオードD1の順方向回路からなる直列回路で構成することができる。
かかる構成により、シリーズレギュレータ回路1A,1Bの出力回路が無負荷のとき、出力トランジスタT1を遮断できるバイアス状態とすることができる。即ち、図１または図６において、シリーズレギュレータ回路1A,1Bの出力回路が無負荷のとき、出力トランジスタT1を流れる電流は分圧回路R1,R2に流れる。第２トランジスタT1の出力電流は、出力トランジスタT1に流れる電流にほぼ比例するので、この電流はかなり微弱な電流値となる。この結果、電流検出回路の抵抗R3の電圧降下は殆どないが、ダイオードD1の順方向電圧はそれなりに発生している。
【００２９】
いま、出力トランジスタT1が理想的に０から出力電流(I1)が制御できるものとすれば、増幅器Q1の動作状態は、I1＝Vr/R2 の電流値で、増幅器Q1の出力電圧はダイオードD1の順方向電圧で平衡する。しかし、出力トランジスタT1の出力回路の漏れ電流がこのI1＝Vr/R2 の電流値を越えるとき、増幅器Q1の出力電圧はダイオードD1の順方向電圧を下回り、増幅器Q2の電位が電源電圧Vsのレベルに近づき、出力トランジスタT1を可能な限り遮断状態にすることができる。
【００３０】
また、出力トランジスタT1の出力電流は、電流検出回路の抵抗R3の選択、第２トランジスタT2の選択あるいは増幅器Q1の出力範囲の制限などによって、予め定められた仕様定格電流の２〜８倍に制限することができる。
図１または図６において、シリーズレギュレータ回路1A,1B の出力回路が例えば短絡事故などが発生したとき、次の様なパラメータの選択により負荷短絡時電流の抑制を図ることができる。
【００３１】
(1) 出力トランジスタT1のゲート電圧(FETの場合),あるいはベース電流に対する出力電流の飽和特性による過電流制限を行う。
(2) 増幅器Q1の出力範囲は、電源電圧Vsよりやや低い値で飽和する。一方、第２トランジスタT2の出力電流は出力トランジスタT1の短絡電流に比例する様に流れんとするが回路の飽和で最大電流が抑制される。このときの検出電圧は、ほぼ電源電圧Vsとなり、従って、増幅器Q2の入力電圧のバランスが取れる電位まで増幅器Q2の出力が上昇して平衡する。
【００３２】
この様なメカニズムを利用する様に回路パラメータの選択により、上記電流制限機能を特別な電流制限回路を設けることなく実現することができる。
本発明では、出力トランジスタを内蔵するシリーズレギュレータの集積回路で第２トランジスタや第２増幅器の増加による回路規模が増えることによるデメリットはリップル除去特性の改善と、リップル除去用容量の１桁の低減による集積回路のスペースの削減化という点で効果を発揮し、特別なデメリットは殆ど発生しないと見做すことができる。
【００３３】
また、携帯用機器では、バッテリなどの直流入力電源Vsの低下に対して使用限界のギリギリまで利用したいため、例えば、4.5Vのバッテリが（3.0V＋α）になるまで安定化出力電圧＋3.0Vを安定に出力したい。このため、出来るだけON抵抗の小さい素子を用いたい。こう言う意味において、ｐチャネル電界効果形トランジスタあるいはPNP のバイポーラトランジスタを用いるのがより効果的である。しかし、安定化出力電圧＋3.0Vを安定に出力するために、出力トランジスタT1は、ソース接地型あるいはエミッタ接地型となり、入出力位相による周波数特性（リップル除去比）の劣化が生じる。本発明によれば、この周波数特性（リップル除去比）の劣化を改善することができる。
【００３４】
【発明の効果】
以上述べたように本発明によれば、出力トランジスタの出力電流を小容量出力電流で模擬する第２トランジスタ回路で模擬・検出し、出力トランジスタの出力回路に挿入されるリップル除去用容量の影響を受けることなく負帰還制御ループを構成することにより、リップル除去用容量を低減して、なおかつ、必要とするリップル除去比を確保できるシリーズレギュレータ回路を提供する。
【図面の簡単な説明】
【図１】本発明による第１実施例のシリーズレギュレータ回路図
【図２】第１実施例のリップル除去比の特性図
【図３】従来技術によるシリーズレギュレータ回路図
【図４】従来技術のリップル除去比の特性図
【図５】シリーズレギュレータ回路における入力電圧の変動に対する応答特性図であり、(A) は従来技術の応答特性図、(B) は本発明の応答特性図
【図６】第２実施例のシリーズレギュレータ回路図
【符号の説明】
１,1A,1B,2A,2B    シリーズレギュレータ回路
Q1,Q2     増幅器
T1    出力トランジスタ
T2    第２トランジスタ
T3    マルチコレクタトランジスタ
R1〜R4    抵抗
D1    ダイオード
C     リップル除去用容量
Vr    基準電圧
Vs    入力電圧
Vout    安定化定電圧出力
Vo1,Vo2     増幅器出力
Vf1     分圧電圧
Vf2     検出電圧
【図１】
0004538969.tif 000002
【図２】
0004538969.tif 000003
【図３】
0004538969.tif 000004
【図４】
0004538969.tif 000005
【図５】
0004538969.tif 000006
【図６】
0004538969.tif 000007