(57)【特許請求の範囲】
【請求項１】
基板上に、データ線と、該データ線に電気的に接続されたスイッチング素子と、該スイッチング素子に対応して設けられた画素電極及び蓄積容量と、前記蓄積容量の一方の電極を構成し前記データ線と交差する容量線とを備えた電気光学装置の製造方法であって、
前記基板上に、前記スイッチング素子のゲート電極及び前記蓄積容量の一方の電極を、タンタル膜あるいはタンタル合金膜からなる同一の金属膜で形成する工程と、
水蒸気を含む雰囲気中において、温度が３００℃〜４００℃及び圧力が０．５ＭＰａ〜ＭＰａの条件でアニールする高圧アニール処理により前記金属膜を酸化して、前記ゲート電極上及び前記蓄積容量の一方の電極上にタンタル酸化膜あるいはタンタル合金酸化膜からなる酸化膜を形成する工程と、
少なくとも前記ゲート電極上の前記酸化膜を覆うようにして前記基板上に他の酸化膜を形成し、前記ゲート電極上に形成された前記酸化膜と前記他の酸化膜との積層部分からなる前記スイッチング素子のゲート絶縁層を形成する工程と、
前記他方の電極の上方に前記データ線を形成し、該データ線と前記蓄積容量の一方の電極との交差領域において、前記データ線と前記蓄積容量の一方の電極との間に形成された酸化膜と前記他の酸化膜との積層部分からなり前記蓄積容量を構成する誘電体層を形成する工程と、を有することを特徴とする電気光学装置の製造方法。
【請求項２】
基板上に、データ線と、該データ線に電気的に接続されたスイッチング素子と、該スイッチング素子に対応して設けられた画素電極及び蓄積容量と、前記蓄積容量の一方の電極を構成し前記データ線と交差する容量線とを備えた電気光学装置の製造方法であって、
前記基板上に、前記スイッチング素子のゲート電極及び前記蓄積容量の一方の電極を、タンタル膜あるいはタンタル合金膜からなる同一の金属膜で形成する工程と、
水蒸気を含む雰囲気中において、温度が３００℃〜４００℃及び圧力が０．５ＭＰａ〜ＭＰａの条件でアニールする高圧アニール処理により前記金属膜を酸化して、前記ゲート電極上及び前記蓄積容量の一方の電極上にタンタル酸化膜あるいはタンタル合金酸化膜からなる酸化膜を形成する工程と、
少なくとも前記ゲート電極上の前記酸化膜を覆うようにして前記基板上に他の酸化膜を形成し、前記ゲート電極上に形成された前記酸化膜と前記他の酸化膜との積層部分からなる前記スイッチング素子のゲート絶縁層を形成する工程と、
前記他方の電極の上方に前記データ線を形成し、該データ線と前記蓄積容量の一方の電極との交差領域において、前記データ線と前記蓄積容量の一方の電極との間に形成された酸化膜からなり前記蓄積容量を構成する誘電体層を形成する工程と、を有することを特徴とする電気光学装置の製造方法。
【請求項３】
請求項１または２において、前記酸化膜は、前記蓄積容量の一方の電極の上面及び側面を覆うように形成されてなることを特徴とする電気光学装置の製造方法。
【請求項４】
請求項２において、前記蓄積容量の一方の電極を覆う前記酸化膜は、前記他の酸化膜の開口部に形成されてなることを特徴とする電気光学装置の製造方法。
【請求項５】
請求項１ないし４のいずれかにおいて、前記高圧アニール処理では前記金属膜の表面のみを酸化して前記酸化膜を生成し、該酸化膜を前記誘電体層として用い、残りの金属膜を前記一方の電極として用いることを特徴とする電気光学装置の製造方法。
【請求項６】
請求項１ないし４のいずれかにおいて、前記ゲート電極および前記一方の電極を覆うようにして前記基板上にタンタル膜あるいはタンタル合金膜からなる金属膜を形成し、
前記アニール処理では前記金属膜の全体を酸化して、前記ゲート電極上及び前記蓄積容量の一方の電極上にタンタル酸化膜あるいはタンタル合金酸化膜からなる酸化膜を生成し、該酸化膜を前記誘電体層として用いることを特徴とする電気光学装置の製造方法。
【請求項７】
請求項１ないし６のいずれかにおいて、前記高圧アニール処理は、温度が６００℃以下の条件で行うことを特徴とする電気光学装置の製造方法。
【請求項８】
請求項１ないし７のいずれかにおいて、前記高圧アニール処理を行った後、温度２００℃〜５００℃の常圧下あるいは減圧下でアニール処理を行い、前記酸化膜から水分を除去するとともに結晶性を向上させることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、キャパシタ、このキャパシタを備えた半導体装置、この半導体装置をアクティブマトリクス基板として用いた電気光学装置、この電気光学装置を備えた電子機器、キャパシタ並びに半導体装置の製造方法に関するものである。さらに詳しくは、キャパシタに用いる誘電体層の形成技術に関するものである。
【０００２】
【従来の技術】
各種の半導体装置において基板上にキャパシタを形成する場合には、一般に、下電極、誘電体層、上電極をこの順に積層する。ここで、誘電体層にはシリコン酸化膜やタンタル酸化膜が用いられる。このような酸化膜のうち、高耐電圧のシリコン酸化膜を形成するには、従来、シリコン膜を温度が約１０００℃〜約１３００℃の条件下で熱酸化する方法が用いられている。また、タンタル酸化膜を形成するには、従来、タンタル膜を陽極酸化する方法が用いられている。
【０００３】
【発明が解決しようとする課題】
ここで、タンタル酸化膜は誘電率が高いという利点があるが、陽極酸化によりタンタル酸化膜を形成するには、陽極酸化を行う際の給電用配線を形成する必要があるため、同一基板上にＴＦＴなどが形成されている半導体装置ではその設計の自由度が大幅に奪われてしまうという問題点がある。また、タンタル膜を大気中、常圧で熱酸化してタンタル酸化膜を得ることも可能であるが、このようなタンタル酸化膜は、耐電圧が低いという問題点がある。
【０００４】
以上の問題点に鑑みて、本発明の課題は、比較的低い温度で形成した場合でも耐電圧の高い誘電体層を備えたキャパシタ、このキャパシタを基板上に備えた半導体装置、この半導体装置をアクティブマトリクス基板として用いた電気光学装置、この電気光学装置を用いた電子機器、キャパシタの製造方法、および半導体装置の製造方法を提供することにある。
【０００７】
本発明では、基板上に、データ線と、該データ線に電気的に接続されたスイッチング素子と、該スイッチング素子に対応して設けられた画素電極及び蓄積容量と、前記蓄積容量の一方の電極を構成し前記データ線と交差する容量線とを備えた電気光学装置の製造方法であって、前記スイッチング素子のゲート電極及び前記蓄積容量の一方の電極を、同一の金属膜で形成し、水蒸気を含む雰囲気中において、温度が３００℃〜４００℃及び圧力が０．５ＭＰａ〜２ＭＰａの条件でアニールする高圧アニール処理により前記金属膜を酸化して酸化膜を形成し、前記スイッチング素子のゲート絶縁層を、前記酸化膜と他の酸化膜との積層により形成し、前記蓄積容量の誘電体層を、前記酸化膜のみにより形成し、前記データ線と前記容量線の交差領域において、該データ線と容量線との間に前記酸化膜と前記他の酸化膜とを積層させることを特徴とする。
また、前記酸化膜は、前記蓄積容量の一方の電極の上面及び側面を覆うように形成されてなることを特徴とする。
また、前記蓄積容量の一方の電極を覆う前記酸化膜は、前記他の酸化膜の開口部に形成されてなることを特徴とする。
【０００８】
本発明において、前記高圧アニール処理は、例えば、温度が６００℃以下の条件で行われる。例えば、前記高圧アニール処理は、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａの条件で行われる。
【０００９】
本発明において、前記金属膜は、タンタル（Ｔａ）膜あるいはタンタル合金膜である。
【００１０】
本発明では、キャパシタの誘電体層には、高圧アニール処理で生成したタンタル酸化膜が含まれているので、誘電体層の耐電圧が高い。また、本発明では、陽極酸化ではなく、高圧アニール処理によってタンタル酸化膜を形成するので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴなども形成されている半導体装置などにおいて、設計の自由度が大きい。また、圧力をかけて処理するため、均一性の高いタンタル酸化膜が得られる。また、多数の基板を一括して処理できるという利点もある。しかも、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。また、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が基板表面で露出していない限り、アルミニウム配線を劣化させることもない。
【００１１】
本発明において、前記下電極は、少なくとも前記誘電体層と接する側が前記誘電体層形成用金属膜と同一の金属からなる場合、あるいは前記誘電体層形成用金属膜と異なる材料からなる場合のいずれであってもよい。
【００１２】
このような構成のキャパシタは、前記高圧アニール処理では前記誘電体層形成用金属膜の表面のみを酸化して前記酸化膜を生成し、該酸化膜を前記誘電体層あるいは当該誘電体層の一部として用い、残りの誘電体層形成用金属膜を前記下電極あるいは当該下電極の一部として用いる方法、あるいは、前記誘電体層形成用金属膜の下層側に前記下電極を形成しておき、前記高圧アニール処理では前記誘電体層形成用金属膜の全体を酸化して前記酸化膜を生成し、該酸化膜を前記誘電体層あるいは当該誘電体層の一部として用いる方法によって製造できる。
【００１３】
本発明では、前記高圧アニール処理を行った後、常圧下あるいは減圧下でのアニール処理を行うことが好ましい。このようなアニール処理を行うと、タンタル酸化膜などに含まれる水分を除去でき、結晶性が向上するので、耐電圧がさらに向上する。
【００１５】
本発明に係る電気光学装置は、携帯電話機、モバイルコンピュータなどといった電子機器の表示部として用いることができる。また、本発明に係る電気光学装置は、投射型表示装置（電子機器）のライトバルブとして用いることもできる。
【００１６】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、まず、本発明を適用したキャパシタを備えた半導体装置、およびその製造方法を実施の形態１、２、３として説明した後、本発明を液晶装置のアクティブマトリクス基板に適用した例を説明する。
【００１７】
［実施の形態１］
図１（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態１、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【００１８】
図１（Ａ）において、本形態の半導体装置３００Ａでは、基板３１０上にキャパシタ６００、およびその他の半導体素子（図示せず）が形成されており、このキャパシタ６００は、タンタル膜からなる下電極３２０と、誘電体層３３０と、不純物がドープされたシリコン膜や金属膜からなる上電極３５０とを備えている。
【００１９】
ここで、下電極３２０は、全体がタンタル膜から構成され、誘電体層３３０は、このタンタル膜の表面を酸化してなるタンタル酸化膜３３１から構成されている。
【００２０】
このような構成の半導体装置３００Ａを製造するにあたって、本形態では、基板３１０上にタンタル膜（誘電体層形成用金属膜）を形成した後、このタンタル膜の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜の表面のみが酸化されてタンタル酸化膜３３１が形成されるので、このタンタル酸化膜３３１を誘電体層３３０として用い、残りのタンタル膜を下電極３２０として用いる。
【００２１】
このように構成した半導体装置３００Ａのキャパシタ６００において、誘電体層３３０には、高圧アニール処理で生成したタンタル酸化膜３３１が用いられているので、誘電体層３３０の耐電圧が高い。また、タンタル膜３３１を形成するにあたって陽極酸化を行わないので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴなども形成されている半導体装置３００Ａにおいて、その設計の自由度が大きい。また、多数の基板３１０を一括して処理できるという利点もある。さらに、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。さらにまた、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が基板表面で露出していない限り、アルミニウム配線を劣化させることもない。
【００２２】
ここで、誘電体層３３０にはタンタル酸化膜３３１が含まれておれば耐電圧が向上するので、例えば、図１（Ｂ）に示すように、誘電体層３３０が、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を下層側に備え、その上層側に、スパッタ法などによって形成されたシリコン酸化膜３３２を備えている構成であってもよい。
【００２３】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜３３１から水分が除去され、結晶性が向上するので、タンタル酸化膜３３１の耐電圧がさらに向上する。
【００２４】
［実施の形態２］
図２（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態２、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【００２５】
図２（Ａ）において、本形態の半導体装置３００Ｂでは、基板３１０上にキャパシタ６００、およびその他の半導体素子（図示せず）が形成されており、このキャパシタ６００は、下電極３２０と、誘電体層３３０と、不純物がドープされたシリコン膜や金属膜からなる上電極３５０とを備えている。
【００２６】
ここで、下電極３２０は、アルミニウム膜、クロム膜などといった金属膜、あるいは不純物がドープされたシリコン膜からなる下層側電極層３２１と、この下層側電極層３２１の上層側に積層されたタンタル膜からなる上層側電極層３２２とから構成されている。また、誘電体層３３０は、上層側電極層３２２を構成するタンタル膜の表面を酸化してなるタンタル酸化膜３３１から構成されている。
【００２７】
このような構成の半導体装置３００Ｂを製造するにあたって、本形態では、基板３１０上に下層側電極層３２１を形成した後、この下層側電極層３２１を覆うようにタンタル膜（誘電体層形成用金属膜）を形成する。次に、このタンタル膜の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜の表面のみが酸化されてタンタル酸化膜３３１が形成されるので、このタンタル酸化膜３３１を誘電体層３３０として用い、残りのタンタル膜を下電極３２０の上層側電極層３２２として用いる。
【００２８】
このように構成した半導体装置３００Ｂのキャパシタ６００においても、誘電体層３３０には、高圧アニール処理で生成したタンタル酸化膜３３１が用いられているので、誘電体層３３０の耐電圧が高いなど、実施の形態１と同様な効果を奏する。また、本形態において、下電極３２０は、下層側電極層３２１と上層側電極層３２２の２層構造になっている。このため、上層側電極層３２２にタンタル膜を用いさえすれば、下層側電極層３２１には任意の導電膜を用いることができる。従って、下層側電極層３２１に、例えば、電気的抵抗の小さなアルミニウム膜を用いれば、下電極３２０の電気的抵抗を低減することができる。
【００２９】
また、本形態でも、誘電体層３３０にタンタル酸化膜３３１が含まれておれば耐電圧が向上するので、例えば、図２（Ｂ）に示すように、誘電体層３３０が、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を下層側に備え、その上層側に、スパッタ法などによって形成されたシリコン酸化膜３３２を備えている構成であってもよい。
【００３０】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜３３１から水分が除去され、結晶性が向上するので、タンタル酸化膜３３１の耐電圧がさらに向上する。
【００３１】
［実施の形態３］
図３（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態３、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【００３２】
図３（Ａ）において、本形態の半導体装置３００Ｃでは、基板３１０上にキャパシタ６００、およびその他の半導体素子（図示せず）が形成されており、このキャパシタ６００は、下電極３２０と、誘電体層３３０と、不純物がドープされたシリコン膜や金属膜からなる上電極３５０とを備えている。
【００３３】
ここで、下電極３２０は、不純物がドープされたシリコン膜や金属膜から構成され、誘電体層３３０は、タンタル膜を酸化してなるタンタル酸化膜３３１から構成されている。
【００３４】
このような構成の半導体装置３００Ｃを製造するにあたって、本形態では、基板３１０上に下電極３２０を形成した後、この下電極３２０を覆うようにタンタル膜（誘電体層形成用金属膜）を形成する。次に、このタンタル膜全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜全体が酸化されてタンタル酸化膜３３１が形成されるので、このタンタル酸化膜３３１を誘電体層３３０として用いる。
【００３５】
このように構成した半導体装置３００Ｃのキャパシタ６００において、誘電体層３３０には、高圧アニール処理で生成したタンタル酸化膜３３１が用いられているので、誘電体層３３０の耐電圧が高いなど、実施の形態１と同様な効果を奏する。また、本形態では、下電極３２０を覆うように形成したタンタル膜全体を高圧アニール処理でタンタル酸化膜３３１にするため、下電極３２０については材質面での制約がない。従って、下極層３２０に電気的抵抗の小さなアルミニウム膜を用いれば、下電極３２０の電気的抵抗を低減することができる。
【００３６】
また、本形態でも、誘電体層３３０にタンタル酸化膜３３１が含まれておれば耐電圧が向上するので、例えば、図３（Ｂ）に示すように、誘電体層３３０が、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を下層側に備え、その上層側に、スパッタ法などによって形成されたシリコン酸化膜３３２を備えている構成であってもよい。また、図３（Ｃ）に示すように、誘電体層３３０が、スパッタ法などによって形成されたシリコン酸化膜３３２を下層側に備え、その上層側に、タンタル膜を高圧アニール処理して得たタンタル酸化膜３３１を備えている構成であってもよい。
【００３７】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜３３１から水分が除去され、結晶性が向上するので、タンタル酸化膜３３１の耐電圧がさらに向上する。
【００３８】
［実施の形態４］
次に、半導体装置および電気光学装置の一例として、アクティブマトリクス型の液晶装置に用いるアクティブマトリクス基板に対して、本発明を適用した例を説明する。
【００３９】
（液晶装置の全体構成）
まず、アクティブマトリクス型の液晶装置（電気光学装置）の構成および動作について、図４、図５、および図６を参照して説明する。図４は、液晶装置の画像表示領域を構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図５は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図６は、図５のＡ−Ａ′線に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４０】
図４において、液晶装置の画像表示領域において、マトリクス状に形成された複数の画素の各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００４１】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０（キャパシタ）を付加することがある。この蓄積容量７０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００４２】
図５において、液晶装置のアクティブマトリクス基板１０上には、マトリクス状に複数の透明な画素電極９ａ（二点鎖線で囲まれた領域）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。ここで、半導体層１ａのうち、後述のチャネル形成用領域に対向するように走査線３ａからはゲート電極３ｃが突き出ている。
【００４３】
図６に示すように、液晶装置１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体もまた、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。アクティブマトリクス基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施された配向膜６４が形成されている。画素電極９ａは、たとえばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜等の透明な導電性薄膜からなる。また、配向膜６４は、たとえばポリイミド薄膜などの有機薄膜からなる。
【００４４】
アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０（ＭＩＳ形半導体素子）が形成されている。ここに示すＴＦＴ３０は、逆スタガ型であり、ゲート電極３ｃ（金属層）、ゲート絶縁層２（絶縁層）、真性のシリコン膜１ａ（半導体層）が下層側から上層側に向かってこの順に形成されたＭＩＳ部を備えている。シリコン膜１ａの上層側には、シリコン酸化膜などからなるチャネルストッパ８が形成され、このチャネルストッパ８に端部が重なるように、Ｎ型の不純物がドープされたシリコン膜からなるソース領域１ｇ、およびドレイン領域１ｈが形成されている。また、ソース領域１ｇの上層側にはデータ線６ａが形成され、ドレイン領域１ｈの上層側には画素電極９ａが形成されている。さらに、画素電極９ａの上層側には、保護膜６６および配向膜６４がこの順に形成されている。
【００４５】
また、本形態では、ＴＦＴ３０のゲート絶縁層２と同層の絶縁層を誘電体層７１として用いた蓄積容量７０（キャパシタ）が形成されている。この蓄積容量７０では、容量線３ｂ（下電極）、誘電体層７１、およびドレイン電極６ｂ（上電極）が下層側から上層に向かってこの順に形成されている。
【００４６】
一方、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜６５が形成されている。対向電極２１も、たとえば、ＩＴＯ膜などの透明導電性薄膜からなる。また、対向基板２０の配向膜６５も、ポリイミド薄膜などの有機薄膜からなる。対向基板２０には、各画素の開口領域以外の領域に対向基板側遮光膜２３がマトリクス状に形成されている。このため、対向基板２０の側からの入射光はＴＦＴ３０の半導体層１ａのチャネル形成領域１ａ′に届くことはない。さらに、対向基板２０側の遮光膜２３は、コントラストの向上などの機能を有する。
【００４７】
このように構成したアクティブマトリクス基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、後述するシール材により囲まれた空間内に電気光学物質としての液晶５０が封入され、挟持される。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。なお、シール材は、アクティブマトリクス基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００４８】
（ゲート絶縁層２および誘電体層７１の構成）
このように構成した液晶装置１００において、アクティブマトリクス基板１０において、ＴＦＴ３０のＭＯＳ部、および蓄積容量７は、以下に説明するように構成されている。
【００４９】
まず、本形態では、走査線３ａおよびゲート電極３ｃはいずれも、タンタル膜から構成され、このタンタル膜の表面を酸化してなるタンタル酸化膜２０１がゲート絶縁層２の一部として用いられている。すなわち、ゲート絶縁層２は、走査線３ａおよびゲート電極３ｃに用いたタンタル膜の表面を酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００５０】
また、本形態では、蓄積容量７０を構成する容量線３ｂもタンタル膜から構成され、このタンタル膜の表面を酸化してなるタンタル酸化膜２０１は、誘電体層７１の一部を構成している。すなわち、蓄積容量７０を構成する誘電体層７１は、ゲート絶縁層２と同様、容量線３ｂに用いたタンタル膜の表面を酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００５１】
ここで、タンタル膜を酸化してタンタル酸化膜２０１を形成するにあたっては、後述するように、タンタル膜を誘電体層形成用金属膜として形成した後、このタンタル膜の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜の表面のみが酸化されてタンタル酸化膜２０１が形成されるので、このタンタル酸化膜２０１を、ゲート絶縁層２および誘電体層７１の一部として用い、残りのタンタル膜を走査線３ａ、ゲート電極３ｃ、および容量線３ｂとして用いる。
【００５２】
このように、本形態のアクティブマトリクス基板１０では、ＴＦＴ３０を構成するゲート絶縁層２には、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、ゲート絶縁層２の耐電圧が高い。また、蓄積容量７０を構成する誘電体層７１にも、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、誘電体層７１の耐電圧が高い。また、タンタル膜２０１を形成するにあたって陽極酸化を行わないので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴ３０なども形成されているアクティブマトリクス基板１０のレイアウトについては、従来のものから大幅に変更する必要がない。また、高圧アニール処理であれば、多数のアクティブマトリクス基板１０を一括して処理できるという利点もある。しかも、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。また、圧力をかけて処理するので、均一なタンタル酸化膜２０１を生成することができる。また、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が基板表面で露出していない限り、アルミニウム配線を劣化させることもない。
【００５３】
（アクティブマトリクス基板１０の製造方法）
このように構成した液晶表示装置用のアクティブマトリクス基板１０の製造方法を、図７および図８を参照して説明する。
【００５４】
図７および図８は、いずれも本形態のアクティブマトリクス基板１０の製造方法を示す工程断面図であり、アクティブマトリクス基板１０を図７のＡ−Ａ′線で切断した断面に相当する。
【００５５】
図７（Ａ）に示すように、まず、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にタンタル膜３（誘電体層形成用金属膜）をスパッタ法などで形成し、このタンタル膜３をフォトリソグラフィ技術を用いて走査線３ａ、ゲート電極３ｃ、および容量線３ｂの形成パターンに沿ってパターニングする。
【００５６】
次に、タンタル膜３の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、例えば、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、図７（Ｂ）に示すように、タンタル膜３の表面のみが酸化されてタンタル酸化膜２０１が形成されるので、このタンタル酸化膜２０１を、ゲート絶縁層２および誘電体層７１の一部として用い、残りのタンタル膜を走査線３ａ、ゲート電極３ｃ、および容量線３ｂとして用いる。
【００５７】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【００５８】
次に、図７（Ｃ）に示すように、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガスなどを用いて常圧または減圧ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２とを備えたゲート絶縁層２および誘電体層７１が形成される。
【００５９】
次に、約４５０℃〜約５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００ｃｃ／ｍｉｎ〜約６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ法により、アモルファスのシリコン膜を透明基板１０ｂの表面全体に形成した後、フォトリソグラフィ技術を用いてパターニングし、図７（Ｄ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。この際、例えば、約６００℃にて約１時間〜約１０時間のアニール処理を窒素雰囲気中で行うことにより、アモルファスのシリコン膜１をポリシリコン膜に固相成長させてもよい。
【００６０】
次に、シリコン膜１の上層側に対して、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。
【００６１】
次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ｂ）に示すように、チャネルストッパ８に端部が重なるソース領域１ｇ、およびドレイン領域１ｈを形成する。
【００６２】
次に、ソース領域１ｇ、およびドレイン領域１ｈの上層側に対してスパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ｃ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈの各々に重なるデータ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が上電極として容量線３ｂ（下電極）に重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。
【００６３】
次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図８（Ｄ）に示すように、画素電極９ａを形成する。
【００６４】
しかる後には、図６に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【００６５】
［実施の形態５］
図９、図１０、および図１１を参照して、本発明の実施の形態５に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。なお、本形態および後述する各実施の形態６、７、８、９のアクティブマトリクス基板、およびそれを用いた液晶装置は、基本的な構成が実施の形態４と同様であるため、共通する機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。
【００６６】
図９は、本発明の実施の形態５に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。図１０（Ａ）〜（Ｅ）、および図１１（Ａ）〜（Ｄ）はそれぞれ、図９に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【００６７】
前記の実施の形態４において、ＴＦＴ３０のゲート絶縁膜２、および蓄積容量７０の誘電体層７１についてはいずれも、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成したが、本形態では、図９に説明するように、ゲート絶縁膜２については、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成する一方、誘電体層７１については、タンタル酸化膜２０１のみから構成する。
【００６８】
すなわち、本形態において、ゲート絶縁層２は、実施の形態４と同様、走査線３ａおよびゲート電極３ｃに用いたタンタル膜の表面を酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００６９】
これに対して、蓄積容量７０を構成する容量線３ｂ（下電極）もタンタル膜から構成され、容量線３ｂの上層側には、この容量線３ｂを構成するタンタル膜の表面を高圧アニール処理により酸化してなるタンタル酸化膜２０１が形成されているが、容量線３ｂが形成されている領域では、シリコン酸化膜２０２の一部が除去されて開口部２０８が形成されている。このため、容量線３ｂとドレイン電極６ｂ（上電極）との間には、誘電体層７１としてタンタル酸化膜２０１のみが介在している。従って、本形態では、誘電体層７１の誘電率が高いため、容量の大きな蓄積容量７０を形成できる。なお、容量線３ｂの上層側であっても、容量線３ｂとデータ線６ａとの交差部分については、そこでの耐電圧を考慮してシリコン酸化膜２０２を残すことが好ましい。
【００７０】
その他の構成は、実施の形態４と同様であるため、共通する機能を有する部分には同一の符号を付して図９に示すことにしてそれらの説明を省略する。
【００７１】
このような構成のアクティブマトリクス基板１０を製造するにあたっては、まず、図１０（Ａ）に示すように、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にタンタル膜３（誘電体層形成用金属膜）をスパッタ法などで形成し、このタンタル膜３をフォトリソグラフィ技術を用いて走査線３ａ、ゲート電極３ｃ、および容量線３ｂの形成パターンに沿ってパターニングする。
【００７２】
次に、タンタル膜３の表面に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、例えば、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、図１０（Ｂ）に示すように、タンタル膜３の表面のみが酸化されてタンタル酸化膜２０１が形成されるので、残りのタンタル膜を走査線３ａ、ゲート電極３ｃ、および容量線３ｂとして用いる。
【００７３】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【００７４】
次に、図１０（Ｃ）に示すように、常圧または減圧ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２とを備えたゲート絶縁層２が形成される。
【００７５】
次に、図１０（Ｄ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜２０２のうち、容量線３ｂの上層に形成されているシリコン膜２０２を除去して開口部２０８を形成する。そして、容量線３ｂの上層側に残されたタンタル酸化膜２０１のみを蓄積容量７０の誘電体層７１として用いる。
【００７６】
それ以降は、実施の形態４と同様、透明基板１０ｂの表面全体にアモルファスのシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１０（Ｅ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。次に、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ｂ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈを形成する。
【００７７】
次に、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ｃ）に示すように、データ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が容量線３ｂに重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１１（Ｄ）に示すように、画素電極９ａを形成する。しかる後に、図９に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【００７８】
［実施の形態６］
図１２、図１３、および図１４を参照して、本発明の実施の形態６に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。
【００７９】
図１２は、本発明の実施の形態６に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。図１３（Ａ）〜（Ｄ）、および図１４（Ａ）〜（Ｄ）はそれぞれ、図１２に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【００８０】
図１２に示すように、本形態の液晶装置１００も、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に画素スイッチング用のＴＦＴ３０が形成され、このＴＦＴ３０は、ゲート電極３ｃ、ゲート絶縁層２、真性のシリコン膜１ａが下層側から上層側に向かってこの順に形成されたＭＯＳ部を備えている。また、本形態のアクティブマトリクス基板１０には、ＴＦＴ３０のゲート絶縁層２と同層の絶縁層を誘電体層７１として用いた蓄積容量７０が形成されている。この蓄積容量７０では、容量線３ｂ、ゲート絶縁層２、およびドレイン電極６ｂが下層側から上層に向かってこの順に形成されている。なお、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜６５が形成されている。
【００８１】
このように構成した液晶装置１００において、本形態では、走査線３ａ、ゲート電極３ｃ、および容量線３ｂはいずれも、タンタル膜に限らず、各種の金属膜、例えば、アルミニウム膜によって構成されている。また、走査線３ａ、ゲート電極３ｃ、および容量線３ｂの上層側には、透明基板１０ｂの全面にタンタル酸化膜２０１が形成され、このタンタル酸化膜２０１は、ＴＦＴ３０のゲート絶縁層２、および蓄積容量７０の誘電体層７１の一部として用いられている。すなわち、ゲート絶縁層２および誘電体層７１はいずれも、タンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ方法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００８２】
このようなタンタル酸化膜２０１を形成するにあたって、本形態では、後述するように、透明基板１０ｂの表面全体に誘電体層形成用金属膜としてのタンタル膜を形成した後、このタンタル膜全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行ってタンタル膜を酸化させる。ここで行う高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。
【００８３】
従って、本形態のアクティブマトリクス基板１０では、ゲート絶縁層２および誘電体層７１には、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、ゲート絶縁層２および誘電体層７１の耐電圧が高いなど、実施の形態４と同様な効果を奏する。
【００８４】
また、タンタル酸化膜２０１を形成するにあたって、透明基板１０ｂの表面全体に形成したタンタル膜全体を高圧アニール処理によって酸化させてタンタル膜とし、これをゲート絶縁層２および誘電体層７１の一部として用いる。従って、実施の形態４、５と違って、ゲート電極３ｃなどをタンタル膜以外の金属で構成できる。従って、走査線３ａなどにアルミニウム配線を用いることができるので、走査線３ａの電気的抵抗を低減できる。
【００８５】
このように構成した液晶表示装置用のアクティブマトリクス基板１０を製造するにあたっては、まず、図１３（Ａ）に示すように、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にアルミニウム膜をスパッタ法などで形成し、このアルミニウム膜をフォトリソグラフィ技術を用いてパターニングして、走査線３ａ、ゲート電極３ｃ、および容量線３ｂを形成する。
【００８６】
次に、走査線３ａ、ゲート電極３ｃ、および容量線３ｂの上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（誘電体層形成用金属膜）を形成する。
【００８７】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図１３（Ｂ）に示すように、タンタル酸化膜２０１が形成される。
【００８８】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【００８９】
次に、図１３（Ｃ）に示すように、ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２からなるゲート絶縁層２および誘電体層７１が形成される。
【００９０】
それ以降は、実施の形態４と同様、透明基板１０ｂの表面全体にアモルファスのシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１３（Ｄ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。次に、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ｂ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈを形成する。
【００９１】
次に、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ｃ）に示すように、データ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が容量線３ｂに重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１４（Ｄ）に示すように、画素電極９ａを形成する。しかる後に、図１２に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【００９２】
［実施の形態７］
図１５、図１６、および図１７を参照して、本発明の実施の形態７に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。
【００９３】
図１５は、本発明の実施の形態７に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。図１６（Ａ）〜（Ｅ）、および図１７（Ａ）〜（Ｄ）はそれぞれ、図１５に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【００９４】
前記の実施の形態６において、ＴＦＴ３０のゲート絶縁膜２、および蓄積容量７０の誘電体層７１はいずれも、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成したが、本形態では、図１５に示すように、ゲート絶縁膜２については、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成する一方、誘電体層７１については、タンタル酸化膜２０１のみから構成する。
【００９５】
すなわち、本形態では、ゲート絶縁層２については、実施の形態６と同様、走査線３ａおよびゲート電極３ｃの上層に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１と、このタンタル酸化膜２０１の表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２とから構成されている。
【００９６】
これに対して、蓄積容量７０では、容量線３ｂ（下電極）の上層には、この容量線３ｂの上層側に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１が形成されているが、容量線３ｂが形成されている領域では、シリコン酸化膜２０２の一部が除去されて開口部２０８が形成されている。このため、容量線３ｂとドレイン電極６ｂ（上電極）との間には、誘電体層７１としてタンタル酸化膜２０１のみが介在している。従って、本形態では、誘電体層７１の誘電率が高いため、容量の大きな蓄積容量７０を形成できる。なお、容量線３ｂの上層側であっても、容量線３ｂとデータ線６ａとの交差部分については、そこでの耐電圧を考慮してシリコン酸化膜２０２を残すことが好ましい。その他の構成は、実施の形態６と同様であるため、共通する機能を有する部分には同一の符号を付して図１２に示すことにしてそれらの説明を省略する。
【００９７】
このような構成のアクティブマトリクス基板１０を製造するにあたっては、まず、図１６（Ａ）に示すように、アクティブマトリクス基板１０の基体たる透明基板１０ｂを用意した後、透明基板１０ｂの全面にアルミニウム膜をスパッタ法などで形成し、このアルミニウム膜をフォトリソグラフィ技術を用いてパターニングして、走査線３ａ、ゲート電極３ｃ、および容量線３ｂを形成する。
【００９８】
次に、走査線３ａ、ゲート電極３ｃ、および容量線３ｂの上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（誘電体層形成用金属膜）を形成する。
【００９９】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図１６（Ｂ）に示すように、タンタル酸化膜２０１が形成される。
【０１００】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【０１０１】
次に、図１６（Ｃ）に示すように、常圧または減圧ＣＶＤ法などにより、透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。その結果、タンタル酸化膜２０１とシリコン酸化膜２０２とからなるゲート絶縁層２が形成される。
【０１０２】
次に、図１６（Ｄ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜２０２のうち、容量線３ｂの上層に形成されているシリコン膜２０２を除去して開口部２０８を形成する。そして、容量線３ｂの上層側に残されたタンタル酸化膜２０１のみを蓄積容量７０の誘電体層７１として用いる。
【０１０３】
それ以降は、実施の形態４と同様、透明基板１０ｂの表面全体にアモルファスのシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１６（Ｅ）に示すように、ゲート絶縁層２の上層側に島状のシリコン膜１ａを形成する。次に、透明基板１０ｂの表面全体にシリコン酸化膜などを形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ａ）に示すように、半導体膜１ａの上層側にエッチングストッパ８を形成する。次に、ＣＶＤ法などにより透明基板１０ｂの表面全体に、Ｎ型の不純物がドープされたシリコン膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ｂ）に示すように、ソース領域１ｇ、およびドレイン領域１ｈを形成する。
【０１０４】
次に、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜などの導電膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ｃ）に示すように、データ線６ａ、およびドレイン電極６ｂを形成する。この際、ドレイン電極６ｂについてはその一部が容量線３ｂに重なるように形成する。その結果、ＴＦＴ３０、および蓄積容量７０が形成される。次に、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、図１７（Ｄ）に示すように、画素電極９ａを形成する。しかる後に、図１５に示すように、画素電極９ａの上層側に保護膜６６および配向膜６４を形成すればアクティブマトリクス基板１０が完成する。
【０１０５】
なお、実施の形態４、５、６、７においては、実施の形態２のように、タンタル膜膜の下にアルミニウムなどの下層側電極層が形成されている構成であってもよい。
【０１０６】
［実施の形態８］
実施の形態４、５、６、７では、画素スイッチング用の非線形素子として逆スタガ型のＴＦＴを形成したが、本形態のように、正スタガ型のＴＦＴを画素スイッチング用の非線形素子として用いたアクティブマトリクス基板に本発明を適用してもよい。なお、本形態のアクティブマトリクス基板、およびそれを用いた液晶装置でも、基本的な構成が実施の形態４と同様であるため、共通する機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。
【０１０７】
（アクティブマトリクス基板の構成）
図１８は、データ線、走査線、画素電極などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図１９は、図１８のＢ−Ｂ′線断に相当する位置での断面、およびアクティブマトリクス基板と対向基板との間に電気光学物質としての液晶を封入した状態の断面を示す説明図である。なお、これらの図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１０８】
図１８において、液晶装置１００のアクティブマトリクス基板１０上には、マトリクス状に複数の透明な画素電極９ａ（二点鎖線で囲んだ領域）が画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（金属層／実線で示す）、および容量線３ｂ（金属層／実線で示す）が形成されている。データ線６ａは、コンタクトホール５６を介してポリシリコン膜からなる半導体層１ａのうち、後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール５７を介して半導体層１ａのうち、後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうち、後述のチャネル形成用領域に対向するように走査線３ａが通っている。
【０１０９】
図１９に示すように、液晶装置１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体もまた、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。アクティブマトリクス基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施された配向膜６４が形成されている。画素電極９ａは、たとえばＩＴＯ膜等の透明な導電性薄膜からなる。また、配向膜６４は、たとえばポリイミド薄膜などの有機薄膜からなる。
【０１１０】
アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。ここに示すＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、走査線３ａ、走査線３ａから供給される走査信号の電界によりチャネルが形成される半導体膜１ａのチャネル形成用領域１ａ′（半導体層）、走査線３ａと半導体層１ａとを絶縁するゲート絶縁層２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ並びに低濃度ドレイン領域１ｃ、および半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【０１１１】
走査線３ａの上層側には層間絶縁膜４が形成され、この層間絶縁膜４の上層にデータ線６ａが形成されている。従って、データ線６ａは、層間絶縁膜４に形成されたコンタクトホール５６を介して高濃度ソース領域１ｄに電気的に接続している。また、データ線６ａの上層側には層間絶縁膜７が形成され、この層間絶縁膜７の上層側に画素電極９ａが形成されている。従って、画素電極９ａは、層間絶縁膜４、７、およびゲート絶縁層２に形成されたコンタクトホール５７を介して高濃度ドレイン領域１ｅに接続されている。
【０１１２】
ここで、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【０１１３】
また、本形態では、ＴＦＴ３０のゲート絶縁層２をゲート電極３ａに対向する位置から延設して誘電体層７１として用いるとともに、半導体膜１ａを延設して下電極１ｆとし、さらにこれらに対向する容量線３ｂを上電極とすることにより、蓄積容量７０が構成されている。すなわち、半導体１ａの高濃度ドレイン領域１ｅは、容量線３ｂにゲート絶縁層２を介して対向配置するように構成されて蓄積容量７０の下電極１ｆとされている。
【０１１４】
一方、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜６５が形成されている。対向電極２１も、たとえば、ＩＴＯ膜などの透明導電性薄膜からなる。また、対向基板２０の配向膜６５も、ポリイミド薄膜などの有機薄膜からなる。対向基板２０には、各画素の開口領域以外の領域に対向基板側遮光膜２３がマトリクス状に形成されている。
【０１１５】
このように構成した液晶装置１００において、ゲート絶縁層２は、半導体膜１ａの上層側にＣＶＤ法などの方法により形成されたシリコン酸化膜２０２と、このシリコン酸化膜２０２の上層側に形成したタンタル膜を酸化してなるタンタル酸化膜２０１とから構成されている。また、誘電体層７１も、半導体膜１ａの上層側にＣＶＤ法などの方法により形成されたシリコン酸化膜２０２と、このシリコン酸化膜２０２の上層側に形成したタンタル膜を酸化してなるタンタル酸化膜２０１とから構成されている。
【０１１６】
このようなタンタル酸化膜２０１を形成するにあたって、本形態では、後述するように、シリコン酸化膜２０２の上層側に対して透明基板１０ｂの表面全体に誘電体層形成用金属膜としてのタンタル膜を形成した後、このタンタル膜全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行ってタンタル膜を酸化させる。ここで行う高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。
【０１１７】
従って、本形態のアクティブマトリクス基板１０では、ゲート絶縁層２および誘電体層７１には、高圧アニール処理で生成したタンタル酸化膜２０１が含まれているので、ゲート絶縁層２および誘電体層７１の耐電圧が高いなど、実施の形態４と同様な効果を奏する。
【０１１８】
また、タンタル酸化膜２０１を形成するにあたって、透明基板１０ｂの表面全体に形成したタンタル膜全体を高圧アニール処理によって酸化させてタンタル膜とし、これをゲート絶縁層２および誘電体層７１の一部として用いる。すなわち、タンタル酸化膜２０１は、タンタル膜の表面のみを酸化させたものではない。従って、タンタル酸化膜２０１を形成した後にはタンタル膜が残らないので、正スタガ型のＴＦＴ３０においても、ゲート絶縁層２および誘電体層７１にタンタル酸化膜２０１を含ませることができる。また、走査線３ａについてはタンタル膜に限らず、任意の金属膜を用いることができるので、アルミニウム膜などといった電気的抵抗の低い金属膜を用いることができる。
【０１１９】
（アクティブマトリクス基板の製造方法）
このように構成した液晶表示装置用のアクティブマトリクス基板１０の製造方法を図２０、図２１、および図２２を参照して説明する。
【０１２０】
図２０ないし図２２は、いずれも本形態のアクティブマトリクス基板１０の製造方法を示す工程断面図であり、図１８のＢ−Ｂ′線で切断したときの断面に相当する。
【０１２１】
図２０（Ａ）に示すように、まず、アクティブマトリクス基板１０の基体たる透明基板１０ｂの表面全体に下地保護膜(図示せず)を形成した後、この下地保護膜の上層側に、約４５０℃〜約５５０℃の温度条件下で、モノシランガス、ジシランガス等を用いた減圧ＣＶＤ法などにより、アモルファスシリコン膜を形成する。次に、約６００℃にて約１時間〜約１０時間のアニール処理を窒素雰囲気中で施することにより、ポリシリコン膜を固相成長させた後、フォトリソグラフィ技術を用いてパターニングし、島状のシリコン膜１ａを形成する。
【０１２２】
次に、図２０（Ｂ）に示すように、ＣＶＤ法などにより透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。次に、シリコン膜１ａのうち、蓄積容量７０の下電極１ｆとなる延設部分に、例えば、Ｐイオンをドーズ量約３×１０12／ｃｍ2 でドープして低抵抗化させておく。
【０１２３】
次に、図２０（Ｃ）に示すように、シリコン酸化膜２０２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（絶縁膜形成用金属膜）を形成する。
【０１２４】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図２０（Ｄ）に示すように、タンタル酸化膜２０１が形成され、シリコン酸化膜２０２とタンタル酸化膜２０１を備えたゲート絶縁層２および誘電体層７１が形成される。
【０１２５】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【０１２６】
次に、ゲート絶縁層２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２１（Ａ）に示すように、走査線３ａ、および容量線３ｂを形成する。
【０１２７】
次に、ＴＦＴ３０をＬＤＤ構造を持つＮチャネル型のＴＦＴとする場合、半導体層１ａに、まず低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素のドーパント２００を低濃度で（例えば、Ｐイオンを１×１０13／ｃｍ2 〜３×１０13／ｃｍ2 のドーズ量にてドープする。これにより走査線３ａ下の半導体層１ａは、チャネル形成領域１ａ′となる。
【０１２８】
次に、図２１（Ｂ）に示すように、ＴＦＴ３０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジストマスク２０２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパンド２０１を高濃度でドープする。なお、低濃度のドープを行わずに、オフセット構造のＴＦＴとしても良く、走査線３ａ（ゲート電極）をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしても良い。
【０１２９】
次に、図２１（Ｃ）に示すように、走査線３ａ、および容量線３を覆うように、シリコン酸化膜からなる層間絶縁膜４を形成する。次に、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング、あるいはウエットエッチングにより、層間絶縁膜４にコンタクトホール５６を形成する。
【０１３０】
次に、層間絶縁膜４の上層側に対して透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２１（Ｄ）に示すように、データ６ａを形成する。
【０１３１】
次に、図２２（Ａ）に示すように、データ線６ａを覆うようにシリコン酸化膜からなる層間絶縁膜７を形成する。次に、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング、あるいはウエットエッチングにより、層間絶縁膜７、４、およびゲート絶縁層２にコンタクトホール５７を形成する。
【０１３２】
次に、層間絶縁膜７の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２２（Ｂ）に示すように、画素電極９ａを形成する。
【０１３３】
しかる後に、図１９に示すように、画素電極９ａの上層側にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すことにより配向膜６４が形成され、アクティブマトリクス基板１０が完成する。
【０１３４】
［実施の形態９］
図２３、図２４、図２５、および図２６を参照して、本発明の実施の形態９に係る半導体装置として、液晶装置用のアクティブマトリクス基板を説明する。
【０１３５】
図２３は、本発明の実施の形態９に係る液晶装置を図１８のＢ−Ｂ′線に相当する位置で切断したときの断面図である。図２４（Ａ）〜（Ｅ）、図２５（Ａ）〜（Ｄ）、および図２６（Ａ）、（Ｂ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【０１３６】
前記の実施の形態８において、ＴＦＴ３０のゲート絶縁膜２、および蓄積容量７０の誘電体層７１はいずれも、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成したが、本形態では、図２３に示すように、ゲート絶縁膜２については、タンタル酸化膜２０１とシリコン酸化膜２０２とから構成する一方、誘電体層７１については、タンタル酸化膜２０１のみから構成する。
【０１３７】
すなわち、本形態では、ゲート絶縁層２は、実施の形態８と同様、半導体膜１ａの表面に対してＣＶＤ法などにより形成されたシリコン酸化膜２０２と、このシリコン膜２０２の上層に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１とから構成されている。
【０１３８】
これに対して、蓄積容量７０では、シリコン膜２０２の上層に形成したタンタル膜全体を高圧アニール処理によって酸化してなるタンタル酸化膜２０１が形成されているが、下電極１ｆが形成されている領域では、シリコン酸化膜２０２の一部が除去されて開口部２０８が形成されている。このため、下電極１ｆと容量線３ｂ（上電極）との間には、誘電体層７１としてタンタル酸化膜２０１のみが介在している。従って、本形態では、誘電体層７１の誘電率が高いため、容量の大きな蓄積容量７０を形成できる。なお、容量線３ｂの下層側であっても、容量線３ｂとデータ線６ａとの交差部分については、そこでの耐電圧を考慮してシリコン酸化膜２０２を残すことが好ましい。その他の構成は、実施の形態８と同様であるため、共通する機能を有する部分には同一の符号を付して図２３に示すことにしてそれらの説明を省略する。
【０１３９】
このような構成のアクティブマトリクス基板１０を製造するにあたっては、図２４（Ａ）に示すように、まず、アクティブマトリクス基板１０の基体たる透明基板１０ｂの表面全体に下地保護膜(図示せず)を形成した後、この下地保護膜の上層側にアモルファスシリコン膜を形成する。次に、約６００℃にて約１時間〜約１０時間のアニール処理を窒素雰囲気中で施することにより、ポリシリコン膜を固相成長させた後、フォトリソグラフィ技術を用いてパターニングし、島状のシリコン膜１ａを形成する。
【０１４０】
次に、図２４（Ｂ）に示すように、ＣＶＤ法などにより透明基板１０ｂの表面全体にシリコン酸化膜２０２を形成する。次に、シリコン膜１ａのうち、蓄積容量７０の下電極１ｆとなる延設部分に、例えば、Ｐイオンを約３×１０12／ｃｍ2 のドーズ量でドープして低抵抗化させておく。
【０１４１】
次に、図２４（Ｃ）に示すように、フォトリソグラフィ技術を用いて、シリコン酸化膜２０２のうち、下電極１ｆの上層に形成されているシリコン膜２０２を除去して開口部２０８を形成する。
【０１４２】
次に、図２４（Ｄ）に示すように、シリコン酸化膜２０２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にタンタル膜２０５（絶縁膜形成用金属膜）を形成する。
【０１４３】
次に、タンタル膜２０５全体に対して、水蒸気を含む雰囲気中で高圧下でアニールする高圧アニール処理を行う。ここで、高圧アニール処理の条件は、温度が６００℃以下、例えば、温度が３００℃〜４００℃、圧力が０．５ＭＰａ〜２ＭＰａである。その結果、タンタル膜２０５の全体が酸化されて、図２４（Ｅ）に示すように、タンタル酸化膜２０１が形成される。それ故、シリコン酸化膜２０２とタンタル酸化膜２０１からなるゲート絶縁層２が形成されるとともに、タンタル膜２０１のみからなる誘電体層７１が形成される。
【０１４４】
なお、高圧アニール処理を行った後、常圧下あるいは減圧下で、温度が２００℃〜５００℃のアニール処理を行えば、タンタル酸化膜２０１から水分が除去され、結晶性が向上するので、タンタル酸化膜２０１の膜質が向上する。
【０１４５】
それ以降は、実施の形態８と同様、ゲート絶縁層２の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２５（Ａ）に示すように、走査線３ａ、および容量線３ｂを形成する。次に、走査線３ａを拡散マスクとしてＮ型の不純物をドープした後、図２５（Ｂ）に示すように、走査線３ａよりも幅の広いマスクでレジストマスク２０２を走査線３ａ上に形成して、同じくＮ型の不純物をドープする。次に、図２５（Ｃ）に示すように、走査線３ａ、および容量線３を覆うように、シリコン酸化膜からなる層間絶縁膜４を形成した後、層間絶縁膜４にコンタクトホール５６を形成する。次に、層間絶縁膜４の上層側に対して透明基板１０ｂの表面全体にアルミニウム膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２５（Ｄ）に示すように、データ６ａを形成する。次に、図２６（Ａ）に示すように、データ線６ａを覆うようにシリコン酸化膜からなる層間絶縁膜７を形成した後、層間絶縁膜７、４、およびゲート絶縁層２にコンタクトホール５７を形成する。次に、層間絶縁膜７の上層側に対して、スパッタ法などにより透明基板１０ｂの表面全体にＩＴＯ膜を形成した後、フォトリソグラフィ技術を利用してパターニングし、図２６（Ｂ）に示すように、画素電極９ａを形成する。しかる後に、図２３に示すように、画素電極９ａの上層側にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すことにより配向膜６４が形成され、アクティブマトリクス基板１０が完成する。
【０１４６】
［その他の実施の形態］
上記形態では、誘電体層形成用金属膜としてタンタル（Ｔａ）を用いたが、タンタル合金を用いてもよい。また、高圧アニール処理によって酸化膜を形成可能であれば、誘電体層形成用金属としては、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）チタン（Ｔｉ）、あるいはそれらの合金などといった他の金属を用いてもよい。
【０１４７】
また、上記形態では、タンタル酸化膜と積層される絶縁膜としてシリコン酸化膜を用いたが、シリコン窒化膜を用いてもよい。
【０１４８】
さらに、上記形態では、画素スイッチング用の非線形素子としてＴＦＴ素子を用いたアクティブマトリクス方式の液晶装置を例に説明したがこれに限らず、その他の半導体装置において、種々の回路を構成するキャパシタを形成する場合に本発明を適用してもよいなど、請求の範囲に記載した発明の範囲内で種々に改変できる。この発明の範囲には、スイッチング用の非線形素子としてＴＦＤ素子を用いたアクティブマトリクス方式の液晶装置ももちろん含まれる。さらに、本発明は、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置に対しても適用可能であることは言うまでもない。
【０１４９】
［液晶装置の構成］
実施の形態４ないし９により製造したアクティブマトリクス基板１０を用いた液晶装置１００の全体構成を、図２７および図２８を参照して説明する。なお、図２７は、液晶装置１００をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２８は、対向基板２０を含めて示す図２７のＨ−Ｈ′断面図である。
【０１５０】
図２７において、液晶装置１００のアクティブマトリクス基板１０の上には、シール材５２がその縁に沿って設けれらており、その内側領域には、遮光性材料からなる額縁５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１および実装端子１０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列しても良い。例えば、奇数列のデータ線は画像表示領域１０ａの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画像表示領域１０ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。更にアクティブマトリクス基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。
【０１５１】
そして、図２８に示すように、図２７に示したシール材５２とほぼ同じ輪郭をもつ対向基板２０が当該シール材５２によりアクティブマトリクス基板１０に固着されている。この対向基板２０では、アクティブマトリクス基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜（図示せず）が形成され、この配向膜は、ポリイミド膜に対してラビング処理が施された膜である。
【０１５２】
なお、データ線駆動回路１０１および走査線駆動回路１０４をアクティブマトリクス基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ  オートメイテッド、ボンディング）基板をアクティブマトリクス基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板２０およびアクティブマトリクス基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【０１５３】
このように形成した電気光学装置は、たとえば、後述する投射型液晶表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶装置１００がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶装置１００にはカラーフィルタが形成されていない。
【０１５４】
但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示装置以外にも、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー液晶表示装置として用いることができる。
【０１５５】
さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【０１５６】
［電子機器への適用］
次に、電気光学装置を備えた電子機器の一例を、図２９、図３０、図３１、および図３２を参照して説明する。
【０１５７】
まず、図２９には、上記の各形態に係る電気光学装置と同様に構成された液晶装置１００を備えた電子機器の構成をブロック図で示してある。
【０１５８】
図２９において、電子機器が、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄａｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶装置１００を構成するアクティブマトリクス基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板の上に形成してもよい。
【０１５９】
このような構成の電子機器としては、図３０を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。また、本発明は、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子を用いた電気光学装置を備えた電子機器に対しても適用可能であることは言うまでもない。
【０１６０】
図３０に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板上に搭載された液晶装置１００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【０１６１】
図３１は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータは、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置１００を含んで構成される。
【０１６２】
図３２は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と液晶装置１００を有している。
【０１６３】
【発明の効果】
以上のとおり、本発明では、キャパシタの誘電体層には、高圧アニール処理で生成したタンタル酸化膜が含まれているので、誘電体層の耐電圧が高い。また、本発明では、高圧アニール処理によってタンタル酸化膜を形成するので、陽極酸化を行うための給電用配線を形成する必要がない。従って、同一基板上にＴＦＴなども形成されている半導体装置などにおいて、設計の自由度が大きい。また、多数の基板を一括して処理できるという利点もある。しかも、高圧アニール処理の温度は、６００℃以下、さらには３００℃〜４００℃で十分であるので、基板としてガラス基板を用いた場合でも支障がない。また、高圧アニール処理を行う際、アルミニウム配線が形成されていても、このような温度条件であれば、アルミニウム配線が露出していない限りアルミニウム配線を劣化させることもない。
【図面の簡単な説明】
【図１】  （Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態１、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【図２】  （Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態２、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【図３】  （Ａ）、（Ｂ）、（Ｃ）はそれぞれ、本発明の実施の形態２、およびその変形例に係る半導体装置の構成を模式的に示す断面図である。
【図４】  本発明が適用される液晶装置の画像表示領域において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図５】  図２に示す液晶装置において、本発明の実施の形態４に係るアクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図６】  図５に示す液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図７】  （Ａ）〜（Ｄ）はそれぞれ、図５および図６に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図８】  （Ａ）〜（Ｄ）はそれぞれ、図５および図６に示すアクティブマトリクス基板の製造工程のうち、図７に示す工程に続いて行う工程の工程断面図である。
【図９】  本発明の実施の形態５に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図１０】  （Ａ）〜（Ｅ）はそれぞれ、図９に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図１１】  （Ａ）〜（Ｄ）はそれぞれ、図９に示すアクティブマトリクス基板の製造工程のうち、図１０に示す工程に続いて行う工程の工程断面図である。
【図１２】  本発明の実施の形態６に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図１３】  （Ａ）〜（Ｄ）はそれぞれ、図１２に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図１４】  （Ａ）〜（Ｄ）はそれぞれ、図１２に示すアクティブマトリクス基板の製造工程のうち、図１３に示す工程に続いて行う工程の工程断面図である。
【図１５】  本発明の実施の形態７に係る液晶装置を図５のＡ−Ａ′線に相当する位置で切断したときの断面図である。
【図１６】  （Ａ）〜（Ｅ）はそれぞれ、図１５に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図１７】  （Ａ）〜（Ｄ）はそれぞれ、図１５に示すアクティブマトリクス基板の製造工程のうち、図１６に示す工程に続いて行う工程の工程断面図である。
【図１８】  本発明の実施の形態８に係る液晶装置に用いたアクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図１９】本発明の実施の形態８に係る液晶装置を図１８のＢ−Ｂ′線に相当する位置で切断したときの断面図である。
【図２０】  （Ａ）〜（Ｄ）はそれぞれ、図１８および図１９に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図２１】  （Ａ）〜（Ｄ）はそれぞれ、図１８および図１９に示すアクティブマトリクス基板の製造工程のうち、図２０に示す工程に続いて行う工程の工程断面図である。
【図２２】  （Ａ）、（Ｂ）はそれぞれ、図１８および図１９に示すアクティブマトリクス基板の製造工程のうち、図２１に示す工程に続いて行う工程の工程断面図である。
【図２３】  本発明の実施の形態９に係る液晶装置を図１８のＢ−Ｂ′線に相当する位置で切断したときの断面図である。
【図２４】  （Ａ）〜（Ｅ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図２５】  （Ａ）〜（Ｄ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造工程のうち、図２４に示す工程に続いて行う工程の工程断面図である。
【図２６】  （Ａ）、（Ｂ）はそれぞれ、図２３に示すアクティブマトリクス基板の製造工程のうち、図２５に示す工程に続いて行う工程の工程断面図である。
【図２７】  液晶装置を対向基板の側からみたときの平面図である。
【図２８】  図２７のＨ−Ｈ′線における断面図である。
【図２９】  本発明に係る液晶装置を表示部として用いた電子機器の回路構成を示すブロック図である。
【図３０】  本発明に係る液晶装置を用いた電子機器の一例としての投射型電気光学装置の光学系の構成を示す断面図である。
【図３１】  本発明に係る液晶装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図３２】  本発明に係る液晶装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【符号の説明】
１ａ  半導体層
１ａ′  チャネル形成領域
２  ゲート絶縁層
３ａ  走査線
３ｂ  容量線
３ｃ  ゲート電極
６ａ  データ線
９ａ  画素電極
１０  アクティブマトリクス基板（半導体装置）
１０ｂ  透明基板
２０  対向基板
３０  画素スイッチング用のＴＦＴ
５０  液晶(電気光学物質)
７０  蓄積容量（キャパシタ）
７１、３３０  誘電体層
１００  液晶装置（電気光学装置）
２０１、３３１  タンタル酸化膜
２０２、３３２  シリコン酸化膜
２０５  タンタル膜（誘電体層形成用金属膜）
２０８  開口部
３００Ａ、３００Ｂ、３００Ｃ  半導体装置
３１０  基板
３２０  下電極
３５０  上電極
６００  キャパシタ
【図１】
0004411825.tif 000002
【図２】
0004411825.tif 000003
【図３】
0004411825.tif 000004
【図４】
0004411825.tif 000005
【図５】
0004411825.tif 000006
【図６】
0004411825.tif 000007
【図７】
0004411825.tif 000008
【図８】
0004411825.tif 000009
【図９】
0004411825.tif 000010
【図１０】
0004411825.tif 000011
【図１１】
0004411825.tif 000012
【図１２】
0004411825.tif 000013
【図１３】
0004411825.tif 000014
【図１４】
0004411825.tif 000015
【図１５】
0004411825.tif 000016
【図１６】
0004411825.tif 000017
【図１７】
0004411825.tif 000018
【図１８】
0004411825.tif 000019
【図１９】
0004411825.tif 000020
【図２０】
0004411825.tif 000021
【図２１】
0004411825.tif 000022
【図２２】
0004411825.tif 000023
【図２３】
0004411825.tif 000024
【図２４】
0004411825.tif 000025
【図２５】
0004411825.tif 000026
【図２６】
0004411825.tif 000027
【図２７】
0004411825.tif 000028
【図２８】
0004411825.tif 000029
【図２９】
0004411825.tif 000030
【図３０】
0004411825.tif 000031
【図３１】
0004411825.tif 000032
【図３２】
0004411825.tif 000033