(57)【特許請求の範囲】
【請求項１】
画像形成装置のプログラムを記憶する内部メモリと、前記内部メモリに記憶された前記プログラムに基づいて画像形成装置を制御するＣＰＵと、前記内部メモリの内容を書き換えるためのプログラムを格納した外部メモリを接続する手段と、前記外部メモリの接続状態を検知する外部メモリ接続検知手段と、前記ＣＰＵがデータ処理を行なう際に一時的にデータを保存する一時メモリと、表示部に表示する画像データを記憶している画像メモリと、前記外部メモリの接続状態に応じて前記内部メモリまたは前記外部メモリに記憶されたプログラムのいずれを実行するかを選択するプログラムデバイス選択手段とを有し、前記内部メモリ、外部メモリ、一時メモリ、画像メモリのそれぞれが前記ＣＰＵのアドレス空間上に配置されている画像形成装置において、前記外部メモリ接続検知手段が前記外部メモリの非接続を示している状態にあっては、前記画像メモリのアドレス空間を、前記ＣＰＵの空きアドレス空間まで拡張することを特徴とする画像形成装置。
【請求項２】
請求項１に記載の画像形成装置において、前記外部メモリ接続検知手段が前記外部メモリの非接続を示している状態にあっては、前記画像メモリのアドレス空間の拡張部分に対応する空きアドレス空間に対する前記ＣＰＵからのメモリ種別選択信号を無効化することを特徴とする画像形成装置。
【請求項３】
請求項１または２に記載の画像形成装置において、当該画像形成装置起動時において前記外部メモリ接続検知手段が検知した前記外部メモリの接続／非接続に関する外部メモリ接続状態検知信号をラッチし、当該画像形成装置の動作中、保持し続ける外部メモリ接続検知信号保持手段を有し、保持された該外部メモリ接続状態検知信号に基づいて、前記ＣＰＵのメモリ種別選択信号の出力を無効化するか否かを制御することを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置に関し、特に、ＣＰＵのアドレス空間の有効利用を可能とし、操作部にある表示部例えばＬＣＤ（Liquid Crystal Display）の表示画面切換え時におけるＣＰＵ負荷の低減と表示画面切換速度の向上が可能な画像形成装置に関する。
【０００２】
【従来の技術】
近年の電子機器装置の制御装置においては、動作プログラムを格納するプログラムメモリを電気的に書換え可能なフラッシュメモリで構成し、動作プログラムのバージョンアップや機能拡張に容易に対応することができるようにしたものが知られている。一般的には、画像形成装置においても、新たな動作プログラムを記憶するメモリとしてＩＣカードを使用し、該ＩＣカードが画像形成装置にセットされた状態にあっては、当該画像形成装置のＣＰＵは、該ＩＣカードに記憶されたプログラムによって動作して、フラッシュメモリに記憶されている動作プログラムのバージョンアップを行ない、ＩＣカードがセットされていない状態にあっては、フラッシュメモリに記憶された動作プログラムによって動作して、通常の画像形成装置としての動作を行なうような構成となっている。
【０００３】
【発明が解決しようとする課題】
ところが、このような従来の画像形成装置においては、以下に示すような問題点があった。
すなわち、ＩＣカードが接続された状態にあっては、ＣＰＵの全アドレス空間が何らかのデバイスに対して割り当てられ、ＣＰＵのアドレス空間が有効に利用されている状態にあるが、一方、ＩＣカードが接続されていない状態にあっては、一部のアドレス空間が、空き領域となり、全く利用されないという問題点があった。
本発明は、このような問題点を解決するためになされたものであり、ＩＣカードが接続されていない状態にあっては、前述のごとき空き領域を他のデバイスのアドレス空間として、例えば、画像データを格納している画像メモリのアドレス空間として割り当てることにより、ＣＰＵのアドレス空間の有効利用を可能とすることを目的とするものである。
【０００４】
【課題を解決するための手段】
前述の目的を達成するため、本発明は、次のごとき具体的な発明により構成されている。
請求項１に記載の発明は、画像形成装置のプログラムを記憶する内部メモリと、前記内部メモリに記憶された前記プログラムに基づいて画像形成装置を制御するＣＰＵと、前記内部メモリの内容を書き換えるためのプログラムを格納した外部メモリを接続する手段と、前記外部メモリの接続状態を検知する外部メモリ接続検知手段と、前記ＣＰＵがデータ処理を行なう際に一時的にデータを保存する一時メモリと、表示部に表示する画像データを記憶している画像メモリと、前記外部メモリの接続状態に応じて前記内部メモリまたは前記外部メモリに記憶されたプログラムのいずれを実行するかを選択するプログラムデバイス選択手段とを有し、前記内部メモリ、外部メモリ、一時メモリ、画像メモリのそれぞれが前記ＣＰＵのアドレス空間上に配置されている画像形成装置において、前記外部メモリ接続検知手段が前記外部メモリの非接続を示している状態にあっては、前記画像メモリのアドレス空間を、前記ＣＰＵの空きアドレス空間まで拡張する画像形成装置とすることを特徴とするものである。
【０００５】
請求項２に記載の発明は、前記請求項１に記載の画像形成装置において、前記外部メモリ接続検知手段が前記外部メモリの非接続を示している状態にあっては、前記画像メモリのアドレス空間の拡張部分に対応する空きアドレス空間に対する前記ＣＰＵからのメモリ種別選択信号を無効化する画像形成装置とすることを特徴とするものである。
【０００６】
請求項３に記載の発明は、前記請求項１または２に記載の画像形成装置において、当該画像形成装置起動時において前記外部メモリ接続検知手段が検知した前記外部メモリの接続／非接続に関する外部メモリ接続状態検知信号をラッチし、当該画像形成装置の動作中、保持し続ける外部メモリ接続検知信号保持手段を有し、保持された該外部メモリ接続状態検知信号に基づいて、前記ＣＰＵのメモリ種別選択信号の出力を無効化するか否かを制御する画像形成装置とすることを特徴とするものである。
【０００７】
【発明の実施の形態】
（実施例）
以下に、本発明に係る画像形成装置の実施例を、図１乃至図６を参照しながら説明する。
ここに、図５，６は、従来技術におけるＣＰＵのメモリアップを示すものであり、図５は、ＩＣカードがセットされた状態におけるＣＰＵのメモリアドレス空間の割り当て状態を示すメモリマップ、図６は、ＩＣカードがセットされていない状態におけるＣＰＵのメモリマップである。また、図１は、本発明に係る画像形成装置において、ＩＣカードがセットされていない状態におけるＣＰＵのメモリマップを示し、図２は、本発明に係る画像形成装置における画像メモリＶＲＡＭの開始アドレスを示すＶＲＡＭスタートアドレスの設定動作を説明するための動作フローチャートであり、当該画像形成装置の電源をオンにして起動した際に動作するものである。
【０００８】
また、図３、４は、本発明を使用した画像形成装置のメモリアドレス空間を制御する制御装置の異なる２つの構成を示す機能ブロック図であり、図３は、ＩＣカード（外部メモリ）のセット状態の有無を検出することにより、画像メモリＶＲＡＭのアドレス空間の設定を切換え変更制御することを示している機能ブロック図であり、図４は、ＩＣカード（外部メモリ）のセット状態をラッチ制御することにより、画像メモリＶＲＡＭのアドレス空間の設定を切換え変更制御することを示している機能ブロック図である。
【０００９】
本発明に係る画像形成装置の一実施例における制御装置は、図３に示すように、ＣＰＵ１、フラッシュＲＯＭ（内部メモリ）２、ワークＲＡＭ（一時メモリ）３、ＬＣＤコントローラ４、ＶＲＡＭ（Video Random Access Memory：画像メモリ）５、などから構成されている。
ＣＰＵ１は、当該画像形成装置の操作部にあるＬＣＤ（Liquid Crystal Display）６に対する表示データ制御処理を、フラッシュＲＯＭ（内部メモリ）２に記憶されている動作プログラムに基づいて、ＬＣＤコントローラ４を制御することにより行なう。
【００１０】
ここに、フラッシュＲＯＭ（内部メモリ）２は、ＣＰＵ１が実行する動作プログラム及び操作部にあるＬＣＤ６に表示する操作部表示データを記憶するためのメモリであり、一括消去型の電気的書換え可能な不揮発性半導体メモリであるフラッシュメモリ等が用いられている。
ワークＲＡＭ（一時メモリ）３は、ＣＰＵ１のプログラム動作中における一時的なデータを保存する作業用メモリ（ワーキングメモリ）として使用される。
ＬＣＤコントローラ４は、ＬＣＤ６及びＶＲＡＭ（画像メモリ）５と操作部表示データバスによって接続されていて、ＶＲＡＭ（画像メモリ）５に格納されている画像データ（フラッシュＲＯＭ（内部メモリ）２に格納されていた操作部表示データを画像データとして展開したもの）を、ＣＰＵ１からの指示に基づいて、操作部に備えられている表示部であるＬＣＤ６に表示する制御を行なうものである。
【００１１】
ここで、操作部表示制御が行なわれる様子を、図３を基に説明する。
ＣＰＵ１は、画像形成装置の電源をオンにした際に、ＬＣＤ６に表示する操作部表示データをフラッシュＲＯＭ（内部メモリ）２から読み込み、該操作部表示データを、ＬＣＤコントローラ４を介してＶＲＡＭ（画像メモリ）５に、画像データとして展開して格納する。即ち、ＶＲＡＭ（画像メモリ）５には、操作部のＬＣＤ６等の表示部に表示する画像データが記憶格納されており、電源オンの際に、ＶＲＡＭ（画像メモリ）５が使用可能なアドレス空間に応じた複数画面分の操作部表示データ（即ち、画像データ）が書き込まれることになる。ＣＰＵ１は、ＶＲＡＭ（画像メモリ）５内に展開された操作部表示データ（画像データ）の先頭アドレスと領域サイズとを指定することにより、表示する操作部表示データ（画像データ）を選択することができ、ＬＣＤコントローラ４はＣＰＵ１が選択指定したＶＲＡＭ（画像メモリ）５内の領域にある操作部表示データ（画像データ）をＬＣＤ６に表示する。
【００１２】
ここで、前述の通り、ＶＲＡＭ（画像メモリ）５に展開可能な操作部表示データ（画像データ）は、必要とする全ての表示データではなく、ＶＲＡＭ（画像メモリ）５に割り当てられたアドレス空間に応じた量となるため、ＣＰＵ１は、画像形成装置の電源オン直後の初期化時においては、表示頻度の高い操作部表示データのみをＶＲＡＭ（画像メモリ）５に、画像データとして展開しておくことになる。
而して、初期化段階において、アドレス空間の制約によりＶＲＡＭ（画像メモリ）５に展開できなかった操作部表示データをＬＣＤ６に表示する必要が発生した場合は、フラッシュＲＯＭ（内部メモリ）２からＶＲＡＭ（画像メモリ）５に、改めて、該操作部表示データをその都度展開し直さなければならなくなる。
【００１３】
また、一般に、ＶＲＡＭ（画像メモリ）５に対しては、フラッシュＲＯＭ（内部メモリ）２、ワークＲＡＭ（一時メモリ）３、ＩＣカード（外部メモリ）７、ＬＣＤコントローラ４のように、ＣＰＵ１からのチップセレクト信号即ちメモリ種別選択信号による指定を行なうのでは無く、ＬＣＤコントローラ４内のレジスタにより、ＣＰＵ１の全アドレス空間のうち、どのアドレス空間即ち領域がＶＲＡＭ（画像メモリ）５に割り当てられているかを設定することにより指定がなされる。
而して、ＬＣＤコントローラ４は、常にＣＰＵ１からのアドレスと該レジスタに設定されているアドレス空間とを比較しており、ＶＲＡＭ（画像メモリ）５のアドレス空間として設定されたアドレスを検出した場合には、ＬＣＤコントローラ４が、ＣＰＵ１に代わって、ＶＲＡＭ（画像メモリ）５に対してチップセレクト信号即ちメモリ種別選択信号を供給し、ＶＲＡＭ（画像メモリ）５との間でデータのリード・ライト動作の制御を行なう。
【００１４】
次に、本発明を使用した制御装置の動作を、図１乃至図６に基づいて、更に詳細に説明する。
図５及び図６は従来技術のメモリマップであり、前述のごとく、図５が外部メモリであるＩＣカード７をセットしてフラッシュＲＯＭ（内部メモリ）２の記憶内容をバージョンアップする際のメモリマップを示すものであり、図６が、外部メモリであるＩＣカード７がセットされていない通常動作時におけるメモリマップを示すものである。
【００１５】
ＩＣカード（外部メモリ）７がセットされている状態にあっては、図５に示すように、動作プログラムや操作部表示データを記憶しているフラッシュＲＯＭ（内部メモリ）２は、チップセレクト信号即ちメモリ種別選択信号として「ＸＣＳ１」により選択指定され、ＣＰＵ１のアドレス空間として、‘４０００００’Ｈ乃至‘７ＦＦＦＦＦ’Ｈ（１６進数表示）の領域を有している。
また、外部メモリとして、フラッシュＲＯＭ（内部メモリ）２を更新するためのバージョンアップ用データを格納しているＩＣカード（外部メモリ）７は、チップセレクト信号即ちメモリ種別選択信号として、プログラム実行用のプログラムデバイス（即ち、ブートデバイス）の選択を示す「ＸＣＳ０」により選択指定され、ＣＰＵ１のアドレス空間として、‘００００００’Ｈ乃至‘３ＦＦＦＦＦ’Ｈの領域を有している。
【００１６】
また、操作部にある表示部ＬＣＤ６に表示する操作部表示データを画像イメージに展開して記憶しているＶＲＡＭ（画像メモリ）５は、前述の通り、ＣＰＵ１からのチップセレクト信号即ちメモリ種別選択信号によらず、‘８０００００’Ｈ乃至‘ＤＦＦＦＦＦ’Ｈのアドレス領域が指定されている場合、ＬＣＤコントローラ４が、ＶＲＡＭ（画像メモリ）５を選択指定しているものと判断し、ＬＣＤコントローラ４から、ＶＲＡＭ（画像メモリ）５に対して、チップセレクト信号即ちメモリ種別選択信号を送出し、ＶＲＡＭ（画像メモリ）５との間でデータの読み書き動作を制御する。
【００１７】
また、一時的な作業用データ（ワーキングデータ）を記憶しているワークＲＡＭ（一時メモリ）３は、チップセレクト信号即ちメモリ種別選択信号として「ＸＣＳ２」により選択指定され、ＣＰＵ１のアドレス空間として、‘Ｅ０００００’Ｈ乃至‘ＥＦＦＦＦＦ’Ｈの領域を有している。
更に、ＬＣＤコントローラ４は、チップセレクト信号即ちメモリ種別選択信号として「ＸＣＳ３」により選択指定され、ＣＰＵ１のアドレス空間として、‘Ｆ０００００’Ｈ乃至‘ＦＦＦＦＦＦ’Ｈの領域を有している。
【００１８】
なお、図５及び図６を比較して明らかなように、図６においては、ＩＣカード（外部メモリ）７がセットされていないため、図５に示すＩＣカード（外部メモリ）７に相当するアドレス空間の領域である‘００００００’Ｈ乃至‘３ＦＦＦＦＦ’Ｈが、フラッシュＲＯＭ（内部メモリ）２の領域として定義され、フラッシュＲＯＭ（内部メモリ）２が、チップセレクト信号即ちメモリ種別選択信号として、プログラム実行用のプログラムデバイス（即ち、ブートデバイス）の選択を示す「ＸＣＳ０」により選択指定されることとなる。
【００１９】
而して、ＩＣカード（外部メモリ）７がセットされていた図５においては、バージョンアップの対象とされていたフラッシュＲＯＭ（内部メモリ）２の領域であった ‘４０００００’Ｈ〜‘７ＦＦＦＦＦ’Ｈ（１６進表示）のアドレス空間が、ＩＣカード（外部メモリ）７がセットされていない図６においては、空き領域とされることになる。
ここで、前述した通り、ＶＲＡＭ（画像メモリ）５には、ＶＲＡＭ（画像メモリ）５に割り当てられたアドレス空間に応じた量の操作部表示データしか展開できていない。逆に言えば、ＶＲＡＭ（画像メモリ）５に割り当てられるアドレス空間は多ければ多いほど、ＶＲＡＭ（画像メモリ）５に多くの画面数の操作部表示データを、画像データとして展開することができることになる。
【００２０】
そこで、本発明に係る画像形成装置においては、当該画像形成装置の電源オンの際の初期化時において、図２に示す動作フローチャートのように、外部メモリ接続手段に対するＩＣカード（外部メモリ）７のセット状態（即ち、接続状態）を、ＩＣカード（外部メモリ）接続検知回路８により検知することにより、ＶＲＡＭ（画像メモリ）５用に割り当てられるアドレス空間を変更して設定することとしている。
【００２１】
かかるごときアドレス空間変更動作を行なわしめることにより、ＩＣカード（外部メモリ）７がセットされていない通常動作時においては（図２におけるステップＳ１のＮＯの場合）、ＶＲＡＭ（画像メモリ）５のアドレス空間のスタートアドレスを‘８０００００’Ｈから、空きアドレス空間のスタートアドレスである‘４０００００’Ｈに変更せしめ（図２におけるステップＳ３の処理）、ＶＲＡＭ（画像メモリ）５のアドレス空間を、図１のメモリマップに示すごとく、‘４０００００’Ｈ乃至‘ＤＦＦＦＦＦ’Ｈに拡大せしめることが可能となる。
即ち、ＶＲＡＭ（画像メモリ）５として、より多くのアドレス空間を使用することが可能となり、電源オン直後の初期化時に、より多くの操作部表示データを、フラッシュＲＯＭ（内部メモリ）２からＶＲＡＭ（画像メモリ）５に画像データとして展開して格納することが可能となる。
【００２２】
而して、操作部にあるＬＣＤ６の表示画面を切り換える際に、ＶＲＡＭ（画像メモリ）５の書き換えを行なう発生頻度を大幅に減少させることが可能となるため、ＣＰＵ１の負荷を大幅に低減でき、且つ、操作部にあるＬＣＤ６の画面表示切換速度も大幅に向上させることが可能となる。
【００２３】
また、図３に示すように、ＩＣカード（外部メモリ）７の接続状態の検出は、例えば、ＩＣカード（外部メモリ）７の両端に備えられているＩＣカードセット検知信号１，２が共にＬ（Ｌｏｗ）レベルであることにより行なわれ、ＩＣカード（外部メモリ）接続検知回路８におけるＩＣカード（外部メモリ）接続状態検知信号として出力されるが、ＩＣカード（外部メモリ）７のセット状態が不完全な場合、ＩＣカード（外部メモリ）７がセットされているにも関わらず、ＩＣカードセット検知信号１，２が共にＬレベルとならない可能性がある。
【００２４】
かかる不完全な状態にある場合においては、ＣＰＵ１は、ＩＣカード（外部メモリ）７が未セットの状態にあると判断して、前述したアドレス空間‘４０００００’Ｈ〜‘７ＦＦＦＦＦ’Ｈを空き領域とみなして、ＶＲＡＭ（画像メモリ）５に割り当ててしまうため、アドレス空間‘４０００００’Ｈ〜‘７ＦＦＦＦＦ’Ｈが、ＶＲＡＭ（外部メモリ）５とフラッシュＲＯＭ（内部メモリ）２とで同一のアドレス空間とされてしまい、データバス上の競合が発生し、何れかのデバイスの記憶内容を破損、もしくはデバイス自体を破損させてしまう可能性がある。
【００２５】
かかる事態を防ぐため、図３に示すごとく、フラッシュＲＯＭ（内部メモリ）２に対するＣＰＵ１からのチップセレクト信号即ちメモリ種別選択信号「ＸＣＳ１」の出力を抑止するＸＣＳ１マスク回路９のような回路を設けることにより、ＣＰＵ１がＩＣカード未セット（非接続）と判断した状態においては‘４０００００’Ｈ〜‘７ＦＦＦＦＦ’Ｈのアドレス空間に対するＣＰＵ１からのチップセレクト信号即ちメモリ種別選択信号「ＸＣＳ１」が供給されず、ＬＣＤコントローラ４において、必ずＶＲＡＭ（外部メモリ）５のみが選択されることが可能となる。もって、ＩＣカード（外部メモリ）７の接続状態が不安定である場合であっても、データバス競合によるデバイスの記憶内容、及びデバイス自体の破損を防止することが可能となる。
【００２６】
しかしながら、前述のような構成としても、ＩＣカード（外部メモリ）７の接続状態が不安定である場合には、ＩＣカード（外部メモリ）接続検知回路８及びＸＣＳ１マスク回路９の出力信号が発生したりしなかったりして、‘４０００００’Ｈ〜‘７ＦＦＦＦＦ’Ｈのアドレス空間を利用するメモリデバイス種別が、ＶＲＡＭ（画像メモリ）５とフラッシュＲＯＭ（内部メモリ）２との間で、変化してしまい、逆に言えば、ＢＯＯＴデバイス切換回路（プログラムデバイス選択回路）１０の選択信号が指定するブートデバイス（即ち、動作すべきプログラムが格納されているプログラムデバイスとして、チップセレクト信号即ちメモリ種別選択信号「ＸＣＳ０」によって選択されるメモリデバイス）が、フラッシュＲＯＭ（内部メモリ）２とＩＣカード（外部メモリ）７との間で、変化してしまい、ＣＰＵ１が暴走してしまう可能性がある。
【００２７】
ここに、ＢＯＯＴデバイス切換回路（プログラムデバイス選択回路）１０は、ＩＣカード（外部メモリ）７の接続状態に応じて、フラッシュＲＯＭ（内部メモリ）２またはＩＣカード（外部メモリ）７に記憶されたプログラムのうちいずれを実行するかを選択するプログラムデバイス選択手段を提供しているものである。かかるプログラムデバイス選択手段の出力信号即ちＢＯＯＴデバイス切換回路（プログラムデバイス選択回路）１０の出力信号が不安定になると、フラッシュＲＯＭ（内部メモリ）２とＩＣカード（外部メモリ）７との間で、プログラムを実行するブートデバイス（即ち、チップセレクト信号「ＸＣＳ０」により選択指定されているメモリデバイス）が変化してしまい、ＣＰＵ１が暴走してしまう危険性が高くなる。
【００２８】
かかる事態を確実に防ぐため、図４に示すごとく、ＩＣカード接続検知信号ラッチ回路（外部メモリ接続検知信号保持回路）１１を設け、画像形成装置の電源オン時により起動された際に発生されるリセット信号の立ち上り時に、ＩＣカード（外部メモリ）接続検知回路８の出力信号であるＩＣカード（外部メモリ）接続状態検知信号（即ち、ＩＣカード（外部メモリ）の接続／非接続のいずれかの状態を示す外部メモリ接続状態検知信号）をラッチし、当該画像形成装置が動作中、保持し続けることとする。
即ち、ＩＣカード接続検知信号ラッチ回路（外部メモリ接続検知信号保持回路）１１は、当該画像形成装置の動作中の間は、当該画像形成装置の起動時において検知されたＩＣカード（外部メモリ）７の接続／非接続状態を、保持し続ける外部メモリ接続検知信号保持手段を提供している。而して、ラッチされ、保持されている前記外部メモリ接続状態検知信号に基づいて、前記ＣＰＵのチップセレクト信号即ちメモリ種別選択信号の出力を無効化するか否かを制御することにより、当該画像形成装置が動作中に、プログラムを実行するブートデバイスが切り換わってしまうごとき事態の発生を防止することが可能となる。
【００２９】
即ち、ＩＣカード接続検知信号ラッチ回路（外部メモリ接続検知信号保持回路）１１を備えることにより、ＩＣカード（外部メモリ）７の接続状態が不安定である場合であっても、当該画像形成装置が動作中においては、チップセレクト信号即ちメモリ種別選択信号「ＸＣＳ０」で選択されるアドレス空間‘００００００’Ｈ乃至‘３ＦＦＦＦＦ’Ｈのブートデバイスが、フラッシュＲＯＭ（内部メモリ）２とＩＣカード（外部メモリ）７とのいずれかに固定されることとなり、ひいては、‘４０００００’Ｈ〜‘７ＦＦＦＦＦ’Ｈのアドレス空間を利用するメモリが、ＶＲＡＭ（画像メモリ）５とフラッシュＲＯＭ（内部メモリ）２との間で変化することを防止することができ、ＣＰＵ１の暴走を引き起こすごときシステムの異常発生を防止することができる。
【００３０】
【発明の効果】
（１）請求項１に記載の発明に対応する作用・効果
＜作用＞画像メモリＶＲＡＭのアドレス空間を拡張することができるため、操作部にあるＬＣＤに表示する、より多くの操作部表示データを画像メモリＶＲＡＭに予め展開して格納しておくことができる。
＜効果＞操作部にあるＬＣＤの表示画面を切り換える際に、画像メモリＶＲＡＭの書き換えを行なう発生頻度が減るため、ＣＰＵの負荷を低減でき、且つ、操作部にあるＬＣＤの表示切換速度も向上させることができる。
【００３１】
（２）請求項２に記載の発明に対応する作用・効果
＜作用＞ＩＣカード（外部メモリ）の接続の有無を検知して、ＣＰＵからのチップセレクト信号即ちメモリ種別選択信号の出力を無効化するか否かを制御することにより、同一アドレス空間で複数のデバイス間のバス競合、本実施例においては、フラッシュＲＯＭ（内部メモリ）とＶＲＡＭ（画像メモリ）との間のバス競合を確実に回避することができる。
＜効果＞ＩＣカード（外部メモリ）の接続状態が不完全である場合であっても、バス競合によるメモリデバイスの記憶内容、及びデバイス自体の破損を防止することができる。
【００３２】
（３）請求項３に記載の発明に対応する作用・効果
＜作用＞画像形成装置の電源オン時のリセット信号により、ＩＣカード（外部メモリ）のセット状態を示すＩＣカードセット検知信号（即ち、外部メモリ接続状態検知信号）をラッチして、チップセレクト信号即ちメモリ種別選択信号の出力を無効化するか否かを制御することにより、当該画像形成装置が動作中においては、動作用プログラムを格納しているブートデバイスが、途中で変化してしまうことが発生しなくなる。
＜効果＞ＩＣカード（外部メモリ）の接続状態が不安定である場合であっても、ブートデバイスが途中で変化して、ＣＰＵの暴走を引き起すごときシステム異常の発生を防止することができる。
【図面の簡単な説明】
【図１】  本発明に係る画像形成装置において、ＩＣカードがセットされていない状態におけるＣＰＵのメモリマップを示すものである。
【図２】  本発明に係る画像形成装置における画像メモリＶＲＡＭスタートアドレスの設定動作を説明するための動作フローチャートである。
【図３】  本発明を使用した画像形成装置のメモリアドレス空間を制御する制御装置の機能ブロック図である。
【図４】  本発明を使用した画像形成装置のメモリアドレス空間を制御する制御装置の別の構成を示す機能ブロック図である。
【図５】  従来技術におけるＣＰＵのメモリマップを示すものであり、ＩＣカードがセットされた状態におけるメモリマップを示す。
【図６】  従来技術におけるＣＰＵのメモリマップを示すものであり、ＩＣカードがセットされていない状態におけるメモリマップを示す。
【符号の説明】
１…ＣＰＵ、２…フラッシュＲＯＭ（内部メモリ）、３…ワークＲＡＭ（一時メモリ）、４…ＬＣＤコントローラ、５…ＶＲＡＭ（画像メモリ）、６…ＬＣＤ、７…ＩＣカード（外部メモリ）８…ＩＣカード（外部メモリ）接続検知回路、９…ＸＣＳ１マスク回路、１０…ＢＯＯＴデバイス切換回路（プログラムデバイス選択回路）、１１…ＩＣカード（外部メモリ）セット検知信号ラッチ回路（外部メモリ接続検知信号保持回路）。
【図１】
0004422926.tif 000002
【図２】
0004422926.tif 000003
【図３】
0004422926.tif 000004
【図４】
0004422926.tif 000005
【図５】
0004422926.tif 000006
【図６】
0004422926.tif 000007