(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成されるメサ型のエピタキシャル成長層、ベース層、およびベース層上に形成されるベース電極をこの順で有するバイポーラトランジスタの製造方法であって、
前記ベース層の上面の少なくとも一部、および前記ベース層のメサ側面の少なくとも一部に接触させてベース電極を形成する工程と、少なくともベース電極の一部をマスクとして、ベース層下に形成されたエピタキシャル成長層を半導体基板を平面方向から見たときに前記エピタキシャル成長層のメサ側面がベース層のメサ側面よりも内側に位置するように、エピタキシャル成長層を部分的に除去する工程を備えることを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
前記エピタキシャル成長層が、コレクタ層またはエミッタ層であることを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
従来のヘテロ接合型のバイポーラトランジスタの製造方法を、図４（ａ）〜（ｃ）、図５（ｄ）〜（ｅ）を参照して以下に示す。
【０００３】
まず、ＧａＡｓ基板１上にＳｉを５×１０18ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのコレクタコンタクト層２、Ｓｉを２×１０16ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのコレクタ層３、Ｃを３×１０19ｃｍ-3ドープしたｐ型ＧａＡｓからなる厚さ０．１μｍのベース層４、Ｓｉを５×１０17ｃｍ-3ドープしたｎ型ＡｌＧａＡｓからなる厚さ０．１μｍのエミッタ層５、ＩｎＧａＡｓ等からなる厚さ０．２μｍのエミッタコンタクト層６を、それぞれＭＯＣＶＤ法にて順次積層形成する（図４（ａ））。
【０００４】
次に、フォトリソグラフィーでパターニングしたレジスト７をマスクにして、エミッタコンタクト層６およびエミッタ層５をリン酸系エッチャントにてエッチングすることにより、幅約５μｍの順メサ型のエミッタコンタクト層６ａ、エミッタ層５ａを形成し（図４（ｂ））、その後レジスト７を剥離除去する。
【０００５】
さらに、フォトリソグラフィーでパターニングしたレジスト８をマスクにして、ベース層４およびコレクタ層３をリン酸系エッチャントにてエッチングすることにより幅約１１μｍの順メサ型のベース層４ａおよびコレクタ層３ａを形成し（図４（ｃ））、その後レジスト８を剥離除去する。
【０００６】
次いで、フォトリソグラフィーでパターニングしたレジスト９をマスクにして、コレクタコンタクト層２をリン酸系エッチャントにてエッチングすることにより、幅約４０μｍの順メサ型のコレクタコンタクト層２ａを形成し（図５（ｄ））、その後レジスト９を剥離除去する。
【０００７】
最後に、リフトオフ法にて、幅約１０μｍのコレクタ電極１０ａ、１０ｂ、幅約２μｍのベース電極１１ａ、１１ｂ、幅約４μｍのエミッタ電極１２を形成する（図５（ｅ））。
【０００８】
以上の工程により、コレクタ電極１０ａ、１０ｂ、ベース電極１１ａ、１１ｂ、エミッタ電極１２を有してなるヘテロ接合バイポーラトランジスタ１３が得られる。このとき、ベース電極の内側端とエミッタ層のメサ下面端との距離は約０．５μｍ、ベース電極の外側端とベース層のメサ上面端との距離は約０．５μｍである。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述のバイポーラトランジスタにおいては、ベース電極をベース層の上面から（ベース層の）メサ側面がわにはみ出して形成すると、コレクタ層やコレクタコンタクト層と短絡する恐れが強いため、ベース電極はベース層の上面のみ形成され、結果的にベース電極面積（平面投影面積）が制限されベース抵抗を低減できず、高周波特性の向上が困難であるという問題点を有していた。
【００１０】
この問題を回避する１つの方法として、ベース層のメサ面積（平面投影面積）を大きく取ってベース電極の形成可能領域を広げることによりベース抵抗を低減する方法が考えられる。しかしこの方法では、同時にベース層とコレクタ層の接触面積も増大することになり、ベース−コレクタ間容量が増え、結局、高周波特性を改善することができなかった。また、素子サイズが大きくなりコストが上昇するという新たな問題が生じていた。
【００１１】
上述の問題を回避するいま一つの方法として、ベース電極面積は変化させずに、ベース電極の膜厚を厚くすることによりベース抵抗を低減する方法が考えられる。この方法によれば、ベース−コレクタ間容量を増大させることなくベース抵抗を低減することが可能である。しかしながら、電極膜厚を厚くするとベース電極の微細なパターニングが困難になる上、電極形成に掛かる時間が増大するというデメリットが生じる。
【００１２】
また、上述の従来技術においては、ベース層とコレクタ層は（同一のエッチング工程により形成されるため）必然的に互いのメサ側面が同一位置（面一）になるため、ベース層の面積（平面投影面積）でベース−コレクタ間容量が一義的に決定されることになる。そして、そのベース層の面積は、エミッタ電極やベース電極の微細化に限界がある以上あるレベルより小さくすることはできず、結果的にベース−コレクタ間容量を一定レベルより小さくすることができず、高周波特性の改善に限界を画するという問題点を有していた。
【００１３】
従って本発明の目的は、上述の技術的課題を解決するためになされたものであって、素子サイズの増大やコストの上昇を招くことなく、ベース抵抗およびベース−コレクタ間容量が小さく高周波特性の優れたバイポーラトランジスタおよびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上述の技術的問題点を解決するために本発明の請求項１に記載のバイポーラトランジスタの製造方法は、半導体基板上に形成されるメサ型のエピタキシャル成長層、ベース層、およびベース層上に形成されるベース電極をこの順で有するバイポーラトランジスタの製造方法であって、前記ベース層の上面の少なくとも一部、および前記ベース層のメサ側面の少なくとも一部に接触させてベース電極を形成する工程と、少なくともベース電極の一部をマスクとして、ベース層下に形成されたエピタキシャル成長層を半導体基板を平面方向から見たときに前記エピタキシャル成長層のメサ側面がベース層のメサ側面よりも内側に位置するように、エピタキシャル成長層を部分的に除去する工程を備えることを特徴としている。
【００１６】
また本発明の請求項２に記載のバイポーラトランジスタの製造方法は、前記エピタキシャル成長層が、コレクタ層またはエミッタ層であることを特徴とする。
【００１９】
【発明の実施の形態】
［第１実施例、図１〜図２］
以下、本発明の第１実施例のバイポーラトランジスタを図を参照して以下に示す。図１（ａ）〜（ｄ）、図２（ｅ）〜（ｇ）は、バイポーラトランジスタ２０の製造方法を示す断面図である。
【００２０】
まず、ＧａＡｓ基板２１上に、Ｓｉを５×１０18ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのコレクタコンタクト層２２、Ｓｉを２×１０16ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのコレクタ層２３、Ｃを３×１０19ｃｍ-3ドープしたｐ型ＧａＡｓからなる厚さ０．１μｍのベース層２４、Ｓｉを５×１０17ｃｍ-3ドープしたｎ型ＡｌＧａＡｓからなる厚さ０．１μｍのエミッタ層２５、Ｓｉを２×１０19ｃｍ-3ドープしたｎ型のＩｎＧａＡｓ等からなる厚さ０．２μｍのエミッタコンタクト層２６を、それぞれＭＯＣＶＤ法にて順次積層形成する（図１（ａ））。
【００２１】
次に、リフトオフ法で幅約５μｍのエミッタ電極２７を形成し、このエミッタ電極２７をマスクとしてエミッタコンタクト層２６およびエミッタ層２５をリン酸系エッチャントによってエッチングし、例えば幅約５μｍの順メサ型のエミッタコンタクト層２６ａおよびエミッタ層２５ａを形成する（図１（ｂ））。
【００２２】
さらに、フォトリソグラフィーにてパターニングしたレジスト２８をマスクとしてベース層２４をリン酸系エッチャントによってエッチングし、例えば幅約１１μｍの順メサ型のベース層２４ａを形成し（図１（ｃ））、その後レジスト２８を剥離除去する。
【００２３】
さらに、リフトオフ法によって例えば幅（平面投影幅）約３．５μｍのベース電極２９ａ、２９ｂを形成する。このとき、ベース電極２９ａ、２９ｂは、ベース層２４ａのメサ側面の段差をまたぐように、かつそのメサ側面に各ベース電極が空隙なく接触するように形成されている。ベース電極２９ａ、２９ｂの内側端とエミッタ層２５ａのメサ下面端との間隙は例えばいずれも約０．５μｍ、ベース電極２９ａ、２９ｂとベース層２４ａ上面との接触幅は約２．５μｍ、ベース電極２９ａ、２９ｂとコレクタ層２３との接触幅は約１．０μｍである（図１（ｄ））。
【００２４】
次いで、フォトリソグラフィーにてエミッタ電極２７、エミッタコンタクト層２６ａ、エミッタ層２５ａを覆うようにレジスト３１をパターニング形成した後、レジスト３１およびベース電極２９ａ、２９ｂをマスクとしてリン酸系エッチャントやクエン酸系エッチャントを用いて、コレクタ層２３をエッチングする。このとき、場合によってはベース層２４ａの一部をアンダーエッチングさせつつ、コレクタ層２３のサイドエッチングを進行させ、ベース層２４ａよりも狭い幅（例えば約１０μｍ）にコレクタ層２３ａを形成する（図２（ｅ））。エッチングの完了後に、レジスト３１は除去する。このように、コレクタ層２３ａにはサイドエッチングが施されているので、コレクタ層２３ａのメサ側面はベース層２４ａのメサ側面よりも約０．５μｍ内側に位置することになる。これにより、ベース電極２９ａ、２９ｂとコレクタ層２３ａとを確実に電気的に絶縁することができる。
【００２５】
さらに次いで、フォトリソグラフィーにてパターニングしたレジスト３２をマスクにして、コレクタコンタクト層２２をリン酸系エッチャントを用いてエッチングすることにより、例えば幅約４０μｍの順メサ型のコレクタコンタクト層２２ａを形成し（図２（ｆ））、その後レジスト３２を剥離除去する。
【００２６】
最後に、リフトオフ法にて、幅約１０μｍのコレクタ電極３３ａ、３３ｂを形成する（図２（ｇ））。以上の工程により、コレクタ電極３３ａ、３３ｂ、ベース電極２９ａ、２９ｂ、エミッタ電極２７を有してなるヘテロ接合バイポーラトランジスタ２０が得られる。
【００２７】
本実施例のバイポーラトランジスタ２０では、ベース電極２９ａ、２９ｂがベース層２４ａの上面のみならず、ベース層のメサ側面の全面に接し、かつメサ側面をまたがってその外縁部にまで延在して形成されているので、ベース層とベース電極との接触面積を大きくすることができ、かつその膜厚を厚くすることなく従来構造のバイポーラトランジスタのベース電極よりも断面積を大きくすることができる。これによって、素子サイズを大きくしたりベース電極の膜厚を厚くすることなくベース抵抗を小さくすることができ、高周波特性の良好な、具体的には最高発振周波数および遮断周波数の高いバイポーラトランジスタを提供することができる。
【００２８】
また、バイポーラトランジスタ２０では、コレクタ層２３ａのメサ側面がベース層２４ａのメサ側面よりも内側に位置しているので、従来構造のバイポーラトランジスタに比べてベース層とコレクタ層の接触面積が小さい。これにより、ベース−コレクタ間容量を小さくすることができ、同じく高周波特性の良好なバイポーラトランジスタを提供することができる。
【００２９】
上述の実施例では、ＭＯＣＶＤ法によって各層を積層形成したのち、エミッタ電極２７の形成、エミッタコンタクト層２６・エミッタ層２５のエッチング、ベース層２４のエッチング、ベース電極２９ａ、２９ｂの形成、ベース電極２９ａ、２９ｂ（およびレジスト３１）をマスクにしてのコレクタ層２３のエッチング、コレクタコンタクト層２２のエッチング、コレクタ電極３３ａ、３３ｂの形成、との順序でバイポーラトランジスタ２０の形成を行ったが、必ずしもこの順序で形成する必要はない。
【００３０】
上述の製造工程において重要な点は、ベース層２４のエッチング、ベース電極２９ａ、２９ｂの形成、ベース電極２９ａ、２９ｂ（およびレジスト３１）をマスクにしてのコレクタ層２３のエッチングの３つの工程がこの順序で行われることである（ただし、これらの各工程は必ずしも連続的に行われる必要はなく、途中に他の工程が介在しても構わない）。
【００３１】
従って、例えばエミッタコンタクト層２６・エミッタ層２５のエッチング、ベース層２４のエッチング、ベース電極２９ａ、２９ｂの形成、ベース電極２９ａ、２９ｂ（およびレジスト３１）をマスクにしてのコレクタ層２３のエッチング、コレクタコンタクト層２２のエッチング、エミッタ電極２７、コレクタ電極３３ａ、３３ｂの形成、のように工程の順序を変更しても構わない。また、レジストをマスクにしてエミッタコンタクト層２６・エミッタ層２５をエッチングした後に、リフトオフ法でエミッタ電極を形成するなど、工程の順序と形成方法の双方を変更しても構わない。
【００３２】
なお、本実施例では各半導体層は、下部にゆくほど幅の広がった順テーパ形状を有する順メサ型に形成されているが、例えばテーパを有さない垂直形状のメサに形成しても構わない。
［第２実施例、図３］
第１実施例のバイポーラトランジスタは、エミッタ層が最上層に位置するいわゆるエミッタアップ型のバイポーラトランジスタを例にとって説明したが、コレクタ層が最上層に位置するコレクタアップ型のバイポーラトランジスタにも本発明の構造、および製造方法は好適に適用することができる。
【００３３】
この場合、基板上の各半導体層の積層順序は以下の順序となる。すなわち、図３に示すように、ＧａＡｓ基板４１上に、Ｓｉを５×１０18ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのエミッタコンタクト層４２、Ｓｉを５×１０17ｃｍ-3ドープしたｎ型ＡｌＧａＡｓからなる厚さ０．１μｍのエミッタ層４３、Ｃを３×１０19ｃｍ-3ドープしたｐ型ＧａＡｓからなる厚さ０．１μｍのベース層４４、Ｓｉを２×１０16ｃｍ-3ドープしたｎ型ＧａＡｓからなる厚さ０．５μｍのコレクタ層４５、Ｓｉを２×１０19ｃｍ-3ドープしたｎ型のＩｎＧａＡｓ等からなる厚さ０．２μｍのコレクタコンタクト層４６を、それぞれＭＯＣＶＤ法にて順次積層形成する（図３）。
【００３４】
この後の各エッチング工程および各電極の形成工程は、第１実施例の各工程と同様の流れとすればよい。すなわち、コレクタ電極の形成、コレクタコンタクト層・コレクタ層のエッチング、ベース層のエッチング、ベース電極の形成、ベース電極およびレジストをマスクとしてのエミッタ層のエッチング、エミッタコンタクト層のエッチング、エミッタ電極の形成、との順序でコレクタアップ型のバイポーラトランジスタを作製すればよい。
【００３５】
【発明の効果】
上述の説明からも明らかなように、本発明のバイポーラトランジスタでは、ベース電極がベース層の上面のみならず、ベース層のメサ側面に接し、かつまたがってその外縁部にまで延在して形成されているので、膜厚を厚くすることなくその断面積を大きくすることができる。また、ベース層とベース電極との接触面積を大きくすることもできる。これによって、素子サイズを大きくしたりベース電極の膜厚を厚くすることなくベース抵抗を小さくすることができ、高周波特性の良好な、具体的には最高発振周波数および遮断周波数の高いバイポーラトランジスタを提供することができる。また、ベース電極の膜厚を厚くする必要がないので、ベース電極の成膜時間が増えることもない。
【００３６】
また、第１実施例のようなエミッタアップ型バイポーラトランジスタにあっては、コレクタ層のメサ側面がベース層のメサ側面よりも内側に位置しているので、ベース層とコレクタ層の接触面積が小さい。これにより、ベース−コレクタ間容量を小さくすることができ、高周波特性の良好なバイポーラトランジスタを提供することができる。
【００３７】
さらに、第２実施例のようなコレクタアップ型バイポーラトランジスタにあっては、エミッタ層のメサ側面がベース層のメサ側面よりも内側に位置しているので、エミッタ面積を小さくできコレクタ面積に近づけることができる。この結果、外部エミッタ領域を小さくしエミッタ注入効率を大きくでき、電流増幅率の高いバイポーラトランジスタを提供することができる。
【図面の簡単な説明】
【図１】  本発明の第１実施例のバイポーラトランジスタの製造方法を示す断面図である。
【図２】  第１実施例のバイポーラトランジスタの製造方法を示す断面図である。
【図３】  第２実施例のバイポーラトランジスタの膜の積層構造を示す断面図である。
【図４】  従来例のバイポーラトランジスタの製造方法を示す断面図である。
【図５】  従来例のバイポーラトランジスタの製造方法を示す断面図である。
【符号の説明】
２０  ・・・  バイポーラトランジスタ
２１  ・・・  ＧａＡｓ基板
２２  ・・・  コレクタコンタクト層
２３  ・・・  コレクタ層
２４  ・・・  ベース層
２５  ・・・  エミッタ層
２６  ・・・  エミッタコンタクト層
２７、２８、３１、３２  ・・・  レジスト
２９ａ、２９ｂ  ・・・  ベース電極
３３ａ、３３ｂ  ・・・  コレクタ電極
【図１】
0004507295.tif 000002
【図２】
0004507295.tif 000003
【図３】
0004507295.tif 000004
【図４】
0004507295.tif 000005
【図５】
0004507295.tif 000006