(57)【特許請求の範囲】
【請求項１】
半導体素子内に相互接続構造を形成する方法であって、
半導体基板を用意する段階と、
前記半導体基板上に誘電体層を形成する段階と、
前記誘電体層内に開口を形成する段階と、
前記開口内に導電性バリア層を形成する段階と、
酸性溶液で前記導電性バリア層をエッチングすることにより、前記導電性バリア層の外面上の酸化物を除去する段階と、
前記開口内において前記導電性バリア層上にプラチナ酸を用いてプラチナからなる触媒層を形成する段階と、
無電解めっきプロセスを用いて前記開口内に銅層を形成する段階であって、前記触媒層を形成した後に、前記開口内に前記銅層を形成する段階と、
前記銅層上に導電性金属層を形成する段階であって、電気めっきプロセスを用いて前記導電性金属層を形成する段階と
から成ることを特徴とする方法。
【請求項２】
半導体素子内に相互接続構造を形成する方法であって、
半導体基板を用意する段階と、
前記半導体基板上に誘電体層を形成する段階と、
前記誘電体層内に開口を形成する段階と、
前記開口内に導電性バリア層を形成する段階と、
酸性溶液で前記導電性バリア層をエッチングすることにより、前記導電性バリア層の外面上の酸化物を除去する段階と、
前記開口内において前記導電性バリア層上にプラチナ酸を用いてプラチナからなる触媒層を形成する段階と、
無電解めっきプロセスを用いて前記開口内に第１銅層を形成する段階であって、前記触媒層を形成した後に、前記開口内に前記第１銅層を形成する段階と、
電気めっきプロセスを用いて前記開口内に第２銅層を形成する段階であって、前記第２銅層を前記第１銅層に当接させ、前記第１銅層を前記電気めっきプロセスのためのシード層として用いる段階と、
前記第２銅層および前記第１銅層を研磨し、前記開口内に導電性相互接続部を形成する段階と
から成ることを特徴とする方法。
【請求項３】
半導体素子において相互接続構造を形成する方法であって、
半導体基板を用意する段階と、
前記半導体基板内にドープ領域を形成する段階と、
前記半導体基板上に第１誘電体層を形成する段階と、
前記第１誘電体層内に第１開口を形成する段階と、
前記第１開口内に第１導電性バリア層を形成する段階と、
酸性溶液で前記第１導電性バリア層をエッチングすることにより、前記第１導電性バリア層の外面上の酸化物を除去する段階と、
前記第１開口内において前記第１導電性バリア層上にプラチナ酸を用いてプラチナからなる第１触媒層を形成する段階と、
無電解めっきプロセスを用いて前記第１開口内に第１銅層を形成する段階であって、前記第１銅層を前記第１触媒層上に配する段階と、
電気めっきプロセスを用いて前記第１開口内に第２銅層を形成する段階であって、前記第２銅層を前記第１銅層上に配する段階と、
前記第１銅層および前記第２銅層を研磨し、第１導電性相互接続部を形成する段階と、
前記第１導電性相互接続部上に第２誘電体層を形成する段階と、
前記第２誘電体層内に第２開口を形成し、前記第１導電性相互接続部の一部を露出させる段階と、
前記第２開口内に第２導電性バリア層を形成する段階と、
酸性溶液で前記第２導電性バリア層をエッチングすることにより、前記第２導電性バリア層の外面上の酸化物を除去する段階と、
前記第２開口内において前記第２導電性バリア層上にプラチナ酸を用いてプラチナからなる第２触媒層を形成する段階と、
無電解めっきプロセスを用いて前記第２開口内に第３銅層を形成する段階であって、前記第３銅層を前記第２触媒層上に配する段階と、
電気めっきプロセスを用いて前記第２開口内に第４銅層を形成する段階であって、前記第４銅層を前記第３銅層上に配する段階と、
前記第３銅層および前記第４銅層を研磨し、第２導電性相互接続部を形成する段階と
から成ることを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に、半導体素子に関し、更に特定すれば、半導体素子における相互接続構造およびその形成方法に関するものである。
【０００２】
【従来の技術】
半導体業界では、導電性相互接続部を形成する場合には、従来より化学蒸着（ＣＶＤ：Chemical Vapor Deposition）プロセスおよび物理蒸着（ＰＶＤ：Physical Vapor Deposition）プロセスが用いられている。現在では、コスト，堆積の容易性，および機器の可用性のため、ＰＶＤプロセスの方が好適である。しかしながら、半導体素子の臨界寸法(critical dimension)が縮小するに連れて、コンタクトおよびバイア開口のアスペクト比が増大し、ＰＶＤプロセスを用いてこれらの開口内にコンフォーマルな膜(conformal film)を形成することが難しくなっている。このように、現在のＰＶＤプロセスは、アスペクト比が高い開口内におけるステップ・カバレッジ(step coverage)が貧弱であり、形成される相互接続構造にボイドが含まれる場合もしばしばある。これらのボイドは、相互接続構造の全体的な導電性を低下させ、半導体素子の信頼性に悪影響を与える。一方、ＣＶＤプロセスは、典型的にＰＶＤプロセスよりもコンフォーマルな膜を与える。しかしながら、ＣＶＤプロセスは、高価な処理機器を必要とし、および清浄のための中断を頻繁に必要とし、しかも高コストで低効率の化学先駆体(chemical precursor)を使用する。加えて、ＣＶＤ技術を用いて高アスペクト比の開口内に形成される相互接続構造は、ボイドの形成という問題もあり、これらのフィルムの下地誘電体物質への接着がしばしば問題となる。
【０００３】
【発明が解決しようとする課題】
したがって、高アスペクト比の開口内に非常にコンフォーマルな膜を堆積し、相互接続構造におけるボイドの形成を低減するために使用可能な、メタライゼーション・プロセスが必要とされている。
【０００４】
【発明の実施の形態】
図１に示すのは、本発明の一実施例による集積回路構造の部分５である。この集積回路構造は、半導体基板１０，フィールド分離領域１２，トランジスタ１４，導電性プラグ２４，誘電体層２２，エッチ・ストップ層２６，および誘電体層２８を備えている。トランジスタ１４は、ソース／ドレイン領域１６，ゲート誘電体層１８，およびゲート電極２０を備えている。一実施例では、半導体基板１０は単結晶シリコン基板である。あるいは、半導体基板１０は、絶縁物上シリコン基板(silicon-on-insulator substrate)，サファイア上シリコン基板(silicon-on-sapphire substrate)等としてもよい。
【０００５】
一実施例では、フィールド分離領域１２は、トレンチ分離領域であり、従来のエッチングおよび化学機械式研摩技法を用いて形成される。あるいは、フィールド分離領域１２は、フィールド酸化物領域としてもよく、その場合、シリコン選択酸化（ＬＯＣＯＳ：local oxidation of silicon），ポリ・バッファＬＯＣＯＳ（ＰＢＬ：poly-buffered LOCOS），ポリシリコン封入選択酸化（ＰＥＬＯＸ：polysilicon encapsulated local oxidation）等のような、従来からの技術を用いて形成する。
【０００６】
一実施例では、ゲート誘電体層１８は、熱二酸化シリコンの層であり、半導体基板１０の一部を熱的に酸化させることによって形成する。あるいは、ゲート誘電体層１８は、窒化シリコンの層，酸窒化シリコンの層，化学蒸着二酸化シリコンの層，窒化酸化物層，またはこれらの組み合わせとすることも可能である。
【０００７】
一実施例では、ゲート電極２０はポリシリコンの層である。あるいは、ゲート電極２０は、タングステンまたはモリブデンのような金属層，窒化チタンまたは窒化タングステンのような金属窒化物層、あるいはこれらの組み合わせとすることも可能である。加えて、ゲート電極２０は、ポリシリコン層上を覆う珪化タングステン，珪化チタン，または珪化コバルトのような金属珪化物層から成るポリサイド層とすることも可能である。
【０００８】
一実施例では、誘電体層２２はプラズマ堆積酸化物の層であり、これを形成するには、ＴＥＯＳをソース・ガスとして用いる。あるいは、誘電体層２２は、窒化シリコンの層，ＰＳＧの層，ＢＰＳＧの層，ＳＯＧ層，酸窒化シリコン層，ポリイミド層，低誘電率絶縁物，またはこれらの組み合わせとすることも可能である。
【０００９】
一実施例では、導電性プラグ２４を形成するには、チタン／窒化チタン・バリア層およびタングステン・コンタクト・フィル(tungsten contact fill)を用いる。堆積した後、従来のエッチングまたは化学機械式研摩技法を用いてタングステンおよび下地のチタン／窒化チタン・バリア層の部分を除去し、導電性プラグ２４を形成する。あるいは、導電性プラグ２４は、ポリシリコンをコンタクト・フィル材として用いて形成することも可能である。
【００１０】
一実施例では、エッチ・ストップ層２６は、酸窒化シリコンの層であり、従来のプラズマ堆積技術を用いて形成する。あるいは、エッチ・ストップ層２６は、プラズマ堆積窒化シリコンの層，窒化硼素層等とすることも可能である。
【００１１】
一実施例では、誘電体層２８は、プラズマ堆積酸化物の層であり、ＴＥＯＳをソース・ガスとして用いて形成する。あるいは、誘電体層２８は、窒化シリコンの層，ＰＳＧの層，ＢＰＳＧの層，ＳＯＧ層，酸窒化シリコン層，ポリイミド層，低誘電率絶縁体等とすることも可能である。加えて、前述の誘電体物質の組み合わせを用いても、誘電体層２８を形成可能である。
【００１２】
次に、図２において、誘電体層２８の一部およびエッチ・ストップ層２６の一部を除去し、導電性プラグ２４の一部を露出させ、相互接続開口２９を形成する。次に、相互接続開口２９内に導電性バリア層３０を形成する。一実施例では、導電性バリア層３０は窒化タンタルの層である。あるいは、導電性バリア層３０は、窒化チタンの層，窒化タングステンの層，窒化タンタル・シリコンの層，タンタルの層，チタン−タングステン層（ＴｉＷ）等とすることも可能である。導電性バリア層３０は、従来のスパッタリングまたは化学蒸着技術を用いて堆積することができる。
【００１３】
次に、従来からの技法を用いて、無電解堆積プロセスのための触媒層３１を、導電性バリア層３０上に形成する。一実施例では、触媒層３１はパラジウム−錫（Ｐｄ−Ｓｎ）コロイドから成る。この特定実施例では、パラジウム−錫コロイドから成る層を形成する前に、酸性溶液において導電性バリア層３０にエッチングを行い、導電性バリア層３０の外面上に酸化物が形成されている場合、これを全て除去する。例えば、導電性バリア層３０が窒化チタンから成る場合、硫酸溶液を用いれば、窒化チタン・バリア層の上面上に形成され得るあらゆる酸化チタンを除去することができる。同様に、導電性バリア層３０がタンタルまたは窒化タンタルから成る場合、フッ化水素酸の溶液を用いれば、タンタルまたは窒化タンタル・バリア層の上面上に形成されるあらゆる五酸化タンタルを除去することができる。導電性バリア層３０をエッチングすることにより、触媒層３１の下地の導電性バリア層３０に対する接着性が向上することがわかっている。尚、導電性バリア層３０が酸化物の形成を生じ難い場合、前述のエッチング・プロセスは不要としてもよいことは認められよう。あるいは、他の金属コロイド、あるいは銅または金のような他の導電性材料を用いて触媒層３１を形成してもよい。例えば、プラチナ酸(platinic acid)を用いて、プラチナから成る触媒層を導電性バリア層３０上に形成することが可能である。同様に、塩化パラジウムを用いて、パラジウムから成る触媒層を導電性バリア層３０上に形成することも可能である。
【００１４】
次に、無電解堆積プロセスを用いて、触媒層３１上に導電性シード層３２を形成する。導電性シード層３２は、図２に示すように、相互接続開口２９を充填するには不十分な厚さを有するが、電気めっきに必要な電流密度を導通させかつ搬送するには十分に厚いので、電気めっきシード層として用いることができる。一実施例では、導電性シード層３２は、約５００オングストロームの厚さを有する銅の層である。この特定実施例では、第二銅イオン，ホルムアルデヒド，およびエチレンジアミン四酢酸（ＥＤＴＡ）を含む無電解めっき溶液を用いて、無電解銅層を下地の触媒層３１上にめっきする。
【００１５】
あるいは、他の従来からの銅めっき溶液を用いて、または無電解プロセスによって触媒層３１上にめっき可能な他の導電性物質を用いて、導電性シード層３２を形成することも可能である。例えば、導電性シード層３２は、無電解ニッケル，無電解錫，無電解銀，無電解パラジウム，または無電解金の層とすることが可能である。
【００１６】
無電解堆積プロセスは、導電性シード層３２をコンフォーマルに高アスペクト比の開口に堆積することができ、しかもステップ・カバレッジが良好であることを注記するのは重要である。
【００１７】
次に、図３において、電気めっきプロセスを用いて導電性シード層３２上に導電性金属層３４を形成する。導電性金属層３４は、図３に示すように、相互接続開口２９を充填するのに十分な厚さを有する。一実施例では、導電性金属層３４は、銅の層であり、銅（Ｃｕ），硫酸銅（Ｃｕ2ＳＯ4），硫酸（Ｈ2ＳＯ4），および塩酸（ＨＣｌ）等からの塩素イオンを含むめっき溶液を用いて堆積する。この特定実施例では、銅電気めっきプロセスの間、半導体基板の縁付近では電流密度を変更し、銅の電気めっき均一性向上を図る。あるいは、導電性金属層３４は、従来からの電気めっき技術を用いて形成することも可能であり、更に、ニッケルまたは金のようなその他の導電性材料を用いて形成することも可能である。導電性シード層３２は、前述の電気めっきプロセスのためのシード層として機能することを注記するのは重要である。したがって、高いアスペクト比を有する開口に、導電性金属層３４を確実に充填することができる。何故なら、高アスペクト比の開口内にコンフォーマルに堆積可能な導電性シード層３２によって、導電性金属層３４を続いて同じ高アスペクト比の開口内に、高いコンフォーマリティ(conformality)で堆積することが可能となるからである。
【００１８】
図４において、導電性金属層３４，導電性シード層３２，触媒層３１，および導電性バリア層３０の部分を除去し、図２に示す、相互接続開口２９内に導電性相互接続部３９を形成する。この場合、導電性相互接続部３９は、導電性バリア層３０の残り部分３６，触媒層３１の残り部分３５，導電性シード層３２の残り部分３７，および導電性金属層３４の残り部分２８から成る。導電性金属層３４および導電性シード層３２が銅であり、触媒層３１がパラジウムから成り、導電性バリア層３０がチタン，タングステン，またはタンタルから成る特定実施例では、導電性相互接続部３９は、化学機械式研摩プロセスによって形成することができる。ここで、化学機械式研摩プロセスは、過酸化水素，クエン酸アンモニウム，アルミナ，１，２，４−トリアゾル，および脱イオン水から成る研磨用スラリを用いる。あるいは、導電性相互接続部３９は、イオン・ビーム・ミリング(ion-beam milling)，反応性イオン・ビーム・エッチング，およびプラズマ・エッチングのような従来からのエッチング技術を用いて、あるいはエッチングおよび研磨技術の組み合わせを用いて形成することも可能である。無電解めっきプロセスを電気めっきプロセスと組み合わせることにより、高アスペクト比の開口内に信頼性高くしかも抵抗が小さい導電性相互接続部３９の形成が可能となることが認められよう。
【００１９】
次に、導電性相互接続部３９上に、バリア層４０を形成する。一実施例では、バリア層４０はプラズマ堆積窒化シリコンの層である。あるいは、バリア層４０は、プラズマ堆積酸窒化シリコンの層，窒化硼素の層等とすることも可能である。導電性相互接続部３９上には次に誘電体層を堆積するが、バリア層４０は、導電性相互接続部３９内の金属原子が、上に位置する誘電体層内に拡散するのを防止するように作用する。例えば、導電性相互接続部３９が銅から成る場合、バリア層４０は、銅拡散バリアとして機能する。
【００２０】
バリア層４０上に、レベル間誘電体層４８を形成する。一実施例では、レベル間誘電体層４８は、図５に示すように、誘電体層４２，エッチ・ストップ層４４および誘電体層４６から成る。
【００２１】
誘電体層４２は、プラズマ堆積酸化物の層とすることができ、ＴＥＯＳをソース・ガスとして堆積する。あるいは、誘電体層４２は、ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，ポリイミド層，低誘電率絶縁体等とすることも可能である。
【００２２】
エッチ・ストップ層４４は、プラズマ堆積酸窒化シリコンの層とすることができる。あるいは、エッチ・ストップ層４４は、プラズマ堆積窒化シリコンの層，窒化硼素の層等とすることも可能である。
【００２３】
誘電体層４６は、ＴＥＯＳをソース・ガスとして用いて形成した、プラズマ堆積酸化物の層とすることができる。あるいは、誘電体層４６は、ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，ポリイミド層，低誘電率絶縁体等とすることも可能である。尚、レベル間誘電体層４８は、異なる誘電体を用いて形成する必要はないことは認められよう。例えば、レベル間誘電体層４８は、プラズマ堆積酸化物，ＰＳＧ，ＢＰＳＧ，ＳＯＧ，ポリイミド，低誘電率絶縁体等のような、単一の誘電体物質を用いて形成することも可能である。
【００２４】
図６において、レベル間誘電体層４８の一部およびバリア層４０の一部にパターニングを行い、レベル間誘電体層４８内にデュアル・インレイド開口(dual inlaid opening)５０を形成する。図６に示すように、デュアル・インレイド開口５０は相互接続部５２およびバイア部５４から成り、バイア部５４は導電性相互接続部３９の一部を露出させる。パターニング・プロセスの間、誘電体層４６にエッチングを行い相互接続部５２を形成する際に、エッチ・ストップ層４４が誘電体層４２を保護する。
【００２５】
次に、図７において、導電性バリア層５２をデュアル・インレイド開口５０内に形成する。一実施例では、導電性バリア層５２は窒化タンタルの層である。あるいは、導電性バリア層５２は、窒化チタンの層，窒化タングステンの層，窒化タンタル・シリコンの層，タンタルの層，チタン−タングステン層（ＴｉＷ）等とすることも可能である。導電性バリア層５２は、従来のスパッタリングまたは化学蒸着技術を用いて堆積することができる。
【００２６】
次に、従来からの技術を用いて導電性バリア層５２上に、無電解堆積プロセスのために触媒層５３を形成する。一実施例では、触媒層５３はパラジウム−錫（Ｐｄ−Ｓｎ）コロイドから成る。この特定実施例では、パラジウム−錫コロイドから成る層を形成する前に、酸性溶液内で導電性バリア層５２にエッチングを行い、導電性バリア層５２の外面上に酸化物が形成されている場合、これを全て除去する。例えば、導電性バリア層５２が窒化チタンから成る場合、硫酸溶液を用いれば、窒化チタン・バリア層の上面上に形成され得るあらゆる酸化チタンを除去することができる。同様に、導電性バリア層５２がタンタルまたは窒化タンタルから成る場合、フッ化水素酸の溶液を用いれば、タンタルまたは窒化タンタル・バリア層の上面上に形成されるあらゆる五酸化タンタルを除去することができる。導電性バリア層５２をエッチングすることにより、触媒層５３の下地の導電性バリア層５２に対する接着性が向上することがわかっている。尚、導電性バリア層５２が酸化物の形成を生じ難い場合、前述のエッチング・プロセスは不要としてもよいことは認められよう。あるいは、他の金属コロイド、あるいは銅または金のような他の導電性材料を用いて触媒層３１を形成してもよい。例えば、プラチナ酸を用いて、プラチナから成る触媒層を導電性バリア層５２上に形成することが可能である。同様に、塩化パラジウムを用いて、パラジウムから成る触媒層を導電性バリア層５２上に形成することも可能である。
【００２７】
次に、無電解堆積プロセスを用いて、触媒層５３上に導電性シード層５４を形成する。導電性シード層５４の厚さは、図７に示すように、デュアル・インレイド開口５０を充填するには不十分である。一実施例では、導電性シード層５４は、約５００オングストロームの厚さを有する銅の層である。この特定実施例では、第二銅イオン，ホルムアルデヒド，およびエチレンジアミン四酢酸（ＥＤＴＡ）を含む無電解めっき溶液を用いて、無電解銅層を下地の触媒層５３上にめっきする。
【００２８】
あるいは、他の従来からの銅めっき溶液を用いて、または無電解プロセスによって触媒層５３上にめっき可能な他の導電性物質を用いて、導電性シード層５４を形成することも可能である。例えば、導電性シード層５４は、無電解ニッケル，無電解錫，無電解銀，無電解パラジウム，または無電解金の層とすることが可能である。
【００２９】
無電解堆積プロセスは、導電性シード層５４を高アスペクト比の開口にコンフォーマルに堆積することができ、しかもステップ・カバレッジが良好であることを注記するのは重要である。
【００３０】
次に、図８において、電気めっきプロセスを用いて導電性シード層５４上に導電性金属層を形成する。導電性金属層は、デュアル・インレイド開口５０を充填するのに十分な厚さを有する。一実施例では、導電性金属層は銅の層であり、銅（Ｃｕ），硫酸銅（Ｃｕ2ＳＯ4），硫酸（Ｈ2ＳＯ4），および塩酸（ＨＣｌ）等からの塩素イオンを含むめっき溶液を用いて堆積する。この特定実施例では、図３において先に説明したように、銅電気めっきプロセスの間、半導体基板の縁付近では電流密度を変更し、銅の電気めっき均一性向上を図る。あるいは、導電性金属層は、従来からの電気めっき技術を用いて形成してもよく、更に、ニッケルまたは金のようなその他の導電性材料を用いて形成してもよい。導電性シード層５４は、前述の電気めっきプロセスのためのシード層として機能することを注記するのは重要である。したがって、高いアスペクト比を有する開口に、導電性金属層を確実に充填することができる。何故なら、高アスペクト比の開口内にコンフォーマルに堆積可能な導電性シード層５４によって、続いて同じ高アスペクト比の開口内に高い一致性(conformality)で導電性金属層を堆積することが可能となるからである。
【００３１】
図８において、導電性金属層，導電性シード層５４，触媒層５３，および導電性バリア層５２の部分を除去し、デュアル・インレイド開口５０内に導電性相互接続部６２を形成する。この場合、導電性相互接続部６２は、導電性バリア層５２の残り部分５７，触媒層５３の残り部分５８，導電性シード層５４の残り部分５９，および導電性金属層の残り部分６０から成る。導電性金属層および導電性シード層５４が銅であり、触媒層５３がパラジウムから成り、導電性バリア層５２がチタン，タングステン，またはタンタルから成る特定実施例では、導電性相互接続部６２は、化学機械式研摩プロセスによって形成することができる。ここで、化学機械式研摩プロセスは、図４において先に説明したように、過酸化水素，クエン酸アンモニウム，アルミナ，１，２，４−トリアゾル，および脱イオン水から成る研磨用スラリを用いる。あるいは、導電性相互接続部６２は、イオン・ビーム・ミリング(ion-beam milling)，反応性イオン・ビーム・エッチング，およびプラズマ・エッチングのような従来からのエッチング技術を用いて、あるいはエッチングおよび研磨技術の組み合わせを用いて形成することも可能である。尚、無電解めっきプロセスを電気めっきプロセスと組み合わせることにより、高アスペクト比の開口内に信頼性高くしかも抵抗が小さい導電性相互接続部６２の形成が可能となることが認められよう。
【００３２】
次に、導電性相互接続部６２上にバリア層６４を形成する。一実施例では、バリア層６４はプラズマ堆積窒化シリコンの層である。あるいは、バリア層６４は、プラズマ堆積酸窒化シリコンの層，窒化硼素の層等とすることも可能である。導電性相互接続部６２上には次に誘電体層を堆積するが、バリア層６４は、導電性相互接続部６２内の金属原子が、上に位置する誘電体層内に拡散するのを防止するように作用する。例えば、導電性相互接続部６２が銅から成る場合、バリア層６４は銅拡散バリアとして機能する。
【００３３】
尚、図５ないし図８に記載した工程を繰り返せば、導電性相互接続の追加レベルを作成可能であることは認められよう。
【００３４】
図９に示すのは、本発明の別の実施例にしたがって形成された集積回路構造の部分１５である。具体的には、図９は、単一インレイド・メタライゼーションを用いたマルチレベル相互接続部の形成を示す。本発明のこの実施例では、図４に示した集積回路構造上に誘電体層７０を形成する。誘電体層７０は、プラズマ堆積酸化物の層とすることができ、ＴＥＯＳをソース・ガスとして用いて形成する。あるいは、誘電体層７０は、窒化シリコンの層，ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，酸窒化シリコンの層，ポリイミド層，低誘電率絶縁体等とすることも可能である。加えて、前述の誘電体材料の組み合わせも、誘電体層７０を形成するために使用可能である。例えば、誘電体層７０は、プラズマ堆積酸化物の層と、その上に位置する酸窒化シリコン層から成るものとしてもよい。
【００３５】
次に、誘電体層７０の部分およびバリア層４０の部分を除去し、導電性相互接続部３８の部分を露出させるバイア開口を形成する。次に、図２および図３において先に説明したように、導電性バリア層，触媒層，導電性シード層，および導電性金属層をバイア開口内に形成する。次に、図４において先に説明したように、導電性金属層，導電性シード層，触媒層，および導電性バリア層の部分を除去し、バイア開口内に導電性相互接続部７６を形成する。この場合、導電性相互接続部７６は、導電性バリア層の残り部分７２，触媒層の残り部分７３，導電性シード層の残り部分７４，および導電性金属層の残り部分７５から成る。
【００３６】
次に、導電性相互接続部７６上にエッチ・ストップ層７８を形成する。エッチ・ストップ層７８は、プラズマ堆積酸窒化シリコンの層とすることができる。あるいは、エッチ・ストップ層７８は、プラズマ堆積窒化シリコンの層，窒化硼素の層等とすることも可能である。
【００３７】
次に、エッチ・ストップ層７８上に誘電体層８０を形成する。誘電体層８０は、プラズマ堆積酸化物の層とすることができ、ＴＥＯＳをソース・ガスとして用いて形成する。あるいは、誘電体層８０は、窒化シリコンの層，ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，酸窒化シリコン層，ポリイミド層，低誘電率絶縁体等とすることも可能である。加えて、前述の誘電体材料の組み合わせも、誘電体層８０を形成するために使用可能である。例えば、誘電体層８０は、プラズマ堆積酸化物の層と、その上に位置する酸窒化シリコン層から成るものとしてもよい。
【００３８】
次に、誘電体層８０の部分およびエッチ・ストップ層７８の部分を除去し、導電性相互接続部７６の部分を露出させる相互接続部開口を形成する。次に、図２および図３において先に説明したように、導電性バリア層，触媒層，導電性シード層，および導電性金属層をバイア開口内に形成する。次に、図４において先に説明したように、導電性金属層，導電性シード層，触媒層，および導電性バリア層の部分を除去し、バイア開口内に導電性相互接続部８６を形成する。この場合、導電性相互接続部８６は、導電性バリア層の残り部分８２，触媒層の残り部分８３，導電性シード層の残り部分８４，および導電性金属層の残り部分８５から成る。
【００３９】
次に、導電性相互接続部８６の上に、バリア層８８を形成する。一実施例では、バリア層８８はプラズマ堆積窒化シリコンの層である。あるいは、バリア層８８は、プラズマ堆積酸窒化シリコンの層，窒化硼素の層等とすることも可能である。導電性相互接続部８６上には次に誘電体層を堆積するが、バリア層８８は、導電性相互接続部８６内の金属原子が、上に位置する誘電体層内に拡散するのを防止するように作用する。例えば、導電性相互接続部８６が銅から成る場合、バリア層８８は銅拡散バリアとして機能する。
【００４０】
尚、前述の工程を繰り返せば、導電性相互接続の追加レベルを作成可能であることは認められよう。
【００４１】
図１０に示すのは、本発明の別の実施例にしたがって形成された集積回路構造の部分１７である。具体的には、図１０は、デュアル・インレイド・メタライゼーションを用いたマルチレベル相互接続部の形成を示す。図１０では、トランジスタ１４およびフィールド分離領域１２を形成した後に、トランジスタ１４およびフィールド分離領域１２の上にレベル間誘電体層９０を形成する。一実施例では、レベル間誘電体層９０は、誘電体層９２，エッチ・ストップ層９４および誘電体層９６から成る。
【００４２】
誘電体層９２は、プラズマ堆積酸化物の層とすることができ、ＴＥＯＳをソース・ガスとして用いて堆積する。あるいは、誘電体層９２は、ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，ポリイミド層，低誘電率絶縁物等とすることも可能である。
【００４３】
エッチ・ストップ層９４は、プラズマ堆積酸窒化シリコンの層とすることができる。あるいは、エッチ・ストップ層９４は、プラズマ堆積窒化シリコンの層，窒化硼素の層等とすることも可能である。
【００４４】
誘電体層９６は、プラズマ堆積酸化物の層とすることができ、ＴＥＯＳをソース・ガスとして用いて堆積する。あるいは、誘電体層９６は、ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，ポリイミド層，低誘電率絶縁物等とすることも可能である。尚、レベル間誘電体層９０は、異なる誘電体物質を用いて形成する必要はないことは認められよう。例えば、レベル間誘電体層９０は、プラズマ堆積酸化物，ＰＳＧ，ＢＰＳＧ，ＳＯＧ，ポリイミド，低誘電率絶縁体等のような、単一の誘電体物質を用いて形成することも可能である。
【００４５】
次に、レベル間誘電体層９０の一部にパターニングを行い、レベル間誘電体層９０内に、デュアル・インレイド開口を形成する。デュアル・インレイド開口は相互接続部およびバイア部から成り、バイア部はソース／ドレイン領域１６の一部を露出させる。パターニング・プロセスの間、誘電体層９６にエッチングを行い相互接続部を形成する際に、エッチ・ストップ層９４が誘電体層９２を保護する。
【００４６】
次に、図７および図８において先に説明したように、導電性バリア層，触媒層，導電性シード層，および導電性金属層を、デュアル・インレイド開口内に形成する。次に、図８において先に説明したように、導電性金属層，導電性シード層，触媒層，および導電性バリア層の一部を除去し、デュアル・インレイド開口内に導電性相互接続部１０２を形成する。この場合、導電性相互接続部１０２は、導電性バリア層の残り部分９７，触媒層の残り部分９８，導電性シード層の残り部分９９，および導電性金属層の残り部分１００から成る。
【００４７】
次に、導電性相互接続部１０２上にバリア層１０４を形成する。一実施例では、バリア層１０４はプラズマ堆積窒化シリコンの層である。あるいは、バリア層１０４は、プラズマ堆積酸窒化シリコンの層，窒化硼素の層等とすることも可能である。導電性相互接続部１０２上には次に誘電体層を堆積するが、バリア層１０４は、導電性相互接続部１０２内の金属原子が、上に位置する誘電体層内に拡散するのを防止するように作用する。例えば、導電性相互接続部１０２が銅から成る場合、バリア層１０４は銅拡散バリアとして機能する。
【００４８】
次に、バリア層１０４上に、レベル間誘電体層１１２を形成する。一実施例では、レベル間誘電体層１１２は、誘電体層１０６，エッチ・ストップ層１０８および誘電体層１１０から成る。
【００４９】
誘電体層１０６は、プラズマ堆積酸化物の層とすることができ、ＴＥＯＳをソース・ガスとして用いて堆積する。あるいは、誘電体層１０６は、ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，ポリイミド層，低誘電率絶縁物等とすることも可能である。
【００５０】
エッチ・ストップ層１０８は、プラズマ堆積酸窒化シリコンの層とすることができる。あるいは、エッチ・ストップ層１０８は、プラズマ堆積窒化シリコンの層，窒化硼素の層等とすることも可能である。
【００５１】
誘電体層１１０は、プラズマ堆積酸化物の層とすることができ、ＴＥＯＳをソース・ガスとして用いて堆積する。あるいは、誘電体層１１０は、ＰＳＧの層，ＢＰＳＧの層，ＳＯＧの層，ポリイミド層，低誘電率絶縁物等とすることも可能である。尚、レベル間誘電体層１１２は、異なる誘電体物質を用いて形成する必要はないことは認められよう。例えば、レベル間誘電体層１１２は、プラズマ堆積酸化物，ＰＳＧ，ＢＰＳＧ，ＳＯＧ，ポリイミド，低誘電率絶縁体等のような、単一の誘電体物質を用いて形成することも可能である。
【００５２】
次に、レベル間誘電体層１１２の一部にパターニングを行い、レベル間誘電体層１１２内に、デュアル・インレイド開口を形成する。デュアル・インレイド開口は相互接続部およびバイア部から成り、バイア部は導電性相互接続部１０２の一部を露出させる。パターニング・プロセスの間、誘電体層１１０にエッチングを行い相互接続部を形成する際に、エッチ・ストップ層１０８が誘電体層１０６を保護する。
【００５３】
次に、図７および図８において先に説明したように、導電性バリア層，触媒層，導電性シード層，および導電性金属層を、デュアル・インレイド開口内に形成する。次に、図８において先に説明したように、導電性金属層，導電性シード層，触媒層，および導電性バリア層の一部を除去し、デュアル・インレイド開口内に導電性相互接続部１１８を形成する。この場合、導電性相互接続部１１８は、導電性バリア層の残り部分１１４，触媒層の残り部分１１５，導電性シード層の残り部分１１６，および導電性金属層の残り部分１１７から成る。
【００５４】
次に、導電性相互接続部１１８上にバリア層１２０を形成する。一実施例では、バリア層１２０はプラズマ堆積窒化シリコンの層である。あるいは、バリア層１２０は、プラズマ堆積酸窒化シリコンの層，窒化硼素の層等とすることも可能である。導電性相互接続部１１８上には次に誘電体層を堆積するが、バリア層１２０は、導電性相互接続部１１８内の金属原子が、上に位置する誘電体層内に拡散するのを防止するように作用する。例えば、導電性相互接続部１１８が銅から成る場合、バリア層１２０は銅拡散バリアとして機能する。
【００５５】
尚、前述の工程を繰り返せば、導電性相互接続の追加レベルを作成可能であることは認められよう。
【００５６】
以上の説明から、本発明によれば、高アスペクト比の開口内に非常にコンフォーマルな膜を堆積するメタライゼーション・プロセスが提供され、高アスペクト比の開口内に、抵抗が小さく信頼性の高い相互接続構造を形成するために使用可能であることが認められよう。本発明は、具体的な実施例を参照しながら説明しかつ図示したが、本発明をこれら例示した実施例に限定することを意図する訳ではない。本発明の精神および範囲から逸脱することなく、変更や変形が可能であることを当業者は認めよう。したがって、本発明は、特許請求の範囲に該当する全ての変形および変更を包含することを意図するものである。
【図面の簡単な説明】
【図１】本発明の一実施例によるプロセス工程を示す断面図。
【図２】本発明の一実施例によるプロセス工程を示す断面図。
【図３】本発明の一実施例によるプロセス工程を示す断面図。
【図４】本発明の一実施例によるプロセス工程を示す断面図。
【図５】本発明の一実施例によるプロセス工程を示す断面図。
【図６】本発明の一実施例によるプロセス工程を示す断面図。
【図７】本発明の一実施例によるプロセス工程を示す断面図。
【図８】本発明の一実施例によるプロセス工程を示す断面図。
【図９】本発明の別の実施例による相互接続構造を示す断面図。
【図１０】本発明の別の実施例による相互接続構造を示す断面図。
【符号の説明】
５    集積回路構造の部分
１０    半導体基板
１２    フィールド分離領域
１４    トランジスタ
１６    ソース／ドレイン領域
１７    集積回路構造の部分
１８    ゲート誘電体層
２０    ゲート電極
２２，２８，４２，４６，７０，８０，９２，９６，１０６，１１０    誘電体層
２４    導電性プラグ
２６，４４，７８，９４，１０８    エッチ・ストップ層
２９    相互接続開口
３０    導電性バリア層
３１，５３    触媒層
３２    シード層
３４    導電性金属層
３９，６２，７６，８６，１０２，１１８    導電性相互接続部
４０，６４，８８，１０４，１２０    バリア層
４８，９０，１１２    レベル間誘電体層
５０    デュアル・インレイド開口
５２    相互接続部
５４    バイア部
５４    導電性シード層
６０，７５，８５，１００，１１７  導電性金属層
７２，８２，９７，１１４  導電性バリア層
７３，８３，９８，１１５  触媒層
７４，８４，９９，１１６  導電性シード層
【図１】
0004516640.tif 000002
【図２】
0004516640.tif 000003
【図３】
0004516640.tif 000004
【図４】
0004516640.tif 000005
【図５】
0004516640.tif 000006
【図６】
0004516640.tif 000007
【図７】
0004516640.tif 000008
【図８】
0004516640.tif 000009
【図９】
0004516640.tif 000010
【図１０】
0004516640.tif 000011