(57)【特許請求の範囲】
【請求項１】
Ｈ面の中央部で２分割された矩形導波管と、
該２分割された矩形導波管によって挟持され、第１層、第２層及び第３層が順に積層された３層基板とを有し、
前記３層基板の第１層及び第３層に所定の間隔を隔てて複数のセプタムが配置され、前記矩形導波管内の導波路上に共振器を構成したチューナブルフィルタであって、
前記共振器内に実装されるアクティブ素子と、
前記３層基板の第２層に設けられ、前記矩形導波管に設けられたバイアスポート及び前記アクティブ素子と導通する線路パターンとを備え、
前記矩形導波管の外部から、前記バイアスポート及び前記３層基板の第２層の線路パターンを通して、前記アクティブ素子にバイアス電圧を印加することにより、中心周波数又は／及び帯域幅を調整することを特徴とするチューナブルフィルタ。
【請求項２】
前記３層基板の第２層の線路パターンを、前記バイアス電圧印加用の線路として利用することを特徴とする請求項１に記載のチューナブルフィルタ。
【請求項３】
前記アクティブ素子としてバラクタダイオードを用いることを特徴とする請求項１又は２に記載のチューナブルフィルタ。
【請求項４】
前記導波路上に複数の前記共振器を構成し、
前記３層基板の第２層に、該複数の共振器毎に独立したバイアス電圧印加用の線路を有することを特徴とする請求項１、２又は３に記載のチューナブルフィルタ。
【請求項５】
前記バイアス電圧印加用の線路パターンに高周波信号を減衰させ、外部への信号のリークを防ぐことを目的としたローパスフィルタを有することを特徴とする請求項１乃至４のいずれかに記載のチューナブルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チューナブルフィルタに関し、特に、アクティブ素子を用いて中心周波数や帯域幅を電気的に調整するフィルタに関する。
【背景技術】
【０００２】
矩形導波管フィルタの中心周波数や帯域幅を調整する方法としては、空洞共振器内に調整ビスを挿入したり、空洞共振器の大きさを物理的に変化させるなど、手動による調整方法が一般的である。その一方、フィルタの調整を機械的又は電気的に行う方法が知られている。
【０００３】
機械的な調整方法としては、モーターを用いて調整ビスの挿入量を制御するなどの方法がある。また、電気的な調整方法として、バラクタダイオード等の可変容量キャパシタを用い、外部からの電圧制御によって調整する方法がある。例えば、特許文献１には、フィンライン導波管上に複数個の電圧制御型強誘電バラクタを実装して構成されるチューナブルフィルタが提案されている。
【０００４】
このチューナブルフィルタは、導波管との接触によって接地され、２つの短絡端部フィンライン共振器を有する箔状銅プレートと、２つのプレートの間に、導波管とは絶縁され、バイアス電圧を印加するための箔状銅プレートとを、各々導波管中央部にＥ面と平行にして配置し、絶縁プレートと、その両側に配置される接地プレート間に強誘電バラクタを実装している。
【０００５】
【特許文献１】特開２００２−５２８８９９号公報（図９及び図１０）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、空洞共振器内に調整ビスを挿入するなど、手動によってフィルタの調整を行うには、高度のノウハウが求められ、調整に要する作業時間、人件費が増大し、コスト削減の要求に対して限界があった。
【０００７】
また、モーターを用いた機械的な調整を行うと、装置規模が大きくなり、装置の構成も複雑になる。また、機械制御を行うためには、外部からの電気的制御が必要となり、現実的な方法とはいえない。
【０００８】
以上のことから、アクティブ素子を用いた電気的な調整方法が最も待望されている。しかし、前記特許公報に記載のチューナブルフィルタについては、以下のような問題がある。すなわち、強誘電バラクタを構成するためには、約２０〜２０００の範囲における高い誘電率を有する材料が必要とされ、これらの材料は、手軽に入手し難く、高価であり、強誘電バラクタの開発にはコスト的な問題が生じる。また、周波数を可変とするに際し、３００ボルトという高いバイアス電圧を必要とするため、装置に容易に搭載することができないという問題があった。
【０００９】
そこで、本発明は、上記従来のチューナブルフィルタにおける問題点に鑑みてなされたものであって、電気的にフィルタの調整を行うにあたって、簡易な構成で、かつ安価で、装置に容易に搭載することのできるチューナブルフィルタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、Ｈ面の中央部で２分割された矩形導波管と、該２分割された矩形導波管によって挟持され、第１層、第２層及び第３層が順に積層された３層基板とを有し、前記３層基板の第１層及び第３層に所定の間隔を隔てて複数のセプタムが配置され、前記矩形導波管内の導波路上に共振器を構成したチューナブルフィルタであって、前記共振器内に実装されるアクティブ素子と、前記３層基板の第２層に設けられ、前記矩形導波管に設けられたバイアスポート及び前記アクティブ素子と導通する線路パターンとを備え、前記矩形導波管の外部から、前記バイアスポート及び前記３層基板の第２層の線路パターンを通して、前記アクティブ素子にバイアス電圧を印加することにより、中心周波数又は／及び帯域幅を調整することを特徴とする。
【００１１】
そして、本発明によれば、外部から基板の内層の線路パターンを通して、矩形導波管の共振器内に実装されるアクティブ素子にバイアス電圧を印加するため、簡易な構成で、かつ安価で、装置に容易に搭載することのできるチューナブルフィルタを提供することができる。
【００１２】
前記チューナブルフィルタにおいて、前記３層基板の第２層の線路パターンを、前記バイアス電圧印加用の線路として利用することができる。
【００１３】
前記チューナブルフィルタにおいて、前記アクティブ素子としてバラクタダイオードを用いることができる。市販品のバラクタダイオードを用いることにより、量産性に優れ、より安価なフィルタを提供することができるとともに、３０Ｖ程度の低いバイアス電圧を用いることから装置への搭載が容易となる。
【００１４】
前記チューナブルフィルタにおいて、前記導波路上に複数の前記共振器を構成し、前記３層基板の第２層に、該複数の共振器毎に独立したバイアス電圧印加用の線路を有するように構成することができる。共振器の個数を増加させることにより、遷移帯域幅をより狭くすることができ、シャープな特性を有するフィルタを提供することができる。
【００１５】
また、前記バイアス電圧印加用の線路パターンに、導波路からそのバイアス線路に流れ込む高周波信号を減衰させ、外部への信号のリークを防ぐことを目的としたキャパシタ形成用のパターンを設けることによってローパスフィルタを構成することができる。尚、このキャパシタ形成用のパターンの大きさはフィルタの周波数に基づいて決定する。
【発明の効果】
【００１６】
以上のように、本発明によれば、電気的にフィルタの調整を行うチューナブルフィルタにおいて、簡易な構成で、かつ安価で、装置に容易に搭載することのできるフィルタを提供することができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明にかかるチューナブルフィルタ（以下、「フィルタ」と略称する）の一実施の形態を示し、このフィルタは、大別して、ケース１１と、カバー１２と、３層基板１３とで構成される、いわゆるバイラテラル・フィンライン形のフィルタである。ケース１１及びカバー１２の内部に、Ｈ面中央で分割された矩形導波路を有し、Ｅ面と平行にして３層基板１３をそれらの間に挟み込む。
【００１８】
上記３層基板１３は、図２に示すように、表裏の層に、導波路２０２と直交する方向にセプタム２０６、２０７、２０８、２０９を備え、共振器２０３、２０４、２０５を形成する。
【００１９】
図３は、上記３層基板１３のバラクタダイオードを実装する部分２１８を拡大したものであって、共振器内のセプタム付近にラウンドパターン３０１、３０２、３０３が設けられる。バラクタダイオード３０４、３０５、３０６は、バイアス回路に対して逆方向に実装され、そのアノード側はセプタム（図２の参照番号２０６）上に、カソード側はラウンドパターン３０１、３０２、３０３に各々ハンダ付けされる。尚、バラクタダイオードに代えて、静電容量が可変の他のアクティブ素子を用いることもできる。
【００２０】
図４は、上記３層基板１３の内層を利用したバイアス電圧印加用の線路パターンである。内層のラウンドパターン４０３、４０４、４０５は、各々図３の基板表裏層のラウンドパターン３０１、３０２、３０３と、スルーホールによって電気的に接続される。また、基板端の内層のラウンドパターン４０６は、図２の基板端の表裏層のラウンドパターン２１４、２１５、２１６、２１７と各々スルーホールによって電気的に接続される。図１のケース１１、カバー１２は、３層基板１３の表裏層のラウンドパターン２１４、２１５、２１６、２１７とは非接触とする。
【００２１】
３層基板１３の内層にバイアス線路４０１を構成する際に、導波路より伝搬する高周波信号は、このバイアス線路を通ってフィルタの外部へリークしてしまう。このリークを防ぐための一般的な手法としては、バラクタダイオードの実装箇所から基板端までの線路長を１／４波長の長さとして、その実装箇所が導波路側から見たときにＯＰＥＮ、すなわち入力インピーダンスが無限大となるように構成する。しかし、線路の長さは導波路の寸法形状、あるいは、ねじ止め等の機構的な要因によって１／４波長の長さよりも大きくなる場合がある。そこで、バイアス線路４０１の線路に、導波路より伝搬する高周波信号を減衰させるためのキャパシタを形成する線路パターン４０２を設け、３層基板１３内においてローパスフィルタを形成することによって、高周波信号のリークを防ぐ構成とする。
【００２２】
以上の構成により、フィルタの各共振器２０３〜２０５内のバラクタダイオード３０４〜３０６に、外部から、独立したバイアスポート２１０、２１１、２１２、２１３を通してバイアス電圧を印加することが可能となり、このバイアス電圧を制御し、バラクタダイオード３０４〜３０６の容量を変化させることによって、フィルタの中心周波数や帯域幅を電気的に簡単に調整することができる。
【００２３】
図５は、本発明の一実施の形態の特性例を示すグラフである。曲線５１、５３は、各々バイアス電圧を０ボルトとしたときの挿入損失、反射損失を表わす。曲線５２、５４は、各々バイアス電圧を２５ボルトとしたときの挿入損失、反射損失を表わす。ここで、曲線５１、５２については、左側の縦軸の目盛りを適用し、曲線５３、５４については、右側の縦軸の目盛りを適用する。同図に示されるように、３０Ｖ程度の低いバイアス電圧によって、中心周波数を可変とすることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明にかかるチューナブルフィルタの一実施の形態を示す分解斜視図である。
【図２】図１のチューナブルフィルタの３層基板の表裏層を示す正面図である。
【図３】図２の３層基板のバラクタダイオード実装部分を示す拡大図である。
【図４】図２の３層基板のバイアス電圧印加用の内層線路パターンを示す図である。
【図５】図１のチューナブルフィルタの特性例を示すグラフである。
【符号の説明】
【００２５】
１１  ケース
１２  カバー
１３  ３層基板
２０２  導波路
２０３、２０４、２０５  共振器
２０６、２０７、２０８、２０９  セプタム
２１０、２１１、２１２、２１３  バイアスポート
２１４、２１５、２１６、２１７  ラウンドパターン（基板表面端のバイアス電圧印加用線路パターン）
２１８  バラクタダイオードを実装する部分
３０１、３０２、３０３  （バラクタダイオード実装用の）ラウンドパターン
３０４、３０５、３０６  バラクタダイオード
４０１  バイアス線路
４０２  キャパシタ形成用パターン
４０３、４０４、４０５  ラウンドパターン（バラクタダイオード実装用のラウンドとのスルーホール接続用のパターン）
４０６  ラウンドパターン（基板表面端のバイアス線路とのスルーホール接続用のパターン）
５１  ０ボルトバイアス電圧に対する挿入損失
５２  ２５ボルトバイアス電圧に対する挿入損失
５３  ０ボルトバイアス電圧に対する反射損失
５４  ２５ボルトバイアス電圧に対する反射損失
【図１】
0004411260.tif 000002
【図２】
0004411260.tif 000003
【図３】
0004411260.tif 000004
【図４】
0004411260.tif 000005
【図５】
0004411260.tif 000006