(57)【特許請求の範囲】
【請求項１】
伝送された光信号を、既知のパルス幅を有する第１のパルスと、既知のパルス幅を有し、かつ、当該第１のパルスよりもパルス幅が長い第２のパルスと、を有するパルス列であるデジタル信号として受信する受信機であって、
上記受信した光信号に基づいて、第１基準デジタル信号及び第２基準デジタル信号を生成し、これらの基準デジタル信号同士を比較することにより、当該受信した光信号に発生したパルス幅の変動を検出し、当該パルス幅の変動を検出した場合には、当該受信した光信号の外部出力を所定の期間停止するパルス幅変動検出手段を備え、
上記第１基準デジタル信号は、受信した光信号の立ち下がり直後に高レベルとなるデジタル信号であるエッジ検出信号の立ち上がり直後に高レベルとなるデジタル信号である第１基準パルスと、当該エッジ検出信号の立ち上がり直後に高レベルとなるデジタル信号であると共に、当該第１基準パルスとは高レベルの期間が異なる第２基準パルスと、の排他的論理和を示す信号であり、
上記第２基準デジタル信号は、上記受信した光信号の立ち上がり直後に高レベルとなるデジタル信号であり、
上記第１基準パルスのパルス幅は、上記第２基準パルスのパルス幅よりも短いと共に、上記第１のパルスのパルス幅よりも長く、
上記第２基準パルスのパルス幅は、上記第２のパルスのパルス幅よりも短いことを特徴とする受信機。
【請求項２】
上記受信した光信号は、負論理のデジタル信号であり、
上記パルス幅変動検出手段は、
上記エッジ検出信号を生成し出力する開始エッジ検出手段と、
上記開始エッジ検出手段が出力したエッジ検出信号に基づいて、上記第１基準デジタル信号を生成し出力する第１基準デジタル信号生成手段と、
上記第２基準デジタル信号を生成し出力する第２基準デジタル信号生成手段と、
上記第１基準デジタル信号と第２基準デジタル信号との論理積を示す信号の立ち上がり直後に高レベルとなるデジタル信号である停止信号を生成し出力する停止信号生成手段と、
上記停止信号生成手段が出力した停止信号が高レベルである期間、上記受信した光信号の外部出力を停止する出力信号停止装置と、を備えることを特徴とする請求項１に記載の受信機。
【請求項３】
上記停止信号のパルス幅は、上記受信した光信号の１周期に対応するパルス幅よりも長いことを特徴とする請求項２に記載の受信機。
【請求項４】
上記第１基準デジタル信号生成手段は、単安定マルチバイブレータを含んで構成され、
上記単安定マルチバイブレータは、上記第１基準デジタル信号のパルス幅を調整するための、可変電流供給手段を備えることを特徴とする請求項２または３に記載の受信機。
【請求項５】
上記第１基準デジタル信号生成手段は、単安定マルチバイブレータを含んで構成され、
上記単安定マルチバイブレータは、比較器を備え、
上記比較器の反転入力端には、バンドギャップ電圧源からの電圧が印加されていることを特徴とする請求項２または３に記載の受信機。
【請求項６】
請求項１〜５のいずれか１項に記載の受信機を備え、当該受信機により、伝送された光信号を受信する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信機に関し、特に、光信号を、既知のパルス幅を有するパルス列であって、少なくともパルス幅が短い第１のパルスとパルス幅が長い第２のパルスとを有するパルス列であるデジタル信号として受信可能な受信機に関する。
【背景技術】
【０００２】
赤外線通信は、携帯電話端末、ワイヤレスイヤホン等の様々な電子機器において適用されている通信手段である。中でも、赤外線通信における世界標準規格であるＩｒＤＡ（Infra-red Data Association）に準拠した赤外線通信デバイスであるＩｒＤＡ通信デバイスは、ユーザー間の情報交換手段として、多くの携帯電話端末に適用されている。
【０００３】
こうしたＩｒＤＡ通信デバイスを備える電子機器の一般的な接続構成の一例を図１３に示す。
【０００４】
図１３に示すとおり、電子機器１３０では、受信機としてＩｒＤＡ通信デバイス１３１を備え、その後段に制御システム１３２が接続されている。制御システム１３２は、ＩｒＤＡ通信デバイス１３１に対して各種制御を行っている。なお、制御システム１３２としては、アプリケーション・プロセッサ、ＵＡＲＴ（universal Asynchronous Receiver/Transmitter）等が挙げられる。なお、図１３に示す「ＲＸ」は、ＩｒＤＡ通信デバイス１３１が赤外線通信により外部から取得した光信号を示しており、図１３に示す「ＴＸ」は、制御システム１３２により、ＩｒＤＡ通信デバイス１３１を制御するための制御信号を示している。
【０００５】
また、近年では、通信速度が最大４Ｍｂｐｓと高速なＦＩＲ（Fast Infra Red）規格に準拠したＩｒＤＡ通信デバイスの普及が著しい。
【０００６】
上記のＦＩＲ規格に準拠した赤外線通信では、伝送される光信号の変調方式として、４値ＰＰＭ（Pulse Position Modulation）変調方式が採用されている。４値ＰＰＭ変調方式では、光信号を、パルス位置が２ビット単位で規定されたデータ列に変調して伝送する。このパルス位置が２ビット単位で規定されたデータ列は、互いに同一である既知のパルス幅を有し、かつパルス位置がそれぞれ異なる、「００」、「０１」、「１０」、及び「１１」という４種類のパルスを有するパルス列である（図１４参照）。ここで、図１４に示すとおり、上記パルス列において、「１１」のパルスの次に「００」のパルスが伝送される場合には、「１１」のパルスと「００」のパルスとが合体することで、既知のパルス幅の２倍に相当するパルス幅を有するパルスが発生する。ＦＩＲ規格では、既知のパルス幅の２倍に相当するパルス幅を有する（即ち、上記合体が発生している）パルスをダブルパルス、既知のパルス幅を有する（即ち、上記合体が発生していない）パルスをシングルパルス、と称している。
【０００７】
ところで、ＩｒＤＡ通信デバイスをはじめとする赤外線通信デバイスでは、その特性上、パルス列（データ列）の伝送時において、パルス幅の変動が発生する虞がある。なお、本願で「パルス幅の変動」とは、受信側の通信デバイスが受信するパルス列が、送信側の通信デバイスが送信するパルス列と、時間軸上で互いに異なるパルス列となる現象を意味する。このパルス幅の変動としては、例えば、パルス太り（特定のパルスのパルス幅が広がる現象）、パルス細り（パルスの部分的欠損により、特定のパルスのパルス幅が狭まる現象）、パルス割れ（パルスの部分的欠損により、１つのパルスが複数のパルスに分離する現象）、誤パルス（本来存在すべきでないパルス）の発生が挙げられる。このパルス幅の変動は、パルス位置が２ビット単位で規定されたデータ列においても発生し、データ通信の距離が長くなる程頻繁に発生する。また、このパルス幅の変動は、外乱光等の影響によって発生する場合もある。
【０００８】
ＦＩＲ規格に準拠した赤外線通信において、パルス位置が２ビット単位で規定されたデータ列に、上述したパルス幅の変動が発生すると、赤外線通信デバイスを受信機として備える電子機器では、シングルパルスとダブルパルスとを誤認識する虞がある。例えば、シングルパルスにパルス太りが発生すると、電子機器では、当該シングルパルスをダブルパルスと誤認識してしまう虞がある。逆に、ダブルパルスにパルス細りが発生すると、電子機器では、当該ダブルパルスを、シングルパルスと誤認識してしまう虞がある。こうしたシングルパルスとダブルパルスとの誤認識が発生すると、電子機器では、正確なデータ受信が困難となる。そのため、こうした電子機器では、シングルパルス及びダブルパルスの判別を実施する必要がある。
【０００９】
従来、上記電子機器におけるシングルパルス及びダブルパルスの判別は、主に制御システム側で行ってきた。しかしながら、制御システム側で判別を行う場合は、制御システムの性能が低いと、判別ミスが発生する。つまり、データ通信の距離が長くなる程に、制御システムでは、パルス太りが発生したシングルパルスを、ダブルパルスとして誤認識してしまう、あるいは、パルス細りが発生したダブルパルスを、シングルパルスとして誤認識してしまう虞が増大する。結果、制御システムは、誤ったデータを受信してしまう。
【００１０】
また、上記制御システムの実現にあたっては、赤外線通信デバイスとの相性を十分に考慮する必要がある。そのため、赤外線通信デバイスとの相性が良好な制御システムを実現することは決して容易でない。
【００１１】
そこで、特許文献１には、シングルパルスとダブルパルスとの判別を誤ることなく、これらを受信することが可能な技術として、以下のパルスデータ復調装置が提案されている。
【００１２】
特許文献１に開示されている復調装置では、パケット単位毎に、パケットフォーマットで規定される、シングルパルス及びダブルパルスのパルス幅を解析し、その解析結果に基づいて、シングルパルスとダブルパルスとを区別するための閾値を決定している。そして、特許文献１に開示されている復調装置では、パルスデータを閾値と比較することで、シングルパルスとダブルパルスとの判別を行う。これにより、特許文献１に開示されている復調装置では、パルスデータにパルス幅の変動が発生する場合であっても、シングルパルスとダブルパルスとの判別を誤ることなく、当該パルスデータを受信することが可能である。
【特許文献１】特開２００６−２１１５１０号公報（２００６年８月１０日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１に開示されている技術では、パケットフォーマットで規定されるシングルパルス及びダブルパルスに基づいて決定された閾値により、シングルパルスとダブルパルスとの判別を行っている。なお、特許文献１に開示されている復調装置では、特に、閾値の決定に用いるシングルパルスとしてプリアンブルを、閾値の決定に用いるダブルパルスとしてスタートフラグを用いている。
【００１４】
しかしながら、受信機の受信特性が急激に変化し、上記パケットフォーマットで規定されるシングルパルス及びダブルパルスにパルス幅の変動が発生する場合には、決定された閾値自体が、上記パルスデータにおけるシングルパルスとダブルパルスとの判別に不適切な値となってしまい、これにより、正確な判別に支障をきたしてしまう虞がある。これにより、特許文献１に開示されている技術では、シングルパルスとダブルパルスとの判別ミスが発生する虞がある。そして、当該判別ミスにより受信機が誤った信号を制御システムに送信することで、制御システムは、受信機を適切に制御することができなくなってしまい、電子機器全体では、受信エラーが発生してしまう虞があるという問題が発生する。
【００１５】
また、特許文献１に開示されている技術では、調整回路により、シングルパルス及びダブルパルスを有するパルス列のパルス幅を調整している。
【００１６】
しかしながら、上記調整回路によるパルス幅の調整後に、受信機の受信特性が急激に変化した場合には、当該調整後のパルス列に、パルス幅の変動が発生する虞がある。こうしてパルス幅の変動が発生すると、受信機は、結局、後段の制御システムに誤った信号を送信こととなってしまう。これにより、誤った信号を受信した制御システムは、受信機を適切に制御することができなくなってしまい、電子機器全体では、受信エラーが発生してしまう虞があるという問題が発生する。
【００１７】
本発明は、上記の問題に鑑みて為されたものであり、その目的は、既知のパルス幅を２種類有する光信号によりデータ伝送を行う受信機において、誤った信号を外部に送信する虞を低減することが可能な受信機、及び当該受信機を備える電子機器を提供することにある。
【課題を解決するための手段】
【００１８】
本発明に係る受信機は、上記の問題を解決するために、伝送された光信号を、既知のパルス幅を有する第１のパルスと、既知のパルス幅を有し、かつ、当該第１のパルスよりもパルス幅が長い第２のパルスと、を有するパルス列であるデジタル信号として受信する受信機であって、上記受信した光信号に基づいて、第１基準デジタル信号及び第２基準デジタル信号を生成し、これらの基準デジタル信号同士を比較することにより、当該受信した光信号に発生したパルス幅の変動を検出し、当該パルス幅の変動を検出した場合には、当該受信した光信号の外部出力を所定の期間停止するパルス幅変動検出手段を備えている。なお、上記第１基準デジタル信号は、受信した光信号の立ち下がり直後に高レベルとなるデジタル信号であるエッジ検出信号の立ち上がり直後に高レベルとなるデジタル信号である第１基準パルスと、当該エッジ検出信号の立ち上がり直後に高レベルとなるデジタル信号であると共に、当該第１基準パルスとは高レベルの期間が異なる第２基準パルスと、の排他的論理和を示す信号であり、上記第２基準デジタル信号は、上記受信した光信号の立ち上がり直後に高レベルとなるデジタル信号である。
【００１９】
上記の構成によれば、本発明に係る受信機は、伝送された光信号を、既知のパルス幅を有するパルス列であって、第１のパルスと、当該第１のパルスよりもパルス幅が長い第２のパルスとを有するパルス列であるデジタル信号として受信する受信機である。なお、本発明に係る受信機が、ＩｒＤＡのＦＩＲ規格に準拠した方式により信号を受信する受信機である場合は、シングルパルスが第１のパルスに対応し、ダブルパルスが第２のパルスに対応する。
【００２０】
また、本発明に係る受信機は、パルス幅変動検出手段を備える。このパルス幅変動検出手段は、受信した光信号に発生するパルス幅の変動を検出した場合、当該受信した光信号の外部出力を所定の期間停止するものである。
【００２１】
上記の構成によれば、例えば受信機の受信特性の急激な変化により、光信号にパルス幅の変動が発生する場合には、当該光信号の外部出力自体を停止させる。そのため、本発明に係る受信機では、誤った信号を外部に送信する虞を大幅に低減させることができる。
【００２２】
また、上記パルス幅変動検出手段は、受信した光信号に基づいて、第１基準デジタル信号及び第２基準デジタル信号を生成し、これらの基準デジタル信号同士を比較することにより、当該受信した光信号に発生したパルス幅の変動を検出する処理を行うものである。
【００２３】
そのため、パルス幅の変動が発生するパルスが、上記パケットフォーマットで規定されるシングルパルス及びダブルパルスである場合は、上記の処理により、当該パケットフォーマットで規定されるシングルパルス及びダブルパルスに発生するパルス幅の変動を検出することができる。また、パルス幅の変動が発生するパルスが、上記パルスデータにおけるシングルパルス及びダブルパルスである場合は、上記の処理により、当該パルスデータにおけるシングルパルス及びダブルパルスに発生するパルス幅の変動を検出することができる。つまり、上記パケットフォーマットで規定されるシングルパルス及びダブルパルスに発生するパルス幅の変動は、上記パルスデータにおけるシングルパルスとダブルパルスとの正確な判別に支障をきたさない。結果、本発明に係る受信機では、誤った信号を外部に送信する虞をさらに低減させることができる。
【００２４】
従って、既知のパルス幅を２種類有する光信号によりデータ伝送を行う受信機において、誤った信号を外部に送信する虞を低減することが可能であるという効果を奏する。
【００２５】
また、本発明に係る受信機は、上記受信した光信号は、負論理のデジタル信号であり、上記パルス幅変動検出手段は、上記エッジ検出信号を生成し出力する開始エッジ検出手段と、上記開始エッジ検出手段が出力したエッジ検出信号に基づいて、上記第１基準デジタル信号を生成し出力する第１基準デジタル信号生成手段と、上記第２基準デジタル信号を生成し出力する第２基準デジタル信号生成手段と、上記第１基準デジタル信号と第２基準デジタル信号との論理積を示す信号の立ち上がり直後に高レベルとなるデジタル信号である停止信号を生成し出力する停止信号生成手段と、上記停止信号生成手段が出力した停止信号が高レベルである期間、上記受信した光信号の外部出力を停止する出力信号停止装置と、を備えることを特徴としている。
【００２６】
上記の構成によれば、開始エッジ検出手段は、受信した光信号の立ち下がり直後に高レベルとなるデジタル信号であるエッジ検出信号を出力し、第１基準デジタル信号生成手段は、当該エッジ検出信号に基づいて第１基準デジタル信号を出力する。一方、第２基準デジタル信号生成手段は、上記受信した光信号の立ち上がり直後に高レベルとなるデジタル信号である上記第２基準デジタル信号を出力する。ここで、第１基準デジタル信号は、開始エッジ検出手段が出力したエッジ検出信号の立ち上がり直後から高レベルとなるデジタル信号である第１基準パルスと、当該エッジ検出信号の立ち上がり直後から高レベルとなるデジタル信号であると共に、当該第１基準パルスとは高レベルの期間が異なる第２基準パルスと、の排他的論理和を示す信号とする。
【００２７】
そして、停止信号生成手段は、第１基準デジタル信号及び第２基準デジタル信号の論理積を求めることで、これらの基準デジタル信号同士の比較を行う。つまり、第１基準デジタル信号と第２基準デジタル信号との論理積を示す信号が高レベルとなる場合、即ち、第１基準デジタル信号と第２基準デジタル信号とが同時に出力される場合、停止信号生成手段は、当該論理積を示す信号の立ち上がり直後に高レベルとなるデジタル信号である停止信号を生成し出力する。これにより、上記第１基準デジタル信号における高レベルの期間が、パルス幅の変動が発生した光信号が立ち上がる期間と等しくなるように、第１基準パルス及び第２基準パルスにおける高レベルの期間を設定することで、停止信号生成手段では、当該パルス幅の変動を検出することが可能であることが分かる。
【００２８】
そして、出力信号停止装置は、停止信号生成手段が出力した停止信号が高レベルである期間、受信した光信号の外部出力を停止する。
【００２９】
なお、開始エッジ検出手段は、自身に入力されるデジタル信号の立ち下がりの直後に高レベルの信号を出力することが可能な構成でさえあればよい。そのため、開始エッジ検出手段は、周知の微分回路等を用いた非常に簡素かつシンプルな構成を採用することができる。同様の理由により、第２基準デジタル信号生成手段は、周知の微分回路等を用いた非常に簡素かつシンプルな構成を採用することができる。
【００３０】
また、第１基準デジタル信号生成手段及び停止信号生成手段については、自身に入力されるデジタル信号における高レベルの期間を、所定の期間に設定することが可能な構成でさえあればよい。そのため、第１基準デジタル信号生成手段及び停止信号生成手段は、周知の単安定マルチバイブレータ等を用いた非常に簡素かつシンプルな構成を採用することができる。
【００３１】
さらに、出力信号停止装置は、停止信号生成手段からの停止信号が高レベルの期間において、受信した光信号の外部出力を停止することが可能な構成でさえあればよい。そのため、出力信号停止装置は、論理回路及びインバータを組み合わせて構成することにより、簡素かつシンプルな構成により実現可能である。
【００３２】
従って、パルス幅変動検出手段を構成する上記の部材はいずれも、周知の回路により簡素かつシンプルな構成により実現可能である。
【００３３】
また、本発明に係る受信機は、上記第１基準パルスのパルス幅は、上記第２基準パルスのパルス幅よりも短いと共に、上記第１のパルスのパルス幅よりも長く、上記第２基準パルスのパルス幅は、上記第２のパルスのパルス幅よりも短いことを特徴としている。
【００３４】
上記の構成によれば、第１基準パルスと第２基準パルスとの排他的論理和を示す信号は、第１のパルスの立ち上がりから第２のパルスの立ち上がりまでの間において高レベルの期間を有する信号となる。第１基準パルス及び第２基準パルスをこうして設定することにより、本発明に係る受信機では、第１のパルスに発生するパルス太りと、第２のパルスに発生するパルス細りとを同時に検出することが可能となる。
【００３５】
また、本発明に係る受信機は、上記停止信号のパルス幅は、上記受信した光信号の１周期に対応するパルス幅よりも長いことを特徴としている。
【００３６】
上記の構成によれば、受信した光信号の１周期に対応するパルス幅よりも長くすることにより、パルス幅の変動が発生している光信号の外部出力を、より確実に停止することが可能である。
【００３７】
また、本発明に係る受信機は、上記第１基準デジタル信号生成手段は、単安定マルチバイブレータを含んで構成され、上記単安定マルチバイブレータは、上記第１基準デジタル信号のパルス幅を調整するための、可変電流供給手段を備えることを特徴としている。
【００３８】
上記の構成によれば、可変電流供給手段により第１基準デジタル信号のパルス幅を調整することができるため、設計変更を行うことなく、第１基準デジタル信号のパルス幅を適宜制御することができる。
【００３９】
また、本発明に係る受信機は、上記第１基準デジタル信号生成手段は、単安定マルチバイブレータを含んで構成され、上記単安定マルチバイブレータは、比較器を備え、上記比較器の反転入力端には、バンドギャップ電圧源からの電圧が印加されていることを特徴としている。
【００４０】
上記の構成によれば、第１基準デジタル信号を出力する、第１基準デジタル信号生成手段の単安定マルチバイブレータの比較器の反転入力端には、バンドギャップ電圧源からの電圧が印加されている。そのため、当該比較器の反転入力端には、電源電圧及び温度に依存することのない電圧を印加することができる。従って、本発明に係る受信機自身が使用される環境の変化に起因する、第１基準デジタル信号のパルス幅の変動を抑制することができる。
【００４１】
また、本発明に係る電子機器は、上記のいずれかの受信機を備え、当該受信機により、伝送された光信号を受信するものである。
【００４２】
上記の構成によれば、本発明に係る受信機を備える電子機器では、受信機の後段に誤った信号を送信してしまう虞を低減できる。例えば、本発明に係る電子機器の後段に、受信機を制御するための制御システムが接続されている場合は、当該制御システムに、誤った信号を送信する虞を低減することが可能となる。これにより、当該制御システムでは、受信機を適切に制御することができなくなってしまう虞を低減することが可能となり、電子機器全体においては、受信エラーが発生してしまう虞を低減することが可能となる。
【発明の効果】
【００４３】
以上のとおり、本発明に係る受信機は、伝送された光信号を、既知のパルス幅を有する第１のパルスと、既知のパルス幅を有し、かつ、当該第１のパルスよりもパルス幅が長い第２のパルスと、を有するパルス列であるデジタル信号として受信する受信機であって、上記受信した光信号に基づいて、第１基準デジタル信号及び第２基準デジタル信号を生成し、これらの基準デジタル信号同士を比較することにより、当該受信した光信号に発生したパルス幅の変動を検出し、当該パルス幅の変動を検出した場合には、当該受信した光信号の外部出力を所定の期間停止するパルス幅変動検出手段を備える構成である。なお、上記第１基準デジタル信号は、受信した光信号の立ち下がり直後に高レベルとなるデジタル信号であるエッジ検出信号の立ち上がり直後に高レベルとなるデジタル信号である第１基準パルスと、当該エッジ検出信号の立ち上がり直後に高レベルとなるデジタル信号であると共に、当該第１基準パルスとは高レベルの期間が異なる第２基準パルスと、の排他的論理和を示す信号であり、上記第２基準デジタル信号は、上記受信した光信号の立ち上がり直後に高レベルとなるデジタル信号である。さらに、本発明に係る受信機は、上記第１基準パルスのパルス幅は、上記第２基準パルスのパルス幅よりも短いと共に、上記第１のパルスのパルス幅よりも長く、上記第２基準パルスのパルス幅は、上記第２のパルスのパルス幅よりも短い構成である。
【００４４】
従って、既知のパルス幅を２種類有する光信号によりデータ伝送を行う受信機において、誤った信号を外部に送信する虞を低減することが可能であるという効果を奏する。さらに、本発明に係る受信機では、第１のパルスに発生するパルス太りと、第２のパルスに発生するパルス細りとを同時に検出することが可能となる。
【発明を実施するための最良の形態】
【００４５】
本発明の一実施形態について図１〜図１２に基づいて説明すると以下の通りである。
【００４６】
図１は、本発明に係る受信機の構成を示すブロック図である。
【００４７】
図１に示す光受信機（受信機）１は、受信装置１１、及びパルス幅監視装置（パルス幅変動検出手段）１２を備える構成である。なお、パルス幅監視装置１２の後段には例えば、アプリケーション・プロセッサ、ＵＡＲＴ等の図示しない制御システムが接続される。
【００４８】
受信装置１１は、例えば図示しない送信機から送信された信号を受信して、パルス幅監視装置１２に出力する。
【００４９】
ここで、受信装置１１としては例えば、ＩｒＤＡのＦＩＲ規格に準拠したＩｒＤＡ通信デバイスが好適に用いられる。そして、受信装置１１がＩｒＤＡ通信デバイスである場合、受信装置１１が受信する信号は例えば、４値ＰＰＭ変調方式による変調が行われた光信号である。
【００５０】
但し、受信装置１１として好適に用いられる装置は、上記に限定されるものではない。即ち、受信装置１１は、光信号を、既知のパルス幅を有するパルス列であって、互いにパルス幅が異なる２種類のパルスを有するパルス列であるデジタル信号として受信する装置であれば特に限定されない。こうした受信装置１１としては例えば、１６値ＰＰＭ変調方式による変調が行われた光信号を受信する装置が挙げられる。
【００５１】
パルス幅監視装置１２は、受信装置１１からの信号に基づいて、以下の処理を行うものである。
【００５２】
即ち、パルス幅監視装置１２は、受信装置１１からの信号に基づいて、第１基準デジタル信号及び第２基準デジタル信号という２種類の基準デジタル信号を生成し、これらの基準デジタル信号同士を比較する。そして、その比較結果から、受信装置１１からの信号に発生したパルス幅の変動を検出する。当該パルス幅の変動を検出した場合、パルス幅監視装置１２は、後段の回路、例えば、上記制御システムへの外部出力を停止する。パルス幅監視装置１２に関する詳細な説明については、後述する。
【００５３】
なお、パルス幅監視装置１２は、受信装置１１からの信号に発生するパルス幅の変動を検出しない場合、上記後段の回路に対し、受信装置１１からの信号をそのまま出力する。
【００５４】
本発明に係るパルス幅変動検出手段の構成について、図２に基づいて説明する。
【００５５】
なお、ここで本発明に係るパルス幅変動検出手段は、既知のパルス幅を有するパルス列であって、互いにパルス幅が異なる２種類のパルスを有するパルス列であるデジタル信号、即ち、後述する入力信号ａ１を受信する。本願では、本発明の説明をより好適に行うため、当該２種類のパルスのうち、パルス幅が短い方のパルスを「第１のパルス」と称し、パルス幅が長い方のパルスを「第２のパルス」と称する。即ち、第１のパルス及び第２のパルスは、共に既知のパルス幅を有するパルスであるが、第２のパルスのパルス幅は、第１のパルスのパルス幅よりも長い。なお、本発明に係るパルス幅変動検出手段が、ＩｒＤＡのＦＩＲ規格に準拠したＩｒＤＡ通信デバイスからの信号を受信する場合は、シングルパルスが第１のパルスに対応し、ダブルパルスが第２のパルスに対応する。
【００５６】
また、本願では、一例として、入力信号ａ１の周期が５００（ｎｓｅｃ）であり、第１のパルスのパルス幅に対応する期間が１２５（ｎｓｅｃ）であり、第２のパルスのパルス幅に対応する期間が２５０（ｎｓｅｃ）であるものとして説明を行う。
【００５７】
さらに、ここでは、入力信号ａ１が負論理の信号であるものとして説明を行う。
【００５８】
図２は、パルス幅監視装置１２の構成を示すブロック図である。
【００５９】
図２に示すパルス幅監視装置１２は、開始エッジ検出回路（開始エッジ検出手段）２０、基準パルス生成回路（第１基準デジタル信号生成手段）２１、終了エッジ検出回路（第２基準デジタル信号生成手段）２２、停止信号生成回路（停止信号生成手段）２３、及び出力信号停止装置２４を備える構成である。
【００６０】
開始エッジ検出回路２０には、受信装置１１からの入力信号ａ１が入力される。そして、開始エッジ検出回路２０は、入力信号ａ１の立ち下がりエッジを検出するエッジ検出信号ａ３を生成し、当該エッジ検出信号ａ３を基準パルス生成回路２１に出力する。なお、ここで、信号の立ち下がりエッジとは、当該信号におけるパルスの立ち下がりの瞬間を意味する。
【００６１】
基準パルス生成回路２１は、開始エッジ検出回路２０の後段に接続されるものである。この基準パルス生成回路２１は、エッジ検出信号ａ３に基づいて基準パルス（第１基準デジタル信号）ｃ４を生成し、当該基準パルスｃ４を停止信号生成回路２３に出力する。
【００６２】
終了エッジ検出回路２２は、開始エッジ検出回路２０と並列に接続されるものであり、当該開始エッジ検出回路２０と同様に、入力信号ａ１が入力される。終了エッジ検出回路２２は、入力信号ａ１の立ち上がりエッジを検出するエッジ検出信号ｂ３を生成し、当該エッジ検出信号ｂ３を停止信号生成回路２３に出力する。なお、このエッジ検出信号ｂ３は、本発明に係る第２基準デジタル信号である。また、ここで、信号の立ち上がりエッジとは、当該信号におけるパルスの立ち上がりの瞬間を意味する。
【００６３】
停止信号生成回路２３は、基準パルス生成回路２１及び終了エッジ検出回路２２の後段に接続されるものである。この停止信号生成回路２３は、基準パルスｃ４及びエッジ検出信号ｂ３に基づいて、即ち、基準パルスｃ４とエッジ検出信号ｂ３とを比較することで、停止信号ｄ２を生成し、当該停止信号ｄ２を出力信号停止装置２４に出力する。
【００６４】
出力信号停止装置２４は、開始エッジ検出回路２０及び終了エッジ検出回路２２と同様に、入力信号ａ１が入力される。さらに、出力信号停止装置２４は、停止信号生成回路２３が生成した停止信号ｄ２が入力される。出力信号停止装置２４は、停止信号ｄ２に応じて、入力信号ａ１をそのまま上記後段の回路に出力する状態と、入力信号ａ１の当該後段の回路への出力を所定の期間停止させる状態とを切り替える。ここでは、出力信号停止装置２４が出力する信号をｅとする。
【００６５】
ここからは、図３〜図１０に基づいて、上記パルス幅監視装置を構成する各部材の構成及び動作について、より詳細に説明する。
【００６６】
図３（ａ）は、開始エッジ検出回路２０の構成例を示す回路図である。また、図３（ｂ）〜（ｄ）は、開始エッジ検出回路２０を通過する信号の波形を示すグラフである。なお、図３（ｂ）〜（ｄ）に示すグラフはいずれも、縦軸が信号のレベルであり、横軸が時間である。
【００６７】
図３（ａ）に示すとおり、開始エッジ検出回路２０は、コンデンサ３１、抵抗３２、及びインバータ３３を備える構成である。コンデンサ３１の一端は、受信装置１１に接続される。コンデンサ３１の他端は、インバータ３３の入力端に接続される。インバータ３３の出力端は、基準パルス生成回路２１に接続される。また、抵抗３２の一端は、コンデンサ３１の他端とインバータ３３の入力端との間である接続点３４に接続され、抵抗３２の他端は、駆動電圧源（図３（ａ）の「電源電圧」参照）に接続される。
【００６８】
開始エッジ検出回路２０の、コンデンサ３１及び抵抗３２は、一般的な微分回路を構成する。また、図３（ｂ）に示す波形を有する入力信号ａ１は、パルスの立ち上がり及び立ち下がりの瞬間において、非常に高い周波数成分を有している。このため、入力信号ａ１の立ち下がりの瞬間において、接続点３４における電圧は、コンデンサ３１及び抵抗３２の微分作用により、ハイレベルから、ローレベルへと急激に変化する。なお、本願では、ハイレベルは、本発明に係る各部材における電源電圧（例えば、開始エッジ検出回路２０の場合は、上記駆動電圧源の電圧）のレベルであり、ローレベルは、グランドレベルであるものとする。
【００６９】
そしてその後、入力信号ａ１は、定常的にローレベルとなるため、接続点３４における電圧は、ローレベルからハイレベルへと徐々に上昇する。
【００７０】
一方、入力信号ａ１の立ち上がりの瞬間において、接続点３４における電圧は、上記微分作用により、ハイレベルを超える電圧へと急激に変化する。このとき、接続点３４にはハイレベルを超える電圧が発生するが、入力信号ａ１は、定常的にハイレベルとなっている。そのため、接続点３４における電圧は、ハイレベルを超える電圧からハイレベルへと徐々に降下する。
【００７１】
以上の動作により、入力信号ａ１は、接続点３４において、図３（ｃ）に示す波形を有する信号ａ２に変換される。
【００７２】
そして、信号ａ２を、インバータ３３を介して出力することにより、開始エッジ検出回路２０は、図３（ｄ）に示す波形を有するエッジ検出信号ａ３を出力する。即ち、インバータ３３は、信号ａ２を、自身が有する所定の閾値（通常は、ローレベル以上、かつ、ハイレベル以下の電圧値）と比較する。そして、信号ａ２のレベルが当該閾値以上であればローレベルを出力し、信号ａ２のレベルが当該閾値未満であればハイレベルを出力する。これにより、開始エッジ検出回路２０では、信号ａ２を、インバータ３３を介して出力することにより、図３（ｄ）に示す波形を有するエッジ検出信号ａ３を生成し、出力する。開始エッジ検出回路２０は、生成したエッジ検出信号ａ３を基準パルス生成回路２１に出力する。
【００７３】
なお、ここでエッジ検出信号ａ３は、入力信号ａ１の立ち下がりの瞬間よりも若干遅延して、電圧がローレベルからハイレベルへと上昇する信号となる。当該遅延時間は、コンデンサ３１の静電容量、及び抵抗３２の抵抗値に応じてわずかに調整が可能であるが、概ね５（ｎｓｅｃ）程度の時間となる。
【００７４】
図４（ａ）は、基準パルス生成回路２１の構成例を示すブロック図である。また、図４（ｂ）〜（ｅ）は、基準パルス生成回路２１を通過する信号の波形を示すグラフである。なお、図４（ｂ）〜（ｅ）に示すグラフはいずれも、縦軸が信号のレベルであり、横軸が時間である。
【００７５】
基準パルス生成回路２１は、ワンショット回路４１、４２の並列回路の各出力がＥＸＯＲ（排他的論理和）回路４３の入力端に接続される構成である。ＥＸＯＲ（排他的論理和）回路４３の出力端は、停止信号生成回路２３に接続される。
【００７６】
基準パルス生成回路２１に入力された、図４（ｂ）に示す波形を有するエッジ検出信号ａ３は、ワンショット回路４１、４２に入力される。ワンショット回路４１は、エッジ検出信号ａ３の立ち上がり直後にハイレベルとなるパルスであって、ハイレベルである期間がｔ１である、図４（ｃ）に示す波形を有するパルス信号（第１基準パルス）ｃ２を生成し、出力する。ワンショット回路４２は、上記エッジ検出信号ａ３の立ち上がり直後にハイレベルとなるパルスであって、ハイレベルである期間がｔ２である、図４（ｄ）に示す波形を有するパルス信号（第２基準パルス）ｃ３を生成し、出力する。なお、ここで、上記期間ｔ１と期間ｔ２とは、互いに異なる期間とする。
【００７７】
ワンショット回路４１から出力されたパルス信号ｃ２、及びワンショット回路４２から出力されたパルス信号ｃ３は、ＥＸＯＲ回路４３に入力される。ＥＸＯＲ回路４３は、パルス信号ｃ２とパルス信号ｃ３との排他的論理和を示す、図４（ｅ）に示す波形を有するパルス信号を、基準パルスｃ４として生成し、停止信号生成回路２３に出力する。
【００７８】
ここで、ワンショット回路において好適である構成について、図５〜図７に基づいて説明する。
【００７９】
図５は、本発明において好適に用いられるワンショット回路の構成を示す回路図である。
【００８０】
図５に示すワンショット回路５０は、トランジスタ５１、電流源５２、コンデンサ５３、基準電圧源５４、比較器５５、及びインバータ５６を備える、いわゆる、単安定マルチバイブレータ回路（モノステーブル・マルチバイブレータ）である。トランジスタ５１のベース端子は、開始エッジ検出回路２０のインバータ３３（図３参照）の出力端に接続される。トランジスタ５１のコレクタ端子は、電流源５２に接続される。トランジスタ５１のエミッタ端子は、接地される。トランジスタ５１のコレクタ端子と、電流源５２との間には、比較器５５の非反転入力端が接続される。コンデンサ５３の一端は、上記トランジスタ５１のコレクタ端子と電流源５２との間の後段、かつ、比較器５５の非反転入力端の前段に接続される。コンデンサ５３の他端は、トランジスタ５１のエミッタ端子とその接地面との間に接続される。基準電圧源５４の正極側の端子は、比較器５５の反転入力端に接続され、基準電圧源５４の負極側の端子は、接地される。比較器５５の出力端は、インバータ５６の入力端に接続される。インバータ５６の出力端は、ＥＸＯＲ回路４３（図４参照）の入力端に接続される。
【００８１】
トランジスタ５１のベース端子にパルス信号（例えば、ワンショット回路４１の場合は、エッジ検出信号ａ３）が入力されると、トランジスタ５１は、入力された信号がハイレベルの間のみ導通状態となる。このときコンデンサ５３は、自身が蓄積する電荷を、トランジスタ５１を介して放電する。またこのとき、コンデンサ５３が接続される電源ラインは、グランドレベルとなり、比較器５５の非反転入力端に印加される電圧は０となる。一方、比較器５５の反転入力端には、基準電圧源５４の基準電圧ｖｒｅｆ１が印加される。結果、比較器５５の非反転入力端の電圧は、比較器５５の反転入力端の電圧未満となるため、比較器５５の出力はローレベルとなる。
【００８２】
次に、上記トランジスタ５１のベース端子に入力される信号がハイレベルからローレベルへと変化すると、トランジスタ５１は非導通状態となる。このとき、トランジスタ５１のコレクタ端子には、電流源５２からの電流が供給される。そして、これにより、コンデンサ５３では、電流源５２による充電が行われる。またこのとき、コンデンサ５３が接続される電源ラインの電圧は徐々に上昇し、これに伴い、比較器５５の非反転入力端に印加される電圧は徐々に上昇する。そして、比較器５５の非反転入力端に印加される電圧が、基準電圧ｖｒｅｆ１の電圧以上となると、比較器５５の出力はハイレベルに変化する。
【００８３】
なお、比較器５５の出力がローレベルである期間ｔは、以下の数式（１）により、設定可能である。
【００８４】
ｔ＝（Ｃ・ｖｒｅｆ１）／Ｉａ  （ｎｓｅｃ）                    ・・・（１）
（なお、Ｃ：コンデンサ５３の静電容量、ｖｒｅｆ１：基準電圧源５４の基準電圧値、Ｉａ：トランジスタ５１のコレクタ端子に供給される電流値）
以上の動作により得られる比較器５５の出力は、インバータ５６を介して出力される。例えば、ワンショット回路４１の場合、インバータ５６が出力する信号は、図４（ｃ）に示す信号ｃ２である。
【００８５】
結果として、ワンショット回路５０は、トランジスタ５１のベース端子に入力されるパルス信号に基づいて、当該信号の立ち上がり直後にハイレベルとなるパルスであって、ハイレベルである期間がｔであるパルス信号を生成する。
【００８６】
このワンショット回路５０を、図４（ａ）に示すワンショット回路４１として用いる場合は、上記期間ｔが、ワンショット回路４１が出力するパルス信号ｃ２がハイレベルである期間ｔ１に該当する。また、このワンショット回路５０を、図４（ａ）に示すワンショット回路４２として用いる場合は、上記期間ｔが、ワンショット回路４２が出力するパルス信号ｃ３がハイレベルである期間ｔ２に該当する。さらに、このワンショット回路５０を、後述する図９に示すワンショット回路９１として用いる場合は、上記期間ｔが、ワンショット回路９１が出力する停止信号ｄ２がハイレベルである期間ｔ３に該当する。
【００８７】
図６は、本発明において好適に用いられるワンショット回路の別の構成を示す回路図である。
【００８８】
図６に示すワンショット回路６０は、図５に示すワンショット回路５０の構成において、トリミング回路（可変電流供給手段）６１をさらに備える構成である。
【００８９】
トリミング回路６１は、図６に示すとおり、電流源６３とスイッチＤｏ［０］との直列回路、電流源６４とスイッチＤｏ［１］との直列回路、及び電流源６５とスイッチＤｏ［２］との直列回路を、互いに並列に接続した回路を、電流源５２の一端から他端へと接続して構成される。なお、電流源６３とスイッチＤｏ［０］との直列回路、電流源６４とスイッチＤｏ［１］との直列回路、及び電流源６５とスイッチＤｏ［２］との直列回路はいずれも、スイッチ側が、トランジスタ５１のコレクタ端子に接続され、電流源６３〜６５側が、駆動電圧源（図６の「電源電圧」参照）に接続される。
【００９０】
ここで、電流源６３〜６５の電流値は、例えば以下の関係を有する。
【００９１】
（電流源６４の電流値）＝（電流源６３の電流値）・２
（電流源６５の電流値）＝（電流源６３の電流値）・４
そして、ワンショット回路６０では、電流源６３〜６５に直列に接続されるスイッチＤｏ［０］〜Ｄｏ［２］のオン／オフの切り替えに応じて、トランジスタ５１のコレクタ端子に供給する電流値を適宜変更することができる。
【００９２】
これにより、ワンショット回路６０では、トランジスタ５１のコレクタ端子に供給する電流値を適宜変更することで、設計変更を行うことなく、比較器５５の出力がローレベルである期間ｔを制御することが可能となるため、より柔軟なシステム設計が可能となる。
【００９３】
なお、ワンショット回路６０において、電流源５２の電流値をＩ１、電流源６３の電流値をＩ２とすると、比較器５５の出力がローレベルである期間ｔ´は、以下の数式（２）により、設定可能である。
【００９４】
ｔ´＝（Ｃ・ｖｒｅｆ１）／（Ｉ１＋ｎ・Ｉ２）  （ｎｓｅｃ）      ・・・（２）
即ち、この場合、上記スイッチＤｏ［０］〜Ｄｏ[２]のオン／オフの切り替えは、上記数式（２）の変数「ｎ」の数値変更を意味していると言える。
【００９５】
因みに、図６に示すワンショット回路６０では、電流源として、電流値が上記の関係を有する電流源６３〜６５を用いることで、トランジスタ５１のコレクタ端子に供給する電流値を、８値（３ビット）の変数として制御しているが、これに限定されない。即ち、図６に示す形態に係るワンショット回路では、ワンショット回路６０のトランジスタ５１に対応するトランジスタのコレクタ端子に供給する電流値を、８値以外の変数として制御してもよい。なお、当該変数が多いほどに、図６に示す形態に係るワンショット回路では、自身が生成する基準パルスのハイレベルの期間を、精緻に設定することができる。
【００９６】
図７は、本発明において好適に用いられるバンドギャップ電圧源の構成を示す回路図である。
【００９７】
図７に示すバンドギャップ電圧源７０は、図５に示すワンショット回路５０、図６に示すワンショット回路６０における基準電圧源５４として、基準電圧ｖｒｅｆ１を出力するためのものである。バンドギャップ電圧源７０は、基準電圧源５４として用いることにより、温度変化に関係なく、基準電圧ｖｒｅｆ１として、概ね１．２５Ｖの電圧を発生することができるものである。
【００９８】
図７に示すバンドギャップ電圧源７０には、ＰＮＰ型のＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタＱＰ１〜ＱＰ３が設けられる。トランジスタＱＰ１のベース端子、トランジスタＱＰ２のベース端子、及びトランジスタＱＰ３のベース端子は、互いに接続される。トランジスタＱＰ１〜ＱＰ３のエミッタ端子はいずれも、電源ラインに接続される。トランジスタＱＰ１のベース端子はさらに、トランジスタＱＰ１自身のコレクタ端子に接続される。
【００９９】
また、図７に示すバンドギャップ電圧源７０には、ＮＰＮ型のＭＯＳ電界効果トランジスタＱＮ１、ＱＮ２が設けられる。トランジスタＱＮ１のベース端子及びトランジスタＱＮ２のベース端子は、互いに接続される。トランジスタＱＮ１のエミッタ端子は、接地される。トランジスタＱＮ２のエミッタ端子は、抵抗Ｒ０を介して接地される。トランジスタＱＮ２のベース端子はさらに、トランジスタＱＮ２自身のコレクタ端子に接続される。トランジスタＱＮ１のコレクタ端子は、トランジスタＱＰ１のコレクタ端子に接続される。トランジスタＱＮ２のコレクタ端子は、トランジスタＱＰ２のコレクタ端子に接続される。
【０１００】
また、図７に示すバンドギャップ電圧源７０には、ＮＰＮ型のＭＯＳ電界効果トランジスタＱＮ３が設けられる。トランジスタＱＮ３のコレクタ端子は、トランジスタＱＰ３のコレクタ端子に接続される。トランジスタＱＮ３のコレクタ端子はさらに、トランジスタＱＮ３自身のベース端子と接続される。トランジスタＱＮ３のエミッタ端子は、抵抗Ｒ１を介して接地される。
【０１０１】
そして、図７に示すバンドギャップ電圧源７０は、トランジスタＱＰ３のコレクタ端子と、トランジスタＱＮ３のコレクタ端子との間に、出力端子７１が設けられる。この出力端子７１は、図５に示すワンショット回路５０または図６に示すワンショット回路６０における、基準電圧源５４の正極側の端子に対応する。
【０１０２】
一般的に、モノリシックＩＣを用いて、ＰＴＡＴ（ｐｒｏｐｏｒｔｉｏｎａｌ  ｔｏ  ａｂｓｏｌｕｔｅ  ｔｅｍｐｅｒａｔｕｒｅ）電流を発生することは容易である。
【０１０３】
ＰＴＡＴ電流Ｉｒｅｆ１は、以下の数式（３）・（４）により表される。
【０１０４】
Ｉｒｅｆ１= Ｖｔ・（ｌｎ  Ｎ）／Ｒ０                          ・・・（３）
Ｖｔ＝ｋ・Ｔ／ｑ                                              ・・・（４）
（なお、ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の素電荷、Ｎ：トランジスタＱＰ１、ＱＮ１と、トランジスタＱＰ２、ＱＮ２とのサイズ比）
ここで、基準電圧ｖｒｅｆ１を、「ｖｒｅｆ１＝Ｒ１・Ｉｒｅｆ１＋Ｖｂｅ」によって構成すると、基準電圧ｖｒｅｆ１は、以下の数式（５）により表される。
【０１０５】
ｖｒｅｆ１＝Ｒ１・Ｖｔ・（ｌｎ  Ｎ）／Ｒ０＋Ｖｂｅ              ・・・（５）
また、温度係数は、以下の数式（６）〜（９）により表される。
【０１０６】
（∂ｖｒｅｆ１／∂Ｔ）＝｛Ｒ１・Ｖｔ・（ｌｎ  Ｎ）／Ｒ０｝／Ｔ＋（∂Ｖｂｅ／∂Ｔ）                                                              ・・・（６）
（∂ｖｒｅｆ１／∂Ｔ）／ｖｒｅｆ１＝Ａ・（１／Ｔ）＋Ｂ・（∂Ｖｂｅ／∂Ｔ）／Ｖｂｅ                                                              ・・・（７）
Ａ＝｛Ｒ１・Ｖｔ・（ｌｎ  Ｎ）／Ｒ０｝／ｖｒｅｆ１              ・・・（８）
Ｂ＝Ｖｂｅ／ｖｒｅｆ１                                          ・・・（９）
ここで、数式（７）においては、（１／Ｔ）が正である。一方、通常、数式（７）においては、（∂Ｖｂｅ／∂Ｔ）／Ｖｂｅが負である。このため、Ａの値を上記の数式（８）により、Ｂの値を上記の数式（９）により、調整することで、温度係数は、０に近づけることが可能である。
【０１０７】
そして、温度係数が０に漸近した場合、基準電圧ｖｒｅｆ１の電圧は、概ね１．２５Ｖとなる。この基準電圧ｖｒｅｆ１は、本発明に係る各種ワンショット回路における基準電圧として用いられる。
【０１０８】
これにより、基準電圧源として、上記のバンドギャップ電圧源を適用する場合は、電源電圧及び温度に依存することなく基準電圧を設定することができるため、本発明に係る受信機が使用される環境の変化に起因する、基準パルスのパルス幅の変動を抑制することができる。
【０１０９】
図８（ａ）は、終了エッジ検出回路２２の構成例を示す回路図である。また、図８（ｂ）〜（ｄ）は、終了エッジ検出回路２２を通過する信号の波形を示すグラフである。なお、図８（ｂ）〜（ｄ）に示すグラフはいずれも、縦軸が信号のレベルであり、横軸が時間である。
【０１１０】
図８（ａ）に示すとおり、終了エッジ検出回路２２は、図３（ａ）に示す開始エッジ検出回路２０の構成において、抵抗３２の他端が接地される構成である。抵抗３２の他端は、駆動電圧源には接続されていない。また、図８（ａ）に示す終了エッジ検出回路２２において、インバータ３３の後段には、インバータ３５がさらに設けられている。
【０１１１】
なお、図８（ａ）に示す終了エッジ検出回路２２におけるコンデンサ３１の一端は、受信装置１１に接続されており、インバータ３３の出力端は、インバータ３５の入力端に接続されており、インバータ３５の出力端は、停止信号生成回路２３に接続されている。
【０１１２】
終了エッジ検出回路２２は、開始エッジ検出回路２０と同様に入力信号ａ１（図８（ｂ）参照）が入力される。そして、終了エッジ検出回路２２では、開始エッジ検出回路２０と同様の動作が為される。
【０１１３】
ここで、抵抗３２の他端が接地されているため、終了エッジ検出回路２２の接続点３４は、通常、グランドレベル、即ち、ローレベルに保持されることとなる。そのため、接続点３４において得られる信号ｂ２は、図８（ｃ）に示す波形を有する信号となる。そして、信号ｂ２を、インバータ３３およびインバータ３５を介して出力することで信号ｂ２を２度論理反転させ、終了エッジ検出回路２２は、図８（ｄ）に示す波形を有するエッジ検出信号ｂ３を生成する。そして、終了エッジ検出回路２２は、エッジ検出信号ｂ３を停止信号生成回路２３に出力する。
【０１１４】
なお、ここで、エッジ検出信号ｂ３は、入力信号ａ１の立ち上がりの瞬間よりも若干遅延して、電圧がローレベルからハイレベルへと上昇する信号となる。当該遅延時間は、コンデンサ３１の静電容量、及び抵抗３２の抵抗値に応じてわずかに調整が可能であるが、概ね５（ｎｓｅｃ）程度の時間となる。
【０１１５】
図９は、停止信号生成回路２３の構成例を示す回路図である。
【０１１６】
図９に示す停止信号生成回路２３は、ＡＮＤ（論理積）回路９０、ワンショット回路９１を備える構成である。
【０１１７】
ＡＮＤ回路９０は、一方の入力端が基準パルス生成回路２１の出力に接続され、他方の入力端が終了エッジ検出回路２２の出力に接続され、出力端がワンショット回路９１に接続される。そして、ＡＮＤ回路９０は、基準パルス生成回路２１が出力する基準パルスｃ４及び終了エッジ検出回路２２が出力するエッジ検出信号ｂ３が入力されると、これらの論理積を示す信号ｄ１を生成し、ワンショット回路９１に出力する。
【０１１８】
ワンショット回路９１は例えば、図５に示すワンショット回路５０、図６に示すワンショット回路６０と同一の構成を有する回路である。また、当然ワンショット回路９１は、バンドギャップ電圧源７０を有する構成であってもよい。そのため、ここでは、ワンショット回路９１についての詳細な説明については、省略する。ワンショット回路９１は、ＡＮＤ回路９０から出力される信号ｄ１の立ち上がり直後にハイレベルとなるパルスであって、ハイレベルである期間がｔ３である、停止信号ｄ２を生成する。なお、停止信号ｄ２の波形については、図１１を参照されたい。ワンショット回路９１は、停止信号ｄ２を、図１０に示す出力信号停止装置２４に出力する。
【０１１９】
図１０は、出力信号停止装置２４の構成例を示す回路図である。
【０１２０】
図１０に示す出力信号停止装置２４は、インバータ１００、ＮＡＮＤ（否定論理積）回路１０１、及びインバータ１０２を備える構成である。
【０１２１】
インバータ１００の入力端は、停止信号生成回路２３の出力に接続される。インバータ１００の出力端は、ＮＡＮＤ回路１０１の一方の入力端に接続される。ＮＡＮＤ回路１０１の他方の入力端は、受信装置１１に接続される。ＮＡＮＤ回路１０１の出力端は、インバータ１０２の入力端に接続される。インバータ１０２の出力端は、後段の回路（例えば、図１０に示す後段のシステム）に接続される。
【０１２２】
ＮＡＮＤ回路１０１には、停止信号ｄ２が、インバータ１００を介して入力されると共に、入力信号ａ１が入力される。そして、ＮＡＮＤ回路１０１は、インバータ１００を通過した停止信号ｄ２と入力信号ａ１とが入力されると、これらの否定論理積を示す信号を生成し、インバータ１０２を介して出力する。なお、インバータ１０２から出力された信号は、信号ｅとなる。
【０１２３】
これにより、出力信号停止装置２４は、停止信号ｄ２がローレベルである間、入力信号ａ１の波形とインバータ１０２から出力された信号ｅの波形とが同一となる。一方、出力信号停止装置２４は、停止信号ｄ２がハイレベルである間、入力信号ａ１の波形に関わらず、インバータ１０２から出力された信号ｅの波形がハイレベルに保持される。
【０１２４】
以上の構成を有する本発明に係るパルス幅変動検出手段の、具体的な動作原理を説明するタイミングチャートを図１１に示す。なお、図１１に示すタイミングチャートにおいて、縦軸は、信号のレベルであり、横軸は、時間（期間）である。以下では、本発明に係るパルス幅変動検出手段が、パルス幅の変動を検出し、外部出力を停止するまでの動作原理について説明を行う。
【０１２５】
図１１に示す入力信号ａ１は、４値ＰＰＭ変調方式による変調が行われた光信号である。この場合、入力信号ａ１は、第１のパルスＮ１であって、かつパルス位置がそれぞれ異なる、「００」、「０１」、「１０」、及び「１１」という４種類のパルス（但し、ここでは便宜上、入力信号ａ１が「１０」を除く３種類のパルスからなっているものとする）を有することとなる。ここで、入力信号ａ１において、「１１」のパルスの次に「００」のパルスが出力される部分では、「１１」のパルスにおける第１のパルスＮ１と、「００」のパルスにおける第１のパルスＮ１とが隣接することで、第２のパルスＮ２が発生する。
【０１２６】
図１１に示すエッジ検出信号ａ３は、入力信号ａ１の立ち下がりエッジを検出する。具体的に、エッジ検出信号ａ３は、入力信号ａ１の立ち下がり直後において、わずかの期間ハイレベルとなる信号となる。
【０１２７】
図１１に示すワンショット回路４１の出力ｃ２は、エッジ検出信号ａ３の立ち上がり直後にハイレベルとなるパルスである。また、ワンショット回路４１の出力ｃ２がハイレベルに保持される期間はｔ１である。
【０１２８】
なお、図１１に示すワンショット回路４１の出力ｃ２では、期間ｔ１として、期間ｔａ及びｔｂという２種類の期間を採用している。これは、ワンショット回路４１として、図６に示すワンショット回路６０を用いて、上述した要領で、期間ｔ１を制御することで為し得る。但し、期間ｔ１としては、１種類の期間のみを採用しても当然構わないし、３種類以上の期間を採用しても構わない。
【０１２９】
また、上記期間ｔ１は、第１のパルスＮ１のパルス幅に対応する期間よりも長く、後述する期間ｔ２よりも短い期間であるのが好適である。上述したとおり、第１のパルスＮ１のパルス幅に対応する期間は、１２５（ｎｓｅｃ）である。そのため、上記期間ｔ１としては例えば、期間ｔａを、第１のパルスＮ１のパルス幅に対応する期間の１．２倍に相当する１５０（ｎｓｅｃ）とし、期間ｔｂを、期間ｔａよりも若干長い１６０（ｎｓｅｃ）とすればよい。
【０１３０】
図１１に示すワンショット回路４２の出力ｃ３は、エッジ検出信号ａ３の立ち上がり直後にハイレベルとなるパルスである。また、ワンショット回路４２の出力ｃ３がハイレベルに保持される期間はｔ２である。
【０１３１】
なお、図１１に示すワンショット回路４２の出力ｃ３では、ワンショット回路４１の出力ｃ２と同様に、期間ｔ２として、期間ｔｃ及びｔｄという２種類の期間を採用しているが、これに限定されない。期間ｔ２としては、１種類の期間のみを採用しても当然構わないし、３種類以上の期間を採用しても構わない。
【０１３２】
また、上記期間ｔ２は、上述した期間ｔ１よりも長く、第２のパルスＮ２のパルス幅に対応する期間よりも短い期間であるのが好適である。上述したとおり、第２のパルスＮ２のパルス幅に対応する期間は、２５０（ｎｓｅｃ）である。そのため、上記期間ｔ２としては例えば、期間ｔｃを、第２のパルスＮ２のパルス幅に対応する期間の０．８倍に相当する２００（ｎｓｅｃ）とし、期間ｔｄを、期間ｔｃよりも若干長い２１０（ｎｓｅｃ）とすればよい。
【０１３３】
これにより、図１１に示すＥＸＯＲ回路４３の出力（基準パルス）ｃ４は、５０（ｎｓｅｃ）に対応する期間だけハイレベルとなるパルスが、入力信号ａ１の各周期内につき１パルスずつ出力されることとなる。
【０１３４】
一方、図１１に示すエッジ検出信号ｂ３は、入力信号ａ１の立ち上がりエッジを検出する。具体的に、エッジ検出信号ｂ３は、入力信号ａ１の立ち上がり直後において、わずかの期間ハイレベルとなる信号となる。
【０１３５】
図１１に示すＡＮＤ回路９０の出力ｄ１は、上述したとおり、基準パルスｃ４とエッジ検出信号ｂ３との論理積を示す信号である。
【０１３６】
ここで、入力信号ａ１にパルス幅の変動が発生していない場合、図１１に示すＥＸＯＲ回路４３の出力ｃ４とエッジ検出信号ｂ３とが共にハイレベルとなる期間は発生しない。なお、入力信号ａ１にパルス幅の変動が発生していない場合とは、図１１の場合、入力信号ａ１に、正常な第２のパルス１１０または正常な第１のパルス１１１が出力されている場合を意味する。このとき、ＡＮＤ回路９０の出力ｄ１は、ローレベルに保持される。
【０１３７】
一方、入力信号ａ１にパルス幅の変動が発生している場合、図１１に示すＥＸＯＲ回路４３の出力ｃ４とエッジ検出信号ｂ３とが共にハイレベルとなる期間が発生することとなる。なお、入力信号ａ１にパルス幅の変動が発生している場合とは、図１１の場合、入力信号ａ１に、パルス細りが発生している第２のパルス１１２またはパルス太りが発生している第１のパルス１１３が出力されている場合を意味する。このとき、ＡＮＤ回路９０の出力ｄ１は、図１１に示すＥＸＯＲ回路４３の出力ｃ４とエッジ検出信号ｂ３とが共にハイレベルとなる当該期間においてハイレベルとなる。
【０１３８】
図１１に示す停止信号ｄ２は、ＡＮＤ回路９０の出力ｄ１の立ち上がり直後にハイレベルとなるパルスである。また、停止信号ｄ２がハイレベルに保持される期間はｔ３である。この期間ｔ３は、少なくとも入力信号ａ１の１周期以上の期間であればよいが、入力信号ａ１の１パケットに対応する期間とするのがより好ましい。
【０１３９】
図１１に示すインバータ１０２の出力ｅは、本発明に係る受信機が、後段の回路（例えば、図１０に示す後段のシステム）へと供給する信号の波形と同一の波形を有する。つまり、信号ｅは、光受信機１の外部出力である。
【０１４０】
停止信号ｄ２がローレベルに保持されている状態において、図１１に示すインバータ１０２の出力ｅは、入力信号ａ１と同一の波形の信号を出力する。
【０１４１】
一方、停止信号ｄ２がハイレベルに保持されている状態において、図１１に示すインバータ１０２の出力ｅは、停止信号ｄ２と同様にハイレベルに保持される。
【０１４２】
入力信号ａ１は、元々負論理の信号として入力される。そのため、図１１に示すインバータ１０２の出力ｅがハイレベルに保持されている間は、実質的に受信装置１１から上記後段の回路へと入力される信号が存在しないということとなる。つまり、図１１に示すインバータ１０２の出力ｅがハイレベルに保持されている間、入力信号ａ１の外部出力は、停止される。
【０１４３】
結果、図２等に示す、パルス幅監視装置１２の出力信号停止装置２４では、停止信号生成回路２３が出力した停止信号ｄ２がハイレベルに保持される期間ｔ３において、入力信号ａ１の外部出力を停止することができることが分かる。
【０１４４】
こうして、本発明に係る受信機では、パルス幅監視装置により、受信装置からの信号に発生したパルス幅の変動を検出した場合、後段の回路への外部出力を停止することができる。
【０１４５】
なお、本願では、受信装置からの信号、即ち、入力信号ａ１が、負論理の信号であるものとして説明を行ってきた。
【０１４６】
しかしながら、本発明に係る受信機では、受信装置からの信号が、正論理の信号である場合であっても、上記と同様の要領により、当該受信装置からの信号に発生するパルス幅の変動を検出し、パルス幅の変動を検出した場合に、後段の回路への外部出力を停止することができる。
【０１４７】
即ち、受信装置からの信号が、正論理の信号である場合は、図２に示すパルス幅監視装置１２の最前段にインバータ１２０を設けた、図１２に示すパルス幅監視装置１２´を用いる。パルス幅監視装置１２´では、受信装置からの信号である入力信号ａ１が、論理反転された状態で、開始エッジ検出回路２０、終了エッジ検出回路２２、及び出力信号停止装置２４に入力される。即ち、開始エッジ検出回路２０、終了エッジ検出回路２２、及び出力信号停止装置２４に入力される信号ａ１´は、正論理の信号である入力信号ａ１が、負論理の信号に変換された信号であると言える。そして、図１２に示すパルス幅監視装置１２´では、開始エッジ検出回路２０、基準パルス生成回路２１、終了エッジ検出回路２２、停止信号生成回路２３、及び出力信号停止装置２４が、信号ａ１´に対して、上述した一連の処理を行う。これにより、本発明に係る受信機では、受信装置からの信号が、正論理の信号である場合であっても、上記と同様の要領により、当該受信装置からの信号に発生するパルス幅の変動を検出し、パルス幅の変動を検出した場合に、後段の回路への外部出力を停止することができる。
【０１４８】
図１５は、本発明の実施形態を示すものであり、電子機器の構成例を示すブロック図である。なお、説明の便宜上、すでに図面を用いて説明した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【０１４９】
図１５に示すとおり、本電子機器は、例えばＩｒＤＡ規格に準拠した赤外線通信機能を具備しており、赤外線によって他の通信デバイスとの間でデータ通信を行うものである。図１５に示す電子機器は、ＩｒＤＡモジュール７００と、インターフェース回路７０２と、電池７０３と、筐体７０４と、を備える構成である。
【０１５０】
赤外線通信素子であるＩｒＤＡモジュール７００は、送信回路７１１および受信回路７１２を内蔵すると共に、発光素子７１５および受光素子７０１を有しており、発光素子７１５および受光素子７０１を外部に露出させるように筐体７０４に取り付けられている。筐体７０４の内部には、インターフェース回路７０２および電池７０３が設けられている。
【０１５１】
インターフェース回路７０２は、送信情報に基づいて変調処理等を行うことにより、送信回路７１１に与えるための送信データ（送信信号）を生成する。また、インターフェース回路７０２は、受信回路７１２からの受信データ（受信信号）に基づいて復調処理等を行うことにより受信情報を出力する。
【０１５２】
電池７０３は、ＩｒＤＡモジュール７００に電力を供給するために設けられており、電源ライン（Ｖｃｃ）およびＧＮＤラインを介して、ＩｒＤＡモジュール７００に接続されている。なお、この電池７０３は、インターフェース回路７０２に電力を供給していてもよい。なお、説明を省略している参照符号Ｉｃｃの部材は、図示しない保護回路用の電源ラインである。
【０１５３】
受信回路７１２は、受光素子７０１によって受信した光信号を光電変換して得られた電気信号を、増幅して受信データを出力する回路である。受信回路７１２としては、光受信機１（図１参照）が用いられている。
【０１５４】
送信回路７１１は、送信信号（電気信号）を、発光素子７１５によって光信号に変換して外部に送信するために、発光素子７１５を駆動する駆動回路を含んでいる。
【０１５５】
受信回路７１２に光受信機１を適用することにより、既知のパルス幅を２種類有する光信号によりデータ伝送を行う受信機において、誤った信号を外部に送信する虞を低減することが可能な受信機が実現可能である。
【０１５６】
このように、本発明に係る受信機は、伝送された光信号を受信する電子機器における受信機として、好適に適用することができる。こうした電子機器としては、伝送された光信号をワイヤレスで受信する、携帯電話機をはじめとする携帯端末、赤外線ワイヤレスイヤホン等が挙げられる。
【０１５７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１５８】
本発明は、光信号を、既知のパルス幅を有するパルス列であって、少なくともパルス幅が短い第１のパルスとパルス幅が長い第２のパルスとを有するパルス列であるデジタル信号として受信可能な受信機として好適に利用できるものである。
【図面の簡単な説明】
【０１５９】
【図１】本発明に係る受信機の構成を示すブロック図である。
【図２】負論理の信号が入力される場合における、本発明に係るパルス幅変動検出手段の構成を示すブロック図である。
【図３】図３（ａ）は、本発明に係る開始エッジ検出手段の構成例を示す回路図であり、図３（ｂ）〜（ｄ）は、同図（ａ）に示す開始エッジ検出手段を通過する信号の波形を示すグラフである。
【図４】図４（ａ）は、本発明に係る基準パルス生成手段の構成例を示すブロック図であり、図４（ｂ）〜（ｅ）は、同図（ａ）に示す基準パルス生成手段を通過する信号の波形を示すグラフである。
【図５】本発明において好適に用いられるワンショット回路の構成を示す回路図である。
【図６】本発明において好適に用いられるワンショット回路の別の構成を示す回路図である。
【図７】本発明において好適に用いられるバンドギャップ電圧源の構成を示す回路図である。
【図８】図８（ａ）は、本発明に係る終了エッジ検出手段の構成例を示す回路図であり、図８（ｂ）〜（ｄ）は、同図（ａ）に示す終了エッジ検出手段を通過する信号の波形を示すグラフである。
【図９】本発明に係る停止信号生成手段の構成例を示す回路図である。
【図１０】本発明に係る出力信号停止装置の構成例を示す回路図である。
【図１１】本発明に係るパルス幅変動検出手段の、具体的な動作原理を説明するタイミングチャートである。
【図１２】正論理の信号が入力される場合における、本発明に係るパルス幅変動検出手段の構成例を示すブロック図である。
【図１３】ＩｒＤＡ通信デバイスを備える受信機の一般的な接続構成の一例を示すブロック図である。
【図１４】４値ＰＰＭ変調方式におけるパルス列の一例を示す図である。
【図１５】本発明に係る受信機を備えた電子機器の構成を示すブロック図である。
【符号の説明】
【０１６０】
１    光受信機（受信機）
１１  受信装置
１２  パルス幅監視装置（パルス幅変動検出手段）
２０  開始エッジ検出回路（開始エッジ検出手段）
２１  基準パルス生成回路（第１基準デジタル信号生成手段）
２２  終了エッジ検出回路（第２基準デジタル信号生成手段）
２３  停止信号生成回路（停止信号生成手段）
２４  出力信号停止装置
４１、４２、５０、６０、９１
ワンショット回路（単安定マルチバイブレータ）
６１  トリミング回路（可変電流供給手段）
７０  バンドギャップ電圧源
７１２  受信回路
【図１】
0004538508.tif 000002
【図２】
0004538508.tif 000003
【図３】
0004538508.tif 000004
【図４】
0004538508.tif 000005
【図５】
0004538508.tif 000006
【図６】
0004538508.tif 000007
【図７】
0004538508.tif 000008
【図８】
0004538508.tif 000009
【図９】
0004538508.tif 000010
【図１０】
0004538508.tif 000011
【図１１】
0004538508.tif 000012
【図１２】
0004538508.tif 000013
【図１３】
0004538508.tif 000014
【図１４】
0004538508.tif 000015
【図１５】
0004538508.tif 000016