(57)【特許請求の範囲】
【請求項１】
（ｉ）複数の分離された領域によって囲まれることにより表面に起伏のある表面形状を有する平面化処理を行なうべき構造の上に第１の樹脂層（２００）を堆積させるステップと、
（ii）マスクされるべき、かつ、下地の半導体構造よりも小さい寸法の樹脂パターン（２０４）を有するマスクにより、表面形状密度が低い前記下地の半導体構造の上に重なる領域にリソグラフィにより前記第１の樹脂層を形成するステップと、
（iii）下地の表面形状には１対１に対応しない基準メッシュを有するマスクを用いて、表面形状密度が高い下地の半導体構造の上に重なる領域にリソグラフィにより前記第１の樹脂層を形成し、前記基準メッシュを有するマスクを用いて写真露光する際には、表面形状密度が高い前記領域に対して最適な形成が行えるように前記第１の樹脂層の分離を調整するステップと、
（iv）前記(ii)および(iii)のリソグラフィで形成された前記第１の樹脂層を熱フローして、前記第１の樹脂層が前記下地の半導体構造を覆うようにするステップと、
（ｖ）第２の樹脂層を堆積させるステップと、
（vi）プラズマエッチングを行なうステップと、
（vii）機械的・化学的研磨を行うステップと、
を備え、
前記(ii)および前記(iii)のステップでは、前記表面形状密度が低い下地の半導体構造上と前記表面形状密度が高い下地の半導体構造上とを覆う前記第１の樹脂層に対して、それぞれ異なる写真露光の処理を施すことを特徴とする電子回路基板上の表面形状の影響を補正する方法。
【請求項２】
前記ステップ（ii）および（iii）が、下地の表面形状の低密度領域と高密度領域とのそれぞれに対するそれぞれ専用の領域を有する共通のマスクを用いて行なわれていることを特徴とする請求項１に記載の方法。
【請求項３】
前記ステップ（ii）および（iii）が、それぞれ固有のマスクを用いて行なわれていることを特徴とする請求項１に記載の方法。
【請求項４】
前記ステップ（iii）で用いられる前記基準メッシュは、複数の線条よりなる格子を有していることを特徴とする請求項１ないし３の何れかに記載の方法。
【請求項５】
前記ステップ（iii）で用いられる前記基準メッシュは、互いに４５度の角度で交差する複数の線条よりなる格子を有していることを特徴とする請求項１ないし４の何れかに記載の方法。
【請求項６】
前記ステップ（iii）で用いられる前記基準メッシュは、２μｍの間隔で離隔された０．５μｍの厚さを有する複数の線条を有していることを特徴とする請求項１ないし５の何れかに記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路基板表面への位相幾何学的影響（topographical effects）の補正方法に係り、超小型電子回路等の集積回路として構成される半導体装置の製造技術分野に適用される。本発明は、集積回路の製造技術に用いられて、集積回路基板の平面化を得るための露光技術（photolithographic techniques）にも関する。特に、この発明は、最先端のパターン描画技術における半導体等の基板の平面度を得ることを可能にする技術、すなわち機械的・化学的研磨法や平面化処理法（planarization）にも関連するものである。
【０００２】
【従来の技術】
集積回路の製造過程においては、半導体層、絶縁層または金属材料層等の複数の層が堆積され、これに対して、パターン描画（lithography―半導体基板等にＩＣ回路などのパターンを描画する技術―）やエッチングが行なわれることが必要となっている。これらの層は、種々の表面形状（topographies―位相幾何学的形状―）になり得るものであり、すなわちこれらの層は平面または凹凸にされ得るものである。
【０００３】
従来の方法においては、上記パターン描画は、パターン描画が行なわれる層の上に感光性樹脂の層を堆積させ、その後、特定の領域の樹脂のみを感光させて、樹脂の化学的な特性に適応する現像液の中で現像させることによって行なわれており、これによってパターン描画に用いられる層の特定の領域を凹凸ないしは起伏のある表面形状にさせている。
【０００４】
種々の材料を堆積させるステップのように、パターン描画ステップは、基本的な表面が平面であるときに、より良い結果をもたらすものである。しかしながら、行なわれるべき堆積とエッチングとの連続的な制御を伴って集積回路を製造している間に、基板の幾何学的な位相の不均一は、特定のステップの実行を臨界にさせるくらいの程度まで大きくなる。
【０００５】
これは、「平面化」技術が、集積回路の製造の開始の時点から表面形状を平面にさせるためにどのように用いられているかということである。
【０００６】
これらの技術は、プラズマエッチング、または基板上に堆積された絶縁材料または導電性材料の薄膜を研磨することを含む機械的・化学的研磨法により、基板に対して加えられる平面化により凹凸部分を平らにする樹脂層の堆積を含んでいる、いわゆる「エッチバック」平面化処理を備えていても良い。
【０００７】
平面化を得ることは、集積回路を製造する最初のステップの最中で、特にトランジスタ−絶縁領域を製造しているときに、非常に重要である。
【０００８】
現在では、通常は、絶縁領域が、機械的・化学的研磨法によって平面に形成される。
【０００９】
それにかかわらず、この技術は、密集度がより以上に高められた回路を製造するために用いられる、面積をより小さくするのに関連した特定の制限に直面している。この機械的・化学的研磨法の性能を改善する１つの方法は、バックマスキングおよびエッチングによる前平面化処理（pre-planarization）技術を用いることにある。
【００１０】
これら公知の平面化処理技術について以下に説明する。
【００１１】
ここ数年以上にわたって、この機械的・化学的研磨技術は、長時間の良好な均一性とスループットの度合いの良好さから、他の平面化技術に一般的に取って代わっている。
【００１２】
この機械的・化学的研磨技術の原理は、複数の層（通常はシリカ、ごく最近では銅）を、特定の圧力の下で研磨されるべき層に対して化学的に活性化された溶剤を介在させて、研磨布による（回転運動または往復動作を用いた）機械的な摩擦により研磨することである。この結合された機械的および化学的な研磨は、研磨速度を高速にすることができると共に、全般的な均一性を良好にしてウェハの全表面に対する異方性の特性の作用を可能にしている（機械的な作用が指向性を示すのに対して、化学的な作用は異方性を示す）。
【００１３】
それにも拘わらず、たとえ均一性が長期間にわたって良好であるとしても機械的・化学的研磨技術は、他の平面化技術のように、依然として幾何学的な位相すなわち表面形状の密度に敏感である。表面形状の密度に対する敏感さは、樹脂の層を堆積させることにより得られる平面化処理の使用を可能にする技術にとっては１００ミクロンのオーダーであり、機械的・化学的研磨技術にとってはその敏感さはミリメータのオーダーである。結果として、密度の低い領域によって分離された僅か数ミリメータ幅の高密度領域が存在しているチップにおいては、添付の図１に示されるように、いわゆる「ディッシング（dishing―皿のような形状になること―）」効果が観察され、これは、密度の低い（または研磨に対して抵抗力の小さい）領域により皿形状に凹むことや、または、密度の高い（すなわち研磨に対して抵抗力の強い）領域により膨張することが明らかである。
【００１４】
図１において、符号１０は、低密度領域１２と高密度領域１４とを有する半導電性の基板を示しており、符号３０は、この場合、基板１０の平均面に直交する軸０−０を中心に基板１０に対して回転させることによる機械的研磨に用いられる布を示している。この密度に関連する効果に起因して、機械的・化学的研磨技術は、０．３μｍより大きな寸法での平面化構造に限定される。
【００１５】
より微細な技術のために、機械的・化学的研磨技術は、これに先行して、図２（ａ）ないし図２（ｃ）に示されるような表面より突出する積極的な表面形状の要素の全てをバックマスキングおよびエッチングすることによる前平面化処理が行なわれている。
【００１６】
より詳細に説明すると、これらの図２（ａ）、図２（ｂ）、図２（ｃ）においては、符号１０は所望の機能に依存して、半導電性層、絶縁層または金属材料層の種々の層を有する基板を示しており、この基板１０は例えば酸化層のような最上層１６を有し、この最上層１６は図２（ａ）に示し得るように、目に見えて不均一な表面形状を最初は呈しており、すなわち、この最上層１６は凹凸となった部分を有している。
【００１７】
図２（ａ）に示すように、感光性樹脂層２０が、前記層１６の上に堆積されている。
【００１８】
そして、マスク２２が感光性を有する前記第１の樹脂層２０の上に重ね合わされている。このマスク２２は層１６の浮き彫りとなった凹凸の突部に倣い、かつ、これら突部の上にそれぞれ重ね合わせられたような形状の開口部２４を有している。
【００１９】
例えば紫外線のような、樹脂が敏感に反応する放射線の束２６が、マスク２２を介して第１の樹脂層２０に対して供給される。
【００２０】
そして、第１の樹脂層２０は現像される。
【００２１】
これは、図２（ｂ）に示すように、基板の最上層１６上にこの層１６の起伏のある表面の突出した部分の間、すなわち窪んだ部分に第１の樹脂層２０が残存する複数の要素部分２１を発生させることになる。
【００２２】
その後、図２（ｃ）に示すように研磨布３０を用いて、機械的研磨が行なわれる。
【００２３】
図２（ａ）、図２（ｂ）および図２（ｃ）に示されるこの公知の技術は、一般的には、「機械的・化学的研磨に先行して行なわれる浅い溝（shallow trench）による横方向の絶縁性構造のバックマスキングおよび直接エッチングによる前平面化処理」と呼ばれており、この浅い溝の絶縁構造（Shallow Trench Isolating structure）の頭文字をとってＳＴＩとも呼ばれている。
【００２４】
上述した従来の技術は、図１に示された機械的・化学的研磨技術それ自体が用いられるときに、０．３ミクロン技術に限定されることになる。
【００２５】
これらは、図２に示された積極的な表面形状の要素のバックマスキングやエッチングによる前平面化の技術と結び付けられて用いられたときに、０．２５ミクロン技術に限定されることになる。
【００２６】
後者の技術は、マスク２２と基本的な半導体装置との間の可能性のある不均衡の問題によって制限されることになり、この問題は写真露光（photolithography）装置にとって固有のものである。この不均衡は０．１μｍのオーダーのものであり、また、マスク２２がオフセットされたときに、絶縁領域の好ましくないオーバーエッチング（エッチングのし過ぎ）を導く虞れもある。
【００２７】
それゆえに、０．１８ミクロン以下の技術にとっては、他の技術が求められいる。
【００２８】
２層の連続する樹脂層を堆積させることによる前平面化処理の技術は、しばしば用いられる。この技術は、２層平面化処理（Two-layer planarization）またはＴＬＰとして知られている。第１の参考文献「電気化学のＪ（J. of Electro-chem. Soc., Vol.133,178 -1986-, A. Schiltz および M. Pons）」にこの説明を見出すことができる。この技術は図３（ａ）ないし図３（ｄ）に線図的に示されている。図３（ａ）は半導電性層、絶縁層、または金属材料層等の種々の層を有し、目立って不均一な表面形状［図３（ａ）］を最初は呈する最上層１６を備える基板１０を示している。
【００２９】
感光性の第１の樹脂層２０は、小さなサイズの開口部２４［図３（ａ）参照］を有し、さらに引き続いて基板１０上の分離された領域［図３（ｂ）参照］をマスクするのに用いられる結果としての樹脂２１におけるサイズを小さくされたパターンを連続的に発生させる特別なバックマスク２２が堆積されて、パターンが印刷形成されている。
【００３０】
このことは、マスクを集中させることは、不均一に対する反応を鈍らせて分離用の溝の中に樹脂が熱溶融して流れ込むことを許容することを意味している［図３（ｃ）参照］。熱処理はまた、第１の樹脂層２０を取り除くのに役に立ち、これによって、この層を不溶性にさせると共に、第２の樹脂層２８が堆積することを可能にしている。
【００３１】
この第２の樹脂層２８は、残りの波状の表面形状を平面化し、図３（ｃ）に示すように、殆ど平面的な表面が全ての表面領域上に得られることを可能にしている。
【００３２】
樹脂の２つの層が堆積された後に、樹脂層２１および２８と下地の酸化膜１６が同一の速度で全てエッチングされるような条件の下で、図３（ｃ）および図３（ｄ）に示すようなプラズマエッチングにより基板にまで表面の平面化が及ぶ。
エッチングは、例えば窒化膜のような活性化領域層上の１００ナノメータのところで停止し、ウェハは、平面化が窒化膜内で継続され停止される機械的・化学的研磨ステーションに移動させられて、これによりシリコンの中に埋め込まれた分離領域を伴う平面構造が得られる。
【００３３】
【発明が解決しようとする課題】
それはともかくとして、マスク２２内の開口部２４のサイズの縮小の故に樹脂内のパターンの大きさが減少することにより［図３（ｂ）参照］、非常に小さなパターンを有する基板の領域が外側に閉め出されるので、表面形状の密度に対して依然としてこの技術は影響を受けやすいことになる。もしもこれらの領域が大きくなるならば、これらは、図４（ａ）ないし図４（ｅ）に示されるように、純粋な機械的・化学的研磨に含まれるディッシング効果と同等の現象を発生させることになる。
【００３４】
図４（ａ）ないし図４（ｅ）において、
図４（ａ）は、平面化プロセスに先だって除去される最上層１６を有する基板１０を示している。
【００３５】
図４（ｂ）は、第１の樹脂層２０の堆積および露光処理がされた後の構造を示している。
【００３６】
図４（ｃ）は、第２の樹脂層２８が堆積されて焼きなま（anneal）された後の構造を示している。
【００３７】
図４（ｄ）は、プラズマ平面化処理（平面プロファイルの転送）された後の構造を示している。
【００３８】
図４（ｅ）は、機械的・化学的研磨後の構造を示している。
【００３９】
図４（ｅ）において、表面の凹凸の度合いが高密度である領域であっても、凹凸の密度が低い領域との間の平面度の違いが示されており、このような表面形状に違いがあっても、この高密度領域上に第２の樹脂層２８が堆積されるのに先立って（そして、プラズマエッチングおよび機械的・化学的研磨にも先立って）、第１の樹脂層２０の如何なる痕跡も特に残されないことになる。
【００４０】
このような流れにより、本発明の目的は、半導体装置を製造するプロセスの間に改善された半導体装置の平面化を可能にすることができる新規な手段を提案することにある。
【００４１】
【課題を解決するための手段】
本発明は、電子回路基板表面への位相幾何学的影響の補正方法により、上記目的を達成するものであり、本発明の基本構成に係る補正方法は、
（ｉ）分離された領域によって囲まれている起伏のある表面形状を有している平面化処理すべき基板上に第１の樹脂層を堆積させるステップと、
（ii）マスクされるべき下地となっている分離領域よりも小さい寸法の樹脂パターンを重ねたマスクによって、写真露光に対する表面形状の密度が低い下地領域上に前記樹脂層を重ね合わさせるステップと、
（iii）表面形状が大きい密度の領域の最適な充填を得るために分離を調整することを含む基準メッシュを所有するマスクを介して、すなわち、下地の表面形状に１対１では一致しない基準メッシュを所有するマスクを介して写真露光に対する表面形状の密度の高い下地の領域上に前記樹脂層を重ね合わさせるステップと、
（iv）第１の樹脂層を熱溶融によって表面形状に倣うようにさせて、その結果形成された第１の樹脂層の下地分離領域を覆うようにするステップと、
（ｖ）第２の樹脂層を堆積させるステップと、
（vi）プラズマエッチングを行なうステップと、
（vii）機械的・化学的研磨を行うステップと、
を備えている。
【００４２】
すなわち、本発明の基本構成に係る位相幾何学的影響の補正方法は、トレンチ等を有する基板が異なる密度の表面形状を有していることによりその上に積層された下地分離層の表面形状が不均一な面に対して第１の樹脂層を積層させる第１のステップと、表面形状の変化が少なく広い範囲にわたって低く窪んだ箇所に対してはその領域の全体にわたって第１の樹脂層を積層させる第２のステップと、基板の形状に倣って表面形状が細かく変化する箇所に対しては細かい表面形状の窪みに対して第１の樹脂層を積層させる第３のステップと、均一なメッシュのマスクにより積層された第１の樹脂層をマスクして第２および第３のステップにより積層された第１の樹脂層を溶融させて下地分離領域の窪んだ箇所を埋め込むことにより下地分離層の表面を平面化させる第４のステップと、この上に第２の樹脂層を均一に堆積させる第５のステップと、その上からプラズマエッチングを行なう第６のステップと、その上から機械的・化学的研磨を行なう第７のステップと、を備えている
さらに、第１の構成に係る電子回路基板表面への位相幾何学的影響の補正方法は、上記基本構成の補正方法において、前記ステップ（ii）および（iii）が、下地層としての表面形状の低密度領域と高密度領域とのそれぞれに対するそれぞれ専用の領域を有する汎用のマスクを用いて行なわれていることを特徴としても良い。
【００４３】
さらに、第２の構成に係る電子回路基板表面への位相幾何学的影響の補正方法は、上記基本構成に係る補正方法において、前記ステップ（ii）および（iii）が、特定のマスクを用いて行なわれていることを特徴としても良い。
【００４４】
さらに、第３の構成に係る電子回路基板表面への位相幾何学的影響の補正方法は、上述した全ての構成に係る補正方法において、前記ステップ（iii）で用いられる前記マスクを形成するマスク形成手段が設けられ、このマスク形成手段が、小さな寸法を有し、かつ、分離された複数の分離領域パターンから前記第１の樹脂層を取り除くために適用されていることを特徴としても良い。
【００４５】
さらに、本発明の第４の構成に係る電子回路基板表面への位相幾何学的影響の補正方法は、上述した全ての構成に係る補正方法において、前記ステップ（iii）で用いられる前記マスクを形成するマスク形成手段が設けられ、このマスク形成手段が、複数の線条よりなる格子を有していることを特徴としても良い。
【００４６】
また、本発明の第５の構成に係る電子回路基板表面への位相幾何学的影響の補正方法は、上述して全ての構成に係る補正方法において、前記ステップ（iii）で用いられる前記マスクを形成するマスク形成手段が設けられ、このマスク形成手段が、互いに４５度の角度で交差する複数の線条よりなる格子を有していることを特徴としても良い。
【００４７】
また、本発明の第６の構成に係る電子回路基板表面への位相幾何学的影響の補正方法は、上述した全ての構成に係る補正方法において、前記ステップ（iii）で用いられる前記マスクを形成するマスク形成手段が設けられ、このマスク形成手段が、２μｍの間隔で離隔された０．５μｍの厚さを有する複数の線条を有していることを特徴としても良い。
【００４８】
本発明のこれ以外の特徴、目的、有利点等は、本発明をこれに限定するものではない実施例のために提供される以下の詳細な説明と添付の図面とを参照することにより明らかとなるであろう。
【００４９】
【発明の実施の形態】
上述したように、本発明は、平面およびパターンの密度に拘わらず、全体的な半導体の構造にわたって殆ど完璧な平面化を得ようとするものである。
【００５０】
この目的のために、本発明は、領域が下地の半導体構造において高いパターン密度または低いパターン密度を有する領域の下地として存在しているか否かに依存する樹脂層の異なる領域に対する異なる処理を与えるための写真露光を用いることを提案するものである。
【００５１】
図５（ａ）は、平面化処理のプロセスに先立って起伏のある最上層１６を有する基板１０を示している。
【００５２】
本発明のこのような説明の流れにおいて、平面化されるべき基板上の第１の樹脂層２００を堆積させた後に、表面形状の下にある高密度の領域上に積層されたこれらの領域が、基準メッシュ、すなわち直接かつ特別には表面形状の下地としては一致していないメッシュを所有するマスクという手段により写真露光させられている。
【００５３】
このマスクが分離された小さなサイズのパターンを考慮に入れていないことは注意されるであろう。
【００５４】
しかしながら、半導体基板の低密度領域の上方に積層された樹脂層２００の領域は、マスクされるべき下地の分離領域よりも小さいサイズの樹脂パターンを有するマスクを介して写真露光させられている。
【００５５】
図５（ｂ）において、符号２０２は、基準メッシュ（網目）を備えるマスクを用いる写真露光により第１の樹脂層２２０に形成される複数の要素を示しており、符号２０４は、第１の樹脂層２００の複数の要素が表面形状の密度として低い領域の上部側に積層された状態を示している。
【００５６】
表面形状においてそれぞれ高密度領域や低密度領域を備える樹脂層２００に対して写真露光を行なうために用いられるマスクは、汎用のマスクであっても、特定用途のマスクであっても何れにより構成されていても良い。
【００５７】
基準メッシュマスクのような低密度の表面形状の領域の上方に写真露光のために用いられる前記マスクが、小さなサイズの表面形状的として分離されたパターンから前記樹脂層２００を除外するために適用されていることは注意されるであろう。
【００５８】
好ましくは、この発明の論旨に沿えば、基準メッシュのマスクは互いに例えば４５度の角度で交差する線条よりなる格子を有している。
【００５９】
第１の樹脂層２００が完全に写真露光された後に、この層は好ましくは熱溶融により流れ込むステップに置かれ、溶融した樹脂２００と下地のシリカ１６における粘度と表面張力は、溶融した樹脂２０２および２０４を分離領域内に流れ込ませることになる。
【００６０】
この状態は、熱溶融の前後のそれぞれで高密度の表面形状を有している領域の上方にある樹脂層２００をそれぞれ写真により示している図６および図７のそれぞれによって観察することができる。
【００６１】
本発明においては、その後で第２の樹脂層２１０が体積される。この第２の樹脂層２１０は、図５（ｄ）に示されると共にプラズマエッチングにより下地となっている層１６へとその後に移動して殆ど完全な平面化を導くことになる。その後になされるべき全てのことは、従来の機械的・化学的研磨であり、これにより図５（ｅ）に示されるように、殆ど平面的な構成を得ることができる。
【００６２】
このように、本発明に係る方法は、ウェハの全領域上に５０ｎｍよりも小さい残存する表面形状としての変位を有するくらいの良好な最終的平面度ヲ得ることを可能にしている。
【００６３】
基準メッシュますくの線条およびそれらの間の隙間の幅は、第２の文献（J. Appl. Phys., Vol.34,pp. 4185-4194,-1995-, A. Shiltz）に述べられている種類の平面化モデルに基づいて高密度の領域への充填を含めた計算を行なった結果として得ることができる。
【００６４】
厚さを０．４μｍで、０．２μｍの幅を有し、０．３μｍの隙間により離隔されたＳＴＩタイプのパターンを平面化するためには、マスクの網目状の格子は、０．５μｍ幅で２μｍの隙間により離隔された線条に依存することができる。
【００６５】
さらに、樹脂の厚さは、０．４μｍから０．５μｍの高さを有するＳＴＩパターンに対して、約０．６μｍから０．７μｍの高さで固定されるようにしても良い。
【００６６】
低密度の領域の上方に設けられる樹脂層２００の写真露光のために用いられるマスクは、好ましくは、実際の下地層の表面的な形状に比べて０．２μｍから０．８μｍの範囲で小型化された特有のサイズを有している。
【００６７】
第１の樹脂層２００に適用される２つのマスクによるパターン描画技術は、好ましくは、第２のマスクをウェハに再装着する無駄時間を避けるために、感光体（光受容体）上で連続的に行なわれる。
【００６８】
本発明の方法において、基準メッシュマスクに適用されるより広いまたはより狭い分離領域を用いることによりＳＴＩ装置の高さに依存すると共に、標準的な条件の下において好ましい状態で分離される低密度領域上に積層されている特定のマスクに対して、樹脂層２００内に形成される格子の線条の幅を調整できるものであることもまた注意されるべきである。
【００６９】
この調整は、殆ど完全な全体にわたる平面度を得るために、高密度の領域の霊的な充填を目的として、格子の線条に関する離隔の度合いの演算を修正したり変更したりすることを可能にしている。
【００７０】
本発明に係る方法が、「アイ・ライン（i. line）」感光性樹脂、すなわち、通常は０．３５μｍ技術におけるパターンのために意図された感光性樹脂、を用いることを可能にしていることもまた、注意されるべきである。これは、バックマスクに小さなパターンを有していないことを理由にして、可能となっている。
【００７１】
このように、本発明は、「非臨界的な」実行を可能にしており、それは本発明が非常に従来の技術に近い樹脂や装置を用いていても、ＤＶＵタイプのごく最近の技術よりも、より実施の非困難性が高く、コスト的にもより安い手順により実施することが可能であることを理由としている。
【００７２】
もちろん、本発明は、上述した個々の実施形態に限定されるものではなく、さらに、本発明の概念・精神の範囲内における如何なる変形に対して発展させることができる。
【００７３】
【発明の効果】
以上詳細に説明したように本発明に係る電子回路基板表面への位相幾何学的影響の補正方法は、第１の樹脂層を下地分離領域の表面形状に倣うように溶融充填させてから第２の樹脂層を積層し、その後、プラズマエッチングや機械的・化学的研磨を行なうようにしているので、下地分離領域の表面の形状の如何に拘わらず第１の樹脂層により下地分離領域の表面を埋め込んで平坦にすることができ、従来の平坦化処理に比べてより高精度の平坦面を得ることができる。これにより完成された半導体電子回路の歩留まり向上を図ることもできる。
【図面の簡単な説明】
【図１】従来の機械的・化学的研磨を実行するときに、低い密度の領域上で得られるディッシング効果、およびこれとは逆に密度の高い領域で得られる研磨効果を示す説明図である。
【図２】バックマスキングおよび直接エッチングによって前平面化処理のための従来のプロセスにおける連続する（ａ）（ｂ）（ｃ）の主たるステップを示す断面図である。
【図３】機械的・化学的研磨に先立って行なわれるプラズマエッチングによる平面度の変化に伴い、２層技術による前平面化処理のための従来のプロセスにおける連続する（ａ）（ｂ）（ｃ）（ｄ）の主たるステップを示す断面図である。
【図４】本発明に係るプロセスにおける連続する（ａ）（ｂ）（ｃ）（ｄ）（ｅ）の５つの主たるステップの間に得られる構造を示す断面図である。
【図５】本発明の方法を実行する連続する（ａ）（ｂ）（ｃ）（ｄ）（ｅ）の５つのステップの間に得られる構造を示す断面図である。
【図６】基準メッシュを所有するマスクに伴う写真露光の後の第１の樹脂層の構造を示す平面図である。
【図７】第１の樹脂層が溶融されて流れた後の同一の層を示す平面図である。
【符号の説明】
２００  第１の樹脂層
２０２  第１の樹脂層の要素部分（細かい凹部への充填）
２０４  第１の樹脂層の要素部分（広い凹部への充填）
２１０  第２の樹脂層
【図１】
0004578635.tif 000002
【図２】
0004578635.tif 000003
【図３】
0004578635.tif 000004
【図４】
0004578635.tif 000005
【図５】
0004578635.tif 000006
【図６】
0004578635.tif 000007
【図７】
0004578635.tif 000008