(57)【特許請求の範囲】
【請求項１】
高周波信号を入出力する複数の高周波入出力端子と、前記高周波入出力端子間に配置された複数個の高周波スイッチ回路部とを備え、
前記高周波スイッチ回路部は、複数個の電界効果トランジスタを直列接続して構成され、前記電界効果トランジスタのゲート端子に高レベル電圧もしくは低レベル電圧のいずれかの電圧を印加することによりオン状態とオフ状態を実現し、さらに前記複数個の高周波スイッチ回路部において、互いに逆の動作をする第１と第２の高周波スイッチ回路部のうち、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第１の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第２の抵抗素子の第１の端子が接続され、前記第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第３の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第４の抵抗素子の第１の端子が接続され、前記第１の抵抗素子の第２の端子に前記第４の抵抗素子の第２の端子が接続され、前記第２の抵抗素子の第２の端子に前記第３の抵抗素子の第２の端子が接続され、
前記第１の抵抗素子の第２の端子はすべて共通に接続され、前記第２の抵抗素子の第２の端子はすべて共通に接続され、前記第３の抵抗素子の第２の端子はすべて共通に接続され、前記第４の抵抗素子の第２の端子はすべて共通に接続され、
前記高周波入出力端子は、それぞれ前記第１および第２の高周波スイッチ回路部を構成する電界効果トランジスタのソース／ドレイン端子に直接接続されていることを特徴とする高周波スイッチ装置。
【請求項２】
高周波信号を入出力する複数の高周波入出力端子と、前記高周波入出力端子間に配置された直列高周波スイッチ回路部と、前記高周波入出力端子とグランド端子間に配置された並列高周波スイッチ回路部とを備え、
前記直列高周波スイッチ回路部と前記並列高周波スイッチ回路部とはそれぞれ、複数個の電界効果トランジスタを直列接続して構成され、前記電界効果トランジスタのゲート端子に高レベル電圧もしくは低レベル電圧のいずれかの電圧を印加することによりオン状態とオフ状態を実現し、さらに前記直列高周波スイッチ回路部と前記並列高周波スイッチ回路部とのそれぞれにおいて、互いに逆の動作をする第１と第２の高周波スイッチ回路部のうち、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第１の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第２の抵抗素子の第１の端子が接続され、前記第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第３の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第４の抵抗素子の第１の端子が接続され、前記第１の抵抗素子の第２の端子に前記第４の抵抗素子の第２の端子が接続され、前記第２の抵抗素子の第２の端子に前記第３の抵抗素子の第２の端子が接続され、
前記第１の抵抗素子の第２の端子はすべて共通に接続され、前記第２の抵抗素子の第２の端子はすべて共通に接続され、前記第３の抵抗素子の第２の端子はすべて共通に接続され、前記第４の抵抗素子の第２の端子はすべて共通に接続され、
前記高周波入出力端子は、それぞれ前記第１から第４までの高周波スイッチ回路部を構成する電界効果トランジスタのソース／ドレイン端子に直接接続されていることを特徴とする高周波スイッチ装置。
【請求項３】
高周波信号を入出力する複数の高周波入出力端子と、前記高周波入出力端子間に配置された複数個の高周波スイッチ回路部とを備えた高周波スイッチ装置を半導体基板上に集積化した半導体装置であって、
前記高周波スイッチ回路部は、複数個の電界効果トランジスタを直列接続して構成され、前記電界効果トランジスタのゲート端子に高レベル電圧もしくは低レベル電圧のいずれかの電圧を印加することによりオン状態とオフ状態を実現し、さらに前記複数個の高周波スイッチ回路部において、互いに逆の動作をする第１と第２の高周波スイッチ回路部のうち、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第１の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第２の抵抗素子の第１の端子が接続され、前記第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第３の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第４の抵抗素子の第１の端子が接続され、前記第１の抵抗素子の第２の端子に前記第４の抵抗素子の第２の端子が接続され、前記第２の抵抗素子の第２の端子に前記第３の抵抗素子の第２の端子が接続され、
前記第１の抵抗素子の第２の端子はすべて共通に接続され、前記第２の抵抗素子の第２の端子はすべて共通に接続され、前記第３の抵抗素子の第２の端子はすべて共通に接続され、前記第４の抵抗素子の第２の端子はすべて共通に接続され、
前記高周波入出力端子は、それぞれ前記第１および第２の高周波スイッチ回路部を構成する電界効果トランジスタのソース／ドレイン端子に直接接続されていることを特徴とする半導体装置。
【請求項４】
高周波信号を入出力する複数の高周波入出力端子と、前記高周波入出力端子間に配置された直列高周波スイッチ回路部と、前記高周波入出力端子とグランド端子間に配置された並列高周波スイッチ回路部とを備えた高周波スイッチ装置を半導体基板上に集積化した半導体装置であって、
前記直列高周波スイッチ回路部と前記並列高周波スイッチ回路部とはそれぞれ、複数個の電界効果トランジスタを直列接続して構成され、前記電界効果トランジスタのゲート端子に高レベル電圧もしくは低レベル電圧のいずれかの電圧を印加することによりオン状態とオフ状態を実現し、さらに前記直列高周波スイッチ回路部と前記並列高周波スイッチ回路部とのそれぞれにおいて、互いに逆の動作をする第１と第２の高周波スイッチ回路部のうち、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第１の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第２の抵抗素子の第１の端子が接続され、前記第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第３の抵抗素子の第１の端子が接続され、前記第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第４の抵抗素子の第１の端子が接続され、前記第１の抵抗素子の第２の端子に前記第４の抵抗素子の第２の端子が接続され、前記第２の抵抗素子の第２の端子に前記第３の抵抗素子の第２の端子が接続され、
前記第１の抵抗素子の第２の端子はすべて共通に接続され、前記第２の抵抗素子の第２の端子はすべて共通に接続され、前記第３の抵抗素子の第２の端子はすべて共通に接続され、前記第４の抵抗素子の第２の端子はすべて共通に接続され、
前記高周波入出力端子は、それぞれ前記第１から第４までの高周波スイッチ回路部を構成する電界効果トランジスタのソース／ドレイン端子に直接接続されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機等において高周波信号の増幅、切り替え等を行う高周波スイッチ装置および、この高周波スイッチ装置を半導体基板上に集積化した半導体装置に関するものである。
【背景技術】
【０００２】
従来の高周波スイッチ装置の一つであるＳＰＤＴ(Ｓｉｎｇｌｅ−Ｐｏｌｅ  Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）スイッチ装置は、図１５に示すように、高周波スイッチ回路部を構成する各ＦＥＴのドレイン−ソース間に抵抗素子を並列接続している（例えば特許文献１参照）。図１５において、１３０〜１３７はデプレション型ＦＥＴ、２５０〜２５７は抵抗素子（抵抗Ｒ１）、２６０〜２６７は抵抗素子（抵抗Ｒ２）、２７０、２７１は抵抗素子（抵抗Ｒ３）、５１０〜５１２は高周波信号入出力端子、６１０、６１１は制御端子である。Ｉ１〜Ｉ４は電流である。
【０００３】
この構成では、例えば制御端子６１０に３Ｖの電圧を印加し、制御端子６１１に０Ｖの電圧を印加した場合、ＦＥＴ１３０〜１３３がオン、ＦＥＴ１３４〜１３７がオフになることにより、高周波入出力端子５１０から高周波入出力端子５１１の経路をオンに、また高周波入出力端子５１０から高周波入出力端子５１２の経路をオフにすることができる。
【特許文献１】特開２００２−２３２２７８号公報（第１３頁、第７図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の構成では、オン経路については、制御端子６１０から抵抗素子２５０〜２５３、ＦＥＴ１３０〜１３３、抵抗素子２７０を通って、制御端子６１１へとゲート順方向電流が流れる。抵抗素子２５０〜２５３、２６０〜２６３、および２７０は高周波特性に影響を及ぼさないため、５０ｋΩ以上の抵抗値に設定する必要があり、図中Ｂ点のＤＣ電位ＶＢは、ＦＥＴのビルトイン電圧（順方向電圧）を０．４Ｖと仮定すると、
３Ｖ−０．４Ｖ＝（Ｒ１／４＋Ｒ３）×Ｉ１であることから
Ｉ１＝２．６Ｖ／（Ｒ１＋４Ｒ３）となり、
ＶＢ＝Ｒ３×４Ｉ１であることから
ＶＢ＝１０．４×Ｒ３／（Ｒ１＋４Ｒ３） ‥‥（１）
で表わされる。例えば上記抵抗素子２５０〜２５３、２６０〜２６３、および２７０の値がすべて５０ｋΩの場合、制御端子６１０の電位が３Ｖ、制御端子６１１の電位が０Ｖと仮定すると、Ｂ点のＤＣ電位ＶＢは約２．１Ｖとなる。ＦＥＴ１３０から１３３のオン抵抗値が数Ω程度と無視できるほど小さいため、Ｂ点、Ａ点、Ｃ点の電位はほぼ等しくなり、この結果、オフ経路のＦＥＴ１３４の逆バイアス電圧はＢ点とほぼ同じ約２．１Ｖになり、Ｒ３を流れる電流４Ｉ１は４０μＡとなる。
【０００５】
ｎ個のＦＥＴを縦続接続して構成されるスイッチ回路が扱うことができる最大電力Ｐｍａｘは
Ｐｍａｘ＝２｛ｎ（ＶＨ−ＶＬ＋ＶＴ）｝２／Ｚ０ ‥‥（２）
で表わされる。ここで、ＶＨはＦＥＴに印加される高レベル電圧、ＶＬは低レベル電圧を、ＶＴはＦＥＴのしきい値電圧をそれぞれ表わす。Ｚ０は回路の特性インピーダンスを表わし、一般的に５０Ωであり、この場合も５０Ωを想定している。上記結果より、ＶＨ＝２．１Ｖ、ＶＬ＝０Ｖを代入し、ＶＴ＝−０．６Ｖの場合について計算すると、Ｐｍａｘは１．４０Ｗとなり、抵抗素子２６０〜２６３、および抵抗素子２６４〜２６７を付加した効果がほとんど得られていない。
【０００６】
Ｂ点のＤＣ電位ＶＢを高くすると同時に消費電流を低減するために、抵抗Ｒ３の値を大きくするという方法が考えられるが、抵抗Ｒ３を大きくした場合にはＤ点の電位ＶＤが低下するという問題点がある。
【０００７】
すなわち、オフ経路については、制御端子６１０から抵抗素子２７１、ＦＥＴ１３４〜１３７、抵抗素子２５４〜２５７を経て、ゲート逆方向電流が流れる。図中Ｄ点の電位ＶＤは
ＶＤ＝３．０−（４×Ｒ３＋６×Ｒ２）Ｉ２ ‥‥（３）
で表わされる。抵抗素子の値は、この経路をオン経路として使用する場合もあることから、上記オン経路の条件と同一にする必要がある。例えば（１）式より電位ＶＢが２．４Ｖ以上になるようにするには、抵抗Ｒ３の値を３００ｋΩに設定する必要があるが、この場合、Ｄ点の電位ＶＤは、通常、ゲート逆方向電流（Ｉ２）として１μＡ程度の電流が流れることを前提とすると、１．５Ｖとなり、Ｐｍａｘはさらに低下する。
【０００８】
このように従来例においては、ＦＥＴのドレイン−ソース電位の低下によるハンドリングパワーの低下が起こりやすく、また抵抗Ｒ３を小さくできないため、消費電流が大きくなるという問題点も有していた。
【０００９】
なお、特開２００２−２３２２７８号公報においては、この問題を回避するため、高周波入出力端子とスイッチ回路部との間にコンデンサを挿入し、両者をＤＣ的に分離するという方法を提案している。ところが、半導体プロセスで作成されたコンデンサを高周波入出力端子に直接接続すると、ＥＳＤ耐圧（静電耐圧）が著しく劣化する上、半導体チップの面積も増大するという問題点を有していた。
【００１０】
本発明の目的は、従来例よりも大電力を取り扱える高周波スイッチ装置および半導体装置を提供することである。
【００１１】
本発明の他の目的は、消費電流をも低減することができる高周波スイッチ装置および半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、上記従来の構成の課題を解決するものであり、ＦＥＴの接続点に個別に抵抗素子を接続し、他方の端子に所定の電圧を印加する構成を有している。これによって、従来例よりも大電力を取り扱える。また、消費電流を低減することも可能となる。
【００１３】
第１の発明の高周波スイッチ装置は、高周波信号を入出力する複数の高周波入出力端子と、高周波入出力端子間に配置された複数個の高周波スイッチ回路部とを備えている。高周波スイッチ回路部は、複数個の電界効果トランジスタを直列接続して構成され、電界効果トランジスタのゲート端子に高レベル電圧もしくは低レベル電圧のいずれかの電圧を印加することによりオン状態とオフ状態を実現する。
【００１４】
さらに、複数個の高周波スイッチ回路において、互いに逆の動作をする第１と第２の高周波スイッチ回路部のうち、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第１の抵抗素子の第１の端子が接続され、第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第２の抵抗素子の第１の端子が接続され、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第３の抵抗素子の第１の端子が接続され、第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第４の抵抗素子の第１の端子が接続され、第１の抵抗素子の第２の端子に第４の抵抗素子の第２の端子が接続され、第２の抵抗素子の第２の端子に第３の抵抗素子の第２の端子が接続され、第１の抵抗素子の第２の端子はすべて共通に接続され、第２の抵抗素子の第２の端子はすべて共通に接続され、第３の抵抗素子の第２の端子はすべて共通に接続され、第４の抵抗素子の第２の端子はすべて共通に接続され、高周波入出力端子は、それぞれ第１および第２の高周波スイッチ回路部を構成する電界効果トランジスタのソース／ドレイン端子に直接接続されている。
【００１５】
この構成によれば、複数個の電界効果トランジスタの中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができ、また消費電流も従来例に比べて低減することができる。
【００１６】
第２の発明の高周波スイッチ装置は、高周波信号を入出力する複数の高周波入出力端子と、高周波入出力端子間に配置された直列高周波スイッチ回路部と、高周波入出力端子とグランド端子間に配置された並列高周波スイッチ回路部とを備えている。直列高周波スイッチ回路部と並列高周波スイッチ回路部とはそれぞれ、複数個の電界効果トランジスタを直列接続して構成され、電界効果トランジスタのゲート端子に高レベル電圧もしくは低レベル電圧のいずれかの電圧を印加することによりオン状態とオフ状態を実現する。
【００１７】
さらに、直列高周波スイッチ回路部と並列高周波スイッチ回路部とのそれぞれにおいて、互いに逆の動作をする第１と第２の高周波スイッチ回路部のうち、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第１の抵抗素子の第１の端子が接続され、第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタの中間接続点に第２の抵抗素子の第１の端子が接続され、第１の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第３の抵抗素子の第１の端子が接続され、第２の高周波スイッチ回路部を構成する複数個の電界効果トランジスタのゲート端子に第４の抵抗素子の第１の端子が接続され、第１の抵抗素子の第２の端子に第４の抵抗素子の第２の端子が接続され、第２の抵抗素子の第２の端子に第３の抵抗素子の第２の端子が接続され、第１の抵抗素子の第２の端子はすべて共通に接続され、第２の抵抗素子の第２の端子はすべて共通に接続され、第３の抵抗素子の第２の端子はすべて共通に接続され、第４の抵抗素子の第２の端子はすべて共通に接続され、高周波入出力端子は、それぞれ第１から第４までの高周波スイッチ回路部を構成する電界効果トランジスタのソース／ドレイン端子に直接接続されている。
【００１８】
この構成によれば、複数個の電界効果トランジスタの中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができ、また消費電流も従来例に比べて低減することができる。また、複数個の電界効果トランジスタの中間接続点の電位の低下を抑制できるので、複数個の電界効果トランジスタの中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られる。
【００２０】
本発明の半導体装置は、第１から第２の発明のいずれかの高周波スイッチ装置を半導体基板上に集積化したしたものである。
【００２１】
この構成によれば、第１から第２の発明の高周波スイッチ装置と同様の作用効果を奏する。
【発明の効果】
【００２２】
以上のように、本発明によれば、複数個の電界効果トランジスタの中間接続点の中間接続点の電位の低下を抑制することができるので、取り扱うことが可能な電力を従来例に比べて増大させることができる。また、複数個の電界効果トランジスタの中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００２４】
（実施の形態１）
図１は本発明の高周波スイッチ装置の実施の形態１として、ＳＰＤＴスイッチ装置の構成を示す回路図である。図１において、１０１〜１０８はデプレション型ＦＥＴ、２０１〜２０８は抵抗素子（抵抗Ｒ１）、２１７〜２１９、２２１〜２２３は抵抗素子（抵抗Ｒ２）、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子である。Ｉ１〜Ｉ６は電流である。
【００２５】
上記図１のように構成されたスイッチ装置について、以下その動作を説明する。
【００２６】
第１の高周波信号入出力端子５０１から入力された信号を、第２の高周波信号入出力端子５０２に出力する場合、制御端子６０１に高レベルの電圧を、制御端子６０２に低レベルの電圧を印加する。
【００２７】
図１において、ＦＥＴ１０１〜１０８にはしきい値が−０．６Ｖ程度のデプレション型ＦＥＴを使用しているため、上記電圧条件において、高レベルの電圧が印加されるＦＥＴ１０１〜１０４はオン状態になり、低レベルの電圧が印加されるＦＥＴ１０５〜１０８はオフ状態になる。
【００２８】
図中Ｂ点の電位ＶＢ、およびＤ点の電位ＶＤは、
ＶＢ＝１０．４×Ｒ２／（３×Ｒ１＋４×Ｒ２） ‥‥（４）
ＶＤ＝３．０−Ｒ２×Ｉ５ ‥‥（５）
Ｉ３＝３×ＶＢ／Ｒ２
Ｉ５＝Ｉ４×４／３
でそれぞれ表わされる。
【００２９】
高レベル電圧＝３．０Ｖ、低レベル電圧＝０Ｖ、ＦＥＴのゲート順方向電圧＝０．４Ｖ、ＦＥＴの逆方向リーク電流Ｉ４＝１μＡ、Ｒ１＝５０ｋΩ、Ｒ２＝４５０ｋΩのとき、ＶＢ＝ＶＡ＝ＶＣ＝ＶＤ＝２．４Ｖが得られる。ただし、ＶＡはＡ点の電位、ＶＣはＣ点の電位である。一方、消費電流は上記条件においてＩ３が１６μＡとなり、従来例の４０μＡに比べて大幅に低消費電力化することが可能である。
【００３０】
ＦＥＴのしきい値を従来例と同様−０．６Ｖとすると、このときのＰｍａｘは（２）式より、２．０７Ｗとなり、従来例に比べて約１．５倍の電力まで取り扱うことができる。
【００３１】
この実施の形態によれば、ＦＥＴ１０１〜１０８の中間接続点に抵抗素子２１７〜２１９、２２１〜２２３の第１の端子を接続し、抵抗素子２１７〜２１９、２２１〜２２３の第２の端子に、抵抗素子２１７〜２２２の第１の端子が接続されたＦＥＴ１０１〜１０８のゲート端子に印加される電圧と逆相の電圧を印加するので、ＦＥＴ１０１〜１０８の中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができる。
【００３２】
（実施の形態２）
図２は本発明の高周波スイッチ装置の実施の形態２として、ＳＰＤＴスイッチ装置の構成を示す回路図であり、図３は図２のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。図２において、１０１〜１１６はデプレション型ＦＥＴ、２０１〜２１９、２２１〜２２３、２２５〜２２８、２３０〜２３３は抵抗素子、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子、３０１、３０２はコンデンサ、７０１、７０２は接地端子である。
【００３３】
上記図１のように構成されたＳＰＤＴスイッチ装置について、以下その動作を説明する。
【００３４】
第１の高周波信号入出力端子５０１から第２の高周波信号入出力端子５０２の経路をオンにし、第１の高周波信号入出力端子５０１から第３の高周波信号入出力端子５０３の経路をオフにするためには、制御端子６０１に３Ｖの電圧を、制御端子６０２に０Ｖの電圧を印加する。
【００３５】
これにより、ＦＥＴ１０１〜１０４、およびＦＥＴ１１３〜１１６がオンし、ＦＥＴ１０５〜１０８、およびＦＥＴ１０９〜１１２がオフする。
【００３６】
その結果、高周波信号入出力端子５０１から高周波信号入出力端子５０３へ漏洩する高周波信号は、ＦＥＴ１１３〜１１６を経由して接地端子７０２へと逃がされ、高周波信号入出力端子５０１、５０３間で優れたアイソレーションが確保される。
【００３７】
また、大電力信号入力時にもＦＥＴ１０５〜１１２がオンしないことがＳＰＤＴスイッチ装置には要求されるが、抵抗値を本発明の実施の形態１と同じ値に設定することにより、２．０Ｗまでの入力電力に耐えることができる。
【００３８】
図３に、従来の構成のＳＰＤＴスイッチ装置と本発明の実施の形態２によるＳＰＤＴスイッチ装置との、３次高調波とアイソレーション特性の入力電力依存性を示す。破線は従来例の構成の特性を示し、実線は実施の形態２の特性を示している。図３の特性図において、入力電力があるレベルを越えると増大が始まるのが、３次高調波特性であり、入力電力がある電力を越えると減少が始まるのが、アイソレーション特性である。図６、図１１、図１４についても図３と同様である。
【００３９】
高調波特性とアイソレーション特性は取り扱える最大電力に比例するものであり、従来の構成では入力電力が３１．５ｄＢｍを越えると３次高調波特性、アイソレーション特性とも劣化し始めるが、本発明の実施の形態２では入力電力が３３ｄＢｍまで優れた特性を示しており、従来の構成に比べて１．５ｄＢｍ大きい入力電力に対応できることが分かる。また消費電流は３２μＡであり、従来の構成で同様の回路を構成した場合の８０μＡに比べて大幅に低減することができる。
【００４０】
この実施の形態によれば、ＦＥＴ１０１〜１１６の中間接続点に抵抗素子２１７〜２１９、２２１〜２２３の第１の端子を接続し、抵抗素子２１７〜２１９、２２１〜２２３の第２の端子に、抵抗素子２１７〜２１９、２２１〜２２３の第１の端子が接続されたＦＥＴ１０１〜１１６のゲート端子に印加される電圧と逆相の電圧を印加するので、ＦＥＴ１０１〜１１６の中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができる。また、ＦＥＴ１０１〜１１６の中間接続点の電位の低下を抑制できるので、ＦＥＴ１０１〜１１６の中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られる。
【００４１】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【００４２】
（実施の形態３）
図４は本発明の高周波スイッチ装置の実施の形態３として、ＳＰＤＴスイッチ装置の構成を示す回路図である。図４において、１０１〜１０８はデプレション型ＦＥＴ、２０１〜２０８は抵抗素子（抵抗Ｒ１）、２１７〜２１９は抵抗素子（抵抗Ｒ２）、２２１〜２２３は抵抗素子（抵抗Ｒ２）、２３５、２３６は抵抗素子（抵抗Ｒ４）、２３９、２４０は抵抗素子（抵抗Ｒ３）、４０１、４０２はダイオード、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子である。Ｉ１，Ｉ２，Ｉ４，Ｉ５は電流である。
【００４３】
上記図４のように構成されたスイッチ装置について、以下その動作を説明する。
【００４４】
基本的な動作は実施の形態１と同じであるが、実施の形態１と異なる点は、ＦＥＴの中間点に接続した抵抗素子２１７〜２１９と制御端子６０２の間にダイオード４０１を挿入し、また抵抗素子２２１〜２２３と制御端子６０１の間にダイオード４０２をそれぞれ挿入している点である。
【００４５】
ダイオード４０１を設けることにより、ＦＥＴ１０１からＦＥＴ１０４までがオン状態における順方向電流Ｉ２を制限することができる。抵抗２３９は順方向電流Ｉ２の値を制御するためのものであり、抵抗２３５は制御端子６０２からのＥＳＤ（静電気放電）によるダイオード４０１の破壊を防止するためのものである。ダイオード４０２についても同様である。なお、抵抗２３５、２３９については省くことが可能である。
【００４６】
図４において、制御端子６０１に３Ｖを、制御端子６０２に０Ｖを印加した場合を想定すると、ＦＥＴの順方向電流Ｉ１が流れることによりＦＥＴ１０１〜１０４がオンする。このとき、Ｂ点の電位ＶＢは、
ＶＢ＝（３−ΦＢ）｛１−Ｒ１／（３×Ｒ１＋４×Ｒ２＋１２×Ｒ３）｝‥‥（６）
で表わされる。ここにΦＢはゲートのビルトイン電圧である。（６）式より明らかなように、Ｂ点の電位ＶＢは抵抗Ｒ１と抵抗Ｒ３が支配的であり、抵抗Ｒ３の値を大きくすることにより、Ｂ点の電位ＶＢを高くすることができる。前述の通り、抵抗Ｒ１を小さくすることは挿入損失を劣化させるので好ましくない。
【００４７】
Ｒ１＝Ｒ２＝５０ｋΩ、Ｒ３＝５００ｋΩとすることにより、電流Ｉ４の値を１μＡ以下の十分に小さな値にできるため、この場合のビルトイン電圧ΦＢは０．２Ｖ程度まで低下する。従って、Ｂ点の電位ＶＢは２．７８Ｖとなる。一方、オフ経路に関しては、Ｄ点の電位ＶＤが、
ＶＤ＝３−ΦＢ−Ｒ２×Ｉ５ ‥‥（７）
Ｉ５＝（４／３）×Ｉ４
で表わされるため、同様にΦＢ＝０．２Ｖ、Ｉ４＝１μＡ、Ｒ２＝５０ｋΩを（７）式に代入すると、ＶＤ＝２．７３Ｖとなる。上記結果を（２）式に代入して計算すると、実施の形態３の回路のＰｍａｘは２．９０Ｗとなり、実施の形態１の回路構成よりも、さらに０．９Ｗ高い電力を取り扱うことができる。
【００４８】
この実施の形態によれば、第１の実施の形態と同様の効果を奏する。その他、ダイオード４０１、４０２を設けたことにより、ダイオード４０１、４０２の陰極が抵抗を経て接続されるＦＥＴがオンのとき、ＦＥＴの順方向電流を抑制することができ、低消費電流化を図ることができる。
【００４９】
また、実施の形態３の回路の消費電流は１μＡ程度であり、従来例の４０μＡに比べて大幅に低消費電流化することができる。
【００５０】
（実施の形態４）
図５は本発明の高周波スイッチ装置の実施の形態４として、ＳＰＤＴスイッチ装置の構成を示す回路図であり、図６は図５のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。
【００５１】
図５において、１０１〜１１６はデプレション型ＦＥＴ、２０１〜２１９、２２１〜２２３、２２５〜２２８、２３０〜２３３、２３５〜２４２は抵抗素子、４０３〜４０６はダイオード、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子、３０１、３０２はコンデンサ、７０１、７０２は接地端子である。
【００５２】
上記図５のように構成されたスイッチ装置について、以下その動作を説明する。
【００５３】
図５の回路は図４に示す実施の形態３の回路をＳＰＤＴ回路に応用した例である。基本的な動作は実施の形態２のＳＰＤＴ回路と同様である。実施の形態２と異なる点は、ＦＥＴの中間点に接続した抵抗素子２１７〜２１９と制御端子６０２の間にダイオード４０３および抵抗素子２３５、２３９なる回路を挿入し、また抵抗素子２２１〜２２３と制御端子６０１の間にダイオード４０４および抵抗素子２３６、２４０よりなる回路を挿入し、抵抗素子２２５〜２２８と制御端子６０１の間にダイオード４０５および抵抗素子２３７、２４１よりなる回路を挿入し、また抵抗素子２３０〜２３３と制御端子６０２の間にダイオード４０６および抵抗素子２３８、２４２よりなる回路を挿入している点である。
【００５４】
ダイオード４０３および抵抗素子２３５、２３９なる回路、ダイオード４０４および抵抗素子２３６、２４０よりなる回路、ダイオード４０５および抵抗素子２３７、２４１よりなる回路、ダイオード４０６および抵抗素子２３８、２４２よりなる回路を設けたことによる作用効果は第３の実施の形態と同様である。
【００５５】
図６に、従来の構成のＳＰＤＴ回路と本発明の実施の形態４のＳＰＤＴ回路による、３次高調波とアイソレーション特性の入力電力依存性を示す。高調波特性とアイソレーション特性は取り扱える最大電力に比例するものであり、従来の構成では入力電力が３１．５ｄＢｍを越えると３次高調波特性、アイソレーション特性とも劣化し始めるが、本発明の実施の形態４のＳＰＤＴ回路では入力電力が３４．５ｄＢｍまで優れた特性を示しており、従来の構成に比べて３．０ｄＢｍ大きい入力電力に対応できることが分かる。また、回路全体の消費電流も５μＡ以下であり、優れた特性と低消費電流を同時に実現できるものである。
【００５６】
この実施の形態によれば、第１の実施の形態と同様の効果を奏する。その他、ダイオード４０１〜４０４を設けたことにより、ダイオード４０１〜４０４の陰極が抵抗を経て接続されるＦＥＴがオンのとき、ＦＥＴの順方向電流を抑制することができ、低消費電流化を図ることができる。
【００５７】
また、実施の形態３の回路の消費電流は数μＡ程度であり、従来例で同様の回路を構成した場合の８０μＡに比べて大幅に低消費電流化することができる。
【００５８】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【００５９】
（実施の形態５）
図７は本発明の高周波スイッチ装置の実施の形態５として、ＳＰＤＴスイッチ装置の構成を示す回路図である。図７において、１０１〜１０８はデプレション型ＦＥＴ、２０１〜２０８は抵抗素子（抵抗Ｒ１）、２１７〜２１９、２２１〜２２３は抵抗素子（抵抗Ｒ２）、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子である。Ｉ１〜Ｉ３は電流である。
【００６０】
上記図７のように構成されたスイッチ装置について、以下その動作を説明する。
【００６１】
基本的な動作は実施の形態１と同じであるが、実施の形態１と異なる点は、ＦＥＴ１０１〜１０４の中間点に一端を接続した抵抗素子２１７〜２１９の他端と、ＦＥＴ１０５〜１０８の中間点に一端を接続した抵抗素子２２０〜２２２の他端を直接接続した点である。制御端子６０１に３Ｖを、制御端子６０２に０Ｖを印加した場合を想定すると、Ｂ点の電位ＶＢ、およびＤ点の電位ＶＤは、
ＶＢ＝３−Ｒ１×Ｉ１−ΦＢ ‥‥（８）
ＶＤ＝ＶＢ−２×Ｒ２×Ｉ２ ‥‥（９）
と表わされる。（８）、（９）式に、Ｒ１＝５０ｋΩ、Ｉ１＝１μＡ、ΦＢ＝０．２Ｖを代入すると、ＶＢ＝２．７５Ｖ、ＶＤ＝２．６２Ｖの値が得られ、（２）式よりＰｍａｘ＝２．６１Ｗとなり、従来例に比べて約１．８倍の値が得られる。
【００６２】
このように、本実施の形態によれば、互いに逆の動作をする第１と第２のスイッチ回路部（ＦＥＴ１０１〜１０４、ＦＥＴ１０５〜１０８）のうち、第１のスイッチ回路部を構成するＦＥＴ１０１〜１０４の中間接続点に抵抗素子２１７〜２１９の第１の端子を接続し、第２のスイッチ回路部を構成するＦＥＴ１０５〜１０８の中間接続点に抵抗素子２２１〜２２３の第１の端子を接続し、第１のスイッチ回路部に接続された抵抗素子２１７〜２１９の第２の端子に、第２のスイッチ回路部に接続された抵抗素子２２１〜２２３の第２の端子を接続するという単純な構成により、ＦＥＴ１０１〜１０８の中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができる。
【００６３】
また、実施の形態５の回路の消費電流は１６μＡであり、従来例の４０μＡに比べて大幅に低消費電流化することができる。
【００６４】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【００６５】
（実施の形態６）
図８は本発明の高周波スイッチ装置の実施の形態６として、ＳＰＤＴスイッチ装置の構成を示す回路図である。
【００６６】
図８において、１０１〜１１６はデプレション型ＦＥＴ、２０１〜２１９、２２１〜２２３、２２５〜２２８、２３０〜２３３は抵抗素子、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子、３０１、３０２はコンデンサ、７０１、７０２は接地端子である。
【００６７】
上記図８のように構成されたスイッチ装置について、以下その動作を説明する。
【００６８】
図８の回路は図７に示す実施の形態５の回路をＳＰＤＴ回路に応用した例である。基本的な動作は実施の形態２のＳＰＤＴ回路と同様であり、実施の形態２と異なる点は、ＦＥＴ１０１〜１０４の中間点に一端を接続した抵抗素子２１７〜２１９の他端と、ＦＥＴ１０５〜１０８の中間点に一端を接続した抵抗素子２２１〜２２３の他端とを接続し、ＦＥＴ１０９〜１１２の中間点に一端を接続した抵抗素子２２５〜２２８の他端と、ＦＥＴ１１３〜１１６の中間点に一端を接続した抵抗素子２３０〜２３３の他端とを接続している点である。
【００６９】
図８の構成により、常にオン状態のＦＥＴからオフ状態のＦＥＴに電流が流れることにより安定したバイアス電位が確保される結果、高いＰｍａｘと優れた高周波特性を得ることができる。なお、ＦＥＴ１０１〜１０８はゲート幅４ｍｍの同一サイズであり、またＦＥＴ１０９〜１１６はゲート幅１ｍｍの同一サイズである。このように同一サイズ、もしくは近いサイズのＦＥＴをペアにすることにより、電流値が一定になり、安定した特性を得ることができる。
【００７０】
このように、本実施の形態によれば、第５の実施の形態と同様の作用効果を奏する上、複数個の電界効果トランジスタの中間接続点の電位の低下を抑制できるので、複数個の電界効果トランジスタの中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られる。
【００７１】
また、実施の形態６の回路の消費電流は３２μＡであり、従来例で同様の回路を構成した場合の８０μＡに比べて大幅に低消費電流化することができる。
【００７２】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【００７３】
（実施の形態７）
図９は本発明の高周波スイッチ装置の実施の形態７として、ＳＰＤＴスイッチ装置の構成を示す回路図である。
【００７４】
図９において、１０１〜１１６はデプレション型ＦＥＴ、２０１〜２１９、２２１〜２２３、２２５〜２２８、２３０〜２３３は抵抗素子、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子、３０１、３０２はコンデンサ、７０１、７０２は接地端子である。
【００７５】
上記図９のように構成されたスイッチ装置について、以下その動作を説明する。
【００７６】
図９の回路の基本的な動作は実施の形態６のＳＰＤＴ回路と同様であり、実施の形態６と異なる点は、ＦＥＴ１０１〜１０４の中間点に一端を接続した抵抗素子２１７〜２１９の他端と、ＦＥＴ１０５〜１０８の中間点に一端を接続した抵抗素子２２１〜２２３の他端との接続点と、ＦＥＴ１０９〜１１２の中間点に一端を接続した抵抗素子２２５〜２２８の他端と、ＦＥＴ１１３〜１１６の中間点に一端を接続した抵抗素子２３０〜２３３の他端との接続点とを共通に接続した点である。
【００７７】
図９の構成により、オン状態のＦＥＴからオフ状態のＦＥＴへの電流が平均化されるため、回路が複雑化して常に逆の動作をするＦＥＴが存在しない場合にも、安定したバイアス電圧を印加することができる。
【００７８】
このように、本実施の形態によれば、複数個のスイッチ回路部を構成するＦＥＴ１０１〜１１６の接続点に抵抗素子２１７〜２１９，２２１〜２２３，２２５〜２２８，２３０〜２３３の第１の端子を接続し、抵抗素子２１７〜２１９，２２１〜２２３，２２５〜２２８，２３０〜２３３の第２の端子を互いに共通接続することにより、ＦＥＴ１０１〜１１６の中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができる。また、ＦＥＴ１０１〜１１６の中間接続点の電位の低下を抑制できるので、ＦＥＴ１０１〜１０８の中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られる。
【００７９】
また、オン状態のＦＥＴからオフ状態のＦＥＴへの電流が平均化されるため、回路が複雑化して常に逆の動作をするＦＥＴが存在しない場合にも、安定したバイアス電圧を印加することができる。
【００８０】
また、実施の形態７の回路の消費電流は数μＡであり、従来例で同様の回路を構成した場合の８０μＡに比べて大幅に低消費電流化することができる。
【００８１】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【００８２】
（実施の形態８）
図１０は本発明の高周波スイッチ装置の実施の形態８として、ＳＰＤＴスイッチ装置の構成を示す回路図であり、図１１は図１０のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。
【００８３】
図１０において、１０１〜１１６はデプレション型ＦＥＴ、２０１〜２２３、２４３、２４４は抵抗素子、４０７、４０８はダイオード、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子、３０１、３０２はコンデンサ、７０１、７０２、７０３は接地端子である。
【００８４】
上記図１０のように構成されたスイッチ装置について、以下その動作を説明する。
【００８５】
図１０の回路の基本的な動作は実施の形態２のＳＰＤＴ回路と同様であり、実施の形態６と異なる点は、第１の制御端子６０１に抵抗素子２４３を経てダイオード４０７のアノードを接続し、第２の制御端子６０２に抵抗素子２４４を経てダイオード４０８のアノードを接続し、ダイオード４０７、４０８のカソードを抵抗素子２４５の一端に接続し、抵抗素子２４５の他端を接地し、ダイオード４０７、４０８と抵抗素子２４５との接続点を、ＦＥＴ１０１〜１１６の中間点に接続した抵抗素子２１７〜２３３の他方の端子に共通に接続した点である。
【００８６】
図１０の構成により、制御端子６０１が高レベルのときは、制御端子６０１から抵抗素子２４３、ダイオード４０７および抵抗素子２４５を通って接地端子７０３へと電流が流れる。また、制御端子６０２が高レベルのときは、制御端子６０２から抵抗素子２４４、ダイオード４０８および抵抗素子２４５を通って接地端子へと電流が流れる。これにより、Ｐ点の電位が一定に保たれる。また、抵抗素子２４５の値を変えることにより、Ｐ点の電位を任意に設定することができる。なお、抵抗素子２４３、２４４はＥＳＤ保護の目的で挿入されている。今、抵抗素子２４３、２４４の値を１ｋΩ、抵抗素子２４５の値を５００ｋΩとすることにより、Ｐ点の電位を２．８Ｖに設定することができ、図１０のスイッチ装置が取り扱える最大電力Ｐｍａｘは３．１０Ｗとなり、従来構成の２．２倍の値が得られる。
【００８７】
図１１に、従来の構成のＳＰＤＴ回路と本発明の実施の形態８のＳＰＤＴ回路による、３次高調波とアイソレーション特性の入力電力依存性を示す。高調波特性とアイソレーション特性は取り扱える最大電力に比例するものであり、従来の構成では入力電力が３１．５ｄＢｍを越えると３次高調波特性、アイソレーション特性とも劣化し始めるが、本発明の実施の形態４のＳＰＤＴ回路では入力電力が３４．５ｄＢｍまで優れた特性を示しており、従来の構成に比べて３．０ｄＢｍ大きい入力電力に対応できることが分かる。
【００８８】
このように本実施の形態によれば、複数個のスイッチ回路部を構成するＦＥＴ１０１〜１１６の中間接続点に抵抗素子の第１の端子を接続し、抵抗素子２１７〜２１９，２２１〜２２３，２２５〜２２８，２３０〜２３３の第２の端子を互いに接続し、第１の制御端子６０１に第１のダイオード４０７のアノードを接続し、第２の制御端子６０２に第２のダイオード４０８のアノードを接続し、第１および第２のダイオード４０７，４０８のカソードに抵抗素子２４５の第１の端子を接続し、抵抗素子２４５の第２の端子を接地し、第１および第２のダイオード４０７，４０８と抵抗素子２４５の第１の端子との接続点を、ＦＥＴ１０１〜１１６の中間点に接続された抵抗素子２１７〜２１９，２２１〜２２３，２２５〜２２８，２３０〜２３３の第２の端子に接続することにより、ＦＥＴ１０１〜１１６の中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができる。また、ＦＥＴ１０１〜１１６の中間接続点の電位の低下を抑制できるので、ＦＥＴ１０１〜１０８の中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られる。
【００８９】
また、ダイオード４０７、４０８からなる電圧論理和回路により、常に一定のバイアス電圧をＦＥＴ１０１〜１１６に印加することができる。
【００９０】
また、実施の形態５の回路の消費電流は４０μＡ程度であり、従来例で同様の回路を構成した場合の８０μＡに比べて大幅に低消費電流化することができる。
【００９１】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【００９２】
また、図１０の構成において、シャントＦＥＴ１０９〜１１６の回路部を省くことも可能である。
【００９３】
（実施の形態９）
図１２は本発明の高周波スイッチ装置の実施の形態９として、ＳＰＤＴスイッチ装置の構成を示す回路図である。
【００９４】
図１２において、１０１〜１１６はデプレション型ＦＥＴ、２０１〜２１９、２２１〜２２３、２２５〜２２８、２３０〜２３３、２４６〜２４９は抵抗素子、４０９、４１０はダイオード、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０１は第１の制御端子、６０２は第２の制御端子、３０１、３０２はコンデンサ、７０１、７０２は接地端子である。
【００９５】
上記図１２のように構成されたスイッチ装置について、以下その動作を説明する。
【００９６】
図１２の回路の基本的な動作は実施の形態６のＳＰＤＴ回路と同様であり、実施の形態６と異なる点は、第１の制御端子６０１に抵抗素子２４６を介してダイオード４０９のアノードを接続し、ダイオード４０９のカソードに抵抗素子２４８の一端を接続し、抵抗素子２４８の他端に制御端子６０２を接続し、第２の制御端子６０２に抵抗素子２４７を介してダイオード４１０のアノードを接続し、ダイオード４１０のカソードに抵抗素子２４９の一端を接続し、抵抗素子２４９の他端に制御端子６０１を接続し、ダイオード４０９のカソードを抵抗素子２１７〜２１９および２３０〜２３３に接続し、ダイオード４１０のカソードを抵抗素子２２１〜２２３および２２５〜２２８に接続した点である。
【００９７】
図１２の構成により、制御端子６０１が高レベルのときは、抵抗素子２４６、ダイオード４０９、抵抗素子２４８を経て制御端子６０２に電流が流れ、制御端子６０２が高レベルのときは、抵抗素子２４７、ダイオード４１０、抵抗素子２４９を経て制御端子６０１に電流が流れることにより、Ｑ点およびＲ点の電位が固定され、抵抗素子２４８、２４９の値を変えることにより、Ｑ点とＲ点の電位を独立した任意の値に設定することができる。なお、抵抗素子２４６、２４７はＥＳＤ保護の目的で挿入されている。
【００９８】
今、抵抗素子２４６、２４７の値を１ｋΩ、２４８、２４９の値を１００ｋΩとすることにより、Ｑ点の電位を２．５Ｖ、Ｒ点の電位を２．９Ｖに設定することができる。この結果、オン状態のＦＥＴの順方向バイアスを拡大できると同時に、オフ状態のＦＥＴの逆バイアス電圧を拡大することができる。上記条件において、図１２のスイッチ装置が取り扱える最大電力Ｐｍａｘは３．４Ｗとなり、従来構成の２．４倍の値が得られる一方、オン状態のＦＥＴの順バイアス電圧の拡大により、挿入損失を０．１ｄＢ低減することができる。
【００９９】
このように、本実施の形態によれば、直列高周波スイッチ回路部と並列高周波スイッチ回路部とそれぞれ構成するＦＥＴ１０１〜１１６の中間接続点に第１の抵抗素子２１７〜２１９，２２１〜２２３，２２５〜２２８，２３０〜２３３の第１の端子を接続し、第１の制御端子６０１に第１のダイオード４０９のアノードを接続し、第１のダイオード４０９のカソードに第２の抵抗素子２４８の第１の端子を接続し、第２の抵抗素子２４８の第２の端子を第２の制御端子６０２に接続し、第２の制御端子６０２に第２のダイオード４１０のアノードを接続し、第２のダイオード４１０のカソードに第３の抵抗素子２４７の第１の端子を接続し、第３の抵抗素子２４７の第２の端子を第１の制御端子６０１に接続し、第１のダイオード４０９のカソードを、第１の制御端子６０１がゲートにつながる電界効果トランジスタＦＥＴ１０１〜１０４，１１３〜１１６に接続された第１の抵抗素子２１７〜２１９，２３０〜２３３の第２の端子に接続し、第２のダイオード４１０のカソードを、第２の制御端子６０２がゲートにつながるＦＥＴ１０５〜１０８，１０９〜１１２に接続された第１の抵抗素子２２１〜２２３，２２５〜２２８の第２の端子に接続するので、ＦＥＴ１０１〜１１６の中間接続点の電位の低下を抑制することができる。その結果、取り扱うことが可能な電力を従来例に比べて増大させることができる。また、ＦＥＴ１０１〜１０８の中間接続点の電位の低下を抑制できるので、ＦＥＴ１０１〜１０８の中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られる。
【０１００】
また、ダイオード４０９、４１０と抵抗２４６〜２４９の組み合わせにより、オン状態のＦＥＴには低いバイアス電圧を印加し、オフ状態のＦＥＴには高いバイアス電圧を印加することができる。
【０１０１】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【０１０２】
また、図１２の構成において、シャントＦＥＴ１０９〜１１６の回路部を省くことも可能である。
【０１０３】
（実施の形態１０）
図１３は本発明の高周波スイッチ装置の実施の形態１０として、ＳＰＤＴスイッチ装置の構成を示す回路図であり、図１４は図１３のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。
【０１０４】
図１３において、１０１〜１１６はデプレション型ＦＥＴ、１２０はエンハンスメント型ＦＥＴ、２０１〜２１６はゲートバイアス抵抗であり抵抗値５０ｋΩ、２１７〜２１９、２２１〜２２３、２２５〜２２８、２３０〜２３３はＦＥＴの電圧固定用抵抗であり抵抗値１００ｋΩ、２８０は電圧反転ＦＥＴのゲート抵抗であり抵抗値１００ｋΩ、２８１は電圧反転回路の負荷抵抗であり抵抗値１００ｋΩ、３０１、３０２はコンデンサであり容量値１０ｐＦ、５０１は第１の高周波信号入出力端子、５０２は第２の高周波信号入出力端子、５０３は第３の高周波信号入出力端子、６０７は制御端子、７０１、７０２、７０４は接地端子、８０１は電源端子である。９０１はＳＰＤＴ回路、９０２は電圧反転回路である。
【０１０５】
上記図１３のように構成されたＳＰＤＴ回路９０１および電圧反転回路９０２について、以下その動作を説明する。
【０１０６】
ＳＰＤＴ回路９０１の部分の基本的な動作は実施の形態２と同じである。実施の形態２と異なる点は、ＳＰＤＴ回路９０１の制御用信号として、電圧反転回路９０２の入力信号と出力信号を同時に用いている点である。本実施例において、制御端子６０７には高レベル電圧として３Ｖ、低レベル電圧として０Ｖの電圧が印加される。制御端子６０７に印加された電圧は、ゲート抵抗２８０を経てエンハンスメントＦＥＴ１２０のゲート端子に印加され、ドレイン端子から逆相の信号として取り出される。すなわち、電圧反転回路９０２の入力電圧が低レベルの場合、出力電圧は高レベルになり、入力電圧が高レベルの場合、出力電力は低レベルになり、互いに逆相の電位関係になる。従って、電圧反転回路９０２の入力電圧と出力電圧を用いれば、ＳＰＤＴ回路９０１を動作させることができる。
【０１０７】
図１４に本実施例のＳＰＤＴ回路９０１を用いた場合の特性を、従来のＳＰＤＴ回路と電圧反転回路を組み合わせた場合と比較して示す。一般にエンハンスメント型ＦＥＴを用いた電圧反転回路９０２では、出力電圧が高レベル（入力電圧が低レベル）の時、負荷抵抗により出力電圧が電源電圧よりも下がるため、これを用いて単一の制御端子６０７でＳＰＤＴ回路９０１を動作させると十分な電圧が得られない場合が多いが、本発明の構成を用いることにより、単一の制御電圧でも優れた高周波特性を得ることができる。
【０１０８】
なお、言うまでもないが、本発明の構成はＳＰＤＴスイッチ装置以外の高周波スイッチ装置にも同様に適用可能である。
【０１０９】
また、電圧反転回路９０２は、図１、図４、図５、図７、図８、図９、図１０、図１２のＳＰＤＴスイッチ装置に対しても、図１３と同様に適用することができる。
【０１１０】
また、上記の各実施の形態のＳＰＤＴスイッチ装置を各々半導体基板上に集積化したものが、本発明の半導体装置である。
【産業上の利用可能性】
【０１１１】
本発明にかかる高周波スイッチ装置は、複数個の電界効果トランジスタの中間接続点の中間接続点の電位の低下を抑制することができるので、取り扱うことが可能な電力を従来例に比べて増大させることができ、また、複数個の電界効果トランジスタの中間接続点の電位の低下に起因する歪み特性やアイソレーション特性の劣化が抑えられ、優れた高周波特性が得られるという効果を有し、移動体通信機等において高周波信号の増幅、切り替え等を行う高周波スイッチ装置などに有用である。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施の形態１のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図２】本発明の実施の形態２のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図３】本発明の実施の形態２のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。
【図４】本発明の実施の形態３のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図５】本発明の実施の形態４のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図６】本発明の実施の形態４のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。
【図７】本発明の実施の形態５のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図８】本発明の実施の形態６のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図９】本発明の実施の形態７のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図１０】本発明の実施の形態８のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図１１】本発明の実施の形態８のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。
【図１２】本発明の実施の形態９のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図１３】本発明の実施の形態１０のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【図１４】本発明の実施の形態１０のＳＰＤＴスイッチ装置の高周波特性を示す特性図である。
【図１５】従来のＳＰＤＴスイッチ装置の等価回路を示す回路図である。
【符号の説明】
【０１１３】
１０１〜１１６  デプレション型ＦＥＴ
１２０  エンハンスメント型ＦＥＴ
２０１〜２６７、２８０、２８１  抵抗素子
３０１、３０２  コンデンサ
４０１〜４１０  ダイオード
５０１〜５０３  高周波信号入出力端子
６０１、６０２、６０７、６１０、６１１  制御端子
７０１〜７０４  接地端子
８０１  電源端子
９０１  ＳＰＤＴ回路
９０２  電圧反転回路
【図１】
0004538016.tif 000002
【図２】
0004538016.tif 000003
【図３】
0004538016.tif 000004
【図４】
0004538016.tif 000005
【図５】
0004538016.tif 000006
【図６】
0004538016.tif 000007
【図７】
0004538016.tif 000008
【図８】
0004538016.tif 000009
【図９】
0004538016.tif 000010
【図１０】
0004538016.tif 000011
【図１１】
0004538016.tif 000012
【図１２】
0004538016.tif 000013
【図１３】
0004538016.tif 000014
【図１４】
0004538016.tif 000015
【図１５】
0004538016.tif 000016