(57)【特許請求の範囲】
【請求項１】
パルス幅の異なる複数種類のデータパルスが所定周期で配列されてなるタイムコードの受信を行う電波受信装置において、
受信電波から前記タイムコードを検波する検波手段と、
前記検波手段により検波された信号から低周波数帯域の信号を通過させるとともに、カットオフ周波数が前記データパルスの送信周波数の２倍以下の特性を有するローパスフィルタと、
前記データパルスの送信周期の開始時点から特定時間経過した当該周期期間内の１個又は複数のタイミングにおける前記ローパスフィルタの出力に基づいて当該データパルスの種類の判別を行うデータ判別手段と、
を備えたことを特徴とする電波受信装置。
【請求項２】
前記ローパスフィルタは、カットオフ周波数が前記データパルスの送信周波数の０．５倍〜１．０倍の特性を有していることを特徴とする請求項１記載の電波受信装置。
【請求項３】
前記ローパスフィルタに残余した蓄積電荷を１回のデータ判別ごとに解放させるリセット手段を備えていることを特徴とする請求項１又は２に記載の電波受信装置。
【請求項４】
前記データ判別手段は、
前記ローパスフィルタの出力としきい値電圧とを比較するコンパレータと、
前記１個又は複数のタイミングにおける前記コンパレータの出力に基づいてデータパルスの判別を行う論理回路と、
を備えていることを特徴とする請求項１〜３の何れか１項に記載の電波受信装置。
【請求項５】
前記複数種類のデータパルスは、パルス幅が０．２秒長のポジションマーカパルスと、パルス幅が０．５秒長の“１”データパルスと、パルス幅が０．８秒長の“０”データパルスとがあり、
前記データ判別手段は、
前記データパルスの送信周期の開始時点から０．３秒〜０．７秒のうちの所定時間が経過した第１検出タイミングにおける前記出力と、
前記第１検出時点より後で且つ前記データパルスの送信周期の開始時点から０．６秒〜１．０秒のうちの所定時間が経過した第２検出タイミングにおける前記出力とに基づいて、
前記３種類のデータパルスの判別を行うように構成されていることを特徴とする請求項１〜３の何れか１項に記載の電波受信装置。
【請求項６】
前記データ判別手段は、
前記ローパスフィルタの出力に基づくデータ判別が不能であった場合に、以前に受信したデータパルスを参照して再度のデータ判別を行うように構成されていることを特徴とする請求項１〜３の何れか１項に記載の電波受信装置。
【請求項７】
前記データパルスの送信周期の開始時点を検出する同期点検出手段と、
前記データ判別手段により連続してデータパルスの判別が不能となった場合に前記同期点検出手段に検出処理を実行させ、新たに検出された前記送信周期の開始時点を使用して再度のタイムコードの受信処理を実行させる制御手段と、
を備えていることを特徴とする請求項１〜３の何れか１項に記載の電波受信装置。
【請求項８】
前記ローパスフィルタの周波数特性を複数段階に切り換え可能な特性切換手段と、
前記複数種類のデータパルスのうち第１種類のデータパルスの送信タイミングが既知となった場合に、前記特性切換手段により前記ローパスフィルタを低いカットオフ周波数の特性に切り換えさせ、前記データ判別手段により既知となっていない残りの種類のデータパルスの種類を判別させる制御手段と、
を備えていることを特徴とする請求項１〜３の何れか１項に記載の電波受信装置。
【請求項９】
請求項１〜８の何れか１項に記載の電波受信装置と、
前記電波受信装置により受信され判別されたタイムコードに基づいて時刻修正を行う時刻修正手段と、
を備えたことを特徴とする電波時計。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電波受信を行ってタイムコードの復調を行う電波受信装置、並びに、このタイムコードにより時刻修正を行う電波時計に関する。
【背景技術】
【０００２】
以前より、タイムコードの含まれる標準電波を受信してタイムコードを復調する電波受信モジュールがある。また、このような電波受信モジュールを内蔵し、復調したタイムコードによって自動的に時刻修正を行う電波時計がある。
【０００３】
標準電波は、例えば日本のものでは４０ｋＨｚや６０ｋＨｚの搬送波をタイムコードにより振幅変調してなるが、電波状況の悪い場所では、信号の減衰や外来ノイズの混入等により正常な電波受信が困難となる場合がある。
【０００４】
そこで、従来、電波状況が悪くても高い感度で電波受信を行えるようにする技術の提案がなされている。例えば、特許文献１では、検波信号を波形整形する際のしきい値を、標準電波の方式種別に応じて変化させることで、ノイズ成分によるタイムコードの誤検出を防止する技術が開示されている。
【０００５】
また、種々の電波を受信する一般的な受信モジュールにおいては、検波回路の後段にローパスフィルタを設け、検波後のベースバンド信号に対して高周波ノイズの除去を行うようにした構成が適用される場合もある。しかしながら、このような構成では、ベースバンド信号の信号波形が大きく歪むことがないように、ローパスフィルタの通過帯域の値が設定されるのが通常である。例えば、パルス幅が０．２秒、０．５秒、０．８秒の矩形波が１秒周期で伝送されるようなベースバンド信号を扱う場合、上記ローパスフィルタのカットオフ周波数は、少なくとも５Ｈｚ以上に設定する必要があると考えられるのが通常である。
【特許文献１】特開２００７−１３９７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来の電波受信モジュールの感度向上技術は、何れも感度向上のレベルがさほど高いものではなかった。例えば、電波に僅かな外来ノイズが混入される程度においては正確なタイムコードの復調が可能であったが、ビル内など信号が大きく減衰してノイズの割合が高くなる状況で、正常なタイムコードの復調を行えるレベルのものではなかった。
【０００７】
この発明の目的は、信号レベルが大きく減衰するような電波状況であっても、正確なタイムコードの復調を行うことのできる電波受信装置および電波時計を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１記載の発明は、
パルス幅の異なる複数種類のデータパルスが所定周期で配列されてなるタイムコードの受信を行う電波受信装置において、
受信電波から前記タイムコードを検波する検波手段と、
前記検波手段により検波された信号から低周波数帯域の信号を通過させるとともに、カットオフ周波数が前記データパルスの送信周波数の２倍以下の特性を有するローパスフィルタと、
前記データパルスの送信周期の開始時点から特定時間経過した当該周期期間内の１個又は複数のタイミングにおける前記ローパスフィルタの出力に基づいて当該データパルスの種類の判別を行うデータ判別手段と、
を備えたことを特徴としている。
【０００９】
請求項２記載の発明は、請求項１記載の電波受信装置において、
前記ローパスフィルタは、カットオフ周波数が前記データパルスの送信周波数の０．５倍〜１．０倍の特性を有していることを特徴としている。
【００１０】
請求項３記載の発明は、請求項１又は２に記載の電波受信装置において、
前記ローパスフィルタに残余した蓄積電荷を１回のデータ判別ごとに解放させるリセット手段を備えていることを特徴としている。
【００１２】
請求項４記載の発明は、請求項１〜３の何れか１項に記載の電波受信装置において、
前記データ判別手段は、
前記ローパスフィルタの出力としきい値電圧とを比較するコンパレータと、
前記１個又は複数のタイミングにおける前記コンパレータの出力に基づいてデータパルスの判別を行う論理回路と、
を備えていることを特徴としている。
【００１３】
請求項５記載の発明は、請求項１〜３の何れか１項に記載の電波受信装置において、
前記複数種類のデータパルスは、パルス幅が０．２秒長のポジションマーカパルスと、パルス幅が０．５秒長の“１”データパルスと、パルス幅が０．８秒長の“０”データパルスとがあり、
前記データ判別手段は、
前記データパルスの送信周期の開始時点から０．３秒〜０．７秒のうちの所定時間が経過した第１検出タイミングにおける前記出力と、
前記第１検出時点より後で且つ前記データパルスの送信周期の開始時点から０．６秒〜１．０秒のうちの所定時間が経過した第２検出タイミングにおける前記出力とに基づいて、
前記３種類のデータパルスの判別を行うように構成されていることを特徴としている。
【００１４】
請求項６記載の発明は、請求項１〜３の何れか１項に記載の電波受信装置において、
前記データ判別手段は、
前記ローパスフィルタの出力に基づくデータ判別が不能であった場合に、以前に受信したデータパルスを参照して再度のデータ判別を行うように構成されていることを特徴としている。
【００１５】
請求項７記載の発明は、請求項１〜３の何れか１項に記載の電波受信装置において、
前記データパルスの送信周期の開始時点を検出する同期点検出手段と、
前記データ判別手段により連続してデータパルスの判別が不能となった場合に前記同期点検出手段に検出処理を実行させ、新たに検出された前記送信周期の開始時点を使用して再度のタイムコードの受信処理を実行させる制御手段と、
を備えていることを特徴としている。
【００１６】
請求項８記載の発明は、請求項１〜３の何れか１項に記載の電波受信装置において、
前記ローパスフィルタの周波数特性を複数段階に切り換え可能な特性切換手段と、
前記複数種類のデータパルスのうち第１種類のデータパルスの送信タイミングが既知となった場合に、前記特性切換手段により前記ローパスフィルタを低いカットオフ周波数の特性に切り換えさせ、前記データ判別手段により既知となっていない残りの種類のデータパルスの種類を判別させる制御手段と、
を備えていることを特徴としている。
【００１７】
請求項９記載の発明は、
請求項１〜８の何れか１項に記載の電波受信装置と、
前記電波受信装置により受信され判別されたタイムコードに基づいて時刻修正を行う時刻修正手段と、
を備えたことを特徴とする電波時計である。
【発明の効果】
【００１８】
本発明に従うと、検波手段の後段にローパスフィルタを設け、このローパスフィルタの特性を本来のデータパルスの信号波形を大きく歪ませるような低い通過帯域のものとすることで、信号の減衰が大きな場所でも、検波信号からノイズの大幅な除去を図って信号のＳ／Ｎ比を大幅に向上できるという効果がある。
【００１９】
また、上記のローパスフィルタによって検波後の信号波形が、本来のデータパルスの信号波形から大きく歪むことになるが、この信号波形の歪みに対応したデータ判別の手法を採用することで、Ｓ／Ｎ比の向上が図られた信号により正確なデータパルスの判別を行って、タイムコードの正確な再生を行うことができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２１】
［第１実施形態］
図１は、本発明の実施の形態の電波時計の回路構成を示すブロック図である。
【００２２】
この実施形態の電波時計１は、タイムコードを含んだ標準電波を受信して、そのタイムコードに基づき自動的に時刻修正を行う時計モジュールであり、例えば腕時計の時計本体となるものである。この電波時計１は、電波を受信するアンテナ１１と、このアンテナ１１を介して標準電波を受信してタイムコードを検波する受信部２０と、検波信号に対してデータ種判別のための信号処理を行うローパスフィルタ２１およびコンパレータ２２と、検波信号から秒同期の検出を行う秒同期検出部３０と、タイムコードの判読や各部の動作制御等を行うＣＰＵ（中央演算処理装置）２３と、ＣＰＵ２３が実行する制御プログラムや制御データを格納するＲＯＭ２４と、ＣＰＵ２３に作業用のメモリ空間を提供するＲＡＭ２５と、時刻の計時を行う計時回路部２６と、時刻の表示を行なう時刻表示部２７（アナログ表示部又は液晶表示部など）等を備えている。
【００２３】
受信部２０は、アンテナ１１により受信された信号を増幅するＲＦ増幅器１２と、受信信号のうち特定周波数の信号を中間周波数に変換する周波数変換回路１３と、周波数変換回路１３に所定周波数の発振信号を供給する発振回路１４と、中間周波数帯の信号のみを通過させるバンドパスフィルタ１５と、中間周波数の信号を増幅するＩＦ増幅器１６と、増幅後の信号から余分な周波数帯の信号を除去するバンドパスフィルタ１７と、該フィルタ１７の出力から振幅変調されているタイムコード信号を検波する検波回路１８と、一定レベルの検波信号が得られるようにＲＦ増幅器１２やＩＦ増幅器１６の増幅率を制御するＡＧＣ回路１９等を備えている。
【００２４】
上記の発振回路１４は、例えば、ＣＰＵ２３の制御により、発振信号の周波数を２チャンネルのうち何れかに切り換え可能にされ、それにより受信する標準電波の周波数を４０ｋＨｚと６０ｋＨｚとで切り換えられるようになっている。
【００２５】
ＣＰＵ２３は、例えば通常時において、計時回路部２６の時刻値と時刻表示部２７の表示内容が同期するように時刻表示部２７の動作制御を行っている。また、標準電波の受信条件が成立（例えば受信時刻になった場合など）した場合には、受信部２０とその周辺回路とを動作させて標準電波の受信およびタイムコードの判読を行うようになっている。そして、タイムコードを判読したら、このタイムコードに示される時刻情報と、計時回路部２６により計時されている時刻値との比較を行って、これらの値がずれている場合にこのずれを自動的に修正する時刻修正処理を行うようになっている。
【００２６】
秒同期検出部３０は、検波回路１８の検波出力に基づいて、秒同期点の検出を行うものである。秒同期点とは、例えば、０．０秒、１．０秒、〜、５９．０秒など、コンマゼロ秒点のことである。図１７の日本の標準電波のタイムコードのフォーマット図に示されるように、日本の標準電波においては、タイムコードを構成する各データパルスの立上り点が、１秒ごとの秒同期点と重なるようになっている。秒同期検出部３０は、例えば、タイムコード信号と所定のしきい値電圧とを比較するコンパレータ等から構成され、例えば、電波状況が良好なときに、上記コンパレータの出力により秒同期点が表わされるようになっている。すなわち、タイムコード信号が立ち上がるタイミングてコンパレータの出力がローレベルからハイレベルに遷移し、このタイミングをＣＰＵ２３が秒同期点として処理するように構成する。なお、上記の秒同期検出部３０は、電波状況が良好なときにのみ対応した簡単な構成であるが、電波状況が不良の場合でも、秒同期の検出を高精度に行える構成を適用することも可能である。本実施形態の最後に電波状況が不良の場合にも対応可能な構成について幾つか例示する。
【００２７】
図２には、図１のローパスフィルタ２１を詳細に表わした回路図を示す。
【００２８】
ローパスフィルタ２１は、検波回路１８の検波出力から低周波数帯の信号のみを通過させる回路であり、例えば抵抗Ｒ１とコンデンサＣ１とを直列に接続し、このコンデンサＣ１の両端電圧を出力とするＲＣフィルタ回路から構成される。この実施形態においては、ローパスフィルタ２１の通過帯域は検波信号の信号波形を大きく歪ませる程度に狭帯域のもの、例えば、カットオフ周波数が０．５Ｈｚのものが適用されている。このカットオフ周波数は、タイムコードの各データパルスの送信周波数の１／２の周波数であり、タイムコードの信号波形を維持するためのカットオフ周波数（５Ｈｚ以上）よりも顕著に低いものである。詳細は後述するが、ローパスフィルタ２１のカットオフ周波数は、好ましくは、各データパルスの送信周波数（１Ｈｚ）の２倍以下とすると良く、より好ましくは、０．５倍〜１．０倍の値に設定すると良い。
【００２９】
また、このローパスフィルタ２１には、コンデンサＣ１に蓄積される電荷を除去してローパスフィルタ２１の状態をリセットするスイッチ素子ＳＷ１が設けられている。このスイッチ素子ＳＷ１は例えばトランジスタ等から構成することができ、ＣＰＵ２３から出力されるリセット信号によりオン・オフ制御されるようになっている。
【００３０】
コンパレータ２２は、予め設定された所定のしきい値電圧Ｖｔｈ（図６（ａ）参照）と、ローパスフィルタ２１の出力とを比較して、その比較結果を表わすハイレベル又はローレベルの信号をＣＰＵ２３に出力する。
【００３１】
図３には、上記のローパスフィルタ２１の作用を説明する図を示す。同図（ａ）〜（ｃ）は検波出力されるＰ，Ｍ信号と１信号と０信号の理想的な信号波形図、（ｄ）はフィルタ出力の信号波形図である。
【００３２】
日本の標準電波においては、タイムコードは、Ｐ，Ｍ信号、１信号、０信号の３種類のデータパルスから構成される。図３（ａ）に示すように、Ｐ信号は、秒同期点で立ち上がりパルス幅が０．２秒の信号で、タイムコードのフレーム区切り位置を示すポジションマーカパルスである。また、Ｍ信号は、Ｐ信号と同一波形の信号で、タイムコードのフレーム先頭位置を示すフレームマーカパルスである。また、図３（ｂ），（ｃ）に示すように、１信号は秒同期点で立ち上がりパルス幅が０．５秒の信号で、データ値“１”を示すもの、０信号は秒同期点で立ち上がりパルス幅が０．８秒の信号で、データ値“０”を示すものである。
【００３３】
上記のローパスフィルタ２１は、その狭帯域の通過特性によって、上記の各データパルスの信号を、図３（ｄ）に示すような信号波形にして出力する。すなわち、パルス幅の小さなＰ信号やＭ信号は、パルスがハイレベルの期間に振幅が徐々に上昇して、パルスが立ち下がる０．２秒の点で振幅最大値（Ａ点）に達し、その後、徐々に振幅が小さくなる信号波形にして出力される。また、パルス幅が中程度の１信号は、パルスがハイレベルの期間に振幅が徐々に上昇してＡ点を通りさらに上昇して、パルスが立ち下がる０．５秒の点で振幅最大値（Ｂ点）に達し、その後、徐々に振幅が小さくなる信号波形にして出力される。また、パルス幅の大きな０信号では、パルスがハイレベルの期間に振幅が徐々に上昇して、Ａ点とＢ点を通りさらに上昇して、パルスが立ち下がる０．８秒の点で振幅最大値（Ｃ点）に達し、その後、振幅が徐々に小さくなる信号波形にして出力される。
【００３４】
さらに、１信号や０信号の場合には、次のデータパルスが受信される１．０秒の時点で、ローパスフィルタ２１に蓄積電荷が残余して、出力が初期値より逸脱した値のままとなる。
【００３５】
図４には、ローパスフィルタのカットオフ周波数とフィルタ出力の信号値との関係を表わした図表を示す。また、図５には、一般的な周波数帯域のローパスフィルタを使用した場合の元の信号波形（ａ）〜（ｃ）とフィルタ通過後の信号波形（ｄ）〜（ｆ）とを示す。
【００３６】
図４の図表は、データパルスのハイレベルの振幅値を「１」とした場合における、図３のフィルタ出力のＡ点〜Ｃ点の振幅値をそれぞれ示したものである。各行にはローパスフィルタ２１のカットオフ周波数を４種に異ならせた場合をそれぞれ示している。
【００３７】
ローパスフィルタ２１を通過した出力波形の歪み量は、ローパスフィルタ２１のカットオフ周波数によって変化する。例えば、カットオフ周波数を一般的な５Ｈｚ程度にした場合、図５（ａ）〜（ｃ）と（ｄ）〜（ｆ）に示すように、ローパスフィルタを通過した信号は、元のパルス信号と比較して立上りと立下りが少しなまったものの、パルス形状をとどめた波形となる。
【００３８】
一方、本実施形態では、ローパスフィルタ２１のカットオフ周波数を２Ｈｚ以下とすることで、図３（ｄ）に示したように、フィルタ出力はパルス形状をとどめない波形となる。図４の図表に示すように、カットオフ周波数が２Ｈｚの場合には、図３（ｄ）の波形に比べて、立ち上がりが少し急峻になってＡ点とＢ点の振幅値がやや大きくなった波形となり、カットオフ周波数が１Ｈｚ、０．５Ｈｚと小さくなるに従って、立ち上がりが緩やかになってＡ点〜Ｃ点の振幅値が小さい波形となる。
【００３９】
ここで、従来の手法のように、パルス幅を計測してデータパルスの種類を判別したのでは、カットオフ周波数が低くなるに従ってデータパルスの種類の判別が困難となる。たとえば、Ａ点の振幅値が小さくなると、Ｐ信号やＭ信号の入力時にパルス幅の計測が不能となってしまう。
【００４０】
そこで、この実施形態では、次のような手法を用いてデータパルスの種類の判別を行うように構成される。
【００４１】
図６には、本発明の実施形態に係るデータパルスの判別方法を説明するタイムチャートを示す。（ａ）はローパスフィルタ２１の出力、（ｂ）〜（ｄ）はＰ信号、１信号、０信号の各コンパレート出力、（ｅ）はリセット信号をそれぞれ示す。
【００４２】
この実施形態では、データ判別処理の際、先ず、コンパレータ２２により上記のローパスフィルタ２１の出力をしきい値電圧Ｖｔｈと比較する。ここで、しきい値電圧Ｖｔｈは、データパルスの振幅のおおよそ半分程度の値に設定される。しきい値電圧Ｖｔｈは、ローパスフィルタ２１のカットオフ周波数が０．５Ｈｚなど低く設定されたときには、フィルタ出力のＡ点の振幅値を上回る値となるが、ローパスフィルタ２１のカットオフ周波数が２Ｈｚなど比較的高く設定されたときには、フィルタ出力のＡ点の振幅値がしきい値電圧Ｖｔｈを上回る値となっても良い。
【００４３】
また、データ判別処理の際、ＣＰＵ２３からは各秒同期点の直前にリセット信号が出力されて（図６（ｅ））、このリセット信号によりローパスフィルタ２１の蓄積電荷が開放されるように制御される。これにより、秒同期点においてフィルタ出力が初期値（ゼロ）にリセットされ、前回受信されたデータパルスによって次の秒同期点にローパスフィルタ２１の出力が残余してしまうことが回避される。
【００４４】
さらに、ＣＰＵ２３は、秒同期点を基準とした第１データ検出タイミングＴ１、および、第２データ検出タイミングＴ２の、少なくとも２つのタイミングにおいて上記コンパレータ２２の出力値を読み込み、これらのデータに基づいて３種類のデータパルスの判別を行う。
【００４５】
ここで、第１データ検出タイミングＴ１は、Ｐ信号と１信号のフィルタ出力波形の振幅差が最も大きくなるタイミングの近傍、すなわち、１信号の立下り点の近傍に設定される。また、第２データ検出タイミングＴ２は、０信号と１信号のフィルタ出力波形の振幅差が最も大きくなるタイミングの近傍、すなわち、０信号の立下り点の近傍に設定される。
【００４６】
そして、上記のような第１データ検出タイミングＴ１と第２データ検出タイミングＴ２のコンパレータ出力が、共にローレベルであればＰ信号又はＭ信号であると判別し、第１データ検出タイミングＴ１の出力がハイレベルで、第２データ検出タイミングＴ２の出力がローレベルであれば１信号であると判別する。また、第１データ検出タイミングＴ１の出力と第２データ検出タイミングＴ２の出力が共にハイレベルであれば０信号であると判別する。
【００４７】
図７には、狭帯域のローパスフィルタを使用した場合のＳ／Ｎ比向上の効果を表わした図表を示す。
【００４８】
ローパスフィルタを介在させた場合、一般に、信号のノイズ量はローパスフィルタの通過帯域幅に依存する。そして、信号レベルが低下しないと仮定すれば、図７の図表に示すように、ローパスフィルタ２１の通過帯域幅を狭くするに従ってＳ／Ｎ比も大きく向上する。例えば、カットオフ周波数が５Ｈｚのものを基準とした場合、２Ｈｚのものを採用すれば４ｄＢ上昇し、０．５Ｈｚのものを採用すれば１０ｄＢも上昇する。また、ここで低減されるノイズはホワイトノイズに限られず、外来のパルス状ノイズについても同様に低減することができる。
【００４９】
一方、狭帯域のローパスフィルタ２１を介在させると、信号波形を大きく歪ませるとともに、信号レベルを低下させるといった不利な作用も働く。パルス幅の小さな信号と大きな信号がある場合には、パルス幅の小さな信号の場合により信号レベルを低下させる。
【００５０】
従って、ローパスフィルタ２１の帯域特性は、ノイズの低減効果と、信号レベルを低下させる作用の両者を考慮することで、最適化を図ることが可能となる。信号波形を大きく歪ませる作用については、上述のようにデータパルスの判別手法を信号波形の歪みに対応させることで、不利な作用として働かないようになっている。
【００５１】
ローパスフィルタ２１の帯域特性は、例えば、ローパスフィルタ２１のカットオフ周波数を２Ｈｚ以下とすることで、基準となる５Ｈｚのものよりも４ｄＢ以上のノイズ低減を図ることができる。一方、カットオフ周波数を０．２Ｈｚ程度まで狭帯域にしてしまうと、最もパルス幅の広い０信号であっても、信号レベルのＭＡＸ値はかなり低くなってしまうため、データ検出がしにくくなる。従って、１Ｈｚの送信周波数でデータパルスが送信されるタイムコードにおいては、カットオフ周波数が２Ｈｚ〜０．３Ｈｚのローパスフィルタ２１を用いることで、簡便にＳ／Ｎ比の顕著な向上を図ることができて効果的であることが分かる。さらに好ましくは、カットオフ周波数が１Ｈｚ〜０．５Ｈｚのローパスフィルタ２１を用いることで、０信号や１信号の信号レベルをさほど低下させることなく、ノイズ量を大幅に削減できるので、よりＳ／Ｎ比の向上が図られて効果的であることが分かる。
【００５２】
次に、上記構成により実行される標準時刻受信処理の説明を行う。
【００５３】
図８には、ＣＰＵ２３により実行される標準時刻受信処理の処理手順のフローチャートを示す。
【００５４】
標準時刻受信処理は、例えば、予め定められた時刻になった場合や、所定の操作が行われた場合など、所定の条件が成立した場合にＣＰＵ２３により開始される。
【００５５】
標準時刻受信処理が開始されると、先ず、ＣＰＵ２３は受信部２０と秒同期検出部３０を動作させて、秒同期（コンマゼロ秒点）の検出と、例えばＣＰＵ２３の内部カウンタの値を秒同期点に同期させる校正処理とを行う（ステップＳ１）。なお、秒同期検出部３０が、電波状況の良好な場合にのみ対応した構成である場合、電波状況の良好なときに秒同期校正処理を実行しておき、この校正処理からさほど時間が経過していない場合には、既に秒同期は校正済みであるとして、次の処理に移行するようにしても良い。また、後述する電波状況の悪い場合に対応した秒同期検出部３０Ａ〜３０Ｃを適用することで、電波状況の良否に関わらずにいつでもステップＳ１の秒同期校正処理を実行することが可能となる。そして、このような秒同期校正処理を行ったら、次に、タイムコードの受信処理に移行する。
【００５６】
タイムコードの受信処理に移行すると、先ず、内部カウンタの値に合わせて、秒同期点を基準とした第１と第２のデータ検出タイミングＴ１，Ｔ２（図６参照）においてコンパレータ２２の出力を読み込む（ステップＳ２）。
【００５７】
そして、続く、ステップＳ３，Ｓ５，Ｓ７により、このコンパレータ２２の出力に基づきデータパルスの判別処理を行う。すなわち、第１と第２のデータ検出タイミングＴ１，Ｔ２の出力が共にローレベルであれば、ステップＳ３の判別処理でステップＳ４に移行し、このデータパルスがＰ信号であると判別する。また、第１データ検出タイミングＴ１の出力がハイレベルで、第２データ検出タイミングＴ２の出力がローレベルであれば、ステップＳ５の判別処理でステップＳ６に移行し、このデータパルスが１信号であると判別する。また、第１と第２のデータ検出タイミングＴ１，Ｔ２の出力が共にハイレベルであれば、ステップＳ７の判別処理でステップＳ８に移行し、このデータパルスが０信号であると判別する。図６の説明で示した通りである。
【００５８】
一方、第１と第２のデータ検出タイミングＴ１，Ｔ２の出力が、上記の出力パターンにあてはまらなかった場合、すなわち、第１データ検出タイミングＴ１の出力がローレベルで、第２データ検出タイミングＴ２の出力がハイレベルとなった場合、ノイズ等の影響により多少の受信エラーがあったものとみなして、次のような判断を行う。すなわち、この出力パターンはＰ信号のパターンか０信号のパターンに近いので、このデータパルスはＰ信号か０信号であるとみなす。また、ここで、以前に検出されたデータパルスを参照して今回のデータパルスの判別に役立てる。具体的には、９秒前か８秒前のデータパルスの検出処理でＰ信号が検出されているか確認し（ステップＳ９）、Ｐ信号が検出されていれば今回のデータパルスはＰ信号である可能性が高いものとしてステップＳ１０に移行する。これは、タイムコードのフォーマットが０秒の時点並びに下一桁が９秒の時点でＰ信号（Ｍ信号を含む）が送信されるようになっていることに基づく。一方、Ｐ信号が検出されていなければ０信号である可能性が高いので、ステップＳ８に移行して、今回のデータパルスは０信号であると判別する。
【００５９】
Ｐ信号の可能性が高いとしてステップＳ１０に移行した場合には、該ステップで、１回前のデータパルスの判別処理が成功しているか否かを確認し、成功していれば、今回のデータパルスはＰ信号である可能性が高いとして、ステップＳ４に移行し、今回のデータパルスはＰ信号であると判別する。
【００６０】
一方、ステップＳ１０の判別処理で、１つ前のデータパルスの判別処理も不成功であると確認された場合には、受信エラーが連続して続いていることから受信状態が不安定になっていると判断し、ステップＳ１に戻って秒同期校正の処理からやり直す。
【００６１】
そして、上述のようなデータパルスの判別処理により、データパルスが判別されたら、この判別結果を今回の１秒間の送信周期に送られてきたデータパルスとして確定する（ステップＳ１１）。
【００６２】
データパルスを確定したら、続いて、次の秒同期のリセットタイミングまで待機して（ステップＳ１２）、リセットタイミングになったらＣＰＵ２３からローパスフィルタ２１にリセット信号を出力する（ステップＳ１３：図６（ｅ）参照）。これにより、次の秒同期の時点でローパスフィルタ２１に残余される蓄積電荷が放電される。
【００６３】
次いで、例えば２分間分や３分間分など所定期間分のデータパルスの取得が完了したか判別し（ステップＳ１４）、まだであればステップＳ２に戻って、次の１秒間分のデータパルスの受信および判別処理を繰り返す。これらのステップＳ２〜Ｓ１４のループ処理が所定期間繰り返されることで、この期間中に送られてくるタイムコードの各データパルスの判別処理が遂行される。そして、所定期間分のデータパルスが取得されたら、ステップＳ１４の判別処理でループ処理を抜けて、この標準時刻受信処理を終了する。
【００６４】
また、フローチャートは省略するが、標準時刻受信処理が終了したら、次に、受信したタイムコードに基づき時刻データの修正を行う時刻データ処理に移行する。時刻データ処理では、先ず、受信したタイムコードから図１７のフォーマットに基づきタイムコードにより示される年月日や時刻の情報を判読し、これらの情報と計時回路部２６の計時値の比較を行って、両者が対応する値になっているか確認する。そして、対応する値になっていれば、そのまま時刻データ処理を終了するが、対応する値になっていない場合には、タイムコードの時刻に同期するように計時回路部２６の計時値を修正する。これにより、電波時計１の時刻が自動修正される。そして、次の標準時刻受信処理のタイミングが来るまで、時刻表示部２７の制御処理を続ける。
【００６５】
以上のように、この実施形態の電波時計１および電波受信装置（受信部２０、ローパスフィルタ２１、コンパレータ２２、ＣＰＵ２３、秒同期検出部３０）によれば、検波信号に対してパルス波形を大きく歪めるほど通過帯域の狭いローパスフィルタ２１を用いてノイズ除去を行っているので、受信信号のＳ／Ｎ比を大きく向上させて、電波状況の悪い場所でも正確なデータ判別が可能なようになっている。
【００６６】
また、データ判別は、例えばパルス幅の測定など、本来のデータパルス波形の検出処理により行うのではなく、ローパスフィルタ２１により歪められた波形に対応する形式で行うようになっているので、Ｓ／Ｎ比の向上された信号により正確なデータ判別を行うことができる。
【００６７】
また、ローパスフィルタ２１には、蓄積電荷を開放して出力値をリセットする構成が設けられているので、秒同期ごとにローパスフィルタ２１の出力をリセットして、タイムコードの各データパルスを連続的に受信処理することが可能になっている。
【００６８】
さらに、上記のデータ判別は、ＣＰＵ２３が第１と第２のデータ検出タイミングＴ１，Ｔ２のローパスフィルタ２１の出力を読み込んで、これら２個のデータに基づいて行う構成なので、受信信号を高い周波数でサンプリングしてデータ判別を行うような構成と比較して、データ判別処理の負荷を非常に小さくできるという効果がある。また、第１と第２のデータ検出タイミングＴ１，Ｔ２は、Ｐ信号と１信号、１信号と０信号のフィルタ出力の差が最も大きくなるタイミングに設定されているので、負荷のかからない判別処理でありながら間違いの少ないデータ判別を実現できるという効果がある。
【００６９】
また、第１と第２のデータ検出タイミングＴ１，Ｔ２の出力値に基づきデータ判別が不能であった場合に、例えば９秒や８秒前に判別されたデータパルスを参考にして、データパルスの判別を試みるので（図８のステップＳ９）、稀に大きなノイズが混入されたような場合でも、データパルスの判別エラーが可能な限り回避されるようになっている。また、連続してデータ判別が不成功となった場合には、秒同期校正の処理から受信処理をやり直すので（図８のステップＳ１０）、秒同期のズレに基づく受信エラーがあった場合に、これを是正して早期に正常な受信処理に復帰することが出来る。
【００７０】
［第２実施形態］
図９には、第２実施形態のローパスフィルタ２１Ｂの回路構成を表わしたブロック図を示す。
【００７１】
第２実施形態は、図１のローパスフィルタ２１を、図９のローパスフィルタ２１Ｂに変更し、さらに、標準電波受信処理の方法を第１実施形態のものから少し変更したものである。
【００７２】
第２実施形態のローパスフィルタ２１Ｂは、図９に示すように、ＣＰＵ２３からの特性切換信号によって通過帯域の特性を２段階に切り換え可能としたものである。このローパスフィルタ２１Ｂは、抵抗Ｒ１とコンデンサＣ１を直列接続し、このコンデンサＣ１の両端電圧を出力とした構成に加えて、例えば、抵抗Ｒ１に並列接続可能にした第２抵抗Ｒ２およびスイッチ素子ＳＷ２を設けたものである。リセット用のスイッチ素子ＳＷ１も設けられている。
【００７３】
このようなローパスフィルタ２１Ｂによれば、スイッチ素子ＳＷ２のオン状態への切り換えにより、例えば、そのカットオフ周波数を１Ｈｚから０．５Ｈｚに低下させたり、０．５Ｈｚから０．４Ｈｚに低下させることが可能になっている。
【００７４】
また、第２実施形態の標準時刻受信処理では、処理の開始時から途中までは上記ローパスフィルタ２１Ｂの通過帯域特性を１段目の狭帯域にしておき、処理の途中からより狭い２段目の狭帯域（例えば１Ｈｚ→０．５Ｈｚや、０．５Ｈｚ→０．４Ｈｚ）に切り換えるようになっている。
【００７５】
詳細には、先ず、処理開始時から第１実施形態と同様にデータパルスの判別処理を１秒ごとに行っていく。そして、タイムコードの５９秒点のＰ信号と０秒点のＭ信号が検出されて分同期が図られたら、続くＰ信号の送信タイミングは全て既知となることから、Ｐ信号の送信周期においてはデータ判別処理を省略する。さらに、その他のデータパルスの送信周期においては、Ｐ信号の判別は除外して、０信号と１信号の判別処理のみを行う。
【００７６】
また、上記処理動作の切り換えに加えて、Ｐ信号の送信タイミングが既知となった段階で、ＣＰＵ２３からローパスフィルタ２１Ｂに特性切換信号を出力し、その通過帯域をさらに狭い帯域に切り換える。つまり、判別対象からパルス幅の小さいＰ信号が除外されて、パルス幅の大きな信号のみが判別対象となるため、ローパスフィルタ２１Ｂをより狭帯域にしてノイズ除去作用ならびにＳ／Ｎ比の向上作用の強化を図る。そして、この特性のローパスフィルタ２１Ｂを介した出力に基づいて０信号と１信号の判別処理を行っていく。
【００７７】
図１０には、第２実施形態においてＰ信号検出後のデータパルスの判別方法を説明するタイムチャートを示す。図１０（ａ）はローパスフィルタ２１Ｂの出力、（ｂ）〜（ｄ）はＰ信号、１信号、０信号のコンパレート出力、（ｅ）はリセット信号である。
【００７８】
図１０に示すように、判別対象からＰ信号が除外された場合、データ判別処理においてＣＰＵ２３は、第３データ検出タイミングＴ３の１点のコンパレート出力値を読み込んで、これにより０信号か１信号かの判別を行う。図６と図１０を比較すると分かるように、ローパスフィルタ２１Ｂをより狭帯域にすることで、１信号や０信号のフィルタ出力の波形も山が低くなるように変化する。それに伴い１信号や０信号のコンパレート出力のパルス幅も変化する。なので、第３データ検出タイミングＴ３は、このような変化に合わせて０信号と１信号を最も判別しやすいタイミングに設定すると良い。また、このときコンパレータ２２のしきい値電圧Ｖｔｈも適宜な値に切り換えるようにしても良い。
【００７９】
そして、このような０信号と１信号の判別処理を所定期間続けて、所定期間分のデータパルスの判別が済んだら、標準時刻受信処理を終了して、受信したタイムコードに基づき時刻修正を行う時刻データ処理へ移行する。
【００８０】
以上のように、第２実施形態の電波時計および電波受信装置によれば、Ｐ信号の送信タイミングが既知となった場合に、ローパスフィルタ２１Ｂの特性をさらに狭帯域にして０信号と１信号の判別処理を行うので、その際のフィルタ出力のＳ／Ｎ比をさらに向上して、より正確なデータ判別処理を行うことができる。
【００８１】
なお、第２実施形態では、ローパスフィルタ２１Ｂを第１段階の狭帯域の特性と、さらに狭い第２段階の狭帯域の特性とに切り換える構成を示したが、例えば、ローパスフィルタを一般的な帯域特性と、狭帯域の特性とに切り換え可能な構成とし、通常時には一般的な帯域特性で従来と同様の受信処理を行い、電波状況が悪い場合に狭帯域特性に切り換えて、本発明に係る受信処理を行うように構成することも出来る。
【００８２】
以下、電波の受信状況が悪い場合でもタイムコードの秒同期点の検出を行うことが可能となる秒同期検出部の第１例について説明する。
【００８３】
［秒同期検出部のその他の例１］
図１１は、電波の受信状況が不良な場合でも対応可能な秒同期検出部３０Ａの第１例を示すブロック図である。
【００８４】
この秒同期検出部３０Ａは、タイムコード信号を入力して予め設定されている時間分の遅延を信号に及ぼして出力する複数の遅延素子４０−１〜４０−ｎと、これら複数の遅延素子４０−１〜４０−ｎの出力を合成する加算器４２から構成されるものである。
【００８５】
複数の遅延素子４０−１〜４０−ｎは、各々の遅延時間が１秒、２秒、３秒・・・、ｎ秒と、１秒単位で異なるように設定されている。１秒とはタイムコード中の個々のデータパルスの送信周期の長さである。
【００８６】
加算器４２は、各遅延素子４０−１〜４０−ｎを経て出力される各信号を、振幅を足し合わせる形式で合成するものである。なお、加算器４２は、各信号の振幅を足し合わせてなる合成信号をそのまま出力する形式としても良いし、この合成信号の振幅を一定の比率で縮小した合成信号を出力する形式としても良い。
【００８７】
図１２には、この秒同期検出部３０Ａの作用を説明する図を示す。
【００８８】
上記構成の秒同期検出部３０Ａによれば、図１２（ｂ）に示すように、検波回路１８からのノイズの混入されたタイムコード信号が入力された場合に、このタイムコード信号の１秒ずつずれた各区間の信号波形が加算器４２で足し合わされて、次のような合成信号が生成される。すなわち、タイムコード信号に混入されたノイズ成分が複数回分足し合わされて平均化されることにより、ノイズ成分が除去されたタイムコード信号を合成した信号と同様の波形となる。このノイズ成分が除去されたタイムコード信号は、図４（ａ）に示すように、１秒ごとに立ち上がりを有するパルス波形であるので、上記の合成信号は、１秒区間内の所定のタイミングで急峻な立ち上がりＳＵ０を有する信号波形となる。
【００８９】
従って、上記のような合成信号をコンパレータやＡＤコンバータを介してＣＰＵ２３に入力することで、この合成信号の立上り点ＳＵ０を秒同期点としてＣＰＵ２３により検出させることができる。
【００９０】
［秒同期検出部のその他の例２］
図１３は、電波の受信状況が不良な場合でも秒同期点の検出が可能な秒同期検出部３０Ｂの第２例を示すブロック図、図１４は、図１３のサンプル加算回路４３−ｘの詳細を示す回路ブロック図である。
【００９１】
この秒同期検出部３０Ｂは、ｍ個のサンプル加算回路４３−１〜４３−ｍと、これらサンプル加算回路４３−１〜４３−ｍの各出力を所定の手順で比較する比較回路４４等から構成されるものである。
【００９２】
図１４に示すように、各サンプル加算回路４３−ｘは、１秒間隔で入力されるラッチクロックＣＬに基づいて入力電圧をホールドするサンプルホールド回路４３１と、このサンプルホールド回路４３１の出力と検波回路１８から入力されるタイムコード信号の振幅レベルとを加算する加算回路４３２とから構成される。ラッチクロックＣＬは、各サンプル加算回路４３−１〜４３−ｍにそれぞれ１秒サイクルで入力されるが、全てのサンプル加算回路４３−１〜４３−ｍに同時に入力されるのではなく、各々のサンプル加算回路４３−１〜４３−ｍで僅かな時間間隔をずらして入力されるようになっている。例えば、サンプル加算回路がｍ個ある場合には、これらのサンプル加算回路４３−１〜４３−ｍに１／ｍ秒ずつずらしてラッチクロックＣＬが順に入力されるように構成する。
【００９３】
図１５には、図１３の秒同期検出部３０Ｂの作用を説明する図を示す。
【００９４】
上記のような構成により、例えば１番目のサンプル加算回路４３−１には、１秒周期中任意の位相タイミングＳＡ１でのタイムコード信号の振幅が１秒ごとに繰り返し積算されることとなる。また、２番目のサンプル加算回路４３−２には、上記の位相タイミングＳＡ１より１／ｍ秒進んだ位相タイミングＳＡ２におけるタイムコード信号の振幅が１秒ごとに繰り返し積算されることとなる。そして、このように１秒周期中の各位相タイミングＳＡ１，ＳＡ２〜ＳＡｍにおける信号振幅の積算がｍ個のサンプル加算回路４３−１〜４３−ｍにおいてそれぞれ行われる。
【００９５】
したがって、これらｍ個のサンプル加算回路４３−１〜４３−ｍの出力電圧Ｏｕｔ１〜Ｏｕｔｍにより、タイムコード信号を１秒間隔で複数回足し合わせた信号波形のサンプリングデータが表わされることとなる。例えば、１０個のサンプル加算回路４３−１〜４３−１０を設けて、３０秒間タイムコード信号の加算処理を行った場合、サンプル加算回路４３−１〜４３−１０の出力電圧Ｏｕｔ１〜Ｏｕｔ１０は、タイムコード信号を１秒間隔で３０回合成してなる合成信号を０．１秒間隔でデータサンプリングしてみた振幅データを表わしたものとなる。すなわち、図１２で示した合成信号を、０．１秒間隔でデータサンプリングしたデータと同値となり、この出力電圧Ｏｕｔ１〜Ｏｕｔ１０から合成信号の立上り点ＳＵ０を見つけることで秒同期点を検出することが可能となる。
【００９６】
比較回路４４は、出力電圧Ｏｕｔ１〜Ｏｕｔｍのうち隣合う２つの出力電圧の比較をそれぞれ行って、この電圧差が所定値を超える位相タイミングを割り出すものである。例えば、出力電圧Ｏｕｔ１と出力電圧Ｏｕｔ２の比較、出力電圧Ｏｕｔ２と出力電圧Ｏｕｔ３の比較というように各組の比較を全組について行う。また、最後のサンプル加算回路４３−ｍの出力電圧Ｏｕｔｍについては、最初のサンプル加算回路４３−１の出力電圧Ｏｕｔ１との比較を行う。そして、これらの比較により電圧差が所定値を超える位相タイミングがあれば、その位相タイミングが合成信号の立上り点ＳＵ０（図１２参照）の存在するタイミングであるとみなして、これを秒同期点の検出タイミングとしてＣＰＵ２３へ出力する。
【００９７】
［秒同期検出部のその他の例３］
図１６は、電波の受信状況が不良な場合でも秒同期点を検出可能な秒同期検出部の第３例を示すブロック図である。
【００９８】
この秒同期検出部３０Ｃは、第２例の秒同期検出部３０Ｂで示した複数のサンプル加算回路４３−１〜４３−ｍでの信号振幅の積算処理を、ＣＰＵ２３内のソフトウェア処理により実行させるようにしたものである。
【００９９】
そのため、この第３例の秒同期検出部３０Ｃでは、ハードウェア構成としてＡＤコンバータ４７のみを残し、ＡＤコンバータ４７が、例えば、０．１秒間隔など、個々のデータパルスの送信周期（１秒）を複数に分割した時間間隔で検波信号をデータサンプリングするようになっている。そして、このサンプリングデータがＣＰＵ２３に送られるように構成される。
【０１００】
さらに、ＣＰＵ２３のソフトウェア処理により、ｍ個の積算処理部４５−１〜４５−ｍで図１３のサンプル加算回路４３−１〜４３−ｍと同様の積算処理が行われ、比較処理部４６で図１３の比較回路４４と同様の比較処理が行われて、合成信号の波形の立上り点を検出可能なように構成する。図１６中の積算処理部４５−１〜４５−ｍと比較処理部４６は、ＣＰＵ２３により実現されＲＡＭ２５上に展開される機能ブロックを示したものである。
【０１０１】
このような構成によっても、図１３の秒同期検出部３０Ｂと同様の処理動作がＣＰＵ２３により実行されて、ノイズの混入されたタイムコード信号から秒同期点を検出することが可能となる。
【０１０２】
なお、本発明の電波時計および電波受信装置は、上述した実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施の形態では、受信部２０としてスーパーヘテロダイン方式の構成を示したが、ストレート方式の構成としても良い。また、ローパスフィルタ２１の出力をコンパレータ２２を介してしきい値と比較した結果のデータ値を用いてデータパルスの判別を行う構成を例示したが、例えば、処理負荷が高くなるものの、フィルタ出力をＡＤコンバータによりサンプリングして、このサンプリングデータを用いてデータ判別を行うように構成することもできる。
【０１０３】
また、図６に示されるデータ検出タイミングＴ１，Ｔ２は、それぞれ０．２秒程度前後させてもデータ判別は可能であるし、コンパレータ２２のしきい値電圧Ｖｔｈもデータ判別が容易な値に適宜設定変更可能である。
【０１０４】
また、図１８に、各国のタイムコードを構成するデータパルスの説明図を示すように、各国でデータパルスのフォーマットが異なる場合でも、各国のフォーマットに応じて本発明を同様に適用することが可能である。図１８中、（ａ）は日本、（ｂ）はアメリカ、（ｃ）はドイツ、（ｄ）はスイス、（ｅ）はイギリスのデータパルスの種類を示すものである。例えば、図１８（ａ）の日本のフォーマットではパルスの立上りエッジが秒同期点に設定されているが、他国のフォーマットに適用する場合にはパルスの立下りエッジを秒同期点に設定して処理するようにすれば良い。また、データパルスの種類に応じてローパスフィルタ２１を通過した信号波形も各国のもので異なってくるが、１秒間中で各データパルスの種類に応じて信号値が大きくずれるポイントが生じることから、その時点の信号値に基づき同様にデータ判別を行うことが可能である。
【０１０５】
その他、ローパスフィルタ２１，２１Ｂの構成、データ判別処理の処理手順など、実施の形態で示した細部構造および方法は、発明の主旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【０１０６】
【図１】本発明の実施の形態の電波時計の回路構成を示すブロック図である。
【図２】ローパスフィルタの詳細を示す回路図である。
【図３】ローパスフィルタの作用を説明する図で、（ａ）〜（ｃ）は検波出力されるＰ，Ｍ信号と１信号と０信号の信号波形図、（ｄ）はフィルタ出力の信号波形図である。
【図４】ローパスフィルタのカットオフ周波数とフィルタ出力の信号波形との対応関係を示した図表である。
【図５】一般的な周波数帯域のローパスフィルタを使用した場合の信号波形図を示す。（ａ）〜（ｃ）は検波出力後のＰ，Ｍ信号と１信号と０信号の信号波形図、（ｄ）〜（ｆ）はフィルタ通過後のＰ，Ｍ信号と１信号と０信号の信号波形図である。
【図６】本発明の実施形態に係るデータパルスの判別方法を説明するもので、（ａ）はフィルタ出力、（ｂ）〜（ｄ）はＰ信号、１信号、０信号のコンパレート出力、（ｅ）はリセット信号を示す波形図である。
【図７】狭帯域のローパスフィルタによるＳ／Ｎ比向上の効果を示す図表である。
【図８】ＣＰＵにより実行される標準時刻受信処理の処理手順を示すフローチャートである。
【図９】第２実施形態のローパスフィルタの詳細を示す回路図である。
【図１０】第２実施形態においてＰ信号検出後のデータパルスの判別方法を説明するもので、（ａ）はフィルタ出力、（ｂ）〜（ｄ）はＰ信号、１信号、０信号のコンパレート出力、（ｅ）はリセット信号を示す波形図である。
【図１１】電波状況が不良の場合でも秒同期点の検出を可能とする秒同期検出部の第１例を示すブロック図である。
【図１２】図１１の秒同期検出部の作用を表わした説明図である。
【図１３】電波状況が不良の場合でも秒同期点の検出を可能とする秒同期検出部の第２例を示すブロック図である。
【図１４】図１３のサンプル加算回路の詳細を示す回路ブロック図である。
【図１５】図１３の秒同期検出部の作用を表わした説明図である。
【図１６】電波状況が不良の場合でも秒同期点の検出を可能とする秒同期検出部の第３例を示すブロック図である。
【図１７】タイムコードの一例を示すデータチャートである。
【図１８】各国のタイムコードを構成するデータパルスの一例を示す波形図である。
【符号の説明】
【０１０７】
１    電波時計
１１  アンテナ
１８  検波回路
２０  受信部
２１  ローパスフィルタ
２２  コンパレータ
２３  ＣＰＵ（論理回路、制御手段）
３０  秒同期検出部
２６  計時回路部
２７  時刻表示部
Ｒ１，Ｒ２  抵抗
Ｃ１  コンデンサ
ＳＷ１  リセット用のスイッチ素子
ＳＷ２  特性切換用のスイッチ素子
【図１】
0004569635.tif 000002
【図２】
0004569635.tif 000003
【図３】
0004569635.tif 000004
【図４】
0004569635.tif 000005
【図５】
0004569635.tif 000006
【図６】
0004569635.tif 000007
【図７】
0004569635.tif 000008
【図８】
0004569635.tif 000009
【図９】
0004569635.tif 000010
【図１０】
0004569635.tif 000011
【図１１】
0004569635.tif 000012
【図１２】
0004569635.tif 000013
【図１３】
0004569635.tif 000014
【図１４】
0004569635.tif 000015
【図１５】
0004569635.tif 000016
【図１６】
0004569635.tif 000017
【図１７】
0004569635.tif 000018
【図１８】
0004569635.tif 000019