(57)【特許請求の範囲】
【請求項１】
コスト信号発生装置と位相同期ループとアナログ／デジタル変換器とを含む映像処理装置で、アナログ形態の映像信号をデジタル形態の映像信号に変換するために前記コスト信号発生装置にて、前記アナログ／デジタル変換器で使用されるサンプリングクロック信号の生成を制御するためのコスト信号を発生させるコスト信号発生方法において、
前記アナログ形態の映像信号から抽出される、垂直同期信号と、等価パルスまたは複写防止用パルスの少なくともいずれか１つを含む水平同期信号とを含む複合同期信号の、
前記複合同期信号に含まれる前記垂直同期信号の立ち下り又は立ち上がりから立ち上がり又は立ち下りまでの第１期間と、前記垂直同期信号の単位周期から前記第１期間を除いた期間に該当する第２期間で前記複合同期信号に含まれる前記水平同期信号の周期が前記等価パルスまたは複写防止用パルスを含んでいる期間であり、前記等価パルスまたは複写防止用パルスを含んでいない前記水平同期信号の単位周期である所定値（Ｈ）ではないと判断された期間との論理和をとって前記コスト信号をイネーブルさせ、イネーブルされた前記コスト信号を前記位相同期ループに出力し、
前記位相同期ループは、イネーブルされた前記コスト信号に応答して以前に生成され出力したサンプリングクロック信号をアナログ／デジタル変換器に出力し続け、
ディセーブルされた前記コスト信号に応答して前記複合同期信号からサンプリングクロック信号を生成して前記アナログ／デジタル変換器に出力し、
前記コスト信号発生方法は、
（ａ）現期間が前記第１期間であるか否かを判断する段階と、
（ｂ）前記現期間が前記第１期間であると判断されれば、前記コスト信号をイネーブルさせ、前記（ａ）段階に戻る段階と、
（ｃ）前記現期間が前記第１期間ではなく、前記第２期間であると判断されれば、前記水平同期信号の周期が前記等価パルスまたは複写防止用パルスを含んでいない単位周期である所定値（Ｈ）であるか否かを判断する段階と、
（ｄ）前記水平同期信号の前記単位周期が前記所定値（Ｈ）であると判断されれば、前記コスト信号をディセーブルさせる段階と、
（ｅ）前記水平同期信号の単位周期が前記所定値（Ｈ）でないと判断されれば、前記コスト信号をイネーブルさせる段階と、
（ｆ）前記（ｄ）段階または前記（ｅ）段階後に前記第２期間が経過したか否かを判断して、前記第２期間が経過しなかったと判断されれば、前記（ｃ）段階に戻る段階とを具備することを特徴とする映像処理のためのコスト信号発生方法。
【請求項２】
前記第１期間は、垂直帰線消去期間に該当することを特徴とする請求項１に記載の映像処理のためのコスト信号発生方法。
【請求項３】
前記アナログ形態の映像信号を前記サンプリングクロック信号に応答して前記デジタル形態の映像信号に変換するアナログ／デジタル変換器、及び前記複合同期信号から前記サンプリングクロック信号を生成する位相同期ループを有する映像処理装置に含まれる、前記アナログ／デジタル変換器で使用されるサンプリングクロック信号の生成を制御するために必要なコスト信号を発生させるコスト信号発生装置において、
前記垂直同期信号に応答して前記第１期間か前記第２期間かを判別し、前記第１期間と、前記第２期間で前記水平同期信号の単位周期が前記等価パルスまたは複写防止用パルスを含んでいる期間であり、前記所定値でないと判断された期間との論理和をとって前記コスト信号をイネーブルさせ、イネーブルされた前記コスト信号を前記位相同期ループに出力し、
前記位相同期ループは、イネーブルされた前記コスト信号に応答して以前に生成され出力したサンプリングクロック信号をアナログ／デジタル変換器に出力し続け、
ディセーブルされた前記コスト信号に応答して前記複合同期信号からサンプリングクロック信号を生成して前記アナログ／デジタル変換器に出力することを特徴とする請求項１に記載の映像処理のためのコスト信号発生方法を利用した映像処理のためのコスト信号発生装置。
【請求項４】
前記コスト信号発生装置は、
前記水平同期信号の前記単位周期をカウントし、カウントされた前記単位周期を出力するカウンタを具備する周期計算部と、
前記垂直同期信号に応答して垂直同期信号の立ち下がりでシステムクロック信号をアップカウントし、垂直同期信号の立ち上がりでシステムクロック信号をダウンカウントして、前記第１期間か前記第２期間かを判別し、前記垂直同期信号の立ち上がり又は立ち下がりでカウントされた結果を前記信号発生部に出力するカウンタを具備する期間決定部と、
前記周期計算部でカウントされた結果と前記所定値とを比較して、比較された結果を出力する比較部と、
前記期間決定部でカウントされた結果と前記比較部から入力された前記比較された結果の論理和に応答してイネーブル、またはディセーブルされた前記コスト信号を前記位相同期ループに出力する信号発生部とを具備することを特徴とする請求項３に記載の映像処理のためのコスト信号発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，映像信号処理に係り，特にアナログ形態の映像信号をデジタル形態の信号に変換する時に使用されるサンプリングクロック信号を生成する時，必要なコスト信号を発生させる方法及び装置に関する。
【０００２】
【従来の技術】
映像信号をデジタルに処理する映像処理装置は，アナログ形態の映像信号をデジタル形態の映像信号にサンプリングクロック信号に応答して変換するアナログ／デジタル変換器（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）（図示せず），サンプリングクロック信号を同期信号に応答して発生させる位相同期ループ（図示せず），及びＡＤＣから入力したデジタル形態の映像信号を解像度に合わせてスケーリングするスケーラ（図示せず）を有する。このとき，位相同期ループがサンプリングクロック信号を生成する時に必要な同期信号が垂直同期信号を含めば，サンプリングクロック信号の位相は，外れる可能性がある。その理由は，以下の通りである。
【０００３】
一般に，垂直同期信号と位相を合わせるために水平同期信号は，垂直帰線消去期間付近に等化パルス形態を有し，垂直帰線消去期間に鋸歯形態のパルスを有する。このように，水平同期信号の位相は垂直同期信号の存在のために垂直帰線消去期間やその付近で外れる。
【０００４】
したがって，外れた位相を有する水平同期信号から生成されたサンプリングクロック信号を用いてＡＤＣがアナログ形態の映像信号をデジタル形態の映像信号に変換させれば，変換されたデジタル形態の映像信号によりディスプレイされる画面の上段の一部は，曲がる問題点がある。
【０００５】
かかる問題点を解決するために，従来の映像処理装置は，垂直同期信号の存在のために外れた位相を有する水平同期信号の代りに，位相の外れていない水平同期信号からサンプリングクロック信号を生成するために，コスト信号，または垂直同期信号を利用した。ここで，コスト信号とは，水平同期信号の位相が外れる時，以前の位相が外れていない水平同期信号を利用してサンプリングクロック信号を生成するように位相同期ループを制御する信号を意味する。
【０００６】
【発明が解決しようとする課題】
しかしながら，コスト信号を利用する従来の映像処理装置は，複合同期信号からコスト信号を発生させるスケーラを別途に用意せねばならないうえに，スケーラがコスト信号を安定的に発生させても外れた位相を有するサンプリングクロック信号を発生させうる問題点を有する。
【０００７】
また，コスト信号の代りに垂直同期信号を利用する従来の映像処理装置は，垂直同期信号の位相が遅延されるか，等化パルス，鋸歯状パルス及び／または複写防止用パルスが存在すれば，外れた位相を有するサンプリングクロック信号を発生させうる問題点を有する。
【０００８】
本発明は，従来の映像処理装置のコスト信号発生方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，複合同期信号からサンプリングクロック信号を正確に生成させるのに必要なコスト信号を簡単に発生させうる映像処理のためのコスト信号を発生させることの可能な，新規かつ改良された映像処理装置のコスト信号発生方法を提供することである。
【０００９】
さらに，本発明の別の目的は，前記コスト信号発生方法を遂行する映像処理のためのコスト信号を発生させることの可能な，新規かつ改良された映像処理装置のコスト信号発生装置を提供することである。
【００１０】
【課題を解決するための手段】
上記課題を解決するためになされた本発明による映像処理のためのコスト信号発生方法は、コスト信号発生装置と位相同期ループとアナログ／デジタル変換器とを含む映像処理装置で、アナログ形態の映像信号をデジタル形態の映像信号に変換するために前記コスト信号発生装置にて、前記アナログ／デジタル変換器で使用されるサンプリングクロック信号の生成を制御するためのコスト信号を発生させるコスト信号発生方法において、前記アナログ形態の映像信号から抽出される、垂直同期信号と、等価パルスまたは複写防止用パルスの少なくともいずれか１つを含む水平同期信号とを含む複合同期信号の、前記複合同期信号に含まれる前記垂直同期信号の立ち下り又は立ち上がりから立ち上がり又は立ち下りまでの第１期間と、前記垂直同期信号の単位周期から前記第１期間を除いた期間に該当する第２期間で前記複合同期信号に含まれる前記水平同期信号の周期が前記等価パルスまたは複写防止用パルスを含んでいる期間であり、前記等価パルスまたは複写防止用パルスを含んでいない前記水平同期信号の単位周期である所定値（Ｈ）ではないと判断された期間との論理和をとって前記コスト信号をイネーブルさせ、イネーブルされた前記コスト信号を前記位相同期ループに出力し、前記位相同期ループは、イネーブルされた前記コスト信号に応答して以前に生成され出力したサンプリングクロック信号をアナログ／デジタル変換器に出力し続け、ディセーブルされた前記コスト信号に応答して前記複合同期信号からサンプリングクロック信号を生成して前記アナログ／デジタル変換器に出力し、前記コスト信号発生方法は、（ａ）現期間が前記第１期間であるか否かを判断する段階と、（ｂ）前記現期間が前記第１期間であると判断されれば、前記コスト信号をイネーブルさせ、前記（ａ）段階に戻る段階と、（ｃ）前記現期間が前記第１期間ではなく、前記第２期間であると判断されれば、前記水平同期信号の周期が前記等価パルスまたは複写防止用パルスを含んでいない単位周期である所定値（Ｈ）であるか否かを判断する段階と、（ｄ）前記水平同期信号の前記単位周期が前記所定値（Ｈ）であると判断されれば、前記コスト信号をディセーブルさせる段階と、（ｅ）前記水平同期信号の単位周期が前記所定値（Ｈ）でないと判断されれば、前記コスト信号をイネーブルさせる段階と、（ｆ）前記（ｄ）段階または前記（ｅ）段階後に前記第２期間が経過したか否かを判断して、前記第２期間が経過しなかったと判断されれば、前記（ｃ）段階に戻る段階とを具備することを特徴とする。
【００１１】
上記課題を解決するためになされた本発明による映像処理のためのコスト信号発生装置は、前記アナログ形態の映像信号を前記サンプリングクロック信号に応答して前記デジタル形態の映像信号に変換するアナログ／デジタル変換器、及び前記複合同期信号から前記サンプリングクロック信号を生成する位相同期ループを有する映像処理装置に含まれる、前記アナログ／デジタル変換器で使用されるサンプリングクロック信号の生成を制御するために必要なコスト信号を発生させるコスト信号発生装置において、前記垂直同期信号に応答して前記第１期間か前記第２期間かを判別し、前記第１期間と、前記第２期間で前記水平同期信号の単位周期が前記等価パルスまたは複写防止用パルスを含んでいる期間であり、前記所定値でないと判断された期間との論理和をとって前記コスト信号をイネーブルさせ、イネーブルされた前記コスト信号を前記位相同期ループに出力し、前記位相同期ループは、イネーブルされた前記コスト信号に応答して以前に生成され出力したサンプリングクロック信号をアナログ／デジタル変換器に出力し続け、ディセーブルされた前記コスト信号に応答して前記複合同期信号からサンプリングクロック信号を生成して前記アナログ／デジタル変換器に出力することを特徴とする。
【００１２】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１３】
図１は，本発明による映像処理のためのコスト信号発生方法を説明するためのフローチャートであって，第１期間でコスト信号をイネーブルさせる段階（第１０及び第１２段階）及び第２期間で水平同期信号の計算された単位周期によってコスト信号をイネーブルさせるか，あるいはディセーブルさせる段階（第１４〜第２０段階）よりなる。
【００１４】
図２（ａ）及び（ｂ）は，各々垂直同期信号Ｖｓｙｎｃとコスト信号ＣＯＡＳＴの波形図を示す。
【００１５】
本発明によれば，アナログ形態の映像信号をデジタル形態の映像信号に変換するために使われるサンプリングクロック信号を，外部から与えられる複合同期信号を利用して生成する時に必要なコスト信号を発生させる方法は，以下の通りである。
【００１６】
ここで，複合同期信号Ｃｓｙｎｃは，垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃを含み，例えば，パソコンなどのモニターで外部から入力した映像信号から赤Ｒ（Ｒｅｄ），緑Ｇ（Ｇｒｅｅｎ），青Ｂ（Ｂｌｕｅ）色信号を除去することによって抽出されることもあり，高画質テレビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ ＴｅｌｅＶｉｓｉｏｎ）受像機で外部から入力した複合映像信号（ＣＶＢＳ：Ｃｏｍｐｏｓｉｔｅ Ｖｉｄｅｏ Ｂａｓｅｂａｎｄ Ｓｉｇｎａｌ）から色差信号を除去することによって抽出されることもある。また複合同期信号Ｃｓｙｎｃは，外部から入力したＲ及びＢ色信号と同期信号とを含むＧ色信号（ＳＯＧ：Ｓｙｎｃ Ｏｎ Ｇｒｅｅｎ）から色信号を除去することによって抽出されることもあり，外部から入力した色差信号等と同期信号とを含む輝度信号（ＳＯＹ：Ｓｙｎｃ Ｏｎ Ｙ）から抽出されることもある。
【００１７】
本発明によるコスト信号発生方法は，まず，第１期間中にコスト信号をイネーブルさせて発生させる（第１０及び第１２段階）。ここで，第１期間とは，図１に示された方法がテレビ受像機の映像処理装置で行われる場合の垂直帰線消去期間を意味し，図１に示された方法がコンピュータ用モニターの映像処理装置で行われる場合，第１期間は垂直ラインの走査を始める時点を意味する。
【００１８】
すなわち，本発明によるコスト信号発生方法は，まず図２（ａ）に示された垂直同期信号Ｖｓｙｎｃのレベルが，遷移された時点５０から垂直同期信号Ｖｓｙｎｃの遷移されたレベルが再び遷移された時点５２までの第１期間４０であるか否かを判断する（第１０段階）。このために，本発明によるコスト信号発生方法は，垂直同期信号Ｖｓｙｎｃのレベルが図２（ａ）に示されたように“高”論理レベルから“低”論理レベルに遷移されたか否かを判断する。
【００１９】
もし，第１期間４０であると判断されれば，すなわち，垂直同期信号Ｖｓｙｎｃのレベルが“高”論理レベルから“低”論理レベルに遷移５０されたと判断されれば，コスト信号を図２（ｂ）に示されたようにイネーブルさせ，イネーブルされたコスト信号を発生させ，第１０段階に進行する（第１２段階）。
【００２０】
ここで，本発明の理解のために便宜上，図２（ｂ）に示されたコスト信号が“高”論理レベルであればイネーブルされたと見なされ，コスト信号が“低”論理レベルであればディセーブルされたと見なされるが，本発明はこれに限定されず，図２（ｂ）に示されたのとは異なり，コスト信号が“低”論理レベルであればイネーブルされたことに該当し，コスト信号が“高”論理レベルであればディセーブルされたことに該当することもある。
【００２１】
第１２段階後に，変わらずに第１期間４０であるか否かを判断する（第１０段階）。すなわち，垂直同期信号Ｖｓｙｎｃのレベルが“低”論理レベルから“高”論理レベルに再び遷移５２されたか否かを判断する。もし，垂直同期信号Ｖｓｙｎｃのレベルが“低”論理レベルから“高”論理レベルに再び遷移５２されなかったと判断されれば，すなわち，変わらずに第１期間であると判断されれば，“高”論理レベルのイネーブルされたコスト信号を発生させ続ける（第１２段階）。したがって，第１０及び第１２段階を遂行することによって，第１期間４０中に“高”論理レベルにイネーブルされたコスト信号が発生しうる。
【００２２】
しかし，第１期間でないと判断されれば，すなわち，垂直同期信号Ｖｓｙｎｃの単位周期から第１期間を除外した期間に該当する第２期間であると判断されれば，第２期間で水平同期信号Ｈｓｙｎｃの単位周期が所定値でない間にコスト信号をイネーブルさせて発生させる（第１４〜第２０段階）。例えば，図２（ａ）に示された垂直同期信号Ｖｓｙｎｃの第２期間４２中に水平同期信号Ｈｓｙｎｃの単位周期が所定値でない時，図２（ｂ）に示されたコスト信号をイネーブルさせて発生させ，水平同期信号Ｈｓｙｎｃの単位周期が所定値である時，図２（ｂ）に示されたコスト信号をディセーブルさせて発生させる。
【００２３】
この時、本発明の実施形態によれば、水平同期信号Ｈｓｙｎｃが等価パルスまたは複写防止用パルスの少なくともいずれか１つを含む場合、水平同期信号Ｈｓｙｎｃの単位周期は所定値でないと判断される。ここで、等化パルスとは、水平同期信号Ｈｓｙｎｃの周期Ｈの１／２周期（０．５Ｈ）を有するパルスを意味し、複写防止用パルスとは、映像信号の複写が許容されていない使用者に映像信号が複写されることを防止するために意図的に挿入されたパルスであって、水平同期信号Ｈｓｙｎｃの単位周期が８Ｈ〜９Ｈである場合に該当する。
【００２４】
すなわち，水平同期信号Ｈｓｙｎｃの単位周期が所定値ということは，水平同期信号の周期がＨということを意味し，水平同期信号Ｈｓｙｎｃの単位周期が所定値でないということは，図２（ａ）に示された第２期間４２で水平同期信号Ｈｓｙｎｃの周期が０.５Ｈであるか，８Ｈ〜９Ｈであるということを意味する。
【００２５】
すなわち，本発明によるコスト信号発生方法は，第１期間でなく，第２期間であると判断されれば，水平同期信号Ｈｓｙｎｃの単位周期が所定値であるか否かを判断する（第１４段階）。もし，水平同期信号Ｈｓｙｎｃの単位周期が所定値であると判断されれば，コスト信号をディセーブルさせて発生させる（第１６段階）。しかし，水平同期信号Ｈｓｙｎｃの単位周期が所定値でないと判断されれば，コスト信号をイネーブルさせて発生させる（第１８段階）。
【００２６】
第１６段階または第１８段階を遂行した後，第２期間が経過したか否かを判断する（第２０段階）。もし，第２期間が経過していないと判断されれば，第１４段階に進行する。しかし，第２期間が経過したと判断されれば，本発明によるコスト信号発生方法を終了する。
【００２７】
図２（ａ）及び（ｂ）を参照して第１４〜第２０段階をさらに説明すれば，垂直同期信号Ｖｓｙｎｃのレベルが“低”論理レベルから“高”論理レベルに遷移５２された後，第２期間４２で，水平同期信号Ｈｓｙｎｃの単位周期が所定値であるか否かを判断する（第１４段階）。例えば，第１４段階で，区間４４に等化パルスが存在するか否かを判断する。
【００２８】
もし，区間４４に等化パルスが存在すると判断されれば，図２（ｂ）に示されたようにコスト信号をイネーブルさせ，第２０段階に進行する（第１８段階）。したがって，第１４，第１８及び第２０段階を反復遂行することによって，等化パルスが存在する区間４４で図２（ｂ）に示されたように“高”論理レベルにイネーブルされたコスト信号が発生しうる。
【００２９】
しかし，等化パルスが存在しないと判断されれば，コスト信号をディセーブルさせて発生させて第２０段階に進行する（第１６段階）。例えば，図２（ａ）に示された区間４４に等化パルスが存在しない場合，図２（ｂ）に示されたのとは違い，コスト信号は，図２（ａ）に示された垂直同期信号Ｖｓｙｎｃが“低”論理レベルから“高”論理レベルに遷移された時点５２に“高”論理レベルから“低”論理レベルにディセーブルされる。
【００３０】
また，図２（ａ）に示された区間４４が経過してもう等化パルスが存在しない場合，図２（ｂ）にされたようにコスト信号は“高”論理レベルから“低”論理レベルにディセーブルされる。この時，第１６段階後に，第２期間４２が経過したか否かを判断する（第２０段階）。
【００３１】
もし，第２期間４２が経過しなかったと判断されれば，水平同期信号Ｈｓｙｎｃの単位周期が所定値であるか否かを再び判断する（第１４段階）。この時，例えば，第１４段階で，複写防止用パルスが区間４６に存在するか否かを判断できる。もし，複写防止用パルスが区間４６に存在していないと判断されれば，すなわち，水平同期信号Ｈｓｙｎｃの単位周期が所定値Ｈであると判断されれば，コスト信号を“低”論理レベルにディセーブルを維持させて発生させ，第２０段階に進行する（第１６段階）。
【００３２】
しかし，複写防止用パルスが存在すると判断されれば，すなわち，水平同期信号Ｈｓｙｎｃの単位周期が所定値Ｈでないと判断されれば，コスト信号を図２（ｂ）に示されたのとは違い“高”論理レベルにイネーブルさせて発生させ，第２０段階に進行する（第１８段階）。したがって，第１４，第１８及び第２０段階を遂行することによって，区間４６のうち複写防止用パルスが存在する区間でイネーブルされたコスト信号が発生しうる。
【００３３】
この時，第１６または第１８段階後に，第２期間４２が経過したか否かを判断する（第２０段階）。ここで，第２期間４２が経過しなかったと判断されれば，水平同期信号Ｈｓｙｎｃの単位周期が所定値であるか否かを再び判断する（第１４段階）。この時，例えば，第１４段階で，区間４８に等化パルスが存在するか否かを判断する。ここで，等化パルスが存在する区間４４及び４８について調べれば次の通りである。
【００３４】
図３（ａ）及び（ｂ）は，各々図２（ａ）に示された区間４０，４４及び４８を説明するための波形図であって，図３（ａ）は，等化パルスと鋸歯パルス形態の水平同期信号Ｈｓｙｎｃの波形図を示し，図３（ｂ）は，垂直同期信号Ｖｓｙｎｃの波形図を示す。
【００３５】
図３（ａ）に示されたように，垂直同期信号Ｖｓｙｃｎの第１期間４０の左側区間６０及び右側区間６４の各々で水平同期信号Ｈｓｙｎｃは，０.５Ｈの周期を有する等化パルス形態を有する。また，第１期間４０または６２で水平同期信号は，鋸歯パルス形態で発生する。
【００３６】
一方，区間４８に等化パルスが存在すると判断されれば，図２（ｂ）に示されたようにコスト信号を“高”論理レベルにイネーブルさせ，第２０段階に進行する（第１８段階）。このように，第１４，第１８及び第２０段階を遂行することによって，等化パルスが存在する区間４８中に“高”論理レベルにイネーブルされたコスト信号を発生させうる。しかし，区間４８に等化パルスが存在しないと判断されれば，コスト信号をディセーブルさせて発生させ，第２０段階に進行する（第１６段階）。この時，第２期間４２が経過したか否かを判断する（第２０段階）。もし，第２期間４２が経過していないと判断されれば，第１４段階に進行する。しかし，第２期間４２が経過したと判断されれば，本発明によるコスト信号発生方法を終了する。
【００３７】
結局，本発明によるコスト信号発生方法は，第１期間４０と等化パルス及び複写防止用パルスが存在する区間でコスト信号をイネーブルさせ，その他の区間ではコスト信号をディセーブルさせて発生させる。この時，図２（ａ）に示された区間４０，４４及び４８の各々は，例えば３Ｈになりうる。ここで，図２（ｂ）に示されたコスト信号がイネーブル，すなわち，“高”論理レベルに発生する時に生成されたサンプリングクロック信号の位相は，図２（ｂ）に示されたコスト信号がディセーブル，すなわち“低”論理レベルに発生する時に生成されたサンプリングクロック信号の位相と同一になる。したがって，本発明によれば，垂直同期信号の存在のためにサンプリングクロック信号の位相が外れることはイネーブルされたコスト信号を使用することにより予め防止できる。
【００３８】
以下，図１に示された本発明による映像処理のためのコスト信号発生方法を遂行する本発明によるコスト信号発生装置の構成及び動作を添付した図面を参照して次の通り説明する。
【００３９】
図４は，図１に示された方法を遂行する本発明によるコスト信号発生装置を含む映像処理装置のブロック図であって，本発明によるコスト信号発生装置７０，位相同期ループ７２及びＡＤＣ７４で構成される。ここで，図４に示された映像処理装置は，パソコンのモニターに内蔵されることもあり，テレビ受像機に内蔵されることもある。
【００４０】
図４に示されたＡＤＣ７４は，入力端子ＩＮ１を通じて入力したアナログ形態の映像信号を位相同期ループ７２から入力したサンプリングクロック信号ＣＫに応答してデジタル形態の映像信号に変換し，変換されたデジタル形態の映像信号を出力端子ＯＵＴを通じて，例えば，スケーラ（図示せず）に出力する。この時，位相同期ループ７２は，水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃとを含む複合同期信号Ｃｓｙｎｃからサンプリングクロック信号ＣＫを生成し，生成されたサンプリングクロック信号ＣＫをＡＤＣ７４に出力する。位相同期ループ７２の構成及び動作については細部的に後述される。
【００４１】
図４に示された本発明によるコスト信号発生装置７０は，垂直同期信号Ｖｓｙｎｃに応答して第１期間と第２期間をカウンティングし，第１期間中にコスト信号をイネーブルさせ，イネーブルされたコスト信号を位相同期ループ７２に出力する。また，コスト信号発生装置７０は，第２期間で水平同期信号Ｈｓｙｎｃの単位周期が所定値でない間にコスト信号をイネーブルさせ，イネーブルされたコスト信号を位相同期ループ７２に出力する。
【００４２】
このために，本発明の望ましい一実施形態によれば，コスト信号発生装置７０は，図４に示されたように期間決定部９０，周期計算部９２，比較部９４及び信号発生部９６で具現される。
【００４３】
期間決定部９０は，垂直同期信号Ｖｓｙｎｃに応答して第１期間４０と第２期間４２をカウンティングし，カウンティングされた結果を信号発生部９６に出力する。このために，期間決定部９０は，垂直同期信号Ｖｓｙｎｃに応答してシステムクロック信号を上向き，または下向きカウンティングし，カウンティングされた結果を信号発生部９６に出力するカウンタ（図示せず）で具現されうる。
【００４４】
例えば，期間決定部９０を具現するカウンタは，垂直同期信号Ｖｓｙｎｃの下降エッジ５０でシステムクロック信号を上向きカウンティングし，上昇エッジ５２でシステムクロック信号を下向きカウンティングし，カウンティングされた結果を信号発生部１０６に出力できる。ここで，システムクロック信号は，図４の映像処理装置の主なクロック信号であって，水平同期信号よりはるかに少ない周期を有する。
【００４５】
この時，周期計算部９２は水平同期信号Ｈｓｙｎｃの単位周期を計算し，計算された単位周期を比較部９４に出力する。このために，周期計算部９２は水平同期信号Ｈｓｙｎｃの単位周期をカウンティングし，カウンティングされた単位周期を比較部９４に出力するカウンタ（図示せず）で具現できる。ここで，周期計算部９２を具現するカウンタは，水平同期信号Ｈｓｙｎｃの上昇（または下降）エッジでシステムクロック信号のカウンティングを始め，水平同期信号Ｈｓｙｎｃの次の上昇（または下降）エッジでシステムクロック信号のカウンティングを終了し，カウンティングされた結果を水平同期信号Ｈｓｙｎｃの単位周期として出力できる。
【００４６】
この時，期間決定部９０に入力される垂直同期信号Ｖｓｙｎｃと周期計算部９２に入力される水平同期信号Ｈｓｙｎｃとは，同期信号分離部（図示せず）から出力される。ここで，同期信号分離部は，抽出された複合同期信号Ｃｓｙｎｃから垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとを分離して期間決定部９０及び周期計算部９２に各々出力する。
【００４７】
比較部９４は，周期計算部９２で計算された単位周期と外部から入力した所定値とを比較し，比較された結果を信号発生部９６に出力する。ここで，所定値は外部から入力される代わりに周期計算部９２自体によって計算されることもある。このために，周期計算部９２は，水平同期信号Ｈｓｙｎｃが安定的に発生する時に周期Ｈをカウンティングし，カウンティングされた結果を所定値として決定する。
【００４８】
一方，信号発生部９６は，期間決定部９０でカウンティングされた結果及び比較部９４から入力した比較された結果に応答してイネーブルされるか，あるいはディセーブルされたコスト信号ＣＯＡＳＴを位相同期ループ７２に出力する。
【００４９】
例えば，信号発生部９６は期間決定部９０でカウンティングされた結果を通じて第１期間４０であると認識されれば，コスト信号ＣＯＡＳＴのレベルをイネーブルさせ，イネーブルされたレベルを有するコスト信号ＣＯＡＳＴを位相同期ループ７２に出力する。例えば，信号発生部９６は期間決定部９０を具現するカウンタでカウンティングされた結果が上向きカウンティングされた結果であれば，上向きカウンティングされた結果が第１期間４０に該当するカウンティング値になるまでイネーブルされたコスト信号ＣＯＡＳＴを発生させる。
【００５０】
しかし，信号発生部９６は，期間決定部９０でカウンティングされた結果を通じて第１期間４０でない第２期間４２であると認識されれば，比較部９４で比較された結果を通じてコスト信号ＣＯＡＳＴをイネーブルさせるか，あるいはディセーブルさせる。
【００５１】
例えば，信号発生部９６は，期間決定部９０を具現するカウンタでカウンティングされた結果が下向きカウンティングされた値であれば，下向きカウンティングされた結果が第２期間４２に該当するカウンティング値になるまで比較部９４で比較された結果に応答してイネーブルさせたか，あるいはディセーブルさせたコスト信号ＣＯＡＳＴを発生させる。すなわち，比較部９４で比較された結果を通じて水平同期信号Ｈｓｙｎｃの単位周期が所定値であると認識されれば，信号発生部９６はディセーブルさせたコスト信号ＣＯＡＳＴを発生させる。
【００５２】
しかし，比較部９４で比較された結果を通じて水平同期信号Ｈｓｙｎｃの単位周期が所定値でないと認識されれば，信号発生部９６は，イネーブルさせたコスト信号ＣＯＡＳＴを発生させる。
【００５３】
本発明の望ましい他の実施形態によれば，コスト信号発生装置７０は，図４に示された期間決定部９０，周期計算部９２，比較部９４及び信号発生部９６により具現される代わりに，映像処理装置のあらゆる動作を制御する主制御部（図示せず）により具現される。
【００５４】
この場合，主制御部に内蔵されたタイマー（図示せず）は，垂直同期信号の下降または上昇エッジ５０または５２でシステムクロック信号をカウンティングすることによって現在時点が第１期間４０であるか，あるいは第２期間４２であるかを決定して（第１０及び第２０段階），第１期間４０中に第１２段階を遂行し，第２期間４２中に第１４〜２０段階を遂行する。
【００５５】
この時，第１４〜２０段階を遂行するために，主制御部は，水平同期信号Ｈｓｙｎｃが安定的に発生する時の単位周期である所定値Ｈをカウンティング動作によりあらかじめ計算し，かかる計算された所定値と，カウンティング動作により現在計算された水平同期信号Ｈｓｙｎｃの単位周期とを比較して，比較された結果によって第１６または第１８段階を遂行する。
【００５６】
結局，主制御部は，タイマーのカウンティング動作により第１及び第２期間を判別して水平同期信号Ｈｓｙｎｃの単位周期及び所定値を求めることもでき，自体的に遂行される比較動作により所定値と単位周期とを比較できる。
【００５７】
一方，図４に示された位相同期ループ７２は，コスト信号発生部７０からディセーブルされたコスト信号ＣＯＡＳＴが入力される時，複合同期信号Ｃｓｙｎｃからサンプリングクロック信号ＣＫを生成し，生成されたクロック信号ＣＫをＡＤＣ７４に出力する。しかし，位相同期ループ７２は，コスト信号発生部７０からイネーブルされたコスト信号ＣＯＡＳＴが入力される時，以前に生成された，すなわち，以前時間にＡＤＣ７４に出力したサンプリングクロック信号ＣＫをＡＤＣ７４に出力し続ける。
【００５８】
このための，図４に示された位相同期ループ７２の一実施例の構成及び動作を調べれば次の通りである。
【００５９】
図５は，図４に示された位相同期ループ７２のブロック図であって，位相差検出部１１０，電荷ポンプ１１２，低域通過フィルタ（ＬＰＦ：Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）１１４，電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）１１６及び分周器１１８で構成される。
【００６０】
まず、ディセーブルされたコスト信号ＣＯＡＳＴが入力される時、位相差検出部１１０は、入力端子ＩＮ２を通じて入力した複合同期信号Ｃｓｙｎｃと、分周器１１８から入力した分周された信号との位相差を検出して、検出された位相差を電荷ポンプ１１２に出力する。しかし、イネーブルされたコスト信号ＣＯＡＳＴが入力される時、位相差検出部１１０は入力端子ＩＮ２を通じて現在入力される複合同期信号Ｃｓｙｎｃと、分周器１１８から入力した分周された信号との位相差を検出する代わりに、以前に検出された位相差を電荷ポンプ１１２にそのまま出力する。
【００６１】
この時、電荷ポンプ１１２は、位相差検出部１１０から検出された位相差又は以前に検出された位相差に相応して電荷をソーシングまたはシンキングし、低域通過フィルタ１１４は、ソーシングまたはシンキングされた電荷に相応する電圧を低域通過フィルタリングし、低域通過フィルタリングされた直流電圧を電圧制御発振器１１６に出力する。電圧制御発振器１１６は、低域通過フィルタ１１４から入力した直流電圧に応答して発振される周波数を有する発振信号をサンプリングクロック信号ＣＫとしてＡＤＣ７４に出力する一方，分周器１１８にも出力する。分周器１１８は，電圧制御発振器１１６から入力したサンプリングクロック信号ＣＫを入力して整数倍に分周し、分周された結果を位相差検出部１１０に出力する。
【００６２】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６３】
【発明の効果】
以上説明したように，本発明による映像処理のためのコスト信号発生方法及び装置は，垂直同期信号Ｖｓｙｎｃが遅延されたり，水平同期信号Ｈｓｙｎｃが等化パルス及び／または鋸歯パルスの形態に発生したり，第１期間４０の長さが解像度によって可変であるとしても正確なコスト信号を発生させて位相が外れないサンプリングクロック信号ＣＫを生成させることによって，ディスプレイされる画面の上段が曲がる現象を除去し，カウンティング動作と比較動作とによりコスト信号を簡単に発生でき，主制御部によりコスト信号を発生させることによって，コスト信号を発生させるための別のハードウェアが要らずに映像処理装置の製作コストを節減させうる効果を有する。
【図面の簡単な説明】
【図１】本発明による映像処理のためのコスト信号発生方法を説明するためのフローチャートである。
【図２】（ａ）及び（ｂ）は，各々垂直同期信号とコスト信号の波形図である。
【図３】（ａ）及び（ｂ）は，各々図２（ａ）に示された区間を説明するための波形図である。
【図４】図１に示された方法を遂行する本発明によるコスト信号発生装置を含む映像処理装置のブロック図である。
【図５】図４に示された位相同期ループのブロック図である。
【符号の説明】
４０，６２    第１期間
４２    第２期間
４４，４６，４８    区間
５０    下降エッジ
５２    上昇エッジ
６０    第１期間４０の左側区間
６４    第１期間４０の右側区間
７０    コスト信号発生部
７２    位相同期ループ
７４    ＡＤＣ
９０    期間決定部
９２    周期計算部
９４    比較部
９６    信号発生部
１１０    位相差検出部
１１２    電荷ポンプ
１１４    低域通過フィルタ
１１６    電圧制御発振器
１１８    分周器
【図１】
0004509465.tif 000002
【図２】
0004509465.tif 000003
【図３】
0004509465.tif 000004
【図４】
0004509465.tif 000005
【図５】
0004509465.tif 000006