(57)【特許請求の範囲】
【請求項１】
電子機器の直流電源に重畳される高調波を所定幅の帯域で阻止する帯域阻止型フィルタにおいて、
隣接するインダクタ相互の磁束の影響が少ない高密度実装を実現するために、導線をコイル状に巻回し実装電極を兼用する電気的に短絡したショートリングを両端に有するインダクタを複数個直列に接続し、前記インダクタ夫々の接続点をキャパシタで接地する構成とし、
広帯域を実現するために少なくとも１個の前記インダクタは、自己共振周波数、インダクタンス値、Ｑ値、形状（直径、長さ）、のいずれかまたは複数が異なることを特徴とする広帯域阻止フィルタ。
【請求項２】
請求項１に記載の広帯域阻止フィルタにおいて、広帯域を実現するために前記接続点を接地する少なくとも１個のキャパシタは、容量値、形状、構造のいずれかまたは複数が異なることを特徴とする広帯域阻止フィルタ。
【請求項３】
前記帯域阻止型フィルタは、少なくとも入出力端子およびアース端子の３端子を有する１つのパッケージに収容し基板実装対応のリードタイプまたはＳＭＤ（表面実装部品）型の小型電子部品として構成したことを特徴とする請求項１又は２に記載の広帯域阻止フィルタ。
【請求項４】
前記ショートリングを両端に有するインダクタは、隣接する線間が絶縁された導線をコイル状に巻回した中間部と、その両側に１回転以上巻回した導線部分を接合してリング状に導通するショートリングの電極とからなり、該電極は前記パッケージ内の端子に半田付け及び／又は溶接されていることを特徴とする請求項３に記載の広帯域阻止フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パソコン等の電子機器における高速クロックに起因する高調波ノイズを、ｋＨｚ帯から数１０ＧＨｚ等の広帯域に亘って阻止できる広帯域阻止フィルタに関するものである。
【０００２】
【従来の技術】
従来から、単体の動作では問題ないメモリやロジック回路が、ＰＣＢ（プリント配線基板）上に組込まれ、多段のロジック回路に構成されるとＥＭＩ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）問題が発生する。これはＩＣが複数個組合されたロジック回路の中の、単体のＩＣ自体がそれぞれ発生する高調波がバイアス電源側に洩れ、他のＩＣが発生させた高調波が電源から入ってくることによって、基板の電源層に複合された高調波として分布することが原因である。
【０００３】
現在、電子機器業界で行われているＥＭＩ対策は、基板から飛び出す不要な電波（ノイズ）がでないようにするというよりも、出ているものをとるために既存のＥＭＩ／ＥＭＣ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ  Ｃｍｐａｔｉｂｉｌｉｔｙ）対策部品を追加するという方法が採られてきたが、デジタル機器の高速化、高機能化が急速に進むにつれて、高調波ノイズの帯域も広がり、複合する問題は更に複雑になって、従来の方法では対応が難しくなってきた。対策部品メーカー側もＬＴＣＣ（低温焼成多層セラミック）等のセラミック部品では製造技術の限界から問題に対応しきれなくなり、根本的な広帯域化ができずその都度部品を改良して手当てするくらいのことしかできなくなっていた。
【０００４】
ＥＭＩ／ＥＭＣ問題の最大の原因は直流電源に重畳される高調波であるが、図１１に示すように、デジタルクロック信号（矩形波、方形波）が正しく伝送されるためには、その繰り返し周波数の３倍〜１０倍以上の周波数成分を有する高調波が信号伝達ラインを伝搬できるようにする必要がある。さらに、同じ繰返し周波数のクロック信号であっても、信号が高速化すればするほど高調波の帯域は急激に広がり、ＥＭＩ／ＥＭＣ問題が深刻化する。
【０００５】
ＥＭＩ／ＥＭＣ対策として、図１２のように、現在使用されているパスコン（バイパス用のキャパシタ）等は、各々の製品固有の帯域を持ち高周波帯域から見ると非常に狭い範囲だけしかバイパスすることができないので、ＩＣ１、ＩＣ２、ＩＣ３等個々のＩＣからはパスコンで取り切れなかった広帯域の高調波が全て電源ラインに重畳されてしまう。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の技術では、こうした広帯域に亘る高調波を減衰・阻止させる方法としては、異なる帯域に対応する高調波阻止部品を複数使用するか、シールドして閉じ込めてしまい出てこないようにする等の方法がとられてきた。しかし、最近のマイクロ波帯域まで伸びてきた高調波を阻止するためには、パスコン等のキャパシタだけでは不十分で、インダクタも含めて複数の部品を組合せた複合素子を用いて阻止帯域を拡げる方法しか手段が無くなっている。複数の部品を組合せて広帯域に亘る高調波を阻止する回路を構成するための受動素子の組合せ設計・実装は難しく、更に、多くの部品を実装すると直流抵抗値が増加して、電圧降下を発生させるという問題もおこる。
【０００７】
そこで、本発明は、周波数帯の異なるコイルフィルタを組合せたハイブリッドタイプの帯域阻止フィルタにより、１０数ｋＨｚからパスコンでは対応できないＧＨｚオーダーのマイクロ波帯域まで広帯域に亘り、電源回路からの高調波ノイズを阻止できる広帯域阻止フィルタを提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、電子機器の直流電源に重畳される高調波を所定幅の帯域で阻止する帯域阻止型フィルタにおいて、隣接するインダクタ相互の磁束の影響が少ない高密度実装を実現するために、導線をコイル状に巻回し実装電極を兼用する電気的に短絡したショートリングを両端に有するインダクタを複数個直列に接続し、前記インダクタ夫々の接続点をキャパシタで接地する構成とし、広帯域を実現するために少なくとも１個の前記インダクタは、自己共振周波数、インダクタンス値、Ｑ値、形状（直径、長さ）、のいずれかまたは複数が異なることを特徴としている。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の広帯域阻止フィルタにおいて、広帯域を実現するために前記接続点を接地する少なくとも１個のキャパシタは、容量値、形状、構造のいずれかまたは複数が異なることを特徴としている。
【００１０】
また、請求項３に記載の前記帯域阻止型フィルタは、少なくとも入出力端子およびアース端子の３端子を有する１つのパッケージに収容し基板実装対応のリードタイプまたはＳＭＤ（表面実装部品）型の小型電子部品として構成したことを特徴としている。
【００１１】
また、請求項４に記載の前記ショートリングを両端に有するインダクタは、隣接する線間が絶縁された導線をコイル状に巻回した中間部と、その両側に１回転以上巻回した導線部分を接合してリング状に導通するショートリングの電極とからなり、該電極は前記パッケージ内の端子に半田付け及び／又は溶接されていることを特徴としている。
【００１２】
【発明の実施の形態】
以下、本発明の、第１の実施の形態について図を参照して説明する。
図１は、本発明の、第１の実施の形態に係る広帯域阻止フィルタの基本的な回路図であり、Ｔ型フィルタで構成した図である。
図２は、図１に示す広帯域阻止フィルタをπ型フィルタで構成した場合の回路図である。
図３は、図１に示す広帯域阻止フィルタのシングルラインパッケージを示す図である。
図４は、図１に示す広帯域阻止フィルタのＳＭＴパッケージを示す図である。
図５は、図１に示す広帯域阻止フィルタの他のＳＭＴパッケージを示す図である。
図６は、図１に示す広帯域阻止フィルタをＩＣ電源ラインに接続した図である。
【００１３】
図１において、１は広帯域阻止フィルタであり、Ｌ１、Ｌ２はそれぞれインダクタンス値が異なるインダクタで、Ｃ１はＬ１、Ｌ２とでＴ型フィルタを構成するキャパシタである。阻止帯域によってはインダクタとの組合せに応じて容量値を変えることや、或いは容量値の異なるキャパシタを複数個使用することで広帯域化している。キャパシタはチップ型部品の他に端子間、配線パターン間、パッケージ化する際の封止樹脂等により生じる寄生容量によっても構成される。また、高周波帯域での減衰量を確保するため残留インダクタンス成分の少ないキャパシタを実現する必要があるが、広帯域阻止フィルタの回路基板上にＬＴＣＣ（低温焼成多層セラミック）基板を用いることや、フォトリソグラフィー技術を用いた薄膜キャパシタを用いて、残留インダクタ成分の少ないキャパシタを形成することも行う。
【００１４】
また、Ｌ１、Ｌ２の少なくとも１個にはショートリングを有するコイルタイプのインダクタ（本明細書では一般のインダクタと区別するためにコイルフィルタとも称する）を使用することでインダクタ相互の電磁的結合が少ない高密度実装を可能にしている。さらに単層巻によるコイルフィルタを使用することで、線間容量（図示せず）が容易にシミュレーションでき、線間容量とインダクタによる自己共振周波数も容易に求まるので、所望の特性の広帯域阻止フィルタを製作することが可能になっている。
また、図２に示すように、コイルフィルタＬ３と、キャパシタＣ２、Ｃ３によるπ型フィルタ構成によっても広帯域阻止フィルタ２を実現できる。また、用途に応じてＴ型、π型構成の一義的な選択だけではなく、これらＴ型とπ型を任意に組合せて構成することで、所望の特性要求に応える。
【００１５】
こうした広帯域阻止フィルタ１、２は、電子機器の回路基板実装用として図３（ａ）に示すように、端子１（入力）、端子２（ＧＮＤ）、端子３（出力）の３端子を有するパッケージに収容している。パッケージ内には、例えばコイルフィルタＬ１、Ｌ２とキャパシタＣ１が接続されている（図示せず）。図３（ａ）に示すパッケージは端子が一列に並ぶシングルインラインパッケージのリードタイプ部品として構成されており、基板上のＩＣ等の、夫々の電源端子近傍にその一端（端子１または３）を接続し他端（端子３または１）を電源に接続して回路基板に実装される。
【００１６】
この電気的特性は、図３（ｂ）に示すように、減衰量が、１００ｋＨｚ〜５ＧＨｚの帯域で−２０ｄＢ、２８０ｋＨｚ〜３．８ＧＨｚの帯域では−３０ｄＢの特性が得られている。また、導線を巻回したインダクタを用いることで抵抗値は１３０ｍΩ以下の値を示し直流電源に挿入しても十分電流を流すことができ、電圧降下の少ない電源フィルタの構成が実現できる。図３（ｃ）はシングルインラインパッケージに実装した広帯域阻止フィルタの周波数特性（アイソレーション特性）である。
【００１７】
図４は他の実装パッケージであり、図４（ａ）はＳＭＤ（表面実装部品）型の電子部品として、ＳＭＴ（表面実装技術）パッケージを使用した外形図である。
表面実装のため、入出力およびＧＮＤ（接地）の反対側にもパッケージを固定するリフロー（半田付け）用のＮＣ（Ｎｏ  Ｃｏｎｎｅｃｔｉｏｎ）端子４、６を設けている。
電気的特性は図４（ｂ）に示す通りで、減衰帯域幅は１００ｋＨｚ〜５．８ＧＨｚ（−２０ｄＢ時）、２８０ｋＨｚ〜２．６ＧＨｚ（−３０ｄＢ時）で、その周波数特性を図４（ｃ）に示す。
【００１８】
図５は、もう１つのＳＭＴパッケージで、図５（ａ）に示すようなリードレスパーケージを用いている。このパッケージの端子はパッケージの内側で基板と接触させるタイプでリードによるはみ出し部分がないので、より高密度を必要とする場所への実装が可能であり、さらにリード端子による残留インダクタ成分を少なくできることから、より広帯域な特性を得ることができる。
電気的特性は図５（ｂ）に示すように、減衰帯域幅が２９０ｋＨｚ〜５．８６ＧＨｚ（−３０ｄＢ時）、１ＭＨｚ〜１．２４ＧＨｚ（−４０ｄＢ時）で、その周波数特性は図５（ｃ）に示すように、図３、図４に示すパッケージより減衰特性が優れていて−３０ｄＢ以下でフラットな特性を示し、且つ、高域まで広帯域に伸びていることがわかる。
【００１９】
つぎに動作について説明する。
従来技術の項でも説明したように、最近の高速化が図られた電子機器から発生する高調波ノイズは、ｋＨｚ帯からＧＨｚ帯まで超広帯域に分布し、図１１に示したように、ＣＰＵのクロック周波数は１３３ＭＨｚ〜２６６ＭＨｚ、更に、５３３ＭＨ（図示せず）…と高速化していくに従って、発生する高調波ノイズも、２６６ＭＨｚの場合は３次＝７９８ＭＨｚ、５次＝１．３３ＧＨｚ、７次＝１．８６２ＧＨｚとなり、クロック周波数が、更に、５３２ＭＨｚに高速化されれば、３次＝１．５９６ＧＨｚ、５次＝２．６６ＧＨｚ、７次＝３．７２４ＧＨｚ、と高帯域化する。最近では、更に、パソコンのＣＰＵ速度が１ＧＨｚ超の時代になってきており、高調波ノイズの広帯域化はとどまるところを知らない。こうしたＣＰＵを使用するデジタル電子機器は全て、複合高調波の影響から逃れられない。
こうしてＧＨｚ帯まで突入した広帯域の複合高調波は、図１２に示したようなパスコン等では到底対応できないので、図１に示すようなコイルフィルタＬ１、Ｌ２とキャパシタＣ１による複合フィルタによって対応することになる。
【００２０】
例えば、仮にコイルフィルタＬ１の自己共振周波数ｆ１＝１ＧＨｚであるとすれば、その共振周波数近傍の減衰量は大きくとれるが、それ以上の高い周波数帯域での高調波は減衰できない。
従って、１ＧＨｚ以上の高調波は、自己共振周波数ｆ２＝３ＧＨｚのＬ２に差し替えて、フィルタコイルを交換しないと対応できないが、交換しても今度はＬ２では１ＧＨｚ以下の低い周波数帯域での高調波が減衰できない。
そこで、図１に示す広帯域阻止フィルタ１のように、コイルフィルタＬ１とＬ２を直列接続して複合化することによって、コイルフィルタＬ１、Ｌ２夫々の自己共振周波数での減衰に加えてキャパシタＣ１によるバイパス効果も含めた合成特性により、総合的な複合高調波の減衰特性を低い周波数帯域から高い周波数帯域まで広帯域に亘る減衰特性が得られるようにする。
【００２１】
ここで使用されるコイルフィルタＬ１、Ｌ２は、図７（ａ）、図７（ｂ）に示すように、用途に応じた適当な太さの導線を、隣接する導線１ａ間が電気的に絶縁されるように絶縁被膜で覆われた導線をコイル状に巻回し（線間間隔は使用帯域に応じて調整できる）、両端部１ｂの被覆部を剥離して半田あるいは金メッキ処理等を施して、電気的に接合することによりコイルの磁束を遮り、閉磁路より漏洩磁束の影響を抑えるためのショートリングを形成している。このショートリング部分は、広帯域阻止フィルタとして１つのパッケージに実装する際の電極を兼ねており、パッケージ内の端子に半田付けや溶接あるいは両方を併用するなどして接合されている。
【００２２】
図８は、図７に示す空芯のコイルフィルタの内側にフェライト等のコア材を使用した場合のコイルフィルタを示し、１ｄはコア材で、挿入するコア材の材料と導線の巻き数等の組合せによって、目的・用途に応じた広帯域のアイソレーション（減衰）特性が得られる。
また、フェライト等のコア材に代わりガラス棒、プラスチック棒、セラミック棒、金属材料等をそれぞれ用途に応じて使用可能で、図１に示すような広帯域阻止フィルタ１の場合には、外部パッケージと同一種類のプラスチック棒を挿入することで、実装した後の特性の変化を抑えて、単体素子として予め既知の特性のコイルフィルタを得ることができる。
【００２３】
このようなコイルフィルタを複合構成して、図３〜図５に示したような広帯域阻止フィルタ１を実装した実際の減衰特性を図９に示す。図９は、既存のキャパシタを使用した一例と、既存の広帯域フィルタの一例、広帯域阻止フィルタ（その１）、広帯域阻止フィルタ（その２）、および、これらの広帯域フィルタを組合せた減衰特性の比較を図示している。（なお、図９に示した広帯域フィルタは一例であって、本発明の広帯域阻止フィルタを、これに限定するものではない。）
例えば、図９に示すように、既存のキャパシタをパスコンとして使用した場合では高域で５００ＭＨｚ〜１ＧＨｚ程度までが限度で、それ以上の高い周波数帯域での減衰は得られない。それに対して、本発明の広帯域阻止フィルタ１は４ＧＨｚ〜６ＧＨｚの高い周波数帯域まで伸びており、減衰値もより大きな値を示している。
【００２４】
また、図９に示す既存の広帯域フィルタの例では、２００ＭＨｚ辺りから２ＧＨｚ程度までと、既存のキャパシタによるパスコンより高い周波数帯域は伸びているが低い周波数帯域側は２００ＭＨｚ以下をカバーできず、本発明の広帯域阻止フィルタ１に比較するとカバーできる帯域が狭い。
なお、図９はリニアスケールで示した図であり、−２０ｄＢを基準とした減衰特性が、広帯域阻止フィルタ（その１）では４ＧＨｚ、広帯域阻止フィルタ（その２）では約６ＧＨｚまで伸びていることがわかる。
【００２５】
このような広帯域阻止フィルタ１を、図６に示すように電子機器の各ＩＣ回路の直流電源（バイアス）回路に挿入・接続すれば、ｋＨｚ〜ＧＨｚ帯までカバーできる広帯域の減衰特性により直流以外を通さず、各ＩＣ回路の前段からの伝送高調波、自己発生重畳高調波が共に阻止できて、ＩＣ１回路の高調波、ＩＣ２回路の高調波、ＩＣ３回路の高調波と夫々のＩＣで発生する高調波もカットされ、従来の図１２に示したパスコンのみの場合に比較して、電子回路基板の電源Ｖｃｃに重畳される高調波ノイズがほぼ阻止される様子が見てとれる。（なお、図６のＫＨＬＣが本発明の広帯域阻止フィルタに該当する）
【００２６】
次に本発明の、第２の実施の形態について図を参照して説明する。
図１０は、本発明の、第２の実施の形態に係る広帯域阻止フィルタの基本的な回路図である。
本実施の形態の広帯域阻止フィルタ３は、図１、図２に示すような、Ｔ型又はπ型の広帯域阻止フィルタ１、２を縦続接続して、減衰特性を更に高い周波数帯域に亘って得られるように広帯域化しようとするものである。
図１０において、Ｌ４、Ｌ５、Ｌ６、Ｌ７はそれぞれインダクタンス値や自己共振周波数、或いはＱ値等の電気的特性の異なるコイルフィルタや一般のインダクタであり、必要に応じて形状（直径、長さ、線径等）の異なるものや、コア材入り、空芯型を組合せて使用する。
【００２７】
第２の実施の形態、および前記、第１の実施の形態に係る広帯域阻止フィルタでは、コスト、実装面積、使用周波数帯域等、用途に応じてコイルフィルタ以外の一般のインダクタを組合せて使用することもできるが、その場合は、コイルフィルタとの間に配設する等して電磁的結合がないようにする。Ｌ、Ｃの複合体としては高周波特性の優れたＬＴＣＣ（低温焼成多層セラミック）（図示せず）タイプの小型・薄型のものを使用することもできる。その場合は、インダクタの電流容量にも留意する必要がある。尚、ＬＴＣＣはマイクロ波帯からミリ波帯に使用できるパッケージや回路基板用に、アルミナに替わる材料として近年使用されており、絶縁体にガラスセラミック材料、導体に銀や銅を用いて低温焼成したもので、高周波通信を行う移動体通信機器のＲＦモジュール用基板等に、キャパシタ、インダクタ等のパッシブ素子を内蔵させたモジュールとして急速に普及しつつある。勿論、キャパシタやインダクタ単体としての用途にも使用されている。
【００２８】
図１０の、Ｃ４、Ｃ５、Ｃ６は容量値の異なるキャパシタを用いて接地するパスコンである。広帯域化を図るために、インダクタ同様、容量値の他にも等価直列抵抗や、残留インダクタンス成分等の電気的諸特性を考慮し、端子間、配線パターン間やパッケージの封止樹脂により生じる寄生容量も含め、素材、形状、構造等の種類の異なるキャパシタを組合せて用いる。また、第１の実施の形態と同様に用途に応じて広帯域阻止フィルタの回路基板にＬＴＣＣ等を用いてインダクタ、キャパシタの一部を形成する。
【００２９】
このように広帯域阻止フィルタ１又は２を複数段、縦続接続して減衰帯域を拡大すれば、ＣＰＵクロックのＧＨｚ時代にも、超広帯域阻止フィルタを構成して、益々広帯域化する複合高調波の阻止に対応することができる。図９の広帯域阻止フィルタ（その１、その２）を組合せた曲線がその特性の一例を示している。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、電磁的結合がおきにくいショートリングを有するコイルタイプのインダクタ（コイルフィルタ）を用い、インダクタンス値、自己共振点等の特性が異なる複数のインダクタと容量値の異なる複数のキャパシタを組合せたハイブリッドタイプにして、ｋＨｚ帯域から数１０ＧＨｚに亘る広帯域の減衰特性を持つ広帯域阻止フィルタを１つのパッケージの中に構成した。このように、小型で基板実装等が容易なようにパッケージ化された広帯域阻止フィルタを用いることで、パスコンや複合型フィルタでは対応できない、最近のＣＰＵの高速化に伴うｋＨｚ帯から数１０ＧＨｚにも亘る実装基板の電源層に広がる広帯域の複合型高調波ノイズをほぼ完全に阻止することができる。
【図面の簡単な説明】
【図１】本発明の、第１の実施の形態に係る広帯域阻止フィルタの基本的な回路図であり、Ｔ型フィルタで構成した図である。
【図２】図１に示す広帯域阻止フィルタをπ型フィルタで構成した回路図である。
【図３】図１に示す広帯域阻止フィルタのシングルラインパッケージを示す図であり、（ａ）は外形、（ｂ）は電気的特性、（ｃ）は周波数特性を示す図である。
【図４】図１に示す広帯域阻止フィルタのＳＭＴパッケージを示す図であり、（ａ）は外形、（ｂ）は電気的特性、（ｃ）は周波数特性を示す図である。
【図５】図１に示す広帯域阻止フィルタの他のＳＭＴパッケージを示す図であり、（ａ）は外形、（ｂ）は電気的特性、（ｃ）は周波数特性を示す図である。
【図６】図１に示す広帯域阻止フィルタをＩＣ電源ラインに接続した図である。
【図７】図１に示す広帯域阻止フィルタに使用するショートリングを有する空芯型のインダクタを示す図であり、（ａ）は正面図、（ｂ）は側面図である。
【図８】図７に示すショートリングを有するインダクタにコア材を挿入したインダクタの図であり、（ａ）は正面図、（ｂ）は側面図である。
【図９】図１に示す広帯域阻止フィルタの減衰特性を示す図である。
【図１０】本発明の、第２の実施の形態に係る広帯域阻止フィルタの基本的な回路図である。
【図１１】従来の高調波ノイズの説明図である。
【図１２】従来の高調波ノイズ対策にパスコンを用いた図である。
【符号の説明】
１  広帯域阻止フィルタ
２  π型の広帯域阻止フィルタ
３  縦続型の広帯域阻止フィルタ
【図１】
0004569885.tif 000002
【図２】
0004569885.tif 000003
【図３】
0004569885.tif 000004
【図４】
0004569885.tif 000005
【図５】
0004569885.tif 000006
【図６】
0004569885.tif 000007
【図７】
0004569885.tif 000008
【図８】
0004569885.tif 000009
【図９】
0004569885.tif 000010
【図１０】
0004569885.tif 000011
【図１１】
0004569885.tif 000012
【図１２】
0004569885.tif 000013