(57)【特許請求の範囲】
【請求項１】
ＧａＮ結晶をエピタキシャル成長させる際に、ＭｇまたはＺｎを１×１０１７ｃｍ−３以上の濃度でドーピングし、更に前記ＧａＮ結晶にＣを１×１０１８ｃｍ−３以上の濃度でドーピングすることを特長とする高抵抗ＧａＮ結晶層の製造方法。
【請求項２】
温度６００℃以上の水素雰囲気中で前記ＭｇまたはＺｎをドーピングする請求項１の高抵抗ＧａＮ結晶層の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高抵抗ＧａＮ結晶層の製造方法に関し、更に詳しくは、ＧａＮ系材料を用いたＭＥＳ（金属−半導体）型の電界効果トランジスタ（ＦＥＴ）の製造時に適用して好適な高抵抗ＧａＮ結晶層の製造方法に関する。
【０００２】
【従来の技術】
最近、化合物半導体材料を用いたＭＥＳ型ＦＥＴの開発研究が盛んに進められている。その場合、用いる化合物半導体としては、通常、ＧａＡｓ系の材料が主流になっていて、一般に、次のようにして製造される。
まず、半絶縁性のＧａＮ単結晶基板の上に、例えばＭＯＣＶＤ法により、半絶縁性のアンドープのＧａＡｓから成るバッファ層を成膜し、更にその上に、例えばＴＭＧ（トリメチルガリウム）またはＴＭＡ（トリメチルアルミニウム）とアルシン（ＡｓＨ3）を用い、またｎ型ドーパントとしてシランガスを用いてｎ型のＡｌＧａＡｓ結晶層を活性層として成膜しＦＥＴ層構造を形成する。
【０００３】
ついで、このｎ型ＡｌＧａＡｓ層の上に、例えばプラズマＣＶＤ法でＳｉＯ2などを堆積させたのち、そこにフォトリソグラフィーと化学エッチング処理などを組み合わせて、ソース電極、ドレイン電極、およびゲート電極を形成するためのパターニングを行い、ソース電極とドレイン電極の形成箇所には例えばＡｕＧｅ／Ｎｉを蒸着し、またゲート電極の形成箇所にはＡｌを蒸着して目的とするＦＥＴが製造される。
【０００４】
ところで、ＧａＮ系材料を用いたＦＥＴは、高温特性が良好であって、４００℃近い温度環境下においても熱暴走することなく動作するということが知られている。
このＧａＮ系ＦＥＴを製造する場合、ＧａＮ系材料では、ＧａＡｓ結晶の場合のように大口径の単結晶基板を製造することが困難であるため、単結晶基板の上に所定のＧａＮ系結晶をエピタキシャル成長させて所望するＦＥＴ層構造を形成することができない。
【０００５】
そのため、ＧａＮ系のＦＥＴを製造する際には、基板としてサファイア，ＳｉＣ，ＧａＡｓなどの異種類の材料から成る基板を用い、その上に例えばＭＯＣＶＤ法で、一旦、アンドープのＧａＮ結晶層を成膜し、ついでその上にｎ型のＧａＮ結晶層を活性層として成膜し、全体のＦＥＴ層構造を形成している。
上記したＦＥＴ層構造を有するＧａＮ系ＦＥＴが動作するためには、ｎ型活性層の下に位置するアンドープのＧａＮ結晶層は高抵抗になっていることが必要である。
【０００６】
しかしながら、上記したＦＥＴ層構造を形成するとき、アンドープのＧａＮ結晶中には窒素空孔に基づく欠陥が多数存在し、この欠陥がｎ型のキャリアとして働くため、一般に、ｎ型で低抵抗化してしまうという問題が生ずる。
このように、従来は、ＭＯＣＶＤ法でＧａＮ系ＦＥＴを製造する場合、活性層の下に位置するアンドープＧａＮ結晶層を高抵抗化する技術は確立されていないのが現状である。
【０００７】
【発明が解決しようとする課題】
本発明はＧａＮ系材料でＦＥＴ層構造を形成するときの上記した問題を解決し、ＧａＮ系ＦＥＴの製造に適用して有効な高抵抗ＧａＮ結晶層の製造方法の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、ＧａＮ結晶をエピタキシャル成長させる際に、Ｃ，Ｍｇ，Ｚｎの群から選ばれる少なくとも１種のｐ型不純物をドーピングすることを特徴とする高抵抗ＧａＮ結晶層の製造方法が提供される。
【０００９】
具体的には、ＧａＮ結晶をエピタキシャル成長させる際に、温度６００℃以上の水素雰囲気中でＭｇまたはＺｎをドーピングする高抵抗ＧａＮ結晶層の製造方法や、ＧａＮ結晶をエピタキシャル成長させる際に、ＭｇまたはＺｎを１×１０17cm-3以上の濃度でドーピングしたのち、更にＣを１×１０18cm-3以上の濃度でドーピングする高抵抗ＧａＮ結晶層の製造方法が提供される。
【００１０】
【発明の実施の形態】
ＧａＮ結晶には窒素空孔などが多数存在していて、それがｎ型不純物と同様の働きをするために、無添加のＧａＮ結晶は通常のｎ型導電性を示す。この導電性を打ち消すために、本発明方法では、エピタキシャル成長法でＧａＮ結晶層を成膜する際に、そこに、Ｃ，Ｍｇ，Ｚｎの１種または２種以上から成るｐ型不純物を予めドーピングしておき、そのｐ型不純物により、上記欠陥に基づくｎ型の残留キャリアを打ち消す。もって当該ＧａＮ結晶層のｎ型化を抑制してその高抵抗化が図られる。すなわち、形成されたＦＥＴ層構造において、ｎ型の活性層の下に位置するＧａＮ結晶層は高抵抗になっている。
【００１１】
具体的には、次のような態様が実施される。
第１の態様はＭｇまたはＺｎを用いた場合であって、この場合には、ＧａＮ結晶層の成膜を高温のＨ2雰囲気中で行い、そのときに、ＭｇまたはＺｎをドーピングする。この過程で、ＭｇまたはＺｎはＨと結合し、その結果、成膜されたＧａＮ結晶層は電気的に不活性となる。すなわち、高抵抗化する。このときの温度は６００℃以上に設定される。６００℃より低い温度の場合は、上記した結合反応が充分に進行しないからである。このような状態にあるＧａＮ結晶層の上にｎ型の活性層を成膜しても、当該ＧａＮ結晶層がｎ型化して低抵抗化することは起こりづらくなる。
【００１２】
第２の態様はＣを用いた場合であって、この場合には、ＧａＮ結晶層の成膜時にＭｇまたはＺｎをドーピングして成膜されるＧａＮ結晶層におけるキャリア濃度を低減し、その状態で更に高濃度のＣをドーピングする。ドーピングされたＣはＧａＮ結晶層中に深い準位を形成するのでＧａＮ結晶層は高抵抗化する。
この場合、ＧａＮ結晶層のキャリア濃度を補償するためにドーピングする上記ＭｇまたはＺｎの濃度は１×１０17cm―3以上に設定される。濃度がこれより高くなると、ＧａＮ結晶層はｐ型傾向を示しはじめるからである。また、Ｃのドーピング濃度は１×１０18cm―3以上に設定される。濃度がこれより低くなると、ＧａＮ結晶層中の準位は浅くなって、高抵抗化の実現が困難になるからである。
【００１３】
【実施例】
本発明の実施例を、ＧａＮ系ＦＥＴの製造に適用した事例として以下に説明する。
まず、図１で示したように、例えばサファイアから成る半絶縁性基板１の上に、ＭＢＥ法で、ジメチルヒドラジン（３×１０-6Torr），金属Ｇａ（５×１０-7Torr），金属Ｍｇ（１×１０-8Torr）、およびＨ2（５×１０-8Torr）を用い、成長温度６４０℃で厚み２nmのＧａＮ結晶層をバッファ層２Ａとして成膜し、更にその上に、厚み１μｍのＭｇドープＧａＮ結晶層（Ｍｇのドーピング濃度：１×１０17cm-3）２Ｂを成膜した。
【００１４】
ついで、ＭｇドープＧａＮ結晶層２Ｂにジメチルヒドラジン（３×１０-6Torr）を照射しながら温度６４０℃で１０分間保持した。
更に、金属Ｇａ（８×１０-7Torr）とアンモニア（５×１０-5Torr）を用い、またｎ型ドーパントとしてＳｉ（１×１０-9Torr）を用い、成長温度８５０℃でＭｇドープＧａＮ結晶層２Ｂの上に厚み３０nmのｎ型のＳｉドープＧａＮ結晶層３を成膜した。このときにｎ型キャリア濃度が２×１０17cm-3になることは、事前にホール測定で確認してある。
【００１５】
ついで、ＳｉドープＧａＮ結晶層３の全面にＳｉＯ2膜を成膜し、更にその上にフォトレジストを塗布したのちパターニングし、ついでフッ酸を用いてＳｉＯ2膜に部分的に窓あけを行った。
そして、エレクトロサイクロトロンレゾナンス（ＥＣＲ）プラズマ装置を用い、メタン，アルゴン，水素の混合ガスをプラズマ化したエッチングガスを前記した窓あけ部分に照射して当該部分にＭｇドープＧａＮ結晶層２Ｂの表面が表出するまでのエッチング処理を行ったのち、残りのＳｉＯ2膜の全体をエッチング除去した。
【００１６】
ついで、ＳｉドープＧａＮ結晶層３の上に、フォトレジストを用いてソース電極とドレイン電極の形成箇所をパターニングしたのち、その形成箇所にＴｉ／Ａｌを真空蒸着してソース電極とドレイン電極を形成し、それ以外の部分のＴｉ／Ａｌはリフトオフした。
更に、フォトレジストを用いてゲート電極の形成箇所をパターニングし、その形成箇所にＴｉ／Ｐｔを真空蒸着してゲート電極を形成し、それ以外のＴｉ／Ｐｔをリフトオフすることにより、図３で示したＦＥＴを製造した。
【００１７】
このＦＥＴの電気的特性の評価を行った。
ソース電極とドレイン電極間のコンタクト抵抗は１×１０-6Ω・cm2であり、両電極はオーミック接触していることが確認された。また、ゲート電極は整流特性を示し、そのときの立ち上がり電圧は１.１Ｖであった。更に、ＦＥＴの飽和特性も良好であった。
【００１８】
このようなことから、本発明方法を適用して成膜したバッファ層２ＡとＭｇドープＧａＮ結晶層はいずれも高抵抗であることを確認することができる。
なお、上記実施例では、ＧａＮ結晶層の成膜時における窒素源としてはジメチルヒドラジンとアンモニア、Ｇａ源としては金属Ｇａを用いたが、プラズマ窒素，ラジカル窒素を用いることもでき、またＧａ源としてはＴＥＧやＴＭＧを用いることもできる。
【００１９】
更に、上記実施例では、エピタキシャル成長法としてＭＢＥ法を採用したが、ＭＯＣＶＤ法でも同様の結果を得ることができた。
なお、上記実施例のＭｇドープＧａＮ結晶層２Ｂのキャリア濃度は１×１０15cm-3以下であった。そして、Ｍｇをドーピングしないときに成膜されるアンドープＧａＮ結晶層のキャリア濃度は１×１０17cm-3であった。
【００２０】
すなわち、Ｍｇを１×１０17cm-3の濃度でドーピングすることにより、上記アンドープＧａＮ結晶層のキャリアは打ち消されている。
そこで、このＭｇドープＧａＮ結晶層２Ｂ（キャリア濃度：１×１０15cm-3以下）に更にＣを１×１０18cm-3ドーピングしてＦＥＴ層構造を形成し、それを用いて実施例と同様にＦＥＴを製造し、その電気的特性を評価したところ、上記した実施例の場合と同様の結果が得られた。
【００２１】
【発明の効果】
以上の説明で明らかなように、本発明方法によれば、高抵抗のＧａＮ結晶層を製造することができる。そして、本発明を適用することにより、高温動作が可能なＧａＮ系のＦＥＴを製造することができるので、その工業的価値は大である。
【図面の簡単な説明】
【図１】本発明方法で、基板の上に高抵抗のＧａＮ結晶層を成膜した状態を示す断面図である。
【図２】本発明による高抵抗ＧａＮ結晶層の上にＳｉドープＧａＮ結晶層を成膜した状態を示す断面図である。
【図３】ＧａＮ系ＦＥＴの断面構造を示す断面図である。
【符号の説明】
１    半絶縁性基板（サファイア）
２Ａ  バッファ層
２Ｂ  ＭｇドープＧａＮ結晶層
３    ＳｉドープＧａＮ結晶層
【図１】
0004429459.tif 000002
【図２】
0004429459.tif 000003
【図３】
0004429459.tif 000004