(57)【特許請求の範囲】
【請求項１】
調整電圧を負荷回路に供給する電圧調整回路であって，
基準電圧を発生させる基準電圧発生回路と，
Ｐチャネル形トランジスタを備え，前記Ｐチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第１の電流を発生させる第１の電流発生回路と，
前記基準電圧を増幅して増幅基準電圧を生成し，前記第１の電流を第１の電圧に変換し，前記増幅基準電圧に対して前記第１の電圧を加算して前記調整電圧を生成する調整電圧発生回路と，
を含むことを特徴とする，電圧調整回路。
【請求項２】
調整電圧を負荷回路に供給する電圧調整回路であって，
基準電圧を発生させる基準電圧発生回路と，
Ｎチャネル形トランジスタを備え，前記Ｎチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第２の電流を発生させる第２の電流発生回路と，
前記基準電圧を増幅して増幅基準電圧を生成し，前記第２の電流を第２の電圧に変換し，前記増幅基準電圧に対して前記第２の電圧を加算して前記調整電圧を生成する調整電圧発生回路と，
を含むことを特徴とする，電圧調整回路。
【請求項３】
調整電圧を負荷回路に供給する電圧調整回路であって，
基準電圧を発生させる基準電圧発生回路と，
Ｐチャネル形トランジスタを備え，前記Ｐチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第１の電流を発生させる第１の電流発生回路と，
Ｎチャネル形トランジスタを備え，前記Ｎチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第２の電流を発生させる第２の電流発生回路と，
前記基準電圧を増幅して増幅基準電圧を生成し，前記第１の電流を第１の電圧に変換し，前記第２の電流を第２の電圧に変換し，前記増幅基準電圧に対して前記第１の電圧および前記第２の電圧を加算して前記調整電圧を生成する調整電圧発生回路と，
を含むことを特徴とする，電圧調整回路。
【請求項４】
調整電圧を負荷回路に供給する電圧調整回路であって，
基準電圧を発生させる基準電圧発生回路と，
Ｐチャネル形トランジスタを備え，前記Ｐチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第１の電流を発生させる第１の電流発生回路と，
前記基準電圧を増幅して増幅基準電圧を生成し，前記第１の電流を第１の電圧に変換し，前記増幅基準電圧から前記第１の電圧を減算して前記調整電圧を生成する調整電圧発生回路と，
を含むことを特徴とする，電圧調整回路。
【請求項５】
調整電圧を負荷回路に供給する電圧調整回路であって，
基準電圧を発生させる基準電圧発生回路と，
Ｎチャネル形トランジスタを備え，前記Ｎチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第２の電流を発生させる第２の電流発生回路と，
前記基準電圧を増幅して増幅基準電圧を生成し，前記第２の電流を第２の電圧に変換し，前記増幅基準電圧から前記第２の電圧を減算して前記調整電圧を生成する調整電圧発生回路と，
を含むことを特徴とする，電圧調整回路。
【請求項６】
調整電圧を負荷回路に供給する電圧調整回路であって，
基準電圧を発生させる基準電圧発生回路と，
Ｐチャネル形トランジスタを備え，前記Ｐチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第１の電流を発生させる第１の電流発生回路と，
Ｎチャネル形トランジスタを備え，前記Ｎチャネル形トランジスタのスレショルド電圧に応じた電流値を有する第２の電流を発生させる第２の電流発生回路と，
前記基準電圧を増幅して増幅基準電圧を生成し，前記第１の電流を第１の電圧に変換し，前記第２の電流を第２の電圧に変換し，前記増幅基準電圧から前記第１の電圧および前記第２の電圧を減算して前記調整電圧を生成する調整電圧発生回路と，
を含むことを特徴とする，電圧調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，半導体集積回路に組み込まれる電圧調整回路に関するものである。
【０００２】
【従来の技術】
近年，半導体集積回路の省電力化，外部電圧の単一化，および内部回路の動作安定化等を目的として，外部から入力される電圧に基づき内部電圧（調整電圧）を生成し後段の負荷回路に対して供給する電圧調整回路を備えた半導体集積回路の開発が盛んになっている。
【０００３】
従来の電圧調整回路１の構成を図７に示す。この電圧調整回路１は，基準電圧発生回路１１および増幅回路２１を備えている。
【０００４】
基準電圧発生回路１１は，バンドギャップ電圧発生回路から構成されており，周囲温度に変動があっても一定レベルを維持するバンドギャップ電圧ＶＢＧを基準電圧として出力する。増幅回路２１は，基準電圧発生回路１１から出力されたバンドギャップ電圧ＶＢＧを増幅して調整電圧Ｖｒｅｇを生成する。この調整電圧Ｖｒｅｇは，出力端子ＯＵＴから負荷回路（図示せず）に対してその内部電源電圧として供給される。このように，従来の電圧調整回路１から出力される調整電圧Ｖｒｅｇは，バンドギャップ電圧ＶＢＧに基づき生成されるものであるため，周囲温度とは無関係に一定レベルを維持する。
【０００５】
なお，一般的に，調整電圧Ｖｒｅｇは外部から半導体集積回路に与えられる電源電圧ＶＤＤ（電圧調整回路１の入力電圧Ｖｉｎ）よりも低レベルに調整されるため，この電圧調整回路１は降圧回路と称される場合がある。
【０００６】
【発明が解決しようとする課題】
しかしながら，従来の電圧調整回路１によれば，周囲温度の変動や製造ばらつきに応じて負荷回路の電気的特性が変化した場合であっても，負荷回路に対して常に一定レベルの調整電圧Ｖｒｅｇが供給されていた。
【０００７】
例えば，負荷回路がＭＯＳトランジスタから構成されるロジック回路である場合，周囲温度の低下に伴いＭＯＳトランジスタの相互コンダクタンスｇｍが大きくなる。一方，ロジック回路の電源電圧として用いられる調整電圧Ｖｒｅｇは所定のレベルを維持している。このため，周囲温度が低下した場合のロジック回路における動作消費電流の増加が避けられない。これは，特に温度変動が大きい環境下に置かれる半導体集積回路の省電力化のためには是非とも解決すべき課題であった。
【０００８】
さらに，製造ばらつきによって負荷回路に属するＭＯＳトランジスタのスレショルド電圧が設計値に比して高くなった場合，電圧調整回路１から出力される調整電圧Ｖｒｅｇが所定のレベルを維持する条件下では，ＭＯＳトランジスタの応答速度が低下するおそれもあった。
【０００９】
本発明は，上記のような問題点に鑑みてなされたものであり，その目的は，接続される負荷回路の電気的特性の変化に応じて，出力する調整電圧の値を変化させることが可能な電圧調整回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために，本発明の第１の観点によれば，調整電圧を負荷回路に供給する電圧調整回路が提供される。そして，この電圧調整回路は，基準電圧を発生させる基準電圧発生回路と，第１の電流を発生させる第１の電流発生回路と，基準電圧を増幅して増幅基準電圧を生成し，第１の電流を第１の電圧に変換し，増幅基準電圧に対して第１の電圧を加算して調整電圧を生成する調整電圧発生回路とを含むことを特徴としている。第１の電流発生回路は，Ｐチャネル形トランジスタを備えており，このＰチャネル形トランジスタのスレショルド電圧に応じて第１の電流の電流値を調整する（請求項１）。かかる構成によれば，負荷回路に属するＰチャネル形トランジスタが周囲温度の低下や製造ばらつき等の影響を受け，そのスレショルド電圧が上昇した場合，第１の電流発生回路に属するＰチャネル形トランジスタのスレショルド電圧も上昇する。この結果，負荷回路に供給される調整電圧の値も上昇する。
【００１１】
本発明の第２の観点から提供される電圧調整回路は，基準電圧を発生させる基準電圧発生回路と，第２の電流を発生させる第２の電流発生回路と，基準電圧を増幅して増幅基準電圧を生成し，第２の電流を第２の電圧に変換し，増幅基準電圧に対して第２の電圧を加算して調整電圧を生成する調整電圧発生回路とを含むことを特徴としている。第２の電流発生回路は，Ｎチャネル形トランジスタを備えており，Ｎチャネル形トランジスタのスレショルド電圧に応じて第２の電流の電流値を調整する（請求項２）。かかる構成によれば，負荷回路に属するＮチャネル形トランジスタが周囲温度の低下や製造ばらつき等の影響を受け，そのスレショルド電圧が上昇した場合，第２の電流発生回路に属するＮチャネル形トランジスタのスレショルド電圧も上昇する。この結果，負荷回路に供給される調整電圧の値も上昇する。
【００１２】
本発明の第３の観点から提供される電圧調整回路は，基準電圧を発生させる基準電圧発生回路と，第１の電流を発生させる第１の電流発生回路と，第２の電流を発生させる第２の電流発生回路と，基準電圧を増幅して増幅基準電圧を生成し，第１の電流を第１の電圧に変換し，第２の電流を第２の電圧に変換し，増幅基準電圧に対して第１の電圧および第２の電圧を加算して調整電圧を生成する調整電圧発生回路とを含むことを特徴としている。第１の電流発生回路は，Ｐチャネル形トランジスタを備えており，このＰチャネル形トランジスタのスレショルド電圧に応じて第１の電流の電流値を調整する。また，第２の電流発生回路は，Ｎチャネル形トランジスタを備えており，Ｎチャネル形トランジスタのスレショルド電圧に応じて第２の電流の電流値を調整する（請求項３）。かかる構成によれば，負荷回路に属するＰチャネル形トランジスタのスレショルド電圧および／またはＮチャネル形トランジスタのスレショルド電圧が上昇した場合，第１の電流発生回路に属するＰチャネル形トランジスタおよび／または第２の電流発生回路に属するＮチャネル形トランジスタのスレショルド電圧も上昇する。この結果，負荷回路に供給される調整電圧の値も上昇する。
【００１３】
本発明の第４の観点から提供される電圧調整回路は，基準電圧を発生させる基準電圧発生回路と，第１の電流を発生させる第１の電流発生回路と，基準電圧を増幅して増幅基準電圧を生成し，第１の電流を第１の電圧に変換し，増幅基準電圧から第１の電圧を減算して調整電圧を生成する調整電圧発生回路とを含むことを特徴としている。第１の電流発生回路は，Ｐチャネル形トランジスタを備えており，このＰチャネル形トランジスタのスレショルド電圧に応じて第１の電流の電流値を調整する（請求項４）。かかる構成によれば，負荷回路に属するＰチャネル形トランジスタが周囲温度の低下や製造ばらつき等の影響を受け，そのスレショルド電圧が上昇した場合，第１の電流発生回路に属するＰチャネル形トランジスタのスレショルド電圧も上昇する。この結果，負荷回路に供給される調整電圧の値は低下する。
【００１４】
本発明の第５の観点から提供される電圧調整回路は，基準電圧を発生させる基準電圧発生回路と，第２の電流を発生させる第２の電流発生回路と，基準電圧を増幅して増幅基準電圧を生成し，第２の電流を第２の電圧に変換し，増幅基準電圧から第２の電圧を減算して調整電圧を生成する調整電圧発生回路とを含むことを特徴としている。第２の電流発生回路は，Ｎチャネル形トランジスタを備えており，このＮチャネル形トランジスタのスレショルド電圧に応じて第２の電流の電流値を調整する（請求項５）。かかる構成によれば，負荷回路に属するＮチャネル形トランジスタが周囲温度の低下や製造ばらつき等の影響を受け，そのスレショルド電圧が上昇した場合，第２の電流発生回路に属するＮチャネル形トランジスタのスレショルド電圧も上昇する。この結果，負荷回路に供給される調整電圧の値は低下する。
【００１５】
本発明の第６の観点から提供される電圧調整回路は，基準電圧を発生させる基準電圧発生回路と，第１の電流を発生させる第１の電流発生回路と，第２の電流を発生させる第２の電流発生回路と，基準電圧を増幅して増幅基準電圧を生成し，第１の電流を第１の電圧に変換し，第２の電流を第２の電圧に変換し，増幅基準電圧から第１の電圧および第２の電圧を減算して調整電圧を生成する調整電圧発生回路とを含むことを特徴としている。第１の電流発生回路は，Ｐチャネル形トランジスタを備えており，このＰチャネル形トランジスタのスレショルド電圧に応じて第１の電流の電流値を調整する。また，第２の電流発生回路は，Ｎチャネル形トランジスタを備えており，Ｎチャネル形トランジスタのスレショルド電圧に応じて第２の電流の電流値を調整する（請求項６）。かかる構成によれば，負荷回路に属するＰチャネル形トランジスタのスレショルド電圧および／またはＮチャネル形トランジスタのスレショルド電圧が上昇した場合，第１の電流発生回路に属するＰチャネル形トランジスタおよび／または第２の電流発生回路に属するＮチャネル形トランジスタのスレショルド電圧も上昇する。この結果，負荷回路に供給される調整電圧の値は低下する。
【００１６】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる電圧調整回路の好適な実施の形態について詳細に説明する。なお，以下の説明および添付された図面において，略同一の機能および構成を有する構成要素については，同一符号を付することによって重複説明を省略する。
【００１７】
［第１の実施の形態］
本発明の第１の実施の形態にかかる電圧調整回路１０１の構成を図１に示す。この電圧調整回路１０１は，基準電圧発生回路１１１，増幅回路（調整電圧発生回路）１２１，および第１定電流源回路（電流発生回路）１３１を備えている。なお，電圧調整回路１０１には，負荷回路として，例えばエンハンスメント＋エンハンスメント形ＭＯＳトランジスタまたはエンハンスメント＋デプレッション形ＭＯＳトランジスタから構成されたロジック回路が接続されている（図示せず）。
【００１８】
基準電圧発生回路１１１は，バーティカル(vertical)ＰＮＰ形トランジスタＱ１，Ｑ２，抵抗Ｒａ，Ｒｂ，Ｒｂ’，およびオペアンプＡＭＰ１から成るバンドギャップ電圧発生回路から構成されている。そして，周囲温度に変動があっても一定レベルを維持するバンドギャップ電圧ＶＢＧを基準電圧として出力する。
【００１９】
第１定電流源回路１３１は，抵抗Ｒｃ，Ｐチャネル形トランジスタ（以下，「Ｐトランジスタ」という）ＭＰ１，ＭＰ２，Ｎチャネル形トランジスタ（以下，「Ｎトランジスタ」という）ＭＮ１，ＭＮ２，ＭＮ３から構成されており，定電流Ｉ１を発生させる。この定電流Ｉ１の値は，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に比例し，抵抗Ｒｃの抵抗値ＲＲｃに反比例する。
【００２０】
増幅回路１２１は，抵抗Ｒｅ，ＲｆおよびオペアンプＡＭＰ２から構成されている。そして，基準電圧発生回路１１１から出力されたバンドギャップ電圧ＶＢＧを増幅するとともに定電流Ｉ１を電圧変換し，これらの値に基づいて調整電圧Ｖｒｅｇを生成する。この調整電圧Ｖｒｅｇは，出力端子ＯＵＴから負荷回路に対してその内部電源電圧として供給される。
【００２１】
以上のように構成された第１の実施の形態にかかる電圧調整回路１０１の動作を説明する。
【００２２】
基準電圧発生回路１１１において，ＰＮＰトランジスタＱ１，Ｑ２が共に拡散領域でのコレクタ電流で動作しており，ＰＮＰトランジスタＱ１とＰＮＰトランジスタＱ２のエミッタ面積比がＱ１：Ｑ２＝Ｎ：１であるならば，バンドギャップ電圧ＶＢＧは，式（１）によって表される。
【００２３】
【数１】
0004408557.tif 000002
【００２４】
ＰＮＰトランジスタＱ２のベース・エミッタ間電圧ＶｂｅＱ２は，温度が低下するとその値が上昇するいわゆる負の温度係数を有する。ただし，基準電圧発生回路１１１では，ベース・エミッタ間電圧ＶｂｅＱ２の負の温度係数が打ち消されるように，抵抗値比ＲＲｂ／ＲＲａおよびＰＮＰトランジスタＱ１，Ｑ２のエミッタ面積比Ｎ：１（式（１）右辺第２項）が設定されている。このため，基準電圧発生回路１１１から出力されるバンドギャップ電圧ＶＢＧは，温度変動に影響を受けず一定レベルを維持することになる。
【００２５】
第１定電流源回路１３１に属するＮトランジスタＭＮ１，ＮトランジスタＭＮ２，およびＮトランジスタＭＮ３のディメンジョン比は全て等しく，これらによってカレントミラー回路が構成される。したがって，定電流Ｉ１は，抵抗Ｒｃに流れる電流およびＰトランジスタＭＰ１に流れる電流と等しくなり，抵抗Ｒｃにおける降下電圧と，ＰトランジスタＭＰ１のゲート・ソース間電圧ＶｇｓＭＰ１は等しくなる。したがって，式（２）が成り立つ。
【００２６】
【数２】
0004408557.tif 000003
【００２７】
抵抗Ｒｃの抵抗値ＲＲｃを大きく設定して定電流Ｉ１を小さくする，および／または，ＰトランジスタＭＰ１のゲート幅ＷＭＰ１とゲート長ＬＭＰ１の比ＷＭＰ１／ＬＭＰ１を大きく設定することによって，式（２）の右辺第２項が第１項に比べて小さくなる。第１定電流源回路１３１では，このように抵抗ＲｃとＰトランジスタＭＰ１の各種パラメータが調整されており，式（２）に代えて近似式（３）が適用される。
【００２８】
【数３】
0004408557.tif 000004
【００２９】
したがって，定電流Ｉ１は，
【数４】
0004408557.tif 000005
となる。式（４）から明らかなように，定電流Ｉ１の値は，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に比例し，抵抗Ｒｃの抵抗値ＲＲｃに反比例する。
【００３０】
増幅回路１２１に属するオペアンプＡＭＰ２の＋入力端子と−入力端子は，仮想短絡の状態にある。そして，＋入力端子には基準電圧発生回路１１１から出力されたバンドギャップ電圧ＶＢＧが印加されており，＋入力端子と−入力端子が同電位であることから，抵抗Ｒｅに流れる電流ＩＲｅは，式（５）のように表される。
【００３１】
【数５】
0004408557.tif 000006
【００３２】
抵抗Ｒｆには，電流ＩＲｅと定電流Ｉ１の合計電流ＩＲｅ＋Ｉ１が流れる。また，オペアンプＡＭＰ２は，抵抗Ｒｆの降下電圧と−入力端子に印加されている電圧との加算電圧を出力する。したがって，出力端子ＯＵＴから負荷回路に供給される調整電圧Ｖｒｅｇは，式（４），式（５）から導かれる式（６）で与えられる。
【００３３】
【数６】
0004408557.tif 000007
【００３４】
式（６）から明らかなように，調整電圧Ｖｒｅｇの値は，温度変動が極めて小さいバンドギャップ電圧ＶＢＧに定数（１＋ＲＲｆ／ＲＲｅ）を乗じて得られる電圧値と，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に定数（ＲＲｆ／ＲＲｃ）を乗じて得られる電圧値との加算結果に一致する。
【００３５】
以上のように，第１の実施の形態にかかる電圧調整回路１０１によれば，負荷回路に属するＰトランジスタのスレショルド電圧が製造ばらつき等によって設計値に比して高くなった場合，第１定電流源回路１３１に備えられたＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１も高くなるため，調整電圧Ｖｒｅｇは自動的に上昇する。逆に，負荷回路に属するＰトランジスタのスレショルド電圧が設計値に比して低くなった場合，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１も低くなるため，調整電圧Ｖｒｅｇは自動的に低下する。したがって，負荷回路における消費電力の低減と負荷回路の応答速度の向上とを両立させることが可能となる。
【００３６】
また，電圧調整回路１０１に接続される負荷回路にＰトランジスタとＮトランジスタが混在する場合であっても，Ｎトランジスタのスレショルド電圧のばらつき特性がＰトランジスタのスレショルド電圧のばらつき特性に連動するプロセスによって負荷回路が製造されるのであれば，負荷回路に属するＮトランジスタの消費電力の低減および応答速度の向上についても電圧調整回路１０１は効果的に機能する。
【００３７】
さらに，負荷回路に属するＰトランジスタあるいはＮトランジスタのスレショルド電圧の変動に対する調整電圧Ｖｒｅｇの変化割合は，抵抗Ｒｆ，Ｒｅ，Ｒｃの各抵抗値ＲＲｆ，ＲＲｅ，ＲＲｃに基づいて調整可能であり，その調整は容易である。
【００３８】
［第２の実施の形態］
本発明の第２の実施の形態にかかる電圧調整回路２０１の構成を図２に示す。この電圧調整回路２０１は，第１の実施の形態にかかる電圧調整回路１０１に対して，第１定電流源回路１３１が第２定電流源回路１３２に置き換えられた構成を有する。
【００３９】
第２定電流源回路１３２は，抵抗Ｒｄ，ＰトランジスタＭＰ４，ＭＰ５，ＮトランジスタＭＮ４，ＭＮ５，ＭＮ６から構成されており，定電流Ｉ２を発生させる。この定電流Ｉ２の値は，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に比例し，抵抗Ｒｄの抵抗値ＲＲｄに反比例する。
【００４０】
次に第２の実施の形態にかかる電圧調整回路２０１の動作を説明する。
【００４１】
上述のように，基準電圧発生回路１１１から出力されるバンドギャップ電圧ＶＢＧは，式（１）によって表され，温度変動に影響を受けず一定レベルを維持している。
【００４２】
【数７】
0004408557.tif 000008
【００４３】
第２定電流源回路１３２に属するＰトランジスタＭＰ４とＰトランジスタＭＰ５のディメンジョン比は等しく，これらによってカレントミラー回路が構成される。したがって，抵抗Ｒｄに流れる電流とＮトランジスタＭＮ５に流れる電流が等しくなり，抵抗Ｒｄの降下電圧とＮトランジスタＭＮ５のゲート・ソース間電圧ＶｇｓＭＮ５が等しくなる。また，ＮトランジスタＭＮ５とＮトランジスタＭＮ６のディメンジョン比も等しく，定電流Ｉ２は，抵抗Ｒｄに流れる電流およびＮトランジスタＭＮ５に流れる電流と等しくなる。したがって，式（７）が成り立つ。
【００４４】
【数８】
0004408557.tif 000009
【００４５】
抵抗Ｒｄの抵抗値ＲＲｄを大きく設定して定電流Ｉ２を小さくする，および／または，ＮトランジスタＭＮ５のゲート幅ＷＭＮ５とゲート長ＬＭＮ５の比ＷＭＮ５／ＬＭＮ５を大きく設定することによって，式（７）の右辺第２項が第１項に比べて小さくなる。第２定電流源回路１３２では，このように抵抗ＲｄとＮトランジスタＭＮ５の各種パラメータが適宜調整されており，式（７）に代えて近似式（８）が適用される。
【００４６】
【数９】
0004408557.tif 000010
【００４７】
したがって，定電流Ｉ２は，
【数１０】
0004408557.tif 000011
となる。式（９）から明らかなように，定電流Ｉ２の値は，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に比例し，抵抗Ｒｄの抵抗値ＲＲｄに反比例する。
【００４８】
増幅回路１２１に属する抵抗Ｒｅに流れる電流ＩＲｅは，式（５）のように表される。
【００４９】
【数１１】
0004408557.tif 000012
【００５０】
抵抗Ｒｆには，電流ＩＲｅと定電流Ｉ２の合計電流ＩＲｅ＋Ｉ２が流れる。また，オペアンプＡＭＰ２は，抵抗Ｒｆの降下電圧と−入力端子に印加されている電圧との加算電圧を出力する。したがって，出力端子ＯＵＴから負荷回路に供給される調整電圧Ｖｒｅｇは，式（９），式（５）から導かれる式（１０）で与えられる。
【００５１】
【数１２】
0004408557.tif 000013
【００５２】
式（１０）から明らかなように，調整電圧Ｖｒｅｇの値は，温度変動が極めて小さいバンドギャップ電圧ＶＢＧに定数（１＋ＲＲｆ／ＲＲｅ）を乗じて得られる電圧値と，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に定数（ＲＲｆ／ＲＲｄ）を乗じて得られる電圧値との加算結果に一致する。
【００５３】
以上のように，第２の実施の形態にかかる電圧調整回路２０１によれば，負荷回路に属するＮトランジスタのスレショルド電圧が製造ばらつき等によって設計値に比して高くなった場合，第２定電流源回路１３２に備えられたＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も高くなるため，調整電圧Ｖｒｅｇは自動的に上昇する。逆に，負荷回路に属するＮトランジスタのスレショルド電圧が設計値に比して低くなった場合，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も低くなるため，調整電圧Ｖｒｅｇは自動的に低下する。したがって，負荷回路における消費電力の低減と負荷回路の応答速度の向上とを両立させることが可能となる。
【００５４】
また，電圧調整回路２０１に接続される負荷回路にＰトランジスタとＮトランジスタが混在する場合であっても，Ｐトランジスタのスレショルド電圧のばらつき特性がＮトランジスタのスレショルド電圧のばらつき特性に連動するプロセスによって負荷回路が製造されるのであれば，負荷回路に属するＰトランジスタの消費電力の低減および応答速度の向上についても電圧調整回路２０１は効果的に機能する。
【００５５】
さらに，負荷回路に属するＰトランジスタあるいはＮトランジスタのスレショルド電圧の変動に対する調整電圧Ｖｒｅｇの変化割合は，抵抗Ｒｆ，Ｒｅ，Ｒｄの各抵抗値ＲＲｆ，ＲＲｅ，ＲＲｄに基づいて調整可能であり，その調整は容易である。
【００５６】
［第３の実施の形態］
本発明の第３の実施の形態にかかる電圧調整回路３０１の構成を図３に示す。この電圧調整回路３０１は，第１の実施の形態にかかる電圧調整回路１０１に対して，第２定電流源回路１３２が追加された構成を有する。
【００５７】
上述のように，基準電圧発生回路１１１から出力されるバンドギャップ電圧ＶＢＧは，式（１）によって表され，温度変動に影響を受けず一定レベルを維持している。
【００５８】
【数１３】
0004408557.tif 000014
【００５９】
第１定電流源回路１３１において発生する定電流Ｉ１は，
【数１４】
0004408557.tif 000015
となる。
【００６０】
また，第２定電流源回路１３２において発生する定電流Ｉ２は，
【数１５】
0004408557.tif 000016
となる。
【００６１】
増幅回路１２１に属する抵抗Ｒｅに流れる電流ＩＲｅは，式（５）のように表される。
【００６２】
【数１６】
0004408557.tif 000017
【００６３】
抵抗Ｒｆには，電流ＩＲｅと定電流Ｉ１と定電流Ｉ２の合計電流ＩＲｅ＋Ｉ１＋Ｉ２が流れる。また，オペアンプＡＭＰ２は，抵抗Ｒｆの降下電圧と−入力端子に印加されている電圧との加算電圧を出力する。したがって，出力端子ＯＵＴから負荷回路に供給される調整電圧Ｖｒｅｇは，式（４），式（９），式（５）から導かれる式（１１）で与えられる。
【００６４】
【数１７】
0004408557.tif 000018
【００６５】
式（１１）から明らかなように，調整電圧Ｖｒｅｇの値は，温度変動が極めて小さいバンドギャップ電圧ＶＢＧに定数（１＋ＲＲｆ／ＲＲｅ）を乗じて得られる電圧値と，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に定数（ＲＲｆ／ＲＲｃ）を乗じて得られる電圧値と，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に定数（ＲＲｆ／ＲＲｄ）を乗じて得られる電圧値との加算結果に一致する。
【００６６】
以上のように，第３の実施の形態にかかる電圧調整回路３０１によれば，負荷回路に属するＰトランジスタまたはＮトランジスタのスレショルド電圧が製造ばらつき等によって設計値に比して高くなった場合，第１定電流源回路１３１に備えられたＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１または第２定電流源回路１３２に備えられたＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も高くなるため，調整電圧Ｖｒｅｇは自動的に上昇する。逆に，負荷回路に属するＰトランジスタまたはＮトランジスタのスレショルド電圧が設計値に比して低くなった場合，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１またはＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も低くなるため，調整電圧Ｖｒｅｇは自動的に低下する。したがって，負荷回路における消費電力の低減と負荷回路の応答速度の向上とを両立させることが可能となる。
【００６７】
また，電圧調整回路３０１は，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に比例する定電流Ｉ１を発生させる第１定電流源回路１３１，および，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に比例する定電流Ｉ２を発生させる第２定電流源回路１３２を備えている。したがって，負荷回路に備えられたＮトランジスタのスレショルド電圧のばらつき特性が，同じく負荷回路に備えられたＰトランジスタのスレショルド電圧のばらつき特性に必ずしも連動しない場合であっても，負荷回路に属するＰトランジスタおよびＮトランジスタの消費電力の低減および応答速度の向上を両立させることが可能である。
【００６８】
さらに，負荷回路に属するＰトランジスタおよびＮトランジスタのスレショルド電圧の変動に対する調整電圧Ｖｒｅｇの変化割合は，抵抗Ｒｆ，Ｒｅ，Ｒｄ，Ｒｃの各抵抗値ＲＲｆ，ＲＲｅ，ＲＲｄ，ＲＲｃに基づいて調整可能であり，その調整は容易である。
【００６９】
［第４の実施の形態］
本発明の第４の実施の形態にかかる電圧調整回路４０１の構成を図４に示す。この電圧調整回路４０１は，第１の実施の形態にかかる電圧調整回路１０１に対して，第１定電流源回路１３１が第３定電流源回路１３３に置き換えられた構成を有する。
【００７０】
第３定電流源回路１３３は，抵抗Ｒｃ，ＰトランジスタＭＰ１，ＭＰ２，ＭＰ３，ＮトランジスタＭＮ１，ＭＮ２から構成されており，定電流Ｉ１を発生させる。この定電流Ｉ１の値は，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に比例し，抵抗Ｒｃの抵抗値ＲＲｃに反比例する。
【００７１】
次に第４の実施の形態にかかる電圧調整回路４０１の動作を説明する。
【００７２】
上述のように，基準電圧発生回路１１１から出力されるバンドギャップ電圧ＶＢＧは，式（１）によって表され，温度変動に影響を受けず一定レベルを維持している。
【００７３】
【数１８】
0004408557.tif 000019
【００７４】
第３定電流源回路１３３に属するＮトランジスタＭＮ１とＮトランジスタＭＮ２のディメンジョン比は等しく，これらによってカレントミラー回路が構成される。したがって，抵抗Ｒｃに流れる電流とＰトランジスタＭＰ１に流れる電流が等しくなり，抵抗Ｒｃの降下電圧とＰトランジスタＭＰ１のゲート・ソース間電圧ＶｇｓＭＰ１が等しくなる。また，ＰトランジスタＭＰ１とＰトランジスタＭＰ３のディメンジョン比も等しく，定電流Ｉ１は，抵抗Ｒｃに流れる電流およびＰトランジスタＭＰ１に流れる電流と等しくなる。したがって，式（２）が成り立つ。
【００７５】
【数１９】
0004408557.tif 000020
【００７６】
抵抗Ｒｃの抵抗値ＲＲｃを大きく設定して定電流Ｉ１を小さくする，および／または，ＰトランジスタＭＰ１のゲート幅ＷＭＰ１とゲート長ＬＭＰ１の比ＷＭＰ１／ＬＭＰ１を大きく設定することによって，式（２）の右辺第２項が第１項に比べて小さくなる。第３定電流源回路１３３では，このように抵抗ＲｃとＰトランジスタＭＰ１の各種パラメータが適宜調整されており，式（２）に代えて近似式（３）が適用される。
【００７７】
【数２０】
0004408557.tif 000021
【００７８】
したがって，定電流Ｉ１は，
【数２１】
0004408557.tif 000022
となる。式（４）から明らかなように，定電流Ｉ１の値は，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に比例し，抵抗Ｒｃの抵抗値ＲＲｃに反比例する。なお，第１の実施の形態にかかる電圧調整回路１０１に備えられた第１定電流源回路１３１は，ＮトランジスタＭＮ３によって，定電流Ｉ１を吸い込み(source)方向に発生させるのに対して，第４の実施の形態にかかる電圧調整回路４０１に備えられた第３定電流源回路１３３は，ＰトランジスタＭＰ３によって，定電流Ｉ１を吐き出し(force)方向に発生させる。
【００７９】
増幅回路１２１に属する抵抗Ｒｅに流れる電流ＩＲｅは，式（５）のように表される。
【００８０】
【数２２】
0004408557.tif 000023
【００８１】
抵抗Ｒｆには，電流ＩＲｅから定電流Ｉ１を引いた電流ＩＲｅ−Ｉ１が流れる。また，オペアンプＡＭＰ２は，抵抗Ｒｆの降下電圧と−入力端子に印加されている電圧との加算電圧を出力する。したがって，出力端子ＯＵＴから負荷回路に供給される調整電圧Ｖｒｅｇは，式（４），式（５）から導かれる式（１２）で与えられる。
【００８２】
【数２３】
0004408557.tif 000024
【００８３】
式（１２）から明らかなように，調整電圧Ｖｒｅｇの値は，温度変動が極めて小さいバンドギャップ電圧ＶＢＧに定数（１＋ＲＲｆ／ＲＲｅ）を乗じて得られる電圧値に対する，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に定数（ＲＲｆ／ＲＲｃ）を乗じて得られる電圧値の減算結果に一致する。
【００８４】
以上のように，第４の実施の形態にかかる電圧調整回路４０１によれば，例えば周囲温度の上昇に伴って負荷回路に属するＰトランジスタのスレショルド電圧が低くなり，相互コンダクタンスｇｍが小さくなった場合，第３定電流源回路１３３に備えられたＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１も低くなるため，調整電圧Ｖｒｅｇは自動的に上昇する。逆に，周囲温度の低下に伴って負荷回路に属するＰトランジスタのスレショルド電圧が高くなり，相互コンダクタンスｇｍが大きくなった場合，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１も高くなるため，調整電圧Ｖｒｅｇは自動的に低下する。したがって，負荷回路における消費電力の低減と負荷回路の応答速度の向上とを両立させることが可能となる。
【００８５】
また，電圧調整回路４０１に接続される負荷回路にＰトランジスタとＮトランジスタが混在する場合であっても，周囲温度の変化に伴うＰトランジスタのスレショルド電圧の変動と，周囲温度の変化に伴うＮトランジスタのスレショルド電圧の変動が連動するのであれば，負荷回路に属するＮトランジスタの消費電力の低減および応答速度の向上についても電圧調整回路４０１は効果的に機能する。
【００８６】
さらに，負荷回路に属するＰトランジスタあるいはＮトランジスタのスレショルド電圧の変動に対する調整電圧Ｖｒｅｇの変化割合は，抵抗Ｒｆ，Ｒｅ，Ｒｃの各抵抗値ＲＲｆ，ＲＲｅ，ＲＲｃに基づいて調整可能であり，その調整は容易である。
【００８７】
［第５の実施の形態］
本発明の第５の実施の形態にかかる電圧調整回路５０１の構成を図５に示す。この電圧調整回路５０１は，第２の実施の形態にかかる電圧調整回路２０１に対して，第２定電流源回路１３２が第４定電流源回路１３４に置き換えられた構成を有する。
【００８８】
第４定電流源回路１３４は，抵抗Ｒｄ，ＰトランジスタＭＰ４，ＭＰ５，ＭＰ６，ＮトランジスタＭＮ４，ＭＮ５から構成されており，定電流Ｉ２を発生させる。この定電流Ｉ２の値は，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に比例し，抵抗Ｒｄの抵抗値ＲＲｄに反比例する。
【００８９】
次に第５の実施の形態にかかる電圧調整回路５０１の動作を説明する。
【００９０】
上述のように，基準電圧発生回路１１１から出力されるバンドギャップ電圧ＶＢＧは，式（１）によって表され，温度変動に影響を受けず一定レベルを維持している。
【００９１】
【数２４】
0004408557.tif 000025
【００９２】
第４定電流源回路１３４に属するＰトランジスタＭＰ４とＰトランジスタＭＰ５のディメンジョン比は等しく，これらによってカレントミラー回路が構成される。したがって，抵抗Ｒｄに流れる電流とＮトランジスタＭＮ５に流れる電流が等しくなり，抵抗Ｒｄの降下電圧とＮトランジスタＭＮ５のゲート・ソース間電圧ＶｇｓＭＮ５が等しくなる。また，ＰトランジスタＭＰ５とＰトランジスタＭＰ６のディメンジョン比も等しく，定電流Ｉ２は，抵抗Ｒｄに流れる電流およびＮトランジスタＭＮ５に流れる電流と等しくなる。したがって，式（７）が成り立つ。
【００９３】
【数２５】
0004408557.tif 000026
【００９４】
抵抗Ｒｄの抵抗値ＲＲｄを大きく設定して定電流Ｉ２を小さくする，および／または，ＮトランジスタＭＮ５のゲート幅ＷＭＮ５とゲート長ＬＭＮ５の比ＷＭＮ５／ＬＭＮ５を大きく設定することによって，式（７）の右辺第２項が第１項に比べて小さくなる。第４定電流源回路１３４では，このように抵抗ＲｄとＮトランジスタＭＮ５の各種パラメータが適宜調整されており，式（７）に代えて近似式（８）が適用される。
【００９５】
【数２６】
0004408557.tif 000027
【００９６】
したがって，定電流Ｉ２は，
【数２７】
0004408557.tif 000028
となる。式（９）から明らかなように，定電流Ｉ２の値は，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に比例し，抵抗Ｒｄの抵抗値ＲＲｄに反比例する。なお，第２の実施の形態にかかる電圧調整回路２０１に備えられた第２定電流源回路１３２は，ＮトランジスタＭＮ６によって，定電流Ｉ２を吸い込み(source)方向に発生させるのに対して，第５の実施の形態にかかる電圧調整回路５０１に備えられた第４定電流源回路１３４は，ＰトランジスタＭＰ６によって，定電流Ｉ２を吐き出し(force)方向に発生させる。
【００９７】
増幅回路１２１に属する抵抗Ｒｅに流れる電流ＩＲｅは，式（５）のように表される。
【００９８】
【数２８】
0004408557.tif 000029
【００９９】
抵抗Ｒｆには，電流ＩＲｅから定電流Ｉ２を引いた電流ＩＲｅ−Ｉ２が流れる。また，オペアンプＡＭＰ２は，抵抗Ｒｆの降下電圧と−入力端子に印加されている電圧との加算電圧を出力する。したがって，出力端子ＯＵＴから負荷回路に供給される調整電圧Ｖｒｅｇは，式（９），式（５）から導かれる式（１３）で与えられる。
【０１００】
【数２９】
0004408557.tif 000030
【０１０１】
式（１３）から明らかなように，調整電圧Ｖｒｅｇの値は，温度変動が極めて小さいバンドギャップ電圧ＶＢＧに定数（１＋ＲＲｆ／ＲＲｅ）を乗じて得られる電圧値に対する，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に定数（ＲＲｆ／ＲＲｄ）を乗じて得られる電圧値の減算結果に一致する。
【０１０２】
以上のように，第５の実施の形態にかかる電圧調整回路５０１によれば，例えば周囲温度の上昇に伴って負荷回路に属するＮトランジスタのスレショルド電圧が低くなり，相互コンダクタンスｇｍが小さくなった場合，第４定電流源回路１３４に備えられたＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も低くなるため，調整電圧Ｖｒｅｇは自動的に上昇する。逆に，周囲温度の低下に伴って負荷回路に属するＮトランジスタのスレショルド電圧が高くなり，相互コンダクタンスｇｍが大きくなった場合，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も高くなるため，調整電圧Ｖｒｅｇは自動的に低下する。したがって，負荷回路における消費電力の低減と負荷回路の応答速度の向上とを両立させることが可能となる。
【０１０３】
また，電圧調整回路５０１に接続される負荷回路にＰトランジスタとＮトランジスタが混在する場合であっても，周囲温度の変化に伴うＰトランジスタのスレショルド電圧の変動と，周囲温度の変化に伴うＮトランジスタのスレショルド電圧の変動が連動するのであれば，負荷回路に属するＰトランジスタの消費電力の低減および応答速度の向上についても電圧調整回路５０１は効果的に機能する。
【０１０４】
さらに，負荷回路に属するＰトランジスタあるいはＮトランジスタのスレショルド電圧の変動に対する調整電圧Ｖｒｅｇの変化割合は，抵抗Ｒｆ，Ｒｅ，Ｒｄの各抵抗値ＲＲｆ，ＲＲｅ，ＲＲｄに基づいて調整可能であり，その調整は容易である。
【０１０５】
［第６の実施の形態］
本発明の第６の実施の形態にかかる電圧調整回路６０１の構成を図６に示す。この電圧調整回路６０１は，第４の実施の形態にかかる電圧調整回路１０１に対して，第４定電流源回路１３４が追加された構成を有する。
【０１０６】
上述のように，基準電圧発生回路１１１から出力されるバンドギャップ電圧ＶＢＧは，式（１）によって表され，温度変動に影響を受けず一定レベルを維持している。
【０１０７】
【数３０】
0004408557.tif 000031
【０１０８】
第３定電流源回路１３３において発生する定電流Ｉ１は，
【数３１】
0004408557.tif 000032
となる。
【０１０９】
また，第４定電流源回路１３４において発生する定電流Ｉ２は，
【数３２】
0004408557.tif 000033
となる。
【０１１０】
増幅回路１２１に属する抵抗Ｒｅに流れる電流ＩＲｅは，式（５）のように表される。
【０１１１】
【数３３】
0004408557.tif 000034
【０１１２】
抵抗Ｒｆには，電流ＩＲｅから定電流Ｉ１と定電流Ｉ２を引いた電流ＩＲｅ−Ｉ１−Ｉ２が流れる。また，オペアンプＡＭＰ２は，抵抗Ｒｆの降下電圧と−入力端子に印加されている電圧との加算電圧を出力する。したがって，出力端子ＯＵＴから負荷回路に供給される調整電圧Ｖｒｅｇは，式（４），式（９），式（５）から導かれる式（１４）で与えられる。
【０１１３】
【数３４】
0004408557.tif 000035
【０１１４】
式（１４）から明らかなように，調整電圧Ｖｒｅｇの値は，温度変動が極めて小さいバンドギャップ電圧ＶＢＧに定数（１＋ＲＲｆ／ＲＲｅ）を乗じて得られる電圧値に対する，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に定数（ＲＲｆ／ＲＲｃ）を乗じて得られる電圧値と，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に定数（ＲＲｆ／ＲＲｄ）を乗じて得られる電圧値との減算結果に一致する。
【０１１５】
以上のように，第６の実施の形態にかかる電圧調整回路６０１によれば，例えば周囲温度の上昇に伴って負荷回路に属するＰトランジスタまたはＮトランジスタのスレショルド電圧が低くなり，それぞれの相互コンダクタンスｇｍが小さくなった場合，第３定電流源回路１３３に備えられたＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１または第４定電流源回路１３４に備えられたＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も低くなるため，調整電圧Ｖｒｅｇは自動的に上昇する。逆に，周囲温度の低下に伴って負荷回路に属するＰトランジスタまたはＮトランジスタのスレショルド電圧が高くなり，それぞれの相互コンダクタンスｇｍが大きくなった場合，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１またはＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５も高くなるため，調整電圧Ｖｒｅｇは自動的に低下する。したがって，負荷回路における消費電力の低減と負荷回路の応答速度の向上とを両立させることが可能となる。
【０１１６】
また，電圧調整回路６０１は，ＰトランジスタＭＰ１のスレショルド電圧ＶｔＭＰ１に比例する定電流Ｉ１を発生させる第３定電流源回路１３３，および，ＮトランジスタＭＮ５のスレショルド電圧ＶｔＭＮ５に比例する定電流Ｉ２を発生させる第４定電流源回路１３４を備えている。したがって，負荷回路に備えられたＮトランジスタのスレショルド電圧のばらつき特性が，同じく負荷回路に備えられたＰトランジスタのスレショルド電圧のばらつき特性に必ずしも連動しない場合であっても，負荷回路に属するＰトランジスタおよびＮトランジスタの消費電力の低減および応答速度の向上を両立させることが可能である。
【０１１７】
さらに，負荷回路に属するＰトランジスタおよびＮトランジスタのスレショルド電圧の変動に対する調整電圧Ｖｒｅｇの変化割合は，抵抗Ｒｆ，Ｒｅ，Ｒｄ，Ｒｃの各抵抗値ＲＲｆ，ＲＲｅ，ＲＲｄ，ＲＲｃに基づいて調整可能であり，その調整は容易である。
【０１１８】
添付図面を参照しながら本発明の好適な実施の形態について説明したが，本発明はかかる実施の形態に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１１９】
【発明の効果】
以上説明したように，本発明にかかる電圧調整回路によれば，負荷回路の電気的特性，例えば負荷回路に属するトランジスタのスレショルド電圧の変化に応じて，出力する調整電圧の値を変化させることが可能となる。これによって，負荷回路における電力消費量の低減および負荷回路の動作速度の向上が実現する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる電圧調整回路の構成を示す回路図である。
【図２】本発明の第２の実施の形態にかかる電圧調整回路の構成を示す回路図である。
【図３】本発明の第３の実施の形態にかかる電圧調整回路の構成を示す回路図である。
【図４】本発明の第４の実施の形態にかかる電圧調整回路の構成を示す回路図である。
【図５】本発明の第５の実施の形態にかかる電圧調整回路の構成を示す回路図である。
【図６】本発明の第６の実施の形態にかかる電圧調整回路の構成を示す回路図である。
【図７】従来の電圧調整回路の構成を示す回路図である。
【符号の説明】
１０１：電圧調整回路
１１１：基準電圧発生回路
１２１：増幅回路
１３１：第１定電流源回路
１３２：第２定電流源回路
１３３：第３定電流源回路
１３４：第４定電流源回路
ＶＢＧ：バンドギャップ電圧
Ｖｒｅｇ：調整電圧
Ｒａ，Ｒｂ，Ｒｂ’，Ｒｃ，Ｒｄ，Ｒｅ，Ｒｆ：抵抗
Ｑ１，Ｑ２：ＰＮＰトランジスタ
ＭＮ１，ＭＮ２，ＭＮ３，ＭＮ４，ＭＮ５，ＭＮ６：Ｎトランジスタ
ＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５，ＭＰ６：Ｐトランジスタ
ＡＭＰ１，ＡＭＰ２：オペアンプ
【図１】
0004408557.tif 000036
【図２】
0004408557.tif 000037
【図３】
0004408557.tif 000038
【図４】
0004408557.tif 000039
【図５】
0004408557.tif 000040
【図６】
0004408557.tif 000041
【図７】
0004408557.tif 000042