(57)【特許請求の範囲】
【請求項１】
上面と前記上面と反対側の裏面を有するＢＧＡ基板と、
能動領域が形成された主面と、前記主面と反対側の裏面を有する半導体チップであって、前記半導体チップの前記主面が前記ＢＧＡ基板の前記主面に向かい合うように、前記ＢＧＡ基板上に複数の第１バンプを介して搭載された半導体チップと、
前記半導体チップと前記ＢＧＡ基板との間に前記複数の第１バンプを囲むように形成されたアンダーフィル樹脂と、
前記半導体チップの前記裏面に装着され、前記半導体チップを貫通するビアを介して前記半導体チップの前記能動領域に電気的に接続されたチップコンデンサと、
前記ＢＧＡ基板の前記裏面に配置され、前記半導体チップと電気的に接続された複数の第２バンプを備えたことを特徴とする半導体装置。
【請求項２】
前記チップコンデンサは、電源ノイズを低減するために搭載されていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置、特に高速信号を扱うもので、電源ノイズを低減するためのコンデンサを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
図２２は、従来のこの種半導体装置の概略構成を示す斜視図、図２３は、図２２の断面図である。これらの図において、１は実装基板であるシステム基板、２はシステム基板１に実装されたＢＧＡ基板で、周知のように、多数の半田ボール３を介してシステム基板１の主面上に装着されると共に、電気的な接続が行なわれている。４はＢＧＡ基板２に搭載された半導体チップで、バンプ５によってＢＧＡ基板２の主面に装着、接続されている。
６はシステム基板１やＢＧＡ基板２に設けられたチップコンデンサで、高速信号を扱う半導体装置において、電源から生じるノイズを低減して電源／グランドの電圧レベルを安定させるために電源端子間に多数接続されるものである。
【０００３】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成され、チップコンデンサ６が半導体チップ４から離れた個所に設けられていたため、高速になるにつれて半導体チップ４からチップコンデンサ６までのインダクタンスが大きくなり、電源ノイズの低減効果が低下するという問題点があった。
また、高速信号が流れることにより、半導体チップやパッケージあるいは実装基板から電磁波が発生し、これが他の電子機器にたどり着くと電磁誘導による電気の流れが発生して誤動作を引き起こすという問題点もあった。
【０００４】
更に、半導体チップのシステム基板への実装、搭載は、基本的に２次元的に行なわれているため、高性能化が進み入出力端子が多くなって外形サイズの大型化が進むと、半導体チップとシステム基板との熱膨張係数の差にもとづく基板の反りや端子の位置精度等が問題となり、システム基板への実装が困難になることから、歩留まりの低下を招き、実装信頼性が劣るという問題点があった。
特に、ＢＧＡタイプでは４０ｍｍ角程度がほぼ限界とされているため、外形サイズが大きく、端子数の多い場合には、ピングリッドアレイ型を採用することがあるが、この場合には、半導体チップと実装基板との間にソケットを設ける必要があるため、コストが上昇するという問題点があった。
【０００５】
また、ＭＣＭ（マルチチップモジュール）の場合には、システムによって外形や端子数等がさまざまで、ソケットや基板の共用が困難である点もコストアップの要因となっていた。
更に、システム基板に実装、搭載した半導体装置やＭＣＭを、故障やシステムの高性能化のための交換等で一度取り外した後、再装着するリワークを行なうことがあるが、ＢＧＡタイプでは、これが容易でないという問題点があった。
加えて、放熱構造に関し、性能的、コスト的な改善が要求されていた。
【０００６】
この発明は、以上のような問題点や課題に対処するためになされたもので、電源ノイズと放射ノイズを低減し、実装の高密度化を図ると共に、リワークを容易にすることができる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明の半導体装置は、上面と該上面と反対側の裏面を有するＢＧＡ基板と、能動領域が形成された主面と、該主面と反対側の裏面を有する半導体チップであって、該半導体チップの該主面が該ＢＧＡ基板の該主面に向かい合うように、該ＢＧＡ基板上に複数の第１バンプを介して搭載された半導体チップと、該半導体チップと該ＢＧＡ基板との間に該複数の第１バンプを囲むように形成されたアンダーフィル樹脂と、該半導体チップの該裏面に装着され、該半導体チップを貫通するビアを介して該半導体チップの該能動領域に電気的に接続されたチップコンデンサと、該ＢＧＡ基板の該裏面に配置され、該半導体チップと電気的に接続された複数の第２バンプを備えたことを特徴とする。
【００２８】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。
図１は、実施の形態１の概略構成を示す断面図である。この図において、２はＢＧＡ基板で、周知のように、多数の半田ボール３を介して図示しない実装基板に装着されると共に、電気的な接続が行なわれるものである。
４はＢＧＡ基板２に搭載された半導体チップで、金属ワイヤ７によってＢＧＡ基板２との電気的接続が行なわれている。６は従来技術と同主旨で設けられるチップコンデンサで、この実施の形態では半導体チップ４上に装着される点が特徴である。８は半導体チップ４及び金属ワイヤ７並びにチップコンデンサ６を覆うモールド樹脂である。
【００２９】
実施の形態１は以上のように構成され、チップコンデンサ６を半導体チップ４の回路上に装着しているため、チップコンデンサ６と半導体チップ４との間のインダクタンスが極めて小さくなり、電源ノイズを効果的に低減して高速信号への対応が容易となるものである。また、従来のように、半導体チップ４から離れた位置にチップコンデンサを設けていた場合に比してチップコンデンサの数を少なくすることができる。
【００３０】
実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。
図２は、実施の形態２の概略構成を示す断面図である。この図において、図１と同一または相当部分には同一符号を付して説明を省略する。
図１と異なる点は、半導体チップとＢＧＡ基板との接続をバンプによって行なうようにした点である。即ち、図２において、５はバンプで、半導体チップ４をＢＧＡ基板２に装着すると共に、電気的接続を行なうものである。
図１に示す実施の形態１のように、金属ワイヤ７による接続ではワイヤ長が長く電気特性が悪くなるが、バンプ５によればそのような問題点が解消される。
バンプ５を備えた半導体チップ４は、図示しない能動領域が図２において下方の面に形成されるため、半導体チップ４上に装着されるチップコンデンサ６は、図示のように、半導体チップ４の下面に装着されている。なお、９はアンダーフィル樹脂である。
【００３１】
実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。
図３は、実施の形態３の概略構成を示す断面図である。この図において、図２と同一または相当部分には同一符号を付して説明を省略する。
図２と異なる点は、チップコンデンサを半導体チップの裏面に装着し、チップコンデンサと半導体チップの能動領域との電気的接続を貫通ビアによって行なうようにした点である。即ち、図３において、６はチップコンデンサで、半導体チップ４の裏面である図３において上方の面に装着されている。
１０は半導体チップ４の図において上方の面から下方の面にまで延在する貫通ビアで、チップコンデンサ６の両端と半導体チップの能動領域（図示せず）とを電気的に接続するものである。
【００３２】
図４は、貫通ビアの構成を示す概略断面図である。この図において、４は半導体チップ、１１は半導体チップの能動領域、１０は能動領域から半導体チップの裏面にまで延在する貫通ビア、１２は能動領域上に設けられ、能動領域の所定個所に接続されたチップ上金属配線で、貫通ビア１０の図において下端に接続されている。１３は半導体チップの裏面に設けられたチップ裏面パッドで、貫通ビア１０の図において上端に接続されると共に、チップコンデンサ６との接続電極を構成するものである。６１，６２は半導体チップ４の裏面に装着されたチップコンデンサ６の端子電極で、それぞれチップ裏面パッド１３に接続されている。
【００３３】
実施の形態３は以上のように構成され、チップコンデンサ６を半導体チップ４の裏面に装着し、貫通ビアによって能動領域と接続しているため、チップコンデンサのサイズや装着位置の自由度が大となり、電源／グランド特性の向上を効率よく、安価に行なうことができる。
【００３４】
実施の形態４．
次に、この発明の実施の形態４を図にもとづいて説明する。
図５は、実施の形態４の概略構成を示す断面図である。この図において、図１、図２と同一または相当部分には同一符号を付して説明を省略する。
図１、図２と異なる点は、図１に示す半導体チップを、図２に示す半導体チップの上に積層し、ＢＧＡ基板に対して３次元的に搭載するようにした点である。即ち、図５において、４Ａは図２に示す構成の第１の半導体チップ、４Ｂは図１に示す構成の第２の半導体チップで、第１の半導体チップ４Ａの裏面上に装着されている。８は第１、第２の半導体チップ４Ａ、４Ｂの全体を覆うモールド樹脂である。
【００３５】
実施の形態４は以上のように構成されているため、チップコンデンサを半導体チップ上に設けることによる電源／グランド特性の向上に加えて、実装の高密度化が実現し、システムを小型化することができる。
また、積層された複数の半導体チップ間の接続距離を、２次元的に実装した場合よりも短くすることができるため、高速信号特性が一段と改善されるものである。
【００３６】
実施の形態５．
次に、この発明の実施の形態５を図にもとづいて説明する。
図６は、実施の形態５の概略構成を示す断面図である。この図において、１４はモジュール基板で、図２に示す構成の第１の半導体チップ４Ａと、図１に示す構成の第２の半導体チップ４Ｂとを２次元的に実装、搭載したものである。
【００３７】
実施の形態５は、以上のように構成され、半導体チップを２次元的に実装、搭載しているため、システムの小型化には向かないが、システムの薄型化を図ることができ、システムの規模に応じて必要数の半導体チップを容易に搭載することができる。また、６Ａで示すように、モジュール基板上にもチップコンデンサを装着することにより、システムとしての電源／グランド特性の安定化を図ることが可能となる。
【００３８】
実施の形態６．
次に、この発明の実施の形態６を図にもとづいて説明する。
図７は、実施の形態６の概略構成を示す断面図である。この図において、図６と同一または相当部分には同一符号を付して説明を省略する。
図６と異なる点は、モジュール基板の裏面に半田ボールを設けることによってＢＧＡ基板を構成し、第１、第２の半導体チップを装着した形のＢＧＡ基板をシステム基板上に実装、搭載した点である。即ち、図７において、２は図６におけるモジュール基板１４の裏面に半田ボール３を設けることによって構成されたＢＧＡ基板、１５は上記ＢＧＡ基板２を実装、搭載したシステム基板、６Ｂはシステム基板上に装着したチップコンデンサである。
【００３９】
実施の形態６は以上のように構成されているため、複数のモジュール基板を同様な構成でシステム基板上に実装、搭載することにより、更に大規模なシステムを容易に構築することができる。また、システム基板１５上にもチップコンデンサ６Ｂを装着することにより、システムとしての電源／グランド特性の安定化を図ることができる。
【００４０】
実施の形態７．
次に、この発明の実施の形態７を図にもとづいて説明する。
図８は、実施の形態７の概略構成を示す断面図である。この図において、図１と同一または相当部分には同一符号を付して説明を省略する。
図１と異なる点は、半導体チップを導電性の放熱体で覆うと共に、ＢＧＡ基板の内部に、上記放熱体と共に半導体チップに対するシールドを構成するシールドプレーンを設けるようにした点である。即ち、図８において、１６はモールド樹脂８で覆われた半導体チップ４を覆うように、ＢＧＡ基板２に設けられた導電性の放熱体、１７はＢＧＡ基板２の内部に設けられ、上記放熱体１６と共に半導体チップ４に対するシールドを構成するシールドプレーンである。
なお、放熱体１６とシールドプレーン１７は共に、グランド電位に接続されている。
【００４１】
実施の形態７は以上のように構成されているため、電源／グランドノイズ低減効果が向上すると共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外部からの電磁放射ノイズの影響を防ぐことができる。
また、放熱体１６とシールドプレーン１７の熱伝達により、上部と下部への放熱特性が向上する。
【００４２】
実施の形態８．
次に、この発明の実施の形態８を図にもとづいて説明する。
図９は、実施の形態８の概略構成を示す断面図である。この図において、図２と同一または相当部分には同一符号を付して説明を省略する。
図２と異なる点は、半導体チップを導電性の放熱体で覆うと共に、ＢＧＡ基板の内部に、上記放熱体と共に半導体チップに対するシールドを構成するシールドプレーンを設けるようにした点である。即ち、図９において、１６は半導体チップ４を覆うように、ＢＧＡ基板２に設けられた導電性の放熱体、１７はＢＧＡ基板２の内部に設けられ、上記放熱体１６と共に半導体チップ４に対するシールドを構成するシールドプレーンである。
なお、放熱体１６とシールドプレーン１７は共に、グランド電位に接続されている。また、１８は半導体チップ４と放熱体１６との間に装着された放熱用樹脂等の熱伝達部材である。
【００４３】
実施の形態８は以上のように構成されているため、電源／グランドノイズ低減効果が向上すると共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外部からの電磁放射ノイズの影響を防ぐことができる。
また、放熱体１６とシールドプレーン１７の熱伝達により、上部と下部への放熱特性が向上する。更に、熱伝達部材１８によって半導体チップ４の熱を効率よく放熱体１６に伝達するため、放熱効果が一段と向上する。
【００４４】
実施の形態９．
次に、この発明の実施の形態９を図にもとづいて説明する。
図１０は、実施の形態９の概略構成を示す断面図である。この図において、図８と同一または相当部分には同一符号を付して説明を省略する。
図８と異なる点は、放熱体の外面に放熱フィンを設けた点である。即ち、図１０において、１９は放熱体１６の外面に固着された放熱フィンである。
このような構成とすることにより、放熱体１６からの放熱効果を更に高めることができる。なお、この実施の形態の放熱フィン１９は、図９に示す放熱体１６に対しても適用できることは言うまでもない。
【００４５】
実施の形態１０．
次に、この発明の実施の形態１０を図にもとづいて説明する。
図１１は、実施の形態１０の概略構成を示す断面図である。この図において、図６と同一または相当部分には同一符号を付して説明を省略する。
図６と異なる点は、図８、図９と同様に、第１、第２の半導体チップ４Ａ、４Ｂを覆う導電性の放熱体１６をモジュール基板１４上に設けると共に、モジュール基板１４の内部に上記放熱体１６と共に第１、第２の半導体チップ４Ａ、４Ｂに対するシールドを構成するシールドプレーン１７を設け、放熱体１６及びシールドプレーン１７をグランド電位に接続した点である。
また、１８は第１の半導体チップ４Ａと放熱体１６との間に装着された放熱用樹脂等の熱伝達部材である。
【００４６】
実施の形態１０は以上のように構成されているため、電源／グランドノイズ低減効果が向上すると共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外部からの電磁放射ノイズの影響を防ぐことができる。
また、放熱体１６とシールドプレーン１７の熱伝達により、上部と下部への放熱特性が向上する。加えて、熱伝達部材１８によって第１の半導体チップ４Ａの熱を効率よく放熱体１６に伝達するため、放熱効果が一段と向上する。
【００４７】
実施の形態１１．
次に、この発明の実施の形態１１を図にもとづいて説明する。
図１２は、実施の形態１１の概略構成を示す断面図である。この図において、図７と同一または相当部分には同一符号を付して説明を省略する。
図７と異なる点は、図８、図９と同様に、第１、第２の半導体チップ４Ａ、４Ｂを覆う導電性の放熱体１６をＢＧＡ基板２上に設けると共に、ＢＧＡ基板２の内部に上記放熱体１６と共に第１、第２の半導体チップ４Ａ、４Ｂに対するシールドを構成するシールドプレーン１７Ａを設け、更に、システム基板１５の内部にも同様なシールドプレーン１７Ｂを設け、各シールドプレーン１７Ａ、１７Ｂ及び放熱体１６をグランド電位に接続した点である。
また、１８は第１の半導体チップ４Ａと放熱体１６との間に装着された放熱用樹脂等の熱伝達部材である。
【００４８】
実施の形態１１は以上のように構成されているため、電源／グランドノイズ低減効果が向上すると共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外部からの電磁放射ノイズの影響を防ぐことができる。
また、放熱体１６とシールドプレーン１７Ａ、１７Ｂの熱伝達により、上部と下部への放熱特性が向上する。加えて、熱伝達部材１８によって第１の半導体チップ４Ａの熱を効率よく放熱体１６に伝達するため、放熱効果が一段と向上する。
【００４９】
実施の形態１２．
次に、この発明の実施の形態１２を図にもとづいて説明する。
図１３は、実施の形態１２の概略構成を示す断面図である。この図において、４は半導体チップ、５はバンプ、１１は半導体チップの能動領域で、バンプ装着面の裏面に形成されている。１０は能動領域からバンプ装着面にまで延在する貫通ビア、１２は能動領域１１上に設けられ、能動領域の所定個所に接続されると共に、図示しないチップコンデンサの接続電極を構成するチップ上金属配線で、貫通ビア１０の図において上端に接続されている。また、２０はバンプ装着面に設けられ、バンプ５に接続されると共に、貫通ビア１０の図において下端に接続されたチップ裏面上金属配線である。
【００５０】
実施の形態１２は以上のように構成され、ＢＧＡ基板等に実装した際、能動領域１１が上面になるため、チップ上金属配線１２等の電極をテスト用やチップコンデンサの接続用に用いることができる。テストが容易にできることから不良品のリワークも容易となる。
【００５１】
実施の形態１３．
次に、この発明の実施の形態１３を図にもとづいて説明する。
図１４は、実施の形態１３の概略構成を示す断面図である。この図において、２は半田ボール３を装着したＢＧＡ基板で、主面上に図１３に示す半導体装置を実装し、モールド樹脂８で被覆してパッケージとしたものである。
図１３と同一または相当部分には同一符号を付して説明を省略する。
【００５２】
実施の形態１３は以上のように構成されているため、金属ワイヤがなく、高速化に対応することができる。また、能動領域１１が上面になることによる効果は実施の形態１２で述べた通りである。また、図１５に示すように、能動領域１１上のチップ上金属配線１２にチップコンデンサ６を接続して装着すれば、説明ずみの他の実施の形態と同様に、電源／グランド特性を向上させることができる。
【００５３】
実施の形態１４．
次に、この発明の実施の形態１４を図にもとづいて説明する。
図１６は、実施の形態１４の概略構成を示す断面図である。この図において、１５は主面上に多数の実装用パッド２１が設けられたシステム基板で、実装用パッド２１に図１３に示す半導体装置を実装した後、樹脂封止２２によって封止することにより、実装信頼性を高めるようにしたものである。
能動領域１１が上面になるためテストが容易となり、リワークも容易となる他、システム基板１５に装着されたチップコンデンサ６Ｂにより、システムとしての電源／グランド特性の安定化を図ることができる。
【００５４】
実施の形態１５．
次に、この発明の実施の形態１５を図にもとづいて説明する。
図１７は、実施の形態１５の概略構成を示す断面図である。この図において、図１６と同一または相当部分には同一符号を付して説明を省略する。
図１６と異なる点は、実装用パッドに隣接してシステム基板の主面上にリワーク実装用パッドを設け、再実装が容易にできるようにした点である。
即ち、図１７において、２３は実装用パッド２１に隣接してシステム基板１５の主面上に設けられたリワーク実装用パッドである。図１８は、実装用パッド２１とリワーク実装用パッド２３の配列状態を示す平面図である。
実施の形態１５は以上のように構成されているため、再実装が容易となるものである。
【００５５】
実施の形態１６．
次に、この発明の実施の形態１６を図にもとづいて説明する。
図１９は、実施の形態１６の概略構成を示す断面図である。即ち、図１３に示す半導体装置を３個積層した積層体をシステム基板１５の主面上に装着し、積層体を封止樹脂２２によって封止したものである。システム基板１５にチップコンデンサ６Ｂが装着されていることは他の実施の形態と同様である。
実施の形態１６は以上のように構成されているため、システム基板１５への３次元実装が可能となり、システムの小型化を図ることができる。
また、高機能、高速化への対応が可能となる。
【００５６】
実施の形態１７．
次に、この発明の実施の形態１７を図にもとづいて説明する。
図２０は、実施の形態１７の概略構成を示す断面図である。この図において、４は半導体チップ、１１は半導体チップの能動領域で、半導体チップの主面に形成されている。１０は能動領域から裏面にまで延在する貫通ビア、１２は能動領域１１上に設けられ、能動領域の所定個所に接続されると共に、図示しないチップコンデンサの接続電極を構成するチップ上金属配線で、貫通ビア１０の図において左端に接続されている。２４は半導体チップの裏面に設けられ、貫通ビア１０の図において右端に接続されたチップ裏面上金属配線、２５は半導体チップの側面から延在し貫通ビア１０に接続された側面ビア、２６は半導体チップの側面に設けられ、側面ビア２５の図において下端に接続された側面パッドである。
【００５７】
実施の形態１７は以上のように構成されているため、能動領域上に設けられたチップ上金属配線１２を図示しないチップコンデンサの接続電極として使用し、裏面に設けられたチップ裏面上金属配線２４をテスト用電極として使用し、更に、側面に設けられた側面パッド２６を実装用電極として使用することができる。
【００５８】
実施の形態１８．
次に、この発明の実施の形態１８を図にもとづいて説明する。
図２１は、実施の形態１８の概略構成を示す断面図である。この図において、図２０と同一または相当部分には同一符号を付して説明を省略する。
図２０と異なる点は、システム基板１５に図２０に示す半導体装置を実装、搭載した点である。即ち、図２１において、１５はシステム基板、２７はシステム基板１５上に設けられた複数個のコネクタで、図２０に示す半導体装置を２個、それぞれの側面パッド２６を介して接続した状態を示している。
【００５９】
実施の形態１８は以上のように構成され、図２０に示す半導体装置を縦にした状態で実装、搭載することができるため、システムの小型化を図ることができる他、リワークが容易になるものである。
【００６０】
【発明の効果】
この発明に係る半導体装置は、ＢＧＡ基板、このＢＧＡ基板の他主面に装着され、金属ワイヤによってＢＧＡ基板との電気的接続が行なわれるようにされた半導体チップ及び半導体チップ上に装着され電源ノイズを低減するチップコンデンサを備えたものであるため、チップコンデンサと半導体チップとの間のインダクタンスが極めて小さくなり、電源ノイズを効果的に低減することができる。
また、少ない数のチップコンデンサで十分な効果を期待することができる。
【００６１】
この発明に係る半導体装置は、また、ＢＧＡ基板、このＢＧＡ基板の他主面に装着され、電気的接続部を構成するバンプと、バンプ側に形成された能動領域とを有する半導体チップ及び半導体チップの能動領域上に装着され、電源ノイズを低減するチップコンデンサを備えたものであるため、金属ワイヤによる電気特性の悪化を解消することができる。
【００６２】
この発明に係る半導体装置は、また、ＢＧＡ基板、このＢＧＡ基板の他主面に装着され、電気的接続部を構成するバンプと、バンプ側に形成された能動領域とを有する半導体チップ及び半導体チップの能動領域形成面の裏面に装着され、電源ノイズを低減するチップコンデンサを備えたものであるため、チップコンデンサのサイズや装着位置の自由度が大となり、電源／グランド特性の向上を効率よく、安価に行なうことができる。
【００６３】
この発明に係る半導体装置は、また、ＢＧＡ基板、このＢＧＡ基板の他主面に装着され、電気的接続部を構成するバンプと、バンプ側に形成された能動領域とを有する第１の半導体チップ、この第１の半導体チップの能動領域形成面の裏面に装着され、金属ワイヤによってＢＧＡ基板との電気的接続が行なわれるようにされた第２の半導体チップ及び第２の半導体チップ上と第１の半導体チップの能動領域上にそれぞれ装着され、電源ノイズを低減するチップコンデンサを備えたものであるため、実装の高密度化が実現し、システムを小型化することができる。
【００６４】
この発明に係る半導体装置は、また、モジュール基板、このモジュール基板の主面上に装着され、電気的接続部を構成するバンプと、バンプ側に形成された能動領域とを有する第１の半導体チップ、モジュール基板の主面上に第１の半導体チップと離隔して装着され、金属ワイヤによってモジュール基板との電気的接続が行なわれるようにされた第２の半導体チップ及び第１の半導体チップの能動領域上と、第２の半導体チップ上にそれぞれ装着され、電源ノイズを低減するチップコンデンサを備えたもので、半導体チップを２次元的に実装、搭載しているため、システムの小型化には向かないが、システムの薄型化を図ることができ、システムの規模に応じて必要数の半導体チップを容易に搭載することができる。
【００６５】
この発明に係る半導体装置は、また、システム基板、このシステム基板の主面上に半田ボールを介して装着されたＢＧＡ基板、このＢＧＡ基板の主面上に装着され、電気的接続部を構成するバンプと、バンプ側に形成された能動領域とを有する第１の半導体チップ、ＢＧＡ基板の主面上に第１の半導体チップと離隔して装着され、金属ワイヤによってＢＧＡ基板との電気的接続が行なわれるようにされた第２の半導体チップ及び第１の半導体チップの能動領域上と、第２の半導体チップ上にそれぞれ装着され、電源ノイズを低減するチップコンデンサを備えたものであるため、大規模なシステムを容易に構築することができる。
【００６６】
この発明に係る半導体装置は、また、ＢＧＡ基板の他主面に設けられ、半導体チップを覆う導電性の放熱体及びＢＧＡ基板の内部に設けられ、放熱体と共に半導体チップに対するシールドを構成するシールドプレーンを備え、放熱体及びシールドプレーンをグランド電位としたため、電源／グランドノイズ低減効果が向上すると共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外部からの電磁放射ノイズの影響を防ぐことができる。
【００６７】
この発明に係る半導体装置は、また、放熱体の外面に放熱フィンを設けたため、放熱体からの放熱効果を更に高めることができる。
【００６８】
この発明に係る半導体装置は、また、モジュール基板の主面またはＢＧＡ基板の他主面に設けられ、第１及び第２の半導体チップを覆う導電性の放熱体、モジュール基板またはＢＧＡ基板、システム基板の内部に設けられ、放熱体と共に第１、第２の半導体チップに対するシールドを構成するシールドプレーンを備え、放熱体及びシールドプレーンをグランド電位としたため、電源／グランドノイズ低減効果が向上すると共に、放熱体内部からの電磁放射ノイズの放出を防ぎ、外部からの電磁放射ノイズの影響を防ぐことができる。
【００６９】
この発明に係る半導体装置は、また、ＢＧＡ基板、及びこのＢＧＡ基板の他主面に装着され、電気的接続部を構成するバンプと、このバンプ装着面の裏面に形成された能動領域とを有する半導体チップを備え、半導体チップの能動領域上に電源ノイズを低減するチップコンデンサを装着し得るようにしたため、チップ上金属配線等の電極をチップコンデンサの接続用やテスト用に用いることができる。テストが容易になることから不良品のリワークも容易となる。
【００７０】
この発明に係る半導体装置は、また、システム基板、このシステム基板の主面上に設けられた複数個の実装用パッドに装着され電気的接続を行なうバンプと、このバンプ装着面の裏面に形成された能動領域と、バンプ装着面から能動領域にまで延在し、両者の電気的接続を行う貫通ビアとを有する半導体チップ、システム基板の主面またはその裏面に設けられ電源ノイズを低減するチップコンデンサ及び半導体チップを封止する樹脂封止部材を備えたものであるため、テストが容易となり、リワークも容易となる他、システム基板に装着されたチップコンデンサによりシステムとしての電源／グランド特性の安定化を図ることができる。
【００７１】
この発明に係る半導体装置は、また、実装用パッドに隣接してシステム基板の主面上にリワーク実装用パッドを設けたため、再実装が容易となるものである。
【００７２】
この発明に係る半導体装置は、また、能動領域を一面に設け、バンプを他面に設けると共に、一面から他面にまで延在する貫通ビアによって能動領域とバンプとの電気的接続を行うようにした半導体チップを複数個積層した積層体と、この積層体を主面上に装着するシステム基板と、積層体を封止する樹脂封止部材と、システム基板の主面またはその裏面に設けられ電源ノイズを低減するチップコンデンサとを備えたものであるため、システム基板への３次元実装が可能となり、システムの小型化を図ることができる。
【００７３】
この発明に係る半導体装置は、また、一面に能動領域を有する半導体チップに、一面から他面にまで延在する貫通ビアと、一面に設けられ貫通ビアの一端に接続されると共に、チップコンデンサの接続電極を構成するチップ上金属配線と、他面に設けられ貫通ビアの他端に接続されたチップ裏面上金属配線と、半導体チップの側面から延在して貫通ビアに接続された側面ビアと、半導体チップの側面に設けられ側面ビアに接続された側面パッドとを備えたものであるため、能動領域上に設けられたチップ上金属配線をチップコンデンサの接続電極として使用し、裏面に設けられたチップ裏面上金属配線をテスト用電極として使用し、更に、側面に設けられた側面パッドを実装用電極として使用することができる。
【００７４】
この発明に係る半導体装置は、また、システム基板の主面上にコネクタを設け、このコネクタに段落００７３記載の半導体装置の側面パッドを装着するようにしたため、半導体装置を縦にした状態で実装、搭載することができ、システムの小型化を図ることができる。また、リワークも容易になるものである。
【図面の簡単な説明】
【図１】  この発明の実施の形態１の概略構成を示す断面図である。
【図２】  この発明の実施の形態２の概略構成を示す断面図である。
【図３】  この発明の実施の形態３の概略構成を示す断面図である。
【図４】  実施の形態３における貫通ビアの概略構成を示す断面図である。
【図５】  この発明の実施の形態４の概略構成を示す断面図である。
【図６】  この発明の実施の形態５の概略構成を示す断面図である。
【図７】  この発明の実施の形態６の概略構成を示す断面図である。
【図８】  この発明の実施の形態７の概略構成を示す断面図である。
【図９】  この発明の実施の形態８の概略構成を示す断面図である。
【図１０】  この発明の実施の形態９の概略構成を示す断面図である。
【図１１】  この発明の実施の形態１０の概略構成を示す断面図である。
【図１２】  この発明の実施の形態１１の概略構成を示す断面図である。
【図１３】  この発明の実施の形態１２の概略構成を示す断面図である。
【図１４】  この発明の実施の形態１３の概略構成を示す断面図である。
【図１５】  実施の形態１３の他の例を示す断面図である。
【図１６】  この発明の実施の形態１４の概略構成を示す断面図である。
【図１７】  この発明の実施の形態１５の概略構成を示す断面図である。
【図１８】  実施の形態１５における実装用パッドとリワーク実装用パッドの配列状態を示す平面図である。
【図１９】  この発明の実施の形態１６の概略構成を示す断面図である。
【図２０】  この発明の実施の形態１７の概略構成を示す断面図である。
【図２１】  この発明の実施の形態１８の概略構成を示す断面図である。
【図２２】  従来の半導体装置の概略構成を示す斜視図である。
【図２３】  図２２に示す半導体装置の断面図である。
【符号の説明】
２  ＢＧＡ基板、    ３  半田ボール、    ４  半導体チップ、    ６  チップコンデンサ、    ７  金属ワイヤ、    ８  モールド樹脂。
【図１】
0004422323.tif 000002
【図２】
0004422323.tif 000003
【図３】
0004422323.tif 000004
【図４】
0004422323.tif 000005
【図５】
0004422323.tif 000006
【図６】
0004422323.tif 000007
【図７】
0004422323.tif 000008
【図８】
0004422323.tif 000009
【図９】
0004422323.tif 000010
【図１０】
0004422323.tif 000011
【図１１】
0004422323.tif 000012
【図１２】
0004422323.tif 000013
【図１３】
0004422323.tif 000014
【図１４】
0004422323.tif 000015
【図１５】
0004422323.tif 000016
【図１６】
0004422323.tif 000017
【図１７】
0004422323.tif 000018
【図１８】
0004422323.tif 000019
【図１９】
0004422323.tif 000020
【図２０】
0004422323.tif 000021
【図２１】
0004422323.tif 000022
【図２２】
0004422323.tif 000023
【図２３】
0004422323.tif 000024