(57)【特許請求の範囲】
【請求項１】
第１の装置に設けた試験信号生成部と検出部と、第１の装置に伝送路を介して接続された第２の装置に設けたＬｏｏｐ回路と、により第１の装置と第２の装置との間のフレームビットの送受信に影響を与えることなく、上記伝送路を試験するための伝送路試験回路であって、
上記第１の装置は、上記試験信号生成部が生成したＰＮパターンをフレームビット以外の主信号部分に挿入すると共に、第１のフレームＩＮＳ部（登録商標）にてフレームビットを主信号部分に付加して上記伝送路へと出力し、
上記第２の装置は、上記第１の装置から上記伝送路を介して受信した受信データについて第２のフレームＤＥＴ部にてフレーム同期を取り、
上記Ｌｏｏｐ回路は、第２のフレームＤＥＴ部から出力される受信データと、受信データをフレームビットと同じビット数だけ後ろにシフトした信号と、受信データをフレームビットの２倍のビット数だけ後ろにシフトした信号の何れかを選択的に出力するスイッチ手段を有し、
受信フレームパルスと送信フレームパルスとが重複しない場合には、前記スイッチ手段が、上記受信フレームパルスの立下がるタイミングで前記受信データを選択して出力するよう切り替わり、送信フレームパルスの立下がるタイミングで前記受信データをフレームビットと同じビット数だけ後ろにシフトした信号を選択して出力するよう切り替わり、
受信フレームパルスと送信フレームパルスとが少なくとも一部で重複する場合には、前記スイッチ手段が、受信フレームパルスをそのパルス幅と同じだけ後ろにシフトしたパルスが立下がるタイミングで前記受信データをフレームビットと同じビット数だけ後ろにシフトした信号を選択して出力するよう切り替わり、送信フレームパルスが立下がるタイミングで前記受信データをフレームビットの２倍のビット数だけ後ろにシフトした信号を選択して出力するよう切り替わり、
更に上記Ｌｏｏｐ回路が、送信フレームパルスの区間のみ送信データを選択し、残りの区間では上記スイッチ手段の出力を選択して上記第２の装置の第２のフレームＩＮＳ部へと出力し、第２のフレームＩＮＳ部がフレームビットを付加して上記伝送路へと出力し、
第１の装置は、上記第２の装置から上記伝送路を介して受信したデータについて第１のフレームＤＥＴ部にてフレーム同期を取り、受信したデータを検出部にてエラーチェックすることを特徴とする伝送路試験回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の伝送信号を多重化して伝送する多重化伝送装置において伝送路試験を行う伝送路試験回路に関し、特に、送受信のフレームビットに警報情報等の情報が含まれており受信データと送信データのフレーム位相が常に一定とは限らない場合においても回路規模を大幅に縮小することができる伝送路試験回路に関する。
【０００２】
【従来の技術】
一般に、複数の伝送信号を多重化して伝送する多重化伝送装置においては、Loop回路等を用いて伝送路の試験を行う伝送路試験回路が知られている。
図８は、多重化伝送装置における伝送路試験回路の構成図である。
図８に示すように、伝送路試験回路は、第１の装置に試験信号生成部１と検出部３とを設け、上記第１の装置に伝送路Lを介して接続された第２の装置にLoop回路２を設け、上記第１の装置における試験信号生成部１で生成されたPNパターンが主信号に挿入され上記伝送路Lへ出力され、上記第２の装置におけるLoop回路２にて折り返されて上記伝送路Lを介して戻ってきた主信号から上記第１の装置における検出部３にてPNパターンが取得され、その取得結果に基づいてエラーチェックが行われるようになっている。
次に、送受信のフレームビットに警報情報等の情報が含まれている場合の伝送路試験回路について図９を参照して説明する。ここで、上記送受信のフレームビットに警報情報等の情報が含まれている場合には、たとえ試験中でLoopが設定されていても、上記フレームビットは通常どおり互いの装置に渡って監視しておくことが望まれる。
図９に示すように、この伝送路試験回路は、第１の装置に試験信号生成部１と第１のフレームINS部４と第１のフレームDET部５と検出部３とを設け、上記第１の装置に伝送路Lを介して接続された第２の装置に第２のフレームDET部６とLoop回路２と第２のフレームINS部７とを設け、上記第１の装置における送信側では、フレームビット以外の主信号部分に上記試験信号生成部１で生成されたPNパターンが挿入され、上記第１のフレームINS部４により主信号部分にフレームビットが付加されて上記伝送路Lへ出力され、また受信側では、上記伝送路Lより上記Loop回路２にて折り返されて戻ってきた主信号は、第１のフレームDET部５によりフレーム同期が取られてから上記検出部３でPNパターンが取得され、その取得結果に基づいてエラーチェックが行われる。
そして、上記第２の装置においては、上記伝送路Lよりの信号は、上記第２のフレームDET部６にてフレーム同期が取られ上記Loop回路２にて受信データを送信データのフレーム位相にあわせるように受信データがシフトされ(フレームビットの位置が一致する)、送信データのフレームビット位置以外のデータ部分が受信データのフレームビット位置以外のデータ部分に置き換えられ、上記第２のフレームINS部７にてフレームビットが付加され上記伝送路Lへ送信される（図１０参照）。
【０００３】
ここで、上記Loop回路２において受信データと送信データのフレーム位相が常に一定の関係となっていれば良いが、受信データの同期確立はその時の状況によって変わるので、受信データと送信データのフレーム位相は常に一定とは限らない。
そのため上記Loop回路２の構成は、上記位相のずれに対処するため図１１の様になっていた。図１１は、従来のLoop回路２の構成図である。
図１１に示すように、このLoop回路２は、受信データが入力されるn段シフト回路８と、上記n段シフト回路８に接続された切替部９と、受信フレームパルスおよび送信フレームパルス（図１２参照）が入力されるとともに上記切替部９に接続された位相差検出回路１０と、上記送信フレームパルスおよび送信データが入力されるとともに上記切替部９に接続された第１のスイッチ１１と、上記送信データおよびLoop制御信号が入力されるとともに上記第１のスイッチ１１に接続された第２のスイッチ１２とを有している。
上記Loop回路の動作を説明すると、上記n段シフト回路８には、受信データと送信データのフレーム位相の最大位相差を許容するシフトレジスタ群が用意され、受信データが入力されるとすべての位相差に対応するシフト受信データが出力される。上記シフト受信データは、上記切替部９へ入力され、上記位相差検出回路１０よりのセレクト信号により一つのシフト受信データが選択される。すなわち、上記位相差検出回路１０は、上記受信フレームパルスに対する上記送信フレームパルスの位相差を検知し、その位相差をなくすべく(受信フレームビット位置と送信フレームビット位置を等しくする)、それに見合ってシフトされた受信データを得るためのセレクト信号を生成している。
上記第１のスイッチ１１は、上記送信フレームパルスにより切替えられ、上記送信フレームパルスが出てないときは上記切替部９よりのシフト受信データが上記第２のスイッチ１２へ抜け、上記送信フレームパルスが出ているときは、送信データ(フレームビット)が上記第２のスイッチ１２へ抜けるようになっている。従って、送信データのフレームビットはその時にデータ部分のみが受信データに置きかわる。
そして、上記第２のスイッチ１２は、上記Loop制御信号により切替えられ、Loop時は上記第１のスイッチ１１よりの出力が選択され、通常時は上記送信データがそのまま抜けるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来方式では、送受信間がどんな位相差であってもLoopを行うことはできるが、全ての位相差に対応するために非常に大きなシフトレジスタ回路（n段シフト回路８）を必要とするため回路規模が増大してしまうという問題があった。
本発明の課題は、このような課題を解決することにある。すなわち、本発明の目的は、フレームビットのビット数分の位相差を持つ２つの受信データを用意し、その２つの受信データを受信側フレームパルス及び送信側フレームパルスによる切替信号で切り替えることにより、回路規模を大幅に縮小することができる伝送路試験回路を提供することにある。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、請求項１記載の発明は、第１の装置に伝送路を介して接続された第２の装置に設けたＬｏｏｐ回路と、により第１の装置と第２の装置との間のフレームビットの送受信に影響を与えることなく、上記伝送路を試験するための伝送路試験回路であって、上記第１の装置は、上記試験信号生成部が生成したＰＮパターンをフレームビット以外の主信号部分に挿入すると共に、第１のフレームＩＮＳ部（登録商標）にてフレームビットを主信号部分に付加して上記伝送路へと出力し、上記第２の装置は、上記第１の装置から上記伝送路を介して受信した受信データについて第２のフレームＤＥＴ部にてフレーム同期を取り、上記Ｌｏｏｐ回路は、第２のフレームＤＥＴ部から出力される受信データと、受信データをフレームビットと同じビット数だけ後ろにシフトした信号と、受信データをフレームビットの２倍のビット数だけ後ろにシフトした信号の何れかを選択的に出力するスイッチ手段を有し、受信フレームパルスと送信フレームパルスとが重複しない場合には、前記スイッチ手段が、上記受信フレームパルスの立下がるタイミングで前記受信データを選択して出力するよう切り替わり、送信フレームパルスの立下がるタイミングで前記受信データをフレームビットと同じビット数だけ後ろにシフトした信号を選択して出力するよう切り替わり、受信フレームパルスと送信フレームパルスとが少なくとも一部で重複する場合には、前記スイッチ手段が、受信フレームパルスをそのパルス幅と同じだけ後ろにシフトしたパルスが立下がるタイミングで前記受信データをフレームビットと同じビット数だけ後ろにシフトした信号を選択して出力するよう切り替わり、送信フレームパルスが立下がるタイミングで前記受信データをフレームビットの２倍のビット数だけ後ろにシフトした信号を選択して出力するよう切り替わり、更に上記Ｌｏｏｐ回路が、送信フレームパルスの区間のみ送信データを選択し、残りの区間では上記スイッチ手段の出力を選択して上記第２の装置の第２のフレームＩＮＳ部へと出力し、第２のフレームＩＮＳ部がフレームビットを付加して上記伝送路へと出力し、第１の装置は、上記第２の装置から上記伝送路を介して受信したデータについて第１のフレームＤＥＴ部にてフレーム同期を取り、受信したデータを検出部にてエラーチェックすることを特徴とする。
【０００６】
【発明の実施の形態】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。
図１は、本発明に係る伝送路試験回路の実施の形態を示す機能ブロック図である。この本発明に係る伝送路試験回路の基本構成及び動作は、図９に示した物と同様である。
すなわち、図１に示すように、この伝送路試験回路は、第１の装置に試験信号生成部１と第１のフレームINS部４と第１のフレームDET部５と検出部３とを設け、上記第１の装置に伝送路Lを介して接続された第２の装置に第２のフレームDET部６とLoop回路２’と第２のフレームINS部７とを設け、上記第１の装置における送信側では、フレームビット以外の主信号部分に上記試験信号生成部１で生成されたPNパターンが挿入され、上記第１のフレームINS部４により主信号部分にフレームビットが付加されて上記伝送路Lへ出力され、また受信側では、上記伝送路Lより上記Loop回路２’にて折り返されて戻ってきた主信号は、第１のフレームDET部５によりフレーム同期が取られてから上記検出部３でPNパターンが取得され、その取得結果に基づいてエラーチェックが行われる。
そして、上記第２の装置においては、上記伝送路Lよりの信号は、上記第２のフレームDET部６にてフレーム同期が取られ上記Loop回路２’にて受信データを送信データのフレーム位相にあわせるように受信データがシフトされ(フレームビットの位置が一致する)、送信データのフレームビット位置以外のデータ部分が受信データのフレームビット位置以外のデータ部分に置き換えられ、上記第２のフレームINS部７にてフレームビットが付加され送信される（図１０参照）。
上記図１に示した伝送路試験回路においては、上記Loop回路２’の構成のみが異なっているので、以下では上記Loop回路２’について説明する。
【０００７】
図２は、上記Loop回路２’の構成図である。
図２に示すように、上記Loop回路２’は、第１の受信データが入力される第１のシフト回路１３と、上記第１のシフト回路１３に接続された第１のスイッチ１４と、上記第１のスイッチ１４に接続された第２のシフト回路１５と、上記第１のスイッチ１４および第２のシフト回路１５に接続された第２のスイッチ１６と、第１の受信フレームパルスが入力される第３のシフト回路１７と、上記第１の受信フレームパルスが入力されるとともに上記第３のシフト回路１７および第１のスイッチ１４に接続された第３のスイッチ１８と、送信フレームパルスおよび上記第１の受信フレームパルスが入力されるとともに上記第１のスイッチ１４および第３のスイッチ１８に接続されたパルスチェック部１９と、上記送信フレームパルスが入力されるとともに上記第２のスイッチ１６および第３のスイッチ１８に接続された受信データ切替信号生成部２０と、上記送信フレームパルスおよび第１の送信データが入力されるとともに上記第２のスイッチ１６に接続された第４のスイッチ２１と、Loop制御信号が入力されるとともに上記第４のスイッチ２１に接続された第５のスイッチ２２とを有している。
【０００８】
次に、上記Loop回路２’内の各部の動作について説明する。
図２において、上記第１のシフト回路１３は、上記第１の受信データを入力しシフトし、その出力が上記第１のスイッチ１４へ第１の入力として入力される。
また、上記第１のスイッチ１４へは上記第１の受信データも第２の入力として入力され、上記パルスチェック部１９からのセレクト信号により切替えられる。
上記第１のスイッチ１４で選択された上記第１の受信データあるいは１段シフトされた受信データは上記第２のスイッチ１６へ第１の入力（第２の受信データ）として入力されると同時に上記第２のシフト回路１５に入力され、上記第２のシフト回路１５にて２段にシフトされた受信データが上記第２のスイッチ１６へ第２の入力として入力され、上記受信データ切替信号生成部２０にて作られたセレクト信号により切替えられる。
上記第３のシフト回路１７には上記第１の受信フレームパルスが入力されシフトされ、上記第３のスイッチ１８へ第１の入力として入力されるとともに、上記第３のスイッチ１８へ第２の入力として上記第１の受信フレームパルスが入力され、上記パルスチェック部１９からのセレクト信号により切替えられる。
上記パルスチェック部１９には上記第１の受信フレームパルスおよび送信フレームパルスが入力され両パルスが重なっているかどうかが検出され、その結果が出力されて上記第１のスイッチ１４および第３のスイッチ１８のセレクト信号となる。
そして、上記受信データ切替信号生成部２０へは上記第３のスイッチ１８で選択された第２の受信フレームパルスが入力されるとともに上記送信フレームパルスも入力される。上記受信データ切替信号生成部２０は、これら２つの信号から上記第２のスイッチ１６のセレクト信号を生成し、上記第２のスイッチ１６を切替える。
上記第４のスイッチ２１へは上記第２のスイッチ１６にて選択された第３の受信データが第１の入力として入力されるとともに上記第１の送信データが第２の入力として入力され、上記送信側フレームパルスにて切替えられる。
上記第５のスイッチ２２へは上記第４のスイッチ２１にて選択された第３の送信データが第１の入力として入力されるとともに上記第１の送信データも第２の入力として入力され、上記Loop制御信号によって切替えられて第２の送信データとして出力される。
上記Loop回路２’内の各部の動作は、以上の様になる。
【０００９】
次に、フレームビットが１ビットで送信データと受信データとの間に位相差がある場合の上記Loop回路２’内の信号の流れについて説明する。
なお、上記フレームビットが１ビット以上のときは図３に示すようなデータとフレームパルスの状態となり、以下の説明がそのままあてはまる。
ここでは、フレームビットが１ビットであるので上記第１，２，３のシフト回路１３、１５、１７はすべて１段のシフト回路となる(１ビット以上のときはその数分の段数のシフト回路を用意すれば良い；５ビットなら５段シフト回路となる)。
上記第１の受信データとそれを上記第１のシフト回路１３にて１段シフトされた受信データとは、上記パルスチェック部１９よりのセレクト信号に基づく上記第１のスイッチ１４にてどちらか一方が選択されるが、ここでは、上記第１の受信フレームパルスと送信フレームパルスとが上記パルスチェック部１９にて重ならないと判定され、上記第１の受信データを選択するセレクト信号が上記パルスチェック部１９より出力されるので上記第２の受信データは上記第１の受信データということになる(受信データ２=受信データ１)。よって、上記第２のスイッチ１６の入力としては、上記第１の受信データと上記第１の受信データを上記第２のシフト回路１５にて１段シフトした受信データが用意される。
次に、上記第１の受信フレームパルスとそれを上記第３のシフト回路１７にて１段シフトした受信フレームパルスとは、上記第３のスイッチ１８にてどちらか一方が選択されるが、これも上述した受信データの場合と同様の理由（上記第１の受信フレームパルスと送信フレームパルスとが上記パルスチェック部１９にて重ならないと判定され、上記第１の受信フレームパルスを選択するセレクト信号が上記パルスチェック部１９より出力される）から上記第３のスイッチ１８の出力としては上記第１の受信フレームパルスが出力される。
【００１０】
上記第１の受信フレームパルスと送信フレームパルスをもとに上記受信データ切替信号生成部２０は、上記第２のスイッチ１６の切替え信号を生成する。この切替信号は、上記第２の受信フレームパルスの立下がりで変化し(例えば"L"になるとする)、これにより上記第２のスイッチ１６は、上記第２のシフト回路１５にてシフトされない方の受信データを選択して出力する。
また、上記受信データ切替信号生成部２０よりの切替信号は、上記送信フレームパルスの立下がりでも変化し(例えば"H"になる)、これにより上記第２のスイッチ１６は、上記第２のシフト回路１５にてシフトした受信データを選択し、第３の受信データとして出力する。上述した信号のタイムチャートを示すと図４のようになる。
【００１１】
次に、上記第４のスイッチ２１では、上記送信フレームパルスに基づき上記送信フレームパルスの区間のみ上記第１の送信データが選択されて出力され、残りの区間では上記第２のスイッチ１６よりの第３の受信データが選択され出力される。従って、上記第３の送信データは図５のタイムチャートに示すようになる。
これで上記受信データが送信データの位相にあわせてフレームビットはそのままにLoopしたこととなり、送受信間がどんな位相差においてもフレームビットを送信側及び受信側にそれぞれ通したままループを構成したこととなる。あとは上記Loop制御信号が来たときにそれを出力すれば良い。
次に、上記送信データと受信データの位相差がない場合(一致している場合)における上記Loop回路２’内の信号の流れについて説明する。すなわち、図６に示すように、フレームビットが１ビット以上のときは上記送信フレームパルスと第１の受信フレームパルスが少しでも重なる場合がこの説明にあてはまる。
【００１２】
上記フレームビットが１ビットの場合は位相差があるか一致しかないので、一致のときはそのまま乗せかえるようにすれば良いがフレームビットが１ビット以上の場合を想定して以下に説明する。
上記パルスチェック部１９にて上記第１の受信フレームパルスと送信フレームパルスとが一致と判定されるので(フレームビットが１ビット以上の場合は少しでも重なりが検出されると一致と判定される)、上記パルスチェック部１９は、上記第１のシフト回路１３でシフトされた受信データを選択するようにセレクト信号を出力するので、上記第１のスイッチ１４の出力である上記第２の受信データはシフトされた受信データとなる。
また同様の理由から上記第２の受信フレームパルスは、上記第３のシフト回路１７にてシフトされた受信フレームパルスとなる。あとの動作は、位相差がある場合の説明で述べたのと同じであり、その信号状態のタイムチャートを示すと図７（a）のようになる。
すなわち、上記シフトされた第１の受信フレームパルス（第２の受信フレームパルス）と送信フレームパルスをもとに上記受信データ切替信号生成部２０は、上記第２のスイッチ１６の切替え信号を生成する。この切替信号は、上記第２の受信フレームパルスの立下がりで変化し(例えば"L"になるとする)、これにより上記第２のスイッチ１６は、上記第２のシフト回路１５にてシフトされない方の受信データを選択して出力する。
また、上記受信データ切替信号生成部２０よりの切替信号は、上記送信フレームパルスの立下がりでも変化し(例えば"H"になる)、これにより上記第２のスイッチ１６は、上記第２のシフト回路１５にてシフトした受信データを選択し、第３の受信データとして出力する。
【００１３】
次に、上記第４のスイッチ２１では、上記送信フレームパルスに基づき上記送信フレームパルスの区間のみ上記第１の送信データが選択されて出力され、残りの区間では上記第２のスイッチ１６よりの第３の受信データが選択され出力される。
これで上記受信データが送信データの位相にあわせてフレームビットはそのままにLoopしたこととなり、送受信間がどんな位相差においてもフレームビットを送信側及び受信側にそれぞれ通したままループを構成したこととなる。あとは上記Loop制御信号が来たときにそれを出力すれば良い。
また、図７（b）は、フレームビットが１ビット以上の場合の送信データと受信データの位相差がない場合(一致している場合)における図１に示したLoop回路内の信号の状態を示すタイムチャートである。
【００１４】
【発明の効果】
以上のように、請求項１に記載の発明によれば、フレームビットのビット数分の位相差を持つ２つの受信データを用意し、その２つの受信データを受信側フレームパルス及び送信側フレームパルスによる切替信号で切り替え、送受信間がどんな位相差においてもフレームビットを送信側及び受信側にそれぞれ通したままループを構成しているので、回路規模を大幅に縮小することができる。
【図面の簡単な説明】
【図１】本発明に係る伝送路試験回路の実施の形態を示す機能ブロック図である。
【図２】図１に示したLoop回路の構成図である。
【図３】フレームビットが１ビット以上のときのデータとフレームパルスの状態を示すタイムチャートである。
【図４】フレームビットが１ビットで送信データと受信データとの間に位相差がある場合の図１に示したLoop回路内の信号の状態を示すタイムチャートである。
【図５】フレームビットが１ビットで送信データと受信データとの間に位相差がある場合の図１に示したLoop回路内の信号の状態を示すタイムチャートである。
【図６】送信データと受信データの位相差がない場合(一致している場合)における図１に示したLoop回路内の信号の状態を示すタイムチャートである。
【図７】送信データと受信データの位相差がない場合(一致している場合)における図１に示したLoop回路内の信号の状態を示すタイムチャートである。
【図８】多重化伝送装置における伝送路試験回路の構成図である。
【図９】送受信のフレームビットに警報情報等の情報が含まれている場合の伝送路試験回路の構成図である。
【図１０】図９に示したLoop回路における信号の状態を示すタイムチャートである。
【図１１】従来のLoop回路の構成図である。
【図１２】図１１に示した受信フレームパルスおよび送信フレームパルスの状態を示すタイムチャートである。
【符号の説明】
１  試験信号生成、２  Loop回路、３  検出部、４  第１のフレームINS部、５第１のフレームDET部、６  第２のフレームDET部、７  第２のフレームINS部、８  n段シフト回路、９  切替部、１０  位相差検出回路、１１  第１のスイッチ、１２  第２のスイッチ、１３  第１のシフト回路、１４  第１のスイッチ、１６  第２のスイッチ１５  、１７  第３のシフト回路、１８  第３のスイッチ、１９  パルスチェック部、２０  受信データ切替信号生成部、２１  第４のスイッチ、２２  第５のスイッチ
【図１】
0004538162.tif 000002
【図２】
0004538162.tif 000003
【図３】
0004538162.tif 000004
【図４】
0004538162.tif 000005
【図５】
0004538162.tif 000006
【図６】
0004538162.tif 000007
【図７】
0004538162.tif 000008
【図８】
0004538162.tif 000009
【図９】
0004538162.tif 000010
【図１０】
0004538162.tif 000011
【図１１】
0004538162.tif 000012
【図１２】
0004538162.tif 000013