(57)【特許請求の範囲】
【請求項１】
ガラス基板上にＴＦＴを有する半導体装置であって、
前記ガラス基板の主表面に密接して形成された熱伝導率が１０Ｗｍ−１Ｋ−１以上であり透光性及び絶縁性を有する熱伝導層と、
前記熱伝導層上の選択された領域に、島状またはストライプ状に形成された熱伝導率が１０Ｗｍ−１Ｋ−１未満の第１の絶縁層と、
前記第１の絶縁層上に選択的に形成された水素が添加された単一の結晶粒からなる半導体膜とを有し、
前記ＴＦＴのチャネル形成領域は、前記水素が添加された単一の結晶粒からなる半導体膜に形成されていることを特徴とする半導体装置。
【請求項２】
ガラス基板上にＴＦＴを有する半導体装置であって、
前記ガラス基板の主表面に密接して形成された熱伝導率が１０Ｗｍ−１Ｋ−１以上であり透光性及び絶縁性を有する熱伝導層と、
前記熱伝導層上の選択された領域に、島状またはストライプ状に形成された熱伝導率が１０Ｗｍ−１Ｋ−１未満の第１の絶縁層と、
前記熱伝導層及び前記第１の絶縁層上に形成された第２の絶縁層と、
前記第２の絶縁層を介して前記第１の絶縁層上に選択的に形成され、水素が添加された単一の結晶粒からなる半導体膜とを有し、
前記ＴＦＴのチャネル形成領域は、前記水素が添加された単一の結晶粒からなる半導体膜に形成されていることを特徴とする半導体装置。
【請求項３】
請求項２において、前記第２の絶縁層の厚さは５〜１００ｎｍであることを特徴とする半導体装置。
【請求項４】
請求項２または３において、前記第２の絶縁層は、含有酸素濃度が５５ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下であり、かつ、含有窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である酸化窒化シリコン膜であることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記熱伝導層は、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化ホウ素、薄膜ダイヤモンド、またはＤＬＣであることを特徴とする半導体装置。
【請求項６】
請求項１乃至４のいずれか一において、前記熱伝導層は、Ｓｉ、Ｎ、Ｏ、及びＭ（ＭはＡｌまたは希土類元素から選ばれた少なくとも一種）を含む化合物であることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一において、前記第１の絶縁層は、含有酸素濃度が５５ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下であり、かつ、含有窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である酸化窒化シリコン膜であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一において、前記第１の絶縁層の端面における側壁の角度が、前記ガラス基板の主表面に対して１０度以上４０度未満であることを特徴とする半導体装置。
【請求項９】
請求項１乃至８のいずれか一において、前記半導体装置は、エレクトロルミネッセンス材料を用いた表示装置、または液晶表示装置であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至８のいずれか一において、前記半導体装置は、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、電子遊技機器、プロジェクター、またはナビゲーションシステムであることを特徴とする半導体装置。
【請求項１１】
ガラス基板上にＴＦＴを有する半導体装置の作製方法であって、
前記ガラス基板の主表面に密接して熱伝導率が１０Ｗｍ−１Ｋ−１以上であり透光性及び絶縁性を有する熱伝導層を形成する工程と、
前記熱伝導層上の選択された領域に、島状またはストライプ状に形成された熱伝導率が１０Ｗｍ−１Ｋ−１未満の第１の絶縁層を形成する工程と、
前記熱伝導層上及び前記第１の絶縁層上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜を結晶化させた後、前記第１の絶縁層上に単一の結晶粒からなる半導体膜を選択的に形成する工程と、
前記単一の結晶粒からなる半導体膜を水素化して、水素が添加された単一の結晶粒からなる半導体膜を形成する工程とを有し、
前記水素が添加された単一の結晶粒からなる半導体膜を用いて前記ＴＦＴのチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
ガラス基板上にＴＦＴを有する半導体装置の作製方法であって、
前記ガラス基板の主表面に密接して熱伝導率が１０Ｗｍ−１Ｋ−１以上であり透光性及び絶縁性を有する熱伝導層を形成する工程と、
前記熱伝導層上の選択された領域に、島状またはストライプ状に形成された熱伝導率が１０Ｗｍ−１Ｋ−１未満の第１の絶縁層を形成する工程と、
前記熱伝導層及び前記第１の絶縁層上に第２の絶縁層を形成する工程と、
前記第２の絶縁層上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜を結晶化させた後、前記第２の絶縁層を介して前記第１の絶縁層上に単一の結晶粒からなる半導体膜を選択的に形成する工程と、
前記単一の結晶粒からなる半導体膜を水素化して、水素が添加された単一の結晶粒からなる半導体膜を形成する工程とを有し、
前記水素が添加された単一の結晶粒からなる半導体膜を用いて前記ＴＦＴのチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１２において、前記第２の絶縁層の厚さは５〜１００ｎｍであることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２または１３において、前記第２の絶縁層を、含有酸素濃度が５５ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下であり、かつ含有窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である酸化窒化シリコン膜で形成することを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１１乃至１４のいずれか一において、前記熱伝導層を、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化ホウ素、薄膜ダイヤモンド、またはＤＬＣを用いて形成することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１１乃至１４のいずれか一において、前記熱伝導層を、Ｓｉ、Ｎ、Ｏ、及びＭ（ＭはＡｌまたは希土類元素から選ばれた少なくとも一種）を含む化合物材料で形成することを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１１乃至１６のいずれか一において、前記第１の絶縁層を、含有酸素濃度が５５ａｔｏｍｉｃ％以上７０ａｔｏｍｉｃ％以下であり、かつ含有窒素濃度が１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下である酸化窒化シリコン膜で形成することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１１乃至１７のいずれか一において、前記第１の絶縁層の端面における側壁の角度が、前記ガラス基板の主表面に対して１０度以上４０度未満であることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１１乃至１８のいずれか一において、レーザー光の照射により前記非晶質半導体膜の結晶化を行うことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁表面を有する基板上に形成する結晶構造を有する半導体膜及びその作製方法、並びに該半導体膜を活性層に用いた半導体装置及びその作製方法に関する。特に、結晶質半導体膜で活性層を形成した薄膜トランジスタに関する。尚、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装置に代表される電気光学装置、およびそのような電気光学装置を部品として搭載した電子装置を範疇とする。
【０００２】
【従来の技術】
ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させた結晶質半導体膜を活性層とする薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）が開発されている。このＴＦＴを作製するために主として使用される基板は、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板である。このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格は安価であり、大面積基板を容易に製造できる利点を有している。
【０００３】
レーザーアニール法はガラス基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、短波長光で大出力が得られるエキシマレーザーはこの用途において最も適していると考えられている。エキシマレーザーを用いたレーザーアニール法は、レーザービームを被照射面においてスポット状や線状となるように光学系で加工し、その加工されたレーザー光で被照射面を走査すること（レーザー光の照射位置を被照射面に対して相対的に移動させる）により行う。例えば、線状レーザー光を用いたエキシマレーザーアニール法は、その長手方向と直角な方向だけの走査で被照射面全体をレーザーアニールすることができ、生産性に優れることからＴＦＴを用いる液晶表示装置の製造技術として主流となりつつある。
【０００４】
レーザーアニール法は様々な半導体材料の結晶化に適用できる。しかし、ＴＦＴの特性面から考慮すると、結晶質シリコン膜を活性層に用いると高い移動度を実現することが得ることができるので適していると考えられている。その技術は一枚のガラス基板上に画素部を形成する画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを形成したモノシリック型の液晶表示装置を実現させた。
【０００５】
しかしながら、レーザーアニール法で作製される結晶質シリコン膜は複数の結晶粒の集合であり、結晶粒の位置と大きさがランダムであり、任意の位置に意図的に結晶粒を形成することは出来なかった。そのため、結晶性が最も重要視されるＴＦＴのチャネル形成領域を単一の結晶粒で形成することは殆ど不可能であった。結晶粒の界面（結晶粒界）には、非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心や結晶粒界におけるポテンシャル準位の影響により、キャリアの電流輸送特性が低下させる原因があった。そのことに起因して結晶性シリコン膜を活性層とするＴＦＴは、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは今日まで得られていない。
【０００６】
このような問題点を解決する方法として、結晶粒を大きくすると共に、その結晶粒の位置を制御して、チャネル形成領域から結晶粒界をなくすことは有効な手段として考えられる。例えば、「"Location Control of Large Grain Following Excimer-Laser Melting of Si Thin-Films", R.Ishihara and A.Burtsev, Japanese Journal of Applied Physics vol.37, No.3B, pp1071-1075,1998」には、シリコン膜の温度分布を３次元的に制御して結晶の位置制御と大粒形化を実現する方法が開示されている。その方法によれば、ガラス基板上に高融点金属を成膜して、その上に部分的に膜厚の異なる酸化シリコン膜を形成し、その表面に非晶質シリコン膜を形成した基板の両面からエキシマレーザー光を照射することにより結晶粒径を数μｍに大きくできることが報告されている。
【０００７】
【発明が解決しようとする課題】
上記Ishiharaらの方法は、非晶質シリコン膜の下地材料の熱特性を局所的に変化させて、基板への熱の流れを制御して温度勾配を持たせることを特徴としている。しかしながら、そのためにガラス基板上に高融点金属層／酸化シリコン層／半導体膜の３層構造を形成することが必要とされている。この半導体膜を活性層としてトップゲート型のＴＦＴを形成することは構造的には可能であるが、半導体膜と高融点金属層との間で寄生容量が発生するので、消費電力が増加し、ＴＦＴの高速動作を実現することは困難となってしまう。
【０００８】
一方、高融点金属層がゲート電極を兼ねることによって、ボトムゲート型または逆スタガ型のＴＦＴに対しては有効に適用できるものである。しかし、前記３層構造において、半導体膜の厚さを除いても、高融点金属層と酸化シリコン層の膜厚は、結晶化工程において適した膜厚と、ＴＦＴ素子としての特性において適した膜厚ちは必ずしも一致しないので、結晶化工程における最適設計と素子構造の最適設計とを両方同時に満足することはできない。
【０００９】
また、透光性のない高融点金属層をガラス基板の全面に形成すると、透過型の液晶表示装置を製作することは不可能である。高融点金属層は熱伝導率が高いという点では有用であるが、高融点金属材料として代表的に使用されるクロム（Ｃｒ）膜やチタン（Ｔｉ）膜は内部応力が高いので、ガラス基板との密着性に問題が生じる可能性が高い。内部応力の影響はこの上層に形成する半導体膜へも及び、形成された結晶性半導体膜に歪みを与える力として作用することが憂慮される。
【００１０】
本発明はこのような問題点を解決するための技術であり、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製し、さらにその結晶質半導体膜をＴＦＴのチャネル形成領域に用いることにより高速動作が可能なＴＦＴを実現する。さらに、そのようなＴＦＴを透過型の液晶表示装置やイメージセンサなどのさまざまな半導体装置に適用できる技術を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記問題点を解決するための手段を図１を用いて説明する。基板１の主表面に密接して透光性と絶縁性を有する熱伝導層２を設け、その熱伝導層上の選択された領域に、島状またはストライプ状に形成した第１の絶縁層３を形成する。この上に第2の絶縁層４、半導体膜５を積層させる。最初、半導体膜５は非晶質構造を有する半導体膜（非晶質半導体膜）で形成しておく。第１の絶縁層３及び第2の絶縁層４は熱伝導層２への熱の流出速度を制御するための機能を持たせるものである。第２の絶縁層４は省略することも可能である。いずれにしても、非晶質半導体膜５は基板上の第1の絶縁層３が設けられた領域と、それ以外の領域に連続して形成する。
【００１２】
非晶質構造を有する様に形成した半導体膜５は、結晶化の工程により結晶質半導体膜となる。結晶化の工程はレーザーアニール法で実施されるのが最も好ましい。特に、波長４００nm以下のレーザー光を発するエキシマレーザーを光源に使用すると、半導体膜を優先的に加熱することができるので適している。エキシマレーザーは、パルス発振型または連続発光型を用いることができる。半導体膜５に照射する光は、光学系にて線状ビーム、スポット状ビーム、面状ビームなどとすることが可能であり、その形状に限定されるものはない。具体的なレーザーアニール条件は実施者が適宣決定するものとするが、本発明における結晶化の工程においては、概略以下のように溶融状態から固相状態に変遷する反応を行うものである。
【００１３】
レーザーアニール法では、照射するレーザー光（またはレーザービーム）の条件を最適なものとすることにより半導体膜を加熱溶融させ、結晶核の発生密度とその結晶核からの結晶成長を制御しようとしている。図１において破線で区別した領域Ａは熱伝導層２上に第１の絶縁層３が設けられた領域である。領域Ｂは第１の絶縁層３が設けられていいない周辺の領域を指している。エキシマレーザーのパルス幅は数nsec〜数十nsec、例えば３０nsecであるので、パルス発振周波数を３０Hzとして照射すると、半導体膜はパルスレーザー光により瞬時に加熱され、その加熱時間よりも遥かに長い時間冷却されることになる。レーザー光の照射により半導体膜は溶融状態となるが、領域Ａでは領域Ｂと比較して第１の絶縁層が形成されている分だけ体積が増えるため温度上昇が低くなる。一方、レーザー光の照射が終わった直後からは熱伝導層２を通して熱が拡散するので、領域Ｂの方が急激に冷却が始まり固相状態へ変化するのに対し、領域Ａでは相対的に緩やかに冷却される。
【００１４】
結晶核は溶融状態から固相状態へ移る冷却過程で生成形成されるものと推定されているが、その核発生密度は、溶融状態の温度と冷却速度とに相関があり、高温から急冷されると核発生密度が高くなる傾向が経験的知見として得られている。従って、溶融状態から急激に冷却される領域Ｂでは結晶核の発生密度が領域Ａよりも高くなり、ランダムに結晶核が発生することにより複数の結晶粒が形成され、かつ領域Ａに生成される結晶粒よりも粒形が相対的に小さくなる。一方、領域Ａではレーザー光の照射条件と、第１の絶縁層３および第２の絶縁層４を最適なものとすることで、溶融状態の温度とその冷却速度を制御することが可能となり、結晶核の発生数を１個として、大粒形の結晶を成長させることができる。
【００１５】
このような結晶化を可能とするレーザーは、その他にＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザーに代表される固体レーザーがある。これらの固体レーザーはレーザーダイオード励起のものが好ましく、その第２高調波（５３２nm）、第３高調波（３５４．７nm）、第４高調波（２６６nm）を用る。照射条件はパルス発振周波数１〜１０kHzが可能となり、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とする。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー光を基板全面に渡って照射する。この時の線状レーザー光の重ね合わせ率（オーバーラップ率）は８０〜９８％とする。
【００１６】
結晶化の工程は、レーザーアニール法のみが適用されるものでなく、熱アニール法とレーザーアニール法とを組み合わせても良い。例えば、最初熱アニール法で非晶質半導体膜を結晶化させた後、さらにレーザー光を照射して結晶質半導体膜を形成することも可能である。熱アニール法には、触媒元素を用いる結晶化法を応用しても良い。
【００１７】
このような結晶化の工程において、基板の主表面に密接して形成する熱伝導層２と第１の絶縁層３および第２の絶縁層４に用いる材料とその膜厚は、熱伝導の過渡的な現象を制御する目的で重要な選択項目となる。熱伝導層は、常温における熱伝導率が１０Ｗｍ-1Ｋ-1以上である材料を用いることが必要となる。そのような材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化ホウ素、から選ばれた一種または複数種を成分とする化合物を適用することができる。或いは、Ｓｉ、Ｎ、Ｏ、Ｍ（ＭはＡｌまたは希土類元素から選ばれた少なくとも一種）からなる化合物としても良い。
【００１８】
一方、第１の絶縁層３および第２の絶縁層４は、常温における熱伝導率が、１０Ｗｍ-1Ｋ-1未満である材料を用いる。そのような熱伝導率を有する材料であり、かつ、ガラス基板上に形成するＴＦＴの下地層として適しているものとして、酸化窒化シリコン膜を用いることが望ましい。勿論、その他に窒化シリコン膜や酸化シリコン膜などを用いることも可能である。しかしながら、最も好ましい材料として、第１の絶縁膜３または第２の絶縁膜４を、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏから作製する酸化窒化シリコン膜で形成し、その組成を含有酸素濃度が５５atomic％以上７０atomic％以下であり、かつ含有窒素濃度が１atomic％以上２０atomic％以下とすると良い。
【００１９】
第１の絶縁層３は、ガラス基板上においてＴＦＴの活性層（チャネル形成領域、ソース領域、ドレイン領域、およびＬＤＤ領域が形成される半導体膜）の配置に合わせて、同様に島状またはストライプ状に分割して形成する。その大きさは、例えばＴＦＴの大きさに合わせて０．３５×０．３５μm2（チャネル長×チャネル幅）としたサブミクロンサイズとしても良いし、８×８μm2、８×２００μm2または１２×４００μm2などとすることができる。少なくともＴＦＴのチャネル形成領域の位置と大きさに合わせて第１の絶縁層３を形成することにより、この上に形成される結晶質半導体膜の一つの結晶粒でチャネル形成領域を形成することが可能となる。即ち、実質的に単結晶膜でチャネル形成領域を形成したものと同等な構造とすることができる。このとき、第１の絶縁膜の端面における側壁の角度が、ガラス基板の主表面に対して、１０度以上４０度未満で形成することが望ましい。
【００２０】
このような現象を利用することにより、結晶質半導体膜に存在する結晶粒の大粒形化を図ることができる。さらに、その結晶粒の位置をＴＦＴの活性層を形成する位置に配置させることができる。
【００２１】
【発明の実施の形態】
[実施形態１]
本発明の実施形態を図２を用いて説明する。図２（Ａ）において、基板５０１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板を用いる。例えば、コーニング社の#７０５９ガラスや#１７３７ガラス基などを好適に用いることができる。このようなガラス基板は、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておくと後の工程において基板の収縮による変形を低減できる。
【００２２】
この基板５０１のＴＦＴを形成する表面に、透光性でかつ絶縁性を有し、熱伝導性の優れる熱伝導層５０２を形成する。熱伝導層５０２の厚さは５０〜５００nmとし、熱伝導率は１０Wm-1K-1以上であることが必要である。このような材料として、アルミニウムの酸化物（酸化アルミニウム（Ａｌ2Ｏ3）は可視光において透光性を有し、熱伝導率が２０Wm-1K-1であり適している。また、酸化アルミニウムは化学量論比に限定されるものでなく、熱伝導率特性と内部応力などの特性を制御するために、他の元素を添加しても良い。例えば、酸化アルミニウムに窒素を含ませて、酸化窒化アルミニウム（ＡｌＮxＯ1-x：０．０２≦ｘ≦０．５）を用いても良いし、アルミニウムの窒化物（ＡｌＮx）を用いることも可能である。また、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）または希土類元素から選ばれた少なくとも一種）を含む化合物を用いることができる。例えば、ＡｌＳｉＯＮやＬａＳｉＯＮなどを好適に用いることができる。その他に、窒化ホウ素なども適用することができる。
【００２３】
上記の酸化物、窒化物、および化合物はいずれもスパッタ法で形成することができる。これは所定の組成のターゲットを用い、アルゴン（Ａｒ）や窒素などの不活性ガスを用いてスパッタすることにより形成する。また、熱伝導度が１０００Wm-1K-1に達する薄膜ダイアモンド層やＤＬＣ（Diamond Like Carbon）層を設けても良い。
【００２４】
この上に第１の絶縁層５０３を形成する。第１の絶縁層の熱伝導率は１０Wm-1K-1未満である材料を用いる。このような材料として、酸化シリコン膜や窒化シリコン膜などを選択することができるが、好ましくは酸化窒化シリコン膜で形成すると良い。酸化窒化シリコン膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料ガスとして作製する。この原料ガスにＯ2を添加しても良い。作製条件は限定されないが、この第１の絶縁膜としての酸化窒化シリコン膜は膜厚を５０〜５００nmとし、含有酸素濃度を５５atomic％以上７０atomic％以下とし、かつ、含有窒素濃度を１atomic％以上２０atomic％以下となるようにする。このような組成として酸化窒化シリコン膜の内部応力が低減すると共に固定電荷密度が減少する。
【００２５】
第１の絶縁膜５０３は、図２（Ｂ）に示すようにエッチングして島状またはストライプ状に形成する。エッチングはフッ化水素（ＨＦ）やフッ化水素アンモニウム（ＮＨ4ＨＦ2）を含む溶液で行う。島状に形成した第１の絶縁膜５０４、５０５の大きさは適宣決定されるものである。その大きさは用途によるものであるが、例えばＴＦＴの大きさに合わせて０．３５×０．３５μm2（チャネル長×チャネル幅）としたサブミクロンサイズとしても良いし、８×８μm2、８×２００μm2または１２×４００μm2などとすることができる。少なくともＴＦＴのチャネル形成領域の位置と大きさに合わせて第１の絶縁層５０４、５０５を形成することにより、この上に形成される結晶質半導体膜の一つの結晶粒でチャネル形成領域を形成することが可能となる。また、第１の絶縁層５０４、５０５の端面における側壁の角度は、ガラス基板５０１の主表面に対して、１０°以上４０°未満となるようにテーパー状にエッチングしてこの上に積層させる膜のステップカバレージを確保する。このように作製した熱伝導層５０２と第1の絶縁膜５０３、５０４を、本明細書では下地層と呼ぶ。
【００２６】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体膜５０６を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００２７】
そして、レーザーアニール法を使用して非晶質半導体膜５０６を結晶化させる。結晶化の方法は、その他にラピットサーマルアニール法（ＲＴＡ法）を適用することもできる。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。結晶化の工程ではまず、非晶質半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atomic％以下にしておく。
【００２８】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザー、またはＹＡＧレーザーなどの固体レーザーをその光源とする。図２２はこのようなレーザーアニール装置の構成を示す図である。レーザー光発生装置２１０１にはエキシマレーザーやアルゴンレーザーなどを適用する。レーザー光発生装置２１０１から発せられたレーザービームはビームエキスパンダー２１０２、２１０３によりレーザービームを一方向に広げ、ミラー２１０４によって反射したレーザービームは、シリンドリカルレンズアレイ２１０５で分割され、シリンドリカルレンズ２１０６、２１０７によって、線幅１００〜１０００μｍの線状ビームにして、試料面に照射領域２１１０を形成するように照射する。基板２１０８はＸ方向、Ｙ方向、θ方向に動作可能なステージ２１０９に保持される。そして、照射領域２１１０に対し、ステージ２１０９を動かすことにより、基板２１０８の全面に渡ってレーザーアニールを施すことができる。このとき、基板２１０８は大気雰囲気中に保持しても良いし、図２３で示すような反応室を設け、減圧下または不活性ガス雰囲気中に保持して結晶化を行っても良い。
【００２９】
図２３は図２２で説明したレーザーアニール装置の基板保持方法に関する一実施形態を説明する図である。ステージ２１０９に保持された基板２１０８は反応室２２０６に設置される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることが出来、ステージ２１０９はガイドレール２２０７に沿って反応室内を移動することができる。レーザー光は基板２１０８の上面に設けられた図示されていない石英製の窓から入射する。このような構成にすると、ステージ２１０９に設けた加熱手段（図示せず）によって基板２１０８を３００〜５００℃まで加熱することが可能である。また、図２３ではこの反応室２２０６にトランスファー室２２０１、中間室２２０２、ロード・アンロード室２２０３が接続し、仕切弁２２０８、２２０９で分離されている。
ロード・アンロード室２２０３には複数の基板を保持することが可能なカセット２２０４が設置され、トランスファー室２２０１に設けられた搬送ロボット２２０５により基板が搬送される。基板２１０８'は搬送中の基板を表す。こうのうような構成とすることによりレーザーアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００３０】
レーザーアニール条件は実施者が適宣選択するものであるが、例えば、エキシマレーザーのパルス発振周波数３０Hzとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線幅１００〜１０００μm、例えば線幅４００μmの線状ビームを基板全面に渡って照射する。この線幅は島状に形成した第1の絶縁膜よりも大きいので、１パルスの線状ビームの照射で第1の絶縁膜上の非晶質シリコン層を結晶化させることもできる。または、線状ビームを走査しながら複数回照射しても良い。この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行うと良い。レーザービームの形状は面状としても同様に処理することができる。
【００３１】
エキシマレーザーのパルス発振周波数を３０Hzとすると、そのパルス幅は数nsec（ナノ秒）〜数十nsec、例えば３０nsec程度であるので、非晶質シリコン膜にパルス状の線状レーザービームを照射すると、瞬時に加熱され、加熱時間よりも遥かに長い時間冷却されることになる。この時、図２（Ｄ）に示すように第１の絶縁膜が形成されている領域を領域Ａ、それ以外の領域を領域Ｂとすると、領域Ａは第１の絶縁膜が形成されている分体積が増えるため、領域Ｂと比べレーザービームの照射による温度上昇が低くなる。一方、レーザービームの照射が終わった直後からは、熱伝導層５０２を通して熱が拡散するので、領域Ｂの方が急激に冷却される。
【００３２】
連続発光型のエキシマレーザーをレーザー発生装置２１０１に使用する場合には、同様の光学系を使用する。例えば、出力１０００Ｗの連続発光エキシマレーザーを使用すると、光学系にて４００μm×１２５mmの線状ビームにして０．１〜１０m/secの走査速度で基板全面をスキャンすれば良い。
【００３３】
レーザーアニール法では、照射するレーザービームの条件を最適なものとすることにより、結晶核の発生密度と、その結晶核からの結晶成長を制御している。
領域Ａは加熱と冷却の温度変化が比較的おだやかなものとなるため、領域Ａにある半導体膜５０８はその中心から結晶粒が成長し、第１の絶縁層５０４、５０５上のほぼ全面に渡って単一の結晶粒を成長させることができる。一方、領域Ｂは急激に冷却されることにより、領域Ｂにある半導体膜５０７は小さな結晶粒しか成長しないので、複数の結晶粒が集合した構造となる。このようにして、結晶粒の位置を制御した結晶質半導体膜を形成することができる。
【００３４】
その後、形成された結晶質半導体膜の領域Ａ上にフォトレジストパターンを形成し、ドライエッチングによって領域Ｂの結晶質シリコン膜を選択的に除去して、島状半導体層５０９、５１０を形成しても良い。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。このようにして作製された島状半導体層５０９、５１０には１０16〜１０18/cm3の欠陥準位が残留するため、水素雰囲気中、または１〜３％の水素を含む窒素雰囲気中、または、プラズマ化して生成された水素を含む雰囲気中で３００〜４５０℃の温度で加熱処理して水素化の工程を実施すると良い。この水素化の工程によって、０．０１〜０．１atomic％程度の水素が島状半導体層５０９、５１０に添加される。このようにして、島状半導体層５０９、５１０は単一の結晶粒で形成され、実質的に単結晶と同等であるため、この部分にＴＦＴなどの素子を形成すると単結晶シリコン基板に形成されるＭＯＳトランジスタに匹敵する特性を得ることができる。
【００３５】
[実施形態２]
図３に示す実施形態は、実施形態１と同様に基板５０１上に熱伝導層５０２を形成し、第１の絶縁層５０４、５０５を形成する。その後、熱伝導層および第１の絶縁層上に第２の絶縁層５１１を形成する。第２の絶縁層は第１の絶縁層と同様に酸化窒化シリコン膜で形成すると良い。第２の絶縁層５１１上には実施形態１と同様な手順により、島状半導体層５０９、５１０を形成する。
【００３６】
第２の絶縁層５１１はその膜厚を変化させることで、半導体膜から基板への熱が拡散する速度を制御することができる。また、熱伝導層として用いる材料の種類やその作製条件にもよるが、窒化アルミニウムなどは内部応力が比較的大きいので、その影響で半導体膜との界面で歪みが発生し、これが結晶化に悪影響を及ぼす場合もあるが、図３に示すように内部応力が小さい酸化窒化シリコン膜を形成しておくと、そのような悪影響を緩和させることができる。この場合、第２の絶縁層の厚さは５〜１００nmとすれば良い。
【００３７】
[実施形態３]
ＴＦＴの活性層とする結晶質半導体膜の作製方法は、レーザーアニール法のみに限定されるものでなく、レーザーアニール法と熱アニール法を併用しても良い。例えば、図２（Ｃ）の状態の非晶質構造を有する半導体膜５０６（非晶質シリコン膜）が形成された基板をファーネスアニール炉を用い６００〜６７０℃で４〜１２時間程度加熱して結晶化させ、その後実施形態１で説明したレーザーアニール法で処理しても同様な効果が得られる。その他に熱アニール法による結晶化は、特開平７−１３０６５２号公報で開示される触媒元素を用いる結晶化法にも応用することができる。
【００３８】
図４（Ａ）で示すように、実施形態１と同様にして、ガラス基板５０１上に熱伝導層５０２、第１の絶縁層５０４、５０５を形成する。さらに、実施形態２と同様に第２の絶縁層５１１を形成しても良いし、この層は省略しても良い。そしてプラズマＣＶＤ法やスパッタ法などで非晶質半導体膜５０６を２５〜８０nmの厚さで形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ppmの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層５１２を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層５１１は、スピンコート法の他にスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００３９】
第１の絶縁層５０４、５０５が選択的に形成されることによって非晶質半導体膜５０６の表面に凹凸が形成される。触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層５１２を形成した場合、触媒元素を含有する層５１２の厚さは一様ではなく、相対的に第１の絶縁層が形成されない凹の領域が厚くなる。その結果、次の熱アニールの工程で半導体膜中に拡散する触媒元素の濃度も多くなる。
【００４０】
そして、図４（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atomic％以下にする。
そして、ファーネスアニール炉を用い、窒素雰囲気中において５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜を得ることができる。しかし、ここまでの工程で熱アニールによって作製された結晶質半導体膜５１３は、透過型電子顕微鏡などで微視的に観察すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランダムなものである。また、ラマン分光法で観測すると局所的に非晶質領域が残存していることが観察されることがある。
【００４１】
このような結晶質半導体膜５１３の結晶粒を所定の位置に形成できるように制御し、また大粒形化を目的として、レーザーアニール法をこの段階で実施すると有効である。レーザーアニール法では結晶質半導体膜５１３を一旦溶融状態にしてから再結晶化させるため、上記目的を達成することができる。例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ率を８０〜９８％として照射する。この時、図４（Ｃ）に示すように、第１の絶縁層５０４、５０５が形成されている領域Ａとそれ以外の領域Ｂとでは、前述のようにレーザービームの照射により加熱される最高温度と、照射後の冷却速度がことなることにより、領域Ａでは大きな結晶粒が成長しやすくなる一方で、領域Ｂは急激に冷却されることにより、小さな結晶粒しか成長しない。このようにして、大粒形の位置を制御した結晶質半導体膜を形成することができる。
【００４２】
このようにして、第１の絶縁層上に形成された作製された結晶質半導体膜５１４は、その領域上でほぼ単一の結晶粒を形成させることができる。それ以外の結晶質半導体膜５１５は相対的に小さく、大きさもランダム結晶粒が形成される領域である。しかし、この状態で結晶質半導体膜５１４、５１５の表面に残存する触媒元素の濃度は３×１０10〜２×１０11atoms/cm2である。
【００４３】
そこで、特開平１０−２４７７３５号公報で開示されているゲッタリングの工程を行っても良い。このゲッタリングの工程により結晶質シリコン膜中の触媒元素の濃度を１×１０17atoms/cm3以下、好ましくは１×１０16atoms/cm3にまで低減させることができる。まず、図４（Ｄ）に示すように、結晶質半導体膜５１４、５１５の表面にマスク絶縁膜膜５１６を１５０nmの厚さに形成し、パターニングにより開口部５１７を形成し、結晶質シリコン膜を露出させる。そして、リンを添加する工程を実施して、結晶質シリコン膜にリン含有領域５１８を設ける。
この状態で、図４（Ｅ）に示すように、窒素雰囲気中で５００〜８００℃（好ましくは５００〜５５０℃）、５〜２４時間、例えば５２５℃、１２時間の熱処理を行うと、リン含有領域５１８がゲッタリングサイトとして働き、結晶質シリコン膜５１４、５１５に残存している触媒元素をリン含有領域５１８に偏析させることができる。そして、マスク絶縁膜膜５１６とリン含有領域５１８を除去し、図４（Ｆ）に示すように島状半導体層５１９、５２０を形成することにより、結晶化の工程で使用した触媒元素の濃度を１×１０17atoms/cm3以下にまで低減された結晶質シリコン膜を得ることができる。
【００４４】
このようにして、触媒元素を添加して熱アニール法により作製した結晶質シリコン膜に対し、本発明のレーザーアニール法による結晶化の工程を実施すると、実施形態１において示したレーザーアニール法のみの結晶化の工程と比較して、さらに結晶粒の大きな結晶質半導体膜を得ることがでる。しかし、作製された島状半導体層５１９、５２０には１０16〜１０18/cm3の欠陥準位が残留するため、水素雰囲気中、または１〜３％の水素を含む窒素雰囲気中、または、プラズマ化して生成された水素を含む雰囲気中で３００〜４５０℃の温度で加熱処理して水素化の工程を実施することによって欠陥密度を１０16/cm3以下にすることができる。この水素化の工程によって、０．０１〜０．１atomic％程度の水素が島状半導体層５１９、５２０に添加される。
【００４５】
【実施例】
［実施例１］
本実施例では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴでなるＣＭＯＳ回路の作製工程を図５と図６を用いて説明する。
【００４６】
図５（Ａ）において、基板１０１にはコーニング社の#７０５９ガラスや#１７３７ガラス基板などに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。そして、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておくと後の工程において基板の収縮による変形を低減できる。この基板１０１のＴＦＴを形成する表面に、透光性と絶縁性を有する熱伝導層１０２を少なくとも１層形成する。ここでは、酸化窒化アルミニウム（ＡｌＮxＯ1-x：０．０２≦ｘ≦０．５）を５０〜５００nmの厚さで形成する。その他にＳｉ、Ｎ、Ｏ、Ｍ（ＭはＡｌ、Ｙ、Ｌａ、Ｇｄ、Ｄｙ、Ｎｄ、Ｓｍ、Ｅｒから選ばれた少なくとも１つの元素）、例えばＡｌＳｉＯＮ、ＬａＳｉＯＮなどで形成しても良い。このような熱伝導層はスパッタ法で形成することができる。所望の組成のターゲットを用い、アルゴン（Ａｒ）や窒素などの不活性ガスを用いてスパッタすることにより形成できる。また、熱伝導度が１０００Wm-1K-1に達する薄膜ダイアモンド層やＤＬＣ（Diamond Like Carbon）層を設けても良い。
【００４７】
そして、この上にプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏから作製する酸化窒化シリコン膜を５０〜５００nmの厚さで形成し、フッ化水素（ＨＦ）やフッ化水素アンモニウム（ＮＨ4ＨＦ2）を含む溶液で部分的にエッチングして、島状に第１の絶縁膜１０３、１０４を形成する。この第１の絶縁膜の含有酸素濃度は５５atomic％以上７０atomic％以下とし、かつ、含有窒素濃度１atomic％以上２０atomic％以下となるようにする。このような組成とすることにより、膜中の固定電荷密度を低減させ、さらに膜を緻密化できる。
【００４８】
島状に形成した第１の絶縁膜１０３、１０４の大きさは、後の工程で活性層とすべく形成する島状半導体層の大きさと同じかそれよりも若干大きく形成する。
もしくは、ＴＦＴのチャネル形成領域の大きさと同じか若干大きくする。島状半導体層の大きさは要求されるＴＦＴの特性に応じて適宣決められるものであるが、例えば、２０μm×８μm（チャネル長方向の長さ×チャネル幅方向の長さ）としても良いし、２８μm×３０μm、４５μm×６３μmなど様々な大きさで形成される。従って、第１の絶縁膜１０３、１０４の外寸は、それぞれの島状半導体層の大きさに合わせて、同じ大きさかそれよりも１〜２０％程度大きくする。また、第１の絶縁膜１０３、１０４の端面における側壁の角度は、ガラス基板の主表面に対して、１０度以上４０度未満となるようにテーパーエッチングしてこの上に積層させる膜のステップかバレージを確保する。
【００４９】
さらに、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏから作製する酸化窒化シリコン膜から成る第２の絶縁層１０５を形成する。酸化窒化シリコン膜の組成は、含有酸素濃度が５５atomic％以上６５atomic％以下であり、かつ、含有窒素濃度が１atomic％以上２０atomic％以下として、内部応力を低減させておき、この上に形成する半導体層に直接ストレスが及ばないようにする。第２の絶縁膜は１０〜２００nm（好ましくは２０〜１００nm）の厚さで形成する。第２の絶縁層は実施形態１で示すように省略することもできる。
【００５０】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地層のうち第２の絶縁層と非晶質半導体層とは両者を連続形成しても良い。
【００５１】
そして、実施形態１〜３に記載したいずれかの方法を選択し、結晶質半導体膜（ここでは結晶質シリコン膜）を形成し、エッチング処理をして島状半導体層１０７、１０８ａを形成する。エッチング処理はドライエッチング法で行い、ＣＦ4とＯ2の混合ガスを用いた。島状半導体層１０７、１０８ａはそれぞれ単一の結晶粒から成るものであり、エッチングによりパターン形成したものは実質的に単結晶とみなすことができた。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１０９を形成する。例えば、プラズマＣＶＤ法による場合、オルトケイ酸テトラエチル（Tetraethyl Ortho silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ、１００〜１５０nm代表的には１３０nmの厚さに形成する。
【００５２】
図７（Ａ）は図５（Ａ）における上面図を示している。図７（Ａ）では、マスク層と第１および第２の絶縁膜は省略して表している。島状半導体層１０７、１０８ｂは、島状にパターン形成された第１の絶縁膜１０３、１０４にそれぞれ重なるようにして設けられている。図７（Ａ）において、Ａ−Ａ'断面が図５（Ａ）における断面構造に対応している。
【００５３】
そして図５（Ｂ）に示すように、フォトレジストマスク１１０を設け、ｎチャネル型ＴＦＴを形成する島状半導体層１０８ａにしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素を添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。ここではイオンドープ法でジボラン（Ｂ2Ｈ6）を用いホウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（Ｂ）を添加した半導体層１０８ｂはｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することができる。
【００５４】
ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０８ｂに選択的に添加する。半導体に対してｎ型を付与する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）など周期律表第１５族の元素が知られている。フォトレジストマスク１１１を形成し、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成される不純物領域１１２におけるリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とする（図５（Ｃ））。本明細書中では、不純物領域１１２に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００５５】
次に、マスク層１０９を純水で希釈したフッ酸などのエッチング液により除去した。そして、図５（Ｂ）と（Ｃ）で島状半導体層１０８ｂに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中において５００〜６００℃で１〜４時間の熱アニールや、他の手法としてレーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、エキシマレーザー光を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ率を８０〜９８％として、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００５６】
ゲート絶縁膜１１３はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。例えば、１２０nmの厚さで、第１の絶縁膜と同じ酸化窒化シリコン膜で形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでさらに良い。ゲート絶縁膜は、このような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図５（Ｄ））。
【００５７】
図５（Ｅ）に示すように、ゲート絶縁膜上にゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施形態では、導電性の窒化物金属膜から成る導電層（Ａ）１１４と金属膜から成る導電層（Ｂ）１１５とを積層した構造とした。導電層（Ｂ）１１５はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１４は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１４はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１５は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ppm以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ppm以下とすることで２０μΩcm以下の比抵抗値を実現することができる。
【００５８】
導電層（Ａ）１１４は１０〜５０nm（好ましくは２０〜３０nm）とし、導電層（Ｂ）１１５は２００〜４００nm（好ましくは２５０〜３５０nm）とすれば良い。本実施例では、導電層（Ａ）１１４に３０nmの厚さのＴａＮ膜を、導電層（Ｂ）１１５には３５０nmのＴａ膜を用い、いずれもスパッタ法で形成した。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜した。ＴａはスパッタガスにＡｒを用いた。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。尚、図示しないが、導電層（Ａ）１１４の下に２〜２０nm程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１１３に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい。
【００５９】
次に、所定のパターンのフォトレジストマスクを形成し、導電層（Ａ）１１４と導電層（Ｂ）１１５とを一括でエッチングしてゲート電極１１６、１１７を形成する。例えば、ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で行うことができる。ゲート電極１１６、１１７は、導電層（Ａ）から成る１１６ａ、１１７ａと、導電層（Ｂ）から成る１１６ｂ、１１７ｂとが一体として形成されている。この時、ｎチャネル型ＴＦＴに設けるのゲート電極１１７は不純物領域１１２の一部と、ゲート絶縁膜１１３を介して重なるように形成する。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である（図６（Ａ））。
【００６０】
図７（Ｂ）は図６（Ａ）における上面図を示している。図７（Ｂ）では、ゲート絶縁膜と第１および第２の絶縁膜とは省略して表している。島状半導体層１０７、１０８ｂ上にゲート絶縁膜を介して設けられるゲート電極１１６、１１７は、ゲート配線１２８に接続する。図７（Ｂ）において、Ａ−Ａ'断面が図６（Ａ）における断面構造に対応している。
【００６１】
次いで、ｐチャネル型ＴＦＴを形成する島状半導体層１０７にソース領域およびドレイン領域とする不純物領域１１９を形成する。ここでは、ゲート電極１１６をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０８ｂはフォトレジストマスク１１８で被覆しておく。そして、不純物領域１１９はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図６（Ｂ））。本明細書中では、ここで形成された不純物領域１３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。
【００６２】
次に、ｎチャネル型ＴＦＴを形成する島状半導体層１０８ｂにソース領域またはドレイン領域を形成する不純物領域１２１の形成を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms/cm3とした（図６（Ｃ））。本明細書中では、ここで形成された不純物領域１２１に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。不純物領域１１９にも同時にリン（Ｐ）が添加されるが、既に前の工程で添加されたボロン（Ｂ）濃度と比較して不純物領域１１７に添加されたリン（Ｐ）濃度はその１／２〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。
【００６３】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。アニール処理は酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
また、アニール処理の前に、５０〜２００nmの厚さの保護絶縁層１２２を酸化窒化シリコン膜や酸化シリコン膜などで形成すると良い。酸化窒化シリコン膜は表１のいずれの条件でも形成できるが、その他にも、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCMとして反応圧力１６０Pa、基板温度３２５℃、放電電力密度０．１W/cm2で形成すると良い（図６（Ｄ））。
【００６４】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６５】
活性化および水素化の工程が終了したら、保護絶縁層上にさらに酸化窒化シリコン膜または酸化シリコン膜を積層させ、層間絶縁層１２３を形成する。酸化窒化シリコン膜は保護絶縁層１１９と同様にしてＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCMとして反応圧力１６０Pa、基板温度３２５℃とし、放電電力密度を０．１５W/cm2として、５００〜１５００nm（好ましくは６００〜８００nm）の厚さで形成する。そして、層間絶縁層１２３および保護絶縁層１２２ＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１２４、１２５と、ドレイン配線１２６を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の積層膜とした。
【００６６】
次に、パッシベーション膜１２７として、窒化シリコン膜または酸化窒化シリコン膜を５０〜５００nm（代表的には１００〜３００nm）の厚さで形成する。さらに、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により層間絶縁層１２３および保護絶縁層１２２に存在する水素を島状半導体層１０７、１０８ｂに拡散させ水素化をすることもできる。いずれにしても、島状半導体層１０７、１０８ｂ中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった。
【００６７】
こうして図６（Ｅ）に示すように、基板１０１上に、ｎチャネル型ＴＦＴ１５１とｐチャネル型ＴＦＴ１５０とを完成させることができた。ｐチャネル型ＴＦＴ１５０には、島状半導体層１０７にチャネル形成領域１５２、ソース領域１５３、ドレイン領域１５４を有している。ｎチャネル型ＴＦＴ１５１には、島状半導体層１０８にチャネル形成領域１５５、ゲート電極１１７と重なるＬＤＤ領域１５６（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域１５７、ドレイン領域１５８を有している。このＬov領域のチャネル長方向の長さは、チャネル長３〜８μmに対して、０．５〜３．０μm（好ましくは１．０〜１．５μm）とした。図２ではそれぞれのＴＦＴをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００６８】
図７（Ｃ）は図６（Ｅ）における上面図を示している。ソース配線１２４、１２５は、図示していない層間絶縁層１２３、保護絶縁層１２２に設けられたコンタクトホールによって島状半導体層１０７、１０８ｂと接触している。図７（Ｃ）において、Ａ−Ａ'断面が図６（Ｅ）における断面構造に対応している。
【００６９】
このようにして作製されたｐチャネル型ＴＦＴ１５０とｎチャネル型ＴＦＴ１５１とは、チャネル形成領域が単一の結晶粒、即ち単結晶で形成されている。その結果、ＴＦＴの動作時における電流輸送特性は、粒界のポテンシャルやトラップの影響を受けることがないので、単結晶シリコン基板に作製したＭＯＳトランジスタに匹敵する特性を得ることができる。また、このようなＴＦＴを用いてシフトレジスタ回路、バッファ回路、Ｄ／Ａコンバータ回路、レベルシフタ回路、マルチプレクサ回路などを形成することができる。これらの回路を適宣組み合わせることにより、液晶表示装置やＥＬ表示装置、および密着型イメージセンサなどガラス基板上に作製される半導体装置を形成することができる。
【００７０】
[実施例２]
本実施例は図８を用い、実施例１で作製したＴＦＴに対し、下地層を異なる形態で作製するものについて説明する。図８で示すＴＦＴ断面構造は、実施例１の作製手順に従って形成されるものであり、ここでは、実施例１との差異について示す。
【００７１】
図８（Ａ）は、熱伝導層１０２、選択的に形成された第１の絶縁層１０３、１０４上に、ＳｉＨ4、Ｎ2Ｏ、ＮＨ3からプラズマＣＶＤ法で作製した酸化窒化シリコン膜から成る絶縁層１３３を設ける。この酸化窒化シリコン膜は、含有酸素濃度が２０atomic％以上３０atomic％以下であり、かつ、含有窒素濃度が２０atomic％以上３０atomic％以下である酸化窒化シリコン膜であり、酸素の含有量と窒素の含有量をほぼ同等として形成する。その結果、窒化シリコン膜よりも内部応力を低減させ、かつ、アルカリ金属元素のブロッキング性をもたせることができる。さらにこの上に第２の絶縁層５１１を形成する。第１の絶縁層１０３、１０４の厚さ５０〜５００nmに対し、絶縁層１３３は５０〜２００nmの厚さで形成する。第３の絶縁層は応力を緩和する作用があり、その結果、ＴＦＴのしきい値電圧やS値の変動を抑える効果がある。
【００７２】
図８（Ｂ）は第１の絶縁層１３４、１３５の大きさが島状半導体層１０７、１０８よりも相対的に小さくしたものである。第１の絶縁層上における結晶粒は大粒形化するが、このときチャネル形成領域１５２、１５５をこの部分に位置させると、チャネル形成領域内に結晶粒界を無くすことも可能である。
【００７３】
図８（Ｃ）において、ガラス基板１３６のＴＦＴを形成する表面に溝が形成されている。溝の深さは５０〜５００nmとし、このような溝加工は所定のパターンでフォトレジストマスクをガラス基板表面に形成しておき、フッ化水素（ＨＦ）を含む水溶液でエッチングすることにより容易に形成できる。そして、溝が形成された表面に熱伝導層を形成する。熱伝導層１３７の厚さは５０〜５００nmとする。その上に第１の絶縁層を５００〜２０００nmの厚さで形成する。その後、ＣＭＰ（Chemical-Mechanical Polishing：化学的・機械的ポリッシング）法を用いて表面を平坦化する。例えば、深さ２００nmの溝が形成されている表面に、熱伝導層１３７を１００nmの厚さで形成し、第１の絶縁層を１０００nmの厚さで形成する。その後、ＣＭＰ法を用いて平坦化することにより、第１の絶縁層１３８の厚さは溝が形成されている部分で５００nm、溝が形成されていない部分で３００nmとすることができる。第２の絶縁膜に用いる酸化窒化シリコン膜に対するＣＭＰの研磨剤には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いる。このようにして平坦化された表面上に、実施形態１と同様にしてＴＦＴを作製する。
【００７４】
図８（Ｄ）は、ｎチャネル型ＴＦＴ１５１とｐチャネル型ＴＦＴ１５０とを、第１の絶縁層１４０上に形成した一つの島状半導体層１４３に形成した例を示す。それぞれのＴＦＴを作製する工程は同一であり、使用するフォトマスクのレイアウトパターンを変更することで、図８（Ｄ）の構造を完成させることができる。実施例１における図６（Ｄ）と同様に、ｐチャネル型ＴＦＴ１５０には、チャネル形成領域１５２、ソース領域１５３、ドレイン領域１５４を有している。ｎチャネル型ＴＦＴ１５１には、チャネル形成領域１５５、ゲート電極１５７と重なるＬＤＤ領域１５６、ソース領域１５７、ドレイン領域１５８を有している。
図６〜図８ではそれぞれのＴＦＴをシングルゲート構造とする例を示したが、ゲート電極の構造はこの他にダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。このように２つのＴＦＴを近接させることにより、ＴＦＴの特性バラツキを低減させることが可能であり、また、集積度を向上させることができる。
【００７５】
[実施例３]
本実施形態を図２７と図２８を用い、実施例１とは異なる構造のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴでなるＣＭＯＳ回路の作製工程を示す。ここでの工程順および作製条件の許容される範囲は実施例１に従う。
【００７６】
図２７（Ａ）に示すように、実施例１と同様に、ガラス基板１５０１上に第１の絶縁膜１５０２、第２の絶縁膜１５０３〜１５０５、第３の絶縁膜１５０６を形成する。パターン形成されている第２の絶縁膜のサイズに限定はないが、後の工程で４５μm×６５μm（チャネル長方向の長さ×チャネル幅方向の長さ）の島状半導体層を形成するために、例えば、第２の絶縁膜１５０４のサイズは５０μm×７０μmで形成する。そしてこの上に非晶質シリコン膜１５０７ａを形成する。
【００７７】
次に、図２７（Ｂ）に示すように実施形態１で説明したレーザーアニール法を用いて結晶質シリコン膜１５０７ｂを形成する。第２の絶縁膜上において、結晶粒径は数μｍのサイズで成長するが、必ずしも単一の結晶粒である必要はなく、複数の結晶粒が存在しても構わない。
【００７８】
そして、図２７（Ｃ）に示すように、第２の絶縁膜１５０４上に第３の絶縁膜１５０６を介して４５μｍ×６５μｍの島状半導体層１５０８を形成する。そしてマスク層１５０９を形成する。図６（Ｄ）から図７（Ｆ）で示す工程は、この島状半導体層１５０８を活性層としてｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを形成し、ＣＭＯＳ回路を形成する工程を説明するものである。
【００７９】
図２７（Ｄ）はチャネルドープの工程であり、レジストマスク１５１０を設け、ｎチャネル型ＴＦＴを形成する領域にイオンドープ法でボロン（Ｂ）を添加する。図２７（Ｅ）では、レジストマスク１５１１を設け、ｎチャネル型ＴＦＴのＬＤＤ領域とするｎ-不純物領域１５１２を形成する。そして、図２７（Ｆ）で示すように、マスク層１５０９を除去してレーザー活性化の処理を行い、ゲート絶縁膜１５１３を形成する。
【００８０】
図２８（Ａ）において、ゲート絶縁膜上に導電層（Ａ）１５１４、導電層（Ｂ）１５１５をスパッタ法で形成する。これらの導電層の好ましい組み合わせは、導電層（Ａ）をＴａＮとし、導電層（Ｂ）をＴａとする組み合わせ、または導電層（Ａ）をＷＮとし、導電層（Ｂ）をＷで形成する組み合わせである。そして、図２８（Ｂ）に示すようにゲート電極１５１６、１５１７を形成する。ゲート電極１５１６、１５１７は、導電層（Ａ）から成る１５１６ａ、１５１７ａと導電層（Ｂ）から成る１５１６ｂ、１５１７ｂで構成される。
【００８１】
そして、これらのゲート電極をマスクとして、イオンドープ法により不純物元素を添加して自己整合的にソース領域およびドレイン領域を形成する。図２８（Ｃ）はｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成する工程であり、ｐ型を付与する不純物元素をイオンドープ法で添加して、ｐ+不純物領域１５１９を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク１５１８で覆っておく。図２８（Ｄ）はｎチャネル型ＴＦＴのソース領域およびドレイン領域を形成する工程であり、ｎ型を付与する不純物元素をイオンドープ法で添加して、ｎ+不純物領域１５２１を形成する。不純物領域１５１９にも同時にリン（Ｐ）が添加されるが、既に前の工程で添加されたボロン（Ｂ）濃度と比較して不純物領域１５２０に添加されたリン（Ｐ）濃度はその１／２〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。
【００８２】
その後、図２８（Ｅ）に示すように保護絶縁層１５２２を形成し、活性化工程および水素化工程を実施する。活性化および水素化の工程が終了したら、保護絶縁層上にさらに酸化窒化シリコン膜または酸化シリコン膜を積層させ、層間絶縁層１５２３を形成する。そして、層間絶縁層１５２３および保護絶縁層１５２２ＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１５２４、１５２５と、ドレイン配線１５２６を形成する。次に、パッシベーション膜１５２７として、窒化シリコン膜または酸化窒化シリコン膜を５０〜５００nm（代表的には１００〜３００nm）の厚さで形成する。さらに、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。
【００８３】
こうして基板１５０１上に、ｎチャネル型ＴＦＴ１５５１とｐチャネル型ＴＦＴ１５５０とを完成させることができる。ｐチャネル型ＴＦＴ１５５０にはチャネル形成領域１５５２、ソース領域１５５３、ドレイン領域１５５４を有している。ｎチャネル型ＴＦＴ１５５１はチャネル形成領域１５５５、ゲート電極１５１７と重なるＬＤＤ領域１５５６、ソース領域１５５７、ドレイン領域１５５８を有している。図２８ではそれぞれのＴＦＴをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００８４】
このようにして、一つの島状に形成された第２の絶縁層１５０４上に島状半導体層１５０８を形成し、その島状半導体層１５０８を用いて２つのＴＦＴを形成することもできる。このように２つのＴＦＴを近接させることにより、ＴＦＴの特性バラツキを低減させることが可能であり、また、集積度を向上させることができる。
【００８５】
[実施例４]
図９〜図１３を用い、画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。
【００８６】
図９（Ａ）において、基板２０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板２０１のＴＦＴを形成する表面に、熱伝導層２０２として、窒化アルミニウム（ＡｌＮ）を５０nmの厚さで形成する。その上に島状に加工した酸化窒化シリコン膜から成る第１の絶縁層２０３〜２０６を２００nmの厚さで形成する。さらにその上に酸化窒化シリコン膜から成る第２の絶縁層２０７を１００nmの厚さで形成した。このように、熱伝導層２０２と第１の絶縁層２０３〜２０６、および第２の絶縁層２０７を積層して下地層とした。
【００８７】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層２０８ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、第２の絶縁膜２０７と非晶質シリコン層２０８ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。第２の絶縁膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００８８】
そして、非晶質シリコン層２０８ａから結晶質シリコン膜２０８ｂを形成する。これは実施形態１で示したように、本発明のレーザーアニール法を適用する。
また、実施形態３で示した特開平７−１３０６５２号公報で開示された技術に従って、熱アニール法とレーザーアニール法を組み合わせて結晶性シリコン膜２０８ｂを形成しても良い。レーザーアニール法を用いる場合には、例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）をレーザー光発生装置として、図２１で示したレーザーアニール装置を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶性シリコン膜２０８ｂを得る（図９（Ｂ））。
【００８９】
そして、結晶質シリコン膜２０８ｂをエッチング処理して島状に分割し、島状半導体層２０９、２１０ａ〜２１２ａを形成し活性層とする。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００nmの厚さの酸化シリコン膜によるマスク層２１３を形成する。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガスを用い、２６６Paにおいて４００℃に加熱して酸化シリコン膜を形成する（図９（Ｃ））。
【００９０】
チャネルドープ工程は、フォトレジストマスク２１４を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２１０ａ〜２１２ａの全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms/cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層２１０ｂ〜２１２ｂはｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった（図９（Ｄ））。
【００９１】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層２１０ｂ、２１１ｂに選択的に添加する。あらかじめフォトレジストマスク２１５〜２１８を形成した。ここではリン（Ｐ）を添加するために、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域（ｎ-）２１９、２２０のリン（Ｐ）濃度は１×１０17〜５×１０19atoms/cm3のとする（図１０（Ａ））。また、不純物領域２２１は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。
【００９２】
次に、マスク層２１３をフッ酸などにより除去して、図９（Ｄ）と図１０（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中において５００〜６００℃で１〜４時間の熱アニールや、他の方法としてレーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。
本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。
尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００９３】
そして、ゲート絶縁膜２２２をプラズマＣＶＤ法またはスパッタ法を用いて４０〜１５０nmの厚さでシリコンを含む絶縁膜で形成する。例えば、ＳｉＨ4、Ｎ2Ｏ、Ｏ2を原料としてプラズマＣＶＤ法で作製される酸化窒化シリコン膜で形成する。（図１０（Ｂ））
【００９４】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（Ａ）２２３と金属膜から成る導電層（Ｂ）２２４とを積層させた。ここでは、Ｔａをターゲットとしたスパッタ法で導電層（Ｂ）２２４をタンタル（Ｔａ）で２５０nmの厚さに形成し、導電層（Ａ）２２３は窒化タンタル（ＴａＮ）で５０nmの厚さに形成した（図１０（Ｃ））。
【００９５】
次に、フォトレジストマスク２２５〜２２９を形成し、導電層（Ａ）２２３と導電層（Ｂ）２２４とを一括でエッチングしてゲート電極２３０〜２３３と容量配線２３４を形成する。ゲート電極２３０〜２３３と容量配線２３４は、導電層（Ａ）から成る２３０ａ〜２３４ａと、導電層（Ｂ）から成る２３０ｂ〜２３４ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極２３１、２３２は不純物領域２１９、２２０の一部と、ゲート絶縁膜２２２を介して重なるように形成する（図１０（Ｄ））。
【００９６】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２３０をマスクとして、自己整合的に不純物領域を形成する。ｎチャネル型ＴＦＴが形成される領域はフォトレジストマスク２３５で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域（ｐ+）２３４を１×１０21atoms/cm3の濃度で形成した（図１１（Ａ））。
【００９７】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク２３７〜２３９を形成し、ｎ型を付与する不純物元素を添加して不純物領域２４１〜２４４を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、不純物領域（ｎ+）２４１〜２４４の（Ｐ）濃度を５×１０20atoms/cm3とした（図１１（Ｂ））。不純物領域２４０には、既に前工程で添加されたボロン（Ｂ）が含まれているが、それに比して１／２〜１／３の濃度でリン（Ｐ）が添加されるので、添加されたリン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に何ら影響を与えることはなかった。
【００９８】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物添加の工程を行った。ここではゲート電極２３３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は５×１０16atoms/cm3とし、図９（Ａ）および図１０（Ａ）と図１０（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域（ｎ--）２４５、２４６のみが形成される（図１１（Ｃ））。
【００９９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
【０１００】
この熱アニールにおいて、ゲート電極２３０〜２３３と容量配線２３４形成するＴａ膜２３０ｂ〜２３４ｂは、表面から５〜８０nmの厚さでＴａＮから成る導電層（Ｃ）２３０ｃ〜２３４ｃが形成される。また、その他に導電層（Ｂ）２３０ｂ〜２３４ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極２３０〜２３４を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱アニールを行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１０１】
結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用し、その後実施形態３で説明したゲッタリングの工程を行わない場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１０（Ｂ）で形成した不純物領域（ｎ+）と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素を不純物領域２４０〜２４４に偏析させゲッタリングをすることができた。その結果不純物領域２４０〜２４４には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析する（図１１（Ｄ））。
【０１０２】
図１４（Ａ）および図１５（Ａ）は、図１１（Ｄ）におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１１（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ａ）および図１７（Ａ）の断面図に対応している。図１４および図１５の上面図はゲート絶縁膜を省略しているが、ここまでの工程で、第２の絶縁層２０３、２０４、２０６上に形成された島状半導体層２０９、２１０、２１２上にゲート電極２３０、２３１、２３３と容量配線２３４が図に示すように形成される。
【０１０３】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いずれにしても、第２の導電層の抵抗率は０．１〜１０μΩcm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）を積層形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）２４７とし、チタン（Ｔｉ）膜を導電層（Ｅ）２４８として形成した。導電層（Ｄ）２４７は２００〜４００nm（好ましくは２５０〜３５０nm）とすれば良く、導電層（Ｅ）２４８は５０〜２００（好ましくは１００〜１５０nm）で形成すれば良い（図１２（Ａ））。
【０１０４】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）２４８と導電層（Ｄ）２４７とをエッチング処理して、ゲート配線２４９、２５０と容量配線２５１を形成した。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができる。
【０１０５】
図１４（Ｂ）および図１５（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｂ）および図１７（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｂ）および図１５（Ｂ）において、ゲート配線２４９、２５０の一部は、ゲート電極２３０、２３１、２３３の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１６（Ｂ）および図１７（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
【０１０６】
第１の層間絶縁膜２５２は５００〜１５００nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成する。本実施例では、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCM、として反応圧力１６０Pa、基板温度３２５℃で放電電力密度０．１５W/cm2で形成する。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５３〜２５６と、ドレイン配線２５７〜２６０を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００nm、Ｔｉを含むアルミニウム膜３００nm、Ｔｉ膜１５０nmをスパッタ法で連続して形成した３層構造の積層膜とした。
【０１０７】
次に、パッシベーション膜２６１として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を５０〜５００nm（代表的には１００〜３００nm）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により第１の層間絶縁膜２５２に存在する水素を島状半導体層２０９、２１０ｂ〜２１２ｂに拡散させ水素化をすることもできる。いずれにしても、島状半導体層１０７、１０８ｂ中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった（図１２（Ｃ））。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜２６１に開口部を形成しておいても良い。
【０１０８】
図１４（Ｃ）および図１５（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１２（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１６（Ｃ）および図１７（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１４（Ｃ）と図１５（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層２０９、２１０、２１２の図示されていないソースおよびドレイン領域にソース配線２５３、２５４、２５６とドレイン配線２５７、２５８、２６０が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【０１０９】
その後、有機樹脂からなる第２の層間絶縁膜２６２を１．０〜１．５μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。そして、第２の層間絶縁膜２６２にドレイン配線２６０に達するコンタクトホールを形成し、画素電極２６３、２６４を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００nmの厚さにスパッタ法で形成する（図１３）。
【０１１０】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ３０１、第１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１１１】
駆動回路のｐチャネル型ＴＦＴ３０１には、島状半導体層２０９にチャネル形成領域３０６、ソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０２には、島状半導体層２１０にチャネル形成領域３０９、ゲート電極２３１と重なるＬＤＤ領域（Ｌov）３１０、ソース領域３１１、ドレイン領域３１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μm、好ましくは１．０〜１．５μmとした。第２のｎチャネル型ＴＦＴ３０３には、島状半導体層２１１にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲート電極と重ならないＬＤＤ領域であり、以降Ｌoff領域と記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μm、好ましくは０．５〜１．５μmである。画素ＴＦＴ３０４には、島状半導体層２１２にチャネル形成領域３１８、３１９、Ｌoff領域３２０〜３２３、ソースまたはドレイン領域３２４〜３２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μm、好ましくは１．５〜２．５μmである。さらに、容量配線２３４、２５１と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２６に接続し、ｎ型を付与する不純物元素が添加された半導体層３２７とから保持容量３０５が形成されている。図１２では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１１２】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、表示領域（画面サイズ）が４インチクラス以上の表示装置に適用することができる。そして、下地層を形成する第１の絶縁層２０３〜２０６上で選択的に形成された単結晶構造を有する結晶質シリコン膜を用いることにより、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は３００cm2/V・sec以上を実現することもできる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−０．５Ｖ以上−２．５Ｖ以下、電界効果移動度は２００cm2/V・sec以上を実現することもできる。
【０１１３】
[実施例５]
本実施例では、実施例４で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１９に示すように、図１３の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。
液晶材料には公知の液晶材料を用いれば良い。このようにして図１９に示すアクティブマトリクス型液晶表示装置が完成した。
【０１１４】
次に、このアクティブマトリクス型液晶表示装置の構成を、図２０の斜視図および図２１の上面図を用いて説明する。尚、図２０と図２１は、図９〜図１３と図１９の断面構造図と対応付けるため、共通の符号を用いている。また、図２１で示すＥ―Ｅ’に沿った断面構造は、図１３に示す画素マトリクス回路の断面図に対応している。
【０１１５】
図２０においてアクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部４０６と、走査信号駆動回路４０４と、画像信号駆動回路４０５で構成される。表示領域には画素ＴＦＴ３０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路４０４と、画像信号駆動回路４０５はそれぞれゲート配線２５０とソース配線２５６で画素ＴＦＴ３０４に接続している。また、ＦＰＣ（Flexible Print Circuit）７３１が外部入出力端子７３４に接続され、入力配線４０２、４０３でそれぞれの駆動回路に接続している。
【０１１６】
図２１は表示領域４０６のほぼ一画素分を示す上面図である。ゲート配線２５０は、図示されていないゲート絶縁膜を介してその下の半導体層２１２と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２６５はソース配線２５６とソース領域３２４とのコンタクト部、２６６はドレイン配線２６０とドレイン領域３２６とのコンタクト部、２６７はドレイン配線２６０と画素電極２６３のコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２６から延在する半導体層３２７とゲート絶縁膜を介して容量配線２３４、２５１が重なる領域で形成されている。
【０１１７】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例４で説明した構造と照らし合わせて説明したが、実施例４の構成に限定されるものでなく、実施形態１〜３で示した構成を実施例４に応用して完成させたアクティブマトリクス基板を用いても良い。いずれにしても、実施形態１で示した下地層を設けたアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【０１１８】
[実施例６]
図１８は液晶表示装置の入出力端子、表示領域、駆動回路の配置の一例を示す図である。画素部４０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０mmとなり、１８インチクラスの場合には４６０mmとなる。このような液晶表示装置を実現するには、ゲート配線を実施例３で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が１００μΩcmである場合には６インチクラスの画面サイズがほぼ限界となるが、３μΩcmである場合には２７インチクラスの画面サイズまで対応できる。
【０１１９】
表示領域４０６の周辺には走査信号駆動回路４０４と画像信号駆動回路４０５が設けられている。これらの駆動回路のゲート配線の長さも表示領域の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例４で示したようなアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子４０１から各駆動回路までを接続する入力配線４０２、４０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【０１２０】
一方、表示領域の画面サイズが０．９インチクラスの場合には、対角線の長さが２４mm程度となり、ＴＦＴをサブミクロンルールで作製すると周辺に設ける駆動回路を含めても３０×３０mm2以内に収まる。このような場合には、実施例４で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、ＴａやＷなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【０１２１】
このような構成の液晶表示装置は、実施形態１〜３で示した結晶化の方法を実施例４に応用して完成させたアクティブマトリクス基板を用いて完成させることができる。いずれにしても、実施形態１〜３で示した結晶化技術により完成したアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【０１２２】
[実施例７]
本実施例では、本発明をアクティブマトリクス型有機エレクトロルミネッセンス（有機ＥＬ）材料を用いた表示装置（有機ＥＬ表示装置）に適用した例を図２４で説明する。図２４（Ａ）はアクティブマトリクス型有機ＥＬ表示装置の回路図を示す。この有機ＥＬ表示装置は、基板上に設けられた表示領域１１、Ｘ方向周辺駆動回路１２、Ｙ方向周辺駆動回路１３から成る。この表示領域１１は、スイッチ用ＴＦＴ３３０、保持容量３３２、電流制御用ＴＦＴ３３１、有機ＥＬ素子３３３、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、１９ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどにより構成される。
【０１２３】
図２４（Ｂ）はほぼ一画素分の上面図を示している。スイッチ用ＴＦＴ３３０は図１３に示すｐチャネル型ＴＦＴ３０１と同様にして形成し、電流制御用ＴＦＴ３３１はｎチャネル型ＴＦＴ３０３と同様にして形成すると良い。
【０１２４】
ところで、ＴＦＴの上方に向かって光を発光させる動作モードの有機ＥＬ表示装置の場合、画素電極をＡｌなどの反射性の電極で形成することになる。ここでは、有機ＥＬ表示装置の画素領域の構成について示したが、実施例１と同様に画素領域の周辺に駆動回路を設けた周辺回路一体型のアクティブマトリクス型表示装置とすることもできる。そして、図示しないがカラーフィルターを設ければカラー表示をすることも可能である。いずれにしても、実施形態１で示した下地層を設けたアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型有機ＥＬ表示装置を作製することができる。
【０１２５】
[実施例８]
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置並びにＥＬ型表示装置は様々な電気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図２５に示す。
【０１２６】
図２５（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明のレーザーアニール法で作製される結晶質半導体膜を用いて作製されるＴＦＴは、表示装置２００３やその他の信号処理回路を形成することができる。
【０１２７】
図２５（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明のレーザーアニール法で作製される結晶質半導体膜を用いて作製されるＴＦＴは、表示装置２１０２やその他の信号制御回路に適用することができる。
【０１２８】
図２５（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明のレーザーアニール法で作製される結晶質半導体膜を用いて作製されるＴＦＴは、表示装置２２０５やその他の信号制御回路に適用することができる。
【０１２９】
図２５（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明のレーザーアニール法で作製される結晶質半導体膜を用いて作製されるＴＦＴは、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１３０】
図２５（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versatile Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明のレーザーアニール法で作製される結晶質半導体膜を用いて作製されるＴＦＴは、表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【０１３１】
図２５（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明のレーザーアニール法で作製される結晶質半導体膜を用いて作製されるＴＦＴは、表示装置２５０２やその他の信号制御回路に適用することができる。
【０１３２】
図２６（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２６（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明のレーザーアニール法で作製される結晶質半導体膜を用いて作製されるＴＦＴは、表示装置やその他の信号制御回路に適用することができる。
【０１３３】
なお、図２６（Ｃ）に、図２６（Ａ）および図２６（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図２６（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２６（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図２６（Ｄ）は図２６（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図２６（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１３４】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１〜３の結晶化技術を用い、実施例１〜７のどのような組み合わせから成る構成を用いても実現することができる。
【０１３５】
【発明の効果】
本発明の結晶化の技術を用いることにより、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製することができる。このような結晶質半導体膜の結晶粒の位置をＴＦＴのチャネル形成領域に合わせて形成することにより、単一の結晶粒で少なくとも該チャネル形成領域を形成することが可能となり、実質的に単結晶半導体膜で作製したＴＦＴと同等の特性を得ることができる。
【０１３６】
また、熱伝導層を透光性と絶縁性を有する材料で形成することにより、トップゲート型のＴＦＴにおいてバックチャネル側の寄生容量を無くすことが可能となり、透過型の液晶表示装置をはじめとして、ＥＬ型表示装置やイメージセンサなどのさまざまな半導体装置に適用することにより、該半導体装置の高性能化を図ることができる。
【図面の簡単な説明】
【図１】本発明の構成を説明する図。
【図２】本発明による結晶質半導体膜の作製工程を示す断面図。
【図３】本発明による結晶質半導体膜を示す断面図。
【図４】本発明による結晶質半導体膜の作製工程を示す断面図。
【図５】ＴＦＴの作製工程を示す断面図。
【図６】ＴＦＴの作製工程を示す断面図。
【図７】ＴＦＴの作製工程を示す上面図。
【図８】下地層の構成を説明する断面図。
【図９】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】画素ＴＦＴ、駆動回路のＴＦＴの断面図。
【図１４】駆動回路のＴＦＴの作製工程を示す上面図。
【図１５】画素ＴＦＴの作製工程を示す上面図。
【図１６】駆動回路のＴＦＴの作製工程を示す断面図。
【図１７】画素ＴＦＴの作製工程を示す断面図。
【図１８】液晶表示装置の入出力端子、配線、回路配置を説明する上面図。
【図１９】液晶表示装置の構造を示す断面図。
【図２０】液晶表示装置の構造を示す斜視図。
【図２１】画素部の画素を示す上面図。
【図２２】レーザーアニール装置の構成を示す図。
【図２３】レーザーアニール装置の反応室の構成を示す図。
【図２４】アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図２５】半導体装置の一例を示す図。
【図２６】投影型液晶表示装置の構成を示す図。
【図２７】ＴＦＴの作製工程を示す断面図。
【図２８】ＴＦＴの作製工程を示す断面図。
【図１】
0004578618.tif 000002
【図２】
0004578618.tif 000003
【図３】
0004578618.tif 000004
【図４】
0004578618.tif 000005
【図５】
0004578618.tif 000006
【図６】
0004578618.tif 000007
【図７】
0004578618.tif 000008
【図８】
0004578618.tif 000009
【図９】
0004578618.tif 000010
【図１０】
0004578618.tif 000011
【図１１】
0004578618.tif 000012
【図１２】
0004578618.tif 000013
【図１３】
0004578618.tif 000014
【図１４】
0004578618.tif 000015
【図１５】
0004578618.tif 000016
【図１６】
0004578618.tif 000017
【図１７】
0004578618.tif 000018
【図１８】
0004578618.tif 000019
【図１９】
0004578618.tif 000020
【図２０】
0004578618.tif 000021
【図２１】
0004578618.tif 000022
【図２２】
0004578618.tif 000023
【図２３】
0004578618.tif 000024
【図２４】
0004578618.tif 000025
【図２５】
0004578618.tif 000026
【図２６】
0004578618.tif 000027
【図２７】
0004578618.tif 000028
【図２８】
0004578618.tif 000029