(57)【特許請求の範囲】
【請求項１】
シリコン基板上に素子を形成する工程と、前記素子をパッケージする工程と、前記パッケージされた素子を空輸前に空輸時のエネルギー線の影響を防止するためにアニールする工程とを含み、前記パッケージする工程とアニールする工程とを連続で行い、前記アニールは、１４０〜３００℃で、１００〜２００時間実施され、前記素子は、ＣＣＤ又はＣＭＯＳイメージャであることを特徴とする半導体装置の製造方法。
【請求項２】
前記アニールは、素子及びパッケージに用いられる素材類の耐熱温度以下の範囲で実施されることを特徴とする請求項１の半導体装置の製造方法。
【請求項３】
前記アニールの前に、５０〜１４０℃の温度でパッケージの乾燥を行うことを特徴とする請求項１の半導体装置の製造方法。
【請求項４】
前記乾燥は、２０〜１２０分間実施されることを特徴とする請求項３の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。更に詳しくは、本発明は、輸送又は長期保存時の宇宙線による半導体装置中の素子の欠陥が防止された半導体装置を提供するための製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の一種である固体撮像素子においては、多画素化等その機能／性能の進展は目覚しいものがある。図１にビデオカメラ等に搭載される固体撮像素子の一種であるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）の画素部の概略断面図を示す。
【０００３】
ＣＣＤは、図１に示すように、一対のマイクロレンズ１０６とフォトダイオード１０２からなる画素をシリコン基板上に２次元的に配したものである。ここで、図１において、１０１はシリコン基板、１０２はフォトダイオード、１０３はＣＣＤチャネル、１０４は転送電極、１０５は平坦化膜、１０６はマイクロレンズを表わしている。なお、図１に図示した上記構成以外、例えば遮光膜等には、煩雑さを避けるために番号は付与していない。
【０００４】
次に、上記ＣＣＤの動作原理を簡単に説明する。まず、マイクロレンズ１０６で集光された光が、フォトダイオード１０２に入射すると、光電変換作用により電子が発生する。発生した電子はフォトダイオード１０２に蓄積されるが、所定の蓄積時間経過後、転送電極１０４に所定の電圧を印加すると、蓄積された電子（電荷）はＣＣＤチャネル１０３に読み出される。次いで紙面に垂直な方向に配列された転送電極群（図示はしていない）に所定のパルス電圧を印加することにより、電子が転送電極群に転送される。転送された電子は、ビデオカメラ中の他の素子で電圧信号に変換されることで、画像として取出される。
【０００５】
ＣＣＤ等の固体撮像素子では、その製造工程中で微量ながら重金属等の不純物がシリコン基板に混入すると、シリコン基板中に局所的な欠陥準位が形成され、それにより暗電流が増加し、表示画面上では白傷として現れる。この製造工程に起因するシリコン基板中の欠陥準位は、製造工程の改善、処理条件の改善等で対処することが可能である。
【０００６】
ところで、ＣＣＤを、特に北極圏で代表される極地を経由して空輸により輸送すると、宇宙線、Ｘ線や放射線等の高エネルギー粒子の影響を受けて、白傷が増加する場合があることが知られている。
【０００７】
この白傷発生の原因は、シリコン基板とシリコン酸化膜との界面の界面準位が増加することと考えられている。具体的には、高エネルギー粒子の入射により、シリコン基板中及びシリコン酸化膜中に電子／正孔対が発生する。シリコン基板中で発生した電子や正孔はシリコン中を拡散し、再結合して消滅するので、特段の問題は生じない。一方、シリコン酸化膜中に発生した電子／正孔対の一部は直ちに再結合して消滅する。しかし、その他の電子／正孔対の内、移動度の小さい正孔は、シリコン酸化膜中の捕獲中心に捕獲されたり、また膜中を移動したりしてシリコン／シリコン酸化膜の界面に達し、シリコンのタングリングボンドを形成して界面準位を増加させる。この界面準位の増加も暗電流の増加を招くと考えられている。
【０００８】
例えばＣＣＤをビデオカメラ等の機器に日本で組込み、その後に例えば欧州等へ空輸する場合には、ＣＣＤの欠陥がそれを組込んだ製品全体の欠陥に繋がることになる。また、組み込み時は白傷欠陥補正回路を機器に追加することで補正してもその後製品を欧州等へ空輸する場合には、新たな宇宙線による白傷の発生でＣＣＤを組込んだ製品全体の欠陥に繋がることになる。更に、欧州で機器に組み込む場合において、良品として出荷されたＣＣＤでも空輸中に欠陥を生じるため、それが組み込まれれば製品全体の欠陥を引き起こすことになる。
【０００９】
界面順位の増加を防ぐために、シリコン酸化膜中に生成される電子／正孔対を速やかに消滅させる手法が、特開平８−１８０２５号公報に開示されている。図２は、該公報に記載してあるＣＣＤの画素の概略断面図である。
【００１０】
図２に示すＣＣＤの構造が、図１に示す通常のＣＣＤの構造と異なる点は、フォトダイオード１０２の上方の窪みを埋めるようにして、平坦化膜１０５の直下に非常に高い濃度のリン（Ｐ）を含むＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜１０７を配した点である。
【００１１】
この公報では、リン含有量が多いＢＰＳＧ膜には高密度に再結合中心が含まれているため、シリコン酸化膜中に発生した電子／正孔対を効果的に消滅させることができる。その結果、捕獲中心に捕獲される正孔の数が少なくなり、界面準位の増加を防ぐことができるとしている。
【００１２】
また別の方法として、特開２００１−２５０１８８号公報には、製品の発送地点から到着地点までの輸送経路の内、エネルギー線密度が最小の経路を算出し、その経路にしたがって輸送する方法が開示されている。また、エネルギー線の影響を最小にするような梱包材料を使用する、あるいは製品の筐体をエネルギー線を防御する材料で構成する等、多くの方法が提案されている。
【００１３】
更に別の方法として、輸送後、機器に組込む前にＣＣＤに所定の熱処理（例えば１４５℃で８時間程度の熱処理）を行うことで、増加した白傷の数を減らす方法が提案されている。
【００１４】
【発明が解決しようとする課題】
上記方法では以下のような課題がある。
【００１５】
まず、特開平８−１８０２５号公報では、ＢＰＳＧ膜中に５モル％以上の濃度のリン（Ｐ2Ｏ5）が含有されていること、あるいはボロン（Ｂ2Ｏ3）の濃度と併せて１０モル％以上のリンが含有されていることが必要である。
【００１６】
半導体集積回路に用いられるＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜やＢＰＳＧ膜中のリンの濃度が約２モル％以上になると、使用時間の経過に伴いそのリンにより配線金属（例えば、Ａｌ）を腐蝕することが知られている。
【００１７】
これを防止するために、特開平８−１８０２５号公報のＣＣＤは、高濃度のリンを含むＢＰＳＧ膜の上下を絶縁膜で挟み込んでいるが、その絶縁膜にクラックが発生すると、リン湧出する恐れがある。更に、ＢＰＳＧ膜の堆積／加工等工程が増加する。
【００１８】
特開２００１−２５０１８８号公報に示されるようなエネルギー線密度が最小の経路を経由して輸送する方法では、エネルギー線の影響を最小限にする方法であり、またエネルギー線の強度分布は時々刻々変化するものであり、万全とは言えない。
【００１９】
ＣＣＤを組込んだ機器、例えばビデオカメラ等の筐体自体に、宇宙線を防禦する材料を使用する方法は、その材料の選定等から、特別な場合に限られる。
【００２０】
また、輸送後、機器に組込む前にＣＣＤに所定の熱処理を施した後、機器に組込む方法は、組み立てる側にそのための必要なオーブン、テスター等の機材や作業に習熟した人員等を設置する必要があり、余分な費用の発生を招くことになる。また、この熱処理をユーザにて実施してもらうとすると、相手に多大な迷惑をかけることになる。更に、ユーザごとに高価なテスターを設置してもらうことは困難であり、そのため熱処理後にＣＣＤのテストができず、ＣＣＤを組込んだ機器全体の品質問題に繋がるという課題がある。
【００２１】
なお、上記エネルギー線による影響は、固体撮像素子だけでなく、半導体を利用した素子全般について存在する影響である。例えば、メモリー、ロジック、バイポーラ等の半導体素子ではリーク電流が多くなる等の素子特性を劣化させる影響がある。
【００２２】
【課題を解決するための手段】
ＣＣＤのような素子を所定のパッケージに実装し、例えばビデオカメラ等の機器に組込んだ後、新たに宇宙線をはじめとした高エネルギー粒子への対策を講ずるのは困難を伴う。そのため本発明の発明者は、鋭意検討の結果、素子の製造工程を大きく変えることなく、また特段の機材を新たに設置することもなく、また空輸する輸送路を一々算出する必要もなく、簡単な手法により、エネルギー線の影響を防止できる方法を意外にも見い出し本発明に至った。
【００２３】
かくして本発明によれば、シリコン基板上に素子を形成する工程と、前記素子をパッケージする工程と、前記パッケージされた素子を空輸前に空輸時のエネルギー線の影響を防止するためにアニールする工程とを含み、前記パッケージする工程とアニールする工程とを連続で行い、前記アニールは、１４０〜３００℃で、１００〜２００時間実施され、前記素子は、ＣＣＤ又はＣＭＯＳイメージャであることを特徴とする半導体装置の製造方法が提供される。
【００２４】
【発明の実施の形態】
本発明では、ユーザに輸送（出荷）する前又は長期保存前に、予めパッケージされた素子に十分なアニール処理を施すことにより、パッケージ時に材料・雰囲気等による重金属等の不純物汚染や水分吸着及びダイボンド等実装時に生じるストレスによって生じるリーク電流を減少させ、長期間の間リーク電流に起因する白傷等の劣化の発生を防止することができる。
【００２５】
また、宇宙線等による高エネルギー線が照射された時、シリコン、シリコン酸化膜中に発生する電子／正孔の内、移動度の小さい正孔が捕獲されリーク電流を発生させる原因になる。しかし、シール材料等による重金属等の不純物汚染や水分吸着及びダイボンド等の実装時に生じるストレスによって形成されるシリコン酸化膜中の捕獲中心やシリコン／シリコン酸化膜の界面準位がアニールにより減少するので、これによって生じる暗電流の増加が抑えられ、白傷等の欠陥の増加も少なくなる。
【００２６】
したがって、出荷後経年変化やエネルギー線の照射による電離損傷によるリーク電流に起因する白傷等の欠陥の発生を軽減できる。
【００２７】
本発明の素子は、特に限定されず、白傷の防止が望まれるＣＣＤ、ＣＭＯＳイメージャ等の固体撮像素子、リーク電流の増加等の特性劣化防止が望まれるメモリー、ロジック、バイポーラ等の他の半導体素子、それらを含むモジュールが挙げられる。
【００２８】
上記素子の内、エネルギー照射による白傷が発生し経時劣化が顕著にみられるＣＣＤ、ＣＭＯＳイメージャ等の固体撮像素子に、本発明を使用することが好ましい。固体撮像素子の一例として、図１及び２に示したような従来と同じ構造のＣＣＤを挙げることができる。
【００２９】
素子の製造方法は、特に限定されず、例えばシリコンウェハ上に複数の素子を形成し、ダイシングによりチップ状に分離するウェハー工程を含む公知の方法を使用することができる。
【００３０】
次いで、チップ状に分離された素子は、パッケージ工程に付される。パッケージ工程は、特に限定されず、公知の材料及び方法をいずれも使用することができる。パッケージを構成する材料としては、セラミックスやプラスチック等が挙げられる。また、低アルファ線放射密度の材料を使用することが好ましい。
【００３１】
更に、アニール処理に付される。アニール処理は、素子及びパッケージに影響が出ない範囲の温度及び時間で行なうことが好ましい。
【００３２】
次に、アニール処理後の半導体装置は、テストを行なった後、任意に期間保存され、ユーザへ向け輸送され、ユーザにより機器へ組み込まれる。本発明では、アニール処理により欠陥の発生が抑制されているので、ユーザによるアニール処理やテストを省略することができる。
【００３３】
実施の形態１
以下、素子をＣＣＤとした場合の実施の形態を図に基づいて説明する。
【００３４】
図３はこの発明を利用したＣＣＤのウエハー作成からユーザで機器に組み込まれるまでの手順を示している。
【００３５】
ウエハー工程（１）では、ＣＣＤが形成されたウエハーが、ＣＣＤ毎のチップ状に分離される。次いで、パッケージ工程（２）で、セラミックやプラスチックのパッケージに実装される。
【００３６】
実装時は水分や重金属等不純物の汚染に十分注意して作業はされているが、完全に零にはできない、またダイボンド等の実装時にチップにストレスが加わるのも避けきれない。上記水分、汚染、ストレスは、シリコン酸化膜内やシリコン／シリコン酸化膜界面にそれぞれ捕獲準位や界面準位を形成し、工場出荷後に経年変化を引き起こすことがある。特に海外のユーザに出荷する場合は、納期が短いため空輸が必要な場合が多い。空輸時に照射されるエネルギー線によりシリコン酸化膜中に発生した電子／正孔対の移動度の小さい正孔は、シリコン酸化膜中の捕獲中心に捕獲され、また膜中を移動してシリコン／シリコン酸化膜の界面に達し、シリコンのダングリングボンドを形成して界面準位を増加させる。この界面準位の増加は暗電流の増加を招きＣＣＤの白傷の増加を引き起こす。
【００３７】
本発明では、パッケージに実装後、アニール工程（３）で、１００℃以上、固体撮像素子及びパッケージに用いられる素材類の耐熱温度以下の範囲で、１〜２００時間程度の充分なアニールを実施することにより水分、重金属等の不純物汚染によるリーク電流が減少するだけでなく、シリコン酸化膜内やシリコン／シリコン酸化膜界面にそれぞれ発生した捕獲準位や界面準位を消滅させることができる。アニールは高温、長時間の方がより効果がある。なお、温度の上限は、ＣＣＤのカラーフィルター、レンズ、パッケージやシール材料の耐熱性に応じて適宜設定することができる。より具体的な温度範囲は、３００〜１００℃である。
【００３８】
また、プラスチックパッケージの場合は、急激に１４０℃以上に昇温させると、パッケージに含まれた水分の影響でＣＣＤのマイクロレンズが溶融したり、パッケージシールが剥がれたりする場合がある。これを防ぐため、最初に７０〜１００℃前後の温度でパッケージを乾燥させ、後に１４０℃以上、ＣＣＤ及びパッケージに用いられる素材類の耐熱温度以下の範囲でアニールすることが好ましい。
【００３９】
ここで、パッケージ工程とアニール工程は、連続で行なうことが好ましい。
【００４０】
なお、アニール工程（３）の後は、テスト工程（４）に付すことが好ましい。
テスト工程は、特に限定されず、公知の工程を採用することができる。
【００４１】
その後、半導体装置は空輸（５）等によりユーザに輸送されるが、捕獲準位や界面準位はアニールによりほぼ消滅している。そのため、エネルギー線照射によりシリコン酸化膜中に発生した電子／正孔対の移動度の小さい正孔も捕獲されず消滅し、ユーザ（６）での機器組み込み後（７）に白傷不良が発生することを防ぐことができる。
【００４２】
図５にパッケージに実装後１４５℃でアニール時間を１００時間とした４０個の半導体装置を日本からドイツに航空機で１往復させた後の白傷レベルの変化を示した。
【００４３】
図５から、アニールした半導体装置は、少し白傷レベルが増えているものの、４０個のうち不良になったのは１個で劣化率は２．５％であった。
【００４４】
図６にアニ−ルを実施しないで５０個の半導体装置を日本からドイツに航空機で１往復させた後の白傷レベルの変化を示した。
【００４５】
図６から、アニールしなかった半導体装置は５０個のうち４個は白傷レベルが大きく増加し劣化率は８％で不良が多く、アニ−ルにより前記半導体装置において、宇宙線照射による白傷の発生を、防止することができることが充分示されている。
【００４６】
図７に１４５℃でアニール時間を０時間から２００時間に変化させた場合の空輸後の半導体装置（５０個）の白傷不良率を示す。なお、図７中、アニール時間０がアニール無し品に相当する。空輸は、日本からドイツに航空機で一往復させる条件で行なった。
【００４７】
図７から、１４５℃１０時間でも白傷の発生を抑制できることが示され、アニール時間が１００時間以上であれば、更に白傷の発生を抑制できることが示されている。
【００４８】
なお、最近はカラーフィルターの色材が顔料から染料に移行したり、マイクロレンズを無機材料で被覆したり、シール材のエポキシ樹脂が改善されたり、又はシール材がセメント化されたりすることにより、２００℃前後の耐熱性を実現することができるようになってきている。更には、３００℃化の可能性も見えてきたので、更に高温長時間アニール処理することで、本発明の効果を高めることが可能となる。
【００４９】
図４に従来の例を示す。アニール工程（６）は、空輸（４）後、ユーザ（５）ないしは現地支店・代理店で行われることが示されている。一般的には設備的な制約で、例えば１４５℃、８時間程度のアニールを実施しており、捕獲準位や界面準位の消滅という面では一定の効果はあるものの充分なアニールが行えていない。本発明では、アニールは半導体工場で一括して大量に行えるので、設備的な制約も少なくなり、材料の耐熱範囲内で充分なアニールが可能になる。また半導体工場外で半導体デバイスの工程処理後に再テストなしに機器に組み込むのでアニール工程で不良を起こした場合でも、気がつかずに機器に組み込んでしまう危険も防ぐことができる。
【００５０】
【発明の効果】
以上の通り、本発明では、ユーザに出荷直前のテスト前に、予めパッケージ実装されたＣＣＤ等の素子に十分なアニールが施される。
【００５１】
そのためパッケージ時にシール材等による重金属等の不純物汚染や水分吸着及びダイボンド等実装時に生じるストレスによって生じる表面リーク電流を減少させ、長期間の間表面リーク電流に起因する白傷等の欠陥の発生を防止できる。更に、シール材料等による重金属等の不純物汚染や水分吸着及びダイボンド等への実装時に生じるストレスによって形成されるシリコン酸化膜中の捕獲中心やシリコン／シリコン酸化膜の界面準位を減少させることができる。その結果、高エネルギー線の照射によりシリコン酸化膜中に発生した電子／正孔の内、対移動度の小さい正孔が捕獲されることによって生じる暗電流の増加を制御できる。
【００５２】
したがって、ユーザに出荷する前に予めパッケージされた素子に十分なアニールを施すことにより、出荷後の経年変化やエネルギー線の照射による電離損傷によるリーク電流に起因する白傷等の欠陥の発生を軽減することができる。
【図面の簡単な説明】
【図１】ＣＣＤの構造を示す概略断面図である。
【図２】ＣＣＤの構造を示す概略断面図である。
【図３】本発明の半導体装置の製造方法を説明するためのフローチャートである。
【図４】従来の半導体装置の製造方法を説明するためのフローチャートである。
【図５】パッケージに実装後１４５℃でアニール時間を１００時間とした４０個の半導体装置の空輸前後の白傷の変化を示すグラフである。
【図６】パッケージに実装後１４５℃でアニールを実施せずに５０個の半導体装置の空輸前後の白傷の変化を示すグラフである。
【図７】１４５℃でアニール時間を０時間から２００時間に変化させた場合の空輸後の半導体装置（５０個）の白傷不良率を示すグラフである。
【符号の説明】
１０１  シリコン基板
１０２  フォトダイオード
１０３  ＣＣＤチャネル
１０４  転送電極
１０５  平坦化膜
１０６  マイクロレンズ
１０７  ＢＰＳＧ膜
【図１】
0004578745.tif 000002
【図２】
0004578745.tif 000003
【図３】
0004578745.tif 000004
【図４】
0004578745.tif 000005
【図５】
0004578745.tif 000006
【図６】
0004578745.tif 000007
【図７】
0004578745.tif 000008