(57)【特許請求の範囲】
【請求項１】
ディジタルオーディオ信号のゲインを調整するゲイン調整手段と、
上記ディジタルオーディオ信号に対して所定のディザを重畳するディザ重畳手段と、
上記ディジタルオーディオ信号に応じたパルス幅変調信号を生成するパルス幅変調信号生成手段と、
上記パルス幅変調信号に応じてスイッチング素子をスイッチングさせることにより増幅する増幅手段と、
上記パルス幅変調信号における「ハイ」状態と「ロー」状態との比率を変更するパルス幅変更手段と、
上記ディジタルオーディオ信号をリセットするためのリセット信号を上記パルス幅変調信号における周期の区切りのタイミングに同期化させる同期化手段と、
上記ディジタルオーディオ信号のゲインをゼロレベルに設定し、上記ディザ重畳手段により上記ディザの重畳を停止して上記パルス幅変調信号を生成した後、上記同期化手段によって同期化された上記リセット信号の供給を受けたとき、上記パルス幅変更手段により当該パルス幅変調信号を「ロー」状態にして上記増幅手段における上記スイッチング素子の動きを止めることによりリセットを行う制御手段と
を具えることを特徴とするディジタルアンプ装置。
【請求項２】
上記増幅手段は、上記スイッチング素子が２個組み合わされたＢＴＬ方式の増幅回路である
ことを特徴とする請求項１に記載のディジタルアンプ装置。
【請求項３】
上記増幅手段は、上記スイッチング素子が１個で構成されたシングルエンド方式の増幅回路である
ことを特徴とする請求項１に記載のディジタルアンプ装置。
【請求項４】
ディジタルオーディオ信号のゲインを調整し、当該ディジタルオーディオ信号に対して所定のディザを付加した後、当該ディザ付加後のディジタルオーディオ信号に応じたパルス幅変調信号を生成し、当該パルス幅変調信号に応じて増幅手段のスイッチング素子をスイッチングさせることにより増幅するディジタルアンプのリセット方法であって、
所定のリセット信号の供給を受けたことに基づいてリセット命令を認識するリセット認識ステップと、
上記ディジタルオーディオ信号のリセットを行うためのリセット信号を上記パルス幅変調信号における周期の区切りのタイミングに同期化させる同期化ステップと、
上記ディジタルオーディオ信号のゲインをゼロレベルに設定し、上記ディザの重畳を停止するゲイン調整ステップと、
上記ゲイン調整ステップ後の上記ディジタルオーディオ信号に応じた上記パルス幅変調信号を生成するパルス幅変調信号生成ステップと、
上記同期化ステップにより同期化された上記リセット信号の供給を受けたとき、上記パルス幅変調信号を「ロー」状態にして上記増幅手段における上記スイッチング素子の動きを止めることによりリセットを行う制御ステップと
を具えることを特徴とするディジタルアンプ装置のリセット方法。
【請求項５】
上記制御ステップは、上記リセット命令を認識したとき、上記パルス幅変調信号における周期の区切りのタイミングで上記パルス幅変調信号を「ロー」状態にすることにより上記リセットを行う
ことを特徴とする請求項４に記載のディジタルアンプ装置のリセット方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルアンプ装置及びディジタルアンプ装置のリセット方法に関し、例えばパルス幅変調（以下、これをＰＷＭ(Pulse Width Modulation)と呼ぶ）方式のディジタルアンプ（Ｄ級アンプ）に適用して好適なものである。
【背景技術】
【０００２】
従来、ディジタルアンプが搭載されたオーディオ装置においては、スピーカから音声出力中に電源をオフする等のリセット操作がユーザによって行われると、強制的にスピーカの音声出力を停止する必要が生じる。
【０００３】
そのためディジタルアンプでは、ユーザによるリセット操作が行われた時点で、ＰＷＭ信号増幅部のスイッチング素子であるＭＯＳ−ＦＥＴ(Metal Oxide Semiconductor-Field Effect Transistor)のゲートに対するゲート電圧の供給を止めることにより、ＭＯＳ−ＦＥＴをハイ・インピーダンス状態にして、その後段に接続されているスピーカの音声出力を停止することが行われている。
【０００４】
具体的には、例えば図６に示すようにディジタルアンプのＰＷＭ信号増幅部１では、その前段に設けられた図示しないＰＷＭ信号生成回路から供給されるＰＷＭ信号Ｐ１(+)をＭＯＳ−ＦＥＴからなるトランジスタＴｒ１のゲートに印加し、ＰＷＭ信号Ｐ１(-)をＭＯＳ−ＦＥＴからなるトランジスタＴｒ２のゲートに印加することにより、当該トランジスタＴｒ１及びトランジスタＴｒ２を交互にオンオフ動作させるようになされている。
【０００５】
同様にＰＷＭ信号増幅部１では、ＰＷＭ信号生成回路から供給されるＰＷＭ信号Ｐ２(+)をＭＯＳ−ＦＥＴからなるトランジスタＴｒ３のゲートに印加し、ＰＷＭ信号Ｐ２(-)をＭＯＳ−ＦＥＴからなるトランジスタＴｒ４のゲートに印加することにより、当該トランジスタＴｒ３及びトランジスタＴｒ４を交互にオンオフ動作させるようになされている。
【０００６】
従ってＰＷＭ信号増幅部１では、トランジスタＴｒ１をオン動作させ、かつトランジスタＴｒ２をオフ動作させると共に、トランジスタＴｒ３をオフ動作させ、かつトランジスタＴｒ４をオン動作させたときに、トランジスタＴｒ１及びトランジスタＴｒ２のＰＷＭ出力ＯＵＴ１に応じた駆動電流ｉＡをローパスフィルタＬＰＦ１を介してスピーカＳＰへ供給する。
【０００７】
またＰＷＭ信号増幅部１は、トランジスタＴｒ３をオン動作させ、かつトランジスタＴｒ４をオフ動作させると共に、トランジスタＴｒ１をオフ動作させ、かつトランジスタＴｒ２をオン動作させたときに、トランジスタＴｒ３及びトランジスタＴｒ４のＰＷＭ出力ＯＵＴ２に応じた駆動電流ｉＢをローパスフィルタＬＰＦ２を介してスピーカＳＰへ供給する。
【０００８】
すなわちＰＷＭ信号増幅部１では、図７（Ａ）及び（Ｂ）に示すように、ＰＷＭ出力ＯＵＴ１のデューティ比と、ＰＷＭ出力ＯＵＴ２のデューティ比とが互いに異なる場合、ＰＷＭ出力ＯＵＴ１及びＯＵＴ２間で電位差ｄ１、ｄ２が生じるためスピーカＳＰに対してＰＷＭ出力ＯＵＴ１及びＰＷＭ出力ＯＵＴ２に応じた駆動電流ｉＡ、ｉＢが流れ、当該スピーカＳＰから音声が出力されることになる。
【０００９】
これに対してＰＷＭ信号増幅部１では、図７（Ｃ）に示すように、ＰＷＭ出力ＯＵＴ１のデューティ比と、ＰＷＭ出力ＯＵＴ２のデューティ比とが共に５０％で、ＰＷＭ出力ＯＵＴ１及びＯＵＴ２が完全に同相であるときにはＰＷＭ出力ＯＵＴ１及びＯＵＴ２間で電位差が生じないためにスピーカＳＰに対して駆動電流ｉＡ、ｉＢが流れることがなく、当該スピーカＳＰからの音声出力を停止して無音状態にすることができる。
【００１０】
このような技術的思想に近いディジタルアンプとして、スピーカＳＰからの音声出力を無音状態（すなわち音量をゼロ）にする場合、入力したディジタルオーディオ信号に対して係数ゼロを乗算して無音レベルのディジタルオーディオ信号に変換し、これを前段のＰＷＭ信号生成部によりデューティ比５０％のＰＷＭ信号を生成するものがある（例えば、特許文献１参照）。
【特許文献１】特開2004-214998公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところでかかる構成のディジタルアンプにおいては、ユーザにより音量をゼロにする操作が行われる前に、既にディジタルフィルタに入力された無音レベルではないディジタルオーディオ信号がＰＷＭ信号生成部に入力されているので、その後段に新たに設けられた無音ＰＷＭ信号生成部によってデューティ比５０％のＰＷＭ信号を生成することにより無音状態にするようになされている。
【００１２】
従って特許文献１のディジタルアンプでは、この無音ＰＷＭ信号生成部をＰＷＭ信号生成部の他に新たに設けると共に、音量をゼロにする操作が行われたか否かを検出するための係数検出部についても新たに設けなければならず、構成が複雑化すると共に大型化してしまうという問題があった。
【００１３】
本発明は以上の点を考慮してなされたもので、簡易な構成でリセット時にノイズを発生させることなく音声出力手段を停止し得るディジタルアンプ装置及びディジタルアンプ装置のリセット方法を提案しようとするものである。
【課題を解決するための手段】
【００１４】
かかる課題を解決するため本発明においては、ディジタルオーディオ信号のゲインを調整し、当該ディジタルオーディオ信号に対して所定のディザを付加した後、当該ディザ付加後のディジタルオーディオ信号に応じたパルス幅変調信号を生成し、当該パルス幅変調信号に応じて増幅手段のスイッチング素子をスイッチングさせることにより増幅するディジタルアンプのリセットする場合、所定のリセット信号の供給を受けたことに基づいてリセット命令を認識し、ディジタルオーディオ信号のリセットを行うためのリセット信号をパルス幅変調信号における周期の区切りのタイミングに同期化させ、ディジタルオーディオ信号のゲインをゼロレベルに設定してディザの重畳を停止し、そのディジタルオーディオ信号に応じたパルス幅変調信号を生成し、パルス幅変調信号における周期の区切りのタイミングと同期化されたリセット信号の供給を受けたとき、パルス幅変調信号を「ロー」状態にして増幅手段におけるスイッチング素子の動きを止めることによりリセットを行うようにする。
【００１５】
これにより、音声出力状態から急にリセット信号が供給されたことを認識したとき、ディジタルオーディオ信号のゲインをゼロレベルに設定してディザの重畳を停止することにより無音レベルのパルス幅変調信号を生成し、そのパルス幅変調信号を「ロー」状態にし、増幅手段におけるスイッチング素子の動きを止めてリセットすることにより、音声出力手段から一切のノイズを発生させることなく音声出力状態から無音状態にすることができる。
【発明の効果】
【００１６】
本発明によれば、音声出力状態から急にリセット信号が供給されたことを認識したとき、ディジタルオーディオ信号のゲインをゼロレベルに設定してディザの重畳を停止することにより無音レベルのパルス幅変調信号を生成し、そのパルス幅変調信号を「ロー」状態にし、増幅手段におけるスイッチング素子の動きを止めてリセットすることにより、音声出力手段から一切のノイズを発生させることなく音声出力状態から無音状態にすることができ、かくして新たな回路を加えることなく簡易な構成でリセット時にノイズを発生させることなく音声出力手段を停止し得るディジタルアンプ装置及びディジタルアンプ装置のリセット方法を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面について、本発明の一実施の形態を詳述する。
【００１８】
（１）ディジタルアンプ装置の構成
図１において、１０は全体として本発明のディジタルアンプ装置を示し、ＣＰＵ(Central Processing Unit)構成でなる制御部１６が全体を統括制御するようになされており、ゲインコントロール部１１、ΔΣ変調部１２、ＰＷＭ信号生成部１３、リセット回路１４、ＰＷＭ信号増幅部１５及びＤフリップフロップ回路１７によって構成されている。
【００１９】
（１−１）通常モード
ディジタルアンプ装置１では、通常モード時、例えばＣＤ(Compact Disc)等から再生されたＰＣＭ(Pulse Code Modulation)信号Ｓ１をゲインコントロール部１１に入力する。
【００２０】
ゲインコントロール部１１は、ＰＣＭ信号Ｓ１を所定レベルに増幅又は減衰する等のゲイン調整を行い、その結果得られるＰＣＭ信号Ｓ２をΔΣ変調部１２へ送出する。
【００２１】
ΔΣ変調部１２は、ゲインコントロール部１１から供給された例えば１６ビットのＰＣＭ信号Ｓ２を数ビットに減らす等のビット長変更処理を行うと共に、いわゆるノイズシェービングを行うことによりΔΣ変調を行った後、ディザを重畳する（すなわちディザオン）することによりΔΣ変調データＳ３を生成し、このΔΣ変調データＳ３をＰＷＭ信号生成部１３へ送出する。
【００２２】
ここでディザとは、ΔΣ変調データＳ３よりも高周波な信号成分（雑音成分）であり、これがΔΣ変調データＳ３に対して重畳されることによって、重畳される前よりもＳ／Ｎ比は悪化するが聴感上不快な歪が減って音質を向上させるようにするものである。
【００２３】
ＰＷＭ信号生成部１３は、後段のＰＷＭ増幅部１５が、図６との対応部分に同一符号を付した図２に示すようにＢＴＬ(Bridge-Tied Load)方式であることに対応させ、当該変調信号Ｓ３に基づいてＰＷＭ増幅部１５のトランジスタＴｒ１〜Ｔｒ４をスイッチングするためのＰＷＭ信号Ｐ１(+)、Ｐ１(-)、Ｐ２(+)及びＰ２(-)を生成し、通常モード時では、これらをそのままＰＷＭ信号増幅部１５へ送出するようになされている。
【００２４】
すなわちディジタルアンプ装置１では、通常モード時、ＰＷＭ信号生成部１３により生成したＰＷＭ信号Ｐ１(+)、Ｐ１(-)、Ｐ２(+)及びＰ２(-)に対しては何ら処理を施すことなく、そのままリセット回路１４を介してＰＷＭ信号増幅部１５へ送出する。
【００２５】
ＰＷＭ信号増幅部１５は、ＰＷＭ信号Ｐ１(+)をトランジスタＴｒ１のゲートに印加することにより当該トランジスタＴｒ１をオン動作させ、このときＰＷＭ信号Ｐ１(+)とは逆相のＰＷＭ信号Ｐ１(-)をトランジスタＴｒ２のゲートに印加することにより当該トランジスタＴｒ２をオフ動作させると共に、ＰＷＭ信号Ｐ２(-)をトランジスタＴｒ４のゲートに印加することにより当該トランジスタＴｒ４をオン動作させ、このときＰＷＭ信号Ｐ２(-)とは逆相のＰＷＭ信号Ｐ２(+)をトランジスタＴｒ３のゲートに印加することにより当該トランジスタＴｒ３をオフ動作させることにより、図７（Ａ）に示したようにトランジスタＴｒ１及びＴｒ２のＰＷＭ出力ＯＵＴ１におけるデューティ比と、トランジスタＴｒ３及びＴｒ４のＰＷＭ出力ＯＵＴ２におけるデューティ比との差を設け、その電位差ｄ１に応じた駆動電流ｉＡをスピーカＳＰに流すことにより音声を出力する。
【００２６】
またＰＷＭ信号増幅部１５は、ＰＷＭ信号Ｐ１(-)をトランジスタＴｒ２のゲートに印加することにより当該トランジスタＴｒ２をオン動作させ、このときＰＷＭ信号Ｐ１(-)とは逆相のＰＷＭ信号Ｐ１(+)をトランジスタＴｒ１のゲートに印加することにより当該トランジスタＴｒ１をオフ動作させると共に、ＰＷＭ信号Ｐ２(+)をトランジスタＴｒ３のゲートに印加することにより当該トランジスタＴｒ３をオン動作させ、このときＰＷＭ信号Ｐ２(+)とは逆相のＰＷＭ信号Ｐ２(-)をトランジスタＴｒ４のゲートに印加することにより当該トランジスタＴｒ４をオフ動作させることにより、図７（Ｂ）に示したようにトランジスタＴｒ１及びＴｒ２のＰＷＭ出力ＯＵＴ１におけるデューティ比と、トランジスタＴｒ３及びＴｒ４のＰＷＭ出力ＯＵＴ２におけるデューティ比との差を設け、その電位差ｄ２に応じた駆動電流ｉＢをスピーカＳＰに流すことにより音声を出力する。
【００２７】
ところでディジタルアンプ装置１では、通常モード時の音声出力状態から、ユーザによって電源をオフする等のリセット操作が行われると、スピーカＳＰからの音声出力を停止するためのリセット信号Ｒ１が制御部１６に与えられ、これをトリガとして上述の通常モードからリセットモードへ切り換えるようになされている。
【００２８】
（１−２）リセットモード
図３に示すようにディジタルアンプ装置１では、ＰＷＭ出力ＯＵＴ１のデューティ比と、ＰＷＭ出力ＯＵＴ２のデューティ比との差が設けられることによりスピーカＳＰから音声出力が行われている状態で、ユーザによる任意のタイミングでリセット操作が行われた結果、リセット信号Ｒ１が制御部１６に供給されると、上述した通常モードからリセットモードに遷移する。
【００２９】
ディジタルアンプ装置１の制御部１６（図１）は、リセットモードに遷移すると、ゲインコントロール部１１に対してＰＣＭ信号Ｓ１のゲインが−∞になるような制御信号Ｃ１を供給する。
【００３０】
これによりゲインコントロール部１１は、制御部１６からの制御信号Ｃ１に応じて当該ＰＣＭ信号Ｓ１のゲイン調整を行う際、そのゲインが−∞になるように調整する。
【００３１】
すなわちゲインコントロール部１１は、当該ＰＣＭ信号Ｓ１に対して係数「０」を乗算することにより当該ＰＣＭ信号Ｓ１を無音レベルに減衰させ、その結果得られる無音レベルのＰＣＭ信号Ｓ２をΔΣ変調部１２へ送出すると共に、そのようにゲイン調整したことを処理結果通知信号Ｃ２として制御部１６へ返信する。
【００３２】
制御部１６は、ゲインコントロール部１１から処理結果通知信号Ｃ２を受け取ると、ΔΣ変調部１２に対してＰＣＭ信号Ｓ２をΔΣ変調させるための命令信号Ｃ３を供給する。
【００３３】
ΔΣ変調部１２は、ＰＣＭ信号Ｓ２をΔΣ変調処理することによりΔΣ変調データＳ３を生成するようになされているが、リセットモードのときは通常モードのときとは異なり、所謂ディザの重畳については行わずに（すなわちディザオフ）、このΔΣ変調データＳ３をＰＷＭ信号生成部１３へ送出すると共に、当該ΔΣ変調データＳ３をＰＷＭ信号生成部１３へ送出したことを表す終了信号Ｃ４を制御部１６へ返信する。
【００３４】
ＰＷＭ信号生成部１３は、後段のＰＷＭ信号増幅部１５がＢＴＬ方式であることに対応し、当該ΔΣ変調データＳ３に基づいて生成したＰＷＭ信号Ｐ１(+)、Ｐ１(-)、Ｐ２(+)及びＰ２(-)をリセット回路１４へ送出する。
【００３５】
ここでΔΣ変調データＳ３は、ゲインコントロール部１１によって無音レベルにゲイン調整されたうえ、ディザについても重畳されていないので、完全に無音レベルとなっている。
【００３６】
従って、この完全無音レベルのΔΣ変調データＳ３に応じて生成されたＰＷＭ信号Ｐ１(+)、Ｐ１(-)によってトランジスタＴｒ１及びＴｒ２をスイッチングすることにより得られるＰＷＭ出力ＯＵＴ１と、完全無音レベルのΔΣ変調データＳ３に応じて生成されたＰＷＭ信号Ｐ２(+)、Ｐ２(-)によってトランジスタＴｒ３及びＴｒ４をスイッチングすることにより得られるＰＷＭ出力ＯＵＴ２とでは、デューティ比５０％で互いに同相となるため、スピーカＳＰに対して駆動電流ｉＡ及びｉＢ（図２）が流れることはなく、当該スピーカＳＰの音声出力を停止させ得るようになされている。
【００３７】
しかしながらディジタルアンプ装置１では、トランジスタＴｒ１及びＴｒ２のＰＷＭ出力ＯＵＴ１と、トランジスタＴｒ３及びＴｒ４のＰＷＭ出力ＯＵＴ２とが同相でかつデューティ比が完全に５０％になっていない場合、僅かながらにもスピーカＳＰから音声出力が発生してしまうおそれがある。
【００３８】
そこで本発明のディジタルアンプ装置１の制御部１６では、ユーザによってリセット操作が行われたことに応じて、スピーカＳＰからの音声出力を停止するためのリセット信号Ｒ１が供給されると、これを直ちにＤフリップフロップ回路１７のＤ入力へ送出する。
【００３９】
ところで制御部１６は、リセットモード時にΔΣ変調部１２から終了信号Ｃ４を受け取ると（図３）、ΔΣ変調データＳ３が無音レベルにまでゲイン調整されていると認識し得るようになされており、これによりＤフリップフロップ回路１７のＥＮ入力に対してイネーブル信号ＥＮ１を出力する。
【００４０】
一方、ＰＷＭ信号生成部１３は、ディジタルアンプ装置１のシステムクロックＣＬＫと同期したＰＷＭ出力ＯＵＴ１及びＯＵＴ２の周期を表すＰＷＭ周期信号ＰＴ１をＤフリップフロップ回路１７のＣＬＫ入力に対して供給するようになされている。
【００４１】
従ってＤフリップフロップ回路１７は、制御部１６からＤ入力に供給されたリセット信号Ｓ１を一時的に保持した状態で、当該制御部１６からイネーブル信号ＥＮ１の供給を受けると、ＰＷＭ周期信号ＰＴ１に基づいてＰＷＭ出力ＯＵＴ１及びＯＵＴ２における周期の区切りのタイミングと同期したリセット信号Ｒ２（以下、これを同期リセット信号Ｒ２と呼ぶ）をリセット回路１４へ出力するようになされている（図３）。
【００４２】
リセット回路１４は、Ｄフリップフロップ回路１７から同期リセット信号Ｒ２の供給を受けると、ＰＷＭ信号Ｐ１(+)、Ｐ１(-)、Ｐ２(+)及びＰ２(-)における「ハイ」状態及び「ロー」状態の期間を変化させることにより、全て「ロー」状態からなるＰＷＭ信号Ｐ１´(+)、Ｐ１´(-)、Ｐ２´(+)及びＰ２´(-)を生成し、これらをＰＷＭ信号増幅部１５へ送出する。
【００４３】
このときＰＷＭ信号増幅部１５は、ＰＷＭ信号Ｐ１´(+)、Ｐ１´(-)が完全に「ロー」状態の信号であるため、トランジスタＴｒ１及びＴｒ２のゲートにゲート電圧が印加されることがなく、トランジスタＴｒ１及びＴｒ２をオフさせてスイッチング動作を停止させることにより、デューティ比５０％のＰＷＭ出力ＯＵＴ１をＰＷＭ周期の区切りのタイミング以降「ロー」状態でなるＰＷＭ出力ＯＵＴ１に変化させる。
【００４４】
このとき同時にＰＷＭ信号増幅部１５は、ＰＷＭ信号Ｐ２´(+)、Ｐ２´(-)についても完全に「ロー」状態の信号であるため、トランジスタＴｒ３及びＴｒ４のゲートにゲート電圧が印加されることがなく、トランジスタＴｒ３及びＴｒ４をオフさせてスイッチング動作を停止させることにより、デューティ比５０％のＰＷＭ出力ＯＵＴ２をＰＷＭ周期の区切り以降「ロー」状態でなるＰＷＭ出力ＯＵＴ２に変化させる。
【００４５】
これによりディジタルアンプ装置１は、同期リセット信号Ｒ２をリセット回路１４へ出力したＰＷＭ周期の区切りのタイミングで、リセット回路１４側からみてＰＷＭ信号増幅部１５をハイ・インピーダンス化することができるため、スピーカＳＰに対するＰＷＭ増幅部１５からの駆動電流ｉＡ、ｉＢの供給を止めて音声出力を完全に停止させ得るようになされている。
【００４６】
なおディジタルアンプ装置１は、リセットモードから通常モードに戻ると、次のＰＷＭ周期ではＰＷＭ出力ＯＵＴ１及びＯＵＴ２間で差を設け、スピーカＳＰに対して駆動電流ｉＡ、ｉＢを流すことにより音声出力を再開するようになされている。
【００４７】
（１−３）リセット処理手順
続いてディジタルアンプ装置１のリセットモード時における上述のリセット処理手順を、図４のフローチャートに従って説明する。
【００４８】
ディジタルアンプ装置１の制御部１６は、ルーチンＲＴ１の開始ステップから入って次のステップＳＰ１へ移り、リセット信号Ｒ１の供給を受けたか否かを判定し、否定結果が得られると、リセット信号Ｒ１の供給を受けるまで待ち受けると共に上述の通常モードにおける処理を実行し、肯定結果が得られるとリセット命令を認識し、次のステップＳＰ２へ移る。
【００４９】
ステップＳＰ２において制御部１６は、リセット信号Ｒ１の供給を受けたので、ゲインコントロール部１１を介して当該ＰＣＭ信号Ｓ１のゲインが−∞になるように調整して無音レベルに減衰させることによりＰＣＭ信号Ｓ２を生成し、次のステップＳＰ３へ移る。
【００５０】
ステップＳＰ３において制御部１６は、ΔΣ変調部１２を介して当該ＰＣＭ信号Ｓ２をΔΣ変調すると共に、ディザをオフすることにより無音レベルのΔΣ変調データＳ３を生成し、次のステップＳＰ４へ移る。
【００５１】
ステップＳＰ４において制御部１６は、このときΔΣ変調部１２から供給される終了信号Ｃ４に基づいてゲイン調整及びディザオフ処理が有効に行われたか否かを判定し、否定結果が得られるとゲイン調整及びディザオフ処理が有効に行われるまで終了信号Ｃ４を待ち受ける一方、肯定結果が得られると、次のステップＳＰ５へ移る。
【００５２】
ステップＳＰ５において制御部１６は、ゲイン調整及びディザオフ処理が有効に行われた無音レベルのΔΣ変調データＳ３を生成したことを認識し、ＰＷＭ周期信号ＰＴ１と同期化された同期リセット信号Ｒ２をリセット回路１４へ出力することにより当該リセット回路１４からＰＷＭ信号Ｐ１´(+)、Ｐ１´(-)、Ｐ２´(+)及びＰ２´(-)をＰＷＭ信号増幅部１５へ供給し、次のステップＳＰ６へ移る。
【００５３】
ステップＳＰ６において制御部１６は、ＰＷＭ信号Ｐ１´(+)、Ｐ１´(-)、Ｐ２´(+)及びＰ２´(-)によってＰＷＭ信号増幅部１５のトランジスタＴｒ１〜Ｔｒ４の動きを止めることにより、トランジスタＴｒ１及びＴｒ２のスイッチング動作、トランジスタＴｒ３及びＴｒ４のスイッチング動作を停止させ、ＰＷＭ増幅部１５の前段側からみてＰＷＭ信号増幅部１５のＰＷＭ出力端をハイ・インピーダンス化することより、スピーカＳＰに対する駆動電流ｉＡ、ｉＢの供給を完全に停止させ、次のステップＳＰ７へ移って処理を終了する。
【００５４】
（２）動作及び効果
以上の構成において、ディジタルアンプ装置１は、リセット信号Ｒ１の供給を受けると、無音レベルにゲイン調整されかつディザオフされた完全無音レベルのΔΣ変調データＳ３に基づいてＰＷＭ信号Ｐ１(+)、Ｐ１(-)、Ｐ２(+)及びＰ２(-)を生成するが、Ｄフリップフロップ回路１７からＰＷＭ出力ＯＵＴ１及びＯＵＴ２におけるＰＷＭ周期の区切りのタイミングで供給される同期リセット信号Ｒ２に応じて生成したＰＷＭ信号Ｐ１´(+)、Ｐ１´(-)、Ｐ２´(+)及びＰ２´(-)を基にＰＷＭ信号増幅部１５のトランジスタＴｒ１〜Ｔｒ４の動きを止めることにより、ＰＷＭ信号増幅部１５のスイッチング動作を停止させ、スピーカＳＰに対して駆動電流ｉＡ、ｉＢを流さないようにする。
【００５５】
これによりディジタルアンプ装置１は、ＰＷＭ信号Ｐ１´(+)、Ｐ１´(-)、Ｐ２´(+)及びＰ２´(-)によりＰＷＭ信号増幅部１５のトランジスタＴｒ１〜Ｔｒ４の動きを止め、ＰＷＭ信号増幅部１５のＰＷＭ出力ＯＵＴ１及びＯＵＴ２をハイ・インピーダンス状態にコントロールし、スピーカＳＰに一切の駆動電流ｉＡ又はｉＢを流さず停止させることができるので、音声出力状態から急激にリセット操作されたような場合であってもポップノイズを発生させることなく無音状態にすることができる。
【００５６】
特にディジタルアンプ装置１は、完全無音レベルのΔΣ変調データＳ３に基づいてＰＷＭ信号Ｐ１(+)、Ｐ１(-)、Ｐ２(+)及びＰ２(-)を生成しているので、ＰＷＭ出力ＯＵＴ１及びＯＵＴ２が共に同相でデューティ比５０％になった時点でスピーカＳＰの音声出力を停止させることができるものの、この時点では未だスイッチング動作を行っているので、ＰＷＭ周期の区切りでＰＷＭ増幅部１５のＰＷＭ出力ＯＵＴ１及びＯＵＴ２をハイ・インピーダンス化することによりスピーカＳＰに対する駆動電流ｉＡ又はｉＢの供給を止めて完全に無音状態にすることができる。
【００５７】
これに対して従来のディジタルアンプ装置では、図５に示すようにリセット信号Ｒ１の供給を受けると、そのタイミングで直ちにＰＷＭ増幅部１５のＰＷＭ出力ＯＵＴ１及びＯＵＴ２をハイ・インピーダンス化しているので、所定レベルの音声出力状態から急激に０レベルの無音状態に変化することになって所謂ポップノイズが発生してしまう。
【００５８】
しかしながら本発明のディジタルアンプ装置１では、ＰＣＭ信号Ｓ１のゲインを−∞化しかつディザオフすることにより完全無音レベルに設定した後に、ＰＷＭ増幅部１５のＰＷＭ出力ＯＵＴ１及びＯＵＴ２をハイ・インピーダンス化しているため、音声レベルが急激に変化することがない０レベル状態でスピーカＳＰの駆動電流ｉＡ又はｉＢの供給を止めることができるので、ポップノイズを発生させることなくスピーカ出力を完全に停止させることができる。
【００５９】
なおディジタルアンプ装置１は、ＰＷＭ増幅部１５のＰＷＭ出力ＯＵＴ１及びＯＵＴ２をＰＷＭ周期の区切りのタイミング以降「ロー」状態にするために、トランジスタＴｒ１及びＴｒ２や、トランジスタＴｒ３及びＴｒ４のゲートにゲート電圧を印加することを止めるようにしているため、ゲートドライバの誤動作等によりトランジスタＴｒ１及びＴｒ２や、トランジスタＴｒ３及びＴｒ４が同時にオン状態になって電源からグランドに向かって貫通電流が流れ続けることによる当該トランジスタＴｒ１及びＴｒ２、トランジスタＴｒ３及びＴｒ４の破壊を確実に回避することができる。
【００６０】
以上の構成によれば、ディジタルアンプ装置１では、従来のように複雑な構成にすることがなく、簡易な構成のまま音声出力状態からポップノイズを発生させることなくスピーカ出力を完全に停止して無音状態に遷移させることができる。
【００６１】
（３）他の実施の形態
なお上述の実施の形態においては、ＰＷＭ出力ＯＵＴ１及びＯＵＴ２におけるＰＷＭ周期の区切りのタイミングでＰＷＭ信号増幅部１５のＰＷＭ出力ＯＵＴ１及びＯＵＴ２をハイ・インピーダンス状態にコントロールするようにした場合について述べたが、本発明はこれに限らず、ＰＷＭ出力ＯＵＴ１及びＯＵＴ２がデューティ比５０％かつ同相であってスピーカ出力が停止されているときにＰＷＭ信号増幅部１５のＰＷＭ出力ＯＵＴ１及びＯＵＴ２をハイ・インピーダンス状態にコントロールするようにしても良い。
【００６２】
また上述の実施の形態においては、本発明をＢＴＬ方式のＰＷＭ信号増幅部１５を有するディジタルアンプ装置１に適用するようにした場合について述べたが、本発明はこれに限らず、シングルエンド方式のＰＷＭ信号増幅部を有するディジタルアンプ装置に適用するようにしても良い。
【００６３】
さらに上述の実施の形態においては、本発明のディジタルアンプ装置を、ゲイン調整手段としてのゲインコントロール部１１、ディザ重畳手段としてのΔΣ変調部１２、パルス幅変調信号生成手段としてのＰＷＭ信号生成部１３、増幅手段としてのＰＷＭ信号増幅部１５、制御手段としての制御部１６、Ｄフリップフロップ回路１７及びリセット回路１４によって構成するようにした場合について述べたが、本発明はこれに限らず、その他種々の回路構成でなるゲイン調整手段、ディザ重畳手段、パルス幅変調信号生成手段、増幅手段及び制御手段によってディジタルアンプ装置を構成するようにしても良い。
【産業上の利用可能性】
【００６４】
本発明のディジタルアンプ装置及びディジタルアンプ装置のリセット方法は、例えば音声出力状態からスピーカ出力を停止させて無音状態にする必要のあるリセット操作時に、ノイズを一切発生させることなくスピーカ出力を停止させる用途にも適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明によるディジタルアンプ装置の構成を示す略線的ブロック図である。
【図２】ＰＷＭ信号増幅部に供給するＰＷＭ信号の説明に供する略線図である。
【図３】本発明のリセットタイミングを示す略線図である。
【図４】本発明のリセット処理手順を示すフローチャートである。
【図５】従来のリセットタイミングを示す略線図である。
【図６】ＰＷＭ信号増幅部の構成を示す略線図である。
【図７】デューティ比の変化の説明に供する略線図である。
【符号の説明】
【００６６】
１、１０……ディジタルアンプ装置、１１……ゲインコントロール部、１２……ΔΣ変調部、１３……ＰＷＭ信号生成部、１４……リセット回路、１５……ＰＷＭ信号増幅部、１６……制御部、１７……Ｄフリップフロップ回路、ＳＰ……スピーカ。
【図１】
0004513022.tif 000002
【図２】
0004513022.tif 000003
【図３】
0004513022.tif 000004
【図４】
0004513022.tif 000005
【図５】
0004513022.tif 000006
【図６】
0004513022.tif 000007
【図７】
0004513022.tif 000008