(57)【特許請求の範囲】
【請求項１】
光電変換素子を含む画素を複数有する画素部が設けられた半導体装置の動作方法において、
前記画素部により、少なくとも２枚のキャリブレーションシートが読み取られ、
前記少なくとも２枚のキャリブレーションシートの読み取りにより得られる複数の画像信号の第１の差または比率を前記画素ごとに計算し、
前記第１の差または比率の最多値、平均値及び最大値のいずれか１つを計算し、
前記第１の差または比率と、前記第１の差または比率の前記最多値、前記平均値及び前記最大値のいずれか１つとの第２の差または比率が前記画素ごとに計算されることにより、前記画素部が含む欠陥画素が特定され、
前記欠陥画素により読み取られる被写体の画像信号として、前記欠陥画素と隣接する複数の画素により読み取られる前記被写体の画像信号の平均値が用いられることを特徴とする半導体装置の動作方法。
【請求項２】
光電変換素子を含む画素を複数有する画素部が設けられた半導体装置の動作方法において、
前記画素部により、少なくとも１枚のキャリブレーションシートが読み取られ、
電源線の電位が前記光電変換素子の一方の端子に伝達されたときの前記一方の端子の電位が前記画素ごとに読み出され、
前記少なくとも１枚のキャリブレーションシートの読み取りと、前記電源線の電位の伝達とにより得られる複数の画像信号の第１の差または比率を前記画素ごとに計算し、
前記第１の差または比率の最多値、平均値及び最大値のいずれか１つを計算し、
前記第１の差または比率と、前記第１の差または比率の前記最多値、前記平均値及び前記最大値のいずれか１つとの第２の差または比率が前記画素ごとに計算されることにより、前記画素部が含む欠陥画素が特定され、
前記欠陥画素により読み取られる被写体の画像信号として、前記欠陥画素と隣接する複数の画素により読み取られる前記被写体の画像信号の平均値が用いられることを特徴とする半導体装置の動作方法。
【請求項３】
光電変換素子を含む画素を複数有する画素部が設けられた半導体装置の動作方法において、
前記画素部により、少なくとも１枚のキャリブレーションシートが読み取られ、
前記光電変換素子の蓄積時間Ｔ、暗電流Ｉｄ、容量Ｃ及び電圧値Ｖｐが、式Ｔ＞（Ｃ×Ｖｐ）／Ｉｄを満たすときの、前記光電変換素子の一方の端子の電位が前記画素ごとに読み出され、
前記少なくとも１枚のキャリブレーションの読み取りと、前記式を満たすときに得られる複数の画像信号の第１の差または比率を前記画素ごとに計算し、
前記第１の差または比率の最多値、平均値及び最大値のいずれか１つを計算し、
前記第１の差または比率と、前記第１の差または比率の前記最多値、前記平均値及び前記最大値のいずれか１つとの第２の差または比率が前記画素ごとに計算されることにより、前記画素部が含む欠陥画素が特定され、
前記欠陥画素により読み取られる被写体の画像信号として、前記欠陥画素と隣接する複数の画素により読み取られる前記被写体の画像信号の平均値が用いられることを特徴とする半導体装置の動作方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記画素は、前記光電変換素子を制御する第１のトランジスタ、発光素子、及び前記発光素子を制御する第２のトランジスタを有し、
前記画素部により読み取られた被写体の情報は、前記発光素子と前記第２のトランジスタを用いて前記画素部に表示されることを特徴とする半導体装置の動作方法。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記画素は、前記光電変換素子を制御するトランジスタを有することを特徴とする半導体装置の動作方法。
【請求項６】
請求項１乃至請求項３のいずれか一項において、
前記欠陥画素の座標がメモリに記憶されることを特徴とする半導体装置の動作方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージセンサ機能を有する半導体装置の欠陥画素特定方法および欠陥画素特定システムに関する。また、イメージセンサ機能を有する半導体装置により読み取られた画像の画像補正方法および画像補正システムに関する。
【０００２】
【従来の技術】
近年、技術の進歩とともにさまざまなセンサが開発され、実用化されてきている。パソコンに紙面上の文字・図画情報などを取り入れるために、イメージセンサ機能が設けられた半導体装置が用いられるようになってきている。
【０００３】
そのような半導体装置には、デジタルスチルカメラ、スキャナ、コピー機などがある。デジタルスチルカメラは、従来の銀塩カメラに代わるものとして用いられており、画素が二次元に配列されたエリアセンサが設けられている。スキャナやコピー機などは、紙面上の文字・図画情報を読み取るための手段として用いられており、画素が一次元に配列されたラインセンサが設けられている。
【０００４】
スキャナは、読み取り方式によって、（１）シートフィード型、（２）フラットベッド型、（３）ペン型（ハンディ型）の３種類に大きく分類できる。（１）シートフィード型は、スキャナのイメージセンサ部を固定し、原稿を紙送りで移動させて読み取る方式である。（２）フラットベッド型は、原稿をガラスの上に固定し、ガラスの下でイメージセンサ部を移動させて読み取る方式である。（３）ペン型（ハンディ型）は、イメージセンサ部を原稿の上で使用者が移動させて読み取る方式である。
【０００５】
上述した３つのスキャナには、それぞれ光学系が採用される。（２）フラットベッド型のスキャナは、精密に画像を読み取るため、縮小型光学系が採用される場合が多い。縮小型光学系で用いられるレンズは、焦点距離が長いため、被写体とイメージセンサ部の距離が長くなり、半導体装置は大型化してしまう。
【０００６】
（１）シートフィード型や（３）ペン型（ハンディ型）では、携帯して持ち運びが出来るように、装置を小型化する必要がある。そのため、光学系は、密着型光学系が採用される場合が多い。密着型光学系は、イメージセンサ部と被写体の間に、ロッドレンズアレイを配置して用いられる。ロッドレンズアレイは、分布屈折率型の棒状のレンズを複数束ねたものである。また、ロッドレンズアレイは、１対１で結像し、焦点距離を短くできるため、被写体とイメージセンサ部の距離を短くすることができる。
【０００７】
スキャナは、商品として購入されると、被写体の読み取りを行う前に、使用者によりキャリブレーションを行うことが推奨されている。
【０００８】
キャリブレーションを行う理由としては、以下の二つがある。
【０００９】
まず一つ目の理由としては、スキャナに用いられている光源から被写体に照射される光が、均一に照射されないことがあげられる。上述したようにスキャナには、縮小型光学系やロッドレンズアレイなどのレンズが用いられている。スキャナに設けられている光源からの光は、それらのレンズを介して、被写体に照射される。そのため、場所によっては、被写体に照射される光の強度が異なる場合がある。
【００１０】
二つ目の理由としては、イメージセンサの画素毎の特性のばらつきを補正するためである。ばらつきとは、紙面上の情報が全て同じ被写体を読み取った際に、それぞれの画素が読み出す信号値が少しであるが異なることを示す。画素毎にばらつきが存在していると、同じ強度の光が光源から被写体に照射されていても、光電変換素子から出力される信号値は異なる。多くの場合において、画素毎の特性のばらつきは、時間によって変化しない。
【００１１】
そこで、スキャナを購入した後は、被写体の読み取りを行う前に、キャリブレーションを行うことが推奨されている。実際に、販売されているスキャナには、該スキャナの有効読み取り範囲と同じ大きさのキャリブレーションシートが同封されている場合がある。キャリブレーションシートは、プラスチック製で白色のシートである。なお、本明細書では、キャリブレーションシートとは、キャリブレーションに使用される際、半導体装置の読み取り範囲が同じ明るさであるシートを示す。好ましくは、透過性ではなく、丈夫なプラスチック製のシートなどがよい。また、穴やくぼみなどがなく、平面であるシートがよい。
【００１２】
キャリブレーションシートを読み取った際には、それぞれの画素毎に読み取られる情報は全て同じであるべきである。しかし、実際に読み取られた情報は、上述した二つの理由により、異なる場合がある。そのため、スキャナなどに設けられたプログラムにおいて、白色のシートを読み取った際の情報を記憶しておく。そして、実際に被写体の読み取りを行う際には、その情報に基づいて補正を行う。なお、一度キャリブレーションを行うと、その情報は保存できるため、さらにキャリブレーションを行う必要はない。
【００１３】
また、イメージセンサ機能を有する半導体装置には、キャリブレーションを行うことが推奨されている。キャリブレーションの方法は、半導体装置によって異なっている。例えば、スキャナでは、キャリブレーションシートを用いてキャリブレーションを行う。しかし、デジタルスチルカメラの場合は、キャリブレーション用のソフトが付属されている。デジタルスチルカメラは、レンズを介して画像を撮影するため、若干画像を歪ませてしまう場合がある。そこでキャリブレーションを行い、歪みを測定する。そして、レンズの歪みの補正値を計算して、その補正値をデジタルスチルカメラのプログラムに与えることで、その歪みの影響を最小限に減らすことができる。
【００１４】
【発明が解決しようとする課題】
イメージセンサ機能を有する半導体装置には、複数の画素を有する画素部が設けられている。複数の画素には、光電変換素子と光電変換素子を制御するための一つまたは複数のトランジスタがそれぞれ設けられている。
【００１５】
光電変換素子としては、ＰＮ型のフォトダイオードが用いられる場合が多い。その他には、ＰＩＮ型のフォトダイオード、アバランシェ型ダイオード、ｎｐｎ埋め込み型ダイオード、ショットキー型ダイオード、フォトトランジスタなどがある。その他には、Ｘ線用のフォトコンダクタや赤外線用のセンサなどもある。本発明の半導体装置は、全ての光電変換素子に適用することができる。
【００１６】
また、イメージセンサ機能を有する半導体装置は、大まかにはＣＣＤ型とＣＭＯＳ型に分類される。ＣＭＯＳ型の半導体装置は、増幅用トランジスタを搭載していないものはパッシブ型、増幅用トランジスタを搭載しているものはアクティブ型とよばれている。増幅用トランジスタは、光電変換素子が読み取った被写体の画像信号を増幅したりする機能を有する。
【００１７】
アクティブ型の半導体装置は、上述した増幅用トランジスタの他にセンサ選択用トランジスタなどが設けられており、一画素に設けられている素子が多くなってしまう。一画素に設けられる素子が多くなる程、半導体装置を形成する際の歩留まりが低くなる。
【００１８】
その結果、欠陥画素の全くない半導体装置を形成することが非常に困難となり、半導体装置を形成する際に、画素に設けられている光電変換素子、または該光電変換素子を制御するための複数のトランジスタのいずれか一つが正常に形成されない場合がある。このような画素は、正常に動作できないために、被写体の画像を正しく読み取ることができない。本明細書ではそのような画素を欠陥画素とよぶ。欠陥画素を有する半導体装置は、読み取った被写体の画像を表示する際に、欠陥画素の存在する部分が、白色の点か黒色の点として表示されてしまう場合が多い。そのため、欠陥画素の部分の映像が目立ち、読み取られた被写体の映像が正確に表示されない。
【００１９】
本発明は、上記の問題を鑑みてなされたものであり、欠陥画素を有する半導体装置において、読み取られた画像を表示する際に、欠陥画素の欠陥を目立たなくさせる画像補正方法を提供するものである。
【００２０】
【課題を解決するための手段】
図１を参照する。図１（Ａ）は、一例として、光電変換素子を含む画素を設けた半導体装置によって読み出された均一な中間調の被写体の画像を、任意の表示装置２０７の表示部２０６により表示したものである。図１（Ｂ）は、図１（Ａ）の四角形で囲まれた部分を、拡大した図である。また、図１（Ｂ）は、画素（ｍ、ｎ）、画素（ｍ±１、ｎ）、画素（ｍ±１、ｎ±１）、画素（ｍ、ｎ±１）を示しており、画素を示す四角形の中の数字は画像信号を示している。図１（Ｂ）に示すように、画素（ｍ、ｎ）と隣接する画素の画像信号は全て２００であるのに対し、画素（ｍ、ｎ）の画像信号は５５である。よって、画素（ｍ、ｎ）は、欠陥画素１０１であり、被写体の情報を正確に読み出していない。
【００２１】
そこで、本発明の欠陥画素特定方法および画像補正方法を用いる。本発明の欠陥画素特定方法は、前記画素ごとに前記光電変換素子により複数の画像信号を得る第１ステップと、
前記第１ステップにより得る前記複数の画像信号の第一の差または第一の比率を前記画素ごとに求める第２ステップと、
前記画素部における前記第一の差または前記第一の比率の最多値、または平均値、または最大値のいずれか一つを求める第３ステップと、
前記第２ステップにより得る前記第一の差または前記第一の比率と、前記第３ステップにより得る前記最多値、または前記平均値、または前記最大値のいずれか一つとの第二の差または第二の比率を前記画素ごとに求めて前記欠陥画素を特定する第４ステップとを含むことを特徴とする欠陥画素特定方法である。
また、本発明の画像補正方法は、前記光電変換素子により読み取られる画像信号が入力される第１ステップと、
前記欠陥画素と隣接する画素の画像信号の平均値を求める第２ステップと、前記平均値を前記欠陥画素の画像信号とする第３ステップと、
前記光電変換素子により読み取られる画像を表示する表示装置に前記欠陥画素の画像信号を出力する第４ステップと、を含むことを特徴としている。
【００２２】
図１（Ｃ）は、本発明の欠陥画素特定システムおよび画像補正システムを有する半導体装置によって読み出された被写体の画像を示す。図１（Ｄ）に示すように、画素（ｍ、ｎ）の画像信号は、欠陥画素と隣接する画素の画像信号から生成され、５５から２００に修復されている。その結果、図１（Ａ）と比較すると、欠陥画素１０１が目立たなくなっている。
【００２３】
本発明を用いることによって、欠陥画素を有する半導体装置において、欠陥画素を目立たなくすることができる。また見かけ上、欠陥画素が修復されたように見せることができる。
【００２４】
なお、本発明はイメージセンサ機能を有する全ての半導体装置に有効である。例えば、ＣＣＤ型やＣＭＯＳ型のイメージセンサ機能を有する半導体装置にも本発明は有効であるし、その他のすべてのイメージセンサ機能を有する半導体装置に本発明は有効である。また、ラインセンサおよびエリアセンサにも本発明は有効である。また、本発明を用いる半導体装置は、モノクロの画像を読み取る半導体装置でも、カラーの画像を読み取る半導体装置でもよい。また、単結晶（ＳＯＩやバルク）基板上に形成された場合や薄膜トランジスタを有する半導体装置にも有効である。
【００２５】
スキャナなどの読み取り機能のみを有する半導体装置の場合は、任意の表示装置に画像を表示する際に、本発明を用いると、欠陥画素が修復されたように見せることが可能である。また、読み取り機能を有する光電変換素子と、該光電変換素子により読み取られた画像を表示する表示素子を一画素とするような半導体装置にも有効である。このような半導体装置の場合は、読み取られた被写体の情報が、表示素子により表示する際に、本発明を用いると、欠陥画素が修復されたように見せることが可能である。
【００２６】
【発明の実施の形態】
（実施の形態１）
ここで、本発明における欠陥画素特定方法において欠陥画素の有無を特定する手段と、前記欠陥画素の座標を特定する手段を図２のフローチャートを用いて説明する。
【００２７】
まず、半導体装置の画素部において、欠陥画素の有無を異なる色の少なくとも２枚のキャリブレーションシートを画素部が読み取ることにより特定する。ここで、本明細書で用いる色とは、一般に色相（単色光の波長に相当）、彩度（あざやかさ即ち白みを帯びていない度合）および明度（明るさ即ち光の強弱）の三要素によって規定されたものである。また、本明細書で用いる色とは、上述の三要素のうちのいずれか一つの要素のみ、または任意で選んだ２つの要素のみを示してもよい。本実施の形態では、ステップ１として、白色のキャリブレーションシートを読み取る。また、ステップ２として、黒色のキャリブレーションシートを読み取る。ステップ３として、ステップ１とステップ２から得られた画像信号の値の差を求める。
【００２８】
なお、図２において、説明をわかりやすくするために、ステップ１〜ステップ３において、縦５×横５の画素部１０３を示す。画素１０２を表す四角形の中の数字は画像信号を示している。また、画素部１０３の周囲に示す数字は画素１０２の座標を示している。図２（Ａ）は、白色のキャリブレーションシートを読み取った際の、それぞれの画素の画像信号を示している。また、図２（Ｂ）は、黒色のキャリブレーションシートを読み取った際のそれぞれの画素の画像信号を示している。ここで、ステップ１から得られた画像信号の値をＳ１（ｍ、ｎ）とする。（ｍ、ｎ）は座標を示しており、例えば、Ｓ１（１、１）は２４５である。また、ステップ２から得られた画像信号の値をＳ２（ｍ、ｎ）とする。例えば、Ｓ２（１、１）は５０である。なお、本実施の形態においては、ｍ、ｎはともに整数であり、１≦ｍ≦５、１≦ｎ≦５であるとする。
【００２９】
また、本実施の形態では、ステップ１とステップ２に白色のキャリブレーションシートと黒色のキャリブレーションシートが用いられている。その理由は、ステップ１から得られる画像信号の値とステップ２から得られる画像信号の値との差から欠陥画素の有無を特定するため、得られる差が大きい方が好ましいからである。しかし、本発明では、ステップ１とステップ２の２回のキャリブレーションにより得られる同一画素での画像信号の値に差が生ずるならば、白色のキャリブレーションシートと黒色のキャリブレーションシートに限定されず、どのような色のキャリブレーションシートを行ってもよい。
【００３０】
また、本実施の形態では２枚のキャリブレーションシートを読み取ることにより欠陥画素の有無を特定したが、本発明では、異なる色の少なくとも２枚のキャリブレーションシートを読み取ることにより欠陥画素の有無を特定すればよいため、枚数は２枚に限定されない。但し、２枚以上のキャリブレーションシートを読み取る場合は、複数枚のうちの任意の２枚のキャリブレーションシートを読み取ることにより得られた画像信号の差を複数個求めるようにするとよい。そして、得られた差の値により、欠陥画素を特定するとよい。
【００３１】
次に、ステップ３として、それぞれの画素のステップ１により得られた画像信号の値と、それぞれの画素のステップ２により得られた画像信号の値との差を求める。図２（Ｃ）の画素１０２を表す四角形の中の数字は、その差を示している。ここで、ステップ１とステップ２により得られた差の値をＳ３（ｍ、ｎ）とする。例えば、Ｓ３（１、１）は、１９５である。
【００３２】
次にステップ４として、それぞれの画素の画像信号の差の平均値を求める。はじめに、画素部１０３の画素のＳ３（ｍ、ｎ）の値の和を求め、求めた和を画素数（本実施の形態では２５）で割る。ここで、ステップ４で求められる平均値はＳ４（Ａｖｅ）とする。図２に示す画素部１０３の場合は、Ｓ４（Ａｖｅ）は１９３．８となる。
【００３３】
そしてステップ５では、ステップ４で得られたＳ４（Ａｖｅ）の値１９３．８とそれぞれの画素の値Ｓ３（ｍ、ｎ）を比べる。以下の（式１）で表されるように、それぞれの画素の値Ｓ３（ｍ、ｎ）が、Ｓ４（Ａｖｅ）の値１９３．８と比べて、８０％〜１２０％以内の場合は欠陥のない画素とする。また、以下の（式２）と（式３）で表されるように、画素１０２の差の値が、平均値１９３．８に比べて８０％以下または１２０％以上の場合は欠陥画素とする。
【００３４】
【式１】
０．８＜｛Ｓ３（ｍ、ｎ）｝/｛Ｓ４（Ａｖｅ）｝＜１．２
【００３５】
【式２】
０．８＞｛Ｓ３（ｍ、ｎ）｝/｛Ｓ４（Ａｖｅ）｝
【００３６】
【式３】
１．２＜｛Ｓ３（ｍ、ｎ）｝/｛Ｓ４（Ａｖｅ）｝
【００３７】
そうすると、図２（Ａ）〜図２（Ｃ）で示す画素部１０３の場合は、画素（２、３）は欠陥画素と特定される。そこで、同時に欠陥画素座標メモリに、欠陥画素の座標（２、３）が記憶される。
【００３８】
なお、本実施の形態では、ステップ３において、ステップ１とステップ２より得られたそれぞれの画素の画像信号の値の差を求めたが、本発明はこれに限定されない。例えば、ステップ１とステップ２より得られたそれぞれの画素の画像信号の値の和を求めてもよいし、それぞれの画素の画像信号の比率、またはそれぞれの画像信号の積を求めてもよい。
【００３９】
また、ステップ４において、平均値を計算したが、本発明はこれに限定されず、ステップ４では最大値を求めてもよいし、ヒストグラム上で最多値を求めてもよい。また、Ｓ４（Ａｖｅ）の値を、使用者が自分で入力してもよい。
【００４０】
なお、本実施の形態では、ステップ５において、それぞれの画素の値Ｓ３（ｍ、ｎ）が、Ｓ４（Ａｖｅ）の値に比べて８０％〜１２０％以内の画素は欠陥のない画素をしたが、本発明はこれに限定されない。ステップ４で求めた値に比べて、どの程度の違いがあれば欠陥画素とするかどうかは使用者が適宜決めることが可能である。また、統計学に基づく公知の方法で、分散や、標準偏差を用いて欠陥画素を特定してもよい。
【００４１】
また、欠陥画素の座標を特定する手段としてのキャリブレーションは、半導体装置を初めて使用する際に行われるとよい。そして、欠陥画素の座標が一度特定されると、半導体装置が有する欠陥画素座標メモリにはその座標が記憶されることになる。そのため、再度キャリブレーションを行う必要はない。そして欠陥画素の座標が欠陥画素座標メモリに記憶されている場合は、図２および図３に示すフローチャートにおいて、Ａで示す箇所から始めて、キャリブレーションは行わず、被写体の画像の読み取りから始めればよい。
【００４２】
（実施の形態２）
本実施の形態では、欠陥画素の画像信号を生成する手段を図３を用いて説明する。
【００４３】
図３を参照する。欠陥画素１０１の座標が特定され、欠陥画素座標メモリに座標が記憶されると、その欠陥画素１０１の画像信号は、欠陥画素と隣接している画素の画像信号から生成される。
【００４４】
図３（Ａ）は、半導体装置がモノクロで被写体の情報を読み取り、該被写体の画像をモノクロで表示する場合を示している。欠陥画素１０１の座標を（ｍ、ｎ）とすると、欠陥画素１０１に隣接している画素（ｍ、ｎ±１）、画素（ｍ±１、ｎ±１）、画素（ｍ±１、ｎ）のあわせて８個の画素における画像信号から欠陥画素の画像信号を生成する。より詳細には、欠陥画素１０１に隣接している画素（ｍ、ｎ±１）、画素（ｍ±１、ｎ±１）、画素（ｍ±１、ｎ）の画像信号の平均値を求めて、該平均値を欠陥画素１０１の画像信号とする。
【００４５】
なお、図３（Ａ）では、画素（ｍ、ｎ±１）、画素（ｍ±１、ｎ±１）、画素（ｍ±１、ｎ）のあわせて８個の画素から欠陥画素１０１（ｍ、ｎ）の画像信号を生成したが、本発明はこれに限定されない。例えば、上述した８個の画素に、画素（ｍ±２、ｎ±２）を加えて、合わせて１２個の画素の画像信号の平均値をとってもよい。また、欠陥画素１０１の両隣にある画素（ｍ±１、ｎ）の２個の画素の平均値、あるいは欠陥画素１０１の上下にある画素（ｍ、ｎ±１）の平均値をとるようにしてもよい。また、欠陥画素１０１の画像信号を、欠陥画素１０１に隣接する画素（ｍ、ｎ±１）、画素（ｍ±１、ｎ±１）、画素（ｍ±１、ｎ）の８個の画素の内の任意の１個の画素の画像信号と同じにしてもよい。すなわち、欠陥画素に隣接するどこの画素の画像信号の平均値を欠陥画素の画像信号とするかは使用者が適宜決めることができる。
【００４６】
また、欠陥画素が画素配列の端にある場合は、欠陥画素に隣接する画素の画像信号のみを用いて、欠陥画素の画像信号を生成してもよい。また、半導体装置が第一の欠陥画素と第二の欠陥画素を有しており、第一の欠陥画素と第二の欠陥画素が隣接している場合は、第一の欠陥画素に隣接している画素の内、第二の欠陥画素を除いた画素の画像信号から第一の欠陥画素の画像信号を生成してもよい。
【００４７】
図３（Ｂ）は、半導体装置がカラーで被写体の情報を読み取り、該被写体の画像をカラーで表示する場合を示している。被写体の画像をカラーで読み取る方法としては、大まかに二つの方法がある。一つ目の方法は、それぞれの画素に一つの光電変換素子を設け、光源を赤（Ｒ）と緑（Ｇ）と青（Ｂ）の三回それぞれ切り替えて、被写体を三回読み取る方法である。二つ目の方法は、画素に赤（Ｒ）と緑（Ｇ）と青（Ｂ）のカラーフィルタを設け、光源を白色光にして、被写体を１回読み取る方法である。また、画素にカラーフィルタを設ける場合は、１つの画素に１色のカラーフィルタを設け、隣接する画素から異なる色の情報を得る場合と、１つの画素を３つの副画素に分けて、赤（Ｒ）と緑（Ｇ）と青（Ｂ）のカラーフィルタを設ける場合とがある。本実施の形態では、後者の場合について述べる。
【００４８】
１０２は画素を示し、副画素Ｒ（ｍ、ｎ）と、副画素Ｇ（ｍ、ｎ）と、副画素Ｂ（ｍ、ｎ）を有する。欠陥副画素３０１の座標を（ｍ、ｎ）とすると、欠陥副画素３０１の周囲の副画素Ｇ（ｍ、ｎ±１）、副画素Ｇ（ｍ±１、ｎ±１）、副画素Ｇ（ｍ±１、ｎ）のあわせて８個の副画素における画像信号から欠陥副画素の画像信号を生成する。より詳細には、欠陥副画素３０１の周囲の副画素Ｇ（ｍ、ｎ±１）、副画素Ｇ（ｍ±１、ｎ±１）、副画素Ｇ（ｍ±１、ｎ）の画像信号の平均値を求めて、該平均値を欠陥副画素３０１の画像信号とする。
【００４９】
なお、図３（Ｂ）では、副画素Ｇ（ｍ、ｎ±１）、副画素Ｇ（ｍ±１、ｎ±１）、副画素Ｇ（ｍ±１、ｎ）のあわせて８個の画素から欠陥副画素３０１（ｍ、ｎ）の画像信号を生成したが、本発明はこれに限定されない。例えば、上述した８個の画素に、画素Ｇ（ｍ±２、ｎ±２）を加えて、合わせて１２個の画素の画像信号の平均値をとってもよい。また、副画素Ｇ（ｍ±１、ｎ）の２個の画素の平均値をとるようにしてもよい。すなわち、欠陥画素に隣接するどこの画素の画像信号の平均値を欠陥画素の画像信号とするかは使用者が適宜決めることができる。なお、本発明を用いた被写体の画像の修復は、一旦、被写体の全画面分のデータを読み取ってから行ってもよい。また、一行ずつまたは一画素ずつ被写体の情報を読み取りながら、被写体の画像を読み取った箇所の、被写体の画像を修復してもよい。
【００５０】
なお、本発明は、実施の形態１と自由に組み合わせることが可能である。
【００５１】
（実施の形態３）
本実施の形態では、光電変換素子を有する画素が複数設けられた画素部と、該画素部により読み取られた被写体の画像を表示する表示装置との関係について図４を用いて説明する。
【００５２】
図４で示す画素部２００には、読み取り機能を有する光電変換素子が設けられている。画素部２００により読み取られた被写体の情報は、欠陥画素修復システムに出力される。なお本実施の形態では、欠陥画素特定システムと画像補正システムとを会わせて欠陥画素修復システムとよぶ。
【００５３】
欠陥画素修復システムはＣＰＵ２０２と、画像信号修復回路２０３と、欠陥画素座標メモリ２０４とを有している。また、本発明の欠陥画素修復システムは、キャリブレーションにより、画素部において欠陥画素の有無を特定し、かつ前記欠陥画素の座標を特定する手段を有する。また、欠陥画素の画像信号を、欠陥画素に隣接する画素の画像信号から生成する手段を有することを特徴とする。
【００５４】
欠陥画素座標メモリ２０４は、欠陥画素の座標が特定されると、該欠陥画素の座標が記憶される。また、画像信号修復回路２０３では、該欠陥画素に隣接する画素の画像信号から欠陥画素の画像信号を生成する。より詳細には、欠陥画素に隣接している画素の画像信号の平均値を求めて、該平均値を欠陥画素の画像信号とする。
【００５５】
コントロール回路２０５は、欠陥画素修復システムにより生成された欠陥画素の画像信号および欠陥画素以外の画像信号を、表示部２０６に出力する。そして、表示部２０６では、画素部２００で読み取られた被写体の画像を表示する。
【００５６】
なお、本発明はイメージセンサ機能を有する全ての半導体装置に有効である。例えば、ＣＣＤ型やＣＭＯＳ型のイメージセンサ機能を有する半導体装置にも本発明は有効であるし、その他のすべてのイメージセンサ機能を有する半導体装置に本発明は有効である。また、ラインセンサおよびエリアセンサにも本発明は有効である。また、本発明を用いる半導体装置は、モノクロの画像を読み取る半導体装置でも、カラーの画像を読み取る半導体装置でもよい。また、単結晶（ＳＯＩやバルク）基板上に形成された場合や薄膜トランジスタを有する半導体装置にも有効である。
【００５７】
スキャナなどの読み取り機能のみを有する半導体装置の場合は、任意の表示装置に画像を表示する際に、本発明を用いると、欠陥画素が修復されたように見せることが可能である。例えば、スキャナで読み取った被写体の情報を、任意のディスプレイに表示する場合においては、図４で示す画素部２００と表示部２０６が異なっている。
【００５８】
また、光電変換素子と発光素子を一画素とする半導体装置の場合は、被写体の情報の読み取りと、該被写体の表示を同じ画素で行う。このような半導体装置は、図４で示す画素部２００と表示部２０６が同じである。
【００５９】
なお、本発明は、実施の形態１、２と自由に組み合わせることが可能である。
【００６０】
【実施例】
（実施例１）
本実施例では、本発明を適用することが可能な半導体装置の一例を説明する。
【００６１】
図５は、パッシブ型の半導体装置の画素部の回路図を示す。画素部１０３はセンサ選択信号線（ＳＧ１〜ＳＧｙ）、センサ用信号出力線（ＳＳ１〜ＳＳｘ）、センサ用電源線（ＶＢ1〜ＶＢｘ）を有している。
【００６２】
画素部１０３は複数の画素１０２を有している。画素１０２は、フォトダイオード１１１と、センサ選択用トランジスタ１１２と、センサ選択信号線（ＳＧ１〜ＳＧｙ）のいずれか１つと、センサ用信号出力線（ＳＳ１〜ＳＳｘ）のいずれか１つを有している。
【００６３】
フォトダイオード１１１のＰチャネル側端子は電源基準線１２１に接続されている。センサ選択用トランジスタ１１２のソース領域またはドレイン領域には、一方にはフォトダイオード１１１のＮチャネル側端子が接続されており、もう一方にはセンサ用信号出力線（ＳＳ１〜ＳＳｘ）が接続されている。センサ選択用トランジスタ１１２のゲート電極には、センサ選択信号線（ＳＧ１〜ＳＧｙ）が接続されている。
【００６４】
なお、本実施例は、実施の形態と自由に組み合わせることが可能である。
（実施例２）
本実施例では、実施例１とは異なる半導体装置の例について説明する。
【００６５】
図６は、アクティブ型の半導体装置の画素部の回路図を示す。画素部１０３はセンサ選択信号線（ＳＧ１〜ＳＧｙ）、センサリセット信号線（ＳＲ１〜ＳＲｙ）、センサ用信号出力線（ＳＳ１〜ＳＳｘ）、センサ用電源線（ＶＢ1〜ＶＢｘ）を有している。
【００６６】
画素部１０３は複数の画素１０２を有している。画素１０２は、フォトダイオード１１１と、センサ選択用トランジスタ１１２と、増幅用トランジスタ１１３と、センサリセット用トランジスタ１１４と、センサ選択信号線（ＳＧ１〜ＳＧｙ）のいずれか１つと、センサリセット信号線（ＳＲ１〜ＳＲｙ）のいずれか１つと、センサ用信号出力線（ＳＳ１〜ＳＳｘ）のいずれか１つと、センサ用電源線（ＶＢ1〜ＶＢｘ）のいずれか１つを有している。
【００６７】
フォトダイオード１１１のＰチャネル側端子は電源基準線１２１に接続され、Ｎチャネル側端子は、増幅用トランジスタ１１３のゲート電極に接続されている。
【００６８】
増幅用トランジスタ１１３のドレイン領域とソース領域は、一方はセンサ用電源線（ＶＢ1〜ＶＢｘ）に接続されており、もう一方はセンサ選択用トランジスタ１１２のドレイン領域に接続されている。増幅用トランジスタ１１３は、バイアス用トランジスタ１２０とソースフォロワ回路を形成する。そのため、増幅用トランジスタ１１３とバイアス用トランジスタ１２０の極性は同じである方がよい。
【００６９】
センサ選択用トランジスタ１１２のゲート電極には、センサ選択信号線（ＳＧ１〜ＳＧｙ）が接続され、センサ選択用トランジスタ１１２のソース領域には、センサ用信号出力線（ＳＳ１〜ＳＳｘ）が接続されている。
【００７０】
センサリセット用トランジスタ１１４のゲート電極は、センサリセット信号線（ＳＲ１〜ＳＲｙ）に接続されている。センサリセット用トランジスタ１１４のソース領域とドレイン領域は、一方はセンサ用電源線（ＶＢ1〜ＶＢｘ）に接続されており、もう一方は増幅用トランジスタ１１１のゲート電極に接続されている。
【００７１】
バイアス用トランジスタ１２０のソース領域およびドレイン領域は、一方はセンサ用信号出力線（ＳＳ１〜ＳＳｘ）に接続されており、もう一方は電源線１２２に接続されている。またバイアス用トランジスタ１２０のゲート電極は、バイアス用信号線（ＢＳ）に接続されている。
【００７２】
実施例１および実施例２では、ＭＯＳ型の半導体装置について説明したが、本発明は、ＣＣＤ型の半導体装置にも適用することができる。なお、本実施例は、実施の形態および実施例１と自由に組み合わせることが可能である。
【００７３】
（実施例３）
本実施例では、実施例１および実施例２とは異なる例について説明する。発光素子と光電変換素子を一画素中に用いた半導体装置について、図７および図８を用いて説明する。
【００７４】
画素部１０３はソース信号線（Ｓ１〜Ｓｘ）、電源供給線（Ｖ１〜Ｖｘ）、選択信号線（ＥＧ１〜ＥＧｙ）、リセット信号線（ＥＲ１〜ＥＲｙ）、センサ選択信号線（ＳＧ１〜ＳＧｙ）、センサリセット信号線（ＳＲ１〜ＳＲｙ）、センサ用信号出力線（ＳＳ１〜ＳＳｘ）、センサ用電源線（ＶＢ1〜ＶＢｘ）を有している。
【００７５】
画素部１０３は複数の画素１０２を有している。画素１０２は、ソース信号線（Ｓ１〜Ｓｘ）のいずれか１つと、電源供給線（Ｖ１〜Ｖｘ）のいずれか１つと、選択信号線（ＥＧ１〜ＥＧｙ）のいずれか１つと、リセット信号線（ＥＲ１〜ＥＲｙ）のいずれか１つと、センサ選択信号線（ＳＧ１〜ＳＧｙ）のいずれか１つと、センサリセット信号線（ＳＲ１〜ＳＲｙ）のいずれか１つと、センサ用信号出力線（ＳＳ１〜ＳＳｘ）のいずれか１つと、センサ用電源線（ＶＢ1〜ＶＢｘ）のいずれか１つを有している。また、画素１０２は、選択用トランジスタ１１６と、駆動用トランジスタ１１９と、リセット用トランジスタ１１７と、センサ選択用トランジスタ１１２と、増幅用トランジスタ１１３と、センサリセット用トランジスタ１１４とを有している。
【００７６】
バイアス用トランジスタ１２０のソース領域およびドレイン領域は、一方はセンサ用信号出力線（ＳＳ１〜ＳＳｘ）に接続されており、もう一方は電源線１２２に接続されている。またバイアス用トランジスタ１２０のゲート電極は、バイアス用信号線（ＢＳ）に接続されている。
【００７７】
図８には、図７で示した画素部におけるｉ行目ｊ列目の画素（ｉ、ｊ）を示す。
【００７８】
フォトダイオード１１１は、ｎチャネル型端子、ｐチャネル型端子、およびｎチャネル型端子とｐチャネル型端子の間に設けられている光電変換層を有している。ｐチャネル型端子、ｎチャネル型端子の一方は、電源基準線１２１に接続されており、もう一方は増幅用トランジスタ１１３のゲート電極に接続されている。
【００７９】
センサ選択用トランジスタ１１２のゲート電極はセンサ選択信号線（ＳＧｊ）に接続されている。そしてセンサ選択用トランジスタ１１２のソース領域とドレイン領域は、一方は増幅用トランジスタ１１３のソース領域に接続されており、もう一方はセンサ用信号出力線（ＳＳｉ）に接続されている。センサ選択用トランジスタ１１２は、フォトダイオード１１１の信号を出力するときのスイッチング素子として機能するトランジスタである。
【００８０】
増幅用トランジスタ１１３のドレイン領域はセンサ用電源線（ＶＢｉ）に接続されている。そして増幅用トランジスタ１１３のソース領域はセンサ選択用トランジスタ１１２のソース領域又はドレイン領域に接続されている。増幅用トランジスタ１１３は、バイアス用トランジスタ１２０とソースフォロワ回路を形成する。そのため、増幅用トランジスタ１１３とバイアス用トランジスタ１２０の極性は同じである方がよい。
【００８１】
センサリセット用トランジスタ１１４のゲート電極は、センサリセット信号線（ＳＲj）に接続されている。センサリセット用トランジスタ１１４のソース領域とドレイン領域は、一方はセンサ用電源線（ＶＢｉ）に接続されており、もう一方は、フォトダイオード１１１及び増幅用トランジスタ１１３のゲート電極に接続されている。センサリセット用トランジスタ１１４は、フォトダイオード１１１を初期化するための素子として機能するトランジスタである。
【００８２】
発光素子１１５は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極が駆動用トランジスタ１１６のソース領域またはドレイン領域と接続している場合、陽極が画素電極となり、また陰極が対向電極となる。逆に陰極が駆動用トランジスタ１１６のソース領域またはドレイン領域と接続している場合、陰極が画素電極となり、陽極が対向電極となる。
【００８３】
選択用トランジスタ１１６のゲート電極は選択信号線（ＥＧｊ）に接続されている。そして選択用トランジスタ１１６のソース領域とドレイン領域は、一方がソース信号線（Ｓｉ）に、もう一方が駆動用トランジスタ１１６のゲート電極に接続されている。選択用トランジスタ１１６は、画素（ｉ、ｊ）に信号を書き込むときのスイッチング素子として機能するトランジスタである。
【００８４】
駆動用トランジスタ１１６のソース領域とドレイン領域は、一方が電源供給線（Ｖｉ）に、もう一方が発光素子１１５に接続されている。コンデンサ１１８は駆動用トランジスタ１１６のゲート電極と電源供給線（Ｖｉ）に接続して設けられている。駆動用トランジスタ１１６は、発光素子１１５に供給する電流を制御するための素子（電流制御素子）として機能するトランジスタである。
【００８５】
リセット用トランジスタ１１７のソース領域とドレイン領域は、一方は電源供給線（Ｖｉ）に接続され、もう一方は駆動用トランジスタ１１６のゲート電極に接続されている。リセット用トランジスタ１１７のゲート電極は、リセット信号線（ＥＲj）に接続されている。リセット用トランジスタ１１７は、画素（ｉ、ｊ）に書き込まれた信号を消去（リセット）するための素子として機能するトランジスタである。
【００８６】
本実施例の半導体装置は、光電変換素子と発光素子のそれぞれを制御するための複数のトランジスタが設けられている。光電変換素子により読み取られた被写体の情報は、同じ画素に設けられた発光素子により表示される。
【００８７】
読み取る機能を有する光電変換素子、および該光電変換素子を制御するトランジスタに欠陥が存在する画素を本明細書では欠陥画素をよぶが、同じ画素に設けられている発光素子、および該発光素子を制御するトランジスタに欠陥が無ければ、本発明を適用することが可能である。
【００８８】
なお、本実施例は、実施の形態および実施例１、２と自由に組み合わせることが可能である。
【００８９】
（実施例４）
本実施例では、実施例２で説明したアクティブ型のＣＭＯＳセンサの半導体装置の基本的な動作について説明する。図１６には、図６で示した画素部１０３におけるｉ行目ｊ列目の画素（ｉ、ｊ）を示す。
【００９０】
まず、センサリセット用トランジスタ１１４を導通状態にする。センサリセット用トランジスタ１１４を導通状態にすると、光電変換素子１１１のｐチャネル型端子が電源基準線１２１に接続された状態になり、かつ、光電変換素子１１１のｎチャネル型端子がセンサ用電源線（ＶＢｉ）に電気的に接続された状態となる。この際、電源基準線１２１の電位は基準電位０Ｖであり、センサ用電源線（ＶＢｉ）の電位は電源電位Ｖｄｄである。そのため、光電変換素子１１１には、逆バイアス電圧が与えられる。なお、本明細書では、光電変換素子１１１のｎチャネル型端子の電位が、センサ用電源線（ＶＢｉ）の電位まで充電される動作をリセットと呼ぶことにする。
【００９１】
次に、センサリセット用トランジスタ１１４を非導通状態にする。センサリセット用トランジスタ１１４を非導通状態にすると、光電変換素子１１１に光が照射されていた場合は、光電変換により、光電変換素子１１１に電荷が発生する。そのため、時間が経過するに従って、センサ用電源線（ＶＢｉ）の電位と同じ電位が充電されていた光電変換素子１１１のｎチャネル型端子の電位は、徐々に低くなってしまう。
【００９２】
次に、ある一定時間経過した後、センサ選択用トランジスタ１１２を導通状態にする。センサ選択用トランジスタ１１２を導通状態にすると、光電変換素子１１１のｎチャネル型端子の電位が増幅用トランジスタ１１３を通って、センサ信号出力線（ＳＳｉ）へ出力される。
【００９３】
但し、センサ信号出力線（ＳＳｉ）に光電変換素子１１１のｎチャネル型端子の電位が出力されている状態において、バイアス信号線（ＢＳ）には、電位が与えられている。つまり、バイアス用トランジスタ１２０には、電流が流れるようになっているため、増幅用トランジスタ１１３とバイアス用トランジスタ１２０は、ソースフォロワ回路として機能している。
【００９４】
図１６では、光電変換素子１１１のｐチャネル型端子が接続されている配線、つまり、電源基準線１２１は、光電変換素子側電源線と呼ぶこともできる。また、光電変換素子側電源線の電位は、光電変換素子１１１の向きによって変わる。図１６では、光電変換素子側電源線には、光電変換素子１１１のｐチャネル型端子が接続されており、その電位は基準電位０Ｖである。そのため、図１６では、光電変換素子側電源線を電源基準線と呼んでいる。
【００９５】
同様に、図１６では、センサリセット用トランジスタ１１４が接続されている配線、つまり、センサ用電源線（ＶＢｉ）は、リセット側電源線と呼ぶこともできる。リセット側電源線の電位は、光電変換素子１１１の向きによって変わる。図１６では、リセット側電源線には、センサリセット用トランジスタ１１４を介して、光電変換素子１１１のｎチャネル側端子が接続されており、その電位は電源電位Ｖｄｄである。そのため、図１６では、リセット側電源線を電源線と呼んでいる。
【００９６】
なお、光電変換素子１１１をリセットする動作は、光電変換素子１１１に逆バイアス電圧が与えられる動作と同じである。よって、光電変換素子１１１の向きによって、光電変換素子側電源線とリセット側電源線の電位の大小関係は変化する。
【００９７】
次に、図１７に基本的なソースフォロワ回路の例を示す。図１７では、ｎチャネル型トランジスタを用いた場合について示すが、ｐチャネル型トランジスタを用いてソースフォロワ回路を構成することも出来る。
【００９８】
増幅側電源線１３０には、電源電位Ｖｄｄが与えられており、電源線１２２には、基準電位０Ｖが与えられている。増幅用トランジスタ１１３のドレイン領域は増幅側電源線１３０に接続され、増幅用トランジスタ１１３のソース領域はバイアス用トランジスタ１２０のドレイン領域に接続されている。バイアス用トランジスタ１２０のソース領域は、電源線１２２に接続されている。
【００９９】
バイアス用トランジスタ１２０のゲート電極には、バイアス電位Ｖｂが与えられ、バイアス用トランジスタ１２０には、バイアス電流Ｉｂが流れている。バイアス用トランジスタ１２０は、定電流源として動作する。
【０１００】
図１７において、増幅用トランジスタ１１３のゲート電極が、入力端子１３１である。よって、増幅用トランジスタ１１３のゲート電極には、入力電位Ｖｉｎが加えられる。また、増幅用トランジスタ１１３のソース領域が出力端子１３２である。よって、増幅用トランジスタ１１３のソース領域の電位が、出力電位Ｖｏｕｔとなる。この際、ソースフォロワ回路の電位の入出力関係は、Ｖｏｕｔ＝Ｖｉｎ−Ｖｂとなる。
【０１０１】
なお、図１７においては、センサ選択用トランジスタ１１２は、導通状態であることを想定し、省略されている。また光電変換素子１１１のｎチャネル型端子の電位は、入力電位Ｖｉｎ（増幅用トランジスタ１１３のゲート電位、つまり入力端子１３１の電位）に対応する。センサ信号出力線（ＳＳｉ）の電位は、出力電位Ｖｏｕｔ（増幅用トランジスタ１１３のソース電位、つまり出力端子１３２の電位）に対応する。センサ用電源線（ＶＢｉ）は、増幅側電源線１３０に対応する。
【０１０２】
従って、図１６において、光電変換素子１１１のｎチャネル型端子の電位をＶｐｄとし、バイアス信号線（ＢＳ）の電位、つまり、バイアス電位をＶｂとし、センサ信号出力線（ＳＳｉ）の電位をＶｏｕｔとする。また、電源基準線１２１と電源線１２２の電位を０Ｖとすると、Ｖｏｕｔ＝Ｖｐｄ−Ｖｂとなる。よって、光電変換素子１１１のｎチャネル型端子の電位Ｖｐｄが変化すると、Ｖｏｕｔも変化することになり、Ｖｐｄの変化を信号として出力する。よって、光電変換素子１１１は、光強度を読み取ることが出来る。
【０１０３】
次に、画素１０２での信号のタイミングチャートを図１８に示す。
【０１０４】
始めに、センサリセット信号線（ＳＲ１〜ＳＲｙ）を制御し、センサリセット用トランジスタ１１４を導通状態にする。
【０１０５】
次に、光電変換素子１１１のｎチャネル型端子の電位は、センサ用電源線（ＶＢｉ）の電位である電源電位Ｖｄｄにまで充電される。すなわち、画素１０２がリセットされる。それから、センサリセット信号線（ＳＲ１〜ＳＲｙ）を制御し、センサリセット用トランジスタ１１４を非導通状態にする。
【０１０６】
その後、光電変換素子１１１に光が照射されていると、光強度に応じた電荷が光電変換素子１１１に発生する。そして、リセットにより充電された電荷が、徐々に放電され、光電変換素子１１１のｎチャネル型端子の電位が低くなってくる。
【０１０７】
図１６に示すように、光電変換素子１１１に明るい光が照射されている場合は、放電される量が多いため、光電変換素子１１１のｎチャネル型端子の電位は低くなる。光電変換素子１１１に暗い光が照射されている場合は、放電される量が少なく、光電変換素子１１１のｎチャネル型端子の電位は、明るい光が照射されている場合に比べると、あまり低くならない。
【０１０８】
そして、ある時点において、センサ選択用トランジスタ１１２を導通状態にして、光電変換素子１１１のｎチャネル型端子の電位を信号として読み出す。この信号は、光電変換素子１１１に照射された光の強度に比例している。そして、再びセンサリセット用トランジスタ１１４を導通状態にして光電変換素子１１１をリセットし、上述の動作を繰り返していく。
【０１０９】
但し、非常に明るい光が照射された場合は、光電変換素子１１１の電荷の放電される量が非常に多いため、光電変換素子１１１のｎチャネル型端子の電位は、非常に低下してしまう。しかし、光電変換素子１１１のｎチャネル型端子の電位は、光電変換素子１１１のｐチャネル型端子、つまり電源基準線１２１の電位より低くなることはない。
【０１１０】
また、非常に明るい光が照射された場合は、光電変換素子１１１のｎチャネル型端子の電位が低くなってくるが、その電位が電源基準線１２１の電位まで低くなると、電位は変化しなくなる。このような状況を飽和と呼ぶ。飽和すると、光電変換素子１１１のｎチャネル型端子の電位が変化しなくなってしまうため、正しい光強度に応じた信号を出力できない。よって、正常に動作させるためには、光電変換素子１１１が飽和しないようにして、動作させる必要がある。
【０１１１】
また、画素１０２がリセットされてから、信号を出力する時までの期間は、蓄積時間と呼ばれる。蓄積時間とは、イメージセンサの受光部に光を照射し、信号を蓄積している時間のことであり、露光時間ともよばれる。蓄積時間において、光電変換素子１１１は、光電変換素子１１１に照射された光によって生成される電荷を蓄積している。
【０１１２】
よって、蓄積時間が異なると、たとえ同じ光強度であっても、光によって生成される電荷の総量が異なるため、信号値も異なってしまう。例えば、強い光が光電変換素子１１１に照射された場合は、短い蓄積時間で飽和してしまう。また、弱い光が光電変換素子１１１に照射された場合であっても、蓄積時間が長いと、いずれは飽和状態に達する。つまり、信号は、光電変換素子１１１に照射される光の強さと蓄積時間との積によって決定する。
【０１１３】
なお、本実施例は、実施の形態および実施例１乃至実施例３と自由に組み合わせることが可能である。
【０１１４】
（実施例５）
本実施例では、半導体装置に黒色のキャリブレーションシートを読み取らせる動作と同様の動作をさせる半導体装置の駆動方法について説明する。
【０１１５】
本実施例では、アクティブ型のＣＭＯＳセンサの半導体装置において、センサリセット用トランジスタ１１４にリセット信号が印可された際に、光電変換素子１１１のｎチャネル型端子の電位を読み出すことにする。
【０１１６】
センサリセット用トランジスタ１１４にリセット信号が印可された際に、読み出される光電変換素子１１１のｎチャネル型端子の電位は、黒色のキャリブレーションシートの読み取りを行って、読み出される光電変換素子１１１の電位とほぼ同じである。つまり、センサリセット用トランジスタ１１４にリセット信号が印可された際に、光電変換素子１１１のｎチャネル型端子の電位を読み出す動作は、黒色のキャリブレーションシートを読み取る動作と同じ動作をしていることになる。その理由を以下に述べる。
【０１１７】
黒色のキャリブレーションシートの読み取りを行った際、光電変換素子１１１に照射される光はほとんどない。つまり、光電変換素子１１１では、光電変換はほとんど行われず、光電変換素子１１１には、電荷は蓄積されない。そのため、黒のキャリブレーションシートの読み取りを行った際、光電変換素子１１１のｎチャネル型端子の電位はセンサ用電源線（ＶＢ１〜ＶＢｘ）の電位とほぼ同じ値となる。
【０１１８】
一方、センサリセット用トランジスタ１１４にリセット信号を印可した際にも、光電変換素子１１１のｎチャネル型端子の電位は、センサ用電源線（ＶＢ１〜ＶＢｘ）とほぼ同じ値にまで充電される。
【０１１９】
つまり、センサリセット用トランジスタ１１４にリセット信号を印可された際に、読み出される光電変換素子１１１の電位は、黒色のキャリブレーションシートの読み取りを行って、読み出される光電変換素子１１１の電位と、ほぼ同じ電位であることが分かる。
【０１２０】
なお、本実施例では、リセット信号を印可した際に読み取る被写体は、キャリブレーションシートを用いる必要はなく、どのような被写体でもよい。
【０１２１】
なお、イメージセンサ機能を有する半導体装置には、実際に被写体を読み取る際、リセット信号を印可した際の光電変換素子１１１の信号を読み取っている半導体装置がある。そのような半導体装置の場合は、リセット信号を印可した際の光電変換素子１１１の信号を用いればよい。
【０１２２】
以上は、アクティブ型のＣＭＯＳセンサの半導体装置について述べたが、以下にパッシブ型のＣＭＯＳセンサの半導体装置について述べる。
【０１２３】
パッシブ型の半導体装置の場合には、図１９に示すように選択信号が印可された際に、光電変換素子１１１に蓄積された電荷を読み出す。そして、すぐに光電変換素子１１１の電位は、センサ用電源線（ＶＢ１〜ＶＢｘ）の電位にまで充電される。
【０１２４】
本実施例では、光電変換素子１１１の電位が、センサ用電源線（ＶＢ１〜ＶＢｘ）の電位にまで充電された際に、光電変換素子１１１に蓄積された電荷を読み出すことにする。そのためには、選択信号を印可した後、すぐに選択信号を再び印可して、蓄積時間を短くして、光電変換素子１１１の電位が、センサ用電源線（ＶＢ１〜ＶＢｘ）の電位にまで充電された際の光電変換素子１１１の電位を読み出してもよい。また、選択信号を印可する時間を長くし、光電変換素子の電位がセンサ用電源線（ＶＢ１〜ＶＢｘ）の電位にまで充電された際の、光電変換素子１１１の電位を読み出してもよい。このように蓄積時間を短くした場合の信号を読み出せばよい。
【０１２５】
以上は、ＭＯＳ型の半導体装置について説明したが、本実施例は、ＣＣＤ型の半導体装置など、イメージセンサ機能を有する全ての半導体装置に適用することができる。
【０１２６】
なお、本実施例の駆動方法は、本明細書の実施の形態で説明した図２のステップ２に相当する。つまり、白色のキャリブレーションを行うステップ１と、本実施例を組み合わせれば、欠陥画素の有無を特定し、かつ欠陥画素の座標を特定することができる。
【０１２７】
また、本実施例は、実施の形態および実施例１乃至実施例４と自由に組み合わせることが可能である。
【０１２８】
（実施例６）
本実施例では、半導体装置に白色のキャリブレーションシートを読み取らせる動作と同様の動作をさせる半導体装置の駆動方法について説明する。
【０１２９】
本実施例では、光電変換素子１１１の蓄積時間を長くすることにより、白色のキャリブレーションシートを読み取らせる動作と同じ動作をする半導体装置の駆動方法について説明する。以下に本発明が適用される具体的な光電変換素子１１１の蓄積時間の長さを説明する。
【０１３０】
光電変換素子１１１に流れる暗電流をＩｄとおく。暗電流Ｉｄとは、光電変換素子１１１に光が照射されていない状態においても、光電変換素子１１１に流れてしまう電流のことである。そして、光電変換素子１１１の容量をＣとし、このときの光電変換素子１１１の蓄積時間をＴとする。また、リセット信号を印可した際に光電変換素子の両端に加わる電圧の値をＶｐとする。そうすると、電荷Ｑは以下の（式４）と（式５）のように表される。
【式４】
Ｑ＝Ｃ×Ｖｐ
【０１３１】
【式５】
Ｑ＝Ｉｄ×Ｔ
【０１３２】
また、（式４）と（式５）から、以下の（式６）が求められる。
【０１３３】
【式６】
Ｔ＝（Ｃ×Ｖｐ）／Ｉｄ
【０１３４】
本実施例では、蓄積時間が以下の（式７）を満たす場合に、光電変換素子１１１のｎチャネル型端子の電位を読み出すことにする。
【０１３５】
【式７】
Ｔ＞（Ｃ×Ｖｐ）／Ｉｄ
【０１３６】
（式７）を満たす蓄積時間において、読み出される光電変換素子１１１のｎチャネル型端子の電位は、白色のキャリブレーションシートの読み取りを行って、読み出される光電変換素子１１１の電位とほぼ同じである。つまり、（式７）を満たす蓄積時間において、光電変換素子１１１のｎチャネル型端子の電位を読み出す動作は、白色のキャリブレーションシートを読み取る動作と同じ動作をしていることになる。理由を以下に述べる。
【０１３７】
白色のキャリブレーションシートの読み取りを行った際、光電変換素子１１１に照射される光は、非常に明るい光である。つまり、光電変換素子１１１では、光電変換はほぼ飽和状態にまで行われ、光電変換素子１１１に電荷が蓄積される。そのため、白色のキャリブレーションシートの読み取りを行った際、光電変換素子１１１のｎチャネル型端子の電位はほとんど放電されている。
【０１３８】
（式７）を満たす蓄積時間においては、光電変換素子１１１のｎチャネル型端子の電位を読み出す動作は、光電変換素子１１１のｎチャネル型端子の電位がほとんど放電された状態であるため、白色のキャリブレーションシートを読み出す動作と同じである。
【０１３９】
なお、本実施例では、半導体装置が読み取る被写体は、キャリブレーションシートを用いる必要はなく、どのような被写体でもよい。
【０１４０】
なお、本実施例は、アクティブ型の半導体装置、パッシブ型の半導体装置のいずれも有効である。またＣＣＤ型の半導体装置にも有効である。
【０１４１】
なお、本実施例の駆動方法は、本明細書の実施の形態で説明した図２のステップ１に相当する。つまり、黒色のキャリブレーションを行うステップ２と、本実施例を組み合わせれば、欠陥画素の有無を特定し、かつ欠陥画素の座標を特定することができる。
【０１４２】
また、本実施例は、実施の形態および実施例１乃至実施例５と自由に組み合わせることが可能である。
【０１４３】
（実施例７）
本実施例では、本発明を用いて実際に得られた被写体の画像、および本発明のシステムのウインドウの画像を示す。なお本実施例で示すシステムは、windows98が搭載されたパソコンにインストールされたVisual  Basic6.0（マイクロソフト社）を用いて作成された。
【０１４４】
図９は白のキャリブレーションを行い、得られた画像を示す。図９に示されるように、白のキャリブレーションを行うと、欠陥画素が黒色の点として示されている。図１０は黒のキャリブレーションを行って得られた画像を示す。図１０に示されるように、黒のキャリブレーションを行うと、欠陥画素が白色の点として示されている。図９と図１０から、欠陥画素の場所が分かる。
【０１４５】
図１１は、本発明を使用している際のパソコンの画面を示したものである。図１１には、図９で示した白のキャリブレーションを行って得られた画像と該画像の画像信号を数字で表した表が示されている。また、図１０で示した黒のキャリブレーションにより得られた画像と、該画像の画像信号を数字で表した表が示されている。
【０１４６】
図１２は、本発明を用いていない半導体装置によって、読み取られた被写体の画像を示したものである。図１３は、本発明を用いた半導体装置によって、読み取られた被写体の画像を示したものである。
【０１４７】
図１２と図１３を比べると、図１２には、欠陥画素が黒色の点および白色の点で示されていることが分かる。しかし、図１３では、欠陥画素の画像信号は、欠陥画素の周囲の信号で生成され、目立たなくなっており、見かけ上は欠陥画素が修復されている。
【０１４８】
なお、本実施例は、実施の形態および実施例１乃至実施例６と自由に組み合わせることが可能である。
【０１４９】
（実施例８）
本発明の半導体装置を用いた電子機器の実施例として、図１４を用いて説明する。
【０１５０】
図１４（Ａ）は、ラインセンサを用いたハンドスキャナーである。ＣＣＤ型（ＣＭＯＳ型）のイメージセンサ１００１の上には、ロッドレンズアレイなどの光学系１００２が設けられている。光学系１００２は、被写体１００４上の画像がイメージセンサ１００１上に映し出されるようにするために用いられる。
【０１５１】
そして、ＬＥＤや蛍光灯などの光源１００３は、被写体１００４に光を照射できる位置に設けられている。そして、被写体１００４の下部には、ガラス１００５が設けられている。
【０１５２】
光源１００３を出た光は、ガラス１００５を介して被写体１００４に入射する。被写体１００４で反射した光は、ガラス１００５を介して、光学系１００２に入射する。光学系１００２に入射した光は、イメージセンサ１００１に入射し、そこで光電変換される。
【０１５３】
図１４（Ｂ）は、１８０１は基板、１８０２は画素部、１８０３はタッチパネル、１８０４はタッチペンである。タッチパネル１８０３は透光性を有しており、画素部１８０２から発せられる光及び、画素部１８０２に入射する光を透過することができ、タッチパネル１８０３を通して被写体上の画像を読み込むことができる。また画素部１８０２に画像が表示されている場合にも、タッチパネル１８０３を通して、画素部１８０２上の画像を見ることが可能である。
【０１５４】
タッチペン１８０４がタッチパネル１８０３に触れると、タッチペン１８０４とタッチパネル１８０３とが接している部分の位置の情報を、電気信号として半導体装置に取り込むことができる。本実施例で用いられるタッチパネル１８０３及びタッチペン１８０４は、タッチパネル１８０３が透光性を有していて、なおかつタッチペン１８０４とタッチパネル１８０３とが接している部分の位置の情報を、電気信号として半導体装置に取り込むことができるものならば、公知のものを用いることができる。
【０１５５】
上記構成を有する本発明の半導体装置は、画像の情報を読み込んで、画素部１８０２に読み込んだ画像を表示し、取り込んだ画像にタッチペン１８０４で書き込みを行うことができる。そして本発明の半導体装置は、画像の読み込み、画像の表示、画像への書き込みを、全て画素部１８０２において行うことができる。よって半導体装置自体の大きさを抑え、なおかつ様々な機能を半導体装置に持たせることができる。
【０１５６】
図１４（Ｃ）は、図１４（Ｂ）とは異なる携帯型ハンドスキャナーであり、本体１９０１、画素部１９０２、上部カバー１９０３、外部接続ポート１９０４、操作スイッチ１９０５で構成されている。図１４（Ｄ）は図１４（Ｃ）と同じ携帯型ハンドスキャナーの上部カバー１９０３を閉じた図である。
【０１５７】
本発明の半導体装置は、読み込んだ画像の情報を画素部１９０２において表示することが可能であり、新たにディスプレイを半導体装置に設けなくとも、その場で読み込んだ画像を確認することができる。
【０１５８】
また画素部１９０２で読み込んだ画像信号を、外部接続ポート１９０４から携帯型ハンドスキャナーの外部に接続されている電子機器に送り、パソコンにおいて画像を補正、合成、編集等を行うことも可能である。
【０１５９】
なお、本実施例は、実施の形態および実施例１乃至実施例７と自由に組み合わせることが可能である。
【０１６０】
（実施例９）
また、本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）などが挙げられる。
【０１６１】
図１５（Ａ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明￥は表示部２６０２に用いることができる。
【０１６２】
図１５（Ｂ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は表示部２３０２に用いることができる。
【０１６３】
図１５（Ｃ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は表示部２７０３に用いることができる。
【０１６４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１６５】
なお、本実施例は、実施の形態および実施例１乃至実施例８と自由に組み合わせることが可能である。
【０１６６】
【発明の効果】
本発明を用いることにより、欠陥画素がある半導体装置においても、欠陥画素のない半導体装置と同等のイメージセンサ機能を実現することができる。その結果、製品歩留まりを向上させることができる。
【０１６７】
【図面の簡単な説明】
【図１】  本発明を説明する図。
【図２】  本発明の概念を示す模式図。
【図３】  本発明の概念を示す模式図。
【図４】  本発明の概念を示す模式図。
【図５】  本発明を適用することができる半導体装置の回路図。
【図６】  本発明を適用することができる半導体装置の回路図。
【図７】  本発明を適用することができる半導体装置の回路図。
【図８】  本発明を適用することができる半導体装置の画素の回路図。
【図９】  本発明の使用形態を示す図。
【図１０】  本発明の使用形態を示す図。
【図１１】  本発明の使用形態を示す図。
【図１２】  本発明の使用形態を示す図。
【図１３】  本発明の使用形態を示す図。
【図１４】  本発明を適用可能な電子機器の図。
【図１５】  本発明を適用可能な電子機器の図。
【図１６】  本発明を適用することができる半導体装置の画素の回路図。
【図１７】  本発明を適用することができる半導体装置の画素の回路図。
【図１８】  本発明を適用することができる半導体装置の動作形態を示す図。
【図１９】  本発明を適用することができる半導体装置の動作形態を示す図。
【図１】
0004485087.tif 000002
【図２】
0004485087.tif 000003
【図３】
0004485087.tif 000004
【図４】
0004485087.tif 000005
【図５】
0004485087.tif 000006
【図６】
0004485087.tif 000007
【図７】
0004485087.tif 000008
【図８】
0004485087.tif 000009
【図９】
0004485087.tif 000010
【図１０】
0004485087.tif 000011
【図１１】
0004485087.tif 000012
【図１２】
0004485087.tif 000013
【図１３】
0004485087.tif 000014
【図１４】
0004485087.tif 000015
【図１５】
0004485087.tif 000016
【図１６】
0004485087.tif 000017
【図１７】
0004485087.tif 000018
【図１８】
0004485087.tif 000019
【図１９】
0004485087.tif 000020