(57)【特許請求の範囲】
【請求項１】
通信システムにおける固定ビット長のフレーム内にデータを多重化する方法であって、
第１のビット数を有する第１のトランスポート・チャネルを送信するステップと、
前記第１のトランスポート・チャネルに係る、第２のビット数を有する第１の誤り検出ビットを送信するステップと、
第３のビット数を有する第２のトランスポート・チャネルを送信するステップと、
第４のビット数を有する第３のトランスポート・チャネルを送信するステップと、
第５のビット数を有する制御チャネルを選択的に送信するステップと、
を有し、
前記制御チャネルは、前記第１の誤り検出ビットの送信後で、前記第３のトランスポート・チャネルの送信前に送信され、
前記制御チャネルが前記フレームの一部として送信されるときには、前記第１、第２、第３、第４、第５のビット数の和が前記固定ビット長に等しく、
前記制御チャネルが前記フレームの一部として送信されないときには、前記第１、第２、第３、第４のビット数の和が前記固定ビット長に等しい、
ことを特徴とする方法。
【請求項２】
前記制御チャネルは、前記第１の誤り検出ビットと前記第２のトランスポート・チャネルとの間で送信されることを特徴とする請求項１に記載の方法。
【請求項３】
前記制御チャネルは、前記第２のトランスポート・チャネルと前記第３のトランスポート・チャネルとの間で送信されることを特徴とする請求項１に記載の方法。
【請求項４】
前記第５のビット数のビットには前記制御チャネルに係る誤り検出ビットが更に含まれることを特徴とする請求項１に記載の方法。
【請求項５】
通信システムにおける固定ビット長のフレームとして受信した多重化データをデコードする方法であって、
前記フレームに含まれる第１のトランスポート・チャネルの第１の長さを求め、当該第１のトランスポート・チャネルをデコードするステップと、
前記第１の長さの関数である第２の長さを有する第２のビット・グループをデコードするステップと、
前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが含まれているか否かを判定するステップと、
前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれているときに、前記第１および第２の長さの関数である第２のトランスポート・チャネルの第３の長さおよび開始位置を求め、当該第２のトランスポート・チャネルをデコードするステップと、
前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれていないときに、デコードした当該第２のビット・グループを、デコードされた前記第２のトランスポート・チャネルとして用いるステップと、
を有し、
前記第１のトランスポート・チャネルをデコードする前記ステップ、および、前記第２のビット・グループをデコードする前記ステップは、同一の方向に行われることを特徴とする方法。
【請求項６】
前記第１のトランスポート・チャネルのデコード後で、前記第２のビット・グループのデコード前に、前記第１の長さのみの関数である第４の長さを有する第３のトランスポート・チャネルをデコードするステップを更に有することを特徴とする請求項５に記載の方法。
【請求項７】
前記第１のトランスポート・チャネルおよび前記第２のビット・グループの両方のデコード後に、第３のトランスポート・チャネルをデコードするステップを更に有することを特徴とする請求項５に記載の方法。
【請求項８】
前記第３のトランスポート・チャネルは、前記第１の長さのみの関数である第４の長さを有することを特徴とする請求項７に記載の方法。
【請求項９】
前記第３のトランスポート・チャネルは、前記第１および第２の長さの両方の関数である第４の長さを有することを特徴とする請求項７に記載の方法。
【請求項１０】
通信システムにおける固定ビット長のフレーム内にデータを多重化する方法であって、
合わせて第１のビット数を有する１または２以上のトランスポート・チャネルの第１のグループを送信するステップと、
前記第１のグループの１または２以上のトランスポート・チャネルに係る、第２のビット数を有する第１の誤り検出ビットを送信するステップと、
合わせて第３のビット数を有する１または２以上のトランスポート・チャネルの第２のグループを送信するステップと、
合わせて第４のビット数を有する１または２以上のトランスポート・チャネルの第３のグループを送信するステップと、
第５のビット数を有する制御チャネルを選択的に送信するステップと、
を有し、
前記制御チャネルは、前記第１のグループおよび前記第１の誤り検出ビットの送信後で、前記第３のグループの送信前に送信され、
前記制御チャネルが前記フレームの一部として送信されるときには、前記第１、第２、第３、第４、第５のビット数の和が前記固定ビット長に等しく、
前記制御チャネルが前記フレームの一部として送信されないときには、前記第１、第２、第３、第４のビット数の和が前記固定ビット長に等しい、
ことを特徴とする方法。
【請求項１１】
前記制御チャネルは、前記第１の誤り検出ビットと前記第２のグループとの間で送信されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記制御チャネルは、前記第２のグループと前記第３のグループとの間で送信されることを特徴とする請求項１０に記載の方法。
【請求項１３】
前記第５のビット数のビットには前記制御チャネルに係る誤り検出ビットが更に含まれることを特徴とする請求項１０に記載の方法。
【請求項１４】
通信システムにおける固定長のフレームとして受信した多重化データをデコードする方法であって、
前記フレームに含まれる１または２以上のトランスポート・チャネルの第１のグループの第１の長さを求め、当該第１のグループをデコードするステップと、
前記第１の長さの関数である第２の長さを有する第２のビット・グループをデコードするステップと、
前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが含まれているか否かを判定するステップと、
前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれているときに、前記第１および第２の長さの関数である１または２以上のトランスポート・チャネルの第２のグループの第３の長さおよび開始位置を求め、当該第２のグループをデコードするステップと、
前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが前記フレームに含まれていないときに、デコードした当該第２のビット・グループを、デコードされた前記第２のグループとして用いるステップと、
を有し、
前記第１のグループをデコードする前記ステップ、および、前記第２のビット・グループをデコードする前記ステップは、同一の方向に行われることを特徴とする方法。
【請求項１５】
前記第１のグループのデコード後で、前記第２のビット・グループのデコード前に、前記第１の長さのみの関数である第４の長さを有する、１または２以上のトランスポート・チャネルの第３のグループをデコードするステップを更に有することを特徴とする請求項１４に記載の方法。
【請求項１６】
前記第１のグループおよび前記第２のビット・グループの両方のデコード後に、前記第３のグループをデコードするステップを更に有することを特徴とする請求項１４に記載の方法。
【請求項１７】
前記第３のグループは、前記第１の長さのみの関数である第４の長さを有することを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第３のグループは、前記第１および第２の長さの両方の関数である第４の長さを有することを特徴とする請求項１６に記載の方法。
【請求項１９】
通信システムにおける固定ビット長のフレーム内にデータを多重化する装置であって、
第１のビット数を有する第１のトランスポート・チャネルを送信するように構成されたロジック手段と、
前記第１のトランスポート・チャネルに係る、第２のビット数を有する第１の誤り検出ビットを送信するように構成されたロジック手段と、
第３のビット数を有する第２のトランスポート・チャネルを送信するように構成されたロジック手段と、
第４のビット数を有する第３のトランスポート・チャネルを送信するように構成されたロジック手段と、
第５のビット数を有する制御チャネルを選択的に送信するように構成されたロジック手段と、
を備え、
前記制御チャネルは、前記第１の誤り検出ビットの送信後で、前記第３のトランスポート・チャネルの送信前に送信され、
前記制御チャネルが前記フレームの一部として送信されるときには、前記第１、第２、第３、第４、第５のビット数の和が前記固定ビット長に等しく、
前記制御チャネルが前記フレームの一部として送信されないときには、前記第１、第２、第３、第４のビット数の和が前記固定ビット長に等しい、
ことを特徴とする装置。
【請求項２０】
前記制御チャネルは、前記第１の誤り検出ビットと前記第２のトランスポート・チャネルとの間で送信されることを特徴とする請求項１９に記載の装置。
【請求項２１】
前記制御チャネルは、前記第２のトランスポート・チャネルと前記第３のトランスポート・チャネルとの間で送信されることを特徴とする請求項１９に記載の装置。
【請求項２２】
前記第５のビット数のビットには前記制御チャネルに係る誤り検出ビットが更に含まれることを特徴とする請求項１９に記載の装置。
【請求項２３】
通信システムにおける固定ビット長のフレームとして受信した多重化データをデコードする装置であって、
前記フレームに含まれる第１のトランスポート・チャネルの第１の長さを求め、当該第１のトランスポート・チャネルをデコードするように構成された第１のデコード・ロジック手段と、
前記第１の長さの関数である第２の長さを有する第２のビット・グループをデコードするように構成された第２のデコード・ロジック手段と、
前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが含まれているか否かを判定するように構成された判定ロジック手段と、
前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれているときに、前記第１および第２の長さの関数である第２のトランスポート・チャネルの第３の長さおよび開始位置を求め、当該第２のトランスポート・チャネルをデコードする第１の処理を行うように構成されたロジック手段と、
前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれていないときに、デコードした当該第２のビット・グループを、デコードされた前記第２のトランスポート・チャネルとして用いる第２の処理を行うように構成されたロジック手段と、
を備え、
前記第１のトランスポート・チャネルおよび前記第２のビット・グループは、同一の方向にデコードされることを特徴とする装置。
【請求項２４】
前記第１のトランスポート・チャネルのデコード後で、前記第２のビット・グループのデコード前に、前記第１の長さのみの関数である第４の長さを有する第３のトランスポート・チャネルをデコードする第３の処理を行うように構成されたロジック手段を更に備えることを特徴とする請求項２３に記載の装置。
【請求項２５】
前記第１のトランスポート・チャネルおよび前記第２のビット・グループの両方がデコードされた後に、第３のトランスポート・チャネルをデコードする第３の処理を行うように構成されたロジック手段を更に備えることを特徴とする請求項２３に記載の装置。
【請求項２６】
前記第３のトランスポート・チャネルは、前記第１の長さのみの関数である第４の長さを有することを特徴とする請求項２５に記載の装置。
【請求項２７】
前記第３のトランスポート・チャネルは、前記第１および第２の長さの両方の関数である第４の長さを有することを特徴とする請求項２５に記載の装置。
【請求項２８】
通信システムにおける固定ビット長のフレーム内にデータを多重化する装置であって、
合わせて第１のビット数を有する１または２以上のトランスポート・チャネルの第１のグループを送信するように構成されたロジック手段と、
前記第１のグループの１または２以上のトランスポート・チャネルに係る、第２のビット数を有する第１の誤り検出ビットを送信するように構成されたロジック手段と、
合わせて第３のビット数を有する１または２以上のトランスポート・チャネルの第２のグループを送信するように構成されたロジック手段と、
合わせて第４のビット数を有する１または２以上のトランスポート・チャネルの第３のグループを送信するように構成されたロジック手段と、
第５のビット数を有する制御チャネルを選択的に送信するように構成されたロジック手段と、
を備え、
前記制御チャネルは、前記第１のグループおよび前記第１の誤り検出ビットの送信後で、前記第３のグループの送信前に送信され、
前記制御チャネルが前記フレームの一部として送信されるときには、前記第１、第２、第３、第４、第５のビット数の和が前記固定ビット長に等しく、
前記制御チャネルが前記フレームの一部として送信されないときには、前記第１、第２、第３、第４のビット数の和が前記固定ビット長に等しい、
ことを特徴とする装置。
【請求項２９】
前記制御チャネルは、前記第１の誤り検出ビットと前記第２のグループとの間で送信されることを特徴とする請求項２８に記載の装置。
【請求項３０】
前記制御チャネルは、前記第２のグループと前記第３のグループとの間で送信されることを特徴とする請求項２８に記載の装置。
【請求項３１】
前記第５のビット数のビットには前記制御チャネルに係る誤り検出ビットが更に含まれることを特徴とする請求項２８に記載の装置。
【請求項３２】
通信システムにおける固定長のフレームとして受信した多重化データをデコードする装置であって、
前記フレームに含まれる１または２以上のトランスポート・チャネルの第１のグループの第１の長さを求め、当該第１のグループをデコードするように構成された第１のデコード・ロジック手段と、
前記第１の長さの関数である第２の長さを有する第２のビット・グループをデコードするように構成された第２のデコード・ロジック手段と、
前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが含まれているか否かを判定するように構成された判定ロジック手段と、
前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれているときに、前記第１および第２の長さの関数である１または２以上のトランスポート・チャネルの第２のグループの第３の長さおよび開始位置を求め、当該第２のグループをデコードする第１の処理を行うように構成されたロジック手段と、
前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが前記フレームに含まれていないときに、デコードした当該第２のビット・グループを、デコードされた前記第２のグループとして用いる第２の処理を行うように構成されたロジック手段と、
を備え、
前記第１のグループおよび前記第２のビット・グループは、同一の方向にデコードされることを特徴とする装置。
【請求項３３】
前記第１のグループがデコードされた後で、前記第２のビット・グループがデコードされる前に、前記第１の長さのみの関数である第４の長さを有する、１または２以上のトランスポート・チャネルの第３のグループをデコードする第３の処理を行うように構成されたロジック手段を更に備えることを特徴とする請求項３２に記載の装置。
【請求項３４】
前記第１のグループおよび前記第２のビット・グループの両方がデコードされた後に、前記第３のグループをデコードする第３の処理を行うように構成されたロジック手段を更に備えることを特徴とする請求項３２に記載の装置。
【請求項３５】
前記第３のグループは、前記第１の長さのみの関数である第４の長さを有することを特徴とする請求項３４に記載の装置。
【請求項３６】
前記第３のグループは、前記第１および第２の長さの両方の関数である第４の長さを有することを特徴とする請求項３４に記載の装置。
【発明の詳細な説明】
【０００１】
（背景）
本発明は、無線通信に関し、特に、無線通信システムのフレーム内のトランスポート・チャネルおよび制御チャネルのフォーマットに関する。
【０００２】
無線通信システムは従来より、送信フレーム内のデータ・チャネルおよび制御チャネル多重化（multiplex）する。例えば、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）のための標準規格である第三世代パートナーシップ・プロジェクト（３ＧＰＰ）では、固定長の送信フレーム内の異なる３つのデータ・チャネル（例えばトランスポート・チャネル）を多重化する。図１は、３ＧＰＰ標準規格に従う従来のフレームフォーマットを示す図である。図示のように、フレーム１００は、第１のトランスポート・チャネルに関するデータを保持する第１のフィールドＡ １０５を含む。フレーム１００は追加的に、第２のトランスポート・チャネルおよび第３のトランスポート・チャネルに関する情報をそれぞれ伝送するための第２のフィールドＢ １１５およびフィールドＣ １２０を含む。一般に、Ａフィールド１０５は重要な情報（例えば、音声符号化の場合には明瞭な音声を再生するために最も重要な情報）を伝送するので、巡回冗長検査（ＣＲＣ）ビット１１０が第１のフィールドＡ １０５に追加的に付加され、第１のトランスポート・チャネルに係る誤り検出機能を有する。Ｂフィールド１１５およびＣフィールド１２０により伝送される情報は一般にそれほど重要ではないため、これらのフィールドにはＣＲＣビットは付加されない。
【０００３】
図１に示すフレーム１００内の各フレームは、単一の固定されたフレーム１００内の開始位置および終了位置を有するように設計されうる。そうすると各フィールドの位置の特定やデコードが容易になる。この場合、各フィールドの長さは、対応するトランスポート・チャネルに関する最大予想ビットレートに対応できる十分な長さを有していなければならない。しかし、フィールド位置が固定されていると、トランスポート・チャネルがむだなデータを出力してフレーム１００内の関係するフィールドを埋めるという非効率な方法でシステム容量を使ってしまうことになる。
【０００４】
可変長フィールドを使用する（例えば、有効データトラヒックにある程度適応するために、Ａ，Ｂ，および／または、Ｃフィールドの長さを増減する）ことで、固定フィールド位置により生じうる非効率を軽減することができる。例えば、Ａフィールド１０５の長さをあらかじめ定められた複数種類の長さのいずれかに度々設定することができ、それによって可変レートで情報を送信することが可能になる。受信したＡフィールド１０５の実際の長さを求めるために、「ブラインド・レート検出（blind rate detection）」とよばれる処理が用いられる。この方法によれば、フレームに特別に挿入されるレート情報を必要とせずに実際のデータレートが求められる。あるブラインド・レート検出処理においては、受信機は所定の複数の長さ候補のいずれかの長さ（例えば最小のもの）に仮定する。仮定した長さを用いてＡフィールド１０５が復号化（デコード）され、そのＣＲＣフィールド１１０（Ａフィールド１０５の直後に規定される必要がある）が判定される。ＣＲＣフィールド１１０が誤りが検出されなかったことを示す場合には、仮定した長さは正しいと推定される。逆に誤りが検出された場合には、所定の複数の長さ候補から別の長さ（例えば次に長いもの）が仮定され、ＣＲＣフィールド１１０が誤りを示さなくなるまで処理が繰り返される。ＣＲＣフィールド１１０が誤りを示さなくなった時点で、Ａフィールド１０５は正しくデコードされたと推定され、その長さは最後の仮定した長さであることがわかる。
【０００５】
先述したとおり、Ｂフィールド１１５およびＣフィールド１２０にはＣＲＣビットは付加されないのが一般的である。３ＧＰＰ標準規格により定義されるように、フレーム１００は既知の長さであるから、Ｂフィールド１１５およびＣフィールド１２０の長さはＡフィールド１０５の長さに対応して設定されなければならない。一般には、Ａフィールド１０５の所定の複数の長さ候補の各々に対して、Ｂフィールド１１５およびＣフィールド１２０それぞれの長さが同様にあらかじめ定められる。したがって、Ｂフィールド１１５およびＣフィールド１２０の開始位置はもちろんのこと、長さがいったん判ってしまえば、Ａフィールド１０５の長さも判る。
【０００６】
上記したＡフィールド１０５、Ｂフィールド１１５、Ｃフィールド１２０に加え、フレーム１００において可変長制御チャネルＤＣＣＨが送信される場合がある。これはたまにしか送信されないものであるので、ＤＣＣＨフィールドが常に含まれるフレームフォーマットを規定するのではむだが多いであろう。そのため、ＤＣＣＨフィールドがＣフィールド１２０からビットを「盗用する（steel）」ことを認める方法でフレームフォーマットが規定される。しかし、ＤＣＣＨフィールドはその長さを変化させることも可能である。このことは、Ｃフィールドから何ビット「盗用」したのか分からなくなるという問題を生じうる。
【０００７】
図２に示すように、フレーム２００の終端部に、Ｃフィールド２０１から「盗用」したビットで形成されるＤＣＣＨフィールド２０３（関連するＣＲＣフィールドを含む）を位置させることが提案されている。Ａフィールド１０５、Ｂフィールド１１５は上記と同様の方法で求められる。Ｃフィールド２０１の長さを求めるためにはＤＣＣＨフィールド２０３の長さを知ることが必要である。上記提案においては、これは、とりうるＤＣＣＨの長さのうちのいずれか（例えば最小のＤＣＣＨの長さ）を仮定し、フレーム２００の終端からＤＣＣＨフィールド２０３をデコードすることによって行われる。このことが図２において逆向きの矢印２０５によって示されている。デコードの結果、ＤＣＣＨのＣＲＣフィールドよりまったく誤りが検出されなかった場合には、ＤＣＣＨフィールド２０３の仮定した長さが正しいと推定される。誤りが検出された場合には、異なるＤＣＣＨの長さが仮定され、ＤＣＣＨフィールド２０３が正しくデコードされるまで、または、ＤＣＣＨフィールド２０３のデコードに失敗してＤＣＣＨフィールド２０３がフレーム２００に存在しない（すなわち、Ｃフィールド２０１からビットがまったく盗用されていない）ことを示すまで、処理が繰り返される。ＤＣＣＨフィールド２０３の長さがいったん判れば、Ｃフィールドの長さも求められる。
【０００８】
この提案された解決策は多くの問題を呈する。まず、逆向きにビットを送信し受信するフォーマットを実現することは困難である。また、提案されたフォーマットは他のフォーマットと大きく異なる。これはまったく新しい種類の多重化の標準化を必要とすることになろう。
【０００９】
（概要）
したがって本発明は、固定長のフレームに可変長のＤＣＣＨフィールドを間欠的に含めることのできる多重化技術を提供することを目的とする。
【００１０】
本発明の一側面によれば、通信システムにおける固定長のフレーム内にデータが多重化される。これは、第１のビット数を有する第１のトランスポート・チャネルを送信するステップと、前記第１のトランスポート・チャネルに係る、第２のビット数を有する第１の誤り検出ビットを送信するステップと、第３のビット数を有する第２のトランスポート・チャネルを送信するステップと、第４のビット数を有する第３のトランスポート・チャネルを送信するステップと、第５のビット数を有する制御チャネルを選択的に送信するステップとを有することで達成される。さらに、前記制御チャネルは、前記第１の誤り検出ビットの送信後で、前記第３のトランスポート・チャネルの送信前に送信され、前記制御チャネルが前記フレームの一部として送信されるときには、前記第１、第２、第３、第４、第５のビット数の和が前記固定ビット長に等しく、前記制御チャネルが前記フレームの一部として送信されないときには、前記第１、第２、第３、第４のビット数の和が前記固定ビット長に等しいことを特徴とする。
【００１１】
本発明の別の側面によれば、前記制御チャネルは、前記第１の誤り検出ビットと前記第２のトランスポート・チャネルとの間で送信される。あるいは、前記制御チャネルは、前記第２のトランスポート・チャネルと前記第３のトランスポート・チャネルとの間で送信される。
【００１２】
本発明の別の側面によれば、前記第５のビット数のビットには前記制御チャネルに係る誤り検出ビットが更に含まれる。
【００１３】
本発明の更に別の側面によれば、通信システムにおける固定ビット長のフレームとして受信した多重化データがデコードされる。これは、前記フレームに含まれる第１のトランスポート・チャネルの第１の長さを求め、当該第１のトランスポート・チャネルをデコードするステップと、前記第１の長さの関数である第２の長さを有する第２のビット・グループをデコードするステップと、前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが含まれているか否かを判定するステップとを有することで達成される。そして、前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれているときは、前記第１および第２の長さの関数である第２のトランスポート・チャネルの第３の長さおよび開始位置を求め、当該第２のトランスポート・チャネルをデコードする。他方、前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれていないときには、デコードした当該第２のビット・グループを、デコードされた前記第２のトランスポート・チャネルとして用いる。さらに、前記第１のトランスポート・チャネルをデコードする前記ステップ、および、前記第２のビット・グループをデコードする前記ステップは、同一の方向に行われることを特徴とする。
【００１４】
本発明の別の側面によれば、前記第１のトランスポート・チャネルのデコード後で、前記第２のビット・グループのデコード前に、前記第１の長さのみの関数である第４の長さを有する第３のトランスポート・チャネルがデコードされる。
【００１５】
あるいは、前記第３のトランスポート・チャネルは、前記第１のトランスポート・チャネルおよび前記第２のビット・グループの両方のデコード後にデコードされる。かかる実施形態では、前記第３のトランスポート・チャネルは、前記第１の長さのみの関数である第４の長さを有する。
【００１６】
あるいは、前記第３のトランスポート・チャネルは、前記第１および第２の長さの両方の関数である第４の長さを有する。
【００１７】
本発明の更に別の実施形態においては、通信システムにおける固定ビット長のフレーム内にデータを多重化する方法であって、合わせて第１のビット数を有する１または２以上のトランスポート・チャネルの第１のグループを送信するステップと、前記第１のグループの１または２以上のトランスポート・チャネルに係る、第２のビット数を有する第１の誤り検出ビットを送信するステップと、合わせて第３のビット数を有する１または２以上のトランスポート・チャネルの第２のグループを送信するステップと、合わせて第４のビット数を有する１または２以上のトランスポート・チャネルの第３のグループを送信するステップと、第５のビット数を有する制御チャネルを選択的に送信するステップとを有し、前記制御チャネルは、前記第１のグループおよび前記第１の誤り検出ビットの送信後で、前記第３のグループの送信後に送信され、前記制御チャネルが前記フレームの一部として送信されるときには、前記第１、第２、第３、第４、第５のビット数の和が前記固定ビット長に等しく、前記制御チャネルが前記フレームの一部として送信されないときには、前記第１、第２、第３、第４のビット数の和が前記固定ビット長に等しいことを特徴とする。
【００１８】
本発明の更に他の実施形態においては、通信システムにおける固定長のフレームとして受信した多重化データがデコードされる。これは、前記フレームに含まれる１または２以上のトランスポート・チャネルの第１のグループの第１の長さを求め、当該第１のグループをデコードするステップと、前記第１の長さの関数である第２の長さを有する第２のビット・グループをデコードするステップと、前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが含まれているか否かを判定するステップとを有することで達成される。前記第２のビット・グループに係る誤り検出ビットが前記フレームに含まれているときは、前記第１および第２の長さの関数である１または２以上のトランスポート・チャネルの第２のグループの第３の長さおよび開始位置を求め、当該第２のグループがデコードされる。一方、前記第２のビット・グループに当該第２のビット・グループに係る誤り検出ビットが前記フレームに含まれていないときには、デコードした当該第２のビット・グループが、デコードされた前記第２のグループとして用いられる。この場合、前記第１のグループをデコードする前記ステップ、および、前記第２のビット・グループをデコードする前記ステップは、同一の方向に行われることを特徴とする。
【００１９】
（詳細な説明）
以下、図面を参照して本発明のさまざまな特徴を説明する。図中、同様の構成要素には同一の参照符号を付してある。多数の実施形態を開示するが、発明の理解の助けとなるように、コンピュータシステムの構成要素によって実行される動作（例えば、ビットおよび／またはビット・フィールドをさまざまな配列で生成すること）のシーケンスの観点から、発明を多面的に説明する。各実施形態において、専用の回路（例えば、特別の機能を実行するためのディスクリート論理ゲート結合型）によって、１または２以上のプロセッサにより実行されるプログラム命令によって、あるいは両方の組み合わせによって、さまざまな動作が行われうることが認識されよう。本発明はさらに、以下に開示する技術をプロセッサに実行させる好適なコンピュータ命令セットを、あらゆる形態のコンピュータ読取り可能な記憶媒体に記憶することですべて実現されうると考えられる。したがって、本発明のさまざまな側面が多くの異なる形態で実現され、かかるすべての形態が本発明の範囲に含まれると考えられる。本発明のさまざまな側面の各々に対するあらゆる実施形態が、以下に説明する動作を実行するように構成された「ロジック手段」として本発明の範囲に関係してくる。
【００２０】
図３は、本発明の第１の実施形態における多重化フォーマットのブロック図である。同図中、フレーム３００は、従来技術と同様、Ａフィールド１０５およびＣＲＣフィールド１１０を有する。Ａフィールド１０５は可変長フィールドであり、その長さは上記したように求められる。すなわち、１または２以上のとりうる長さを仮定し、ＣＲＣフィールド１１０が誤りがないことを示すこときの仮定を求めることにより行われる。フレーム３００はさらに、Ｂフィールド３０３およびＣフィールド３０５を含む。また、可変長のＤＣＣＨ＋ＣＲＣフィールド３０１をフレーム３００に含めることが可能である（ただし必要ではない）。ＤＣＣＨ＋ＣＲＣフィールド３０１が存在しないときは、Ｂフィールド３０３およびＣフィールド３０５はその順序で、ＣＲＣフィールド１１０の直後に配される。この場合、Ｂフィールド３０３およびＣフィールド３０５はＡフィールド１０５の長さから求められる。Ａフィールド１０５の長さがいったん判れば、Ｂフィールド３０３およびＣフィールド３０５それぞれの長さが同様に判る。
【００２１】
本発明の一側面によれば、ＤＣＣＨ＋ＣＲＣフィールド３０１がフレーム３００に含められるときは、ＤＣＣＨ＋ＣＲＣフィールド３０１は、ＣＲＣフィールド１１０の後で、かつ、Ｂフィールド３０３の前の位置にのみ配置される。フレーム３００は、図４に示すような工程を（例えば、プログラムされたプロセッサによって）実行することでデコードすることができる。まず、Ａフィールド１０５の長さを仮定する（ステップ４０１）。この仮定した長さを用いて、フレーム３００の開始位置に配置されていることが分かっているＡフィールド１０５のデコードを試みる（ステップ４０３）。そして、ＣＲＣフィールド１１０がデコード処理中に誤りが生じたことを示しているか否かを判断する（ステップ４０５）。誤りが生じた場合には、Ａフィールド１０５に対する新たな長さを仮定し（ステップ４０７）、デコード処理（ステップ４０３）を繰り返す。
【００２２】
最終的にはＡフィールド１０５に対する正しい長さが仮定され、誤りが生じていないことが判断ブロック４０５で判断されることになる。そうすると、Ａフィールド１０５をデコードして、ここでその長さを知ることができる。次に、ＤＣＣＨ＋ＣＲＣフィールド３０１が存在するかどうかを調べ、存在する場合にはその長さを求めなければならない。これは、ＤＣＣＨ＋ＣＲＣフィールド３０１の第１の（例えば、０ではない最小の）長さを仮定することで行われる（ステップ４０９）。この仮定した長さを用いて、ＣＲＣフィールド１１０の直後のビットをデコードする（ステップ４１１）。その後、ＤＣＣＨのＣＲＣフィールドがデコード処理中に誤りが生じたことを示しているか否かを判断する（ステップ４１５）。誤りが生じた場合には、ＤＣＣＨ＋ＣＲＣフィールド３０１のとりうる長さ候補が残っているか否かの判断を行う（ステップ４１５）。残っている場合には、それらとりうる長さ候補のうちの次の候補の長さを新たに仮定して（ステップ４１７）、デコード処理（ステップ４１１）を繰り返す。
【００２３】
ＤＣＣＨ＋ＣＲＣフィールド３０１が存在するときは、その実際の長さが最終的に仮定され、デコード処理中に誤りが生じない結果となる（判断ブロック４１３から“ＮＯ”の経路を進む）。この場合には、Ａフィールド１０５およびＤＣＣＨ＋ＣＲＣフィールド３０１の実際の長さが判ることになり、Ｂフィールド３０３、Ｃフィールド３０５の開始位置のみならずそれぞれの長さもが求められる（ステップ４１９）。このステップの実行において、ＤＣＣＨ＋ＣＲＣフィールド３０１（存在する場合）がビットを盗用したのはＢフィールド３０３からなのかＣフィールド３０５からなのかを知ることが必要であることに注意しなければならない。これは、多くの方法がある中のいずれかで共通化できる。例えば、Ｂフィールド３０３の長さが、その通常の長さ（Ａフィールド１０５の長さによって規定される場合の長さ）から盗用されたビット数を減じた長さで与えられるように、ＤＣＣＨ＋ＣＲＣフィールドのビットのすべてをＢフィールド３０３から盗用することを必要とする方法。別の方法として、ＤＣＣＨ＋ＣＲＣフィールド３０１のいくつかのビットをＢフィールド３０３から盗用し、残りのビットをＣフィールド３０５から盗用する、という方法もある。
【００２４】
判断ブロック４１５において、ＤＣＣＨ＋ＣＲＣフィールド３０１が存在しない場合には、結局とりうるすべてのゼロでない長さ候補が仮定され不成功に終わることになる（判断ブロック４１５から“ＹＥＳ”の経路を進む）。この場合、Ａフィールド１０５の実際の長さが判り、ＤＣＣＨ＋ＣＲＣフィールド３０１は存在しないので、その長さは無関係になる。したがって、Ｂフィールド３０３およびＣフィールド３０５の開始位置のみならずそれぞれの長さを、Ａフィールド１０５の長さから求めることができる（ステップ４２１）。
【００２５】
ＢフィールドおよびＣフィールドの長さおよび開始位置がいったん判れば、それぞれ公知の手法を用いてデコードすることができる（ステップ４２３，４２５）。
【００２６】
本発明の別の実施形態によるフレーム５００は、図５に示すような多重化フォーマットを有する。ここで、フレーム５００は、従来と同様にＡフィールド１０５およびＣＲＣフィールド１１０を有する。Ａフィールド１０５は可変長フィールドであり、その長さは上記したような方法で求められる。すなわち、１または２以上のとりうる長さを仮定し、ＣＲＣフィールド１１０が誤りがないことを示すこときの仮定を求めることにより行われる。フレーム５００はさらに、Ｂフィールド５０１およびＣフィールド５０５を含む。また、可変長のＤＣＣＨ＋ＣＲＣフィールド５０３をフレーム５００に含めることが可能である（ただし必要ではない）。ＤＣＣＨ＋ＣＲＣフィールド５０３が存在しないときは、Ｂフィールド５０１およびＣフィールド５０５はその順序で、ＣＲＣフィールド１１０の直後の配される。この場合、Ｂフィールド５０１およびＣフィールド５０５の長さはＡフィールド１０５の長さから求められる。Ａフィールド１０５の長さがいったん判れば、Ｂフィールド５０１およびＣフィールド３０５それぞれの長さが同様に判る。
【００２７】
本発明の一側面によれば、ＤＣＣＨ＋ＣＲＣフィールド５０３がフレーム５００に含められるときは、ＤＣＣＨ＋ＣＲＣフィールド５０３は、Ｂフィールド５０１の後で、かつ、Ｃフィールド５０５の前の位置にのみ配置される。フレーム５００は、図６に示すような工程を（例えば、プログラムされたプロセッサによって）実行することでデコードすることができる。まず、Ａフィールド１０５の長さを仮定する（ステップ６０１）。この仮定した長さを用いて、フレーム５００の開始位置に配置されていることが分かっているＡフィールド１０５のデコードを試みる（ステップ６０３）。そして、ＣＲＣフィールド１１０がデコード処理中に誤りが生じたことを示しているか否かを判断する（ステップ６０５）。誤りが生じた場合には、Ａフィールド１０５に対する新たな長さを仮定し（ステップ６０７）、デコード処理（ステップ６０３）を繰り返す。
【００２８】
最終的にはＡフィールド１０５に対する正しい長さが仮定され、誤りが生じていないことが判断ブロック６０５で判断されることになる。そうすると、Ａフィールド１０５をデコードして、ここでその長さを知ることができる。Ａフィールド１０５の長さが判ると、Ｂフィールド５０１の長さも判る（すなわち、Ａフィールド１０５の長さの各候補に対応するＢフィールド５０１の長さもあらかじめ規定されている。）（ステップ６０９）。Ｂフィールド５０１はＡフィールド１０５の直後にあることも分かっているので、Ｂフィールド５０１はただちにデコードされる（ステップ６１１）。
【００２９】
次に、ＤＣＣＨ＋ＣＲＣフィールド５０３が存在するかどうかを調べ、存在する場合にはその長さを求めなければならない。これは、ＤＣＣＨ＋ＣＲＣフィールド５０３の第１の（例えば、０ではない最小の）長さを仮定することで行われる（ステップ６１３）。この仮定した長さを用いて、Ｂフィールド５０１の直後のビットをデコードする（ステップ６１５）。その後、ＤＣＣＨのＣＲＣフィールドがデコード処理中に誤りが生じたことを示しているか否かを判断する（ステップ６１７）。誤りが生じた場合には、ＤＣＣＨ＋ＣＲＣフィールド５０３のとりうる長さ候補が残っているか否かの判断を行う（ステップ６１９）。残っている場合には、それらとりうる長さ候補のうちの次の候補の長さを新たに仮定して（ステップ６２１）、デコード処理（ステップ６１５）を繰り返す。
【００３０】
ＤＣＣＨ＋ＣＲＣフィールド５０３が存在するときは、その実際の長さが最終的に仮定され、デコード処理中に誤りが生じない結果となる（判断ブロック６１７から“ＮＯ”の経路を進む）。この場合には、Ａフィールド１０５、Ｂフィールド５０１、そしてＤＣＣＨ＋ＣＲＣフィールド５０３の実際の長さが判ることになり、Ｃフィールド５０５の開始位置のみならずその長さもが求められる（ステップ６２３）。このステップの実行において留意すべきことは、デコードにあたりＤＣＣＨ＋ＣＲＣフィールド５０３がＣフィールド５０５からビットを盗用することを要するということである。
【００３１】
判断ブロック６１９において、ＤＣＣＨ＋ＣＲＣフィールド５０３が存在しない場合には、結局とりうるすべてのゼロでない長さ候補が仮定され不成功に終わることになる（判断ブロック６１９から“ＹＥＳ”の経路を進む）。この場合、Ａフィールド１０５およびＢフィールド５０１の実際の長さが判り、ＤＣＣＨ＋ＣＲＣフィールド５０３は存在しないので、その長さは無関係になる。したがって、Ｃフィールド５０５の開始位置のみならずその長さを、Ａフィールド１０５およびＢフィールド５０１の長さに基づいて求めることができる（ステップ６２５）。
【００３２】
Ｃフィールド５０５の長さおよび開始位置がいったん判れば、公知の手法を用いてデコードすることができる（ステップ６２７）。
【００３３】
上述した実施形態のそれぞれに適用可能な技術的事項についていくつか説明する。まず、レート・マッチングを適用する場合には、使用されるレートまたは多重化とは関係なく、レート・マッチング位置がすべて等しくなるべきである。具体的には、レート・マッチングは、データのフィールド長が実チャネルに整合可能にすることが望まれるときに、いくつかのビットをパンクチャ（pucture）し、あるいは、いくつかのビットを反復する（すなわちパディングとして用いる）ための符号化の後に使用される。トランスポート・チャネルが異なる長さを仮定できるときに、レート・マッチングは、送信データ長を増減して実チャネルのサイズに整合させる必要がある。上述したブラインド・レート検出の手法においては、送信フォーマットに関係なく、同一のビットが反復されるべきであり（パディングの場合）、同一のビットがパンクチャされるべきである。例えば、反復され（パディングの場合）、または、除去される（パンクチャする場合）のがビット番号３であるとした場合には、これがトランスポート・チャネルのとりうる各々の長さに対する場合に適用されるべきである。このことは上記の仮定したデコードを行うことを確実にするであろう。
【００３４】
さらに、ＤＣＣＨ＋ＣＲＣフィールド３０１，５０３が送信されず、ＤＣＣＨ＋ＣＲＣフィールド３０１，５０３およびＢフィールド３０３またはＣフィールド５０５が同一の符号、同一のレート・マッチングで符号化されたときは、予想するＣＲＣが検出されない場合にＤＣＣＨのデコードを終えることができ、これは、既知の長さの次のフィールド（図３のフォーマットを用いる場合にはＢフィールド３０３、図５のフォーマットを用いる場合にはＣフィールド５０５）が替わってデコードされることを意味する。このように、Ｂフィールド３０３またはＣフィールド５０５を替わりにデコードするのに特別なステップは必要ないので、効率よく処理を行うことができる。
【００３５】
本発明は、従来の技術に対して多くの利点を提供する。例えば、レートを検出するためのいくらかのデコード処理ループを必要とせずに、可変位置フォーマットに対するブラインド・レート検出を実現することが可能である。また、通常のビット順序が使用されるので、レート・マッチング手法における特別の処理が必要ない。さらに、Ｃフィールドの長さ、Ｂフィールドの長さ、またはＣおよびＢフィールドを結合した長さ、までの任意のビット数を盗用することが可能である。
【００３６】
以上、特定の実施形態を参照して本発明を説明した。ただし、上述した好適な実施形態とは異なる形態でも発明を実現できることは明らかであろう。これは本発明の主旨から逸脱することなくなされうる。
【００３７】
例えば、Ａ，Ｂ，Ｃのフィールドで示される３つのトランスポート・チャネルだけを含む実施形態により本発明を説明したが、ここに開示した発明思想は、規定したフレームが３以上のフィールドを有する他の実施形態にも適用されうることが理解されよう。より一般的には、フレームは、１または２以上のトランスポート・チャネルの第１のグループ（上述の実施形態におけるＡフィールド１０５で示した１のトランスポート・チャネルに対応する）；１または２以上のトランスポート・チャネルの第２のグループ（Ｂフィールド３０３，５０１で示した１のトランスポート・チャネルに対応する）；そして、１または２以上のトランスポート・チャネルの第３のグループ（Ｃフィールド３０５，５０５で示した１のトランスポート・チャネルに対応する）、を含むと考えることができる。第１のグループ内のトランスポート・チャネルは互いにすべて同じ長さである必要はない。第２のグループ内のトランスポート・チャネルも互いにすべて同じ長さである必要はない。第３のグループ内のトランスポート・チャネルも互いにすべて同じ長さである必要はない。第１のグループを形成するトランスポート・チャネル間には、誤り検出ビット（例えばＣＲＣビット）の１または２以上のグループを配置することもできる。第１のグループ内の各トランスポート・チャネルが自身の誤り検出ビットのグループを有する必要はない。
【００３８】
本発明をより一般化して表現すると、ＤＣＣＨ＋ＣＲＣフィールドが存在するとき、そのＤＣＣＨ＋ＣＲＣフィールドは、第１のグループおよび関係する誤り検出ビットの任意のグループの両方の後であって、１または２以上のトランスポート・チャネルの第３のグループの前の、任意の位置に配置することができる。これらの状況の下でブラインド・レート検出を行う場合、上述の実施形態の概要は次のようになる。まず、１または２以上のトランスポート・チャネルの第１のグループの長さを求める。これは、第１のグループを形成する１または２以上のトランスポート・チャネルの、異なる長さを仮定することを含み、そして、例えば、１または２以上の誤り検出ビットのグループに基づいて、上記仮定が正しいか否かを判断する。第１のグループの長さが求められると、制御チャネル（ＤＣＣＨ＋ＣＲＣ）が存在する場合で、その制御チャネルが１または２以上のトランスポート・チャネルの第２のグループの直前にないときは、第２のグループの長さもここで判る。制御チャネル（ＤＣＣＨ＋ＣＲＣ）の位置がどこにあっても、その制御チャネルが存在しているかぎりその開始位置は予測できる（第２のグループの前か後）ので、とりうる長さが仮定され、上述したような関係するＣＲＣフィールドにより誤りの有無を判断する。ＤＣＣＨ＋ＣＲＣフィールドの長さ（長さ０となる可能性を含み、この場合は存在しないことを意味する）がいったん判れば、トランスポート・チャネルの残りのグループの長さのみならず開始位置も判り、これらのトランスポート・チャネルを上述の如くデコードすることができる（ＤＣＣＨ＋ＣＲＣフィールドを含むデコードしたフィールドの長さを、フレームの全長から減じるとトランスポート・チャネルの残りのグループの長さが判る。）。
【００３９】
したがって、好適な実施形態はあくまで説明のためのものであって、限定的に捉えるべきではない。本発明の範囲は上述の説明からではなく請求の範囲によって定められ、あらゆる改変、均等物がその請求の範囲に含まれる。
【図面の簡単な説明】
【図１】  従来のフレームフォーマットのブロック図である。
【図２】  フレーム２００の終端部にＤＣＣＨフィールドが位置する、従来のフレームフォーマットのブロック図である。
【図３】  本発明の一実施形態による多重化フォーマットのブロック図である。
【図４】  本発明によるフレームをデコードする工程を示すフローチャートである。
【図５】  本発明の他の実施形態による多重化フォーマットのブロック図である。
【図６】  本発明の他の実施形態によるフレームをデコードする工程を示すフローチャートである。
【図１】
0004559001.tif 000002
【図２】
0004559001.tif 000003
【図３】
0004559001.tif 000004
【図４】
0004559001.tif 000005
【図５】
0004559001.tif 000006
【図６】
0004559001.tif 000007