(57)【特許請求の範囲】
【請求項１】
バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法であって、
前記受信手段は、前記デジタル信号の立ち下がりエッジ又は立ち上がりエッジのいずれを検出するかを決定するための設定である信号エッジ検出感度が切り替え可能な少なくとも１つの信号入力部を、前記デジタル信号を受信するために備えている形式の、バイフェーズ符号化されたデジタル信号をサンプリングする方法において、
Ａ）  信号入力部の待機状態の論理レベルが「１」である場合には前記少なくとも１つの信号入力部の信号エッジ検出感度を立ち下がりエッジ（Ｆ０）に設定し、信号入力部の待機状態の論理レベルが「０」である場合には前記少なくとも１つの信号入力部の信号エッジ検出感度を立ち上がりエッジ（Ｆ１）に設定し、
または信号の開始を検出するために相応の信号エッジ検出感度を有する信号入力部をアクティブ化し、
Ｂ）  信号の瞬時に受信したビットの第１ハーフビットの論理レベルをサンプリングし、
Ｃ）  少なくとも１つの信号入力部の信号エッジ検出感度を、瞬時に受信したビットのサンプリングした第１ハーフビットの論理レベルに依存して設定するか、
または瞬時に受信したビットのサンプリングした第１ハーフビットの論理レベルに依存して、相応の信号エッジ検出感度を有する信号入力部をアクティブ化し、
Ｄ）  前記信号の前記ビットの第１ハーフビットと第２ハーフビットとの間の信号エッジ（Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５）が発生することが予想され、かつ当該信号エッジの発生は許容されると評価されるように時間窓（Δｔ）を設定し、
Ｅ）  前記信号エッジ（Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５）が、前記時間窓（Δｔ）内で発生したか否かをチェックし、第１ハーフビットと第２ハーフビットとの間の前記信号エッジ（Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５）が前記時間窓（Δｔ）内で検出された場合にはステップＢ）〜Ｅ）を信号の次のビットに対して繰り返し、検出されない場合には信号の受信を中断し、
前記ステップＢ）において、受信すべき信号のビット毎に、１回だけ論理レベルサンプリングを行うことを特徴とする
バイフェーズ符号化されたデジタル信号をサンプリングする方法。
【請求項２】
各サンプリング（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５）の後に、時間窓（Δｔ）を前記ステップＤ）にしたがって形成する
請求項１に記載の方法。
【請求項３】
前記時間窓（Δｔ）の最大長は１ビットの伝送時間（Ｔ）である
請求項１に記載の方法。
【請求項４】
第１ハーフビットのサンプリングは、一定の時間間隔（Ｔ）で行われる
請求項１に記載の方法。
【請求項５】
請求項１から４までのいずれか１項に記載の方法を、複数のランプと、該ランプのための少なくとも１つの駆動装置と、少なくとも１つの該駆動装置をバイフェーズ符号化されたデジタル制御信号によって制御する少なくとも１つの制御ユニットとを有する照明装置に適用することを特徴とする
使用方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイフェーズ符号化されたデジタル信号を、受信手段によってサンプリングする方法に関し、ここでこの手段は、信号エッジ検出感度が切り替え可能な少なくとも１つの信号入力部、または信号エッジ検出感度の異なる少なくとも２つの信号入力部のいずれかを有する。本発明は殊に、照明装置の電気的負荷、例えばランプの駆動装置を、バイフェーズ符号化されたデジタル制御信号によって中央制御する方法に関する。
【０００２】
【従来の技術】
デジタル信号のバイフェーズ符号化では、デジタル信号の各ビットは、論理状態の異なる２つのハーフビットに区分される。信号の各ビットでは、第１および第２ハーフビットは相異なる論理レベルを有しており、これらの２つのハーフビットの間で、この第１または第２ハーフビットが論理レベル「１」であるか否かに応じて立ち下がりまたは立ち上がりの信号エッジが発生する。したがって通常のデータ伝送では、論理レベル「０」と「１」が周期的に交番する。
【０００３】
通例、バイフェーズ符号化されたデジタル信号を受信するために、まず受信信号のスタートビットのエッジへの同期が行われ、この信号のサンプリングが、１ハーフビットの伝送時間よりも短い周期で開始される。したがってハーフビット毎に少なくとも１回、サンプリングが行われる。この方法の質、例えば伝送エラーの識別は、ハーフビット毎の個別サンプリングの数が多くなればなるほど改善される。評価装置を用いることによって、ハーフビットの論理レベルの個別サンプリングから平均値が形成され、このハーフビットの論理レベルを２つの閾値と比較することによって「０」であるかまたは「１」であるかが決定される。個別サンプリングの数を増やすことによって、確かにエラーの識別は改善されるが、同時にシステム負荷も増大し、いわゆるマルチタスクシステムではシステムの速度が低下する。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、バイフェーズ符号化されたデジタル信号を、当該デジタル信号の立ち下がりエッジ又は立ち上がりエッジのいずれを検出するかを決定するための設定である信号エッジ検出感度が切り替え可能な少なくとも１つの信号入力部を有する受信手段によってサンプリングする方法を改善し、これにより受信信号のサンプリング数を最小限度にしか必要とせず、しかも伝送への同期ならびに伝送エラーの識別が保証されるようにすることである。
【０００５】
【課題を解決するための手段】
上記課題は本発明の請求項１の特徴部分に記載された構成によって解決される。本発明の殊に有利な実施形態は従属請求項に記載されている。
【０００６】
【発明の実施の形態】
バイフェーズ符号化されたデジタル信号の立ち下がりエッジ又は立ち上がりエッジのいずれを検出するかを決定するための設定である信号エッジ検出感度が切り替え可能な少なくとも１つの信号入力部を、上記のような信号を受信するために有する受信手段によってサンプリングする本発明の方法では、
Ａ）  信号入力部の待機状態の論理レベルが「１」の場合には少なくとも１つの信号入力部の信号エッジ検出感度を立ち下がり信号エッジに設定し、信号入力部の待機状態の論理レベルが「０」の場合には立ち上がり信号エッジに設定し、または信号の開始を検出するために信号入力部を相応の信号エッジ検出感度でアクティブ化し、
Ｂ）  当該信号の瞬時に受信したビットの第１ハーフビットの論理レベルをサンプリングし、
Ｃ）  少なくとも１つの信号入力部の信号エッジ検出感度を、瞬時に受信したビットの、サンプリングされた第１ハーフビットの論理レベルに依存して設定するか、または瞬時に受信したビットの、サンプリングされた第１ハーフビットの論理レベルに依存して信号入力部を相応の信号エッジ検出感度でアクティブ化し、
Ｄ）  信号の上記ビットの第１ハーフビットと第２ハーフビットとの間の信号エッジが発生することが予想され、かつ当該エッジの発生は許容されると評価されるように時間窓を設定し、
Ｅ）  上記の信号エッジが、設定した上記時間窓内で発生したかどうかをチェックし、第１ハーフビットと第２ハーフビットと間の信号エッジを、設定した時間窓内で検出した場合は、ステップＢ）〜Ｅ）を信号のつぎのビットに対して繰り返すか、そうでなければ信号受信を中断する。
【０００７】
本発明の方法では、１ビット毎に信号を１回だけサンプリングする。信号を評価し、かつ符号化における信号のエラーを高い信頼性で識別するためには、信号の各データビットの第１ハーフビットをそれぞれ一度だけ、サンプリングすればそれだけで十分である。信号の各ビットに発生する信号エッジは、本発明では少なくとも１つの信号入力部を受信信号に同期させるために、また信号を符号化する時のエラーを識別するために使用される。第１ハーフビットと第２ハーフビットとの間の信号エッジを検出可能な時間窓をあらかじめ設定することにより、ビットの時間的な長さの許容される変動と、ひいては信号伝送レートの許容される変動とが制限される。
【０００８】
本発明の方法は有利には、複数のランプと、これらのランプのための少なくとも１つの駆動装置と、この少なくとも１つの駆動装置を制御する少なくとも１つの制御ユニットとを有する照明装置に適用することができる。
【０００９】
【実施例】
本発明を以下、有利な実施例に基づいて詳しく説明する。
【００１０】
図１〜３を用い、本発明を実施例によって詳しく説明する。上記のように本発明の方法は有利には照明装置に適用することができ、この照明装置は、複数の照明ユニットと、場合によっては別の電気的負荷、例えばブラインド等を操作するためのサーボモータと、上記の照明ユニットおよび別の電気的負荷を制御するための少なくとも１つの中央制御ユニットとを有する。各照明ユニットは、１つまたは複数のランプと、これらの照明ユニットのランプを駆動するための電気的な駆動装置とを備えている。中央制御ユニットと、駆動装置と、場合によっては設けられている別の電気的負荷との間には、双方向の接続線路があり、これらの接続線路によって、バイフェーズ符号化されたデジタル電圧信号の伝送が、制御ユニットと駆動装置との間、ならびに場合によっては設けられている別の電気的負荷との間で双方向に可能である。ここで駆動装置とは電子的バラストのことであり、これらはそれぞれマイクロコントローラをこのマイクロコントローラによって、中央制御ユニットから送信された制御信号が受信されて評価され、またこの中央制御ユニットに返信される。各マイクロコントローラは、信号エッジ検出感度が切り替え可能な制御信号入力部を有しており、この制御信号入力部によってバイフェーズ符号化されたデジタル制御信号を受信する。これらの制御信号を用いて、個別またはグループにまとめられた駆動装置が、制御ユニットによって集中制御され、これらの駆動装置に接続されたランプが、オンないしはオフまたは暗くされたり、ないしはその動作状態が問い合わされる。
【００１１】
待機状態では、中央制御ユニットの制御信号出力部と、マイクロコントローラの制御信号入力部との間の伝送線路の論理レベルは「１」である。制御信号の開始を検出できるためには、マイクロコントローラの制御信号入力部のエッジ検出感度を、立ち下がり信号エッジに設定する。それは各制御信号のスタートビットの第１ハーフビットは、論理レベル「０」で始まらなければならないからである。バイフェーズ符号化されたデジタル制御信号は、例えば１６ビットの所定の長さを有し、スタートビットで始まり、ストップビットで終わる。制御信号は、制御されるべき駆動装置の動作アドレスと、これらの駆動装置に対する１つまたは複数の制御命令とを含む。
【００１２】
図１にはエラーのない、バイフェーズ符号化されたデジタル制御信号の例が、部分的かつ概略的に示されている。マイクロコントローラの制御信号入力部では、制御信号のスタートビットの立ち下がりエッジＦ０が検出される。Ｔで制御信号の１ビットの伝送時間を表すと時点ｔ＝１／４Ｔで、制御信号の第１のサンプリングＳ１が行われる。ここではビット１（スタートビット）の第１ハーフビットの論理レベル「０」がサンプリングされる。さらに制御信号入力部のエッジ検出感度が、スタートビットの第１ハーフビットの、サンプリングされた論理レベル「０」に依存して、立ち上がりエッジに切り替えられる。制御信号入力部の信号エッジ検出感度の切り替えは、例えば、マイクロプロセッサに組み込まれたレジスタを用いて、１つのビットをセットないしはリセットすることによって行われる。スタートビットの第１ハーフビットをＳ１でサンプリングした後の時点１／８Ｔで、時間窓Δｔが開かれる。この時間窓の長さはこの実施例では１／４Ｔであり、この間にスタートビットの第１ハーフビットと第２ハーフビットとの間の立ち上がりエッジＦ１が受信されることが予想される。図１に示した制御信号では、スタートビットの信号エッジＦ１は、予想される時点ｔ＝１／２Ｔに、したがってサンプリングＳ１の後の所定の時間幅Δｔ内に発生する。このためこの信号エッジＦ１は許容されると評価される。
【００１３】
時点ｔ＝５／４Ｔに制御信号のつぎのサンプリングＳ２が行われる。サンプリングＳ２によって、ビット２の第１ハーフビットの論理レベル「１」が求められる。サンプリングＳ２では論理レベル「１」が検出されたため、１つまたは複数の制御信号入力部のエッジ検出感度が、立ち下がり信号エッジに設定される。サンプリングＳ２の１／８Ｔ後に所定の時間窓Δｔが再びアクティブ化され、この時間窓の間にビット２の立ち下がりエッジＦ２が予想される。ビット２の第１ハーフビットと第２ハーフビットとの間の信号エッジＦ２は、時点ｔ＝３／２Ｔに生じる。この時点は、サンプリングＳ２後の時間窓Δｔ内にあるため、この信号エッジＦ２は許容されると評価される。時点ｔ＝９／４Ｔに制御信号の第３のサンプリングＳ３が行われる。ここではビット３の第１ハーフビットの論理レベル「１」が検出される。１つまたは複数の制御入力部のエッジ検出感度は、検出された論理レベル「１」に応じて、立ち下がり信号エッジに設定される。サンプリングＳ３後の１／８Ｔ後、再び時間窓Δｔがアクティブ化され、この時間窓の間にビット３の立ち下がり信号エッジの受信が予想される。ビット３の信号エッジＦ３は予想された時点ｔ＝５／２Ｔに受信される。この信号エッジは許容されると評価される。それはこの信号エッジがサンプリングＳ３の後の時間窓Δｔ内で発生したからである。
【００１４】
時点ｔ＝１３／４Ｔに、制御信号の第４サンプリングＳ４が行われる。ここではビット４の第１ハーフビットの論理レベル「０」が求められる。求められたこの論理レベル「０」に応じて１つまたは複数の制御入力部のエッジ検出感度が、立ち上がり信号エッジに設定される。さらにサンプリングＳ４の１／８Ｔ後、長さΔｔの時間窓がアクティブ化され、この時間窓内でビット４の立ち上がり信号エッジの受信が予想される。信号エッジＦ４は時点ｔ＝７／２Ｔに検出されるため、サンプリングＳ４の後の許容される時間窓Δｔ内にある。
【００１５】
時点ｔ＝１７／４ＴにサンプリングＳ５が行われ、ここではビット５の第１ハーフビットの論理レベルは「０」である。これに応じて１つまたは複数の制御信号入力部の信号エッジ検出感度が立ち上がり信号エッジに設定される。サンプリングＳ５が行われた後、１／８Ｔ後に開始される時間窓Δｔ内に、ビット５の、信号エッジＦ５が予想されたように検出され、したがってこの信号エッジＦ５は許容されると評価される。これとまったく同様にこの方法を、制御信号の他のすべてのビットに対して続行する。制御信号のサンプリングはビット毎に、１ビットを伝送するために必要な時間Ｔの間隔で、かつそれぞれ第１ハーフビットの受信中に行われる。各サンプリングには１／８Ｔの時間間隔の後に長さΔｔの時間窓が続いており、この間に現在伝送され受信された、制御信号のビットの信号エッジが発生することが予想され、この信号エッジは許容されると評価される。制御信号の終了は１つまたは複数のストップビットによってマーキングされ、および／またはビットカウンタによって検出される。各サンプリングの後の時間窓Δｔの開始および終了は、マイクロコントローラに組み込まれたタイマによって形成される。
【００１６】
図２および３は、本発明の信号サンプリング方法による、エラーのある制御信号の識別を示している。図２にはエラーのあるスタートビットを有する制御信号の例が示されている。マイクロコントローラの制御信号入力部では、制御信号のスタートビットの立ち下がりエッジＦ０が検出される。制御信号の１ビットの伝送時間をＴで表すと時点ｔ＝１／４Ｔに、制御信号の第１のサンプリングＳ１が行われる。ここでスタートビットの第１ハーフビットの論理レベル「０」がサンプリングされる。さらに制御信号入力部のエッジ検出感度が、スタートビットの第１ハーフビットの、サンプリングされたこの論理レベル「０」に依存して、立ち上がり信号エッジに切り替えられる。スタートビットの第１ハーフビットのサンプリングＳ１と同時に時間窓Δｔが決定され、その持続時間ないしは長さはこの実施例では１／４Ｔであり、この間にスタートビットの第１ハーフビットと第２ハーフビットとの間の立ち上がりエッジＦ１の受信が予想される。予想されたスタートビットの信号エッジＦ１は、予想された時点Ｔ／２に発生せず、明らかにその後に発生する。この信号エッジは、時間窓Δｔが経過した後はじめて、１つまたは複数の制御信号入力部で検出される。したがって信号エッジＦ１は許容されないと評価され、制御信号の受信は中断される。このようにして本発明のサンプリング方法によりタイミングエラーと伝送レート（ボーレート）の許容されない変動とが識別される。
【００１７】
図３には、障害信号と重畳された制御信号が示されている。この障害信号は、ビット２の第１ハーフビットの伝送ないしは受信中に発生する。スタートビットの受信およびサンプリングならびにエッジ検出感度の設定は、すでに図１制御信号の場合に示したのと同様に行われる。障害信号の立ち上がりエッジＦ２′は検出され、許容されないと評価される。それはこの立ち上がりエッジがサンプリングＳ１の後の時間窓Δｔの外側で発生し、かつつぎの時間窓Δｔの定義の前に発生するからである。したがって制御信号の受信は中断される。
【００１８】
本発明は、上に詳しく説明した実施例にも、この方法を照明装置へ上記のように適用した事例にも限定されない。バイフェーズ符号化されたデジタル信号に対する本発明のサンプリング方法は一般的に、相応に符号化されたデジタルデータ伝送につぎのような場合には使用することができる。すなわち受信部に信号エッジ検出感度の切り替えが可能な信号入力部が設けられているか、または受信部が相異なる信号エッジ検出感度を有する、適切な論理回路に接続された信号入力部を備えているか、または受信部が立ち下がり信号エッジを検出するための少なくとも１つの信号入力部と、立ち上がり信号エッジを検出するための少なくとも１つの信号入力部とを備えており、これらの入力部の間で、最後のサンプリングの結果に応じて切り替えられる場合に、本発明のサンプリング方法を、符号化されたデジタルデータ伝送に使用することができる。
【図面の簡単な説明】
【図１】  エラーのない制御信号を、本発明の方法を用いてサンプリングする図である。
【図２】  スタートビットにおける、許容されないビット伝送時間を、本発明の方法を用いて識別する図である。
【図３】  制御信号内の障害信号を、本発明の方法を用いて識別する図である。
【符号の説明】
Ｆ０−Ｆ５  信号エッジ
Ｓ１−Ｓ５  サンプリング時点
Δｔ  時間窓
Ｔ  １ビットの伝送時間
【図１】
0004436544.tif 000002
【図２】
0004436544.tif 000003
【図３】
0004436544.tif 000004