(57)【特許請求の範囲】
【請求項１】
一定の位相差を有する第１〜第８ＬＯ信号を提供する電圧制御発振器と、
前記電圧制御発振器から提供されたＬＯ信号のうち、９０゜の位相差を有する第１〜第４ＬＯ信号と入力信号とをスイッチング動作を介してミキシングして、第１ＩＦ信号を出力する第１ミキサーと、
前記電圧制御発振器から提供されたＬＯ信号のうち、９０゜の位相差を有する第５〜第８ＬＯ信号と入力信号とをスイッチング動作を介してミキシングして、第２ＩＦ信号を出力する第２ミキサーと
を備え、
前記第１ミキサーが、
前記電圧制御発振器から提供された前記第１〜第４ＬＯ信号に応じて、正の入力信号をオン／オフスイッチングする第１スイッチング部と、
前記第１スイッチング部と並列に接続し、前記電圧制御発振器から提供された前記第１〜第４ＬＯ信号に応じて、負の入力信号をオン／オフスイッチングする第２スイッチング部と
を備え
前記第１スイッチング部が、
ＭＯＳトランジスタであるＭ１〜Ｍ８で構成されており、
前記Ｍ１、Ｍ３、Ｍ５、Ｍ７のドレインには、正の入力信号が印加され、
前記Ｍ１及びＭ７のゲートには、前記第１〜第４ＬＯ信号のうち、いずれか１つのＬＯ信号が印加され、
前記Ｍ２及びＭ６のゲートには、前記Ｍ１及びＭ７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ４及びＭ５のゲートには、前記Ｍ１及びＭ７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ３及びＭ８のゲートには、前記Ｍ２及びＭ６のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ１のソースとＭ２のドレインとが接続されており、
前記Ｍ３のソースとＭ４のドレインとが接続されており、
前記Ｍ５のソースとＭ６のドレインとが接続されており、
前記Ｍ７のソースとＭ８のドレインとが接続されて構成され、
前記Ｍ２及びＭ４のソースから第１ＩＦ信号であるＩ_ＯＵＴ＋が、前記Ｍ６及びＭ８のソースから第１ＩＦ信号であるＩ_ＯＵＴ−が出力されることを特徴とするサブハーモニック方式の周波数変換装置。
【請求項２】
前記第２スイッチング部が、
ＭＯＳトランジスタであるＭ２１〜Ｍ２８で構成されており、
前記Ｍ２１、Ｍ２３、Ｍ２５、Ｍ２７のドレインには、負の入力信号が印加され、
前記Ｍ２１及びＭ２７のゲートには、前記第１スイッチング部のＭ１及びＭ７のゲートに印加されたＬＯ信号と同じＬＯ信号が印加され、
前記Ｍ２６及びＭ２８のゲートには、前記Ｍ２１及びＭ２７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ２４及びＭ２５のゲートには、前記Ｍ２１及びＭ２７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ２２及びＭ２３のゲートには、前記Ｍ２６及びＭ２８のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ２１のソースとＭ２２のドレインとが接続されており、
前記Ｍ２３のソースとＭ２４のドレインとが接続されており、
前記Ｍ２５のソースとＭ２６のドレインとが接続されており、
前記Ｍ２７のソースとＭ２８のドレインとが接続されて構成され、
前記Ｍ２２及びＭ２４のソースから第１ＩＦ信号であるＩ_ＯＵＴ+が、前記Ｍ２６及びＭ２８のソースから第１ＩＦ信号であるＩ_ＯＵＴが出力されることを特徴とする請求項１に記載のサブハーモニック方式の周波数変換装置。
【請求項３】
一定の位相差を有する第１〜第８ＬＯ信号を提供する電圧制御発振器と、
前記電圧制御発振器から提供されたＬＯ信号のうち、９０゜の位相差を有する第１〜第４ＬＯ信号と入力信号とをスイッチング動作を介してミキシングして、第１ＩＦ信号を出力する第１ミキサーと、
前記電圧制御発振器から提供されたＬＯ信号のうち、９０゜の位相差を有する第５〜第８ＬＯ信号と入力信号とをスイッチング動作を介してミキシングして、第２ＩＦ信号を出力する第２ミキサー
とを備え、
前記第２ミキサーが、
前記電圧制御発振器から提供された前記第５〜第８ＬＯ信号に応じて、正の入力信号をオン／オフスイッチングする第３スイッチング部と、
前記第３スイッチング部と並列に接続し、前記電圧制御発振器から提供された前記第５〜第８ＬＯ信号に応じて、負の入力信号をオン／オフスイッチングする第４スイッチング部
とを備え、
前記第３スイッチング部が、
ＭＯＳトランジスタであるＭ３１〜Ｍ３８で構成されており、
前記Ｍ３１、Ｍ３３、Ｍ３５、Ｍ３７のドレインには、正の入力信号が印加され、
前記Ｍ３１及びＭ３７のゲートには、前記第５〜第８ＬＯ信号のうち、いずれか１つのＬＯ信号が印加され、
前記Ｍ３２及びＭ３６のゲートには、前記Ｍ３１及びＭ３７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ３４及びＭ３５のゲートには、前記Ｍ３１及びＭ３７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ３３及びＭ３８のゲートには、前記Ｍ３２及びＭ３６のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ３１のソースとＭ３２のドレインとが接続されており、
前記Ｍ３３のソースとＭ３４のドレインとが接続されており、
前記Ｍ３５のソースとＭ３６のドレインとが接続されており、
前記Ｍ３７のソースとＭ３８のドレインとが接続されて構成され、
前記Ｍ３２及びＭ３４のソースから第２ＩＦ信号であるＱ_ＯＵＴ＋が、前記Ｍ３６及びＭ３８のソースから第２ＩＦ信号であるＱ_ＯＵＴ−が出力されることを特徴とするサブハーモニック方式の周波数変換装置。
【請求項４】
前記第４スイッチング部が、
ＭＯＳトランジスタであるＭ４１〜Ｍ４８で構成されており、
前記Ｍ４１、Ｍ４３、Ｍ４５、Ｍ４７のドレインには、負の入力信号が印加され、
前記Ｍ４１及びＭ４７のゲートには、前記第３スイッチング部のＭ３１及びＭ３７のゲートに印加されたＬＯ信号と同じＬＯ信号が印加され、
前記Ｍ４６及びＭ４８のゲートには、前記Ｍ４１及びＭ４７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ４４及びＭ４５のゲートには、前記Ｍ４１及びＭ４７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ４２及びＭ４３のゲートには、前記Ｍ４６及びＭ４８のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、
前記Ｍ４１のソースとＭ４２のドレインとが接続されており、
前記Ｍ４３のソースとＭ４４のドレインとが接続されており、
前記Ｍ４５のソースとＭ４６のドレインとが接続されており、
前記Ｍ４７のソースとＭ４８のドレインとが接続されて構成され、
前記Ｍ４２及びＭ４４のソースから第２ＩＦ信号であるＱ_ＯＵＴ＋が、前記Ｍ４６及びＭ４８のソースから第２ＩＦ信号であるＱ_ＯＵＴ−が出力されることを特徴とする請求項３に記載のサブハーモニック方式の周波数変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サブハーモニック方式の周波数変換装置に関し、前記周波数変換装置は、サブハーモニック方式を利用して具現することによって、低周波のＬＯ信号の使用が可能になり、これにより電力消費を減らすことができ、対称構造で構成されたＭＯＳトランジスタを利用してミキサーを具現することによって、回路構成を容易にすることができる周波数変換装置に関する。
【背景技術】
【０００２】
最近、無線通信の効用性が増加するにつれて、様々な分野で有線と無線とを統合した形態の接続網が構築されており、これにより、低速、低コスト、低電力の技術規格を有する無線通信分野が求められている。
【０００３】
これにより、最近では、電力消費を減らし、チップ上の素子数を減らす方向に無線通信受信機の周波数変換装置が開発されている。
【０００４】
図１及び図２は、従来の技術により発振周波数（以下、「ＬＯ」と記す）信号が生成される過程を示した図である。
【０００５】
まず、図１は、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ；図示せず）から提供された２つの信号ｉ、ｑを排他的論理和（Ｅｘｃｌｕｓｉｖｅ−ＯＲ）してＬＯ信号を生成する過程を示しているが、このとき、同図に示すように、前記２つの信号ｉ、ｑは、前記ＬＯ信号の１／２倍の周波数を持っている。
【０００６】
また、図２は、電圧制御発振器（図示せず）から提供された信号ｓを逓倍器（Ｍｕｌｔｉｐｌｉｅｒ）２０１を利用して、ＬＯ信号を生成する過程を示している。
【０００７】
一方、図３は、図１又は図２で生成されたＬＯ信号を利用した従来の周波数変換装置の概略図を示したものであって、図３に示すように、従来の周波数変換装置は、図１又は図２の方法で生成されたＬＯ信号及び前記ＬＯ信号と１８０゜の位相差を有するＬＯ信号に応じて、負の入力信号ＶＩＮをオン／オフスイッチングして、周波数変換されたＩＦ信号ＶＯＵＴ＋、ＶＯＵＴ−を出力する。
【０００８】
しかしながら、図１のＬＯ信号を利用した周波数変換装置の場合、排他的論理和のためのロジック回路を付加しなければならないため、回路構成が複雑になるという問題があった。
【０００９】
また、図２のＬＯ信号を利用した周波数変換装置の場合、逓倍器の追加により回路構成が複雑になり、逓倍器による電力消費が増加するという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、サブハーモニック方式を利用して具現することによって、低周波のＬＯ信号の使用が可能になり、これにより小サイズの電圧制御発振器を使用することができるだけでなく、逓倍器も要らなくなるため、電力消費を減らすことができる周波数変換装置を提供することにある。
【００１１】
また、本発明は、対称構造で構成されたＭＯＳトランジスタを利用してミキサーを具現することによって、回路構成を容易にすることができる周波数変換装置を提供することにある。
【００１２】
本発明の目的及び長所は、下記の説明により理解できるはずであり、本発明の実施の形態によりさらに明らかになるはずである。また、本発明の目的及び長所は、特許請求の範囲に示した手段及びその組み合わせにより実現できることは容易に分かるはずである。
【課題を解決するための手段】
【００１３】
上記の目的を達成すべく、本発明に係る周波数変換装置は、一定の位相差を有する第１〜第８ＬＯ信号を提供する電圧制御発振器と、前記電圧制御発振器から提供されたＬＯ信号のうち、９０゜の位相差を有する第１〜第４ＬＯ信号と入力信号とをスイッチング動作を介してミキシングして、第１ＩＦ信号を出力する第１ミキサーと、前記電圧制御発振器から提供されたＬＯ信号のうち、９０゜の位相差を有する第５〜第８ＬＯ信号と入力信号とをスイッチング動作を介してミキシングして、第２ＩＦ信号を出力する第２ミキサーとを備える。
【００１４】
ここで、前記第１ミキサーが、パッシブミキサーであることを特徴とする。
【００１５】
また、前記第２ミキサーも、パッシブミキサーであることを特徴とする。
【００１６】
このとき、前記第１ミキサーが、前記電圧制御発振器から提供された前記第１〜第４ＬＯ信号に応じて、正の入力信号をオン／オフスイッチングする第１スイッチング部と、前記第１スイッチング部と並列に接続し、前記電圧制御発振器から提供された前記第１〜第４ＬＯ信号に応じて、負の入力信号をオン／オフスイッチングする第２スイッチング部とを備える。
【００１７】
また、前記第２ミキサーが、前記電圧制御発振器から提供された前記第５〜第８ＬＯ信号に応じて、正の入力信号をオン／オフスイッチングする第３スイッチング部と、前記第３スイッチング部と並列に接続し、前記電圧制御発振器から提供された前記第５〜第８ＬＯ信号に応じて、負の入力信号をオン／オフスイッチングする第４スイッチング部とを備える。
【００１８】
このとき、前記第１スイッチング部が、ＭＯＳトランジスタであるＭ１〜Ｍ８で構成されており、前記Ｍ１、Ｍ３、Ｍ５、Ｍ７のドレインには、正の入力信号が印加され、前記Ｍ１及びＭ７のゲートには、前記第１〜第４ＬＯ信号のうち、いずれか１つのＬＯ信号が印加され、前記Ｍ２及びＭ６のゲートには、前記Ｍ１及びＭ７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、前記Ｍ４及びＭ５のゲートには、前記Ｍ１及びＭ７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ３及びＭ８のゲートには、前記Ｍ２及びＭ６のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ１のソースとＭ２のドレインとが接続されており、前記Ｍ３のソースとＭ４のドレインとが接続されており、前記Ｍ５のソースとＭ６のドレインとが接続されており、前記Ｍ７のソースとＭ８のドレインとが接続されて構成されることを特徴とする。
【００１９】
また、前記第２スイッチング部が、ＭＯＳトランジスタであるＭ２１〜Ｍ２８で構成されており、前記Ｍ２１、Ｍ２３、Ｍ２５、Ｍ２７のドレインには、負の入力信号が印加され、前記Ｍ２１及びＭ２７のゲートには、前記第１スイッチング部のＭ１及びＭ７のゲートに印加されたＬＯ信号と同じＬＯ信号が印加され、前記Ｍ２６及びＭ２８のゲートには、前記Ｍ２１及びＭ２７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、前記Ｍ２４及びＭ２５のゲートには、前記Ｍ２１及びＭ２７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ２２及びＭ２３のゲートには、前記Ｍ２６及びＭ２８のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ２１のソースとＭ２２のドレインとが接続されており、前記Ｍ２３のソースとＭ２４のドレインとが接続されており、前記Ｍ２５のソースとＭ２６のドレインとが接続されており、前記Ｍ２７のソースとＭ２８のドレインとが接続されて構成されることを特徴とする。
【００２０】
一方、前記第３スイッチング部が、ＭＯＳトランジスタであるＭ３１〜Ｍ３８で構成されており、前記Ｍ３１、Ｍ３３、Ｍ３５、Ｍ３７のドレインには、正の入力信号が印加され、前記Ｍ３１及びＭ３７のゲートには、前記第５〜第８ＬＯ信号のうち、いずれか１つのＬＯ信号が印加され、前記Ｍ３２及びＭ３６のゲートには、前記Ｍ３１及びＭ３７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、前記Ｍ３４及びＭ３５のゲートには、前記Ｍ３１及びＭ３７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ３３及びＭ３８のゲートには、前記Ｍ３２及びＭ３６のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ３１のソースとＭ３２のドレインとが接続されており、前記Ｍ３３のソースとＭ３４のドレインとが接続されており、前記Ｍ３５のソースとＭ３６のドレインとが接続されており、前記Ｍ３７のソースとＭ３８のドレインとが接続されて構成されることを特徴とする。
【００２１】
また、前記第４スイッチング部が、ＭＯＳトランジスタであるＭ４１〜Ｍ４８で構成されており、前記Ｍ４１、Ｍ４３、Ｍ４５、Ｍ４７のドレインには、負の入力信号が印加され、前記Ｍ４１及びＭ４７のゲートには、前記第３スイッチング部のＭ３１及びＭ３７のゲートに印加されたＬＯ信号と同じＬＯ信号が印加され、前記Ｍ４６及びＭ４８のゲートには、前記Ｍ４１及びＭ４７のゲートに印加されたＬＯ信号と９０゜の位相差を有するＬＯ信号が印加され、前記Ｍ４４及びＭ４５のゲートには、前記Ｍ４１及びＭ４７のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ４２及びＭ４３のゲートには、前記Ｍ４６及びＭ４８のゲートに印加されたＬＯ信号と１８０゜の位相差を有するＬＯ信号が印加され、前記Ｍ４１のソースとＭ４２のドレインとが接続されており、前記Ｍ４３のソースとＭ４４のドレインとが接続されており、前記Ｍ４５のソースとＭ４６のドレインとが接続されており、前記Ｍ４７のソースとＭ４８のドレインとが接続されて構成されることを特徴とする。
【発明の効果】
【００２２】
本発明による周波数変換装置は、サブハーモニック方式を利用して具現することによって、低周波のＬＯ信号の使用が可能になり、これにより小サイズの電圧制御発振器を使用することができるだけでなく、逓倍器も要らなくなるため、電力消費を減らすことができるという効果がある。
【００２３】
また、対称構造で構成されたＭＯＳトランジスタを利用してミキサーを具現することによって、回路構成を容易にすることができるという効果がある。
【発明を実施するための最良の形態】
【００２４】
上述した目的、特徴及び長所は添付された図面と関連した次の詳細な説明を通してより明確になるはずであり、それにより、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるであろう。
【００２５】
また、本発明を説明するにおいて、本発明と関連した公知技術に対する具体的な説明が本発明の要旨を不明にすると判断される場合には、その詳細な説明を省略するものとする。
【００２６】
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
【００２７】
図４は、本発明による周波数変換装置のブロック図であり、図５は、図４の周波数変換装置の構成を詳細に説明した構成図である。
【００２８】
図４及び図５に示すように、本発明による周波数変換装置は、電圧制御発振器４０１、第１ミキサー４０２、第２ミキサー４０３を備える。
【００２９】
ここで、本発明による前記周波数変換装置は、サブハーモニック方式を利用して具現している。
【００３０】
このとき、サブハーモニック方式とは、通常の周波数変換方式で提供される信号より１／２倍の周波数の信号を提供する電圧制御発振器を使用し、ミキサー内部で周波数を逓倍する機能を有しているため、従来に要求された逓倍器が要らなくなる方式のことをいう。
【００３１】
これにより、本発明による周波数変換装置は、低周波のＬＯ信号を使用することができるため、小サイズの電圧制御発振器を使用することができるだけでなく、逓倍器も要らなくなるため、電力消費を減らすことができるという利点を有する。
【００３２】
一方、前記電圧制御発振器４０１は、一定の位相差を有する第１〜第８ＬＯ信号４０４、４０５を提供する。
【００３３】
ここで、本実施の形態の電圧制御発振器４０１は、４５゜の位相差を有する第１〜第８ＬＯ信号４０４、４０５を前記第１ミキサー４０２及び第２ミキサー４０３に提供すると仮定し、このとき、第１〜第４ＬＯ信号４０４は、９０゜の位相差を有する０゜、９０゜、１８０゜、２７０゜のＬＯ信号であり、第５〜第８ＬＯ信号４０５は、９０゜の位相差を有する４５゜、１３５゜、２２５゜、３１５゜のＬＯ信号と仮定して、以下説明する。
【００３４】
一方、前記第１ミキサー４０２は、図５に示すように、第１スイッチング部５０１及び第２スイッチング部５０２を備えており、前記電圧制御発振器４０１から提供されたＬＯ信号のうち、前記第１〜第４ＬＯ信号４０４と入力信号ＲＦ＿ＩＮ＋、ＲＦ＿ＩＮ−とをスイッチング動作を介してミキシングして、第１ＩＦＩ＿ＯＵＴ＋、Ｉ＿ＯＵＴ−信号を出力する機能を果たす。
【００３５】
すなわち、前記第１スイッチング部５０１は、前記電圧制御発振器４０１から提供された前記第１〜第４ＬＯ信号４０４に応じて、正の入力信号ＲＦ＿ＩＮ＋をオン／オフスイッチングし、前記第２スイッチング部５０２は、前記第１スイッチング部５０１と並列に接続されて、前記電圧制御発振器４０１から提供された前記第１〜第４ＬＯ信号４０４に応じて、負の入力信号ＲＦ＿ＩＮ−をオン／オフスイッチングして、前記第１ＩＦＩ＿ＯＵＴ＋、Ｉ＿ＯＵＴ−信号を出力する。
【００３６】
また、前記第２ミキサー４０３は、図５に示すように、第３スイッチング部５０３及び第４スイッチング部５０４を備えており、前記電圧制御発振器４０１から提供されたＬＯ信号のうち、前記第５〜第８ＬＯ信号４０５と入力信号ＲＦ＿ＩＮ＋、ＲＦ＿ＩＮ−とをスイッチング動作を介してミキシングして、第２ＩＦＱ＿ＯＵＴ＋、Ｑ＿ＯＵＴ−信号を出力する機能を果たす。
【００３７】
すなわち、前記第３スイッチング部５０３は、前記電圧制御発振器４０１から提供された前記第５〜第８ＬＯ信号４０５に応じて、正の入力信号ＲＦ＿ＩＮ＋をオン／オフスイッチングし、前記第４スイッチング部５０４は、前記第３スイッチング部５０３と並列に接続されて、前記電圧制御発振器４０１から提供された前記第５〜第８ＬＯ信号４０５に応じて、負の入力信号ＲＦ＿ＩＮ−をオン／オフスイッチングして、前記第２ＩＦＱ＿ＯＵＴ＋、Ｑ＿ＯＵＴ−信号を出力する。
【００３８】
このとき、前記第１ＩＦＩ＿ＯＵＴ＋、Ｉ＿ＯＵＴ−及び第２ＩＦＱ＿ＯＵＴ＋、ＱＩ＿ＯＵＴ−信号を同相（Ｉｎ−ｐｈａｓｅ）信号及び直角位相（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）信号とも言い、前記第１ＩＦＩ＿ＯＵＴ＋、Ｉ＿ＯＵＴ−及び第２ＩＦＱ＿ＯＵＴ＋、ＱＩ＿ＯＵＴ−信号は、前記第１〜第４スイッチング部５０１〜５０４のオン／オフスイッチング動作により、９０゜の位相差を有する。
【００３９】
図６及び図７は、図５の第１及び第２ミキサーの回路例示図であって、図６及び図７を参照して、前記第１〜第４スイッチング部５０１〜５０４を説明すると、以下の通りである。
【００４０】
まず、図６に示すように、前記第１ミキサーの第１スイッチング部５０１は、ＭＯＳトランジスタであるＭ１〜Ｍ８で構成されている。
【００４１】
このとき、前記Ｍ１、Ｍ３、Ｍ５、Ｍ７のドレインには、正の入力信号ＲＦ＿ＩＮ＋が印加され、前記Ｍ１及びＭ７のゲートには、前記第１〜第４ＬＯ信号のうち、いずれか１つのＬＯ信号ｑが印加されるが、本実施の形態では、０゜の位相を有するＬＯ信号が前記Ｍ１及びＭ７のゲートに印加されると仮定して、以下説明する。
【００４２】
また、前記Ｍ２及びＭ６のゲートには、前記Ｍ１及びＭ７のゲートに印加されたＬＯ信号ｑと９０゜の位相差を有する９０゜位相のＬＯ信号ｉが印加され、前記Ｍ４及びＭ５のゲートには、前記Ｍ１及びＭ７のゲートに印加されたＬＯ信号ｑと１８０゜の位相差を有する１８０゜位相のＬＯ信号ｑｂが印加され、前記Ｍ３及びＭ８のゲートには、前記Ｍ２及びＭ６のゲートに印加されたＬＯ信号ｉと１８０゜の位相差を有する２７０゜位相のＬＯ信号ｉｂが印加される。
【００４３】
このとき、前記Ｍ１のソースとＭ２のドレインとが接続されており、前記Ｍ３のソースとＭ４のドレインとが接続されており、前記Ｍ５のソースとＭ６のドレインとが接続されており、前記Ｍ７のソースとＭ８のドレインとが接続されている。そして、前記Ｍ２及びＭ４のソースから第１ＩＦ信号であるＩ_ＯＵＴ＋が、前記Ｍ６及びＭ８のソースから第１ＩＦ信号であるＩ_ＯＵＴ−が出力される。
【００４４】
一方、前記第１ミキサーの第２スイッチング部５０２は、ＭＯＳトランジスタであるＭ２１〜Ｍ２８で構成されている。
【００４５】
このとき、前記Ｍ２１、Ｍ２３、Ｍ２５、Ｍ２７のドレインには、入力信号ＲＦ＿ＩＮ−が印加され、前記Ｍ２１及びＭ２７のゲートには、前記第１スイッチング部５０１のＭ１及びＭ７のゲートに印加されたＬＯ信号ｑと同じ０゜位相のＬＯ信号ｑが印加され、前記Ｍ２６及びＭ２８のゲートには、前記Ｍ２１及びＭ２７のゲートに印加されたＬＯ信号ｑと９０゜の位相差を有する９０゜位相のＬＯ信号ｉが印加される。
【００４６】
また、前記Ｍ２４及びＭ２５のゲートには、前記Ｍ２１及びＭ２７のゲートに印加されたＬＯ信号ｑと１８０゜の位相差を有する１８０゜位相のＬＯ信号ｑｂが印加され、前記Ｍ２２及びＭ２３のゲートには、前記Ｍ２６及びＭ２８のゲートに印加されたＬＯ信号ｉと１８０゜の位相差を有する２７０゜位相のＬＯ信号ｉｂが印加される。
【００４７】
また、前記Ｍ２１のソースとＭ２２のドレインとが接続されており、前記Ｍ２３のソースとＭ２４のドレインとが接続されており、前記Ｍ２５のソースとＭ２６のドレインとが接続されており、前記Ｍ２７のソースとＭ２８のドレインとが接続されている。そして、前記Ｍ２２及びＭ２４のソースから第１ＩＦ信号であるＩ_ＯＵＴ＋が、前記Ｍ２６及びＭ２８のソースから第１ＩＦ信号であるＩ_ＯＵＴ−が出力される。
【００４８】
一方、図７に示すように、前記第２ミキサーの第３スイッチング部５０３は、ＭＯＳトランジスタであるＭ３１〜Ｍ３８で構成されている。
【００４９】
このとき、前記Ｍ３１、Ｍ３３、Ｍ３５、Ｍ３７のドレインには、正の入力信号ＲＦ＿ＩＮ＋が印加され、前記Ｍ３１及びＭ３７のゲートには、前記第５〜第８ＬＯ信号のうち、いずれか１つのＬＯ信号ｑが印加されるが、本実施の形態では、４５゜の位相を有するＬＯ信号が前記Ｍ３１及びＭ３７のゲートに印加されると仮定して、以下説明する。
【００５０】
また、前記Ｍ３２及びＭ３６のゲートには、前記Ｍ３１及びＭ３７のゲートに印加されたＬＯ信号ｑと９０゜の位相差を有する１３５゜位相のＬＯ信号ｉが印加され、前記Ｍ３４及びＭ３５のゲートには、前記Ｍ３１及びＭ３７のゲートに印加されたＬＯ信号ｑと１８０゜の位相差を有する２２５゜位相のＬＯ信号ｑｂが印加され、前記Ｍ３３及びＭ３８のゲートには、前記Ｍ３２及びＭ３６のゲートに印加されたＬＯ信号ｉと１８０゜の位相差を有する３１５゜位相のＬＯ信号ｉｂが印加される。
【００５１】
このとき、前記Ｍ３１のソースとＭ３２のドレインとが接続されており、前記Ｍ３３のソースとＭ３４のドレインとが接続されており、前記Ｍ３５のソースとＭ３６のドレインとが接続されており、前記Ｍ３７のソースとＭ３８のドレインとが接続されている。そして、前記Ｍ３２及びＭ３４のソースから第２ＩＦ信号であるＱ_ＯＵＴ＋が、前記Ｍ３６及びＭ３８のソースから第２ＩＦ信号であるＱ_ＯＵＴ−が出力される。
【００５２】
一方、前記第２ミキサーの第４スイッチング部５０４は、ＭＯＳトランジスタであるＭ４１〜Ｍ４８で構成されている。
【００５３】
このとき、前記Ｍ４１、Ｍ４３、Ｍ４５、Ｍ４７のドレインには、負の入力信号ＲＦ＿ＩＮ−が印加され、前記Ｍ４１及びＭ４７のゲートには、前記第３スイッチング部５０３のＭ３１及びＭ３７のゲートに印加されたＬＯ信号ｑと同じ４５゜位相のＬＯ信号ｑが印加され、前記Ｍ４６及びＭ４８のゲートには、前記Ｍ４１及びＭ４７のゲートに印加されたＬＯ信号ｑと９０゜の位相差を有する１３５゜位相のＬＯ信号ｉが印加される。
【００５４】
また、前記Ｍ４４及びＭ４５のゲートには、前記Ｍ４１及びＭ４７のゲートに印加されたＬＯ信号ｑと１８０゜の位相差を有する２２５゜位相のＬＯ信号ｑｂが印加され、前記Ｍ４２及びＭ４３のゲートには、前記Ｍ４６及びＭ４８のゲートに印加されたＬＯ信号ｉと１８０゜の位相差を有する３１５゜位相のＬＯ信号ｉｂが印加される。
【００５５】
また、前記Ｍ４１のソースとＭ４２のドレインとが接続されており、前記Ｍ４３のソースとＭ４４のドレインとが接続されており、前記Ｍ４５のソースとＭ４６のドレインとが接続されており、前記Ｍ４７のソースとＭ４８のドレインとが接続されている。そして、前記Ｍ４２及びＭ４４のソースから第２ＩＦ信号であるＱ_ＯＵＴ＋が、前記Ｍ４６及びＭ４８のソースから第２ＩＦ信号であるＱ_ＯＵＴ−が出力される。
【００５６】
図６及び図７に示すように、前記第１ミキサーと第２ミキサーは、ＭＯＳトランジスタの数及びその構成が同一の対称構造で具現できるため、回路構成を容易にすることができるという利点がある。
【００５７】
一方、前記第１ミキサー及び第２ミキサーは、パッシブミキサー（ｐａｓｓｉｖｅ  ｍｉｘｅｒ）の形態を有するが、パッシブミキサーは、アクティブミキサー（ａｃｔｉｖｅ  ｍｉｘｅｒ）とは異なり、入力信号と周波数が変換されたＩＦ信号とのゲイン（ｇａｉｎ）が一定に維持されるという特性を有する。
【００５８】
このとき、前記ゲインは、次の式１により求めることができ、周波数ダウン変換装置である場合、そのゲイン値は、通常−２ｄＢとなる。
【００５９】
【数１】
0004408893.tif 000002
【００６０】
ここで、Ｇはゲインを意味し、Ｖｉｎは入力信号を電圧に変換したときのピーク（ｐｅａｋ）電圧を、ＶｏｕｔはＩＦ信号を電圧に変換したときのピーク電圧を意味する。
【００６１】
図８ａ及び図８ｂは、本発明による周波数変換装置の実験結果を示したグラフであって、図８ａは、本発明に印加される入力信号の波形を示し、図８ｂは、図８ａの入力信号に応じるＩＦ信号の波形を示す。
【００６２】
ここで、図８ａ及び図８ｂに示すグラフは、１．２ＧＨｚ周波数を有する８個位相のＬＯ信号を発振するリング（ｒｉｎｇ）電圧制御発振器と、幅２０μｍ、長さ０．１８μｍのＮＭＯＳトランジスタとで構成されたミキサーを備えている周波数ダウン変換装置を一例としてその実験結果を示したグラフである。
【００６３】
図８ａ及び図８ｂに示すように、本発明は、印加された入力信号を電圧に変換したときのピーク電圧が８００μＶであり、出力されたＩＦ信号を電圧に変換したときのピーク電圧が１１００μＶであることが分かり、上述の式１に前記ピーク電圧を代入する場合、本発明のゲイン値は、−２ｄＢとなることを確認することができた。
【００６４】
これにより、サブハーモニック方式及び対称構造のＭＯＳトランジスタを利用した本発明は、パッシブミキサーを使用した通常の周波数ダウン変換装置と同じゲイン値を有することが分かる。
【００６５】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００６６】
【図１】従来の技術によりＬＯ信号が生成される過程を示した図である。
【図２】従来の技術によりＬＯ信号が生成される過程を示した図である。
【図３】図１又は図２で生成されたＬＯ信号を利用した従来の周波数変換装置の概略図である。
【図４】本発明による周波数変換装置のブロック図である。
【図５】図４の周波数変換装置の構成を詳細に説明した構成図である。
【図６】図５の第１ミキサーの回路例示図である。
【図７】図５の第２ミキサーの回路例示図である。
【図８ａ】本発明による周波数変換装置の実験結果を示したグラフであって、本発明に印加される入力信号の波形を示したグラフである。
【図８ｂ】本発明による周波数変換装置の実験結果を示したグラフであって、図８ａの入力信号に応じるＩＦ信号の波形を示したグラフである。
【符号の説明】
【００６７】
４０１      電圧制御発振器
４０２      第１ミキサー
４０３      第２ミキサー
４０４      第１〜第４ＬＯ信号
４０５      第５〜第８ＬＯ信号
５０１      第１スイッチング部
５０２      第２スイッチング部
５０３      第３スイッチング部
５０４      第４スイッチング部
【図１】
0004408893.tif 000003
【図２】
0004408893.tif 000004
【図３】
0004408893.tif 000005
【図４】
0004408893.tif 000006
【図５】
0004408893.tif 000007
【図６】
0004408893.tif 000008
【図７】
0004408893.tif 000009
【図８ａ】
0004408893.tif 000010
【図８ｂ】
0004408893.tif 000011