(57)【特許請求の範囲】
【請求項１】
第１の面と第２の面を有するシリコンからなる基板と、
前記第１の面に表出する電極と、
前記基板に設けられ前記第２の面に開口し前記電極に達する穴と、を有し、
前記穴は、前記第１の面側から前記第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、前記第２の面の開口部近傍において口径が縮小する逆テーパを有し、
前記穴の内壁は、絶縁膜で被覆された上に、更に導体膜で被覆されており、
前記導体膜は前記電極と導通しており、
前記穴内で前記導体膜と接合し且つ一部が前記第２の面より突出する導体ボールを有することを特徴とする配線基板。
【請求項２】
第１の面と第２の面を有するシリコンからなる基板の前記第１の面に電極を形成する工程と、
前記基板を前記第２の面側から選択的にエッチングして前記電極に達する穴を、前記第１の面側から前記第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、前記第２の面の開口部近傍で口径が縮小する逆テーパを有するように形成する工程と、
前記穴の内壁に絶縁膜を形成する工程と、
前記絶縁膜上及び前記電極上に導体膜を被着する工程と、
前記基板に形成され前記導体膜が被着された前記穴内に導体ペーストを充填する工程と、
前記導体ペーストを加熱溶融して前記穴内で前記導体膜と接合し且つ一部が前記第２の面より突出する導体ボールを形成する工程と、を有することを特徴とする配線基板の製造方法。
【請求項３】
第１の面と第２の面を有するシリコンからなる基板の前記第１の面に電極を形成する工程と、
前記基板を前記第２の面側から選択的にエッチングして前記電極に達する穴を、前記第１の面側から前記第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、前記第２の面の開口部近傍で口径が縮小する逆テーパを有するように形成する工程と、
前記穴の内壁に絶縁膜を形成する工程と、
前記絶縁膜上及び前記電極上に導体膜を被着する工程と、
前記基板の第１の面上に前記電極と導通する接続パッドを含む薄膜回路層を形成する工程と、
前記基板内に形成され前記導体膜が被着された前記穴内に導体ペーストを充填する工程と、
前記基板複数枚を、一の前記基板の前記導体ペーストが他の一の前記基板の接続パッドと対向するように順次積み重ねる工程と、
総ての前記導体ペーストを加熱溶融して積み重ねた複数枚の前記基板を相互に結合するとともに最下段の前記基板の前記穴内に一部が前記第２の面より突出する導体ボールを形成する工程と、を有することを特徴とする配線基板の製造方法。
【請求項４】
配線基板に半導体チップを搭載してなる半導体装置であって、
前記配線基板は、第１の面と第２の面を有するシリコンからなる基板と、前記第１の面に表出する電極と、前記基板に設けられ前記第２の面に開口し前記電極に達する穴とを有 し、
前記穴は、前記第１の面側から前記第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、前記第２の面の開口部近傍において口径が縮小する逆テーパを有し、
前記穴の内壁は、絶縁膜で被覆された上に、更に導体膜で被覆されており、
前記導体膜は前記電極と導通しており、
前記穴内で前記導体膜と接合し且つ一部が前記第２の面より突出する導体ボールを有する、ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板、特にＬＳＩチップをマザーボード等に実装するために両者の間に介在させるインターポーザ（中間層）となる配線基板とその製造方法、並びにその配線基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩのベアチップをマザーボード等の回路基板に実装する際、両者の間にインターポーザを介在させる。近年、ＬＳＩの動作周波数の高周波化に伴い、スイッチング・ノイズに起因する誤動作を防ぐために電源系統にキャパシタを挿入するようになり、特に動作周波数の高いＬＳＩの場合には配線長を極力短くしてインピーダンス成分を減らすために、このキャパシタをインターポーザに内蔵させることが行われている。このようなインターポーザの例を図を用いて説明する。
【０００３】
図７は従来例を示す要部断面図である。同図において、３１は熱膨張率がＬＳＩチップのＳｉに近似のセラミック（例えば窒化アルミ系）からなる基板、３２はビア、３３，３６はバンプ、３４は薄膜構造からなるキャパシタ、３５は接続パッドである。バンプ３３はこのインターポーザを回路基板に搭載するためのものであり、半田ボール等を外付けしたものである。バンプ３６はＬＳＩチップを搭載するためのもの、若しくは搭載したＬＳＩチップのバンプである。
【０００４】
【発明が解決しようとする課題】
以上説明した従来のインターポーザは基板がセラミックであるから、焼成時の収縮率の制御が難しく、ビアのピッチの微小化が困難である上、焼成後に表面の研磨を行っても表面の平坦性や平滑性が十分ではなく、表面上に微細な薄膜構造のキャパシタ等を精度良く形成することが困難である、という問題があった。また、基板裏面に外付けで設けたバンプは基板裏面から大きく突出しているから、回路基板と接続した状態やこのインターポーザを積み重ねた状態では配線長が長くなって高速で動作するＬＳＩの実装に対応しにくい上、インターポーザに半導体チップを搭載してなる半導体装置を不良修理のために回路基板から外す際にバンプが損傷を受けたり脱落する等の欠陥を生じ易い、という問題があった。
【０００５】
本発明は、このような問題を解決して、高速で動作するＬＳＩの実装に対応できるとともに多層化が容易であり、更に実装後の補修が容易なインターポーザとその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この目的を達成するため、本発明においては、Ｓｉからなり第１の面と第２の面を有する基板と、第１の面に表出する電極と、基板に設けられ第２の面に開口し電極に達する穴とを有し、穴は第１の面側から第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、第２の面の開口部近傍において口径が縮小する逆テーパを有し、穴の内壁は、絶縁膜で被覆された上に更に導体膜で被覆されており、導体膜は電極と導通しており、前記穴内で前記導体膜と接合し且つ一部が前記第２の面より突出する導体ボールを有する配線基板とし、また、Ｓｉからなる基板の第１の面に電極を形成した後、第２の面側から基板をドライエッチング法により選択的にエッチングして電極に達する穴を、その開口部近傍で急な逆テーパが付いて張出部を生じ、それより深部で緩い順テーパが付くように形成し、次に穴の内壁に絶縁膜を形成した後、絶縁膜上及び電極上に導体膜を被着し、その後、穴内に導体ペーストを充填し、これを加熱溶融して導体ボールを第２の面から一部が突出するように形成する、という配線基板の製造方法としている。
【０００７】
即ち、基板がＳｉであるから、その表面上に微細な薄膜構造のキャパシタ等を精度良く形成することができる。また、基板内部に形成された導体ボールの基板面からの突出部分がバンプとなっていて突出高さが低いから、バンプ接合時の配線長が短縮され、従って、高速で動作するＬＳＩの実装に対応できるとともに多層化が容易となる。また、この導体ボールの大部分が基板内に設けられた穴内で基板と接合しており、しかも穴の開口部に張出部があるから、実装後に補修のために、このインターポーザに半導体チップを搭載してなる半導体装置をマザーボード等の回路基板から外しても、バンプが脱落する等のトラブルを生じにくい。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を、図を参照しながら説明する。
【０００９】
図１は本発明のインターポーザの第１の実施の形態を示す要部断面図である。基板１はＳｉからなり、その第１の面１ａには上から見ると島状の電極２が点在している。基板１内にはその第２の面１ｂ（第１の面１ａの反対面）側の電極２に対応する位置に開口し且つ電極２に達する穴４が形成されている。この穴４は開口部４ａ近傍では比較的急な逆テーパが付いていて、開口部４ａより僅かに内側で最大径となっており、それより深部では電極２に向けて徐々に縮径するように順テーパが付いている。さらに、基板１にはこの開口部４ａの周囲に張出部４ｂが形成されている。
【００１０】
穴４の内壁には絶縁膜５を介して導体膜６が被着されており、この導体膜６は電極２と導通している。この穴４内には導体膜６と接合して開口部４ａを塞ぎ且つその一部が第２の面１ｂから突出するように導体ボール８が設けられている。この導体ボール８は導体膜６を介して電極２と導通しており、第２の面１ｂからの突出部分がバンプとなっている。尚、導体ボール８を第２の面１ｂから突出させるために、穴４の最大径となる位置の第２の面１ｂからの距離（深さ）は、最大径の半分より十分に小さい。基板１の第１の面１ａ上には、必要に応じ、キャパシタや配線等の薄膜回路層９が設けられており、その表面には接続パッド１０が設けられている。
【００１１】
導体ボール８の材質としては、Ｓｎ，Ａｕ，Ａｇ，Ｃｕ，Ｓｂ，Ｂｉ，Ｉｎ，Ｃｄ，Ａｌやこれらの合金が、また、導体膜６及び接続パッド１０の材質としてはＴｉ，Ｐｔ，Ａｕ，Ａｌ，Ｗ，Ｃｕ，Ｎｉ，Ｃｒ，Ｒｕ，ＲｕＯ2 系，Ｉｒ，ＩｒＯ2 系等が用いられる。
【００１２】
図２は本発明のインターポーザの製造方法を示す要部断面図である。先ず図２（ａ）に示すように、Ｓｉからなる基板１の第１の面１ａを酸化して絶縁膜を形成し、その中に島状に点在する電極２を形成した後、第２の面１ｂにレジストを塗布・パターニングしてレジスト膜３を形成する。更にそのレジスト膜３をマスクとして基板１を第２の面１ｂ側から異方性ドライエッチング法で選択的にエッチングし、電極２に達する穴４を形成する。この際、第１の面１ａに形成した絶縁膜がエッチングのストッパとなる。この穴４はアスペクト比が大きいため、オーバーエッチングとなる条件でエッチングすることにより、開口部４ａの近傍では急な逆テーパが付くように基板１がサイドエッチされて開口部４ａの周囲に張出部４ｂが形成され、それより深部では穴底に向けて徐々に縮径するように順テーパが付く。
【００１３】
次に図２（ｂ）に示すように、レジスト膜３を除去した後、基板１の穴４内壁部分に絶縁膜５を形成する。この絶縁膜５は熱拡散法やＣＶＤ法による酸化膜や窒化膜、或いは、塗布法によるＰＳＧ膜である。次に図２（ｃ）に示すように、絶縁膜５を形成した穴４内壁の全面に導体膜６を被着する。導体膜６は穴４の底部に露出している電極２とも接合する。この導体膜６はＣＶＤ法，めっき法，塗布焼成法，充填焼成法等により形成される。
【００１４】
次に図２（ｄ）に示すように、前述の穴４内に導体ペースト７を充填する。その後前述の導体ペースト７を加熱溶融すると、その表面張力により、図２（ｅ）に示すように、導体ボール８が形成される。導体ボール８はその一部が基板１の第２の面１ｂから突出する。この導体ボール８は必ずしも球形になるとは限らず、穴４の形状や導体ペースト７の充填量等の条件によっては変形したボールとなる。尚、図２（ｃ）に示す導体膜６の被着工程を経ずに図２（ｄ）に示す導体ペースト７の充填工程を実行することも可能である。
【００１５】
その後、必要に応じ、第１の面１ａ上にキャパシタや配線等の薄膜回路層９を公知の技術で形成し、その表面には接続パッド１０をＣＶＤ法，スパッタ法，蒸着法，塗布焼成法，印刷焼成法等により形成する。これで、図１に示したインターポーザが完成する。
【００１６】
以上の製造方法の実施例を以下に説明する。厚さ 300μｍのＳｉ基板の第１の面側に酸化膜を形成し、第２の面側から角穴パターンを持つレジスト膜をマスクとして誘導結合型プラズマエッチング装置によりドライエッチングして穴を形成した。この穴は、深さが約 280μｍ, 開口部（若干角張った円形）の径が約95μｍ, 最大径が約 125μｍ, 最大径部の位置が第２の面から深さで約20μｍ, 底部の径が約50μｍであった。次に1000℃のウエットＯ2 雰囲気で１時間加熱して穴内壁に約1000Åの酸化膜を形成した後、この穴内にＡｕペーストを充填して 500℃で30分加熱して上記酸化膜上に約 500Åの導体膜を焼成した。また、充填したＡｕペーストを1000℃で30分加熱後冷却して直径約 120μｍの導体ボールを得た。
【００１７】
図３は図２の製造方法の変形例を示す要部断面図である。前述の図２（ｃ）に示した導体膜被着工程の後に、図３（ａ）に示すように穴４の中間部から底部にかけて導体膜６上に濡れ防止膜１１を被着する。この濡れ防止膜１１は加熱溶融した導体ペーストが濡れ難い膜であり、導体ペーストの材質にもよるが、例えば、酸化Ｓｉや窒化Ｓｉである。この膜はスパッタ法により、穴４の中間部から底部の範囲だけに被着させることができる。次に図３（ｂ）に示すように穴４内に導体ペースト７を充填し、その後この導体ペースト７を加熱溶融すると溶融した導体ペースト７は導体膜６が露出する開口部寄りに集中し易くなり、図３（ｃ）に示すように導体ボール８が歩留り良く形成される。
【００１８】
図４は本発明のインターポーザの第２の実施の形態を示す要部断面図である。これは図１における導体ボール８がないものに相当する。基板１はＳｉからなり、その第１の面１ａには島状の電極２が点在し、基板１内にはその第２の面１ｂ側の電極２に対応する位置に開口し且つ電極２に達する穴４が形成されている。この穴４の開口部４ａの周囲には基板１の張出部４ｂが形成されている。穴４は基板１の第２の面１ｂより僅かに内側で最大径となっており、それより深部では電極２に向けて徐々に縮径するように順テーパが付いている。穴４の内壁には絶縁膜５を介して導体膜６が被着されており、この導体膜６は電極２と導通している。薄膜回路層９と接続パッド１０は、必要に応じて設けられる。
【００１９】
このインターポーザを製造するには、先に図２に示した製造方法において、図２（ｄ）及び（ｅ）の工程を省略すればよい。このインターポーザは、回路基板に実装する際に穴４内に導体ペーストを充填し（図２（ｄ）に相当する）、これを回路基板に重ねて加熱することになるから、図２（ｅ）に相当するバンプ形成工程が不要となる。また、導体ペーストの材質をインターポーザのユーザが適宜に選択することができるというメリットもある。
【００２０】
図５は本発明のインターポーザの第３の実施の形態を示す要部断面図である。これは図１に示したインターポーザ複数個を重ねて結合した多層タイプのインターポーザである。即ち、第１のインターポーザ２１は図１に示したインターポーザ同様、導体膜６が被着された穴４内に導体ボール８が形成されており、その一部が第２の面１ｂより突出してバンプとなっている。一方、第２のインターポーザ２２には導体膜６が被着された深穴４内に導体ボール８Ａが形成されており、導体ボール８Ａは第１のインターポーザ２１の薄膜回路層９上の接続パッド１０と結合している。第１のインターポーザ２１と第２のインターポーザ２２との間には隙間はほとんどない。
【００２１】
このような多層タイプのインターポーザは、図４に示したと同様のインターポーザ複数個の各穴４に導体ペーストを充填し、第１のインターポーザ２１の接続パッド１０が第２のインターポーザ２２の導体ペーストと対向するように順次積み重ね、総ての導体ペーストを加熱溶融することにより、製造する。
【００２２】
図６は本発明のインターポーザの第４の実施の形態を示す要部断面図である。これは図５に示したインターポーザと同様、多層タイプのインターポーザであるが、この場合の個々のインターポーザ、即ち、第１のインターポーザ２３及び第２のインターポーザ２４には、図５に示したインターポーザにおける接続パッド１０に代えてピン付パッド１２が形成されており、第１のインターポーザ２３のピン付パッド１２が第２のインターポーザ２４の導体ボール８Ｂ内に食い込む形で溶着して、両者の結合を強めている。
【００２３】
このインターポーザは図５に示したインターポーザと同様にして製造することができるが、第２のインターポーザ２４の穴に導体ペーストを充填する際、その充填表面に第１のインターポーザ２３のピン付パッド１２と嵌合する窪みを設けるとよい。
【００２４】
上述した第１乃至第４の実施形態の各インターポーザは、いずれもその一方の面にＬＳＩチップを搭載接続することで、チップサイズパッケージ（ＣＳＰ）の半導体装置となる。この半導体装置がマザーボード等の回路基板に実装されて、回路モジュールとなる。
【００２５】
尚、以上の説明では、配線基板をＳｉ基板を使用したインターポーザに限定したが、Ｓｉ基板を使用したものであれば、インターポーザ以外の配線基板、回路基板についても、本発明は有効である。
【００２６】
本発明は以上の実施の形態を含め、種々の形態で実施することができる。以下、それを付記として例示する。
【００２７】
（付記１）  第１の面と第２の面を有するシリコンからなる基板と、前記第１の面に表出する電極と、前記基板に設けられ前記第２の面に開口し前記電極に達する穴と、を有し、前記穴は、前記第１の面側から前記第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、前記第２の面の開口部近傍において口径が縮小する逆テーパを有し、前記穴の内壁は、絶縁膜で被覆された上に、更に導体膜で被覆されており、前記導体膜は前記電極と導通していることを特徴とする配線基板。
【００２８】
（付記２）  前記穴内で前記導体膜と接合し且つ一部が前記第２の面より突出する導体ボールを有することを特徴とする付記１記載の配線基板。
【００２９】
（付記３）  第１の面と第２の面を有するシリコンからなる基板の前記第１の面に電極を形成する工程と、前記基板を前記第２の面側から選択的にエッチングして前記電極に達する穴を、前記第１の面側から前記第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、前記第２の面の開口部近傍において口径が縮小する逆テーパを有するように形成する工程と、
前記穴の内壁に絶縁膜を形成する工程と、前記絶縁膜上及び前記電極上に導体膜を被着する工程と、を有することを特徴とする配線基板の製造方法。
【００３０】
（付記４）  前記基板に形成され前記導体膜が被着された前記穴内に導体ペーストを充填する工程と、前記導体ペーストを加熱溶融して前記穴内で前記導体膜と接合し且つ一部が前記第２の面より突出する導体ボールを形成する工程と、を有することを特徴とする付記３記載の配線基板の製造方法。
【００３１】
（付記５）  前記基板の第１の面上に前記電極と導通する接続パッドを含む薄膜回路層を形成する工程と、前記基板内に形成され前記導体膜が被着された前記穴内に導体ペーストを充填する工程と、前記基板複数枚を、一の前記基板の前記導体ペーストが他の一の前記基板の接続パッドと対向するように順次積み重ねる工程と、総ての前記導体ペーストを加熱溶融して積み重ねた複数枚の前記基板を相互に結合するとともに最下段の前記基板の前記穴内に一部が前記第２の面より突出する導体ボールを形成する工程と、を有することを特徴とする付記３記載の配線基板の製造方法。
【００３２】
（付記６）  配線基板に半導体チップを搭載してなる半導体装置であって、
前記配線基板は、第１の面と第２の面を有するシリコンからなる基板と、前記第１の面に表出する電極と、前記基板に設けられ前記第２の面に開口し前記電極に達する穴とを有し、前記穴は、前記第１の面側から前記第２の面の開口部近傍にかけて口径が徐々に拡大するテーパを有し、前記第２の面の開口部近傍において口径が縮小する逆テーパを有し、前記穴の内壁は、絶縁膜で被覆された上に、更に導体膜で被覆されており、前記導体膜は前記電極と導通していることを特徴とする半導体装置。
【００３３】
（付記７）  付記１記載の配線基板において、前記基板の第１の面上に前記電極と導通する接続パッドを含む薄膜回路層を有することを特徴とする配線基板。
【００３４】
（付記８）  付記２記載の配線基板において、前記基板の第１の面上に前記電極と導通する接続パッド若しくは前記接続パッドの表面にピン状突起を形成してなるピンパッドを含む薄膜回路層を有することを特徴とする配線基板。
【００３５】
（付記９）  付記８記載の配線基板複数個が、下段の該配線基板の前記接続パッド若しくはピンパッドと上段の前記配線基板の前記導体ボールとが接合するように積層されてなることを特徴とする配線基板。
【００３６】
（付記１０）  付記７乃至９のいずれかに記載の配線基板に半導体チップを搭載してなることを特徴とする半導体装置。
【００３７】
（付記１１）  付記３記載の配線基板の製造方法において、前記穴内壁に形成された絶縁膜上に導体膜を被着する工程の後に、前記穴の中間部から底部にかけてシリコン酸化膜若しくはシリコン窒化膜を前記導体膜上に被着する工程を有することを特徴とする配線基板の製造方法。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、高速で動作するＬＳＩの実装に対応できるとともに多層化が容易であり、更に実装後の補修が容易なインターポーザとその製造方法を提供することができる。
【図面の簡単な説明】
【図１】  本発明のインターポーザの第１の実施の形態を示す要部断面図である。
【図２】  本発明のインターポーザの製造方法を示す要部断面図である。
【図３】  図２の製造方法の変形例を示す要部断面図である。
【図４】  本発明のインターポーザの第２の実施の形態を示す要部断面図である。
【図５】  本発明のインターポーザの第３の実施の形態を示す要部断面図である。
【図６】  本発明のインターポーザの第４の実施の形態を示す要部断面図である。
【図７】  従来例を示す要部断面図である。
【符号の説明】
１  基板，    １ａ  第１の面，    １ｂ  第２の面
２  電極
３  レジスト膜
４  穴，    ４ａ  開口部，    ４ｂ  張出部
５  絶縁膜
６  導体膜
７  導体ペースト
８，８Ａ，８Ｂ  導体ボール
９  薄膜回路層
１０  接続パッド
１１  濡れ防止膜
１２  ピン付パッド
２１，２３  第１のインターポーザ
２２，２４  第２のインターポーザ
【図１】
0004513222.tif 000002
【図２】
0004513222.tif 000003
【図３】
0004513222.tif 000004
【図４】
0004513222.tif 000005
【図５】
0004513222.tif 000006
【図６】
0004513222.tif 000007
【図７】
0004513222.tif 000008