(57)【特許請求の範囲】
【請求項１】
出力電圧を分圧するブリーダ抵抗と、
前記ブリーダ抵抗からの出力電圧と基準電圧との差電圧を増幅するエラー・アンプ回路と、
前記エラー・アンプ回路の出力によって制御されるＰ−ｃｈＭＯＳトランジスタと、
を備え、前記Ｐ−ｃｈＭＯＳトランジスタから負荷に電力を供給するボルテージ・レギュレータにおいて、
前記出力電圧に基づく電圧と第２の基準電圧を比較するコンパレータ回路と、
前記Ｐ−ｃｈＭＯＳトランジスタの基板に設けられた基板電圧切替え回路と、を備え、
前記基板電圧切替え回路は、電圧発生回路と、スイッチと、を有し、
前記コンパレータの出力によって、前記Ｐ−ｃｈＭＯＳトランジスタの基板の電圧を、前記Ｐ−ｃｈＭＯＳトランジスタのソースの電圧と、前記Ｐ−ｃｈＭＯＳトランジスタのソースの電圧より前記電圧発生回路の電圧分低い電圧と、に切替えることを特徴とするボルテージ・レギュレータ。
【請求項２】
出力電圧を分圧するブリーダ抵抗と、
前記ブリーダ抵抗からの出力電圧と基準電圧との差電圧を増幅するエラー・アンプ回路と、
前記エラー・アンプ回路の出力によって制御されるＮ−ｃｈＭＯＳトランジスタと、
を備え、前記Ｎ−ｃｈＭＯＳトランジスタから負荷に電力を供給するボルテージ・レギュレータにおいて、
前記出力電圧に基づく電圧と第２の基準電圧を比較するコンパレータ回路と、
前記Ｎ−ｃｈＭＯＳトランジスタの基板に設けられた基板電圧切替え回路と、を備え、
前記基板電圧切替え回路は、電圧発生回路と、スイッチと、を有し、
前記コンパレータの出力によって、前記Ｎ−ｃｈＭＯＳトランジスタの基板の電圧を、前記Ｎ−ｃｈＭＯＳトランジスタのソースの電圧と、前記Ｎ−ｃｈＭＯＳトランジスタのソースの電圧より前記電圧発生回路の電圧分高い電圧と、に切替えることを特徴とするボルテージ・レギュレータ。
【請求項３】
前記ボルテージ・レギュレータを構成する素子の一部、もしくは、全てがＳＯＩ構造であること特徴とする請求項１または２記載のボルテージ・レギュレータ。
【請求項４】
前記ボルテージ・レギュレータを構成する素子の一部、もしくは、全てがＢｉ−ＣＭＯＳ構造であること特徴とする請求項１または２記載のボルテージ・レギュレータ。
【請求項５】
スイッチング素子であるＰ−ｃｈＭＯＳトランジスタと、
前記Ｐ−ｃｈＭＯＳトランジスタをＯＮ／ＯＦＦさせる駆動回路を有するスイッチング・レギュレータにおいて、
前記Ｐ−ｃｈＭＯＳトランジスタの基板に設けられた基板電圧切替え回路を備え、
前記基板電圧切替え回路は、電圧発生回路と、スイッチと、を有し、
前記駆動回路によって、前記Ｐ−ｃｈＭＯＳトランジスタがＯＮするときに、前記Ｐ−ｃｈＭＯＳトランジスタの基板の電圧を、前記Ｐ−ｃｈＭＯＳトランジスタのソースの電圧より前記電圧発生回路の電圧分低い電圧に切替えることを特徴とするスイッチング・レギュレータ。
【請求項６】
スイッチング素子であるＮ−ｃｈＭＯＳトランジスタと、
前記Ｎ−ｃｈＭＯＳトランジスタをＯＮ／ＯＦＦさせる駆動回路を有するスイッチング・レギュレータにおいて、
前記Ｎ−ｃｈＭＯＳトランジスタの基板に設けられた基板電圧切替え回路を備え、
前記基板電圧切替え回路は、電圧発生回路と、スイッチと、を有し、
前記駆動回路によって、前記Ｎ−ｃｈＭＯＳトランジスタがＯＮするときに、前記Ｎ−ｃｈＭＯＳトランジスタの基板の電圧を、前記Ｎ−ｃｈＭＯＳトランジスタのソースの電圧より前記電圧発生回路の電圧分高い電圧に切替えることを特徴とするスイッチング・レギュレータ。
【請求項７】
前記スイッチング・レギュレータを構成する素子の一部、もしくは、全てがＳＯＩ構造であること特徴とする請求項５または６記載のスイッチング・レギュレータ。
【請求項８】
前記スイッチング・レギュレータを構成する素子の一部、もしくは、全てがＢｉ−ＣＭＯＳ構造であること特徴とする請求項５または６記載のスイッチング・レギュレータ。
【請求項９】
容量と、
前記容量に接続されたスイッチング素子であるＰ−ｃｈＭＯＳトランジスタと、
前記Ｐ−ｃｈＭＯＳトランジスタをＯＮ／ＯＦＦさせる駆動回路を有するチャージ・ポンプ回路において、
前記Ｐ−ｃｈＭＯＳトランジスタの基板に設けられた基板電圧切替え回路を備え、
前記基板電圧切替え回路は、電圧発生回路と、スイッチと、を有し、
前記駆動回路によって、前記Ｐ−ｃｈＭＯＳトランジスタがＯＮするときに、前記Ｐ−ｃｈＭＯＳトランジスタの基板の電圧を、前記Ｐ−ｃｈＭＯＳトランジスタのソースの電圧より前記電圧発生回路の電圧分低い電圧に切替えることを特徴とするチャージ・ポンプ回路。
【請求項１０】
容量と、
前記容量に接続されたスイッチング素子であるＮ−ｃｈＭＯＳトランジスタと、
前記Ｎ−ｃｈＭＯＳトランジスタをＯＮ／ＯＦＦさせる駆動回路を有するチャージ・ポンプ回路において、
前記Ｎ−ｃｈＭＯＳトランジスタの基板に設けられた基板電圧切替え回路を備え、
前記基板電圧切替え回路は、電圧発生回路と、スイッチと、を有し、
前記駆動回路によって、前記Ｎ−ｃｈＭＯＳトランジスタがＯＮするときに、前記Ｎ−ｃｈＭＯＳトランジスタの基板の電圧を、前記Ｎ−ｃｈＭＯＳトランジスタのソースの電圧より前記電圧発生回路の電圧分高い電圧に切替えることを特徴とするチャージ・ポンプ回路。
【請求項１１】
前記チャージ・ポンプ回路を構成する素子の一部、もしくは、全てがＳＯＩ構造であること特徴とする請求項９または１０記載のチャージ・ポンプ回路。
【請求項１２】
前記チャージ・ポンプ回路を構成する素子の一部、もしくは、全てがＢｉ−ＣＭＯＳ構造であること特徴とする請求項９または１０記載のチャージ・ポンプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路におけるボルテージ・レギュレータ（以下Ｖ／Ｒと記載する）の出力トランジスタや、チャージ・ポンプ回路（以下CP回路と記載する）や、スイッチング・レギュレータ（以下ＳＷレギュレータと記載する）のスイッチング素子（以下SW素子と記載する）としてMOSトランジスタを使用したときの駆動能力を、ＭＯＳトランジスタの基板電位（バックゲート電圧）を変化させることで増大させることが可能な、半導体集積回路に関する。
【０００２】
【従来の技術】
従来の正の電圧を出力するＶ／Ｒとしては、図９の回路図に示されるようなＶ／Ｒが知られていた。即ち、従来のＶ／Ｒは基準電圧回路１０の基準電圧Vrefと、Ｖ／Ｒの出力端子５の電圧（以下出力電圧と記載する）Voutを分圧するブリーダ抵抗１１、１２の接続点の電圧との差電圧を、増幅するエラー・アンプ１３からなるＶ／Ｒ制御回路と出力トランジスタ１４とからなっている。電源電圧端子１５には正の電源電圧VDDが印加される。エラー・アンプ１３の出力電圧をVerr、基準電圧回路１０の出力電圧をVref、ブリーダ抵抗１１、１２の接続点の電圧をVaとすれば、Vref>Vaならば、Verrは低くなり、逆にVref<Vaならば、Verrは高くなる。
【０００３】
Verrが低くなると、出力トランジスタ１４、この場合、P-ch  MOSトランジスタであるので、ゲート・ソース間電圧が大きくなり、ON抵抗が小さくなり、出力電圧Voutを上昇させるように働き、逆にVerrが高くなると、出力トランジスタ１４のON抵抗を高くして、出力電圧を低くするように働き、出力電圧Voutを一定値に保つ。
【０００４】
出力トランジスタ１４のON抵抗Ronは、ゲート・ソース間電圧Vgsとトランジスタのしきい値電圧Vtの関数となり、Vgs-Vtが大きいほうが、トランジスタのON抵抗は小さくなる。一般に、トランジスタのドレイン・ソース間電圧の小さい領域でのON抵抗は、（１）式で与えれる。
【０００５】
【式１】
0004559643.tif 000002
【０００６】
ここで、μは移動度、Coxは、単位面積あたりのゲート容量、Wはトランジスタのゲート幅、Lはゲート長を示す。
【０００７】
出力トランジスタのON抵抗を下げるには、トランジスタのゲート幅Wを大きくする必要があり、ICの面積の増大、しいては、ICのコスト・アップにつながる。
【０００８】
一方、従来の負の電圧を出力するＶ／Ｒとしては、図１０の回路図に示されるようなＶ／Ｒが知られていた。即ち、従来のＶ／Ｒは基準電圧回路１０の基準電圧と、Ｖ／Ｒの出力端子５の電圧-Voutを分圧するブリーダ抵抗１１、１２の接続点の電圧との差電圧を、増幅するエラー・アンプ１３からなるＶ／Ｒ制御回路と出力トランジスタ１７とからなっている。電源電圧端子１６には負の電源電圧-VSSが印加される。エラー・アンプ１３の出力電圧を-Verr、基準電圧回路１０の出力電圧を-Vref、ブリーダ抵抗１１、１２の接続点の電圧を-Vaとすれば、-Vref＜-Vaならば、-Verrは低くなり（-VSSに近づき）、逆に-Vref>-Vaならば、-Verrは高く（GNDに近づく）なる。
【０００９】
-Verrが高くなると、出力トランジスタ１７、この場合、N-ch  MOSトランジスタであるので、ゲート・ソース間電圧が大きくなり、ON抵抗が小さくなり、出力電圧Voutを低下させるように働き、逆に-Verrが低くなると、出力トランジスタ１７のON抵抗を高くして、出力電圧を高くするように働き、出力電圧Voutを一定値に保つ。
【００１０】
正のV/Rと同様に、出力トランジスタのON抵抗は（１）式で与えられる為、出力トランジスタのON抵抗を下げるには、トランジスタのゲート幅Wを大きくする必要があり、ICの面積の増大、しいては、ICのコスト・アップにつながる。
【００１１】
従来の昇圧型ＳＷレギュレータとしては、図１１に示すような回路で構成されている。
【００１２】
図１１の入力の電源１２０がコイル１２１とSWレギュレータ制御回路１３０の電源端子１０１に接続され、前記コイル１２１の他端は、SW素子１２２のドレインと転流用ダイオード１２３のアノードに接続され、前記ダイオード１２３のカソードがSWレギュレータ制御回路１３０の出力電圧端子１０２に接続され、前記出力電圧端子１０２には、コンデンサ１２４と負荷１２５が接続されている。SWレギュレータ制御回路１３０は、出力電圧端子１０２の電圧をVoutとすれば、Voutが一定となるようにSW素子１２２のON/OFFを制御する。SW素子１２２のゲートは、SW素子の駆動回路１３１の端子１０３に接続され、前記端子１０３の電圧Vextによって駆動され、SW素子１２２をON/OFFする。図１１では、SW素子１２２はN-ch MOSトランジスタであり、ONさせるためには、駆動回路１３１の出力端子１０３の電圧Vextは、正の電圧Hとなり、SW素子１２２をOFFさせるためには、VextはGNDレベルの電圧を出力する。SW素子１２２のソースと基板は共にGNDレベルに接続されている。
【００１３】
一般にSWレギュレータ回路においては、電力の変換効率が高い事が望まれている。電力の変換効率を高くするには、SW素子１２２がONした時のON抵抗による損失を減少させる必要がある。SW素子がONした時の損失Pronは、SW素子に流れる電流をI、SW素子のON抵抗をRonとすれば、
Pron=I×I×Ron…(２)
で与えられる。すなわち、SW素子の損失Pronを小さくするには、SW素子のON抵抗を下げる必要がある。一般に、MOSトランジスタのドレイン・ソース間電圧の小さい領域でのON抵抗は、前述のように（１）式で与えれる。
【００１４】
従ってMOSトランジスタのON抵抗を下げるには、トランジスタのゲート幅Wを大きくする必要があり、ICの面積の増大、しいては、ICのコスト・アップにつながる。さらに、ゲート幅Wを大きくする事は、MOSトランジスタのゲートの容量も増大し、MOSトランジスタをON/OFFさせるときに前記MOSトランジスタのゲート容量を充放電するための損失も増大するとともに、大きな容量を駆動するため、駆動回路自体の面積も増大する。
【００１５】
従来の２倍昇圧型CP回路の例としては、図１２に示すような回路で構成されている。
【００１６】
図１２の入力の電源２２０のプラス（正）側がSW素子２２１、２２４と接続され、電源２２０のマイナス（負）側がSW素子２２２に接続されている。前期SW素子２２１の他端には容量２２５とSW素子２２３が接続され、前期SW素子２２２の他端には、前期容量２２５の他端とSW素子２２４が接続されている。また、前期SW素子２２３の他端には、容量２２６と負荷２２７が接続される。SW素子２２１〜２２４はCPの制御回路２２８からの信号によってON/OFF制御される。
【００１７】
SW素子２２１、２２２と２２３、２２４は相補的にON/OFF動作する。すなわち、SW素子２２１、２２２がONする時には、SW素子２２３、２２４はOFFし、逆に、SW素子２２３、２２４がONする時には、SW素子２２１，２２２はOFFする。これら、SW素子は、交互にON/OFFを繰り返す。初めに、SW素子２２１、２２２が十分に長い時間ONすると、容量２２５には、電源２２０と同じ電圧が蓄えられる。
電源２２０の電圧をVDDとすれば、VDDの電圧が、容量２２５に蓄えられる。
【００１８】
次に、SW素子２２１、２２２がOFFしてSW素子２２３、２２４がONするとSW素子２２４側の容量２２５の電圧は電源２２０の電圧、すなわちVDDとなり、容量２２５の電荷は保存されているので、容量２２５の電圧のSW素子２２３側の電圧は、２×VDDの電圧になる。この電圧は、容量２２６に保存され、負荷２２７へ電圧を供給する。
【００１９】
前記SW素子のON/OFFは、一般に数kHz〜数MHz程度のある周波数でON/OFFする。
前記SW素子は、理想的には、ON抵抗は０Ωで、ON/OFFの瞬間的に容量の電荷の充放電ができることが望ましいが、実際には、SW素子のON抵抗によって、容量とSW素子の時定数をもって充放電が行われる。
【００２０】
また、SW素子の充放電では、SW素子の抵抗成分による損失が発生する。
【００２１】
一般にCP回路においては、電力の変換効率が高い事が望まれている。電力の変換効率を高くするには、SW素子２２１〜２２４がONした時のON抵抗による損失を減少させる必要がある。SW素子がONした時の損失Pronは、SW素子に流れる電流をI、SW素子のON抵抗をRonとすれば、前述のように（２）式で与えられ、SW素子の損失Pronを小さくするには、SW素子のON抵抗を下げる必要がある。
【００２２】
SW素子２２２、２２４がそれぞれN-ch  MOSトランジスタとP-ch  MOSトランジスタで構成されているときの例を図１３に示す。図１３の２３０がN-ch MOSトランジスタであり、図１２のSW素子２２２の役割を担い、２３１がP-ch  MOSトランジスタであり図１２のSW素子２２４の役割を担う。図１３において、P-ch  MOSトランジスタ２３１のソースと基板は正の電源VDDに接続されている。一方、N-ch  MOSトランジスタ２３０のソースと基板は負の電源GNDに接続されている。
【００２３】
ＳＷ素子がMOSトランジスタで、作製されている場合、一般に、MOSトランジスタのドレイン・ソース間電圧の小さい領域でのON抵抗は、前述のように（１）式で与えれる。
【００２４】
従ってMOSトランジスタで作製されているSW素子のON抵抗を下げるには、トランジスタのゲート幅Wを大きくする必要があり、ICの面積の増大、しいては、ICのコスト・アップにつながる。さらに、ゲート幅Wを大きくする事は、MOSトランジスタのゲートの容量も増大し、MOSトランジスタをON/OFFさせるときに前記MOSトランジスタのゲート容量を充放電するための損失も増大するとともに、大きな容量を駆動するため、駆動回路自体の面積も増大する。
【００２５】
【発明が解決しようとする課題】
しかし、従来の半導体集積回路では、出力トランジスタもしくはＳＷ素子のON抵抗を下げるには、ＭＯＳトランジスタの面積を増大させる必要が有り、ICのコストが増大するという問題点があった。
【００２６】
そこで、この発明の目的は従来のこのような問題点を解決するために、出力トランジスタもしくはＳＷ素子のＭＯＳトランジスタの面積の増大を抑えて、ＭＯＳトランジスタのON抵抗を下げることを目的としている。
【００２７】
【課題解決の手段】
上記問題点を解決するために、この発明ではV/R回路の出力トランジスタやＳＷレギュレータ及びCP回路のSW素子の基板電圧切り換え回路を設け、SW素子がONするときに、SW素子の基板電圧を切り換える事でSW素子のしきい値電圧を下げて、SW素子のON抵抗を下げるようにした。
【００２８】
【発明の実施の形態】
（実施例１）
以下に、本発明の実施の形態を図面に基づいて説明する。図１は本発明の第１の実施例を示すＶ／Ｒ回路図である。基準電圧回路１０、ブリーダ抵抗１１、１２、エラー・アンプ１３は従来の正の電圧を出力するV/Rと同様である。
【００２９】
出力トランジスタ２０の基板電位は、従来の回路では、正の電源電圧端子１５の電源電圧VDDに接続されるが、基板電圧切り換え回路２１によって、トランジスタ２０の基板電位は変化する。トランジスタ２０の基板電位は、コンパレータ２５の出力信号によって切り換えられる。コンパレータ２５は、ブリーダ抵抗１１と１２の接続点の電圧Vaと基準電圧回路１０の出力電圧Vrefに対してオフセット電圧用電源２６の電圧V26を引いた電圧、即ち、Vref-V26とを入力とし、Va>(Vref-V26)であれば、コンパレータ２５の出力は禰狽ニなり、逆にVa<(Vref-V26)であれば、コンパレータ２５の出力は猫狽ニなる。基板電圧切り換え回路２１のスイッチ２２は、コンパレータ２５の出力が禰狽フ時にONする。即ち、Va>(Vref-V26）の時には、トランジスタ２０の基板電位は、VDDに接続される。一方、基板電圧切り換え回路２１のスイッチ２３は、コンパレータ２５の出力が猫狽フ時にONする。即ち、 Va<(Vref-V26）の時には、トランジスタ２０の基板電位は、VDDから基板電圧調整用電源２４の電圧V24だけ下がった電圧、即ち、VDD-V24に接続される。
【００３０】
負荷が比較的、軽く、V/Rが正常に、動作している時には、基準電圧回路１０の電圧Vrefとブリーダ抵抗１１，１２の接続点の電圧Vaが等しくなるように、即ち、Vref=Vaとなるように、エラーアンプ１３の電圧Verrが変化する。その状態では、トランジスタ２０の基板電位は、スイッチ２２がONしているので、VDDに接続されており、従来と同じ動作をする。
【００３１】
V/Rの出力端子５に接続される負荷が大きくなると、トランジスタ２０の駆動能力が不足し、やがて、出力電圧端子５の電圧Voutが低下し、 Va<(Vref-V26）となると、トランジスタ２０の基板電位は、スイッチ２３がONするので、VDD-V24に接続される。トランジスタ２０の基板電位が、VDD-V24に接続されると、トランジスタ２０のしきい値電圧Vtが低下する。しきい値電圧Vtが低下すると、(1)式に示されるように、トランジスタのON抵抗が下がり、より多くの電流を負荷に供給できるようになる。
【００３２】
基板電圧調整用電源２４の電圧V24の値は、トランジスタ２０のソースの電位に対して、0.1〜0.5V程度、トランジスタ２０の基板電位を下げるような値とする。V24の電圧の値が大きいほど、トランジスタ２０のしきい値電圧が下がるので、トランジスタ２０のON抵抗を下げる事ができるが、トランジスタ２０のソースの電位に対して、0.6Vを超えて下げるようにすると、トランジスタ２０のソースと基板間に存在する寄生のｐｎ接合がONするため、V24の電圧は、前記寄生のｐｎ接合がONしない範囲の電圧値に設定する必要がある。基板電圧調整用電源２４は、電源である必要はなく、電圧V24を発生させる回路であれば良い。また、スイッチ２２と２３は簡単にスイッチの役割をするＭＯＳトランジスタに置き換えることが可能であり、スイッチ２３と基板電圧調整用電源２４の位置関係は入れ替えても同様な効果が得られる。
【００３３】
オフセット電圧用電源２６の電圧V26の値は、数mV〜100mV程度の値が適当である。
【００３４】
また、コンパレータ２５には、ヒステリシスの機能をもたせた方が動作はより安定化する。
（実施例２）
図２は本発明の第２の実施例を示すＶ／Ｒ回路図である。基準電圧回路１０、ブリーダ抵抗１１、１２、エラー・アンプ１３は従来の正の電圧を出力するV/Rと同様である。
【００３５】
出力トランジスタ２０の基板電位は、従来の回路では、電源電圧のVDDに接続されるが、基板電圧切り換え回路２１によって、トランジスタ２０の基板電位は変化する。トランジスタ２０の基板電位は、コンパレータ２７の出力信号によって切り換えられる。コンパレータ２７は、Ｖ／Ｒの出力端子５の電圧VoutとＶ／Ｒの入力電源電圧VDDに対してオフセット電圧用電源２８の電圧V28を引いた電圧、即ち、VDD-V28とを入力とし、Vout<(VDD-V28）であれば、コンパレータ２７の出力は禰狽ニなり、逆にVout>(VDD-V28）であれば、コンパレータ２７の出力は猫狽ニなる。基板電圧切り換え回路２１のスイッチ２２は、コンパレータ２７の出力が禰狽フ時にONする。即ち、 Vout<(VDD-V28）の時には、トランジスタ２０の基板電位は、VDDに接続される。一方、基板電圧切り換え回路２１のスイッチ２３は、コンパレータ２７の出力が猫狽フ時にONする。即ち、 Vout>( VDD-V28）の時には、トランジスタ２０の基板電位は、VDDから基板電圧調整用電源２４の電圧V24だけ下がった電圧、即ち、VDD-V24に接続される。
【００３６】
Ｖ／Ｒの入力電源が比較的高く、VDD-Voutが十分に大きいときには、トランジスタ２０の基板電位は、スイッチ２２がONしているので、VDDに接続されており、従来と同じ動作をする。
【００３７】
Ｖ／Ｒの入力電源電圧VDDが低下しすると、トランジスタ２０を制御するためのゲート・ソース間電圧が電源電圧以上かからないことから、トランジスタ２０のON抵抗が増大するため駆動能力が不足し、Ｖ／Ｒが負荷に供給し得る電流が低下する。しかし、VDDが低下しVout>(VDD-V28）となると、トランジスタ２０の基板電位は、スイッチ２３がONするので、VDD-V24に接続される。トランジスタ２０の基板電位が、VDD-V24に接続されると、トランジスタ２０のしきい値電圧Vtが低下する。しきい値電圧Vtが低下すると、(1)式に示されるように、トランジスタのON抵抗が下がり、より多くの電流を負荷に供給できるようになる。
【００３８】
基板電圧調整用電源２４の電圧V24の値は、トランジスタ２０のソースの電位に対して、0.1〜0.5V程度、トランジスタ２０の基板電位を下げるような値とする。V24の電圧の値が大きいほど、トランジスタ２０のしきい値電圧が下がるので、トランジスタ２０のON抵抗を下げる事ができるが、トランジスタ２０のソースの電位に対して、0.6Vを超えて下げるようにすると、トランジスタ２０のソースと基板間に存在する寄生のｐｎ接合がONするため、V24の電圧は、前記寄生のｐｎ接合がONしない範囲の電圧値に設定する必要がある。また、スイッチ２２と２３は簡単にスイッチの役割をするＭＯＳトランジスタに置き換えることが可能であり、スイッチ２３と基板電圧調整用電源２４の位置関係は入れ替えても同様な効果が得られる。
【００３９】
オフセット電圧用電源２８の電圧V28の値は、数mV〜数V程度の値が適当である。
【００４０】
また、コンパレータ２７には、ヒステリシスの機能をもたせた方が動作はより安定化する。
（実施例３）
図３は本発明の第３の実施例を示すＶ／Ｒ回路図である。基準電圧回路１０、ブリーダ抵抗１１、１２、エラー・アンプ１３は従来の負の電圧を出力するV/Rと同様である。
【００４１】
出力トランジスタ３０の基板電位は、従来の回路では、負の電源電圧端子１６の電源電圧-VSSに接続されるが、基板電圧切り換え回路３１によって、トランジスタ３０の基板電位は、変化する。トランジスタ３０の基板電位は、コンパレータ３５の出力信号によって切り換えられる。コンパレータ３５は、ブリーダ抵抗１１と１２の接続点の電圧-Vaと基準電圧回路１０の出力電圧-Vrefに対してオフセット電圧用電源３６の電圧V36をたした電圧、即ち、-Vref+V36とを入力とし、-Va>（-Vref+V36）であれば、コンパレータ３５の出力はHとなり、逆に-Va<（-Vref+V36）であれば、コンパレータ３５の出力はLとなる。基板電圧切り換え回路３１のスイッチ３２は、コンパレータ３５の出力がLの時にONする。即ち、-Va<（-Vref+V36）の時には、トランジスタ３０の基板電位は、-VSSに接続される。一方、基板電圧切り換え回路３１のスイッチ３３は、コンパレータ３５の出力がHの時にONする。即ち、-Va>（-Vref+V36）の時には、トランジスタ３０の基板電位は、-VSSから基板電圧調整用電源３４の電圧V34だけ上がった電圧、即ち、-VSS+V34に接続される。
【００４２】
負荷が比較的、軽く、V/Rが正常に、動作している時には、基準電圧回路１０の電圧-Vrefとブリーダ抵抗１１，１２の接続点の電圧-Vaが等しくなるように、即ち、-Vref=-Vaとなるように、エラーアンプ１３の電圧-Verrが変化する。その状態では、トランジスタ３０の基板電位は、スイッチ３２がONしているので、-VSSに接続されており、従来と同じ動作をする。
【００４３】
V/Rの出力端子５に接続される負荷が大きくなると、トランジスタ３０の駆動能力が不足し、やがて、出力電圧端子５の電圧-Voutが上昇し（GNDに近づき）、-Va>（-Vref+V36）となると、トランジスタ３０の基板電位は、スイッチ３３がONするので、-VSS+V34に接続される。トランジスタ３０の基板電位が、-VSS+V34に接続されると、トランジスタ３０のしきい値電圧Vtが低下する。しきい値電圧Vtが低下すると、(1)式に示されるように、トランジスタのON抵抗が下がり、より多くの電流を負荷に供給できるようになる。
【００４４】
基板電圧調整用電源３４の電圧V34の値は、トランジスタ３０のソースの電位に対して、0.1〜0.5V程度、トランジスタ３０の基板電位を下げるような値とする。V34の電圧の値が大きいほど、トランジスタ３０のしきい値電圧が下がるので、トランジスタ３０のON抵抗を下げる事ができるが、トランジスタ３０のソースの電位に対して、0.6Vを超えて上げるようにすると、トランジスタ３０のソースと基板間に存在する寄生のｐｎ接合がONするため、V34の電圧は、前記寄生のｐｎ接合がONしない範囲の電圧値に設定する必要がある。また、スイッチ３２と３３は簡単にスイッチの役割をするＭＯＳトランジスタに置き換えることが可能であり、スイッチ３３と基板電圧調整用電源３４の位置関係は入れ替えても同様な効果が得られる。
【００４５】
オフセット電圧用電源３６の電圧V36の値は、数mV〜100mV程度の値が適当である。また、コンパレータ３５には、ヒステリシスの機能をもたせた方が動作はより安定化する。
（実施例４）
図４は本発明の第４の実施例を示すＶ／Ｒ回路図である。基準電圧回路１０、ブリーダ抵抗１１、１２、エラー・アンプ１３は従来の負の電圧を出力するV/Rと同様である。
【００４６】
出力トランジスタ３０の基板電位は、従来の回路では、電源電圧の-VSSに接続されるが、基板電圧切り換え回路３１によって、トランジスタ３０の基板電位は、変化する。トランジスタ３０の基板電位は、コンパレータ３７の出力信号によって切り換えられる。コンパレータ３７は、Ｖ／Ｒの出力端子５の電圧-VoutとＶ／Ｒの入力電源電圧-VSSに対してオフセット電圧用電源３８の電圧V38をたした電圧、即ち、-VSS+V38とを入力とし、-Vout<(-VSS+V38）であれば、コンパレータ３７の出力は禰狽ニなり、逆に-Vout>(-VSS+V38）であれば、コンパレータ３７の出力は猫狽ニなる。基板電圧切り換え回路３１のスイッチ３２は、コンパレータ３７の出力が猫狽フ時にONする。
【００４７】
即ち、-Vout>(-VSS+V38）の時には、トランジスタ３０の基板電位は、-VSSに接続される。一方、基板電圧切り換え回路３１のスイッチ３３は、コンパレータ３７の出力が禰狽フ時にONする。即ち、-Vout<(-VSS+V38）の時には、トランジスタ３０の基板電位は、-VSSから基板電圧調整用電源３４の電圧V34だけ上がった電圧、即ち、-VSS+V34に接続される。
【００４８】
Ｖ／Ｒの入力電源電圧-VSSが比較的低く、絶対値の-VSSと-Voutの差が十分に大きいときには、トランジスタ３０の基板電位は、スイッチ３２がONしているので、-VSSに接続されており、従来と同じ動作をする。
【００４９】
Ｖ／Ｒの入力電源電圧-VSSが低下（絶対値が減少）すると、トランジスタ３０を制御するためのゲート・ソース間電圧が電源電圧以上かからないことから、トランジスタ３０の駆動能力が不足し、Ｖ／Ｒが負荷に供給し得る電流が低下する。しかし、-VSSが低下（絶対値が減少）し-Vout<(-VSS+V38）となると、トランジスタ３０の基板電位は、スイッチ３3がONするので、-VSS+V34に接続される。トランジスタ３０の基板電位が、-VSS+V34に接続されると、トランジスタ３０のしきい値電圧Vtが低下する。しきい値電圧Vtが低下すると、(1)式に示されるように、トランジスタのON抵抗が下がり、より多くの電流を負荷に供給できるようになる。
【００５０】
基板電圧調整用電源３４の電圧V34の値は、トランジスタ３０のソースの電位に対して、0.1〜0. 5V程度、トランジスタ３０の基板電位を下げるような値とする。V34の電圧の値が大きいほど、トランジスタ３０のしきい値電圧が下がるので、トランジスタ３０のON抵抗を下げる事ができるが、トランジスタ３０のソースの電位に対して、0.6Vを超えて下げるようにすると、トランジスタ３０のソースと基板間に存在する寄生のｐｎ接合がONするため、V24の電圧は、前記寄生のｐｎ接合がONしない範囲の電圧値に設定する必要がある。また、スイッチ３２と３３は簡単にスイッチの役割をするＭＯＳトランジスタに置き換えることが可能であり、スイッチ３３と基板電圧調整用電源３４の位置関係は入れ替えても同様な効果が得られる。
【００５１】
オフセット電圧用電源３８の電圧V38の値は、数mV〜数V程度の値が適当である。
【００５２】
また、コンパレータ３７には、ヒステリシスの機能をもたせた方が動作はより安定化する。
（実施例５）
図５は本発明の第５の実施例を示すＳＷレギュレータである。入力の電源１２０、コイル１２１、ダイオード１２３、SWレギュレータ制御回路１３０、コンデンサ１２４と負荷１２５は従来と同じである。図５では、従来のSW素子１２２の換わりにSW素子１４０が接続されている。SW素子１４０のドレイン、ゲート、ソースは従来のSW素子と同様に接続されるが、SW素子１４０の基板電位は、基板電位切り換え回路１５０によって切り換えられる。基板電位切り換え回路１５０は、SW素子１４０のゲートと同じ信号を受けて、スイッチ１５２、１５３のON/OFFを制御する。SW素子１４０は、図５の場合N-ch  MOSトランジスタで構成されており、SW素子のゲートの電位、即ち、SW素子制御回路１３１の端子１０３の電圧VextがHになると、SW素子１４０はONする。基板電位切り換え回路１５０は、SW素子がONするとき、即ち、VextがHの時に、スイッチ１５２をONし、逆に、SW素子がOFFするとき、即ちVextがLの時に、スイッチ１５３をONする。
【００５３】
スイッチ１５３がONしているときは、SW素子１４０の基板電位は、ソースと同じ電圧となり、従来のSW素子と同じ動作をする。スイッチ１５２がONしているときは、基板電圧調整用電源１５１の電圧をV151とすると、SW素子の基板電位はソース電位よりもV151だけ高い電圧になる。
【００５４】
SW素子１４０の基板電位が、ソース電位よりもV151だけ高い電圧に接続されると、SW素子１４０のしきい値電圧Vtが低下する。しきい値電圧Vtが低下すると、(１)式に示されるように、トランジスタのON抵抗が下がる。トランジスタのON抵抗が下がれば、トランジスタがONしているときに発生する(２)式に示される損失が小さくなり、SWレギュレータの電力変換効率を上げる事ができる。
【００５５】
一般に、MOSトランジスタのしきい値電圧を下げると、OFF時のリーク電流が増大する。スイッチ素子がOFFする時に、スイッチ素子にリーク電流があると、無効電力となり、SWレギュレータの電力変換効率を下げることになるが、本発明ではスイッチ素子がOFFするときには、SW素子のしきい値電圧を、通常と同じにするので、リーク電流の増大による効率の低下は発生しない。
【００５６】
基板電圧調整用電源１５１の電圧V151の値は、SW素子１４０のソースの電位に対して、0.1〜0.5V程度、SW素子１４０の基板電位を上げるような値とする。V151の電圧の値が大きいほど、SW素子１４０のしきい値電圧Vtが下がるので、SW素子１４０のON抵抗を下げる事ができるが、SW素子１４０のソースの電位に対して、0.6Vを超えて上げるようにすると、SW素子１４０のソースと基板間に存在する寄生のｐｎ接合がONするため、V151の電圧は、前記寄生のｐｎ接合がONしない範囲の電圧値に設定する必要がある。また、基板電圧調整用電源１５１は、電源である必要はなく、電圧V151を発生させる回路であれば良い。
【００５７】
図５では、基板電位切り換え回路１５０は、SW素子１４０のゲートの信号によって、スイッチ１５２，１５３のON/OFFを制御しているが、SW素子１４０がONする時に、スイッチ１５２をONし、スイッチ素子１４０がOFFする時に、スイッチ１５３をONさせればよいので、同じ効果を発生する別の信号によって基板電圧切り換え回路１５０を制御しても構わない。
【００５８】
また、スイッチ１５２と１５３は簡単にスイッチの役割をするＭＯＳトランジスタに置き換えることが可能であり、スイッチ１５２と基板電圧調整用電源１５１の位置関係は入れ替えても同様な効果が得られる。
（実施例６）
図５では、昇圧型のSWレギュレータの例を示したが、図６に示すような降圧型のSWレギュレータにおいても、スイッチ素子１６０の基板電位を切り換えることで同様な効果が得られる。図６において、スイッチ素子１６０はP-ch  MOSトランジスタであり、その基板電位は、基板電位切り換え回路１５０によって、切り換えられる。スイッチ素子１６０がONする時に、スイッチ１５２がONし、スイッチ素子１６０がOFFする時に、スイッチ１５３がONする。即ち、スイッチ素子１６０がOFFする時の基板電位は、スイッチ素子１６０のソースと同電位となるが、スイッチ素子１６０がONする時には、スイッチ素子１６０の基板電位を入力電源１２０の電圧Vinよりも、基板電圧調整用電源１５１の電圧V151だけ低い電圧、即ち、Vin-V151にする。スイッチ素子１６０は、基板電位が下がったことで、しきい値電圧がさがりON時の抵抗が低下し、SWの電力変換効率が上昇する。
【００５９】
また、スイッチ１５２と１５３は簡単にスイッチの役割をするＭＯＳトランジスタに置き換えることが可能であり、スイッチ１５２と基板電圧調整用電源１５１の位置関係は入れ替えても同様な効果が得られる。
（実施例７）
図７は本発明の第７の実施例を示すCP回路である。入力の電源２２０、容量２２５、２２６、負荷２２７、SW素子２２１、２２３と制御回路２２８は従来と同じである。図７では、従来のSW素子２２２、２２４の換わりにSW素子２４２、２４４が接続されている。SW素子２４２、２４４のドレイン、ゲート、ソースは従来のSW素子２２２、２２４と同様に接続されるが、SW素子２４２、２４４の基板電位は、基板電位切り換え回路２５２、２５４によって切り換えられる。基板電位切り換え回路２５２は、SW素子２４２のゲートと同じ信号を受けて、スイッチ２５５、２５６のON/OFFを制御する。同様に基板電位切り換え回路２５４は、SW素子２４４のゲートと同じ信号を受けて、スイッチ２５７、２５８のON/OFFを制御する。
【００６０】
まず、最初に基板電位切り換え回路２５２の動作について述べる。スイッチ２５５、２５６はそれぞれ相補的にON/OFFする。SW素子２４２のゲート信号を受けて、SW素子２４２がONするとき（この場合、SW素子２４２はN-ch  MOSトランジスタなのでゲート信号がHのとき）、スイッチ２５６がONし、SW素子２４２がOFFするとき（この場合、SW素子２４２はN-ch  MOSトランジスタなのでゲート信号がLのとき）、スイッチ２５５がONする。SW素子２４２がOFFするときは、SW素子２４２の基板電圧はソースと同電位になるため、従来と同じである。SW素子２４２がONするときには、SW素子２４２の基板電位は、ソースよりも、基板電位調整用電源２５１の電圧V251だけ高い電位となる。
【００６１】
SW素子２４２の基板電位が、ソース電位よりもV251だけ高い電圧に接続されると、SW素子２４２のしきい値電圧Vtが低下する。しきい値電圧Vtが低下すると、(１)式に示されるように、トランジスタのON抵抗が下がる。トランジスタのON抵抗が下がれば、トランジスタがONしているときに発生する(２)式に示される損失が小さくなり、CP回路の電力変換効率を上げる事ができる。
【００６２】
一般に、MOSトランジスタのしきい値電圧を下げると、OFF時のリーク電流が増大する。SW素子がOFFする時に、SW素子にリーク電流があると、無効電力となり、CP回路の電力変換効率を下げることになるが、本発明ではSW素子がOFFするときには、SW素子のしきい値電圧を、通常と同じにするので、リーク電流の増大による効率の低下は発生しない。
【００６３】
基板電圧調整用電源２５１の電圧V251の値は、SW素子２４２のソースの電位に対して、0.1〜0.5V程度、SW素子２４２の基板電位を上げるような値とする。V251の電圧の値が大きいほど、SW素子２４２のしきい値電圧Vtが下がるので、SW素子２４２のON抵抗を下げる事ができるが、SW素子２４２のソースの電位に対して、0.6Vを超えて上げるようにすると、SW素子２４２のソースと基板間に存在する寄生のｐｎ接合がONするため、V251の電圧は、前記寄生のｐｎ接合がONしない範囲の電圧値に設定する必要がある。また、基板電圧調整用電源２５１は、電源である必要はなく、電圧V251を発生させる回路であれば良い。
【００６４】
図７では、基板電位切り換え回路２５２は、SW素子２４２のゲートの信号によって、スイッチ２５５、２５６のON/OFFを制御しているが、SW素子２４２がONする時に、スイッチ２５６をONし、SW素子２４２がOFFする時に、スイッチ２５５をONさせればよいので、同じ効果を発生する別の信号によって基板電圧切り換え回路２５２を制御しても構わない。
【００６５】
次に、基板電位切り換え回路２５４の動作について述べる。スイッチ２５７、２５８はそれぞれ相補的にON/OFFする。SW素子２４４のゲート信号を受けて、SW素子２４４がONするとき（この場合、SW素子２４４はP-ch  MOSトランジスタなのでゲート信号がLのとき）、スイッチ２５８がONし、SW素子２４４がOFFするとき（この場合、SW素子２４４はP-ch  MOSトランジスタなのでゲート信号がHのとき）、スイッチ２５７がONする。SW素子２４４がOFFするときは、SW素子２４４の基板電圧はソースと同電位になるため、従来と同じである。SW素子２４４がONするときには、SW素子２４４の基板電位は、ソースよりも、基板電位調整用電源２５３の電圧V253だけ低い電位となる。
【００６６】
SW素子２４４の基板電位が、ソース電位よりもV253だけ低い電圧に接続されると、SW素子２４４のしきい値電圧Vtが低下する。しきい値電圧Vtが低下すると、(１)式に示されるように、トランジスタのON抵抗が下がる。トランジスタのON抵抗が下がれば、トランジスタがONしているときに発生する(1)式に示される損失が小さくなり、CP回路の電力変換効率を上げる事ができる。
【００６７】
一般に、MOSトランジスタのしきい値電圧を下げると、OFF時のリーク電流が増大する。SW素子がOFFする時に、SW素子にリーク電流があると、無効電力となり、CP回路の電力変換効率を下げることになるが、本発明ではSW素子がOFFするときには、SW素子のしきい値電圧を、通常と同じにするので、リーク電流の増大による効率の低下は発生しない。
【００６８】
基板電圧調整用電源２５３の電圧V253の値は、SW素子２４４のソースの電位に対して、0.1〜0.5V程度、SW素子２４４の基板電位を下げるような値とする。V253の電圧の値が大きいほど、SW素子２４４のしきい値電圧Vtが下がるので、SW素子２４４のON抵抗を下げる事ができるが、SW素子２４４のソースの電位に対して、0.6Vを超えて下げるようにすると、SW素子２４４のソースと基板間に存在する寄生のｐｎ接合がONするため、V253の電圧は、前記寄生のｐｎ接合がONしない範囲の電圧値に設定する必要がある。また、基板電圧調整用電源２５３は、電源である必要はなく、電圧V253を発生させる回路であれば良い。
【００６９】
図７では、基板電位切り換え回路２５４は、SW素子２４４のゲートの信号によって、スイッチ２５７、２５８のON/OFFを制御しているが、SW素子２４４がONする時に、スイッチ２５８をONし、スイッチ素子２４４がOFFする時に、スイッチ２５７をONさせればよいので、同じ効果を発生する別の信号によって基板電圧切り換え回路２５４を制御しても構わない。
【００７０】
図７では、本発明の基板電圧切り換えをSW素子２４２と２４４の２つに実施しているが、どちらか片方であってもCP回路の電力変換効率を上げる事ができる。
【００７１】
また図７では、本発明の基板電圧切り換えをSW素子２４２と２４４について実施しているが、SW素子２２１、２２３についても同様に、各SW素子がONするときに、しきい値電圧が下がるように基板電圧切り換えを行うことで同じ効果があることは明白である。 CP回路の電力変換効率を上げるためには、できるだけ多くのSW素子に本発明の基板電圧切り換えを実施することが望ましい。
【００７２】
図７では、昇圧型のCP回路の例を示したが、製品機能にとらわれることなく降圧型や昇降圧型のCP回路のSW素子の本発明を適用しても同様の効果が得られることは明白である。
【００７３】
また、スイッチ２５５〜２５８は簡単にスイッチの役割をするＭＯＳトランジスタに置き換えることが可能であり、スイッチ２５６と基板電圧調整用電源２５１の位置関係及びスイッチ２５８と基板電圧調整用電源２５３の位置関係は入れ替えても同様な効果が得られる。
（実施例８）
前述の実施例１〜７において、出力トランジスタ及びＳＷ素子の基板電位を切り換えているが、V/R回路、SWレギュレータの制御回路、SW素子駆動回路、CP制御回路及びSW素子等を集積化した場合、基板の不純物型によって基板電位の切り換えができない場合が発生する。例えば、ｐ型基板上にはn-wellを作成し、前記n-well内にP-chMOSトランジスタを作製するため、n-wellの電位を変更することで、P-chMOSトランジスタの基板電位を変更することは可能であるが、N-chMOSトランジスタはｐ型基板上に作製し、かつ、ｐ型基板は、集積回路の最低の電位に接続するため、N-chMOSトランジスタの基板電位はｐ型基板と同電位になるため自由に切り換えることが出来ない。
【００７４】
しかし、図８に示すBi-CMOS構造のアイソレーションを行うことで、基板の不純物型にとらわれることなく、V/R回路の出力トランジスタの基板電位を自由に変更することが可能である。図８では、アイソレーションされたN-chMOSトランジスタとP-chMOSトランジスタの断面構造を示している。P型基板上にアイソレーションされたN型領域がある。P-chMOSトランジスタは前記N型領域中に作製し、前記N型領域の電位を変えることで、P-chMOSトランジスタの基板電位を変更することができる。N-chMOSトランジスタは、前記N型領域中にp-well領域を作製し、前記p-well領域中にN-chMOSトランジスタは作製される。p-well領域の電位を変えることでN-chMOSトランジスタの基板電位を変更することができる。BG端子がMOSトランジスタの基板電圧を供給する端子である。
【００７５】
同様に、SOI（Silicon  On  Insulator）構造でトランジスタを作製することで、Bi-CMOS同様に基板の不純物型にとらわれることなく、V/R回路の出力トランジスタの基板電位を自由に変更することが可能であることは明白である。
【００７６】
【発明の効果】
本発明のボルテージ・レギュレータでは、出力トランジスタの基板電位を変更することで、出力トランジスタの面積を増大させずに駆動能力を上げる事ができるという効果がある。
【００７７】
また本発明のＳＷレギュレータやＣＰ回路は、SW素子がONするときに、SW素子の基板電圧を変えることで、ON抵抗を下げるので、SW素子の面積の増大を抑えて電力変換効率を高めることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のＶ／Ｒ回路の説明図である。
【図２】本発明の第２の実施例のＶ／Ｒ回路の説明図である。
【図３】本発明の第３の実施例のＶ／Ｒ回路の説明図である。
【図４】本発明の第４の実施例のＶ／Ｒ回路の説明図である。
【図５】本発明の第５の実施例の昇圧型ＳＷレギュレータの説明図である。
【図６】本発明の第６の実施例の降圧型ＳＷレギュレータの説明図である。
【図７】本発明の第７の実施例の昇圧型CP回路の説明図である。
【図８】本発明の第８の実施例の説明図である。
【図９】従来の正の電圧を出力するＶ／Ｒ回路の説明図である。
【図１０】従来の負の電圧を出力するＶ／Ｒ回路の説明図である。
【図１１】従来のＳＷレギュレータ制御回路の説明図である。
【図１２】従来のCP回路の説明図である。
【図１３】従来のSW素子の説明図である。
【符号の説明】
２０、３０                            出力トランジスタ
２１、３１、１５０、２５２、２５４    基板電位切り換え回路
１４０、１６０、２４２、２４４        SW素子
【図１】
0004559643.tif 000003
【図２】
0004559643.tif 000004
【図３】
0004559643.tif 000005
【図４】
0004559643.tif 000006
【図５】
0004559643.tif 000007
【図６】
0004559643.tif 000008
【図７】
0004559643.tif 000009
【図８】
0004559643.tif 000010
【図９】
0004559643.tif 000011
【図１０】
0004559643.tif 000012
【図１１】
0004559643.tif 000013
【図１２】
0004559643.tif 000014
【図１３】
0004559643.tif 000015