(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に接続されたレギュレータの主スイッチと、
上記入力端子と接地端子との間に接続された分圧抵抗と、
上記分圧抵抗の分圧点に一方の入力端子が接続され、他方の入力端子に基準電圧が印加され、上記主スイッチの出力電圧制御手段を制御することにより上記主スイッチを強制的にオフ制御する電圧監視手段とを有するレギュレータＩＣを備え、
上記レギュレータＩＣの上記分圧抵抗の分圧点に設けられた接続端子に、上記レギュレータＩＣの外部の外部分圧抵抗の分圧点が接続されて成る
定電圧レギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧の電圧異常を検出して回路を保護可能となされた定電圧レギュレータ回路に関する。
【０００２】
【従来の技術】
入力の電圧異常を検出して回路内部を保護可能となされた従来の定電圧レギュレータ回路の構成例を図３に示す。
【０００３】
この図３において、端子３２，３３は入力側の端子であり、端子３７，３８は出力側の端子である。端子３２はシリーズレギュレータＩＣ３１の入力端子３４に接続され、端子３３及び３８はシリーズレギュレータＩＣ３１のグランド端子３９に接続され、端子３７はシリーズレギュレータＩＣ３１の出力端子３６に接続されている。
【０００４】
端子３２と３３の間には、コンデンサＣ３１が接続され、また、直列接続された分圧抵抗Ｒ３３，Ｒ３４及びツェナダイオードＤ３２が接続されている。分圧抵抗Ｒ３３，Ｒ３４の分圧点はＮＰＮ型のトランジスタＱ３４のベースに接続され、当該トランジスタＱ３４のコレクタはシリーズレギュレータＩＣ３１のオン／オフ制御端子３５に、トランジスタＱ３４のエミッタは端子３３，３８に接続されている。また、端子３７と３８の間には、コンデンサＣ３２が接続されている。
【０００５】
次に、シリーズレギュレータＩＣ３１の内部構成において、入力端子３４は、ＰＮＰ型のトランジスタＱ３５のエミッタ、ＰＮＰ型のトランジスタＱ３１のエミッタ、電流源Ｉ３１の一端に接続されている。オン／オフ制御端子３５は、トランジスタＱ３５のベースに接続されている。また、出力端子３６は、トランジスタＱ３１のコレクタ、出力電圧制御回路４０内の抵抗Ｒ４１の一端に接続されている。さらに、グランド端子３９は、ツェナダイオードＤ３１のアノード、抵抗Ｒ３２の一端、ＮＰＮ型のトランジスタＱ３３のエミッタと出力電圧制御回路４０のトランジスタＱ３２のエミッタ及び抵抗Ｒ４２の一端に接続されている。
【０００６】
また、シリーズレギュレータＩＣ３１の内部構成において、トランジスタＱ３５のコレクタは、抵抗Ｒ３１を介してトランジスタＱ３３のベースに接続され、抵抗Ｒ３１とトランジスタＱ３３のベースとの間は抵抗Ｒ３２を介してグランド端子３９に接続されている。電流源Ｉ３１の他端はツェナダイオードＤ３１のカソード、及び、出力電圧制御回路４０内のオペアンプＯＰ３１の正端子に接続されている。
【０００７】
出力電圧制御回路４０では、上記オペアンプＯＰ３１の負端子が抵抗Ｒ４１及びＲ４２からなる分圧抵抗の分圧点に接続され、またオペアンプＯＰ３１の出力端子は抵抗Ｒ４３を介してトランジスタＱ３２のベースに接続されている。また、トランジスタＱ３２のコレクタは抵抗Ｒ４４を介してトランジスタＱ３１のベースに接続され、抵抗Ｒ４３とトランジスタＱ３２のベースとの間の接続点はトランジスタＱ３３のコレクタに接続されている。
【０００８】
この図３に示す定電圧レギュレータ回路において、トランジスタＱ３１はシリーズレギュレータＩＣ３１の主スイッチである。上記ツェナダイオードＤ３１と電流源Ｉ３１との間の接続点の電圧は上記出力電圧制御回路４０のオペアンプＯＰ３１の正端子への基準電圧となっている。また、トランジスタＱ３３は出力電圧制御回路４０のトランジスタＱ３２をオフするためのスイッチである。
【０００９】
出力電圧制御回路４０は、抵抗Ｒ４４，Ｒ４３，Ｒ４１，Ｒ４２、トランジスタＱ３２、オペアンプＯＰ３１からなり、上記オペアンプＯＰ３１は上記ツェナダイオードＤ３１からの基準電圧と入力電圧Ｖinを分圧抵抗Ｒ４１，Ｒ４２にて分圧した電圧とを比較し、その比較結果に応じて上記トランジスタＱ３２を介してトランジスタＱ３１のエミッタ−コレクタ間のインピーダンスを制御する。
【００１０】
すなわち、この図３に示す定電圧レギュレータ回路によれば、上記出力電圧制御回路４０によりトランジスタＱ３１の制御を行うようにしており、また、端子３７と端子３８との間にコンデンサＣ３２を設けていることにより、出力電圧Ｖoutをほぼ一定値に安定化する。
【００１１】
ここで、以上のような構成を有する従来の定電圧レギュレータ回路において、通常状態では、トランジスタＱ３４がオフ状態であり、また、トランジスタＱ３５とトランジスタＱ３３もオフ状態となっている。したがって、当該通常状態の場合は、上述したように、出力電圧制御回路４０がトランジスタＱ３１を制御することによる、出力電圧Ｖoutの安定制御動作が行われる。
【００１２】
一方、当該定電圧レギュレータ回路への入力電圧Ｖinが、上記通常状態から過電圧状態に変化すると、その変化時点でトランジスタＱ３４はオン状態となり、また、トランジスタＱ３５とトランジスタＱ３３もオン状態となる。これにより、通常状態時に動作する電圧制御用トランジスタＱ３２は、当該通常状態から過電圧状態に変化した変化時点でオフ状態に変化し、さらにトランジスタＱ３１もオフとなり、シリーズレギュレータＩＣ３１からの出力電圧Ｖoutが無くなる。
【００１３】
すなわち、過電圧状態となって定電圧レギュレータ回路の入力電圧Ｖinが上昇すると、入出力間の電位差で損失が大きくなって異常発熱することになり、その結果、回路が破損したり発煙，発火等する危険性が高くなるため、図３に示した従来の定電圧レギュレータ回路では、過電圧状態となったときに強制的にトランジスタＱ３２とトランジスタＱ３１をオフとすることで、過電圧状態による異常発熱による回路の保護、及び発熱，発火等の危険性からの回避を実現している。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記過電圧状態の対策として上記トランジスタＱ３４やツェナダイオードＤ３２、抵抗Ｒ３３，Ｒ３４等を外付けにより設けることは、部品点数の増加と製造時の工程数の増加を招き、その結果として、上述した従来の定電圧レギュレータ回路の製造コストを上昇させる要因となっている。
【００１５】
そこで、本発明はこのような状況に鑑みてなされたものであり、過電圧状態から回路を保護し、また、発熱，発火等の危険性からの回避を実現しつつ、部品点数の削減と製造時の工程数の削減を可能とし、製造コストを低下させることを可能とする、定電圧レギュレータ回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の定電圧レギュレータ回路は、入力端子と出力端子との間に接続されたレギュレータの主スイッチと、上記入力端子と接地端子との間に接続された分圧抵抗と、上記分圧抵抗の分圧点に一方の入力端子が接続され、他方の入力端子に基準電圧が印加され、上記主スイッチの出力電圧制御手段を制御することにより上記主スイッチを強制的にオフ制御する電圧監視手段とを有するレギュレータＩＣを備え、上記レギュレータＩＣの上記分圧抵抗の分圧点に設けられた接続端子に、上記レギュレータＩＣの外部の外部分圧抵抗の分圧点が接続されて成ることにより、上述の課題を解決する。
【００１７】
【発明の実施の形態】
本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００１８】
図１には、入力の電圧異常を検出して回路内部を保護可能となされた本発明の第１の実施の形態の定電圧レギュレータ回路の構成例を示す。
【００１９】
この図１において、端子２，３は入力側の端子であり、端子７，８は出力側の端子である。端子２はシリーズレギュレータＩＣ１の入力端子４に接続され、端子３及び８はシリーズレギュレータＩＣ１のグランド端子９に接続され、端子７はシリーズレギュレータＩＣ１の出力端子６に接続されている。
【００２０】
端子２と３の間には、コンデンサＣ１１が接続され、また、直列接続された分圧抵抗Ｒ１７，Ｒ１８が接続されている。抵抗Ｒ１７，Ｒ１８の分圧点はシリーズレギュレータＩＣ１のＶＳ端子５に接続されている。また、端子７と８の間には、コンデンサＣ１２が接続されている。
【００２１】
次に、シリーズレギュレータＩＣ１の内部構成において、入力端子４は、ＰＮＰ型のトランジスタＱ１１のエミッタ、電流源Ｉ１１の一端、電圧監視回路１１の抵抗Ｒ１５の一端に接続されている。出力端子６は、トランジスタＱ１１のコレクタ、出力電圧制御回路１０内の抵抗Ｒ１１の一端に接続されている。さらに、グランド端子９は、ツェナダイオードＤ１１のアノード、電圧監視回路１１内の抵抗Ｒ１６の一端、ＮＰＮ型のトランジスタＱ１３のエミッタ、出力電圧制御回路１０のトランジスタＱ１２のエミッタ及び抵抗Ｒ１２の一端に接続されている。
【００２２】
また、ＶＳ端子５は、電圧監視回路１１内の分圧抵抗Ｒ１５，Ｒ１６の分圧点及びオペアンプＯＰ１２の正端子に接続されている。すなわち、この図１の構成の場合、ＶＳ端子５を介して接続された抵抗Ｒ１５とＲ１７からなる並列抵抗と、同じくＶＳ端子５を介して接続された抵抗Ｒ１６とＲ１８からなる並列抵抗とによって抵抗分割された電圧が、上記電圧監視回路１１のオペアンプＯＰ１２の正端子に印加されるようになっている。
【００２３】
次に、シリーズレギュレータＩＣ１の内部構成において、電流源Ｉ１１の他端はツェナダイオードＤ１１のカソード、及び、電圧監視回路１１内のオペアンプＯＰ１２の負端子、及び、出力電圧制御回路１０内のオペアンプＯＰ１１の正端子に接続されている。
【００２４】
出力電圧制御回路１０内では、分圧抵抗Ｒ１１，Ｒ１２の分圧点がオペアンプＯＰ１１の負端子に接続され、また当該オペアンプＯＰ１１の出力端子は抵抗Ｒ１３を介してトランジスタＱ１２のベースに接続されている。さらに、当該トランジスタＱ１２のコレクタは抵抗Ｒ１４を介してトランジスタＱ１１のベースに接続され、抵抗Ｒ１３とトランジスタＱ１２のベースとの間の接続点はトランジスタＱ１３のコレクタに接続されている。
【００２５】
この図１に示す第１の実施の形態の定電圧レギュレータ回路において、トランジスタＱ１１はシリーズレギュレータＩＣ１の主スイッチである。上記ツェナダイオードＤ１１と電流源Ｉ１１との間の接続点の電圧は、上記電圧監視回路１１のオペアンプＯＰ１２の負端子への基準電圧となり、且つ、上記出力電圧制御回路１０のオペアンプＯＰ１１の正端子への基準電圧となっている。また、トランジスタＱ１３は、出力電圧制御回路１０のトランジスタＱ１２を強制的にオフするためのスイッチである。
【００２６】
出力電圧制御回路１０は、分圧抵抗Ｒ１１，Ｒ１２、抵抗Ｒ１３，Ｒ１４、トランジスタＱ１２、オペアンプＯＰ１１からなり、上記オペアンプＯＰ１１は上記ツェナダイオードＤ１１からの基準電圧と入力電圧Ｖinを分圧抵抗Ｒ１１，Ｒ１２にて分圧した電圧とを比較し、その比較結果に応じて上記トランジスタＱ１２を介してトランジスタＱ１１を制御する。
【００２７】
すなわち、この図１に示す第１の実施の形態の定電圧レギュレータ回路によれば、上記出力電圧制御回路１０にてトランジスタＱ１１の制御を行うようにしており、また、端子７と端子８との間にコンデンサＣ１２を設けていることにより、出力電圧Ｖoutをほぼ一定値に安定化する。
【００２８】
ここで、本実施の形態の定電圧レギュレータ回路においては、入力過電圧状態に対応することを目的として、以下のような構成を有している。
【００２９】
電圧監視回路１１は、分圧抵抗Ｒ１５，Ｒ１６とオペアンプＯＰ１２からなり、分圧抵抗Ｒ１５，Ｒ１６の分圧点がＶＳ端子５を介して分圧抵抗Ｒ１７，Ｒ１８の分圧点に接続され、これら抵抗Ｒ１５及びＲ１７からなる並列抵抗と抵抗Ｒ１６及びＲ１８からなる並列抵抗とによって抵抗分割された電圧が、オペアンプＯＰ１２の正端子に印加される。したがって、当該電圧監視回路１１では、上記抵抗Ｒ１５，Ｒ１７，Ｒ１６，Ｒ１８からなる並列抵抗によって上記入力電圧Ｖinを抵抗分割した電圧と、上記ツェナダイオードＤ１１からの基準電圧とをオペアンプＯＰ１２にて比較し、その比較結果に応じて上記トランジスタＱ１３を制御する。なお、実際には、オペアンプＯＰ１２における検出レベルには、ヒステリシスを設定している。
【００３０】
ここで、以上のような構成を有する第１の実施の形態の定電圧レギュレータ回路において、電圧監視回路１１のオペアンプＯＰ１２の出力は、上記抵抗Ｒ１５，Ｒ１７，Ｒ１６，Ｒ１８からなる並列抵抗によって上記入力電圧Ｖinを抵抗分割した電圧（正端子への入力電圧）が、上記ツェナダイオードＤ１１からの基準電圧（負端子への入力電圧）よりも「大」となるとき、ハイ（Ｈ）レベルとなる。
【００３１】
したがって、適正な入力レベルの場合は、電圧監視回路１１のオペアンプＯＰ１２の出力レベルはロー（Ｌ）レベルとなり、その結果、トランジスタＱ１３はオフ状態となる。このため、当該通常状態の場合は、上述したように出力電圧制御回路１０がトランジスタＱ１１を制御することによる、出力電圧Ｖoutの安定制御動作が行われる。
【００３２】
一方、上記抵抗Ｒ１５，Ｒ１７，Ｒ１６，Ｒ１８からなる並列抵抗によって上記入力電圧Ｖinを抵抗分割した電圧（正端子への入力電圧）が、上記ツェナダイオードＤ１１からの基準電圧（負端子への入力電圧）よりも「大」となるとき、すなわち、当該定電圧レギュレータ回路への入力電圧Ｖinが上記通常状態から過電圧状態に変化すると、その変化時点で電圧監視回路１１のオペアンプＯＰ１２の出力レベルはハイレベルとなる。したがって、トランジスタＱ１３はオン状態となり、これに伴ってトランジスタＱ１２とＱ１１がオフとなり、その結果、シリーズレギュレータＩＣ１からの出力電圧Ｖoutが無くなる。
【００３３】
このように、従来のレギュレータＩＣでは、過電圧状態となって入力電圧Ｖinが上昇すると、入出力間の電位差と、出力電流による損失が大きくなって異常発熱することになり、その結果、回路が破損したり発煙，発火等する危険性が高くなるため、本発明の第１の実施の形態の定電圧レギュレータ回路では、当該過電圧状態となったときに強制的にトランジスタＱ１２とトランジスタＱ１１をオフとすることで、無負荷電流にして、損失を無くし、過電圧状態による異常発熱による回路の保護、及び発熱，発火等の危険性からの回避を実現している。
【００３４】
また、ここまでの説明は、入力電圧Ｖinの異常電圧検出例として過電圧状態を検出する場合を例に挙げて説明したが、当該第１の実施の形態の定電圧レギュレータ回路は、入力電圧Ｖinが低電圧となるような異常電圧を検出し、当該低電圧での異常電圧検出時に、出力安定動作可能な入力電圧に至るまで出力電圧Ｖoutを無くすような電圧監視を行うことも可能である。
【００３５】
上述のように、低電圧検出時に出力電圧Ｖoutを無くすような電圧監視を行う場合、電圧監視回路１１のオペアンプＯＰ１２は、正端子への入力電圧（入力電圧Ｖinを抵抗分割した電圧）が負端子への入力電圧（基準電圧）よりも「大」となるとき、通常状態としてロー（Ｌ）レベルを出力し、一方で、正端子への入力電圧（入力電圧Ｖinを抵抗分割した電圧）が負端子への入力電圧（基準電圧）よりも「小」となるとき、低電圧による異常電圧であるとしてハイレベルを出力する。このようにオペアンプＯＰ１２の出力レベルがハイレベルになると、その時点でトランジスタＱ１３はオン状態となり、これに伴ってトランジスタＱ１２とＱ１１がオフとなり、その結果、シリーズレギュレータＩＣ１からの出力電圧Ｖoutが無くなる。
【００３６】
また、本発明の第１の実施の形態の定電圧レギュレータ回路では、電圧監視回路１１において、上記抵抗Ｒ１７，Ｒ１８からなる外付け分圧抵抗と当該電圧監視回路１１内に予め設けられている分圧抵抗Ｄ１５，Ｒ１６からなる内蔵分圧抵抗とを使用して上記入力電圧Ｖinを抵抗分割した電圧と、上記ツェナダイオードＤ１１からの基準電圧とを比較し、その比較結果に応じて上記トランジスタＱ１３をオン／オフ制御するようにしているため、例えば外付けの分圧抵抗Ｒ１７，Ｒ１８の抵抗値を変えるようにすれば、上述したような過電圧や低電圧等の異常電圧の検出レベルを可変すること（すなわち、出力オフの動作点を可変すること）が可能である。
【００３７】
なお、この第１の実施の形態の定電圧レギュレータ回路において、ＶＳ端子をオープン状態にした場合には、電圧監視回路１１に内蔵された分圧抵抗Ｒ１５，Ｒ１６による検出レベルに基づいて電圧監視を行うことになる。
【００３８】
以上説明したように、本発明の第１の実施の形態の定電圧レギュレータ回路によれば、入力電圧Ｖinに過電圧が発生しても、最大定格電圧以下であれば、定電圧レギュレータ回路自体の異常発熱や、発煙、発火の危険性を回避でき、電源機器の安全性を向上させることができ、また、低電圧時に出力をオフすることも可能である。さらに、本発明の第１の実施の形態の定電圧レギュレータ回路によれば、前述の図３に示したような従来の構成と比較して、ツェナダイオードやトランジスタ等の外付け部品が不要であるため、部品点数の削減ができ、且つ製造時のコストダウンが図れる。
【００３９】
次に、図２には、入力の電圧異常を検出して回路内部を保護可能となされた本発明の第２の実施の形態の定電圧レギュレータ回路の構成例を示す。なお、この図２の構成において、図１と同じ構成要素には図１と同一の指示符号を付して、それらの説明は省略する。
【００４０】
この第２の実施の形態の定電圧レギュレータ回路は、図１のＶＳ端子５を備えない３端子型のシリーズレギュレータＩＣ２０の構成を示している。この場合、図１の外付けの分圧抵抗Ｒ１７，Ｒ１８が無く、また、電圧監視回路１１のオペアンプＯＰ１２の正端子には内部分圧抵抗Ｒ１５，Ｒ１６にて抵抗分割された電圧のみが印加される。
【００４１】
また、この第２の実施の形態において、過電圧保護を行う場合には、電圧監視回路１１のオペアンプＯＰ１２として正端子電圧＞負端子電圧の時に出力がハイレベルとなるものを使用し、一方、低電圧時に出力をオフとする場合には、電圧監視回路１１のオペアンプＯＰ１２として正端子電位＜負端子電位のときに出力がハイレベルとなるものを使用する。オペアンプＯＰ１２の出力レベルがハイレベルとなったときのトランジスタＱ１３，Ｑ１２，Ｑ１１の動作は前記第１の実施の形態の場合と同様である。また、通常状態のときの動作は第１の実施の形態の場合と同様である。
【００４２】
以上説明したように、本発明の第２の実施の形態の定電圧レギュレータ回路によれば、第１の実施の形態と同様に、入力電圧Ｖinに過電圧が発生しても、最大定格電圧以下であれば、定電圧レギュレータ回路自体の異常発熱や、発煙、発火の危険性を回避でき、電源機器の安全性を向上させることができ、また、低電圧時には、安定動作に電圧になるまで、出力をオフすることも可能で、ＩＣの出力異常による機器の誤動作回避が可能である。さらに、本発明の第１の実施の形態の定電圧レギュレータ回路によれば、前述の図３に示したような従来の構成と比較して、ツェナダイオードやトランジスタ等の外付け部品が不要であるため、部品点数の削減ができ、且つコストダウンが図れる。特に、第２の実施の形態の構成の場合は、第１の実施の形態の構成のような外付けの分圧抵抗を設けないため、さらなるコストダウンが可能となる。ＩＣパッケージも３端子で済むので、安価になる。
【００４３】
なお、上述した本発明の各実施の形態の定電圧レギュレータ回路のレギュレータＩＣ１０，２０は、上述したようなシリーズレギュレータ方式に限らず、スイッチング方式等を採用した場合も同じ機能を実現することができる。
【００４４】
また、各実施の形態の定電圧レギュレータ回路において、電圧監視回路１１を複数設け、それら各電圧監視回路１１にて複数の検出レベルを設定するようにすれば、過電圧や低電圧など複数のレベルについての異常電圧保護を実現することが可能となる。
【００４５】
その他、図１、図２のレギュレータＩＣ１０，２０の部分（図中太線の枠で囲まれている部分）は、例えばハイブリッドＩＣのような一体化されたパッケージや、モノリシックＩＣの等価回路を示している。
【００４６】
【発明の効果】
以上の説明で明らかなように、本発明の低電圧レギュレータ回路においては、入力電圧を監視し、入力電圧の異常を検出したとき、出力をオフし、また、入力電圧の異常検出点を可変することにより、過電圧状態から回路を保護し、発熱，発火等の危険性からの回避による機器の信頼性向上を実現しつつ、部品点数と製造時の工程数を削減し、製造コストを低下させることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の定電圧レギュレータ回路の概略構成を示す回路図である。
【図２】本発明の第２の実施の形態の定電圧レギュレータ回路の概略構成を示す回路図である。
【図３】従来の定電圧レギュレータ回路の概略構成を示す回路図である。
【符号の説明】
１  シリーズレギュレータＩＣ、  ２，３，７，８  端子、  ４  入力端子、５  ＶＳ端子、  ６  出力端子、  Ｃ１１，Ｃ１２  コンデンサ、  Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１７，Ｒ１８  抵抗、  Ｑ１１，Ｑ１２，Ｑ１３  トランジスタ、  ＯＰ１１，ＯＰ１２  オペアンプ、  Ｄ１１
ツェナダイオード
【図１】
0004507292.tif 000002
【図２】
0004507292.tif 000003
【図３】
0004507292.tif 000004