(57)【特許請求の範囲】
【請求項１】
電極ステージに接する帯電した基板に、前記基板の帯電電荷とは反対電荷のコロナチャージを前記帯電電荷の中和量を超えて付与し、
該中和量を超える過剰な前記反対電荷を、前記電極ステージに接続されているアースにより除電する、
前記基板と前記電極ステージの剥離時における基板の剥離帯電防止方法。
【請求項２】
前記コロナチャージは、空気中の成分を帯電させることにより発生させるものである、
請求項１に記載の基板の剥離帯電防止方法。
【請求項３】
前記コロナチャージは、コロナ発生用ガスをプラズマで電離させて荷電粒子を生成させるものである、
請求項１に記載の基板の剥離帯電防止方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板の剥離帯電防止方法に関する。本発明は、製造プロセスその他の場面で基板に帯電が生じたときに、該帯電を有効に中和して、剥離帯電を防いで帯電に伴う不都合を防止する技術を提供するものである。
【０００２】
【従来の技術】
従来より、各種の場合において基板の帯電が問題になっている。たとえば、半導体装置に用いる絶縁膜に電荷が蓄積されて、これが特性に不都合な影響を及ぼす場合がある。
【０００３】
たとえば半導体装置に用いるプラズマＣＶＤ絶縁膜は、ポリシリコン、ポリサイド、アルミニウム、銅等の金属等の配線層間の絶縁膜として、あるいは、低誘電率薄膜として、用いられている。微細化した、いわゆる０．１μｍ世代では、Ｐ−ＳｉＯＦ膜（プラズマＣＶＤで形成する含フッ素酸化シリコン）等の、誘電率の低い低Ｋ膜等が導入されようとしている。これら絶縁性の良い膜はすべて、帯電により問題が生じやすいものである。
【０００４】
これらのプラズマＣＶＤ膜は、特に酸化膜は一般にその中に電荷を有し、これが素子に影響を与える場合がある。すなわちプラズマＣＶＤ膜は一般にトラップ電荷を持ち、これがある程度以上になると、特性に深刻な影響を及ぼすおそれがある。たとえば電荷がＥ１２ｑ／ｃｍ2 以上になると、下地に素子がある場合、たとえば下地のＭＯＳＦＥＴ等に対して、それら素子の特性に深刻な影響を与えることがあり、たとえばばらつきが特性破壊に至る場合もある。この問題は、いわゆるプラズマダメージの低減対策の一つとして、改良を求められている。
【０００５】
さらに、アンテナ効果等があると、ゲート耐圧の信頼性にまで、影響を与え得る。特に、たとえばガラス絶縁基板を用いるＬＣＤ（液晶表示装置）製造工程では、摩擦帯電が原因と考えられる電荷蓄積による火花放電によって、配線やＴＦＴ等が破壊されることが問題となっている（保坂他，「液晶ディスプレイのガラス基板帯電と静電気」静電気学会誌，２２，１（１９９８）３１−４５）。
【０００６】
また、アミンを用いた有機剥離液洗浄では、摩擦帯電により絶縁膜中にトラップ電荷を誘引してしまうことがある。たとえば、シリコン基板にＰ−ＴＥＯＳ膜を堆積してこれを有機剥離液を用いて表面処理すると、膜中の電荷がプラス側にシフトする。該表面処理後のＰ−ＴＥＯＳ膜上にさらにＰ−ＴＥＯＳ膜を成膜し（実際の半導体デバイス製造工程では、表面処理後のＰ−ＴＥＯＳ膜上にアルミニウム等の配線を形成する工程が入る）、さらにその上にＯ3 −ＴＥＯＳをＣＶＤした場合、Ｏ3 −ＴＥＯＳの成長速度は、有機剥離液を用いた表面処理を行わない場合に比して、帯電量に応じて、バラツキをもってはっきりと遅くなるが、かかる下地依存性は、表面処理による電荷の蓄積によると考えられる。除電工程、たとえばＯ2 プラズマ除電工程を行うことにより、この下地依存性はかなり改良される。このような帯電は、有機剥離液中に含まれる強力な還元剤であるヒドロキシルアミン（ＮＨ2 ＯＨ）によると推定される。
【０００７】
プラズマＣＶＤ装置の改良によりプラズマダメージ等の問題を解決する試みはなされているが（たとえばＺ．Ｘｕ，ｅｔ．，ａｌ．，“Ｐｌａｓｍａ  Ｄａｍａｇｅ  Ｍｏｎｉｔｏｒｉｎｇｕ  ｆｏｒ  ＰＥＣＶＤ：Ａ  ＣｏｎｔａｃｔＰｏｔｅｎｔｉａｌ  Ｄｉｆｆｅｒｅｎｃｅ  Ｓｔｕｄｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｙｉｅｌｄ  Ａｎａｌｙｓｉｓ”ＳＰＩＡ  ＶＯＬ．３５０９，ｐｐ１４７−１５３等）、抜本的な解決にはなっていない。
【０００８】
すなわち、本発明者の検討によれば、たとえばシリコン基板のＰ−ウェルの抵抗のばらつきが非常に低い場合など、装置に起因するプラズマダメージによると考えられるＰ−ウェルのシート抵抗の低下が見られ、場合によってはラッチアップを発生させ、周辺回路を破壊させたりするおそれがある。
【０００９】
また、しきい値Ｖｔｈが変動して、静特性が変動する場合がある。このような問題を回避するため、プラズマダメージを発生させないことにより、また、プラズマダメージが発生してしまったものもさらにそれを増大させないようにして、構造的に影響を受けないようにしたデバイス設計も求められることになる。
【００１０】
上記の問題は、何らかの原因で基板に帯電が生じた場合には、常に問題になることである。すなわち、プラズマダメージによる静電気の発生、有機剥離液を用いることによる静電気の発生、摩擦帯電による静電気の発生等、かかる静電気に基づく不都合はいずれも解消することが求められる。
【００１１】
その中で、剥離帯電による電荷の蓄積がある。剥離帯電とは、帯電した電荷がもともと中和した状態にある物体同士を引き離そうとすると、各物体に発生する帯電である。
【００１２】
このような剥離帯電のメカニズムは、本発明者の検討では、以下のとおりである。剥離帯電により酸化膜中のトラップ電荷が増大する場合のメカニズムを想定した例で、説明する。
【００１３】
図３を参照する。符号１で示すのは基板であり、ここではプラズマ処理により得られた膜特にたとえばＰ−ＣＶＤ酸化膜特にＰ−ＴＥＯＳ酸化膜が形成されたシリコン半導体ウエーハである。Ｐ−ＣＶＤ直後は、Ｐ−ＴＥＯＳにマイナスの残留チャージがあり、基板１（ウエーハ）が図３に模式的に示すようにマイナスに帯電した状態になる。該基板１（ウエーハ）は、Ｐ−ＣＶＤ下部電極ステージ２に載置されている。このＰ−ＣＶＤ下部電極ステージ２は、一般にアルミニウム合金を陽極酸化して、Ａｌ2 Ｏ3 等の絶縁膜で覆い、かつ、デポジション（堆積）前にあらかじめＰ−ＴＥＯＳ等の絶縁膜でキャップした構造になっている。このため、異種の絶縁膜同士が接触した形になっている。このＰ−ＣＶＤ下部電極ステージ２は、アースＥに接続されている。符号３は、基板１を搬送するためのウエーハ搬送用リフトピンである。この搬送用リフトピン３は、絶縁物で浮いているか、アースされている。
【００１４】
図３に示したように、アース接地ＥはＰ−ＣＶＤ下部電極ステージ２と接続している。このため、Ｐ−ＣＶＤ下部電極ステージ２と接触している基板１（ウエーハ）にチャージがあると、反対の極性のチャージが、矢印ＩのようにアースＥから該Ｐ−ＣＶＤ下部電極ステージ２に供給されることになる。上部電極５側は、図４に示すように、ＲＦ（高周波電源）４と接続されている。
【００１５】
上記のように、Ｐ−ＣＶＤ下部電極ステージ２はアース接地されているので、図５に示すように、アースＥから反転チャージが、電荷を中和するまで、矢印Ｉで模式的に示すように供給される。すなわち、絶縁物が接触していて、片側がアースされている場合には、Ｐ−ＣＶＤ下部電極ステージ２側にも基板１（ウエーハ）と等しい電荷量の反転チャージがアースＥから供給され、中和するのである。この状態は、特に何ら問題とはならない。
【００１６】
ところが、リフトピン３でＰ−ＣＶＤ下部電極ステージ２から基板１（ウエーハ）を持ち上げると、帯電ダメージが発生する。この状態を図６に示す。この状態では、基板１（ウエーハ）は電極ステージ２に密着し、剥がしにくくなる。このような状態は、スティッキ（Ｓｔｉｋｙ）状態とも称されている。上記の現象は、ステージ２と基板１（ウエーハ）とを離間させようとすることに伴い、剥離帯電が生じたことによる。元々電荷が中和しているものを引き離そうとすると、この剥離帯電は、不可避的に生じるものである。この場合の剥離帯電発生のメカニズムは、下記のとおりと考えられる。
▲１▼基板１（ウエーハ）とＰ−ＣＶＤ下部電極ステージ２との間に、電荷量に応じた電界（電気力線）が形成される。
▲２▼下部電極ステージ２側においては、プラスのチャージが該電極側に誘起する。このプラスのチャージが、基板１（ウエーハ）と電極ステージ２との間のエアーギャップにより、プラスの電荷が少ない基板１（ウエーハ）の方へ、放射する。
この放射を、図６に模式的に矢印ＩＩで示す。
▲３▼放射は電界の破壊現象であるので、基板１（ウエーハ）にコロナ帯電だけでなく、酸化膜トラップを形成する。
【００１７】
上記のように、たとえば半導体装置に用いるプラズマＣＶＤ絶縁膜には、製膜時のプラズマの揺らぎに伴う電荷のアタックによって、少なくともある程度の膜中トラップを絶縁膜中にトラップ電荷として取り込んでしまう。これは、低温アニール等では除去されない。このため、たとえば上記したように、アースに繋がった電極ステージから剥がす場合に、さらに剥離帯電によって絶縁膜中トラップ電荷をさらに増大させてしまうという現象が出来する。
【００１８】
【発明が解決しようとする課題】
本発明は上記問題点に鑑みてなされたもので、上記プラズマ処理に伴う帯電及びその後の剥離帯電に代表されるような、基板の帯電による不都合を解決した基板処理方法、具体的には、基板の剥離帯電防止方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る基板の剥離帯電防止方法は、電極ステージに接する帯電した基板に、基板の帯電電荷とは反対電荷のコロナチャージを帯電電荷の中和量を超えて付与し、該中和量を超える過剰な反対電荷を、電極ステージに接続されているアースにより除電する、基板と電極ステージの剥離時における基板の剥離帯電防止方法である。
【００２０】
コロナチャージは、基板が有する電荷量の中和量を充分に超える、過剰なチャージとして与え、過剰なチャージは、基板が有する電荷量の５０％を上限として過剰に与えるものであることが好ましい。
【００２１】
本発明によれば、基板が有する電荷とは逆極性（反対電荷）のコロナチャージを基板に与えるので、基板の帯電は中和し、かつその場合、充分に余分のコロナチャージを与えることによって、爾後の剥離帯電等の、さらなる帯電を防止できる。
【００２５】
なお、特開平８−９７１２１号公報には、基板の帯電量を正確に計測してその帯電を丁度中和するようにイオナイザーを制御してイオン化気体を基板に与える技術が記載されているが、この技術では過剰なチャージは与えられないので、剥離帯電等による問題の効果的な解決はできない。特開平９−２１３５９７号公報には、イオナイザーから基板に与える電荷を正負切り換え可能にした技術が記載され、特開平７−３１２３３７号公報にはイオナイザーとヒーターとを組み合わせた技術が記載され、特開平１０−２２４０１６号公報には大型の基板全面の除電を可能とした技術が記載されているが、いずれも過剰なチャージを与えることについての記載はない。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態についてさらに説明し、また、図面を参照して本発明の好ましい実施の形態例を説明する。但し当然のことではあるが、本発明は以下の説明及び図示の形態例により限定を受けるものではない。
【００２７】
本発明は、基板に何らかの要因で蓄積された電荷の中和について、汎用できるものである。たとえば、半導体基板、透明基板（ガラス基板や、石英基板その他、たとえば液晶表示装置等に用いるもの等）、厚膜磁気ヘッド用基板、磁気抵抗効果素子基板等、除電が要求される基板に対して、汎用できるものである。また、電荷蓄積の要因も、プラズマ処理等プロセス処理条件によってトラップ電荷等として蓄積されるものや、摩擦による静電気発生、また有機処理液による処理等に伴う帯電等、各種の原因の帯電に対して、有効に適用できる。
【００２８】
特に本発明は、プラズマＣＶＤ等の処理で膜中に電荷がトラップされている場合、その後剥離帯電等で帯電がさらに増大する場合の対策としても、有効に機能する。すなわち、基板の電荷を丁度中和する従来の各種技術が、必ずしも有効に機能できない場合があるのに対し、本発明は、過剰な電荷を与えるということで、従来技術では実現できなかった効果的な除電を達成できるのである。
【００２９】
以下、図面を参照して、本発明の好ましい一実施の形態例を説明する。以下の例は、本発明を次のように具体化したものである。すなわち、半導体装置を構成するプラズマＣＶＤ絶縁膜の膜中トラップに起因する剥離帯電を防止するため、膜中トラップ電荷量を超えた過剰の逆極性のコロナチャージをＯ２プラズマ等で与え、これによりチャージを基板（ウエーハ）表面に過飽和にのせ、膜中トラップ電荷を中和させて、アースに繋がったステージ電極からの剥離帯電を防止する（実施の形態例１）。
【００３０】
なおこの実施の形態例は、特に先に膜中トラップ電荷を有して帯電している基板について、さらなる剥離帯電を防止するように実施したものであり、本発明はこのような二重の帯電の可能性のある困難な除電の場合に好ましく用いられるものではあるが、その他、各種の要因で電荷が蓄積されているものを単に除電する技術として有効に使用できることは言うまでもない。
【００３１】
実施の形態例１
まず本実施の形態例のメカニズムについて、図１を参照して説明する。図２に、本発明を適用しない比較の場合を示すが、この両者を対比することによって、本発明の構成及び作用を明らかにする。図１及び図２に示すのは、Ｐ−ＣＶＤ下部電極ステージ２に基板１（ウエーハ）が載置され、電極ステージ２はアースされている場合で、図３に示した従来技術と同じ構造をとっている。
【００３２】
図２は、コロナチャージを、基板の帯電を丁度中和する量で与えた場合の比較例である。まず、これについて説明する。
【００３３】
図２（ａ）を参照する。この例においては、プラズマＣＶＤ絶縁膜を有する基板１（ウエーハ）の処理を行うので、元々プラズマ処理を行うものであり、基板１のウエーハ残留チャージと逆極性のコロナチャージ（ここではプラスのチャージ）を、Ｏ* コロナチャージ等により、基板１（ウエーハ）表面に乗せ、中和させている。符号ＩＩＩで、基板１（ウエーハ）に与えるチャージを模式的に示す。
【００３４】
しかし、成膜膜厚や、履歴や、Ｐ−ＣＶＤ条件によって、膜の残留チャージ量は異なり、最適条件は設定できない。特に、中和が不十分な場合は、従来技術の説明で述べたように、電極ステージ２に、符号Ｉで示すように、アースＥからプラス電荷が誘起されてしまう。
【００３５】
コロナチャージが不足している場合や、丁度中和した量だけ乗せている場合は、図２（ｂ）に示すように電極ステージ２にプラス電荷が残るために、リフトピン３での剥離を行うと、矢印ＩＩで模式的に示すようなプラス電荷の移動が従来技術の場合と同様に起こり、剥離帯電してしまう。剥離帯電は、電界破壊なので、酸化膜トラップとなり、酸化膜にさらに余分に残留することになる。結局、基板１（ウエーハ）には、残留チャージが増加する。
【００３６】
これに対して、本実施の形態例のメカニズムは、図１に示すように、次のとおりである。図１（ａ）を参照する。本例では、本発明を適用して、過剰なコロナチャージを基板１（ウエーハ）に与える。符号ＩＶをもって、基板１（ウエーハ）に与える過剰なコロナチャージを模式的に示す。たとえばＯ2 プラズマによるコロナチャージを用いることができる。過剰なコロナチャージＩＶは、基板１（ウエーハ）のマイナス電荷を中和し、余分なプラスのコロナチャージは、電極ステージ２がアースされているために、符号Ｖ〜ＶＩＩで模式的に示すように、電極ステージ２を抜けて、アースＥにすべて落ちる。
【００３７】
これにより、図１（ｂ）に示すように、基板１（ウエーハ）は適正に中和される。図１（ｂ）におけるプラスの基板１（ウエーハ）上のコロナチャージは、水分等と中和し消滅し、酸化膜トラップにはならないものである。このため、図１（ｂ）のようにリフトピン３での剥離を行っても、電界が発生せず、電荷の移動は発生しない。よって、剥離帯電の問題はなく、いわゆるスティッキ（Ｓｔｉｋｙ）状態は生じない。
【００３８】
次に、本実施の形態例について、さらに詳細に説明する。本例にあっては、次のような具体的な半導体ウエーハについてのプロセスステップにおいて、本発明を適用する。
（１）下地にＣＭＯＳＦＥＴ等があり、酸化膜付き構造の場合について、下記プロセスステップ
（１−１）Ｐ−ＣＶＤ製膜，Ｐ−ＴＥＯＳ，Ｐ−ＰＳＧ，Ｐ−ＳｉＯＦ，Ｐ−ＳｉＯＮ等の層間絶縁膜形成ステップ
（１−２）除電Ｏ2 プラズマステップ
たとえば条件は、Ｏ2 ：１００ＳＣＣＭ，Ｎ2 ：１００ＳＣＣＭ，１３．５６ＭＨｚ，２００Ｗ，１０ｓｅｃ
（１−３）基板（ウエーハ）搬送
（２）下地にＣＭＯＳＦＥＴ等があり、層間絶縁膜上に金属配線がある場合について、下記プロセスステップ
（２−１）デポジション（堆積）前に行う除電Ｏ2 プラズマステップ
たとえば条件は、Ｏ2 ：１００ＳＣＣＭ，Ｎ2 ：１００ＳＣＣＭ，１３．５６ＭＨｚ，２００Ｗ，１０ｓｅｃ
（２−２）Ｐ−ＣＶＤ製膜，Ｐ−ＴＥＯＳ，Ｐ−ＰＳＧ，Ｐ−ＳｉＯＦ，Ｐ−ＳｉＯＮ等の層間絶縁膜形成ステップ
（２−３）デポジション（堆積）後に行う除電Ｏ2 プラズマステップ
たとえば条件は、Ｏ2 ：１００ＳＣＣＭ，Ｎ2 ：１００ＳＣＣＭ，１３．５６ＭＨｚ，２００Ｗ，１０ｓｅｃ
（２−４）基板（ウエーハ）搬送
（３）コンタクトの後処理有機洗浄や、ダマシン配線後に、逆極性に層間絶縁膜が帯電している場合について、下記プロセスステップ
上記（２）と同じ
【００３９】
本実施の形態例において、過剰なコロナチャージによる帯電の中和は、次のように行う。すなわち、被処理基板（ウエーハ）の帯電、特に酸化膜の帯電の量をＱｏｘとし、コロナチャージの電荷量をＱｃｏｒｏｎａとすると、逆極性で、過剰に飽和する条件で行う。
｜Ｑｏｘ｜＜＜｜Ｑｃｏｒｏｎａ｜
この過剰なコロナチャージは、被処理基板（ウエーハ）の帯電の３０％以上、２００％以下の範囲で、過剰であることが好ましい。
【００４０】
帯電中和プロセスとしては、次のように行う。
（Ａ）帯電極性に応じ、中和させる電荷の極性や電荷量を変える条件にする。たとえば、酸素プラズマにおいては、正電荷を持ちやすく、窒素では逆に負電荷を持ちやすいので（Ｍ．Ａ．ＬＩＥＢＥＲＭＡＮ，ｅｔ．，ａｌ．，“ＰＲＩＮＣＩＰＬＥＳ  ＰＬＡＳＭＡ  ＤＩＳＣＨＡＲＧＥＳ  ＡＮＤ  ＭＡＴＥＲＩＡＬＳ  ＰＲＯＣＥＳＳＩＮＧ”，ＪＯＨＮ  ＷＩＬＥＹ  ＆  ＳＯＮＳ，ＩＮＣ．，ｐｐ２４８−２５６、特にｐ２５５のＴＡＢＬＥ８．２．参照）、これらを混合して一定条件を作ったり、酸素のみにして正電荷に飽和させたりする。
【００４１】
（Ｂ）あるいは、正負のコロナを交互に形成し、酸化膜中のトラップ電荷と中和させる。この場合、条件出しの必要は少ないが、あまり大きく電位を振っても意味が無く、逆にダメージが入ってしまう結果となることもあるので、効果の確認を要する。
【００４２】
コロナチャージの発生手段は、次のようなものを採用できる。たとえば、空気中の窒素や酸素や二酸化炭素を帯電させて、用いることができる。
（ａ）チャンバー内にコロナチャージを輸送できる構造の装置であれば、空気中の窒素や酸素や二酸化炭素を活用してコロナを生成し、チャンバーに導入して被処理基板（ウエーハ）を晒すことで、中和ができる。たたしこの場合、チャンバー内に水分を持ち込むのは好ましくないので、乾燥空気等を用いることが好ましい。また、チャンバー内を軟Ｘ線で照射し、正負の電荷を誘起させて、中和を行ってもよい。
（ｂ）チャンバー内を真空にして、酸素やアルゴンや窒素等をプラズマで電離させて荷電粒子を生成させ、コロナチャージを印加する形態をとることができる。
【００４３】
以上のようにすることにより、Ｐ−ＣＶＤ下部電極ステージ２に基板１（ウエーハ）が載置され、電極ステージ２はアースされている場合でも、電極ステージ２から基板１（ウエーハ）を剥離する場合の剥離帯電を防止できる。
【００４４】
特に本例のように、プラズマＣＶＤ絶縁膜において、製膜時に取り込んでしまう膜中のトラップが存在している場合に問題となる、上記剥離帯電を有効に防止できる。
【００４５】
本例にあっては、イオナイザー等によって、空気中に存在する水分や二酸化炭素を帯電コロナ源とすることで、比較的容易にコロナチャージを発生できる。ただし、ＣＲ空気は比較的清浄度が高いので、事務室等での電荷量に比べ低いので、条件出しが必要になる。
【００４６】
また本例にあっては、チャンバー内を真空にして、酸素やアルゴンや窒素等をプラズマで電離させて荷電粒子を生成させ、コロナチャージを印加する態様をとる場合は、電極ステージが直接アースされていない場合には比較的簡単にプラズマを発生させることができ、条件出しも容易であるが、剥離帯電が発生しやすいので、条件設定が重要となる。
【００４７】
参考形態例
次に本発明を応用可能な参考形態例について説明する。本例は、特にプラズマＣＶＤ装置を改良することで、剥離帯電等の帯電を抑制するようにした例である。図７に、本例に係るプラズマＣＶＤ装置を示す。
【００４８】
図７中、符号１は被処理基板（ウエーハ）、２１はこれを支持するサセプタ、２２はサーモカップルである。サーモカップル２２は、ＲＦ電源からうかせておく。たとえば絶縁カバーする。符号３１はウエーハ搬送ピンであり、これは絶縁しておく。８はシャワーヘッドである。
【００４９】
本例では、チャンバー構造として、電極ステージ側もアースから浮かせて、基板（ウエーハ）に電圧のばらつきがかからないように、ＲＦ電源システムを介して浮かせる。図中に、ＲＦ１、ＲＦ２で示すＲＦ電源システムを介するようにすればよい。これにより、酸化膜中のトラップ電荷を減少させることができる。ただし、酸化膜中のトラップ電荷がなくなるわけではないので、実施の形態例１と同様な過剰のコロナチャージによる除電ステップをも設けて、実施した。
【００５０】
このように、チャンバー構造として、電極ステージ側もアースから浮かせて、基板（ウエーハ）にＤＣ、及びスパイク状のＲＦ電圧のばらつきがかからないように、ＲＦ電源システムを介して浮かせるようにしたので、以下の作用が呈される。すなわち、一般に、プラズマの、基板（ウエーハ）に印加される電圧変動を、対向電極側のマッチングシステムが吸収し、酸化膜中のトラップ電荷量が低減する。しかし上記のように、酸化膜中のトラップ電荷はないわけではないので、特に搬送時等にアースと接触した場合、剥離帯電が生じてしまうおそれが出る。これを防止するためには、実施の形態例１におけると同様に、イオナイザー等によって、空気中に存在する水分や二酸化炭素を帯電コロナ源とするか、またはチャンバー内を真空にして、酸素やアルゴンや窒素等をプラズマで電離させて荷電粒子を生成させ、コロナチャージを印加するようにして、ダメージと逆極性の過剰なコロナチャージを与え、除電する。
【００５１】
ダメージと逆極性の過剰なコロナチャージによる除電は、基板（ウエーハ）の搬送前後の、特に搬送の後に主に行うことが好ましい。既に酸化膜中に電荷が存在するものに成膜する場合、これがあらかじめ中和されていなければ、この過剰なコロナチャージによる中和を行い、その後、新たに発生した酸化膜中トラップ（最外表面のプラズマシリコンオキサイド等のプラス帯電、その下層のマイナス帯電等）による剥離帯電を防止できる。
【００５２】
【発明の効果】
上述したように、本発明の基板の剥離帯電防止方法によれば、プラズマ処理に伴う、あるいは剥離帯電に起因するなどの各種の基板帯電について、該帯電を防止して該基板の帯電による不都合を有効に解決することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態例のメカニズムを説明する図である。
【図２】  比較例のメカニズムを説明する図である。
【図３】  従来技術の問題点を示す図である。
【図４】  従来技術の問題点を示す図である。
【図５】  従来技術の問題点を示す図である。
【図６】  従来技術の問題点を示す図である。
【図７】  参考形態例の装置を示す図である。
【符号の説明】
１・・・基板（ウエーハ）、２・・・電極ステージ、３・・・リフトピン、Ｅ・・・アース。
【図１】
0004507303.tif 000002
【図２】
0004507303.tif 000003
【図３】
0004507303.tif 000004
【図４】
0004507303.tif 000005
【図５】
0004507303.tif 000006
【図６】
0004507303.tif 000007
【図７】
0004507303.tif 000008