(57)【特許請求の範囲】
【請求項１】
クロマ入力信号を受信する入力、およびクロマ出力信号を発生する出力を備える増幅器と、
前記増幅器に結合され、前記出力信号のバースト成分の振幅を制御する制御回路と、から成り、
前記制御回路は、前記増幅器に結合される第１の帰還路、および前記第１の帰還路に結合される第２の帰還路を含み、該第１の帰還路と該第２の帰還路とは互いに依存し、バースト成分の値が所定の値以下のとき、前記出力信号の振幅を制御して減少させ、
前記第１の帰還路がフィルタを含み、前記第２の帰還路が前記フィルタと並列に接続され、一定のニー値以下でのバーストの振幅に対して装置のニー特性／スロープ特性の値を制御する、ビデオ信号処理装置。
【請求項２】
クロマ入力信号を受信する入力、振幅を制御できるクロマ出力信号を発生する出力、および利得制御入力を備える、制御可能な増幅器と、
前記制御可能な増幅器の利得を制御する制御回路と、から成る、テレビジョン装置に於ける自動クロマ制御システムであって、
前記制御回路が、
縦続接続をなす、測定されたバースト振幅を表す信号を発生する手段、所定のバースト振幅と測定されたバースト振幅との差を表す誤差信号を発生する手段、および前記制御可能な増幅器の出力と前記制御可能な増幅器の利得制御入力との間に結合されて、前記誤差信号を積分する積分器を含む第１の帰還路と、
前記積分器の出力から前記積分器の入力に結合され、所定の閾値以下にある前記クロマ入力信号のバースト成分の値に対し所定の割合で前記増幅器の利得を減少させるための第２の帰還路と、から成る、前記自動クロマ制御システム。
【請求項３】
前記第２の帰還路が、
前記積分器の出力信号をスケール化し、オフセットし、そして振幅を制限して、制御信号を発生するための回路手段と、
前記積分器の入力に前記制御信号を供給する手段と、を含む、請求項２に記載の自動クロマ制御システム。
【請求項４】
測定されたバースト振幅を表す信号を発生する前記手段がバースト・ゲートを含む、請求項２記載の自動クロマ制御システム。
【請求項５】
測定されたバースト振幅を表す信号を発生する前記手段がクロマ復調器およびバースト・アキュムレータを含む、請求項２記載の自動クロマ制御システム。
【請求項６】
クロマ入力信号を受信する入力、およびクロマ出力信号を発生する出力を備える増幅器と、
前記増幅器に結合され、前記出力信号のバースト成分の振幅を制御する制御回路と、から成り、
前記制御回路は、前記バースト成分の値が所定の値以下のとき、前記出力信号の振幅を減少させるように制御し、
また、前記制御回路は、前記増幅器に結合されるフィルタを有する第１の帰還路と、前記フィルタと並列に接続される第２の帰還路とを含み、一定のニー値以下でのバーストの振幅に対して装置のニー特性／スロープ特性の値を制御する、ビデオ信号処理装置。
【請求項７】
クロマ入力信号を受信する第１の入力、利得制御入力、およびクロマ出力信号を発生する出力を備える増幅器と、
前記増幅器の前記利得制御入力に結合され、前記出力信号のバースト成分の振幅を制御する制御回路と、から成り
前記制御回路は、前記増幅器に結合される第１の帰還路、および前記第１の帰還路に結合される第２の帰還路を含み、該第１の帰還路と該第２の帰還路とは互いに依存し、前記バースト成分の値が所定の値以下であることを検知し、これを検知すると前記出力信号の振幅を減少させるように制御し、
前記第１の帰還路はフィルタを含み、
前記第２の帰還路は、前記所定の値以下にある前記クロマ入力信号のバースト成分の値に対し所定の割合で前記増幅器の利得を減少させるための利得依存オフセット信号を前記第１の帰還路に供給する回路を含む、ビデオ信号処理装置。
【発明の詳細な説明】
【０００１】
（産業上の利用分野）
本発明は、一般に、自動クロミナンス制御（Ａｕｔｏｍａｔｉｃ  Ｃｈｒｏｍｉｎａｎｃｅ  Ｃｏｎｔｒｏｌ：ＡＣＣ）回路に関し、特に、比較的低レベルのバースト成分に対しクロミナンス信号の飽和度（振幅）が減じられる形式のＡＣＣ回路に関する。
【０００２】
（発明の背景）
自動クロミナンス制御回路（以下、「ＡＣＣ回路」）は、テレビジョン装置に於いて、クロミナンス信号を比較的一定のレベルに調整する（「正規化する（ｎｏｒｍａｌｉｚｅ）」）のに役立つ。この比較的一定のレベルは、その後のクロミナンス信号の処理（復調、カラー制御、マトリックス処理など）を容易にする。具体的には、自動クロミナンス制御回路は通常、すべての妥当なバースト入力信号のレベルに対して比較的一定のバースト振幅を有するクロミナンス出力信号が得られるように設計されている。
【０００３】
図１は、従来（先行技術）によるＡＣＣシステムの一例を示す。この既知のシステムにおいて、クロミナンス信号源１０から供給されるクロマ（ｃｈｒｏｍａ）信号（バースト成分を含む）は、自動クロマ制御（Ａｕｔｏｍａｔｉｃ  Ｃｈｒｏｍａ  Ｃｏｎｔｒｏｌ：ＡＣＣ）回路１４を介してクロマ復調器１２に供給される。ＡＣＣ回路１４は、クロマ信号源１０からのクロマ信号のバースト振幅に基づいてクロマ出力信号を調整する。
【０００４】
ＡＣＣ回路１４（破線で輪郭を示す）の入力１６にクロミナンス信号源１０の出力が接続され、ＡＣＣ回路１４の出力１８はクロマ復調器１２に結合され、クロマ復調器１２はその後の処理に適する復調されたカラー出力信号ＣｒとＣｂを発生する。ＡＣＣ回路１４の入力１６は、利得制御増幅器２０を介して出力１８に結合される。増幅器２０の利得は、バースト・ゲート２２とＡＣＣ検出器２４とＡＣＣフィルタ（または「積分器」：ｉｎｔｅｇｒａｔｏｒ）２６とからなるバースト・キード帰還路（ｂｕｒｓｔ  ｋｅｙｅｄ  ｆｅｅｄｂａｃｋ  ｐａｔｈ）によって制御される。
【０００５】
通常動作の間、バースト・ゲート２２とＡＣＣ検出器２４からなるこの帰還路は、クロマ信号源１０から供給されるクロミナンス入力信号のバースト成分のレベルの通常の変動に対し、増幅器２０から供給されるクロミナンス出力信号をほぼ一定のレベルに調整する。また、以下に述べるように、図１のシステムでは、低いバースト振幅で生じる出力信号のロールオフ（ｒｏｌｌｏｆｆ）が制御されない。この一般型のＡＣＣシステムは、例えば、三洋電機（株）（Ｓａｎｙｏ  Ｃｏｒｐｏｒａｔｉｏｎ）が製作したＬＡ７６１２型集積回路に使用されている。
【０００６】
図２は、別の従来技術によるシステムを示す。回路の或る部分にはディジタル要素が使用されている。図２のシステムでは、クロミナンス出力信号のレベルはバースト成分のすべての変動に対しほぼ一定の状態にある。
【０００７】
（発明の概要）
本発明は、第１に、これまで従来技術では認識されていない或る問題を認識することに在り、第２に、この新しく認識された問題を独自に解決することに在る。
【０００８】
ＡＣＣシステムでは、比較的低いバースト振幅を有する信号に対しクロマ利得を減らすことが有利である。何故なら、比較的低いバースト振幅を有する信号はしばしば、低いルマ（ｌｕｍａ：輝度）振幅を伴うので、クロマ利得を減らすと過飽和の回避に役立つからである。更に、低いバースト振幅を有する信号は、しばしば、Ｓ／Ｎ（Ｓｉｇｎａｌ‐ｔｏ‐Ｎｏｉｓｅ：信号対雑音）比が劣化するので、クロマを減らすと、表示画像におけるクロマ・ノイズの可視性も減少する。
【０００９】
本発明の一態様によれば、従来技術の或るＡＣＣ回路では、上述した低いバースト振幅での利得の減少は明確な副作用（ｓｉｄｅ‐ｅｆｆｅｃｔ）をある程度呈することが判明している。これが従来技術の回路に起こるのは、比較的低いバースト振幅に対し増幅器２０は「利得を使い果たす」傾向があるためと考えられ、これはループ利得を減じるので比較的低いバースト入力信号の振幅に対し出力信号は減少する傾向がある。
【００１０】
しかしながら、飽和度の低下とノイズの低下という効果を得るために、増幅器において低いバースト振幅で不十分な（クロマ）利得に単純に依存することには問題があることを、本発明では認識している。従来技術のシステムにおけるこの特性は、集積回路の製法の変動に極めて依存するので、予測できないことが判明しており、これが問題である。この特性は種々のＩＣ間で変動する。更に、この予測不可能な性質では、最適のＡＣＣの性能は得られない。
【００１１】
図３は、本発明が指向する問題の性質を更に詳細に説明している。この図は、クロマ入力信号のバースト成分の振幅（ＩＲＥ単位）の関数としてＡＣＣの出力レベル（正規化された）を例示する。図３に示すように、従来のシステムでは、約１５（ＩＲＥ）以上のバースト・レベルに対する出力３００は比較的一定である。しかしながら、比較的低いバースト振幅値に対しては、利得の低下が始まる箇所である「ニー」（ｋｎｅｅ：膝状部）３０２は、５、１０、あるいは１５（ＩＲＥ）で起こるので、ニーは予測不可能である。また、出力は、ニー（３０２）以下では、予測不可能なスロープ（傾斜）を帯びる。既知のＡＣＣシステムの応答特性のこのような変動は、ＩＣ処理の変動によるものと思われる。上述したように、これらの変動は、予測可能な性能を得るために望ましくない。ＩＣの処理にもっと厳しい制限を課すればよいと考えられるかも知れないが、そのような解決法は高価で複雑で、実用的でない。
【００１２】
従って、本発明の目的は、ニー特性またはスロープ特性、またはその両方が制御可能で、予測可能な性能を得られるＡＣＣシステムを提供することである。
【００１３】
本発明を具体化する装置は、ビデオ信号処理装置からなり、クロマ入力信号を受信する入力、およびクロマ出力信号を発生する出力を有する増幅器と、該増幅器に結合されて出力信号のバースト成分の振幅を制御する制御回路と、を備えており、該制御回路は、バースト成分の値が所定の値以下にあるとき、出力信号の振幅を制御して縮小させることを特徴とする。
【００１４】
本発明の更なる態様によれば、前記回路手段は、前記増幅器に結合される第１の帰還路、および該第１の帰還路に結合される第２の帰還路からなる。
【００１５】
本発明の更なる態様によれば、前記第１の帰還路は第１のフィルタを含み、前記第２の帰還路は該フィルタと並列に接続され、或る一定のニー（ｋｎｅｅ）の値以下でのバーストの振幅に対し本装置のニーおよび／またはスロ−プ（傾斜）特性の値を制御する。
【００１６】
別の態様によれば、本発明はＡＣＣシステムからなり、クロマ入力信号を受信する入力、振幅を制御できるクロマ出力信号を発生する出力、および利得制御入力を有する制御可能な増幅器と、この制御可能な増幅器の利得を制御する制御回路と、を備えており、この制御回路は、縦続接続をなす、測定されたバーストの振幅を表す信号を発生する手段と、所定のバースト振幅と測定されたバースト振幅との差を表す誤差信号を発生する手段と、前記制御可能な増幅器の出力とこの増幅器の利得制御入力間に結合され、前記誤差信号を積分（ｉｎｔｅｇｒａｔｅ）する積分器と、を含む第１の帰還路、および前記積分器の出力からこの積分器の入力に結合され、所定の閾値以下のクロマ入力信号のバースト成分の値に対して所定の割合で前記増幅器の利得を減少させるための第２の帰還路を備えることを特徴とする。
【００１７】
本発明の上述した特徴および更なる特徴は以下に記述され、添付の図面に示されている。図面において同様な要素は同様な参照符号で表されている。
【００１８】
最初に、従来技術による回路である図２に示す検出器２４とフィルタ（または「積分器」）２６の細部を考察することが本発明の理解に役立つ。検出器２４は、システムの誤差信号（ＥＳ）がどのように発生されるのかについて理解が得られるように示されている。フィルタ（または「積分器」）２６は、従来技術のシステムで、この要素（フィルタ）が、本発明（図４に関して以下に述べる）によりいかに変更されるのかについて理解が得られるように示されている。
【００１９】
図面の慣例で、無符号の二進数はアスタリスク（＊）で表され、２の補数にはアスタリスクが付されていない。ハッシュ・マーク（＼）はバスで伝達されるビット数を表す。
【００２０】
ＡＣＣ検出器２４（破線で輪郭を示す）で、図２に示す端子２０２と２０４におけるバーストＵとバーストＶの成分は、バースト・ベクトルの同相成分と直交位相成分である。このバースト・ベクトル成分は、当業者に知られている複数の方法のうち任意の１つ（図１に示すバースト・ゲートを含むが、これだけに限定されない）を使用して、あるいは復調／累積されたＣｒとＣｂを使用して発生される。これらの成分の絶対値はそれぞれ排他的オアゲート２０６と２０８で発生され、それぞれの打切り（ｔｒｕｎｃａｔｉｏｎ）回路２１０と２１２を介して、最大値回路２１４に供給される。バーストの振幅は、バーストＵとバーストＶの絶対値の最大値であり、最大値回路２１４の出力で発生される１１ビットの信号（無符号）である。次に、減算器２１６内の定数から、最大値回路２１４からのバーストの振幅が差し引かれて、誤差信号（Ｅｒｒｏｒ  Ｓｉｇａｌ：ＥＳ）を発生する。この定数は、入力２１８より減算器２１６に供給される。入力２１８は無符号８ビットの制御信号を受け取り、この８ビットの制御信号は、乗算器２２０によって４倍にされ（シフト動作）、減算器２１６に加えられる。この定数は本システムに於ける所定のバースト出力の振幅を表す。この全体的閉ループシステムに於いて、減算器２１６の出力における１２ビットの誤差信号（ＥＳ）は誤差信号をゼロにドライブ（ｄｒｉｖｅ）する。
【００２１】
ＡＣＣ検出器から供給されるこの１２ビットの誤差信号（ＥＳ）は、ＡＣＣフィルタ（「積分器」）２６の入力２２４に加えられる。フィルタ２６は、縦続接続をなす加算器２２６、リミッタ２２８、および「Ｄ」型ラッチ２３０を含んでいる。ラッチ２３０の出力（１６ビット）は加算器２２６の入力に戻され、加算器２２６はその他方の入力において誤差信号（ＥＳ）を受け取る。ラッチ２３０は、端子２３６と２３４からそれぞれ水平入力と垂直入力信号が供給されるゲート２３２からの信号によってイネーブル（ｅｎａｂｌｅ）される。水平入力信号は、バーストのベクトルが計算された後に、１水平ラインにつき一度供給される。端子２３４における垂直表示信号はゲート２３２の否定入力（○のある）に供給され、ゲート２３２はイネーブルされて、（バーストが存在する）有効なビデオ期間中だけラッチ（Ｄフリップ‐フロップ）をイネーブルする。従って、フィルタ２６はシステム全体に対し望ましいフィルタリング（瀘波）処理を行い、静的利得誤差を除去する。換言すれば、誤差信号は、ＡＣＣの利得に係りなく、ゼロにドライブされる。
【００２２】
ラッチ２３０の出力は割算器２４０（６ビットのシフタ）により１／６４にスケールダウンされ、「ＡＣＣ利得」制御信号を発生して、これを出力端子２４２に加える。出力端子２４２は増幅器２０の利得制御入力に結合される。これはディジタル・システムなので、利得制御増幅器２０は実際には、「可変利得ブロック」として知られるディジタル形式で実施される。増幅器２０（または可変利得ブロック）はＡＣＣ利得制御信号に指数関数的に応答する、利得は２をＡＣＣ利得信号値で累乗した数に比例する。
【００２３】
図４は本発明の実施例を示す。本発明は、変更されたＡＣＣフィルタ２６Ａおよび飽和度減少制御回路４００（破線で輪郭を示す）からなり、増幅器２０に結合される第１の帰還路、および第１の帰還路に結合される第２の帰還路を含み、所定の値よりも低い入力バースト・クロマ成分の値に対してＡＣＣの出力信号の振幅を制御して減少させる。第１の帰還路は減算器４０２、加算器２２６、リミッタ２２８、ラッチ２３０を含み、これらはＡＣＣ検出器２４と増幅器２０の利得制御入力２８に結合される。第２の帰還路はスケーリング・ユニット４０４、減算器４１０、リミッタ４１４を含み、これらは変更されたＡＣＣフィルタ２６Ａに結合される。
【００２４】
この構成では、図５に示すようなＡＣＣシステムの応答特性（５００）を生じるので有利である。図５は、比較的低い値の入力バースト成分に対し、制御されたニー（ｋｎｅｅ）５０２および制御されたスロープ（傾斜）５０４を呈する。これは従来技術によるＡＣＣシステムの応答とは対照的であって、従来技術（図３に示す）では、ニー（３０２）の位置とスロープ（３０４）は何れも、それらのパラメータを制御する手段が無いため予測できない。
【００２５】
更に詳細に説明すると、飽和度減少制御回路４００における帰還路の目的は、利得に依存するオフセット（ｇａｉｎ‐ｄｅｐｅｎｄｅｎｔ  ｏｆｆｓｅｔ）を発生することであり、それを積分器(ＡＣＣフィルタ)２６Ａの入力に加える。この利得依存オフセットの供給により、比較的低い振幅の入力バースト成分に対してクロマ利得の減少を制御する。飽和度減少制御回路４００は出力２７においてフィルタ２６Ａの出力を得て、それを割算器（シフト回路）４０４において所定の率（ここでは、１／６４）でスケール化する。この動作によって、ニー（５０２）以下での応答特性（５００）のスロープ（５０４）を制御する。
【００２６】
ＡＣＣニー制御信号源４０６は、２ビットの制御信号をルックアップ・テーブル４０８に供給する。ＡＣＣニー制御信号は、例えば、当該技術分野で知られているように、プログラムされたマイクロコントローラによって、あるいは当業者に知られている他の手段によって供給される。スケール化された積分器出力信号（ユニット４０４から供給される）を、減算器４１０によって、ルックアップ・テーブル４０８の出力から差し引く。減算器４１０の出力はリミッタ４１４に加えられて、リミッタ４１４内で制限される。最後に、この制限された差信号は、積分器(ＡＣＣフィルタ)２６Ａに追加されている入力２９を介して、減算器４０２に加えられ、減算器４０２は、ＡＣＣ検出器２４からの出力を差し引く、あるいはオフセット（ｏｆｆｓｅｔ：相殺）する。次に、減算器４０２の出力は、積分器の加算器２２６に加えられ、リミッタ２２８とラッチ２３０からなる経路を介して処理される。
【００２７】
動作を説明すると、積分器（ＡＣＣフィルタ）２６Ａの出力は、バースト入力の振幅を示す（増幅器２０の入力、あるいは利得制御ブロックにおいて）。回路４００からフィルタ２６Ａの入力に供給されるオフセットは、所定のバースト振幅を表す定数を変化させる（例えば、検出器２４の端子において）ことに相当する。従って、積分器（２２６、２２８、２３０）の出力（Ｑ）を「整形」して、それを（減算器４０２を介して）フィルタ２６Ａの入力に戻すことにより、所定の、ほとんど任意の利得対バースト振幅特性を達成することができる。
【００２８】
簡単に要約すると、制御回路４００に於いて特定の整形ネットワークを使用し、ユニット４０４からのスケール化された積分器（フィルタ）の出力は、ＡＣＣニー制御信号源４０６およびルックアップ・テーブル４０８から供給されるプログラム可能な定数によって、減算器４１０に於いてオフセット（相殺）され、その結果は、リミッタ４１４で、正の（ｐｏｓｉｔｉｖｅ）範囲に制限される。その結果得られる値を、減算器４０２により、積分器の入力から差し引く。スケール化されそしてオセットされたフィルタ（の出力）を正の範囲に制限することによって、所定の平坦な特性がニー（５０２）より上で得られることが分かる。プログラム可能なオフセット定数を変えることにより、利得の減少が始まる箇所でのバースト振幅はプログラム可能である（例えば、制御信号源４０６によって）。スケーリング・ユニット４０４から供給されるスケーリング係数（例えば、１／６４）は、ニー以下でのスロープ５０４の特性を決定する。
【００２９】
本発明は実施例に関して説明されたが、本発明の本質から離れることなく、開示された実施例に変形および変更がなされ得ることは当業者に明らかであろう。従って、本発明は、本発明の真の精神および真の範囲内に入るすべての変更を包含するものである。
【図面の簡単な説明】
【図１】  低いバースト振幅において出力信号中に制御されないロールオフ特性を呈する従来のＡＣＣシステムの簡略化されたブロック図である。
【図２】  バースト振幅の変動に応答してロールオフ特性を呈さない第２の従来のＡＣＣシステムの一部の回路図である。
【図３】  図１のＡＣＣシステムの入力／出力特性を示すグラフ図である。
【図４】  本発明を具体化し、図２のＡＣＣシステムの変更および追加を示す詳細な回路図である。
【図５】  本発明を具体化する、図４の装置の応答特性を示すグラフ図であって、ニーおよびスロープ特性は正確に制御されている。
【図１】
0004559025.tif 000002
【図２】
0004559025.tif 000003
【図３】
0004559025.tif 000004
【図４】
0004559025.tif 000005
【図５】
0004559025.tif 000006