(57)【特許請求の範囲】
【請求項１】
予め定められた複数の周波数のうちいずれか１つの周波数を有する入力クロック信号の周波数を判別して周波数判別信号を生成する周波数判別回路と、
入力データおよびそのサンプリング周期を示す入力クロック信号を遅延して出力する遅延回路と、
前記周波数判別信号を用いて、前記遅延回路から出力される前記入力クロック信号および前記入力データを所定のサンプリング周期の出力データに変換するサンプリング周波数変換回路とを備え、
前記周波数判別回路は、
前記入力クロック信号のＮ（Ｎは自然数）周期毎に基準クロック信号を計数して計数値を出力する周波数計測手段と、
前記計数値が、前記複数の周波数の各々に対応付けられた複数の数値範囲のいずれに属するかを特定して、前記入力クロック信号の周波数が特定した数値範囲に対応する周波数であることを示す前記周波数判別信号を生成する特定手段と、
前記特定手段によって特定された数値範囲が従前に特定された数値範囲と一致するか否かを判定する一致判定手段と、
前記一致判定部の判定結果が所定回数だけ連続して同じであったかを判定し、判定結果が肯定である場合、前記入力クロック信号の周波数が変化したことを示す周波数変化信号を出力する連続一致判定手段とを具備し、
前記遅延回路は、前記周波数判別回路において周波数の判別に必要な時間だけ前記入力データおよび前記入力クロック信号を遅延する、
ことを特徴とするサンプリング周波数変換装置。
【請求項２】
予め定められた複数の周波数のうちいずれか１つの周波数を有する入力クロック信号の周波数を判別して周波数判別信号を生成する周波数判別回路と、
入力データおよびそのサンプリング周期を示す入力クロック信号を遅延して出力する遅延回路と、
前記周波数判別信号を用いて、前記遅延回路から出力される前記入力クロック信号および前記入力データを所定のサンプリング周期の出力データに変換するサンプリング周波数変換回路とを備え、
前記周波数判別回路は、
前記入力クロック信号のＮ（Ｎは自然数）周期毎に基準クロック信号を計数して計数値を出力する周波数計測手段と、
前記計数値が、前記複数の周波数の各々に対応付けられた複数の数値範囲のいずれに属するかを特定する特定手段と、
前記特定手段によって特定された数値範囲が所定回数だけ連続して同じであったかを判定する判定手段と、
前記判定手段の判定結果が肯定である場合、前記入力クロック信号の周波数が当該数値範囲に対応する周波数であることを示す前記周波数判別信号を生成する判別手段とを具備し、
前記遅延回路は、前記周波数判別回路において周波数の判別に必要な時間だけ前記入力データおよび前記入力クロック信号を遅延する、
ことを特徴とするサンプリング周波数変換装置。
【請求項３】
前記遅延回路は、前記周波数判別回路において周波数の判別に必要な時間を、前記入力クロック信号のＮ周期と前記所定回数との積とすることを特徴とする請求項１または２に記載のサンプリング周波数変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数判別回路に関し、特に、サンプリング周波数変換装置に効果的に適用できる周波数判別回路に関する。
【背景技術】
【０００２】
特許文献1に記載されているように、第1サンプリング周波数の入力データ信号を第２サンプリング周波数の出力データ信号に変換するサンプリング周波数変換装置が知られている。サンプリング周波数変換装置の中には、入力データ信号について複数種のサンプリング周波数に対応しているものがある。
【特許文献１】特開平６−１８８８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来、複数種のサンプリング周波数に対応しているサンプリング周波数変換装置では、サンプリング周波数変換装置自身は入力データ信号のサンプリング周波数を判別することができず、外部からサンプリング周波数変換装置のレジスタに入力データ信号のサンプリング周波数を設定しなければならなかった。
【０００４】
このため、入力データ信号のサンプリング周波数を判別することができれば、外部からのレジスタ設定が不要になり便利である。本発明はこのような状況を鑑みてなされたものであり、サンプリング周波数変換装置に効果的に適用できる周波数判別回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係るサンプリング周波数変換装置は、予め定められた複数の周波数のうちいずれか１つの周波数を有する入力クロック信号の周波数を判別して周波数判別信号を生成する周波数判別回路と、入力データおよびそのサンプリング周期を示す入力クロック信号を遅延して出力する遅延回路と、前記周波数判別信号を用いて、前記遅延回路から出力される前記入力クロック信号および前記入力データを所定のサンプリング周期の出力データに変換するサンプリング周波数変換回路とを備え、前記周波数判別回路は、前記入力クロック信号のＮ（Ｎは自然数）周期毎に基準クロック信号を計数して計数値を出力する周波数計測手段と、前記計数値が、前記複数の周波数の各々に対応付けられた複数の数値範囲のいずれに属するかを特定して、前記入力クロック信号の周波数が特定した数値範囲に対応する周波数であることを示す前記周波数判別信号を生成する特定手段（例えば、実施形態のレンジ判定部２３）と、前記特定手段によって特定された数値範囲が従前に特定された数値範囲と一致するか否かを判定する一致判定手段と、前記一致判定部の判定結果が所定回数だけ連続して同じであったかを判定し、判定結果が肯定である場合、前記入力クロック信号の周波数が変化したことを示す周波数変化信号を出力する連続一致判定手段とを具備し、前記遅延回路は、前記周波数判別回路において周波数の判別に必要な時間だけ前記入力データおよび前記入力クロック信号を遅延する、ことを特徴とする。
【０００６】
本発明によれば、サンプリング周波数変換装置における外部から入力データ信号のサンプリング周波数に関するレジスタ設定が不要となる。また、入力クロック信号の周波数は予め想定される複数の周波数のうちいずれかであるので、周波数自体を厳密に検知する必要はない。そこで、本発明では、想定される周波数を区別することが可能な複数の周波数レンジ（数値範囲）のいずれに属するかを判別している。また、入力クロック信号の周波数の変化は、従前の周波数レンジと今回の周波数レンジとを比較して、一致する回数が所定回数だけ連続した場合に周波数が変化したことを示す周波数変化信号を生成するので、確実に周波数の判定を行うことができる。
周波数判別回路は、確実に周波数を判別するために、所定回数だけ連続して同じ周波数レンジに属する場合に周波数の変化を出力する。したがって、判別に要する時間だけ入力データに対して判別結果が遅れる。そこで、前記入力クロック信号および前記入力データは、前記サンプリング周波数変換回路へ遅延回路を介して入力されることで、サンプリング周波数が変化したタイミングと周波数の判別結果に基づく、周波数変換処理のタイミングを同期させることができる。遅延回路の遅延時間は、周波数の判別に必要な時間、すなわち、入力クロック信号のN周期と所定回数との積で与えられることが好ましい。
【０００７】
また、本発明に係る他のサンプリング周波数変換装置は、予め定められた複数の周波数のうちいずれか１つの周波数を有する入力クロック信号の周波数を判別して周波数判別信号を生成する周波数判別回路と、入力データおよびそのサンプリング周期を示す入力クロック信号を遅延して出力する遅延回路と、前記周波数判別信号を用いて、前記遅延回路から出力される前記入力クロック信号および前記入力データを所定のサンプリング周期の出力データに変換するサンプリング周波数変換回路とを備え、前記周波数判別回路は、前記入力クロック信号のＮ（Ｎは自然数）周期毎に基準クロック信号を計数して計数値を出力する周波数計測手段と、前記計数値が、前記複数の周波数の各々に対応付けられた複数の数値範囲のいずれに属するかを特定する特定手段（例えば、実施形態のレンジ判定部２３）と、前記特定手段によって特定された数値範囲が所定回数だけ連続して同じであったかを判定する判定手段（例えば、実施形態の連続判定カウンタ２６ｂ）と、前記判定手段の判定結果が肯定である場合、前記入力クロック信号の周波数が当該数値範囲に対応する周波数であることを示す前記周波数判別信号（例えば、実施形態のＦＣ）を生成する判別手段（例えば、実施形態のレンジ判定部２３及び連続一致回数判定部２６）とを具備し、前記遅延回路は、前記周波数判別回路において周波数の判別に必要な時間だけ前記入力データおよび前記入力クロック信号を遅延する、ことを特徴とする。
【０００８】
本発明によれば、サンプリング周波数変換装置における外部から入力データ信号のサンプリング周波数に関するレジスタ設定が不要となる。また、入力クロック信号の周波数は予め想定される複数の周波数のうちいずれかであるので、周波数自体を厳密に検知する必要はない。そこで、本発明では、想定される周波数を区別することが可能な複数の周波数レンジのいずれに属するかを判別している。また、入力クロック信号の周波数は、同じ周波数レンジ（数値範囲）が所定回数だけ連続した場合に当該周波数レンジに属する所定の周波数であると判別されるので、確実に周波数の判定を行うことができる。
周波数判別回路は、確実に周波数を判別するために、所定回数だけ連続して同じ周波数レンジに属する場合に周波数の変化を出力する。したがって、判別に要する時間だけ入力データに対して判別結果が遅れる。そこで、前記入力クロック信号および前記入力データは、前記サンプリング周波数変換回路へ遅延回路を介して入力されることで、サンプリング周波数が変化したタイミングと周波数の判別結果に基づく、周波数変換処理のタイミングを同期させることができる。遅延回路の遅延時間は、周波数の判別に必要な時間、すなわち、入力クロック信号のN周期と所定回数との積で与えられることが好ましい。
【０００９】
また、本発明に係る他のサンプリング周波数変換装置では、前記遅延回路は、前記周波数判別回路において周波数の判別に必要な時間を、前記入力クロック信号のＮ周期と前記所定回数との積とすることを特徴とする。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態について図面を参照して説明する。図１は、本発明に係る周波数判別回路２０を備えたサンプリング周波数変換装置１０の構成を示すブロック図である。本実施形態においてサンプリング周波数変換装置１０は、シリアルの入力データＤｉｎと、入力データＤｉｎのサンプリング周期に同期する入力クロックＣＫｉｎと、入力データＤｉｎのビット周期に同期する入力ビットクロックｂＣＫｉｎとを入力し、所定のサンプリング周波数に変換して、シリアルの出力データＤｏｕｔと、出力データＤｏｕｔのサンプリング周期に同期した出力クロックＣＫｏｕｔと、出力データＤｏｕｔのビット周期に同期した出力ビットクロックｂＣＫｏｕｔとを出力する。なお、入力データＤｉｎと入力クロックＣＫｉｎと入力ビットクロックｂＣＫｉｎとの関係は図２に示すタイミングチャートのようになる。すなわち、サンプリング周期を示す入力クロックＣＫｉｎ１回分に、所定のサンプリングビット数分の入力ビットクロックｂＣＫｉｎと入力データＤｉｎが存在することになる。
【００１２】
図１に示すように、サンプリング周波数変換装置１０は、周波数判別回路２０とサンプリング周波数変換回路３０と遅延回路４０ａ、４０ｂ、４０ｃとを備えている。周波数判別回路２０は、入力クロックＣＫｉｎが入力され、入力クロックＣＫｉｎの周波数レンジを判別し、その判別結果を示す周波数判別信号ＦＩをサンプリング周波数変換回路３０に出力する。周波数レンジとは周波数の範囲の意味である。この例では、入力クロックＣＫｉｎの周波数が予め定められた複数の周波数のいずれかとなる。このため、周波数レンジは、そのような周波数を区別できるように定められている。
また、周波数判別回路２０は、入力クロックＣＫｉｎの周波数レンジが変化したことを検出すると、周波数変化信号ＦＣをサンプリング周波数変換回路３０に出力する。さらに、周波数判別回路２０は、入力クロックＣＫｉｎの周波数が規定値以下で計測不能な場合には、計測不能信号ＭＤをサンプリング周波数変換回路３０に出力する。この場合、周波数は便宜的に０ｋＨｚとする。
【００１３】
周波数判別回路２０は、入力データＤｉｎのサンプリング周波数が、あらかじめ定めた周波数レンジのどの周波数レンジに含まれているかを判別する。周波数判別信号ＦＩは、判別された周波数レンジを代表する周波数を示す識別コードであり、１または複数の信号線で伝送される。ここで、周波数レンジを代表する周波数は、例えば、４８ｋＨｚ、４４．１ｋＨｚ、３２ｋＨｚ、２４ｋＨｚ、２２．０５ｋＨｚ、１６ｋＨｚ、１２ｋＨｚ、１１．０２５ｋＨｚ、８ｋＨｚの９種類とする。
【００１４】
サンプリング周波数変換回路３０は、制御部３１を備えており、入力データＤｉｎ、入力クロックＣＫｉｎ、入力ビットクロックｂＣＫｉｎを、それぞれ遅延回路４０ａ、４０ｂ、４０ｃを介して入力し、制御部３１の制御の下で所定のサンプリング周波数に変換して、出力データＤｏｕｔ、出力クロックＣＫｏｕｔ、出力ビットクロックｂＣＫｏｕｔを出力する。サンプリング周波数変換回路３０は、公知の技術を用いて構成することができる。
【００１５】
サンプリング周波数変換回路３０は、自身で入力データＤｉｎのサンプリング周波数を判別することはできない。このため、制御部３１に入力される周波数判別信号ＦＩにより内部設定を行なって所定の周波数へのサンプリング周波数変換処理を行なう。内部設定は、周波数変化信号ＦＣが入力された場合に行なう。周波数変化信号ＦＣは、サンプリング周波数が変化したことを示す１ビットのデータである。
【００１６】
後述するように本実施形態において周波数判別回路２０が入力データＤｉｎのサンプリング周波数が変化したことを検出するには数クロックを要する。このため、入力データＤｉｎ、入力クロックＣＫｉｎ、入力ビットクロックｂＣＫｉｎは、それぞれ遅延時間が等しい遅延回路４０ａ、４０ｂ、４０ｃを介してサンプリング周波数変換回路３０に入力される。これにより、入力データＤｉｎがサンプリング周波数変換回路３０に入力する際にサンプリング周波数が判別している状態を作り出すことができるため、サンプリング周波数が変化する際の入力データＤｉｎの取りこぼしを防ぐことが可能となる。
なお、遅延回路４０ａ、４０ｂ、４０ｃの遅延時間は、周波数判別回路２０において周波数を判別するのに必要な時間であることが好ましい。例えば、周波数判別回路２０が、入力クロックＣＫｉｎのＮ（Ｎは自然数）周期ごとに入力クロックＣＫｉｎの周波数を判別し、これが所定回数だけ連続した場合に周波数の変化を出力するのであれば、遅延時間は、入力クロックＣＫｉｎのＮ周期と所定回数との積で与えられることが好ましい。
【００１７】
図３は、周波数判別回路２０の構成を示すブロック図である。本実施形態において周波数判別回路２０は、リクエスト信号生成部２１、周波数計測部２２、レンジ判定部２３、レファレンス格納部２４、一致判定部２５、連続一致回数判定部２６を備えている。
【００１８】
リクエスト信号生成部２１は、入力クロックＣＫｉｎを入力し、入力クロックＣＫｉｎの１周期に１回リクエスト信号Ｒｅｑを生成する。ただし、リクエスト信号生成部２１を用いずに入力クロックＣＫｉｎをリクエスト信号Ｒｅｑとして利用するようにしてもよい。
【００１９】
周波数計測部２２は、リクエスト信号ＲｅｑのＮ（Ｎは自然数）パルス分の間隔を、サンプリング周波数より十分大きい周波数を有する基準クロックＲｅｆＣＬＫでカウントするカウンタ２２ａを備える。このカウンタ２２ａによって入力クロックＣＫｉｎの周波数、すなわち入力データＤｉｎのサンプリング周波数を計測する。基準クロックＲｅｆＣＬＫは、例えば、周波数判別回路２０の内部クロックを用いることができる。なお、周波数計測部２２は、サンプリング周波数が基準値より小さくて基準クロックＲｅｆＣＬＫをカウントするカウンタ２２ａがオーバーフローした場合には、計測不能信号ＭＤを出力する。
【００２０】
レンジ判定部２３は、周波数計数部２２が計測した周波数が、４８ｋＨｚ、４４．１ｋＨｚ、３２ｋＨｚ、２４ｋＨｚ、２２．０５ｋＨｚ、１６ｋＨｚ、１２ｋＨｚ、１１．０２５ｋＨｚ、８ｋＨｚが代表する各周波数レンジのどの周波数レンジに含まれるかを判定する。それぞれの周波数レンジの下限値と上限値とはあらかじめ定めておくものとする。判定結果は、周波数判別信号ＦＩとして出力される。
【００２１】
レファレンス格納部２４は、前回のリクエスト信号Ｒｅｑにおいて判定された周波数レンジを記憶する記憶領域である。一致判定部２５は、レンジ判定部２３で判定された周波数レンジと、レファレンス格納部２４に格納されている周波数レンジとを比較し、一致しているかどうかを判定して、その結果を連続一致回数判定部２６に出力する。
【００２２】
連続一致回数判定部２６は、不一致フラグ２６ａと基準値２６ｃとを記憶している。また、連続判定カウンタ２６ｂを備えている。不一致フラグ２６ａは、一致判定部２５がレンジ判定部２３で判定された周波数レンジと、レファレンス格納部２４に格納されている周波数レンジとが不一致であると判定した場合にオンにする。連続判定カウンタ２６ｂは、不一致フラグ２６ａがオンになっている状況で、一致判定部２５が一致判定を連続して行なう回数をカウントする。連続判定カウンタ２６ｂの値が基準値２６ｃに達すると、周波数レンジが変更されたと判断して周波数変化信号ＦＣを出力するとともに不一致フラグ２６ａをオフにする。すなわち、本実施形態では、周波数レンジが前の周波数レンジと異なると判断された場合に、変化後の周波数が所定クロック連続した場合に周波数が変化したと判断するようにしている。基準値２６ｃはあらかじめ定めておくようにする。また、条件、設定等に応じて変更できるようにしてもよい。
【００２３】
次に、周波数判別回路２０の処理の流れについて図４のフローチャートを参照して説明する。まず。周波数計測部２２がリクエスト信号Ｒｅｑに基づいて周波数を計測する（Ｓ１０１）。このとき、基準クロックＲｅｆＣＬＫをカウントするカウンタ２２ａがオーバーフローした場合、すなわち、周波数が基準値より小さくて計測不能である場合（Ｓ１０２：Ｙｅｓ）には、便宜的に周波数が０ｋＨｚであると判定する（Ｓ１０３）。そして、レファレンス格納部２４の周波数レンジを更新する（Ｓ１０４）。また、周波数計測部２２は、計測不能信号ＭＤを出力する（Ｓ１０５）。
【００２４】
周波数が計測できた場合（Ｓ１０２：Ｎｏ）には、レンジ判定部２３は計測された周波数がどの周波数レンジに含まれるかを判定する（Ｓ１０６）。判定結果は、周波数判別信号ＦＩとして出力する。次いで、一致判定部２５が、判定された周波数レンジがレファレンス格納部２４に格納されている周波数レンジと一致するかどうかを判断する（Ｓ１０７）。
【００２５】
その結果、一致していないと判断した場合（Ｓ１０７：Ｎｏ）には、連続一致回数判定部２６が、レファレンス格納部２４の周波数レンジを更新する（Ｓ１０８）。また、不一致フラグ２６ａをオンにする（Ｓ１０９）とともに、連続判定カウンタ２６ｂをリセットし（Ｓ１１０）、処理をステップＳ１０１に戻し、周波数の計測を継続する。具体的には、次のリクエスト信号Ｒｅｑを検知して基準クロックＲｅｆＣＬＫのカウントを開始する。
【００２６】
一方、一致していると判断した場合（Ｓ１０７：Ｙｅｓ）には、連続一致回数判定部２６が、レファレンス格納部２４の周波数レンジを更新する（Ｓ１１１）。ただし、同じ値であるので更新は省いてもよい。そして、不一致フラグ２６ａがオンかどうかを判断する（Ｓ１１２）。不一致フラグ２６ａがオフの場合（Ｓ１１２：Ｎｏ）は、そのまま処理を続け、次の周波数を計測する（Ｓ１０１）。
【００２７】
不一致フラグ２６ａがオンの場合（Ｓ１１２：Ｙｅｓ）は、連続判定カウンタ２６ｂのカウント値をアップする（Ｓ１１３）。そして、連続判定カウンタ２６ｂのカウント値が基準値２６ｃに達したかどうかを判断する（Ｓ１１４）。その結果、連続判定カウンタ２６ｂのカウント値が基準値２６ｃに達していない場合（Ｓ１１４：Ｎｏ）には、そのまま処理を続け、次の周波数を計測する（Ｓ１０１）。
【００２８】
一方、連続判定カウンタ２６ｂのカウント値が基準値２６ｃに達した場合（Ｓ１１４：Ｙｅｓ）は、周波数変化信号ＦＣを出力する（Ｓ１１５）。そして、不一致フラグ２６ａをオフにして（Ｓ１１６）、次の周波数を計測する（Ｓ１０１）。
【００２９】
図５は、入力クロックＣＫｉｎ、リクエスト信号Ｒｅｑ、周波数判別信号ＦＩ、周波数変化信号ＦＣ、サンプリング周波数変換回路３０の内部設定の関係の一例を示すタイミングチャートである。時刻ｔ０において、周波数判別信号ＦＩは、周波数レンジとして「Ａ」を示しているものとする。このため、サンプリング周波数変換回路３０の内部設定も「Ａ」となっている。
【００３０】
時刻ｔ１からｔ２にかけて、入力クロックＣＫｉｎが、時刻ｔ０における周波数よりも高い、周波数レンジ「Ｂ」に含まれる周波数に変化したとする。周波数判別信号ＦＩは、時刻ｔ２で判定結果の「Ｂ」を出力する。ただし、周波数変化信号ＦＣは出力せずに、時刻ｔ２からリクエスト信号Ｒｅｑのカウントを開始する。そして、周波数レンジ「Ｂ」の判定が連続し、時刻ｔ３でカウント値が基準値に達したとすると周波数変化信号ＦＣを出力する。サンプリング周波数変換回路３０の内部設定は、周波数変化信号ＦＣにより周波数判別信号ＦＩを取り込んで、時刻ｔ３から「Ｂ」に設定される。
【００３１】
なお、周波数判別信号ＦＩも時刻ｔ２では「Ｂ」に変化させずに、時刻ｔ３で初めて、「Ｂ」に変化するようにしてもよい。この場合は、連続一致回数判定部２６から、周波数レンジが所定回数連続して一致したという信号を受信して、その受信に応じて周波数判別信号ＦＩを変化させるようにする。すなわち、連続判定カウンタ２６ｂは、周波数レンジ（数値範囲）が所定回数だけ連続して同じであったかを判定する手段として機能し、連続一致回数判定部２６とレンジ判定部２３とは、判定結果が肯定である場合、入力クロックＣＫｉｎの周波数が当該周波数レンジに対応する周波数であることを示す周波数判別信号ＦＩを生成する手段として機能する。
【００３２】
より具体的な例でさらに説明する。まず、動作開始時に０ｋＨｚであった入力クロックＣＫｉｎが、４４ｋＨｚに変化する場合を例に説明する。入力クロックＣＫｉｎが０ｋＨｚのとき、周波数判別信号ＦＩは０ｋＨｚを示し、レファレンス格納部２４には０ｋＨｚが格納される。入力クロックＣＫｉｎが４４ｋＨｚに変化すると周波数レンジは４４．１ｋＨｚであると判別され、周波数判別信号ＦＩが４４．１ｋＨｚを示し、連続判定カウンタ２６ｂがカウントを開始する。所定周期経過後に周波数変化信号ＦＣが出力され、サンプリング周波数変換回路３０は、４４．１ｋＨｚのサンプリング周波数で動作を開始する。
【００３３】
つぎに、４４ｋＨｚの入力クロックＣＫｉｎで動作中に、入力クロックＣＫｉｎが４７．９ｋＨｚに変化する場合を例に説明する。入力クロックＣＫｉｎが４４ｋＨｚのとき、周波数判別信号ＦＩは４４．１ｋＨｚを示し、４４．１ｋＨｚのサンプリング周波数で動作する。入力クロックＣＫｉｎが４７．９ｋＨｚに変化すると、４８ｋＨｚレンジと判定され、不一致フラグ２６ａがオンとなり、連続判定カウンタ２６ｂがカウントを開始する。所定周期経過後に周波数変化信号ＦＣが出力され、サンプリング周波数変換回路３０は、４８ｋＨｚのサンプリング周波数で動作を再開する。
【００３４】
最後に４７．９ｋＨｚの入力クロックＣＫｉｎで動作中に、入力クロックＣＫｉｎが停止する場合を例に説明する。入力クロックＣＫｉｎが４７．９ｋＨｚのとき、周波数判別信号ＦＩは４８ｋＨｚを示し、４８ｋＨｚのサンプリング周波数で動作する。周波数計測部２２に設けられたカウンタ２２ａは基準クロックＲｅｆＣＬＫをカウントするが、入力クロックＣＫｉｎが停止すると、カウンタ２２ａがオーバーフローし、計測不能信号ＭＤを出力し、周波数判別信号ＦＩは０ｋＨｚを示す。サンプリング周波数変換回路３０は計測不能信号ＭＤにより動作を停止する。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る周波数判別回路２０を備えたサンプリング周波数変換装置１０の構成を示すブロック図である。
【図２】入力データＤｉｎと入力クロックＣＫｉｎと入力ビットクロックｂＣＫｉｎとの関係を示すタイミングチャートである。
【図３】周波数判別回路２０の構成を示すブロック図である。
【図４】周波数判別回路２０の処理の流れについて説明するフローチャートである。
【図５】入力クロックＣＫｉｎ、リクエスト信号Ｒｅｑ、周波数判別信号ＦＩ、周波数変化信号ＦＣ、サンプリング周波数変換回路３０の内部設定の関係の一例を示すタイミングチャートである。
【符号の説明】
【００３６】
１０…サンプリング周波数変換装置、２０…周波数判別回路、２１…リクエスト信号生成部、２２…周波数計測部、２３…レンジ判定部、２４…レファレンス格納部、２５…一致判定部、２６…連続一致回数判定部、３０…サンプリング周波数変換回路、３１…制御部、４０ａ，４０ｂ，４０ｃ…遅延回路
【図１】
0004420092.tif 000002
【図２】
0004420092.tif 000003
【図３】
0004420092.tif 000004
【図４】
0004420092.tif 000005
【図５】
0004420092.tif 000006