(57)【特許請求の範囲】
【請求項１】
電力変換器のためのセルフドライブ同期整流回路であって、
一次巻線および二次巻線を有し、前記二次巻線が第１ターミナルおよび第２ターミナルを有する第１トランスと、
前記第１トランスの二次巻線の第１ターミナルに結合されており、アースに対してフローティング状態の制御ターミナルを有する第１同期整流器と、
前記第１同期整流器のフローティング制御ターミナルに結合されており、前記第１同期整流器を制御する第１ドライブ回路と、
第１スイッチおよび第２スイッチを備える前記第１ドライブ回路に結合されており、前記第１トランスの両端での電圧極性の反転に応じ、前記第１トランスの二次巻線の第２ターミナルから発生される、前記第１ドライブ回路を制御する、第１制御信号と
を備え、更に
前記第１トランスの二次巻線の第２ターミナルに結合されており、アースに対してフローティング状態の制御ターミナルを有する第２同期整流器と、
前記第２同期整流器のフローティング制御ターミナルに結合されており、前記第２同期整流器を制御する第２ドライブ回路と、
第３スイッチおよび第４スイッチを備える前記第２ドライブ回路に結合されており、前記第１トランスの両端での電圧極性の反転に応じ、第２ドライブ回路を制御する第２制御信号と、
前記第１スイッチおよび第２スイッチの両端に結合されており、前記第１トランスの二次巻線の第１ターミナルに接続された第１コンデンサと、
前記第１コンデンサと前記第１同期整流器との間に結合された第１ダイオードと、前記第３スイッチおよび第４スイッチの両端に結合されており、前記第１トランスの二次巻線の第２ターミナルに接続された第２コンデンサと、
前記第２コンデンサと前記第２同期整流器との間に結合された第２ダイオードと
を備えることを特徴とする回路。
【請求項２】
前記第１スイッチおよび第３スイッチがＮタイプのＭＯＳＦＥＴを備え、前記第２スイッチおよび第４スイッチがＰタイプのＭＯＳＦＥＴを備え、前記第１スイッチと第２スイッチとがトーテムポール回路配置に接続されており、前記第３スイッチと第４スイッチとがトーテムポール回路配置に接続されており、前記第１同期整流器および第２同期整流器がＭＯＳＦＥＴを備え、前記第１および第２同期整流器の前記制御ターミナルがゲートであることを特徴とする請求項１に記載の回路。
【請求項３】
前記第１、第２、第３および第４スイッチがゲートを有し、前記第１および第２スイッチの前記ゲートが前記第１トランスの二次巻線の第２ターミナルに接続されており、前記第３および第４スイッチの前記ゲートが前記第１トランスの二次巻線の第１ターミナルに接続されていることを特徴とする請求項１に記載の回路。
【請求項４】
出力電圧ターミナルおよびリターン電圧ターミナルと、
前記第１同期整流器と前記出力電圧ターミナルとの間に結合された第１インダクタと、
前記出力電圧ターミナルと前記リターン電圧ターミナルとの間に並列に結合された第３コンデンサと
を更に備えることを特徴とする請求項３に記載の回路。
【請求項５】
前記第１インダクタと前記第２同期整流器との間に直列に結合された第２インダクタを更に備えることを特徴とする請求項４に記載の回路。
【請求項６】
前記インダクタと前記出力電圧ターミナルとの間に直列に結合された第３インダクタを更に備えることを特徴とする請求項５に記載の回路。
【請求項７】
前記第１トランスの二次巻線が、センタータップを更に備え、
前記回路が該センタータップに接続されたリターン出力電圧ターミナルを更に備え、
前記第１、第２、第３および第４スイッチがゲートを有し、前記第１および第２スイッチの前記ゲートが前記第１トランスの二次巻線の第２ターミナルに接続されており、前記第３および第４スイッチの前記ゲートが前記第１トランスの二次巻線の第１ターミナルに接続されていることを特徴とする請求項１に記載の回路。
【請求項８】
前記第１トランスの二次巻線が、センタータップを更に備え、
前記回路が該センタータップに接続されたリターン出力電圧ターミナルを更に備え、
前記第１、第２、第３および第４スイッチがゲートを有し、前記第１スイッチの前記ゲートが前記第１トランスの二次巻線の第２ターミナルに結合されており、前記第３スイッチの前記ゲートが前記第１トランスの二次巻線の第１ターミナルに接続されており、前記第２および第３スイッチの前記ゲートが前記第１インダクタの前記第１端部に結合されていることを特徴とする請求項１に記載の回路。
【請求項９】
前記第１トランスの二次巻線が更にセンタータップを備え、
前記回路が更に、
前記第１トランスの二次巻線の前記中心ターミナルに結合された第１インダクタと、
前記第１および第２ダイオードに結合された出力電圧ターミナルと、
前記出力電圧ターミナルおよび前記第１インダクタに並列に結合された第３コンデンサと
を備え、
前記第１スイッチの前記ゲートが前記第１トランスの二次巻線の第２ターミナルに結合されており、前記第３スイッチの前記ゲートが前記第１トランスの二次巻線の第１ターミナルに接続されており、前記第２および第４スイッチの前記ゲートが前記出力電圧ターミナルに結合されていることを特徴とする請求項１に記載の回路。
【請求項１０】
第１端部および第２端部を有し、前記第１端部が前記第１スイッチに結合されており、前記第２端部が前記第２スイッチに結合されている第１コンデンサと、
第１端部および第２端部を有し、前記第１端部が前記第１および第２スイッチの前記ゲートに結合されており、前記第２端部が前記第２スイッチに結合されている第１ダイオードと、
第１端部および第２端部を有し、第１端部が前記第３スイッチに結合されており、前記第２端部が前記第４スイッチに結合されている第４コンデンサと、
第１端部および第２端部を有し、前記第１端部が前記第３および第４スイッチの前記ゲートに結合されており、前記第２端部が前記第４スイッチに結合されている第２ダイオードと
を更に備えることを特徴とする請求項３に記載の回路。
【請求項１１】
第１端部および第２端部を有し、第１端部が前記第１スイッチに結合された第１コンデンサと、
第１端部および第２端部を有し、前記第１端部が前記第１コンデンサの第２端部に結合されている第１ダイオードと、
第１端部および第２端部を有し、前記第１端部が前記第３スイッチに結合されている第２コンデンサと、
第１端部および第２端部を有し、前記第１端部が前記第２コンデンサの第２端部に結合されている第２ダイオードと、
第１端部および第２端部を有し、前記第１端部が前記第１コンデンサの第２端部および前記第１ダイオードの第１端部に結合されており、前記第２端部が前記第２スイッチに結合されている第１電流制限抵抗器と、
第１端部および第２端部を有し、前記第１端部が前記第１ダイオードの第２端部に結合されており、前記第２端部が前記第１同期整流器に結合されている第２電流制限抵抗器と、
第１端部および第２端部を有し、前記第１端部が前記第２コンデンサの第２端部および前記第２ダイオードの第１端部に結合されており、前記第２端部が前記第４スイッチに結合されている第３電流制限抵抗器と、
第１端部および第２端部を有し、前記第１端部が前記第２ダイオードの第２端部に結合されており、前記第２端部が前記第２同期整流器に結合されている第４電流制限抵抗器と
を備えることを特徴とする請求項１に記載の回路。
【請求項１２】
前記第１同期整流器と前記第１電流制限抵抗器との間に直列に結合されたゲートを有し、前記第１電圧制限器の前記ゲートが電圧源に結合されている第１電圧制限器と、
前記第２同期整流器と前記第３電流制限抵抗器との間に直列に結合されたゲートを有し、前記ゲートが前記電圧源に結合されている第２電圧制限器と
を更に備え、
前記第１電圧制限器および前記第２電圧制限器がゲート電圧制限を行うことを特徴とする請求項１１に記載の回路。
【請求項１３】
前記第１電圧制限器および前記第２電圧制限器がＭＯＳＦＥＴを含むことを特徴とする請求項１２に記載の回路。
【請求項１４】
前記第１トランスの二次巻線の第１ターミナルと前記第１同期整流器との間に直列に結合された第２インダクタと、
前記第１トランスの二次巻線の第２ターミナルと前記第２同期整流器との間に直列に結合された第３インダクタと
を更に備えることを特徴とする請求項７に記載の回路。
【請求項１５】
前記第２および第３インダクタが飽和可能なインダクタであることを特徴とする請求項１４に記載の回路。
【請求項１６】
前記第１トランスがセンタータップを有し、
前記回路が、一次巻線および二次巻線を有し、前記二次巻線が第１ターミナル、第２ターミナルおよびセンタータップを有し、
前記第１制御信号が前記二次巻線の第２ターミナルからの信号を含む第２トランスと、  前記第１トランスの二次巻線の第２ターミナルに結合されており、アースに対してフローティング状態の制御ターミナルを有する第２同期整流器と、
前記第２同期整流器の制御ターミナルに結合されており、前記第２同期整流器を制御する第２ドライブ回路と、
前記第２ドライブ回路に結合されており、前記第２トランスの両端での電圧極性の反転に応じ、前記第２ドライブ回路を制御する第２制御信号と
を備えることを特徴とする請求項１に記載の回路。
【請求項１７】
前記第２トランスが信号用のトランスを含むことを特徴とする請求項１６に記載の回路。
【請求項１８】
一次巻線および二次巻線を有し、前記二次巻線が第１および第２ターミナルを有する第１トランスを備えた、被ドライブ同期整流回路を使用する電力変換器からの変化する電圧を整流する方法であって、
前記第１トランスの前記一次巻線に変化する信号を与える工程と、
アースに対してフローティング状態の制御ターミナルを有する第１同期整流器によって、前記第１トランスの二次巻線に電流を流す工程と、
第１スイッチおよび第２スイッチを備える第１ドライブ回路によって前記第１同期整流器を制御する工程と、
前記第１トランスの両端での電圧の極性の反転に応じ、第１制御信号によって前記第１ドライブ回路を制御する工程と、
アースに対してフローティング状態の制御ターミナルを有する第２同期整流器によって、前記第１トランスの二次巻線に電流を流す工程と、
第３スイッチおよび第４スイッチを備える第２ドライブ回路によって前記第２同期整流器を制御する工程と、
前記第１トランスの両端での電圧の極性の反転に応じ、第２制御信号によって前記第２ドライブ回路を制御する工程と
を備え、
前記被ドライブ同期整流回路は、
前記第１スイッチおよび第２スイッチの両端に結合されており、前記第１トランスの二次巻線の第１ターミナルに接続された第１コンデンサと、
前記第１コンデンサと前記第１同期整流器との間に結合された第１ダイオードと、
前記第３スイッチおよび第４スイッチの両端に結合されており、前記第１トランスの二次巻線の第２ターミナルに接続された第２コンデンサと、
前記第２コンデンサと前記第２同期整流器との間に結合された第２ダイオードと
を備えることを特徴とする方法。
【請求項１９】
前記第１制御信号が、前記第１トランスの二次巻線の第２ターミナルからの信号であることを特徴とする請求項１８に記載の方法。
【請求項２０】
前記第２制御信号が、前記第１トランスの二次巻線の第１ターミナルからの信号であることを特徴とする請求項１８に記載の方法。
【請求項２１】
前記第１および第２同期整流器が、ゲートを有するＭＯＳＦＥＴを備え、前記第１同期整流器の前記ゲートが前記第１ドライブ回路によって制御され、前記第２ドライブ整流器の前記ゲートが前記第２ドライブ回路によって制御されることを特徴とする請求項１８に記載の方法。
【請求項２２】
前記第１および第２ドライブ回路が２つのスイッチを含み、前記スイッチの一方がＮタイプであり、前記他方のスイッチがＰタイプであることを特徴とする請求項１８に記載の方法。
【請求項２３】
前記第１および第２ドライブ回路がフローティング電圧電源を介し、アースに対してフローティング状態であり、前記フローティング電圧電源がコンデンサとダイオードを含むことを特徴とする請求項１８に記載の方法。
【請求項２４】
第１電圧制限器によって前記第１同期整流器を制御する工程と、
第２電圧制限器によって前記第２同期整流器を制御する工程と
を更に含むことを特徴とする請求項１８に記載の方法。
【請求項２５】
第１インダクタにより逓倍パルスの発生を制御する工程と、
第２インダクタにより逓倍パルスの発生を制御する工程と
を更に備えることを特徴とする請求項１８に記載の方法。
【請求項２６】
少なくとも１つの第１電流制限抵抗器により第１ドライブ回路の電流を制限する工程と、
少なくとも１つの第２電流制限抵抗器により第２ドライブ回路の電流を制限する工程と
を更に備えることを特徴とする請求項１８に記載の方法。
【請求項２７】
前記同期整流回路が一次巻線および二次巻線を有する第２トランスを更に備え、
前記二次巻線が第１ターミナル、第２ターミナルおよびセンタータップを有し、前記第１制御信号が前記第２トランスの二次巻線の第２ターミナルからの信号であることを特徴とする請求項１８に記載の方法。
【発明の詳細な説明】
【０００１】
関連出願とのクロスレファレンス
次の米国特許出願は、本願出願人に譲渡されたものであり、本明細書で参考例として援用する。
特許番号    ＴＢＤ
出願番号    ０９／２０９,７３３
発明者      ファリントン外
発明の名称  セルフドライブ同期整流方式
【０００２】
（発明の分野）
本発明は、一般的には電力変換回路に関し、より詳細には、すべてタイプの回路トポロジーに容易に適合できるセルフドライブ同期整流器に関する。
【０００３】
（発明の背景）
電力消費量を更に少なくし、作動周波数を更に高くしようとするために、論理集積回路（ＩＣ）が、より低い作動電圧に移行するにつれ、更にシステム全体の寸法が縮小され続けるにつれ、より小型のサイズでより効率の高い電源構造が求められている。効率を改善し、電力密度を高めようとする際に、これらタイプの用途には同期整流が必要となってきた。この同期式整流とは、二次整流器における導電電力の損失を減少させるために、回路内の整流要素としてのショットキーダイオードの代わりに、アクティーブデバイス、例えばＭＯＳＦＥＴを使用することを意味する。最近、業界では５ボルト以下の電圧を出力するためのＤＣ／ＤＣモジュールにおいて、同期式整流器をドライブする望ましい方法として、セルフドライブ同期方式が広く採用されてきた。このセルフドライブ方式によれば、同期整流を実現する、簡単でコスト的に効果的で、かつ信頼性のある方法が得られる。
【０００４】
これら方式のほとんどは、「Ｄ、１−Ｄ」（相補的ドライブ）タイプのトポロジーとして一般に知られる特殊な組のトポロジーと共に使用するようになっている。Ｊ.Ａ.コボス外「低出力電圧の搭載変換器のためのいくつかの代替物」、ＩＥＥＥ  ＡＰＥＣ９８議事録、１６３〜１６９ページを参照。「クランプモードの電力変換器における同期整流器のためのセルフ同期ドライブ回路」を発明の名称とし、ボーマン外に対して１９９６年１２月３１日に付与された米国特許第5,590,032号、および「無損失同期整流ゲートドライブを備えたゼロ電圧スイッチング電力変換器」を発明の名称とし、１９９３年１２月２８日にロフタスに付与された米国特許第5,274,543号も参照されたい。これらタイプの変換器では、デバイスのゲートはアースを基準とし、二次巻線における電力変換信号は最初の試みで同期整流器を直接ドライブするための正しい形状およびタイミングを有する。更に、整流器は同期整流器のゲート信号が二次アースに対してフローティング状態とならず、ドライブが容易となることを保証するように整流器が構成されている。図１はアクティーブクランプ順方向回路１０を備えた変換器の、このファミリーの一例と、同期整流回路１２によって行われるセルフドライブ同期整流とを示しており、同期整流回路１２はトランス１８の二次巻線と出力Ｖoutとの間に結合された２つの同期整流器ＳＱ１およびＳＱ２を含む。図２に示されるように、これらタイプの変換器のための変換信号２０は極めて認識可能な２つのインターバルを備えた矩形形状となっており、各インターバルは同期整流器ＳＱ１およびＳＱ２の一方のオン時間に対応している。
【０００５】
ハードスイチング式ハーフブリッジ（ＨＢ）、フルブリッジ（ＦＢ）整流器、およびプッシュプルトポロジーおよび「Ｄ、１−Ｄ」でないタイプのトポロジー（例えばパッシーブリセットを備えたクランプ順方向回路）のようなトポロジーではトランスの電圧は認識可能なゼロ電圧インターバルを有し、これによってセルフドライブ同期整流を実施することが好ましくないものとなる。この結果、これら回路トポロジーを有する外部ドライブ回路を使用しなければならない。ドライブ方式を簡略化するために、トランスに対して同期整流器の配置を変える結果、アースに対しトランス巻線がフローティング状態となり、これによって一般に一次回路と二次回路との間で共通モード電流が増加し、ＥＭＩノイズが大きくなる。一般に同期整流を利用する整流回路は、ＥＭＩに対して好ましい構造とならないように再構成される。
【０００６】
広範な回路トポロジーと共に使用するのに適し、ＥＭＩノイズが少ないトランスの二次巻線側に対して同期整流を行うための回路および方法が当技術分野で求められている。
【０００７】
（発明の概要）
本発明によれば、フローティングゲートを有する同期整流器によるセルフドライブ同期整流方式としての技術的利点が得られる。この整流方式は、これまで効率的なセルフドライブ同期整流方式を利用できなかった、ハードスイッチングされるＨＢ、ＦＢおよびプッシュプル変換器を含むすべてのタイプの回路トポロジーに容易に適合できる。
【０００８】
本発明は、一次巻線および二次巻線を有し、二次巻線が第１ターミナルおよび第２ターミナルを有する第１トランスを含む、電力変換器のためのセルフドライブ同期整流回路である。第１トランスの二次巻線の第１ターミナルには第１同期整流器が結合されており、この第１同期整流器はアースに対してフローティング状態の制御ターミナルを有する。第１同期整流器のフローティング制御ターミナルには第１ドライブ回路が結合されており、この第１ドライブ回路は第１同期整流器を制御するようになっている。第１ドライブ回路には第１制御信号が結合され、この第１制御信号は第１トランスの両端での電圧の極性の反転に応じて第１ドライブ回路を制御するようになっている。第１制御信号は第１トランスの二次巻線の第２ターミナルからの信号でもよいし、また、信号トランスの第２トランスの二次巻線のターミナルからの信号でもよい。
【０００９】
この回路は、アースに対してフローティング状態の制御ターミナルを有する第１トランスの二次巻線の第２ターミナルに結合された第２同期整流器と、前記第２同期整流器のフローティング制御ターミナルに結合されており、第２同期整流器を制御する第２ドライブ回路とを更に含むことができる。第２ドライブ回路には第２制御信号を結合でき、この第２制御信号は第１トランスの両端での電圧の極性の反転に応じて第２ドライブ回路を制御する。第１ドライブ回路はトーテムポール回路配置状の第１スイッチおよび第２スイッチを含むことができ、第２ドライブ回路はトーテムポール回路配置状の第３スイッチおよび第４スイッチを含むことができ、これらスイッチはＭＯＳＦＥＴとなっている。
【００１０】
一次巻線および二次巻線を有し、該二次巻線が第１ターミナルおよび第２ターミナルを有する第１トランスを備えたセルフドライブ同期整流回路を使って電力変換器からの変化する電圧を制御する方法も開示されている。この方法は第１トランスの一次巻線に変化する信号を与える工程と、制御ターミナルを有する第１同期整流器によって第１トランスの二次巻線に電流を流す工程とを備え、前記制御ターミナルはアースに対してフローティング状態にある。第１同期整流器を第１ドライブ回路が制御するようになっており、第１トランスの両端での電圧極性の反転に応じて第１制御信号が第１ドライブ回路を制御するようになっている。制御ターミナルを有する第２同期整流器によって第１トランスの二次巻線に電流を流し、前記制御ターミナルはアースに対してフローティング状態にある。第２同期整流器を第２ドライブ回路が制御するようになっており、第１トランスの両端での電圧極性の反転に応じ、第２制御信号が第２ドライブ回路を制御するようになっている。
【００１１】
添付図面を参照し、次の説明を検討すれば、本発明の上記特徴がより明瞭に理解できよう。
【００１２】
異なる図面における対応する番号および記号は、特に表示しない限り、対応する部品を示す。
【００１３】
（好ましい実施例の詳細な説明）
次の記載は、本発明の構造および方法の説明である。まず最初に従来技術の回路について説明し、次に本発明のいくつかの好ましい実施例およびその代替例、およびそれらの利点について説明する。
【００１４】
図１に示された従来の同期整流器は、例えばハードスイッチング式ハーフブリッジ（ＨＢ）整流器、フルブリッジ（ＦＢ）整流器およびプッシュプルトポロジー、および「Ｄ、１−Ｄ」タイプでないトポロジー（例えばパッシーブリセットを備えたクランプ順方向回路）のような一部の回路トポロジーで使用するには好ましくない。トランスの電圧は認識できるゼロ電圧インターバルを有するので、セルフドライブ同期整流を実現するには望ましくない。この結果、これら回路トポロジーと共に外部ドライブ回路を使用する必要がある。更に同期整流器の両端の電圧ストレスを制限し、電圧の発振を減衰するのに散逸スナッバーが通常必要である。
【００１５】
更に、これら回路トポロジーのための同期整流器をドライブするのにトランスの電圧を使用する結果、フライホイーリングインターバルのかなりの部分の間で、同期整流器ＳＱ１およびＳＱ２に対して使用されるＭＯＳＦＥＴのうちの寄生逆並列ダイオードが導通状態となり、このことはモジュールの効率に否定的な影響を与えるので好ましくないことである。順方向に共振リセットをするための一部のセルフドライブ実現例もこれまで報告されている。例えばムラカミ．Ｎ．外、「通信システムのための高効率の低プロフィル３００Ｗパワーパック」、ＩＥＥＥ  ＡＰＥＣ１９９４年議事録、７８６〜７９２ページ、およびヤマシタ．Ｎ．外、「通信システムのためのコンパクトで高効率の、５０Ｗの搭載電源モジュール」、ＩＥＥＥ  ＡＰＥＣ１９９５年議事録、２９７〜３０２ページを参照されたい。これらの実現例では、フライホイーリングインターバル中に正しいゲートドライブ信号を発生するために共振リセットインターバルが調節されている。別の設計では、２スイッチ順方向変換器のためのセルフドライブ整流の実現例が示されている。ナカヤシキ．Ｙ．外、「同期整流器を備えた高効率のスイッチング電源ユニット」、ＩＥＥＥ  ＩＮＴＥＬＥＣ、１９９８年議事録、３９８〜４０３ページを参照されたい。
【００１６】
アースを基準とし、同期整流器を直接ドライブするのにトランス信号を使用するように、図１の従来の回路の同期整流器の配置を変更することは、トランスの巻線がアースに対してフロート状態となるので不利である。一般に、トランスがフローティング状態にある整流器は一次回路と二次回路との間に大きい共通モードの電流を発生し、この結果、電磁妨害波（ＥＭＩ）が大きくなる。ＥＭＩが少ない、好ましい二次側回路構造とするには、同期整流器のうちの少なくとも１つがアースに対してフローティング状態にあるゲートドライブ信号を有していなければならない。これによって一般に、ドライブ回路が更に複雑となる。
【００１７】
図３Ａは、パッシーブリセットを備えた従来クランプ順方向回路２２を示し、図３Ｂは関連する代表的な二次トランス電圧波形２８を示す。このようなトポロジーと共に、従来のセルフドライブ同期方式を使用する場合、フライホイーリングステージ中に導通する同期整流器は、時間３０でこのステージが終了する前にターンオフすることを証明できる。このケースでは、ＭＯＳＦＥＴの逆並列ダイオードが導通し、損失を大きくする。効率を高くするには、全フライホイーリングステージにわたってこのＭＯＳＦＥＴが導通状態とならなければならない。更に、二次回路に構成を配置し直すことなく、同期整流器の代わりに使用されるダイオードＤ３をドライブするのに、フローティングゲートドライブが必要となる。
【００１８】
従来のセルフドライブ同期整流方式は、対応する同期整流器をターンオンするのにトランスが発生する電圧を使用しており、この電圧がゼロに低下すると、同期整流器はターンオフとなる。しかしながら、整流器（ダイオード）はこのようには作動しない。一般に、ダイオードはターンオフするのに逆極性の電圧を必要とする。従って、従来のドライブ方式は限られた数の回路構造で実施宛きな解決を行っている。
【００１９】
本発明は、シリコンダイオードと同じ原理を使用するセルフドライブ同期整流方式としての技術的利点を提供するものであり、本発明はすべてのタイプの回路トポロジー構造で容易に実現できる。本発明は、図４の第１実施例に示されているように、アースに対してフローティング状態にあるゲートを有する同期整流器ＳＱ１およびＳＱ２を備えた同期整流方式４０である。トランス４９は一次巻線と二次巻線とを有し、トランス４９の二次巻線の第１端部には回路４２が結合されており、この回路４２は同期整流器ＳＱ１のゲートに結合された２つの小さいスイッチＳＱ２とＳＱ３とＳＱ４とを含む。回路４２はＣｃ２およびＤ３を含むフローティング電源電圧も含み、回路４６でも同じように同期整流器ＳＱ２のゲートには２つの小型スイッチＳＱ５およびＳＱ６が結合されている。回路４６はＣｃ３およびＤ４を含むフローティング電源電圧も含む。電流リップル分を平滑化するのに、回路４６と出力電圧ターミナル４７との間にはインダクタＬ0が直列に結合され、更に図示するように、電圧を平滑化するために出力レールの両端にコンデンサＣ0が結合されていることが好ましい。
【００２０】
同期整流器ＳＱ１およびＳＱ２、ならびにスイッチＳＱ３、ＳＱ４、ＳＱ５およびＳＱ６は、電界効果トランジスタ（ＦＥＴ）から構成することが好ましく、酸化金属半導体ＦＥＴ（ＭＯＳＦＥＴ）から構成することがより好ましく、この場合、スイッチＭＯＳＦＥＴＳＱ３、ＳＱ４、ＳＱ５およびＳＱ６のほうが、同期整流器ＭＯＳＦＥＴ  ＳＱ１およびＳＱ２よりも小型である。各同期整流器ＳＱ１およびＳＱ２に対する２つの小型のスイッチＳＱ３、ＳＱ４およびＳＱ５、ＳＱ６は、それぞれ第１および第２トーテムポールドライブ回路を形成し、各ドライブ回路はアースに対してフロート状態であり、これらドライブ回路はそれぞれの同期整流器ＳＱおよびＳＱ２を制御するようになっている。特に本発明によれば、同期整流器ＳＱ１およびＳＱ２のゲートはアースに対してフローティング状態である。スイッチＳＱ３およびＳＱ５をＮタイプのＭＯＳＦＥＴとし、スイッチＳＱ４およびＳＱ６をＰタイプのＦＥＴとすることが好ましい。
【００２１】
トランス４９の二次巻線の第２ターミナルから生じる第１制御信号は、トランス４９の両端の電圧の極性反転に応じて第１ドライブ回路を制御し、トランスの二次巻線の第１ターミナルから生じる第２制御信号は、トランス４９の両端の電圧の極性反転に応じて第２ドライブ回路を制御する。このようなドライブ方式では、同期整流器ＳＱ１およびＳＱ２は従来のセルフドライブ方式の場合のようにトランス信号がゼロとなった時にターンオフされるのではなく、むしろトランス電圧の極性が変わった時にターンオフされる。同期整流器ＳＱ１およびＳＱ２は、従来技術のこれまでのセルフドライブ方式とは対照的に、トランス信号がゼロまで低下した時にオン状態に留まり、かつ導通する。本発明によれば、同期整流器ＳＱ１およびＳＱ２はトランス電圧が極性を変えたときにターンオフされる。更に、これら同期ＳＱ１およびＳＱ２はそれぞれのトーテムポールドライブ回路を通してターンオンされ、それぞれのトーテムポールドライブ回路を通してトランス電圧が極性を変えた時にターンオフされる。
【００２２】
コンデンサＣｃ１およびＣｃ２、ならびにダイオードＤ３およびＤ４は、ＳＱ１およびＳＱ２をドライブするのに必要なフローティング電源電圧を発生する。このように、フローティング電源電圧を発生することにより、ダイオードＤ３およびコンデンサＣｃ１が同期整流器ＳＱ１の両端の電圧をクランプし、ダイオードＤ４およびコンデンサＣｃ２が同期整流器ＳＱ２の両端の電圧をクランプするという別の利点が得られる。コンデンサＣｃ１およびＣｃ２は同期整流器の両端の電圧ストレスを二次側へ反射される入力電圧のほぼ２倍（〜２×Ｖｉｎ×Ｎｓ／Ｎ１）まで制限する。
【００２３】
一般に、同期整流器の出力容量とトランスのリークインダクタンスの相互作用の結果、整流器の両端の電圧ストレスが増加する。このように電圧ストレスが増加することにより同期整流器に使用できるデバイスのタイプが制限される。同期整流の利点をフルに活用するには、可能なＲｄｓ（ｏｎ）が最低のデバイスを使用することが好ましい。半導体物理学はデバイスの電圧定格がより低くなれば一般に、Ｒｄｓ（ｏｎ）はより小さくなると述べている。従って、回路の寄生パラメータの相互作用による増加した電圧ストレスを最小にすることが重要である。本発明はこれらでデバイスの出力容量よりも大きい値を有するコンデンサにより同期整流器の両端の電圧ストレスをクランプすることにより、これら寄生効果の影響を最小にしている。本回路では、クランプコンデンサＣｃ２およびＣｃ３に蓄積されるエネルギーを使用して、同期整流器ＳＱ１およびＳＱ２をそれぞれドライブしている。
【００２４】
一見すると、このセルフドライブ同期整流方式には基本的な欠陥があるように見える。図５の波形図を参照すると、時間Ｔ＜ｔ0において、整流器ＳＱ１はオフ（信号５２）であり、整流器ＳＱ２は導通状態（信号５４）であり、トランスの電圧は信号５６として示されている。時間Ｔ＝ｔ0の時に、基本スイッチＱ１はターンオンし（信号５０）、新しいスイッチングサイクルを開始しようとする。（リークインダクタンスがなく、直列抵抗もない）理想的なトランス４９と、二次回路にすべての寄生パラメータがないと仮定すると、基本スイッチＱ１は短絡回路となるようにターンオンする。このシーケンスは次のとおりである。基本スイッチＱ１がターンオンした時に、整流器ＳＱ２がまだオンの状態で、整流器ＳＱ１の逆並列ダイオードは瞬間的に導通状態になろうとし、この結果、トランス４９の二次巻線の両端に短絡回路が形成される。整流器ＳＱ２はターンオフするにはトランス４９の電圧を逆極性にしなければならないが、整流器ＳＱ２がターンオフする前にこの電圧は反転できない。しかしながらこの原理は、理想的な部品と回路レイアウトを仮定している。従って、説明に浮遊インダクタンスおよび抵抗分を持ち込む場合、数ＫＨｚのスイッチング周波数では、代表的な変換器のレイアウトに存在する浮遊インダクタンスおよび抵抗分が整流器ＳＱ２をターンオフするのに二次側に十分な電圧を発生できることを（実験的にも、シミュレーションによっても）容易に証明できる。整流器ＳＱ１は瞬間的な「短絡回路」となるようにターンオンする。
【００２５】
本発明のドライブ方式の結果、スイッチング過渡期の間に、「シュートスルー」電流（短絡回路に起因するピーク電流）が生じるが、これら電流は後述するように、補償することができる。ほとんどの搭載電力モジュールは電流レベルおよびスイッチング周波数を考慮して設計されているので、これらシュートスルー電流は重大なものではない。これらシュートスルー電流は同期整流器ＳＱ１およびＳＱ２を遅れてターンオンすることから生じるものであり、従来のセルフドライブ同期方式の場合のように、寄生逆並列ダイオードの導通が認められた時に、すべての同期整流器に固有の反転回復効果に起因して生じるシュートスルー電流よりも重大ではない。同期整流器ＳＱ１およびＳＱ２に対して使用されるＭＯＳＦＥＴの寄生逆並列ダイオードは極めて低速であり、このタイプの用途では十分高速でターンオフしないので、シュートスルー電流が発生する。これら電流は特にフル負荷時に極めて重大となり、モジュールの性能に妥協を図らなければならないことがある。同期整流器をより高いスイッチング周波数（＞５００ｋＨｚ）で使用することを阻害する効果の１つとして、同期整流器ＳＱ１およびＳＱ２の反転回復から生じる損失を挙げることができると認められる。
【００２６】
シュートスルー電流が回路の正常な動作を阻害する場合、図６における本発明の第２実施例に示されるように、同期整流器ＳＱ１および／またはＳＱ２のそれぞれに、更にＬ0に対して直列にオプションの外部インダクタＬＳ１および／またはＬＳ２を追加することができる。これら外部インダクタＬＳ１およびＬＳ２は、飽和できるように１回巻のフェライトインダクタであるか、またはより一般的には正方形のループ材料を有する飽和可能なインダクタとすることが好ましい。飽和可能なインダクタを使用することにより、シュートスルー電流を最小にしながら、回路の全体の性能に対するインダクタの影響を最小にできる。スイッチング過渡時の間、ＬＳ１とＬＳ２とは効果的に直列であるので、これらシュートスルー電流を制限するには、２つのインダクタＬＳ１およびＬＳ２の一方しか必要でない。更に、これら外部インダクタＬＳ１およびＬＳ２は、同期整流器ＳＱ１およびＳＱ２の両端の間の電圧ストレスを減少させるクランプ回路の有効性の制限を防止するために、クランプ回路Ｃｃ２およびＤ３またはＣｃ３およびＤ４に直列に、これら外部インダクタＬＳ１およびＬＳ２を設けることが好ましい。
【００２７】
全波整流器に対して使用するための本発明の実現例は、半波整流器の実現例に類似しており、この実現例は図７の第３実施例として示されている。ここではトランス７０のセンタータップはリターン電圧ターミナルに結合されており、回路４２および４６は図４において説明したように、トランスに結合されている。全波整流器に対して示されている回路構成では、ＮタイプのＦＥＴ  ＳＱ３およびＳＱ５のゲートからソースに生じる最大電圧ストレスは、２×Ｖｉｎ×Ｎｓ／Ｎ１にほぼ等しく、ＰタイプのＦＥＴ  ＳＱ４およびＳＱ６にかかる電圧ストレスは４×Ｖｉｎ×Ｎｓ／Ｎ１にほぼ等しい。ＰタイプのＦＥＴのゲートによって生じる電圧ストレスを減少するには、例えば回路の全動作を変えることなく、これらデバイスのゲートをアース、Ｖｏ＋または同期整流器ＳＱ１およびＳＱ２のドレインに結合してもよい。
【００２８】
本発明によれば、多数の代替例およびオプションの回路要素を使用することが可能である。図８は、本発明の第４実施例を示し、この第４実施例は図７に示された全波整流器の代替例である。この実施例では、ＳＱ４およびＳＱ６のゲートは先の実施例の回路４２および４６の場合のように、ＳＱ３およびＳＱ４のゲートではなく、インダクタＬ0に結合されるように回路７２および７４が構成されている。この回路構成では、Ｐ型ＦＥＴ  ＳＱ４およびＳＱ６によって生じる最大のゲート・ソース間電圧は、ほぼ２×Ｖｉｎ×Ｎｓ／Ｎ１に等しい。
【００２９】
図９Ａは回路７２および７４を有する第５実施例を示し、この実施例では、トランス７０のセンタータップとＶoutのリターン電圧ターミナルとの間にインダクタＬ0が接続されている。図９Ｂは第６実施例を示し、この実施例ではトランス７０の両端に直接コンデンサＣｃ１およびＣｃ２ならびにダイオードＤ３およびＤ４を接続することにより、回路の同期整流器７６および７８ののためのフローティング電源電圧を発し得するようになっている。しかしながら、この回路構成では、同期整流器の両端の電圧ストレスは図７に示された第３実施例ほど効果的にクランプされない。
【００３０】
図１０Ａはアクティーブクランプ順方向変換器によって実現された本発明の第７実施例を示し、図１０Ｂはアクティーブクランプ順方向フライバック変換器によって実現された第８実施例を示す。ゲートドライブにおけるシュートスルー電流が問題となる場合、図１１の第９実施例に示されるように、この効果を最小とするように、スイッチＳＱ４に対して抵抗器Ｒ２を直列に設け、スイッチＳＱ６に直列に対して抵抗器Ｒ４を設けることができる。更に、主回路のインピーダンスが十分小さい場合、クランプコンデンサＣｃ１およびＣｃ２が過剰なピーク充電電流を発生し得る。このケースでは、図１１に示されるように、ダイオードＤ３に抵抗器Ｒ１を直列に加え、更にダイオードＤ４に直列に抵抗器Ｒ３を加えることができる。クランプコンデンサの値を小さくすることによっても、これら充電コンデンサのピーク値を小さくすることができる。
【００３１】
多くの応用例では、図１２の第１０実施例に示されるように、ゲートのブレーク電圧を越えないように、ゲートドライブ信号を所定の値にクランプしなければならないことがある。同期整流器のゲートにかかる電圧をＶＣＣからスレッショルド電圧を引いた電圧、例えば１〜２ボルトに制限するために、回路８８および９０に２つのＮタイプのＭＯＳＦＥＴ、ＳＱ７およびＳＱ８が増設される。
【００３２】
ハードスイッチング式ハーフブリッジトポロジー、フルブリッジトポロジーおよびプッシュプルトポロジーのための本セルフドライブ同期整流方式を実現する結果、ゲートドライブにより逓倍パルスが発生することがある。この現象を理解するに当たり、これら回路トポロジーにおける同期整流器ＳＱ１およびＳＱ２をそれぞれ通過する、図１３において信号６６として示された電流ＩSQ1および信号６４として示された電流ＩSQ2は、図１３に示され得ように星形形状を有する。過渡現象ＴR1およびＴR2は寄生インダクタンスおよび抵抗内に同じ極性の電圧を発生する。これら寄生回路の両端で発生する電圧は、過渡現象ＴR2中にスイッチＳＱ１をターンオフさせる電圧である。従って、同じ現象は過渡現象ＴR1の間にＳＱ１をターンオフしようとし、その結果、ＳＱに対する電圧信号５０の逓倍パルス発生領域６８内に示されるゲートドライブ信号の逓倍パルスが発生する。ＳＱ２の電圧は信号６０として示されている。
【００３３】
この逓倍パルス発生現象を最小にするために、図１４に示されるよう、同期整流器ＳＱ１およびＳＱ２、ならびにトランス７０に直列に飽和可能なインダクタＬＳ３およびＬＳ４を追加できる。飽和可能なインダクタＬＳ３およびＬＳ４は正方形タイプの材料を有するものと仮定し、これらの飽和されたインダクタンスは二次回路の作動を支配すると仮定した場合、セルフドライブ同期整流器の動作を示す波形は図１４に示されるとおりであり、ここではＳＱ１およびＳＱ２のための電流はそれぞれ信号６６および６４として示されており、ＳＱ１およびＳＱ２のための電圧はそれぞれ信号５０および６０として示されており、ＬＳ３およびＬＳ４のための電圧は信号１０８および１０６としてそれぞれ示されている。所望するように、過渡現象ＴR1中よりも過渡現象ＴR2中にスイッチＳＱ３の現象には、より大きい電圧が発生することが理解できよう。
【００３４】
本同期整流ドライブ回路は同期整流器をドライブするのにトランスの電圧を使用するので、図１６に示されるように、信号トランスからドライブ信号を発生することもできる。信号トランス１００を使用することにより、主スイッチおよび同期整流器のターンオンとターンオフとの間のタイミングを調節することが可能となる。本発明の実現例は、プッシュプルタイプのトポロジーとして示されており、ドライブ１およびドライブ２、すなわち主スイッチのためのドライブもこの信号トランス１００をドライブする。回路９６および９８はトランス７０の二次側に対する同期整流を行い、図１６に示される回路が正しく作動するためには、信号トランス１００はＰ型ＦＥＴをターンオフするのに十分な電圧を発生できなければならない。この信号トランスがアースを基準とする場合、トランスが発生する最大電圧は少なくとも３×Ｖｉｎ×Ｎｓ／Ｎ１となっていなければならない。図１１を参照してこれまで説明したように、ゲート電圧制限ＦＥＴ、ＳＱ７およびＳＱ８を加えることにより、トーテムポールを正しくドライブするのに必要な電圧を下げることができる。
【００３５】
フローティング同期整流ゲートによる本セルフドライブ同期整流方式の新規な回路および方法は、電力変換器または信号トランスのためのセルフドライブ同期整流を効率的に行うので有利である。この電力変換器または信号トランスでは、トランスの二次巻線の両端の電圧がほぼゼロである時に、同期整流器は連続して導通状態となる。本発明のセルフドライブ方式は従来の同期整流回路の反転回復問題を解決できる。本同期セルフドライブ方式の別の利点としては、同期整流器ＳＱ１およびＳＱ２のためのドライブ回路として働く別のスイッチＳＱ３、ＳＱ４、ＳＱ５およびＳＱ６が、ＳＱ１およびＳＱ２のゲートドライブ信号に対するアクティーブダンパーとして働き、半導体デバイスの浮遊インダクタンスおよび出力容量の相互作用に起因する通常、第２トランスで生じる寄生振動からのバッファとなることが挙げられる。これにより、通常、従来技術で必要な追加バッファ部品が不要となっている。種々の回路トポロジーで良好に働く本発明の汎用性を示すために、いくつかの実施例が示されている。本発明は任意のタイプの変換器トポロジーに容易に適合できる。
【００３６】
本発明は、回路設計においてエネルギーの浪費となるスナバーを不要とし、非エネルギー浪費の態様で同期整流器ＳＱ１およびＳＱ２の電圧ストレスを制限するための手段も有する。本発明は低電磁妨害（ＥＭＩ）回路も提供する。更に従来のトポロジー、例えばハードスイッチング式ハーフブリッジ（ＨＢ）トポロジー、フルブリッジ（ＦＢ）トポロジー、プッシュプルトポロジーおよびその他の「Ｄ、１−Ｄ」でないタイプのトポロジー、すなわちパッシーブリセットを備えた順方向クランプ変換トポロジーの場合に必要とされていた増設ドライブ回路が不要となっている。
【００３７】
更に別の利点としてＳＱ１およびＳＱ２をドライブするのに必要なコンデンサＣｃ１およびＣｃ２ならびにダイオードＤ３およびＤ４によりフローティング電源電圧を発生することにより、ダイオードＤ３およびコンデンサＣｃ１が同期整流器ＳＱ１の両端の電圧をクランプし、ダイオードＤ４およびコンデンサＣｃ２が同期整流器ＳＱ２の両端の電圧をクランプすることが挙げられる。
【００３８】
以上で、説明のための実施例を参照し、本発明について説明したが、この説明は限定的なものであると見なしてはならない。当業者がこの説明を読めば、図示された実施例だけでなく、本発明の他の実施例を組み合わせた種々の変形例が明らかとなろう。ＤＣ−ＤＣ電力変換器を使用することに基づき、本発明について説明したが、他のタイプの電力変換器、タイプＡＣ−ＡＣ変換器の技術的な利点も誘導できよう。
【００３９】
同期整流器ＳＱ１およびＳＱ２、スイッチＳＱ３およびＳＱ４、ＳＱ５およびＳＱ６、ならびに電圧ドライバーＳＱ７およびＳＱ８はＭＯＳＦＥＴとして示されているが、本発明で使用するのに他のタイプのＦＥＴまたはスイッチングデバイスも適す。更に、本明細書では、ゲートドライブスイッチＳＱ３、ＳＱ４、ＳＱ５およびＳＱ６は、トランスの二次巻線の出力ターミナル（４９、７０）に接続されているように示されている。しかしながら、これらスイッチＳＱ３、ＳＱ４、ＳＱ５およびＳＱ６は、ドライビング電圧の大きさを定めるために、トランスの巻線の任意の位置から引き出すこともできる。例えば、極めて低い電圧の応用例では、ドライブ信号をブーストするために二次トランス巻線を拡張しなければならないことが有り得る。更に、本発明の原理は、電流倍増整流回路だけでなく、共振タイプのコンバータにも容易に拡張できる。従って、特許請求の範囲はかかる任意の変形例または実施例を含むものである。
【図面の簡単な説明】
【図１】  セルフドライブ同期整流を行う従来のアクティーブクランプ順方向変換器を示す。
【図２】  図１に示された「Ｄ、１−Ｄ」タイプの変換器のための代表的なトランス電圧を示す。
【図３Ａ】  パッシーブリセットを行う従来のクランプ順方向回路を示す。
【図３Ｂ】  図３Ａに示された従来の回路における代表的な二次トランス電圧波形を示す。
【図４】  本発明の第１実施例を使用した、パッシーブリセットを行うクランプ順方向回路を示す。
【図５】  図４のパッシーブリセットを行うクランプ順方向回路のための、本発明の第１実施例のセルフドライブ同期整流回路の電圧波形を示す。
【図６】  本発明による半波整流器および外部インダクタと共に使用する第２実施例を示す。
【図７】  全波整流器用に構成された、本発明の第３実施例を示す。
【図８】  全波整流器およびドライブ回路の別のゲート接続を備えた、本発明の第４実施例を示す。
【図９Ａ】  トランスの二次巻線のセンタータップおよび出力リターン電圧と直列にインダクタが結合された、全波整流器用に構成された、本発明の第５実施例を示す。
【図９Ｂ】  ドライ部会路の両端のダイオードの別の構成による全波整流器用に構成された、本発明の第６実施例を示す。
【図１０Ａ】  アクティーブクランプ順方向回路用に構成された、本発明の第７実施例を示す。
【図１０Ｂ】  アクティーブクランプ順方向フライバック回路用に構成された、本発明の第８実施例を示す。
【図１１】  オプションの電流制限抵抗器を備えた、全波整流器用の本セルフドライブ同期整流方式の第９実施例を示す。
【図１２】  オプションのゲート電圧制限器を有する、本セルフドライブ同期全波整流器の第１０実施例を示す。
【図１３】  ハードスイッチング式プッシュプルタイプのトポロジーにおける同期整流器の電流波形を示す。
【図１４】  飽和可能なインダクタを備えた、本発明の第１１実施例を示す。
【図１５】  飽和可能なインダクタを有する、第１１実施例における波形を示す。
【図１６】  信号トランスと共に使用するように構成された、第１２実施例を示す。
【図１】
0004426115.tif 000002
【図２】
0004426115.tif 000003
【図３Ａ】
0004426115.tif 000004
【図３Ｂ】
0004426115.tif 000005
【図４】
0004426115.tif 000006
【図５】
0004426115.tif 000007
【図６】
0004426115.tif 000008
【図７】
0004426115.tif 000009
【図８】
0004426115.tif 000010
【図９Ａ】
0004426115.tif 000011
【図９Ｂ】
0004426115.tif 000012
【図１０Ａ】
0004426115.tif 000013
【図１０Ｂ】
0004426115.tif 000014
【図１１】
0004426115.tif 000015
【図１２】
0004426115.tif 000016
【図１３】
0004426115.tif 000017
【図１４】
0004426115.tif 000018
【図１５】
0004426115.tif 000019
【図１６】
0004426115.tif 000020