(57)【特許請求の範囲】
【請求項１】
光信号を電流信号に変換する光電変換素子と、
前記光電変換素子から出力される前記電流信号を弱反転状態で対数特性を有する電圧信号に変換するための第１ＭＯＳ型トランジスタと、
前記光電変換素子の電圧検出端子に接続された第１静電容量素子と、
前記電圧信号を保持する第２静電容量要素と、
前記第１静電容量素子と前記第２静電容量素子の間の電荷の移動を制御するための第２ＭＯＳ型トランジスタと、
前記第１ＭＯＳ型トランジスタと前記第２ＭＯＳ型トランジスタのゲート電圧とドレイン電圧を供給する制御手段とを備え、
前記制御手段は、
前記第１ＭＯＳ型トランジスタの前記ドレイン電圧を第１の所定時間（ｔ１〜ｔ３）だけ高い電圧値（ＶｄＨ）に設定すると共に、前記第１ＭＯＳ型トランジスタのゲート電圧を前記第１の所定時間（ｔ１〜ｔ３）だけ、前記第２ＭＯＳ型トランジスタのゲート電圧を前記第１の所定時間より短い第２の所定時間（ｔ１〜ｔ２）だけ、それぞれ高い電圧値（Ｖｇ１Ｈ，Ｖｇ２Ｈ）に設定し、光信号として集積するための第２静電容量要素の充電または放電を制御して一定の電位に設定し、その後、
前記第２ＭＯＳ型トランジスタを低い電圧（Ｖｇ２Ｌ）に設定して前記第２静電容量素子をオープン状態にした後、前記第１ＭＯＳ型トランジスタのドレイン電圧を低い電圧（ＶｄＬ）に設定すると共に、前記第１ＭＯＳ型トランジスタのゲート電圧を中間電位（Ｖｇ１Ｍ）に設定し、これにより、前記第１静電容量素子の電荷を放電させ、その後、
前記第１ＭＯＳ型トランジスタのドレイン電圧を高い電圧（ＶｄＨ）に設定し、その後第３の所定時間が経過した後に、前記第１ＭＯＳ型トランジスタのゲート電圧を低い電圧（Ｖｇ１Ｌ）に設定し、かつ前記のＶｄＨとＶｇ１Ｍについて「Ｖｇ１Ｍ−ＶｄＨ＜Ｖｔｈ１、かつ、Ｖｇ１Ｍ−ＶｄＬ＞Ｖｔｈ１、ここでＶｔｈ１は第１ＭＯＳ型トランジスタのしきい値電圧」の関係を満たすように設定し、その後、
一定の露光時間経過後に第２ＭＯＳ型トランジスタのゲート電圧を第４の所定時間だけ所定の電圧（Ｖｇ２Ｍ）に設定し、かつ前記のＶｇ１ＭとＶｇ２Ｍについて「Ｖｇ１Ｍ＜Ｖｇ２Ｍ＜Ｖｇ１Ｍ＋Ｖｔｈ２、ここでＶｔｈ２は第２ＭＯＳ型トランジスタのしきい値電圧」の関係を満たすように設定し、かつ前記第４の所定時間が１００μ秒を超えないように設定し、これにより前記第１静電容量素子の電荷を第２静電容量素子に転送し、その後、
前記第２ＭＯＳ型トランジスタをオフして前記第２静電容量素子をオープン状態にした上で前記第２静電容量素子の端子電圧をセンサ出力信号とする、
ように電圧制御を行うことを特徴とする光センサ回路。
【請求項２】
前記制御手段は、前記第１ＭＯＳ型トランジスタの前記ゲート中間電位（Ｖｇ１Ｍ）と低い設定電位（Ｖｇ１Ｌ）を任意の電圧に切り換えることを特徴とする請求項１記載の光センサ回路。
【請求項３】
前記第２ＭＯＳ型トランジスタの端子電圧を増幅するための第３ＭＯＳ型トランジスタを備えることを特徴とする請求項１または２記載の光センサ回路。
【請求項４】
前記第３ＭＯＳ型トランジスタから出力される電圧信号を選択的に出力させるための第４ＭＯＳ型トランジスタを備えることを特徴とする請求項３記載の光センサ回路。
【請求項５】
請求項１〜４のいずれか１項に記載された光センサ回路を１画素として撮像領域が形成されることを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光センサ回路およびイメージセンサに関し、特に、入射光の照度に応じた線形出力特性と対数出力特性を有し、転送電荷を増して感度を高め、さらにダイナミックレンジを広くしたＭＯＳ型イメージセンサを実現するのに好適な光センサ回路、およびこの光センサ回路を１つの画素として用いて作製されるイメージセンサに関する。
【背景技術】
【０００２】
ＭＯＳ型イメージセンサの各画素を形成する光センサ回路の種類には、入射光の照度（強度）の変化に対して線形出力特性を有する光センサ回路と、入射光の照度の変化に対して対数出力特性を有する光センサ回路とが含まれる。以下に、これらの光センサ回路を概説し、併せてその特性をＳＮ比、ダイナミックレンジ、残像、低照度時の感度等の点で評価する。
【０００３】
図１６に、線形出力特性を有する光センサ回路の回路例を示す。この光センサ回路１０１は、入射光（光信号）Ｌ１を検出して電気信号に変換する光センサ素子としてのフォトダイオードＰＤを備える。フォトダイオードＰＤは、寄生容量（配線の浮遊容量を含む）であるコンデンサＣ１を有している。光センサ回路１０１は、さらに、コンデンサＣ１の電荷を充放電するためのＭＯＳ型トランジスタＱ１と、コンデンサＣ１の端子電圧を増幅するためのＭＯＳ型トランジスタＱ２と、その増幅された端子電圧（Ｖout）を画素信号として選択的に出力させるＭＯＳ型トランジスタＱ３を備える。ＭＯＳ型トランジスタＱ３のドレイン端子には抵抗Ｒが接続されている。
【０００４】
ＭＯＳ型トランジスタＱ１のゲート端子Ｇ１およびドレイン端子Ｄ１は電圧コントローラ１０２によって所要の電圧Ｖ１，Ｖ２が印加される。またＭＯＳ型トランジスタＱ３のゲート端子Ｇ３および抵抗Ｒの外側端子Ｔ１には同じく電圧コントローラ１０２等（画素選択回路等）によって所要の電圧Ｖ３，Ｖ４が印加される。上記の電圧コントローラ１０２によって出力される所要の電圧Ｖ１〜Ｖ４の発生のタイミングは、タイミング信号発生部１０３によって指示される。
【０００５】
上記光センサ回路１０１の動作を説明する。ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖ２をハイレベルに維持した状態で、初期化のタイミングで、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖ１をハイレベルにする。これにより、フォトダイオードＰＤのコンデンサＣ１に残っている電荷はＭＯＳ型トランジスタＱ１のドレインに排出される。その後、ゲート電圧Ｖ１をローレベル（０Ｖ）に切り換え、ＭＯＳ型トランジスタＱ１をオフする。その後、さらにフォトダイオードＰＤのコンデンサＣ１に電荷の蓄積を行わせる。電荷の蓄積で生じたコンデンサＣ１に端子電圧はＭＯＳ型トランジスタＱ２のゲートに印加される。フォトダイオードＰＤでの一定の露光時間の経過後に、ＭＯＳ型トランジスタＱ３をオンにすると、ＭＯＳ型トランジスタＱ３のドレインから光信号が電圧Ｖoutとして出力される。
【０００６】
上記光センサ回路１０１において、フォトダイオードＰＤに流れる光電流は、フォトダイオードＰＤのコンデンサＣ１に充電された電荷の放電電流により支配される。従って、光センサ回路１０１のセンサ出力である出力電圧Ｖoutは、放電電流に比例した線形出力特性を示すことになる。光センサ回路１０１は、露光時間に基づいてセンサ出力を制御できることから、蓄積型イメージセンサとなる。しかし、光センサ回路１０１の回路構成によれば、出力される出力電圧Ｖoutは入射光Ｌ１の強度に比例するため、強い光が入射した場合は飽和し、ダイナミックレンジは広くとれないという問題を有している。
【０００７】
光センサ回路１０１に類似した回路構成を有する光センサ回路は、特許文献１の図７等に示されている。
【０００８】
次に図１７に対数出力特性を有する光センサ回路の回路例を示す。図１７において、上記の図１６で説明した要素と実質的に同一の要素には同一の符号を付し、これらの要素に関して重複する詳細説明を省略する。この光センサ回路２０１では、光センサ回路１０１におけるＭＯＳ型トランジスタＱ１の代わりにＭＯＳ型トランジスタＱ２１が用いられている。ＭＯＳ型トランジスタＱ２１では、ゲートがドレインに電気的に接続されている。フォトダイオードＰＤ、コンデンサＣ１、ＭＯＳ型トランジスタＱ２、ＭＯＳ型トランジスタＱ３、抵抗Ｒ等のその他の回路構成は、図１６で説明したものと同じである。この光センサ回路２０１では、ＭＯＳ型トランジスタＱ２１によって、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換するようにしている。
【０００９】
光センサ回路２０１において、ＭＯＳ型トランジスタＱ２１のゲートはそのドレインに接続され、ドレイン電圧とゲート電圧とを同一の一定のドレイン電圧Ｖ２に設定し、ＭＯＳ型トランジスタＱ３をオンにして出力電圧Ｖoutとして光信号を検出するようにしている。ＭＯＳ型トランジスタＱ３のゲート端子Ｇ３には電圧コントローラ１０２からハイレベルのゲート電圧が供給される。
【００１０】
光センサ回路２０１は、対数出力特性を利用するためダイナミックレンジを広くとることができる。しかし、光電流がＭＯＳ型トランジスタＱ２１のチャンネルを介して流れるため、蓄積型イメージセンサのように露光時間を長くしてＳ／Ｎ比を向上させることができない。従って上記光センサ回路１０１による蓄積型イメージセンサに比べて低照度の感度は劣る。さらにＭＯＳ型トランジスタＱ２１に流れる電流が少ないと、そのチャンネルのインピーダンスが高くなるため、残像を生じ易いという問題がある。
【００１１】
対数出力特性を有する光センサ回路は特許文献１に記載されている。
【特許文献１】特開２０００−３２９６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のごとく、線形出力特性を示す光センサ回路によれば、検出信号は入射光強度に比例するため、強い光が入射した場合には飽和し、ダイナミックレンジは広く取ることができない。また対数出力特性を示す光センサ回路によれば、低照度の感度は劣り、ＭＯＳ型トランジスタＱ２１に流れる電流が少ないときトランジスタのチャンネルインピーダンスが高くなり、残像を生じ易くなる。
【００１３】
本発明の目的は、上記の課題に鑑み、低照度の入射光に対して線形出力特性を有しかつ高照度の入射光に対して対数出力特性を有する光センサ回路であって、線形出力範囲を任意に設定可能にして光センサ回路毎のばらつきを抑制でき、低照度等でＳ／Ｎ比が高く、サンプル・ホールド時に電荷集積用コンデンサで信号電荷の集積を高めて感度を高くすることができ、さらに、センサの飽和を抑制してダイナミックレンジを広くすることができる光センサ回路、およびこの光センサ回路を使用して成るイメージセンサを提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係る光センサ回路およびイメージセンサは、上記目的を達成するために、次のように構成される。
【００１５】
第１の光センサ回路（請求項１に対応）は、光信号を電流信号に変換する光電変換素子と、光電変換素子から出力される電流信号を弱反転状態で対数特性を有する電圧信号に変換するための第１ＭＯＳ型トランジスタ（Ｑ１）と、光電変換素子の電圧検出端子に接続された第１静電容量素子（Ｃ１）と、電圧信号を保持する第２静電容量要素（Ｃ２）と、第１静電容量素子と第２静電容量素子の間の電荷の移動を制御するための第２ＭＯＳ型トランジスタ（Ｑ４）と、第１ＭＯＳ型トランジスタと第２ＭＯＳ型トランジスタのゲート電圧とドレイン電圧を供給する制御手段とを備える。この制御手段は、次のように電圧制御を行う。最初に、第１ＭＯＳ型トランジスタのドレイン電圧を第１の所定時間（ｔ１〜ｔ３）だけ高い電圧値（ＶｄＨ）に設定すると共に、第１ＭＯＳ型トランジスタのゲート電圧を第１の所定時間（ｔ１〜ｔ３）だけ、第２ＭＯＳ型トランジスタのゲート電圧を第１の所定時間より短い第２の所定時間（ｔ１〜ｔ２）だけ、それぞれ高い電圧値（Ｖｇ１Ｈ，Ｖｇ２Ｈ）に設定し、光信号として集積するための第２静電容量要素の充電または放電を制御して一定の電位に設定する。その後、第２ＭＯＳ型トランジスタを低い電圧（Ｖｈ２Ｌ）に設定して第２静電容量素子をオープン状態にした後、第１ＭＯＳ型トランジスタのドレイン電圧を低い電圧（ＶｄＬ）に設定すると共に、第１ＭＯＳ型トランジスタのゲート電圧を中間電位（Ｖｇ１Ｍ）に設定し、これにより、第１静電容量素子の電荷を放電させる。その後、第１ＭＯＳ型トランジスタのドレイン電圧を高い電圧（ＶｄＨ）に設定し、その後第３の所定時間が経過した時に、第１ＭＯＳ型トランジスタのゲート電圧を低い電圧（Ｖｇ１Ｌ）に設定し、かつＶｄＨとＶｇ１Ｍについて「Ｖｇ１Ｍ−ＶｄＨ＜Ｖｔｈ１、かつ、Ｖｇ１Ｍ−ＶｄＬ＞Ｖｔｈ１、ここでＶｔｈ１は第１ＭＯＳ型トランジスタのしきい値電圧」の関係を満たすように設定する。その後、一定の露光時間経過後に第２ＭＯＳ型トランジスタのゲート電圧を第４の所定時間だけ所定の電圧（Ｖｇ２Ｍ）に設定し、かつＶｇ１ＭとＶｇ２Ｍについて「Ｖｇ１Ｍ＜Ｖｇ２Ｍ＜Ｖｇ１Ｍ＋Ｖｔｈ２、ここでＶｔｈ２は第２ＭＯＳ型トランジスタのしきい値電圧」の関係を満たすように設定し、かつ第４の所定時間が１００μ秒を超えないように設定し、これにより前記第１静電容量素子の電荷を第２静電容量素子に転送する。その後、第２ＭＯＳ型トランジスタをオフして第２静電容量素子をオープン状態にした上で第２静電容量素子の端子電圧をセンサ出力信号とする。
【００１６】
第２の光センサ回路（請求項２に対応）は、上記の構成において、好ましくは、上記制御手段は、第１ＭＯＳ型トランジスタのゲート中間電位（Ｖｇ１Ｍ）と低い設定電位（Ｖｇ１Ｌ）を任意の電圧に切り換えることで特徴づけられる。
【００１７】
第３の光センサ回路（請求項３に対応）は、上記の構成において、好ましくは、第２ＭＯＳ型トランジスタの端子電圧を増幅するための第３ＭＯＳ型トランジスタ（Ｑ２）を備えることで特徴づけられる。
【００１８】
第４の光センサ回路（請求項４に対応）は、上記の構成において、好ましくは、第３ＭＯＳ型トランジスタ（Ｑ２）から出力される電圧信号を選択的に出力させるための第４ＭＯＳ型トランジスタ（Ｑ３）を備えることで特徴づけられる。
【００１９】
本発明に係るイメージセンサ（請求項５に対応）は、前述した第１から第４のいずれかの光センサ回路を１画素として撮像領域が形成されることで特徴づけられる。
【発明の効果】
【００２０】
本発明によれば次の効果を奏する。
第１に本発明によれば、光電変換素子に入射光が照射された時にＭＯＳ型トランジスタＱ１の動作に基づき入射光の強度に応じて第１静電容量要素に電荷を蓄電し、次に電荷転送用ＭＯＳ型トランジスタＱ４の動作に基づき第１静電容量要素から第２静電容量要素へ電荷を転送する光センサ回路で、電荷転送時に第２静電容量要素の電荷蓄積用の電位を第１静電容量要素の電位よりも高くなるように設定したため、第１静電容量要素に溜まった電荷を第２静電容量要素へ効率よく転送でき、第１静電容量要素に溜まった電荷を有効に活用でき、サンプル・ホールド時に電荷集積用コンデンサで信号電荷の集積を高め、光センサ回路のセンサ感度を高くすることができる。さらに、露光動作後に電荷転送用ＭＯＳ型トランジスタのゲート電圧をオン状態にする所定時間が１００μ秒を超えないように制御したため、第１静電容量要素から第２静電容量要素への電荷移動後に、光入射により発生した電荷に基づき第１静電容量要素と第２静電容量要素との電位低下が防止でき、結果的に、センサ出力特性の立ち上がりを抑制することができる。これにより特に高照度照射高を受光するときの光センサ回路のダイナミックレンジを広くとることができる。
第２に本発明によれば、入射光の照度に応じて線形出力特性と対数出力特性を有する光センサ回路で、線形出力特性領域と対数出力特性領域の間の変化点を制御することができ、変化点の電位の各光センサ回路毎のばらつきを安定的になくし、低照度等でＳ／Ｎ比が高く、高感度で、さらに残像を少なくすることができる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００２２】
図１〜図１２を参照して本発明に係る光センサ回路の第１実施形態を説明する。図１は第１実施形態に係る光センサ回路の回路構成を示す。図１〜図１２において、前述の「背景技術」の欄の説明で用いた図１６と図１７で示した要素と実質的に同一の要素には同一の符号を付している。
【００２３】
図１は本発明の第１実施形態に係る光センサ回路を示す。光センサ回路１０は、光Ｌ１を検出して電気信号に変換する光センサ素子であるフォトダイオードＰＤと、フォトダイオードＰＤの寄生容量（配線等の浮遊容量を含む）であるコンデンサＣ１を備えている。コンデンサＣ１は、フォトダイオードＰＤのアノード・カソード間に並列に接続され、フォトダイオードＰＤの電圧検出端子（カソード）に接続されている。なおフォトダイオードＰＤは光センサ素子の一例であり、光センサ素子はこれに限定されない。
【００２４】
フォトダイオードＰＤに対して、そのセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する変換用のＭＯＳ型トランジスタＱ１が備えられる。ＭＯＳ型トランジスタＱ１はドレイン１１ｄとソース１１ｓとゲート１１ｇを有する。フォトダイオードＰＤのカソードはＭＯＳ型トランジスタＱ１のソース１１ｓに接続されている。他方、フォトダイオードＰＤのアノードはアース端子に接続されている。ＭＯＳ型トランジスタＱ１のドレイン端子１２ｄには電圧コントローラ１３からドレイン電圧Ｖｄが供給され、さらにそのゲート端子１２ｇには電圧コントローラ１３からゲート電圧Ｖｇ１が供給される。
【００２５】
光センサ回路１０では、さらに、電荷を蓄積するためのコンデンサＣ２と、電荷を移動させるためのＭＯＳ型トランジスタＱ４を備える。ＭＯＳ型トランジスタＱ４は、コンデンサＣ１とコンデンサＣ２の間で、コンデンサＣ１からコンデンサＣ２へ電荷を選択的に移動させるための電荷移動用ＭＯＳ型トランジスタである。この電荷移動用ＭＯＳ型トランジスタＱ４は「シャッタトランジスタ」とも呼ばれている。
【００２６】
ＭＯＳ型トランジスタＱ４がオン動作すると、光センサ回路１０が、入射される光Ｌ１に感応して当該光の信号を電圧信号としてサンプルしかつホールドする。光センサ回路１０の当該サンプル・ホールド機能は「シャッタ機能」と呼ばれる。
【００２７】
ＭＯＳ型トランジスタＱ４では、そのソース１６ｓがフォトダイオードＰＤのカソードに接続され、そのドレイン１６ｄがセンサ信号を出力する出力端子１７となっている。ＭＯＳ型トランジスタＱ４のゲート１６ｇのゲート端子１８ｇには電圧コントローラ１３からゲート電圧Ｖｇ２が供給される。
【００２８】
電圧コントローラ１３によって供給される電圧Ｖｄ，Ｖｇ１，Ｖｇ２の供給タイミングはタイミング信号発生部１４によって指示され、各時点の各電圧のレベルは予め定められている。電圧コントローラ１３等によって供給される電圧Ｖｄ，Ｖｇ１，Ｖｇ２のそれぞれの電圧波形図は図２のタイミングチャートに示される。電圧コントローラ１３とタイミング信号発生部１４とに基づいて初期設定機能および電圧制御機能を有する制御手段１５が構成される。
【００２９】
電圧コントローラ１３から供給される電圧Ｖｄ，Ｖｇ１，Ｖｇ２の電圧レベルの状態によってＭＯＳ型トランジスタＱ１，Ｑ２の動作状態を制御・設定する。これにより光センサ回路１０の動作が制御され、上記シャッタ機能が実現される。
【００３０】
上記の光センサ回路１０の動作を以下に説明する。
【００３１】
まず基本的動作を説明する。フォトダイオードＰＤに光Ｌ１が入射されると、フォトダイオードＰＤでは光Ｌ１の照度（または強度）に応じてセンサ電流が流れる。このセンサ電流は、その電荷がコンデンサＣ１に蓄電されてセンサ電圧に変換され、コンデンサＣ１の端子電圧（ＶＣ１）として維持される。ＭＯＳ型トランジスタＱ１は、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性を有するセンサ電圧（ＶＣ１）に変換する。次に所定タイミングでＭＯＳ型トランジスタＱ４がオンしてコンデンサＣ１とコンデンサＣ２が電気的に接続された状態になり、コンデンサＣ１に蓄電された電荷がコンデンサＣ２に移動し、コンデンサＣ２に蓄電され、コンデンサＣ２の端子電圧として保持されることになる。光センサ回路１０の出力端子１７からの出力電圧Ｖoutは、コンデンサＣ２の端子電圧として取り出される。
【００３２】
次に、図２〜図５を参照して、電圧コントローラ１３によって供給される電圧Ｖｄ，Ｖｇ１，Ｖｇ２との関係での光センサ回路１０の動作を説明する。
【００３３】
図２のタイミングチャートは、初期の電圧設定および電荷転送を行うための回路各部の電圧のレベルおよび発生タイミングを示している。また図３〜図５はポテンシャル図である。図３は初期化設定のポテンシャル図であり、図４は露光時のポテンシャル図であり、図５は電荷転送時のポテンシャル図である。各ポテンシャル図において、ＭＯＳ型トランジスタＱ１のドレイン１１ｄの電位（Ｖｄ）、ＭＯＳ型トランジスタＱ１のゲート１１ｇの電位（Ｖｇ１）、コンデンサＣ１の電位、ＭＯＳ型トランジスタＱ４のゲート１６ｇの電位（Ｖｇ２）、コンデンサＣ２の電位のそれぞれの状態が示されている。
【００３４】
図２において、ｔ１〜ｔ２で、ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖｄを高い電圧値（ＶｄＨ）に設定すると共に、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇ１とＭＯＳ型トランジスタＱ４のゲート電圧Ｖｇ２をそれぞれ高い電圧値（Ｖｇ１Ｈ，Ｖｇ２Ｈ）に設定する。これにより、ＭＯＳ型トランジスタＱ１のドレイン１１ｄとコンデンサＣ１とコンデンサＣ２は導通状態になり、光信号として集積するためのコンデンサＣ２の充電または放電を制御して所望の一定の電位に設定する。
【００３５】
上記の状態は図３の（Ａ）に示される。図３の（Ａ）で、縦軸は電位を意味し、横軸は光センサ回路１０におけるＭＯＳ型トランジスタＱ１のドレイン１１ｄ（Ｖｄ）、ＭＯＳ型トランジスタＱ１のゲート１１ｇ（Ｖｇ１）、コンデンサＣ１、ＭＯＳ型トランジスタＱ４のゲート１６ｇ（Ｖｇ２）、コンデンサＣ２を示している。縦軸の電位では、下方に向うほど電位が高くなるように設定されている。このことは、図３の（Ｂ）〜（Ｄ）、図４の（Ａ），（Ｂ）、図５の（Ａ）〜（Ｃ）でも同じである。図３の（Ａ）で、ドレイン電圧Ｖｄ、ゲート電圧Ｖｇ１，Ｖｇ２の各電位は高い状態（Highの電位レベル）の状態にあり、それぞれ同レベルで、コンデンサＣ１，Ｃ２は電気的に接続された状態にある。図３の（Ａ）に示す状態に基づきコンデンサＣ２はリセットされた状態になる。
【００３６】
次に時点ｔ２において、ゲート電圧Ｖｇ２を低い電圧（Ｖｇ２Ｌ）にしてＭＯＳ型トランジスタＱ４をオフし、コンデンサＣ２をオープン状態にする。ここでコンデンサＣ２の「オープン状態」とは、コンデンサＣ１との電気的な接続関係が切断された状態を意味する。すなわちサンプル・ホールド（Ｓ／Ｈ）がリセットされた状態（ＳＴ１）になる。
【００３７】
その後、コンデンサＣ２がオープン状態である上で、時点ｔ３で、ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖｄを低い電圧（ＶｄＬ）に設定すると共に、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇ１を中間的な電位（Ｖｇ１Ｍ：Mediumの電位レベル）に設定する。ドレイン電圧ＶｄがＶｄＬである状態は時点ｔ４まで続き、ゲート電圧Ｖｇ１がＶｇ１Ｍである状態は時点ｔ５まで続く。ドレイン電圧Ｖｄがｔ３〜ｔ４の間で低い電圧（ＶｄＬ）にされることにより、コンデンサＣ１に蓄電された電荷は放電され、フォトダイオードＰＤはリセットされる（状態ＳＴ２）。コンデンサＣ１も、電荷が放電されることによりリセット状態になる。
【００３８】
上記の状態は図３の（Ｂ）に示される。図３の（Ｂ）で、ドレイン電圧Ｖｄのレベルは低電位側の状態にあり、ゲート電圧Ｖｇ１の電位は中間的な電位（Mediumの電位レベル）の状態にあり、ゲート電圧Ｖｇ２の電位は低い電位（Lowの電位レベル）の状態にある。このときコンデンサＣ１とコンデンサＣ２は電気的に切断されている。図３の（Ｂ）に示す状態に基づきコンデンサＣ１はリセットされた状態になる。
【００３９】
その後、時点ｔ４で、ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖｄを高い電圧（ＶｄＨ）に設定する。
【００４０】
上記の状態は図３の（Ｃ）に示される。図３の（Ｃ）で、ドレイン電圧Ｖｄのレベルは高電位側の状態にあり、ゲート電圧Ｖｇ１の電位は中間的な電位（Mediumの電位レベル）の状態にあり、ゲート電圧Ｖｇ２の電位は低い電位（Lowの電位レベル）の状態にある。このときコンデンサＣ１とコンデンサＣ２は電気的に切断されおり、かつコンデンサＣ１の電位がコンデンサＣ２の電位よりも高くなるように、電位差（状態ＳＴ１１）が設定される。
【００４１】
さらにその後、所定時間（ｔ５−ｔ４）経過した時に、時点ｔ５で、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇ１を低い電圧（Ｖｇ１Ｌ）に設定する。
【００４２】
上記において、ＶｄＨとＶｇ１Ｍについては、「Ｖｇ１Ｍ−ＶｄＨ＜Ｖｔｈ１、かつ、Ｖｇ１Ｍ−ＶｄＬ＞Ｖｔｈ１、ここで、“Ｖｔｈ１”はＭＯＳ型トランジスタＱ１のしきい値電圧」という関係を満たすように設定されている。換言すれば、ＭＯＳ型トランジスタＱ１の中間的なゲート電圧値Ｖｇ１Ｍは、ＭＯＳ型トランジスタＱ１のドレイン電圧ＶｄＨに当該ＭＯＳ型トランジスタＱ１のしきい値電圧を加算した電圧値を超えないように設定される。
【００４３】
図３の（Ｄ）では、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇ１を低い電圧（Ｖｇ１Ｌ）に変化させる途中の状態を示している。矢印ＡＲ１はゲート電圧Ｖｇ１の変化の方向を示している。その他は、図３の（Ｃ）の状態と同じである。矢印ＡＲ１のごとくゲート電圧Ｖｇ１を変化させることにより、ＭＯＳ型トランジスタＱ１に基づく線形−対数特性が実現される。
【００４４】
以上によって光センサ回路１０の初期設定（初期化）が完了する。
【００４５】
その後、上記の状態に基づき、一定の露光時間（ｔ４〜ｔ６）が経過し、露光が行われる（状態ＳＴ３）。露光時間（ｔ４〜ｔ６）において、フォトダイオードＰＤに流れるセンサ電流がコンデンサＣ１に電荷として蓄電される。
【００４６】
上記露光時間の経過後に、ＭＯＳ型トランジスタＱ４のゲート電圧Ｖｇ２を所定時間（ｔ６〜ｔ７）だけ中間的な値の電圧（Ｖｇ２Ｍ）に設定する。
【００４７】
上記において、Ｖｇ１ＭとＶｇ２Ｍについて、「Ｖｇ１Ｍ＜Ｖｇ２Ｍ＜Ｖｇ１Ｍ＋Ｖｔｈ２、ここで、“Ｖｔｈ２”はＭＯＳ型トランジスタＱ４のしきい値電圧」という大小関係を満たすように設定する。
【００４８】
上記の電圧制御によって、ｔ６〜ｔ７の時間間隔でコンデンサＣ１に露光に基づき蓄電された電荷をコンデンサＣ２に転送し、コンデンサＣ２に電荷を蓄える（状態ＳＴ４）。コンデンサＣ１からコンデンサＣ２への電荷転送の動作では、転送時間Ｔ１（＝ｔ７−ｔ６）は、１００マイクロ秒（μ秒）を超えない時間に設定されている。転送時間Ｔ１は、ＭＯＳ型トランジスタＱ２におけるゲート１６ｇへの印加電圧に基づくオン時間で決定される。
【００４９】
上記のごとく転送時間Ｔ１を１００μ秒を超えないように短縮時間とすることにより、光センサ回路１０で高照度（例えば１００〜１０００ｌｘの範囲）の光Ｌ１を受光するとき、そのセンサ出力特性の立ち上がりを抑制することが可能となる。この理由は、電荷転送用のＭＯＳ型トランジスタＱ４のオン時間を所定時間以下とすることにより、コンデンサＣ１とコンデンサＣ２の間で電荷移動について平衡状態に達するのを防止するからである。この点につき、さらに詳述する。電荷転送用のＭＯＳ型トランジスタＱ４のオン時間をコンデンサＣ１とコンデンサＣ２の間での電荷移動が完了した後も継続してしまう場合、強い光が入射することにより発生した電荷によって、コンデンサＣ１とコンデンサＣ２の電位が低下していくことになる。結果として、コンデンサＣ１からコンデンサＣ２に電荷が転送した後のコンデンサＣ２の電位変化量は急激に増加することになる。センサ後段の回路の信号入力範囲は、その仕様により制限されており、コンデンサＣ２の電位変化量の急激な増加は、入射光強度の測定上限値が小さくなり、結果的にはダイナミックレンジが縮小する。従って、電荷転送用のＭＯＳ型トランジスタＱ４のオン時間を短くすることにより、強い光が入射しても、コンデンサＣ２の電位変化量の急激な増加を抑制することが可能となる。従って、結果的にダイナミックレンジを広げることが可能となる。
【００５０】
さらにその後、ゲート電圧Ｖｇを低い電圧（Ｖｇ２Ｌ）にしてＭＯＳ型トランジスタＱ４をオフし、コンデンサＣ２をオープン状態にした上でコンデンサＣ２の端子電圧をセンサ出力信号として取り出す。
【００５１】
上記の一連の動作が所定のタイミングで周期的に繰り返される。
【００５２】
次に、図６〜図８等を参照して、時点ｔ４以降、すなわち露光開始以降の光センサ回路１０における動作について説明する。
【００５３】
図６は、ＭＯＳ型トランジスタＱ１の中間のゲート電圧値Ｖｇ１Ｍとしきい値電圧Ｖｔｈ１、およびフォトダイオードＰＤの端子電圧ＶＣ１の関係を示している。
【００５４】
図６の左側ブロック２１の部分で示すように、時点ｔ４の直後、フォトダイオードＰＤの端子電圧ＶＣ１は、ＭＯＳ型トランジスタＱ１の中間のゲート電圧値Ｖｇ１Ｍに対してＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈ１に相当する電位差だけ低い電圧になるように、ナノ秒オーダ以下のスピードで急激に上昇する。
【００５５】
その後は、さらに時間が経過すると、図６の右側ブロック２２の部分に示すように、フォトダイオードＰＤの端子電圧ＶＣ１が上昇し、ＭＯＳ型トランジスタＱ１の中間的ゲート電圧値Ｖｇ１ＭとフォトダイオードＰＤの端子電圧ＶＣ１との電圧差が、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈ１より小さくなる。フォトダイオードＰＤの端子電圧ＶＣ１が上昇するのは、ＭＯＳ型トランジスタＱ１のチャネルインピーダンスが高くなり、サブスレショルド電流が流れるからである。
【００５６】
上記のごとくサブスレショルド電流が流れ過渡特性を有している状態のｔ５の時点で、ＭＯＳ型トランジスタＱ１の中間的なゲート電圧値Ｖｇ１Ｍを低いゲート電圧値Ｖｇ１Ｌに切り換える。
【００５７】
なお、時点ｔ４と時点ｔ５の間隔は、好ましくは、約マイクロ秒オーダの時間に設定される。このように時間間隔に設定することで、サブスレショルド電流が流れている状態にフォトダイオードＰＤの端子電圧ＶＣ１は到達する。
【００５８】
中間的なゲート電圧値Ｖｇ１Ｍと高いドレイン電圧ＶｄＨの差を、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈ１より小さくなるように設定した目的は、このようなサブスレショルド電流が流れている状態にフォトダイオードＰＤの端子電圧ＶＣ１を設定するためである。さらに、時点ｔ５で、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇ１Ｍを低い電圧Ｖｇ１Ｌに設定する目的は、下記に示す電位差（Ｗ）を大きく設定するためである。
【００５９】
Ｗ＝ＶＣ１−（Ｖｇ１Ｌ−Ｖｔｈ）
ここで、ＶＣ１：フォトダイオードＰＤの端子電圧
Ｖｇ１Ｌ：ＭＯＳ型トランジスタＱ１のゲート電圧
Ｖｔｈ１：ＭＯＳ型トランジスタＱ１のしきい値電圧
【００６０】
すなわち、フォトダイオードＰＤの端子電圧（ＶＣ１）を、ゲート電圧（Ｖｇ１Ｌ）からしきい値電圧（Ｖｔｈ１）分低い電圧よりも高く設定するためである。
【００６１】
上記のように、電位差Ｗを高くする設定することで、ＭＯＳ型トランジスタＱ１のゲートをオフすることができ、これにより、露光時、低照度においてはフォトダイオードの寄生容量には光電変換した電荷の蓄積が行われ、フォトダイオードＰＤの端子電位（ＶＣ１）は線形的に電位変動する。このような線形的に電位変動する範囲を「線形出力領域」と呼ぶ。この状態を図４の（Ａ）に示す。図４の（Ａ）で、矢印ＡＲ２はコンデンサＣ１に蓄電される電荷の増加を示す。コンデンサＣ１で蓄電される電荷の量は、ゲート電位Ｖｇ１Ｌを超えることはない。また露光時、高照度においては、ＭＯＳ型トランジスタＱ１のゲートがオンし、サブしきい値で動作することになり、光電変換した電荷はＭＯＳ型トランジスタＱ１を流れ、フォトダイオードＰＤの端子電位は対数出力特性を示す。このような対数的に電位変動する範囲を「対数出力領域」と呼ぶ。この状態を図４の（Ｂ）に示す。図４の（Ｂ）で、矢印ＡＲ３はコンデンサＣ１に蓄電された電荷の量がゲート電位Ｖｇ１Ｌを超え、ドレイン側に溢れた状態を示している。
【００６２】
以上において、上記電位差Ｗを大きくすることにより、線形出力領域を大きくすることができる。この理由を以下に図７を参照して詳細を説明する。
【００６３】
図７は、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇ１としきい値電圧Ｖｔｈ１の関係、およびフォトダイオードＰＤの端子電圧ＶＣ１との関係を示している。ゲート電圧Ｖｇ１を低下させることにより、フォトダイオードＰＤの端子電圧ＶＣ１を保持したまま、ゲート電圧Ｖｇ１やしきい値電圧Ｖｔｈ１との関係を変化させることができる。すなわち、図７中に特定の範囲として示された上記のＷ、すなわち電位差Ｗを変化させることができる。
【００６４】
図７では、図中左側に示した電位関係から、ゲート電圧Ｖｇ１を中間のゲート電圧値Ｖｇ１ＭからΔＶｇだけ低下させて低いゲート電圧値Ｖｇ１Ｌにするという図中右側に示した電位関係への変化を示している。これにより、左側の電位関係に基づく範囲Ｗ（Ｈｉｇｈ）（＝ＶＣ１−（Ｖｇ１Ｍ−Ｖｔｈ１））は、右側の電位関係に基づく範囲Ｗ（Ｌｏｗ）（＝ＶＣ１−（Ｖｇ１Ｌ−Ｖｔｈ１））に変化する。ここでゲート電圧Ｖｇ１に関してＶｇＬ＝Ｖｇ１Ｍ−ΔＶｇという関係がある。これによりＷ（Ｌｏｗ）＞Ｗ（Ｈｉｇｈ）という関係が得られる。こうしてゲート電圧Ｖｇ１を、中間的なゲート電圧値Ｖｇ１Ｍから低いゲート電圧値Ｖｇ１ＬへΔＶｇだけ変化させることにより、範囲（電位差）Ｗを大きくすることができる。
【００６５】
また図８は、ＭＯＳ型トランジスタＱ１の低いゲート電圧値Ｖｇ１Ｌとしきい値電圧Ｖｔｈ１の関係、フォトダイオードＰＤの端子電圧ＶＣ１、線形出力特性の範囲等との関係を示している。図８において、範囲２３は線形出力領域を示し、範囲２４は対数出力領域を示す。線形出力領域２３と対数出力領域２４との境界点２５は変化点である。
【００６６】
図８に示すごとく、フォトダイオードＰＤの端子電圧ＶＣ１を、任意の線形出力領域２３の電位に設定できるので、２次元ＭＯＳ型イメージセンサのように複数の画素で構成されるイメージセンサ（撮像領域）に適用する場合、ＭＯＳ型トランジスタの各画素のしきい値電圧のばらつきに起因する、光センサ回路の出力ばらつきを抑制する場合に有効である。
【００６７】
さらにここで、図９〜図１１を参照して、一例として２つの光センサ回路（画素）Ａ，Ｂの間での出力のばらつきを抑制する態様について説明する。
【００６８】
図９に示すように、時点ｔ４での動作以降では、光センサ回路Ａ，Ｂの各々において、前述したフォトダイオードＰＤの端子電圧ＶＣ１は、ＭＯＳ型トランジスタＱ１の設定されたゲート電圧に対して、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈ１に相当する電位差だけ低い電圧にナノ秒オーダ以下のスピードで急激に上昇する。この時、ＭＯＳ型トランジスタＱ１のしきい値電圧Ｖｔｈ１が光センサ回路Ａ，Ｂでばらついているため、端子電圧ＶＣ１は光センサ回路Ａ，Ｂの各々で異なる。すなわち、図６のブロック２６，２７のそれぞれで示すごとく、光センサ回路Ａの端子電圧はＶＣ１Ａとなり、光センサ回路Ｂの端子電圧はＶＣ１Ｂになっている。
【００６９】
この後、さらに時間が経過すると、図１０に示すようになる。すなわち、図１０の同ブロック２６，２７での光センサ回路Ａ，Ｂの各々で、フォトダイオードＰＤの端子電圧の電位（ＶＣ１Ａ，ＶＣ１Ｂ）の上昇と共に、ＭＯＳ型トランジスタＱ１の高いゲート電圧値Ｖｇ１ＭとフォトダイオードＰＤの端子電圧との電位差が、ＭＯＳ型トランジスタＱ１のしきい値電圧（Ｖｔｈ１Ａ，Ｖｔｈ１Ｂ）以下となる。ＭＯＳ型トランジスタＱ１のチャネルインピーダンスが高くなるため、サブレショルド電流が流され、これによりフォトダイオードＰＤの端子電圧の電位（ＶＣ１Ａ，ＶＣ１Ｂ）が上昇する。
【００７０】
このように、サブスレショルド電流が流れて過渡特性を有している状態において、ＭＯＳ型トランジスタＱ１のゲート電圧値Ｖｇ１Ｍを切り換えて低いゲート電圧値Ｖｇ１Ｌに設定すると、図１１に示すようになる。すなわち、２つの光センサ回路Ａ，Ｂにおいて、前述したＷ（Ｌｏｗ）とＷ（Ｈｉｇｈ）の電位差ΔＷ（＝Ｗ（Ｌｏｗ）−Ｗ（Ｈｉｇｈ））は、ＭＯＳ型トランジスタＱ１の中間的なゲート電圧値Ｖｇ１Ｍと低いゲート電圧値ＶｇＬとの差（ΔＶｇ）で設定されるから、光センサ回路Ａ，Ｂの各々を構成するＭＯＳ型トランジスタＱ１のしきい値電圧のばらつきに依存しない電位差となる。従って、異なる光センサ回路Ａと光センサ回路Ｂにおいて各電位差ΔＷ（＝Ｗ（Ｌｏｗ）−Ｗ（Ｈｉｇｈ））は同一となる。
【００７１】
以上のように、電位差ΔＷを任意に設定できるから、各光センサ回路（画素）の暗状態のセンサ検出電位となるフォトダイオードＰＤの端子電圧ＶＣ１に対して、線形出力特性領域を示す範囲と対数出力特性領域を示す範囲の間の変化点である端子の電位を任意に設定することができ、両範囲を任意に制御することができ、これにより光センサ回路（画素）間の出力のばらつきをなくすことができる。
【００７２】
前述した初期設定および露光の後、所定時間経過後において、前述のごとくコンデンサＣ１からコンデンサＣ２への電荷の転送が行われる。この状態を図５の（Ａ）〜（Ｃ）に示す。前述の「Ｖｇ１Ｍ＜Ｖｇ２Ｍ＜Ｖｇ１Ｍ＋Ｖｔｈ２」の関係をに基づいて、矢印ＡＲ３に示すごとくゲート電圧Ｖｇ２を中間的な値（Ｖｇ１Ｍ）に変化させる。このときＭＯＳ型トランジスタＱ４の転送用のゲートは完全には開けない。このようにすることにより、コンデンサＣ１に蓄電された電荷が矢印ＡＲ４に示すごとくコンデンサＣ２に転送される。最後には図５の（Ｃ）に示されるごとくゲート電圧Ｖｇ２の電位が低くなり（矢印ＡＲ５）、低い電圧値（Ｖｇ２Ｌ）となる。
【００７３】
コンデンサＣ１の電位とコンデンサＣ２の電位との関係で、状態ＳＴ１１（図３の（Ｃ））で示すごとく電位差をつけるようにしたため、コンデンサＣ１からコンデンサＣ２への電荷の転送を有効に行い、コンデンサＣ２での電荷集積を高めることができ、コンデンサＣ１に蓄電された電荷を有効に活用することができる。これによって光センサ回路１０の検出感度を高めることができる。
【００７４】
図１２に、光センサ回路１０によって得られるセンサ出力特性の特性パターンを示す。図１２の横軸は対数目盛（log）になっている。ＭＯＳ型トランジスタＱ１のゲート電圧Ｖｇ１の中間的なゲート電圧値Ｖｇ１Ｍを任意に切り替えて、撮影条件に見合った最適な状態でセンサ信号を出力させることができる。ゲート電圧値Ｖｇ１Ｍに関して低いゲート電圧値Ｖｇ１Ｌとの差ΔＶｇを「小」から「大」へ変化させると、センサ出力特性は矢印３２のごとく変化する。
【００７５】
次に、本発明に係る光センサ回路の変形例を図１３と図１４に示す。図１３は本発明の第２実施形態に係る光センサ回路を示し、図１４は本発明の第３実施形態に係る光センサ回路を示す。
【００７６】
図１３に示した第２実施形態に係る光センサ回路２０には、第１実施形態に係る光センサ回路１０の回路要素に対してセンサ出力電圧を増幅するためのＭＯＳ型トランジスタＱ２が付設されている。前述の実施形態で説明した要素と実質的に同一の要素には同一の符号を付し、詳細な説明を省略する。
【００７７】
ＭＯＳ型トランジスタＱ２は、コンデンサＣ２の端子電圧として出力されるセンサ電圧を増幅するための増幅用ＭＯＳ型トランジスタである。
【００７８】
上記の光センサ回路２０では、コンデンサＣ２の出力端子またはＭＯＳ型トランジスタＱ４のドレイン１６ｄが、ＭＯＳ型トランジスタＱ２のゲート４１ｇに印加されている。ＭＯＳ型トランジスタＱ２のドレイン端子４２ｄには抵抗Ｒを介してドレイン電圧Ｖrefが電圧コントローラ等から供給され、ソース４１ｓはアース端子に接続されている。ＭＯＳ型トランジスタＱ２のドレイン４１ｄからセンサ出力電圧Ｖoutが増幅された状態で取り出される。
【００７９】
図１４に示した第３実施形態に係る光センサ回路３０では、上記の第２実施形態に係る光センサ回路２０の回路要素に対してＭＯＳ型トランジスタＱ３が付設される。図１４において、第２の実施形態で説明した要素と実質的に同一の要素には同一の符号を付している。
【００８０】
ＭＯＳ型トランジスタＱ３は、増幅用のＭＯＳ型トランジスタＱ２から出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタである。
【００８１】
この光センサ回路３０では、ＭＯＳ型トランジスタＱ２のドレイン４１ｄとＭＯＳ型トランジスタＱ３のソース５１ｓが接続されている。ＭＯＳ型トランジスタＱ３のゲート端子５２ｇにはゲート電圧Ｖｇ３が供給される。ＭＯＳ型トランジスタＱ３のドレイン５１ｄには抵抗Ｒが接続され、抵抗Ｒの他端子５２ｄには電圧Ｖrefが供給される。ＭＯＳ型トランジスタＱ３のドレイン５１ｄからセンサ出力電圧Ｖoutが取り出される。
【００８２】
上記のゲート電圧Ｖｇ３と電圧Ｖrefの各々の電圧波形は前述した図２の（Ｄ）と（Ｅ）に示される。ゲート電圧Ｖｇ３はｔ８〜ｔ９の間で発生し、電圧Ｖref は所要レベルの一定電圧の状態で印加されている。ゲート電圧Ｖｇ３がオンした時に光センサ回路が選択されてセンサ電圧が出力される。
【００８３】
上記のように構成された光センサ回路２０，３０において、図１４に示すように、各部を駆動するための所要の制御信号を与えることにより、第１実施形態の光センサ回路１０と同様に、入射される光Ｌ１に応じた電気信号が得られるようにしている。
【００８４】
図１５は、一例として図１４に示した光センサ回路３０を１画素（Ｓ）として２次元のマトリクス状に配設して成る矩形の撮像領域７１を有するイメージセンサの構成例を示している。図１５中、ブロック１３は前述の電圧コントローラ、ブロック７２は各画素Ｓに共通に設けられた画素選択回路であり、ブロック７３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。電圧コントローラ１３から電圧Ｖｄ，Ｖｇ１，Ｖｇ２が供給され、画素選択回路７２から電圧Ｖｇ３が供給され、端子５２ｄには電圧Ｖrefが供給される。
【００８５】
なお、上記の各実施形態の説明ではＭＯＳ型トランジスタをｎチャネル型として説明したが、その代わりにｐチャネル型のＭＯＳ型トランジスタを用いることができるのは勿論である。
【００８６】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００８７】
本発明は、撮像装置であるＭＯＳ型イメージセンサの１次元または２次元のイメージセンサを形成する光センサ回路（または画素）として利用される。
【図面の簡単な説明】
【００８８】
【図１】本発明に係る光センサ回路の第１実施形態の電気回路図である。
【図２】第１実施形態（および第３実施形態）に係る光センサ回路の各部の信号状態を示すタイミング波形図である。
【図３】初期化設定時における光センサ回路の各部のポテンシャル図である。
【図４】露光時における光センサ回路の各部のポテンシャル図である。
【図５】電荷転送時における光センサ回路の各部のポテンシャル図である。
【図６】第１実施形態に係る光センサ回路のＭＯＳ型トランジスタＱ１のＶｇ１ＭとＶｔｈ１とＶＣ１の関係を説明する図である。
【図７】第１実施形態に係る光センサ回路のＭＯＳ型トランジスタＱ１のＶｇ１ＭとＶｔｈ１とＶＣ１の関係を説明する図である。
【図８】第１実施形態に係る光センサ回路のＭＯＳ型トランジスタＱ１のＶｇ１ＬとＶｔｈ１とＶＣ１と線形出力範囲の関係を説明する図である。
【図９】第１実施形態に係る光センサ回路Ａ，ＢのＭＯＳ型トランジスタＱ１のＶｇ１ＭとＶｔｈ１とＶＣ１の関係を説明する図である。
【図１０】第１実施形態に係る光センサ回路Ａ，ＢのＭＯＳ型トランジスタＱ１のＶｇ１ＭとＶｔｈ１とＶＣ１の関係を説明する図である。
【図１１】第１実施形態に係る光センサ回路Ａ，ＢのＭＯＳ型トランジスタＱ１のＶｇ１ＭとＶｔｈ１とＶＣ１の関係（ゲート電圧をΔＶｇ低下させた後）を説明する図である。
【図１２】第１実施形態に係る光センサ回路のセンサ出力の変化特性を示すグラフである。
【図１３】本発明に係る光センサ回路の第２実施形態の電気回路図である。
【図１４】本発明に係る光センサ回路の第３実施形態の電気回路図である。
【図１５】本発明の第３実施形態に係る光センサ回路を利用して構成されたイメージセンサを示す電気回路図である。
【図１６】線形出力特性を有する従来の光センサ回路の電気回路図である。
【図１７】対数出力特性を有する従来の光センサ回路の電気回路図である。
【符号の説明】
【００８９】
１０      光センサ回路
１３      電圧コントローラ
１４      タイミング信号発生部
１５      制御手段
２０      光センサ回路
３０      光センサ回路
ＰＤ      フォトダイオード
Ｃ１      コンデンサ
Ｃ２      コンデンサ
Ｑ１      変換用ＭＯＳ型トランジスタ
Ｑ２      増幅用ＭＯＳ型トランジスタ
Ｑ３      出力選択用ＭＯＳ型トランジスタ
Ｑ４      電荷移動用ＭＯＳ型トランジスタ
【図１】
0004420402.tif 000002
【図２】
0004420402.tif 000003
【図３】
0004420402.tif 000004
【図４】
0004420402.tif 000005
【図５】
0004420402.tif 000006
【図６】
0004420402.tif 000007
【図７】
0004420402.tif 000008
【図８】
0004420402.tif 000009
【図９】
0004420402.tif 000010
【図１０】
0004420402.tif 000011
【図１１】
0004420402.tif 000012
【図１２】
0004420402.tif 000013
【図１３】
0004420402.tif 000014
【図１４】
0004420402.tif 000015
【図１５】
0004420402.tif 000016
【図１６】
0004420402.tif 000017
【図１７】
0004420402.tif 000018