(57)【特許請求の範囲】
【請求項１】
少なくとも第１ループと第２ループとによって形成される信号経路からなる、タイミング信号の生成と分配との回路であって、第１ループと第２ループとは伝送線を形成して単一の連続エネルギー導電路を形成すべく連結されて、信号位相反転を行ない、関連する再生能動手段は第１ループと第２ループとの間で接続されている、回路。
【請求項２】
演算回路およびタイミング信号分配手段を実装する能動エリアを有する半導体集積回路からなり、信号経路およびタイミング信号源として機能する、再生能動手段を備える請求項１記載の電子回路。
【請求項３】
前記再生能動手段は、２つの電源電圧レベルに対するスイッチング作用を有する請求項１記載の電子回路。
【請求項４】
前記再生能動手段は、前記スイッチングの間、増幅作用をする請求項３記載の電子回路。
【請求項５】
前記再生能動手段は、前記信号経路内の前記タイミング信号に対して反転作用を有する請求項１記載の電子回路。
【請求項６】
前記再生能動手段は双方向特性を有し、その結果、前記タイミング信号は、１８０°位相ずれにおいて前記信号経路のどこででも使用可能な双極差動成分を有する請求項１記載の電子回路。
【請求項７】
前記信号経路は、単一の連続エネルギー伝導路の一部として複数のループを形成し、その結果、前記タイミング信号は、同じ方向の１つの追加ループのために直角を含む多位相成分で得られる請求項６記載の電子回路。
【請求項８】
前記再生能動手段は、前記信号経路の長さ方向に沿った１つの位置に物理的に局在化され、その結果、前記タイミング信号が定在波特性を有する請求項１記載の電子回路。
【請求項９】
前記双方向能動手段は、決して完全な「オン」または完全な「オフ」状態には達せず、その結果、前記定在波タイミング信号が正弦波となり、前記再生能動手段は、前記信号経路の長さ方向に沿って１つの場所に物理的に局在し、その結果、前記タイミング信号は進行波特性を有する請求項６記載の電子回路。
【請求項１０】
前記再生能動手段は、前記信号経路の長さ方向に沿って物理的に分散され、その結果、前記タイミング信号は再循環進行波タイミング信号である請求項１記載の電子回路。
【請求項１１】
前記再生能動手段は更に、前記信号経路に沿って離間された複数の反転増幅器を備える請求項１０記載の電子回路。
【請求項１２】
前記再生能動手段は双方向能動手段で、その結果、前記タイミング信号は１８０°位相ずれにおいて前記信号経路のどこででも使用可能な双極差動成分を有し、前記信号経路を横断するための進行波タイミング信号のために要する時間の比較的短い部分において、完全に「オン」または完全に「オフ」に達し、かかるタイミング信号が矩形である請求項１１記載の電子回路。
【請求項１３】
前記再生能動手段は、第１と第２のループの間で接続される入力／出力端子を有し、前記単一の連続エネルギー伝導路が安定したＤＣ動作点のない端子のＤＣ相互接続となる請求項１０記載の電子回路。
【請求項１４】
前記信号経路は、横断電磁波形の信号のための伝送線特性を有する請求項１記載の電子回路。
【請求項１５】
前記再生手段は、電磁的に無限な前記信号経路の低インピーダンスによって低エネルギー損失になる請求項１記載の電子回路。
【請求項１６】
前記信号経路は伝送線特性を有し、前記信号位相反転を行なう伝送線変圧手段を含む請求項１記載の電子回路。
【請求項１７】
前記信号経路は伝送線特性を有し、基板上に、離間した全体的に並列な導体形成を備え、前記導体形成の交差接続が単一の無限導体長となる請求項１記載の電子回路。
【請求項１８】
前記伝送線信号経路は、共通面マイクロストリップ／マイクロストリップ特性の構造である請求項１７記載の電子回路。
【請求項１９】
前記伝送線信号経路は誘電体相によって狭持されて、差動モードの前記タイミング信号を生成する離間導体線を備える請求項１８記載の電子回路。
【請求項２０】
前記誘電体相は導電層によって狭持され、遮蔽および／または共通モードのタイミング信号を可能にする請求項１９記載の電子回路。
【請求項２１】
前記伝送線信号経路の容量性および／または誘導性リアクタンスは、前記導体線の特定の幾何学的形状およびその長さに沿った線間隔によって決定される請求項１９記載の電子回路。
【請求項２２】
前記幾何学的形状は、前記導体線の接続部のリアクタンスに対応して、必要性に応じて局部的に変化する請求項２１記載の電子回路。
【請求項２３】
前記信号経路は１８０°の電気的長さを有し、前記再生手段は双方向反転スイッチングおよび増幅特性を有する請求項１６記載の電子回路。
【請求項２４】
前記再生手段は背面接合反転器からなる請求項２３記載の電子回路。
【請求項２５】
前記反転器はＰチャネルおよびＮチャネルＭＯＳＦＥＴ回路である請求項２４記載の電子回路。
【請求項２６】
前記反転器は、前記信号経路に沿って順次一方向に切り替わり、次の反転器のスイッチングによって受けるエネルギーを渡すために電源電圧線に接続され、それによって前記信号経路の再循環横断を補強する請求項２５記載の電子回路。
【請求項２７】
前記信号経路は更に、同信号経路の半分の電気的長さを有する交差接続を備える請求項１項記載の電子回路。
【請求項２８】
前記信号経路は、前記信号経路に直接に電気接続する演算回路に物理的に隣接している請求項１記載電子回路。
【請求項２９】
前記演算回路へ信号を供給するための電気信号への電気接続を更に備える請求項２８記載電子回路。
【請求項３０】
前記接続部は、前記伝送線信号経路から容量性スタブを介する請求項２９記載の電子回路。
【請求項３１】
前記容量性スタブは、前記伝送線信号経路に沿って均一に離間されている請求項３０記載の電子回路。
【請求項３２】
前記接続部はＭＯＳＦＥＴ反転器を介する請求項２９記載の電子回路。
【請求項３３】
複数の信号経路経を備える請求項１記載の電子回路。
【請求項３４】
少なくとも２本の前記信号経路を相互結合し、磁界および／または電界の共有によって同期的に動作する請求項３３記載の電子回路。
【請求項３５】
少なくとも２つの前記信号経路は共通な部分を有し、インピーダンスが、２つの前記信号経路の残りのそれの半分である請求項３３記載の電子回路。
【請求項３６】
少なくとも２つの前記信号経路を相互接続して同期的に動作させる請求項３３記載の電子回路。
【請求項３７】
同じ周波数において動作することを意図した前記信号経路間の自己同期相互接続は、受動回路を介し、軽い双方向結合を提供する請求項３６記載の電子回路。
【請求項３８】
奇数高調波関係を有する異なる周波数において動作することを意図した前記信号経路間の自己同期相互接続は極性反転器を介して行なわれ、それによって、より高い周波数がより低い周波数に影響を及ぼさない請求項３６記載の電子回路。
【請求項３９】
相互接続された前記信号経路は、当該相互接続に入るおよびこれから出るエネルギーの一致を保証するインピーダンスを有する請求項３６記載の電子回路。
【請求項４０】
前記信号経路は、信号位相反転を課する手段に関連して、ループの電気的長さに沿って一致する位置で、ループ中の離間導体を有する請求項３６記載の電子回路。
【請求項４１】
４５°の倍数で一致する相互電気的長さで複数の前記信号経路を直接相互接続する請求項３６記載の電子回路。
【請求項４２】
前記信号経路は、一方が他方に中にあり、信号横断の時間を調和するパラメータ差を有する請求項３６に記載の電子回路。
【請求項４３】
前記演算回路は、矩形グリッド・アレイに対応するエリアに位置し、前記信号経路は、交代する前記矩形グリッドの行および列に沿ったエリアに対応し、中間エリアも前記タイミング信号を供給するために機能する請求項４１記載の電子回路。
【請求項４４】
前記信号経路の少なくとも１本は別の信号経路またはそのアレイに、１８０°の電気的長さまたはその奇数倍の少なくとも１つの伝送線接続部を介して接続されて、周波数および位相ロックを確実にする請求項３３記載の電子回路。
【請求項４５】
２つの前記伝送線接続部は、それぞれのタイミング信号によって横断する信号経路の方向の所望のロックを確保するように機能する請求項４４記載の電子回路。
【請求項４６】
前記信号経路に対して作られた少なくとも１つの接続部は短絡特性を有し、電気的長さが９０度である請求項１０記載の電子回路。
【請求項４７】
前記信号経路に対して作られた少なくとも１つの接続部は、開放回路特性を有し、電気的長さが１８０度である請求項１０記載の電子回路。
【請求項４８】
タイミング信号を要求する能動スイッチング特性を有する論理回路と、
同論理回路にタイミング信号を分配するための伝導分配手段であって、同分配手段の一部は、少なくとも第１ループと第２ループとによって形成される信号経路であって、第１ループと第２ループとは伝送線を形成し、単一の連続エネルギー導電路を形成すべく連結されて、信号位相反転を行ない、関連する再生能動手段は第１ループと第２ループとの間に接続されている、半導体集積回路（ＩＣ）。
【請求項４９】
少なくとも２つの半導体ＩＣは同じタイミング信号を発し、ＩＣの信号経路間でＩＣ接続を有し、信号経路の位置でＩＣの周波数と位相コヒーレンスを統合して統合されたタイミング信号を生成する請求項４８記載の半導体集積回路（ＩＣ）。
【請求項５０】
前記ＩＣの相互接続は、信号経路の電気的長さまたはその奇数倍の電気的長さを有する請求項４９記載の電子回路。
【請求項５１】
前記ＩＣ相互接続の位置での位相差は信号経路の電気的長さに相当する請求項４９記載の電子回路。
【請求項５２】
更に第２の異なるＩＣ相互接続を備え、同ＩＣ相互接続は信号経路に沿ってタイミング信号の方向を規定する請求項４９記載の電子回路。
【請求項５３】
少なくとも第１ループと第２ループとによって形成される信号経路からなる、タイミング信号の生成と分配との回路において、信号経路の信号横断時間内にパルス期間を設定して、信号位相反転をさせる無限電磁連続性を有する信号経路であって、同信号経路は、各信号横断の終端で比較的短いパルスの立ち上げと立ち下げ時間を設定するための再生能動手段を有する、電子パルス発生回路。
【請求項５４】
少なくとも第１ループと第２ループとによって形成される信号経路からなる、タイミング信号の生成と分配との回路において、再循環進行波の伝播手段が、各進行波の循環のための位相反転をさせるための閉じた信号経路を提供し、再生能動双方向スイッチングと増幅の手段が各循環中に動作可能で、その結果、逆電圧軌跡が連続進行波循環になる、進行波電子振動子回路。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、タイミング信号ならびにその生成および分配に係る電子回路、即ち、かかるタイミング信号のソースとしての発振器、およびタイミング信号に応じた通信に関する。
【０００２】
（発明の背景）
ディジタル電子データ処理回路およびシステムは、データ処理動作の同期を取るために、タイミング信号を必要とする。通常、かかるタイミング信号は、マスタ・タイミング信号を含み、これからその他のタイミング信号を派生することができる。かかるマスタ・タイミング信号のことを一般に「クロック」信号と呼んでいる。１位相以上で得られるクロック信号を有することが望ましい場合がしばしばある。
【０００３】
二相クロック信号の一例は、ダイナミック・ロジックおよびシフト・レジスタ回路においてよく用いられるように、得られるクロック信号が１８０度の位相差を有する場合である。四相クロック信号の一例は、得られるクロック信号が９０度の連続位相差を有する場合である。半導体集積回路（ＩＣまたはチップ）は、通常のホスト環境であり、マイクロプロセッサまたはメモリに関しては超大規模（ＶＬＳＩ）であることが多い。
【０００４】
従来では、約５０ＭＨｚまでの中位の動作クロック周波数であれば、オフチップ・クリスタル・クロック発振器を用い、単純にチップ上の二点間でクロック信号を分配すればよかった。今日では、遥かに高い動作周波数、通常３００ＭＨｚないし１ＧＨｚを対象とする場合、クロック信号の反射やスキューに伴う固有のオンチップ分配問題が、非常に重大となっている。何故なら、二進信号の幅／期間はもはやクロック信号パルスよりも格段に短いということはないからである。ＩＣチップの必然的な発展に伴い、チップは物理的に一層大きくなり、機能的には一層複雑化して、これらの問題が更に悪化する。
【０００５】
クロック信号の発生は、現在では通常、オンチップの位相ロック・ループ（ＰＬＬ）制御回路を用いて、オフチップのクリスタル・クロック発振器からの周波数乗算によって行なっているが、ＰＬＬ制御回路は貴重なチップ・エリアを占有し、かなりの電力を消費し、信号反射、容量性負荷および電力消散にともなう問題があり、事実上最大動作周波数が制限される。関連するクロック信号の分配は、大抵の場合、動作回路のツリー状構成を伴い、クロック信号の連鎖が間隔をおいてバッファをブーストする。それであっても、半導体プロセス・パラメータのばらつきは、バッファにおけるものも含めて、チップ上の異なる位置において、望ましくなくしかも予測不可能な位相遅延（スキュー）を招き、したがって同期動作の信頼性や、チップの隣接エリア対する場合でも通信に悪影響を及ぼす。その結果、ＩＣは、クロック・レートに対して設計された最大値よりも低いクロック・レートで動作しなければならないことが多い。実際、ＩＣ製造会社は、長年にわたる傾向に逆行し、最新のＩＣに対してより小さなチップ・サイズを用いている。
【０００６】
大面積高密度チップを信頼性高くクロック駆動することができないために、高集積化した「システム・オン・シリコン」チップの開発が阻害されている。ＭＯＳＦＥＴ  ＩＣトランジスタが２５ギガヘルツ以上でスイッチングすることができる構造であるにも拘らず、クロック・レートは、約１ギガヘルツ未満までに制限される傾向にあることは注記するに値しよう。
【０００７】
本発明は、基本的に、チップ上にＰＬＬを設ける際の面積および／または電力に対する要件を少なくとも低減し、更に可能であれば、ある程度使用できる程度までに、クロック信号分配の問題に取り組む、代替手法を模索することからなされたのである。
【０００８】
（発明の概要）
本発明の広義な視点または態様は、繰り返しパルス即ち循環信号を生成し維持する能動的手段を用いて、これらの信号を効果的に統合化し、相乗的にその分配を組み合わせる方法および手段の概念および実現にある。マスタ・クロックを含むタイミング信号を同時に発生し分配する複合電磁／半導体構造が容易に得られる。適当な前記信号経路が、無限の電磁的連続を呈し、電磁波型信号の信号位相反転が生ずる。経路に関連する再生手段を用いると便利である。
【０００９】
本発明の成功した関連する態様が発展し、繰り返しパルス即ち循環信号の時定数が、信号分配手段内の前記信号経路の電気的長さに関連し、これによって事実上規定される。その信号経路の横断時間が前記時定数を決定する場合、無限に電磁的に連続して前記信号経路を再循環する伝搬電磁波が好ましい。
【００１０】
興味深くそして非常に驚くべきことに、これは、固有に高速立ち上がりおよび立ち下がり特性、即ち、既に生成された「方形状」を有するパルス状循環信号の特定な創作的直接生成を促進し、これまでのように基本的に生来的に実質的に正弦波信号に対する「方形化」動作に頼らなくてよいことがわかった。実際、かかる創作的電気長／信号の横断時定数規定関係によって、事実上最初に１つの単極半サイクル信号移動を規定し、次に、または次の前記信号横断において、事実上２つの逆の半サイクル移動から成る双極サイクル全体の規定を完了する、前記電気長または１つの前記信号横断につながり、便利でありしかも有利である。前記電気長は、したがって、かかる双極サイクル全体に対する２回の連続するパルス移動の各々に対して、１８０度に対応する。
【００１１】
かかる関係を達成する具体的な創作的態様は、進行波特性の信号を伴って見られ、信号分配路は、適切な伝搬特性を有し、通常は無限伝送線形態であり、更に、所望の信号の再循環に伴って転置効果および反転作用を有する。
【００１２】
１つの具体的な創作的態様では、所望の繰り返し循環信号は、再循環進行波伝搬手段を伴い、事実上、所望の進行波によるその回りの回転、および各信号移動の期間の設定を伴い、能動再生手段は、スイッチングおよび増幅特性を有することができ、エネルギ要求量を供給し、各信号移動の終了時に比較的短い立ち上がりおよび立ち下がりを設定する双方向反転増幅器とすると好都合である。
【００１３】
能動反転手段に対して所望の転置効果を有する適当な進行波伝搬手段は、横断進行波、反転手段の入力および出力の対向側に接続するためにその長さに沿って撚られた物理的幅、例えば、メビウス・バンドまたはリボンによって見られるように、例示される。実際、可撓性基板上に作られた集積回路は、細長い形態とすることができ、その経路はその長さに沿い、その端部は、メビウス・バンドまたはリボンとして相互接続され、その進行波伝搬構造のいずれかの側または両側に、即ち、これらを跨がるような機能回路ブロックを有する。少なくともこのとき、この循環信号手段の反転および進行波伝搬機能の統合は、連続半導体反転器特性を有するその長さ全域まで達し、少なくともＣＭＯＳ技術を用いる。
【００１４】
しかしながら、進行波伝搬手段の平面実施態様では、通常の伝送線形態は、導体構造に続く離間経路を用いる。前述のメビウス撚り線効果は、これら離間導通構造の相互に絶縁した１つのみによって得られる。代替案は、伝送線反転変圧器を、進行伝搬手段のその他の伝送線形態において、またはこれと関連付けて用いることであろう。
【００１５】
この例示の実施形態の創作的態様は、離間した導体構造を、トレース形成として用い、各々、実質的に同じ長さを有し、好ましくは、これら導体トレース間に接続された少なくとも１つの反転器構造の出力および入力間において途中で転置されている。実際には、少なくとも、反転器構造が導体構造に沿って約１％未満の範囲である場合、本発明が定在波発振器としての動作に適合化されているのではないなら、導体構造即ちトレースに沿って離間された複数の反転器構造があることが好ましい。
【００１６】
好ましい反転手段は、１対の対向する並置または背面接合した反転器のような、双方向特性を有する。かかる設備によって、同様または実質的に同一の逆位相循環信号成分の直接的同時生成が容易となる。
【００１７】
本発明から得られる特に興味深く有利な結果は、非常に低い電力消費でタイミング信号を供給することが含まれ、伝送線および反転器の作用損失を効果的に、即ち、反転器の設置によるほぼ無視できる補給（ｔｏｐｐｉｎｇ−ｕｐ）まで、制限することができる。そして、演算回路に対するテークオフは、例えば、受動抵抗性および／または容量性および／または誘導性あるいは伝送線特性の軽い双方向接続路、あるいは、例えば、以下に更に詳細に説明するように、ダイオードまたは反転器等を用いて単一方向によって、容易に作られる。
【００１８】
この他にも、かかる得られる結果は、少なくとも原理的に、製造の欠点がなく、循環信号の供給は、進行波伝搬の方向あるいは回転のいずれにも生来的な優先度を有さないことであるが、いずれも、反転器手段間または内部の規定した間隔またはその他の差等によって、予め含まれるかまたは賦課される可能性はある。
【００１９】
このようなパルス発生器および発振器に関する本発明の提案および態様は、ＩＣ生産に全体的に適合する方法で、そして特に伝送線と関連する、下に形成しビアで接続することが通常であり好都合な再生回路と共に、導電性金属および絶縁誘電体層を用いた伝送線構造を含む。要求絶縁交差または離間伝送線変圧部も同様に、交差に対するビア・ジャンプ接続を含んで、容易に形成される。更に、再生手段としての双方向反転器等の端子のＤＣ不安定相互接続が得られる利点がある。電源に対する電気エネルギの再循環を含む、かかる双方向反転器の連続動作の補強が行われる。
【００２０】
更に、直接接続によるか、あるいは磁界および／または電界を共有することによるかには係らず、タイミング信号発生および分配回路の相互接続／相互結合において、創作的態様がある。特に奇数の高調波関係にある異なる周波数に拡張し、自己同期に基づいてこれを行なう。このようなＩＣ間の相互結合および調整、そして更にデータ転送により、重要な革新的および創作的メリットを有する。
【００２１】
本発明のその他の態様および特徴は、この記載において後の方に見られ、および／または独立および従属請求項に明記されている。その用語は、ここにも含まれるものと見なす。
本発明の具体的な実施態様の例について、これより添付図面を参照しながら説明しかつ示す。
【００２２】
（例示する実施形態の詳細な説明）
公知の伝送線は、広義には２つの分類に該当し、開放端であるか、あるいは部分的または全体的に特定して終端されているかのいずれかである。ここに提案する伝送線が相違するのは、終端でも開放端でもないことである。これらは、無終端という用語がこれまで解釈されていた意味では、無終端でもない。ここで無終端とは、本発明の構造的態様を構成するものとして解釈し、無限電磁連続性を呈する信号経路を設ける理由で含めることとする。
【００２３】
図１は、かかる伝送線１５を、物理的に無限と見られる構造として示す。具体的には、単一の連続「元の」導体形成１７から成り、２つの適切に離間され全体的に並列なトレースを形成する、ループ１５ａ、１５ｂとして示され、交差１９は、導体１７の局部的電気接続を全く伴わない。ここでは、元の導体１７の長さをＳとし、交差１９を通って離間したループ・トレース１５ａ、１５ｂ間に規定した、伝送線１５の２「周」に対応する。
【００２４】
この伝送線１５の構造は、メビウス・ストリップ（Ｍｏｅｂｉｕｓ  ｓｔｒｉｐ）に対して平面等価性を有する。図２参照。１８０度の単一の撚りを有する無限ストリップが、効果的に二側および二縁、捩じれ、端部接合の元のストリップを、一側および一縁のみを有するように変換する。ストリップの中央線を無限に追跡する矢印を参照のこと。ストリップに沿ったいずれの位置からも、元々左または右側にあった縁が逆転、反転、または転置されて戻ることになる。ストリップに沿ったあらゆる奇数のかかる撚りでも同じことが言える。かかる導電性材料のストリップは、必要に応じて、本発明の実施形態の信号経路として機能し、本発明の別の構造的一面を構成する。可撓性基板であれば、真のモビウス・ストリップ伝送線構造、即ち、平面の同等の交差１９と比較して、効果的な撚りの傾斜を実現することができる。このように形成され、ＩＣを実装した可撓性プリント回路ボードは、実現可能な提案として見なされる。
【００２５】
図３は、パルス発生器、実際には、発振器の回路図であり、図１の伝送線１５を用いている。具体的には、更に、複数の離間した再生能動手段を、導電性ループ・トレース１５ａ、１５ｂの間に接続された双方向反転スイッチング／増幅回路２１として有すると便利である。この特定実施形態では、回路２１を、更に、２つの反転器２３ａ，２３ｂを備えるものとして示し、これらは背面同士が接続されている。代替再生手段は、負抵抗、負容量、またはそれ以外の適当に非線形な（ガン・ダイオードのような）再生型、または伝送線特性を拠り所とする。回路２１は、複数であり、伝送線１５に沿って分布することが好ましく、更に好ましくは、均一に、あるいは実質的に均一に、例えば、１００個以上のような多数で、更に、合理的に多く各々が小さいことが更に好ましい。
【００２６】
各スイッチング増幅器２１の反転器２３ａ、２３ｂは、相対的に正および負の電源レール、通常Ｖ＋およびＧＮＤに対して、それぞれ、通常の接続を有する。各回路２１のそれぞれの入力／出力端子は、ループ１５ａ、１５ｂ間の伝送線１５に接続されているように示されており、事実上単一の導体１７に沿って実質的に最大の間隔が置かれ、これによって各々は、互いに、伝送線１５に沿って実質的に中央に位置する。
【００２７】
図４は、本発明の伝送線構造を用いた発振器の別の回路図であるが、３つの交差１９ａ、１９ｂ、１９ｃを有し、図３に適用したのと同じメビウス・ストリップ状逆転／反転／転置特性となっている。
【００２８】
伝送線１５に対して示した矩形または円形は、図示の都合のためである。これらは、あらゆる形状でも可能であり、所望の動作周波数に適した長さを有する限り幾何学的に不規則なものも含み、増幅器２１を離れた信号が、伝送線１５の完全な「１周」後に、反転して戻ってくるようになっている。即ち、事実上、ループ１５ａ、ｂ間の間隔に交差１９を加えると、時間Ｔｐで横断し、動作周波数のパルス幅即ち半サイクル発振時間を事実上規定する。
【００２９】
伝送線１５に沿って増幅器２１を均等に分配することの利点は２つある。最初に、拡散する浮遊容量が効果的に関連する増幅器２１に集中し、伝送線特性インピーダンスＺｏにより多くそしてより容易に吸収し、これによって信号反射効果を低減し、貧弱な波形の画成を改善する。第２に、供給電圧Ｖ＋およびＧＮＤによって決定される信号振幅は、伝送線１５全域にわたって実質的に一層一定となり、伝送線の誘電体および導体に伴う損をより良く補償する。再生スイッチング手段２１を有する連続閉ループ伝送線１５は、実質的に均等に分散されかつ接続されており、あらゆる地点で同一に見える、実質的に均一な構造に非常に緊密に類似することができる。各再生スイッチング手段に関連する基本容量およびインダクタンス（ＣｅおよびＬｅ）に対して、良い規則があり、共振分路タンクＬＣを形成し、伝送線１５の自己維持発振周波数Ｆ（Ｆ３、Ｆ５等）よりも大きな共振周波数１／２* ｐｉ* ｒｏｏｔ（Ｌｅ* Ｃｅ）を有する。
【００３０】
図５ａは、本発明の伝送線１５の一部の分散電気等価回路即ちモデルである。これは、直列接続された代替分散抵抗（Ｒ）および誘導（Ｌ）要素を示す。即ち、ループ１５ａの一部に対して、Ｒ2に直列に接続されたＬ1に直列に接続されたＲ0等、およびループ１５ｂの隣接部分に対して、Ｌ2に直列に接続されたＲ1に直列に接続された登録Ｌ0等、および伝送線１５間に並列に接続して示す分散容量正要素Ｃ0およびＣ1を示し、それぞれＣ0に対して抵抗／容量要素Ｒ0／Ｌ1および誘導／抵抗要素Ｌ0／Ｒ1間、そしてそれぞれＣ1に対して誘導性／抵抗性要素Ｌ1／Ｒ2、および抵抗性／容量性要素Ｒ1／Ｌ2間にループ１５ａおよび１５ｂがある。ここで、符号Ｒ０＝Ｒ１＝Ｒ２、Ｌ１＝Ｌ２＝Ｌ３、およびＣ０＝Ｃ１が実質的に満たされ、図示の分散ＲＬＣモデルは、伝送線１５の全長に及ぶ。図示しないが、実際には、各容量性要素Ｃ、具体的にはその誘電体材料と並列に寄生抵抗要素がある。
【００３１】
図５ｂは、更に簡略化した代替分散電気等価回路、即ち、抵抗を無視したモデルである。図５ａのこれらの、図５ａにおけるその値（Ｌ）の半分（Ｌ／２）における直列の誘導要素の分散による置換を参照のこと。このモデルは、本発明を具体化する伝送線の動作の基本原理を理解するのに有用である。
【００３２】
「起動」フェーズ中、即ち、増幅器２１に最初に電力を印加した後、増幅器２１内部の固有ノイズの増幅により、発振が開始し、直ちに基本周波数Ｆに、通常ナノ秒以内静定するが、実質的に無秩序に開始する。各増幅器２１に対して、その反転器２３ａおよび２３ｂからのそれぞれの信号が、伝送線１５に沿って伝搬遅延Ｔｐを受けた後、反転して到達する。この伝搬遅延Ｔｐは、伝送線１５の誘導性および容量性パラメータの関数であり、ヘンリ／メートル（Ｌ）およびファラッド／メートル（Ｃ）で表し、伝送線の全ての容量性負荷を含み、特性インピーダンスＺｏ＝ＳＱＲ（Ｌ／Ｃ）、および線横断または伝搬たは位相速度Ｐｖ＝１／ＳＱＲ（Ｌ／Ｃ）が得られる。遅延Ｔｐが半サイクル時間の整数の細除数（ｓｕｂ−ｄｉｖｉｓｏｒ）となる周波数の補強、即ち、選択増幅によって、支配的な最低周波数、即ち、基本周波数Ｆ＝１／（２・Ｔｐ）が得られる。細除数はこれを満足する。この周波数の他の全ての整数倍数もこの細除数条件を持たすが、増幅器２１の利得は周波数が高い程「低下」即ち、減少するので、伝送線１５は周波数Ｆでの基本発振に素早く静定する。
【００３３】
伝送線１５は、無限電磁連続を有し、反転器２３ａおよび２３ｂにおける好適なトランジスタの高速スイッチング時間と共に、効果的に補強された発振における基本周波数Ｆの奇数の高調波を含む、強力な方形波形となる。奇数の高調波周波数を含む基本発振周波数Ｆでは、増幅器２１の端子は、伝送線１５が「閉ループ」であり、いずれの形態の終端もないので、実質的に無負荷に見える。このため、低電力消散および低駆動要件には非常に望ましい結果となる。伝送線１５の単位長当たりのインダクタンスおよび容量は、独立して変更することができ、これも望ましくしかも有利であるとすることができる。
【００３４】
図６ａは、反転器２３ａおよび２３ｂを有するスイッチング増幅器２１の理想化した波形を示す。「起動」フェーズの直後に、成分発振波形φ１、φ２がこの増幅器２１の入出力端子に現れ、通常動作の間続く。これらの波形φ１およびφ２は、実質的に方形で差動である。即ち、１８０度位相がずれた２つの逆転位相である。これらの差動波形φ１およびφ２は、実質的に最大信号振幅（Ｖ＋）の中点（Ｖ＋／２）において交差する。この中点（Ｖ＋／２）は、「ヌル」点と見なすことができる。何故なら、双方の波形φ１およびφ２が同じ電位にある時点では、電流に変位がなく、導体ループ・トレース１５ａおよび１５ｂ間にも差動電圧が全くないからである。本発明の好適な再循環進行波の態様では、このヌル点は伝送線１５の回りを、事実上非常に速い立ち上がりおよび立ち下がり時間、ならびに非常に「きれいな」方形波画成で掃引する。また、このヌル点は、事実上、全サイクル双極クロック信号の逆移動に対する基準電圧でもある。
【００３５】
伝送線１５にとって、進行波が完全に周回すると見なすと都合が良く、更に元の導体トレース１７の全長Ｓにとっても都合が良い。双方とも「電気長」に関してである。図６ｂは、元の導体線／トレース１７の伝搬遅延または横断時間（Ｔｐ）、度を単位とする電気長、および物理的長さ（Ｓ）間の関係を示す。位相外れ波形φ１およびφ２の各々に対して、そして、伝送線１５を繰り返し横断する進行波によって見られるように、実質的な方形波の各偏位運動は、１回の完全な周回、即ち横断時間Ｔｐに対応し、連続する逆方向の波の偏位運動は２回の連続する周回、即ち、２つの横断時間（２×Ｔｐ）を要する。伝送線１５の１回の周回は、したがって、１８０度の「電気長」を有し、２回の周回が、０°〜３６０°双極信号サイクル全域に必要となる。即ち、元の導体１７の最大長に対応する。
【００３６】
一例として、１ＧＨｚにおける１回のラップおよび１／２波長に対応する１８０°の電気長は、光速（ｃ）の３０％である位相速度（Ｐｖ）を有する５０ｍｍの伝送線で形成することができる。即ち、Ｐｖ＝０．３* ｃ、または５ｍｍであり、Ｐｖ＝０．０３* ｃ、または自由空間では１６６ｍｍ、即ち、Ｐｖ＝１* ｃである。
【００３７】
図７（ｉ）ないし図７（ｉｘ）は、次のサイクルの開始までの全サイクルを通じた、即ち、導体線即ちトレース１７に沿ったサンプル位置間の４５°の８つの等しい電気長間隔における、波形φ１、φ２を示す。位相の表記は、図７（ｉ）に関係し、トレース１７に沿ったいずれの位置でも可能である。即ち、伝送線１５周囲を２回、そして、φ１、φ２波形１５の立ち上がり／立ち下がりに対して０／２６０°を任意にマークした。図７（ｉ）を時点ｔ０とすると、図７（ｉｉ）は、線１７の全長Ｓの１／８（０．１２５Ｓ）横断後、即ち、伝送線１５の１／４および４５°の電気長の横断後の時点ｔ０＋（０．２５Ｔｐ）における波形φ１、φ２を示す。時点ｔ０＋（０．５Ｔｐ）、ｔ０＋（０．７５Ｔｐ）、ｔ０＋（０．７５Ｔｐ）. .......ｔ０＋（２Ｔｐ）、横断０．２５Ｓ、０．３７５Ｓ、０．５Ｓ......１．０Ｓおよび９０、１３５、１８０........２６０は、図７（ｉｉｉ）ないし図７（ｉｘ）にもそれぞれ適用されることは、容易に見て取れ、自明なはずである。
【００３８】
図８ａ及び図８ｂは、偏位運動極性（円で示す）のスナップ・ショット、変位電流の流れ（細いトレース上の矢印で示す）、および電磁的無限伝送線１５上のその２回の周回（したがって、元の連続導体１７の全長）を含む任意の０／３６０°位置からの瞬時整相を示す。図７の１つのみの差動伝搬電磁（ＥＭ）波形（例えば、φ１）が示されているが、対向する方向のいずれでも、即ち、時計回りまたは反時計回りでも、伝送線１５周囲の回転伝搬について示す。他方の波形（φ２）は、勿論、図示の波形（φ１）とは１８０°位相外れである。ＥＭ波の回転の実際の方向は、ポインティングス（Ｐｏｙｎｔｉｎｇｓ）のベクトル、即ち、電気および磁気ベクトルの交差積で与えられる。ＥＭ波がこの領域１９を横断する際、交差領域１９は、信号φ１にもφ２にも大きな摂動を生ずることはない。実際、高速立ち上がり／立ち下がり遷移は、位相速度Ｐｖでの伝送線に沿って伝搬し、スイッチング増幅器２１は、供給電圧レベル間の最初のスイッチングの間、遷移を増幅するように作用する。
【００３９】
波形φ１およびφ２の位相は、この伝送線１５に対して、伝送線１５上のあらゆる任意の基準点から精度高く決定することができ、したがって、整相の強いコヒーレンスおよび安定性を有することができる。
【００４０】
双方向動作に適当な（実際、現在のＩＣ製造技術および実施に関して好適な）スイッチング増幅器２１は、背面接合ＭＯＳＦＥＴ反転器２３ａ、ｂを基本とし、１，０００個の反転増幅器対までを、伝送線構造の通常の長さに沿って設けることができる。
【００４１】
スイッチング増幅器２１の双方向反転作用は、同期整流性を有する。波形φ１およびφ２の立ち上がりおよび立ち下がり時間は、実際に、これまでの従来のタイミング信号と比較すると非常に高速であり、反転器２３ａ、ｂの好適なＭＯＳＦＥＴトランジスタの電子推移時間に基づいている。更に、補強は、好適な双方向スイッチング増幅器２１の反転器におけるいかなる「オン」トランジスタよりも低いインピーダンスを有する伝送線１５に関係するが、総並列化が同じ順序で用いられる。かかる反転器のスイッチングは、各増幅器２１が、小さなエネルギ・パルスによって、得られる波形極性に寄与し、エネルギ・パルスは、対称性によって、双方の方向に伝搬しなければならないことを意味する。したがって、順方向のＥＭ波パルスは所望通りに寄与する。前回切り替わった増幅器に戻るＥＭ波パルスは、そこに既に存在するものと同じ極性を有し、したがって既存の切り替え状態を補強する。電源レールおよび増幅器２１の好適な反転器の「オン」トランジスタを介した伝送線１５間のオーミック経路は、かかる逆ＥＭ波パルスのエネルギがこれらの電源レールＶ＋、ＧＮＤに吸収されることを保証する。即ち、有用な電力保存がある。
【００４２】
尚、ＣＭＯＳ以外でも、例えば、Ｎチャネル・プッシュプル、Ｐチャネル・プッシュプル、バイポーラ・トランジスタ、ガン・ダイオードのような負抵抗素子、ＭＥＳＦＥＴ等を用いることによっても実施が可能であることは認められよう。
【００４３】
伝送線１５をそのように見なすと、ＩＣおよびＰＣＢならびに相互接続部に容易に適用可能な相応しい媒体は、一般に、マイクロストリップまたは共平面導波路またはストリップラインと呼ばれており、リソグラフによって、即ち、レジストのパターニングおよびエッチングによって形成可能であることは周知である。ＩＣ上の伝送線の実際の誘電体は、多くの場合フィールド酸化物と呼ばれる二酸化シリコン（ＳｉＯ2）、金属間誘電体、および基板誘電体（少なくとも、絶縁物上シリコン型の半絶縁構造には使用可能である）。
【００４４】
図９は、３つの金属層５６、５８および６０、ならびに２つの誘電体層６２および６４から成るＩＣ上伝送線形成の一例の一部の断面図である。中間金属層５８は、２つの伝送線ループ導体トレース１５ａおよび１５ｂから成るものとして示されており、これらは少なくとも基本的に並列である。上側金属層６０は、ＡＣ「接地」面として用いることができ、正電源電圧Ｖ＋に接続することができ、下側金属５６は「接地」面であり、負電源電圧ＧＮＧＤに接続することができる。５８ならびに「接地」面５６および５８における金属伝送線トレース間の誘電体層６２および６４は、通常、二酸化シリコン（ＳｉＯ2）を用いて形成される。図示した構造全体が好ましいものとして見られるが、実用上必須ではない場合もある。即ち、「接地」面および誘電体層６２、６４のいずれかまたは双方を含むことに関しては実用上必須ではない場合もある。導体トレース１５ａ、１５ｂ間の物理的間隔６６は、信号伝搬の差動モードおよび共通モードに影響を与え、信号伝搬は、等しい、または実質的に等しい速度を有すると、間隔６６からの電磁場の分散が最少となるので好ましい。「接地面」の使用により、遮蔽特性が改善し、この構造が、導体トレース１５ａ、１５ｂに加えられる非対称的負荷即ち非平行負荷を駆動することが可能となる。
【００４５】
通常のＩＣ  ＣＭＯＳプロセス上の金属間誘電体層は薄く、通常約０．７μｍであり、したがって、低信号損失のマイクロストリップ伝送線の構造は、低特性インピーダンスＺｏ（これまで同様、信号反射を管理可能なレベルに低減するように作用する非終端、部分的終端、または直列終端線に対する）を有していなければならない。自己維持、非終端、閉ループ伝送線１５は、固有に、伝搬ＥＭ波発振の維持には、非常に低い電力消費を有する。何故なら、克服すべき誘電体および導体損失が通常低いからである。図５ｂから、伝送線１５および増幅器２１に関連する抵抗性損失がない場合、伝送線１５は、最初に伝送線誘導要素Ｌｅおよび容量性要素Ｃｅを「充電する」ために必要とする以外には、エネルギを必要としないことが認められよう。ＥＭ波は、連続的に伝送線１５内のエネルギ全てを用いて伝送線周囲を伝搬し、その電磁場、したがって、容量要素Ｃｅおよび誘導性要素Ｌｅ間を単に伝達または再循環する。伝送線１５および増幅器２１に伴う何らかの抵抗性損失があるはずであるが、図５ａの伝送線抵抗性要素Ｒ0−Ｒ2を見ると、抵抗は通常低く、関連する抵抗性損失も低い。ここでは、低インピーダンス伝送線１５を用いることによる不利はなく、容量性負荷によって影響が軽減される利点すらあり、したがって、論理ゲートを「一層確実に」駆動することができる。
【００４６】
交差１９は、ＩＣ上で、金属層間に「ビア」を用いて実現することができ、好ましくは、各ビアは、伝送線１５の全長Ｓの小さな部分のみとする。
伝送線１５には１つの増幅器２１のみが接続されている場合、異体が生じ、ＥＭ波はもはや伝送線１５に沿って伝搬せず、定在波発振が得られる。単一増幅器２１については図１０ａを参照し、差動波形については図１０ｂを参照のこと。かかる増幅器は、伝送線１５の電気長の約５°より多く拡張してはならない。単一増幅器２１が最大「オン」または「オフ」に決してならない場合、定在正弦波発振が伝送線１５に生じる。これは、２つの静止、２つの「ヌル領域を含む同じ位置における同じ位相で、変動する振幅を有する。
【００４７】
このため、進行波の動作は、いくつかの離間したまたは１つの長いＣＭＯＳ双方向反転器形成を用いて得ることができる。しかし、複数の小さな反転器の方が、よりスムーズで速い結果が得られる。増幅器２１のオフセット形成は、その入力／出力端子だけでも、伝搬ＥＭ波を伝送−横断の位置方向に予備配置することができる。これは、最初に第１のそして少し後に第２のパルスを伝送線上に異なる位置に印加すること、またはある周知のマイクロ波方向性カプラの組み込みに基づくというような、特定の起動回路で行なうことができる。
【００４８】
伝送線変圧器の反転を交差（１９）の代わりに用いることができ、なおも無限電磁連続性を有する伝送線を得ることができる。２１Ｔにおける部分的詳細については、図１１を参照のこと。
【００４９】
図１２は、電源線コネクタならびに図５ｂのような伝送線の分散誘導性（Ｌ／２）および容量性（Ｃ）要素の指示と共に、１対の背面反転器２３ａ、２３ｂを示す。図１３ａは、背面反転器１４ａおよび１４ｂのＮチャネルＭＯＳＦＥＴおよびＰチャネルＭＯＳＦＥＴの実施態様を示す。ＮＭＯＳおよびＰＭＯＳトランジスタから参照のこと。
【００５０】
図１３ｂは、ＮＭＯＳ（Ｎ１、Ｎ２）およびＰＭＯＳ（Ｐ１、Ｐ２）トランジスタ、およびそれらの寄生容量の等価回路図を示す。トランジスタＰ１およびＮ１のゲート端子は、導体トレース１５ａならびにトランジスタＰ２およびＮ２のドレイン端子に接続されている。同様に、トランジスタＰ２およびＮ２のゲート端子は、導体トレース１５ｂならびにトランジスタＰ２およびＮ２のドレイン端子に接続されている。ＰＭＯＳゲート−ソース容量ＣｇｓＮ１およびＣｇｓＮ２、ＮＭＯＳゲート−ドレイン容量ＣｇｄＮ１およびＣｇｄＮ２、ならびにＮＭＯＳドレイン−ソースおよび基板容量ＣｄｂＮ１およびＣｄｂＮ２は、効果的に伝送線の特性インピーダンスＺｏに吸収されるので、個々のＮＭＯＳおよびＰＭＯＳトランジスタの推移時間に及ぼす影響は遥かに少ない。波形φ１およびφ２の立ち上がりおよび立ち下がり時間は、したがって、従来の技術よりも大幅に高速化される。
【００５１】
明確化のため、図１２ないし図１４は抵抗性（Ｒ）要素を省略している。図２３ａは、伝送線１５の容量性要素（図１２および図１３ｂと同様）のみを、Ｎ／ＰＭＯＳトランジスタのそれらと共に示す。図１４ｂは、図１４ａの別の等価回路図を示し、伝送線の分散誘導性（Ｌ／２）要素および有効容量Ｃｅｆｆを含む。Ｃｅｆｆは次の式で与えられる。
【００５２】
【数１】
Ceff = C + CgdN + CdgP + [(CgsN + CdbN + CgsP + CdbP) / 4];
ここで、CgdN = CgdN1 + CgdN2;
CgdP = CgdP1 + CgdP2;
CgsN = CgsN1 + CgsN2;
CdbN = CdbN1 + CdbN2;
CgsP = CgsP1 + CgsP2; および
CdbP = CdbP1 + CdbP2
【００５３】
ゲート、ドレイン、ソースおよび基板接合容量による容量性負荷は、先に述べたように分散することが好ましい。
差動および共通モード伝送線を有することの利点の１つは、ＭＯＳＦＥＴトランジスタ内の固有の「寄生」容量を、図１４ａおよび図１４ｂに示すように、伝送線インピーダンスＺｏ内に吸収することができ、したがって、エネルギ転送および蓄積に用いることができる点にある。ＮＭＯＳおよびＰＭＯＳトランジスタのゲート−ソース容量（Ｃｇｓ）は、信号導体トレース１５ａ、１５ｂおよびそれらの各電源電圧レール間に現れ、例えば、適切な量だけ導体トレース１５ａ、１５ｂを薄くすることによって、それぞれの容量の適切な量を伝送線１５の接続部から電源電圧レールに除去することによって補償することができる。ＮＭＯＳおよびＰＭＯＳトランジスタのゲート−ドレイン容量（Ｃｇｄ）は、導電性トレース１５ａおよび１５ｂ間に現れ、反転器２３ａ／ｂのＮＭＯＳおよびＰＭＯＳトランジスタへの接続部において、導体トレース１５ａ、１５ｂ間の空間６６を比例的に増大させることによって補償することができる。
【００５４】
非限定的な一例として、０．３５ミクロンのＣＭＯＳプロセス上で、使用可能な５ＧＨｚの非重複クロック信号が、高速の３０％の位相速度に対して９ｍｍの伝送線ループ長（Ｓ／２）で得られる。これは、容量性分路負荷分散および誘電係数によって決定され、導体１７の全長（Ｓ）はしたがって１８ｍｍとなる。
【００５５】
ＮＭＯＳおよびＰＭＯＳトランジスタの基板接合容量（Ｃｄｂ）は、半絶縁または絶縁物上シリコン型プロセス技術を用いることによって、劇的に低減することができる。
【００５６】
増幅器２１の各々の端子、即ち、反転器２３ａ、２３ｂの各々および全てのそれぞれの入力／出力端子を直接接続する連続ＤＣ経路があるが、この経路は、安定なＤＣ動作点を有さないという特徴がある。このＤＣ不安定性は、それぞれの増幅器２１1−２１4の各々の再生作用、およびそれらの正フィードバック作用に関しては有利である。
【００５７】
伝送線１５は、「つないで」「局部」クロック信号を得る閉ループとしての機能的論理ブロックに沿って敷設することができる。ＣＭＯＳ反転器は、伝送線１５に対する容量性「スタブ」における「タップ増幅器」として用いることができ、例えば、前述のように導体トレース（１５ａ／１５ｂ）の部分的な薄化によって、伝送線から「局部」容量の等価量を除去することによって、「共振」することができる。容量性「クロック・タップ」は、伝送線１５に沿って実質的に均一に拡散することができ、それらの間隔に対する設計事項として見なし、発振信号の波長未満の場合、伝送線（１５）の特性インピーダンスＺｏが低い程、ＥＭ波の伝搬が遅くなる傾向があるが、それでもなお、良好な信号伝送特性が得られる。
【００５８】
クロック信号波長に対して小さい機能性論理ブロック内において、非終端相互接続は、位相コヒーレンスとの局部クロック駆動に適切に動作する。図１５を参照のこと。明確化のために、伝送線１５への１対の接続部は、多少ずらして示しているが、これらは通常実際には互いに対向している。代わりのタップ・オフを設けるには、軽い双方向の能動抵抗性、誘導性または伝送線特性、または単一方向または反転接続を含み、伝送線１５自体を相互接続するためにこれより説明するものの多くを含む。
【００５９】
複数の発振器および伝送線１５は、容易に動作的に互いに、これも発明の態様で、接続または結合することができ、いずれの公称周波数の不一致もさほど大きくないのであれば、位相および周波数双方に関して、互いに同期することを含む。抵抗性、容量性、誘導性、または補正長直接伝送線接続／結合、またはそのあらゆる組み合わせは、良好な双方向信号相互接続を形成することができる。伝送線間の信号接続または結合も、マイクロ波マイクロ・ストリップ回路に用いられているような公知の結合技法を用いれば、行なうことができる。これは、一般に、磁気および／または電気フラックスの隣接する伝送線間での共有を伴う。単一方向接続も有利であることもあり得る。ここのコネクタおよび結合は、複数の伝送線発振器の同期性およびコヒーレンシを、ＩＣ内部であろうと、ＩＣ間であろうと、例えばプリント回路ボード（ＰＣＢ）上であろうと、大きなシステム全域にわたって維持することができる。
【００６０】
２つ以上の伝送線の接続／結合ならびに相互接続規則は、接合部に入るエネルギに基づく、キルヒホフの電流法則と同様である。即ち、あらゆる数の伝送線の接続または結合も、同じ接合部から出ていくエネルギに等しい。即ち、接合部にはエネルギの蓄積はない。電源電圧Ｖ＋が一定の場合、規則は、勿論、正しくキルヒホフの電流法則となる。実用的な一例として、３本の伝送線に共通の接合部がある場合、最も単純であるが唯一ではない解決策は、伝送線の１本が、他の２本の伝送線の特性インピーダンスの半分を有するようにすることである。結合した伝送線の数がいずれかの偶数である場合、それらの各特性インピーダンスは全て等しいとすることができる。しかしながら、キルヒホフの電流法則を満足する無限数のインピーダンスの結合がある。相互接続規則は、伝送線内部では、前述の２本以上の伝送線の結合に対する規則と同一である。
【００６１】
以下の基準を満たせば、伝送線ネットワーク１５周囲の全ての点において、位相および振幅に関して、差動信号波形φ１およびφ２は高品質となる。
（ｉ）伝送線が実質的に一致する電気長を有する。
（ｉｉ）前述のキルヒホフの電力法則を満足する。
（ｉｉｉ）位相反転がある。
勿論、上の３つの基準を満たす結合ネットワーク設計および電源電圧は無限にある。例えば、長く高速の行インピーダンス伝送線に結合された低速定低インピーダンス伝送線の短い区域、および１および／または３次元構造等がある。しかしながら、最良の波形および最低の寄生電力損失のためには、共通モードおよび差動モード、即ち、偶数モードおよび奇数モードの位相速度は、実質的に同一でなければならない。同一、または実質的に同一の位相速度は、伝送線の容量を変化させることによって、システム内に設計することができる。
【００６２】
前述のキルヒホフの電力／インピーダンス関係が維持されており、反転器２３ａおよび２３ｂの固有の同期整流と組み合わせた場合に、システムの異なる部分が異なる電源電圧で動作することができ、電力がシステムのかかる異なる部分間で双方向に受け渡されるような固有の電圧変換システムが得られるのであれば、電源電圧Ｖ＋は、システム全体にわたって一定である必要はない。
【００６３】
図１６は、２つの実質的に同一の伝送線発振器を示す。これらは、周波数および位相に関して実質的に自己同期となるように、動作的に接続されている。伝送線１５1および１５2は、共通部分が２本の伝送線１５1および１５2双方の回転波エネルギを搬送するので、伝送線１５1および１５2の残り部分のインピーダンス（２０）の半分がそのインピーダンスであるという理由のために前述のキルヒホフの電力／インピーダンス法則を満たす、それらのループ導体トレースの共通部分と「シャム化」（ｓｉａｍｅｓｅｄ）されて示されている。先に注記したように、伝送線の元のトレース長Ｓは、同じ媒体および実質的に同じ長さＳを用いた伝送線１５1および１５2が実質的に同じ発振周波数Ｆを有し、実質的に位相コヒーレントとなる発振周波数を決定する一要因である。図１０において、それぞれのＥＭ波は、逆方向に、歯車に似た態様で、伝送線１５1および１５2に沿って伝搬および再循環する。印付き矢印１Ｌ、２Ｌ（双方共対向する）を参照のこと。かかる伝送線のシャム化接続は、実質的にあらゆる数のかかる「歯」伝送線発振器にも容易に拡張することができる。
【００６４】
図１７ａは、２本の実質的に同一の伝送線発振器の別の例であり、伝送線１５1および１５2は、２箇所の離散位置４０および４２における直接接続により、周波数および位相において実質的に自己同期するように、動作的に接続されている。図１７ｂは、抵抗性、容量性、または誘導性あるいはそのいずれかの可能な組み合わせとすることができる、能動素子４４、４６を介した、かかる直接接続を示す。図１７ｃは、２つの反転器５０1および５０2とすることができる単一方向手段４８を介したかかる直接接続を示す。単一方向手段４８は、伝送線の一方（１５2）から他方（１５1）へ結合や信号反射がないこと、即ち、一方向だけであることを保証する。再循環ＥＭ波の伝搬方向は、ここでも矢印１Ｌ、２Ｌで示す。これらは、実線であるが、逆方向進行波を生成する「並列」結合対の伝送線に関する予測にしたがって、伝送線発振器１５1に対しては任意であり、１５2に対しては破線となっている。図１８は、図１７ａの２つの自己同期伝送線発振器の好都合な簡素化表現であり、同様の表現は以下の図にも用いられる。
【００６５】
図１９ａは、基本的に図１７ａないし図１７ｃに対するように、互いに接続された４つの自己同期伝送線発振器１５1−１５4を示すが、更に、４つの伝送線発振器１５1−１５4の示したＥＭ波周回方向１Ｌ−４Ｌにしたがって再循環伝搬ＥＭ波が得られる本発明の中央第五実行伝送線タイミング信号源も可能である。図示のように、中央第５伝送線発振器は、物理的に、その他の４つの各々の部分を含み、更に、それらと逆、即ち、反時時計回り１Ｌ−４Ｌの周回方向５Ｌを有する。尚、この伝送線発振器を共に接続する方法は、あらゆる所望の数およびあらゆる所望の種々の全体パターンにも拡張し、あらゆる所望のエリアをカバーすることができることは認められよう。
【００６６】
代替案を図１９ｂに示す。ここでは、中央第５伝送線発振器は、再循環型ではないが有用であり、タイミング信号の所望の位相にアクセスすることについては、有利であるとすることができる。
【００６７】
図２０は、伝送線１５1および１５2が物理的に互いに接続されておらず、動作的に磁気的に結合されている、２つの自己同期発振器を示す。このために、長い伝送線を用い、より多くおよびより良い磁気結合を得ることが有利であるとすることができる。図２１は、伝送線１５1および１５2が図２０と全体的に同様であるが、磁気的に結合される隣接部分間に結合強化強磁性体ストリップ５２が動作的に配置されている、磁気結合自己同期発振器の別の例を示す。
【００６８】
図２２は、伝送線１５1および１５2間に配置された第１の鉄製ストリップ５２および伝送線１５2および１５3間に配置された第２の鉄製ストリップ５４によって磁気的に結合された伝送線１５1、１５2および１５3を有する３つの自己同期発振器を示す。機能２１によって完成する他の伝送線１５1および１５2から発振のための十分なエネルギが磁気的に結合される限り、発振信号源として、伝送線１５2は、再生機能２１を全く必要としない。伝送線１５2を長く、大きなエリアを迂回するようにして、再生機能２１も交差１９も不要とすることが、実用的であると考えられる。そして、長さ（Ｓ）の奇数の倍数（３Ｓ、５Ｓ、７Ｓ等）、または伝送線１５1および１５3の少なくとも一方の少なくとも電気長であることが好ましい。これは、勿論、相当な間隔を置いて、発振器の自己周波数および位相ロックのための更に別の暗示を有する（例えば、伝送線１５1および１５2を用いる）。
【００６９】
更に別の代案は、電磁的に結合する導体トレースの部分の上および／または下におよぶ誘電体（図示せず）の使用を含む。
異なる周波数で動作する伝送線発振器の同期を取ることは実現可能であり、実用的である。図２４では、２つの自己同期発振器の伝送線は、異なる電気長を有する。即ち、同じ伝送線構造／材料を用いると、第１伝送線１５1は、基本発振周波数Ｆ＝Ｆ１に対して総導体長Ｓを有し、第２伝送線１５2に動作的に接続され、これと同期が取られる。第２伝送線１５2は、第１伝送線１５1の１／３の総導体長、即ち、Ｓ／３を有し、したがって、発振周波数は３Ｆとなる。矢印が付いた破線は、ＥＭ波の回転方向を示す。動作的接続は、図１７ａないし図１３ｃについて同様であるが、他のあらゆる技法でも使用可能である。自己同期は、強い第３高調波（３Ｆ）の強い方形第１伝送線信号における前述の存在による。同様の結果は、更に高い奇数高調波、即ち、５Ｆ、７Ｆ等の周波数でも得られる。
【００７０】
かかる異なる奇数高調波関連周波数で動作する発振器の伝送線間の好適な結合は、単一方向であり、本来より低い周波数の線（１５1）は、本来より高い周波数の線（１５2）に同期しようとしない。図２４と同様に、あらゆる数の異なる奇数高調波反連周波数の伝送線発振器でも、互いに結合し、同期を取ることができる。
【００７１】
かかる異なる奇数高調波関連周波数で動作する発振器の伝送線間の好適な結合は、単一方向であり、当然により低い周波数の線（１５1）は、当然により高い周波数の線（１５2）に同期しようとしない。図２４と同様に、あらゆる数の異なる奇数高調波反連周波数の伝送線発振器でも、互いに結合し、同期を取ることができる。
【００７２】
この再循環伝送線発振器は、半導体集積回路（ＩＣ）におけるおよびその基準、即ち、クロック、タイミング信号の発生および分配において、およびそのために用いることができ、更に、例えば、複数のＩＣを含む回路、または実際にはタイミング基準信号を必要とするその他のあらゆる適当な装置／システムを含む回路を実装し相互接続するために用いるプリント回路ボード（ＰＣＢ）にも応用可能である。
【００７３】
このようなＩＣでは、業界標準ＳＰＩＣＥ技法を用いたシミュレーションが、採用するＩＣ製造プロセスおよびそれらの開発のための計画に応じて、実際には数十ＧＨｚまでの非常に高い周波数のクロック信号を供給する潜在性を示す。発生および分配は、事実上、ＩＣの全ての部品にわたり供することができ、かかる部品の予測可能な位相およびそれらの間の位相関係によって、同一または異なる周波数を有する多数のクロック信号として含む。更に、この伝送線発振器の動作原理およびその自己同期相互結合は、あらゆる特定のＩＣ内およびＩＣ間の動作回路へのタイミング信号の信頼性の高いサービスに容易に拡張または導入するだけでなく、更に、ＩＣ等の間のデータ転送にも重要かつ創作的に拡張または導入すると信じられる。
【００７４】
再生回路２１を含む伝送線１５構造およびネットワーク全体が発振する。伝送線１５は、非終端で動作する。即ち、伝送線は閉ループを形成する。伝送線の特性インピーダンスＺｏは低く、発振を維持するには、「補給」エネルギ（ｔｏｐ−ｕｐ  ｎｅｒｇｙ）だけがあればよい。
【００７５】
２本の導体トレース１５ａ、１５ｂ間のインピーダンスは、均一に分散され、したがって平衡であることが好ましい。これは、確かな差動信号波形（φ１、φ２）を得るのに役立つ。コヒーレント発振が発生するのは、伝送線１５上の信号φ１、φ２がこの１８０°または実質的に１８０°の位相シフト要件を、伝送線１５に接続されている全ての反転増幅器２１について満たすとき、即ち、全ての増幅器２１が伝送線１５に沿った全ての点間で既知の位相関係で調整された態様で動作するときである。信号エネルギは、誘導的および容量的に、即ち磁気的および電気的の双方で、差動モードでは信号導体１５ａ、１５ｂ間で、または２つ個々の共通モード（上側および下側「接地」位相がない場合、および無遮蔽撚り線対ケーブルを通じた接続では、生じない）では各信号導体および接地基準の間で、伝送線１５に伝達される。
【００７６】
ＣＭＯＳ反転器は、非線形動作スイッチおよび増幅回路素子として、交差導通電流からの損失は低い。何故なら、通常の損失が多いトランジスタのゲート「入力」およびドレイン「出力」容量は、トランジスタ基板容量と共に、伝送線１５の特性インピーダンスＺｏに吸収されるので、電力消費は通常の１／２ＣＶ2の公式通りにならないからである。
【００７７】
例えば、ＭＯＳトランジスタのゲートの容量性充電および放電による電力消散は、不可避であると仮定されることが非常に多い。しかしながら、伝送線１５の自己維持発振特性は、低い電力損失でトランジスタ・ゲート端子を「駆動」することを可能にする。これは、要求「駆動」エネルギがＭＯＳゲート容量の電界即ち容量場と、伝送線の磁界即ち誘導場との間で交代するという事実による。したがって、伝送線１５に含まれるエネルギは、完全に消散されていない。実際これは再循環されている。エネルギ節約は、伝送線１５の全ての動作的に接続されているトランジスタ・ゲートに適用される。
【００７８】
この伝送線波新規の低損失効率は、多くの以前から普及している論理システムのＩＣを「クロック駆動」するために用いることができることが想定される。従来の倫理システムは、これまで、クロック・スキュー、クロック分散、電力消費に伴う問題に帰する理由のため、実現不可能な選択肢として、敬遠または放置されていた。かかる論理構成の僅かな例には、多位相ロジックおよび電荷復元または断熱スイッチング・ロジックが含まれ、かかる論理構成は当業者には公知である。
【００７９】
図２４は、モノリシックＩＣ６８に適用された、この可能なクロック分散ネットワークを示す（他の図と同様、同一倍率ではない）。ＩＣ６８は、ループ１Ｌ−１３Ｌとして示す、この複数の伝送線を有する。その内、ループ１Ｌ−１０Ｌおよび１３Ｌは全て同じ有効長（例えば、前述のＳ）を有し、周波数Ｆで発振する。ループ１１Ｌおよび１２Ｌは、各々他よりも短いループ長を（例えば、前述のＳ／３）を有し、周波数３Ｆで発振する。ループ１Ｌ−８Ｌおよび１１Ｌ−１３Ｌは、再生手段とによって完成する全伝送線発振器であり、ループ９Ｌおよび１０Ｌは、前者の伝送線の４本、即ち、１Ｌ、３Ｌ、４Ｌおよび５Ｌ、４Ｌ、５Ｌ、６Ｌおよび８Ｌの一部として、それぞれ、設けられている。
【００８０】
ループ１３Ｌの伝送線（１５）は、細長く、長い側がＩＣ６８の縁（即ち、けがき線）に近いので、前述のように、磁気結合等によって、周波数および位相固定のためのフリップ・フロップ技術等によって、相互結合のために、別の同様に設定した別個のモノリシックＩＣに結合することができる。別個のモノリシックＩＣの位相および周波数固定は、ハイブリッド・システム等では非常に有用とすることができる。
【００８１】
図２５は、信号分配、即ち、単一三角構成に対する、この相互接続伝送線発振器の三次元ネットワークの実現可能性を示すが、他の構造も所望に応じて供することができる。データ転送等に対する電気長、インピーダンス整合、あらゆる整相要件に関してこの相互接続規則が満たされる限り、いかに複雑でも構わない。
【００８２】
このＩＣは、全周波数および位相固定まで、更に、２つ以上の自己維持伝送線発振器のためおよびこれらの間を含む位相コヒーレンスまでの望まれ得るあらゆるものを有するように設計することができ、かかるＩＣに関連する全ての種々のロジックおよび処理ブロックにおけるおよびその間のデータ処理活動の同期制御および動作を大幅に簡便化する。
【００８３】
図２６ａは、局部クロックを供給し、論理ブロック７２1周囲に分配する、伝送線導体トレース１５ａおよび１５ｂにそれぞれ接続された１対のＣＭＯＳ反転器７０1および７０2を用いた二重位相タップオフの一例を示す。論理ブロック７２1は、伝送線１５内に「閉鎖」されたように示されているが、代わりに、論理ブロック７２2およびそれと連動する反転器７０3、７０4と同様に、これを伝送線１５によって包囲されているエリアに対してもそのの外側にあるようにすること、および／またはそれが伝送線１５の導体トレース１５ａ、１５ｂに及ぶことも含む。望ましければ、例えば、大きな論理ブロック７２1および／７２2に対して、複数対の反転器７０は、伝送線１５に「入力」することができ、論理ブロック７２内で局部的に必要なあらゆる所望の整相のためにも含まれる。破線を参照のこと。発振クロック信号φ１、φ２の位相を精度高く選択する能力によって、複雑なパイプライン・ロジックおよび多位相ロジック（以下の図２９を参照）を動作的に設計し制御することが可能となる。
【００８４】
図２６ｂは、論理ブロック７１1、７２2が、それぞれの処理素子７３1、７３2と置換されていることが異なるが、これ以上でも可能であり、１つ以上の処理素子にクロックを供給するためには、１本以上の伝送線を用いることができる。２つまたはそれ以上の複数の処理素子は独立しておよび／または一緒に即ち並列に動作することができ、非常に高速で強力なデータ処理ＩＣ／システムが得られる。
【００８５】
図２７ａは、徐々に物理的長さが短くなる同心状に配置された伝送線１５1−１５3を示す。しかしながら、３本の伝送線１５1−１５3の各々は、構造の問題として、または単位長当たりのそれらのインダクタンスおよび／または容量を増大させることによって適切に遅延させた、より短い伝送線１５2および１５3の各々周囲を回転するＥＭ波のそれぞれの速度によってには拘らず、これら全てが同じ周波数で発振するように作ることができる。同期性を除いて、これらの接続７０、７２を有することの利点は、伝送線１５1−１５3が以下を行うであろうし、または以下を可能とすることである。
【００８６】
（ｉ）単一の多フィラメント伝送線として作用する。
（ｉｉ）より小さな導体トレース（１５ａ、１５ｂ）を有する。
（ｉｉｉ）より大きなクロッキング・エリアをカバーする。
（ｉｖ）より少ない表皮効果損失を生成する。
（ｖ）より低いクロストークおよび結合を生成する。
図２８ａは、位置Ａ、Ｂ、Ｃ、およびＤ間にクロス・ループ接続を有する伝送−を示す。これは、更に、伝送線１５ｃ、１５ｄも備え、この特定実施形態では、９０°の電気長を有し、位置Ａ、ＢおよびＣ、Ｄの間隔を一致させている。他の交差接続電気長も選択し、位置Ａ、ＢおよびＣ、Ｄの対応して異なる間隔で動作的に接続することも可能である。クロス・ループ接続によって、伝送線１５によって包囲されているエリア内において更に別のタップオフ位置が可能になる。伝送線部１５ｄは、点ＡおよびＣ間に並列に接続されて示されており、伝送線１５の一部は線７４で表されている。同様に、伝送線部１５ｃは、点ＢおよびＤ間に並列に接続されて示されており、伝送線１５の一部は線７６で表されている。伝送線部１５ｃ、１５ｄ、７４および７６は、これら各々が、前述のように、伝送線１５の残り部分に関連する半分のインピーダンスを有する場合、良好である。伝送線１５および１５ｃ、ｄには、増幅器２１が動作的に接続されている。図２８ｂは、クロス・ループ接続１５ｃ、ｄおよび伝送線１５の部分７８および８０に関して設定された位置Ａ、Ｂ、ＣおよびＤ、即ち、それぞれ、部分７４および７６の代わりを示す。しかし、キルヒホフ型法則は、この場合の適用され、部分１５ｃ、１５ｄ、７８および８０は各々、伝送線１５の残り部分に関連する半分のインピーダンスを有することになる。
【００８７】
図２９ａは、四相クロック信号を生成する方法の１つを示す。実際、伝送線１５は、矩形で示すように、その信号搬送境界の二重横断を行い、更に繰り返し横断をすれば、更に多くの位相を生成することができる。図示の例では、位置Ａ１、Ａ２、Ｂ１およびＢ２は、局在化四相クロック信号を発生する。位置Ｃ１、Ｃ２、Ｄ１およびＤ２も同様である。繰り返し境界横断は、相互結合を回避するために、伝送線１５の適切な相互間隔および分離で行われる。図２９ｂは、点Ａ１、Ａ２、Ｂ１およびＢ２、ならびにＣ１、Ｃ２、Ｄ１およびＤ２における、理想化した四相信号波形を示す。
【００８８】
図３０は、閉ループ伝送線１５に接続され、１８０°の電気長を有し、開放回路発振スタブとして作用するためタップ点において悪影響を生じない特性を有するオープン・エンド能動伝送線（１５ｅ、１５ｆ）の追加を示す。増幅器２１は、このオープン・エンド線１５ｅ、ｆに沿って存在しないが、反転器２３をトレース１５ｃおよび１５ｄの各々の遠端に配し、スプリアス発振の危険性を低減することができる。実際、かかるスタブ１５ｅ、ｆにおける回転発振は、伝送線１５に対して有用な再生効果を有することができ、したがって、補強および／または安定化の目的に供することができる。
【００８９】
相互接続されたネットワークにおいて同一位相を有する少なくとも接続位置には２つのシステム間に十分な相互接続部が確立されているのであれば、インピーダンス整合に対して特定の要件のない能動伝送線接続を用いて、同一または実質的に同一の周波数の発振伝送線を共に接続することができる。かかる接続は、ＩＣおよびシステム間で高速ディジタル信号の同期を取る際に役立てることができる。何故なら、非クロック信号（即ち、ＩＣ／システム・データ線）は、クロック接続と同じルーティング（例えば、リボン・ケーブル、撚り線対、伝送線）に組み込まれると、同様の遅延特性を有し、このためデータおよびクロッキングが異なるシステム間でコヒーレントになるからである。
【００９０】
図３１は、２つのモノリシックＩＣ６８1、６８2の２つのクロック分配ネットワークのコヒーレント周波数および位相動作の一例を示す。モノリシックＩＣ６８1、６８2は、各々、このクロック生成および分配、ならびに相互ＩＣ接続対Ｅ、ＦおよびＧ、Ｈを有する。２つの関連するＩＣは、コヒーレントに、即ち、同じ周波数および同じ位相関係で動作し、接続部の各々は実質的に１８０°の電気長、または３６０°．ｎ＋１８０°を満たす倍数を有する。ここで、ｎはゼロまたは整数である。
【００９１】
単一対の相互ＩＣ接続部（Ｅ、ＦまたはＧ、Ｈ）は、周波数および位相「固定」を齎す。相互ＩＣ接続対が１つよりも多いと（図示のようなＥ、ＦおよびＧ、Ｈ）、更に、クロック波形方向または回転の固定が得られる。
【００９２】
図３１にも示すように、第１および第２「スタブ」接続８２および８３があるが、いずれかまたは各々がそれ以上あることも可能である。第１スタブ接続部８２は、１８０°の全電気長を有し、動作を安定化するのに役立つ。第２スタブ接続部８３はオープン・エンドであり、同様に１８０°の電気長を有し、安定化に役立つ。かかるスタブ８２、８３は、導電性トレースの定義がＩＣに対するよりも精度が低い、ＩＣ以外の用途には特に有用である。
【００９３】
接続部の対Ｅ、ＦおよびＧ、Ｈならびに接続部８２、８３のインピーダンスは、あらゆる値を有することができる。何故なら、通常動作では、そして一旦これらの接続部が付勢されたなら、その正しい整相のためにここには電力が全く流れ込まないからである。しかしながら、これら接続部Ｅ、ＦおよびＧ、Ｈならびに８２、８３のインピーダンスは、これらが接続される発振器伝送線１５のそれよりも大きいことが好ましい。これらの接続部は、伝搬ＥＭ波ではなく、むしろ定在ＥＭ波に対応する。
【００９４】
かかる図３１の相互接続は、同等に、ＩＣ内、ＩＣ間、ＩＣ−ＰＣＢ、および／またはいずれの非ＩＣ、即ち、ＰＣＢ−ＰＣＢシステム接続にも適用可能である。
【００９５】
図３２ａは、位相および回転が固定され、更に複数の双方向データ・ラッチ８４およびそれらの間にリンク８６を有し、圧名的に別個のデータ処理システム接続を設け、整相に関して、更にデータ転送に関して１つのコヒーレントな構造として作用する、２つの相互接続されたモノリシックＩＣ６８1、６８2を示す。伝送線１５上の相互接続位置は、ここでは、各線のＩＣ間接続の端部Ｊ、Ｋ間に実質的に１８０°位相差があるが、通常少なくとも１°の許容度がある。複数のＩＣ間接続部８６は、双方のＩＣ６８１、６８２の対応する伝送線１５間に接続された「撚り線対」の性質を有することができる。これらＩＣ間接続部８６のインピーダンスは、この場合も、クロック発生伝送線１１５に伴うそれよりも高いことが好ましい。
【００９６】
等しい数のクロック／位相およびデータ接続は必要ではない。更に、データおよびクロック伝送媒体８６は、同じ長さであり、電気的に整合しており、双方は同じ伝搬遅延を呈する。これは利点である。公称１８０°位相差は、半クロック・サイクル、即ち、Ｔｐを表すので、いずれかのＩＣから他方に、クロック波形Φ１の立ち上がりエッジによって伝達されたデータ・パルスは、クロック波形Φ２の立ち上がりエッジの間または直後に受信される。
【００９７】
図３２ｂは、ブロックとして、図３２ａの好適な発明のデータ・ラッチ８４を示す。データ・ラッチ８４は、差動クロック信号Φ１およびΦ２によってエッジ・トリガされ、送信（ＴＸ）および受信（ＲＸ）を行なう。更に、差動双方向入力／出力線、ＴＸデータおよびＲＸデータで示すデータ・パルス制御線、およびクロック信号波形Φ１、Φ２を有する。
【００９８】
この技法は、同じ相対的整相でクロックされる異なるＩＣ６８1、６８2上でのデータ・ラッチ８４の通信を非常に容易にする。図３２ａは、ラッチ８４のそれぞれの通信対が、異なる位相でトリガされ、その結果、全体的に有利な多相データ転送が行われ、伝送線８６の同時スイッチングの必要性が無くなり、「接地跳ね返り」および正電源低下の減少が得られる。
【００９９】
半二重データ転送では、２データ・ビットが転送され、各クロック・サイクル中に各方向に１つが転送される。一方のＩＣから他方へのデータ転送（ＴＸ）では、更にΦ１＝１、Φ２＝０、および論理１＝Ｖ＋、および論理０＝ＧＮＤとした局部論理制御では、各ＩＣにおける対応するラッチ８４は双方とも、Φ１＝１の期間に単一データ・ビットを送信し、各半サイクルにおいて、１データ・ビットはＩＣ６８1からＩＣ６８2に行き、別のデータ・ビットがＩＣ６８2からＩＣ６８1に行く。データ信号は、互いに伝送線８６上を通過し、伝送線８６の撚り線対特性では干渉しない。最後に受信したデータ信号は、この半サイクルにおいて使用可能である。Φ１およびΦ２がそれぞれ１８０°離れて高および低に行く場合、データは受信され、局部論理状態はΦ１＝０、Φ２＝１となる。Φ２＝１のとき、２つのＩＣの各々における同じラッチ８４は、ここでは、双方とも、直前の半サイクルの間に送られた単一データ・ビットを受信する。
【０１００】
図３２Ｃは、データ・ラッチ８４を実現する回路を示す。トランジスタＰ１、Ｎ１、Ｐ５およびＮ５は、動作的に構成され、かつ制御され、差動出力信号を生成し、Φ１＝１のときにのみアクティブとなる、即ち、「オン」に切り替えられる。Ｐ１およびＮ５のいずれもが、正の差動出力信号でオンとなるか、あるいはＰＴおよびＮ１が負の差動出力信号でオンとなる。トランジスタＮ４、Ｐ４、Ｎ８およびＰ８は、動作的に構成され、かつ制御され、Φ２＝１のとき、即ち、受信時間中、出力トランジスタＰ１、Ｎ１、Ｐ５およびＮ５を「オフ」に切り替える。
【０１０１】
トランジスタＮ３は、動作的に配置され、ＴＸデータ制御信号が論理１のとき、それに関連する差動双方向出力が、トランジスタＮ４およびＰ１を介して、正即ちＶ＋になるようにＴＸデータ制御信号によって制御される。トランジスタＰ３は、動作的に配置され、ＴＸデータ制御信号が論理０のとき、それに関連する差動双方向出力がトランジスタＰ４およびＮ１を介して負即ちＧＮＤになるように、ＴＸデータ制御信号によって制御される。反転器Ｉ１は動作的に配置され、ＴＸデータ制御信号の反転論理状態を生成するように制御される。
【０１０２】
トランジスタＮ７は、動作的に配置され、ＴＸデータ制御信号が論理０のとき、それに関連する差動双方向出力が、トランジスタＮ８およびＰ５を介して正になるように、ＴＸデータ制御信号によって制御される。トランジスタＰ７は、動作的に配置され、ＴＸデータ制御信号が論理１のとき、それに関連する差動双方向出力が、トランジスタＰ８およびＮ５を介して負になるように、ＴＸデータ制御信号によって制御される。
【０１０３】
トランジスタＮ１３は、動作的に配置され、データ信号の受信（ＲＸ）期間中に正しく差動伝送線８６を終端するように制御される。トランジスタは、動作「オン抵抗」を有し、これは伝送線８６の特性インピーダンスにほぼ等しい。
【０１０４】
トランジスタＮ１−８およびＰ１−８は、反転器Ｉ１と共に、双方向ラッチ８４の送信回路ＴＸ１を構成する。
トランジスタＮ９およびＮ１０は、動作的に配置され、全半サイクルの間、コンデンサＣ１上に、データ信号の受信（ＲＸ）中差動信号を「サンプル」するように制御される。トランジスタＮ１１およびＮ１２は、動作的に配列され、蓄積されたコンデンサＣ１の電荷サンプルを、動作的に配置され制御された差動−単一エンド変換器に切り替える。この差動−単一端変換器は、動作的に配置され制御された反転器Ｉ２、Ｉ３およびコンデンサＣ２によって構成されている。反転器Ｉ３およびコンデンサＣ３は、動作的に電圧基準として配置され、反転器Ｉ２は動作的に配置され、サンプルされた受信（ＲＸ’ｄ）データ信号に対して、単一エンド論理出力バッファ／増幅器として作用するように制御される。
【０１０５】
トランジスタＮ９−Ｎ１１ならびに反転器Ｉ２およびＩ３は、コンデンサＣ１およびＣ２と共に、双方向ラッチ８４の受信回路ＲＸ１を構成する。
以下に、データ信号の送信（Ｔ）および受信（ＲＸ）中におけるデータ・ラッチ８４の動作を纏めた真理値表を示す。
【０１０６】
【表１】
0004414102.tif 000002
尚、電気長が（３６０°．ｎ＋１８０°）のデータ・リンク伝送線８６について、追加のｎサイクル・レイテンシ（遅延）があるが、後続のデータはサイクル毎に１回受信されることを注記しておく。更に、タイミングを改善し、したがってデータ・ラッチ８４上で時間を保持する等し、したがってスイッチング遅延をいくらか補償するために、整相は、Ｉ／Ｏデータ・ラッチ８４内のＴＸおよびＲｘ回路に対して１８０°差から多少異ならせることができる。
【０１０７】
図３２ｃに示す回路図は、追加の波形成形回路を含まない。これは、実際には必要となるが、公知の特性のものとすることができる。
明確な差動波形では、パッケージ・インダクタンス問題は最少に抑えられる。何故なら、戻り電流は電源ピンを介さずに差動対の逆信号を介すので、ＧＮＤおよびＶ＋パッケージ接続電流は、伝送線８６の出力スイッチング作用によって生じないからである。パッケージ・インピーダンスの伝送線８６に対する整合は、したがって一層簡単になる。
【０１０８】
図３２ｄは、複数の単一方向受信および送信データ・ラッチを有する内部接続ＩＣを示す。８５および８７を参照のこと。単一方向送信および受信ラッチ８７1、８５1の第１対は、２本の異なる伝送線に動作的に接続され、一方の伝送線から他方に動作的にデータを送信する。第１受信ラッチ８５1は、４５°の「遅延補正スルー配置」を有する。ここで、４５°は、ラッチ８７1、８５1に対するそれぞれのクロック信号接続部の電気長を表す。
【０１０９】
２対の単一方向送信／受信ラッチ８５2、８７2および８５3、８７3は、８７1および８５1と同様に動作するが、その配置による遅延補正が約１０°となっていることが異なる。これは、それらのクロック信号接続部の電気長を表す。
【０１１０】
図３２ｅは、単一方向送信および受信ラッチ８５、８７を示す。これらのラッチ８５、８７は、各々、送信および受信回路ＴＸ１およびＲＸ１を有するのではなく、それぞれ２つの同相送信または受信回路ＴＸ１およびＲＸ１を有する場合、クロック・サイクル当たり２データ・ビットを送信および受信可能である。
【０１１１】
図３３は、ＭＯＳＦＥＴトランジスタで形成した、ディジタル的に選択可能な分路コンデンサを示す。
図３３に示すディジタル的に選択可能な分路コンデンサは、動作的に伝送線１５に接続し、伝搬ＥＭ波が僅かに遅延するように制御することができる。即ち、発振周波数を制御することができる。かかる遅延は、伝送線の周波数を微調整する際に有用である。図示のように、８つの分路コンデンサが、ＭＯＳＦＥＴトランジスタによって実装されている。ＭＯＳＦＥＴトランジスタＭ１、Ｍ２、Ｍ５およびＭ６は、ＰＭＯＳトランジスタであり、ＭＯＳＦＥＴトランジスタＭ３、Ｍ４、Ｍ７およびＭ８はＮＭＯＳトランジスタである。
【０１１２】
ＭＯＳＦＥＴＭ１、Ｍ３、Ｍ５およびＭ７は、それらのドレインおよびソース端子が、例えば、「内部」伝送線導体１５ａに接続されており、ＭＯＳＦＥＴＭ２、Ｍ４、Ｍ６およびＭ８は、それらのドレインおよびソース端子が、「外部」伝送線導体１５ｂに接続されている。ＭＯＳＦＥＴＭ１、Ｍ２、Ｍ５およびＭ６の基板端子は、正電源レールＶ＋に接続されており、ＭＯＳＦＥＴＭ３、Ｍ４、Ｍ７およびＭ８の基板端子は、負電源レールＧＮＤに接続されている。
【０１１３】
ＭＯＳＦＥＴＭ１およびＭ２のゲート端子は、互いに接続され、制御信号ＣＳ０によって制御され、ＭＯＳＦＥＴＭ３およびＭ４のゲート端子は、互いに接続され、制御信号ＣＳ０の反転によって制御される。同様に、ＭＯＳＦＥＴＭ５およびＭ６のゲート端子は、互いに接続され、制御信号ＣＳ１によって制御され、ＭＯＳＦＥＴＭ７および８のゲート端子は、互いに接続され、制御信号ＣＳ１の反転によって制御される。
【０１１４】
以下の真理値表は、どのＭＯＳＦＥＴ分路コンデンサ（Ｍ１−Ｍ８）が容量に寄与するか、即ち、伝送線１５に対する「ＭＯＳＦＥＴオン」を示す。
【０１１５】
【表２】
0004414102.tif 000003
「内部」および「外部」伝送線導体トレース１５ａ、１５ｂに接続された分路コンデンサのそれぞれのサイズおよび数は同一である、即ち、平衡であることが好ましい。８つのＭＯＳＦＥＴ分路コンデンサＭ１−Ｍ８を示したが、図３３のように伝送線が平衡であるのであれば、適切なサイズ、したがって容量を有するあらゆる数のＭＯＳＦＥＴ分路コンデンサを用いることができる。
【０１１６】
ディジタル的に制御可能な分路コンデンサを生成するには、他の構成もあり、ＭＯＳＦＥＴトランジスタを用いて形成してもしなくてもよい。１つの公知例は、これもＭＯＳＦＥＴを用いるが、例えば、二進重み付けしたＭＯＳＦＥＴコンデンサの使用が可能である。可変容量が得られるＭＯＳＦＥＴコンデンサの代わりには、例えば、バラクタやＰ／Ｎダイオードが含まれる。
【０１１７】
「コンデンサ・アレイ」を、伝送線に沿って規則的な間隔で反復し、インピーダンスを分散すると有利であるとすることができる。
図３４は、伝送線１５を通じてどのようにデータおよび／または電力を導出するか、および好ましくは導体トレース１５ａ、１５ｂの下で規則的な間隔で配置されたレールウェイ・スリーパに類似した形成８８によってその容量正負荷を変更することについて示す。あるいは、８８のような形成は、伝送線導体トレース１５ａ、１５ｂの上および／または下に被着することも可能である。断面図からわかるように、トレース１５ａ、１５ｂは、金属層上にあることが好ましく、金属層は、例えば、二酸化シリコン９２層によって、形成８８から分離されている。これらの形成８８は、伝送線容量を増大する効果を有し、したがって、伝送線インピーダンスを変化させ、伝搬ＥＭ波の速度を変化させるために用いることができる。これらの形成８８は、データおよび／または電力９９を導出するためにも用いることができる。図示のように、データおよび／または電力９９を導出することの利点の１つは、伝送線１５上のクロック信号Φ１、Φ２は差動であるので、これらのクロック信号Φ１、Φ２は、導出されるデータおよび／または電力信号には何ら影響がないことである。
【０１１８】
反転器２３ａ、２３ｂを用いた双方向スイッチ（２１）は、クロック周波数の同期整流器として固有に動作する。これは、最も負側の電源レールの反転器から接地まで、およびそれらの最も正側の電源レールからＶ＋までのオーミック経路によって推断することができる。したがって、背面反転器２３ａおよび２３ｂ（図２２ｂ参照）に寄与するＮＭＯＳおよびＰＭＯＳトランジスタは、常に、伝送線上の入射ＥＭ波によって、２つの「オン」トランジスタ（それぞれ、ＮＭＯＳおよびＰＭＯＳ）が最も負側の伝送線導体トレースを、ＮＭＯＳトランジスタについては局部ＧＮＤ電源に、ＰＭＯＳトランジスタについては局部Ｖ＋電源に接続する状態に切り替えられる。２つのトランジスタのＮＭＯＳ／ＰＭＯＳ対は、入射ＥＭ波信号極性が発振に対して、同期し、関連するＤＣ−ＡＣ−ＤＣ変換モードの双方向性を例示するブリッジ整流のように逆転すると、交代する。したがって、伝送線１５は、電力を抽出し双方向に再送出することにより、局部電源レール電圧が伝送線電圧よりも高い場合電源を伝送線１５に供給し、局部電源レール電圧が伝送線電圧よりも低い場合電力を遮断することができ、伝送線１５は、このモードでは電力導体として作用する。以下の表を参照のこと。
【０１１９】
【表３】
0004414102.tif 000004
この電力再循環は、並列「オン抵抗」が電源接続の直列ＤＣ抵抗に比肩し得る場合に、ゲート長が約０．１ミクロン未満であるＩＣプロセス技術には特に適している。かかる同期整流は、ＩＣのあるエリアへの電源供給の欠如または不可能な際に、配電の基礎として作用することができ、特に、「チャージ・ポンプ」回路、即ち、ＤＣ−ＤＣ電力変換に用いることができる。また、ＤＣ−ＡＣ電力変換およびその逆に変換する生来的な能力もある。あるいは、勿論、公知の「オン・チップ」変圧器を用いることもできる。
【０１２０】
発展が期待される半導体製造技術を含み、論理回路の切断可能なスイッチと一致する可能な限り最も高い動作周波数を達成する可能性も考えられる。
実際、伝送線の形成自体は、ＩＣプロセス技術に合わせて拡縮するのは当然であり、小型化および高速化したトランジスタの形成は、当然、伝送線発振器の短縮化および高速化に至り、一層高速化したクロック周波数が得られる。
【０１２１】
他の可能性は、低電力消費の維持を含む。用途には係らず、伝送線に対する容量性および誘導性接続のあらゆる共振、および具体的にシフト・レジスタまたは「プリチャージ／評価」ロジック等に関係する使用が可能である。
【０１２２】
クオーツ・クリスタルやＰＬＬ技法等、外部タイミング基準を用いる必要がないことは明白な利点であるが、本発明を外部タイミング・クリスタル等と共に適用する状況や用途もあり得る。
【０１２３】
以上、現在主流のＩＣのＣＭＯＳ技術に関連付けて詳細に説明したが、別の半導体技術、例えば、シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）、ガリウム−砒素（Ｇａ−Ａｓ）等にも、本原理は適用可能であることは、当業者には認められよう。
【０１２４】
最後に、高周波クロッキング、例えば、Ｆ＞１ＧＨｚに伴う問題を克服するにあたって非常に効果的な特定的な利用について説明したが、結合したタイミング信号の発生および分配のその他の適用可能性も、意図する範囲、例えば、１ＧＨｚ未満の周波数で動作するシステムおよび装置からは除外しないこととする。
【図面の簡単な説明】
【図１】  本発明の伝送線構造の概略図。
【図２】  メビウス・ストリップを示す図。
【図３】  本発明の進行波発振器の概略回路図。
【図４】  本発明の進行波発振器の別の概略回路図。
【図５ａ】  本発明の伝送線の一部の分散電気モデルの等価回路。
【図５ｂ】  本発明の伝送線の一部の分散電気モデルの等価回路。
【図６ａ】  本発明の各差動出力波形の理想化したグラフ。
【図６ｂ】  本発明の各差動出力波形の理想化したグラフ。
【図７】  図７（ｉ）〜（ｉｘ）は、本発明の信号波形の位相を示す理想化したグラフ。
【図８ａ】  本発明の伝送線発振器における１つの波形の瞬時整相を示す図。
【図８ｂ】  本発明の伝送線発振器における１つの波形の瞬時整相を示す図。
【図８ｃ】  本発明の伝送線発振器における１つの波形の瞬時整相を示す図。
【図９】  ＩＣ上の伝送線の一部の断面図。
【図１０ａ】  定在波バーションに対する回路の概要を示す図。
【図１０ｂ】  定在波バーションに対する理想化したグラフ。
【図１１】  反転変圧器を有する伝送線の部分的概略図。
【図１２】  伝送線の一部の間に接続されている１対の背面接合反転器を示す図。
【図１３ａ】  ＣＭＯＳ背面接合反転器の概略図。
【図１３ｂ】  ＣＭＯＳ背面接合反転器の等価回路図。
【図１４ａ】  ＣＭＯＳトランジスタを含む伝送線の容量性要素を詳細に示す図。
【図１４ｂ】  図１４ａの等価回路図。
【図１５】  伝送線に対する容量性スタブ接続を示す図。
【図１６】  自己同期伝送線発振器の１つの接続を示す図。
【図１７ａ】  自己同期伝送線発振器の別の接続を示す図。
【図１７ｂ】  自己同期伝送線発振器の別の接続を示す図。
【図１７ｃ】  自己同期伝送線発振器の別の接続を示す図。
【図１８】  図１３ａの概略等価表現。
【図１９ａ】  ４つの伝送線発振器を接続を示す図。
【図１９ｂ】  ４つの伝送線発振器を接続を示す図。
【図２０】    磁気結合自己同期伝送線発振器を示す図。
【図２１】  磁気結合自己同期伝送線発振器を示す図。
【図２２】  ３つの磁気結合自己同期伝送線発振器を示す図。
【図２３】  異なる周波数の自己同期伝送線発振器の接続を示す図。
【図２４】  モノリシックＩＣのクロック分散回路の一例を示す図。
【図２５】  本発明のタイミング・システムの３Ｄ実施態様を示す図。
【図２６ａ】  デュアル位相タップオフ点の一例を示す図。
【図２６ｂ】  デュアル位相タップオフ点の一例を示す図。
【図２７】  ３つの同心状に配置した伝送線発振器を示す図。
【図２８ａ】  クロス・ループ接続を有する伝送線を示す図。
【図２８ｂ】  クロス・ループ接続を有する伝送線を示す図。
【図２９ａ】  四位相信号の伝送線構成を示す図。
【図２９ｂ】  理想的に得られた四位相信号波形を示す図。
【図３０】  オープン・エンド伝送線接続を示す図。
【図３１】  ２つのＩＣに対する周波数および位相の調整に関する図。
【図３２ａ】  周波数および位相調整ＩＣのデータ転送に関する図。
【図３２ｂ】  図３２ａのシステムのデータ・ラッチに関する図。
【図３２ｃ】  図３２ａのシステムのデータ・ラッチに関する図。
【図３２ｄ】  図３２ａのシステムのデータ・ラッチに関する図。
【図３２ｅ】  図３２ａのシステムのデータ・ラッチに関する図。
【図３３】  ＭＯＳＦＥＴ型のディジタル的に選択可能な分路コンデンサを示す図。
【図３４】  伝送線間の容量性負荷ならびにルーティング・データおよび／または電力を示す図。
【図１】
0004414102.tif 000005
【図２】
0004414102.tif 000006
【図３】
0004414102.tif 000007
【図４】
0004414102.tif 000008
【図５ａ】
0004414102.tif 000009
【図５ｂ】
0004414102.tif 000010
【図６ａ】
0004414102.tif 000011
【図６ｂ】
0004414102.tif 000012
【図７】
0004414102.tif 000013
0004414102.tif 000014
【図８ａ】
0004414102.tif 000015
【図８ｂ】
0004414102.tif 000016
【図９】
0004414102.tif 000017
【図１２】
0004414102.tif 000018
【図１０ａ】
0004414102.tif 000019
【図１０ｂ】
0004414102.tif 000020
【図１１】
0004414102.tif 000021
【図１３ａ】
0004414102.tif 000022
【図１３ｂ】
0004414102.tif 000023
【図１４ａ】
0004414102.tif 000024
【図１４ｂ】
0004414102.tif 000025
【図１５】
0004414102.tif 000026
【図１６】
0004414102.tif 000027
【図１７ａ】
0004414102.tif 000028
【図１７ｂ】
0004414102.tif 000029
【図１７ｃ】
0004414102.tif 000030
【図１８】
0004414102.tif 000031
【図１９ａ】
0004414102.tif 000032
【図１９ｂ】
0004414102.tif 000033
【図２０】
0004414102.tif 000034
【図２１】
0004414102.tif 000035
【図２２】
0004414102.tif 000036
【図２３】
0004414102.tif 000037
【図２４】
0004414102.tif 000038
【図２５】
0004414102.tif 000039
【図２６ａ】
0004414102.tif 000040
【図２６ｂ】
0004414102.tif 000041
【図２７】
0004414102.tif 000042
【図２８ａ】
0004414102.tif 000043
【図２８ｂ】
0004414102.tif 000044
【図２９ａ】
0004414102.tif 000045
【図２９ｂ】
0004414102.tif 000046
【図３０】
0004414102.tif 000047
【図３１】
0004414102.tif 000048
【図３２ａ】
0004414102.tif 000049
【図３２ｂ】
0004414102.tif 000050
【図３２ｃ】
0004414102.tif 000051
【図３２ｄ】
0004414102.tif 000052
【図３２ｅ】
0004414102.tif 000053
【図３３】
0004414102.tif 000054
【図３４】
0004414102.tif 000055