(57)【特許請求の範囲】
【請求項１】
２つの電極の間に酸化物を用いて成る記憶層が配置され、
前記記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層が設けられ、
前記記憶層の抵抗値の変化により情報の記録が行われ、
前記２つの電極のうち、前記記憶層側の電極の材料が、Ｚｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金、又はアモルファスの窒化タンタルである
記憶素子。
【請求項２】
前記イオン源層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれている請求項１に記載の記憶素子。
【請求項３】
前記イオン源層がＣｕＴｅを含んで成る請求項１に記載の記憶素子。
【請求項４】
２つの電極の間に酸化物を用いて成る記憶層が配置され、前記記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層が設けられ、前記記憶層の抵抗値の変化により情報の記録が行われ、前記２つの電極のうち、前記記憶層側の電極の材料が、Ｚｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金、又はアモルファスの窒化タンタルである記憶素子と、
前記２つの電極の一方に接続された配線と、
前記２つの電極の他方に接続された配線とを有し、
前記記憶素子が多数配置されて成る
記憶装置。
【請求項５】
前記記憶素子の前記イオン源層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれている請求項４に記載の記憶装置。
【請求項６】
前記記憶素子の前記イオン源層がＣｕＴｅを含んで成る請求項４に記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報を記録することができる記憶素子、及び記憶素子を用いた記憶装置に係わる。
【背景技術】
【０００２】
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
【０００３】
しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩや信号処理と比較して製造プロセスが複雑であるため、製造コストが高くなっている。
また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
【０００４】
そこで、電源を切っても情報が消えない不揮発性のメモリとして、例えばＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気記憶素子）等が提案されている。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
【０００５】
しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化に伴い、記憶素子としての特性を確保することが困難になってくる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
【０００６】
そこで、縮小化に適した構成のメモリとして、新しいタイプの記憶素子が提案されている。
この記憶素子は、２つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、２つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である（例えば特許文献１、非特許文献１参照）。
【０００７】
具体的には、イオン導電体はカルコゲナイドと金属との固溶体よりなり、さらに具体的には、ＡｓＳ，ＧｅＳ，ＧｅＳｅにＣｕ，Ａｇ，Ｚｎが固溶された材料からなり、２つの電極のいずれか一方の電極には、Ｃｕ，Ａｇ，Ｚｎを含んでいる（上記特許文献１参照）。
【０００８】
さらに、結晶酸化物材料を用いた各種不揮発メモリも提案されており、例えば、ＣｒがドープされたＳｒＺｒＯ３結晶材料を、ＳｒＲｕＯ３或いはＰｔによる下部電極と、Ａｕ或いはＰｔによる上部電極とにより挟んだ構造のデバイスにおいて、極性の異なる電圧の印加により可逆的に抵抗が変化することによるメモリが報告されている（非特許文献２参照）。ただし、その原理等の詳細は不明である。
【特許文献１】特表２００２−５３６８４０号公報
【非特許文献１】日経エレクトロニクス  ２００３年１月２０日号（第１０４頁）
【非特許文献２】A.Beck et al.,Appl.Phys.Lett.,77，(２０００年)，ｐ．１３９
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した、上部電極或いは下部電極のいずれかにＣｕ，Ａｇ，Ｚｎを含み、それらの電極にＧｅＳ或いはＧｅＳｅアモルファスカルコゲナイド材料が挟まれた構造の記憶素子や、結晶酸化物材料を用いた記憶素子は、抵抗のオン・オフ比、即ち低抵抗状態の抵抗値（オン抵抗）と高抵抗状態の抵抗値（オフ抵抗）との比が、非常に大きく、例えば４桁以上もある。
【００１０】
そして、このように抵抗のオン・オフ比が非常に大きい記憶素子に対して、短い電圧パルスを印加した場合には、それらの抵抗値の中間値をとる場合がある。
記憶素子の抵抗値が中間値をとると、読み出し時にデータ識別のマージンが低下してしまう。
【００１１】
この抵抗値が中間値をとる問題は、抵抗が変化する薄膜、例えばＧｅＳ，ＧｅＳｅ等の膜厚が比較的厚く（例えば１０ｎｍ以上）なっているため、電圧を印加した場合の電界強度が比較的弱くなり、そのために、イオンとして移動すべきＣｕ，Ａｇ，Ｚｎ等の原子が一定の位置の間を移動するのではなく、その途中でトラップされてしまう結果であると考えられる。また、抵抗が変化する薄膜の膜厚が比較的厚いことから、記憶素子の動作速度が遅くなる。
さらに、記録・消去の動作時の電界強度が弱くなることから、移動後のイオン原子（記録過程又は消去過程の後にはイオン状態から非イオン状態に遷移している）が移動を再開するエネルギーレベルが低くなることが予想され、その結果として、不揮発性メモリとして必要な保持特性を充分に確保することが困難になる。
【００１２】
従って、前述した記憶素子において、抵抗が変化することにより情報が記録される記憶用薄膜には、薄い膜厚でも充分な絶縁耐圧を有する材料を用いることが望ましい。
さらにまた、記憶用薄膜が低抵抗となった状態では、比較的大きな電流密度の電流が流れて、ジュール熱により比較的高温になることから、融点の高い材料を用いることが望ましい。
【００１３】
そこで、本発明者等は、先に、抵抗が変化することにより情報が記録される記憶用薄膜（記憶層）として、各種酸化物薄膜を用いて高抵抗の抵抗変化層を構成すると共に、Ｃｕ，Ａｇ，Ｚｎを含有する層を記憶用薄膜（記憶層）に接して配置することを提案している。
記憶用薄膜に酸化物薄膜を用いることにより、膜厚を薄くしても充分な抵抗変化が得られるため、膜厚を薄くして電界強度を強くすることにより、上述した問題を解決することが可能になる。
【００１４】
このように高抵抗の抵抗変化層から成る記憶用薄膜（記憶層）とＣｕ，Ａｇ，Ｚｎを含有する層を接して形成した記憶素子においては、これらの層の積層の上下にそれぞれ電極層を設けて、記憶素子に電流を流すことができるように構成している。
【００１５】
ところで、記憶用薄膜（記憶層）側の電極層に、アモルファスのＷＮ（窒化タングステン）を用いた場合に、記憶素子を低抵抗状態から高抵抗状態に遷移させる過程（いわゆる消去過程）において、記憶素子に高い電圧を印加すると、記憶素子を充分に高抵抗にできなくなることがあった。
これは、高い電圧が印加されることにより、電極層の構成元素が記憶用薄膜（記憶層）に拡散することによって生じる現象と考えられる。
この現象が発生することにより、消去過程の電圧のマージン、或いは、製造プロセスにおける、記録用薄膜（記憶層）の膜厚のマージンを充分に確保できなくなる。
【００１６】
上述した問題の解決のために、本発明においては、情報の記録の動作を安定して行うことができる記憶素子及びこれを用いた記憶装置を提供するものである。
【課題を解決するための手段】
【００１７】
本発明の記憶素子は、２つの電極の間に酸化物を用いて成る記憶層が配置され、この記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層が設けられ、記憶層の抵抗値の変化により情報の記録が行われ、２つの電極のうち、記憶層側の電極の材料が、Ｚｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金、又はアモルファスの窒化タンタルであるものである。
本発明の記憶装置は、上記本発明の記憶素子と、２つの電極の一方に接続された配線と、２つの電極の他方に接続された配線とを有し、記憶素子が多数配置されて成るものである。
【００１８】
上述の本発明の記憶素子の構成によれば、２つの電極の間に酸化物を用いて成る記憶層が配置され、この記憶層に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層が設けられているので、記憶層の抵抗状態が変化することを利用して、情報を記録することが可能になる。
【００１９】
具体的には、例えば、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層自身、或いはイオン源層に接する電極側に正電位を印加して記憶素子に電圧をかけると、イオン源層に含まれるＣｕ，Ａｇ，Ｚｎ（イオン源元素）がイオン化して酸化物を用いて成る記憶層内に拡散し、他方の電極側の部分で電子と結合して析出することにより、或いは、記憶層中に留まり絶縁膜の不純物準位を形成することによって、記憶層の抵抗値が低くなり、これにより情報の記録を行うことが可能になる。
また、この状態から、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層或いはイオン源層に接する一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたＣｕ，Ａｇ，Ｚｎが再びイオン化して、一方の電極側に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
【００２０】
そして、２つの電極のうち記憶層側の電極の材料が、Ｚｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金、又はアモルファスの窒化タンタルであることにより、記憶素子を低抵抗状態から高抵抗状態に遷移させる過程で高い電圧がかかったときに電極材料の構成元素が酸化物を用いて成る記憶層へ拡散する現象が抑制される。
これにより、記憶素子の抵抗値を充分に高抵抗に遷移させることができ、記憶層に情報を安定して記録することができる。
【００２１】
上述の本発明の記憶装置の構成によれば、上記本発明の記憶素子と、２つの電極の一方に接続された配線と、２つの電極の他方に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して情報の記録や情報の消去を行うことができる。
【発明の効果】
【００２２】
上述の本発明によれば、記憶層に情報を安定して記録することができるため、記憶素子の信頼性を高めることが可能になる。
さらに、記憶素子の抵抗値の変化、特に記憶層の抵抗値の変化を利用して情報の記録を行っているため、記憶素子を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。
【００２３】
従って、本発明により、高い信頼性を有する記憶装置を構成することができる。
また、記憶装置の高集積化（高密度化）や小型化を図ることができる。
【発明を実施するための最良の形態】
【００２４】
本発明の一実施の形態として、記憶素子の概略構成図（断面図）を図１に示す。
この記憶素子１０は、比較的厚い酸化珪素膜１の上に、比較的高い抵抗値を有する記憶用薄膜（記憶層）３が形成され、この記憶用薄膜３上にＣｕ，Ａｇ，Ｚｎのうちのいずれかの元素が含有された、イオン源層４が形成され、このイオン源層４上に上部電極５が形成されて構成されている。
また、記憶用薄膜３下の酸化珪素膜１のうち一部を貫通して、プラグ層６と下部電極２とが形成され、下部電極２が記憶用薄膜３の下に接している。
【００２５】
記憶用薄膜（記憶層）３には、例えば、各種酸化物を用いることができる。
酸化物としては、例えば、酸化ガドリニウム等の希土類酸化物、酸化タンタル等の遷移金属の酸化物、酸化アルミニウムや酸化珪素を用いることができる。
【００２６】
イオン源層４には、Ｃｕ，Ａｇ，Ｚｎの少なくともいずれか、さらに、Ｔｅ，Ｓｅ，Ｓのカルコゲナイド元素の少なくともいずれかを含有する、ＣｕＴｅ、ＧｅＳｂＴｅ，ＣｕＧｅＴｅ，ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ，ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ，ＣｕＧｅＳｅ等に、さらに、ボロン、或いは希土類元素及びシリコンが、含有された膜を用いてイオン源層４を構成することができる。
【００２７】
特に、抵抗値が変化する部分を、比較的高い抵抗値を有する記憶用薄膜（記憶層）３に限定し、この高抵抗の記憶用薄膜３に比して、充分抵抗が低い材料（例えば、記憶用薄膜３のオン時の抵抗値よりも低い）という観点から、イオン源層４のカルコゲナイド元素としてはＴｅを用いることが望ましく、それらに、陽イオンとして容易に移動しやすい、Ｃｕ，Ａｇ，Ｚｎを含んだ、ＣｕＴｅ，ＡｇＴｅ，ＺｎＴｅを主成分とする材料によりイオン源層３を形成することが望ましい。
さらに、イオン源層４の陽イオンとなる元素としてＣｕを用いて、ＣｕＴｅを含む構成とすると、イオン源層４の抵抗を低くしてイオン源層４の抵抗変化を記憶用薄膜（記憶層）３の抵抗変化と比較して充分に小さくすることができるため、メモリ動作の安定性を向上することができるため、より好ましい。
このイオン源層４に、例えば、ＣｕＧｅＴｅ膜を用いた場合には、膜厚を例えば５ｎｍ〜５０ｎｍにすればよい。
【００２８】
上部電極５には、半導体プロセスに用いられる配線材料、例えばＴｉＷ，Ｔｉ，Ｗ，Ｃｕ，Ａｌ，Ｍｏ，Ｔａ，ＷＮ，ＴａＮ，シリサイド等を用いることができる。
プラグ層６には、例えばＷ（タングステン）を用いることができる。
【００２９】
本実施の形態の記憶素子１０においては、特に、記憶用薄膜（記憶層）３に接する下部電極２に、Ｚｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金、又はアモルファスのＴａＮ（窒化タンタル）を用いる。
これにより、高い電圧が印加された場合でも、下部電極２の構成元素が拡散することを抑制することができる。
【００３０】
Ｚｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金としては、例えば、ＷＺｒＮｂ，ＷＺｒＭｏ，ＷＺｒＴａ等を用いることができる。
【００３１】
本実施の形態の記憶素子１０は、次のように動作させて、情報の記憶を行うことができる。
【００３２】
まず、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層４に、例えば正電位（＋電位）を印加して、上部電極５側が正になるように、記憶素子１０に対して正電圧を印加する。これにより、イオン源層４からＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜３内を拡散していき、下部電極２側で電子と結合して析出する、或いは、記憶用薄膜３内部に拡散した状態で留まる。
すると、記憶用薄膜３内部にＣｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成される、もしくは、記憶用薄膜３内部にＣｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜３の抵抗値が低くなる。記憶用薄膜３以外の各層は、記憶用薄膜３の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶用薄膜３の抵抗値を低くすることにより、記憶素子１０全体の抵抗値も低くすることができる。
【００３３】
その後、正電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報の記録（書き込み）を行うこと（記録過程）が可能になる。
【００３４】
一方、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層４に、例えば負電位（−電位）を印加して、上部電極５側が負になるように、記憶素子１０に対して負電圧を印加する。これにより、記憶用薄膜３内に形成されていた電流パス或いは不純物準位を構成するＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜３内を移動してイオン源層４側に戻る。
すると、記憶用薄膜３内からＣｕ，Ａｇ，Ｚｎによる電流パス、もしくは、欠陥が消滅して、記憶用薄膜３の抵抗値が高くなる。記憶用薄膜３以外の各層は元々抵抗値が低いので、記憶用薄膜３の抵抗値を高くすることにより、記憶素子１０全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去すること（消去過程）が可能になる。
【００３５】
このような過程を繰返し行うことにより、記憶素子１０に情報の記録（書き込み）と記録された情報の消去を繰返し行うことができる。
【００３６】
また、特に、イオン源層４が、上述の金属元素（Ｃｕ，Ａｇ，Ｚｎ）に加えて、Ｔｅ，Ｓ，Ｓｅから選ばれる元素即ちカルコゲン元素を含むことにより、イオン源層４内の金属元素（Ｃｕ，Ａｇ，Ｚｎ）とカルコゲン元素（Ｔｅ，Ｓ，Ｓｅ）とが結合し、金属カルコゲナイド層を形成する。この金属カルコゲナイド層は、主に非晶質構造を有しており、例えば、金属カルコゲナイド層から成るイオン源層４に接する上部電極５側に正電位を印加すると、金属カルコゲナイド層に含まれる金属元素（Ｃｕ，Ａｇ，Ｚｎ）がイオン化して、高抵抗を呈する記憶用薄膜３中に拡散し、下部電極２側の一部で電子と結合して析出することにより、或いは、記憶用薄膜３中に留まり絶縁膜の不純物準位を形成することによって、記憶用薄膜３の抵抗が低くなり、これにより情報の記録を行うことが可能になる。
この状態から、金属カルコゲナイド層から成るイオン源層４に接する上部電極５側に負電位を印加すると、下部電極２側に析出していた金属元素（Ｃｕ，Ａｇ，Ｚｎ）が再びイオン化して、金属カルコゲナイド層に戻ることによることによって、記憶用薄膜３の抵抗が元の高い状態に戻り、記憶素子１０の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。
【００３７】
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
【００３８】
なお、記憶用薄膜３は、記録前の初期状態は高抵抗であるのが一般的であるが、プロセス工程でのプラズマ処理、アニール処理等によって、初期に記録状態である低抵抗を呈していても構わない。
記録後の抵抗値は、記憶素子１０のセルサイズ及び記憶用薄膜３の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存し、初期抵抗値が１００ｋΩ以上の場合には、およそ５０Ω〜５０ｋΩの範囲となる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ２倍以上であれば充分であるので、記録前の抵抗値が１００Ωで、記録後の抵抗値が５０Ω、或いは、記録前の抵抗値が１００ｋΩ、記録後の抵抗値が５０ｋΩといった状況であれば充分であり、記憶用薄膜３の初期の抵抗値はそのような条件を満たすように設定される。記憶用薄膜３の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
【００３９】
上述の実施の形態の記憶素子１０の構成によれば、下部電極２と上部電極５との間に、記憶用薄膜３と、イオン源層４とが挟まれた構成とすることにより、例えば、イオン源層４側に正電圧（＋電位）を印加して、上部電極５側が正になるようにした場合に、記憶用薄膜３内に、Ｃｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成されて、或いは記憶用薄膜３内に、Ｃｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜３の抵抗値が低くなり、記憶素子１０全体の抵抗値が低くなる。そして、正電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。
【００４０】
また、上述した記録後の状態の記憶素子１０に対して、例えば、イオン源層４に負電圧（−電位）を印加して、上部電極５側が負になるようにする。これにより、記憶用薄膜３内に形成されていた、Ｃｕ，Ａｇ，Ｚｎによる電流パス、或いは欠陥が消滅して、記憶用薄膜３の抵抗値が高くなり、記憶素子１０全体の抵抗値が高くなる。そして、負電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。
【００４１】
そして、記憶素子１０の抵抗値の変化、特に記憶用薄膜３の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子１０を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。
【００４２】
また、本実施の形態の記憶素子１０によれば、下部電極２にＺｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金、又はアモルファスのＴａＮ（窒化タンタル）を用いたことにより、記憶素子１０を低抵抗状態から高抵抗状態に遷移させる消去の過程で高い電圧がかかったときでも、下部電極２の材料の構成元素が記憶用薄膜（記憶層）３へ拡散する現象が抑制される。
これにより、消去の過程において、記憶素子１０の抵抗値を充分に高抵抗に遷移させることができ、記憶層３に情報を安定して記録することができる。
【００４３】
このように、記憶素子１０の記憶層３に情報を安定して記録することができることから、記憶素子１０の信頼性を高めることが可能になる。
従って、高い信頼性を有する記憶装置を構成することができる。
【００４４】
また、本実施の形態の記憶素子１０によれば、下部電極２、記憶用薄膜３、イオン源層４、上部電極５を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
【００４５】
上述した実施の形態の記憶素子１０を用いて、記憶素子１０を多数、例えば列状やマトリクス状に配置することにより、記憶装置（メモリ）を構成することができる。
各記憶素子１０に対して、その下部電極２側に接続された配線と、その上部電極５側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子１０が配置されるようにすればよい。
【００４６】
具体的には、例えば下部電極２を行方向のメモリセルに共通して形成し、上部電極５に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極２と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子１０に電流を流して、情報の記録や記録した情報の消去を行うことができる。
【００４７】
そして、上述した実施の形態の記憶素子１０は、容易にかつ安定して情報の記録及び情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。
また、上述した実施の形態の記憶素子１０は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子１０を用いて記憶装置を構成することにより、記憶装置の集積化（高密度化）や小型化を図ることができる。
【００４８】
また、本実施の形態の記憶素子１０では、アモルファスの材料から成る下部電極２上に記憶用薄膜３が形成されているため、アモルファスの材料から成る下部電極２の表面性が均一となる。これにより、記憶用薄膜３の膜の均一性を改善することができ、各メモリセルの記憶素子１０の特性が揃った、メモリセルアレイを形成することが可能である。
【００４９】
なお、上述の実施の形態の記憶素子１０では、イオン源層４と上部電極５とがそれぞれ異なる材料により別々に形成されているが、本発明では、電極にイオン源となる元素（Ｃｕ，Ａｇ，Ｚｎ）を含有させて、電極層とイオン源層を兼用させても構わない。
【００５０】
さらに、上述の実施の形態の記憶素子１０の構成において、記憶用薄膜（記憶層）３やイオン源層４を、隣接する複数のメモリセルで共用することも可能である。例えば、複数のメモリセル、一部の行又は一部の列のメモリセル、メモリセル全体等で共用することが可能である。
このように構成すると、共用した層については、パターニングの精度が緩和されて、容易にパターニングを行うことが可能になるため、製造歩留まりを大幅に向上することができ、メモリセルのサイズを微細化しても、記憶素子を容易に歩留まり良く製造することができる利点を有する。
【００５１】
さらにまた、上述の実施の形態の記憶素子１０では、記憶用薄膜３の上にイオン源層４を積層しているが、これらの積層順序を逆にして、イオン源層の上に記憶用薄膜を積層させても構わない。
このように構成した場合には、記憶用薄膜に接する電極、即ち記憶用薄膜上の上部電極に、Ｚｒ，Ｎｂ，Ｍｏ，Ｔａから選ばれた１つ以上の元素を有するアモルファスのタングステン合金、又はアモルファスのＴａＮ（窒化タンタル）を用いればよい。これにより、高電界が印加されたときの上部電極の構成元素の拡散を抑制することができる。
【００５２】
（実施例）
＜実験１＞
酸化珪素膜１内に直径０．２８μｍの貫通穴を形成し、この貫通穴の一部深さを埋めるように、タングステンから成るプラグ層６を形成した。
このプラグ６層の上に、スパッタ法により下部電極２となる膜を成膜し、その後に、所謂エッチバック処理を施すことによって、酸化珪素膜１の貫通穴内に下部電極２を形成した。
次に、酸化珪素膜１及び下部電極２の上に、厚さ０．８〜１．５ｎｍの金属ガドリニウムをスパッタリングにより形成し、同一真空装置内にて、酸素雰囲気のプラズマにて酸化処理を実施することにより、酸化ガドリニウム膜から成る記憶用薄膜（記憶層）３を形成した。
次に、記憶層３の上に、スパッタリングにより、イオン源層４としてＣｕＴｅＧｅ膜を形成した。続いて、上部電極５としてタングステン膜を形成した。
その後、大気中に取り出して、リソグラフフィーにより、所謂ＭＡＴと呼ばれる、メモリ構成単位の広いサイズでのパターニングのためのエッチングを実施した。
次に、上部の配線として、タングステン膜／アルミニウム膜の積層膜をスパッタリングにより形成して、この配線のパターニングを実施した。
その後、１６０℃の熱処理を真空中で実施して、図１に示した構造の記憶素子１０を作製した。
【００５３】
そして、各メモリセルの記憶素子１０を直列に選択トランジスタに接続して、メモリ（記憶装置）を構成した。
【００５４】
実施例として、記憶素子１０の下部電極２にＷＺｒＮｂを用いて、メモリの試料を作製した。
また、比較例として、記憶素子１０の下部電極２にＷを用いて、メモリの試料を作製した。この例では、下部電極２がプラグ層６と同一の材料（タングステンＷ）であるので、これらをまとめて一層のＷ層として形成した。
さらに、他の比較例として、記憶素子１０の下部電極２にＷＮを用いて、メモリの試料を作製した。
なお、下部電極２にＷＺｒＮｂを用いた試料と、ＷＮを用いた試料とでは、メモリの各メモリセルの記憶素子１０において、プラグ層６の上面の位置が、その周囲の酸化珪素膜１の上面に対して、２０〜５０ｎｍ凹んでいるようにした。
【００５５】
選択トランジスタへゲート電圧を印加し、記憶素子１０の上部電極５と選択トランジスタのビット線との間に電圧パルスを印加することによって、電極パルスの極性に対応して、それぞれ記録・消去を実施した。
記録の条件は、電圧パルスのパルス幅１ミリ秒、記録電圧２．５Ｖ、記録電流１５０μＡとした。また、消去の条件は、電圧パルスのパルス幅１ミリ秒、消去電圧１．５Ｖとした。
【００５６】
そして、メモリの各試料について、それぞれのメモリセルの記憶素子１０の記録後の抵抗値ＲＷ及び消去後の抵抗値ＲＥをそれぞれ測定した。なお、測定した抵抗値は選択トランジスタの抵抗の分を含む抵抗値であり、測定精度の問題により、消去後の抵抗値ＲＥの上限は約２０ＭΩであった。
記録後の抵抗値ＲＷ及び消去後の抵抗値ＲＥについて、それぞれのセル分布を、各試料ごとに図２Ａ〜図２Ｃに示す。図２Ａは下部電極２にＷＺｒＮｂを用いた場合を示し、図２Ｂは下部電極２にＷを用いた場合を示し、図２Ｃは下部電極２にＷＮを用いた場合を示している。図２Ａ〜図２Ｃにおいて、横軸は抵抗値の対数値（１０ｎのｎ値）を示し、縦軸はその抵抗値の累積確率（％）を示している。
【００５７】
図２Ａ及び図２Ｃより、アモルファスＷＺｒＮｂ膜及びアモルファスＷＮ膜を用いた場合には、記録後の抵抗値ＲＷ及び消去後の抵抗値ＲＥが共に揃っている。
一方、図２Ｂより、Ｗ膜を用いた場合には、一部（１０％程度）の記憶素子において記録後の抵抗値ＲＷが高くなってしまっている。
【００５８】
従って、Ｗ化合物のアモルファスの膜を用いることにより、記録及び消去の後の抵抗値が揃っており、失敗することなく安定して記録及び消去を行うことができる。
【００５９】
＜実験２＞
実験１と同様の製造方法により、図１に示した構造の記憶素子１０の試料を作製した。
そして、実施例として、下部電極２をアモルファスＷＺｒＮｂ膜とした、記憶素子１０の試料を作製した。
また、比較例として、下部電極２をアモルファスＷＮ膜とした、記憶素子１０の試料を作製した。
さらに、他の実施例として、下部電極２をアモルファスＴａＮ膜とした、記憶素子１０の試料を作製した。
【００６０】
これら実施例及び比較例の記憶素子１０の各試料について、それぞれＩ−Ｖ特性を測定した。
測定結果を図３及び図４に示す。図３Ａは下部電極２をＷＺｒＮｂ膜とした場合を示し、図３Ｂは下部電極２をＷＮ膜とした場合を示し、 図４は下部電極２をＴａＮ膜とした場合を示す。
なお、記録電流は、図３Ａ及び図３Ｂでは４００μＡとしているが、図４では６００μＡとしている。
【００６１】
図３Ｂより、下部電極２をＷＮ膜とした場合には、消去時の電圧が約１．２Ｖで高抵抗状態から低抵抗状態へと遷移して、復帰が困難な絶縁破壊を生じていることがわかる。
これは、下部電極２に用いたＷＮの構成元素であるＷが、記憶用薄膜（記憶層）３へ拡散したために生じた不良と考えられる。
【００６２】
これに対して、図３Ａより、下部電極２をＷＺｒＮｂ膜とした場合には、不良は生じていない。これは、ＷＺｒＮｂは金属アモルファス合金であるため、構成元素がイオン化されていないので、高電界を印加しても容易に拡散を生じないためと考えられる。
【００６３】
また、図４より、下部電極２が同じ窒化物であっても、主元素がＴａであるＴａＮ膜とした場合には、拡散を生じにくく、不良を生じないことがわかる。
【００６４】
以上の結果からわかるように、記憶層３と接する側の下部電極２に、アモルファスのＷ合金やアモルファスのＴａＮを用いることにより、消去の過程において高電界を印加したときの下部電極２の構成元素の拡散を抑制することができ、充分に高抵抗状態に遷移させることができる。
【００６５】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施の形態の記憶素子の概略構成図（断面図）である。
【図２】Ａ〜Ｃ  記録後の抵抗値と消去後の抵抗値のセル分布を示す図である。
【図３】Ａ  下部電極をＷＺｒＮｂ膜とした場合の記憶素子のＩ−Ｖ特性である。  Ｂ  下部電極をＷＮ膜とした場合の記憶素子のＩ−Ｖ特性である。
【図４】下部電極をＴａＮ膜とした場合の記憶素子のＩ−Ｖ特性である。
【符号の説明】
【００６７】
１  酸化珪素膜、２  下部電極、３  記憶用薄膜（記憶層）、４  イオン源層、５  上部電極、６  プラグ層、１０  記憶素子
【図１】
0004396621.tif 000002
【図２】
0004396621.tif 000003
【図３】
0004396621.tif 000004
【図４】
0004396621.tif 000005