(57)【特許請求の範囲】
【請求項１】
半導体基板の上面にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜の上面にポリシリコン膜及びケイ化タングステン膜を順に形成するステップと、
前記ケイ化タングステン膜の上面に非晶質窒化タングステン膜及びタングステン膜を順に形成するステップと、
前記半導体基板に熱処理を施すことにより、前記非晶質窒化タングステン膜を結晶化させ、Ｗ２Ｎ拡散バリア膜を形成するステップと、
前記タングステン膜の上面に第１絶縁膜を形成するステップと、
前記第１絶縁膜と前記タングステン膜と前記拡散バリア膜と前記ケイ化タングステン膜と前記ポリシリコン膜と前記ゲート絶縁膜とを選択的にパターニングしてゲート電極を形成するステップと、
前記ゲート電極を選択酸化することにより、前記ポリシリコン膜の側面に酸化膜を形成するステップと、
前記ゲート電極及び前記第１絶縁膜の両側面に第２絶縁膜側壁を形成するステップと、を順に行うことを特徴とする半導体素子のゲート電極形成方法。
【請求項２】
前記非晶質窒化タングステン膜は、６００〜８００℃の温度で１〜６０分間の熱処理を施して結晶化させることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
【請求項３】
前記選択酸化において、水蒸気と水素ガスとの混合ガス雰囲気下において８００〜１０００℃の温度で１〜６０分間の熱処理を施し、キャリアーガスとしてアルゴンガス及び窒素ガスを用いることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
【請求項４】
前記非晶質窒化タングステン膜は、窒素含有量が５〜５５％であることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
【請求項５】
前記ケイ化タングステン膜は、タングステンに対するシリコンの比が２.０〜３.０であることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
【請求項６】
前記非晶質窒化タングステン膜の上面に、前記非晶質窒化タングステン膜とは窒素含有量の異なる窒化タングステン膜を積層して形成することを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法において、配線抵抗とコンタクト抵抗を減少することができる半導体素子のゲート電極形成方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子のゲート電極形成工程において、ゲート電極の抵抗を減少させるためにケイ化タングステン（ＷＳｉｘ）より非抵抗の次数が１桁低い物質であるタングステン（Ｗ）をポリシリコンの上面に蒸着し、上記タングステン及びポリシリコンをパターニングしてゲート電極を形成する。
【０００３】
しかしながら、上記タングステンとポリシリコンは、６００℃以上で反応して該タングステンとポリシリコンとの界面にシリサイドが形成されることによってゲート電極の抵抗が増加するので、これを防止するために上記タングステンとポリシリコンとの間に拡散バリア層として機能する窒化タングステン(ＷＮｘ)を介在させ、タングステンと窒化タングステンとポリシリコンとの積層構造を有するゲート電極を形成していた。
【０００４】
尚、上記拡散バリア層としては、通常窒化タングステン又は窒化チタン（ＴｉＮ）を用いるが、現在は主に窒化タングステンが用いられている。その理由は、窒化チタンの上面にスパッタリング法によりタングステンが蒸着された場合に、タングステンとポリシリコンの構造に比べてタングステンのグレインサイズが小さいため、ゲート電極の抵抗が純粋なタングステンの２倍以上に増加するという問題が発生するためであり、またポリシリコンの選択的酸化工程において窒化チタンが酸化されるという問題があるためである。(参考文献：(1)Y.Akasaka、″Low-Resistivity Poly−Metal Gate Electrode Durable for High-Temperature Processing″、IEEE Trans.Electron Devices、Vol.43.pp.1864〜1869,1996；（2）B.H.Lee、″In-situ Barrier Formation for High Reliable W/barrier/poly-Si Gate Using Denudation of WNx on Polycrystalline″、IEDM、1998)。
【０００５】
以下、従来の半導体素子のゲート電極形成方法に関し、添付図面を参考して説明する。図７〜図１１は、従来の半導体素子のゲート電極形成方法の工程を示す断面図である。
【０００６】
まず、図７に示すように、アクティブ領域とフィールド領域とに画定された半導体基板１１のフィールド領域にフィールド酸化膜１２を形成し、前記半導体基板１１の表面にゲート酸化膜１３を約６５Åの厚さで形成する。ここで、前記ゲート酸化膜１３は、半導体基板１１を熱酸化して形成する。
【０００７】
次に、図８に示すように、前記ゲート酸化膜１３を含む半導体基板１１の全面にＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法によりドープされていない(nondoped)ポリシリコン膜１４を約２０００Åの厚さで蒸着する。
【０００８】
次に、前記ドープされていないポリシリコン膜１４に窒素イオン（Ｎ+）又はリンイオン（Ｐ+）を注入する。尚、前記ポリシリコン膜１４に窒素イオン又はリンイオンを注入する時、フォトレジストをマスクとして用いて所望のＮＭＯＳ領域にヒ素イオン（Ａｓ）又はリンイオン（Ｐ）を注入し、また所望のＰＭＯＳ領域にホウ素イオン（Ｂ）又は二フッ化ホウ素イオン（ＢＦ2）を注入する。そして、前記不純物が注入されたポリシリコン膜１４に８００℃で１０分間の熱処理を施して不純物イオンを活性化させる。
【０００９】
次に、図９に示すように、前記半導体基板１１をフッ化水素（ＨＦ）溶液で洗浄した後、前記ポリシリコン膜１４の上面に窒化タングステン膜１５を５０〜１００Å厚さで蒸着する。そして、前記窒化タングステン膜１５の上面に約１０００Åの厚さのタングステン膜１６を蒸着し、該タングステン膜１６の上面に約２０００Åの厚さの第１絶縁膜１７を蒸着する。ここで、前記窒化タングステン膜１５は、タングステン膜１６とポリシリコン膜１４との間の拡散バリアに用いる膜であり、前記第１絶縁膜１７は以後ゲートキャップ絶縁膜に用いられる膜である。
【００１０】
次に、前記第１絶縁膜１７の上面にフォトレジスト(図示せず)を塗布した後、該フォトレジストに露光工程及び現像工程を施すことにより上記フォトレジストをパターニングしてゲート領域を画定する。その後、前記パターニングされたフォトレジストをマスクとして用いて前記第１絶縁膜１７及びタングステン膜１６、窒化タングステン膜１５、ポリシリコン膜１４、ゲート酸化膜１３を選択的に除去し、図１０に示すように、タングステン膜１６と窒化タングステン膜１５とポリシリコン膜１４との積層構造を有するゲート電極１８を形成する。
【００１１】
そして、前記ゲート電極１８に酸化工程を施して該ゲート電極１８の側面の一部に酸化膜(図示せず)を形成する。さらに、前記半導体基板１１の全面に第２絶縁膜を形成した後、エッチバック工程を施し、図１１に示すように、前記ゲート電極１８及び絶縁膜１７の両側面に第２絶縁膜側壁１９を形成する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したような従来の半導体素子のゲート電極形成方法においては、次のような問題点があった。即ち、ポリシリコン膜１４の上面にタングステン膜１６と窒化タングステン膜１５との積層膜を蒸着する場合、後の熱処理工程(通常８００℃以上)において、タングステン膜１６とポリシリコン膜１４の界面に、タングステンとシリコンと酸素と窒素とからなる層が形成されることによって、上記タングステン膜１６とポリシリコン膜１４との間における界面抵抗が増加し、素子の動作時における遅延が生じるという問題点があった。
【００１３】
そこで、本発明は、このような従来技術の問題点に対処し、タングステンとポリシリコンとの間における界面抵抗を減少し、素子の動作時における遅延を防止できる半導体素子のゲート電極形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体素子のゲート電極形成方法は、半導体基板の上面にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の上面にポリシリコン膜及びケイ化タングステン膜を順に形成するステップと、前記ケイ化タングステン膜の上面に非晶質窒化タングステン膜及びタングステン膜を順に形成するステップと、前記半導体基板に熱処理を施すことにより、前記非晶質窒化タングステン膜を結晶化させ、Ｗ２Ｎの拡散バリア膜を形成するステップと、前記タングステン膜の上面に第１絶縁膜を形成するステップと、前記第１絶縁膜と前記タングステン膜と前記拡散バリア膜と前記ケイ化タングステン膜と前記ポリシリコン膜と前記ゲート絶縁膜とを選択的にパターニングしてゲート電極を形成するステップと、前記ゲート電極を選択酸化することにより、前記ポリシリコン膜の側面に酸化膜を形成するステップと、前記ゲート電極及び前記第１絶縁膜の両側面に第２絶縁膜側壁を形成するステップと、を順に行うものである。
【００１６】
そして、上記非晶質窒化タングステン膜は、６００〜８００℃の温度で１〜６０分間の加熱処理により結晶化させる。
【００１７】
また、上記選択酸化は、水蒸気と水素ガスとの混合ガス雰囲気下において８００〜１０００℃の温度で１〜６０分間の加熱処理を施し、キャリアーガスとしてアルゴンガス及び窒素ガスを用いるものである。
【００１８】
さらに、上記非晶質窒化タングステン膜は、窒素含有量が５〜５５％である。
【００１９】
さらにまた、上記ケイ化タングステン膜は、タングステンに対するシリコンの比が２.０〜３.０である。
【００２０】
そして、上記非晶質窒化タングステン膜の上面に、前記非晶質窒化タングステン膜とは窒素含有量の異なる窒化タングステン膜を積層して形成するものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１〜図６は、本発明による半導体素子のゲート電極形成方法の工程を示す断面図である。
【００２２】
まず、図１に示すように、アクティブ領域とフィールド領域とに画定された半導体基板２１のフィールド領域にフィールド酸化膜２２を形成し、前記半導体基板２１を熱酸化して半導体基板２１の表面に３０〜８０Åの厚さを有するゲート酸化膜２３を形成する。ここで、前記フィールド酸化膜２２は、一般的なＬＯＣＯＳ工程又はＳＴＩ(Shallow Trench Isolation)工程により形成する。
【００２３】
次に、図２に示すように、前記ゲート酸化膜２３を含む半導体基板２１の全面に、ＬＰＣＶＤ法によりドープされたポリシリコン膜２４を約１０００Åの厚さで蒸着する。そして、前記ポリシリコン膜２４の上面にケイ化タングステン膜２５を約１００Åの厚さで形成する。ここで、前記ケイ化タングステン膜２５内におけるタングステンに対するシリコンの比は、２．０〜３．０である。
【００２４】
次に、図３に示すように、前記ケイ化タングステン膜２５の上面に拡散バリア膜として用いる窒化タングステン膜２６を約１００Å厚さで形成し、前記窒化タングステン膜２６の上面に約９００Åの厚さのタングステン膜２７を蒸着する。ここで、前記窒化タングステン膜２６の窒素含有量は５〜５５％で、非晶質窒化タングステン膜を用いる。尚、前記窒化タングステン膜２６の上面に窒素含有量の異なる窒化タングステン膜を積層して形成することによって熱安定性を向上することができる。
【００２５】
次に、図４に示すように、前記半導体基板２１を窒素ガスと水素ガスとの混合ガス雰囲気下において６００〜８００℃の温度で熱処理し、前記窒化タングステン膜２６をバリア特性に優れたＷ2Ｎとして結晶化させる。ここで、前記熱処理時間は、１〜６０分である。その後、前記タングステン膜２７の上面に、ゲートキャップ絶縁膜として約２０００Åの厚さの第１絶縁膜２８を蒸着させる。
【００２６】
さらに、前記第１絶縁膜２８の上面にフォトレジスト(図示せず)を塗布し、該フォトレジストに露光工程及び現像工程を施すことにより上記フォトレジストをパターニングしてゲート領域を画定する。そして、前記パターニングされたフォトレジストをマスクとして用いて前記第１絶縁膜２８及びタングステン膜２７、窒化タングステン膜（拡散バリア膜）２６、タングステンシリサイド膜２５、ポリシリコン膜２４、ゲート酸化膜２３を選択的に除去し、図５に示すように、タングステン膜２７と窒化タングステン膜２６とタングステンシリサイド膜（ケイ化タングステン膜）２５とポリシリコン膜２４との積層構造を有するゲート電極２９を形成する。
【００２７】
そして、前記半導体基板２１を水蒸気と水素ガスとの混合ガス雰囲気下において８００〜１０００℃の温度で選択酸化工程を施し、前記ゲート電極２９の側面に酸化膜（図示省略）を形成する。ここで、前記選択酸化工程は、１〜６０分間施され、水素ガスの圧力に対する水蒸気の圧力の比が１×１０-6〜１×１０1であり、キャリアーガスとしてアルゴンガス及び窒素ガスを用いる。次に、前記半導体基板２１の全面に第２絶縁膜（図示省略）を形成した後、該第２絶縁膜にエッチバック工程を施して前記ゲート電極２９及び絶縁膜２８の両側面に、図６に示すように、第２絶縁膜側壁３０を形成する。
【００２８】
【発明の効果】
本発明は以上のように構成されたので、請求項１及び５に係る発明によれば、半導体基板の上面にゲート絶縁膜を形成し、該ゲート絶縁膜の上面にポリシリコン膜及びケイ化タングステン膜を順に形成し、該ケイ化タングステンの上面に非晶質窒化タングステン膜及びタングステン膜を順に形成し、上記非晶質窒化タングステン膜を熱処理することにより結晶化させ、Ｗ２Ｎ拡散バリア膜を形成し、上記タングステン膜の上面に第１絶縁膜を形成し、該第１絶縁膜とタングステン膜と拡散バリア膜とケイ化タングステン膜とポリシリコン膜とゲート絶縁膜とを選択的にパターニングしてゲート電極を形成し、該ゲート電極及び第１絶縁膜の両側面に第２絶縁膜を形成する。これにより、上記ポリシリコン膜の上面にケイ化タングステンが蒸着され、該ポリシリコン膜とケイ化タングステンとの間にオーミックコンタクト(Ohomic contact)が形成される。したがって、界面抵抗を減少することが出来る。
【００２９】
また、請求項２及び４に係る発明によれば、上記拡散バリア膜は、６００〜８００℃の温度で１〜６０分間の加熱処理し、非晶質窒化タングステン膜をＷ2Ｎとして結晶化させることにより形成する。バリア特性に優れたＷ2Ｎからなる拡散バリア膜がケイ化タングステン膜とタングステン膜との間に形成されるので、後の熱処理工程でタングステン膜のシリサイド化を抑制することができる。
【００３０】
さらに、請求項３に係る発明によれば、上記選択酸化工程は、水蒸気と水素ガスとの混合ガス雰囲気下において、８００〜１０００℃の温度で１〜６０分間の加熱処理を施し、キャリアーガスとしてアルゴンガス及び窒素ガスを用いるものであることにより、タングステン膜とポリシリコン膜との界面にケイ化タングステン膜と窒化タングステン膜が形成される。これにより、ゲート電極を形成した後、選択酸化工程で拡散バリア膜が酸化されてタングステンとポリシリコンとの間における界面抵抗が増加するという問題を防止することができる。
【００３１】
さらにまた、請求項６に係る発明によれば、上記前記拡散バリア膜は、窒素含有量の異なる窒化タングステン膜を積層して形成するものであることにより、拡散バリア膜で窒素含有量が異なる窒化タングステン膜を積層して形成することによって熱安定性を向上させることができる。
【図面の簡単な説明】
【図１】  本発明による半導体素子のゲート電極形成方法の工程を示す断面図であり、半導体基板の上面にフィールド酸化膜及びゲート酸化膜を形成する工程を示す図である。
【図２】  上記半導体素子のゲート電極形成方法において、上記半導体基板の全面にポリシリコン膜及びケイ化タングステン膜を形成する工程を示す断面図である。
【図３】  上記半導体素子のゲート電極形成方法において、上記ケイ化タングステンの上面に窒化タングステン膜及びタングステン膜を形成する工程を示す断面図である。
【図４】  上記半導体素子のゲート電極形成方法において、上記タングステン膜の上面に第１絶縁膜を形成する工程を示す断面図である。
【図５】  上記半導体素子のゲート電極形成方法において、上記第１絶縁膜及びタングステン膜、窒化タングステン膜、ケイ化タングステン膜、ポリシリコン膜、ゲート酸化膜を選択的に除去してゲート電極を形成する工程を示す断面図である。
【図６】  上記半導体素子のゲート電極形成方法において、上記ゲート電極及び絶縁膜の両側面に第２絶縁膜を形成する工程を示す断面図である。
【図７】  従来の半導体素子のゲート電極形成方法の工程を示す断面図であり、半導体基板の上面にフィールド酸化膜及びゲート酸化膜を形成する工程を示す図である。
【図８】  従来の半導体素子のゲート電極形成方法において、上記半導体基板の全面にポリシリコン膜を形成し、該ポリシリコン膜に不純物を注入する工程を示す図である。
【図９】  従来の半導体素子のゲート電極形成方法において、上記不純物が注入されたポリシリコン膜の上面に第１絶縁膜を形成する工程を示す図である。
【図１０】  従来の半導体素子のゲート電極形成方法において、上記第１絶縁膜及びタングステン膜、窒化タングステン膜、ポリシリコン膜、ゲート酸化膜を選択的に除去してゲート電極を形成する工程を示す断面図である。
【図１１】  従来の半導体素子のゲート電極形成方法において、上記ゲート電極及び絶縁膜の両側面に第２絶縁膜を形成する工程を示す断面図である。
【符号の説明】
２１…半導体基板
２２…フィールド酸化膜
２３…ゲート酸化膜
２４…ポリシリコン膜
２５…ケイ化タングステン膜
２６…窒化タングステン膜
２７…タングステン膜
２８…第１絶縁膜
２９…ゲート電極
３０…第２絶縁膜側壁
【図１】
0004484392.tif 000002
【図２】
0004484392.tif 000003
【図３】
0004484392.tif 000004
【図４】
0004484392.tif 000005
【図５】
0004484392.tif 000006
【図６】
0004484392.tif 000007
【図７】
0004484392.tif 000008
【図８】
0004484392.tif 000009
【図９】
0004484392.tif 000010
【図１０】
0004484392.tif 000011
【図１１】
0004484392.tif 000012