(57)【特許請求の範囲】
【請求項１】
表面に厚み１ｎｍ〜１５ｎｍの薄膜である単結晶ＳｉＣ膜が形成された基板について、上記単結晶ＳｉＣ膜をシード層としてエピタキシャル成長させることにより単結晶ＳｉＣ層を形成する方法であって、
上記単結晶ＳｉＣ膜をシード層として、毎秒２５℃以上の昇温速度で急速加熱を行ってエピタキシャル成長させることを特徴とする単結晶ＳｉＣ基板の製造方法。
【請求項２】
エピタキシャル成長温度に達するまでの温度域における、少なくとも１１００℃以上エピタキシャル成長温度までの温度域において、上記急速加熱を行う請求項１記載の単結晶ＳｉＣ基板の製造方法。
【請求項３】
上記急速加熱はＲＴＰ加熱である請求項１または２記載の単結晶ＳｉＣ基板の製造方法。
【請求項４】
所定厚さの表面Ｓｉ層と埋め込み絶縁層とを有するＳＯＩ基板を準備し、上記ＳＯＩ基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層を単結晶ＳｉＣ膜に変成させて表面に単結晶ＳｉＣ膜が形成された基板を形成する請求項１〜３のいずれか一項に記載の単結晶ＳｉＣ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、絶縁層埋め込み型の半導体基板を使用した単結晶ＳｉＣ基板の製造方法に関するものである。
【背景技術】
【０００２】
単結晶ＳｉＣ（炭化シリコン）は、熱的、化学的安定性に優れ、機械的強度も強く、放射線照射にも強いという特性から、次世代の半導体デバイス材料として注目を集めている。また、埋め込み絶縁層を有するＳＯＩ基板は、回路の高速化と低消費電力化を図る上で優れており、次世代のＬＳＩ基板として有望視されている。従って、これら２つの特徴を融合した絶縁層埋め込み型半導体ＳｉＣ基板が半導体デバイス材料として極めて有望視されている。
【０００３】
上記のような絶縁層埋め込み型半導体ＳｉＣ基板は、例えば、表面Ｓｉ層とこの表面Ｓｉ層の下側に存在する埋め込み絶縁層（ＳｉＯ２層）とを有する絶縁層埋め込み型のＳｉ基板（ＳＯＩ基板）を用いて作製する。すなわち、ＳＯＩ基板の表面Ｓｉ層を１０ｎｍ程度に薄膜化し、これを高温で炭化処理して単結晶ＳｉＣ薄膜に変成し、上記単結晶ＳｉＣ薄膜をシード層としてエピタキシャル法によりＳｉＣを成長させる（例えば下記の特許文献１）。
【特許文献１】特開２００３−２２４２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した製造方法では、炭化処理で形成される単結晶ＳｉＣ薄膜が極めて薄い膜であるため、その後に高温でエピタキシャル成長を行うと、単結晶ＳｉＣ薄膜が昇華により局所的に消滅してしまい、部分的にＳｉＯ２層が露出するという問題があった。このように、シード層としての単結晶ＳｉＣ薄膜が部分的に消滅すると、エピタキシャル成長で生成される単結晶ＳｉＣ層の結晶性が劣化し、表面の平坦性も悪いものになっていた。
【０００５】
本発明は、上記のような事情に鑑みなされたもので、エピタキシャル成長させるＳｉＣ層の結晶性を良好にして表面平坦性を向上させることができる単結晶ＳｉＣ基板の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の単結晶ＳｉＣ基板の製造方法は、表面に厚み１ｎｍ〜１５ｎｍの薄膜である単結晶ＳｉＣ膜が形成された基板について、上記単結晶ＳｉＣ膜をシード層としてエピタキシャル成長させることにより単結晶ＳｉＣ層を形成する方法であって、
上記単結晶ＳｉＣ膜をシード層として、毎秒２５℃以上の昇温速度で急速加熱を行ってエピタキシャル成長させることを要旨とする。
【発明の効果】
【０００７】
すなわち、本発明の単結晶ＳｉＣ基板の製造方法は、厚み１ｎｍ〜１５ｎｍの薄膜である単結晶ＳｉＣ膜をシード層として、毎秒２５℃以上の昇温速度で急速加熱を行うことから、加熱に要する時間を極限まで短縮することが可能で、昇華による部分的なシード層の消滅がほぼ完全に防止でき、エピタキシャル成長で生成される単結晶ＳｉＣ層の結晶性が良くなり、表面の平坦性も大幅に向上する。さらに、この後にエピタキシャルＧａＮ膜等の他の半導体膜を形成させた場合にも、その半導体膜の結晶性や膜厚均一性はすぐれたものとなる。このとき、シード層となる単結晶ＳｉＣ膜が１ｎｍ〜１５ｎｍの薄膜である場合に昇華による結晶性の悪化が顕著になることから、急速加熱によってシード層の消滅を防止して、成長させる単結晶ＳｉＣ層の結晶性を良好にして表面の平坦性を向上させる効果が顕著に現れて効果的である。
【０００８】
本発明において、エピタキシャル成長温度に達するまでの温度域における、少なくとも１１００℃以上エピタキシャル成長温度までの温度域において、上記急速加熱を行う場合には、ＳｉＣが昇華しやすい１１００℃以上エピタキシャル成長温度までの温度領域において、毎秒２５℃以上の昇温速度で急速加熱を行うことから、上記温度領域の滞在時間を極限まで短縮することが可能で、昇華による部分的なシード層の消滅がほぼ完全に防止でき、エピタキシャル成長で生成される単結晶ＳｉＣ層の結晶性が良くなり、表面の平坦性も大幅に向上する。
【００１０】
本発明において、上記急速加熱はＲＴＰ加熱である場合には、比較的容易に毎秒２５℃以上の昇温速度で急速加熱を行うことが可能となり、現実的な装置により容易に、急速加熱によってシード層の消滅を防止して、成長させる単結晶ＳｉＣ層の結晶性を良好にして表面の平坦性を向上させることができる。
【００１１】
本発明において、所定厚さの表面Ｓｉ層と埋め込み絶縁層とを有するＳＯＩ基板を準備し、上記ＳＯＩ基板を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層を単結晶ＳｉＣ膜に変成させて表面に単結晶ＳｉＣ膜が形成された基板を形成する場合には、ＳＯＩ基板を構成するＳｉＯ２層やＳｉが軟化や溶融をしない温度域でのエピタキシャル成長でも、昇華によって単結晶ＳｉＣ膜が消滅しやすいことから、急速加熱によってシード層の消滅を防止して、成長させる単結晶ＳｉＣ層の結晶性を良好にして表面の平坦性を向上させる効果が顕著に現れて効果的である。
【発明を実施するための最良の形態】
【００１２】
つぎに、本発明を実施するための最良の形態を説明する。
【００１３】
図１は、本発明の単結晶ＳｉＣ基板の製造方法の一実施の形態を示す工程図である。
【００１４】
本発明の方法は、所定厚さの表面Ｓｉ層３と埋め込み絶縁層４とを有するＳＯＩ基板１を準備する。ついで、上記ＳＯＩ基板１の表面Ｓｉ層３の厚みを１ｎｍ〜１５ｎｍに薄膜化する。つぎに、上記ＳＯＩ基板１を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ薄膜５に変成させる。そして、上記単結晶ＳｉＣ薄膜５をシード層５としてエピタキシャル成長させる。このエピタキシャル成長の際、エピタキシャル成長温度に達するまでの温度域における、少なくとも１１００℃以上エピタキシャル成長温度までの温度域において、毎秒２５℃以上の昇温速度で急速加熱を行ってエピタキシャル成長させる。
【００１５】
以下、各工程について詳しく説明する。
【００１６】
図２（ａ）に示すように、上記ＳＯＩ基板１は、Ｓｉ母材２の表面近傍に、埋め込み絶縁層４として所定厚みのＳｉＯ２層が形成され、表面に所定厚さの表面Ｓｉ層３が形成されたものである。上記埋め込み絶縁層４の厚みは、約１〜２００ｎｍ程度の厚みになるよう設定されている。
【００１７】
図２（ｂ）に示すように、準備したＳＯＩ基板１に対し、ＳＯＩ基板１の表面Ｓｉ層３の厚みを薄くし薄膜化する処理を行う。この薄膜化は、例えば、ＳＯＩ基板１を酸化雰囲気で加熱処理することにより、埋め込み絶縁層４との界面近傍に所望厚みのＳｉ層を残存させるよう、表面Ｓｉ層３の表面から所定深さを酸化させたのち、表面に生成した酸化物層をフッ化水素酸等でエッチングすることにより除去して薄膜化することが行われる。
【００１８】
このとき、薄膜化した表面Ｓｉ層３の厚みは、１ｎｍ〜１５ｎｍ程度に設定するのが好ましく、より好ましいのは１ｎｍ〜１０ｎｍ程度であり、さらに好ましいのは３ｎｍ〜７ｎｍ程度である。上記薄膜化した表面Ｓｉ層３の厚みが１ｎｍ未満では、その後の変成工程によって一次単結晶ＳｉＣ層６が十分に生成されず、やはりその後の変成工程での一次単結晶ＳｉＣ層６の生成に支障をきたすからである。
【００１９】
また、上記薄膜化した表面Ｓｉ層３の厚みが１５ｎｍを超えると、その後の炭化処理後のエピタキシャル成長で単結晶ＳｉＣ薄膜５が昇華で消滅しにくくなるので、本発明の効果が得られにくくなるからである。
【００２０】
また、その後にイオン注入して埋め込み絶縁層４と表面Ｓｉ層３の界面近傍に窒素含有Ｓｉ層をする場合に、窒素含有Ｓｉ層を表面から深い位置に形成させる必要が生じることから、イオン注入のエネルギーレベルを高くする必要が生じ、表面Ｓｉ層３の結晶性を低下させるおそれがある。また、窒素を表面から深いところまでイオン注入させる必要があることから、深さ方向の窒素分布領域も広くなる。このため、所定の窒素含有Ｓｉ層を、表面Ｓｉ層３と埋め込み絶縁層４との界面近傍の領域に形成したときに、表面Ｓｉ層３のうち窒素を含有しない表面層の存在比率が小さくなって、その後の変成工程での一次単結晶ＳｉＣ層６の生成に支障をきたすおそれがあるからである。
【００２１】
このとき、表面Ｓｉ層３の薄膜化後にＮイオンのイオン注入等を行うことにより、表面Ｓｉ層３と埋め込み酸化物層４との界面近傍領域に、窒素含有Ｓｉ層を形成し、この状態のＳＯＩ基板１を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ薄膜５に変成させることもできる。
【００２２】
図２（ｃ）に示すように、上記表面Ｓｉ層３の薄膜化を行ったＳＯＩ基板１を、炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ薄膜５に変成させる。
【００２３】
上記変成工程は、例えば、雰囲気制御が可能な加熱炉において、加熱炉内に導入される雰囲気ガス（水素ガスおよび炭化水素ガス）を切り換えながら温度調節することにより行うことができる。
【００２４】
上記のような装置により、上記ＳＯＩ基板１を加熱炉内に設置し、上記加熱炉内に水素ガスと炭化水素系ガスとの混合ガスを供給しながら、加熱炉内の雰囲気温度を上昇させて、前記ＳＯＩ基板１の表面Ｓｉ層３を単結晶ＳｉＣ薄膜５に変成させることが行われる。
【００２５】
このとき、上記ＳＯＩ基板１を加熱炉内に設置して、加熱炉内に水素ガスに対して炭化水素系ガスを１体積％の割合で混合した混合ガスを供給する。また、この混合ガスの供給と同じくして、加熱炉内の雰囲気温度を１２００〜１４０５℃に加熱する。この加熱によって、ＳＯＩ基板１の表面Ｓｉ層３を単結晶ＳｉＣ薄膜５に変成させることができる。
【００２６】
ここで、前記水素ガスはキャリアガスであり、炭化水素ガスとしては例えばプロパンガスを使用する。例えば、水素ガスのボンベからの供給量が１０００ｃｃ／分であったならば、炭化水素ガスのボンベからの供給量を１０ｃｃ／分とする。
【００２７】
このとき、上述したように、表面Ｓｉ層３における表面Ｓｉ層３と埋め込み絶縁層４との界面近傍領域に窒素含有Ｓｉ層を形成したのち、上記ＳＯＩ基板１を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を一次単結晶ＳｉＣ層６に変成させると、その後のエピタキシャル成長でのＳｉＣの結晶性が向上する。
【００２８】
すなわち、上記窒素含有Ｓｉ層は、窒素が含有されたＳｉであり、純Ｓｉに比べて反応性が低く不活性である。このため、表面Ｓｉ層３における表面Ｓｉ層３と埋め込み絶縁層４との界面近傍領域に高温下で安定な窒素含有Ｓｉ層を形成してから炭化処理を行うことにより、生成されたＳｉＣが埋め込み絶縁層４に侵入して界面を不安定にするのが防止され、ＳｉＣ／絶縁層界面が均一な状態となる。したがって、その後にエピタキシャル成長によって単結晶ＳｉＣ層６を形成した場合にも、ＳｉＣの結晶性が向上するため、きれいな単結晶で膜厚も均一な単結晶ＳｉＣ層６が得られるようになる。さらに、この後にエピタキシャルＧａＮ層８等の他の半導体膜を形成させた場合にも、その半導体膜の結晶性や膜厚均一性はすぐれたものとなる。
【００２９】
上記単結晶ＳｉＣ薄膜５は、表面Ｓｉ層３を変成させたものであるため、その膜厚は表面Ｓｉ層３の膜厚とほぼ等しくなる。すなわち、単結晶ＳｉＣ薄膜５の膜厚は、ＳＯＩ基板１の表面Ｓｉ層３の膜厚を制御することにより、任意に制御できることになる。
【００３０】
必要に応じて、上記工程を過剰に行って単結晶ＳｉＣを上記単結晶ＳｉＣ薄膜５の上に堆積させることを行なってもよい。上記工程を過剰に行う（例えば数分〜数時間継続させる）ことにより、上記単結晶ＳｉＣ薄膜５の上に炭素薄膜が堆積される。
【００３１】
図３（ｄ）（ｅ）に示すように、上記炭化処理を行ったＳＯＩ基板１に対し、上記単結晶ＳｉＣ薄膜５をシード層５としてエピタキシャル成長することにより、上記シード層５の上に単結晶ＳｉＣ層６を成長させる。
【００３２】
このとき、エピタキシャル成長温度に達するまでの温度域における、少なくとも１１００℃以上エピタキシャル成長温度までの温度域において、毎秒２５℃以上の昇温速度で急速加熱を行ってエピタキシャル成長させる。
【００３３】
上記急速加熱の際の昇温速度は、毎秒２５℃以上とする必要があるが、より好ましいのは毎秒３０℃以上であり、さらに好ましいのは毎秒４０℃以上である。昇温速度が毎秒２５℃に達しないと、エピタキシャル成長温度に達するまでのＳｉＣが昇華しやすい１１００℃以上の温度領域に基板が晒される時間が長くなり、その間にＳｉＣが昇華して部分的に消失し、エピタキシャル成長で生成される単結晶ＳｉＣ層６の結晶性が悪くなったり表面の平滑性が悪くなったりするからである。
【００３４】
上記急速加熱する温度領域は、少なくともエピタキシャル成長温度に達するまでの１１００℃以上の温度域とする必要があるが、１０００℃以上エピタキシャル成長温度までとすることもできるし、９００℃以上、あるいは８００℃以上エピタキシャル成長温度までとすることもできる。室温からエピタキシャル成長温度までを上記急速加熱することもできる。
【００３５】
また、上記急速加熱はＲＴＰ（Rapid Thermal Prosessing）加熱とするのが好ましい。ＲＴＰ加熱装置は、例えば、プロセスガスが導入される反応管に加熱手段として熱放射による赤外線ランプを付加したランプ加熱式の加熱装置を使用することができる。
【００３６】
図４は、本発明で好適に用いられる急速加熱・急速冷却装置（ＲＴＰ装置）の一例を示す。
【００３７】
図において、１０は熱処理装置（ＲＴＰ装置）である。この熱処理装置１０は、石英からなるチャンバー１１を有し、このチャンバー１１内で基板であるウェーハ１８を熱処理するようになっている。加熱は、チャンバー１１を上下左右から囲繞するよう配置された加熱ランプ１２によって行う。この加熱ランプ１２はそれぞれ独立に供給される電力を制御できるようになっている。
【００３８】
このチャンバー１１のガスの導入側にはガス導入口１９が設けられ、ガスの排気側には、オートシャッター１３が装備され、外気を封鎖している。オートシャッター１３には、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。また、オートシャッター１３にはガス排気口２０が設けられており、炉内雰囲気を調整できるようになっている。
【００３９】
そして、ウェーハ１８は支持治具、例えば石英トレイ１４に形成された３点支持部１５の上に配置される。石英トレイ１４のガス導入口１９側には、石英製のバッファ１６が設けられており、ガス導入口１９から導入されたガスがウェーハ１８に直接当たるのを防ぐことができる。
【００４０】
また、チャンバー１１には不図示の温度測定用特殊窓が設けられており、チャンバー１１の外部に設置されたパイロメータ１７により、その特殊窓を通してウェーハ１８の温度を測定することができる。
【００４１】
以上のような熱処理装置１０によって、ウェーハ１８を急速加熱・急速冷却する処理は次のように行われる。
【００４２】
まず、熱処理装置１０に隣接して配置される、図示しないウェーハハンドリング装置によってウェーハ１８を図示しないウェーハ挿入口からチャンバー１１内に入れ、石英トレイ１４上に配置した後、オートシャッター１３を閉める。そして、加熱ランプ１２に電力を供給し、ウェーハ１８を、所定のエピタキシャル成長温度に昇温する。この際、毎秒２５℃以上の昇温速度によって昇温され、室温から目的の温度になるまでに要する時間は例えば５〜２０秒程度である。
【００４３】
次に、その温度において所定時間保持することにより、ウェーハ１８に高温熱処理を加えることができる。所定時間経過し高温熱処理が終了したなら、加熱ランプ１２の出力を下げウェーハ１８の温度を下げる。このときの降温も例えば２０秒程度で行うことができる。最後に、ウェーハハンドリング装置によってウェーハを取り出すことにより、熱処理を完了する。
【００４４】
そして、具体的には、上記エピタキシャル成長は、例えば、下記の条件により単結晶ＳｉＣ層６を成長させる。例えば、単結晶ＳｉＣ薄膜５が形成されたＳＯＩ基板１を処理チャンバー内に配置し、上記処理チャンバー内にモノメチルシランまたはシランおよびプロパン等の原料ガスを約１ｓｃｃｍ程度のガス流量で供給しながら、所定の成長温度で処理することにより、上記単結晶ＳｉＣ薄膜５をシード層５としてエピタキシャル成長により、単結晶ＳｉＣ層６を成長させることができる。
【００４５】
図３（ｆ）に示すように、そののち、必要に応じて、上記二次単結晶ＳｉＣ層６の上に、エピタキシャル成長によりＧａＮ層８等の他の半導体膜を形成させることが行われる。
【００４６】
上記エピタキシャル成長は、例えば、下記の条件によりＧａＮ層８を成長させる。例えば、単結晶ＳｉＣ層６をエピタキシャル成長させたＳＯＩ基板１を処理チャンバー内に配置し、上記処理チャンバー内にトリメチルガリウムおよびアンモニア等の原料ガスを約１ｓｃｃｍ程度のガス流量で供給しながら、温度８００〜１４０５℃で処理することにより、上記二次単結晶ＳｉＣ層６の上にＧａＮ層８を形成させることができる。
【００４７】
このような方法により、上記エピタキシャル成長の際、ＳｉＣが昇華しやすい１１００℃以上エピタキシャル成長温度までの温度領域において、毎秒２５℃以上の昇温速度で急速加熱を行うことから、上記温度領域の滞在時間を極限まで短縮することが可能で、昇華による部分的なシード層５の消滅がほぼ完全に防止でき、エピタキシャル成長で生成される単結晶ＳｉＣ層６の結晶性が良くなり、表面の平坦性も大幅に向上する。さらに、この後にエピタキシャルＧａＮ膜８等の他の半導体膜を形成させた場合にも、その半導体膜の結晶性や膜厚均一性はすぐれたものとなる。
【００４８】
また、上記シード層５となる単結晶ＳｉＣ膜は１ｎｍ〜１５ｎｍの薄膜であるため、シード層５となる単結晶ＳｉＣ膜が１ｎｍ〜１５ｎｍの薄膜である場合に昇華による結晶性の悪化が顕著になることから、急速加熱によってシード層５の消滅を防止して、成長させる単結晶ＳｉＣ層６の結晶性を良好にして表面の平坦性を向上させる効果が顕著に現れて効果的である。
【００４９】
また、上記急速加熱はＲＴＰ加熱とすることにより、比較的容易に毎秒２５℃以上の昇温速度で急速加熱を行うことが可能となり、現実的な装置により容易に、急速加熱によってシード層５の消滅を防止して、成長させる単結晶ＳｉＣ層６の結晶性を良好にして表面の平坦性を向上させることができる。
【００５０】
また、所定厚さの表面Ｓｉ層３と埋め込み絶縁層４とを有するＳＯＩ基板１を準備し、上記ＳＯＩ基板１を炭化水素系ガス雰囲気中で加熱して上記表面Ｓｉ層３を単結晶ＳｉＣ薄膜５に変成させて表面に単結晶ＳｉＣ薄膜５が形成された基板を形成するため、ＳＯＩ基板１を構成するＳｉＯ２層やＳｉが軟化や溶融をしない温度域でのエピタキシャル成長でも、昇華によって単結晶ＳｉＣ薄膜５が消滅しやすいことから、急速加熱によってシード層５の消滅を防止して、成長させる単結晶ＳｉＣ層６の結晶性を良好にして表面の平坦性を向上させる効果が顕著に現れて効果的である。
【実施例１】
【００５１】
つぎに、本発明の単結晶ＳｉＣ基板の製法の実施例について説明する。
【００５２】
サンプルとして厚み１００ｎｍの表面Ｓｉ層３を有した３０ｍｍ四方のＳＯＩ基板１を準備した。上記サンプルのＳＯＩ基板１を、１ｓｌｍで酸素ガスを流しながら１１００℃で９０分加熱して表面に酸化膜を形成させたのち、フッ化水素酸等でエッチングすることにより、表面Ｓｉ層３を５ｎｍに薄膜化した。
【００５３】
上記ＳＯＩ基板１を処理チャンバー内に配置し、処理チャンバー内に１ｓｌｍのＨ２ガスと１０ｓｃｃｍのＣ３Ｈ８を流しながら１２５０℃に加熱して１５分間炭化処理を行い、ＳｉＣ変成を行い、厚み５ｎｍの単結晶ＳｉＣ薄膜５を形成し、一旦冷却してサンプルを作成した。
【００５４】
そして、図４の熱処理装置１０を使用し、０．１ｓｃｃｍのモノメチルシランを流しながら１２００℃のエピタキシャル成長温度までＲＴＰ加熱を行った。そのときの昇温状態を図５に示す。この実施例における平均昇温速度は毎秒２３０℃であった。
【００５５】
図５の例において、６２０℃付近と１０５０℃付近で、それぞれ若干昇温が遅くなっているのはフィードバック制御の影響である。このように、昇温過程で若干昇温速度が遅くなったとしても、少なくともエピタキシャル成長温度に達するまでの所定の温度域における平均の昇温速度が毎秒２５℃以上であれば本発明の目的は達成し、このような態様も本発明に含む趣旨である。
【００５６】
そして、上記エピタキシャル成長温度に１０分間保持することにより、エピタキシャル成長を行い、単結晶ＳｉＣ層６を５００ｎｍ形成した。
【００５７】
一方、比較例として抵抗加熱の熱処理装置により昇温を行い、１２００℃で１０分間保持するエピタキシャル成長を行ったものを準備した。そのときの昇温状態を図６に示す。図６の例では、温度を安定化させるために何度か一定温度に保持している。この例では、一定温度に保持している時間を除いた昇温速度が毎秒約２℃である。
【実施例２】
【００５８】
つぎに、昇温速度がＳｉＣ膜の結晶性に影響する程度を調査した。
【００５９】
上述の実施例１のサンプルについて、図４の熱処理装置１０を使用し、０．１ｓｃｃｍのモノメチルシランを流しながら１２００℃のエピタキシャル成長温度までＲＴＰ加熱を行った。このときの昇温速度を、毎秒１３℃、２４℃、４０℃、１００℃、２００℃に設定してエピタキシャル成長を行った。
【００６０】
エピタキシャル成長後の結晶性の評価は、つぎのようにして行った。すなわち、まず、どのサンプルも基板の結晶方位（１００）面上にエピタキシャル成長を行い、エピタキシャル成長後の結晶をＸ線回折を行い、その回折チャートを出力する。
【００６１】
例えば、図７（Ａ）が結晶性の良い状態の回折チャートの一例であり、図７（Ｂ）が結晶性の悪い状態の回折チャートの一例である。結晶方位（１００）面上にエピタキシャル成長を行うので、結晶性が良い場合は、図７（Ａ）のように（１００）面のピークが大きく現れ、（１１１）面のピークは小さく現れる。それが、結晶性が悪くなるに従い、図７（Ｂ）のように（１１１）面のピークが大きくなって現れるようになり、反対に（１００）面のピークが小さくなって現れるようになる。
【００６２】
そして、バックグラウンドを除く（１００）面のピーク高さｈ１と（１１１）面のピーク高さｈ２との比ｈ１／ｈ２がすなわちピーク強度比（１００）／（１１１）であり、それを算出すると、結晶性がよくなるほど大きな値をとることになる。
【００６３】
図８は、上記各サンプルについてのピーク強度比（１００）／（１１１）をプロットした図である。図からわかるように、昇温速度が毎秒２４℃よりも遅いと、結晶性が極端に悪くなっていることがわかる。
【産業上の利用可能性】
【００６４】
本発明は、大規模集積回路等に用いる半導体基板の製造等に適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施例の単結晶ＳｉＣ基板の製造方法を示す工程図である。
【図２】上記単結晶ＳｉＣ基板の製造方法を示す図である。
【図３】上記単結晶ＳｉＣ基板の製造方法を示す図である。
【図４】ＲＴＰ装置の一例を示す図である。
【図５】実施例の昇温状態を示す図である。
【図６】比較例の昇温状態を示す図である。
【図７】結晶性の評価方法を説明する図である。
【図８】結晶性の評価結果を示す図である。
【符号の説明】
【００６６】
１      ＳＯＩ基板
２      Ｓｉ母材
３      表面Ｓｉ層
４      埋め込み絶縁層（酸化物層）
５      シード層（単結晶ＳｉＣ薄膜）
６      単結晶ＳｉＣ層
８      ＧａＮ層
１０      熱処理装置
１１      チャンバー
１２      加熱ランプ
１３      オートシャッター
１４      石英トレイ
１５      ３点支持部
１６      バッファ
１７      パイロメータ
１８      ウェーハ
１９      ガス導入口
２０      ガス排気口
【図１】
0004563918.tif 000002
【図２】
0004563918.tif 000003
【図３】
0004563918.tif 000004
【図４】
0004563918.tif 000005
【図７】
0004563918.tif 000006
【図８】
0004563918.tif 000007
【図５】
0004563918.tif 000008
【図６】
0004563918.tif 000009