(57)【特許請求の範囲】
【請求項１】
半導体デバイスから出力される信号である出力パターン信号のエッジ間の時間を測定する時間測定装置であって、
前記出力パターン信号が入力され、前記出力パターン信号または前記出力パターン信号を反転した反転出力パターン信号のいずれかを、第１信号として選択する第１選択部と、
前記第１信号を出力する第１ドライバと、
前記出力パターン信号が入力され、前記出力パターン信号または前記反転出力パターン信号のいずれかを、第２信号として選択する第２選択部と、
前記第２信号を出力する第２ドライバと、
前記第１信号と、前記第２信号とが入力され、前記第１信号のエッジと、前記第２信号のエッジとに基づいて、前記出力パターン信号のエッジ間の時間を測定する時間測定部と、
前記第１ドライバから出力される前記第１信号を、前記時間測定部に伝送する第１ケーブルと、
前記第２ドライバから出力される前記第２信号を、前記時間測定部に伝送する第２ケーブルと、
を備えることを特徴とする時間測定装置。
【請求項２】
前記時間測定部が、前記第１信号の波形の第１エッジと、前記第２信号の波形の、前記第１エッジと同じ方向の第２エッジとに基づいて、前記出力パターン信号のエッジ間の時間を、前記第１エッジと前記第２エッジとの時間間隔から測定し、
することを特徴とする請求項１記載の時間測定装置。
【請求項３】
前記第１選択部に、前記出力パターン信号または前記反転出力パターン信号のいずれかを選択するための第１制御信号が入力され、
前記第２選択部に、前記出力パターン信号または前記反転出力パターン信号のいずれかを選択するための第２制御信号が入力されることを特徴とする請求項２に記載の時間測定装置。
【請求項４】
前記第１選択部が、前記出力パターン信号と前記第１制御信号とを入力とする排他的ＯＲ論理回路であって、
前記第２選択部が、前記出力パターン信号と前記第２制御信号とを入力とする排他的ＯＲ論理回路であることを特徴とする請求項３記載の時間測定装置。
【請求項５】
前記第１信号の波形がＬ論理からＨ論理に立ち上がるときの立ち上がりエッジを前記第１エッジとし、前記第１エッジと同じ方向のエッジである、前記第２信号の立ち上がりエッジを前記第２エッジとして検出することにより、前記出力パターン信号の正パルス幅または負パルス幅の時間を測定することを特徴とする請求項２から４のいずれかに記載の時間測定装置。
【請求項６】
前記第１信号の立ち上がりエッジを前記第１エッジとし、前記第２信号の立ち上がりエッジを前記第２エッジとして検出することにより、前記第１信号の立ち上がりエッジと前記第２信号の立ち下がりエッジとの時間間隔、または前記第１信号の立ち下がりエッジと前記第２信号の立ち上がりエッジとの時間間隔を測定することを特徴とする請求項２から４のいずれかに記載の時間測定装置。
【請求項７】
半導体デバイスを試験する半導体デバイス試験装置であって、
前記半導体デバイスに入力されるべき入力パターン信号を生成するパターン発生部と、
前記半導体デバイスが電気的に接触され、前記パターン発生部が生成した前記入力パターン信号を前記半導体デバイスに供給し、前記入力パターン信号に基づいて前記半導体デバイスが出力する出力パターン信号を受け取る信号入出力部と、
前記半導体デバイスが出力する前記出力パターン信号を検出する検出部とを備え、
前記信号入出力部が、
前記出力パターン信号が入力され、前記出力パターン信号または前記出力パターン信号を反転した反転出力パターン信号のいずれかを、第１信号として選択する第１選択部と、
前記第１信号を出力する第１ドライバと、
前記出力パターン信号が入力され、前記出力パターン信号または前記反転出力パターン信号のいずれかを、第２信号として選択する第２選択部と、
前記第２信号を出力する第２ドライバとを有し、
前記検出部が、
前記第１信号と、前記第２信号とが入力され、前記第１信号のエッジと、前記第２信号のエッジとに基づいて、前記出力パターン信号のエッジ間の時間を測定する時間測定部を有し、
前記第１ドライバから出力される前記第１信号を、前記時間測定部に伝送する第１ケーブルと、
前記第２ドライバから出力される前記第２信号を、前記時間測定部に伝送する第２ケーブルとを、
を備えることを特徴とする半導体デバイス試験装置。
【請求項８】
前記時間測定部が、前記第１信号の波形の第１エッジと、前記第２信号の波形の、前記第１エッジと同じ方向の第２エッジとに基づいて、前記出力パターン信号のエッジ間の時間を、前記第１エッジと前記第２エッジとの時間間隔から測定することを特徴とする請求項７記載の半導体デバイス試験装置。
【請求項９】
前記第１選択部に、前記出力パターン信号または前記反転出力パターン信号のいずれかを選択するための第１制御信号が入力され、
前記第２選択部に、前記出力パターン信号または前記反転出力パターン信号のいずれかを選択するための第２制御信号が入力されることを特徴とする請求項８記載の半導体デバイス試験装置。
【請求項１０】
前記信号入出力部が、前記半導体デバイスの第１電極から出力される前記出力パターン信号である第１出力パターン信号のエッジ間の時間を測定する場合に、前記第１出力パターン信号を、前記第１選択部および前記第２選択部に供給し、前記第１出力パターン信号と、前記半導体デバイスの第２電極から出力される前記出力パターンである第２出力パターン信号とのエッジ間の時間を測定する場合に、前記第１出力パターン信号を前記第１選択部に供給し、前記第２出力パターン信号を前記第２選択部に供給するように信号経路を切り替える切替部をさらに有することを特徴とする請求項８記載の半導体デバイス試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、時間測定装置および半導体デバイス試験装置に関する。特に本発明は、精度よく信号波形のエッジ間の時間間隔を測定する時間測定装置に関する。
【０００２】
【従来の技術】
図１は、従来の時間測定装置１０を示す。時間測定装置１０は、信号出力部２０と、検出部４０と、信号出力部２０と検出部４０とを電気的に接続する第１ケーブル１２および第２ケーブル１４とを備える。
【０００３】
信号出力部２０は、半導体デバイス３０から信号の入出力を行う入出力ピンの１つである第１ピン３２から出力された第１出力パターン信号の波形を整形する第１波形整形部２２と、第１出力パターン信号を出力する第１ドライバ２６と、半導体デバイス３０から信号の入出力を行う入出力ピンの１つである第２ピン３４から出力された第２出力パターン信号の波形を整形する第２波形整形部２４と、第２出力パターン信号を出力する第２ドライバ２８とを有する。
【０００４】
検出部４０は、第１出力パターン信号のエッジ間の時間を測定する１信号測定と、第１出力パターン信号および第２出力パターン信号の波形のエッジ間の時間を測定する２信号測定とを切り替える切替部４８と、第１出力パターン信号が入力され、第１出力パターン信号または第１出力パターン信号を反転した第１反転出力パターン信号のいずれかを、第１信号として選択する第１選択部４２と、１信号測定をする場合に、第１出力パターン信号が入力され、第１出力パターン信号または第１反転出力パターン信号のいずれかを、第２信号として選択する第２選択部４４と、第１信号および第２信号が入力され、第１信号のエッジおよび第２信号のエッジに基づいて、第１出力パターン信号のエッジ間の時間を測定する時間測定部４６とを有する。
【０００５】
図２は、従来の時間測定装置１０で測定される出力パターン信号の波形図を示す。図２（ａ）は、半導体デバイス３０から出力される第１出力パターン信号の波形を示す。第１出力パターン信号は、時間ｔの正パルス幅を有する。第１波形整形部２２が、第１出力パターン信号の波形を整形し、第１ドライバ２６が、第１出力パターン信号を、第１ケーブル１２に出力する。
【０００６】
第１ケーブル１２を通過した、第１出力パターン信号の波形は、図２（ｂ）に示すように、エッジの立ち上がりおよび立ち下がりに遅れを生じる。これは、第１ケーブル１２が、浮遊容量を有するためである。
【０００７】
第１ケーブルを通過した第１出力パターン信号は、第１選択部４２および第２選択部４４に供給される。第１選択部４２および第２選択部４４は、排他的ＯＲ論理回路であって、第１選択部４２は、Ｌ論理を示す制御信号と第１出力パターン信号とを入力とし、第２選択部４４は、Ｈ論理を示す制御信号と第１出力パターン信号とを入力とする。
【０００８】
第１選択部４２および第２選択部４４は、入力される信号が、Ｈ論理を示すかＬ論理を示すかを、設定した閾値電圧により判断する。閾値電圧は、Ｈ論理を示す最大電圧と、Ｌ論理を示す最小電圧との差分である電圧の５０％値に設定される。図２（ｂ）に示す点線Ｂは、閾値電圧を示す。
【０００９】
第１選択部４２は、第１出力パターン信号が示す電圧が、点線Ｂに示される閾値電圧より高くなったときに、第１出力パターン信号をＨ論理と認識し、図２（ｃ）に示すように、第１信号としてＨ論理を出力する。そのため、第１選択部４２から出力される第１信号の波形のエッジの立ち上がりは、第１出力パターン信号と比較して、ｔ１の遅れを生じる。
【００１０】
第２選択部４４は、第１出力パターン信号が示す電圧が、点線Ｂに示される閾値電圧より低くなったときに、第１出力パターン信号をＬ論理と認識し、図２（ｄ）に示すように、第２信号としてＨ論理を出力する。そのため、第２選択部４４から出力される第２信号の波形のエッジの立ち上がりは、第１出力パターン信号と比較して、ｔ２の遅れを生じる。
【００１１】
時間測定部４６は、第１信号および第２信号を受け取り、第１信号および第２信号の立ち上がりのエッジに基づいて、第１出力パターン信号の正パルス幅の時間間隔を測定する。そのため、測定された第１出力パターン信号の正パルス幅の時間間隔は、時間ｔ’となる。
【００１２】
【発明が解決しようとする課題】
従来の時間測定装置１０は、第１出力パターン信号の正パルス幅を、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジに基づいて測定している。しかしながら、第１ケーブル１２を通過した第１出力パターン信号は、図２（ｂ）に示すように、波形に鈍りを生じる。また、出力パターン信号が、Ｌ論理からＨ論理に立ち上がる波形と、Ｈ論理からＬ論理に立ち下がる波形とは、波形の鈍りが大きく異なる。そのため、波形の立ち上がりエッジが閾値電圧である点線Ｂに到達するまでの時間ｔ１と、波形の立ち下がりエッジが閾値電圧である点線Ｂに到達するまでの時間ｔ２とは一致しない。そのため、時間測定部４６において測定される第１出力パターン信号の正パルス幅の時間はｔ’となる。結果として、従来の時間測定装置１０では、第１出力パターン信号の正パルス幅の時間間隔の測定に誤差を生じる。
【００１３】
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）において、出力される信号の周波数が、例えば、１６６ＭＨｚである場合には、当該信号のパルス幅の時間は３ｎｓである。しかしながら、従来の時間測定装置１０を利用して、当該パルス幅の時間を測定すると、当該パルス幅の時間は２．８ｎｓと測定され、測定誤差は７％にもなり、精度のよい測定値を得るのは非常に困難である。さらに、現在、開発が盛んに行われている、周波数が４００ＭＨｚといった次世代のＤＲＡＭから出力される信号のパルス幅を、従来の時間測定装置１０を用いて、精度よく測定するのは、非常に困難である。
【００１４】
また、半導体デバイス試験装置において、測定される半導体デバイスが載置されるテストヘッドと、半導体試験装置本体とは、同軸ケーブルで電気的に接続される。近年の測定の高速化および複雑化に伴い、半導体デバイス試験装置本体は、大型化を余儀なくされ、その結果、測定される半導体デバイスが載置されるテストヘッドと、半導体デバイス試験装置本体との距離は、広がる傾向にある。そのため、当該同軸ケーブルの距離も長くなる傾向にあり、同軸ケーブルを用いた長距離伝送により、伝送する信号の波形が劣化し、測定に影響を与えるという問題も生じている。
【００１５】
そこで本発明は、上記の課題を解決することのできる時間測定装置および半導体デバイス試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１６】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、半導体デバイスから出力される信号である出力パターン信号のエッジ間の時間を測定する時間測定装置であって、出力パターン信号が入力され、出力パターン信号または出力パターン信号を反転した反転出力パターン信号のいずれかを、第１信号として選択する第１選択部と、第１信号を出力する第１ドライバと、出力パターン信号が入力され、出力パターン信号または反転出力パターン信号のいずれかを、第２信号として選択する第２選択部と、第２信号を出力する第２ドライバと、第１信号と、第２信号とが入力され、第１信号のエッジと、第２信号のエッジとに基づいて、出力パターン信号のエッジ間の時間を測定する時間測定部とを備えることを特徴とする時間測定装置を提供する。
【００１７】
また、、第１ドライバから出力される第１信号を、時間測定部に伝送する第１ケーブルと、第２ドライバから出力される第２信号を、時間測定部に伝送する第２ケーブルとをさらに備えてもよい。
【００１８】
また、時間測定部が、第１信号の波形の第１エッジと、第２信号の波形の、第１エッジと同じ方向の第２エッジとに基づいて、出力パターン信号のエッジ間の時間を、第１エッジと第２エッジとの時間間隔から測定することが好ましく、また、第１選択部に、出力パターン信号または反転出力パターン信号のいずれかを選択するための第１制御信号が入力され、第２選択部に、出力パターン信号または反転出力パターン信号のいずれかを選択するための第２制御信号が入力されることが好ましい。
【００１９】
また、第１選択部が、出力パターン信号と第１制御信号とを入力とする排他的ＯＲ論理回路であって、第２選択部が、出力パターン信号と第２制御信号とを入力とする排他的ＯＲ論理回路であってもよい。
【００２０】
本発明の第２の形態によると、半導体デバイスを試験する半導体デバイス試験装置であって、半導体デバイスに入力されるべき入力パターン信号を生成するパターン発生部と、半導体デバイスが電気的に接触され、パターン発生部が生成した入力パターン信号を半導体デバイスに供給し、入力パターン信号に基づいて半導体デバイスが出力する出力パターン信号を受け取る信号入出力部と、半導体デバイスが出力する出力パターン信号を検出する検出部とを備え、信号入出力部が、出力パターン信号が入力され、出力パターン信号または出力パターン信号を反転した反転出力パターン信号のいずれかを、第１信号として選択する第１選択部と、第１信号を出力する第１ドライバと、出力パターン信号が入力され、出力パターン信号または反転出力パターン信号のいずれかを、第２信号として選択する第２選択部と、第２信号を出力する第２ドライバとを有し、検出部が、第１信号と、第２信号とが入力され、第１信号のエッジと、第２信号のエッジとに基づいて、出力パターン信号のエッジ間の時間を測定する時間測定部を有することを特徴とする半導体デバイス試験装置を提供する。
【００２１】
また、第１ドライバから出力される第１信号を、時間測定部に伝送する第１ケーブルと、第２ドライバから出力される第２信号を、時間測定部に伝送する第２ケーブルとをさらに有してもよい。
【００２２】
また、時間測定部が、第１信号の波形の第１エッジと、第２信号の波形の、第１エッジと同じ方向の第２エッジとに基づいて、出力パターン信号のエッジ間の時間を、第１エッジと第２エッジとの時間間隔から測定することが好ましく、また、第１選択部に、出力パターン信号または反転出力パターン信号のいずれかを選択するための第１制御信号が入力され、第２選択部に、出力パターン信号または反転出力パターン信号のいずれかを選択するための第２制御信号が入力されるのが好ましい。
【００２３】
また、信号入出力部が、半導体デバイスの第１電極から出力される出力パターン信号である第１出力パターン信号のエッジ間の時間を測定する場合に、第１出力パターン信号を、第１選択部および第２選択部に供給し、第１出力パターン信号と、半導体デバイスの第２電極から出力される出力パターンである第２出力パターン信号とのエッジ間の時間を測定する場合に、第１出力パターン信号を第１選択部に供給し、第２出力パターン信号を第２選択部に供給するように信号経路を切り替える切替部をさらに有してもよい。
【００２４】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００２５】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２６】
図３は、本発明の一実施形態に係る半導体デバイス試験装置２００の構成を示す。半導体デバイス試験装置２００は、試験装置本体２１０と、半導体デバイス１５０が電気的に接触し、通常、テストヘッドと称される信号入出力部２２０と、試験装置本体２１０と信号入出力部２２０とを電気的に接続するケーブル１４０とを備える。試験装置本体２１０は、所望のパターンを有する信号を発生するパターン発生部２１２と、信号の波形を整形する波形整形部２１４と、信号波形の時間間隔の測定などの検出を行う検出部２１６とを有する。信号入出力部２２０は、半導体デバイス１５０への信号の入力を行う信号入力部２２２と、半導体デバイス１５０から出力された信号を試験装置本体２１０へ出力する信号出力部１１０とを有する。
【００２７】
次に、本発明による半導体デバイス試験装置２００の動作について説明する。まず、パターン発生部２１２が、半導体デバイス１５０に入力されるべき入力パターン信号を、半導体デバイス１５０の入力特性に応じて生成し、波形整形部２１４に供給する。波形整形部２１４は、入力パターン信号の波形を整形し、ケーブル１４０ｃおよび／またはケーブル１４０ｄを介して、信号入出力部２２０に含まれる信号入力部２２２へ供給する。
【００２８】
半導体デバイス１５０は、信号入力部２２２を介して入力パターン信号を受け取り、受け取った入力パターン信号に基づいて、出力パターン信号を出力する。例えば、半導体デバイス１５０がメモリデバイスであれば、入力パターン信号に基づいて半導体デバイス１５０に格納されたデータが出力パターン信号として出力され、半導体デバイス１５０が演算装置であれば、入力パターン信号に基づいて演算された演算結果が出力パターン信号として出力される。
【００２９】
信号出力部１１０は、出力パターン信号を調整し、ケーブル１４０ａおよび／またはケーブル１４０ｂを介して検出部２１６に出力する。具体的には、信号出力部１１０は、１つの出力パターン信号に含まれる波形のエッジ間の時間を測定する１信号測定モードにおいて、出力パターン信号または出力パターン信号の波形を反転した信号である反転出力パターン信号のいずれかを第１信号として出力し、また、出力パターン信号または反転出力パターン信号のいずれかを第２信号として出力する。また、出力パターン信号である第１出力パターン信号および第２出力パターン信号に含まれる波形のエッジ間の時間を測定する２信号測定モードにおいて、第１出力パターン信号または第１出力パターン信号の波形を反転した信号である反転第１出力パターン信号を第１信号として出力し、また、第２出力パターン信号または第２出力パターン信号の波形を反転した信号である反転第２出力パターン信号を第２信号として出力する。信号出力部１１０は、１信号測定モードと、２信号測定モードとにおいて、出力パターン信号が供給される信号経路を切り替える切替部を有してもよい。
【００３０】
検出部２１６は、出力パターン信号を検出する。検出部２１６は、例えば、出力パターン信号の波形のエッジの時間間隔などの測定を行う。本実施例において、検出部２１６は、信号出力部１１０が出力する第１信号および第２信号を、ケーブル１４０を介して受け取る。そして、１信号測定である場合に、検出部２１６は、第１信号の波形のエッジと、第２信号の波形のエッジとに基づいて、出力パターン信号の波形のエッジ間の時間を測定する。
【００３１】
図４は、本発明の一実施形態である時間測定装置１００の構成を示す。本発明による時間測定装置１００は、半導体デバイス１５０から出力される出力パターン信号を受け取る信号出力部１１０と、検出部２１６（図３参照）に含まれ、出力パターン信号のエッジ間の時間を測定する時間測定部１３０と、信号出力部１１０と時間測定部１３０とを電気的に接続するケーブル１４０とを備える。
【００３２】
信号出力部１１０は、半導体デバイス１５０から出力された出力パターン信号の波形を整形する第１波形整形部１１２および第２波形整形部１１４と、出力パターン信号が入力され、出力パターン信号または出力パターン信号を反転した反転出力パターン信号のいずれかを、第１信号として選択する第１選択部１１６と、第１信号を出力する第１ドライバ１２０と、出力パターン信号が入力され、出力パターン信号または出力パターン信号を反転した反転出力パターン信号のいずれかを、第２信号として選択する第２選択部１１８と、第２信号を出力する第２ドライバ１２２と、出力パターン信号が供給される信号経路を切り替える切替部１６０とを有する。
【００３３】
第１波形整形部１１２および第２波形整形部１１４は、コンパレータを使用した回路装置であって、出力パターン信号と、各コンパレータの閾値電圧を設定する信号とを入力とする。第１波形整形部１１２および第２波形整形部１１４は、出力パターン信号と、当該閾値電圧とを比較し、その結果として得られた論理値を出力する。
【００３４】
第１選択部１１６は、出力パターン信号と、出力パターン信号または反転出力パターン信号のいずれかを選択するための制御信号である第１制御信号とを入力とすることが好ましく、第２選択部１１８は、出力パターン信号と、出力パターン信号または反転出力パターン信号のいずれかを選択するための制御信号である第２制御信号とを入力とすることが好ましい。本実施例において、第１選択部１１６は、出力パターン信号と第１制御信号とを入力とする排他的ＯＲ論理回路であり、第２選択部１１８は、出力パターン信号と第２制御信号とを入力とする排他的ＯＲ論理回路である。
【００３５】
図５は、本発明の時間測定装置１００で測定する、出力パターン信号の測定モードの一例を示す。図５（ａ）は、１信号測定をする場合の、各測定モードに対応する、切替部１６０の切り替え方向と、第１選択部１１６に入力される第１制御信号の論理値と、第１信号の波形および測定エッジと、第２選択部１１８に入力される第２制御信号の論理値と、第２信号の波形および測定エッジとを示す。
【００３６】
出力パターン信号が、Ｈ論理を示すときの波形のエッジ間の幅である正パルス幅の時間を測定する場合には、切替部１６０は、端子１６０ａ側に設定され、第１制御信号としてＬ論理が、第１選択部１１６に入力され、第２制御信号としてＨ論理が、第２選択部１１８に入力される。そして、第１信号の波形が、Ｌ論理からＨ論理に立ち上がるときの波形のエッジである立ち上がりエッジと、第１信号の波形の立ち上がりエッジと同じ方向のエッジである、第２信号の立ち上がりエッジとを検出することにより、出力パターン信号の正パルス幅の時間を測定する。
【００３７】
出力パターン信号が、Ｌ論理を示すときの波形のエッジ間の幅である負パルス幅の時間を測定する場合には、切替部１６０は、端子１６０ｂ側に設定され、第１制御信号としてＨ論理が、第１選択部１１６に入力され、第２制御信号としてＬ論理が、第２選択部１１８に入力される。そして、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとを検出することにより、出力パターン信号の負パルス幅を測定する。
【００３８】
出力パターン信号の、正パルス周期を測定する場合には、切替部１６０は、１６０ａ側に設定され、第１制御信号としてＬ論理が、第１選択部１１６に入力され、第２制御信号としてＬ論理が、第２選択部１１８に入力される。そして、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとを検出することにより、出力パターン信号の正パルス周期を測定する。
【００３９】
出力パターン信号の、負パルス周期を測定する場合には、切替部１６０は、１６０ａ側に設定され、第１制御信号としてＨ論理が、第１選択部１１６に入力され、第２制御信号としてＨ論理が、第２選択部１１８に入力される。そして、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとを検出することにより、出力パターン信号の負パルス周期を測定する。
【００４０】
図５（ｂ）は、２信号測定をする場合の、各測定モードに対応する、切替部１６０の切り替え方向と、第１選択部１１６に入力される第１制御信号の論理値と、第１信号の波形および測定エッジと、第２選択部１１８に入力される第２制御信号の論理値と、第２信号の波形および測定エッジとを示す。
【００４１】
第１出力パターン信号の立ち上がりエッジと、第２出力パターン信号の立ち上がりエッジとの時間間隔を測定する場合には、切替部１６０は、１６０ｂ側に設定され、第１制御信号としてＬ論理が、第１選択部１１６に入力され、第２制御信号としてＬ論理が、第２選択部１１８に入力される。そして、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとを検出することにより、第１出力パターン信号の立ち上がりエッジと、第２出力パターン信号の立ち上がりエッジとの時間間隔を測定する。
【００４２】
第１出力パターン信号の立ち上がりエッジと、第２出力パターン信号の立ち下がりエッジとの時間間隔を測定する場合には、切替部１６０は、１６０ｂ側に設定され、第１制御信号としてＬ論理が、第１選択部１１６に入力され、第２制御信号としてＨ論理が、第２選択部１１８に入力される。そして、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとを検出することにより、第１出力パターン信号の立ち上がりエッジと、第２出力パターン信号の立ち下がりエッジとの時間間隔を測定する。
【００４３】
第１出力パターン信号の立ち下がりエッジと、第２出力パターン信号の立ち上がりエッジとの時間間隔を測定する場合には、切替部１６０は、１６０ｂ側に設定され、第１制御信号としてＨ論理が、第１選択部１１６に入力され、第２制御信号としてＬ論理が、第２選択部１１８に入力される。そして、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとを検出することにより、第１出力パターン信号の立ち下がりエッジと、第２出力パターン信号の立ち上がりエッジとの時間間隔を測定する。
【００４４】
第１出力パターン信号の立ち下がりエッジと、第２出力パターン信号の立ち下がりエッジとの時間間隔を測定する場合には、切替部１６０は、１６０ｂ側に設定され、第１制御信号としてＨ論理が、第１選択部１１６に入力され、第２制御信号としてＨ論理が、第２選択部１１８に入力される。そして、第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとを検出することにより、第１出力パターン信号の立ち下がりエッジと、第２出力パターン信号の立ち下がりエッジとの時間間隔を測定する。
【００４５】
図６は、本発明の時間測定装置１００で測定される出力パターン信号の波形図を示す。図６において、信号が、点線Ａよりも上の状態にある場合は、当該信号がＨ論理を示すことを意味し、また、点線Ａよりも下の状態にある場合は、当該信号がＬ論理を示すことを意味する。ここで、点線Ａは、最大電圧および最小電圧の差分の５０％値に設定されるのが好ましい。図４、図５および図６を参照して、出力パターン信号が、Ｈ論理を示すときの波形のエッジ間の幅である正パルス幅の時間を測定するときの、時間測定装置１００の動作について説明する。まず、切替部１６０が、切替部１６０ａ側に設定される。次いで、Ｌ論理を示す信号が、第１制御信号として、第１選択部１１６に入力され、Ｈ論理を示す信号が、第２制御信号として、第２選択部１１８に入力される。
【００４６】
図６（ａ）は、半導体デバイス１５０の第１ピン１５２から出力される出力パターン信号の波形を示す。出力パターン信号は、時間τの正パルス幅を有する。出力パターン信号は、第１波形整形部１１２および第２波形整形部１１４に供給される。第１波形整形部１１２および第２波形整形部１１４は、出力パターン信号の波形を整形し、出力する。
【００４７】
続いて、排他的ＯＲ論理回路である第１選択部１１６は、第１整形部１１２から出力された出力パターン信号を受け取る。本実施例において、第１選択部１１６は、第１制御信号としてＬ論理を入力とするため、出力パターン信号を反転しない非反転出力パターン信号を出力する。従って、第１選択部１１６は、図６（ｂ）に示すように、出力パターン信号が示す波形と、実質的に同じ波形を有する信号を選択し、第１信号として出力する。
【００４８】
排他的ＯＲ論理回路である第２選択部１１８は、第２整形部１１４から出力された出力パターン信号を受け取る。第２選択部１１８は、第２制御信号としてＨ論理を入力とするため、出力パターン信号を反転する反転出力パターン信号を出力する。従って、第２選択部１１８は、図６（ｃ）に示すように、出力パターン信号が示す波形を、実質的に反転した波形を有する信号を選択し、第２信号として出力する。
【００４９】
続いて、第１ドライバ１２０が、第１信号を受け取り、当該第１信号をケーブル１４０ａへ出力する。ケーブル１４０ａを通過した第１信号は、図６（ｄ）に示すような波形を有する。また、第２ドライバ１２２は、第２信号を受け取り、当該第２信号をケーブル１４０ｂへ出力する。ケーブル１４０ｂを通過した第２信号は、図６（ｅ）に示すような波形を有する。
【００５０】
続いて、検出部２１６（図３参照）に含まれる時間測定部１３０が、第１信号および第２信号を受け取り、第１信号のエッジと、第２信号のエッジとに基づいて、出力パターン信号のエッジ間の時間を測定する。時間測定部１３０は、入力される信号が示す電圧が、設定されている閾値電圧より高い場合には、当該信号がＨ論理であると認識し、閾値電圧より低い場合には、当該信号がＬ論理であると認識する。本実施例において、時間測定部１３０は、図６（ｄ）および図６（ｅ）の点線Ａに示すように、閾値電圧が、Ｈ論理を示す最大電圧と、Ｌ論理を示す最小電圧との間の中間電圧に設定される。従って、時間測定部１３０は、第１信号および第２信号が示す電圧が、点線Ａより高くなったときに、Ｈ論理であると認識し、また、点線Ａより低くなったときに、Ｌ論理であると認識する。
【００５１】
本実施例において、時間測定部１３０は、第１信号および第２信号の波形が、Ｌ論理からＨ論理に立ち上がるときの波形のエッジである立ち上がりエッジに基づいて、出力パターン信号のエッジ間の時間測定を行う。別の実施例においては、時間測定部１３０は、第１信号および第２信号の立ち下がりエッジに基づいて、出力パターン信号のエッジ間の時間測定を行う。以上のように、時間測定部１３０は、第１信号および第２信号の同じ方向のエッジを利用して、出力パターン信号のエッジ間の時間測定を行うのが望ましい。これは、第１ドライバ１２０および第２ドライバ１２２は、ロジック素子であり、内部インピーダンスを有し、Ｈ論理を出力するときの内部インピーダンスと、Ｌ論理を出力するときの内部インピーダンスとが異なるためである。
【００５２】
時間測定部１３０は、図６（ｄ）に示すように、第１信号の立ち上がりエッジが、点線Ａを越えたときに、第１信号がＨ論理であると認識する。そのため、出力パターン信号がＨ論理を示す時間と比較して、時間測定部１３０が、第１信号を、Ｈ論理であると認識するまでの時間差は、時間τ１である。また、時間測定部１３０は、図６（ｅ）に示すように、第２信号の立ち上がりエッジが、点線Ａを越えたときに、第２信号がＨ論理であると認識する。そのため、出力パターン信号がＬ論理を示す時間と比較して、時間測定部１３０が、第２信号を、Ｈ論理であると認識するまでの時間差は、時間τ２である。
【００５３】
本発明による時間測定装置１００は、出力パターン信号が、ケーブル１４０を通過する前に、第１信号および第２信号を生成することができるため、時間測定部１３０に入力される第１信号の立ち上がりエッジと、第２信号の立ち上がりエッジとは、実質的に同じ立ち上がり波形を示す。そのため、時間測定部１３０が、第１信号を、第１信号がＬ論理を示す状態から立ち上がり始めて、Ｈ論理と認識するまでの時間τ１と、第２信号を、第２信号がＬ論理を示す状態から立ち上がり始めて、Ｈ論理と認識するまでの時間τ２とは、実質的に同じ時間である。その結果、時間τと時間τ’とは、実質的に同じ時間を示すこととなり、時間測定部１３０は、図６（ｄ）および図６（ｅ）に示される波形に基づいて、時間τ’を測定することにより、図６（ａ）に示す、半導体デバイス１５０から出力されたときの出力パターン信号の正パルス幅の時間である時間τを、精度よく測定することができる。
【００５４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５５】
【発明の効果】
上記説明から明らかなように、本発明によれば、信号の波形のエッジ間の時間を精度よく測定することができる。
【図面の簡単な説明】
【図１】従来の時間測定装置１０を示す。
【図２】従来の時間測定装置１０で測定される出力パターン信号の波形図を示す。
【図３】本発明の一実施形態に係る半導体デバイス試験装置２００の構成を示す。
【図４】本発明の一実施形態である時間測定装置１００の構成を示す。
【図５】本発明の時間測定装置１００で測定する、出力パターン信号の測定モードの一例を示す。
【図６】本発明の時間測定装置１００で測定される出力パターン信号の波形図を示す。
【符号の説明】
１０・・時間測定装置、１２・・第１ケーブル、１４・・第２ケーブル、２０・・信号出力部、２２・・第１波形整形部、２４・・第２波形整形部、２６・・第１ドライバ、２８・・第２ドライバ、３０・・半導体デバイス、３２・・第１ピン、３４・・第２ピン、４０・・検出部、４２・・第１選択部、４４・・第２選択部、４６・・時間測定部、４８・・切替部、１００・・時間測定装置、１１０・・信号出力部、１１２・・第１波形整形部、１１４・・第２波形整形部、１１６・・第１選択部、１１８・・第２選択部、１２０・・第１ドライバ、１２２・・第２ドライバ、１３０・・時間測定部、１４０・・ケーブル、１５０・・半導体デバイス、１５２・・第１ピン、１５４・・第２ピン、１６０・・切替部、２００・・半導体デバイス試験装置、２１０・・試験装置本体、２１２・・パターン発生部、２１４・・波形整形部、２１６・・検出部、２２０・・信号入出力部、２２２・・信号入力部
【図１】
0004532669.tif 000002
【図２】
0004532669.tif 000003
【図３】
0004532669.tif 000004
【図４】
0004532669.tif 000005
【図５】
0004532669.tif 000006
【図６】
0004532669.tif 000007