(57)【特許請求の範囲】
【請求項１】
基板上にヒューズとして利用される下部配線を形成する段階と、
前記下部配線を含む基板上に絶縁膜を形成する段階と、
前記下部配線でヒューズ断線時にレーザターゲットスポットになる部分を一部露出させるホール、及び前記下部配線と前記絶縁膜上に形成される上部配線との電気的接続のためのビアホールが形成さるべく前記絶縁膜をエッチングする段階と、
前記ホール及びビアホールが形成された絶縁膜上に上部配線をなす導電物質層を蒸着すると同時に、前記ホールとビアホールとを前記導電物質層で充填する段階と、
前記導電物質層をパターニングして前記ビアホールを充填する導電物質層により前記下部配線と接続される上部配線を前記レーザターゲットスポット以外の部分に形成すると同時に、断線容積を減らすことによりヒューズ断線時に短時間に少量のエネルギーでレーザを照射しても前記下部配線が断線され、断線される下部配線周辺部に加えられる損傷を最小化できるように、前記ホールを充填する導電物質層及びその下部の下部配線もエッチングし、前記レーザターゲットスポットになる部分にグルーブを形成する段階とを備えることを特徴とする半導体素子のヒューズ形成法。
【請求項２】
前記下部配線を形成する段階前に、前記基板上に層間絶縁膜を形成する段階をさらに備えることを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【請求項３】
前記層間絶縁膜として、ＢＰＳＧ、ＰＳＧ、ＳＯＧ、ＴＥＯＳ、ＵＳＧ膜及びそれらの組合わせよりなる一群から選択されたいずれか一つを形成することを特徴とする請求項２に記載の半導体素子のヒューズ形成法。
【請求項４】
前記絶縁膜として、ＢＰＳＧ、ＰＳＧ、ＳＯＧ、ＴＥＯＳ、ＵＳＧ膜及びそれらの組合わせよりなる一群から選択されたいずれか一つを形成することを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【請求項５】
前記絶縁膜をエッチングする段階は、前記下部配線のピッチと構造及びレイアウトを考慮し、形成されるホール及びビアホールの形と数及びレイアウトを決定した後で行うことを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【請求項６】
前記下部配線及び導電物質層として金属を形成することを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【請求項７】
前記金属はタングステン、アルミニウムまたは銅であることを特徴とする請求項６に記載の半導体素子のヒューズ形成法。
【請求項８】
前記金属は化学的気相蒸着や物理的気相蒸着により形成することを特徴とする請求項６に記載の半導体素子のヒューズ形成法。
【請求項９】
前記グルーブの深さは必要により調節して形成することを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【請求項１０】
前記グルーブは前記下部配線を貫通するように形成することを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【請求項１１】
前記上部配線を含んだ基板全面にパッシベーション膜を形成する段階をさらに備えることを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【請求項１２】
前記パッシベーション膜は耐湿性が良いシリコン窒化膜、シリコン酸化膜またはそれらの複合膜よりなることを特徴とする請求項１１に記載の半導体素子のヒューズ形成法。
【請求項１３】
前記半導体素子は多層金属配線を有するＤＲＡＭ素子であり、前記下部配線及び上部配線は前記半導体素子の多層金属配線であることを特徴とする請求項１に記載の半導体素子のヒューズ形成法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子のヒューズ及びその形成法に係り、特に選択されたヒューズを断線するためにレーザを照射する時に隣接ヒューズの損傷がないだけではなく、より高い断線成功率及び稠密なピッチのヒューズ構造を得るためのヒューズ及びその形成法に関する。
【０００２】
【従来の技術】
半導体メモリ素子のメモリ容量は継続的に増加することが要求されているのであるが、メモリ容量の増加は個別的な構成要素を小さくすることにより達成されうる。ところで、構成要素が小さくなって単位面積当たりの構成要素密度が高くなるにつれ、欠陥ある構成要素比率も高くなるという弊害がある。欠陥ある構成要素を含むチップは不良品として処理されて収率を低下させる。
【０００３】
かかる問題を解決するために、スペア回路または余分の回路がチップ内に形成され、スペア構成要素が欠陥ある構成要素に替わる。このように欠陥で動作しない回路を余分の回路に替える工程をリペア工程という。そして、一部回路の特性を応用に合うように変更するトリミング工程が行われもする。
【０００４】
かかるリペアやトリミング工程は所定の配線の一部にレーザを照射して断線させることにより行われる。このようにレーザの照射により断線される配線をヒューズという。そして、かかるヒューズが密集した地域をここではヒューズ部という。断線されたヒューズは電流を遮断するので、高い電導性状態から低い電導性（例えば、非電導性）状態に転換される。
【０００５】
図１は複数のヒューズ２，４，６，８を有するヒューズ部１０を図示する。複数のヒューズ２，４，６，８は本来の非断線状態、すなわち電導性状態にある。
【０００６】
図２を参照すれば、ヒューズ４を介して流れる電流を遮断するためにレーザを照射してヒューズ４を断線する。断線されるヒューズ４とこれに隣接するヒューズ２，６とは与えられたレーザ波長とスポット径とにより非常に近接した位置になる。これにより、ヒューズ断線工程中に隣接したヒューズは不用意に断線あるいは切断されて半導体素子に欠陥が生じたり、隣接領域とのリンクなどが生じたり、少なくとも隣接するヒューズに深刻な物理的損傷を引き起こす可能性がある。また、レーザエネルギーによるストレスによる亀裂１１がヒューズ４から発展して隣接するヒューズに損傷を引き起こしうる。
【０００７】
これにより、ヒューズ断線時に隣接するヒューズに影響を及ぼさないようにヒューズを保護するための多数の方法が発展してきた。初期には断線時に発生する行き過ぎた亀裂及び隣接回路素子または他のヒューズに対する損傷を防止するために、ヒューズ間の距離を十分に保持することによりかかる問題を解決した。しかし、半導体素子がだんだんと高集積化されるにつれて配線間の稠密なピッチが要求され、ピッチの距離を狭めるためにヒューズ間に亀裂遮断構造物を添加したり、あるいはヒューズパターンを多様に形成して一層高い信頼性を有するヒューズ部を形成しようとした。例えば、特開平10-189740は層間膜や配線の膜厚が厚くなっても,プロセスが簡単で安定したヒューズブローを得る方法を提供する。
【０００８】
図３は複数のヒューズ１２，１４，１６より構成されたヒューズ部２０を示す。ヒューズ部２０内のヒューズ間には付加構造物２３，２５が配される。付加構造物２３，２５は典型的にタングステンやモリブデンのようなバリア材料より構成され、ヒューズ１４がレーザにより断線される時に亀裂停止部として作用する。従って、亀裂２１はヒューズ１４から発展して付加構造物２３，２５で阻止される。
【０００９】
しかし、かかる方法はピッチの間隔をある程度狭めはするが、基本的に亀裂遮断構造物の添加によるピッチ間隔の広がりでかえってチップ面積を広める問題点を有している。そして、ヒューズ間に導入された亀裂遮断構造物は稠密なピッチでは作用しない。その理由は、亀裂遮断構造物自体がレーザにより熔融されて隣接したヒューズまたはその次の回路素子に損傷を起こすためである。
【００１０】
ＤＲＡＭの場合、総じてビットラインまたはワードラインがヒューズとして使われ、メモリ素子ではない他の半導体素子では他の配線がヒューズとして使われもする。近来にはＤＲＡＭにて金属配線をヒューズとして使いもする。このように金属配線をヒューズに使用する場合、金属配線の厚さと幅とがビットラインまたはワードラインの場合より相対的により一層広くなるので、前述の問題が一層深刻である。
【００１１】
【発明が解決しようとする課題】
本発明がなそうとする技術的課題は、選択されたヒューズを断線するためにレーザを照射する時に隣接ヒューズの損傷がないだけではなく、さらに稠密なピッチのヒューズを得るための半導体素子のヒューズ及びその形成法を提供することである。
【００１２】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明による半導体素子のヒューズ形成法は次の通りなされる。まず、基板上にヒューズとして利用される下部配線を形成した後、前記下部配線を含む基板上に絶縁膜を形成する。前記絶縁膜をエッチングし、前記下部配線でヒューズ断線時にレーザターゲットスポットになる部分を一部露出させるホール、及び前記下部配線と前記絶縁膜上に形成される上部配線との電気的接続のためのビアホールを形成する。前記ホール及びビアホールが形成された絶縁膜上に上部配線をなす導電物質層を蒸着すると同時に、前記ホールとビアホールとを前記導電物質層で充填する。前記導電物質層をパターニングして前記ビアホールを充填する導電物質層により前記下部配線と接続される上部配線を前記レーザターゲットスポット以外の部分に形成する。これと同時に、前記ホールを充填する導電物質層及びその下部の下部配線もエッチングし、前記レーザターゲットスポットになる部分にグルーブを形成する。グルーブが形成されればヒューズ断線時に下部配線の断線容積、すなわちレーザが照射される部分が顕著に減るので、ヒューズ断線時に短時間に少量のエネルギーでレーザを照射しても下部配線が成功的に断線され、断線される下部配線周辺部に加えられる損傷を最小化できる。
【００１３】
従って、本発明によれば断線成功率を高められる。断線されるヒューズに隣接したヒューズに過度なストレスが加えられることが防止されるので隣接ヒューズの損傷がないだけではなく、ヒューズを所定ピッチ以下にパッキングできるようになるので、ヒューズ密度（単位面積当たりのヒューズ数）を高められる。
【００１４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明の実施例はさまざまな他の形態に変形でき、本発明の範囲が後述する実施例に限定されると解釈されてはならない。以下、ある膜が他の膜の上部に存在すると説明される時、それは他の膜上にすぐに存在することもあり、その間に第３の膜が介在されることもある。
【００１５】
図４Ａ、図５Ａ、図６Ａ及び図７Ａは本発明の第１実施例により半導体素子のヒューズを形成する過程を示した平面図であり、図４Ｂ、図５Ｂ、図６Ｂ及び図７Ｂはそれぞれ図４Ａ、図５Ａ、図６Ａ及び図７Ａにてｂ−ｂ’に沿って切り取った断面図である。
【００１６】
図４Ａと図４Ｂとを参照すれば、基板１００上に層間絶縁膜１１０を形成し、基板１００とその上部に形成される構造物を絶縁させる。層間絶縁膜１１０として、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜及びそれらの組合わせよりなる一群から選択されたいずれか一つを形成できる。もちろんシリコン窒化物のような絶縁物を蒸着して形成することもできる。
【００１７】
層間絶縁膜１１０上にヒューズとして利用される下部配線１１２，１１４，１１６を形成する。例えば、層間絶縁膜１１０全面に金属、例えばタングステン、アルミニウムまたは銅を蒸着する。この時、金属の蒸着は化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）や物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）によりなされうる。次に、蒸着された金属を写真エッチング法によりパターニングし、図４Ａに示されたようにラインタイプの下部配線１１２，１１４，１１６を形成する。かように金属を利用する場合には、金属層下部に障壁金属層を含むこともできる。もちろん、ヒューズとして利用される下部配線１１２，１１４，１１６は設計意図により、ラインタイプではない多様な形態のパターンで具現されうる。
【００１８】
図５Ａと図５Ｂとを参照すれば、下部配線１１２，１１４，１１６を含む基板１００上に絶縁膜１２０を形成する。絶縁膜１２０も層間絶縁膜１１０と同様に、ＢＰＳＧ、ＰＳＧ、ＳＯＧ、ＴＥＯＳ、ＵＳＧ膜及びそれらの組合わせよりなる一群から選択されたいずれか一つを利用して形成できる。もちろん、シリコン窒化物のような絶縁物を蒸着して形成することもできる。必要ならば、かかる膜質を形成した後で平坦化段階を行うこともできる。例えば、ＣＶＤを行うこともできる。図面にて、層間絶縁膜及び絶縁膜１１０，１２０は便宜上それぞれ一つの膜として示されたが、実際にはさまざまな層の絶縁膜質が積層された膜よりなりうる。かかる事項は後述される本発明の他の実施例にもそのまま適用される。
【００１９】
次に、絶縁膜１２０をエッチングし、下部配線１１２，１１４，１１６にてヒューズの断線工程中にレーザがヒューズを衝撃するターゲットスポットのポイントを中心にホール１２２，１２４，１２６を形成する。そして、絶縁膜１２０上に後続して形成される上部配線と下部配線１１２，１１４，１１６との電気的接続のためのビアホール１２８も形成する。ホール１２２，１２４，１２６及びビアホール１２８の形と数及びレイアウトは下部配線１１２，１１４，１１６のピッチと構造及びレイアウトを考慮して決定する。本実施例ではホール１２２，１２４，１２６及びビアホール１２８が円柱形の場合を例に取る。
【００２０】
次に、図６Ａと図６Ｂとを参照すれば、ホール１２２，１２４，１２６及びビアホール１２８が形成された絶縁膜１２０上に上部配線をなす導電物質層１３０を蒸着する。これと同時に、ホール１２２，１２４，１２６及びビアホール１２８も導電物質層１３０で充填する。導電物質層１３０の蒸着はブランケット蒸着によりなされうる。
【００２１】
導電物質層１３０として絶縁膜１２０全面に金属、例えばタングステン、アルミニウムまたは銅を蒸着する。この時、金属の蒸着はＣＶＤやＰＶＤによりなされうる。特に、アルミニウムを蒸着する場合にはリフロー工程をさらに行い、アルミニウムがホール１２２，１２４，１２６及びビアホール１２８を完全に充填することができる。本実施例にて下部配線１１２，１１４，１１６及び導電物質層１３０として使用できるアルミニウムは初期から現在まで配線材料として多用されてきた。また、電導度にすぐれる銅を使用する方法も開発されている。
【００２２】
図７Ａと図７Ｂとを参照すれば、導電物質層１３０をパターニングしてビアホール１２８を充填する導電物質層１３０により下部配線１１６と接続される上部配線１３０ａを前記レーザターゲットスポット以外の部分に形成する。図面に示された通り、他の上部配線１３０ｂも形成され、この上部配線１３０ｂは任意の下部配線と任意の位置で接続されうる。設計意図により、上部配線１３０ａ，１３０ｂはラインタイプではない多様な形態のパターンで具現されうる。ラインタイプではない形態のパターンを、後述する第２実施例で説明する。
【００２３】
かかる上部配線１３０ａ，１３０ｂを形成すると共に、ホール１２２，１２４，１２６を充填する導電物質層１３０及びその下部の下部配線１１２，１１４，１１６もエッチングしてレーザターゲットスポットになる部分にグルーブＧを形成する。グルーブＧはすでに形成されているホール１２２，１２４，１２６の形通りにエッチングされる。図７ＢにはグルーブＧがヒューズ１１２ａ内部に形成されると示されたが、グルーブＧの深さは必要により調節して形成できる。場合により、グルーブはその下部の下部配線を貫通するように形成されもする。グルーブＧが形成されてもグルーブＧ周囲に導電物質が残っているので、下部配線１１２，１１４，１１６の電導性状態は保持される。
【００２４】
上部配線１３０ａ，１３０ｂ及びグルーブＧを形成する過程を敷延して説明すれば、上部配線１３０ａ，１３０ｂ形成のためのフォトレジストパターン（図示せず）を導電物質層１３０上に形成する。従って、上部配線１３０ａ，１３０ｂが形成される領域以外にはフォトレジストが覆われていない。このフォトレジストパターンをエッチングマスクとして導電物質層１３０をエッチングすれば、フォトレジストが覆われていない部分の導電物質層１３０がエッチングされつつ、その下部のホール１２２，１２４，１２６、すなわち上部に配線のないホール１２２，１２４，１２６に充填された導電物質層１３０もエッチングされる。エッチング時間をもう少し延長すれば、その下部の下部配線１１２，１１４，１１６もエッチングされてグルーブＧが形成される。導電物質層１３０をエッチングするためには湿式エッチングを利用することもできるが、高集積化された半導体素子を形成する場合、エッチング程度を一層微細にコントロールできる異方性ドライエッチングを利用する。エッチングガスは塩素、フッ素などを含むガスに酸素、アルゴンなどをエッチング目的により適正割合で混合したものが主に使われ、活性を高めるためにプラズマを形成して使用することもできる。
【００２５】
かかる過程により、レーザターゲットスポット部位にグルーブＧを有するヒューズ１１２ａ，１１４ａ，１１６ａが最終的に形成される。グルーブＧが形成されれば断線容積が減少するので、ヒューズ断線時に短時間に少量のエネルギーでレーザを照射してもヒューズ１１２ａ，１１４ａ，１１６ａが確実に断線され、断線されるヒューズ１１２ａ，１１４ａ，１１６ａ周辺部に加えられる損傷を最小化できる。
【００２６】
図面に示されていないが、後続して上部配線１３０ａ，１３０ｂを含んだ基板１００全面にパッシベーション膜を形成する段階をさらに備えられる。パッシベーション膜を形成する段階はチップ製造の最終工程であり、チップを引っかいたり湿気侵入から防止するために誘電性及び緩衝性コーティングを利用する。パッシベーション膜は耐湿性が良いシリコン窒化膜、シリコン酸化膜またはそれらの複合膜よりなることが望ましい。かかる膜質は後続する組立てまたはパッケージ工程などで下部構造に伝えられる機械的、電気的または化学的な衝撃を吸収して内部の半導体素子を保護する役割を果たす。
【００２７】
本実施例によれば、下部配線にグルーブを形成してヒューズ断線時の断線容積、すなわちレーザが照射される部分が顕著に小さくなったヒューズを形成するので、断線を容易にして短時間に少量のエネルギーでレーザを照射しても断線成功率を高められる。選択されたヒューズを断線するためにレーザを照射する時、断線されるヒューズに隣接したヒューズの損傷を防止できる。従って、ヒューズを所定ピッチ以下にパッキングでき、ヒューズ密度を高められる。
【００２８】
図８は本発明の第２実施例により半導体素子のヒューズを形成する方法を説明する図面である。図７Ａと図７Ｂとを参照してすでに言及した如く、設計意図によっては上部配線はラインタイプではない多様な形態のパターンで具現できる。図８では、上部配線２３０ａがレーザターゲットスポットを除いては絶縁膜２２０全面に形成されたものを例に取る。この時にも上部配線２３０ａをパターニングすると共に、ホール２２２，２２４，２２６を充填する導電物質層もエッチングしてグルーブが形成されたヒューズ２１２ａ，２１４ａ，２１６ａを形成する。
【００２９】
図９は本発明の第３実施例により半導体素子のヒューズを形成する方法を説明する図面であり、多層金属配線構造を採択したＤＲＡＭ素子を例に取って示したものである。図９の左側はセルアレイ領域を示したものであり、右側はヒューズ部を示したものである。本実施例のヒューズはセルアレイ領域と同時に形成される。
【００３０】
まず、基板３１０上に素子分離膜３１２を形成し、トランジスターのゲート電極３１４、ソース／ドレーン領域３１８／３１６を形成した後、第１層間絶縁膜３２０を基板３１０全面に形成する。次に、第１層間絶縁膜３２０をエッチングしてドレーン領域３１６を露出するコンタクトホールを形成した後、導電性物質、例えば不純物がドーピングされた多結晶シリコン、金属シリサイド、または多結晶シリコンと金属シリサイドの積層膜とを蒸着してパターニングし、コンタクトプラグ３２２及びビットライン３２４を形成する。
【００３１】
次に、ビットライン３２４を含む基板３１０全面に第２層間絶縁膜３２６を蒸着する。次に、第２層間絶縁膜３２６をエッチングしてソース領域３１８を露出するコンタクトホールを形成する。このコンタクトホールに不純物がドーピングされた多結晶シリコンのような導電性物質を蒸着してコンタクトプラグ３２８を形成した後、その上部にキャパシタ下部電極３３０を形成する。図面にて下部電極３３０は単純スタック型に示されているが、シリンダ型、フィン型などの多様な形状よりなり、その表面に半球型グレーンが形成されることもある。下部電極３３０全面に誘電膜３３２を形成し、その上に不純物がドーピングされた多結晶シリコンのような導電性物質を蒸着して上部電極層を形成する。次に、上部電極層をパターニングして上部電極３３４を形成する。理解を助けるために、ビットライン３２４と下部電極コンタクト３２８とが断面にて同時に見られるように示されているが、下部電極コンタクト３２８はビットライン３２４とは異なる平面上に存在するものであって互いに出合わない。
【００３２】
次に、上部電極３３４上に第３層間絶縁膜３３６を形成し、下部金属配線３３８，３３８’を形成する。この下部金属配線３３８，３３８’は、例えばタングステン、アルミニウムまたは銅のような金属をＣＶＤやＰＶＤにより第３層間絶縁膜３３６全面に蒸着して望みの配線パターンにパターニングすることにより形成される。下部金属配線３３８’はヒューズとして利用される配線である。
【００３３】
下部金属配線３３８，３３８’を含む基板３１０上に絶縁膜３４０を形成する。層間絶縁膜及び絶縁膜３２０，３２６，３３６，３４０はＢＰＳＧ、ＰＳＧ、ＳＯＧ、ＴＥＯＳ、ＵＳＧ膜及びそれらの組合わせよりなる一群から選択されたいずれか一つを利用して形成できる。次に、絶縁膜３４０をエッチングし、下部金属配線３３８’にてヒューズの断線工程中にレーザがヒューズを衝撃するターゲットスポットのポイントを中心にホール３４１を形成する。
【００３４】
次に、ホール３４１が形成された絶縁膜３４０上に上部配線をなす導電物質層を蒸着する。これと同時に、ホール３４１も導電物質層で充填する。導電物質層としてタングステン、アルミニウムまたは銅を蒸着できる。次に、導電物質層をパターニングして上部金属配線３４２，３４２’を形成する。上部金属配線３４２，３４２’は下部金属配線３３８，３３８’と任意のビアホールに充填された導電物質層により接続される。特に、上部金属配線３４２’はレーザターゲットスポット以外の部分に形成する。上部金属配線３４２，３４２’を形成する同時に、ホール３４１を充填する導電物質層及びその下部の下部金属配線３３８’もエッチングしてレーザターゲットスポットになる部分にグルーブＧを形成する。グルーブＧが形成されれば断線容積が減少するので、ヒューズ断線時に短時間に少量のエネルギーでレーザを照射しても下部金属配線３３８が確実に断線され、断線される下部金属配線３３８’周辺部に加えられる損傷を最小化できる。
【００３５】
次に、上部金属配線３４２，３４２’を含んだ基板３１０全面にパッシベーション膜３４４を形成する。パッシベーション膜３４４は耐湿性が良いシリコン窒化膜、シリコン酸化膜またはそれらの複合膜よりなることが望ましい。ヒューズとして利用される下部金属配線３３８’は半導体素子の最上部からそれほど深くない。従って、ビットラインまたはワードラインをヒューズに利用する場合にパッシベーション膜及び絶縁膜／層間絶縁膜をエッチングしてヒューズ開口部を形成する過程が本実施例では必要でない。
【００３６】
図１０は本発明の第１実施例により形成されるヒューズの微細構造を観察するために、実際に製作したサンプルの平面図である。図１０にグルーブが形成されたヒューズ４１２ａ，４１４ａ，４１６ａ、その上部でグルーブを露出させるホール４２２，４２４，４２６を有する絶縁膜４２０、及び絶縁膜４２０上部に形成された上部配線４３０ａを示した。ヒューズ４１２ａ，４１４ａ，４１６ａ、ホール４２２，４２４，４２６及び上部配線４３０ａのパターン形態を除いては前記の第１実施例の方法によりサンプルを製作した。
【００３７】
図１１は図１０に示したサンプルの断面ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）写真の模式図であり、図１０のＸＩ−ＸＩ‘の断面に該当する。図１１を参照すれば、層間絶縁膜４１０上に形成されたヒューズ４１４ａ、その上部に形成された絶縁膜４２０、絶縁膜４２０上部に形成された上部配線４３０ａ及びそれらを被覆するパッシベーション膜４４０が見られる。図１１にて確認できるように、本発明の実施例によれば、下部配線にグルーブＧが確実に形成される。
【００３８】
【発明の効果】
以上にて説明されたように、本発明によればヒューズ断線時に下部配線の断線容積、すなわちレーザが照射される部分が顕著に減少するので、ヒューズ断線時に短時間に少量のエネルギーでレーザを照射しても下部配線が確実に断線される。従って、さらに迅速にヒューズを断線できて量産体制での生産性が向上される。
【００３９】
ヒューズ断線時に短時間に少量のエネルギーでレーザを照射することができるので、断線されるヒューズに隣接したヒューズに過度なストレスが加えられるということが防止される。それにより、隣接ヒューズの損傷がないだけではなく、ヒューズを所定ピッチ以下にパッキングでき、与えられた空間にヒューズをさらに多く配置される向上したヒューズ部が製造される。
【図面の簡単な説明】
【図１】  従来の半導体素子のヒューズ部を示した平面図である。
【図２】  従来の半導体素子のヒューズ部を示した平面図である。
【図３】従来の半導体素子のヒューズ部を示した平面図である。
【図４Ａ】  本発明の第１実施例により半導体素子のヒューズを形成する過程を示した平面図である。
【図４Ｂ】  図４Ａにてｂ−ｂ’に沿って切り取った断面図である。
【図５Ａ】  本発明の第１実施例により半導体素子のヒューズを形成する過程を示した平面図である。
【図５Ｂ】  図５Ａにてｂ−ｂ’に沿って切り取った断面図である。
【図６Ａ】  本発明の第１実施例により半導体素子のヒューズを形成する過程を示した平面図である。
【図６Ｂ】  図６Ａにてｂ−ｂ’に沿って切り取った断面図である。
【図７Ａ】  本発明の第１実施例により半導体素子のヒューズを形成する過程を示した平面図である。
【図７Ｂ】  図７Ａにてｂ−ｂ’に沿って切り取った断面図である。
【図８】  本発明の第２実施例により半導体素子のヒューズを形成する方法を説明する図面である。
【図９】  本発明の第３実施例により半導体素子のヒューズを形成する方法を説明する図面である。
【図１０】  本発明の第１実施例により形成されるヒューズの微細構造を観察するために、実際に製作したサンプルの平面図である。
【図１１】  図１０に示されたサンプルの断面ＦＩＢ写真模式図である。
【符号の説明】
１００    基板
１１０    層間絶縁膜
１１２，１１４，１１６    下部配線
【図１】
0004455819.tif 000002
【図２】
0004455819.tif 000003
【図３】
0004455819.tif 000004
【図４Ａ】
0004455819.tif 000005
【図４Ｂ】
0004455819.tif 000006
【図５Ａ】
0004455819.tif 000007
【図５Ｂ】
0004455819.tif 000008
【図６Ａ】
0004455819.tif 000009
【図６Ｂ】
0004455819.tif 000010
【図７Ａ】
0004455819.tif 000011
【図７Ｂ】
0004455819.tif 000012
【図８】
0004455819.tif 000013
【図９】
0004455819.tif 000014
【図１０】
0004455819.tif 000015
【図１１】
0004455819.tif 000016