(57)【特許請求の範囲】
【請求項１】
入力電圧を電圧変換した出力電圧を一定に制御するスイッチングレギュレータ及びリニアレギュレータと、前記スイッチングレギュレータと前記リニアレギュレータの何れか一方を動作させる制御回路とを備え、
前記制御回路は、入力電圧及び出力電圧及び出力電流を監視し、それら入力電圧及び出力電圧及び出力電流に基づき算出されるスイッチングレギュレータの効率とリニアレギュレータの効率とが等しくなる負荷電流を算出し、該負荷電流と前記出力電流とを比較してスイッチングレギュレータとリニアレギュレータのうちの効率の良いレギュレータを選択して動作させるようにした、
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記入力電圧をＶｉｎ、前記出力電圧をＶｏｕｔ、前記出力電流をＩｏｕｔ、前記スイッチングレギュレータの制御損失をＰｌｏｓｓとするとき、前記スイッチングレギュレータの効率η１が、
η１＝（Ｖｏｕｔ×Ｉｏｕｔ）／（Ｖｏｕｔ×Ｉｏｕｔ＋Ｐｌｏｓｓ）
として算出され、前記リニアレギュレータの効率η２が、
η２＝Ｖｏｕｔ／Ｖｉｎ
として算出されることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、を備え、
前記制御回路は、前記スイッチングレギュレータを動作させる第１動作モードと、前記リニアレギュレータを動作させる第２動作モードの何れか一方の動作モードを選択し、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とする請求項１又は２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記制御回路は、
前記入力電圧及び前記出力電圧及び前記出力電流を監視し、該監視結果に基づき、スイッチングレギュレータとリニアレギュレータとを切り替えるモード制御信号を生成するモード制御回路と、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、第１動作モードの時には前記制御信号を第１出力トランジスタに供給し、第２動作モードの時には前記誤差信号を第１出力トランジスタに供給する選択回路と、
前記制御信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記制御信号を第２出力トランジスタに供給し、前記第２動作モードの時には第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする請求項１〜３のうちの何れか一項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
入力電圧を電圧変換した出力電圧を一定に制御するスイッチングレギュレータ及びリニアレギュレータと、前記スイッチングレギュレータと前記リニアレギュレータの何れか一方を動作させるＤＣ−ＤＣコンバータの制御回路であって、
入力電圧及び出力電圧及び出力電流を監視し、それら入力電圧及び出力電圧及び出力電流に基づき算出されるスイッチングレギュレータの効率とリニアレギュレータの効率とが等しくなる負荷電流を算出し、該負荷電流と前記出力電流とを比較してスイッチングレギュレータとリニアレギュレータのうちの効率の良いレギュレータを選択して動作させるようにした、
ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項６】
前記入力電圧をＶｉｎ、前記出力電圧をＶｏｕｔ、前記出力電流をＩｏｕｔ、前記スイッチングレギュレータの制御損失をＰｌｏｓｓとするとき、前記スイッチングレギュレータの効率η１が、
η１＝（Ｖｏｕｔ×Ｉｏｕｔ）／（Ｖｏｕｔ×Ｉｏｕｔ＋Ｐｌｏｓｓ）
として算出され、前記リニアレギュレータの効率η２が、
η２＝Ｖｏｕｔ／Ｖｉｎ
として算出されることを特徴とする請求項５記載のＤＣ−ＤＣコンバータの制御回路。
【請求項７】
ＤＣ−ＤＣコンバータは、直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、を備え、
前記スイッチングレギュレータを動作させる第１動作モードと、前記リニアレギュレータを動作させる第２動作モードの何れか一方の動作モードを選択し、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とする請求項５又は６記載のＤＣ−ＤＣコンバータの制御回路。
【請求項８】
入力電圧を電圧変換した出力電圧を一定に制御するスイッチングレギュレータ及びリニアレギュレータと、前記スイッチングレギュレータと前記リニアレギュレータの何れか一方を動作させるＤＣ−ＤＣコンバータの制御方法であって、
入力電圧及び出力電圧及び出力電流を監視し、それら入力電圧及び出力電圧及び出力電流に基づき算出されるスイッチングレギュレータの効率とリニアレギュレータの効率とが等しくなる負荷電流を算出し、該負荷電流と前記出力電流とを比較してスイッチングレギュレータとリニアレギュレータのうちの効率の良いレギュレータを選択して動作させるようにした、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項９】
前記入力電圧をＶｉｎ、前記出力電圧をＶｏｕｔ、前記出力電流をＩｏｕｔ、前記スイッチングレギュレータの制御損失をＰｌｏｓｓとするとき、前記スイッチングレギュレータの効率η１が、
η１＝（Ｖｏｕｔ×Ｉｏｕｔ）／（Ｖｏｕｔ×Ｉｏｕｔ＋Ｐｌｏｓｓ）
として算出され、前記リニアレギュレータの効率η２が、
η２＝Ｖｏｕｔ／Ｖｉｎ
として算出されることを特徴とする請求項８記載のＤＣ−ＤＣコンバータの制御方法。
【請求項１０】
ＤＣ−ＤＣコンバータは、直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、を備え、
前記スイッチングレギュレータを動作させる第１動作モードと、前記リニアレギュレータを動作させる第２動作モードの何れか一方の動作モードを選択し、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とする請求項８又は９記載のＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法に関するものである。
近年、携帯型電子機器が多く利用されている。携帯機器は、駆動電源として電池が搭載されている。電池の出力電圧は機器の使用や放電により低下するため、電子機器には電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が設けられている。ＤＣ−ＤＣコンバータの変換効率は電池により稼働する電子機器の稼働時間に影響を与える。電子機器は、その時々の動作によって必要とする電流量が異なるため、電流量が変化しても変換効率のよいＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御回路が求められている。
【背景技術】
【０００２】
従来、携帯型電子機器は、駆動電源として電池が搭載されている。電池の出力電圧は機器の使用や放電により低下するため、電子機器には電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が設けられている。携帯型の電子機器には、小型で変換効率のよいスイッチング方式のＤＣ−ＤＣコンバータ（以下、スイッチングレギュレータという）が用いられている。スイッチングレギュレータはＰＷＭ（パルス幅変調：pulse width modulation）方式のレギュレータであり、メインスイッチングトランジスタを駆動するパルス信号のパルス幅を、出力電圧又は出力電流に応じて制御することで、出力電圧をほぼ一定に保つ。
【０００３】
ところで、電池により稼働する電子機器は、電池を長く持たせる、即ち電子機器の稼働時間を長くするため、消費電流を低く抑える場合がある。しかしながら、ＰＷＭ方式のスイッチングレギュレータは、このような低負荷時における電圧変換効率が極めて低い。これは、以下の理由による。
【０００４】
スイッチングレギュレータの電力損失は、トランジスタのオン抵抗等の出力電流に依存する損失と、メインスイッチングトランジスタのオンオフにおける損失やトランジスタレギュレータ自身の消費電力等の出力電流に依存しない固定損失がある。出力電流が多い（入力電流と出力電流の差が小さい）場合、その出力電流に依存する損失も大きくなるが、固定損失は一定であるため、スイッチングレギュレータ全体の変換効率は見かけ上悪くはない。しかし、出力電流が少なくなる（入力電流と出力電流の差が大きい）とその出力電流に依存する損失に対して固定損失の割合が多くなるため、図８に示すように、変換効率が低下する。
【０００５】
スイッチングレギュレータの固定損失は、メインスイッチングトランジスタのオンオフにおける損失やトランジスタレギュレータ自身の消費電力等であり、これらの損失はスイッチングの周波数に比例する。このため、スイッチングの周波数を下げることで、電力損失を低減する方法がある。しかし、この方法では、出力電圧のリップルが増加してしまう。
【０００６】
このため、例えば特許文献１には、スイッチングレギュレータとリニアレギュレータとを備え、両レギュレータを負荷電流により切り替えて使用する電源システムが開示されている。リニアレギュレータの損失は、入力電圧と出力電圧との差により決定され、入力電流と出力電流の差に依らない。このため、リニアレギュレータは、図９に示すように、低負荷時において高い変換効率を実現することができる。
【０００７】
従って、図１０に示すように、スイッチングレギュレータの効率とリニアレギュレータの効率が同じとなる負荷電流Ｉ１においてスイッチングレギュレータとリニアレギュレータとを切り替えることで、出力電流に依らず高い変換効率をえることができる。
【特許文献１】特開２００３−９５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上記したように、携帯型電子機器に搭載されたＤＣ−ＤＣコンバータでは、入力電圧は電池の消耗に従って変化し、出力電圧はほぼ一定に保たれる。従って、入力電圧と出力電圧との電圧差が機器の使用とともに変化する。負荷電流は、機器の使用状態に応じて変化する。
【０００９】
スイッチングレギュレータにおける電力損失は、上記したように、トランジスタのオン抵抗等の出力電流に依存する抵抗損失と、レギュレータ自身の消費電力等の固定損失である。これらの損失は、入力電圧と出力電圧との電圧差による影響が少ない。
【００１０】
しかしながら、リニアレギュレータの効率は、上記したように、入力電圧と出力電圧との電圧差により決定され、電圧差が小さいときには、図９の二点鎖線で示すように、効率が良くなり、電圧差が大きい時には、図９の一点鎖線で示すように、効率が悪くなる。このため、図１１に示すように、電流Ｉ１においてスイッチングレギュレータとリニアレギュレータとを切り替えるように設定していると、設定時における電圧差よりも電圧差が異なるときには図１２や図１３に示すように、電流Ｉ１における切り替えの前後において効率に差が生じる。例えば、負荷電流の減少に従ってスイッチングレギュレータからリニアレギュレータに切り替える場合、電圧差が小さいときには、図１２に示すように、リニアレギュレータの効率がスイッチングレギュレータの効率よりも高いにもかかわらず切り替えられない。また、電圧差が大きいときには、図１３に示すように、スイッチングレギュレータの効率がリニアレギュレータの効率よりも高いにもかかわらず切り替えられてしまう。このように、入力電圧の変動によって変換効率が悪くなる場合があった。
【００１１】
本発明は上記問題点を解決するためになされたものであって、その目的は入力電圧の変化による変換効率の悪化を防止することのできるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、請求項１，５，８に記載の発明によれば、制御回路は、入力電圧及び出力電圧及び出力電流を監視し、該監視結果に基づき、その出力電流において、スイッチングレギュレータとリニアレギュレータのうちの効率の良いレギュレータを選択して動作させるようにした。従って、スイッチングレギュレータとリニアレギュレータの切り替わりにおいて、ＤＣ−ＤＣコンバータの変換効率が連続的に切り替えられ、切り替え点において効率の悪いレギュレータに切り替えることを防止し、効率の悪化を抑制したため、高い変換効率が得られる。
【００１３】
また、制御回路は、入力電圧及び出力電圧及び出力電流を監視し、それら入力電圧及び出力電圧及び出力電流に基づき算出されるスイッチングレギュレータの効率とリニアレギュレータの効率とが等しくなる負荷電流を算出し、該負荷電流と出力電流とを比較してスイッチングレギュレータ及びリニアレギュレータの何れか一方を選択的に動作させるようにした。従って、スイッチングレギュレータの効率とリニアレギュレータの効率に基づいて確実に連続的に切り替えることができる。
請求項２，６，９に記載の発明によれば、前記入力電圧をＶｉｎ、前記出力電圧をＶｏｕｔ、前記出力電流をＩｏｕｔ、前記スイッチングレギュレータの制御損失をＰｌｏｓｓとするとき、前記スイッチングレギュレータの効率η１が、
η１＝（Ｖｏｕｔ×Ｉｏｕｔ）／（Ｖｏｕｔ×Ｉｏｕｔ＋Ｐｌｏｓｓ）
として算出され、前記リニアレギュレータの効率η２が、
η２＝Ｖｏｕｔ／Ｖｉｎ
として算出される。
【００１４】
請求項３，７，１０に記載の発明によれば、ＤＣ−ＤＣコンバータは、直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、チョークコイルの第２端子に接続された平滑用コンデンサと、を備える。制御回路は、スイッチングレギュレータを動作させる第１動作モードと、リニアレギュレータを動作させる第２動作モードの何れか一方の動作モードを選択する。そして、制御回路は、第１動作モード時には第１出力トランジスタと第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には第２出力トランジスタをオフさせ第１出力トランジスタをリニア動作させる。従って、ＤＣ−ＤＣコンバータは、第１動作モード時には第１出力トランジスタと第２出力トランジスタとを相補的にオンオフ動作させるスイッチングレギュレータとして機能し、第２動作モード時には第１出力トランジスタをリニア動作させるリニアレギュレータとして機能する。このため、別々に構成されたスイッチングレギュレータとリニアレギュレータとを備えた場合に比べて、ＤＣ−ＤＣコンバータ全体の面積が小さく、面積の増大を抑えることができる。
【００１５】
請求項４に記載の発明によれば、制御回路は、三角波発振器及びＰＷＭ比較器の少なくとも一方はモード制御信号に基づいて第２動作モードの時に動作を停止することで、消費電力を低減し、高い変換効率を得ることができる。
【発明の効果】
【００１６】
本発明によれば、入力電圧の変化による変換効率の悪化を防止しえるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図面に従って説明する。
図４に示すように、電子機器１０は携帯型であり、内蔵する電池１１の電力により駆動するように構成されている。電池１１は電源回路としてのＤＣ−ＤＣコンバータ１２に接続されている。ＤＣ−ＤＣコンバータ１２にはＣＰＵ等の内部回路１３が接続されている。ＤＣ−ＤＣコンバータ１２は、電池１１から入力される入力電圧Ｖinを、内部回路１３を動作させるための定電圧である出力電圧Ｖout に変換し、該出力電圧Ｖout を出力する。
【００１８】
ＤＣ−ＤＣコンバータ１２の構成を説明する。
図１に示すＤＣ−ＤＣコンバータ１２は電圧制御モード型ＤＣ−ＤＣコンバータであり、制御回路２１、第１出力トランジスタＴ１、第２出力トランジスタＴ２、チョークコイルＬ１，ダイオードＤ１，平滑用コンデンサＣ１、電流検出用抵抗Ｒｓにより構成されている。
【００１９】
制御回路２１は、出力トランジスタＴ１のゲートに制御信号ＤＨを供給し、出力トランジスタＴ２のゲートに制御信号ＤＬを供給する。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであり、ソースに入力電圧Ｖinが供給され、ドレインが出力トランジスタＴ２に接続されている。出力トランジスタＴ２はＮチャネルＭＯＳトランジスタであり、ソースが低電位電源（グランド）に接続され、ドレインが出力トランジスタＴ１に接続されている。出力トランジスタＴ１は制御信号ＤＨに応答してオンオフし、出力トランジスタＴ２は、制御信号ＤＬに応答してオンオフする。
【００２０】
出力トランジスタＴ１のドレインと出力トランジスタＴ２のドレインとの間の接続点はチョークコイルＬ１の第１端子に接続され、該チョークコイルＬ１の第２端子は電流検出用抵抗Ｒｓを介して負荷としての内部回路１３（図４参照）に接続されている。
【００２１】
チョークコイルＬ１の第１端子にはダイオードＤ１のカソードが接続され、ダイオードＤ１のアノードはグランドに接続されている。電流検出用抵抗Ｒｓの負荷側の端子には出力電圧Ｖout を平滑化する平滑用コンデンサＣ１の第１端子が接続され、コンデンサＣ１の第２端子はグランドに接続されている。チョークコイルＬ１と電流検出用抵抗Ｒｓとの間のノードにおける電圧は帰還信号ＣＳとして制御回路２１の入力側に帰還され、電流検出用抵抗Ｒｓの負荷側の端子における電圧、つまり出力電圧Ｖout は、帰還信号ＦＢとして制御回路２１の入力側に帰還される。
【００２２】
制御回路２１には入力電圧Ｖinが電源電圧Ｖccとして供給され、制御回路２１は電源電圧Ｖccにより動作するように構成されている。
制御回路２１は、誤差増幅器３１、ＰＷＭ比較器３２、発振器３３、信号制御回路としてのアンド回路３４、電圧増幅器３５、モード制御回路３６、抵抗Ｒ１，Ｒ２、基準電源ｅ１、選択回路としてのスイッチＳＷ１を備えている。
【００２３】
帰還信号ＦＢは第１抵抗Ｒ１の第１端子に供給され、第１抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、第２抵抗Ｒ２の第２端子はグランドに接続されている。第１抵抗Ｒ１及び第２抵抗Ｒ２は分圧回路を構成し、帰還信号ＦＢを分圧した比較電圧Ｖ１を生成する。その比較電圧Ｖ１は誤差増幅器３１に入力される。
【００２４】
誤差増幅器３１は反転入力端子と非反転入力端子とを備え、反転入力端子に比較電圧Ｖ１、即ち出力電圧Ｖout の分圧電圧が入力され、非反転入力端子には基準電源ｅ１の基準電圧Ｖｒ１が入力される。誤差増幅器３１は、非反転出力端子と反転出力端子とを備え、基準電源ｅ１の電圧と比較電圧Ｖ１（出力電圧Ｖout の分圧電圧）との比較結果に応じて、基準電源ｅ１の電圧と比較電圧Ｖ１の差電圧を増幅した相補な誤差信号Ｓ１ａ，Ｓ１ｂを出力する。本実施形態において、第１誤差信号Ｓ１ａは、反転入力端子に入力される比較電圧Ｖ１が非反転入力端子に入力される基準電圧Ｖｒ１より低くなれば、その差電圧に応じて上昇し、比較電圧Ｖ１が基準電圧Ｖｒ１より高くなれば、その差電圧に応じて下降する。第２誤差信号Ｓ１ｂは、第１誤差信号Ｓ１ａと反対に変化する。
【００２５】
誤差増幅器３１から出力される第１誤差信号Ｓ１ａはＰＷＭ比較器３２に供給される。ＰＷＭ比較器３２は非反転入力端子と反転入力端子とを有し、非反転入力端子には誤差増幅器３１の第１誤差信号Ｓ１ａが入力され、反転入力端子には発振器３３の出力信号が入力される。三角波発振器３３は、発振動作して一定の周波数を持つ三角状の三角波信号ＳＳを発生する。ＰＷＭ比較器３２には三角波信号ＳＳが入力される。
【００２６】
ＰＷＭ比較器３２は、誤差増幅器３１の第１誤差信号Ｓ１ａと三角波発振器３３の三角波信号ＳＳとを比較し、その比較結果に応じたレベルを持つ信号ＱＬを反転出力端子から出力する。ＰＷＭ比較器３２は第１誤差信号Ｓ１ａの電圧が三角波信号ＳＳの電圧より高いときにＨレベルの信号ＱＬを出力し、第１誤差信号Ｓ１ａの電圧が三角波信号ＳＳの電圧より低いときにＬレベルの信号ＱＬを出力する。信号ＱＬは、スイッチＳＷ１とアンド回路３４に供給される。
【００２７】
スイッチＳＷ１は、２つの切替端子Ｔａ，Ｔｂと共通端子Ｔｂとを有し、第１の切替端子Ｔａには信号ＱＬが供給され、第２の切替端子Ｔｂには第２誤差信号Ｓ１ｂが供給される。スイッチＳＷ１の共通端子は出力トランジスタＴ１のゲートに接続されている。スイッチＳＷ１は、後述するモード制御回路３６から供給されるモード制御信号ＳＭに応答して、共通端子Ｔｃを第１の切替端子Ｔａと第２の切替端子Ｔｂとに切替接続する。従って、スイッチＳＷ１は、信号ＱＬと第２誤差信号Ｓ１ｂとの何れか一方を選択し、その選択した信号に対応する制御信号ＤＨを出力する。そして、制御信号ＤＨは出力トランジスタＴ１に供給され、該出力トランジスタＴ１は制御信号ＤＨに応答して動作する。
【００２８】
アンド回路３４は２つの入力端子を有する論理回路であり、信号ＱＬとモード制御信号ＳＭとが入力される。アンド回路３４の出力端子は出力トランジスタＴ２のゲートに接続されている。アンド回路３４は、信号ＱＬとモード制御信号ＳＭとを論理積演算した結果を持つ制御信号ＤＬを出力する。従って、制御信号ＤＬは、信号ＱＬ及びモード制御信号ＳＭが共にＨレベルの場合にはＨレベルであり、信号ＱＬとモード制御信号ＳＭの少なくとも一方がＬレベルの場合にはＬレベルである。制御信号ＤＬは出力トランジスタＴ２に供給され、該出力トランジスタＴ２は制御信号ＤＬに応答してオンオフする。
【００２９】
電圧増幅器３５には電流検出用抵抗Ｒｓの両端子電圧を持つ帰還信号ＣＳ，ＦＢが入力される。電圧増幅器３５は反転入力端子と非反転入力端子とを備え、帰還信号ＣＳは非反転入力端子に入力され、帰還信号ＦＢは反転入力端子に入力される。電圧増幅器３５は、電流検出用抵抗Ｒｓに流れる出力電流ＩＬに基づいて電流検出用抵抗Ｒｓの両端子間に発生する電圧を増幅した信号ＳＩをモード制御回路３６に出力する。
【００３０】
モード制御回路３６は、ＤＣ−ＤＣコンバータ１２の入力電力と出力電力とを監視し、該監視結果に応じてＤＣ−ＤＣコンバータの動作モードを変更するためのモード制御信号ＳＭを出力する。ＤＣ−ＤＣコンバータ１２の動作モードは、ＰＷＭ動作モードと、リニア動作モードである。ＰＷＭ動作モードにおいて、ＤＣ−ＤＣコンバータ１２は、出力トランジスタＴ１，Ｔ２をオンオフ制御する制御信号ＤＨ，ＤＬのパルス幅を出力電圧Ｖout に応じて変更するＰＷＭ動作によって入力電圧Ｖinを出力電圧Ｖout に変換する。リニア動作モードにおいて、ＤＣ−ＤＣコンバータ１２は、出力トランジスタＴ２をオフし出力トランジスタＴ１のゲート電圧を制御して入力電圧Ｖinを出力電圧Ｖout に変換する。
【００３１】
即ち、モード制御回路３６は、ＤＣ−ＤＣコンバータ１２を、出力トランジスタＴ１，Ｔ２をオンオフ制御して入力電圧Ｖinを出力電圧Ｖout に変換するスイッチングレギュレータと、出力トランジスタＴ１のゲート電圧を制御して入力電圧Ｖinを出力電圧Ｖout に変換するリニアレギュレータとに切り替えて動作させる。
【００３２】
詳述すると、本実施形態のモード制御回路３６には、電圧増幅器３５から出力される信号ＳＩと、帰還信号ＦＢと、入力電圧Ｖinが入力される。信号ＳＩは電流検出用抵抗Ｒｓの両端子間の電圧差、つまり出力電流ＩＬに対応する。帰還信号ＦＢは電流検出用抵抗Ｒｓの負荷側端子における電圧、つまり出力電圧Ｖout に対応する。従って、モード制御回路３６には、入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬが入力される。モード制御回路３６には、制御回路２１全体の消費電流Ｉccが予め設定されている。モード制御回路３６は、上記の入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬ、及び消費電流Ｉccに基づいて、ＤＣ−ＤＣコンバータ１２の変換効率が連続的となるようにモード制御信号ＳＭを生成する。変換効率が連続的とすることは、図１１に示すように、スイッチングレギュレータの効率とリニアレギュレータの効率とが同じ値となるときの負荷電流において、スイッチングレギュレータとリニアレギュレータとを切り替えることである。
【００３３】
ここで、レギュレータの効率について説明する。
スイッチングレギュレータの効率η１は、入力電力に対する出力電力の比、つまり、
η１＝出力電力／入力電力
と表される。出力電力は、出力電圧Ｖout と出力電流Ｉout の積であり、入力電力は、入力電圧Ｖinと入力電流Ｉinの積であるから、上記式は、
η１＝（Ｖout ×Ｉout ）／（Ｖin×Ｉin）
と表される。スイッチングレギュレータの制御損失Ｐlossは、出力電力に対する入力電力の差であるから、
（Ｖin×Ｉin）＝（Ｖout ×Ｉout ）＋Ｐloss
と表される。従って、スイッチングレギュレータの効率η１は、
η１＝（Ｖout ×Ｉout ）／（Ｖout ×Ｉout ＋Ｐloss）
となる。
【００３４】
スイッチングレギュレータの制御損失Ｐlossはほぼ一定であり、スイッチングレギュレータは一定の出力電圧Ｖout を出力するため、出力電流Ｉout が大きいほど出力電力に対する制御損失Ｐlossの比率が少なくなるため効率が良くなり、出力電流Ｉout が小さいほど出力電力に対する制御損失Ｐlossの比率が大きくなるため効率が悪くなる。
【００３５】
リニアレギュレータの効率η２は、上記と同様に、
η２＝出力電力／入力電力＝（Ｖout ×Ｉout ）／（Ｖin×Ｉin）
と表される。リニアレギュレータは出力電流Ｉout と入力電流Ｉinがほぼ同じであるため、上記式は、
η２＝Ｖout ／Ｖin
となる。  
【００３６】
即ち、出力電流Ｉout と入力電流Ｉinとがほぼ同じである条件において、リニアレギュレータの効率η２は、入力電圧Ｖinと出力電圧Ｖoutの差（比）で決定される。
スイッチングレギュレータとリニアレギュレータとを備えたＤＣ−ＤＣコンバータ１２において、変換効率を連続的とすることは、スイッチングレギュレータの効率η１とリニアレギュレータの効率η２とが等しいときの出力電流Ｉout を算出し、この出力電流Ｉout においてスイッチングレギュレータとリニアレギュレータとを切り替えるようにすればよい。従って、
η１＝（Ｖout ×Ｉout ）／（Ｖout ×Ｉout ＋Ｐloss）
η２＝Ｖout ／Ｖin
から、η１＝η２、つまり、
（Ｖout ×Ｉout ）／（Ｖout ×Ｉout ＋Ｐloss）＝Ｖout ／Ｖin
として、上記式を出力電流Ｉout について整理すると、
Ｉout ＝Ｐloss／（Ｖin−Ｖout ）
となる。
【００３７】
上記式において、制御損失Ｐlossは、ＤＣ−ＤＣコンバータ１２がスイッチングレギュレータとして動作しているときの損失であり、この損失は、制御回路２１や出力トランジスタＴ１，Ｔ２の動作により消費される電流による第１の損失と、出力トランジスタＴ１，Ｔ２のオン抵抗及びチョークコイルＬ１の直流抵抗、電流検出用抵抗Ｒｓに起因する第２の損失とからなる。第１の損失は、制御回路２１に流れる電流Ｉccによる損失であり、第２の損失は、出力電流Ｉout の流路抵抗による損失である。
【００３８】
スイッチングレギュレータにおいて出力電流Ｉout により発生する損失は、出力電流Ｉout が大きいときの損失であり、リニアレギュレータと切り替えるときの出力電流Ｉout が少ない領域（低電流領域）では、制御回路２１が消費する電流Ｉccと比べて極めて小さい。従って、モード制御回路３６では、スイッチングレギュレータとして動作するＤＣ−ＤＣコンバータ１２の制御損失Ｐlossは、制御回路２１に流れる電流Ｉccと見なすことができる。
【００３９】
従って、制御損失Ｐlossは、
Ｐloss＝Ｖin×Ｉcc
となり、出力電流Ｉout は、
Ｉout ＝（Ｖin／（Ｖin−Ｖout ））×Ｉcc
となる。
【００４０】
制御回路２１に流れる電流Ｉccは、制御回路２１の構成により決定されるため、予め設定することができる。従って、モード制御回路３６は、入力電圧Ｖinと出力電圧Ｖoutとを監視し、上記式により算出した出力電流Ｉout と、現在の出力電流Ｉcurrとを比較し、その比較結果に基づいてモード制御信号ＳＭを出力する。このモード制御信号ＳＭにより、制御回路２１は、ＤＣ−ＤＣコンバータ１２の動作モードを、ＰＷＭ動作モードとリニア動作モードとの間で切り替えることにより、ＤＣ−ＤＣコンバータ１２の変換効率を連続的にすることができる。
【００４１】
モード制御回路３６には、上記した現在の出力電流Ｉcurrとして、電圧増幅器３５から電流検出用抵抗Ｒｓの両端子間の電圧差、つまり出力電流ＩＬに対応した信号ＳＩが入力される。従って、モード制御回路３６は、信号ＳＩの値と算出した出力電流Ｉout （以下、算出電流Ｉout という）の値とを比較し、該比較結果に基づいて、信号ＳＩつまり出力電流ＩＬが算出電流Ｉout より大きいときにはＨレベルのモード制御信号ＳＭを出力し、出力電流ＩＬが算出電流Ｉout より小さいときにはＬレベルのモード制御信号ＳＭを出力する。このモード制御信号ＳＭは、スイッチＳＷ１とアンド回路３４に供給される。
【００４２】
スイッチＳＷ１は、Ｈレベルのモード制御信号ＳＭに応答して共通端子Ｔｃを第１の切替端子Ｔａに接続し、この接続によって信号ＱＬと実質的に同じレベルを持つ制御信号ＤＨを出力する。アンド回路３４は、Ｈレベルのモード制御信号ＳＭに応答して信号ＱＬと実質的に同じレベルを持つ制御信号ＤＬを出力する。即ち、制御信号ＤＨと制御信号ＤＬは、信号ＱＬにより生成される。このため、制御信号ＤＨが供給される出力トランジスタＴ１と制御信号ＤＬが供給される出力トランジスタＴ２は、相補的にオンオフし、ＤＣ−ＤＣコンバータ１２は、両トランジスタＴ１，Ｔ２のオンオフに従って入力電圧Ｖinを出力電圧Ｖout に変換するスイッチングレギュレータとして動作する。
【００４３】
一方、スイッチＳＷ１は、Ｌレベルのモード制御信号ＳＭに応答して共通端子Ｔｃを第２の切替端子Ｔｂに接続し、この接続によって第２誤差信号Ｓ１ｂと実質的に同じレベルを持つ制御信号ＤＨを出力する。アンド回路３４は、Ｌレベルのモード制御信号ＳＭに応答してＬレベルの制御信号ＤＬを出力する。このため、制御信号ＤＨが供給される出力トランジスタＴ１は制御信号ＤＨに応じた電流を流し、制御信号ＤＬが供給される出力トランジスタＴ２はオフする。従って、ＤＣ−ＤＣコンバータ１２は、出力トランジスタＴ１のオン抵抗値を制御して入力電圧Ｖinを出力電圧Ｖout に変換するリニアレギュレータとして動作する。
【００４４】
次に、モード制御回路３６の構成を説明する。
図２に示すように、モード制御回路３６は、演算増幅器４１、乗算器４２、電圧比較器４３を備えている。演算増幅器４１の反転入力端子には帰還信号ＦＢつまり出力電圧Ｖout が入力され、非反転入力端子には入力電圧Ｖinが入力されている。演算増幅器４１は、出力電圧Ｖout と入力電圧Ｖinとを差電圧を持つ信号Ｓ１１を出力する。
【００４５】
乗算器４２には、入力電圧Ｖinと演算増幅器４１から出力される信号Ｓ１１が入力される。乗算器４２には、制御回路２１全体の消費電流Ｉccが入力される。乗算器４２は乗除算器であり、入力電圧Ｖinを信号Ｓ１１（＝Ｖin−Ｖout ）で除算した結果に消費電流Ｉccを乗算する。そして、乗算器４２は、演算結果である信号を出力する。この出力信号は、上記の算出電流Ｉout に対応する。従って、ここでは、同じ符号を付す、つまり乗算器４２は信号Ｉout を出力する。
【００４６】
電圧比較器４３は、非反転入力端子に乗算器４２から出力される信号Ｉout が入力され、反転入力端子に信号ＳＩが入力される。この信号ＳＩは、電流検出用抵抗Ｒｓに流れる電流ＩＬ、つまり現在の出力電流に対応する。電圧比較器４３による信号Ｉout の電圧と信号ＳＩの電圧の比較は、算出電流Ｉout と出力電流ＩＬとの比較である。従って、電圧比較器４３は、信号Ｉout の電圧と信号ＳＩの電圧の比較することにより算出電流Ｉout と出力電流ＩＬとの比較し、該比較結果に基づいてモード制御信号ＳＭを出力する。
【００４７】
上記のように構成されたモード制御回路３６は、出力電流ＩＬの値が算出電流Ｉout の値よりも大きい場合にＨレベルのモード制御信号ＳＭを出力し、出力電流ＩＬの値が算出電流Ｉout の値よりも小さい場合にＬレベルのモード制御信号ＳＭを出力する。
【００４８】
尚、図１に示すように、モード制御信号ＳＭは、ＰＷＭ比較器３２と発振器３３に供給される。三角波発振器３３は、図３に示すように、リングオシレータ５１と波形整形回路５２とを備えている。リングオシレータ５１は奇数個（図において３個）のインバータ回路をリング状に接続して構成され、所定の周波数を持つ信号を出力する。波形整形回路５２は、リングオシレータ５１から出力される信号を三角形状に整形して三角波信号ＳＳを出力する。リングオシレータ５１と波形整形回路５２にはスイッチＳＷ２を介して電源電圧Ｖccが供給され、そのスイッチＳＷ２はＨレベルのモード制御信号ＳＭによりオンし、Ｌレベルのモード制御信号ＳＭによりオフする。従って、モード制御信号ＳＭがＨレベルのとき、即ちスイッチング動作モード時にリングオシレータ５１及び波形整形回路５２に電源電圧Ｖccが供給され、三角波発振器３３は三角波信号ＳＳを生成する。一方、モード制御信号ＳＭがＬレベルのとき、即ちリニア動作モードの時にリングオシレータ５１及び波形整形回路５２に電源電圧Ｖccが供給されないため、三角波発振器３３において電力を消費しない、つまりリニア動作モード時の消費電力が低減される。尚、図示しないがＰＷＭ比較器３２は、リングオシレータ５１と同様に、比較器３２を構成する素子に対してモード制御信号ＳＭにより電源電圧Ｖccの供給・停止が制御可能に構成されているため、このＰＷＭ比較器３２における電力消費を抑制し、リニア動作モード時の消費電力を低減することができる。
【００４９】
図５は、モード制御回路３６を構成する演算増幅器４１の回路図である。
演算増幅器４１は、トランジスタＴ１１〜Ｔ２１、抵抗Ｒ１１〜Ｒ１３、アンプ６１とを備えている。トランジスタＴ１１，Ｔ１２，Ｔ１８〜Ｔ２１はＮチャネルＭＯＳトランジスタであり、トランジスタＴ１３〜Ｔ１７は、ＰチャネルＭＯＳトランジスタである。
【００５０】
入力電圧Ｖinは、抵抗Ｒ１１の第１端子に供給され、抵抗Ｒ１１の第２端子はアンプ６１の非反転入力端子とカレントミラー回路を構成するトランジスタＴ１１のドレインに接続されいてる。トランジスタＴ１１は、ドレイン及びゲートが互いに接続され、ソースがグランドに接続されている。トランジスタＴ１１のゲートはカレントミラー回路を構成するトランジスタＴ１２のゲートに接続されている。トランジスタＴ１２は、ドレインがトランジスタＴ１３に接続され、ソースはグランドに接続されている。トランジスタＴ１３は、ソースに入力電圧Ｖinが供給され、ゲート及びドレインが互いに接続され、ドレインがトランジスタＴ１２とトランジスタＴ１５のゲートに接続され、ゲートがトランジスタＴ１４のゲートに接続されている。トランジスタＴ１４及びトランジスタＴ１５のソースには入力電圧Ｖinが供給されている。
【００５１】
アンプ６１の出力端子はトランジスタＴ１６に接続されている。トランジスタＴ１６のソースには入力電圧Ｖinが供給され、ドレインがアンプ６１の出力端子及び反転入力端子にせつぞくされている。トランジスタＴ１６はゲート及びドレインが互いに接続され、ゲートが抵抗Ｒ１３の第１端子に接続され、抵抗Ｒ１３の第２端子はグランドに接続されている。トランジスタＴ１６のゲートはトランジスタＴ１７のゲートに接続されている。トランジスタＴ１７のソースには入力電圧Ｖinが供給され、ドレインはトランジスタＴ１４のドレインとともにトランジスタＴ１８のドレインに接続されている。トランジスタＴ１８はドレイン及びゲートが互いに接続され、ソースがグランドに接続されている。
【００５２】
出力電圧Ｖout は抵抗Ｒ１２の第１端子に供給され、抵抗Ｒ１２の第２端子はカレントミラー回路を構成するトランジスタＴ１９のドレインに接続されている。トランジスタＴ１９はドレイン及びゲートが互いに接続され、ソースがグランドに接続されている。トランジスタＴ１９のゲートはカレントミラー回路を構成するトランジスタＴ２０のゲートに接続されている。トランジスタＴ２０は、ドレインがトランジスタＴ１５のドレインに接続され、トランジスタＴ２０のソースはグランドに接続されている。トランジスタＴ１５のドレインはトランジスタＴ２１のドレインに接続されている。トランジスタＴ２１は、ドレイン及びゲートが互いに接続され、トランジスタＴ２１のソースはグランドに接続されている。
【００５３】
上記のように構成された演算増幅器４１において、トランジスタＴ１１と抵抗Ｒ１は入力電圧Ｖinを電流に変換する。ゲートとドレインが互いに接続されたトランジスタＴ１１はダイオードとして動作し、トランジスタＴ１１による電圧降下はトランジスタＴ１１の閾値電圧Ｖｔｈに等しいので、抵抗Ｒ１１とトランジスタＴ１１に流れる電流ｉ１は、
ｉ１＝（Ｖin−Ｖｔｈ）／Ｒ１１
である。
【００５４】
トランジスタＴ１１とトランジスタＴ１２はカレントミラー回路を構成しているため、トランジスタＴ１２に流れる電流はトランジスタＴ１１に流れる電流ｉ１と等しい。また、トランジスタＴ１２とトランジスタＴ１３は直列に接続されている。ゲート及びドレインが互いに接続されたトランジスタＴ１３はダイオードとして動作し、トランジスタＴ１３に流れる電流はトランジスタＴ１２に流れる電流ｉ１と等しい。トランジスタＴ１３とトランジスタＴ１４及びトランジスタＴ１５はカレントミラー回路を構成しているため、トランジスタＴ１４及びトランジスタＴ１５に流れる電流はトランジスタＴ１３に流れる電流、つまり電流ｉ１と等しい。
【００５５】
アンプ６１は、抵抗Ｒ１３の端子間電圧をトランジスタＴ１１の閾値電圧Ｖｔｈ分の電圧降下とするためのバッファ回路である。従って、抵抗Ｒ１３に流れる電流ｉ２は、
ｉ２＝Ｖｔｈ／Ｒ１３
となる。
【００５６】
抵抗Ｒ１３に直列接続されたトランジスタＴ１６はゲート及びドレインが互いに接続されてダイオードとして動作し、トランジスタＴ１６には抵抗Ｒ１３に流れる電流ｉ２と等しい電流が流れる。トランジスタＴ１６とトランジスタＴ１７はカレントミラー回路を構成しているため、トランジスタＴ１７にはトランジスタＴ１６に流れる電流ｉ２と等しい電流が流れる。
【００５７】
ゲート及びドレインが互いに接続されたトランジスタＴ１８はダイオードとして動作し、トランジスタＴ１８には、トランジスタＴ１４とトランジスタＴ１７からなる並列回路が直列接続されているため、トランジスタＴ１８にはトランジスタＴ１４に流れる電流ｉ１とトランジスタＴ１７に流れる電流ｉ２の合成電流が流れる。従ってトランジスタＴ１８に流れる電流ｉ３は、
ｉ３＝ｉ１＋ｉ２
＝（（Ｖin−Ｖｔｈ）／Ｒ１１）＋（Ｖｔｈ／Ｒ１３）
となる。抵抗Ｒ１１と抵抗Ｒ１３の抵抗値をＲとすると、
ｉ３＝Ｖｉｎ／Ｒ
となる。従って、トランジスタＴ１８のゲートを出力端子Ｙとし、該出力端子Ｙにカレントミラー回路を構成するトランジスタを接続することにより、入力電圧Ｖinに応じた電流が得られる。
【００５８】
トランジスタＴ１９と抵抗Ｒ１２は、出力電圧Ｖout を電流に変換する。ゲート及びドレインが互いに接続されたトランジスタＴ１９はダイオードとして動作し、トランジスタＴ１９による電圧降下はトランジスタＴ１９の閾値電圧Ｖｔｈに等しいので、抵抗Ｒ１２とトランジスタＴ１９に流れる電流ｉ０は、
ｉ０＝（Ｖout −Ｖｔｈ）／Ｒ１２
である。
【００５９】
トランジスタＴ１９とトランジスタＴ２０はカレントミラー回路を構成しているため、トランジスタＴ２０に流れる電流はトランジスタＴ１９に流れる電流ｉ０と等しい。トランジスタＴ２０にはトランジスタＴ２１が並列接続され、この並列回路はトランジスタＴ１５に直列接続されている。従って、トランジスタＴ２１に流れる電流ｉ４は、トランジスタＴ１５に流れる電流ｉ１からトランジスタＴ２０に流れる電流ｉ０を減じた電流であるため、
ｉ４＝ｉ１−ｉ０
＝（（Ｖin−Ｖｔｈ）／Ｒ１１）−（（Ｖout −Ｖｔｈ）／Ｒ１２）
となる。抵抗Ｒ１１と抵抗Ｒ１２の抵抗値をＲとすると、
ｉ４＝（Ｖｉｎ−Ｖout ）／Ｒ
となる。従って、トランジスタＴ２１のゲートを出力端子Ｘとし、該出力端子Ｘにカレントミラー回路を構成するトランジスタを接続することにより、入力電圧Ｖinと出力電圧Ｖoutの差分値に応じた電流が得られる。
【００６０】
図６は、乗算器４２の回路図である。
入力電圧Ｖinは、ＮＰＮトランジスタＱ２１のコレクタに供給され、トランジスタＱ２１のベースはＮＰＮトランジスタＱ２２のベースに接続され、トランジスタＱ２１のエミッタはＮＰＮトランジスタＱ２３のベースとＮＰＮトランジスタＱ２６のコレクタに接続されている。トランジスタＱ２１のベースにはバイアス電源ｅ２が接続されている。トランジスタＱ２２のコレクタには入力電圧Ｖinが供給され、トランジスタＱ２２のエミッタはＮＰＮトランジスタＱ２４のベースと定電流源６２に接続されている。
【００６１】
トランジスタＱ２４のコレクタには入力電圧Ｖinが供給され、トランジスタＱ２４のエミッタはＮＰＮトランジスタＱ２６のベースとＮチャネルＭＯＳトランジスタＱ２８のドレインに接続されて、トランジスタＱ２８のソースはグランドに接続されている。
【００６２】
トランジスタＱ２３のコレクタには入力電圧Ｖinが供給され、トランジスタＱ２３のエミッタはＮＰＮトランジスタＱ２５のベースとＮチャネルＭＯＳトランジスタＱ２７のドレインに接続され、トランジスタＱ２８のソースはグランドに接続されている。トランジスタＱ２５のコレクタはＰチャネルＭＯＳトランジスタＱ２９のドレインに接続されている。トランジスタＱ２９は、ゲート及びドレインが互いに接続され、ソースに入力電圧Ｖinが供給され、トランジスタＱ２９のゲートは出力端子Ｚとなる。
【００６３】
トランジスタＱ２５とトランジスタＱ２６のエミッタは互いに接続され、その接続点は定電流源６３を介してグランドに接続されている。トランジスタＱ２７のゲートは図５に示す端子Ｘに接続され、トランジスタＱ２８のゲートは図５に示す端子Ｙに接続されている。
【００６４】
上記のように構成された乗算器４２において、トランジスタＱ２１，Ｑ２３，Ｑ２５はダーリントン接続された回路を構成している。同様に、トランジスタＱ２２，Ｑ２４，Ｑ２６はダーリントン接続された回路を構成している。トランジスタＱ２１，Ｑ２２のベースはバイアス電源ｅ２に接続されている。トランジスタＱ２５，Ｑ２６のエミッタは共通の定電流源６３に接続されている。従って、ダーリントン接続されたトランジスタＱ２１，Ｑ２３，Ｑ２５のベース−エミッタ間電圧Ｖｂｅと、ダーリントン接続されたトランジスタＱ２２，Ｑ２４，Ｑ２６のベース−エミッタ間電圧Ｖｂｅは等しい。従って、トランジスタＱ２１〜Ｑ２６に流れる電流を各々ｉ２１〜ｉ２６とすると、
ｉ２１×ｉ２３×ｉ２５≒ｉ２２×ｉ２４×ｉ２６
となる。
【００６５】
トランジスタＱ２１とトランジスタＱ２６は直列接続されているため、トランジスタＱ２１に流れる電流ｉ２１とトランジスタＱ２６に流れる電流ｉ２６は等しい。従って、上記式は、
ｉ２３×ｉ２５≒ｉ２２×ｉ２４
となり、
ｉ２５≒（ｉ２４／ｉ２３）×ｉ２２
となる。
【００６６】
トランジスタＱ２３はトランジスタＱ２７と直列接続され、トランジスタＱ２７のゲートは図５に示すトランジスタＴ２１のゲートに接続されている。トランジスタＱ２７とトランジスタＴ２１はカレントミラー回路を構成するため、トランジスタＱ２３及びトランジスタＱ２７に流れる電流は、トランジスタＱ２１に流れる電流ｉ４と等しい。従って、トランジスタＱ２３に流れる電流ｉ２３は、
ｉ２３＝ｉ４＝（Ｖin−Ｖout ）／Ｒ
となる。
【００６７】
同様に、トランジスタＱ２４はトランジスタＱ２８と直列接続され、トランジスタＱ２８のゲートは図５に示すトランジスタＴ１８のゲートに接続されている。トランジスタＱ２８とトランジスタＴ１８はカレントミラー回路を構成するため、トランジスタＱ２４及びトランジスタＱ２８に流れる電流は、トランジスタＱ１８に流れる電流ｉ３と等しい。従って、トランジスタＱ２４に流れる電流ｉ２４は、
ｉ２４＝ｉ３＝Ｖin／Ｒ
となる。
【００６８】
トランジスタＱ２２のエミッタは定電流源６２に接続され、この定電流源６２は電流Ｉccを流すように設定されている。従って、トランジスタＱ２２に流れる電流ｉ２２は電流Ｉccと等しい。
【００６９】
以上により、トランジスタＱ２５に流れる電流ｉ２５は、
ｉ２５≒（ｉ２４／ｉ２３）×ｉ２２
≒（（Ｖin／Ｒ）／（（Ｖin−Ｖout ）／Ｒ））×Ｉcc
≒（Ｖin／（Ｖin−Ｖout ））×Ｉcc
となる。
【００７０】
トランジスタＱ２５とトランジスタＱ２９は直列接続され、ゲートとドレインが互いに接続されたトランジスタＱ２９はダイオードとして動作するため、トランジスタＱ２９に流れる電流はトランジスタＱ２５に流れる電流ｉ２５と等しい。従って、トランジスタＱ２９のゲートが接続された出力端子Ｚにカレントミラー回路を構成するトランジスタを接続することにより、トランジスタＱ２５に流れる電流ｉ２５と等しい電流が得られる。
【００７１】
次に、上記のように構成されたＤＣ−ＤＣコンバータ１２の作用を説明する。
図４に示す電池１１から供給される入力電圧Ｖinは、電子機器１０の使用や放電により低下する。ＤＣ−ＤＣコンバータ１２のモード制御回路３６は、入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬを監視し、入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬ、及び消費電流Ｉccに基づいて、その時におけるスイッチングレギュレータの効率η１とリニアレギュレータの効率η２とが等しくなる電流に応じた信号Ｉout を生成する。更に、モード制御回路３６は、電流検出用抵抗Ｒｓに流れる出力電流ＩＬに対応する信号ＳＩと，信号Ｉout を比較し、その比較結果に基づいてモード制御信号ＳＭを出力する。従って、ＤＣ−ＤＣコンバータ１２は、スイッチングレギュレータの効率とリニアレギュレータの効率とが同じ値となるときの負荷電流において、スイッチングレギュレータとリニアレギュレータとを切り替える。
【００７２】
［モード制御信号ＳＭがＨレベルの時］
発振器３３は、Ｈレベルのモード制御信号ＳＭにより発振動作し、三角波信号ＳＳを出力する。ＰＷＭ比較器３２は、Ｈレベルのモード制御信号ＳＭにより動作し、三角波信号ＳＳと誤差増幅器３１から出力される第１誤差信号Ｓ１ａとを比較した結果に応じた信号ＱＬを出力する。スイッチＳＷ１は、Ｈレベルのモード制御信号ＳＭにより共通端子Ｔｃを第１の切替端子Ｔａに接続し、ＰＷＭ比較器３２から出力される信号ＱＬを制御信号ＤＨとして出力トランジスタＴ１に供給する。アンド回路３４は、Ｈレベルのモード制御信号ＳＭによりＰＷＭ比較器３２から出力される信号ＱＬを制御信号ＤＬとして出力トランジスタＴ２に供給する。従って、出力トランジスタＴ１，Ｔ２は、相補的にオンオフする。
【００７３】
出力トランジスタＴ１のオン動作に基づいて、出力電圧Ｖout が上昇する。出力電圧Ｖout は平滑用コンデンサＣ１により平滑される。出力トランジスタＴ１がオフされると、チョークコイルＬ１に蓄えられているエネルギーが放出される。チョークコイルＬ１に蓄えられたエネルギーが減少して出力電圧Ｖout が低下し、抵抗Ｒ１，Ｒ２による比較電圧Ｖ１が基準電圧Ｖｒ１より低くなると、出力トランジスタＴ１がオンされる。
【００７４】
出力電圧Ｖout が高くなると誤差増幅器３１の出力電圧が低下して出力トランジスタＴ１のオン時間が短くなり、出力電圧Ｖout が低くなると誤差増幅器３１の出力電圧が上昇して出力トランジスタＴ１のオン時間が長くなる。このように、出力トランジスタＴ１，Ｔ２をオンオフするスイッチングレギュレータとして動作し、出力電圧Ｖout が基準電圧Ｖｒ１に基づく一定電圧に維持される。
【００７５】
［モード制御信号ＳＭがＬレベルの時］
ＰＷＭ比較器３２及び発振器３３は、Ｌレベルのモード制御信号ＳＭにより電源電圧Ｖccの供給が停止され、動作を停止する。スイッチＳＷ１は、Ｌレベルのモード制御信号ＳＭにより共通端子Ｔｃを第２の切替端子Ｔｂに接続する。これにより、出力トランジスタＴ１には、第２誤差信号Ｓ１ｂが制御信号ＤＨとして供給される。アンド回路３４は、Ｌレベルのモード制御信号ＳＭによりＬレベルの制御信号ＤＬを出力トランジスタＴ２に供給し、出力トランジスタＴ２はＬレベルの制御信号ＤＬによりオフする。
【００７６】
誤差増幅器３１は出力電圧Ｖout と基準電圧Ｖｒ１の差を増幅して出力するので、誤差増幅器３１の反転出力である第２誤差信号Ｓ１ｂは出力電圧Ｖout が低いほど低い電圧となり、出力電圧Ｖout が高く基準電圧Ｖｒ１に近づくほど高い電圧となる。
【００７７】
第２誤差信号Ｓ１ｂは出力トランジスタＴ１のゲートに供給されている、出力電圧Ｖout が下がると出力トランジスタＴ１のゲート電圧も下がる。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであるため、ゲート電圧が下がるとオン抵抗値が小さくなる。その結果、出力トランジスタＴ１のオン抵抗による電圧降下が減少し、出力電圧Ｖout が上昇する。
【００７８】
一方、出力電圧Ｖout が上がると誤差増幅器３１の反転出力である第２誤差信号Ｓ１ｂの電圧も上がり、出力トランジスタＴ１のゲート電圧が上昇する。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであるため、ゲート電圧が上がるとオン抵抗値が大きくなる。その結果、出力トランジスタＴ１のオン抵抗値による電圧降下が増加し、出力電圧Ｖout が下降する。
【００７９】
このように、誤差増幅器３１の反転出力である第２誤差信号Ｓ１ｂを出力トランジスタＴ１のゲートに供給することで、ＤＣ−ＤＣコンバータ１２はリニアレギュレータとして動作し、出力電圧Ｖout が基準電圧Ｖｒ１に基づく一定電圧に維持される。リニアレギュレータはスイッチング動作を伴わないので、出力電圧Ｖout のリップル電圧を非常に低く抑える事ができる。また、ＤＣ−ＤＣコンバータ１２の誤差増幅器３１以外の回路としてＰＷＭ比較器３２と三角波発振器３３との動作を停止させる。ＰＷＭ比較器３２と三角波発振器３３における消費電力は、ＤＣ−ＤＣコンバータ１２の固定損失であるため、ＤＣ−ＤＣコンバータ１２の制御回路２１における固定損失を低減する事が可能となる。
【００８０】
以上記述したように、本実施形態によれば、以下の効果を奏する。
・モード制御回路３６は、入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬを監視し、入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬ、及び消費電流Ｉccに基づいて、その時におけるスイッチングレギュレータの効率η１とリニアレギュレータの効率η２とが等しくなる電流に応じた信号Ｉout を生成する。更に、モード制御回路３６は、電流検出用抵抗Ｒｓに流れる出力電流ＩＬに対応する信号ＳＩと，信号Ｉout を比較し、その比較結果に基づいてモード制御信号ＳＭを出力する。制御回路２１は、モード制御信号ＳＭに基づいて、ＤＣ−ＤＣコンバータ１２を、スイッチングレギュレータ又はリニアレギュレータとして動作させる。その結果、図１２や図１３に示すように、レギュレータの切り替わりにおいて、変換効率が悪いにもかかわらず切り替えられなかったり、変換効率が悪いレギュレータへの切り替えられたりするといった不具合が解消され、ＤＣ−ＤＣコンバータ１２の変換効率を連続的にすることができる。そして、切り替え点の前後において変換効率が悪化することを抑制することができる。
【００８１】
・制御回路２１は、ＤＣ−ＤＣコンバータ１２を、ＰＷＭ動作モードの時に第１出力トランジスタＴ１と第２出力トランジスタＴ２とを相補的にオンオフ動作させるスイッチングレギュレータとして動作させる。また、制御回路２１は、ＤＣ−ＤＣコンバータ１２を、リニア動作モード時に第２出力トランジスタＴ２をオフさせ第１出力トランジスタＴ１のオン抵抗値を制御する、つまりリニア動作させるリニアレギュレータとして動作させる。従って、ＤＣ−ＤＣコンバータ１２は、出力電圧Ｖout に応じてスイッチングレギュレータ又はリニアレギュレータとして動作するため、スイッチングレギュレータとリニアレギュレータとを別々に備える構成に比べてシステム全体の面積が小さく、面積の増大を抑えることができる。
【００８２】
・三角波発振器３３及びＰＷＭ比較器３２の少なくとも一方をモード制御信号ＳＭに基づいてリニア動作モードの時に動作を停止することで、消費電力を低減し、高い変換効率を得ることができる。
【００８３】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図面に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００８４】
図７に示すＤＣ−ＤＣコンバータ７０は電流制御モード方式のＤＣ−ＤＣコンバータであり、制御回路７１、出力トランジスタＴ１，Ｔ２、チョークコイルＬ１、平滑用コンデンサＣ１、ダイオードＤ１、電流検出用抵抗Ｒｓとから構成される。出力電圧Ｖout は、電流検出用抵抗Ｒｓを介して出力される。
【００８５】
制御回路７１の電圧増幅器３５には、電流検出用抵抗Ｒｓの両端子電圧を持つ帰還信号ＣＳ，ＦＢが入力される。電圧増幅器３５は電流検出用抵抗Ｒｓに流れる出力電流に基づいて電流検出用抵抗Ｒｓの両端子間に発生する電圧を増幅した信号ＳＩをモード制御回路３６と比較器７３に出力する。制御回路７１の誤差増幅器３１は、帰還信号ＦＢの電圧つまり出力電圧Ｖout を抵抗Ｒ１，Ｒ２で分割した電圧と、基準電源ｅ１の出力電圧との差電圧を増幅した誤差信号Ｓ１ａ，Ｓ１ｂを生成する。第１誤差信号Ｓ１ａは比較器７３に供給され、第２誤差信号Ｓ１ｂはスイッチＳＷ１に供給される。
【００８６】
比較器７３は、電圧増幅器３５の出力電圧と、誤差増幅器３１の第１誤差信号Ｓ１ａの電圧とを比較し、電圧増幅器３５の出力電圧が誤差増幅器３１の第１誤差信号Ｓ１ａの電圧より高いときにＨレベルの出力信号をフリップフロップ回路（以下、ＦＦ回路）７４のリセット端子Ｒに出力する。また、電圧増幅器３５の出力電圧が誤差増幅器３１の第１誤差信号Ｓ１ａの電圧より低いときにはＬレベルの出力信号をリセット端子Ｒに出力する。
【００８７】
ＦＦ回路７４のセット端子Ｓには、発振器７５から一定周波数のパルス信号が入力される。ＦＦ回路７４はセット端子ＳにＨレベルの信号が入力されると、反転出力端子ＱバーからＬレベルの出力信号ＱＬを出力し、リセット端子ＲにＨレベルの信号が入力されると、反転出力端子ＱバーからＨレベルの出力信号ＱＬを出力する。
【００８８】
上記電圧増幅器３５の出力電圧は、モード制御回路３６に供給される。モード制御回路３６は、電圧増幅器３５の出力電圧に基づいてモード制御信号ＳＭを出力する。電圧増幅器３５の出力電圧は、帰還信号ＣＳ，ＦＢの差電圧に対応している、つまりＤＣ−ＤＣコンバータ７０の出力電流に対応している。従って、モード制御回路３６は、ＤＣ−ＤＣコンバータ７０の出力電流を検出し、該検出結果に応じてＤＣ−ＤＣコンバータ７０の動作モードを変更するためのモード制御信号ＳＭを出力する。このモード制御信号ＳＭは、第一実施形態と同様に、スイッチＳＷ１，アンド回路３４，発振器７５に供給される。
【００８９】
ＦＦ回路７４の反転出力端子にはスイッチＳＷ１とアンド回路３４が接続されている。スイッチＳＷ１は、２つの切替端子Ｔａ，Ｔｂと共通端子Ｔｂとを有し、第１の切替端子Ｔａには信号ＱＬが供給され、第２の切替端子Ｔｂには第２誤差信号Ｓ１ｂが供給される。スイッチＳＷ１の共通端子は出力トランジスタＴ１のゲートに接続されている。スイッチＳＷ１は、モード制御回路３６から供給されるモード制御信号ＳＭに応答して、共通端子Ｔｃを第１の切替端子Ｔａと第２の切替端子Ｔｂとに切替接続する。従って、スイッチＳＷ１は、信号ＱＬと第２誤差信号Ｓ１ｂとの何れか一方を選択し、その選択した信号に対応する制御信号ＤＨを出力する。そして、制御信号ＤＨは出力トランジスタＴ１に供給され、該出力トランジスタＴ１は制御信号ＤＨに応答して動作する。
【００９０】
アンド回路３４は２つの入力端子を有する論理回路であり、信号ＱＬとモード制御信号ＳＭとが入力される。アンド回路３４の出力端子は出力トランジスタＴ２のゲートに接続されている。アンド回路３４は、信号ＱＬとモード制御信号ＳＭとを論理積演算した結果を持つ制御信号ＤＬを出力する。従って、制御信号ＤＬは、信号ＱＬ及びモード制御信号ＳＭが共にＨレベルの場合にはＨレベルであり、信号ＱＬとモード制御信号ＳＭの少なくとも一方がＬレベルの場合にはＬレベルである。制御信号ＤＬは出力トランジスタＴ２に供給され、該出力トランジスタＴ２は制御信号ＤＬに応答してオンオフする。
【００９１】
発振器７５は、第一実施形態の三角波発振器３３と同様に、Ｈレベルのモード制御信号ＳＭに応答して発振動作し、所定周波数のパルス信号ＳＰを出力するように構成されている。また、ＦＦ回路７４は、第一実施形態のＰＷＭ比較器３２と同様に、該ＦＦ回路７４を構成する素子に対してモード制御信号ＳＭにより電源電圧の供給・停止が制御可能に構成されている。
【００９２】
次に、上記のように構成されたＤＣ−ＤＣコンバータ７０の作用を説明する。
図４に示す電池１１から供給される入力電圧Ｖinは、電子機器１０の使用や放電により低下する。ＤＣ−ＤＣコンバータ７０のモード制御回路３６は、入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬを監視し、入力電圧Ｖin、出力電圧Ｖout 、出力電流ＩＬ、及び消費電流Ｉccに基づいて、その時におけるスイッチングレギュレータの効率η１とリニアレギュレータの効率η２とが等しくなる電流に応じた信号Ｉout を生成する。更に、モード制御回路３６は、電流検出用抵抗Ｒｓに流れる出力電流ＩＬに対応する信号ＳＩと，信号Ｉout を比較し、その比較結果に基づいてモード制御信号ＳＭを出力する。従って、ＤＣ−ＤＣコンバータ１２は、スイッチングレギュレータの効率とリニアレギュレータの効率とが同じ値となるときの負荷電流において、スイッチングレギュレータとリニアレギュレータとを切り替える。
【００９３】
［モード制御信号ＳＭがＨレベルの時］
発振器７５はＨレベルのモード制御信号ＳＭにより発振動作し、パルス状の信号ＳＰを出力する。ＦＦ回路７４は、Ｈレベルのモード制御信号ＳＭにより動作する。スイッチＳＷ１は、Ｈレベルのモード制御信号ＳＭにより共通端子Ｔｃを第１の切替端子Ｔａに接続する。アンド回路３４は、Ｈレベルのモード制御信号ＳＭによりＦＦ回路７４の出力信号ＱＬと同相の制御信号ＤＬを出力する。
【００９４】
従って、制御回路７１は、発振器７５の出力信号の立ち上がりに基づいて、一定周期で出力トランジスタＴ１をオンさせる。出力トランジスタＴ１がオンされると、チョークコイルＬ１及び電流検出用抵抗Ｒｓに流れる電流ＩＬが増大し電圧増幅器３５の出力電圧が上昇する。そして、電圧増幅器３５の出力電圧が誤差増幅器３１の出力電圧より高くなると、ＦＦ回路７４のリセット端子ＲにＨレベルの信号が出力されるため、出力トランジスタＴ１がオフされ、出力トランジスタＴ２がオンされて、チョークコイルＬ１に蓄えられたエネルギーが出力される。
【００９５】
上記のような出力トランジスタＴ１，Ｔ２のオン・オフ動作時に、出力電圧Ｖout が低くなると、誤差増幅器３１の出力電圧が高くなり、比較器７３の出力信号がＨレベルとなるまでの時間が長くなるため、出力トランジスタＴ１のオン時間が長くなる。また、出力電圧Ｖout が高くなると、誤差増幅器３１の出力電圧が低くなり、比較器７３の出力信号がＨレベルとなるまでの時間が短くなるため、出力トランジスタＴ１のオン時間が短くなる。このような動作により、出力トランジスタＴ１は発振器７５の出力信号周波数に基づいて一定周期でオンされ、出力トランジスタＴ１がオフされるタイミングは、出力電流ＩＬの増大に基づいて決定される。そして、出力電圧Ｖout の高低に基づいてそのタイミングが変化して、出力電圧Ｖout が一定に維持される。
【００９６】
［モード制御信号ＳＭがＬレベルの時］
発振器７５とＦＦ回路７４はＬレベルのモード制御信号ＳＭにより動作を停止する。スイッチＳＷ１は、Ｌレベルのモード制御信号ＳＭにより共通端子Ｔｃを第２の切替端子Ｔｂに接続する。アンド回路３４は、Ｌレベルのモード制御信号ＳＭによりＬレベルの制御信号ＤＬを出力する。
【００９７】
従って、制御回路７１は、出力トランジスタＴ２をオフし、出力トランジスタＴ１のオン抵抗値を第２誤差信号Ｓ１ｂにより制御する。つまり、ＤＣ−ＤＣコンバータ１２はリニアレギュレータとして動作し、出力電圧Ｖout が基準電圧Ｖｒ１に基づく一定電圧に維持される。リニアレギュレータはスイッチング動作を伴わないので、出力電圧Ｖout のリップル電圧を非常に低く抑える事ができる。また、ＤＣ−ＤＣコンバータ７０の誤差増幅器３１と電圧増幅器３５以外の回路としてＦＦ回路７４と発振器７５との動作を停止させる。ＦＦ回路７４と発振器７５における消費電力は、ＤＣ−ＤＣコンバータ７０の固定損失であるため、ＤＣ−ＤＣコンバータ７０の制御回路７１における固定損失を低減する事が可能となる。
【００９８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
・ＤＣ−ＤＣコンバータ７０は電流制御モード方式のＤＣ−ＤＣコンバータであり、電流検出用抵抗Ｒｓに流れる電流ＩＬを検出して出力電圧Ｖout を一定電圧に維持する。このように電流制御モード方式のＤＣ−ＤＣコンバータにおいても、第一実施形態と同様に、スイッチングレギュレータの効率とリニアレギュレータの効率が連続的となるように切り替えられるため、入力電圧Ｖinが変化した場合においても高い変換効率をえることができる。
【００９９】
・ＤＣ−ＤＣコンバータ７０は、第一実施形態と同様に、出力電流ＩＬに応じてＰＷＭ動作モードかリニア動作モードかを判断し、動作モードに応じてスイッチングレギュレータ又はリニアレギュレータとして動作することで、高い変換効率を得ることと、面積の増大を抑えることができる。
【０１００】
尚、上記各実施形態は、以下の態様に変更してもよい。
・リニアレギュレータとスイッチングレギュレータとが別々の構成であるＤＣ−ＤＣコンバータに応用しても良い。
【０１０１】
・上記各実施形態では、ＰＷＭ方式のスイッチングレギュレータとリニアレギュレータとを切り替える構成としたが、その他の方式のレギュレータを含めて切り替える構成としてもよい。例えば、ＰＷＭ方式のスイッチングレギュレータにおいて、三角波信号の周波数を低くする、又は負荷電流に応じてスイッチング周波数を変更するＰＦＭ方式のスイッチングレギュレータに切り替える構成とする。
【０１０２】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
入力電圧を電圧変換した出力電圧を一定に制御するスイッチングレギュレータ及びリニアレギュレータと、前記スイッチングレギュレータと前記リニアレギュレータの何れか一方を動作させる制御回路とを備え、
前記制御回路は、入力電圧及び出力電圧及び出力電流を監視し、該監視結果に基づき、その出力電流において、スイッチングレギュレータとリニアレギュレータのうちの効率の良いレギュレータを選択して動作させるようにした、
ことを特徴とするＤＣ−ＤＣコンバータ。（１）
（付記２）
前記制御回路は、前記入力電圧及び前記出力電圧及び前記出力電流を監視し、該監視結果に基づき、スイッチングレギュレータの効率とリニアレギュレータの効率とが等しくなる負荷電流を算出し、該負荷電流と前記出力電流とを比較してスイッチングレギュレータ及びリニアレギュレータの何れか一方を選択的に動作させるようにした、
ことを特徴とする付記１記載のＤＣ−ＤＣコンバータ。（２）
（付記３）
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、を備え、
前記制御回路は、前記スイッチングレギュレータを動作させる第１動作モードと、前記リニアレギュレータを動作させる第２動作モードの何れか一方の動作モードを選択し、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とする付記１又は２記載のＤＣ−ＤＣコンバータ。（３）
（付記４）
前記制御回路は、
前記入力電圧及び前記出力電圧及び前記出力電流を監視し、該監視結果に基づき、スイッチングレギュレータとリニアレギュレータとを切り替えるモード制御信号を生成するモード制御回路と、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、第１動作モードの時には前記制御信号を第１出力トランジスタに供給し、第２動作モードの時には前記誤差信号を第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を第２出力トランジスタに供給し、前記第２動作モードの時には第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする付記１〜３のうちの何れか一項に記載のＤＣ−ＤＣコンバータ。（４）
（付記５）
入力電圧を電圧変換した出力電圧を一定に制御するスイッチングレギュレータ及びリニアレギュレータと、前記スイッチングレギュレータと前記リニアレギュレータの何れか一方を動作させるＤＣ−ＤＣコンバータの制御回路であって、
入力電圧及び出力電圧及び出力電流を監視し、該監視結果に基づき、その出力電流において、スイッチングレギュレータとリニアレギュレータのうちの効率の良いレギュレータを選択して動作させるようにした、
ことを特徴とするＤＣ−ＤＣコンバータの制御回路。（５）
（付記６）
前記入力電圧及び前記出力電圧及び前記出力電流を監視し、該監視結果に基づき、スイッチングレギュレータの効率とリニアレギュレータの効率とが等しくなる負荷電流を算出し、該負荷電流と前記出力電流とを比較してスイッチングレギュレータ及びリニアレギュレータの何れか一方を選択的に動作させるようにした、
ことを特徴とする付記５記載のＤＣ−ＤＣコンバータの制御回路。（６）
（付記７）
ＤＣ−ＤＣコンバータは、直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、を備え、
前記スイッチングレギュレータを動作させる第１動作モードと、前記リニアレギュレータを動作させる第２動作モードの何れか一方の動作モードを選択し、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とする付記５又は６記載のＤＣ−ＤＣコンバータの制御回路。（７）
（付記８）
前記入力電圧及び前記出力電圧及び前記出力電流を監視し、該監視結果に基づき、スイッチングレギュレータとリニアレギュレータとを切り替えるモード制御信号を生成するモード制御回路と、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、第１動作モードの時には前記制御信号を第１出力トランジスタに供給し、第２動作モードの時には前記誤差信号を第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を第２出力トランジスタに供給し、前記第２動作モードの時には第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする付記５〜７のうちの何れか一項に記載のＤＣ−ＤＣコンバータの制御回路。
（付記９）
入力電圧を電圧変換した出力電圧を一定に制御するスイッチングレギュレータ及びリニアレギュレータと、前記スイッチングレギュレータと前記リニアレギュレータの何れか一方を動作させるＤＣ−ＤＣコンバータの制御方法であって、
入力電圧及び出力電圧及び出力電流を監視し、該監視結果に基づき、その出力電流において、スイッチングレギュレータとリニアレギュレータのうちの効率の良いレギュレータを選択して動作させるようにした、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。（８）
（付記１０）
前記入力電圧及び前記出力電圧及び前記出力電流を監視し、該監視結果に基づき、スイッチングレギュレータの効率とリニアレギュレータの効率とが等しくなる負荷電流を算出し、該負荷電流と前記出力電流とを比較してスイッチングレギュレータ及びリニアレギュレータの何れか一方を選択的に動作させるようにした、
ことを特徴とする付記９記載のＤＣ−ＤＣコンバータの制御方法。（９）
（付記１１）
ＤＣ−ＤＣコンバータは、直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、を備え、
前記スイッチングレギュレータを動作させる第１動作モードと、前記リニアレギュレータを動作させる第２動作モードの何れか一方の動作モードを選択し、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とする付記９又は１０記載のＤＣ−ＤＣコンバータの制御方法。（１０）
（付記１２）
前記入力電圧及び前記出力電圧及び前記出力電流を監視し、該監視結果に基づき、スイッチングレギュレータとリニアレギュレータとを切り替えるモード制御信号を生成するモード制御回路と、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、第１動作モードの時には前記制御信号を第１出力トランジスタに供給し、第２動作モードの時には前記誤差信号を第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を第２出力トランジスタに供給し、前記第２動作モードの時には第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする付記９〜１１のうちの何れか一項に記載のＤＣ−ＤＣコンバータの制御方法。
【図面の簡単な説明】
【０１０３】
【図１】第一実施形態のＤＣ−ＤＣコンバータのブロック図である。
【図２】第一実施形態のモード制御回路のブロック図である。
【図３】三角波発振器の回路図である。
【図４】電子機器のブロック図である。
【図５】モード制御回路の回路図である。
【図６】モード制御回路の回路図である。
【図７】第二実施形態のＤＣ−ＤＣコンバータのブロック図である。
【図８】スイッチングレギュレータの特性図である。
【図９】リニアレギュレータの特性図である。
【図１０】スイッチングレギュレータとリニアレギュレータの切り替えを示す説明図である。
【図１１】スイッチングレギュレータとリニアレギュレータの切り替えを示す説明図である。
【図１２】スイッチングレギュレータとリニアレギュレータの切り替えを示す説明図である。
【図１３】スイッチングレギュレータとリニアレギュレータの切り替えを示す説明図である。
【符号の説明】
【０１０４】
２１  制御回路
３１  誤差増幅器
３２  比較器
３２  ＰＷＭ比較器
３３  三角波発振器
３６  モード制御回路
η１，η２  効率
Ｃ１  平滑用コンデンサ
ＤＨ，ＤＬ  制御信号
ＩＬ，Ｉｏｕｔ  出力電流
Ｌ１  チョークコイル
ＳＭ  モード制御信号
ＳＳ  三角波信号
Ｔ１  第１出力トランジスタ
Ｔ２  第２出力トランジスタ
Ｓ１ａ，Ｓ１ｂ  誤差信号
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
【図１】
0004421536.tif 000002
【図２】
0004421536.tif 000003
【図３】
0004421536.tif 000004
【図４】
0004421536.tif 000005
【図５】
0004421536.tif 000006
【図６】
0004421536.tif 000007
【図７】
0004421536.tif 000008
【図８】
0004421536.tif 000009
【図９】
0004421536.tif 000010
【図１０】
0004421536.tif 000011
【図１１】
0004421536.tif 000012
【図１２】
0004421536.tif 000013
【図１３】
0004421536.tif 000014