(57)【特許請求の範囲】
【請求項１】
アナログ入力電圧とアナログ出力電圧との間に接続され、前記アナログ入力電圧をサンプリングするサンプルスイッチと、前記アナログ出力電圧のノードに一端が接続され、前記サンプルスイッチによってサンプリングされた電圧を保持し前記アナログ出力電圧として出力するホールドコンデンサと、前記アナログ出力電圧と前記アナログ入力電圧とを比較する第１のコンパレータと、該第１のコンパレータからの比較結果に応じて、前記アナログ出力電圧が前記アナログ入力電圧よりも小さい場合には前記ホールドコンデンサに電荷を充電するのを補助する第１の補助回路と、前記アナログ出力電圧と前記アナログ入力電圧とを比較する第２のコンパレータと、該第２のコンパレータからの比較結果に応じて、前記アナログ出力電圧が前記アナログ入力電圧よりも大きい場合には前記ホールドコンデンサから電荷を放電するのを補助する第２の補助回路とを有することを特徴とするサンプルホールド回路。
【請求項２】
アナログ入力電圧とアナログ出力電圧との間に接続され、前記アナログ入力電圧をサンプリングするサンプルスイッチと、前記アナログ出力電圧のノードに一端が接続され、前記サンプルスイッチによってサンプリングされた電圧を保持し前記アナログ出力電圧として出力するホールドコンデンサと、前記アナログ出力電圧と前記アナログ入力電圧とを比較する１つのコンパレータと、該コンパレータからの比較結果に応じて、前記アナログ出力電圧が前記アナログ入力電圧よりも小さい場合には前記ホールドコンデンサに電荷を充電するのを補助し、前記アナログ出力電圧が前記アナログ入力電圧よりも大きい場合には前記ホールドコンデンサから電荷を放電するのを補助する補助回路とを有することを特徴とするサンプルホールド回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ入力電圧をサンプリングし、これを保持しつつアナログ出力電圧として出力するサンプルホールド回路に関するものである。
【０００２】
【従来の技術】
一般的に、サンプルホールド回路は、アナログ入力電圧をサンプリングするサンプルスイッチと、このサンプルスイッチによってサンプリングされたアナログ入力電圧を保持し、これをアナログ出力電圧として出力するホールドコンデンサとにより構成される。サンプルホールド回路では、サンプルスイッチを一旦オンしてオフすることにより、サンプルスイッチをオフした時点でのアナログ入力電圧がホールドコンデンサに保持される。
【０００３】
サンプルスイッチとしては通常トランジスタが使用される。したがって、サンプルスイッチをオフさせた時に、トランジスタのゲート・ソース間、ゲート・ドレイン間に存在する寄生容量がホールドコンデンサに合成され、ホールドコンデンサに保持されるホールド電圧が変動してしまう。このように、サンプルスイッチの寄生容量の影響により、ホールドコンデンサのホールド電圧が変動する現象をクロックフィードスルーという。
【０００４】
このクロックフィードスルーの影響によって、ホールドコンデンサに保持されるホールド電圧の誤差量はアナログ入力電圧の入力レベルに依存しており、アナログ入力電圧が電源とグランドとの中間電位に近づくにつれて小さくなり、逆に、電源あるいはグランドに近づくにつれて大きくなる傾向にある。このため、例えばサンプルホールド回路を用いるアナログデジタル変換回路等では、リニアリティ等の諸特性の劣化につながる。
【０００５】
従来のサンプルホールド回路では、クロックフィードスルーの影響を低減するために、クロックフィードスルーによるホールド電圧のずれが問題とならない程度までサンプルスイッチのトランジスタサイズを小さくしたり、ホールドコンデンサの容量を増加させ、ホールドコンデンサの容量とトランジスタの寄生容量との比を大きくしている。また、ダミートランジスタやダミー容量等を使用してクロックフィードスルーの影響を相殺する方式等が広く用いられている。
【０００６】
また、例えば本出願人に係る特開平７−８６９３５号公報には、容量増加用スイッチを介して、アナログ出力電圧とグランドとの間に容量増加用コンデンサを設け、サンプルスイッチをオフさせる時に、容量増加用スイッチをオンさせて、容量増加用コンデンサとホールドコンデンサを合成し、その容量値を増加させることにより、クロックフィードスルーによる影響を低減するサンプルホールド回路が提案されている。
【０００７】
しかし、これらの方式は、いずれもレイアウト面積の大幅な増加を伴うため、サンプルホールド回路を多用する回路では、チップコストが著しく上昇するという問題点がある。また、サンプルスイッチのトランジスタのオン抵抗値Ｒやホールドコンデンサの容量値Ｃが大きくなり、時定数ＣＲが大きくなるため、高速動作させることができず、サンプルホールド回路の動作周波数帯域を広帯域化するのが困難であるという問題点もある。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、クロックフィードスルーの影響を低減しながら、なおかつ、広帯域で動作するサンプルホールド回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、アナログ入力電圧とアナログ出力電圧との間に接続され、前記アナログ入力電圧をサンプリングするサンプルスイッチと、前記アナログ出力電圧のノードに一端が接続され、前記サンプルスイッチによってサンプリングされた電圧を保持し前記アナログ出力電圧として出力するホールドコンデンサと、前記アナログ出力電圧と前記アナログ入力電圧とを比較する第１のコンパレータと、該第１のコンパレータからの比較結果に応じて、前記アナログ出力電圧が前記アナログ入力電圧よりも小さい場合には前記ホールドコンデンサに電荷を充電するのを補助する第１の補助回路と、前記アナログ出力電圧と前記アナログ入力電圧とを比較する第２のコンパレータと、該第２のコンパレータからの比較結果に応じて、前記アナログ出力電圧が前記アナログ入力電圧よりも大きい場合には前記ホールドコンデンサから電荷を放電するのを補助する第２の補助回路とを有することを特徴とするサンプルホールド回路を提供するものである。
【００１０】
また、本発明は、アナログ入力電圧とアナログ出力電圧との間に接続され、前記アナログ入力電圧をサンプリングするサンプルスイッチと、前記アナログ出力電圧のノードに一端が接続され、前記サンプルスイッチによってサンプリングされた電圧を保持し前記アナログ出力電圧として出力するホールドコンデンサと、前記アナログ出力電圧と前記アナログ入力電圧とを比較する１つのコンパレータと、該コンパレータからの比較結果に応じて、前記アナログ出力電圧が前記アナログ入力電圧よりも小さい場合には前記ホールドコンデンサに電荷を充電するのを補助し、前記アナログ出力電圧が前記アナログ入力電圧よりも大きい場合には前記ホールドコンデンサから電荷を放電するのを補助する補助回路とを有することを特徴とするサンプルホールド回路を提供する。
【００１１】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明のサンプルホールド回路を詳細に説明する。
図１は、本発明のサンプルホールド回路の一実施例の構成回路図である。
図示例のサンプルホールド回路１０は、サンプルスイッチ１２と、ホールドコンデンサ１４とから構成される従来公知のサンプルホールド回路において、さらに、２つのコンパレータ１６，１８と、補助回路２０とを有する。
【００１２】
まず、サンプルスイッチ１２は、アナログ入力電圧ＡＩＮをサンプリングするもので、図示例の場合、Ｐ型ＭＯＳトランジスタ（以下、ＰＭＯＳという）２２と、Ｎ型ＭＯＳトランジスタ（以下、ＮＭＯＳという）２４とを有する。これらのＰＭＯＳ２２およびＮＭＯＳ２４は、その両端が、アナログ入力電圧ＡＩＮとアナログ出力電圧ＶＯＵＴとの間に並列接続され、そのゲートには、制御信号Ｓ０Ｎおよび制御信号Ｓ０が各々入力されている。
【００１３】
なお、制御信号Ｓ０およびＳ０Ｎはサンプルスイッチ１２のオンオフを制御する信号であり、制御信号Ｓ０Ｎは、制御信号Ｓ０の反転信号である。サンプルスイッチ１２を構成するＰＭＯＳ２２およびＮＭＯＳ２４は、制御信号Ｓ０がハイレベル、すなわち、制御信号Ｓ０Ｎがローレベルの時にオンしてアナログ入力電圧ＡＩＮとアナログ出力電圧ＶＯＵＴとが導通し、その逆に、制御信号がローレベル、制御信号Ｓ０Ｎがハイレベルの時にオフする。
【００１４】
ホールドコンデンサ１４は、サンプルスイッチ１２によってサンプリングされるアナログ入力電圧ＡＩＮを保持し、これをアナログ出力電圧ＶＯＵＴとして出力するもので、図示例の場合、その両端は、アナログ出力電圧ＶＯＵＴとグランド電圧ＶＳＳとの間に接続されている。
なお、言うまでもなく、本発明は、サンプルスイッチおよびホールドコンデンサからなる従来公知のあらゆるサンプルホールド回路に適用可能である。
【００１５】
続いて、コンパレータ１６，１８は、アナログ出力電圧ＶＯＵＴと基準電圧となるアナログ入力電圧ＡＩＮとを比較するものである。図示例では、コンパレータ１６は、アナログ出力電圧ＶＯＵＴよりもアナログ入力電圧ＡＩＮの方が高い場合にのみハイレベルを出力し、これに対して、コンパレータ１８は、アナログ出力電圧ＶＯＵＴよりもアナログ入力電圧ＡＩＮの方が低い場合にのみハイレベルを出力する。
【００１６】
なお、図１に示す回路例では、２つのコンパレータ１６，１８を使用しているが、図２に示すように、コンパレータは１つとしてもよい。図２のサンプルホールド回路３４と図１のサンプルホールド回路１０との違いは、コンパレータ１８の代わりに、コンパレータ１６の出力信号を反転出力するインバータ３６を使用して同一の機能を実現している点である。なお、上記以外の同一の構成要素には同一の符号を付してある。
【００１７】
また、図１に示す例では、アナログ出力信号ＶＯＵＴと比較する基準電圧の一例としてアナログ入力電圧ＡＩＮを使用しているが、基準電圧として必ずしもアナログ入力電圧ＡＩＮを使用する必要はない。すなわち、任意の電位の基準電圧を設定し、アナログ出力電圧ＶＯＵＴと基準電圧とを比較して、ホールドコンデンサ１４の電位を基準電圧のレベルに充放電してアナログ出力電圧ＶＯＵＴを調整するようにしてもよい。
【００１８】
最後に、補助回路２０は、サンプルスイッチ１２を介してのホールドコンデンサ１４への充放電に対し、コンパレータ１６，１８からの比較結果に応じて、アナログ出力電圧ＶＯＵＴが基準電圧、本実施例の場合、アナログ入力電圧ＡＩＮよりも小さい場合には、ホールドコンデンサ１４に電荷を充電するのを補助し、アナログ出力電圧ＶＯＵＴがアナログ入力電圧ＡＩＮよりも大きい場合には、ホールドコンデンサ１４から電荷を放電するのを補助するものである。
【００１９】
すなわち、補助回路２０は、サンプルスイッチ１２がオンの時、すなわち、制御信号Ｓ０Ｎがローレベル、かつ、制御信号Ｓ０がハイレベルの時に動作し、ホールドコンデンサ１４への充放電を補助する。
本実施例の場合、補助回路２０は、ＮＡＮＤゲート２６と、Ｐ型ＭＯＳトランジスタ（以下、ＰＭＯＳという）２８と、ＡＮＤゲート３０と、Ｎ型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３２とを有する。
【００２０】
ここで、ＮＡＮＤゲート２６およびＡＮＤゲート３０の第１の入力端子にはともに制御信号Ｓ１が入力され、第２の入力端子には、それぞれコンパレータ１６および１８からの出力信号が入力され、その出力信号は、それぞれＰＭＯＳ２８およびＮＭＯＳ３２のゲートに入力されている。また、ＰＭＯＳ２８およびＮＭＯＳ３２のソースは各々電源電圧ＶＤＤおよびグランド電圧ＶＳＳに接続され、そのドレインはともにアナログ出力電圧ＶＯＵＴに接続されている。
【００２１】
なお、制御信号Ｓ１は、補助回路２０の動作を制御するための信号であって、補助回路２０は、制御信号Ｓ１がハイレベルの時に動作可能な状態となる。これに対し、補助回路２０は、制御信号Ｓ１がローレベルの時に停止する、すなわち、ＮＡＮＤゲート２６の出力信号がハイレベル、ＡＮＤゲート３０の出力信号がローレベルとなり、ＰＭＯＳ２８およびＮＭＯＳ３２はともにオフしてアナログ出力電圧ＶＯＵＴから電気的に切り離される。
【００２２】
なお、補助回路２０の具体的な回路構成は図示例のものに限定されず、それぞれの信号の極性等に応じて回路を変更して、同じ機能を実現する他の回路構成であってもよい。また、図１および図２に示す回路例は、本発明をサンプルスイッチ１２およびホールドコンデンサ１４のみで構成されるサンプルホールド回路に適用したものであるが、本発明は、例えばアンプを用いて構成されるサンプルホールド回路等の容量の充放電を行う回路にも適用可能である。
【００２３】
以下、図３に示すタイミングチャートを参照しながら、アナログ入力電圧ＡＩＮがゼロレベルからフルレベルに変化する場合の本発明のサンプルホールド回路の動作について説明する。
【００２４】
図３のタイミングチャートに示すように、初期状態では、制御信号Ｓ０はローレベル、かつ、制御信号Ｓ０Ｎはハイレベルであり、制御信号Ｓ１はローレベルである。すなわち、サンプルスイッチ１２はオフしており、補助回路２０も停止している。また、アナログ入力電圧ＡＩＮはゼロレベルであり、アナログ出力電圧ＶＯＵＴもアナログ入力電圧ＡＩＮにほぼ等しいゼロレベルである。すなわち、コンパレータ１６，１８の出力信号はともにローレベルである。
【００２５】
まず、アナログ入力電圧ＡＩＮがゼロレベルからフルレベルへ変化する。
この時、サンプルスイッチ１２はオフであるから、アナログ出力電圧ＶＯＵＴはゼロレベルの状態を維持する。また、コンパレータ１６，１８は常に動作しているため、アナログ入力電圧ＡＩＮの変化に伴って、コンパレータ１６の出力信号がローレベルからハイレベルとなる。なお、コンパレータ１８の出力信号はローレベルを維持する。
【００２６】
続いて、制御信号Ｓ０がハイレベル、かつ、制御信号Ｓ０Ｎがローレベルになるとともに、制御信号Ｓ１がハイレベルとなる。
これにより、サンプルスイッチ１２がオンするとともに、補助回路２０も動作可能な状態となる。すなわち、アナログ入力電圧ＡＩＮのフルレベルは、サンプルスイッチ１２を介してホールドコンデンサ１４に充電されるとともに、アナログ出力電圧ＶＯＵＴとして出力される。
【００２７】
前述のように、コンパレータ１６の出力信号はハイレベルとなっている。これに対して、コンパレータ１８の出力信号はローレベルを維持している。制御信号Ｓ１がハイレベルとなった時、補助回路２０のＮＡＮＤゲート２６およびＡＮＤゲート３０の出力信号はローレベル、従って、ＰＭＯＳ２８はオン、ＮＭＯＳ３２はオフとなり、ホールドコンデンサ１４は、ＰＭＯＳ２８を介して高速にフルレベルまで充電される。
【００２８】
この時、ＰＭＯＳ２８によるホールドコンデンサ１４への充電で、アナログ出力電圧ＶＯＵＴの電圧レベルがアナログ入力電圧ＡＩＮの電圧レベルより高くなると、コンパレータ１６の出力信号はローレベルに変化してＰＭＯＳ２８がオフすると共に、コンパレータ１８の出力信号がハイレベルとなり、ＮＭＯＳ３２がオンして逆に放電を開始する。さらに、ホールドコンデンサの電位がアナログ入力電圧ＡＩＮの電圧レベルより低くなると、初期の充電時と同様にＰＭＯＳ２８がオン、ＮＭＯＳ３２がオフし充電を開始する。このように、補助回路が作動すると、ホールドコンデンサ１４の電位は急速にアナログ入力電圧ＡＩＮに近い値まで設定され、その後、アナログ入力電圧ＡＩＮの電圧付近で微小な振動を繰り返している。
【００２９】
続いて、制御信号Ｓ１が所定の一定時間後ローレベルとなる。この制御信号Ｓ１は、制御信号Ｓ０，Ｓ０Ｎに同期して動作する。本実施例の場合、制御信号Ｓ１は、制御信号Ｓ０の立ち上がり、すなわち、制御信号Ｓ０Ｎの立ち下がりに同期して立ち上り、ホールドコンデンサ１４を充放電するために必要な所定の一定時間の後、しかし、制御信号Ｓ０の立ち下りよりも前、すなわち、制御信号Ｓ０Ｎの立ち上りよりも前に立ち下る。
【００３０】
制御信号Ｓ１がローレベルになると、ＰＭＯＳ２８，ＮＭＯＳ３２共にオフされるが、サンプルスイッチ１２はオンしている為、補助回路動作時に発生しているアナログ入力電圧ＡＩＮとアナログ出力電圧ＶＯＵＴとの微小な誤差やＰＭＯＳ２８或いはＮＭＯＳ３２をオフした際に発生するクロックフィードスルーの影響による誤差が補正され、最終的にアナログ出力電圧ＶＯＵＴはアナログ入力電圧ＡＩＮとほぼ等しいフルレベルに設定される。
【００３１】
その後、制御信号Ｓ０がローレベル、かつ、制御信号Ｓ０Ｎがハイレベルとなる。
これにより、サンプルスイッチ１２はオフする。この時、サンプルスイッチ１２を構成するＰＭＯＳ２２およびＮＭＯＳ２４のクロックフィードスルーの影響により、ＰＭＯＳ２２およびＮＭＯＳ２４の寄生容量がホールドコンデンサ１４に合成され、アナログ出力電圧ＶＯＵＴが変動する。
【００３２】
サンプルスイッチ１２と、ホールドコンデンサ１４のみを備える従来のサンプルホールド回路では、クロックフィードスルーの影響を低減するために、サンプルスイッチのトランジスタサイズを大きくすることができない。このため、図４のタイミングチャートに示すように、ホールドコンデンサは、サンプルスイッチのみを介して緩やかに充電される。従って、サンプリングに必要な時間が長く、高速動作させるのが困難であった。
【００３３】
これに対し、本発明では、これらのＰＭＯＳ２２およびＮＭＯＳ２４のトランジスタサイズを小さくしたとしても、補助回路２０を構成するＰＭＯＳ２８およびＮＭＯＳ３２を介して高速にホールドコンデンサ１４を充放電することができる。このため、サンプルスイッチ１２を構成するＰＭＯＳ２２およびＮＭＯＳ２４のトランジスタサイズを小さくすることにより、クロックフィードスルーの影響を無視できる程度まで低く抑えることができる。
【００３４】
なお、上記実施例では、アナログ入力電圧ＡＩＮがゼロレベルからフルレベルに変化し、補助回路２０のＰＭＯＳ２８を介してホールドコンデンサ１４を高速にフルレベルまで充電する場合を例に挙げて説明したが、これとは逆に、アナログ入力電圧ＡＩＮがフルレベルからゼロレベルに変化する場合も同様に動作し、ホールドコンデンサ１４は、補助回路２０のＮＭＯＳ３２を介して高速にゼロレベルまで放電される。
【００３５】
本発明のサンプルホールド回路１０は、基本的に以上のようなものである。
以上、本発明のサンプルホールド回路について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００３６】
【発明の効果】
以上詳細に説明した様に、本発明のサンプルホールド回路は、アナログ出力電圧と基準電圧とを比較し、アナログ出力電圧が基準電圧よりも小さい場合にはホールドコンデンサに電荷を充電するのを補助し、アナログ出力電圧が基準電圧よりも大きい場合にはホールドコンデンサから電荷を放電するのを補助するものである。
本発明のサンプルホールド回路によれば、補助回路によってホールドコンデンサを高速に充放電することができるため、特に、大容量のホールドコンデンサを使用するサンプルホールド回路への好適利用が可能であり、サンプルスイッチのトランジスタサイズをクロックフィードスルーの影響を無視できる程度まで小さくすることができるため、アナログ入力電圧ノードの寄生容量も大きくならず、サンプルホールド回路を広帯域で動作させることができる。
【図面の簡単な説明】
【図１】  本発明のサンプルホールド回路の一実施例の構成回路図である。
【図２】  本発明のサンプルホールド回路の別の実施例の構成回路図である。
【図３】  本発明のサンプルホールド回路の動作を表す一実施例のタイミングチャートである。
【図４】  従来のサンプルホールド回路の動作を表す一例のタイミングチャートである。
【符号の説明】
１０，３４  サンプルホールド回路
１２  サンプルスイッチ
１４  ホールドコンデンサ
１６，１８  コンパレータ
２０  補助回路
２２，２８  Ｐ型ＭＯＳトランジスタ
２４，３２  Ｎ型ＭＯＳトランジスタ
２６  ＮＡＮＤゲート
３０  ＡＮＤゲート
３６  インバータ
【図１】
0004588144.tif 000002
【図２】
0004588144.tif 000003
【図３】
0004588144.tif 000004
【図４】
0004588144.tif 000005