(57)【特許請求の範囲】
【請求項１】
入射放射線に応答して電荷を発生する検出器セルの配列と、それぞれの前記検出器セル上の入射放射線に応じてピクセルイメージ値を蓄積する蓄積回路を有する前記検出器セルに対応するピクセル回路の配列とからなるイメージセル配列を有し、前記各ピクセル回路はそれぞれの前記検出器セルと組合わされ、かつピクセルイメージ値を隣接するピクセル回路へ移送するように制御可能であり、また前記ピクセル回路は隣接するピクセル回路からピクセルイメージ値を受け取るように動作可能であり、前記蓄積回路は更に対応する前記検出器セル上に入射した複数の放射線ヒットを計数する計数回路を有し、前記ピクセルイメージ値は計算値を有する、
ことを特徴とする、時間遅延積分（ＴＤＩ）モードで動作する走査撮像放射線用撮像素子。
【請求項２】
前記蓄積回路が対応する前記検出器セル内で発生し、かつ入射放射線エネルギーに依存する値を持つ電荷を受け取るように結合された閾値回路を有し、前記計数回路は前記閾値回路に結合され、一つの所定エネルギー範囲または複数のエネルギー範囲内の放射線ヒットを計数する、
ことを特徴とする請求項１に記載の撮像素子。
【請求項３】
計数値を受け取る前記計数回路に結合可能であり、かつ更にそれぞれ後続および先行回路からおよびそこへ計数値を受け取りおよび引渡す後続および先行ピクセル回路に組合わされるロード可能な複数の各レジスタに結合可能である、ロード可能なレジスタを有する移送回路を有する、
ことを特徴とする請求項１または請求項２に記載の撮像素子。
【請求項４】
前記ロード可能なレジスタが前記計数回路に前記先行回路からの計数値をロードするために前記計数回路に結合可能である、
ことを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記ロード可能なレジスタがシフトレジスタである、
ことを特徴とする請求項３または４に記載の撮像素子。
【請求項６】
前記計数回路およびロード可能なレジスタが前記計数回路および前記ロード可能なレジスタとして動作可能な単一要素として構成された論理回路を有する、
ことを特徴とする請求項３から５の何れか一つに記載の撮像素子。
【請求項７】
前記ピクセル回路の前記配列の隣接行のピクセル回路間の前記計数値またはピクセルイメージ値をＶＴＤＩ＝移送周波数×ピクセル行間隔のスピードで、移送するよう制御可能である、
ことを特徴とする請求項１乃至６の何れか一つに記載の撮像素子。
【請求項８】
前記行のピクセル回路の数を乗じた前記移送周波数に少なくとも等しい周波数で、ピクセル回路の前記配列の最終行から前記計数値またはピクセルイメージ値を読むようにされた、
ことを特徴とする請求項７に記載の撮像素子。
【請求項９】
前記検出器セルが入射放射線を直接電荷に変換する直接変換材料を有する、
ことを特徴とする請求項１から８の何れか一つに記載の撮像素子。
【請求項１０】
前記検出器セルがＸ線および／またはガンマ線および／またはアルファ線および／またはベータ線のような高エネルギー放射線に感応する、
ことを特徴とする請求項１から９の何れか一つに記載の撮像素子。
【請求項１１】
請求項１から１０の何れか一つに記載の撮像素子を有し、更に前記素子を制御しかつ前記撮像素子からのイメージ情報を読む制御エレクトロニクス、表示用に前記イメージ情報を処理するプロセッサーおよび前記処理された情報を表示する表示手段を有する、
ことを特徴とする走査撮像システム。
【請求項１２】
更に前記撮像素子に直面して配置された高エネルギー放射線源を有する、
ことを特徴とする請求項１１に記載の走査撮像システム。
【請求項１３】
更に前記撮像素子および前記高エネルギー放射線源についての支持手段を有し、前記支持手段は前記撮像素子および高エネルギー放射線源を前記撮像素子と高エネルギー放射線源との間に配置された対象物へ移動させる、
ことを特徴とする請求項１２に記載の走査撮像システム。
【請求項１４】
時間遅延積分（ＴＤＩ）モード中の走査撮像用撮像素子を操作する方法であって、
前記撮像素子が入射放射線に応答して電荷を発生する検出器セルの配列と、それぞれの前記検出器セル上の入射放射線に応じてピクセルイメージ値を蓄積する蓄積回路を有する前記検出器セルに対応するピクセル回路の配列からなるイメージセル配列を有し、前記各ピクセル回路はそれぞれの前記検出器セルと組合わされ、かつピクセルイメージ値を隣接するピクセル回路へ移送するように制御可能であり、
前記方法が、
(i)所定の判定基準を満たし、およびそれに応じて所定の単数または複数のエネルギー範囲内の放射線ヒットを計数する計数回路をトリガする前記電荷を決定し、
(ii)前記隣接するピクセル回路からピクセルイメージ値を受け取る、
ことを特徴とする操作方法。
【請求項１５】
計数値を後続ピクセル回路へ移送し及び先行ピクセル回路から計数値を受け取る、
ことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記計数回路を受け取った前記計数値で初期化し、及び前記計数値を入射放射線に従って増加させる、
ことを特徴とする請求項１５に記載の方法。
【請求項１７】
ピクセルイメージ値を前記ピクセル回路から隣接ピクセル回路へ移送する、
ことを特徴とする請求項１４から１６の何れか一つに記載の方法。
【請求項１８】
受け取ったピクセルイメージ値を対応する前記検出器セルに入射した放射線に従って変更する、
ことを特徴とする請求項１４から１７の何れか一つに記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は走査撮像放射線用の撮像素子に関し、それだけではないが特に時間遅延積分（TDI）として知られる撮像技術に関する、しかしそれのみに限定するものではない。
【０００２】
【従来の技術】
色々なタイプのピクセル配列を有する撮像素子が既知であり、それらではTDIモード動作を直接的にしてもしなくてもよい。
【０００３】
電荷結合イメージセンサー（これはまた電荷結合素子（CCDs）として知られる）は、既知の撮像素子の一つのタイプを形成する。CCD素子は次の方法で動作する。
【０００４】
１．電荷は印加電圧によって作られた空乏領域中に蓄積される。各ピクセルについて空乏は一つの電位ウェルの形状を持ち、一つの電極ゲートの下にある電子を半導体基板内部に留まらせる。
【０００５】
２．各電荷を隣接するセルにクロックするために、CCD素子の電極ゲートにパルスとして電圧が印加される。電荷は半導体基板の内側に残り、ピクセルを通して共通の出力へクロックされる。このプロセスの間追加の電荷は蓄積できない。
【０００６】
撮像素子の別のタイプはここに参考文献として組み入れられ、国際出願公開番号WO95/33332に記述された活性ピクセル半導体撮像素子（ASID）である。ASIDは、検出器セルの配列を持つ半導体基板を含むピクセルの一つの配列、およびピクセル回路の別の配列を有する。検出器セルは、入射した放射線に応じて電荷を発生する。それぞれの検出器セルに関連する各ピクセル回路は、関連する検出器セルの複数の放射線ヒットから生じる電荷を蓄積する。所定時間においてピクセル回路からの電荷が読み出され、そして各ピクセル回路に記憶されたアナログ電荷値に基づいて電荷を発生するため使用できる。
【０００７】
撮像素子の別のタイプは、ここに参照することにより本件に組み入れられた国際出願公開番号WO98/16853に記述された光子計数素子（PCD）である。PCDは、検出器セルの配列を持つ半導体基板を含むピクセルの配列、およびピクセル回路の別の配列を有する。検出器セルは、入射した放射線に応じて電荷を発生する。各ピクセル回路は、それぞれの検出器セルについての好ましいエネルギー範囲の放射線ヒットを記録する弁別器、およびｎビットデジタル計数器およびｎビットロード可能シフトレジスタを有する。
【０００８】
PCDは、次のように動作する。
１．関連する検出器セルに記録された放射線ヒットの数が、ｎビットデジタル計数器に計数される。
【０００９】
２．外部要求に応じて計数器の値はｎビットシフトレジスタにロードされ、計数器の値が取り払われる。
【００１０】
３．全センサーの総てのシフトレジスタは連鎖され、情報は直列方式でクロックアウトされる。ステップ１および３は同時にも実施できる。
【００１１】
電荷シフトはCCD技術の固有の特徴であるので、上記の撮像技術の内CCD素子のみがTDIモード操作に使用されてきた。
【００１２】
図９で、TDI CCD検出器とこのような検出器の動作が記述される。
【００１３】
CCDsは可視光線のみに感応するので、Ｘ線８２のような高エネルギー放射線を可視光線中に変換する蛍光体のようなシンチレータ８０をCCD素子８４の前面に置かなければならない。シンチレータ８０は一般に蛍光体材料の帯より構成され、CCD素子８４の活性領域８８に接着されたファイバー光テーパ８６に結合される。それぞれ三つのCCD素子８４に接着された三つのファイバー光テーパ８６が、図９に図示されている。ファイバー光テーパ８６はCCD素子８４の外側不活性領域を設けるために、テーパ出力に空間を提供するように光収集を縮小するが、依然として受け入れ可能な光収集効率を維持する。
【００１４】
TDIモードにおいてイメージの獲得は、乳房撮影（マンモグラフィ）への適用での乳房のような対象物を横切って連続的なＸ線ビームを走査し、かつ一般にＸ線ビームと同じ走査スピードで対象物を横切って検出器をそれに応動して移動することにより行われる。CCDに収集された電荷は、走査Ｘ線ビームと等しい速度でただし反対方向へ、CCD素子８４のコラムの下方へシフトされる。CCDコラムの端部に収集された電荷パケットは、対象物を通るＸ線の提供された径路に関して効率的に静止したまま残り、そしてそれらはCCDコラム中に色々な電荷パケットの積分を有する。その理由は、センサーが常に活性化したままであり、かつ全電荷が一つのコラムに沿ってクロックされながら、イメージ上の全ピクセル電荷が多数のピクセルからの電荷を集積することから来るからである。収集された電荷パケットは適当なイメージへの処理のために読み出され、そして典型的にデジタル化される。
【００１５】
TDIモード撮像は、全体的に比較的低いＸ線照度からでも、撮像放射線の良好な全エネルギーレベルとそれに対応した良好な安定性を提供する。こうして高パワーＸ線照度からのそれに内在する危険性を低減しながら、良好なイメージを提供する。
【００１６】
しかしながらCCD撮像器はＸ線の光への間接変換を要求し、それ故絶対的な感度と解像度が制限されている。CCDsの小さなピクセル電荷容量が放射線の非常に低いドーズ量で飽和し、直接変換によって提供される大きな電流に対処できないでの、電子変換基板への直接放射線はCCDに接続できない。
【００１７】
【発明が解決したい課題、課題解決の手段、発明の効果】
本発明は、先行技術で記述された問題を緩和することを探求し、実施例はCCDを使用していないTDI撮像素子を提供する。
【００１８】
本発明の第一態様によれば、
入射放射線に応動して電荷を発生する検出器セルの配列と、入射放射線に応動してピクセルイメージを蓄積する蓄積回路を有するピクセル回路の対応配列とを含むイメージセル配列を有し、各ピクセル回路はそれぞれの検出器セルと関連し、かつピクセルイメージ値を隣接するピクセル回路へ移送するために制御可能な、
時間遅延積分（TDI）モードの走査撮像用撮像素子が提供される。
【００１９】
本発明の好ましい実施例は、CCD素子以外の検出器を使用するTDIモードを提供し、それによりこのような素子に固有の欠点を回避する。
【００２０】
ピクセル回路は典型的には、蓄積回路にロードされる隣接（先行）ピクセル回路からピクセルイメージ値を受け取るように操作できる。蓄積回路は前記検出器に入射した放射線によりロードされたピクセルイメージ値を変更し、一般的には増加する。
【００２１】
好ましい実施例ではピクセル回路はピクセルイメージ値を後続のピクセル回路へ移送するために、および先行ピクセル回路からピクセルイメージ値をロードするために制御回路に応答する移送回路を有する。こうして照射された対象物の対応ピクセル要素からの入射放射線を表すピクセルイメージ値が蓄積でき、そしてそのピクセル要素から発する放射線を追跡するために、ピクセルセル配列に沿って移送できる。
【００２２】
好ましくは信号は電荷パケットであり、かつ蓄積回路は検出器に結合されたコンデンサのような電荷コレクタを含む。コンデンサは例えばFETと関連するCMOSコンデンサでありうる。このような構成は、特別な構成要素を必要とせずにピクセル回路の回路技術と要素を有利に利用する。
【００２３】
移送回路は、後続ピクセル回路への電荷の移送の間、第一電荷コレクタから電荷パケットを受け取る第二電荷コレクタを含むことが好ましい。電荷移送は典型的には、各ステップで両電荷コレクタを使用して少なくとも二つのステップで達成される。移送された電荷のレベルは、それより下には第一および第二電荷コレクタが落ちることができない、ある参照電圧により決定される。その参照電圧は一般に内部的に発生され、例えばゲート閾値電圧でありうる。
【００２４】
移送回路は、それぞれ第一および第二電荷収集手段と関連するFETsまたはそれに類似した典型的にトランジスタである第一および第二スイッチ手段を有する。スイッチ手段は、電荷をステップのシーケンスにおいて第一および第二電荷収集手段から隣接ピクセル回路へ移送するために、逆相で操作される。
【００２５】
典型には、蓄積回路は前記先行ピクセル回路からの電荷を受け取り、そして蓄積するため、先行ピクセル回路の第二電荷収集手段に結合され、かつ第二電荷収集手段は後続ピクセル回路の蓄積回路に結合可能である。
【００２６】
随意的には、本発明の好ましい実施例では、蓄積回路は関連検出器セル上に入射した複数の放射線ヒットを計数する計数回路を有し、かつピクセルイメージ値は計数値を有する。このような実施例は、TDIモード撮像に光子計数素子の使用に備える。
【００２７】
好ましくは、蓄積回路は更に、前記関連検出器セルで発生された信号を受け取るために結合され、かつ瞬時の放射線エネルギーに依存した値を持つ閾値回路を有し、前記計数回路は所定のエネルギー範囲（または複数の範囲）内の放射線ヒットを計数するために前記閾値回路に結合されている。
【００２８】
より好ましくは、移送回路はそこから計数値を受け取る前記計数回路に結合され、更に前記後続および先行回路からそれぞれ計数値を受け取りおよび引渡すために、前記後続および先行ピクセル回路と関連するそれぞれのロード可能レジスタに結合されるロード可能レジスタを有する。典型的には、ロード可能レジスタは、シフトレジスタである。
【００２９】
計数回路およびロード可能レジスタが、ピクセル回路基板上で、少しの区域しか取らない計数回路およびロード可能レジスタとして動作可能な単体要素として構成された、論理回路を有することは有利なことである。
【００３０】
本発明の第二の態様での、好ましい実施例は、上記のような撮像素子、前記撮像素子からイメージ情報を読みかつ表示用に前記撮像情報を処理する制御エレクトロニクス、および前記処理情報を表示する表示手段を有する走査撮像システムを有する。このシステムは、前記撮像素子と高エネルギー放射線源との間に配置された対象物に関して前記撮像素子と高エネルギー放射線源を移動するように適応された、前記撮像素子と前記高エネルギー放射線源用の支持手段を適切に有する。随意的には、対象物が放射線源と撮像素子に関して移動できるものでもよい。
【００３１】
本発明の第三の態様では、入射放射線に応動して電荷を発生する検出器セルの配列と、および入射放射線に応動してピクセルイメージを蓄積する蓄積回路を有するピクセル回路の対応配列とを含むイメージセル配列を操作する方法が提供され、その各ピクセル回路はそれぞれ一つの検出器セルと組合され、かつピクセルイメージ値を隣接するピクセル回路へ移送するように制御可能であり、その方法は隣接ピクセル回路から及びそこへピクセルイメージ値を受け取りかつそれらを移送することを具えている。
【００３２】
ピクセルイメージ値が電荷パケットであることは適切なことである。
【００３３】
好ましい実施例では、この方法は、先行ピクセル回路から電荷を受け取りかつ後続ピクセル回路へ蓄積電荷を移送しながら、第一電荷収集手段を第二電荷収集手段から電気的に絶縁し、かつその後、第一および第二電荷収集手段をそれぞれ先行および後続ピクセル回路から電気的に絶縁し、かつ第一および第二電荷収集手段をその間に蓄積された電荷を移送するため電気的に結合することを具備する。
【００３４】
随意的には、この方法は、蓄積回路が関連検出器セル上に入射した複数の放射線ヒットを計数する計数回路を有しかつピクセルイメージ値が計数値を有している撮像素子の操作用であり、この方法は更に、所定の判定基準を果たすため、検出器からの電荷を決定し、かつそれに応じて所定のエネルギー範囲（または複数の範囲）内の放射線ヒットを計数するために、計数回路を始動することを有する。
本発明の例示的実施例が例示のためのみの添付図面について以下に記述される。ここで同じ要素は同じ数字を持つ。
【００３５】
【発明の実施の形態】
本発明の実施例は、アナログ（電荷）蓄積を使用でき、かつASIDピクセル回路で実行される時移送でき、あるいはデジタル（光子計数）蓄積を使用でき、かつPCDピクセル回路で実行される時移送することができる。ピクセル回路の両タイプは、標準ウェファプロセス（例えばCMOS、NMOS、BICMOS）および将来のウェファプロセスを使用して集積できる。
【００３６】
アナログ実行においてピクセル回路は二つのコンデンサを有し、そのうちの第一コンデンサはそれぞれの検出器セルに接続されている。ピクセル電荷移送は追加の回路を使用し、それにより先行ピクセル回路からの電荷は第一コンデンサに入り、かつ第二コンデンサからのセルを蓄積電荷パケットの一部として残す。
【００３７】
電荷移送は、単一クロック信号によって制御される。それぞれの制御回路を備える両コンデンサは、一方を作動（アクティブ）に他方を不作動（インアクティブ）にする相補クロック信号によって制御される二つの類似のステージを形成する。先行および後続セル回路と共に、作動および不作動ステージの連鎖が、例えば一つのコラムに沿って形成される。
【００３８】
電荷移送は、作動から不作動ステージへ電流を流す二つのステージ間の電圧差を作ることにより、かつ不作動ステージのコンデンサの参照電圧が到達された時電流を正確に遮断することにより実現される。
【００３９】
連鎖（例えばコラム）の端部での特別なセルから変化が読み出され、そして蓄積された電荷値に基づいたイメージを再構成するように使用される。
【００４０】
別のデジタル実行においては、ピクセルセル回路が、それぞれの検出器セル中の望ましいエネルギー閾値または範囲の放射線ヒットへのパルスに応答する弁別器、ｎビット計数器およびｎビットシフトレジスタを有する。シフトレジスタの入力および出力は、例えば一つのコラムに沿う連鎖をそれぞれ形成する先行および後続のピクセル回路に接続される。計数器およびシフトレジスタは、制御信号に基づいてお互いに並列にロードできる。
【００４１】
このようなセルより成る配列におけるTDI操作モードは、次のようにして動作することができる。すなわち、
【００４２】
１．関連する検出器セル上に入射した望ましいエネルギーの放射線ヒットに対応する計数値が計数器の内容に加えられる。
２．シフトレジスタは計数器からの値をロードし、かつ連続してそれを後続のセル回路のレジスタにシフトする。
３．計数器はシフトレジスタからの、先行セル回路からの値でロードされる。
【００４３】
ステップ２および３の間は、放射線ヒットは記録できず、それ故ピクセルは不動作になるが、不動作時間対動作時間の割合は１よりも多く１００までであろう。
【００４４】
コラム中の最終ピクセル回路から値を読み出すことができ、そして計数された光子に基づいてイメージを発生するために使用できる。
【００４５】
本発明のより詳細な説明が以下に記述される。
【００４６】
図１は、本発明の実施例によるイメージ素子６を使用する操作撮像システムの一つの例の模式的ブロック図である。この特別の例は、高エネルギー放射線、例えばＸ線放射線の撮像に向けられている。しかしながら例えばガンマ放射線、アルファ放射線またはベータ放射線のような他の放射線も使用できる、ということはこの技術分野において通常の技倆を有する者には明らかであろう。
【００４７】
図１の撮像システムは、ピクセル配列３に関して走査速度VOPT７で移動しかつ放射線１を受け取る、対象物２の撮像を提供するように示されている。図１のシステムは、単純化されかつ本発明の実施例の説明の明快さを助けるために、移動対象物２と共に示されている。従来は、対象物は特にもしそれが人体の一部であるならば静止しており、そしてＸ線源と検出器が対象物に関して移動している。
【００４８】
この技術分野において通常の技倆を有する者は以下に記述される原理を容易に理解するであろうし、それらを静止対象物に適応できる。この例において、放射線１はＸ線放射線であり対象物２は人体の一部である。ピクセル配列３は２次元に配置された複数のピクセルセル１０を有する。しかしながら他の実施例は異なる形状（例えば帯状配置）を持つことができる、ということが理解されるであろう。
【００４９】
概念的には、対象物２の領域はピクセル要素９であると考えられる。ピクセル要素９への放射線ヒットは、一つのピクセルに対応するピクセル配列３の区域を照射する。対象物２がピクセル配列３に対して移動するに従い、ピクセル要素９に対応する放射線は後続ピクセルをヒットする。
【００５０】
撮像素子はＸ線放射を直接検出し、そしてピクセルからピクセルセル１０へ、例えば行から行への仕方でVOPTと同じであろう速度VTDI８で移動する対応ピクセル要素９からの入射放射線を表すピクセルイメージ値を、各ピクセルに蓄積する。ピクセルイメージ値は移動対象物２がピクセル配列３の視野に入るピクセル配列の片側３ａにおけるゼロ値で出発し、そして対象物が視野を離れるピクセル配列３の反対側３ｂにそれが到達した後、読み出される。ピクセルイメージ値がピクセル配列３を通して移動するとき、それはピクセル配列上の一つのピクセルに対応すると言うより、移動対象物２上の関心のある一つの点に対応する複数の放射線ヒットを蓄積する。
【００５１】
図２に示すように、ピクセル配列３は単一半導体基板（例えばシリコン）上に検出器セル１１とピクセル回路１２を有する各ピクセルセル１０で構成できる。あるいはピクセル配列３は、一つは検出器セルの配列を備え、および一つは対応ピクセル回路の配列を備えた二つの基板上に構成でき、基板は機械的および電気的に例えば従来のバンプボンド技術または何か他の適当な技術によって接続される。
【００５２】
図２はピクセル配列３の一部の模式的断面を示す。この例において、ピクセル配列３はバンプボンド１６によって回路基板１５に接続された検出器基板１４を有する。各ピクセルセル１０の検出器セル１１は、バイアス電圧を印加する連続電極１７とピクセルセル１０についての検出器ゾーンを規定するピクセル対応電極１８によって検出器基板１４上に規定される。対応するピクセル回路１２は、バンプボンド１６によりピクセル対応電極１８に電気的に接続される。この仕方で入射放射線１に応動して検出器セル１１に電荷が発生された時、この電荷はバンプボンド１６を経由して対応するピクセル回路１２へ渡される。
【００５３】
ピクセルセルの実際の大きさは、撮像素子が意図されている適用に依存するであろうし、また後述するようにピクセル回路１２を構成するのに利用できる集積回路技術に依存するであろう。現行技術では、或る適用に要求されるであろう可能な最小ピクセルセルサイズを得ることは不可能である。典型的には最小ピクセルセルサイズは、殆どの診断および歯科撮像適用に適当である現行技術を使用して１００μｍ四方のオーダーである。しかしながら回路製造技術に期待される進歩を以って、最小サイズはかなり低減できることが期待される。
【００５４】
従って、本発明はどんな特定のピクセルセルサイズにも限定されない。
【００５５】
如何なる適切な半導体材料も、基板に使用できる。例えばシリコンは、検出器基板用および回路基板用に使用できる。他の材料も使用できるであろう。例えば検出器材料は、CdZnTe、CdTe、HgI2、InSb、GaAs、Ge、TIBr、SiおよびPbI2から選択されるであろう。検出器基板は直接変換材料に限定される必要はなく、シリコン基板上にシンチレータからの光を受光する光子ダイオードを有するCMOS回路を有することが出来るであろう。随意的に、アモルファスシリコンが、シンチレータスクリーンおよび図１０に示し以下に記述されるように、作動ピクセル回路１２を含むピクセル回路と共に使用できる。
【００５６】
図３は、アナログ回路を使用する本発明の第一実施例による個々のピクセル回路１２の模式的ブロック図である。検出器セル１１は、図３に放射線制御電流源によって模式的に表されている。ピクセル回路１２への入力２８は、検出器セル１１とピクセル回路１２間のバンプボンド接続に対応する。別の入力２６と出力２７は、先行隣接ピクセル回路４８および後続隣接ピクセルセル回路４９への接続を提供する。電荷は、蓄積電荷パケットのピクセルセルからピクセルセルへの移送を提供するために、隣接回路間で交換できる。
【００５７】
光子が、電荷を作り出す検出器セル１１の検出ゾーン内で光吸収された時、または放射線粒子が検出器セル１１の検出ゾーンをイオン化した時、電荷は入力２８を通してピクセル回路１２へ流れる。検出器電荷は、入力２６を通して入る先行ピクセル回路４８からのすべての到来電荷と合計される。組合わされた電荷は出力２７を通してセルを離れ、後続ピクセル回路４９に入る。
【００５８】
各ピクセル回路は、電荷貯蔵回路２３と、ここでは分離して示されているが電荷貯蔵回路の一部を形成できるこのステージの出力でのスイッチ２４を有する二つの類似直列接続ステージ２１と２２を含む。スイッチは典型的には、例えばFETのような半導体スイッチである。電荷は、ステージ２１と２２のスイッチ２４を相互に排他的に、または逆相で閉路および開路し、かつそのステージをそれぞれ作動および不作動にさせるところの、クロック信号４１の制御の下で両ステージを通過する。それにより、ある電荷のパケットは、複数電荷パッケージをお互いから分離する閉路スイッチの間に前後をはさまれている。
【００５９】
ピクセル回路は以下のように機能する。
１）クロック信号４１についてのクロック状態０において、スイッチ２４は図示の状態にあり、かつ先行ピクセル回路４８からの電荷は検出器セル１１からの電荷と共にステージ２１に入り、そこでそれは蓄積されそして合計される。ステージ２２上の電荷は先のパケットに属し、出力線２７を通して後続ピクセル回路４９へ完全に移送される。
【００６０】
２）クロック信号４１についてのクロック状態１において、スイッチ２４は図３に示される状態と反対の状態にあり、かつ電荷は入らずまたはピクセル回路１２を離れ、代わって総ての蓄積電荷プラス検出器セル１１から依然として到着する電荷はステージ２２へ移送される。
【００６１】
図４は、図３のステージ２１または２２の実行についての模式回路図を示す。この回路は、最大期待ピクセル電荷を貯蔵できるコンデンサ３１と電荷の移送を管理する回路を有する。コンデンサ３１の片側は、二つのコンデンサ間に電流の形式で電荷を移送するために、接地と定電位４３間の開閉用クロック制御マルチプレクサ３２に接続されている。
【００６２】
スイッチ２４は、またクロック信号４１と同じくANDゲート３４によって制御され、そのANDゲート３４は、コンデンサ電圧と参照電位４２を比較してコンデンサ電圧が参照電位よりも大きいとの比較結果が出た場合のみ、クロック信号４１のクロック状態１でスイッチ２４を閉路する。こうしてコンデンサの参照電位に到達するために正確に必要な電荷のみが、出力を通して離れることができる。
【００６３】
図示されるように、図４の回路は図３に示されるステージ２１のように働く。しかしながらもしANDゲート３４とマルチプレクサ３２のクロック入力が逆転されるならば、図４に示された回路は図３に示されたステージ２２として働く。検出器基板のタイプと要求されるバイアス電圧に依存して、検出器は充電または放電を作り出し、それによってコンパレータ３３の入力極性はそれぞれ示されるように、またはその逆のようにならなければならない。また定電位４３はそれぞれ参照電位４２よりも小さいかまたは大きくなければならない。
【００６４】
電流源３６は電荷移送の間に流れる電流を制限し、そしてそれを電圧降下と寄生抵抗から独立させるために図４に示される模式図に含まれる。従って、コンデンサ３１上の電位は直線的に変化し、コンパレータ３３の性能を改善する。実際には、電流制限はスイッチ２４の飽和によって提供することができる。
【００６５】
図５は、そのような回路には限定されないが、図３を参照して記述されるピクセル回路より成るｘｙピクセル配列３の模式図である。ｙ番目と最終行のセルは、それらがシフト（アドレス）レジスタ５１によって提供される制御信号に応じてピクセル値を共通出力線４７に読み出す回路を持つので、他のセル回路とは異なる。アドレスレジスタ５１は、ｙ番目の行の次回の更新の前にｙ番目の行のピクセル値をシフトし尽くすために移送クロック４１よりも十分に早くなければならない読み出しクロック４４によって制御される。
【００６６】
すなわち、読み出しクロックは、移送クロック４１より少なくとも２ｙ倍早い周波数を持たなければならない。読み出しサイクルは入力４５への一つの読み出しクロックサイクルのインパルスによって開始され、および出力４６上の同様のインパルスは一つの読み出しサイクルの終わりを指定する。
【００６７】
対象物２がピクセル配列３に対して移動する時、電荷は各ピクセル回路位置に蓄積されかつ集積され、および電荷パケットは対象物２のそれらそれぞれのピクセル要素をたどりながら配列コラムを下って移動する。その結果電荷パケットはｙ番目の行に到達し、そこでそれらはｙ番目の行が次の蓄積電荷パケットによって更新される前に読み出される。
【００６８】
図６は、図２の撮像素子のピクセル回路１２の代案のデジタル実施例についてのブロック図の模式図である。ピクセル回路１２は、弁別器５２、ｎビット計数器５３、および先行４８および後続４９ピクセル回路への直列接続を提供するｎビットシフトレジスタ５４を有する。検出器セル１１は、放射線制御電流源として単純化して示されている。
【００６９】
電荷を作り出す検出器セル１１の検出ゾーン内で光子が光吸収された時、または放射線粒子が検出器セル１１の検出ゾーンをイオン化した時、電荷は入力２８を通してピクセル回路１２へ流れる。望ましいエネルギー範囲（例えば散乱放射線を除く）の放射線ヒットに応じて、弁別器５２は計数器５３の値に加えられるべき単一パルスを作る。計数器の値は、そのピクセルについて入射したピクセル輝度すなわち放射線エネルギーを表す。
【００７０】
図６で、制御信号（図示せず）の制御の下に、シフトレジスタ５４は計数器５３からの値と並列にロードされる。クロック信号４４を経由してｎクロックサイクルを適用することにより、計数値は接続２７を通して後続ピクセル回路４９に直列にシフトされる。それに続く制御インパルスは先行回路４８からレジスタ５４にシフトされた計数値を計数器５３にロードし、そして新放射線ヒットは蓄積され計数器５３中の値に加算される。移送サイクル、すなわち計数値を先行回路から後続回路への移送する間、検出器は不作動である。しかしながら作動時間は移送時間よりも１００倍超大きいであろうし、こうして不作動期間は検出器の動作に重大に悪影響を及ぼさない。
【００７１】
ロード可能計数器５３および各ピクセル回路中のロード可能シフトレジスタ５４の実行は、かなりの量の半導体区域を要求する。従って、より効率的な代案を図７を参照して以下に記述する。
【００７２】
図７には、ｎDタイプのフリップフロップ、二つのマルチプレクサ、および二つ以上の入力を備えた一つのXORゲートを有し、図７に示されたｎビットシフトレジスタ５５だけを備え、一個の計数器とシフトレジスタを動作させる別の実施例を示す。図７に示された回路は次のように機能する。すなわち、
【００７３】
１）制御信号４１が状態０にある時、シフトレジスタ５５の入力は２つ以上のフリップフロップ状態（シフトレジスタ５５のタブ）のXOR組合せであり、ここで弁別器５２から出力された弁別器信号５９はクロック信号を提供する。この構成において、シフトレジスタ５５は、タブの位置に依存してレジスタ値の２ｎ−１までの異なる組合せ（２進計数器について２ｎ）が可能である擬似乱数発生器として働く。
【００７４】
２）制御信号４１が状態１にある時、ピクセル回路１２のシフトレジスタ５５の入力は、先行ピクセル回路４８のシフトレジスタの出力２６に接続され、および総てのレジスタはクロック信号４４によってクロックされる。制御信号４１はクロック信号４４のｎクロック期間の間、１に留まり、次のピクセル回路への計数値の完全な移送を確実にする。明らかに、シフトレジスタ５５は、それぞれの先行４８および後続４９ピクセル回路からのまたはそこへの計数値の移送の間、弁別器信号５９による更新はできない。
【００７５】
図８は、デジタルピクセル回路のｘ×ｙピクセル配列の模式図である。もし２進計数器がピクセル回路に使用されるならば、ピクセル回路１＿１．．．１＿ｎ（信号６３）の第一行の入力は０の初期計数値を提供するために論理０に接続される。もし図７のような回路を参照して記述された計数器が使用されるならば、０の出発値は図７に図示された回路中の計数器として使用される擬似乱数発生器を行き詰まらせるであろうから、入力は１１１．．．１の初期計数器値を与える論理の１である。
【００７６】
図８の配列の最終行のピクセル回路ｍ_１．．．ｍ_ｎの出力はｎビットシフトレジスタ６２に接続され、そのシフトレジスタは行間のピクセルセルからの移送が生じない時間の間、ピクセル配列の外に線４３を通して最後の行の総ての値を直列にシフトして出すよう、全行に亘り直列に接続される。
【００７７】
次に図１０には、図６の計数器５３を実行するのに適した個々のピクセル回路２２０の模式図が図示されている。ピクセル検出器は、ダイオード１１によって表される。閾値回路２４２は、入力パルスピークを一つ以上の閾値と比較することによって入力放射線強度を効果的に濾過する。閾値回路２４２の出力は、閾値回路によって規定される一つ以上の所定範囲内のパルス（放射線ヒット）を計数する計数器回路２４４に接続されている。計数器回路２４４は、読み出しおよび計数、移送目的のためにシフトレジスタ５４（図６）および他の隣接ピクセル回路のシフトレジスタに接続される。ピクセル回路２２０への種々の入力には、保持２５２、ロード２５４、イネイブル２５６、リセット２５８、およびクロック２９２の各信号線および電圧供給線VddとVss（図示せず）などがある。
【００７８】
図１１は、図１０に表された閾値回路２４２の模式ブロック図である。図１１に示されるように、保護回路２６０が入力ノード１６に接続される。保護回路は過電圧または低電圧値による損傷を防ぐために設けられ、および典型的に高および低供給線VddとVss（図示せず）に接続された二つのダイオードにより提供される。保護回路２６０の出力はデルタピークの電荷注入に比例するアナログ信号を作る増幅器／シェーパ（波形整形）回路２６２に接続される。増幅器／シェーパ回路２６２は、その後シェーパが続く電荷感応増幅器によって実行されることが好ましい。
【００７９】
シェーピング時間は、ピクセルについての最大信号速度に依存する。図１１は、もし漏洩電流が選択されたシェーピング時間内にかなり変化するならば必要な随意的な基線減算回路を図示する。基線が標本抽出された時、随意的に時間を選択することができる。この場合、基線は通常の測定時間外で標本抽出される。
【００８０】
差動増幅器２６６は、コンパレータ２６８と２７０が真のピーク信号高さを見るように基線を減ずる。第一および第二コンパレータ２６８および２７０は、そこへ入力されるそれぞれ高および低閾値２７２および２７４を持つ。高および低閾値は、受け入れた信号振幅の高い方の限界および低い方の限界を表すことができる。この場合、低閾値より低いおよび高閾値より高い如何なる信号ピークも計数器回路２４４によって拒絶されるであろう。もしピーク信号値が高閾値２７２を超えれば第一コンパレータは論理１を出力し、他の場合にはそれは論理０を出力する。
【００８１】
同様に、もしピーク信号値が低閾値２７４を超えれば第二コンパレータは論理１を出力し、他の場合にはそれは論理０を出力する。この実施例の比較出力値は一つの例のみを形成するもので、本発明の他の実施例では他の値が比較の結果として出力されるであろう、ということが理解されるであろう。
【００８２】
図１２は、計数器回路２４４の第一例の模式ブロック図である。シェーピングパラメータと信号振幅に依存して、第一コンパレータ２６８からの高出力信号２７６は常に第二コンパレータ２７０からの低出力２７８よりもある時間遅く来る。図１２において、第一コンパレータ２６８からの高出力２７６は、イネイブル信号２５６に応答するワンショット回路２８０に供給される。第二コンパレータ２７０からの低出力２７８は、遅延回路２８２に供給される。信号２７６と２７８の順序は、低出力２７８に遅延を生じさせることにより、Dフリップフロップ２８４のクロック入力Cにおける遅延回路２８２から受け取った信号が常にフリップフロップ２８４のD入力に供給されるワンショット回路２８０の反対にされた出力よりも遅れて来るように、逆転できる。
【００８３】
もし高閾値２７２が入力信号で超されなかった場合には、フリップフロップ２８４の出力Ｑは高く設定されるであろう。フリップフロップ２８４の出力Ｑは、フリップフロップ２８４のＱ出力からの出力“clk"信号用に最小パルス長を確保するために、遅延Ｄ２後にフリップフロップをリセットさせるフリップフロップ２８４のリセット入力RESETへ遅延回路２８６を経由して接続される。出力Ｑを遅延回路２８６へフィードバックすることとは別の方法が、遅延回路２８２からの点線２８５で表されている。Ｄフリップフロップ２８４が図１２に示されているが、フリップフロップの別のタイプも使用できるであろう。
【００８４】
単一始動ワンショット回路２８０の長さは、総ての信号振幅における第二コンパレータ２７０からの低出力信号２７８からの立上りエッジと合致するのに十分である。
【００８５】
フリップフロップ２８４の出力Qからの出力“clk"は、非同期ｎビット計数器２８８への入力として提供される。使用される計数器のタイプにより、計数器２８８からロード可能シフトレジスタ２９０へのｎビット出力をラッチする前にイネイブル信号２５６で計数を不可能にできる。計数器２８８は次いでリセットでき、計数器２８８は計数ができるようにされる。ピクセル回路からの読みは次いでクロック信号２９２に応じて次の計数期間の間果たすことができる。
【００８６】
図１２に示される始動計数器配置の全体的な動作は、高および低の閾値２７２および２７４の間のエネルギーを持つ放射線ヒットに応じて、信号が受け取られる各機会毎に、計数器２８８に計数を蓄積させるものである。
【００８７】
計数器回路の別の配置が、図１３に図示されている。図１３に示された別の計数器回路においては、低および高の両出力計数が直接得られる。この回路は図１１の回路よりも回路部面積と読み出し時間をより多く必要とするが、それは高計数から低計数を減ずることによって閾値間の計数の数を直接読み出させうるし、且つまた高計数のみを計数することによって高閾値よりも高い計数の数を出力させうる。
【００８８】
従って図１３において、非同期ｎビット計数器２９４は、第一コンパレータ２６８の高出力を受け取るために直接接続される。非同期ｎビット計数器２９６は、第二コンパレータ２７０の高出力を受け取るために直接接続される。ロード信号２５４に応じて第一および第二ロード可能シフトレジスタ２９８および２００は、それぞれ第一および第二非同期ｎビット計数器２９４および２９６の内容でロードできる。先の例のように、ロード可能シフトレジスタ２９８および２００の内容は後続のピクセル回路へ移送でき、そして計数器を初期化するために先行ピクセル回路シフトレジスタの内容でロードできる。
【００８９】
これまでの記述を見て、色々な変更が本発明の範囲内で為され得る、ということは当該技術に習熟した人々には明らかであろう。例えば本発明の特定の実施例は乳房撮影法について記述してきたが、本発明の実施例は例えば胸部X線放射線透視撮影法、歯科パノラマ式断層撮影法、および非破壊検査とその評価にも使用できる。更に対象物は移動する必要がなく、放射線源と検出器が移動できる。このことは人体の部分を走査するには特に重要であり、そして、断層撮影法においてトモグラフィーは、一定に保たれなければならないものは放射線源の角速度とTDIのスピードであるから、放射線源の直線速度は直線TDIスピードすなわち電荷移送スピードによって整合されねばならないことはない。
【００９０】
本発明のデジタル実施例が直列結合シフトレジスタについて記述してきたが、シフトレジスタは並列に結合してもよい、ということは当該技術に習熟した人々には明らかであろう。
【００９１】
この開示の範囲は、ここに明示的にまたは暗黙的に内に開示された如何なる新規な特徴または特徴の組合せ、または、それが特許請求された発明に関するかまたは本発明によって取り組まれた或るまたは総ての問題を緩和するか否かに拘わらず、その如何なる一般化をも含む。出願人は、これによって新規な特許請求項が、この出願またはそこから得られるこのような更なる出願の手続きの間に、このような特徴に明確に表現されるであろう、ということを告知する。
【００９２】
特に添付特許請求項に関して、従属請求項からの特徴は独立請求項のそれらと組合せることができ、およびそれぞれの独立請求項からの特徴は請求項に列挙された特定の組合せに組合されるのみではなく、如何なる適当な仕方で組合せることもできる。
【図面の簡単な説明】
【図１】  全般的な走査撮像システム構成の模式ブロック図
【図２】  ピクセル配列の一つの例の断面図
【図３】  図２の撮像素子のピクセル回路のアナログ実行の模式ブロック図
【図４】  図３のピクセル回路の一段の例示回路
【図５】  アナログピクセル回路の配列の読取り構成
【図６】  図２の撮像素子のピクセル回路のデジタル実行の模式ブロック図
【図７】  図６のピクセル回路の計数器／シフトレジスタ回路の別の例
【図８】  デジタルピクセル回路の配列の読取り構成
【図９】  従来のTDI CCD検出器の模式図
【図１０】  複数の放射線ヒットを計数する回路の実行の模式図
【図１１】  図１０に複数の放射線ヒットを計算する回路の実行の模式図
【図１２】  所定のエネルギー範囲内の放射線ヒットを計数する回路の模式図
【図１３】  所定のエネルギー範囲内の放射線ヒットを計数する別の回路の模式図
【図１】
0004532743.tif 000002
【図２】
0004532743.tif 000003
【図３】
0004532743.tif 000004
【図４】
0004532743.tif 000005
【図５】
0004532743.tif 000006
【図６】
0004532743.tif 000007
【図７】
0004532743.tif 000008
【図８】
0004532743.tif 000009
【図９】
0004532743.tif 000010
【図１０】
0004532743.tif 000011
【図１１】
0004532743.tif 000012
【図１２】
0004532743.tif 000013
【図１３】
0004532743.tif 000014