(57)【特許請求の範囲】
【請求項１】
電極が形成されているＴＦＴアレイ基板に、フィルタ基板を対向させて接着すると共に、これらのＴＦＴアレイ基板とフィルタ基板間に液晶材料を挟持してなる液晶表示装置の製造方法であって、上記ＴＦＴアレイ基板の製造工程が、
透明絶縁性基板に走査電極、補助容量電極および走査線を形成する工程と、
上記走査電極、補助容量電極および走査線上に絶縁膜を形成する工程と、
上記絶縁膜を介して上記走査電極上にアモルファスシリコン膜からなる半導体層およびコンタクト層を形成する工程と、
上記半導体層およびコンタクト層上に第一の電極、第二の電極および第一の電極と接続された信号線を形成する工程と、
上記第一の電極と第二の電極をマスクとして上記コンタクト層をバックチャネルエッチングする工程と、
上記バックチャネルエッチング後の基板に水素化処理を施す工程と、
上記第二の電極と電気的に接続された画素電極を形成する工程を含み、
上記走査電極、絶縁膜、半導体層、コンタクト層、第一の電極および第二の電極から構成される半導体素子上には保護膜を形成しないことを特徴とする液晶表示装置の製造方法。
【請求項２】
電極が形成されているＴＦＴアレイ基板に、フィルタ基板を対向させて接着すると共に、これらのＴＦＴアレイ基板とフィルタ基板間に液晶材料を挟持してなる液晶表示装置の製造方法であって、上記ＴＦＴアレイ基板の製造工程が、
透明絶縁性基板に走査電極、補助容量電極および走査線を形成する工程と、
上記走査電極、補助容量電極および走査線上に絶縁膜を形成する工程と、
上記絶縁膜を介して上記走査電極上にアモルファスシリコン膜からなる半導体層およびコンタクト層を形成する工程と、
上記半導体層およびコンタクト層上に第一の電極、第二の電極および第１の電極と接続された信号線を形成する工程と、
上記第一の電極と第二の電極をマスクとして上記コンタクト層をバックチャネルエッチングする工程と、
上記バックチャネルエッチング後に、上記第二の電極と電気的に接続された画素電極を形成する工程と、
上記画素電極形成後の基板に水素化処理を施す工程を含み、
上記走査電極、絶縁膜、半導体層、コンタクト層、第一の電極および第二の電極から構成される半導体素子上には保護膜を形成しないことを特徴とする液晶表示装置の製造方法。
【請求項３】
水素化処理は、水素を含有するガスによる電気的放電現象を用いることを特徴とする請求項１または請求項２記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
この発明は、薄膜トランジスタ（以下ＴＦＴと称する）をスイッチング素子として搭載したアクティブマトリクス型液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、ガラス等の透明絶縁性基板上にＴＦＴをマトリクス状に配置することにより構成されたＴＦＴアレイ基板と、対向電極を具備したカラーフィルタ基板と、液晶を組み合わせたアクティブマトリクス型液晶表示装置は、画像表示装置の平面化への期待と共に、フラットディスプレイとして商品化も進められ、ノートパソコンやＯＡモニター用としても大きな市場を開拓すると有望視されている。
【０００３】
従来のＴＦＴでは、比較的低温で大面積に堆積が可能な非晶質シリコンを半導体層として用いる場合が多く、その一例として、図４に非晶質シリコンを半導体層として用いたＴＦＴアレイ基板の主要部の断面図を示し、その製造方法を以下に説明する。図４において、１はガラス基板等の透明絶縁性基板、２は絶縁性基板１上に形成されたゲート電極、３はゲート電極２を覆うように形成されたゲート絶縁膜、４はゲート絶縁膜３を介してゲート電極２上に形成されたａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）膜からなる半導体層、５は半導体層４上に形成されたｎ+ ａ−Ｓｉ：Ｈ膜からなるオーミックコンタクト層、６は画素電極、７、８はオーミックコンタクト層５上に形成された対をなすソース電極とドレイン電極、９はパッシベーション膜である。
【０００４】
次に、図４に示すＴＦＴアレイ基板の製造方法を説明する。まず透明絶縁性基板１上に第一の導電性薄膜を成膜した後、第一の写真製版工程により第一の導電性薄膜をパターニングしてゲート電極２、ゲート配線（図示せず）および補助容量電極（図示せず）を形成する。
次にプラズマＣＶＤ法によりゲート絶縁膜３、ａ−Ｓｉ：Ｈ膜、ｎ+ ａ−Ｓｉ：Ｈ膜を連続して成膜した後、第二の写真製版工程によりパターニングして半導体層４およびオーミックコンタクト層５を形成する。
次に第二の導電性薄膜を成膜した後、第三の写真製版工程により第二の導電性薄膜をパターニングして画素電極６を形成する。次に第四の写真製版工程によりゲート絶縁膜３をパターニングして端子部を構成するためのコンタクトホール（図示せず）を形成する。
【０００５】
次にＣｒ等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程により第三の導電性薄膜をパターニングしてソース電極７、ドレイン電極８およびソース配線（図示せず）を形成する。続いてソース電極７およびドレイン電極８をマスクとしてオーミックコンタクト層５をエッチングしてＴＦＴを形成する。
次にプラズマＣＶＤ法等によりＴＦＴを保護するためのパッシベーション膜９を形成した後、第六の写真製版工程によりパッシベーション膜９をパターニングしてＴＣＰを接続するためのコンタクトホール（図示せず）を形成する。以上の工程によりＴＦＴがマトリクス状に配列形成されたＴＦＴアレイ基板が形成される。
【０００６】
上記例においては、六回の写真製版工程によりＴＦＴアレイ基板を形成する一例を示したが、五回の写真製版工程によりＴＦＴアレイ基板を形成する方法も示されており、図５に五回の写真製版工程により形成されたＴＦＴアレイ基板の主要部の断面図を示し、その製造方法を以下に説明する。図において１０は画素電極６とドレイン電極８を電気的に接続するためにパッシベーション膜９に形成されたコンタクトホールである。なお、図４と同一部分には同符号を付し説明を省略する。
まず透明絶縁性基板１上に第一の導電性薄膜を成膜した後、第一の写真製版工程により第一の導電性薄膜をパターニングしてゲート電極２、ゲート配線（図示せず）および補助容量電極（図示せず）を形成する。
次にプラズマＣＶＤ法によりゲート絶縁膜３、ａ−Ｓｉ：Ｈ膜、ｎ+ ａ−Ｓｉ：Ｈ膜を連続して成膜した後、第二の写真製版工程によりパターニングして半導体層４およびオーミックコンタクト層５を形成する。
【０００７】
次にＣｒ等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程により第二の導電性薄膜をパターニングしてソース電極７およびドレイン電極８を形成する。続いてソース電極７、ドレイン電極８およびソース配線（図示せず）をマスクとしてオーミックコンタクト層５をエッチングしてＴＦＴを形成する。
次にプラズマＣＶＤ法等によりパッシベーション膜９を成膜した後、第四の写真製版工程によりパッシベーション膜９をパターニングして、ドレイン電極８と後に形成する第三の導電性薄膜からなる画素電極６とを電気的に接続するためのコンタクトホール１０、およびＴＣＰを接続するためのコンタクトホール（図示せず）を形成する。
次にＩＴＯ等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程により第三の導電性薄膜をパターニングして画素電極６を形成する。以上の工程によりＴＦＴがマトリクス状に配列形成されたＴＦＴアレイ基板が五回の写真製版工程により形成される。
【０００８】
【発明が解決しようとする課題】
従来のＴＦＴアレイ基板は以上のように構成されており、ゲート絶縁膜３、半導体層４を構成するａ−Ｓｉ：Ｈ膜、オーミックコンタクト層５を構成するｎ+ ａ−Ｓｉ：Ｈ膜、およびパッシベーション膜９はプラズマＣＶＤ法により成膜されるため、ＴＦＴアレイ基板製造工程に占めるプラズマＣＶＤプロセスの負荷が大きく、プラズマＣＶＤ装置の生産能力がＴＦＴアレイ基板の生産能力を決めていると言っても過言ではなく、液晶表示装置の生産性を低下させるという問題があった。
【０００９】
この発明は、上記のような問題点を解決するためになされたもので、ＴＦＴアレイ基板の製造において、プラズマＣＶＤプロセスの回数を削減することにより、低コストかつ生産性の高い液晶表示装置の製造方法を得ることを目的とする。
【００１１】
この発明の第１の観点による液晶表示装置の製造方法は、電極が形成されているＴＦＴアレイ基板に、フィルタ基板を対向させて接着すると共に、これらのＴＦＴアレイ基板とフィルタ基板間に液晶材料を挟持してなる液晶表示装置の製造方法であって、上記ＴＦＴアレイ基板の製造工程が、透明絶縁性基板に走査電極、補助容量電極および走査線を形成する工程と、走査電極、補助容量電極および走査線上に絶縁膜を形成する工程と、絶縁膜を介して走査電極上にアモルファスシリコン膜からなる半導体層およびコンタクト層を形成する工程と、半導体層およびコンタクト層上に第一の電極、第二の電極および第一の電極と接続された信号線を形成する工程と、第１の電極と第二の電極をマスクとしてコンタクト層をバックチャネルエッチングする工程と、バックチャネルエッチング後の基板に水素化処理を施す工程と、第二の電極と電気的に接続された画素電極を形成する工程を含み、走査電極、絶縁膜、半導体層、コンタクト層、第１の電極および第二の電極から構成される半導体素子上には保護膜を形成しないことを特徴とする。
【００１２】
また、この発明の第２の観点による液晶表示装置の製造方法は、電極が形成されているＴＦＴアレイ基板に、フィルタ基板を対向させて接着すると共に、これらのＴＦＴアレイ基板とフィルタ基板間に液晶材料を挟持してなる液晶表示装置の製造方法であって、上記ＴＦＴアレイ基板の製造工程が、透明絶縁性基板に走査電極、補助容量電極および走査線を形成する工程と、走査電極、補助容量電極および走査線上に絶縁膜を形成する工程と、絶縁膜を介して走査電極上にアモルファスシリコン膜からなる半導体層およびコンタクト層を形成する工程と、半導体層およびコンタクト層上に第一の電極、第二の電極および第一の電極と接続された信号線を形成する工程と、第一の電極と第二の電極をマスクとしてコンタクト層をバックチャネルエッチングする工程と、バックチャネルエッチング後に、第二の電極と電気的に接続された画素電極を形成する工程と、画素電極形成後の基板に水素化処理を施す工程を含み、走査電極、絶縁膜、半導体層、コンタクト層、第一の電極および第二の電極から構成される半導体素子上には保護膜を形成しないことを特徴とする。
また、水素化処理は、水素を含有するガスによる電気的放電現象を用いることを特徴とする。
【００１３】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態である液晶表示装置を図について説明する。図１はこの発明の実施の形態１による液晶表示装置におけるＴＦＴアレイ基板の製造工程途中の状態を示す断面図、図２は実施の形態１による液晶表示装置におけるＴＦＴアレイ基板の主要部を示す断面図である。
図において、１はガラス基板等の透明絶縁性基板、２は絶縁性基板１上に形成された走査電極（本実施の形態ではゲート電極）、３はゲート電極２を覆うように形成された絶縁膜（本実施の形態ではゲート絶縁膜）、４はゲート絶縁膜３を介してゲート電極２上に形成されたａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）膜からなる半導体層、５は半導体層４上に形成されたｎ+ ａ−Ｓｉ：Ｈ膜からなるオーミックコンタクト層、６は画素電極、７、８はオーミックコンタクト層５上に形成された対をなす第１の電極と第二の電極（本実施の形態ではソース電極とドレイン電極）をそれぞれ示している。
【００１４】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造方法を説明する。本実施の形態では五回の写真製版工程によりＴＦＴアレイ基板を形成する方法を用いる。
まず、透明絶縁性基板１上に第一の導電性薄膜を成膜した後、第一の写真製版工程により第一の導電性薄膜をパターニングしてゲート電極２、ゲート配線（走査線）および補助容量電極（図示せず）を形成する。
次に、プラズマＣＶＤ法によりゲート絶縁膜３、ａ−Ｓｉ：Ｈ膜、ｎ+ ａ−Ｓｉ：Ｈ膜を連続して成膜した後、第二の写真製版工程によりパターニングして半導体層４およびオーミックコンタクト層５を形成する。
【００１５】
次に、Ｃｒ等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程により第二の導電性薄膜をパターニングしてソース電極７およびドレイン電極８とソース配線（信号線）を形成する。続いてソース電極７およびドレイン電極８をマスクとしてオーミックコンタクト層５をバックチャネルエッチングしてＴＦＴを形成する（図１）。
オーミックコンタクト層５をバックチャネルエッチングした後、ドライエッチング装置によりＨ2 ガスを流量４００ｓｃｃｍ、圧力１．５ｍｂａｒ、ＲＦパワー５０Ｗの条件下で３０秒〜２分間水素化処理を施す。
【００１６】
次に、第四の写真製版工程によりゲート絶縁膜３をパターニングして、ゲート電極２と後に形成する第三の導電性薄膜からなるＩＴＯ電極（図示せず）とを電気的に接続してゲート電極２側端子部（図示せず）を構成するためのコンタクトホールを形成する。
最後に、ＩＴＯ等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程により第三の導電性薄膜をパターニングして画素電極６およびＩＴＯ電極（図示せず）を形成し、ＴＦＴがマトリクス状に配列形成されたＴＦＴアレイ基板を形成する（図２）。
以上の工程により形成されたＴＦＴアレイ基板（第１の基板）と、対向電極を具備したカラーフィルタ基板（第二の基板）とを対向させ、この間に液晶を挟持することにより液晶表示素子を構成する。
【００１７】
次に、本実施の形態によるＴＦＴ上に保護膜（従来例ではパッシベーション膜）を有しないＴＦＴの電気特性を測定し、その結果を図３に示す。なお、比較のため水素化処理（Ｈ2 プラズマ処理）の代わりにＯ2 プラズマ処理もしくはＮ2 プラズマ処理を施した場合、およびＨ2 プラズマ処理を施さない場合の結果も同時に示す。
電気特性は、ソース電極７とドレイン電極８間の電圧を２０Ｖとして、ゲート電極２に印加する電圧を−２０Ｖ〜２０Ｖまで変化させたときのソース電極７からドレイン電極８に流れる電流値を測定した。
【００１８】
図３に示す測定結果より、Ｏ2 プラズマ処理もしくはＮ2 プラズマ処理を施したＴＦＴおよびプラズマ処理を施さないＴＦＴでは、ゲート電圧２が−５Ｖのときのソース電極７からドレイン電極８に流れる電流値が１．００Ｅ−０９Ａ以上であるのに対し、Ｈ2 プラズマ処理を施したＴＦＴではソース電極７からドレイン電極８に流れる電流値は１．００Ｅ−１１Ａに低減されており、Ｈ2 プラズマ処理を施すことによりＴＦＴのオフ電流が低減されていることが示されている。
【００１９】
本実施の形態によれば、ＴＦＴを形成後にＨ2 プラズマ処理を施すことにより、ＴＦＴ上の保護膜を形成しない場合においても、ＴＦＴの電気特性の低下（オフ電流の上昇）を生じさせない。
【００２０】
実施の形態２．
実施の形態１では、ＴＦＴを形成後にＨ2 プラズマ処理を施したが、画素電極を形成しＴＦＴアレイ基板を形成した後にＨ2 プラズマ処理を施してもよく、実施の形態１と同様の効果が得られる。
【００２１】
【発明の効果】
以上のように、この発明によれば、ＴＦＴをスイッチング素子として搭載した液晶表示装置において、ＴＦＴ形成後にＨ2 プラズマ処理を施すことにより、従来必要であったＴＦＴを保護するためのパッシベーション膜が不要となってＴＦＴアレイ基板製造工程におけるプラズマＣＶＤプロセスを一回削減することができ、ＴＦＴの電気特性を低下させずに製造コストの低減および生産性の向上が図れ、表示品位の高い液晶表示装置を低コストで得ることができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板製造工程途中の状態を示す断面図である。
【図２】  この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の主要部を示す断面図である。
【図３】  この発明の実施の形態１によるＴＦＴの電気特性を示す図である。
【図４】  従来のこの種液晶表示装置のＴＦＴアレイ基板の主要部を示す断面図である。
【図５】  従来の他の液晶表示装置のＴＦＴアレイ基板の主要部を示す断面図である。
【符号の説明】
１  透明絶縁性基板、２  ゲート電極、３  ゲート絶縁膜、４  半導体層、
５  オーミックコンタクト層、６  画素電極、７  ソース電極、
８  ドレイン電極。
【図１】
0004435368.tif 000002
【図２】
0004435368.tif 000003
【図３】
0004435368.tif 000004
【図４】
0004435368.tif 000005
【図５】
0004435368.tif 000006