(57)【特許請求の範囲】
【請求項１】
入力信号自体が保持しているデータを表す位相をもつ前記入力信号を受け取るよう構成された少なくとも１つの入力端を備えた無線周波数信号の送信回路であって、
第１発振器から到来する差動信号を受け取るよう構成された基準入力端と呼ばれる少なくとも２つの入力端と、中間周波数と呼ばれる所定の周波数と前記入力信号の中間周波数を表す位相をもつ出力信号を配信するよう構成された１つの出力端とを備えた第１周波数変換器と、
前記送信回路の出力を形成し、前記第１周波数変換器の出力信号の周波数を調整可能な周波数に変換することで生成された無線周波数信号を配信するよう構成された出力端を備えた第２周波数変換器と、を含み、
前記第１周波数変換器は、前記基準入力を前記第１周波数変換器の出力端に接続するために、前記入力信号の値の関数として前記基準入力の１つを選択するデジタル手段を含み、
前記第２周波数変換器は、位相ロックド・ループにより形成され、
前記第２周波数変換器は、
前記第１周波数変換器の出力端に接続された第１入力端と、第２入力端と、前記第１及び第２入力端にある信号の位相差を表す信号を配信するよう構成された出力端とを備えた位相検出器と、
前記位相検出器の出力端に接続された調整型入力端と、前記第２周波数変換器の出力を形成する出力端とを備えた第２発振器と、
前記位相検出器の第２入力端に接続された入力端を備えた第３発振器と、
前記第１発振器の出力端に接続された第１入力端と、前記第２発振器の出力端に接続された第２入力端と、前記第１周波数変換器の基準入力端に接続された少なくとも１つの対称出力端とを備えた混合器と、を含むことを特徴とする送信回路。
【請求項２】
前記第１周波数変換器は、
平均値が前記入力信号の値に等しい中間信号を配信するよう構成された出力端を備えたデルタ／シグマモジュールと、
前記周波数変換器の基準入力を形成する２つの信号入力端と、前記デルタ／シグマモジュールの出力端に接続された制御入力端と、前記周波数変換器の出力を形成する１つの信号出力と、を備えたマルチプレクサと、を含むことを特徴とする請求項１に記載の送信回路。
【請求項３】
前記第１周波数変換器はさらに、位相が互いに直角位相であり前記入力信号が保持するデータを表している第１および第２制御信号に前記中間信号を分割するように構成された直角化モジュールを備え、前記マルチプレクサは、前記第１周波数変換器の４つの基準入力を形成し、第１発振器から到来する互いに直角位相関係にある２つの差動信号を受け取るように構成された４つの信号入力をもち、さらに、それぞれ第１および第２制御信号を受け取るよう構成された第１および第２制御入力端と前記第１周波数変換器の出力を形成する信号出力端とを備えたことを特徴とする請求項２に記載の送信回路。
【請求項４】
第１および第２中間信号を受け取り、前記両信号の位相は直角で前記信号が保持するデータを表しており、前記第１周波数変換器は、
平均値が前記第１中間信号の値に等しい第１制御信号を配信するよう構成された出力端を備えた第１デルタ／シグマモジュールと、
平均値が前記第２中間信号の値に等しい第２制御信号を配信するよう構成された出力端を備えた第２デルタ／シグマモジュールと、
前記周波数変換器の４つの基準入力を形成し、第１発振器から到来する互いに直角位相関係にある２つの差動信号を受け入れるよう構成されている４つの信号入力端をもち、前記第１および第２デルタ／シグマモジュールの出力端に接続された第１および第２制御入力端と、前記周波数変換器の出力を形成する信号出力端とを備えたマルチプレクサと、を含むことを特徴とする請求項１に記載の送信回路。
【請求項５】
デルタ／シグマモジュールの利得は調整可能であることを特徴とする請求項２，３または４のいずれかに記載の送信回路。
【請求項６】
前記第２周波数変換器は位相ロックド・ループにより形成され、
前記第１周波数変換器の出力端に接続された第１入力端と、第２入力端と、前記第１および第２入力端上の信号の間の位相差を表す信号を配信するよう構成された出力端とを備えた位相検出器と、
前記位相検出器の出力端に接続された調整式入力端と、前記第２周波数変換器の出力を形成する出力端とを備えた第２発振器と、
前記第２発振器の出力端に接続された第１入力端と、前記第３発振器の出力端に接続された第２入力端と、前記位相検出器の第２入力端に接続された出力端とを備えた混合器と、を含むことを特徴とする請求項１に記載の送信回路。
【請求項７】
信号処理装置と無線周波数信号を送信するアンテナとを含み、前記信号処理装置からの入力信号を受け取り前記無線周波数信号を前記アンテナに配信する請求項１に記載の送信回路をさらに含むことを特徴とする無線電話装置。
【請求項８】
入力信号により保持されるデータを表す位相をもつ前記入力信号を受け取るよう構成された信号入力端と、所定の周波数をもつ差動信号を発振器から受け取るよう構成された２つの基準入力端と、所定の周波数と前記入力信号の周波数を表す位相をもつ信号を配信するよう構成された出力端と、を備えた周波数変換器であって、
平均値が前記入力信号の値に所定の時間等しくなる中間信号を配信するよう構成された出力端を備えたデルタ／シグマモジュールと、
前記周波数変換器の基準入力を形成する２つの信号入力端と、前記デルタ／シグマモジュールの出力端に接続された１つの制御入力端と、前記周波数変換器の出力を形成する１つの信号出力端とを備えたマルチプレクサと、
位相が互いに直角で前記入力信号が伝達するデータを表す第１および第２制御信号に前記中間信号を分割するよう構成された直角化モジュールと、を含み、前記マルチプレクサは前記第１周波数変換器の４つの基準入力を形成し第１発振器から到来する互いに直角位相関係にある２つの差動信号を受け取るよう構成された４つの信号入力端を備え、前記第１および第２制御信号をそれぞれ受け取るよう構成された第１および第２制御入力端と前記第１周波数変換器の出力を形成する信号出力端とを備えていることを特徴とする周波数変換器。
【請求項９】
互いに直角位相関係にあり信号が保持するデータを表す第１および第２入力信号を受け取るよう構成された２つの信号入力端と、所定の周波数をもつ直角位相関係にある２つの差動信号を発振器から受け取るよう構成された４つの基準入力端と、所定の周波数と前記入力信号の周波数を表す位相とをもつ信号を配信するよう構成された出力端と、を備えた周波数変換器において、
平均値が前記第１入力信号の値に等しい第１制御信号を配信するよう構成された出力端を備えた第１デルタ／シグマモジュールと、
平均値が前記第２入力信号の値に等しい第２制御信号を配信するよう構成された出力端を備えた第２デルタ／シグマモジュールと、
前記周波数変換器の４つの基準入力を形成し前記第１発振器から到来する互いに直角位相関係にある２つの差動信号を受け取るよう構成された４つの信号入力端と、前記第１および第２デルタ／シグマモジュールの出力端に接続された第１及び第２制御入力端と、前記周波数変換器の出力を形成する信号出力端と、を備えたマルチプレクサと、を含むことを特徴とする周波数変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は信号が保持するデータを表す位相をもつ入力信号を受け取るための少なくとも１つの入力端を備えた無線周波数信号の送信回路に関し、この送信回路は、第１発振器から到来する差動信号を受け取る基準入力端と呼ばれる少なくとも２つの入力端と中間周波数と呼ばれる所定の周波数と入力信号の中間周波数を表す位相をもつ出力信号を配信する１つの出力端とを備えた第１周波数変換器と、送信回路の出力を形成し第１周波数変換器の出力信号の周波数を調整可能な周波数に変換することにより生成される無線周波数信号を配信する出力端を備えた第2周波数変換器と、から成る。
【０００２】
【従来の技術】
こうした送信回路は、他にも可能な適用分野が多々あるのだが、信号処理回路がデジタル入力信号を送信回路にアンテナを介して送信する無線電話で現在使用されている。周知の送信回路では、デジタル入力信号は互いに直角位相にある第１および第2デジタル信号に分割される。こうした第１および第2入力信号は、第１周波数変換器内で、デジタル／アナログ変換およびIQ変調と呼ばれる変調が行われ、その間にこれらの第１および第2入力信号は第１発振器から到来する２つの直角位相信号と混合され、中間周波数を含むようになり、再び結合されて、第１周波数変換器の出力信号となる信号が最終的に形成される。
【０００３】
【発明が解決しようとする課題】
本発明は以下に示す事項に関連している。IQ変調にはアナログ混合器が必要になる。アナログ混合器は線形性がかなり制約されるので複雑になり製造費が高くなる。さらに、第１および第2信号のデジタル／アナログ変換には２つのデジタル／アナログ変換器が必要になる。これらのデジタル／アナログ変換器も構成が複雑で、さらに変換にサンプリングが必要なので、変換された信号にノイズが入ることになる。したがって、デジタル／アナログ変換器とアナログ混合器の間にフィルター装置を装備しなければならない。このため第１周波数変換器は一層複雑になり製造コストが高くなる。最後に、第１および第2周波数変換器の間に他のフィルター装置を備えなければならない。これは、アナログ混合器により第１周波数変換器の出力信号に入ってしまう寄生変調の産物である不本意な信号を除去するためである。
【０００４】
本発明の目的は、第１周波数変換器の構造がかなり単純化され周知の構造よりも不本意の信号が少なくなる送信回路により上記の欠点を改善することにある。
【０００５】
実際、最初の段落の送信回路は本発明の態様であり、第１周波数変換器が基準入力の１つを入力信号の値の関数として選択して、前記基準入力を第１周波数変換器に接続するデジタル手段を備えている点により特徴付けられる。
【０００６】
この送信回路では、第１周波数回路は入力信号をデジタル形式のまま使用可能なので、デジタル／アナログ変換器は使用されていない。こうした変換器を除けると、第１周波数変換器が生成したノイズを削減でき、これまでの送信回路で使用されたフィルター装置を不必要にする。このため本発明による送信回路の複雑な構成が緩和される。さらに、以下の記載で述べるように、互いに直角位相にある第1および第2入力信号への入力信号の分割は、これまでの送信回路ではIQ変調を実施するのに不可欠であったが、本発明の実施例ではこの分割を実行しないものもある。これにより送信回路の構造をさらに単純にできる。
【０００７】
本発明の実施例の１つに、第１周波数変換器が、平均値が入力信号の値に等しい中間信号を配信する出力端を備えたデルタ／シグマモジュールと、周波数変換器の基準入力を形成する２つの信号入力端とデルタ／シグマモジュールの出力に接続された１つの制御入力端と周波数変換器の出力を形成する１つの信号出力端とを備えたマルチプレクサと、を含むことを特徴とする上記の送信回路がある。
【０００８】
この実施例は、本発明のおかげで第１周波数変換器の構成が大幅に単純化されたという利点をうまく示している。デルタ／シグマモジュールの動作原理によると、当業者には周知で出版物「デルタ／シグマ変換器（Delta/Sigma Converters）」Messers, Norsworthy, SchreierおよびTemesに顕著に開示されているように、デルタ／シグマモジュールは、入力信号のものより高いサンプリング周波数で2つの値-1と+1の間で振動する信号を生成する。デルタ／シグマモジュールの出力信号の値に応じて、マルチプレクサは、第１周波数変換器の出力に向けて第１または第2信号を交互に切りかえる。この第１および第2信号はどちらも中間周波数をもっているが、互いに直角位相である、というのはこれらの信号は第１発振器の差動出力信号を形成するからである。したがって、第１周波数変換器は容易に第１発振器の出力信号の位相変調を実行し、周波数として中間周波数と入力信号の中間周波数を表す位相をもつ出力信号を配信する。
【０００９】
他の実施例では、本発明による送信回路は、位相が直角位相であり信号が保持するデータを表している第１および第2中間信号を受け取るよう構成されており、さらに、第１周波数変換器は、
平均値が第１中間信号の値に等しい第１制御信号を配信する出力端を備えた第１デルタ／シグマモジュールと、
平均値が第２中間信号の値に等しい第２制御信号を配信する出力端を備えた第２デルタ／シグマモジュールと、
周波数変換器の４つの基準入力を形成する４つの信号入力端を備え、第１発振器から到来する互いに直角位相の２つの差動信号を受け取り、第１および第2デルタ／シグマモジュールの出力端に接続された第１および第2制御入力端と周波数変換器の出力を形成する第2出力端を備えているマルチプレクサとを、含むことを特徴としている。
【００１０】
この実施例では、送信回路の入力信号を２つの直角位相信号に分割しなければならないが、その代償として第１周波数変換器が実行する位相変調の分解能が2倍になる。
【００１１】
この実施例の変形例では、第１周波数変換器が、
平均値が入力信号の値に等しい中間信号を配信する単一デルタ／シグマモジュールと、
位相が互いに直角位相であり信号が保持するデータを表している第１および第2制御信号に中間信号を分割する直角化モジュールと、
第１周波数変換器の４つの基準入力を形成し、互いに直角位相である第１発振器から到来する２つの差動信号を受け取る４つの信号入力端を備え、第１および第2制御信号を受け取る第１および第2制御入力端と第１周波数変換器の出力を形成する信号出力端とを備えているマルチプレクサと、を含んでいる。
【００１２】
この変形例は、第１および第2制御信号が相関関係にある点で有益である。したがって、第１周波数変換器が実行した変調によるノイズは位相定量化に関連してしか発生せず、振幅定量化とは無関係である。このことは、第１周波数の出力に振幅制限器を使用可能であることを意味している。この振幅制限器は、次いで、系統的にピークを制限する大規模増幅に第１周波数変換器の出力信号をかけることで、この出力信号を矩形波信号に変換する。したがって、こうした振幅制限器の出力信号に含まれた有益な情報は、振幅制限器の出力信号の切替えによってのみ表されるので、有益な情報は完全なデジタル形式となる。これにより、第2周波数変換器の構造がかなり単純化されることになる。
【００１３】
本発明の有益な実施例では、デルタ／シグマモジュールの利得は調整可能である。
【００１４】
こうした実施例では、送信回路全体の利得に影響を及ぼすので、第2周波数変換器の利得に影響を及ぼすことになり、設計と動作方式が単純化される。
【００１５】
本発明の特定の実施例では、第2周波数変換器は位相ロックド・ループにより形成され、
第１周波数変換器の出力端に接続された第１入力端と、第2入力端と、第１および第2入力端上の信号の間の位相差を表す信号を配信する出力端と、を備えた位相検出器と、
位相検出器の出力端に接続された調整式入力端と、第2周波数変換器の出力を形成する出力端とを備えた第2発振器と、
第１発振器の出力端に接続された第１入力端と、第３発振器の出力端に接続された第2入力端と、位相検出器の第２出力端に接続された出力端とを備えた混合器と、を含むものである。
【００１６】
本発明の他の特定の実施例では、第２周波数変換器は、位相ロックド・ループにより形成され、第１の周波数変換器の出力に接続された第１入力端と、第２入力端と、前記第１および第２入力端での信号間の位相差を表す信号を配信する出力端とを有する位相検出器と、
前記位相検出器の出力端に接続された調整入力端と、前記第２周波数変換器の出力を形成する出力端と、
出力が前記位相検出器の前記第２入力端に接続された第３発振器と、
前記第１発振器の出力端に接続された第１入力端と、前記第２発振器の出力端に接続された第２入力端と、前記第１周波数変換器の基準入力端に接続された少なくとも一つの同期出力端とを有する混合器とを有する。
【００１７】
本実施例の変形例では、周波数変換器は、第１および第2周波数変換器の間に挿入され、送信回路に備えられた様々な発振器の発信周波数に関する制限を緩和するものである。
【００１８】
本発明は無線信号を送信するあらゆる型の装置で使用可能であるが、中でも無線電話での使用が有益である。したがって、本発明は、信号処理装置と無線周波数信号を送信するアンテナを含む無線電話型装置にも関し、さらに上記の送信回路が信号処理装置からの入力信号を受け取り無線周波数信号をアンテナに配信するように構成されていることを特徴とする。
【００１９】
本発明の上記および他の態様は、図面を参照しながら発明を制限するものではない実施例により明らかになるであろう。
【００２０】
【発明の実施の形態】
図１は、信号送信器、たとえば、本発明による送信回路を備えている無線電話の略図である。この回路は信号処理装置PUからデジタル入力信号INを受けて無線周波数信号をアンテナANTに配信するよう構成されている。この特定の実施例では、送信回路は、
第１発振器OSC1から中間周波数を含む２つの差動信号（0;80）と（90;270）を受ける基準入力端と呼ばれる４つの入力端と、周波数として中間周波数と入力信号の周波数を表す位相をもつ出力信号を配信する１つの出力端とを備えた第１周波数変換器FC1と、
送信回路の出力を形成し、第１周波数変換器FC1の出力信号の周波数を調整可能周波数に変換することで生成される無線周波数信号を配信する１つの出力端を備えた第2周波数変換器FC2と、から構成されている。
【００２１】
ここで開陳されている実施例では、デジタル入力信号INは、直角化モジュールにより、直角位相を取り、デジタル入力信号が保持するデータを表す第１および第2入力信号INIとINQに分割されている。第１周波数変換器FC1は、平均値が第１入力信号INIに等しい第１制御信号MIを配信する出力端を備えた第１デルタ／シグマモジュールSDIを含む。第１周波数変換器FC1はさらに、平均値が第2入力信号INQに等しい第2制御信号MQを配信する出力端を備えた第2デルタ／シグマモジュールSDQを備えている。第１周波数変換器FC1はその上、第１周波数変換器ＦＣ１の４つの基準入力端子を形成する４つの信号入力端を有するマルチプレクサＭＵＸを備え、このマルチプレクサは、他の直角化モジュールQMを介して第１発振器OSC1から到来する２つの差動信号（0;80）と（90;270）を受け取るよう構成されている。マルチプレクサMUXはさらに第１および第2デルタ／シグマモジュールの出力端に接続された第１および第2制御入力端と、第１周波数変換器FC1の出力を形成する信号出力端とを備えている。各デルタ／シグマモジュールSDIとSDQは、その入力信号INIまたはINQのものよりも高いサンプリング周波数で2つの値-1と+1の間で振動する信号を生成する。１対の制御信号（MI;MQ）の１対の値に応じて、マルチプレクサMUXは、すべて中間周波数をもつ基準入力で受け取った信号（0,90,180,270）の１つを交互に第１周波数変換器FC1の出力端に切り替る。２つの連続する信号は互いに直角位相関係にある、というのは、これらの信号は第１発振器OSC1から到来する直角位相の異なる信号の対を構成するからである。次いで、第１周波数変換器FC1は第１発振器OSC1の出力信号の位相変調を容易に実行して、中間周波数と入力信号INの中間周波数を表す位相とを含む出力信号を配信する。
【００２２】
本実施例において入力信号INを２つの成分INIとINQに分割する選択が行われる場合には、入力信号INを直接受け取る単一のデルタ／シグマモジュールだけの使用も検討されている。この場合、マルチプレクサMUXは、第１周波数変換器FC1の２つの基準入力しか構成しておらず第１発振器OSC1から到来する単一の差動信号（0;180）だけを受け取る２つの信号入力端しか備えていない。したがって、第１周波数変換器FC1の構造、すなわち送信回路全体の構造が単純化されるが、第１周波数変換器FC1が実行する位相変調の分解能が半分に低下する。図１で表された特定の実施例では、第２周波数変換器FC2は位相検出器PDを備えた位相ロックド・ループで形成される。この位相検出器PDは、第１周波数変換器FC1の出力端に接続された第１入力端と、第２入力端と、第１および第２入力端にある信号の間の位相差を表す信号を配信する出力端とを備えている。位相ロックド・ループはさらに第２発振器OSC2を備えている。この第２発振器OSC2は、位相検出器PDの出力端に接続された調整式入力端と、第２周波数変換器FC2の出力を形成する出力端とを備えている。低域フィルタLPFは位相検出器PDと第２発振器OSC2の間に挿入されている。最後に、位相ロックド・ループは混合器MIXを備えている。混合器MIXは第２発振器OSC2の出力端に接続された第１入力端と、第３発振器OSC3の出力端に接続された第２入力端と、位相検出器PDの第２入力端に接続された出力端とを備えている。
【００２３】
第２周波数構成器FC2を構成するための、たとえば混合器に基づく他の実施例も考えられる。しかし、図１に描かれた第２周波数変換器FC2の特定の実施例は、位相ロックド・ループが極めて純粋なスペクトルをもつ無線周波数信号を生成するという点において有益である。さらに、送信回路の出力信号の周波数は、第３発振器OSC3の出力信号を修正すれば調整可能である。それでもなお、第２および第３発振器OSC2とOSC3の間の出力信号の周波数の間の差は中間周波数の値に等しくなければならなく、位相ロックド・ループの利得の値は、前記ループの安定性を壊さない程度でなければならない。以下の説明では、本発明はこうした制約を大幅に緩和可能であることを示すことになる。
【００２４】
図２は、軸IとQが前述の送信回路の入力信号INを表すベクトルの進化を描く円を支持するフレネル図である。このフレネル図によると、互いに直角位相関係にある２つの信号INIとINQへの入力信号INの分割は、軸IとQ上にベクトルINの射影として解釈可能である。信号INIとINQはそれぞれ、入力信号INの位相を表す角度βのコサインとサインに相当する。
【００２５】
図３は、本発明による第１周波数変換器に備えられたデルタ／シグマモジュールSDIの実施例を略式に示している。こうしたデルタ／シグマモジュールSDIの基本構造は専門家には周知であり、デルタ／シグマモジュールの入力信号を第１入力端で受け取る減数器SUBと、減数器SUBの出力信号を積分する積分器INTと、積分器INTの出力信号の値の関数として-1または+1に等しい信号を出力端で配信する量子化器QUANTとを含んでいる。量子化器QUANTの出力端はデルタ／シグマモジュールの出力を形成し、さらに減数器SUBの第２入力端に接続されている。こうした構造は通常第１次の構造と呼ばれる。他の実施例では、デルタ／シグマモジュールを実現するために、第１次のN個のインターリーブ式構造により形成されたN番目の構造が選択されている。図３に描かれた実施例では、デルタ／シグマモジュールは可変利得をもつモジュールAから構成される。このモジュールAは送信回路全体の利得、すなわち、第２周波数変換器の利得に影響を及ぼすことができる。このモジュールは送信回路の設計と動作方式を単純化することになる。確かに、動作状態の中には第２周波数変換器を形成する位相ロックド・ループの利得は、たとえば、前記ループの安定性を壊すほど高くなることもあるが、その場合は、前記の安定性を維持するためにデルタ／シグマモジュールに備えられた可変利得モジュールAの利得を下げれば十分である。こうした可能性のおかげで送信回路に備えられた発振器が被る制約がかなり柔軟なものになる。というのはこうした制約は前記発振器を統合形式に実現する際に障害となる場合があるからである。
【００２６】
図４は、上記のデルタ／シグマモジュールの出力信号MIの時間対進化を時間図の形で示している。本発明の理解を容易にするために、図２に示す図においてINI=cosβ=0.5であり可変利得デルタ／シグマモジュールAが利得が１のホロワとして動作する場合が示されている。デルタ／シグマモジュールSDIは、入力信号INIのものより高いサンプリング周波数で２つの値-1と+1の間で振動する信号MIを生成する。出力信号MIの平均値は入力信号INIの値に等しくなる。第２デルタ／シグマモジュールSDQの構造は、第１デルタ／シグマモジュールSDQの入力信号INIと直角位相関係にある入力信号INQを受け取るよう構成されてい点を除いて、前述の構造と同じなので、第１および第２デルタ／シグマモジュールSDIとSDQの出力端に接続された２つの選択入力端でマルチプレクサが受け取った１対の信号（MI、MQ）には状態-1と+1の４つの可能な組合せが交互に現れる。したがって、マルチプレクサはその基準入力端に現れる信号（0, 90, 180, 270）のそれぞれを交互に選択することになる。第１周波数変換器FC1は、入力信号INの位相βの関数として第１発振器OSC1の出力信号の位相変調を実行することになる。
【００２７】
図５は、本発明の第２実施例に応じた送信回路を含む無線電話などの信号送信器装置を略図で示す。できる限り、本送信回路と図１の回路に共通の構成要素は同じ参照符号が振られており、本段では再度説明されることはない。本実施例では、第１周波数変換器FC1は、平均値が入力信号INの値に等しい中間信号INTを配信するデルタ／シグマモジュールSDを１つだけ備えている。第１周波数変換器FC1はさらに、互いに直角位相で入力信号INが保持するデータを表している第１および第２制御信号MIとMQに中間信号INTを分割する直角化モジュールと呼ばれるモジュールIQMを備えている。マルチプレクサMUXは、第１周波数変換器FC1の４つの基準入力を形成し第１発振器OSC1から到来する互いに直角位相関係にある２つの差動信号（0; 180）と(90; 270）を受け取るよう構成された４つの信号入力端と、第１および第２制御信号MIとMQをそれぞれ受け取るよう構成された第１および第２制御入力端と、第１周波数変換器FC1の出力端を形成する信号出力端とを備えている。実施例の中には、直角化モジュールIQMがデルタ／シグマモジュールSD内でも実現可能なものもある。
【００２８】
こうした変形例が有益なのは、第１および第２制御信号MIとMQが相関しているが故である。したがって、第１周波数変換器FC1による変調が生み出したノイズは位相量子化に関連するものだけであり、振幅量子化には無関係である。これは、第１周波数変換器FC1の出力端に振幅制限器LIMを使用することが可能なことを意味している。振幅制限器LIMは、第１周波数変換器の出力信号を系統的なピーク制限により大規模増幅することで、この出力信号を矩形波信号に変調するものである。こうした振幅制限器の出力信号に含まれた有益な情報は振幅制限器の出力信号の切替えによってしか表現されることはなく、したがって、純粋にデジタル形式である。このため、第２周波数変換器FC2の構造がかなり単純化されることになる。具体的には、位相検出器PDは、本変形例では、単純な位相／周波数比較器で形成可能であるが、他方で、線形動作モードを維持するためにアナログ乗算器が必要になる。第２周波数変換器FC2も、本質的には、デジタル技術で設計可能である。この場合は、構造が単純化されコストは下がるが、性能は改良されることになる。
【００２９】
図６は、本発明の他の実施例による送信回路を備えた無線電話信号送信器、たとえば、無線電話を略図で示している。できる限り、本送信回路と図１に示す回路に共通の構成要素には同じ参照符号を振っており、本段で再度説明することはない。本実施例では、第２周波数変換器FC2は、位相検出器PDを含む位相ロックド・ループにより形成される。この位相検出器PDは、第１周波数変換器FC1の出力端に接続された第１入力端と、第２入力端と、第１および第２入力端上にある信号間の位相差を表す信号を配信する出力端とを備えている。位相ロックド・ループはさらに第２発振器OSC2を備えている。この第２発振器OSC2は、位相検出器PDの出力端に接続された調整入力端と、第２周波数変換器の出力を形成する出力端とを備えている。低域フィルタLPFは位相検出器PDと第２発振器OSC2の間に挿入されている。位相ロックド・ループはさらに、出力端が位相検出器PDの第２入力端に接続されている第３発振器OSC3を備えている。第１発振器OSC1は、直角化モジュールQMを介して、互いに直角位相関係にある２つの差動信号を配信する。これらの信号の周波数は第２発振器OSC2の出力信号の周波数とほぼ同じ大きさである。最後に、位相ロックド・ループは、第１発振器OSC1の出力端に直角化モジュールを介して接続された２つの対称入力端を備えた２重混合器（MIX1, MIX2）を備えている。２重混合器（MIX1, MIX2）は第２発振器OSC2の出力端に接続されたもう１つの入力端と、第１周波数変換器FC1の４つの基準入力端に接続された２つの対称出力端とを備えており、互いに直角位相関係にあり中間周波数を含んでいる２つの差動信号（0; 180）と（90; 270）を受け取るよう構成されている。
【００３０】
第２周波数変換器FC2の本実施例が有益なのは、位相ロックド・ループが極めて純粋なスペクトルをもつ無線信号を生成する点である。さらに、送信回路の出力信号の周波数は、第１発振器OSC1の出力信号の周波数を修正することで、調整可能である、というのは中間周波数が固定され第１および第２発振器OSC1とOSC2の出力信号の周波数間の差に等しいからである。
【００３１】
本実施例で、入力信号INを２つの成分INIとINQに分割する選択がなされた場合、入力信号INを直接受け入れる単一デルタ／シグマモジュールだけの使用も検討可能で、その場合には、マルチプレクサMUXは第１周波数変換器FC1の２つの基準入だけを形成する２つの信号入力端子しか備えておらず、単一混合器MX1から到来する単一差動信号（0; 80）だけを受け取るよう構成されている。第１周波数変換器FC1の構造、すなわち、送信回路全体の構造が単純化される、ただし、第１周波数変換器FC1が実施する位相変調の分解能は半分に低下する。さらに、図６を参照しながら説明される実施例の変形例では、信号処理装置PUからの入力信号INを受け取るように構成された単一デルタ／シグマモジュールを利用して、こうしたデルタ／シグマモジュールの出力信号を互いに直角位相関係にある２つの制御信号MIとMQに分割することができる。これにより第１周波数変換器の出力端と周波数分割器の間に振幅制限器を挿入することが可能になり、上述の利点がもたらされる。
【００３２】
本項で記載された実施例では、第１周波数変換器FC1の基準入力端に到来する信号は、２重混合器（MX1, MX2）による混合ですでに変調されたものである。したがって、第１周波数変換器FC1で実現された位相変調は、送信回路の出力信号で明らかになるが、第１周波数変換器FC1の出力信号ではそれほど明らかにならない。これにより第１および第２周波数変換器FC1とFC2の間への周波数分割器DIV/Nの挿入が可能になり、送信回路に備えられた様々な発振器の出力信号の周波数の値を調整する際の自由度が追加され、送信回路の設計と動作モードが単純化される。
【００３３】
特に、第３発振器OSC3の出力信号の周波数はもはや中間周波数と同じである必要はない。送信器の他の部分（図示せず）にすでに備えられている発振器は、発進周波数が装置内に受信回路にある位相ロックド・ループの基準周波数として使用される発振器といった第３発振器OSC3を実現するために使用できる。
【図面の簡単な説明】
【図１】  本発明の第１の実施例による送信回路を示す機能図である。
【図２】  本発明の上記実施例で実行される入力信号の分割を示すフレネル図である。
【図３】  本発明の上記実施例で使用されたデルタ／シグマモジュールを示す機能図である。
【図４】  こうしたデルタ／シグマモジュールの入出力信号の進化を示すタイミング図である。
【図５】  本発明の第２実施例による送信回路を示す機能図である。
【図６】  本発明の第３実施例による送信回路を示す機能図である。
【符号の説明】
FC1  第１周波数変換器
OSC1  第１発振器
FC2  第２周波数変換器
IN  デジタル入力信号
【図１】
0004454863.tif 000002
【図２】
0004454863.tif 000003
【図３】
0004454863.tif 000004
【図４】
0004454863.tif 000005
【図５】
0004454863.tif 000006
【図６】
0004454863.tif 000007