(57)【特許請求の範囲】
【請求項１】
騒音源から騒音が伝達される空間に制御音源からの制御音を発生して制音する能動型騒音制御装置において、
前記騒音源の騒音周期の調波の基準信号を生成する基準信号生成器と、
前記基準信号が供給され、可変サンプリングのサンプリング周期毎に前記制御音源に供給する制音制御信号を更新して生成する適応ノッチフィルタと、
フィルタ係数算出器と、
前記制御音源と前記騒音源とから出力される音の合成音から誤差信号を検出する誤差信号検出器と、
前記基準信号を、前記適応ノッチフィルタの出力から前記制御音源と前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性により変換して参照信号を生成する参照信号生成器と、
制御範囲内の特定制御信号の制御周期を最長制御周期とし、該最長制御周期を最長サンプリング周期で除算した値である分割数を算出する分割数算出器と、
前記分割数に応じて位相遅延を算出する位相遅延算出器と、
算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、を備え、
前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新する
ことを特徴とする能動型騒音制御装置。
【請求項２】
請求項１記載の能動型騒音制御装置において、
前記基準信号生成器は、周期３６０゜の三角関数信号を所定数に離散化した波形データとして記憶する波形データテーブルを有し、前記所定数を前記分割数で除算した商又は前記商に１を加算した値をステップ数とし、前記サンプリング周期で前記ステップ数毎に前記波形データテーブルから前記波形データを読み出して前記基準信号を生成する
ことを特徴とする能動型騒音制御装置。
【請求項３】
騒音源から騒音が伝達される空間に制御音源からの制御音を発生して制音する能動型騒音制御装置において、
前記騒音源の騒音周期の調波の基準信号を生成する基準信号生成器と、
前記基準信号が供給され、固定サンプリングのサンプリング周期毎に前記制御音源に供給する制音制御信号を更新して生成する適応ノッチフィルタと、
フィルタ係数算出器と
前記制御音源と前記騒音源とから出力される音の合成音から誤差信号を検出する誤差信号検出器と、
前記基準信号を、前記適応ノッチフィルタの出力から前記制御音源と前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性により変換して参照信号を生成する参照信号生成器と、
制御周期と前記固定サンプリング周期に基づき位相遅延を算出する位相遅延算出器と、
算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、とを備え
前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新する
ことを特徴とする能動型騒音制御装置。
【請求項４】
請求項１〜３のいずれか１項に記載の能動型騒音制御装置において、
前記騒音源が内燃機関であるエンジンである
ことを特徴とする能動型騒音制御装置。
【請求項５】
フレーム上にアクチュエータを介して振動源を支持し、前記振動源から前記フレームに伝達される振動を前記アクチュエータにより制振する能動型制振制御装置において、
前記振動源の振動周期の調波の基準信号を生成する基準信号生成器と、
前記基準信号が供給され、可変サンプリングのサンプリング周期毎に前記アクチュエータに供給する制振制御信号を更新して生成する適応ノッチフィルタと、
フィルタ係数算出器と、
前記アクチュエータにより制振されて残った前記振動源の振動を誤差信号として検出する誤差信号検出器と、
前記基準信号を、前記適応ノッチフィルタの出力から前記アクチュエータと前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性で変換して参照信号を生成する参照信号生成器と、
制御範囲内の特定制御信号の特定制御周期を最長制御周期とし、該最長制御周期を最長サンプリング周期で除算した値である分割数を算出する分割数算出器と、
前記分割数に応じて位相遅延を算出する位相遅延算出器と、
算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、を備え、
前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新する
ことを特徴とする能動型振動制御装置。
【請求項６】
請求項５記載の能動型振動制御装置において、
前記基準信号生成器は、周期３６０゜の前記三角関数信号を所定数に離散化した波形データとして記憶する波形データテーブルを有し、前記所定数を前記分割数で除算した商又は前記商に１を加算した値をステップ数とし、前記サンプリング周期で前記ステップ数毎に前記波形データテーブルから前記波形データを読み出して前記基準信号を生成する
ことを特徴とする能動型振動制御装置。
【請求項７】
フレーム上にアクチュエータを介して振動源を支持し、前記振動源から前記フレームに伝達される振動を前記アクチュエータにより制振する能動型制振制御装置において、
前記振動源の振動周期の調波の基準信号を生成する基準信号生成器と、
前記基準信号が供給され、固定サンプリングのサンプリング周期毎に前記アクチュエータに供給する制振制御信号を更新して生成する適応ノッチフィルタと、
フィルタ係数算出器と、
前記アクチュエータにより制振されて残った前記振動源の振動を誤差信号として検出する誤差信号検出器と、
前記基準信号を、前記適応ノッチフィルタの出力から前記アクチュエータと前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性で変換して参照信号を生成する参照信号生成器と、
制御周期と前記固定サンプリング周期に基づき位相遅延を算出する位相遅延算出器と
算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、を備え、
前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新する
ことを特徴とする能動型振動制御装置。
【請求項８】
請求項５〜７のいずれか１項に記載の能動型振動制御装置において、
前記振動源が内燃機関であるエンジンである
ことを特徴とする能動型振動制御装置。
【請求項９】
請求項１〜４のいずれか１項に記載の能動型騒音制御装置、又は請求項５〜８のいずれか１項に記載の能動型振動制御装置が搭載された車両。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、適応ノッチフィルタを用いて騒音又は振動を能動的に制御して制音化又は制振化を図る能動型騒音・振動制御装置、及び該能動型騒音・振動制御装置が搭載された車両に関する。
【背景技術】
【０００２】
図１９は、適応ノッチフィルタ１０２を用いて騒音を能動的に制御する能動型騒音制御装置１０１の電気的な構成を示すブロック図である（特許文献１参照）。
【０００３】
この能動型騒音制御装置１０１では、騒音の周波数から生成された調波の余弦波及び正弦波の基準信号ｘ（ｎ）が適応ノッチフィルタ１０２と参照信号生成器１０３とに供給される。
【０００４】
参照信号生成器１０３では、基準信号ｘ（ｎ）が入力され、Ｄ／Ａ変換器１１２の入力からスピーカ１０４とマイクロホン１０５との間の空間を含みＡ／Ｄ変換器１２２の出力までの伝達特性（電気音響周波数応答特性であり振幅特性と位相特性を含む）が考慮された参照信号ｒ（ｎ）が生成され出力される。
【０００５】
フィルタ係数算出器１０６は、参照信号ｒ（ｎ）と、マイクロホン１０５により検出されＡ／Ｄ変換器１２２から得られる誤差信号ｅ（ｎ）とから、誤差信号ｅ（ｎ）が最小となるように、適応ノッチフィルタ１０２のフィルタ係数Ｗ（ｎ）を、式［Ｗ（ｎ＋１）＝Ｗ（ｎ）＋μｅ（ｎ）・ｒ（ｎ）：μは定数］により算出して逐次更新する。
【０００６】
適応ノッチフィルタ１０２から、更新されたフィルタ係数Ｗ（ｎ）と基準信号ｘ（ｎ）に基づき、制音制御信号ｙ（ｎ）＝ｘ（ｎ）Ｗ（ｎ）が出力される。
【０００７】
この従来技術に係る能動型騒音制御装置１０１では、基準信号ｘ（ｎ）、フィルタ係数Ｗ（ｎ＋１）、騒音信号ｅ（ｎ）、制音制御信号ｙ（ｎ）等はサンプリング時間が一定の固定サンプリング周期毎に生成又は検出される。
【０００８】
ここで、参照信号生成器１０３に設定される伝達特性（伝達関数）は、制御周波数（周期３６０゜の三角関数信号の周波数）の変化に対する振幅特性と位相特性で表される。
【０００９】
この場合、振幅特性及び位相特性は、上記したように、マイクロコンピュータ１１０の制音制御信号ｙ（ｎ）の出力点から誤差信号ｅ（ｎ）の入力点に至るまでの特性である。より具体的には、マイクロコンピュータ１１０の出力点である、Ｄ／Ａ変換器１１２の入力点から低域通過フィルタ（ＬＰＦ）１１４、増幅器１１６、スピーカ１０４までの信号伝達路、スピーカ１０４からマイクロホン１０５までの空間伝達路、マイクロホン１０５から増幅器１１８、帯域通過フィルタ（ＢＰＦ）１２０、及びＡ／Ｄ変換器１２２の出力点までの信号伝達路からなるマイクロコンピュータ１１０の入力点までの特性である。
【００１０】
制御対象とする制御周波数ｆの範囲で、伝達特性（振幅特性と位相特性）を測定し、ＲＯＭに格納しておけば、参照信号生成器１０３では、入力される基準信号ｘ（ｎ）の周波数（この場合、制御周波数ｆ）に対応する振幅特性の振幅値と位相特性の位相値を前記ＲＯＭから読み出すことで参照信号ｒ（ｎ）を生成することができる。
【００１１】
振動を能動的に制御して制振化を図る能動型振動制御装置の従来技術として、車両のエンジンを液封マウント及びアクチュエータを介して車体フレームに弾性的に支持し、エンジン燃焼に伴うクランク軸のトルク変動による前記エンジンの振動を前記液封マウント及びアクチュエータにより吸収して制振する能動型防振支持装置が提案されている（特許文献２）。
【００１２】
また、適応ノッチフィルタを用いて振動を能動的に制御して制振化を図る能動型振動制御装置も提案されている（特許文献３）。
【００１３】
【特許文献１】特開２００４−３６１７２１号公報
【特許文献２】特開２００５−３１５６号公報
【特許文献３】特開２００４−３６１７２１号公報（図１２）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、図１９において、フィルタ係数算出器１０６は、誤差信号ｅ（ｎ）と参照信号ｒ（ｎ）とに基づいて、固定サンプリング周期Ｔｆｉｘ毎に、誤差信号ｅ（ｎ）の値が最小値となるような演算を行うが、この固定サンプリング技術による適応ノッチフィルタ１０２の制御においては、制御周波数が高く（制御周期が短く）なるにつれて、制御性能（追従性）が低下するという問題があることをこの出願の発明者が見いだした。
【００１５】
ここで、サンプリング周期が固定である固定サンプリング技術を用いた場合、この能動型騒音制御装置１０１の制御範囲（制御信号の周波数範囲）が、例えば０［Ｈｚ］〜１０００［Ｈｚ］までであって、解像度０．１［Ｈｚ］の基準信号ｘ（ｎ）を生成することを考える。
【００１６】
そうすると、例えば、固定サンプリング周波数４０００［Ｈｚ］（固定サンプリング周期０．２５［ｍｓ］）では、基準信号ｘ（ｎ）を発生するための離散化した４００００（＝サンプリング周波数／解像度＝４０００／０．１）個の波形データを格納した波形データテーブル（ＲＯＭ等の記憶手段）が必要となる。よって、大記憶容量の記憶手段が必要となり高コストになる。
【００１７】
これに対して、制御周波数ｆに対してサンプリング周期を可変する（サンプリング時間間隔を逐時変化させる）可変サンプリング技術を採用して、基準信号ｘ（ｎ）を形成する波形データの数（離散させた数）を所定数Ｎとして考えた場合、騒音源の周期に同期した制御周期Ｔｆを持つ基準信号ｘ（ｎ）を生成するには、図２０に示すように、制御周期Ｔｆを所定数Ｎ個で分割することにより、（可変）サンプリング周期ｔｓ（ｔｓ＝Ｔｆ／Ｎ）を算出することができる。
【００１８】
このサンプリング周期ｔｓに応じて、図２０の下側に示す基準信号ｘ（ｎ）が生成される。
【００１９】
この可変サンプリング技術では、基準信号ｘ（ｎ）を形成する波形データの数（離散させた数）である所定数Ｎが上記固定サンプリング技術に比較して相当に小さくなるので、基準信号ｘ（ｎ）発生用の波形データを記憶する記憶手段のＲＯＭ等の記憶容量を低減することができる。
【００２０】
しかしながら、可変サンプリング技術においても、上述した適応ノッチフィルタの制御において、制御周波数が高く（制御周期が短く）なるにつれて、制御性能（追従性）が低下するという問題があることをこの出願の発明者が見いだした。
【００２１】
また、可変サンプリング技術では、制御信号の周波数が低い程、１秒間当たりの制音処理回数（＝更新回数又は演算回数）が少なくなるので、制御範囲内で制音性能がばらつくことになる。
【００２２】
従来技術に係る可変サンプリング技術において、横軸を制御信号の制御周期Ｔｆ、縦軸をサンプリング周期ｔｓとした場合の制御範囲の特性を図２１に示す。
【００２３】
ここで、制御周期Ｔｆをサンプリング周期ｔｓで除算した値を分割数とすると、図２０を参照して説明したように、分割数は、所定数Ｎに等しくなる。故に、サンプリング周期ｔｓは、太線で示したサンプリング周期特性Ｃ６（Ｃ６：１／Ｎ）に沿って、制御周期Ｔｆが決定すれば、決定した制御周期Ｔｆからｔｓ＝Ｔｆ／Ｎとして求めることができるが、制御周期Ｔｆが短くなるにつれて、サンプリング周期ｔｓが短くなるので、マイクロコンピュータ等のＣＰＵの処理能力の限界に相当するサンプリング周期ｔｍｉｎ（＝最短サンプリング周期＝処理能力限界サンプリング周期）と制御範囲の最短制御周期Ｔｆｍｉｎ（＝制御信号の最大周波数＝最大制御周波数）とがトレードオフになってしまうという問題がある。
【００２４】
なお、図２１中、ｔｍａｘは、効果的な制音能力を得るための最長サンプリング周期（＝消音能力限界サンプリング周期）であり、この消音能力限界サンプリング周期ｔｍａｘ以上にサンプリング周期ｔｓを長くすると、１秒間当たりの制音処理回数が少なくなり、所望の制音性能を得ることができないサンプリング周期である。また、図２１中、Ｔｆｍａｘは、制御信号の最長周期（上限制御周期）である。
【００２５】
よって、騒音制御を効果的に行うためには、ＣＰＵの処理能力限界サンプリング周期（最短サンプリング周期）ｔｍｉｎに制御信号の最短周期（最短制御周期）Ｔｆｍｉｎを、また、消音能力限界サンプリング周期（最長サンプリング周期）ｔｍａｘに制御信号の最長周期（最長制御周期）Ｔｆｍａｘを対応させなければならないため、制御範囲を広くしようとすると、高速・高性能なＣＰＵが必要となり高コストになるという問題がある。
【００２６】
さらにまた、通常の可変サンプリング技術では波形データ数と分割数が等しく、かつ自然数であるので設計の自由度が狭いという問題もある。
【００２７】
上述した種々の問題は、エンジンを騒音源として捉えたときに限らず、エンジンを振動源と捉えても同様に発生する。
【００２８】
この発明は、上記の種々の課題を考慮してなされたものであって、サンプリング技術における騒音又は振動に対する制御の追従性を向上させることを可能とする能動型騒音・振動制御装置及びこれらが適用された車両を提供することを目的とする。
【課題を解決するための手段】
【００２９】
この発明に係る能動型騒音制御装置は、騒音源から騒音が伝達される空間に制御音源からの制御音を発生して制音する能動型騒音制御装置において、前記騒音源の騒音周期の調波の基準信号を生成する基準信号生成器と、前記基準信号が供給され、可変サンプリングのサンプリング周期毎に前記制御音源に供給する制音制御信号を更新して生成する適応ノッチフィルタと、フィルタ係数算出器と、前記制御音源と前記騒音源とから出力される音の合成音から誤差信号を検出する誤差信号検出器と、前記基準信号を、前記適応ノッチフィルタの出力から前記制御音源と前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性で変換して参照信号を生成する参照信号生成器と、制御範囲内の特定制御信号の制御周期を最長制御周期とし、該最長制御周期を最長サンプリング周期で除算した値である分割数を算出する分割数算出器と、前記分割数に応じて位相遅延を算出する位相遅延算出器と、算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、を備え、前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新することを特徴とする。
【００３０】
この発明によれば、位相遅延算出器により、分割数に応じて位相遅延を算出し、算出された前記位相遅延分、参照信号を位相遅延器により遅延し、遅延した前記参照信号と誤差信号とから誤差信号が最小となるように適応ノッチフィルタのフィルタ係数を更新するようにしているので、可変サンプリング技術おける位相遅延の補償が考慮され、可変サンプリング技術における適応ノッチフィルタの制音制御の追従性を向上させることができる。
【００３１】
この場合、前記基準信号生成器は、周期３６０゜の前記三角関数信号を所定数に離散化した波形データとして記憶する波形データテーブルを有し、前記所定数を前記分割数で除算した商又は前記商に１を加算した値をステップ数とし、前記サンプリング周期で前記ステップ数毎に前記波形データテーブルから前記波形データを読み出して前記基準信号を生成することができる。
【００３２】
この発明に係る能動型騒音制御装置は、騒音源から騒音が伝達される空間に制御音源からの制御音を発生して制音する能動型騒音制御装置において、前記騒音源の騒音周期の調波の基準信号を生成する基準信号生成器と、前記基準信号が供給され、固定サンプリングのサンプリング周期毎に前記制御音源に供給する制音制御信号を更新して生成する適応ノッチフィルタと、フィルタ係数算出器と、前記制御音源と前記騒音源とから出力される音の合成音から誤差信号を検出する誤差信号検出器と、前記基準信号を、前記適応ノッチフィルタの出力から前記制御音源と前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性により変換して参照信号を生成する参照信号生成器と、制御周期と前記固定サンプリング周期に基づき位相遅延を算出する位相遅延算出器と、算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、を備え、前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新することを特徴とする。
【００３３】
この発明によれば、位相遅延算出器により、制御周期と固定サンプリング周期に基づき位相遅延を算出し、算出された前記位相遅延分、参照信号を位相遅延器により遅延し、遅延した前記参照信号と誤差信号とから誤差信号が最小となるように適応ノッチフィルタのフィルタ係数を更新するようにしているので、固定サンプリング技術おける位相遅延の補償が考慮され、固定サンプリング技術における適応ノッチフィルタの制音制御の追従性を向上させることができる。
【００３４】
なお、前記騒音源の例として内燃機関のエンジンが該当する。
【００３５】
この発明に係る能動型制振制御装置は、フレーム上にアクチュエータを介して振動源を支持し、前記振動源から前記フレームに伝達される振動を前記アクチュエータにより制振する能動型制振制御装置において、前記振動源の振動周期の調波の基準信号を生成する基準信号生成器と、前記基準信号が供給され、可変サンプリングのサンプリング周期毎に前記アクチュエータに供給する制振制御信号を更新して生成する適応ノッチフィルタと、フィルタ係数算出器と、前記アクチュエータにより制振されて残った前記振動源の振動を誤差信号として検出する誤差信号検出器と、前記基準信号を、前記適応ノッチフィルタの出力から前記アクチュエータと前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性で変換して参照信号を生成する参照信号生成器と、制御範囲内の特定制御信号の特定制御周期を最長制御周期とし、該最長制御周期を最長サンプリング周期で除算した値である分割数を算出する分割数算出器と、前記分割数に応じて位相遅延を算出する位相遅延算出器と、算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、を備え、前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新することを特徴とする。
【００３６】
この発明によれば、位相遅延算出器により、分割数に応じて位相遅延を算出し、算出された前記位相遅延分、参照信号を位相遅延器により遅延し、遅延した前記参照信号と誤差信号とから誤差信号が最小となるように適応ノッチフィルタのフィルタ係数を更新するようにしているので、可変サンプリング技術おける位相遅延の補償が考慮され、可変サンプリング技術における適応ノッチフィルタの振動制御の追従性を向上させることができる。
【００３７】
この場合、前記基準信号生成器は、周期３６０゜の前記三角関数信号を所定数に離散化した波形データとして記憶する波形データテーブルを有し、前記所定数を前記分割数で除算した商又は前記商に１を加算した値をステップ数とし、前記サンプリング周期で前記ステップ数毎に前記波形データテーブルから前記波形データを読み出して前記基準信号を生成することができる。
【００３８】
この発明に係る能動型振動制御装置は、フレーム上にアクチュエータを介して振動源を支持し、前記振動源から前記フレームに伝達される振動を前記アクチュエータにより制振する能動型制振制御装置において、前記振動源の振動周期の調波の基準信号を生成する基準信号生成器と、前記基準信号が供給され、固定サンプリングのサンプリング周期毎に前記アクチュエータに供給する制振制御信号を更新して生成する適応ノッチフィルタと、フィルタ係数算出器と、前記アクチュエータにより制振されて残った前記振動源の振動を誤差信号として検出する誤差信号検出器と、前記基準信号を、前記適応ノッチフィルタの出力から前記アクチュエータと前記誤差信号検出器を含み前記フィルタ係数算出器の入力までの伝達経路の伝達特性で変換して参照信号を生成する参照信号生成器と、制御周期と前記固定サンプリング周期に基づき位相遅延を算出する位相遅延算出器と、算出された前記位相遅延分、前記参照信号を遅延させる位相遅延器と、を備え、前記フィルタ係数算出器は、遅延した前記参照信号と前記誤差信号とから前記誤差信号が最小となるように前記適応ノッチフィルタのフィルタ係数を更新することを特徴とする。
【００３９】
この発明によれば、位相遅延算出器により、制御周期と固定サンプリング周期に基づき位相遅延を算出し、算出された前記位相遅延分、参照信号を位相遅延器により遅延し、遅延した前記参照信号と誤差信号とから誤差信号が最小となるように適応ノッチフィルタのフィルタ係数を更新するようにしているので、固定サンプリング技術おける位相遅延の補償が考慮され、固定サンプリング技術における適応ノッチフィルタの制音制御の追従性を向上させることができる。
【００４０】
なお、振動源の例として内燃機関のエンジンが該当する。
【００４１】
上記の能動型騒音制御装置、又は上記の能動型振動制御装置が搭載された車両もこの発明に含まれる。
【発明の効果】
【００４２】
この発明によれば、固定サンプリング技術又は可変サンプリング技術における制音制御又は振動制御に対する追従性を向上することができる。
【００４３】
より具体的には、固定サンプリング技術又は可変サンプリング技術における位相遅延を補償する構成としているので、電気音響周波数応答特性モデルと実際の応答特性とのずれ（誤差）が低減され制御性能が向上する。
【発明を実施するための最良の形態】
【００４４】
以下、この発明に係る能動型騒音・振動制御装置の一実施の形態を説明する。なお、以下に参照する図面において図１９〜図２１に示したものと対応するものには同一の符号を付ける。
【００４５】
以下、Ａ．可変サンプリング技術が適用された能動型騒音制御装置、Ｂ．固定サンプリング技術が適用された能動型騒音制御装置、Ｃ．可変サンプリング技術又は固定サンプリング技術が適用された能動型振動制御装置の順に説明する。
【００４６】
Ａ．可変サンプリング技術が適用された能動型騒音制御装置
図１はこの発明の一実施の形態に係る能動型騒音制御装置１０の構成を示すブロック図である。
【００４７】
この能動型騒音制御装置１０では、車室内の主騒音であるエンジンのこもり音を含む騒音を打消制御する場合を例に説明する。
【００４８】
図２は、車両４１に対して図１例の能動型騒音制御装置１０を適用した例を模式的に示す説明図である。
【００４９】
図２から分かるように、スピーカ１０４は車両４１の後部座席背後の所定位置に設け、マイクロホン１０５は車両４１の車室中央の車室天井部に設けてある。なお、車室天井部に代わってインスツルメントパネル内部に設けてもよい。
【００５０】
能動型騒音制御装置１０は、騒音源であるエンジン４２から発生する騒音を制御音源であるスピーカ１０４から出力される制御音により打ち消して制音する機能を有する。
【００５１】
能動型騒音制御装置１０の主要部は、図示しないＣＰＵを含むマイクロコンピュータ２１０で構成されている。マイクロコンピュータ２１０のＣＰＵは、図示しないメモリに記憶されたプログラムを実行することで基準信号生成器２２等の各種機能手段として動作する。
【００５２】
能動型騒音制御装置１０は、基本的には、騒音源であるエンジン４２の回転数を表すエンジンパルスＥｐ（クランク軸パルスでもよい。）に対応する騒音周期の調波の周期３６０゜の三角関数信号としての基準信号ｘ（ｘａ、ｘｂ）を生成する基準信号生成器（基準信号生成手段）２２と、基準信号ｘが供給され、可変サンプリングのサンプリング周期毎にスピーカ１０４に供給する制音制御信号ｙ（ｙａ、ｙｂ）を更新して生成する適応ノッチフィルタ１０２（１０２ａ、１０２ｂ）と、適応ノッチフィルタ１０２のフィルタ係数を更新するフィルタ係数算出器１０６（１０６ａ、１０６ｂ）（フィルタ係数算出手段）と、スピーカ１０４から出力される制御音と騒音源であるエンジン４２から出力される騒音の合成音から誤差信号（残留誤差信号）ｅを検出する誤差信号検出器としてのマイクロホン１０５と、適応ノッチフィルタ１０２の出力からフィルタ係数算出器１０６の入力までの伝達特性（電気音響周波数応答特性であって、振幅特性と位相特性からなる。）に基準信号ｘ（ｘａ、ｘｂ）を供給して参照信号ｒ（ｒａ、ｒｂ）を生成する参照信号生成器（参照信号生成手段）２８とから構成される。フィルタ係数算出器１０６は、フィルタ係数を更新するので、フィルタ係数更新器とも言われる。
【００５３】
能動型騒音制御装置１０では、エンジン出力軸の回転をホール素子等により、例えば、上死点パルス等のエンジンパルスＥｐとして検出し、検出したエンジンパルスＥｐを周波数検出回路１１に供給し、周波数検出回路１１は、エンジンパルスＥｐからエンジン回転数に対し調波の制御対象周波数である制御周波数ｆ及び（又は）制御周期Ｔｆ（Ｔｆ＝１／ｆ）を生成する。
【００５４】
すなわち、周波数検出回路１１は、エンジンパルスＥｐの周波数よりも非常に高い周波数でエンジンパルスＥｐを監視し、エンジンパルスＥｐの極性が変化するタイミングを検出し、極性変化点の時間的間隔を計測してエンジンパルスＥｐの周波数をエンジン出力軸の回転数として検出し、該検出周波数に基づきエンジン出力軸の回転に同期した制御周波数ｆ及び（又は）制御周期Ｔｆの信号を出力する。なお、制御周波数ｆは、前記の基準信号ｘの周波数と同一周波数である。
【００５５】
ここで、エンジンこもり音はエンジン４２の回転によって発生した加振力が車体フレームに伝達されて発生する振動放射音であることから、エンジン４２の回転数に同期した顕著な周期性を有する騒音であり、例えば、４サイクル４気筒エンジンであれば、エンジン出力軸の１／２回転ごとに起こるガス燃焼によるトルク変動によりエンジンを基点とした加振振動が発生し、これが原因で車室内に騒音が発生する。
【００５６】
したがって、４サイクル４気筒エンジンであれば、エンジン出力軸の回転数の２倍の周波数を有する回転２次成分と称される騒音が多く発生するため、周波数検出回路１１は、検出周波数の２倍の周波数を制御周波数ｆとする信号を出力する。制御周波数ｆは、打ち消すべき騒音の周波数である。
【００５７】
周波数検出回路１１の出力である制御周期Ｔｆは、サンプリング周期・分割数算出器（サンプリング周期算出手段と分割数算出手段）１２に入力される。サンプリング周期・分割数算出器１２は、マイクロコンピュータ２１０で利用されるサンプリング周期ｔｓ（標本化周期）を有するサンプリングパルス（タイミング信号）も発生し、マイクロコンピュータ２１０はサンプリングパルスに基づいて後述するＬＭＳアルゴリズム等の演算処理を含む更新処理を行う。分割数ｍの算出の仕方については後述する。
【００５８】
メモリ（この実施形態ではＲＯＭ）である波形データテーブル１９は、図３Ａ及び図３Ｂに模式的に示すように、正弦波１周期（３６０゜＝πラジアン）分の波形を位相軸（時間軸）方向に所定の離散数（Ｎ）等分して離散化したときの各瞬時値を表すように、各瞬時値データを位相に対応するアドレス毎に波形データとして記憶している。なお、アドレス（ｉ）は０からＮ−１（離散数−１）までの整数（ｉ＝０、１、２、…、Ｎ−１）であり、図３Ａ及び図３Ｂに記載される振幅Ａは１又は任意の正の実数である。
【００５９】
したがって、アドレスｉの波形データは、Ａｓｉｎ（３６０°×ｉ／Ｎ）で算出される。波形データテーブル１９は、１サイクルの正弦波を、位相方向、すなわち、時間方向に所定数Ｎ分割して標本化（離散化）し、各標本化点を順次波形データテーブル１９のアドレスとし、各標本化点における正弦波の瞬時値を量子化したデータを波形データとして、対応するアドレス位置に格納したメモリである。
【００６０】
図１において、第１アドレス変換回路（第１アドレス算出指定手段）２０は、周波数検出回路１１から出力される信号を受けて、制御周期Ｔｆに基づいたアドレスを、波形データテーブル１９に対する読み出しアドレスとして算出し指定する。第２アドレス変換回路（第２アドレス算出指定手段）２１は、第１アドレス変換回路２０で指定されたアドレスに対し１／４周期分だけシフトしたアドレスを波形データテーブル１９に対する読み出しアドレスとして算出し指定する。
【００６１】
周波数検出回路１１、波形データテーブル１９、第１アドレス変換回路２０、第２アドレス変換回路２１で基準信号生成器２２を構成している。
【００６２】
図４Ａ〜図４Ｃは、基準信号生成器２２が基準信号ｘを生成する仕方を模式的に示す説明図である。図４Ａ〜図４Ｃを参照しながら、基準信号生成器２２が基準信号ｘである基準余弦波信号ｘａ及び基準正弦波信号ｘｂを生成する仕方を説明する。
【００６３】
ここで、ｎを０以上の正の整数であって、前記サンプリングパルスの計数値（タイミング信号計数値）とする。図４Ａは波形データテーブル１９のアドレスと波形データの関係を模式的に示し、図４Ｂは基準正弦波信号ｘｂの生成を模式的に示し、図４Ｃは基準余弦波信号ｘａの生成を模式的に示している。
【００６４】
ここで、この実施形態の理解を容易化するために、まず、従来技術に係る可変サンプリング技術（同期サンプリング技術）をより具体的に説明する。
【００６５】
この場合、周波数検出回路１１からエンジンの出力軸回転数（エンジン回転数）に同期したサンプリング周期でサンプリングパルスが出力される。所定数Ｎは、Ｎ＝４０と仮定している。したがって、アドレスはｉ＝０、１、２、…、Ｎ−１＝０、１、２、…、３９となり、４分の１周期（３６０゜／４）分のアドレスシフト量はＮ／４＝１０となる。
【００６６】
同期サンプリング技術の場合には、エンジン回転数に応じて（同期して）サンプリング間隔が変化する。サンプリング周期・分割数算出器１２は、周波数検出回路１１から出力された制御周期Ｔｆ（制御周波数ｆの逆数）に応じて下記の（１）式に基づいたサンプリング周期（間隔、時間）ｔｓでサンプリングパルスを出力する。
【００６７】
ｔｓ＝Ｔｆ／Ｎ＝１／（ｆ×Ｎ）＝１／（ｆ×４０）［ｓ］…（１）
第１アドレス変換回路２０は、サンプリング周期・分割数算出器１２から出力されるサンプリングパルス毎に、下記の式で示されるように、アドレスを１ずつ加算して読み出しアドレスｉ（ｎ）を指定する。したがって、あるタイミングのアドレスｉ（ｎ）は、
ｉ（ｎ）＝ｉ（ｎ−１）＋１となる。
【００６８】
なお、ｉ（ｎ）＞３９（＝Ｎ−１）のときは、
ｉ（ｎ）＝ｉ（ｎ−１）＋１−４０
となる。
【００６９】
したがって、基準信号生成器２２は、サンプリング周期・分割数算出器１２が発生するサンプリングパルス毎に、アドレスを１つずつ加算しながら波形データテーブル１９の波形データを順次読み出すことにより基準正弦波信号ｘｂ（ｎ）を生成する。例えば、制御周波数ｆがｆ＝２０［Ｈｚ］の場合には、制御が開始されると、サンプリング周期ｔｓ＝１／（ｆ×Ｎ）＝１／（２０×４０）＝１／８００［ｓ］間隔で発生するサンプリングパルス毎に、ｉ（ｎ）＝０、１、２、３、…、３９、０、…のアドレスに相当する波形データが順次読み出されることにより２０［Ｈｚ］の基準正弦波信号ｘｂ（ｎ）が生成される。また、制御周波数が２５［Ｈｚ］の場合には、制御が開始されると、サンプリング周期ｔｓ＝１／１０００［ｓ］間隔で発生するサンプリングパルス毎に、ｉ（ｎ）＝０、１、２、３、…、３６、０、…のアドレスに相当する波形データが順次読み出されることにより２５［Ｈｚ］の基準正弦波信号ｘｂ（ｎ）が生成される。
【００７０】
また、第２アドレス変換回路２１は、第１アドレス変換回路２０から出力される（第１アドレス変換回路２０で指定された）基準正弦波信号ｘｂ（ｎ）の読み出しアドレスｉ（ｎ）に対して、下記の式で示すように、４分の１周期分だけシフト（加算）したアドレスを、読み出しアドレスｉ′（ｎ）として指定する。
【００７１】
ｉ′（ｎ）＝ｉ（ｎ）＋Ｎ／４＝ｉ（ｎ）＋１０
なお、ｉ′（ｎ）＞３９（＝Ｎ−１）のときは、
ｉ′（ｎ）＝ｉ（ｎ）＋１０−４０
となる。
【００７２】
したがって、基準信号生成器２２は、読み出し開始アドレスを４分の１周期分だけ位相シフトしたアドレスから、サンプリング周期・分割数算出器１２が発生するサンプリングパルス毎に、制御周波数に相当するアドレス間隔で波形データテーブル１９の波形データを順次読み出すことにより基準余弦波信号ｘａ（ｎ）を生成する。
【００７３】
例えば、制御周波数が２０［Ｈｚ］の場合には、制御が開始されると、１／８００［秒］間隔で発生するサンプリングパルス毎に、ｉ′（ｎ）＝１０、１１、１２、１３、…、９、１０、…のアドレスに相当する波形データが順次読み出されることにより２０［Ｈｚ］の基準余弦波信号ｘａが生成される。また、制御周波数が２５［Ｈｚ］の場合には、制御が開始されると、１／１０００［秒］間隔で発生するサンプリングパルス毎に、ｉ′（ｎ）＝１０、１１、１２、１３、…、９、１０、…のアドレスに相当する波形データが順次読み出されることにより２５Ｈｚの基準余弦波信号ｘａ（ｎ）が生成される。
【００７４】
すなわち、同期サンプリング方式の場合には、制御周波数に応じて、波形データの読み出し時間間隔を変化させることにより基準信号ｘを生成する。
【００７５】
このようにして、制御周期Ｔｆの調波に応じた基準正弦波信号ｘｂと基準余弦波信号ｘａとからなる基準信号ｘが波形データテーブル１９を利用して同時に生成される。
【００７６】
なお、上記した例においては、波形データテーブル１９に正弦波１周期分の波形を時間軸（位相軸）方向に所定数Ｎ等分したときの各瞬時値を記憶させた場合について述べたが、余弦波１周期分の波形を時間軸方向に所定数Ｎ等分したときの各瞬時値を記憶させた場合も同様である。
【００７７】
この場合には、通常、基準余弦波信号の読み出しアドレスｉ′（ｎ）に対する基準正弦波信号の読み出しアドレスｉ（ｎ）は、ｃｏｓ（θ−π／２）＝ｓｉｎ（θ）より、４分の１周期分だけ減算したアドレスとして指定される。
【００７８】
このようにして生成された基準余弦波信号ｘｂ及び基準正弦波信号ｘａは、上述したように、エンジン出力軸回転周波数の調波周波数（制御周期Ｔｆ）の基準信号ｘであり、前記の打ち消すべき騒音の周波数を有する。
【００７９】
図１において、基準余弦波信号ｘａは第１適応ノッチフィルタ１０２ａに供給され、第１適応ノッチフィルタ１０２ａのフィルタ係数はＬＭＳアルゴリズム器（ＬＭＳアルゴリズム演算手段）等のフィルタ係数算出器１０６ａにより適応処理されてサンプリングパルス毎に更新制御される。基準正弦波信号ｘｂは第２適応ノッチフィルタ１０２ｂに供給され、第２適応ノッチフィルタ１０２ｂのフィルタ係数はＬＭＳアルゴリズム器（ＬＭＳアルゴリズム演算手段）等のフィルタ係数算出器１０６ｂにより適応処理されてサンプリングパルス毎に更新制御される。
【００８０】
第１適応ノッチフィルタ１０２ａからの出力信号で制音制御信号ｙａと第２適応ノッチフィルタ１０２ｂからの出力信号である制音制御信号ｙｂは加算回路１６に供給されて加算され制音制御信号ｙとされ、Ｄ／Ａ変換器１１２によりＤ／Ａ変換のうえ低域通過フィルタ１１４と増幅器（ＡＭＰ）１１６を介しスピーカ１０４から制御音（打消音）として出力される。
【００８１】
すなわち、加算回路１６による加算出力（騒音打消信号）は車室内に設けられて打消音を発生させるためのスピーカ１０４に供給され、加算回路１６の出力である制音制御信号ｙによってスピーカ１０４が駆動される。一方、車室内には車室内の残留騒音を検出し誤差信号（残留騒音信号）ｅとして出力するマイクロホン１０５が設けられている。
【００８２】
マイクロホン１０５から出力される信号は、増幅器（ＡＭＰ）１１８、帯域通過フィルタ（ＢＦＰ）１２０を経てＡ／Ｄ変換器１２２に供給されて、デジタルデータに変換のうえ誤差信号ｅとしてフィルタ係数算出器１０６ａ、１０６ｂに入力される。
【００８３】
能動型騒音制御装置１０には、フィルタ係数算出器１０６に供給される誤差信号ｅとタイミングの一致した参照信号ｒｘ、ｒｙを出力するために、各制御周波数ｆに対してスピーカ１０４とマイクロホン１０５との間の空間の伝達特性（伝達関数）を含むＤ／Ａ変換器１１２からＡ／Ｄ変換器１２２までの伝達特性（伝達関数）中の位相遅れに基づく補正値であるアドレスシフト値、すなわち、波形データテーブル１９のアドレスに対するアドレスシフト値（位相シフトデータ）を制御周波数（周波数データ）ｆに対して記憶させたメモリ２３（補正データ記憶手段）と、周波数検出回路１１からの出力信号に応じた制御周波数ｆに基づいてメモリ２３のアドレス指定がされて該アドレスに格納されているアドレスシフト値が読み出されて、読み出されたアドレスシフト値と第１アドレス変換回路２０から出力されたアドレスデータ（基準正弦波信号ｘｂを生成するためのアドレスデータ）と加算して加算値によって波形データテーブル１９のアドレス指定を行う加算回路２５と、読み出されたアドレスシフト値と第２アドレス変換回路２１から出力されたアドレスデータ（基準余弦波信号ｘａを生成するためのアドレスデータ）と加算して加算値によって波形データテーブル１９のアドレス指定を行う加算回路２４と、加算回路２４及び２５からの出力によって指定された波形データテーブル１９のアドレスから読み出された波形データに対して、各制御周波数に対してスピーカ１０４とマイクロホン１０５との間の信号伝達特性中のゲイン変化に基づく補正値であるゲイン倍の設定をするためのゲイン設定器２６及び２７と、サンプリング周期・分割数算出器１２により算出される可変サンプリングのサンプリング周期ｔｓの算出時毎に、分割数ｍに応じた位相遅延Ｃｄを算出する位相遅延算出器（遅延位相算出手段）３０と、算出した前記位相遅延Ｃｄ分、参照信号ｒ（ｒａ、ｒｂ）を遅延させた参照信号ｒ（ｒｘ、ｒｙ）を出力する位相遅延付与器５１、５２（位相遅延器、デジタル遅延付与手段）とが含まれる。
【００８４】
ここで、波形データテーブル１９、メモリ２３、加算回路２４及び加算回路２５、ゲイン設定器２６、２７、位相遅延算出器３０、位相遅延付与器５１、５２は、基準信号ｘから参照信号ｒ（ｒｘ、ｒｙ）を生成する参照信号生成器２８を構成している。
【００８５】
制御周波数ｆに応じたアドレスシフト値がメモリ２３から読み出され、該アドレスシフト値と第２アドレス変換回路２１から出力されたアドレスデータとが加算された加算値に基づく波形データテーブル１９のアドレスから波形データが読み出され、ゲイン設定器２６によりゲイン倍されて参照余弦波信号ｒａ（第１参照信号）として出力される。
【００８６】
また、前記アドレスシフト値と第１アドレス変換回路２０から出力されたアドレスデータとが加算された加算値に基づく波形データテーブル１９のアドレスから波形データが読み出され、ゲイン設定器２７によりゲイン倍されて参照正弦波信号ｒｂ（第２参照信号）として出力される。波形データテーブル１９からゲイン設定器２６、２７に供給される参照余弦波信号ｒａ´と参照正弦波信号ｒｂ´は、それぞれ基準余弦波信号ｘａ及び基準正弦波信号ｘｂに対して制御周期Ｔｆ及び振幅が等しく、アドレスシフト値に基づく値だけ位相が補正された信号である。
【００８７】
ゲイン設定器２６から出力される参照余弦波信号ｒａ及びゲイン設定器２７から出力される参照正弦波信号ｒｂに対し、可変サンプリングのサンプリング周期ｔｓ決定時毎に、後述する分割数ｍに応じて位相遅延算出器３０で次の（２）式により算出した位相遅延Ｃｄが位相遅延付与器５１、５２により付与されて遅延された参照余弦波信号ｒｘと参照正弦波信号ｒｙがそれぞれフィルタ係数算出器１０６ａ、１０６ｂに供給される。
【００８８】
Ｃｄ＝−３６０［゜］／ｍ（ｍは、分割数）            …（２）
フィルタ係数算出器１０６ａは、参照余弦波信号ｒａと誤差信号ｅによりＬＭＳアルゴリズム演算し、フィルタ係数算出器１０６ａからの出力に基づいて誤差信号ｅが最小になるように第１適応ノッチフィルタ１０２ａのフィルタ係数がサンプリングパルス（サンプリング周期）毎に更新制御される。一方、フィルタ係数算出器１０６ｂは、参照正弦波信号ｒｂと誤差信号ｅによりＬＭＳアルゴリズム演算し、フィルタ係数算出器１０６ｂからの出力に基づいて誤差信号ｅが最小になるように第１適応ノッチフィルタ１０２ａのフィルタ係数がサンプリングパルス（サンプリング周期）毎に更新制御される。
【００８９】
ところで、同期サンプリング技術の場合には、図１９、図２０を参照して説明したように、所定数Ｎに決定すると、サンプリング周期ｔｓは、制御周期Ｔｆからｔｓ＝Ｔｆ／Ｎとして求めることができるが、制御周期Ｔｆが小さくなるにつれて、サンプリング周期ｔｓが小さくなるので、マイクロコンピュータ等のＣＰＵの処理能力の限界（＝最短サンプリング周期＝処理能力限界サンプリング周期）と制御範囲とがトレードオフになってしまうという問題がある。すなわち、制御範囲を制御周期Ｔｆの短い側である高周波側に広げようとすると、図２０に示したような処理能力限界の高い高速・高性能のＣＰＵを有するマイクロコンピュータが必要となる。
【００９０】
そこで、以下に、制御範囲の設計の自由度が広がり、ＣＰＵの処理能力限界の制限を大幅に緩やかにして、広い制御範囲を確保することを可能とするこの実施形態に係る可変サンプリング技術を適用した能動型騒音制御装置１０について説明する。
【００９１】
なお、この能動型騒音制御装置１０は、騒音源の振動騒音に応じて生成された基準信号ｘの制御周期が変動成分を有している場合においても、滑らかな消音効果を得る制御、換言すれば、効果的な消音制御を可能とする。
【００９２】
［第１実施例］
基準信号ｘの１周期、すなわち制御周期Ｔｆでの更新回数を分割数ｍ＝ｍ１とする。
【００９３】
この第１実施例では、分割数ｍ１は、図５に示すある制御範囲Ｔｃａ１の最長制御周期ＴＵ１を消音能力限界サンプリング周期ｔｍａｘで除算した値とする次の（３）式で決定する。なお、ある制御範囲Ｔｃａ１は、制御範囲Ｔｔｏｔａｌ内の所定範囲（特定範囲）を意味している。
【００９４】
ｍ１＝ＴＵ１／ｔｍａｘ                                …（３）
ここで、分割数ｍ１は、正の実数である。上述した従来の同期サンプリング技術では、分割数は、所定数Ｎに等しく自然数である。
【００９５】
この場合、第１最長制御周期ＴＵ１は、制御範囲中の最も長い周期ではなく、より短い特定制御周期に決定することもできる。
【００９６】
次に、制御周期Ｔｆの制御範囲Ｔｃａ１の短い方である第１同一分割数最短制御周期ＴＬ１は、（３）式で求めた分割数ｍ１に、ＣＰＵの処理能力限界周期ｔｍｉｎを乗算した次の（４）式で決定される。
【００９７】
ＴＬ１＝ｍ１×ｔｍｉｎ                                …（４）
このように、分割数ｍ１を実数に決めることで、設計の自由度を上げることができる。
【００９８】
また、ある制御範囲Ｔｃａ１の第１最長制御周期ＴＵ１に相当する制御周波数ｆ（制御周期Ｔｆの逆数）の騒音は、消音能力限界サンプリング周期ｔｍａｘで更新されるので消音効果が保証され、最短制御周期ＴＬ１は処理能力限界周期ｔｍｉｎを下回らないため確実に消音される。
【００９９】
この第１実施例において、ある制御範囲Ｔｃａ１では、図５の太線で示したサンプリング周期特性Ｃ１（Ｃ１＝１／ｍ１）により、制御周期Ｔｆに対応するサンプリング周期ｔｓが決定される。
【０１００】
例えば、エンジンパルスＥｐから周波数検出回路１１で検出された制御周期Ｔｆが、図５に示す、制御周期Ｔｆ＝Ｔｘとして検出されたものとする。
【０１０１】
このとき、サンプリング周期・分割数算出器１２から出力されるサンプリング周期（サンプリングパルスの周期）ｔｓ＝ｔｘは、検出された基準周期Ｔｘと上記（２）式で求めた分割数ｍ１から次の（５）式で求めることができる。
【０１０２】
ｔｘ＝Ｔｘ／ｍ１                                      …（５）
ここで、上記（１）式の所定数Ｎとは異なり、分割数ｍ１を実数に決めたことから波形データテーブル１９からの波形データの読出には工夫を要する。それを、次に説明する。
【０１０３】
第１アドレス変換回路２０では、サンプリング周期ｔｓ毎に、換言すれば、サンプリングパルス到来毎にステップ数（アドレスステップ数）Ｐが計算される。このステップ数Ｐは、次のようにして決める。
【０１０４】
すなわち、分割数ｍ１は、ある制御範囲Ｔｃａ１の最長制御周期ＴＵ１を、消音性能を確保するための消音能力限界サンプリング周期ｔｍａｘで除算した値である。言い換えれば、分割数ｍ１は、最長制御周期ＴＵ１に相当する制御周波数の基準信号ｘの１周期の間の更新回数（＝演算回数＝フィルタ係数更新回数＝消音処理回数）に相当する。
【０１０５】
また、ある制御範囲Ｔｃａ１のサンプリング周期ｔｘは、（５）式で示されることから、分割数ｍ１は、ある制御範囲Ｔｃａ１に含まれる制御周波数の基準信号ｘの１周期の更新回数となる。
【０１０６】
よって、基準信号ｘの１周期でｍ１回の更新を行うためには、波形データをサンプリング周期毎にある間隔（ステップ数Ｐ）で読み出さなければならない。
【０１０７】
したがって、波形データの総数である所定数Ｎを上記（３）式で求めた分割数ｍ１で除算した値の整数の値（＝商）、又は、除算した値の小数部を切り上げた値（＝商＋１）を、ステップ数Ｐとする。結局、ステップ数Ｐは、所定数Ｎを分割数ｍ１で除算した場合の商、又はこの商に１を加算した数のいずれかの数になる。
【０１０８】
そうすると、制御周期Ｔｆが第１最長基準周期ＴＵ１と同一分割数最短基準周期ＴＬ１との間の制御範囲Ｔｃａ１内にあるとき、周波数検出回路１１で検出した制御周期Ｔｆを分割数ｍ１で除算した値に応じたサンプリング周期ｔｓ（ｔｓ＝Ｔｆ／ｍ１）で、ステップ数Ｐ毎に波形データテーブル１９から波形データを読み出して、基準信号ｘ（基準余弦波信号ｘａと基準正弦波信号ｘｂ）を生成でき、この基準信号ｘから参照余弦波信号ｒａと参照正弦波信号ｒｂを生成することができる。
【０１０９】
具体的には、図６に示すように、制御周期ＴｆがＴｆ＝５０［ｍｓ］で、分割数ｍ１が、ｍ１＝１３．３であるとき、ステップ数Ｐは、Ｎ／ｍ１＝４０／１３．３は、商が３であり、余りが０．１であるので、小数部を切り捨て、ステップ数Ｐ＝３が計算される。
【０１１０】
このとき、アドレス「０、３、６、…、３６、３９」の黒丸で示す波形データ「０、Ａｓｉｎ（３６０゜×３／４０）、Ａｓｉｎ（３６０゜×６／４０）、…Ａｓｉｎ（３６０゜×３９／４０）が読み出され、基準正弦波信号ｘｂが生成される。なお、制御周期Ｔｆに変動が発生していない場合、波形の連続性を保持するために、前記アドレス「０、３、６、…、３６、３９」の次の基準信号ｘの生成用のアドレスは、ステップ数Ｐ＝３を考慮して、アドレス「２、５、８、…、３５、３８」の波形データを読み出せばよいことが分かる。
【０１１１】
この場合の位相遅延Ｃｄは、分割数ｍがｍ１＝１３．３であるから位相遅延算出器３０によりＣｄ＝Ｃｄ１＝−３６０／１３．３＝２７．０６［゜］（図５参照）として算出される。
【０１１２】
なお、図５及び（３）式で示したように、分割数ｍ１は、同一制御範囲Ｔｃａ１では、ｍ１＝Ｔｘ／ｔｘ＝ＴＵ１／ｔｍａｘで算出され、変化しないので、分割数ｍ１が同じ同一制御範囲Ｔｃａ１では、位相遅延Ｃｄ１の値も同一である。
【０１１３】
例えば、制御周期ＴｆがＴｆ＝０．０２［ｓ］（制御周波数ｆ＝５０［Ｈｚ］）でのサンプリング周波数ｆｓは、ｆｓ＝５０×１３．３＝６６５［Ｈｚ］で、サンプリング周期ｔｓは、ｔｓ＝１／６６５＝０．００１５［ｓ］となり、位相遅延Ｃｄ１は、Ｃｄ１＝−３６０／ｍ１＝−３６０／（Ｔｆ／ｔｓ）＝−３６０×ｔｓ／Ｔｆ＝−３６０×０．００１５／０．０２＝−２７．０６［゜］となる。
【０１１４】
制御周期Ｔｆが変化し、Ｔｆ＝０．０１８１８［ｓ］（制御周波数ｆ＝５５［Ｈｚ］）となったときのサンプリング周波数ｆｓは、ｆｓ＝５５×１３．３＝７３１．５［Ｈｚ］となり、サンプリング周期ｔｓは、ｔｓ＝１／７３１．５＝０．００１３６７［ｓ］となるが、位相遅延Ｃｄ１は、Ｃｄ１＝−３６０／ｍ１＝−３６０／（Ｔｆ／ｔｓ）＝−３６０×ｔｓ／Ｔｆ＝−３６０×０．００１３６７／０．０１８１８＝−２７．０６［゜］となり、位相遅延Ｃｄの値は、分割数ｍ１が同一である限り同一であることが分かる。
【０１１５】
ゲインの調整された参照余弦波信号ｒａと参照正弦波信号ｒｂにこの位相遅延Ｃｄ１が位相遅延付与器５１、５２で付与されて参照信号ｒｘ、ｒｙが生成される。
【０１１６】
以上説明したように上述した第１実施例では、エンジン等の騒音源から騒音が伝達される空間に制御音源であるスピーカ１０４からの制御音を発生して制音する能動型騒音制御装置１０において、前記騒音源の騒音周期の調波の基準信号として周期３６０゜の三角関数信号である基準余弦波信号ｘａと基準余弦波信号ｘｂを生成する基準信号生成器２２と、基準信号ｘ（ｘａ、ｘｂ）が供給され、可変サンプリングのサンプリング周期ｔｓ毎にスピーカ１０４に供給する制音制御信号ｙａ、ｙｂを更新して生成する適応ノッチフィルタ１０２（１０２ａ、１０２ｂ）と、スピーカ１０４と前記騒音源とから出力される音の合成音から誤差信号ｅを検出する誤差信号検出器としてのマイクロホン１０５と、基準信号ｘ（ｘａ、ｘｂ）を、適応ノッチフィルタ１０２の出力からスピーカ１０４とマイクロホン１０５とを含みフィルタ係数算出器１０６の入力までの伝達経路の伝達特性で変換し、参照信号ｒ（ｒａ、ｒｂ）を生成する参照信号生成器２８と、制御範囲Ｔｃａ１内の特定制御信号の制御周期Ｔｆを最長制御周期ＴＵ１とし、該最長制御周期ＴＵ１を最長サンプリング周期ｔｍａｘで除算した値である分割数ｍ１を算出するサンプリング周期・分割数算出器１２と、分割数ｍ１に応じて位相遅延Ｃｄ１（Ｃｄ１＝−３６０゜／ｍ１）を算出する位相遅延算出器３０と、算出された位相遅延Ｃｄ分、参照信号ｒ（ｒａ、ｒｂ）を遅延させる位相遅延付与器５１、５２と、遅延した参照信号ｒｘ、ｒｙと誤差信号ｅとから誤差信号ｅが最小となるように適応ノッチフィルタ１０２のフィルタ係数を更新するフィルタ係数算出器１０６とを備える。
【０１１７】
この第１実施例によれば、位相遅延算出器３０により、分割数ｍ１に応じて位相遅延Ｃｄ１を算出し（Ｃｄ１＝−３６０／ｍ１）、算出した位相遅延Ｃｄ１分、参照信号ｒ（ｒａ、ｒｂ）を位相遅延付与器５１、５２により遅延し、遅延した参照信号ｒ（ｒｘ、ｒｙ）と誤差信号ｅとから誤差信号ｅが最小となるように適応ノッチフィルタ１０２のフィルタ係数を更新するようにしているので、可変サンプリング技術おける位相遅延Ｃｄの補償が考慮され、可変サンプリング技術における適応ノッチフィルタ１０２の騒音制御に係る追従性を向上させることができる。
【０１１８】
より具体的には、可変サンプリング技術における位相遅延を補償する構成としているので、電気音響周波数応答特性モデルと実際の応答特性とのずれ（誤差）が低減され制御性能が向上するという効果が達成される。
【０１１９】
この場合、基準信号生成器２２は、周期３６０゜の三角関数信号を所定数Ｎに離散化した波形データとして記憶する波形データテーブル１９を有し、所定数Ｎを分割数ｍ１で除算した商又は前記商に１を加算した値をステップ数Ｐとし、サンプリング周期ｔｓでステップ数Ｐ毎に波形データテーブル１９から前記波形データを読み出して基準信号ｘ（ｘａ、ｘｂ）を生成することができる。
【０１２０】
この第１実施例によれば、波形データを離散的に読み出すためのステップ数Ｐを、波形データの総数である所定数Ｎを分割数ｍ１で除算した商又は商＋１としているので、可変サンプリング技術で用いられる分割数ｍ１が、従来技術のように自然数のみではなく、実数でよくなり、制御範囲の設計の自由度を高めることができる。換言すれば、分割数ｍ１として実数を用いることで、消音能力限界サンプリング周期ｔｍａｘ又は処理能力限界サンプリング周期ｔｍｉｎを必要最小限のサンプリング周期ｔｓに設定することができる。
【０１２１】
この場合、特定の制御信号の制御周期Ｔｆである最長制御周期ＴＵ１を、制御範囲Ｔｃａ１内の最長制御周期としてもよく、それより短い周期としてもよい。
【０１２２】
［第２実施例］
次に、検出された制御周期Ｔｆが、図５に示した、ある制御範囲Ｔｃａ１の下限である第１同一分割数最短制御周期ＴＬ１よりも短い周期（より高いエンジン回転数）となる場合の構成作用について説明する。この第２実施例では、同一のＣＰＵ（同一の処理能力限界を有するＣＰＵ）で、換言すれば、処理能力限界サンプリング周期ｔｍｉｎをより短い値にすることなく、広い制御範囲Ｔｔｏｔａを制御できるようにする。
【０１２３】
なお、以下の理解を容易にするために、図５に示した同一分割数最短制御周期ＴＬ１を第２最長制御周期ＴＵ２ともいう。
【０１２４】
この第２実施例においても、上記（３）式と同様にして、第２最長制御周期ＴＵ２を消音能力限界サンプリング周期ｔｍａｘで除算した値を第２分割数ｍ２（実数）とする。
【０１２５】
そして、図７に示すように、第２同一分割数最短制御周期ＴＬ２を、上記（４）式と同様に、ＴＬ２＝ｍ２×ｔｍｉｎで決定する。
【０１２６】
この第２実施例において、図７の太線で示したサンプリング周期特性Ｃ２により、第２の制御範囲Ｔｃａ２に含まれる第２最長制御周期ＴＵ２より短い制御周期Ｔｆ＝Ｔｘ２に対応するサンプリング周期ｔｓ＝ｔｘ２を、上記（５）式と同様に、ｔｘ２＝Ｔｘ２／ｍ２で決定することができる。
【０１２７】
上述した第２実施例では、制御範囲が、最長制御周期ＴＵ１と同一分割数最短制御周期ＴＬ１とで定まる範囲より大きい場合に、サンプリング周期・分割数算出器１２は、同一分割数最短制御周期ＴＬ１を第２最長制御周期ＴＵ２とし、第２最長制御周期ＴＵ２を最長サンプリング周期ｔｍａｘで除算した値である第２分割数ｍ２を決定し、最短サンプリング周期ｔｍｉｎに第２分割数ｍ２を乗算した周期を第２同一分割数最短制御周期ＴＬ２とするとともに、制御周期Ｔｆが第２最長制御周期ＴＵ２と第２同一分割数最短制御周期ＴＬ２との範囲内の制御周期Ｔｘ２であれば、制御周期Ｔｆを第２分割数ｍ２で除算した値を第２サンプリング周期ｔｘ２として出力する。
【０１２８】
この場合、基準信号生成器２２は、所定数Ｎを第２分割数ｍ２で除算した商又は前記商に１を加算した値を第２ステップ数Ｐ２とし、制御周期Ｔｆが第２最長制御周期ＴＵ２と第２同一分割数最短制御周期ＴＬ２との第２範囲内であれば、第２サンプリング周期ｔｘ２で第２ステップ数Ｐ２毎に波形データテーブル１９から波形データを読み出して基準信号ｘを生成する。
【０１２９】
この第２実施例によれば、図５及び図６を参照すれば明らかなように、ＣＰＵの処理能力限界に対応する処理能力限界サンプリング周期ｔｍｉｎを変更することなく、制御周期Ｔｆの制御範囲を制御範囲Ｔｃａ１に制御範囲Ｔｃａ２を合わせた広い制御範囲Ｔｔｏｔａｌとすることができる。
【０１３０】
上述したように、このサンプリング周期特性Ｃ２上でのステップ数Ｐは、波形データの総数である所定数Ｎを分割数ｍ２で除算し、割り切れた場合の商、又は商＋１とする。
【０１３１】
そうすると、制御周期Ｔｆが第２最長制御周期ＴＵ２と第２同一分割数最短制御周期ＴＬ２との制御範囲Ｔｃａ２内にあるとき、検出した制御周期Ｔｆを分割数ｍ２で除算した値に応じたサンプリング周期ｔｓ＝Ｔｆ／ｍ２）で、ステップ数Ｐ（所定数Ｎを分割数ｍ２で除算した商、又は商＋１）毎に波形データテーブル１９から波形データを読み出して、基準信号ｘ（基準余弦波信号ｘａと基準正弦波信号ｘｂ）と、第１及び第２参照信号ｒｘ、ｒｙを生成することができる。
【０１３２】
具体的に、図８に示すように、制御周期Ｔｆが３０［ｍｓ］で、分割数ｍ２が、ｍ２＝６．８であるとき、ステップ数Ｐは、Ｎ／ｍ２＝４０／６．８は、商が５であり、小数部０．８８２…を切り上げて、ステップ数Ｐ＝６（商＋１）が計算される。
【０１３３】
このとき、アドレス「０、６、１２、…、３０、３６」の黒丸で示す波形データ「０、Ａｓｉｎ（３６０゜×６／４０）、Ａｓｉｎ（３６０゜×１２／４０）、…Ａｓｉｎ（３６０゜×３６／４０）が読み出される。なお、制御周期Ｔｆの変動が発生していない場合、波形の連続性を保持するために、次の基準信号ｘの生成用のアドレスは、ステップ数Ｐ＝６を考慮して、アドレス「２、８、１４、…、３２、３８」の波形データが読み出される。
【０１３４】
この場合の位相遅延Ｃｄは、分割数ｍがｍ２＝６．８であるから位相遅延算出器３０によりＣｄ＝Ｃｄ２＝−３６０／６．８＝５２．９［゜］として算出される（図７参照）。
【０１３５】
なお、図５及び（３）式で示したように、分割数ｍ２は、同一制御範囲Ｔｃａ２では、ｍ２＝Ｔｘ／ｔｘ＝ＴＵ２／ｔｍａｘで算出され、変化しないので、図７に示すように、分割数ｍ２が同じ同一制御範囲Ｔｃａ２では、位相遅延Ｃｄ２の値も同一である。
【０１３６】
例えば、制御周期ＴｆがＴｆ＝０．００２５［ｓ］（制御周波数ｆ＝４００［Ｈｚ］）でのサンプリング周波数ｆｓは、ｆｓ＝４００×６．８＝２７２０［Ｈｚ］で、サンプリング周期ｔｓは、ｔｓ＝１／２７２０＝０．０００３６７６［ｓ］となり、位相遅延Ｃｄ２は、Ｃｄ２＝−３６０／ｍ２＝−３６０／（Ｔｆ／ｔｓ）＝−３６０×ｔｓ／Ｔｆ＝−３６０×０．０００３６７６／０．００２５＝−５２．９［゜］となる。
【０１３７】
制御周期Ｔｆが変化し、Ｔｆ＝０．００２２７［ｓ］（制御周波数ｆ＝４４０［Ｈｚ］）となったときのサンプリング周波数ｆｓは、ｆｓ＝４４０×６．８＝２９９２［Ｈｚ］となり、サンプリング周期ｔｓは、ｔｓ＝１／２９９２＝０．０００３３４［ｓ］となるが、位相遅延Ｃｄ２は、Ｃｄ２＝−３６０／ｍ２＝−３６０／（Ｔｆ／ｔｓ）＝−３６０×ｔｓ／Ｔｆ＝−３６０×０．０００３３４／０．００２２７＝−５２．９［゜］となり、位相遅延Ｃｄ２の値は、分割数ｍ２が同一である限り同一であることが分かる。
【０１３８】
［第３実施例］
実際上、エンジン回転数には、クルーズコントロール（定速制御）中であっても、エンジンの燃焼のばらつきにより、例えば、２０００［ｒｐｍ］といっても、±１０［ｒｐｍ］程度の変動がある。また、クルーズコントロール中でなくても、定速走行を行おうとするときのユーザの無意識の微小なアクセル操作によりエンジン回転数が変動する。
【０１３９】
したがって、検出した制御周期Ｔｆが、図７中、第２最長制御周期ＴＵ２近傍の値である場合、サンプリング周期特性Ｃ１とサンプリング周期特性Ｃ２が切り替えられるが、分割数ｍが分割数ｍ１と分割数ｍ２との間で切り替わることになるので、能動制御の更新回数が変化し制御が安定しない。すなわち、消音効果が微妙に変化するおそれがある。
【０１４０】
この第３実施例では、ＣＰＵの処理能力限界の制限を大幅に緩やかにして、広い制御範囲を確保することを可能とするとともに、制御周期Ｔｆが変動する場合においても、滑らかな消音効果を得る制御、換言すれば、効果的な消音制御が行えるようにする。
【０１４１】
そこで、図９に示すように、基準信号生成器２２は、第１最長制御周期ＴＵ１と、第２最長制御周期ＴＵ２との間の特定周期を第３最長制御周期ＴＵ３する。
【０１４２】
また、上記（３）式と同様にして、この第３最長制御周期ＴＵ３を、消音能力限界サンプリング周期ｔｍａｘで除算した値を第３分割数ｍ３（実数）とする。
【０１４３】
さらに、上記（４）式と同様に、この第３分割数ｍ３に、ＣＰＵの処理能力限界サンプリング周期ｔｍｉｎを乗算した値を、制御範囲Ｔｔｏｔａｌ中、第３同一分割数最短制御周期ＴＬ３（ＴＬ３＝ｍ３×ｔｍｉｎ）とする。
【０１４４】
この第３実施例において、図９の太線で示したサンプリング周期特性Ｃ３により、第３制御範囲Ｔｃａ３に含まれる制御周期Ｔｆ＝Ｔｘ３に対応するサンプリング周期ｔｓ＝ｔｘ３を、上記（５）式と同様に、ｔｘ３＝Ｔｘ３／ｍ３で決定することができる。
【０１４５】
このサンプリング周期特性Ｃ３上でのステップ数Ｐは、波形データの総数である所定数Ｎを分割数ｍ３で除算し、割り切れた場合の商、又は商＋１とする。
【０１４６】
具体的に、図１０に示すように、例えば、制御周期Ｔｆが４０［ｍｓ］で、分割数ｍが、ｍ＝ｍ３＝９．７５であるとき、ステップ数Ｐは、Ｎ／ｍ３＝４０／９．７５は、商が４であり、小数部０．１０２…を切り捨て、ステップ数Ｐ＝４（結局、Ｎ／ｍ１＝４０／９．７５の商に等しい。）が計算される。
【０１４７】
このとき、アドレス「０、４、８、…、３２、３６」の黒丸で示す波形データ「０、Ａｓｉｎ（３６０゜×４／４０）、Ａｓｉｎ（３６０゜×８／４０）、…Ａｓｉｎ（３６０゜×３６／４０）が読み出される。なお、制御周期Ｔｆの変動が発生していない場合、波形の連続性を保持するために、次の基準信号ｘの生成用のアドレスは、ステップ数Ｐ＝４を考慮して、アドレス「０、４、８、…、３２、３６」の波形データが読み出される。
【０１４８】
この場合の位相遅延Ｃｄは、分割数ｍがｍ３＝９．７５であるから位相遅延算出器３０によりＣｄ＝Ｃｄ３＝−３６０／９．７５＝−３６．９［゜］として算出される。
【０１４９】
なお、分割数ｍ３は、同一制御範囲Ｔｃａ３では、ｍ３＝Ｔｘ／ｔｘ＝ＴＵ２／ｔｍａｘで算出され変化しないので、分割数ｍ３が同じ同一制御範囲Ｔｃａ３では、位相遅延Ｃｄ３の値も同一であり変化しない。
【０１５０】
例えば、制御周期ＴｆがＴｆ＝０．０１１１［ｓ］（制御周波数ｆ＝９０［Ｈｚ］）でのサンプリング周波数ｆｓは、ｆｓ＝９０×９．７５＝８７７．５［Ｈｚ］で、サンプリング周期ｔｓは、ｔｓ＝１／８７７．５＝０．００１３９６［ｓ］となり、位相遅延Ｃｄ２は、Ｃｄ３＝−３６０／ｍ３＝−３６０／（Ｔｆ／ｔｓ）＝−３６０×ｔｓ／Ｔｆ＝−３６０×０．００１３９６／０．０１１１＝−３６．９［゜］となる。
【０１５１】
制御周期Ｔｆが変化し、Ｔｆ＝０．０１［ｓ］（制御周波数ｆ＝１００［Ｈｚ］）となったときのサンプリング周波数ｆｓは、ｆｓ＝１００×９．７５＝９７５［Ｈｚ］となり、サンプリング周期ｔｓは、ｔｓ＝１／１００＝０．０１［ｓ］となるが、位相遅延Ｃｄ２は、Ｃｄ３＝−３６０／ｍ３＝−３６０／（Ｔｆ／ｔｓ）＝−３６０×ｔｓ／Ｔｆ＝−３６０×０．００１０２５６／０．０１＝−３６．９［゜］となり、位相遅延Ｃｄ３の値は、分割数ｍ３が同一である限り同一であることが分かる。
【０１５２】
次に、図９のサンプリング周期特性Ｃ１、Ｃ２、Ｃ３を利用した場合の、いわゆるヒステリシス制御を利用したフィルタ係数の更新制御動作及び位相遅延Ｃｄ１、Ｃｄ２、Ｃｄ３の持替制御動作について、図１１のフローチャートを参照して説明する。このフローチャートは、マイクロコンピュータ１（基準信号生成器２２）により実行されるサンプリング周期ｔｓを決定するためのプログラムである。
【０１５３】
ステップＳ１で、周波数検出回路１１により今回の制御周期Ｔｆが検出されると、ステップＳ２において、検出された制御周期Ｔｆに対して、前回にサンプリング周期ｔｓを算出するために使用したサンプリング周期特性Ｃ（Ｃ１〜Ｃ３の中のいずれか）又は分割数ｍ（ｍ１〜ｍ３のいずれか）を参照し、上記（５）式により、今回の制御に使用予定のサンプリング周期ｔｓ（ｔｓ＝Ｔｆ／ｍ）を求める。なお、制御開始時に、分割数ｍは、ｍ＝ｍ１に設定されている。
【０１５４】
ここでは、理解の容易化のために、前回に使用したサンプリング周期特性Ｃがサンプリング周期特性Ｃ３（分割数ｍ３）及び位相遅延ＣｄがＣｄ３であったものとする。
【０１５５】
次に、ステップＳ３において、このステップＳ２で算出した今回使用予定のサンプリング周期ｔｓと消音能力限界サンプリング周期ｔｍａｘと比較し、今回使用予定のサンプリング周期ｔｓが消音能力限界サンプリング周期ｔｍａｘを上回る値になっていないかどうかを判定する（ｔｓ≧ｔｍａｘ？）。
【０１５６】
例えば、減速中であって、つまり制御周期Ｔｆが、サンプリング周期特性Ｃ３による制御範囲（第１同一分割数最短制御周期ＴＬ３〜第３最長制御周期ＴＵ３の範囲）中、長くなる方に増加中であって、前回サンプリング周期ｔｓを算出したときに比較して、今回検出した制御周期Ｔｆが、第３最長制御周期ＴＵ３を上回る値となっていた場合には、サンプリング周期特性Ｃ３の範囲を超えるので、このステップＳ３の判断が成立し、この場合には、ステップＳ４において、分割数ｍを持ち替えることでサンプリング周期特性Ｃをより最長制御周期側の特性に変更する。
【０１５７】
ここでは、制御周期Ｔｆが第３最長制御周期ＴＵ３を上回る値となっていた場合の持ち替えであるので、分割数ｍを、分割数ｍ３から分割数ｍ１に持ち替え、サンプリング周期特性Ｃ３からサンプリング周期特性Ｃ１に変更する。同時に位相遅延Ｃｄが位相遅延算出器３０で算出され、位相遅延Ｃｄ３から位相遅延Ｃｄ１に持ち替えられる。
【０１５８】
なお、前回の制御周期Ｔｆが第２最長制御周期ＴＵ２を下回る値であって、今回の制御周期Ｔｆが第２最長制御周期ＴＵ２を上回る値となっていた場合には、分割数ｍ２から分割数ｍ３に持ち替え、サンプリング周期特性Ｃ２からサンプリング周期特性Ｃ３に変更する。同時に位相遅延Ｃｄを位相遅延Ｃｄ２から位相遅延Ｃｄ３に持ち替える。
【０１５９】
次いで、ステップＳ５において、持ち替えた分割数ｍ１で、今回使用予定のサンプリング周期ｔｓ（この例では、ｔｓ＝Ｔｆ／ｍ１）を再度算出する。
【０１６０】
このように分割数ｍを分割数ｍ３から分割数ｍ１を持ち替えてサンプリング周期ｔｓを計算することで、分割数ｍ１〜ｍ３には、図８から分かるように、ｍ２＜ｍ３＜ｍ１の関係があるので、サンプリング周期ｔｓが短くなり、ステップＳ１で検出した制御周期Ｔｆが制御範囲Ｔｔｏｔａｌ（図９参照）の間であれば、次のステップＳ６におけるｔｓ≦ｔｍａｘの判定が成立する。
【０１６１】
判定が成立したとき、ステップＳ７において、ステップＳ６で算出した今回使用予定のサンプリング周期ｔｓが、今回使用するサンプリング周期ｔｓに決定され、同時にステップＳ４で算出された位相遅延Ｃｄが位相遅延付与器５１、５２に設定され、以降、上述したように、基準信号生成器２２、参照信号生成器２８及び制振制御信号生成器３２により、第１適応ノッチフィルタ１０２ａ及び第２適応ノッチフィルタ１０２ｂのフィルタ係数の更新処理が行われる。
【０１６２】
一方、ステップＳ３において、ステップＳ２で算出した今回使用予定のサンプリング周期ｔｓと消音能力限界サンプリング周期ｔｍａｘと比較した結果、今回使用予定のサンプリング周期ｔｓが消音能力限界サンプリング周期ｔｍａｘより小さな値である場合には、ステップＳ３の判定が否定的となる。
【０１６３】
なお、ここでも、理解の容易化のために、前回に使用したサンプリング周期特性Ｃがサンプリング周期特性Ｃ３（分割数ｍ３）であったものとする。
【０１６４】
ステップＳ３の判定が否定的となった場合には、ステップＳ８において、ステップＳ２で算出した今回使用予定のサンプリング周期ｔｓが、処理能力限界サンプリング周期ｔｍｉｎを下回る値になっていないかどうかを判断する。
【０１６５】
下回る値となっていない場合には、サンプリング周期ｔｓは、消音能力限界サンプリング周期ｔｍａｘと処理能力限界サンプリング周期ｔｍｉｎとの間にあるので、サンプリング周期特性Ｃ３（分割数ｍ３）を変更することなく、位相遅延Ｃｄ３も変更することなく、ステップＳ７において、ステップＳ２で算出した今回使用予定のサンプリング周期ｔｓ（ここでは、ｔｓ＝Ｔｆ／ｍ３）が、今回使用するサンプリング周期ｔｓに決定され、以降、上述したように、基準信号生成器２２、参照信号生成器２８及び制振制御信号生成器３２により、第１適応ノッチフィルタ１０２ａ及び第２適応ノッチフィルタ１０２ｂのフィルタ係数の更新処理が行われる。
【０１６６】
その一方、ステップＳ８の判定において、ステップＳ２で算出した今回使用予定のサンプリング周期ｔｓ（ここでは、Ｔｆ／ｍ３）が、処理能力限界サンプリング周期ｔｍｉｎを下回る値になっていた場合、例えば、加速中であって、つまり制御周期Ｔｆが短くなる方に減少中であって、前回サンプリング周期ｔｓを算出したときに比較して、今回検出した制御周期Ｔｆが、第３同一分割数最短制御周期ＴＬ３を下回る値となっていた場合には、サンプリング周期特性Ｃ３の範囲を超えるので、このステップＳ８の判定が成立し、この場合には、ステップＳ９において、分割数ｍを持ち替えることでサンプリング周期特性Ｃをより最長制御周期側の特性に変更する。
【０１６７】
ここでは、制御周期Ｔｆが第３同一分割数最短制御周期ＴＬ３を下回る値となっていた場合の持ち替えであるので、分割数ｍを、分割数ｍ３から分割数ｍ２に持ち替え、サンプリング周期特性Ｃ３からサンプリング周期特性Ｃ２に変更する。同時に位相遅延Ｃｄが位相遅延算出器３０で算出され、位相遅延Ｃｄ３から位相遅延Ｃｄ２に持ち替えられる。
【０１６８】
同様に、サンプリング周期特性Ｃ１上で分割数ｍ１で制御中に、制御周期Ｔｆが短くなり、制御周期Ｔｆが第２最長制御周期ＴＵ２を下回る値なった場合には、分割数ｍ１から分割数ｍ３に持ち替え、サンプリング周期特性Ｃ１からサンプリング周期特性Ｃ３に変更する。同時に位相遅延Ｃｄを位相遅延Ｃｄ１から位相遅延Ｃｄ３に持ち替える。
【０１６９】
次いで、ステップＳ１０において、持ち替えた分割数ｍ２で、今回使用予定のサンプリング周期ｔｓ（ｔｓ＝Ｔｆ／ｍ２）を算出する。
【０１７０】
このように分割数ｍを分割数ｍ３から分割数ｍ２を持ち替えてサンプリング周期ｔｓを計算することで、分割数ｍ２、ｍ３には、ｍ２＜ｍ３の関係があるので、サンプリング周期ｔｓが長くなり、ステップＳ１で検出した制御周期Ｔｆが制御範囲Ｔｔｏｔａｌ（図９参照）の間であれば、次のステップＳ１１におけるｔｓ≧ｔｍｉｎの判定が成立する。
【０１７１】
次いで、ステップＳ７において、ステップＳ１０で算出した今回使用予定のサンプリング周期ｔｓが、今回使用するサンプリング周期Ｔｓに決定され、同時に位相遅延Ｃｄが設定され、以降、上述したように、基準信号生成器２２、参照信号生成器２８及び制振制御信号生成器３２により、第１適応ノッチフィルタ１０２ａ及び第２適応ノッチフィルタ１０２ｂのフィルタ係数の更新処理が行われる。
【０１７２】
以上説明した、図１１に示すフローチャートの処理を図１２の特性図を参照して説明する。
【０１７３】
ステップＳ１からＳ６の処理は、前回のサンプリング周期ｔｓが例えば、黒点で示す動作点ｑ１（分割数ｍ３、位相遅延Ｃｄ３）にあって、減速操作がなされ、今回算出したサンプリング周期ｔｓが消音能力限界サンプリング周期ｔｍａｘを上回る値となっていた場合には、動作点ｑ１が、サンプリング周期特性Ｃ３からサンプリング周期特性Ｃ１上の動作点ｑ２（分割数ｍ１、位相遅延Ｃｄ１）に移る処理である。この状態で、さらに減速された場合には、サンプリング周期特性Ｃ１上、動作点ｑ２が動作点ｑ３の方向に移る。
【０１７４】
一方、ステップＳ８〜Ｓ１１の処理は、前回の動作点ｑが、動作点ｑ３にあって、加速操作がなされて、制御周期Ｔｆが第３最長制御周期ＴＵ３を下回る値となった場合には、動作点ｑは、同一サンプリング周期特性Ｃ１上の動作点ｑ４に移る。
【０１７５】
このように制御することにより、動作点ｑ１から動作点ｑ２に移った際に、エンジンの燃焼のばらつきにより制御周期Ｔｆの変動、すなわちエンジン回転数の変動があっても、動作点ｑ１にもどることなくサンプリング周期特性Ｃ１上で動作点ｑが移動することになるので、分割数ｍが変動することなく、滑らかな消音制御を行うことができる。また、位相遅延Ｃｄも変化しないので消音追従性能が低下することがない。
【０１７６】
以下、図１２のヒステリシス動作について、残りの部分について、簡単に説明する。動作点ｑ４にあるときに加速操作がなされ、制御周期Ｔｆが第２最長制御周期ＴＵ２を下回る場合には、動作点ｑ６に移る。動作点ｑ６に移ったときに減速操作されると動作点ｑ８に移り、さらに加速操作が継続されると動作点ｑ７に移る。動作点ｑ７にあるときにさらに加速操作がなされると、制御周期Ｔｆが第３同一分割数最短制御周期ＴＬ３を下回るときに、動作点ｑ８に移り、さらに加速操作が継続されると動作点ｑ９に移る。減速操作がなされると、動作点ｑ９から動作点ｑ１０に移り、さらに減速操作がなされると動作点ｑ１０から動作点ｑ８に移る。
【０１７７】
上述した第３実施例によれば、上記第２実施例の能動型騒音制御装置１０において、サンプリング周期・分割数算出器１２は、図９に示すように、最長制御周期ＴＵ１と同一分割数最短制御周期ＴＬ１との間の特定の基準信号の制御周期Ｔｆを第３最長制御周期ＴＵ３とし、第３最長制御周期ＴＵ３を上限サンプリング周期ｔｍａｘで除算した値である第３分割数ｍ３を決定し、下限サンプリング周期ｔｍｉｎに第３分割数ｍ３を乗算した周期を第３同一分割数最短制御周期ＴＬ３とするとともに、基準信号の制御周期Ｔｆが第３最長制御周期ＴＵ３と第３同一分割数最短制御周期ＴＬ３との範囲内であれば、基準信号の基準周期Ｔｘ３を第３分割数ｍ３で除算した値を第３サンプリング周期ｔｘ３として出力する。
【０１７８】
この場合、基準信号生成器２２は、所定数Ｎを第３分割数ｍ３で除算した商又は前記商に１を加算した値を第３ステップ数Ｐ３とし、基準信号の制御周期Ｔｆが第３最長制御周期ＴＵ３と第３同一分割数最短制御周期ＴＬ３との第３範囲内であれば、第３サンプリング周期ｔｘ３で第３ステップ数Ｐ３毎に波形データテーブル１９から波形データを読み出して基準信号ｘを生成する。
【０１７９】
サンプリング周期・分割数算出器１２は、制御周期Ｔｆが小さくなる加速時には、制御周期Ｔｆが同一分割数最短制御周期ＴＬ１より小さくなるとサンプリング周期ｔｘから切替えて第３サンプリング周期ｔｘ３を、制御周期Ｔｆが第３同一分割数最短制御周期ＴＬ３より小さくなると第３サンプリング周期ＴＸ３から切替えて第２サンプリング周期ｔｘ２を出力し、かつ、制御周期Ｔｆが大きくなる減速時には、制御周期Ｔｆが第２最長制御周期ＴＵ２より大きくなると第２サンプリング周期ｔｘ２から切替えて第３サンプリング周期ｔｘ３を、制御周期Ｔｆが第３最長制御周期ＴＵ３より大きくなると第３サンプリング周期ｔｘ３から切替えてサンプリング周期ｔｘを出力する。
【０１８０】
この場合、第２分割数ｍ２より第３分割数ｍ３が大きな値となっており、第３分割数ｍ３より前記第１分割数ｍ１が大きい値になっている（ｍ２＜ｍ３＜ｍ１）ことから、今回検出した制御周期Ｔｆから更新前の前回の分割数ｍで算出した所定サンプリング周期ｔｓが、消音能力限界サンプリング周期ｔｍａｘを上回る値となった場合には、前回の分割数ｍを１つ大きな値の分割数ｍに持ち替えて今回の所定サンプリング周期ｔｓを算出する一方、今回検出した制御周期Ｔｆから更新前の前回の分割数ｍで算出した所定サンプリング周期ｔｓが、処理能力限界サンプリング周期ｔｍｉｎを下回る値となった場合には、前回の分割数ｍを１つ小さな値の分割数ｍに持ち替えて今回の所定サンプリング周期ｔｓを算出する。
【０１８１】
そして、サンプリング周期ｔｓを算出した際に、同時に位相遅延Ｃｄが位相遅延算出器３０で算出され、対応する位相遅延Ｃｄが位相遅延付与器５１、５２設定される。
【０１８２】
この第３実施例によれば、騒音に応じて検出された制御周期Ｔｆが変動成分を有している場合においても、分割数ｍ及び位相遅延Ｃｄを切り替える際に、ヒステリシスを持たせるようにしているので、滑らかかつ追従性のよい騒音制御を継続することが可能となる。
【０１８３】
すなわち、この第３実施例によれば、例えば、減速中に、動作点が動作点ｑ１から動作点ｑ２に移った場合において、ヒステリシスを持たせるようにしているので、騒音に応じて検出された制御周期Ｔｆが変動成分を有している場合においても、滑らかな騒音制御が可能となる。また、分割数ｍ１〜ｍ３を実数としているので、設計の自由度が広がる。結果として、ＣＰＵの処理能力限界の制限を大幅に緩やかにして、広い制御範囲Ｔｔｏｔａｌを確保することができる。
【０１８４】
［第４実施例］
なお、図１３に示すように、サンプリング周期ｔｓが、消音能力限界サンプリング周期ｔｍａｘと処理能力限界サンプリング周期ｔｍｉｎとの間で、さらに、制御周期Ｔｆの制御範囲Ｔｔｏｔａｌを広げたい場合には、制御範囲Ｔｔｏｔａｌの最長制御周期Ｔｍａｘの第４最長制御周期ＴＵ４と、第４同一分割数最短制御周期ＴＬ４で分割数ｍ４のサンプリング周期特性Ｃ４を導入するとともに、最長制御周期ＴＵ５、第５同一分割数最短制御周期ＴＬ５で分割数ｍ５のサンプリング周期特性Ｃ５を導入するようにすればよい（ｍ５＜ｍ２＜ｍ３＜ｍ１＜ｍ４）。
【０１８５】
同様に、位相遅延Ｃｄ１〜Ｃｄ５（｜Ｃｄ５｜＞｜Ｃｄ２｜＞｜Ｃｄ３｜＞｜Ｃｄ１｜＞｜Ｃｄ４｜）が算出される。
【０１８６】
このようにすれば、図２１のＣＰＵの従来技術に係る処理能力限界サンプリング周期（ＰＲＩＯＲ  ＡＲＴ）ｔｍｉｎを書き入れた図１３を参照すれば明らかなように、処理能力限界サンプリング周期ｔｉｍｉｎを長くすることができるので、ＣＰＵの処理能力を下げることができ、ＣＰＵの処理能力を下げても、換言すれば、処理能力の低い、コストの廉価なＣＰＵを採用しても同一の制御範囲Ｔｔｏｔａｌで騒音制御を行うことができる。
【０１８７】
第２実施例と第３実施例に関連する変形例
第２実施例に係わる図７と、第３実施例に係わる図９を参照すれば、図１４に示す変形例もこの発明に含まれることが容易に分かる。
【０１８８】
すなわち、制御範囲Ｔｔｏｔａｌが、最長制御周期ＴＵ１と同一分割数最短制御周期ＴＬ１とで定まる範囲より広く同一分割数最短制御周期ＴＬ１を下回っている場合は、サンプリング周期・分割数算出器１２は、サンプリング周期特性Ｃ１の最長制御周期ＴＵ１より短く同一分割数最短制御周期ＴＬ１より長い特定の基準信号の制御周期Ｔｆを第２最長制御周期ＴＵ２´とし、第２最長制御周期ＴＵ２´を上限サンプリング周期ｔｍａｘで除算した値である第２分割数ｍ２´を決定し、下限サンプリング周期ＴＬ１に第２分割数ｍ２´を乗算した周期を第２同一分割数最短制御周期ＴＬ２´とするとともに、基準信号ｘの制御周期Ｔｆが第２最長制御周期ＴＵ２´と第２同一分割数最短制御周期ＴＬ２´との範囲内のサンプリング特性Ｃ２´に対応する範囲であれば、基準信号ｘの基準周期Ｔｘ２を第２分割数ｍ２´で除算した値を第２サンプリング周期ｔｘ２´として出力する。
【０１８９】
基準信号生成器２２は、所定数Ｎを第２分割数ｍ２´で除算した商又は前記商に１を加算した値を第２ステップ数Ｐ２´とし、基準信号ｘの制御周期Ｔｆが第２最長制御周期ＴＵ２´と第２同一分割数最短制御周期ＴＬ２´との第２範囲内であれば、第２サンプリング周期ｔｘ２´で第２ステップ数Ｐ２´毎に波形データテーブル１９から波形データを読み出して基準信号ｘを生成する。
【０１９０】
同時に、位相遅延Ｃｄも位相遅延Ｃｄ１と位相遅延Ｃｄ２´との間で持ち替えるようにする。
【０１９１】
このようにすれば、処理能力限界サンプリング周期ｔｍｉｎを短くすることなく、制御範囲を広げることができる。
【０１９２】
この場合においても、サンプリング周期・分割数算出器１２は、基準信号ｘの制御周期Ｔｆが短くなるように変化する時には、基準信号ｘの制御周期Ｔｆが同一分割数最短制御周期ＴＬ１より短くなるとサンプリング周期ｔｘ（サンプリング特性Ｃ１）から切替えて第２サンプリング周期ｔｘ２´（サンプリング特性Ｃ２´）を出力し、かつ、基準信号ｘの制御周期Ｔｆが長くなるように変化する時には、基準信号ｘの制御周期Ｔｆが第２最長制御周期ＴＵ２´より長くなると第２サンプリング周期ｔｘ２´から切替えてサンプリング周期ｔｘを出力する。
【０１９３】
この変形例によれば、騒音に応じて生成された基準信号ｘの制御周期Ｔｆが変動成分を有している場合においても、分割数ｍ１、ｍ２´及び位相遅延Ｃｄ１、Ｃｄ２´を切り替える際に、ヒステリシスを持たせるようにしているので、滑らかで追従性のよい消音効果を達成できる騒音制御が可能となる。
【０１９４】
Ｂ．固定サンプリング技術が適用された能動型騒音制御装置
上述した実施形態においては、分割数ｍが実数である場合の可変サンプリング技術について説明しているが、位相遅延の付与は、サンプリング周期が固定である固定サンプリング技術が適用された能動型騒音制御装置に適用することで、制御性能（追従性）を向上させることができる。固定サンプリング技術においても、制御周波数ｆが高くなるにつれて、位相遅延が大きくなり、制御性能（追従性）が低下するからである。
【０１９５】
ただし、位相遅延の値は、可変サンプリングの場合と変える必要があり、以下に説明する。
【０１９６】
固定サンプリング技術においては、各サンプリング時点で、制御周期Ｔｆ（Ｔｆ＝１／ｆ）と固定サンプリング周期Ｔｆｉｘとを考慮した次の（６）式に示す位相遅延Ｃｄを考慮して、参照信号ｒを生成する必要がある。
【０１９７】
Ｃｄ＝−３６０［゜］×（Ｔｆｉｘ／Ｔｆ）              …（６）
図１５に、（６）式に基づく位相遅延Ｃｄの変化特性を示す。
【０１９８】
例えば、固定サンプリング周波数ｆｆｉｘ＝４０００［Ｈｚ］とすると、固定サンプリング周期Ｔｆｉｘは、Ｔｆｉｘ＝１／４０００＝０．０００２５［ｓ］となる。
【０１９９】
制御周波数ｆがｆ＝５０［Ｈｚ］（Ｔｆ＝１／５０＝０．０２［ｓ］）、ｆ＝１００［Ｈｚ］（Ｔｆ＝１／５０＝０．０２［ｓ］）、ｆ＝２００［Ｈｚ］（Ｔｆ＝１／５０＝０．０２［ｓ］）、ｆ＝４００［Ｈｚ］（Ｔｆ＝１／５０＝０．０２［ｓ］）と変化するとき、位相遅延Ｃｄは、それぞれ、Ｃｄ＝−３６０×（Ｔｆｉｘ／Ｔｆ）＝−３６０×０．０００２５／０．０２＝−４．５［゜］、Ｃｄ＝−９［゜］、Ｃｄ＝−１８［゜］、Ｃｄ＝−３６［゜］と線形（リニア）に変化する。
【０２００】
図１６に、図１９に対応した固定サンプリング技術に係るこの位相遅延Ｃｄを補償するために、参照信号生成器１０３と直列に位相遅延付与器１２４を挿入した能動型騒音制御装置１０１Ａのブロック図を示す。
【０２０１】
また、図１７に、固定サンプリング技術に係るこの遅延位相Ｃｄを補償するために図１の構成要素を固定サンプリング技術用にアレンジした能動型騒音制御装置１０Ａのブロック図を示す。図１７例の能動型騒音制御装置１０Ａでは、サンプリング周期が固定であるので、図１に示したサンプリング周期・分割数算出器１２は不要となり、位相遅延算出器３０Ａが、上記（６）式の演算を行い、算出した位相遅延Ｃｄを位相遅延付与器５１、５２に設定する構成とされる。波形データテーブル１９Ａの波形データ数は波形データテーブル１９の波形データ数に比較して大きい数とされている。
【０２０２】
このように、固定サンプリング技術では、制御周期Ｔｆに対する固定サンプリング周期Ｔｆｉｘの比に応じて位相遅延Ｃｄを補償することで騒音に対する制音制御の制御性能（追従性）を向上させることができる。
【０２０３】
Ｃ．可変サンプリング技術又は固定サンプリング技術が適用された能動型振動制御装置
上述した実施形態においては、車両に搭載された能動型騒音制御装置へのこの発明の適用例について説明しているが、この発明は車両に搭載された能動型振動制御装置についても適用することができる。
【０２０４】
具体的には、車体フレーム上にアクチュエータ（アクティブエンジンマウント）を介して振動源であるエンジンを支持し、前記エンジンから前記フレームに伝達される振動を前記アクチュエータにより制振する能動型制振制御装置に適用される。
【０２０５】
例えば、図１８に示すように、能動型振動制御装置３００を車両２４１に適用した場合について説明する。
【０２０６】
図１８はエンジンマウント２５３を利用して、振動源であるエンジンによる発生振動騒音を打ち消す（吸収する）場合の構成例を模式的に示している。
【０２０７】
この例では、スピーカ１０４に代替して車両２４１のエンジン４２を車体フレーム（不図示）上にアクチュエータである自己伸縮型のエンジンマウント２５３を用いて支持し、マイクロホン１０５に代替してエンジンマウント２５３近傍に設けられた加速度センサあるいは荷重センサ等の振動検出センサ２５４を用いる。実際上、エンジンマウント２５３は、液封マウントの下部に内蔵されたリニアソレノイドアクチュエータを、振動制御信号ｙによりエンジン４２の振動を吸収するように動作する。
【０２０８】
図１８において能動型振動制御装置３００は、例えば８ビットのマイクロコンピュータで構成し、前記と同様に基準信号生成器２２と適応ノッチフィルタ１０２ａ及び１０２ｂで代表して、簡略化して示してある。
【０２０９】
車両２４１のエンジン４２を制御するエンジン制御器２５７から出力されるエンジンパルスを、エンジンマウント２５３及び振動検出センサ２５４と協働する能動型振動制御装置３００に入力し、振動検出センサ２５４からの出力、すなわち誤差信号が最小となるように、フィルタ係数が適応制御された適応ノッチフィルタ１０２ａ、１０２ｂの出力でエンジンマウント２５３を各別に駆動制御して、エンジン４２の振動を吸収して、車体振動を抑制する。振動の打ち消し作用、遅延位相の付与については図１、図１６、図１７の能動型騒音制御装置１０、１０１Ａ、１０Ａについて説明した通りである。
【図面の簡単な説明】
【０２１０】
【図１】この発明の実施の一形態にかかる能動型騒音制御装置の構成を示すブロック図である。
【図２】この発明の実施の一形態にかかる能動型騒音制御装置を車両に適用した場合の一例を示すブロック図である。
【図３】図３Ａは、メモリに格納された波形データの説明図、図３Ｂは、その波形データにより表される正弦波の模式図である。
【図４】図４Ａは、具体的な分割数で規定された波形データの模式図、図４Ｂは、その波形データから生成される正弦波の模式図、図４Ｃは、その波形データから生成される余弦波の模式図である。
【図５】第１実施例に係るサンプリング周期の算出の仕方及び位相遅延の例の説明図である。
【図６】図５の特性に基づき算出したサンプリング周期で所定のステップ数毎に波形データを読み出して基準信号を生成する説明図である。
【図７】処理能力限界をサンプリング周期の短い方に変化させることなく制御範囲を広げた第２実施例に係るサンプリング周期算出の仕方及び位相遅延の例の説明図である。
【図８】図７の特性に基づき算出したサンプリング周期で所定のステップ数毎に波形データを読み出して基準信号を生成する説明図である。
【図９】第２実施例の制御範囲で、より滑らかな更新制御を行うための第３実施例の説明図である。
【図１０】図９の特性に基づき算出したサンプリング周期で所定のステップ数毎に波形データを読み出して基準信号を生成する説明図である。
【図１１】第３実施例の動作説明に供されるフローチャートである。
【図１２】第３実施例のヒステリシス制御の動作説明に供される説明図である。
【図１３】第４実施例に係わるさらなる制御範囲の広げ方の説明図である。
【図１４】第２実施例と第３実施例に関連する変形例の説明図である。
【図１５】固定サンプリング技術に係る位相遅延の説明図である。
【図１６】固定サンプリング技術に係る位相遅延補正を適用した能動型騒音制御装置の一部構成を示すブロック図である。
【図１７】固定サンプリング技術に係る位相遅延補正を適用した能動型騒音制御装置の構成を示すブロック図である。
【図１８】この発明の実施の一形態にかかる能動型振動制御装置を車両に適用した場合の一例を示すブロック図である。
【図１９】従来技術に係る能動型騒音制御装置の一部構成を示すブロック図である。
【図２０】可変サンプリング技術（同期サンプリング技術）の説明図である。
【図２１】可変サンプリング技術（同期サンプリング技術）による制御範囲の制限の説明図である。
【符号の説明】
【０２１１】
１０、１０Ａ、１０１、１０１Ａ…能動型騒音制御装置
１２…サンプリング周期・分割数算出器
１９、１９Ａ…波形データテーブル  ２２…基準信号生成器
２８…参照信号生成器              ３０、３０Ａ…位相遅延算出器
４１、２４１…車両                ５１、５２…位相遅延付与器
１０２、１０２ａ、１０２ｂ…適応ノッチフィルタ
１０４…スピーカ            １０５…マイクロホン
１０６、１０６ａ、１０６ｂ…フィルタ係数算出器
３００…能動型振動制御装置
【図１】
0004456578.tif 000002
【図２】
0004456578.tif 000003
【図３】
0004456578.tif 000004
【図４】
0004456578.tif 000005
【図５】
0004456578.tif 000006
【図６】
0004456578.tif 000007
【図７】
0004456578.tif 000008
【図８】
0004456578.tif 000009
【図９】
0004456578.tif 000010
【図１０】
0004456578.tif 000011
【図１１】
0004456578.tif 000012
【図１２】
0004456578.tif 000013
【図１３】
0004456578.tif 000014
【図１４】
0004456578.tif 000015
【図１５】
0004456578.tif 000016
【図１６】
0004456578.tif 000017
【図１７】
0004456578.tif 000018
【図１８】
0004456578.tif 000019
【図１９】
0004456578.tif 000020
【図２０】
0004456578.tif 000021
【図２１】
0004456578.tif 000022