(57)【特許請求の範囲】
【請求項１１】
各々が発光素子、データ信号を保持するキャパシタ及び前記発光素子を該保持されたデータ信号に基づいて駆動する駆動トランジスタを有する複数の画素部からなるアクティブマトリクス型の表示パネルと、前記表示パネルの各走査線を線順次走査する走査駆動部と、前記走査駆動部による走査に応じて前記データ信号を前記画素部に供給するデータ駆動部と、を有する表示装置であって、
前記複数の画素部の各々に設けられ、第１の端子が前記駆動トランジスタの制御電極に接続されるとともに第２の端子が前記走査駆動部による１走査前の走査線に接続され、前記第２の端子に印加される走査電圧の大きさに応じてターンオンして前記走査電圧を前記制御電極に供給する二端子スイッチング素子を有し、
前記走査駆動部は前記駆動トランジスタを逆バイアス状態にし得る大きさのバイアス電圧を有する走査パルス信号により前記線順次走査をなすことを特徴とする表示装置。
【請求項１２】
前記走査パルス信号のパルス幅を調整して前記発光素子の発光期間を制御する制御部を有することを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記線順次走査における第１行目の画素部に設けられた前記二端子スイッチング素子の第２の端子に接続された接続線を有し、前記走査駆動部は前記接続線を該第１行目の走査線の１走査前の走査線として線順次走査を行うことを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記線順次走査における第１行目の画素部に設けられた前記二端子スイッチング素子は前記線順次走査における最後の走査線に接続されていることを特徴とする請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ）素子やＬＥＤ（発光ダイオード）などの発光素子を駆動するための能動素子を含む表示装置に関し、特に、アモルファスシリコンや有機半導体を使用した薄膜トランジスタ（ＴＦＴ；ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）を能動素子として含む表示装置に関する。
【背景技術】
【０００２】
ＴＦＴは、有機ＥＬディスプレイや液晶ディスプレイといったアクティブマトリクス型ディスプレイを駆動するための能動素子として広く使用されている。図１は、有機ＥＬ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ）素子（ＯＥＬ）１００の駆動回路の等価回路の一例を、一つの画素ＰＬｉ，ｊについて示している。図１を参照すると、この等価回路は、能動素子である２つのｐチャンネルＴＦＴ１０１，１０２と、キャパシタ（Ｃｓ）１０４とを含む。走査線Ｗｓは選択ＴＦＴ１０１のゲートに接続され、データ線Ｗｄは選択ＴＦＴ１０１のソースに接続され、一定の電源電圧Ｖｄｄを供給する電源線Ｗｚは駆動ＴＦＴ１０２のソースに接続されている。選択ＴＦＴ１０１のドレインは駆動ＴＦＴ１０２のゲートに接続されており、駆動ＴＦＴ１０２のゲートとソース間にキャパシタ１０４が形成されている。ＯＥＬ１００のアノードは駆動ＴＦＴ１０２のドレインに、そのカソードはアース電位（又は共通電位）にそれぞれ接続されている。
走査線Ｗｓに選択パルスが印加されると、スイッチとしての選択ＴＦＴ１０１がオンになりソースとドレイン間が導通する。このとき、データ線Ｗｄから、選択ＴＦＴ１０１のソースとドレイン間を介してデータ電圧が供給され、キャパシタ１０４に蓄積される。このキャパシタ１０４に蓄積されたデータ電圧が駆動ＴＦＴ１０２のゲートとソース間に印加されるので、駆動ＴＦＴ１０２のゲート・ソース間電圧Ｖｇｓに応じたドレイン電流Ｉｄが流れ、ＯＥＬ１００に供給されることとなる。
しかしながら、アルモファスシリコン或いは有機半導体等を用いたＴＦＴは、ゲートに電圧を印加し続けると閾値電圧Ｖｔｈがシフトする現象、すなわちゲートストレスと呼ばれる現象があることが知られている（例えば、非特許文献１参照）。この現象をＰチャネルＴＦＴを例に説明する。
図２にゲートストレスによる閾値電圧Ｖｔｈのシフトの様子を示す。ＰチャネルＴＦＴの場合には、ゲート・ソース間電圧を負極性（すなわち、Ｖｇｓ＜０）にして印加し続けると、ゲートストレスによって時間経過と共にＩｄ−Ｖｇｓ特性は、図２に示すようにマイナス方向に（曲線１２０Ａから曲線１２０Ｂへ）変化し、これにより、閾値電圧ＶｔｈがＶｔｈ１からＶｔｈ２にシフトしていく。なお、図２においては、理解の容易さのため、Ｖｇｓを正の値（Ｖｇｓ＞０）として示している。
このＴＦＴの特性変化において、ゲート・ソース間電圧Ｖｇｓを０Ｖ若しくは正極性にして印加し続けることによって元の閾値電圧Ｖｔｈに復帰する。逆に、Ｖｇｓを正極性にして印加し続けると、時間経過と共に閾値電圧Ｖｔｈはプラス方向にシフトし、その後、Ｖｇｓを０Ｖ若しくは負極性にして印加し続けることによって元の閾値電圧Ｖｔｈに復帰する。シフト量は、ゲート・ソース間電圧Ｖｇｓの絶対値及び印加時間が大きいほど大きくなる。このような特性を示すＴＦＴを有機ＥＬ素子の駆動に用いると、表示中に徐々に閾値電圧Ｖｔｈがシフトしていくことになる。閾値電圧シフトは、ＯＥＬの発光輝度の低下やＴＦＴの動作不能を引き起こすという問題がある。
ＴＦＴを構成する材料として、単結晶シリコン、アモルファスシリコン、多結晶シリコンもしくは低温多結晶シリコンが広く使用されている。また、近年、これらシリコン材料の代わりに、有機材料を活性層として使用するＴＦＴ（以下、有機ＴＦＴと称する。）が注目されている。有機半導体材料としては、比較的キャリア移動度の高い低分子系または高分子系有機材料、たとえば、ペンタセン、ナフタセンまたはポリチオフェン系材料が挙げられる。この種の有機ＴＦＴは、プラスチックなどの可撓性フィルム基板上に比較的低温のプロセスで形成することができるので、機械的に柔軟で、軽量且つ薄型のディスプレイを容易に作製することを可能にするものである。また、有機ＴＦＴは、印刷工程やロール・ツー・ロール（Ｒｏｌｌ−ｔｏ−ｒｏｌｌ）工程によって比較的低コストで形成可能である。
上記した閾値電圧シフトの現象は、特にアモルファスシリコンＴＦＴや有機ＴＦＴにおいて顕著に現れる。有機ＴＦＴの閾値電圧シフトについては、たとえば、非特許文献１（Ｓ．Ｊ．Ｚｉｌｋｅｒ，Ｃ．Ｄｅｔｃｈｅｖｅｒｒｙ，Ｅ．Ｃａｎｔａｔｏｒｅ，ａｎｄ  Ｄ．Ｍ．ｄｅ  Ｌｅｅｕｗ，”Ｂｉａｓ  ｓｔｒｅｓｓ  ｉｎ  ｏｒｇａｎｉｃ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ａｎｄ  ｌｏｇｉｃ  ｇａｔｅｓ，”Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  Ｖｏｌ  ７９（８）ｐｐ．１１２４−１１２６，Ａｕｇｕｓｔ  ２０，２００１）に開示されている。
ＴＦＴの閾値電圧シフトを補償するための駆動回路および駆動方法は、たとえば、特許文献１（特表２００２−５１４３２０号公報）や特許文献２（特開２００２−３５１４０１号公報）に開示されている。これら文献に記載される駆動回路および駆動方法はいずれも、駆動ＴＦＴの閾値電圧シフトを容認しつつ、閾値電圧シフトに関係なく発光素子の発光輝度を一定に制御し得るものである。しかしながら、これら文献の駆動回路でも閾値電圧シフトの発生を抑えることはできないため、閾値電圧シフトによる消費電力の増大を防止できない。また、駆動ＴＦＴの閾値電圧が許容範囲を超えてシフトすれば、そのシフトを補償することは難しく、発光輝度のバラツキやＴＦＴの動作不能が起きる。さらに、駆動ＴＦＴ以外の選択ＴＦＴにも閾値電圧シフトが起こるので、選択ＴＦＴの閾値電圧シフトが許容範囲を超えてシフトすれば、選択ＴＦＴの動作不能が起こる。特に有機ＴＦＴの閾値電圧シフトは、低温ポリシリコンＴＦＴや単結晶シリコンＴＦＴのそれと比べると大きいため、有機ＴＦＴを使用するアクティブマトリクス型ディスプレイでは、発光素子の発光輝度のバラツキやＴＦＴの動作不能が起きやすいという問題がある。
さらに、ＴＦＴの特性ばらつきを解決するため、駆動ＴＦＴのソース若しくはドレイン及びキャパシタと、走査線との接続に工夫を行った構成（特許文献３（特開２００４−１７０８１５号公報）参照）や、α−Ｓｉトランジスタの閾値電圧シフトを低減するためのＴＦＴの接続構成（特許文献４（特開２００５−００４１７４号公報）参照）について開示されている。
しかしながら、これら文献に開示された駆動回路、方法においては回路構成、動作が複雑であったり、その効果も限定的であるという問題がある。
【発明の開示】
【０００３】
本発明が解決しようとする課題には、上記の欠点が一例として挙げられる。本発明は、アクティブマトリクス駆動方式において使用されるトランジスタ、特にアモルファスシリコンや有機半導体トランジスタの特性を改善し得る表示装置を提供することを目的とする。また、トランジスタの閾値特性のばらつきを解決し、低消費電力で、表示品質が高く、かつ簡便な回路構成及び動作を有する表示装置を提供する。
請求項１に記載の発明は、各々が発光素子、データ信号を保持するキャパシタ及び上記発光素子を該保持されたデータ信号に基づいて駆動する駆動トランジスタを有する複数の画素部からなるアクティブマトリクス型の表示パネルと、表示パネルの各走査線を順次走査する走査駆動部と、走査駆動部による走査に応じてデータ信号を上記画素部に供給するデータ駆動部と、発光素子を駆動する電圧を発光素子に供給する電源と、を有する表示装置であって、
上記複数の画素部の各々に設けられ、第１の端子が上記駆動トランジスタの制御電極に接続されるとともに第２の端子に印加される電圧の大きさに応じてターンオンして上記印加電圧を上記制御電極に供給する二端子スイッチング素子と、上記第２の端子への印加電圧を調整して駆動トランジスタに逆バイアス電圧を印加する逆バイアス電圧印加部と、を有することを特徴としている。
請求項１１に記載の発明は、各々が発光素子、データ信号を保持するキャパシタ及び上記発光素子を該保持されたデータ信号に基づいて駆動する駆動トランジスタを有する複数の画素部からなるアクティブマトリクス型の表示パネルと、表示パネルの各走査線を線順次走査する走査駆動部と、走査駆動部による走査に応じて上記データ信号を画素部に供給するデータ駆動部と、を有する表示装置であって、
上記複数の画素部の各々に設けられ、第１の端子が駆動トランジスタの制御電極に接続されるとともに第２の端子が上記走査駆動部による１走査前の走査線に接続され、上記第２の端子に印加される走査電圧の大きさに応じてターンオンして上記走査電圧を上記制御電極に供給する二端子スイッチング素子を有し、走査駆動部は上記駆動トランジスタを逆バイアス状態にし得る大きさのバイアス電圧を有する走査パルス信号により線順次走査をなすことを特徴としている。
【図面の簡単な説明】
【０００４】
図１は、従来の発光素子駆動回路の等価回路の一例を示す図である。
図２は、ゲートストレスによる閾値電圧Ｖｔｈのシフトの様子を示す図である。
図３は、本発明の実施例１であるアクティブマトリクス表示パネルを用いた表示装置のブロック図である。
図４は、表示パネルの複数の画素部のうち、データ線Ｘｉ及び走査線Ｙｊに関連する画素部ＰＬｊ，ｉについて示す図である。
図５は、表示パネルの各走査線Ｙ１〜Ｙｎに印加される走査パルス及びバイアスラインＷ１〜Ｗｎに印加されるダイオード駆動電圧Ｖｗについての印加タイミングを模式的に示すタイミングチャートである。
図６は、走査線Ｙｊ上の画素部ＰＬｊ，ｉに印加される走査パルス、データ信号、ダイオード駆動電圧及び駆動ＴＦＴのゲート電圧を示す図である。
図７は、本発明の実施例２に係るアクティブマトリクス表示パネルを用いた表示装置を示すブロック図である。
図８は、図７に示す表示装置の各走査線Ｙ１〜Ｙｎに印加される走査パルス、電源電圧、ダイオード駆動電圧Ｖｗについての印加タイミング、及び駆動ＴＦＴのゲート電圧を模式的に示すタイミングチャートである。
図９は、本発明の実施例３に係るアクティブマトリクス表示パネルを用いた表示装置を示すブロック図である。
図１０は、実施例３の表示パネルにおける画素部ＰＬｊ−１，ｉ及びＰＬｊ，ｉの回路構成を模式的に示す図である。
図１１は、表示パネルの各走査線Ｙｊに印加される走査パルス、及び各走査線Ｙｊに対して供給される１ライン前の走査パルスの印加タイミングを模式的に示すタイミングチャートである。
図１２は、各画素部ＰＬｊ，ｉへの走査パルス信号、データ電圧信号、ダイオード駆動電圧ＶＳｊ、及び駆動ＴＦＴのゲート電圧について模式的に示すタイミングチャートである。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。尚、以下に説明する図において、実質的に同等な部分には同一の参照符を付している。
【実施例１】
【０００６】
図３は本発明によるアクティブマトリクス表示パネルを用いた表示装置１０Ａを示している。この表示装置１０Ａは、表示パネル１１、走査ドライバ１２、データドライバ１３、バイアス印加回路１４、コントローラ１５、及び発光素子駆動電源（以下、単に電源ともいう。）１６を備えている。
表示パネル１１は、ｍ×ｎ個（ｍ，ｎは２以上の整数）の画素からなるアクティブマトリクス型のものであり、各々が平行に配置された複数のデータ線Ｘ１〜Ｘｍ（Ｘｉ：ｉ＝１〜ｍ）と、複数の走査線Ｙ１〜Ｙｎ（Ｙｊ：ｊ＝１〜ｎ）と、複数の画素部ＰＬ１，１〜ＰＬｎ，ｍを有している。画素部ＰＬ１，１〜ＰＬｎ，ｍは、データ線Ｘ１〜Ｘｍと走査線Ｙ１〜Ｙｎとの交差部分に配置され、全て同一の構成を有する。また、画素部ＰＬ１，１〜ＰＬｍ，ｎは電源線Ｚに接続されている。電源線Ｚには電源１６から発光素子駆動電圧（Ｖａ）が供給される。
さらに、走査線Ｙ１〜Ｙｎの各々に対応する接続線（バイアスライン）Ｗ１〜Ｗｎが設けられている。後に詳述するように、当該バイアスラインＷ１〜Ｗｎにはバイアス印加回路１４からバイアスラインごとに所定のタイミングで所定の大きさの印加電圧が供給される。
図４は、表示パネル１１の複数の画素部のうち、データ線Ｘｉ（ｉ＝１，２，．．，ｍ）及び走査線Ｙｊ（ｊ＝１，２，．．，ｎ）に関連する画素部ＰＬｊ，ｉについて示している。より具体的には、２つの選択トランジスタ２１及び駆動トランジスタ２２と、データ保持キャパシタＣｓ２４と、発光素子２５と、バイアス印加用のトランジスタ２７と、が備えられている。なお、本実施例においては、発光素子２５として有機ＥＬ（エレクトロルミネッセンス）素子（ＯＥＬ）を用い、トランジスタ２１，２２としてＰチャネルＴＦＴ（薄膜トランジスタ）を，トランジスタ２７としてＮチャネルＴＦＴを用いた場合を例に説明する。なお、トランジスタ２１，２２，２７の導電型はこれらに限定されず適宜選択することができる。また、有機材料を用いた発光素子、トランジスタに限らず、アモルファス・シリコン（α−Ｓｉ）その他の半導体をベースとする発光素子、バイポーラトランジスタその他のトランジスタを用いることもできる。各種信号や電源電圧、例えば走査信号、データ信号及びバイアス電圧、発光素子駆動電圧等の極性、及び大きさは、用いられるトランジスタ、発光素子の材料、導電型に応じて適宜選択すればよい。
選択ＴＦＴ（第１のトランジスタＴ１）２１のゲートは走査線Ｙｊ（ｊ＝１〜ｎ）に接続され、そのソースはデータ線Ｘｉに接続されている。選択ＴＦＴ２１のドレインには駆動ＴＦＴ（第２のトランジスタＴ２）２２のゲート（制御電極）が接続されている。駆動ＴＦＴ２２のソースは電源線Ｚに接続され、電源１６から電源電圧（正電圧Ｖａ）が供給される。駆動ＴＦＴ２２のドレインは有機ＥＬ素子（ＯＥＬ）２５のアノードに接続されている。ＥＬ素子２５のカソードは接地されている。
データ保持キャパシタ（Ｃｓ）２４の一端は駆動ＴＦＴ２２のゲート（及び選択ＴＦＴ２１のドレイン）に接続され、他端は駆動ＴＦＴ２２のソース（及び電源線Ｚ）に接続されている。
本実施例においては、さらにバイアス電圧印加のためのスイッチングを行うスイッチング素子として第３のトランジスタ（Ｔ３）２７が設けられている。当該スイッチングトランジスタ２７はダイオード接続構成をなしている。より詳細には、スイッチングトランジスタ２７のソースは、駆動ＴＦＴ２２のゲートに接続されている。すなわち、二端子スイッチング素子の第１の端子（電極Ｅ１）として機能する。また、スイッチングトランジスタ２７のドレイン及びゲートは互いに接続されている。すなわち、スイッチングトランジスタ２７のドレイン及びゲートは二端子スイッチング素子の第２の端子（電極Ｅ２）として機能する。すなわち、スイッチングトランジスタ２７は、第２の端子（電極Ｅ２）に正の電圧を印加した場合が順方向であるように接続されている。
なお、スイッチング素子としてトランジスタの代わりにダイオードを用いることもできる。スイッチングトランジスタ２７のドレイン及びゲートにはバイアスラインＷｊを介してバイアス印加回路１４から印加電圧が供給されるように構成されている。当該印加電圧は、駆動ＴＦＴ２２を逆バイアス状態とするための電圧であり、以下においては、当該印加電圧をダイオード駆動電圧（Ｖｗ）と称する。
表示パネル１１の走査線Ｙ１〜Ｙｎは走査ドライバ１２に接続され、またデータ線Ｘ１〜Ｘｍはデータドライバ１３に接続されている。コントローラ１５は、入力される映像信号に応じて表示パネル１１の表示制御を行うための走査制御信号及びデータ制御信号を生成する。走査制御信号は走査ドライバ１２に供給され、データ制御信号はデータドライバ１３に供給される。
走査ドライバ１２は、コントローラ１５から送出された走査制御信号に応じて表示用走査パルスを所定のタイミングで走査線Ｙ１〜Ｙｎに供給し、線順次走査がなされる。
データドライバ１３は、コントローラ１５から送出されたデータ制御信号に応じて走査パルスが供給される走査線上に位置する画素部の各々に対する画素データ信号をデータ線Ｘ１〜Ｘｍを介して画素部（選択画素部）に供給する。非発光の画素部に対してはＥＬ素子を発光させることがないレベルの画素データ信号を供給する。
コントローラ１５は表示装置１０Ａ全体の制御、すなわち走査ドライバ１２、データドライバ１３、バイアス印加回路１４、及び発光素子駆動電源１６の制御を行う。
図５は、表示パネル１１の各走査線Ｙ１〜Ｙｎに印加される走査パルス及びバイアスラインＷ１〜Ｗｎに印加されるダイオード駆動電圧Ｖｗについての印加タイミングを模式的に示すタイミングチャートである。
入力画像信号の各フレームにおいて、第１〜第ｎ走査線（Ｙ１〜Ｙｎ）には走査パルスＳＰが順次印加され、線順次走査が行われる。１フレームについての走査期間がアドレス期間（Ｔａｄｒ）である。そして、当該線順次走査に対応して画素ごとの発光輝度を示すデータ信号ＤＰがデータ線Ｘ１〜Ｘｍを介して印加され（図示しない）、表示パネル１１の画像表示制御がなされる。
より具体的には、バイアスラインＷｊ（ｊ＝１〜ｎ）には、表示動作時にスイッチングトランジスタ２７に印加されるダイオード駆動電圧Ｖｗ＝Ｖ１（以下、第１のダイオード駆動電圧、又は第１の電圧という。）が供給されている。当該第１のダイオード駆動電圧は、スイッチングトランジスタ２７がターンオンしない（スイッチングトランジスタ２７がＯＦＦである）電圧が設定される。より詳細には、当該表示動作時に印加されるダイオード駆動電圧Ｖ１は、データ信号電圧（Ｖｄａｔａ）が駆動ＴＦＴ２２のゲートに印加された際に駆動ＴＦＴ２２が発光素子（有機ＥＬ素子２５）を発光駆動させ得る大きさの所定の電圧が設定される。
走査線Ｙｊ（ｊ＝１〜ｎ）への走査パルスＳＰの印加の開始時点から所定時間（Ｔｄ）経過後にバイアス印加回路１４からバイアスラインＷｊ（ｊ＝１〜ｎ）を介してダイオード駆動電圧（Ｖｗ）が第１の電圧から、第２のダイオード駆動電圧（以下、単に、第２の電圧ともいう。）Ｖ２に増加される（すなわち、Ｖｗ＝Ｖ２＞Ｖ１）。かかる第２のダイオード駆動電圧Ｖ２の印加により有機ＥＬ素子２５の発光は停止される。従って、後に詳述するように、当該所定時間（Ｔｄ）が有機ＥＬ素子２５の発光期間に対応する。
次に、各画素部のダイオード駆動電圧Ｖｗ、駆動ＴＦＴ２２のゲート電圧及びゲート・ソース間電圧について図６を参照して詳細に説明する。なお、図６においては、一般的にｊ番目の走査線Ｙｊ（ｊ＝１〜ｎ）について説明する。
画素部ＰＬｊ，ｉの走査線Ｙｊに走査パルスＳＰが印加されて走査線Ｙｊが選択されると、選択ＴＦＴ２１が導通し、データドライバ１３からの画素データ信号パルスＤＰ（データ電圧Ｖｄａｔａ）が選択ＴＦＴ２１を介して駆動ＴＦＴ２２のゲートに供給される。キャパシタ（Ｃｓ）２４の一方の電極には電源電圧Ｖａ（＞０）が供給されているので、キャパシタ２４には電圧Ｖａ−Ｖｄａｔａに対応する電荷が蓄積され、当該電荷に対応する電圧（保持電圧と称する。）が保持される。そして、当該保持電圧によって駆動ＴＦＴ２２の制御電極であるゲートが制御される。より具体的には、駆動ＴＦＴ２２にはゲート・ソース間電圧Ｖｇｓ（＝Ｖｄａｔａ−Ｖａ＜０）に応じたドレイン電流が流れる。従って、画素データ信号（データ電圧Ｖｄａｔａ）に応じて発光素子（ＯＥＬ）２５は駆動され、発光する。
走査パルスＳＰの印加の開始から所定時間（Ｔｄ）経過後に、バイアスラインＷｊへの印加電圧が変化され、ダイオード駆動電圧ＶｗはＶｗ＝Ｖ２になる。当該第２のダイオード駆動電圧Ｖ２は、スイッチングトランジスタ２７がターンオンする電圧が設定される。スイッチングトランジスタ２７のターンオンにより、駆動ＴＦＴ２２のゲート電圧ＶｇはＶｄａｔａからＶ２−Ｖｆに変化する。ここで、Ｖｆはスイッチングトランジスタ２７の順方向の電圧降下である。このとき駆動ＴＦＴ２２のゲート電圧Ｖｇ＝Ｖ２−Ｖｆが駆動ＴＦＴ２２のソース電圧Ｖｓ＝Ｖａを超える（すなわち、Ｖ２−Ｖｆ＞Ｖａ）ように設定することによって、駆動ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ＝（Ｖ２−Ｖｆ）−Ｖａ＞０となり、逆バイアス電圧（Ｖｒ＝（Ｖ２−Ｖｆ）−Ｖａ）を印加することができる。このように、駆動ＴＦＴ２２のゲート電圧Ｖｇが駆動ＴＦＴ２２のソース電圧Ｖｓを超えるようにバイアスライン（すなわち、スイッチングトランジスタ２７の電極Ｅ２）にダイオード駆動電圧Ｖｗを印加することで駆動ＴＦＴ２２を逆バイアスの状態にすることができ、駆動ＴＦＴ２２の閾値電圧（Ｖｔｈ）シフトの低減、ゲートストレスの緩和に有効である。
あるいは、駆動ＴＦＴ２２のゲート電圧Ｖｇ＝Ｖ２−Ｖｆが駆動ＴＦＴ２２のソース電圧Ｖｓ＝Ｖａと同じ（すなわち、Ｖ２−Ｖｆ＝Ｖａ）になるように設定することによって、ゲート・ソース間電圧を０Ｖ（Ｖｒ＝０）とすることができる。このように駆動ＴＦＴ２２のゲート電圧Ｖｇを駆動ＴＦＴ２２のソース電圧Ｖｓと等しくすることによってもＴＦＴの閾値電圧（Ｖｔｈ）シフトを低減することができる。
上記した逆バイアス電圧（Ｖｒ＞０又はＶｒ＝０）の印加期間（Ｔｒ）は、任意に設定することができる。
本実施例においては、走査ラインごとにダイオード駆動電圧Ｖｗを変化させ得るので、走査ラインごとに駆動ＴＦＴ２２に逆バイアス電圧Ｖｒを印加するタイミングを調整することができる。例えば、駆動ＴＦＴ２２に逆バイアス電圧Ｖｒが印加されている期間は発光素子（ＯＥＬ）２５は発光しないので、走査パルスＳＰの印加開始からダイオード駆動電圧Ｖｗ＝Ｖ２の印加までの期間（Ｔｄ）を各走査ラインで同一とすれば、各走査ラインごとの発光期間（Ｔｄ）を同一にすることができる。あるいは、当該期間（Ｔｄ）を走査ラインごとに異なる期間（すなわち、Ｔｄ１，Ｔｄ２，．．．，Ｔｄｎ）とすることによって走査ラインごとの発光期間を異ならせる等により、発光期間の制御を行うことも可能である。
かかる発光期間の制御によって、表示パネル１１全体の輝度調整を行うことが可能である。また、かかる発光期間の制御をサブフィールド期間の設定に用い、階調制御に利用することも可能である。例えば、コントローラ１５は、入力映像信号あるいはユーザの輝度指定信号に基づいて表示パネル１１の輝度に対応する発光期間（Ｔｄ）を定め、逆バイアス電圧Ｖｒの印加タイミングを制御すればよい。または、サブフィールド法による表示制御を行う場合には、所望のサブフィールド期間を定め、階調制御を行うよう制御すればよい。
さらに、当該期間Ｔｄが各フレームにおけるアドレス期間より長い場合（Ｔａｄｒ＜Ｔｄ）を例示（図５）したが、当該期間Ｔｄをアドレス期間よりも短い期間（Ｔａｄｒ＞Ｔｄ、又はＴａｄｒ＝Ｔｄ）に設定することも可能である。さらに、逆バイアス電圧（Ｖｒ＞０）の印加期間（Ｔｒ）も、各走査ラインごとに任意に設定することが可能である。
【実施例２】
【０００７】
図７は本発明によるアクティブマトリクス表示パネルを用いた表示装置１０Ｂを示している。
図７に示すように、本実施例において、全ての画素部ＰＬ１，１〜ＰＬｎ，ｍ）スイッチングトランジスタ２７の電極Ｅ２はバイアスラインＷを介してバイアス印加回路１４に接続されている。すなわち、バイアスラインＷは表示パネル１１の全ての画素部ＰＬ１，１〜ＰＬｎ，ｍのスイッチングトランジスタ２７に共通の接続線として構成されている。表示パネル１１のスイッチングトランジスタ２７は全てバイアス印加回路１４から同一のダイオード駆動電圧（Ｖｗ）が印加されるように接続されている。発光素子の駆動電源１６の出力電圧（電源電圧）はコントローラ１５によって制御される。
図８は、表示パネル１１の各走査線Ｙ１〜Ｙｎに印加される走査パルスＳＰ、電源ラインＺを介して発光素子（ＯＥＬ）２５に供給される電源電圧、バイアスラインＷに印加されるダイオード駆動電圧Ｖｗ、及びゲート電圧Ｖｇを模式的に示すタイミングチャートである。
入力画像信号の各フレームにおいて、第１〜第ｎ走査線（Ｙ１〜Ｙｎ）には走査パルスＳＰが順次印加され、線順次走査が行われる。１フレームの走査について要する期間がアドレス期間（Ｔａｄｒ）である。なお、当該線順次走査に対応して画素ごとの発光輝度を示すデータ信号ＤＰ（電圧Ｖｄａｔａ）がデータ線Ｘ１〜Ｘｍを介して印加され（図示しない）、表示パネル１１の画像表示制御がなされる点は上記した実施例１と同様である。すなわち、当該アドレス期間（Ｔａｄｒ）において各画素にデータが書き込まれることになる（データ書込期間）。
本実施例においては、当該アドレス期間（データ書込期間）において、全ての画素の発光素子２５に供給される電源電圧（Ｖａ）は、発光素子２５が発光しない低電圧（Ｖａ０）に保持されている。これは、後述するように、本実施例においては、全ての画素のスイッチングトランジスタ２７に同時に逆バイアス電圧を印加するため、データ書き込み後に全ての画素の発光素子２５が一斉に発光するように制御するためである。電源電圧（Ｖａ）は、アドレス期間終了後に当該低電圧（Ｖａ０）から発光素子２５を発光させるための高電圧（Ｖａ１）に切り替えられる。かかる電源電圧（Ｖａ）の切替えは、上記したようにコントローラ１５の制御によってなされる。
また、バイアスラインＷには、表示動作時にスイッチングトランジスタ２７に印加されるダイオード駆動電圧Ｖｗ＝Ｖ１（第１のダイオード駆動電圧）が供給されている。当該第１のダイオード駆動電圧は、スイッチングトランジスタ２７がオフ（ＯＦＦ）となる電圧が設定される。より詳細には、当該第１のダイオード駆動電圧Ｖ１は、電源電圧（Ｖａ）が発光素子２５を発光させ得る高電圧（Ｖａ１）に設定され、データ信号電圧（Ｖｄａｔａ）が駆動ＴＦＴ２２のゲートに印加された際に駆動ＴＦＴ２２が発光素子２５を発光させ得る大きさの所定の電圧が設定される。
本実施例においては、第１〜第ｎ走査線（Ｙ１〜Ｙｎ）の走査（アドレス期間：Ｔａｄｒ）が終了してから所定時間（Ｔｄ）経過後にバイアスラインＷへの印加電圧が変化される。すなわち、バイアス印加回路１４からバイアスラインＷを介してスイッチングトランジスタ２７の電極Ｅ２に、第２のダイオード駆動電圧Ｖｗ＝Ｖ２が印加される。つまり、全ての画素部のスイッチングトランジスタ２７に第２のダイオード駆動電圧Ｖ２が同時に印加される。当該第２のダイオード駆動電圧Ｖ２は、スイッチングトランジスタ２７がターンオンする電圧が設定される。スイッチングトランジスタ２７のターンオンにより、駆動ＴＦＴ２２のゲートに接続されている方の電極（Ｅ１）の電圧、すなわち、駆動ＴＦＴ２２のゲート電圧ＶｇはＶｄａｔａからＶ２−Ｖｆとなる。ここで、Ｖｆはスイッチングトランジスタ２７の順方向の電圧降下である。
このとき駆動ＴＦＴ２２のゲート電圧Ｖｇ＝Ｖ２−Ｖｆが駆動ＴＦＴ２２のソース電圧Ｖｓ＝Ｖａを超える（すなわち、Ｖ２−Ｖｆ＞Ｖａ）ように設定することによって、駆動ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ＝（Ｖ２−Ｖｆ）−Ｖａ＞０となり、駆動ＴＦＴ２２に逆バイアス電圧（Ｖｒ＝（Ｖ２−Ｖｆ）−Ｖａ）を印加することができる。このように、駆動ＴＦＴ２２のゲート電圧Ｖｇが駆動ＴＦＴ２２のソース電圧Ｖｓを超えるようにバイアスライン（すなわち、スイッチングトランジスタ２７の電極Ｅ２）にダイオード駆動電圧Ｖｗを印加することで駆動ＴＦＴ２２を逆バイアスの状態にすることができ、駆動ＴＦＴ２２の閾値電圧（Ｖｔｈ）シフトの低減を行うことができる。
あるいは、駆動ＴＦＴ２２のゲート電圧Ｖｇ＝Ｖ２−Ｖｆが駆動ＴＦＴ２２のソース電圧Ｖｓ＝Ｖａと同じ（すなわち、Ｖ２−Ｖｆ＝Ｖａ）になるように設定することによって、ゲート・ソース間電圧を０Ｖ（Ｖｒ＝０）とすることができる。このように駆動ＴＦＴ２２のゲート電圧Ｖｇを駆動ＴＦＴ２２のソース電圧Ｖｓと等しくすることによってもＴＦＴの閾値電圧（Ｖｔｈ）シフトを低減することができる。
本実施例においては、アドレス期間（Ｔａｄｒ）が終了時から当該第２のダイオード駆動電圧Ｖ２の印加によってスイッチングトランジスタ２７がターンオンするまでの所定期間（Ｔｄ）において全ての画素の発光素子２５が発光する。従って、当該所定期間（Ｔｄ）を変化させることによって発光期間の制御を行うことが可能である。かかる発光期間の制御によって、表示パネル１１全体の輝度調整を行うことが可能である。
上記した逆バイアス電圧（Ｖｒ＞０又はＶｒ＝０）が印加されている逆バイアス印加期間（Ｔｒ）は、任意に設定することができるので、当該逆バイアス印加期間（Ｔｒ）を調整することによっても発光期間を制御することができ、表示パネル１１全体の輝度調整を行うことが可能である。
例えば、コントローラ１５は、入力映像信号あるいはユーザの輝度指定信号に基づいて表示パネル１１の輝度に対応する発光期間（Ｔｄ）及び逆バイアス印加期間（Ｔｒ）を定めることによって、ＴＦＴの閾値電圧（Ｖｔｈ）シフトの低減を行うとともに表示装置の画面全体の輝度調整を行うことができる。
【実施例３】
【０００８】
図９は本発明によるアクティブマトリクス表示パネルを用いた表示装置１０Ｃを示している。本実施例は、バイアス印加回路１４及びバイアス印加回路１４に接続された接続線（バイアスライン）Ｗ１〜Ｗｎが設けられていない点において上記した実施例と異なっている。また、選択トランジスタ２１と駆動トランジスタ２２とは互いに逆極性の導電型を有している。本実施例においては、選択トランジスタ２１及びスイッチングトランジスタ２７がＮチャネルＴＦＴ、駆動トランジスタ２２がＰチャネルＴＦＴである場合を例に説明する。なお、トランジスタ２１，２２，２７の導電型はこれらに限定されず適宜選択することができる。
本実施例においては、ダイオード駆動電圧として走査線Ｙｊに印加される走査パルス電圧を利用している。以下においては、説明の簡便さ及び理解の容易さのため、走査線Ｙｊ上のスイッチングトランジスタ２７に印加される走査パルス電圧をダイオード駆動電圧ＶＳｊとして説明する。
図１０は、本実施例の表示パネル１１における列方向に隣接する画素部ＰＬｊ−１，ｉ及びＰＬｊ，ｉの回路構成を模式的に示している。図１０に示すように、本実施例において、ダイオード駆動電圧Ｖｗが印加される方のスイッチングトランジスタ２７の電極（Ｅ２）は、１走査前の走査線に接続されている。より具体的には、第ｊ走査線Ｙｊ上の画素部ＰＬｊ，ｉにおけるスイッチングトランジスタ２７の電極Ｅ２は接続線３２によって、第（ｊ−１）走査線Ｙｊ−１に接続されている（ｊ＝２〜ｎ）。なお、第１行目（ｊ＝１）の画素部ＰＬ１，ｉについては、本実施例においては、スイッチングトランジスタ２７を設けない、または他の走査線に接続しない構成とした場合について説明する。しかしながら、第１行目（ｊ＝１）の画素部ＰＬ１，ｉのスイッチングトランジスタ２７にダイオード駆動電圧を印加する接続線を表示パネル１１に設けるようにしてもよい。この場合、走査ドライバ１２は当該接続線を該第１行目の（最初の）走査線の１走査前の走査線として線順次走査を行うように動作する。あるいは、該第１行目の画素部に設けられたスイッチングトランジスタ２７を最後（第ｎ行目）の走査線に接続するようにしてもよい。その他の回路構成、各要素の接続は上記した実施例と同様である。
図１１は、表示パネル１１の各走査線Ｙｊに印加される走査パルスＳＰ、及び各走査線Ｙｊ（ｊ＝２〜ｎ）に対して供給される１ライン前の走査パルスの印加タイミングを模式的に示すタイミングチャートである。例えば、第２走査線Ｙ２においては１ライン前（第１走査線Ｙ１）の走査パルスが当該走査線上の画素部にダイオード駆動電圧ＶＳ２として印加される。次に第２走査線Ｙ２に対する走査パルスＳＰが印加される。かかる走査及びダイオード駆動電圧の印加が順次行われ、線順次走査がなされる。次のフレームのアドレス期間において、各走査線Ｙｊに１ライン前の走査パルス（すなわち、ダイオード駆動電圧ＶＳ）が印加されるまでの期間（Ｔｄ）に亘り、各走査線Ｙｊ上の発光素子２５はデータ信号に応じた発光駆動がなされる。
次に、各ＰＬｊ，ｉへの走査パルス信号、データ電圧信号、ダイオード駆動電圧ＶＳｊ、駆動ＴＦＴ２２のゲート電圧及びゲート・ソース間電圧について図１２を参照して詳細に説明する。なお、図１２においては、一般的にｊ番目の走査線Ｙｊについて説明する。
画素部ＰＬｊ，ｉの走査線Ｙｊに走査パルスＳＰが印加されて走査線Ｙｊが選択されると、選択ＴＦＴ２１が導通し、データドライバ１３からの画素データ信号パルスＤＰ（データ電圧Ｖｄａｔａ）が選択ＴＦＴ２１を介して駆動ＴＦＴ２２のゲートに供給される。このとき、当該走査線Ｙｊ上のスイッチングトランジスタ２７に印加されているダイオード駆動電圧ＶＳｊはＶＳｊ＝Ｖ１（第１のダイオード駆動電圧）である。当該第１のダイオード駆動電圧は、スイッチングトランジスタ２７がオフ（ＯＦＦ）となる電圧である。
ここで、キャパシタ（Ｃｓ）２４の一方の電極には電源電圧Ｖａ（＞０）が供給されているので、キャパシタ２４には電圧Ｖａ−Ｖｄａｔａに対応する電荷が蓄積され、当該電荷に対応する電圧が保持される（保持電圧と称する。）。そして、当該キャパシタ保持電圧によって駆動ＴＦＴ２２の制御電極であるゲートが制御される。より具体的には、駆動ＴＦＴ２２にはゲート・ソース間電圧Ｖｇｓ（＝Ｖｄａｔａ−Ｖａ＜０）に応じたドレイン電流が流れる。従って、画素データ信号（データ電圧Ｖｄａｔａ）に応じた輝度で発光素子２５は駆動され、発光する。
次のフレーム期間が開始し、走査線Ｙｊに走査パルスＳＰが印加される直前に、当該走査線Ｙｊより１走査前の走査線Ｙｊ−１の走査パルスＳＰが当該走査線Ｙｊ上のスイッチングトランジスタ２７にダイオード駆動パルス（電圧ＶＳｊ）として印加される。すなわち、当該走査線Ｙｊ上のスイッチングトランジスタ２７への印加電圧が変化され、ダイオード駆動電圧ＶＳｊはＶＳｊ＝Ｖ２になる。当該第２のダイオード駆動電圧Ｖ２は、スイッチングトランジスタ２７がターンオンする電圧が設定される。スイッチングトランジスタ２７のターンオンにより、駆動ＴＦＴ２２のゲート電圧ＶｇはＶｄａｔａからＶ２−Ｖｆに変化する。ここで、Ｖｆはスイッチングトランジスタ２７の順方向の電圧降下である。このとき駆動ＴＦＴ２２のゲート電圧Ｖｇ＝Ｖ２−Ｖｆが駆動ＴＦＴ２２のソース電圧Ｖｓ＝Ｖａを超える（すなわち、Ｖ２−Ｖｆ＞Ｖａ）ように設定することによって、駆動ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ＝（Ｖ２−Ｖｆ）−Ｖａ＞０となり、逆バイアス電圧（Ｖｒ＝（Ｖ２−Ｖｆ）−Ｖａ）を印加することができる。また、ダイオード駆動電圧ＶＳｊ＝Ｖ２の印加によって駆動ＴＦＴ２２は逆バイアスとなるので、発光素子２５は消光する。
このように、駆動ＴＦＴ２２のゲート電圧Ｖｇが駆動ＴＦＴ２２のソース電圧Ｖｓを超えるようにバイアスライン（すなわち、スイッチングトランジスタ２７の電極Ｅ２）にダイオード駆動電圧Ｖｗを印加することで駆動ＴＦＴ２２を逆バイアスの状態にすることができ、駆動ＴＦＴ２２の閾値電圧（Ｖｔｈ）シフトの低減を行うことができる。
あるいは、駆動ＴＦＴ２２のゲート電圧Ｖｇ＝Ｖ２−Ｖｆが駆動ＴＦＴ２２のソース電圧Ｖｓ＝Ｖａと同じ（すなわち、Ｖ２−Ｖｆ＝Ｖａ）になるように設定することによって、ゲート・ソース間電圧を０Ｖ（Ｖｒ＝０）とすることができる。このように駆動ＴＦＴ２２のゲート電圧Ｖｇを駆動ＴＦＴ２２のソース電圧Ｖｓと等しくすることによってもＴＦＴの閾値電圧（Ｖｔｈ）シフトを低減することができる。
本実施例においては、走査パルスＳＰ及びデータ電圧が印加されてから、次のフレーム期間において１ライン前の走査線に走査パルスが印加されるまでの所定期間（Ｔｄ）において発光素子２５が発光する。
上記した逆バイアス電圧（Ｖｒ＞０又はＶｒ＝０）の印加期間（Ｔｒ）は、任意に設定することができるので、当該逆バイアス印加期間（Ｔｒ）を調整することによっても輝度調整を行うことが可能である。
例えば、コントローラ１５は、入力映像信号あるいはユーザの輝度指定信号に基づいて表示パネル１１の輝度に対応する発光期間（Ｔｄ）及び逆バイアス印加期間（Ｔｒ）を定めることによって、ＴＦＴの閾値電圧（Ｖｔｈ）シフトの低減を行うとともに表示装置の画面全体の輝度調整を行うことができる。
【図１】
0004435233.tif 000002
【図２】
0004435233.tif 000003
【図３】
0004435233.tif 000004
【図４】
0004435233.tif 000005
【図５】
0004435233.tif 000006
【図６】
0004435233.tif 000007
【図７】
0004435233.tif 000008
【図８】
0004435233.tif 000009
【図９】
0004435233.tif 000010
【図１０】
0004435233.tif 000011
【図１１】
0004435233.tif 000012
【図１２】
0004435233.tif 000013