(57)【特許請求の範囲】
【請求項１】
電源電圧端子（９）と基準電位端子（８）との間に接続されている第１直列回路（１）であって、電流源（２５）と、上記電流源（２５）と上記基準電位端子（８）との間に接続されている第１タップ（３３）と、上記第１タップ（３３）と上記基準電位端子（８）との間にダイオードとして接続されている第１素子（３０）と、上記第１タップ（３３）と上記基準電位端子（８）との間に接続されている第１インピーダンス（２４）とを含んでいる第１直列回路（１）と、
上記電源電圧端子（９）と上記基準電位端子（８）との間に接続されている第２直列回路（２）であって、上記第２直列回路（２）は、上記第１直列回路（１）に流れる第１電流（Ｉ−１）を反映するためにスケーリングによって設計されており、上記第１タップ（３３）に結合された制御端子（４２）を有する第１トランジスタ（４０）の、第１端子（４１）と第２端子（４３）との間の被制御経路と、第２インピーダンス（４４）であって、上記第２インピーダンス（４４）は上記第１トランジスタ（４０）の被制御経路と上記基準電位端子（８）との間に接続されており、上記第２インピーダンス（４４）の第１端子は上記第１トランジスタ（４０）の被制御経路に接続され、上記第２インピーダンス（４４）の第２端子は第２タップ（４９）に接続され、上記第２タップ（４９）は、バイアス電圧（Ｕ−Ｂ）の出力に用いられ、上記第２直列回路（２）に流れる第２電流（Ｉ−２）と、上記第１電流（Ｉ−１）との比が、上記第１インピーダンス（２４）および上記第２インピーダンス（４４）によって調節される、第２インピーダンス（４４）とを含んだ、第２直列回路（２）と、
上記第２タップ（４９）に結合されていることにより動作点が調節される増幅器段（３）と、を含み、
第６抵抗（３４）が、第４トランジスタ（２０）の第１端子（２１）を上記第４トランジスタ（２０）の制御端子（２２）に接続し、第７抵抗（３５）が、上記第４トランジスタ（２０）の制御端子（２２）を、上記第４トランジスタ（２０）の第２端子（２３）に接続し、第４トランジスタ（２０）のコレクタ−エミッタ間電圧は、目的に応じて調節可能な温度係数を有するバイアス電圧（Ｕ−Ｂ）および第２電流（Ｉ−２）を与えることができるように調節されることにより、増幅器段（３）の温度係数が補償され、
ダイオードとして接続されている上記第１素子（３０）は、第４トランジスタ（２０）として構成されている増幅回路。
【請求項２】
上記増幅器段（３）は、ダイオードとして接続されている第２素子（５０）を含んでおり、ダイオードとして接続されている上記第２素子（５０）は、上記第２タップ（４９）と上記基準電位端子（８）との間に接続されている、請求項１に記載の増幅回路。
【請求項３】
上記増幅器段（３）は第２トランジスタ（６０）を含んでおり、上記第２トランジスタ（６０）の第１端子（６１）と第２端子（６３）との間の被制御経路は、上記電源電圧端子（９）と上記基準電位端子（８）との間に接続されており、上記第２トランジスタ（６０）の制御端子（６２）は上記第２タップ（４９）に結合されている、請求項１または２に記載の増幅回路。
【請求項４】
上記増幅器段（３）は整合回路（６６）を含んでおり、上記整合回路（６６）の第１端子（６８）は、上記第２トランジスタ（６０）の上記第１端子（６１）に接続されており、上記整合回路（６６）の第２端子（６９）は、上記電源電圧端子（９）に接続されており、上記整合回路（６６）の第３端子は、増幅された信号（Ｕ−ＯＵＴ）を出力するための、上記増幅器段（３）の出力部（６７）に接続されている、請求項３に記載の増幅回路。
【請求項５】
上記第２トランジスタ（６０）の上記制御端子（６２）は、他の整合回路（６５）を介して、増幅される信号（Ｕ−ＩＮ）を供給するための増幅回路の入力部（６４）に接続されている、請求項３または４に記載の増幅回路。
【請求項６】
第３インピーダンス（４８）が、上記第２トランジスタ（６０）の上記制御端子（６２）と上記第２タップ（４９）とを結合している、請求項３〜５のいずれか１項に記載の増幅回路。
【請求項７】
上記第３インピーダンス（４８）はコイルとして構成されている、請求項６に記載の増幅回路。
【請求項８】
上記第１インピーダンス（２４）は、第１抵抗（３２）として構成されており、上記第２インピーダンス（４４）は、第２抵抗（５１）として構成されている、請求項１〜７のいずれか１項に記載の増幅回路。
【請求項９】
上記第１直列回路（１）は、ダイオードとして接続されている第３素子（３１）を含んでおり、ダイオードとして接続されている上記第３素子（３１）は、ダイオードとして接続されている上記第１素子（３０）と、上記第１インピーダンス（２４）との間に接続されているか、または、上記第１インピーダンス（２４）と、上記基準電位端子（８）との間に接続されている、請求項１〜８のいずれか１項に記載の増幅回路。
【請求項１０】
ダイオードとして接続されている上記第３素子（３１）は、第３トランジスタ（２６）として構成されており、上記第３トランジスタ（２６）の第１端子（２７）と上記第３トランジスタ（２６）の制御端子（２８）とが互いに結合されている、請求項９に記載の増幅回路。
【請求項１１】
ダイオードとして接続されている上記第２素子（５０）は、第５トランジスタ（４５）として構成されており、上記第５トランジスタ（４５）の第１端子（４６）と上記第５トランジスタ（４５）の制御端子（４７）とが互いに連結されている、請求項２に記載の増幅回路。
【請求項１２】
上記増幅器段（３）は、ダイオードとして接続されている第２素子（５０）を含んでおり、ダイオードとして接続されている上記第２素子（５０）は、上記第２タップ（４９）と上記基準電位端子（８）との間に接続されており、
ダイオードとして接続されている上記第２素子（５０）は、第５トランジスタ（４５）として構成されており、上記第５トランジスタ（４５）の第１端子（４６）と上記第５トランジスタ（４５）の制御端子（４７）とが互いに連結されており、
上記第１トランジスタ（４０）と、上記第３トランジスタ（２６）と、上記第４トランジスタ（２０）と、上記第５トランジスタ（４５）との電流電圧比がほぼ同じである、請求項１０に記載の増幅回路。
【請求項１３】
上記増幅器段（３）は、ダイオードとして接続されている第２素子（５０）を含んでおり、ダイオードとして接続されている上記第２素子（５０）は、上記第２タップ（４９）と上記基準電位端子（８）との間に接続されており、
ダイオードとして接続されている上記第２素子（５０）は、第５トランジスタ（４５）として構成されており、上記第５トランジスタ（４５）の第１端子（４６）と上記第５トランジスタ（４５）の制御端子（４７）とが互いに連結されており、
上記第２トランジスタ（６０）と、上記第５トランジスタ（４５）との電流電圧比が、ほぼ同じである、請求項３〜７のいずれか１項に記載の増幅回路。
【請求項１４】
増幅される信号（Ｕ−ＩＮ）の増幅方法であって、
第１インピーダンス（２４）を介して流れる基準電流（Ｉ−１）を生成する工程と、
上記基準電流（Ｉ−１）を、第２インピーダンス（４４）を介して流れる第２電流（Ｉ−２）に反映する工程であって、上記第２電流（Ｉ−２）と上記基準電流（Ｉ−１）との電流比が、上記第１インピーダンス（２４）と上記第２インピーダンス（４４）との比に応じて決まる工程と、
増幅器段（３）にバイアス電圧（Ｕ−Ｂ）を供給するために、上記第２電流（Ｉ−２）から上記バイアス電圧（Ｕ−Ｂ）を生成する工程と、
上記増幅器段（３）の入力部（６４）に、上記増幅される信号（Ｕ−ＩＮ）を入力する工程と、
上記増幅器段（３）によって増幅された信号（Ｕ−ＯＵＴ）を出力する工程と、
を含んでおり、
上記基準電流（Ｉ−１）を上記第２電流（Ｉ−２）に反映する工程は、
上記第１インピーダンス（２４）を含む第１直列回路（１）の第１タップ（３３）に上記基準電流（Ｉ−１）に応じた電圧を与える工程と、
上記第１タップ（３３）に与えられた電圧を、上記第２インピーダンス（４４）を含む第２直列回路（２）において第１トランジスタ（４０）の制御端子（４２）に与えることにより、上記第２直列回路（２）に上記第２電流（Ｉ−２）を流す工程とを含んでおり、
上記第１タップ（３３）に電圧を与える工程は、上記基準電流（Ｉ−１）を上記第１直列回路（１）に入力する工程を含んでおり、上記第１直列回路は、上記第１タップ（３３）と基準電位端子（８）との間に接続されており、第４トランジスタ（２０）の被制御経路と第１インピーダンス（２４）とを含んでおり、
第６抵抗（３４）が、第４トランジスタ（２０）の第１端子（２１）を上記第４トランジスタ（２０）の制御端子（２２）に接続し、第７抵抗（３５）が、上記第４トランジスタ（２０）の制御端子（２２）を、上記第４トランジスタ（２０）の第２端子（２３）に接続し、第４トランジスタ（２０）のコレクタ−エミッタ間電圧は、目的に応じて調節可能な温度係数を有するバイアス電圧（Ｕ−Ｂ）および第２電流（Ｉ−２）を与えることができるように調節されることにより、増幅器段（３）の温度係数が補償される方法。
【請求項１５】
上記バイアス電圧（Ｕ−Ｂ）を生成する工程は、
上記第１トランジスタの被制御経路と、上記第２インピーダンス（４４）と、第５トランジスタ（４５）の被制御経路とを介して、上記第２電流（Ｉ−２）が流れるように、上記第２直列回路（２）の上記第１トランジスタ（４０）を、上記第１タップ（３３）の電圧を用いて制御する工程と、
上記バイアス電圧（Ｕ−Ｂ）を、上記第２インピーダンス（４４）と上記第５トランジスタ（４５）の被制御経路との間に位置する第２タップ（４９）から引き出す工程とを含む、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路、および、増幅される信号の増幅方法に関するものである。
【背景技術】
【０００２】
増幅回路は、例えば移動通信技術および工業エレクトロニクスのような多数のエレクトロニクス分野に用いられている。
【０００３】
通信技術における例えば電力増幅器には、動作点を調節する増幅器段が必要である。この動作点の調節は、通常、カレントミラーを用いて静止電流を増幅器トランジスタに供給することにより、または、バイアス電圧を印加することにより、行われる。
【０００４】
図３Ａは、公知の増幅器段を示している。また、図３Ｂは、バイアス電圧を与えるための公知の回路を示している。
【０００５】
図３Ａは、ｎｐｎバイポーラトランジスタ７を備えた増幅器段を示している。このｎｐｎバイポーラトランジスタ７は、増幅される信号Ｕ−ＩＮを増幅された信号Ｕ−ＯＵＴに変えるものである。該トランジスタ７のバイアス電圧は、電流源４および他のｎｐｎバイポーラトランジスタ５によって与えられる。
【０００６】
図３Ｂは、図３Ａに示した電流源４の実現に用いる、バイアス電圧を与えるための回路を示している。電流源４は、２つのｐｎｐバイポーラトランジスタ１０、１１、および、１つの基準電流源１２として構成されている。それゆえに、電流源４を実現するために、トランジスタ５、７に対して相補的な２つのトランジスタ１０、１１が備えられている。ｐｎｐバイポーラトランジスタの許容損失は、ｎｐｎバイポーラトランジスタのそれと比べて少ない。この特性のゆえに、通常、ｐｎｐバイポーラトランジスタの所要面積はより大きくなる。あるいは、複数のｐｎｐバイポーラトランジスタを並列に接続することにより、所要面積を大きくすることもできる。
【特許文献１】米国特許第６，３１３，７０５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、所要面積の小さな、したがってコスト効率のよい、バイアスを調節できる増幅回路を形成することにある。さらに、本発明の目的は、増幅器の設定を自在に行うことのできる方法を提示することにある。
【課題を解決するための手段】
【０００８】
これらの目的を、請求項１の物、および、請求項１６の方法によって解決する。一形態および洗練された形態については、従属請求項に示す。
【０００９】
本発明の構成に関する目的を、
−電源電圧端子と基準電位端子との間に接続されている、第１直列回路であって、
−電流源と、
−上記の電流源と基準電位端子との間に接続されている第１タップと、
−上記の第１タップと基準電位端子との間に接続されている、ダイオードとして接続された第１素子と第１インピーダンスとを含んだ第１直列回路と、
−電源電圧端子と基準電位端子との間に接続されている、第２直列回路であって、該第２直列回路は、第１直列回路に流れる第１電流を反映するために、スケーリングによって設計されており、
−上記の第１タップに結合された制御端子を有する第１トランジスタの、第１端子と第２端子との間の被制御経路と、
−第２インピーダンスであって、上記の第２インピーダンスは、上記の第１トランジスタの被制御経路と基準電位端子との間に接続されており、第２インピーダンスの第１端子が第１トランジスタの被制御経路に接続され、第２インピーダンスの第２端子が第２タップに接続され、第２タップは、バイアス電圧の出力に用いられ、第２直列回路に流れる第２電流と、第１電流との比が、第１インピーダンスおよび第２インピーダンスによって調節される、第２インピーダンスとを含んだ、第２直列回路と、
−第２タップに結合されていることにより動作点が調節される、増幅器段と、
を備えた増幅回路によって解決する。
【００１０】
この増幅回路は、第１直列回路と、第２直列回路と、増幅器段とを含んでいる。第１直列回路は、電流源を含んでいる。この電流源には、ダイオードとして接続されている第１素子が結合されている。このダイオードとして接続されている第１素子には、第１インピーダンスが結合されている。電流源と、ダイオードとして接続されている第１素子との間には、第１タップが位置している。
【００１１】
第２直列回路は、第１トランジスタの被制御経路を含んでいる。この被制御経路は、第１トランジスタの、第１端子と第２端子との間に位置している。第１トランジスタの制御端子は、第１タップに結合されている。
【００１２】
この第１トランジスタの被制御経路には、第２インピーダンスが直列に接続されている。第２インピーダンスは、一方、第２タップに接続されている。この第２タップは、バイアス電圧を出力するために用いられる。
【００１３】
増幅器段は、増幅器段の動作点を調節するために、第２タップに結合されている。
【００１４】
第１トランジスタの制御端子を第１タップに結合することにより、第１タップと基準電位端子との間の電圧が、第１トランジスタの制御端子と基準電位端子との間の電圧と同じになる。したがって、第１電流（ＯＮ状態において第１直列回路に流れる電流）が、ＯＮ状態において第２直列回路に流れる第２電流に反映される。第１タップと基準電位端子との間の電圧は、第１直列回路において、ダイオードとして接続されている第１素子と、第１インピーダンスとを介して、降下する。この、第１トランジスタの制御端子と基準電位端子との間の電圧降下は、第１トランジスタの制御端子と第２端子との間の電圧降下と、第２インピーダンスを介した電圧降下と、第２タップと基準電位との間の電圧降下とから、構成されている。
【００１５】
この増幅回路の利点は、第１インピーダンスの値と、第２インピーダンスの値とを選択し、電流源によって生成された電流の大きさを選択することによって、第２直列回路に流れる第２電流の大きさを調節することができる点にある。また、他の利点として、第１電流と第２電流との比を、第１インピーダンスおよび第２インピーダンスによって調節することができる点が挙げられる。
【００１６】
一形態では、増幅器段は、ダイオードとして接続されている第２素子を含む。このダイオードとして接続されている第２素子は、第２タップと基準電位端子との間に接続される。第１タップと基準電位端子との間の電圧は、第１ダイオードおよび第１インピーダンスを介して降下するが、これに対して、第１トランジスタの制御端子と基準電位端子との間の電圧は、この制御端子と第２端子との間の第１トランジスタのダイオードと、第２インピーダンスと、ダイオードとして接続されている第２素子とを介して、降下する。ダイオードを介した電圧降下は、温度の影響を受ける。第１直列回路において電圧を降下させるダイオードの数が、第２直列回路における、ダイオードとして接続された第２素子を含む、電圧を降下させるダイオードの数よりも少ないので、バイアス電圧および第２電流は温度の影響を受ける。このことが増幅器段の温度依存性を補償するために用いられることが、有効である。
【００１７】
一形態では、増幅器段は、第２トランジスタを含む。第２トランジスタの第１端子と第２端子との間の被制御経路は、電源電圧端子と基準電位端子との間に接続される。第２トランジスタの制御端子は、第２タップに結合される。
【００１８】
また、一形態では、増幅器段は、整合回路を含む。この整合回路は、第２トランジスタの第１端子を、電源電圧端子と、増幅された信号を出力するための増幅器段の出力部とに結合する。また、一形態では、整合回路は、トランジスタの第２端子を電源電圧端子に接続するためのローパス特性を有する結合部と、第２トランジスタの第２端子と増幅器段の出力部とを接続するためのハイパス特性を有する他の結合部とを有する。
【００１９】
他の形態では、整合回路は、抵抗を備える。この抵抗は、第２トランジスタの第１端子を、電源電圧端子に接続する。一形態では、整合回路は、キャパシタを含む。このキャパシタは、第２トランジスタの第１端子を増幅器段の出力部に結合する。
【００２０】
一形態では、増幅される信号が供給される入力部は、他の整合回路を介して、第２トランジスタの制御端子に接続される。一形態では、他の整合回路は、ハイパス特性を示す。好ましい一形態では、該他の整合回路はキャパシタを備える。
【００２１】
一形態では、増幅器段の出力部には、他の増幅器段の入力部が結合される。ここでは、他の増幅器段の他の整合回路が、配線を介して形成される。なぜなら、増幅器段の出力部の直流電圧を、他の増幅器段の入力部のために、増幅器段の整合回路におけるキャパシタを介して降下するからである。
【００２２】
また、上記技術の複数の増幅器段をつなぎ合わせることができる。好ましい一形態では、３つの増幅器段が並んで接続される。一形態では、他の増幅器段の動作点に整合したバイアス電圧が、他の第１直列回路と他の第２直列回路とによって与えられる。また、一形態では、第１直列回路および第２直列回路を用いて、互いに並んで接続された、少なくとも２つの増幅器段のための動作点の調節が実現される。
【００２３】
他の形態では、少なくとも２つの増幅器段が、入力側と出力側とに並列して接続される。ここで、動作点を調節するために、第１直列回路および第２直列回路が備えられる。あるいは、並列接続された少なくとも２つの増幅器段のそれぞれに対して、第１直列回路および第２直列回路が１つずつ、各動作点を調節するために備えられる。
【００２４】
また、一形態では、差動増幅回路が、第１直列回路と、第２直列回路と、増幅器段とを含む。ここで、増幅器段は、制御可能な第１経路と、制御可能な第２経路とを含んでいる。これらの経路の入力側には、差が増幅される第１信号および第２信号が入力される。また、出力側では、増幅された第１電圧および増幅された第２電圧が出力される。上記の制御可能な第１経路と、制御可能な第２経路とは、互いに結合されている。この結合は、一形態では、抵抗であってもよい。この抵抗は、基準電位端子を、制御可能な第１経路と、制御可能な第２経路とが接続されているノードに接続する。調整のために、ダイオードとして接続されている第２素子と、基準電位端子との間、および、第１直列回路に、他の抵抗が備えられていることが好ましい。このように、第１直列回路と第２直列回路との動作点が、制御可能な２つの経路において、等しく調節されることが、有効である。
【００２５】
一形態では、第１直列回路は、ダイオードとして接続されている第３素子を含む。ダイオードとして接続されている第３素子は、ダイオードとして接続されている第１素子と、第１インピーダンスとの間に接続されるか、または、第１インピーダンスと、基準電位端子との間に接続される。本形態の利点は、第１タップと基準電位端子との間、および、第１トランジスタの制御端子と基準電位端子との間に、それぞれ２つのダイオードおよび１つの抵抗が接続されている点である。該ダイオードは、順方向に駆動されるように、接続される。この構造の利点は、回路に対する温度の影響が低減するということであり、これにより、電圧は、ダイオードを介して、少なくとも部分的に補償された状態になる。したがって、ダイオードとして接続されている第２素子を併せて第１直列回路および第２直列回路を通る電流は、１つの素子（電流源）だけが規定する温度係数を示す。
【００２６】
一形態では、ダイオードとして接続されている第１素子は、第４トランジスタとして構成されている。該第４トランジスタの第１端子と制御端子とは、互いに結合されている。
【００２７】
同様に、他の形態では、ダイオードとして接続されている第２素子は、第５トランジスタとして構成されている。この第５トランジスタでは、第１端子と制御端子とが互いに結合されている。
【００２８】
さらに他の形態では、ダイオードとして接続されている第３素子は、第３トランジスタとして構成されている。本形態では、第３トランジスタの第１端子と第３トランジスタの制御端子とが互いに結合されている。
【００２９】
第１インピーダンスは、第１抵抗として構成されていてもよい。同様に、第２インピーダンスは、第２抵抗として構成されていてもよい。
【００３０】
好ましい一形態では、第１トランジスタと、第３トランジスタと、第４トランジスタと、第５トランジスタとの電流電圧比は、ほぼ同じである。それゆえに、４つのトランジスタの入力特性曲線および出力特性曲線は、ほぼ同じ比を示している。本形態の利点は、４つのトランジスタの入力特性曲線がほぼ同じであることによって、第１直列回路においてダイオードに印加される２つの電圧を、第５トランジスタを含んだ第２直列回路において２つのダイオードに印加される２つの電圧によって、相殺することができる点にある。したがって、第１抵抗と第２抵抗とを介した電圧降下は、同一である。一形態では、第２抵抗の値を、第１抵抗の値よりも大きく選択することにより、第２電流は、第１電流の値よりも小さい値になる。
【００３１】
好ましい一形態では、第２抵抗の値は、第１抵抗の値よりも小さい。それゆえに、第２直列回路において、第１直列回路の電流よりも大きな電流が生成されることが利点となる。したがって、電流源が小さな電流を生成するように設計されていることが、有効である。
【００３２】
第２トランジスタの制御端子を第２タップに結合することにより、第５トランジスタにおける制御端子と第２端子との間の電圧降下は、第２トランジスタにおける制御端子と第２端子との間の電圧降下とほぼ同じになる。
【００３３】
一形態では、第２トランジスタの制御端子と第２端子との間と、第５トランジスタの制御端子と第２端子との間との電流電圧比は、ほぼ同じである。したがって、第２トランジスタの制御端子と第２端子との間のダイオードの入力特性曲線、および、第５トランジスタの制御端子と第２端子との間のダイオードの入力特性曲線は、ほぼ同じ特性を有している。したがって、第２トランジスタの被制御経路を通る直流と、第５トランジスタの被制御経路を通る直流との比が一定であることが利点となる。
【００３４】
一形態では、第２トランジスタと第５トランジスタとの入力特性曲線および出力特性曲線は、ほぼ同じである。したがって、第２トランジスタを通る電流の値が、第２直列回路を通る第２電流の値とほぼ同じ値であるという利点がある。第２直列回路を第１直列回路に結合しているので、第２トランジスタを通る直流と、電流源が出力する第１電流との比は、温度の影響を受けずに、一定である。
【００３５】
一形態では、第４トランジスタの第１端子は、第６抵抗を介して、第４トランジスタの制御端子に接続されている。他の形態では、第４トランジスタの制御端子は、第７抵抗を介して、第４トランジスタの第２端子に接続されている。好ましい一形態では、第４トランジスタの制御端子は、第６抵抗を介して、第４トランジスタの第１端子に接続されており、第７抵抗を介して、第４トランジスタの第２端子に接続されている。それゆえに、第１直列回路の電流電圧比を変えることができる。抵抗のインピーダンス値が受ける温度依存性が、通常、トランジスタの伝達特性が受ける温度依存性よりも低いので、第１直列回路の温度依存状態を、第６抵抗および第７抵抗を用いて様々に調節できることが利点である。したがって、第２電流およびバイアス電圧の温度依存性を目的に応じて調節できることが利点となる。
【００３６】
このようにバイアス電圧の温度依存性を調節することによって、一形態では、第２トランジスタの伝達特性が温度の影響を受ける場合に、この温度による影響を補償することができる。したがって、増幅度に及ぼす温度の影響が非常に少ない、増幅回路が、実現される。
【００３７】
第４トランジスタと同様に、第３トランジスタを、１つまたは２つの抵抗に接続してもよい。
【００３８】
一形態では、トランジスタのうちの少なくとも１つが、電界効果トランジスタとして形成される。また、一形態では、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、および、第５トランジスタが、ｐチャネル型電界効果トランジスタとして形成される。これに代わるものとして、これらのトランジスタが、ｎチャネル型電界効果トランジスタとして形成される形態があり、その利点として、該トランジスタが１つの同じ平面にある場合、それらの電流が大きいことが挙げられる。
【００３９】
あるいは、トランジスタのうちの少なくとも１つが、バイポーラトランジスタとして形成される形態もある。一形態では、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、および、第５トランジスタは、ｐｎｐバイポーラトランジスタとして実現される。さらには、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、および、第５トランジスタが、ｎｐｎバイポーラトランジスタとして実現されることが好ましい。
【００４０】
一形態では、第１トランジスタ、第３トランジスタ、第４トランジスタ、および、第５トランジスタは、ほぼ同じ構成である。
【００４１】
一形態では、増幅器段は、第３インピーダンスを含む。この第３インピーダンスは、第２トランジスタの制御端子を第２タップに結合するために備えられる。第３インピーダンスがローパス特性を有していることが有効である。なぜなら、これにより、増幅される電圧が、ダイオードとして接続されている第２素子または第５トランジスタではなく、第２トランジスタに影響するからである。第３インピーダンスは、コイルとして実現され、これにより、第２トランジスタの直流電圧を第２タップによりよく与えられるという利点が生じる。
【００４２】
一形態では、増幅器段と、第１直列回路と、第２直列回路とは、様々な半導体基板に実現される。したがって、第２トランジスタ（電力トランジスタであってもよい）を実現するための、より大きな電流を流す技術が用いられることが、有効である。
【００４３】
それに代わるものとして、増幅回路を半導体基板に集積してもよい。集積する利点は、配線の長さが短くなり、高周波信号のクロストークが減り、トランジスタの熱同期が改善され、コンタクトの数とそれに伴うコンタクト接続の複雑さとが軽減され、増幅回路の信頼性が上がる点にある。
【００４４】
本発明の方法に関する目的を、
−第１電流を、第１インピーダンスを介して流れる基準電流として生成する工程と、
−上記の基準電流を、第２インピーダンスを介して流れる第２電流に反映する工程であって、第２電流と基準電流との電流比が、第１インピーダンスと第２インピーダンスとの比に応じて決まる工程と、
−増幅器段にバイアス電圧を供給するために、第２電流からバイアス電圧を生成する工程と、
−上記の増幅器段の入力部に、増幅される信号を入力する工程と、
−上記の増幅器段によって増幅された信号を出力する工程と
を含む、増幅される信号の増幅方法によって達成する。
【００４５】
増幅される信号を増幅された信号に増幅するための方法は、以下の工程を含んでいる。
【００４６】
基準電流である第１電流を生成する。基準電流に対するミラー電流である第２電流を生成する。第２電流の値と基準電流の値との比は、調節可能である。
【００４７】
第２電流を用いて、増幅器段に与えるバイアス電圧を生成する。
【００４８】
増幅される信号を、増幅器段の入力部において増幅器段に供給する。この増幅器段によって増幅された信号を、増幅器段の出力部から出力する。
【００４９】
要約すると、提案原理には、以下の利点がある。
−バイアス電圧およびバイアス電流を与えるために、増幅器段のトランジスタと同じ種類のトランジスタを用いることができる。
−ミラー比（つまり、第２直列回路に流れている電流と、第１直列回路に流れている電流との比）を、抵抗比（つまり、第１抵抗と第２抵抗との比）によって調節することができる。
−増幅回路は、目的に応じて温度依存状態が調節されたバイアス電圧を与えることができる。
−増幅回路を、異なるトランジスタ型に実現できる。したがって、ｎｐｎバイポーラトランジスタまたはそれに対して相補的なｐｎｐバイポーラトランジスタが備えられていてもよい。同様に、ｎチャネル型電界効果トランジスタ、さらに、それに対して相補的なｐ型チャネル型電界効果トランジスタを備えた増幅回路を、実現することができる。
【発明の効果】
【００５０】
本発明により、所要面積の小さな、したがってコスト効率のよい、バイアスを調節できる増幅回路を形成することができる。さらに、本発明により、増幅器の設定を自在に行うことのできる方法を提示することができる。
【発明を実施するための最良の形態】
【００５１】
以下では、複数の実施例について図を参照しながら、本発明をより詳しく説明する。機能または作用の同じ素子には同じ参照符号が付されている。素子中の回路部とその機能とが一致する限り、以下の図の各々においてその説明を繰り返さない。
【００５２】
図１Ａ〜図１Ｃは、提案原理に基づく増幅回路の一例を示す図である。
【００５３】
図２は、トランジスタの代わりにダイオードが備えられている、提案原理に基づく増幅回路の一例を示す図である。
【００５４】
図３Ａおよび図３Ｂは、公知の増幅回路とバイアス電圧を与えるための公知の回路とを示す図である。
【００５５】
図１Ａ〜図１Ｃは、提案原理に基づく、第１直列回路１と、第２直列回路２と、増幅器段３とを備えた増幅回路の一例を示す。
【００５６】
図１Ａに、第１直列回路１を示す。この第１直列回路１は、第１抵抗３２を備えている。第１抵抗３２は、一方の端子により、基準電位端子８に接続されており、他方の端子により、第４トランジスタ２０の第２端子２３に接続されている。第４トランジスタ２０の第１端子２１は、第４トランジスタ２０の制御端子２２と、電流源２５の一方の端子とに接続されている。電流源２５は、他方の端子により、電源電圧Ｕ−Ｃを供給するための電源電圧端子９に結合されている。第４トランジスタ２０の第１端子２１と、電流源２５との間に、第１タップ３３が備えられている。
【００５７】
第２直列回路２は、第１トランジスタ４０と、第２抵抗５１とを備えている。第１トランジスタ４０の制御端子４２は、第１タップ３３に結合されている。第１トランジスタ４０の第１端子４１は、電源電圧端子９に接続されている。第１トランジスタ４０の第２端子４３は、第２抵抗５１の一方の端子に結合されている。第２抵抗５１の他方の端子は、第２タップ４９に接続されている。第２タップ４９にバイアス電圧Ｕ−Ｂを出力可能である。
【００５８】
増幅器段３は、第５トランジスタ４５を備えている。第５トランジスタ４５は、第２タップ４９と基準電位端子８との間に接続されている。第５トランジスタ４５の第１端子４６は、第２タップ４９と、第５トランジスタ４５の制御端子４７とに接続されている。第５トランジスタ４５の第２端子４８は、基準電位端子８に接続されている。バイアス電圧Ｕ−Ｂは、第３インピーダンス４８を介して、第２トランジスタ６０の制御入力部６２へ供給される。高周波の結合を除去するために、第３インピーダンス４８を、コイルとして実現することが有効である。
【００５９】
第２トランジスタ６０の第１端子６１は、整合回路６６を介して、電源電圧端子９に結合されている。同じく、トランジスタ６０の第１端子６１は、上記整合回路６６を介して、増幅された電圧Ｕ−ＯＵＴを出力するための増幅構造の出力部６７に接続されている。第２トランジスタ６０の第２端子６３は、基準電位端子８に接続されている。
【００６０】
増幅される信号Ｕ−ＩＮは、入力部６４を介して、増幅回路へ供給される。入力部６４は、他の整合回路６５を介して、第２トランジスタ６０の制御端子６２に結合されている。
【００６１】
電流源２５から供給される基準電流である電流Ｉ−１は、第１直列回路１から第２直列回路２に反映される。第２直列回路２において、電流Ｉ−２が流れる。第１直列回路１における第１タップ３３と基準電位端子８との間の素子、および、第２直列回路２の第１トランジスタ４０の制御端子４２と基準電位端子８との間の素子により、温度特性が決まり、この温度特性に応じて、第２電流Ｉ−２および電圧Ｕ−Ｂが第２タップ４９に与えられる。第１直列回路１を第２直列回路２に結合することにより、第１抵抗３２を介した電圧降下と、第４トランジスタ２０の制御端子２２と第２端子２３との間の電圧降下との和は、第２抵抗５１を介した電圧降下と、第５トランジスタ４５の第１端子４６と第２端子４８との間の被制御経路を介した電圧降下と、第１トランジスタ４０の制御端子４２と第２端子４３との間の電圧降との和に等しくなる。ダイオードの順方向電圧の温度係数は、ダイオードの形態に応じて、例えば−２ｍＶ／Ｋの大きさであってもよい。結合された部分にあるダイオードの数は、第１直列回路１においては１個、または、第５トランジスタ４５を含む第２直列回路２においては２個であるので、バイアス電圧Ｕ−Ｂと、第２電流Ｉ−２とは、温度係数を有している。
【００６２】
上記４つのトランジスタの少なくとも１つは、ｎｐｎバイポーラトランジスタとして実現されており、少なくとも１つの他のトランジスタは、ｐｎｐバイポーラトランジスタとして実現されている。
【００６３】
第１トランジスタ２０、第２トランジスタ４０、第４トランジスタ４５、および、第５トランジスタ６０は、図１Ａに示す増幅回路においてｎｐｎバイポーラトランジスタとして実現されていることが有効である。もしくは、これらの４つのトランジスタは、ｐｎｐバイポーラトランジスタまたは電界効果トランジスタとして製造することができる。
【００６４】
したがって、一種類のトランジスタによって、増幅器段３の動作点を調節できることが有効である。
【００６５】
図１Ｂに、提案してきた原理に基づく増幅回路の一例を示す。この増幅回路は、図１Ａに記載の増幅回路の一形態である。
【００６６】
図１Ｂに示す増幅回路は、図１Ａに示す増幅回路に加えて、第１直列回路１に第３トランジスタ２６を備えている。
【００６７】
第３トランジスタ２６の第１端子２７は、第３トランジスタ２６の制御端子２８に接続されている。第３トランジスタ２６は、第４トランジスタ２０と第１抵抗３２との間に、第１端子２７と第２端子２９との間の被制御経路を有するように、接続されている。他の一形態として、第３トランジスタ２６が、第１抵抗３２と基準電位端子８との間に接続されている構成も可能である。
【００６８】
図１Ｂの実施形態では、第１直列回路１における第１電流Ｉ−１は、２つのダイオードと第１抵抗３２とを介して流れ、第５トランジスタ４５を含む第２直列回路２における第２電流Ｉ−２は、同じく、２つのダイオードと抵抗５１とを介して流れる。これらのダイオード、または、トランジスタにおける制御端子と第１端子との間の経路、および、該制御端子と第２端子との間の経路が、同じ電流電圧比を示している場合は、ダイオードの電圧は同一であり、その結果、第１電流Ｉ−１と第２電流Ｉ−２との比は、温度によって決まる。これらの素子が同じ構造および同じ材料を有しており、好ましくはドーパント特性もほぼ同じであり、それゆえ、ほぼ同じ温度係数を有していることにより、電流電圧比が同じになる。温度係数がほぼ同じであれば、幾何学的寸法もほぼ同じであることが好ましい。上記の素子は１つの半導体基板上に設けられていることが有効なので、動作中はそれらの素子を同じ温度に近似する。
【００６９】
図１Ｂでは、第２電流Ｉ−２とバイアス電圧Ｕ−Ｂとは、第１抵抗３２の大きさに対する第２抵抗５１の大きさの比で決定される。第２抵抗５１が第１抵抗３２よりも小さい場合、電流源２５によって生成される電流Ｉ−１よりも大きな電流Ｉ−２が流れる。
【００７０】
第２トランジスタ６０が、第５トランジスタ４５とほぼ同じ電流電圧比を有している場合は、第２電流Ｉ−２とほぼ同じ大きさの電流が第２トランジスタ６０を介して流れることが好ましい。第２トランジスタ６０を流れる電流の温度係数は、電流源２５から提供される電流の温度係数とほぼ同じである。
【００７１】
図１Ｃに、提案してきた原理に基づく、図１Ａの増幅構造の一形態である増幅構造の一例を示す。
【００７２】
図１Ｃの増幅回路は、図１Ａに示す増幅回路に加えて、第６抵抗３４と、第７抵抗３５とを備えている。第６抵抗３４は、第４トランジスタ２０の第１端子２１を、第４トランジスタ２０の制御端子２２に結合している。制御端子２２は、第７抵抗３５を介して、第４トランジスタ２０の第２端子２３に接続されている。第１タップ３３は、第４トランジスタ２０の第１端子２２と、電流源２５との間に設けられている。
【００７３】
第４トランジスタ２０をｎｐｎバイポーラトランジスタとして実現する場合は、第１端子２１がコレクタで形成され、第２端子２３がエミッタで形成され、制御端子２２がベースで形成される。第４トランジスタ２０と、第６抵抗３４と、第７抵抗３５とは、ベース−エミッタ間電圧の倍率器を形成する。
【００７４】
第６抵抗３４と第７抵抗３５との抵抗の比を用いて、第１直列回路１において、スケーリング可能なダイオード電圧を調節することができる。したがって、一形態において、第１トランジスタ４０と第５トランジスタ４５とのダイオード電圧は補償される。
【００７５】
他の形態として、過補償が行われる構成も可能である。過補償では、第４トランジスタ２０のコレクタ−エミッタ間電圧は、２つのダイオード電圧よりも大きい。したがって、第２電流Ｉ−２の温度係数は、過補償されない形態とは逆の符号を有することとなる。
【００７６】
したがって、第６抵抗３４および第７抵抗３５を選択することにより、第１直列回路１および第２直列回路２の電流および電圧を変更し、目的に応じて調節可能な温度係数を有するバイアス電圧Ｕ−Ｂおよび第２電流Ｉ−２を与えることができる。
【００７７】
バイアス電圧Ｕ−Ｂの温度係数により、第２トランジスタ６０の増幅率の温度係数を増幅器段３において補償することが有効である。その結果、増幅される信号Ｕ−ＩＮの増幅された信号Ｕ−ＯＵＴへの変化は、実質的に温度の影響を受けない。
【００７８】
図２は、提示してきた原理にしたがった、第１直列回路１と、第２直列回路２と、増幅器段３とを含んだ典型的な増幅回路を示している。
【００７９】
第１直列回路１は、第１インピーダンス２４を含んでいる。この第１インピーダンス２４の一方の端子は、基準電位端子８に結合されており、他方の端子は、ダイオードとして接続されている素子３０に結合されている。ダイオードとして接続されている素子３０のもう一方の端子は、電流源２５の一方の端子に接続されている。電流源２５の他方の端子は、電源電圧端子９に接続されている。この電源電圧端子９は、電源電圧Ｕ−Ｃを供給するためのものである。ダイオードとして接続されている第１素子３０と、電流源２５との間には、第１タップ３３が位置している。
【００８０】
第２直列回路２は、第１トランジスタ４０と第２インピーダンス４４とを含んでいる。第１トランジスタ４０の制御端子４２は、第１タップ３３に結合されている。第１トランジスタ４０の第１端子４１は、電源電圧端子９に接続されている。第１トランジスタ４０の第２端子４３は、第２インピーダンス４４の一方の端子に結合されている。第２インピーダンス４４の他方の端子は、第２タップ４９に結合されている。第２タップ４９から、バイアス電圧Ｕ−Ｂが出力される。
【００８１】
増幅器段３は、ダイオードとして接続されている第２素子５０を含んでいる。この第２素子５０は、第２タップ４９と基準電位端子８との間に接続されている。バイアス電圧Ｕ−Ｂは、第３インピーダンス４８を介して、第２トランジスタ６０の制御入力部６２に供給される。高周波の結合を除去するために、第３インピーダンス４８が、コイルとして実現されていることが有効である。
【００８２】
増幅器段３の他の構成は、図１Ａの増幅器段の構成と同じである。
【００８３】
電流源２５から供給される電流Ｉ−１は、第１直列回路１から、第２電流Ｉ−２が流れている第２直列回路２に反映される。第１直列回路１における第１タップ３３と基準電位端子８との間の素子、および、第２直列回路２の第１トランジスタ４０の制御端子４２と基準電位端子８との間の素子によって、温度特性が決まり、この温度特性に応じて、第２電流Ｉ−２および電圧Ｕ−Ｂが第２タップ４９に与えられる。初めに述べた経路に１つのダイオードと１つのインピーダンスとがあり、２つ目に述べた経路に２つのダイオードと１つのインピーダンスとがある場合、バイアス電圧Ｕ−Ｂと第２電流Ｉ−２とは温度の影響を受ける。
【００８４】
他の形態において、ダイオードとして接続されている第３素子３１が、第１タップ３３と基準電位端子８との間の第１直列回路１に備えられている場合、上記した２つの経路にはそれぞれ２つのダイオードが位置している。全部で４つのこれらのダイオードの電流電圧比がほぼ同じである場合、ダイオードの温度の影響は補償される。第２直列回路２の第２電流Ｉ−２と第１直列回路１の第１電流Ｉ−１との比は、特に、第２インピーダンス４４と第１インピーダンス２４との比によって決まる。第１インピーダンス２４と第２インピーダンス４４とが同一である場合、第２電流Ｉ−２は、第１電流Ｉ−１とほぼ同じであり、電流源２５が出力する第１電流Ｉ−１についての温度係数を示すのみである。
【００８５】
第２インピーダンス４４が第１インピーダンス２４よりも小さい場合、第２電流Ｉ−２は、第１電流Ｉ−１よりも大きな値を有する。このように、電流源２５によって生成される少ない電流が多い電流に反映されることが、利点である。この多い電流は、ダイオードとして接続されている第２素子５０に電圧Ｕ−Ｂを与える。この電圧Ｕ−Ｂは、第２トランジスタ６０の動作点を調節するために用いられる。
【００８６】
以上のように、一種類のトランジスタと、ダイオードとを用いて、増幅器段３の動作点の調節を実現できることが、利点である。
【００８７】
図３Ａは、公知の増幅回路を示しており、図３Ｂは、バイアス電圧を与えるための公知の回路を示している。これらの図については明細書の冒頭部に記載しているので、ここでは説明を省略する。
【図面の簡単な説明】
【００８８】
【図１Ａ】提案原理に基づく増幅回路の一例を示す図である。
【図１Ｂ】提案原理に基づく増幅回路の一例を示す図である。
【図１Ｃ】提案原理に基づく増幅回路の一例を示す図である。
【図２】トランジスタの代わりにダイオードが備えられている、提案原理に基づく増幅回路の一例を示す図である。
【図３Ａ】公知の増幅回路とバイアス電圧を与えるための公知の回路とを示す図である。
【図３Ｂ】公知の増幅回路とバイアス電圧を与えるための公知の回路とを示す図である。
【符号の説明】
【００８９】
１        第１直列回路
２        第２直列回路
３        増幅器段
４        電流源
５        トランジスタ
６        抵抗
７        トランジスタ
８        基準電位端子
９        電源電圧端子
１０      トランジスタ
１１      トランジスタ
１２      電流源
２０      第４トランジスタ
２１      第１端子
２２      制御端子
２３      第２端子
２４      第１インピーダンス
２５      電流源
２６      第３トランジスタ
２７      第１端子
２８      制御端子
２９      第２端子
３０      ダイオードとして接続されている第１素子
３１      ダイオードとして接続されている第３素子
３２      抵抗
３３      第１タップ
３４      第６抵抗
３５      第７抵抗
４０      第１トランジスタ
４１      第１端子
４２      制御端子
４３      第２端子
４４      第２インピーダンス
４５      第５トランジスタ
４６      第１端子
４７      制御端子
４８      第２端子
４８      第３インピーダンス
４９      第２タップ
５０      ダイオードとして接続されている第２素子
６０      第２トランジスタ
６１      第１端子
６２      制御端子
６３      第３端子
６４      入力部
６５      整合回路
６６      整合回路
６７      出力部
６８      第１端子
６９      第２端子
７０      第３端子
Ｉ−１    第１電流
Ｉ−２    第２電流
Ｉ−３    第３電流
Ｕ−Ｃ    電源電圧
Ｕ−ＩＮ  増幅される電流
Ｕ−ＯＵＴ    増幅された電流
【図１Ａ】
0004598729.tif 000002
【図１Ｂ】
0004598729.tif 000003
【図１Ｃ】
0004598729.tif 000004
【図２】
0004598729.tif 000005
【図３Ａ】
0004598729.tif 000006
【図３Ｂ】
0004598729.tif 000007