(57)【特許請求の範囲】
【請求項１】
基板と、
基板上に配置され、複数の画素領域を規定する複数のデータ線および走査線と、
画素領域に配置され、データ線および走査線に電気的に接続し、データ線および走査線で駆動する複数の画素構造を有する薄膜トランジスタアレイであって、前記画素構造が各々、
データ線および走査線に電気的に接続した薄膜トランジスタと、
薄膜トランジスタ上に配置されるとともに薄膜トランジスタに電気的に接続され、複数の主スリットを備えた画素電極と、
基板上で、画素電極の一部と基板の間に配置された誘電体裏地層を有し、
各主スリットにおいて、主スリットの一方の側に位置する画素電極の部位が誘電体裏地層上に直接形成されており、主スリットの他方の側に位置する画素電極の部位が基板上に直接形成されている薄膜トランジスタアレイ。
【請求項２】
主スリットが、誘電体裏地層の縁に対応する請求項１記載の薄膜トランジスタアレイ。
【請求項３】
各誘電体裏地層が第一裏地サブレイヤと第二裏地サブレイヤを有し、第一裏地サブレイヤの高さが第二裏地サブレイヤの高さと異なっている請求項１記載の薄膜トランジスタアレイ。
【請求項４】
各画素電極がさらに複数の微細スリットを備え、主スリットの両側に前記微細スリットを配置した請求項１記載の薄膜トランジスタアレイ。
【請求項５】
各薄膜トランジスタが、
基板上に配置されたゲートと、
基板上に配置され、ゲートを被覆するゲート絶縁層と、
ゲート絶縁層上に配置され、ゲートに対応するチャネルと、
チャネル上に配置され、対応する画素電極に電気的に接続したソース／ドレインと、
基板上に配置され、チャネルおよびソース／ドレインを被覆する保護層を有する請求項１記載の薄膜トランジスタアレイ。
【請求項６】
ゲート絶縁層と保護層がさらに、薄膜トランジスタから外側に延び、誘電体裏地層を構成する請求項５記載の薄膜トランジスタアレイ。
【請求項７】
薄膜トランジスタアレイと、
薄膜トランジスタアレイに対応するように配置された対向基板と、
薄膜トランジスタアレイと対向基板の間に配置された液晶層を有するマルチドメイン垂直配向液晶表示パネルであって、
前記薄膜トランジスタアレイが、
基板と、
基板上に配置され、複数の画素領域を規定する複数のデータ線および走査線と、
画素領域に配置され、データ線および走査線に電気的に接続し、データ線および走査線で駆動する複数の画素構造を有し、前記画素構造が各々、
データ線および走査線に電気的に接続した薄膜トランジスタと、
薄膜トランジスタ上に配置され、それに電気的に接続し、複数の主スリットを備えた画素電極と、
基板上で、画素電極の一部と基板との間に配置された誘電体裏地層とを有し、
各主スリットにおいて、主スリットの一方の側に位置する画素電極の部位が誘電体裏地層上に直接形成されており、主スリットの他方の側に位置する画素電極の部位が基板上に直接形成されているマルチドメイン垂直配向液晶表示パネル。
【請求項８】
主スリットが、誘電体裏地層の縁に対応する請求項７記載のマルチドメイン垂直配向液晶表示パネル。
【請求項９】
各誘電体裏地層が第一裏地サブレイヤと第二裏地サブレイヤを有し、第一裏地サブレイヤの高さが第二裏地サブレイヤの高さと異なっている請求項７記載のマルチドメイン垂直配向液晶表示パネル。
【請求項１０】
各画素電極がさらに複数の微細スリットを備え、主スリットの両側に前記微細スリットを配置した請求項７記載のマルチドメイン垂直配向液晶表示パネル。
【請求項１１】
各薄膜トランジスタが、
基板上に配置されたゲートと、
基板上に配置され、ゲートを被覆するゲート絶縁層と、
ゲート絶縁層上に配置され、ゲートに対応するチャネルと、
チャネル上に配置され、対応する画素電極に電気的に接続したソース／ドレインと、
基板上に配置され、チャネルおよびソース／ドレインを被覆する保護層を有する請求項７記載のマルチドメイン垂直配向液晶表示パネル。
【請求項１２】
ゲート絶縁層と保護層がさらに、薄膜トランジスタから外側に延び、誘電体裏地層を構成する請求項１１記載のマルチドメイン垂直配向液晶表示パネル。
【請求項１３】
対向基板が、カラーフィルタである請求項７記載のマルチドメイン垂直配向液晶表示パネル。
【請求項１４】
対向基板が、複数の配向突出部を有する請求項７記載のマルチドメイン垂直配向液晶表示パネル。
【請求項１５】
配向突出部が帯状で、主スリットに対して平行である請求項１４記載のマルチドメイン垂直配向液晶表示パネル。
【請求項１６】
その上に複数の画素領域を規定する基板を提供し、
ゲート金属層を形成し、ゲート金属層をパターンニングして、各画素領域にゲートを形成し、
ゲートを被覆するゲート絶縁層を形成し、
ゲート絶縁層上に複数のチャネルを形成し、前記チャネルがゲートに対応し、
ソース／ドレイン金属層を形成し、ソース／ドレイン金属層をパターンニングして、各チャネル上にソース／ドレインを形成し、
基板上に保護層を形成し、ソース／ドレインおよびチャネルを被覆し、
保護層とゲート絶縁層をパターンニングして、基板上の各画素領域内に誘電体裏地層を形成し、
基板上に電極層を形成、電極層をパターンニングして、各画素領域内に複数の主スリットを備えた画素電極を形成し、前記保護層を介して、対応するソース／ドレインに画素電極を電気的に接続し、画素電極の一部が対応する誘電体裏地層を被覆し、
各主スリットにおいて、主スリットの一方の側に位置する画素電極の部位が誘電体裏地層上に直接形成されており、主スリットの他方の側に位置する画素電極の部位が基板上に直接形成されている薄膜トランジスタアレイの製造方法。
【請求項１７】
保護層とゲート絶縁層をパターンニングするステップで、マスク工程を行い、保護層内にコンタクト孔を規定し、同時に各画素領域内に誘電体裏地層を形成し、前記コンタクト孔が対応するように、各ソース／ドレインの一部を露出させる請求項１６記載の方法。
【請求項１８】
保護層とゲート絶縁層をパターンニングするステップでさらに、別のマスク工程を行い、誘電体裏地層の一部を取り除き、複数の第一裏地サブレイヤと第二裏地サブレイヤを形成し、第一裏地サブレイヤの高さが、第二裏地サブレイヤの高さと異なる請求項１６記載の方法。
【請求項１９】
その上に複数の画素領域を規定する基板を提供し、
ゲート金属層を形成し、ゲート金属層をパターンニングして、各画素領域内にゲートを形成し、
ゲートを被覆するゲート絶縁層を形成し、
ゲート絶縁層上に複数のチャネルを形成し、前記チャネルがゲートに対応し、
ソース／ドレイン金属層を形成し、ソース／ドレイン金属層をパターンニングして、各チャネル上にソース／ドレインを形成し、
基板上に保護層を形成して、ソース／ドレインおよびチャネルを被覆し、
保護層とゲート絶縁層をパターンニングして、基板上に各画素領域内に誘電体裏地層を形成し、
基板上に電極層を形成し、電極層をパターンニングして、各画素領域内に複数の主スリットを備えた画素電極を形成し、前記保護層を介して、対応するソース／ドレインに画素電極を電気的に接続し、画素電極の一部が対応する誘電体裏地層を被覆し、
各主スリットにおいて、主スリットの一方の側に位置する画素電極の部位が誘電体裏地層上に直接形成されており、主スリットの他方の側に位置する画素電極の部位が基板上に直接形成されており、
対向基板を提供し、
基板と対向基板の間に液晶層を形成するマルチドメイン垂直配向液晶表示パネルの製造方法。
【請求項２０】
保護層とゲート絶縁層をパターンニングするステップで、マスク工程を行い、保護層内にコンタクト孔を規定し、同時に各画素領域内に誘電体裏地層を形成し、前記コンタクト孔が対応するように、各ソース／ドレインの一部を露出させる請求項１９記載の方法。
【請求項２１】
保護層とゲート絶縁層をパターンニングするステップで、別のマスク工程を行って、誘電体裏地層の一部を取り除き、複数の第一裏地サブレイヤと第二裏地サブレイヤを形成し、第一裏地サブレイヤの高さが第二裏地サブレイヤの高さと異なっている請求項２０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は一般に、表示パネル、能動素子アレイ、およびその製造方法に関する。より詳細には、この発明はマルチドメイン垂直配向液晶表示（ＬＣＤ）パネル、薄膜トランジスタ（ＴＦＴ）アレイ、およびその製造方法に関する。
【背景技術】
【０００２】
ＬＣＤパネルは、高輝度、高コントラスト、大画面表示、および広視野角を備えるようになっている。ＬＣＤパネルの視野角を改善するために、いくつかの広視野角技術が提案されている。広視野角を備えた一般的なＬＣＤには、例えばマルチドメイン垂直配向（ＭＶＡ）ＬＣＤ、面内切り替え（ＩＰＳ）ＬＣＤ、および周辺電界切り替え（ＦＦＳ）ＬＣＤがある。ＭＶＡ−ＬＣＤの場合、例えば画素電極上に複数のスリットを形成する。それに対応するカラーフィルタアレイ基板上には、複数の突出部を配置する。スリットと突出部を適合させることで、液晶層の液晶分子は様々な方向に分割し、広視野角性能を実現できる。
【０００３】
図１は、既存のＭＶＡ−ＬＣＤの一画素を概略的に示す平面図である。図１を参照すると、基板（図示せず）上には、走査線１０２、データ線１０４、薄膜トランジスタ（ＴＦＴ）１２０および画素電極１１２が配置されている。薄膜トランジスタ（ＴＦＴ）１２０は、ゲート１０６、チャネル１０８およびソース１１０ａ／ドレイン１１０ｂを有し、ゲート１０６は走査線１０２と電気的に接続し、ソース１１０ａはデータ線１０４と電気的に接続し、ドレイン１１０ｂはコンタクト孔１１６を介して、画素電極１１２と電気的に接続する。
【０００４】
一般に、ＬＣＤの視野角を改善するために、画素電極１１２内に複数の帯状スリット１１４を形成し、カラーフィルタ層を備えた対向基板（図示せず）上に複数の帯状突出部１１８を形成する。その結果、二つの基板間に配置された液晶分子は、スリット１１４と突出部１１８によって、様々なチルト方向を有することができる。従って、ＬＣＤの視野角の範囲を拡大できる。
【０００５】
突出部１１８とスリット１１４によって、上記のＭＶＡ−ＬＣＤの水平および垂直方向で視野角の範囲を拡大できるが、正面から見た場合と斜め方向から見た場合では、中間階調レベルの画像に色シフトが発生し、画質が低下する。図２は、既存のＭＶＡ−ＬＣＤの印加電圧と透過率の関係を示す図であり、Ｒ−線は正面から見た場合のＶ−Ｔ曲線を指し、Ｑ−線は斜め方向から見た場合のＶ−Ｔ曲線を指している。図２を参照すると、低駆動電圧では、斜め方向から見た透過率は正面から見たものより大きい。その結果、斜め方向ではＭＶＡ−ＬＣＤの光漏れおよび色シフトが発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、この発明はＴＦＴアレイを対象とし、その液晶分子のチルト方向を改善し、色シフトまたは光漏れを解決するために層の厚さを変化させ、異なる高さを備えた構造を形成する。
【０００７】
この発明はさらにＭＶＡ−ＬＣＤパネルを対象とし、より異なるセルギャップを提供するために、上記のＴＦＴアレイを用いて、液晶分子のチルト方向を改善し、色シフトまたは光漏れを解決する。
【０００８】
さらに、この発明は上記のＴＦＴアレイを製造する方法を対象とし、そのＭＶＡ−ＬＣＤパネル内の液晶分子のチルト方向を改善し、色シフトまたは光漏れの問題を解決できる。
【０００９】
その上、この発明は上記のＭＶＡ−ＬＣＤパネルを製造する方法を対象とし、その液晶分子のチルト方向を改善し、色シフトまたは光漏れの問題を解決できる。
【課題を解決するための手段】
【００１０】
この発明は、基板、基板上に配置されて複数の画素領域を規定する複数のデータ線および走査線、画素領域に配置されてデータ線と走査線に電気的に接続し、データ線と走査線で駆動する複数の画素構造を有する。各画素構造は、データ線と走査線に電気的に接続した薄膜トランジスタ、薄膜トランジスタ上に配置されてそれに電気的に接続し、複数の主スリットを備えた画素電極、基板上で画素電極の一部と基板の間に配置された誘電体裏地層を有する。各主スリットにおいて、主スリットの一方の側に位置する画素電極の部位が誘電体裏地層上に直接形成されており、主スリットの他方の側に位置する画素電極の部位が基板上に直接形成されている。
【００１１】
この発明の一実施例によると、主スリットは誘電体裏地層の縁に対応する。
【００１２】
この発明の一実施例によると、各誘電体裏地層は第一裏地サブレイヤと第二裏地サブレイヤを有し、第一裏地サブレイヤの高さは第二裏地サブレイヤの高さと異なっている。
【００１３】
この発明の一実施例によると、各画素電極はさらに複数の微細スリットを有し、前記微細スリットは主スリットの両側に配置する。
【００１４】
この発明の一実施例によると、各薄膜トランジスタは基板上に配置されたゲート、基板上およびゲート上に配置されたゲート絶縁層、ゲート絶縁層上に配置され、ゲートに対応するチャネル、チャネル上に配置され、対応する画素電極に電気的に接続したソース／ドレイン、および基板上に配置され、チャネルとソース／ドレインを被覆する保護層を有する。
【００１５】
この発明の一実施例によると、ゲート絶縁層と保護層はさらに薄膜トランジスタから外に広がり、誘電体裏地層を構成できる。
【００１６】
この発明は、上記のＴＦＴアレイ、薄膜トランジスタアレイに対応して配置された対向基板、および薄膜トランジスタアレイと対向基板の間に配置された液晶層を有するＭＶＡ−ＬＣＤパネルを提供する。
【００１７】
この発明の一実施例によると、対向基板はカラーフィルタであってもよい。
【００１８】
この発明の一実施例によると、対向基板は複数の配向突出部を有する。さらに、配向突出部は帯状で主スリットと平行になっている。
【００１９】
この発明は、ＴＦＴアレイの製造方法を提供する。まず、基板を提供し、前記基板上に複数の画素領域を規定する。次に、ゲート金属層を形成し、パターンニングして、各画素領域にゲートを形成する。それから、ゲート絶縁層を形成し、前記ゲート絶縁層でゲートを被覆する。その後、ゲート絶縁層上に複数のチャネルを形成し、前記チャネルはゲートに対応する。次に、ソース／ドレイン金属層を形成し、パターンニングして、各チャネル上にソース／ドレインを形成する。それから、ソース／ドレインとチャネルを被覆するために、基板上に保護層を形成する。その後、保護層とゲート絶縁層をパターンニングして、基板上に各画素領域に誘電体裏地層を形成する。次に、基板上に電極層を形成し、パターンニングして、各画素領域に複数の主スリットを備えた画素電極を形成し、前記画素電極は保護層を介して対応するソース／ドレインと電気的に接続し、画素電極の一部は対応する誘電体裏地層を被覆する。各主スリットにおいて、主スリットの一方の側に位置する画素電極の部位が誘電体裏地層上に直接形成されており、主スリットの他方の側に位置する画素電極の部位が基板上に直接形成されている。
【００２０】
この発明は、ＭＶＡ−ＬＣＤパネルの製造方法も提供する。上記のＴＦＴアレイを形成するステップの他に、この製造方法はさらに対向基板を提供し、基板と対向基板の間に液晶層を形成するステップを有する。
【００２１】
ＴＦＴアレイとＭＶＡ−ＬＣＤパネルの製造方法によると、保護層とゲート絶縁層をパターンニングするステップで、保護層にコンタクト孔を規定し、同時に各画素領域に誘電体裏地層を形成するマスク工程を行い、前記コンタクト孔は対応するように各ソース／ドレインの一部を露出させる。その上、保護層とゲート絶縁層をパターンニングするステップではさらに、誘電体裏地層の一部を取り除き、複数の第一裏地サブレイヤと第二裏地サブレイヤを形成する別のマスク工程を行い、前記第一裏地サブレイヤの高さは第二裏地サブレイヤの高さとは異なっている。
【発明の効果】
【００２２】
この発明では、誘電体裏地層はＴＦＴアレイ上のゲート絶縁層と保護層と共に形成し、追加のマスクなしで誘電体裏地層の厚さを変更でき、より異なるセルギャップがＬＣＤパネル内に提供される。従って、液晶分子のチルト方向が改善され、色シフトまたは光漏れを取り除くことができる。
【発明を実施するための最良の形態】
【００２３】
ここで、この発明の好ましい実施例について詳しく説明するが、その例は添付の図面に示されている。可能な限り、同一または同様の部品を指示するために、図面および説明では同じ参照番号を用いる。
【００２４】
図３は、この発明によるＭＶＡ−ＬＣＤの印加電圧と透過率の関係を示す図である。図３を参照すると、曲線Ａと曲線Ｂは異なるセルギャップに対応するＶ−Ｔ曲線を表しており、曲線Ｃは曲線Ａと曲線Ｂから導いた混合Ｖ−Ｔ曲線を表している。この発明は一パネル内に異なるセルギャップを形成し、異なるセルギャップによる補償を実現する。従って、斜め方向と正面方向から見たＶ−Ｔ曲線の違いを低減し、光漏れまたは色シフトを取り除くことができる。
【００２５】
図４Ａは、この発明の第一実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。図４Ｂは、ラインＡ−Ａ’およびラインＢ−Ｂ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。
【００２６】
図４Ａを参照すると、ＭＶＡ−ＬＣＤパネル２００は、ＴＦＴアレイ２１０、カラーフィルタ２２０、および液晶層２３０を有する。ＴＦＴアレイ２１０とカラーフィルタ２２０は実質的に平行である。さらに、液晶層２３０は複数の液晶分子２３２を有し、ＴＦＴアレイ２１０とカラーフィルタ２２０の間に配置する。
【００２７】
ＴＦＴアレイ２１０は、基板２１１、複数の走査線２１２、複数のデータ線２１３、および複数の画素構造を有する。走査線２１２とデータ線２１３は基板２１１上に配置され、複数の画素領域２１６を規定する。画素構造は画素領域２１６内に各々配置され、走査線２１２とデータ線２１３に電気的に接続する。
【００２８】
各画素構造は、ＴＦＴ２１４、画素電極２１５、および誘電体裏地層２１７を有する。ここで、ＴＦＴ２１４は対応する画素領域２１６内に配置され、対応する走査線２１２とデータ線２１３に電気的に接続し、それらで駆動する。各ＴＦＴ２１４は、ゲート２１４１、ゲート絶縁層２１４２、チャネル２１４３、ソース２１４４、ドレイン２１４５、および保護層２１４６を有する。ゲート２１４１は、基板２１１上に配置する。ゲート絶縁層２１４２は基板２１１上に配置され、ゲート２１４１を被覆する。さらに、チャネル２１４３はゲート絶縁層２１４２上に配置され、ゲート２１４１に対応させる。ソース２１４４／ドレイン２１４５はチャネル２１４３上に配置され、ソース２１４４は対応するデータ線２１３に電気的に接続する。保護層２１４６はソース２１４４／ドレイン２１４５上に配置され、ゲート２１４１、ゲート絶縁層２１４２、チャネル２１４３、およびソース２１４４／ドレイン２１４５を湿気や損傷から保護する。さらに、保護層２１４６はコンタクト孔２１４６ａを有し、画素電極２１５はコンタクト孔２１４６ａを介して、画素領域２１６内の対応するＴＦＴ２１４のドレイン２１４５に電気的に接続する。
【００２９】
この発明では、誘電体裏地層２１７はゲート絶縁層２１４２と保護層から構成でき、ＴＦＴ２１４から延びている。誘電体裏地層２１７の製造方法では、例えば保護層２１４６内のコンタクト孔２１４６ａを形成する際に、ＴＦＴ２１４から延びるゲート絶縁層２１４２と保護層を取り除く。さらに、画素電極２１５は複数の主スリット２１５１を有することができ、これらは平行で誘電体裏地層２１７の縁に対応する。
【００３０】
カラーフィルタ２２０は、ＴＦＴアレイ２１０と平行である。液晶層２３０は複数の液晶分子２３２からなり、ＴＦＴアレイ２１０とカラーフィルタ２２０の間に配置する。ここで、カラーフィルタ２２０の表面上に複数の配向突出部２２２を形成し、画素電極２１５の主スリット２１５１と連携して、液晶分子を異なる方向にチルトさせる。実施例では、配向突出部２２２は帯状で、主スリット２１５１と平行である。
【００３１】
図４Ａと４Ｂを参照すると、画素電極２１５の一部は基板２１１上に形成し、画素電極２１５の他の部分は誘電体裏地層２１７上に形成し、ここでＴＦＴアレイ２１０上の領域Ｉと領域ＩＩの間で、異なる高さを形成する。この発明では、高さが異なる二つの領域によって、より異なるドメインが提供され、正面からと斜め方向から見たＶ−Ｔ曲線の違いを低減できる。特に、領域Ｉと領域ＩＩは異なるセルギャップを有し、異なる電界を形成して液晶分子を異なる方向にチルトさせる。従って、自己補償が実現され、色シフトまたは光漏れを取り除くことができる。
【００３２】
図５を参照すると、別の種類のＴＦＴアレイ２１０が概略的に示されており、ここでは画素電極２１５上の各主スリット２１５１の両側に複数の微細スリット２１５１ａを形成する。微細スリット２１５１ａは、ＭＶＡ−ＬＣＤパネル２００の応答速度を改善できる。
【００３３】
図６Ａは、この発明の第二実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。図６Ｂは、ラインＣ−Ｃ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。
【００３４】
第二実施例に示した構造は、第一実施例の構造と同様である。第一実施例に比べて、誘電体裏地層２１７の取り除いた部分と残りの部分を変化させている。同様に、第二の実施例は領域Ｉと領域ＩＩでより多くのドメインを形成し、これらは異なるセルギャップを有し、正面と斜め方向から見たＶ−Ｔ曲線の違いを低減する。
【００３５】
図７Ａは、この発明の第三実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。図７Ｂは、ラインＤ−Ｄ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。
【００３６】
同様に、第三実施例は誘電体裏地層２１７の一部を取り除き、基板２１１と誘電体裏地層２１７の一部の上に画素電極２１５を形成する。当然のことながら、誘電体裏地層２１７の一部のみが、画素電極２１５の二つの隣接する主スリット２１５１の間に異なるセルギャップを形成する。異なるセルギャップによって、液晶分子は異なる方向にチルトでき、自己補償を実現できる。
【００３７】
図８Ａは、この発明の第四実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。図８Ｂは、ラインＥ−Ｅ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。この発明では、誘電体裏地層２１７は、第一裏地サブレイヤ２１７１と第二裏地サブレイヤ２１７２を有する。第一裏地サブレイヤ２１７１と第二裏地サブレイヤ２１７２によって、ＭＶＡ−ＬＣＤパネル２００内には三つの異なるセルギャップｈ１、ｈ２、およびｈ３が形成され、より多くのドメインを提供する。
【００３８】
従って、上記の実施例の他に、この発明はさらに基板上に異なる高さを備えた二つ以上の裏地サブレイヤを形成し、液晶分子はより多くのチルト方向を備えることができる。
【００３９】
図９（Ａ）〜（Ｇ）は、この発明の第一、第二および第三実施例によるＴＦＴアレイ２１０の製造工程を概略的に示している。
【００４０】
まず、基板２１１を提供し、図４Ａに示したように、前記基板上にマトリクス状に配置した複数の画素領域２１６を規定する。図９（Ａ）を参照すると、基板２１１上にゲート金属層が形成され、フォトリソグラフィ／エッチング工程を行って、ゲート金属層をパターンニングし、図４Ａに示したように、各画素領域２１６内にゲート２１４１を形成する。次に、図９（Ｂ）を参照すると、基板２１１上にゲート絶縁層２１４２が形成され、ゲート２１４１を被覆している。ゲート絶縁層２１４２は、基板上でプラズマ化学気相成長（ＰＥＣＶＤ）技術を行うことで形成できる。
【００４１】
それから、図９（Ｃ）を参照すると、ゲート２１４１に対応するゲート絶縁層２１４２上に、チャネル２１４３が形成されている。次に、図９（Ｄ）を参照すると、基板２１１上にソース／ドレイン金属層が形成され、フォトリソグラフィ／エッチング工程を行って、ソース／ドレイン金属層をパターンニングし、各チャネル２１４３上にソース２１４４／ドレイン２１４５を形成する。
【００４２】
その後、図９（Ｅ）を参照すると、基板２１１上に保護層２１４６が形成され、チャネル２１４３とソース２１４４／ドレイン２１４５を被覆する。それから、図９（Ｆ）を参照すると、マスク工程が行われ、保護層２１４６とゲート絶縁層２１４２をパターンニングし、保護層２１４６内にコンタクト孔２１４６ａを規定し、画素領域２１６内に誘電体裏地層２１７を形成する。誘電体裏地層２１７は、ＴＦＴ２１４の外側に延びるゲート絶縁層２１４２と保護層２１４６を有する。
【００４３】
次に、図９（Ｇ）を参照すると、基板２１１上に電極層が形成され、各画素領域２１６内に平行な主スリット２１５１を備えた画素電極２１５を形成するためにパターンニングする。画素電極２１５は、保護層２１４６のコンタクト孔２１４６ａを介して、ＴＦＴ２１４のドレイン２１４５に電気的に接続する。画素電極２１５の一部は誘電体裏地層２１７上に配置され、他の部分は基板２１１上に配置して、ＴＦＴアレイ２１０上にセルギャップが異なる二つの領域を形成する。それから、誘電体裏地層２１７の異なる部分で、この発明の第一、第二、および第三実施例によるＴＦＴアレイ２１０を形成できる。
【００４４】
さらに、図９（Ｆ）に示したステップの後、追加のマスク工程を行って、誘電体裏地層２１７の一部を取り除くことができる。従って、図１０を参照すると、基板２１１上に、異なる高さを備えた第一裏地サブレイヤ２１７１と第二裏地サブレイヤ２１７２が形成されている。次に、基板上に画素電極２１５を形成し、第四実施例で述べたＴＦＴアレイ２１０を形成する。
【００４５】
図１１を参照すると、この図は、この発明のＭＶＡ−ＬＣＤパネルを概略的に示している。ＭＶＡ−ＬＣＤパネル２００を製造する際、カラーフィルタ等の対向基板２４０が提供される。それから、上記のＴＦＴアレイ２１０と対向基板２４０の間に、液晶層２３０を形成し、上記の実施例で述べたＭＶＡ−ＬＣＤパネル２００を構成する。同様に、対向基板２４０は複数の配向突出部２２２を有することができ、これらは画素電極２１５の主スリット２１５１と連携して、マルチドメイン垂直配向効果を実現する。
【産業上の利用可能性】
【００４６】
つまり、ＴＦＴアレイ上のゲート絶縁層と保護層をパターンニングする際に、誘電体裏地層を形成できる。従って、追加のマスク工程なしに、ＬＣＤパネルのセルギャップを修正できる。液晶分子はより異なるチルト方向を有し、色シフトまたは光漏れを劇的に取り除くことができる。
【００４７】
当業者には明らかなように、発明の範囲または精神から逸脱することなく、この発明の構造に様々な修正および変形を行うことができる。上記の観点から、添付の請求項およびそれらと等価なものの範囲内にある限り、この発明はその修正および変形を対象とするものとする。
【００４８】
添付の図面は、発明をさらに理解するために含められ、この明細書に組み込まれ、その一部を構成する。図面は発明の実施形態を例示し、その開示内容と共に、発明の原理を説明するために役立つ。
【図面の簡単な説明】
【００４９】
【図１】既存のＭＶＡ−ＬＣＤの一画素を概略的に示す平面図である。
【図２】既存のＭＶＡ−ＬＣＤの印加電圧と透過率の関係を示す図である。
【図３】この発明によるＭＶＡ−ＬＣＤの印加電圧と透過率の関係を示す図である。
【図４Ａ】この発明の第一実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。
【図４Ｂ】ラインＡ−Ａ’およびラインＢ−Ｂ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。
【図５】別の種類のＴＦＴアレイ２１０を概略的に示す図である。
【図６Ａ】この発明の第二実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。
【図６Ｂ】ラインＣ−Ｃ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。
【図７Ａ】この発明の第三実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。
【図７Ｂ】ラインＤ−Ｄ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。
【図８Ａ】この発明の第四実施例によるＭＶＡ−ＬＣＤパネルのＴＦＴアレイを概略的に示す部分平面図である。
【図８Ｂ】ラインＥ−Ｅ’におけるＭＶＡ−ＬＣＤパネルを概略的に示す断面図である。
【図９】（Ａ）〜（Ｇ）は、この発明の第一、第二および第三実施例によるＴＦＴアレイ２１０の製造工程を概略的に示す図である。
【図１０】第一裏地サブレイヤと第二裏地サブレイヤを基板上に異なる高さで形成している図である。
【図１１】この発明のＭＶＡ−ＬＣＤパネルを概略的に示す図である。
【符号の説明】
【００５０】
１０２ 走査線
１０４ データ線
１０６ ゲート
１０８ チャネル
１１０ａ      ソース
１１０ｂ      ドレイン
１１２ 画素電極
１１４ 帯状スリット
１１６ コンタクト孔
１１８ 帯状突出部
２００ ＭＶＡ−ＬＣＤパネル
２１０ ＴＦＴアレイ
２１１ 基板
２１２ 走査線
２１３ データ線
２１５ 画素電極
２１６ 画素領域
２１７ 誘電体裏地層
２２０ カラーフィルタ
２２２ 配向突出部
２３０ 液晶層
２３２ 液晶分子
２４０ 対向基板
２１４１      ゲート
２１４２      ゲート絶縁層
２１４３      チャネル
２１４４      ソース
２１４５      ドレイン
２１４６      保護層
２１４６ａ    コンタクト孔
２１５１      主スリット
２１５１ａ    微細スリット
２１７１      第一裏地サブレイヤ
２１７２      第二裏地サブレイヤ
【図１】
0004412494.tif 000002
【図２】
0004412494.tif 000003
【図３】
0004412494.tif 000004
【図４Ａ】
0004412494.tif 000005
【図４Ｂ】
0004412494.tif 000006
【図５】
0004412494.tif 000007
【図６Ａ】
0004412494.tif 000008
【図６Ｂ】
0004412494.tif 000009
【図７Ａ】
0004412494.tif 000010
【図７Ｂ】
0004412494.tif 000011
【図８Ａ】
0004412494.tif 000012
【図８Ｂ】
0004412494.tif 000013
【図９】
0004412494.tif 000014
【図１０】
0004412494.tif 000015
【図１１】
0004412494.tif 000016