(57)【特許請求の範囲】
【請求項１】
入射光量を電気信号に変換する画素が複数配列され、該画素から得られるアナログ信号をデジタル信号に変換する列並列に配置されたアナログ−デジタル変換装置を有する固体撮像装置において、
前記アナログ−デジタル変換装置は、
前記参照線の参照信号値を時間変化させた階段状の波形を入力して任意の列信号線の電圧との比較を行うもので、前記画素から得られるアナログ信号が出力される列信号線と参照線の電圧が等しくなったときに出力が反転する比較器と、
前記参照線への階段波入力と同時に１回目のカウントがなされ、前記参照線と前記列信号線の電圧が等しくなったときに前記比較器の出力が反転し、同時に比較期間に応じたカウント値が保持されるカウンタとから構成され、
前記比較器の出力を入力とし、ＸＲＳＴ信号により初期化され、ＳＵＮＬＡＴ信号により前記比較器の出力をラッチするラッチと、一方の入力に前記比較器の出力、もう一方の入力に前記ラッチの出力を有するＮＯＲ論理ゲートと、該ＮＯＲ論理ゲートの出力を受けて前記カウンタへ出力するインバータとから構成された比較器出力の制御手段を有し、
前記比較器の出力が反転しないでＨｉｇｈレベルの状態で、１回目の読出し終了後、ＳＵＮＬＡＴ信号により前記比較器の非反転出力が前記比較器出力の制御手段内のラッチにラッチされ、これ以後、ＸＲＳＴ信号が活性化されるまで、前記比較器出力をそのままにして次の信号レベルを計るときも、前記ＮＯＲ論理ゲートの出力が前記ラッチの出力でＨｉｇｈレベルの状態になり、前記カウンタはＨｉｇｈレベルのままカウンタが停止せず、２回目の読出しは前記比較器の出力によらず、２回目のカウント値は前記カウンタが常に動作した状態になる
固体撮像装置。
【請求項２】
前記比較器は、
デジタル−アナログ変換装置から生成される参照線の参照信号値と前記画素から得られるアナログ信号が出力される垂直信号線の値の比較を偶数回行い、奇数回目の比較による比較器出力に応じて、偶数回目の比較による比較器出力を制御する
請求項１記載の固体撮像装置。
【請求項３】
前記奇数回目の比較は、前記画素から得られる基準となるアナログ信号を列信号線に読み出したものであり、
前記偶数回目の比較は、前記画素から得られる入射光量に関するアナログ信号を列信号線に読み出したものである
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記奇数回目の比較期間が前記偶数回目の比較期間に比べて同等または短い
ことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記比較器出力の制御手段は、前記比較器から出力された信号に応じて比較器の出力をＨｉｇｈレベルに固定した固定値もしくは信号レベルを計った比較結果出力値とする
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記奇数回目の比較を行う前に前記列信号線と参照線との所定値で前記比較器の動作点を初期化する初期化手段を有する
ことを特徴とする請求項２記載の固体撮像装置。
【請求項７】
前記列信号線の値をリセットレベルの計り始めと計り終わりで、参照線ＲＡＭＰの参照信号の振幅以上に列信号線Ｖｘが動作するという状態を擬似的に作り出して補正する補正手段を有する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項８】
前記補正手段は、前記列信号線の値の低下を検知し、奇数回目の比較時に参照線の振幅以上の値に補正を行う
ことを特徴とする請求項７記載の固体撮像装置。
【請求項９】
前記列信号線の値の低下は、前記列信号線の取りうる最低値から、前記最低値に奇数回目の比較時における参照線の振幅を加算した値までの範囲で検知される
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１０】
前記列信号線の値に応じた補正は、前記比較器の動作点を初期化する期間のみに行われる
ことを特徴とする請求項９記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では黒化現象が問題となるが、この黒化現象を回避する技術として、以下のような技術（例えば、特許文献１参照。）が開示されている。
【０００３】
この技術は、検出回路の出力に応じて差分処理を行うことに対する補正手段を用いた技術である。図９に示すように、通常、光電変換手段によって光電変換されることによって生じた信号が入力された増幅トランジスタから出力された信号Ｖｓには、光電変換によって生じた信号とリセット信号Ｖｎとが含まれている。したがって信号Ｖｓが光電変換によって生じた信号として差動アンプで読み出されるとき、ノイズ成分のリセット信号Ｖｎが差し引かれて光電変換によって生じた信号が信号Ｖｓ−Ｖｎとして出力される。
【０００４】
そして入射光量がＢ点よりも強い場合には飽和してしまい、一定値が出力される。さらに強い光が入射されると、リセットレベルＶｎが変化してしまいＶｓ−Ｖｎが小さくなる。これが黒化現象となる。
【０００５】
具体的には、光電変換部に非常に強い光が入射した場合、光リークにより、増幅トランジスタの入力部ではノイズ成分のリセット信号に光リークノイズ信号が加算される。この状態が、入射光量がＣ点よりも強くなった領域の状態で、差動アンプの出力は、Ｖｓ−Ｖｎは小さくなる。そして光リークノイズ信号Ｖｎが飽和に達すると、差動アンプの出力信号Ｖｓ−Ｖｎは０となる。この状態は、非常に明るい被写体を撮像していても、画像が黒化する現象が生じることを意味する。
【０００６】
この特性を利用し、Ｖｎが変化する領域と、Ｖｓが飽和する領域から光が非常に強いかどうか判断できる。これが光検出回路で、ここから信号を補正するかどうか判断すればよく、図１０に示すように、補正する場合は差分処理を行わずにアナログ−デジタル変換回路Ａ／Ｄ前で補正を行う方法がある。また図１１に示すように、アナログ−デジタル変換回路Ａ／Ｄの値を蓄積するメモリを読み出すとき、光レベル検出回路からの出力に応じて差分処理を行うことに対する補正を行う変換回路により補正をかけて出力する方法がある。
【０００７】
前記図１０に示した技術では、黒化を検出してアナログ−デジタル変換回路Ａ／Ｄの前で信号を補正する場合、補正信号用回路、例えば定電圧回路が検出回路以外に必要となり、黒化補正回路構成として規模が大きくなる。
【０００８】
前記図１１に示した技術では、補正信号をメモリに割り込ませる回路が必要となり、これも回路規模が大きくなる。これは各信号線においてアナログ−デジタル変換動作を行う回路方式では面積に大きく影響が出てしまう。
【０００９】
いずれの従来技術であっても、黒化を検出するために、専用の光レベル検出回路の付加が必要であり、またアナログ検知の検出回路をアナログ信号パスに付加しなければならないため、アナログ信号自体に悪影響を与えることがあり得るという問題点もある。
【００１０】
【特許文献１】特開２００４−２４８３０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
解決しようとする問題点は、黒化を検出するために、専用の光レベル検出回路の付加が必要であるため、回路構成が大規模になる点である。
【００１２】
本発明は、アナログ信号への影響が無い簡単な回路構成の付加で、黒化現象を防止することを課題とする。
【課題を解決するための手段】
【００１３】
本発明は、入射光量を電気信号に変換する画素が複数配列され、該画素から得られるアナログ信号をデジタル信号に変換する列並列に配置されたアナログ−デジタル変換装置を有する固体撮像装置において、前記アナログ−デジタル変換装置は、前記参照線の参照信号値を時間変化させた階段状の波形を入力して任意の列信号線の電圧との比較を行うもので、前記画素から得られるアナログ信号が出力される列信号線と参照線の電圧が等しくなったときに出力が反転する比較器と、前記参照線への階段波入力と同時に１回目のカウントがなされ、前記参照線と前記列信号線の電圧が等しくなったときに前記比較器の出力が反転し、同時に比較期間に応じたカウント値が保持されるカウンタとから構成され、前記比較器の出力を入力とし、ＸＲＳＴ信号により初期化され、ＳＵＮＬＡＴ信号により前記比較器の出力をラッチするラッチと、一方の入力に前記比較器の出力、もう一方の入力に前記ラッチの出力を有するＮＯＲ論理ゲートと、該ＮＯＲ論理ゲートの出力を受けて前記カウンタへ出力するインバータとから構成された比較器出力の制御手段を有し、前記比較器の出力が反転しないでＨｉｇｈレベルの状態で、１回目の読出し終了後、ＳＵＮＬＡＴ信号により前記比較器の非反転出力が前記比較器出力の制御手段内のラッチにラッチされ、これ以後、ＸＲＳＴ信号が活性化されるまで、前記比較器出力をそのままにして次の信号レベルを計るときも、前記ＮＯＲ論理ゲートの出力が前記ラッチの出力でＨｉｇｈレベルの状態になり、前記カウンタはＨｉｇｈレベルのままカウンタが停止せず、２回目の読出しは前記比較器の出力によらず、２回目のカウント値は前記カウンタが常に動作した状態になることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、黒化検出自体は列並列に配置されたアナログ−デジタル変換装置の構成要素である比較器で行われ、比較器出力に応じて比較器出力を制御する比較器出力の制御手段の付加のみで黒化現象を防止している。このため、専用の検出回路を必要とする従来技術に比べ、回路構成が単純となる利点がある。またアナログ領域への回路付加がないため、アナログ信号への悪影響がないという利点もある。
【発明を実施するための最良の形態】
【００１５】
本発明の一実施の形態（第１実施例）を、図１のブロック図によって説明する。図１では、本発明の第１実施例を説明する列並列アナログ／デジタル変換装置を搭載したＣＭＯＳイメージセンサを示す。
【００１６】
図１に示すように、固体撮像装置１は、複数の単位画素（以下、単に画素という）１２が複数、例えばマトリックス上に２次元配置されていて、画素アレイ１１を構成している。上記各画素１２は、例えばフォトダイオードと画素内アンプとから構成されている。
【００１７】
列並列アナログ／デジタル変換装置である列並列Ａ／ＤＣブロック１５は、参照信号（参照電圧）を生成するデジタル−アナログ変換装置（以下、ＤＡＣと略記する。ＤＡＣはDigital-Analog converterの略）１９から生成される参照線ＲＡＭＰの参照信号と、行線Ｈ０、Ｈ１…毎に単位画素１２から列信号線Ｖ０、Ｖ１…を経由し得られるアナログ信号とを比較するもので、例えば各列信号線Ｖ０、Ｖ１…毎に配置された比較器１３と、黒化検出補正のため比較器１３の出力に応じて比較器１３の出力を制御する比較器出力の制御手段２１と、比較時間をカウントするカウンタ１４とからなり、ｎビット（ｎは自然数）デジタル信号変換機能を有する。
【００１８】
水平出力線１６は、ｎ（ｎは自然数）ビット幅の出力線と、それぞれの出力線に対応したｎ個のセンス回路および出力回路とから構成される。また、画素アレイ１１の信号を順次読み出すための制御回路として、内部クロックを生成するタイミング制御回路２０、行アドレスや行走査を制御する行走査回路１８、そして列アドレスや列走査を制御する列走査回路１７が配置されている。
【００１９】
上記カウンタ１４は、単位画素１２からのリセット成分と信号成分の２回の読出し結果を演算するために、個別のカウンタを設けることも可能である。また構成を簡略化するためには、アップダウンカウンタ構成とすることが望ましい。さらにカウント結果を保持するメモリ手段を備えることで、列並列Ａ／ＤＣブロック１５による比較及びカウントと出力との並列動作が可能となるため、より好ましい。
【００２０】
また上記水平出力線１６は、ｎビット幅の出力線、センス回路および出力回路で構成されるものであり、ここではｎ個としたが、それぞれｎ＊ｍ（ｍは自然数）個に並列化して出力を高速にすることも可能である。出力線およびセンス回路をｎ＊ｍ個、出力回路をｎ＊ｌ（ｍ≠ｌ、ｌは自然数）として、センス回路と出力回路の間にパラレル−シリアル変換回路、またはシリアル−パラレル変換回路を置くことも有効となる。
【００２１】
図２に上記単位画素１２の回路構成の一例を示す。単位画素１２はフォトダイオード３１と、フォトダイオード３１の電荷をフローティング拡散層３６へ転送する転送トランジスタ３２と、フローティング拡散層３６の電荷をＶｘ端に設けられた電流源と共にソースフォロア読み出しにより信号増幅する増幅トランジスタ３４と、フローティング拡散層３６などの電荷をリセットするリセットトランジスタ３３と、信号をＶｘへ読み出すための選択トランジスタ３５とから構成される。本構成例ではすべてのトランジスタをＮチャンネルトランジスタとしたが、一部または全部をＰチャンネルトランジスタとしても同様の構成が可能である。また、転送トランジスタ３２が無い構成、選択トランジスタ３５を無くして電源自体で選択制御を行う構成、複数の単位画素で任意の構成要素を共有する構成等であってもよい。
【００２２】
図３に上記比較器１３の回路構成例を示す。比較器１３は、Ｎチャンネルペアトランジスタ４３を入力とし、Ｐチャンネルペアトランジスタ４１と、ゲートを任意バイアスされ定電流源動作をするＮチャンネルトランジスタ４５とから構成される差動アンプ部と、それぞれの入力となるＮチャンネルトランジスタ４３のドレインとゲートを接続するためのスイッチングトランジスタ４２となるＰチャンネルトランジスタ、およびそれぞれの入力となるＮチャンネルトランジスタ４３のゲートのＤＣレベルをカットするための容量４４とからなる。
【００２３】
上記容量４４は、一端を上記差動アンプの入力となるＮチャンネルトランジスタ４３に、他端を単位画素１２のアナログ出力Ｖｘ、またはＤＡＣ１９からの参照線ＲＡＭＰに接続している。入力トランジスタは、入力値によってはＰチャンネルトランジスタとしても同様の構成が可能である。また、差動アンプ部は、出力を含め左右反転構成とすることも可能である。
【００２４】
図４に上記比較器出力の制御手段２１の回路構成例を示す。比較器１３の出力を入力とし、ＸＲＳＴ信号により初期化され、ＳＵＮＬＡＴ信号により比較器１３の出力をラッチするラッチ５１と、一方の入力に比較器１３の出力、もう一方の入力にラッチ５１の出力を有するＮＯＲ論理ゲート５２と、ＮＯＲ論理ゲート５２の出力を受けカウンタ１４へ出力するインバータ５３とから構成される。比較器１３の出力によっては、論理を反転させることにより同様の構成が可能となる。ＸＲＳＴ信号により初期化とは、ＮＯＲ論理ゲート５２の出力が比較器１３で決まる出力となることである。
【００２５】
上記回路構成では、比較器１３にラッチ５１が設けられていて、このラッチ５１でリセットレベルが終了した後の比較器１３の出力が反転しているか、反転していないかを保持して、それによって次の信号レベルを計る。この信号レベルを計っているときに、比較器１３の出力をＨｉｇｈレベルに固定するか、それとも信号レベルを計るかということを、切り換えられる回路構成となっている。
【００２６】
次に、上記第１実施例で説明した固体撮像装置１（ＣＭＯＳイメージセンサ）の動作を、前記図１のブロック図、図２、３、４の回路図、および図５のタイミングチャートとによって説明する。
【００２７】
任意の行Ｈｘ（Ｈ０、Ｈ１…）の単位画素１２から列信号線Ｖ０、Ｖ１…への１回目の読み出しが安定した頃に、オートゼロ（以下ＡＺと略記する）信号により比較器１３の動作点をＡＺ活性化時の列信号線Ｖｘの値と参照線ＲＡＭＰの値とで初期化する。すなわち、リセットレベルのときに、初期化を行って、参照線ＲＡＭＰの値と列信号線Ｖｘの値とを０点を合わせている。これは、前記図３の比較器の回路構成において、容量４４によってＤＣ成分がカットされていて、列信号線Ｖｘと参照線ＲＡＭＰに対して、ＤＣ成分がカットされたものをオートゼロすることによって、ＡＺ信号を切ったときの値が容量４４に保持されて、ここで０点が合わせられる。
【００２８】
その後、オートゼロ動作による初期化ばらつきを避けるため、ＤＡＣ１９により参照線ＲＡＭＰの参照信号値に一旦僅かなオフセットを加えてから、参照信号値を時間変化させた階段状の波形を入力し、任意の列信号線Ｖｘの電圧との比較を比較器１３にて行う。参照線ＲＡＭＰへの階段波入力と同時に、カウンタ１４で１回目のカウントがなされる。
【００２９】
参照線ＲＡＭＰと列信号線Ｖｘの電圧が等しくなったとき比較器１３の出力は反転し、同時にカウンタ１４に比較期間に応じたカウント値が保持される。この１回目の読み出しでは、単位画素１２の選択（ＳＥＬ）信号により選択トランジスタ３５を活性化した後、リセット（ＲＳＴ）信号によりリセットトランジスタ３３を活性化することによってリセット成分ΔＶを読み出している。上記リセット成分ΔＶ内には、単位画素１２毎にばらつく雑音がオフセットとして含まれている。
【００３０】
しかし、このリセット成分ΔＶのばらつきは一般に小さく、またリセット成分ΔＶの値は全画素共通なため、任意の列信号線Ｖｘの出力はおおよそ既知である。さらに、ＡＺ信号活性化により比較器１３の動作点は、この時の列信号線Ｖｘの値と参照線ＲＡＭＰの値とで初期化されている。したがって、１回目のリセット成分ΔＶの読み出し時には、参照線ＲＡＭＰの参照電圧を調整することにより、例えば、奇数回目の比較期間が偶数回目の比較期間に比べて同等または短くすることにより、比較期間を大幅に短くすることが可能となる。本第１実施例では７ビット分のカウント期間（１２８クロック）でリセット成分ΔＶの比較を行っている。以上の１回目の読み出し終了後から２回目の読出し開始までの間に、ＳＵＮＬＡＴ信号を活性化することにより比較器出力の制御手段２１で、この時の比較器１３の出力をラッチする。
【００３１】
２回目の読み出しは、単位画素１２のＳＥＬ信号により選択トランジスタ３５を活性化状態に保ったままＴＲ信号により転送トランジスタ３２を活性化することにより、リセット成分ΔＶに加え単位画素１２毎の入射光量に応じた信号成分を読み出し、１回目の読み出しとほぼ同様の動作を行う。すなわち、任意の行Ｈｘの単位画素１２から列信号線Ｖ０、Ｖ１…への２回目の読み出しが安定した後、ＤＡＣ１９により参照線ＲＡＭＰに参照信号（参照電圧）を時間変化させた階段状の波形を入力し、任意の列信号線Ｖｘの電圧との比較を比較器１３にて行う。参照線ＲＡＭＰへの階段波入力と同時に、カウンタ１４で２回目のカウントがなされる。
【００３２】
参照線ＲＡＭＰと列信号線Ｖｘの電圧が等しくなったときに比較器１３の出力は反転し、同時にカウンタ１４内に比較期間に応じたカウント値が保持される。この時、１回目のカウントと２回目のカウントでは、１回目のカウントをダウンカウントとし、２回目のカウントをアップカウントとすることにより、カウンタ内には（２回目のカウント値）−（１回目のカウント値）が自動的に保持されることになる。２回目の信号成分＋リセット成分ΔＶの読み出し時には、幅広い信号範囲のカウントを行う必要があるため、本実施例では１２ビット分のカウント期間（４０９６クロック）で、信号成分＋リセット成分ΔＶの比較を行っている。
【００３３】
以上のアナログ／デジタル変換（以下Ａ／Ｄ変換と記す）期間終了後、列走査回路１７により、カウンタ１４に保持されたｎビットのデジタル信号がｎ本の水平出力線１６を経て外部出力され、その後、順次行毎に同様の動作が繰り返され、２次元画像が生成される。
【００３４】
以上の動作において、通常時には１回目の読出し終了後、比較器１３出力は反転しているため、比較器出力の制御手段２１内のラッチ５１には、ＳＵＮＬＡＴ信号により比較器１３の反転出力がラッチされる。元々、ＸＲＳＴ信号によりＮＯＲ論理ゲート５２の出力は比較器１３の出力で決まるように構成されており、比較器１３の反転出力がラッチされた後も引き続きＮＯＲ論理ゲート５２の出力は比較器１３の出力で決まるため、２回目の読み出しは比較器１３の出力で決まることになる。
【００３５】
通常の場合は、リセットレベルが掛かっているときは列信号線Ｖｘの値が一定である。しかし、単位画素１２のフォトダイオード３１に極端に過大な入射光があった場合、１回目の読み出し時にフォトダイオード３１の電荷がフローティング拡散層３６に漏れ出すことがある。そうなると１回目の読み出しにおいて列信号線Ｖｘの値が急激に低下してしまう（図５中のＶｘの点線）。その低下のし方が、オートゼロ（ＡＺ）したレベルに対してリセットレベルと比較が終わったときに、参照信号のリセットレベルとの比較をした振幅よりも大きくなり、列信号線Ｖｘの値が落ちると比較器１３は、比較できない状態になる。
【００３６】
通常は、オートゼロ（ＡＺ）したレベルに対して列信号線Ｖｘの値と、その参照線ＲＡＭＰの参照信号の値とが同一になった時点で比較器１３の出力が反転する。しかしながら、（２回目のカウント値）−（１回目のカウント値）が行われると差が少ないので、黒または黒に近い信号として出力されてしまい、黒化現象となる。
【００３７】
この黒化現象によって、強い光が入射された場合には、列信号線Ｖｘの値が低下するので、その低下のし方が極端に大きくなって、参照線ＲＡＭＰの出力値の振幅よりも大きくなると、比較器１３の出力が反転しないでＨｉｇｈの状態のままとなる。要するに、１回目の読み出し時にＶｘが低下した場合に、その低下量がＡＺ活性化終了時から１回目のカウントまでに１回目のＲＡＭＰ振幅以上であったなら、比較器１３出力が反転しないことを利用したものである。すなわち、この状況で、１回目の読出し終了後、ＳＵＮＬＡＴ信号により比較器１３の非反転出力を比較器出力の制御手段２１内のラッチ５１にラッチすると、これ以後、ＸＲＳＴ信号が活性化されるまでは、比較器出力をそのままにして次の信号レベルを計るときも、ＮＯＲ論理ゲート５２の出力はラッチ５１の出力でＨｉｇｈレベルのまま固定される。これによってリセットレベルと信号レベルとで、ずっとＨｉｇｈの状態になる。このため、２回目の読出しは比較器１３の出力によらず、２回目のカウント値はカウンタ１４が常に動作した状態になる。つまり、フルカウントして、白い状態になる。
【００３８】
このような状態が作り出せるのが、本発明の構成の特徴である。それを実現する回路が、前記図４によって説明した回路構成である。したがって、本発明は、ラッチ手段であって、黒化現象の検出手段を設けることなく、黒化が防止できることが利点の一つである。
【００３９】
ここでは、読み出しは２回に限定して説明したが、２回以上の偶数回でも同様の構成が可能であり、効果も同様となる。すなわち、１回の読み出しでは、比較で異常を検出し（比較器の出力を計り）、１回の比較で制御するため、最低２回の比較が必要となるので、偶数回の読み出しによる比較が必要となる。そして、偶数回の読み出しにおいても、偶数回の読み出しのうち、奇数回目の読み出しは、基準となるアナログ信号（リセット成分）の読み出しであり、偶数回目の読み出しは、信号成分とリセット成分とを含むものである。すなわち、奇数回目の読み出しでリセット成分を読んで、比較器１３の出力を計り、偶数回目の読み出しで信号成分を読み、比較器出力を制御するという動作を行う。
【００４０】
また、上記第１実施例の構成におけるカウンタ１４は、各画素列の端部にそれぞれ配置してもよい。また一部のカウンタを共通化して用いて画素列の端部に配置しても、もしくは画素列の外部に配置してもよい。
【００４１】
次に、本発明の一実施の形態（第２実施例）を、図６のブロック図によって説明する。図６では、本発明の第２実施例を説明する列並列アナログ／デジタル変換装置を搭載したＣＭＯＳイメージセンサを示す。また図７に本発明の第２実施例のタイミングチャートを示す。
【００４２】
第２実施例の固体撮像装置２は、さらに強い光が入射されたときに、垂直信号線Ｖｘの値が比較を開始する前に、完全に落ちきってしまうという場合を考慮したものである。このような場合には、比較器の出力が反転しない状態を作り出せなくなるので、前記第１実施例で説明したような動作原理は使えない。そこで、第２実施例の固体撮像装置２は、前記第１実施例に、列信号線Ｖｘの値を補正する補正手段２２が追加されている。その他の構成、動作は第１実施例と同様であるが、上記補正手段２２を追加したことにより、１回目の読み出し時における列信号線Ｖｘの低下速度、低下量が大きい場合にも黒化現象をなくすことが可能となる。
【００４３】
前記第１実施例では、列信号線Ｖｘの値の低下量が「ＡＺ活性化終了時から１回目のカウントまでに１回目の参照線ＲＡＭＰの振幅以上であった場合」に黒化現象を防止できた。言い換えると、列信号線Ｖｘの値の低下量が「ＡＺ活性化終了時から１回目のカウントまでに１回目の参照線ＲＡＭＰの振幅以下であった場合」には黒化現象を防止できていない。
【００４４】
例えば、図７に示すように、列信号線Ｖｘにおいて、実線は通常時で、この場合黒化現象は生じない。点線は１回目の読出し時に列信号線Ｖｘの値が低下しているが、「ＡＺ活性化終了時から１回目のカウントまでに１回目の参照線ＲＡＭＰの振幅以上であった場合」であるため、前記第１実施例の構成で黒化現象が防止できる。点線では、列信号線Ｖｘの値の低下速度がさらに大きくなり、ＡＺ活性化終了時には列信号線Ｖｘの値が低下しきってしまうため、「ＡＺ活性化終了時から１回目のカウントまでに１回目の参照線ＲＡＭＰの振幅以下であった場合」にあたり、前記第１実施例の構成では黒化現象を防止することが難しくなる。
【００４５】
そこで、この第２実施例では、列信号線Ｖｘの値を補正する補正手段２２により、急速に低下しきってしまう列信号線Ｖｘの値をＡＺ活性化期間中に補正することによって「ＡＺ活性化終了時から１回目のカウントまでに１回目の参照線ＲＡＭＰの振幅以上であった場合」を作り出し、黒化現象を防止している。
【００４６】
すなわち、列信号線Ｖｘの値が落ちきってしまった場合には、そのクランプ（ＣＬＰ）というパルスを入力している間だけ、その列信号線Ｖｘの値を一時的に持ち上げて、第１実施例と同様なる状態を作り出す。つまり、リセットレベルの計り始めと計り終わりで、参照線ＲＡＭＰの参照信号の振幅以上に列信号線Ｖｘが動作するという状態を擬似的に作り出している。これによって、比較器１３の出力異常、つまり反転しないＨｉｇｈの状態に保持することができる。このような状態にできれば、その後は前記第１実施例と同様に、ＳＡＮＬＡＴ信号でラッチして、比較器１３の出力はＨｉｇｈの位置で固定し、黒化現象を生じさせないようにすることができる。
【００４７】
次に、列信号線Ｖｘの値を補正する補正手段２２の回路構成例を図８の回路図に示す。
【００４８】
図８に示すように、どのような場合にも１回目の参照線ＲＡＭＰの振幅以上を列信号線Ｖｘに供給するためのドライブトランジスタ６１と、ＡＺ期間中にのみ列信号線Ｖｘを制御するためのクランプトランジスタ６２とから構成される。ＶＳＵＮの値は、列信号線Ｖｘにどのような場合にも１回目のＲＡＭＰ振幅以上を供給するために、（列信号線Ｖｘの最低値）＋（１回目の参照線ＲＡＭＰの振幅値）＋（ドライブトランジスタ６１の閾値）＋αとする必要がある。ここではトランジスタはＮチャンネルとしているがＰチャンネルでも同様の構成が可能である。
【００４９】
上記構成では、クランプ（ＣＬＰ）からの信号によってクランプトランジスタ６２からなるスイッチがつながると、ＶＳＵＮというアナログレベルがつながっているドライブトランジスタ６１が列信号線Ｖｘに接続されることで、黒化の防止が実現できる。
【００５０】
クランプ信号（ＣＬＰ）を入力したとき、列信号線Ｖｘの値が、通常のレベルが出力されているときには、ＶＳＵＮのドライブトランジスタ６１は逆バイアスが印加されるのでＯＮしない。それに対して列信号線Ｖｘの出力値が落ちた場合には、ＶＳＵＮのレベル、すなわちドライブトランジスタ６１の閾値のレベル以上に落ちた場合には、このドライブトランジスタ６１がＯＮして、列信号線Ｖｘの値を引き上げる。引き上げるレベルは、参照線ＲＡＭＰの参照信号の振幅以上になるように、ＶＳＵＮのアナログレベルを設定することによって、前記第１実施例と同様な状態を作り出し、比較器１３の出力を反転させない状態とすることができる。
【００５１】
また、上記構成において、クランプトランジスタ６２を用いずに、ＶＳＵＮや電源をスイッチングする構成も可能である。
【００５２】
この第２実施例では、アナログ領域へのアナログ回路付加があるが、上記回路で黒化を防止することができない限定された領域で動作程度も動作時間も限定的に用いているため、従来のアナログ検知・アナログ補正に比べて、悪影響は無視できる程度に小さい。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施の形態（第１実施例）を示したブロック図である。
【図２】単位画素の一回路構成を示した回路図である。
【図３】比較器の一回路構成を示した回路図である。
【図４】比較器出力の制御手段の一回路構成を示した回路図である。
【図５】第１実施例のタイミングチャートである。
【図６】本発明の一実施の形態（第２実施例）を示したブロック図である。
【図７】第２実施例のタイミングチャートである。
【図８】補正手段の回路構成の一例を示した回路図である。
【図９】黒化現象を説明する信号強度と入射光量の関係図である。
【図１０】従来技術の構成を示したブロック図である。
【図１１】従来技術の構成を示したブロック図である。
【符号の説明】
【００５４】
１…固体撮像装置、１２…単位画素、１３…比較器、１４…カウンタ、１５…アナログ／デジタル変換装置（列並列Ａ／ＤＣブロック）、
【図１】
0004396655.tif 000002
【図２】
0004396655.tif 000003
【図３】
0004396655.tif 000004
【図４】
0004396655.tif 000005
【図５】
0004396655.tif 000006
【図６】
0004396655.tif 000007
【図７】
0004396655.tif 000008
【図８】
0004396655.tif 000009
【図９】
0004396655.tif 000010
【図１０】
0004396655.tif 000011
【図１１】
0004396655.tif 000012