(57)【特許請求の範囲】
【請求項１】
記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、
前記再生信号をサンプリングした信号、もしくは前記サンプリング信号をさらにリサンプリング補間して得られる信号を、偶数番目の再生データ信号と奇数番目の再生データ信号とに振り分けて並列に出力するサンプリング出力手段と、
前記偶数番目の再生データ信号を第１のタップ係数に基づいてフィルタリングし、第１の波形等化後再生信号として出力する偶数フィルタリング手段と、
前記奇数番目の再生データ信号を第２のタップ係数に基づいてフィルタリングし、第２の波形等化後再生信号として出力する奇数フィルタリング手段と、
前記第１の波形等化後再生信号の仮判別値を算出し、その仮判別値と前記第１の波形等化後再生信号との差分値を偶数エラー信号として出力する偶数仮判別回路と、
前記第２の波形等化後再生信号の仮判別値を算出し、その仮判別値と前記第２の波形等化後再生信号との差分値を奇数エラー信号として出力する奇数仮判別回路と、
前記偶数仮判別回路からの前記偶数エラー信号及び前記偶数番目の再生データ信号に基づき、前記偶数フィルタリング手段の前記第１のタップ係数を前記偶数エラー信号が最小になるように可変して生成する第１のタップ係数生成手段と、
前記奇数仮判別回路からの前記奇数エラー信号及び前記奇数番目の再生データ信号に基づき、前記奇数フィルタリング手段の前記第２のタップ係数を前記奇数エラー信号が最小になるように可変して生成する第２のタップ係数生成手段と、
前記偶数フィルタリング手段から出力される前記第１の波形等化後再生信号と前記奇数フィルタリング手段から出力される前記第２の波形等化後再生信号とを復号する復号手段と
を有することを特徴とする再生装置。
【請求項２】
前記第１のタップ係数生成手段の出力するｎ個（ｎは２以上の整数）のタップ係数と、前記第２のタップ係数生成手段の出力するｎ個のタップ係数とを、対応するタップ係数同士でそれぞれ平均化したｎ個の係数を出力する係数平均化手段とを有し、
前記偶数フィルタリング手段及び前記奇数フィルタリング手段は、前記係数平均化手段からのｎ個の係数を前記第１及び第２のタップ係数として入力されることを特徴とする請求項１記載の再生装置。
【請求項３】
前記偶数仮判別回路及び前記奇数仮判別回路は、それぞれ前記偶数番目の再生データ信号及び前記奇数番目の再生データ信号の両方に基づき、ゼロクロスポイントか否かを検出して０ポイント情報を出力する検出手段と、前記検出手段よりビットクロックに同期して取り出される前記０ポイント情報のうち、少なくとも連続する３つの０ポイント情報を出力する遅延回路とを共通に有し、
前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記遅延回路からの複数の前記０ポイント情報と、前記第１の波形等化後再生信号又は前記第２の波形等化後再生信号とを入力として受け、前記ＰＲモード信号と前記ＲＬＬモード信号とで定まる状態遷移と、前記複数の０ポイント情報のパターンとに基づき、前記第１又は第２の波形等化後再生信号の仮判別値を算出する仮判別手段をそれぞれ個別に有することを特徴とする請求項１又は２記載の再生装置。
【請求項４】
前記偶数仮判別回路及び前記奇数仮判別回路は、それぞれ前記第１及び第２の波形等化後再生信号に基づき、ゼロクロスポイントか否かを検出して０ポイント情報を出力する検出手段と、前記検出手段よりビットクロックに同期して取り出される前記０ポイント情報のうち、少なくとも連続する３つの０ポイント情報を出力する遅延回路とを共通に有し、
前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記遅延回路からの複数の前記０ポイント情報と、前記第１の波形等化後再生信号又は前記第２の波形等化後再生信号とを入力として受け、前記ＰＲモード信号と前記ＲＬＬモード信号とで定まる状態遷移と、前記複数の０ポイント情報のパターンとに基づき、前記第１又は第２の波形等化後再生信号の仮判別値を算出する仮判別手段をそれぞれ個別に有することを特徴とする請求項１又は２記載の再生装置。
【請求項５】
前記仮判別手段は、前記ＰＲモード信号及び前記ＲＬＬモード信号の少なくとも一方を固定値として前記第１又は前記第２の波形等化再生信号の仮判別値を算出し、その仮判別値と前記第１又は前記第２の波形等化後再生信号との差分値をエラー信号として出力することを特徴とする請求項３又は４記載の再生装置。
【請求項６】
前記検出手段は、前記ランレングス制限符号をシステムクロックでサンプリングして得たディジタル信号を入力信号として受け、所望のビットレートでリサンプリングした前記偶数番目の再生データ信号及び前記奇数番目の再生データ信号を生成して前記偶数フィルタリング手段及び前記奇数フィルタリング手段に供給すると共に、ゼロクロスポイントか否かを検出して前記０ポイント情報を出力するリサンプリングＤＰＬＬにより構成されていることを特徴とする請求項３乃至５のうちいずれか一項記載の再生装置。
【請求項７】
前記ＰＲモード信号により指定される前記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わしたとき、前記仮判別手段は、前記連続する３つの０ポイント情報における中央値とその前後両方の０ポイント情報の値とがすべてゼロクロス点を示していないときは（ａ＋ｂ）＊×Ｇ（ただし、Ｇは所定のゲイン、＊は中央値（ａ＋ｂ）が０になるようにオフセットした後の値であることを示す）なる式により値Ｐを算出し、前記３つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の最小反転間隔が２であるときは（ｂ−ａ）＊×Ｇなる式により値Ｐを算出し、前記３つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の前記最小反転間隔が２でないとき、又は前記３つの０ポイント情報における中央値の前後のいずれか一方の０ポイント情報の値のみがゼロクロス点を示しているときはｂ＊×Ｇなる式により値Ｐを算出し、前記３つの０ポイント情報における中央値がゼロクロス点を示しているときは前記仮判別値を０と算出し、算出した前記値Ｐを、前記連続する３つの０ポイント情報のうちの中央値の０ポイント情報が得られるときの前記第１又は第２の波形等化後再生信号の極性に応じた極性の前記仮判別値として算出することを特徴とする請求項３乃至５のうちいずれか一項記載の再生装置。
【請求項８】
前記ＰＲモード信号により指定される前記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わしたとき、前記仮判別手段は、前記連続する５つの０ポイント情報における中央値とその前後両方の０ポイント情報の値とが共にゼロクロス点を示していないときは（ａ＋ｂ）＊×Ｇ（ただし、Ｇは所定のゲイン、＊は中央値（ａ＋ｂ）が０になるようにオフセットした後の値であることを示す）なる式により値Ｐを算出し、前記５つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の最小反転間隔が２であるときは（ｂ−ａ）＊×Ｇなる式により値Ｐを算出し、前記５つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の前記最小反転間隔が２でないとき、又は前記５つの０ポイント情報における中央値の前後のいずれか一方の０ポイント情報の値のみがゼロクロス点を示しているとき、又は前記５つの０ポイント情報における１番目と４番目の０ポイント情報の値のみがゼロクロス点を示しているとき、又は前記５つの０ポイント情報における２番目と５番目の０ポイント情報の値のみがゼロクロス点を示しているときは、ｂ＊×Ｇなる式により値Ｐを算出し、前記５つの０ポイント情報の値が上記のいずれにも当てはまらないときは値Ｐを０と算出し、算出した前記値Ｐを、前記連続する５つの０ポイント情報のうちの中央値の０ポイント情報が得られるときの前記第１又は第２の波形等化後再生信号の極性に応じた極性の前記仮判別値として算出することを特徴とする請求項３乃至５のうちいずれか一項記載の再生装置。
【請求項９】
記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化して得たディジタル信号を復号する復号装置において、
前記ディジタル信号を、偶数番目のデータ信号と奇数番目のデータ信号とに振り分けて、もしくは補間して並列に出力するサンプリング出力手段と、
前記偶数番目のデータ信号と前記奇数番目のデータ信号とに基づいて前記偶数番目のデータを復号し、偶数番目の復号データを出力する偶数復号手段と、
前記偶数番目のデータ信号と前記奇数番目のデータ信号に基づいて前記奇数番目のデータを復号し、奇数番目の復号データを出力する奇数復号手段とを有し、
前記偶数復号手段もしくは前記奇数復号手段は、
前記偶数番目のデータ信号を入力し、偶数ブランチメトリック演算結果を出力する偶数ブランチメトリック演算手段と、
前記奇数番目のデータ信号を入力とし、奇数ブランチメトリック演算結果を出力する奇数ブランチメトリック演算手段と、
前記偶数ブランチメトリック演算結果を第１のパスメトリックと加算して第２のパスメトリックを算出するとともに、その過程において発生する比較・選択結果に基づく偶数パスメモリー制御信号を出力し、
前記奇数ブランチメトリック演算結果を前記第２のパスメトリックと加算して１データ単位分遅延したものを第１のパスメトリックとして算出するとともに、その過程において発生する比較・選択結果に基づく奇数パスメモリー制御信号を出力するパスメトリック演算手段と、
前記偶数パスメモリー制御信号及び前記奇数パスメモリー制御信号を入力し、偶数復号データ及び奇数復号データを出力するパスメモリー演算手段とを有することを特徴とする復号装置。
【請求項１０】
前記第１の波形等化後再生信号を入力とし、偶数ブランチメトリック演算結果を出力する偶数ブランチメトリック演算手段と、
前記第２の波形等化後再生信号を入力とし、奇数ブランチメトリック演算結果を出力する奇数ブランチメトリック演算手段と、
前記偶数ブランチメトリック演算結果を第１のパスメトリックと加算して第２のパスメトリックを算出するとともに、その過程において発生する比較・選択結果に基づく偶数パスメモリー制御信号を出力し、前記奇数ブランチメトリック演算結果を前記第２のパスメトリックと加算して１データ単位分遅延したものを前記第１のパスメトリックとして算出するとともに、その過程において発生する比較・選択結果に基づく奇数パスメモリー制御信号を出力するパスメトリック演算手段と、
前記偶数パスメモリー制御信号及び前記奇数パスメモリー制御信号を入力とし、偶数復号データ及び奇数復号データを出力するパスメモリー演算手段を有することを特徴とする請求項１乃至８のいずれか一項記載の再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は再生装置に係り、特に光ディスク等の記録媒体から再生された、ランレングス制限符号を波形等化する波形等化回路を備えた再生装置及び復号装置に関する。
【０００２】
【従来の技術】
ランレングス制限符号が高密度記録された光ディスク等の記録媒体から当該ランレングス制限符号を再生する再生装置では、再生信号の波形歪を除去するために、パーシャルレスポンス（以下、ＰＲともいう）等化特性を持つ波形等化回路を使用するものが従来より知られている（特開平１０−１０６１６１号公報）。
図３７はこの従来の再生装置の一例のブロック図を示す。同図において、光ディスク６０１より記録／再生系６０２により再生されたランレングス制限符号は、トランスバーサルフィルタ６０３に供給され、ここでパラメータ設定器６０５内のタップ係数決定器６０６より入力されるタップ係数に基づいて、ＰＲ等化される。
【０００３】
Ｘ値選定器６１０は、トランスバーサルフィルタ６０３での例えばＰＲ（１，Ｘ，Ｘ，１）等化における符号間干渉値であるＸの値を再生波形の特性に基づいて選定するもので、誤り率判定器６０９の判定結果から順次Ｘｉを求め、最終的に誤り率が許容値を満たすＸの値を選定する。等化後目標波形作成器６０８は、パラメータ設定用二値データ用メモリ６０７から与えられる二値データと、Ｘ値選定器６１０で選定された、ＰＲ等化における符号間干渉付与値のＸの値とから等化後目標波形を作成し、タップ係数決定器６０６に与える。
【０００４】
光ディスク６０１には予めパラメータ設定用二値データ用メモリ６０７に対応するビットが記録されている。タップ係数決定器６０６は、このビットに対応する再生波形と等化後目標波形とから、再生波形が等化後目標波形に一致するようなタップ係数を求めてトランスバーサルフィルタ６０３に入力する。識別点信号レベル決定器６１１は、Ｘ値選定器６１０から与えられるＸの値に基づいて識別点信号レベルを求め、これをＭＬ復号器６０４に供給する。ＭＬ復号器６０４は、トランスバーサルフィルタ３から取り出された等化後再生波形を、上記の識別点信号レベルを基準にして二値データに復号して出力する。
【０００５】
ＭＬ復号器６０４から取り出された復号データは、誤り率判定器６０９に供給され、ここでパラメータ設定用二値データ用メモリ６０７からのパラメータ設定用二値データと比較されて誤り率が求められ、その誤り率が許容値を満たしているか否かの判定結果がＸ値選定器６１０に供給される。誤り率判定器６０９で誤り率が許容値を満たしていると判定された段階で、その時のタップ係数及び識別点信号レベルを用いたＰＲ（１，Ｘ，Ｘ，１）ＭＬ方式により、ＰＲ等化及び最尤復号が行われる。
【０００６】
また、従来、最小符号反転間隔が２以上の定数に制限されたランレングス制限符号による再生信号を等化した上で、符号反転間隔を拘束条件としてもつような最尤検出を行う光ディスク信号再生方式で、符号の反転位置の直前又は直後の点のうちで最小符号反転間隔をもつデータ列に対応する点を除く振幅と、符号の反転位置の振幅のみを対象として、三値等化する再生装置も知られている（特開平７−１９２２７０号公報）。
【０００７】
【発明が解決しようとする課題】
しかるに、上記の従来の再生装置のうち前者の再生装置は、光ディスク６０１には予めパラメータ設定用二値データ用メモリ６０７に対応するビットが記録されていることが前提となっており、光ディスク６０１の記録信号がパラメータ設定用二値データ用メモリ６０７に記憶されている二値データに対応しているものであるかどうか不明な場合、適応的に波形等化ができない。
【０００８】
そのため、パラメータ設定用二値データ用メモリ６０７の記憶二値データに対応した既知のパターンのデータを再生して、正常に波形等化されるようにトランスバーサルフィルタ６０３のタップ係数を決定しなければならない。このため、タップ係数を決定したときと異なる再生特性で再生信号が入力されたときには対応できない。
【０００９】
また、上記の従来の再生装置のうち後者のものは、再生装置が行うＰＲ等化が、目標値が多値となるため、細かいスレッショルド比較が誤り率判定器６０９で必要となり、ノイズや歪によって判定が難しくなるという問題がある。従って、複数種類の信号が入力される機器（例えばＣＤ、ＤＶＤなどの再生装置）では、再生する信号の性質によってランレングスや等化したいＰＲ特性等が異なるため、スレッショルドを合わせるための制御が煩雑となり、波形等化を安定に行うまでの収束時間が長くかかる可能性がある。
【００１０】
また、従来の再生装置では、システムクロックはデータレート以上である必要があり、高速化には対応できなかった。
【００１１】
本発明は以上の点に鑑みなされたもので、ノイズや歪の影響なくより高品質なＰＲ等化による波形等化を行い得る再生装置を提供することを目的とする。
【００１２】
また、本発明の他の目的は、収束範囲の拡大及び収束時間の短縮を実現し得る再生装置を提供することにある。
【００１３】
更に、本発明の他の目的は、ＩＣデバイスによる速度制限を緩和し、かつ、消費電力を低減し得る再生装置を提供することにある。
【００１４】
更に、本発明の他の目的は、入力信号の信号帯域が狭いことに着目し、システムクロック周波数を従来の半分に下げることにより、高速データレート処理の実現をすることにある。
【００１５】
更に、本発明の他の目的は、システムクロック周波数を従来の半分に下げたことによる回路の並列処理化の増大を、奇数データ・偶数データそれぞれ独立して処理し、かつ等化処理の対象を、奇数データ間の符号間干渉及び偶数データ間の符号間干渉に特化することにより、回路規模削減を実現することにある。
【００１６】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、次の（１）〜（１０）の構成を有する再生装置及び復号装置を提供する。
（１）  記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化した後復号する再生装置において、
前記再生信号をサンプリングした信号、もしくは前記サンプリング信号をさらにリサンプリング補間して得られる信号を、偶数番目の再生データ信号と奇数番目の再生データ信号とに振り分けて並列に出力するサンプリング出力手段と、
前記偶数番目の再生データ信号を第１のタップ係数に基づいてフィルタリングし、第１の波形等化後再生信号として出力する偶数フィルタリング手段と、
前記奇数番目の再生データ信号を第２のタップ係数に基づいてフィルタリングし、第２の波形等化後再生信号として出力する奇数フィルタリング手段と、
前記第１の波形等化後再生信号の仮判別値を算出し、その仮判別値と前記第１の波形等化後再生信号との差分値を偶数エラー信号として出力する偶数仮判別回路と、
前記第２の波形等化後再生信号の仮判別値を算出し、その仮判別値と前記第２の波形等化後再生信号との差分値を奇数エラー信号として出力する奇数仮判別回路と、
前記偶数仮判別回路からの前記偶数エラー信号及び前記偶数番目の再生データ信号に基づき、前記偶数フィルタリング手段の前記第１のタップ係数を前記偶数エラー信号が最小になるように可変して生成する第１のタップ係数生成手段と、
前記奇数仮判別回路からの前記奇数エラー信号及び前記奇数番目の再生データ信号に基づき、前記奇数フィルタリング手段の前記第２のタップ係数を前記奇数エラー信号が最小になるように可変して生成する第２のタップ係数生成手段と、
前記偶数フィルタリング手段から出力される前記第１の波形等化後再生信号と前記奇数フィルタリング手段から出力される前記第２の波形等化後再生信号とを復号する復号手段と
を有することを特徴とする再生装置。
（２）  前記第１のタップ係数生成手段の出力するｎ個（ｎは２以上の整数）のタップ係数と、前記第２のタップ係数生成手段の出力するｎ個のタップ係数とを、対応するタップ係数同士でそれぞれ平均化したｎ個の係数を出力する係数平均化手段とを有し、
前記偶数フィルタリング手段及び前記奇数フィルタリング手段は、前記係数平均化手段からのｎ個の係数を前記第１及び第２のタップ係数として入力されることを特徴とする請求項１記載の再生装置。
（３）  前記偶数仮判別回路及び前記奇数仮判別回路は、それぞれ前記偶数番目の再生データ信号及び前記奇数番目の再生データ信号の両方に基づき、ゼロクロスポイントか否かを検出して０ポイント情報を出力する検出手段と、前記検出手段よりビットクロックに同期して取り出される前記０ポイント情報のうち、少なくとも連続する３つの０ポイント情報を出力する遅延回路とを共通に有し、
前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記遅延回路からの複数の前記０ポイント情報と、前記第１の波形等化後再生信号又は前記第２の波形等化後再生信号とを入力として受け、前記ＰＲモード信号と前記ＲＬＬモード信号とで定まる状態遷移と、前記複数の０ポイント情報のパターンとに基づき、前記第１又は第２の波形等化後再生信号の仮判別値を算出する仮判別手段をそれぞれ個別に有することを特徴とする請求項１又は２記載の再生装置。
（４）  前記偶数仮判別回路及び前記奇数仮判別回路は、それぞれ前記第１及び第２の波形等化後再生信号に基づき、ゼロクロスポイントか否かを検出して０ポイント情報を出力する検出手段と、前記検出手段よりビットクロックに同期して取り出される前記０ポイント情報のうち、少なくとも連続する３つの０ポイント情報を出力する遅延回路とを共通に有し、
前記パーシャルレスポンス等化の種類を示すＰＲモード信号と、前記再生信号のランレングス制限符号の種類を示すＲＬＬモード信号と、前記遅延回路からの複数の前記０ポイント情報と、前記第１の波形等化後再生信号又は前記第２の波形等化後再生信号とを入力として受け、前記ＰＲモード信号と前記ＲＬＬモード信号とで定まる状態遷移と、前記複数の０ポイント情報のパターンとに基づき、前記第１又は第２の波形等化後再生信号の仮判別値を算出する仮判別手段をそれぞれ個別に有することを特徴とする請求項１又は２記載の再生装置。
（５）  前記仮判別手段は、前記ＰＲモード信号及び前記ＲＬＬモード信号の少なくとも一方を固定値として前記第１又は前記第２の波形等化再生信号の仮判別値を算出し、その仮判別値と前記第１又は前記第２の波形等化後再生信号との差分値をエラー信号として出力することを特徴とする請求項３又は４記載の再生装置。
（６）  前記検出手段は、前記ランレングス制限符号をシステムクロックでサンプリングして得たディジタル信号を入力信号として受け、所望のビットレートでリサンプリングした前記偶数番目の再生データ信号及び前記奇数番目の再生データ信号を生成して前記偶数フィルタリング手段及び前記奇数フィルタリング手段に供給すると共に、ゼロクロスポイントか否かを検出して前記０ポイント情報を出力するリサンプリングＤＰＬＬにより構成されていることを特徴とする請求項３乃至５のうちいずれか一項記載の再生装置。
（７）  前記ＰＲモード信号により指定される前記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わしたとき、前記仮判別手段は、前記連続する３つの０ポイント情報における中央値とその前後両方の０ポイント情報の値とがすべてゼロクロス点を示していないときは（ａ＋ｂ）＊×Ｇ（ただし、Ｇは所定のゲイン、＊は中央値（ａ＋ｂ）が０になるようにオフセットした後の値であることを示す）なる式により値Ｐを算出し、前記３つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の最小反転間隔が２であるときは（ｂ−ａ）＊×Ｇなる式により値Ｐを算出し、前記３つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の前記最小反転間隔が２でないとき、又は前記３つの０ポイント情報における中央値の前後のいずれか一方の０ポイント情報の値のみがゼロクロス点を示しているときはｂ＊×Ｇなる式により値Ｐを算出し、前記３つの０ポイント情報における中央値がゼロクロス点を示しているときは前記仮判別値を０と算出し、算出した前記値Ｐを、前記連続する３つの０ポイント情報のうちの中央値の０ポイント情報が得られるときの前記第１又は第２の波形等化後再生信号の極性に応じた極性の前記仮判別値として算出することを特徴とする請求項３乃至５のうちいずれか一項記載の再生装置。
（８）  前記ＰＲモード信号により指定される前記パーシャルレスポンス等化特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わしたとき、前記仮判別手段は、前記連続する５つの０ポイント情報における中央値とその前後両方の０ポイント情報の値とが共にゼロクロス点を示していないときは（ａ＋ｂ）＊×Ｇ（ただし、Ｇは所定のゲイン、＊は中央値（ａ＋ｂ）が０になるようにオフセットした後の値であることを示す）なる式により値Ｐを算出し、前記５つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の最小反転間隔が２であるときは（ｂ−ａ）＊×Ｇなる式により値Ｐを算出し、前記５つの０ポイント情報における中央値の前後両方の０ポイント情報の値のみがゼロクロス点を示しており、かつ、前記ＲＬＬモード信号が示す記録信号の前記最小反転間隔が２でないとき、又は前記５つの０ポイント情報における中央値の前後のいずれか一方の０ポイント情報の値のみがゼロクロス点を示しているとき、又は前記５つの０ポイント情報における１番目と４番目の０ポイント情報の値のみがゼロクロス点を示しているとき、又は前記５つの０ポイント情報における２番目と５番目の０ポイント情報の値のみがゼロクロス点を示しているときは、ｂ＊×Ｇなる式により値Ｐを算出し、前記５つの０ポイント情報の値が上記のいずれにも当てはまらないときは値Ｐを０と算出し、算出した前記値Ｐを、前記連続する５つの０ポイント情報のうちの中央値の０ポイント情報が得られるときの前記第１又は第２の波形等化後再生信号の極性に応じた極性の前記仮判別値として算出することを特徴とする請求項３乃至５のうちいずれか一項記載の再生装置。
（９）  記録媒体に記録されているランレングス制限符号を再生し、その再生信号をトランスバーサルフィルタを用いてパーシャルレスポンス等化して得たディジタル信号を復号する復号装置において、
前記ディジタル信号を、偶数番目のデータ信号と奇数番目のデータ信号とに振り分けて、もしくは補間して並列に出力するサンプリング出力手段と、
前記偶数番目のデータ信号と前記奇数番目のデータ信号とに基づいて前記偶数番目のデータを復号し、偶数番目の復号データを出力する偶数復号手段と、
前記偶数番目のデータ信号と前記奇数番目のデータ信号に基づいて前記奇数番目のデータを復号し、奇数番目の復号データを出力する奇数復号手段とを有し、
前記偶数復号手段もしくは前記奇数復号手段は、
前記偶数番目のデータ信号を入力し、偶数ブランチメトリック演算結果を出力する偶数ブランチメトリック演算手段と、
前記奇数番目のデータ信号を入力とし、奇数ブランチメトリック演算結果を出力する奇数ブランチメトリック演算手段と、
前記偶数ブランチメトリック演算結果を第１のパスメトリックと加算して第２のパスメトリックを算出するとともに、その過程において発生する比較・選択結果に基づく偶数パスメモリー制御信号を出力し、
前記奇数ブランチメトリック演算結果を前記第２のパスメトリックと加算して１データ単位分遅延したものを第１のパスメトリックとして算出するとともに、その過程において発生する比較・選択結果に基づく奇数パスメモリー制御信号を出力するパスメトリック演算手段と、
前記偶数パスメモリー制御信号及び前記奇数パスメモリー制御信号を入力し、偶数復号データ及び奇数復号データを出力するパスメモリー演算手段とを有することを特徴とする復号装置。
（１０）  前記第１の波形等化後再生信号を入力とし、偶数ブランチメトリック演算結果を出力する偶数ブランチメトリック演算手段と、
前記第２の波形等化後再生信号を入力とし、奇数ブランチメトリック演算結果を出力する奇数ブランチメトリック演算手段と、
前記偶数ブランチメトリック演算結果を第１のパスメトリックと加算して第２のパスメトリックを算出するとともに、その過程において発生する比較・選択結果に基づく偶数パスメモリー制御信号を出力し、前記奇数ブランチメトリック演算結果を前記第２のパスメトリックと加算して１データ単位分遅延したものを前記第１のパスメトリックとして算出するとともに、その過程において発生する比較・選択結果に基づく奇数パスメモリー制御信号を出力するパスメトリック演算手段と、
前記偶数パスメモリー制御信号及び前記奇数パスメモリー制御信号を入力とし、偶数復号データ及び奇数復号データを出力するパスメモリー演算手段を有することを特徴とする請求項１乃至８のいずれか一項記載の再生装置。
【００２８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる再生装置の第１の実施の形態のブロック図を示す。同図において、ランレングス制限符号が高密度記録された光ディスク１５からＰＤヘッドアンプ１６で光電変換及び増幅されたランレングス制限符号（ディジタル信号）は、低域フィルタ（ＬＰＦ）１７を用いて高域（ノイズ）成分が阻止され、続いてＡ／Ｄ変換器１８を通し、必要に応じて図示しないＡＧＣ回路で振幅が一定になるように自動利得制御（ＡＧＣ）された後、リサンプリングＤＰＬＬ１９に供給される。なお、Ａ／Ｄ変換器を設ける位置は、リサンプリングＤＰＬＬ１９の前であればどこであってもよい。
【００２９】
リサンプリングＤＰＬＬ１９は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ回路で、Ａ／Ｄ変換器１８により固定のシステムクロックでサンプリングされている入力信号に対し、所望のビットレートでリサンプリングしたディジタルデータ（すなわち、ディジタルデータの位相０°、１８０°のうち、１８０°のリサンプリングデータ）を生成し、本実施の形態の要部を構成する後述の適応等化回路２０に供給する。
【００３０】
なお、ここでリサンプリングとは、ビットクロックのタイミングにおけるサンプリングデータを、システムクロックのタイミングでＡ／Ｄ変換したデータより間引き補間演算をして求めることをいう。このとき、データを奇数番目のデータФ３と偶数番目のデータФ４に振り分けて適応等化回路２０へ出力する。
【００３１】
また、リサンプリングＤＰＬＬ１９は、位相０°のリサンプリングデータのゼロクロスを検出しており、それにより得られる奇数データ信号に対応した奇数０ポイント情報ＺＤａ及び偶数データ信号に対応した偶数０ポイント情報ＺＤｂを適応等化回路２０に供給する。リサンプリングＤＰＬＬ１９から適応等化回路２０に受け渡されるデータΦ３及びΦ４と、０ポイント情報ＺＤａ及びＺＤｂと、時間軸通りに並べたサンプル点Ｄ１〜Ｄ１５の関係を図３に示す。
【００３２】
図３に示すように、奇数０ポイント情報ＺＤａの立ち上がりのタイミングでは、奇数データ信号のサンプル点Ｄ１、Ｄ９がゼロクロス点にあり、偶数０ポイント情報ＺＤｂの立ち上がりのタイミング直後では、偶数データ信号のサンプル点Ｄ６、Ｄ１４がゼロクロス点にある。
【００３３】
なお、上記０ポイント情報ＺＤａ及びＺＤｂは、ビットサンプリングのデータが、ゼロレベルとクロスするポイントをビット単位で示している。更に、リサンプリングＤＰＬＬ１９は、この０ポイント情報が示すゼロクロスポイントに相当する位相１８０°のリサンプリングデータの値に基づいて、それが０になるように、リサンプリングのタイミング、つまり周波数及び位相をロックさせる。
【００３４】
ここで、リサンプリングＤＰＬＬ１９について、更に詳細に説明する。図２はリサンプリングＤＰＬＬ１９の一実施の形態のブロック図を示す。同図に示すように、リサンプリングＤＰＬＬ１９は、補間器４１、位相検出器４２、ループフィルタ４３及びタイミング発生器４４からなる一巡のフィードバックループ回路であり、補間器４１には図１のＡ／Ｄ変換器１８からの再生ディジタル信号Φ０と、タイミング発生器４４からのデータ点位相情報とビットクロックが入力され、再生ディジタル信号Φ０の位相点データのデータ値が補間により推定されて出力される。このとき、データ点位相情報に従って、入力された再生ディジタル信号を直接推定しても良いが、先に再生ディジタル信号を補間して情報を増やしておいた後、データ点位相情報に従って推定しても良い。この方がさらに精度が良くなる。
【００３５】
補間器４１の出力データ値であるΦ１及びΦ２は、リサンプリングデータとして位相検出器４２に供給される。位相検出器４２は図１の適応等化回路２０へ奇数再生データΦ３及び偶数再生データΦ４を出力する一方、位相誤差信号を生成し、ループフィルタ４３に供給し、ここで積分させた後タイミング発生器４４に供給する。タイミング発生器４４は入力されるループフィルタ４３のデータに基づいて次のデータ点位相の推定を行い、このデータ点位相情報と同じく生成されたビットクロックを補間器４１へ出力する。
【００３６】
位相検出器４２はデータの極性が変化する点、つまりゼロクロスポイントを認識して、位相誤差信号を出力するので、そのポイントをすでに認識している。そこで、奇数再生データΦ３のうち、どのデータがゼロクロスポイントに相当するかを示す奇数０ポイント情報ＺＤａ、偶数再生データΦ４のうち、どのデータがゼロクロスポイントに相当するかを示す偶数０ポイント情報ＺＤｂ、をそれぞれ適応等化回路２０に供給する。
【００３７】
再び図１に戻って説明するに、適応等化回路２０は、リサンプリングＤＰＬＬ１９から出力された、奇数再生データΦ３、奇数０ポイント情報ＺＤａ、偶数再生データΦ４、偶数０ポイント情報ＺＤｂをそれぞれ入力信号として受け、ＰＲ特性を付与して等化後再生波形（奇数等化後データΦ９と偶数等化後データΦ１０）を生成し、その２つの等化後再生波形を復号回路３８に並列に供給して、例えばビタビ復号させる。
【００３８】
適応等化回路２０によりＰＲ特性が付与された等化後再生波形は、復号回路３８に供給されて、例えばビタビ復号される。このビタビ復号の具体的な回路構成は後述するが、等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データ系列として出力する。
【００３９】
ＥＣＣ回路３９は、上記の復号回路３８からの復号データ系列中の誤り訂正符号を用いて、その誤り訂正符号の生成要素の符号誤りを訂正し、誤りの大幅に低減された復号データを出力する。以上の構成において、本実施の形態は適応等化回路２０の構成に特徴を有するものであり、以下、この適応等化回路２０について更に詳細に説明する。
【００４０】
図４は本発明装置の要部の適応等化回路２０の第１の実施の形態のブロック図を示す。図１の適応等化回路２０に相当する図４の第１の実施の形態の適応等化回路２０ａは、リサンプリングＤＰＬＬ１９からのリサンプリング・データΦ３に対してＰＲ等化特性を付与するトランスバーサルフィルタ（ＴＶＦ）２１ａと、このトランスバーサルフィルタ２１ａの係数をエラー信号に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２２ａと、リサンプリングＤＰＬＬ１９からの０ポイント情報ＺＤａ及びＺＤｂを遅延するタップ遅延回路２３と、トランスバーサルフィルタ２１の出力信号とタップ遅延回路２３からの遅延信号とに基づいて前記エラー信号を生成する仮判別回路２４ａと、前記エラー信号を極性反転して乗算器・ＬＰＦ２２ａに供給するインバータ（ＩＮＶ）２５ａと、リサンプリングＤＰＬＬ１９からのリサンプリング・データΦ４に対してＰＲ等化特性を付与するトランスバーサルフィルタ（ＴＶＦ）２１ｂと、このトランスバーサルフィルタ２１ｂの係数をエラー信号に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２２ｂと、トランスバーサルフィルタ２１の出力信号とタップ遅延回路２３からの遅延信号とに基づいて前記エラー信号を生成する仮判別回路２４ｂと、前記エラー信号を極性反転して乗算器・ＬＰＦ２２ｂに供給するインバータ（ＩＮＶ）２５ｂとからなる。
【００４１】
上記のタップ遅延回路２３は、例えば図５及び図６に示す如き回路構成とされている。また、仮判別回路２４ａ及び２４ｂは、例えば図７に示す如き回路構成とされている。タップ遅延回路２３は、図５に示すように、リサンプリングＤＰＬＬ１９からの０ポイント情報ＺＤａ及びＺＤｂを遅延素子（Ｄｅｌａｙ）１０１ａ、１０１ｂでそれぞれ遅延されて遅延信号Ｚａ１、Ｚｂ１として出力されると共に、更に４段縦続接続されたラッチモジュール（ＬＭ）１０２〜１０５を通して、それぞれ遅延され、それぞれから遅延信号Ｚａ２及びＺｂ２、Ｚａ３及びＺｂ３、Ｚａ４及びＺｂ４、Ｚａ５及びＺｂ５を出力する。
【００４２】
上記のＬＭ１０２〜１０５は、それぞれ同一構成で図６に示すように、Ｄ型フリップフロップ１０６で構成された遅延回路部とそのままスルーで入力信号を出力する非遅延回路部からなる回路である。なお、タップ遅延回路２３内のＤ型フリップフロップの各イネーブル端子（図示省略）にはビットクロックがそれぞれ入力されており、また、各クロック端子には端子４５を介してシステムクロックがそれぞれ入力され、更に各クリア端子にはリセット信号がそれぞれ入力される。
【００４３】
また、仮判別回路２４ａ及び２４ｂは同一構成で、それぞれ図７に示すように、仮判別器１１０ａ（または１１０ｂ）と減算器１１１ａ（または１１１ｂ）により構成されている。仮判別器１１０ａ（または１１０ｂ）には、トランスバーサルフィルタ２１ａ（または２１ｂ）からのデータと、タップ遅延回路２３の出力遅延信号と、後述のＰＲモード信号と、後述のＲＬＬモード信号とが入力される。
【００４４】
仮判別器１１０ａ（または１１０ｂ）は論理回路により構成されており、入力された信号に基づいて、後述のアルゴリズムに従ってパーシャルレスポンス特性の性質を巧みに利用した仮判別動作を行う。減算器１１１ａ（または１１１ｂ）は入力データФ３（またはФ４）から、仮判別器１１０ａ（または１１０ｂ）からの仮判別結果を差し引いてエラー信号を生成する。これを図４のＩＮＶ２５ａ（または２５ｂ）を介して乗算器・ＬＰＦ２２ａ（または２２ｂ）へ出力する。このように、タップ遅延回路２３及び仮判別回路２４ａ（または２４ｂ）は、いずれもディジタル回路で構成されるため、アナログ特有の経時変化・パラメータばらつきの影響を受けることがなく、信頼性が高く、しかも回路規模も殆ど増えることのない構成である。
【００４５】
次に、パーシャルレスポンス（ＰＲ）特性について説明するに、例えばＰＲ（ａ，ｂ，ｂ，ａ）の特性を図８（Ａ）に示す孤立波に付与して等化すると、その等化波形はよく知られているように図８（Ｂ）に示すようになる。更に、連続波では、この等化波形は、０，ａ，ａ＋ｂ，２ａ，２ｂ，ａ＋２ｂ，２ａ＋２ｂの７値をとる。この７値をビタビ復号器に入力すると、元のデータ（入力値）とＰＲ等化後の再生信号（出力値）は、過去の信号の拘束を受け、これと（１，７）ＲＬＬによって入力信号の”１”は２回以上続かないことを利用すると、図８（Ｃ）に示すような状態遷移図で表わすことができることが知られている。
【００４６】
図８（Ｃ）において、Ｓ０〜Ｓ５は直前の出力値により定まる状態を示す。この状態遷移図から例えば状態Ｓ２にあるときは、入力値がａ＋２ｂのとき出力値が１となって状態Ｓ３へ遷移し、入力値が２ｂのとき出力値が１となって状態Ｓ４へ遷移するが、それ以外の入力値は入力されないことが分かり、また、もし入力されればそれはエラーであることが分かる。
【００４７】
図９は上記のＰＲ（ａ，ｂ，ｂ，ａ）の特性とランレングス制限規則ＲＬＬモードと仮判別器１１０ａ（または１１０ｂ）の出力する仮判定値との関係を示す図である。同図において、一番上の行のＰＲモードは、仮判別回路２４ａ（または２４ｂ）に入力される信号の値を示しており、一番左の列のＲＬＬモードは、仮判別回路２４ａ（または２４ｂ）の仮判別器１１０ａ（または１１０ｂ）に入力される信号を示しており、ここではＲＬＬ（１，Ｘ）とＲＬＬ（２，Ｘ）を示している。
【００４８】
ＰＲモードの値はパーシャルレスポンス特性がＰＲ（１，１）、ＰＲ（１，１，１）、ＰＲ（１，２，２，１）、ＰＲ（１，３，３，１）、ＰＲ（２，３，３，２）及びＰＲ（３，４，４，３）のいずれであるかを示す。また、ＲＬＬ（１，Ｘ）は最小反転間隔が”２”で、最大反転間隔が変調方式によって異なる所定の値Ｘのランレングス制限規則を示し、ＲＬＬ（２，Ｘ）は最小反転間隔が”３”で、最大反転間隔が変調方式によって異なる所定の値Ｘのランレングス制限規則を示している。
【００４９】
ＲＬＬ（１，Ｘ）の場合は、図８と共に説明したように、等化波形は、ＰＲ（ａ，ｂ，ｂ，ａ）では０，ａ，ａ＋ｂ，２ａ，２ｂ，ａ＋２ｂ，２ａ＋２ｂの７値をとり、これらに対応した各パーシャルレスポンス特性における仮判定値が図９に示されている。仮判定値のうち、矢印の右側の値が上記の７値の中央値である「ａ＋ｂ」が”０”になるようにオフセットしたときの値を示す。ＲＬＬ（２，Ｘ）はＲＬＬ（１，Ｘ）と同様の仮判定値を示すが、ＲＬＬ（１，Ｘ）の２ａ、２ｂで示す２行の値は存在しない。これは、図８（Ｃ）の状態遷移図のＳ５→Ｓ１、Ｓ２→Ｓ４の遷移が存在しないからである（値２ａ、２ｂをとらないからである）。
【００５０】
また、図９において、ＰＲ（１，１）はＰＲ（ａ，ｂ，ｂ，ａ）のａ＝０、ｂ＝１の場合である。更に、図９において、ゲインＧはオフセット後の絶対値の最大値（ａ＋ｂ）*を正規化するための乗算係数であり、Ａ／（ａ＋ｂ）*で表される（ただし、Ａは任意のレベル）。
【００５１】
次に、再び図７に戻って図７に示す仮判別回路２４ａ（２４ｂ）の動作について説明するに、入力されたトランスバーサルフィルタ２１ａ（または２１ｂ）からの波形等化再生信号は、現在時刻における信号Ｄ３として取り扱われる。一方、リサンプリングＤＰＬＬ１９からの０ポイント情報ＺＤａ（またはＺＤｂ）は、タップ遅延回路２３に供給され、そのタップ遅延出力が仮判別器１１０ａ（または１１０ｂ）に入力される。仮判別器１１０ａ（または１１０ｂ）は後述のアルゴリズムに従って、パーシャルレスポンス等化を前提とした仮判別（収束目標設定）を行う。
【００５２】
減算器１１１ａ（または１１１ｂ）は、現在時刻信号Ｄ３から仮判別器１１０ａ（または１１０ｂ）により得られた判別結果を減算してエラー信号ＥＲＲａ（またはＥＲＲｂ）を演算し、図４のインバータ２５ａ（または２５ｂ）で極性反転させた後、乗算器・ＬＰＦ２２ａ（または２２ｂ）へ出力する。インバータ２５ａ（または２５ｂ）で極性反転されたエラー信号は、乗算器・ＬＰＦ２２ａ（または２２ｂ）でトランスバーサルフィルタ２１ａ（または２１ｂ）からのタップ出力と乗算された後高域周波数成分が除去され、上記のエラー信号を０にするようなタップ係数（フィルタ係数）としてトランスバーサルフィルタ２１ａ（または２１ｂ）へ出力される。
【００５３】
次に、仮判別器１１０ａ（または１１０ｂ）による動作について、図１０のフローチャート等と共に更に詳細に説明する。ここで、上記の０ポイント情報の値Ｚが”１”であるときはゼロクロスポイントを示しており、これは、図８（Ｃ）に示したＰＲ（ａ，ｂ，ｂ，ａ）の状態遷移図では「ａ＋ｂ」という値で表わされており、状態Ｓ１→Ｓ２又は状態Ｓ４→Ｓ５へ遷移する過程において発生する。
【００５４】
この場合、図８（Ｃ）中、右半分の状態Ｓ２、Ｓ３及びＳ４は正の値の経路（ａ＋ｂ＝０に正規化した場合、図９と共に説明したように、ａ＋２ｂ、２ａ＋２ｂ、２ｂのいずれか）を辿り、左半分の状態Ｓ５、Ｓ０及びＳ１は負の値の経路（ａ＋ｂ＝０に正規化した場合、図９と共に説明したように、０、ａ、２ａのいずれか）を辿るため、ゼロクロスポイントの前又は後の値を参照することにより、正の経路なのか、負の経路なのかが判別できる。
【００５５】
しかも、あるゼロクロスポイントから次のゼロクロスポイントまでの間隔が分かれば、つまり状態Ｓ２から状態Ｓ５に至るまで、又は状態Ｓ５から状態Ｓ２に至るまでの遷移数がわかれば、経路が確定し、取り得るべき値が各々のサンプル点に対して明確になる。
【００５６】
また、上記の状態遷移図で「ａ＋ｂ」以外の値、すなわちゼロクロスポイントでないときは、上記の０ポイント情報の値Ｚは”０”である。この状態遷移図から、ゼロクロスポイント（Ｚ＝１）は２つ連続して取り出されることはなく、また、ＲＬＬ（１，Ｘ）の場合は、隣接するＺ＝１の間には最低１つの”０”が存在する（０ポイント情報の値Ｚが１→０→１と変化したとき、すなわち、状態Ｓ２→Ｓ４→Ｓ５、あるいは状態Ｓ５→Ｓ１→Ｓ２と遷移したとき）。なお、ＲＬＬ（２，Ｘ）の場合は、隣接するＺ＝１の間には最低２つの”０”が存在する。２ａ及び２ｂの値は存在しないからである。
【００５７】
実際の信号では、ノイズ等の影響により、ゼロクロスポイント自体の検出を誤ることも十分に予想されるが、フィードバック制御の場合、正しい判定のできる確率が誤る確率を上回っていれば、正しい方向に収束していくはずであり、また、十分な積分処理のため、単発のノイズは実用上問題ないと考えられる。
【００５８】
以上の点に着目し、仮判別器１１０ａ（または１１０ｂ）は、まず、タップ遅延回路２３ａ（または２３ｂ）を介してビットクロックの周期毎に入力される０ポイント情報の値Ｚを識別し、連続する５クロック周期の５つの値がオール”０”であるかどうか（図１０のステップ６１）、上記の５つの値のうちの最後の値のみが”１”かどうか（図１０のステップ６２）、上記の５つの値のうちの最初の値のみが”１”かどうか（図１０のステップ６３）、上記の５つの値のうちの最初と最後の値が”１”で残りの３つの値は”０”かどうかを判別する（図１０のステップ６４）。
【００５９】
これらのパターンは、着目する０ポイント情報の値Ｚの中央の値を”０”としたとき、前後両側の０ポイント情報の値Ｚがいずれも”０”である場合であり、このときは信号波形が正側、又は負側に張り付いている場合であるので、これらのパターンのいずれかを満たすときは、
Ｐ＝（ａ＋ｂ）*ラＧ                （１）
なる式により、大なる値Ｐを算出する（図１０のステップ６５）。ただし、（１）式及び後述の（２）、（３）式中、Ｇは図９に示したゲイン、ａ*、ｂ*はＰＲ（ａ，ｂ，ｂ，ａ）におけるａとｂの値を、中央値（ａ＋ｂ）が０になるようにオフセットした後の値であることを示す。これらａ*、ｂ*及びＧの値は、ＰＲモード信号、ＲＬＬモード信号により求められる既知の値である。
【００６０】
上記のパターンのいずれでもないときは、連続する５クロック周期の５つの０ポイント情報の値Ｚが”０１０１０”であるかどうか判別し（図１０のステップ６６）、このパターンのときはＲＬＬモード信号に基づき、ＲＬＬ（１，Ｘ）のパーシャルレスポンス等化であるかどうか判定する（図１０のステップ６７）。このパターンは、着目する中央値の０ポイント情報の値Ｚを”０”としたとき、中央値の前後両側に隣接する２つのＺの値がいずれも”１”の場合であり、これは前記したように、ＲＬＬ（１，Ｘ）のときのみ発生する可能性があるので、ＲＬＬ（１，Ｘ）であるときは
Ｐ＝（ｂ−ａ）*ラＧ                （２）
なる式により、値Ｐを算出する（図１０のステップ６８）。なお、このときは、極性が２クロック目で瞬時に変化するので、（２）式により小なる値Ｐが算出される。
【００６１】
連続する５クロック周期の５つの０ポイント情報の値Ｚが”０１０１０”でないときは、それら５つの０ポイント情報の値Ｚが”０１００１”、”１００１０”、”０００１０”及び”０１０００”のうちのいずれかのパターンであるかどうか判別する（図１０のステップ６９〜７２）。これら４つのパターンは、連続する５つの０ポイント情報のうち中央値がゼロクロス点を示しておらず、かつ、中央値の前後に隣接する２つの０ポイント情報の一方がゼロクロス点を示しているときである。
【００６２】
上記の４つのパターンのどれかであるとき、あるいはステップ６７でＲＬＬモードが（１，Ｘ）でないと判定されたときは、
Ｐ＝ｂ*ラＧ                      （３）
なる式により、値Ｐを算出する（図１０のステップ７３）。この場合、信号波形は短期間、同じ極性を保っているので、（１）式及び（２）式の中間レベルの値Ｐが（３）式により算出される。
【００６３】
上記のステップ６５、６８及び７３のいずれかで値Ｐを算出すると、続いてＤ型フリップフロップ４７から取り出される現在時刻の波形等化信号Ｄ３が０以上であるかどうか判別する（図１０のステップ７４）。現在時刻の波形等化信号Ｄ３が０以上であるときは最終仮判定レベルＱをＰの値とし（図１０のステップ７５）、負であるときは最終仮判定レベルＱを−Ｐの値とする（図１０のステップ７６）。
【００６４】
なお、ステップ７２で０ポイント情報の値Ｚが”０１０００”でないと判定されたときは、最終仮判定レベルＱを”０”とする（図１０のステップ７７）。例えば、連続する５つの０ポイントＺの中央値が”１”の場合などがこの場合に相当する。
【００６５】
以上の仮判別処理により得られた仮判定レベルＱは、図７の減算器５２ａ（または５２ｂ）に供給されて現在時刻の波形等化信号Ｄ３との差分をとられてエラー信号とされ、前述したように、Ｄ型フリップフロップ５３でラッチされた後図４のＩＮＶ２５ａ（または２５ｂ）を介して図４の乗算器・ＬＰＦ２２ａ（または２２ｂ）へ出力され、ここで乗算されてから高域周波数成分が除去され、トランスバーサルフィルタ２１ａ（または２１ｂ）にタップ係数として出力される。
【００６６】
このようにして、図７の減算器５２ａ（または５２ｂ）から取り出されるエラー信号が０になるように、トランスバーサルフィルタ２１ａ（または２１ｂ）のタップ係数が可変制御されることにより、トランスバーサルフィルタ２１ａ（または２１ｂ）による波形等化を収束範囲を拡大させて好適に行うことができる。
【００６７】
次に、上記の仮判別処理による波形等化について、更に具体的に説明する。例えば、図１１（Ａ）に実線で示す波形の等化後再生信号が、トランスバーサルフィルタ２１ａ（又は２１ｂ）から取り出されて仮判別回路２４ａ（又は２４ｂ）に入力される場合、この仮判別回路２４ａ（又は２４ｂ）にはリサンプリングＤＰＬＬ１９から同図（Ａ）の波形の下部に示すような値Ｚの０ポイント情報もタップ遅延回路２３を介して入力される。
【００６８】
ここで、図１１（Ａ）において、○印は記録媒体に記録されたランレングス制限符号の本来のデータ点を示す。また、×印はトランスバーサルフィルタ２１ａ（又は２１ｂ）によりパーシャルレスポンス等化するときの等化用のサンプル点を示し、これは本来のデータ点から１８０°ずれている（他の図１１（Ｂ）〜（Ｄ）、図１２、図１３も同様）。
【００６９】
図１１（Ａ）において、連続する５つの０ポイント情報の値Ｚがオール”０”のときと”１００００”のときと”００００１”のときは前記（１）式に基づいて等化され（図１０のステップ６１〜６３、６５）、図１１（Ｂ）に示すように、再生信号が本来と同様の波形で得られる。なお、上記の（１）式〜（３）式の演算結果による波形等化は、連続する５つの０ポイント情報の値Ｚの３番目のタイミングで、波形等化信号Ｄ３の極性に応じて行われることは図１０に示した通りである。
【００７０】
図１１（Ｃ）はリサンプリングＤＰＬＬ１９から取り出された連続する５つの０ポイント情報の値Ｚが”１０００１”であるときの、トランスバーサルフィルタ２１ａ（又は２１ｂ）の出力等化後再生信号波形の一例を示す。この場合、連続する５つの０ポイント情報の値Ｚの３番目のタイミングの、波形等化信号Ｄ３の値は正であるから、このとき（１）式による波形等化が行われ（図１０のステップ６４、６５、７４、７５）、図１１（Ｄ）に示す等化後再生信号がトランスバーサルフィルタ２１から得られる。
【００７１】
図１２（Ａ）はリサンプリングＤＰＬＬ１９から取り出された連続する５つの０ポイント情報の値Ｚが”０１０１０”で、かつ、ＲＬＬ（１，Ｘ）であるときと、連続する５つの０ポイント情報の値Ｚが”０１００１”であるときのトランスバーサルフィルタ２１の出力等化後再生信号波形の一例を示す。この場合、連続する５つの０ポイント情報の値Ｚが”０１０１０”のときの波形等化信号Ｄ３の値は正であるから、（２）式による正の値の波形等化が行われ（図１０のステップ６６〜６８、７４、７５）、”０１００１”のときの波形等化信号Ｄ３の値は負であるから、（３）式による負の値の波形等化が行われ（図４のステップ６９、７３、７４、７６）、図１２（Ｂ）に示す等化後再生信号がトランスバーサルフィルタ２１から得られる。
【００７２】
図１３（Ａ）はリサンプリングＤＰＬＬ１９から取り出された連続する５つの０ポイント情報の値Ｚが”０１０００”であるときと、連続する５つの０ポイント情報の値Ｚが”０００１０”であるときのトランスバーサルフィルタ２１の出力等化後再生信号波形の一例を示す。この場合、連続する５つの０ポイント情報の値Ｚが”０１０００”、”０００１０”のときはいずれも波形等化信号Ｄ３の値は正であるから、（３）式による正の値の波形等化が行われ（図１０のステップ７１、７３〜７５、又はステップ７２〜７５）、図１３（Ｂ）に示す等化後再生信号がトランスバーサルフィルタ２１から得られる。
【００７３】
更に、図１３（Ｃ）はリサンプリングＤＰＬＬ１９から取り出された連続する５つの０ポイント情報の値Ｚが”０１００１”であるときと、連続する５つの０ポイント情報の値Ｚが”１００１０”であるときのトランスバーサルフィルタ２１の出力等化後再生信号波形の一例を示す。この場合、連続する５つの０ポイント情報の値Ｚが”０１００１”、”１００１０”のときはいずれも波形等化信号Ｄ３の値は正であるから、（３）式による正の値の波形等化が行われ（図１０のステップ６９、７３〜７５、又はステップ７０、７３〜７５）、図１３（Ｄ）に示す等化後再生信号がトランスバーサルフィルタ２１から得られる。
【００７４】
このように、この実施の形態では、０ポイント情報の値Ｚを参照し、状態遷移図から自と決定される値に等化するようにしたため、現在のサンプル点のレベルに依存しない（他の目標値に近くても影響されない）正確な波形等化ができる。また、異なるパーシャルレスポンス等化に対応でき、更に判定を誤る確率はスレッショルドが固定の従来装置に比べて少ないので、収束時間を短時間にできる。なお、本実施の形態は、ＲＬＬ（２，Ｘ）にも同様に適用できる。図９と共に説明したように、ＲＬＬ（１，Ｘ）と略同様の状態遷移が行われるからである。
【００７５】
図１４は適応等化回路２０ａの出力信号のアイパターンの一例を示す。同図（Ａ）及び（Ｂ）において、縦軸は２の補数表示で表したレベル、横軸はサンプル点数により表現される時間を示す。図１４（Ａ）は適応等化回路２０ａから出力される奇数等化後データΦ９のアイパターンを示し、同図（Ｂ）は適応等化回路２０ａから出力される偶数等化後データΦ１０のアイパターンを示す。
【００７６】
図１４（Ａ）及び（Ｂ）から分かるように、本実施の形態によれば、例としてＰＲ（１，１，１，１）に等化した場合、奇数等化後データΦ９及び偶数等化後データΦ１０のいずれも、「０」、「３２」、「６４」、「−３２」及び「−６４」の５つの目標値のそれぞれに収束していることがわかる。
【００７７】
次に、本発明の他の実施の形態について説明する。図１５（Ａ）は本発明装置の要部の適応等化回路の第２の実施の形態のブロック図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。図１５（Ａ）に示す第２の実施の形態の適応等化回路２０ｂは、トランスバーサルフィルタ２１ａ及び２１ｂに入力されるそれぞれのタップ係数Ｃ１〜Ｃ５を、乗算器・低域フィルタ（ＬＰＦ）２２ａの出力する係数Ｃａ１〜Ｃａ５と乗算器・低域フィルタ（ＬＰＦ）２２ｂの出力する係数Ｃｂ１〜Ｃｂ５とを係数平均化ブロック２６にて平均化した値としたものである。
【００７８】
上記の係数平均化ブロック２６は、図１５（Ｂ）に示すように、対応する係数同士の平均化演算処理を行う５つの平均化回路（ＡＶＥ）２６１〜２６５から構成されており、平均の値Ｃ１〜Ｃ５を出力して、トランスバーサルフィルタ２１ａ及び２１ｂに供給する。このようにすることで、有効データが偶数データもしくは奇数データに偏ってしまった場合にも、正しい係数に制御することが可能となる。
【００７９】
次に、本発明の第２の実施の形態について説明する。図１６は本発明になる再生装置の第２の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図１６において、図１の適応等化回路２０に相当する第２の実施の形態の適応等化回路３０は、リサンプリングＤＰＬＬ１９ａからのリサンプリング・データΦ３及びΦ４に対して適応等化処理を行って、波形等化後再生信号Φ９及びΦ１０を復号回路３８に出力する点に特徴がある。
【００８０】
図１７は本発明装置の要部の適応等化回路の第３の実施の形態のブロック図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。図１７に示す第３の実施の形態の適応等化回路３０ａは、図１６の適応等化回路３０の実施の形態で、リサンプリングＤＰＬＬ１９ａからのリサンプリング・データΦ３及びΦ４に対してＰＲ等化特性を付与するトランスバーサルフィルタ２１ａ及び２１ｂと、このトランスバーサルフィルタ２１ａ及び２１ｂの係数をエラー信号に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２２ａ及び２２ｂと、タップ遅延回路２３と、トランスバーサルフィルタ２１ａの出力信号とタップ遅延回路２３からの遅延信号とに基づいてエラー信号を生成して乗算器・ＬＰＦ２２ａに供給する仮判別回路２４ａと、トランスバーサルフィルタ２１ｂの出力信号とタップ遅延回路２３からの遅延信号とに基づいてエラー信号を生成して乗算器・ＬＰＦ２２ｂに供給する仮判別回路２４ｂと、トランスバーサルフィルタ２１ａ及び２１ｂの出力信号よりゼロクロスポイントを検出してタップ遅延回路２３に供給するゼロ検出器３１からなる。
【００８１】
ゼロ検出器３１は、例えば時間的に連続する等化後再生信号の極性が反転したときに、近傍の２つのサンプル点のうち、より０に近い方を０ポイント情報としてタップ遅延回路２３に供給する。これにより、この実施の形態も、図４の実施の形態と同様の動作を行う。
【００８２】
次に、本発明装置の要部の適応等化回路の第４の実施の形態について説明する。図１８（Ａ）は本発明装置の要部の適応等化回路の第４の実施の形態のブロック図を示す。同図中、図１７と同一構成部分には同一符号を付し、その説明を省略する。図１８（Ａ）に示す第４の実施の形態の適応等化回路３０ｂは、図１６の適応等化回路３０の他の実施の形態で、トランスバーサルフィルタ２１ａ及び２１ｂに入力されるそれぞれのタップ係数Ｃ１〜Ｃ５を、乗算器・低域フィルタ（ＬＰＦ）２２ａの出力する係数Ｃａ１〜Ｃａ５と乗算器・低域フィルタ（ＬＰＦ）２２ｂの出力する係数Ｃｂ１〜Ｃｂ５とを係数平均化ブロック２７にて平均化した値としたものである。
【００８３】
上記の係数平均化ブロック２７は、図１８（Ｂ）に示すように、対応する係数同士の平均化演算処理を行う５つの平均化回路（ＡＶＥ）２７１〜２７５から構成されており、平均の値Ｃ１〜Ｃ５を出力して、トランスバーサルフィルタ２１ａ及び２１ｂに供給する。このようにすることで、有効データが偶数データもしくは奇数データに偏ってしまった場合にも、正しい係数に制御することが可能となる。
【００８４】
ところで、リサンプリングＤＰＬＬ１９は、適宜その入力側にはＡＧＣ回路やＡＴＣ回路が設けられ、その出力側には適応等化回路２０ａ、２０ｂ（３０ａ，３０ｂ）が設けられているが、自分自身でループが完結しているために、確実な収束が期待でき、また外付けの回路も不要であるので構成が簡単であり、更に、ディジタル回路であるので信頼性が高いという利点を有する。しかし、本発明はこれに限らず、以下の実施の形態のようにリサンプリングＤＰＬＬを使用しない構成にも適用できる。
【００８５】
次に、本発明の再生装置の第３の実施の形態について説明する。図１９は本発明になる再生装置の第３の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図１９に示す再生装置の第３の実施の形態では、ＬＰＦ１７の入力再生信号が位相同期ループ（ＰＬＬ）回路３２に供給され、ここでビットに同期したクロックが生成され、そのクロックがＡ／Ｄ変換器１８及びＩＰＦ３３に供給される。
【００８６】
そのＡ／Ｄ変換器１８から出力される奇数データ（もしくは偶数データ）Φ１は、遅延及びゼロ検出器３４に直接に供給されると共に、補間フィルタ（ＩＰＦ）３３に供給され、ＩＰＦ３３において隣り合う２つの奇数データ（もしくは偶数データ）Φ１からシステムクロックのタイミングで間引き補間演算して生成された、隣り合う２つの奇数データ（もしくは偶数データ）Φ１の中間位置のサンプル点データΦ２が、偶数データ（もしくは奇数データ）として遅延及びゼロ検出器３４に供給される。
【００８７】
これにより、遅延及びゼロ検出器３４は、入力されたデータФ１及びФ２に基づき、入力データФ１及びФ２の極性が反転したときに、近傍の２つのサンプル点のうち、より０に近い方を０ポイント情報として遅延回路に供給して遅延することにより、リサンプリングＤＰＬＬ１９と同様に、奇数番目のデータФ３と偶数番目のデータФ４と、奇数番目データФ３に対応した奇数０ポイント情報ＺＤａ及び偶数番目データФ４に対応した偶数０ポイント情報ＺＤｂを生成出力し、適応等化回路３５に供給する。
【００８８】
適応等化回路３５は、第１乃至第４の実施の形態の適応等化回路２０ａ、２０ｂ、３０ａあるいは３０ｂと同様の構成により、入力されたデータФ３、Ф４及び０ポイント情報ＺＤａ及びＺＤａに対して適応等化処理を行って奇数番目のデータФ９と偶数番目のデータФ１０を出力する。
【００８９】
このように、本実施の形態では、適応等化回路３５が、リサンプリングＤＰＬＬ１９からの信号ではなく、Ａ／Ｄ変換した再生信号を入力信号として受け、Φ３、Φ４及びＺＤａ、ＺＤｂを出力する遅延及びゼロ検出器３４の出力信号を入力として動作するところに特徴がある。
【００９０】
次に、本発明の再生装置の第５の実施の形態について説明する。図２１は本発明になる再生装置の第５の実施の形態のブロック図を示す。同図中、図１９と同一構成部分には同一符号を付し、その説明を省略する。図２１に示す再生装置の第５の実施の形態では、適応等化回路５０が、遅延及びゼロ検出器３４からの信号Φ３及びΦ４ではなく、Ａ／Ｄ変換器１８から取り出される奇数番目データΦ１及び偶数番目データΦ２を入力として用いており、同じく奇数番目データΦ１及び偶数番目データΦ２が供給されたゼロクロス検出・位相比較器５１の出力である０ポイント情報ＺＤａ及びＺＤｂを入力として、適応等化動作を行うところに特徴がある。
【００９１】
ゼロクロス検出・位相比較器５１は、奇数番目データΦ１及び偶数番目データΦ２のゼロクロス検出を行い、その検出ゼロクロス点の位相と電圧制御発振器（ＶＣＯ）５３よりのビットクロックの位相とを位相比較して位相誤差信号を生成する。この位相誤差信号はループフィルタ５２を通してＶＣＯ５３に制御電圧として印加され、その出力システムクロック周波数を可変制御する。ＶＣＯ５３から出力されるシステムクロックは上記のビットクロックを含み、装置のクロックが必要な各ブロックに印加される。
【００９２】
ループフィルタ５２及びＶＣＯ５３はディジタルでもアナログでも構成可能であり、アナログの場合はＤ／Ａ変換を行うインターフェースが必要となる。この実施の形態も上記の各実施の形態と同様の特長を有する。
【００９３】
次に、本発明の再生装置の第６の実施の形態について説明する。図２２は本発明になる再生装置の第６の実施の形態のブロック図を示す。同図中、図２１と同一構成部分には同一符号を付し、その説明を省略する。図２２に示す再生装置の第６の実施の形態では、ＬＰＦ１７から出力された再生信号が、２つのＡ／Ｄ変換器５４及び５５にそれぞれ供給される。
【００９４】
一方、ＶＣＯ５３から出力されるシステムクロックは上記のビットクロックを含むが、互いに位相が１８０°異なるシステムクロックが出力され、Ａ／Ｄ変換器５４には位相０°のシステムクロックが供給されて再生信号のＡ／Ｄ変換を行わせて奇数データ（もしくは偶数データ）Φ１を生成させ、Ａ／Ｄ変換器５５には位相１８０°のシステムクロックが供給されて再生信号のＡ／Ｄ変換を行わせて偶数データ（もしくは奇数データ）Φ２を生成させる。これらのデータΦ１及びΦ２は適応等化回路５０及びゼロクロス検出・位相比較器５１にそれぞれ供給される。
【００９５】
次に、本発明の再生装置の第７の実施の形態について説明する。図２３は本発明になる再生装置の第７の実施の形態のブロック図を示す。同図中、図２１と同一構成部分には同一符号を付し、その説明を省略する。図２３に示す再生装置の第７の実施の形態では、ゼロクロス検出・位相比較器５６が、適応等化回路５０に入力されるデータΦ１及びΦ２ではなく、適応等化回路５０から出力されるデータΦ９及びΦ１０を入力として、ゼロクロス検出動作・位相比較動作を行うことを特徴とする。
【００９６】
次に、本発明の再生装置の第８の実施の形態について説明する。図２４は本発明になる再生装置の第８の実施の形態のブロック図を示す。同図中、図２２と同一構成部分には同一符号を付し、その説明を省略する。図２４に示す再生装置の第８の実施の形態は、ゼロクロス検出・位相比較器５７が、適応等化回路５０に入力されるデータΦ１及びΦ２ではなく、適応等化回路５０から出力されるデータΦ９及びΦ１０を入力として、ゼロクロス検出動作・位相比較動作を行う点が、図２２に示した第６の実施の形態の再生装置と異なる。
【００９７】
図２５及び図２６は適応等化回路５０の各例の内部ブロック図を示し、図２５は適応等化回路２０ａ、３０ａと同様の構成であり、図２６は適応等化回路３０ｂと同様の構成である。
【００９８】
なお、以上の実施の形態では、仮判別器１１０ａ（または１１０ｂ）は、図１０のフローチャートと共に説明したように、タップ遅延回路２３を介してビットクロックの周期毎に入力される、連続する５つの０ポイント情報の値Ｚに基づいて仮判別結果を得ているが、連続する３つの０ポイント情報の値Ｚに基づいて仮判別結果を得ることもできる。図２７はこの場合のフローチャートを示す。まず、連続する３クロック周期の３つの０ポイント情報の値Ｚがオール”０”であるかどうか判別し（図２７のステップ８１）、このときは信号波形が正側、又は負側に張り付いている場合であるので、このパターンを満たすときは、前記（１）式により大なる値Ｐを算出する（図２７のステップ８２）。
【００９９】
上記のパターンでないときは、連続する３クロック周期の３つの０ポイント情報の値Ｚが”１０１”であるかどうか判別し（図２７のステップ８３）、このパターンのときはＲＬＬモード信号に基づき、ＲＬＬ（１，Ｘ）のパーシャルレスポンス等化であるかどうか判定する（図２７のステップ８４）。このパターンは、着目する中央値の０ポイント情報の値Ｚを”０”としたとき、前後両側に隣接するＺの値がいずれも”１”の場合であり、これは前記したように、ＲＬＬ（１，Ｘ）のときのみ発生する可能性があるので、ＲＬＬ（１，Ｘ）であるときは前記（２）式により値Ｐを算出する（図２７のステップ８５）。
【０１００】
連続する３クロック周期の３つの０ポイント情報の値Ｚが”１０１”でないときは、それら３つの０ポイント情報の値Ｚが”１００”と”００１”のうちのいずれかのパターンであるかどうか判別する（図２７のステップ８７、８８）。これらのパターンは、着目する中央値の０ポイント情報の値Ｚの中央の値を”０”としたとき、前後両側に隣接する２つの０ポイント情報の値Ｚの一方が”１”である場合である。これらのパターンのどれかであるとき、あるいはステップ８４でＲＬＬモードが（１，Ｘ）でないと判定されたときは、前記（３）式により値Ｐを算出する（図２７のステップ８６）。
【０１０１】
上記のステップ８２、８５及び８６のいずれかで値Ｐを算出すると、前記の現在時刻の波形等化信号Ｄ３が０以上であるかどうか判別する（図２７のステップ８９）。現在時刻の波形等化信号Ｄ３が０以上であるときは最終仮判定レベルＱをＰの値とし（図２７のステップ９１）、負であるときは最終仮判定レベルＱを−Ｐの値とする（図２７のステップ９０）。ステップ８８で０ポイント情報の値Ｚが”００１”でないと判定されたときは、最終仮判定レベルＱを”０”とする（図２７のステップ９２）。例えば、連続する３つの０ポイントＺの中央値が”１”の場合がこの場合に相当する。
【０１０２】
次に、本発明装置の要部の適応等化回路の第５の実施の形態について説明する。図２８は本発明装置の要部の適応等化回路の第５の実施の形態のブロック図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。図２８に示す適応等化回路６０は、仮判別回路２４ａとＩＮＶ２５ａの間にエラー選択回路２８ａを、仮判別回路２４ｂとＩＮＶ２５ｂの間にエラー選択回路２８ｂを設けた点に特徴がある。
【０１０３】
エラー選択回路２８ａ及び２８ｂは、例えば図２９に示すように、第１の入力端子２８１に仮判別回路２４ａ（または２４ｂ）から出力されたエラー信号が入力され、第２の入力端子２８２に仮判別回路２４ａ（または２４ｂ）の別の出力である仮判別情報が入力され、選択回路２８３、スイッチ回路２８４及び０発生器２８５から構成されている。仮判別回路２４ａ（または２４ｂ）から出力される仮判別情報は、ＰＲ等化の目標値に設定されているはずであり、その目標値からのずれがエラー信号として出力されているので、選択回路２８３は仮判別回路２４が目標値としてゼロクロスポイントに対応した０*を出力するときは”１”を出力する。
【０１０４】
また、選択回路２８３はＲＬＬ（２，Ｘ）のときは上記の仮判別情報の値が＋ｂ*、−ｂ*であるときも”１”を出力する。このｂ*は前述したように、ＰＲ（ａ，ｂ，ｂ，ａ）におけるｂの値を、ＲＬＬ（１，Ｘ）又はＲＬＬ（２，Ｘ）の中央値（ａ＋ｂ）で正規化（いわゆるオフセット）した値であり、＋ｂ*又は−ｂ*のときは、ゼロクロスポイントの直前又は直後の値であると判断して”１”を出力する。仮判別情報の値が上記の値以外のときは、選択回路２８３は”０”を出力する。ＲＬＬ（１，Ｘ）のときは＋（ｂ−ａ）*、−（ｂ−ａ）*のときには、ゼロクロスポイントの直前又は直後の値であると判断して”１”を、それ以外のときは”０”を出力する。
【０１０５】
スイッチ回路２８４は、端子ａに入力されるエラー信号と、端子ｂに入力される０発生器２８５からの固定の値０を入力として受けると共に、選択回路２８３の出力信号がスイッチング信号として供給され、選択回路２８３の出力信号が”１”のときは端子ａに入力されたエラー信号の有効成分を選択し、選択回路２８３の出力信号が”０”のときは端子ｂに入力された値０を選択する。選択回路２８３で選択された信号は、出力端子２８６を介して図２８のＩＮＶ２５ａ（または２５ｂ）を経由して乗算器・ＬＰＦ２２ａ（又は２２ｂ）に供給され、トランスバーサルフィルタ２１ａ（又は２２ｂ）からのタップ出力と乗算された後高域周波数成分が除去された後、上記のエラー信号を０にするようなタップ係数（フィルタ係数）とされてトランスバーサルフィルタ２１ａ（または２１ｂ）に入力される。
【０１０６】
次に、この実施の形態の作用について、ＲＬＬ（２，Ｘ）の場合を例にとって説明する。エラー選択回路２８ａ（または２８ｂ）を有しない適応等化回路２０等では、適応等化回路２０の出力信号が図３０（Ａ）にＩで示すように正しくＰＲ等化されている信号である場合は、目標値０（ゼロクロスポイント）のときのサンプル点は丸印で、目標値が＋ｂ*又は−ｂ*のときのサンプル点は×印で、目標値が（ａ＋ｂ）*又は−（ａ＋ｂ）*のときのサンプル点は三角印でそれぞれ示され、このときの仮判別回路２４から出力されるエラー信号は図３０（Ｂ）に模式的に示すように目標値とのずれは僅かであり、正しい波形等化が得られる。
【０１０７】
しかし、光ディスクからの再生信号に見られるように、再生信号に歪みが大きいときは、適応等化回路２０の出力信号は例えば図３１（Ａ）にIIで示すように、歪みにより丸印で示す目標値０（ゼロクロスポイント）のときのサンプル点と、×印で示す目標値が＋ｂ*又は−ｂ*のときのサンプル点と、三角印で示す目標値が（ａ＋ｂ）*又は−（ａ＋ｂ）*のときのサンプル点のうち、三角印で示すサンプル点が目標値からずれた波形部分IIIが生じ、仮判別回路２４ａ又は２４ｂから出力されるエラー信号中には図３１（Ｂ）にIVで模式的に示すように目標値とのずれが大きなエラーが発生する。つまり、ゼロクロス付近でないサンプル点に不正確なデータが現れる。
【０１０８】
そこで、この実施の形態では、図２９に示した構成のエラー選択回路２８ａ及び２８ｂを、図２８に示すように仮判別回路２４ａ及び２４ｂの出力側に設け、目標値０*、＋ｂ*又は−ｂ*（ＲＬＬ（２，Ｘ）の場合）のときのゼロクロス付近のサンプル点以外のサンプル点のエラー信号は出力せず、固定値０を出力することでエラー信号を無効化するようにしているため、歪みが大きくて図３２（Ａ）にII（図３１（Ａ）のIIと同じ）で示すような正しくＰＲ等化されていない信号が適応等化回路２０から出力されるような場合であっても、適応等化回路６０ではエラー選択回路２８ａ（または２８ｂ）から出力されるエラー信号が、図３２（Ｂ）に示すように、ゼロクロス付近でないサンプル点は黒三角印で示すように固定値０に置き換えられる。
【０１０９】
このため、エラー選択回路２８ａ及び２８ｂが存在しないときに目標値とのずれが大きく発生したサンプル位置でも、この実施の形態では図３２（Ｂ）にVで示すように、目標値とのずれがないようにされる。このように、この実施の形態では、エラー信号のうち確からしくないエラー信号を無効化し、確からしいものだけをエラー信号の有効成分として用いることにより、正しい目標値に収束でき、結果としてエラーレートを改善できる。なお、前記の各実施の形態に比べてこの実施の形態ではエラー信号の一部を無効化しているので効率が落ちるが、適応等化回路６０のループゲインを上げることで効率の低下を抑えることができる。
【０１１０】
次に、本発明装置の要部の適応等化回路の第６の実施の形態について説明する。図３３は本発明装置の要部の適応等化回路の第６の実施の形態のブロック図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明を省略する。図３３に示す適応等化回路は、仮判別回路２４ａとＩＮＶ２５ａの間にエラー選択回路２９ａを、仮判別回路２４ｂとＩＮＶ２５ｂの間にエラー選択回路２９ｂを設けた点に特徴がある。
【０１１１】
エラー選択回路２９ａ及び２９ｂは、図２８に示したエラー選択回路２８ａ及び２８ｂとは構成が異なり、例えば図３４に示すように、スイッチ回路２９１と０発生器２９２とよりなる。また、図３４には、タップ遅延回路２３の一部の回路２３ａが示されている。
【０１１２】
図３４において、リサンプリングＤＰＬＬ１９からの偶数０ポイント情報（または奇数０ポイント情報）は、リサンプリングＤＰＬＬ１９がロックすべきゼロクロス点に相当する、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す情報（例えば、そのポイントだけ”１”で、それ以外は”０”）であり、図３４の縦続接続された２つのラッチ回路２３１及び２３２によりそれぞれ１サンプルクロックずつ遅延されてＯＲ回路２３３に供給されると共に、直接にＯＲ回路２３３に供給される。
【０１１３】
従って、ＯＲ回路２３３からは連続する３つの０ポイント情報の少なくともどれか１つが”１”であるときのみ”１”が出力され、スイッチ回路２９１にスイッチング信号として印加される。このスイッチ回路２９１は、ＯＲ回路２３３の出力信号が”１”のときは、仮判別回路２４ａ（または２４ｂ）から出力されたエラー信号を選択して出力端子２９３へ出力し、ＯＲ回路２３３の出力信号が”０”のときは、０発生器２９２から出力された固定の値”０”を選択して出力端子２９３へ出力する。
【０１１４】
ここで、ＯＲ回路２３３に入力される連続する３クロック周期の３つの０ポイント情報の少なくともどれか一つが”１”であるときには、リサンプリングＤＰＬＬ１９に入力されるディジタル再生信号がゼロクロスサンプル値及びその直前のサンプル値と直後のサンプル値の計３つのサンプル値のどれかであることを示しており、よって、スイッチ回路２９１はこのときの仮判別回路２４ａ（または２４ｂ）から出力されるエラー信号のみを選択し、それ以外のサンプル値のタイミングでは、０発生器２９２からの固定値０を選択する。
【０１１５】
これにより、図２９の構成のエラー選択回路２８ａ及び２８ｂと同様に、エラー選択回路２９ａ及び２９ｂからはゼロクロス付近でない確からしくないエラー信号を無効化し、確からしいエラー信号のみを選択出力するため、エラー選択回路２８ａ及び２８ｂ使用時と同様の効果を得ることができる。
【０１１６】
次に、仮判別回路２４ａ（または２４ｂ）内の図７に示した仮判別器１１０ａ（または１１０ｂ）の他の例の動作について、図３５のフローチャートと共に説明する。同図中、図１０と同一処理ステップには同一符号を付し、その説明を省略する。図３５において、着目する０ポイント情報の値Ｚの中央の値を”０”としたとき、前後両側の０ポイント情報の値Ｚがいずれも”０”である場合（すなわち、信号波形がゼロクロスポイントから離れている場合）には、ステップ６５で（１）式の演算によりＰを算出した後、仮判定レベルＱを０とし（ステップ７９）、処理を終了する。
【０１１７】
仮判定レベルＱは、現在時刻の波形等化信号Ｄ３との差分をとられてエラー信号とされるが、（１）式によりＰを算出する場合は、サンプル値がゼロクロスサンプルより離れているサンプル値を示しているので、それらのサンプル値は確からしくないと判断し、仮判定レベルＱを０とすることで、エラー信号を無効化する。
【０１１８】
図３６は仮判別回路２４ａ（または２４ｂ）内の図７に示した仮判別器１１０ａ（または１１０ｂ）の更に他の例の動作説明用フローチャートを示す。同図中、図２７と同一処理ステップには同一符号を付し、その説明を省略する。図３６において、連続する３クロック周期の３つの０ポイント情報の値Ｚがオール”０”であるときは信号波形がゼロクロスポイントから離れている場合であるので、ステップ８２で前記（１）式により大なる値Ｐを算出した後、仮判定レベルＱを０とし（ステップ９７）、処理を終了する。
【０１１９】
仮判定レベルＱは、現在時刻の波形等化信号Ｄ３との差分をとられてエラー信号とされるが、（１）式によりＰを算出する場合は、サンプル値がゼロクロスサンプルより離れているサンプル値を示しているので、それらのサンプル値は確からしくないと判断し、仮判定レベルＱを０とすることで、エラー信号を無効化する。
【０１２０】
ところで、以上の実施の形態では、リサンプリングＤＰＬＬ１９及び適応等化回路２０、２０ａ、２０ｂ、３０、３０ａ、３０ｂ、３５、５０、６０はフルディジタル処理で、効果も大きいのであるが、動作周波数はシステムクロックなので、すべての演算がシステムクロック周波数の中で行わなければならず、システムによっては、ＩＣデバイスによる速度制限・消費電力の点で適さない場合が考えられる。
【０１２１】
そのような場合には、適応等化回路に入力されるリサンプリングデータ及び０ポイント情報に対して、それぞれＦＩＦＯのようなメモリ素子を追加し、システムクロックに同期してリサンプリングＤＰＬＬ１９などで生成されたビットクロックのタイミングで書き込み、例えば、ビットクロックの発生する周波数の平均値に相当する新しいクロック周波数のタイミングで読み出し、後段の演算を新しいクロックを使用して行ってもよいことはもちろんである。
【０１２２】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば仮判別回路２４ａ、２４ｂはＰＲモード信号とＲＬＬモード信号の両方を可変としてエラー信号を生成するようにしたが、いずれか一方又は両方を固定してエラー信号を生成することもできる。
【０１２３】
また、前記ＩＮＶ２５ａ及び２５ｂはトランスバーサルフィルタ２１ａ及び２１ｂの係数を更新する際に、ネガティブフィードバック（負帰還）にする目的で挿入しているものであり、その目的を達成する方法は他にも多く考えられ、代表的な方法は次の通りである。▲１▼ＩＮＶでトランスバーサルフィルタ２１ａ（または２１ｂ）のタップ出力それぞれを反転する。▲２▼ＩＮＶで乗算器・ＬＰＦ２２ａ（または２２ｂ）の出力を反転する。▲３▼トランスバーサルフイルタ２１ａ（または２１ｂ）内部のメイン信号の極性を変えてつじつまを合わせる。▲４▼ルーブ内各ブロックのうちのいずれかの中で極性反転を行う。このとき、図１０、図２７、図３５、図３６に示したフローチャートで使用されているＤ３の極性及びそのエラー出力の極性について配慮されなければならないことは勿論である。また、メモリ素子としてはＦＩＦＯ以外のＲＡＭその他のメモリ素子を用いることも可能である。
【０１２４】
次に、本発明の復号回路３８の具体的な実施の形態について図面と共に説明する。
図３８は本発明になる復号回路の一実施の形態のブロック図を示す。同図において、適応等化回路２０より出力された等化後信号Φ９及びΦ１０は、各々、ブランチメトリック演算回路３８１ａ・３８１ｂに入力され、それぞれのブランチメトリック（状態遷移によって示される、とり得る全ての値との差、つまりユークリッド距離を２乗したもの、もしくはそれに負の極性を付加したもの）が演算される。その結果（この場合は、ブランチメトリック演算回路３８１ａより得られるbm_p3a,bm_p2a,bm_p1a,bm_0a,bm_m1a,bm_m2a,bm_m3a
及び ブランチメトリック演算回路３８１ｂより得られるbm_p3b,bm_p2b,bm_p1b,bm_0b,bm_m1b,bm_m2b,bm_m3b)
は、パスメトリック３８２に供給され、パスメトリック演算の過程で得られるパスメモリー制御信号（ctl1a,ctl2a,ctl3a,ctl4a 及び ctl1b,ctl2b,ctl3b,ctl4b）が、パスメモリー演算回路３８３に供給される。パスメモリー演算回路３８３は、 パスメモリ制御信号に基づき、復号後データΦ１１及びΦ１２を出力する。
【０１２５】
図３９はブランチメトリック演算回路３８１ａ・３８１ｂ各々の実施例を示している。図８（ｃ）に示した状態遷移図の入力値をそれぞれ図３９右に示したようにaim_p3,aim_p2,aim_p1,aim_0,aim_m1,aim_m2,aim_m3に割り当てたとすると、入力された信号とそれぞれの値を減算し、２乗演算ブロックにて２乗を演算した結果をブランチメトリックとして出力する。
【０１２６】
図４０はパスメトリック演算３８２の実施例を示している。
まず、ブランチメトリック演算回路３８１ａより得られるbm_p3a,bm_p2a,bm_p1a,bm_0a,bm_m1a,bm_m2a,bm_m3aは、図８（ｃ）に示した状態遷移図で示される所定の経路に従い、第１のパスメトリックL3a,L4a,L5a,L2a,L1a,L0aと加算した後、マージが発生するところ（図８（ｃ）に示した状態遷移図のうちＳ３、Ｓ４、Ｓ１、Ｓ０に相当）で比較を行い、小さいほうを選択する。その結果はＬＭ（図６参照）に送られ、第２のパスメトリックL3b,L4b,L5b,L2b,L1b,L0b
として出力される。この過程において、比較選択で得られた情報がパスメモリー制御信号ctl1a,ctl2a,ctl3a,ctl4a
として出力される。
【０１２７】
次にブランチメトリック演算回路３８１ｂより得られるbm_p3b,bm_p2b,bm_p1b,bm_0b,bm_m1b,bm_m2b,bm_m3b) は、図８（ｃ）に示した状態遷移図で示される所定の経路に従い、第２のパスメトリックL3b,L4b,L5b,L2b,L1b,L0bと加算した後、マージが発生するところ（図８（ｃ）に示した状態遷移図のうちＳ３、Ｓ４、Ｓ１、Ｓ０に相当）で比較を行い、小さいほうを選択する。その結果はＬＭに送られ、ラッチにて１データ単位遅延された後、第１のパスメトリック
L3a,L4a,L5a,L2a,L1a,L0a
として出力される。
この過程において、比較選択で得られた情報がパスメモリー制御信号ctl1b,ctl2b,ctl3b,ctl4b
として出力される。
【０１２８】
つまり、１クロックで２ステップ分のメトリック演算を行うのである。従来、１クロックで１ステップ分のメトリックを行っていた際には、ラッチのセットアップ・ホールド期間を除いた時間が演算余裕となっていた。これに対し、本願では、１クロックで２ステップ分のメトリック演算を行うが、ラッチのセットアップ・ホールド期間は２倍にはならず、従来どおりである。よって、その分、演算余裕を稼げるのである。
また、２ステップ分の演算が組み合わせ論理だけで構成されるため、ＬＳＩの配置配線などでも有利であり、通常の合成ツールによる処理だけであっても、高速化が可能となる。
【０１２９】
図４１はオフセット演算を考慮したパスメトリック演算３８２の別の実施例を示している。ビタビ復号のパスメトリック演算においては、時間経過と共にパスメトリックが増大（極性を負方向に扱う場合は減少）する一方なので、全ての状態に対するパスメトリックがある閾値を超えた事を確認して、その値を、各々のパスメトリックから減算する（オフセットする）ようなオフセット減算という方法がとられる。しかし、この減算も、各ステップに要する演算（累算・比較・選択）と同様、１ステップ以内に完結しなくてはならない。図４１においては、第１のパスメトリック
L3b,L4b,L5b,L2b,L1b,L0b
及び第２のパスメトリック
L3b,L4b,L5b,L2b,L1b,L0b
はオフセット演算回路に入力され、必要に応じて共通のオフセット分を減算した新しいパスメトリック
L3b',L4b',L5b',L2b',L1b',L0b'及びL3b',L4b',L5b',L2b',L1b',L0b'
を得る。これが
bm_p3a,bm_p2a,bm_p1a,bm_0a,bm_m1a,bm_m2a,bm_m3a
及び
bm_p3b,bm_p2b,bm_p1b,bm_0b,bm_m1b,bm_m2b,bm_m3b
に加算される。
【０１３０】
図４２は、オフセット演算ブロックの実施例を示している。
第１のパスメトリックL3a,L4a,L5a,L2a,L1a,L0aはオフセット演算回路に入力され、予め設定されたスレッショールドレベルと比較し、すべてのメトリックがこの値を超えていたら、オフセット値ｆｓ１をその値にし、それ以外は０とする。
このオフセット値ｆｓ１を入力されたパスメトリックより減算することにより、新しいパスメトリックを得る。
第２のパスメトリック
L3b,L4b,L5b,L2b,L1b,L0b
はオフセット演算回路に入力され、予め設定されたスレッショールドレベルと比較し、すべてのメトリックがこの値を超えていたら、オフセット値ｆｓ２をその値にし、それ以外は０とする。
このオフセット値ｆｓ１を入力されたパスメトリックより減算することにより、新しいパスメトリックを得る。
これらは両方使っても良いし、片方でも良い。また、回路のビット制限に余裕があるのならば、（第１の、第２の）パスメトリックとｆｓ（１，２）の関係を入れ替えてもよい。
【０１３１】
図４３は、パスメモリー演算回路３８３の具体的な実施例を示している。
パスモジュールを必要段数だけ従属接続されている。最初のパスモジュールには固定値が入力されており、各パスモジュールはパスメモリ制御信号
ctl1a,ctl2a,ctl3a,ctl4a
及び
ctl1b,ctl2b,ctl3b,ctl4b
によって制御される。最終的に、多数決回路を２つ用意して、最も多い値に決定し、復号出力Φ１１、及びΦ１２として出力する。
【０１３２】
図４４は、パスモジュールの具体的な実施例を示している。
各入力は、ＳＷによる選択動作とＬＭ（図６参照）によるラッチ及びマトリックス動作を経て出力される。
【０１３３】
なお、本発明は、以上の実施の形態に限定されるものではなく、前記復号回路の入力は直前で補間したものであっても良い。この実施例を図４５・図４６に示す。
本発明装置の第９の実施の形態について、図４５を用いて説明する。同図のうち、図１と同一構成部分には同一符号を付し、その説明を省略する。
リサンプリングＤＰＬＬ３００は、図１の１９と同等の機能を有しており、そこから出力される奇数番目のデータΦ３（もしくは偶数番目のデータΦ４）のみを等化回路３０１に供給する。このとき、等化回路３０１は公知のトランスバーサルフィルタなどで構成される。
【０１３４】
この出力は奇数番目のデータΦ９（もしくは偶数番目のデータΦ１０）として復号回路３８に供給される。ここで、奇数番目のデータΦ９（もしくは偶数番目のデータΦ１０）はＩＰＦ３０２にも供給され、補間によって偶数番目のデータΦ１０（もしくは奇数番目のデータΦ９）が生成されて、復号回路３８に供給される。このような構成にすることにより、引き込み性能・データの精度は落ちるものの回路規模を削減できるというメリットがある。
【０１３５】
本発明装置の第１０の実施の形態について、図４６を用いて説明する。同図のうち、図１９と同一構成部分には同一符号を付し、その説明を省略する。
Ａ／Ｄ変換器１８より出力された奇数番目のデータΦ１（もしくは偶数番目のデータΦ２）は等化回路３０３に供給され、奇数番目のデータΦ９（もしくは偶数番目のデータΦ１０）として復号回路３８に供給される。奇数番目のデータΦ９（もしくは偶数番目のデータΦ１０）はＩＰＦ３０４にも供給され、補間によって偶数番目のデータΦ１０（もしくは奇数番目のデータΦ９）が生成されて、復号回路３８に供給される。このような構成にすることにより、引き込み性能・データの精度は落ちるものの回路規模を削減できるというメリットがある。
【０１３６】
【発明の効果】
以上説明したように、本発明によれば、システムクロック周波数を従来の半分に下げたことによる回路の並列処理化の増大を、奇数番目の再生データ信号及び偶数番目の再生データ信号に対してそれぞれ独立して処理し、かつ、波形等化処理の対象を、奇数番目の再生データ間の符号間干渉及び偶数番目の再生データ信号間の符号間干渉に特化するようにしたため、回路規模削減を実現することができる。
【０１３７】
また、本発明によれば、現在のサンプル点のレベルに依存することなく、ゼロクロスサンプルを状態遷移から決定される収束目標値との誤差であるエラー信号を生成して出力し、このエラー信号に基づいてトランスバーサルフィルタのタップ係数を可変制御することで、パーシャルレスポンス波形等化特性から外れたエラー信号を最小にするような制御を行うようにしたため、異なるパーシャルレスポンス特性に対応できると共に、収束範囲を従来のタップ係数固定値の波形等化回路に比し収束範囲を拡大できる。また、本発明によれば、従来のタップ係数固定値の波形等化回路に比べ判定を誤る確率が低いので、従来に比べて収束時間を短縮できる。
【０１３８】
また、本発明によれば、偶数フィルタリング手段及び奇数フィルタリング手段は、第１のタップ係数生成手段の出力するｎ個（ｎは２以上の整数）のタップ係数と、第２のタップ係数生成手段の出力するｎ個のタップ係数を、対応するタップ係数同士でそれぞれ平均化したｎ個の係数を出力する係数平均化手段からのｎ個の係数を第１及び第２のタップ係数として入力されるようにしたため、有効データが偶数番目の再生データもしくは奇数番目の再生データに偏ってしまった場合にも、正しいタップ係数を生成することができる。
【０１３９】
更に、本発明によれば、最小反転間隔２と３のいずれのランレングス制限符号に対応でき、また、ディジタル回路で構成できるため、アナログ回路に比べて信頼性が高く、また回路規模も殆ど増大することのない構成にできる。
【０１４０】
また、本発明によれば、リサンプリングＤＰＬＬから取り出されるリサンプリングデータ及び０ポイント情報を、ＦＩＦＯのようなメモリ素子にシステムクロックに同期してビットクロックのタイミングで一旦書き込んでから、ビットクロックの発生する周波数の平均値などの低い周波数の新しいクロックのタイミングで読み出して適応等化回路に入力することにより、適応等化回路が上記の新しいクロックに基づいて演算動作を行えるようにしたため、回路の動作周波数がメモリ素子を用いない回路に比べて低くて済み、演算時間に余裕ができ、このことからラッチ等が少なくなり、回路遅延・回路規模が小さくて済み、結果として、ＩＣデバイスによる速度制限の問題を解決でき、また、コストや消費電力を低減できる。
【０１４１】
更にまた、本発明によれば、入力信号の信号帯域が狭いことに着目し、システムクロック周波数を従来の半分に下げることにより、高速データレート処理の実現をすることができる。
【０１４２】
また、本発明によれば、復号装置を並列処理することによってシステムクロックを下げるとともに、復号装置のシステムクロックに対する演算余裕を改善したため、ＩＣデバイスによる速度制限の問題を解決でき、また、コストや消費電力を低減できる。
【図面の簡単な説明】
【図１】本発明になる再生装置の第１の実施の形態のブロック図である。
【図２】本発明装置の要部のリサンプリングＤＰＬＬの一例のブロック図である。
【図３】本発明装置の要部のデータ形態を示す図である。
【図４】本発明装置の要部の適応等化回路の第１の実施の形態のブロック図である。
【図５】図４中のタップ遅延回路の一実施の形態の回路図である。
【図６】図５中のＬＭの一例の回路図である。
【図７】図４中の仮判別回路の一実施の形態の回路図である。
【図８】パーシャルレスポンス特性の説明図である。
【図９】ＰＲ（ａ，ｂ，ｂ，ａ）の特性とランレングス制限規則ＲＬＬモードと仮判別器の仮判定値との関係を示す図である。
【図１０】図７中の仮判別器の一例の動作説明用フローチャートである。
【図１１】本発明による波形等化前と波形等化後の波形例を示す図（その１）である。
【図１２】本発明による波形等化前と波形等化後の波形例を示す図（その２）である。
【図１３】本発明による波形等化前と波形等化後の波形例を示す図（その３）である。
【図１４】本発明による再生装置内の適応等化回路の出力信号のアイパターンの一例を示す図である。
【図１５】本発明装置の要部の適応等化回路の第２の実施の形態のブロック図である。
【図１６】本発明装置の第２の実施の形態のブロック図である。
【図１７】本発明装置の要部の適応等化回路の第３の実施の形態のブロック図である。
【図１８】本発明装置の要部の適応等化回路の第４の実施の形態のブロック図である。
【図１９】本発明装置の第３の実施の形態のブロック図である。
【図２０】本発明装置の第４の実施の形態のブロック図である。
【図２１】本発明装置の第５の実施の形態のブロック図である。
【図２２】本発明装置の第６の実施の形態のブロック図である。
【図２３】本発明装置の第７の実施の形態のブロック図である。
【図２４】本発明装置の第８の実施の形態のブロック図である。
【図２５】本発明装置の要部の適応等化回路の一例のブロック図である。
【図２６】本発明装置の要部の適応等化回路の他の例のブロック図である。
【図２７】図３中の仮判別器の他の例の動作説明用フローチャートである。
【図２８】本発明装置の要部の適応等化回路の第５の実施の形態のブロック図である。
【図２９】図２８中のエラー選択回路の一例のブロック図である。
【図３０】正しくＰＲ等化されている場合のサンプル点の様子と抽出されたエラー成分を示す図である。
【図３１】正しくＰＲ等化されていない場合のサンプル点の様子とエラー選択回路を有しないで抽出されたエラー成分を示す図である。
【図３２】正しくＰＲ等化されていない場合のサンプル点の様子と図１４のエラー選択回路により抽出されたエラー成分を示す図である。
【図３３】本発明装置の要部の適応等化回路の第６の実施の形態のブロック図である。
【図３４】図３３中のエラー選択回路の一例のブロック図である。
【図３５】仮判別回路の要部の他の例の動作説明用フローチャートである。
【図３６】仮判別回路の要部の更に他の例の動作説明用フローチャートである。
【図３７】従来の再生装置の一例のブロック図である。
【図３８】図３８は本発明になる復号回路の一実施の形態のブロック図である。
【図３９】図３９はブランチメトリック演算回路３８１ａ・３８１ｂ各々の実施例を示す図である。
【図４０】図４０はパスメトリック演算３８２の実施例を示す図である。
【図４１】図４１はオフセット演算を考慮したパスメトリック演算３８２の別の実施例を示す図である。
【図４２】図４２はオフセット演算ブロックの実施例を示す図である。
【図４３】図４３は、パスメモリー演算回路３８３の具体的な実施例を示鈴である。
【図４４】図４４は、パスモジュールの具体的な実施例を示す図である。
【図４５】図４５は、本発明装置の第９の実施の形態のブロック図である。
【図４６】図４６は、本発明装置の第１０の実施の形態のブロック図である。
【符号の説明】
１５  光ディスク
１７  ＬＰＦ
１８、４３、４４  Ａ／Ｄ変換器
１９  リサンプリングＤＰＬＬ
２０、２０ａ、２０ｂ、３０、３０ａ、３０ｂ、３５、５０、６０  適応等化回路
２１ａ、２１ｂ  トランスバーサルフィルタ
２２ａ、２２ｂ  乗算器・低域フィルタ（ＬＰＦ）
２３  タップ遅延回路
２３ａ  タップ遅延回路の要部
２４ａ、２４ｂ  仮判別回路
２５ａ，２５ｂ  ＩＮＶ
２６ａ，２６ｂ、２６ｃ、２６ｄ、２６ｅ  平均演算器
２７ａ，２７ｂ、２７ｃ、２７ｄ、２７ｅ  平均演算器
２８ａ、２８ｂ、２９ａ、２９ｂ  エラー選択回路
３１  ゼロ検出器
３２  位相同期ループ（ＰＬＬ）回路
３３  ＩＰＦ
３４  遅延及びゼロ検出器
３８  復号回路
３９  ＥＣＣ回路
４１  補間器
４２、５５  位相比較器
４３  ループフィルタ
４４  タイミング発生器
５１、５６、５７  ゼロクロス検出・位相比較器
５３  電圧制御発振器（ＶＣＯ）
１１０ａ、１１０ｂ  仮判別器
１１１ａ，１１１ｂ  減算器
２３１、２３２  ラッチ回路
２３３  ＯＲ回路
２８３  選択回路
２８４、２９１  スイッチ回路
２８５、２９２  ０発生器
３００  リサンプリングＤＰＬＬ
３０１  等化回路
３０２  ＩＰＦ
３０３  等化回路
３０４  ＩＰＦ
【図１】
0004443085.tif 000002
【図２】
0004443085.tif 000003
【図３】
0004443085.tif 000004
【図４】
0004443085.tif 000005
【図５】
0004443085.tif 000006
【図６】
0004443085.tif 000007
【図７】
0004443085.tif 000008
【図８】
0004443085.tif 000009
【図９】
0004443085.tif 000010
【図１０】
0004443085.tif 000011
【図１１】
0004443085.tif 000012
【図１２】
0004443085.tif 000013
【図１３】
0004443085.tif 000014
【図１４】
0004443085.tif 000015
【図１５】
0004443085.tif 000016
【図１６】
0004443085.tif 000017
【図１７】
0004443085.tif 000018
【図１８】
0004443085.tif 000019
【図１９】
0004443085.tif 000020
【図２０】
0004443085.tif 000021
【図２１】
0004443085.tif 000022
【図２２】
0004443085.tif 000023
【図２３】
0004443085.tif 000024
【図２４】
0004443085.tif 000025
【図２５】
0004443085.tif 000026
【図２６】
0004443085.tif 000027
【図２７】
0004443085.tif 000028
【図２８】
0004443085.tif 000029
【図２９】
0004443085.tif 000030
【図３０】
0004443085.tif 000031
【図３１】
0004443085.tif 000032
【図３２】
0004443085.tif 000033
【図３３】
0004443085.tif 000034
【図３４】
0004443085.tif 000035
【図３５】
0004443085.tif 000036
【図３６】
0004443085.tif 000037
【図３７】
0004443085.tif 000038
【図３８】
0004443085.tif 000039
【図３９】
0004443085.tif 000040
【図４０】
0004443085.tif 000041
【図４１】
0004443085.tif 000042
【図４２】
0004443085.tif 000043
【図４３】
0004443085.tif 000044
【図４４】
0004443085.tif 000045
【図４５】
0004443085.tif 000046
【図４６】
0004443085.tif 000047