(57)【特許請求の範囲】
【請求項１】
電圧制御半導体装置を製造するためのＳｉＣ層中にドープしたｎ型領域を両横側に有するドープしたｐ型チャンネル領域層を形成するための方法において、
１）  僅かにｎドープしたＳｉＣ層（２）の上表面の上にマスク層（１、３）を適用し、
２）  前記マスク層中にＳｉＣ層まで伸びる孔（４）をエッチングし、
３）  前記孔によって定められた前記ＳｉＣ層の領域中にｎ型ドーパントをインプラントし、前記領域の下のＳｉＣ層の表面近辺の層（５）中に大きな濃度のｎ型ドーピングを得、
４）  工程３）でインプラントしたｎ型ドーパントよりもＳｉＣ中での拡散速度がかなり大きいｐ型ドーパントを、前記孔によって定められたＳｉＣ層の領域中へ、工程３）を行うことにより形成された前記表面近辺層のドーピング型が維持されるような程度にインプラントし、インプラントされたｐ型ドーパントは、ホウ素及び／又はベリリウムであり、
５）  前記表面近辺層（５）中の工程４）でインプラントしたｐ型ドーパントが、僅かにｎドープしたＳｉＣ層の周囲の領域中へ拡散するような温度に前記ＳｉＣ層を加熱し、然も、ｐ型ドーパントが優勢なチャンネル領域層（７）が、前記高度にドープしたｎ型表面近辺層の横に且つその層とＳｉＣ層の僅かにｎドープした領域（８）との間に形成されるような程度まで加熱する、
工程を有し、
然も、前記高度にドープしたｎ型表面近辺層に最も近接した僅かにｎドープした領域中のドーピングの型が、前記ｐ型ドーパントの拡散によりｐ型に移行する程度まで、工程４）で前記ｐ型ドーパントをインプラントし、工程３）及び４）を、ａ）上記順序、及びｂ）最初に工程４）、次に工程３）のいずれかで行う、ｐ型チャンネル領域層形成方法。
【請求項２】
工程４）の後で、工程５）の前に行うマスク層のエッチングによる除去工程を有する、請求項１に記載の方法。
【請求項３】
工程３）のインプランテーションを、孔（４）により定められたＳｉＣ層（２）中へ異なった深さまで行い、ｐ型ドーパントを前記領域中に深くインプラントし、工程３）で形成したｎ型の表面近辺層（５）の下にｐ型の深層（６）を形成する、請求項１又は２に記載の方法。
【請求項４】
工程５）での加熱を、工程３）及び４）でインプラントしたドーパントが電気的に活性になる温度で行う、請求項１〜３のいずれか１項に記載の方法。
【請求項５】
工程５）での加熱を、１６５０℃より高い温度で行う、請求項１に記載の方法。
【請求項６】
工程５）での加熱を、１８００℃より低い温度で行う、請求項５に記載の方法。
【請求項７】
チャンネル領域層（７）の幅を、工程５）で、それを加熱する時間及びそれを加熱する温度を調節することにより制御する、請求項１〜６のいずれか１項に記載の方法。
【請求項８】
工程４）でのインプランテーションのため２００ｋｅＶより高いエネルギーを用いて深層を形成する、請求項３に記載の方法。
【請求項９】
ＳｉＣ層（２）の上表面の上にＡｌＮの絶縁層（１）及びそのＡｌＮ層の上表面の上に電気伝導体である耐火性材料の層（３）を適用することにより工程１）でマスク層を適用し、これら二つの層が工程５）中、ＳｉＣ層上に残り、この方法を用いて製造された電圧制御半導体装置の夫々ゲート絶縁層及びゲート電極を形成する、請求項１及び３〜８のいずれか１項に記載の方法。
【請求項１０】
工程１）でＴｉＮを絶縁層（１）の上に適用し、ゲート電極のための層を形成する、請求項９に記載の方法。
【請求項１１】
ａ）ＭＩＳＦＥＴ、及びｂ）ＩＧＢＴのいずれかである電圧制御ＳｉＣ半導体装置を製造する方法において、
６）  ＳｉＣ半導体層を互いに重ねてエピタキシャルに成長させる工程であって、該ＳｉＣ半導体層は：
ａ）ｎ型及びｂ）ｐ型の場合、高度にドープした基体層（１２）を含み；
及びｂ）ｐ型の場合、該高度にドープした基体層（１２）の上表面の上に、
ｃ）高度にドープしたｎ型緩衝層（１３）；及び
ｄ）そのような層が無く、僅かにドープしたｎ型ドリフト層（１４）のいずれかを含む工程を有し、
７）  請求項１に記載の方法を行い、高度にドープしたｎ型ソース領域層（５）、その下に位置するドープしたｐ型ベース層（６）、及びドープしたｐ型チャンネル領域層（７）を形成し、
８）  前記高度にドープしたｎ型ソース領域層と接触したソース（１０）を蒸着し、
９）  装置のそれら層の上表面の上に不動態化層を適用し、
１０）  不動態化層を通って前記ゲート電極（３）までの孔をエッチングし、それに外部との接点のための手段（１１）を適用する、
工程も有することを特徴とする半導体装置製造方法。
【請求項１２】
高度にドープしたｎ型ソース領域層（５）を通り、その下に位置するｐ型ベース層（６）中へ溝（９）をエッチングする工程を有し、この工程を、工程８）の前に行い、ソース（１０）を前記溝中に蒸着し、前記ｐ型ベース層と前記ｎ型ソース領域層との両方への接点を形成する、請求項１１に記載の方法。
【請求項１３】
請求項１１または１２に記載の方法により製造した電圧制御ＳｉＣ半導体装置。
【発明の詳細な説明】
〔技術分野〕
本発明は、電圧制御半導体装置を製造するためのＳｉＣ層中に、ドープしたｎ−型領域を両横側に有するドープしたｐ−型チャンネル領域層を形成するための方法、及びそのような方法を用いて製造された電圧制御半導体装置に関する。
〔背景技術〕
そのような方法は、例えば、ＭＩＳＦＥＴ、ＭＯＳＥＦＥＴ及びＩＧＢＴのような電圧制御半導体装置を製造するために使用することができる。この種のＳｉＣ半導体装置は、本質的に非常に迅速にオン・オフの切り替えを行うことができるため、電力用途でのスイッチング装置として用いることができる。ＳｉＣから作られたそのような装置は、特に高電力用途に非常に適している。なぜなら、そのような用途は、特にＳｉと比較してＳｉＣの優れた性質、即ちＳｉＣは極端な条件下でも充分機能することができることから一層役に立つことができるからである。大きな熱安定性、大きな熱伝導度、及び高い耐電圧を含めたこれらの性質は当分野でよく知られているが、別のよく知られたＳｉＣの特徴、即ち都合のよい温度でその中でのドーパントの拡散性が極めて低いことが、今日までチャンネル領域層、特に幅の狭いチャンネル領域層を簡単で信頼性のあるやり方で電圧制御ＳｉＣ半導体装置のために形成することは極めて困難であった。例えば、Ｓｉの場合には、そのようなチャンネル領域層を形成するのに問題はない。なぜなら、拡散技術がＳｉについては優れた機能を発揮できるからである。
〔発明の開示〕
本発明の目的は、始めに定義した部類の方法で、簡単で商業的に関心のもてるやり方でＳｉＣの電圧制御装置のチャンネル領域層を形成することを可能にする方法を与えることである。
この目的は、本発明により次の工程：
１）  僅かにｎ−ドープしたＳｉＣ層の上表面の上にマスク層を適用し、
２）  前記マスク層にＳｉＣ層まで伸びる孔をエッチングし、
３）  前記孔によって定められた前記ＳｉＣ層の領域中にｎ−型ドーパントをインプラントし、前記領域の下のＳｉＣ層の表面近辺の層中に大きな濃度のｎ−型ドーピングを得、
４）  工程３）でインプラントしたｎ−型ドーパントよりもＳｉＣ中での拡散速度がかなり大きいｐ−型ドーパントを、前記孔によって定められたＳｉＣ層の領域中へ、工程３）を行うことにより形成された前記表面近辺の層のドーピング型が維持されるような程度にインプラントし、
５）  前記表面近辺層中の工程４）でインプラントしたｐ−型ドーパントが、僅かにｎ−ドープしたＳｉＣ層の周囲の領域中へ拡散するような温度に前記ＳｉＣ層を加熱し、然も、ｐ−型ドーパントが優勢なチャンネル領域層が、前記高度にドープしたｎ−型表面近辺の層の横に且つその層とＳｉＣ層の僅かにｎ−ドープした領域との間に形成されるような程度まで加熱する、
工程を有し、
然も、前記高度にドープしたｎ−型表面近辺層に最も近接した僅かにｎ−ドープした領域中のドーピングの型が、前記ｐ−型ドーパントの拡散によりｐ−型に移行できる程度まで、工程４）で前記ｐ−型ドーパントをインプラントし、工程３）及び４）を、ａ）上記順序、及びｂ）最初に工程４）、次に工程３）、のいずれかで行う、
方法を与えることにより達成することができる。
従って、本発明は、容易に制御できる幅を有し、非常に狭くすることが決定されたならば、そうすることもできるチャンネル領域層を形成するために、ＳｉＣに対しても結局、拡散法を用いることができると言う見解に基づいている。従って、本発明は、或るアクセプタが、ＳｉＣ中では殆ど拡散しないドナーよりもＳｉＣ中で実質的に一層大きな拡散速度を有すると言う事実を用いている。前記表面近辺層中に異なったドーピング型のドーパントをインプラントし、この層を加熱することによって、ｐ−型ドーパントをそこから拡散させ、インプラントしたｎ−型ドーパントを前記表面近辺層中に留まらせながら、前記チャンネル領域層を形成する。このやり方で形成されたチャンネル領域層の幅は、工程５）で加熱する時間及び加熱する温度を調節することにより容易に制御することができることは当業者には明らかであろう。従って、そのようなチャンネル領域層はどのような幅にでも与えることができ、装置の一層低いオン状態の抵抗をもたらす非常に短いチャンネルを、非常に高い精度の繊細な処理工程を必要とすることなく、容易に得ることができる。なぜなら、チャンネルはリトグラフによって定められるのではないからである。
本発明の好ましい態様によれば、工程３）でのインプランテーションは、前記孔によって定められた前記ＳｉＣ層中へ異なった深さまで行い、その結果ｐ−型ドーパントは前記領域中へ深くインプラントされて、工程３）で形成された前記ｎ−型表面近辺層の下にｐ−型の深層を形成する。このようにして、そのような深いインプランテーションにより、ＳｉＣ中にＤＭＯＳ型構造体を有する装置を製造することができる。そのような装置のための一層適切な名前はＶＩＭＯＳ（垂直にインプラントされたＭＯＳ）であるが、勿論この態様は、例えば、ＩＧＢＴのような深くインプラントされた層を有する電圧制御ＳｉＣ半導体装置の別な型のものを製造する場合も含むことは強調しておきたい。
本発明の別の好ましい態様によれば、工程４）でｐ−型ドーパントとしてホウ素をインプラントする。ＳｉＣ中のホウ素の拡散速度は、ＳｉＣ環境については比較的大きい。なぜなら、それ程高くないアニーリング温度でホウ素はむしろ小さな原子であり、そのため前記チャンネル領域層を、ドーパントとしてホウ素を用いることにより、ひどく高い加熱温度を必要とすることなく、商業的に関心のもてる時間内で容易に形成することができ、ドーパントをインプラントさせるのに１７００℃程度のアニーリング温度でうまく行くからである。
本発明の別の好ましい態様により、工程４）でｐ−型ドーパントとしてベリリウムをインプラントする。ベリリウムはＳｉＣ中でホウ素と殆ど同じ拡散性を有するが、極めて毒性が強い大きな欠点を有する。
本発明の更に別の非常に好ましい態様によれば、ＳｉＣ層の上表面上にＡｌＮの絶縁層を適用し、ＡｌＮ層の上表面の上に電気伝導体である耐火性材料の層を適用することにより工程１）でマスク層を適用し、これら二つの層を工程５）中、ＳｉＣ層上に残し、この方法を用いて製造される電圧制御半導体装置の、夫々ゲート絶縁層及びゲート電極を形成する。ゲート絶縁層のための材料としてＡｌＮを用い、ゲート電極として耐火性金属を用いることにより、好ましい自己整合法を用いて装置を製造することができ、ゲート電極を、高度にドープしたｎ−型表面近辺層に対する前記チャンネル領域層の境界に関し、自己整合させることができる。そのような方法は非常に僅かなマスキング工程しか含まず、そのため商業的に非常に競争力のあるものになる。
態様の好ましい一層の発展により、最後に言及したＴｉＮを工程１）で前記絶縁層の上表面の上に適用し、前記ゲート電極のための層を形成する。前記ゲートのための耐火性金属としてＴｉＮを用いることは有利である。なぜなら、ＴｉＮはＡｌＮと安定な界面を形成し、これら二つの材料が、問題を起こすことなく、ＳｉＣ中の拡散工程を行うのに必要な高温に耐えることができるからである。
本発明は、ａ）ＭＩＳＦＥＴ、及びｂ）ＩＧＢＴのいずれかである電圧制御ＳｉＣ半導体装置を製造する方法において、
６）  次のＳｉＣ半導体層：ａ）ｎ−型、ｂ）ｐ−型、の高度にドープした基体層、及びｂ）の場合、その上表面の上に、ｃ）高度にドープしたｎ−型緩衝層及びｄ）そのような層が無く、僅かにドープしたｎ−型ドリフト層のいずれか；を互いに重ねてエピタキシャルに成長させる、
工程を有する方法からなり、この方法は、次の工程：
７）  請求項１に規定した二つの順序の一方に従い、請求項１、３及び１１及び（又は）１２による工程を行い、ドープしたｎ−型ソース領域層、その下に位置するドープしたｐ−型ベース層、及びドープしたｐ−型チャンネル領域層を形成し、
８）  前記高度にドープしたｎ−型ソース領域層と接触したソースを蒸着し、
９）  装置のそれら層の上表面の上に不動態化層を適用し、
１０）  不動態化層を通って前記ゲート電極までの孔をエッチングし、それに外部との接点のための手段を適用する、
工程も有することも特徴とする。
そのような方法は非常に有利である。なぜなら、それに含まれるマスキング工程数が非常に少なく、換言すれば、この種の半導体装置を製造するためには非常に少ない数である僅か四つのそのような工程しか含まないからである。実際、半導体部品の製造コストの殆どを決定するのはマスキング工程の数である。なぜなら、材料費はコストとしては無視できるからである。従って、この方法は非常に好ましく、ＳｉＣの電圧制御半導体装置を商業的に製造するのに非常に適している。
本発明の更に別な好ましい態様に従い、この方法は、高度にドープしたｎ−型ソース領域層を通り、その下に位置するｐ−型ベース層中まで溝をエッチングする工程を含み、この工程は、工程８）前に行い、ソースをその溝中に蒸着して、前記ｐ−型ベース層と前記ｎ−型ソース領域層との両方への接点を形成する。このようにしてソースをベース層と接触するように構成し、電位変動に対し装置を安定化するのが好ましい。
本発明は、請求の範囲に記載した方法のいずれかに従う工程を有する方法により製造したＳｉＣの電圧制御半導体装置も包含する。そのような装置の利点は上で述べたことから明らかに分かるであろう。
本発明の更に別の利点及び好ましい態様は、本記載及び他の従属請求項から明らかになるであろう。
【図面の簡単な説明】
図面を参照して、下に本発明の好ましい態様を例として特に記載する。
図中、
第１図及び第２図は、本発明の好ましい態様に従い電圧制御半導体装置を製造するための、ＳｉＣ層中にチャンネル領域層を製造する方法の二つの主要な工程を例示する模式的断面図である。
第３図は、第１図及び第２図で例示した方法工程及び更に従来の処理工程を用いることにより製造された電圧制御半導体装置の製造の仕方を例示する模式的断面図である。
〔本発明の好ましい態様についての詳細な説明〕
電圧制御半導体装置を製造するためにＳｉＣ層にチャンネル領域層を製造する方法を、次に第１図及び第２図を参照して記述する。本発明と関係の無い従来の半導体装置製造工程は、簡明にするため、図面には示されていない。先ず最初に、僅かにｎ−ドープした、好ましくは適当なドナー、例えば、Ｎ又はＰのようなドナーを約１０15ｃｍ-3のドーピング濃度でドープしたＳｉＣ層２の上表面の上にＡｌＮの絶縁層１を適用する。ＳｉＣ層は単結晶質であり、単結晶ＡｌＮとＳｉＣとの良好な格子整合により、層１と２との間に高品質の界面を形成しながら、ＳｉＣ層上に、例えばＣＶＤによりＡｌＮ層を適用する。電気伝導体である耐火性材料、この場合にはＴｉＮである耐火性材料の層３をＡｌＮ層の上表面の上に更に適用する。次に層１及び３を通ってＳｉＣ層２の表面まで孔４をエッチングする。次に前記孔によって定められたＳｉＣ層領域中にｎ−型ドーパントをインプラントし、前記領域下のＳｉＣ層の表面近辺層５中に高濃度のドナーをドープする。例えば、Ｎ及びＰのように、ＳｉＣに適したどのような型のドナーでも使用することができる。層５を形成するためにインプラントしたｎ−型ドーパントよりもＳｉＣ中でかなり大きな拡散速度を有するｐ−型ドーパントを、前記孔によって定められたＳｉＣ層領域内に、前記表面近辺層のドーピング型が維持され、即ち、この層内でドナーが依然として優勢であるような程度にインプラントする。ｐ−型ドーパントのインプランテーションは、前記ＳｉＣ層中の異なった深さまで、即ちそのための異なった加速エネルギーを用いながら行い、大きなエネルギー、例えば、３００ｋｅＶを用いた場合にはこの領域中深くｐ−型ドーパントをインプラントし、層５の下のｐ−型の深層６を形成する。このインプランテーションは、層６が高度にドープされるように行うのが好ましい。ＳｉＣ中で合理的な大きな拡散速度を有するアクセプタはホウ素、ベリリウム、及びアルミニウムである。ホウ素が好ましいものである。なぜなら、ベリリウムは極めて毒性が強く、アルミニウムは合理的な拡散速度を得るためには約２０００℃の温度を必要とするのに対し、ホウ素の対応する温度は約１７００℃だからである。
次に前記ＳｉＣ層を、層５及び６中にインプラントしたｐ−型ドーパントが、僅かにｎ−ドープしたＳｉＣ層の周囲の領域中へ、それら層５及び６を取り巻くｐ−型ドーパントが優勢な層７が形成される程度まで拡散するような温度で加熱する。従って、このやり方で、層５の横に、この層と、ＳｉＣ層の僅かにｎ−ドープした領域８との間にチャンネル領域層７を形成する。従って、ｐ−型ドーパントを少なくとも前記表面近辺層５の中に、前記高度にドープしたｎ−型表面近辺層５に最も近い僅かにｎ−ドープした領域中のドーピング型が、前記ｐ−型ドーパントの拡散によりｐ−型へ移行するような程度までインプラントすることが重要である。従って、層５中のアクセプタのドーピング濃度は、例えば、１０17〜１０18ｃｍ-3になるように選択する。チャンネル領域層７は僅かにｐ−ドープされる。チャンネル領域層の幅は、それを加熱する温度及び加熱時間を選択することにより制御することができ、このやり方で、もし望むならば、非常に狭いチャンネル領域層を得ることができる。インプランテーションのためのマスク層としてＡｌＮ及び耐火性材料の層３を用いると言う事実により、加熱中、マスク層はそこに残ることができる。なぜなら、それらは用いる高温に耐えることができるからである。その結果、このやり方で製造された電圧制御半導体装置中に、夫々絶縁層１及び層３が、ゲート絶縁層及びゲート電極として残り、必要なマスキング工程を最も少なくすることができる。この事実により、ゲート電極３は、表面近辺層５に対し自己整合し、重なりのないソース領域層を形成する。
しかし、従来の方法を用いて製造される装置では、絶縁層として例えば、酸化物を用いることは充分でき、この場合、絶縁層が拡散工程中そこにないと、自己整合は得られないが、第１図及び第２図に示した自己整合法は、それによって得られるマスキング工程数が非常に少ないため好ましくなることを指摘しておきたい。このように、本発明の鍵は、チャンネル領域層を形成するのに、ドナーはＳｉＣ中で実際上殆ど拡散しないが、或るアクセプタは拡散することを利用することにある。
加熱工程の後、溝９（第３図参照）を、層５を通りその下の層６の中までエッチングする。そこでソース領域層５及びベース層６と接触させてソース１０を蒸着する。図には示されていないが、その後で、装置のそれら層の一番上に適当な不動態化層を適用し、最後にその不動態化層を通って前記ゲート電極３まで孔をエッチングし、それへの外部接点のための手段１１を適用する。
電圧制御半導体装置、この場合にはＩＧＢＴを製造するための全工程は、次のＳｉＣ半導体層を互いに重なるようにエピタキシャル成長させることにより開始する：ｐ−型の高度にドープした基体層１２、高度にドープしたｎ−型緩衝層１３、及び僅かにドープしたｎ−型ドリフト層１４。基体層１２と接触させてドレイン１５を適用する。同じやり方でＭＩＳＦＥＴを製造することができるが、高度にドープしたｐ−型層１２は要らない。ＭＩＳＦＥＴの場合、これは、Ｓｉ中のＤＭＯＳと同様な構造を有するＶＩＭＩＳ（垂直インプラントＭＩＳ）であると言うことができる。実際、このやり方で製造された二つのＩＧＢＴを平行に接続したものを第３図に示す。
このやり方で製造することができる装置の典型的な大きさは、チャンネル領域層の幅０．３μｍ、ソース領域層の幅０．２μｍ、及びベース層の深さ０．７μｍである。
本発明は、勿論上で述べた好ましい態様になんら限定されるものではなく、発明の基本的な考えから離れることなく、その修正に対する多くの可能性が当業者には明らかになるであろう。
図面に示した異なった層の厚さは、本発明により保護される範囲を限定するものと解釈すべきではなく、どのような厚さの関係でも請求の範囲によって包含されるものであることを強調しておきたい。
請求の範囲で言及する層の数は最低の数であり、装置中に一層多くの層を構成すること、或はいずれの層でも、異なった領域の選択的ドーピングにより幾つかの層に分割することは本発明の範囲内に入る。ｐ−型ドーパントの深いインプランテーションを行う必要はないが、ＳｉＣ層の表面近辺層中へｐ−型ドーパントをインプラントし、その後でそこからドーパントを拡散させるために加熱を行い、高度にドープしたｎ−型表面近辺層の横にチャンネル領域層を形成することは、前記チャンネル領域層を形成するのに充分であろう。
本明細書中、「基体層」は、言及した層のドレインに最も近い層として解釈されるべきであり、この分野でこの言葉の厳密な意味での基体層、即ち、成長が開始される層である必要はない。実際の基体層はどのような層でもよく、殆どの場合最も厚い層である。
互いに重なって位置する層は、請求の範囲でそれらが言及されている順序でエピタキシャル成長させる必要はないが、これらの層の成長の別の順序も請求の範囲に入る。例えば、成長はドリフト層から開始してもよく、いわゆる基体層及びドレインを、その方法の最後に成長させてもよく、或は逆にしてもよい。
本発明に関して、更に以下の内容を開示する。
１．電圧制御半導体装置を製造するためのＳｉＣ層中にドープしたｎ−型領域を両横側に有するドープしたｐ−型チャンネル領域層を形成するための方法において、
１）  僅かにｎ−ドープしたＳｉＣ層（２）の上表面の上にマスク層（１、３）を適用し、
２）  前記マスク層中にＳｉＣ層まで伸びる孔（４）をエッチングし、
３）  前記孔によって定められた前記ＳｉＣ層の領域中にｎ−型ドーパントをインプラントし、前記領域の下のＳｉＣ層の表面近辺の層（５）中に大きな濃度のｎ−型ドーピングを得、
４）  工程３）でインプラントしたｎ−型ドーパントよりもＳｉＣ中での拡散速度がかなり大きいｐ−型ドーパントを、前記孔によって定められたＳｉＣ層の領域中へ、工程３）を行うことにより形成された前記表面近辺層のドーピング型が維持されるような程度にインプラントし、
５）  前記表面近辺層（５）中の工程４）でインプラントしたｐ−型ドーパントが、僅かにｎ−ドープしたＳｉＣ層の周囲の領域中へ拡散するような温度に前記ＳｉＣ層を加熱し、然も、ｐ−型ドーパントが優勢なチャンネル領域層（７）が、前記高度にドープしたｎ−型表面近辺層の横に且つその層とＳｉＣ層の僅かにｎ−ドープした領域（８）との間に形成されるような程度まで加熱する、
工程を有し、
然も、前記高度にドープしたｎ−型表面近辺層に最も近接した僅かにｎ−ドープした領域中のドーピングの型が、前記ｐ−型ドーパントの拡散によりｐ−型に移行する程度まで、工程４）で前記ｐ−型ドーパントをインプラントし、工程３）及び４）を、ａ）上記順序、及びｂ）最初に工程４）、次に工程３）のいずれかで行う、
ｐ−型チャンネル領域層形成方法。
２．工程４）の後で、工程５）の前に行うマスク層のエッチングによる除去工程を有する、１．に記載の方法。
３．工程３）のインプランテーションを、孔（４）により定められたＳｉＣ層（２）中へ異なった深さまで行い、ｐ−型ドーパントを前記領域中に深くインプラントし、工程３）で形成したｎ−型の表面近辺層（５）の下にｐ−型の深層（６）を形成する、１．又は２．に記載の方法。
４．工程４）でｐ−型ドーパントとしてホウ素をインプラントする、１．〜３．のいずれかに記載の方法。
５．工程４）でｐ−型ドーパントとしてベリリウムをインプラントする、１．〜４．のいずれかに記載の方法。
６．工程５）での加熱を、工程３）及び４）でインプラントしたドーパントが電気的に活性になる温度で行う、１．〜５．のいずれかに記載の方法。
７．工程５）での加熱を、１６５０℃より高い温度で行う、４．に記載の方法。
８．工程５）での加熱を、１８００℃より低い温度で行う、７．に記載の方法。
９．チャンネル領域層（７）の幅を、工程５）で、それを加熱する時間及びそれを加熱する温度を調節することにより制御する、１．〜８．のいずれかに記載の方法。
１０．工程４）でのインプランテーションのため２００ｋｅＶより高いエネルギーを用いて深層を形成する、３．に記載の方法。
１１．ＳｉＣ層（２）の上表面の上にＡｌＮの絶縁層（１）及びそのＡｌＮ層の上表面の上に電気伝導体である耐火性材料の層（３）を適用することにより工程１）でマスク層を適用し、これら二つの層が工程５）中、ＳｉＣ層上に残り、この方法を用いて製造された電圧制御半導体装置の夫々ゲート絶縁層及びゲート電極を形成する、１．及び３．〜１０．のいずれかに記載の方法。
１２．工程１）でＴｉＮを絶縁層（１）の上に適用し、ゲート電極のための層を形成する、１１．に記載の方法。
１３．ａ）ＭＩＳＦＥＴ、及びｂ）ＩＧＢＴのいずれかである電圧制御ＳｉＣ半導体装置を製造する方法において、
６）  次のＳｉＣ半導体層：ａ）ｎ−型、ｂ）ｐ−型、の高度にドープした基体層、及びｂ）の場合、その上表面の上にｃ）高度にドープしたｎ−型緩衝層（１３）及びｄ）そのような層が無く、僅かにドープしたｎ−型ドリフト層（１４）のいずれか；を互いに重ねてエピタキシャルに成長させる、
工程を有し、次の工程：
７）  １．に規定した二つの順序の一方に従い、１．、３．及び１１．及び（又は）１２．による工程を行い、高度にドープしたｎ−型ソース領域層（５）、その下に位置するドープしたｐ−型ベース層（６）、及びドープしたｐ−型チャンネル領域層（７）を形成し、
８）  前記高度にドープしたｎ−型ソース領域層と接触したソース（１０）を蒸着し、
９）  装置のそれら層の上表面の上に不動態化層を適用し、
１０）  不動態化層を通って前記ゲート電極（３）までの孔をエッチングし、それに外部との接点のための手段（１１）を適用する、
工程も有することを特徴とする半導体装置製造方法。
１４．高度にドープしたｎ−型ソース領域層（５）を通り、その下に位置するｐ−型ベース層（６）中へ溝（９）をエッチングする工程を有し、この工程を、工程８）の前に行い、ソース（１０）を前記溝中に蒸着し、前記ｐ−型ベース層と前記ｎ−型ソース領域層との両方への接点を形成する、１３．に記載の方法。
１５．上記１．〜１４．のいずれかに記載の工程を有する方法により製造した電圧制御ＳｉＣ半導体装置。
１６．電圧制御半導体装置を製造するためのＳｉＣ層（２）中にチャンネル領域層（３）を形成するための方法において、ＳｉＣ層の表面近辺層（５）中にｎ−型ドーパント及びｐ−型ドーパントをインプラントする。インプラントされたｐ−型ドーパントは、インプラントされたｎ−型ドーパントよりもＳｉＣ中で一層大きな拡散速度を有する。次にインプラントしたｐ−型ドーパントが前記表面近辺層から、僅かにｎ−ドープしたＳｉＣ層の周囲の領域中へ拡散するような温度で、ｐ−型ドーパントが優勢なチャンネル領域層が形成される程度までＳｉＣ層を加熱する。
【図１】
0004502407.tif 000002
【図２】
0004502407.tif 000003
【図３】
0004502407.tif 000004