(57)【特許請求の範囲】
【請求項１】
画素アレイの列ごとに設けられたアナログ・デジタル変換器を用いた固体撮像素子において、
各読み出し行に遮光画素素子を含むように、受光画素素子及び前記遮光画素素子が配置された画素アレイと、
前記画素アレイから前記読み出し行ごとに画素信号を読み出し、前記画素信号を前記アナログ・デジタル変換器に入力するとともに、前記遮光画素素子の画素信号を出力する読み出し回路部と、
前記読み出し回路部から出力された前記遮光画素素子の画素信号を取得し、取得した前記遮光画素素子の画素信号に応じて、前記読み出し行ごとにアナログ・デジタル変換の基準レベルを調整したランプ信号を生成し、前記ランプ信号を前記アナログ・デジタル変換器に入力するランプ信号発生回路と、
を有することを特徴とする固体撮像素子。
【請求項２】
前記ランプ信号発生回路は、前記読み出し回路部から出力される複数の前記遮光画素素子の画素信号の平均値を取得することを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記読み出し回路部は、前記画素アレイの列ごとに設けられたＣＤＳ回路を有し、前記ＣＤＳ回路は、ノイズ除去後の前記遮光画素素子の画素信号を前記ランプ信号発生回路に出力することを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記ＣＤＳ回路は、ノイズ除去後の前記遮光画素素子の画素信号を保持するキャパシタを有し、
前記ランプ信号発生回路は、複数の前記ＣＤＳ回路の前記キャパシタから平均化された前記遮光画素素子の画素信号を取得することを特徴とする請求項３記載の固体撮像素子。
【請求項５】
複数の前記遮光画素素子からなる遮光画素領域は、前記読み出し行の走査方向に対し、複数の前記受光画素素子からなる受光画素領域の左右に配置され、
前記読み出し回路部は、左右両方または、左または右のどちらか一方の前記遮光画素領域の前記遮光画素素子の画素信号を出力し、
前記ランプ信号発生回路は、複数の前記遮光画素素子の画素信号の平均値を取得し、前記平均値に応じて前記基準レベルを調整することを特徴とする請求項１記載の固体撮像素子。
【請求項６】
複数の前記遮光画素素子からなる遮光画素領域は、前記読み出し行の走査方向に対し、複数の前記受光画素素子からなる受光画素領域の左または右のどちらか一方に配置され、
前記読み出し回路部は、前記遮光画素領域の前記遮光画素素子の画素信号を出力し、
前記ランプ信号発生回路は、複数の前記遮光画素素子の画素信号の平均値を取得し、前記平均値に応じて前記基準レベルを調整することを特徴とする請求項１記載の固体撮像素子。
【請求項７】
前記ランプ信号発生回路は、前記遮光画素素子の画素信号にオフセット電圧を加えることで、前記基準レベルを調整するオフセット回路を有することを特徴とする請求項１記載の固体撮像素子。
【請求項８】
画素アレイの列ごとに設けられたアナログ・デジタル変換器を用いた固体撮像素子の撮像方法において、
各読み出し行に遮光画素素子を含むように、受光画素素子及び前記遮光画素素子が配置された画素アレイから前記読み出し行ごとに画素信号を読み出し、
前記画素信号を前記アナログ・デジタル変換器に入力するとともに、前記遮光画素素子の画素信号に応じて、前記読み出し行ごとにアナログ・デジタル変換の基準レベルを調整したランプ信号を生成し、
前記ランプ信号を前記アナログ・デジタル変換器に入力することを特徴とする撮像方法。
【請求項９】
読み出した複数の前記遮光画素素子の画素信号の平均値に応じて、前記基準レベルを調整することを特徴とする請求項８記載の撮像方法。
【請求項１０】
画素アレイの列ごとに設けられたアナログ・デジタル変換器を用いた固体撮像素子において、
各読み出し行に遮光画素素子を含むように、受光画素素子及び前記遮光画素素子が配置された画素アレイと、
前記画素アレイから前記読み出し行ごとに画素信号を読み出し、前記画素信号を前記アナログ・デジタル変換器に入力するとともに、前記遮光画素素子の前記画素信号を出力する読み出し回路部と、を有し、
前記アナログ・デジタル変換器は、前記読み出し回路部から出力された前記遮光画素素子の前記画素信号に応じてランプ信号発生回路から前記読み出し行ごとに出力される、アナログ・デジタル変換の基準レベルを調整したランプ信号に基づいて、前記読み出し行ごとに前記基準レベルを調整すること、を特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及び撮像方法に関し、特に画素アレイの列ごとに設けられたアナログ・デジタル変換器を用いた固体撮像素子及びそのような固体撮像素子を用いた撮像方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）イメージセンサなどの固体撮像素子において、画素アレイの列（カラム）ごとに設けられたアナログ・デジタル変換器、いわゆるカラムＡＤＣ（Analogue Digital Converter）回路を搭載したものが知られている。【０００３】
図８は、カラムＡＤＣ回路を搭載した従来の固体撮像素子の構成図である。
従来の固体撮像素子５００は、画素アレイ５０１、読み出し回路部５０２、カラムＡＤＣ回路部５０３、ラッチ／シリアルパラレル変換回路５０４、ＤＡＣ（Digital Analogue Converter）回路５０５、コンパレータ５０６、タイミング発生回路５０７、ランプ信号発生回路５０８を有する。【０００４】
画素アレイ５０１は、複数の受光画素素子（図示せず）がマトリクス状に配置された受光画素領域５０１ａと、複数の遮光画素素子（図示せず）からなる遮光画素領域５０１ｂを有している。遮光画素素子から読み出された画素信号は、受光画素素子の画素信号から暗電流成分によるオフセットを除去するために用いられる。遮光画素領域５０１ｂは、例えば受光画素領域５０１ａを囲うように配置されている。【０００５】
読み出し回路部５０２は、画素アレイ５０１から画素信号を、読み出し行（以下水平ラインという。）ごとに読み出す。読み出し回路部５０２は、読み出した画素信号を増幅するカラムアンプ回路部５０２ａと、ノイズ除去のためのカラムＣＤＳ（Correlated Double Sampling）回路部５０２ｂを有する。カラムアンプ回路部５０２ａは、カラムごとに設けられたアンプ回路からなる。カラムＣＤＳ回路部５０２ｂは、カラムごとに設けられたＣＤＳ回路からなる。【０００６】
カラムＡＤＣ回路部５０３は、カラムごとに設けられたＡＤＣ回路からなり、読み出し回路部５０２で読み出されたアナログの画素信号をデジタル値に変換する。
ラッチ／シリアルパラレル変換回路５０４は、カラムＡＤＣ回路部５０３で得られたデジタル値の画素信号をラッチして、シリアルパラレル変換を行い、パラレルデータとして出力する。【０００７】
ＤＡＣ回路５０５は、ラッチ／シリアルパラレル変換回路５０４から出力される画素信号のうち、遮光画素素子から読み出した画素信号をＤＡ変換して電圧値（黒レベル）を得る。【０００８】
コンパレータ５０６は、ＤＡＣ回路５０５から出力された黒レベルと、読み出し回路部５０２及びカラムＡＤＣ回路部５０３の理想黒レベルである基準電圧ＶＲＥＦとを比較して、その差に応じて読み出し回路部５０２に供給する基準電圧ＶＲＥＦａを調整する。【０００９】
タイミング発生回路５０７は、タイミング信号を発生し、読み出し回路部５０２、カラムＡＤＣ回路部５０３、ラッチ／シリアルパラレル変換回路５０４、ＤＡＣ回路５０５、ランプ信号発生回路５０８に入力する。【００１０】
ランプ信号発生回路５０８は、アンプ回路５０８１、定電流源５０８２、スイッチＳ１０、キャパシタＣ１０を有している。アンプ回路５０８１は、基準電圧ＶＲＥＦを一方の入力端子に入力し、他方の入力端子に自身の出力端子を接続しており、バッファとして機能している。アンプ回路５０８１の出力端子は、スイッチＳ１０を介してキャパシタＣ１０及び定電流源５０８２の一方の端子と接続されている。キャパシタＣ１０及び定電流源５０８２の他方の端子は接地されている。【００１１】
このようなランプ信号発生回路５０８において、タイミング発生回路５０７からのタイミング信号によりスイッチＳ１０がオンすると、キャパシタＣ１０に基準電圧ＶＲＥＦが保持され、その後スイッチＳ１０をオフすることにより、定電流源５０８２の一方の端子から基準電圧ＶＲＥＦを基準レベルとして一定の傾きで増加するランプ波形が出力され、カラムＡＤＣ回路部５０３に入力される。【００１２】
図９は、従来のカラムＣＤＳ回路の構成図である。
ここでは、カラムＣＤＳ回路部５０２ｂにおいて、１つのカラムに設けられたカラムＣＤＳ回路５１０を示している。【００１３】
カラムＣＤＳ回路５１０は、アンプ回路５１１、５１２、スイッチＳ１１、Ｓ１２、キャパシタＣ１１、Ｃ１２を有している。アンプ回路５１１の一方の入力端子には、スイッチＳ１１を介してカラムアンプ回路部５０２ａから出力された画素信号が入力される。スイッチＳ１１とアンプ回路５１１の一方の入力端子との間には、キャパシタＣ１１の一方の端子が接続されており、キャパシタＣ１１の他方の端子は接地されている。また、アンプ回路５１１は、他方の入力端子に自身の出力端子を接続し、バッファとして機能している。【００１４】
アンプ回路５１２の一方の入力端子は、キャパシタＣ１２を介して、アンプ回路５１１の出力端子と接続されている。キャパシタＣ１２とアンプ回路５１２の一方の入力端子の間にはスイッチＳ１２を介して基準電圧ＶＲＥＦａが印加される。また、アンプ回路５１２は、他方の入力端子に自身の出力端子を接続し、バッファとして機能している。また、アンプ回路５１２の出力端子は、カラムＡＤＣ回路部５０３と接続される。【００１５】
このようなカラムＣＤＳ回路５１０において、タイミング発生回路５０７からのタイミング信号によりスイッチＳ１１、Ｓ１２をオンし、キャパシタＣ１２に、画素素子（フォトダイオード）のリセット時に読み出されるリセット信号（ノイズ）を、基準電圧ＶＲＥＦａを基準とした電圧値として保持させる。次に、タイミング信号によりスイッチＳ１２をオフすると、積分時間（露光時間）に応じて蓄積された信号電荷が画素信号として、カラムアンプ回路部５０２ａを介してキャパシタＣ１１に保持される。このノイズ成分を含む画素信号は、キャパシタＣ１２に保持された電圧値と減算されノイズ成分が除去される。そして、アンプ回路５１２からは、ノイズ成分が除去された画素信号と基準電圧ＶＲＥＦａの和が出力される。【００１６】
図１０は、従来の固体撮像素子における読み出し時の画素信号とＡＤ変換範囲を示す図である。
ここでは、図８で示した画素アレイ５０１の連続する水平ラインＨ１、Ｈ２における画素素子から読み出された画素信号を示しており、上図が読み出し回路部５０２に入力される画素信号、下図がカラムＡＤＣ回路部５０３に入力される画素信号を示している。【００１７】
水平ラインＨ１の読み出し期間では、読み出し回路部５０２には、左から遮光画素領域５０１ｂからの画素信号、受光画素領域５０１ａからの画素信号が入力され、再び遮光画素領域５０１ｂからの画素信号が入力される。各領域からの画素信号は、タイミング信号に応じて並列に同時入力される。その後ブランキング期間（ＢＫ）を経た後、次の水平ラインＨ２からも同様に画素信号が読み出し回路部５０２に入力される。【００１８】
カラムＡＤＣ回路部５０３には、読み出し回路部５０２にて増幅処理やノイズ除去処理が施された画素信号（図１０下図）が入力される。水平ラインＨ１において、カラムＡＤＣ回路部５０３に入力された画素信号は、基準電圧ＶＲＥＦを基準レベルとしたランプ信号をもとにＡＤ変換され、ラッチ／シリアルパラレル変換回路５０４にてラッチされ、パラレルデータに変換されて出力される。このとき遮光画素領域５０１ｂからの画素信号はＤＡＣ回路５０５にてアナログの電圧値（黒レベル）に変換され、コンパレータ５０６にて基準電圧ＶＲＥＦと比較される。図１０の場合、水平ラインＨ１の平均黒レベルＶｂａ１は基準電圧ＶＲＥＦよりも低くなっている。そのため、コンパレータ５０６は、基準電圧ＶＲＥＦａ１を水平ラインＨ１のオフセット分上昇させた基準電圧ＶＲＥＦａ２を、読み出し回路部５０２に入力する。【００１９】
このように、従来の固体撮像素子５００では、ＡＤ変換後に遮光画素素子の画素信号を用い、読み出し回路部５０２の基準電圧ＶＲＥＦａを調整することで黒レベルの調整を行い、暗電流成分を除去しようとしていた（例えば、特許文献１参照。）。
【特許文献１】特開２００５−１０１９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかし、暗電流成分は水平ラインごと一定ではないため、１水平ライン前のオフセットと、今回読み出した水平ラインの画素信号のオフセットとの誤差により、黒レベルを完全に調整することができないという問題があった。【００２１】
例えば、図１０のような場合、水平ラインＨ２において、読み出し回路部５０２に入力される画素信号の平均黒レベルＶｂａ２は基準電圧ＶＲＥＦと等しいにも拘らず、水平ラインＨ１のオフセットで黒レベルを調整している。そのため、水平ラインＨ２ではオフセットが発生してしまう。これにより、出力画像に横縞が発生してしまう問題があった。【００２２】
また、図１０のように、オフセット分が除去されないため、ＡＤ変換時において実データの量子化数がオフセット分少なくなり、分解能が低下して解像度の低下による画質の低下を招くという問題もあった。【００２３】
本発明はこのような点に鑑みてなされたものであり、水平ラインごとに暗電流成分がばらついても適切に黒レベルを調整して暗電流成分を除去可能な固体撮像素子を提供することを目的とする。【００２４】
また、本発明の他の目的は、水平ラインごとに暗電流成分がばらついても適切に黒レベルを調整して暗電流成分を除去可能な撮像方法を提供することである。
【課題を解決するための手段】
【００２５】
本発明では上記問題を解決するために、画素アレイのカラムごとに設けられたＡＤＣ回路を用いた固体撮像素子において、図１に示すように、各水平ラインに遮光画素素子を含むように、受光画素素子及び遮光画素素子が配置された画素アレイ１０１と、画素アレイ１０１から水平ラインごとに画素信号を読み出し、画素信号をＡＤＣ回路（カラムＡＤＣ回路部１０３）に入力するとともに、遮光画素素子の画素信号を出力する読み出し回路部１０２と、読み出し回路部１０２から出力された遮光画素素子の画素信号を取得し、取得した遮光画素素子の画素信号に応じて、水平ラインごとにＡＤ変換の基準レベルを調整したランプ信号を生成し、ランプ信号をＡＤＣ回路（カラムＡＤＣ回路部１０３）に入力するランプ信号発生回路１０７ａと、を有することを特徴とする固体撮像素子１００ａが提供される。【００２６】
上記の構成によれば、画素アレイ１０１には、各水平ラインに遮光画素素子を含むように、受光画素素子及び遮光画素素子が配置されており、読み出し回路部１０２は、画素アレイ１０１から水平ラインごとに画素信号を読み出し、画素信号をＡＤＣ回路（カラムＡＤＣ回路部１０３）に入力するとともに、遮光画素素子の画素信号を出力し、ランプ信号発生回路１０７ａは、読み出し回路部１０２から出力された遮光画素素子の画素信号を取得し、取得した遮光画素素子の画素信号に応じて、水平ラインごとにＡＤ変換の基準レベルを調整したランプ信号を生成し、ランプ信号をＡＤＣ回路（カラムＡＤＣ回路部１０３）に入力する。【００２７】
また、画素アレイの列ごとに設けられたＡＤＣ回路を用いた固体撮像素子の撮像方法において、各水平ラインに遮光画素素子を含むように、受光画素素子及び前記遮光画素素子が配置された画素アレイから前記水平ラインごとに画素信号を読み出し、前記画素信号を前記ＡＤＣ回路に入力するとともに、前記遮光画素素子の画素信号に応じて、前記水平ラインごとにＡＤ変換の基準レベルを調整したランプ信号を生成し、前記ランプ信号を前記ＡＤＣ回路に入力することを特徴とする撮像方法が提供される。【００２８】
上記の方法によれば、各水平ラインに遮光画素素子を含むように、受光画素素子及び遮光画素素子が配置された画素アレイから水平ラインごとに画素信号が読み出され、画素信号がＡＤＣ回路に入力されるとともに、遮光画素素子の画素信号に応じて、水平ラインごとにＡＤ変換の基準レベルを調整したランプ信号が生成され、そのランプ信号がＡＤＣ回路に入力される。【００２９】
また、画素アレイの列ごとに設けられたアナログ・デジタル変換器を用いた固体撮像素子において、各水平ラインに遮光画素素子を含むように、受光画素素子及び前記遮光画素素子が配置された画素アレイと、前記画素アレイから前記水平ラインごとに画素信号を読み出し、前記画素信号を前記アナログ・デジタル変換器に入力するとともに、前記遮光画素素子の前記画素信号を出力する読み出し回路部と、を有し、前記アナログ・デジタル変換器は、前記読み出し回路部から出力された前記遮光画素素子の前記画素信号に応じてランプ信号発生回路から前記水平ラインごとに出力される、アナログ・デジタル変換の基準レベルを調整したランプ信号に基づいて、前記水平ラインごとに前記基準レベルを調整すること、を特徴とする固体撮像素子が提供される。
【００３０】
上記の構成によれば、画素アレイには、各水平ラインに遮光画素素子を含むように、受光画素素子及び遮光画素素子が配置されており、読み出し回路部は、画素アレイから水平ラインごとに画素信号を読み出し、画素信号をアナログ・デジタル変換器に入力するとともに、遮光画素素子の画素信号を出力する。アナログ・デジタル変換器は、読み出し回路部から出力された遮光画素素子の画素信号に応じてランプ信号発生回路から水平ラインごとに出力される、アナログ・デジタル変換の基準レベルを調整したランプ信号に基づいて、水平ラインごとに基準レベルを調整する。
【発明の効果】
【００３１】
本発明によれば、ある水平ラインの画素素子から画素信号を読み出したときに、その水平ラインに含まれる遮光画素素子の画素信号に応じて、その水平ラインの画素信号のＡＤ変換で用いるランプ信号の基準レベルを調整するので、水平ラインごとに暗電流成分がばらついても適切に黒レベルを調整することができる。これにより、ＡＤ変換時の分解能を下げることなく、暗電流成分を除去することができる。【００３２】
また、これにより、温度変化などによる暗電流成分の変動があっても解像度が落ちず、画質の劣化を防止することができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００３３】
【図１】第１の実施の形態の固体撮像素子の構成を示す図である。
【図２】カラムＣＤＳ回路の構成図である。
【図３】第１の実施の形態の固体撮像素子における読み出し時の画素信号とＡＤ変換範囲を示す図である。
【図４】第１の実施の形態の固体撮像素子における各スイッチの動作タイミングの一例を示す図である。
【図５】第２の実施の形態の固体撮像素子の構成図である。
【図６】第２の実施の形態の固体撮像素子における読み出し時の画素信号とＡＤ変換範囲を示す図である。
【図７】画素アレイの他の例を示す図である。
【図８】カラムＡＤＣ回路を搭載した従来の固体撮像素子の構成図である。
【図９】従来のカラムＣＤＳ回路の構成図である。
【図１０】従来の固体撮像素子における読み出し時の画素信号とＡＤ変換範囲を示す図である。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の固体撮像素子の構成を示す図である。
第１の実施の形態の固体撮像素子１００ａは、画素アレイ１０１、読み出し回路部１０２、カラムＡＤＣ回路部１０３、ラッチ／シリアルパラレル変換回路１０４、アンプ回路１０５、タイミング発生回路１０６、ランプ信号発生回路１０７ａを有する。【００３５】
画素アレイ１０１は、複数の受光画素素子（図示せず）がマトリクス状に配置された受光画素領域１０１ａと、複数の遮光画素素子（図示せず）からなる遮光画素領域１０１ｂを有している。遮光画素素子から読み出された画素信号は、受光画素素子の画素信号から暗電流成分によるオフセットを除去するために用いられる。ここで、遮光画素領域１０１ｂは、各水平ラインに遮光画素素子を含むように、例えば受光画素領域１０１ａを囲うように配置されている。【００３６】
読み出し回路部１０２は、画素アレイ１０１から画素信号を１水平ラインごとに読み出す。読み出し回路部１０２は、読み出した画素信号を増幅するカラムアンプ回路部１０２ａと、ノイズ除去のためのカラムＣＤＳ回路部１０２ｂを有する。カラムアンプ回路部１０２ａは、カラムごとに設けられたアンプ回路からなる。カラムＣＤＳ回路部１０２ｂは、カラムごとに設けられたＣＤＳ回路からなる。カラムアンプ回路部１０２ａの各アンプ回路は図示しないカラム信号線に接続されている。そしてそのカラム信号線に接続した画素素子のうち、選択された画素素子からの画素信号を入力して増幅処理する。カラムＣＤＳ回路部１０２ｂの詳細は後述する。【００３７】
カラムＡＤＣ回路部１０３は、カラムごとに設けられたＡＤＣからなり、読み出し回路部１０２で読み出された画素信号をデジタル値に変換する。
ラッチ／シリアルパラレル変換回路１０４は、カラムＡＤＣ回路部１０３で得られたデジタル値の画素信号をラッチして、シリアルパラレル変換を行い、パラレルデータとして出力する。【００３８】
アンプ回路１０５は、一方の入力端子に基準電圧ＶＲＥＦを入力している。他方の入力端子は、自身の出力端子と接続し、バッファとして機能している。出力端子は読み出し回路部１０２のカラムアンプ回路部１０２ａと、カラムＣＤＳ回路部１０２ｂ及びランプ信号発生回路１０７ａと接続し、これらに基準電圧ＶＲＥＦを供給している。【００３９】
タイミング発生回路１０６は、タイミング信号を発生し、読み出し回路部１０２、カラムＡＤＣ回路部１０３、ラッチ／シリアルパラレル変換回路１０４、ランプ信号発生回路１０７ａに入力する。【００４０】
ランプ信号発生回路１０７ａは、アンプ回路１０７１、定電流源１０７２、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、キャパシタＣ１、Ｃ２を有している。アンプ回路１０７１の一方の入力端子はスイッチＳ１を介してアンプ回路１０５の出力端子、スイッチＳ２を介してカラムＣＤＳ回路部１０２ｂと接続されている。また、アンプ回路１０７１の他方の入力端子はスイッチＳ４を介して自身の出力端子、さらにはキャパシタＣ１の一方の端子と接続している。キャパシタＣ１の他方の端子は接地されている。アンプ回路１０７１の出力端子は、スイッチＳ３を介してキャパシタＣ２及び定電流源１０７２の一方の端子と接続されている。キャパシタＣ２及び定電流源１０７２の他方の端子は接地されている。【００４１】
図２は、カラムＣＤＳ回路の構成図である。
ここでは、カラムＣＤＳ回路部１０２ｂにおいて、１つのカラムに設けられたカラムＣＤＳ回路１１０を示している。【００４２】
カラムＣＤＳ回路１１０は、アンプ回路１１１、１１２、スイッチＳ５、Ｓ６、Ｓ７、Ｓ８、キャパシタＣ３、Ｃ４、Ｃ５を有している。アンプ回路１１１の一方の入力端子には、スイッチＳ５を介してカラムアンプ回路部１０２ａから出力された画素信号が入力される。スイッチＳ５とアンプ回路１１１の一方の入力端子との間には、キャパシタＣ３の一方の端子が接続されており、キャパシタＣ３の他方の端子は接地されている。また、アンプ回路１１１は、他方の入力端子に自身の出力端子を接続し、バッファとして機能している。【００４３】
アンプ回路１１１の出力端子は、キャパシタＣ４を介して、アンプ回路１１２の一方の入力端子と接続されている。キャパシタＣ４とアンプ回路１１２の一方の入力端子との間にはスイッチＳ６を介して基準電圧ＶＲＥＦが印加される。また、アンプ回路１１２は、他方の入力端子に自身の出力端子を接続し、バッファとして機能している。また、アンプ回路１１２の出力端子は、カラムＡＤＣ回路部１０３と接続される。さらに、アンプ回路１１２の出力端子は、スイッチＳ７を介してキャパシタＣ５の一方の端子と接続されている。キャパシタＣ５の他方の端子には基準電圧ＶＲＥＦが印加される。また、スイッチＳ７とキャパシタＣ５の間のノードには、スイッチＳ８を介してランプ信号発生回路１０７ａが接続される。【００４４】
以下、第１の実施の形態の固体撮像素子１００ａの動作を説明する。
読み出し回路部１０２は、図１の画素アレイ１０１の画素信号を、例えば上から下方向の走査方向で１水平ラインごとに読み出す。【００４５】
図３は、第１の実施の形態の固体撮像素子における読み出し時の画素信号とＡＤ変換範囲を示す図である。
ここでは、図１で示した画素アレイ１０１の連続する水平ラインＨ１、Ｈ２における画素素子から読み出された画素信号を示しており、上図が読み出し回路部１０２に入力される画素信号、下図がカラムＡＤＣ回路部１０３に入力される画素信号を示している。【００４６】
水平ラインＨ１の読み出し期間では、読み出し回路部１０２には、左から遮光画素領域１０１ｂからの画素信号、受光画素領域１０１ａからの画素信号が入力され、再び遮光画素領域１０１ｂからの画素信号が入力される。各領域からの画素信号は、タイミング信号に応じて並列に同時入力される。【００４７】
入力された画素信号は、カラムアンプ回路部１０２ａにて増幅処理が行われた後、図２で示したカラムＣＤＳ回路１１０がカラムごとに設けられたカラムＣＤＳ回路部１０２ｂに入力される。このとき、カラムＣＤＳ回路部１０２ｂの各カラムＣＤＳ回路１１０及びランプ信号発生回路１０７ａでは、タイミング発生回路１０６からのタイミング信号に応じて以下の動作を行う。【００４８】
図４は、第１の実施の形態の固体撮像素子における各スイッチの動作タイミングの一例を示す図である。
タイミングＴ１において、ランプ信号発生回路１０７ａのスイッチＳ１、Ｓ４と、カラムＣＤＳ回路１１０のスイッチＳ５、Ｓ６をオンする。このときカラムＣＤＳ回路１１０のキャパシタＣ４に、画素素子（フォトダイオード）のリセット時に読み出されるリセット信号（ノイズ）を、基準電圧ＶＲＥＦを基準とした電圧値として保持させる。次に、タイミング信号によりスイッチＳ６をオフすると（タイミングＴ２）、積分時間（露光時間）に応じて蓄積された信号電荷が画素信号として、カラムアンプ回路部１０２ａを介してキャパシタＣ３に保持される。このノイズ成分を含む画素信号は、キャパシタＣ４に保持された電圧値と減算され、ノイズ成分が除去される。そして、アンプ回路１１２からは、ノイズ成分が除去された画素信号と基準電圧ＶＲＥＦの和が出力され、カラムＡＤＣ回路部１０３に入力される。【００４９】
このとき、遮光画素領域１０１ｂのカラム信号線に接続したカラムＣＤＳ回路１１０では、タイミング信号により、スイッチＳ７がオンされる。これにより、ノイズが除去された遮光画素素子の画素信号と基準電圧ＶＲＥＦの和がキャパシタＣ５に蓄積される。但し、受光画素領域１０１ａのカラム信号線に接続したカラムＣＤＳ回路１１０については、スイッチＳ７をオンしない。【００５０】
タイミング信号によりカラムＣＤＳ回路１１０のスイッチＳ５をオフした後（タイミングＴ３）、スイッチＳ７をオフすると同時にスイッチＳ８をオンする（タイミングＴ４）。これにより、キャパシタＣ５に蓄積された遮光画素素子の画素信号と基準電圧ＶＲＥＦの和がランプ信号発生回路１０７ａに出力される。なお、タイミングＴ４において、ランプ信号発生回路１０７ａのスイッチＳ１、Ｓ４はオン、スイッチＳ２、Ｓ３はオフであるので、キャパシタＣ１には、基準電圧ＶＲＥＦとアンプ回路１０７１のオフセット電圧の和が蓄積されている。【００５１】
次にタイミング信号により、スイッチＳ１、Ｓ４をオフ、スイッチＳ２、Ｓ３をオンする（タイミングＴ５）。このとき、遮光画素領域１０１ｂのカラム信号線に接続した複数のカラムＣＤＳ回路１１０において、キャパシタＣ５に蓄積された遮光画素素子の画素信号と基準電圧ＶＲＥＦの和がランプ信号発生回路１０７ａで取得される。なお、複数のカラムＣＤＳ回路１１０から取得した遮光画素素子の画素信号において、その信号レベル（黒レベル）は平均化される。アンプ回路１０７１は、キャパシタＣ１に蓄積されている電圧（基準電圧ＶＲＥＦとアンプ回路１０７１のオフセット電圧との和）と、平均化された黒レベル（以下平均黒レベルＶｂａ１と表記する。）と基準電圧ＶＲＥＦの和とを比較する。アンプ回路１０７１のオフセット成分は除去され、差分である平均黒レベルＶｂａ１がキャパシタＣ２に蓄積される。これによって、ランプ信号の基準レベルが、水平ラインＨ１の遮光画素素子の画素信号の平均黒レベルＶｂａ１に調整される。そして、タイミングＴ６にてスイッチＳ３をオフすると、定電流源１０７２により、調整された基準レベルから一定の傾きで増加するランプ波形が生成され、カラムＡＤＣ回路部１０３に入力される。【００５２】
以上の処理によって、カラムＡＤＣ回路部１０３は、図３の下図に示しているように、水平ラインＨ１の遮光画素素子の平均黒レベルＶｂａ１を基準レベルとしたＡＤ変換を行う。【００５３】
その後ブランキング期間（ＢＫ）を経た後、次の水平ラインＨ２からも同様に画素信号が読み出し回路部１０２に入力される。このとき、カラムＣＤＳ回路部１０２ｂ及びランプ信号発生回路１０７ａは、図４で示したようなタイミングで各スイッチＳ１〜Ｓ８をオンまたはオフすることで、キャパシタＣ２には、水平ラインＨ２の遮光画素素子の平均黒レベルＶｂａ２が蓄積される。そして、スイッチＳ３をオフすることによって、定電流源１０７２により、平均黒レベルＶｂａ２を基準レベルとしたランプ波形が生成され、カラムＡＤＣ回路部１０３に入力される。【００５４】
これによって、カラムＡＤＣ回路部１０３は、図３の下図に示しているように、水平ラインＨ２の遮光画素素子の平均黒レベルＶｂａ２からＡＤ変換を行う。
以上のように、第１の実施の形態の固体撮像素子１００ａは、１水平ライン前の遮光画素素子の画素信号で黒レベルを調整するのではなく、読み出した水平ラインの遮光画素素子の画素信号でＡＤ変換の基準レベルを調整するので、水平ラインごとに暗電流成分がばらついても適切に黒レベルを調整し、暗電流成分を除去することができる。これにより、画像に横縞が発生することを防止することができる。また、実データを確実にＡＤ変換することができ、解像度の低下による画質の低下を防止することができる。【００５５】
次に、第２の実施の形態の固体撮像素子を説明する。
図５は、第２の実施の形態の固体撮像素子の構成図である。
第１の実施の形態の固体撮像素子１００ａと同様の構成要素については、同一符号とし説明を省略する。【００５６】
第２の実施の形態の固体撮像素子１００ｂにおいて、ランプ信号発生回路１０７ｂのアンプ回路１０７１の一方の入力端子には、第１の実施の形態の固体撮像素子１００ａと異なり、キャパシタＣ６を介してオフセット回路１０７３が接続されている。オフセット回路１０７３は、所定のオフセット電圧ΔＶｏｆｆを発生する。【００５７】
このような、第２の実施の形態の固体撮像素子１００ｂでは、スイッチＳ１、スイッチＳ４がオフ、スイッチＳ２、Ｓ３がオンの状態のとき、カラムＣＤＳ回路部１０２ｂから遮光画素素子の画素信号と基準電圧ＶＲＥＦの和がランプ信号発生回路１０７ｂで取得される。このときキャパシタＣ６には、遮光画素素子の画素信号の平均黒レベルＶｂａと基準電圧ＶＲＥＦの和と、オフセット回路１０７３で発生したオフセット電圧ΔＶｏｆｆとの差電圧（Ｖｂａ＋ＶＲＥＦ−ΔＶｏｆｆ）が保持される。その後スイッチＳ２をオフする。このとき、キャパシタＣ１には基準電圧ＶＲＥＦとアンプ回路１０７１のオフセット電圧との和が蓄積されている。アンプ回路１０７１は、キャパシタＣ１に蓄積された電圧値と、キャパシタＣ６に蓄積された電圧値とを比較する。アンプ回路１０７１のオフセット電圧はキャンセルされ、キャパシタＣ２には、平均黒レベルＶｂａ−オフセット電圧ΔＶｏｆｆが蓄積され、この電圧が、ＡＤ変換の基準レベルとなる。【００５８】
図６は、第２の実施の形態の固体撮像素子における読み出し時の画素信号とＡＤ変換範囲を示す図である。
ここでは、図６で示した画素アレイ１０１の連続する水平ラインＨ１、Ｈ２における画素素子から読み出された画素信号を示しており、上図が読み出し回路部１０２に入力される画素信号、下図がカラムＡＤＣ回路部１０３に入力される画素信号とＡＤ変換範囲を示している。【００５９】
第２の実施の形態の固体撮像素子１００ｂでは、水平ラインＨ１、Ｈ２ごとに、遮光画素素子の画素信号の平均黒レベルＶｂａ１、Ｖｂａ２からオフセット電圧ΔＶｏｆｆ分ずらした電圧を、ＡＤ変換の基準レベルとしている。【００６０】
そして、このオフセット電圧ΔＶｏｆｆを、オフセット回路１０７３にて可変することによって、水平ラインごとに黒レベルの調整を行うことができ、明るさの調整が可能になる。【００６１】
なお、図１、図５の画素アレイ１０１では、遮光画素領域１０１ｂが、受光画素領域１０１ａを囲うように配置されている場合について説明したが、これに限定されず、例えば、以下のような構成でもよい。【００６２】
図７は、画素アレイの他の例を示す図である。
このような画素アレイ２０１において、遮光画素領域２０１ｂは、水平ラインＨの走査方向Ａに対し、受光画素領域２０１ａの左右に配置されている。このとき図１、図５で示したカラムＣＤＳ回路部１０２ｂからは、左右に配置された遮光画素領域２０１ｂにおける複数の遮光画素素子の画素信号の平均値が、ランプ信号発生回路１０７ａ、１０７ｂに入力され、ランプ信号発生回路１０７ａ、１０７ｂは、その平均値に応じてランプ信号の基準レベルを調整する。なお、左右どちらか一方の遮光画素領域２０１ｂの遮光画素素子の画素信号の平均値をランプ信号発生回路１０７ａ、１０７ｂに入力するようにしてもよい。【００６３】
また、遮光画素領域２０１ｂは左右両方でなく、左または右のどちらか一方に配置して、その遮光画素領域２０１ｂの遮光画素素子の画素信号の平均値を、ランプ信号発生回路１０７ａ、１０７ｂに入力するようにしてもよい。【００６４】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【００６５】
１００ａ  固体撮像素子
１０１  画素アレイ
１０１ａ  受光画素領域
１０１ｂ  遮光画素領域
１０２  読み出し回路部
１０２ａ  カラムアンプ回路部
１０２ｂ  カラムＣＤＳ回路部
１０３  カラムＡＤＣ回路部
１０４  ラッチ／シリアルパラレル変換回路
１０５、１０７１  アンプ回路
１０６  タイミング発生回路
１０７ａ  ランプ信号発生回路
１０７２  定電流源
【図１】
0004588787.tif 000002
【図２】
0004588787.tif 000003
【図３】
0004588787.tif 000004
【図４】
0004588787.tif 000005
【図５】
0004588787.tif 000006
【図６】
0004588787.tif 000007
【図７】
0004588787.tif 000008
【図８】
0004588787.tif 000009
【図９】
0004588787.tif 000010
【図１０】
0004588787.tif 000011