(57)【特許請求の範囲】
【請求項１】
コンテンツ信号を含むコンテンツデータ信号を、上記コンテンツ信号に復号して出力する回路モジュールにおいて、
上記コンテンツデータ信号を出力する第１の回路を含む少なくとも１つの第１の基板と、
上記第１の回路から出力されるコンテンツデータ信号を、上記コンテンツ信号に復号して出力する第２の回路を含む第２の基板とを備え、
上記回路モジュールは、上記各基板を互いに実質的に平行となるように上記各基板の厚さ方向に積層してなる積層構造を有し、
上記回路モジュールは、
上記第１の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記コンテンツデータ信号を伝播するための複数の第１の接続手段と、
上記各基板のうち少なくとも１つの基板は、外部基板と信号を送受信するための第２の接続手段とをさらに備え、
上記第１の接続手段の複数の接続端子は、各接続端子が第１の直径を有し、又は、互いに隣接する各対の接続端子が所定の第１の間隔で離間するように配列され、
上記第２の接続手段は複数の接続端子を含み、各接続端子が上記第１の直径よりも大きい第２の直径を有し、又は、上記第２の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第１の間隔よりも大きい所定の第２の間隔で離間するように配列されたことを特徴とする回路モジュール。
【請求項２】
上記回路モジュールは、上記第２の回路で使用するためのクロック信号を発生する第３の回路を含む第３の基板をさらに備え、
上記回路モジュールは、上記第３の基板を最上層にして上記各基板を互いに実質的に平行となるように上記各基板の厚さ方向に積層してなる積層構造を有し、
上記回路モジュールは、上記第３の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第３の基板と上記第２の基板の各回路間を電気的に接続して上記クロック信号を伝播するための第３の接続手段をさらに備え、上記第３の接続手段は、上記第１の接続手段の形成位置よりも内側に形成されたことを特徴とする請求項１記載の回路モジュール。
【請求項３】
上記第１と第３の接続手段の各接続端子のうち、アナログ信号を伝播するための第１の接続端子と、デジタル信号を伝播するための第２の接続端子は互いに所定の第３の間隔だけ離間するように形成されたことを特徴とする請求項１又は２記載の回路モジュール。
【請求項４】
上記第１の接続端子と上記第２の接続端子は、接地導体端子を間に挟んで離間するように形成されたことを特徴とする請求項３記載の回路モジュール。
【請求項５】
上記第３の基板は、上記第２の回路で使用するためのデジタルデータ信号用メモリをさらに含み、
上記回路モジュールは、上記第３の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記デジタルデータ信号を伝播するための第４の接続手段をさらに備え、
上記第４の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の第３の間隔で離間するように配列され、
上記第２の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第３の間隔よりも大きい所定の第２の間隔で離間するように配列されたことを特徴とする請求項２乃至４のうちのいずれか１つに記載の回路モジュール。
【請求項６】
上記第１の間隔と上記第３の間隔は互いに同じであることを特徴とする請求項５に記載の回路モジュール。
【請求項７】
上記第２の基板は、上記第２の回路の復号処理を制御するための制御回路をさらに備え、
上記回路モジュールは、上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の回路から出力される、上記コンテンツデータ信号の方式を示す種別データ信号を伝播するための第５の接続手段をさらに備え、
上記制御回路は、上記第１の回路から上記第５の接続手段を介して入力される種別データ信号に基づいて、上記デジタルデータ信号の方式を検出し、上記検出した方式に基づいて、上記第２の回路の復号処理を制御することを特徴とする請求項１乃至６のうちのいずれか１つに記載の回路モジュール。
【請求項８】
第１の基板と第２の基板とを互いに実質的に平行となるように厚さ方向に積層して一体的に構成してなるデジタルテレビジョン受信機用回路モジュールであって、
上記第１の基板は、互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの１種類のデジタルテレビジョン放送波信号を中間周波信号に変換した後の中間周波信号を、復調信号に復調して出力する復調回路を備え、
上記第２の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出力する復号化回路と、
上記デジタルテレビジョン受信機用回路モジュールの動作を制御する制御回路と、
外部基板と接続され、外部信号を送受信するための第６の接続手段とを備え、
上記回路モジュールは、
上記第１の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して、上記中間周波信号を伝播するための第１の接続手段と、
上記第１の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して、上記復調信号を伝播するための第３の接続手段とを備え、
上記第１の接続手段及び上記第３の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の第１の間隔で離間するように配列され、
上記第６の接続手段は複数の接続端子を含み、上記第６の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第１の間隔よりも大きい所定の第２の間隔で離間するように配列されたことを特徴とするデジタルテレビジョン受信機用回路モジュール。
【請求項９】
上記回路モジュールは、上記復号化回路の復号化処理において用いるクロック信号を発生する発生回路を含む第３の基板をさらに備え、
上記回路モジュールは、上記第３の基板を最上層にして上記第１の基板と上記第２の基板と上記第３の基板とを互いに実質的に平行となるように厚さ方向に積層して一体的に構成してなり、
上記回路モジュールは、上記第３の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第３の基板と上記第２の基板の各回路間を電気的に接続して、上記クロック信号を伝播するための第２の接続手段を備え、
上記第２の接続手段は、上記第１の接続手段及び上記第３の接続手段の形成位置よりも内側に形成されたことを特徴とする請求項８記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１０】
上記第３の基板は、互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの１種類のデジタルテレビジョン放送波信号を中間周波信号に変換して出力するチューナ回路をさらに含み、
上記第１の接続手段は、上記第１の基板から上記第３の基板までの基板間に共通に形成され、上記第１の基板と上記第３の基板の各回路間を電気的に接続して、上記中間周波信号を伝播するために設けられ、
上記回路モジュールは、上記第２の基板から上記第３の基板までの基板間に共通に形成され、上記第２の基板と上記第３の基板の各回路間を電気的に接続して、上記デジタルテレビジョン放送波信号を伝播するための第５の接続手段をさらに備えたことを特徴とする請求項９記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１１】
上記第３の基板は、上記復号化回路で使用するためのデジタルデータ信号用メモリをさらに含み、
上記回路モジュールは、上記第３の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記デジタルデータ信号を伝播するための第４の接続手段をさらに備え、
上記第４の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の第３の間隔で離間するように配列され、
上記第６の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第３の間隔よりも大きい所定の第２の間隔で離間するように配列されたことを特徴とする請求項８乃至１０のうちのいずれか１つに記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１２】
上記第１の間隔と上記第３の間隔は互いに同じであることを特徴とする請求項１１に記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１３】
第１の基板を最上層にして第１の基板と第２の基板とを互いに実質的に平行となるように厚さ方向に積層して一体的に構成してなるデジタルテレビジョン受信機用回路モジュールであって、上記第１の基板は、
互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの１種類のデジタルテレビジョン放送波信号を中間周波信号に変換して出力するチューナ回路と、
上記中間周波信号を復調信号に復調して出力する復調回路とを備え、
上記第２の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出力する復号化回路と、
上記回路モジュールの動作を制御する制御回路と、
外部基板と接続され、外部信号を送受信するための第６の接続手段とを備え、
上記回路モジュールは、
上記第１の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記復調信号を伝播するための第３の接続手段と、
上記第１の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記デジタルテレビジョン放送波信号を伝播するための第５の接続手段とを備え、
上記第３の接続手段及び上記第５の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の第１の間隔で離間するように配列され、
上記第６の接続手段は複数の接続端子を含み、上記第６の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第１の間隔よりも大きい所定の第２の間隔で離間するように配列されたことを特徴とするデジタルテレビジョン受信機用回路モジュール。
【請求項１４】
上記第１の基板は、上記復号化回路において用いるクロック信号を発生する発生回路を含み、
上記回路モジュールは、上記第１の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記クロック信号を伝播するための第２の接続手段を備え、
上記第２の接続手段は、上記第１の接続手段及び上記第３の接続手段の形成位置よりも内側に形成されたことを特徴とする請求項１３記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１５】
上記第３の接続手段の各接続端子と、上記第５の接続手段の各接続端子とは互いに分離するように形成されたことを特徴とする請求項１４記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１６】
上記第３の接続手段の各接続端子と、上記第５の接続手段の各接続端子とは、接地導体端子を間に挟んで互いに分離するように形成されたことを特徴とする請求項１５記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１７】
上記第１の基板は、上記復号化回路で使用するためのデジタルデータ信号用メモリをさらに含み、
上記回路モジュールは、上記第１の基板から上記第２の基板までの基板において上記各回路の形成位置よりも外側の基板間に共通に形成され、上記デジタルデータ信号を伝播するための第４の接続手段をさらに備え、
上記第４の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の第３の間隔で離間するように配列され、
上記第６の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第３の間隔よりも大きい所定の第２の間隔で離間するように配列されたことを特徴とする請求項１３乃至１６のうちのいずれか１つに記載のデジタルテレビジョン受信機用回路モジュール。
【請求項１８】
上記第１の間隔と上記第３の間隔は互いに同じであることを特徴とする請求項１７に記載の回路モジュール。
【請求項１９】
上記回路モジュールは、上記第１の基板から上記第２の基板までの基板間に共通に配置された種別データ信号を伝播するための第７の接続手段をさらに備え、
上記制御回路は、上記第７の接続手段を介して入力される種別データ信号に基づいて、上記入力されるデジタルテレビジョン放送波信号の放送方式を検出し、上記検出した放送方式に基づいて、上記復号化回路の動作を制御することを特徴とする請求項８乃至１８のいずれか１つに記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２０】
上記放送方式は、ＤＶＢ−Ｔ方式と、ＡＴＳＣ方式と、ＩＳＤＢ−Ｔ方式とのうちの少なくとも２つを含むことを特徴とする請求項８乃至１９のうちのいずれか１つに記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２１】
上記回路モジュールは、
上記各基板に積層され、上記回路モジュールの機能を拡張するための互いに異なる機能回路を有する複数種類の拡張機能基板のうちの少なくとも１つの拡張機能基板と、
上記第２の基板から上記拡張機能基板までの各基板間に共通に配置され、上記拡張機能基板内の機能回路と、上記第２の基板の回路間において、入出力するデータ信号を伝播するための第８の接続手段とをさらに備え、
上記第８の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の第４の間隔で離間するように配列され、
上記第６の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第４の間隔よりも大きい所定の第２の間隔で離間するように配列されたことを特徴とする請求項８乃至２０のうちのいずれか１つに記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２２】
上記第１の間隔と上記第３の間隔と上記第４の間隔は互いに同じであることを特徴とする請求項２１に記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２３】
上記拡張機能基板は、ネットワークに接続するためのネットワーク拡張機能基板と、ＨＤＭＩ（High Definition Multimedia Interface）インターフェースを拡張するためのＨＤＭＩ拡張機能基板とのうちの少なくとも１つを含むことを特徴とする請求項２１又は２２記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２４】
上記ネットワーク拡張機能基板は通信コントローラ及びネットワークインターフェースを含み、
上記ＨＤＭＩ拡張機能基板はＨＤＭＩチップを含むことを特徴とする請求項２３記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２５】
上記拡張機能層基板は、所定の外部回路に接続するための外部インターフェースを含み、
上記拡張機能基板の機能回路が入出力するデータ信号は、上記外部インターフェースと上記復号化回路間のデータ信号を含むことを特徴とする請求項２１又は２２記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２６】
上記拡張機能層基板は、ＣＡＴＶのヘッドエンドに接続するためのケーブルモデムを含み、
上記拡張機能基板内の機能回路が入出力するデータ信号は、上記ケーブルモデムと上記ＣＡＴＶのヘッドエンド間のデータ信号を含むことを特徴とする請求項２１又は２２記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２７】
上記拡張機能層基板は、液晶ディスプレイの画像の動きを補正する画質改善機能回路を含み、
上記拡張機能基板の機能回路が入出力するデータ信号は、上記画質改善機能回路と上記復号化回路間の画像信号を含むことを特徴とする請求項２１又は２２記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２８】
上記拡張機能層基板は、プラズマディスプレイの画像の階調性を拡張する画質改善機能回路を含み、
上記拡張機能基板の機能回路が入出力するデータ信号は、上記画質改善機能回路と上記復号化回路間の画像信号を含むことを特徴とする請求項２１又は２２記載のデジタルテレビジョン受信機用回路モジュール。
【請求項２９】
上記第２の基板は、外部基板に設けられかつ互いに異なる電気的仕様を有する複数種類のコンディショナルアクセスモジュールのうちの１つのコンディショナルアクセスモジュールが上記第６の接続手段を介して接続されるとともに、上記復調回路と上記復号化回路と上記制御回路とに接続され、上記復調回路と、上記コンディショナルアクセスモジュールと、上記復号化回路と、上記制御回路との間で通信される複数の信号の入力及び出力処理を実行するインターフェース回路をさらに備え、
上記第６の接続手段は、上記外部基板から上記第２の基板までの基板に形成され、上記コンディショナルアクセスモジュールが入出力するストリーム信号及びデータ信号を伝播するため接続端子を備え、
上記制御回路は、上記入力されるデジタルテレビジョン放送波信号の放送方式と、上記接続されたコンディショナルアクセスモジュールの種類のうちの少なくとも一方に対応して、上記接続されたコンディショナルアクセスモジュールの電気的仕様に適合するように、上記第６の接続手段を介して通信される信号の種類を切り換えることにより、上記インターフェース回路を制御することを特徴とする請求項８乃至２８のうちのいずれか１つに記載のデジタルテレビジョン受信機用回路モジュール。
【請求項３０】
第１の種類のコンディショナルアクセスモジュールは、コモンインターフェースのコンディショナルアクセスモジュールであることを特徴とする請求項２９記載のデジタルテレビジョン受信機用回路モジュール。
【請求項３１】
第２の種類のコンディショナルアクセスモジュールは、ケーブルカードのコンディショナルアクセスモジュール、又はコモンインターフェースのコンディショナルアクセスモジュールであることを特徴とする請求項２９記載のデジタルテレビジョン受信機用回路モジュール。
【請求項３２】
第３の種類のコンディショナルアクセスモジュールを上記インターフェース手段及び上記制御手段に接続する別のインターフェース回路をさらに備えたことを特徴とする請求項２９記載のデジタルテレビジョン受信機用回路モジュール。
【請求項３３】
上記第３の種類のコンディショナルアクセスモジュールはＩＣカードのコンディショナルアクセスモジュールであることを特徴とする請求項２９記載のデジタルテレビジョン受信機用回路モジュール。
【請求項３４】
請求項８記載のデジタルテレビジョン受信機用回路モジュールと、
上記回路モジュールが第６の接続手段を介して接続され、デジタルテレビジョン放送波信号を受信して中間周波信号に変換して、変換後の中間周波信号を上記第６の接続手段を介して上記回路モジュールに出力するチューナ回路を含む外部基板とを備えたことを特徴とするデジタルテレビジョン受信機。
【請求項３５】
請求項１３記載のデジタルテレビジョン受信機用回路モジュールと、
上記回路モジュールが第６の接続手段を介して接続され、上記デジタルテレビジョン放送波信号を、コネクタを介して上記回路モジュールに出力する外部基板とを備えたことを特徴とするデジタルテレビジョン受信機。
【請求項３６】
請求項２９記載のデジタルテレビジョン受信機用回路モジュールと、
上記回路モジュールが上記第６の接続手段を介して接続され、上記コンディショナルアクセスモジュールを含む外部基板とを備えたことを特徴とするデジタルテレビジョン受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、テレビジョン受像機、パーソナルパーソナルコンピュータ、携帯型端末装置、映像信号及び音声信号を光ディスクなどの記録媒体に記録するレコーダ装置、その他の映像音響装置に用いられる回路モジュール、特にはデジタルテレビジョン放送を受信するデジタルテレビジョン受信機（以下、ＤＴＶという。）などのための回路モジュール（以下、ＤＴＶ受信機用回路モジュールという。）と、それを備えたデジタルテレビジョン受信機に関する。
【背景技術】
【０００２】
近年、日本、北米、欧州を始め、テレビジョン放送のデジタル化が始まり、それぞれの国や地域の放送規格に応じたデジタルテレビジョン放送受信機が発売されている。例えば、地上波デジタルテレビジョン放送については、国や地域に従って、サービス内容や、導入時の技術水準などが異なるため、以下の３つの規格が勧告されている。欧州では、ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）方式が採用され、アメリカでは、ＡＴＳＣ（Advanced Television Systems Committee）方式が採用され、日本国内では、ＩＳＤＢ−Ｔ（Integrated Services Digital Broadcasting-Terrestrial）方式が採用されている。中国では、欧州におけるＤＶＢ−Ｔを基本とした方式で規格化の作業が進んでいる。
【０００３】
これらの規格における映像と音声の圧縮方式は、全てＭＰＥＧ−２規格に準拠した方式を採用している。伝送方式もＭＰＥＧ−２＿ＴＳ信号（トランスポート・ストリーム）規格に準拠している。そのため、ＤＴＶにおける映像及び音声の復号器（デコーダ）は、インターフェース及び回路を、全ての国や地域で共通化することができる。より詳細には、現状デジタルテレビジョン放送において採用されているＭＰＥＧ−２や、今後採用される見通しであるＩＴＵのＨ．２６４などの圧縮方式は、基本的に、動きベクトルを検出し、動き予測し、符号化するアルゴリズムを用いている。これらの方式で圧縮された映像信号及び音声信号を復号する復号器は、単一のハードウェアと、ＣＰＵと、ＣＰＵ上で動作するソフトウェアとで実現できる。各方式における詳細な仕様の差異はソフトウェアの変更で対応できる。このことにより、当該回路モジュールのメーカーは、受信信号が復調器によりＭＰＥＧ−２＿ＴＳ信号に復調された後の後段回路、すなわち復号器のハードウェア回路においては、全世界共通のデコーダを製品化することが可能であり、量産効果を上げることができる。
【０００４】
一方、テレビジョン放送波信号をアンテナなどを介して受信した後、ＭＰＥＧ−２＿ＴＳ信号に復調されるまでの部分の回路を、フロントエンド回路というが、フロントエンド回路におけるチューナ及び復調器においては、国や地域特有の電波政策に依存する所が多く、それぞれ異なった方式を採用している。フロントエンド回路はチューナと復調器により構成される。チューナは放送信号を受信し選局を行い中間周波信号に周波数変換した後出力する。復調器は上記中間周波信号を入力し、所定の復調方式により復調する。復調器における復調方式は、ＤＶＢ−Ｔ方式及びＩＳＤＢ−Ｔ方式ではＱＡＭ（Quadrature Amplitude Modulation）方式を採用しており、ＡＴＳＣ方式ではＶＳＢ（Vestigial Side Band）方式を採用している。
【０００５】
フロントエンド回路とデコーダとの間に位置するＣＡ（Conditional Access；条件付きアクセス）部は外付けのコンディショナルアクセス回路モジュール（以下、ＣＡモジュールという。）と一体的に動作する。ＣＡ部においては、ビジネスとも関連するため、暗号化方式、ＣＡモジュールとのインターフェース仕様とともに、ビジネス領域、市場毎に方式が異なっている場合が多い。ＤＶＢ−Ｔ方式ではＣＩ（Common Interface；以下、コモンインターフェースという。）を採用しており、アメリカのオープンケーブル規格に準拠したケーブルテレビジョン放送ではケーブルカードインターフェースを採用し、ＩＳＤＢ−Ｔ方式では、ＩＣカードインターフェースを採用している。これらのインターフェースは、いずれも端子仕様において、物理的仕様及び電気的仕様が異なるＣＡモジュールを接続する。従って、従来、デジタルテレビジョン受信機のメーカーは、全世界共通のデコーダと、各国や各地域毎のフロントエンド回路モジュールと、各市場毎のＣＡ部とを組み合わせて、各市場向けの構成の異なるデジタルテレビジョン受信機を製品化して動作保証してきた。
【０００６】
また、デジタルテレビジョン放送の普及に応じて、受信機も多様化が進むと考えられる。アナログテレビジョンの場合と同様に、携帯型端末装置やレコーダ装置などの小型な装置にも、デジタルテレビジョン受信機能を搭載する物が今後製品化されると考えられる。また、映像や音声を出力するその他の映像音響装置においても、ＭＰＥＧ−２＿ＴＳ信号を取り扱う物が増えてきている。例えば、カメラやＤＶＤプレーヤなどの映像再生装置やヘッドフォンステレオなどの音楽再生装置などである。それらの装置においてもデジタルテレビジョン受信機と同様に多様化が進むと予想され、今後小型化が図られると思われる。
【０００７】
なお、ＣＩについては非特許文献１において記載され、ケーブルカード（旧名ＰＯＤ）については非特許文献２において記載され、ＩＣカードインターフェースについては、非特許文献３記載されている。
【０００８】
一方、ＣＡ部を結合することにより、複数の市場にも対応する取り組みも検討されている（例えば、特許文献１参照。）。特許文献１は、それぞれのＣＡモジュールを接続可能な複数のＣＡモジュールインターフェースを備える。また、複数のＣＡモジュールインターフェースは、直列に接続されている。
【０００９】
また、一方、アンテナを持つ第１の回路チップと処理機能を持つ第２の回路チップを積層し、小面積のフロントエンド回路モジュールを製造する取り組みも検討されている（例えば、特許文献３参照。）。
【００１０】
ここで、本願発明に関連する先行技術文献を以下に示す。
【特許文献１】日本国特許出願公開Ｐ２０００−３６８２０Ａ号公報。
【特許文献２】国際出願公開ＷＯ０１／０４７２６７Ａ１のパンフレット。
【特許文献３】日本国特許出願公開Ｐ１９９８−１９３８４８号公報。
【特許文献４】日本国特許出願公開平成１１−２８８９７７号公報。
【特許文献５】国際出願公開ＷＯ０１／０３７５４６Ａ２のパンフレット。
【特許文献６】日本国特許出願公開Ｐ２００３−５１８６６８Ａ。
【特許文献７】国際出願公開ＷＯ２００５／０２９８４９Ａ１のパンフレット。
【非特許文献１】EUROPEAN STANDARD EN50221, Common Interface Specification for Conditional Access and other Digital Video Broadcasting Decoder Applications, English Version, Ref. No. EN50221:1996E, February 1997。
【非特許文献２】AMERICAN STANDARD ANSI/SCTE28 2001 (Formerly DVS 295), HOST-POD Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Cable Telecommunications Engineers, 2001。
【非特許文献３】ISO7816-1 Standard, asynchronous smartcard information, Version 1.00, last revised on June 12, 1995。
【非特許文献４】PC Card Standard, Volume2, Electrical Specification, PCMCIA/JEITA, 2001。
【非特許文献５】SCTE40 2001 (Formerly DVS 313), Digital Cable Network Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Cable Telecommunications Engineers, 2001。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記のような状況では、デジタルテレビジョン受信機などの機器に複数の機能を追加して機能拡張する場合においては、機能拡張用のＬＳＩを実装したプリント基板（以下基板と略する）を機器内にさらに追加することになり、機能拡張基板の占める面積分、基板の合計面積が増大する問題がある。また、積層する基板を選択し入れ替えることにより、追加する機能を選択する概念はなかった。
【００１２】
そのために、デジタルテレビジョン受信機の例では、デコーダとチューナと復調器と機能拡張用ＬＳＩとを集積して半導体チップサイズ又はＬＳＩパッケージサイズに小型化することが難しい。一般的には、メーカーは、デコーダ及びチューナ及び復調器を別の基板に実装してデジタルテレビジョン受信機を製造している。デジタルテレビジョン受信機において個々の基板面積の削減が限界にきているため、デジタルテレビジョン受信機全体をさらに小型化することが難しい。
【００１３】
また、デコーダ及び復調器と、機能拡張用ＬＳＩが別の基板に実装され、基板間は、ワイヤやケーブルなどにより接続されるが、デコーダと復調器と機能拡張用ＬＳＩ間の配線が長くなり、配線の電気的特性が低下する。従って、電気信号の伝播遅延時間を短縮することができず、より高速な信号を伝播することによる性能の向上を図りにくい。また、高速な電気信号を伝播するデコーダと復調器と機能拡張用ＬＳＩとの間の配線が長くなることから、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズによるチューナに対する妨害などの問題も依然発生していた。
【００１４】
さらに、各国や各地域毎に復調器が異なり、そして、各市場毎にＣＡモジュールの物理的仕様、電気的仕様が異なるために、デジタルテレビジョン受信機のメーカーは、全世界共通のデコーダと、各国や各地域毎の復調器と、各市場毎のＣＡモジュールインターフェースとを組み合わせて、各国や各地域、各市場向けに構成の異なるデジタルテレビジョン受信機を製品化してきた。従って、製品化の度に、デコーダと復調器とＣＡモジュールインターフェースとを実装した基板の設計と、動作保証とに手間やコストがかかるため、製品の低価格化が図れないという問題が生じていた。特に、ＣＡモジュール含めた動作は、各市場において認証機関による認証が必要な場合が多く、製品化の度に認証するのは手間であり、製造コストが高くなるという問題点があった。さらに、デジタルテレビジョン受信機のメーカーは、全世界共通のデコーダと、各国や各地域毎の復調器と、各市場毎のＣＡモジュールインターフェースとに加えて、ネットワーク接続などの機能拡張用のＬＳＩを組み合わせて、各国や各地域においてローエンドからハイエンドまでのデジタルテレビジョン受信機を製品化してきた。従って、製品化の度に、デコーダと復調器とＣＡモジュールインターフェースと機能拡張用のＬＳＩとを実装した基板の設計と、動作保証とに手間やコストがかかるため、製品の低価格化が図れないという問題が生じていた。
【００１５】
また、特許文献１の構成では、ＣＡモジュールインターフェースをそれぞれ備える必要がある。従って、インターフェースの回路やソケットのコストが増大するために、ＣＡモジュール含めた各市場共通の回路モジュールの実現を考えた場合、コストデメリットが生じる。従って、本来共通化して享受するはずの量産効果によるコストダウンが小さくなるという問題が生じていた。
【００１６】
また、ＣＡモジュールとの接続端子数は、備えるインターフェース数に応じて増加する。端子数では、例えば、ＣＩカードと、ケーブルカードの接続端子数はそれぞれ６８端子であるが、これら２種のＣＡモジュールインターフェースだけで少なくとも１３６の接続端子が必要となる。従って、ＣＡモジュールとの接続端子数が増大するために、ＣＡモジュール含めた各市場共通の回路モジュールの実現を考えた場合、小型化する上でデメリットが生じる。従って、回路モジュール化して小型化を図る上で端子数がボトルネックになるという問題が生じていた。
【００１７】
特に、回路モジュールの実現形態を半導体チップ化、多層構造のプリント配線基板化のように超小型化を図る場合においては、半導体チップやプリント基板の面積に対し、接続端子が占める面積の割合が非常に多くなる。これは接続端子の小型化は、端子に接続される配線のピッチや接続する工法にも影響されるため、限界があるためである。従って、接続端子数が増大すると接続端子の面積によりチップやプリント基板の面積が決まる場合もあり、小型化ができないという問題が生じていた。
【００１８】
また、特許文献３の構成では、第１の回路チップと第２の回路チップの単体は、機能回路モジュールとして独立しておらず、結合しなければ全く機能を奏し得ない。従って、異なる第３の回路チップを用意したとしても、第１の回路チップあるいは第２の回路チップと入れ替えることにより、異なる機能を持つフロントエンドを構成することができない。また、第１の回路チップと第２の回路チップを単体で機能させて動作保証することもできない。さらに第１の回路チップと第２の回路チップを結合させなければ動作確認できない。従って、回路チップ単体の不良についても結合しなければ確認できず歩留まりの向上が難しい。さらに、積層されている回路チップを識別する手段がなく、制御部は積層されている回路チップの種類を認識することができない。従って、積層されている回路チップの種類に応じて回路チップの状態を適切に変化することができない。
【００１９】
本発明の目的は以上の問題点を解決し、各国や各地域のテレビジョン放送波信号及び各市場のＣＡモジュールを直接的に接続可能であって、液晶ディスプレイやプラズマディスプレイなどの各ディスプレイデバイスに接続可能であって、従来技術に比較して簡単にかつ安価にかつ半導体チップサイズ又はＬＳＩパッケージサイズに小型に製造することができる回路モジュール及びそれを備えた安価にかつ小型、高性能なデジタルテレビジョン受信機を提供することにある。
【課題を解決するための手段】
【００２０】
第１の発明に係る回路モジュールは、コンテンツ信号を含むコンテンツデータ信号を、上記コンテンツ信号に復号して出力する回路モジュールにおいて、
上記コンテンツデータ信号を出力する第１の回路を含む少なくとも１つの第１の基板と、
上記第１の回路から出力されるコンテンツデータ信号を、上記コンテンツ信号に復号して出力する第２の回路を含む第２の基板と、
上記第２の回路で使用するためのクロック信号を発生する第３の回路を含む第３の基板とを備え、
上記回路モジュールは、上記各基板を互いに実質的に平行となるように上記各基板の厚さ方向に積層してなる積層構造を有し、
上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記コンテンツデータ信号を伝播するための第１の接続手段と、
上記第３の基板から上記第２の基板までの基板間に共通に形成され、上記第３の基板と上記第２の基板の各回路間を電気的に接続して上記クロック信号を伝播するための第２の接続手段とを備えたことを特徴とする。
【００２１】
上記回路モジュールにおいて、上記第１の接続手段は、上記各基板において上記各回路の形成位置よりも外側に形成されたことを特徴とする。
【００２２】
また、上記回路モジュールにおいて、上記第２の接続手段は、上記第１の接続手段の形成位置よりも内側に形成されたことを特徴とする。
【００２３】
さらに、上記回路モジュールにおいて、上記第１の接続手段は複数の接続端子を含み、
上記各基板のうち少なくとも１つの基板は、上記第１の接続手段の各接続端子のうちの最も外側に形成された接続端子の形成位置よりも内側に形成され、外部基板と信号を送受信するための第３の接続手段をさらに備えたことを特徴とする。
【００２４】
ここで、上記第１の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の第１の間隔で離間するように形成され、
上記第３の接続手段は複数の接続端子を含み、上記第３の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が上記第１の間隔よりも大きい所定の第２の間隔で離間するように形成されたことを特徴とする。
【００２５】
またさらに、上記回路モジュールにおいて、上記第１と第２の接続手段の各接続端子のうち、アナログ信号を伝播するための第１の接続端子と、デジタル信号を伝播するための第２の接続端子は互いに所定の第３の間隔だけ離間するように形成されたことを特徴とする。
【００２６】
ここで、上記第１の接続端子と上記第２の接続端子は、接地導体端子を間に挟んで離間するように形成されたことを特徴とする。
【００２７】
上記回路モジュールにおいて、上記第２の基板は、上記第２の回路の復号処理を制御するための制御回路をさらに備え、
上記回路モジュールは、上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の回路から出力される、上記コンテンツデータ信号の方式を示す種別データ信号を伝播するための第４の接続手段をさらに備え、
上記制御回路は、上記第１の回路から上記第４の接続手段を介して入力される種別データ信号に基づいて、上記デジタルデータ信号の方式を検出し、上記検出した方式に基づいて、上記第２の回路の復号処理を制御することを特徴とする。
【００２８】
第２の発明に係るＤＴＶ受信機用回路モジュールは、第１の基板と第２の基板とを互いに実質的に平行となるように厚さ方向に積層して一体的に構成してなるＤＴＶ受信機用回路モジュールであって、
上記第１の基板は、
互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの１種類のデジタルテレビジョン放送波信号を中間周波信号に変換した後の中間周波信号を、復調信号に復調して出力する復調回路とを備え、
上記第２の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出力する復号化回路と、
上記ＤＴＶ受信機用回路モジュールの動作を制御する制御回路と、
外部基板と接続され、外部信号を送受信するための第６の接続手段とを備え、
上記回路モジュールは、
上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して、上記中間周波信号を伝播するための第１の接続手段と、
上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して、上記復調信号を伝播するための第２の接続手段とを備えたことを特徴とする。
【００２９】
上記ＤＴＶ受信機用回路モジュールにおいて、上記回路モジュールは、上記復号化回路の復号化処理において用いるクロック信号を発生する発生回路を含む第３の基板をさらに備え、
上記回路モジュールは、上記第１の基板と上記第２の基板と上記第３の基板とを互いに実質的に平行となるように厚さ方向に積層して一体的に構成してなり、
上記回路モジュールは、上記第３の基板から上記第２の基板までの基板間に共通に形成され、上記第３の基板と上記第２の基板の各回路間を電気的に接続して、上記クロック信号を伝播するための第３の接続手段とを備えたことを特徴とする。
【００３０】
上記ＤＴＶ受信機用回路モジュールにおいて、上記第３の基板は、互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの１種類のデジタルテレビジョン放送波信号を中間周波信号に変換して出力するチューナ回路をさらに含み、
上記第１の接続手段は、上記第１の基板から上記第３の基板までの基板間に共通に形成され、上記第１の基板と上記第３の基板の各回路間を電気的に接続して、上記中間周波信号を伝播するために設けられ、
上記第２の基板から上記第３の基板までの基板間に共通に形成され、上記第２の基板と上記第３の基板の各回路間を電気的に接続して、上記デジタルテレビジョン放送波信号を伝播するための第４の接続手段とを備えたことを特徴とする。
【００３１】
第３の発明に係るＤＴＶ受信機用回路モジュールは、第１の基板と第２の基板とを互いに実質的に平行となるように厚さ方向に積層して一体的に構成してなるＤＴＶ受信機用回路モジュールであって、
上記第１の基板は、
互いに異なる複数種類の放送方式のデジタルテレビジョン放送波信号のうちの１種類のデジタルテレビジョン放送波信号を中間周波信号に変換して出力するチューナ回路と、
上記中間周波信号を復調信号に復調して出力する復調回路とを備え、
上記第２の基板は、
上記復調信号を、映像信号及び音声信号を含むテレビジョン信号に復号化して出力する復号化回路と、
上記回路モジュールの動作を制御する制御回路と、
外部基板と接続され、外部信号を送受信するための第６の接続手段とを備え、
上記回路モジュールは、
上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記復調信号を伝播するための第２の接続手段と、
上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記デジタルテレビジョン放送波信号を伝播するための第４の接続手段とを備えたことを特徴とする。
【００３２】
上記ＤＴＶ受信機用回路モジュールにおいて、上記第１の基板は、上記復号化回路において用いるクロック信号を発生する発生回路を含み、
上記第１の基板から上記第２の基板までの基板間に共通に形成され、上記第１の基板と上記第２の基板の各回路間を電気的に接続して上記クロック信号を伝播するための第３の接続手段とを備えたことを特徴とする。
【００３３】
また、上記ＤＴＶ受信機用回路モジュールにおいて、上記第２の接続手段と上記第４の接続手段はそれぞれ、上記各基板において上記各回路の形成位置よりも外側に形成されたことを特徴とする。
【００３４】
さらに、上記ＤＴＶ受信機用回路モジュールにおいて、上記第３の接続手段は、上記第２の接続手段の形成位置及び上記第４の接続手段の形成位置よりも内側に形成されたことを特徴とする。
【００３５】
またさらに、上記ＤＴＶ受信機用回路モジュールにおいて、上記第２の接続手段は複数の接続端子を含み、
上記第４の接続手段は複数の接続端子を含み、
上記第６の接続手段は、上記第２の接続手段及び上記第４の接続手段の各接続端子のうちの最も外側に形成された接続端子の形成位置よりも内側の第２の基板に形成されたことを特徴とする。
【００３６】
上記ＤＴＶ受信機用回路モジュールにおいて、上記第６の接続手段の複数の接続端子は、そのうちの互いに隣接する各対の接続端子が所定の間隔で離間するように形成され、
上記第２の接続手段及び上記第４の接続手段の各接続端子は、そのうちの互いに隣接する各対の接続端子が上記第６の接続手段の各接続端子間の間隔よりも小さくなるように離間して形成されたことを特徴とする。
【００３７】
また、上記ＤＴＶ受信機用回路モジュールにおいて、上記第２の接続手段の各接続端子と、上記第４の接続手段の各接続端子とは互いに分離するように形成されたことを特徴とする。
【００３８】
さらに、上記ＤＴＶ受信機用回路モジュールにおいて、上記第２の接続手段の各接続端子と、上記第４の接続手段の各接続端子とは、接地導体端子を間に挟んで互いに分離するように形成されたことを特徴とする。
【００３９】
上記ＤＴＶ受信機用回路モジュールにおいて、上記回路モジュールは、上記第１の基板から上記第２の基板までの基板間に共通に配置された種別データ信号を伝播するための第７の接続手段をさらに備え、
上記制御回路は、上記第７の接続手段を介して入力される種別データ信号に基づいて、上記入力されるデジタルテレビジョン放送波信号の放送方式を検出し、上記検出した放送方式に基づいて、上記復号化回路の動作を制御することを特徴とする。
【００４０】
また、上記ＤＴＶ受信機用回路モジュールにおいて、上記放送方式は、ＤＶＢ−Ｔ方式と、ＡＴＳＣ方式と、ＩＳＤＢ−Ｔ方式とのうちの少なくとも２つを含むことを特徴とする。
【００４１】
上記ＤＴＶ受信機用回路モジュールにおいて、上記回路モジュールは、上記各基板に積層され、上記回路モジュールの機能を拡張するための互いに異なる機能回路を有する複数種類の拡張機能基板のうちの少なくとも１つの拡張機能基板をさらに備え、
上記第２の基板から上記拡張機能基板までの各基板間に共通に配置され、上記拡張基板内の機能回路と、上記第２の基板の回路間において、入出力するデータ信号を伝播するための第８の接続手段をさらに備えたことを特徴とする。
【００４２】
ここで、上記拡張機能基板は、ネットワークに接続するためのネットワーク拡張機能基板と、ＨＤＭＩ（High Definition Multimedia Interface）インターフェースを拡張するためのＨＤＭＩ拡張機能基板とのうちの少なくとも１つを含むことを特徴とする。
【００４３】
上記ＤＴＶ受信機用回路モジュールにおいて、上記ネットワーク拡張機能基板は通信コントローラ及びネットワークインターフェースを含み、
上記ＨＤＭＩ拡張機能基板はＨＤＭＩチップを含むことを特徴とする。
【００４４】
また、上記ＤＴＶ受信機用回路モジュールにおいて、上記拡張機能層基板は、所定の外部回路に接続するための外部インターフェースを含み、
上記拡張機能基板の機能回路が入出力するデータ信号は、上記外部インターフェースと上記復号化回路間のデータ信号を含むことを特徴とする。
【００４５】
さらに、上記ＤＴＶ受信機用回路モジュールにおいて、上記拡張機能層基板は、ＣＡＴＶのヘッドエンドに接続するためのケーブルモデムを含み、
上記拡張機能基板内の機能回路が入出力するデータ信号は、上記ケーブルモデムと上記ＣＡＴＶのヘッドエンド間のデータ信号を含むことを特徴とする。
【００４６】
上記ＤＴＶ受信機用回路モジュールにおいて、
上記第２の基板は、
外部基板に設けられかつ互いに異なる電気的仕様を有する複数種類のコンディショナルアクセスモジュールのうちの１つのコンディショナルアクセスモジュールが上記第６の接続手段を介して接続されるとともに、上記復調回路と上記復号化回路と上記制御回路とに接続され、上記復調回路と、上記コンディショナルアクセスモジュールと、上記復号化回路と、上記制御回路との間で通信される複数の信号の入力及び出力処理を実行するインターフェース回路をさらに備え、
上記第６の接続手段は、上記外部基板から上記第１の基板及び上記第２の基板までのまでの各基板間に共通に形成され、上記コンディショナルアクセスモジュールが入出力するストリーム信号及びデータ信号を伝播するため接続端子を備え、
上記制御回路は、上記入力されるデジタルテレビジョン放送波信号の放送方式と、上記接続されたコンディショナルアクセスモジュールの種類のうちの少なくとも一方に対応して、上記接続されたコンディショナルアクセスモジュールの電気的仕様に適合するように、上記第６の接続手段を介して通信される信号の種類を切り換えることにより、上記インターフェース回路を制御することを特徴とする。
【００４７】
ここで、第１の種類のコンディショナルアクセスモジュールは、コモンインターフェースのコンディショナルアクセスモジュールであることを特徴とする。また、第２の種類のコンディショナルアクセスモジュールは、ケーブルカードのコンディショナルアクセスモジュール、又はコモンインターフェースのコンディショナルアクセスモジュールであることを特徴とする。さらに、第３の種類のコンディショナルアクセスモジュールを上記インターフェース手段及び上記制御手段に接続する別のインターフェース回路をさらに備えたことを特徴とする。ここで、上記第３の種類のコンディショナルアクセスモジュールはＩＣカードのコンディショナルアクセスモジュールであることを特徴とする。
【００４８】
第４の発明に係るＤＴＶ受信機は、上記ＤＴＶ受信機用回路モジュールと、
上記回路モジュールが第６の接続手段を介して接続され、上記デジタルテレビジョン放送波信号を、コネクタを介して上記回路モジュールに出力する外部基板とを備えたことを特徴とする。
【００４９】
第５の発明に係るＤＴＶ受信機は、上記ＤＴＶ受信機用回路モジュールと、
上記回路モジュールが第６の接続手段を介して接続され、上記テレビジョン信号を、コネクタを介して外部回路に出力する外部基板とを備えたことを特徴とする。
【００５０】
第６の発明に係るＤＴＶ受信機は、上記ＤＴＶ受信機用回路モジュールと、
上記回路モジュールが上記第６の接続手段を介して接続され、上記コンディショナルアクセスモジュールを含む外部基板とを備えたことを特徴とする。
【発明の効果】
【００５１】
従って、本発明に係る回路モジュールによれば、機能拡張は拡張機能層を積層することにより実現できる。また、積層する拡張機能層を選択し入れ替えることにより、拡張する機能を選択することができる。従って、半導体チップサイズ又はＬＳＩパッケージサイズに超小型化かつ拡張性の高い回路モジュールを実現できる。
【００５２】
また、本発明に係る回路モジュールによれば、バンプやビアなどの層間端子群の物理的な配置と伝播する電気信号の配置及び種類を、機能層のそれぞれの種類に相対的に共通に予め定義する。従って、従来技術では、層間接続のみの役割であったバンプやビアを、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うことが可能である。さらに、層間をバンプやビアなどの接続端子群で直接的に接続可能であるために、層間にインターポーザなどの配線を持つ中間材を必要としない簡単な構造を実現できる。
【００５３】
また、本発明に係る回路モジュールによれば、積層することにより、全ての層間の配線を層の厚さの積層枚数分以内に短く収めることができる。従来、基板を使用して積層せずに構成し３枚以上の基板を接続する場合には、基板を中継した配線は、中継する基板サイズ以上に長くなる場合もあった。通常基板の厚さは数１００μｍ程度で、半導体チップの厚さは数１０から数１００μｍ程度であり、基板サイズは数１０ｃｍ四方程度である。従って、各基板を積層することにより、デコーダと復調器と機能拡張用ＬＳＩ間の配線は大幅に短くできる。その結果、配線のインダクタ成分や浮遊容量成分を抑えることができるため、電気的特性を向上し、電気信号の伝播遅延時間を短縮して、より高速な信号を伝播することによる性能の向上を図ることができる。さらに、デコーダと復調器と機能拡張用ＬＳＩとの配線が短くなり、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制して高性能化できる。
【００５４】
また、本発明に係る回路モジュールによれば、アナログ信号処理の半導体又は回路とデジタル信号処理の半導体又は回路を混載しながらＬＳＩパッケージサイズに小型化が可能である。さらに、バンプやビアなどの層間端子群の物理的な配置と種類を、機能層のそれぞれの種類に相対的に共通に予め定義する上において、アナログ信号とデジタル信号の層間端子群の物理的な配置を別の位置に分けて配置することができる。さらにアナログ信号の層間端子とデジタル信号の層間端子の間に接地導体の層間端子を配置することにより、電気的にも分離することができる。従って、アナログ信号に対するデジタル信号の電気的な妨害を抑制することができるため、高性能化できる。
【００５５】
また、本発明に係るＤＴＶ受信機用回路モジュールによれば、各国や各地域共通のデコーダ層と各地域向けの復調機能層と機能拡張ＬＳＩを備える拡張機能層とチューナ機能層とを積層することにより、従来マザーボード上に実装されていた復調器とチューナと機能拡張ＬＳＩを含めて半導体チップサイズに小型化が可能である。その結果、回路モジュール及びマザーボードの小型化が図れ、それを用いるデジタルテレビジョン受信機の小型化が可能となる。
【００５６】
さらに、本発明に係るＤＴＶ受信機用回路モジュールによれば、各国や各地域共通のデコーダ層と各地域向けの複数種類の復調機能層、複数種類の拡張機能層とを用意するとともに、バンプやビアなどの層間端子群の物理的な配置と伝播する電気信号の種類を、復調機能層のそれぞれの種類又は拡張機能層のそれぞれの種類に相対的に共通に定義する。従って、従来は層を接続するのみの役割であったバンプやビアを、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うことが可能である。また、通常のボードコネクタを用いる場合よりも大幅に小型化が可能である。
【００５７】
また、本発明に係るＤＴＶ受信機用回路モジュールによれば、各国や各地域のテレビジョン放送波信号に応じて積層する層を選択することにより、テレビジョン放送波信号及び各市場のＣＡモジュールと直接的に接続できる。それ故、本発明に係る回路モジュールは、各国や各地域のテレビジョン放送波信号及び各市場のＣＡモジュールと接続して動作することを保証できる。
【００５８】
さらに、本発明に係るＤＴＶ受信機用回路モジュールに接続可能に適合したマザーボードを各国や各地域、各市場毎に用意することで、回路モジュールをマザーボードに接続して、各国や各地域、各市場向けの受信機を製品化することができる。従って、デジタルテレビジョン受信機のメーカーは、本発明に係る回路モジュールを用いれば、テレビジョン放送波信号のコネクタと各市場のＣＡモジュールのソケットを実装したマザーボードを設計し本発明に係るＤＴＶ受信機用回路モジュールに接続することで、各国や各地域、各市場向けのデジタルテレビジョン受信機を容易に製品化できる。
【００５９】
また、本発明に係るＤＴＶ受信機用回路モジュールでＣＡモジュール含めた動作について各市場の認証機関による認証を済ませておけば、製品毎に認証する手間やコストも省ける。その結果、メーカーの製品化コストの削減が可能となり、デジタルテレビジョン受信機の低価格化が図れる。
【００６０】
また、本発明に係るＤＴＶ受信機用回路モジュールによれば、各市場の電気的仕様が異なる複数種類のＣＡモジュールに接続するためのインターフェース回路やソケットを共通化できる。従って、製造コストを増大させることなく、ＣＡインターフェース含めた全世界に対応する回路モジュールを実現して製品化できるため、量産効果によるコストダウンができ、デジタルテレビジョン受信機の普及に貢献することができる。
【００６１】
さらに、ＣＡモジュールとの接続端子数を増大させることなく、ＣＡインターフェース含めた回路モジュールを実現できる。各国や各地域のチューナ及び各市場のＣＡモジュールと接続することによる端子数の増大を抑えることができるため、特に本発明のように、各国や各地域共通のデコーダを実装した基板と各地域向けの復調器を実装した基板を積層して、半導体チップサイズ又はＬＳＩパッケージサイズに超小型化を図る場合において、接続端子の面積によりチップの面積が決まり、小型化ができないという問題を解決することができる。
【００６２】
またさらに、本発明に係るＤＴＶ受信機用回路モジュールによれば、ネットワーク拡張機能層をさらに積層することによりネットワーク関連機能を備えることができる。また、ＨＤＭＩ（High Definition Multimedia Interface）拡張機能層をさらに積層することによりインターフェースを拡張することができる。さらに、ＣＡＴＶモデム拡張機能層を積層することによりＣＡＴＶモデム機能を備えることができる。ここで、ネットワーク拡張機能層とネットワーク拡張機能層の両方を積層することも可能であり、その場合においても回路モジュールの面積は変わらない。
【００６３】
従って、デジタルテレビジョン受信機のメーカーは、本発明に係るＤＴＶ受信機用回路モジュールを用いれば、テレビジョン放送波信号のコネクタと各市場のＣＡモジュールの各ソケットを実装したマザーボードを設計し接続することで、マザーボードと組み合わせて、各地域、市場向けのローエンドからハイエンドまでのデジタルテレビジョン受信機を容易に、しかも従来技術に比較して低価格に小型・軽量に製品化できる。
【００６４】
またさらに、積層したＤＴＶ受信機用回路モジュールの上面と裏面にもその他のメモリやＶＣＸＯなどの汎用部品を実装することにより、より集積度を上げることができる。このことにより、従来技術に係るＤＴＶ受信機用回路モジュールに接続されるマザーボードに実装されていた部品をＤＴＶ受信機用回路モジュールの上面と裏面に実装することが可能となる。また、従来は外付けしていた復調器や機能拡張ＬＳＩも回路モジュール内に積層することも可能となる。このことから、従来技術に係るＤＴＶ受信機用回路モジュールに接続されるボードに実装されていた部品をＤＴＶ受信機用回路モジュールの内側層に実装することが可能となる。従って、本発明に係るＤＴＶ受信機用回路モジュールを用いることによりデジタルテレビジョン受信機もさらに小型化可能である。従って、本発明に係るデジタルテレビジョン受信機は、本発明に係る回路モジュールを使用することにより小型・軽量化でき、携帯型受信機や車載受信機などにも適用できる。これにより、デジタルテレビジョン受信機の普及に貢献することができる。
【００６５】
以上のＤＴＶ受信機用回路モジュールにおける効果は、映像や音声を出力するその他のＡＶ装置、例えば、カメラやＤＶＤプレーヤなどの映像再生装置やヘッドフォンステレオなどの音楽再生装置などに用いる回路モジュールの場合においても有する。
【発明を実施するための最良の形態】
【００６６】
以下、本発明に係る実施形態について図面を参照して説明する。なお、同様の構成要素については同一の符号を付している。
【００６７】
第１の実施形態．
図１は本発明の第１の実施形態に係るテレビジョン受信機において、回路モジュール１をマザーボード２０１に実装し、マザーボード２０１を受信機筐体２０４内に実装するときのテレビジョン受信機の一部分解実装図である。また、図２は図１の回路モジュール１の上面図であり、図３は図１の回路モジュール１の裏面図である。さらに、図４は図１の回路モジュール１の多層構造を示す分解斜視図である。図５は図１の回路モジュール１の多層構造を示す断面図である。本実施形態は、第１の実施形態に係る回路モジュール１を実装するとともに、例えば液晶ディスプレイ又はプラズマディスプレイなどのディスプレイ２０４Ｄを搭載したことを特徴としている。なお、図１は背面図であって、図１の裏側であるおもて面にディスプレイ２０４Ｄが搭載される。なお、その他のテレビション受信機、例えばセットトップボックスや携帯型端末やＰＣにおける回路モジュール１をテレビジョン受信機に実装した構成であってもよい。
【００６８】
図１において、回路モジュール１は、各国や各地域毎のチューナ２０２と、各市場毎のＣＡモジュール１４−１，１４−２，１４−３（図６参照。以下、総称して符号１４を付す。）を接続するためのソケット２０５と、デジタル音声信号又はアナログ音声信号とデジタル映像信号（これらは、いわゆる音声や映像を含むコンテンツ信号である。）を出力するディスプレイインターフェース２０６とが実装されたマザーボード２０１に実装される。ディスプレイインターフェース２０６は、回路モジュール１から出力される映像信号及び音声信号を、例えば、液晶ディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイなどの、接続されるディスプレイに接続するためのインターフェースであり、ディスプレイ側の接続仕様に応じて異なる回路で実現される。なお、音声信号はディスプレイ内又はディスプレイ外に設けられたスピーカに出力される。マザーボード２０１には、複数の半田ボール９の配置に対応した複数のランドが形成され、マザーボード２０１と回路モジュール１は、リフロー工程により物理的にかつ電気的に接続される。回路モジュール１が接続されたマザーボード２０１は、支持台２０７により支持されるテレビジョン受像機２０４の筐体に、電源ユニット２０３と、ディスプレイ駆動ユニット２０８とともに組み込まれる。なお、ディスプレイインターフェース２０６は、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに接続される。
【００６９】
図１において、テレビジョン受信機のための回路モジュール１は誘電体基板にてなるマザーボード２０１の位置１Ａに実装され、当該マザーボード２０１は、受信機筐体２０４の位置２０１Ａ内に実装される。
【００７０】
回路モジュール１の半田ボール９に対応したランドを備えたマザーボード２０１を各国や各地域、各市場毎にそれぞれ用意することにより、回路モジュール１と接続して、各国や各地域、各市場向けのテレビジョン受信機を製品化することができる。また、同じ国や地域及び市場向けであっても、例えば、液晶テレビジョン受像機、プラズマテレビジョン受像機、ＣＲＴテレビジョン受像機などの、ディスプレイデバイスが異なるテレビジョン受像機やセットトップボックスなどを製品化するときに、回路モジュール１に対応したランドを備えたマザーボード２０１をディスプレイデバイス毎にそれぞれ用意することで、回路モジュール１と接続して、各ディスプレイデバイスを備えたテレビジョン受像機を製品化することができる。同様に各国や各地域、各市場毎に、各ディスプレイデバイスを備えたテレビジョン受像機を製品化することができる。
【００７１】
なお、本実施形態においては、回路モジュール１とマザーボード２０１との間の接続方法として、半田ボールとランドを用いてリフロー工程による接続方法を用いているが、本発明はこれに限らず、回路モジュール１とマザーボード２０１とが物理的にかつ電気的に接続されていれば、コネクタやケーブルによる接続方法を用いてもよい。
【００７２】
図２において、回路モジュール１の上面である部品配置面に実装されている回路部品は、後述するデコーダＬＳＩ２のワーキング用メモリ４と、デコーダＬＳＩ２のクロックを発生して出力する電圧制御水晶発振器（以下、ＶＣＸＯという。）５と、デコーダＬＳＩ２内のＣＰＵ用のプログラムのコードなどのデータを記憶するＲＯＭ６と、各回路部品用の電源（図示せず。）に接続される複数のコンデンサ７とを含む。すなわち、回路モジュール１では、アナログ信号処理の半導体であるＶＣＸＯ５とデジタル信号処理の半導体であるメモリ４と、ＲＯＭ６を混載している。
【００７３】
図３において、回路モジュール１の裏面である半田面に実装されている回路部品は、デコーダＬＳＩ２の電源に接続される複数のコンデンサ１０と、回路モジュール１をマザーボード２０１に実装するときに信号線及び電源線を接続するための回路モジュール１の外部端子である複数の半田ボール９とを含む。回路モジュール１の上面と裏面には主に汎用回路部品が実装される。
【００７４】
図４において、回路モジュール１は、多層構造を有する複数のプリント配線基板層５０１，５０２，４０１，５０４，４１１，５１４，６２０−１，５０６，５０７，５０８と、それらに実装される回路部品とから構成される。図４に示すように、回路モジュール１は、
（ａ）図２で示した回路部品４−７が実装されている上面側の信号配線層基板５０１と、
（ｂ）信号配線層基板５０２と、
（ｃ）図６に示すように、イーサネットインターフェース４０２（ここで、イーサネットは登録商標である。以下、同様である。）とハードディスクドライブインターフェース４０３と通信コントローラ４０４を実装したネットワーク機能拡張のための拡張機能層基板４０１と、
（ｄ）信号配線層基板５０４と、
（ｅ）図６に示すように、ケーブルモデム４１２を実装したネットワーク機能拡張のための拡張機能層基板４１１と、
（ｆ）信号配線層基板５１４と、
（ｇ）図６に示すように、日本用復調器１２−１と復調器用メモリ５１１を実装した日本用復調機能のための復調機能層基板６２０−１と、
（ｈ）信号配線層基板５０６と、
（ｉ）図６に示すように、各国や各地域のデジタルテレビジョン放送における圧縮方式に対応したデコード処理を行うデコーダＬＳＩ２と各市場におけるＣＡモジュール１４と直接的に接続可能な共通インターフェースであるＣＡインターフェース回路３を実装したデコード機能のためのデコーダ層基板５０７と、
（ｊ）信号配線層基板５０８と
を備え、これらの基板が互いに実質的に平行となるように各基板の厚さ方向に積み重ねられて積層された積層構造を有する。
【００７５】
ここで、イーサネットインターフェース４０２とハードディスクドライブインターフェース４０３と通信コントローラ４０４と日本用復調器１２−１と復調器用メモリ５１１とデコーダＬＳＩ２とＣＡインターフェース回路３は内側層に実装されることから、半導体ベアチップの形態であり、基板にワイヤボンディングやフリップチップ工法により実装することができる。また、それぞれの基板セットは多層基板を表している。図４においては２層基板の例を示したが、特に限定する物でなく、４層以上の多層基板であってもよい。
【００７６】
拡張機能層基板４０１と信号配線層基板５０４について、複数種類の拡張機能に係る基板セットをそれぞれ用意し、１つの基板セットを選択して入れ替えて積層することができる。選択された拡張機能層基板４０１と信号配線層基板５０４は、回路モジュール１における位置５Ａに積層される。また、選択された拡張機能層基板４１１と信号配線層基板５１４は、回路モジュール１における位置５Ｂに積層される。ここで、複数種類の拡張機能層基板４０１，４１１を積層することにより複数種類の機能を拡張することもできる。なお、図４では、基板４０１，４１１の第１の組と、基板４１１，５１４の第２の組みを挿入しているが、いずれか１つの組を挿入するようにしてもよい。また、複数種類の復調機能層基板６２０−１と信号配線層基板５０６を各国や各地域毎にそれぞれ用意することにより、選択して入れ替えて積層することができる。選択された復調機能層基板６２０−１と信号配線層基板５０６は、回路モジュール１における位置５Ｃに積層される。
【００７７】
以上のように構成することにより、回路モジュール１を従来技術に比較して半導体チップサイズ又はＬＳＩパッケージサイズにきわめて小型に薄く製造できる。また、積層することにより、面積を大きくすることなく、復調機能及び拡張機能を追加可能である。また、復調機能や拡張機能の種類は、積層する基板の種類を入れ換えることにより、選択可能である。なお、内側層である拡張機能層基板４０１及び復調機能層基板６２０−１及びデコーダ層基板５０７には、ＬＳＩやメモリの半導体ベアチップとともにコンデンサや抵抗器を実装してもよく、これにより、回路モジュール１について内装における回路部品の実装率を上げることにより、回路モジュール１を用いたデジタル放送受信機をさらに小型化することができる。
【００７８】
次いで、図５を用いて回路モジュール１の積層構造について説明する。信号配線層基板５０１，５０２は所定の接着剤を用いて張り合わせられており、信号配線層基板５０１にはメモリ４及びコンデンサ７などの汎用回路部品が実装されている。ここでは、図２に示した回路部品４−７が実装されている。信号配線層基板５０１の上面と信号配線層基板５０２の上面の配線は、ビア５２３により接続され、信号配線層基板５０１の上面と信号配線層基板５０２の裏面の配線は、スルーホール５２１により接続される。図５の各基板４０１，５０４，４１１，５１４，６２０−１，５０６，５０７，５０８において、多数のビア５２３と多数のスルーホール５２１が存在するが、以下、個々のビア及びスルーホールについてはその説明を省略する。なお、本明細書において、スルーホール及びビアの用語を使用するが、スルーホールはスルーホールに導体が充填されてなるスルーホール導体を意味し、ビアはビアに導体が充填されてなるビア導体を意味する。
【００７９】
また、拡張機能層基板４０１と信号配線層基板５０４は所定の接着剤を用いて張り合わされており、信号配線層基板５０２と拡張機能層基板４０１は接続端子である複数のバンプ５２４により電気的にかつ物理的に接続されている。バンプ５２４は、各基板５０２，４０１の上面及び裏面に用意される導電性の薄膜により成るランド上に接続される導電体であり、以下同様である。図５においては、信号配線層基板５０２と拡張機能層基板４０１の間のバンプ５２４は７個しか図示していないが、実際には、この層間その他の層間にもその他多数存在する。バンプ５２４の個々の説明を以下省略する。各基板５０１，５０２，４０１，５０４等は厚さ数１００μｍのプリント基板であり、バンプ５２４は、好ましくは、数μから１０μｍの高さを有する金や銀などから成る突起電極であり、もしくは、直径数１００μｍの半田ボールである。従って、内側層に実装されるベアチップなどの回路部品は、それらの場合のバンプの高さよりも薄くして実装することが求められる。
【００８０】
さらに、拡張機能層基板４１１と信号配線層基板５１４は所定の接着剤を用いて張り合わされており、信号配線層基板５０４と拡張機能層基板４１１は接続端子である複数のバンプ５２４により電気的にかつ物理的に接続されている。バンプ５２４は、各基板５１４，４１１の上面及び裏面に用意される導電性の薄膜により成るランド上に接続される導電体である。図５においては、信号配線層基板５０４と拡張機能層基板４１１の間のバンプ５２４は７個しか図示していないが、実際には、この層間その他の層間にもその他多数存在する。
【００８１】
またさらに、復調機能層基板６２０−１と信号配線層基板５０６は所定の接着剤を用いて張り合わされており、信号配線層基板５１４と復調機能層基板６２０−１は複数のバンプ５２４により電気的にかつ物理的に接続されている。また、デコーダ層基板５０７と、信号配線層基板５０８は所定の接着剤を用いて張り合わされており、信号配線層基板５０６とデコーダ層基板５０７は複数のバンプ５２４により電気的にかつ物理的に接続されている。配線層基板５０８の裏面には複数の半田ボール９が形成されている。
【００８２】
信号配線層基板５０４と復調機能層基板６２０−１との間のバンプ５２４の物理的な配置と伝播する電気信号の種類は、拡張機能層基板４０１，４１１と信号配線層基板５０４，５１４のそれぞれの種類に相対的に共通に予め定義されて決められている。信号配線層基板５０６とデコーダ層基板５０７間のバンプ５２４の物理的な配置と伝播する電気信号の種類は、復調機能層基板６２０−１と信号配線層基板５０６のそれぞれの種類に共通に予め定義されて決められている。信号配線層基板５０４と復調機能層基板６２０−１との間、信号配線層基板５０６とデコーダ層基板５０７間の電気信号の種類についての詳細は後述する。
【００８３】
次いで、図５を参照して、バンプ５２４や半田ボール９などの接続端子について共通に定義される配置方法について以下に説明する。復調器１２−１からデコーダＬＳＩ２に入力されるＭＰＥＧ−２＿ＴＳ信号を伝播するための、半田ボール９、バンプ５２４及びスルーホールを含む接続導体である接続端子Ｔ２（図５の最右端の接続端子）は、復調機能層基板６２０−１からデコーダ層基板５０７までの基板間に形成されて配置される。復調機能層基板６２０−１の種類を識別するための種別データの情報を伝播するための、例えばバンプを含む接続端子Ｔ４，Ｔ５（図５の最右端から２番目の接続端子）は、復調機能層基板６２０−１からデコーダ層基板５０７までの基板間に形成されて配置される。拡張機能層基板４０１を接続するための、バンプを含む接続端子Ｔ６（図５の最左端の接続端子）は、拡張機能層基板４０１からデコーダ層基板５０７までの基板間に形成されて配置される。メモリ４及びＲＯＭ６と接続するための、バンプを含む接続端子Ｔ７（図５の最左端から２番目の接続端子）は、信号配線層基板５０１とデコーダ層基板５０７までの基板間に形成されて配置される。ＶＣＸＯ５と接続可能なバンプを含む接続端子Ｔ８（図５の最右端から４番目の接続端子）は、信号配線層基板５０１からデコーダ層基板５０７までの基板間に形成されて配置される。デコーダＬＳＩ２から出力され、ディスプレイインターフェース２０６を介してディスプレイ駆動回路２０８に入力される映像信号及び音声信号の接続用半田ボール９を含む接続端子Ｔ１及び各ＣＡモジュール１４に接続されるソケット２０５に接続される半田ボール９を含む接続端子Ｔ３は、デコーダ層基板５０７からメインボード２０１（図１参照。）までの基板間に形成されて配置される。チューナ２０２から復調器１２−１に入力される中間周波信号を伝播するための、例えば半田ボール９及びバンプを含む接続端子Ｔ９は、復調機能層基板６２０−１からメインボード２０１までの基板間に形成されて配置される。詳細後述するように、ネットワークからイーサネットインターフェース４０２に通信パケットデータを伝播したりハードディスクドライブからハードディスクドライブインターフェース４０３にコンテンツデータを伝播するための半田ボール９を含む接続端子Ｔ１０は、拡張機能層基板４０１からメインボード２０１までの基板間に形成されて配置される。
【００８４】
また、図５から以下のことが分かる。
（１）例えばバンプ５２４を含む接続端子Ｔ６−Ｔ１０は内側層基板４０１，４１１，６２０−１，５０７に実装される回路部品よりも外側に配置される。従って、回路部品は基板中央付近により高い面積効率で、接続端子Ｔ６−Ｔ１０の制約が少ない状態で実装することができるとともに、接続端子Ｔ６−Ｔ１０はよりよい面積効率でかつ小さい所要面積で配置することができる。
（２）最も外側の行列に位置する半田ボール９（図３の最外側に位置する２本の左右ラインと２本の上下ライン（これら４本のラインで矩形形状を形成する。））は、最も外側の行列に位置する続端子Ｔ６−Ｔ１０のよりも内側に配置される。従って、半田ボール９をより高い面積効率で、接続端子Ｔ６−Ｔ１０のより少ない制約で実装することができる。
（３）半田ボール９を接続する回路モジュール１上のランドの直径よりも、接続端子Ｔ６−Ｔ１０を接続する回路モジュール１上のランドの直径の方が小さく、半田ボール９の配列の間隔より接続端子Ｔ６−Ｔ１０の配列の間隔の方が小さい。従って、回路モジュール１の内側層部を高密度実装することにより、さらに小型化を図ることができる。
（４）バンプを含む接続端子Ｔ８はその他の接続端子Ｔ６，Ｔ７，Ｔ９，Ｔ１０よりも内側に配置される。従って、特に電気的特性が求められるクロック信号について接続する回路部品間の配線距離を特に短くすることができる。その結果、クロック信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、クロック信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【００８５】
なお、積層構造は、以上に説明したバンプ５２４をシリコンチップの上面及び裏面に形成し、複数のシリコンチップをバンプで電気的に接続して積層する構造、いわゆるシリコン貫通電極（ＳＩ貫通電極ともいう。）の構造であってもよい。
【００８６】
従って、従来は、層を接続するのみの役割であったバンプ５２４群を、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うことが可能である。その結果、拡張する機能の選択は層を入れ替えることにより選択可能になる。従って、拡張機能層基板４０１又は４１１と信号配線層基板５０４又は５１４について、複数種類の拡張機能に係る基板セットをそれぞれ用意し、１つの基板セットを選択して入れ替えて積層することができる。複数種類の拡張機能層基板４０１を積層することにより複数種類の機能を拡張することもできる。また、複数種類の復調機能層基板６２０−１と信号配線層基板５０６を各国や各地域毎にそれぞれ用意することにより、選択して入れ替えて積層することができる。
【００８７】
また、層間をバンプ５２４やビア５２３などの層間接続端子群で直接的に接続可能であるために、層間にインターポーザなどの配線を持つ中間材を必要としない簡単な構造を実現できる。また、基板間の接続に用いる通常のコネクタのピッチは数ｍｍである。一方、バンプ５２４のピッチは数１０μｍから数１００μｍ程度である。従って、バンプ５２４をコネクタ端子のように用いることにより、基板間の接続に用いる通常のコネクタを用いる場合よりも大幅にコネクタの所要面積を削減することができるため小型化が可能である。
【００８８】
また、デコーダ層基板５０７及び信号配線層基板５０８と、拡張機能層基板４０１及び信号配線層基板５０４と、拡張機能層基板４１１及び信号配線層基板５１４と、復調機能層基板６２０−１及び信号配線層基板５０６は、それぞれ単体の基板として機能するために、各単体でも動作確認することができる。従って、それぞれ単体で動作確認した、デコーダ層基板５０７及び信号配線層基板５０８と、拡張機能層基板４０１及び信号配線層基板５０４と、拡張機能層基板４１１及び信号配線層基板５１４と、復調機能層基板６２０−１及び信号配線層基板５０６を組み合わせて、それを回路モジュール１上を積層することにより、回路モジュール１の製造歩留まりの向上ができる。なお、図５においては、上面より拡張機能層基板４０１，４１１、復調機能層基板６２０−１、デコーダ層基板５０７の順に積層しているが、それらを積層する順番には特に制約はない。
【００８９】
また、図５に示すように、デコーダＬＳＩ２は回路モジュール１のデコーダ層基板５０７の概略中央に配置され、ワーキング用メモリ４は回路モジュール１の上面の概略中央に配置される。従って、デコーダＬＳＩ２とワーキング用メモリ４との間の配線は基板８枚の厚さとバンプ４個の長さほどとなり短縮できる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、電気的特性は向上することから、電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【００９０】
また、復調器１２−１は復調機能層基板６２０−１の概略中央に配置される。デコーダＬＳＩ２と復調器１２−１との間の配線は基板２枚の厚さとバンプ１個の長さほどと短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、電気信号の伝搬遅延時間を短縮して、信号伝搬性能の向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【００９１】
また、通信コントローラ４０４は拡張機能層基板４０１の概略中央に配置される。デコーダＬＳＩ２と通信コントローラ４０４との間の配線は基板６枚の厚さとバンプ３個の長さほどとなり短縮できる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【００９２】
また、各国や各地域共通のデコーダを実装したデコーダ層基板５０７と各地域向けの復調器を実装した復調機能層基板６２０−１とネットワーク対応などの機能拡張用ＬＳＩを実装した拡張機能層基板４０１，４１１を積層することにより、従来、マザーボード上に実装されていた復調器と機能拡張ボードに実装されていた機能拡張ＬＳＩを取り込んで、半導体チップサイズ又はＬＳＩパッケージサイズに小型化が可能である。その結果、マザーボードや機能拡張ボードの小型化が計れ、デジタルテレビジョン受信機の小型化が可能となる。
【００９３】
なお、以上の実施形態においては、回路モジュール１の複数のプリント配線基板５０１，５０２，４０１，５０４，６２０−１，５０６，５０７，５０８に各回路部品を実装し積層する形態を示したが、本発明はこれに限らず、上記各回路部品を半導体チップに実装し積層し、バンプを用いて接続しＬＳＩパッケージに格納してもよい。
【００９４】
図６は、図１の回路モジュール１及びマザーボード２０１を含むシステムの構成を示すブロック図である。以下、図６のシステム構成について、以下に説明する。
【００９５】
図６において、いずれか１つが選択されるマザーボード２０１−１，２０１−２，２０１−３（以下、総称して符号２０１を付す。）は、アンテナ１２Ａに接続されたチューナ６１２−１，６１２−２，６１２−３（以下、総称して符号６１２を付す。）と、ＣＡモジュール１４が挿入されるカードソケット１３−１，１３−２，１３−３（以下、総称して符号１３を付す。）と、ディスプレイインターフェース２０６とを備えて構成される。なお、チューナ６１２は図１で説明したチューナ２０２などのチューナである。また、回路モジュール１は、デコーダ１８とＣＰＵ１９とを備えたデコーダＬＳＩ２とＣＡインターフェース回路３とＩＣカードインターフェース２２とを実装したデコーダ層基板５０７と、複数のメモリ４と、ＶＣＸＯ５と、ＲＯＭ６とを実装された配線層基板５０１と、復調器１２−１，１２−２，１２−３（以下、総称して符号１２を付す。）を実装された復調機能層基板６２０−１，６２０−２，６２０−３（以下、総称して符号６２０を付す。）と、ネットワーク拡張機能層基板４０１とＣＡＴＶモデム拡張機能層基板４１１とを含む。ここで、ＶＣＸＯ５及びメモリ４はデコーダＬＳＩ２に接続され、また、ＣＰＵ１９と、ＣＡインターフェース回路３と、ＲＯＭ６と、ＩＣカードインターフェース２２とはバス１９Ｂを介して接続されている。なお、図６の回路モジュール１の基板構成の説明は図４及び図５で示した基板構成と同じであるが、一部の基板については図示していない。
【００９６】
マザーボード２０１のチューナ６１２はアンテナ１２Ａを介してデジタルテレビジョン放送波を受信して所定の中間周波信号に周波数変換し、回路モジュール１内の復調器１２に出力する。復調器１２は上記周波数変換された中間周波信号を、接続されているメモリ５１１を利用してＭＰＥＧ−２＿ＴＳ信号（これは、映像デジタルデータ信号と、音声デジタルデータ信号とを含むコンテンツデジタルデータ信号である。）に復調してＣＡインターフェース回路３に出力する。ＣＡインターフェース回路３では、ＭＰＥＧ−２＿ＴＳ信号とのインターフェースを物理的及び電気的に接続して動作することを保証する。復調器１２が、ＤＶＢ−Ｔ方式に準拠した復調器１２−２及びＩＳＤＢ−Ｔ方式に準拠した復調器１２−１と、ＶＳＢ方式を用いたＡＴＳＣ方式に準拠した復調器１２−３のいずれであっても、ＣＡインターフェース回路３に直接的に接続できる。
【００９７】
図１におけるソケット２０５は、ＩＣカードソケット１３−１と、ＣＩカード用ソケット１３−２と、ケーブルカード用ソケット１３−３を含む。ＤＶＢ−Ｔ方式におけるＣＩカードと、オープンケーブルにおけるケーブルカードはいずれもＰＣカードと同じ物理的仕様を持つため（電気的にはそれぞれ異なる仕様を有する）、同じソケットに挿入して接続することができる。ＩＣカードは異なる物理的仕様を持つ。本実施形態に係る回路モジュール１では、それらのＣＡモジュール１４との接続を物理的及び電気的にも後述するように保証することにより、ＣＩカードとケーブルカードとＩＣカードとのいずれであっても直接的に挿入して接続することができる。回路モジュール１は、アメリカや欧州におけるＣＡモジュール１４と接続して動作することを保証して製品化できる。
【００９８】
ＣＡインターフェース回路３の回路構成については詳細後述するが、ＣＡインターフェース回路３は、その動作がＣＰＵ１９により制御され、復調器１２からのＭＰＥＧ−２＿ＴＳ信号を入力してデスクランブラ処理後のデコーダ１８に出力する回路と、ＣＡモジュール１４（ＣＩカードとケーブルカード）と電気的に接続して動作することを保証するためのインターフェース回路とを備えて構成される。復調器１２からのＭＰＥＧ−２＿ＴＳ信号は、ＣＩカード用ソケット１３−２あるいはケーブルカード用ソケット１３−３を介して、ＣＡモジュール１４（ＣＩカードとケーブルカード）に出力され、ＣＡモジュール１４（ＣＩカードとケーブルカード）によりデスクランブルされる。デスクランブル後のＭＰＥＧ−２＿ＴＳ信号は、ＣＩカード用ソケット１３−２あるいはケーブルカード用ソケット１３−３を介して、ＣＡモジュール１４（ＣＩカードとケーブルカード）からデコーダＬＳＩ２内のデコーダ１８に出力される。また、ＣＡインターフェース回路３は、ＣＡモジュール１４（ＣＩカードとケーブルカード）内のレジスタや属性が書かれているメモリにアクセスするために、ＣＰＵ１９のバス１９Ｂにも接続される。すなわち、ＣＡインターフェース回路３は、ＣＡモジュール１４（ＣＩカードとケーブルカード）に、復調器１２と、ＣＡモジュール１４（ＣＩカードとケーブルカード）と、デコーダ１８と、ＣＰＵ１９との間で通信される複数のストリーム信号及びデータ信号の入力及び出力処理を実行する。
【００９９】
ＩＣカード用ソケット１３−１は、ＣＡモジュール１４（ＩＣカード）を挿入するソケットである。ＩＳＤＢ−Ｔ方式のＣＡモジュール１４は、ＩＣカードと同じ物理的仕様及び電気的仕様を持つため、ＩＣカードソケット１３−１に接続できる。ＩＣカードインターフェース２２はＩＣカードソケット１３−１とＣＰＵ１９のバス１９Ｂとの間に挿入され、ＩＣカードソケット１３−１に接続されたＩＣカードとＣＰＵ１９との間の信号に対して電気的な入力及び出力のインターフェース処理を実行する。なお、ＩＣカードの接続端子数は８である。回路モジュール１は、日本におけるＣＡモジュール１４とも接続して動作することを保証して、回路モジュール１を製品化できる。
【０１００】
また、回路モジュール１において、ＩＣカードインターフェース２２とＣＡインターフェース回路３とを、共通の接続端子Ｔ３に統合して接続していることを特徴としている。
【０１０１】
ＩＣカードインターフェース２２の接続端子Ｔ３側にバッファ２２Ｂを設け、ＣＡインターフェース回路３の接続端子Ｔ３側にバッファ３Ｂを設ける。ここで、ＣＰＵ１９の制御により当該バッファ３Ｂ，２２Ｂがオン／オフされる。各バッファ３Ｂ，２２Ｂの接続端子Ｔ３側は、接続端子Ｔ３に接続される。なお、本明細書において、「バッファ」はバッファアンプを意味する。
【０１０２】
ＣＰＵ１９は、図６を参照して説明したＩＳＤＢ−Ｔ方式を用いる日本用復調機能層基板６２０−１が接続されているときに、バッファ２２Ｂをオンし、バッファ３Ｂをオフする。このとき、接続端子Ｔ３の電気的仕様は、ＩＣカードを使用する方式に準拠し、ＩＣカードインターフェース２２により決まるＩＣカードの電気的仕様となる。一方、ＣＰＵ１９は、ＣＩカードを使用する欧州用復調機能層基板６２０−２又はケーブルカードを使用する北米用復調機能層基板６２０−３が接続されているときに、バッファ２２Ｂをオフし、バッファ３Ｂをオンする。このとき、接続端子Ｔ３の電気的仕様は、ケーブルカード又はＣＩカードを使用する方式に準拠し、ＣＡインターフェース回路３により決まるケーブルカード又はＣＩカードの電気的仕様となる。これにより、ＩＣカードインターフェース２２とＣＡインターフェース回路３は接続端子Ｔ３を兼用することになる。すなわち、復調機能層基板６２０−１がデコーダ層基板５０７に接続されたとき、ＩＣカードソケット１３−１とＩＣカードインターフェース２２とが接続されてＩＣカードインターフェース２２が動作する一方、復調機能層基板６２０−２又は６２０−３がデコーダ層基板５０７に接続されたとき、ＣＩカードソケット１３−２又はケーブルカードソケット１３−３がＣＡインターフェース回路３に接続されてＣＡインターフェース回路３が動作する。
【０１０３】
デコーダＬＳＩ２は、ハードウェアエンジンであるデコーダ１８とＣＰＵ１９とを備えて構成され、ＭＰＥＧ−２＿ＴＳ信号を入力して、ＭＰＥＧ−２＿ＴＳ信号を映像信号及び音声信号を復号化して出力するデコード処理を行う。デコーダＬＳＩ２は、ＤＶＢ−Ｔ方式、ＡＴＳＣ、ＩＳＤＢ−Ｔなどの方式におけるＭＰＥＧ−２仕様の差分、将来規格化されるＨ．２６４などに適応させてＭＰＥＧ−２＿ＴＳ信号を復号化できる。復号化された映像信号と音声信号はパネルインターフェース２０６を介してディスプレイデバイスに出力される。また、イーサネット又はＨＤＭＩなどのインターフェースから映像信号と音声信号を入力して復号化処理を行い、復号化された映像信号と音声信号はパネルインターフェース２０６を介してディスプレイデバイスに出力される。
【０１０４】
複数のメモリ４はデコーダＬＳＩ２内のＣＰＵ１９及びデコーダ１８と接続され、ＣＰＵ１９のデータ信号の２次キャッシュメモリやその他のアプリケーション用ワーキングメモリとして使用されるとともに、デコーダ１８の符号化処理時のデータ信号のワーキングメモリとして使用される。また、ＶＣＸＯ５は、デコーダ１８が使用する２７ＭＨｚのＭＰＥＧ−２システムクロックなどを発生してデコーダＬＳＩ２に出力する。さらに、ＲＯＭ６は、ＣＰＵ１９が動作するためのプログラムコードやデータを記憶しており、それらをＣＰＵ１９から読み出せるようにＣＰＵ１９のバス１９Ｂに接続されている。
【０１０５】
以上のように構成された回路モジュール１は、単体でＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式における復調器１２、及びＣＡモジュール１４と物理的及び電気的に接続して動作することを保証できるとともに、ＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式及びオープンケーブル方式などの方式における圧縮された映像信号及び音声信号を復号化して出力できる。
【０１０６】
また、図６において、回路モジュール１と、当該回路モジュール１に接続される３種類の各国、各地域用マザーボード２０１−１，２０１−２，２０１−３と、２種類のネットワーク拡張機能層基板４０１とＣＡＴＶモデム拡張機能層基板４１１とを示す。また、当該回路モジュール１は、デコーダ層基板５０７に積層される信号線配線基板５０１と、３種類の復調機能層基板６２０−１、６２０−２、６２０−３のいずれか１つと、２種類のネットワーク拡張機能層基板４０１とＣＡＴＶモデム拡張機能層基板４１１とから構成され、回路モジュール１は、３種類のマザーボード２０１−１，２０１−２，２０１−３のいずれか１つと接続可能であることを特徴としている。また、デコーダ層基板５０７は、３種類の復調機能層基板６２０−１、６２０−２、６２０−３のいずれか１つと積層して接続可能であることを特徴としている。また、デコーダ層基板５０７は、２種類のネットワーク拡張機能層基板４０１とＣＡＴＶモデム拡張機能層基板４１１のいずれか１つ又は両方と積層して接続可能であることを特徴としている。
【０１０７】
さらに、本実施形態の特徴は、デコーダ層基板５０７の接続端子Ｔ１乃至Ｔ８、回路モジュール１の接続端子Ｔ９、Ｔ１０を用途別にグループ化して、各復調機能層基板６２０−１、６２０−２、６２０−３、ネットワーク拡張機能層基板４０１とＣＡＴＶモデム拡張機能層基板４１１、各マザーボード２０１−１，２０１−２，２０１−３に対して相対的に共通に接続可能な仕様を用いて接続していることである。接続端子Ｔ１乃至Ｔ５は、具体的には、以下のようにグループ化されている。
【０１０８】
（ａ）デコーダ１８から出力され、ディスプレイインターフェース２０６を介してディスプレイ駆動回路２０８に入力されるデジタル又はアナログの映像信号及び音声信号を伝播するための接続端子Ｔ１。
（ｂ）復調機能層基板６２０−１、６２０−２、６２０−３の種類を識別するための種別データの情報をＣＰＵ１９に入力するための制御電圧Ｖ１，Ｖ２の接続端子Ｔ４，Ｔ５。
（ｃ）各国や各地域の各仕向け地用の復調器１２−１，１２−２，１２−３に接続され、これら復調器１２−１，１２−２，１２−３からＣＡインターフェース回路３に入力されるデジタルＭＰＥＧ−２＿ＴＳ信号を伝播するための接続端子Ｔ２。
（ｄ）各ＣＡモジュール１４が挿入されるＩＣカードソケット１３−１，ＣＩカードソケット１３−２，ケーブルカードソケット１３−３に接続され、ソケットに挿入されるＣＡモジュールのデジタル入出力データ信号及びストリーム信号を伝播するための接続端子Ｔ３。
（ｅ）ＣＰＵ１９のバス１９Ｂに接続され、ネットワーク拡張機能層基板４０１又はＣＡＴＶモデム拡張機能層基板４１１に接続して、デジタルデータ信号を伝播するための接続端子Ｔ６。
（ｆ）デコーダＬＳＩ２とメモリ４又はＲＯＭ６を接続して、デジタルデータ信号を伝播するための接続端子Ｔ７。
（ｇ）デコーダＬＳＩ２とＶＣＸＯ５を接続して、デジタルクロック信号を伝播するための接続端子Ｔ８。
（ｈ）チューナ６１２と復調器１２を接続しアナログの中間周波信号を伝播するための接続端子Ｔ９。
（ｉ）ネットワークとイーサネットインターフェース４０２を、ハードディスクドライブとハードディスクドライブインターフェース４０３を、ＣＡＴＶのヘッドエンドとケーブルモデム４１２を接続して、デジタルデータ信号を伝播するための接続端子Ｔ１０。
【０１０９】
ここで、接続端子Ｔ３は、上述のように、バッファ３Ｂ又はバッファ２２Ｂを介して、ＣＡインターフェース回路３又はＩＣカードインターフェース２２に接続される。
【０１１０】
図６において、日本用復調機能層基板６２０−１は、日本用復調器１２−１と接地導体の電位をそれぞれ有する制御電圧Ｖ１，Ｖ２を出力する回路とを備えている。デコーダ層基板５０７と日本用復調機能層基板６２０−１が接続された場合は、ＣＰＵ１９は制御電圧Ｖ１，Ｖ２を読み取り、復調機能層基板６２０−１が接続されていると認識し、また、ＩＳＤＢ−Ｔ方式のデジタルテレビジョン放送波信号が入力されていると認識し、日本用復調器１２−１から接続端子Ｔ２を介して入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＩＳＤＢ−Ｔ方式に準拠した映像信号及び音声信号の復号化処理を行うようにデコーダ１８を設定する。また、ＣＰＵ１９は、上述のように、ＩＣカードソケット１３−１を、接続端子Ｔ３及びバッファ２２Ｂを介してＩＣカードインターフェース２２に接続させる。このとき、ディスプレイインターフェース２０６は、回路モジュール１のデコーダ１８から出力される映像信号及び音声信号を、接続端子Ｔ１を介して受信して、所定のインターフェース処理をした後、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに出力する。
【０１１１】
また、欧州用復調機能層基板６２０−２は、欧州用復調器１２−２と接地導体の電位を有する制御電圧Ｖ１及び未接続であって回路モジュール１側の電源電圧Ｖｃｃを有する制御電圧Ｖ２を出力する回路とを備えている。デコーダ層基板５０７と欧州用復調機能層基板６２０−２が接続された場合は、ＣＰＵ１９は制御電圧Ｖ１，Ｖ２を読み取り、欧州用復調機能層基板６２０−２が接続されていると認識し、また、ＤＶＢ−Ｔ方式のデジタルテレビジョン放送波信号が入力されていると認識し、欧州用復調器１２−２から接続端子Ｔ２を介して入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＤＶＢ−Ｔ方式に準拠した映像信号及び音声信号の復号化処理を行うようにデコーダ１８を設定する。また、ＣＰＵ１９は、上述のように、ＣＩカードソケット１３−２を、接続端子Ｔ３及びバッファ３Ｂを介してＣＡインターフェース回路３に接続させるとともにＣＡインターフェース回路３の動作モードをＤＶＢ−Ｔ方式に設定する。このとき、ディスプレイインターフェース２０６は、回路モジュール１のデコーダ１８から出力される映像信号及び音声信号を、接続端子Ｔ１を介して受信して、所定のインターフェース処理をした後、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに出力する。
【０１１２】
さらに、北米用復調機能層基板６２０−３は、北米用復調器１２−３と、未接続であって回路モジュール１側の電源電圧Ｖｃｃを有する制御電圧Ｖ１及び接地導体の電位を有する制御電圧Ｖ２を出力する回路とを備えている。デコーダ層基板５０７と北米用復調機能層基板６２０−３が接続された場合は、ＣＰＵ１９は制御電圧Ｖ１，Ｖ２を読み取り、北米用復調機能層基板６２０−３が接続されていると認識し、また、ＡＴＳＣ方式及びオープンケーブル方式のデジタルテレビジョン放送波信号が入力されていると認識し、北米用復調器１２−３から接続端子Ｔ２を介して入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＡＴＳＣ方式に準拠した映像信号及び音声信号の復号化処理を行うようにデコーダ１８を設定する。また、ＣＰＵ１９は、上述のように、ケーブルカードソケット１３−３を、接続端子Ｔ３及びバッファ３Ｂを介してＣＡインターフェース回路３に接続させるとともにＣＡインターフェース回路３の動作モードをオープンケーブル方式に設定する。このとき、ディスプレイインターフェース２０６は、回路モジュール１のデコーダ１８から出力される映像信号及び音声信号を、接続端子Ｔ１を介して受信して、所定のインターフェース処理をした後、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに出力する。
【０１１３】
図１２、図１３及び図１４は、第１の実施形態に係るシステムにおいて、日本におけるＩＳＤＢ−Ｔ方式を用いるＩＣカードと、欧州におけるＤＶＢ−Ｔ方式を用いるＣＩカードと、北米におけるオープンケーブル方式を用いるケーブルカードとを含むＣＡモジュール１４の入出力信号及び端子のテーブルを示す図である。図１２乃至図１４から明らかなように、各方式のＣＡモジュールを、接続端子Ｔ３を用いてデコーダ層基板５０７に対して共通に接続できる。また、上記各方式に依存して、入出力信号及び端子が変化していることがわかる。
【０１１４】
図１５は図６のディスプレイインターフェース２０６を介してディスプレイ駆動回路２０８に出力される映像信号及び音声信号及び端子のテーブルを示す図である。図１５から明らかなように、各マザーボード２０１−１，２０１−２，２０１−３のディスプレイインターフェース２０６を、接続端子Ｔ１を用いてデコーダ層基板５０７に対して共通に接続できる。また、上記各方式に依存して、信号及び端子が変化していないことがわかる。
【０１１５】
図１６は図６の各復調器１２−１，１２−２，１２−３からのＭＰＥＧ−２ＴＳ信号の各詳細信号及び端子のテーブルを示す図である。図１６から明らかなように、各復調器１２−１，１２−２，１２−３を、接続端子Ｔ２を用いてデコーダ層基板５０７に対して共通に接続できる。また、上記各方式に依存して、信号及び端子が変化していないことがわかる。
【０１１６】
以上説明したように、各ＣＡモジュール１４にソケット１３−１，１３−２，１３−３を介して接続される接続端子Ｔ３は、上述のように、復調機能層基板６２０−１，６２０−２，６２０−３の種類、もしくは、ＣＡモジュール１４に応じて、デコーダ層基板５０７側の電気的仕様を変化することができるが、物理的な接続端子Ｔ３の構造は同一となっている。他の接続端子Ｔ１，Ｔ２，Ｔ４，Ｔ５の物理的な構造も各復調機能層基板６２０−１，６２０−２，６２０−３に対して同一である。従って、デコーダ層基板５０７に対して、各国や各地域の各仕向け地別の復調機能層基板６２０−１，６２０−２，６２０−３を簡単に付け替えることができる。
【０１１７】
また、図６において、ＣＰＵ１９は、そのバス１９Ｂ及び接続端子Ｔ６を介して、ネットワーク拡張機能層基板４０１内の通信コントローラ４０４又はＣＡＴＶモデム拡張機能層基板４１１のケーブルモデム４１２に接続され、ＣＰＵ１９はこれらのコントローラ４０４又は４１２とアドレス信号及びデータ信号などの信号を用いて通信を行う。なお、接続端子Ｔ６のバス１９Ｂ側に例えばＰＣＩバスを備えたブリッジ回路（図示せず。）を挿入し、ＰＣＩバスに、ネットワーク拡張機能層基板４０１又はＣＡＴＶモデム拡張機能層基板４１１を接続してもよい。
【０１１８】
ネットワーク拡張機能層基板４０１は、回路モジュール１にネットワーク関連機能を拡張する場合に積層するための基板であり、通信コントローラ４０４と、イーサネットインターフェース４０２と、ハードディスクドライブインターフェース４０３とを備えている。デコーダ層基板５０７をネットワーク拡張機能層基板４０１と組み合わせることにより、ネットワーク関連機能を実現できる。ネットワーク関連機能とは、例えば、ネットワーク拡張機能層基板４０１をインターネットなどのブロードバンドのネットワークに接続し、通信サーバよりコンテンツデータをダウンロードして視聴するビデオオンデマンドなどのサービスをうけるための機能である。
【０１１９】
イーサネットインターフェース４０２は、接続端子Ｔ１０及び半田ボール９を介してネットワークに接続され、通信パケットの送受信を行う。イーサネットインターフェース４０２は、通信コントローラ４０４の制御に基づいて、例えばコンテンツを構成する複数のパケットからなるコンテンツデータを受信する。通信コントローラ４０４は、受信したコンテンツデータを、ハードディスクドライブインターフェース４０３を制御し、接続端子Ｔ１０及び半田ボール９を介してハードディスクドライブ（図示せず。）に格納する。コンテンツデータを表示する際には、通信コントローラ４０４は、ＣＰＵ１９からの指示信号に基づいて、ハードディスクドライブに格納されたコンテンツデータを読み出して接続端子Ｔ６及びバス１９Ｂを介してＣＡインターフェース回路３及びデコーダ１８に出力し、その後、ＣＰＵ１９の制御により復号化及び表示処理が実行される。なお、コンテンツデータをハードディスクドライブに一時的に格納せずに、直接的にＣＰＵ１９を介してメモリ４に出力して格納してもよい。
【０１２０】
また、ＣＡＴＶモデム拡張機能層基板４１１はケーブルモデム４１２を備え、回路モジュール１にＣＡＴＶモデム機能を拡張する場合に接続するためのボードである。デコーダ層基板５０７をＣＡＴＶモデム拡張機能層基板４１１と積層することにより、ＣＡＴＶモデム機能を実現できる。ＣＡＴＶモデム機能とは、例えば、ＣＡＴＶのヘッドエンドに接続されたサーバから、ゲームなどのアプリケーションソフトウェアデータをダウンロードする機能である。ケーブルモデム４１２は、Ｔ６、半田ボール９を介してＣＡＴＶのヘッドエンドに接続され、通信パケットの送受信を行う。ケーブルモデム４１２は、ＣＰＵ１９の指示信号に基づいて、例えばアプリケーションソフトウェアを構成する複数のパケットからなるソフトウェアデータを受信した後、接続端子Ｔ６、バス１９Ｂ、及びＣＰＵ１９を介してメモリ４に出力して格納し、その後、当該ソフトウェアがＣＰＵ１９により実行され復号化及び表示処理が実行される。
【０１２１】
このようなネットワーク関連機能やＣＡＴＶモデム機能は、より高機能を所望するユーザーに対して提供されるハイエンドなデジタルテレビジョン受信機に求められる場合が一般的である。デコーダ層基板５０７に拡張機能層基板４０１又は４１１を組み合わせる構成は、機能拡張しないローエンドのテレビジョン受信機から、機能拡張可能なハイエンドなテレビジョン受信機に容易に展開することができる。また、共通の接続端子Ｔ６を用いて機能拡張ボード４０１又は４１１を接続できるので、拡張する機能を容易に選択することができる。
【０１２２】
なお、機能拡張により対応させるサービスについては、実施されている国や地域が予め分かっていることから、ＣＰＵ１９は、復調機能層基板６２０−１，６２０−２，６２０−３を識別するための所定の制御電圧を読み出して、仕向け地毎に機能拡張するかどうかを決定することができる。例えば、日本においてサービスが実施されている場合は、ＣＰＵ１９は、日本用復調機能層基板６２０−１がデコーダ層基板５０７に接続されていることを認識して機能拡張用ボードの接続を許可することができる。一方、日本以外においてサービスが実施されていない場合は、ＣＰＵ１９は、日本用復調機能層基板６２０−１がデコーダ層基板５０７に接続されていないと認識して機能拡張用ボードの接続を禁止することができる。
【０１２３】
図６において、ＣＰＵ１９に入力される制御電圧Ｖ１，Ｖ２の各信号線２４，２５はそれぞれ、プルアップ抵抗Ｒｐ１，Ｒｐ２を介して３．３Ｖの電圧源の電源端子Ｖｃｃに接続されてプルアップされ、復調器１２とメモリ５１１を実装した復調機能層基板６２０に接続される。復調機能層基板６２０側は、接地導体（ＧＮＤ）に接続するか未接続（ＮＣ）にするかにより、制御電圧Ｖ１，Ｖ２をそれぞれローレベルベルである０（電圧０Ｖに対応する。）又はハイレベルである１（電圧３．３Ｖに対応する。）に設定することができる。復調機能層基板６２０は、２つの制御電圧Ｖ１，Ｖ２のレベルの組み合わせにより、ＣＰＵ１９において４つの動作モードを設定できる。すなわち、ＣＰＵ１９は、復調機能層基板６２０の種類を識別するための種別データ信号として、２つの制御電圧Ｖ１，Ｖ２を用いることができる。例えば、ＤＶＢ−Ｔ方式を用いる欧州用復調機能層基板６２０−２と、ＩＳＤＢ−Ｔ方式を用いる日本用復調機能層基板６２０−１と、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用復調機能層基板６２０−３とを区別して識別することができる。ここで、復調機能層基板６２０は、復調器１２の種類により変わることから、復調器１２が受信して出力するデジタルテレビジョン放送波信号の方式に応じ復調機能層基板６２０の種類は変化する。従って、ＣＰＵ１９は、２つの制御電圧Ｖ１，Ｖ２を用いることにより、復調機能層基板６２０の種類とともに、デコーダ１８が入力されるデジタルテレビジョン放送波信号の放送方式を識別することができる。同様に、拡張機能層基板の種類も識別することができることは言うまでもない。
【０１２４】
図８は、図６の各制御電圧Ｖ１，Ｖ２の設定値のテーブルの一例を示す図である。図８において、日本用復調機能層基板６２０−１（ＩＳＤＢ−Ｔ方式に準拠して形成された基板である。）では、制御電圧Ｖ１は０に設定されかつ制御電圧Ｖ２は０に設定される。また、北米におけるＡＴＳＣ方式及びオープンケーブル用復調機能層基板６２０−３（ＡＴＳＣ方式及びオープンケーブル方式に準拠して形成された基板である。）では、制御電圧Ｖ１は１に設定されかつ制御電圧Ｖ２は０に設定される。さらに、欧州におけるＤＶＢ−Ｔ用復調機能層基板６２０−２（ＤＶＢ−Ｔ方式に準拠して形成された基板である。）では、制御電圧Ｖ１は０に設定されかつ制御電圧Ｖ２は１に設定される。またさらに、制御電圧Ｖ１が１に設定されかつ制御電圧Ｖ２は１に設定されているときは、ＣＰＵ１９は復調機能層基板６２０が接続されていないと判断する。ここで、ＣＰＵ１９は、復調機能層基板６２０が積層され接続されているとき、制御電圧Ｖ１，Ｖ２がそれぞれ１から変化することにより復調機能層基板６２０の種類の変化を認識し、次いで、ＣＰＵ１９は、制御電圧Ｖ１，Ｖ２を読み出し、そのレベルに応じて、デコーダＬＳＩ２の復号化方式と、ＣＡインターフェース回路３のインターフェース処理の動作モードの設定を行う。
【０１２５】
以上の実施形態においては、復調機能層基板６２０の種類及び入力されるデジタルテレビジョン放送波信号の放送方式を識別する種別データ信号として、２つの制御電圧Ｖ１，Ｖ２を用いているが、制御電圧の個数や識別す復調機能層基板６２０の種類や数に制限はない。また、復調機能層基板６２０側は、復調機能層基板６２０の種類及び入力されるデジタルテレビジョン放送波信号の放送方式を検出する種別データを記憶するメモリを実装し、当該メモリとＣＰＵ１９が接続された後、ＣＰＵ１９は、上記メモリから種別データを読み出すことにより復調機能層基板６２０の種類及び入力されるデジタルテレビジョン放送波信号の放送方式を識別してもよい。すなわち、復調機能層基板６２０及び入力されるデジタルテレビジョン放送波信号の放送方式を識別するための種別データをデコーダ層基板５０７の外部に格納し、ＣＰＵ１９は、復調機能層基板６２０を接続することでその種別データを格納したメモリ等にアクセスして、復調機能層基板６２０及び入力されるデジタルテレビジョン放送波信号の放送方式の種類を識別する。
【０１２６】
図７は図１の回路モジュール１に形成されたＣＡインターフェース回路３の構成を示す回路図である。
【０１２７】
図７における各バッファ３３乃至４３のシンボルの記載について説明する。各バッファ３３乃至４３のシンボルは、１つ以上のバッファが並列に接続された回路を示す。並列に接続されるバッファの数は、図６の信号線に信号線数を図示して示す。また、各バッファ３３乃至４３の三角形において、三角形の最も小さい鋭角を有する頂点が出力側を示し、その頂点に対向する辺が入力側を示し、当該三角形の水平方向の向きがその信号の進行方向を示す。各バッファ３３乃至４３の三角形を含む矩形の上辺に電源線が接続される一方、上記矩形の下辺に、各バッファ３３乃至４３の出力をオン／オフ制御するための、ＣＰＵ１９からのイネーブル制御信号の信号線が接続される。
【０１２８】
各バッファ３３乃至４３の電源線のうち、バッファ３３，３４，３５，３６，４０，４２，４３の電源線は◇で示された電源端子３２を介して３．３Ｖの電源端子３１Ａに接続される一方、カードソケット１３に接続されているバッファ３７，３８，３９，４０，４１の電源線は電源電圧切替スイッチ３１の出力端子に接続される。また、デコーダＬＳＩ２には、電源端子３１Ａからの３．３Ｖの電源電圧が供給されている。３．３Ｖの電源端子３１Ａは電源電圧切替スイッチ３１の接点ａ側に接続され、５Ｖの電源端子３１Ｂは電源電圧切替スイッチ３１の接点ｂ側に接続される。電源電圧切替スイッチ３１の切り替えはＣＰＵ１９の汎用ＩＯであるＩＯ［１５］信号により制御され、初期状態において電源電圧切替スイッチ３１は接点ａ側に切り替えられ、電源電圧切替スイッチ３１が接点ａ側に切り替えられたとき、３．３Ｖの電源電圧が各バッファ３７，３８，３９，４０，４１に供給される一方、電源電圧切替スイッチ３１が接点ｂ側に切り替えられたとき、５Ｖの電源電圧が各バッファ３７，３８，３９，４０，４１に供給される。なお、電源端子３１Ａ，３１Ｂは回路モジュール１の半田ボール９及びマザーボード２０１を介して電源ユニット２０３に接続される。ＣＰＵ１９は、詳細後述するように、カードソケットに接続されるＣＡモジュール１４又はマザーボード１０１からの設定情報に応じて適切な電源電圧を、バッファ３７，３８，３９，４０，４１に出力するよう制御する。
【０１２９】
各バッファ３３乃至４３のイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋにおいて、イネーブル制御信号がオンであるとき、各バッファ３３乃至４３に入力される入力信号がそのまま出力される一方、イネーブル制御信号がオフであるとき、各バッファ３３乃至４３に入力される入力信号を出力せずにその出力端子がハイインピーダンス状態にされる。すなわち、各バッファ３３乃至４３の出力信号は、イネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋによりオン／オフされる（以下、各バッファ３３乃至４３はオン／オフされるという。）。各イネーブル制御信号は、ＣＰＵ１９の汎用ＩＯポートを介してＣＰＵ１９から出力される。ここで、汎用ＩＯポートの接続端子名を、図７では、ＩＯ＿以下のビット番号で示す。すなわち、本明細書及び図面において、例えば、ＩＯ＿［１３：６］はＩＯポートのビット６からビット１３までの信号ビットを示す。
【０１３０】
図７におけるカードソケット１３−２、１３−３の接続端子との接続については、物理的な接続を明確にするために、非特許文献４に規定されている１６ビットＰＣカードの入出力及びメモリカードのピン割り当ての接続端子名を使用して説明する。
【０１３１】
バッファ４２は３回路からなるバッファであり、その入力端子には、オープンケーブル方式に準拠した復調器１２からの制御信号であるＤＲＸ、ＣＲＸ、ＣＴＸ信号が入力され、その出力端子は、バッファ３７の出力端子と、カードソケット１３のアドレスＡ［９，８，４］端子に接続される。バッファ４２は、ＣＰＵ１９から出力されるイネーブル制御信号Ｈによりそのオン／オフが制御される。また、バッファ４２には、３．３Ｖの電源電圧が供給される。なお、オープンケーブル方式に準拠した復調器の詳細については、非特許文献４に記載されている。
【０１３２】
バッファ４３は３回路からなるバッファであり、その入力端子はカードソケット１３のＡ［７，６，５］端子と、バッファ３７の出力端子とに接続され、その出力端子からオープンケーブル方式に準拠した復調器１２への制御信号であるＱＴＸ、ＥＴＸ、ＩＴＸ信号が出力される。バッファ４３は、ＣＰＵ１９から出力されるイネーブル制御信号Ｈによりそのオン／オフが制御される。また、バッファ４３には、３．３Ｖの電源電圧が供給される。なお、もし復調器１２がオープンケーブル方式に準拠していないときはバッファ４２及びバッファ４３はともにオフされる。
【０１３３】
バッファ３３は６回路からなるバッファであり、その入力端子はカードソケット１３からの制御信号端子であるＷＡＩＴ＃、ＣＤ１＃、ＣＤ２＃、ＩＲＥＱ＃、ＶＳ１＃、ＶＳ２＃端子に接続され、その出力端子はＣＰＵ１９の汎用ＩＯポートであるＩＯ＿［５：０］と接続される。なお、信号名称の最後に付与される＃はローアクティブ信号を示す。バッファ３３は、ＣＰＵ１９から出力されるイネーブル制御信号Ｋによりそのオン／オフが制御される。また、バッファ３３には、３．３Ｖの電源電圧が供給される。
【０１３４】
バッファ３４は１回路のバッファであり、その入力端子はカードソケット１３のＶＳ２＃端子に接続され、その出力端子からの出力信号は、ＭＰＥＧ−２＿ＴＳ信号中のクロック入力信号であるＴＳ１＿ＣＬＫ信号としてデコーダ１８に出力される。バッファ３４は、ＣＰＵ１９から出力されるイネーブル制御信号Ｄによりそのオン／オフが制御される。また、バッファ３４には、３．３Ｖの電源電圧が供給される。
【０１３５】
バッファ３５は１回路のバッファであり、その入力端子はカードソケット１３のＡ［１４］端子に接続され、その出力端子からの出力信号は、ＭＰＥＧ−２＿ＴＳ信号中のクロック入力信号であるＴＳ１＿ＣＬＫとしてデコーダ１８に出力される。バッファ３５は、ＣＰＵ１９から出力されるイネーブル制御信号Ｅによりそのオン／オフが制御される。また、バッファ３５には、３．３Ｖの電源電圧が供給される。
【０１３６】
バッファ３６は１０回路からなるバッファであり、バッファ３６の１０回路のうちの８回路の入力端子は、カードソケット１３のデータＤ［１５：８］端子に接続され、その出力端子はデコーダ１８におけるＭＰＥＧ−２＿ＴＳ信号中のデータ入力信号であるＴＳ１＿ＤＡＴＡ［７：０］に接続される。また、バッファ３６の１０回路のうちの２回路の入力端子は、カードソケット１３のＳＰＫＲ＃及びＳＴＳＣＨＧ＃端子に接続され、その出力端子からの出力信号はＭＰＥＧ−２＿ＴＳ信号中の有効信号及び同期信号であるＴＳ１＿ＶＡＬＩＤ信号、ＴＳ１＿ＳＹＮＣ信号としてデコーダ１８に出力される。バッファ３６は、ＣＰＵ１９から出力されるイネーブル制御信号Ｋによりそのオン／オフが制御される。また、バッファ３６には、３．３Ｖの電源電圧が供給される。
【０１３７】
バッファ３７は６回路からなるバッファであり、その入力端子には、ＣＰＵ１９から出力されるアドレス信号であるＡ［１０：５］信号が入力され、その出力端子はカードソケット１３のアドレスＡ［９：４］端子と、バッファ４２の３ビットの出力端子と、バッファ４３の３ビットの入力端子とに接続される。バッファ３７は、ＣＰＵ１９から出力されるイネーブル制御信号Ｆによりそのオン／オフが制御される。また、バッファ３７には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【０１３８】
バッファ３８は８回路からなるバッファであり、その入力端子には、ＣＰＵ１９から出力されるアドレス信号であるＡ［１４：１１］信号及びＡ［４：１］信号が入力され、その出力端子はカードソケット１３のアドレスＡ［１３：１０］及びＡ［３：０］端子に接続される。バッファ３８は、ＣＰＵ１９から出力されるイネーブル制御信号Ｊによりそのオン／オフが制御される。また、バッファ３８には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【０１３９】
バッファ３９は１回路のバッファであり、その入力端子にはＣＰＵ１９から出力されるアドレス信号であるＡ［１５］信号が入力され、その出力端子はカードソケット１３のアドレスＡ［１４］と、バッファ３５の１ビットの入力端子とに接続される。バッファ３９は、ＣＰＵ１９から出力されるイネーブル制御信号Ｆによりそのオン／オフが制御される。また、バッファ３９には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【０１４０】
以上のアドレス信号の接続において、ＣＰＵ１９のアドレス信号がカードソケット１３のアドレス信号に対して、１ビットだけ上位にシフトしているのは、ＣＰＵ１９からカードソケット１３に接続されたＰＣカードなどにアクセスする際にワードアクセスするシステム構成のためである。もしバイトアクセスする構成であれば、アドレス信号を上位にシフトさせずに接続する。
【０１４１】
バッファ４０は８回路のバッファであり、双方向バッファが並列に接続されて構成される。ここで、バッファ４０は、（ａ）ＣＰＵ１９からカードソケット１３への方向の緩衝処理を行うバッファ４０Ａと、（ｂ）カードソケット１３からＣＰＵ１９への方向の緩衝処理を行うバッファ４０Ｂとを含む。また、ＣＰＵ１９からの方向制御信号（図示せず。）により信号の方向が制御される。バッファ４０の一方の入出力端子はカードソケット１３のデータＤ［７：０］端子に接続され、バッファ４０の他方の入出力端子はＣＰＵ１９が入出力するデータ信号のデータＤ［７：０］端子と接続される。ＣＰＵ１９から出力されるイネーブル制御信号Ｊによりバッファ４０の出力のオン／オフが制御される。さらに、バッファ４０Ａには電源電圧切替スイッチ３１から出力される電源電圧が供給され、バッファ４０Ｂには電源端子３１Ａからの３．３Ｖの電源電圧が供給される。
【０１４２】
バッファ４１は８回路のバッファであり、その入力端子にはＣＰＵ１９の汎用ＩＯポートからのＩＯ［１３：６］信号が入力され、その出力端子はカードソケット１３のＲＥＧ＃、ＷＥ＃、ＯＥ＃、ＩＯＷＲ＃、ＩＯＲＤ＃、ＣＥ１＃、ＣＥ２＃、ＲＥＳＥＴ端子に接続される。バッファ４１は、ＣＰＵ１９から出力されるイネーブル制御信号Ｊによりそのオン／オフが制御される。また、バッファ４１には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【０１４３】
以上のように構成されたＣＡインターフェース回路３において、復調器１２から出力されるＭＰＥＧ−２＿ＴＳ信号は、カードソケット１３を介して、一旦ＣＡモジュール１４に入力され、ＣＡモジュール１４によりデスクランブルされた後、デコーダ１８に出力される。スクランブルされていないクリアチャンネルなどのＭＰＥＧ−２＿ＴＳ信号は、ＣＡモジュール１４を経由せずにデコーダ１８に出力してもよい。また、ＩＳＤＢ−Ｔ方式のように、ＣＡモジュール１４を用いずＩＣカードを用いてデスクランブルする場合は、ＣＡモジュール１４を経由せずにデコーダ１８に出力してもよい。経路の選択を可能とする信号の接続としては、復調器１２から出力されるＭＰＥＧ−２＿ＴＳ信号のうちの制御信号である有効信号、同期信号、クロック信号であるＶＡＬＩＤ、ＳＹＮＣ、ＣＬＫ信号は、カードソケット１３のＡ［２５：１８］端子に出力されるとともに、ＭＰＥＧ−２＿ＴＳ信号中の制御信号である有効信号、同期信号、クロック信号であるＴＳ０＿ＶＡＬＩＤ、ＴＳ０＿ＳＹＮＣ、ＴＳ０＿ＣＬＫとしてデコーダ１８に出力される。また、復調器１２から出力されるＭＰＥＧ−２＿ＴＳ信号のうちのデータ出力信号であるＤＡＴＡ［７：０］信号は、カードソケット１３のＡ［１７：１５］端子に出力されるとともに、ＭＰＥＧ−２＿ＴＳ信号中のデータ入力信号であるＴＳ０＿ＤＡＴＡ［７：０］信号としてデコーダ１８に出力される。ここで、ＣＰＵ１９は、スクランブルされていないクリアチャンネルであるか否かについては予め番組情報などから認識できるため、当該認識に応じてＴＳ０信号系又はＴＳ１信号系のいずれかの信号系を選択するようにデコーダ１８を設定する。
【０１４４】
さらに、図７において、カードソケット１３の接続端子のうち、ＩＯＩＳ１６＃、ＩＮＰＡＣＫ＃、ＶＰＰ端子については、特に本発明に関係しないので説明を省略する。また、カードソケット１３における電源端子Ｖｃｃには、電源電圧切替スイッチ３１から出力される電源電圧が供給される。また、カードソケット１３におけるＣＤ１＃、ＣＤ２＃、ＶＳ１＃、ＶＳ２＃端子には、電源端子Ｖｃｃとの間にプルアップ抵抗が接続される。
【０１４５】
なお、デコーダＬＳＩ２に接続される信号名称及び復調器１２に接続されるＶＡＬＩＤ、ＳＹＮＣ、ＣＬＫ、ＤＡＴＡ［７：０］の信号名称については、説明のために一例を示しただけで、特に規格などで規定されている信号ではない。
【０１４６】
図９は、ＣＡインターフェース回路３を用いたときの図１のシステムにおいて、ＣＰＵ１９から各バッファ３３乃至４３に供給されるイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋのオン／オフ状態のテーブルを示す図である。図９では、デコーダ層基板５０７に接続される復調機能層基板６２０の種類及びカードソケット１３に挿入されるＣＡモジュール１４の種類や状態に対する各イネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋの設定を示す。図１３においてイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋによるバッファ３３乃至４３のオン／オフの設定を示す。
【０１４７】
図９において、ＩＳＤＢ−Ｔ方式を用いる日本用復調機能層基板６２０−１がデコーダ層基板５０７に接続されているとき、イネーブル制御信号Ｋ以外のイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊが印加されるバッファ３４乃至４３はオフとなるように制御される。この制御は、ＩＳＤＢ−Ｔ方式に準拠したＣＡモジュール１４はカードソケット１３−２、１３−３には挿入されず、ＩＣカードソケット１３−１に挿入されるためである。もし別の市場向けのＣＡモジュール１４がカードソケット１３に挿入されたときにバッファの出力がオンになっていることを避けるためでもある。ＣＰＵ１９は、ＣＡモジュール１４が挿入されているか否かを、バッファ３３を介して、ＣＤ１＃端子又はＣＤ２＃端子の信号レベルをモニターすることで検出できる。ＣＡモジュール１４の挿入後にＣＩカードであるか否か、又はケーブルカードであるか否かは、ＣＡモジュール１４内のメモリにカードの属性が書かれているために、ＣＰＵ１９はそれをバッファ４０を介して読み出すことで、認識することができる。回路モジュール１は、ＣＡモジュール１４の属性を示す信号をマザーボード２０１から受信する。これにより、ＣＰＵ１９は挿入されているＣＡモジュール１４の種類を判別することもできる。
【０１４８】
ＣＡインターフェース回路３の制御について、図７を参照して、各方式のマザーボード２０１を用いるときの具体例について以下に説明する。
【０１４９】
ＤＶＢ−Ｔ方式を用いる欧州用復調機能層基板６２０−２がデコーダ層基板５０７に接続されているとき、バッファ３３，３４はオンとされ、バッファ３５はオフとされる。このとき、デコーダ１８のＴＳ１＿ＣＬＫ信号端子には、バッファ３４を介してカードソケット１３のＶＳ２＃端子が接続されてクロック信号が供給される。また、バッファ３７はオンとされ、バッファ４２はオフとされる。このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はバッファ３７を介してカードソケット１３のＡ［９：４］端子に接続される。また、バッファ３９はオンとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はバッファ３９を介してカードソケット１３のＡ［１４］端子に接続される。また、バッファ４０がオンされるので、ＣＰＵ１９のＣＰＵ１９からアドレス信号及びデータ信号がカードソケット１３に出力される。
【０１５０】
また、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用復調機能層基板６２０−３がデコーダ層基板５０７に接続され、ケーブルカードがカードソケット１３に挿入されているときに、ケーブルカードの初期状態であるメモリ状態においては、バッファ３４及びバッファ３５はオフとされ、デコーダ１８のＴＳ１＿ＣＬＫ端子は、カードソケット１３に接続されない。また、バッファ３７はオンとされ、バッファ４２はオフとされる。このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はバッファ３７を介してカードソケット１３のＡ［９：４］端子に接続される。また、バッファ３９はオンとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はバッファ３９を介してカードソケット１３のＡ［１４］に接続される。さらに、バッファ４０はオンとされる。これにより、ＣＰＵ１９のＣＰＵ１９からアドレス信号及びデータ信号がカードソケット１３に出力される。
【０１５１】
さらに、ケーブルカードがカードソケット１３に挿入されているときに、ケーブルカードが動作状態に変化されたいわゆるケーブルカード状態においては、バッファ３４はオフとされ、バッファ３５はオンとされる。このとき、カードソケット１３のＡ［１４］端子は、バッファ３５を介してＣＰＵ１９のＴＳ１＿ＣＬＫ端子に接続され、カードソケット１３からのクロック信号がＴＳ１＿ＣＬＫとしてデコーダ１８に出力される。また、バッファ３７，３９はオフとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はカードソケット１３のＡ［１４］端子に接続されず、また、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はカードソケット１３のＡ［９：４］端子に接続されない。さらに、バッファ４２，４３はオンとされ、復調器１２からの制御信号であるＤＲＸ、ＣＲＸ，ＣＴＸ信号は、バッファ４２を介してカードソケット１３のＡ［９，８，４］端子に出力される。また、カードソケット１３のＡ［７：３］端子からの制御信号であるＱＴＸ，ＥＴＸ，ＩＴＸ信号はバッファ４３を介して復調器１２に出力される。
【０１５２】
次いで、ＣＰＵ１９によって実行される、各バッファ３３乃至４３に供給される電源制御及びカードソケット１３の電源端子Ｖｃｃに供給される電源制御について図１０を用いて説明する。図１０は図７のＣＡインターフェース回路３を用いたときの図１のシステムにおいて、図７の各バッファ３３乃至４３及びＰＣカードに供給される電源電圧のテーブルを示す。すなわち、図１０では、回路モジュール１に接続される復調機能層基板６２０の種類及びカードソケット１３に挿入されるＣＡモジュール１４の種類や状態に対する電源電圧切替スイッチ３１の設定を示す。なお、図１０において電源電圧切替スイッチ３１から出力される電源電圧を示す。
【０１５３】
図１０において、ＩＳＤＢ−Ｔ方式を用いる日本用復調機能層基板６２０−１がデコーダ層基板５０７に接続されるとき、又はＣＡモジュール１４が未挿入のとき、３．３Ｖの電源電圧が供給される。また、ＤＶＢ−Ｔ方式を用いる欧州用復調機能層基板６２０−２がデコーダ層基板５０７に接続されているとき、５Ｖの電源電圧が供給される。ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用復調機能層基板６２０−３がデコーダ層基板５０７に接続され、ケーブルカードがカードソケット１３に挿入されているときに、３．３Ｖの電源電圧が供給されるよう制御される。
【０１５４】
図１１は図６のＣＰＵ１９に従って、実行されるＣＡモジュール挿入検出処理を示すフローチャートである。
【０１５５】
図１１において、まず、ステップＳ１において電源電圧切替スイッチ３１を接点ａ側に切り替えることにより、バッファ３７乃至４１及びカードソケット１３−２、１３−３の電源端子Ｖｃｃに３．３Ｖの電源電圧を出力する。次いで、ステップＳ２においてオフを指示するイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊをそれぞれバッファ３４，３５，（３７，３９），（４２，４３），（３８，４０，４１）に出力し、オンを指示するイネーブル制御信号Ｋをバッファ（３３，３６）に出力する。そして、ステップＳ３においてカードソケット１３−２、１３−３のＣＤ１＃端子又はＣＤ２＃端子にローレベル信号を検出したか否かが判断され、ＹＥＳとなるまで、ステップＳ３の処理を繰り返し、ＹＥＳとなったとき、ステップＳ４においてＣＡモジュール１４の挿入を認識し、カードソケット１３−２、１３−３のＶＳ１＃端子の信号レベルを読み出し、ステップＳ５においてカードソケット１３−２、１３−３のＶＳ１＃端子にローレベル信号を検出したか否かが判断され、ＹＥＳのときはステップＳ８に進む一方、ＮＯのときはステップＳ６に進む。
【０１５６】
ステップＳ６において、ＣＩカードの挿入状態を認識し、電源電圧切替スイッチ３１を接点ｂ側に切り替えることにより、バッファ３７乃至４１及びカードソケット１３−２、１３−３の電源端子Ｖｃｃに５Ｖの電源電圧を出力する。さらに、ステップＳ７において、オンを指示するイネーブル制御信号Ｄ，Ｆ，Ｊをそれぞれバッファ３４，（３７，３９），（３８，４０，４１）に出力し、当該処理を終了する。
【０１５７】
ステップＳ８において、ケーブルカードは初期状態であると認識し、ステップＳ９において、オンを指示するイネーブル制御信号Ｆ，Ｊをそれぞれバッファ（３７，３９），（３８，４０，４１）に出力する。次いで、ステップＳ１０において、ケーブルカードを初期状態から動作状態に変化させる「パーソナリティ・チェンジ」の処理を実行する。そして、ステップＳ１１において、ケーブルカードは動作状態であると認識し、オフを指示するイネーブル制御信号Ｆをバッファ（３７，３９）に出力し、オンを指示するイネーブル制御信号Ｅ，Ｈをそれぞれバッファ３５，（４２，４３）に出力し、当該処理を終了する。
【０１５８】
以上のＣＡモジュール挿入検出処理を実行することにより、カードソケット１３−２、１３−３に挿入されたＣＡモジュール１４の種類を検出でき、適切なイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋを設定しかつ電源電圧を設定できる。なお、カードソケット１３−２、１３−３のＣＤ１＃、ＣＤ２＃、ＶＳ１＃端子の仕様については、非特許文献４において記載されている。
【０１５９】
以上説明したように、本実施形態に係るＣＡインターフェース回路３におけるシステム構成及びバッファ制御によれば、カードソケット１３−２、１３−３に、ＣＩカード又はケーブルカードが挿入され又は挿入されていない場合において、デコーダＬＳＩ２とカードソケット１３−２、１３−３間の接続及び接続における電源電圧レベルを適切に設定することができる。
【０１６０】
以上のように構成された、第１の実施形態に係るＣＡインターフェース回路３におけるシステム構成及びバッファ制御は、カードソケット１３にＣＩカード又はケーブルカードが挿入され又は挿入されていないときに、デコーダＬＳＩ２とカードソケット１３との間の電気的仕様、例えば接続及び接続における電圧レベルを適切に設定できる。また、ＩＳＤＢ−Ｔ方式を用いる日本用復調機能層基板６２０−１と、ＤＶＢ−Ｔ方式を用いる欧州用復調機能層基板６２０−２と、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用復調機能層基板６２０−３のうちのいずれかの復調機能層基板６２０がデコーダ層基板５０７に接続されている場合でも、デコーダＬＳＩ２とカードソケット１３との間の電気的仕様、例えば接続及び接続における電圧レベルを適切に設定できる。また、第１の実施形態においては、ユーザーのデジタルテレビジョン受信機の使用方法を、カードソケット１３−２、１３−３にＣＩカード又はケーブルカードを挿入し又は抜くときは、予めデジタルテレビジョン受信機の電源を落として行うように限定することにより、ＣＰＵ１９の制御を簡易化可能である。具体的には、カードソケット１３にＣＩカード又はケーブルカードが挿入され又は挿入されていないときの、デコーダＬＳＩ２とカードソケット１３との間の電気的仕様の設定制御を省略し、復調機能層基板６２０の種類のみにより、デコーダＬＳＩ２とカードソケット１３との間の電気的仕様の設定制御を行ってもよい。これは、各国、地域毎に使用するＣＡモジュールは放送方式により規定され決まっていることにより可能である。
【０１６１】
さらに、ＣＰＵ１９によるデコーダ１８の制御について以下に説明する。ＩＳＤＢ−Ｔ方式を用いる日本用復調機能層基板６２０−１がデコーダ層基板５０７に接続されているときに、復調器１２から入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＩＳＤＢ−Ｔ方式に準拠した復号化方法を用いて復号化処理を実行することにより、映像信号及び音声信号に変換する。また、ＤＶＢ−Ｔ方式を用いた欧州用復調機能層基板６２０−２がデコーダ層基板５０７に接続されているときに、復調器１２から入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＤＶＢ−Ｔ方式に準拠した復号化方法を用いて復号化処理を実行することにより、映像信号及び音声信号に変換する。さらに、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用復調機能層基板６２０−３がデコーダ層基板５０７に接続されているときに、復調器１２から入力されるＭＰＥＧ−２＿ＴＳ信号に対してＡＴＳＣ方式に準拠した復号化方法を用いて復号化処理を実行することにより、映像信号及び音声信号に変換する。
【０１６２】
図１７は本発明の第１の実施形態の変形例に係る、回路モジュール１と、当該回路モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３とを含むシステムの構成を示すブロック図である。第３の実施形態においては、各国用復調機能層基板６２０−１，６２０−２，６２０−３において、制御電圧Ｖ１，Ｖ２の各信号線２４，２５を接地導体（ＧＮＤ）に接続するか未接続（ＮＣ）にするかにより、復調機能層基板６２０−１，６２０−２，６２０−３の種類を設定する種別データ信号を用意しているが、本発明はこれに限らず、図１７に示すように、復調機能層基板６２０−１，６２０−２，６２０−３内に、制御電圧Ｖ１，Ｖ２の設定データを記憶する非揮発メモリであるＥＥＰＲＯＭ２０９−１，２０９−２，２０９−３を実装して、ＣＰＵ１９がＥＥＰＲＯＭ２０９−１，２０９−２，２０９−３から種別データを読み出すことにより、種別データ信号を発生させて、復調機能層基板６２０−１，６２０−２，６２０−３の種類を検出してもよい。また、制御電圧Ｖ１，Ｖ２の設定データを記憶する記憶手段はＥＥＰＲＯＭではなくフラッシュメモリやレジスタなどでもよい。
【０１６３】
以上説明したように、本実施形態に係るデコードＬＳＩ２、ＣＡインターフェース回路３を実装したデコーダ層基板５０７と、復調器１２を実装した復調機能層基板６２０と、拡張機能ＬＳＩを実装した拡張機能層基板４０１とを備え積層した回路モジュール１によれば、単体でＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式におけるチューナ６１２及びＣＡモジュール１４と物理的及び電気的に接続して動作を保証できるとともに、ＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式などの方式における圧縮された映像信号及び音声信号を復号化できる。
【０１６４】
また、回路モジュール１は半導体チップサイズ又はＬＳＩパッケージサイズに小型・軽量で製品化できる。また、回路モジュール１は液晶ディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイ及びセットトップボックスのマザーボードとも接続して各ディスプレイデバイスのテレビジョン受像機を製品化することができる。従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュール１を用いれば、各国や各地域毎のチューナ６１２と各市場のＣＡモジュール１４用のカードソケット１３−２、１３−３あるいはＩＣカードソケット１３−１と各ディスプレイデバイス毎のインターフェース２０６を実装したマザーボード２０１を設計し接続することで、各国や各地域、各市場向けの各ディスプレイデバイスを備えたデジタルテレビジョン受信機を容易に、かつ従来技術に比較して低コストにかつ小型・軽量に製品化できる。
【０１６５】
さらに、拡張機能層基板４０１には、ネットワーク関連機能を備えることができるとともに、ＣＡＴＶモデム機能を備えることができる。従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュール１を用いれば、各国や各地域毎のチューナ６１２と各市場のＣＡモジュール１４用のカードソケット１３−２、１３−３あるいはＩＣカードソケット１３−１と各ディスプレイデバイス毎のインターフェース２０６を実装したマザーボード２０１を設計し接続することで、各地域、市場向けのローエンドからハイエンドまでのデジタルテレビジョン受信機を容易に、しかも従来技術に比較して低価格にかつ小型・軽量に製品化できる。
【０１６６】
第２の実施形態．
図１８は本発明の第２の実施形態に係るテレビジョン受信機において、回路モジュール３１１をマザーボード３１３に実装し、マザーボード３１３を受信機筐体２０４内に実装するときのテレビジョン受信機の一部分解実装図である。また、図１９は回路モジュール３１１の上面図であり、図２０は回路モジュール３１１の裏面図である。さらに、図２１は回路モジュール３１１の多層構造を示す分解斜視図である。図２２は回路モジュール３１１の多層構造を示す断面図である。図２３は本発明の第２の実施形態に係る、回路モジュール３１１と、当該回路モジュール３１１に接続される各国用マザーボード３１３−１，３１３−２，３１３−３を含むシステムの構成を示すブロック図である。
【０１６７】
以下、第２の実施形態に係るテレビジョン受像機について図１８乃至図２３を参照して説明するが、図１８乃至図２３において、第１の実施形態と同様の構成要素については同一の符号を付してその詳細説明を省略する。
【０１６８】
図１８において、テレビジョン受信機のための回路モジュール３１１は、デジタルテレビジョン放送波信号を入力するためのコネクタ３１４と、各市場毎のＣＡモジュールを接続するためのソケット２０５と、デジタル音声信号又はアナログ音声信号とデジタル映像信号を出力するディスプレイインターフェース２０６とが実装されたマザーボード３１３に実装される。ここで、回路モジュール３１１は、誘電体基板にてなるマザーボード３１３の位置１Ａに実装され、当該マザーボード３１３は、受信機筐体２０４の位置２０１Ａ内に実装される。
【０１６９】
マザーボード３１３を各国や各地域、各市場毎にそれぞれ用意することで、回路モジュール３１１と接続して、各国や各地域、各市場向けのテレビジョン受信機を製品化することができる。また、マザーボード３１３を各ディスプレイデバイス毎にそれぞれ用意することで、各ディスプレイデバイスを備えたテレビジョン受像機を製品化することができる。同様に各国や各地域、各市場毎に、各ディスプレイデバイスを備えたテレビジョン受像機を製品化することができる。
【０１７０】
図１９において、回路モジュール３１１の上面である部品配置面に実装されている回路部品は、各国や各地域のテレビジョン放送波信号を入力して中間周波信号に周波数変換するシリコンチューナ３０１と、デコーダＬＳＩ２のクロックを発生して出力するアナログ信号処理用回路部品であるＶＣＸＯ５と、デコーダＬＳＩ２内のＣＰＵ用のプログラムのコードなどのデータを記憶するＲＯＭ６と、イーサネットインターフェース４０２のクロックを発生して出力するための水晶発振子３０６と、各回路部品用の電源（図示せず。）に接続される複数のコンデンサ７とを含む。なお、シリコンチューナ３０１は、シリコン基板上に形成されたシリコンチップ内に、周波数変換処理等を行うＤＳＰを含み、ＤＳＰを制御するための制御プログラムをＥＥＰＲＯＭに格納して実行することにより、テレビジョン放送波信号などの無線アナログ信号の受信処理を行うことができる。ここで、昨今開発されたシリコンチューナ３０１は、従来のアナログ回路で構成されていた受信回路を、半導体チップ内のアナログ／デジタル変換回路及びデジタル回路を含むシリコンチップにより構成するチューナとして知られている。アナログ信号であるテレビジョン放送波信号に対し、アナログ回路ではコイルやコンデンサを交換して受信仕様を決めていたが、デジタル回路はデジタル変換した後に半導体チップ内の演算回路で受信仕様を決める。従って、単一の半導体チップにおいても各国や各地域のテレビジョン放送波信号を受信可能である。
【０１７１】
図２０において、回路モジュール３１１の裏面である半田面に実装されている回路部品は、デコーダＬＳＩ２の電源端子と接地導体との間に接続されるコンデンサ１０と、回路モジュール３１１をマザーボード３１３に実装するときに信号線及び電源線を接続するための回路モジュール３１１の外部端子である半田ボール９とを含む。回路モジュール３１１の上面と裏面には主に汎用回路部品が実装される。
【０１７２】
図１９及び図２０において示すように、回路モジュール３１１の上面及び裏面の各基板縁端周囲部に複数のランド３０２が形成される。ここで、各ランド３０２は導電性の金属薄膜により成り、各ランド３０２は半田ボール９の直径に比較して小さい直径を有し、その配列の間隔が小さいように高密度で形成される。また、各ランド３０２は、回路モジュール３１１の基板上で半田ボール９よりも外側に形成されたことを特徴とする。複数のランド３０２のうち、上面と裏面の同じ座標にあるランド３０２は、後述するスルーホール５２１、ビア５２３又はビア３０７を用いて互いに接続されかつ電気的に接続されている。
【０１７３】
図２１において、回路モジュール３１１は、多層構造の複数のプリント配線基板層７０１，７０２，７０８，７１２ａ，７１９ａ，７１０−１，７１１，７０６，７０７と、中間基材層７０３，７０４，７１４，７０５と、それらに実装される回路部品とから構成される。図２１に示すように、回路モジュール３１１は、
（ａ）図１９に示した回路部品が実装されている上面側の信号配線層基板７０１と、
（ｂ）信号配線層基板７０２と、
（ｃ）イーサネットインターフェース４０２とハードディスクドライブインターフェース４０３と通信コントローラ４０４を実装したネットワーク機能拡張のための拡張機能層基板７０８と、
（ｄ）信号配線層基板７０９と、
（ｅ）主として家庭電気機器やＡＶ機器向けのデジタル映像信号及び音声信号のための入出力インターフェース機能であるＨＤＭＩ（High Definition Multimedia Interface）機能を有するＨＤＭＩチップ４１２ａを実装したインターフェース拡張のためのＨＤＭＩ拡張機能層基板７１２ａと、
（ｆ）信号配線層基板７１９ａと、
（ｇ）日本用復調器１２−１と復調器用メモリ５１１を実装した日本用復調機能のための復調機能層基板７１０−１と、
（ｈ）信号配線層基板７１１と、
（ｉ）各国や各地域のデジタルテレビジョン放送における圧縮方式に対応したデコード処理を行うデコーダＬＳＩ２とデコーダＬＳＩ２のワーキングメモリであるメモリ３０４と各市場におけるＣＡモジュールと直接的に接続可能な共通インターフェースであるＣＡインターフェース回路３を実装したデコード機能のためのデコーダ層基板７０６と、
（ｊ）信号配線層基板７０７と
を備え、これらの各基板が互いに実質的に平行となるように各基板の厚さ方向に積み重ねられて積層された積層構造を有する。
【０１７４】
ここで、イーサネットインターフェース４０２とハードディスクドライブインターフェース４０３と通信コントローラ４０４とＨＤＭＩチップ４１２ａと日本用復調器１２−１と復調器用メモリ５１１とデコーダＬＳＩ２とメモリ３０４とＣＡインターフェース回路３は内側層に実装されることから、半導体ベアチップの形態であり、基板にワイヤボンディングやフリップチップ工法により実装することができる。
【０１７５】
拡張機能層基板７０８と信号配線層基板７０９、もしくは拡張機能層基板７１２ａと信号配線層基板７１９ａについて、複数種類の拡張機能に係る基板セットをそれぞれ用意し、１つの基板セットを選択して入れ替えて積層することができる。選択された拡張機能層基板７０８と信号配線層基板７０９は、回路モジュール３１１における位置５Ａに積層される。また、選択された拡張機能層基板７１２ａと信号配線層基板７１９ａは、回路モジュール３１１における位置５Ｂに積層される。さらに、複数種類の復調機能層基板７１０−１と信号配線層基板７１１を各国や各地域毎にそれぞれ用意することにより、選択して入れ替えて積層することができる。選択された復調機能層基板７１０−１と信号配線層基板７１１は、回路モジュール３１１における位置５Ｃに積層される。
【０１７６】
信号配線層基板７０２と拡張機能層基板７０８の間には中間基材層７０３が積層され、信号配線層基板７０９と拡張機能層基板７１２ａの間には中間基材層７０４が積層され、信号配線層基板７１９ａと復調機能層基板７１０−１の間には中間基材層７１４が積層され、信号配線層基板７１１とデコーダ層基板７０６の間には中間基材層７０５が積層される。中間基材層７０３，７０４，７１４，７０５は上下の基板間の信号を伝達するとともに、上下の基板に実装する回路部品を内部に埋め込むための基材である。その材料は粘着性のシート材やプリント基板で用いる基材であることが可能である。中間基材層７０３，７０４，７１４，７０５は、基板間の信号を伝達する後述するビア３０７を形成するためのスルーホールや埋め込む回路部品の形状に準じた切り抜きが用意される。ビア３０７は導電性の金や銅や銀などの金属材をスルーホールに充填することにより形成される。ビア３０７は中間基材層７０３の上下の基板における相対的に共通に配置されたランド間を電気的に接続するために形成される。従って、中間基材層７０３は層表面に配線パターンを用意する必要がなく、簡単な構造、材料で実現することができる。
【０１７７】
以上のように構成することにより、第１の実施形態に比較して、さらにシリコンチューナ３０１も実装することから、より回路部品の実装率を上げることができる。従って、回路モジュール３１１を用いることによりデジタル放送受信機をさらに小型化することができる。また、ＨＤＭＩチップ４１２ａも実装することから、別のインターフェースをさらに機能拡張することができる。さらに、第１の実施形態に比較して、バンプやボールにより基板間を接続する必要がない。従って、バンプを形成するための工程や半田ボールを接続するリフロー工程が不要となり製造工程が簡易化できる。また、プリント基板に通常用いるビアにより基板間を直接的に接続できるため、ベアチップを内蔵する多層構造のプリント基板でも実現できる。
【０１７８】
次いで、図２２を用いて、回路モジュール３１１の積層構造について説明する。信号配線層基板７０１，７０２は所定の接着剤を用いて張り合わせられており、信号配線層基板７０１にはＶＣＸＯ５、コンデンサ７、水晶発振子３０６などの汎用回路部品が実装されている。ここでは図１９に示した回路部品が実装されている。信号配線層基板７０１の上面と信号配線層基板７０２の上面の配線は、ビア５２３により接続され、信号配線層基板７０１の上面と信号配線層基板７０２の裏面の配線は、スルーホール５２１により接続される。図２２において、実際には多数のビア５２３とスルーホール５２１が存在するが、以下、個のビアやスルーホールについての詳細説明を省略する。
【０１７９】
拡張機能層基板７０８と信号配線層基板７０９は所定の接着剤を用いて張り合わされており、信号配線層基板７０２と拡張機能層基板７０８は、中間基材層７０３を間に挟んで物理的に接続されている。信号配線層基板７０２と拡張機能層基板７０８は、中間基材層７０３が粘着性のシート材であれば、所定の接着剤を用いてプレスすることにより張り合わされる。中間基材層７０３がプリント基板で用いる基材であれば、拡張機能層基板７０８と信号配線層基板７０９と同様に所定の接着剤を用いて張り合わされる。信号配線層基板７０２と拡張機能層基板７０８は、中間基材層７０３内に形成された複数のビア３０７により電気的に接続されている。ビア３０７は、接続されるそれぞれの基板上面及び裏面に用意される導電性の薄膜により成るランド３２１に接続される。実際はランド３２１の厚さは数μｍから数１０μｍと薄い。
【０１８０】
図２２において、信号配線層基板７０２と拡張機能層基板７０８の間のビア３０７は９個しか書かれていないが、実際はランド３０２に対応してその他多数存在する。ビア３０７の個々の詳細説明を以下省略する。ここで、基板７０１，７０８は厚さ数１００μｍのプリント基板であり、中間基材層７０３は数１０ミクロンから数１００μｍの厚さを有する。従って、内側層に実装されるベアチップなどの回路部品は、中間基材層の厚さよりも薄くして実装することが求められる。
【０１８１】
信号配線層基板７０１，７０２は所定の接着剤を用いて張り合わせられており、信号配線層基板７０２と拡張機能層基板７０８は、中間基材層７０３を間に挟んで物理的に接続されている。ここで、信号配線層基板７０２と拡張機能層基板７０８は、中間基材層７０３内に形成された複数のビア３０７により電気的に接続されている。拡張機能層基板７０８と信号配線層基板７０９は所定の接着剤を用いて張り合わせられており、信号配線層基板７０９と拡張機能層基板７１２ａは、中間基材層７０４を間に挟んで物理的に接続されている。ここで、信号配線層基板７０９と拡張機能層基板７１２ａは、中間基材層７０４内に形成された複数のビア３０７により電気的に接続されている。拡張機能層基板７１２ａと信号配線層基板７１９ａは所定の接着剤を用いて張り合わせられており、信号配線層基板７１９ａと復調機能層基板７１０−１は、中間基材層７１４を間に挟んで物理的に接続されている。ここで、信号配線層基板７１９ａと復調機能層基板７１０−１は、中間基材層７１４内に形成された複数のビア３０７により電気的に接続されている。デコーダ層基板７０６と、信号配線層基板７０７は所定の接着剤を用いて張り合わされており、信号配線層基板７１１とデコーダ層基板７０６は、中間基材層７０５を間に挟んで物理的に接続されている。ここで、信号配線層基板７１１とデコーダ層基板７０６は、中間基材層７０５内に形成された複数のビア３０７により電気的に接続されている。配線層基板７０７の裏面には複数の半田ボール９が実装されている。
【０１８２】
信号配線層基板７０２と拡張機能層基板７０８間のランド３２１及びビア３０７の物理的な配置と伝播する電気信号の種類、信号配線層基板７０９と拡張機能層基板７１２ａ間のランド３２１及びビア３０７の物理的な配置と伝播する電気信号の種類、並びに、信号配線層基板７１９ａと復調機能層基板７１０−１間のビア３０７の物理的な配置と伝播する電気信号の種類は、拡張機能層基板７０８，７１２ａと信号配線層基板７０９，７１９ａのそれぞれの種類に相対的に共通に予め定義されて決められている。信号配線層基板７１１とデコーダ層基板７０６間のランド３２１及びビア３０７の物理的な配置と伝播する電気信号の種類は、復調機能層基板７１０−１と信号配線層基板７１１のそれぞれの種類に相対的に共通に予め定義されて決められている。
【０１８３】
第１の実施形態に係る接続端子Ｔ６−Ｔ１０はバンプ又は半田ボールからなるが、第２の実施形態においては、接続端子Ｔ１１−Ｔ１３はランド３２１又はビア３０７から成る。接続端子Ｔ１１−Ｔ１３は、図２２に示すように、第１の実施形態に係る接続端子Ｔ６−Ｔ１０に加え、以下のように配置される。
（ａ）イーサネットインターフェース４０２用又はＨＤＭＩチップ４１２ａのクロック信号を伝播するために水晶発振子３０６とイーサネットインターフェース４０２またはＨＤＭＩチップ４１２ａを接続可能であって、ランド又はビアにてなる接続端子Ｔ１１は、信号配線層基板７０１から拡張機能層基板７０８から拡張機能層基板７１２ａまでの基板間に形成されて配置される。
（ｂ）アナログ信号であるテレビジョン放送波信号を伝播するために、シリコンチューナ３０１とメインボード３１３に実装されるコネクタ３１４を接続可能であって、ランド、ビア又は半田ボール９にてなる接続端子Ｔ１２は、信号配線層基板７０１からメインボード３１３までの基板間に形成されて配置される。
（ｃ）ランド又はビアにてなる接続端子Ｔ１３は、接地導体に接続され、信号配線層基板７０１からメインボード３１３までの基板間に形成されて配置される。
（ｄ）バンプにてなる接続端子Ｔ８及びＴ１１は、その他の接続端子（バンプ）よりも内側に配置される。従って、特に、電気的特性が求められるクロック信号について、接続する回路部品間の配線距離を特に短くすることができる。クロック信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。
【０１８４】
ここで、回路モジュール３１１は、その基板の上面又は裏面にランド３０２を設け、ビア３０７、ビア５２３又はスルーホール５２１を用いて、内蔵する基板間の接続端子であるＴ１乃至Ｔ１２を上面又は裏面のランド３０２に電気的に接続することができる。また、上面のランド３０２から内蔵する基板間の接続端子と裏面のランド３０２までを電気的に接続させることもできる。
【０１８５】
また、図１９において、例えばその左側中央部に示すように、接続端子Ｔ１３は接続端子Ｔ１２を囲むように形成されて配置される。従って、接続端子Ｔ１２を伝送しているアナログ信号であるテレビジョン放送波信号と、デジタル信号であるＭＰＥＧ−ＴＳ信号などを電気的に分離可能である。これにより、デジタル信号がアナログ信号に及ぼす電気的な妨害を抑制することができる。さらに、図１９において、例えばその右側中央部に示すように、８個の接続端子Ｔ１０を囲むように、１６個の接続端子Ｔ１３を形成して配置している。従って、接続端子Ｔ１０を伝送しているコンテンツデータの信号を、接地導体にてなる接続端子Ｔ１３を含む実質的に同軸ケーブルの形式で伝送することができる。これにより、コンテンツデータの伝搬への他の信号や雑音からの干渉を抑圧できる。
【０１８６】
従って、従来技術に係る回路モジュールでは、層間接続のみの役割であったランド及びビア群を、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うことが可能である。その結果、拡張する機能の選択は層を入れ替えることにより選択可能になる。従って、拡張機能層基板７０８又は７１２ａと信号配線層基板７０９又は７１９ａの基板セットについて、複数種類の拡張機能に係る基板セットをそれぞれ用意し、１つの基板セットを選択して入れ替えて積層することができる。また、復調機能層基板７１０−１と信号配線層基板７１１の基板セットについて、複数種類の復調器の基板セットをそれぞれ用意することにより、選択して入れ替えて積層することができる。
【０１８７】
さらに、数ｍｍの高さを有する水晶発振子３０６は、拡張機能層配線基板７０８に実装せず中間基材層７０３に埋め込まずに、信号配線層基板７０１に実装してＴ１１を用いて拡張機能層配線基板７０８と接続することにより、中間基材層７０３の厚さを薄く抑えることができる。また、信号配線層基板７０１と信号配線層基板７０２を各国や各地域に共通にしつつ、複数種類の復調機能層基板７１０−１と信号配線層基板７１１を各国や各地域ごとにそれぞれ用意し、入れ替えて積層することができる。また、基板間の接続に用いる通常のコネクタのピッチは数ｍｍである。一方、ビアのピッチは数１０μｍから数１００μｍ程度であるため、ビアをコネクタ端子のように用いることにより、基板間の接続に用いる通常のコネクタを用いる場合よりも大幅に小型化が可能である。また、デコーダ層基板７０６と信号配線層基板７０７、拡張機能層基板７０８，７１２ａと信号配線層基板７０９，７１９ａ、並びに、復調機能層基板７１０−１と信号配線層基板７１１は、単体の基板として機能するために、それぞれ単体でも動作確認することができる。
【０１８８】
また、図２２に示すように、デコーダＬＳＩ２とワーキング用メモリ３０４は、同一基板上の直近に配置される。従って、デコーダＬＳＩ２とワーキング用メモリ３０４との間の配線は短くなる。デコーダＬＳＩ２とワーキング用メモリ３０４のそれぞれがベアチップである場合、チップ間の配線はより短くできる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、電気的特性は向上することから、デコーダＬＳＩ２とワーキング用メモリ３０４との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【０１８９】
また、復調器１２−１は復調機能層基板７１０−１の概略中央に配置される。デコーダＬＳＩ２と復調器１２−１との間の配線は、基板２枚と中間基材層１枚の厚さほどの長さとなり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコーダＬＳＩ２と復調器１２−１との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのシリコンチューナ３０１に対する妨害なども抑制可能である。
【０１９０】
また、通信コントローラ４０４は拡張機能層基板７０８の概略中央に配置される。デコーダＬＳＩ２と通信コントローラ４０４との間の配線は基板６枚と中間基材層３枚の厚さほどの長さとなり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコーダＬＳＩ２と通信コントローラ４０４との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのシリコンチューナ３０１に対する妨害なども抑制可能である。さらに、ＨＤＭＩチップ４１２ａはＨＤＭＩ拡張機能層基板７１２ａの概略中央に配置される。デコーダＬＳＩ２とＨＤＭＩチップ４１２ａとの間の配線は基板４枚と中間基材層２枚の厚さほどの長さとなり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコーダＬＳＩ２とＨＤＭＩチップ４１２ａとの間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのシリコンチューナ３０１に対する妨害なども抑制可能である。
【０１９１】
図２３は、図１８の回路モジュール３１１及びマザーボード３１３を含むシステムの構成を示すブロック図である。以下、図２３のシステム構成について、主として、第１の実施形態との相違点について以下に説明する。
【０１９２】
図２３において、マザーボード３１３−１，３１３−２，３１３−３（以下、総称して符号３１３を付す。）は、アンテナ１２Ａに接続されたコネクタ３１４と、ＣＡモジュール１４が挿入されるカードソケット１３−１，１３−２，１３−３（以下、総称して符号１３を付す。）と、ディスプレイインターフェース２０６とを備えて構成される。
【０１９３】
また、回路モジュール３１１は、デコーダ１８とＣＰＵ１９とを備えたデコーダＬＳＩ２と、複数のメモリ３０４と、ＣＡインターフェース回路３と、ＩＣカードインターフェース２２とを実装したデコーダ層基板７０６と、シリコンチューナ３０１と、ＶＣＸＯ５と、ＲＯＭ６と、水晶発振子３０６とを実装した配線層基板７０１と、復調器１２−１，１２−２，１２−３（以下、総称して符号１２を付す。）を実装した復調機能層基板７１０−１，７１０−２，７１０−３（以下、総称して符号７１０を付す。）と、ネットワーク拡張機能層基板７０８と、ＨＤＭＩ拡張機能層基板７１２ａとを含む。
【０１９４】
ここで、ＶＣＸＯ５及びメモリ３０４はデコーダＬＳＩ２に接続され、水晶発振子３０６は接続端子Ｔ１１を介してイーサネットインターフェース４０２又はＨＤＭＩチップ４１２ａに接続される。また、ＣＰＵ１９と、ＣＡインターフェース回路３と、ＲＯＭ６と、ＩＣカードインターフェース２２とはバス１９Ｂを介して接続されている。また、ＨＤＭＩチップ４１２ａ又は通信コントローラ４０４とデコーダ１８とはバス１９Ｂを介して接続されている。すなわち、ＨＤＭＩチップ４１２ａ又は通信コントローラ４０４からのコンテンツデータであるデジタル映像信号及び音声信号はデコーダ１８に入力可能である。なお、図２３の回路モジュール３１１の基板構成の説明は図２１，図２２で示した基板構成と同じであるが、一部の基板については図示していない。
【０１９５】
配線層基板７０１のシリコンチューナ３０１は、アンテナ１２Ａからコネクタ３１４を介してデジタルテレビジョン放送波を受信し、所定の中間周波信号に周波数変換して復調機能層基板７１０内の復調器１２に出力する。復調器１２は上記周波数変換された中間周波信号を、接続されているメモリ５１１を利用してＭＰＥＧ−２＿ＴＳ信号に復調してＣＡインターフェース回路３に出力する。
【０１９６】
また、図２３において、回路モジュール３１１と、当該回路モジュール３１１に接続される３種類の各国、各地域、各ディスプレイデバイス用マザーボード３１３−１，３１３−２，３１３−３、そしてネットワーク拡張機能層基板７０８とＨＤＭＩ拡張機能層基板７１２ａとを示す。また、当該回路モジュール３１１は、デコーダ層基板７０６に積層される信号線配線基板７０１と、３種類の復調機能層基板７１０−１，７１０−２，７１０−３のいずれか１つと、ネットワーク拡張機能層基板７０８とＨＤＭＩ拡張機能層基板７１２ａ（なお、本実施形態では、２枚の拡張機能層基板７０８，７１２ａのうちの少なくとも１枚を実装可能である。）とを含み構成される。さらに、回路モジュール３１１は、３種類のマザーボード３１３−１，３１３−２，３１３−３のいずれか１つと接続可能であることを特徴とする。また、デコーダ層基板７０６は、３種類の復調機能層基板７１０−１，７１０−２，７１０−３のいずれか１つと積層可能であることを特徴とする。また、デコーダ層基板７０６は、２種類のネットワーク拡張機能層基板７０８とＨＤＭＩ拡張機能層基板７１２ａのいずれか１つ又は両方と積層可能であることを特徴としている。
【０１９７】
以上のように構成された回路モジュール３１１によれば、単体でＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式におけるデジタルテレビジョン放送波信号及びＣＡモジュールと物理的及び電気的に接続して動作を保証できるとともに、ＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式などの方式における圧縮された映像信号及び音声信号を復号化できる。また、回路モジュール３１１は半導体チップサイズ又はＬＳＩパッケージサイズに小型・軽量で製品化できる。また、回路モジュール３１１は液晶ディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイ及びセットトップボックスのマザーボードとも接続して、各ディスプレイデバイスに最適な拡張機能を選択して積層することができる。すなわち、液晶ディスプレイ用にはネットワーク拡張機能層基板７０８を積層してネットワーク機能を拡張し、プラズマディスプレイ用にはＨＤＭＩ拡張機能層基板７１２ａを積層してインターフェース機能を拡張することができる。さらに、その他の拡張機能として画質改善機能が考えられる。
【０１９８】
図３６は本発明の回路モジュール３１１の変形例に係る画質改善機能層基板を備えた、図２３の回路モジュールのブロック図である。求められる画質改善機能は一般的にディスプレイデバイスの特性に応じて異なる場合が多い。例えば、液晶ディスプレイであれば、画像の動きを補正する機能であり、プラズマディスプレイであれば画像の階調性を拡張する機能が求められる。本変形例における回路モジュール３１１は、ネットワーク拡張機能層基板７０８とＨＤＭＩ拡張機能層基板７１２ａの代わりに、画像の動きを補正する画質改善機能ＬＳＩ９２１を実装する拡張機能層基板９２２と配線層基板９２３や、画像の階調性を拡張する画質改善機能ＬＳＩ９２４を実装する拡張機能層基板９２５と、配線層基板９２６をそれぞれ用意し、液晶ディスプレイ用あるいはプラズマディスプレイ用に基板セットを入れ替えて積層し機能拡張することを特徴としている。
【０１９９】
図３６において、画質改善機能ＬＳＩ９２１はメモリを内蔵しており、画像信号をデコーダ１８より入力し、フレーム間差分を取り、画像の動き成分を検出する。さらに、画質改善機能ＬＳＩ９２１はその検出結果に応じて、新規フレームを前後フレームなどから生成し、フレーム間に新規フレームを挿入した画像信号をデコーダ１８に出力する処理を行う。また、画質改善機能ＬＳＩ９２４はメモリを内蔵しており、デコーダ１８より画像信号を入力し、フレーム内のヒストグラムを取る。さらに、画質改善機能ＬＳＩ９２４はその結果に応じて、分布密度の高い階調成分を伸張し、その結果の画像信号をデコーダ１８に出力する処理を行う。ここで、画質改善機能ＬＳＩ９２１及び画質改善機能ＬＳＩ９２４はベアチップの形態であってもよい。すなわち、液晶ディスプレイ用には画質改善機能ＬＳＩ９２１を実装する拡張機能層基板９２２を積層し、プラズマディスプレイ用には画像の階調性を拡張する画質改善機能ＬＳＩ９２４を実装する拡張機能層基板９２５を積層するようにできる。それらの場合、画質改善機能ＬＳＩ９２１又は画質改善機能ＬＳＩ９２４とデコーダ１８との間において入出力されるデジタル画像信号は、接続端子Ｔ６を用いて伝播される。従って、デジタルテレビジョン受信機のメーカーは、本変形例に係る回路モジュール３１１を用いれば、各ディスプレイデバイス毎のインターフェース２０６を実装したマザーボード３１３を設計し接続することで、各ディスプレイデバイスに最適な画質改善機能を備えたデジタルテレビジョン受信機を容易に、かつ従来技術に比較して低コストにかつ小型・軽量に製品化できる。
【０２００】
従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュール３１１を用いれば、テレビジョン放送波信号を接続するコネクタ３１４と各市場のＣＡモジュール１４用のカードソケット１３−２、１３−３あるいはＩＣカードソケット１３−１と各ディスプレイデバイス毎のインターフェース２０６を実装したマザーボード３１３を設計することで、各国や各地域、各市場向けの各ディスプレイデバイスを備えたデジタルテレビジョン受信機を容易に、かつ従来技術に比較して低コストでかつ小型・軽量に製品化できる。
【０２０１】
第３の実施形態．
図２４は本発明の第３の実施形態に係るテレビジョン受像機において用いる回路モジュール３１２の上面図である。図２５は図２４の回路モジュール３１２の裏面図である。図２６は図２４の回路モジュール３１２の多層構造を示す分解斜視図である。図２７は図２４の回路モジュール３１２の多層構造を示す断面図である。図２８は図２４の回路モジュール３１２の変形例に係る多層構造を示す断面図である。図２９は本発明の第３の実施形態に係る、回路モジュール３１２と、当該回路モジュール３１２に接続される各国用マザーボード３１３−１，３１３−２，３１３−３を含むシステムの構成を示すブロック図である。
【０２０２】
以下、第３の実施形態に係るテレビジョン受像機について図２４乃至図２９を参照して説明するが、図２４乃至図２９において、第１及び第２の実施形態と同様の構成要素については同一の符号を付してその詳細説明を省略する。
【０２０３】
図２４において、回路モジュール３１２の上面である部品配置面に実装されている回路部品は、日本用のチューナ６１２−１及び復調器３０５−１と、デコーダＬＳＩ２のクロックを発生して出力するアナログ信号処理用回路部品であるＶＣＸＯ５と、デコーダＬＳＩ２内のＣＰＵ用のプログラムのコードなどのデータを記憶するＲＯＭ６と、各回路部品用の電源（図示せず。）に接続されるコンデンサ７とを含む。復調器３０５−１は復調器１２−１に比較して、メモリ５１１を内蔵してより集積化した復調器である。
【０２０４】
図２５において、回路モジュール３１２の裏面である半田面に実装されている回路部品は、デコーダＬＳＩ２の電源と接地導体間に接続されるコンデンサ１０と、回路モジュール３１２をマザーボード３１３に実装するときに信号線及び電源線を接続するための回路モジュール３１２の外部端子である半田ボール９とを含む。回路モジュール３１２の上面と裏面には主に汎用回路部品が実装される。
【０２０５】
図２６において、回路モジュール３１２は、多層構造の複数のプリント配線基板層８０５−１，８０６，８０７，８０８，８０９，８１０，８０３，８０４と、中間基材層８０１，８０２，８１２と、それらに実装される回路部品とから構成される。第３の実施形態に係る回路モジュール３１２においては、第２の実施形態に比較して、構成されるプリント配線基板の枚数が削減されており、３層構造になっていることが特徴であり、より簡単な構造により実現できる。
【０２０６】
図２６に示すように、回路モジュール３１２は、
（ａ）図２４に示した日本用のチューナ６１２−１及び復調器３０５−１を実装した日本用復調機能のための復調機能層基板８０５−１と、
（ｂ）信号配線層基板８０６と、
（ｃ）イーサネットインターフェース４０２とハードディスクドライブインターフェース４０３と通信コントローラ４０４を実装したネットワーク機能拡張のための拡張機能層基板８０７と、
（ｄ）信号配線層基板８０８と、
（ｅ）ケーブルモデム４１２を実装したケーブルモデム機能拡張のための拡張機能層基板８０９と、
（ｆ）信号配線層基板８１０と、
（ｇ）各国や各地域のデジタルテレビジョン放送における圧縮方式に対応したデコード処理を行うデコーダＬＳＩ２とデコーダＬＳＩ２のワーキングメモリであるメモリ３０４と各市場におけるＣＡモジュールと直接的に接続可能な共通インターフェースであるＣＡインターフェース回路３を実装したデコード機能のためのデコーダ層基板８０３と、
（ｈ）信号配線層基板８０４と
を備え、上記各基板が互いに実質的に平行となるようにこれらの各基板の厚さ方向に積み重ねられて積層された積層構造を有する。
【０２０７】
ここで、イーサネットインターフェース４０２と、ハードディスクドライブインターフェース４０３と、通信コントローラ４０４と、ケーブルモデム４１２と、デコーダＬＳＩ２と、メモリ３０４と、ＣＡインターフェース回路３は内側層に実装されることから、半導体ベアチップの形態であり、基板にワイヤボンディングやフリップチップ工法により実装することができる。
【０２０８】
拡張機能層基板８０９と信号配線層基板８１０について、複数種類の拡張機能に係る基板セットをそれぞれ用意し、１つの基板セットを選択して入れ替えて積層することができる。選択された拡張機能層基板８０９と信号配線層基板８１０は、回路モジュール３１２における位置５Ｃに積層される。また、拡張機能層基板８０７と信号配線層基板８０８について、複数種類の拡張機能に係る基板セットをそれぞれ用意し、１つの基板セットを選択して入れ替えて積層することができる。選択された拡張機能層基板８０７と信号配線層基板８０８は、回路モジュール３１２における位置５Ｂに積層される。さらに、複数種類の復調機能層基板８０５−１と信号配線層基板８０６を各国や各地域毎にそれぞれ用意することにより、選択して入れ替えて積層することができる。選択された復調機能層基板８０５−１と信号配線層基板８０６は、回路モジュール３１２における位置５Ａに積層される。
【０２０９】
信号配線層基板８０６と拡張機能層基板８０７の間には中間基材層８０１が積層され、信号配線層基板８０８と拡張機能層基板８０９の間には中間基材層８０２が積層され、信号配線層基板８１０とデコーダ層基板８０３の間には中間基材層８１２が積層される。中間基材層８０１，８０２，８１２は上下の基板間の信号を伝達するとともに、上下の基板に実装する回路部品を内部に埋め込むための基材である。材料は粘着性のシート材やプリント基板で用いる基材であることが可能である。中間基材層８０１，８０２，８１２は、基板間の信号を伝達する後述するビア３０７を形成するためのスルーホールや埋め込む回路部品の形状に準じた切り抜きが用意される。ビア３０７は導電性の金や銅や銀などの金属材をスルーホールに充填することにより形成される。従って、中間基材層は層表面に配線パターンを用意する必要がなく、簡単な構造で実現することができる。
【０２１０】
以上のように構成することにより、第１の実施形態に比較して、さらにチューナ６１２−１も実装することから、より回路部品の実装率を上げることができる。回路モジュール３１２を用いることにより、デジタルテレビジョン放送受信機をさらに小型化することができる。さらに、第１の実施形態に比較して、バンプやボールにより基板間を接続する必要がない。従って、バンプを形成するための工程や半田ボールを接続する工程が不要となり製造が簡易化できる。また、第２の実施形態に比較して積層する基板の枚数を減少させ構造を簡単にすることができる。従って、回路モジュール３１２を用いることにより、デジタルテレビジョン放送受信機の低価格化が図れる。
【０２１１】
図２７は図２４の回路モジュール３１２の多層構造を示す断面図である。図２７において、復調機能層基板８０５−１と信号配線層基板８０６は所定の接着剤を用いて張り合わされており、復調機能層基板８０５−１にはチューナ６１２−１、復調器３０５−１、ＶＣＸＯ５、コンデンサ７などの汎用回路部品が実装されている。ここでは、図２４に示した回路部品が実装されている。復調機能層基板８０５−１の上面と信号配線層基板８０６の上面の配線は、ビア５２３により接続され、復調機能層基板８０５−１の上面と信号配線層基板８０６の裏面の配線は、スルーホール５２１により接続される。図２７において、多数のビア５２３とスルーホール５２１が存在するが、以下、個々のビアやスルーホールについての詳細説明を省略する。
【０２１２】
拡張機能層基板８０７と信号配線層基板８０８は所定の接着剤を用いて張り合わされており、信号配線層基板８０６と拡張機能層基板８０７は、中間基材層８０１を間に挟んで物理的に接続されている。信号配線層基板８０６と拡張機能層基板８０７は、中間基材層８０１が粘着性のシート材であれば、所定の接着剤を用いてプレスすることにより張り合わされる。中間基材層８０１がプリント基板で用いる基材であれば、拡張機能層基板８０７と信号配線層基板８０８と同様に所定の接着剤を用いて張り合わされる。信号配線層基板８０６と拡張機能層基板８０７は、中間基材層８０１内に形成された複数のビア３０７により電気的に接続されている。ビア３０７は、接続されるそれぞれの基板上面及び裏面に用意される導電性の薄膜により成るランド３２１に接続される。
【０２１３】
拡張機能層基板８０９と信号配線層基板８１０は所定の接着剤を用いて張り合わされており、信号配線層基板８０８と拡張機能層基板８０９は、中間基材層８０２を間に挟んで物理的に接続されている。信号配線層基板８０８と拡張機能層基板８０９は、中間基材層８０２が粘着性のシート材であれば、所定の接着剤を用いてプレスすることにより張り合わされる。中間基材層８０２がプリント基板で用いる基材であれば、拡張機能層基板８０９と信号配線層基板８１０と同様に所定の接着剤を用いて張り合わされる。信号配線層基板８０８と拡張機能層基板８１０は、中間基材層８０２内に形成された複数のビア３０７により電気的に接続されている。ビア３０７は、接続されるそれぞれの基板上面及び裏面に用意される導電性の薄膜により成るランド３２１に接続される。
【０２１４】
デコーダ層基板８０３と、信号配線層基板８０４は所定の接着剤を用いて張り合わされており、信号配線層基板８１０とデコーダ層基板８０３は、中間基材層８１２を間に挟んで物理的に接続されている。信号配線層基板８１０とデコーダ層基板８０３は、中間基材層８１２内に形成された複数のビア３０７により電気的に接続されている。配線層基板８０４の裏面には複数の半田ボール９が実装されている。
【０２１５】
信号配線層基板８０８，８１０とデコーダ層基板８０３間のランド３２１及びビア３０７の物理的な配置と伝播する電気信号の種類は、拡張機能層基板８０７，８０９と信号配線層基板８０８，８１０のそれぞれの種類に相対的に共通に予め定義されて決められている。信号配線層基板８０６と拡張機能層基板８０７間のランド３２１及びビア３０７の物理的な配置と伝播する電気信号の種類は、復調機能層基板８０５−１と信号配線層基板８０６のそれぞれの種類に相対的に共通に予め定義されて決められている。
【０２１６】
第１の実施形態に係る接続端子Ｔ６−Ｔ１０はバンプから成っていたが、第３の実施形態に係る接続端子Ｔ２，Ｔ４，Ｔ５，Ｔ７，Ｔ８，Ｔ１０，Ｔ１２はランド３２１又はビア３０７から成る。従って、従来技術では、層間接続のみの役割であったランドやビア群を、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うことが可能である。その結果、拡張する機能の選択は層を入れ替えることにより選択可能になる。従って、拡張機能層基板８０７又は８０９と信号配線層基板８０８又は８１０について、複数種類の拡張機能に係る基板セットをそれぞれ用意し、１つの基板セットを選択して入れ替えて積層することができる。また、復調機能層基板８０５−１と信号配線層基板８０６を、複数種類の復調器にそれぞれ用意することにより、選択して入れ替えて積層することができる。
【０２１７】
また、基板間の接続に用いる通常のコネクタのピッチは数ｍｍである。一方、ビアのピッチは数１０μｍから数１００μｍ程度であるため、ビアをコネクタ端子のように用いることにより、基板間の接続に用いる通常のコネクタを用いる場合よりも大幅に小型化が可能である。さらに、デコーダ層基板８０３及び信号配線層基板８０４と、拡張機能層基板８０９及び信号配線層基板８１０と、拡張機能層基板８０７及び信号配線層基板８０８と、復調機能層基板８０５−１及び信号配線層基板８０６は、単体の基板として機能するために、それぞれ単体でも動作確認することができる。なお、図２７において、デジタルテレビジョン放送波信号を伝搬するための接続端子Ｔ１２は図２７の図上最左端部において各基板の回路を接続するように形成される。
【０２１８】
また、図２７に示すように、デコーダＬＳＩ２とワーキング用メモリ３０４は、同一基板上の直近に配置される。従って、デコーダＬＳＩ２とワーキング用メモリ３０４との間の配線は短くなる。デコーダＬＳＩ２とワーキング用メモリ３０４のそれぞれがベアチップである場合、チップ間の配線はより短くできる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、電気的特性は向上することから、デコーダＬＳＩ２とワーキング用メモリ３０４との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナ６１２−１に対する妨害なども抑制可能である。
【０２１９】
また、復調器３０５−１は復調機能層基板８０５−１の概略中央に配置される。デコーダＬＳＩ２と復調器３０５−１との間の配線は、基板６枚と中間基材層３枚の厚さほどの長さとなり、その長さは大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコーダＬＳＩ２と復調器３０５−１との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナ６１２−１に対する妨害なども抑制可能である。
【０２２０】
さらに、通信コントローラ４０４は拡張機能層基板８０７の概略中央に配置される。デコーダＬＳＩ２と通信コントローラ４０４との間の配線は基板４枚と中間基材層２枚の厚さほどと短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコーダＬＳＩ２と通信コントローラ４０４との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【０２２１】
以上説明したように、第２の実施形態と第３の実施形態においては、各基板を積層する順番が異なっている。第２の実施形態においては、デコーダＬＳＩ２と復調器１２−１の距離が比較的短い一方、デコーダＬＳＩ２と通信コントローラ４０４の距離が比較的長い。これに対して、第３の実施形態においては、逆の関係になっている。回路基板の構成に応じて、各基板を積層する順番を入れ替えることができる。また各基板を積層する順番を入れ替えることにより、層間の距離を制御し、最適な電気的特性を得るような構造を選択することができる。
【０２２２】
図２８は図２４の回路モジュール３１２の変形例に係る多層構造を示す断面図である。図２８において、復調機能層基板８０５−１と信号配線層基板８０６は所定の接着剤を用いて張り合わされており、復調機能層基板８０５−１にはチューナ６１２−１、ＶＣＸＯ５、コンデンサ７などの汎用回路部品が実装されている。この変形例では、復調器３０５−１は復調機能層基板８０５−１でなく、信号配線層基板８０６に実装されている。復調器３０５−１は、中間基材８０１内の領域に埋め込まれて、回路モジュール３１２内部に格納される。なお、図２８において、デジタルテレビジョン放送波信号を伝搬するための接続端子Ｔ１２は図２８の図上最左端部において各基板の回路を接続するように形成される。
【０２２３】
ここで、イーサネットインターフェース４０２と、ハードディスクドライブインターフェース４０３と、通信コントローラ４０４と、ケーブルモデム４１２と、日本用復調器３０５−１と、デコーダＬＳＩ２と、メモリ３０４と、ＣＡインターフェース回路３は内側層に実装されることから、半導体ベアチップの形態を有し、基板にワイヤボンディングやフリップチップ工法により実装することができる。
【０２２４】
図２９は、回路モジュール３１２及びマザーボード３１３を含むシステムの構成を示すブロック図である。以下、図２９のシステム構成について、主に第１の実施形態又は第２の実施形態との相違点について以下に説明する。
【０２２５】
図２９において、マザーボード３１３−１，３１３−２，３１３−３（以下、総称して符号３１３を付す。）は、アンテナ１２Ａに接続されたコネクタ３１４と、ＣＡモジュール１４が挿入されるカードソケット１３−１，１３−２，１３−３（以下、総称して符号１３を付す。）と、ディスプレイインターフェース２０６とを備えて構成される。また、回路モジュール３１２は、デコーダ１８とＣＰＵ１９とを備えたデコーダＬＳＩ２と、複数のメモリ３０４と、ＣＡインターフェース回路３と、ＩＣカードインターフェース２２とを実装したデコーダ層基板８０３と、ＶＣＸＯ５と、ＲＯＭ６と、復調器３０５−１，３０５−２，３０５−３（以下、総称して符号３０５を付す。）を実装された復調機能層基板８０５−１，８０５−２，８０５−３（以下、総称して符号８０５を付す。）と、ネットワーク拡張機能層基板８０７とＣＡＴＶモデム拡張機能層基板８０９とを含む。
【０２２６】
ここで、ＶＣＸＯ５及びメモリ３０４はデコーダＬＳＩ２に接続され、また、ＣＰＵ１９と、ＣＡインターフェース回路３と、ＲＯＭ６と、ＩＣカードインターフェース２２とはバス１９Ｂを介して接続されている。なお、図２９の回路モジュール３１２の基板構成の説明は図２６，図２７で示した基板構成と同じであるが、一部の基板については図示していない。
【０２２７】
復調機能層基板８０５のチューナ６１２は、アンテナ１２Ａからコネクタ３１４及び接続端子Ｔ１２を介してデジタルテレビジョン放送波を受信し、所定の中間周波信号に周波数変換して復調機能層基板８０５内の復調器３０５に出力する。復調器１２は上記周波数変換された中間周波信号を、内蔵されているメモリを利用してＭＰＥＧ−２＿ＴＳ信号に復調してＣＡインターフェース回路３に出力する。
【０２２８】
図２９において、回路モジュール３１２と、当該回路モジュール３１２に接続される３種類の各国、各地域用マザーボード３１３−１，３１３−２，３１３−３、そして２種類のネットワーク拡張機能層基板８０７とＣＡＴＶモデム拡張機能層基板８０９とを示す。同時に、当該回路モジュール３１２には、デコーダ層基板８０３に積層される３種類の復調機能層基板８０５−１，８０５−２，８０５−３のいずれか１つと、２種類のネットワーク拡張機能層基板８０７とＣＡＴＶモデム拡張機能層基板８０９とから構成される。回路モジュール３１２は、３種類のマザーボード３１３−１，３１３−２，３１３−３のいずれか１つと接続可能であることを特徴としている。また、デコーダ層基板８０３は、３種類の復調機能層基板８０５−１，８０５−２，８０５−３のいずれか１つと積層可能であることを特徴としている。また、デコーダ層基板８０３は、２種類のネットワーク拡張機能層基板８０７とＣＡＴＶモデム拡張機能層基板８０９のいずれか１つあるいは両方と積層可能であることを特徴としている。
【０２２９】
さらに、回路モジュール３１２は、上面又は裏面にランド３０２を設け、ビア３０７又はビア５２３又はスルーホール５２１を用いて、内蔵する基板間の接続端子であるＴ１乃至Ｔ１０を上面又は裏面のランド３０２に電気的に接続することができる。また、上面のランド３０２から内蔵する基板間の接続端子と裏面のランド３０２までを電気的に接続させることもできる。
【０２３０】
従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュール３１２を用いれば、テレビジョン放送波信号を接続するコネクタ３１４と各市場のＣＡモジュール１４用のカードソケット１３−２，１３−３、もしくはＩＣカードソケット１３−１と各ディスプレイデバイス毎のインターフェース２０６を実装したマザーボード３１３を設計することで、各国や各地域、各市場向けの各ディスプレイデバイスを備えたデジタルテレビジョン受信機を容易に、かつ従来技術に比較して低コストでかつ小型・軽量に製品化できる。
【０２３１】
第４の実施形態．
図３０は本発明の第４の実施形態に係るテレビジョン受像機において用いる回路モジュール３１５の上面図である。図３１は図３０の回路モジュール３１５の裏面図である。図３２は図３０の回路モジュール３１５の多層構造を示す分解斜視図である。図３３は図３０の回路モジュール３１５の多層構造を示す断面図である。図３４は本発明の第４の実施形態に係る、回路モジュール３１５と、当該回路モジュール３１５に接続される各国用マザーボード３１３−１，３１３−２，３１３−３を含むシステムの構成を示すブロック図である。
【０２３２】
以下、第４の実施形態に係るテレビジョン受像機について図３０乃至図３４を参照して説明するが、図３０乃至図３４において、第１乃至第３の実施形態と同様の構成要素については同一の符号を付してその詳細説明を省略する。
【０２３３】
図３０において、回路モジュール３１５の上面である部品配置面に実装されている回路部品は、後述する積層回路モジュール３１６と、デコーダＬＳＩ２のクロックを発生するアナログ信号処理用回路部品であるＶＣＸＯ５と、ＣＰＵ１９用のプログラムのコードなどのデータを記憶するＲＯＭ６と、デコーダ１８のワーキングメモリであるメモリ４と、各回路部品用の電源（図示せず。）に接続されるコンデンサ７とを含む。
【０２３４】
図３１において、回路モジュール３１５の裏面である半田面に実装されている回路部品は、積層回路モジュール３１６の電源と接地導体間に接続されるコンデンサ１０と、回路モジュール３１５をマザーボード３１３に実装するときに信号線及び電源線を接続するための回路モジュール３１５の外部端子である半田ボール９とを含む。
【０２３５】
図３２において、回路モジュール３１５は、複数の半導体チップ層３１１，３１０−１，３０８，３０９から積層される積層回路モジュール３１６と、プリント基板９０４，９０５とそれらに実装される回路部品とから構成される。第１の実施形態乃至第３の実施形態に比較して、構成されるプリント配線基板の枚数が削減されており、１層構造になっていることが特徴である。また、半導体チップ層をＳＩ貫通電極などにより積層させる構造になっていることが特徴である。より簡単な構造により実現できることが分かる。
【０２３６】
図３２に示すように、回路モジュール３１５は、積層回路モジュール３１６と、基板９０４の上面に実装される図３０で示した回路部品により構成されて構成される。積層回路モジュール３１６は、４つの半導体チップ層、つまりシリコンチューナ層３１１と、復調機能層３１０−１と、イーサネットコントローラ層３０８と、デコーダ層３０９とがそれぞれの半導体チップ層の厚さ方向に積み重ねられて積層される。
【０２３７】
積層回路モジュール３１６は、拡張機能層を複数種類の拡張機能にそれぞれ用意することにより、選択して入れ替えて積層することができる。選択された拡張機能チップ層であるイーサネットコントローラ層３０８は、積層回路モジュール３１６における位置５Ｂに積層される。また、複数種類の復調機能層を各国や各地域毎にそれぞれ用意することにより、選択して入れ替えて積層することができる。選択された復調機能層３１０−１は、積層回路モジュール３１６における位置５Ａに積層される。
【０２３８】
次いで、図３３を用いて回路モジュール３１５の積層構造について説明する。シリコンチューナ層３１１と復調機能層３１０−１の間、復調機能層３１０−１とイーサネットコントローラ層３０８の間、イーサネットコントローラ層３０８とデコーダ層３０９の間には複数のバンプ９０６を設けて積層される。バンプ９０６は、接続されるそれぞれの半導体チップ層の上面又は裏面に存在するパッド（図示せず。）上に接続される導電体である。さらにバンプ９０６は上下の半導体チップ層間の信号を伝達するための導電体である。デコーダ層３０９の裏面にもプリント基板９０４と電気的に接続するための積層回路モジュール３１６の外部端子である複数のバンプ９０７が形成されている。なお、図示していないが、各半導体チップ層の間の空間に充填材を充填してバンプ９０６を封止してもよい。
【０２３９】
図３３において、シリコンチューナ層３１１の下面からデコーダ層３０９の上面までに１０個のバンプ９０６を図示しているが、実際はその他多数のバンプ９０６が形成される。なお、バンプ９０６の個々の詳細説明を以下省略する。デコーダ層３０９の下面に、７個のバンプ９０７を図示しているが、実際はその他多数のバンプ９０７が形成される。なお、バンプ９０６とバンプ９０７の個々の詳細説明を以下省略する。各半導体チップ層は概ね数１００μｍの厚さを有し、バンプ９０６，９０７は、数μから１０μｍの高さを有する、金や銀などから成る突起電極であることが可能である。
【０２４０】
以上のように構成することにより、積層回路モジュール３１６において半導体チップ層を積層することから、第１実施形態乃至第３の実施形態に比較して、さらに小型にすることができる。また、バンプ９０６を用いて上下の半導体チップ層間を直接的に接続できるため、半導体チップ層間にインターポーザのような配線を設けた中間層を必要とせず、簡単な構造で実現できる。
【０２４１】
拡張機能層であるイーサネットコントローラ層３０８とデコーダ層３０９間のバンプ９０６の物理的な配置と伝播する電気信号の種類は、拡張機能層のそれぞれの種類に相対的に共通に予め定義されて決められている。復調機能層である復調機能層３１０−１とイーサネットコントローラ層３０８間のバンプ９０６の物理的な配置と伝播する電気信号の種類は、復調機能層のそれぞれの種類に相対的に共通に予め定義されて決められている。
【０２４２】
従って、従来技術では、層間接続のみの役割であったバンプ群を、層を入れ替えるためのインターフェースのコネクタ端子のように取り扱うことが可能である。その結果、拡張する機能の選択は層を入れ替えることにより選択可能になる。従って、拡張機能層について、複数種類の拡張機能に係るチップセットをそれぞれ用意し、１つのチップセットを選択して入れ替えて積層することができる。また、復調機能層を、複数種類の復調チップにそれぞれ用意することにより、選択して入れ替えて積層することができる。
【０２４３】
また、基板サイズは通常数ｃｍ四方程度である。半導体チップは数ｍｍ四方程度のサイズであるため、回路モジュール３１５のサイズは、基板を用いる場合によりも大幅に小さくできる。また、基板間の接続に用いる通常のコネクタのピッチは数ｍｍである。一方、バンプのピッチは数１０μｍ程度であるため、バンプをコネクタ端子のように用いることにより、基板間の接続に用いる通常のコネクタを用いる場合よりも回路モジュールのサイズは大幅に小型化が可能である。また、半導体チップ層は概ね数１００μｍの厚さを有し、バンプは数μから１０μｍの高さを有することから回路モジュールを大幅に薄くできる。
【０２４４】
また、シリコンチューナ層３１１と、デコーダ層３０９と、イーサネットコントローラ層３０８と、復調機能層３１０−１は、単体の半導体チップとして機能するために、それぞれ単体でも動作確認することができる。
【０２４５】
また、図３３に示すように、デコーダ層３０９とワーキング用メモリ４は、同一基板上の直近に配置される。従って、デコーダ層３０９とワーキング用メモリ４との間の配線はバンプ１個分だけ短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、電気的特性は向上することから、デコーダ層３０９とワーキング用メモリ４との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【０２４６】
また、デコーダ層３０９と復調機能層３１０−１との間の配線は半導体チップ層１枚とバンプ２個の厚さ程度の長さとなり、大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコーダ層３０９と復調機能層３１０−１との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【０２４７】
また、デコーダ層３０９とイーサネットコントローラ層３０８との間の配線はバンプ１個の厚さ程度の長さとなり、大幅に短くなる。従って、配線のインダクタ成分や浮遊容量成分を抑えることができ、配線の電気的特性は向上することから、デコーダ層３０９とイーサネットコントローラ層３０８との間の電気信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、電気信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【０２４８】
以上説明したように、本実施形態においては、デコーダ層３０９とイーサネットコントローラ層３０８との間の配線の距離と、デコーダ層３０９と復調機能層３１０−１との間の配線の距離とを、最も短くすることができる。
【０２４９】
また、図３３よりも分かるように、バンプにてなる接続端子９０６は積層回路モジュール３１６を構成する各半導体チップ層の外側に配置される。従って、半導体チップ層に実装される回路は中央付近により高い効率で、接続端子９０６の小さい制約で実装することができるとともに、接続端子９０６はより効率で小さい所要面積で配列できる。また、バンプにてなる接続端子９０７の最も外側の配列は、接続端子９０６の最も外側の配列よりも内側に配置される。従って、接続端子９０７をより高い効率で、接続端子（バンプ）９０６の少ない制約で実装することができる。また、接続端子９０７の直径よりも接続端子９０６の直径の方が小さく、接続端子９０７の配列の間隔より接続端子９０６の配列の間隔の方が小さい。従って、積層回路モジュール３１６の内側層部を高密度実装することにより、回路モジュール３１５はさらに小型化を図ることができる。また、接続端子９０７のうちＴ８はその他の接続端子９０７よりもＶＣＸＯ５に近い回路モジュール３１５の回路内側に配置される。従って、特に電気的特性が求められるクロック信号について接続する回路部品間の配線距離を特に短くすることができる。クロック信号の伝搬遅延時間を短縮して、信号伝搬性能を向上できる。さらに、クロック信号の反射などにより発生する波形歪による誤動作、輻射ノイズのチューナに対する妨害なども抑制可能である。
【０２５０】
図３４は、回路モジュール３１５及びマザーボード３１３を含むシステムの構成を示すブロック図である。以下、図３４のシステム構成について、主に第１の実施形態から第３の実施形態との相違点について以下に説明する。
【０２５１】
図３４において、マザーボード３１３−１，３１３−２，３１３−３（以下、総称して符号３１３を付す。）は、アンテナ１２Ａに接続されたコネクタ３１４と、ＣＡモジュール１４が挿入されるカードソケット１３−１，１３−２，１３−３（以下、総称して符号１３を付す。）と、ディスプレイインターフェース２０６とを備えて構成される。また、回路モジュール３１５は、プリント基板９０４の５Ｃの位置に実装される積層回路モジュール３１６と、複数のメモリ４と、ＶＣＸＯ５と、ＲＯＭ６とを備えて構成される。
【０２５２】
積層回路モジュール３１６は、
（ａ）シリコンチューナ層３１１と、
（ｂ）デコーダ１８とＣＰＵ１９とＣＡインターフェース回路３とＩＣカードインターフェース２２とを内蔵した半導体チップであるデコーダ層３０９と、
（ｃ）イーサネットインターフェース４０２とハードディスクドライブインターフェース４０３と通信コントローラ４０４を内蔵した半導体チップであり、ネットワーク機能拡張のためのイーサネットコントローラ層３０８と、
（ｄ）ケーブルモデムを内蔵した半導体チップであるケーブルモデム層４１１と、
（ｅ）復調器３０５−１，３０５−２，３０５−３（以下、総称して符号３０５を付す。）と接続端子Ｔ４及びＴ５を内蔵した半導体チップである復調機能層３１０−１，３１０−２，３１０−３（以下、総称して符号３１０を付す。）と
を備えて構成される。
【０２５３】
ここで、ＶＣＸＯ５及びメモリ４はデコーダ３０９に接続され、また、ＣＰＵ１９と、ＣＡインターフェース回路３と、ＲＯＭ６と、ＩＣカードインターフェース２２とはバス１９Ｂを介して接続されている。なお、図３４の回路モジュール３１５の構成の説明は、図３２，図３３で示した半導体基板チップ構成、基板構成と同じであるが、一部の基板、半導体チップについては図示していない。
【０２５４】
シリコンチューナ層３１１は、アンテナ１２Ａからコネクタ３１４を介してデジタルテレビジョン放送波を受信し、所定の中間周波信号に周波数変換して復調器３０５に出力する。復調器３０５は上記周波数変換された中間周波信号を、内蔵されているメモリを利用してＭＰＥＧ−２＿ＴＳ信号に復調してデコーダ層３０９に出力する。
【０２５５】
また、図３４において、回路モジュール３１５と、当該回路モジュール３１５に接続される３種類の各国、各地域用マザーボード３１３−１，３１３−２，３１３−３を示す。ここで、当該積層モジュール３１６は、デコーダ３０９に積層される３種類の復調機能層３１０−１、３１０−２、３１０−３のいずれか１つと、２種類のネットワーク拡張機能層３０８とＣＡＴＶモデム拡張機能層４１１とから構成される。ここで、回路モジュール３１５は、３種類のマザーボード３１３−１，３１３−２，３１３−３のいずれか１つと接続可能であることを特徴としている。また、デコーダ層３０９は、３種類の復調機能層３１０−１、３１０−２、３１０−３のいずれか１つと積層可能であることを特徴としている。また、デコーダ層３０９は、２種類のネットワーク拡張機能層３０８とＣＡＴＶモデム拡張機能層４１１のいずれか１つあるいは両方と積層可能であることを特徴としている。
【０２５６】
従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係る回路モジュール３１５を用いれば、テレビジョン放送波信号を接続するコネクタ３１４と各市場のＣＡモジュール１４用のカードソケット１３−２、１３−３あるいはＩＣカードソケット１３−１と各ディスプレイデバイス毎のインターフェース２０６を実装したマザーボード３１３を設計することで、各国や各地域、各市場向けの各ディスプレイデバイスを備えたデジタルテレビジョン受信機を容易に、さらに従来技術に比較して低コストでかつ小型・軽量に製品化できる。
【０２５７】
変形例．
以上の実施形態では、それぞれデジタルデータ信号であるデジタル音声信号又はアナログ音声信号とデジタル映像信号を、音声信号及び映像信号に復調する回路を含む回路モジュールについて説明しているが、本発明はこれに限らず、デジタル音声信号又はアナログ音声信号とデジタル映像信号の少なくとも一方を、音声信号及び映像信号の少なくとも一方に復調する回路を含む回路モジュールであってもよい。すなわち、コンテンツを含むコンテンツデータ信号を、コンテンツ信号に復調する回路を含む回路モジュールであってもよい。
【０２５８】
図３５は本発明の変形例に係る信号分離用接地導体端子３０３を備えた、図２４の回路モジュール３１２の裏面図である。図３５において、複数の接続端子３０２を、アナログ信号を伝搬するための接続端子３０２と、デジタル信号を伝搬するための接続端子３０２とに分離し、前者の接続端子３０２を領域Ｒ１に形成する一方、後者の接続端子３０２を領域Ｒ２に形成し、これらの２つの領域Ｒ１，Ｒ２の間に信号分離用接地導体端子３０３を形成する。これにより、アナログ信号とデジタル信号とを電磁的に結合することなく電気的に分離して当該回路モジュールにおいて伝搬できる。また、コンテンツ信号の接続端子とデジタルテレビジョン放送波信号の接続端子とを、同様に上記信号分離用接地導体端子３０３により分離してもよい。
【産業上の利用可能性】
【０２５９】
以上詳述したように、本発明に係る回路モジュールによれば、各国や各地域、各市場向け、各ディスプレイデバイスのデジタルテレビジョン受信機を容易に製品化することができ、量産効果によりコストダウンできる。また、デジタルテレビジョン受信機などの映像音響装置を小型・軽量化できる。さらに、回路モジュールは、デジタルテレビジョン受信機、パーソナルパーソナルコンピュータ、携帯型端末装置、又はレコーダ装置などデジタルテレビジョン放送を受信するデジタルテレビジョン受信機をはじめにカメラやＤＶＤプレーヤなどの映像再生装置やヘッドフォンステレオなどの音楽再生装置に対しても有用である。
【図面の簡単な説明】
【０２６０】
【図１】本発明の第１の実施形態に係るテレビジョン受信機において、回路モジュール１をマザーボード２０１に実装し、マザーボード２０１を受信機筐２０４内に実装するときのテレビジョン受信機の一部分解実装図である。
【図２】図１の回路モジュール１の上面図である。
【図３】図１の回路モジュール１の裏面図である。
【図４】図１の回路モジュール１の多層構造を示す分解斜視図である。
【図５】図１の回路モジュール１の多層構造を示す断面図である。
【図６】本発明の第１の実施形態に係る、回路モジュール１と、当該回路モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３を含むシステムの構成を示すブロック図である。
【図７】図１の回路モジュール１に形成されたＣＡインターフェース回路３の構成を示す回路図である。
【図８】図６の各制御電圧Ｖ１，Ｖ２の設定値のテーブルを示す図である。
【図９】図７のＣＡインターフェース回路３を用いたときの図１のシステムにおいて、ＣＰＵ１９から各バッファ３３乃至４３に供給されるイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋのオン／オフ状態のテーブルを示す図である。
【図１０】図７のＣＡインターフェース回路３を用いたときの図１のシステムにおいて、図７の各バッファ３３乃至４３及びカードに供給される電源電圧のテーブルを示す図である。
【図１１】図７のＣＰＵ１９によって実行されるＣＡモジュール挿入検出処理を示すフローチャートである。
【図１２】第１の実施形態に係るシステムにおいて、日本におけるＩＳＤＢ−Ｔ方式を用いるＩＣカードと、欧州におけるＤＶＢ−Ｔ方式を用いるＣＩカードと、北米におけるオープンケーブル方式を用いるケーブルカードとを含むＣＡモジュール１４の入出力信号及び端子のテーブルの第１の部分を示す図である。
【図１３】図１２のテーブルの第２の部分を示す図である。
【図１４】図１２のテーブルの第３の部分を示す図である。
【図１５】図６のディスプレイインターフェース２０６を介してディスプレイ駆動回路２０８に出力される映像信号及び音声信号及び端子のテーブルを示す図である。
【図１６】図６の各復調器１２−１，１２−２，１２−３からのＭＰＥＧ−２ＴＳ信号の各詳細信号及び端子のテーブルを示す図である。
【図１７】本発明の第１の実施形態の変形例に係る、回路モジュール１と、当該回路モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３とを含むシステムの構成を示すブロック図である。
【図１８】本発明の第２の実施形態に係るテレビジョン受信機において、回路モジュール３１１をマザーボード３１３に実装し、マザーボード３１３を受信機筐２０４内に実装するときのテレビジョン受信機の一部分解実装図である。
【図１９】図１８の回路モジュール３１１の上面図である。
【図２０】図１８の回路モジュール３１１の裏面図である。
【図２１】図１８の回路モジュール３１１の多層構造を示す分解斜視図である。
【図２２】図１８の回路モジュール３１１の多層構造を示す断面図である。
【図２３】本発明の第２の実施形態に係る、回路モジュール３１１と、当該回路モジュール３１１に接続される各国用マザーボード３１３−１，３１３−２，３１３−３を含むシステムの構成を示すブロック図である。
【図２４】本発明の第３の実施形態に係るテレビジョン受像機において用いる回路モジュール３１２の上面図である。
【図２５】図２４の回路モジュール３１２の裏面図である。
【図２６】図２４の回路モジュール３１２の多層構造を示す分解斜視図である。
【図２７】図２４の回路モジュール３１２の多層構造を示す断面図である。
【図２８】図２４の回路モジュール３１２の変形例に係る多層構造を示す断面図である。
【図２９】本発明の第３の実施形態に係る、回路モジュール３１２と、当該回路モジュール３１２に接続される各国用マザーボード３１３−１，３１３−２，３１３−３を含むシステムの構成を示すブロック図である。
【図３０】本発明の第４の実施形態に係るテレビジョン受像機において用いる回路モジュール３１５の上面図である。
【図３１】図３０の回路モジュール３１５の裏面図である。
【図３２】図３０の回路モジュール３１５の多層構造を示す分解斜視図である。
【図３３】図３０の回路モジュール３１５の多層構造を示す断面図である。
【図３４】本発明の第４の実施形態に係る、回路モジュール３１５と、当該回路モジュール３１５に接続される各国用マザーボード３１３−１，３１３−２，３１３−３を含むシステムの構成を示すブロック図である。
【図３５】本発明の変形例に係る信号分離用接地導体端子３０３を備えた、図２４の回路モジュール３１２の裏面図である。
【図３６】本発明の変形例に係る画質改善機能層基板を備えた、図２３の回路モジュールのブロック図である。
【符号の説明】
【０２６１】
１…回路モジュール、
２…デコーダＬＳＩ、
３…ＣＡインターフェース回路、
３Ｂ…バッファ、
４…メモリ、
５…ＶＣＸＯ、
６…ＲＯＭ、
７…コンデンサ、
９…半田ボール、
１０…コンデンサ、
１２，１２−１，１２−２，１２−３…復調器、
１２Ａ…アンテナ、
１３…カードソケット、
１３−１…ＩＣカードソケット、
１３−２…ＣＩカードソケット、
１３−３…ケーブルカードソケット、
１４，１４−１，１４−２，１４−３…ＣＡモジュール、
１８…デコーダ、
１９…ＣＰＵ、
１９Ｂ…バス、
２２…ＩＣカードインターフェース、
２２Ｂ…バッファ、
２３…ＩＣカードコネクタ、
２４，２５…信号線、
３１…電源電圧切替スイッチ、
３１Ａ，３１Ｂ，３２…電源端子、
３３，３４，３５，３６，３７，３８，３９、４０，４０Ａ，４０Ｂ，４１，４２，４３…バッファ、
２０１，２０１−１，２０１−２，２０１−３，３１３…マザーボード、
２０２…チューナ、
２０３…電源ユニット、
２０４…テレビジョン受像機、
２０４Ｄ…ディスプレイ、
２０５…ソケット、
２０６…ディスプレイインターフェース、
２０７…支持台、
２０８…ディスプレイ駆動回路、
２０９−１，２０９−２，２０９−３…ＥＥＰＲＯＭ、
３０１…シリコンチューナ、
３０２…ランド、
３０３…信号分離用接続端子、
３０４…メモリ、
３０５−１，３０５−２，３０５−３…復調器、
３０６…水晶発振子、
３０７…ビア、
３０８…イーサネットコントローラ層、
３０９…デコーダ層、
３１０，３１０−１，３１０−２，３１０−３…復調機能層、
３１１…シリコンチューナ層、
３１４…コネクタ、
３１６…積層回路モジュール、
３２１…ランド、
４０１，４１１，７０８，７１２，７１２ａ，８０７，８０９，９２２，９２５…拡張機能層基板、
４０２…イーサネットインターフェース、
４０３…ハードディスクドライブ、
４０４…通信コントローラ、
４１２…ケーブルモデム、
４１２ａ…ＨＤＭＩチップ、
５０１，５０２，５０４，５０６，５０８，５１４，７０１，７０２，７０７，７０９，７１１，７１２，７１９，７１９ａ，８０４，８０６，８０８，８１０，９０４，９０５…信号配線層基板、
６２０−１，６２０−２，６２０−３，７１０−１，７１０−２，７１０−３，８０５−１，８０５−２，８０５−３…復調機能層基板、
５０７，７０６，８０３…デコーダ層基板、
５２１…スルーホール、
５２３…ビア、
５２４，９０６，９０７…バンプ、
６１２−１，６１２−２，６１２−３…チューナ、
７０３，７０４，７１４，７０５，８０１，８０２，８１２…中間基材層、
９２１，９２４…画質改善機能ＬＳＩ、
Ｒ１，Ｒ２…領域、
Ｒｐ１，Ｒｐ２…プルアップ抵抗、
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１２，Ｔ１３…接続端子。
【図１】
0004588033.tif 000002
【図２】
0004588033.tif 000003
【図３】
0004588033.tif 000004
【図４】
0004588033.tif 000005
【図５】
0004588033.tif 000006
【図６】
0004588033.tif 000007
【図７】
0004588033.tif 000008
【図８】
0004588033.tif 000009
【図９】
0004588033.tif 000010
【図１０】
0004588033.tif 000011
【図１１】
0004588033.tif 000012
【図１２】
0004588033.tif 000013
【図１３】
0004588033.tif 000014
【図１４】
0004588033.tif 000015
【図１５】
0004588033.tif 000016
【図１６】
0004588033.tif 000017
【図１７】
0004588033.tif 000018
【図１８】
0004588033.tif 000019
【図１９】
0004588033.tif 000020
【図２０】
0004588033.tif 000021
【図２１】
0004588033.tif 000022
【図２２】
0004588033.tif 000023
【図２３】
0004588033.tif 000024
【図２４】
0004588033.tif 000025
【図２５】
0004588033.tif 000026
【図２６】
0004588033.tif 000027
【図２７】
0004588033.tif 000028
【図２８】
0004588033.tif 000029
【図２９】
0004588033.tif 000030
【図３０】
0004588033.tif 000031
【図３１】
0004588033.tif 000032
【図３２】
0004588033.tif 000033
【図３３】
0004588033.tif 000034
【図３４】
0004588033.tif 000035
【図３５】
0004588033.tif 000036
【図３６】
0004588033.tif 000037