(57)【特許請求の範囲】
【請求項１】
入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器と、
入力される分周数データに従って上記電圧制御発振器からの出力信号を分周し、分周後の信号を出力する可変分周器と、
上記可変分周器からの出力信号と、入力される基準信号との間の位相を比較し、比較結果を示す信号を発生して出力する位相比較器と、
上記位相比較器からの信号を低域濾波し、上記電圧制御発振器の制御電圧として出力する低域通過フィルタと、
入力される送信データに対応して、上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器とを備えるとともに、
上記送信変調器は、クロック信号入力端子を備え、
該クロック信号入力端子から入力されるクロック信号を用いて、周波数変調の過程を複数のステップに分割して行い、その各ステップに対応した分周数の変化量を算出する、
ことを特徴とする周波数シンセサイザ。
【請求項２】
請求項１に記載の周波数シンセサイザにおいて、
前記周波数変調の過程を複数のステップに分割して行うのに用いるクロック信号は、周波数が一定のクロック信号である、
ことを特徴とする周波数シンセサイザ。
【請求項３】
請求項１に記載の周波数シンセサイザにおいて、
上記送信変調器は、複数ビットの送信データを有する多値周波数変調に対応した分周数の変化量を算出する、
ことを特徴とする周波数シンセサイザ。
【請求項４】
請求項３に記載の周波数シンセサイザにおいて、
前記送信データは、多値周波数変調の送信データ値を有する、
ことを特徴とする周波数シンセサイザ。
【請求項５】
請求項３に記載の周波数シンセサイザにおいて、
上記送信変調器は、複数ビットの送信データが１ビットの入力端子から連続的に入力される、
ことを特徴とする周波数シンセサイザ。
【請求項６】
請求項１に記載の周波数シンセサイザにおいて、
上記送信変調器は、送信データクロック入力端子を備え、
該送信データクロック入力端子から入力される送信データクロックに同期したタイミングで、送信データの値を判別する、
ことを特徴とする周波数シンセサイザ。
【請求項７】
入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器と、
入力される分周数データに従って上記電圧制御発振器からの出力信号を分周し、分周後の信号を出力する可変分周器と、
上記可変分周器からの出力信号と、入力される基準信号との間の位相を比較し、比較結果を示す信号を発生して出力する位相比較器と、
上記位相比較器からの信号を低域濾波し、上記電圧制御発振器の制御電圧として出力する低域通過フィルタと、
入力される送信データに対応して、上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器とを備え、
上記送信変調器は、周波数変調時の周波数変化量を複数のパターンに設定し、
それぞれの周波数変化量に対応した分周数の変化量を算出する、
ことを特徴とする周波数シンセサイザ。
【請求項８】
請求項１に記載の周波数シンセサイザにおいて、
上記送信変調器により変調された分周数データを、シグマデルタ変調して可変分周器に出力するシグマデルタ変調器を備えた、
ことを特徴とする周波数シンセサイザ。
【請求項９】
請求項１に記載の周波数シンセサイザと、
上記電圧制御発振器の出力信号を増幅するパワーアンプと、
上記パワーアンプにより増幅された信号を送出する送信アンテナと、
送信データを生成し、前記周波数シンセサイザに送る送信データ生成器と、を備え、
前記周波数シンセサイザより周波数変調された送信データ信号を、上記送信アンテナより無線送信する、
ことを特徴とする無線通信システム。
【請求項１０】
請求項９に記載の無線通信システムにおいて、
上記パワーアンプの出力レベルを可変にすることによって、送信信号の位相変調と、振幅変調を同時に行う、
ことを特徴とする無線通信システム。
【請求項１１】
請求項１０に記載の無線通信システムにおいて、
送出された無線信号を受信する受信アンテナと、
上記受信アンテナにより受信された無線信号から、送信されたデータを取り出す受信回路と、を備えた、
ことを特徴とする無線通信システム。
【請求項１２】
請求項１１に記載の無線通信システムにおいて、
上記送信アンテナ、および上記受信アンテナを、送信時、及び受信時に、切り替える送受信切り替え器を、備えた、
ことを特徴とする無線通信システム。
【請求項１３】
請求項９乃至１２のいずれかに記載の無線通信システムを、１つの半導体基板上に集積してなる、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信における送信周波数変調を行う周波数シンセサイザ、無線通信システム、及び半導体装置に関し、特に高機能化と、回路面積の縮小に有効な技術に関するものである。
【背景技術】
【０００２】
周波数シンセサイザは、比較の基準となる基準信号の位相と、入力される制御電圧に対応した周波数で発振する電圧制御発振器の出力周波数を可変分周器に設定した分周数で分周して得られた分周信号の位相とを、位相比較器で比較し、その位相差信号の大きさに対応して出力される位相差信号を電圧制御発振器の制御電圧としてフィードバックさせることにより、最終的に基準信号の周波数と、分周信号の周波数が一致したところで定常状態となり、周波数同期した状態になるようにするものである。
【０００３】
この時、周波数シンセサイザの出力信号の周波数は、分周信号の周波数に分周数を乗じたもの、即ち、基準信号の周波数に分周数を乗じたものとなり、この方法によって所望の周波数を有する出力信号を得ることができる。
【０００４】
基準信号の周波数を一定とした場合、周波数シンセサイザの出力周波数は、可変分周器の分周数で決定されるため、送信周波数変調を行う際には、送信データに対応して可変分周器の分周数を変化させる方法が一般に用いられている。
【０００５】
可変分周器の分周数を変化させる方法として、ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，ＶＯＬ．３３，ＮＯ．７，ＪＵＬＹ  １９９８  ｐｐ．９９８  Ａｎ  Ａｇｉｌｅ  ＩＳＭ  Ｂａｎｄ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒ  ｗｉｔｈ  Ｂｕｉｌｔ−Ｉｎ  ＧＭＳＫ  Ｄａｔａ  Ｍｏｄｕｌａｔｉｏｎ  Ｆｉｇ．４のような方法が提案されている。この論文に記載された方法では、送信データの変化に対応するデジタルフィルタのパルス応答データを、予めＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）装置に格納しておき、送信データの変化に応じてＲＯＭから読み出したデータを分周数の変化分として扱い、設定した分周数と加算することにより、周波数変調を実現している。
【非特許文献１】ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，ＶＯＬ．３３，ＮＯ．７，ＪＵＬＹ  １９９８  ｐｐ．９９８  Ａｎ  Ａｇｉｌｅ  ＩＳＭ  Ｂａｎｄ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒ  ｗｉｔｈ  Ｂｕｉｌｔ−Ｉｎ  ＧＭＳＫ  Ｄａｔａ  Ｍｏｄｕｌａｔｉｏｎ
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の無線通信における周波数変調を行う周波数シンセサイザは、以上のように構成されており、予めＲＯＭに格納しておいたデジタルフィルタのパルス応答データを読み出して分周数の変化分として扱い、中心周波数に対応する分周数と加算することにより周波数変調を実現するものであった。
【０００７】
しかしながらこのような従来手法では、送信データの変化に対応するパルス応答データが全てＲＯＭに格納されているため、様々な基準信号の周波数への対応や、送信データに対する周波数変化幅への対応数の増加に伴って、ＲＯＭ容量が膨大になると共に、ＲＯＭからデータを読み出す回路も大きくなることから、回路面積の増大が避けられないという問題があった。
【０００８】
この発明は以上のような問題点を解消するためになされたもので、回路面積の増大を抑制しつつ、様々な基準信号の周波数や、送信データに対する周波数変化幅にも柔軟に対応可能であり、さらに複数ビットの送信データを有する多値周波数変調への対応も可能である送信周波数変調を行う周波数シンセサイザ、あるいはさらに、無線通信システム、及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明にかかる周波数シンセサイザは、分周数の変化量を論理回路により算出する回路ブロックである送信変調器を備えたことを特徴とする。
【００１０】
即ち、本発明にかかる周波数シンセサイザは、入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器と、入力される分周数データに従って上記電圧制御発振器からの出力信号を分周し、分周後の信号を出力する可変分周器と、上記可変分周器からの出力信号と、入力される基準信号との間の位相を比較し、比較結果を示す信号を出力する位相比較器と、上記位相比較器からの信号を低域濾波し、上記電圧制御発振器の制御電圧として出力する低域通過フィルタとを備え、さらに、入力される送信データに対応して、上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器を備えるとともに、上記送信変調器は、クロック信号入力端子を備え、該クロック信号入力端子から入力されるクロック信号を用いて、周波数変調の過程を複数のステップに分割して行い、その各ステップに対応した分周数の変化量を算出することを特徴とする。
【００１１】
上記の構成では、送信変調器では、分周数の変化量を論理回路により算出するため、基準信号の周波数が２倍や１／２倍などに変化した場合、分周数の変化量はビットシフトを行うだけで容易に算出することができ、回路面積の増大を抑制することができる。
【００１２】
また、送信データの変化に対応する周波数変化幅の対応数を増やす場合にも、対応可能な周波数変化幅の間隔を一定に設定しておけば、乗算器を用いて効率的に分周数の変化量を算出可能であり、ＲＯＭに全てのパルス応答データを格納しておく場合と比較して、回路面積の増大を抑制することができる。
【００１３】
これらの回路面積の抑制効果は、基準信号の周波数への対応数や、送信データに対する周波数変化幅の対応数が多ければ多いほど、顕著なものが得られる。
【００１４】
さらに、上記送信変調器は、クロック信号入力端子を備え、該クロック信号入力端子から入力されるクロック信号を用いて、周波数変調の過程を複数のステップに分割して行い、その各ステップに対応した分周数の変化量を算出するため、送信周波数スペクトラムの狭帯域化を図ることができる。
【発明の効果】
【００１５】
本発明にかかる周波数シンセサイザによれば、上記の構成を有することで、従来よりも高機能な送信変調周波数シンセサイザを、小規模回路で実現することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であり、必ずしもこれらの実施の形態に限定されるものではない。
【００１７】
（実施の形態１）
図１は、本発明の実施の形態１による周波数シンセサイザ１００の構成を示す。
図１において、１は位相比較器、２は低域通過フィルタ、３は電圧制御発振器、４は可変分周器、５ａは送信変調器である。
【００１８】
また、Ｒｆは基準信号、Ｏｔは出力信号、ＦＤは分周信号、Ｎ１は分周数データ、Ｎ２は分周数変化量、ＣＬはクロック信号、ＴＤは送信データである。
【００１９】
次に、本実施の形態１の周波数シンセサイザ１００の動作について説明する。
入力される制御電圧に対応する周波数を有する出力信号を発生する電圧制御発振器３の出力信号Ｏｔは、本周波数シンセサイザ１００の出力信号として出力されると同時に、可変分周器４へ入力される。可変分周器４は、入力される分周数データＮ１に従って、出力信号Ｏｔを分周し、これを分周信号ＦＤとして出力する。ここで、分周数データＮ１をＮとすると、
【００２０】
（分周信号周波数）＝（出力信号周波数）／  Ｎ
である。なお、ここで分周数データＮは、整数とは限らず、小数部を含む数値でも良い。
【００２１】
位相比較器１では、入力される基準信号Ｒｆと、分周信号ＦＤとの間の位相を比較し、比較結果を示す信号１ａを発生し出力する。比較結果を示す信号１ａは、低域通過フィルタ２を通過することによって低域濾波され、電圧制御発振器３にその制御信号２ａとして入力（フィードバック）される。このようなフィードバック系を構築することにより、定常状態では、基準信号Ｒｆと、分周信号ＦＤの位相、及び周波数が一致した状態となるので、
【００２２】
（基準信号周波数）＝（出力信号周波数）／  Ｎ
即ち、
（出力信号周波数）＝（基準信号周波数）×  Ｎ
となる。以上が、基本的な周波数シンセサイザの動作原理である。
【００２３】
本実施の形態１による周波数シンセサイザ１００は、送信周波数変調を実現するため、この基本的な周波数シンセサイザにおいて、送信変調器５ａを備えたことを特徴とする。
【００２４】
２値の周波数変調の場合、送信変調器５ａには、０又は１である送信データＴＤが入力されるが、それぞれの送信データに対応して、出力周波数を中心周波数からどの程度変化させるかが予め設定されている。この送信データＴＤに応じた中心周波数からの周波数変化量をＦｄｅｖと定義すると、
【００２５】
Ｆｄｅｖ  ＝（基準信号周波数）×  ΔＮ
となる。ここで、ΔＮは送信データＴＤに応じた分周数変化量であり、通常、小数点以下の桁を含む数である。即ち、送信データＴＤの値に従って、
【００２６】
ΔＮ  ＝  Ｆｄｅｖ  ／（基準信号周波数）
が、送信変調器５ａの内部の論理回路によって算出される。例えば、出力周波数が、＋Ｆｄｅｖだけ増加する場合を考えると、この分周数変化量が、中心周波数を指定する分周数データに加算されて、可変分周器４に入力されることにより、
【００２７】
（出力信号周波数）＝（基準信号周波数）×（Ｎ＋ΔＮ）
＝（基準信号周波数）×｛Ｎ＋Ｆｄｅｖ／（基準信号周波数）｝
＝｛（基準信号周波数）×Ｎ｝＋Ｆｄｅｖ
となり、送信データに対応して、中心周波数から＋Ｆｄｅｖだけ変化した周波数が出力され、送信周波数変調が実現される。また、分周数変化量が−ΔＮであった場合は、当然、中心周波数から−Ｆｄｅｖだけ変化した周波数が出力される。
【００２８】
なお、本発明により実現される周波数変調には、アナログデータを送信する周波数変調（ＦＭ；Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）だけでなく、デジタル値の送信データに対応した周波数変調方式である周波数偏移変調（ＦＳＫ；Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）も含まれるのは、当然である。
【００２９】
また、送信データの変化に伴う周波数変化、即ち分周数変化は、図２（ａ）に示すように１回で完了するものに限定されるものではなく、図２（ｂ）に示すように、該分周数変化を複数のステップに分割し、それぞれのステップに対応する分周数の変化量を算出することによって、送信周波数スペクトラムを狭帯域化するようにすることも可能である。
【００３０】
図３（ａ）は、周波数変化を図２（ａ）に示すように１回で完了した場合の送信周波数スペクトラムを、図３（ｂ）は、周波数変化を図２（ｂ）に示すように複数のステップ（この図の場合は１６回）に分割した場合の送信周波数スペクトラムを示している。
【００３１】
ここでの評価条件は、出力周波数４３０ＭＨｚ、Ｆｄｅｖ＝２．１ｋＨｚ、送信データレート２４００ｂｐｓ、２値ＦＳＫ変調である。図３（ａ）と比較して、図３（ｂ）の方が、明らかに隣接する周波数へのスペクトラムの広がりが抑制されており、狭帯域化がなされていることが分かる。
【００３２】
無線通信においては、隣接チャンネルに対する送信信号の漏洩は誤動作の原因となり、非常に大きな問題となるため、送信周波数スペクトラムはできるだけ狭帯域化しなければならない。そこで、本発明のように、送信データの変化に伴う周波数変化を複数のステップに分割し、それぞれのステップに対応した分周数の変化量を算出する方法は、送信周波数変調を用いた無線通信においては必須の方法であると言える。
【００３３】
送信周波数スペクトラムの狭帯域化の効果は、分割するステップ数が多いほど効果が高いことが分かっているが、同時に回路面積が大きくなるという問題がある。このように、狭帯域化の効果と回路面積とはトレードオフの関係にあるが、１６ステップを越えると狭帯域化の効果が弱まることから、１６ステップに分割するのが最適と考えられる。但し、ここで、周波数変化のステップ数は特に限定されるものではない。
【００３４】
また、分割された各周波数点を結んだ波形の形状を、ＧＦＳＫや正弦波形にすると、狭帯域化の効果が高く好ましいものと考えられるが、ここで、波形の種類は特に限定されるものではなく、システムの許容スペックに応じて最適なものを選択することが望まれる。
【００３５】
また、各ステップの時間間隔を決定するためには、クロック信号を入力する必要があるが、周波数が一定のクロック信号を用いる方が時間間隔を正確に測定することができる。周波数が一定のクロック信号としては、周波数シンセサイザの基準信号、若しくは該基準信号を適切な周波数に分周したものを用いるのが最適と考えられるが、ここでこのクロック信号は特に限定されるものではなく、また、周波数が一定でなく常に変化するような信号であってもクロック信号として用いることができる。
【００３６】
さらに、送信データの変化に伴って周波数が変化し終わるまでの各ステップの時間間隔は全て同一である必要は無く、例えば周波数変化量が大きい箇所では細かい時間間隔で、逆に周波数変化量が小さい箇所では大きい時間間隔で、各ステップの時間間隔を設定するようにしてもよい。
【００３７】
次に、本実施の形態１による周波数シンセサイザの送信変調器５ａの具体例について説明する。
図１（ｂ）は本実施の形態１による周波数シンセサイザの送信変調器５ａの具体的な構成の一例を示す図であり、図において、５１は遷移周波数幅データテーブル、５２は乗算器、５３は複数ステップ分割係数計算回路、５４は複数ステップ分割時間間隔計算回路、５５は時間計測カウンタである。
【００３８】
遷移周波数幅データテーブル５１は、送信データＴＤの０又は１の信号に応じて予め設定された遷移周波数幅を出力する。ここでは、遷移周波数幅は常に一定であるので、例えば、０の時−Ｆｄｅｖ、１の時Ｆｄｅｖとなる。この遷移周波数幅は、遷移前の発振周波数と、送信データに対応する発振周波数との周波数差を示す。次に乗算器５２によって分周数変化量ΔＮが計算される。具体的な計算式は、
【００３９】
分周数変化量ΔＮ＝遷移周波数幅Ｆｄｅｖ/基準信号周波数
である。続いてこの分周数変化量を複数のステップに分割して出力するために、複数ステップ分割係数計算回路５３により、各ステップにおける分周数変化量ΔＮ（ｎ）を計算する。具体的には、ΔＮ（１）＝ｘ１ΔＮ、ΔＮ（２）＝ｘ２ΔＮ、…というように分周数変化量ΔＮに所定の係数ｘ１，ｘ２を掛けた値を各ステップにおける分周数変化量ΔＮ（ｎ）として出力する。また、この複数ステップにおいて、次のステップに移行するまでの時間間隔を、時間計測カウンタ５５により計測する。時間計測カウンタ５５は、クロック信号（通常はシンセサイザの基準信号ＣＬ）をカウントし、カウント値が設定されたカウント終了値と一致した時に複数ステップ分割係数計算回路５３に対して次ステップ移行命令信号Ｓｎを出力する。複数ステップ分割時間間隔カウント終了値Ｓｃは、基準信号周波数Ｒｆと複数ステップ分割時間間隔指定信号Ｓｉを基に、複数ステップ分割時間間隔計算回路５４により計算する。基準信号周波数Ｒｆが変化すると、ある時間を計測するまでのカウント値も変化する事から、基準信号周波数Ｒｆも入力される構成になっている。
以上の動作により送信変調器５ａは、送信データＴＤに応じた分周数変化量を複数ステップに分割して出力する。
【００４０】
従来技術においても、各ステップにおける分周数の変化量をＲＯＭに格納しておくことによって、このような送信周波数スペクトラムの狭帯域化が行われていたが、この方法では、ステップ数が多くなるに従って必要なＲＯＭ容量も比例して増加するため、回路面積の増大が避けられないという問題があった。
【００４１】
しかしながら、本実施の形態１による周波数シンセサイザでは、送信変調器５ａにおいて、分周数変化量を論理回路により算出しているため、従来のＲＯＭからパルス応答データを読み出す場合と比較して、ＲＯＭ装置のみならずアドレス等を指定してＲＯＭからデータを読み出す読み出し回路も不要となり、回路面積の増大を大きく抑制することができる。
【００４２】
さらに、様々な水晶発振子に対応するために、様々な基準信号の周波数への対応を可能にする必要がある場合があるが、本実施の形態１においては、例えば基準信号の周波数が２倍や１／２倍などに変化したような場合、分周数の変化量を送信変調器５ａにおいてビットシフトを行うだけで容易に算出することができ、このような場合にも、回路面積の増大を大きく抑制することができる。
【００４３】
このような本実施の形態１による周波数シンセサイザ１００によれば、電圧制御発振器と、可変分周器と、可変分周器からの出力信号と入力される基準信号との間の位相を比較し比較結果を示す信号を出力する位相比較器と、位相比較器からの信号を低域濾波し電圧制御発振器の制御電圧として出力する低域通過フィルタとを備え、さらに入力される送信データに対応して上記可変分周器の分周数の変化量を算出し、該分周数の変化量を中心周波数の分周数設定値に加算し、周波数変調を行わせる送信変調器を備えたものとしたので、従来のＲＯＭからパルス応答データを読み出す場合と比較して、ＲＯＭ装置、及びアドレス等を指定してＲＯＭからデータを読み出す読み出し回路が不要となり、回路面積の増大を大きく抑制することができる。
【００４４】
さらに、様々な水晶発振子に応じた様々な基準信号の周波数への対応を可能にする場合においても、該異なる基準信号の周波数を得るための分周数の変化量を、送信変調器においてビットシフトを行うだけで容易に算出することができ、やはり回路面積の増大を大きく抑制することができる効果が得られる。
【００４５】
（実施の形態２）
図４は、本発明の実施の形態２による周波数シンセサイザ２００の構成を示すものである。
本実施の形態２は、実施の形態１に比較して、送信変調器５ｂの送信データＴＤを入力する送信データ入力端子５０１が１ビットでなく多ビットとなっていることと、送信データ値設定信号ＴＤｓが入力される入力端子５０２を備えていることを特徴とする。
【００４６】
無線通信においては、シンボル数が多いほど送信データレートが高速になり、効率の良いデータ送信が可能となる。ところが、多ビットの送信変調では、周波数の変化パターンが複数存在するため、従来例のようなＲＯＭからパルス応答データを読み出す方法では、周波数の変化パターンの数だけ、分周数変化量をＲＯＭに格納しておかなければならない。従って、従来例では、膨大なＲＯＭ容量が必要となるという問題があった。
【００４７】
一方、本実施の形態２においては、送信変調器５ｂにおいて、分周数変化量を論理回路により算出しているものであり、通常の多値周波数変調では、隣り合う送信データに対応する周波数差は一定になっているため、本実施の形態２では、分周数変化量を整数倍するだけで、各送信データ値の変調パターンに対応する分周数変化量を、小規模の回路面積でもって、効率的に算出することができる。
【００４８】
図４（ｂ）は本実施の形態２による周波数シンセサイザの送信変調器５ｂの具体的な構成の一例を示す図であり、図において、図１（ｂ）と同一符号は同一または相当部分である。また、５６は遷移周波数幅計算回路である。
【００４９】
本実施の形態２による周波数シンセサイザの送信変調器５ｂには、送信データＴＤが１ビットの信号ではなく多ビットの信号として入力される。遷移周波数幅計算回路５６は、送信データＴＤと送信データ値設定信号ＴＤｓに基づいて遷移周波数幅Ｆｄｅｖを計算し出力する。遷移周波数幅Ｆｄｅｖを算出した以降の動作は図１（ｂ）に示す実施の形態１による周波数シンセサイザの送信変調器５ａの動作と同じであるので説明を省略する。
【００５０】
例えば、図５に示すように、４値のＦＳＫでは、送信データ値は００、０１、１０、１１の４種類になるが、隣り合うデータに対応する周波数差を２ｋＨｚとした場合、００から他のどのデータに遷移した場合でも、周波数差は２ｋＨｚの整数倍になる。よって、分周数の変化量もある値を基にした整数倍になるので、算出に必要な回路面積を大幅に小さくすることができる。この点、従来例のようにＲＯＭを用いる方法では、このような面積の縮小効果は得られず、送信データのビット数の増加に伴って回路面積は増大する一方であった。
【００５１】
なお、図５に示す送信データ値と、周波数との大小との対応関係はあくまで一例であり、必ずしもこの対応関係に従う必要が無いのは勿論である。
【００５２】
また、以上では４値の周波数変調を行うものを例としてあげたが、本発明は、３値や５値、若しくはそれ以上の送信データ値、を有する送信周波数変調を行うものにも適用できるのは勿論である。
【００５３】
さらに、送信データ値設定入力端子５２により送信データ値の数を切り替えることにより、４値から２値、２値から４値、若しくはそれ以外の送信データ値への切り換えを随時行うことができ、通信速度の切り換えを、即時に容易に行うことが可能である。
【００５４】
このような本実施の形態２の周波数シンセサイザ２００では、送信変調器を、多ビットの入力を受ける送信データ入力端子と、該送信データ値を設定するための送信データ値設定入力端子とを備えたものとしたので、シンボル数が多いほど送信データレートが高速になり、効率の良いデータ送信が可能となる多ビットの送信変調において、従来例のようなＲＯＭからパルス応答データを読み出す方法では、周波数の変化パターンの数に対応する膨大なＲＯＭ容量が必要であったのに対し、本実施の形態２では、送信変調器５ｂにおいて分周数変化量を論理回路により整数倍して算出するのみで、該多ビットの送信変調の動作が可能となるため、回路面積の増大を大きく抑制しつつ多値周波数変調への対応を可能とできる効果がある。
【００５５】
（実施の形態３）
図６は、本発明の実施の形態３による周波数シンセサイザ３００の構成を示すものである。
本実施の形態３は、実施の形態１に比較して、送信変調器５ｃに、周波数の変化量Ｆｄｅｖを設定するＦｄｅｖ設定信号Ｆｄｅｖｓが入力される１ビット、若しくは多ビットの入力端子５０３を備えることを特徴とする。
【００５６】
従来例のように、ＲＯＭからパルス応答データを読み出す方法では、送信データに対応する周波数変化量を可変にする場合、可変にした数に比例して多くのＲＯＭ容量が必要となり、回路面積が膨大になるという問題があった。
【００５７】
本実施の形態３による送信変調器を含む周波数シンセサイザ３００は、分周数変化量を論理回路により算出するものであるため、論理回路の共通化により、小面積で効率的に分周数変化量を算出することができる。従って、回路面積の増大を抑制しつつ、送信データに対応する周波数変化量を可変にすることが可能である。
【００５８】
図６（ｂ）は本実施の形態３による周波数シンセサイザの送信変調器５ｃの具体的な構成の一例を示す図であり、図において、図１（ｂ）と同一符号は同一または相当部分である。また、５７は遷移周波数幅計算回路である。
【００５９】
本実施の形態３による周波数シンセサイザの送信変調器５ｂには、送信データＴＤと周波数の変化量Ｆｄｅｖを設定するＦｄｅｖ設定信号Ｆｄｅｖｓが入力される。遷移周波数幅計算回路５７は、入力された送信データＴＤとＦｄｅｖ設定信号Ｆｄｅｖｓに基づいて遷移周波数幅Ｆｄｅｖを計算し出力する。以降の動作は図１（ｂ）に示す実施の形態１による周波数シンセサイザの送信変調器５ａと同じであるので説明を省略する。
【００６０】
このような本実施の形態３の周波数シンセサイザ３００では、実施の形態１に比較して、送信変調器５ｃに、周波数の変化量Ｆｄｅｖを設定する１ビット、若しくは多ビットの入力端子を備えたものとしたので、従来例のように、ＲＯＭからパルス応答データを読み出す方法では、送信データに対応する周波数変化量を可変にする場合、可変にした数に比例して多くのＲＯＭ容量が必要となり、回路面積が膨大になるものであったが、本実施の形態３においては、分周数変化量を、送信変調器５ｃにおいて論理回路により算出することにより、該論理回路の共通化によって小面積で、効率的に分周数変化量を算出可能とでき、回路面積の増大を抑制しつつ、送信データに対応する周波数変化量を可変とできるものが得られる効果がある。
【００６１】
（実施の形態４）
図７は、本発明の実施の形態４による周波数シンセサイザ４００の構成を示すものである。
本実施の形態４は、実施の形態１に比較して、送信変調器５ｄに、送信データクロック入力端子を備えたことを特徴とする。この送信データクロックは、外部の送信データ生成器が、送信変調器５ｄに対して送信データを確定させるタイミングを示すために送り出す信号である。送信変調器５ｄは、データクロックの立ち上がり、若しくは立ち下がりに同期したタイミングで送信データを確定させ、そのデータに基づいて分周数変化量を算出する。
【００６２】
２値の送信データを用いた送信変調の場合は、データクロックが無くても送信データの変化を常に検出することができれば、送信周波数変調を行うことが可能である。また、多値の送信データを用いた周波数変調の場合でも、複数ビットの送信データが、ビット数と同じ数の信号線から１ビットずつ独立して入力されるような場合には、同様に各ビットの送信データの変化を常に検出することによって、送信周波数変調を行うことが可能である。
【００６３】
ところが、端子数の制約から、図８に示すように、１ビットの送信データ入力ラインで複数ビットの送信データをシリアルに送らざるを得ない場合がある。このような場合、送信データだけでは、信号の無変化と、ビットの区切りとを、区別できない場合がある。
【００６４】
例えば図９に示すように、２ビットの送信データとして順に｛０１｝、｛００｝、｛１１｝を送りたい場合、送信データの変化を検出するだけでは、送信データは｛０１｝、｛０１｝と認識されてしまう。したがって、このような誤認識があると、通信を正常に行うことができない。
【００６５】
そこで、送信データと共にデータクロックを送り出し、例えば図９中の矢印で示したタイミングで送信データを確定させることにより、ビット区切りを明確化することができ、多ビットの送信データを、正常に認識することが可能となる。
【００６６】
図７（ｂ）は本実施の形態４による周波数シンセサイザの送信変調器５ｄの具体的な構成の一例を示す図であり、図において、図１（ｂ）と同一符号は同一または相当部分である。また、５８はパラレル送信データ生成回路、５９は遷移周波数幅計算回路である。
【００６７】
本実施の形態４による周波数シンセサイザの送信変調器５ｄには、送信データクロックＴＤCLに同期して送信データＴＤがシリアル入力される。パラレル送信データ生成回路５８に入力された送信データは送信データクロックＴＤCLのタイミングで確定され、パラレル送信データＴＤｐとして遷移周波数幅計算回路５９に入力される。遷移周波数幅計算回路５９は、パラレル入力された送信データＴＤｐと送信データ値設定信号ＴＤｓに基づいて遷移周波数幅Ｆｄｅｖを計算し出力する。遷移周波数幅Ｆｄｅｖを算出した以降の動作は図１（ｂ）に示す実施の形態１による周波数シンセサイザの送信変調器５ａの動作と同じであるので説明を省略する。
【００６８】
このような本実施の形態４の周波数シンセサイザ４００では、送信変調器５ｄに送信データクロック入力端子を備えたものとし、送信データと共にデータクロックを送り出し、該データクロックにより与えられるタイミングで送信データを確定させてビット区切りを明確化するようにしたので、多ビットの送信データをも正常に認識することが可能となり、送信データ入力ラインを１ビットにした状態でも多値周波数変調を実現できるものが得られる効果がある。
【００６９】
（実施の形態５）
図１０は、本発明の実施の形態５による周波数シンセサイザ５００の構成を示すものである。
本実施の形態５は、実施の形態１による周波数シンセサイザにおいて、シグマデルタ（デルタシグマとも言う）変調器６を備えたことを特徴とする。
【００７０】
シグマデルタ変調器６は、送信データに対応する分周数変化量が加算された分周数データを、シグマデルタ変調して可変分周器の分周数入力として出力する。このデルタシグマ変調によって、分数分周時の量子化ノイズを高域側に拡散することができる。
【００７１】
周波数シンセサイザにおいては、発振周波数近傍のノイズは、隣接チャンネルへの漏洩など、好ましくない影響を及ぼす。しかし、この量子化ノイズを高域側に拡散することによって、ノイズ成分をフィルタにより除去することが可能となり、高精度な周波数スペクトラムを有する周波数シンセサイザを実現することができる。
【００７２】
このような本実施の形態５の周波数シンセサイザ５００では、実施の形態１による周波数シンセサイザにおいて、シグマデルタ変調器６を備えたので、該シグマデルタ変調器６により、送信データに対応する分周数変化量が加算された分周数データをシグマデルタ変調して可変分周器の分周数入力として出力し、このデルタシグマ変調によって分数分周時の量子化ノイズを高域側に拡散することにより、ノイズ成分をフィルタにより除去することが可能となり、高精度な周波数スペクトラムを有する周波数シンセサイザを実現できる効果がある。
【００７３】
なお、上記において、分数分周時の量子化ノイズの拡散方法は、シグマデルタ変調方式に限らず、他のどのような方式を用いても良いことは勿論である。
【００７４】
（実施の形態６）
図１１は、本発明の実施の形態６による無線通信システム６００の構成を示すものである。
本実施の形態６の無線通信システム６００は、実施の形態１の周波数シンセサイザ１００に対して、送信データを生成する送信データ生成器７と、周波数シンセサイザ１００から出力された出力信号の電力を増幅するパワーアンプ８と、パワーアンプ８により増幅された信号を無線送信する送信アンテナ９とを備えたことを特徴とする。
【００７５】
本実施の形態６の無線通信システム６００を、同一の半導体基板上に形成することにより、送信周波数変調機能を有する無線通信システムを廉価に実現することが可能となる。また、送信周波数を短時間だけ変化させ、直ぐに元の周波数に戻すことにより、周波数が一定のまま、送信信号の位相だけを変化させることができる。これを応用して、位相変調を行うと同時に、パワーアンプ８の増幅度を変化させることにより、位相変調と、振幅変調を同時に行うポーラ変調を実現することができる。
【００７６】
このような本実施の形態６の無線通信システム６００では、実施の形態１の周波数シンセサイザ１００に対して、送信データを生成する送信データ生成器７と、周波数シンセサイザ１００から出力された出力信号の電力を増幅するパワーアンプ８と、パワーアンプ８により増幅された信号を無線送信する送信アンテナ９とを備えたものとし、これを同一の半導体基板上に形成するようにしたので、送信周波数変調機能を有する無線通信システムを廉価に実現可能となる。
【００７７】
また、送信周波数を短時間だけ変化させ、直ぐに元の周波数に戻すようにすることにより、周波数が一定のまま、送信信号の位相だけを変化させることができ、これを用いて、位相変調を行うと同時に、パワーアンプ８の増幅度を変化させることにより、位相変調と振幅変調を同時に行うポーラ変調をも実現できるものを得られる効果がある。
【００７８】
（実施の形態７）
図１２は、本発明の実施の形態７による無線通信システム７００の構成を示すものである。
本実施の形態７は、実施の形態６に対して、送出された無線信号を受信する受信アンテナ１０と、受信アンテナ１０により受信された無線信号から送信されたデータを取り出す受信回路１１とを備えたことを特徴とする。
【００７９】
なお、受信時には、周波数シンセサイザは周波数変調を行わず、局部発振器として受信チャンネル毎に一定の周波数を出し続けるものである。
【００８０】
本実施の形態７による無線通信システム７００を、１つの半導体基板上に集積することにより、送信周波数変調機能、及び受信機能を有する無線通信システムを、廉価に実現することが可能となる。
【００８１】
このような本実施の形態７の無線通信システム７００では、実施の形態６の無線通信システム６００に対して、送出された無線信号を受信する受信アンテナ１０と、受信アンテナ１０により受信された無線信号から送信されたデータを取り出す受信回路１１とを備えたものとしたので、これを１つの半導体基板上に集積することにより、送信周波数変調機能、及び受信機能を有する無線通信システムを、廉価に実現可能とできる効果がある。
【００８２】
（実施の形態８）
図１３は、本発明の実施の形態８による無線通信システム８００の構成を示すものである。
本実施の形態８は、実施の形態７では送信アンテナ９と、受信アンテナ１０を独立した別々の構成としているが、デュプレクサと呼ばれる送受信切り替え器１２を用いてこれらのアンテナを、送受信アンテナ１３に共通化したことを特徴とする。これにより、部品点数を減らすことができ、送信周波数変調機能、及び受信機能を有する無線通信システムを廉価に実現することが可能となる。
【００８３】
このような本実施の形態８による無線通信システム８００では、デュプレクサと呼ばれる送受信切り替え器を用いて、送信アンテナと、受信アンテナを、送受信アンテナ１３に共通化したことにより、部品点数を減らすことができ、送信周波数変調機能、及び受信機能を有する無線通信システムを廉価に実現可能となる効果が得られる。
【産業上の利用可能性】
【００８４】
本発明にかかる周波数シンセサイザ、無線通信システム、あるいは半導体装置によれば、小規模の回路面積で高精度、且つ高機能な送信周波数変調を実現することができ、周波数変調、若しくはＦＳＫ変調で通信を行うあらゆる無線通信用ＬＳＩに応用して有用である。特に、送信周波数の変化幅や、送信データのビット数に、多様な通信モードを有する無線通信システムにおいて、絶大な効果を得ることができるものである。
【図面の簡単な説明】
【００８５】
【図１（ａ）】図１（ａ）は、本発明の実施の形態１による周波数シンセサイザ１００の構成を示すブロック図である。
【図１（ｂ）】図１（ｂ）は、本発明の実施の形態１による周波数シンセサイザの送信変調器５ａの具体的な構成の一例を示す図である。
【図２（ａ）】図２（ａ）は、本発明の実施の形態１による周波数シンセサイザ１００における周波数変化の過程を説明するための図である。
【図２（ｂ）】図２（ｂ）は、本発明の実施の形態１による周波数シンセサイザ１００における周波数変化の過程を説明するための図である。
【図３（ａ）】図３（ａ）は、本発明の実施の形態１による周波数シンセサイザ１００において、周波数変調の過程を、複数のステップに分割して行うことによる効果を示す送信信号スペクトラム図である。
【図３（ｂ）】図３（ｂ）は、本発明の実施の形態１による周波数シンセサイザ１００において、周波数変調の過程を、複数のステップに分割して行うことによる効果を示す送信信号スペクトラム図である。
【図４（ａ）】図４（ａ）は、本発明の実施の形態２による周波数シンセサイザ２００の構成を示すブロック図である。
【図４（ｂ）】図４（ｂ）は、本発明の実施の形態２による周波数シンセサイザの送信変調器５ｂの具体的な構成の一例を示す図である。
【図５】図５は、本発明の実施の形態２による周波数シンセサイザ２００における４値ＦＳＫの周波数変調の様子を示す図である。
【図６（ａ）】図６（ａ）は、本発明の実施の形態３による周波数シンセサイザ３００の構成を示すブロック図である。
【図６（ｂ）】図６（ｂ）は、本発明の実施の形態３による周波数シンセサイザの送信変調器５ｃの具体的な構成の一例を示す図である。
【図７（ａ）】図７（ａ）は、本発明の実施の形態４による周波数シンセサイザ４００の構成を示すブロック図である。
【図７（ｂ）】図７（ｂ）は、本発明の実施の形態４による周波数シンセサイザの送信変調器５ｄの具体的な構成の一例を示す図である。
【図８】図８は、本発明の実施の形態４による周波数シンセサイザ４００における送信データ列を示す図である。
【図９】図９は、本発明の実施の形態４による周波数シンセサイザ４００における送信データ列と、送信データクロックとの関係を示す図である。
【図１０】図１０は、本発明の実施の形態５による周波数シンセサイザ５００の構成を示すブロック図である。
【図１１】図１１は、本発明の実施の形態６による無線通信システム６００の構成を示すブロック図である。
【図１２】図１２は、本発明の実施の形態７による無線通信システム７００の構成を示すブロック図である。
【図１３】図１３は、本発明の実施の形態８による無線通信システム８００の構成を示すブロック図である。
【符号の説明】
【００８６】
１  位相比較器
２  低域通過フィルタ
３  電圧制御発振器
４  可変分周器
５  送信変調器
６  シグマデルタ変調器
７  送信データ生成器
８  パワーアンプ
９  送信アンテナ
１０  受信アンテナ
１１  受信回路
１２  送受信切り替え器
１３  送受信アンテナ
【図１（ａ）】
0004480097.tif 000002
【図１（ｂ）】
0004480097.tif 000003
【図２（ａ）】
0004480097.tif 000004
【図２（ｂ）】
0004480097.tif 000005
【図３（ａ）】
0004480097.tif 000006
【図３（ｂ）】
0004480097.tif 000007
【図４（ａ）】
0004480097.tif 000008
【図４（ｂ）】
0004480097.tif 000009
【図５】
0004480097.tif 000010
【図６（ａ）】
0004480097.tif 000011
【図６（ｂ）】
0004480097.tif 000012
【図７（ａ）】
0004480097.tif 000013
【図７（ｂ）】
0004480097.tif 000014
【図８】
0004480097.tif 000015
【図９】
0004480097.tif 000016
【図１０】
0004480097.tif 000017
【図１１】
0004480097.tif 000018
【図１２】
0004480097.tif 000019
【図１３】
0004480097.tif 000020