(57)【特許請求の範囲】
【請求項１】
半導体デバイスであって、
第１の基板と、
第１の基板の上に配されるゲート電極と、
ゲート電極の上に配される第２の基板と、
第１の基板の部分にゲート電極に近接して配される第１の組の活性領域と、
ゲート電極の上に第２の基板に近接して配される第２の組の活性領域とを含み、第２の組の各活性領域は、その第２の組の各活性領域の下にあるスペーサの幅に等しい幅を有し、さらに
第２の基板の上に第２の組の活性領域の間に配される第１の絶縁層と、
第２の組の活性領域の各々に近接しかつ接触して配される第２の絶縁層とを含み、第２の絶縁層は対応する各スペーサ部材にも近接しかつ接触して配される、半導体デバイス。
【請求項２】
第２の基板層は、第２の基板層の底部の近くに電圧閾値領域を含む、請求項１に記載の半導体デバイス。
【請求項３】
第２の基板層は、電圧閾値領域の上にパンチスルー領域を含む、請求項２に記載の半導体デバイス。
【請求項４】
第２の組の活性領域の下のゲート電極の側壁に配されるスペーサをさらに含む、請求項１に記載の半導体デバイス。
【請求項５】
第１および第２の組の活性領域はともにつながれる、請求項１に記載の半導体デバイス。
【請求項６】
ゲート電極および第１の組の活性領域は第１の導電型のトランジスタを形成し、ゲート電極および第２の組の活性領域は異なる導電型のトランジスタを形成する、請求項１に記載の半導体。
【請求項７】
ゲート電極および第１の組の活性領域は第１の導電型のトランジスタを形成し、ゲート電極および第２の組の活性領域は同じ導電型のトランジスタを形成する、請求項１に記載の半導体デバイス。
【請求項８】
第２の組の活性領域の各々は、第１の絶縁層とともに、上部面の１つの平面を含む、請求項１に記載の半導体デバイス。
【請求項９】
第２の絶縁層は、第１の絶縁層の上部面および第２の組の活性領域の上部面とともに、上部面の１つの平面を含む、請求項８に記載の半導体デバイス。
【請求項１０】
スペーサは、第１および第２の絶縁層に対して選択的にエッチング可能な材料から形成される、請求項１に記載の半導体デバイス。
【請求項１１】
第１の絶縁層に、第１および第２の組の活性領域の１つ以上と接触して配される１つ以上の接触をさらに含む、請求項１に記載の半導体デバイス。
【請求項１２】
第２の絶縁層および第２の基板を通ってゲート電極と接触して延在する接触をさらに含む、請求項１に記載の半導体デバイス。
【請求項１３】
接触と第２の基板との間に配される絶縁体をさらに含む、請求項１２に記載の半導体デバイス。
【請求項１４】
絶縁体は窒化物から形成される、請求項１３に記載の半導体デバイス。
【請求項１５】
ゲート電極と第１の基板との間に配される第１のゲート絶縁層、およびゲート電極と第２の基板との間に配される第２のゲート絶縁層をさらに含む、請求項１に記載の半導体デバイス。
【請求項１６】
第２の組の各々の活性領域は、下にあるスペーサの上に、第２のゲート絶縁層とゲート電極との間の界面に隣接した底部面を含む、請求項１５に記載の半導体デバイス。
【請求項１７】
半導体デバイスであって、
第１の基板と、
第１の基板の上に配される積み重ねとを含み、前記積み重ねは、
第１の基板の上に配される第１のゲート絶縁層と、
第１のゲート絶縁層の上に配されるゲート電極と、
ゲート電極の上に配される第２のゲート絶縁層と、
第２のゲート絶縁層の上に配される第２の基板とを含み、前記半導体デバイスは、さらに、
積み重ねの側壁に配されるスペーサを含み、各々のスペーサはゲート電極の上に上部面を有し、前記半導体デバイスは、さらに、
第１の基板の部分にゲート電極に近接して配される第１の組の活性領域と、
スペーサの上に第２の基板に近接して配される第２の組の活性領域とを含み、第２の組の各々の活性領域の幅は下にあるスペーサの１つの幅と同じであり、前記半導体デバイスは、さらに、
第２の基板の上に第２の組の活性領域の間に配される第１の絶縁層と、
第２の組の活性領域の各々に近接して、第２の組の活性領域の各々と接触して配される第２の絶縁層とを含み、第２の絶縁層は、さらに、スペーサの少なくとも１つに近接して、スペーサの少なくとも１つと接触して配される、半導体デバイス。
【請求項１８】
第２の基板層は、第２の基板層の底部の近くに電圧閾値領域を含み、電圧閾値領域の上にパンチスルー領域を含む、請求項１７に記載の半導体デバイス。
【請求項１９】
ゲート電極および第１の組の活性領域は第１の導電型のトランジスタを形成し、ゲート電極および第２の組の活性領域は異なる導電型のトランジスタを形成する、請求項１７に記載の半導体デバイス。
【請求項２０】
ゲート電極および第１の組の活性領域は第１の導電型のトランジスタを形成し、ゲート電極および第２の組の活性領域は同じ導電型のトランジスタを形成する、請求項１７に記載の半導体デバイス。
【請求項２１】
積み重ねは、第２の基板の上に第２の組の活性領域の間に配されるキャップ層をさらに含む、請求項１７に記載の半導体デバイス。
【発明の詳細な説明】
【０００１】
【発明の分野】
この発明は一般的に半導体デバイスに関し、より特定的には、２組の活性領域の間で共用されるゲート電極を有する半導体デバイス、およびこうしたデバイスを製作する方法に関する。
【０００２】
【発明の背景】
ＵＳ−Ａ−５  ７１４  ３９４は、さまざまなレベルの半導体トポグラフィ上に能動および受動デバイスを生成するためのプロセスを開示する。このプロセスは第１の基板の上面に第１のトランジスタを形成するステップを含み、このトランジスタはゲート誘電体上のゲート導体と、半導体基板中の第１の活性領域とを含む。ゲート導体上にシリサイドが形成され、そのトポグラフィの上に階間誘電体が形成される。ゲート導体のシリサイドまでの開口部が形成され、その開口部が導電材料によって充填されることにより第２のゲート導体が形成される。階間誘電体の選択された領域上に、第２のゲート導体の上に中心合わせして第２の基板が形成される。次いで第２の基板に活性領域が注入されることによって第２の能動デバイスが形成される。
ＵＳ−Ａ−５  ２１５  ９３２は、ＮＭＯＳ能動デバイスの頂部に自己整合能動ＰＭＯＳデバイスを製作するための方法を開示し、このデバイスは共通のゲート電極を有する。この方法は、能動ＰＭＯＳデバイスのチャネル領域として働く上層を有するポリゲートサンドイッチ構造を有する基板に標準的なＮＭＯＳトランジスタを形成するステップを含む。インターポリ誘電体が蒸着され、埋め込まれた接触が形成されることによって、その後蒸着されるドーピングされた多結晶シリコン層がＰＭＯＳデバイスのソース／ドレイン端子となる。
ＵＳ−Ａ−４  ６８６  ７５８、ＵＳ−Ａ−４  ６５４  １２１およびＵＳ−Ａ−５  ３１０  ６９６もまた垂直方向に積み重ねられたＣＭＯＳ  ＦＥＴの製作方法を開示する。
過去数十年間にわたり、電子工業は半導体技術を用いて小さくかつ高度に一体化した電子デバイスを製作することによって革命を起こした。現在用いられる最も一般的な半導体技術はシリコンベースである。多様な半導体デバイスが製造されており、それらは数多くの学問分野にさまざまな適用を有する。こうしたシリコンベースの半導体デバイスの１つに、金属酸化膜半導体（ＭＯＳ）トランジスタがある。
【０００３】
図１に、典型的なＭＯＳ半導体デバイスの主要な構成要素を示す。このデバイスは一般的に半導体基板１０１を含み、その上にゲート電極１０３が配される。ゲート電極１０３は導体として作用する。入力信号は典型的にはゲート端子（図示せず）を介してゲート電極１０３に印加される。半導体基板１０１中に濃くドーピングしたソース／ドレイン領域１０５が形成され、ソース／ドレイン端子（図示せず）に接続される。典型的なＭＯＳトランジスタは対称であり、すなわちソースおよびドレインを互いに交換できる。ある領域がソースとして作用するか、またはドレインとして作用するかは、それぞれに印加される電圧と、作られるデバイスの型（たとえばＰＭＯＳ、ＮＭＯＳなど）とに依存する。
【０００４】
半導体基板１０１中のゲート電極１０３の下にチャネル領域１０７が形成されて、ソース／ドレイン領域１０５を分離する。このチャネルは典型的には、ソース／ドレイン領域１０５のドーパントとは反対の型のドーパントによって薄くドーピングされる。ゲート電極１０３は一般的に、絶縁層１０９、典型的にはＳｉＯ2などの酸化物層によって半導体基板１０１から分離される。ゲート絶縁層１０９が設けられることによって、ゲート電極１０３とソース／ドレイン領域１０５またはチャネル領域１０７との間に電流が流れることが防がれる。
【０００５】
ソース／ドレイン領域１０５が形成された後、基板１０１の上に接触形成層と呼ばれる比較的厚い酸化物層（図示せず）が配される。接触形成層には一般的に開口部が切り込むことによって、ソース／ドレイン領域１０５およびゲート電極１０３の表面を露出する。次いで露出された領域をタングステンなどの金属によって充填することにより接触を形成し、これは能動素子をチップ上のその他のデバイスに接続するために用いられる。
【０００６】
動作中、典型的にはソースおよびドレイン端子の間に出力電圧が生じる。ゲート電極１０３に入力電圧が印加されるとき、チャネル領域１０７中に横方向の電界がもたらされる。横方向の電界を変化させることによって、ソース領域とドレイン領域との間のチャネル領域１０７の導電率を調節できる。この態様で、電界はチャネル領域１０７を通る電流を制御する。この型のデバイスは一般的にＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）と呼ばれる。
【０００７】
前述のような半導体デバイスは、近年の電子デバイスのほとんどを構成するために多数用いられている。こうした電子デバイスの能力を増加させるために、単一のシリコンウェハ中により多数のこうしたデバイスを一体化する必要がある。所与の表面領域上により多数のデバイスを形成するために半導体デバイスは縮小される（すなわちより小さくされる）ため、デバイスの構造およびこうしたデバイスを作るために用いられる製作技術を変更する必要がある。
【０００８】
【発明の概要】
この発明は一般的に、２組の活性領域によって共用されるゲート電極を有する半導体デバイスと、その製作方法とを提供する。この発明の実施例の１つに従うと、半導体デバイスは、第１の基板の上および第２の基板の下にゲート電極を形成し、ゲート電極の下に第１の基板と結合させて第１の組の活性領域を形成し、ゲート電極の上に第２の基板と結合させて第２の組の活性領域を形成することによって形成される。２組の活性領域をたとえば別々に用いて２つのトランジスタを効果的に形成してもよい。代替的には、２組の活性領域をつないで単一のトランジスタを効果的に形成してもよい。
【０００９】
別の実施例に従うと、半導体デバイスは第１の基板と、第１の基板の上に配されるゲート電極とを含む。ゲート電極の上に第２の基板が配される。第１の基板の部分にゲート電極に近接して第１の組の活性領域が配され、ゲート電極の上に第２の基板に近接して第２の組の活性領域が配される。前述のとおり、この２組の活性領域はたとえば別々に用いられても、互いにつながれてもよい。
【００１０】
前述のこの発明の概要は、この発明の例示される各実施例またはすべての実現例を説明することを意図するものではない。図面および以下の詳細な説明によってこれらの実施例をより特定的に例示する。
【００１１】
添付の図面とともに、この発明のさまざまな実施例の以下の詳細な説明を考慮することにより、この発明はより完全に理解されるであろう。
【００１２】
この発明はさまざまな変更形および代替的な形に従うが、図面においては例としてその特定のものを示し、詳細に説明する。しかし、これは説明する特定の実施例にこの発明を制限することを意図するものではないことが理解されるべきである。反対にその意図は、添付の請求項によって定められるこの発明の趣旨および範囲内にあるすべての変更形、同等のものおよび代替形を包含することにある。
【００１３】
【詳細な説明】
この発明は、特にＭＯＳ、ＣＭＯＳおよびＢｉＣＭＯＳ構造を含む多くの半導体デバイスの製作に適用可能であると考えられる。この発明は、チップ上のトランジスタの密度を増加させるために特に適している。この発明を制限するものではないが、以下に提供する例に関連するこうしたデバイスの製作プロセスおよび特性の考察を通じて、この発明のさまざまな局面の評価が得られる。
【００１４】
図２Ａ−２Ｆに、２組の活性領域によって共用されるゲート電極を有する半導体デバイスを製作するための例示的なプロセスを例示する。この例示的なプロセスにおいて、第１の基板２０１の上に第１のゲート絶縁層２０３が形成される。第１の基板２０１は典型的にはシリコンなどの半導体材料から形成される。第１のゲート絶縁層２０３は、たとえば周知の蒸着または成長技術を用いていくつかの異なる絶縁材料から形成されてもよい。好適な材料にはたとえば二酸化シリコンなどの酸化物、または二酸化チタンなどの誘電率のより高い酸化金属が含まれる。
【００１５】
第１のゲート絶縁層２０３は、ゲート電極を第１の基板２０１から分離するために用いられる。第１のゲート絶縁層２０３の厚みは典型的に、ゲート絶縁層の誘電率を考慮して、形成されるデバイスの所望の動作特性に基づいて選択される。多くの適用に対し、この層の厚みは、１０から２５オングストローム（Å）のＳｉＯ2と同等の容量を与えるよう選択される。
【００１６】
第１のゲート絶縁層２０３を形成するのに先立ち、第１の基板２０１中に典型的にはドーパントが与えられて第１の基板２０１の上面の近くに電圧閾値領域が形成され、閾値領域の下に（典型的にはその後形成される活性領域とほぼ同じ深さに）パンチスルー領域が形成され、任意には基板２０１中にウェル領域が形成される。たとえば公知の注入技術を用いて背景ドーパントが与えられてもよい。背景ドーパントの導電型は、形成されるトランジスタの型と典型的には類似であり、それに依存する。ＮＭＯＳまたはｎ−チャネルトランジスタに対しては、背景ドーパントは典型的にはｐ−型であり、ＰＭＯＳまたはｐ−チャネルデバイスに対しては、典型的にはｎ−型の背景ドーパントが用いられる。
【００１７】
第１の絶縁層２０３の上にゲート電極層２０５が形成される。ゲート電極層２０５は、たとえば公知の蒸着技術を用いて多結晶シリコンまたは金属から形成されてもよい。多結晶シリコンで形成されるとき、ゲート電極層２０５は好適な拡散または注入技術を用いてインサイチュでドーピングされても、または蒸着後にドーピングされてもよい。このゲート電極層２０５は、２組の活性領域に対するゲート電極を形成するために用いられる。ゲート電極層２０５の厚みは典型的にはゲート電極の所望の厚みを考慮して選択される。多くの適用に対し、好適な厚みは５０００から１００００Åの範囲である。
【００１８】
ゲート電極層２０５の上に第２のゲート絶縁層２０７が形成される。第２のゲート絶縁層２０７は、たとえば周知の蒸着または成長技術を用いて、いくつかの異なる絶縁材料から形成されてもよい。好適な材料には二酸化シリコンなどの酸化物、または二酸化チタンなどの酸化金属が含まれる。この第２のゲート絶縁層２０７は、ゲート電極を第２の基板から分離するために用いられ、典型的には形成されるデバイスの所望の動作特性および層の誘電率に基づいて選択される厚みを有する。多くの適用に対し、この層の厚みは１０から２５ÅのＳｉＯ2と同等の容量を与えるよう選択される。
【００１９】
第２のゲート絶縁層２０７の上に第２の基板層２０９が形成される。第２の基板層２０９は、たとえば公知の蒸着技術を用いてたとえばシリコンから形成されてもよい。たとえば、第２の基板層２０９は化学気相成長（ＣＶＤ）または低圧化学気相成長（ＬＰＣＶＤ）技術を用いて多結晶シリコンから形成されてもよい。典型的には、第２の基板層２０９はドーピングされていない状態で形成され、その後の処理において適切にドーピングされる。第２の基板層２０９は、ゲート電極層２０５から形成されるゲート電極と結合される上側基板として用いられる。多くの適用に対し、第２の基板層２０９の厚みは５，０００から２０，０００Åの範囲であってもよい。
【００２０】
第２の基板層２０９の上にキャップ層２１１が形成される。キャップ層２１１は、たとえば公知の蒸着技術を用いていくつかの異なる絶縁材料から形成されてもよい。好適な材料には二酸化シリコンなどの酸化物が含まれる。キャップ層２１１は、第１の基板２０１中に注入される活性領域ドーパントが第２の基板層２０９に入り込むことを防ぐために少なくとも部分的に用いられてもよい。多くの適用に対し、キャップ層２１１の好適な厚みは５００から１，０００Åの範囲である。その結果得られる構造を図２Ａに例示する。
【００２１】
キャップ層２１１を形成する前または後に、第２の基板層２０９に背景ドーパントが与えられる。典型的には、第２の基板層２０９にドーパントが注入されることにより、その層に対する好適な背景ドーピング導電率および型が与えられ、第２のゲート絶縁層２０７に近い第２の基板層２０９の底部に電圧閾値（ＶＴ）領域が形成され、任意にはその電圧閾値領域の上（たとえば第２の基板底部から３００−５００Å）にパンチスルー領域が形成される。典型的には、背景ドーピングとＶＴおよびパンチスルー領域とは、類似の導電型のドーパントを用いて形成される。第２の基板層２０９において用いられるドーパントの導電型は、第１の基板２０１中の背景ドーパントの導電型と同じであっても異なっていてもよい。
【００２２】
次いで、基板２０１上の層の積み重ねをエッチングすることにより、図２Ｂに例示されるように１つまたはそれ以上の積み重ね構造（その１つのみを示す）が形成される。この積み重ね層は、たとえば公知のフォトリソグラフィおよびエッチング技術を用いてエッチングされてもよい。この積み重ね構造２１３は一般的に、第１のゲート絶縁層２０３ａおよび第２のゲート絶縁層２０７ａの間に配されたゲート電極２０５ａと、第２のゲート絶縁層２０７ａの上に配された第２の基板２０９ａと、基板２０９ａの上に配されたキャップ層２１１ａとを含む。積み重ね構造の幅は典型的にはゲート電極２０５ａの所望の幅に基づいて選択される。多くの適用に対し、好適な幅は０．１から０．２５ミクロンまたはそれ以上の範囲である。
【００２３】
基板２０１中に、積み重ね構造２１３に近接して、第１の組の活性領域２１５が形成される。活性領域２１５はソースおよびドレイン領域として用いられ、たとえば公知の注入技術を用いて形成されてもよい。活性領域２１５を形成する前、その間またはその後に、積み重ね構造２１３の側壁にスペーサ２１７が形成されてもよい。たとえば、ＬＤＤ（薄くドーピングしたドレイン）活性領域が形成されるとき、ＬＤＤ注入の後、かつソース／ドレイン注入の前にスペーサを形成することによって、ソース／ドレイン注入の積み重ね構造２１３からの間隔を置いてもよい。その後これらのスペーサはスペーサ２１７として用いられてもよく、または所望であればソース／ドレイン注入の後に広げられてもよい。
【００２４】
各スペーサ２１７の上部が取除かれることによって、ゲート電極２０５ａと結合される第２の、上側の組の活性領域が形成される。スペーサ２１７のこれらの部分は典型的には、キャップ層２１１ａをそのまま残して選択的に取除かれる。したがってスペーサ２１７の材料は、キャップ層の材料を考慮して好適に選択される。キャップ層２１３が二酸化シリコンから形成されるとき、スペーサ２１７はたとえば窒化物または酸窒化物から形成されてもよい。スペーサ２１７の幅は典型的には第２の組の活性領域の幅を定める。多くの適用に対し、好適なスペーサの幅は３００から８００Åの範囲である。その結果得られる構造を図２Ｃに例示する。
【００２５】
活性領域２１５を形成した後に、半導体構造をアニールすることによって活性領域２１５中のドーパントを活性化してもよい。このアニールによって、第２の基板２０９ａ中の背景ドーパント、基板２０１中の背景ドーパント、およびもしあればゲート電極２０５ａ中のドーパントを活性化してもよい。代替的には、背景ドーパントおよびあらゆるゲート電極ドーパントを活性化するために別のアニールを行なってもよい。
【００２６】
図２Ｄに例示するとおり、基板２０１の上にスペーサ２１７に近接して絶縁層２１９が形成される。絶縁層２１９は典型的に、スペーサ２１７の部分を取除くときにもそのまま残るような材料から形成される。スペーサ２１７が窒化物または酸窒化物から形成されるとき、絶縁フィルム２１９はたとえば二酸化シリコンから形成されてもよい。絶縁フィルム２１９は公知の技術を用いて形成されてもよい。たとえば公知の蒸着およびポリシング技術を用いて、たとえば絶縁材料の層を基板２０１の上に蒸着し、ポリシングすることによってスペーサ２１７の上面を露出させてもよい。
【００２７】
図２Ｅに例示されるとおり、スペーサ２１７の上部を取除くことによって開口部２２１が形成される。後述するとおり、各開口部２２１中に活性領域が形成される。開口部２２１の深さは典型的には、第２の基板層／第２のゲート絶縁層界面まで延在する。スペーサ２１７の上部は、いくつかの異なるエッチング技術を用いて、キャップ層２１１ａおよび絶縁層２１９を実質的にそのまま残しながら選択的にスペーサ２１７をエッチングすることによって取除いてもよい。多くの適用に対し、好適なエッチング技術はプラズマエッチングを含む。典型的には、時限式のエッチングを用いてスペーサ２１７の上部の除去を行なうことにより、開口部２２１の所望の深さを与える。
【００２８】
図２Ｆに例示されるとおり、開口部２２１中に活性領域２２３が形成される。活性領域２２３は、たとえば公知の蒸着およびポリシング技術を用いていくつかの異なる導電材料から形成されてもよい。多くの適用に対し、好適な材料はコバルトタングステンまたは銅などの金属、またはドーピングされた多結晶シリコンを含む。活性領域２２３は、ゲート電極２０５ａおよび第２の基板２０９ａに結合される第２の、上側の組の活性領域を形成する。活性領域２２３の形成に続き、典型的には能動素子への接触が形成され、公知の製作ステップによって処理が継続されて最終的なデバイス構造が完成する。能動素子への接触を形成するための例示的な技術を後述する。
【００２９】
図２Ｆに図示される構造は、第１の基板２０１およびゲート電極２０５ａに結合される第１の組の活性領域２１５と、第２の基板２０９ａおよびゲート電極２０５ａに結合される第２の組の活性領域２２３とを含む。図２Ｆに図示される構造はいくつかの異なる態様で用いられてもよい。たとえば、活性領域２２３と、基板２０９ａと、ゲート電極２０５ａとを第１のトランジスタとして用い、下側の活性領域２１５と、基板２０１と、共用ゲート電極２０５ａとを第２のトランジスタとして用いてもよい。評価されるとおり、各トランジスタの型（たとえばｎ−チャネルまたはｐ−チャネル）は、横方向の電界下におけるそれぞれのチャネル領域の導電型に依存する。この２つの分離したトランジスタは同じ型であっても異なる型であってもよい。たとえばいくつかの異なる論理デバイスにおいて、このさまざまな組合せは有用であり得る。図３Ｂ′に示される別の実施例において、上側の組の活性領域２２３′は下側の組の活性領域２１５′とつながれることによって単一のトランジスタを形成する。
【００３０】
前述のプロセスを用いて、単一のゲート電極は上側および下側の組の活性領域に結合されてもよい。活性領域の各組および共用ゲート電極は異なるトランジスタとして用いられてもよい。このことにより、たとえば基板上のトランジスタの密度を増加させることができる。代替的には、２組の活性領域をともにつないでもよい。このことによりたとえば、その結果得られるトランジスタデバイスの駆動電流を増加させることができる。
【００３１】
図３Ａ−３Ｆに、図２Ｆにおいて示される構造の能動素子に接触を形成するための例示的なプロセスを例示する。これらの例示的な技術は参照のために与えられるものであって、この発明の範囲を制限することを意図するものではない。能動素子を接触させるためにいくつかの異なる技術を用いてもよい。図３Ａにおいては、図２Ｆの構造の上に絶縁層３０１が形成される。絶縁層３０１は、たとえば公知の蒸着技術を用いていくつかの異なる材料から形成されてもよい。多くの適用に対し、好適な材料は二酸化シリコンなどの酸化物を含む。
【００３２】
次いで絶縁層３０１を選択的にマスクすることにより、共用ゲート電極３０２への接触が形成されるウェハの第１の領域を覆い、その他の能動素子への接触が形成されるウェハの第２の領域における層３０１の部分を選択的に露出させる。この第１のマスクは、公知のフォトリソグラフィ技術を用いて形成されてもよい。絶縁層３０１の露出された部分、および適切なときにその下にある層の部分を取除くことにより、上側の活性領域３０３、下側の活性領域３０５、および上側の基板３０７への接触のための開口部が形成される。これは公知のエッチング技術を用いて行なわれてもよい。典型的にこのステップは、絶縁層３０１の部分およびその下にある絶縁層３０９の部分をエッチングすることによって活性領域３０３を露出する開口部を形成するステップと、絶縁層３０１の部分をエッチングすることによって活性領域３０５を露出する開口部を形成するステップと、絶縁層３０１の部分およびその下にあるキャップ層３１１の部分をエッチングすることによって第２の基板３０７を露出する開口部を形成するステップとを含む。
【００３３】
次いでこの開口部を導電材料によって充填することにより、それぞれの能動素子への接触３１３が形成される。これはたとえば公知のポリシングおよび蒸着技術を用いて、導電材料の層を蒸着およびポリシングすることによって行なわれてもよい。多くの適用に対し、好適な導電材料はたとえばコバルト、タングステンまたは銅などの金属を含む。その結果得られる構造を図３Ｂに例示する。２組の活性領域がつながれているとき、図３Ｂ′に例示するとおり、つながれる各活性領域への単一の開口部を形成して導電材料によって充填してもよい。
【００３４】
次いで第１のマスクが除去され、第２のパターン化されたマスクが形成されてウェハの第２の領域を覆い、第１の領域における絶縁層３０１の部分を選択的に露出させる。絶縁層３０１の露出される部分およびその下にあるキャップ層の部分を除去することによって、上側基板３０７の部分を露出する。その結果得られる構造を図３Ｃに例示する。絶縁層３０１およびキャップ層の選択的な除去は、たとえば公知のエッチング技術を用いて行なわれてもよい。これは典型的には上側基板３０７上の開口部３１３を残す。
【００３５】
開口部３１３の側壁に、たとえば公知の技術を用いてスペーサ３１５が形成される。スペーサ３１５は典型的に、上側基板３０７をエッチングする際にもそのまま残るような材料から形成される。好適な材料の１つは窒化物である。整合のためにスペーサ３１５を用い、上側基板３０７の露出される部分を取除くことによって第２のゲート絶縁層３１７の部分を露出する。その結果得られる構造を図３Ｄに例示する。上側基板部分の選択的な除去は、公知のエッチング技術を用いて行なわれてもよい。これは一般的には第２のゲート絶縁層３１７上の開口部３１８を残す。
【００３６】
開口部３１８の側壁に、たとえば公知の技術を用いてスペーサ３１９が形成される。スペーサ３１９は典型的には窒化物などの材料で形成され、これは第２のゲート絶縁層３１７をエッチングする際にもそのまま残る。スペーサ３１９は、上側基板３０７の部分を導電接触から絶縁するために用いられる。上側基板３０７に近接するスペーサ３１９の好適な厚みは、多くの適用に対して１５０から３００Åの範囲である。スペーサ３１９および３１５は別々に例示されているが、同じ材料で形成されるときには典型的にはこれらのスペーサはともに混合される。整合のためにスペーサ３１９を用い、第２のゲート絶縁層３１７の露出される部分を取除くことによってゲート電極３０２の上面の部分を露出する。第２のゲート絶縁層３１７の部分の除去は、たとえば公知のエッチング技術を用いて形成されてもよい。その結果、一般的にゲート電極３０２の露出される部分の上に開口部３２１が形成される。その結果得られる構造を図３Ｅに例示する。
【００３７】
次いで図３Ｆに例示されるとおり、開口部３２１中に導電接触３２３が形成される。導電接触３２３は、タングステン、コバルトまたは銅などの金属を含むさまざまな材料から形成されてもよい。導電接触３２３の形成は、たとえば公知の蒸着およびポリシング技術を用いて行なわれてもよい。この態様で、上側の活性領域３０５および上側基板３０７から絶縁されている導電接触が共用ゲート電極に接触し得る。
【００３８】
図４に、前述の技術によって形成され得るウェハの例示的な断面を例示する。このウェハ断面は、下側の対の活性領域４０３に接触する導電接触４０１と、上側の活性領域４０７に接触する導電接触４０５と、上側基板４１１に接触する導電接触４０９とを有する第１の領域４１０と、第１の組の活性領域４０３および第２の組の活性領域４０７に結合される共用ゲート電極４１５に接続される導電接触４１３を有する第２の領域４２０とを含む。
【００３９】
この発明は、共用ゲート電極の形成が望ましいことのあるいくつかの異なるデバイスの製作に適用可能である。したがってこの発明が前述の特定の例に制限されると考えることはできず、むしろ添付の請求項に公正に示されるこの発明のすべての局面を包含することが理解されるべきである。この明細書を検討することによって、この発明を適用可能なさまざまな変更形、同等のプロセスおよび多数の構造がこの発明が向けられる技術分野の当業者に容易に明らかとなる。請求項はこうした変更形およびデバイスを包含することが意図される。
【図面の簡単な説明】
【図１】  従来のＭＯＳトランジスタを例示する図である。
【図２】  図２Ａ−２Ｆは、この発明の実施例に従った例示的なプロセスを例示する図である。
【図３】  図３Ａ−３Ｆおよび３Ｂ′は、この発明の別の実施例に従った例示的なプロセスを例示する図である。
【図４】  この発明のさらに別の実施例に従った例示的な構造を例示する図である。
【図１】
0004598955.tif 000002
【図２Ａ】
0004598955.tif 000003
【図２Ｂ】
0004598955.tif 000004
【図２Ｃ】
0004598955.tif 000005
【図２Ｄ】
0004598955.tif 000006
【図２Ｅ】
0004598955.tif 000007
【図２Ｆ】
0004598955.tif 000008
【図３Ａ】
0004598955.tif 000009
【図３Ｂ】
0004598955.tif 000010
【図３Ｃ】
0004598955.tif 000011
【図３Ｄ】
0004598955.tif 000012
【図３Ｅ】
0004598955.tif 000013
【図３Ｆ】
0004598955.tif 000014
【図４】
0004598955.tif 000015
【図３Ｂ−１】
0004598955.tif 000016