(57)【特許請求の範囲】
【請求項１】
画像データに基づくアナログ電気信号をラインクランプしてアナログ画像データを出力するアナログ処理手段を有し、ラインクランプ動作におけるクランプレベルとアナログ処理手段の基準電圧が共通であり、当該基準電圧として固定電位供給手段または可変電位供給手段からいずれかの電位が供給される画像処理装置であって、
前記ラインクランプ動作のＯＮ／ＯＦＦを切替える第１のスイッチ手段と、
前記クランプレベルと前記アナログ処理手段の基準電圧を固定電位供給手段または可変電位供給手段からの出力によって切替える第２のスイッチ手段と、
を備え、
前記第２のスイッチ手段の切替えによる電圧変化の応答波形の鈍りの影響を低減するタイミングで前記第１のスイッチ手段を切替えることを特徴とする画像処理装置。
【請求項２】
前記第１のスイッチ手段のアサートよりも所定時間早く前記第２のスイッチ手段をアサートすることを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記所定時間が前記応答波形の鈍りが回復するに足る時間であることを特徴とする請求項２記載の画像処理装置。
【請求項４】
アナログクランプ動作の制御信号とアナログクランプレベルを切替える制御信号の２つの信号を電源立ち上げ時に自動的に切替える信号替手段を備えていることを特徴とする請求項１ないし３のいずれか１項に記載の画像処理装置。
【請求項５】
前記信号切替手段がトランジスタスイッチと電源電圧検出回路とから構成されていることを特徴とする請求項４記載の画像処理装置。
【請求項６】
前記アナログ処理手段の出力をデジタルデータに変換するＡ／Ｄ変換手段を有し、このＡ／Ｄ変換手段によって変換したデジタル画像信号を用いて前記可変電位供給手段としてのＤ／Ａ変換手段への設定値を更新し、この更新処理を複数回繰り返してある目標値へ収束させるフィードバックループにて前記Ｄ／Ａ変換手段への設定値を目標値へ収束させることを特徴とする請求項１ないし５のいずれか１項に記載の画像処理装置。
【請求項７】
光電変換により原稿画像の反射光をアナログ電気信号に変換する光電変換素子と、
この光電変換素子からの出力を処理する請求項１ないし６のいずれか１項に記載の画像処理装置と、
を備えていることを特徴とする画像読み取り装置。
【請求項８】
Ａ／Ｄ変換手段において変換したデジタル画像信号を用いてＤ／Ａ変換手段への設定値を更新し、またこの更新処理を複数回繰り返してある目標値へ収束させるフィードバックループにてＤ／Ａ変換手段への設定値を目標値へ収束させることを特徴とする請求項７に記載の画像読み取り装置。
【請求項９】
請求項１ないし６のいずれか１項に記載の画像処理装置を備えていることを特徴とする画像形成装置。
【請求項１０】
請求項７または８項に記載の画像読み取り装置を備えていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像信号のオフセットを低減する画像読み取り装置、この画像読み取り装置に備えられる画像処理装置及び前記画像読み取り装置あるいは画像処理装置を備えた複写機、ファクシミリ、複写機能、ファクシミリ機能を備えたデジタル複合機等の画像形成装置に関する。
【背景技術】
【０００２】
縮小光学系での読み取り処理は、走行体が副走査方向に移動しながら、原稿情報として原稿からの反射光を読み取り、レンズを介してＣＣＤラインセンサ上に前記反射光を結像させ、ＣＣＤラインセンサにおいて光電変換によりアナログ電気信号に変換し、得られたアナログ電気信号に対して、アナログ処理、及びデジタル処理を施し画像情報をデジタルデータとして読み取るようになっている。このような従来から実施されている縮小光学系の処理における画像データの流れを図９のブロック図を参照して説明する。
【０００３】
図９は、画像読み取り装置の機能的構成の一例を示すブロック図である。ＣＣＤラインセンサ（以下、単にＣＣＤと称する）１０１において、得られたアナログ電気信号を、ＡＣ結合部１０３を介してアナログ処理するアナログ処理ＡＳＩＣ１０４に入力する。入力された電気信号は、アナログ処理ＡＳＩＣ１０４において、ＣＣＤ１０１から出力された電気信号の１ライン中の光シールド領域２０１（後述の図２参照）または出力レベルに対してラインクランプ動作をする。このラインクランプされたクランプレベルを画像データの黒レベルとする。ここで、ＣＣＤ１０１から入力された電気信号について説明する。
【０００４】
図２は、従来から実施されている画像読み取り装置における入力された電気信号とクランプ信号の関係を示す説明図である。図２において、入力された電気信号は、光シールド領域２０１、有効画素領域２０２、空転送領域２０３の周期的な３つの領域からなっている。これらの光シールド領域２０１、有効画素領域２０２、空転送領域２０３の３つの領域からなる一つの領域を１ライン周期という。図９の説明に戻り、ラインクランプを施した画像信号は、可変ゲインアンプ１４３により増幅される。可変ゲインアンプ１４３のゲイン（入力レベルと出力レベルの比）は予め設定されており、基準とする白原稿を読み取った際に読み取りレベルが目標値となるように設定されている。
【０００５】
増幅された画像信号は、Ａ／ＤＣ１４４により基準電圧から生成されるリファレンスレベル（基準レベル）に基づいてデジタル信号に変換し原稿情報のデジタルデータを得る。この構成においては、ＣＣＤ１０１、アナログ処理ＡＳＩＣ１０４、及びＡ／ＤＣ１４４を駆動するための駆動信号は、タイミング制御部１０５の駆動信号生成部により基準クロックに基づいて生成される。
【０００６】
ＣＣＤ１０１において得られたアナログ電気信号はアナログ処理を行うアナログ処理バッファ１０２’からＡＣ結合部１０３を介してアナログ処理ＡＳＩＣ１０４に入力される。アナログ処理は次のようにして行われる。すなわち、アナログ処理ＡＳＩＣ１０４において、まずラインクランプ回路１４１にてＣＣＤ出力１ライン中の光シールド部分または空転送部分の出力レベルに対してラインクランプ動作を行い、このクランプレベルをサンプル＆ホールド部１４２で画像データの黒レベルとする。ラインクランプを施した画像信号は可変ゲインアンプ１４３によって予め定めたゲインで増幅される。ゲインは基準白原稿を読取った際に読み取りレベルが目標値となるように予め定められている。増幅した画像信号はＡ／Ｄ変換部１４４において基準電圧から生成されるリファレンスレベルに基づいてデジタル信号に変換され、原稿情報のデジタルデータが得られる。
【０００７】
ラインクランプ回路１４１におけるラインクランプ動作は、ＣＣＤ出力１ライン中の空転送部分の電位をクランプレベルに充電することによって行う。このクランプ動作は前述の図２のタイミングチャートに示した通りである。すなわち、空転送部分に対応するゲート信号をスイッチ信号として用いて、空転送部分において第１のアナログスイッチＳＷ１（以下、単に第１のスイッチＳＷ１とも称する）をＯＮ状態とし、外部から供給されるクランプレベルと接続し充電を行い、空転送部分以外では第１のスイッチＳＷ１をＯＦＦとしてＡＣ結合コンデンサ１０３に蓄積された電荷による電位を保持する。このとき漏れ電流等に電荷が漏れ出していくためクランプレベルが変化してしまうので、次ラインの空転送部分となったときに再度スイッチＳＷ１をＯＮし、充電を行う。
【０００８】
ここで第１のスイッチＳＷ１がＯＮのときのスイッチの抵抗値が大きい場合に、「漏れ電流×ＯＮ抵抗」分の電圧降下が発生し、実際にクランプされる電位と外部から供給されるクランプレベルとに差が発生してしまい、画像信号にオフセットが発生してしまうという問題がある。
【０００９】
そこで、例えば、特許文献１記載の発明では、クランプ回路を用いることなくオフセットレベルの補正を簡単な構成で随時適正に行なうことができるように、デジタル処理部側におけるオフセットレベル検出手段によりデジタル信号からオフセットレベルを検出し、目標レベルに対する補正値を補正値算出手段により算出した後、Ｄ／Ａ変換手段によりアナログ補正信号に変換してオフセットレベル補正手段によりアナログ処理部１６中の増幅回路に直接フィードバックさせてオフセットレベルを補正している。これにより、ドループを生じ得るクランプ回路を用いることなく、ドループによるオフセットレベルの変化を生じさせることがなくなったので、オフセットレベルを常に一定に保つことができるようにしている。
【００１０】
また、特許文献２記載の発明では、ＣＣＤイメージセンサ出力の複数系統間の黒レベル差の調整を安定して高精度に行なえるようにするため、Ａ／Ｄ変換器のリファレンス端子に選択的に接続されるＤ／Ａ変換器を備え、複数系統に分けて出力されるアナログ信号間の黒レベル調整時にはＤ／Ａ変換器をＡ／Ｄ変換器４のリファレンス端子に接続させてこのＤ／Ａ変換器に設定された所定の安定したリファレンス電圧を用いて複数系統のアナログ信号間のレベル差を検出させることによって、原稿濃度には全く左右されず、安定した精度での調整を可能としている。
【特許文献１】特開２００２−０５７８９９号公報
【特許文献２】特開２０００−１０６６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、前記特許文献１及び２記載の発明では、アナログ処理部分でのアナログクランプ部分の動作において発生してしまうクランプレベルのオフセットずれを解消するものではなく、依然として実際にクランプされる電位と外部から供給されるクランプレベルとの間の差による画像信号のオフセット発生の解消はまだ未解決であった。
【００１２】
そこで、本発明が解決すべき課題は、アナログ処理部分でのアナログクランプ部分の動作において発生してしまうクランプレベルのオフセットずれを低減することにある。
【課題を解決するための手段】
【００１３】
前記課題を解決するため、第１の手段は、画像データに基づくアナログ電気信号をラインクランプしてアナログ画像データを出力するアナログ処理手段を有し、ラインクランプ動作におけるクランプレベルとアナログ処理手段の基準電圧が共通であり、前記基準電圧として固定電位またはＤ／Ａ変換手段からの出力のいずれかが供給される画像処理装置であって、前記ラインクランプ動作のＯＮ／ＯＦＦを切替える第１のスイッチ手段と、前記クランプレベルと前記アナログ処理手段の基準電圧を固定電位またはＤ／Ａ変換手段からの出力によって切替える第２のスイッチ手段とを備え、前記第１のスイッチ手段の切替えは前記第２のスイッチ手段の切替えによる電圧変化の応答波形の鈍りの影響を低減するタイミングで実行されることを特徴とする。
【００１４】
第２の手段は、第１の手段において、前記第１のスイッチ手段のアサートよりも所定時間早く前記第２のスイッチ手段をアサートすることを特徴とする。
【００１５】
第３の手段は、第２の手段において、前記所定時間が前記応答波形の鈍りが回復するに足る時間であることを特徴とする。
【００１６】
第４の手段は、第１ないし第３のいずれかの手段において、アナログクランプ動作の制御信号とアナログクランプレベルを切替える制御信号の２つの信号を電源立ち上げ時に自動的に切替える信号替手段を備えていることを特徴とする。
【００１７】
第５の手段は、第４の手段において、前記信号切替手段がトランジスタスイッチと電源電圧検出回路とから構成されていることを特徴とする。
【００１８】
第６の手段は、第１ないし第５のいずれかの手段において、前記アナログ処理手段の出力をデジタルデータに変換するＡ／Ｄ変換手段を有し、このＡ／Ｄ変換手段によって変換したデジタル画像信号を用いて前記可変電位供給手段としてのＤ／Ａ変換手段への設定値を更新し、この更新処理を複数回か繰り返してある目標値へ収束させるフィードバックループにて前記Ｄ／Ａ変換手段への設定値を目標値へ収束させることを特徴とする。
【００１９】
第７の手段は、光電変換により原稿画像の反射光をアナログ電気信号に変換する光電変換素子と、この光電変換素子からの出力を処理する請求項１ないし６のいずれか１項に記載の画像処理装置とを画像読み取り装置が備えていることを特徴とする。
【００２０】
第８の手段は、第７の手段において、Ａ／Ｄ変換手段において変換したデジタル画像信号を用いてＤ／Ａ変換手段への設定値を更新し、またこの更新処理を複数回繰り返してある目標値へ収束させるフィードバックループにてＤ／Ａ変換手段への設定値を目標値へ収束させることを特徴とする。
【００２１】
第９の手段は、第１ないし第６のいずれかの手段に係る画像処理装置を画像形成装置が備えていることを特徴とする。
【００２２】
第１０の手段は、第７または第８の手段に係る画像読み取り装置を画像形成装置が備えていることを特徴とする。
【００２３】
なお、後述の実施形態では、アナログ処理手段はアナログ処理ＡＳＩＣ１０４に、固定電位供給手段は第１及び第２の固定電位１０６，１０７に、可変電位供給手段はＤＡＣ１５１に、第１のスイッチ手段はアナログスイッチＳＷ１に、第２のスイッチ手段はアナログスイッチＳＷ２に、信号切替手段はパワーオンリセットＩＣ１０８及びトランジスタスイッチＴｒＳＷ１、ＴｒＳＷ２、ＴｒＳＷ３に、Ａ／Ｄ変換手段はＡ／ＤＣ１４４に、Ｄ／Ａ変換手段はＤＡＣ１５１に、光電変換素子はＣＣＤ１０１に、画像読み取り装置は参照符号１００にそれぞれ対応する。
【発明の効果】
【００２４】
本発明によれば、第２のスイッチ手段の切替えによる電圧変化の応答波形の鈍りの影響を低減するように第１のスイッチ手段を切替えるので、アナログ処理部分でのアナログクランプ部分の動作において発生してしまうクランプレベルのオフセットずれを低減することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照し、本発明の実施形態について説明する。なお、以下の説明において、前述の従来例と同等な各部には同一の参照符号を付し、重複する説明は適宜省略する。
【００２６】
図１は、本発明の実施形態に係る画像読み取り装置の電気的構成を示すブロック図である。本実施形態ではアナログ処理ＡＳＩＣ１０４のラインクランプ回路１４１にＤＡＣ１５１で生成された出力を供給するようにしている。また、ＤＡＣ１５１とは別に第１の固定電位１０６および第２の固定電位１０７を抵抗分圧により用意し、制御信号により第１及び第２のスイッチＳＷ１，ＳＷ２を制御するようにしている。なお、本実施形態におけるアナログ処理ＡＳＩＣ１０４は供給される電位を基準に動作するものである。
【００２７】
すなわち、図１において、画像読み取り装置１００は、原稿からの反射光を読み取り、反射光を光電気変換によりアナログ電気信号に変換するＣＣＤ（Charge Coupled Device）１０１、ＣＣＤ１０１により変換されたアナログ電気信号を増幅するエミッタフォロア１０２、ＡＣ結合部１０３、アナログ処理ＡＳＩＣ（Application Specific Integrated Circuit）１０４、タイミング制御をする画像処理ＡＳＩＣ１０５（タイミング処理部）、第１及び第２の抵抗分圧部１０６，１０７、パワーオンリセットＩＣ１０８、及び第１及び第２のスイッチＳＷ１，ＳＷ２を備えている。
【００２８】
ＣＣＤ１０１は、レンズを介してＣＣＤラインセンサ上に原稿からの反射光を結像させ、反射光を光電気変換によりアナログ電気信号に変換する。エミッタフォロア１０２は、ＣＣＤ１０１により変換されたアナログ電気信号を増幅し、ＡＣ結合部１０３を介してアナログ処理ＡＳＩＣ１０４に入力する。アナログ処理ＡＳＩＣ１０４は、ラインクランプ部１４１、サンプル＆ホールド部１４２、可変ゲインアンプ１４３、Ａ／Ｄ変換器１４４、及びアナログＳＷ１を備えている。ラインクランプ部１４１は、入力された電気信号の１ライン中の光シールド領域または空転送領域の出力レベルに対してラインクランプ動作をする。ここで、ラインクランプ動作とは、信号の特定部分を必要な電圧のレベルに固定することをいう。このラインクランプ動作により固定されたクランプレベルを画像データの黒レベルとする。
【００２９】
サンプル＆ホールド部１４２は、電気信号の複数の所定の時刻における値をサンプリング（標本化）し、この値を一時的に保持する。可変ゲインアンプ１４３はラインクランプ処理した画像信号を予め定めたゲイン（入力レベルと出力レベルの比）により増幅する。ゲインは基準となる白原稿を読み取った際の読み取りレベルが目標値となるように設定する。Ａ／Ｄ変換器１４４は、増幅した画像信号を基準電圧から生成されるリファレンスレベルに基づいてデジタル信号に変換する。この変換により、原稿のデジタルデータを得る。アナログＳＷ１については後述する。ＤＡＣ１５１は、ラインクランプ部１４１に可変電位を供給する。
【００３０】
本実施形態に係る画像読み取り装置１００は、アナログ処理ＡＳＩＣ１０４のラインクランプ部１４１にＤＡＣ（Digital Analog Converter）１５１により生成された出力を供給する。また、ＤＡＣ１５１とは別に第１及び第２の抵抗分圧部１０６，１０７を用いて固定電位を生成する。そして、制御信号によりＳＷ１，ＳＷ２の接続切り換えを制御する。以上のような構成により、アナログ処理ＡＳＩＣ１０４は、外部から供給される電位を基準として動作する。
【００３１】
ここで本実施形態における前述のアナログスイッチ抵抗により発生するオフセットを吸収する方法について説明する。クランプ動作の制御タイミングを図２に示す。前述したが、入力された電気信号は光シールド領域２０１、有効画素領域２０２、空転送領域２０３の周期的な３つの領域からなっている。これらの光シールド領域２０１、有効画素領域２０２、空転送領域２０３を１ライン周期という。また、空転送領域２０３においてラインクランプ信号がＯＮとなっている信号をクランプゲート信号２０４といい、クランプ信号がＯＮになっている期間２０５をＡ期間、クランプ信号がＯＦＦになっている期間２０６をＢ期間という。なお、図２において固定電位１は第１の抵抗分圧部１０６の固定電位を、固定電位２は第２の抵抗分圧部１０７の固定電位をそれぞれ示す。
【００３２】
図３は、ＳＷ１、ＳＷ２の接続関係を示す説明図である。図３において、符号３１１は、ＡＣ結合コンデンサであり、図１におけるＡＣ結合部１０３に相当する。また、符号３１３，３１２は、それぞれ抵抗分圧回路であり、図１における第１及び第２の抵抗分圧部１０６，１０７に相当する。
【００３３】
図２および図３において、Ａ期間２０５の時にＳＷ２は、接触部３１４側に接続される。このとき、第１のスイッチＳＷ１はＯＮとなり、第１の抵抗分圧部（固定電位）３１３によりＡＣ結合コンデンサ３１１を充電し、電圧降下によるクランプレベルの差（オフセット）を低減する。Ｂ期間２０６では、第２のスイッチＳＷ２は接触部３１５側に接続される。このとき、第１のスイッチＳＷ１はＯＦＦとなり、ＡＣ結合コンデンサ３１１の充電はされない。そして、ＤＡＣ１５１により、アナログスイッチにより発生するオフセットを低減するように設定された電位（ＤＡＣ生成クランプレベル）を供給する。そして、アナログ処理ＡＳＩＣ１０４は、ＤＡＣ１５１からの出力電位を基準に動作する。
【００３４】
本実施形態におけるオフセットを吸収する方法とは逆にＤＡＣ１５１による電位をクランプＯＮ時に供給し、クランプＯＦＦ時に第１の固定電位１０６を供給することによっても  アナログスイッチ抵抗により発生するオフセットを吸収できるが、この場合、ラインクランプ回路１４１においてコンデンサを充電させるためのクランプゲートのＯＮ期間は１ライン中の短い期間であり、またＡＣ結合コンデンサ１０３は電荷保持のためにある程度の容量をもったものであるため、充放電に時間がかかってしまう。本実施形態では前述したようにＤＡＣ１５１によりアナログ処理ＡＳＩＣ１０４の基準電位を調整することによってラインクランプ回路１４１におけるコンデンサへの充放電時間の待ち時間が必要なくなり調整時間を短縮することができる。
【００３５】
また、ＤＡＣ出力の接続先を第２のスイッチＳＷ２によりアナログ処理ＡＳＩＣ１０４と抵抗分圧による第２の固定電位１０７とで切替えるようにしているが、これはＤＡＣ出力をアナログ処理ＡＳＩＣ１０４に接続しない期間にオープン状態とすると、接続時とオープン時とで接続負荷の状態が大きく変わってしまいＤＡＣ１５１において、リンギングの発生や発振といった場合が生じる可能性があるからである。これを防ぎＤＡＣ出力での接続負荷の状態変化を少なくするため、アナログ処理ＡＳＩＣ１０４と第２の抵抗分圧部（固定電位）１０７とで切替える構成としている。
【００３６】
このように構成されたクランプ動作の制御タイミングとクランプレベルの切替えタイミングは以下のようになる。  
図４はクランプ動作でのＯＮ／ＯＦＦと同じタイミングでクランプレベルを切替える場合でのタイミング及びクランプレベルについて示す図である。図４（ａ）は第１及び第２のスイッチＳＷ１及びＳＷ２が同じクランプ制御信号で動作することを示す図である。このとき第１のスイッチＳＷ１がＯＮの期間は抵抗分圧による固定電位３１３（第１の固定電位１０６に同じ）でクランプ動作及びアナログ処理ＡＳＩＣ１０４を動作させる。また、第１のＳＷ１がＯＦＦの期間はＤＡＣ１５１からの出力電位でアナログ処理ＡＳＩＣ１０４を動作させる。第１及び第２のスイッチＳＷ１、２の動作はスイッチ信号供給回路１５５を介してクランプ、サンプル＆ホールド制御部１５４によって制御され、クランプ、サンプル＆ホールド制御部１５４には駆動信号生成部１５３から駆動信号が入力される。
【００３７】
このときのクランプ電位は図４（ｂ）に示すように応答波形に鈍りがない場合には、図４（ａ）に示したクランプ制御信号と同じ波形のクランプ電位となる。しかし、図４（ｃ）に示すようにクランプレベルの切替え波形が鈍っていると、実際にクランプレベルとして充電される電位とクランプ動作ＯＮ期間でＤＡＣ１５１より供給される電圧との間にズレ（ΔＶclmp）を生じてしまう。これはクランプＯＮ期間の平均値がクランプレベルとして充電されるためである。また、このズレはＤＡＣ１５１からの出力電位と第１の固定電位１０６との電位差に依存することからオフセットを吸収するためにＤＡＣ出力電位を調整し、ＤＡＣ１５１の値が変わるとズレ量も変化してしまう。本来、クランプレベルは第１の固定電位１０６で充電するのが狙いであるが、波形の鈍りにより、ズレ量が変わった分クランプレベルとして充電される電位も変わってしまう。このとき、ＡＣ結合部（クランプコンデンサ）１０３の容量が大きいことから充電されるまで充分に待つ必要が生じ、調整に時間がかかってしまう。
【００３８】
そこで、本実施形態では、第２のスイッチＳＷ２によるクランプレベルを第１の固定電位１０６に切替えるタイミングを、図５（ａ）に示すように第１のスイッチＳＷ１によるクランプ動作よりも先に行うようにした。このタイミングは図５（ｂ）に示すようにクランプ電位の鈍りを解消するだけ早いタイミングとする必要がある。このようなタイミングで第２のスイッチＳＷ２をＯＮし、応答波形の鈍りが回復するタイミングで第１のスイッチＳＷ１をＯＮすると、安定した期間においてクランプ動作が行われる。すなわち、図５（ｂ）の下側のタイミングチャートに示すように、第２のスイッチＳＷ２がＯＮになった後、鈍りが回復し、十分に安定した後、第１のスイッチＳＷ１のＯＮ期間の平均電圧がクランプレベルとなるため、クランプ応答波形の鈍りの影響を受けることがなくなり、前述のずれ（ΔＶclmp）の発生をなくすことができる。
【００３９】
一方、電源立ち上げ時においては、電源立ち上げ時にＡＣ結合コンデンサ１０３を充電するために通常動作と同じ制御タイミングでクランプゲート信号により充電させる場合、１ライン中でクランプ動作がＯＮとなっている期間が限られていることから充電が十分なレベルに達するまでにかなりのライン数を必要としてしまう。また、電源立ち上げ時であるために制御を行うＣＰＵが立ち上がっておらず、ソフト的な制御も行うことができない。これを回避するために本実施形態では電源立ち上げ時のクランプ動作の制御信号を常にＯＮ状態とし、供給するクランプレベルが固定電位となるように回路を構成した。このときの回路構成を図６に示す。
【００４０】
図６に示す回路は、パワーＯＮリセットＩＣ１０８と、３個のＴｒスイッチ（ＴｒＳＷ１、ＴｒＳＷ２、ＴｒＳＷ３）と、複数の抵抗とから構成されている。パワーＯＮリセットＩＣ１０８は、電源ラインのレベルをモニタし、図７の特性図に示すように電源が立ち上がってから一定時間経過したのちにリセット信号を出力する。図７は立ち上がり時の電圧の変化とリセット解除信号について示す説明図である。図７において、縦軸が電圧、横軸が時間を示している。また、符号４２１に示す時間の領域は、電源ＯＮされてから立ち上がるまでの電圧の時間変化を示している。時間ｔ１は、電源ＯＮしてから立ち上がりが完了した時間である。時間ｔ１以降電圧は一定となっている。そして、電源ＯＮから一定時間経過した時間ｔ２に、パワーオンリセットＩＣ１０８からリセット解除信号４２２が出力される。このリセットＩＣ１０８より出力された信号をＴｒスイッチ（ＴｒＳＷ１、ＴｒＳＷ２、ＴｒＳＷ３）を介してクランプゲート信号およびクランプレベル切替え信号に接続する。電源立ち上げ時はリセットＩＣ１０８からのリセット解除信号が出力されていない状態であるので、ＴｒスイッチＴｒＳＷ１、ＴｒＳＷ２、ＴｒＳＷ３は共にＯＮの状態となる。この場合、クランプゲート信号及びクランプレベル切替え信号がＬｏｗとなるのでクランプ回路１４１は固定電位１０６に充電状態となる。なお、符号１５２はクランプレベル切替え回路であり、符号１５５はＳＷ信号供給回路である。ここでは、ＳＷ信号供給回路１５５が３個のＴｒスイッチ（ＴｒＳＷ１、ＴｒＳＷ２、ＴｒＳＷ３）と、複数の抵抗とから構成されている。
【００４１】
図８は、電源の立ち上げ時の各信号を示す説明図である。図８において、符号４３１はパワーオンリセットＩＣ１０８による出力（リセット解除信号）である。また、符号４３２はラインクランプ信号（ＳＷ１制御）を示し、符号４３３はクランプゲート信号を示す。また、時間ｔ２は、図７に示した時間ｔ２と同様の時間を示している。この時間ｔ２までは、リセット解除信号は出力されていないため、ＴｒスイッチＴｒＳＷ１、ＴｒＳＷ２、ＴｒＳＷ３は共にＯＮの状態となる。時間ｔ２までは、クランプゲート信号４３３が常にＬｏｗであり、ＳＷ１は常にＯＮ状態となるため、クランプ回路は、抵抗分圧器１の固定電圧１により充電状態となっている。
【００４２】
次に一定時間経過して、クランプ回路１４１が十分に充電された後に、リセット解除信号が出力されると  ＴｒスイッチＴｒＳＷ１、ＴｒＳＷ２、ＴｒＳＷ３共にＯＦＦ状態となり、第１及び第２のスイッチ：ＳＷ１、ＳＷ２へはタイミング生成から出力されるクランプゲート信号およびクランプ切替え信号が入力されて通常のクランプ動作状態となる。上記の回路構成及び制御信号により電源ＯＮ時のクランプ回路の充電時間を短縮することが可能となる。
【００４３】
Ｄ／Ａ出力電圧を調整する場合には、クランプ回路１４１にて発生するオフセットが定常的で予め分かるものでありＤＡＣ１５１への設定値をそのオフセット量に対応したものとしておけば、アナログスイッチＯＮ抵抗によるオフセットを吸収することが可能となるが、一般的にはアナログスイッチのＯＮ抵抗はチップ内部の構成によるものであるため予測ができない。またリーク電流量も各部品バラツキにより発生するため予測が困難となる。このため本実施形態では、読み取ったデータからＤＡＣの設定値を算出し、クランプレベルを調整するフィードバックループを構成する。これにより、部品バラツキによるオフセットバラツキを精度良く吸収することが可能となる。
【００４４】
設定値の算出は次のようにして行われる。すなわち、まず、基準レベルの目標値：Ｂｌａｃｋ＿Ｔａｇｅｔを設定しておく。次いで、あるＤＡＣ設定値：Ｓｅｔ＿Ｄａｃ＿Ｄａｔａにて、読み取った光シールド部分の読み取りレベル：Ｂｌａｃｋ＿Ｄａｔａと、前記基準レベルの目標値：Ｂｌａｃｋ＿Ｔａｇｅｔとから  
ΔＳｅｔ＿Ｄａｃ＿Ｄａｔａ（ｎ＋１）
＝α×（Ｂｌａｃｋ＿Ｔａｒｇｅｔ−Ｂｌａｃｋ＿Ｄａｔａ（ｎ））
によってＤＡＣ設定値の更新量を求める。
【００４５】
そして、上記の更新量からＤＡＣ設定値
Ｓｅｔ＿Ｄａｃ＿Ｄａｔａ（ｎ＋１）
＝Ｓｅｔ＿Ｄａｃ＿Ｄａｔａ（ｎ）＋ΔＳｅｔ＿Ｄａｃ＿Ｄａｔａ（ｎ＋１）
を更新する。このとき前記αはアナログ処理ブロックでのゲインから算出される補正係数である。
【００４６】
上記の更新を何度か繰り返すことにより、オフセットレベルを目標のレベルに調整することが可能となる。
【００４７】
以上より、画像読み取り装置１００におけるクランプ回路部分において、第１及び第２のアナログスイッチＳＷ１，ＳＷ２のＯＮ抵抗と漏れ電流とから生じてしまうオフセットズレを吸収することが可能となり、クランプコンデンサへの充電を短い時間で行い、またクランプレベルの切替え時に発生する応答波形の鈍りによるオフセットズレもなくし精度良くオフセットを調整することができる。
【００４８】
なお、本実施形態では、画像形成装置は図示していないが、例えば公知の電子写真方式やインクジェット方式のプリンタエンジンを備えたプリンタと本実施形態における画像読み取り装置１００とを組み合わせることにより容易に複写機機能を有する画像形成装置を構成することができる。
【００４９】
以上のように本実施形態によれば、
１）アナログ処理部分でのアナログクランプ部分の動作において発生してしまうクランプレベルのオフセットずれをクランプ期間内の電圧とクランプ期間外の電圧を切替えることによって吸収し、また、切替えの際に発生する応答波形の鈍りによるオフセットずれを低減するようなタイミングでクランプ動作と電圧を切替えることによってオフセットずれを低減することができる。  
２）Ｄ／ＡＣから供給する電圧と固定電圧とを切替えるタイミングをクランプ動作よりも所定時間早く設定することにより、切替え時の応答波形の鈍りにより発生するオフセットズレをなくすことができる。  
３）電源の立ち上げ時にハード的に制御信号を切替えるようにしたので、クランプレベルの充電時間を短縮することができる。  
４）ハード的に制御信号を切替える構成として、パワーオンリセットＩＣ、トランジスタ数個と抵抗数個からなる簡単な回路構成により実現することができる。  
５）フィードバックループを構成しオフセットを吸収するためのＤＡＣ設定値を求めることにより精度良くオフセットを吸収することができる。  
等の効果を奏する。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係る画像読み取り装置の電気的構成を示すブロック図である。
【図２】本発明の実施形態におけるクランプ動作の動作タイミングを示すタイミングチャートである。
【図３】本発明の実施形態におけるクランプ回路の概略を示す回路図である。
【図４】従来のクランプ動作でのＯＮ／ＯＦＦと同じタイミングでクランプレベルを切替える場合でのタイミング及びクランプレベルについて示す図である。
【図５】本発明の実施形態におけるクランプ動作でのＯＮ／ＯＦＦと同じタイミングでクランプレベルを切替える場合でのタイミング及びクランプレベルについて示す図である。
【図６】本発明の実施形態における電源立ち上げ時のクランプ動作の制御信号を常にＯＮ状態とし、供給するクランプレベルを固定電位となるように構成された回路図である。
【図７】立ち上がり時の電圧の変化とリセット解除信号の出力状態を示す説明図である。
【図８】電源の立ち上げ時の各信号の出力タイミングを示す説明図である。
【図９】従来例に係る画像読み取り装置の電気的構成を示すブロック図である。
【符号の説明】
【００５１】
１００  画像読み取り装置
１０１  ＣＣＤ
１０２  エミッタフォロア
１０３  ＡＣ結合部
１０４  アナログ処理ＡＳＩＣ
１０５  画像処理ＡＳＩＣ
１０６，１０７  抵抗分圧部
１０８  パワーオンリセットＩＣ
１４１  ラインクランプ部
１４２  サンプル＆ホールド部
１４３  可変ゲインアンプ
１４４  Ａ／ＤＣ
１５１  ＤＡＣ
１５２  クランプレベル切替え回路
１５３  駆動信号生成部
１５４  クランプ、サンプル＆ホールド制御部
１５５  スイッチ信号供給回路
ＳＷ１  第１の（アナログ）スイッチ
ＳＷ２  第２の（アナログ）スイッチ
【図１】
0004563336.tif 000002
【図２】
0004563336.tif 000003
【図３】
0004563336.tif 000004
【図４】
0004563336.tif 000005
【図５】
0004563336.tif 000006
【図６】
0004563336.tif 000007
【図７】
0004563336.tif 000008
【図８】
0004563336.tif 000009
【図９】
0004563336.tif 000010