(57)【特許請求の範囲】
【請求項１】
ＩｎＰ基板上にリッジ状の化合物半導体積層構造を有するＩｎＰ系リッジ型半導体レーザ素子において、
リッジ部を形成する積層構造の少なくとも一層は、レーザ共振器方向と直交する断面で見て、両リッジ側面の各々から内方に向かった二つの領域にそれぞれ形成されたＡｌ酸化層と、Ａｌ酸化層の間に形成され、電気的に開口している化合物半導体層とから構成され、
少なくとも前記Ａｌ酸化層は、リッジ部を形成する積層構造の一層として形成されたｐ型クラッド層の両リッジ側面部に形成され、
少なくとも歪みを有するＡｌＡｓ層と、該ＡｌＡｓ層の歪みとは逆の歪みを有する半導体層との超格子構造として形成された半導体超格子層をｐ型クラッド層の一部として有し、
前記Ａｌ酸化層が、前記半導体超格子層のリッジ側面部を酸化することにより形成されていることを特徴とするＩｎＰ系半導体レーザ素子。
【請求項２】
半導体超格子層を形成するＡｌＡｓ層の歪みと逆の歪みを有する半導体層は、少なくともＡｌＩｎＡｓ層及びＡｌＧａＩｎＡｓ層のいずれか一方の層を有することを特徴とする請求項１に記載のＩｎＰ系半導体レーザ素子。
【請求項３】
半導体超格子層を形成するＡｌＡｓ層は、一層の厚さが４ｎｍ以下であり、ＡｌＡｓ層の全層の総層厚が２０ｎｍ以上であることを特徴とする請求項１又は２に記載のＩｎＰ系半導体レーザ素子。
【請求項４】
請求項１から３のうちのいずれか１項に記載のＩｎＰ系半導体レーザ素子を作製する方法であって、
ＩｎＰ基板上に、少なくとも歪みを有するＡｌＡｓ層と、該ＡｌＡｓ層の歪みとは逆の歪みを有する半導体層からなる半導体超格子層のリッジ状積層構造を形成する工程と、
水蒸気雰囲気内で半導体超格子層のリッジ側面部に熱処理を施してＡｌ酸化層を生成する工程と
を備えていることを特徴とするＩｎＰ系半導体レーザ素子の作製方法。
【請求項５】
半導体超格子層を形成するＡｌＡｓ層の一層当たりの層厚及びＡｌＡｓ層の層数は、ＡｌＡｓ層の一層当たりの層厚と、ＡｌＡｓ層の層数との相関関係から、転位を生じない領域で、ＡｌＡｓ層の所定総厚（ＡｌＡｓ層の一層当たりの層厚とＡｌＡｓ層の層数との積）を有するように定められていることを特徴とする請求項４に記載のＩｎＰ系半導体レーザ素子の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩｎＰ系半導体レーザ素子に関し、更に詳細には、しきい値電流が低く、高効率動作特性を示すＩｎＰ系半導体レーザ素子及びその作製方法に関するものである。
【０００２】
【従来の技術】
近年、半導体レーザ素子の分野では、プロセスが簡易で作製が容易であるという理由から、半導体層のｐｎ接合構造による電流狭窄構造に代わって、電気抵抗の高いＡｌ酸化膜により電流狭窄構造を形成し、半導体レーザ素子の低しきい値化を図る試みが、盛んに行われている。
特に、Ａｌ酸化膜による電流狭窄構造をＧａＡｓ系の面発光型半導体レーザ素子に適用する試みが盛んで、ＧａＡｓ系の面発光型半導体レーザ素子の低しきい値化、及び高効率動作特性の実現に有効であると報告されている。更には、Ａｌ酸化膜による電流狭窄構造は、ＧａＡｓ系の端面発光型レーザにも適用されている。
【０００３】
ここで、図８（ａ）及び（ｂ）を参照して、Ａｌ酸化膜による電流狭窄構造を備えたＧａＡｓ系面発光型半導体レーザ素子の構成を説明する。図８（ａ）はＧａＡｓ系面発光型半導体レーザの層構造を示す断面図、図８（ｂ）はエアポストの一部の構成を示す詳細図である。
Ａｌ酸化膜による電流狭窄構造を備えたＧａＡｓ系面発光型半導体レーザ素子４０（以下、簡単に従来の面発光型半導体レーザ素子４０と言う）は、約１００μm 程度の厚さのｎ−ＧａＡｓ基板４１と、ｎ−ＧａＡｓ基板４１上に形成された、ｎ−ＤＢＲミラー４２、ＩｎＧａＡｓからなる量子井戸活性層４３、及びｐ−ＤＢＲミラー４４とからなる積層体とを備えている。
ｎ−ＤＢＲミラー４２は、ｎ−ＧａＡｓ層４２ａとｎ−ＡｌＡｓ層４２ｂとの２２．５ペアの多層膜構造として、ｐ−ＤＢＲミラー４４は、ｐ−ＧａＡｓ層４４ａとｐ−ＡｌＡｓ層４４ｂの２５ペアの多層膜構造として、それぞれ、形成されている。
【０００４】
積層体のうちｐ−ＤＢＲミラー４４、ＩｎＧａＡｓ量子井戸活性層４３、ｎ−ＤＢＲミラー４２の２ペア分の中央部は、平面的に見て、周りが円筒状のポリイミド層４５により外側から電気的に分離された、直径約３０μm の円柱状エアポスト５１として形成されている。
円柱状エアポスト５１のＡｌＡｓ層４２ｂ、４４ｂの側面のポリイミド層４５に接している面には、図８（ｂ）に示すように、Ａｌx Ｏy 膜５０が形成されていて、これにより、電流注入領域として機能するエアポストの径は、エアポスト５１自体の径である約３０μm より小さい約２０μm になっている。
エアポスト５１の外側のｐ−ＤＢＲミラー４４及びポリイミド層４５上には、絶縁膜兼保護膜としてＳｉＮX 膜４６が成膜されている。また、リング状のｎ側電極４８がｎ−ＧａＡｓ基板４１の裏面に、ＳｉＮX 膜４６上及びエアポスト５１上にｐ側電極４７が形成され、光取り出し用のＡＲ（無反射）膜４９がｎ側電極４８の内側に形成されている。
【０００５】
以上のようなＡｌ酸化膜による電流狭窄構造をＧａＡｓ系の半導体レーザ素子に適用した際の低しきい値実現の有効性に鑑み、Ａｌ酸化層による電流狭窄構造をＩｎＰ系半導体レーザ素子に適用して、しきい値電流を低くする試みが盛んになっている。
【０００６】
【発明が解決しようとする課題】
しかし、Ａｌ酸化層による電流狭窄構造をＩｎＰ系半導体レーザ素子に適用する際の問題は、ＡｌＡｓ層を酸化して、Ａｌ酸化層を生成するに際し、Ａｌ酸化層が電流狭窄機能を果たすのに必要な層厚の厚いＡｌ酸化層を生成することが難しいということである。
それは、ＡｌＡｓの格子定数とＩｎＰの格子定数との差が３．５％もあるので、結晶格子の欠陥である転位が生じないようにして、電流狭窄機能を果たすに足る層厚のＡｌ酸化層を得るのに必要な層厚のＡｌＡｓ層をＩｎＰ系半導体層上にエピタキシャル成長させることが難しいということに起因する問題である。
換言すれば、半導体レーザ素子の電流ブロッキング層としての効果を発揮させるためには、ある程度の層厚のＡｌ酸化層が必要であるものの、被酸化層となるＡｌＡｓ層をエピタキシャル成長させる際に、ＩｎＰ基板上では格子定数の差が大きいため、所定の層厚で、転位のない良好な結晶格子を有するＡｌＡｓ層を成長させることが難しく、どうしても、ＡｌＡｓ層の厚さに制限が生じることに起因する問題なのである。
【０００７】
上述のように、ＡｌＡｓ層を酸化して得たＡｌ酸化層による電流狭窄構造は、低いしきい値電流を得る上で非常に魅力的な構造であるものの、ＩｎＰ系半導体レーザ素子に適用するにはＡｌＡｓとＩｎＰとの格子定数の差が大きく、製造技術の面で適用が難しいという問題があった。
また、ｐ型ＩｎＰ基板上にリッジ導波路型半導体レーザ素子を作製する場合、活性層上部が電気抵抗の低いｎ型半導体層となるので、ｎ型半導体層にＡｌ酸化層を形成しても、電流が広がってしまう。そこで、活性層もエッチング除去する必要が生じ、レーザ特性の信頼性の向上が難しいという問題があった。
【０００８】
そこで、本発明の目的は、Ａｌ酸化層による電流狭窄構造を有し、レーザ特性が良好なＩｎＰ系半導体レーザ素子を提供することである。
【０００９】
【課題を解決するための手段】
本発明者は、Ａｌ酸化層による電流狭窄構造を有し、レーザ特性が良好なＩｎＰ系半導体レーザ素子を実現するには、被酸化層となるＡｌＡｓ層を、その結晶性を損ねることなく、所要の層厚でＩｎＰ系半導体層上に積層させることにあると考え、歪み補償構造の半導体層を被酸化層として使用する研究を進めた。
即ち、歪みを有する超格子層のペアー数を増やして、超格子層のトータルの層厚を厚くする手法として、歪みを有する半導体層を逆の歪みを有する半導体層で挟み込んだ形態の歪み補償構造が報告されている。
そこで、本発明者は、この技術を応用して、ＩｎＰ系半導体層上に総層厚の厚いＡｌＡｓ層を成膜することを研究し、以下の知見を得た。
【００１０】
本発明で用いる超格子半導体層４０は、例えば、図５に示すように、ＩｎＰ基板４２上にＭＢＥ法によりＡｌＩｎＡｓ層４４とＡｌＡｓ層４６を交互に積層したものである。図５は、ＡｌＡｓ層の総層厚（トータル）を厚くするために本発明で用いた超格子半導体層構造を示す断面図である。
【００１１】
本発明者は、図５に示す超格子半導体層４０について、ＡｌＡｓ超格子層の一層当たりの厚さとＡｌＡｓ層の層数とを種々に変えて、転位が発生する領域と転位が発生しない領域を調べて、図６に示すような結果を得た。ＡｌＡｓ層の歪みを補償するために用いたＡｌＩｎＡｓ層の厚さは、約１．５ｎｍ、歪み量は＋１％とした。図６は、ＡｌＡｓ層の層数依存性を示すグラフであって、横軸にＡｌＡｓ超格子層の一層当たりの厚さを取り、縦軸にＡｌＡｓ層の層数を取り、斜線領域は転位が発生した領域を示す。
ＡｌＡｓ層のトータルの層厚は、ＡｌＡｓ超格子層の一層当たりの厚さとＡｌＡｓ超格子層の層数との積である。例えば、ＡｌＡｓ超格子層の一層当たりの厚さが５ｎｍ以上であると、転位が無いようにするには、ＡｌＡｓ超格子層の層数が多くても３層であるから、ＡｌＡｓ層のトータルの層厚は１５ｎｍ以下である。一方、ＡｌＡｓ超格子層の一層当たりの厚さが４ｎｍ以下であると、ＡｌＡｓ超格子層の層数が６層でも転位が無いので、ＡｌＡｓ層のトータルの層厚は２４ｎｍ以上になる。
即ち、図６から、ＡｌＡｓ層のトータルの層厚を増やすためには、ＡｌＡｓ超格子層の一層あたりの層厚を４ｎｍ以下にすれば良いことがわかる。
また、ＭＯＣＶＤ法により結晶成長を行った得た図５に示す超格子半導体層のサンプルについて、ＡｌＡｓ層の層数依存性を調べたところ、図６と同様な結果が得られた。
【００１２】
また、本発明者は、窒素ガスをキャリアガスとし、約８５℃に加熱した純水バブラーを用いて水分を反応炉に導入して生成した水蒸気雰囲気中で図５の超格子半導体層を５００℃の温度で酸化させて得たＡｌ酸化層の電圧対電流特性を調べて、図７に示す結果を得た。図７で、パラメータはＡｌ酸化層の厚さ（ｎｍ）である。
【００１３】
通常の端面発光型のレーザの駆動電圧は、約２Ｖ以下であり、駆動電圧が最も高い面発光レーザでも約４Ｖ程度である。また、通常用いられるｐｎ接合型半導体層による電流ブロッキング層では、リーク電流が数μＡに抑えられている。
これらのことを考慮した場合、半導体レーザ素子では、電圧５Ｖにおいて電流を数μＡ以下に抑えれば十分であり、電圧５Ｖで電流を数μＡ以下に抑えるには、図７から、ＡｌＡｓ超格子層の厚さをトータルで２０ｎｍ以上に設定すれば、十分にクリアできることが判る。
即ち、ＩｎＰ系半導体レーザ素子の電流ブロッキング層としてＡｌ酸化層を用いるためには、ＡｌＡｓ超格子層の一層当たりの厚さを４ｎｍ以下とし、ＡｌＡｓ層のトータルの厚さを２０ｎｍ以上にすれば、良いことになる。
【００１４】
上記目的を達成するために、上述の知見に基づいて、本発明に係るＩｎＰ系半導体レーザ素子は、ＩｎＰ基板上にリッジ状の化合物半導体積層構造を有するＩｎＰ系リッジ型半導体レーザ素子において、
リッジ部を形成する積層構造の少なくとも一層は、レーザ共振器方向と直交する断面で見て、両リッジ側面の各々から内方に向かった二つの領域にそれぞれ形成されたＡｌ酸化層と、Ａｌ酸化層の間に形成され、電気的に開口している化合物半導体層とから構成され、
少なくともＡｌ酸化層は、リッジ部を形成する積層構造の一層として形成されたｐ型クラッド層の両リッジ側面部に形成され、
少なくとも歪みを有するＡｌＡｓ層と、該ＡｌＡｓ層の歪みとは逆の歪みを有する半導体層との超格子構造として形成された半導体超格子層をｐ型クラッド層の一部として有し、
Ａｌ酸化層が、半導体超格子層のリッジ側面部を酸化することにより形成されていることを特徴としている。
【００１５】
また、本発明では、好適には、半導体超格子層を形成するＡｌＡｓ層の歪みと逆の歪みを有する半導体層は、少なくともＡｌＩｎＡｓ層及びＡｌＧａＩｎＡｓ層のいずれか一方の層を有している。
【００１６】
また、半導体超格子層を形成するＡｌＡｓ超格子層は、一層の厚さが、４ｎｍ以下であり、全てのＡｌＡｓ層の総厚さが２０ｎｍ以上である。
【００１７】
本発明に係るＩｎＰ系半導体レーザ素子を作製する方法は、
ＩｎＰ基板上に、少なくとも歪みを有するＡｌＡｓ層と、該ＡｌＡｓ層の歪みとは逆の歪みを有する半導体層からなる半導体超格子層のリッジ状積層構造を形成する工程と、
水蒸気雰囲気内で半導体超格子層のリッジ側面部に熱処理を施してＡｌ酸化層を生成する工程と
を備えていることを特徴としている。
更には、本発明に係る作製方法では、半導体超格子層を形成するＡｌＡｓ超格子層の一層当たりの層厚及びＡｌＡｓ超格子層の層数は、ＡｌＡｓ超格子層の一層当たりの層厚と、ＡｌＡｓ超格子層の層数との相関関係から、転位を生じない領域で、ＡｌＡｓ層の所定総厚（ＡｌＡｓ超格子層の一層当たりの層厚とＡｌＡｓ超格子層の層数との積）を有するように定められている。
【００１８】
半導体レーザ素子の構造の最適化
更に、本発明者は、ＩｎＰ基板上にＡｌ酸化層による内部電流狭窄構造を有する半導体レーザ素子の構造を最適化するために、以下に説明するように、本発明方法に従って本発明に係る半導体レーザ素子を試料として作製し、Ａｌ酸化層の幅及び厚さ、Ａｌ酸化層と活性層との距離、並びに電流注入領域の幅について更に研究した。
【００１９】
試料半導体レーザ素子の作製
図９を参照して、試料半導体レーザ素子の作製方法を説明する。試料半導体レーザ素子の作製では、Ａｌ含有被酸化膜層としてＡｌを含む半導体層であって、被酸化膜として良く用いられているＡｌＡｓ層と、該ＡｌＡｓ層とは逆の歪みを有するＡｌＩｎＡｓ層とのペアから成る超格子層を選択した。
先ず、ＭＯＣＶＤ法によりｎ−ＩｎＰ基板６１上に、ｎ−ＩｎＰクラッド層６２、ＳＣＨ−ＭＱＷ活性層６３、ｐ−ＩｎＰクラッド層６４、６ペアのｐ−ＡｌＡｓ／ｐ−ＡｌＩｎＡｓ超格子超格子被酸化膜層６５、ｐ−ＩｎＰクラッド層６６、及びｐ−ＧａＩｎＡｓコンタクト層６７を順次積層した。
【００２０】
次に、ＳｉＯ2 膜をマスクとし、ｐ−ＩｎＰクラッド層６４の途中までをエッチング除去し、幅１０μm のストライプ状リッジを形成した。
次に、水蒸気中にて、約５００℃の温度で１５０分間熱処理を施すことにより、超格子被酸化層６５を側面から酸化させ、Ａｌ酸化層６８を形成した。
次に、リッジ上部を除く部分に、ＳｉＮx 膜６９を形成した後、ｎ−ＩｎＰ基板６１を１００μm 程度の厚さに研磨し、ｐ、ｎ両側電極７０、７１をそれぞれ形成し、試料半導体レーザ素子６０を作製した。
また、Ａｌ含有被酸化膜層をＡｌＩｎＡｓ層として同様の製法で試料半導体レーザ素子６０′を作製した。
次いで、作製した試料半導体レーザ素子６０、６０′を使って、以下に説明する実験及び計算を行い、それぞれ、以下に説明する結果を得た。
【００２１】
１）Ａｌ酸化層の幅（Ｗｏ）の最適化
Ａｌ酸化層の幅（Ｗｏ）及び形成したリッジのリッジ幅（Ｗｉ）は、通常行われているＧａＡｓ系で、ＡｌＡｓ層を酸化することによりＡｌ酸化層を形成する際には、ＡｌＡｓ層の酸化速度が速いので、作製上の問題にはならなかった。
しかしながら、超格子層のような薄いＡｌＡｓ層やＡｌ含有率の低いＡｌＩｎＡｓ層を酸化してＡｌ酸化層を形成する際には、酸化速度が極めて遅いため、実際の作製工程を考慮した場合、リッジ幅が大き過ぎるリッジを形成すると、Ａｌ含有被酸化層の層幅が大きくなって、Ａｌ含有被酸化層の酸化に長い時間を要し、生産性を向上させることが難しい。
従って、レーザ特性に悪影響を及ばさない範囲内で、リッジ幅の狭いリッジを形成して、Ａｌ酸化層の幅を小さくすることが重要である。
【００２２】
そこで、本発明者は、リッジ幅（Ｗｉ）のしきい値電流依存性を実験で求め、図１０に示す結果を得た。この実験で使用した試料半導体レーザ素子６０′は、共振器長が９００μm 、Ａｌ酸化層の開口幅（Ｗａ）が３．０μm で両端面ノンコートの素子である。
図１０に示すように、しきい値電流は、リッジ幅（Ｗｉ）が大きくなるにつれて低下し、リッジのリッジ幅（Ｗｉ）が７μm 以上でほぼ同じ低い値になっていることが判る。
即ち、Ａｌ酸化層の開口幅が３．０μm の素子であれば、Ａｌ酸化層の幅（Ｗｏ）が片側２μm 以上であれば、良い。また、リッジのリッジ幅（Ｗｉ）で定義するならば、Ａｌ酸化層の開口幅より４μm 以上（片側２μm ）大きくすれば良い。
なお、図９に示すように、リッジ幅（Ｗｉ）はＡｌ含有被酸化膜層の一方のリッジ側面から他方のリッジ側面までの幅であり、Ａｌ酸化層の幅（Ｗｏ）はＡｌ酸化層のリッジ側面からの幅である。
【００２３】
次に、本発明者は、内部損失のリッジ幅（Ｗｉ）への依存性を求め、図１１に示す結果を得た。図１１に示すように、内部損失は、リッジ幅（Ｗｉ）が大きくなるにつれて低下し、リッジ幅（Ｗｉ）が７μm 以上であれば、内部損失はほぼ同じ低い値になっていることが判る。
即ち、内部損失のリッジ幅（Ｗｉ）への依存性は、光がリッジ側面までしみ出し、リッジ側面で散乱損失が起こって、内部損失が増加していることに、その原因であることが判った。
【００２４】
２）Ａｌ酸化層の開口幅（Ｗａ）とＡｌ酸化層と活性層の距離（ｄ）の最適化
本発明者は、パラメータをＡｌ酸化層と活性層の距離（ｄ）として、しきい値電流のＡｌ酸化層の開口幅（Ｗａ）依存性を実験と計算によりそれぞれ求めた。その結果は図１２に示す通りであって、小さい○は実験で得たデータである。尚、この実験及び計算で使用した試料半導体レーザ素子は、共振器長が３００μm 、後端面の反射率が９６％である。
図９に示すように、Ａｌ酸化層の開口幅（Ｗａ）は、Ａｌ含有被酸化膜層の非酸化層の幅であり、距離（ｄ）はＡｌ酸化層の下面と活性層の上面との距離である。
【００２５】
図１２に示すように、Ａｌ酸化層と活性層の距離（ｄ）が一定であるとき、しきい値電流は、Ａｌ酸化層の開口幅（Ｗａ）が小さくなるにつれて減少し、１．５μm 程度で最小になり、次いで再び増大する。Ａｌ酸化層の開口幅を更に狭めた時にしきい値電流が悪化、即ち増大するのは、横方向の光閉じ込めが小さくなるためである。
また、Ａｌ酸化層の開口幅（Ｗａ）が一定であると、酸化層と活性層の距離（ｄ）が接近するにつれて、しきい値電流は低下する。これは酸化層と活性層の間の層での電流広がりが抑制されるためである。
しきい値電流のみを考慮した場合、Ａｌ酸化層の開口幅（Ｗａ）は１．５μm 程度、Ａｌ酸化層と活性層の距離（ｄ）は距離が小さい方が、即ち限りなく０に近い方が良いことになる。
【００２６】
また、半導体レーザの良否を決める特性の一つとして、キンク特性というものがある。このキンクとは、電流注入量を増大して行った時に、半導体レーザ素子の横モードが、基本横モードからマルチモードに遷移する時に起こる現象であって、電流対光出力特性の折れ曲がりを示し、効率の変化でみた場合約５％と定義されている。
このキンクの発生は、導波路の構造により決定され、特に、リッジ型半導体レーザ素子では、歩留まりを下げる要因の一つになっている。
横モードの高次モードのカットオフ条件は、発光部の屈折率とそれを挟む両側の屈折率の差（Δｎ：等価屈折率）とリッジ幅で次式により現される。
【数１】
0004443674.tif 000002
ここで、Ｗ  ：高次モードがカットオフになる活性層幅
λ  ：発振波長
Δｎ：等価屈折率差
ｎｒ：媒質の屈折率
である。
【００２７】
即ち、等価屈折率差が小さいほうが、基本横モードを維持するリッジ幅の許容範囲が大きくなる。
本発明に係る半導体レーザ素子のように、Ａｌ酸化層による閉じ込め構造を有する半導体レーザ素子では、Ａｌ酸化層と活性層の距離（ｄ）を小さくすることにより、また、Ａｌ酸化層の厚さ（ｔ）を厚くすることにより、等価屈折率差は大きくなる傾向にある。
【００２８】
本発明者は、Ａｌ酸化層の厚さを５０ｎｍとして、基本横モード幅のＡｌ酸化層と活性層の距離（ｄ）依存性を計算し、その結果を図１３に示した。
図１３から判るように、Ａｌ酸化層と活性層の距離（ｄ）を小さくしていくと、当然、基本横モードを得るためのリッジ幅が狭くなっていく。即ち、Ａｌ酸化層と活性層の距離（ｄ）を１００ｎｍ以下にした場合、リッジ幅を１．５μm 以下にしなければならず、先のしきい値電流の結果では開口幅（Ｗａ）が１．５μm 以上必要であることから、ｄは１００ｎｍ以上必要である。
また、ｄを大きくし過ぎると、しきい値電流が上昇してしまう。従って、レーザ特性や、製造工程を考慮して、実用的な範囲に設定すると、Ｗａは１．５μm 以上４μm 以下、ｄは１００ｎｍ以上３００ｎｍ以下が最適な範囲となる。
【００２９】
３）Ａｌ酸化層の厚さ（ｔ）の最適化
Ａｌ酸化層の厚さに関し、最も重要なものは、電流ブロッキング（絶縁）特性である。そこで、先ず、Ａｌ酸化層の厚さ（ｔ）をパラメータとしたＡｌ酸化層の電流対電圧特性を図１４に示す。図１４で、Ａｌ酸化層の厚さは２０ｎｍ、５０及び１００ｎｍである。
図１４に示すように、Ａｌ酸化層の厚さが２０ｎｍ以上であれば、半導体レーザ素子のブロッキング層として十分である。
【００３０】
次に、図１５にＡｌＩｎＡｓ層を用いて酸化を行った場合のＡｌ酸化層の層幅の酸化時間依存性を示す。パラメータは被酸化層の厚さ（ｔ）である。
図１５に示すように、被酸化層の厚さが厚いほど、酸化速度が速くなる。即ち、作製に要する時間を考えた場合、厚さは厚い方が良いことになる。この傾向はＡｌＡｓ／ＡｌＩｎＡｓ超格子層においても同様である。
一方、Ａｌ酸化層の層幅のバラツキをみた場合、厚さが小さい方がバラツキが小さい。実際の作製工程やレーザ特性を考慮した場合、バラツキは小さい方が好ましいことから、１００ｎｍ以下が良い。また、ＡｌＡｓ／ＡｌＩｎＡｓ超格子層の場合、いかに歪補償を用いたとしても、安定して良好な特性の膜を得るためには、できるだけ薄い層とした方が良い。
以上のことからブロッキング特性、酸化速度、及び酸化の制御性、生産性などを考慮し、最適なＡｌ酸化層の幅は、２０ｎｍ以上１００ｎｍ以下の範囲となる。
【００３１】
以上の結果は、Ａｌ含有被酸化膜層をＡｌＡｓ／ＡｌＩｎＡｓ超格子層とした試料半導体レーザ素子６０、及びＡｌＩｎＡｓ層とした試料半導体レーザ素子６０′において同様であった。
【００３２】
以上の実験及び研究から得た知見に基づいて、好適には、半導体レーザ素子のＡｌ酸化層の層幅は片側２．０μm 以上とする。また、Ａｌ酸化層の開口幅（電流注入領域の幅）は１．５μm 以上４．０μm 以下とする。また、Ａｌ酸化層と活性層との距離は、１００ｎｍ以上３００ｎｍ以下とする。また、Ａｌ酸化層又は被酸化層の厚さは、２０μｍ以上１００ｎｍ以下である。
なお、上述した最適化は、Ａｌ含有被酸化層を形成する材料として上記した材料の他のＡｌＡｓ系化合物半導体材料を用いた場合にも同様である。
【００３３】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例１
本実施形態例は、本発明に係るＩｎＰ系半導体レーザ素子の実施形態の一例であって、図１は本実施形態例のＩｎＰ系半導体レーザ素子の層構造を示す断面図である。
本実施形態例のＩｎＰ系半導体レーザ素子１２は、図１に示すように、ｎ型ＩｎＰ基板上に形成されたリッジ導波路型半導体レーザ素子であって、ＡｌＡｓ超格子構造層を酸化させて得たＡｌ酸化膜８による電流狭窄構造を有する。
ＩｎＰ系半導体レーザ素子１２は、厚さ約１００μm のｎ−ＩｎＰ基板１と、ｎ−ＩｎＰ基板１上に、順次、成膜された、層厚０．５μm のｎ−ＩｎＰクラッド層２及びＳＣＨ−ＭＱＷ活性層３と、ＳＣＨ−ＭＱＷ活性層３上に形成された層厚０．２μm のｐ−ＩｎＰクラッド層４、ｐ型のＡｌＡｓ／ＡｌＩｎＡｓ超格子層５、層厚１．５μm のｐ−ＩｎＰクラッド層６、及び層厚０．３μm のｐ−ＧａＩｎＡｓコンタクト層７の幅７μm のリッジ状の積層構造とを備えている。
ＡｌＡｓ／ＡｌＩｎＡｓ超格子層５は、ＡｌＡｓ超格子層一層当たりの層厚が４ｎｍ、層数は６層、ＡｌＡｓ層の全層厚は２４ｎｍである。また、ＡｌＩｎＡｓ層の厚さは、約１．５ｎｍ、歪み量は＋１％である。
【００３４】
ＡｌＡｓ／ＡｌＩｎＡｓ超格子層５は、両リッジ側面から内方に約２μm まで酸化されて、Ａｌ酸化層８に転化している。よって、ＡｌＡｓ／ＡｌＩｎＡｓ超格子層５は、詳細には、一方のリッジ側面から内方に約２μm までＡｌ酸化層８、次いで幅約３μm のＡｌＡｓ／ＡｌＩｎＡｓ超格子層５、更に他方のリッジ側面まで幅約２μm のＡｌ酸化層８となっている。ＡｌＡｓ／ＡｌＩｎＡｓ超格子層５の約３μm の幅は、電流注入幅として定義される。
リッジ上部の電流注入領域を除く領域及びリッジ側面には、保護膜兼絶縁膜としてＳｉＮX 膜９が成膜されている。
また、リッジ上部の電流注入領域及びＳｉＮX 膜９上にはｐ側電極１０、及び基板１の裏面にはｎ側電極１１がそれぞれ形成されている。
【００３５】
本実施形態例のＩｎＰ系半導体レーザ素子１２では、ＳＣＨ−ＭＱＷ活性層３は、層厚０．２μm の薄いｐ−ＩｎＰクラッド層４のみを介在させてＡｌ酸化層８（電流ブロッキング層）に近接しているので、レーザ特性の重要な要素であるしきい値電流が著しく低減する。なお、電流の広がりを考えた場合には、Ａｌ酸化層は活性層に近いことが望ましいため、ｐ−ＩｎＰクラッド層はなくても良い。
本実施形態例のＩｎＰ系半導体レーザ素子１２が、層厚の厚いＡｌ酸化層８を備えているのは、前述の図６に基づいて、被酸化層となるＡｌＡｓ／ＡｌＩｎＡｓ超格子層５を最適化したことに因るものである。
また、Ａｌ酸化層８の内方への広がり、つまりＡｌ酸化層８の幅により、電流注入領域（ＡｌＡｓ／ＡｌＩｎＡｓ超格子層５）の幅を制御できるので、リッジ加工工程で、リッジ幅を大きくすることが可能となり、作製プロセスを簡略化することができるという効果もある。
【００３６】
次に、図２を参照して、実施形態例１のＩｎＰ系半導体レーザ素子１２の作製方法を説明する。図２（ａ）から（ｃ）は、それぞれ、実施形態例１のＩｎＰ系半導体レーザ素子１２を作製する際の工程毎の層構造を示す基板断面図である。
先ず、図２（ａ）に示すように、ｎ−ＩｎＰ基板１上に、ガスソースＭＢＥ装置を使って、層厚０．５μm のｎ−ＩｎＰクラッド層２、ＳＣＨ−ＭＱＷ活性層３、層厚０．２μm のｐ−ＩｎＰクラッド層４、ｐ型のＡｌＡｓ／ＡｌＩｎＡｓ超格子層５、層厚１．５μm のｐ−ＩｎＰクラッド層６、及び層厚０．３μm のｐ−ＧａＩｎＡｓコンタクト層７を、順次、積層する。
次に、図２（ｂ）に示すように、コンタクト層７上にＳｉＯ2 膜を成膜し、パターニングしてマスクＭを形成する。続いて、マスクＭを使って、ＲＩＢＥ法によるドライエッチングによりコンタクト層７、ｐ−ＩｎＰクラッド層６、超格子層５、及びｐ−ＩｎＰクラッド層４をエッチングして、リッジ幅Ｗが７μm のリッジを形成する。
【００３７】
次に、窒素ガスをキャリアガスとし、約８５℃に加熱した純水バブラーを用いて水分を反応炉に導入して得た水蒸気雰囲気で、約５００℃の温度で５０分間の熱処理を、リッジを形成した基板に施す。これにより、図２（ｃ）に示すように、ＡｌＡｓ／ＡｌＩｎＡｓ超格子層５は、リッジ側面から内方に片側約２μm 程度まで酸化され、Ａｌ酸化層８が形成される。これにより、電流注入幅は、即ち両側のＡｌ酸化層８に挟まれた開口幅は、約３μm となる。
次に、図１に示すように、リッジ上部の電流注入領域を除く部分にＳｉＮX 膜９を形成し、基板１を１００μm 程度の厚さに研磨した後、電流注入領域及びＳｉＮX 膜９上にｐ側電極１０、及び基板１の裏面にｎ側電極１１をそれぞれ形成する。
【００３８】
実施形態例２
本実施形態例は、本発明に係るＩｎＰ系半導体レーザ素子の実施形態の別の例であって、図３は本実施形態例のＩｎＰ系半導体レーザ素子の層構造を示す断面図である。
本実施形態例のＩｎＰ系半導体レーザ素子３２は、図３に示すように、ｐ型ＩｎＰ基板上に形成されたリッジ導波路型半導体レーザ素子であって、ＡｌＡｓ超格子構造層を酸化させて得たＡｌ酸化膜２８による電流狭窄構造を有する。
ＩｎＰ系半導体レーザ素子３２は、厚さ約１００μm のｐ−ＩｎＰ基板２１と、ｐ−ＩｎＰ基板２１上に成膜された層厚２．０μm のｐ−ＩｎＰクラッド層２２と、ｐ−ＩｎＰクラッド層２２の上部、ｐ型のＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３、層厚０．２μm のｐ−ＩｎＰクラッド層２４、ＳＣＨ−ＭＱＷ活性層２５、層厚１．５μm のｎ−ＩｎＰクラッド層２６、及び層厚０．３μm のｎ−ＧａＩｎＡｓコンタクト層２７の幅７μm のリッジ状の積層構造とを備えている。
ＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３は、ＡｌＡｓ超格子層一層当たりの層厚が４ｎｍ、層数は６層、ＡｌＡｓ層の全層厚は２４ｎｍである。また、ＡｌＩｎＡｓ層の厚さは、約１．５ｎｍ、歪み量は＋１％である。
【００３９】
ＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３は、両リッジ側面から内方に約２μm まで酸化されて、Ａｌ酸化層２８に転化している。よって、ＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３は、詳細には、一方のリッジ側面から内方に約２μm までＡｌ酸化層２８、次いで幅約３μm のＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３、更に他方のリッジ側面まで幅約２μm のＡｌ酸化層２８となっている。ＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３の約３μm の幅は、電流注入幅として定義される。
リッジ上部の電流注入領域を除く領域及びリッジ側面には、保護膜兼絶縁膜としてＳｉＮX 膜２９が成膜されている。
また、リッジ上部の電流注入領域及びＳｉＮX 膜２９上にはｐ側電極３０、及び基板２１の裏面にはｎ側電極３１がそれぞれ形成されている。
【００４０】
一般に、ｐ型基板上の半導体レーザ素子では、活性層の上部、即ちｎ型半導体層にリッジを形成したとしても、ｎ型半導体層の抵抗が低いために電流が広がってしまい、その結果、しきい値電流が増大する。そこで、活性層もエッチング除去してリッジを形成しなければならず、これが従来のリッジ構造のｐ型基板上の半導体レーザ素子では問題となっていた。
一方、本実施形態例では、活性層をエッチングしてリッジを形成した場合であっても、Ａｌ酸化層による電流狭窄機能により、リッジ中央部のみに電流が注入されるため、活性層の中央領域のみが発光領域になって、発光領域は、エッチングしたリッジ側面の活性層の影響を受けることがない。従って、ｐ型ＩｎＰ基板上に特性の良好なリッジ導波路型半導体レーザ素子を実現することができる。
【００４１】
図４を参照して、実施形態例２のＩｎＰ系半導体レーザ素子３２の作製方法を説明する。図４（ａ）から（ｃ）は、それぞれ、実施形態例２のＩｎＰ系半導体レーザ素子３２を作製する際の工程毎の層構造を示す基板断面図である。
先ず、図４（ａ）に示すように、ｐ−ＩｎＰ基板２１上に、ガスソースＭＢＥ装置により、層厚２．０μm のｐ−ＩｎＰクラッド層２２、ｐ型のＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３、層厚０．２μm のｐ−ＩｎＰクラッド層２４、ＳＣＨ−ＭＱＷ活性層２５、層厚１．５μm のｎ−ＩｎＰクラッド層２６、及び層厚０．３μm のｎ−ＧａＩｎＡｓコンタクト層２７を、順次、積層する。
次に、図４（ｂ）に示すように、コンタクト層２７上にＳｉＯ2 膜を成膜し、パターニングしてマスクＭを形成する。続いて、マスクＭを使って、ＲＩＢＥ法によるドライエッチングによりコンタクト層２７、ｐ−ＩｎＰクラッド層２６、ＳＣＨ−ＭＱＷ活性層２５、ｐ−ＩｎＰクラッド層２４、超格子層２３、及びｐ−ＩｎＰクラッド層２２の途中までをエッチングして、リッジ幅Ｗが７μm のリッジを形成する。
【００４２】
次に、窒素ガスをキャリアガスとし、約８５℃に加熱した純水バブラーを用いて水分を反応炉に導入して得た水蒸気雰囲気で、リッジを形成した基板に、約５００℃の温度で５０分間の熱処理を施す。これにより、図４（ｃ）に示すように、ＡｌＡｓ／ＡｌＩｎＡｓ超格子層２３は、リッジ側面から内方に片側約２μm 程度まで酸化され、Ａｌ酸化層２８が形成される。これにより、電流注入幅は、即ち両側のＡｌ酸化層２８に挟まれた開口幅は、約３μm となる。
次に、図５に示すように、リッジ上部の電流注入領域を除く部分にＳｉＮX 膜２９を形成し、基板１を１００μm 程度の厚さに研磨した後、電流注入領域及びＳｉＮX 膜２９上にｎ側電極３０、及び基板２１の裏面にｐ側電極３１をそれぞれ形成する。
【００４３】
【発明の効果】
本発明によれば、ＩｎＰ基板上に形成されたＩｎＰ系リッジ型半導体レーザ素子において、リッジ部を構成する積層構造体の少なくとも一層を、レーザ共振器方向と直交する断面で見て、両リッジ側面から内方に向かった二つの領域にそれぞれ形成されたＡｌ酸化層と、Ａｌ酸化層の間に形成され、電気的に開口している化合物半導体層とから構成することにより、しきい値が低く、良好なレーザ特性を備えたＩｎＰ系半導体レーザ素子を実現している。
本発明方法によれば、被酸化層であるＡｌＡｓ／ＡｌＩｎＡｓ超格子層の構造を最適化することにより、具体的には、ＡｌＡｓ／ＡｌＩｎＡｓ超格子層のＡｌＡｓ超格子層１層当たりの層厚とＡｌＡｓ超格子層の層数との関係から結晶成長に際し、転位が生じないように最適化することにより、レーザ動作に必要なブロッキング特性と、積層欠陥の無い良好なＡｌＡｓ結晶をＩｎＰ基板上に形成することができる。
また、本発明方法によれば、ＡｌＡｓ／ＡｌＩｎＡｓ超格子層をＩｎＰ系半導体レーザ素子に用いることにより、従来のリッジ導波路型ＩｎＰ系半導体レーザ素子と同等以上の素子特性を実現しつつ、半導体レーザ素子の作製工程を簡略化することができる。更に、ｐ型ＩｎＰ基板上に特性の良好なリッジ導波路型レーザを実現することができる。
【図面の簡単な説明】
【図１】実施形態例１のＩｎＰ系半導体レーザ素子の層構造を示す断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態例１のＩｎＰ系半導体レーザ素子を作製する際の工程毎の層構造を示す基板断面図である。
【図３】実施形態例２のＩｎＰ系半導体レーザ素子の層構造を示す断面図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、実施形態例２のＩｎＰ系半導体レーザ素子を作製する際の工程毎の層構造を示す基板断面図である。
【図５】ＡｌＡｓ層の層厚（トータル）を増大させるために本発明で用いた超格子半導体層構造を示す断面図である。
【図６】ＡｌＡｓ層の層数依存性を示すグラフである。
【図７】Ａｌ酸化層の電圧対電流特性を示すグラフである。
【図８】図８（ａ）はＧａＡｓ系面発光型半導体レーザの層構造を示す断面図、図８（ｂ）はエアポストの一部の構成を示す詳細図である。
【図９】試料半導体レーザ素子の層構造を示す断面図である。
【図１０】リッジ幅（Ｗｉ）のしきい値電流依存性を示すグラフである。
【図１１】内部損失のリッジ幅依存性を示すグラフである。
【図１２】しきい値電流のＡｌ酸化層の開口幅（Ｗａ）依存性を示すグラフである。
【図１３】基本横モード幅のＡｌ酸化層と活性層の距離（ｄ）依存性を示すグラフである。
【図１４】Ａｌ酸化層の電流対電圧特性を示すグラフである。
【図１５】Ａｌ酸化層の層幅の酸化時間依存性を示すグラフである。
【符号の説明】
１  ｎ−ＩｎＰ基板
２  ｎ−ＩｎＰクラッド層
３  ＳＣＨ−ＭＱＷ活性層
４  ｐ−ＩｎＰクラッド層
５  ＡｌＡｓ／ＡｌＩｎＡｓ超格子層
６  ｐ−ＩｎＰクラッド層
７  ｐ−ＧａＩｎＡｓコンタクト層
８  Ａｌ酸化層
９  ＳｉＮX 膜
１０  ｐ側電極
１１  ｎ側電極
１２  実施形態例１のＩｎＰ系半導体レーザ素子
２１  ｐ−ＩｎＰ基板
２２  ｐ−ＩｎＰクラッド層
２３  ＡｌＡｓ／ＡｌＩｎＡｓ超格子層
２４  ｐ−ＩｎＰクラッド層
２５  ＳＣＨ−ＭＱＷ活性層
２６  ｎ−ＩｎＰクラッド層
２７  ｎ−ＧａＩｎＡｓコンタクト層
２８  Ａｌ酸化層
２９  ＳｉＮX 膜
３０  ｎ側電極
３１  ｐ側電極
３２  実施形態例２のＩｎＰ系半導体レーザ素子
４０  Ａｌ酸化膜による電流狭窄構造を備えたＧａＡｓ系面発光型半導体レーザ素子
４１  ｎ−ＧａＡｓ基板
４２  ｎ−ＧａＡｓ層４２ａとｎ−ＡｌＡｓ層４２ｂとの２２．５ペアのｎ−ＤＢＲミラー
４３  ＩｎＧａＡｓ量子井戸活性層
４４  ｐ−ＧａＡｓ層４４ａとｐ−ＡｌＡｓ層４４ｂの２５ペアのｐ−ＤＢＲミラー
４５  ポリイミド層
４６  ＳｉＮX 膜
４７  ｐ側電極
４８  ｎ側電極
４９  ＡＲ（無反射）膜
５０  Ａｌx Ｏy 膜
５１  円柱状エアポスト
６０  半導体レーザ素子
６１  ｎ−ＩｎＰ基板
６２  ｎ−ＩｎＰクラッド層
６３  ＳＣＨ−ＭＱＷ活性層
６４  ｐ−ＩｎＰクラッド層
６５  ＡｌＩｎＡｓ層
６６  ｐ−ＩｎＰクラッド層
６７  ｐ−ＧａＩｎＡｓコンタクト層
６８  Ａｌ酸化層
６９  ＳｉＮx 膜
７０  ｐ側電極
７１  ｎ側電極
【図１】
0004443674.tif 000003
【図２】
0004443674.tif 000004
【図３】
0004443674.tif 000005
【図４】
0004443674.tif 000006
【図５】
0004443674.tif 000007
【図６】
0004443674.tif 000008
【図７】
0004443674.tif 000009
【図８】
0004443674.tif 000010
【図９】
0004443674.tif 000011
【図１０】
0004443674.tif 000012
【図１１】
0004443674.tif 000013
【図１２】
0004443674.tif 000014
【図１３】
0004443674.tif 000015
【図１４】
0004443674.tif 000016
【図１５】
0004443674.tif 000017