(57)【特許請求の範囲】
【請求項１】
表示装置に組み込まれた３色の表示パネルの映像を合成し、投射する装置の作製方法であって、
前記３色の表示パネルを作製し、
前記３色の表示パネルのうち欠陥画素を有する１色の表示パネルを特定し、
前記欠陥画素が輝点である場合に、前記欠陥画素全体を黒点にリペアし、
前記欠陥画素の座標を特定し、
前記３色の表示パネルのうち前記欠陥画素を有する１色の表示パネル以外の２色の表示パネルにおいて、黒点である前記欠陥画素の座標と同座標の画素の輝度を下げる補正データを作成し、
前記補正データを補正メモリに記憶し、補正テーブルを作成し、
前記リペア後且つ前記補正テーブルの作成後に前記３色の表示パネルを前記表示装置に組み込むことを特徴とする装置の作製方法。
【請求項２】
請求項１において、
前記３色の表示パネルは、赤の映像を表示する表示パネル、青の映像を表示する表示パネル及び緑の映像を表示する表示パネルであることを特徴とする装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記３色の表示パネルの各々は、液晶パネルであることを特徴とする装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、投射型表示装置に関する。本発明は、投射型表示装置の中でも特に投射型液晶表示装置に関する。また、リア型の投射型液晶表示装置およびフロント型の投射型の液晶表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
また、この液晶パネルの画素部に光源からの強い光を照射し、レンズを通してスクリーンに照射することによって拡大された映像を楽しむ投射型液晶表示装置（液晶プロジェクタ）が注目を浴びてきている。
【０００６】
図１７に液晶パネルを３枚用いた従来の３板式液晶プロジェクタの概略構成図を示す。８００１は光源であり、白色光源が用いられる。８００２、８００３、８００４および８００５はダイクロイックミラーであり、一定の波長を有する光のみを反射し、他の光を透過させる。８００２は赤の光のみを反射し、他の光を透過する。同様に、８００３および８００４は青の光のみを反射し、他の光を透過する。また、８００５は緑の光のみを反射し、他の光を透過する。８００６および８００７は全反射ミラーである。８００８、８００９および８０１０は液晶パネルであり、それぞれ、赤、青、緑の映像を表示する。
【０００７】
【発明が解決しようとする課題】
【０００８】
図１８を参照する。図１８には、３板式のプロジェクタの原理を示している。図１８に示すように、３板式のプロジェクタは、赤の映像と緑の映像と青の映像とを合成することによってカラー映像を提供している。
【０００９】
ここで、図１９に示すように、緑の映像を表示する液晶パネル８０１０に欠陥画素が存在する場合について説明する。その欠陥画素９００１が黒点であるとすると、緑の映像を表示する液晶パネル８０１０に欠陥画素９００１が存在する場合には、緑の映像中には、その黒点による欠陥が表示されてしまう。ここで、赤の映像を表示する液晶パネル８００８および青の映像を表示する液晶パネル８００３には、欠陥画素が無いとする。すると、各色の映像が合成されたカラー映像において、緑の映像に欠陥が生じていた結果、緑の映像輝度が弱くなり、赤の映像と青の映像が合成されて、その欠陥が存在する画素９００２には紫がかった映像が表示されることになる。
【００１０】
よって、この欠陥部分の映像が目立ち、映像の劣化を引き起こしてしまう。
【００１１】
そこで、本発明は上記の問題を鑑みてなされたものであり、欠陥画素を有する表示パネルを用いる場合においても、映像の劣化を防ぐことができる欠陥画素補正システムおよｈびそれを用いた投射型の表示装置を提供するものである。
【００１２】
【課題を解決するための手段】
【００１３】
本願発明は、投射型の表示装置において、１つの表示パネルが欠陥画素を有する場合、他の２つの表示パネルにおいて、前記欠陥画素と同座標の画素の輝度を下げる補正を行う。こうすることによって、３つ表示パネルの映像を合成映像において欠陥画素が目立たなくなり、映像の劣化を極力防ぐことができる。
【００１４】
なお、本発明においては、輝度の補正を行うための補正テーブルをあらかじめ作成しておいて、通常の使用時には、その補正テーブルによって映像データの補正が行われるようにする。
【００１５】
図１を参照する。図１には、３板式の投射型表示装置において、赤の映像と緑の映像と青の映像とが合成されてカラー映像が提供される様子が示されている。
【００１６】
図１に示す例においては、緑の映像を表示する表示パネルに欠陥画素１０１が存在する。その欠陥画素１０１は黒点であるとする。緑の映像中には、その黒点による欠陥が表示されてしまう。ここで、赤の映像を表示する表示パネルおよび青の映像を表示する表示パネルには欠陥画素が無く、正常な映像が表示されるとする。この場合、赤、緑、青の各色の映像が合成されたカラー映像において、緑の映像に欠陥が生じていた結果、緑の映像輝度が低くなり、赤の映像と青の映像が合成されて、その欠陥が存在する画素１０４には紫がかった映像が表示されることになる。これでは画素１０４が目立ってしまい、良好な表示を得ることができない。
【００１７】
そこで、本願発明の投射型表示装置では、赤の映像を表示する表示パネルおよび青の映像を表示する表示パネルにおいて、緑の映像を表示する表示パネルの欠陥画素と同座標の画素の輝度を下げる（画素１０２および画素１０３）補正を行う。こうすることによって、カラー映像で欠陥画素が目立たなくなり（画素１０４）、映像の劣化を極力防ぐことができる。
【００１８】
なお、欠陥画素が黒点ではなく輝点である場合には、そのレーザー等でリペアし黒点としてから上述の補正を実行する。
【００１９】
ここで、本願発明の構成を以下に記載する。
【００２０】
本明細書で開示する発明は、
３個の表示パネルを有する投射型表示装置において、
前記表示装置のうち欠陥画素を有する表示装置を特定するステップと、
前記欠陥画素の座標を特定するステップと、
前記表示装置のうち前記欠陥画素を有する表示装置以外の表示装置において、前記欠陥画素の座標と同座標の画素の輝度を下げるステップと、
を有する欠陥画素補正システムである。
【００２１】
本明細書で開示する他の発明は、
３個の表示パネルを有する投射型表示装置において、
前記表示装置のうち欠陥画素を有する表示装置を特定するステップと、
前記欠陥画素の座標を特定するステップと、
前記表示装置のうち前記欠陥画素を有する表示装置以外の表示装置において、前記欠陥画素の座標と同座標の画素の輝度を下げるデータに基づき補正テーブルを作成するステップと、
を有する欠陥画素補正システムである。
【００２２】
本明細書で開示する他の発明は、
３個の表示パネルを有する投射型表示装置において、
前記表示装置のうち欠陥画素を有する表示装置を特定するステップと、
前記欠陥画素の座標を特定するステップと、
前記表示装置のうち前記欠陥画素を有する表示装置以外の表示装置において、前記欠陥画素の座標と同座標の画素の輝度を下げるデータを作成するステップと、
前記データを記憶し補正テーブルを作成するステップと、
を有する欠陥画素補正システムである。
【００２３】
また、本明細書で開示する発明において、表示パネルは、液晶パネルであってもよい。
【００２４】
本明細書で開示する他の発明は、
光源手段と、
前記光源手段から出射された光を３つの光に分離する分離手段と、
３個の表示パネルと、
前記３個の表示パネルの映像を合成し、スクリーンに投射する光学手段と、
を有する投射型表示装置において、
前記表示パネルに画素欠陥が存在するとき、前記表示装置のうち前記欠陥画素を有する表示装置以外の表示装置において、前記欠陥画素の座標と同座標の画素の輝度を下げることを特徴とする投射型表示装置である。
【００２５】
本明細書で開示する他の発明は、
光源手段と、
前記光源手段から出射された光を３つの光に分離する分離手段と、
３個の表示パネルと、
前記３個の表示パネルの映像を合成し、スクリーンに投射する光学手段と、
を有する投射型表示装置において、
前記表示パネルに画素欠陥が存在するとき、前記表示装置のうち前記欠陥画素を有する表示装置以外の表示装置において、補正テーブルに基づき前記欠陥画素の座標と同座標の画素の輝度を下げることを特徴とする投射型表示装置である。
【００２６】
また、本明細書で開示する発明において、前記表示パネルは、液晶パネルであってもよい。
【００２７】
【発明の実施の形態】
【００２８】
ここで、本発明の投射型表示装置の実施の形態について説明する。
【００２９】
図２を参照する。図２には、本発明の投射型表示装置のある実施形態の回路ブロック図が示されている。２０１、２０２および２０３は表示パネルであり、ここでは、デジタルドライバを有する液晶パネルである。２０１、２０２、２０３はそれぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像を画素部に表示する。２０１−２、２０２−２および２０３−２はソースドライバ、２０１−３、２０２−３および２０３−３はゲートドライバである。なお、液晶パネル２０１、２０２および２０３は全て同じ仕様の液晶パネルである。また、投射型の表示装置の表示パネルとして用いられ得るものであれば、液晶パネル以外のものを用いても良い。
【００３０】
外部にあるデジタルビデオデータ供給源２０８からデジタルビデオデータが、デジタルビデオデータ補正回路２０４、２０５、２０６に供給される。デジタルビデオデータ補正回路２０４には赤の映像のためのデジタルビデオデータが、デジタルビデオデータ補正回路２０５には緑の映像のためのデジタルビデオデータが、またデジタルビデオデータ補正回路２０６には青の映像のためのデジタルビデオデータが供給される。
【００３１】
デジタルビデオデータ補正回路２０４、２０５、２０６は、それぞれ液晶パネル２０１、２０２、２０３にデジタルビデオデータを供給する。デジタルビデオデータ補正回路２０４、２０５、２０６は、それぞれ補正メモリを有している。デジタルビデオデータ補正回路に入力されたデジタルビデオデータは、補正メモリ２０４−１、２０５−１、２０６−１に記憶されたテーブルに基づきデジタルビデオデータを補正し液晶パネルに供給する。
【００３２】
欠陥画素座標入力回路２０７は、入力された欠陥画素の座標情報を欠陥画素の無い液晶パネルのデジタルビデオデータ補正回路に送出する。この座標情報に基づき、デジタルビデオデータ補正回路は、補正テーブルを作成し補正メモリに記憶する。
【００３３】
なお、ここでは、デジタルドライバを有する液晶パネルを例にとって示したが、アナログドライバを有する液晶パネルにも本発明は適用し得る。その場合、デジタルビデオデータ補正回路から供給さえるデジタルビデオデータは、Ｄ／Ａ変換回路でアナログビデオデータに変換された後、液晶パネルに入力されることになる。
【００３４】
ここで、本願発明の欠陥補正システムの操作方法の流れを図３のフローチャートを用いて説明する。ここでは、液晶パネルを表示装置に組み込む前に補正システムの補正テーブルを作成する手法について説明する。
【００３５】
まず、液晶パネルに欠陥画素が存在するかを確認する。欠陥画素が存在しないなら終了し、欠陥画素のない正常なパネルとして使用できる。もし、欠陥画素が存在する場合は、その欠陥画素の座標を特定する。そして、欠陥画素が黒点か輝点かを確認する。本明細書では、黒点とは光の透過率が終始ほぼ０％（任意単位）となっている画素の状態をいい、輝点とは光の透過率が終始ほぼ１００％（任意単位）となっている画素の状態をいう。もし、欠陥画素が輝点であれば、レーザー等によって黒点にリペアする。そして、欠陥画素座標入力回路に欠陥画素の座標を入力し、その欠陥画素がある液晶パネルを赤、緑、青のいずれの映像の表示に使用するかを入力する。この入力によって、欠陥画素がある液晶パネル以外の液晶パネルに映像を供給するデジタルビデオデータ補正回路では、欠陥画素と同座標の画素の輝度を下げる補正データが作成され、補正メモリに記憶される。
【００３６】
上述の操作を全ての欠陥画素について繰り返す（”Ａ”に戻る）。全ての欠陥画素について補正データの作成が終了したら、その液晶パネルの補正データの作成が終了し補正テーブルが完成する。同様に、表示装置に組み込む３個の液晶パネル全てについての補正テーブルの作成を行う。
【００３７】
補正テーブルの作成が終了した３個の液晶パネルを表示装置に組み込む。表示装置の動作中は、外部からデジタルビデオデータがデジタルビデオデータ補正回路に入力され、作成された補正テーブルに従ってデジタルビデオデータが変換され補正デジタルビデオデータが作成される。補正デジタルビデオデータは、液晶パネルに入力され、液晶パネルは補正デジタルビデオデータをもとに映像を表示する。
【００３８】
次に、図４を参照する。図４には、本願発明の欠陥補正システムの別の操作方法の流れのフローチャートを示す。なお、ここでは、３個の液晶パネルを既に組み込んである表示装置に対応させた例について説明する。
【００３９】
まず、表示装置を動作させ、スクリーンに投射されたカラー映像に欠陥画素が存在するかを確認する。欠陥画素が存在しないなら終了し、以後通常の使用を行う。もし、欠陥画素が存在する場合は、欠陥画素の座標を特定する。そして、欠陥画素が存在する液晶パネルが、赤、緑、青のいずれの映像を表示するパネルなのかを特定する。
【００４０】
当該欠陥画素が存在する液晶パネルが赤の液晶パネルであれば、その欠陥画素が黒点かどうかを確認する。その欠陥画素が黒点であれば、欠陥画素座標入力回路に欠陥画素の座標を入力する。欠陥画素座標入力回路は、緑と青の液晶パネルに映像を供給するデジタルビデオデータ補正回路に欠陥画素の座標を送出する。デジタルビデオデータ補正回路は、欠陥画素と同座標の画素の輝度を下げるデータを作成し、補正メモリに記憶する。
【００４１】
当該欠陥画素が存在する液晶パネルが緑の液晶パネルであれば、その欠陥画素が黒点かどうかを確認する。その欠陥画素が黒点であれば、欠陥画素座標入力回路に欠陥画素の座標を入力する。欠陥画素座標入力回路は、青と赤の液晶パネルに映像を供給するデジタルビデオデータ補正回路に欠陥画素の座標を送出する。デジタルビデオデータ補正回路は、欠陥画素と同座標の画素の輝度を下げるデータを作成し、補正メモリに記憶する。
【００４２】
当該欠陥画素が存在する液晶パネルが赤の液晶パネルでもなく緑の液晶パネルでもない場合は、青の液晶パネルに欠陥画素が存在することになる。この場合も、その欠陥画素が黒点かどうかを確認する。その欠陥画素が黒点であれば、欠陥画素座標入力回路に欠陥画素の座標を入力する。欠陥画素座標入力回路は、赤と緑の液晶パネルに映像を供給するデジタルビデオデータ補正回路に欠陥画素の座標を送出する。デジタルビデオデータ補正回路は、欠陥画素と同座標の画素の輝度を下げるデータを作成し、補正メモリに記憶する。
【００４３】
上述のステップを全ての欠陥画素について繰り返す（”Ａ”に戻る）。
【００４４】
この様にして、表示装置に組み込む３個の液晶パネル全てについての補正データの作成が終了し、補正テーブルが完成する。
【００４５】
以後、入力されるデジタルビデオデータは、デジタルビデオデータ補正回路の補正メモリに記憶された補正テーブルに基づいて変換される。
【００４６】
ここで以下に本発明の実施例について説明する。ただし、本発明は以下に示す実施例に限定されるわけではない。
【００４７】
【実施例】
【００４８】
（実施例１）
【００４９】
本実施例では、本発明の投射型表示装置の例としてリアプロジェクタを示す。図５に液晶パネルを３枚用いた本発明の投射型表示装置の概略構成図を示す。８００１は光源であり、白色光源が用いられる。８００２、８００３、８００４および８００５はダイクロイックミラーであり、一定の波長を有する光のみを反射し、他の光を透過させる。８００２は赤の光のみを反射し、他の光を透過する。同様に、８００３および８００４は青の光のみを反射し、他の光を透過する。また、８００５は緑の光のみを反射し、他の光を透過する。８００６および８００７は全反射ミラーである。８００８、８００９および８０１０は液晶パネルであり、それぞれ、赤、青、緑の映像を表示する。
【００５０】
図６には、本実施例のリアプロジェクタの透視図が示されている。６０１はリアプロジェクタ本体、６０２は本発明の投射型表示装置、６０３はリフレクタ、６０４はスクリーンである。
【００５１】
図７には、本実施例の表示装置の回路ブロック図が示されている。５０１、５０２および５０３は液晶パネルであり、ここでは、デジタルドライバを有する液晶パネルである。５０１、５０２、５０３はそれぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像を表示する画素部である。５０１−２ならびに５０１−３、５０２−２ならびに５０２−３、および５０３−２ならびに５０３−３はソースドライバである。５０１−４、５０２−４および５０３−４はゲートドライバである。また、５０１−５、５０２−５および５０３−５はデジタルビデオデータ分割回路である。なお、液晶パネル５０１、５０２および５０３は全て同じ仕様の液晶パネルである。
【００５２】
外部にあるデジタルビデオデータ供給源５０８から８ビットデジタルビデオデータが、デジタルビデオデータ補正回路５０４、５０５、５０６に供給される。デジタルビデオデータ補正回路５０４には赤の映像のための８ビットデジタルビデオデータが、デジタルビデオデータ補正回路５０５には緑の映像のための８ビットデジタルビデオデータが、またデジタルビデオデータ補正回路５０６には青の映像のための８ビットデジタルビデオデータが供給される。
【００５３】
デジタルビデオデータ補正回路５０４、５０５、５０６は、それぞれ液晶パネル５０１、５０２、５０３に８ビットデジタルビデオデータを供給する。デジタルビデオデータ補正回路５０４、５０５、５０６は、それぞれ補正メモリを有している。デジタルビデオデータ補正回路に入力された８ビットデジタルビデオデータは、補正メモリ５０４−１、５０５−１、５０６−１に記憶された補正テーブルに基づきデジタルビデオデータを補正し液晶パネルに供給する。
【００５４】
欠陥画素座標入力回路８０７は、入力された欠陥画素の座標情報を欠陥画素の無い液晶パネルのデジタルビデオデータ補正回路に送出する。この座標情報に基づき、デジタルビデオデータ補正回路は、補正データを作成し補正メモリに記憶する。
【００５５】
なお、補正テーブルの作成のステップは上で述べた通りである。
【００５６】
ここで、図８を参照する。図８には、本実施例の液晶パネルの回路構成がより詳しく示されている。ソースドライバ５０１−２は、シフトレジスタ回路５０１−２−１、ラッチ回路１（５０１−２−２）、ラッチ回路２（５０１−２−３）、Ｄ／Ａ変換回路５０１−２−４を有している。その他、バッファ回路やレベルシフタ回路（いずれも図示せず）を有している。また、説明の便宜上、Ｄ／Ａ変換回路５０１−２−２にはレベルシフタ回路が含まれている。
【００５７】
ソースドライバ５０１−３は、ソースドライバ５０１−２と同じ構成を有する。なお、ソースドライバ５０１−２は、奇数番目のソース信号線に階調電圧を供給し、ソースドライバ５０１−３は、偶数番目のソース信号線に階調電圧を供給するようになっている。
【００５８】
なお、本実施例の液晶パネルにおいては、回路レイアウトの都合上、画素部の上下を挟むように２つのソースドライバ５０１−２および５０１−３を設けたが、回路レイアウト上、可能であれば、ソースドライバを１つだけ設けるようにしても良い。
【００５９】
また、５０１−４はゲートドライバであり、シフトレジスタ回路、バッファ回路、レベルシフタ回路等（いずれも図示せず）を有している。
【００６０】
画素部５０１−１は、１９２０×１０８０（横×縦）の画素を有している。各画素には画素ＴＦＴが配置されており、各画素ＴＦＴのソース領域にはソースドライバからのソース信号線が、ゲート電極にはゲートドライバからのゲート信号線が電気的に接続されている。また、各画素ＴＦＴのドレイン領域には画素電極が電気的に接続されている。各画素ＴＦＴは、各画素ＴＦＴに電気的に接続された画素電極への映像信号（階調電圧）の供給を制御している。各画素電極に映像信号（階調電圧）が供給され、各画素電極と対向電極との間に挟まれた液晶に電圧が印加され液晶が駆動される。
【００６１】
５０１−５はデジタルビデオデータ分割回路（ＳＰＣ；Serial-to-Parallel Conversion Circuitと呼ぶこともある）である。デジタルビデオデータ分割回路５０１−５は、入力される８ビットデジタルビデオデータを分割することにより、駆動回路の動作に必要な信号の周波数も１／８に落とすことができる。本実施例の液晶表示装置においては、デジタルビデオデータ分割回路５０１−５は、デジタルデータ補正回路から供給される８０ＭＨｚの８ビットデジタルビデオデータを１０ＭＨｚに落としソースドライバに出力する。
【００６２】
（実施例２）
【００６３】
本実施例では、本発明に用いる液晶パネルの作製方法例について説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路（ソースドライバ、ゲートドライバ、Ｄ／Ａ変換回路、デジタルビデオデータ時間階調処理回路等）のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路、Ｄ／Ａ変換回路などの基本回路であるＣＭＯＳ回路と、ｎチャネル型ＴＦＴとを図示することにする。
【００６４】
図９（Ａ）において、基板６００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板６００１のＴＦＴを形成する表面には、基板６００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を６１００ｎｍの厚さに積層形成する。
【００６５】
次に、２０〜６０５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜６００２と非晶質シリコン膜６００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。（図９（Ａ））
【００６６】
そして、公知の結晶化技術を使用して非晶質シリコン膜６００３ａから結晶質シリコン膜６００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−６０３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少した。（図９（Ｂ））
【００６７】
そして、結晶質シリコン膜６００３ｂを島状に分割して、島状半導体層６００４〜６００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層６００８を形成する。（図９（Ｃ））
【００６８】
そしてレジストマスク６００９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層６００５〜６００７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層６０１０〜６０１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図９（Ｄ））
【００６９】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層６０１０、６０１１に選択的に添加する。そのため、あらかじめレジストマスク６０１３〜６０１６を形成した。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域６０１７、６０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域６０１７〜６０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域６０１９は、画素マトリクス回路の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図１０（Ａ））
【００７０】
次に、マスク層６００８をフッ酸などにより除去して、図１０（Ｄ）と図１０（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００７１】
そして、ゲート絶縁膜６０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜６０５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、６０２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図１０（Ｂ））
【００７２】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）６０２１と金属膜から成る導電層（Ｂ）６０２２とを積層させた。導電層（Ｂ）６０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）６０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００７３】
導電層（Ａ）６０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０２２は６１００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０２１に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜６０２０に拡散するのを防ぐことができる。（図１０（Ｃ））
【００７４】
次に、レジストマスク６０２３〜６０２７を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２２とを一括でエッチングしてゲート電極６０２８〜６０３１と容量配線６０３２を形成する。ゲート電極６０２８〜６０３１と容量配線６０３２は、導電層（Ａ）から成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る６０２８ｂ〜６０３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極６０２９、６０３０は不純物領域６０１７、６０１８の一部と、ゲート絶縁膜６０２０を介して重なるように形成する。（図１０（Ｄ））
【００７５】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極６０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク６０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域６０３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。（図１１（Ａ））
【００７６】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク６０３５〜６０３７を形成し、ｎ型を付与する不純物元素が添加して不純物領域６０３８〜６０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域６０３８〜６０４２に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。（図１１（Ｂ））
【００７７】
不純物領域６０３８〜６０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域６０３８に添加されたリン（Ｐ）濃度は図１１（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００７８】
そして、画素マトリクス回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極６０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図１０（Ａ）および図１１（Ａ）と図１１（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域６０４３、６０４４のみが形成される。本明細書中では、この不純物領域６０４３、６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。（図１１（Ｃ））
【００７９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板６００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。
【００８０】
この熱処理において、ゲート電極６０２８〜６０３１と容量配線６０３２形成する金属膜６０２８ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜６０３１を晒しても同様に形成すりことができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８１】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１１（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた。（図１１（Ｄ））
【００８２】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電膜を形成する。この第２の導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）６０４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）６０４６として形成した。導電層（Ｄ）６０４５は６１００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）６０４６は５０〜６１００（好ましくは１００〜６０５０ｎｍ）で形成すれば良い。（図１２（Ａ））
【００８３】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）６０４６と導電層（Ｄ）６０４５とをエッチング処理して、ゲート配線６０４７、６０４８と容量配線６０４９を形成た。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【００８４】
第１の層間絶縁膜６０５０は５００〜６０５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線６０５１〜６０５４と、ドレイン配線６０５５〜６０５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜６０５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００８５】
次に、パッシベーション膜６０５９として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５９に開口部を形成しておいても良い。（図１２（Ｃ））
【００８６】
その後、有機樹脂からなる第２の層間絶縁膜６０６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜６０６０にドレイン配線６０５８に達するコンタクトホールを形成し、画素電極６０６１、６０６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。（図１３）
【００８７】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持容量６１０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８８】
駆動回路のｐチャネル型ＴＦＴ６１０１には、島状半導体層６００４にチャネル形成領域２０６、ソース領域６１０７ａ、６１０７ｂ、ドレイン領域６１０８ａ，６１０８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、島状半導体層６００５にチャネル形成領域６１０９、ゲート電極６０２９と重なるＬＤＤ領域６１１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域６１１１、ドレイン領域６１１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、島状半導体層６００６にチャネル形成領域６１１３、ＬＤＤ領域６１１４，６１１５、ソース領域６１１６、ドレイン領域６１１７を有している。このＬＤＤ領域はＬov領域とゲート電極６０３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、島状半導体層６００７にチャネル形成領域６１１８、６１１９、Ｌoff領域６１２０〜６１２３、ソースまたはドレイン領域６１２４〜６１２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線６０３２、６０４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ６１０４のドレイン領域６１２６に接続し、ｎ型を付与する不純物元素が添加された半導体層６１２７とから保持容量６１０５が形成されている。図１３では画素ＴＦＴ６１０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００８９】
次に、公知の方法を用いて、対向電極６０６８および配向膜６０６９が形成された基板６０６７とアクティブマトリクス基板とをシール剤（図示せず）で貼り合せる。その後、液晶６０７０を注入し、封止剤（図示せず）で封止する。本実施例では、ネマチック液晶を用いてツイストネマチックモード（ＴＮモード）により表示を実現する。
【００９０】
以上をもって本実施例の液晶パネルが完成する。
【００９１】
以上の様に本実施例では、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置にも適用することができる。
【００９２】
（実施例３）
【００９３】
本実施例においては、上述の実施例１とは異なる構成を有する３板式のプロジェクタについて説明する。
【００９４】
図１５において、７０１は光源、７０２および７０３はダイクロイックミラー、７０４、７０５および７０６は全反射ミラー、７０７、７０８および７０８は液晶パネル、７１０はダイクロイックプリズム、７１１は投影レンズである。
【００９５】
図１６には、本実施例の表示装置をフロントプロジェクタとして用いた例である。８０１は本体、８０２はスクリーンである。
【００９６】
（実施例４）
【００９７】
上述の本発明の表示パネルにはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【００９８】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【００９９】
ここで、いわゆるＶ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図１６に示す。図１６に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１００】
図１６に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１０１】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１０２】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１０３】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１０４】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【０１０５】
なお、図１６に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の投射型表示装置の液晶パネルの表示媒体として用いることができる。
【０１０６】
【発明の効果】
【０１０７】
本発明によると、１つの表示パネルが欠陥画素を有する場合、他の２つの表示パネルの欠陥画素と同座標の画素の輝度を下げる補正を行う。こうすることによって、３つ表示パネルの映像を合成映像において欠陥画素が目立たなくなり、映像の劣化を極力防ぐことができる。よって、少々欠陥画素が存在する液晶パネルをも有効に用いることができる。
【図面の簡単な説明】
【図１】  本発明の概念を示す図である。
【図２】  本発明の投射型表示装置のある実施形態の回路ブロック図である。
【図３】  本発明の欠陥補正システムの補正テーブル作成のフローチャートである。
【図４】  本発明の欠陥補正システムの補正テーブル作成のフローチャートである。
【図５】  本発明の投射型表示装置の例である。
【図６】  本発明の投射型表示装置をリアプロジェクタとして用いた例である。
【図７】  本発明の投射型表示装置のある実施例の回路ブロック図である。
【図８】  本発明の投射型表示装置のある実施例の液晶パネルの回路ブロック図である。
【図９】  本発明の投射型表示装置に用いる液晶パネルの作製方法例を示す図である。
【図１０】  本発明の投射型表示装置に用いる液晶パネルの作製方法例を示す図である。
【図１１】  本発明の投射型表示装置に用いる液晶パネルの作製方法例を示す図である。
【図１２】  本発明の投射型表示装置に用いる液晶パネルの作製方法例を示す図である。
【図１３】  本発明の投射型表示装置に用いる液晶パネルの作製方法例を示す図である。
【図１４】  本発明の投射型表示装置の例である。
【図１５】  本発明の投射型表示装置をフロントプロジェクタとして用いた例である。
【図１６】  Ｖ字型の電気光学特性を示す無しきい値反強誘電性液晶の印加電圧−透過率を示すグラフである。
【図１７】  ３板式の投射型表示装置の例である。
【図１８】  ３つの映像が合成されてカラー映像が作成される様子を示した図である。
【図１９】  １つの映像に欠陥がある場合のカラー映像の様子を示した図である。
【符号の説明】
１０１  欠陥画素
１０２、１０３  正常な画素
２０１、２０２、２０３  液晶パネル
２０４，２０５、２０６  デジタルビデオデータ補正回路
２０８  デジタルビデオデータ供給源
２０７  欠陥画素座標入力回路
【図１】
0004443675.tif 000002
【図２】
0004443675.tif 000003
【図３】
0004443675.tif 000004
【図４】
0004443675.tif 000005
【図５】
0004443675.tif 000006
【図６】
0004443675.tif 000007
【図７】
0004443675.tif 000008
【図８】
0004443675.tif 000009
【図９】
0004443675.tif 000010
【図１０】
0004443675.tif 000011
【図１１】
0004443675.tif 000012
【図１２】
0004443675.tif 000013
【図１３】
0004443675.tif 000014
【図１４】
0004443675.tif 000015
【図１５】
0004443675.tif 000016
【図１６】
0004443675.tif 000017
【図１７】
0004443675.tif 000018
【図１８】
0004443675.tif 000019
【図１９】
0004443675.tif 000020