(57)【特許請求の範囲】
【請求項１】
検査対象であるモニタを含み２つの端子を有するテスト回路を該端子同士の接続により複数個直列接続した直列接続回路と、
該直列接続回路の一方の端に外部から第１の電圧を供給する端子と、
該直列接続回路の他方の端に外部から第２の電圧を供給する端子と、
前記第１の電圧を供給する端子と前記第２の電圧を供給する端子とは別個の端子であり、外部から電位測定可能な測定端子と、
該直列接続回路から任意のテスト回路を選択し該選択したテスト回路の該２つの端子のうち少なくとも一方を該測定端子に接続する選択手段
を含むことを特徴とする半導体回路。
【請求項２】
該モニタは正常時に実質的に開放状態であり異常時に実質的に導通状態になる回路素子であることを特徴とする請求項１記載の半導体回路。
【請求項３】
該モニタは正常時に実質的に短絡状態であり異常時に実質的に高インピーダンス状態となることを特徴とする請求項１記載の半導体回路。
【請求項４】
該テスト回路は、該モニタと抵抗とを並列接続した回路であることを特徴とする請求項１記載の半導体回路。
【請求項５】
該抵抗の抵抗値は、異常時における該モニタの測定対象の抵抗値よりも大きいことを特徴とする請求項４記載の半導体回路。
【請求項６】
検査対象であるモニタを含み２つの端子を有するテスト回路を該端子同士の接続により複数個直列接続した直列接続回路と、
該直列接続回路の一方の端に外部から第１の電圧を供給する端子と、
該直列接続回路の他方の端に外部から第２の電圧を供給する端子と、
外部から電位測定可能な測定端子と、
該直列接続回路から任意のテスト回路を選択し該選択したテスト回路の該２つの端子のうち少なくとも一方を該測定端子に接続する選択手段
を含み、
該テスト回路は、該モニタと第１の抵抗とを直列接続し、該モニタと該第１の抵抗との直列接続を第２の抵抗と並列接続した回路であることを特徴とする半導体回路。
【請求項７】
該第１の抵抗の抵抗値は正常時における該モニタの測定対象の抵抗値よりも大きく、該第２の抵抗の抵抗値は該第１の抵抗の抵抗値よりも大きいことを特徴とする請求項６記載の半導体回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体プロセスの検査のためのモニタに関する。
【０００２】
【従来の技術】
半導体プロセスの立ち上げ時に、プロセス技術を確立するために、実際に半導体回路要素を作成して試験をする必要がある。また半導体プロセスが立ち上がった後であっても、製品ロットの監視のため等に、検査対象として半導体回路要素を作成して試験することが必要になる。このような試験目的のために作成されるチップをＴＥＧ（Test Element Group）と称し、またＴＥＧ内部の各回路要素をモニタと称する。例えば、トランジスタを回路要素としてモニタを実際に作成して、種々の電圧・電流条件下でのトランジスタの特性を試験することで、モニタ作成に使用した半導体プロセスが適当であるか否かを判断することが出来る。
【０００３】
【発明が解決しようとする課題】
半導体プロセスの限界点や再現性を調べるためには、数多くのモニタを１つのチップに搭載することが好ましい。しかし一般に、抵抗、コンデンサ、トランジスタといった回路素子であるモニタには、モニタ毎に少なくとも２つの端子が必要であり、例えばＭ個のモニタを１つのチップに搭載した場合、２M個の端子に対応して２M個のパッドをチップに設けることになる。１つのチップに搭載できるパッドの数は、パッドの面積の為にかなり限られており、充分な数のモニタを搭載する妨げになる。
【０００４】
この問題を解決するために、従来は、例えば各モニタの入力側の端子を一つに纏める等、共通化できる端子を一つに纏めて単一のパッドに接続することで、パッド数を削減するように構成されていた。しかしこの方法では、当然ながら出力側の端子を共通化してしまうと各モニタの特性を独立に測定出来ないので、出力側の端子を共通化することは不可能であり、パッド数を半数にする程度が限界であった。
【０００５】
以上を鑑みて、本発明は、パッド数によって制限されること無く数多くのモニタを搭載可能な試験用半導体チップを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体回路は、検査対象であるモニタを含み２つの端子を有するテスト回路を該端子同士の接続により複数個直列接続した直列接続回路と、該直列接続回路の一方の端に外部から第１の電圧を供給する端子と、該直列接続回路の他方の端に外部から第２の電圧を供給する端子と、前記第１の電圧を供給する端子と前記第２の電圧を供給する端子とは別個の端子であり、外部から電位測定可能な測定端子と、該直列接続回路から任意のテスト回路を選択し該選択したテスト回路の該２つの端子のうち少なくとも一方を該測定端子に接続する選択手段を含むことを特徴とする。
【０００７】
上記半導体回路においては、各々が測定対象のモニタを含む複数のテスト回路を直列に接続し、任意の１つのテスト回路を選択してその上端接続点の電位と下端接続点の電位とを選択手段を介して測定可能な構成とすることで、テスト回路に生じる電圧降下を測定することが出来る。この構成では、テスト回路或いはその内部のモニタ回路に電気的に接続される端子は、複数の直列接続されたテスト回路に対する電源電圧端子、グランド電圧端子、及び測定端子の計３個で済むことになり、従来の構成と比較して大幅に端子数ひいてはパッド数を削減することが可能になる。従って、単一のチップに数多くのモニタを搭載することが可能になり、効率的な試験用半導体チップを生成することが出来る。
【０００８】
【発明の実施の形態】
以下に、本発明の原理及び実施例を添付の図面を用いて詳細に説明する。
【０００９】
図１は、本発明の原理による試験用半導体チップを説明するための図である。
【００１０】
図１において、試験用半導体チップ１０は、各々が測定対象のモニタを含む複数のテスト回路１１−１乃至１１−ｎ、選択手段１２、及び端子Ｔ１乃至Ｔ３を含む。複数のテスト回路１１−１乃至１１−ｎは直列に接続され、直列接続の両端に端子Ｔ１及びＴ２がそれぞれ設けられる。例えば端子Ｔ１が高電位に設定され、端子Ｔ２がグランド電位に設定される。選択手段１２は、直列接続された複数のテスト回路１１−１乃至１１−ｎ間の各々の上端及び下端に接続されており、任意の接続点を選択して測定端子である端子Ｔ３に接続する。これによって、測定端子Ｔ３に現れる電位を測定することで、テスト回路１１−１乃至１１−ｎが直列接続された回路の選択された位置の電位を測定することが可能になる。
【００１１】
例えばテスト回路１１−２の上端接続点の電位と下端接続点の電位とを測定することで、テスト回路１１−２に生じる電圧降下を測定することが出来る。これによって、例えば本来開放状態であるはずのモニタ（試験対象回路素子）が正しく開放状態にあるか否か、また本来短絡状態であるはずのモニタ（試験対象回路素子）が正しく短絡状態にあるか否か等を判断することが出来る。
【００１２】
この構成では、テスト回路或いはその内部のモニタ回路に電気的に接続される端子は、端子Ｔ１乃至Ｔ３の計３個で済むことになり、従来の構成と比較して大幅に端子数ひいてはパッド数を削減することが可能になる。従って、単一のチップに数多くのモニタを搭載することが可能になり、効率的な試験用半導体チップを生成することが出来る。なお現実には、選択手段１２の選択動作を制御する端子が必要になる。例えば６３個のテスト回路１１−１乃至１１−ｎ（ｎ＝６３）が設けられている場合には、６ビットの情報選択（２6＝６４）であるので、６つの端子及びパッドが、上記３つの端子及びパッドに追加されることになる。しかしこの場合であっても、従来技術のように６３個のテスト回路に対して２端子ずつで１２６端子を搭載する場合、或いは入力端子の共通化を図って６４端子（入力１端子及び出力６３端子）の場合に比較して、大幅に端子及びパッドの数を削減することが可能である。
【００１３】
図２は、開放状態が正常状態であるモニタを検査する際の回路構成を示す。
【００１４】
図１と同様に、テスト回路１１−１乃至１１−ｎが直列に接続され、直列接続の両端に端子Ｔ１及び端子Ｔ２が設けられる。図１の選択手段１２は、図２のスイッチＳ１乃至Ｓ６４に対応する。端子Ｓに入力される選択信号に基づいてスイッチＳ１乃至Ｓ６４の１つが導通し、導通先の電位が測定端子Ｔ３に現れる。端子Ｓは、１つとして図示されるが実際には最低６ビット分の端子が必要である。
【００１５】
テスト回路１１−１乃至１１−ｎの各々は、モニタＭｘ及び抵抗Ｒｘ（ｘは１乃至６３の何れかの整数）を含む。ここで抵抗Ｒ１乃至Ｒ６３は、その規格上の抵抗値が既知の抵抗（所定の規格で製造された抵抗）である。モニタＭ１乃至Ｍ６３は、例えばコンデンサやオフ状態のトランジスタ等のような、正常状態で開放状態である回路素子である。
【００１６】
端子Ｔ１に高電圧を印加して、端子Ｔ２をグランド電位に設定すると、テスト回路１１−１乃至１１−６３の直列接続に電流が流れる。ここでモニタＭ１乃至Ｍ６３は開放状態の素子であるので、正常であれば殆ど電流は流れない。モニタＭｘが開放状態であっても抵抗Ｒｘが並列に接続されているので、電流は抵抗Ｒｘを介して流れ、次段のテスト回路に供給されることになる。モニタＭｘが正常に製造されていない場合、或いは電圧印加により許容限界を超えて破壊されてしまった場合など、開放状態ではなく短絡状態になる。この場合、対応するテスト回路１１−ｘの両端の電位を測定することで、モニタＭｘが短絡状態となっている旨を検出すると共に、モニタＭｘの抵抗値（微小な抵抗値）を測定することが出来る。これにより、各モニタを製造する半導体プロセスを評価することが可能となる。
【００１７】
図３は、短絡状態が正常状態であるモニタを検査する際の回路構成を示す。
【００１８】
図１と同様に、テスト回路１１−１乃至１１−ｎが直列に接続され、直列接続の両端に端子Ｔ１及び端子Ｔ２が設けられる。図１の選択手段１２は、図３のスイッチＳ１乃至Ｓ６４に対応する。端子Ｓに入力される選択信号に基づいてスイッチＳ１乃至Ｓ６４の１つが導通し、導通先の電位が測定端子Ｔ３に現れる。端子Ｓは、１つとして図示されるが実際には最低６ビット分の端子が必要である。
【００１９】
テスト回路１１−１乃至１１−ｎの各々は、モニタＭｘ、抵抗ｒｘ、及び抵抗Ｒｘ（ｘは１乃至６３の何れかの整数）を含む。ここで抵抗ｒｘはモニタＭｘに直列に接続され、この直列接続に抵抗Ｒｘが並列に接続される。抵抗ｒ１乃至ｒ６３及び抵抗Ｒ１乃至Ｒ６３は、その規格上の抵抗値が既知の抵抗（所定の規格で製造された抵抗）である。モニタＭ１乃至Ｍ６３は、例えば抵抗やオン状態のトランジスタ等のような、正常状態で短絡状態である回路素子である。
【００２０】
端子Ｔ１に高電圧を印加して、端子Ｔ２をグランド電位に設定すると、テスト回路１１−１乃至１１−６３の直列接続に電流が流れる。ここで抵抗ｒｘは抵抗Ｒｘよりはるかに小さい（ｒｘ＜＜Ｒｘ）抵抗値を有するように設計される。モニタＭ１乃至Ｍ６３は短絡状態の素子であるので、正常であれば殆どの電流は、抵抗Ｒｘ側ではなく抵抗ｒｘ及びモニタＭｘ側の経路を流れる。抵抗ｒｘは、短絡状態のモニタを電流が流れて端子Ｔ１及びＴ２間が短絡してしまい大電流が流れるのを防ぐ役目を有する。モニタＭｘが正常に製造されていない場合、或いは電圧印加により許容限界を超えて破壊されてしまった場合など、短絡状態ではなく開放状態になる。この場合、対応するテスト回路１１−ｘの両端の電位を測定することで、モニタＭｘが開放状態となっている旨を検出すると共に、モニタＭｘの抵抗値（大きな抵抗値）を測定することが出来る。これにより、各モニタを製造する半導体プロセスを評価することが可能となる。
【００２１】
以下に、本発明の実施例を説明する。
【００２２】
図４は、開放状態が正常状態であるモニタを検査する際の回路構成の実施例を示す図である。
【００２３】
図２と同様に、テスト回路１１−１乃至１１−６３が直列に接続され、直列接続の両端に端子Ｔ１及び端子Ｔ２が設けられる。テスト回路１１−１乃至１１−６３の各々は、モニタＭｘ及び抵抗Ｒｘ（ｘは１乃至６３の何れかの整数）の並列接続より構成される。ここで抵抗Ｒ１乃至Ｒ６３は、その規格上の抵抗値が既知の抵抗（所定の規格で製造された抵抗）である。モニタＭ１乃至Ｍ６３は、例えばコンデンサやオフ状態のトランジスタ等のような、正常状態で開放状態である回路素子である。
【００２４】
図１の選択手段１２に対応する機構は、複数のセレクタ回路２１よりなる。各セレクタ回路２１は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタよりなるトランスファーゲート２２及び２３と、インバータ２４を含む。インバータ２４には、外部端子からの選択信号が供給される。この選択信号がＨＩＧＨのときにトランスファーゲート２２が開き、選択信号がＬＯＷのときにトランスファーゲート２３が開く。この動作によって、セレクタ回路２１に入力される２本の入力線の一方を選択して、出力線に電気的に接続する。
【００２５】
端子Ｄ０に対してセレクタ回路２１は３２個設けられており、テスト回路１１−１乃至１１−６３の直列接続の６４点の電圧測定点に接続されている。これら３２個のセレクタ回路２１の３２本の出力信号線に、端子Ｄ１で制御される１６個のセレクタ回路２１が接続される。またこれら１６個のセレクタ回路２１の１６本の出力信号線に、端子Ｄ２で制御される８個のセレクタ回路２１が接続される。このように順次２対１の比率で選択をしていき、端子Ｄ５で制御される１個のセレクタ回路２１の出力が、選択手段１２の出力端子Ｔ３となる。この構成によって、テスト回路１１−１乃至１１−６３の直列接続の６４点の電圧測定点のうちの一つを選択して、出力端子Ｔ３に接続することが出来る。
【００２６】
図５は、テスト回路のモニタ及び抵抗の値の例を示す図である。
【００２７】
図５には、異なった回路素子パラメータに対応して項目０乃至項目９が示される。何れの項目においてもモニタ数は６３であり、端子Ｔ１及びＴ２間に２Ｖの電圧が印加される。またモニタＭｘの抵抗値ｒｍは、通常時に１０ＭΩ（実質的に開放）、異常時に３００ｋΩであるとされている。
【００２８】
項目０は、Ｍｘの抵抗値が無限大（１０ＭΩ以上）で、Ｍｘの異常が１つも無い場合に対応する。この場合、異常モニタが存在しなければ、テスト回路１１−１乃至１１−６３の直列接続に流れる電流は0.1058μＡであり、各通常モニタＭｘの両端に現れる電位差は31.7460ｍＶである。
【００２９】
項目１乃至３は、各抵抗Ｒｘの抵抗値Ｒが100ｋΩである場合に対応する。項目１は異常なモニタの数が１つの場合、項目２は異常なモニタの数が１０個の場合、項目３は異常なモニタの数が１５個の場合である。例えば、異常なモニタの数が１つである項目１の場合、各通常モニタＭｘの両端に現れる電位差は31.8725ｍＶであり、異常モニタＭｘの両端に現れる電位差は23.9044ｍＶである。
【００３０】
項目４乃至６は、各抵抗Ｒｘの抵抗値Ｒが300ｋΩである場合に対応する。項目４は異常なモニタの数が１つの場合、項目５は異常なモニタの数が１０個の場合、項目６は異常なモニタの数が１５個の場合である。例えば、異常なモニタの数が１つである項目４の場合、各通常モニタＭｘの両端に現れる電位差は32.0000ｍＶであり、異常モニタＭｘの両端に現れる電位差は16.0000ｍＶである。
【００３１】
項目７乃至９は、各抵抗Ｒｘの抵抗値Ｒが３ＭΩである場合に対応する。項目７は異常なモニタの数が１つの場合、項目８は異常なモニタの数が１０個の場合、項目９は異常なモニタの数が１５個の場合である。例えば、異常なモニタの数が１つである項目７の場合、各通常モニタＭｘの両端に現れる電位差は32.2108ｍＶであり、異常モニタＭｘの両端に現れる電位差は2.9283ｍＶである。
【００３２】
上記何れの場合においても、モニタＭｘの両端に現れる電位差（テスト回路両端の電位差）を測定すれば、そのモニタが正常状態であるのか異常状態であるのかを、測定された電位差から判断することが出来る。また抵抗Ｒｘは、その規格上の抵抗値が既知であるので、この抵抗値を基にして、正常時及び異常時の何れの場合であっても、測定された電位差からモニタの抵抗値を算出することが出来る。
【００３３】
但し厳密に言えば、抵抗Ｒｘはその規格上の抵抗値が既知であるだけで、実際の抵抗値は不明である。またこの実際の抵抗値は測定することも不可能である。従って、抵抗Ｒｘの実際の抵抗値が規格上の抵抗値と異なっていた場合には、規格上の抵抗値を用いて測定された電位差からモニタの抵抗値を算出すると、実際のモニタの抵抗値とは異なってしまうことになる。
【００３４】
この様子が、図５の下部に示される。例えば実際の抵抗Ｒｘの抵抗値Ｒが、規格上の抵抗値よりも２０％大きい場合には、規格どおりの場合に比較して異常モニタの両端の電位差が大きくなってしまう。項目１の場合には、異常モニタの両端の電位差は27.3193ｍＶとなり、抵抗Ｒｘの抵抗値が規格どおりの場合（23.9044ｍＶ）と比較して増大している。この（抵抗Ｒｘの実際の抵抗値が規格上の抵抗値とは異なることに起因する）異常モニタ両端に生じる電位差の誤差は、規格上の抵抗Ｒｘの抵抗値Ｒが大きくなるほど小さくなる。項目７の場合即ち規格上の抵抗値Ｒが３ＭΩの場合には、異常モニタの両端の電位差は、抵抗値Ｒが規格どおりの場合に2.9283ｍＶであるのに対して、抵抗値Ｒが規格より２０％増の場合には2.9733ｍＶとなっている。このように、規格上の抵抗Ｒｘの抵抗値Ｒが大きくなるほど、抵抗Ｒの誤差による異常モニタの両端の電位差への影響は小さくなる。
【００３５】
抵抗Ｒの誤差は、異常モニタ両端の電位差から算出するモニタの抵抗値にも影響を与える。例えば、抵抗値Ｒが規格上の抵抗値よりも２０％大きい場合には、項目１において、異常モニタの両端の電位差は27.3193ｍＶである。この電位差を測定して、規格上の抵抗値である100ｋΩを用いてモニタの抵抗値を算出すると600ｋΩとなる。これは実際の異常モニタの抵抗値である300ｋΩに比べて約２倍であり、100％の誤差になってしまう。しかしこの誤差は、規格上の抵抗Ｒｘの抵抗値Ｒが大きくなるほど小さくなる。例えば、抵抗値Ｒが規格上の抵抗値よりも２０％大きい場合には、項目７において、異常モニタの両端の電位差は2.9733ｍＶである。この電位差を測定して、規格上の抵抗値である３ＭΩを用いてモニタの抵抗値を算出すると305ｋΩとなる。これは実際の異常モニタの抵抗値である300ｋΩに略等しく、約1.7％の誤差しか生じない。
【００３６】
このように本発明においては、テスト回路１１−１乃至１１−ｎにおいてモニタＭｘに並列に接続する抵抗Ｒｘの抵抗値が大きいほど、この抵抗値の規格上の値からずれる誤差が、算出されたモニタ抵抗値に与える影響は小さくなる。これは、モニタＭｘに並列に接続する抵抗Ｒｘの抵抗値が大きいほど、モニタＭｘを流れる電流に比較して抵抗Ｒｘ側を流れる電流が小さくなり、テスト回路両端に現れる電位差はモニタの抵抗値だけを反映した電位差に近づくからである。即ち、テスト回路両端に現れる電位差がモニタの抵抗値だけを反映した電位差に近いほど、抵抗Ｒｘの抵抗値の誤差の影響が小さくなり、正確なモニタ抵抗値を測定することが可能になる。
【００３７】
実際には大きな抵抗ほどチップ上で占める面積が大きくなるので、使用可能な面積と測定精度との兼ね合いを考慮して、例えば測定したいモニタの異常時の抵抗値をｒｍとした場合、ｒｍ＜Ｒの範囲で抵抗Ｒｘの抵抗値Ｒを適当な値に設定すればよい。
【００３８】
図６は、実質短絡状態が正常状態であるモニタを検査する際の回路構成の実施例を示す図である。図４と同一の要素は同一の参照番号で参照され、その説明は省略される。
【００３９】
図３と同様に、テスト回路１１−１乃至１１−６３が直列に接続され、直列接続の両端に端子Ｔ１及び端子Ｔ２が設けられる。テスト回路１１−１乃至１１−６３の各々は、モニタＭｘ、抵抗ｒｘ、及び抵抗Ｒｘ（ｘは１乃至６３の何れかの整数）を含む。ここで抵抗ｒｘはモニタＭｘに直列に接続され、この直列接続に抵抗Ｒｘが並列に接続される。ここで抵抗Ｒ１乃至Ｒ６３及びｒ１乃至ｒ６３は、その規格上の抵抗値が既知の抵抗（所定の規格で製造された抵抗）である。モニタＭ１乃至Ｍ６３は、例えば抵抗やオン状態のトランジスタ等のような、正常状態で導通状態である回路素子である。
【００４０】
図７は、テスト回路のモニタ及び抵抗の値の例を示す図である。
【００４１】
図７には、異なった回路素子パラメータに対応して項目０乃至項目９が示される。何れの項目においてもモニタ数は６３であり、端子Ｔ１及びＴ２間に２Ｖの電圧が印加される。またモニタＭｘの抵抗値ｒｍは、通常時に５Ω（実質的に短絡）、異常時に１００Ωであるとされている。また更に、抵抗Ｒｘの抵抗値Ｒは５００Ωである。
【００４２】
項目０は、抵抗ｒｘの抵抗値ｒが20Ωであり、異常モニタが存在しない場合に対応する。この場合、テスト回路１１−１乃至１１−６３の直列接続に流れる電流は1.3333μＡであり、各通常モニタＭｘの電位差は31.7460ｍＶである。
【００４３】
項目１乃至３は、抵抗ｒｘが存在しない場合（ｒ＝０）に対応する。項目１は異常なモニタの数が１つの場合、項目２は異常なモニタの数が１０個の場合、項目３は異常なモニタの数が６０個の場合である。例えば、異常なモニタの数が６０個である項目３の場合、各通常モニタＭｘの電位差は1.9743ｍＶであり、異常モニタＭｘの電位差は33.2346ｍＶである。
【００４４】
項目４乃至６は、各抵抗ｒｘの抵抗値ｒが５Ωである場合に対応する。項目４は異常なモニタの数が１つの場合、項目５は異常なモニタの数が２０個の場合、項目６は異常なモニタの数が６０個の場合である。例えば、異常なモニタの数が６０個である項目６の場合、各通常モニタＭｘの電位差は3.7448ｍＶであり、異常モニタＭｘの電位差は33.1461ｍＶである。
【００４５】
項目７乃至９は、各抵抗ｒｘの抵抗値ｒが20Ωである場合に対応する。項目７は異常なモニタの数が１つの場合、項目８は異常なモニタの数が２０個の場合、項目９は異常なモニタの数が６０個の場合である。例えば、異常なモニタの数が６０個である項目９の場合、各通常モニタＭｘの電位差は8.1014ｍＶであり、異常モニタＭｘの電位差は32.9283ｍＶである。
【００４６】
ここで抵抗ｒｘは、電流にリミットをかけて素子を破壊しない役割を果たす。従って、図８に示されるように、テスト回路１１−１乃至１１−ｎの直列接続の一部に抵抗３０を直列に挿入するようにすれば、各テスト回路に抵抗ｒｘを挿入しなくてもよい。但し図８のような構成においては、抵抗３０は、電流にリミットをかける機能しか果たさないが、図６の抵抗ｒｘには、電流リミット機能以外の機能も果たしている。
【００４７】
図７の項目３に示されるように、抵抗ｒｘが存在せず異常モニタの数が多い場合には、流れる電流量が少なくなり、各通常モニタＭｘの電位差は1.9743ｍＶと小さい値となっている。この時、例えば電圧を測定する電圧計の分解能が２ｍＶであるとすると、1.9743ｍＶは丸められて２ｍＶとなってしまう。しかしながら例えば項目９に示されるように、20Ωの抵抗ｒｘを設けた場合には、異常モニタの数が多くなり流れる電流量が少なくなっても、各通常モニタＭｘの電位差は8.1014ｍＶとなる。従って、少ない電流でも大きな電位差を確保することが可能となる。
【００４８】
但し抵抗ｒｘの抵抗値ｒを抵抗Ｒｘの抵抗値Ｒに近づけてしまうと、通常モニタの場合と異常モニタの場合とで、電位差にそれ程の違いが無くなってしまう。図９は、抵抗値ｒを抵抗値Ｒに近づけた場合の各電流・電圧値を示す図である。図９に示されるように、抵抗値ｒを300Ωとして抵抗値Ｒの500Ωに近づけた場合、通常モニタの場合の電位差と異常モニタの場合の電位差にそれ程の違いがなくなり、抵抗Ｒｘの製造ばらつきによる差なのか、或いは実際にモニタの抵抗値が変化したために生じた差であるのかが判別できなくなってしまう。
【００４９】
以上のように、導通状態が正常状態であるモニタを検査する際の回路構成においては、抵抗ｒｘをモニタＭｘに直列に接続し、この直列接続を抵抗Ｒｘに並列接続する構成が好ましい。抵抗ｒｘの抵抗値ｒとしては、測定したいモニタの正常時の抵抗値をｒｍとした場合、ｒｍ＜ｒ＜Ｒの値であることが好ましい。例えば、抵抗値ｒは、そのオーダーが抵抗値ｒｍより少なくとも一桁高く、また抵抗Ｒｘの抵抗値Ｒより少なくとも一桁低くなるように設定することが好ましい。
【００５０】
以上説明したように、本発明の試験用半導体チップにおいては、各々が測定対象のモニタを含む複数のテスト回路を直列に接続し、任意の１つのテスト回路を選択してその上端接続点の電位と下端接続点の電位とを選択手段を介して測定可能な構成とすることで、テスト回路に生じる電圧降下を測定することが出来る。これによって、例えば本来開放状態であるはずのモニタが正しく開放状態にあるか否か、また本来短絡状態であるはずのモニタが正しく短絡状態にあるか否か等を判断することが出来る。
【００５１】
なお直列接続された複数のテスト回路の各モニタは同一である必要はなく、それぞれが異なるモニタであって構わない。また各テスト回路の抵抗素子の抵抗値は、全て同一である必要はなく、測定対象のモニタに応じて変化させてよい。或いは、各テスト回路の抵抗素子の抵抗値を全て同一に設定してもよい。
【００５２】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００５３】
なお本発明の内容は、以下に記載される範囲の発明を含むものである。
【００５４】
付記１）検査対象であるモニタを含み２つの端子を有するテスト回路を該端子同士の接続により複数個直列接続した直列接続回路と、該直列接続回路の一方の端に外部から第１の電圧を供給する端子と、該直列接続回路の他方の端に外部から第２の電圧を供給する端子と、外部から電位測定可能な測定端子と、該直列接続回路から任意のテスト回路を選択し該選択したテスト回路の該２つの端子のうち少なくとも一方を該測定端子に接続する選択手段を含むことを特徴とする半導体回路。
【００５５】
付記２）該モニタは正常時に実質的に開放状態であり異常時に実質的に導通状態になる回路素子であることを特徴とする付記１記載の半導体回路。
【００５６】
付記３）該モニタは正常時に実質的に短絡状態であり異常時に実質的に高インピーダンス状態となることを特徴とする付記１記載の半導体回路。
【００５７】
付記４）該テスト回路は、該モニタと抵抗とを並列接続した回路であることを特徴とする付記１記載の半導体回路。
【００５８】
付記５）該抵抗の抵抗値は、異常時における該モニタの測定対象の抵抗値よりも大きいことを特徴とする付記４記載の半導体回路。
【００５９】
付記６）該直列接続回路は更に直列接続された電流制限用の抵抗を含むことを特徴とする付記４記載の半導体回路。
【００６０】
付記７）該テスト回路は、該モニタと第１の抵抗とを直列接続し、該モニタと該第１の抵抗との直列接続を第２の抵抗と並列接続した回路であることを特徴とする付記１記載の半導体回路。
【００６１】
付記８）該第１の抵抗の抵抗値は正常時における該モニタの測定対象の抵抗値よりも大きく、該第２の抵抗の抵抗値は該第１の抵抗の抵抗値よりも大きいことを特徴とする付記７記載の半導体回路。
【００６２】
付記９）該選択手段は、２ｎビットの選択に対してｎ個の選択用端子を含むことを特徴とする付記１記載の半導体装置。
【００６３】
【発明の効果】
本発明の試験用半導体チップにおいては、各々が測定対象のモニタを含む複数のテスト回路を直列に接続し、任意の１つのテスト回路を選択してその上端接続点の電位と下端接続点の電位とを選択手段を介して測定可能な構成とすることで、テスト回路に生じる電圧降下を測定することが出来る。この構成では、テスト回路或いはその内部のモニタ回路に電気的に接続される端子は、複数の直列接続されたテスト回路に対する電源電圧端子、グランド電圧端子、及び測定端子の計３個で済むことになり、従来の構成と比較して大幅に端子数ひいてはパッド数を削減することが可能になる。従って、単一のチップに数多くのモニタを搭載することが可能になり、効率的な試験用半導体チップを生成することが出来る。
【図面の簡単な説明】
【図１】本発明の原理による試験用半導体チップを説明するための図である。
【図２】開放状態が正常状態であるモニタを検査する際の回路構成を示す図である。
【図３】短絡状態が正常状態であるモニタを検査する際の回路構成を示す図である。
【図４】開放状態が正常状態であるモニタを検査する際の回路構成の実施例を示す図である。
【図５】テスト回路のモニタ及び抵抗の値の例を示す図である。
【図６】実質短絡状態が正常状態であるモニタを検査する際の回路構成の実施例を示す図である。
【図７】テスト回路のモニタ及び抵抗の値の例を示す図である。
【図８】実質短絡状態が正常状態であるモニタを検査する際の回路構成の別の実施例を示す図である。
【図９】抵抗値ｒを抵抗値Ｒに近づけた場合の各電流・電圧値を示す図である。
【符号の説明】
１１−１乃至１１−ｎ  テスト回路
１２  選択手段
【図１】
0004480880.tif 000002
【図２】
0004480880.tif 000003
【図３】
0004480880.tif 000004
【図４】
0004480880.tif 000005
【図５】
0004480880.tif 000006
【図６】
0004480880.tif 000007
【図７】
0004480880.tif 000008
【図８】
0004480880.tif 000009
【図９】
0004480880.tif 000010