(57)【特許請求の範囲】
【請求項１】
少なくとも１層のｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を有する半導体素子の製造方法であって、前記ｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を、６００℃以上の温度でアニールした後、急冷して、前記ｐ型ドーパントを活性化させる半導体素子の製造方法において、
前記急冷の際に、前記アニールしたＩＩＩ族窒化物半導体層の表裏の両面側から冷却ガスで急冷し、
前記ＩＩＩ族窒化物半導体層の表側を急冷する冷却ガスをＨｅガスとし、かつ、
前記ＩＩＩ族窒化物半導体層の裏側を急冷する冷却ガスをＨ2 ガスとする
ことを特徴とする半導体素子の製造方法。
【請求項２】
アニールしたＩＩＩ族窒化物半導体層を１２５℃／分以上の冷却速度で急冷することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
ＩＩＩ族窒化物半導体層をアニールする際の雰囲気ガスと急冷する際の冷却ガスとが互いに異なるガスであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
Ｈｅガスの流れとＨ2 ガスの流れとを分離することを特徴とする請求項１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも１層のｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を有する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
近年、光ディスクの大容量化に代表される短波長半導体レーザーのニーズの高まりにより、発振波長６３５〜６５０ｎｍの赤色可視光半導体レーザーによるＤＶＤ規格用光源に続いて、次世代高密度ＤＶＤ規格用光源として、ＧａＮ系材料による青紫半導体レーザーに期待が寄せられている。
このＧａＮ系材料による青紫半導体レーザーにおいては、ｎ型半導体膜は容易に得られているが、ｐ型半導体膜は、例えば、Ｍｇをドーパントとしてドープしても、アズグロン（as grown）の状態（即ち、結晶成長後、アニール等によるｐ型ドーパントの活性化処理を行わない状態）では活性化しないので、低抵抗なｐ型半導体膜は得られていない。
現在においても、ＭＯ−ＣＶＤ法により成膜したｐ型不純物をドープしたＧａＮ膜の低抵抗化には、活性化アニールが必要である。超格子構造を用いた低抵抗化技術においても、やはりアニール等によるｐ型ドーパントの活性化が必要であり、ｐ型ドーパントの活性化における活性化率の向上は、依然としてこの分野の課題の一つである。
【０００３】
ｐ型ドーパントを活性化するために最も一般的に用いられている技術は、活性化により得られる効果とコストの観点から、アニールとなっている。アニールに係わる技術は、大まかに分けると、(1) 窒素中で行うアニール、(2) 紫外線照射下で行うアニール、(3) 窒素雰囲気以外の雰囲気で行うアニール、(4) 金属膜を介して行うアニール、及び、(5) アニール後に徐冷によって行う冷却、の５つに分けられる。それらの技術の内容と問題点をＧａＮ単層膜に適用した場合を例にして以下にまとめる。
【０００４】
（１）窒素中で行うアニール（従来技術１）
特許第２５４０７９１号公報には、窒素等の不活性ガス雰囲気中でのアニールによるアクセプターの活性化に係わる技術が開示されている。この特許公報によれば、気相法によりサファイア基板上に成膜した、ｐ型不純物をドープした、ＧａＮ半導体膜を窒素雰囲気下で４００℃以上でアニールすると、アクセプターが活性化するとされている。
【０００５】
（２）紫外線照射下で行うアニール（従来技術２）
特開平７−９７３００号公報によれば、バンドギャップを越えるエネルギーを持った紫外線の照射下でアニールを行うと、アニール温度の低下が可能となり、ｐ型ドーパントの活性化率が向上するとされている。
【０００６】
（３）窒素雰囲気以外の雰囲気で行うアニール（従来技術３）
特開平１０−２０９４９３号公報によれば、酸化雰囲気中でアニールを行うと、ＧａＮ膜中からの水素の引き抜きが促進されるので、熱処理温度が低減可能であるとされている。
【０００７】
（４）金属膜を介して行うアニール（従来技術４）
特開平１１−１７７１３４号公報によれば、ＧａＮ膜上にＰｄ膜を蒸着し、これをアニールすると膜中からの水素の排出が促進され熱処理温度が低減可能であるとされている。
【０００８】
（５）アニール後に徐冷によって行う冷却（従来技術５）
特開平８−３２１１３号公報によれば、アニール後の冷却速度を自然放冷よりもさらに緩やかな徐冷とすると、ｐ型半導体膜の低抵抗化が可能であるとされている。
【０００９】
【発明が解決しようとする課題】
しかし、従来技術１においては、アニール後の冷却が自然放冷によるものであるので、ｐ型ドーパントと水素との解離が可逆的に起こる高温域に長く止まり、そのために、ＧａＮ半導体膜中から排出しきれなかった水素の多くはｐ型ドーパントを再び不活性化するという問題があり、従来技術２においては、アニール温度が低くなるとＧａＮ半導体膜中の水素の排出速度も遅くなるので、最終的にＧａＮ半導体膜中から排出しきれなかった水素によるｐ型ドーパントの不活性化の影響は免れないという問題があり、従来技術３においては、表面の酸化の影響を受けるので、やはり、低抵抗なｐ型半導体膜を得ることは難しいという問題があり、従来技術４においては、このメカニズムによっても、短時間のアニール時間では排出される水素量は窒素雰囲気中と大差はないので、やはり、低抵抗のｐ型半導体膜を得ることは難しいという問題があり、そして、従来技術５においては、徐冷によりｐ型半導体膜への応力は少なく、膜質の向上は見込めるが、高温域には他の方法にもまして長く止まることとなるので、ｐ型半導体膜中から排出しきれなかった水素によるｐ型ドーパントの不活性化の影響を受けることになり、そのために、低抵抗のｐ型半導体膜を得ることは難しいという問題があった。
【００１０】
本発明は、かかる問題を解決することを目的としている。
即ち、本発明は、動作の安定性と耐久性とに優れた高品位かつ低抵抗なｐ型ＩＩＩ族窒化物半導体層を有する半導体素子を低コストで製造することを目的としている。
【００１１】
【課題を解決するための手段】
請求項１に記載された発明は、上記目的を達成するために、少なくとも１層のｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を有する半導体素子の製造方法であって、前記ｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を、６００℃以上の温度でアニールした後、急冷して、前記ｐ型ドーパントを活性化させる半導体素子の製造方法において、
前記急冷の際に、前記アニールしたＩＩＩ族窒化物半導体層の表裏の両面側から冷却ガスで急冷し、
前記ＩＩＩ族窒化物半導体層の表側を急冷する冷却ガスをＨｅガスとし、かつ、
前記ＩＩＩ族窒化物半導体層の裏側を急冷する冷却ガスをＨ2 ガスとする
ことを特徴とする半導体素子の製造方法である。
【００１２】
請求項２に記載された発明は、請求項１に記載された発明において、アニールしたＩＩＩ族窒化物半導体層を１２５℃／分以上の冷却速度で急冷することを特徴とするものである。
【００１３】
請求項３に記載された発明は、請求項１に記載された発明において、ＩＩＩ族窒化物半導体層をアニールする際の雰囲気ガスと急冷する際の冷却ガスとが互いに異なるガスであることを特徴とするものである。
【００１４】
請求項４に記載された発明は、請求項１に記載された発明において、Ｈｅガスの流れとＨ2 ガスの流れとを分離することを特徴とするものである。
【００１５】
【発明の実施の形態】
本発明の少なくとも１層のｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を有する半導体素子の製造方法においては、前記ｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を６００℃以上の温度でアニールした後、急冷して、前記ｐ型ドーパントを活性化させる。
【００１６】
前記「アニール」においては、ｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層（膜）中のｐ型ドーパントを不活性化している水素とｐ型ドーパントとの結合が切られて、その水素が膜外に排出される。それ故、前記アニールの雰囲気は、少なくともその水素濃度が膜中よりも低い雰囲気であり、好ましくは、窒素ガス雰囲気等の不活性ガス雰囲気である。そして、前記アニールの温度は、前記ｐ型ドーパントと水素の結合を切るための熱的エネルギーを供給するために、６００℃以上、好ましくは、７５０℃以上であるが、アニールの温度が９００℃以上になると、ｐ型ドーパントの活性化よりも結晶の熱分解による窒素空孔の生成の方が優勢となり、そのために、低抵抗な膜が得られなくなるので、さらに好ましくは、６００〜９００℃、もっと好ましくは、７５０〜９００℃である。
【００１７】
従来においては、アニール後の冷却は、一般的に自然放冷により行われていたが、ｐ型ドーパントと水素との解離が可逆的に起きる温度領域に長時間さらされるので、膜中から雰囲気中に排出しきれなかった水素の多くは、ｐ型ドーパントを再び不活性化させる。しかしながら、本発明においては、アニール後、急冷するので、ｐ型ドーパントと水素との解離が可逆的に起きる温度領域にさらされる時間が短かくなり、そのために、ｐ型ドーパントの不活性化が起きる確率は低くなる。よって、本発明によれば、ｐ型ドーパントの活性化率が向上した低抵抗のｐ型ＩＩＩ族窒化物半導体層を有する、動作の安定性と耐久性とに優れた、半導体素子を低コストで得ることができる。
【００１８】
本発明における急冷の効果は、高温での急冷の度合いが大きいほど（短時間で冷却するほど）大きいが、熱衝撃によるクラックが生じない範囲である必要がある。それ故、本発明においては、好ましくは、１２５℃／分以上の冷却速度で急冷される。
【００１９】
本発明においては、このようにｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を６００℃以上の温度でアニールした後、急冷するので、加熱の方法（熱源の種類）、アニール炉の形式及び急冷の方法にかかわらず、ｐ型ドーパントを活性化させることができる。
【００２０】
本発明においては、アニールしたＩＩＩ族窒化物半導体層を冷却ガスを用いて急冷することができる。前記冷却ガスは、試料温度よりも温度の低い気体を意味する。かかる冷却ガスを用いてＩＩＩ族窒化物半導体層を冷却すると、冷却ガスは、ＩＩＩ族窒化物半導体層から直接に熱を奪うこととなるので、アニールしたＩＩＩ族窒化物半導体層を急冷させることとなる。このように、本発明によれば、アニールしたＩＩＩ族窒化物半導体層を冷却ガスを用いて急冷するので、冷却ガスの流量により冷却速度が調節可能であり、そのために、急冷の効果と急冷時に生じる温度分布のバランスをとり、最大限のｐ型ドーパントの活性化率を達成しながら応力による結晶の劣化を最小限とすることができる。また、窒素雰囲気でのアニール炉を小規模の改造で用いることができ、窒素雰囲気でのアニール同様低コストのプロセスとなる。
【００２１】
本発明においては、アニールの雰囲気は、少なくともその水素濃度が膜中よりも低い雰囲気であり、好ましくは、窒素ガス雰囲気等の不活性ガス雰囲気であることは、前述のとおりであるが、アニール後の冷却では、急冷して、即ち、冷却速度を大きくして、ｐ型ドーパントと水素の解離が可逆的に起きる温度領域に曝される時間を短くすることにより、ｐ型ドーパントの不活性化の起きる確率を低くする。それ故、冷却効果の高いガス、即ち、比熱容量の大きなガスを冷却ガスに用いることにより、目的とする「急冷」の効果を得ることが可能となる。本発明においては、前記比熱容量の大きな冷却ガスとして、Ｈｅガスが、半導体膜を直接冷却するのに用いられるが、Ｈ2 ガスは、半導体膜を直接冷却するのに用いることはできないので、基板を通して半導体膜を間接冷却するのに用いられる。
【００２２】
このように、アニールする際の雰囲気ガスと急冷する際の冷却ガスとでは求められるガスの特性が異なるので、本発明においては、ＩＩＩ族窒化物半導体層をアニールする際の雰囲気ガスと急冷する際の冷却ガスとは、好ましくは、異にするものとする。ＩＩＩ族窒化物半導体層をアニールする際の雰囲気ガスと急冷する際の冷却ガスとが互いに異なるガスであるので、アニールでは、結晶中からの水素の排出の効果と結晶の熱分解による窒素空孔の生成を抑制効果が大きな雰囲気を選ぶことが可能であり、また、急冷では、冷却速度を大きくするために比熱容量の大きなガス雰囲気を用いることが可能であり、そのために、ｐ型ドーパントと水素の解離が可逆的に起きる温度領域に曝される時間を短くすることにより不活性化の起きる確率は低下できる。また、窒素雰囲気でのアニール炉を小規模の改造で用いることができ、窒素雰囲気でのアニール同様低コストのプロセスとなる。
【００２３】
本発明においては、アニールしたＩＩＩ族窒化物半導体層の表裏の両面側から急冷する。このように、アニールしたＩＩＩ族窒化物半導体層の表裏の両面側から急冷すると、片面からの冷却に比較して基板を含めたＩＩＩ族窒化物半導体積層構造の温度分布を小さくすることができるので、結晶に加わる応力を最小限にすることができ、しかも、応力による結晶の劣化を抑えることが可能となる。また、窒素雰囲気でのアニール炉を小規模の改造で用いることができるので、ｐ型ＩＩＩ族窒化物半導体層を有する半導体素子の製造コストを低くおさえることができる。
【００２４】
本発明においては、アニールしたＩＩＩ族窒化物半導体層の表側を急冷する冷却ガスがＨｅガスであり、そして、前記アニールしたＩＩＩ族窒化物半導体層の裏側を急冷する冷却ガスがＨ2 ガスである。Ｈ2 ガスは、Ｈｅガスの３倍の比熱容量をもっているので、冷却効果は高い。しかも、裏面からの冷却にＨ2 ガスを用いることにより基板全体の冷却効果を高め、そして、成膜面の冷却にはＨｅガスを用いることにより冷却雰囲気からのＨ2 ガスの膜中への拡散を防ぐことが可能となる。それ故、アニールしたＩＩＩ族窒化物半導体層の表側を急冷する冷却ガスがＨｅガスであり、そして、前記アニールしたＩＩＩ族窒化物半導体層の裏側を急冷する冷却ガスがＨ2 ガスであると、高品位かつ低抵抗なｐ型ＩＩＩ族窒化物半導体層を有する半導体素子が得られる。また、窒素雰囲気でのアニール炉を小規模の改造で用いることができるので、ｐ型ＩＩＩ族窒化物半導体層を有する半導体素子の製造コストを低くおさえることができる。
【００２５】
本発明においては、Ｈｅガスの流れとＨ2 ガスの流れとを分離する。このように、チャンバー内の半導体層成膜面の冷却ガスであるＨｅガスの流れと裏面の冷却ガスであるＨ2 ガスの流れとを分離すると、基板周辺へのＨ2 ガスの巻き込み等の影響がないので、ｐ型ドーパントの活性化率がいっそう均一な膜が得られ、そのために、高品位かつ低抵抗なｐ型ＩＩＩ族窒化物半導体層を有する半導体素子が得られる。また、窒素雰囲気でのアニール炉を小規模の改造で用いることができるので、ｐ型ＩＩＩ族窒化物半導体層を有する半導体素子の製造コストを低くおさえることができる。
【００２６】
本発明の半導体素子の製造方法によって製造された半導体素子は、少なくとも１層のｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を有する半導体素子であって、前記ｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層が６００℃以上の温度でアニールされた後、急冷されて、前記ｐ型ドーパントが活性化されたものとなっている。かかる半導体素子は、ｐ型ＩＩＩ族窒化物半導体層が６００℃以上の温度でアニールされた後、急冷されて、前記ｐ型ドーパントが活性化されたものとなっているので、低抵抗なオーミック電極の形成が可能となり、しかも、高効率かつ長寿命となる。特に、本発明においては、これまでｐ型電極付近で消費されていた電力の削減が可能となり、そのために、発熱量が少なくなるので、半導体素子の動作の安定と長寿命化が可能となる。また、ｐ型ドーパントが低コストで活性化されるので、ＩＩＩ族窒化物半導体層を有する半導体素子の製造コストが低減される。
【００２７】
（参考例１）
（１）膜の形成
図１は、参考例１に示すアニールする前の半導体素子の断面説明図である。
図１に示すように、良く洗浄したサファイア基板１０１を反応容器（図示せず）内のサセプターに固定した。この反応容器内を真空排気後、水素雰囲気中でサーマルクリーニングを行った。次に、前記反応容器内に固定したサファイア基板１０１の温度を５００℃とした後、Ｇａ源としてのＴＭＧ、Ｎ源としてのアンモニア、並びに、キャリアガスとしてのＮ2 ガス及びＨ2 ガスをそれぞれ反応容器内に供給して、ＧａＮ低温バッファー層１０２を成膜した。そして、Ｇａ源を停止後、１０５０℃に昇温し、Ｇａ源としてのＴＭＧ、ｐ型ドーパントのＭｇ源としてＥｔＣｐ2 Ｍｇをそれぞれ供給して、ＭｇドープＧａＮ単層膜１０３を形成させた。このように形成したＭｇドープＧａＮ単層膜１０３を有するサファイア基板１０１をＮ2 ガス及びＨ2 ガスの混合雰囲気中において自然放冷した。
【００２８】
（２）アニール
図２は、参考例１において用いるアニール炉であって、（ａ）は、アニールする状態を示し、そして、（ｂ）は、急冷する状態を示す。
図２に示すように、参考例１において用いるアニール炉は、アニール雰囲気ガス導入口２０１、ガス排気口２０５、試料挿入口２０７を備えたアニール用石英チャンバー２０２、及び、試料加熱用電気炉２０４で構成されている。試料の搬送は、冷却水パイプを組み込んだサセプターを一体化したＳＵＳ製のプッシュロッド２０６により行われる。
先ず、図２（ａ）に示すように、ガス導入口２０１からチャンバー２０２内に１１ｍ／分の流速で窒素ガスを導入してチャンバー２０２内を窒素パージした後、これを電気炉２０４で加熱して７５０℃に昇温した。このチャンバー２０２内に試料（前記実施例１と同様に形成したＭｇドープＧａＮ単層膜１０３を有するサファイア基板１０１）を試料挿入口２０７からプッシュロッド２０６の先端に載せてアニール位置２０３に導入し、さらに、チャンバー２０２内を窒素パージした後、この試料を窒素雰囲気下において７５０℃で１５分間保持してアニールした。前記窒素ガスは、ガス排気口２０５より排気した。
【００２９】
（３）冷却
次に、図２（ｂ）に示すように、前記アニールした試料を冷却位置２０８の位置に引き出し、サセプターに組み込んだ冷却水パイプに冷却水を循環させて、前記アニールした試料を約１８０℃／分の冷却速度で急冷した。その際、チャンバー２０２内の雰囲気を構成する窒素ガスの流量は１１ｍ／分とした。
このようにして得られたＭｇドープＧａＮ単層膜１０３を有する半導体素子は、クラック等の発生はなく、５×１０17ｃｍ-3を越えるｐ型導電性を示した。
なお、参考例１に示すアニール条件及び冷却条件は、あくまでも一参考例を示すものであって、それ以外の温度、雰囲気及び急冷条件が採用可能である。また、参考例１の製造方法において適用可能な半導体素子は、参考例１に示すｐ−ＧａＮ半導体層を有するものに限定されることはなく、その他のｐ型ＩＩＩ窒化物半導体層を有するものに広く応用可能であり、さらには、ｐ型ＩＩＩ窒化物半導体層を多層に有するものに広く応用可能である（参考例４を参照）。
【００３０】
（参考例２）
（１）膜の形成
参考例１と同様にしてＭｇドープＧａＮ単層膜を形成した。
（２）アニール
図３は、参考例２において用いるアニール炉であって、（ａ）は、アニールする状態を示し、そして、（ｂ）は、急冷する状態を示す。
図３に示すように、参考例２において用いるアニール炉は、アニール雰囲気ガス導入口３０１、ガス排気口３０５、冷却ガス導入口３０８、試料挿入口３０７を備えたアニール用石英チャンバー３０２、及び、試料加熱用電気炉３０４で構成されている。試料の搬送は、冷却水パイプを組み込んだサセプターを一体化した石英製のプッシュロッド３０６により行われる。
先ず、図３（ａ）に示すように、ガス導入口３０１からチャンバー３０２内に１１ｍ／分の流速で窒素ガスを導入してチャンバー３０２内を窒素パージした後、これを電気炉３０４で加熱して７５０℃に昇温した。このチャンバー３０２内に試料（参考例１と同様にして形成したＭｇドープＧａＮ単層膜１０３を有するサファイア基板１０１）を挿入口３０７からプッシュロッド３０６の先端に載せてアニール位置３０３に導入し、さらに、チャンバー３０２内を窒素パージした後、この試料を窒素雰囲気下において７５０℃で１５分間保持してアニールした。前記窒素ガスは、窒素ガス排気口３０５より排気した。
【００３１】
（３）冷却
次に、図３（ｂ）に示すように、前記アニールした試料を冷却位置３０９の位置に引き出し、冷却ガスとしてメタンガスをガス導入口３０８よりチャンバー３０２内に１．５１ｍ／分の流速で導入して、前記アニールした試料を約１３０℃／分の冷却速度で急冷した。
このようにして得られたＭｇドープＧａＮ単層膜１０３を有する半導体素子は、クラック等の発生はなく、４×１０17ｃｍ-3を越えるp型導電性を示した。
なお、参考例２に示すアニール条件及び冷却条件は、あくまでも一参考例を示すものであって、それ以外の温度、雰囲気及び急冷条件が採用可能である。また、参考例２の製造方法において適用可能な半導体素子は、参考例２に示すｐ−ＧａＮ半導体層を有するものに限定されることはなく、その他のｐ型ＩＩＩ窒化物半導体層を有するものに広く応用可能である。
【００３２】
（参考例３）
（１）膜の形成
参考例１と同様にしてＭｇドープＧａＮ単層膜を形成した。
（２）アニール
図４は、参考例３において用いるアニール炉であって、（ａ）は、アニールする状態を示し、そして、（ｂ）は、急冷する状態を示す。
参考図４に示すように、参考例３において用いるアニール炉は、アニール雰囲気ガス導入口４０１、ガス排気口４０５、冷却ガス導入口４０６，４０９、試料挿入口４０８を備えたアニール用石英チャンバー４０２、及び、試料加熱用電気炉４０４で構成されている。試料の搬送は、冷却水パイプを組み込んだサセプターを一体化した石英製のプッシュロッド４０７により行われる。
先ず、図４（ａ）に示すように、ガス導入口４０１からチャンバー４０２内に１１ｍ／分の流速で窒素ガスを導入してチャンバー４０２内を窒素パージした後、これを電気炉４０４で加熱して７５０℃に昇温した。このチャンバー４０２内に試料（参考例１と同様にして形成したＭｇドープＧａＮ単層膜１０３を有するサファイア基板１０１）を挿入口４０８からプッシュロッド４０７の先端に載せてアニール位置４０３に導入し、さらに、チャンバー４０２内を窒素パージした後、この試料を窒素雰囲気下において７５０℃で１５分間保持してアニールした。前記窒素ガスは、窒素ガス排気口４０５より排気した。
【００３３】
（３）冷却
次に、図４（ｂ）に示すように、前記アニールした試料を冷却位置４１０の位置に引き出し、冷却ガスとしてＨｅガスを成膜面側のガス導入口４０９及びその裏面側のガス導入口４０６よりチャンバー４０２内に１１ｍ／分の流速で導入して、前記アニールした試料を約１６０℃／分の冷却速度で急冷した。
このようにして得られたＭｇドープＧａＮ単層膜１０３を有する半導体素子は、クラック等の発生はなく、５×１０17ｃｍ-3を越えるｐ型導電性を示した。
なお、参考例３に示すアニール条件及び冷却条件は、一参考例を示すものであって、それ以外の温度、雰囲気及び急冷条件が採用可能である。また、参考例３の製造方法において適用可能な半導体素子は、参考例３に示すｐ−ＧａＮ半導体層を有するものに限定されることはなく、その他のｐ型ＩＩＩ窒化物半導体層を有するものに広く応用可能である。
【００３４】
（実施例１）
（１）膜の形成
参考例１と同様にしてＭｇドープＧａＮ単層膜を形成した。
（２）アニール
参考例１と同様にして形成した試料（ＭｇドープＧａＮ単層膜１０３を有するサファイア基板１０１）を参考例３と同様にしてアニールした。
【００３５】
（３）冷却
次に、図４（ｂ）に示すように、このアニールした試料を冷却位置４１０の位置に引き出し、冷却ガスとしてＨｅガス及びＨ2 ガスを、それぞれ、成膜面側のガス導入口４０９及びその裏面側のガス導入口４０６よりチャンバー４０２内に１１ｍ／分の流速で導入して、前記アニールした試料を約１８０℃／分の冷却速度で急冷した。
このようにして得られたＭｇドープＧａＮ単層膜１０３を有する半導体素子は、クラック等の発生はなく、５×１０17ｃｍ-3を越えるp型導電性を示した。
なお、本発明では、本実施例１に示すアニール条件及び冷却条件は、あくまでも本発明の一実施例を示すものであって、それ以外の温度、雰囲気及び急冷条件が採用可能である。また、本発明の製造方法において適用可能な半導体素子は、本実施例１に示すｐ−ＧａＮ半導体層を有するものに限定されることはなく、その他のｐ型ＩＩＩ窒化物半導体層を有するものに広く応用可能である。
【００３６】
（実施例２）
（１）膜の形成
参考例１と同様にしてＭｇドープＧａＮ単層膜を形成した。
（２）アニール
図５は、本発明の他の一実施例において用いるアニール炉であって、（ａ）は、アニールする状態を示し、（ｂ）は、急冷する状態を示し、そして、（ｃ）は、基板ホルダーの一部拡大説明図である。
図５（ａ），（ｂ）に示すように、本実施例において用いるアニール炉は、アニール雰囲気ガス導入口５０１、ガス排気口５０５、冷却ガス導入口５０６，５０９、試料挿入口５０８を備えたアニール用石英チャンバー５０２、及び、試料加熱用電気炉５０４で構成されている。試料の搬送は、冷却水パイプを組み込んだサセプターを一体化した石英製のプッシュロッド５０７により行われる。
図５（ｃ）に示すように、基板５１４は成膜面５１５を上にして基板ホルダー５１３に保持され、そして、基板ホルダー５１３はプッシュロッド５０７と一体化されている。５１１は脚である。この基板ホルダー５１３下部には、円錐状の裏面冷却ガスの拡散を防ぐために、スカート５１２が設けられている。スカート５１２は、成膜面５１５への裏面冷却ガス（本実施例ではＨ2 ガス）の拡散を防止している。併せて、成膜面５１５の冷却ガス流量を裏面ガス流量の２倍とすることにより成膜面の冷却ガス流速を高め裏面冷却ガスの拡散を効果的に防いでいる。
先ず、図５（ａ）に示すように、ガス導入口５０１からチャンバー５０２内に１１ｍ／分の流速で窒素ガスを導入してチャンバー５０２内を窒素パージした後、これを電気炉５０４で加熱して７５０℃に昇温した。このチャンバー５０２内に試料（実施例１と同様にして形成したＭｇドープＧａＮ単層膜１０３を有するサファイア基板１０１）を挿入口５０８からプッシュロッド５０７の先端に載せてアニール位置５０３に導入し、さらに、チャンバー５０２内を窒素パージした後、この試料を窒素雰囲気下において７５０℃で１５分間保持してアニールした。前記窒素ガスは、窒素ガス排気口５０５より排気した。
【００３７】
（３）冷却
次に、図５（ｂ）に示すように、前記アニールした試料を冷却位置５１０の位置に引き出し、冷却ガスとしてＨｅガス及びＨ2 ガスを、それぞれ、成膜面側のガス導入口５０９及びその裏面側のガス導入口５０６よりチャンバー５０２内に１１ｍ／分の流速で導入して、前記アニールした試料を約２００℃／分の冷却速度で急冷した。
このようにして得られたＭｇドープＧａＮ単層膜１０３を有する半導体素子は、クラック等の発生はなく、５×１０17ｃｍ-3を越えるp型導電性を示した。
なお、本発明では、本実施例２に示すアニール条件及び冷却条件は、あくまでも本発明の一実施例を示すものであって、それ以外の温度、雰囲気及び急冷条件が採用可能である。また、本発明の製造方法において適用可能な半導体素子は、本実施例２に示すｐ−ＧａＮ半導体層を有するものに限定されることはなく、その他のｐ型ＩＩＩ窒化物半導体層を有するものにも広く応用可能である。
【００３８】
（参考例４）
図６は、参考例４に示す半導体素子の説明図である。
図６に示すように、ＭＯＣＶＤ法により、サファイア基板６０１上に低温ＧａＮバッファー層６０２、ｎ−ＧａＮバッファー層６０３を介して、ｎ−Ｉｎ0.1 Ｇａ0.9 Ｎクラック防止層６０４、ｎ−Ａｌ0.1 Ｇａ0.9 Ｎクラッド層６０５、ｎ−ＧａＮガイド層６０６、活性層としてＩｎ0.15Ｇａ0.85Ｎ／Ｉｎ0.05Ｇａ0.95Ｎ  ２周期よりなるＤＱＷ構造６０７、ｐ−ＧａＮガイド層６０８、ｐ−Ａｌ0.1 Ｇａ0.9 Ｎクラッド層６０９、及び、ｐ−ＧａＮコンタクト層６１０を順次成膜した。この積層膜をチャンバー内で自然放冷した後取り出した。その際、ｐ型ドーパントの活性化は、実施例３と同様に、窒素雰囲気下において７５０℃で１５分間アニールした後、積層膜の表裏両面からＨｅガスにより急冷することにより行った。このようにして得られた積層膜にリッジ構造を形成するためにドライエッチングを施した後、電流狭窄用のＳｉＯ2 膜６１１を成膜した。続いて、電流狭窄用のＳｉＯ2 膜６１１上に電極開口部を開口した後、ｐ−電極用メタル膜６１３及びｎ−電極用メタル膜６１２を形成して半導体素子とした。この半導体素子は、ｐ−電極層及びｐ型クラッド層を含むｐ型元素のドープされた領域が低抵抗化されており、そのために、低電圧駆動可能かつ低抵抗な青紫可視光レーザーとすることができる。
なお、参考例４で得られた半導体素子（青紫可視光レーザー）は、一参考例を示すものであって、本参考例４では、かかる多層構造のみに限定されるものではなく、それ以外の多層構造を取ることも可能である。また、参考例４に示す半導体素子は、本参考例４に示される製造方法にによって製造されたものに限定されるものではない。
【００３９】
【発明の効果】
請求項１に記載された発明によれば、前記急冷の際に、前記アニールしたＩＩＩ族窒化物半導体層の表裏の両面側から冷却ガスで急冷し、前記ＩＩＩ族窒化物半導体層の表側を急冷する冷却ガスをＨｅガスとし、かつ、前記ＩＩＩ族窒化物半導体層の裏側を急冷する冷却ガスをＨ2 ガスとするので、基板を含めた前記ＩＩＩ族窒化物半導体積層構造の温度分布を小さくして前記ＩＩＩ族窒化物半導体の結晶に加わる応力を最小限にすることにより応力による前記ＩＩＩ族窒化物半導体の結晶の劣化を抑えることができると共に、基板周辺へのＨ2 ガスの巻き込み等の影響を防止してｐ型ドーパントの活性化率をいっそう向上させた前記ＩＩＩ族窒化物半導体層を構成する膜とすることができ、それらのために、動作の安定性と耐久性とに優れた高品位かつ低抵抗なｐ型ＩＩＩ族窒化物半導体層を有する半導体素子を低コストで製造することができる。
【００４０】
請求項２に記載された発明によれば、アニールしたＩＩＩ族窒化物半導体層を１２５℃／分以上の冷却速度で急冷するので、基板を含めた前記ＩＩＩ族窒化物半導体積層構造の温度分布を小さくして前記ＩＩＩ族窒化物半導体の結晶に加わる応力を最小限にすることにより応力による前記ＩＩＩ族窒化物半導体の結晶の劣化をいっそう抑えることができると共に、熱衝撃によるクラックの発生をいっそう防止することができる。
【００４１】
請求項３に記載された発明によれば、ＩＩＩ族窒化物半導体層をアニールする際の雰囲気ガスと急冷する際の冷却ガスとが互いに異なるガスであるので、アニールでは、結晶中からの水素の排出の効果と結晶の熱分解による窒素空孔の生成を抑制効果が大きな雰囲気を選ぶことが可能であり、また、急冷では、冷却速度を大きくするために比熱容量の大きなガス雰囲気を用いることが可能であり、それらのために、ｐ型ドーパントと水素との解離が可逆的に起きる温度領域に曝される時間をいっそう短することができ、よって、ｐ型ドーパントの不活性化の起きる確率をいっそう低下させることができる。
【００４２】
請求項４に記載された発明によれば、Ｈｅガスの流れとＨ2 ガスの流れとを分離するので、基板周辺へのＨ2 ガスの巻き込み等の影響がいっそうなくなり、そのために、ｐ型ドーパントの活性化率のいっそう均一な膜を得ることができ、よって、動作の安定性と耐久性とにいっそう優れた高品位かつ低抵抗なｐ型ＩＩＩ族窒化物半導体層を有する半導体素子を得ることができる。
【図面の簡単な説明】
【図１】  参考例１に示すアニールする前の半導体素子の断面説明図である。
【図２】  参考例２において用いるアニール炉であって、（ａ）は、アニールする状態を示し、そして、（ｂ）は、急冷する状態を示す。
【図３】  参考例３において用いるアニール炉であって、（ａ）は、アニールする状態を示し、そして、（ｂ）は、急冷する状態を示す。
【図４】  本発明の一実施例において用いるアニール炉であって、（ａ）は、アニールする状態を示し、そして、（ｂ）は、急冷する状態を示す。
【図５】  本発明の他の一実施例において用いるアニール炉であって、（ａ）は、アニールする状態を示し、（ｂ）は、急冷する状態を示し、そして、（ｃ）は、基板ホルダーの一部拡大説明図である。
【図６】  参考例４に示す半導体素子の説明図である。
【符号の説明】
１０１  サファイア基板
１０２  ＧａＮ低温バッファー層
１０３  ＭｇドープＧａＮ単層膜
２０１，３０１，４０１，５０１  アニール雰囲気ガス導入口
２０２，３０２，４０２，５０２  アニール用石英チャンバー
２０３，３０３，４０３，５０３  アニール時の基板位置
２０４，３０４，４０４，５０４  試料加熱用電気炉
２０５，３０５，４０５，５０５  ガス排気口
２０６，３０６，４０７，５０７  プッシュロッド
２０７，３０７，４０８，５０８  試料挿入口
２０８，３０９，４１０，５１０  冷却時の基板位置
３０８  冷却ガス導入口
４０６，５０６  （裏面）冷却ガス導入口
４０９，５０９  （成膜面）冷却ガス導入口
５１１  脚
５１２  スカート
５１３  基板ホルダー
５１４  基板
５１５  成膜面
６０１  サファイア基板
６０２  低温ＧａＮバッファー層
６０３  ｎ−ＧａＮバッファー層
６０４  ｎ−Ｉｎ0.1 Ｇａ0.9 Ｎクラック防止層
６０５  ｎ−Ａｌ0.1 Ｇａ0.9 Ｎクラッド層
６０６  ｎ−ＧａＮガイド層
６０７  Ｉｎ0.15Ｇａ0.85Ｎ／Ｉｎ0.05Ｇａ0.95Ｎ  ２周期よりなるＤＱＷ構造
６０８  ｐ−ＧａＮガイド層
６０９  ｐ−Ａｌ0.1 Ｇａ0.9 Ｎクラッド層
６１０  ｐ−ＧａＮコンタクト層
６１１  ＳｉＯ2 膜
６１２  ｎ−電極用メタル膜
６１３  ｐ−電極用メタル膜
【図１】
0004414605.tif 000002
【図２】
0004414605.tif 000003
【図３】
0004414605.tif 000004
【図４】
0004414605.tif 000005
【図５】
0004414605.tif 000006
【図６】
0004414605.tif 000007