(57)【特許請求の範囲】
【請求項１】
１個または複数個のコンデンサで構成された第１のコンデンサ群と、第１の入力電圧に対する該第１のコンデンサ群の接続関係を昇圧用クロック信号に同期して切り換える第１のスイッチング素子群とを有する第１の昇圧回路と、
１個または複数個のコンデンサで構成される第２のコンデンサ群と、第２の入力電圧に対する該第２のコンデンサ群の接続関係を前記昇圧用クロック信号に同期して切り換える第２のスイッチング素子群とを有し、前記第１の昇圧回路の出力電圧を前記第２の入力電圧とする第２の昇圧回路と、
前記第１の昇圧回路の出力電圧を入力し、指令値電圧に基づいて、安定した電圧に変換して出力する第１のレギュレータと、
前記第２の昇圧回路の出力電圧を入力し、前記指令値電圧に基づいて、安定した電圧に変換して出力する第２のレギュレータと、
前記第１の昇圧電圧回路の出力電圧を入力し、入力電圧の変動に対して安定した基準電圧を出力する基準電圧発生回路と、
前記基準電圧に基づいて、第１のレギュレータと第２のレギュレータに前記指令値電圧を出力する指令値電圧出力回路と、
前記指令値電圧と、前記第１の昇圧電圧回路の出力電圧とを入力し、昇圧能力指令信号を出力する出力電圧監視回路と、
前記昇圧能力指令信号に基づいて、前記第１の昇圧回路の昇圧能力を制御するフィードバック回路と
を有することを特徴とする電源回路。
【請求項２】
前記フィードバック回路は、前記昇圧用クロック信号の周波数を増減することを特徴とする請求項１記載の電源回路。
【請求項３】
前記第１のスイッチ素子群と前記第２のスイッチ素子群は、電流供給能力比の異なる複数のトランジスタからなり、
前記フィードバック回路は、前記複数のトランジスタのうち動作させる数を増減することを特徴とする請求項１記載の電源回路。
【請求項４】
請求項１乃至３のいずれかに記載の電源回路及び前記電源回路からの出力により駆動される表示パネルを備えたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置の駆動に用いて好適な電源回路、表示装置および電子機器に関する。
【０００２】
【背景技術】
携帯電話等、携帯用の小型電子機器は主としてバッテリによって駆動される。バッテリ電圧よりも高い電圧を要するが、消費電力があまり大きくないデバイス（例えば小型液晶表示装置）が電子機器の一部に含まれる時、チャージポンプ式昇圧回路がしばしば用いられている。ここで、チャージポンプ式２倍昇圧回路の原理を図１(a)を参照し説明する。図において６０はバッテリであり、所定の電源電圧ＶCCを出力する。ここで、所定周期で交互に生じる「Ａ期間」および「Ｂ期間」を想定する。スイッチ６２，６６はＡ期間においてオン状態になり、Ｂ期間においてオフ状態になる。逆に、スイッチ６４，６８はＡ期間においてオフ状態になり、Ｂ期間においてオン状態になる。
【０００３】
７０，７１はコンデンサであり、それぞれ静電容量ＣＰ，ＣＢを有する。Ａ期間（図示の状態）においては、スイッチ６２，６６を介してバッテリ６０とコンデンサ７０とが並列接続されるから、コンデンサ７０は電圧ＶCCに充電される。次に、Ｂ期間においては、スイッチ６４を介してバッテリ６０とコンデンサ７０とが直列接続され、この直列回路の端子電圧がスイッチ６８を介してコンデンサ７１に印加され、コンデンサ７１が充電される。このように、Ａ期間およびＢ期間が交互に繰り返されると、やがてコンデンサ７１の端子電圧は、電源電圧ＶCCの２倍に達する。コンデンサ７０をポンピング・コンデンサと呼ぶこととする。
【０００４】
実際のチャージポンプ式昇圧回路は、図１(b)に示すように、スイッチ６２〜６８に代えてトランジスタ７２〜７８のようなスイッチング素子が用いられる。また、Ａ期間およびＢ期間は一瞬でも重なると回路がショートするため、両期間の間には全てのトランジスタをオフにするオフ期間も設ける必要がある。ここで、Ａ，Ｂ期間の繰り返し周波数をｆとし、各トランジスタのオン抵抗をｒとすると、図１(b)の回路の出力抵抗値Ｒoutは近似的に「１／（ｆ・ＣＰ）＋８ｒ」になる。換言すれば、昇圧回路の出力電流能力を上げるためには、「ｆ・ＣＰ」を大きくし、かつ、オン抵抗ｒを小さくする必要がある。なお、図１(b)においてＡ'，Ｂ'は、論理値としてはそれぞれＡ，Ｂと同位相の信号であるが、オンオフ制御を行うための電圧レベルが異なる。
【０００５】
また、図１はスイッチング素子とポンピング・コンデンサが１組のみの最も単純な２倍昇圧回路について示した図であるが、スイッチング素子とポンピング・コンデンサを複数組用いて昇圧回路の出力電流能力を上げることが出来る。それらの具体例を図１１に示す。図１１(a)においては、図１(a)におけるスイッチ６２〜６８およびコンデンサ７０に相当する構成が２系統設けられており、両系統のスイッチは、逆位相でオン・オフされる。同図(b)においては、スイッチ６２〜６８およびコンデンサ７０に相当する構成がさらに２系統追加され、各系統のスイッチは９０度ずつずれた位相でオン・オフされる。両昇圧回路におけるタイミングチャートを図１１(c)に示す。
【０００６】
次に、このようなチャージポンプ式昇圧回路を用いた、液晶表示装置用の電源回路の一例を図１２に示す。図において３４は前段昇圧回路であり、図示せぬバッテリから供給される電源電圧ＶCCを約２倍に昇圧し出力する。３５はレギュレータであり、この昇圧された電圧を平滑化し、電圧ＶCを出力する。また、３６は後段昇圧回路であり、電圧ＶCを約２倍に昇圧し、電圧ＶHを出力する。前段昇圧回路３４および後段昇圧回路３６の基本構成は前述した従来の２倍昇圧回路と同様であり、図１１(a)〜(c)において説明したように必要に応じてスイッチング素子とポンピング・コンデンサを複数組用いて互いに異なる位相で動作させ、電流供給能力を強化する。
【０００７】
この電圧ＶH，ＶCが図示せぬ液晶表示装置の駆動電圧として使用されるのである。なお、液晶表示装置は、液晶の劣化を抑えるために交流駆動されることが一般的である。そこで、レギュレータ１２の出力電位（接地電位ＧＮＤ＋電圧ＶC）が中心電位になり、レギュレータ３５の出力電位（接地電位ＧＮＤ＋電圧ＶH）が正側駆動電位、接地電位ＧＮＤが負側駆動電位として用いられる。
【０００８】
【発明が解決しようとする課題】
ところで、一般的に液晶表示装置は表示内容や表示画素数によって消費電流がかなり変化する。たとえば１本置き横線を全画面に表示した時の消費電流が通常表示内容時の消費電流に比べてかなり大きいことは良く知られている。このため、後段昇圧回路３６から出力される電圧ＶHが電圧ＶCの２倍に満たない場合が生ずる。かかる場合、電圧ＶCを中心として見た正負の駆動電圧の絶対値に差が生じ、表示ムラが発生したり、表示がちらつくような不具合が発生する。さらに、近年、１フレームを複数のサブフィールドに分割してサブフィールド毎にオンオフ状態を切り換えるサブフィールド駆動方式が提案されている。サブフィールド方式においては、消費電力そのものは非サブフィールド方式と比較して小さくすることができるが、瞬間的に大電流が要求されるため、非サブフィールド方式と比較して昇圧回路には１０倍程度の電流供給能力が必要となる。
この発明は上述した事情に鑑みてなされたものであり、大負荷時においても安定した電圧を確保し、以って良好な表示品質を確保できる電源回路、表示装置および電子機器を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するため本発明にあっては、下記構成を具備することを特徴とする。なお、括弧内は例示である。
請求項１記載の構成にあっては、１個または複数個のコンデンサで構成された第１のコンデンサ群と、第１の入力電圧に対する該第１のコンデンサ群の接続関係を昇圧用クロック信号に同期して切り換える第１のスイッチング素子群とを有する第１の昇圧回路（４）と、１個または複数個のコンデンサで構成される第２のコンデンサ群と、第２の入力電圧に対する該第２のコンデンサ群の接続関係を前記昇圧用クロック信号に同期して切り換える第２のスイッチング素子群とを有し、前記第１の昇圧回路の出力電圧を前記第２の入力電圧とする第２の昇圧回路（６）と、前記第１の昇圧回路（４）の出力電圧を平滑化する第１のレギュレータ（１２）と、前記第２の昇圧回路（６）の出力電圧を平滑化する第２のレギュレータ（１４）とを有することを特徴とする。
さらに、請求項２記載の構成にあっては、請求項１記載の電源回路において、前記第１の昇圧回路（４）または第２の昇圧回路（６）の出力電圧に応じて前記昇圧用クロック信号（Ａ，Ｂ）の周波数を増減するフィードバック回路（２，８）をさらに有することを特徴とする。
また、請求項３記載の構成にあっては、請求項１または２記載の電源回路及び前記電源回路からの出力により駆動される表示パネルを特徴とする。
また、請求項４記載の構成にあっては、請求項３記載の表示装置を特徴とする。
【００１０】
【発明の実施の形態】
１．実施形態の構成
次に、本発明の一実施形態の電源回路９０の構成を図２を参照し説明する。
図において４は前段昇圧回路であり、図示せぬバッテリから供給される電源電圧ＶCCを約２倍に昇圧し、昇圧した電圧ＶEMを出力する。６は後段昇圧回路であり、電圧ＶEMをさらに約２倍に昇圧し、電圧ＶOUTを出力する。前段昇圧回路４および後段昇圧回路６の基本構成は前述した従来の２倍昇圧回路と同様であり、図１１(a)〜(c)において説明したように必要に応じてスイッチング素子とポンピング・コンデンサを複数組用いて互いに異なる位相で動作させ、電流供給能力を強化する。なお、電圧ＶEM，ＶOUTは一定ではなく、ＶCCの変動や負荷変動に伴って変化する。次に、１２，１４はレギュレータであり、電圧ＶEM，ＶOUTを、これらよりも若干ずつ低い安定した電圧ＶH，ＶCに変換する。
【００１１】
この電圧ＶH，ＶCが図示せぬ液晶表示装置の駆動電圧として使用されるのである。なお、液晶表示装置は、液晶の劣化を抑えるために交流駆動されることが一般的である。そこで、レギュレータ１２の出力電位（接地電位ＧＮＤ＋電圧ＶC）が中心電位になり、レギュレータ１４の出力電位（接地電位ＧＮＤ＋電圧ＶH）が正側駆動電位、接地電位ＧＮＤが負側駆動電位として用いられる。
【００１２】
２は昇圧用クロック形成回路であり、入力クロック信号ＣＫに同期して、昇圧用クロック信号Ａ，Ｂを生成し、各昇圧回路４，６に供給する。１０は基準電圧発生回路であり、入力電圧の変動に対して安定した基準電圧Ｖrefを出力する。１６はコントラスト調整用のボリュームであり、基準電圧Ｖrefを分圧し、電圧ＶH，ＶCの指令値である指令値電圧Ｖcntを出力する。すなわち、電圧ＶHは電圧ＶCのちょうど２倍になるため、指令値電圧Ｖcntが両レギュレータ１２，１４に対する共通の指令値として用いられることになる。８は出力電圧監視回路であり、指令値電圧Ｖcntに基づいて、該電圧ＶEMが適切な範囲内であるか否かを監視する。
【００１３】
ここで、電圧ＶEMが低すぎる場合には、レギュレータ１２が所定の電圧ＶCを出力できなくなる。一方、電圧ＶEMが不必要に高い場合は、特に動作に支障を来すわけではないが、各昇圧回路４，６が必要以上に高い能力で動作する結果、両昇圧回路の損失が必要以上に大きくなっていることを意味する。出力電圧監視回路８は、電圧ＶEMが低すぎる場合には昇圧能力上昇指令信号ｕｐを出力する一方、低すぎる場合には昇圧能力下降指令信号ｄｏｗｎを出力する。
【００１４】
ここで、出力電圧監視回路８の構成例を図３(a)に示す。図において２４，２６，２８は抵抗器であり、電圧ＶEMを分圧して電圧Ｖ１，Ｖ２を出力する。なお、電圧ＶEMが望ましい範囲内である時に電圧Ｖ１は指令値電圧Ｖcntよりも高くなり、電圧Ｖ２は指令値電圧Ｖcntよりも低くなるように、上記抵抗器２４，２６，２８の値は定められている。２０はコンパレータであり、電圧Ｖ１が指令値電圧Ｖcntよりも高い時に負値の電圧を出力し、電圧Ｖ１が指令値電圧Ｖcntよりも低い時に正値の電圧を出力する。この正値の電圧が昇圧能力上昇指令信号ｕｐになる。
【００１５】
また、２２もコンパレータであり、電圧Ｖ２が指令値電圧Ｖcntよりも低い時に正値の電圧を出力し、電圧Ｖ２が指令値電圧Ｖcntよりも高い時に負値の電圧を出力する。この負値の電圧が昇圧能力下降指令信号ｄｏｗｎになる。なお、電圧ＶEM，Ｖcnt，Ｖ１，Ｖ２の関係を同図(b)に示しておく。ここで、出力電圧監視回路８は、電圧ＶEMのみを監視し、電圧ＶOUTを監視していないが、その理由について説明しておく。上述したように、本電源回路は液晶表示装置の交流駆動を行うことを前提としているため、レギュレータ１２，１４の出力電流には相関関係がある。従って、電圧ＶEMの状態によって電圧ＶOUTの状態が予測できるため、電圧ＶEMだけの監視結果に基づいて電圧ＶEMとＶOUTの双方を同時に制御しても支障が生じないのである。
【００１６】
次に、昇圧用クロック形成回路２の構成例を図４に示す。図において４２は３ビット分周回路であり、クロック信号ＣＫを２分周、４分周および８分周して成る分周信号Ｑ0，Ｑ1，Ｑ2を出力する。なお、クロック信号ＣＫおよび分周信号Ｑ0〜Ｑ2のタイミングチャートを図５(a)に示す。この図に示すように、分周信号Ｑ0〜Ｑ2の立上がりおよび立下がりはクロック信号ＣＫの立下がりに同期している。
【００１７】
また、ディレー回路４４は分周信号Ｑ2をカウントして所定周期のパルス信号ＣＰを出力する。パルス信号ＣＰは３ビットＵＰ／ＤＯＷＮカウンタ４６に供給される。３ビットＵＰ／ＤＯＷＮカウンタ４６は、「０」〜「７」（"０００"〜"１１１"）の範囲の値を計数することができ、カウントパルスＣＰが供給されたタイミングで昇圧能力上昇指令信号ｕｐが供給されていれば計数内容を「１」だけインクリメントし、同タイミングで昇圧能力下降指令信号ｄｏｗｎが供給されていれば計数内容を「１」だけデクリメントする。なお、カウントパルスＣＰの周期は、昇圧能力上昇／下降の切り換え動作が発振的にならないよう、適当な長さに設定される。
【００１８】
４８はクロック合成回路であり、クロック信号ＣＫ、分周信号Ｑ0，Ｑ1，Ｑ2および３ビットＵＰ／ＤＯＷＮカウンタ４６の計数結果[Ｓ0，Ｓ1，Ｓ2]に基づいて、図５(a)に示すパルス信号ＰＣＫを出力する。図示のように、パルス信号ＰＣＫは、クロック信号ＣＫに同期し、クロック信号ＣＫの８周期内に「計数結果[Ｓ0，Ｓ1，Ｓ2]＋１」回だけ変化する信号である。換言すれば、計数結果[Ｓ0，Ｓ1，Ｓ2]に応じてクロック信号ＣＫを間引いたものがパルス信号ＰＣＫに他ならない。
【００１９】
４９は２相クロック信号形成回路であり、パルス信号ＰＣＫを２分周し、図５(b)に示すように相補的にオン期間が発生する昇圧用クロック信号Ａ，Ｂを生成する。昇圧用クロック信号Ａ，Ｂは、パルス信号ＰＣＫの立下がりに同期して立上がり、パルス信号ＰＣＫの立上がりに同期して立下がる。このため、パルス信号ＰＣＫがＨレベルになる期間は昇圧用クロック信号Ａ，Ｂが共にＬレベルになるオフ期間となる。なお、トランジスタ７４，７６，７８はＰチャネル型であるため、これらのゲートには昇圧用クロック信号Ａ，Ｂの反転信号／Ａ，／Ｂあるいはそれらを必要な電圧にレベルシフトした信号が供給される。
【００２０】
２．実施形態の動作
次に、本実施形態の動作を説明する。
まず、電源回路９０に対して電源電圧ＶCCが供給されると、各回路の動作が開始される。ここで、初期状態において電圧ＶEMはＶCCに近い低レベルであるため、出力電圧監視回路８が昇圧能力上昇指令信号ｕｐを送り続け、計数結果[Ｓ0，Ｓ1，Ｓ2]が高い値になる。このため、パルス信号ＰＣＫおよび昇圧用クロック信号Ａ，Ｂの周波数が上昇、すなわち、昇圧能力が上昇し、各昇圧回路４，６の出力電圧ＶEM，ＶOUTは急速に立上がる。
【００２１】
その後、電圧ＶEMが不必要に高くなると、出力電圧監視回路８が昇圧能力下降指令信号ｄｏｗｎを出力し始めるため、計数内容[Ｓ0，Ｓ1，Ｓ2]はデクリメントされ、昇圧用クロック信号Ａ，Ｂの周波数が下降、すなわち、昇圧能力が下降する。レギュレータ１２，１４の出力電流が一定であれば、この出力電流に対して適切な電圧ＶEMが維持できる程度に計数結果[Ｓ0，Ｓ1，Ｓ2]は収束する。
【００２２】
次に、レギュレータ１２，１４の出力電流が負荷変動により増加すると、出力電圧ＶEM，ＶOUTが下がり始める。この電圧ＶEMの低下が出力電圧監視回路８によって検出されると、再び出力電圧監視回路８から昇圧用クロック形成回路２に対して昇圧能力上昇指令信号ｕｐが供給され続けるため、負荷に必要な電流を供給可能な程度にまでパルス信号ＰＣＫおよび昇圧用クロック信号Ａ，Ｂの周波数が上昇する。
【００２３】
逆に、レギュレータ１２，１４の出力電流が負荷変動により低下すると、電圧ＶEMが不必要に高くなるため、出力電圧監視回路８が昇圧能力下降指令信号ｄｏｗｎを出力し、昇圧用クロック信号Ａ，Ｂの周波数が下降して行く。これにより、低下した出力電流に対して適切な電圧ＶEMが維持できる程度に昇圧能力は収束する。以後、電源回路９０の負荷変動に対応して、同様の動作が繰り返される。
【００２４】
以上のように、本実施形態によれば、電圧ＶH，ＶCを各々出力する２個のレギュレータ１２，１４を設けたから、電圧ＶH，ＶCを安定して出力することができる。また、電源回路９０に大きな電流供給能力が必要とされる時は昇圧用クロック信号Ａ，Ｂの周波数が自動的に高くなり、小さな電流供給能力でよい時はこれらの周波数が自動的に低くなるから、軽負荷時における消費電力損失を小さくすることができる。
【００２５】
３．表示装置の具体例
図８は前述の実施形態による電源回路を用いた液晶表示装置８０のブロック図の例である。ブロック８１は液晶表示パネル（ＬＣＤパネル）であり、各画素はマトリックス状に配列し、ＴＦＴ素子を内蔵している。各列のＴＦＴ素子は共通の信号電極に接続されるとともに、各行のＴＦＴ素子は共通の走査電極に接続されている。ブロック８２は選択電圧や非選択電圧を出力して走査電極を駆動するＹドライバであり、ブロック８３は表示データに基づき信号電圧を出力して信号電極を駆動するＸドライバである。ＬＣＤパネルの駆動に必要な複数の電圧はブロック９０の電源回路で形成され、Ｘドライバ８３やＹドライバ８２を経由してＬＣＤパネルに印加される。ブロック８５はそれらの回路に必要な信号を形成するＬＣＤコントローラであり、システムバス８６を介して図示せぬ上位装置から動作制御命令や表示データ等が送り込まれる。ブロック６０は以上の回路の電力供給源となるバッテリである。
【００２６】
図において、ＬＣＤコントローラ８５は、発振回路や１画面分の表示データメモリを内蔵しており、図示せぬ上位装置から送り込まれた命令やデータに従って、表示装置の動作に必要な各種の信号生成する。まず、交流化信号ＦＲは、１フレーム毎に極性反転する信号である。スタートパルスＤＹは、各サブフィールドにおいて最初に出力されるパルス信号である。クロック信号ＣＬＹは、走査側（Ｙ側）の１水平走査期間を規定する信号である。データ信号ＤＡＴＡは、１水平走査期間分の表示データ信号である。ラッチパルスＬＰは、表示データをラッチするためのパルス信号であって、クロック信号ＣＬＹに同期している。電源クロックＰＣＫは、電源回路の動作に必要なクロック信号であるが、クロック信号ＣＬＹと同一信号であってもよい。
【００２７】
図において、電源回路９０で発生する電圧ＶHとＶCは、サブフィールド駆動において液晶に印加される駆動電圧である。電圧ＶＤＤＹとＶＳＳＹは、Ｙドライバを動作させる駆動電圧であり、電圧ＶＣＯＭは対向基板に印加される駆動電圧である。電圧ＶＤＤＹは電圧ＶHと、電圧ＶＳＳＹは零電位と、また、電圧ＶＣＯＭは電圧ＶCと各々同じでもよいが、必要に応じて各々別の回路で異なる電圧を発生させてもよい。
【００２８】
ここで、サブフィールド駆動の概要を、図１０のタイミングチャートを参照しつつ説明しておく。図１０は８階調表示における場合を示したものであり、１フレームが複数のサブフィールドＳＦ０〜ＳＦ３に分割され、画素がサブフィールド毎にオンオフされることによって階調表示が行われる。まず、フレームの最初にサブフィールドＳＦ０が設けられる。このサブフィールドの長さは、液晶の透過率が０％（ノーマリーブラックの場合）から立ち上がる境界となる長さに設定される。すなわち、画素に印加する電圧の実効値を零電圧から徐々に上昇させると、最初は透過率に変化が見られないが、ある閾値電圧Ｖthに達した時から実効値に応じて透過率が上昇するようになる。１フレーム内でこの閾値電圧Ｖthを与える長さがサブフィールドＳＦ０の長さに設定される。
【００２９】
また、サブフィールドＳＦ１，ＳＦ２，ＳＦ３は、３ビットの表示データＤ０〜Ｄ２の各ビットに対応した重み付けを有する長さに設定されている。すなわち、サブフィールドＳＦ１は、最下位ビットである表示データＤ０に対応し、そのオンオフによって、階調データＤ０のオンオフに対応する透過率の変化を起こす長さに設定されている。サブフィールドＳＦ２，ＳＦ３も、それぞれのオンオフによって表示データＤ１，Ｄ２のオンオフに対応する透過率の変化を起こす長さに設定されている。すなわち、サブフィールドＳＦ２，ＳＦ３は、各々サブフィールドＳＦ１の２倍，４倍程度の長さを有している。図において、時間ｔは最短のサブフィールドの時間と同じか、それよりも短い時間であり、その時間内に各サブフィールドの走査が行われ、各画素にオンオフ情報が書き込まれる。消費電流はこの時間ｔに集中する。電圧低下を抑えるために昇圧回路には非サブフィールド方式の場合に比べて１０倍程度の電流供給能力が必要となると前述したのは、こうした理由のためである。
【００３０】
以上のように、本実施形態による電源回路を用いることにより、昇圧出力を各々レギュレートすることができ、安定した電圧を確保することができる。さらに、上記実施形態においては出力電圧監視回路８および昇圧用クロック形成回路２を設けたことにより、消費電力を低減した液晶表示装置を実現することが可能となる。
【００３１】
４．電子機器の具体例
４．１．＜モバイル型コンピュータ＞
まず上記表示装置をモバイル型のパーソナルコンピュータに適用した例について説明する。図９(a)は、このパーソナルコンピュータの構成を示す正面図である。図において、モバイル型コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、本発明による表示装置８０等から構成されている。
【００３２】
４．２．＜携帯電話器＞
次に、上記表示装置を携帯電話に適用した例について説明する。図９(b)はこの携帯電話の構成を示す斜視図である。図において、携帯電話１３００は複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、本発明による表示装置８０等から構成されている。
【００３３】
４．３．＜その他＞
電子機器としては、以上説明した他にも、液晶テレビや、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、ページャ、電子手帳、ＰＤＡ、タッチパネルを備えた携帯機器等などが挙げられる。これらの各種電子機器に対して、上述した表示装置８０が適用可能なことは言うまでもない。
【００３４】
５．変形例
本発明は上述した実施形態に限定されるものではなく、例えば以下のように種々の変形が可能である。
（１）上記実施形態は、液晶表示装置の電源として本発明を適用した例を説明したが、本発明は液晶表示装置に限らず、種々のデバイスに対する電源回路に適用できることは言うまでもない。
【００３５】
（２）上記実施形態は、トランジスタ７２〜７８に供給する昇圧用クロック信号Ａ，Ｂの周波数を増減することによって出力電流の増減に対応したが、例えばトランジスタ７２〜７８を複数のトランジスタによる並列回路によって構成し、並列接続されたトランジスタのうち動作させるものの数を増減することによって出力電流の増減に対応させてもよい。その一例として、各昇圧回路４，６の変形例を図６に示す。
【００３６】
図６の回路は、図１(b)の回路における個々のトランジスタ７２〜７８に代えて、各々４個のトランジスタ７２−１〜４，７４−１〜４，７６−１〜４，７８−１〜４を並列配置している。ここに、各トランジスタの電流供給能力比、すなわち、オン抵抗の逆数比は、トランジスタ７２−１，７２−２，７４−１，７４−２，７６−１，７６−２，７８−１，７８−２が１に、トランジスタ７２−３，７４−３，７６−３，７８−３が２に、トランジスタ７２−４，７４−４，７６−４，７８−４が４に設定されている。トランジスタの電流供給能力は基本的にそのトランジスタのチャネル幅に比例するため、各トランジスタの電流供給能力比の設定は、各トランジスタのチャネル幅を上記の比に設定することで通常なされる。そして、トランジスタ７２−１〜４には、昇圧用クロック信号Ａ，Ａ１〜Ａ３が各々供給され、トランジスタ７４−１〜４には昇圧用クロック信号／Ｂ，／Ｂ１〜／Ｂ３が、トランジスタ７６−１〜４には昇圧用クロック信号／Ａ'，／Ａ１'〜／Ａ３'が、トランジスタ７８−１〜４には昇圧用クロック信号／Ｂ'，／Ｂ１'〜／Ｂ３'が各々供給される。ここに、／Ａ'，／Ａ１'〜／Ａ３'，／Ｂ'，／Ｂ１'〜／Ｂ３'は各々Ａ，Ａ１〜Ａ３，Ｂ，Ｂ１〜Ｂ３の逆相信号であり、電圧振幅をＶＯＵＴにレベルシフトした信号である。
【００３７】
次に、この変形例における昇圧用クロック形成回路の構成の一部を図７に示す。図において３ビットＵＰ／ＤＯＷＮカウンタ４６および２相クロック信号形成回路４９は前述した実施形態のものと同様である。但し、２相クロック信号形成回路４９にはクロック信号ＣＫが直接供給されるため、昇圧用クロック信号Ａ，Ｂの周波数が変動することはない。
【００３８】
５４−１〜３および５６−１〜３はアンド回路であり、各一入力端には上記３ビットＵＰ／ＤＯＷＮカウンタ４６の出力信号Ｓ０〜Ｓ２が各々供給されている。また、他入力端にはアンド回路５４−１〜３では昇圧用クロック信号Ａが、アンド回路５６−１〜３では昇圧用クロック信号Ｂが供給されている。各アンド回路においては信号Ｓ０〜Ｓ２がＨレベルである場合にのみ対応する昇圧用クロック信号Ａ１〜Ａ３あるいはＢ１〜Ｂ３が動作状態となる。この結果、図６の昇圧回路の電流供給能力比は、３ビットＵＰ／ＤＯＷＮカウンタ４６の計数結果[Ｓ0，Ｓ1，Ｓ2]に対応した８段階の制御が可能となる。
【００３９】
すなわち、本変形例によれば、各昇圧回路４，６の所要出力電流が大きくなると実際に動作するトランジスタのチャネル幅を増加して対応するとともに、所要出力電流が小さい状況においては動作するトランジスタのチャネル幅を少なくすることによって消費電力損失を減少させることが可能になる。
【００４０】
【発明の効果】
以上説明したように本発明の電源回路によれば、第１の昇圧回路の出力電圧を平滑化する第１のレギュレータと、第２の昇圧回路の出力電圧を平滑化する第２のレギュレータとを設けたから、複数系統の安定した電源電圧を確保することができる。
また、本発明の電源回路を用いた表示装置においては、ちらつき等の不具合が抑制され、良好な表示品質を確保することができる。
【図面の簡単な説明】
【図１】従来例および本発明の一実施形態における昇圧回路の回路図である。
【図２】本発明の一実施形態による電源回路９０のブロック図である。
【図３】上記実施形態における出力電圧監視回路８の回路図である。
【図４】上記実施形態における昇圧用クロック形成回路２のブロック図である。
【図５】昇圧用クロック形成回路２のタイミングチャートである。
【図６】上記実施形態の変形例における昇圧回路の回路図である。
【図７】上記変形例における昇圧用クロック形成回路の回路図である。
【図８】電源回路９０を用いた液晶表示装置８０の例を示すブロック図である。
【図９】液晶表示装置８０を用いた各種電子機器の例を示す図である。
【図１０】液晶表示装置８０のタイミングチャートである。
【図１１】従来例および本発明の一実施形態における他の昇圧回路の回路図である。
【図１２】従来の電源回路のブロック図である。
【符号の説明】
２……昇圧用クロック形成回路
４……前段昇圧回路（第１の昇圧回路）
６……後段昇圧回路（第２の昇圧回路）
８……出力電圧監視回路
１０……基準電圧発生回路
１２，１４……レギュレータ（第１および第２のレギュレータ）
１６……ボリューム
２０，２２……コンパレータ
２４，２６，２８……抵抗器
４６……３ビットＵＰ／ＤＯＷＮカウンタ
４８……クロック合成回路
４９……２相クロック信号形成回路
５４−１〜３，５６−１〜３……アンド回路
６０……バッテリ、６２〜６８……スイッチ
７２〜７８，７２−１〜４，７４−１〜４，７６−１〜４，７８−１〜４……トランジスタ（スイッチング素子）
７０，７１……コンデンサ
８０……表示装置
８１……ＬＣＤパネル
８２……Ｙドライバ
８３……Ｘドライバ
８５……ＬＣＤコントローラ
８６……システムバス
９０……電源回路
【図１】
0004576736.tif 000002
【図２】
0004576736.tif 000003
【図３】
0004576736.tif 000004
【図４】
0004576736.tif 000005
【図５】
0004576736.tif 000006
【図６】
0004576736.tif 000007
【図７】
0004576736.tif 000008
【図８】
0004576736.tif 000009
【図９】
0004576736.tif 000010
【図１０】
0004576736.tif 000011
【図１１】
0004576736.tif 000012
【図１２】
0004576736.tif 000013