(57)【特許請求の範囲】
【請求項１】
絶縁基板と、
上記絶縁基板上に、接着層を介して搭載される集積回路チップと、
上記集積回路チップを搭載する上記絶縁基板の面側に形成される複数の導体パターン要素であって、該導体パターン要素の少なくとも一部が、上記集積回路チップの下に位置するものと、
上記集積回路チップ下の上記導体パターン要素の少なくとも一部によって囲まれた上記絶縁基板の領域に、該領域を複数の小さな領域に分割するように配置された複数のパターン要素と、
を備え、
上記パターン要素が外部接続端子に電気的に接続されておらず、上記導体パターン要素が外部接続端子に電気的に接続されている半導体装置。
【請求項２】
上記分割された小さな領域が円形状の領域を有し、複数の円形状の領域が上記複数のパターン要素によって間隔をあけられている請求項１に記載の半導体装置。
【請求項３】
上記パターン要素が千鳥状に配置されている請求項１又は２に記載の半導体装置。
【請求項４】
上記パターン要素が矩形状のパターンである請求項１乃至３の何れかに記載の半導体装置。
【請求項５】
上記集積回路チップは、その回路形成面を上にして上記絶縁基板上に搭載される請求項１乃至４の何れかに記載の半導体装置。
【請求項６】
上記絶縁基板は、上記導体パターン要素の各々の一部の下にスルーホールを有し、上記集積回路チップを搭載した絶縁基板の面と反対側の面から、上記スルーホールを介して上記導体パターン要素に接合される外部接続用の半田バンプを更に有する請求項１乃至５の何れかに記載の半導体装置。
【請求項７】
上記集積回路チップの複数の電極パッドと上記複数の導体パターン要素とをそれぞれ電気的に接続する複数の導体を更に備え、上記集積回路チップの下に位置する上記導体パターン要素の一部が、上記絶縁基板の集積回路チップ搭載領域内に位置し上記外部接続端子と電気的に接続される第１の接続部と、上記絶縁基板の上記集積回路チップ搭載領域外に位置すると共に上記導体が接続される第２の接続部とを有し、上記集積回路チップの上記複数の電極パッドが形成されている素子形成面と逆側の裏面が上記絶縁基板に上記接着層により接着されている請求項１記載の半導体装置。
【請求項８】
上記絶縁基板の上記集積回路チップを搭載する面側に上記集積回路チップを封止するための封止樹脂が形成されている請求項７記載の半導体装置。
【請求項９】
上記外部接続端子が、上記絶縁基板の上記集積回路チップを接着する面と反対の面側に配置される請求項８に記載の半導体装置。
【請求項１０】
上記複数のパターン要素が上記複数の導体パターン要素と別個である請求項１、７、８又は９の何れかに記載の半導体装置。
【請求項１１】
上記複数のパターン要素は、隣り合う列との関係が互い違いに配列される、請求項１、７、８、９又は１０の何れかに記載の半導体装置。
【請求項１２】
上記複数の導体パターン要素と上記複数のパターン要素とが同じ材料により形成されている請求項１、７、８、９、１０又は１１の何れかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のパッケージ構造及びその製造方法に関し、特に、ＣＳＰ型の集積回路パッケージに適用して好適なるものに関する。
【背景技術】
【０００２】
電子情報機器の小型化、高速化の要求に伴い、これに搭載する半導体装置をより小さくするための技術開発が盛んである。高密度実装という観点からは、ベアチップ実装という、集積回路チップをパッケージ等により物理的、化学的に保護する従来のパッケージ形態を省略した実装方式が究極のものと考えられるが、信頼性、実装上の取扱いの問題等があり、未だ一般民生機器において広く採用されるには至っていない。ＣＳＰ（Chip Size Package）は、集積回路パッケージのサイズを、チップサイズと同等あるいは僅かに大きい程度に高密度化したパッケージである。ＣＳＰは、従来のパッケージと同様に、樹脂その他の封止材料により集積回路チップを覆ったパッケージ構造を有しているので、ベアチップ実装に比して、信頼性が高く、取扱いが容易である。
【０００３】
図７に、従来のＣＳＰ型パッケージの一例を示している。銅パターン４を形成したポリイミドフィルム製の絶縁基板３上には、一般にダイペースト９と呼ばれる接着剤を介して集積回路チップ２が貼り付けられている。銅パターン４の一端は、集積回路チップ２下に位置し、絶縁基板３に形成したスルーホール３ａを介して半田バンプ７に接続される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、上記集積回路チップを絶縁基板に貼り付ける工程は、以下の手順により行われる。すなわち、
(１)絶縁基板上の一乃至は数箇所に、エポキシ等の熱硬化性樹脂からなる液状の接着剤を滴下する。
(２)上記接着剤を滴下した絶縁基板の面に対し、集積回路チップを上から加圧し、液状の接着剤をチップ下面の略全域に行き渡らせる。
(３)この状態で、雰囲気温度を上げ、液状の接着剤を硬化させることによりチップを固定する。
【０００５】
この場合に、上記(２)の工程で、銅パターンに囲まれた集積回路チップ下の領域に、上記接着剤が行き渡らない空洞の部分が発生することがある。これは、接着剤の表面張力により、上記領域の接着剤が、銅パターンと集積回路チップとの間に引っ張られるために生じるものである。このようにチップ下に空洞ができると、ここに水蒸気が発生する。パッケージ実装の際の半田リフロー時に、空洞内の水蒸気は膨張して、絶縁基板と集積回路チップとの間に剥離を引き起こす。
【０００６】
また、上記空洞は、集積回路チップの物理的な耐圧強度を弱くする。集積回路チップを搭載した絶縁基板をモールド型に納め、型内に樹脂を注入する際、その圧力によって集積回路チップが割れることがある。
【０００７】
本発明の目的は、上記集積回路チップ下に発生する空洞を、完全に無くすか又は極小に抑えることにより、上記空洞が引き起こすチップの剥離や割れの問題を回避し、集積回路パッケージの製造歩留まりを向上させることにある。
【０００８】
本発明の別の目的は、上記目的をパッケージの生産性を低下させることなく、またパッケージコストを引き上げることなく実現することにある。
【課題を解決するための手段】
【０００９】
本発明は、ＣＳＰ型のパッケージのように、パッケージを極力チップサイズに近づけるために、集積回路チップの直下に半田バンプのような外部接続端子を備えたパッケージに適用して好適なるものである。もっとも、本発明は絶縁基板上の導体パターンの少なくとも一部が、集積回路チップの下に位置する構造のあらゆる半導体装置に広く適用されるものである。集積回路チップを搭載する絶縁基板は、そのチップ搭載面側に、チップの電極パッドと外部接続端子とを電気的に接続するための導体パターンの他に、該導体パターンが配置されない集積回路チップ下の領域にパターンを有する。このパターンにより上記領域が複数の小さい領域に分割される。集積回路チップは、上記導体パターンの一部、上記パターン及び上記分割された小領域を覆うように、絶縁基板上に接着層、すなわちダイペーストを介して貼り付けられる。
【００１０】
上記パターンによりチップ下の領域は、複数の小さい領域に分割され、チップ下における空洞の発生が完全に又は極小に抑えられる。すなわち、上記各小領域内にある硬化前のダイペーストは、上記パターンにより囲まれ、その結果、表面張力によるダイペーストの移動量がほとんどなくなる。硬化前のダイペーストが、各小領域で安定していれば空洞の発生が抑えられる。
【００１１】
上記パターンは、一つの連続した又は複数に分割されたパターンで構成することができるが、好ましくは、千鳥状に配置されたブロック状の複数のパターンから構成される。更に、該ブロック状のパターンは、その直径が0.1〜1.0mm、好ましくは0.3〜0.5mmである略正方形状のパターンが良い。
【００１２】
上記パターンは、絶縁基板及びダイペーストに対する接着を行う上で問題がなければ、特にその材質は問わないが、上記導体パターンと同じ材質で、上記導体パターンの形成時に同時に絶縁基板上に形成することが、製造上有利である。
【００１３】
上記集積回路チップ下に形成される複数の小さい領域は、上記パターンによってそれぞれが完全に分断されている必要はなく、上記表面張力により一つの領域にある接着剤が、隣の領域に移動できないほどに分割されていればよい。上記ブロック状のパターンにより囲まれる各領域は、その直径が0.9mm以下であることが好ましい。
【００１４】
また、本発明は、集積回路チップを、その回路形成面を上にして絶縁基板上に搭載する半導体装置に適用して好適であるが、回路形成面を絶縁基板側に向けて集積回路チップを搭載する、いわゆるフリップチップ方式の半導体装置においても本発明は有益である。なお、上記絶縁基板としては、エポキシ樹脂等からなる硬質の基板、及びポリイミドフィルム等を用いた可撓性の基板を用いることができる。
【発明の効果】
【００１５】
本発明によって、集積回路チップ下に発生する空洞を、完全に無くすか又は極小に抑えることができる。その結果、空洞が引き起こすチップの剥離や割れの問題が回避され、集積回路パッケージの製造歩留まりを向上させることができる。
【００１６】
また、本発明を実現するためには、集積回路チップ下に所定のパターンを形成すればよいので、半導体装置の生産性を低下させることも、生産コストを引き上げることもない。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態を図面に沿って説明する。図１及び図２に、本発明を適用したＣＳＰ型パッケージの半導体装置を示す。半導体装置１は、集積回路チップ２よりも平面的に一回り大きい絶縁基板３を有する。一つの実施例において絶縁基板３は、12mm角、厚さ0.075mmのポリイミド製のフィルム片である。
【００１８】
絶縁基板３の表面には、集積回路チップ２と外部接続端子である半田バンプ７とを電気的に接続するための多数の銅パターン４が形成されている。各銅パターン４の一端は、絶縁基板３に形成されたスルーホール３ａ上に位置し、該スルーホール３ａを介して半田バンプ７と接続される。本明細書では、以下、この領域を、バンプ接続ランド４ｂと呼ぶ。各銅パターンのバンプ接続ランド４ｂは、上記スルーホール３ａの位置に対応して、絶縁基板３の各辺に沿って連続的に配置されると共に、その並びの方向と直交方向３列に並んで配置されている。
【００１９】
銅パターン４の他端は、上記絶縁基板３の外側に向かって伸びており、その端部まで至っている。銅パターン４の該端部から内側に、パターンの線幅よりも幅広の領域４ａが形成されている。集積回路チップ２の回路形成面側に形成した電極パッド２ａから伸びる導体ワイヤ５の一端が、この幅広の領域に接続される。以下、この領域をワイヤ接続ランド４ａという。なお、銅パターン４のワイヤ接続ランド４ａから絶縁基板３の端部に至る部分は、製造工程の一部において例えばテスト用端子として用いられる部分であり、機能的に見れば、各銅パターン４の一端は、バンプ接続ランド４ｂであり、他端は、ワイヤ接続ランド４ａである。実施例において、銅パターン４の線幅は約0.04mmであり、バンプ接続ランド４ｂの幅は約0.3mm、ワイヤ接続ランド４ａの幅は約0.1mmである。また、隣り合うバンプ接続ランド４ｂ間のピッチは、約 0.5mmである。
【００２０】
絶縁基板３の面における上記銅パターン４に囲まれた中央の領域には、多数の矩形パターン６が、一定の間隔で２次元的に配列されている。矩形パターン６は、上記銅パターン４と同じ材質の銅箔のパターンであり、後述する半導体装置１の製造工程で明らかにされるように、銅パターン４と共に絶縁基板３上に形成される。図４に示す絶縁基板の平面図に、矩形パターン６及び銅パターン４の配置が明確に表わされている。この図から明らかなように、矩形パターン６は、千鳥状、すなわち隣り合う列との関係が互い違いになるように配列され、その結果、上記銅パターン４に囲まれた領域のうち、矩形パターン６の部分を除いた領域は、多数の小さい領域に分割される。以下、この各領域を分割領域Ａと呼ぶ。各分割領域Ａは、４つの矩形パターン６によって囲まれている。個々の矩形パターン６は、隣り合う矩形パターン６から離れて配置されているので、一つの分割領域Ａは、隣り合う分割領域と空間的には連続している。
【００２１】
図５に、矩形パターン６の配置と、該矩形パターンによって囲まれる分割領域Ａに形成されうる空洞との関係を示した。図において、分割領域Ａに形成されうる最大の空洞の外形を、仮想線Ｖで示した。矩形パターン６の配列、すなわちピッチＰと、各矩形パターン６のサイズ、すなわち辺の長さＬによって、上記空洞Ｖのサイズが決定される。空洞Ｖが、隣り合う空洞Ｖと接触し、一つの大きな空洞が形成されることを避けなければならない。空洞を互いに接触させない距離に配置させるためには、空洞の直径Ｄと、矩形パターン６の辺の長さＬとを、0.4Ｄ＜Ｌ(式１)とする必要がある。一方、試験結果より、ＪＥＤＥＣ（Joint Electron Device Engineering Council）標準の防湿梱包レベルにおけるレベル４（３０℃／６０％で４８時間放置）の条件を満たすためには、形成されうる一つの空洞の直径Ｄを、 0.9mm以下にするのが良いという結果が得られた。これを式１に代入することにより、Ｌ＞0.36mmが得られる。一つの実施例において、矩形パターン６の長さＬを約0.4mm、パターン間のピッチＰを約1.0mmとした。
【００２２】
図２及び図３に示すように、上記銅パターン４及び上記矩形パターン６を形成した絶縁基板３の表面には、その全域に渡って、エポキシ系樹脂からなる半田マスク８が塗布される。導体ワイヤ５のボンディングのために、銅パターンのワイヤ接続ランド４ａ上の半田マスクが除去される。集積回路チップ２は、半田マスク８の上に滴下された液状のエポキシ系樹脂からなるダイペースト９によって、絶縁基板３上に接着される。これによって、上記すべての矩形パターン６及び銅パターンのバンプ接続ランド４ｂは、集積回路チップ２の下に位置する。図４に示す平面図において、集積回路チップ２が搭載される絶縁基板３上の領域を、仮想線Ｃにより示した。
【００２３】
次に、図６に示した製造工程に従って、上記半導体装置１の製造方法について説明する。最初に、ポリイミド製のフィルム片からなる絶縁基板３に、スルーホール３ａを形成する(工程(Ａ))。打ち抜き部材による打ち抜き加工、又はフォトリソグラフィー技術を用いて、スルーホール３ａを形成することができる。スルーホール３ａを形成した絶縁基板３の全面に、銅箔１１をラミネートする(工程(Ｂ))。銅箔１１の一部をフォトリソグラフィー技術を用いてエッチングし、絶縁基板３上に銅パターン４及び矩形パターン６を得る(工程(Ｃ))。上記銅パターン４及び矩形パターン６を形成した絶縁基板３の表面に、銅パターン４のワイヤ接続ランド４ａが形成された外周部分を除いて、半田マスク８を塗布する(工程(Ｄ))。その後、露出した銅パターン４(ワイヤ接続ランド４ａ)に、Ni又はAuメッキを施す。
【００２４】
次に、絶縁基板３の集積回路チップ２が搭載される領域に、ディスペンサ１２によって、エポキシ系樹脂からなるダイペースト９を滴下する(工程(Ｅ))。ダイペースト９の供給は、集積回路チップ下に均一にダイペーストが広がるように、その量及び滴下位置を考慮する必要がある。液状のダイペースト９が硬化する前に、上方より別の工程で製造した集積回路チップ２を一定の圧力で押し付け、ダイペースト９を集積回路チップ２の下面全域に行き渡らせる(工程(Ｆ))。このとき、各矩形パターン６の隙間、すなわち図５に示す分割領域Ａ内にあるダイペーストは、その周囲の矩形パターン６を超えて移動することがないので、各分割領域Ａにおいて空洞が形成されることが回避される。この状態で、ヒータ等により雰囲気温度を上げて、ダイペースト９を硬化させ、絶縁基板３上に集積回路チップ２を固定する。
【００２５】
集積回路チップ２の電極パッド２ａと銅パターン４のワイヤ接続ランド４ａとを、導体ワイヤ５でボンディングした後、モールド樹脂１３でチップを封止する(工程 (Ｇ))。最後に、絶縁基板３のスルーホール３ａ内に半田ペースト１４を充填し、半田バンプ７を移載し、さらに溶融して、半田バンプ７とバンプ接続ランド４ｂを接合する(工程(Ｈ))。以上の工程を経て、半導体装置１が完成する。
【００２６】
以上、本発明の一実施形態を図面に沿って説明した。本発明の適用範囲が、上記実施形態において示した事項に限定されないことは明らかである。本発明においては、集積回路チップ下の領域における空洞の発生を、完全に或いは極小に抑えるため、該チップ下の領域を複数に分割するパターンを備えていることが重要である。上記目的を達成する限り、上記パターンは、理想的な種々の形状を採ることができるし、それが連続していても、また複数に分割していても良い。また、上記実施形態においては、絶縁基板３上に半田マスク８の層を備えている。しかし、半田マスク８の層を備えていない半導体装置においても、本発明は有効に機能する。また、上記実施形態では外部接続端子として、３列の半田バンプを備えた半導体装置を示した。しかし、本発明において外部接続端子の数や種類は重要ではなく、１列又は２列の半田バンプを備えたパッケージや、ＰＧＡ(Pin Grid Array)型のパッケージにも本発明を適用することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明を適用したＣＳＰ型パッケージの半導体装置の一部を破断して示す斜視図である。
【図２】図１の半導体装置の断面図である。
【図３】図２の要部を拡大して示す断面図である。
【図４】矩形パターン及び銅パターンの配置を示すための絶縁基板の平面図である。
【図５】矩形パターンの配置と分割領域に形成されうる空洞との関係を示す概念図である。
【図６】半導体装置の製造工程を示す図である。
【図７】従来のＣＳＰ型パッケージの一例を示す断面図である。
【符号の説明】
【００２８】
１ 半導体装置
２ 集積回路チップ
２ａ 電極パッド
３ 絶縁基板
３ａ スルーホール
４ 銅パターン
４ａ ワイヤ接続ランド
４ｂ バンプ接続ランド
５ 導体ワイヤ
６ 矩形パターン
７ 半田バンプ
８ 半田マスク
９ ダイペースト
１０ 接着層
１１ 銅箔
１２ ディスペンサ
１３ モールド樹脂
１４ 半田ペースト
Ａ 分割領域
【図１】
0004484891.tif 000002
【図２】
0004484891.tif 000003
【図３】
0004484891.tif 000004
【図４】
0004484891.tif 000005
【図５】
0004484891.tif 000006
【図６】
0004484891.tif 000007
【図７】
0004484891.tif 000008