(57)【特許請求の範囲】
【請求項１】
基板を準備する工程と；
ギャップで分離されたボンド・パッドと相互接続部とを有する金属層を０．５〜３．０マイクロ・メートル（５０００Å〜３００００Å）の厚みで前記基板に形成する工程と；
前記ボンド・パッドと相互接続部との上に、ＳｉＨ４とＯ２からなる化学作用を利用する高密度（ＨＤＰ）プラズマによって上面を有するとともに４．０より低い誘電率を有する２酸化シリコン材料層を前記金属層の厚み以上の厚みで形成して、該２酸化シリコン材料で前記ギャップを埋める工程と；
ＳｉＨ４とＮＨ３からなる化学作用を利用するプラズマ増速ＣＶＤによって７．０の誘電率を有するとともに水分浸透に対して耐性を有する窒化シリコン材料を前記２酸化シリコン材料層の上面上に０．０５〜０．１５マイクロ・メートル（５００〜１，５００Å）の厚みで形成して、前記ギャップの外と前記ボンド・パッドと相互接続部との上に該窒化シリコン材料層を形成して、前記ＨＤＰプラズマによる２酸化シリコン材料層の上面に形成されたこのプラズマ増速ＣＶＤによる窒化シリコン材料層が気密封止をなすようにする工程と；
前記窒化シリコン材料層の上に２．０〜１０マイクロ・メートル（２．０〜１０ミクロン）の厚みでキャップ誘電体層を形成する工程と；
前記ボンド・パッドの表面を露出させる開口であって、前記キャップ誘電体層におけるテーパ状側壁と前記窒化シリコン材料層と前記２酸化シリコン材料層における垂直な側壁とを有する開口を形成する工程であって、前記窒化シリコン材料層における垂直な側壁はＳＦ６およびＨｅからなる化学作用、前記２酸化シリコン材料層における垂直な側壁はＣ４Ｆ８およびＣＯからなる化学作用を用いる反応性イオン・エッチング（ＲＩＥ）によって形成する工程と；
水分浸透を防止する障壁層を、前記開口のテーパ状側壁と垂直の側壁、および前記ボンド・パッドの表面の上に形成する工程と；
前記開口のテーパ状側壁と垂直の側壁、および前記ボンド・パッドの表面上の障壁層上にバンプを形成する工程と；
を含む方法。
【発明の詳細な説明】
【０００１】
（発明の背景）
（１．発明の分野）
本発明は、半導体集積回路製造の分野に関し、より詳細には、パッシベーション構造とその製造方法に関する。
【０００２】
（２．関連技術の考察）
集積回路は、半導体基板上に形成されたトランジスタやコンデンサなど文字通り数百万個もの個別のデバイスからなる。デバイスは、マイクロプロセッサなどのような機能回路を形成するために、導電層および絶縁層を交互に並べて一体として集積している。堆積される最終層は通常、組立ておよびパッケージング中の機械的および化学的損傷に対して保護する絶縁層であるパッシベーション層である。
【０００３】
従来のパッシベーション構造の例を図１に示す。図１は、ボンド・パッド１０４と相互接続１０６を含む金属相互接続層１０２を外面に形成している基板１００を示す。窒化シリコン層１１０と厚いポリイミド層１１２を含むパッシベーション層１０８は、図１に示されるように、金属層１０２の上に形成される。次いで、コンタクト開口１１４が窒化シリコン層１１０とポリイミド層１１２を通して形成されて、基板へ外部信号を入力したり、出力したりできるようにボンド・パッド１０４にワイヤ・ボンド１１６などの電気コンタクトを作成できるようにする。気密層である窒化シリコン層１１０は、下方金属層１０２と直接接触して形成されて、下にある基板への水分経路が特にボンド・パッド開口１１４内に存在しないことを保証する。
【０００４】
このようなパッシベーション構造は、基板１００の優れた気密封止を提供するが、高い金属線間静電容量のためにデバイス性能が悪化する。すなわち、窒化シリコン層１１０が高い誘電率（約７．０）を有し、隣接する金属形状１０４と１０６の間のギャップ１１８内に形成されるので、線間容量結合が増大してデバイス性能が低下する。図１に示されるパッシベーション構造に関連する他の問題は、高アスペクト比ギャップ１１８内に、十分な気密封止を得るのに必要な厚さまで窒化シリコン層を堆積することが困難なことである。
【０００５】
したがって、気密封止を形成し、かつ相互接続静電容量が低いパッシベーション構造と方法が望まれる。
【０００６】
（発明の概要）
ウエハ・パッシベーション構造およびその製造方法を記述する。本発明の一実施態様によれば、ギャップによって金属部材から離隔されたボンド・パッドを有する金属層が、基板上に形成される。次いで、ボンド・パッドおよび金属部材の上に第１の誘電体層が形成され、ギャップを完全に充填する。次に、気密性があり、第１の誘電体層よりも大きな誘電率を有する第２の誘電体層が、第１の誘電体層の上に形成される。
【０００７】
本発明の他の実施態様では、第１の誘電体層が、基板のボンド・パッドの上面に形成される。次いで、第２の誘電体層が、第１の誘電体層上に形成される。次いで、ボンド・パッドの上面を露出するために、第１および第２の誘電体層を通して開口が形成される。次いで、開口の側面、およびボンド・パッドの上面に障壁層が堆積される。次いで、開口内の障壁層にコンタクトが形成される。
【０００８】
（発明の詳細な説明）
本発明は、気密性のある低相互接続静電容量パッシベーション構造およびその製造方法である。以下の説明では、本発明を深く理解できるようにするため、材料、厚さ、プロセスなどの特定の詳細を数多く示す。しかし、本発明をこれら特定の詳細を用いずに実施できることは当業者に明らかであろう。場合によっては、本発明を不必要に曖昧にしないために、よく知られた半導体プロセスおよび装置は詳細に説明しない。
【０００９】
本発明は、気密性のある低相互接続静電容量パッシベーション構造およびその製造方法である。本発明によるパッシベーション構造は図２に示される。基板２００上に、ギャップ２０８によって離隔された、ボンド・パッド２０４や相互接続２０６などの金属形状を含む外側が平坦なメタライゼーションが形成される。第１の誘電体層２１０が、ボンド・パッド２０４および金属形状２０６の上に、ギャップ２０８を完全に充填する厚さに形成される。第１の誘電体層２１０は、二酸化シリコンなど比較的低い誘電率（４．０未満）を有する材料で形成されることが好ましい。窒化シリコンなど耐湿性材料（すなわち気密材料）から形成された封止用誘電体層２１２が第１の誘電体層２１０の上に形成される。ポリイミドなどのキャップ誘電体層２１４を封止用誘電体層２１２上に形成して、引っかき抵抗およびパッケージの応力調整を行うことができる。Ｃ−４（ｃｏｎｔｒｏｌｌｅｄ  ｃｈｉｐ  ｃｏｎｌｌａｐｓｅ  ｃｏｎｔａｃｔ）など、導電障壁層２１６およびバンプ２１８を含む電気コンタクト２１５が、誘電体２１０、封止誘電体２１２、およびキャップ誘電体２１４を通して形成され、ボンド・パッド２０４との電気的な接触をする。
【００１０】
封止用誘電体層２１２と障壁層２１６が組み合わさって、基板２００の気密封止を形成する。障壁層２１６および封止層２１２が基板２００のための気密封止を行っているので、低い誘電率を有するが水分浸透に対する耐性のない材料で第１の誘電体層２１０を形成することができる。ギャップ２０８を低誘電率材料２１０で完全に充填することによって、隣接する金属形状間は、低相互接続静電容量（低結合容量）となり、そのためデバイス性能が改良される（より速くなる）。このようにして、本発明は、気密性（水分浸透に対する耐性）があり、極めて低い静電容量を示すパッシベーション構造を提供する。
【００１１】
図３ａ〜３ｇに、本発明によるパッシベーション構造を製造する方法を示す。本発明によれば、図３ａに示すような基板３００が用いられる。基板３００は、データを基板３００に入力する、かつそこから出力するための少なくとも１つ（一般に、数百個）のボンド・パッド３０４を含むメタライゼーション層３０２を外面に含む。外側メタライゼーション層３０２はまた、相互接続やコンデンサ電極などの金属形状３０６も含む。メタライゼーション層３０２は、銅、アルミニウム、金など、それらに限定されない低抵抗金属または金属合金から形成され、５０００Å〜３００００Åの間の総厚さを有する。メタライゼーション層３０２は、障壁層および非反射コーティングを含んでよく、または含まなくてもよい。メタライゼーション層３０２の個々の金属形状は、ギャップ３０８によって離隔される。ギャップ３０８の最小間隔または幅（Ｗ）は、プロセスの限界寸法によって決まり、本発明では、０．３０μｍ未満であってよい。このような狭い形状間隔は、高アスペクト比ギャップ３０８（すなわち、およそ２．０のアスペクト比を有するギャップ）を作成することができる。アスペクト比は、ギャップ高さ÷ギャップ幅と定義される。
【００１２】
さらに、当技術分野でよく知られているように、基板３００は通常、シリコン基板、トランジスタやコンデンサなどのデバイス、およびデバイスを機能回路に結合するために使用される金属および絶縁体の多層を含む。基板３００は、必ずしも、集積回路を製造するための半導体基板である必要はなく、フラット・パネル・ディスプレイに使用されるものなど任意のタイプの基板であってよいことを理解されたい。本発明のために、基板を、本発明の膜が形成され、本発明のプロセスが行われる材料と定義する。
【００１３】
図３ｂに示されるように、本発明の第１のステップは、基板３００の上に第１の誘電体層３１０を形成することである。誘電体層３１０は、ボンド・パッド３０４および金属形状３０６の上に、ギャップ３０８を完全に充填するように堆積される。誘電体層３１０は、少なくともギャップ３０８を完全に充填するのに十分な最小厚さに形成される。ほとんどの場合、誘電体層３１０は、少なくとも金属３０２と同じ厚さに堆積されて、最大幅ギャップの完全な充填を保証する。
【００１４】
誘電体層３１０は、せいぜい二酸化シリコンと同じ誘電率（すなわち、４．０未満の誘電率）を有する材料で形成することが好ましい。本発明の一実施形態では、誘電体層３１０は、３５０〜４００℃の間の基板温度で、ＳｉＨ4とＯ2からなる化学作用を利用する高密度プラズマ（ＨＤＰ）によって形成される二酸化シリコン（ＳｉＯ2）膜である。このようなプロセスは、高アスペクト比ギャップ３０８を充填できる優れたギャップ充填性を有し、後続の層を堆積することができる平滑な表面を形成できる。膜の誘電率をさらに減少させるために、第１の誘電体層３１０をフッ素イオンでドープすることもできる。誘電体層３１０は、インサイチュで（膜３１０の堆積中に）、または形成後にイオン注入によってドープすることができる。エーロゲル、ポリイミド、スピンオン・ガラスなど、それらに限定されない低Ｋ誘電体膜を誘電体層３１０として使用することができることを理解されたい。さらに、誘電体層３１０は、必ずしも単一層誘電体膜である必要はなく、複数の異なる誘電体層からなる複合膜であってよい。
【００１５】
次に、図３ｃに示されるように、封止用誘電体層３１２が、第１の誘電体層３１０の上に形成される。封止用誘電体層３１２は、水分浸透に対して耐性がある材料で形成される（すなわち、気密材料で形成される）。普通のチップ動作温度、一般には１００〜１２０℃の間で、多湿環境下での水分浸透を防止することができる場合、層に気密性があると言われる。封止用誘電体層３１２は、できるだけ薄く、それでも適切な気密封止を行えるように形成される。本発明の一実施形態では、封止用誘電体層３１２は、ＳｉＨ4とＮＨ3からなる化学作用を利用するプラズマ増速ＣＶＤと、４００℃の基板温度とによって、５００〜１，５００Åの厚さに形成された窒化シリコン膜である。プラズマ増速ＣＶＤ窒化シリコン層３１２がＨＤＰで形成された二酸化シリコン層に堆積されるとき、窒化シリコン層３１２は、薄く（１，０００Å未満）形成され、それでもＨＤＰ二酸化シリコン膜の表面が平滑であるので気密封止を行うことができる。
【００１６】
窒化シリコンなどの気密誘電体層は高誘電率を有するので、その高誘電率が、隣接する金属形状間の容量結合を増大させてデバイス性能を低下させることがないようにするために、封止用誘電体層３１２を金属形状３０４および３０６の上方、ならびにギャップ３０８の外に保持することが重要であることを理解されたい。
【００１７】
次に、図３ｄに示されるように、キャップ誘電体層３１４が封止用誘電体層３１２の上に形成される。キャップ誘電体層３１４は、パッケージと基板３００との間の応力を除去し、また封止誘電体３１２に対する引っかきの保護となり、そのため封止用誘電体層３１２によって形成された気密封止の完全性に引っかきが影響を与える恐れがない。本発明の一実施形態では、キャップ誘電体層３１４は、Ｈｉｔａｃｈｉ感光性ポリイミド・タイプ１７０８などの感光性ポリイミドである。そのようなポリイミドは、当技術分野でよく知られているように、２．０〜１０ミクロンの間の厚さに「スピンオン」することができる。あるいは、キャップ層３１４は、例えばＣＶＤで堆積された二酸化シリコン層などであってもよい。
【００１８】
次に、図３ｅに示されるように、ボンド・パッド開口３１６が、ボンド・パッド３０４に向けて誘電体層３１４、３１２、および３１０を通して形成される。誘電体層３１４が感光性ポリイミドである場合、開口３１６は、ボンド・パッド開口３１６が望まれるキャップ誘電体層３１４の露光部をマスクし、露光し、次いで現像することによって、誘電体層３１４内に形成することができる。このようなプロセスは、開口３１６内の後続の膜堆積を増大させる、キャップ層３１４内の先細りの側壁を作成する。パターン形成されたキャップ誘電体層３１４を、封止用誘電体層３１２と誘電体層３１０のエッチング用のマスクとして使用することができる。封止用誘電体層３１２が窒化シリコン層である場合、よく知られたＬＡＭエッチャにおけるＳＦ6およびＨｅからなる化学作用を用いる反応性イオン・エッチング（ＲＩＥ）によって、異方性をもたせてエッチングすることができる。封止用誘電体層３１２をエッチングした後、エッチング化学作用を、第１の誘電体３１０をエッチングするのに適した化学作用に変更することができ、二酸化シリコンの場合はＣ4Ｆ8＋ＣＯであってよい。誘電体層３１０のエッチングは、ボンド・パッド開口３１６内のボンド・パッド３０４から誘電体層３１０を完全に除去することを保証するように、オーバ・エッチングする時限エッチングであってよい。
【００１９】
誘電体層３１４が感光性材料でない場合、誘電体層３１４の上に標準フォトレジスト・マスクを形成し、よく知られたフォトリソグラフィ技法によってパターンを形成することができる。
【００２０】
次に、図３ｆに示されるように、図３ｆに示される基板３００の上に、導電障壁層３１８が形成される。障壁層３１８は、キャップ誘電体層３１４の上面の上に、ボンド・パッド開口３１６の側壁３１７に沿って、かつボンド・パッド３０４の上に形成することができる。障壁層３１８は、コンタクト開口３１６の側壁３１７に沿って気密封止を形成する。障壁層３１８は、水分が障壁層３１８を通して誘電体層３１０に浸透するのを防止するのに十分な材料および厚さで形成される。
【００２１】
本発明の一実施形態では、障壁層３１８は、Ｃ−４（controlled chip conllapse contact）金めっきバンプのために使用される障壁層である。Ｃ−４バンプ用の障壁層は、厚さ５００Åの下側チタン膜と、厚さ４，０００Åの上側ニッケル・バナジウム膜からなる二重層膜をスパッタ堆積することによって形成することができる。チタン膜は、金の拡散に対する障壁として働き、ニッケル・バナジウム膜は、Ｃ−４バンプがボンド・パッド３０４に接着するのを助ける。他の実施形態では、障壁層３１８は、ＴＡＢ（tape automated bonding）コンタクトのために使用される障壁層であってよい。ＴＡＢ障壁層は、下側チタン膜と上側金膜からなる二重層膜をスパッタ堆積することによって形成することができる。チタン層は、金の拡散に対する障壁として働き、金層は、金ＴＡＢバンプがボンド・パッド３０４に接着するのを助ける。障壁層３１８の形成の前に、かつインサイチュで、アルゴン・スパッタ・エッチングを使用して、ボンド・パッド３０４との清浄な低抵抗コンタクトを提供することができる。
【００２２】
次に、図３ｇに示されるように、バンプ３２０が障壁層３１８上に形成される。本発明の一実施形態では、バンプ３２０は、Ｃ−４はんだバンプである。Ｃ−４はんだバンプは、障壁層３１８上に約２５ミクロンのフォトレジスト層３２２を堆積し、次いでＣ−４バンプが望まれる位置を決めてフォトレジスト層をパターニングして、形成することができる。次いで、障壁層３１８がフォトレジスト３２２によって覆われていない領域に電気めっきを施すことによって、はんだバンプ（ＰｂＳｎ）を形成することができる。はんだめっき溶液内に基板３００を配置し、障壁層３１８に電流を印加して、それにより、はんだを引き寄せるように電荷を蓄積することによって、はんだバンプを形成することができる。バンプ３２０は、約１００ミクロンの高さに形成することができる。
【００２３】
本発明の他の実施形態では、バンプ３２０は、ＴＡＢに使用される金めっきバンプであってよい。金めっきＴＡＢバンプは、バンプが金めっきされていること、および約２７ミクロンの高さに形成されることを除いて、はんだバンプの形成と同様のプロセスで形成することができる。
【００２４】
バンプ３２０が所望の厚さにめっきされると、フォトレジスト層３２２が、溶媒スプレイ装置（ＳＳＰ：solvent spray processor）によってなど、よく知られた技法によって除去される。次に、障壁層３１８のバンプ３２０によって覆われていない部分が、任意のよく知られた技法によってエッチング除去される。ニッケル・バナジウム層は、Ｈ2Ｏ2とＨ2ＳＯ4からなるウェット・エッチャントによってエッチング除去することができ、チタン層は、ＨＦ、Ｈ2Ｏ2、およびＨ2ＳＯ4からなるウェット・エッチャントによってエッチング除去することができる。基板３００に形成されたバンプ３２０の短絡を防止するために、障壁層３１８の露出部を除去しなければならない。ここで、希望するなら、マッシュルーム形のバンプを球形のバンプに変換するために、バンプ３２０をリフローすることもできる。バンプ３２０は、４００℃のＨ2環境を有する炉内に基板３００を配置することによってリフローすることができる。これで、本発明のプロセスが完了する。
【００２５】
本発明のプロセスが、低い金属線間静電容量を有し、基板３００の気密封止を提供するパッシベーション構造を形成した。低誘電率誘電体層３１０が金属線間のギャップ３０８内に形成されるため、かつ封止用誘電体層３１２などの高誘電率材料が金属形状３０４および３０６の上方、およびギャップ３０８の外に保持されているため、線間静電容量が減少する。基板３００の気密封止は、封止用誘電体層３１２およびコンタクト３２２によって形成される。封止用誘電体層３１２は、水分が誘電体３１０の上面を介して侵入するのを防止し、障壁層３１８およびバンプ３２０は、ボンド・パッド開口３１６の側壁３１７を被覆し、それによって、露出したＳｉＯ2エッジ３１７を介して水分が侵入するのを防止する。
【００２６】
本発明を深く理解できるように、多数の特定の詳細を提示してきた。本明細書内で論じた材料およびプロセスを様々な等価な材料およびプロセスで代用できることを当業者は理解されよう。したがって、本発明の詳細な説明は、限定するものとしてではなく、例示と考えられるべきであり、本発明の範囲は、頭記の特許請求の範囲によって判断されるべきである。
【００２７】
以上により、低い相互接続静電容量を有する気密パッシベーション構造が説明された。
【図面の簡単な説明】
【図１】  従来のパッシベーション構造を示す図である。
【図２】  本発明の気密性低静電容量パッシベーション構造の断面図である。
【図３ａ】  ボンド・パッドを含む最外メタライゼーション層を有する基板の断面図である。
【図３ｂ】  図３ａの基板を覆う第１の誘電体層の形成を示す断面図である。
【図３ｃ】  図３ｂの基板を覆う封止用誘電体層の形成を示す断面図である。
【図３ｄ】  図３ｃの基板を覆うキャップ誘電体の形成を示す断面図である。
【図３ｅ】  図３ｄの基板内のボンド・パッド開口の形成を示す断面図である。
【図３ｆ】  図３ｅの基板上の導電障壁層の形成を示す断面図である。
【図３ｇ】  図３ｆの基板上のバンプの形成を示す断面図である。
【図３ｈ】  図３ｇの基板からの障壁層の一部の除去を示す断面図である。
【図１】
0004564166.tif 000002
【図２】
0004564166.tif 000003
【図３ａ】
0004564166.tif 000004
【図３ｂ】
0004564166.tif 000005
【図３ｃ】
0004564166.tif 000006
【図３ｄ】
0004564166.tif 000007
【図３ｅ】
0004564166.tif 000008
【図３ｆ】
0004564166.tif 000009
【図３ｇ】
0004564166.tif 000010
【図３ｈ】
0004564166.tif 000011