(57)【特許請求の範囲】
【請求項１】
アナログ入力信号から最上位ビットのセットを展開させてこのアナログ入力信号のそれぞれ直ぐ上または直ぐ下のしきい値とこのアナログ信号との間の各差分にしたがってアナログ残余信号を生成する第１のステージと、
前記アナログ残余信号から、より下位ビットのセットを展開する第２のステージと、
を備えるアナログ−デジタル変換器であって、
前記アナログ−デジタル変換器は、さらに、
前記アナログ残余信号を置き換える手段と、
前記第２のステージに接続され、オフセット誤差を表現するオフセットデータを検索するオフセット検出ユニットと、
前記オフセットデータを受入れるように接続され、前記オフセット誤差を修正するオフセット修正ユニットと、
を備えるアナログ−デジタル変換器。
【請求項２】
アナログ−デジタル変換器のデジタル出力信号のサンプル周波数の半分の周波数で動作するアナログ−デジタル変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ−デジタル変換に関するものである。
【０００２】
【従来の技術】
高速で高解像度のアナログ−デジタル変換器を実現する一般的な回路技術は、多段階（multi-step）構成に基づいている。米国特許第５，２１０，５３７号には、アナログ信号がしきい値基準電圧のセットと比較される並列タイプの２つのカスケード化されたＡ／Ｄ段を有する多段階（multi-stage）Ａ／Ｄ変換器について説明されている。第１のステージは、最上位ビットのセットを展開し、２つのアナログ残余信号を生成する：正常な１つの残余は、アナログ入力より低いしきい値とこのアナログ入力との間の差にしたがったものであり、第２の残余は、アナログ入力のレベルよりも高いしきい値とこのアナログ入力との差にしたがったものである。これら２つの残余信号は、増幅されて第２のステージへと向けられる。残余信号の合計は、第１のステージのＬＳＢ（Latest Significant Bit―最新有意ビット―）の１つと等しいので、２つの残余が第２のステージへの情報として供給され、この情報は第２のＡ／Ｄステージにおけるフルスケールを定義するために用いられる量子化ステップサイズに関するものであるのと同様に第１のＡ／Ｄステージの量子化誤差に関するものである。第２のＡ／Ｄステージは、２つの残余信号の合計に対して、通常の残余信号の割合を表現する低有意ビット（less-significant bit）の合計を展開するための並列コンバータを含んでいる。最新有意ビットおよび低有意ビットのセットは、最終的なデジタル出力を提供するために結合される。段間ゲインにおける不安定さに起因する誤差は、低位ビットを生成するための２つの残余信号の使用により低減される。
【０００３】
これらの変換器における大きな問題は、１つのサブレンジから他のサブレンジへの遷移である。二重の残余理論により設計されたことによる単調さは、利用されることが可能なものである。しかしながら、このタイプのコンバータは、設計による単調さであるので、残余増幅器におけるオフセットがコンバータの積分非線形（ＩＮＬ―Integral Non-Linearity―）を依然として決定している。例えば通信システムにおいては、ＡＤコンバータの線形性（＝ＩＮＬ）に対する高い需要がある。
【０００４】
アン・ク・ムーン（Un-Ku Moon）とバング・サップ・ソン（Bang-Sup Song）による回路とシステムについてのＩＥＥＥトランザクションII：アナログおよびデジタル信号処理、ｖｏｌ．４４，Ｎｏ．２，１９９７年２月１０２−１０９頁に記載の「パイプライン化ＡＤＣのためのデジタル校正（calibration）背景技術」という論文は、実時間におけるパイプライン化されたアナログデジタルコンバータ（ＡＤＣ’ｓ―Analog to Digital Converter's ―）をデジタル的に自己校正化させるスキップおよびフィルアルゴリズムを説明している。この技術は、ランダムにスキップする変換サイクルの概念に基づいているが、非線形の内挿法により後でデータを満たすものである。各スキップされた変換サイクルで、校正テスト信号が、入力信号と置き換えられて出力される。しかしながら、このスキッピングに内挿法をプラスしたものは、最適なアナログデジタル変換結果よりもより低い結果を導いている。
【０００５】
【発明が解決しようとする課題】
この発明は、とりわけ、改善されたアナログデジタル変換器を提供することを目的としている。この目的を達成するため、この発明は、独立記載形式の請求項に定義されたようなアナログデジタル変換器を提供する。長所を有する実施の態様は、従属記載形式の請求項に定義されている。
【０００６】
【課題を解決するための手段】
この発明の主要な構成（アスペクト―aspect―）は、アナログ入力信号から最上位ビットのセットを展開させてこのアナログ入力信号のそれぞれ直ぐ上または直ぐ下のしきい値とこのアナログ信号との間の各差分にしたがってアナログ残余信号を生成する第１のステージと、前記アナログ残余信号から、より下位ビットのセットを展開する第２のステージと、を備えるアナログデジタル変換器を提供する。この発明によれば、アナログ残余信号は、反転される。前記第２のステージに接続されたオフセット検出ユニットは、オフセット誤差を表示するオフセットデータを検索し、オフセット修正ユニットはオフセットデータに基づいてオフセット誤差を修正する。
【０００７】
この発明の上述のまたはその他の構成は、以下に説明される実施形態に従って明らかとなるであろうし、解明されるであろう。
【０００８】
【発明の実施の形態】
この発明によれば、オフセット問題は、それぞれが図９に示される残余増幅器ＡＭＰＡ，ＡＭＰＢにおけるオフセット補償を用いることにより克服される。二重の残余増幅器において、ＩＮＬは、残余増幅器におけるオフセットにより決定されている。このＩＮＬの例えばＡＤ変換器は図１に示されている。このＩＮＬは、垂直軸上に示されており、これに対して入力信号Ｉは水平軸上に表示されている。矢印 OffsetＡ および OffsetＢ は、残余増幅器ＡＭＰＡおよびＡＭＰＢのオフセットをそれぞれ表示している。ＳＲ１ないしＳＲ４は、ＡＤ変換器の４つのサブレンジを表示している。
【０００９】
ＡＤ変換器のＩＮＬは、ＬＳＢサイズによって分割された増幅器のオフセットと等価である。これらの増幅器におけるオフセットを低減させるための１つの改善策は、このオフセットの原因となっているトランジスタの大きさを増加させることである。しかしながら、このことはＡＤ変換器の動作速度を低減させるであろう。これは、ＡＤ変換器の起動時か、または、増幅器のそれぞれのクロックサイクルを校正することにより行なうことができる。校正が起動時に行なわれるとき、その特定の時点におけるオフセットのみが補償される。このオフセットは、例えば温度の影響等により変化する可能性がある。もしも校正がそれぞれのクロックサイクル毎に行なわれるならば、校正が行なわれたときに入力信号が分かるので、ＡＤ変換器の動作速度は低減される。例えば、増幅器の入力は１クロック期間の半分に短くされると共に、出力を測定することによりオフセットは低減される。これらの不具合を理由として、この発明によれば、ＡＤ変換器が変換のために用いられている間（オンライン校正技術）、変換器のデジタル出力から２つの増幅器ＡＭＰＡおよびＡＭＰＢのオフセット OffsetA および OffsetＢ を抽出するための方法が提供される。
【００１０】
残余増幅器ＡＭＰＡおよびＡＭＰＢのオフセット OffsetA および OffsetＢ が共通成分 OffsetＣＯＭ および差分成分 OffsetＤＩＦＦ を有しているものと仮定する。このことは図２に示されている。これらの成分 OffsetＣＯＭ および OffsetＤＩＦＦ  は、ＡＤ変換器のデジタル出力からそれぞれ抽出される。２つの残余増幅器における通常（＝等価）オフセットのみについて仮定して考える。前記ＩＮＬは直線状ではあるがゼロにはなっていない。このことは図３に示されている。ＡＤ変換器の転送機能において、これらの変換器のオフセットは、ＤＣシフトをもたらすだけであろうし、その結果これらのオフセットは入力信号におけるＤＣ成分から識別不能になる。
【００１１】
この発明によれば、それぞれのクロックサイクルで差動増幅器ＡＭＰＡ，ＡＭＰＢがチョップされ、例えば、増幅器入力は置き換えられる。入力信号のＤＣ成分は、ＤＣ（直流）ではなくチョップ周波数となる。入力がそれぞれのクロックサイクルで切り取られる（chopされる）ので、チョップ周波数は ｆｓ／２に等しくなり、例えば、サンプル周波数 ｆｓの半分になる。このチョッピングの後に、（ＤＣである）オフセットＯは概念的に信号に付加される。これは図４に示されており。図４においては、Ｃがチョッピング動作を示し、Ｏがオフセットエラー源を示し、Ａｍｐが１つの増幅器である。
【００１２】
通常は、左側に示されるスペクトラムが変換され、デジタル領域におけるこのスペクトラムは同じように見える。右側に示されたスペクトラムが変換されたときには、デジタル信号は元の信号を検索するために「チョップし直され」なければならず、第２のステージにおけるデジタル出力信号とチョップ信号との排他的論理和（ＥＸＯＲ／イクスクルッシブ・オア―exclusive or―）機能により行なわれる。図４に示されるように、増幅器のオフセットがＤＣまで立ち上がる。ＡＤ変換器の出力の低域部分がフィルタされたときに、このＤＣ信号のみがスペクトラムの中に残り、これはオフセットを低減させるために用いることができる情報である。そこで、チョッピングの手段により、ＤＣでのオフセット成分が信号の残り部分から分離されるので、オフセットは信号の残り部分に影響を及ぼすことなく訂正することができる。
【００１３】
時間内に変化する信号におけるチョッピングの効果およびこの信号に共通のオフセットがどのように表れるのかは、図５に示されている。図５において、ＯＣはオフセットを有する曲線であり、ＩＣは理想曲線を示し、ＤＣは低域成分を通過させて濾波された後のＤＣ成分、Ｔは時間を示し、ＯＣ−Ｃはオフセットを伴うチョップされたカーブを示し、ＩＣ−Ｃはチョップされた理想カーブを示している。図９および図１０に示すように、低域濾波されたＤＣ信号は残余増幅器を校正するためにフィードバックループ内で用いられている。
【００１４】
差分オフセットを抽出するため、増幅器の入力がチョップされなければならないばかりでなく、デジタル領域におけるサブレンジ従属チョッピングもまたチョップされなければならない。このことは、図６の誤差カーブ（＝ＩＮＬ）からも見ることができる。図６にも見られるように、これらのチョップ状態Ｃ１，Ｃ２がフィルタされたときには、いかなる信号も残っていない。これは、誤差信号のＤＣ成分がゼロであることを意味している。これは、ＡＤ変換器の２つのチョップ状態Ｃ１，Ｃ２を示す図７に示されている。状態Ｃ１，Ｃ２をチョップすることにより、ＤＣ成分（内容）はゼロとなるであろう。これは、サブレンジ従属である付加的なチョッピングを実行することにより、克服することができる。図８は、図７と同様な状態を示しているが、サブレンジ従属チョッピングに関するものである。
【００１５】
２つのチョップ状態において太い線が転送に用いられるならば、太い線は常に２つのチョップ状態のための理想転送カーブの上にあるので、フィルタされた信号はそれぞれの入力信号のためにゼロよりも大きくなるであろう。もしもそれぞれの入力信号値についてフィルタされた信号がゼロの上にあるならば、このことはフィルタされた信号がＤＣ成分を有するであろうし、差分オフセットを低減させるためにフィードバックループの中で用いることができると言うことを意味している。
【００１６】
これらのフィードバックループがどのように動作するのかということのためのブロック図が図９に示されている。図９は２段階構成のＡＤ変換器の第２の半分の部分を示しており、この第１の半分の部分は、米国特許第５，２１０，５３７号の最初の頁に示されたものと同一の構成である。したがって、残余信号線ＲＡは、ＡＤ変換器の第１のステージの入力信号とこの入力信号の直ぐ上にあるしきい値電圧とを搬送し、残余信号線ＲＢは、この入力信号とこの入力信号の直ぐ下にあるしきい値電圧とを搬送する。この発明により提供される新たな構成要素はチョッピング動作ブロックＣＡおよびＣＢである。ブロックＣＡおよびＣＢはそれらが分離されたユニットにより実施化されていることを示唆しているかのようであるが、これは必要なことではなく：チョッピング動作部は残余信号ＲＡ，ＲＢを供給するのに適している他の幾つかの方法によって実施化され得るものである。
【００１７】
図９において、増幅器ＡＭＰＡおよびＡＭＰＢと、精密なＡＤ変換器ＡＤＣ２とは、多かれ少なかれ従来の技術に従っている。出力信号プロセッサＯＳＰは、チョッピング動作が行なわれないことを保証する。オフセットは共通オフセット検出器ＣＯＤおよび差分オフセット検出器ＤＯＤにより検出され、両者は精密ＡＤ変換器ＡＤＣ２の出力に接続されている。加算器ＡＤ１，ＡＤ２は、増幅器ＡＭＰＡ，ＡＭＰＢのオフセットを訂正するために、検出された共通オフセット成分 OffsetＣＯＭ をオフセット制御ユニットＯＣＡ，ＯＣＢに供給する。検出された差分オフセット成分 OffsetＤＩＦＦ は、加算器ＡＤ１に直接的に供給され、その後オフセット制御ユニットＯＣＡに供給されるが、反転された形式で加算器ＡＤ２に供給され、その後オフセット制御ユニットＯＣＢに供給される。好ましくは、オフセット検出器ＣＯＤ，ＤＯＤは、精密ＡＤ変換器ＡＤＣ２の出力を受入れているが、ＡＤ変換器の第１のステージ（図示されず）により生成された最も上位のビットをもまた含むデジタル信号の全体をも受け入れている。
【００１８】
図９において、共通検出のためのオフセット制御が同一の値により修正されており、差分検出がオフセット制御を用いて反対の値により修正させていることが示されている。オフセット制御のためには、例えばＤＡ変換器が用いられている（図１０参照）。このオフセット制御は、検出に依存してこれらのＤＡＣデジタル入力値を増加または減少させるが、もちろん、何らかのオフセット制御（アナログまたはデジタル）を用いることができる。
【００１９】
フィードバックループは、多くの方法で動作可能である：（図１０に示されるような）１つの例は、精密ＡＤ変換器ＡＤＣ２からの（ＤＣでのオフセットを有する）デジタル情報がデジタル積分器ＩＮＴで積分されるものである。積分器ＩＮＴがある値に達するたび毎に、カウンタＣＮＴが増加（または積分器の内容によるサインに依存して低減）され、このカウンタは、上述したようなＤＡ変換器ＤＡＣに接続されている。積分器ＩＮＴがある値に達したとき、この積分器ＩＮＴの中味が消去されて、プロセスが再び開始する。起動時の校正をスピードアップするために、積分器ＩＮＴは、（その達するべき値が校正の間中増加させられるような）適応的に形成することができる。図１０はまた、フィードバックループの結果として減少される最大誤差Amp.Err を伴う増幅器の最大値Int.Max を伴い、オフセットＯの積分信号ＩＳのカーブを示している。
【００２０】
増幅器当たりのチョップ動作が表示されている間、増幅器を交換すること（その増幅器は、ゲインの不一致―mismatch―と差分オフセットとを修正することを許容している）と、増幅器および増幅器の入力を切り換えること（その増幅器およびその入力もゲインのミスマッチと差分オフセットとを修正することを許容している）とが選択的に可能になる。
【００２１】
【発明の効果】
このようにして、この発明によれば、出力信号からオフセットを検出することを可能にするチョッピング（切り出し）を用いることにより、デジタルバックグラウンドオフセット抽出が発展させられる。この技術はアナログ構成の複雑さを最少にする（これらのスイッチはサブレンジ選択のために既に存在している）ことを必要としているし、オンラインである。校正（キャリブレーション）のためにＡＤ変換器かダミー回路かの何れかがオンされる従来の校正技術に関して、この本発明が、校正されている部分を置き換えるために用いられている。この技術は、２段階ＡＤ変換器に完全に適しているが、若干の変更を加えることにより、特許請求の範囲によりその範囲がまた規定されているような３つまたはそれ以上の段数の変換器にもまた適用可能である。オフセットはフィードバックループにより除去することができるので、オフセット能力はより悪いがより小さくかつより速い増幅器に用いることができるので、良好なＡＤ変換器が得られる。
【００２２】
上述した実施形態は、この発明を限定するというよりもむしろ、この明細書に添付された特許請求の範囲の請求項の限定範囲から離れることなく、この技術分野における熟練した技術者が多数の選択的な実施形態を設計することができるように、この発明を説明していることは注目されるべきである。特許請求の範囲において、括弧内に配置された参照符号は、請求項を限定するための限定要素を構成するものではない。「備える（comprising）」と言う単語は、請求項内に列挙されているもの以外の構成要素またはステップの存在を排除するものではない。構成要素に先立つ不定冠詞「ａ」または「ａｎ」は、複数のこれらの構成要素の存在を排除するものではない。幾つかの手段を列挙している装置に関する請求項において、幾つかのこれらの手段は、ハードウェアの１つおよび同一の要素（項目―item―）により実施化することが可能である。
【図面の簡単な説明】
【図１】  増幅器オフセットを伴う二重残余Ａ／Ｄ変換器のＩＮＬを示す特性図である。
【図２】  通常および差分オフセット成分を抽出して示す特性図である。
【図３】  等価（＝通常）増幅器オフセットを有するＡ／Ｄ変換器のＩＮＬを示す特性図である。
【図４】  増幅器入力信号のチョッピング回路を示すブロック図およびその周波数スペクトラムを示す特性図である。
【図５】  デジタルフィルタリングを施した後の通常のオフセットをチョッピングおよび検索した効果を示す特性図である。
【図６】  差分オフセットを修正するための２つのチョップ状態に関するエラー（＝ＩＮＬ）曲線を示す特性図である。
【図７】  差分オフセットを修正するためのＡ／Ｄ変換器の２つのチョップ状態を示す特性図である。
【図８】  差分オフセットを修正するためのＡ／Ｄ変換器の２つのサブレンジ−従属チョップ状態を示す特性図である。
【図９】  オフセット補償フィードバックループを示すブロック構成図である。
【図１０】  オフセットの抽出を行なうインテグレータ（積分器）を示すブロック図である。
【図１１】  入力信号と積分最大値および出力信号と増幅器エラーの間系をそれぞれ示す特性図である。
【符号の説明】
ＲＡ，ＲＢ  アナログ残余信号
ＡＭＰＡ，ＡＭＰＢ，ＡＤＣ２  第２段階
ＣＡ，ＣＢ  反転手段
ＣＯＤ，ＤＯＤ  オフセット検出手段
ＡＤ１，ＡＤ２，ＯＣＡ，ＯＣＢ  オフセット修正手段
【図１】
0004588278.tif 000002
【図２】
0004588278.tif 000003
【図３】
0004588278.tif 000004
【図４】
0004588278.tif 000005
【図５】
0004588278.tif 000006
【図６】
0004588278.tif 000007
【図７】
0004588278.tif 000008
【図８】
0004588278.tif 000009
【図９】
0004588278.tif 000010
【図１０】
0004588278.tif 000011
【図１１】
0004588278.tif 000012