(57)【特許請求の範囲】
【請求項１】
４Ｈ型ＳｉＣの｛０３−３８｝面から１０°以内の角度αのオフ角を有する面方位の面に広がっていることを特徴とするＳｉＣ半導体のイオン注入層。
【請求項２】
前記オフ角αは、５°以内であることを特徴とする請求項１に記載のＳｉＣ半導体のイオン注入層。
【請求項３】
前記オフ角αは、３°以内であることを特徴とする請求項１に記載のＳｉＣ半導体のイオン注入層。
【請求項４】
｛０３−３８｝面、又は｛０３−３８｝面に対して１０°以内のオフ角αだけ傾いた面、を露出させたＳｉＣ単結晶からなる種結晶上に、４Ｈ型ポリタイプのＳｉＣ単結晶を成長させるＳｉＣ結晶成長工程と、
前記ＳｉＣ結晶成長工程において成長されたＳｉＣ結晶にイオンを注入するイオン注入工程と、
を備えることを特徴とするイオン注入層製造方法。
【請求項５】
前記ＳｉＣ結晶成長工程において、｛０３−３８｝面から傾けれらるオフ角αは、５°以内であることを特徴とする請求項４に記載のイオン注入層製造方法。
【請求項６】
前記ＳｉＣ結晶成長工程において、｛０３−３８｝面から傾けれらるオフ角αは、３°以内であることを特徴とする請求項４に記載のイオン注入層製造方法。
【請求項７】
前記イオン注入工程によってイオンが注入されたＳｉＣ結晶を１０００℃以下の温度によって熱処理するアニール工程を、さらに備えることを特徴とする請求項４〜６のいずれか１項に記載のイオン注入層製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳｉＣ半導体のイオン注入層及びそのイオン注入層を製造するイオン注入層製造方法に関する。
【０００２】
【従来の技術】
近年、炭化珪素（ＳｉＣ）あるいは窒化ガリウム（ＧＡＮ）等の軽元素で構成される化合物半導体の研究が盛んに行なわれている。これらの化合物半導体は、軽元素によって構成されているため、結合エネルギーが強く、その結果、エネルギーの禁制帯幅（バンドギャップ）、絶縁破壊電界、熱伝導度が大きいことが特徴である。このワイドバンドギャップの特徴を活かした、高効率・高耐圧パワーデバイス、高周波パワーデバイス、高温動作デバイスが注目を集めている。これらの半導体デバイスは、イオン注入法によって製造される場合が多い。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のＳｉＣ半導体は、｛０００１｝面に対する傾きが１０°以内の面方位を有するＳｉＣにイオンを注入して製造されていたが、イオン注入工程においてＳｉＣ結晶が乱れるという問題点があった。そして、イオン注入工程において生じた結晶の乱れは、その後のアニール工程においても回復することが困難であった。イオン注入時の結晶の乱れを最小にする手法として、加熱した試料にイオンを注入するホットインプランテイションと呼ばれる方法が採用される場合もあるが、この方法では、イオン注入装置の試料ホルダ−を５００℃程度の高温に均一に加熱する必要があるので、汎用のイオン注入装置を使用することができない上、イオン注入の後に行なわれる結晶回復のためのアニール工程において、１０００℃を超える温度で熱処理する必要があった。こうした熱処理は、予期しない不純物の拡散をもたらすことがあり、また、プロセス途中で必要となる高温の処理は、プロセスの自由度、デバイス設計の自由度を制限することとなる。さらに、高温処理により結晶表面が荒れるという問題点もあった。
【０００４】
そこで、本発明は上記課題を解決し、結晶の乱れ及び結晶表面の荒れを低減させたイオン注入層、及びイオン注入層製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係るＳｉＣ半導体のイオン注入層は、４Ｈ型ＳｉＣの｛０３−３８｝面から１０°以内の角度αのオフ角を有する面方位の面に広がっていることを特徴とする。
【０００６】
このように、イオン注入層が｛０３−３８｝面から１０°以内の角度αのオフ角を有する面方位に広がることによって、結晶の乱れが少ないイオン注入層を実現することができる。
【０００７】
また、上記ＳｉＣ半導体のイオン注入層は、オフ角αは５°以内であることが好ましく、さらに、オフ角は３°以内であることが好ましい。イオン注入層が広がっている面の面方位が｛０３−３８｝面に近くなるほど、ＳｉＣ半導体のイオン注入層の結晶の乱れが少なくなる。
【０００８】
本発明に係るＳｉＣ半導体製造方法は、｛０３−３８｝面、又は｛０３−３８｝面に対して１０°以内のオフ角αだけ傾いた面、を露出させたＳｉＣ単結晶からなる種結晶上に、４Ｈ型ポリタイプのＳｉＣ単結晶を成長させるＳｉＣ結晶成長工程と、ＳｉＣ結晶成長工程において成長されたＳｉＣ結晶にイオンを注入するイオン注入工程と、を備えることを特徴とする。
【０００９】
このようにＳｉＣ結晶成長工程において、｛０３−３８｝面、又は｛０３−３８｝面に対して１０°以内のオフ角αだけ傾いた面、を露出させたＳｉＣ単結晶からなる種結晶上に４Ｈ型ポリタイプのＳｉＣ単結晶を成長させたＳｉＣ単結晶は、｛０３−３８｝面に対する傾きが１０°以内の面方位を有する。そして、このＳｉＣ単結晶に、イオン注入工程においてイオンを注入することにより、結晶の乱れが少ないＳｉＣ半導体を製造することができる。従来は、｛０００１｝面に対する傾きが１０°以内の面方位を有するＳｉＣにイオンを注入することによって製造されていたが、｛０００１｝面は六方最密面であることから、不純物イオンが注入された場合に結晶がストレスを受ける。このため、イオン注入によって結晶格子が大きく乱れる原因となっていた。発明者らは、ＳｉＣの面方位について鋭意検討した結果、｛０３−３８｝面、及び｛０３−３８｝面に対する傾きが１０°以内の面方位がイオン注入の際のストレスが少ない面であることを見出した。これは、｛０３−３８｝面は、最密面から離れた面でありながら原子の結合手が比較的周期的に現れている面であるためであると考えられる。従来は、イオン注入工程における結晶の乱れを最小限にするため、ホットインプランテーションを呼ばれる手法が採用されていたが、本発明によれば室温でイオン注入を行なっても、結晶の乱れを低減できるので、従来のように高温処理を行なう必要がなく、結晶表面が荒れるという問題を解消することができる。
【００１０】
また、上記ＳｉＣ半導体製造方法は、ＳｉＣ結晶成長工程において、｛０３−３８｝面から傾けれらるオフ角αは、５°以内であることが好ましい。さらに、オフ角は３°以内であることが好ましい。すなわち、種結晶の表面が｛０３−３８｝面に近くなるほど、成長されるＳｉＣ結晶の面方位は｛０３−３８｝面に近くなり、ＳｉＣ半導体の結晶の乱れが少なくなる。
【００１１】
また、上記ＳｉＣ半導体製造方法は、イオン注入工程によってイオンが注入されたＳｉＣ結晶を１０００℃以下の温度によって熱処理するアニール工程を、さらに備えることを特徴としても良い。
【００１２】
本発明によれば、製造されたイオン注入層は結晶の乱れが少ないので、結晶を回復させるアニール工程における熱処理の温度を従来（１０００℃）より低く設定することができ、結晶表面の荒れを低減したＳｉＣ半導体を実現できる。
【００１３】
【発明の実施の形態】
以下、図面と共に本発明に係るＳｉＣ半導体のイオン注入層及びイオン注入層製造方法の好適な実施形態について詳細に説明する。ここで、格子面の記号の説明をすると、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【００１４】
（第１実施形態）
図１は、第１実施形態に係るイオン注入層２が形成されたＳｉＣ半導体１を示す図である。第１実施形態に係るイオン注入層は、窒素（Ｎ）イオンが注入されたｎ型層が４Ｈ型ＳｉＣ層３の｛０３−３８｝面に広がっているイオン注入層２である。
【００１５】
第１実施形態に係るイオン注入層２の製造方法について説明する。まず、４ＨＳｉＣ｛０３−３８｝の面方位を有する基板３にアルミ（Ａｌ）ドープｐ型４ＨＳｉＣ層４をエピタキシャル成長させる。ここで、用いる基板３は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製する。基板３は全てｐ型で、ショットキー障壁の容量−電圧特性から求めた実効アクセプタ密度は５〜８×１０18／ｃｍ3、厚さは３６０〜４２０μｍである。ＣＶＤ法によるｐ型ＳｉＣ層４の主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．５ｓｃｃｍ、Ｃ3Ｈ8については０．４０ｓｃｃｍ、Ａｌ（ＣＨ3）3については８×１０-4ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５２０℃で９０分間成長させる。このような成長条件によって成長されたｐ型ＳｉＣ層４のアクセプタ密度は６〜８×１０15／ｃｍ3、膜厚は５μｍである。
【００１６】
このようにして作製したｐ型ＳｉＣ層４にＮイオンを注入し、イオン注入層２を形成する。Ｎイオン注入は１４０ｋｅＶ、８０ｋｅＶ、５０ｋｅＶ、２５ｋｅＶの４段階で行い、総ドーズ量は５×１０14〜２×１０16／ｃｍ2である。各注入エネルギーのドーズ比を０.４８（１４０ｋｅＶ）、０.２６（８０ｋｅＶ）、０.１８（５０ｋｅＶ）、０.０８（２５ｋｅＶ）とすることによって、深さ約０.４μｍのボックスプロファイルを形成する。イオン注入は室温、あるいは５００℃で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中で１０００〜１７００℃、３０分の条件で行う。
【００１７】
次に、上記製造方法によって製造されたイオン注入層２の特性について説明する。ここでは、｛０３−３８｝面方位を有するイオン注入層（以下、「｛０３−３８｝面方位イオン注入層」という）２の特性を、｛０００１｝面から８°のオフ角を有する面方位に広がるイオン注入層（以下、「｛０００１｝面方位イオン注入層」という）の特性と比較して説明する。｛０００１｝面方位イオン注入層の製造方法は、上記した｛０３−３８｝面方位イオン注入層２の製造方法と基本的に同じであるが、ｐ型ＳｉＣ層４を成長させる際に導入するＡｌ（ＣＨ3）3の流量が２×１０-4ｓｃｃｍである点が異なる。
【００１８】
まず、イオン注入層の結晶性を評価するために、ラザフォード後方散乱（ＲＢＳ）のチャネリング測定を行った。ＲＢＳ測定は、エネルギー２.０ＭｅＶのＨｅ2+イオンを用い、散乱角１７０°の条件で測定した。図２は、トータルドーズ量５×１０15／ｃｍ2の試料（室温注入、１５００℃のアニール前後）のＲＢＳスペクトルを示す図である。注入直後の状態では｛０００１｝面方位イオン注入層、｛０３−３８｝面方位イオン注入層２とも、表面近傍におけるチャネリング時の後方散乱イールド（yield）がランダム散乱時のイールドと一致しており、注入層がほぼ完全な非晶質になっていることが分かる。１５００℃のアニールを行った試料では、結晶性が改善され、チャネリング時の散乱イールド（アラインスペクトル）がランダムスペクトルより低下している。しかしながら、その結晶性回復の度合いには大きな面方位依存性が見られた。｛０００１｝面方位イオン注入層では、１５００℃のアニールを施してもアラインスペクトルの散乱イールドはかなり大きく、注入層領域（表面の約０.４μｍ）ではランダムイールドの２０〜４０％にも達する。したがって、｛０００１｝面方位イオン注入層では、アニール時の再結晶化が不十分で、多くの結晶欠陥が残存することが分かる。実際、この試料を断面透過電子顕微鏡（ＴＥＭ）観察によって分析すると、再結晶化した４ＨＳｉＣ層の中に、３Ｃ−ＳｉＣ粒が混在すること、またこの３Ｃ−ＳｉＣ粒の周辺では４ＨＳｉＣも一部多結晶化し、多くの粒界や転位が形成されていることが判明した。一方、｛０３−３８｝面方位イオン注入層２では、アニールによってチャネリング時の散乱イールドが非常に小さくなり（ランダム時の１．２％）、未注入試料と同程度まで結晶性が回復していることが分かる。断面ＴＥＭ観察でも、｛０３−３８｝面方位イオン注入層２では、３Ｃ−ＳｉＣの混在や粒界、転位の発生が観測されず、優れた再結晶化が進行することが分かった。
これは、｛０００１｝面方位イオン注入層では再結晶化の過程で原子配列が一義的に決まらないサイトが多数存在するために、原子のミスアライメントが多く発生するのに対し、｛０３−３８｝面方位イオン注入層２ではＳｉＣ特有の周期的ポテンンシャルが表面に現れているために、完全な非晶質からの再結晶化であっても、非常にスム−ズに、欠陥の発生を伴わない再結晶化が進むためであると考えられる。
【００１９】
次に、イオン注入層の電気的性質をファン・デア・ポー（ｖａｎ ｄｅｒ Ｐａｕｗ）法によって評価した。イオン注入層を約１０ｍｍ角に切りだし、注入層の電気的分離を行うために、その中央部８ｍｍ角が残るよう反応性イオンエッチングによってメサ構造を作製した。このメサ構造の４隅にニッケル（Ｎｉ: 厚さ１８０ｎｍ）を蒸着し、９５０℃、２０分間の熱処理を行った。この試料のシート抵抗、キャリヤ密度、移動度をファン・デア・ポー法、およびホール効果測定によって調べた。図３は、室温、あるいは５００℃の高温でＮイオンを注入し、１５００℃でアニールした試料のシート抵抗の注入ドーズ量依存性を示す図である。｛０００１｝面方位イオン注入層の場合、シート抵抗の最小値は室温注入で７１０Ω/□（ドーズ量:８×１０14／ｃｍ2）、５００℃の高温注入で４２０Ω/□（ドーズ量:８×１０14／ｃｍ2）である。特に、室温注入では、ドーズ量が１×１０15／ｃｍ2を越えるとシート抵抗が増大してしまう。この原因は、上述のように、注入によって完全な非晶質領域が形成されてしまうと、１５００℃のアニールを行っても多くの欠陥が残留して注入イオンの活性化を妨げるからであると考えられる。一方、｛０３−３８｝面方位イオン注入層２では、シート抵抗の最小値は室温注入で１２０Ω/□（ドーズ量: ５×１０15／ｃｍ2）、５００℃の高温注入で８６Ω/□（ドーズ量: １×１０16／ｃｍ2）となり、室温注入、高温注入ともにシート抵抗の大幅な低減が可能であることが分かった。デバイスの工業化を考えると、イオン注入装置の製造、運転コスト、注入プロセス時のスループットの点で室温注入のメリットは大きい。したがって、４ＨＳｉＣ｛０３−３８｝面を用いることによって、室温注入でも低いシート抵抗が得られた意義は非常に大きい。
【００２０】
次に、ドーズ量を５×１０15／ｃｍ2に固定し、注入層における注入イオンの電気的活性化率のアニール温度依存性を調べた結果を図４に示す。ＳｉＣ中のＮドナーは室温において必ずしも完全にイオン化して自由電子を供給していないので、ホール効果測定を室温から３００℃の高温まで行い、出払い領域のシートキャリヤ密度をドーズ量で割った値を電気的活性化率と定義した。図４から分かるように｛０００１｝面方位イオン注入層では、アニール温度を１７００℃まで上昇させても活性化率はあまり高くならない。特に、室温注入の場合には、活性化率が１０％以下に留まっている。しかしながら、｛０３−３８｝面方位イオン注入層２では、室温注入でも、高い活性化率が得られることが分かる。室温注入、１２００℃アニールの試料でも８４％という高い活性化率を達成でき、１５００℃アニールを施すことによってほぼ１００％の活性化率が得られる。ちなみに、室温注入、１２００℃アニールの試料で比較すると、｛０００１｝面方位イオン注入層ではシート抵抗が２２３０Ω/□、｛０３−３８｝面方位イオン注入層２ではシート抵抗が１８０Ω/□となり、一桁以上の改善が見られた。｛０３−３８｝面方位イオン注入層２では、再結晶化の速度が非常に速く、１２００℃程度の比較的低温でも良好な結晶性回復特性を示すものと思われる。このように、｛０３−３８｝面方位イオン注入層２を用いると、低温プロセスで十分低抵抗のｎ型層を形成でき、かつオーム性電極の接触抵抗率も低減できるので、ｐｉｎダイオードのカソ−ド、ＭＯＳＦＥＴ、ＭＥＳＦＥＴやＪＦＥＴなどのｎ型ソース、ドレイン領域の形成に有効であり、高性能ＳｉＣデバイスの実現につながる。
【００２１】
（第２実施形態）
第２実施形態に係るイオン注入層は、燐（Ｐ）イオンが注入されたｎ型層が４Ｈ型ＳｉＣの｛０３−３８｝面に広がっているイオン注入層である。第２実施形態に係るイオン注入層が形成されるＳｉＣ半導体の構造は、第１実施形態で説明したＳｉＣ半導体と同様に、基板に成長されたＳｉＣ層にイオン注入層が形成されたものである。従って、ここでは、図示は省略する。
【００２２】
第２実施形態に係るイオン注入層の製造方法について説明する。まず、４ＨＳｉＣ｛０３−３８｝の面方位を有する基板にホウ素（Ｂ）ドープｐ型４ＨＳｉＣ層をエピタキシャル成長させる。ここで、用いる基板は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製する。基板は全てｐ型で、ショットキー障壁の容量−電圧特性から求めた実効アクセプタ密度は６〜８×１０18／ｃｍ3、厚さは３８０〜４２０μｍである。ＣＶＤ法によるｐ型４ＨＳｉＣ層の主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．５０ｓｃｃｍ、Ｃ2Ｈ4については０．６６ｓｃｃｍ、Ｂ2Ｈ6については６×１０-6ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５００℃で１１０分間成長させる。このような成長条件によって成長されたｐ型ＳｉＣ層のアクセプタ密度は３〜５×１０15／ｃｍ3、膜厚は５μｍである。
【００２３】
このようにして作製したＳｉＣエピタキシャルウェーハにＰイオンを注入し、イオン注入層を形成する。Ｐイオン注入は１８０ｋｅＶ、１２０ｋｅＶ、８０ｋｅＶ、４０ｋｅＶ、２０ｋｅＶの５段階で行い、総ドーズ量は５×１０15ｃｍ-2である。各注入エネルギーのドーズ比を０.４２（１８０ｋｅＶ）、０.２１（１２０ｋｅＶ）、０.１３（８０ｋｅＶ）、０.１０（４０ｋｅＶ）、０.０４（２０ｋｅＶ）とすることによって、深さ約０.３μｍのボックスプロファイルを形成する。イオン注入は室温、あるいは８００℃で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中で１０００〜１７００℃、３０分の条件で行う。
【００２４】
次に、上記製造方法によって製造されたイオン注入層の特性について説明する。ここでは、｛０００１｝面から８°のオフ角を有する面方位に広がるイオン注入層（以下、「｛０００１｝面方位イオン注入層」という）の特性と比較して、｛０３−３８｝面方位を有するイオン注入層（以下、「｛０３−３８｝面方位イオン注入層」という）の特性を説明する。｛０００１｝面方位イオン注入層の製造方法は、上記した｛０３−３８｝面方位イオン注入層の製造方法と基本的に同じであるが、ｐ型ＳｉＣ層を成長させる際に導入するＢ2Ｈ6の流量が２×１０-6ｓｃｃｍである点が異なる。
【００２５】
イオン注入層の電気的性質をファン・デア・ポー（ｖａｎ ｄｅｒ Ｐａｕｗ）法によって評価した。イオン注入層を約１０ｍｍ角に切りだし、注入層の電気的分離を行うために、その中央部８ｍｍ角が残るよう反応性イオンエッチングによってメサ構造を作製した。このメサ構造の４隅にニッケル（Ｎｉ: 厚さ１８０ｎｍ）を蒸着し、９５０℃、２０分間の熱処理を行った。
【００２６】
図５は、室温、あるいは８００℃の高温でイオン注入を行ったイオン注入層のシート抵抗のアニール温度依存性を示す図である。シート抵抗はアニール温度の上昇と共に単調に減少するが、そのシート抵抗の絶対値に大きな面方位依存性が観測された。｛０００１｝面方位イオン注入層の場合、高温注入、１６００〜１７００℃のアニールによって９４〜９７Ω/□という低いシート抵抗が得られたが、室温注入ではアニール温度を１７００℃まで上げてもシート抵抗は２８５Ω/□までしか低減できなかった。これに対して｛０３−３８｝面方位イオン注入層の場合は、室温注入、１２００℃アニールでも１０２Ω/□、室温注入、１５００℃アニールでは６７Ω/□という低い値が得られた。また、高温注入によって得られた｛０３−３８｝面方位イオン注入層では、１２００℃アニールによって５６Ω/□という優れた値を得た。このように、Ｐイオン注入の場合も、４ＨＳｉＣ｛０３−３８｝面を用いると、低い注入温度、あるいは低いアニール温度で良好な低抵抗ｎ型層が形成できることが分かった。これは、４ＨＳｉＣ｛０３−３８｝では、再結晶化の速度が非常に速く、比較的低温でも良好な結晶性回復特性を示すからであると考えられる。
【００２７】
次に、前述のイオン注入層（１０ｍｍ角）を用いてオーム性電極の接触抵抗率の評価を行った。注入層表面に幅２０μｍ、長さ２００μｍの短冊状の電極を間隔１０〜２００μｍで配置し、ＴＬＭ法によって電極の接触抵抗率を測定した。
図６は、図５に対応する接触抵抗率の注入層アニール温度依存性を示す図（電極の熱処理は９５０℃で固定）である。接触抵抗率の面方位依存性、注入温度あるいはアニール温度依存性は、図５のシート抵抗と同様の傾向を示した。すなわち、｛０００１｝面方位イオン注入層の場合、１×１０-6Ωｃｍ2程度の低い接触抵抗率を得るためには、高温注入と１５００℃以上の高温アニールが必要である。一方、｛０３−３８｝面方位イオン注入層では、室温注入の後、１２００℃以上のアニールを行えば１×１０-6Ωｃｍ2程度の低い接触抵抗率が得られる。室温注入後、１５００℃アニールを行った｛０３−３８｝面方位イオン注入層では４×１０-7Ωｃｍ2という極めて低い優れた特性を得た。これは、４ＨＳｉＣ｛０３−３８｝面では上述のように注入イオンの活性化率が高く、非常に高濃度のドーピングが容易だからである。このように、４ＨＳｉＣ｛０３−３８｝面を用いると、低温プロセスで十分低抵抗のｎ型層を形成でき、かつオーム性電極の接触抵抗率も低減できるので、Ｐｉｎダイオードのカソ−ド、ＭＯＳＦＥＴ、ＭＥＳＦＥＴやＪＦＥＴなどのｎ型ソース、ドレイン領域の形成に有効であり、高性能ＳｉＣデバイスの実現につながる。
【００２８】
（第３実施形態）
第３実施形態に係るイオン注入層は、アルミ（Ａｌ）イオンが注入されたｐ型層が４Ｈ型ＳｉＣの｛０３−３８｝面に広がっているイオン注入層である。第３実施形態に係るイオン注入層が形成されるＳｉＣ半導体の構造は、第１実施形態で説明したＳｉＣ半導体と同様に、基板に成長されたＳｉＣ層にイオン注入層が形成されたものである。従って、ここでは、図示は省略する。
【００２９】
第３実施形態に係るイオン注入層の製造方法について説明する。まず、４ＨＳｉＣ｛０３−３８｝の面方位を有する基板に窒素（Ｎ）ドープｎ型４ＨＳｉＣ層をエピタキシャル成長させる。ここで、用いる基板は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製する。基板は全てｎ型で、ショットキー障壁の容量―電圧特性から求めた実効アクセプタ密度は３〜６×１０18／ｃｍ3、厚さは３８０〜４００μｍである。ＣＶＤ法によるｎ型４ＨＳｉＣ層の主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．５０ｓｃｃｍ、Ｃ3Ｈ8については０．６６ｓｃｃｍ、Ｎ2については３×１０-4ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５２０℃で９０分間成長させる。このような成長条件によって成長されたｎ型４ＨＳｉＣ層のドナー密度は３〜５×１０15／ｃｍ3、膜厚は５μｍである。
【００３０】
このようにして作製したＳｉＣエピタキシャルウェーハにＡｌイオンを注入し、イオン注入層を形成する。Ａｌイオン注入は１８０ｋｅＶ、１２０ｋｅＶ、８０ｋｅＶ、４０ｋｅＶ、２０ｋｅＶの５段階で行い、総ドーズ量は５×１０15ｃｍ-2である。各注入エネルギーのドーズ比を０.４２（１８０ｋｅＶ）、０.２１（１２０ｋｅＶ）、０.１３（８０ｋｅＶ）、０.１０（４０ｋｅＶ）、０.０４（２０ｋｅＶ）とすることによって、深さ約０.３μｍのボックスプロファイルを形成する。イオン注入は室温、あるいは５００℃で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中で１０００〜１７００℃、３０分の条件で行う。
【００３１】
次に、上記製造方法によって製造されたイオン注入層の特性について説明する。ここでは、｛０００１｝面から８°のオフ角を有する面方位に広がるイオン注入層（以下、「｛０００１｝面方位イオン注入層」という）の特性と比較して、｛０３−３８｝面方位を有するイオン注入層（以下、「｛０３−３８｝面方位イオン注入層」という）の特性を説明する。｛０００１｝面方位イオン注入層の製造方法は、上記した｛０３−３８｝面方位イオン注入層の製造方法と基本的に同じであるが、ｎ型４ＨＳｉＣ層を成長させる際に導入するＮ2の流量が２×１０-3ｓｃｃｍである点が異なる。
【００３２】
イオン注入層の電気的性質をファン・デア・ポー（ｖａｎ ｄｅｒ Ｐａｕｗ）法によって評価した。イオン注入層を約１０ｍｍ角に切りだし、注入層の電気的分離を行うために、その中央部８ｍｍ角が残るよう反応性イオンエッチングによってメサ構造を作製した。このメサ構造の４隅にチタン/アルミ（Ｔｉ: 厚さ２０ｎｍ/Ａｌ: ２５０ｎｍ）を蒸着し、９００℃、２０分間の熱処理を行った。
【００３３】
図７は、室温、あるいは５００℃の高温で注入した試料の注入層のシート抵抗のアニール温度依存性を示す図である。シート抵抗はアニール温度の上昇と共に単調に減少するが、そのシート抵抗の絶対値に大きな面方位依存性が観測された｛０００１｝面イオン注入層の場合、高温注入、１６００〜１７００℃のアニールによって３２００〜３８００Ω/□というＳｉＣとしては比較的低いシート抵抗が得られたが、デバイス応用を考えると十分な値ではない。室温注入ではアニール温度を１７００℃まで上げてもシート抵抗は１８０００Ω/□と非常に高く、高性能デバイスを作製する上で大きな障害となる特性しか得られなかった。これに対して｛０３−３８｝面方位イオン注入層の場合は、室温注入、１２００℃アニールでも２０２０Ω/□、室温注入、１５００℃アニールでは１２４０Ω/□という低い値が得られた。また、｛０３−３８｝面方位イオン注入層では、高温注入を行うと、１２００℃アニールによって１０８０Ω/□という優れた値を得た。このように、Ａｌイオン注入の場合も４ＨＳｉＣ｛０３−３８｝面を用いると、低い注入温度、あるいは低いアニール温度で良好な低抵抗ｐ型層が形成できることが分かった。これは、４ＨＳｉＣ｛０３−３８｝では、再結晶化の速度が非常に速く、比較的低温でも良好な結晶性回復特性を示すからであると考えられる。
【００３４】
次に、前述のイオン注入層（１０ｍｍ角）を用いてオーム性電極の接触抵抗率の評価を行った。注入層表面に幅２０μｍ、長さ２００μｍの短冊状の電極を間隔１０〜２００μｍで配置し、ＴＬＭ法によって電極の接触抵抗率を測定した。
図８は、図７に対応する接触抵抗率の注入層アニール温度依存性（電極の熱処理は９００℃で固定）を示す図である。接触抵抗率の面方位依存性、注入温度あるいはアニール温度依存性は、図７のシート抵抗と同様の傾向を示した。すなわち、｛０００１｝面方位イオン注入層の場合、５×１０-6Ωｃｍ2以下の低い接触抵抗率を得るためには、高温注入と１５００℃以上の高温アニールが必要である。一方、｛０３−３８｝面方位イオン注入層では、室温注入の後、１２００℃以上のアニールを行えば３×１０-6Ωｃｍ2以下の低い接触抵抗率が得られる。室温注入後、１５００℃アニールを行った｛０３−３８｝面方位イオン注入層では８×１０-7Ωｃｍ2という極めて低い優れた特性を得た。これは、４ＨＳｉＣ｛０３−３８｝面では上述のように注入イオンの活性化率が高く、非常に高濃度のドーピングが容易だからである。このように、４ＨＳｉＣ｛０３−３８｝面を用いると、低温プロセスで十分低抵抗のｐ型層を形成でき、かつオーム性電極の接触抵抗率も低減できるので、Ｐｉｎダイオードのアノード、ＭＯＳＦＥＴやＩＧＢＴなどのｐ型ベ−ス領域の形成に有効であり、高性能ＳｉＣデバイスの実現につながる。
【００３５】
また、高ドーズイオン注入層の表面の平坦性を原子間力顕微鏡（ＡＦＭ）により調べた。測定領域を１μｍ〜２０μｍ角の間で変化させ、表面粗さをＲｍｓ（二乗平均）で評価した。表１は、測定領域１０μｍ角で比較した結果を示す表である。前述のように、Ａｌイオンをトータルドーズ量５×１０15／ｃｍ2注入して、アニールを行った。
【００３６】
【表１】
0004581270.tif 000002
【００３７】
｛０００１｝面方位イオン注入層の表面ではＲｍｓ値が０.２６ｎｍ、｛０３−３８｝面方位イオン注入層の表面ではＲｍｓ値が０.１６ｎｍとなり、｛０３−３８｝面方位イオン注入層の方が少し小さい値が得られ、表面の平坦性に優れることが分かる。このＲｍｓ値は注入直後の状態でもほとんど変化しないが、アニール後には変化が見られた｛０００１｝面方位イオン注入層の場合には、低抵抗層を形成するためには、１５００℃以上の高温アニールが必要となるが、このような高温アニールを行うと、表面に幅０.３〜０.７μｍのマクロステップが形成され、表面の平坦性が悪化した。｛０００１｝面方位イオン注入層で最も低いシート抵抗が得られた高温注入、１７００℃アニールの試料では、光学顕微鏡では鏡面を保っているものの、ＡＦＭではＲｍｓ値が６.８ｎｍまで増大し、明らかな表面荒れが観測された。高温の熱処理時におけるマクロステップの形成は、ＳｉＣ｛０００１｝オフ面が表面エネルギーを低減させるために生じる面固有の現象であり、完全に抑制することは容易ではない。一方、｛０３−３８｝面方位イオン注入層の場合には、低抵抗ｐ型層が得られる室温注入、１２００〜１５００℃アニールの試料でもＲｍｓ値は１.２〜１.６ｎｍと小さい。１７００℃の高温アニールを行っても、Ｒｍｓ値は１.８ｎｍに留まっている。これは４ＨＳｉＣ｛０３−３８｝面ではオフ角を導入していないので、表面エネルギーの低い面が既に現れており、マクロステップの形成などによって表面エネルギーを下げる必要がないからであると推測される。このように、４ＨＳｉＣ｛０３−３８｝面では高温の熱処理を行っても表面の平坦性が維持されることは、デバイスの性能向上に有効である。例えば、ショットキー障壁/ＳｉＣ界面の平坦性が維持されるので、漏れ電流の少ない良好な特性が期待される。また、酸化膜/ＳｉＣ界面の平坦性もよいので、酸化膜の絶縁特性が向上する、界面のキャリヤ散乱が低減されてＭＯＳ構造のチャネル移動度が向上する、という効果が期待される。
【００３８】
以下、本発明に係るイオン注入層を適用した様々な半導体デバイスのデバイス特性について説明する。
【００３９】
（第１適用例）
イオン注入層を適用した第１の例は、ショットキーダイオードである。本発明に係るイオン注入層を適用して、図９に示すショットキーダイオード１０を製造した。ショットキーダイオード１０の製造方法について説明する。
【００４０】
デバイス作製に用いた基板１１は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板１１は全てｎ型で、ホール効果測定によって求めたキャリヤ密度は８〜９×１０18ｃｍ-3、厚さは１６０〜２１０μｍである。このデバイスでは縦方向に電流を流すため、基板１１の抵抗を下げ、かつ薄い基板１１を用いるのが有効である。この基板１１の｛０３−３８｝面上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層１２をエピタキシャル成長した。ｎ型ＳｉＣ層はバッファ層１２ａとドリフト層１２ｂからなり、バッファ層１２ａはドナー密度１〜５×１０17／ｃｍ3、膜厚は２μｍ、ドリフト層１２ｂはドナー密度６〜８×１０15／ｃｍ3、膜厚は１２μｍである。ＣＶＤ法によるバッファ層１２ａの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．３０ｓｃｃｍ、Ｃ3Ｈ8については０．３０ｓｃｃｍ、Ｎ2については１×１０-2ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５５０℃で４５分間成長させる。また、ＣＶＤ法によるドリフト層１２ｂの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．５０ｓｃｃｍ、Ｃ3Ｈ8については０．５０ｓｃｃｍ、Ｎ2については４×１０-4ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５５０℃で２００分間成長させる。
【００４１】
このようにして作製したＳｉＣエピタキシャルウェーハを用いて、図９に示す構造のショットキーダイオード１０を作製した。ショットキー電極端部での電界集中、絶縁破壊を抑制するために、ショットキー電極の周囲に幅１５０μｍ、深さ０.５μｍのｐ型ガードリング１４を設けた。ガードリング１４はホウ素（Ｂ）イオン注入により形成した。Ｂイオン注入のエネルギーは３０〜２８０ｋｅＶでトータルドーズ量は１.１×１０13／ｃｍ2である。イオン注入のマスクには、Ａｌ（厚さ４μｍ）、あるいはＣＶＤにより形成したＳｉＯ2膜（厚さ５μｍ）を用いた。注入イオン活性化のための熱処理はアルゴンガス雰囲気中１５００℃、３０分の条件で行った。アニールの後、１１５０℃、２時間のウェット酸化により熱酸化膜１９を形成し、さらにＣＶＤによって厚さ８００ｎｍのＳｉＮ膜を堆積した。次に裏面にＮｉ（厚さ２００ｎｍ）を蒸着し、１０００℃、２０分間の熱処理を行ってオーミック電極１８を形成した。次いで表面側にＴｉ/Ａｌ（Ｔｉ: ２００ｎｍ/Ａｌ: ８５０ｎｍ）を蒸着してショットキー電極１６を形成した。ショットキー電極１６は５００℃、３０分間の熱処理を行って安定化させた。ショットキーダイオードの表面はポリイミド１７を塗布して保護した。ショットキー電極１６とガードリング領域１４の重なりは２０μｍであり、ショットキー電極１６の直径は３００μｍφ〜３ｍｍφである。これらのガードリング１４、電極パターン形成には、フォトリソグラフィ技術を用いた。
【００４２】
次に、作製された図９に示すショットキーダイオード１０の特性について説明する。ここでは、｛０３−３８｝面方位イオン注入層を適用したショットキーダイオード（以下、「｛０３―３８｝ショットキーダイオード」という）１０の特性を、｛０００１｝面方位イオン注入層を適用したショットキーダイオード（以下、「｛０００１｝ショットキーダイオード」という）と比較して説明する。なお、｛０００１｝ショットキーダイオードの製造方法は、｛０３−３８｝ショットキーダイオード１０の製造方法と基本的に同じであるが、バッファ層を成長させる際に導入するＮ2の流量が８×１０-2ｓｃｃｍである点、ドリフト層を成長させる際に導入するＮ2流量が３×１０-3ｓｃｃｍである点が異なる。
【００４３】
図１０は、ショットキーダイオード（１ｍｍφ）の典型的な電流−電圧特性を示す図である。順方向特性は結晶の面方位依存性は小さく、オン抵抗３〜４ｍΩｃｍ2という良好な値が得られた。順方向特性の片対数プロットから求めた理想因子Ｎ値は１.０２〜１.０５であり、障壁高さは｛０００１｝ショットキーダイオードで１.０８ｅＶ、｛０３−３８｝ショットキーダイオード１０で１.１６ｅＶとなった。逆方向特性では１５００Ｖ以上の耐圧を達成し、しかも、−１０００Ｖ印加時のリ−ク電流も１０-4Ａ／ｃｍ2程度と小さい。ショットキー電極１６が３００μｍφ〜１ｍｍφ程度の小さいダイオードでは｛０００１｝ショットキーダイオードでも同様のダイオード特性が得られたが、電極面積の大きいダイオードでは両者の間に大きな差が見られた。図１１は、｛０３−３８｝ショットキーダイオード１０、｛０００１｝ショットキーダイオードの耐圧（平均値）の電極面積依存性を示す図である。各電極面積について、少なくとも４０ケのダイオードを測定して耐圧の平均値を求めた。｛０００１｝ショットキーダイオードでは、電極面積が７.９×１０-3ｃｍ2（１ｍｍφ）を越えると急激に耐圧が低下する。これに対して、｛０３−３８｝ショットキーダイオード１０は、７×１０-2ｃｍ2（３ｍｍφ）の電極面積でも高い耐圧を維持している。この３ｍｍφのダイオードで耐圧１２００Ｖを基準にして歩留まりを求めると、｛０００１｝ショットキーダイオードで１３％、｛０３−３８｝ショットキーダイオード１０では７２％となった。また、耐圧だけでなく、−１０００Ｖ印加時のリ−ク電流密度の平均値を電極直径３ｍｍφのダイオードで比較すると、｛０００１｝ショットキーダイオードでは９×１０-2Ａ／ｃｍ2、｛０３−３８｝ショットキーダイオード１０では３×１０-4Ａ／ｃｍ2となり、二桁以上の差が認められた。これは、４ＨＳｉＣ｛０３−３８｝面を用いることによって、基板１１からのマイクロパイプやらせん転位の貫通が抑制され、高品質ＳｉＣ結晶が得られたからであると考えられる。また、４ＨＳｉＣ｛０３−３８｝面を用いることによって成長表面、およびイオン注入により形成したガードリング部１４の表面の平坦性がよくなり、ショットキー電極１６／ＳｉＣ界面での電界集中が低減されるという効果も寄与していると思われる。本適用例ではＢイオン注入によってガードリング１４を形成したが、Ａｌイオン注入を用いた場合でも同様の効果がある。
【００４４】
（第２適用例）
イオン注入層を適用した第２の例は、プレーナ型ｐｎダイオードである。本発明に係るイオン注入層を適用して、図１２に示すプレーナ型ｐｎダイオード２０を製造した。プレーナ型ｐｎダイオード２０の製造方法について説明する。
【００４５】
デバイス作製に用いた基板２１は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板２１は全てｎ型で、ホール効果測定によって求めたキャリヤ密度は８〜９×１０18ｃｍ-3、厚さは１６０〜２１０μｍである。この基板２１の｛０３−３８｝面上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層２２をエピタキシャル成長した。成長層はバッファ層２２ａとドリフト層２２ｂからなり、バッファ層２２ａはドナー密度１〜５×１０17ｃｍ-3、膜厚は４μｍ、ドリフト層２２ｂはドナー密度１〜２×１０15ｃｍ-3、膜厚は７６μｍである。ＣＶＤ法によるバッファ層２２ａの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．３０ｓｃｃｍ、Ｃ3Ｈ8については１．５ｓｃｃｍ、Ｎ2については８×１０-2ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１７５０℃、１００Ｔｏｒｒの圧力下で１０分間成長させる。また、ＣＶＤ法によるドリフト層２２ｂの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については１５ｓｃｃｍ、Ｃ3Ｈ8については４．５ｓｃｃｍ、Ｎ2については１×１０-3ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１７５０℃、１００Ｔｏｒｒの圧力下で１８０分間成長させる。
【００４６】
ここでは、高い耐圧を得るために高純度・厚膜成長層を短時間で成膜できるように、高温での高速成長を行った。このようにして作製したＳｉＣエピタキシャルウェーハを用いて、図１２に示す構造のプレーナ型ｐｎダイオード２０を作製した。まず、ｐ型アノード２４を形成するために、Ａｌイオンを７２０ｋｅＶ、４００ｋｅＶ、２８０ｋｅＶ、１６０ｋｅＶ、８０ｋｅＶ、４０ｋｅＶ、２０ｋｅＶの７段階で注入した。総ドーズ量は１．３×１０15／ｃｍ2である。各注入エネルギーのドーズ量を２.７×１０13／ｃｍ2 （７２０ｋｅＶ）、１.８×１０13／ｃｍ2 （４００ｋｅＶ）、１.２×１０13／ｃｍ2 （２８０ｋｅＶ）、１.０×１０13／ｃｍ2 （１６０ｋｅＶ）、７.２×１０14／ｃｍ2 （８０ｋｅＶ）、４.２×１０14／ｃｍ2 （４０ｋｅＶ）、１.３×１０14／ｃｍ2 （２０ｋｅＶ）とすることによって、深さ約０.７μｍのｐ型層の内、表面約０.２μｍが１０20／ｃｍ3以上の高濃度層となるドーピングプロファイルを形成した。次に、ｐ型アノード領域端部での電界集中、絶縁破壊を抑制するために、この周囲に幅３００μｍ、深さ０.７μｍのｐ型ガードリング２３を設けた。ガードリング２３もＡｌイオン注入により形成した。Ａｌイオン注入のエネルギーは同じく２０〜７２０ｋｅＶの７段階でトータルドーズ量は１.０×１０13ｃｍ-2である。ガードリング２３の形成時には、注入層がボックスプロファイルとなるよう設計した。
イオン注入は全て室温で行い、イオン注入のマスクには、Ａｌ（厚さ５μｍ）、あるいはＣＶＤにより形成したＳｉＯ2膜（厚さ６μｍ）を用いた。注入イオン活性化のための熱処理はアルゴンガス雰囲気中１５００℃、３０分の条件で行った。アニールの後、１１５０℃、２時間のウェット酸化により熱酸化膜を形成し、さらに、ＣＶＤによって厚さ８００ｎｍのＳｉＯ2膜３０を堆積した。次に裏面にＮｉ（厚さ２００ｎｍ）２９、表面側にＮｉ/Ａｌ（Ｎｉ: ２００ｎｍ/Ａｌ: １２００ｎｍ）２７を蒸着し、１０００℃、２０分間の熱処理を行ってオーミック電極２７を形成した。ダイオードの表面はポリイミド２８を塗布して保護した。ｐ型アノードのサイズは３ｍｍ角（面積０.０９ｃｍ2）である。
【００４７】
次に、作製された図１２に示すプレーナ型ｐｎダイオード２０の特性について説明する。ここでは、｛０３−３８｝面方位イオン注入層を適用したプレーナ型ｐｎダイオード（以下、「｛０３−３８｝プレーナ型ｐｎダイオード」という）２０の特性を、｛０００１｝面方位イオン注入層を適用したプレーナ型ｐｎダイオード（以下、「｛０００１｝プレーナ型ｐｎダイオード」という）と比較して説明する。なお、｛０００１｝プレーナ型ｐｎダイオードの製造方法は、｛０３−３８｝プレーナ型ｐｎダイオード２０の製造方法と基本的に同じであるが、バッファ層を成長させる際に導入するＮ2の流量が６×１０-1ｓｃｃｍである点、ドリフト層を成長させる際に導入するＮ2流量が４×１０-2ｓｃｃｍである点が異なる。
【００４８】
図１３は、プレーナ型ｐｎダイオード（３ｍｍ角）の典型的な電流−電圧特性を示す図である。順方向、逆方向特性とも、明らかな面方位依存性が見られた。
まず順方向特性に着目すると｛０００１｝プレーナ型ｐｎダイオードは比較的電流が流れにくく、５Ａ程度以上では約１２ｍΩｃｍ2の直列抵抗（オン抵抗）によって電気伝導が支配される。一方、｛０３−３８｝プレーナ型ｐｎダイオード２０では、オン抵抗は２〜３ｍΩｃｍ2と非常に小さく、約２.８Ｖの立ち上がり電圧より高い領域では急激に電流が増大する｛０３−３８｝プレーナ型ｐｎダイオード２０では３０Ａ（３３３Ａ/ｃｍ2）という高い電流を３.９Ｖの電圧降下で達成することができた。｛０３−３８｝プレーナ型ｐｎダイオードに比べて、｛０００１｝プレーナ型ｐｎダイオードでは電流が流れにくいのは、４ＨＳｉＣ｛０００１｝を用いた場合には、ｐ型アノードの表面部に形成した高濃度ｐ型層の電気的活性化率が低いために抵抗が高いこと、およびこのｐ型層への電極の接触抵抗が高いことが原因と考えられる。４ＨＳｉＣ｛０３−３８｝を用いると、室温注入でも低抵抗・高濃度ｐ型層が形成できるので、この部分の抵抗と接触抵抗を大幅に低減できる。また、逆方向特性では｛０００１｝プレーナ型ｐｎダイオードの耐圧が５２１０Ｖに留まっているのに対し｛０３−３８｝プレーナ型ｐｎダイオード２０では８８６０Ｖもの高耐圧を得ることができた。−４５００Ｖ印加時のリ−ク電流は、｛０００１｝プレーナ型ｐｎダイオードで３×１０-5Ａ／ｃｍ2、｛０３−３８｝プレーナ型ｐｎダイオード２０で５×１０-8Ａ／ｃｍ2となり、やはり明確な差が見られた。また、絶縁破壊時のアバランシェ電流に着目すると、｛０３−３８｝プレーナ型ｐｎダイオード２０では絶縁破壊時に５Ａ（５５Ａ/ｃｍ2）まで電流を増してもダイオードの物理的破壊に至らない安定な特性が得られた。しかし、｛０００１｝プレーナ型ｐｎダイオード２０では１Ａ（１１Ａ／ｃｍ2）を越えると物理的破壊によって整流特性が著しく悪化するダイオードが大半を占めた。これは、４ＨＳｉＣ｛０３−３８｝面を用いることによって、基板２１からのマイクロパイプやらせん転位の貫通が抑制され、高品質ＳｉＣ結晶が得られたからであると考えられる。
【００４９】
また、作製したプレーナ型ｐｎダイオードの＋４Ｖと−１０００Ｖの間のスイッチング特性や高温（３００℃）でのオフ特性（−３０００Ｖ）の長期信頼性には特に面方位依存性が見られなかったが、オン特性（２００Ａ/ｃｍ２）の長期信頼性には面方位による差が認められた。図１４は、｛０３−３８｝プレーナ型ｐｎダイオード２０、｛０００１｝プレーナ型ｐｎダイオードに順方向電流１８Ａ（２００Ａ/ｃｍ2）を長時間流し続けたときの順方向電圧降下をプロットした図である。｛０００１｝プレーナ型ｐｎダイオードでは約３０００ｓｅｃを越えた付近から電圧降下が増大し始め、１００００ｓｅｃ後には初期の３.６Ｖから４.７Ｖまで増大した。しかしながら、｛０３−３８｝プレーナ型ｐｎダイオード２０では１００００ｓｅｃ後も電圧降下は３.７Ｖであり、ほとんど劣化していない。この原因を調べるために、長期信頼性試験を行ったダイオードを透過電子顕微鏡（ＴＥＭ）により観察したところ、劣化した｛０００１｝プレーナ型ｐｎダイオードでは、[０００１]面に多数の積層欠陥が発生していること、および｛０３−３８｝プレーナ型ｐｎダイオード２０ではこのような積層欠陥の発生が見られないことが分かった。この積層欠陥の発生機構は現在のところ明らかでないが、III−Ｖ族半導体の発光ダイオードでは、順方向バイアス時にキャリヤ再結合によって放射されるエネルギーが結晶歪が大きい部分に部分転位の発生を引き起こし、この部分転位が最密充填面内に伸びることによって積層欠陥が形成されることが知られている。｛０００１｝プレーナ型ｐｎダイオードの場合も順方向バイアス時に同様の現象が起こり、最密充填面に相当する[０００１]面に積層欠陥が発生したものと推測される。この積層欠陥の影響によって少数キャリヤ寿命が低下し、順方向電圧降下が増大したものと思われる｛０３−３８｝プレーナ型ｐｎダイオード２０の場合にこのような積層欠陥の発生が抑制される理由は、この面ではＳｉとＣ原子が適度に混在するので、ＰＮ接合界面における歪が非常に小さく、部分転位や積層欠陥などの欠陥が発生しにくいものと思われる。また、イオン注入後のアニールによって損傷がほぼ完全に除去できるので、欠陥発生の引き金になる歪や点欠陥の集合体が非常に少ないことも寄与している。なお、この実施例ではＡｌイオン注入によってガードリング２３を形成したが、Ｂイオン注入を用いた場合でも同様の効果がある。
【００５０】
（第３適用例）
イオン注入層を適用した第３の例は、Ｎチャネル反転ＭＯＳＦＥＴである。本発明に係るイオン注入層を適用して、図１５に示すＮチャネル反転ＭＯＳＦＥＴ４０を製造した。Ｎチャネル反転ＭＯＳＦＥＴ４０の製造方法について説明する。
【００５１】
用いた基板４１は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板４１は全てｐ型で、ショットキー障壁の容量−電圧特性から求めた実効アクセプタ密度は３〜５×１０18／ｃｍ3、厚さは３８０〜４２０μｍである。この基板１１の｛０３−３８｝面に、ＣＶＤ法によってホウ素ドープｐ型ＳｉＣ層４２をエピタキシャル成長した。ｐ型ＳｉＣ成長層４２のアクセプタ密度は５〜８×１０15／ｃｍ3、膜厚は４μｍである。ＣＶＤ法によるｐ型ＳｉＣ層４２の成長条件は以下の通りである。導入する気体流量を、ＳｉＨ4については０．５０ｓｃｃｍ、Ｃ3Ｈ8については０．６６ｓｃｃｍ、Ｂ2Ｈ6については１×１０-5ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５００℃で１００分間成長させる。
【００５２】
このようにして作製したＳｉＣエピタキシャルウェーハを用いて、図１５に示す構造のＮチャネル反転型ＭＯＳＦＥＴ４０を作製した。まず、試料をＲＣＡ洗浄し、ＨＦデイップした後、ウェット酸化によりゲート酸化膜４８を形成した。
酸化条件は、１１００℃、２５分である。ゲート酸化膜４８の厚さは４６〜５３ｎｍである。ウェット酸化の後、酸化と同じ温度でアルゴン雰囲気、３０分間のアニールを行った。
【００５３】
次に、ＳｉＨ4を原料ガスに用いた減圧ＣＶＤ法によって７００℃で多結晶Ｓｉ（厚さ１.６μｍ）を堆積し、ＰＯＣｌ3を用いて９００℃で燐（Ｐ）を拡散して低抵抗ｎ型多結晶Ｓｉを形成した。この多結晶ＳｉをＣＦ4とＯ2ガスを用いた反応性イオンエッチングによってパターニングし、幅４μｍ、幅２００μｍの多結晶Ｓｉゲート４７を形成した。続いて、この多結晶Ｓｉゲート電極をマスクに窒素（Ｎ）イオンを注入してソース領域４４、ドレイン領域４３を形成した。Ｎイオン注入は１２０ｋｅＶ、７０ｋｅＶ、４０ｋｅＶ、２５ｋｅＶの４段階で行い、総ドーズ量は２×１０15／ｃｍ2である。イオン注入は室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中１２００℃、３０分の条件で行った。
【００５４】
次に、ソース電極４６、ドレイン電極４５としてチタン/アルミ（Ｔｉ:３０ｎｍ、Ａｌ:２５０ｎｍ）を形成し、８５０℃で３０分間の熱処理を施した。これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。ここで用いた自己整合プロセスは、デバイス作製のマスク数の低減、工程数の低減だけでなく、デバイスの微細化、ゲート・ドレイン間やゲート・ソース間の寄生容量の低減に有効である。
【００５５】
次に、作製された図１５に示すＮチャネル反転ＭＯＳＦＥＴ４０の特性について説明する。ここでは、｛０３−３８｝面方位イオン注入層を適用したＮチャネル反転ＭＯＳＦＥＴ（以下、「｛０３―３８｝Ｎチャネル反転ＭＯＳＦＥＴ」という）４０の特性を、｛０００１｝面方位イオン注入層を適用したＮチャネル反転ＭＯＳＦＥＴ（以下、「｛０００１｝Ｎチャネル反転ＭＯＳＦＥＴ」という）と比較して説明する。なお、｛０００１｝Ｎチャネル反転ＭＯＳＦＥＴの製造方法は、｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０の製造方法と基本的に同じであるが、ｐ型ＳｉＣ層を成長させる際に導入するＢ2Ｈ6の流量が４×１０-6ｓｃｃｍである点、ウェット酸化後のアニールの条件が１１５０℃、２時間である点が異なる。アニールの条件が異なるのは、｛０３−３８｝面を用いた場合は、｛０００１｝面を用いた場合に比べて酸化速度が非常に速いためである。
【００５６】
図１６は、ＭＯＳＦＥＴの典型的なゲート特性（ドレイン電圧０.１Ｖの線形領域）を示す図である。図１６に示されるように、作製したＭＯＳＦＥＴのドレイン特性には明確な線形領域と飽和領域が見られ、ＭＯＳＦＥＴとしての動作が確認された。｛０００１｝Ｎチャネル反転ＭＯＳＦＥＴは、９.８Ｖという高いしきい値電圧を示し、かつゲート電圧を１５Ｖまで増してもドレイン電流が１μＡ以下に留まっている。一方、｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０は、しきい値電圧が４.４Ｖと低く、ゲート電圧の増大に対してドレイン電流が急峻に立ち上がる良好な特性が得られた。このゲート特性から求めた線形領域での実効チャネル移動度は、｛０００１｝Ｎチャネル反転ＭＯＳＦＥＴで４．５ｃｍ2/Ｖｓ、｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０で８６ｃｍ2/Ｖｓとなり４ＨＳｉＣ｛０３−３８｝を用いることによって約２０倍の高いチャネル移動度を達成することができた。飽和領域で求めた電界効果移動度も｛０００１｝Ｎチャネル反転ＭＯＳＦＥＴで３.１ｃｍ2/Ｖｓ、｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０で７２ｃｍ2/Ｖｓとなり、大きな違いが見られた。
【００５７】
このＭＯＳＦＥＴ特性の面方位による違いは主に三つの原因による。一つは、ＭＯＳ界面の品質の違いである。ＭＯＳキャパシタの容量−電圧特性や、ＭＯＳＦＥＴの温度特性から４ＨＳｉＣ｛０３−３８｝面ではＭＯＳ界面の欠陥密度が４ＨＳｉＣ｛０００１｝面より約１桁少ないことが分かっている。したがって、｛０３−３８｝Ｎチャネル反転ＭＯＳＦＥＴ４０では、反転層において電子のトラップや散乱が起こりにくいので、高いチャネル移動度が得られる。二番目の理由は、ＭＯＳ界面の平坦性の違いである。上述したように、４ＨＳｉＣ｛０００１｝面に高ドーズのイオン注入をしてアニールを行うと、マクロステップが発生して表面の平坦性が悪化する。ＭＯＳ反転層チャネルは非常に薄いので、このようなＭＯＳ界面の平坦性には敏感であり、平坦性が悪化するとチャネル移動度も低下する４ＨＳｉＣ｛０３−３８｝面では、高ドーズのイオン注入、アニールを行っても優れた平坦性が維持されるので、高いチャネル移動度が得られる。もう一つの理由は、ソース領域４４、およびオーム性電極の接触抵抗である。Ｎチャネル反転ＭＯＳＦＥＴの作製時に同じウェーハ上に作製したテストパターンを評価した結果、今回のプロセスで形成したｎ型ソース領域のシート抵抗が４ＨＳｉＣ｛０００１｝面で２３００Ω/□、４ＨＳｉＣ｛０３−３８｝面で２１０Ω/□であることが分かった。また、このソース領域４４への接触抵抗率は４ＨＳｉＣ｛０００１｝面で８×１０-4Ωｃｍ2、４ＨＳｉＣ｛０３−３８｝面で３×１０-6Ωｃｍ2であった。このように、４ＨＳｉＣ｛０３−３８｝面を用いることによって、寄生抵抗成分を一桁以上低減できたことも、上記のＭＯＳＦＥＴ特性の向上に大きく寄与している。従来、ＳｉＣのデバイスプロセスではイオン注入層の活性化と損傷低減に要するアニール温度がＳｉの融点（１４２０℃）より高いために、自己整合プロセスの適用は困難とされてきた。しかしながら、４ＨＳｉＣ｛０３−３８｝面を用いることによって室温注入でもイオン注入後のアニール温度を大幅に低減できるので、自己整合プロセスを採用しても高性能ＭＯＳＦＥＴを作製できることが分かった。ここでは、Ｎチャネル反転ＭＯＳＦＥＴについて述べたが、Ａｌイオン注入によってソース領域、ドレイン領域を形成するＰチャネル反転ＭＯＳＦＥＴや、ＣＭＯＳデバイスの作製にも４ＨＳｉＣ｛０３−３８｝面の活用が非常に有効である４ＨＳｉＣ｛０３−３８｝面を用いて低温イオン注入プロセスを使えば、微細ＣＭＯＳ論理ゲートやオペアンプなどの高温動作高速集積回路の実現が可能である。
【００５８】
（第４適用例）
イオン注入層を適用した第４の例は、Ｎチャネル縦型ＤＩ（Double Implanted）ＭＯＳＦＥＴである。本発明に係るイオン注入層を適用して、図１７に示すＮチャネル縦型ＤＩＭＯＳＦＥＴ５０を製造した。縦型のＳｉパワーＭＯＳＦＥＴは二重拡散などのプロセスによって作製されるが、ＳｉＣではｐ型ウェル、ｎ型ソースなどを形成するのにイオン注入技術が不可欠となる。この構造では、イオン注入によって形成したｐ型領域とエピタキシャル成長によって形成したｎ型ドリフト層のｐｎ接合によって耐圧を維持する。Ｎチャネル縦型ＤＩＭＯＳＦＥＴ５０の製造方法について説明する。
【００５９】
デバイス作製に用いた基板５１は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板５１は全てｎ型で、ホール効果測定によって求めたキャリヤ密度は８〜９×１０18／ｃｍ3、厚さは１６０〜２１０μｍである。このデバイスでは縦方向に電流を流すため、基板５１の抵抗を下げ、かつ薄い基板５１を用いるのが有効である。この基板５１の｛０３−３８｝面上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層５２をエピタキシャル成長した。成長層はバッファ層５２ａとドリフト層５２ｂからなり、バッファ層５２ａはドナー密度１〜５×１０17ｃｍ-3、膜厚は２μｍ、ドリフト層５２ｂはドナー密度５〜６×１０15ｃｍ-3、膜厚は１８μｍである。ＣＶＤ法によるバッファ層５２ａの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．３０ｓｃｃｍ、Ｃ3Ｈ8については０．３０ｓｃｃｍ、Ｎ2については１×１０-2ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５５０℃で４５分間成長させる。また、ＣＶＤ法によるドリフト層５２ｂの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．５０ｓｃｃｍ、Ｃ3Ｈ8については０．４０ｓｃｃｍ、Ｎ2については２×１０-4ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５５０℃で２５０分間成長させる。
【００６０】
このようにして作製したＳｉＣエピタキシャルウェーハを用いて、図１７に示す構造の縦型ＤＩＭＯＳＦＥＴ５０を作製した。まず、アルミ（Ａｌ）イオンを注入して深さ０.７μｍ、アクセプタ密度約０.５〜３×１０17／ｃｍ3のｐ型ウェル領域５３を形成した。Ａｌイオン注入は５６０ｋｅＶ、４２０ｋｅＶ、３００ｋｅＶ、１８０ｋｅＶ、１００ｋｅＶ、５０ｋｅＶの６段階で行い、総ドーズ量は１.４×１０13／ｃｍ2である。このとき、ｐ型ウェル５３の深い領域は接合近傍での電界集中を緩和するために１０17／ｃｍ3以上の密度、浅い領域はｎ型反転層を得るためのしきい値電圧を低減し、かつ高いチャネル移動度を得るために１０16／ｃｍ3台のド−パント密度になるように設計して作製した。
【００６１】
次に、ソース領域５４、ドレイン領域５５の形成のために、燐（Ｐ）イオンを注入して低抵抗ｎ型領域を作製した。Ｐイオン注入は１８０ｋｅＶ、１１０ｋｅＶ、６０ｋｅＶ、３０ｋｅＶの４段階で行い、総ドーズ量は２×１０15／ｃｍ2である。イオン注入はともに室温で行った。また、デバイス端部での絶縁破壊を抑制するために、活性領域の周囲に幅２５０μｍ、深さ０.７μｍのｐ型ガードリングを設けた。ガードリングはホウ素（Ｂ）イオン注入により形成した。Ｂイオン注入のエネルギーは３０〜３６０ｋｅＶでトータルドーズ量は１.２×１０13ｃｍ-2である。イオン注入のマスクには、Ａｌ（厚さ５μｍ）、あるいはＣＶＤにより形成したＳｉＯ2膜（厚さ６μｍ）を用いた。注入イオン活性化のための熱処理はアルゴンガス雰囲気中１５００℃、３０分の条件で行った。チャネル長は２μｍ、セルピッチ（ストライプ構造）は２２μｍである。
【００６２】
次に、試料をＲＣＡ洗浄し、ＨＦデイップした後、ドライ酸化によりゲート酸化膜５８を形成した。酸化条件は１１５０℃、２５分であり、形成されるゲート酸化膜の厚さは４４〜５１ｎｍである。
【００６３】
このゲート酸化のあと、減圧ＣＶＤ法によって基板温度８５０℃で厚さ約１μｍの多結晶Ｓｉを堆積し、燐を８５０℃の拡散によりドーピングし、低抵抗ｎ型多結晶Ｓｉを形成した。次に、反応性イオンエッチングによってこの多結晶Ｓｉを部分的にエッチングしてゲート電極６０を作製した。次に、ゲート・ドレイン間の絶縁用のＳｉＯ2膜（厚さ約０.８μｍ）６０を基板温度５００℃のプラズマＣＶＤ法によって堆積した。この後、裏面全面にニッケル（Ｎｉ:  ２００ｎｍ）を蒸着し、ドレイン電極５９とした。表面側のソース電極５６にはニッケル/アルミ（Ｎｉ: １００ｎｍ/Ａｌ: ４００ｎｍ）を用い、両方の電極を９５０℃で１５分間の熱処理を施すことによって良好なオーミック接触を得た。これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。この縦型ＭＯＳＦＥＴ５０の活性領域の面積は９×１０-2ｃｍ2（３ｍｍ角）である。
【００６４】
次に、作製された図１７に示すＮチャネル縦型ＤＩＭＯＳＦＥＴ５０の特性について説明する。ここでは、｛０３−３８｝面方位イオン注入層を適用したＮチャネル縦型ＤＩＭＯＳＦＥＴ（以下、「｛０３―３８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ」という）５０の特性を、｛０００１｝面方位イオン注入層を適用したＮチャネル縦型ＤＩＭＯＳＦＥＴ（以下、「｛０００１｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ」という）と比較して説明する。なお、｛０００１｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴの製造方法は、｛０３−３８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ５０の製造方法と基本的に同じであるが、バッファ層を成長させる際に導入するＮ2の流量が８×１０-2ｓｃｃｍである点、ドリフト層を成長させる際に導入するＮ2の流量が２×１０-3ｓｃｃｍである点、ゲート酸化膜を形成するための酸化条件が１１５０℃、３時間である点が異なる。
【００６５】
図１８は、低ドレイン電圧領域における縦型ＤＩＭＯＳＦＥＴ（３ｍｍ角）の典型的なドレイン特性を示す図、図１９は高ドレイン電圧領域における縦型ＤＩＭＯＳＦＥＴ（３ｍｍ角）の典型的なドレイン特性を示す図である。｛０００１｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ、｛０３−３８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ５０は共に明確な線形領域と飽和領域が見られ、ＭＯＳＦＥＴとして動作したが、その特性にはやはり大きな差が見られた。｛０００１｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴは、ゲート電圧を１５Ｖまで増してもドレイン電流が５００ｍＡ以下に留まっている。一方、｛０３−３８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ５０は、比較的小さいゲート電圧、ドレイン電圧で９Ａ（１００Ａ/ｃｍ2）以上のドレイン電流が流れ、ゲート電圧１５Ｖのときには、ドレイン電圧３.４Ｖで９Ａ（１００Ａ／ｃｍ2）を達成した。この特性からオン抵抗を見積もると３４ｍΩｃｍ2となり、非常に良好な値が得られた。ちなみに、｛０００１｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴでは、オン抵抗が９７０ｍΩｃｍ2と大きかった。これに対し｛０３−３８｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴ５０においてオン抵抗が小さかったのは、一つには４ＨＳｉＣ｛０３−３８｝を用いることによってＭＯＳチャネル移動度が大幅に向上したためである。このチャネル移動度の向上には、ＭＯＳ界面の欠陥密度の低減と優れた平坦性の両方が寄与している。｛０００１｝Ｎチャネル縦型ＤＩＭＯＳＦＥＴではチャネル移動度が極めて低いために、オン抵抗がドリフト領域の抵抗ではなく、ＭＯＳチャネル抵抗によって支配されてしまう。また、二つ目の重要な理由は、ソース領域５４、およびオーム性電極の接触抵抗の差である。Ｎチャネル縦型ＤＩＭＯＳＦＥＴの作製時に同じウェーハ上に形成したテストパターンを評価した結果、今回のプロセスで形成したｎ型ソース領域のシート抵抗が４ＨＳｉＣ｛０００１｝面で１２６０Ω/□、４ＨＳｉＣ｛０３−３８｝面で１１０Ω/□であることが分かった。また、このソース領域への接触抵抗率は４ＨＳｉＣ｛０００１｝面で９×１０-4Ωｃｍ2、４ＨＳｉＣ｛０３−３８｝面で３×１０-6Ωｃｍ2であった。このように、４ＨＳｉＣ｛０３−３８｝面を用いることによって、寄生抵抗成分を一桁以上低減できたことも、上記のＭＯＳＦＥＴ特性の向上に大きく寄与している。
【００６６】
次に、この３ｍｍ角のＤＩＭＯＳＦＥＴにつき、ゲート電圧０Ｖ時（オフ状態）のドレイン耐圧を調べたところ、｛０００１｝Ｎチャネル縦型ＤＩ ＭＯＳＦＥＴで１７２０Ｖ、｛０３−３８｝ Ｎチャネル縦型ＤＩＭＯＳＦＥＴ５０で２６８０Ｖとなり、大きな差が見られた。これは４ＨＳｉＣ｛０３−３８｝を用いることによってデバイス活性領域となるＳｉＣエピタキシャル成長層中５２の欠陥密度、特にマイクロパイプ密度が低減されたからであると考えられる。この３ｍｍ角の｛０３−３８｝Ｎチャネル縦型 ＤＩＭＯＳＦＥＴ５０では、ゲート電圧１５Ｖ、ドレイン電圧３.８Ｖで１０Ａ以上のオン電流を流すことができた。
【００６７】
（第５適用例）
イオン注入層を適用した第５の例は、高周波ＭＥＳＦＥＴである。本発明に係るイオン注入層を適用して、図２０に示す高周波ＭＥＳＦＥＴ７０を製造した。
高周波ＭＥＳＦＥＴ７０の製造方法について説明する。
【００６８】
用いた基板７１は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板７１はアンドープ成長によって作製した高抵抗ウェーハで、電流−電圧特性から概算した抵抗率は１０6Ωｃｍであり、厚さは２８０〜３２０μｍである。基板７１の面方位は、｛０３−３８｝である。この基板７１上に、ＣＶＤ法によってアンドープのバッファ層７２ａ、窒素（Ｎ）ドープｎ型チャネル層７２ｂを連続的にエピタキシャル成長した。バッファ層７２ａの実効ドナー密度は１×１０14／ｃｍ3以下、膜厚は５μｍ、チャネル層のドナー密度は３×１０17／ｃｍ3、膜厚は０.２μｍである。ＣＶＤ法によるバッファ層７２ａの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．３０ｓｃｃｍ、Ｃ3Ｈ8については０．５０ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５２０℃で１２０分間成長させる。また、ＣＶＤ法によるチャネル層７２ｂの主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．１５ｓｃｃｍ、Ｃ3Ｈ8については０．１０ｓｃｃｍ、Ｎ2については２×１０-2ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５２０℃で１０分間成長させる。
【００６９】
このようにして作製したＳｉＣエピタキシャルウェーハを用いて、図２０に示す構造の高周波ＭＥＳＦＥＴ７０を作製した。まず、蒸着とフォトリソグラフィによって形成したＡｌ（厚さ１.５μｍ）をマスクに用いて、反応性イオンエッチング（ＲＩＥ）によって素子分離のための溝を形成した。ＲＩＥにはＳＦ6とＯ2をエッチングガスに用い、圧力０.０８Ｔｏｒｒ、高周波電力１２０Ｗの条件で行った。このときのエッチング速度は約６０ｎｍ／ｍｉｎであり、２０分間のエッチングによって深さ約１.２μｍの溝を形成した。次に、このＲＩＥに用いたＡｌマスクをパターニングすることによってイオン注入用のマスクとし、窒素（Ｎ）イオンを注入して低抵抗ｎ型のソース領域７４、ドレイン領域７３を形成した。Ｎイオン注入は７０ｋｅＶ、４０ｋｅＶ、２５ｋｅＶ、１０ｋｅＶの４段階で行い、総ドーズ量は３×１０15／ｃｍ2である。イオン注入は室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中１２００℃、３０分の条件で行った。さらに、ソース領域７４、ドレイン領域７３のオーム性電極としてニッケル（Ｎｉ: ２００ｎｍ）を蒸着し、リフトオフ・プロセスによりパターンを形成した後、９００℃、１０分間の熱処理を加えた。
【００７０】
次に、電子線露光とリフトオフ・プロセスを用いて微細なショットキーゲート電極７７を形成した。ゲート電極材料にはチタン/プラチナ/金（Ｔｉ: １０ｎｍ、Ｐt: １２０ｎｍ、Ａｕ: ３５０ｎｍ）を用い、電極７７を形成した後、４００℃、２０分間の熱処理を行ってショットキー電極７７の安定化を図った。ソース電極７６、ドレイン電極７５上に厚さ８００ｎｍのＡｌを堆積した後、ＧａＡｓＭＥＳＦＥＴの作製で用いられるプロセスによってＡｕのエアブリッジを作製し、ソース・フィンガーを接続した。作製した高周波ＭＥＳＦＥＴ７０のゲート長は０.４μｍ、ゲート幅は９００μｍ、ソース・ゲート間距離は０.４μｍ、ゲート・ドレイン間距離は１.２μｍである。
【００７１】
次に、作製された図２０に示す高周波ＭＥＳＦＥＴ７０の特性について説明する。ここでは、｛０３−３８｝面方位イオン注入層を適用した高周波ＭＥＳＦＥＴ（以下、「｛０３―３８｝高周波ＭＥＳＦＥＴ」という）７０の特性を、｛０００１｝面方位イオン注入層を適用した高周波ＭＥＳＦＥＴ（以下、「｛０００１｝高周波ＭＥＳＦＥＴ」という）と比較して説明する。なお、｛０００１｝高周波ＭＥＳＦＥＴの製造方法は、｛０３−３８｝高周波ＭＥＳＦＥＴ７０の製造方法と基本的に同じであるが、チャネル層を成長させる際に導入するＮ2の流量が１×１０-3ｓｃｃｍである点が異なる。
【００７２】
作製した高周波ＭＥＳＦＥＴのドレイン特性には明確な線形領域と飽和領域が見られ、ＭＥＳＦＥＴとしての動作が確認された。ＭＥＳＦＥＴの典型的なドレイン特性を図２１（ａ）及び（ｂ）に示す。ＭＥＳＦＥＴの直流特性の性能指標となる相互コンダクタンスｇｍを見積もると、ゲート電圧０Ｖ、ドレイン電圧１０Ｖの条件において｛０００１｝高周波ＭＥＳＦＥＴでｇｍ＝５８ｍＳ/ｍｍ、｛０３−３８｝高周波ＭＥＳＦＥＴ７０ではｇｍ＝７４ｍＳ/ｍｍ となった。この違いは主に、ソース領域６４、およびオーム性電極の接触抵抗の差に起因すると考えられる。高周波ＭＥＳＦＥＴの作製時に同じウェーハ上に作製したテストパターンを評価した結果、今回のプロセスで形成したｎ型ソース領域のシート抵抗が４ＨＳｉＣ｛０００１｝面で１８３０Ω/□、４ＨＳｉＣ｛０３−３８｝面で１８６Ω/□であることが分かった。また、このソース領域への接触抵抗率は４ＨＳｉＣ｛０００１｝面で８×１０-4Ωｃｍ2、４ＨＳｉＣ｛０３−３８｝面で３×１０-6Ωｃｍ2であった。このように、４ＨＳｉＣ｛０３−３８｝面を用いることによって、寄生抵抗成分を一桁以上低減できたことも、上記のＭＥＳＦＥＴ特性の向上に大きく寄与している。オフ時のドレイン耐圧は｛０００１｝高周波ＭＥＳＦＥＴで１２０Ｖ、｛０３−３８｝高周波ＭＥＳＦＥＴ７０では１５５Ｖであった。これは、４ＨＳｉＣ｛０３−３８｝面を用いることによって、基板７１からのマイクロパイプやらせん転位の貫通が抑制され、高品質ＳｉＣ結晶が得られたからであると考えられる。また、４ＨＳｉＣ｛０３−３８｝面を用いることによって成長表面の平坦性が良くなり、ショットキー電極７７/ＳｉＣ界面での電界集中が低減されるという効果も寄与していると思われる。
【００７３】
次に、このＭＥＳＦＥＴの高周波特性をオン・ウェーハのマイクロ波測定装置で評価した結果を図２２に示す。ドレイン電圧５０Ｖの条件でテストしたときの遮断周波数ｆｔと最高発振周波数ｆｍａｘを求めた｛０００１｝高周波ＭＥＳＦＥＴではｆｔ＝６.２ＧＨｚ、ｆｍａｘ＝１６ＧＨｚ、｛０３−３８｝高周波ＭＥＳＦＥＴ７０ではｆｔ＝１６ＧＨｚ、ｆｍａｘ＝４３ＧＨｚと見積もられ、｛０３−３８｝高周波ＭＥＳＦＥＴの方が優れた特性が得られた。また、周波数３ＧＨｚでの性能テストを行った結果、最高パワー密度が｛０００１｝高周波ＭＥＳＦＥＴで２.１Ｗ/ｍｍ（トータルパワー １.８Ｗ）、｛０３−３８｝高周波ＭＥＳＦＥＴ７０で３.４Ｗ/ｍｍ（トータルパワー３.１Ｗ）となり、やはり｛０３−３８｝高周波ＭＥＳＦＥＴの方が高い出力が得られた。このように、４ＨＳｉＣ｛０３−３８｝面を用いることによって優れた高周波特性が得られたのは、上述のように、ソース領域７４、およびオーム性電極の接触抵抗などの寄生抵抗が大幅に低減できるからである。
【００７４】
（第６適用例）
イオン注入層を適用した第６の例は、スーパージャンクション（ＳＪ）構造のショットキーダイオードである。本発明に係るイオン注入層を適用して、図２３に示すＳＪ構造のショットキーダイオード８０を製造した。ＳＪ構造のショットキーダイオードについて説明する。Ｓｉパワーデバイスでは、単一のｐｎ接合、あるいはショットキー障壁の逆バイアス状態を用いてオフ状態（高耐圧の維持）を実現しているのに対し、ＳＪ構造では通常のｐｎ接合（あるいはショットキー障壁）のｎ型領域に、高電圧が印加される方向とは垂直方向に多層のｐｎ接合が形成される。オフ状態では、これら多層ｐｎ接合が互いに逆バイアスになるので、空乏層が二次元的に広がる。このとき、適切に空乏層内の空間電荷分布を設計すれば、ドリフト領域内の電界分布を均一にできる。この結果、比較的高濃度ドーピングを行った低抵抗層を用いても高い耐圧を維持できるようになり、高耐圧かつ低オン抵抗のパワーデバイスを実現することが出来る。このＳＪ構造は古くから提唱されていたが、当時は多層ｐｎ接合を制御良く作製する技術が確立されていなかったので実用化はされなかった。最近の半導体加工技術の進展によって、このような多層ｐｎ接合の形成と空間電荷分布の精密制御が可能になり、ＳｉパワーＭＯＳＦＥＴの分野で実用化が進められている。このＳＪ構造がＳｉＣに対しても有効であるのは明らかである。
【００７５】
次に、ＳＪ構造のショットキーダイオードの製造方法について説明する。デバイス作製に用いた基板８１は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した。基板８１は全てｎ型で、ホール効果測定によって求めたキャリヤ密度は１〜２×１０19／ｃｍ3、厚さは１６０〜２１０μｍである。このデバイスでは縦方向に電流を流すため、基板８１の抵抗を下げ、かつ薄い基板８１を用いるのが有効である。この基板８１の｛０３−３８｝面上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層をエピタキシャル成長した。成長層はバッファ層８２とドリフト層８３からなり、バッファ層８２はドナー密度１〜５×１０17／ｃｍ3、膜厚は２μｍ、ドリフト層８３はドナー密度４×１０16／ｃｍ3、膜厚は３．５μｍである。ＣＶＤ法によるバッファ層８２の主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．３０ｓｃｃｍ、Ｃ3Ｈ8については０．３０ｓｃｃｍ、Ｎ2については１×１０-2ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５２０℃で４５分間成長させる。また、ＣＶＤ法によるドリフト層８３の主な成長条件は、以下の通りである。導入する気体流量を、ＳｉＨ4については０．５０ｓｃｃｍ、Ｃ3Ｈ8については０．５０ｓｃｃｍ、Ｎ2については２×１０-3ｓｃｃｍ、Ｈ2については３．０ｓｌｍとし、基板温度１５２０℃で６０分間成長させる。
【００７６】
このＳｉＣエピウェハ上に減圧ＣＶＤ法によって厚さ６μｍのＳｉＯ2膜を堆積した。このＳｉＯ2膜上にＡｌを蒸着し、フォトリソグラフィによって幅２μｍのストライプ状のパターンを形成した。このＡｌパターンをマスクとして、ＣＦ4とＯ2ガスを用いた反応性イオンエッチングによってＳｉＯ2膜を選択的にエッチングした。次に、ストライプ状のパターンに加工されたＳｉＯ2膜をマスクとして高エネルギーイオン注入を行い、ｎ型成長層（ドリフト層）８３の一部をｐ型に変換した。高エネルギーイオン注入によって成長層を貫通する深いｐ型領域８３ａを形成した。注入イオンはＡｌ＋であり、注入エネルギーは３０ｋｅＶ〜６５００ｋｅＶの１５段階でトータルドーズ量は、３×１０13／ｃｍ2である。イオン注入時の試料加熱は行わない。注入イオン活性化のための熱処理はアルゴンガス雰囲気中１６００℃、３０分の条件で行った。このイオン注入によって、幅約２μｍのストライプ状の注入領域はアクセプタ密度が約４×１０16／ｃｍ3のｐ型（深さ約３．５μｍ）となり、ＳＪ構造が形成される。
【００７７】
このようにして作製したＳＪ構造を有するＳｉＣエピタキシャルウェハを用いて、図２３に示す構造のＳＪショットキーダイオード８０を作製した。まず、ショットキー電極端部での電界集中、絶縁破壊を抑制するために、ショットキー電極の周囲に幅１５０μｍ、深さ０．５μｍのｐ型ガードリング８４を設けた。ガードリング８４は、ホウ素（Ｂ）イオン注入によって形成した。Ｂイオン注入のエネルギーは３０〜２８０ｋｅＶでトータルドーズ量は１．１×１０13／ｃｍ2である。イオン注入のマスクには、Ａｌ（厚さ４μｍ）、あるいはＣＶＤにより形成したＳｉＯ2膜（厚さ５μｍ）を用いた。注入イオン活性化のための熱処理はアルゴンガス雰囲気中１５００℃、３０分の条件で行った。アニールの後、１１５０℃、２時間のウェット酸化により熱酸化膜８７を形成し、さらに、ＣＶＤによって厚さ８００ｎｍのＳｉＮ膜８８を堆積した。
【００７８】
次に、裏面にＮｉ（厚さ２００ｎｍ）を蒸着し、１０００℃、２０分間の熱処理を行ってオーミック電極９０を形成した。続いて、表面側にＴｉ／Ａｌ（Ｔｉ：２００ｎｍ／Ａｌ：８５０ｎｍ）を蒸着し、ショットキー電極８６を形成した。ショットキー電極８６は、５００℃、３０分間の熱処理を行って安定化させた。ダイオードの表面はポリイミド８９を塗布して保護した。ショットキー電極８６とガードリング８４の重なりは２０μｍであり、ショットキー電極８６の直径は３ｍｍφである。
【００７９】
次に、作製された図２３に示すＳＪショットキーダイオード８０の特性について説明する。ここでは、｛０３−３８｝面方位イオン注入層を適用したＳＪショットキーダイオード（以下、「｛０３−３８｝ＳＪショットキーダイオード」という）８０の特性を、｛０００１｝面方位イオン注入層を適用したＳＪショットキーダイオード（以下、「｛０００１｝ＳＪショットキーダイオード」という）と比較して説明する。なお、｛０００１｝ＳＪショットキーダイオードの製造方法は、｛０３−３８｝ＳＪショットキーダイオード８０の製造方法と基本的に同じであるが、バッファ層８２を成長させる際に導入するＮ2の流量が８×１０-2ｓｃｃｍである点、ドリフト層８３を成長させる際に導入するＮ2の流量が１×１０-2ｓｃｃｍである点が異なる。
【００８０】
図２４は、ＳＪショットキーダイオード（３ｍｍφ）の典型的な電流−電圧特性を示す図である。順方向特性は、結晶の面方位依存性は小さく、オン抵抗０．５〜０．７ｍΩｃｍ2という良好な値が得られた。順方向特性の片対数プロットから求めた理想因子ｎ値は、１．０２〜１．０５であり障壁高さは｛０００１｝ＳＪショットキーダイオードで１．０９ｅＶ、｛０３−３８｝ＳＪショットキーダイオード８０で１．１８ｅＶとなった。これに対して、逆方向特性では用いた面方位によって大きな差が見られた。｛０００１｝ＳＪショットキーダイオードでは、最高耐圧が５８０Ｖ、平均耐圧が３６２Ｖに留まっているのに対し、｛０３−３８｝ＳＪショットキーダイオード８０では、最高耐圧が７６４Ｖ、平均耐圧が６１２Ｖとなり、優れた特性が得られた。また、耐圧だけでなく、−３００Ｖ印加時のリーク電流密度の平均値を電極直径３ｍｍφのダイオードで比較すると、｛０００１｝ＳＪショットキーダイオードでは３×１０-1Ａ／ｃｍ2、｛０３−３８｝ＳＪショットキーダイオード８０では１×１０-4Ａ／ｃｍ2となり、三桁以上の差が認められた。これは、４ＨＳｉＣ｛０３−３８｝面を用いることによって、基板８１からのマイクロパイプやらせん転位の貫通が抑制され、高品質ＳｉＣ結晶が得られたからであると考えられる。また、４ＨＳｉＣ｛０３−３８｝面を用いることによって、成長表面、及びイオン注入によって形成されたＳＪ部、及びガードリング８４部の平坦性が良くなり、ショットキー電極／ＳｉＣ界面での電極集中が低減されるという効果も寄与していると思われる。この実施例では、Ｂイオン注入によってガードリング８４を形成したが、Ａｌイオン注入を用いた場合でも同様の効果がある。イオン注入によって形成されたＳＪ構造を４ＨＳｉＣ｛０３−３８｝ＭＯＳＦＥＴに適用すれば、高耐圧、低損失の優れたパワートランジスタを実現できる。
【００８１】
以上、本発明の実施形態について詳細に説明してきたが、本発明は上記実施形態に限定されるものではない。
【００８２】
上記実施形態においては、窒素（Ｎ）、燐（Ｐ）、アルミ（Ａｌ）、ホウ素（Ｂ）イオンを注入したイオン注入層について説明したが、例えば、砒素（Ａｓ）やガリウム（Ｇａ）、インジウム（Ｉｎ）等の上記以外のイオンを注入することとしても良い。
【００８３】
【発明の効果】
本発明によれば、イオン注入層が｛０３−３８｝面から１０°以内の角度αのオフ角を有する面方位に広がることによって、結晶の乱れが少ないイオン注入層を実現することができる。
【図面の簡単な説明】
【図１】イオン注入層を説明するための図である。
【図２】イオン注入層のＲＢＳスペクトルを示す図である。
【図３】イオン注入層のシート抵抗の注入ドーズ量依存性を示す図である。
【図４】イオン注入層における注入イオンの電気的活性化率のアニール温度依存性を示す図である。
【図５】イオン注入層のシート抵抗のアニール温度依存性を示す図である。
【図６】イオン注入層の接触抵抗率のアニール温度依存性を示す図である。
【図７】イオン注入層のシート抵抗の注入層アニール温度依存性を示す図である。
【図８】イオン注入層の接触抵抗率の注入層アニール温度依存性を示す図である。
【図９】イオン注入層が適用されたショットキーダイオードを示す図である。
【図１０】ショットキーダイオードの電流−電圧特性を示す図である。
【図１１】ショットキーダイオードの耐圧（平均値）の電極面積依存性を示す図である。
【図１２】イオン注入層が適用されたプレーナ型ｐｎダイオードを示す図である。
【図１３】プレーナ型ｐｎダイオード（３ｍｍ角）の電流−電圧特性を示す図である。
【図１４】プレーナ型ｐｎダイオードに順方向電流を長時間流したときの順方向電圧降下をプロットした図である。
【図１５】イオン注入層が適用されたＮチャネル反転ＭＯＳＦＥＴを示す図である。
【図１６】Ｎチャネル反転ＭＯＳＦＥＴのゲート特性を示す図である。
【図１７】イオン注入層が適用されたＮチャネル縦型ＤＩＭＯＳＦＥＴを示す図である。
【図１８】低ドレイン電圧領域における縦型ＤＩＭＯＳＦＥＴ（３ｍｍ角）のドレイン特性を示す図である。
【図１９】高ドレイン電圧領域における縦型ＤＩＭＯＳＦＥＴ（３ｍｍ角）のドレイン特性を示す図である。
【図２０】イオン注入層が適用された高周波ＭＥＳＦＥＴを示す図である。
【図２１】（ａ），（ｂ）は、高周波ＭＥＳＦＥＴの典型的なドレイン特性を示す図である。
【図２２】高周波ＭＥＳＦＥＴの高周波特性をオン・ウェーハのマイクロ波測定装置で評価した結果を示す図である。
【図２３】イオン注入層が適用されたＳＪショットキーダイオードを示す図である。
【図２４】ＳＪショットキーダイオード（３ｍｍφ）の電流−電圧特性を示す図である
【符号の説明】
１０…ショットキーダイオード、１１…基板、１２…窒素ドープｎ型ＳｉＣ層、１２ａ…バッファ層、１２ｂ…ドリフト層、１４…ガードリング、１６…ショットキー電極、１７…ポリイミド、１８…オーミック電極、１９…酸化膜。
【図１】
0004581270.tif 000003
【図２】
0004581270.tif 000004
【図３】
0004581270.tif 000005
【図４】
0004581270.tif 000006
【図５】
0004581270.tif 000007
【図６】
0004581270.tif 000008
【図７】
0004581270.tif 000009
【図８】
0004581270.tif 000010
【図９】
0004581270.tif 000011
【図１０】
0004581270.tif 000012
【図１１】
0004581270.tif 000013
【図１２】
0004581270.tif 000014
【図１３】
0004581270.tif 000015
【図１４】
0004581270.tif 000016
【図１５】
0004581270.tif 000017
【図１６】
0004581270.tif 000018
【図１７】
0004581270.tif 000019
【図１８】
0004581270.tif 000020
【図１９】
0004581270.tif 000021
【図２０】
0004581270.tif 000022
【図２１】
0004581270.tif 000023
【図２２】
0004581270.tif 000024
【図２３】
0004581270.tif 000025
【図２４】
0004581270.tif 000026