(57)【特許請求の範囲】
【請求項１】
多値画像データに基づいて階調画像を形成する画像形成装置であって、
前記多値画像データの画素値を４ビットで表現するインデックス画像データを生成する手段と、
前記多値画像データに基づいて形成される画素の位置に応じた制御データを記憶する第１の記憶手段と、
画像形成のための走査に同期して前記第１の記憶手段から制御データを読み出す第１の読出し手段と、
４ビットのインデックス値０〜１５のそれぞれと、前記第１の記憶手段が記憶するそれぞれの制御データと、の組み合わせ毎に、バイナリビット列を記憶する第２の記憶手段と、
前記第１の読出し手段が読み出した制御データと、前記インデックス画像データの画素値との組み合わせに対応するバイナリビット列を前記第２の記憶手段から読み出す第２の読出し手段と、
前記第２の読出し手段が読み出したバイナリビット列に応じて発光されるレーザ光を走査して画像を形成する画像形成手段と
を備え、
前記第２の記憶手段は、
前記第１の記憶手段が記憶する制御データ００に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の左側から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ０１に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の右側から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ１０に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の中央から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ１１に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において当該画素の両側から成長させるバイナリビット列、を記憶し、
前記第２の記憶手段が記憶する何れのバイナリビット列も、該バイナリビット列に対応するインデックス値が大きいほど、画素をより成長させるバイナリビット列であり、
前記画像形成手段は、前記バイナリビット列中のビットが１の時にレーザ光を駆動し、０の時にレーザ光をオフにする
ことを特徴とする画像形成装置。
【請求項２】
多値画像データに基づいて階調画像を形成する画像形成装置が行う画像形成方法であって、
前記画像形成装置が有する生成手段が、前記多値画像データの画素値を４ビットで表現するインデックス画像データを生成する工程と、
前記画像形成装置が有する第１の記憶手段が、前記多値画像データに基づいて形成される画素の位置に応じた制御データを記憶する第１の記憶工程と、
前記画像形成装置が有する第１の読出し手段が、画像形成のための走査に同期して前記第１の記憶手段から制御データを読み出す第１の読出し工程と、
前記画像形成装置が有する第２の記憶手段が、４ビットのインデックス値０〜１５のそれぞれと、前記第１の記憶手段が記憶するそれぞれの制御データと、の組み合わせ毎に、バイナリビット列を記憶する第２の記憶工程と、
前記画像形成装置が有する第２の読出し手段が、前記第１の読出し工程で読み出した制御データと、前記インデックス画像データの画素値との組み合わせに対応するバイナリビット列を前記第２の記憶手段から読み出す第２の読出し工程と、
前記画像形成装置が有する画像形成手段が、前記第２の読出し工程で読み出したバイナリビット列に応じて発光されるレーザ光を走査して画像を形成する画像形成工程と
を備え、
前記第２の記憶手段は、
前記第１の記憶手段が記憶する制御データ００に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の左側から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ０１に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の右側から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ１０に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の中央から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ１１に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において当該画素の両側から成長させるバイナリビット列、を記憶し、
前記第２の記憶手段が記憶する何れのバイナリビット列も、該バイナリビット列に対応するインデックス値が大きいほど、画素をより成長させるバイナリビット列であり、
前記画像形成工程では、前記バイナリビット列中のビットが１の時にレーザ光を駆動し、０の時にレーザ光をオフにする
ことを特徴とする画像形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像を形成する画像形成装置及びその方法並びに記憶媒体に関するものである。
【０００２】
【従来の技術】
電子機器全般及びパーソナルコンピュータの普及に伴って、その周辺装置の普及も進んでいる。このような周辺機器の一つにプリンタ装置がある。
【０００３】
このようなプリンタ装置では、ホストコンピュータ等の機器と通信を行い、コマンドや印刷データ等をホストコンピュータ側から受け取ってビットマップメモリに描画展開を行って印刷出力を行っている。
【０００４】
このような描画展開時、原画像データがカラーの階調データである場合、色情報が多少失われるとしても、階調表現が十分出来ないと、満足する出力結果が得られないことになる。例えば、電子写真方式のような印刷方式においては、印刷物において、ドットゲインに相当する描画部と非描画部の境界の非線形性が大きくなり、単独画素での階調表現が難しい。そこで、このような印刷方式においては、単位面積内のドット数によって各画素の階調を表現する、所謂、網点等の画像処理が実施されている。このような処理では、網点の面積を小さく取って、網点を視覚上目立たなくする必要がある。よって、記録機構の解像度が縦横それぞれ１０００ｄｐｉ程度、或はそれ未満の場合には、単位面積内に階調表現のための十分な数のドットを保持できない。そこで、各画素の階調表現を行う手法と、上述した単位面積当りのドットによる階調表現とを併用することによって、十分な階調を確保する必要性がある。
【０００５】
【発明が解決しようとする課題】
各画素の階調表現にはいくつかの手法があるが、例えば走査型の記録機構において比較的採用し易い手法の一つとして、各画素を更に主走査方向に分割し主走査方向の解像度を高める方法がある。副走査方向の解像度を高めようとすると印字機構全体を設計し直す必要があるが、主走査方向の解像度はレーザの駆動回路と走査の同期回路の見直しで実現できる利点がある。
【０００６】
しかし、このように主走査方向の解像度を高めても、描画上孤立した画素で描画した場合はやはり階調に有効に寄与しない。これは上述したように、描画部と非描画部の境界領域が広くなり、安定性、線形性に欠けた不安定な印刷結果を生み出すことになる。そこでこれを回避するために、隣接する画素に飽和描画画素、即ち、画素の全領域にわたって描画されている画素と連続するように画素を描画すれば良いことになる。
【０００７】
しかし、このような主走査方向の解像度を高めたイメージデータをそのままに記憶すると、特に高解像度の機器の場合にはその情報量は膨大なものとなり、メモリ容量の増大、コストアップを招くことになる。
【０００８】
主走査方向の解像度を高めた印字出力の場合、画像の解像度では確かに有利であるが、描画面積の比率で階調を実現する方式は画素の光量変調と比べ、ページメモリの情報量に対する階調性では不利である。例えば、主走査方向を副走査方向に対して画素を細分して８倍の解像度を与えた場合、元の画素あたりの階調表現力はそれに比例してやはり８倍であるが、光量変調で画素あたり８倍の情報量の情報量を与えた場合、理論上は２５６階調を有することになる。
【０００９】
このように、階調性に関しては、主走査方向の解像度をあげただけでは、光量変調方式と比較してメモリー効率面で、不利であり、中低コスト機における実装は現実的でない。また、主走査方向の解像度を高めたレーザの駆動信号は高い周波数を含み、画像生成部からレーザ駆動回路までの伝送路の放射ノイズ抑制等の設計が難しくなる。
【００１０】
本発明は以上の問題に鑑みてなされたものであり、画像データを形成する際に使用するメモリの使用容量を抑制することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、例えば、本発明の画像形成装置は以下の構成を備える。
即ち、多値画像データに基づいて階調画像を形成する画像形成装置であって、
前記多値画像データの画素値を４ビットで表現するインデックス画像データを生成する手段と、
前記多値画像データに基づいて形成される画素の位置に応じた制御データを記憶する第１の記憶手段と、
画像形成のための走査に同期して前記第１の記憶手段から制御データを読み出す第１の読出し手段と、
４ビットのインデックス値０〜１５のそれぞれと、前記第１の記憶手段が記憶するそれぞれの制御データと、の組み合わせ毎に、バイナリビット列を記憶する第２の記憶手段と、
前記第１の読出し手段が読み出した制御データと、前記インデックス画像データの画素値との組み合わせに対応するバイナリビット列を前記第２の記憶手段から読み出す第２の読出し手段と、
前記第２の読出し手段が読み出したバイナリビット列に応じて発光されるレーザ光を走査して画像を形成する画像形成手段と
を備え、
前記第２の記憶手段は、
前記第１の記憶手段が記憶する制御データ００に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の左側から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ０１に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の右側から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ１０に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において各画素の中央から成長させるバイナリビット列、を記憶し、
前記第１の記憶手段が記憶する制御データ１１に対応するバイナリビット列として、前記画像形成手段で形成される各画素を前記走査の方向において当該画素の両側から成長させるバイナリビット列、を記憶し、
前記第２の記憶手段が記憶する何れのバイナリビット列も、該バイナリビット列に対応するインデックス値が大きいほど、画素をより成長させるバイナリビット列であり、
前記画像形成手段は、前記バイナリビット列中のビットが１の時にレーザ光を駆動し、０の時にレーザ光をオフにする
ことを特徴とする。
【００１２】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施形態を詳細に説明する。
【００１３】
図１は、本実施形態に係る画像処理装置（レーザビームプリンタ）の構成例を示すブロック図である。同図において１００は記録部を示し、本実施形態においては電子写真方式により画像記録を行う。
【００１４】
１１０は光変調部で、信号発生部２００から送られてくる制御データ２０１と画像データ生成部１５０から送られてくるインデックスデータ２０２を入力し、半導体レーザ素子１１１を駆動するための画素分割パターンを生成して半導体レーザ素子１１１に供給している。光変調部１１０の内部は（２０１＋２０２）の信号本数分のＲビット長のビットパターン登録レジスタが内蔵されている。本実施形態では２０１が２ビット、２０２が４ビットで構成されており、またＲ＝１６で説明を行っているので６４個の１６ビットレジスタが内蔵されていることになる。このレジスタ群の構成を図７に示す。
【００１５】
４００，４０１はデマルチプレクサである。デマルチプレクサ４００、４０１は制御データ２０１、インデックスデータ２０２の入力によって６４個のレジスタの中から一つのレジスタをアクティブにし、アクティブになったレジスタからレーザ光の駆動パターンとして格納された画像分割パターンの読み出しを行う。
【００１６】
半導体レーザ素子１１１は、この光変調部１１０から出力される変調信号（画像分割パターン）により駆動されてレーザ光を発光し、不図示の感光体に電位潜像を形成する。
【００１７】
また上述の通り光変調部１１０はインデックスデータ２０２以外に、信号発生部２００から制御データ２０１を入力するが、光変調部１１０は制御データ２１０に応じて半導体レーザ素子１１１に供給する画素分割パターンのバンクを変化させる。なおこの光変調部１１０内のビットパターン登録レジスタ群の選択は、画像データ生成部１５０より送られてくる４ビットのインデックスデータ２０２の入力で１６種類のビットパターンの信号（図２参照）を出力して半導体レーザ素子１１１に供給している。さらにバンク制御データ２０１に基づき１６レジスタからなるバンクを切り替える。本実施形態ではビットパターン登録レジスタ群は４バンクを用いた構成としたが、これに限ったことではない。
【００１８】
なおこの記録部１００には、半導体レーザ素子１１１からのレーザ光を走査するための走査系、光学系、現像系等が設けられているが、これらは本実施形態の説明上重要ではないので、それらを省略して示している。また図１においてＢＤは、半導体レーザ素子１１１から放出されて走査されるレーザ光を１ラインの走査端で検出するビームディテクタ（ＢＤ）の出力を示し、レーザ光の一走査ごとにレーザ光の走査タイミングを検知して水平同期信号を出力している。
【００１９】
次に、この記録部１００にインデックスデータ２０２を出力して画像の記録を制御する画像データ生成部１５０の構成を説明する。この画像データ生成部１５０は、外部機器からの指令やデータに従って記録すべき画像データを生成する。
【００２０】
１５１はホストコンピュータ等の外部機器とのインターフェース部分（以下Ｉ／Ｆ）である。１５２はＣＰＵで、ＲＯＭ１５３に記憶されている制御プログラムに従って、このプリンタ全体の動作を制御している。このＲＯＭ１５３には、ＣＰＵ１５２の制御プログラムや各種データなどが格納されている。この制御プログラムには、最終的なビットイメージ展開以外にも記録データの解釈、変換、記録部１００のコントロール等、及びマンマシン・インターフェース制御などの多くの処理プログラムが格納されている。またこのＲＯＭ１５３には、文字のフォントデータなどが格納されている。主記憶（ＲＡＭ）１５４は、外部機器から受信したデータのバッファリング、演算時のパラメータ格納。中間処理データの一時処理領域等に使用される。従って上述の各部の説明によりＣＰＵ１５２は、ＲＯＭ１５３に格納された制御プログラムに基づいて、インターフェース部１５１で受信したコマンドやデータ等を処理し、最終的にページメモリ１６０にイメージデータとして展開する。
【００２１】
Ｉ／Ｆ１５１で受信されたプリントデータは、ＲＯＭ１５３に登録されているディザマトリックス１５５やフォントデータなどを基にインデックスデータ（ここでは４ビット／画素）に展開され、ページメモリ１６０に記憶される。このインデックスデータ２０２は、光変調部１１０の入力データ（４ビット）となる。１６１はＦＩＦＯメモリで、ページメモリ１６０から読み出された４ビットのインデックスデータ２０２を順次保持し、ファーストイン・ファーストアウトで記録部１００に出力している。
【００２２】
ここでページメモリ１６０には、インデックスデータ２０２の書き込みと、記録部１００から要求されるインデックスデータ２０２の読み出し要求に基づくデータ読み出しとの、２系統の独立したメモリアクセスが発生する。ここで２つのメモリアクセスが競合すると、インデックスデータ２０２が正常に読み出されて記録部１００に送出されず、正常な記録が行われないことになる。物理的にはページメモリ１６０が専用の個別素子ではなく、他のメモリと共用されている場合には、更に画像処理以前のデータ処理のために、より膨大なメモリアクセスが発生し、この問題は更に深刻になる。
【００２３】
従って、本実施形態では、ページメモリ１６０へのメモリアクセスの競合を避け、記録タイミングに合致した形でインデックスデータ２０２を記録部１００に送りだすことができるように、インデックスデータ２０２を一旦ＦＩＦＯ１６１に貯えている。こうしてＦＩＦＯ１６１によって、記録部１００へのインデックスデータ２０２の転送タイミングをずらし、インデックスデータ２０２が画素やビーム走査の同期信号に合わせて、確実に記録部１００に出力されるようにしている。
【００２４】
図２はビットパターン登録レジスタにおいて、制御データ２０１及びインデックスデータ２０２で特定される各ビットパターンを示す図である。同図に示した各ビットパターンが各データ２０１，２０２に対応して各ビットパターン登録レジスタに格納されている。
【００２５】
格納されている各ビットパターンにおいて、ビットパターンを構成する各ビットが１の時にレーザ光が駆動され、０の時にオフになる。そして上位ビットより順次駆動信号として使用され、最後に最下位ビットが使用される。
【００２６】
本実施形態によれば、２ビットの制御データ２０１に要するメモリ量をページメモリ１６０から節約した形となる。この制御データ２０１に対応するそれぞれのバンクに登録されているビットパターンによって生み出される波形は、４つのバンクについてそれぞれインデックスデータの値の増加に連れてパルス幅の大きくなる中央成長パルスとその反転波形、左寄せ波形、右寄せ波形の４つの設定とする。ここで生成される波形はそれぞれ異なっているが入力されるインデックスデータ２０２の増大に合わせてパルスは太く成長していく。
【００２７】
本実施形態においてはビットパターン登録レジスタ上の波形は単純に連なっていて単調増加のパルス波形を登録した形で示した。しかし、電子写真方式の特性補正やスムージング等を行うために、実際には連続点灯していないビットパターンを登録することもある。
【００２８】
図２において制御データ２０１が"００"の時は左寄せ波形（左側から１のビットの数が増えていく波形）を示し、制御データ２０１が"０１"の時は右寄せ波形（右側から１のビットの数が増えていく波形）を示し、また制御データ２０１が"１０"の時は中央成長波形（画素の中央から１のビットの数が増えていく波形）を示し、そして制御データ２０１が"１１"の時は中央成長波形の反転波形（両側から１のビットの数が増えていく波形）を示している。
【００２９】
図３は、この制御データ２０１を発生する信号発生部２００の詳細構成を示すブロック図である。同図において、２１０、２１１のそれぞれは、主走査周期レジスタ及び副走査周期レジスタである。ここでは、それぞれ最大値Ｋ、最大値Ｍまでの周期が設定される。ここで例えば、画像データ生成部１５０の網点処理の周期に合わせて、主走査周期レジスタ２１０、副走査周期レジスタ２１１に周期が設定される。２１２及び２１３は共にｎ進カウンタで、クロック入力をｎ進数入力に設定された値に従ってカウントする。即ち、ｎ進カウンタ２１２のクロック入力には画素クロックＶＤＯが入力され、主走査方向の繰り返し周期を生成する。またｎ進カウンタ２１３には、走査同期信号ＢＤが入力され、副走査方向の繰り返し周期を生成する。この走査同期信号ＢＤは前述したように、記録部１００内でレーザ光の一走査を検出する毎に生成されて供給される。また画素クロックＶＤＯは、画像データ生成部１５０からインデックスデータ２０２を送出するための画素同期信号である。
【００３０】
２１４、２１５のそれぞれは、ｎ進カウンタ２１２及びｎ進カウンタ２１３のそれぞれの出力値に応じて、制御データ２０１を格納しているレジスタ群２５０のレジスタの行及び列を選択するデマルチプレクサである。これらデマルチプレクサ２１４，２１５の出力に応じて、レジスタ群２５０の中から列と行の双方がアクティブになった唯一のレジスタの出力が選択され、このレジスタに格納されている値が制御データ出力部２１６に供給され、制御データ２０１として光変調器１１０に出力される。このレジスタ群２５０は、それぞれに制御データ２０１が設定されている合計Ｋ×Ｍ個のレジスタで構成される。なおこのレジスタ群２５０には、行及び列の選択線と制御データ２０１の出力線以外に各種設定用の書き込み信号線等が存在するが、ここでは簡単のため、それらを省略して示している。また本実施形態においては、光変調部１１０の制御データ２０１の入力が２ビットであるため、レジスタ群２５０の各レジスタは２ビットのレジスタとなっている。また本実施形態に係るレーザビームプリンタでは、記録動作を行う前に、予めレジスタ群２５０のそれぞれに制御データ２１０の値を設定して初期化を行っている。
【００３１】
ｎ進カウンタ２１２、２１３によって、各画素毎にＫ×Ｍ個存在するレジスタ群２５０の中から一つのレジスタが選択され、その選択されたレジスタの設定値が制御データ２０１として光変調部１１０に出力される。これによって光変調部１１０は、パルス信号のバンクを変化させる。
【００３２】
画像データ生成部１５０における網点処理パターンと、レジスタ群２５０に設定されるレジスタ値（制御データの値）の対応例を図４（Ａ）、（Ｂ）に示す。本実施形態によれば、網点処理のマトリックスのサイズを４×４とし、このパターンは濃度値の増加に従って成長を開始し、成長しきった時点で次の順位の画素の成長が開始される。なおこの順位は図４（Ａ）に示した各要素に振られた番号順に従う。
【００３３】
制御データ２０１を出力する信号発生部２００には、イメージデータの処理と同じ周期、バンクが設定され、網点処理に対応するそれぞれの画素のバンク設定が図４（Ａ）、（Ｂ）に示すような配置となる。
【００３４】
本実施形態に示した網点処理の成長順位は単純なので、図４（Ｂ）に示す各バンクの値は、各走査列とも同じ数値順になっている。
【００３５】
また人間の視覚特性を考慮して網点に傾斜がかかっている場合や、カラー印刷処理において、色版ごとに網点の角度をかえる場合には、より複雑な配置となる。
【００３６】
図４（Ａ）、（Ｂ）に示すような画素の成長順位とバンク配置で、各成長画素が飽和してから次の画素を成長させるという法則を適用することによって、網点は電子写真方式の特性補正パターン以外には孤立した画素パルスを含むことなく成長する。
【００３７】
図５は、各成長画素が飽和してから次の画素を成長させるという法則を満たすための、画素データの入力に対する閾値テーブルの例を示す図である。図４（Ａ）に示す成長順の成長画素は、各濃度について、図５に示すような閾値テーブルを保有する。この閾値テーブルに従って入力濃度値をパルス幅に変換することによって、網点処理マトリックスの全てに同じ濃度が入力されていた場合は、網点は連続した描画のみによって生成される。このような描画領域が密に固まった形で描画されることによって、階調安定性の高い描画が実施できる。
【００３８】
ページメモリ１６０に生成されたインデックスデータ２０２は、一旦ＦＩＦＯ１６１に列単位で貯えられる。こうして貯えられた画素のパルス幅情報の更新と、バンク選択情報のカウントアップは同じタイミングで実行され、同期した状態で光変調部１１０に入力され、描画出力される。
【００３９】
図６は、本実施形態に係る画像データ生成部１５０のＣＰＵ１５２による制御処理を示すフローチャートで、この処理を実行するプログラムはＲＯＭ１５３に記憶されている。
【００４０】
まずステップＳ１で、インターフェース部１５１を介してプリントデータを入力し、ステップＳ２で、その受信したプリントデータを主記憶１５４の受信バッファに記憶する。次にステップＳ３に進み、そのプリントデータの画像データを処理するための網点パターンを設定し、その網点パターンに対応する制御データをレジスタ群２５０の各レジスタに設定（格納）する（ステップＳ４）。尚、このステップＳ４における、レジスタ群２５０の各レジスタへの制御データの設定は、ＣＰＵ１５２から、図３に示すデマルチプレクサ２１４，２１５を介して各レジスタを選択し、その各レジスタに不図示のデータ線及び制御線を介してデータを書込むことにより行われる。
【００４１】
次にステップＳ５に進み、入力したプリントデータに基づいて、その主走査及び副走査方向の画素数に対応する主走査及び副走査レジスタの設定値を求め、それを各レジスタ２１０，２１１にセットする。そしてステップＳ６に進み、受信バッファに記憶されているプリントデータをイメージデータに展開してページメモリ１６０に記憶し、ステップＳ７でプリント動作を開始する。
【００４２】
この後は、画素クロックＶＤＯに同期してページメモリ１６０から４ビットの画素データがページメモリ１６０から読み出されてＦＩＦＯ１６１に格納され、この画素クロックＶＤＯに同期して光変調部１１０に転送される。光変調部１１０は、この入力される４ビットの画素データと、その画素位置に応じて信号発生部２００から供給される２ビットの制御データ２０１とに基づいて、半導体レーザ素子１１１を駆動するための画素分割パターンを発生して半導体レーザ素子１１１を駆動する。
【００４３】
なお本発明は、複数の機器（例えばホストコンピュータ、インターフェース機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。
【００４４】
また本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施の形態の機能が実現される場合も含まれる。
【００４５】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施の形態の機能が実現される場合も含まれる。
【００４６】
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した（図６に示す）フローチャートに対応するプログラムコードが格納されることになる。
【００４７】
以上説明したように本実施形態によれば、階調数に応じたビット数の画素データを記憶するページメモリの容量の増大を抑え、この画素データのバンク情報などの制御情報を含むプリントデータを生成して格納することができる。
【００４８】
これによって同じページメモリ構成でも、描画領域が密になって印刷の安定性を高める描画処理が可能になり、印刷出力した画像の画質が改善される。
【００４９】
【発明の効果】
以上説明したように本発明によれば、画像データを形成する際に使用するメモリの使用容量を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る画像処理装置の構成例を示すブロック図である。
【図２】本発明の実施形態に係る光変調部において、インデックスデータと制御データに応じて出力される画素分割パターンの波形図である。
【図３】本発明の実施形態に係る信号発生部の構成を示すブロック図である。
【図４】本発明の実施形態における網点処理パターン（Ａ）と、レジスタ部に設定されるレジスタ値（Ｂ）との対応を示す図である。
【図５】本発明の実施形態に係る画素値に対応した閾値テーブルの一例を示す図である。
【図６】本発明の実施形態に係る画像処理装置のＣＰＵによる制御処理を示すフローチャートである。
【図７】ビットパターン登録レジスタ群を示す図である。
【図１】
0004454831.tif 000002
【図２】
0004454831.tif 000003
【図３】
0004454831.tif 000004
【図４】
0004454831.tif 000005
【図５】
0004454831.tif 000006
【図６】
0004454831.tif 000007
【図７】
0004454831.tif 000008