(57)【特許請求の範囲】
【請求項１】
識別番号を記憶する応答器から識別番号を読み出す読み出し方法であって、
送受信回路から応答器に対して、お互いに異なるクロックパルス間隔を有する第1、第2のクロックパルスを変調した変調信号を送出し、
上記第1のクロックパルスにて、上記応答器が記憶する第１のページ番号を初期値としてカウントし、
上記カウンターが上記初期値から所定値までカウントした場合に上記応答器が送出する上記識別番号を、上記第２のクロックパルスにて読み出し、
複数の応答器からの前記識別番号の読み出しがあった場合には、前記応答器に第２のページ番号を初期値としてカウントを行わせることを特徴とする読み出し方法。
【請求項２】
請求項１記載の読み出し方法であって、
第1のクロックパルスのクロックパルス間隔が、第２のクロックパルスのものより長いことを特徴とする読み出し方法。
【請求項３】
請求項１又は２に記載の読み出し方法であって、
前記第１、第2のクロックパルスはＡＳＫにて変調し、前記応答器が送出する識別番号はＡＳＫにて変調され送出されるものであって、
前記応答器が送出する識別番号の１ビット目の変調信号にて前記応答器の存在の有無を確認することを特徴とする読み出し方法。
【請求項４】
識別番号を記憶する第１のメモリと、
質問器から変調信号を受信し、互いに異なるクロックパルス間隔を有する第１、第２のクロックパルスを抽出し、上記識別番号を送信する送受信部と、
カウンターと、
前記カウンターの初期値として設定されるページ番号を複数記憶する第２のメモリとを有し、
前記カウンターが１の前記ページ番号を初期値として所定値までカウントした場合に、上記送受信部が上記識別番号を送出し、
前記受信する変調信号に応じて、前記初期値とされたページ番号とは異なるページ番号を初期値としてカウントを行うことを特徴とする応答器。
【請求項５】
識別番号を記憶する応答器から識別番号を読み出す質問器であって、
送受信回路を有し、
上記送受信回路は異なる２種のクロックパルス間隔を有する第1、第2のクロックパルスを変調した変調信号を応答器に送出し、
上記第1のクロックパルスによって、上記応答器が記憶する複数のページ番号のうちの何れかを初期値としてカウントを所定値まで行わせて、
上記第２のクロックパルスで、該所定値までカウントされた応答器の上記識別番号を読み出し、
複数の応答器からの読み出しが行われた場合には、前記初期値とされたページ番号とは異なるページ番号を初期値として設定させる変調信号を送出することを特徴とする質問器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、質問器と複数の応答器との間で信号を授受することによって応答器の識別を行う識別方法及び装置に関する。特に、質問器、複数の応答器からの応答信号の輻輳を制御して識別する方法、装置に関する。
【背景技術】
【０００２】
この明細書で参照される文献は以下の通りである。文献は、その文献番号によって参照されるものとする。
【０００３】
質問器の有効電波エリアに複数の応答器が存在する場合には複数の応答器からの応答信号を識別する必要がある。複数の応答器からの混信を防止するための技術として文献１がある。
【０００４】
この文献１は、質問器からの質問信号を受け、応答器は所定数のビットを送信する。質問器は応答器から送信された所定数のビットを受信し、応答器に返信する。応答器は、返信されたビットと自己が送信したビットが等しい応答器は、既送信のビットに続く所定数のビットを送信し、同様の処理を繰り返す。等しくない応答器は、次の質問信号を受けるまで識別処理には参加しない。この処理を繰り返すことにより最終的には一つの応答器のみが自己の識別番号を認識させる。この認識処理を未処理の応答器がなくなるまで繰り返すことにより、複数の応答器の識別処理を完了する。
【０００５】
この文献１では、所定数のビット単位に質問器と送受信を繰り返すため、様々はコマンド（質問信号、受信ビット返信用信号、識別失敗通知用信号、識別完了通知用信号）、コマンドに伴う多くの動作ステージ数、状態遷移を表すフリップフロップ、データの比較回路を必要とする、送受信の切り替え、メモリアドレスカウンタの制御用の論理回路を必要とする。
【０００６】
文献２は、質問器からのクロックパルスに合わせて、識別番号を記憶するメモリを有する応答器が、該識別番号を送出する旨を開示する。文献２は、質問器からのクロックパルスに合わせてＲＦＩＤである応答器が識別番号を送出することにより通信におけるコマンドを排除し、送受信受信方法の簡素化が図られている。
【０００７】
【特許文献１】国際公開第９８／２１６９１号パンフレット
【特許文献２】国際公開第００／３６５５５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明では、応答器、質問器における送受信方法、輻輳制御機能の簡素化により、ＲＦＩＤの機能を絞り込み、１ウエハー切り出せるチップの個数（ＲＦＩＤタグ）を増大による量産性の向上させ、ＲＦＩＤに輻輳制御機能を持たせると共に、製造単価の削減という課題を解決する。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１０】
無線により応答器の中にある認識番号を読み取る質問器と当該の応答器があり、当該の質問器のアンテナから当該の応答器に対して高周波数の搬送波にクロックパルスを変調して送出するとき、当該のクロックパルスの間隔が短い第１の場合と当該のクロックパルスの間隔が長い第２の場合を持ち、第１の場合のクロックパルスと第２の場合のクロックパルスを組み合わせにより、質問器から当該の認識番号の読み取りを制御されることを特徴とする応答器。
【発明を実施するための最良の形態】
【００１１】
大量に流通し、回収コストが膨大であるため、それが使い捨てとなるＲＦＩＤタグでは製造単価の削減が課題として存在する。
【００１２】
質問器からの有効電波エリアに複数のＲＦＩＤを配置すること、さらに有効電波エリアをＲＦＩＤの搭載対象物の大きさ、及び配置間隔以上の範囲に広げるにはＲＦＩＤに輻輳制御機能を持たせることが必須である。
【００１３】
本発明では、応答器、質問器における送受信方法、輻輳制御機能の簡素化により、ＲＦＩＤの機能を絞り込み、１ウエハー切り出せるチップの個数（ＲＦＩＤタグ）を増大による量産性の向上させ、ＲＦＩＤに輻輳制御機能を持たせると共に、製造単価の削減という課題を解決する。
【００１４】
たとえば、衣料品等の製品に貼付するＲＦＩＤは回収コストが膨大であり、使い捨てとすることが営業上及び経営上、都合が良い。さらに、運送用の箱等の中の複数の製品管理を、開封せずに行うためには、輻輳制御が必須である。従い、ＲＦＩＤタグのコスト削減により使い捨て可能とし、さらに輻輳制御を可能とさせる必要がある。
【００１５】
図８は本発明における複数の応答器９０２−９０６が、質問器９０７の有効電波エリア９０１の中に存在する例を示す。図８では５個の応答器９０２−９０６がある場合の例を示している。詳細は後述するが、有効電波エリア９０１の中に複数の応答器が存在する場合にも、質問器からの長短２種のクロックパルス（変調信号）によって、各応答器を動作させることによって各応答器のメモリ読み出しを行うことができる。
【００１６】
図１０にて、具体的な応答器、質問器における通信方法、輻輳制御方法を示す。この図１０では有効電波エリア内にチップＡとチップＢの２つが存在している場合を示している。また、本実施例では簡単のため、各チップ内のカウンタは２ビットの場合を示している。質問器からのクロックパルスが始まるとチップＡとチップＢは同時にカウンタにあらかじめ決まっているページ番号の初期値をセットする。この実施例においては、ページ番号はチップＡでは０１、チップＢでは１１であった。質問器は短い間隔のクロックパルスを出して、応答器のメモリを読み出そうとするが、各チップ内のカウンタはまだ００ではないので、各チップはメモリ内容を送出はしない。とすると、質問器はデータが来ないので、動作している応答器はないものと判断して、短い間隔のクロックパルスの送出をやめて、長い間隔のクロックパルスを送出する。すると、各チップはページ番号を＋１カウントアップして、チップＡでは１０、チップＢでは００となる。このとき、チップＢは動作切替フリップフロップをセットして次に来る短い間隔のクロックパルスでメモリデータを質問器に向かって送出する。それが正常に終了すると質問器はまた、長い間隔のクロックパルスを出し、いずれ、チップＡのカウンタも００となって、チップＡがデータを送出する。この例のように、チップＡとチップＢは重なることなくメモリデータを送出し、質問器は長い間隔のクロックパルスにより、高速にページめくりをするような動作を行っていることになり、輻輳制御の読み出し時間の短縮を図っている。
【００１７】
図９は、本発明の応答器における質問器との通信方法、輻輳制御方法のフローチャートを示す。応答器９０２−９０６は、質問器９０７から変調信号を復調し長短いずれかの間隔である２種のクロックパルスを取り出す。
【００１８】
応答器の基本的な動作として、クロック間隔の長いクロックパルスにてページ番号のカウントアップが行われ、クロック間隔の短いクロックパルスにてメモリアドレスのカウントアップを行う（以下、長いクロックパルスを長クロックパルス、短いクロックパルスを短クロックパルスと呼ぶ）。クロック間隔の異なる２種のクロックパルスを採用することにより、通信方法、輻輳制御方法、応答器、質問器の構成を簡素なものにすることが可能となる。
【００１９】
また、本願の実施例においては、クロック間隔とは、あるＬレベルと次に来るＬレベルの時間間隔を表すものとし、すなわちＨレベルからＬレベルに落ちる立ち下がりから立ち下がりまでの時間間隔にて表すものとする。
【００２０】
クロック幅はＬレベル状態にある時間の長短で規定され、すなわち、ＨレベルからＬレベルに落ちる立ち下がりからＬレベルからＨレベルに立ち上がりまでの時間間隔にて規定する。図９のフローチャートではこれらのクロック間隔とクロック幅と使い分けて制御している。
【００２１】
動作切替フリップフロップがリセット状態の時にページ番号のカウントアップを行い、動作切替フリップフロップがセット状態の時にメモリアドレスのカウントアップを行う。
【００２２】
１００１にて応答器は質問器から最初のクロックパルスを受け付ける。この最初のクロックパルスは、長短いずれであっても良い。
１００２にて、応答器毎に固有に保持するページ番号（乱数）を初期値として、カウンタにセットする。ページ番号とは、質問器の有効電波エリアに複数の応答器が存在する場合に識別番号を送出する順番を規定する番号である。
１００３にて、次のクロックパルスのLレベルの幅を監視して、応答器は次のクロックパルスを受けて間隔が長いか短いかチェックする。クロックパルス間隔が長い時（長クロックパルスの場合）は１０１０に進んで、クロックパルス間隔が短い時（短クロックパルスの場合）は１００８に進む。
１０１０にて、応答器内の動作切替フリップフロップをリセットし、つまりページ番号のカウントアップが可能な状態とし、１００４に進んでカウンタに設定されたページ番号を＋１カウントアップする。
１００５にてカウンタからキャリーが出るとカウンタ内容はゼロとなったことを示すすなわち、バイナリカウンタにおいては、１ビットずつカウントアップしていき、オール１の次はオールゼロとなる動作となる。このオールゼロになったときにキャリーが出る。カウンタからキャリーが出たかチェックをして、このとき１００６にてキャリーが出たときは応答器内にある１００５のキャリーを利用して動作切替フリップフロップをセットする。つまり、メモリアドレスのカウントアップが可能な状態となる。キャリーが出ないときは次のクロックパルスを待つため１００３に戻る。
１００７にて、次のクロックパルスを待って、このクロックパルスのLレベルの幅を監視して、クロックパルス幅が狭いときは１００３に戻り、クロックパルス幅が広いときは１０１１に進み、１００２とは別のページ番号をカウンタにセットして、１００３に戻る。
一方、１００３から１００８に行った場合は、１００８において、応答器内にある動作切替フリップフロップをセットしているかどうかチェックする。セットしている場合は図９の１０１２にメモリアドレスを＋１カウントアップし、１００９に進み応答器の番号を１ビット送出する。その後１００７に進む。
【００２３】
ここで注意すべき点はこのフローは実施例の一つであって、図９の１００３の分岐条件は逆でも良いし、図９の１００７の分岐条件は逆でもよいことである。
【００２４】
応答器は短い間隔のクロックパルスを受け取ると、自分のチップの中にある動作切替フリップフロップがセットされているか確認する。動作切替フリップフロップがセットしてあればメモリデータを送出するが、セットされていないと、短い間隔のクロックパルスを無視する。
【００２５】
応答器にある、動作切替フリップフロップがあるため、このフリップフロップがセットされたときに該当の応答器が質問器のクロックパルスに応じて番号を送出して、動作切替フリップフロップがセットされないときには番号送出動作をしないことにより、応答器が同時に動作して番号送出が輻輳することを防ぐことができる。
【００２６】
確率的に多数の無線ＩＣタグチップが有効電波エリア内に存在すると、ページ番号がぶつかる可能性が高くなる。複数の応答器が同一のページ番号を持っていると、動作切替フリップフロップが同一時刻でセットされて番号を同時に質問器に対して送出することになり、質問器では複数の応答器からの番号を論理的ＯＲで受信するため、番号に内蔵するエラー検出コードが正規のコードとならなく、エラー番号として質問器は受け付けてしまう。
【００２７】
そのために、複数のページ番号を応答器内に保持させ、カウンタ設定した第１のページ番号が他の応答器のページ番号と同一であれば、図９の１０１１のフローにより第１のページ番号とは異なる第２のページ番号に設定し直すことにより、ページ番号が２回続けてぶつかる可能性は少なくなる。ページ番号のビット数、応答器内にいくつのページ番号を持たせるか、用途に応じて(質問器の有効電波エリア内に存在する応答器数等)に応じて設定することが可能である。
【００２８】
変調方式はＡＳＫである場合には、応答器が質問器の有効電波エリア内に存在しないことと、応答器がＬレベルを示すビットを送出することは質問器側からは同じ状態である。識別番号を記憶する応答器のメモリの最初のビット（または、質問器へ識別番号を送信する際の最初のビット）を電気的にＨレベルとなるビットがあれば、質問器が識別番号送信可能な応答器の存在を即座に確認でき、識別番号の読み取り時間の短縮の観点において都合が良い。より一般的には、識別番号の各ビットの送信順において、総ビット数の２分の１より前に電気的にＨレベルを示すビットを用意することが、質問器が識別番号送信可能な応答器の存在を早く確認するために都合が良い。
【００２９】
このとき雑音により、あたかも応答器があるように見えることや複数の応答器が存在して動作することを妨げない。この雑音がある場合には、応答器が図９のいずれのフローに行くかが不定となり、質問器は応答器に対して変調信号の送出を停止して、またもう一度読み出しをリトライする。
【００３０】
また、電気的にＨレベルとなるビットが送出されない場合には、質問器側では受信データなしとみなす。つまり、識別番号の各ビットの送信順において、総ビット数の２分の１より前に電気的にＨレベルを示すビットがないときは質問器は応答器が存在しないものとみなす。
【００３１】
図１６は、本発明の応答器における質問器との通信方法、輻輳制御方法のフローチャートを示す。
１６０１にて、質問器は応答器に向けて最初のクロックパルスを送出する。
１６０２にて質問器は番号受信モードかチェックして、番号受信モードであれば１６０４に進み、そうでない場合には１６０３に進む。
１６０４にて、質問器から応答器へ短クロックパルス送出して、応答器から識別番号を１ビット受信する。
１６０５にて、１ビット受信したかどうかチェックする。受信した場合は、１６０６に進み、受信しない場合は１６０２に戻る。
１６０６にて、識別番号をすべて受信したかチェックし、すべて受信していないときは図１６の１６０２に戻る。すべて受信したとき、１６０７に進み、エラーチェックコードは正常かどうかチェックする。
１６０７にて、正常ではないときは繰り返し読み取りを行うために、１６０２に戻り、正常である場合は、１６０８に進む。
１６０８にて、ページ切り替えかどうかチェックして、ページ切り替えのときは１６０９に進み、長クロックパルスを送出して、別のページ番号を応答器カウンタにセットさせる。ページ切り替えでないときは、１６０２に戻る。
【００３２】
図６は、応答器からの識別番号の読み出し時の質問器が送出するクロックパルスを示す。長クロックパルスによるページ番号のカウントアップの期間７０１があり、また短い間隔のクロックパルスによるメモリ読み出し期間７０２がある。
【００３３】
図７では、応答器からの識別番号の読み出し時の質問器が送出するクロックパルスを示す。短い間隔のクロックパルスによるメモリ読み出し期間７０２が繰り返す部分がある以外は、図６と同様である。メモリ読み出し期間７０２が繰り返す部分は、図９のフローで（１００３）→（１００８）→（１０１２）→（１００７）→（１００３）と繰り返すことに対応する。
【００３４】
メモリ読み出し期間７０２が繰り返す部分における、最初メモリ読み出し期間７０２において、質問器が応答器のメモリ読み出しを行っていき、全てのメモリを読み取った後に、そのデータを読み取ったエラーチェックコードによって正常であるか、異常であるかを確認する。
【００３５】
異常であった場合、質問器は次の長い間隔のクロックパルスを送出する前に、連続して短い間隔のクロックパルスを送出し続けて、読み取りをリトライする。応答器内のメモリアドレスを示すバイナリカウンタは短い間隔のクロックパルスによって、繰り返しカウントアップし続けるので、メモリのデータを繰り返し送出することになる。
【００３６】
一方、雑音源からは繰り返し短い間隔のクロックパルスを出された場合は、質問器が繰り返し短い間隔のクロックパルスを出して応答器があるものとして正常にデータ読み取ろうとするが、応答器がなく雑音源のみの場合は雑音源としてのデータを読み取るにすぎない。複数の応答器が動作する場合はくり返しそれらの応答器が動作して、質問器にはダブってデータが検出され、正常なデータとは見なされない。
【００３７】
図３は、図８における応答器９０２−９０５の構成を示している。本発明の応答器９０２−９０５は様々な技術で作成可能であるが、以下の実施例では、一例として半導体チップとして実現する場合を説明する。
【００３８】
アンテナ３０１は質問器からの変調信号を受信するものであり、整流回路３０２に接続されている。整流回路３０２は、変調信号を倍圧整流して電源電圧ＶＤＤを供給する。クロックパルス抽出回路３０３により高周波の変調信号を復調し、低周波のクロックパルスが抽出されて、カウンタ・メモリ回路３０５に入力される。カウンタ・メモリ回路のカウンタにて、メモリ内の認識番号の各ビットを選択し、ロードスイッチ３０４により、アンテナ３０１間のインピーダンスを変化させて、質問器へ認識番号を送信する。
【００３９】
図１５は、図８における質問器の内部の構成を示している。質問器のアンテナ１５０１は応答器からの電波を受け取り、送受信高周波回路１５０２に接続される。変調回路１５０３により、クロックパルス波形のための変調が行われ、復調回路１５０４により、応答器からの信号が検波され復調される。ベースバンド処理回路１５０５により、送受信のデジタル信号処理が行われる。ベースバンド処理１５０５の中には輻輳制御回路１５０６が内蔵されており、図１６で示すフローを制御することを論理回路により構成されて実施する。
【００４０】
図２は、図３におけるカウンタ・メモリ回路３０５の回路図を示している。カウンタ・メモリ回路３０５は、ページ番号のカウントアップと、識別番号の各ビットを選択するためのメモリアドレスのカウントアップ、識別番号の各ビットの選択、を行う。カウンタ・メモリ回路３０５の中には論理回路により構成された輻輳制御回路３０６が内蔵されており、図９で示すフローを制御する。
【００４１】
ページ番号カウントアップ用のカウンタと、メモリアドレスのカウントアップ用のカウンタと共用するのがチップサイズを増やさないために有効である。
【００４２】
本願では、カウンタを共用にする場合の実施例を示すが、チップ面積を考慮しない場合にはカウンタを共用にする必要はない。
【００４３】
カウンタを共用にする場合には、ページ番号のビット数は、識別番号のメモリアドレスのビット数となってしまう。メモリアドレスは一般に１０ビット前後であることが多く、従いページ番号も１０ビット前後となってしまい、他の応答器のページ番号と衝突する可能性が高くなる。この場合には、前述したように、図９の１０１１のように、複数のページ番号を応答器内に保持させ、カウンタに設定し直すことにより衝突確率を下げることができる。本願では、ページ番号を２種用意した場合の実施例を示す。
【００４４】
カウンタ１１６は、動作切替フリップフロップの出力によって選択されたクロックパルスＣＫ１、ＣＫ２いずれかのカウントアップを行う。
【００４５】
動作切替フリップフロップは、ページ番号カウントアップ動作と、メモリアドレスカウントアップ動作を切り替える機能を有する。動作切替フリップフロップは、カウンタ１１６の内の最上位のフリップフロップ１２４の出力がＨレベルからＬレベルに遷移したときに動作切替フリップフロップの出力がＬレベルからＨレベルに変化する。ここで、セット状態とは、動作切替フリップフロップの出力がＨの時であり、リセット状態とは、動作切替フリップフロップの出力がＬの時である。
【００４６】
動作切替フリップフロップ１１７の出力がＨレベルの時は、ＡＮＤゲート１２０とＯＲゲート１２２により短いクロックパルス間隔で発生するＣＫ1がカウンタ１１６のフリップフロップ１１５に入力され、カウンタ１１６がＣＫ1にてメモリアドレスのカウントアップを行う。ページ番号カウントアップ動作では、ページ番号の初期値をあらかじめセットして、長い間隔クロックパルスによる信号ＣＫ２でカウントアップする。
【００４７】
動作切替フリップフロップ１１７の出力がＬレベルの時は当該の信号がインバータゲート１２３によりＨレベルとなり、長いクロックパルス間隔で発生するＣＫ２をＡＮＤゲート１２０とＯＲゲート１２２により、フリップフロップ１１５に入力され、カウンタ１１６がＣＫ２にてページ番号のカウントアップを行う。メモリアドレスカウントアップ動作では、カウンタの内容はオールゼロすなわち、カウンタの各フリップフロップの出力がＬレベルのときから開始して、短い間隔クロックパルスによる信号ＣＫ１でカウントアップする。
【００４８】
クロックパルス間隔分別回路１２５は、質問器からのクロックパルス（ＣＬＫ）から、短いクロックパルス間隔であるＣＫ１、長いクロックパルス間隔であるＣＫ２を分別する回路であり、詳細は図１に示す。図１の説明は後述する。
【００４９】
複数個の接続端子１０２が電気的Ｈ用端子１０１と電気的Ｌ用端子１０４とのいずれかに接続することにより、ページ番号第１設定部１０３は、第１のページ番号の各ビットを保持する。ページ番号第１設定部１０３は左から電気的にＨＬＬＨと接続端子は設定されている。正論理という前提で論理的には１００１の番号を示すことになる。
【００５０】
同様にして、複数個の接続端子１０９が電気的Ｈ用端子１０５とページ番号第２設定部１０６と電気的Ｌ用端子１０７することにより、ページ番号第２設定部１０６の第１のページ番号の各ビットを保持する。ページ番号第２設定部１０６は左からＬＨＨＬと接続端子は設定されている。正論理という前提で論理的には０１１０の番号を示すことになる。
【００５１】
接続端子１０２、１０９の設定は具体的には電子線描画によるパターンによって設定される。この図２の実施例ではカウンタは４ビットになっているが、本発明では、４ビット以上のビット数であることを何ら妨げるものではない。
【００５２】
それぞれ第１の選択端子１１０と第２の選択端子１１１に入力される選択信号S１、S２により、セレクタ部１０８は第１のページ番号と第２のページ番号のいずれかを選択し、カウンタ１１６に入力する。より具体的には、ＡＮＤゲート１１２に、接続端子１０２から第１のページ番号の各ビットと、第１の選択端子１１０から選択信号Ｓ１が入力される。同様にして、ＡＮＤゲート１１３に、接続端子１０９から第２のページ番号の各ビットと、第２の選択端子１１１から選択信号Ｓ２が入力される。ＡＮＤゲート１１１、１１２の出力が、ＯＲゲート１１４に入力される。ＯＲゲートの出力は、カウンタ１１６の初期値としてカウンタ１１６を構成する複数個のフリップフロップ１１５にセットされる。
【００５３】
カウンタの各フリップフロップの出力はメモリ１１８に入力される。メモリの出力はＡＮＤゲート１１９と動作切替フリップフロップにより制御される。
【００５４】
図５は図２の応答器のカウンタ１１６とメモリ１１８の構成を示している。
メモリ１１８は、デコーダ５０５、メモリセル５０８から成る。図２のカウンタ１１６を構成する各フリップフロップからメモリアドレス出力５０４がデコーダ５０５に入力される。
【００５５】
デコーダ５０５からは、デコーダ出力５０６（図１３におけるＸ０・・・Ｘ１５、Ｙ０・・・Ｙ７を表すビット列）がメモリセル５０８に入力される。メモリセルからはデコーダ出力５０６により選択された識別番号の各ビットがメモリ出力５０７としてＡＮＤゲート１１９に出力される。
【００５６】
つまり、メモリアドレスカウントアップ動作時のカウンタ１１６のカウント値に対応する識別番号の各ビットが読み出される。メモリアドレスと、デコーダ出力の関係は、識別番号の全てビットが読み出されるようにメモリアドレスとデコーダー出力が一対一に対応するようになっていれば良い。
【００５７】
図２のカウンタ５０２はメモリアドレスとページ番号カウントアップに兼用されるため、ページ番号のカウントアップのときにもアドレス出力５０４は電気的にＨレベルになったりＬレベルになったりするが、メモリ１１８からの出力と、切替フリップフロップの出力がＡＮＤゲート１１９に入力され、ＡＮＤゲート１１９の電気的にはＬレベルとなるようにすることによりメモリ１１８からの出力は無視され、質問器からはメモリの内容は読み取られることはなくこの応答器は休止しているように見える。
【００５８】
また、図２の実施例においては、カウンタ５０２はメモリアドレスとページ番号カウントアップに兼用されるため、メモリアドレスのビット数と、ページ番号のビット数は等しいものとなる。
【００５９】
図１３は本発明のメモリセル５０８のデータ構成を示している。この例では横に１６列、縦に８行のマップ形式で示している。この例では最初の送信データはＹ０行のＸ０列から順次Ｘ１列、Ｘ２列といった順番でデータが質問器に送信されるものとする。
【００６０】
このとき、前述したように、識別番号の先頭ビットであるメモリのＹ０とＸ０のデータは必ず１としておくと、質問器はメモリの頭をすぐ読み取り、同時に応答器が存在することを即座に確認することが可能となる。より一般的には、送出データの少なくとも２分の１の前半に論理的にデータありを示すビットを用意すると質問器が早く応答器の存在を確認するために都合がよい。
【００６１】
図１１は本発明で使用されるカウンタ用フリップフロップの例を示している。ＮＯＲゲート１１０１にはＡＮＤゲート１１０２からの信号とセット（Ｓ）の信号が入っている、グランド端子１１０３とセレクタ端子１１０４があって、切替端子１１０５とどちらかに接続されている。この例ではグランド端子が切替端子に接続されている例を示している。ＰＭＯＳトランジスタ１１０６とＮＭＯＳトランジスタにより、切替端子はインバートしてＡＮＤゲートに入力される。まず、Ｓ信号が電気的にＬ→Ｈ→Ｌレベルとなると、フリップフロップの出力（ＯＵＴ）は電気的Ｌレベルとなる。次にこの図の例のようにグランド端子が切替端子に接続されていると、クロックパルス（ＣＬＫ）がくるまで、このままでの状態を維持する。もし、切替端子がセレクタ端子に接続していると、セレクト端子がＬ→Ｈ→Ｌレベルとなると、フリップフロップの出力（ＯＵＴ）はＬ→Ｈと変化する。すなわち論理的に１がセットされたことになる。
【００６２】
図１２は図１１の一部のレイアウトパターンを示しているパターン１２０３は図１１における１１０３のグランド電位に落とすパターンを示す。１２０４は、図１１における１１０４のセレクタ端子に接続するパターンを示す。図１２の１２０５は図１１における１１０５はに対応するパターンとなっている。
【００６３】
第１の貫通孔１２０１はセレクタ端子を示す上層のメタルパターン１２０４と接続端子を示す下層のメタルパターン１２０５との接続に用いられ、第２の貫通孔１２０２はグランド端子を示す上層のメタルパターン１２０３と接続端子を示す下層のメタルパターン１２０５との接続に用いられる。第１の貫通孔１２０１と第２の貫通孔１２０２はどちらかがガラスマスクパターンまたは電子線直接描画によってパターンが形成される。その番号は電子線直接描画により、ウエハ上の各無線タグチップに直接書き込まれる。この番号は乱数であってもよい。ウエハ上は同一のページ番号が存在しないように書き込まれるか、ウエハ内およびウエハ間で番号を分散させ番号が書き込まれる。すなわち、図１１で示す回路が配線と貫通孔のみによってコンパクトに実現を図ることが可能となる。通常、フリップフロップに乱数を設定するときは、乱数発生回路やセットするための複雑な回路を必要とするがパターンによって形成することにより、小面積で実現を図ることができる。
【００６４】
図１４はクロックパルスの間隔を検出するための回路を示している。第１のインバータゲート１４０１の出力が検出結果を示す信号（ＣＫ１）である。この図１４の中で、抵抗Ｒ１と抵抗Ｒ２とトランジスタＱ１とトランジスタＱ２とによって、トランジスタＱ３に定電流を流すことができる。応答器にはキャリア電波があるときエネルギを質問器から応答器に供給することができるので、図のクロックパルス信号（ＣＬＫ）は電気的にＬの時は電気的にＨの時よりも短く設定される。すなわちＣＬＫはＨレベルが入っているとき、クロックパルスはＬレベルであるとクロックパルスがあるとする負論理である。従って、図１４でＣＬＫがＨレベルのとき、トランジスタＱ４はＰＭＯＳトランジスタであるため、オフしている。このとき、最初のクロックパルスが入ると、ＣＬＫはＬレベルとなり、トランジスタＱ４はオンする。そして、容量Ｃ１をチャージアップする。ＣＫ１はＨ→Ｌレベルとなる。次にトランジスタＱ３によって、Ｃ１の電荷は引き抜かれるが、短い間隔でのクロックパルスではその都度トランジスタＱ４はオンしてＣ１にチャージアップする。逆にクロックパルスの間隔が長いと、ついにはＣ１の電荷引き抜きによりＣ１の電圧は下がっていき、ついにはＣＫ１がＬ→Ｈレベルになってしまう。やがてクロックパルスがくると、ＣＫ１はＨ→Ｌレベルにもどる。すなわち、クロックパルス間隔がＣ１の電荷を引き抜くのに十分な長さの場合ＣＫ１の信号はＬ→Ｈ→Ｌの信号を出すことになる。
【００６５】
図１は図２のクロックパルス間隔分別回路１１６を示している。図１は図１４の回路をベースした回路であり、トランジスタＱ５、Ｑ６、容量Ｃ２、インタバーター１４０２を付加している。第１のインバータゲート１４０２は容量Ｃ２の部分を入力としたインバータ出力（ＣＫ２）である。
【００６６】
図１４にわずかな素子追加し、Ｃ１とＣ２と容量を変化させることで異なる間隔のクロックパルス（ＣＫ１、ＣＫ２）を検知することが可能となる。本実施例では、Ｃ２は容量Ｃ１より大きくさせる。これを実現した例が図１４におけるトランジスタＱ６とトランジスタＱ５と容量Ｃ２である。Ｃ２の容量値を大きくしたり、Ｑ５のゲート長を大きくして、ＣＫ１信号がＬ→Ｈ→Ｌレベルとなる場合より、長い間隔のクロックパルスがあるとＣＫ２信号がＬ→Ｈ→Ｌレベルとなる。
【００６７】
図４は本発明の無線ＩＣタグチップ内のメモリのフォマットを示している。ヘッダ部４０１はメモリの先頭にあり、識別番号４０２はメモリの中央にあり、ページ番号部４０３はメモリの最後にある。ヘッダ部４０１とは、応答器の存在を示す表示ビットであり、なるべくはやく質問器に応答器の存在を連絡するための機能を有する。つまり、識別番号を送出するに先立って、電気的にＨレベルを示すビットを用意することが、質問器が識別番号送信可能な応答器の存在を早く確認するために都合が良い。また、ヘッダ部４０１を識別番号４０２の一部とすることも可能である。ページ番号部４０３は全体のエラーチェックコードを兼用することがある。このようにすると、輻輳制御でページ番号によって制御される順番で無線ＩＣタグのデータ送出がされるとリーダは正常であれば、エラーがないことをこのページ番号で確認すると同時に、ページ番号の順番でデータが送信されていることを即時に確認することができる。
【００６８】
以上示したように本発明により、応答器、質問器に輻輳制御方法の簡素化をはかり、ウエハーから切り出せる輻輳制御機能付きチップの個数（ＲＦＩＤタグ）を増大による量産性の向上、製造単価の削減を図ることが可能である。
【００６９】
量産性の向上、製造単価の削減により使い捨てのＲＦＩＤとすることが可能となる。
【００７０】
さらに、質問器の有効電波エリアに複数のＲＦＩＤを配置することを可能とし、さらに質問器の有効電波エリアをＲＦＩＤの搭載対象物の大きさ、及び配置間隔以上の範囲に広げることを可能とする。
【００７１】
以上、本発明者によってなされた発明を実施例の基き具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で
種々の変更が可能であることは言うまでもない。例えば、クロックパルスは２種類あれば良く、長短のクロックパルスの機能は逆であっても良い。また、応答器が記憶するのもは識別番号ではなく種々のデータであっても良い。
【産業上の利用可能性】
【００７２】
本願の背景となった技術分野であるＲＦＩＤに利用できる。また、それに限定されるものではなく、例えば一般の無線ＬＡＮや携帯電話における輻輳制御などに適用できる。
【図面の簡単な説明】
【００７３】
【図１】クロックパルス間隔分別回路を示す図面である。
【図２】カウンタ・メモリ回路構成の実施例を示す図面である。
【図３】応答器内部の実施例を示す図面である。
【図４】応答器のメモリ構成の実施例を示す図面である。
【図５】カウンタおよびメモリ構成の実施例を示す図面である。
【図６】応答器からの読み取りの実施例を示す図面である。
【図７】読み取りのリトライの実施例を示す図面である。
【図８】輻輳制御を必要とする場合を示す図面である。
【図９】本発明の応答器の動作フローの実施例を示す図面である。
【図１０】プロトコルの実施例を示す図面である。
【図１１】フリップフロップの実施例を示す図面である。
【図１２】ＥＢ書き込みの実施例を示す図面である。
【図１３】メモリの状態の実施例を示す図面である。
【図１４】クロックパルス間隔検出回路の実施例を示す図面である。
【図１５】質問器の内部構成を示す図面である。
【図１６】質問器の動作フローを示す図面である。
【図１】
0004396671.tif 000002
【図２】
0004396671.tif 000003
【図３】
0004396671.tif 000004
【図４】
0004396671.tif 000005
【図５】
0004396671.tif 000006
【図６】
0004396671.tif 000007
【図７】
0004396671.tif 000008
【図８】
0004396671.tif 000009
【図９】
0004396671.tif 000010
【図１０】
0004396671.tif 000011
【図１１】
0004396671.tif 000012
【図１２】
0004396671.tif 000013
【図１３】
0004396671.tif 000014
【図１４】
0004396671.tif 000015
【図１５】
0004396671.tif 000016
【図１６】
0004396671.tif 000017