(57)【特許請求の範囲】
【請求項１】
複数チャネルのディジタル信号を受信する無線受信機から出力される受信した複数チャネルのディジタル信号であって、パルス幅、繰り返し周波数およびパルスの平均伝送レートが既知の信号成分を有し、パルスタイミングが互いに異なるｎチャネル（ｎは２以上の整数）のディジタル信号を入力し、各チャネルのディジタル信号を再生する装置において、
前記ｎチャネルのディジタル信号の論理和をとる論理和回路と、
前記論理和回路の出力信号を入力し、前記信号成分が通過するように通過帯域を設定したローパスフィルタと、
前記ローパスフィルタの出力信号を所定の閾値で判定し、該出力信号が所定の閾値を超える頻度が前記ｎチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回るときに、前記ディジタル信号のパルス波形劣化によりパルス幅が低下していると判断し、パルス波形劣化のディジタル信号を含む前記ｎチャネルのディジタル信号の再生を停止するためのミューティング制御信号を出力する判定手段と
を備えたことを特徴とするミューティング判定回路。
【請求項２】
複数チャネルのディジタル信号を受信する無線受信機から出力される受信した複数チャネルのディジタル信号であって、パルス幅、繰り返し周波数およびパルスの平均伝送レートが既知の信号成分を有し、パルスタイミングが揃ったｎチャネル（ｎは２以上の整数）のディジタル信号を入力し、各チャネルのディジタル信号を再生する装置において、
前記ｎチャネルのディジタル信号のパルスタイミングが互いに異なるように設定する遅延回路と、
前記遅延回路から出力されるパルスタイミングが互いに異なるｎチャネルのディジタル信号の論理和をとる論理和回路と、
前記論理和回路の出力信号を入力し、前記信号成分が通過するように通過帯域を設定したローパスフィルタと、
前記ローパスフィルタの出力信号を所定の閾値で判定し、該出力信号が所定の閾値を超える頻度が前記ｎチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回るときに、前記ディジタル信号のパルス波形劣化によりパルス幅が低下していると判断し、パルス波形劣化のディジタル信号を含む前記ｎチャネルのディジタル信号の再生を停止するためのミューティング制御信号を出力する判定手段と
を備えたことを特徴とするミューティング判定回路。
【請求項３】
請求項１または請求項２に記載のミューティング判定回路において、
前記判定手段は、
前記ローパスフィルタの出力信号のレベルが前記所定の閾値を超えたときにオンとなるスイッチ回路と、
前記スイッチ回路のオン・オフにより充電・放電を行い、出力電圧が変化する時定数回路と、
前記時定数回路の出力電圧を判別し、前記スイッチ回路がオンとなる頻度が前記ｎチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回り、該出力電圧が所定の閾値を下回るときに前記ミューティング制御信号を出力する電圧判別回路と
を備えたことを特徴とするミューティング判定回路。
【請求項４】
請求項３に記載のミューティング判定回路において、
前記ディジタル信号は負論理の信号とし、
前記論理和回路はＡＮＤ回路で構成し、
前記スイッチ回路をｐチャネル型トランジスタおよび電流制限用抵抗で構成し、
前記ローパスフィルタの出力信号を前記ｐチャネル型トランジスタのゲート端子に接続し、ソース端子を高電位電圧源に接続し、ドレイン端子を前記時定数回路の充電端子および前記電圧判別回路の入力端子に接続し、
前記ＡＮＤ回路の出力信号が低電位である時間の長さに応じて、前記ディジタル信号のパルス波形劣化によるパルス幅減少を検出し、前記時定数回路の出力電圧が所定の閾値を下回ったときにそのパルス幅が所定以上減少したと判断して前記ミューティング制御信号を出力する構成である
ことを特徴とするミューティング判定回路。
【請求項５】
請求項３に記載のミューティング判定回路において、
前記ディジタル信号は正論理の信号とし、
前記論理和回路はＯＲ回路で構成し、
前記スイッチ回路をｎチャネル型トランジスタおよび電流制限用抵抗で構成し、
前記ローパスフィルタの出力信号を前記ｎチャネル型トランジスタのゲート端子に接続し、ソース端子を低電位電圧源に接続し、ドレイン端子を前記時定数回路の放電端子および前記電圧判別回路の入力端子に接続し、
前記ＯＲ回路の出力信号が高電位である時間の長さに応じて、前記ディジタル信号のパルス波形劣化によるパルス幅減少を検出し、前記時定数回路の出力電圧が所定の閾値を下回ったときにそのパルス幅が所定以上減少したと判断して前記ミューティング制御信号を出力する構成である
ことを特徴とするミューティング判定回路。
【請求項６】
請求項１または請求項２に記載のミューティング判定回路と、
前記ミューティング判定回路から出力されたミューティング制御信号に応じて、パルス波形劣化のディジタル信号を含む前記ｎチャネルのディジタル信号の信号成分の伝達を停止し、前記ｎチャネルのディジタル信号のすべての再生を停止させるスイッチ回路と
を備えたことを特徴とするミューティング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、偏光多重などによる複数チャネルの並列伝送路で伝送された複数チャネルのディジタル信号を受信する無線受信機において、複数チャネルのすべてのディジタル信号のパルス波形劣化の有無を判別し、いずれかのチャネルのディジタル信号のパルス波形劣化が見られる場合に、全てのチャネルのディジタル信号の再生を停止させるためのミューティング制御信号を出力するミューティング判定回路、およびディジタル信号の再生の際にミューティング制御信号を用いて雑音の再生を防ぐミューティング回路に関する。
【背景技術】
【０００２】
並列伝送路を介する複数チャネルのディジタル信号の無線受信機における従来のミューティング判定回路には、各チャネルごとに受信信号の強度をレベル検出器で検出し、チャネルごとのレベル検出信号の論理積により、いずれか１つのチャネルでも一定の強度を下回る場合に、雑音が出ないように再生を停止させるミューティング制御を行う技術がある（特許文献１）。また、各チャネルごとに受信信号の符号誤り率を検出し、同様にいずれかのチャネルにおける符号誤り率に応じてミューティング制御を行う技術がある（特許文献２）。
【特許文献１】特開平１０−１６３８９５号公報
【特許文献２】特開２００１−２２３９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
チャネルごとの受信信号強度の検出と論理積によりミューティング制御を行う技術では、十分な受信強度が得られる場合にはミューティング制御信号は出力されないので、パルス波形劣化が進行していても、パルス欠損などが生じるまで再生動作が行われ、受信品質の低下が避けられなかった。また、レベル検出器がチャネル数分必要になり、回路規模が大きくなる問題があった。
【０００４】
一方、受信信号の符号誤り率によりミューティング制御信号を生成する技術では、送信側で誤り検出のために付加したパリティ等の冗長信号を分離する処理や符号誤り検出処理が必要となり、受信機の処理量およびハードウェアの増大が避けられなかった。
【０００５】
本発明は、受信信号強度や符号誤り率を用いず、簡単な構成でパルス波形劣化が進んでいる複数チャネルの受信信号の再生を停止するためのミューティング制御信号を生成するミューティング判定回路およびそのミューティング制御信号を用いて雑音の再生を防ぐミューティング回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１のミューティング判定回路は、複数チャネルのディジタル信号を受信する無線受信機から出力される受信した複数チャネルのディジタル信号であって、パルス幅、繰り返し周波数およびパルスの平均伝送レートが既知の信号成分を有し、パルスタイミングが互いに異なるｎチャネル（ｎは２以上の整数）のディジタル信号を入力し、各チャネルのディジタル信号を再生する装置において、ｎチャネルのディジタル信号の論理和をとる論理和回路と、論理和回路の出力信号を入力し、信号成分が通過するように通過帯域を設定したローパスフィルタと、ローパスフィルタの出力信号を所定の閾値で判定し、該出力信号が所定の閾値を超える頻度がｎチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回るときに、ディジタル信号のパルス波形劣化によりパルス幅が低下していると判断し、パルス波形劣化のディジタル信号を含むｎチャネルのディジタル信号の再生を停止するためのミューティング制御信号を出力する判定手段とを備える。
【０００７】
本発明の第２のミューティング判定回路は、複数チャネルのディジタル信号を受信する無線受信機から出力される受信した複数チャネルのディジタル信号であって、パルス幅、繰り返し周波数およびパルスの平均伝送レートが既知の信号成分を有し、パルスタイミングが揃ったｎチャネル（ｎは２以上の整数）のディジタル信号を入力し、各チャネルのディジタル信号を再生する装置において、ｎチャネルのディジタル信号のパルスタイミングが互いに異なるように設定する遅延回路と、遅延回路から出力されるパルスタイミングが互いに異なるｎチャネルのディジタル信号の論理和をとる論理和回路と、論理和回路の出力信号を入力し、信号成分が通過するように通過帯域を設定したローパスフィルタと、ローパスフィルタの出力信号を所定の閾値で判定し、該出力信号が所定の閾値を超える頻度がｎチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回るときに、ディジタル信号のパルス波形劣化によりパルス幅が低下していると判断し、パルス波形劣化のディジタル信号を含むｎチャネルのディジタル信号の再生を停止するためのミューティング制御信号を出力する判定手段とを備える。
【０００８】
この判定手段は、ローパスフィルタの出力信号のレベルが所定の閾値を超えたときにオンとなるスイッチ回路と、スイッチ回路のオン・オフにより充電・放電を行い、出力電圧が変化する時定数回路と、時定数回路の出力電圧を判別し、スイッチ回路がオンとなる頻度がｎチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回り、該出力電圧が所定の閾値を下回るときにミューティング制御信号を出力する電圧判別回路とを備えて構成される。
【０００９】
また、本発明のミューティング判定回路は、ディジタル信号は負論理の信号としたときに、論理和回路はＡＮＤ回路で構成し、スイッチ回路をｐチャネル型トランジスタおよび電流制限用抵抗で構成し、ローパスフィルタの出力信号をｐチャネル型トランジスタのゲート端子に接続し、ソース端子を高電位電圧源に接続し、ドレイン端子を時定数回路の充電端子および電圧判別回路の入力端子に接続し、ＡＮＤ回路の出力信号が低電位である時間の長さに応じて、ディジタル信号のパルス波形劣化によるパルス幅減少を検出し、時定数回路の出力電圧が所定の閾値を下回ったときにそのパルス幅が所定以上減少したと判断してミューティング制御信号を出力する構成である。
【００１０】
また、本発明のミューティング判定回路は、ディジタル信号は正論理の信号としたときに、論理和回路はＯＲ回路で構成し、スイッチ回路をｎチャネル型トランジスタおよび電流制限用抵抗で構成し、ローパスフィルタの出力信号をｎチャネル型トランジスタのゲート端子に接続し、ソース端子を低電位電圧源に接続し、ドレイン端子を時定数回路の放電端子および電圧判別回路の入力端子に接続し、ＯＲ回路の出力信号が高電位である時間の長さに応じて、ディジタル信号のパルス波形劣化によるパルス幅減少を検出し、時定数回路の出力電圧が所定の閾値を下回ったときにそのパルス幅が所定以上減少したと判断してミューティング制御信号を出力する構成である。
【００１１】
このような本発明のミューティング判定回路では、複数チャネルのディジタル信号のパルスデューティ（パルス幅の大小）を電圧の高低に変換し、これをシュミットトリガ回路等の電圧判別回路で判別する。すなわち、伝送条件の悪化に伴うディジタル信号のパルス波形劣化（パルス幅減少）を検出し、判別結果をミューティングの条件とすることにより、パルス波形劣化がさらに進んでパルス欠損となる前に再生を停止し、雑音の発生を防止することができる。
【００１２】
ここで、複数チャネルとして例えば２チャネルのステレオ信号の場合に、ＬチャネルとＲチャネルを合わせた信号パルスの平均伝送レート（各チャネルの２倍の平均伝送レート）を基準に２チャネルの信号のパルス波形劣化の有無を判別し、少なくとも一方のチャネルの信号のパルス波形劣化が見られる場合に、２チャネルのステレオ信号の再生を停止させる。このような処理を１つの判定手段で行うことにより、各チャネルごとの判定手段を設ける必要がなくなる。
【００１３】
本発明のミューティング回路は、本発明のミューティング判定回路と、ミューティング判定回路から出力されたミューティング制御信号に応じて、パルス波形劣化のディジタル信号を含むｎチャネルのディジタル信号の信号成分の伝達を停止し、ｎチャネルのディジタル信号のすべての再生を停止させるスイッチ回路とを備える。
【発明の効果】
【００１４】
本発明のミューティング判定回路は、受信強度が十分なレベルにあってもパルス幅の変動を検出してパルス波形劣化を判別するので、パルス欠損が生じる前のパルス波形劣化が進行してきた段階でディジタル信号の再生を停止するためのミューティング制御信号を出力することができる。
【００１５】
また、本発明のミューティング判定回路は、送受信するディジタル信号にパリティを付加するなど、信号に冗長性を持たせる必要がないので、受信側で信号処理量の増大を招くことがなく、また受信側のハードウェア構成を簡単なもので対応することができる。特に、複数チャネルのディジタル信号に対して１つの判定手段で対応できるので、ハードウェアが著しく増大することもない。
【００１６】
本発明のミューティング回路は、本発明のミューティング判定回路で生成されるミューティング制御信号を用いることにより、複数チャネルの少なくとも１チャネルでパルス波形劣化が進行してきた場合に全チャネルのディジタル信号の再生を停止し、雑音の再生を防ぐことができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
図１は、本発明のミューティング判定回路およびミューティング回路の第１の実施形態を示す。本実施形態は、入力信号が負論理でパルス幅と繰り返し周波数およびパルスの平均伝送レートが既知の場合に対応する構成である。また、２チャネルの入力ディジタル信号が互いに基本繰り返し周期の１／２だけずれたタイミングで入力される場合を想定している。
【００１８】
図において、ミューティング回路は、２チャネルの入力ディジタル信号Ｓ１−１，Ｓ１−２をそれぞれ分岐して取り込み、各信号のパルス波形劣化の状況に応じて、入力ディジタル信号の再生を停止するためのミューティング制御信号Ｓ５を出力するミューティング判定回路１０と、それぞれ分岐された入力ディジタル信号Ｓ１−１，Ｓ１−２をミューティング制御信号Ｓ５に応じて出力または出力停止とするスイッチ回路としてのＯＲ回路２１，２２により構成される。
【００１９】
ミューティング判定回路１０は、負論理における論理和回路としてのＡＮＤ回路１１と、ローパスフィルタ１２と、スイッチ回路１３と、時定数回路１４と、反転出力型シュミットトリガ回路１５により構成される。ＡＮＤ回路１１は、入力ディジタル信号Ｓ１−１，Ｓ１−２の論理和をとって出力する。ローパスフィルタ１２は、抵抗Ｒ１および容量Ｃ１で構成され、ＡＮＤ回路１１の出力信号Ｓ２の信号成分が通過するように通過帯域が設定される。スイッチ回路１３は、ローパスフィルタ１２の出力信号Ｓ３がゲート端子に接続されるｐチャネルＦＥＴ（Ｍｐ）および電流制限用抵抗Ｒ２で構成され、出力信号Ｓ３のレベルに応じてオン・オフする。ｐチャネルＦＥＴ（Ｍｐ）のソース端子は高電位電圧源に接続され、ドレイン端子は電流制限用抵抗Ｒ２を介して時定数回路１４の充電端子に接続される。時定数回路１４は、抵抗Ｒ３および容量Ｃ２で構成され、スイッチ回路１３のオン・オフに応じて充電・放電を行い、充電端子電圧Ｓ４が変化する。反転出力型シュミットトリガ回路１５は、時定数回路１４の充電端子電圧Ｓ４を入力し、高レベル検出閾値ＶthH および低レベル検出閾値ＶthL で判定し、Ｓ４がＶthH 以上になってからＶthL 以下になるまでは低レベルの信号を出力し、Ｓ４がＶthL 以下になってからＶthH 以上になるまでは高レベルの信号を出力する。この高レベルの信号が、入力ディジタル信号Ｓ１−１，Ｓ１−２の再生処理を停止するためのミューティング制御信号Ｓ５となる。
【００２０】
ＯＲ回路２１，２２は、入力ディジタル信号Ｓ１−１，Ｓ１−２と、ミューティング制御信号Ｓ５の論理積（負論理）をそれぞれとり、それぞれディジタル信号Ｓ６−１，Ｓ６−２として出力する。すなわち、高レベルのミューティング制御信号Ｓ５が入力された場合のディジタル信号Ｓ６−１，Ｓ６−２は高レベルに固定され、信号成分の伝達は停止される。これにより、後段におけるディジタル信号の再生処理が停止される。
【００２１】
なお、以上示したミューティング判定回路１０を構成するＡＮＤ回路１１、ローパスフィルタ１２、スイッチ回路１３、時定数回路１４および反転出力型シュミットトリガ回路１５と、スイッチ回路を構成するＯＲ回路２１，２２は、それぞれ同様の機能を有する構成であれば、上記の形態に限定されるものではない。例えば、ローパスフィルタ１２は、必要に応じて２段以上で構成してもよい。また、ミューティング回路として、ミューティング判定回路１０で生成されたミューティング制御信号Ｓ５により入力ディジタル信号の再生処理を停止させる構成についても、本実施形態のようにＯＲ回路２１，２２を用いて入力ディジタル信号Ｓ６−１，Ｓ６−２を高レベル固定とする構成に限らず、他の構成であってもよい。すなわち、本実施形態のミューティング判定回路１０は、本実施形態のミューティング回路内で用いることに限定されるものではなく、独立して用いる構成としてもよい。
【００２２】
以下、本実施形態の動作例について、図２〜図４に示すタイムチャートを参照して具体的に説明する。図中横軸は時間、縦軸は電圧レベルを表す。
【００２３】
図２は、入力ディジタル信号Ｓ１−１，Ｓ１−２のパルス波形劣化がない場合の動作例１を示す。
【００２４】
入力ディジタル信号Ｓ１−１，Ｓ１−２の信号成分はパルス幅と繰り返し周波数が既知であるので、その信号成分が通過するようにローパスフィルタ１２の通過帯域を設定する。このとき、ローパスフィルタ１２の出力信号Ｓ３の信号成分は十分な振幅をもつので、スイッチ回路１３のｐチャネルＦＥＴ（Ｍｐ）の閾値Ｖthを超える。したがって、ｐチャネルＦＥＴ（Ｍｐ）は各信号成分によって、すなわち平均伝送レートの２倍の頻度でオンとなり、時定数回路１４は充電される。この状態における時定数回路１４の充電端子電圧Ｓ４は、反転出力型シュミットトリガ回路１５の高レベル検出閾値ＶthH を超え、低レベル検出閾値ＶthL を下回ることがないので、反転出力型シュミットトリガ回路１５から出力されるミューティング制御信号Ｓ５は低レベルに維持される。したがって、入力した入力ディジタル信号Ｓ１−１，Ｓ１−２は、ＯＲ回路２１，２２からそのままディジタル信号Ｓ６−１，Ｓ６−２として出力され、再生処理に供される。
【００２５】
図３は、入力ディジタル信号Ｓ１−１のパルス波形劣化はないが、入力ディジタル信号Ｓ１−２のパルス波形劣化が始まり、パルス幅が規定の幅よりやや狭くなった場合の動作例２を示す。
【００２６】
入力ディジタル信号Ｓ１−２のパルス幅がやや狭くなっているため、その信号成分はローパスフィルタ１２で減衰し、ローパスフィルタ１２を通過する信号成分のパルス幅は劣化がない時に比べて狭くなり、スイッチ回路１３のｐチャネルＦＥＴ（Ｍｐ）の閾値Ｖthを超える時間、すなわちｐチャネルＦＥＴ（Ｍｐ）がオンする時間が短くなる。したがって、ｐチャネルＦＥＴ（Ｍｐ）は各信号成分によって、すなわち平均伝送レートの２倍の頻度でオンとなるが、オンとなる時間が短くなることにより、時定数回路１４において放電のみ行われる時間がやや長くなる。この状態における時定数回路１４の充電端子電圧Ｓ４は、反転出力型シュミットトリガ回路１５の高レベル検出閾値ＶthH を下回って動作例１の場合よりは低下するが、低レベル検出閾値ＶthL を下回ることはないので、反転出力型シュミットトリガ回路１５から出力されるミューティング制御信号Ｓ５は低レベルに維持される。したがって、入力した入力ディジタル信号Ｓ１−１，Ｓ１−２は、ＯＲ回路２１，２２からそのままディジタル信号Ｓ６−１，Ｓ６−２として出力され、再生処理に供される。
【００２７】
図４は、入力ディジタル信号Ｓ１−１のパルス波形劣化はないが、入力ディジタル信号Ｓ１−２のパルス波形劣化が進み、パルス幅が規定の幅よりかなり狭くなった場合の動作例３を示す。
【００２８】
入力ディジタル信号Ｓ１−２のパルス幅がかなり狭くなっているため、その信号成分はローパスフィルタ１２を通過できなくなる。そのため、スイッチ回路１３のｐチャネルＦＥＴ（Ｍｐ）の閾値Ｖthを超える時間、すなわちｐチャネルＦＥＴ（Ｍｐ）がオンする時間は、入力ディジタル信号Ｓ１−１の信号成分に対するのみとなる。したがって、ｐチャネルＦＥＴ（Ｍｐ）は一方の信号成分によって、すなわち平均伝送レートの頻度でオンとなり、時定数回路１４への充電時間は短くなる。その結果、時定数回路１４の充電端子電圧Ｓ４は、反転出力型シュミットトリガ回路１５の低レベル検出閾値ＶthL を下回ることになり、反転出力型シュミットトリガ回路１５から出力されるミューティング制御信号Ｓ５は高レベルに固定となる。したがって、ＯＲ回路２１，２２から出力されるディジタル信号Ｓ６−１，Ｓ６−２も高レベルに固定となり、波形劣化した信号成分が出力されなくなる。すなわち、入力ディジタル信号Ｓ１−２の波形劣化により入力ディジタル信号Ｓ１−１，Ｓ１−２のすべての再生処理が停止され、雑音再生が行われることはない。
【００２９】
なお、伝送条件が回復してパルス波形劣化がなくなると、スイッチ回路１３のｐチャネルＦＥＴ（Ｍｐ）がオンする頻度が、入力ディジタル信号の平均伝送レートの２倍に戻る。このとき、時定数回路１４の充電端子電圧Ｓ４は反転出力型シュミットトリガ回路１５の高レベル検出閾値ＶthH を上回るまで上昇し、ミューティング制御信号Ｓ５は低レベル固定となり、入力ディジタル信号Ｓ１−１，Ｓ１−２はそのままディジタル信号Ｓ６−１，Ｓ６−２として出力される（図２）。
【００３０】
以上、図２〜図４に示したように、スイッチ回路１３のｐチャネルＦＥＴ（Ｍｐ）がオンオフする閾値Ｖthは、入力ディジタル信号のパルス波形劣化によりローパスフィルタ１２を通過する信号成分のパルス幅の低下に伴ってオンする時間が短くなり、さらに波形劣化が進むとオンしなくなるように設定される。このようにスイッチ回路１３の閾値を設定すると、入力ディジタル信号がパルス欠損となる前に、ｐチャネルＦＥＴ（Ｍｐ）がオンする頻度が低下し、時定数回路１４の充電端子電圧Ｓ４の低下となって現れる。
【００３１】
また、スイッチ回路１３のＲ２、時定数回路１４のＣ２，Ｒ３の時定数、反転出力型シュミットトリガ回路１５の高レベル検出閾値ＶthH および低レベル検出閾値ＶthL は、入力ディジタル信号のパルス波形劣化がないときに、時定数回路１４の充電端子電圧Ｓ４が高レベル検出閾値ＶthH を上回ってミューティング制御信号Ｓ５が低レベル固定になるように設定される。またそれらは、入力ディジタル信号のパルス波形劣化が進み、ｐチャネルＦＥＴ（Ｍｐ）がオンする頻度が低下したときに、パルス欠損となる前に時定数回路１４の充電端子電圧Ｓ４が低レベル検出閾値ＶthL を下回り、ミューティング制御信号Ｓ５が高レベル固定になるように設定される。またそれらは、入力ディジタル信号のパルス幅の増減に要する時間に対して遅れることなく、速やかに時定数回路１４の充電端子電圧Ｓ４の変化として現れるように設定される。
【００３２】
（第２の実施形態）
図５は、本発明のミューティング判定回路およびミューティング回路の第２の実施形態を示す。本実施形態は、入力信号が正論理でパルス幅と繰り返し周波数およびパルスの平均伝送レートが既知の場合に対応する構成である。また、第１の実施形態と同様に、２チャネルの入力ディジタル信号が互いに基本繰り返し周期の１／２だけずれたタイミングで入力される場合を想定している。
【００３３】
図において、ミューティング回路は、入力ディジタル信号Ｓ１−１，Ｓ１−２のパルス波形劣化の状況に応じて、入力ディジタル信号の再生を停止するためのミューティング制御信号を出力するミューティング判定回路１０と、ミューティング制御信号に応じて入力ディジタル信号Ｓ１−１，Ｓ１−２を停止するスイッチ回路としてのアンドゲート２３，２４により構成される。
【００３４】
第１の実施形態との相違点は、ミューティング判定回路１０のＡＮＤ回路１１に代えて正論理における論理和回路としてのＯＲ回路１６を用い、スイッチ回路１３のｐチャネルＦＥＴ（Ｍｐ）に代えてｎチャネルＦＥＴ（Ｍｎ）を用い、ソース端子を低電位電圧源に接続し、ドレイン端子を電流制限用抵抗Ｒ２を介して時定数回路１４の放電端子に接続する点と、スイッチ回路として用いるＯＲ回路２１，２２をＡＮＤ回路２３，２４に代えたところにある。また、反転出力型シュミットトリガ回路１５における閾値は、第１の実施形態と相補的な関係で用いる。これにより、図２〜図４に示した第１の実施形態の信号波形に対して正負対称になるが、同様にミューティング判定回路１０で高レベルのミューティング制御信号Ｓ５を生成し、入力ディジタル信号Ｓ１−１，Ｓ１−２の再生を停止させることができる。
【００３５】
なお、入力信号が第１の実施形態における負論理の場合と、第２の実施形態における正論理の場合における反転出力型シュミットトリガ回路１５の高い閾値および低い閾値は、図６に示すように、信号成分が立ち下がるあるいは立ち上がる振幅方向に対して「高い」、「低い」としている。
【００３６】
（第３の実施形態）
第１の実施形態および第２の実施形態では、２チャネルの入力ディジタル信号Ｓ１−１，Ｓ１−２が互いに基本繰り返し周期の１／２だけずれたタイミングで入力される場合を想定しているが、このパルスタイミングのずれには多少の誤差があってもよい。また、パルスタイミングのずれがこれよりも小さい場合、あるいはずれがない場合には、遅延回路を用いることにより、２チャネルの入力ディジタル信号Ｓ１−１，Ｓ１−２が互いに基本繰り返し周期のほぼ１／２だけずれるように調整するようにしてもよい。
【００３７】
また、本発明は、第１の実施形態におけるＡＮＤ回路１１、第２の実施形態におけるＯＲ回路１６について、３以上の入力ポートをもつ回路を用いることにより、容易に３チャネル以上にも対応することができる。ただし、スイッチ回路として用いるＯＲ回路２１，２２、ＡＮＤ回路２３，２４もそれぞれチャネル数分用意することになる。
【００３８】
また、各チャネルの入力ディジタル信号のパルスデューティとローパスフィルタ１２の時定数、さらに各信号のパルスタイミングのずれは、ローパスフィルタ１２の出力信号Ｓ３が互いに重なり合わない程度にチャネル数に応じて適宜設定される。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態の構成を示す図。
【図２】本発明の第１の実施形態の動作例１を示すタイムチャート。
【図３】本発明の第１の実施形態の動作例２を示すタイムチャート。
【図４】本発明の第１の実施形態の動作例３を示すタイムチャート。
【図５】本発明の第２の実施形態の構成を示す図。
【図６】負論理の閾値と正論理の閾値の関係を示す図。
【符号の説明】
【００４０】
１０  ミューティング判定回路
１１  ＡＮＤ回路（負論理における論理和回路）
１２  ローパスフィルタ
１３  スイッチ回路
１４  時定数回路
１５  反転出力型シュミットトリガ回路
１６  ＯＲ回路（正論理における論理和回路）
２１，２２  ＯＲ回路
２３，２４  ＡＮＤ回路
【図１】
0004455434.tif 000002
【図２】
0004455434.tif 000003
【図３】
0004455434.tif 000004
【図４】
0004455434.tif 000005
【図５】
0004455434.tif 000006
【図６】
0004455434.tif 000007