(57)【特許請求の範囲】
【請求項１】
電子回路を含む矩形の半導体チップと、
前記半導体チップと熱膨張率が異なる矩形のインターポーザ基板と、
フィラを含み、矩形の前記インターポーザ基板の一面の中央部分に前記半導体チップを接着する熱硬化性接着材と、
前記熱硬化性接着材により前記半導体チップが接着された前記インターポーザ基板上で前記半導体チップの中央を除いて封止する封止樹脂と、
矩形の前記インターポーザ基板についての前記半導体チップと反対側の面において二次元配列され、マザーボードの端子とはんだ接合される複数のランドと、
矩形の前記インターポーザ基板に形成され、矩形の前記インターポーザ基板と前記半導体チップとの熱膨張率の差に起因する反りまたは変形を緩和するための複数のスリットと
を有し、
前記複数のスリットは、
前記インターポーザ基板についての前記半導体チップが接着される前記中央部分の領域において、矩形の前記インターポーザ基板の短辺方向に沿った向きに延在し、前記複数のランドの形成位置を避けた間隔で、矩形の前記インターポーザ基板の長辺方向に並べて形成される
半導体パッケージ。
【請求項２】
前記インターポーザ基板に形成された電極と、
前記電極と前記半導体チップとを接続する配線部と
を有し、
前記封止樹脂は、
前記半導体チップの中央に開口が形成されるように、前記半導体チップの周縁部および前記配線部を封止する
請求項１記載の半導体パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インターポーザに半導体チップを実装した半導体パッケージに関する。
【０００２】
【従来の技術】
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては、３年で７割の縮小化を実現してきた一方で、実装基板上の部品実装密度をいかに向上させるかが重要な課題として研究および開発がなされてきた。
【０００３】
従来、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（Pin Grid Array）などのプリント基板に設けられたスルーホールにリード線を挿入して実装するリード挿入型（ＴＨＤ：Through Hall Mounte Device）やＱＦＰ（Quad Flat Packag）あるいはＴＣＰ（Tape Carrier package）リード端子を基板の表面にハンダつけして実装する表面実装型（ＳＭＤ：Surface Mount Device）が用いられてきた。
さらに、装置の小型化、高密度化のために、パッケージサイズを半導体チップの大きさに限りなく近づけたチップサイズパッケージ（ＣＳＰ：Chip Size Package 、ＦＢＧＡ（Fine-Pitch BGA））とも呼ばれるパッケージ形態に移行してきた。
【０００４】
図９は、従来構造の半導体チップ露出型パッケージの構造を示す斜視図である。
図１０は、図９のＡ−Ａ’間での断面図である。
【０００５】
たとえば、従来構造の半導体パッケージ１００は、図９，１０に示すように、ガラスエポキシ材等からなるインターポーザ基板２ａ上に接着材４を介して半導体チップ１が搭載され、インターポーザ基板２ａ上に形成された電極９と、半導体チップ１が金属細線５で電気的に接続され、金属細線５と半導体チップ１の一部が封止樹脂３で封止されている。
インターポーザ２ａチップ搭載面の裏面には、金属細線５と電気的に接続されたランド７が形成されている。
【０００６】
上記の半導体パッケージ１００は、不図示のマザーボード（実装基板）の端子とインターポーザ２のランド７とがハンダ接合で電気的に接続されるように、マザーボード上に実装されて使用されることになる。
【０００７】
次に上述した従来構造の半導体チップ露出型パッケージ１００の製造方法を説明する。
【０００８】
まず、ガラスエポキシ等からなるインターポーザ基板２ａの上面に、半導体チップ１を接着材４を介して接着する。
この際、接着材４として、たとえば銀ペーストをインターポーザ基板２ａと半導体チップ１の間に塗布し、約１６０℃の熱で圧着させる。
【０００９】
そして、半導体チップ１のボンディングパッドとインターポーザ基板２ａの上部に形成されている電極９とを金属細線５で結線する。
【００１０】
そして、インターポーザ基板２ａを図示しない上型と下型とからなる封止用金型で挟み、封止樹脂３を注入硬化させることで、半導体パッケージ１００が完成する。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した従来構造の半導体パッケージには、以下のように主として大きく２つの問題点がある。
【００１２】
その１つとしては、半導体パッケージ１００は、半導体チップ１、インターポーザ基板２ａ、および封止樹脂３という線膨張率の異なる異材料間を接合した構造であるため、温度変化がある場合に半導体パッケージ１００に反りが発生する。
【００１３】
温度上昇量をΔＴ、半導体チップ１の線膨張率をα1 、インターポーザ基板２ａの線膨張率をα2 、封止樹脂３の線膨張率をα3 、半導体チップ１に発生する熱膨張量をδ1 、インターポーザ基板２ａに発生する熱膨張量をδ2 、封止樹脂３に発生する熱膨張量をδ3 、半導体チップ１の長さをｔ1 、インターポーザ基板２ａの長さをｔ2 、封止樹脂３の長さをｔ3 とすると、以下の関係がある。
【００１４】
【数１】
δ1 ＝ｔ1 ・α1 ・ΔＴ
δ2 ＝ｔ2 ・α2 ・ΔＴ
δ3 ＝ｔ3 ・α3 ・ΔＴ
【００１５】
温度変化ΔＴが発生すると、線膨張率α1 と線膨張率α2 および線膨張率α3の違いにより半導体チップ１とインターポーザ基板２ａおよび封止樹脂３が異なる比率で伸縮し反りの原因となる。
【００１６】
具体的に、各材料のおおよその線膨張率を以下に示す。
半導体チップ１のシリコンの線膨張率は３．５×１０-6／℃、インターポーザ基板２ａの線膨張率は１５×１０-6／℃、封止樹脂３の線膨張率は１６×１０-6／℃である。
上述のようにシリコンの線膨張率とインターポーザ基板２ａの線膨張率の比率は約１／４、またシリコンの線膨張率と封止樹脂３の線膨張率の比率は約１／４．５である。
【００１７】
図１１は、上記半導体パッケージ１００にマイナスの温度荷重がかけられた場合の変形の様子を模式的に示す断面図である。説明の簡略化のために半導体チップ１およびインターポーザ基板２ａ以外の構成要素は図示しない。
【００１８】
インターポーザ基板２ａに半導体チップ１を搭載する際に、接着材４を塗布し熱硬化させる。この熱硬化の際の高温での状態が反りおよび応力ゼロの相対位置となるため、冷却時にはマイナスの温度荷重された状態となり、半導体チップ１よりもインターポーザ基板２ａの収縮量が大きいので縁部が下側に反ってしまう。
【００１９】
この反りが大きい場合には、半導体パッケージ１００をマザーボードに実装する際に、はんだ接合の不具合が発生するという問題点がある。
たとえば、反り量の大きい箇所は、インターポーザ基板２ａが実装される図示しないマザーボードと、インターポーザ基板２ａの隙間が大きくなるため、はんだ量が不足し、十分なはんだ付け結合信頼性が得られないという問題点がある。
【００２０】
２つめの問題点としては、上述した異材料間の線膨張率の違いにより、半導体パッケージ１００をマーザーボードに実装する際のはんだ接合に伴う温度上昇による膨張が発生した場合に、異材料間の接合界面にせん断応力が発生し接合界面の剥離が発生するという問題点がある。
【００２１】
たとえば、半導体パッケージ１００をマーザーボードに実装する際のはんだ接合に伴う温度上昇により、インターポーザ基板２ａと封止樹脂３との接合界面にせん断応力が発生し、インターポーザ基板２ａと封止樹脂３の接合界面の剥離が生じ、金属細線５が断線する可能性がある。その場合には、金属細線５の断線により半導体チップ１の内部の電気回路が正常に動作しないという問題点がある。
【００２２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、半導体パッケージの反りを低減でき、マザーボード実装時においてマザーボードとインターポーザとの隙間を均一に保つことができる半導体パッケージを提供することにある。
【００２３】
また、本発明の他の目的は、マザーボード実装時においてインターポーザと半導体チップとの接合界面および封止樹脂との接合界面のせん断応力による界面剥離を防止可能な半導体パッケージを提供することにある。
【００２４】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体パッケージは、電子回路を含む矩形の半導体チップと、前記半導体チップと熱膨張率が異なる矩形のインターポーザ基板と、フィラを含み、矩形の前記インターポーザ基板の一面の中央部分に前記半導体チップを接着する熱硬化性接着材と、前記熱硬化性接着材により前記半導体チップが接着された前記インターポーザ基板上で前記半導体チップの中央を除いて封止する封止樹脂と、矩形の前記インターポーザ基板についての前記半導体チップと反対側の面において二次元配列され、マザーボードの端子とはんだ接合される複数のランドと、矩形の前記インターポーザ基板に形成され、矩形の前記インターポーザ基板と前記半導体チップとの熱膨張率の差に起因する反りまたは変形を緩和するための複数のスリットとを有し、前記複数のスリットは、前記インターポーザ基板についての前記半導体チップが接着される前記中央部分の領域において、矩形の前記インターポーザ基板の短辺方向に沿った向きに延在し、前記複数のランドの形成位置を避けた間隔で、矩形の前記インターポーザ基板の長辺方向に並べて形成される。
【００２５】
好適には、前記インターポーザ基板に形成された電極と、前記電極と前記半導体チップとを接続する配線部とを有し、前記封止樹脂は、前記半導体チップの中央に開口が形成されるように、前記半導体チップの周縁部および前記配線部を封止してもよい。
【００３５】
上記の本発明の半導体パッケージによれば、インターポーザに電子素子との熱膨張差を緩和するための熱膨張緩和手段であるスリットが、たとえば、インターポーザと電子素子の接合領域内で最大の距離をもつ２点間の一部に形成されている。
このため、たとえば、電子素子をインターポーザに実装する際に、電子素子とインターポーザとの線膨張率の違いにより生じる反りがスリットにより緩和される。
また、本発明の半導体パッケージをマーザーボードにはんだ接合で実装する際に、インターポーザと電子素子、およびインターポーザと封止樹脂の線膨張率の違いにより生じるせん断応力がスリットにより緩和され、マーザーボードに実装される。
【００３６】
【発明の実施の形態】
以下に、本発明の半導体パッケージの実施の形態について、図面を参照して説明する。
【００３７】
図１は、本発明の実施の形態に係る半導体パッケージ１００の構造を示す断面図である。
【００３８】
本実施の形態に係る半導体パッケージ１００は、図１に示すように、スリット６が形成されたインターポーザ基板２上に接着材４を介して半導体チップ１が搭載されている。
【００３９】
半導体チップ１は、たとえばシリコンチップであり、所望の機能を有する電子回路を含む。また、半導体チップ１には、図示しないボンディングパッドが形成され、インターポーザ基板２上に形成された電極９と、金属細線５で接続されている。
【００４０】
インターポーザ基板２上には、半導体チップ１の上部中央部を除いた部分およ金属細線５と電極９を封止する、たとえばエポキシ樹脂等からなる封止樹脂３が形成されている。
【００４１】
インターポーザ基板２の半導体チップ１搭載面の裏面には、金属細線５と電気的に接続されたランド７が形成されており、図示しないマーザーボードに実装する際に、マーザーボードに形成された電極と接続される。
【００４２】
図２は図１の半導体チップ１とインターポーザ基板２の接続部分を拡大した図である。
【００４３】
上述したように、インターポーザ基板２には、接着材４を介して半導体チップ１が搭載される。
この接着材４は、たとえば、フィラ８を含む銀ペースト等であり半導体チップ１とインターポーザ基板２を固着する役割を持っている。銀ペーストの熱硬化温度は約１６０℃前後である。
フィラ８は、一定の直径を持つ球状の形状をした粒子であり、半導体チップ１とインターポーザ基板２の間に介在して、半導体チップ１とインターポーザ基板２の間隔を一定に保つ機能を有する。
【００４４】
図３は図１のインターポーザ基板の裏面を示す図である。
【００４５】
インターポーザ基板２には、スリット６が形成されている。
たとえば、スリット６は、図３に示すように、半導体チップ１が搭載される領域にインターポーザ基板２の長辺と垂直になるように平行な３本のスリットが形成され、フィラ８の間に形成されている。
【００４６】
図４は、インターポーザ基板２の反りを説明するための図である。
反り量は、異材料間の接合距離に比例して増加する傾向がある。
本実施の形態のように、図４に示すような接合領域をもつ場合には、半導体チップ１とインターポーザ基板２ａの接合領域の長手方向の距離、つまり対角線Ｂ−Ｂ’および対角線Ｃ−Ｃ’に沿って測った接合距離が他に比して長いために、その方向での伸縮が大きくなり、それに応じた反りが生じる。
【００４７】
このため、本実施の形態ではスリット６は、インターポーザ基板２の長手方向である対角線に沿って測った距離、つまり接合領域の対角する２頂点の間の距離が接合領域内の一番長い接合距離であり、かつインターポーザ基板２では長辺が長いために、長辺に垂直になるようにスリットを形成した。
実際には、スリット６の位置や形状は、インターポーザ基板２に形成されている電極９やランド７や半導体チップ１等の配置を考慮して形成する必要がある。
【００４８】
図５は、上記半導体パッケージ１００にマイナスの温度荷重がかけられた場合の変形の様子を模式的に示す断面図である。
【００４９】
説明の簡単なためインターポーザ基板２以外の半導体チップ１、封止樹脂３、金属細線５、ランド７等の構成要素は図示しない。
【００５０】
上述したように、半導体チップ１とインターポーザ基板２の線膨張率が異なり、半導体チップ１の線膨張率がインターポーザ基板２の面方向の線膨張率の１／４程度である。
【００５１】
このため、インターポーザ基板２にスリット６を形成しない場合には、製造時に半導体チップ１の搭載のために、熱が印加され、この高温での状態が反りおよび応力ゼロの相対位置となるため、冷却時には、マイナスの温度荷重された状態となり、半導体チップ１よりもインターポーザ基板２の収縮量が大きいので下側に反ってしまう。
【００５２】
また、半導体パッケージ１００をマーザーボードに、はんだ接合により実装する際の温度上昇のために、インターポーザ基板２が膨張し、半導体チップ１や封止樹脂３の間にせん断応力が発生する。
【００５３】
図６は、種類の異なるエポキシ樹脂Ａおよび樹脂Ｂで形成されたインターポーザ基板２の反り量ｄとスリットの本数との関係を示す図である。
【００５４】
上記のような状態において、インターポーザ基板２に形成するスリットの数を０，１，３本に変えて反り量ｄを測定した。また、インターポーザ基板２の成分を変えて測定した。
【００５５】
また、スリット６は、図３に示すように、インターポーザ基板２の中央部に、インターポーザ基板２の長辺と垂直になるように平行な３本のスリットを形成し、スリットが１本の場合には、図３の３本のうちの中央のスリット１本のみを形成した。
その結果を図６に示す。
【００５６】
インターポーザ基板２の材料が樹脂Ａの場合を説明する。
インターポーザ基板２にスリットが形成されていない場合の反り量ｄは、最大７０．５、最小６０．０μｍ、平均７０．０μｍであった。
インターポーザ基板２に１本のスリット６が形成されている場合の反り量ｄは、最大７０．０μｍ、最小５０．０μｍ、平均６４．０μｍであった。
また、インターポーザ基板２に３本のスリット６が形成されている場合の反り量ｄは、最大５８．０μｍ、最小５０．０μｍ、平均５２．０μｍであった。
【００５７】
また、図６に示すように、インターポーザ基板２の材料が樹脂Ｂの場合を説明する。
インターポーザ基板２にスリットが形成されていない場合の反り量ｄは、最大７０．０、最小５０．０μｍ、平均６３．０μｍであった。
インターポーザ基板２に１本のスリット６が形成されている場合の反り量ｄは、最大５０．０μｍ、最小４６．０μｍ、平均４８．０μｍであった。
また、インターポーザ基板２に３本のスリット６が形成されてる場合の反り量ｄは、最大４８．０μｍ、最小４０．０μｍ、平均４４．０μｍであった。
【００５８】
図６に示すように、いずれの場合でも、インターポーザ基板２を構成する樹脂が異なるにもかわらず、スリット６を形成することにより反り量ｄが低減するという効果が見られた。
なお、実際には、反り量ｄは約６０μｍ以下であることが望ましい。
【００５９】
上述したように本実施の形態の半導体パッケージ１００では、インターポーザ基板２に、半導体チップ１が搭載される領域で、インターポーザ基板２の対角をなす２つの頂点間の一部で、長辺に垂直になるようにスリット６を形成したので、たとえば、インターポーザ基板２に半導体チップ１を実装した際に、インターポーザ基板２と半導体チップ１の線膨張率の差から生じる反りがスリット６で緩和され、半導体パッケージ１００をマーザーボードにはんだ接合して実装する際に、半導体パッケージ１００とマーザーボードの隙間がほぼ同じ間隔になり、はんだ接合性を向上することができるという利点がある。
【００６０】
また、たとえば、半導体パッケージ１００をマーザーボードへ加熱して実装する場合において、その温度変化によりインターポーザ基板２と半導体チップ１との熱膨張差、およびインターポーザ基板２と封止樹脂３との熱膨張差により発生するせん断応力がスリット６により緩和されて、インターポーザ基板２、半導体チップ１、および封止樹脂３の接合界面のせん断応力による界面剥離を防止でき、半導体パッケージ１００の信頼性を向上させることができるという利点がある。
【００６１】
なお、本発明は本実施の形態に限られるものではなく、任意好適な種々の改変が可能である。たとえば、スリット６の形状や寸法や数量は上記の実施の形態に限られるものではない。
たとえば、図７に示すように、スリット６は、十字型のスリットを３つ並んで形成してもよい。
また、図８に示すように、スリット６は、インターポーザ基板２の中央にチップの大きさよりも小さくくり抜かれた形態でもよい。
【００６２】
【発明の効果】
このように、本発明の半導体パッケージによれば、半導体パッケージの反りを低減でき、マーザーボード実装時において、マーザーボードとインターポーザとの隙間を均一に保つことができ、はんだ接合の信頼性を向上させることができる。また、マーザーボード実装時においてインターポーザと電子素子および封止樹脂の接合界面のせん断応力による界面剥離を防止することができ、半導体パッケージの信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージ１００の一実施の形態の構造を示した断面図である。
【図２】図１の半導体チップとインターポーザ基板の接続部分を拡大した図である。
【図３】図１のインターポーザ基板の裏面図である。
【図４】インターポーザ基板の反りを説明する図である。
【図５】本実施の形態に係るインターポーザ基板のマイナスの温度荷重がかけられた場合の変形の様子を示す図である。
【図６】本実施の形態に係るインターポーザ基板の反り量とスリットの本数との関係を示す図である。
【図７】本発明に係るインターポーザ基板の変形例を示す図である。
【図８】本発明に係るインターポーザ基板の変形例を示す図である。
【図９】従来構造の半導体チップ露出型パッケージの構造を示す斜観図である。
【図１０】図９のＡ−Ａ’間での断面図である。
【図１１】従来のインターポーザ基板のマイナスの温度荷重がかけられた場合の変形の様子を示す図である。
【符号の説明】
１００…半導体パッケージ、１…半導体チップ、２…インターポーザ基板、３…封止樹脂、４…接着材、５…金属細線、６…スリット、７…ランド、８…フィラ、９…電極。
【図１】
0004581301.tif 000002
【図２】
0004581301.tif 000003
【図３】
0004581301.tif 000004
【図４】
0004581301.tif 000005
【図５】
0004581301.tif 000006
【図６】
0004581301.tif 000007
【図７】
0004581301.tif 000008
【図８】
0004581301.tif 000009
【図９】
0004581301.tif 000010
【図１０】
0004581301.tif 000011
【図１１】
0004581301.tif 000012