(57)【特許請求の範囲】
【請求項１】
有限の遅延時間をもつ回路素子を介して電気的に結合された、第１の解析対象物と第２の解析対象物とに対し、電磁界回路連携解析を行なうシミュレーション装置であって、
前記第１の解析対象物を含む第１の解析領域において、時間領域電磁界解析を行なう第１の電磁界解析手段と、
前記第１の電磁界解析手段と連携して、前記第１の解析領域において、前記回路素子の回路解析を行なう第１の回路解析手段と、
前記第２の解析対象物を含む第２の解析領域において、時間領域電磁界解析を行なう第２の電磁界解析手段と、
前記第２の電磁界解析手段と連携して、前記第２の解析領域において、前記回路素子の回路解析を行なう第２の回路解析手段と、
前記第１の解析対象物と前記回路素子とを接続する前記回路素子の一方の端子における、前記第１の電磁界解析手段で求めた電磁界値と、前記第２の解析対象物と前記回路素子とを接続する前記回路素子の他方の端子における、前記第２の電磁界解析手段で求めた電磁界値とを用いて、前記回路素子について回路解析を行なう第３の回路解析手段と、
前記第１の回路解析手段と前記第２の回路解析手段の内部状態を、前記第３の回路解析手段で計算した内部状態で置き換える連携手段とを備える、シミュレーション装置。
【請求項２】
前記第１の解析対象物と前記回路素子とを接続する前記回路素子の一方の端子における、前記第１の電磁界解析手段で求めた電界値または磁界値と、電圧値または電流値とを相互に変換する第１の変換手段と、
前記第１の解析対象物と前記回路素子とを接続する前記回路素子の一方の端子における、前記第１の電磁界解析手段で求めた電界値または磁界値、もしくは前記第１の変換手段により求めた電圧値または電流値を記憶する第１の記憶装置と、
前記第２の解析対象物と前記回路素子とを接続する前記回路素子の他方の端子における、前記第２の電磁界解析手段で求めた電界値または磁界値と、電圧値または電流値とを相互に変換する第２の変換手段と、
前記第２の解析対象物と前記回路素子とを接続する前記回路素子の他方の端子における、前記第２の電磁界解析手段で求めた電界値または磁界値、もしくは前記第２の変換手段により求めた電圧値または電流値を記憶する第２の記憶装置とをさらに備え、
前記第３の回路解析手段は、前記回路素子について、前記第１および第２の記憶装置に記憶された２つの端子の情報に基づいて前記回路解析を行なう、請求項１記載のシミュレーション装置。
【請求項３】
前記時間領域電磁界解析としてＦＤＴＤ法を用いることを特徴とする、請求項１または２に記載のシミュレーション装置。
【請求項４】
演算部を有するコンピュータに、有限の遅延時間をもつ回路素子を介して電気的に結合された、第１の解析対象物と第２の解析対象物とに対し、電磁界回路連携解析を実行させるためのシミュレーションプログラムであって、
前記第１の解析対象物を含む第１の解析領域において、時間領域電磁界解析を行なう第１の電磁界解析ステップと、
前記第１の電磁界解析ステップと連携して、前記第１の解析領域において、前記回路素子の回路解析を行なう第１の回路解析ステップと、
前記第２の解析対象物を含む第２の解析領域において、時間領域電磁界解析を行なう第２の電磁界解析ステップと、
前記第２の電磁界解析ステップと連携して、前記第２の解析領域において、前記回路素子の回路解析を行なう第２の回路解析ステップと、
前記第１の解析対象物と前記回路素子とを接続する前記回路素子の一方の端子における、前記第１の電磁界解析ステップで求めた電磁界値と、前記第２の解析対象物と前記回路素子とを接続する前記回路素子の他方の端子における、前記第２の電磁界解析ステップで求めた電磁界値とを用いて、前記回路素子について回路解析を行なう第３の回路解析ステップと、
前記第１の回路解析ステップと前記第２の回路解析ステップでの内部状態を、前記第３の回路解析ステップで計算した内部状態で置き換える連携ステップとを、
前記演算部に実行させるシミュレーションプログラム。
【請求項５】
請求項４記載のシミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁界解析と回路解析法を連携して電流／電圧値及び電磁界強度を求める回路／電磁界解析方法に関する。
【背景技術】
【０００２】
従来、たとえば、マクスウェル微分方程式を差分化して時間領域で解く有限差分時間領域法（以下ＦＤＴＤ法：Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ）とＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ：カリフォルニア大学バークレイ校開発）に代表される回路解析法を連携して電流／電圧値及び電磁界強度を求める回路／電磁界解析方法に関する。
【０００３】
これまでに、電子機器から放射される電磁波をシミュレーションする手法として非特許文献１）“ＦＤＴＤ法による電磁界及びアンテナ解析：著者 宇野亨、コロナ社”に紹介されているＦＤＴＤ法を始めとして様々な手法が発表されている。
【０００４】
図１２は、ＦＤＴＤ法の解析セルを説明する図である。
以下、ＦＤＴＤ法について図１２を用いて簡単に説明する。ＦＤＴＤ法では電子機器のプリント基板やキャビティなどの構成物と周囲の空間を解析領域として、該解析領域を図１２に示すセルと呼ばれる微小な直方体に分割する。このとき、各セルに対して、セルを構成する物質に応じて透磁率、誘電率及び導電率が与えられる。セルのｘ，ｙ，ｚ方向の各辺の長さはそれぞれΔｘ，Δｙ，Δｚとする。
【０００５】
次に、ベクトル量である電界強度Ｅおよび磁界強度Ｈの一方、たとえば、電界強度のｘ，ｙ，ｚの各成分（Ｅx，Ｅy，Ｅz）をセルの格子の各辺上に、もう一方、たとえば、磁界強度のｘ，ｙ，ｚの各成分（Ｈx，Ｈy，Ｈz）をセルの格子面の中央に格子面に対して垂直に配置する。
【０００６】
微分形式のマクスウェルの方程式に時間および空間について中心差分を用いることで次の２式が得られる。
【０００７】
【数１】
0004484914.tif 000002
【０００８】
ここで、σ，ε,μはそれぞれ導電率、誘電率、透磁率を表し、Δｔemは計算の時間ステップを表す。
【０００９】
次にＦＤＴＤ法における時間の経過に対応する電界強度及び磁界強度を算出する順序を説明する。
【００１０】
時間刻み幅をΔｔemとし、時刻（n-1）Δｔemでの電界強度Ｅn-1、時刻（n-1/2）Δｔemでの磁界強度Ｈn-1/2が既知であるとする。時刻nΔｔemでの電界強度Ｅnは式（１）にＥn-1，Ｈn-1/2を代入して算出する。続いて、磁界強度は時刻（n+1/2）Δｔemにて、式(２)にＥn，Ｈn-1/2を代入してＨn+1/2を算出する。このように、ＦＤＴＤ法における電界強度Ｅ、磁界強度Ｈは時間的に交互に算出される。
【００１１】
このとき、ＦＤＴＤ法における時間刻み幅Δｔemは、セルのサイズに対して式（３）に示すＣｏｕｒａｎｔ安定条件を満たす必要がある。
【００１２】
【数２】
0004484914.tif 000003
【００１３】
ここでcは光速であり、時間刻み幅に対して式（３）が満たされない場合、算出された値が発散してしまうことが一般に知られている。
【００１４】
また、ＦＤＴＤ法は閉領域の解析手法であるため、開放領域の問題を扱う場合は解析領域の外壁で反射を生じてしまい誤差が生じるという問題がある。この問題に対して、解析領域の外壁に反射を生じさせないよう吸収境界と呼ばれる仮想的な境界を設ける必要がある。非特許文献１でもこれまでに提案された様々な吸収境界条件が紹介されている。
【００１５】
一方、ＳＰＩＣＥに代表される回路シミュレータが非線形素子を含む電気回路の過渡状態を解析するツールとして一般的に利用されている。また、集積回路を含む非常に多くのサブ回路をカバーするライブラリが、製造業者、ソフトウェア会社、大学関係者等により提供されている。
【００１６】
ＳＰＩＣＥ等の回路シミュレータにおける解析方法を簡単に説明する。まず、解析対象となる回路の節点における電流／電圧値を変数とし、回路素子間の接続情報及び回路素子のパラメータが記述されたネットリストに対して修正節点解析法を適用することで、非線形連立微分方程式が導出される。これを時間領域における差分とニュートン反復法を用いて代数方程式に変換する。この代数方程式を解くことで解析時刻における回路の電流／電圧値を求めることができる。その後、時間領域における差分の分だけ解析時刻を進め、上記計算を繰り返すことにより回路の電圧／電流の過渡状態を求めている。
【００１７】
非特許文献１及び特許文献１では上記ＦＤＴＤ法とＳＰＩＣＥ等回路シミュレータを時間領域で連携して非線形回路素子を含む解析領域の電磁界強度および回路過渡応答を数値シミュレーションにより解析する方法について説明されている。
【００１８】
図１３は、ＦＤＴＤ法と回路シミュレータの結合を示す概念図である。
非特許文献１では等価電流源法と等価電圧源法によるハイブリッド法が説明されている。ここでは等価電流源法について説明する。回路シミュレータにより解析する素子の２つの端子間に設定されたポートが１つのセル内にｚ軸に平行に存在するとする。式（４）で表されるアンペアの法則は素子のポートを含むＦＤＴＤセルに対して式（５）のように書き換えられる。
【００１９】
【数３】
0004484914.tif 000004
【００２０】
ここでＶはチップに印加される電圧、Ｃ＝εＡ／ΔｚはＦＤＴＤセルの静電容量（Ａ＝Δｘ・ΔｙはＦＤＴＤのセル面積、Δｚはその高さ）、Ｉ（Ｖ）（＝ＡＪ（Ｅ））はポートを流れる電流、Ｉは全セル電流ＡΔ×Ｈである。
【００２１】
すなわち、図１３に示すように、ＦＤＴＤ法と回路シミュレータの結合は、並列に接続されたコンデンサＣ、定電流源Ｉ、素子等価回路により表される。
【００２２】
図１４は、ＦＤＴＤ法と回路シミュレータとのデータの流れを時間を追って示した概念図である。
【００２３】
次に、図１４を参照して、等価電流源法におけるＦＤＴＤ法と回路シミュレータ間のデータの受け渡しについて説明する。
【００２４】
時刻（n-1）Δｔemにおける電界強度Ｅn-1および時刻（n-3/2）Δｔemにおける磁界強度Ｈn-3/2が既知であるとする。時刻（n-1/2）Δｔemにおける磁界強度Ｈn-1/2は、Ｅn-1,Ｈn-3/2を式（２）に代入し求めることができる。
【００２５】
しかしながら、時刻nΔｔemにおける電界強度Ｅnは素子を含むセルと含まないセルで算出方法が異なる。素子を含まないセルに関しては式（１）にＥn-1及びＨn-1/2を代入することにより求める。素子を含むセルに関しては回路シミュレータによる回路解析より算出する。
【００２６】
図１３の等価回路において、コンデンサの初期電圧値をＶn-1＝Ｅzn-1Δｚ、等価電流源を一定値Ｉ＝Ａ・▽×Ｈn-1/2として時刻（n-1）ΔｔemよりnΔｔemまで時間刻み幅を十分細かく取って回路シミュレーションを行なう。時刻nΔｔemにおける素子の電圧値Ｖnは素子を含むセルの電界強度Ｅzn＝Ｖn／Δｚに変換されてＦＤＴＤ法へと引き渡される。
【００２７】
等価電圧源法においても、同様にＦＤＴＤ法で求めた電界から等価電圧源値を求め、ＦＤＴＤ法で磁界を求める時刻における電流値を回路シミュレータにより解析し、磁界に変換してＦＤＴＤ法に渡して解析を進める。
【００２８】
上記のように、ハイブリット法ではＦＤＴＤ法における電磁界強度と回路シミュレータにおける電流／電圧値が関係付けられて解析が行われる。
【００２９】
さらに、特許文献１では上記ハイブリット法で回路シミュレータにおいてタイムステップが増減するものを用いた際に、ＦＤＴＤ法と回路シミュレータ間のデータ受け渡しを実現する方法の１つを提案している。
【００３０】
図１５は、部品の等価回路を示す図である。
２端子部品の等価回路については、上記の説明のように回路解析と電磁界解析の間に１つのポートを設定することで、回路解析と電磁界解析とを連携させた回路・電磁界連成解析を行うことができる。また、図１５（ａ）に示すような３端子以上の部品の等価回路でも、２つ以上のポートを設定することで、図１５（ｂ）に示すような回路として同様に回路・電磁界連成解析を行うことができる。
上記のような方法により、ＦＤＴＤ法と回路シミュレータを連携させて１つの電磁界解析空間の電磁界分布と、その上に存在する回路部品での電流・電圧を同時に解析する連成解析が実現される。
【特許文献１】特開平１１−１５３６３４号公報
【非特許文献１】“ＦＤＴＤ法による電磁界及びアンテナ解析：著者 宇野亨、コロナ社”
【発明の開示】
【発明が解決しようとする課題】
【００３１】
図１６は、一般的な電子機器製品の構成を側面方向から見た概念図である。
ところで、一般的な電子機器製品では、製品の動作に必要な内部の回路が複数の基板に分割され、それらがケーブルによって接続されているという構成がよく用いられる。このような構成では、図１６のように２つの基板とその間をつなぐケーブルをまたがって伝送される信号線の信号品質やノイズ輻射が問題となることが多くあるため、このような信号線についてシミュレーションを行う要請が生じる。
【００３２】
図１７は、図１６に示した電子機器製品に対する回路シミュレーションを説明するための概念図である。
【００３３】
非特許文献１、特許文献１の技術を用いて、図１６に示したようなケーブル（信号線）についてシミュレーションを行うことを考える。この場合、図１７のように同一の電磁界解析領域内に２つの基板を納める必要があるため、基板同士がケーブル以外の空間を通じて相互に与え合う電磁界的影響が小さいと考えられる場合においても、基板間の空間についても電磁界解析を行う必要が生じる。また同一の電磁界解析空間であるため、たとえ基板の微細度が異なる場合でも、全体の空間をセルサイズ、タイムステップをより微細な基板に合わせて解析を行うことになり、解析計算の際に必要以上の計算リソースを消費してしまう。
【００３４】
この発明は、上記のような問題を解決するためになされたものであって、その目的は、複数の基板が回路素子、たとえば、ケーブルによって接続されているような電子機器に対する連成解析を効率よく行うことが可能なシミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法を提供することである。
【課題を解決するための手段】
【００３５】
この発明の１つの局面に従うと、有限の遅延時間をもつ回路素子を介して電気的に結合された、第１の解析対象物と第２の解析対象物とに対し、電磁界回路連携解析を行なうシミュレーション装置であって、第１の解析対象物を含む第１の解析領域において、時間領域電磁界解析を行なう第１の電磁界解析手段と、第１の電磁界解析手段と連携して、第１の解析領域において、回路素子の回路解析を行なう第１の回路解析手段と、第２の解析対象物を含む第２の解析領域において、時間領域電磁界解析を行なう第２の電磁界解析手段と、第２の電磁界解析手段と連携して、第２の解析領域において、回路素子の回路解析を行なう第２の回路解析手段と、第１の解析対象物と回路素子とを接続する回路素子の一方の端子における、第１の電磁界解析手段で求めた電磁界値と、第２の解析対象物と回路素子とを接続する回路素子の他方の端子における、第２の電磁界解析手段で求めた電磁界値とを用いて、回路素子について回路解析を行なう第３の回路解析手段と、第１の回路解析手段と第２の回路解析手段の内部状態を、第３の回路解析手段で計算した内部状態で置き換える第３の連携手段とを備える。
【００３６】
好ましくは、シミュレーション装置は、第１の解析対象物と回路素子とを接続する回路素子の一方の端子における、第１の電磁界解析手段で求めた電界値または磁界値と、電圧値または電流値とを相互に変換する第１の連携手段と、第１の解析対象物と回路素子とを接続する回路素子の一方の端子における、第１の電磁界解析手段で求めた電界値または磁界値、もしくは第１の変換手段により求めた電圧値または電流値を記憶する第１の記憶装置と、第２の解析対象物と回路素子とを接続する回路素子の他方の端子における、第２の電磁界解析手段で求めた電界値または磁界値と、電圧値または電流値とを相互に変換する第２の連携手段と、第２の解析対象物と回路素子とを接続する回路素子の他方の端子における、第２の電磁界解析手段で求めた電界値または磁界値、もしくは第２の変換手段により求めた電圧値または電流値を記憶する第２の記憶装置とをさらに備え、第３の回路解析手段は、回路素子について、第１および第２の記憶装置に記憶された２つの端子の情報に基づいて回路解析を行なう。
【００３７】
好ましくは、時間領域電磁界解析としてＦＤＴＤ法を用いる。
この発明の他の局面に従うと、演算部を有するコンピュータに、有限の遅延時間をもつ回路素子を介して電気的に結合された、第１の解析対象物と第２の解析対象物とに対し、電磁界回路連携解析を実行させるためのシミュレーションプログラムであって、第１の解析対象物を含む第１の解析領域において、時間領域電磁界解析を行なう第１の電磁界解析ステップと、第１の電磁界解析ステップと連携して、第１の解析領域において、回路素子の回路解析を行なう第１の回路解析ステップと、第２の解析対象物を含む第２の解析領域において、時間領域電磁界解析を行なう第２の電磁界解析ステップと、第２の電磁界解析ステップと連携して、第２の解析領域において、回路素子の回路解析を行なう第２の回路解析ステップと、第１の解析対象物と回路素子とを接続する回路素子の一方の端子における、第１の電磁界解析ステップで求めた電磁界値と、第２の解析対象物と回路素子とを接続する回路素子の他方の端子における、第２の電磁界解析ステップで求めた電磁界値とを用いて、回路素子について回路解析を行なう第３の回路解析ステップと、第１の回路解析ステップと第２の回路解析ステップでの内部状態を、第３の回路解析ステップで計算した内部状態で置き換える連携ステップとを、演算部に実行させる。
【００３８】
好ましくは、シミュレーションプログラムはコンピュータ読み取り可能な記録媒体に格納される。
【発明の効果】
【００４０】
本発明によれば、回路基板に接続されたケーブルから放射される電磁波を効率的に解析することができる。
【発明を実施するための最良の形態】
【００４１】
以下、図面を参照しつつ本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについては詳細な説明は繰り返さない。
【００４２】
以下の説明で明らかとなるように、本発明に係る連成解析装置として機能するシミュレーション装置は、複数の基板がケーブルによって接続されているような電子機器においてケーブルから放射される電磁波を効率的に算出する。
【００４３】
図１は、本発明に係るシミュレーション装置１００の構成をブロック図形式で示す図である。
【００４４】
図１を参照して、シミュレーション装置１００の構成について説明する。
シミュレーション装置１００は、コンピュータ本体１０２と、コンピュータ本体１０２とバス１０５を介して接続される、フレキシブルディスク（Flexible Disk、以下「ＦＤ」と呼ぶ）１１６に情報を読み書きするためのＦＤドライブ１０６と、ＣＤ−ＲＯＭ（Compact Disc Read-Only Memory）１１８等の光ディスク上の情報を読み込むための光ディスクドライブ１０８と、外部とデータの授受を行なうための通信インターフェイス１２８と、表示装置としてのモニタ１０４と、入力装置としてのキーボード１１０およびマウス１１２とを備える。コンピュータ本体１０２は、バス１０５に接続されたＣＰＵ（Central Processing Unit）１２０と、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を含むメモリ１２２と、直接アクセスメモリ装置、たとえば、ハードディスク１２４を含む。
【００４５】
ハードディスク１２４は、解析対象となる回路基板の形状、基板を構成する媒質の誘電率等の物理的性質を表現するパラメータ等が格納された回路・基板ＣＡＤデータ記憶部２００と、回路基板上に配置される各部品に対応する等価回路モデルが格納されたモデルデータベース（以下、「モデルＤＢ」と呼ぶ）２０１と、電磁界解析を実行するプログラム２０２、回路解析を実行するプログラム２０３と、解析するための条件が格納された解析条件記憶部２０４と、電磁界解析の解析モデルを格納するための解析モデル記憶部２０５と、各解析の途中結果を格納するためのポート電流ケーブル内部状態記憶部２０６を含む。なお、図示省略しているが、解析の最終結果もハードディスク１２４に格納される。
【００４６】
ここで、たとえば、回路・基板ＣＡＤデータ２００、モデルＤＢ２０１、解析条件２０４については、通信インターフェイス１２８を介して、外部のデータベースから供給されてもよい。また、本発明に係るシミュレーションを行なうプログラムは、ＦＤ１１６、またはＣＤ−ＲＯＭ１１８等の記憶媒体によって供給されてもよいし、他のコンピュータにより通信回線を経由して供給されてもよい。電磁界解析、回路解析の実行は、通信インターフェイス１２８を介して、外部のコンピュータに実行させ、その結果をハードディスク１２４に格納させてもよい。
【００４７】
演算処理装置として機能するＣＰＵ１２０は、メモリ１２２をワーキングメモリとして、上述した各プログラムに対応した処理を実行する。
【００４８】
なお、ＣＤ−ＲＯＭ１１８は、コンピュータ本体に対してインストールされるプログラム等の情報を記録可能な媒体であれば、他の媒体、たとえば、ＤＶＤ−ＲＯＭ（Digital Versatile Disc）やメモリーカードなどでもよく、その場合は、コンピュータ本体１０２には、これらの媒体を読み取ることが可能なドライブ装置が設けられる。また、バス１０５には、カセット形式の磁気テープを着脱自在に装着してアクセスする磁気テープ装置が接続されていてもよい。
【００４９】
本発明に係るシミュレーションを行なうプログラムは、上述の通り、ＣＰＵ１２０により実行されるソフトウェアである。一般的に、こうしたソフトウェアは、ＣＤ−ＲＯＭ１１８、ＦＤ１１６等の記憶媒体に格納されて流通し、ＣＤ−ＲＯＭドライブ１０８またはＦＤドライブ１０６等により記憶媒体から読み取られてハードディスク１２４に一旦格納される。または、コンピュータ１００がネットワークに接続されている場合には、ネットワーク上のサーバから一旦ハードディスク１２４にコピーされる。そうしてさらにハードディスク１２４からメモリ１２２中のＲＡＭに読み出されてＣＰＵ１２０により実行される。なお、ネットワーク接続されている場合には、ハードディスク１２４に格納することなくＲＡＭに直接ロードして実行するようにしてもよい。
【００５０】
図１に示したコンピュータのハードウェア自体およびその動作原理は一般的なものである。したがって、本発明の機能を実現するに当り本質的な部分は、ＦＤ１１６、ＣＤ−ＲＯＭ１１８、ハードディスク１２４等の記憶媒体に記憶されたソフトウェアである。
【００５１】
図２は、ＣＰＵ１２０の機能的構成を示す機能ブロック図である。
図２を参照して、ＣＰＵ１２０の行う処理の機能的構成を説明する。
【００５２】
なお、以下では回路基板の個数が２つであるものとして説明する。回路基板の個数が増加した場合にも、各回路基板と接続ケーブルについて同様の機能ブロックを追加することで、本発明は、適用可能である。
【００５３】
ＣＰＵ１２０は、機器（回路基板）の解析モデルを作成するモデル作成部２１０と、電磁界解析を実行するプログラム２０２および回路解析を実行するプログラム２０３に従い第１の回路基板に対して電磁界解析と回路解析とを連成して行なう第１連成解析部２２０と、電磁界解析を実行するプログラム２０２および回路解析を実行するプログラム２０３に従い第２の回路基板に対して電磁界解析と回路解析とを連成して行なう第２連成解析部２３０と、第１連成解析部２２０および第２連成解析部２３０と連携してケーブルの内部状態の解析を行なうケーブル内部状態解析部２４０と、各解析の制御を行なう全体制御部２５０とから構成される。
【００５４】
モデル作成部２１０は、回路・基板ＣＡＤデータ記憶部２００やモデルＤＢ２０１から、ＣＡＤ設計データ、各構成要素の構造情報および物性値を読み込み、３次元構造情報を構築する。そして、構築した３次元構造情報を解析モデル記憶部２０５に格納する。たとえば、プリント基板が解析対象の場合、モデル作成部２１０は、誘電体からなる基板および導体等からなる基板を構成する物質の物性値と、各層における各物質の２次元構造情報、及び、プリント基板の積層方向（厚み方向）の構造情報を読み込むことにより３次元構造情報を構築する。
【００５５】
第１連成解析部２２０は、第１の回路基板に対する電磁界解析と回路解析との連成解析処理を制御する第１連成解析制御部２２２と、第１連成解析制御部２２２に制御され電磁界解析を実行する第１電磁界解析部２２４と、第１連成解析制御部２２２に制御され回路解析を実行する第１回路解析部２２６を含む。
【００５６】
第２連成解析部２３０は、第２の回路基板に対する電磁界解析と回路解析との連成解析処理を制御する第２連成解析制御部２３２と、第２連成解析制御部２３２に制御され電磁界解析を実行する第２電磁界解析部２３４と、第２連成解析制御部２３２に制御され回路解析を実行する第２回路解析部２３６を含む。
【００５７】
第１電磁界解析部２２４は、解析条件記憶部２０４、解析モデル記憶部２０５からデータを読み込み、第１の回路基板について電磁界解析を行なう。そして、解析した結果をポート電流ケーブル内部状態記憶部２０６に書き込む。本実施の形態では、ＦＤＴＤ法による電磁界解析を行なう。ＦＤＴＤ法では、図１２に示したように未知電界を配置する格子と未知磁界を配置する格子とを、格子の半分の幅だけずらすＹｅｅ格子という構造により解析が行なわれる。ＦＤＴＤ法は、これらの未知電界および磁界と、隣接する未知磁界および電界との間に働く関係式をマクスウェルの電磁界方程式を差分化することによって導き、それを基に未知電界および磁界をあるタイムステップを単位に更新していくことで全体の電磁界挙動を求める解析手法である。この解析手法に従えば、あるタイムステップで電界を更新し、１／２タイムステップ後に磁界を更新し、１タイムステップ後に電界を更新するというようにして、電界および磁界を交互に求めることができる。
【００５８】
なお、解析条件記憶部２０４には、端子の信号名や、格子セルの寸法、ＦＤＴＤ解析のタイムステップ等が含まれる。
【００５９】
第１回路解析部２２６は、信号の配線構造が記載されている基板のＣＡＤデータおよび、その信号に関する素子の等価回路を、回路・基板ＣＡＤデータ記憶部２００やモデルＤＢ２０１から読み込み、第１の回路基板について回路解析を実行する。そして、解析結果をポート電流ケーブル内部状態記憶部２０６に書き込む。
【００６０】
第２電磁界解析部２３４および第２回路解析部２３６は、第２の回路基板について、それぞれ、第１電磁界解析部２２４および第１回路解析部２２６と同様の解析を行なう。
【００６１】
ケーブル内部状態解析部２４０は、第１連成解析部２２０によるケーブルのポート１に対する解析結果と、第２連成解析部２３０によるケーブルのポート２に対する解析結果とに基づいて、ケーブルについての回路解析を実行する。
【００６２】
全体制御部２５０は、第１連成解析部２２０、第２連成解析部２３０およびケーブル内部状態解析部２４０が実行する処理を制御する。
【００６３】
図３は、本発明の連成解析手続きの概念を示す概念図である。
図３を参照して、図１６に示したような解析対象に対して、第１の基板と第２の基板を別々の解析空間である電磁界解析領域１と電磁界解析領域２に分ける。同一のケーブルに対する回路解析問題の一方のポート１を第１の基板上に配置し、他方のポート２を第２の基板上に配置する。ここで、２つの解析空間である電磁界解析領域１と電磁界解析領域２との両者にポートを持つケーブルの回路解析問題については、回路解析モデルは現実に存在する有限長のケーブルの特性に従っているものであるため、２つのポートそれぞれの電圧・電流変化がもう一方のポートに影響を及ぼすまでに、有限の時間ΔＴｄ０の遅延が生じる。そのため０＜ΔＴｄ＜ΔＴｄ０なる時間ΔＴｄを導入して全体の解析時刻を
ｉΔＴｄ≦ｔ＜（ｉ＋１）ΔＴｄ（ｉ＝０，１，２，…）
のような解析時刻範囲に分割すると、分割された各解析時刻範囲の初期時刻ΔＴｄにおける回路解析の内部状態が正確であれば、一方のポートにおいてのみ情報連携を行えば、もう一方のポートにいかなる値を入力しても、その時刻範囲の間のポートに関して正確に解析を行うことができる。
【００６４】
図４は、このような連成解析手続きの流れを示す概念図である。
図４で表されるように、次のような手順で、解析時刻範囲ｉΔＴｄ≦ｔ＜（ｉ＋１）ΔＴｄごとに解析を進めることにより、電磁界解析・回路解析連成解析を正確に進めることができる。
【００６５】
まず、第１の基板を含む解析空間である電磁界解析領域１では、第１電磁界解析部２２４が、第１の基板の解析に必要な空間的な微細度に応じてセルサイズ、タイムステップＴAを設定しＦＤＴＤ法により電磁界解析を行う。この際、第１の基板と回路解析問題を接続するポート１で電流源法による電圧、電流入出力タイミングでの情報連携と電流値保存を実行しつつ、解析時刻範囲ｉΔＴｄ≦ｔ＜（ｉ＋１）ΔＴｄの間、第１回路解析部２２６が第１の回路解析を進める。なお、このとき、ポート２にはダミーデータ（たとえば、所定の定数値）が与えられる。
【００６６】
同様に、第２の基板を含む解析空間である電磁界解析領域１では、第２電磁界解析部２３４が、第２の基板の微細度に応じてセルサイズ、タイムステップＴBを設定しＦＤＴＤ法により電磁界解析を行う。この際、第２の基板と回路解析問題を接続するポート２で電流源法による電圧、電流入出力タイミングでの情報連携と電流値保存を実行しつつ、解析時刻範囲ｉΔＴｄ≦ｔ＜（ｉ＋１）ΔＴｄの間、第２回路解析部２３６が第２の回路解析を進める。なお、このとき、ポート１にはダミーデータ（たとえば、所定の定数値）が与えられる。
【００６７】
また、２つの解析空間での電流源法による電流入力タイミングで保存した第１、第２の回路解析に入力された電流値を用いて、ケーブル内部状態解析部２４０は、解析時刻範囲ｉΔＴｄ≦ｔ＜（ｉ＋１）ΔＴｄの間、第３の回路解析を行う。
【００６８】
続いて、時刻（ｉ＋１）ΔＴｄでの第３の回路解析の内部状態を第１、第２の回路解析の内部状態に代入する。
【００６９】
図５は、本発明の連携解析装置として機能するＣＰＵ１２０における機能の構成と情報の流れを表す図である。
【００７０】
ＣＰＵ１２０は、全体の制御を行う全体制御部２５０と、解析空間の電磁界解析領域１と電磁界解析領域１上に存在するポート１についての解析値を計算するためのケーブルの回路解析の連成解析を行う第１連成解析部２２０と、解析空間の電磁界解析領域２と電磁界解析領域２上に存在するポート２についての解析値を計算するためのケーブルの回路解析の連成解析を行う第２連成解析部２３０と、ケーブルの回路解析を行いケーブルの内部状態を計算するケーブル内部状態解析部２４０で構成される。
【００７１】
図４において説明したとおり、第１連成解析部２２０からのポート１の電流情報と、第２連成解析部２３０からのポート２の電流情報とに基づき、ケーブル内部状態解析部２４０がケーブルの内部状態（ケーブル内部の電流値、電圧値の分布）を計算し、計算結果を、それぞれポート１とポート２の内部状態（電流値）として第１連成解析部２２０および第２連成解析部２３０の次の時間ステップの計算のために出力する。なお、このとき、ケーブル内部状態解析部２４０が計算したポート１とポート２の内部状態は、一旦、ポート電流ケーブル内部状態記憶部２０６に書き込まれてから、第１連成解析部２２０および第２連成解析部２３０に引き渡される。
【００７２】
図６は、第１連成解析部２２０の機能の構成と情報の流れを表す図であり、図７は、第２連成解析部２３０の機能の構成と情報の流れを表す図である。
【００７３】
図６に示すように、第１連成解析部２２０は、解析空間の電磁界解析領域１の電磁界解析を行う第１電磁界解析部２２４と、第１電磁界解析部２２４と連携することで解析空間の電磁界解析領域１上に存在するポート１についての解析値を計算するためのケーブルの回路解析を行う第１回路解析部２２６と、第１電磁界解析部２２４および第１回路解析部２２６の制御を行う第１連成解析制御部２２２で構成され、各時刻でのポート１の電流値は、ポート電流ケーブル内部状態記憶部２０６中のポート１電流記憶部２０６−１に保存される。
【００７４】
同様にして、図７に示すように、第２連成解析部２３０は、解析空間の電磁界解析領域２の電磁界解析を行う第２電磁界解析部２３４と、第２電磁界解析部２３４と連携することで解析空間の電磁界解析領域２上に存在するポート２についての解析値を計算するためのケーブルの回路解析を行う第２回路解析部２３６と、第２電磁界解析部２３４および第２回路解析部２３６の制御を行う第２連成解析制御部２３２で構成され、各時刻でのポート２の電流値は、ポート電流ケーブル内部状態記憶部２０６中のポート２電流記憶部２０６−２に保存される。
【００７５】
図８は、ケーブル内部状態解析部２４０の機能の構成と情報の流れを表す図である。
ケーブル内部状態解析部２４０は、ケーブルの回路解析について正確な内部状態を計算する第３回路解析部２４４と、第３回路解析部２４４の制御を行うケーブル内部状態解析制御部２４２で構成される。
【００７６】
以下では、連携解析装置の動作について説明する。
図９は、全体制御部の動作を表すフローチャートである。それぞれの処理を以下で説明する。
【００７７】
[初期化]  ステップＳ１０２において、解析の設定を記述した解析条件入力ファイルの情報を元に次に挙げる初期化処理を行う。
【００７８】
すなわち、解析空間の電磁界解析領域１について計算のタイムステップΔＴ１、解析空間の電磁界解析領域２についての計算のタイムステップΔＴ２、２つの領域の解析を独立して進める時間間隔ΔＴｄを解析条件入力ファイルから読み込む。ただし、あらかじめケーブルの回路としての遅延時間をΔＴｄ０として０＜ΔＴｄ＜ΔＴｄ０を満たすように設定されているものとする。また、第１電磁界解析部２２４、第２電磁界解析部２３４、全体解析のそれぞれの現在時刻を表す変数ｎ，ｍ，ｉを、それぞれ０に初期化する。
【００７９】
[時刻範囲更新]  ステップＳ１０４において、２つの領域の解析を独立して進める時刻範囲を現在のiの値を元に更新する。時刻範囲の始点ｔsは次の式によって計算する。
【００８０】
ts=iΔTd ……………………式(６)
また、時刻範囲の終点teを次の式によって計算する。
【００８１】
te=min((i+1) ΔTd,Tend) ……………………式(７)
ただし、Tendは全体解析の終了時刻である。
【００８２】
[連成解析計算]  ステップＳ１０６において、第１および第２連成解析部にts≦t＜teの時刻範囲の解析実行指示を出し、計算終了まで待機する。
【００８３】
[終了判定]  ステップＳ１０８において、たとえば、C++言語の判定式であれば、te==Tendとなる場合に解析を終了する。
【００８４】
[ケーブル内部状態解析計算]  一方、解析が終了していない場合は、ステップＳ１１０において、ケーブル内部状態解析部にts≦t＜teの時刻範囲の解析実行指示を出し、計算終了まで待機する。ケーブル内部状態解析部では２つの連成解析部が計算に伴い出力したts≦t＜teの間のポート電流をもとに解析を進め、ケーブル内部状態を更新する。
【００８５】
[第１および第２回路解析部の内部状態更新]  ステップＳ１１２において、全体制御部２５０は、第１および第２連成解析部２２６，２３６に、第１および第２回路解析部２２６，２３６の内部状態をケーブル内部状態解析部２４０の第３回路解析部２４４で計算した内部状態で上書きする指示を出す。
【００８６】
[時刻更新]  ステップＳ１１４において、時刻範囲の番号を表すiに１を加える。その後時刻範囲更新処理に移行する。
【００８７】
図１０は、第１連成解析部２２０の動作を表すフローチャートである。それぞれの処理を以下で説明する。
【００８８】
[初期化]  ステップＳ２０２において、全体制御部２５０の指示に従い、第１連成解析制御部２２２は、第１電磁界解析部２２４に初期化指示を出し、解析空間の電磁界解析領域１の計算を進めるための係数の初期化および、電界・磁界変数の初期化を行う。また、第１回路解析部２２６にも、同様に初期化指示を出し、回路解析の内部状態を初期化する。
【００８９】
第１回路解析部２２６の現在の解析時刻tcs1を０に初期化する。また、ポート１の現在の電流値Ｉ１をあらかじめ設定された値に初期化する。
【００９０】
[時刻nＴ１電界計算(ポート以外)]  ステップＳ２０４において、ポート１以外の電磁界解析領域１の電界について第１電磁界解析部２２４に指示を出して、時刻nＴ１の電界計算を行う。
【００９１】
[回路解析電圧計算]  ステップＳ２０６において、第１連成解析制御部２２２は、第１回路解析部２２６に指示を出し、第１回路解析部２２６の現在の解析時刻tcs1からnT１までポート１の電流値がI１であるとして回路解析を行い、時刻nT１でのポート１の電圧値V１を求める。この際I２の値には任意の値(例としてI２=0)を設定し解析を進める。tcs1をnＴ1に更新する。
【００９２】
[ポート１電界値更新]  ステップＳ２０８において、電磁界解析領域１のポート１の電界変数Ｅ１をポート１のサイズΔｚ１と電圧値Ｖ１からＥ１＝Ｖ１／Δｚ１のように計算する。
【００９３】
[時刻(n+1/2)Ｔ１磁界計算]  ステップＳ２１０において、電磁界解析領域１の電界について第１電磁界解析部２２４に指示を出して、時刻(n+1/2)Ｔ１の磁界計算を行う。
【００９４】
[時刻(n+1/2)Ｔ１ポート１電流計算]  ステップ２１２において、ポート１の周りの磁界値からポート１の電流I１をI１＝Ａ×Ｈの式により計算し、ポート１電流記憶部２０６−１に時刻(n+1/2)Ｔ１でのポート１の電流値I１として記録する。
【００９５】
[時刻範囲終了判定]  ステップ２１４において、第１連成解析制御部２２２は、(n+1/2)Ｔ１≦teが「真」である場合、ステップＳ２１６の[内部状態更新]処理に移行させる。「偽」である場合、第１連成解析制御部２２２は、ステップＳ２１８の[n更新]処理に処理を移行させる。
【００９６】
[内部状態更新]  ステップＳ２１６において、全体解析部２５０に時刻範囲計算が終了したことをあらわす情報を伝え、内部状態更新指示が出されるまで待機する。内部状態更新指示が出されたら、第１回路解析部２２６の保持する内部状態を第３回路解析部２４４から受け取った内部状態で上書きする。また回路解析部１の現在の解析時刻tcs1の値を回路解析部３の現在の解析時刻tcs3の値で上書きする。
【００９７】
[n更新]  ステップＳ２１８において、第１連成解析制御部２２２は、ｎに１を加え、ステップＳ２０４の[時刻nＴ１電界計算(ポート以外)]処理に移行させる。
【００９８】
なお、第２連成解析部２３０の動作についても、第１連成解析部２２０の動作と同様である。
【００９９】
図１１は、ケーブル内部状態解析部の動作を表すフローチャートである。それぞれの処理を以下で説明する。
【０１００】
[初期化]  ステップＳ３０２において、全体制御部２５０の指示に従い、第３回路解析部２４４の現在の解析時刻tcs3,n3,m3を０に初期化する。また、第３回路解析部２４４の内部状態を初期化する。
【０１０１】
[I1入力]  ステップＳ３０４において、ケーブル内部状態解析制御部２４２は、第３回路解析部２４４の現在の解析時刻tcs3とn3*Ｔ1とが一致している場合には、時刻(n3+1/2)*Ｔ1のポート電流I1の値を、第３回路解析部２４４が算出した新たなI1とする（ステップＳ３０６）。一致していない場合には、ケーブル内部状態解析制御部２４２は、ステップＳ３１０の[I2入力]に処理を移行させる。
【０１０２】
[n3更新]  ステップＳ３０８において、ケーブル内部状態解析制御部２４２は、ステップ変数n3に1を加える。
【０１０３】
[I2入力]  ステップＳ３１０において、ケーブル内部状態解析制御部２４２は、第３回路解析部２４４の現在の解析時刻tcs3とm3*Ｔ2が一致している場合には、時刻(m3+1/2)*Ｔ2におけるポート電流Ｉ2を値を第３回路解析部２４４が算出した新たな新たなＩ2とする（ステップＳ３１２）。一致していない場合には、ケーブル内部状態解析制御部２４２は、ステップＳ３１６の[tnext更新]に処理を移行させる。
【０１０４】
[m3更新]  ステップＳ３１４にて、ケーブル内部状態解析制御部２４２は、m3に１を加える。
【０１０５】
[tnext計算]  ステップＳ３１６にて、ケーブル内部状態解析制御部２４２は、たとえば、C++言語であれば、以下の式
tnext=std::min(n3*T1,m3+*T1)
により、第３回路解析部２４４の次の中断時刻tnextを計算する。
【０１０６】
[tcs3<=t<tnext回路解析]  ステップＳ３１８にて、第３回路解析部２４４のは、時刻tcs3<=t<tnextの間の回路解析を現在のポート電流I1,I2を用いて計算する。
【０１０７】
[tcs3更新]  ケーブル内部状態解析制御部２４２は、第３回路解析部２４４の現在の解析時刻tcs3の新しい値としてtnextの値を設定する（Ｓ３２０）。
【０１０８】
[時刻範囲終了判定]  ステップＳ３２２にて、ケーブル内部状態解析制御部２４２は、たとえば、C++言語であれば、以下の式
te<=std::min((n3+1)*T1,(m3+1)*T1)
により判定が「真」になった場合、ステップＳ３２４の内部状態出力処理に移行する。一方、ケーブル内部状態解析制御部２４２は、「偽」になった場合には、ステップＳ３０４の[I1入力]の処理に戻る。
【０１０９】
[内部状態出力]  ステップＳ３２４にて、第１および第２連成解析部２２０，２３０に、第３回路解析部２４４の内部状態とtcs3の値を出力する。その後、全体解析部２５０から新しい時刻範囲の計算指示が出るまで待機し、計算指示があれば、ケーブル内部状態解析制御部２４２は、ステップＳ３０４の[I1入力]処理に移行する。
【０１１０】
このような処理により、２枚の基板とその間を接続するケーブルのように電気的な結合のある２つの構造を解析する際、相互に電磁界的結合により与え合う影響が小さいと考えられる場合に適用することで必要な計算機リソースや解析時間を削減することができる。
【０１１１】
さらに２つの電磁界解析領域でそれぞれの解析領域内に含まれる構造の微細度に応じて異なるセルサイズを用いて解析を行うことで、さらなる必要な計算機リソースや解析時間を削減することができる。さらに計算機資源の制約により、２つの電磁界解析を同一の計算機上で途中の内部状態を外部記憶装置などに保存しながら交換して交互に実行する際に、交換回数を少なくできるため効率よく解析を進めることができる。もしくは２つの電磁界解析をネットワーク的に遠い２つの計算機で進める際、通信頻度が少ないため効率よく解析を進めることができる。
【０１１２】
また、本願発明では、基板からの放射、基板内部の電磁界分布をも、直接求めることができる。これにより、たとえば、ある信号線から基板内の別の信号線へ伝わるノイズなどを求めることも可能である。
【０１１３】
なお、以上の説明では、回路解析と電磁界解析とを連成解析として実行する場合に、等価電流源モデルにより両者を結合しているが、たとえば、等価電圧源モデルによって結合させてもよい。この場合、電界値と電圧値との相互の変換により、または、磁界値と電流値との相互の変換により、回路解析と電磁界解析とが連成解析される。したがって、回路解析と電磁界解析との連成解析にあたって、変換される電界値または磁界値の一方をさす場合に、これらを総称して「電磁界値」と呼ぶ。
【０１１４】
また、本願発明では、解析対象物として、２つの回路基板と、これらの回路基板を電気的に結合する回路素子とについて、電磁界解析と回路解析とを連携させて解析する手続きについて説明した。
【０１１５】
このような解析対象物の個数は、上述のとおり２つの回路基板に限定されるものではない。さらに、「結合する回路素子」については、以上の説明では、ケーブルを具体例として説明したが、本発明の方法で正しく計算を進めるための条件は回路素子の２つのポート間に有限の遅延時間があるということだけで十分である。回路解析の内部で生じる計算誤差を除けば、内部に受動回路だけでなくトランジスタや電源などの能動素子を含んでいても、第１の回路解析部のポート１での出力値と第３の回路解析部のポート１での値は、遅延時間の間ポート２の入力値の影響を受けないために一致することになる。同様に、第２の回路解析部のポート２での出力値と第３の回路解析部のポート２での値は、遅延時間の間ポート１の入力値の影響を受けないために一致することになる。したがって、第３の回路解析部の内部状態は、基板１の電磁界解析と、基板２の電磁界解析と、ケーブルの回路解析を同期させて解析した際のケーブルの回路解析の内部状態と一致することになる。したがって、「結合する回路素子」としては、「有限の遅延時間を持つ伝送路などの回路素子」であれば、有限の遅延時間が生じれば内部の構造は任意の構造に対して、本発明を適用できる。有限の遅延時間を生じる構造の例として、Berkeley SPICEの伝送線路モデル(T element)やLCラダー回路がある。これらの構造を内部に含むことにより２つのポート間に有限の遅延時間をもつ回路素子モデルならば、本願発明は適用可能である。したがって、「結合する回路素子」としては、より特定的に表現するとすれば、「Berkeley SPICE等で使用される伝送線路モデル(T element)やLCラダー回路などの遅延時間を生じる構造を含むことにより、２つのポート間に有限の遅延時間をもつ任意の回路素子」に対して本発明を適用可能ということもできる。
【０１１６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１１７】
【図１】本発明に係るシミュレーション装置１００の構成をブロック図形式で示す図である。
【図２】ＣＰＵ１２０の機能的構成を示すブロック図である。
【図３】本発明の連成解析手続きの概念を示す概念図である。
【図４】連成解析手続きの流れを示す概念図である。
【図５】本発明の連携解析装置として機能するＣＰＵ１２０における機能の構成と情報の流れを表す図である。
【図６】第１連成解析部２２０の機能の構成と情報の流れを表す図である。
【図７】第２連成解析部２３０の機能の構成と情報の流れを表す図である。
【図８】ケーブル内部状態解析部２４０の機能の構成と情報の流れを表す図である。
【図９】全体制御部の動作を表すフローチャートである。
【図１０】第１連成解析部２２０の動作を表すフローチャートである。
【図１１】ケーブル内部状態解析部の動作を表すフローチャートである。
【図１２】ＦＤＴＤ法の解析セルを説明する図である。
【図１３】ＦＤＴＤ法と回路シミュレータの結合を示す概念図である。
【図１４】ＦＤＴＤ法と回路シミュレータとのデータの流れを時間を追って示した概念図である。
【図１５】部品の等価回路を示す図である。
【図１６】一般的な電子機器製品の構成を側面方向から見た概念図である。
【図１７】図１６に示した電子機器製品に対する回路シミュレーションを説明するための概念図である。
【符号の説明】
【０１１８】
１００  シミュレーション装置、１０２  コンピュータ本体、１０４  モニタ、１０５  バス、１０６  ＦＤドライブ、１０８  光ディスクドライブ、１１０  キーボード、１１２  マウス、１１６  ＦＤ、１１８  ＣＤ−ＲＯＭ、１２０  ＣＰＵ、１２２  メモリ、１２４  ハードディスク、１２８  通信インターフェイス、２００  回路・基板ＣＡＤデータ、２０１  モデルＤＢ、２０２  電磁界解析を実行するプログラム、２０３  回路解析を実行するプログラム、２０４  解析条件、２０５  解析モデル、２０６  ポート電流ケーブル内部状態記憶部、２１０  電磁界解析部、２１０  モデル作成部、２２０  第１連成解析部、２２２  第１連成解析制御部、２２４  第１電磁界解析部、２２６  第１回路解析部、２３０  第２連成解析部、２３２  第２連成解析制御部、２３４  第２電磁界解析部、２３６  第３回路解析部、２４０  ケーブル内部状態解析部。
【図１】
0004484914.tif 000005
【図２】
0004484914.tif 000006
【図３】
0004484914.tif 000007
【図４】
0004484914.tif 000008
【図５】
0004484914.tif 000009
【図６】
0004484914.tif 000010
【図７】
0004484914.tif 000011
【図８】
0004484914.tif 000012
【図９】
0004484914.tif 000013
【図１０】
0004484914.tif 000014
【図１１】
0004484914.tif 000015
【図１２】
0004484914.tif 000016
【図１３】
0004484914.tif 000017
【図１４】
0004484914.tif 000018
【図１５】
0004484914.tif 000019
【図１６】
0004484914.tif 000020
【図１７】
0004484914.tif 000021