(57)【特許請求の範囲】
【請求項１】
第２基板上に、各々並んで形成される複数の第１電極及び第２電極と、前記第１及び第２電極に交差しながら、前記第２基板に対向する第１基板上に形成される複数の第３電極と、前記第１電極及び第２電極を覆いながら、前記第２基板前面に形成される誘電層とを含むプラズマパネルを駆動するプラズマディスプレイパネルの駆動方法であって、
（ａ）前記プラズマパネルの温度を測定する段階と、
（ｂ）リセット期間で、前記第１電極に、第１電圧から第２電圧へ緩慢に下降する電圧を印加する段階と、
（ｃ）リセット期間で、前記第１電極に、第１期間の間、前記第２電圧を維持する段階と、を含み、
前記第１期間は、前記段階（ａ）で測定された温度によって可変することを特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１期間は４０μｓ以上であることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記プラズマパネルは、前記誘電層を覆いながら、質量比９９.６％以上の純度を有するＭｇＯを含む保護膜をさらに含むことを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記段階（ｂ）で前記第１電極に前記第１電圧を印加する前に、前記第１電極に、第３電圧から第４電圧へ緩慢に上昇する電圧を印加した後、第２期間の間前記第４電圧を維持することを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２期間は、前記段階（ａ）で測定された温度によって可変することを特徴とする、請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第２期間は４０μｓ以上であることを特徴とする、請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第１期間は、前記段階（ａ）で測定された温度が第１温度以上又は前記第１温度より低い第２温度以下である場合に長くなることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第２期間は、前記段階（ａ）で測定された温度が第１温度以上又は前記第１温度より低い第２温度以下である場合に長くなることを特徴とする、請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記ＭｇＯは、Ｃａ、Ａｌ、Ｓｉ、Ｆｅ、Ｚｎ、Ｎａ、Ｃｒ、及びＭｎからなる群より選択される不純物をさらに含むことを特徴とする、請求項３に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネルはプラズマ現象を利用した表示装置であって、非真空状態の気体雰囲気で空間的に分離された二つの接点間にある程度以上の電位差が印加されれば放電が発生するが、これを気体放電現象と称す。
【０００３】
プラズマディスプレイパネルは、このような気体放電現象を画像表示に応用した平板表示素子であって、その間に放電気体が充填された両基板に電極を交差対向させるマトリックス構造を基本的に有するようになる。
【０００４】
このようなプラズマディスプレイパネルは直流型と交流型があり、このうちで交流型が最も幅広く使用されている。
【０００５】
交流型プラズマ表示ディスプレイパネルは、放電気体が充填された両基板に電極を交差対向して配列し、隔壁で区画した基本的構造を有するが、一方の電極上に壁電荷を形成する誘電層が被覆され、対向層の電極に蛍光層が形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記電極、隔壁、誘電層などは、経済的な面を考慮して、一般的な印刷工程で形成されることによって膜が厚く形成され、そのため、薄膜工程に比べて成膜状態が非常に不良である。
【０００７】
したがって、放電によって発生した電子及びイオンのスパッタリング（sputtering）により誘電層とその下部の電極が損傷されて、交流型プラズマディスプレイ素子の寿命を短縮させる問題が発生する。
【０００８】
これを解決するため、放電時のイオン衝撃の影響を減少させるために、誘電層上に数百ｎｍ程度の薄い厚さで保護膜を形成する。一般的に、保護膜材料としては単結晶ＭｇＯが使用されている。しかし、このような単結晶ＭｇＯは、溶融時に固溶限界の差により、単位材料内に固溶されている微量成分に差があり、高純度の材料に製造し難いという問題点がある。
【０００９】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、高純度ＭｇＯを使用して応答遅延時間を短縮させ、温度による放電不安定を防止するプラズマディスプレイパネル及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１４】
また、上記課題を解決するために、本発明の別の観点によれば、第１基板上に各々並んで形成される複数の第１電極及び第２電極と、前記第１及び第２電極に交差しながら、第２基板上に形成される複数の第３電極と、そして前記第１電極及び第２電極を覆いながら、前記第２基板前面に形成される誘電層とを含むプラズマパネルを駆動するプラズマディスプレイパネルの駆動方法であって、（ａ）前記プラズマパネルの温度を測定する段階と、（ｂ）リセット期間で、前記第１電極に、第１電圧から第２電圧へ緩慢に下降する電圧を印加する段階と、（ｃ）リセット期間で、前記第１電極に、第１期間の間、前記第２電圧を維持する段階とを含み、前記第１期間は、前記段階（ａ）で測定された温度によって可変するプラズマディスプレイパネルの駆動方法が提供される。
【００１５】
前記第１期間は４０μｓ以上であっても良い。
【００１６】
前記プラズマパネルは、前記誘電層を覆いながら、質量比９９.６％以上の純度を有するＭｇＯを含む保護膜をさらに含むものであっても良い。また、前記ＭｇＯは、Ｃａ、Ａｌ、Ｓｉ、Ｆｅ、Ｚｎ、Ｎａ、Ｃｒ、及びＭｎからなる群より選択される不純物をさらに含むものであっても良い。
【００１７】
前記段階（ｂ）で前記第１電極に前記第１電圧を印加する前に、前記第１電極に、第３電圧から第４電圧へ緩慢に上昇する電圧を印加した後、第２期間の間前記第４電圧を維持するものであって良い。
【００１８】
前記第２期間は、前記段階（ａ）で測定された温度によって可変するものであっても良い。
【００１９】
前記第２期間は４０μｓ以上であっても良い。
【００２０】
前記第１期間は、前記段階（ａ）で測定された温度が第１温度以上又は前記第１温度より低い第２温度以下である場合に長くなるものであっても良い。
【００２１】
前記第２期間は、前記段階（ａ）で測定された温度が第１温度以上又は前記第１温度より低い第２温度以下である場合に長くなるものであっても良い。
【発明の効果】
【００２２】
本発明によれば、焼結方式で製造された高純度ＭｇＯを含む保護膜で、Ｖｓｅｔ電圧の印加時間又はＶｎｆ電圧の印加時間をプラズマパネルの温度によって可変させて、リセット期間の壁電荷を充分に蓄積できるようにすることによって放電を安定化させることができる。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２４】
本発明はプラズマ保護膜に関するものであって、このような保護膜を有するプラズマディスプレイパネルの一例を図１に示した。図１に示したように、本発明のプラズマディスプレイパネルは、任意の間隔をおいて実質的に平行に配置される第１基板１及び第２基板１１を含む。第１基板１上に、一方向（図面のＹ方向）に沿ってアドレス電極３が形成され、アドレス電極３を覆いながら、第１基板１の前面に第１誘電体層５が形成される。この第１誘電体層５の上に、各アドレス電極３の間に隔壁７が形成され、各々の隔壁７の間に赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の蛍光体層９が位置する。
【００２５】
そして、第１基板１に対向する第２基板１１の一面には、アドレス電極３と直交する方向（図面のＸ方向）に沿って一対の透明電極１３ａとバス電極１３ｂとで構成される表示電極１３が形成され、表示電極１３を覆いながら、第２基板１１全体に透明誘電体層１５と保護膜１７が位置する。前記対を成す表示電極１３の中で任意のいずれか一つを維持電極（Ｘ電極）といい、残りの一つを走査電極（Ｙ電極）という。これにより、アドレス電極３と表示電極１３の交差地点が放電セルを構成し、前記放電セルは放電ガスで満たされる。
【００２６】
本発明のプラズマディスプレイパネルで、保護膜には、純度が９９.６％以上、好ましくは９９.８乃至１００％である高純度ＭｇＯを含む。この高純度ＭｇＯは、Ｃａ、Ａｌ、Ｓｉ、Ｆｅ、Ｚｎ、Ｎａ、Ｃｒ又はＭｎの不純物を含むことができる。
【００２７】
前記高純度ＭｇＯは、焼結方式で製造されたポリクリスタルが好ましい。また、このような焼結方式で製造された高純度ＭｇＯを含む保護膜を使用する場合、速い応答性を期待することができるが、温度により放電特性が安定化できないという問題が発生する。つまり、焼結方式で製造された高純度ＭｇＯを含む保護膜を使用する場合、低温及び高温で壁電荷が不安定になり、低放電が誘発する問題が発生する。
【００２８】
温度が低くなると電荷の移動が遅くなり、そのために放電の応答速度が遅くなるだけでなく、壁電荷が蓄積するのに多少長期間が所要されるため、リセット期間で、適切な壁電荷が蓄積されず、アドレス期間内にアドレス放電が完了されない確率が増加して、低放電の問題が発生する。一方、温度が高くなると、電荷の移動が活発であって放電の応答速度が速くなることにより、リセット期間で、過蓄積された電荷がむしろ自己消去されたり、アドレシングされる前に周辺の放電セルへ抜け出てしまう現象によって壁電荷がうまく蓄積されなくなり、そのためにアドレス放電が充分に行われない低放電の問題が発生する。
【００２９】
以下では、焼結方式で製造された高純度ＭｇＯ保護膜を使用する場合、低温及び高温で発生する低放電問題を解決するプラズマディスプレイパネルの駆動方法について、図２乃至図４を参照して説明する。
【００３０】
図２は、本発明の一実施例によるプラズマディスプレイパネルの構成を概略的に示すブロック図である。
【００３１】
プラズマパネル１００は、列方向に延びている複数のアドレス電極（Ａ１〜Ａｍ）、そして行方向に互いに対を成して延びている複数の維持電極（Ｘ１〜Ｘｎ）及び走査電極（Ｙ１〜Ｙｎ）を含む。維持電極（Ｘ１〜Ｘｎ）は各走査電極（Ｙ１〜Ｙｎ）に対応して形成され、一般的にその一端が互いに共通的に連結されている。そして、プラズマパネル１００は、維持及び走査電極（Ｘ１〜Ｘｎ、Ｙ１〜Ｙｎ）が配列された基板（図示せず）とアドレス電極（Ａ１〜Ａｍ）が配列された基板（図示せず）とからなる。両基板は、走査電極（Ｙ１〜Ｙｎ）とアドレス電極（Ａ１〜Ａｍ）及び維持電極（Ｘ１〜Ｘｎ）とアドレス電極（Ａ１〜Ａｍ）が各々直交するように、放電空間を隔てて対向して配置される。この時、アドレス電極（Ａ１〜Ａｍ）と維持及び走査電極（Ｘ１〜Ｘｎ、Ｙ１〜Ｙｎ）の交差部にある放電空間が放電セルを形成する。このようなプラズマパネル１００の構造は一例であり、以下で説明する駆動波形が適用できる他の構造のパネルも本発明に適用されることができる。
【００３２】
アドレス駆動部３００は、制御部２００からアドレス駆動制御信号を受信して、表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。維持電極駆動部４００は、制御部２００から維持電極駆動制御信号を受信して、維持電極（Ｘ）に駆動電圧を印加する。
【００３３】
走査電極駆動部５００は、制御部２００から走査電極駆動制御信号を受信して、走査電極に駆動電圧を印加する。
【００３４】
温度感知部６００は、プラズマパネル１００の温度を感知して、これに対する情報を制御部２００に伝送する。プラズマパネル１００の内部に温度感知センサーを設置して、プラズマパネル１００の温度を直接的に感知できるだけでなく、プラズマパネル１００の基板の後ろに温度感知センサーを設置して、間接的にプラズマパネル１００の温度を感知することができる。プラズマパネル１００の温度を感知する具体的な方法は、本発明が属する技術分野の通常の知識を有する者であれば分かるので、具体的説明は省略する。
【００３５】
制御部２００は、外部から映像信号を受信して、アドレス駆動制御信号、維持電極駆動制御信号、及び走査電極駆動制御信号を出力する。そして、制御部２００は、一つのフレームを複数のサブフィールドに分割して駆動し、各サブフィールドを時間的な動作変化で表現すれば、リセット期間、アドレス期間、及び維持期間からなる。リセット期間は、セルにアドレシング動作が円滑に行われるようにするために各セルの状態を初期化させる期間であり、アドレス期間は、パネルで点灯されるセルと点灯されないセルを選択するために、点灯されるセル（アドレシングされたセル）にアドレス電圧を印加して壁電荷を蓄積する動作を行う期間である。維持期間は、維持放電パルスを印加して、アドレシングされたセルに実際に画像を表示するための放電を遂行する期間である。
【００３６】
ここで、本発明の実施例による制御部２００は、温度感知部６００からプラズマパネル１００の温度に対する情報の伝送を受け、温度により、リセット期間でのＶｓｅｔ電圧の印加時間（Ｔ１）又はＶｎｆ電圧の印加時間（Ｔ２）を可変させるようにする走査電極駆動制御信号を生成する。制御部２００に生成された走査電極制御信号は前記走査電極駆動部５００に伝送され、走査電極駆動部５００は、制御信号に応じて、リセット期間でのＶｓｅｔ電圧の印加時間（Ｔ１）又はＶｎｆ電圧の印加時間（Ｔ２）が可変するように走査電極を駆動する。つまり、制御部２００は、温度が所定の温度以下である場合及び温度が所定の温度以上である場合には、各々Ｖｓｅｔ電圧の印加時間（Ｔ１）又はＶｎｆ電圧の印加時間（Ｔ２）を増やして、壁電荷が充分に蓄積できるようにする。
【００３７】
以下では、図３及び図４を参照して、各サブフィールドのリセット期間で、走査電極（Ｙ１〜Ｙｎ、以下、‘Ｙ’という）に印加される駆動波形について説明する。
【００３８】
図３は、本発明の第１実施例によるプラズマディスプレイパネルの駆動波形を示す図である。図３での駆動波形は、各サブフィールドのリセット期間で走査電極（Ｙ）に印加される駆動波形のみを示し、便宜上、アドレス期間及び維持期間に印加される駆動波形、アドレス電極（Ａ）及び維持電極（Ｘ）に印加される駆動波形は省略した。
【００３９】
図３を参照すれば、リセット期間の上昇期間で、走査電極（Ｙ）にＶｐ電圧からＶｓｅｔ電圧へ緩慢に上昇する電圧を印加する。そうすると、走査電極（Ｙ）からアドレス電極（Ａ）及び維持電極（Ｘ）に各々微弱なリセット放電が起こりながら、走査電極（Ｙ）に（−）の壁電荷が形成され、アドレス電極（Ａ）及び維持電極（Ｘ）に（＋）の壁電荷が形成される。そして、電極の電圧が図３のように漸進的に変わる場合には、セルに微弱な放電が起こりながら、外部から印加された電圧とセルの壁電圧との合計が、放電開始電圧状態を維持するように壁電荷が形成される。このような原理については、ウェーバー（Weber）の米国登録特許第５,７４５,０８６号に開示されている。リセット期間では全てのセルの状態を初期化しなければならないので、Ｖｓｅｔ電圧は、全ての条件のセルで放電が起これる程度の高い電圧である。
【００４０】
そして、走査電極（Ｙ）に、Ｔ１期間を有するＶｓｅｔ電圧を印加する。ここで、Ｖｓｅｔ電圧をＴ１期間の間に印加する理由は、走査電極（Ｙ）に（−）の壁電荷、維持電極（Ｘ）、及びアドレス電極（Ａ）に（＋）の壁電荷を充分に蓄積するためである。したがって、本発明の実施例では、温度に応じてＴ１期間を可変させる。つまり、前記で説明した焼結方式で製造された高純度ＭｇＯを含む保護膜を使用する場合、所定の第１温度以下、つまり、低温で又は所定の第２温度以上、つまり、高温では、前記で説明した通りに壁電荷が充分に蓄積されないので、前記Ｔ１期間を増やすことにより、微弱な放電中に発生する壁電荷が電極に充分に蓄積されるようにする。ここで、Ｔ１期間を増やすのに使用される第１温度及び第２温度は、壁電荷が充分に蓄積されないようにする温度を、プラズマパネルの状態によって適切に設定される値にして、実験的な方法を通じて求むことができる。前記第１温度及び第２温度を求める具体的な方法は、本発明が属する技術分野の通常の知識を有する者であれば分かることができるので、以下で具体的説明は省略する。
【００４１】
一方、リセット期間の下降期間では、走査電極（Ｙ）にＶｑ電圧からＶｎｆ電圧へ緩慢に下降する電圧を印加する。この時、図３には示していないが、アドレス電極（Ａ）には基準電圧（０Ｖ）が印加され、維持電極（Ｘ）には、正の電圧であるＶｅ電圧が印加される。そうすれば、走査電極（Ｙ）の電圧が減少するうちに走査電極（Ｙ）と維持電極（Ｘ）との間、及び走査電極（Ｙ）とアドレス電極（Ａ）との間で微弱なリセット放電が起こりながら、走査電極（Ｙ）に形成された（−）壁電荷と維持電極（Ｘ）及びアドレス電極（Ａ）に形成された（＋）壁電荷とが消去される。
【００４２】
次に、走査電極（Ｙ）にＴ２期間を有するＶｎｆ電圧を印加する。ここで、Ｖｎｆ電圧をＴ２期間の間に維持する理由は、Ｖｎｆ電圧を維持して、アドレシングに適切な壁電荷を充分に蓄積するためのことであるので、温度に応じてＴ２期間も可変させる。つまり、前記で説明したことと、焼結方式で製造された高純度ＭｇＯを含む保護膜を使用する場合は所定の第３温度以下、つまり、低温で又は所定の第４温度以上、つまり、高温では前記で説明した通りに壁電荷がうまく蓄積されないので、前記Ｔ２期間を増やすことにより、リセット期間の下降期間で発生する微弱な放電中に発生する壁電荷が電極に適切に蓄積されるようにする。ここで、Ｔ２期間を増やすが使用される第３温度及び第４温度は、壁電荷が充分に蓄積されないようにする温度をプラズマパネルの状態によって適切に設定される値であって、実験的な方法を通じて求めることができる。本発明の一実施例によれば、前記Ｔ２期間を４０μｓ以上に調節して、壁電荷が充分に蓄積されるようにする。前記Ｔ２期間は、６０μｓ以下であるのが好ましい。前記第３温度及び第４温度を求める具体的な方法は、本発明が属する技術分野の通常の知識を有する者であれば分かることができるので、以下では具体的説明を省略する。
【００４３】
一方、図３では、リセット期間に印加される波形として、走査電極（Ｙ）に緩慢に上昇する電圧及び緩慢に下降する電圧を印加したが、緩慢に下降する波形を走査電極（Ｙ）に印加することによってリセットさせることができる。
【００４４】
図４は、本発明の第２実施例によるプラズマディスプレイパネルの駆動波形図を示す図である。
【００４５】
図４に示したように、本発明の第２実施例のリセット期間では、走査電極（Ｙ）にＶｓ電圧からＶｎｆ電圧へ緩慢に下降する電圧のみを印加する。ここで、Ｖｓ電圧は、以前サブフィールドの維持期間で印加される維持放電パルス電圧を示す。このように、走査電極（Ｙ）に緩慢に下降する電圧のみを印加する場合、以前サブフィールドで選択された放電セルのみでリセット放電が発生して、アドレシングに適切な壁電荷状態を形成し、以前サブフィールドの選択されない放電セルは、リセット放電が発生せずに、以前サブフィールドのリセット期間後の壁電荷状態を維持するようになる。これに対する具体的な方法は、Ｋｕｒａｔａなどの米国特許６,２９４,８７５号に記載されている。ここで、本発明の第２実施例でも第１実施例と同一に、Ｖｎｆ電圧の印加時間（Ｔ３）を温度によって可変させる。温度に応じて具体的にＴ３の期間を可変させる方法は第１実施例と同一であるので、以下で具体的説明は省略する。したがって、前記Ｔ３期間も４０μｓ以上に調節して、壁電荷が充分に蓄積されるようにするのが好ましい。また、前記Ｔ３期間は、７０μｓ以下に調節するのが好ましい。
【００４６】
このように焼結方式で製造された高純度ＭｇＯを含む保護膜で、本発明の第１及び第２実施例のようにＶｓｅｔ電圧の印加時間又はＶｎｆ電圧の印加時間をプラズマパネルの温度に応じて可変させ、リセット期間の壁電荷を充分に蓄積できるようにすることによって、低放電問題を解決することができる。
【００４７】
以下、本発明の好ましい実施例及び比較例を記載する。しかし、下記の実施例は本発明の好ましい一実施例に過ぎず、本発明が下記の実施例に限定されるものではない。
【００４８】
（実施例１）
ソーダ石灰ガラスで製造された上部基板上に、インジウムスズ酸化物導電体材料を利用して、放電維持電極を通常の方法で帯状に形成した。
【００４９】
次に、鉛系ガラスのペーストを、前記放電維持電極が形成された上部基板の全面にコーティングし、焼成して、誘電層を形成した。
【００５０】
前記誘電層に、スパッタリング方法を利用してＭｇＯ化合物の保護膜を製造して、上部パネルを製造した。前記ＭｇＯ化合物は、焼結して製造されたものを用い、その純度は９９.６％以上であり、不純物を下記表１に示した。
【００５１】
（実施例２）
前記実施例１で製造されたプラズマディスプレイパネルに図３及び図４に示す波形を適用したことを除いては、前記実施例１と同一に実施した。
【００５２】
（比較例１）
不純物として、下記表１に示す組成を含むＭｇＯ化合物を使用したことを除いては、前記実施例１と同一に実施した。このＭｇＯ化合物でＭｇＯの純度は、不純物の含有量を除いた残りであるので、不純物の含有量から計算できる。
【００５３】
（比較例２）
不純物として、下記表１に示す組成を含むＭｇＯ化合物を使用したことを除いては、前記実施例１と同一に実施した。このＭｇＯ化合物でＭｇＯの純度は、不純物の含有量を除いた残りであるので、不純物の含有量から計算できる。
【００５４】
前記実施例１及び比較例１乃至２で用いたＭｇＯの不純物組成を下記表１に示した。実施例２では実施例１と同一な組成を使用したので、下記表１に別途に示していない。
【００５５】
【表１】
0004435767.tif 000002
【００５６】
前記実施例１乃至２及び比較例１乃至２によって製造されたプラズマディスプレイパネルの放電遅延時間を、低温（Low temperature;−１０℃）、常温（Room temperature;２５℃）、及び高温（High temperature;６０℃）で測定し、その結果を図５乃至図８に各々示し、各温度の放電遅延時間を下記表２に示した。図５乃至図８で縦軸は、放電失敗確率を相対的に示したものである。
【００５７】
【表２】
0004435767.tif 000003
【００５８】
前記表２及び図５乃至図８に示したように、温度によって若干長くはなるが、実施例１乃至２の場合が、比較例１乃至２に比べて放電遅延時間が著しく短いことが分かる。
【００５９】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００６０】
【図１】本発明のプラズマディスプレイパネルの構造を概略的に示す断面図である。
【図２】本発明の一実施例によるプラズマディスプレイパネルの構成を概略的に示すブロック図である。
【図３】本発明の第１実施例によるプラズマディスプレイパネルの駆動波形を示す図である。
【図４】本発明の第２実施例によるプラズマディスプレイパネルの駆動波形を示す図である。
【図５】本発明の実施例１によって製造されたプラズマディスプレイパネルの放電遅延時間を示すグラフである。
【図６】本発明の実施例２によって製造されたプラズマディスプレイパネルの放電遅延時間を示すグラフである。
【図７】比較例１によって製造されたプラズマディスプレイパネルの放電遅延時間を示すグラフである。
【図８】比較例２によって製造されたプラズマディスプレイパネルの放電遅延時間を示すグラフである。
【符号の説明】
【００６１】
１    第１基板
３    アドレス電極
５    第１誘電体層
７    隔壁
９    蛍光体層
１１    第２基板
１３    表示電極
１３ａ    透明電極
１３ｂ    バス電極
１５    透明誘電体層
１７    保護膜
１００    プラズマパネル
２００    制御部
３００    アドレス駆動部
４００    維持電極駆動部
５００    走査電極駆動部
６００    温度感知部
【図１】
0004435767.tif 000004
【図２】
0004435767.tif 000005
【図３】
0004435767.tif 000006
【図４】
0004435767.tif 000007
【図５】
0004435767.tif 000008
【図６】
0004435767.tif 000009
【図７】
0004435767.tif 000010
【図８】
0004435767.tif 000011