(57)【特許請求の範囲】
【請求項１】
半導体素子作製時における半導体基板のエッチング工程を利用して、ダイシングエリアに平行な２本の溝を形成するステップと、
前記２本の溝を含めて、前記半導体基板上に硬質の保護膜を設けるステップと、
ダイシングブレードの両側のエッジのそれぞれが前記２本の溝のいずれか一方の溝の底部を通るようにして、前記半導体基板を切断するステップと
を含むことを特徴とする半導体基板の切断方法。
【請求項２】
前記２本の溝のそれぞれの溝の底部に、前記溝に平行にさらに１本の第２の溝をエッチングにより形成するステップをさらに含むことを特徴とする請求項１に記載の半導体基板の切断方法。
【請求項３】
前記２本の溝のそれぞれの前記第２の溝の底部に、前記第２の溝に平行にさらに１本の第３の溝をエッチングにより形成するステップをさらに含むことを特徴とする請求項２に記載の半導体基板の切断方法。
【請求項４】
前記保護膜は、電気絶縁性を有する膜であることを特徴とする請求項１〜３のいずれかに記載の半導体基板の切断方法。
【請求項５】
前記保護膜は、ＳｉＯ２，ＳｉＮ，Ａｌ２Ｏ３，ＴｉＯ２，またはＴａ２Ｏ５であることを特徴とする請求項１〜４のいずれかに記載の半導体基板の切断方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の切断方法、特に半導体基板上の表面保護膜のはがれを防止できる切断方法に関する。
【０００２】
【従来の技術】
半導体ウェハ（または半導体基板）をチップに切断する場合、半導体基板の表面が、酸化膜，窒化膜といった硬質の保護膜で覆われていると、ダイシング等の方法で切断した場合に、一般に、エッジ部にて保護膜のはがれが発生する。
【０００３】
図１に、このような表面膜のはがれの状態を示す。半導体基板１０は表面保護膜１２を有しており、ダイシングブレード１４による切断時に、一部の保護膜１６が膜はがれにより欠落する。
【０００４】
この膜はがれを防止するために、従来では、図２に示すようにダイシングエリアに沿った保護膜をエッチングにてあらかじめ取り除いた上でダイシングを行うのが一般的であった（特開平７−１４８０６号公報参照）。なお図２において、１７はエッチングにより除去した保護膜の部分を示す。
【０００５】
【発明が解決しようとする課題】
図２で説明した従来の切断方法によれば、あらかじめダイシングエリアに沿った保護膜のエッチング除去を、半導体素子の作製とは別工程で行う必要があるため、製造工程が増え、時間とコストがかかるという問題がある。
【０００６】
また、ダイシングエリアに沿って保護膜を除去した後に、チップを切断すると、切断されたチップのエッジ部に基板が露出してしまうため、図３に示すような半導体素子において、半導体基板１０と配線用ワイヤー１８とがショートする可能性が高くなる。このようなショートは、半導体素子の誤動作につながる。
【０００７】
本発明の目的は、表面が、酸化膜あるいは窒化膜といった電気絶縁性の硬質の膜で覆われている半導体基板を、ダイシング等の方法で切断する際に、発生する保護膜のはがれを防止することにある。
【０００８】
【課題を解決するための手段】
本発明によれば、半導体素子作製時に行われる基板のエッチング工程を利用し、ダイシングエリアとなるチップ周縁部に溝を設ける。そして、溝および半導体基板の上に硬質の保護膜を設ける。ダイシング時には、ダイシングブレードのエッジが、これらの溝の底部にくるように位置決めする。ダイシングブレードのエッジの部分では、保護膜は上方向または下方向への応力を主に受ける。この応力が溝上の保護膜から基板表面上の保護膜へ伝搬する際に、応力は溝上の保護膜と基板表面上の保護膜との境界の折れ曲がり部に集中し、折れ曲がり部に沿ってクラックが生じる。このようなクラックが生じる折れ曲がり部を、クラック発生部ともいうものとする。
【０００９】
このようなクラックが生じるためには、折れ曲がり部の折れ曲がり半径が、表面保護膜の厚さに対して、十分に小さいことが必要条件となる。例えば、折れ曲がり部の半径が保護膜の厚さの１／２であった場合、保護膜の折れ曲がり角度０〜１２０゜では、折れ曲がり部に発生する曲げ応力は、他の部分の１．５倍になる。また、折れ曲がり部の半径が保護膜の厚さの１／１０になると、折れ曲がり部に発生する曲げ応力は、周囲の曲げ応力の２．５倍に増加する。また、折れ曲がり部の半径が保護膜の厚さの１／２０となると、折れ曲がり部の曲げ応力は、周囲の曲げ応力の３．４倍にまで増加する。折れ曲がり角度も、鋭角の方が望ましいが、９０゜であれば鋭角とほとんど差はない。
【００１０】
折れ曲がり部に発生するクラックにより保護膜は分断されるため、ブレードのエッジで生じた応力が素子部側に伝わることが無くなり、素子部での保護膜のはがれは起こらなくなる。
【００１１】
溝はダイシングラインのエッジを中心に、１〜２０μｍ程度の幅が好適である。またこの溝は、ダイシングラインの両側のエッジにあることが望ましいが、表面膜保護が必要となる片側のエッジだけでも良い。また、ダイシングラインの両側のエッジに溝を設ける代わりに、ダイシングライン幅より広い溝を１本だけ設けても良い。
【００１２】
また、半導体素子作製時にエッチング工程が２回以上ある場合には、溝の中に溝を設けてクラック発生部の数を増やしても良い。このようにすると、最初のクラック発生部を応力が乗り越えた場合、次のクラック発生部で応力の伝搬を阻止できるため、表面膜保護がより確実になる。
【００１３】
本発明によれば、ダイシングラインエリアの保護膜を除去する必要は無い。ただし、ダイシングブレードの保護を目的として、保護膜のエッチングを行った場合でも、ダイシングにより保護膜に応力がかかるような膜の残り方をする場合には、本発明を適用できる。例えば、保護膜エッチングゾーン全体に膜が薄く残っている場合、あるいはエッチング後残った保護膜がダイシングラインにかかっている場合などである。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を説明する。
【００１５】
【第１の実施例】
図４は、第１の実施例を示す各工程での断面図である。
【００１６】
半導体素子作製時には基板のエッチング工程があり、この工程を利用して図４（Ａ）に示す厚さ３００μｍのＧａＡｓ基板１０のチップ周縁部のダイシングエリア２０に、図４（Ｂ）に示すように幅１０μｍ，深さ０．７μｍの２本の平行な溝２２，２４を、エッチングにより形成する。図中、ｗは溝の幅を、ｔは溝の深さを示している。これら溝２２，２４の中心間の距離は、例えばダイシングブレードの厚さと同じとする。一例として、２５μｍである。
【００１７】
次に図４（Ｃ）に示すように、半導体基板１０の表面に、厚さ０．４μｍのＳｉＯ2 膜を表面保護膜２６として形成する。このとき、溝上の保護膜と基板表面上の保護膜との境界に、折れ曲がり部（クラック発生部）２８が形成される。
【００１８】
図５に、折れ曲がり部２８の拡大図を示す。折れ曲がり部の折れ曲がり半径をＲで、折れ曲がり角度をθで示す。この実施例では、折れ曲がり部２８の折れ曲がり半径Ｒに対し、保護膜の厚さを、２倍以上となるようにした。また、θは約９０゜とした。
【００１９】
ダイシングは、２５μｍ幅のブレードを使い、２本の溝２２，２４の中央を切る。このとき、ダイシングラインのエッジは２本の溝の底部を通過するようになる。このときダイシングラインのエッジで発生する保護膜２６への応力は、基板表面と溝部の境界にある折れ曲がり部２８に集中し、折れ曲がり部に沿ったクラックが生じる。このクラックにより保護膜２６は分断されるため、ダイシングラインのエッジで生じた応力が素子部側に伝わることが無くなり、素子部での保護膜のはがれは起こらなくなる。
【００２０】
【第２の実施例】
図６は、第２の実施例を示す各工程での断面図である。
【００２１】
本実施例では、ダイシング幅よりも広い溝を１本だけ設ける。図６（Ａ）に示す厚さ３００μｍのＧａＡｓ基板１０のダイシングエリア２０に、図６（Ｂ）に示すように、ダイシング幅（２５μｍ）よりも広い溝３０（幅３５μｍ，深さ０．７μｍ）をエッチングにより形成する。次に、図６（Ｃ）に示すように、溝３０および半導体基板１０の表面に、厚さ０．４μｍのＳｉＯ2 膜を表面保護膜２６として形成する。
【００２２】
ダイシングは、２５μｍ幅のブレードを使い、１本の溝３０の中央を切る。このとき、ダイシングラインのエッジは１本の溝の底部を通過するようになる。このときダイシングラインのエッジで発生する保護膜への応力は、基板表面の保護膜と溝部の保護膜の境界にある折れ曲がり部３１に集中し、折れ曲がり部に沿ったクラックが生じる。このクラックにより保護膜２６は分断されるため、素子部での保護膜のはがれは生じない。
【００２３】
【第３の実施例】
図７は、第３の実施例を示す各工程での断面図である。
【００２４】
図７（Ａ）に示す厚さ３００μｍのＧａＡｓ基板１０のチップ周縁部のダイシングエリア２０に、図７（Ｂ）に示すように、第１の実施例と同様に、幅１０μｍ，深さ０．７μｍの２本の平行な第１段目の溝２２，２４を、エッチングにより形成する。
【００２５】
さらに、図７（Ｃ）に示すように、これら溝２２，２４の底部に、各溝に平行に幅５μｍ，深さ１．３μｍの第２段目の溝３３，３４をそれぞれエッチングで形成する。したがって溝は２段形状となる。溝中心間の距離は、第１の実施例と同様に、２５μｍである。
【００２６】
次に、図７（Ｄ）に示すように、溝および半導体基板１０の表面に、厚さ０．４μｍのＳｉＯ2 膜を表面保護膜２６として形成する。
【００２７】
ダイシングは、２５μｍ幅のブレードを使い、２本の溝の中央を切る。このとき、ダイシングラインのエッジは２本の溝の底部を通過するようになる。この場合、保護膜の剥離は、２段目の溝と１段目の溝の境界にある折れ曲がり部３６でほとんどが止まっている。ただし、一部にこの折れ曲がり部３６を超えて保護膜の剥離が起きている部分があるが、これも１段目の溝と基板表面との境界にある折れ曲がり部３８で全てが止まり、素子部への伝播は発生しなかった。
【００２８】
このようにクラック発生部を複数形成することにより、保護膜のはがれが素子部へ伝わるのを完全に阻止することができる。この考え方は、第２の実施例にも適用できることは、明らかである。
【００２９】
また表面保護膜としては、ＳｉＮ，Ａｌ2 Ｏ3 ，ＴｉＯ2 ，Ｔａ2 Ｏ5 などを使用することもできる。
【００３０】
以上３つの実施例について説明したが、チップ周縁部に形成される溝の深さは、一般に素子部の深さを超えることはない。これは、素子部製作時のエッチング工程を利用しているからである。しかし、ダイシング防止等の理由で別途作成した素子部よりも深い溝でも、本発明は有効である。
【００３１】
【発明の効果】
全く溝を形成せずに保護膜上を本発明と同じ条件でダイシングすると、激しい保護膜の剥離が発生し、最大０．６ｍｍも素子部へ剥離が伝播した。これらの結果から、本発明の有効性が確認された。
【００３２】
このように半導体素子製作時の基板エッチング工程を利用するため、従来のように保護膜のエッチングは必要ないので、工程の増加が無く、膜はがれ防止が図れる。
【００３３】
また状況により、溝を複数段にすることで、保護効果をアップできるので、膜はがれの発生する状況により、膜の保護レベルを変えられる。
【００３４】
さらに、チップエッジは、保護膜に覆われているため、基板とワイヤーのショートを防止できる。
【図面の簡単な説明】
【図１】ダイシング時の表面膜のはがれの状態を示す図である。
【図２】従来技術の一例を示す図である。
【図３】半導体基板と配線用ワイヤーとがショートしている状態を示す図である。
【図４】第１の実施例を示す各工程での断面図である。
【図５】折れ曲がり部の拡大図である。
【図６】第２の実施例を示す各工程での断面図である。
【図７】第３の実施例を示す各工程での断面図である。
【符号の説明】
１０  半導体基板
２０  ダイシングエリア
２２，２４，３０，３２，３４  溝
２８，３１，３６，３８  クラック発生部
【図１】
0004581158.tif 000002
【図２】
0004581158.tif 000003
【図３】
0004581158.tif 000004
【図４】
0004581158.tif 000005
【図５】
0004581158.tif 000006
【図６】
0004581158.tif 000007
【図７】
0004581158.tif 000008