(57)【特許請求の範囲】
【請求項１】
量子ランダム・アドレス・メモリ（３０，１３０）であって：
複数のアドレスを与える複数のアドレス・ポート（Ａ）にそれぞれ接続された複数の導電性ストリップ（３１；１３１）；
前記複数の導電性ストリップ上に疑似ランダムに配置され、前記複数の導電性ストリップのうちの１つに各々接続される複数の非線形ミキサ素子（３２；１３２）；
前記複数の非線形ミキサ素子のうち前記複数のアドレスにより選択された１つ以上の非線形ミキサ素子に流れる電流を伝播する導電体（３３；３４；１３３）；
前記導電体上に配置された複数の磁性ナノ・メモリ素子であって、前記導電体内で伝播される電流によりその１つ以上が駆動される複数の磁性ナノ・メモリ素子（４０，１４０）；および
前記１つ以上の駆動された磁性ナノ・メモリ素子に流れるトンネル電流に応じたデータ・ビット出力を与える第１および第２データ出力部（４１，４２；Ｖｐ，Ｖｎ；２２１，２２２）を有する磁気読出部；
を備えることを特徴とする量子ランダム・アドレス・メモリ。
【請求項２】
前記磁気読出部は、前記複数の磁性ナノ・メモリ素子の半分に対応して配置され、前記第１データ出力部として機能する第１導電体（４１）と、前記複数の磁性ナノ・メモリ素子の残りの半分に対応して配置され、前記第２データ出力部として機能する第２導電体（４２）とを含み、前記第１および第２導電体が互いに離隔して配置されることを特徴とする請求項１記載の量子ランダム・アドレス・メモリ。
【請求項３】
前記複数の磁性ナノ・メモリ素子の数が、前記複数のアドレスの数より多いことを特徴とする請求項１記載の量子ランダム・アドレス・メモリ。
【請求項４】
前記複数の磁性ナノ・メモリ素子は前記導電体上に疑似ランダム的に設けられていることを特徴とする請求項１記載の量子ランダム・アドレス・メモリ。
【請求項５】
各磁性ナノ・メモリ素子が、球状磁性トンネル接合（６１，６２）および層状磁性トンネル接合（１１，１２，１３）の一方を備えることを特徴とする請求項４記載の量子ランダム・アドレス・メモリ。
【請求項６】
前記球状磁性トンネル接合が、一時的に磁化可能な磁性材料（６１）より成る球面、および永久的に磁化された強磁性材料（６２）より成る球面を備え、一時的に磁化可能な磁性材料の球面および永久的に磁化された強磁性材料の球面の一方上にトンネル障壁材料層（６３）が設けられ、一時的に磁化可能な磁性材料の球面および永久的に磁化された強磁性材料の球面はそれらの間に位置するトンネル障壁材料層と並列した位置関係に維持されることを特徴とする請求項５記載の量子ランダム・アドレス・メモリ。
【請求項７】
前記層状磁性トンネル接合が、固定された磁性ベクトルを有する第１磁性材料層（１１）と、この第１磁性材料層上に配置された絶縁材料層（１２）と、絶縁材料層上に配置される第２磁性材料層（１３）とを有し、第２磁性材料層は自由磁性ベクトルを有することを特徴とする請求項５記載の量子ランダム・アドレス・メモリ。
【請求項８】
前記磁気読出部が、各々が固定された磁性ベクトルを有する複数の磁性領域を有する第１磁性材料層と、この第１磁性材料層上に配置された絶縁材料層と、この絶縁材料層上に配置された第２磁性材料層とを備え、第２磁性材料層は、第１磁性材料層の固定された複数の磁性領域に対して自由磁性ベクトルをそれぞれ有する複数の磁性領域を有し、前記第１磁性材料層または前記第２磁性材料層が、前記疑似ランダム的に配置された複数の非線形ミキサ素子に隣接して配置されることを特徴とする請求項１記載の量子ランダム・アドレス・メモリ。
【請求項９】
前記磁気読出部が、固定された磁性ベクトル（２１２）をそれぞれ有する複数の磁化された領域（Ｍ）を有する第１磁気抵抗材料層（２１０）と、第１磁気抵抗材料層（２１０）上に配置された導電性材料層（２１５）と、導電性材料層上に配置された第２磁気抵抗材料層とを備え、第２磁気抵抗材料層は、第１磁気抵抗材料層の複数の磁化された領域に対して自由磁気ベクトルをそれぞれ有する複数の磁化された領域（Ｚ）を有し、前記第１磁気抵抗材料層または前記第２磁気抵抗材料層が、前記疑似ランダム的に配置された複数の非線形ミキサ素子に隣接して配置されることを特徴とする請求項１記載の量子ランダム・アドレス・メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はメモリ装置に関し、特にミキサおよび／またはナノ・メモリ素子における磁気抵抗材料を利用する新規なメモリおよびアドレス手法に関する。
【０００２】
【従来の技術】
今日におけるメモリはほとんどの種類の電気装置および電子装置で使用され、情報のようなデータ、動作命令等を格納している。これらのメモリは、ランダム・アクセス・メモリ(RAM)、読み出し専用メモリ(ROM)、消去可能／プログラム可能メモリ(EPROM)、電気的消去可能／プログラム可能メモリ(EEPROM)等を含み多岐にわたって製造されている。また、これら様々なメモリは、磁気メモリ、容量性メモリ等の広範囲にわたる技術および物理概念を利用して製造されている。その技術および物理概念はさらに、能動アレイおよび受動アレイに分けられる。さらに、これらメモリのうち少なくともいくつかは、実用的な大きさの単独のメモリ・モジュール内にメガ・バイトまでの情報を格納することができる程度に十分小さい。
【０００３】
しかしながら既存のメモリにおける主要な問題の1つは、ビットから(またはビットへ)情報を読み出す(および／または書き込む)ために大量に設けられた導体を利用して、メモリ内の各ビットが個別的にアドレスされなければならないことである。既存のメモリは本質的に2次元(2-D)である。2-Dメモリに対する通常のアドレス手法は、行部分および選択されたビットに共通するその配列(array)の列部分を選択する必要がある。これらの行および列は、ある面内に一様に分布した局所的なメモリ素子へのアクセスを与える。このため、メモリ・ビットの大きな配列が大きなメモリを形成することに関連して、大量に配置される導体(行、列およびI/O端子またはポート)が必要になる。多くの場合I/Oポートは、メモリ・ビットの配列よりも多くの場所または領域を必要とする。今日の製造技術はメモリ・アレイの製造においてある種のリソグラフィに制限され、そのリソグラフィの線幅(line size)はサブミクロン(一般に0.25mm)に制限されるため、今日のメモリのサイズは急速にその上限に近づきつつある。このことは製造コストの上昇の要因にもなり、さらには量子効果を考慮する必要性も生じてくる。(例えば、Professor W. Maly at Carnegie Mellon によるextrapolations of cost projections in the SIA's 1997 National Technology Roadmap for Semiconductors によれば単独のDRAMチップに対して$1800程高いものとなる。)更に、リソグラフィの線幅が減少し、より大きなメモリが製造されるにつれて、メモリの製造コストも急速に増加してしまう。
【０００４】
さらに、小型化に対する継続的な要請により、多くの主要企業は論理機能およびメモリ機能に対するナノメートル・サイズの研究開発を手がけている。このようなナノメートル・サイズ機能に関する研究報告によれば、主に3つの問題が残っていおり、それらは、室温における誤り率が高く許容できないこと、大量生産に対するコスト効率が不足していること、および既存のCMOS論理に対する有効なI/Oインターフェースに関するものである。
【０００５】
近年、磁気抵抗メモリ・セルおよび磁性トンネル接合を含む磁気メモリに関する多大な研究活動が行われている。これについては例えば、U.S. Patent No.5,734,605 issued March 31, 1998, entitled "Multi-Layer Magnetic Tunneling Junction Memory Cells" がある。今日においてこれらのセルは依然として比較的複雑でありメモリ・セル・アレイに結び付けることが困難である。
【０００６】
【発明が解決しようとする課題】
従って、読み出しおよび／または書き込み動作においてメモリ内で各個別のビットから絶縁およびアクセスするため、極めて微細な精度のリソグラフィを要しない磁性読出および／または磁性メモリを提供することは非常に有益であろう。
【０００７】
本発明の目的は、新規かつ改良された磁性メモリおよび論理を提供することである。
【０００８】
本発明の他の目的は、比較的簡潔で製造するのに高価でない新規かつ改良された磁性メモリを提供することである。
【０００９】
本発明の他の目的は、疑似ランダムに配置されたナノ・メモリ素子を使用する新規かつ改良された磁性メモリを提供することである。
【００１０】
本発明の他の目的は、生産性が高く、ナノ・メモリ素子を生産するのに極めて微細なリソグラフィを必要としない新規かつ改良された磁性メモリを提供することである。
【００１１】
本発明の更なる目的は、従来のメモリよりも極めて小さい新規かつ改良された磁性メモリを提供することである。
【００１２】
【課題を解決するための手段】
上述した課題は、量子ランダム・アドレス・メモリ装置によって解決される。この量子ランダム・アドレス・メモリ装置は、低次元の複数のアドレス・ポートと、複数の磁気ナノ・メモリ素子と、アドレス・ポートと高次元の複数の磁気ナノ・メモリ素子を結合するミキサ素子と、複数の磁気ナノ・メモリ素子に結合されたデータ出力ポートおよび構造とを備える。高次元の複数の磁気ナノ・メモリ素子は、低次元の複数のアドレス・ポートよりも、エラー・フリー・メモリ・リコール(error free memory recall)となる数だけ大きい。
【００１３】
特定の実施例にあっては、複数の磁気ナノ・メモリ素子は、複数の球状、円筒状、球または円筒が不規則にまたは幾分「平坦(flattened)」になった形式の磁気トンネル接合または磁気トンネル接合の複数層のいずれかを有する。さらに、データ出力ポートおよび構造は、磁気トンネル接合または磁気抵抗材料のいずれかの層を使用する磁気読出部を有する。
【００１４】
【発明の実施の形態】
図1を参照すると従来の256*1フラッシュ・メモリがブロック図形式で描かれている。この技術分野においてフラッシュ・メモリの動作自体は周知であるので、動作を詳細に説明することを省略する。従来のフラッシュ・メモリは、図1に示されているように256のアドレスを16行および16列に分割し、空間的に独立な複数のビット・セルを使用する。1つのセルは、1ビットを格納することが可能であり各々行及び列の交差点に配置され、各セルは他の任意のセルに影響することなくアドレスされることが可能な特有の行列交差点を有する。しかしながら、従来のフラッシュ・メモリは、2次元の装置のみであり、周知の既存技術を利用するので、総てのビットを製造するためにリソグラフィの使用を必要とする。さらに、今日生産可能な最高レベルのものは、256ビットに対して約2000平方ミクロンのチップ領域を要する。
【００１５】
図2を参照すると本発明による256*1量子ランダム・アドレス・メモリ装置における各種素子及び動作が描かれている。図2のブロック図は動作説明および装置の理論説明のためのものであり、実際の構造を忠実に描いたものではない。図2の256ビット装置は、8つのアドレス・ポートA0ないしA7を含み、これらはAとして描かれており、8つのバッファ増幅器を介して疑似ランダム非線形ミキサ素子に結合される。図2に示されるように、多数のミキサ素子および8つのアドレス・ポートへの多数の接続により、このシステムへの8つのアドレス・ビットは10,000ビット出力(チャネル、ラインまたはビット)となる。ミキサ素子はメモリ素子に結合され、メモリ素子は読出部に結合される。多くのメモリ素子が包含され、少なくとも10,000メモリ素子が10,000ミキサ素子に結合されているものとする。10,000メモリ素子が使用されるのは、その数が実質的なノイズ・マージンを与えるためであるが、後述するように256*1ビット・メモリに対して約4平方ミクロンという小さな領域である点に留意されたい。すなわち、この装置は図1に描かれた従来のフラッシュ・メモリの領域よりも、全体で約500倍小さな領域で足りるのである。
【００１６】
この量子ランダム・アドレス・メモリ装置の動作原理を理解するため、統計的独立な(statistically independent)ビットセル(以下、「スタットセル」という)が使用されている点に留意すべきである。先ず、強磁性島状部(island)のような10,000ナノ・メモリ素子上の磁性領域を構成するベクトルMが、磁化されなかったりランダムに再度磁化される。これにより256個の総てのスタットセルを論理「0」状態にクリアする。そして、論理「1」となるよう選択されたスタットセルのみが書き換えられる必要がある。総ての256ビットは分散された形式でメモリ・ベクトルM内に格納されている。M内の各ナノ・メモリ素子は256ビットのそれぞれの一部分のみを格納する。すなわち、各全体ビットがMの総ての10,000ナノ・メモリ素子内に分散されている。この分散コードが、良好なノイズ・トレランスおよび誤りトレランスを与える。
【００１７】
各アドレスAに対して、10,000次元の異なるランダム・ベクトルが存在する。各ZAベクトル内の10,000ナノ・メモリはそれぞれ+1または-1である。(他の機能的に等価なシステムを使用することも可能である。例えば正の総和および負の総和ノードを使用して「1」および「0」とすることも可能である。) 256のスタットセルの独立性は、単純な確率に基づいて達成される。たとえば、アドレスA=35に対応するスタットセル(スタットセル35)に「1」ビットを書き込むことは、アドレスA=36に対応するスタットセル内のデータ・ビットを変化させない。これは、Z35はZ36とゼロ相関(zero correlation)であることがほとんど確実だからである。
【００１８】
スタットセル35内に格納されたデータ・ビットを読み出すため、2つのパターンMおよびZ35間の類似性の度合いが調べられる。これを行う1つの手法は、MおよびZ35のスカラ積を閾値と比較することである。たとえば、Z35がMに加算されると、この新しいM'は、そのような加算が行われなかった場合(すなわち、データ・ビット=0)に比べてZ35に一層類似するであろう(すなわち、データ・ビット=1)。ベクトルまたはパターンZ35はリファレンス(reference)として使用されている点に留意すべきであり、これはあたかもホログラフィにおける参照ビームまたはCDMA電話技術におけるチャネル・コードのようなものである。
【００１９】
「1」データ・ビットをスタットセル35に書き込むためには、単にZ35をMに加算する。同様に「1」データ・ビットをスタットセル36に書き込むには、単にZ36をMに加算する。ここで、Z35およびZ36が同一のMに加算される点に留意されたい。ほぼゼロ相関であることは、スタットセル35およびスタットセル36内のデータが別々であることおよび独立であることを維持する。
【００２０】
本質においては、スタットセルの独立性が生じるのは、Z35をMに加算することが、M内の素子の内特定の部分集合1に対しては+1を加算し、M内の素子の内残りの部分集合2からは1を減算することに由来する。Z36を同じMに加算することは、それが部分集合1から減算するのと同じ分だけ加算する。部分集合2についても同様である。このため正味の効果はゼロである。スタットセル35内のデータ・ビットが読み返されるまたは呼び戻される場合(すなわちZ35を使用してMが探り当てられる)、パターンの類似性判断は基本的には変わらない。スタットセル36を書き込むことはスタットセル35内のデータを乱すことはない。この独立性は、優れた誤りトレランスに対する高次元の(本実施例の場合10,000)ランダムまたは疑似ランダムベクトルから生ずる点に留意されたい。
【００２１】
図3を参照すると、強磁性結合された多重層を有する磁気メモリ・セル10の概略側面図が描かれている。セル10は磁気トンネル接合の動作を簡単に説明するために描かれている。せる10は第1磁性層11と第2磁性層13とを含み、これらは第1絶縁スペーサ層12により分離されている。磁性層11および13はそれぞれ、ニッケル、鉄、コバルトのような強磁性材料の単独層とすることが可能であり、あるいはこれらの合金層とすることも可能である。この合金にはパラジウムまたはプラチナを有する合金が含まれる。また、層11および13の一方を複合強磁性層とすることも可能であり、コバルト-鉄層を被覆するニッケル-鉄-コバルト層または隣接層のインターフェースにおいてコバルト-鉄を有するコバルト-鉄およびニッケル-コバルト-鉄およびコバルト-鉄の層を含む3層構造等を使用することが可能である。層12に適切な材料には、酸化物、窒化物、誘電体等の非導電性材料が含まれる。
【００２２】
説明の便宜上、層11および13は四角形であり、幅に沿ってではなく長さに沿って磁化のための磁化容易軸(easy axis)がとられている。層11および13はそれぞれ磁性ベクトル14および15を有し、これらは実質的に長さに沿って配置され、それぞれ層11および13の面内にある。さらに、この幅は層11および13内の磁性領域壁間の幅または遷移幅よりも小さく形成されている。このためベクトル14はこの幅に平行になることはできない。概して1.0ないし1.2ミクロンより小さい幅であることにより、このような制約が生じる。セル10に類似するセルを利用する磁性メモリにあっては、この幅は1ミクロンより小さく、この値は製造可能なものであり、長さは幅よりも大きく、一般に5倍以上大きい。また、層11および13の厚さは近似的に3ないし10ナノメートルであり、実施形態によって異なる。厚さの相違は、層11および13の切替点に影響を及ぼし、この切替点はセルの読み出しおよび書き込みのための構造において利用される。
【００２３】
図3を参照すると、層11および13内のベクトル14および15が、セル10内の2つの異なる磁性状態を表現している。ここで、同一のベクトルが存在し、異なる状態を表わすためにだけ異なる数字が与えられている点に留意すべきである。1つの状態は論理「0」であり、他の状態は論理「1」である。当業者であれば任意の論理定義を割り当てることが可能であるが、本実施例では層11および13内のベクトル14が図3の左側を共に指し示すとき、セル10は論理「0」状態にあり、層11および13内のベクトル15が他の方向を共に指し示すとき、セル10は論理「1」状態にあるものとする。第1状態に対して層11および13内の磁性ベクトルの両者が第1方向を指し示し、第2状態に対して層11および13内の磁性ベクトルの両者が他の方向を指し示す。また、磁場がせる10に印加されていない(又は非常に小さい)場合、層11および13は強磁性結合しているので、層11および13の磁性ベクトルは常に同一方向(平行)である。特定の磁場がセル10に印加されると、磁性ベクトルは反対方向を指し示し、これについては後述する。
【００２４】
当業者であれば、本発明が好適な強磁性モード以外のモードでも動作可能であることを理解するであろう。2例を挙げれば、反強磁性モードおよびスピン値モードである。反強磁性モードにあっては、2つの磁性層11および13の休止状態は、ベクトル14および15の時計回り又は反時計回りの反平行方向のいずれかにある。これら2つの状態を論理「0」および論理「1」状態として使用することが可能である。スピン値モードにあっては、層11および13の一方が固定され(pin)、固定された層に対して平行又は反平行のいずれかに他方の層が切替可能である。ベクトル14および15の平行および反平行状態を論理「0」および論理「1」状態として使用することが可能である。さらに、部分的に磁化することによって、またはいくつかの2状態素子を統計的に組み合わせることによって、2状態以上のものを得ることも可能である。
【００２５】
本実施例にあっては、セル10は層11より薄い層13を有するよう設計され、層11の磁性ベクトルを切り替えるのに要するものよりも小さな磁場で層13の磁性ベクトルを切り替えることが可能である。他の手法としては、磁化ベクトルを切り替えるのに大きな磁場を要する磁性材料を利用して層11を形成することも可能である。
【００２６】
強磁性層11および13間の絶縁層12を設けてトンネル接合を形成し、層12を介して層11から層13に(またはその逆)垂直に電流を流す。本質においては、セル10は比較的高インピーダンスのものとして現われ、一般に数千オームたとえば5ないし6 k ohmである。層11および13内の磁性ベクトルが反平行であるとき、セル10の抵抗Rは非常に高いままである。層11および13内の磁性ベクトルが平行であるとき、セル10の抵抗Rは顕著に降下する。
【００２７】
一実施例にあっては、層11は約100オングストロームの厚さのコバルト(Co)より成り(一般に10ないし200オングストロームの範囲内である)、層12は約25オングストロームの厚さの酸化アルミニウム(Al2O3)より成り(一般に10ないし100オングストロームである)、層13は約100オングストロームの厚さのニッケル鉄(NiFe)より成る(一般に10ないし200オングストローム)。抵抗変化対抵抗(ΔR/R)は本実施例の場合約15パーセントであり、一般に10ないし50パーセントの間にある。このため、層11から層13に(またはその逆)検出電流を流すことによって、セル10の状態は比較的容易に検出される。セル10における抵抗変化はセル10における電圧降下の変化として容易に読み取ることが可能である。
【００２８】
図4を参照すると、5以上のアスペクト比を有するセル10の抵抗と、層11および13における磁性ベクトルの向きの相違との関係を示すグラフが描かれている。また、各種のベクトルの向きを与えるのに必要な印加される磁場の方向および強度も図示されている。グラフの横向きの座標は磁場の方向および強度を示し、縦向きの座標はセル10の抵抗を表わす。さらに、第1のグラフ曲線16は、第1方向における磁場を各種の強度で印加した場合に得られるセル10の抵抗を示し、グラフ曲線17は第2方向における磁場を各種の強度で印加した場合に得られるセル10の抵抗を示す。グラフ曲線16と共に描かれているベクトル18および19は、それぞれ層11および13における磁性ベクトルを示し、正の横軸方向に値がH1およびH2の間で印加される磁場に対するものである。同様にグラフ曲線17と共に描かれていいるベクトル20および21は、それぞれ層11および13における磁性ベクトルを示し、負の横軸方向に値がH3およびH4の間で印加される磁場に対するものである。
【００２９】
セル10の状態が、ベクトル14の両者が左側を指し示すような状態にあり、横軸の右側に移動する場合、磁場は値H1まで増加する。値H1に達する以前では磁性ベクトル14は同一の方向を向いており、これは論理「1」でありセル10の抵抗は低いことを表わす。セル10に値H1で示される充分大きな磁場を印加すると、ベクトル19が(図示されているように)反対方向に切り替わり、セル10の抵抗は急激に増加する。磁場がH2を越えて増加すると、ベクトル18もまた反対方向に切り替わり、セル10の抵抗は再び低い値に戻り、このときの磁性ベクトルはベクトル15で表わされている。同様に、反対方向に磁場が印加されるとグラフ曲線17となり、層13の磁性ベクトル21が値H3で切り替わり、層11の磁性ベクトル20が値H4で切り替わり、このときの磁性ベクトルはベクトル14で表わされている。層11および13のベクトルがベクトル14または15で示される方向にセットされると、印加された磁場が除去された場合であっても、ベクトルを切り替えることが可能な充分大きな磁場が印加されるまでは、ベクトルはその方向にとどまる点に留意すべきである。
【００３０】
本実施例における磁性セルの更なる特徴は、約5以上の長さ／幅比(アスペクト比)を有するセルでは磁性材料の第1および第2層が強磁性的に結合されるが、約5以下の長さ／幅比(アスペクト比)を有するセルでは磁性材料の第1および第2層が反強磁性的に結合されることである。ここで、「強磁性的に結合される」とは、一般に平行状態のいずれか(図3における磁性ベクトル14又は15)が安定であり、一定の磁場を要しないことを意味する。また、「反強磁性的に結合される」とは、反平行状態のいずれかが安定であり、平行状態は不安定であり、一定の磁場を要することを意味する。磁性ベクトルが常に反平行状態に遷移しようとするためである。
【００３１】
図5ないし7を参照すると、低いアスペクト比を有する磁性セルに関し本発明を利用することが可能な異なる形態の平面図がそれぞれに描かれている。例えば、円形、四角形またはダイヤモンド形状、楕円形状に対するもののように単一磁性層のアスペクト比が１に近づく場合、形状異方性による切り替えのための磁場は最少になる。図5に示すような円形セルの場合、磁性ベクトル22によって表現される好適な磁化方向は、単軸結晶磁場異方性(uniaxial crystal field anisotropy)(または磁化結晶異方性(magnetic crystalline anisotropy))により定まる。この好適な磁化方向は、薄膜堆積中のバイアス磁場により定まり、または強磁場中で高温(たとえば200℃ないし300℃)で堆積された後の薄膜のアニールにより定まる。図6に示すような四角形状またはダイヤモンド形状の場合、磁化容易性軸に対する磁性ベクトル23により表現される単軸結晶異方性は、その四角形状の対角線に沿って定まる。図7に示すような楕円形状セルの場合、磁化容易性軸に対する磁性ベクトル24により表現される単軸結晶異方性は、セルの長軸方向に沿って定まる。ここで重要なことは、形状効果を最少にすることであり、このことは狭いセル幅において必要となる切替磁場の上昇に寄与する。また、磁化結晶異方性を利用してメモリ・セルに必要となる好適磁化方向を設定することも重要である。円形、四角形および楕円セルが例示されているが、本発明はこれらに限定されるものではなく、たとえば球形等の他の形状にも応用することが可能である。
【００３２】
図8を参照すると、本発明による量子ランダム・アドレス・メモリ装置30の一実施例が図示されている。装置30はA0ないしA3およびそれらを反転したものにより示される8つのアドレス・ポートを備える。本実施例にあっては、アドレスポートは、空間的に平行に配置された8つの導電性細長片(strip)31により図示され、各アドレス・ポートには1つの細長片が対応する。本実施例ではランダムに配置されているナノ・ダイオード32である複数のミキサ素子の各々は、アドレス・ポート31に結合された1つの端子(本実施例ではアノード)を有する。このランダムに配置されたナノ・ダイオードの製造に関する詳細な説明については、たとえば本件と同日に出願された"Quantum Random Address Memory with Randomly Positioned Nano-diode Mixer"と題する米国特許出願があり、これは本件と同一の譲受人に譲渡されている。
【００３３】
離隔して設けられた1対の導電体33および34がナノ・ダイオード32上に配置され、平行に離間して配置された各細長片(ストリップ)31は、複数のナノ・ダイオード32の約半分のものの一方に(そのカソードが)それぞれ結合された導電体33および34を利用して、横方向に拡張される。電気的絶縁層37は導電体33および34上に設けられ、電気的導電層38は絶縁層37上に設けられる。本実施例ではランダムに配置された磁性トンネリング・ナノ接合(magnetic tunneling nano-junction)40である複数の磁性ナノ・メモリ素子は、層38上に設けられる。離間して設けられた1対の導電体41および42は、磁性トンネリング・ナノ接合上に設けられ、平行に離間して設けられた各ストリップ31は、複数のナノ接合40の約半分のものの一方に結合された各導電体41および42を利用して(概して導電体31および32上)、横方向に拡張される。導電体41および42は、それぞれ信号RpおよびRnを与えるよう結合され、これらは(Rp-Rn)として組み合わせられるとデータ・ビット出力を提供する。一般に、導電体33および41は装置30の‘p’部分を定め、導電体34および42は‘n’部分を定める。ここで、図8に図示されている構造は、ストリップ31および導電体33,34,41,42を除いて、リソグラフィを必要としない点に留意すべきである。
【００３４】
各磁性トンネリング・ナノ接合40は、障壁として提供された非常に薄い磁性非導通層(電気的に)によって分離された1対の磁性層を備える(1つは柔軟(soft)であり１つは堅固(hard)な磁性材料層であることが好ましい。)。磁性トンネリング・ナノ接合40のアスペクト比は一般に5以下であり、このため磁性層は反強磁性的に結合される。しかしながら任意のアスペクト比を広く与えることも可能であり、図5ないし7に関して説明した広範な任意の形状を採用することも可能である。一般に製造工程において、第1磁性被覆層(blanket first magnetic layer)、絶縁障壁被覆層および第2磁性被覆層は、支持表面(たとえば層38)上に堆積される。ナノ・メモリ素子(ナノ接合40)は、いくつかの種類のパターニングおよびエッチング技術を利用して定められ、これらの技術には例えば、各ナノ・メモリ素子を被覆および規定するためのレジスト材料を利用する等の技術が含まれる。このレジスト材料はその後エッチ・マスクとして利用され、第1、第2磁性層および各ナノ・メモリ素子周囲の絶縁層を介してエッチングが行われる。エッチングが完了すると、(非導電および非磁性)絶縁材料を利用して、ナノ・メモリ素子の配列は平坦化され、層41および42がその平坦化された表面上でパターニングされる。
【００３５】
ナノ・メモリ素子のパターニングは微細リソグラフィを必要としない。配置自体は重要でなく、既存の技術を利用して疑似ランダムな配置を実現できるためである。ここで、非常に高精度に配置された従来のメモリ素子が極端(extreme of the spectrum)の一方であるとすると、全体的にランダムなメモリ素子は他方の極端になる点に留意すべきである。これら両極端間には多くの中間的な地点が存在し、これらは、更に相関のない(uncorrelated)各Zベクトルを利用してその統計値にバイアスをかけることによって得ることが可能である。この中間的な地点は本願においても利用され、「疑似ランダム」なる語で言及され、配置が極めて微細なリソグラフィおよび過大な調整(アライメント)を要しない限りにおいて、全体的にランダムないし幾分ランダムに配置された総てのものを包含することを意図する。量子ドット(quantum dot)疑似ランダムな製造および配置は、材料の堆積およびエッチングを含みリソグラフィ等を要しない比較的簡単な工程である。
【００３６】
各磁性トンネリング・ナノ接合40は、層38および導電体41,42の一方の間に挟まれ、一方の磁性層は層38側に配置され他方の磁性層は導電体41,42の側の一方に配置される。適切な電圧が印加されると、障壁層を介して磁性層の一方から磁性層の他方にキャリアがトンネルする。各磁性トンネリング・ナノ接合40は、2つの両磁性層における磁性ベクトルの向きによって定まる抵抗値を有する電気的な抵抗として見える。ナノ接合における磁性ベクトルが同一方向(平行)に配置される場合、その抵抗は最少である。ベクトルが反対方向を指す場合(反平行)、抵抗は最大になる。このため、各ナノ接合40における磁性ベクトルを設定することにより、「1」又は「0」(低又は高抵抗値により表わされる)が格納される。
【００３７】
装置30の動作にあっては、導電体33は「p」側部分に「1」を書き込むためスイッチ50を介して接地することが可能であり、導電体34は「n」側部分に「0」を書き込むためにスイッチ51を介して接地することが可能である。例えばスイッチ50が閉じられると、導電体33が接地される。導電体33に結合する各ナノ・ダイオード32はストリップ31に印加された信号に従って導体33に電流を提供し(矢線52で示される)、これは最も近い磁性トンネリング・ナノ接合40における磁性ベクトルを変化させる場を生成する。格納された情報を読み出すには、信号が導電層38に印加され、導体41,42においてRp-Rnとして読み出される。この読み出し動作は、比較的低電流の信号をアドレス導体31に印加しつつ行われ、永久磁場が生じないだけでなく40におけるソフト磁性層に一時的な磁化が生じるように行われる。ナノ・ダイオード32および磁性トンネリング・ナノ接合数40は、各ストリップに印加される書込信号が1対のナノ・ダイオード32および磁性トンネリング・ナノ接合40の異なる群に実質的に影響を与えるのに充分大きなものである。
【００３８】
図9を参照すると、図8に示す量子ランダム・アドレス・メモリ装置30の概略図が描かれている。図9は図8の装置を理解するためのものであり、この装置を厳密に表わしたものではない。簡単のため、A0,−A0,A1,−A1として個別的に表現された4つの導体ストリップ31のみがアドレス・ポートとして描かれている。（例えば−A0のようなマイナスの符号は、負、反転又は片方の信号すなわちA0の補数を示す。）ミキサ素子を表わす複数のナノ・ダイオード32の各々は、アドレス方法の説明を簡略化するためストリップ31の1つに結合されたアノードを有する。さらにミキサ素子の異なる結合を強調するため、異なるナノ・ダイオードが各ストリップ31に結合される。ナノ・ダイオード32を含むミキサは、複数のミキサ・リード39で示される出力を有する(たとえば図2で説明した10,000の端子)。各ミキサ・リード39は付随する抵抗器40を介して電源41のマイナス側に結合される。電源41のプラス側は1対の状態スイッチ42,43のアームに結合され、ストリップ31に対するアドレス(1又は0)の候補を表現する。複数のナノ・メモリ素子45が抵抗として描かれ、各々はその一端が複数のミキサ・リード39のうちの1つに結合される。図示している回路では、第1データ出力ポートV1は出力リード対46により表現され、第2データ出力ポートV2は出力リード対47により表現される。各ナノ・メモリ素子(抵抗45)の他方端は出力リード対46の一方又は出力リード対47の一方に結合される。
【００３９】
本実施例にあっては、動作を簡潔に説明するため、スイッチ42および43の対が結合され、選択されたストリップ31の対と電源41の間の回路が完成している。スイッチ42は正の電圧を第1の位置においてA1に印加し、第2の位置において−A1に印加する。スイッチ43は正の電圧を第1の位置においてA0に印加し、第2の位置において−A0に印加する。この場合において、正の電圧がナノ・ダイオード32の別々の組のアノードに印加され、1つの1または1つの0を表現する。電源41のマイナス側は付随する抵抗40を介して各ミキサ・リード39に結合され、回路が完成する(当業者であれば代替的な電流の帰還経路を採用することも可能であろう。)。
【００４０】
図10を参照すると、本発明による球状磁性トンネル接合60の拡大図が図示されている。球状磁性トンネル接合60は、ソフト磁性材料より成る球面61と、永久的に磁化されたハード強磁性材料より成る球面62を有する。球面61および62の一方または両方は、トンネル障壁材料層63で被覆され、球面61,62がそれらの間に挟まれたトンネル障壁材料層63を利用して磁性トンネル接合を形成する。本実施例にあっては球面61,62は約50ナノメートルの直径を有するが、これを他の大きさにすることも可能である。
【００４１】
球面61は矢線で示される磁性ベクトル64を有し、これは磁性−結晶容易化軸方向に向いている。しかしながら、球面61はソフト磁性材料より成るので、磁性ベクトル64の方向は、球面61に逆向きの磁場を印加することによって反転させることが可能である。球面62は矢線で示される磁性ベクトル65を有し、これは予め設定された方向に向いている。球面62は「永久的に」磁化された材料より成るので、磁性ベクトル65の方向は、メモリ読み出し中に球面61に磁場が印加されたとしても、固定されたままである。書き込み動作中にあっては、書込みアドレス電流が比較的高いので、いくらかの球面62の磁性が変化する。どの球面62がその磁性を変化させるかは、特定のアドレスA、総てのアドレス導体の3次元配置および論理「1」が書き込まれるか否かに依存する。もしアドレスが決して書き込まれないのであれば、その導体は定義により論理「0」である(動作開始前に全体のメモリはクリアされる)。
【００４２】
球面61の磁性ベクトル64および65がそれぞれ図10に示す方向にあり、球面61および62がかみ合って(engagement)トンネル障壁層63がそれらの間に挟まれていると仮定すると、球面61から球面62(またはその逆)へのトンネル電流に対する抵抗が最少になる。さらに、球面61の磁性ベクトル64が反対方向(反平行)である場合、球面61から球面62へのトンネル電流に対する抵抗は最大になる。
【００４３】
図11を参照すると、メモリ70内に形成された複数の球状磁性ナノ・メモリ素子60が図示されており、これらは図10に図示したものと同様である。メモリ70は複数のナノ・メモリ素子60を容器71内に有する(これは動作説明のためのものである)。容器71には電源74に結合する1対の電極72および73がある。複数の絶縁被覆導電ループ経路(たとえばナノ・ワイヤまたは導電分子)が容器71内で疑似ランダム的に蛇行している。アドレス信号(例えばA0,-A0,A1,-A1,A2,...,又は-A7)は各ループ経路内で電流を駆動することが可能である。さらに、これらの電流は、読み出し動作に対して幾分制限させることも可能である。
【００４４】
動作を開始するため、全メモリが消去される：70における各磁性球面は磁化されず、または弱くランダムな方向に再磁化される。この工程は、交流電流を減衰させて駆動される外部コイルを利用して行うことが可能である。この時点において、総てのメモリ・ロケーションは論理「0」を格納している。
【００４５】
次に、ユーザが「1」を格納したいメモリ・ロケーションのみに書込みを行うのであるが、これは、8つの導電ループ経路にアドレスAを印加することによって行われる(各々が、容器71内の3次元空間を介して疑似ランダム的に経路をたどる)。この体積内の任意の地点において、近接する球面対(例えば61および62)が存在し、アドレス・ビット導体の特定の結合(例えばA2および-A5およびA6)が近接しているであろうという点に留意すべきである。すなわち、正味の局所的な磁場はAに依存する。ハード磁性材料球面に対する急激な磁化曲線のような非線形性は、メモリ70の体積を介して効果的な線形独立なZベクトルを与えるのに充分なアドレス・ミキシング作用(address mixing action)を提供する。
【００４６】
メモリ・ロケーションの読み出しは、より低い電流が複数の電流ループ(75のような)に印加され永久的に磁性が変化させられることを回避する点を除いて、書き込みに対して使用したものと同様な手順で行われる。データ・ビット出力は単に検出電源74を介する電流である。すなわち、ハード球面磁性がそれらの並列した一時的なソフト球面磁性に平行である場合、導体72および73の間の正味の容積抵抗(bulk resistance)は比較的高くなる。（各々の異なるアドレスAは、非常に高次元の実質的に異なる磁性パターンZとなる。）
初期の容積メモリが消去された後、あるメモリ・ロケーションが「1」で満たされていなかった場合、読出容積抵抗は、実質的に「1」で満たされたロケーションからの読出容積抵抗のものと区別することが可能であろう。
【００４７】
図12を参照すると、本発明の他の実施例による量子ランダム・アドレス・メモリ装置130の概略図が図示されている。装置130は、A0ないしA3およびそれらを反転したもので示される8つのアドレス・ポートを備える。本実施例にあっては、アドレス・ポートは、平行に離間して配置された導体ストリップ131によって表現され、アドレス・ポートのそれぞれに対して1つのストリップが対応する。本実施例ではランダムに配置されたナノ・ダイオード132である複数のミキサ素子の各々は、アドレス・ポート131に結合された1つの端子(本実施例ではアノード)を有する。
【００４８】
(一般に数千の)複数のランダムに配置されてはいるが概ね平行に方向付けられた導電体133(簡便性のため薄い誘電体層内に形成される)はナノ・ダイオード132上に設けられ、アドレス・ポート131を形成する平行に離間して設けられたストリップが、異なるナノ・ダイオード又はナノ・ダイオード132のグループに疑似ランダムに結合された個別導体を使用して、横方向に拡張される。導電体133は、例えば導電性ポリマまたは金属薄鎖(thin metal strand)のような多様な技術を利用して形成および配置することが可能であり、この導電性ポリマ等は、溶媒内に吊るされ、溶媒を乾燥させる間に固体層134を形成するため磁気的または電気的な力により方向付けられる。
【００４９】
本実施例では疑似ランダムに配置された磁性トンネル・ナノ接合140である複数の磁性ナノ・メモリ素子は、層134上に配置される。離隔して設けられた1対の導体141,142が磁性トンネル・ナノ接合140上に配置され、平行に離隔して設けられたストリップ131が、複数のナノ接合140の半分のものの一方にそれぞれ結合された導電体141,142を利用して、横方向に拡張される。導体141はその導体に結合され接地にも結合されるスイッチ143を有し、スイッチ143を閉じると導体141が接地され、量子ランダム・アドレス・メモリ装置130の「n」側部分に「0」を書き込む。同様に導体142はその導体と接地に結合されたスイッチ144を有し、スイッチ144を閉じると導体142が接地され、量子ランダム・アドレス・メモリ装置130の「p」側部分に「1」を書き込む。層134および導体141間に設けられた複数のナノ接合140は、相互に結合され、データ出力端子Vnに結合されている。同様に、層134および導体142間に設けられた複数のナノ接合140も相互に結合され、データ出力端子Vpに結合される。ここで、図12に図示された構造は、ストリップ131および導電体141,142を除いて、リソグラフィを必要としない点に留意すべきであり、除外されたものは極めて微細なリソグラフィは必要としない。
【００５０】
図13を参照すると、図12の装置130における2層磁性セル140の部分断面図が図示されている。このセルの構成にあっては、非常に微細な導体150が絶縁層151において疑似ランダム的に設けられ、層151にほぼ垂直に拡張される。一時的に磁化されるソフト磁性材料の第1薄膜152(自由磁性ベクトル153が導体150の周りを回る)は、導体150上に堆積される。薄膜絶縁トンネル障壁層155は、層152、層151および導体150の一部分上に堆積され、磁性層間の絶縁性を維持する。複数の永久磁性材料より成る第2薄膜156は(固定磁性ベクトル157が層152の周りを回る)、層152上の層155上に堆積され、磁性層152および156間で障壁層155の一部分を挟持し、各導体150を取り囲む。導電材料層160は磁性材料156間の絶縁層151上であって層155上に堆積され、量子・アドレス・メモリ装置130におけるn部分の総ての磁性ナノ・メモリ・セル140およびp部分の総ての磁性ナノ・メモリ・セル140を相互接続する。ナノ・メモリ素子のパターニングには、微細なリソグラフィは必要とされない。なぜなら、配置自体は重要でなく、既存の技術を利用して疑似ランダム的な配置を得ることが可能だからである。
【００５１】
非常に微細な導体150は、閉位置でデータをナノ・メモリ・セル140に書き込むスイッチ143に結合される導体141または142(図12)に結合される。非常に微細な導体150における電流は磁場を生成し、この磁場はベクトル161で表わされ、これは磁性層152における自由ベクトルの向きを定める。既に述べたように、磁性ベクトル153および157が同一方向(平行)にあるときセル140のトンネル抵抗は最少となり、磁性ベクトル153および157が反対方向(反平行)にあるときセル140の磁性抵抗は最大になる。導電層160は2つの部分(図示せず)に分離され、それらはデータ出力端子VnまたはVpに結合される。離隔して設けられた導電体141および142はナノ・メモリ素子140上に配置され(すなわちアドレスAビットの組み合わせによる影響を充分に混合(mix)するように配置される)、平行に離間して設けられたストリップ131が、複数のナノ・メモリ素子140の半分のものの一方に結合された各導体141および142を利用して、横方向に拡張される(すなわち、異なる出力の本質的にバランスされた2つの半分のものを与えるように配置される。)。
【００５２】
図14を参照すると、本発明による磁性読出部200の斜視図が図示されている。本実施例にあっては、磁性読出部200が、例えば図12の量子ランダム・アドレス・メモリ装置130における導電体141および142に置き換わる。磁性読出部200は、永久磁性材料より成る第1薄膜210、導電性材料より成る薄膜215および一時的またはソフト磁性材料より成る第2薄膜220を備える。層220は複数のナノ・メモリ素子140に関連して配置されるよう設計される。層210は複数の個別セル211より成り、各個別セルは層210の面内の磁性ベクトルMj(ここでjは0から9999までの数を表わす)を有し、このベクトルは図14における左側または右側を向いている。層210は永久磁性材料(または容易に切り替わらない材料)より成るので、Mjは図示された向きにとどまっている。層215はその対向する両端に結合された1対の読出部221,222を有し、ZドットMにより測定される読出信号デルタRを提供する。第2薄膜220は複数の個別セル225より成り、各個別セルは層220の面内の磁性ベクトルZj(本実施例ではjは0から9999までの数を表わす)を有し、このベクトルは図14における左側または右側を向いている。層220は一時的に磁化されたソフト磁性材料より成るので、各磁性ベクトルZjは、隣接して配置されるナノ・メモリ素子140に従って(左向きまたは右向きが)定まる。
【００５３】
磁性読出部200は巨大磁気抵抗装置(giant magnetoresistive device)であり、1対のセル211および225間の導電層215内の電流は(例えばZ0およびM0)、関連する磁性ベクトルZ0およびM0が同一方向(平行)になるときに最大になり、関連する磁性ベクトルZ0およびM0が反対方向(反平行)になるときに最少になる。総てのZjがMjに対して同一方向にあるとき、読み出しリード221および225間の抵抗は最少になる。逆に、総てのZjがMjに対して反対方向にあるとき、読み出しリード221および225間の抵抗は最大になる。磁性読出部200は本実施例では巨大磁気抵抗装置であるが、(上述した)磁性トンネル接合を利用する磁性読出部とすることも必要に応じて可能である。
【００５４】
以上により、読み出しおよび／または書き込みにおいてメモリ内に設けられた多数のビット導体の各々を介して個別的にアドレスすることを必要としない新規かつ改良された磁性メモリが開示された。この新規かつ改善されたメモリは比較的簡潔な構成であり、安価に製造可能であり、サイズおよび格納バイト数の上限ないし制限が事実上無い。また、新規かつ改良されたメモリは、生産性が高く、メモリ素子を提供するためにリソグラフィを要しないにもかかわらず、従来のメモリに比べて非常に小さい。さらに、磁性読出部はこの新規な磁性メモリと共にまたは単独で利用することが可能である。
【００５５】
以上本発明を特定の実施例に関連して説明してきたが、更なる修正および改良を当業者が行うことも可能である。したがって、本発明は上述した実施例に限定されるものではない。
【図面の簡単な説明】
【図１】従来のフラッシュ・メモリのブロック図を示す。
【図２】本発明によるメモリにおける各種素子および動作を示すブロック図を示す。
【図３】動作説明のために描かれた多重層磁気メモリ・セルの側面図を示す。
【図４】図3に示すセルの特性を表わすグラフを示す。
【図５】低アスペクト比を有する磁性セルに対する異なるポテンシャル形態の平面図を示す。
【図６】低アスペクト比を有する磁性セルに対する異なるポテンシャル形態の平面図を示す。
【図７】低アスペクト比を有する磁性セルに対する異なるポテンシャル形態の平面図を示す。
【図８】本実施例による量子ランダム・アドレス・メモリ装置の部分斜視図を示す。
【図９】図8に示す量子ランダム・アクセス・メモリ装置の全体図を示す。
【図１０】本発明による球状磁性トンネル接合の拡大図を示す。
【図１１】図10に図示されるものと同様に、メモリ内に組み込まれる複数の磁気ナノ・メモリ素子の拡大図を示す。
【図１２】本発明の他の実施例による量子ランダム・アドレス・メモリ装置の部分概略図を示す。
【図１３】図12の装置における2つの磁気メモリ・セルの拡大断面図を示す。
【図１４】本発明による磁気読出部の斜視図を示す。
【符号の説明】
10  セル
11,13  磁性層
12  絶縁層
14,15,18,19,20,21,22,23,24  磁性ベクトル
30  量子ランダム・アドレス・メモリ装置
31  導体ストリップ
32  ナノ・ダイオード(ミキサ素子)
33,34,38,41,42  導電層
37  絶縁層
40  磁性トンネリング・ナノ接合
50,51  スイッチ
39  ミキサ・リード
41  電源
45  ナノ・メモリ素子
46,47  出力リード対
60  球状磁性トンネル接合
61,62  球面
63  トンネル障壁材料層
64,65  磁性ベクトル
70  メモリ
71  容器
72,73  電極
74  電源
75  電流ループ
130  量子ランダム・アドレス・メモリ
131  導体ストリップ
132  ナノ・ダイオード
133  導電体
134  固体層
140  磁性トンネル・ナノ接合
141,142  導体
143,144  スイッチ
150  導体
151  絶縁層
152,156  磁性薄膜
155  障壁層
153  自由磁性ベクトル
157  固定磁性ベクトル
161  磁性ベクトル
200  磁性読出部
211  個別セル
212  磁性ベクトル
215  薄膜
221,222  読出部
【図１】
0004563530.tif 000002
【図２】
0004563530.tif 000003
【図３】
0004563530.tif 000004
【図４】
0004563530.tif 000005
【図５】
0004563530.tif 000006
【図６】
0004563530.tif 000007
【図７】
0004563530.tif 000008
【図８】
0004563530.tif 000009
【図９】
0004563530.tif 000010
【図１０】
0004563530.tif 000011
【図１１】
0004563530.tif 000012
【図１２】
0004563530.tif 000013
【図１３】
0004563530.tif 000014
【図１４】
0004563530.tif 000015