(57)【特許請求の範囲】
【請求項１】
全体にわたって複数の開口部を有するメッシュ形状の導体からなる電源リードフレームと，
絶縁層を介して前記電源リードフレームの上に積層され，全体にわたって複数の開口部を有するメッシュ形状の導体からなるグランドリードフレームと，
前記グランドリードフレームの複数の前記開口部を覆うように搭載された半導体素子と，
前記グランドリードフレームの周辺に配置された信号リードフレームと，
前記半導体素子から前記信号リードフレーム，前記電源リードフレーム，及び前記グランドリードフレームのそれぞれに接続されたボンディングワイヤと，
前記電源リードフレーム，前記グランドリードフレーム，前記信号リードフレーム，前記半導体素子，及び前記ボンディングワイヤを封止する封止樹脂と，を備えることを特徴とする半導体装置。
【請求項２】
前記電源リードフレームと前記グランドリードフレームは前記絶縁層を介して対向するように配置され，
前記電源リードフレームと前記グランドリードフレームのうち一方のリードフレームには所定深さの凹部が設けられ，
他方のリードフレームは，前記一方のリードフレームの凹部内に配置されていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，樹脂封止型半導体装置に関し，さらに詳細には，リードフレームのインダクタンスを低減するための樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】
従来における半導体装置では，半導体素子（ＬＳＩチップ）の高性能化の要求に伴ってゲート数が増大すると共に，使用する動作周波数が高くなることから，高インダクタンスに起因する同時スイッチングノイズが無視できないほど大きくなり，要求される動作を必ずしも満足できるものではなかった。かかるノイズを減少させるために，信号リードフレーム，電源リードフレーム，グラウンドリードフレームを絶縁層を介して積層し，リードフレームを多層化した構造の樹脂封止型半導体装置が開発されている。
【０００３】
かかる多層リードフレーム構造を有する樹脂封止型半導体装置の構造を，図１０に基づいて説明する。図１０は，従来の樹脂封止型半導体装置の構造を示す断面図である。
【０００４】
図１０において，符号４０１は，所定の回路構造を有する半導体素子である。符号４０２は，半導体装置を封止するモールド樹脂である。符号４０３は，平面導体からなるグランドリードフレームである。符号４０４は，平面導体からなる電源リードフレームである。符号４０５は，平面導体からなる信号リードフレームである。符号４０６は，各リードフレーム間を電気的に絶縁するための絶縁テープである。符号４０７は，半導体素子４０１を固定するための接着剤である。符号４０８は，半導体素子４０１と各リードフレーム４０３，４０４，４０５とを電気的に接続するための，例えば金線から構成されるボンディングワイヤである。
【０００５】
図１０に示すように，従来の樹脂封止型半導体装置は，平面導体のリードフレーム４０３，４０４，４０５を使用し，最下層にグランドリードフレーム４０３，中間層に電源リードフレーム４０４，最上層に信号リードフレーム４０５が形成される。このとき，ポリイミド層などの電気絶縁層である絶縁テープ４０６を層間に介在させて各リードフレーム４０３，４０４，４０５間を絶縁している。
【０００６】
また，最下層のグランドリードフレーム４０３の中央部には，接着剤４０７により所定回路が形成された半導体素子４０１が搭載される。この半導体素子４０１と，グランドリードフレーム４０３，電源リードフレーム４０４及び信号リードフレーム４０５とは，ボンディングワイヤ４０８により電気的に接続される。かかる構成において，半導体素子４０１，ボンディングワイヤ４０８，各リードフレームの一部が例えば結晶性シリカやアルミナのフィラーなどのモールド樹脂４０２により封止される。
【０００７】
このように，従来においては，信号リードフレーム，電源リードフレーム及びグランドリードフレームとしてインダクタンスの小さい平面導体を使用し，多層リードフレームの配線構造とすることにより，同時スイッチングノイズの低減を図っている。
【０００８】
【発明が解決しようとする課題】
しかしながら，近年においては，従来以上に半導体素子（ＬＳＩチップ）の高性能化が要求されるため，従来の樹脂封止型半導体装置のようにリードフレームに平面導体を使用するだけでは，インダクタンスを所望に低減することができない。このため，半導体素子のノイズ限界以上の同時スイッチングノイズが発生し，要求される動作を必ずしも満足できるものではなかった。
【０００９】
したがって，本発明の目的は，さらに高性能な半導体素子を使用しても同時スイッチングノイズの発生を低減することが可能な新規かつ改良された樹脂封止型半導体装置を提供することにある。
【００１０】
【発明が解決しようとする課題】
上記課題を解決するために，本発明のある態様によれば，全体にわたって複数の開口部を有するメッシュ形状の導体からなる電源リードフレームと，絶縁層を介して前記電源リードフレームの上に積層され，全体にわたって複数の開口部を有するメッシュ形状の導体からなるグランドリードフレームと，前記グランドリードフレームの複数の前記開口部を覆うように搭載された半導体素子と，前記グランドリードフレームの周辺に配置された信号リードフレームと，前記半導体素子から前記信号リードフレーム，前記電源リードフレーム，及び前記グランドリードフレームのそれぞれに接続されたボンディングワイヤと，前記電源リードフレーム，前記グランドリードフレーム，前記信号リードフレーム，前記半導体素子，及び前記ボンディングワイヤを封止する封止樹脂と，を備えることを特徴とする半導体装置が提供される。
【００１１】
本項記載の発明では，電源リードフレーム及びグランドリードフレームを複数の開口部を有する略メッシュ形状に構成されているので，複数の電流経路を有し，導体が並列接続されているとみなせるので，電源リードフレーム及びグランドリードフレームのインダクタンスを低減し，同時スイッチングノイズを減少することができる。
【００１２】
また，本発明の他の態様によれば，前記電源リードフレームと前記グランドリードフレームは前記絶縁層を介して対向するように配置され，前記電源リードフレームと前記グランドリードフレームのうち一方のリードフレームには所定深さの凹部が設けられ，他方のリードフレームは，前記一方のリードフレームの凹部内に配置されている如く構成すれば，インダクタンスを低減して同時スイッチングノイズを減少することができるばかりでなく，半導体装置の薄型化を実現することができる。
【００１３】
また，上記課題を解決するために，本発明の他の態様によれば，第１の半導体素子と，絶縁層を介して積層された電源層及びグランド層で構成された多層テープと，前記多層テープを介して前記第１の半導体素子上に搭載された第２の半導体素子と，前記第２の半導体素子から前記電源層及び前記グランド層のそれぞれに接続されたボンディングワイヤと，前記第１の半導体素子，前記多層テープ，前記第２の半導体素子，及び前記ボンディングワイヤを封止する封止樹脂と，を備える半導体装置であって，前記電源層及び前記グランド層は，全体にわたって複数の開口部を有するメッシュ形状であることを特徴とする半導体装置が提供される。
【００１４】
本項記載の発明では，第２の半導体素子は，メッシュ形状の電源層とグランド層とで構成される多層テープを介して半導体素子上に搭載されるので，マルチチップパッケージ構造の樹脂封止型半導体装置においても，第２の半導体素子と接続する電源層及びグランド層のインダクタンスを低減し，同時スイッチングノイズを減少することができる。
【００１５】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明および添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００１６】
（第１の実施の形態）
本実施形態においては，各リードフレーム内の電流分布を考慮して，平面導体に複数の開口部を設けた略メッシュ形状のリードフレームを使用することにより，インダクタンスの低減を図っている。
【００１７】
以下，図１から図４を参照しながら，第１の実施の形態について説明する。図１は，本実施形態にかかる樹脂封止型半導体装置の構造を示す断面図である。図２は，本実施形態にかかるグランドリードフレームの上面図である。図３は，本実施形態にかかる電源リードフレームの上面図である。また，図４は，本実施形態にかかる樹脂封止型半導体装置の構造を示す上面図である。
【００１８】
まず，図１に基づいて，本実施形態にかかる樹脂封止型半導体装置の構造を説明する。なお，符号１０１は，所定の回路構造を有する半導体素子である。符号１０２は，半導体装置を封止するモールド樹脂である。符号１０３は，複数の開口部を有する略メッシュ形状の平面導体からなるグランドリードフレームである。符号１０４は，複数の開口部を有する略メッシュ形状の平面導体からなる電源リードフレームである。符号１０５は，平面導体からなる信号リードフレームである。符号１０６は，各リードフレーム間を電気的に絶縁するための絶縁テープである。符号１０７は，半導体素子１０１を固定するための接着剤である。符号１０８は，半導体素子１０１と各リードフレーム１０３，１０４，１０５とを接続するための，例えば金線から構成されるボンディングワイヤである。
【００１９】
図１に示すように，本実施形態にかかる樹脂封止型半導体装置は，複数の開口部を有する略メッシュ形状の平面導体のグランドリードフレーム１０３及び電源リードフレーム１０４を使用し，最下層に電源リードフレーム１０４，中間層にグランドリードフレーム１０３，最上層に信号リードフレーム１０５が形成される。このとき，例えばポリイミド層などの電気絶縁層である絶縁テープ１０６をリードフレーム間に介在させて，グランドリードフレーム１０３と電源リードフレーム１０４との間を絶縁している。
【００２０】
また，中間層のグランドリードフレーム１０３の中央部には，接着剤１０７により所定回路を形成する半導体素子１０１が搭載される。この半導体素子１０１と，グランドリードフレーム１０３，電源リードフレーム１０４及び信号リードフレーム１０５とは，ボンディングワイヤ１０８により電気的に接続される。かかる構成において，例えば結晶性シリカやアルミナのフィラーなどのモールド樹脂１０２により封止される。
【００２１】
本実施形態においては，図２及び図３に示すように，グランドリードフレーム及び電源リードフレームとして，平面導体に複数の開口部を設けた略メッシュ形状のリードフレームが使用される。このように，グランドリードフレーム１０３及び電源リードフレーム１０４を略メッシュ形状とすることにより，各リードフレームのインダクタンスの低減を図ることができることを，以下説明する。なお，信号リードフレーム１０５は，従来のものと同様の形状のリードフレームが使用される。
【００２２】
かかるメッシュ形状のリードフレームは，複数の電流経路を有する平面導体のリードフレームであるので，複数の電流経路である導体同士が互いに並列に接続されていると見なすことができる。このとき，メッシュ形状のリードフレーム全体の自己インダクタンス（Ｌ）は，下式に基づいて計算される。
１／Ｌ＝１／Ｌ１＋１／Ｌ２＋・・・＋１／Ｌｎ，
（Ｌ：リードフレーム全体のインダクタンス，Ｌ１，Ｌ２・・・Ｌｎ：各経路のインダクタンス）
【００２３】
上式により，各経路のインダクタンスの逆数の総和がリードフレーム全体のインダクタンスの逆数となるので，従来よりもインダクタンスが低減されることがわかる。
【００２４】
また，図２及び図３に示すように，本実施形態にかかるグランドリードフレーム１０３及び電源リードフレーム１０４は，積層したときにグランドリードフレーム１０３の開口部下方に，電源リードフレーム１０４が配置されるような形状であるのが好ましい。また，グランドリードフレーム１０３及び電源リードフレーム１０４の端部は曲げ加工が施され，外部リードと接続するための接続部１０９，１１０が形成される。
【００２５】
次いで，図４に基づいて，本実施形態にかかるグランドリードフレーム及び信号リードフレームと半導体素子とのボンディング方法を説明する。図４は，本実施形態にかかる樹脂封止型半導体装置の構成を示す上面図である。
【００２６】
図４に示すように，電源リードフレーム１０４は，グランドリードフレーム１０３の開口部の下方を通るように配置され，電源リードフレーム１０４はグランドリードフレーム１０３の開口部を介して露出している。このことにより，最下層に配置される電源リードフレーム１０４は，グランドリードフレーム１０３の開口部を介してボンディングワイヤ１０８により半導体素子１０１とワイヤ接続することができる。
【００２７】
本実施形態においては，電源リードフレーム及びグランドリードフレームを複数の開口部を有する略メッシュ形状に構成されているので，複数の電流経路を有し，導体が並列接続されているとみなせるので，電源リードフレーム及びグランドリードフレームのインダクタンスを低減し，同時スイッチングノイズを減少することができる。
【００２８】
本実施形態にかかる樹脂封止型半導体装置の製造方法は，従来の樹脂封止型半導体装置の製造方法と異ならないのでその説明は省略する
【００２９】
（第２の実施の形態）
本実施形態においては，第１の実施の形態に加えて，グランドリードフレームの下面に凹部溝を設け，この凹部溝に電源リードフレームを配置することにより両リードフレームを所定厚さ分だけ重ね合わせられるので半導体装置の薄型化を図ることができる。なお，一方のリードフレームに凹部溝を設けている点以外は，第１の実施の形態と異なるところはないのでその説明は省略する。
【００３０】
以下，図５を参照しながら，第２の実施の形態について説明する。図５は，本実施形態にかかる樹脂封止型半導体装置の構造を示す断面図である。
【００３１】
図５に示すように，本実施形態にかかる樹脂封止型半導体装置は，第１の実施の形態と同様に，複数の開口部を有する略メッシュ形状の平面導体のグランドリードフレーム２０３及び電源リードフレーム２０４を使用し，最下層に電源リードフレーム２０４，中間層にグランドリードフレーム２０３，最上層に信号リードフレーム２０５が形成される。このとき，例えばポリイミド層などの電気絶縁層である絶縁テープ２０６をリードフレーム間に介在させて，グランドリードフレーム２０３と電源リードフレーム２０４との間を絶縁している。
【００３２】
また，中間層のグランドリードフレーム２０３の中央部には，接着剤２０７により所定回路を形成する半導体素子２０１が搭載される。この半導体素子２０１と，グランドリードフレーム２０３，電源リードフレーム２０４及び信号リードフレーム２０５とは，ボンディングワイヤ２０８により電気的に接続される。
【００３３】
本実施形態においては，第１の実施形態と異なり，グランドリードフレーム２０４の下面（即ち，電源リードフレーム２０３との対向面）の所定位置には，ハーフエッチングにより所定深さの凹部溝２０９が形成されている。この凹部溝２０９内に絶縁テープ２０６を介してグランドリードフレーム２０３を配置することにより，グランドリードフレーム２０３と電源リードフレーム２０４とが重ね合わされる。この結果，半導体装置を薄型化することができる。
【００３４】
また，本実施形態にかかる電源リードフレーム２０４及びグランドリードフレーム２０３は，第１の実施の形態と同様に，積層したときに上下のリード位置が重ならないように，グランドリードフレーム２０３の開口部下方に，電源リードフレーム２０４が配置されるように構成されるのが好ましい。また，グランドリードフレーム２０３及び電源リードフレーム２０４の端部は曲げ加工が施され，外部リードと接続するための接続部が形成される。
【００３５】
また，本実施形態にかかる電源リードフレーム２０４は，第１の実施の形態と同様に，グランドリードフレーム２０３の開口部の下方を通るように配置され，電源リードフレーム２０４は，グランドリードフレーム２０３の開口部から上方に露出される。このことにより，最下層に配置される電源リードフレーム２０４は，グランドリードフレーム２０３の開口部を介してボンディングワイヤ２０８により半導体素子２０１とワイヤ接続することができる。
【００３６】
かかる構成において，例えば結晶性シリカやアルミナのフィラーなどのモールド樹脂２０２により封止される。
【００３７】
本実施形態においては，第１の実施形態と同様に，インダクタンスを低減して同時スイッチングノイズを減少することができるばかりでなく，半導体装置の薄型化を実現することができる。
【００３８】
（第３の実施の形態）
上記実施形態においては，１つの半導体素子を搭載した樹脂封止型半導体装置について説明したが，２以上の半導体素子を搭載するマルチチップモジュールの半導体装置の上層の半導体素子に接続されるリードフレームのインダクタンスを低減する。
【００３９】
以下，図６〜図９を参照しながら，第３の実施の形態について説明する。図６は，本実施形態にかかる樹脂封止型半導体装置の構造を示す断面図である。図７は，本実施形態にかかる多層テープの構造を示す断面図である。図８は，本実施形態にかかる多層テープを構成するグランド層の上面図である。図９は，本実施形態にかかる多層テープを構成する電源層の上面図である。
【００４０】
本実施形態にかかる樹脂封止型半導体装置は，第１の実施の形態と同様に，複数の開口部を有する略メッシュ形状の平面導体のグランドリードフレーム３０３，電源リードフレーム３０４を使用し，最下層に電源リードフレーム３０４，中間層にグランドリードフレーム３０３，最上層に信号リードフレーム３０５が形成される。このとき，ポリイミド層などの電気絶縁層である絶縁テープ３０６をリードフレーム間に介在させて，グランドリードフレーム３０３と電源リードフレーム３０４との間を絶縁している。
【００４１】
また，中間層のグランドリードフレーム３０３の中央部には，接着剤３０７により所定回路を形成する半導体素子３０１が搭載される。この半導体素子３０１と，グランドリードフレーム３０３，電源リードフレーム３０４及び信号リードフレーム３０５とは，ボンディングワイヤ３０８により電気的に接続される。
【００４２】
また，本実施形態にかかる電源リードフレーム３０４及びグランドリードフレーム３０３は，第１の実施の形態と同様に，積層したときに上下のリード位置が重ならないように，グランドリードフレーム３０３の開口部下方に，電源リードフレーム３０４が配置されるように構成されるのが好ましい。また，グランドリードフレーム３０３及び電源リードフレーム３０４の端部は曲げ加工が施され，外部リードと接続するための接続部が形成される。
【００４３】
また，本実施形態にかかる電源リードフレーム３０４は，第１の実施の形態と同様に，グランドリードフレーム３０３の開口部の下方を通るように配置され，電源リードフレーム３０４は，グランドリードフレーム３０３の開口部から上方に露出している。このことにより，最下層に配置される電源リードフレーム３０４は，グランドリードフレーム３０３の開口部を介してボンディングワイヤ３０８により半導体素子３０１とワイヤ接続することができる。
【００４４】
本実施形態においては，第１の実施の形態と異なり，半導体素子３０１上には，多層テープ３０９を介して第２の半導体素子３１３が搭載される。この第２の半導体素子３１３と電源層３１０，グランド層３１１及び信号リードフレーム３０５とは，ボンディングワイヤ（金線）３０８により電気的に接続される。
【００４５】
以下，図７〜図９に基づいて，本実施形態にかかる多層テープについて説明する。図７に示すように，本実施形態にかかる多層テープは，絶縁層を介して，グランド層が下層に，電源層が上層に積層されている。
【００４６】
本実施形態においては，図８及び図９に示すように，電源層及びグランド層として，平面導体に複数の開口部を設けた略メッシュ形状の電源層３１０及びグランド層３１１が使用される。このように，信号層３１０及びグランド層３１１を略メッシュ形状とすることにより，第２の半導体素子と接続されるリードフレームのインダクタンスを低減することができる。
【００４７】
かかるメッシュ形状の電源層３１０及びグランド層３１１は，複数の電流経路を有する平面層なので，複数の電流経路である導体同士が互いに並列に接続されていると見なすことができる。したがって，第１の実施の形態で説明したように，第２の半導体素子３１３に接続される電源層３１０及びグランド層３１１のインダクタンスを低減することができる。
【００４８】
また，図８及び図９に示すように，本実施形態にかかる電源層３１０及びグランド層３１１は，積層したときに上下の配線位置が重ならないように，電源層３１０の開口部下方に，グランド層の配線が配置されるような形状に構成されるのが好ましい
【００４９】
グランド層３１１の配線は電源層３１０の開口部の下方を通るように配置され，グランド層の３１１の配線は電源層３１０の開口部から上方に露出している。このことにより，最下層に配置されるグランド層３１１の配線は，電源層３１０の開口部を介してボンディングワイヤ３０８により第２の半導体素子３１３とワイヤ接続することができる。
【００５０】
本実施形態においては，複数の開口部を有する略メッシュ形状からなる平面導体の電源層及びグランド層を積層する多層テープを介して第２の半導体素子を，半導体素子上に搭載しているので，マルチチップパッケージ構造の樹脂封止型半導体装置においても第２の半導体素子に接続される電源層及びグランド層のインダクタンスを低減し，同時スイッチングノイズを減少することができる。
【００５１】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００５２】
例えば，上記実施形態においては，最下層に電源リードフレームを配置し中間層にグランドリードフレームを配置した構成を例に挙げて説明したが，最下層にグランドリードフレームを配置し中間層に電源リードフレームを配置する構成であっても実施することができる。また，第３の実施の形態において，上層に電源層を配置し下層にグランド層を配置した構成の多層テープを例に挙げて説明したが，上層にグランド層を配置し下層に電源層を配置した多層テープを使用することができる。
【００５３】
また，例えば，第２の実施形態においては，中間層のグランドリードフレームに凹部溝を設けて，最下層の電源リードフレームを配置する構成を例に説明したが，最下層の電源リードフレームに凹部溝を設けて中間層の電源リードフレームを配置する構成にすることもできる。
【００５４】
また，上記実施形態においては，複数の開口部を有する略メッシュ形状の平面導体のリードフレームあるいは多層テープを例としてに挙げて説明したが，各経路の太さや本数は，半導体装置の特性，各リードフレームの電流量，電流密度，あるいは動作周波数などに応じて各種設計により変更することができる。
【００５５】
また，第３の実施形態においては，メッシュ形状のリードフレームを使用した多層構造の半導体素子上に，第２の半導体素子を搭載する例を挙げて説明したが，通常の平面導体のリードフレーム上に搭載してもよい。また，多層リ−ドフレーム構造を有しない半導体素子上に搭載することもできる。なお，この場合には，第２の半導体素子にかかる配線のみのインダクタンスが低減され，同時インダクタンスノイズが減少する。
【００５６】
【発明の効果】
電源リードフレーム及びグランドリードフレームを複数の開口部を有する略メッシュ形状としたので，複数の電流経路を有し，導体が並列接続されているとみなせるので，電源リードフレーム及びグランドリードフレームのインダクタンスを低減し，同時スイッチングノイズを減少することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる樹脂封止型半導体装置の構成を示す断面図である。
【図２】第１の実施の形態にかかるグランド用リードフレームの構成を示す上面図である。
【図３】第１の実施の形態にかかる電源用リードフレームの構成を示す上面図である。
【図４】第１の実施の形態にかかる樹脂封止型半導体装置の構成を示す上面図である。
【図５】第２の実施の形態にかかる樹脂封止型半導体装置の構成を示す断面図である。
【図６】第３の実施の形態にかかる樹脂封止型半導体装置の構成を示す断面図である。
【図７】第３の実施の形態にかかる多層テープの構成を示す断面図である。
【図８】第３の実施の形態にかかる多層テープを構成するグランド層を示す上面図である。
【図９】第３の実施の形態にかかる多層テープを構成する電源層を示す上面図である。
【図１０】従来における多層リードフレーム構造を有する樹脂封止型半導体装置の構成を示す断面図である。
【符号の説明】
１０１，３１３  半導体素子
１０２          モールド樹脂
１０３          グランドリードフレーム
１０４          電源リードフレーム
１０５          信号リードフレーム
１０６          絶縁テープ
１０７          接着剤
１０８          ボンディングワイヤ（金線）
１０９，１１０  接続部
２０９          凹部溝
３０９          多層テープ
３１０          電源層
３１１          グランド層
３１２          絶縁層
【図１】
0004412817.tif 000002
【図２】
0004412817.tif 000003
【図３】
0004412817.tif 000004
【図４】
0004412817.tif 000005
【図５】
0004412817.tif 000006
【図６】
0004412817.tif 000007
【図７】
0004412817.tif 000008
【図８】
0004412817.tif 000009
【図９】
0004412817.tif 000010
【図１０】
0004412817.tif 000011