(57)【特許請求の範囲】
【請求項１】
電源電圧を所定の範囲に収めるように制御するシャントレギュレータにおいて、
電源端子間に接続され、前記電源電圧が上昇したときに流れる過剰電流をバイパスするバイパストランジスタと、
前記バイパストランジスタのソースに定電圧を印加するとともに、前記ソース側の前記電源端子のノードとゲートとの間に前記バイパストランジスタのしきい値電圧を印加するようにするバイパス制御回路と、
を有することを特徴とするシャントレギュレータ。
【請求項２】
前記定電圧は、バンドギャップリファレンスの電圧に基づいて生成されることを特徴とする請求の範囲第１項記載のシャントレギュレータ。
【請求項３】
前記電源電圧の立ち上り時、前記バイパストランジスタをオンする保護回路を有することを特徴とする請求の範囲第１項記載のシャントレギュレータ。
【請求項４】
前記保護回路は、前記ソース側の前記電源端子のノードと前記ゲートとの間に接続される抵抗と、ドレイン側の前記電源端子のノードと前記ゲートとの間に接続されるコンデンサとを有することを特徴とする請求の範囲第３項記載のシャントレギュレータ。
【請求項５】
前記電源端子間に接続され、前記バイパス制御回路の前記しきい値電圧が前記ゲートに出力される並列バイパストランジスタを有することを特徴とする請求の範囲第１項記載のシャントレギュレータ。
【請求項６】
前記バイパス制御回路は、
基準電圧が入力され、前記基準電圧に基づいて前記定電圧を生成する差動回路と、
前記差動回路の出力電圧が前記しきい値電圧となるように前記差動回路のバイアス電流を生成する電流生成回路と、
を有することを特徴とする請求の範囲第１項記載のシャントレギュレータ。
【請求項７】
前記電流生成回路は、
定電流源と、
前記定電流源の電流から所定の電流を減算して前記バイアス電流を生成するキャンセル回路と、
を有することを特徴とする請求の範囲第６項記載のシャントレギュレータ。
【請求項８】
前記キャンセル回路は、前記バイパストランジスタと同じ特性を有するトランジスタと、前記差動回路の前記バイアス電流が流れる抵抗と同じ特性を有する抵抗とに流れる電流をカレントミラーして減算することを特徴とする請求の範囲第７項記載のシャントレギュレータ。
【請求項９】
無線によって電力が供給され動作する電子機器において、
電源端子間に接続され、電源電圧が上昇したときに流れる過剰電流をバイパスするバイパストランジスタと、
前記バイパストランジスタのソースに定電圧を印加するとともに、前記ソース側の前記電源端子のノードとゲートとの間に前記バイパストランジスタのしきい値電圧を印加するようにするバイパス制御回路と、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシャントレギュレータおよび電子機器に関し、特に電源電圧を所定の範囲に収めるように制御するシャントレギュレータおよび無線によって電力が供給され動作する電子機器に関する。
【背景技術】
【０００２】
ＩＣカードやＩＤチップでは、電源として電池をもつことができないため、リーダライタから照射される電波エネルギーを受信して、電力を取り出している。これらＩＣカード等が受信する電力は、リーダライタとの距離によって大きく変動し、電源電圧も大きく変動する。そのため、電源電圧の大きな上昇は、ＩＣカード内部のトランジスタ等の破壊につながる。こうした電源電圧の上昇を抑制するため、ＩＣカード等には、シャントレギュレータやクランプ回路が用いられている（例えば、特許文献１，２参照）。【０００３】
図１０は、従来のシャントレギュレータの回路図である。図に示すようにシャントレギュレータは、ＰＭＯＳのトランジスタＭ１０１、抵抗Ｒ１０１，Ｒ１０２、コンデンサＣ１０１を有している。【０００４】
リーダライタから供給される電力は、整流器によって整流され、負荷１０１に供給される。シャントレギュレータは、整流器によって整流された電力（電圧Ｖｄｄ）が所定の範囲に収まるように制御している。具体的には、シャントレギュレータは、負荷１０１に供給される電流Ｉｉｎが過大となるとき、トランジスタＭ１０１をオンしてバイパス電流Ｉｂｐを流し、電圧Ｖｄｄが上昇するのを抑制している。なお、負荷１０１に供給される電流Ｉｉｎが小さく、電圧Ｖｄｄが下限値となる場合、より少ない電流Ｉｉｎで下限値の電圧になるよう、バイパス電流Ｉｂｐは、このとき負荷１０１に流れる電流Ｉｃｏｎｓに対し、十分小さくなるように設計される。【０００５】
図１１は、図１０のシャントレギュレータの動作例を説明する図である。図に示すようにシャントレギュレータは、負荷１０１に供給される電流Ｉｉｎが電流Ｉｃｏｎｓとなるとき、電圧Ｖｄｄの下限値である電圧Ｖｄｄｍｉｎとなるようになっている。また、シャントレギュレータは、電流Ｉｉｎが上昇し、電圧Ｖｄｄが上昇すると、トランジスタＭ１０１にバイパス電流Ｉｂｐを流し、電圧Ｖｄｄの上昇を抑制するようにしている。シャントレギュレータは、バイパス電流Ｉｂｐを流すことによって、電圧Ｖｄｄが電圧Ｖｄｄｍｉｎと電圧Ｖｄｄｍａｘとの範囲に収まるようにし、負荷１０１に適切な電源電圧が供給されるようにしている。なお、電流Ｉｉｎが電流Ｉｉｎｍａｘを超えると、電圧Ｖｄｄは、上限値の電圧Ｖｄｄｍａｘを超えてしまい、負荷１０１は正常動作しなくなってしまう。または、負荷１０１の耐圧をオーバしてしまい、破損する恐れが生じる。【０００６】
ところで、図１０で示したシャントレギュレータは、次の式（１）で示されるバイパス電流Ｉｂｐを流す。【０００７】
【数１】
0004480761.tif 000002
【０００８】
なお、式（１）のβは、トランジスタＭ１０１の特性、例えば、ゲート幅や、電子の移動度等によって決まるパラメータであり、Ｖｔｈｐは、トランジスタＭ１０１がオンするしきい値電圧である。【０００９】
式（１）よりバイパス電流Ｉｂｐは、トランジスタＭ１０１の特性やしきい値電圧Ｖｔｈｐによって変化する。すなわち、バイパス電流Ｉｂｐは、トランジスタＭ１０１のばらつきによって変わり、電圧Ｖｄｄの範囲も変わってしまう。【００１０】
図１２は、トランジスタのばらつきによる電圧とバイパス電流の関係を示した図である。図に示す直線Ｌ１０１が、所望の電圧Ｖｄｄとバイパス電流Ｉｂｐの関係である。下限値の電圧Ｖｄｄｍｉｎのとき、バイパス電流Ｉｂｐは０であり、上限値の電圧Ｖｄｄｍａｘのとき、バイパス電流Ｉｂｐは電流Ｉｉｎｍａｘであるのが望ましい。【００１１】
これに対し、トランジスタＭ１０１のしきい値電圧Ｖｔｈｐにばらつきがあると、図に示すように、直線Ｌ１０１は、矢印Ｐ１０１に示すように図中左右に移動してしまう。また、βのばらつきによって、直線Ｌ１０１の傾きは、矢印Ｐ１０２に示すように変わってしまう。そのため、トランジスタＭ１０１にばらつきがあると、電圧Ｖｄｄを所望の範囲に収めることができない場合が生じる。
【特許文献１】特開２００３−２９６６８３号公報
【特許文献２】特開２００１−２１７６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、従来のＩＣカードは、リーダライタから、１３．５６ＭＨｚのキャリアによって電力が供給されていたので、高速性が要求されず、高耐圧のトランジスタを整流器に使用できた。そのため、負荷１０１にもよるが、電圧Ｖｄｄの上限値（電圧Ｖｄｄｍａｘ）の許容範囲を大きくすることができた。しかし、ＵＨＦ帯用のＩＣカードでは、１ＧＨｚに近いキャリアから電力を整流する必要があり、整流器に高速トランジスタを使用しなければならず、高耐圧のトランジスタが使用できない。そのため、電圧Ｖｄｄの上限値の大きな変動は許されず、高い精度の電圧Ｖｄｄが求められている。【００１３】
本発明はこのような点に鑑みてなされたものであり、素子にばらつきがあっても高い精度で電源電圧を制御することができるシャントレギュレータおよび電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明では上記問題を解決するために、図１に示すような電源電圧Ｖを所定の範囲に収めるように制御するシャントレギュレータにおいて、電源端子ａ，ｂ間に接続され、電源電圧Ｖが上昇したときに流れる過剰電流をバイパスするバイパストランジスタＭ１と、バイパストランジスタＭ１のソースに定電圧Ｖａを印加するとともに、ソース側の電源端子ａのノードとゲートとの間にバイパストランジスタＭ１のしきい値電圧Ｖｔｈｐを印加するようにするバイパス制御回路１と、を有することを特徴とするシャントレギュレータが提供される。【００１５】
このようなシャントレギュレータによれば、バイパス制御回路１によって、バイパストランジスタＭ１のソースに定電圧Ｖａを印加するとともに、ソース側の電源端子ａとゲートとの間にバイパストランジスタＭ１のしきい値電圧Ｖｔｈｐを印加するようにする。これにより、バイパストランジスタＭ１は、オン／オフする状態の近傍にあり、電源電圧Ｖがソースに印加されている定電圧Ｖａを超えると、ソース側の電源端子ａとゲートとの間の電圧はしきい値電圧Ｖｔｈｐを超え、過剰電流をバイパスする。電源電圧Ｖがソースに印加されている定電圧Ｖａを超えなければ、ソース側の電源端子ａとゲートとの間の電圧はしきい値電圧Ｖｔｈｐより小さく、過剰電流をバイパスしない。
【発明の効果】
【００１６】
本発明のシャントレギュレータでは、バイパス制御回路によって、バイパストランジスタのソースに定電圧を印加するとともに、ソース側の電源端子とゲートとの間にバイパストランジスタのしきい値電圧を印加するようにした。これにより、バイパストランジスタのしきい値電圧によらず、電源電圧が定電圧を超えたか否かによって過剰電流がバイパスされるので、シャントレギュレータごとにバイパストランジスタのしきい値電圧にばらつきがあっても、電源電圧を高い精度で制御できる。【００１７】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００１８】
【図１】シャントレギュレータの概要を示した図である。
【図２】第１の実施の形態に係るシャントレギュレータの概略構成を示した図である。
【図３】図２のシャントレギュレータの詳細な回路図である。
【図４】バイアス電流生成回路の回路構成を示した図である。
【図５】図４の電流源回路およびしきい値キャンセル回路の詳細を示した回路図である。
【図６】第２の実施の形態に係るシャントレギュレータの概略構成を示した図である。
【図７】図１０で示したシャントレギュレータのシミュレーション結果を示した図である。
【図８】図６で示したシャントレギュレータのシミュレーション結果を示した図である。
【図９】ＩＣカードのブロック図である。
【図１０】従来のシャントレギュレータの回路図である。
【図１１】図１０のシャントレギュレータの動作例を説明する図である。
【図１２】トランジスタのばらつきによる電圧とバイパス電流の関係を示した図である。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の原理を図面を参照して詳細に説明する。
図１は、シャントレギュレータの概要を示した図である。図に示すようにシャントレギュレータは、バイパス制御回路１、抵抗Ｒ１、ＰＭＯＳのバイパストランジスタＭ１を有している。【００２０】
バイパストランジスタＭ１は、電源端子ａ，ｂ間に接続され、電源電圧Ｖが上昇したときに流れる過剰な電流をバイパスする。バイパストランジスタＭ１のソースと電源端子ａとの間には、抵抗Ｒ１が接続されている。【００２１】
バイパス制御回路１は、バイパストランジスタＭ１のソースに定電圧Ｖａを印加するとともに、ソース側の電源端子ａとバイパストランジスタＭ１のゲートとの間に、バイパストランジスタＭ１のしきい値電圧Ｖｔｈｐを印加する。【００２２】
この回路において、電源電圧Ｖが定電圧Ｖａと等しいとき、抵抗Ｒ１には電流が流れない。また、バイパストランジスタＭ１は、バイパス制御回路１によってソース側の電源端子ａとゲートとの間にしきい値電圧Ｖｔｈｐが印加されているので、オン／オフする状態の近傍にある。ここで、電源電圧Ｖが定電圧Ｖａより小さくなれば、電源端子ａとゲートとの電位差はしきい値電圧Ｖｔｈｐより小さくなり、抵抗Ｒ１には、バイパス電流は流れない。電源電圧Ｖが定電圧Ｖａより大きくなれば、電源端子ａとゲートとの電位差はしきい値電圧Ｖｔｈｐより大きくなり、抵抗Ｒ１にバイパス電流が流れる。すなわち、図のシャントレギュレータは、バイパストランジスタＭ１のソースに定電圧Ｖａを印加するとともに、ゲートに、バイパストランジスタＭ１がオンするかオフするかのしきい値電圧Ｖｔｈｐを出力し、電源電圧Ｖがソースに印加されている定電圧Ｖａを超えたか否かによって、過剰電流をバイパスするようにしている。【００２３】
このように、バイパス制御回路１によって、バイパストランジスタＭ１のソースに定電圧を印加するとともに、ソース側の電源端子ａとゲートとの間にバイパストランジスタＭ１のしきい値電圧Ｖｔｈｐを印加するようにした。これにより、バイパストランジスタＭ１のしきい値電圧Ｖｔｈｐによらず、電源電圧Ｖが定電圧Ｖａを超えたか否かによって過剰電流がバイパスされるので、シャントレギュレータごとにバイパストランジスタＭ１のしきい値電圧Ｖｔｈｐにばらつきがあっても、電源電圧Ｖを高い精度で制御できる。【００２４】
次に、本発明の第１の実施の形態を図面を参照して詳細に説明する。
図２は、第１の実施の形態に係るシャントレギュレータの概略構成を示した図である。図に示すようにシャントレギュレータは、制御回路１０およびバイパス回路２０から構成されている。シャントレギュレータは、例えば、ＩＣカードに搭載される半導体チップ上に形成される。ＩＣカードは、リーダライタから電力が供給され、供給された電力を整流器によって整流している。シャントレギュレータは、整流器によって整流された電力（電圧Ｖｄｄ）を、所望の範囲に収めるように制御し、他の回路に供給している。【００２５】
制御回路１０は、バイパス回路２０の素子にばらつきがあっても、電圧Ｖｄｄが高い精度で所望の範囲内に収まるようにバイパス回路２０を制御する。制御回路１０には、ＢＧＲ（バンドギャップリファレンス）から、電源電圧および温度に依存しない一定の基準電圧Ｖｂが供給され、この基準電圧Ｖｂを基にバイパス回路２０を制御する。【００２６】
バイパス回路２０は、制御回路１０によって制御され、バイパス電流Ｉｂｐを流すことにより、電源の電圧Ｖｄｄが所望の範囲内に収まるようにする。
次に、図２の制御回路１０およびバイパス回路２０の詳細について説明する。【００２７】
図３は、図２のシャントレギュレータの詳細な回路図である。図に示すように制御回路１０は、抵抗Ｒ１１〜Ｒ１４、ＮＭＯＳのトランジスタＭ１１，Ｍ１２、コンデンサＣ１１、およびバイアス電流生成回路１１を有している。バイパス回路２０は、抵抗Ｒ１５およびＰＭＯＳのトランジスタＭ１３を有している。【００２８】
制御回路１０の抵抗Ｒ１１，Ｒ１２の一端は、整流器から供給される電圧Ｖｄｄのノードと接続されている。抵抗Ｒ１１，Ｒ１２の他端は、トランジスタＭ１１，Ｍ１２のドレインと接続されている。トランジスタＭ１１，Ｍ１２は、ソースが互いに接続され、バイアス電流生成回路１１と接続されている。トランジスタＭ１２のドレインは、バイパス回路２０のトランジスタＭ１３のゲートと接続されている。トランジスタＭ１１のゲートには、ＢＧＲからの基準電圧Ｖｂが入力される。【００２９】
制御回路１０の抵抗Ｒ１３の一端は、バイパス回路２０のトランジスタＭ１３のソースと接続されている。抵抗Ｒ１３の他端は、抵抗Ｒ１４の一端と接続されている。抵抗Ｒ１４の他端は、電圧Ｖｄｄのグランドのノードと接続されている。抵抗Ｒ１３，Ｒ１４の接続点は、トランジスタＭ１２のゲートと接続されている。コンデンサＣ１１は、バイパス回路２０のトランジスタＭ１３のゲートとグランドとの間に接続されている。【００３０】
バイパス回路２０のトランジスタＭ１３のソースは、抵抗Ｒ１５の一端と接続されている。抵抗Ｒ１５の他端は、電圧Ｖｄｄのノードと接続されている。トランジスタＭ１３のドレインは、グランドに接続されている。【００３１】
制御回路１０の抵抗Ｒ１１，Ｒ１２、トランジスタＭ１１，Ｍ１２、およびバイアス電流生成回路１１は、差動回路を構成している。この差動回路は、抵抗Ｒ１１，Ｒ１２，Ｒ１５，Ｒ１３の帰還により、トランジスタＭ１１，Ｍ１２のゲートの電圧が等しくなるように動作する。すなわち、差動回路は、トランジスタＭ１２のゲートの電圧が、トランジスタＭ１１のゲートに入力される基準電圧Ｖｂと等しくなるように動作する。【００３２】
基準電圧Ｖｂは、ＢＧＲから出力される電圧であり、一定である。よって、トランジスタＭ１２のゲートの電圧も一定となり、抵抗Ｒ１３，Ｒ１４の接続点の電圧も一定となる。そして、バイパス回路２０の、トランジスタＭ１３のソースの電圧も一定となる。なお、トランジスタＭ１３のソースの電圧Ｖｓは、次の式（２）で示される。【００３３】
【数２】
0004480761.tif 000003
【００３４】
式（２）で示すように、トランジスタＭ１３のソースの電圧Ｖｓは、抵抗Ｒ１３，Ｒ１４によって決めることができる。
バイアス電流生成回路１１は、トランジスタＭ１１，Ｍ１２にバイアス電流を流し、抵抗Ｒ１１，Ｒ１２に電流を流す。抵抗Ｒ１１，Ｒ１２に流れる電流は、差動回路が安定してトランジスタＭ１１，Ｍ１２のゲートの電圧が等しくなったとき、等しくなる。ただし、抵抗Ｒ１１，Ｒ１２の抵抗値は等しいとする。例えば、バイアス電流生成回路１１が流す電流を２Ｉとすると、抵抗Ｒ１１，Ｒ１２のそれぞれには、Ｉの電流が流れる。【００３５】
バイアス電流生成回路１１は、後述詳細するが、抵抗Ｒ１２に、トランジスタＭ１３のしきい値電圧Ｖｔｈｐがかかるように電流を流す。すなわち、トランジスタＭ１３のゲートには、電圧Ｖｄｄのノードに対し、トランジスタＭ１３のしきい値電圧Ｖｔｈｐ分下がった電圧が入力される。ここで、電圧Ｖｄｄがソースに印加されている電圧Ｖｓと同じであれば、抵抗Ｒ１５に電流は流れない。また、このときトランジスタＭ１３は、ソースに印加されている電圧Ｖｓからしきい値電圧Ｖｔｈｐ下がった電圧がゲートにバイアスされ、オン／オフする状態の近傍にある。よって、電圧Ｖｄｄが、トランジスタＭ１３のソースに印加されている電圧Ｖｓより高くなれば、電圧Ｖｄｄのノードと、トランジスタＭ１３のゲートとの電位差はしきい値電圧Ｖｔｈｐより大きくなり、抵抗Ｒ１５およびトランジスタＭ１３にバイパス電流が流れる。電圧Ｖｄｄが、トランジスタＭ１３のソースに印加されている電圧Ｖｓより低ければ、電圧Ｖｄｄのノードと、トランジスタＭ１３のゲートとの電位差はしきい値電圧Ｖｔｈｐより小さくなり、抵抗Ｒ１５とトランジスタＭ１３にバイパス電流が流れない。【００３６】
このように、バイパス回路２０のトランジスタＭ１３のソースに一定の電圧Ｖｓを印加するとともに、ゲートにしきい値電圧Ｖｔｈｐをバイアスすることによって、温度変動やしきい値電圧Ｖｔｈｐにばらつきがあっても高い精度で電源電圧を制御するようにしている。【００３７】
次に、図３のバイアス電流生成回路１１の詳細について説明する。
図４は、バイアス電流生成回路の回路構成を示した図である。なお、図４において、図３と同じものには同じ符号を付し、その説明を省略する。図に示すようにバイアス電流生成回路１１は、電流源回路１１ａおよびしきい値キャンセル回路１１ｂを有している。【００３８】
電流源回路１１ａは、トランジスタＭ１１，Ｍ１２にバイアス電流を流し、抵抗Ｒ１１，Ｒ１２に電流が流れるようにしている。しきい値キャンセル回路１１ｂは、抵抗Ｒ１２に、トランジスタＭ１３のしきい値電圧Ｖｔｈｐがかかるように、電流源回路１１ａの電流を制御している。【００３９】
図５は、図４の電流源回路およびしきい値キャンセル回路の詳細を示した回路図である。なお、図５において、図４と同じものには同じ符号を付し、その説明を省略する。図に示すように電流源回路１１ａは、抵抗Ｒ２１およびＮＭＯＳのトランジスタＭ２１，Ｍ２２を有している。しきい値キャンセル回路１１ｂは、抵抗Ｒ２２、ＰＭＯＳのトランジスタＭ２３、ＮＭＯＳのトランジスタＭ２４，Ｍ２５を有している。【００４０】
電流源回路１１ａの抵抗Ｒ２１の一端は、整流器から供給される電圧Ｖｄｄのノードと接続されている。抵抗Ｒ２１の他端は、トランジスタＭ２１のドレインと接続されている。トランジスタＭ２１，Ｍ２２のゲートは互いに接続され、トランジスタＭ２１のドレインと接続されている。トランジスタＭ２１，Ｍ２２のソースは、電圧Ｖｄｄのグランドのノードに接続され、トランジスタＭ２２のドレインは、トランジスタＭ１１，Ｍ１２のソースと接続されている。トランジスタＭ２１，Ｍ２２は、電流源を構成しており、トランジスタＭ２１に流れる電流の２倍の電流が、トランジスタＭ２２に流れるようになっている。【００４１】
しきい値キャンセル回路１１ｂのトランジスタＭ２３のソースは、整流器から供給される電圧Ｖｄｄのノードと接続されている。トランジスタＭ２３のゲートとドレインは接続され、抵抗Ｒ２２の一端と接続されている。抵抗Ｒ２２の他端は、トランジスタＭ２４のドレインと接続されている。トランジスタＭ２４，Ｍ２５のゲートは互いに接続され、トランジスタＭ２４のドレインと接続されている。トランジスタＭ２４、Ｍ２５のソースは、電圧Ｖｄｄのグランドのノードに接続され、トランジスタＭ２５のドレインは、トランジスタＭ２１のドレインと接続されている。しきい値キャンセル回路１１ｂは、カレントミラー回路を構成しており、トランジスタＭ２３および抵抗Ｒ２２に流れる電流をトランジスタＭ２５に折り返している。【００４２】
しきい値キャンセル回路１１ｂは、電流源回路１１ａの抵抗Ｒ２１に流れる電流を、トランジスタＭ２５に流れる電流で減算し、トランジスタＭ２２に流れる電流、すなわち、抵抗Ｒ１２に流れる電流が、抵抗Ｒ１２の電圧降下によって、トランジスタＭ１３のしきい値電圧Ｖｔｈｐとなるように制御している（証明は第２の実施の形態で行う）。なお、トランジスタＭ２１，Ｍ２２，Ｍ２４，Ｍ２５は同じ特性を有しているとする。トランジスタＭ２３とトランジスタＭ１３は同じ特性を有しているとする。抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２は同じ特性を有しているとする。これらは、例えば、半導体チップ上で近くとなるように形成して、同じ特性を有するようにする。【００４３】
すなわち、しきい値キャンセル回路１１ｂは、抵抗Ｒ１２、トランジスタＭ１３のしきい値にばらつきがあっても、電流源回路１１ａに流れる電流を制御して、抵抗Ｒ１２の電位差を、トランジスタＭ１３のしきい値電圧Ｖｔｈｐとなるように制御する。これにより、シャントレギュレータごとにトランジスタＭ１３のしきい値電圧Ｖｔｈｐおよび抵抗Ｒ１２の抵抗値にばらつきがあっても、同じ範囲の電圧Ｖｄｄを出力することが可能となる。【００４４】
次に、コンデンサＣ１１の作用について説明する。ＩＣカードがリーダライタに近づけられ、電力が供給されるとき、整流器から出力される電圧Ｖｄｄの立ち上りに対し、ＢＧＲの基準電圧Ｖｂの立ち上りは遅い。また、差動回路は、低消費電力化のため動作応答が遅い。そのため、基準電圧Ｖｂが入力される差動回路が動作する前に、大きな電圧Ｖｄｄが各回路に供給される恐れがある。コンデンサＣ１１は、このような大きな電圧Ｖｄｄが各回路に供給されることを防止している。【００４５】
コンデンサＣ１１は、電圧Ｖｄｄが急速に上昇しても、トランジスタＭ１３のゲートの電圧上昇を遅らせている。トランジスタＭ１３のゲートの電圧が低ければ、電圧Ｖｄｄは、トランジスタＭ１３のゲートの電圧と、トランジスタＭ１３のしきい値電圧とを加算した値（Ｖｇ＋Ｖｔｈｐ）を超えることはない。これによって、大きな電圧Ｖｄｄが各回路に供給されることを防止している。なお、トランジスタＭ１３のゲート電圧の上昇時間は、コンデンサＣ１１の容量値と抵抗Ｒ１２の抵抗値とによる時定数によって決められるので、この時定数をＢＧＲの基準電圧Ｖｂおよび差動回路の応答時間より大きくするようにすればよい。【００４６】
このように、トランジスタＭ１３のソースに一定の電圧Ｖｓを印加するとともに、トランジスタＭ１３のしきい値電圧Ｖｔｈｐを、トランジスタＭ１３のゲートにバイアスするようにした。これによって、トランジスタＭ１３のしきい値電圧Ｖｔｈｐによらず、電源の電圧Ｖｄｄが電圧Ｖｓを超えたか否かによって過剰電流がバイパスされるので、シャントレギュレータごとにトランジスタＭ１３のしきい値電圧Ｖｔｈｐにばらつきがあっても、電源電圧を高い精度で制御できる。また、温度変化によってしきい値電圧Ｖｔｈｐがばらついてもその影響はなく、電源電圧を高い精度で制御できる。【００４７】
次に、本発明の第２の実施の形態を図面を参照して詳細に説明する。
図６は、第２の実施の形態に係るシャントレギュレータの概略構成を示した図である。図６において、図５と同じものには同じ符号を付し、その説明を省略する。【００４８】
図６では、バイパス回路３０が図５のバイパス回路２０と異なる。バイパス回路３０では、整流器から供給される電圧Ｖｄｄのノードと、電圧Ｖｄｄのグランドのノードとの間にＰＭＯＳのトランジスタＭ３１が接続されている。トランジスタＭ３１のゲートは、トランジスタＭ１３のゲートと接続されている。【００４９】
ところで、アプリケーションによっては、電圧Ｖｄｄを所定の範囲内に収めるために、多くのバイパス電流を流さなければならない場合もある。この場合、トランジスタＭ１３の相互コンダクタンス（ｇｍ）を大きくし、利得を大きくする必要がある。しかし、トランジスタＭ１３のソースには、抵抗Ｒ１５が接続されており、この抵抗Ｒ１５は、トランジスタＭ１３のｇｍを下げる効果をなしている。そのため、トランジスタＭ１３のｇｍを大きくするには、抵抗Ｒ１５によって降下されるｇｍ分を考慮して大きくしなければならず、その分、トランジスタＭ１３の面積を大きくしなければばらない。そこで、別のトランジスタＭ３１を設け、トランジスタＭ１３の面積の拡大を抑制している。【００５０】
このように、トランジスタＭ３１を設けることによって、バイパス回路３０の利得を大きくするとともに、トランジスタＭ１３の面積の過度の拡大を抑制することができる。
以下、しきい値キャンセル回路１１ｂが、電流源回路１１ａに流れる電流を制御し、抵抗Ｒ１２に印加される電圧を、トランジスタＭ１３のしきい値電圧Ｖｔｈｐとなるように制御することについて説明する。なお、図６に示すように、しきい値キャンセル回路１１ｂの抵抗Ｒ２２およびトランジスタＭ２３，２４を流れる電流を電流Ｉ１、トランジスタＭ２５に流れる電流を電流Ｉ２とする。電流源回路１１ａのトランジスタＭ２１に流れる電流を電流Ｉ３、トランジスタＭ２２に流れる電流を電流Ｉ４とする。差動回路を構成している抵抗Ｒ１２に流れる電流を電流Ｉ５とする。バイパス回路３０のトランジスタＭ１３のドレインを流れる電流をＩ６、トランジスタＭ３１のドレインに流れる電流をＩ７、電流Ｉ６と電流Ｉ７を合計した電流をバイパス電流Ｉｂｐとする。また、トランジスタＭ２１，Ｍ２２，Ｍ２４，Ｍ２５は同じ特性を有し、しきい値電圧をしきい値電圧Ｖｔｈｎとする。トランジスタＭ２３とトランジスタＭ１３は同じ特性を有し、しきい値電圧をＶｔｈｐとする。抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２は同じ特性を有し、同じ抵抗値を有しているとする。また、トランジスタＭ１３のソースの電圧を電圧ｍｏｎ１、トランジスタＭ１２のゲートの電圧を電圧ｍｏｎ２、トランジスタＭ１３のゲートの電圧を電圧ｍｏｎ３とする。【００５１】
電流Ｉ１は、抵抗Ｒ２２に印加される電圧がＶｄｄ−Ｖｔｈｐ−Ｖｔｈｎとなるので、次の式（３）で示される。【００５２】
【数３】
0004480761.tif 000004
【００５３】
電流Ｉ３は、抵抗Ｒ２１に流れる電流から、電流Ｉ２を減算したものである。抵抗Ｒ２１に流れる電流は、抵抗Ｒ２１に印加される電圧がＶｄｄ−Ｖｔｈｎであるので、（Ｖｄｄ−Ｖｔｈｎ）／Ｒ２１となる。電流Ｉ２は、トランジスタＭ２４，Ｍ２５のカレントミラー回路によってＩ２＝Ｉ１となる。従って、電流Ｉ３は、次の式（４）で示される。【００５４】
【数４】
0004480761.tif 000005
【００５５】
電流源回路１１ａのトランジスタＭ２２に流れる電流Ｉ４は、トランジスタＭ２１に流れる電流Ｉ３の２倍となるように設計されている。従って、電流Ｉ４は、Ｉ４＝２＊Ｉ３となる。【００５６】
電流Ｉ５は、差動回路が安定状態となったとき、つまり、トランジスタＭ１１，Ｍ１２のゲートの電圧が等しくなったとき、電流Ｉ４の１／２と等しくなる（抵抗Ｒ１１，Ｒ１２の抵抗値は等しく、抵抗Ｒ１１にも電流Ｉ５が流れるため）。すなわち、電流Ｉ５は電流Ｉ３と等しくなる。すると、抵抗Ｒ１２に印加される電圧Ｖｄｄ−ｍｏｎ３は、次の式（５）で示される。【００５７】
【数５】
0004480761.tif 000006
【００５８】
抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２は同じ抵抗値であるから、式（５）は、次の式（６）に示すようになる。【００５９】
【数６】
0004480761.tif 000007
【００６０】
式（６）に示すように、抵抗Ｒ１２に印加される電圧は、トランジスタＭ１３のしきい値電圧であるＶｔｈｐとなる。これによって、電圧ＶｄｄのノードとトランジスタＭ１３のゲート間の電圧は、トランジスタＭ１３のしきい値電圧Ｖｔｈｐとなり、トランジスタＭ１３のしきい値電圧Ｖｔｈｐのばらつきや抵抗Ｒ１２の抵抗値のばらつきによらず電圧Ｖｄｄを高い精度で所定範囲に収まるよう制御することができる。また、温度によるしきい値電圧Ｖｔｈｐの変化や抵抗値の変化によらず電圧Ｖｄｄを高い精度で所定範囲に収まるよう制御することができる。【００６１】
次に、バイパス回路３０によってバイパスされるバイパス電流Ｉｂｐについて具体的な数値を用いて説明する。なお、抵抗Ｒ１３，Ｒ１４の抵抗値を１ＭΩ、抵抗Ｒ１５の抵抗値を１ｋΩ、ＢＧＲから出力される基準電圧Ｖｂを１．２Ｖとする。また、トランジスタＭ３１は、トランジスタＭ１３に対し、１００倍の電流を流せるとする。【００６２】
トランジスタＭ１２のゲートの電圧ｍｏｎ２は、差動回路が安定するとトランジスタＭ１１のゲートの電圧と等しくなり、１．２Ｖとなる。抵抗Ｒ１３，Ｒ１４の抵抗値が１ＭΩであるので、トランジスタＭ１３のソースの電圧ｍｏｎ１は、２．４Ｖとなる。【００６３】
式（６）に示すようにＶｄｄ−ｍｏｎ３の電圧は、しきい値電圧Ｖｔｈｐとなる。従って、電圧Ｖｄｄが２．４Ｖより低ければ、電圧Ｖｄｄ−ｍｏｎ３はしきい値電圧Ｖｔｈｐ以下になり、バイパス電流Ｉｂｐは流れない。一方、電圧Ｖｄｄが２．４Ｖより高ければ、電圧Ｖｄｄ−ｍｏｎ３はしきい値電圧Ｖｔｈｐより大きくなり、バイパス電流Ｉｂｐが流れる。【００６４】
なお、電圧Ｖｄｄが２．４Ｖより高い場合、電流Ｉ６は、（Ｖｄｄ−２．４Ｖ）／１ｋΩとなる。トランジスタＭ３１は、トランジスタＭ１３に対し、１００倍の電流を流すことができ、トランジスタＭ１３と同じバイアス条件にあることから、電流Ｉ７は、１００＊（Ｖｄｄ−２．４Ｖ）／１ｋΩとなる。従って、バイパス電流Ｉｂｐは、電流Ｉ６，Ｉ７を加算したものであるから、１０１＊（Ｖｄｄ−２．４Ｖ）／１ｋΩとなる。例えば、電圧Ｖｄｄが２．７Ｖであるとすると、Ｉｂｐ＝１０１＊（２．７Ｖ−２．４Ｖ）／１ｋΩ＝３０．３ｍＡとなり、整流器からの過剰電流をバイパスする。なお、以上の設計から分かるように、バイパス回路３０のトランジスタＭ３１のソースには、１ｋΩの１／１００、つまり、１０Ωの抵抗が入るべきであるが、トランジスタＭ３１のばらつき等を考慮し、電圧Ｖｄｄが２．７Ｖで３０ｍＡのバイパス電流Ｉｂｐを流せるようにするため、抵抗を削除している。【００６５】
次に、電圧Ｖｄｄの立ち上りについて説明する。前述したように、ＢＧＲから出力される基準電圧Ｖｂの立ち上りは、電圧Ｖｄｄの立ち上りに対して遅い。また、差動回路は低消費電力化のため、応答が遅い。例えば、差動回路は、応答に４μｓ程度かかる。ここで、ＩＣカードがリーダライタに近接し、３０ｍＡの電流が瞬時に整流器から出力されるとすると、差動回路が応答する４μｓの間に、電圧Ｖｄｄ，Ｖｓｓ間の電圧は、次の式（７）で示される値まで上昇する。なお、電圧Ｖｄｄ，Ｖｓｓ間のパスコンを１ｎＦとしている。【００６６】
【数７】
0004480761.tif 000008
【００６７】
このような大電圧が各回路にかかることを防止するため、コンデンサＣ１１により、差動回路が動作する前にバイパス回路３０を動作させている。すなわち、電圧Ｖｄｄが急速に上昇しても、コンデンサＣ１１により、トランジスタＭ１３のゲートの電圧上昇が遅くなるようにしている。トランジスタＭ１２のゲートの電圧が低ければ、電圧Ｖｄｄは、ｍｏｎ３＋Ｖｔｈｐ以上には上昇しない。電圧ｍｏｎ３の上昇速度は、コンデンサＣ１１および抵抗Ｒ１２により決められ、例えば、コンデンサＣ１１の容量を２０ｐＦ、抵抗Ｒ１２の抵抗値を２ＭΩとすると、コンデンサＣ１１と抵抗Ｒ１２の時定数は４０μｓとなる。この時定数による時間の間に、差動回路は動作することができる。また、ＢＧＲの基準電圧Ｖｂは立ち上ることができる。【００６８】
次に、図６で示したシャントレギュレータと図１０で示したシャントレギュレータにおいて、トランジスタＭ１３，Ｍ１０１のしきい値電圧Ｖｔｈｐがばらついたときの電圧Ｖｄｄのシミュレーションについて説明する。【００６９】
図７は、図１０で示したシャントレギュレータのシミュレーション結果を示した図である。図に示す波形Ｗ１〜Ｗ３は、トランジスタＭ１０１の、異なるしきい値電圧Ｖｔｈｐでの電圧Ｖｄｄの変化を示している。波形Ｗ２は、トランジスタＭ１０１の標準のしきい値電圧Ｖｔｈｐでの電圧Ｖｄｄの変化を示している。波形Ｗ１は、トランジスタＭ１０１のしきい値電圧Ｖｔｈｐが、標準のしきい値電圧Ｖｔｈｐより大きい場合の電圧Ｖｄｄの変化を示している。波形Ｗ３は、トランジスタＭ１０１のしきい値電圧Ｖｔｈｐが、標準のしきい値電圧Ｖｔｈｐより小さい場合の電圧Ｖｄｄの変化を示している。【００７０】
このように、図１０のシャントレギュレータでは、トランジスタＭ１０１のしきい値電圧Ｖｔｈｐにばらつきがあると、電圧Ｖｄｄの大きさが異なってしまう。そのため、高精度な電圧Ｖｄｄが求められる場合には、適用が困難である。【００７１】
図８は、図６で示したシャントレギュレータのシミュレーション結果を示した図である。図に示す波形Ｗ１１〜Ｗ１３は、トランジスタＭ１３の、異なるしきい値電圧Ｖｔｈｐでの電圧Ｖｄｄの変化を示している。波形Ｗ１２は、トランジスタＭ１３の標準のしきい値電圧Ｖｔｈｐでの電圧Ｖｄｄの変化を示している。波形Ｗ１１は、トランジスタＭ１３のしきい値電圧Ｖｔｈｐが、標準のしきい値電圧Ｖｔｈｐより大きい場合の電圧Ｖｄｄの変化を示している。波形Ｗ１３は、トランジスタＭ１３のしきい値電圧Ｖｔｈｐが、標準のしきい値電圧Ｖｔｈｐより小さい場合の電圧Ｖｄｄの変化を示している。【００７２】
このように、図６のシャントレギュレータでは、トランジスタＭ１３のしきい値電圧Ｖｔｈｐにばらつきがあっても、電圧Ｖｄｄの大きさはほぼ同一となる。そのため、高精度な電圧Ｖｄｄが求められる場合でも、適用が可能である。【００７３】
次に、本発明の第３の実施の形態を図面を参照して詳細に説明する。第３の実施の形態では、ＩＣカードに図５，６で示したシャントレギュレータを適用している。
図９は、ＩＣカードのブロック図である。図に示すようにＩＣカードは、アンテナ４１、変調器４２、整流器４３、シャントレギュレータ４４、復調器４５、およびデジタル信号処理部４６を有している。【００７４】
アンテナ４１は、リーダライタとデータの送受信をする。変調器４２は、デジタル信号処理部４６によって処理されたデータを変調し、アンテナ４１を介してリーダライタにデータを送信する。整流器４３は、リーダライタより供給される高周波エネルギーから高周波電力を取り出して直流電源（直流電圧）に変換し、変調器４２、シャントレギュレータ４４、復調器４５、およびデジタル信号処理部４６に出力する。シャントレギュレータ４４は、電源電圧（電圧Ｖｄｄ）が一定となるように制御する。シャントレギュレータ４４には、図５，６で示したシャントレギュレータが用いられる。デジタル信号処理部４６は、リーダライタとデータの送受信を行い、所定のデジタル処理を行う。【００７５】
アンテナ４１によって受信される電力（電圧Ｖｄｄ）は、リーダライタとの距離によって変化する。ＩＣカードとリーダライタとの距離が近く、アンテナ４１から取り出される電圧が大きくても、シャントレギュレータ４４がバイパス電流を流すことにより、各回路に供給される電圧Ｖｄｄを一定となるように制御している。また、電圧Ｖｄｄが整流器４３のトランジスタの耐圧を超えないように制御している。【００７６】
このように、シャントレギュレータ４４により、高精度に電圧Ｖｄｄを制御するので、整流器４３に高耐圧のトランジスタを用いることができなくても、ＵＨＦ帯等の１ＧＨｚに近いキャリアから電力を受信することが可能となる。【００７７】
なお、上記では、ＩＣカードについて説明したが、ＩＤタグ等の自ら電源を持たない装置にも図５，６に示すシャントレギュレータを適用することができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【００７８】
１  バイパス制御回路
Ｍ１  バイパストランジスタ
Ｒ１  抵抗
Ｖｄｄ  電圧
Ｖａ  定電圧
ａ，ｂ  電源端子
【図１】
0004480761.tif 000009
【図２】
0004480761.tif 000010
【図３】
0004480761.tif 000011
【図４】
0004480761.tif 000012
【図５】
0004480761.tif 000013
【図６】
0004480761.tif 000014
【図７】
0004480761.tif 000015
【図８】
0004480761.tif 000016
【図９】
0004480761.tif 000017
【図１０】
0004480761.tif 000018
【図１１】
0004480761.tif 000019
【図１２】
0004480761.tif 000020