(57)【特許請求の範囲】
【請求項１】
入力部および出力部と、
入力部と出力部とを有する増幅器と、
第１期間および第２期間に前記増幅器の前記入力部が入力コンデンサの第１の端子に機能的に接続され、かつ、前記第１期間と前記第２期間とのうちの前記第１期間に、入力ピクセル信号を電荷の形でサンプリングする入力コンデンサと、
前記増幅器の前記入力部と前記出力部との間に接続され、前記第１期間に基準電圧をサンプリングし、かつ、前記第２期間に前記入力コンデンサから電荷を受取る、フィードバック・コンデンサと、
を備えたことを特徴とするピクセル信号ゲイン増幅回路。
【請求項２】
前記入力コンデンサが、可変容量コンデンサから成ることを特徴とする請求項１記載のピクセル信号ゲイン増幅回路。
【請求項３】
前記入力コンデンサが、コンデンサ・アレイから成ることを特徴とする請求項２記載のピクセル信号ゲイン増幅回路。
【請求項４】
前記入力コンデンサの容量の変更が、前記ピクセル信号ゲイン増幅回路へピクセル信号が入力するレートに対応したレートで行われることを特徴とする請求項２または３記載のピクセル信号ゲイン増幅回路。
【請求項５】
前記フィードバック・コンデンサが、可変容量コンデンサから成ることを特徴とする請求項１記載のピクセル信号ゲイン増幅回路。
【請求項６】
前記フィードバック・コンデンサが、コンデンサ・アレイから成ることを特徴とする請求項５記載のピクセル信号ゲイン増幅回路。
【請求項７】
前記フィードバック・コンデンサの容量の変更が、前記ピクセル信号ゲイン増幅回路へピクセル信号が入力するレートに対応したレートで行われることを特徴とする請求項５または６記載のピクセル信号ゲイン増幅回路。
【請求項８】
オフセット補償回路を更に備えたことを特徴とする請求項１記載のピクセル信号ゲイン増幅回路。
【請求項９】
前記オフセット補償回路の入力部が前記増幅器の出力部に接続され、かつ、前記オフセット補償回路の出力部が前記増幅器の入力部に接続されることを特徴とする請求項８記載のピクセル信号ゲイン増幅回路。
【請求項１０】
前記入力コンデンサの第２の端子が、前記第１期間に前記ピクセル信号ゲイン増幅回路の前記入力部に機能的に接続され、前記第２期間に他の基準電位に機能的に接続されることを特徴とする請求項１に記載のピクセル信号ゲイン増幅回路。
【請求項１１】
前記入力コンデンサの第２の端子が、前記第１期間および前記第２の期間に、前記ピクセル信号ゲイン増幅回路の前記入力部に機能的に接続されることを特徴とする請求項１に記載のピクセル信号ゲイン増幅回路。
【請求項１２】
前記入力コンデンサと前記フィードバック・コンデンサが、前記ピクセル信号ゲイン増幅回路のゲインの決定の、少なくとも一部に寄与し、かつ、前記ゲインが可変であることを特徴とする請求項１に記載のピクセル信号ゲイン増幅回路。
【請求項１３】
前記入力コンデンサに蓄積されたサンプリングされた電荷が、ピクセル・データに対応する電荷と、リセット・ノイズに対応する電荷とを含むことを特徴する請求項１に記載のピクセル信号ゲイン増幅回路。
【請求項１４】
入力ピクセル信号を増幅する方法において、
第１期間と第２期間とのうちの前記第１期間に、増幅器の入力部に接続された入力コンデンサに、入力ピクセル信号をサンプリングするステップと、
前記第１期間に前記増幅器の前記入力部に接続され、かつ、前記第１期間に基準電圧に接続されるフィードバック・コンデンサに、基準電圧をサンプリングするステップと、
前記第２期間に前記フィードバック・コンデンサが前記増幅器の出力部に接続され、前記第２期間に前記入力コンデンサの電荷を前記フィードバック・コンデンサに供給するステップと、
前記第２期間に、前記増幅器の前記入力部における電圧を増幅するステップと、を含む方法。
【請求項１５】
入力部および出力部と、
入力部と出力部とゲインとを有する増幅器と、
前記増幅器のゲインを、第１のピクセル信号のための第１のゲインから第２のピクセル信号のための第２のゲインに変更する増幅器ゲイン変更手段であって、前記第１のゲインおよび前記第２のゲインの少なくとも一部が、入力コンデンサおよびフィードバック・コンデンサによって決定される、増幅器ゲイン変更手段と、
を備え、
前記入力コンデンサが、前記増幅器の前記入力部に常に機能的に接続され、
前記フィードバック・コンデンサが、前記増幅器の前記入力部に接続された第１の端子と、スイッチを介して前記増幅器の前記出力部に接続された第２の端子とを備えていることを特徴とするピクセル信号ゲイン増幅回路。
【請求項１６】
前記増幅器ゲイン変更手段が、コンデンサ・アレイを含んでいることを特徴とする請求項１５記載のピクセル信号ゲイン増幅回路。
【請求項１７】
前記増幅器ゲイン変更手段が、前記ピクセル信号ゲイン増幅回路へピクセル信号が入力するレートに対応したレートで、前記増幅器の前記ゲインを変更する手段を備えていることを特徴とする請求項１５記載のピクセル信号ゲイン増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ゲイン設定値がプログラム可能なゲイン増幅回路に関する。
【０００２】
【従来の技術】
電荷結合デバイス（ＣＣＤ）の出力波形は、連続する一連のピクセル信号によって形成されており、各々のピクセル信号の信号値は、リセット・レベルとデータ・レベルとの差分によって表されている。この出力波形を形成している一連のピクセル信号は、然るべき処理が施された後に、自動利得制御（ＡＧＣ）回路へ入力される。
【０００３】
ここでいう然るべき処理とは、各々のピクセル信号について、リセット・レベルからデータ・レベルを減じる減算を行う処理であり、これによって、リセット・レベルとデータ・レベルとに共通して含まれているリセット・ノイズが除去される。この処理操作は、コリレーテッド・ダブル・サンプリング（ＣＤＳ）と呼ばれている。
【０００４】
【発明が解決しようとする課題】
図１に、従来のＣＤＳ回路の一例をブロック図で示した。この図１のＣＤＳ回路は、パイプラインＣＤＳ回路である。このパイプラインＣＤＳ回路は、互いに重なる部分をもたない２つの動作期間を有するものであり、それら２つの動作期間をＱ１期間及びＱ２期間とする。このパイプラインＣＤＳ回路では、Ｑ１期間に、第１サンプル・アンド・ホールド（Ｓ／Ｈ）回路がリセット・レベルをサンプリングする。図２に典型的なＳ／Ｈ回路の一例をブロック図で示した。また、Ｑ２期間に、第２Ｓ／Ｈ回路がデータ・レベルをサンプリングする。更に、第２Ｓ／Ｈ回路がデータ・レベルをサンプリングするのと同時に、第３Ｓ／Ｈ回路が第１Ｓ／Ｈ回路の出力をサンプリングするようにしている。
【０００５】
このパイプラインＣＤＳ回路の短所としては、（１）サンプリング動作を実行する箇所が３箇所あるため、サンプリング動作を実行する箇所が２箇所で済む方式と比べてノイズが増大すること、それに（２）リセット・レベル経路（第１Ｓ／Ｈ回路及び第３Ｓ／Ｈ回路）とデータ・レベル経路（第２Ｓ／Ｈ回路）との間に、ゲインの不一致ないしオフセットの不一致が発生するおそれがあり、それらが発生すると、このＣＤＳ回路のリセット・ノイズ除去能力が限定されてしまうということがある。
【０００６】
図３に、以上のものとは別の方式の従来のＣＤＳ回路の一例を示した。この図３のＣＤＳ回路はデュアルＣＤＳ回路である。第１Ｓ／Ｈ回路と第２Ｓ／Ｈ回路とで１つのＣＤＳ回路が構成されており、また、第３Ｓ／Ｈ回路と第４Ｓ／Ｈ回路とでもう１つのＣＤＳ回路が構成されている。それら２つのＣＤＳ回路は、その各々が、連続する一連のピクセル信号を交互に処理する回路として構成されている。従って、全てのピクセル信号を処理するためには２つのＣＤＳ回路が必要である。
【０００７】
このデュアルＣＤＳ回路は、４つの動作期間を有するものであり、それら４つの動作期間を、Ｑ１Ａ期間、Ｑ１Ｂ期間、Ｑ２Ａ期間、及びＱ２Ｂ期間とする。Ｑ１Ａ期間には、第１Ｓ／Ｈ回路が、第１番ピクセル信号のリセット・レベルをサンプリングする。このとき出力スイッチはＢ位置に設定されている。Ｑ１Ｂ期間には、第２Ｓ／Ｈ回路が、第１番ピクセル信号のデータ・レベルをサンプリングする。このときも出力スイッチはＢ位置に設定されている。Ｑ２Ａ期間には、第３Ｓ／Ｈが、第２番ピクセル信号のリセット・レベルをサンプリングする。このとき出力スイッチはＡ位置に設定されている。Ｑ２Ｂ期間には、第４Ｓ／Ｈ回路が、第２番ピクセル信号のデータ・レベルをサンプリングする。このときも出力スイッチはＡ位置に設定されている。
【０００８】
図３のデュアルＣＤＳ回路は、図１のパイプラインＣＤＳ回路と比較すると、各々のピクセル信号に対するサンプリング動作を２箇所でしか実行していないため、ノイズが低下している。また、図３のデュアルＣＤＳ回路を使用した場合には、ＡＧＣが、その全動作期間において、各々のピクセル信号のサンプリングを実行するようになる。
【０００９】
このデュアルＣＤＳ方式の短所としては、（１）後続ピクセル信号のリセット・レベルをサンプリングしているときに、先行ピクセル信号の信号値を保持していなければならないため、２つのＣＤＳ回路が必要であること、それに（２）偶数番ピクセルと奇数番ピクセルとが別々のＣＤＳ回路によって処理されるため、ゲインの誤差やオフセットの誤差が発生するおそれがあり、それら誤差を除去するための方策が必要とされるということがある。
【００１０】
以上の２つの従来方式のいずれを採用した場合でも、そのＣＤＳ回路においてピクセル信号ゲインを可変にすることは、困難であるということを本出願人は確認した。
【００１１】
本発明は、ゲイン設定値がプログラム可能なゲイン増幅回路に関するものである。その１つの実施例においては、各々のサンプリングごとに増幅回路のゲイン設定値を変更できるようにしている。
【００１２】
また、本発明にかかるピクセル信号ゲイン増幅回路（ＰｘＧＡ）を用いることによって、各々のピクセル信号ごとに、そのピクセル信号の増幅ゲインを設定することができる。そのためユーザは、各々の色のピクセルの平均信号レベルが、その色によって異なっている場合に、そのレベルの差を補償することができる。
【００１３】
【課題を解決するための手段】
本発明の１つの実施例は、ピクセル信号ゲイン増幅回路に関するものであり、このピクセル信号ゲイン増幅回路は、入力部と出力部とを有する増幅器を備えている。また、増幅器の入力部に接続された入力コンデンサが、第１期間と第２期間とのうちの前記第１期間に、入力ピクセル信号を電荷の形でサンプリングするようにしている。更に、増幅器の入力部と出力部との間に接続されたフィードバック・コンデンサが、前記第２期間に、入力コンデンサから電荷を受取るようにしている。
【００１４】
本発明の別の１つの実施例は、入力ピクセル信号を増幅する方法に関するものであり、この方法は、第１期間と第２期間とのうちの前記第１期間に入力ピクセル信号をサンプリングするステップと、サンプリングした入力ピクセル信号を前記第２期間に増幅するステップと、各々のピクセル信号ごとに増幅ゲインを制御するステップとを含んでいる。
【００１５】
本発明の更に別の１つの実施例は、回路に含まれている増幅器のゲインを高速レートで変更する増幅器ゲイン変更手段に関するものである。この増幅器ゲイン変更手段は、コンデンサ（キャパシタ）・アレイを含んでいるものとすることができる。またこの増幅器ゲイン変更手段は、前記高速レートが、前記回路へピクセル信号が入力するレートに対応しているものとすることができる。
【００１６】
【発明の実施の形態】
従来のＣＤＳ回路には、上述の様々な短所に加えて更に別の短所も付随している。その短所とは、従来のＣＤＳ回路に採用されているＣＣＤ信号の誤差を補償するための方式においては、ＣＣＤ信号を構成しているピクセル信号の振幅が異なるという事実が、考慮されていないということである。ＣＣＤは、色情報を得るために色フィルタを使用している。そのため、ＣＣＤの感度は色ごとに異なっている。その結果、個々のピクセルから出力されるピクセル信号の振幅は、そのピクセルに入射した光の光量に依存するだけでなく、いかなる色の色フィルタを介してそのピクセルに光が入射しているかということにも依存している。例えば、一般的に緑ピクセル信号は、青ピクセル信号や赤ピクセル信号よりも大きな振幅をもっている。図４に、その具体的な一例を示した。図４の具体例では、ＣＤＳ回路４００の出力は、４つの色のピクセル信号４１０を含んでいる。それら４つの色のピクセル信号は、その各々が、その色に応じて異なった大きさの振幅をもっている。尚、図中のＧは緑ピクセル信号を表しており、Ｒは赤ピクセル信号、Ｙｅは黄ピクセル信号、そしてＢは青ピクセルを表している。従来の信号処理方式では、４つの色のピクセル信号４１０は可変利得増幅器（ＶＧＡ）４０２へ入力され、それによって、増幅された４つの色のピクセル信号４２０が発生される。この増幅の際に、各々の色のピクセル信号にある程度のノイズ４２２が混入する。ここで混入するノイズ４２２の大きさは、４つの色のピクセル信号のどれにおいても同じであり、それらノイズは、信号処理チャネルの中を運ばれて行く。４つの色のピクセル信号は、混入したノイズの大きさが互いに等しいのに対して、それらピクセル信号の信号振幅は互いに異なっているため、各々の色のピクセルごとに、そのＳＮ比（信号雑音比）が異なっている。ＶＧＡ４０２の最大ゲインは、それら４つの色のピクセル信号のうちで輝度が最も高いピクセル信号の振幅によって制限されるため、それよりも輝度が低い色のピクセル信号では、ＳＮ比が最もよくなるまで、増幅されない。
【００１７】
ＡＤＣ４０４によって信号が変換されるが、既にＶＧＡ４０２によって混入されたノイズ４２２は、それら変換後の信号にもノイズ４２４として受け継がれている。一般的に、ディジタル信号処理装置（ＤＳＰ）４０６を用いてそれらピクセル４２０の異なって振幅にスケーリングを施し、互いに等しいレベル４３０を得るようにしている。ただし、ＤＳＰ４０６は、それらピクセル信号がアナログ信号であったときに混入したノイズを低減する機能は備えていない。スケーリングは、各々の色のピクセル信号の振幅を等しく揃えるために施すものであり、そのため、最初は振幅が小さかった色のピクセル信号には、最初から振幅が大きかった色のピクセル信号と比べて、最終的により多くのノイズ４３２が混入する結果となる。
【００１８】
各々の色のピクセル信号ごとにＳＮ比がばらつくのを回避するための唯一の方法は、それらピクセル信号に対して、ＶＧＡ４０２で増幅する前の段階でピクセルの異なる振幅にスケーリングを施すことである。こうすることによって、どの色のピクセル信号にも、ＡＤＣを飽和させない範囲内で最大の振幅を付与することができる。ただし、これを行うためには、各々のピクセルごとに増幅器の利得を変化させることができなければならない。
【００１９】
その目的のために提供するのが、ピクセル信号ゲイン増幅回路（ＰｘＧＡ）である。図５に示すように、ピクセル信号ゲイン増幅回路５００は、入力ピクセル信号データ５１０に含まれている互いに振幅が異なる夫々の色のピクセル信号を次々と受取り、それらピクセル信号の各々を、夫々の色ごとに個別に設定変更可能なゲイン５２０で増幅し、それによって、どの色のピクセル信号も同じ大きさの振幅を有する出力ピクセル信号データ５３０を生成するものである。例えば、第ｎ番ピクセル信号５１２は、ゲイン「ｇ０」５２２で増幅して、ピクセルｎ×ｇ０５２２を生じる。また、第ｎ＋１番ピクセル５１４は、ゲイン「ｇ１」５２４で増幅して、ピクセル（ｎ＋１）×ｇ１５３４を生じる。更に、その他のピクセルも同様にして増幅する。
【００２０】
図６に、ＰｘＧＡを装備したＣＣＤ信号処理チャネルの一例を示した。振幅にばらつきのあるピクセル入力信号４１０が、ＣＤＳ４００に入力している。ＣＤＳ４００の出力は、ＰｘＧＡ５００へ供給されており、このＰｘＧＡ５００では、ピクセル信号を増幅してスケーリングを施すことで、それらピクセル信号のレベルを揃えるようにしている。こうして出力されるピクセル信号６０４には、低レベルのノイズ６０２が混入しており、それらピクセル信号６０４は、可変利得増幅器４０２へ供給されている。可変利得増幅器４０２ではそれらピクセル信号６０４を更に増幅する。これによって、増幅されたノイズ６０６を含む増幅されたピクセル信号６０８が得られる。ＰｘＧＡ５００をＣＣＤ信号処理チャネルに挿入したことによって、本来的に感度の低い色のピクセルのＳＮ比が改善されており、その結果、どのピクセルについてもＳＮ比が一定になっている。そして、どのピクセルについてもＳＮ比が一定であるため、ＡＤＣ４０４のダイナミックレンジが一杯に利用されている。
【００２１】
図６に示したＣＣＤ信号処理チャネルを実現するためには、夫々のピクセルを適切なゲインで増幅できるように、ピクセルゲイン増幅回路のゲインの変更を十分に速い高速レートで行えなければならない。従来の増幅回路は、この目的には不十分なものであった。
【００２２】
図７に、従来の多重化ゲイン増幅回路の一例を示した。この増幅回路は、不十分な増幅回路の一例であり、また、多数のチャネルを必要とする大規模な構成であるためその消費電力も大きい。この増幅器は、複数のゲイン増幅器（ＧＡ１、ＧＡ２、ＧＡ３、…）７０１、７０２、７０３、…を含んでいる。それらゲイン増幅器の各々が夫々に固有のオフセットを発生し、しかも発生するオフセットの大きさが各々のゲイン増幅器ごとにばらついているため、この多重化ゲイン増幅回路の出力はそれらオフセットのばらつきの影響を受けている。更に、この図７の増幅回路は非線形性を有するものであり、それによって増幅回路としての性能が更に低いものとなっていることから、この増幅回路は、ＣＣＤからの入力信号を処理するために必要な、ゲインを高速で変更するタスクには適していない。
【００２３】
これに対して、本発明が提供するＰｘＧＡは、ピクセル信号のサンプリングを行う画像関連用途（例えばイメージスキャナ等の用途）において、ゲインを高速で変更するタスクに適したものであり、即ち、このＰｘＧＡは、そのゲイン設定値を各々のピクセル信号ごとに変更することができる。尚、本発明は、この具体的な実施例に限定されるものではない。例えば、本発明は、ピクセルのサンプリングを行う画像関連用途に用いられるだけでなく、その他の用途にも利用可能なものである。
【００２４】
そのような実施例の１つとして、ここでは、入力電圧をサンプリングする切換コンデンサ増幅回路について説明する。ただし本発明は、切換コンデンサ回路に限定されるものでもない。
【００２５】
図８〜図１０に、１つの実施例にかかる、各々のピクセルごとにゲインを変更する切換コンデンサ回路の簡単なブロック図を示した。この回路は２つの動作期間を有するものであり、それら２つの動作期間を、ｑ１期間及びｑ２期間とする。
【００２６】
図９に示したのは、リセット期間（ｑ１期間）の状態であり、このときメイン増幅器８００には、ユニティ・ゲイン（ｕｎｉｔｙ−ｇａｉｎ）のフィードバックがかけられており、加算ノードは仮想接地電位におかれている。この動作期間（リセット期間）には、サンプリング・コンデンサ（Ｃs）８０２が入力電圧８０６をサンプリングし、また、フィードバック・コンデンサ（Ｃfb）８０４が第２基準電圧８０８をサンプリングする。
【００２７】
図１０に示したのは、データ期間（ｑ２期間）の状態であり、このときメイン増幅器８００のフィードバック経路には、フィードバック・コンデンサ８０４が挿入されている。また、サンプリング・コンデンサ８０２の両端子間の電圧が、入力電圧−第１基準電圧の分だけ変化している。第１基準電圧８１０は、直流バイアス基準電圧である。この電圧は、サンプリング・コンデンサ（Ｃs）８０２からフィードバック・コンデンサ（Ｃfb）８０４へ、電荷ΔＱ＝Ｃs×（入力電圧−第１基準電圧）が移動しており、その結果として、出力信号である電圧が（Ｃs／Ｃfb）×（入力電圧−第１基準電圧）になっている。
【００２８】
サンプリング・コンデンサ（Ｃs）８０２の容量値、及び／または、フィードバック・コンデンサ（Ｃfb）８０４の容量値を、各々のピクセル信号ごとに変化させることによって、ゲインの変更を、ピクセル・レートにで実行することが可能になる。また、そのためには、入力電圧をサンプリングするサンプリング・コンデンサ８０２、及び／または、フィードバック・コンデンサ８０４を、可変コンデンサにすればよい。ゲイン制御入力信号８１２によってゲイン情報が提供されており、このゲイン情報に基づいて瞬間的に行われる高速ディジタル・スイッチングを実行することによって、それらコンデンサの容量値を変化させ、ゲインを制御することができる。
【００２９】
図８〜図１０を参照して説明した回路に変更を施すことによって、ＰｘＧＡとしての機能とＣＤＳとしての機能との両方を実行する回路を構成することができる。そのように両機能を組合せた回路の一例を、図１１に示した。この図１１の回路のアーキテクチャは、ＣＤＳ機能とＰｘＧＡ機能とを同時に実行するものであるため、これをＣＤＳ／ＰｘＧＡ回路と呼ぶことにする。
【００３０】
図１２に、ＣＤＳ／ＰｘＧＡ回路にオフセット補償回路を装備した場合の構成例を示した。ここでいうオフセット補償とは、小振幅の入力信号を大きなゲインで増幅する場合に、ＡＧＣが飽和するのを防止するために行うものである。オフセット補償回路１０００は、ＣＤＳ／ＰｘＧＡ回路の出力信号をサンプリングして、加算ノードへ補償信号を供給している。この補償信号の振幅及び正負符号は、入力信号がどのピクセル信号であっても同じであり、入力信号が黒ピクセルに対応したものとなっている「ダミー・クランプ」期間中に、出力信号が「０」になるように選択される。尚、この図１２に示した、オフセット補償回路１０００を装備した好適な構成例では、サンプリング・コンデンサ（Ｃs）１００２として、固定容量コンデンサを使用している。
【００３１】
図１３に、可変容量のフィードバック・コンデンサの１つの構成例を示した。この構成例では、フィードバック・コンデンサは、コンデンサ・アレイで構成されており、このコンデンサ・アレイには、ｎ個のゲイン設定値（それらを「第ｉ番ゲイン設定値」という呼び方で表す。また、０＜ｉ＜ｎである）に対応して、ｎ個のコンデンサＣfb,iが含まれており、それらコンデンサＣfb,iを累積的に接続して用いるようにしている。即ち、第ｉ番ゲイン設定値は、ｉ個のコンデンサＣfb,0、Ｃfb,1、…、Ｃfb,iをフィードバック経路に挿入することによって達成され、それらコンデンサの容量を合計したものが、フィードバック・コンデンサの容量Ｃfbになる。また、ビットＣｉによって、ゲイン設定値が指定されるようにしている。尚、ｎ個のコンデンサのうち、コンデンサＣfb,0だけは、ｑ２期間には常にフィードバック経路に挿入されており、従って、フィードバック・コンデンサを構成しているこのコンデンサ・アレイに含まれている複数のコンデンサのうち、少なくとも１個のコンデンサは、常にフィードバック経路に挿入されている。
【００３２】
以上に説明したＣＤＳ／ＰｘＧＡ回路の利点としては、（ａ）ＰｘＧＡ動作がＣＤＳ動作と同時に実行されるため、余分な回路が不要になること、（ｂ）ピクセル信号を増幅してゲインを付与するか否かにかかわらず、簡明な方式でオフセット補償を行えること、（ｃ）ＰｘＧＡ動作の利得曲線を確実に単調曲線にすることができること、それに（ｄ）全てのピクセル信号を同一の信号処理経路で処理するため、各々のピクセル信号ごとにオフセットのばらつきが発生することがないことがある。
【００３３】
以上に本発明の具体的な実施例について説明したが、当業者であれば、様々な変更実施例、改変実施例、及び改良実施例にも容易に想到するのは当然のことである。それら変更実施例、改変実施例、及び改良実施例は、本発明の概念及び範囲に包含されるものである。例えば、本発明は、ピクセルをサンプリングする画像関連用途に適用されるものに限定されず、また、切換コンデンサ回路を用いたものにも限定されない。従って、以上の説明は、具体例を提示するためのものであって、本発明をそれに限定するためのものではない。本発明の範囲は、請求項に記載されたところによって規定されるものである。
【図面の簡単な説明】
【図１】従来のパイプラインＣＤＳ回路のブロック図である。
【図２】従来のサンプル・アンド・ホールド回路のブロック図である。
【図３】従来のデュアルＣＤＳ回路のブロック図である。
【図４】従来のＣＣＤ信号処理チャネルで処理されるピクセルの説明図である。
【図５】ピクセル信号ゲイン増幅回路で処理されるピクセルの説明図である。
【図６】ピクセル信号ゲイン増幅回路を装備したＣＣＤ信号処理チャネルで処理されるピクセルの説明図である。
【図７】従来の多重化ゲイン増幅回路のブロック図である。
【図８】ピクセル信号ゲイン増幅回路のブロック図である。
【図９】ピクセル信号ゲイン増幅回路の、第１期間における状態を示した図である。
【図１０】ピクセル信号ゲイン増幅回路の、第２期間における状態を示した図である。
【図１１】ＣＤＳ／ＰｘＧＡ回路のブロック図である。
【図１２】オフセット補償回路を装備したＣＤＳ／ＰｘＧＡ回路のブロック図である。
【図１３】フィードバック・コンデンサを構成しているコンデンサ・アレイを詳細に示したＣＤＳ／ＰｘＧＡ回路のブロック図である。
【符号の説明】
８００  メイン増幅器
８０２  入力コンデンサ（サンプリング・コンデンサ）
８０４  フィードバック・コンデンサ
【図１】
0004532676.tif 000002
【図２】
0004532676.tif 000003
【図３】
0004532676.tif 000004
【図４】
0004532676.tif 000005
【図５】
0004532676.tif 000006
【図６】
0004532676.tif 000007
【図７】
0004532676.tif 000008
【図８】
0004532676.tif 000009
【図９】
0004532676.tif 000010
【図１０】
0004532676.tif 000011
【図１１】
0004532676.tif 000012
【図１２】
0004532676.tif 000013
【図１３】
0004532676.tif 000014