(57)【特許請求の範囲】
【請求項１】
画像信号に基づいてコモン電圧よりも高い正極性電圧を出力する第１Ｄ／Ａ変換器と、
画像信号に基づいてコモン電圧よりも低い負極性電圧を出力する第２Ｄ／Ａ変換器と、
前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、極性切替信号に基づいて、液晶パネルの第１データ線に対して前記正極性電圧と負極性電圧を交互に供給する第１極性切替スイッチと、
前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、前記極性切替信号に基づいて、前記第１データ線と逆極性の電圧を液晶パネルの第２データ線に供給する第２極性切替スイッチと、
前記第１Ｄ／Ａ変換器の出力端子と前記第１極性切替スイッチとの間に第１端子が接続され、前記第２Ｄ／Ａ変換器と前記第２極性切替スイッチとの間に第２端子が接続されるスイッチ素子とを有し、
前記スイッチ素子は、前記第１端子と前記第２端子との間でダイオード接続されるトランジスタであって、前記ダイオード接続されるトランジスタは第１，第２極性切替スイッチの切り替わりによって変化する前記第１，第２データ線の電圧に基づく電圧が前記第１端子及び第２端子に印加され前記第１端子及び前記第２端子の電位差によりオンし、前記第１，第２端子の電圧が略同電圧となる場合にオフすることを特徴とする液晶パネルの駆動回路。
【請求項２】
請求項１に記載の液晶パネルの駆動回路において、
一定電圧がゲートに供給されるＭＯＳトランジスタを前記スイッチ素子に直列に接続した液晶パネルの駆動回路。
【請求項３】
請求項１に記載の液晶パネルの駆動回路において、
前記スイッチ素子は、
前記第１Ｄ／Ａ変換器の出力端子と所定電圧が供給される配線との間に接続された第１スイッチ素子と、
前記配線と前記第２Ｄ／Ａ変換器の出力端子との間に接続された第２スイッチ素子とから構成され、
前記第１スイッチ素子は、前記第１Ｄ／Ａ変換器の出力端子と前記配線との間でダイオード接続されるトランジスタであり、
前記第２スイッチ素子は、前記配線と前記第２Ｄ／Ａ変換器の出力端子との間でダイオード接続されるトランジスタである液晶パネルの駆動回路。
【請求項４】
請求項１又は２に記載の液晶パネルの駆動回路において、
前記スイッチ素子は、ソース端子，ドレイン端子が前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、ゲートが前記第２Ｄ／Ａ変換器側の端子に接続されたＮチャネルＭＯＳトランジスタである液晶パネルの駆動回路。
【請求項５】
請求項１又は２に記載の液晶パネルの駆動回路において、
前記スイッチ素子は、ソース端子，ドレイン端子が前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、ゲートが前記第１Ｄ／Ａ変換器側の端子に接続されたＰチャネルＭＯＳトランジスタである液晶パネルの駆動回路。
【請求項６】
液晶パネルの第１データ線に対して、画像信号に基づいてコモン電圧よりも高い正極性電圧と、前記コモン電圧より低い負極性電圧を交互に出力する第１Ｄ／Ａ変換器と、
液晶パネルの第２データ線に対して、前記画像信号の極性を反転した反転信号に基づいて負極性電圧と正極性電圧を交互に出力する第２Ｄ／Ａ変換器と、
前記第１Ｄ／Ａ変換器の出力端子に第１端子が接続され、第２Ｄ／Ａ変換器の出力端子に第２端子が接続される第１のスイッチ回路と、
前記第１のスイッチ回路と並列に接続される第２のスイッチ回路とを有し、
前記第１のスイッチ回路は、極性切替信号に応じて前記第１端子と前記第２端子との間でダイオード接続されるトランジスタを含み、該ダイオード接続されるトランジスタは前記第１，第２Ｄ／Ａ変換器の出力信号の極性の切り替わりによって変化する前記第１データ線の電圧に基づく負極性電圧と前記第２データ線の電圧に基づく正極性電圧との電位差によりオンし、前記第１，第２データ線の電圧が略同電圧となる場合にオフするとともに、
前記第２のスイッチ回路は、前記極性切替信号を反転した反転信号に応じて前記第１端子と前記第２端子との間でダイオード接続されるトランジスタを含み、該ダイオード接続されるトランジスタは前記第１，第２のＤ／Ａ変換器の出力信号の極性の切り替わりによって変化する前記第１データ線の電圧に基づく正極性電圧と前記第２データ線の電圧に基づく負極性電圧との電位差によりオンし、前記第１，第２データ線の電圧が略同電圧となる場合にオフすることを特徴とする液晶パネルの駆動回路。
【請求項７】
請求項６に記載の液晶パネルの駆動回路において、
前記第１のスイッチ回路は、前記第１，第２Ｄ／Ａ変換器の出力端子間に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記第１Ｄ／Ａ変換器の出力端子間に接続されゲートに極性切替信号が入力される第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと低電位電源との間に接続されゲートに前記極性切替信号が入力される第３のＭＯＳトランジスタとから構成された液晶パネルの駆動回路。
【請求項８】
請求項６に記載の液晶パネルの駆動回路において、
前記第１のスイッチ回路は、前記第１，第２Ｄ／Ａ変換器の出力端子間に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記第１Ｄ／Ａ変換器の出力端子との間に接続されゲートに極性切替信号が入力される第２のＭＯＳトランジスタとから構成され、
前記第２のスイッチ回路は、前記第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記第２Ｄ／Ａ変換器の出力端子との間に接続されゲートに前記極性切替信号を反転した反転信号が入力される第３のＭＯＳトランジスタとから構成された液晶パネルの駆動回路。
【請求項９】
請求項１乃至８のうちの何れか１項に記載の駆動回路を備えた液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に備えられて液晶パネルを駆動する駆動回路に関するものである。
【０００２】
近年、液晶表示パネル（ＬＣＤパネル）は、ノート型パーソナルコンピュータ等に搭載されるようになってきている。そのパーソナルコンピュータは、消費電力が駆動時間を制限することから、消費電力の低減が図られている。そのため、液晶表示パネルにおいても、低消費電力化が要求されている。
【０００３】
【従来の技術】
従来、液晶表示装置は、液晶パネル（ＬＣＤパネル）の各画素セルに供給する画像電圧の極性を反転させることにより、パネルの寿命を長くしている。
【０００４】
図１２は、従来の液晶表示パネルに備えられるデータドライバの一部ブロック回路図を示す。
データドライバ１１は、複数の第１，第２ディジタルアナログ変換器（Ｄ／Ａ変換器）１２，１３、図示しないシフトレジスタ及びラッチ回路を含む。第１Ｄ／Ａ変換器１２の出力端子は、奇数番目の出力端子（以下、奇数出力端子という）Ｐ１，Ｐ３に接続されている。第２Ｄ／Ａ変換器１３の出力端子は、偶数番目の出力端子（以下、偶数出力端子という）Ｐ２，Ｐ４に接続されている。
【０００５】
第１，第２Ｄ／Ａ変換器１２，１３は、セレクタ１４とオペアンプ１５を含む。第１Ｄ／Ａ変換器１２のセレクタ１４には、第１画像信号Ｖd1，Ｖd3と第１階調電圧Ｖa1〜Ｖa64 が入力される。第１画像信号Ｖd1，Ｖd3は、ラッチ回路から供給される。そのラッチ回路は、シフトレジスタから入力されるラッチ制御パルス信号により外部から供給されるディジタルの画像信号をラッチし、そのラッチ信号を第１画像信号Ｖd1，Ｖd3としてセレクタ１４に出力する。
【０００６】
各セレクタ１４は、第１画像信号Ｖd1，Ｖd3に基づいて第１階調電圧Ｖa1〜Ｖa64 のうちの１つを選択し、その選択信号をオペアンプ１５に出力する。オペアンプ１５は、選択電圧をセグメント電圧として出力する。このようにして、第１Ｄ／Ａ変換器１２は、入力される第１画像信号Ｖd1．Ｖd3と第１階調電圧Ｖa1〜Ｖa64 に基づいて、コモン電圧よりも高いセグメント電圧（＋極性電圧）を出力する。
【０００７】
各第２Ｄ／Ａ変換器１３のセレクタ１４には、第２画像信号Ｖd2，Ｖd4と第２階調電圧Ｖb1〜Ｖb64 が入力される。第２画像信号Ｖd2，Ｖd4は、第１画像信号Ｖd1，Ｖd3と同様に、図示しないシフトレジスタ及びラッチ回路の動作によりそれぞれ入力される。
【０００８】
セレクタ１４は、第２画像信号Ｖd2，Ｖd4に基づいて第２階調電圧Ｖb1〜Ｖb64 のうちの１つを選択し、その選択電圧をオペアンプに出力する。オペアンプ１５は、選択電圧をセグメント電圧として出力する。このようにして、第２Ｄ／Ａ変換器１３は、入力される第２画像信号Ｖd2，Ｖd4と第２階調電圧Ｖb1〜Ｖb64 に基づいて、コモン電圧よりも低いセグメント電圧（−極性電圧）を出力する。
【０００９】
第１，第２Ｄ／Ａ変換器１２，１３と出力端子Ｐ１，Ｐ２，Ｐ３，Ｐ４との間には、極性切替スイッチ１６，１７がそれぞれ接続されている。極性切替スイッチ１６は、第１，第２スイッチ１８，１９を含む。同様に、極性切替スイッチ１７は、第１，第２スイッチ１８，１９を含む。
【００１０】
第１スイッチ１８は、第１Ｄ／Ａ変換器１２の出力端子と奇数出力端子Ｐ１，Ｐ３との間、第２Ｄ／Ａ変換器１３の出力端子と偶数出力端子Ｐ２，Ｐ４との間に接続されている。第２スイッチ１９は、第１Ｄ／Ａ変換器１２と偶数出力端子Ｐ２，Ｐ４との間、第２Ｄ／Ａ変換器１３の出力端子と奇数出力端子Ｐ１，Ｐ３との間に接続されている。
【００１１】
第１，第２スイッチ１８，１９は、極性切替信号ＦＲにより１水平走査期間毎に相補的にオンオフする。これにより、極性切替スイッチ１６，１７は、各出力端子Ｐ１〜Ｐ４に＋極性のセグメント電圧と−極性のセグメント電圧を１水平走査期間毎に交互に供給する。
【００１２】
今、極性切替信号ＦＲに基づいて、第１スイッチ１８はオンし、第２スイッチ１９はオフする。オンした第１スイッチ１８は、第１Ｄ／Ａ変換器１２と奇数出力端子Ｐ１，Ｐ３を、第２Ｄ／Ａ変換器１３と偶数出力端子Ｐ２，Ｐ４を接続する。
【００１３】
これにより、奇数出力端子Ｐ１，Ｐ３には、第１Ｄ／Ａ変換器１２から出力される＋極性の電圧が印加される。偶数出力端子Ｐ２，Ｐ４には、第２Ｄ／Ａ変換器１３から出力される−極性のセグメント電圧が印加される。
【００１４】
次の水平期間において、極性切替信号ＦＲに基づいて、第１スイッチ１８はオフし、第２スイッチ１９はオンする。そのオンした第２スイッチ１９は、第１Ｄ／Ａ変換器１２と偶数出力端子Ｐ２，Ｐ４を、第２Ｄ／Ａ変換器１３と奇数出力端子Ｐ１，Ｐ３を接続する。
【００１５】
これにより、奇数出力端子Ｐ１，Ｐ３には、第２Ｄ／Ａ変換器１３から出力される−極性のセグメント電圧が印加される。偶数出力端子Ｐ２，Ｐ４には、第１Ｄ／Ａ変換器１２から出力される＋極性のセグメント電圧が印加される。
【００１６】
各出力端子には、液晶パネルのデータ線がそれぞれ接続される。セグメント電圧は、データ線を介して液晶パネルの画素セルに供給される。この画素セルは、液晶セルと補助の蓄積容量を含む。従って、液晶パネルは、データドライバに対して容量性負荷となる。
【００１７】
従って、データドライバ１１は、液晶パネルのデータ線をコモン電圧を中心に＋極性／−極性にチャージ／ディスチャージする。即ち、第１Ｄ／Ａ変換器１２は、データ線を介して画素セルに電荷をチャージする。第２Ｄ／Ａ変換器１３は、データ線を介して画素セルに蓄積された電荷をディスチャージする。
【００１８】
このように構成されたデータドライバ１１は、水平画素セルの数が多くなると、その分消費電力も増加する。このことは、液晶表示パネルの消費電力を増加させる。この消費電力の増加を抑えるために、図１３に示すデータドライバが提案されている。
【００１９】
図１３は、従来の別のデータドライバの一部ブロック回路図を示す。
データドライバ２１は複数のＤ／Ａ変換器２２を含む。Ｄ／Ａ変換器２２の数は、出力端子の数と同数である。各Ｄ／Ａ変換器２２は、セレクタ２３とオペアンプ２４を含む。セレクタ２３には、画像信号Ｖd と階調電圧Ｖ1 〜Ｖ128 が入力される。画像信号Ｖd は、図１２の第１，第２画像信号Ｖd1〜Ｖd4と同様に図示しないラッチ回路から入力される。
【００２０】
このＤ／Ａ変換器２２は、図１２の第１，第２Ｄ／Ａ変換器１２，１３の機能を併せ持つ。即ち、Ｄ／Ａ変換器２２は、画像信号Ｖd に基づいて、＋極性のセグメント電圧ＶS1と−極性のセグメント電圧ＶS2を交互に出力する。
【００２１】
奇数出力端子Ｐ１と偶数出力端子Ｐ２（Ｐ３とＰ４）との間には、スイッチ２５が挿入接続されている。各スイッチ２５は、制御信号ＥＲに基づいて、予め定めた期間（画素セルの非選択期間であって例えば帰線期間）オンする。オンしたスイッチ２５を介して＋極性の電圧にチャージされたデータ線から−極性の電圧にディスチャージされたデータ線へ電荷が移動する。尚、この時、Ｄ／Ａ変換器２２は、ハイインピーダンス状態に制御される。
【００２２】
これにより、オンしたスイッチ２５は、出力端子Ｐ１〜Ｐ４に接続されたデータ線の電圧をコモン電圧付近までチャージ／ディスチャージする。従って、Ｄ／Ａ変換器２２は、コモン電圧から所望の電圧までデータ線をチャージ／ディスチャージすれば良く、その分消費電力が少なくなる。
【００２３】
【発明が解決しようとする課題】
しかしながら、図１３のデータドライバ２１は、スイッチ２５をオンオフ制御するための制御信号ＥＲを生成する信号生成回路が必要となる。この信号生成回路は、データドライバ２１の回路規模を大きくする。また、Ｄ／Ａ変換器２２は、＋／−極性のセグメント電圧を出力可能に構成されるため、その回路規模は、図１２の第１，第２Ｄ／Ａ変換器１２，１３を合わせた回路規模と同程度となる。即ち、１つの出力端子Ｐ１，Ｐ３（Ｐ２，Ｐ４）を駆動するための回路の占有面積が大きくなり、データドライバ２１の回路規模を大きくする。このことは、小型で表示画素数を増加させた液晶表示装置を作成する妨げとなる。
【００２４】
本発明は上記問題点を解決するためになされたものであって、その目的は低消費電力化を図ることのできる液晶パネルの駆動回路を提供することにある。
【００２５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、画像信号に基づいてコモン電圧よりも高い正極性電圧を出力する第１Ｄ／Ａ変換器と、画像信号に基づいてコモン電圧よりも低い負極性電圧を出力する第２Ｄ／Ａ変換器と、前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、極性切替信号に基づいて、液晶パネルの第１データ線に対して前記正極性電圧と負極性電圧を交互に供給する第１極性切替スイッチと、前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、前記極性切替信号に基づいて、前記第１データ線と逆極性の電圧を液晶パネルの第２データ線に供給する第２極性切替スイッチと、前記第１Ｄ／Ａ変換器の出力端子と前記第１極性切替スイッチとの間に第１端子が接続され、前記第２Ｄ／Ａ変換器と前記第２極性切替スイッチとの間に第２端子が接続されるスイッチ素子とを有し、前記スイッチ素子は、前記第１端子と前記第２端子との間でダイオード接続されるトランジスタであって、前記ダイオード接続されるトランジスタは第１，第２極性切替スイッチの切り替わりによって変化する前記第１，第２データ線の電圧に基づく電圧が前記第１端子及び前記第２端子に印加され前記第１端子及び前記第２端子の電位差によりオンし、前記第１，第２端子の電圧が略同電圧となる場合にオフする。
【００２６】
請求項２に記載の発明は、請求項１に記載の液晶パネルの駆動回路において、一定電圧がゲートに供給されるＭＯＳトランジスタを前記スイッチ素子に直列に接続した。
【００２７】
請求項３に記載の発明は、請求項１に記載の液晶パネルの駆動回路において、前記スイッチ素子は、前記第１Ｄ／Ａ変換器の出力端子と所定電圧が供給される配線との間に接続された第１スイッチ素子と、前記配線と前記第２Ｄ／Ａ変換器の出力端子との間に接続された第２スイッチ素子とから構成され、前記第１スイッチ素子は、前記第１Ｄ／Ａ変換器の出力端子と前記配線との間でダイオード接続されるトランジスタであり、前記第２スイッチ素子は、前記配線と前記第２Ｄ／Ａ変換器の出力端子との間でダイオード接続されるトランジスタである。
【００３１】
請求項４に記載の発明は、請求項１又は２に記載の液晶パネルの駆動回路において、前記スイッチ素子は、ソース端子，ドレイン端子が前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、ゲートが前記第２Ｄ／Ａ変換器側の端子に接続されたＮチャネルＭＯＳトランジスタである。
【００３２】
請求項５に記載の発明は、請求項１又は２に記載の液晶パネルの駆動回路において、前記スイッチ素子は、ソース端子，ドレイン端子が前記第１，第２Ｄ／Ａ変換器の出力端子に接続され、ゲートが前記第１Ｄ／Ａ変換器側の端子に接続されたＰチャネルＭＯＳトランジスタである。
【００３３】
請求項６に記載の発明は、液晶パネルの第１データ線に対して、画像信号に基づいてコモン電圧よりも高い正極性電圧と、前記コモン電圧より低い負極性電圧を交互に出力する第１Ｄ／Ａ変換器と、液晶パネルの第２データ線に対して、前記画像信号の極性を反転した反転信号に基づいて負極性電圧と正極性電圧を交互に出力する第２Ｄ／Ａ変換器と、前記第１Ｄ／Ａ変換器の出力端子に第１端子が接続され、第２Ｄ／Ａ変換器の出力端子に第２端子が接続される第１のスイッチ回路と、前記第１のスイッチ回路と並列に接続される第２のスイッチ回路とを有し、前記第１のスイッチ回路は、極性切替信号に応じて前記第１端子と前記第２端子との間でダイオード接続されるトランジスタを含み、該ダイオード接続されるトランジスタは前記第１，第２Ｄ／Ａ変換器の出力信号の極性の切り替わりによって変化する前記第１データ線の電圧に基づく負極性電圧と前記第２データ線の電圧に基づく正極性電圧との電位差によりオンし、前記第１，第２データ線の電圧が略同電圧となる場合にオフするとともに、前記第２のスイッチ回路は、前記極性切替信号を反転した反転信号に応じて前記第１端子と前記第２端子との間でダイオード接続されるトランジスタを含み、該ダイオード接続されるトランジスタは前記第１，第２のＤ／Ａ変換器の出力信号の極性の切り替わりによって変化する前記第１データ線の電圧に基づく正極性電圧と前記第２データ線の電圧に基づく負極性電圧との電位差によりオンし、前記第１，第２データ線の電圧が略同電圧となる場合にオフする。
【００３４】
請求項７に記載の発明は、請求項６に記載の液晶パネルの駆動回路において、前記第１のスイッチ回路は、前記第１，第２Ｄ／Ａ変換器の出力端子間に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記第１Ｄ／Ａ変換器の出力端子間に接続されゲートに極性切替信号が入力される第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと低電位電源との間に接続されゲートに前記極性切替信号が入力される第３のＭＯＳトランジスタとから構成された。
【００３５】
請求項８に記載の発明は、請求項６に記載の液晶パネルの駆動回路において、前記第１のスイッチ回路は、前記第１，第２Ｄ／Ａ変換器の出力端子間に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記第１Ｄ／Ａ変換器の出力端子との間に接続されゲートに前記極性切替信号が入力される第２のＭＯＳトランジスタとから構成され、前記第２のスイッチ回路は、前記第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲートと前記第２Ｄ／Ａ変換器の出力端子との間に接続されゲートに前記極性切替信号を反転した反転信号が入力される第３のＭＯＳトランジスタとから構成された。
【００３６】
請求項９に記載の発明は、請求項１乃至８のうちの何れか１項に記載の駆動回路を備えた液晶表示装置である。
（作用）
従って、請求項１に記載の発明によれば、スイッチ素子が第１、第２データ線の電圧の切り替わりに基づいて、第１，第２データ線の電圧が略同電圧となるまでオンする。これにより、第１，第２Ｄ／Ａ変換器の出力端子における電圧が略同電圧となり、その分だけ第１，第２Ｄ／Ａ変換器によるチャージ時間が短くなる。
【００３７】
請求項２に記載の発明によれば、一定電圧がゲートに供給されるＭＯＳトランジスタをスイッチ素子に直列に接続した。これにより、第１，第２Ｄ／Ａ変換器の出力端子における電圧が一定電圧となり、その分だけ第１，第２Ｄ／Ａ変換器によるチャージ時間が短くなる。
【００３８】
請求項３に記載の発明によれば、スイッチ素子は、第１Ｄ／Ａ変換器の出力端子と所定電圧が供給される配線との間に接続された第１スイッチ素子と、配線と第２Ｄ／Ａ変換器の出力端子との間に接続された第２スイッチ素子とから構成される。
【００４２】
請求項４に記載の発明によれば、スイッチ素子は、ソース端子，ドレイン端子が第１，第２Ｄ／Ａ変換器の出力端子に接続され、ゲートが第２Ｄ／Ａ変換器側の端子に接続されたＮチャネルＭＯＳトランジスタである。これにより、スイッチ素子を構成する素子数が少なく、回路規模の増大が抑えられる。
【００４３】
請求項５に記載の発明によれば、スイッチ素子は、ソース端子，ドレイン端子が第１，第２Ｄ／Ａ変換器の出力端子に接続され、ゲートが第１Ｄ／Ａ変換器側の端子に接続されたＰチャネルＭＯＳトランジスタである。これにより、スイッチ素子を構成する素子数が少なく、回路規模の増大が抑えられる。
【００４４】
請求項６に記載の発明によれば、第１のスイッチ回路は第１，第２Ｄ／Ａ変換器の出力電圧極性の切り替わりにより変化する第１データ線の電圧に基づいて、第１，第２データ線の電圧が略同電圧となるまでオンする。第２のスイッチ回路は第１，第２Ｄ／Ａ変換器の出力電圧極性の切り替わりにより変化する第２データ線の電圧に基づいて、第１，第２データ線の電圧が略同電圧となるまでオンする。これにより、第１，第２Ｄ／Ａ変換器の出力端子における電圧が略同電圧となり、その分だけ第１，第２Ｄ／Ａ変換器によるチャージ時間が短くなる。
【００４５】
請求項７に記載の発明によれば、第１のスイッチ回路は、第１，第２Ｄ／Ａ変換器の出力端子間に接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲートと第１Ｄ／Ａ変換器の出力端子間に接続されゲートに極性切替信号が入力される第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲートと低電位電源との間に接続されゲートに極性切替信号が入力される第３のＭＯＳトランジスタとから構成される。これにより、第１，第２Ｄ／Ａ変換器の出力端子における電圧が略同電圧となり、その分だけ第１，第２Ｄ／Ａ変換器によるチャージ時間が短くなる。
【００４６】
請求項８に記載の発明によれば、第１のスイッチ回路は、第１，第２Ｄ／Ａ変換器の出力端子間に接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲートと第１Ｄ／Ａ変換器の出力端子との間に接続されゲートに極性切替信号が入力される第２のＭＯＳトランジスタとから構成される。第２のスイッチ回路は、第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲートと第２Ｄ／Ａ変換器の出力端子との間に接続されゲートに極性切替信号を反転した反転信号が入力される第３のＭＯＳトランジスタとから構成される。この第１，第２のスイッチ回路により第１，第２Ｄ／Ａ変換器の出力端子における電圧が略同電圧となり、その分だけ第１，第２Ｄ／Ａ変換器によるチャージ時間が短くなる。
【００４７】
請求項９に記載の発明によれば、請求項１乃至８のうちの何れか１項に記載の駆動回路を備えることによって、液晶表示装置の消費電力の低減が図られる。
【００４８】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１，図２に従って説明する。
尚、説明の便宜上、図１２と同様の構成については同一の符号を付してその説明を一部省略する。
【００４９】
図１は、液晶表示装置のブロック回路図を示す。
液晶表示装置３１は、液晶パネル（ＬＣＤパネル）３２、垂直駆動回路（ゲートドライバ）３３、水平駆動回路（データドライバ）３４を含む。
【００５０】
液晶パネル３２には、それぞれ直交する走査線（ゲート配線）Ｇ１〜Ｇｎと、データ線（ドレイン配線）Ｄ1 〜Ｄ2mとが備えられている。尚、n およびm は整数である。
【００５１】
各走査線Ｇ１〜Ｇｎと各データ線Ｄ1 〜Ｄ2mとの交点には、画素セルＧＣが接続されている。各画素セルＧＣは、信号蓄積素子としての補助（蓄積）容量ＣＳと液晶セルL Ｃとを含む。画素セルＧＣは、ＴＦＴ（Thin Film Transistor: 薄膜トランジスタ）３５を介して走査線Ｇ１〜Ｇｎとデータ線Ｄ1 〜Ｄ2mとに接続されている。
【００５２】
即ち、各走査線Ｇ１〜Ｇｎには各ＴＦＴ３５のゲートが接続され、各データ線Ｄ1 〜Ｄ2mには各ＴＦＴ３５のドレインが接続されている。各ＴＦＴ３５のソースには、液晶セルL Ｃの第１電極（表示電極）が接続され、液晶セルＬＣの第２電極（共通電極）にはコモン電圧Ｖcom が印加されている。液晶セルＬＣには、補助容量ＣＳが並列に接続されている。
【００５３】
尚、図１において、図が煩雑になって見にくくなるのを防ぐために、走査線Ｇ１とデータ線Ｄ３との交点に接続された画素セルＧＣについてのみ符号を付してある。
【００５４】
各走査線Ｇ１〜Ｇｎは、ゲートドライバ３３に接続されている。ゲートドライバ３３には、制御信号が入力される。ゲートドライバ３３は、制御信号に基づいて、走査信号（ゲート信号）を走査線Ｇ１〜Ｇｎに順次印加する。
【００５５】
データ線Ｄ1 〜Ｄ2mは、データドライバ３４に接続されている。データドライバ３４には、制御信号と画像信号が入力される。データドライバ３４は、データドライバ３４は、制御信号，画像信号に基づいて、各データ線Ｄ1 〜Ｄ2mにセグメント電圧を供給する。
【００５６】
これにより、ゲートドライバ３３，データドライバ３４は、それぞれ制御信号に基づいて水平走査，垂直走査を行う。このようにして、表示装置３１は、制御信号，画像信号に基づく出力画像を液晶パネル３２に表示する。
【００５７】
図２は、データドライバのブロック回路図を示す。
データドライバ３４は、第１，第２ディジタルアナログ変換器（Ｄ／Ａ変換器）１２，１３、図示しないシフトレジスタ及びラッチ回路を含む。第１，第２Ｄ／Ａ変換器１２，１３は、データ線Ｄ1 〜Ｄ2mに対応してそれぞれｍ個備えられている。
【００５８】
第１Ｄ／Ａ変換器１２の出力端子は、奇数番目の出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1に接続されている。第２Ｄ／Ａ変換器１３の出力端子は、偶数番目の出力端子（以下、偶数出力端子という）Ｐ２，Ｐ４，・・・，Ｐ2mに接続されている。
【００５９】
第１，第２Ｄ／Ａ変換器１２，１３は、セレクタ１４とオペアンプ１５を含む。各第１Ｄ／Ａ変換器１２のセレクタ１４には、それぞれ出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1に対応する第１画像信号Ｖd1，Ｖd3，・・・，Ｖd2m が入力される。また、各セレクタ１４には、第１階調電圧Ｖa1〜Ｖa64 が入力される。第１画像信号Ｖd1，Ｖd3，・・・，Ｖd2m は、ラッチ回路から供給される。そのラッチ回路は、シフトレジスタから入力されるラッチ制御パルス信号により外部から供給されるディジタルの画像信号をラッチし、そのラッチ信号を第１画像信号Ｖd1，Ｖd3，・・・，Ｖd2m として各セレクタ１４に出力する。
【００６０】
セレクタ１４は、第１画像信号Ｖd1，Ｖd3，・・・，Ｖd2m に基づいて第１階調電圧Ｖa1〜Ｖa64 のうちの１つを選択し、その選択信号をオペアンプ１５に出力する。オペアンプ１５は、選択電圧をセグメント電圧として出力する。このようにして、第１Ｄ／Ａ変換器１２は、入力される第１画像信号Ｖd1，Ｖd3，・・・，Ｖd2m と第１階調電圧Ｖa1〜Ｖa64 に基づいて、コモン電圧よりも高い第１セグメント電圧（＋極性電圧）ＶS1を出力する。
【００６１】
各第２Ｄ／Ａ変換器１３のセレクタ１４には、第２画像信号Ｖd2，Ｖd4，・・・，Ｖd2m と第２階調電圧Ｖb1〜Ｖb64 が入力される。第２画像信号Ｖd2，Ｖd4，・・・，Ｖd2m は、第１画像信号Ｖd1，Ｖd3，・・・，Ｖd2m と同様に図示しないシフトレジスタ及びラッチ回路の動作によりそれぞれ入力される。
【００６２】
各セレクタ１４は、第２画像信号Ｖd2，Ｖd4，・・・，Ｖd2m に基づいて第２階調電圧Ｖb1〜Ｖb64 のうちの１つを選択し、その選択電圧をオペアンプに出力する。オペアンプ１５は、選択電圧をセグメント電圧として出力する。このようにして、第２Ｄ／Ａ変換器１３は、入力される第２画像信号Ｖd2，Ｖd4，・・・，Ｖd2m と第２階調電圧Ｖb1〜Ｖb64 に基づいて、コモン電圧よりも低い第２セグメント電圧（−極性電圧）ＶS2を出力する。
【００６３】
第１Ｄ／Ａ変換器１２と奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1の間には、第１極性切替スイッチ１６が接続されている。第２Ｄ／Ａ変換器１３と偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mの間には、第２極性切替スイッチ１７が接続されている。極性切替スイッチ１６は、第１，第２スイッチ１８，１９を含む。同様に、極性切替スイッチ１７は、第１，第２スイッチ１８，１９を含む。
【００６４】
第１スイッチ１８は、第１Ｄ／Ａ変換器１２の出力端子と奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1との間、第２Ｄ／Ａ変換器１３の出力端子と偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mとの間にそれぞれ接続されている。第２スイッチ１９は、第１Ｄ／Ａ変換器１２と偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mとの間、第２Ｄ／Ａ変換器１３の出力端子と奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1との間にそれぞれ接続されている。
【００６５】
第１，第２スイッチ１８，１９は、切替制御信号ＦＲにより１水平走査期間毎に相補的にオンオフする。これにより、各出力端子Ｐ１〜Ｐ2mには、＋極性のセグメント電圧と−極性のセグメント電圧が１水平走査期間毎に印加される。
【００６６】
今、極性切替信号ＦＲに基づいて、第１スイッチ１８はオンし、第２スイッチ１９はオフする。オンした第１スイッチ１８は、第１Ｄ／Ａ変換器１２の出力端子と奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1を、第２Ｄ／Ａ変換器１３の出力端子と偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mを接続する。
【００６７】
これにより、奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1には、第１Ｄ／Ａ変換器１２から出力される＋極性の電圧が印加される。偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mには、第２Ｄ／Ａ変換器１３から出力される−極性のセグメント電圧が印加される。
【００６８】
次の水平走査期間において、極性切替信号ＦＲに基づいて、第１スイッチ１８はオフし、第２スイッチ１９はオンする。オンした第２スイッチ１９は、第１Ｄ／Ａ変換器１２の出力端子と偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mを、第２Ｄ／Ａ変換器１３の出力端子と奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1を接続する。
【００６９】
これにより、奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1には、第２Ｄ／Ａ変換器１３から出力される−極性のセグメント電圧が印加される。偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mには、第１Ｄ／Ａ変換器１２から出力される＋極性のセグメント電圧が印加される。このようにして、表示装置３１は、液晶パネル３２の各画素セルＧＣをドット反転駆動する。
【００７０】
第１Ｄ／Ａ変換器１２と第１極性切替スイッチ１６との間のノードＮ１と、第２Ｄ／Ａ変換器１３と第２極性切替スイッチ１７との間のノードＮ２との間には、スイッチ素子としてのＭＯＳトランジスタ３６が接続されている。トランジスタ３６は、ダイオード接続されている。即ち、トランジスタ３６は、ＮチャネルＭＯＳトランジスタよりなる。トランジスタ３６のソースはノードＮ２に接続され、ドレインはノードＮ１に接続されている。トランジスタ３６のゲートは、同トランジスタ３６のソース、即ちノードＮ２に接続されている。
【００７１】
このように接続することよって、トランジスタ３６は、第２Ｄ／Ａ変換器１３の出力端子にアノードが接続され、第１Ｄ／Ａ変換器１２の出力端子にカソードが接続された整流素子（ダイオード素子）として作用する。
【００７２】
次に、上記のように構成されたデータドライバ３４の作用を説明する。
今、極性切替信号ＦＲにより、第１，第２極性切替スイッチ１６，１７の第１スイッチ１８がオンし、第２スイッチ１９がオフしている。
【００７３】
この時、第１Ｄ／Ａ変換器１２は、第１スイッチ１８を介して奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1に第１セグメント電圧ＶS1を出力する。これにより、第１Ｄ／Ａ変換器１２は、奇数番目のデータ線Ｄ１，Ｄ３，・・・，Ｄ2m-1を＋極性の第１セグメント電圧ＶS1までチャージする。
【００７４】
第２Ｄ／Ａ変換器１３は、第１スイッチ１８を介して偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mに第２セグメント電圧ＶS2を出力する。これにより、第２Ｄ／Ａ変換器１３は、偶数番目のデータ線Ｄ２，Ｄ４，・・・，Ｄ2mを−極性の第２セグメント電圧ＶS2までディスチャージする。
【００７５】
次の水平走査期間において、極性切替信号ＦＲにより、第１，第２極性切替スイッチ１６，１７の第１スイッチ１８がオフし、第２スイッチ１９がオンする。
この時、トランジスタ３６のゲートには、オンした第２スイッチ１９を介して奇数番目のデータ配線Ｄ１，Ｄ３，・・・，Ｄ2m-1の電圧、即ち＋極性の第１セグメント電圧ＶS1がゲート電圧として供給される。これによりトランジスタ３６はオンする。
【００７６】
このオンしたトランジスタ３６を介して奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1から偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mに向かって電流が流れる。即ち、オンしたトランジスタ３６は、＋極性の第１セグメント電圧ＶS1にある奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1から電荷をディスチャージし、その電荷を−極性の第２セグメント電圧ＶS2にある偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mにチャージする。
【００７７】
即ち、トランジスタ３６は、ノードＮ１，Ｎ２の電圧、即ち、第１，第２Ｄ／Ａ変換器１２，１３の出力端子における電圧に基づいて、両ノードＮ１，Ｎ２の電圧がほぼ同電圧となるまでオンする。これにより、オンしたトランジスタ３６は、両出力端子Ｐ２，Ｐ４，・・・，Ｐ2m，Ｐ１，Ｐ３，・・・，Ｐ2m-1に接続されたデータ線の電圧をコモン電圧付近までチャージ／ディスチャージする。従って、第１，第２Ｄ／Ａ変換器１２，１３は、コモン電圧から所望の電圧までチャージ／ディスチャージすれば良く、その分消費電力が少なくなる。
【００７８】
その後、トランジスタ３６のゲート電圧は、第２Ｄ／Ａ変換器１３から出力される第２セグメント電圧ＶS2によりドレイン電圧より低くなる。これにより、トランジスタ３６はオフし、ノードＮ１からノードＮ２に向かって流れる電流を阻止する。
【００７９】
更に、次の水平走査期間において、第１，第２極性切替スイッチ１６，１７が切り換えられると、トランジスタ３６のゲートには、偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mから＋極性のセグメント電圧がゲート電圧として供給される。これにより、上記と同様に、トランジスタ３６は、自動的にオンし、偶数出力端子Ｐ２，Ｐ４，・・・，Ｐ2mから電荷をディスチャージし、その電荷を奇数出力端子Ｐ１，Ｐ３，・・・，Ｐ2m-1にチャージする。
【００８０】
このようにして、トランジスタ３６は、ゲート電圧、即ちノードＮ２の電圧に基づいて自動的にオンオフする。これにより、図１３に示す従来例のようにスイッチ２５をオンオフするための制御信号を生成する信号生成回路を設ける必要がなく、回路規模の増大を抑えることができる。
【００８１】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）第１，第２Ｄ／Ａ変換器１２，１３の出力端子の間に、スイッチ素子としてのＭＯＳトランジスタ３６を接続する。トランジスタ３６のゲートは、同トランジスタ３６のソースに接続されている。即ち、トランジスタ３６は、ダイオード接続されている。トランジスタ３６は、ノードＮ１，Ｎ２の電圧、即ち、第１，第２Ｄ／Ａ変換器１２，１３の出力端子における電圧に基づいて、両ノードＮ１，Ｎ２の電圧がほぼ同電圧となるまでオンする。これにより、オンしたトランジスタ３６は、両出力端子Ｐ２，Ｐ４，・・・，Ｐ2m，Ｐ１，Ｐ３，・・・，Ｐ2m-1に接続されたデータ線の電圧をコモン電圧付近までチャージ／ディスチャージする。その結果、第１，第２Ｄ／Ａ変換器１２，１３は、コモン電圧から所望の電圧までチャージ／ディスチャージすれば良く、その分消費電力を少なくすることができる。
【００８２】
（２）トランジスタ３６は、第２Ｄ／Ａ変換器１３の出力端子における電圧によりオンオフするため、図１３の従来例に比べて余分な回路を必要としない。その結果、データドライバ３１の回路規模の増加を抑えることができる。
【００８３】
尚、本発明は前記実施の形態の他、以下の態様で実施してもよい。
○上記実施形態では、スイッチ素子としてダイオード接続したトランジスタ３５を第１，第２Ｄ／Ａ変換器１２，１３の出力端子間に接続するようにしたが、スイッチ素子としてダイオードを接続して実施しても良い。
【００８４】
○上記実施形態では、ＭＯＳトランジスタ３５に代えてＰチャネルＭＯＳトランジスタを第１，第２Ｄ／Ａ変換器１２，１３の出力端子間に接続して実施しても良い。この場合、ＰチャネルＭＯＳトランジスタのゲートを第１Ｄ／Ａ変換器１２の出力端子（ノードＮ１）に接続する。このように接続されたＰチャネルＭＯＳトランジスタは、ゲート電圧（ノードＮ１の電圧）に基づいてオン／オフする。従って、このＰチャネルＭＯＳトランジスタは、上記実施形態のトランジスタ３５と同様に動作し、両出力端子Ｐ２，Ｐ４，・・・，Ｐ2m，Ｐ１，Ｐ３，・・・，Ｐ2m-1に接続されたデータ線の電圧をコモン電圧付近までチャージ／ディスチャージする。その結果、第１，第２Ｄ／Ａ変換器１２，１３は、コモン電圧から所望の電圧までチャージ／ディスチャージすれば良く、その分消費電力を少なくすることができる。
【００８５】
○上記実施形態におけるデータドライバ３４の構成を適宜変更してもよい。例えば、第１，第２Ｄ／Ａ変換器１２，１３の出力端子間に整流素子としてのダイオード接続したＭＯＳトランジスタ３６を挿入接続したが、そのトランジスタ３６に他の素子を接続した構成としても良い。例えば、図３に示すデータドライバ４１に具体化して実施しても良い。
【００８６】
このデータドライバ４１は、トランジスタ３６とノードＮ２（第２Ｄ／Ａ変換器１３の出力端子）との間に接続されたＮチャネルＭＯＳトランジスタよりなる第２ＭＯＳトランジスタ４２を含む。第２ＭＯＳトランジスタ４２のゲートには、予め定めた一定の電圧Ｖr1がゲート電圧として供給される。このように構成すると、第２トランジスタ４２は、ノードＮ２の電圧が一定電圧Ｖr1にまで低下するとオフする。従って、この第２トランジスタ４２のゲート電圧を調整することにより、ノードＮ２の電圧をほぼ一定電圧Ｖr1までディスチャージする。
【００８７】
この一定電圧Ｖr1は、任意の電圧、例えば第１Ｄ／Ａ変換器１２から出力される＋極性の第１セグメント電圧ＶS1の最低電圧に設定される。この最低電圧は、図４に示すように、コモン電圧Ｖcom よりも高い電圧である。
【００８８】
これにより、第１Ｄ／Ａ変換器１２は、その一定電圧Ｖr1とコモン電圧Ｖcom の差の電圧ぶんだけ上記実施形態に比べてチャージする量が少なくなる。これにより、所望のセグメント電圧までチャージする時間を短くし、消費電力を低減することができる。
【００８９】
しかも、第１，第２トランジスタ３６，４２は、第２Ｄ／Ａ変換器１３の出力端子（ノードＮ２）の電圧をほぼ第２セグメント電圧ＶS2の最高電圧にする。従って、次の第２階調電圧Ｖb1〜Ｖb64の入力時において、第２Ｄ／Ａ変換器１３は各階調電圧Ｖb1〜Ｖb64に基づいた電位まで出力端子Ｐ２に接続されたデータ線を確実にディスチャージすることができる。
【００９０】
また、図５に示すようにデータドライバ４３を構成してもよい。このデータドライバ４３は、一定電圧Ｖr1が供給される配線４４と、スイッチ素子としての第１，第２ＮチャネルＭＯＳトランジスタ４５，４６を含む。第１トランジスタ４５（第１スイッチ素子）は、ノードＮ１と配線４４の間に接続され、ゲートが配線４４に接続されている。第２トランジスタ４６（第２スイッチ素子）は、配線４４とノードＮ２の間に接続され、ゲートがノードＮ２に接続されている。第１，第２トランジスタ４５，４６は、上記実施形態におけるトランジスタ３６（図２参照）と同様に動作する。即ち、第１トランジスタ４５は、ノードＮ１の電圧がほぼ一定電圧Ｖr1まで上昇するとオフする。
【００９１】
これにより、第１トランジスタ４５は、ノードＮ１の電圧をほぼ一定電圧Ｖr1までチャージする。一方、第２トランジスタ４６は、ノードＮ２の電圧がほぼ一定電圧Ｖr1まで低下するとオフする。これにより、第２トランジスタ４６は、ノードＮ２の電圧をほぼ一定電圧Ｖr1までディスチャージする。従って、第１Ｄ／Ａ変換器１２は、その一定電圧Ｖr1とコモン電圧Ｖcom の差の電圧ぶんだけ上記実施形態に比べてチャージする量が少なくなる。これにより、所望のセグメント電圧までチャージする時間を短くし、上記実施形態に比べて消費電力を低減することができる。
【００９２】
しかも、第１，第２トランジスタ４５，４６がオフした時、第１Ｄ／Ａ変換器１２の出力端子（ノードＮ１）の電圧が＋極性の第１セグメント電圧ＶS1の最低電圧より高くならず、第２Ｄ／Ａ変換器１３の出力端子（ノードＮ２）の電圧が−極性の第２セグメント電圧ＶS2の最高電圧より低くならない。従って、次の第１，第２階調電圧Ｖa1〜Ｖa64，Ｖb1〜Ｖb64の入力時において、第１，第２Ｄ／Ａ変換器１２，１３は各階調電圧Ｖa1〜Ｖa64，Ｖb1〜Ｖb64に基づいた電位まで出力端子Ｐ１，Ｐ２に接続されたデータ線を確実にチャージ／ディスチャージすることができる。
【００９３】
また、図６に示すようにデータドライバ５１を構成してもよい。このデータドライバ５１は、第１，第２Ｄ／Ａ変換器１２，１３の出力端子間、即ち、ノードＮ１，Ｎ２間に、スイッチ素子として直列接続された一対のＮチャネルＭＯＳトランジスタ５２とＰチャネルＭＯＳトランジスタ５３を備えている。トランジスタ５２のゲートには第１電圧Ｖ１が供給され、トランジスタ５３のゲートには第２電圧Ｖ２が供給される。
【００９４】
これにより、トランジスタ５２は、チャージによってノードＮ１の電圧が第１電圧Ｖ１まで上昇するとオフする。トランジスタ５３は、ディスチャージによってノードＮ２の電圧が第２電圧Ｖ２まで低下するとオフする。即ち、ノードＮ１，Ｎ２の電圧が変化することにより早くオフしたトランジスタ５２，５３のゲートに供給される第１，第２電圧Ｖ１，Ｖ２までノードＮ１，Ｎ２をチャージ／ディスチャージする。従って、第１，第２電圧Ｖ１，Ｖ２を適宜設定することにより、任意の電圧までノードＮ１，Ｎ２をチャージ／ディスチャージさせることが可能となる。もちろん、第１，第２電圧Ｖ１，Ｖ２を同じ電圧に設定してもよい。
【００９５】
また、第１電圧Ｖ１を＋極性の第１セグメント電圧ＶS1の最低電圧に設定し、第２電圧Ｖ２を−極性の第２セグメント電圧ＶS2の最高電圧に設定する。そして、第１トランジスタ５２がオフした場合、第１Ｄ／Ａ変換器１２の出力端子（ノードＮ１）は、ほぼ第１電圧Ｖ１、即ち第１セグメント電圧ＶS1の最低電圧までチャージされる。従って、次の第１階調電圧Ｖa1〜Ｖa64の入力時において、第１Ｄ／Ａ変換器１２はノードＮ１に接続されるデータ線を階調電圧Ｖa1〜Ｖa64まで確実にチャージすることができる。
【００９６】
一方、第２トランジスタ５３がオフした場合、第２Ｄ／Ａ変換器１３の出力端子（ノードＮ２）は、ほぼ第２電圧Ｖ２、即ち第２セグメント電圧ＶS2の最高電圧までチャージされる。従って、次の第２階調電圧Ｖb1〜Ｖb64の入力時において、第２Ｄ／Ａ変換器１３はノードＮ２が接続されるデータ線を階調電圧Ｖb1〜Ｖb64まで確実にディスチャージすることができる。
【００９７】
また、図７に示すようにデータドライバ５４を構成してもよい。このデータドライバ５４は、図６と同様に、ノードＮ１，Ｎ２間に直列接続されたトランジスタ５２，５３を備えている。両トランジスタ５２，５３の間のノードＮ３は、一定電圧Ｖr2が供給される配線４４に接続される。そして、トランジスタ５２のゲートには第１電圧Ｖ１が供給され、トランジスタ５３のゲートには第２電圧Ｖ２が供給される。第１電圧Ｖ１は＋極性の第１セグメント電圧ＶS1の最低電圧に設定され、第２電圧Ｖ２は−極性の第２セグメント電圧ＶS2の最高電圧に設定される。一定電圧Ｖr2は第１，第２電圧Ｖ１，Ｖ２の間の所定電圧値に設定される。また、図示しないが、各出力端子Ｐ３〜Ｐ2mに対応した第１，第２Ｄ／Ａ変換器１２，１３の出力端子（ノードＮ１，Ｎ２）間にも、同様に直列接続されたトランジスタ５２，５３がそれぞれ備えられる。前記配線４４は、両トランジスタ５２，５３の間のノードＮ３にそれぞれ接続される。
【００９８】
これにより、トランジスタ５２は、チャージによってノードＮ１の電圧が第１電圧Ｖ１、即ち＋極性の第１セグメント電圧ＶS1の最低電圧まで上昇するとオフする。トランジスタ５３は、ディスチャージによってノードＮ２の電圧が第２電圧Ｖ２、即ち−極性の第２セグメント電圧ＶS2の最高電圧まで低下するとオフする。従って、第１Ｄ／Ａ変換器１２は、その第１電圧Ｖ１とコモン電圧Ｖcom の差の電圧ぶんだけ上記実施形態に比べてチャージする量が少なくなる。これにより、所望のセグメント電圧までチャージする時間を短くし、上記実施形態に比べて消費電力を低減することができる。
【００９９】
しかも、第１，第２トランジスタ５２，５３がオフした時、第１Ｄ／Ａ変換器１２の出力端子（ノードＮ１）の電圧が＋極性の第１セグメント電圧ＶS1の最低電圧より高くならず、第２Ｄ／Ａ変換器１３の出力端子（ノードＮ２）の電圧が−極性の第２セグメント電圧ＶS2の最高電圧より低くならない。従って、次の第１，第２階調電圧Ｖa1〜Ｖa64，Ｖb1〜Ｖb64の入力時において、第１，第２Ｄ／Ａ変換器１２，１３は各階調電圧Ｖa1〜Ｖa64，Ｖb1〜Ｖb64に基づいた電位まで出力端子Ｐ１，Ｐ２に接続されたデータ線を確実にチャージ／ディスチャージすることができる。
【０１００】
更に、各出力端子Ｐ１〜Ｐ2mに対応したノードＮ３に配線４４が接続されている。従って、トランジスタ５２がトランジスタ５３より先にオフした場合、ノードＮ２の電荷は、トランジスタ５３，配線４４と、未だオンしている他のトランジスタ５２を介してノードＮ１に供給される。即ち、ノードＮ２のディスチャージにより余った電荷を配線４４を介して他のノードＮ１のチャージに利用する。尚、トランジスタ５３がトランジスタ５２より先にオフした場合、同様に未だオンしている他のトランジスタ５３が接続されたノードＮ２から配線４４を介して電荷が供給される。これにより、第１Ｄ／Ａ変換器１２は、第１電圧Ｖ１からノードＮ１をチャージすればよく、第２Ｄ／Ａ変換器１３は、第２電圧Ｖ２からディスチャージすればよい。この結果、電荷の供給効率がよくなり、上記実施形態に比べて消費電力を低減することができる。
【０１０１】
更に、図８に示すようにデータドライバ５５を構成しても良い。尚、図８は、スイッチ素子としてダイオードを用いた例を示してあるが、図２，３，５，６，７のように構成したスイッチ素子を用いて実施しても良い。このデータドライバ５５は、カラー表示可能な液晶表示装置に用いられる。即ち、データドライバ５５は、同じ色を表示するための出力端子Ｐ１，Ｐ４間、Ｐ２，Ｐ５間、Ｐ３，Ｐ６間に接続されたスイッチ素子としてのダイオード５６，５７，５８を備えている。これは、近くにある同色の画素セルは、同程度の階調を表示するからである。即ち、画像信号Ｖd1R に基づいて出力端子Ｐ１を介して赤色（Ｒ）の画素に供給される正極性（又は負極性）のセグメント電圧とコモン電圧Ｖcom の電位差と、画像信号Ｖd2R に基づいて出力端子Ｐ４を介して赤色（Ｒ）の画素に供給される負極性（又は正極性）のセグメント電圧とコモン電圧Ｖcom の電位差は、同程度となる場合が多い。従って、このようにスイッチ素子を接続すると、正極性と負極性のセグメント電圧がそれぞれ供給される出力端子Ｐ１，Ｐ２に対するチャージ／ディスチャージの効率を良くすることができる。これにより、消費電力を低減することができる。尚、画像信号Ｖd1G ，Ｖd2G に基づいて出力端子Ｐ２，Ｐ５を介して緑色（Ｇ）の画素に供給されるセグメント電圧、画像信号Ｖd1B ，Ｖd2B に基づいて出力端子Ｐ３，Ｐ６を介して青色（Ｂ）の画素に供給されるセグメント電圧についても同様であり、消費電力を低減することができる。
【０１０２】
○上記各実施形態において、図１３に示すＤ／Ａ変換器２２を用いたデータドライバに具体化して実施してもよい。この場合、図１３のスイッチ２５を制御するための制御信号ＥＲを必要としない分だけ従来のデータドライバ２１に比べて回路規模を小さくすることができる。
【０１０３】
即ち、図９に示すようにデータドライバ６１を構成する。このデータドライバ６１は、奇数出力端子Ｐ１とＤ／Ａ変換器２２の出力端子の間のノードＮ１１と、偶数出力端子Ｐ２とＤ／Ａ変換器２２の出力端子の間のノードＮ１２との間に第１，第２スイッチ回路６２，６３が接続されている。
【０１０４】
第１スイッチ回路６２は、ＮチャネルＭＯＳトランジスタ６４ａ、ＰチャネルＭＯＳトランジスタ６５ａ、ＮチャネルＭＯＳトランジスタ６６ａを含む。第１トランジスタ６４ａは、ノードＮ１１，Ｎ１２間に接続されている。第２トランジスタ６５ａは、第１トランジスタ６４ａのゲートとノードＮ１１間に接続され、ゲートに極性切替信号ＦＲが入力されている。第３トランジスタ６６ａは、第１トランジスタ６４ａのゲートと低電位電源との間に接続され、ゲートに極性切替信号ＦＲが入力される。
【０１０５】
第２スイッチ回路６３は、ＮチャネルＭＯＳトランジスタ６４ｂ、ＰチャネルＭＯＳトランジスタ６５ｂ、ＮチャネルＭＯＳトランジスタ６６ｂを含む。第１トランジスタ６４ｂは、ノードＮ１１，Ｎ１２間に接続されている。第２トランジスタ６５ｂは、第１トランジスタ６４ｂのゲートとノードＮ１１間に接続され、ゲートに極性切替信号ＦＲをインバータ回路６７により反転した反転信号ＶＦＲが入力されている。第３トランジスタ６６ｂは、第１トランジスタ６４ｂのゲートと低電位電源との間に接続され、ゲートに反転信号ＸＦＲが入力される。
【０１０６】
このように構成された第１，第２スイッチ回路６２，６３は、上記実施形態のスイッチ素子としてのトランジスタ３６と同様に動作する。これにより、正極性と負極性のセグメント電圧を交互に出力するＤ／Ａ変換器２２を備えたデータドライバ７１においても、上記実施形態と同様に消費電力を低減することができる。更に、このデータドライバ７１は、制御信号ＥＲ（図１３参照）を生成するための回路を必要としないので、その分回路規模の増大を抑えることができる。
【０１０７】
更に、上記の第１，第２スイッチ回路６２，６３は、図１０に示すように、ノードＮ１１，Ｎ１２と一定電圧Ｖr1を供給する配線４４を含むデータドライバ７１に用いても良い。
【０１０８】
更に、図１１に示すようにデータドライバ８１を構成しても良い。このデータドライバ８１は、ノードＮ１１，Ｎ１２間に第１，第２スイッチ回路８２，８３が接続されている。第１スイッチ回路８２は、ＮチャネルＭＯＳトランジスタ８４、８５を含む。第１トランジスタ８４は、ノードＮ１１，Ｎ１２間に接続されている。第２トランジスタ８５は、第１トランジスタ８４のゲートとノードＮ１１間に接続され、ゲートに極性切替信号ＦＲが入力される。
【０１０９】
第２スイッチ回路８３は、ＮチャネルＭＯＳトランジスタ８４，８６を含む。即ち、第１トランジスタ８４は、第１，第２スイッチ回路８２，８３において共通である。第３トランジスタ８６は、第１トランジスタ８４のゲートとノードＮ１２間に接続され、ゲートにインバータ回路６７により極性切替信号ＦＲを反転した反転信号ＸＦＲが入力される。
【０１１０】
このように構成された第１，第２スイッチ回路８２，８３は、上記実施形態のスイッチ素子としてのトランジスタ３６と同様に動作する。これにより、正極性と負極性のセグメント電圧を交互に出力するＤ／Ａ変換器２２を備えたデータドライバ７１においても、上記実施形態と同様に消費電力を低減することができる。更に、第１トランジスタ８４を第１，第２スイッチ回路８２，８３において共用することにより、図９のデータドライバ６１に比べて素子数が少なくなり、回路規模の増大を抑えることができる。
【０１１１】
○上記各実施形態において、データドライバ３４，４１，４３，５１，５５，６１，７１，８１を液晶パネル３２に一体形成した、所謂ドライバ一体型の液晶表示パネルに具体化して実施しても良い。
【０１１２】
【発明の効果】
以上詳述したように、請求項１乃至１４に記載の発明によれば、消費電力を低減することが可能な液晶パネルの駆動回路及び液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】  液晶表示パネルのブロック回路図。
【図２】  データドライバのブロック回路図。
【図３】  別のデータドライバの一部ブロック回路図。
【図４】  画像信号の波形図。
【図５】  別のデータドライバの一部ブロック回路図。
【図６】  別のデータドライバの一部ブロック回路図。
【図７】  別のデータドライバの一部ブロック回路図。
【図８】  別のデータドライバの一部ブロック回路図。
【図９】  別のデータドライバの一部ブロック回路図。
【図１０】  別のデータドライバの一部ブロック回路図。
【図１１】  別のデータドライバの一部ブロック回路図。
【図１２】  従来のデータドライバの一部ブロック回路図。
【図１３】  従来のデータドライバの一部ブロック回路図。
【符号の説明】
１２  第１Ｄ／Ａ変換器
１３  第２Ｄ／Ａ変換器
１６  第１極性切替スイッチ
１７  第２極性切替スイッチ
３６  スイッチ素子としてのＭＯＳトランジスタ
Ｖd1〜Ｖd2m   画像信号
ＶS1  正極性電圧としての第１セグメント電圧
ＶS2  負極性電圧としての第２セグメント電圧
Ｖcom   コモン電圧
【図１】
0004456190.tif 000002
【図２】
0004456190.tif 000003
【図３】
0004456190.tif 000004
【図４】
0004456190.tif 000005
【図５】
0004456190.tif 000006
【図６】
0004456190.tif 000007
【図７】
0004456190.tif 000008
【図８】
0004456190.tif 000009
【図９】
0004456190.tif 000010
【図１０】
0004456190.tif 000011
【図１１】
0004456190.tif 000012
【図１２】
0004456190.tif 000013
【図１３】
0004456190.tif 000014