(57)【特許請求の範囲】
【請求項１】
干渉計を走査して測定光の干渉光を測定し、この測定結果を演算制御回路でフーリエ変換することにより測定光のスペクトルを求めるフーリエ分光器において、
白色干渉光及びレーザ干渉光を出力する干渉計と、
試料を透過した前記白色干渉光を検出する第１の光検出器と、
前記白色干渉光を直接検出する第２の光検出器と、
前記レーザ干渉光が入射され前記干渉計の構成要素である移動鏡の位置情報信号を出力する第３の光検出器と、
前記第１、第２、第３の光検出器の出力がそれぞれ入力される第１、第２、第３のハイパスフィルタ回路と、
前記第１及び第２のハイパスフィルタ回路の各々の出力信号及び前記位置情報信号を一定時間遅延させる第１、第２及び第３のフィルタ回路と、
この第３のフィルタ回路の出力のゼロクロスのタイミングでトリガ信号を出力するゼロクロス検出回路と、
このゼロクロス検出回路のトリガ信号が供給されて前記第１及び第２のフィルタ回路の出力をディジタル信号に変換する第１及び第２のＡ／Ｄ変換器と、
この第１及び第２のＡ／Ｄ変換器の出力を順次取り込んで得られた測定光及び参照光の前記インターフェログラムをフーリエ変換して吸収スペクトルを求める制御回路と、
前記第１及び第２のＡ／Ｄ変換器よりも前段に設けられ、前記第１の光検出器と前記第１のハイパスフィルタ回路と前記第１のフィルタ回路からなる測定系と、前記第２の光検出器と前記第２のハイパスフィルタ回路と前記第２のフィルタ回路からなる参照系と、前記第３の光検出器と前記第３のハイパスフィルタ回路と前記第３のフィルタ回路と前記ゼロクロス検出回路からなるトリガ信号系の各系毎の遅延量が互いに等しくなるように、前記測定系、前記参照系及び前記トリガ信号系の遅延量をそれぞれ調整する第１、第２及び第３の遅延調整回路と
を備えたことを特徴とするフーリエ分光器。
【請求項２】
前記第１〜第３の遅延調整回路が、
１次位相回路であることを特徴とする請求項１記載のフーリエ分光器。
【請求項３】
前記第１〜第３の遅延調整回路が、
振幅特性が１で遅延特性が平坦な２次位相回路であることを特徴とする請求項１記載のフーリエ分光器。
【請求項４】
前記第１〜第３の遅延調整回路が、
ゲイン特性と共に位相特性が変化するフィルタ回路であることを特徴とする請求項１記載のフーリエ分光器。
【請求項５】
前記第１〜第３の遅延調整回路が、
波長依存の遅延を相殺することを特徴とする請求項１記載のフーリエ分光器。
【請求項６】
前記第１〜第３の遅延調整回路が、
演算増幅器と、
一端が接地された容量と、
入力信号が一端に印加され他端が前記演算増幅器の非反転入力端子及び前記容量の他端に接続される第１の抵抗と、
入力信号が一端に印加され他端が前記演算増幅器の反転入力端子に接続される前記第２の抵抗と、
一端が前記演算増幅器の反転入力端子に接続され他端が前記演算増幅器の出力端子に接続される第３の抵抗とから構成されることを特徴とする請求項１記載のフーリエ分光器。
【請求項７】
前記演算制御回路が、
前記光検出器の感度切り換えに伴い前記遅延調整回路の遅延量を切り換えることを特徴とする請求項１記載のフーリエ分光器。
【請求項８】
前記第１〜第３の遅延調整回路が、
演算増幅器と、
一端が接地された複数の容量と、
この複数の容量の他端にそれぞれ一端が接続された複数のスイッチ回路と、
入力信号が一端に印加され他端が前記演算増幅器の非反転入力端子及び前記複数のスイッチ回路のそれぞれの他端に接続される第１の抵抗と、
入力信号が一端に印加され他端が前記演算増幅器の反転入力端子に接続される前記第２の抵抗と、
一端が前記演算増幅器の反転入力端子に接続され他端が前記演算増幅器の出力端子に接続される第３の抵抗とから構成されることを特徴とする請求項７記載のフーリエ分光器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フーリエ分光器に関し、特に吸収スペクトルの移動鏡の速度変動に起因する周波数シフトを改善することが可能な分光分析計に関する。
【０００２】
【従来の技術】
従来のフーリエ分光器は、干渉計を走査して測定光の干渉光を測定し、この測定結果をコンピュータ等の演算制御手段でフーリエ変換することにより測定光のスペクトルを求める。同時に、ＨｅＮｅレーザ等の出力光を干渉計に入射して得られた干渉光から移動鏡の位置情報信号を得てトリガ信号として用いる。
【０００３】
ここで、従来のフーリエ分光では、干渉計の構成要素である移動鏡の移動速度が変動すると得られるインターフェログラム及びトリガ信号との間で位相差が生じる。
【０００４】
すなわち、インターフェログラムはフィルタ回路により前記速度変動の影響により遅延が生じるが、トリガ信号は前記速度変動に即座に応答するので、サンプリングされたインターフェログラムに影響が出て、吸収スペクトルに周波数シフトが生じてしまうと言った問題点があった。
【０００５】
このような問題点を解決するため本願出願人の出願に係る「特願平８−２０５８５４（特開平１０−０４８０４６）」がある。前記出願ではトリガ信号側にも干渉光検出側と同様にフィルタ回路を挿入することにより遅延の影響を相殺している。
【０００６】
ここで、図７はこのような従来のフーリエ分光器の一例を示す構成ブロック図である。図７において１は干渉計、２はビームスプリッタ等の光分岐手段、３は測定セル、４ａ及び４ｂは白色干渉光を検出する光検出器、５ａ、５ｂ及び１１は直流成分を除去するハイパスフィルタ回路、６ａ、６ｂ及び１２は帯域制限用のフィルタ回路、７ａ及び７ｂはＡ／Ｄ変換器、８ａ及び８ｂは記憶回路、９は演算制御回路、１０はレーザ干渉光を検出する光検出器、１３はゼロクロス検出回路である。
【０００７】
また、１００は干渉計１からの出力光である白色干渉光、１０１は測定光、１０２は参照光。１０３は測定セル３を透過した透過光、１０４はレーザ干渉光、１０５はトリガ信号である。
【０００８】
干渉計１からの出力光である白色干渉光１００は光分岐手段２に入射され、光分岐手段２を透過した白色干渉光１００は測定光１０１として測定セル３に入射される。光分岐手段２で反射された白色干渉光１００は参照光１０２として光検出器４ｂに入射される。
【０００９】
また、測定セル３を透過した測定光１０１は透過光１０３として光検出器４ａに入射され、干渉計１からのレーザ干渉光は光検出器１０に入射される。
【００１０】
ちなみに、白色干渉光１００等の各光は特に図示していない光ファイバ等の光伝播部材を介して伝播するものとする。
【００１１】
光検出器４ａの出力はハイパスフィルタ回路５ａ及び帯域制限用のフィルタ回路６ａを順次介してＡ／Ｄ変換器７ａに入力される。同様に、光検出器４ｂの出力はハイパスフィルタ回路５ｂ及び帯域制限用のフィルタ回路６ｂを順次介してＡ／Ｄ変換器７ｂに入力される。
【００１２】
一方、光検出器１０の出力である位置情報信号はハイパスフィルタ回路１１及び帯域制限用のフィルタ回路１２を順次介してゼロクロス検出回路１３に入力され、ゼロクロス検出回路１３の出力であるトリガ信号１０５がＡ／Ｄ変換器７ａ及び７ｂのトリガ入力端子にそれぞれ入力される。
【００１３】
ここで、図７に示す従来例の動作を説明する。フィルタ回路６ａ，６ｂ及び１２はベッセル型フィルタであり、全て同一のカットオフ周波数が設定されている。
【００１４】
ベッセル型フィルタは通過域において周波数に対して位相が直線的に変化するもので、言い換えると、通過域において遅延特性がほぼ一定になるものである。
【００１５】
測定用及び参照用の干渉光の検出信号である光検出器４ａ及び４ｂの出力信号はフィルタ回路６ａ及び６ｂで一定時間遅延されてＡ／Ｄ変換器７ａ及び７ｂにそれぞれ入力される。
【００１６】
一方、干渉計１内の移動鏡の位置情報信号である光検出器１０の出力信号もまたフィルタ回路１２で前記遅延時間と同じだけ遅延を受けて、ゼロクロス検出回路１３に入力されトリガ信号１０５としてＡ／Ｄ変換器７ａ及び７ｂのクロック端子に供給される。
【００１７】
このため、前記各出力信号はベッセル型のフィルタ回路６ａ，６ｂ及び１２において同一時間だけ遅延を受けているため、従来例のような位相差が生じない。
【００１８】
この結果、干渉光検出信号とトリガ信号とをベッセル型フィルタ回路により同一時間遅延させることにより、吸収スペクトルの移動鏡の速度変動に起因する周波数シフトを改善することが可能になる。
【００１９】
【発明が解決しようとする課題】
しかし、図７に示す従来例ではトリガ信号側にフィルタ回路１２を設けることによりＡ／Ｄ変換の帯域を制限するフィルタ回路６ａ及び６ｂに起因する干渉光検出信号とトリガ信号との間の遅延は相殺されるものの、光検出器４ａ及び４ｂ、ハイパスフィルタ回路５ａ及び５ｂ、ゼロクロス検出回路１３に起因する遅延を相殺することができないと言った問題点があった。
従って本発明が解決しようとする課題は、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延を相殺することが可能なフーリエ分光器を実現することにある。
【００２１】
請求項１記載の発明は、
干渉計を走査して測定光の干渉光を測定し、この測定結果を演算制御回路でフーリエ変換することにより測定光のスペクトルを求めるフーリエ分光器において、
白色干渉光及びレーザ干渉光を出力する干渉計と、
試料を透過した前記白色干渉光を検出する第１の光検出器と、
前記白色干渉光を直接検出する第２の光検出器と、
前記レーザ干渉光が入射され前記干渉計の構成要素である移動鏡の位置情報信号を出力する第３の光検出器と、
前記第１、第２、第３の光検出器の出力がそれぞれ入力される第１、第２、第３のハイパスフィルタ回路と、
前記第１及び第２のハイパスフィルタ回路の各々の出力信号及び前記位置情報信号を一定時間遅延させる第１、第２及び第３のフィルタ回路と、
この第３のフィルタ回路の出力のゼロクロスのタイミングでトリガ信号を出力するゼロクロス検出回路と、
このゼロクロス検出回路のトリガ信号が供給されて前記第１及び第２のフィルタ回路の出力をディジタル信号に変換する第１及び第２のＡ／Ｄ変換器と、
この第１及び第２のＡ／Ｄ変換器の出力を順次取り込んで得られた測定光及び参照光の前記インターフェログラムをフーリエ変換して吸収スペクトルを求める制御回路と、
前記第１及び第２のＡ／Ｄ変換器よりも前段に設けられ、前記第１の光検出器と前記第１のハイパスフィルタ回路と前記第１のフィルタ回路からなる測定系と、前記第２の光検出器と前記第２のハイパスフィルタ回路と前記第２のフィルタ回路からなる参照系と、前記第３の光検出器と前記第３のハイパスフィルタ回路と前記第３のフィルタ回路と前記ゼロクロス検出回路からなるトリガ信号系の各系毎の遅延量が互いに等しくなるように、前記測定系、前記参照系及び前記トリガ信号系の遅延量をそれぞれ調整する第１、第２及び第３の遅延調整回路とを備えたことにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００２２】
請求項２記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記第１〜第３の遅延調整回路が、１次位相回路であることにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００２３】
請求項３記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記第１〜第３の遅延調整回路が、振幅特性が１で遅延特性が平坦な２次位相回路であることにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００２４】
請求項４記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記第１〜第３の遅延調整回路が、ゲイン特性と共に位相特性が変化するフィルタ回路であることにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００２５】
請求項５記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記第１〜第３の遅延調整回路が、波長依存の遅延を相殺することにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００２６】
請求項６記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記第１〜第３の遅延調整回路が、演算増幅器と、一端が接地された容量と、入力信号が一端に印加され他端が前記演算増幅器の非反転入力端子及び前記容量の他端に接続される第１の抵抗と、入力信号が一端に印加され他端が前記演算増幅器の反転入力端子に接続される前記第２の抵抗と、一端が前記演算増幅器の反転入力端子に接続され他端が前記演算増幅器の出力端子に接続される第３の抵抗とから構成されることにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００２７】
請求項７記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記演算制御回路が、前記光検出器の感度切り換えに伴い前記遅延調整回路の遅延量を切り換えることにより、光検出器の感度を切り換えても遅延量が相殺できる。
【００２８】
請求項８記載の発明は、
請求項７記載の発明であるフーリエ分光器において、
前記第１〜第３の遅延調整回路が、演算増幅器と、一端が接地された複数の容量と、この複数の容量の他端にそれぞれ一端が接続された複数のスイッチ回路と、入力信号が一端に印加され他端が前記演算増幅器の非反転入力端子及び前記複数のスイッチ回路のそれぞれの他端に接続される第１の抵抗と、入力信号が一端に印加され他端が前記演算増幅器の反転入力端子に接続される前記第２の抵抗と、一端が前記演算増幅器の反転入力端子に接続され他端が前記演算増幅器の出力端子に接続される第３の抵抗とから構成されることにより、光検出器の感度を切り換えても遅延量が相殺できる。
【００２９】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。図１において１〜１３，１００〜１０４は図７に示す従来例と同一符号を付してあり、１４ａ、１４ｂ及び１５は遅延調整回路、１０６はトリガ信号である。
【００３０】
接続関係に関しても図７に示す従来例とほぼ同一であり、異なる点はハイパスフィルタ回路５ａとフィルタ回路６ａとの間に遅延調整回路１４ａが設けられ、ハイパスフィルタ回路５ｂとフィルタ回路６ｂとの間に遅延調整回路１４ｂが設けられ、ハイパスフィルタ回路１１とフィルタ回路１２との間に遅延調整回路１５が設けられた点である。
【００３１】
ここで、図１に示す実施例の動作を図２及び図３を用いて説明する。図２は遅延調整回路１４ａ等の具体例を示す回路図、図３は測定対象の吸光度及び遅延がある場合と遅延がない場合との吸光度差を示す特性曲線図である。
【００３２】
遅延調整回路１４ａ，１４ｂ及び１５は測定系、参照系及びトリガ信号系のうち一番遅延の大きな信号の遅延に等しくなるように遅延を調整する。
【００３３】
例えば、測定系の遅延を”ｔ１”、参照系の遅延を”ｔ２”、トリガ信号系の遅延を”ｔ３”とし、遅延”ｔ１”が最も大きいとした場合、遅延調整回路１４ａは遅延量を”０”とし、遅延調整回路１４ｂは遅延量を”ｔ１−ｔ２”とし、遅延調整回路１５は遅延量を”ｔ１−ｔ３”とすることにり、全ての系の遅延量を”ｔ１”に調整する。
【００３４】
また、遅延調整回路の具体的な一例としては図２に示すような１次位相回路がある。図２において１６は演算増幅器、１７，１９及び２０は抵抗、１８は容量、１０７は入力信号、１０８は出力信号である。
【００３５】
入力信号１０７は抵抗１７及び１９の一端に入力され、抵抗１７の他端は演算増幅器１６の非反転入力端子及び容量１８の一端にそれぞれ接続され、容量１８の他端は接地される。
【００３６】
抵抗１９の他端は演算増幅器１６の反転入力端子及び抵抗２０の一端にそれぞれ接続され、抵抗２０の他端は演算増幅器１６の出力端子に接続され出力信号１０８を出力する。
【００３７】
図２に示す遅延調整回路では抵抗１７，１９及び２０の抵抗値をそれぞれ”Ｒ１”，”Ｒ２”及び”Ｒ２”、容量１８の値を”Ｃ１”、入力信号１０７及び出力信号１０８を”Ｖin”及び”Ｖout” とした場合に入出力特性は、
Ｖout／Ｖin＝(Ｓ−１／(Ｒ１・Ｃ１))／(Ｓ＋１／(Ｒ１・Ｃ１))  （１）
となる。但し、”Ｓ（＝ｊω）”は複素周波数である。
【００３８】
また、式（１）の利得”Gain”と遅延”Delay”とは、
Gain＝１      （２）
Delay＝(１／ω)tan-1{(２ω・Ｒ１・Ｃ１)／(ω2・Ｒ１2・Ｃ１2−１)}
≒−２・Ｒ１・Ｃ１      （３）
となる。但し、”ω”は角周波数である。
【００３９】
式（２）及び式（３）から”Ｒ１”若しくは”Ｃ１”の値を調整することにより、振幅を変えることなく遅延量の調整が可能であることを示している。遅延量は”ω2・Ｒ１2・Ｃ１2≪１”が成立する範囲において一定となる。
【００４０】
また、図３に示す特性曲線図では図３中”ＰＦ０１”に示す測定対象の吸光度に対して、移動鏡の移動速度が正弦波状に”±５％”変動し、トリガ信号系を基準として測定系が”−２００ｎｓｅｃ”、参照系が”−１００ｎｓｅｃ”の遅延量を生じている場合、図３中”ＰＦ０２”に示すように遅延がない場合と比べて”０．１ｍａｂｓ”程度の吸光度差が生じている。
【００４１】
言い換えれば、遅延調整回路が各系毎の遅延量が互いに等しくなるように遅延量を調整すれば、”０．１ｍａｂｓ”程度の誤差を相殺することが可能になり外乱に強いフーリエ分光器を実現できることになる。
【００４２】
この結果、遅延調整回路が各系毎の遅延量が互いに等しくなるように遅延量を調整することにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００４３】
また、図１に示す実施例では光検出器の感度の切り換えを考慮していなかったが、光検出器の感度切り換えに伴い遅延量を調整しても構わない。この場合には、測定セル３での吸収が大きく透過光１０３の光量が小さい場合に光検出器４ａの感度を切り換えても遅延量が相殺できる。
【００４４】
例えば、図４はこのような光検出器の感度の切り換えを考慮したフーリエ分光器の一実施例を示す構成ブロック図である。図４において１〜１５，１００〜１０４及び１０６は図１と同一符号を付してあり、１０９ａ，１０９ｂ，１１０ａ及び１１０ｂは制御信号である。
【００４５】
また、接続関係に関しては図１とほぼ同一であり異なる点は、演算制御回路９から出力された制御信号１０９ａ及び１０９ｂが光検出器４ａ及び遅延調整回路１４ａに接続され、制御信号１１０ａ及び１１０ｂが光検出器４ｂ及び遅延調整回路１４ｂに接続される点である。
【００４６】
ここで、図４に示す実施例の動作を図５及び図６を用いて説明する。図５は光検出器４ａの具体例を示す構成回路図、図６は遅延調整回路１４ａの具体例を示す構成回路図である。
【００４７】
演算制御回路９は制御信号１０９ａ及び１０９ｂにより、光検出器４ａの感度を切り換えると同時に遅延調整回路９ａの遅延量を切り換えられた光検出器４ａの感度に適した値に調整する。
【００４８】
同様に、演算制御回路９は制御信号１１０ａ及び１１０ｂにより、光検出器４ｂの感度を切り換えると同時に遅延調整回路９ｂの遅延量を切り換えられた光検出器４ｂの感度に適した値に調整する。
【００４９】
感度切り換え可能な光検出器４ａとしては、例えば、図５に示すような回路がある。図５において１０９ａ及び１０９ｂは図４と同一符号を付してあり、２１はフォトダイオード等の受光素子、２２は演算増幅器、２３ａ及び２３ｂは容量、２４ａ及び２４ｂは抵抗、２５ａ及び２５ｂはスイッチ回路である。
【００５０】
受光素子２１のカソードは正電圧源に接続され、受光素子２１のアノードは演算増幅器２２の非反転入力端子、容量２３ａ及び２３ｂの一端、抵抗２４ａ及び２４ｂの一端にそれぞれ接続される。また、演算増幅器２２の反転入力端子は接地される。
【００５１】
容量２３ａの他端は抵抗２４ａの他端及びスイッチ回路２５ａの一端に接続され、容量２３ｂの他端は抵抗２４ｂの他端及びスイッチ回路２５ｂの一端に接続される。
【００５２】
最後に、スイッチ回路２５ａ及び２５ｂの他端は演算増幅器２２の出力端子に接続され、スイッチ回路２５ａ及び２５ｂの制御入力端子には制御信号１０９ａ及び１０９ｂがそれぞれ接続される。
【００５３】
一方、遅延量の切り換え可能な遅延調整回路１４ａとしては、例えば、図６に示すような回路がある。図６において１０９ａ及び１０９ｂは図４と同一符号を付してあり、２６は演算増幅器、２７，２８及び２９は抵抗、３０ａ及び３０ｂは容量、３１ａ及び３１ｂはスイッチ回路である。
【００５４】
入力信号（図示せず。）は抵抗２７及び２９の一端に入力され、抵抗２７の他端は演算増幅器２６の反転入力端子及び抵抗２８の一端にそれぞれ接続され、抵抗２８の他端は演算増幅器２６の出力端子に接続される。
【００５５】
抵抗２９の他端は演算増幅器２６の非反転入力端子、スイッチ回路３１ａ及び３１ｂの一端にそれぞれ接続され、スイッチ回路３１ａの他端は容量３０ａの一端に接続され、スイッチ回路３１ｂの他端は容量３０ｂの一端に接続される。
【００５６】
また、容量３０ａ及び３０ｂの他端は接地され、スイッチ回路３１ａ及び３１ｂの制御入力端子には制御信号１０９ａ及び１０９ｂがそれぞれ接続される。
【００５７】
例えば、図５において制御信号１０９ａ及び１０９ｂにより、スイッチ回路２５ａが”ＯＮ”、スイッチ回路２５ｂが”ＯＦＦ”になるように制御された場合には、帰還抵抗である抵抗２４ａの抵抗値により光検出器４ａの感度が決定される。
【００５８】
また、例えば、図５において制御信号１０９ａ及び１０９ｂにより、スイッチ回路２５ａが”ＯＦＦ”、スイッチ回路２５ｂが”ＯＮ”になるように制御された場合には、帰還抵抗である抵抗２４ｂの抵抗値により光検出器４ａの感度が決定される。
【００５９】
すなわち、制御信号１０９ａ及び１０９ｂによりスイッチ回路２５ａ及び２５ｂの”ＯＮ／ＯＦＦ”を制御することにより、光検出器４ａの感度を切り換えることができる。
【００６０】
一方、例えば、図６において制御信号１０９ａ及び１０９ｂにより、スイッチ回路３０ａが”ＯＮ”、スイッチ回路３０ｂが”ＯＦＦ”になるように制御された場合には、容量３０ａの値により遅延調整回路１４ａの遅延量が決定される。
【００６１】
また、例えば、図６において制御信号１０９ａ及び１０９ｂにより、スイッチ回路３０ａが”ＯＦＦ”、スイッチ回路３０ｂが”ＯＮ”になるように制御された場合には、容量３０ｂの値により遅延調整回路１４ａの遅延量が決定される。
【００６２】
すなわち、制御信号１０９ａ及び１０９ｂによりスイッチ回路３０ａ及び３０ｂの”ＯＮ／ＯＦＦ”を制御することにより、光検出器４ａの感度を切り換えに連動して遅延調整回路１４ａの遅延量を調整することができる。
【００６３】
なお、図１に示す実施例ではハイパスフィルタ回路と帯域制限用のフィルタ回路との間に遅延調整回路を設けているが、Ａ／Ｄ変換器よりも前段であればどこであっても構わない。
【００６４】
また、図１に示す実施例では干渉計１からレーザ干渉光を取り出し受光し位置情報信号に変換しているが、干渉計１から直接位置情報信号を取り出しても構わない。
【００６５】
また、図１に示す実施例では参照光を用いたダブルビーム方式のフーリエ分光器を例示しているが。勿論、参照光を用いないシングルビーム方式のフーリエ分光器に適用しても構わない。この場合には、測定系とトリガ信号系との間で遅延の調整を行うことにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延を相殺することが可能になる。
【００６６】
また、シングルビーム方式のフーリエ分光器において光検出器の感度切り換えに伴い遅延量を調整しても構わない。
【００６７】
また、遅延調整回路としては図２に例示したような１次位相回路の他に、振幅特性が”１”で遅延特性が平坦である２次位相回路や、ゲイン特性と共に位相特性が変化するフィルタ回路を用いることが可能である。
【００６８】
また、光学系の波長に依存した遅延が存在する場合には、遅延調整回路によって波長依存の遅延を相殺しても構わない。
【００６９】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項６の発明によれば、遅延調整回路が各系毎の遅延量が互いに等しくなるように遅延量を調整することにより、Ａ／Ｄ変換の帯域を制限するフィルタ回路以外の素子に起因する遅延も相殺することが可能になる。
【００７０】
また、請求項７及び請求項８の発明によれば、光検出器の感度切り換えに伴い遅延量を調整することにより光検出器の感度を切り換えても遅延量が相殺できる。
【図面の簡単な説明】
【図１】本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。
【図２】遅延調整回路の具体例を示す回路図である。
【図３】測定対象の吸光度及び遅延がある場合と遅延がない場合との吸光度差を示す特性曲線図である。
【図４】光検出器の感度の切り換えを考慮したフーリエ分光器の一実施例を示す構成ブロック図である。
【図５】光検出器の具体例を示す構成回路図である。
【図６】遅延調整回路の具体例を示す構成回路図である。
【図７】従来のフーリエ分光器の一例を示す構成ブロック図である。
【符号の説明】
１  干渉計
２  光分岐手段
３  測定セル
４ａ，４ｂ，１０  光検出器
５ａ，５ｂ，１１  ハイパスフィルタ回路
６ａ，６ｂ，１２  フィルタ回路
７ａ，７ｂ  Ａ／Ｄ変換器
８ａ，８ｂ  記憶回路
９  演算制御回路
１３  ゼロクロス検出回路
１４ａ，１４ｂ，１５  遅延調整回路
１６，２２，２６  演算増幅器
１７，１９，２０，２４ａ，２４ｂ，２７，２８，２９  抵抗
１８，２３ａ，２３ｂ，３０ａ，３０ｂ  容量
２１  受光素子
２５ａ，２５ｂ，３１ａ，３１ｂ  スイッチ回路
１００  白色干渉光
１０１  測定光
１０２  参照光
１０３  透過光
１０４  レーザ干渉光
１０５，１０６  トリガ信号
１０７  入力信号
１０８  出力信号
１０９ａ，１０９ｂ，１１０ａ，１１０ｂ  制御信号
【図１】
0004581183.tif 000002
【図２】
0004581183.tif 000003
【図３】
0004581183.tif 000004
【図４】
0004581183.tif 000005
【図５】
0004581183.tif 000006
【図６】
0004581183.tif 000007
【図７】
0004581183.tif 000008