(57)【特許請求の範囲】
【請求項１】
デジタル・ストレージ・オシロスコープ用の取込み装置であって、
被試験信号を受ける入力端子と、
該入力端子に結合され上記被試験信号を受ける入力端を有し、上記被試験信号のデジタル・サンプルを出力端に発生するアナログ・デジタル変換器と、
上記入力端子に結合され上記被試験信号を受ける入力端を有し、上記被試験信号内の第１所定トリガ・イベントに応答してトリガ信号を出力端に発生するトリガ回路と、
上記被試験信号の上記デジタル・サンプルを受ける入力端を有し、データ記録にて、上記デジタル・サンプルを蓄積する取込みメモリと、
該取込みメモリの入力端に結合された入力端を有し、実時間動作モードにて上記デジタル・サンプルを受け且つ試験し、上記デジタル・サンプル内の所定異常イベントの検出に応答してイベント検出信号を発生し、所定量の上記デジタル・サンプルを上記オシロスコープの信号処理部分に処理及び表示用に伝送する処理回路とを具え、
上記所定量のデジタル・サンプルに上記所定異常イベントのデータが含まれ、
上記トリガ回路が上記イベント検出信号も受け、
上記トリガ回路は、上記被試験信号内の上記第１所定トリガ・イベントに応答するか、上記所定異常イベントに応答するか、又は上記被試験信号内の上記第１所定トリガ・イベント及び上記所定異常イベントの組合せに応答して、トリガ信号を発生することを特徴とするデジタル・ストレージ・オシロスコープ用取込み装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、デジタル（ストレージ）オシロスコープ（ＤＳＯ）に関し、特に、波形データの改良されたデジタル信号処理を提供するＤＳＯ用のアーキテクチャに関する。
【０００２】
【従来の技術】
記録長が長い最新のオシロスコープにおいて、記録長が長いという特徴は、一般的に、制御が非常に困難であり、煩わしいものである。すなわち、かかる深いメモリ（即ち、記憶容量の大きいメモリ）のオシロスコープにて、チャネル当たり３２メガバイトのデータを収集すると、このデータをどの様に用いて、どの様に解釈するかが問題である。例えば、被試験システムに問題を生じさせる特定のイベント（事象）を探すために、記録全体をスクロールすることが望ましいと仮定できる。かかる視覚的な走査のために、単位秒当たり約５００ポイントのスクロール速度は、かなり合理的である。すなわち、波形の特定ポイントが、約１秒間に右から左にスクロールを横切って移動する。残念なことに、この速度であると、ユーザが全体のデータ記録を観察するのに約１７．５時間もかかる。
【０００３】
多くのオシロスコープがプリンタを含んでいるという事実により、上述の問題を解決するためには、記録全体を単に印刷すればよいとも考えられる。かかる印刷のためには、１インチ（２．５４ｃｍ）当たり３００ポイントの分解能は、非常に合理的である。残念なことに、ユーザが１インチ当たり３００ポイント（１ｃｍ当たり約１１８ポイント）で紙に長い記録を印刷すると、プリンタは、１．６８４マイル（２．６９４４Ｋｍ）の紙を使用する。これら２つの例は、大量のデータを扱うことが困難であることを示している。ユーザが見つけなければならない異常に対して、収集したデータの総てを視覚的に検査することは、単純に、ユーザにとって実際的ではない。
【０００４】
最新のＤＳＯは、この問題を解決するために、トリガ・イベントが生じるのを待ち、このイベントを囲む波形データのフレームをメモリに取り込む。次に、このフレームを、波形計算ソフトウェア、測定ソフトウェア及び表示システム・ソフトウェアにより処理する。このポスト（後）処理の総てには、非常に長い無駄な時間が生じる。これにより、ＤＳＯは、追加的な波形サンプルを取込み蓄積することができない。その結果、ユーザが検索しようとする異常が生じても、見逃されてしまうかもしれない。
【０００５】
より最近のＤＳＯは、無駄な時間を減らすために、デジタル信号処理（ＤＳＰ）集積回路（ＩＣ）を取込みメモリの近傍に物理的に設けて、取り込んだ波形データをより効率的に表示データに変換している。この構成は、しばしば「高速取込み（FastAcq）」動作モードと呼ばれている。高速取込み回路を用いることにより、複数のトリガ間の無駄な時間を大幅に減らすことができ、表示のために１秒間当たりのサンプル数が増える。残念なことに、高速取り込み回路が処理したデータ・フレームが保持されないので、追加的な処理に利用できない。連続したトリガの間の時間関係が維持されないので、（例えば、ジッタ測定のための）サイクル毎の測定は、高速取込み回路により逆に影響される。
【０００６】
多くの現在のＤＳＯアーキテクチャの他の欠点は、既存の「ボトルネック」である。これは、取込みメモリからの総てのデータを、処理及び表示のために、比較的低速な（即ち、典型的には、３０Ｍｂ／ｓｅｃ）データ・バスを介して主メモリに転送するためである。
【０００７】
この伝送速度の問題を解決するために、米国カリフォルニア州パル・アルトのアジェレント・テクノロジー・インクは、Infiniium MegaZoom（メガズーム）と呼ぶ深いメモリのオシロスコープを最近発表した。このオシロスコープは、所定の掃引速度に対してサンプル速度を最適化し、特定のフロント・パネル設定に対して必要となる波形データのみを伝送している。MegaZoomは、従来の深いメモリのオシロスコープよりも約２５倍だけ早い波形更新速度を達成する。
【０００８】
米国ニューヨーク州チェストナッツ・リッジのレクロイ・コーポレーションが製造しているWavemaster（商標）オシロスコープは、X-Stream（商標）技術を用いており、伝送速度問題の別の解決法を提供している。これらオシロスコープは、シリコン・ゲルマニウム（SiGe）デジタイザ（デジタル化回路）と、高速ストリーミング・バスとを用いている。この高速ストリーミング・バスは、アナログ・デジタル変換器（ＡＤＣ）からのデータを、取込みメモリを介して、メモリ・キャッシュに伝送し、ソフトウェア・ルーチンにより情報を抽出している。
【０００９】
【非特許文献１】
アジレント・テクノロジー株式会社が２００２年１０月１１日に発行の「Agilent Technologies Infiniium 54800シリーズ・オシロスコープ」
【００１０】
【発明が解決しようとする課題】
しかし、上述の従来のシステムは、異常を迅速に識別して、この異常を囲むメモリのフレームのみを、オシロスコープの波形処理及び表示部分に伝送するという課題を解決できなかった。
【００１１】
したがって、本発明は、異常を迅速に識別でき、識別した異常を囲むデータ・フレームを蓄積したメモリの蓄積データのみを、波形処理及び表示部分に伝送できるデジタル・ストレージ・オシロスコープ用取込み装置を提供するものである。
【００１２】
【課題を解決するための手段】
本発明は、デジタル・ストレージ・オシロスコープ用の取込み装置であって；被試験信号を受ける入力端子（CH1〜CH4）と；これら入力端子に結合され被試験信号を受ける入力端を有し、被試験信号のデジタル・サンプルを出力端に発生するアナログ・デジタル変換器（５３１〜５３４）と；入力端子に結合され被試験信号を受ける入力端を有し、被試験信号内の第１所定トリガ・イベントに応答してトリガ信号を出力端に発生するトリガ回路（５２０）と；被試験信号のデジタル・サンプルを受ける入力端を有し、データ記録にて、デジタル・サンプルを蓄積する取込みメモリ（５５１〜５５４）と；これら取込みメモリの入力端に結合された入力端を有し、実時間動作モードにてデジタル・サンプルを受け且つ試験し、デジタル・サンプル内の所定異常イベントの検出に応答してイベント検出信号を発生し、所定量のデジタル・サンプルをオシロスコープの信号処理部分に処理及び表示用に伝送する処理回路（５６１〜５６４）とを具え；所定量のデジタル・サンプルに所定異常イベントのデータが含まれ；トリガ回路がイベント検出信号も受け；トリガ回路は、被試験信号内の第１所定トリガ・イベントに応答するか、所定異常イベントに応答するか、又は第１所定トリガ・イベント及び所定異常イベントの組合せに応答して、トリガ信号を発生することを特徴とする。
【００１３】
記録長の長いＤＳＯを用いる総ての場合において、異常を検索するのに総てのデータを捕捉する必要がないこともある。その代わりに、ある場合には、実時間で、異常を囲むデータのみを捕捉し、処理し、表示することの方が有利である。この点に関し、本発明によるデジタル・ストレージ・オシロスコープは、アナログ・トリガ信号の通常の分類に応答でき、Ａ／Ｄ変換器からのデータ・ストリームを受ける入力端を有する処理ユニット（プロセッサ）が供給するイベント・トリガ信号に実時間で応答できる。処理ユニットは、所定イベントの発生について、被試験信号のストリーム・デジタル・サンプルを実時間で試験する。所定イベントの１つを検出すると、そのイベントを囲むデータのフレームを波形処理及び表示用に捕捉する。総てのアクティブ・チャネルにわたる多数の波形を同時に表示できる。この際、各波形は、ユーザが定義した異なるイベントに応答して捕捉される。スクリーン表示をプログラムして、異なる種類のイベントを表示できる。なお、異なる種類のイベントは、各波形におけるラント信号、オーバーシュート、又はパルス幅違反などである。また、各波形のラント信号などの如き同じ種類のイベントの多数の発生を表示するようにプログラムしてもよい。このオシロスコープは、従来のアナログ形式のトリガ信号にも応答できるし、所定異常の検出にも応答できるし、これらの組合せにも応答できる。このオシロスコープをプログラムして、イベントのシーケンスで、又は、例えばヒストグラムからの統計データでトリガすることもできる。さらに、本オシロスコープは、トリガ信号を全く発生しないで、連続的に測定を実行することもできる。
【００１４】
【発明の実施の形態】
本発明の理解を助けるために、図を参照して、従来技術を更に説明する。図１は、従来技術として知られている４チャネルの深いメモリのデジタル・ストレージ・オシロスコープの簡略化したブロック図である。各チャネルは、アナログ・デジタル（Ａ／Ｄ）変換器（デジタル化回路）１３１、１３２、１３３、１３４を夫々具えており、プローブ及びケーブル（図示せず）を介して被試験回路からのアナログ信号を受ける。これらＡ／Ｄ変換器１３１、１３２、１３３、１３４の各々は、各アナログ信号のデジタル・サンプルを深い取込みメモリ配列１５０に供給する。なお、本明細書で「深い取込みメモリ」とは、記憶容量が大きい、例えば、記録長が数百万ポイントから数十億ポイントの記録データを蓄積できる取り込み用のメモリを意味する。１ポイントは、１サンプル（サンプリングした１つのデータ）に対応する。ＣＰＵ（プロセッサ）１７０は、データ記録の総てのデータを処理して、表示スクリーン１８０に最終表示を行う。この従来の形式のアーキテクチャに関連して、２つの問題がある。第１の問題点は、ＣＰＵ１７０が「ボトルネック」となり、かかる大量のデータを伝送するのに非常に時間がかかり、その結果、他の取込みを行えるようになるまで、無駄時間が生じることである。第２の問題点は、ＣＰＵ１７０は、過度の量の計算リソースを用いて、表示用に、例えば、３２メガ・ポイントから５００ポイントに下げる圧縮を行なわなければならないことである。残念なことに、この計算リソースの消費により、しばしば、ユーザが利用できる観察可能波形が非常に少なくなることである。
【００１５】
図２〜図５において、図１と同様な素子は、同様な参照符号で示し、これら素子の説明は省略する。図２は、上述のメガズーム機能を有するアジレント・テクノロジーズのInfiniiumオシロスコープの簡略化したブロック図である。メガズーム機能は、Ａ／Ｄ変換器２３１、２３２、２３３、２３４と深い取込みメモリ・ユニット２５０との間に挿入されたカスタム特定用途向け集積回路（ＡＳＩＣ）２３５を用いている。このＡＳＩＣ２３５は、フロント・パネル（図示せず）と通信を行い、所定掃引速度用にサンプリング速度を最適化し、特定のフロント・パネル制御設定に必要な波形データのみをＣＰＵ２７０に送る。この動作は、上述のボトルネックを大幅に低減し、より意味のある信号を表示する。
【００１６】
図３は、X-Stream（商標）機能を有する上述のレクロイ社製WaveMaster（商標）に使用されているのと類似のアーキテクチャの非常に簡略化したブロック図である。このアーキテクチャは、取込みシステムから処理及び表示システムにデータを迅速に伝送するという点に関して、図１のアーキテクチャを大幅に改善している。これらオシロスコープは、ＦＰＧＡ（書き替え可能ゲート・アレイ）でもよいシリコン・ゲルマニウム（ＳｉＧｅ）デジタル回路３５５と、高速ストリーミング・バス（ＰＣＩバス）３９０とを具えており、アナログ・デジタル変換器（ＡＤＣ）３３１、３３２、３３３、３３４からのデータを、深い取込みメモリ３５０を介して、メモリ・キャッシュ（ＣＰＵキャッシュ）３７０に伝送して、ソフトウェア・ルーチンにより情報を抽出する。
【００１７】
図４は、深いメモリの従来のオシロスコープにおける取込み装置のアーキテクチャをより詳細に示したブロック図である。この図４において、バッファ増幅器４０１、４０２、４０３、４０４は、オシロスコープの各チャネルに関連している。これらバッファ増幅器４０１、４０２、４０３、４０４の各々は、その入力端のアナログ信号を増幅し、緩衝した信号をトラック・ホールド・ユニット４１０及びトリガＡＳＩＣ（トリガ回路）４２０に供給する。トラック・ホールド・ユニット４１０は、基本的には、異なるインターリーブ構成に応じてＡ／Ｄ変換器に信号を供給するのに用いるアナログ・スイッチである。また、トラック・ホールド・ユニット４１０は、入力信号を安定させて、その入力信号をＡ／Ｄ変換器４３１、４３２、４３３、４３４に供給する。
【００１８】
デマルチプレクサ（ＤＥＭＵＸ）４４１、４４２、４４３、４４４は、それ自体がＡＳＩＣであり、Ａ／Ｄ変換器４３１、４３２、４３３、４３４から、入力信号のデジタル化されたサンプルを受けると共に、トリガＡＳＩＣ４２０からのトリガ信号も受ける。周知の如く、Ａ／Ｄ変換器は、メモリが蓄積できるよりも速い速度でデータ・サンプルを発生する。この問題を解決するために、ＤＥＭＵＸを用いて、メモリへの書き込み動作における速度を下げる。このためには、Ａ／Ｄ変換器からの一連の高速データ・サンプルを一時的に溜め、単一のメモリ書き込み動作にて、例えば、１６〜３２個のサンプルをメモリに同時に蓄積する。この方法により、新たに取り込んだデータ・サンプルの次のグループが現れる前に、その前のデータをメモリに蓄積するのに充分な時間がとれる。トリガ信号が存在しないと、ＤＥＭＵＸのＡＳＩＣは、データをメモリに連続的に書き込む。トリガ信号を受けると、ＤＥＭＵＸのＡＳＩＣは、ポスト・トリガ・データ（トリガ時点以降のデータ）の所定量を蓄積するのに必要な時間だけ、データをメモリに書込み続ける。その時点で、信号を受けるまでデータ蓄積が停止し、取込みメモリがオシロスコープの処理システムにロードされていないことを示す。よって、ＤＥＭＵＸ４４１、４４２、４４３、４４４は、深い取込みメモリ４５１、４５２、４５３、４５４へのデータの流れを制御する。
【００１９】
残念なことに、図１〜図４に示したアーキテクチャでは、異なるいくつかの条件でトリガをかけて、データを取込みながらユーザがそのデータを実時間で試験できないし、その結果を強烈でアクティブな表示にて観察できない。ユーザは、被試験信号に異常が存在し、この異常により問題を引き起こしていることを充分に理解できよう。しかし、ユーザは、何が異常かを知らないかもしれない。この異常がラント信号の形式か、パルス幅問題か、パルスの欠落かを知らなければ、トリガを設定できない。よって、異なる現象でトリガをかけて、予期せぬ形式の異常を検出することが重要である。この場合、データの取込みを連続的にモニタしながら、トリガ条件を変化させる。
【００２０】
かかるオシロスコープのアーキテクチャを本発明に関連して図５に示す。次に、本発明を図５、６及び７を参照して説明する。図４及び図５は、取込みメモリ５５１、５５２、５５３、５５４とのプロセッサ（処理）ユニット（ＰＲＯＣ）（処理回路）５６１、５６２、５６３、５６４の接近した物理的及び論理的な関係を除いて、図４及び図５は同じである。
【００２１】
図５の装置において、任意又は総てのチャネル（ＣＨ１〜ＣＨ４）を用いて、被試験信号のサンプルを供給する。チャネル１〜４からの信号は、バッファ増幅器５０１〜５０４を介して、トラック・ホールド・ユニット５１０及びトリガＡＳＩＣ（トリガ回路）５２０に供給される。トラック・ホールド・ユニット５１０の出力信号は、Ａ／Ｄ変換器５３１〜５３４を介してデマルチプレクサ（ＤＥＭＵＸ）ユニット５４１〜５４４に供給される。これらデマルチプレクサには、トリガＡＳＩＣ５２０の出力信号も供給される。この点に関して、取り込みメモリ５５１、５５２、５５３、５５４の総ては、鎖状に連結されて、単一の長い記録長のメモリを形成するが、アクティブなチャネルに対して取込みメモリを割り当ててもよい。プロセッサ・ユニット（ＰＲＯＣ）５６１、５６２、５６３、５６４は、マイクロプロセッサでもよいが、好ましくは、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）である。その理由は、ＦＰＧＡは、マイクロプロセッサよりも１００倍以上（例えば、インテルのPentium（登録商標）IVよりも１００倍まで）も高速にデータを処理できるためである。プロセッサ・ユニット５６１、５６２、５６３、５６４は、実時間動作モードにて蓄積されたデジタル・サンプルを受け且つ試験し、デジタル・サンプル内の所定イベントの検出に応答してイベント検出信号を発生し、所定イベントに関するデータを含んだメモリ記憶位置の範囲を指示するメモリ・アドレス信号を発生する。取り込みメモリ５５１、５５２、５５３、５５４は、データ経路「データ１」、「データ２」、「データ３」、「データ４」を有しており、これらデータ経路は、システム・プロセッサ５７０へのバスに結合されており、最終的には、通常の波形データ処理経路に結合している。プロセッサ・ユニット５６１、５６２、５６３、５６４は、「タイム・スタンプ」と付されたデータ出力経路も有し、バスに結合されて、処理及び表示のために伝送すべきデータのフレームを定義するタイム・スタンプを提供する点に留意されたい。プロセッサ・ユニット５６１、５６２、５６３、５６４は、「イベント検出」と付された少なくとも１個のトリガ形式信号も発生する。この「イベント検出」は、実際には、システム・プロセッサ５７０に、オア・ゲート５２２を介してトリガＡＳＩＣ５２０に、そして、オシロスコープの外部トリガ出力ポートに結合された多数のイベント検出信号線でもよい。各イベント検出出力は、ラッチされて、後で読出して、どのトリガ・イベントにより、データ・フレームを処理すべきかを判断する。プロセッサ・ユニット５６１、５６２、５６３、５６４は、総ての取り込みメモリを制御する単一のプロセッサでもよいし、各プロセッサが取り込みメモリの各部分（図５に示す）に関連した複数のプロセッサでもよい。全チャネルの処理ユニットの図示した構成により、並列同時トリガ及びシーケンシャル・トリガの両方を、チャネル内で、チャネルにまたがって容易に達成できる。プロセッサ・ユニット５６１、５６２、５６３、５６４間の通信線は、図を簡単にするために、図示していない。オア・ゲート５２２をロジックの形式で示したが、特定のトリガ機能を実現する必要性に応じて、任意のロジック形式（アンド・ゲート、又は、排他的オア・ゲート、又はロジック・ゲートの組合せ）を用いることができる点が当業者には理解できよう。
【００２２】
本発明の新規な特徴には、次のような点がある。（１）アナログ信号条件、デジタル信号イベント、又はこれらの組合せによるトリガ。（２）異常イベントのヒストグラムから得た統計によるトリガ。（３）実時間で、単一チャネル又は複数チャネルをまたぐ多数のイベントのシーケンスによるトリガ。（４）実時間で、単一チャネル又は複数チャネルをまたぐトリガ及びイベントの論理的組合せによるトリガ。
【００２３】
図６は、本発明に用いるのに適する制御器を有するオシロスコープ用のフロント・パネル６００を示している。これらオシロスコープ制御器は、機能グループ６１０、６２０、６３０、６４０、６５０及び６５５に配置されている。機能グループ６４０、６５０及び６５５は、一緒に機能グループ６６０になっている。フロント・パネル６００は、カーソル「CURSORS」及び自動設定「AUTOSET」の如き標準制御ボタンと、その他の制御ボタンを含んでいるが、これらの詳細は説明を省略する。機能グループ６１０は、垂直（VERTICAL）に関連して、メニュー（NENU）選択の制御、チャネル（CH1,CH2,CH3,CH4）選択の制御、表示された信号波形のスケール（SCALE）及び位置（POSITION）の調整の制御を含んでいる。機能グループ６２０は、主要タイムベース（TIMEBASE PRIMARY）に関連し、遅延（DELAY）、分解能（RES）、記録長（RECORD LENGTH）、サンプル速度（SAMPLE RATE）の如く、取り込む信号のタイムベースの状況を制御する。機能グループ６３０は、表示（DISPLAY）を制御し、垂直位置（VERT POS）、水平位置（HOR POS）、垂直スケール（VERT SCALE）、水平スケール（HOR SCALE）用の制御を含んでいる。
【００２４】
機能グループ６６０は、機能グループ６４０、６５０及び６５５と、被試験信号の波形サンプルを取り込むのにオシロスコープをどの様に制御するかという１組の制御とを含んでいる。特に、オシロスコープの表示スクリーン上に取込みメニューを表示するためのボタンが（ACQUIRE MENU）設けられている。「MODE」と記された第２ボタンは、通常モード（REGULAR）、二重モード（DUAL）、高速取込みモード（FastAcq）から選択を行う。これら説明文の各々に隣接して配置された指示器は、照明されて、どのモードが選択されたかを示す。照明された指示器は、図６では、斜線のパターンとして示す。ユーザが２次トリガ・イベント用のポスト取込み検索（Post Acquisition Event Search）で長い記録長でデータを取り込もうとするとき、二重モード（DUAL）が選択される。このモードにおいて、主データ取込み記録長は最長に設定され、機能グループ６２０の記録長制御により、ポスト取込み記録長（フレーム・サイズ）が設定される。所定イベントの実行中の実時間検出に加えて、本発明は、ポスト取込み動作モードにおいて、取り込んだ長いデータ記録を「ループ・スルー」（全体を再度利用）できる。機能グループ６４０は、ポスト取込みイベント検索（Post Acquisition Event Search）を制御し、トリガ・イベント条件のリストを含むメニューを表示するメニュー・ボタン（MENU）を有する。長い記録長のデータの再生は、ＶＴＲの制御と機能及び形式が類似の押しボタン制御器により制御される点に留意されたい。機能グループ６４０において、指示器が照明されて、ポスト取込みイベント検索（Post Acquistion Event Search）がアクティブであり、長い記録長のデータが前方向に再生されていることを示す。機能グループ６４０は、長い記録長の小休止中の波形をあるイベントから次のイベントに手動でスクロールするためのスクロール摘み（SCROLL）も有する。機能グループ６５０は、標準トリガ制御及び指示器も含んでいる。
【００２５】
機能グループ６５５は、本発明による異常イベントの実時間検出に用いる制御器及び指示器を含んでいる。機能グループ６５５は、予めの取込み実時間イベント検索（Pre-Acquisition Real Time Event Search）を制御し、トリガ・イベント条件のリストを含むメニューを表示するメニュー（MENU）ボタンを含んでいる。機能グループ６５５において、指示器が照明されて、予めの取込み実時間イベント検索（Pre-Acquisition Real Time Event Search）がエネーブルされたことを示す。機能グループ６５５は、パラメータ制御（PARAM. CONTR.）摘みも含んでいる。このパラメータ制御摘みは、所定の選択されたパラメータの可変特性を制御するために、そのパラメータに「取り付ける」（即ち、関連させる）ものである。例えば、所定値未満のパルス幅でトリガしたり、所定値より遅い立ち上がり時間でトリガされる。
【００２６】
予めの取込み実時間イベント検索能力により、被試験信号を受信しながら、この被試験信号を実時間測定でき、そのイベントを含む波形の取込みに独立してそのイベントを表示し、これら機能を更なる測定を中断することなく達成できる点に留意することが重要である。測定したイベントに応答してトリガを行う他に、例えば、ヒストグラムにおける統計データからのトリガも可能である。この点に関し、異常の最初の発生のみを表示し、ヒストグラムにおけるその後の発生を記録することを選択してもよい。さらに、予め定義したシーケンスが生じたときのみにトリガを開始するイベントのシーケンスをプログラムしてもよい。１チャネルにおいて、又は複数のチャネルにわたって、この予め定義したイベント検出シーケンスが生じるようにプログラムしてもよい。
【００２７】
本発明による装置の測定アルゴリズムは、オシロスコープが、イベントのないことを実質的に見逃さないように最適化されている。事実、トリガ信号が発生されるポイントに全く出会わずに、測定を行い、イベントの大量のヒストグラムを作成できる。かかる場合、システム・プロセッサは、例えば、ヒストグラムのグループを単に周期的に読み出し表示できる。この例では、イベントが認識され、ヒストグラムが更新されるが、対応するイベント検出（即ち、トリガ）信号が発生するようにプログラムする必要がない。
【００２８】
図７は、主取込み（Primary Acquisition）及び実時間イベント検索（Real-Time Event Search）のルーチンを示す簡略化した流れ図である。ステップ７００でこのルーチンに入り、ステップ７１０に進む。ステップ７１０にて、オシロスコープは、主（１次）トリガ用の標準条件を用いて、データ・サンプルを取込み、所定イベント・データに応じて、取り込んだデータを試験する。ステップ７２０及び７４０は、一緒にすると、上述のオア機能トリガを示す。ステップ７２０は、トリガＡＳＩＣ５２０にて実行され、現在受けている信号がトリガ条件（従来から知られている）の選択された形式に対応するか否かを調べるチェックを行う。トリガが認識されると、ステップ７２０の判断結果がイエスとなり、トリガＡＳＩＣ５２０は、デマルチプレクサ・ユニット５４１、５４２、５４３、５４４を制御して、このアナログ・トリガ・イベントを包囲する短いデータ記録（データのフレーム）を取込み、このデータ記録を処理及び表示用に送る（ステップ７７０）。
【００２９】
ステップ７２０にて、主トリガ条件が検出されない場合（ノーの場合）、ステップ７２０からステップ７４０に直接進む。ステップ７４０にて、現在受信されているデータは取込みメモリに蓄積されながら、プロセッサ・ユニット５６１、５６２、５６３、５６４（好適には、高速ＦＰＧＡ）によりこれらデータを試験して、所定イベント又はイベントのシーケンスを検出する。この点に関し、図５から、現在受信されているデータが取込みメモリ５５１、５５２、５５３、５５４及びプロセッサ・ユニット５６１、５６２、５６３、５６４に同時に供給されていることが判る。ステップ７５０にて、イベントを見つけたかのチェックを行う。イベントが見つからないと、「ノー」となり、ステップ７２０に戻る。関心のあるイベントが見つかると、プロセッサ・ユニット５６１、５６２、５６３、５６４は、「イベント検出」信号を発生する。この信号は、オア・ゲート５２２を介して、トリガＡＳＩＣ５２２に供給される。よって、標準アナログ・トリガ条件の検出、又は受信したデータ内でのイベント（異常）の検出、又はこれら検出の両方によって、オシロスコープのトリガ動作を行う。オア・ゲート５２２を簡略化して示すが、実際には、このロジックは、非常に複雑であり、機能が豊富である。例えば、このオア・ゲートは、多数のチャネルにわたる所定異常イベントのシーケンスを検出するようにプログラムされた制御器である。
【００３０】
ステップ７７０において、関心イベントを囲むデータのフレームをオシロスコープの波形処理部分に伝送する。ステップ７８０において、イベント・データのフレームを処理して、その結果の波形を表示する。ステップ７９０において、オシロスコープがワン・ショット・モードであるか、フリー・ラン（オート・ランと呼ばれることもある）モードであるかをチェックする。ワン・ショット取込みモードの場合、新たなデータを取り込まないで、「イエス」経路をステップ７９８に進み、このルーチンから抜け出す。フリー・ラン・モードの場合、新たな取込みを行うため、ルーチンは、ステップ７１０に戻り、新たな記録を取り込む。フリー・ラン・モードにおいて、連続的に記録が更新され、ユーザは、検索条件を変更して表示の変化を直ちに見ることができるので、表示はライブで敏感に現れる。例えば、ユーザは、ラント信号イベント（即ち、パルスの振幅が元の状態に戻る前にスイッチングしきい値に達しない状態を検出）に検索イベントを設定する。検索期間中に、ユーザの気が変わり、パルス幅の許容値を外れたパルスの検索しようと思っても、問題がない。検索条件を調整すると直ちに、表示された波形は、新たなイベントの選択結果を反映する。すなわち、イベント形式は、データを取込みながら、動作中に変更できる。
【００３１】
図８は、本発明により提案されたスクリーン表示の例を示す図である。デジタル・オシロスコープの表示スクリーン８００は、４つの波形８０１、８０２、８０３、８０４を表示している。各波形は、本発明による装置により検出され、タイム・スタンプされた（時間情報が付された）異常を示している。イベント・ソース（EVENT SOURCE）メニュー８３０により、異常を検索するためのソース波形を選択できる。押しボタン８３５を継続的に押すことにより、このメニュー選択が順次行われる。この場合、取込み波形（Acq Wfm）選択が強調されて、現在取込み中の取込み波形がソース波形として選択されていることを示す。計算波形（Math Wfm）又は基準波形（Ref Wfm）の他の選択が、灰色表示となり、これらが実時間モードでは選択できないことを示す。取込み波形（Acq Wfm）が選択されるので、次の選択は、この場合、データ・チャネルの選択であり、チャネル１（CH1）が強調されて、この選択が指示される。データ記録が取り込まれながら、種々の異常の検出と、メモリの対応記憶位置のタイム・スタンプとを行う動作にて、実時間でデータから異常を検出する。
【００３２】
この実施例において、４つの波形が表示されているが、４つよりも多い波形にも本発明を拡張できることが当業者には理解できよう。４つの波形Ｗ１、Ｗ２、Ｗ３、Ｗ４の各々を制御して、関連した押しボタン８６１、８６２、８６３、８６４を繰り返し押すことにより、各イベント・メニュー８５１、８５２、８５３、８５４から選択した異常（即ち、イベント）を表示する。この場合、Ｗ１は、ラント信号の例を表示し、Ｗ２は、パルス幅異常の例を表示し、Ｗ３は、アンダーシュート状態の例を表示し、Ｗ４は、立ち下がり時間異常の例を表示する。プロセッサ・ユニット５６１、５６２、５６３、５６４により、予め選択した異常（即ち、イベント）に応答して、短い記録長の波形８０１、８０２、８０３、８０４を表示用に送る。
【００３３】
波形８０１の左側に表示された説明文は、ソースＣ１（チャネル１）と、選択された異常の種類Ｗ１とである。すなわち、波形８０１は、ラント信号の発生を表示する。同様に、波形８０２、８０３、８０４の各々は、各形式の選択された異常の発生を表示する。
【００３４】
ポスト取込み検索動作モードにおいて、スクロール（SCROLL）摘み８７５を用い、蓄積した長い記録長のデータを再生し、スクロールできる。簡単には、波形を選択することにより（例えば、接触検知スクリーン上の波形に物理的に接触することにより）、スクロール（SCROLL）摘み８７５をその波形に論理的に関連させる。その後、スクロール摘み８７５を回転させることにより、長い記録のデータにて、その種類のイベントが生じれば、次のイベントの表示に波形がジャンプする。
【００３５】
図８に関連した本発明の装置の動作は、非常に有用であるが、記録データ内の単一の異常の総ての発生を観察することが望まれるかもしれない。図９のスクリーン表示は、この目的を簡単に達する方法を示す。図９の要素の大部分は、図８の類似の参照符号で示す要素と同じであり、これらの説明を省略する。選択したメニュー９５１、９５２、９５３、９５４を用いても、波形Ｗ１、Ｗ２、Ｗ３、Ｗ４の総てが同じ種類のイベント、この場合ラント信号を表示するようにプログラムする。波形Ｗ２には、Ｃ１Ｗ２のラベルが付され、ラント信号を表示していることを示す。波形Ｗ３は、Ｃ１Ｗ３のラベルが付され、ラント信号を表示していることを示す。また、波形Ｗ４は、Ｃ１Ｗ４のラベルが付され、ラント信号が表示されていることを示す。
【００３６】
プリ取込みトリガ検索イベントのいくつかの例は、次のようになる。
ジッタ（幅、立ち上がり、エッジなど）
エッジ：高
パルス幅：低
パルス振幅：最小
立ち上がり時間：最大
テレコム・シリアル・パターン：ＲＭＳ
テレコム・パケット認知：オーバーシュート＋−
波形（フィルタに一致）：ヒストグラム、stdev、平均、ピーク・ピーク
ラント：アイ・ダイアログ及びマスク・トリガ
波形比較：マスク限界
ピーク・ピーク：周波数
周期
【００３７】
このリストは、可能性のあるイベント（異常条件）の総てを含んではおらず、本発明の要旨は、これらトリガ・イベントを含むものであるがこれらに限定されるものではないことが当業者には明らかであろう。
【００３８】
用語「二重モード（DUAL MODE）」を用いて、本発明の動作のモードを説明した。この用語は、本発明の実施にとって重要ではなく、この用語に限定するものでもない。
【００３９】
本発明の装置は、必要ならば、メモリに長い記録のデータを維持して、データのタイム・スタンプを保存して、ポスト処理ジッタ解析ができるようにしている。
【００４０】
本明細書では、用語「イベント」及び「異常」を交換可能に用いて、長い記録のデータにおける関心点を示した。
【００４１】
各チャネルで処理ユニットを利用することにより、各チャネルにて異なる条件で同時にトリガ可能なので、各トリガに関連した波形を同時に表示できる。
【００４２】
１種類以上の異常イベントを認識するように、所定の処理ユニットをプログラムしてもよいことが当業者には理解できよう。
【００４３】
４個の処理ユニット５６１、５６２、５６３、５６４にＦＰＧＡが好適であるとして説明したが、この機能をマイクロコンピュータにより実現することが可能であるが、この場合、ＦＰＧＡの速度の利点を実現できないことが当業者には理解できよう。よって、マイクロコンピュータ、ＡＳＩＣ、又は他のプロセッサ・ユニットを用いることは、本発明の要旨内である。
【００４４】
【発明の効果】
上述のように本発明によれば、異常を迅速に識別でき、識別した異常を囲むデータ・フレームを蓄積したメモリの蓄積データのみを、波形処理及び表示部分に伝送できる。
【図面の簡単な説明】
【図１】従来技術としての深いメモリのデジタル・ストレージ・オシロスコープのアーキテクチャを示す簡略化されたブロック図である。
【図２】従来技術としてのメガズームの深いメモリのデジタル・ストレージ・オシロスコープのアーキテクチャを示す簡略化されたブロック図である。
【図３】従来技術としてのデジタル・ストレージ・オシロスコープに用いられるＦＰＧＡを具えた取込みアーキテクチャを示す簡略化されたブロック図である。
【図４】従来技術である図１の取込みアーキテクチャの詳細なブロック図である。
【図５】本発明の第１実施例によるデジタル・ストレージ・オシロスコープに用いるプロセッサ及び取込みメモリの構成を用いた取込みアーキテクチャのブロック図である。
【図６】本発明で用いるのに適するデジタル・ストレージ・オシロスコープのフロント・パネル構成を示す図である。
【図７】本発明による主取込み及び実時間イベント検索ルーチンを示す簡略化した流れ図である。
【図８】本発明の第１概念によるスクリーン表示を示す図である。
【図９】本発明の第２概念によるスクリーン表示を示す図である。
【符号の説明】
１３１〜１３４  Ａ／Ｄ変換器
１５０  取込みメモリ
１７０  ＣＰＵ（プロセッサ）
１８０  表示スクリーン
２３１〜２３４  Ａ／Ｄ変換器
２３５  ＡＳＩＣ
２５０  取込みメモリ
２７０  ＣＰＵ
２８０  表示スクリーン
３３１〜３３４  Ａ／Ｄ変換器
３５０  取込みメモリ
３５５  ＳｉＧｅデジタル回路
３７０  メモリ・キャッシュ（ＣＰＵキャッシュ）
３８０  表示スクリーン
３９０  高速ストリーミング・バス（ＰＣＩバス）
４０１〜４０４  バッファ増幅器
４１０  トラック・ホールド・ユニット
４２０  トリガＡＳＩＣ
４３１〜４３４  Ａ／Ｄ変換器
４４１〜４４４  デマルチプレクサ
４５１〜４５４  取込みメモリ
５０１〜５０４  バッファ増幅器
５１０  トラック・ホールド・ユニット
５２０  トリガＡＳＩＣ
５３１〜５３４  Ａ／Ｄ変換器
５４１〜５４４  デマルチプレクサ・ユニット
５５１〜５５４  取込みメモリ
５６１〜５６４  プロセッサ・ユニット（処理回路）
５７０  システム・プロセッサ
６０１〜６０４  バッファ増幅器
６１０  トラック・ホールド・ユニット
６２０  トリガＡＳＩＣ
６３１〜６３４  Ａ／Ｄ変換器
６４１〜６４４  デマルチプレクサ・ユニット
６５１〜６５４  取込みメモリ
６７０  システム・プロセッサ（処理回路）
【図１】
0004532848.tif 000002
【図２】
0004532848.tif 000003
【図３】
0004532848.tif 000004
【図４】
0004532848.tif 000005
【図５】
0004532848.tif 000006
【図６】
0004532848.tif 000007
【図７】
0004532848.tif 000008
【図８】
0004532848.tif 000009
【図９】
0004532848.tif 000010