(57)【特許請求の範囲】
【請求項１】
ハードウェアの機能検証を行うハードウェア機能検証装置に用いるハードウェア機能検証方法であって、
前記ハードウェア機能検証装置に、データ入力部とテストパターン生成部とテストパターン出力部とから構成されかつ前記機能検証のテストパターン生成入力データから単純な構成のテストパターンを生成するテストパターン生成手段と、機能検証対象ハードウェアの構成機能に対応する対向機能ａ回路及び対向機能ｂ回路から構成されかつ前記単純な構成のテストパターンを複雑な構成の機能検証テストパターンに変換する機能検証テストパターン変換手段とを設け、
前記ハードウェア機能検証装置が、前記対向機能ａ回路と前記対向機能ｂ回路とにそれぞれ入力されるテストパターンを基に前記機能検証テストパターンが入力される機能検証対象ハードウェアの機能検証結果である出力を比較判定しかつその比較結果が不一致である時に不具合検出信号を生成するとともに比較不一致箇所を特定する機能検証結果解析判定ステップを実行することを特徴とするハードウェア機能検証方法。
【請求項２】
ハードウェアの機能検証を行うハードウェア機能検証装置であって、
データ入力部とテストパターン生成部とテストパターン出力部とから構成されかつ前記機能検証のテストパターン生成入力データから単純な構成のテストパターンを生成するテストパターン生成手段と、
機能検証対象ハードウェアの構成機能に対応する対向機能ａ回路及び対向機能ｂ回路から構成されかつ前記単純な構成のテストパターンを複雑な構成の機能検証テストパターンに変換する機能検証テストパターン変換手段と、
前記対向機能ａ回路と前記対向機能ｂ回路とにそれぞれ入力されるテストパターンを基に前記機能検証テストパターンが入力される機能検証対象ハードウェアの機能検証結果である出力を比較判定しかつその比較結果が不一致である時に不具合検出信号を生成するとともに比較不一致箇所を特定する機能検証結果解析判定手段とを有することを特徴とするハードウェア機能検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はハードウェア機能検証方法及びハードウェア機能検証装置に関し、特にハードウェア記述言語を用いたテストベンチよる機能検証対象ハードウェアの機能検証方法に関する。
【０００２】
【従来の技術】
従来、テストパターン生成モデル自動生成方法においては、機能検証対象であるハードウェアへ入力する機能検証テストパターンの生成モデルを、仕様に基づいて自動生成している。
【０００３】
このテストパターン生成モデル自動生成方法については特開平７−１８１２３７号公報に開示されており、以下、図６及び図７に示すテストパターン生成モデル自動生成方法について説明する。
【０００４】
このテストパターン生成モデル自動作成方法では、情報処理システムにおける演算処理装置２１１と、入出力装置２１２と、記憶装置２１３とを有し、テスト・パターン生成モデル仕様データに基づいてテキストデータとテストパターンの対応情報とを作成するテストパターン生成モデル仕様解析手段１１１と、テキストデータ入力部を出力するテキストデータ入力部作成手段１１２と、テストパターン変換部を出力するテストパターン変換部作成手段１１３と、テストパターン出力部を出力するテストパターン出力部作成手段１１４とから構成されている。
【０００５】
ハードウェア記述言語で定義されたテストパターン生成モデル仕様データ１１５は入出力装置２１２に読取られ、演算処理装置２１１に転送される。テストパターン生成モデル仕様解析手段１１１は演算処理装置２１１を介してテストパターン生成モデル仕様データ１１５を解析し、クロック番号と端子名との関係及びデータ型情報を示すテキストデータとテストパターンとの対応情報１１６を作成し、記憶装置２１３に格納する。
【０００６】
テストパターン生成モデル作成手段はテストパターン生成モデル仕様データ１１５によって定義されたテストパターン生成用テキストデータからテキストデータとテストパターンとの対応情報１１６のデータに基づき、テストパターン生成モデル作成手段を構成するテキストデータ入力部作成手段１１２、テストパターン変換部作成手段１１３、テストパターン出力部作成手段１１４の各種手段の処理を経て、テストパターン生成モデル１１７を作成する。
【０００７】
尚、上記のテストパターン生成モデル１１７はテキストデータ入力部１１８、テストパターン変換部１１９、テストパターン出力部１２０とから構成されている。
【０００８】
【発明が解決しようとする課題】
ところが、上述した従来の技術では、テストパターン生成モデル仕様データから機能検証テストパターンを生成するモデルが自動作成されるだけの動作であるため、自動作成された機能検証テストパターン生成モデルから生成された機能検証テストパターンが機能検証対象ハードウェアに入力された後、機能検証対象ハードウェアの出力である機能検証結果の解析や判定が人手によるものとなり、機能検証対象ハードウェア内の不具合箇所の特定に多くの工数がさかれるという問題が発生する。
【０００９】
さらに、検証結果の読み間違い、機能検証結果による機能検証テストパターン生成入力データ、機能検証テストパターン生成モデルへのフィードバックに工数がかかるという問題もある。
【００１０】
そこで、本発明の目的は上記の問題点を解消し、機能検証対象であるハードウェアが組込まれるシステムに類似した機能検証環境を構築することができ、機能検証テストパターン生成データ作成の効率化と機能検証テストパターン生成の効率化と機能検証結果解析判定の効率化とを図ることができるハードウェア機能検証方法及びハードウェア機能検証装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によるハードウェア機能検証方法は、ハードウェアの機能検証を行うハードウェア機能検証装置に用いるハードウェア機能検証方法であって、
前記ハードウェア機能検証装置に、データ入力部とテストパターン生成部とテストパターン出力部とから構成されかつ前記機能検証のテストパターン生成入力データから単純な構成のテストパターンを生成するテストパターン生成手段と、機能検証対象ハードウェアの構成機能に対応する対向機能ａ回路及び対向機能ｂ回路から構成されかつ前記単純な構成のテストパターンを複雑な構成の機能検証テストパターンに変換する機能検証テストパターン変換手段とを設け、
前記ハードウェア機能検証装置が、前記対向機能ａ回路と前記対向機能ｂ回路とにそれぞれ入力されるテストパターンを基に前記機能検証テストパターンが入力される機能検証対象ハードウェアの機能検証結果である出力を比較判定しかつその比較結果が不一致である時に不具合検出信号を生成するとともに比較不一致箇所を特定する機能検証結果解析判定ステップを実行している。
【００１２】
本発明によるハードウェア機能検証装置は、ハードウェアの機能検証を行うハードウェア機能検証装置であって、
データ入力部とテストパターン生成部とテストパターン出力部とから構成されかつ前記機能検証のテストパターン生成入力データから単純な構成のテストパターンを生成するテストパターン生成手段と、
機能検証対象ハードウェアの構成機能に対応する対向機能ａ回路及び対向機能ｂ回路から構成されかつ前記単純な構成のテストパターンを複雑な構成の機能検証テストパターンに変換する機能検証テストパターン変換手段と、
前記対向機能ａ回路と前記対向機能ｂ回路とにそれぞれ入力されるテストパターンを基に前記機能検証テストパターンが入力される機能検証対象ハードウェアの機能検証結果である出力を比較判定しかつその比較結果が不一致である時に不具合検出信号を生成するとともに比較不一致箇所を特定する機能検証結果解析判定手段とを備えている。
【００１３】
すなわち、本発明のハードウェア機能検証方法は、対向回路組込みテストベンチによるハードウェア機能検証方法であり、機能検証対象ハードウェアの機能検証のために作成されるテストベンチ内のテストパターン生成ステップを構成するテストパターン出力部の次ステップに、対向機能ａテストパターン変換部と対向機能ｂテストパターン変換部とから構成される機能検証テストパターン変換ステップを設け、機能検証ハードウェアの機能Ｂ動作部の次ステップに、機能検証結果解析判定部と機能Ａ自動判定部と機能Ｂ自動判定部とから構成される機能検証結果解析判定ステップを設けている。
【００１４】
対向機能ａテストパターン変換部と対向機能ｂテストパターン変換部とから構成される機能検証テストパターン変換ステップはテストパターン生成ステップで生成される単純な構成のテストパターンを機能検証対象ハードウェアの構成機能である機能Ａ動作部と機能Ｂ動作部とに対応して構成される対向機能ａテストパターン変換部と対向機能ｂテストパターン変換部とによって複雑な構成のテストパターンに変換され、機能検証対象であるハードウェアに機能検証テストパターンとして入力される。
【００１５】
また、機能検証結果解析判定部と機能Ａ自動判定部と機能Ｂ自動判定部とから構成される機能検証結果解析判定ステップでは、同一のテストパターンとなる「対向機能ａテストパターン変換部の入力と機能Ａ動作部の出力」が機能Ａ自動判定部に、「対向機能ｂテストパターン変換部の入力と機能Ｂ動作部の出力」が機能Ｂ自動判定部にそれぞれ入力され、比較一致によって機能検証対象ハードウェアを構成する機能Ａ動作部と機能Ｂ動作部との機能検証結果が自動判定される。
【００１６】
この自動判定は比較結果が不一致であれば不具合検出信号が生成され、機能検証結果解析判定部は不具合検出信号を基に機能検証結果である機能Ａ自動判定部の出力及び機能Ｂ自動判定部の出力の不具合検出箇所を特定する。
【００１７】
したがって、機能検証テストパターン変換ステップによってテストパターン生成ステップが、機能検証対象となるハードウェアを構成する機能Ａと機能Ｂとの機能検証を考慮した複雑な構成の機能検証テストパターンを生成する必要がなく、単純な構成のテストパターンを生成する構成となるため、機能検証テストパターン生成入力データ作成及びテストパターン生成部作成の効率化、機能検証結果の機能検証テストパターン生成入力データ及びテストパターン生成ステップへのフィードバックが容易に行えるという効果が得られる。
【００１８】
さらに、機能検証結果解析判定ステップによって、機能検証対象ハードウェアを構成する機能である機能Ａ動作部と機能Ｂ動作部との各機能毎に機能検証結果の判定結果が得られるため、検証結果の読み間違い防止、機能検証結果解析判定の効率化、機能検証対象ハードウェア内の不具合箇所の特定が容易になるという効果が得られる。
【００１９】
上記のように、機能検証に用いられるテストベンチ内に機能試験の対象となるハードウェアを構成する機能の対向機能及び解析判定機能を組込むことによって、機能検証対象であるハードウェアが組込まれるシステムに類似した機能検証環境（システム）が構築される。この機能検証環境（システム）の構築によって、従来、行っていた機能検証対象ハードウェア単体での機能試験方法を、システム的な動作での機能検証方法にすることで、機能検証テストパターン生成データ作成の効率化、機能検証テストパターン生成の効率化、機能検証結果解析判定の効率化を図ることが可能となる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態によるハードウェア機能検証装置の構成を示すブロック図である。図１において、機能検証対象ハードウェアの機能検証のために作成されるテストベンチ内のテストパターン生成手段１と、機能検証テストパターン変換手段２と、機能検証ハードウェア３と、機能検証結果解析判定手段４とから構成されている。
【００２１】
テストパターン生成手段１はデータ入力部１１と、テストパターン生成部１２と、テストパターン出力部１３とから構成されている。機能検証テストパターン変換手段２は対向機能ｂテストパターン変換部２１と対向機能ａテストパターン変換部２２とから構成されている。
【００２２】
機能検証ハードウェア３は機能Ａ動作部３１と、機能Ｂ動作部３２とから構成されている。機能検証結果解析判定手段４は機能検証結果解析判定部４１と、機能Ａ自動判定部４２と、機能Ｂ自動判定部４３とから構成されている。
【００２３】
図２は本発明の実施の形態によるハードウェア機能検証装置の動作を示すフローチャートである。これら図１及び図２を参照して本発明の実施の形態によるハードウェア機能検証装置の動作について説明する。
【００２４】
機能検証テストパターン変換手段２はテストパターン生成手段１で生成される単純な構成のテストパターンを機能検証対象ハードウェア３の構成機能である機能Ａ動作部３１及び機能Ｂ動作部３２に対応して構成される対向機能ａテストパターン変換部２２及び対向機能ｂテストパターン変換部２３によって複雑な構成のテストパターンに変換され（図２ステップＳ１，Ｓ２）、機能検証対象ハードウェア３に機能検証テストパターン５として入力される。
【００２５】
機能検証結果解析判定手段４では、同一のテストパターンとなる「対向機能ａテストパターン変換部２２の入力」と「機能Ａ動作部３２の出力」とが機能Ａ自動判定部４２に入力され、「対向機能ｂテストパターン変換部２３の入力」と「機能Ｂ動作部３３の出力」とが機能Ｂ自動判定部４３に入力され、比較一致によって機能検証対象ハードウェアを構成する機能Ａ動作部３１及び機能Ｂ動作部３２の機能検証結果が自動判定される（図２ステップＳ３）。
【００２６】
この自動判定は比較結果が不一致であれば（図２ステップＳ４）、不具合検出信号が生成されるとともに、機能検証結果解析判定部４１は不具合検出信号を基に機能検証結果である機能Ａ自動判定部４２の出力及び機能Ｂ自動判定部４３の出力の不具合検出箇所を特定する（図２ステップＳ５）。尚、比較結果が一致であれば（図２ステップＳ４）、その比較結果の一致がそのまま通知される（図２ステップＳ６）。
【００２７】
したがって、機能検証テストパターン変換手段３によってテストパターン生成手段１が、機能検証対象ハードウェア３を構成する機能Ａ動作部３２及び機能Ｂ動作部３３の機能検証を考慮した複雑な構成の機能検証テストパターンを生成する必要がなく、単純な構成のテストパターンを生成する構成となるため、機能検証テストパターン生成入力データ作成及びテストパターン生成部１２作成の効率化と、機能検証結果の機能検証テストパターン生成入力データ及びテストパターン生成手段１へのフィードバックとを容易に行えるという効果が得られる。
【００２８】
また、機能検証結果解析判定手段４によって、機能検証対象ハードウェア３を構成する機能である機能Ａ動作部３１及び機能Ｂ動作部３２の各機能毎に機能検証結果の判定結果が得られるため、検証結果の読み間違い防止と、機能検証結果解析判定の効率化と、機能検証対象ハードウェア３内の不具合箇所の特定とを容易に行うことができる。
【００２９】
図３は本発明の一実施例によるハードウェア機能検証装置の構成を示すブロック図である。図３においては、対向回路組込みテストベンチによるハードウェア機能検証装置（テストベンチ）６が示されている。ハードウェア機能検証装置６はテストパターン生成手段１と、機能検証テストパターン変換手段２と、機能検証結果解析判定手段４とから構成されている。
【００３０】
テストパターン生成手段１はデータ入力部１１と、テストパターン生成部１２と、テストパターン出力部１３とから構成されている。機能検証テストパターン変換手段２は対向機能ｂ回路２１と、対向機能ａ回路２２とから構成されている。機能検証結果解析判定手段４は機能検証結果解析判定回路４１と、機能Ａ自動判定回路４２と、機能Ｂ自動判定回路４３とから構成されている。
【００３１】
テストパターン生成手段１ではデータ入力部１１から入力される機能検証テストパターン生成入力データがテストパターン生成部１２に供給され、テストパターン生成部１２で単純なテストパターンが生成される。この生成された単純な構成のテストパターンはテストパターン出力部１３によって機能検証テストパターン変換手段２及び機能検証結果解析判定手段４に出力される。
【００３２】
機能検証テストパターン変換手段２は機能検証対象ハードウェア３を構成する機能Ａ回路３１及び機能Ｂ回路３２に対応した対向機能である対向機能ａ回路２２及び対向機能ｂ回路２１で構成されているため、テストパターン生成手段１からの単純な構成のテストパターンが対向機能ａ回路２２及び対向機能ｂ回路２１を通過することによって複雑な構成のテストパターンに変換され、機能検証テストパターンとして機能検証対象ハードウェア３に出力される。
【００３３】
この複雑な構成のテストパターンは機能検証テストパターンとして機能検証対象ハードウェア３に供給され、機能検証対象ハードウェア３を構成する機能Ａ回路３１及び機能Ｂ回路３２を通過した機能検証テストパターンが機能検証結果として機能検証結果解析判定手段４に出力される。
【００３４】
機能検証結果解析判定手段４において、機能Ａ自動判定回路４２には対向機能ａ回路２２の入力と機能Ａ回路３１の出力とが入力される。同様に、機能Ｂ自動判定回路４３には対向機能ｂ回路２１の入力と機能Ｂ回路３２の出力とが入力される。
【００３５】
機能Ａ自動判定回路４２及び機能Ｂ自動判定回路４３に入力された対向機能ａ回路２２の入力及び機能Ａ回路３１の出力、対向機能ｂ回路２１の入力及び機能Ｂ回路３２の出力はそれぞれ比較され、比較結果が不一致であれば、不具合検出信号が生成される。
【００３６】
機能検証結果解析判定回路４１では機能Ａ自動判定回路４２及び機能Ｂ自動判定回路４３から出力される不具合検出信号を基に、機能検証出力である機能Ａ回路３１の出力及び機能Ｂ回路３２の出力の不具合検出箇所を特定する。
【００３７】
図４は本発明の他の実施例によるハードウェア機能検証装置の構成を示すブロック図である。図４においては、機能検証テストパターン変換手段２の動作を説明するための具体例を示している。
【００３８】
本発明の他の実施例によるハードウェア機能検証装置（テストベンチ）７はテストパターン生成手段１と、機能検証テストパターン変換手段２と、機能検証結果解析判定手段４とから構成されている。
【００３９】
テストパターン生成手段１はデータ入力部１１と、テストパターン生成部１２と、テストパターン出力部１３とから構成されている。機能検証テストパターン変換手段２は対向機能ｂ信号多重回路２３と、対向機能ａインタリーブ回路２４とから構成されている。
【００４０】
機能検証対象ハードウェア３は機能Ａデインタリーブ回路３３と、機能Ｂ信号分離回路３４とから構成されている。機能検証結果解析判定手段４は機能検証結果解析判定回路４１と、機能Ａ自動判定回路４２と、機能Ｂ自動判定回路４３とから構成されている。
【００４１】
機能検証テストパターン変換手段２は機能検証対象ハードウェア３を構成する機能Ａデインタリーブ回路３３及び機能Ｂ信号分離回路３４に対応して、対向機能ａインタリーブ回路２４と対向機能ｂ信号多重回路２３とから構成されている。
【００４２】
機能検証テストパターン変換手段２の対向機能ｂ信号多重回路２３は、機能検証対象ハードウェア３を構成する機能Ｂ信号分離回路３４において一定の規則にしたがって多重されて入力される信号を複数の信号に分離する動作が行われるので、同一の規則によって入力された複数の入力信号を多重する機能（動作）の信号多重回路となる。対向機能ｂ信号多重回路２３はテストパターン生成手段１からの複数入力のテストパターンを多重変換し、次段の対向機能ａインタリーブ回路２４へ出力する。また、多重変換された入力テストパターンは機能検証結果解析判定手段４の機能Ａ自動判定回路４２にも出力される。
【００４３】
対向機能ｂ信号多重回路２３で多重変換されたテストパターンが入力される対向機能ａインタリーブ回路２４は、機能検証対象ハードウェア３を構成する機能Ａデインタリーブ回路３３において入力された信号を一定の法則にしたがって並べ替えて分散処理された信号を元の（並べ替え分散処理前の）信号に戻す動作が行われるので、同一の法則で入力された信号を並べ替え分散処理する機能（動作）であるインタリーブ回路となる。対向機能ａインタリーブ回路２４は対向機能ｂ信号多重回路２３で多重変換されたテストパターン生成手段１からの入力テストパターンを再度インタリーブ変換し、機能検証テストパターンとして機能検証対象ハードウェア３に出力する。
【００４４】
一方、機能検証テストパターン変換手段２の対向機能ｂ信号多重回路２３では単純なテストパターンを多重変換して対向機能ａインタリーブ回路２４及び機能検証結果解析判定手段４に出力する。この場合、次段の対向機能ａインタリーブ回路２４の入力となるテストパターンと、機能検証対象ハードウェア３の機能Ａデインタリーブ回路３３の出力テストパターンとは同一となる。同様に、機能検証テストパターン変換手段２の対向機能ｂ信号多重回路２３の入力となるテストパターン生成手段１の出力であるテストパターンと、機能検証対象ハードウェア３の機能Ｂ信号分離回路３４の出力テストパターンとは同一になる。
【００４５】
さらに、本実施例では対向機能ａインタリーブ回路２４の入力と、機能Ａデインタリーブ回路３３の出力と、対向機能ｂ信号多重回路２３の入力と、機能Ｂ信号分離回路３４の出力とがそれぞれ入力される機能Ａ自動判定回路４２と、機能Ｂ自動判定回路４３と、機能検証結果解析判定回路４１とから構成される機能検証結果解析判定手段４が設けられている。
【００４６】
これらの機能Ａ自動判定回路４２及び機能Ｂ自動判定回路４３の動作は、入力される２系統のテストパターンを比較し、比較結果が不一致であれば、不具合検出信号を生成する。機能検証結果解析判定回路４１の動作は機能Ａ自動判定回路４２及び機能Ｂ自動判定回路４３から出力される不具合検出信号を基に、機能検証結果出力である機能Ａデインタリーブ回路３３の出力及び機能Ｂ信号分離回路３４の出力の不具合検出箇所を特定する。
【００４７】
この結果、複雑な構成の機能検証テストパターンは機能検証テストパターン変換手段２で生成されるため、単純な構成のテストパターンを生成するだけのテストパターン生成手段１は作成、変更、修正が容易な単純な構成となり、機能検証テストパターン生成入力データ作成、テストパターン生成部１２の作成の効率化と、機能検証結果によって発生する機能検証テストパターン生成入力データ及びテストパターン生成手段１へのフィードバックとが容易となる。
【００４８】
また、機能検証結果解析判定手段４によって、機能検証対象ハードウェア３の機能Ａデインタリーブ回路３３及び機能Ｂ信号分離回路３４の各機能毎に機能検証結果の判定結果が得られるため、検証結果の読み間違い防止と、機能検証結果解析判定の効率化と、機能検証対象ハードウェア３内の不具合箇所の特定とが容易となる。
【００４９】
尚、本発明の一実施例及び他の実施例では、機能検証対象ハードウェア３の複数の機能回路検証として、機能検証テストパターン変換手段２の対向機能回路及び機能検証結果解析判定手段４の機能自動判定回路を機能検証対象ハードウェア３の複数の機能検証回路に対応して複数（段）構成としてもよい。
【００５０】
図５は本発明の別の実施例によるハードウェア機能検証装置の構成を示すブロック図である。図５において、本発明の別の実施例によるハードウェア機能検証装置（テストベンチ）８の基本的構成は上記の通りであるが、ハードウェア機能検証方法についてさらに工夫している。
【００５１】
つまり、機能検証テストパターン変換手段２は対向機能ａ符号多重回路２５と、対向機能ａ符号エンコード回路２６と、誤り挿入制御回路２７とから構成され、機能検証対象ハードウェア３のブロック符号を用いた機能Ａ誤り検出／誤り訂正回路３５の機能検証を可能としている。
【００５２】
対向機能ａ符号エンコード回路２６の動作はブロック符号を生成する生成多項式に基づいて構成され、テストパターン生成手段１から入力されるテストパターンからブロック符号を生成する。生成されたブロック符号はテストパターン生成手段１から入力されるテストパターンへ付加するため、対向機能ａ符号多重回路２５へ出力される。
【００５３】
対向機能ａ符号多重回路２５の動作は対向機能ａ符号エンコード回路２６から出力されたブロック符号を、テストパターン生成手段１から入力されるテストパターンへ付加することでブロック符号語を生成し、機能検証テストパターンとして出力する。
【００５４】
誤り挿入制御回路２７の動作はテストパターン生成手段１から出力される誤り挿入制御信号によって、対向機能ａ符号多重回路２５から出力された機能検証テストパターンの任意の箇所へ誤り挿入し、機能検証テストパターンに誤りを発生することができる。この任意の箇所に誤りを発生した（または発生していない）機能検証テストパターンが機能検証対象ハードウェア３へ出力される。
【００５５】
一方、機能検証結果解析判定手段４は入力される２系統のテストパターンを比較し、比較結果が不一致であれば、不具合検出信号を生成する動作の機能Ａ自動判定回路４２と、機能Ａ自動判定回路４２から出力される不具合検出信号を基に機能検証結果出力である機能Ａ誤り検出／誤り訂正回路３５の不具合検出箇所を特定する動作及び誤り挿入制御回路２７へ入力されるテストパターン生成手段１からの誤り挿入制御信号によって任意に挿入された誤り位置を特定する動作の機能検証結果解析判定回路４１とから構成されている。
【００５６】
したがって、本発明の一実施例及び他の実施例と同様に、誤りを含んだ複雑な構成の機能検証テストパターンは機能検証テストパターン変換手段２で生成されるため、単純な構成のテストパターンを生成するだけのテス・パターン生成手段１は作成、変更、修正が容易な単純な構成となり、機能検証テストパターン生成入力データ作成及びテストパターン生成部１２の作成の効率化と、機能検証結果によって発生する機能検証テストパターン生成入力データ及びテストパターン生成手段１へのフィードバックとが容易となる。
【００５７】
また、機能検証解析判定手段４によって、機能検証対象ハードウェア３の機能検証結果の判定結果が得られるため、検証結果の読み間違い防止と、機能検証結果解析判定の効率化と、機能検証対象ハードウェア３内の不具合箇所の特定とが容易となる。
【００５８】
このように、対向回路組込みテストベンチという基本構成に基づき、テストパターン生成手段１が単純な構成のテストパターンを生成するだけの作成、変更、修正が容易な単純な構成となり、機能検証テストパターン生成入力データ作成、テストパターン生成部作成の効率化、機能検証結果によって発生する機能検証テストパターン生成入力データ及びテスト・パターン生成部へのフィードバックを容易に行うことができる。
【００５９】
また、機能検証解析判定手段４によって機能検証対象ハードウェア３の各機能毎に機能検証結果の判定結果が得られるため、検証結果の読み間違い防止、機能検証結果解析判定の効率化、機能検証対象ハードウェア３内の不具合箇所の特定を容易にすることができる。
【００６０】
よって、機能検証対象であるハードウェアが組込まれるシステムに類似した機能検証環境を構築することができ、機能検証テストパターン生成データ作成の効率化と機能検証テストパターン生成の効率化と機能検証結果解析判定の効率化とを図ることができる。
【００６１】
尚、本発明は上記の各実施例に限定されることなく、本発明の技術思想の範囲内において、各実施例が適宜変更され得ることは明らかである。
【００６２】
【発明の効果】
以上説明したように本発明は、ハードウェアの機能検証において、機能検証のテストパターン生成入力データから単純な構成のテストパターンを生成し、その単純な構成のテストパターンを機能検証対象ハードウェアの構成機能に対応する複雑な構成の機能検証テストパターンに変換し、機能検証テストパターンへの変換の際に入力されるテストパターンと機能検証テストパターンが入力される機能検証対象ハードウェアの機能検証結果である出力とを比較判定し、比較判定の結果が不一致である時に不具合検出信号を生成するとともに比較不一致箇所を特定することによって、機能検証対象であるハードウェアが組込まれるシステムに類似した機能検証環境を構築することができ、機能検証テストパターン生成データ作成の効率化と機能検証テストパターン生成の効率化と機能検証結果解析判定の効率化とを図ることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるハードウェア機能検証装置の構成を示すブロック図である。
【図２】本発明の実施の形態によるハードウェア機能検証装置の動作を示すフローチャートである。
【図３】本発明の一実施例によるハードウェア機能検証装置の構成を示すブロック図である。
【図４】本発明の他の実施例によるハードウェア機能検証装置の構成を示すブロック図である。
【図５】本発明の別の実施例によるハードウェア機能検証装置の構成を示すブロック図である。
【図６】従来のハードウェア機能検証装置の構成を示すブロック図である。
【図７】従来のハードウェア機能検証装置のシステム構成を示すブロック図である。
【符号の説明】
１  テストパターン生成手段
２  機能検証テストパターン変換手段
３  機能検証ハードウェア
４  機能検証結果解析判定手段
５  機能検証テストパターン
６〜８  ハードウェア機能検証装置（テストベンチ）
１１  データ入力部
１２  テスト・パターン生成部
１３  テスト・パターン出力部
２１  対向機能ｂテストパターン変換部（対向機能ｂ回路）
２２  対向機能ａテストパターン変換部（対向機能ａ回路）
２３  対向機能ｂ信号多重回路
２４  対向機能ａインタリーブ回路
２５  対向機能ａ符号多重回路
２６  対向機能ａ符号エンコード回路
２７  誤り挿入制御回路
３１  機能Ａ動作部（機能Ａ回路）
３２  機能Ｂ動作部（機能Ｂ回路）
３３  機能Ａデインタリーブ回路
３４  機能Ｂ信号分離回路
３５  機能Ａ誤り検出／誤り訂正回路
４１  機能検証結果解析判定部（機能検証結果解析判定回路）
４２  機能Ａ自動判定部（機能Ａ自動判定回路）
４３  機能Ｂ自動判定部（機能Ｂ自動判定回路）
【図１】
0004564689.tif 000002
【図２】
0004564689.tif 000003
【図３】
0004564689.tif 000004
【図４】
0004564689.tif 000005
【図５】
0004564689.tif 000006
【図６】
0004564689.tif 000007
【図７】
0004564689.tif 000008