(57)【特許請求の範囲】
【請求項１】
配線パターンが形成されたマザー基板と、
半導体チップの電極に接続されて少なくとも該半導体チップの側面方向及び該半導体チップの底面方向に設けられたリードフレームを有する半導体パッケージと、
複数の前記半導体パッケージを積層し、該複数の半導体パッケージが有する前記リードフレーム同士を当接させて、前記複数の半導体パッケージの内の最下層の前記半導体パッケージのリードフレームを前記配線パターンに圧接する圧接部とを備え、
前記圧接部は、
前記配線パターンに導通接続され、前記最下層の半導体パッケージの底面に設けられた前記リードフレームが当接する導通接続部と、
前記複数の半導体パッケージの内のそれぞれの半導体パッケージの側面に設けられた前記リードフレームの弾性力によって、該側面のリードフレームを保持する第１保持部と、
を備えることを特徴とする半導体装置。
【請求項２】
配線パターンが形成されたマザー基板と、
半導体チップの電極に接続されて少なくとも該半導体チップの側面方向及び該半導体チップの底面方向に設けられたリードフレームを有する半導体パッケージと、
複数の前記半導体パッケージを積層し、該複数の半導体パッケージが有する前記リードフレーム同士を当接させて、前記複数の半導体パッケージの内の最下層の前記半導体パッケージのリードフレームを前記配線パターンに圧接する圧接部とを備え、
前記圧接部は、
前記複数の半導体パッケージの内の最上層の前記半導体パッケージを前記マザー基板に向けて押圧する押圧部と、
前記押圧部と一体になって前記マザー基板に係合し、前記最下層の半導体パッケージを前記配線パターン上に位置決めする位置決め部とを備え、
前記リードフレームは、
前記半導体パッケージの底面に設けられた第１リードフレーム部と、
前記半導体パッケージの側面に設けられた第２リードフレーム部と、
前記第２リードフレーム部から延設されると共に前記半導体パッケージの上面に向けて折り曲げられて該上面に付勢可能な第３リードフレーム部と、を備えると共に、
前記押圧部と前記位置決め部とを一体化したケースを備え、
前記第１リードフレーム部を上方に配置すると共に前記第３リードフレーム部を下方に配置した状態で複数の前記半導体パッケージを積層し、
前記ケースの天板は、押圧力によって、前記第３リードフレーム部を前記半導体チップの上面に付勢し、上層の前記半導体パッケージが備える前記第３リードフレーム部と下層の前記半導体パッケージが備える前記第１リードフレームとを当接させた状態で前記複数の半導体パッケージの内の最上層の半導体パッケージの前記第１リードフレーム部を、前記マザー基板に向けて押圧し、
前記ケースの側板は、前記複数の半導体パッケージが備えるそれぞれの前記第２リードフレーム部を支えた状態で前記最下層の半導体パッケージが備える前記第３リードフレーム部を前記配線パターンに圧接する
を備えることを特徴とする半導体装置。
【請求項３】
前記ケースの側板の高さは、前記半導体パッケージの最大高さから前記第３リードフレーム部と前記半導体パッケージの上面との間の最大寸法値の１／２の値を減算した値に前記半導体パッケージの積層段数を乗算して算出された乗算値に、前記マザー基板の厚み寸法を加算した値に設定されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ケースの側板は、前記マザー基板の下面に係合する係合爪部を備えることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記リードフレームは、
前記半導体パッケージの底面に設けられた第１リードフレーム部と、
前記第１リードフレーム部から延設されると共に、前記半導体パッケージの側面に向けて折り曲げられて該側面に付勢可能な第５リードフレーム部と、を備え、
上層の前記半導体パッケージが備える第１リードフレーム部を、下層の前記半導体パッケージが備える第５リードフレーム部に当接させた状態で複数の前記半導体パッケージを積層し、
前記導通接続部は、前記配線パターンに導通し前記複数の半導体パッケージの積層方向に延設されて前記最下層の半導体パッケージが備える前記第１リードフレーム部が圧接する圧接端子を有する導電層を備え、
前記第１保持部は、前記圧接端子を露出させた状態で前記導電層に装着されて前記マザー基板に立設し、前記複数の半導体パッケージがそれぞれ備える前記第５リードフレーム部の弾性力により、該第５リードフレーム部を保持する固定部材を備える
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記固定部材は、前記半導体パッケージの両側に立設され、前記固定部材同士の間隔は、前記半導体パッケージの最大幅から前記第５リードフレーム部と前記半導体チップの側面との間の最大寸法値を減算した値に設定されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体チップは、前記電極と接続された金属バンプを備え、前記リードフレームは、前記金属バンプと嵌合する嵌合凹部を備えることを特徴とする請求項１ないし６の何れか１項に記載の半導体装置。
【請求項８】
前記金属バンプと前記嵌合凹部との嵌合部をレーザ溶接することを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記圧接部は、
前記配線パターンに対して前記最下層の半導体パッケージの底面に設けられたリードフレームを当接させた状態で、前記複数の半導体パッケージの内のそれぞれの半導体パッケージの側面に設けられた前記リードフレームの弾性力によって、該側面方向のリードフレームを保持する第２保持部を備えることを特徴とする請求項１ないし８の何れか１項に記載の半導体装置。
【請求項１０】
配線パターンが形成されたマザー基板を製造するマザー基板製造ステップと、
半導体チップの電極に接続されて少なくとも該半導体チップの側面方向及び該半導体チップの底面方向に設けられたリードフレームを有する半導体パッケージを製造する半導体パッケージ製造ステップと、
複数の前記半導体パッケージを積層し、該複数の半導体パッケージが有する前記リードフレーム同士を当接させて、前記複数の半導体パッケージの内の最下層の前記半導体パッケージのリードフレームを前記配線パターンに圧接する圧接ステップとを備え、
前記圧接ステップは、
前記配線パターンに導通接続された導通接続部に、前記最下層の半導体パッケージの底面に設けられた前記リードフレームを当接させる当接ステップと、
前記複数の半導体パッケージの内のそれぞれの半導体パッケージの側面に設けられた前記リードフレームの弾性力によって、該側面方向のリードフレームを保持する第１保持ステップと、
を備えることを特徴とする半導体装置の製造方法。
【請求項１１】
配線パターンが形成されたマザー基板を製造するマザー基板製造ステップと、
半導体チップの電極に接続されて少なくとも該半導体チップの側面方向及び該半導体チップの底面方向に設けられたリードフレームを有する半導体パッケージを製造する半導体パッケージ製造ステップと、
複数の前記半導体パッケージを積層し、該複数の半導体パッケージが有する前記リードフレーム同士を当接させて、前記複数の半導体パッケージの内の最下層の前記半導体パッケージのリードフレームを前記配線パターンに圧接する圧接ステップとを備え、
前記圧接ステップは、
前記複数の半導体パッケージの内の最上層の前記半導体パッケージを押圧する押圧部によって、前記最上層の前記半導体パッケージを前記マザー基板に向けて押圧する押圧ステップと、
前記押圧ステップと一体に行われて、前記マザー基板に係合する位置決め部によって、前記最下層の半導体パッケージを前記配線パターン上に位置決めする位置決めステップとを備え、
前記半導体パッケージの底面に設けられた第１リードフレーム部を上方に配置し、前記半導体パッケージの側面に設けられた第２リードフレーム部から延設されると共に前記半導体パッケージの上面に向けて折り曲げられて該上面に付勢可能な第３リードフレーム部を下方に配置した状態で複数の前記半導体パッケージを積層し、
前記押圧ステップは、前記押圧部と前記位置決め部とを一体化したケースの天板によって生じる押圧力によって、前記第３リードフレーム部を前記半導体パッケージの上面に付勢し、上層の前記半導体パッケージが備える前記第３リードフレーム部と下層の前記半導体パッケージが備える前記第１リードフレームとを当接させた状態で前記複数の半導体パッケージの内の最上層の半導体パッケージの前記第１リードフレーム部を、前記マザー基板に向けて押圧し、
前記位置決めステップは、前記ケースの側板に前記複数の半導体パッケージが備えるそれぞれの前記第２リードフレーム部を支えた状態で前記最下層の半導体パッケージが備える前記第３リードフレーム部を前記配線パターンに圧接する
ことを特徴とする半導体装置の製造方法。
【請求項１２】
前記ケースの側板は、係合爪部によって、前記マザー基板の下面に係合することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
上層の前記半導体パッケージの底面に設けられた第１リードフレーム部を、下層の前記半導体パッケージが備える前記第１リードフレーム部から延設されると共に該半導体チップの側面に向けて折り曲げられて該側面に付勢可能な第５リードフレーム部に当接させた状態で複数の前記半導体パッケージを積層し、
前記当接ステップは、前記配線パターンに導通し前記複数の半導体パッケージの積層方向に延設された導電層が備える圧接端子に前記最下層の半導体パッケージが備える前記第１リードフレーム部を圧接し、
前記第１保持ステップは、前記圧接端子を露出させた状態で前記導電層に装着されて前記マザー基板に立設した固定部材に、前記複数の半導体パッケージがそれぞれ備える前記第５リードフレーム部の弾性力により、該第５リードフレーム部を保持する
ことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１４】
前記半導体チップは、前記電極と接続された金属バンプを備え、前記金属バンプは、前記リードフレームが備える嵌合凹部に嵌合することを特徴とする請求項１０ないし１３の何れか１項に記載の半導体装置の製造方法。
【請求項１５】
前記金属バンプと前記嵌合凹部との嵌合部をレーザ溶接することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記圧接ステップは、
前記配線パターンに対して前記最下層の半導体パッケージの底面に設けられたリードフレームを当接させた状態で、前記複数の半導体パッケージの内のそれぞれの半導体パッケージの側面に設けられた前記リードフレームの弾性力によって、該側面のリードフレームを保持する第２保持ステップを備えることを特徴とする請求項１０ないし１５の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
例えば、特許文献１には、薄型でかつ複数の半導体チップを積層可能にした構造の半導体パッケージが開示されている。特許文献１の半導体パッケージは、半導体チップと、該半導体チップとリード線で導通した外部端子と、それらを保護封止したモールド部とからなるものである。さらに、特許文献１の半導体パッケージでは、外部端子は、少なくとも二段重ねで構成され、かつモールド部の底面、側面及び上面の三面に露出している。
【０００３】
特許文献１の半導体パッケージによれば、互いに異なる半導体パッケージの外部端子同士を重ね合わせることにより、外部端子同士が一体化され、複数の半導体チップの電気的な導通状態が安定する。さらに、特許文献１の半導体パッケージは、上記のように、複数の半導体チップの電気的な導通状態を安定させながら、複数の半導体チップを積層することができるため、積層マルチチップモジュール実装に適したものとなり、異種チップの積層が容易で高密度化を図ることができると共に、複数の半導体チップを積層した半導体装置を薄型化することができる。
【特許文献１】特開２００２−７６１７５号公報
【０００４】
なお、下記の特許文献２ないし特許文献４には、実装面積を低減させることができる半導体装置が開示されている。
【特許文献２】特開平８−１７２１４７号公報
【特許文献３】特開平７−１４９７９号公報
【特許文献４】特開２００５−７２１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の半導体パッケージにおいては、半導体チップ、リード線及び外部端子を封止したモールド部が設けられている。このため、上記の半導体パッケージでは、モールド部によって保護された半導体チップを複数に亘って積層すると、積層する半導体チップの数が増加するにつれて、モールド部の厚みが加算され、半導体装置の小型化を妨げることが懸念される。
【０００６】
また、上記の半導体パッケージでは、互いに異なる半導体パッケージの外部端子同士を重ね合わせる際に、外部端子の半田被膜を加熱する。そこで、上記の半導体パッケージでは、半田被膜を加熱する際の温度上昇によって、例えば、半導体チップに反りが生じることが考えられる。したがって、上記の半導体パッケージでは、半導体チップの反りによって、半導体パッケージを順次積層することが妨げられ、複数の半導体パッケージを積層することが困難になることが懸念される。
【０００７】
さらに、上記の半導体パッケージでは、互いに異なる複数の半導体パッケージの外部端子同士が、半田によって安定した固定状態を保っている。このため、例えば、出荷検査の際に半導体装置の不良が検出されると、半導体パッケージの外部端子同士の固定状態を解除することが容易ではないため、良好な半導体パッケージを含むすべての半導体パッケージを廃棄しなければならない。そこで、上記の半導体パッケージでは、良好な半導体パッケージを再利用することができず、良好な半導体装置を製造するためのコストが上昇することも懸念される。
【０００８】
この発明は、このような状況に鑑み提案されたものであって、半導体装置の小型化を妨げることがなく、半導体パッケージの積層が容易になり、良好な半導体パッケージを再利用することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明に係る半導体装置は、配線パターンが形成されたマザー基板と、半導体チップの電極に接続されて少なくとも該半導体チップの側面方向及び該半導体チップの底面方向に設けられたリードフレームを有する半導体パッケージと、複数の前記半導体パッケージを前記配線パターンに積層し、該複数の半導体パッケージが有する前記リードフレーム同士を当接させて、前記複数の半導体パッケージの内の最下層の前記半導体パッケージのリードフレームを前記配線パターンに圧接する圧接部とを備え、圧接部は、配線パターンに導通接続され、最下層の半導体パッケージの底面に設けられたリードフレームが当接する導通接続部と、複数の半導体パッケージの内のそれぞれの半導体パッケージの側面に設けられたリードフレームの弾性力によって、該側面のリードフレームを保持する第１保持部と、を備えることを特徴とする。
【００１０】
請求項１の発明に係る半導体装置によれば、半導体パッケージが、半導体チップの電極に接続されて少なくとも半導体チップの側面方向及び半導体チップの底面方向に設けられたリードフレームを有すると、半導体チップの電極とリードフレームとを接続するために、リード線や該リード線を封止するモールド部を設ける必要がない。そこで、請求項１の発明に係る半導体装置によれば、半導体パッケージにモールド部を設ける必要がないため、複数の半導体パッケージを積層する場合であっても、各半導体パッケージのモールド部の厚みが加算されることがない。したがって、請求項１の発明に係る半導体装置によれば、複数の半導体パッケージを積層する際に、各半導体パッケージのモールド部の厚みが加算されることがないため、複数の半導体パッケ−ジの積層高さを抑えることができ、複数の半導体パッケージが積層される半導体装置を小型化する要請に応えることができる。
さらに、請求項１の発明に係る半導体装置によれば、圧接部によって、複数の半導体パッケージを積層し、複数の半導体パッケージが有するリードフレーム同士を当接させて、複数の半導体パッケージの内の最下層の半導体パッケージのリードフレームを前記配線パターンに圧接すると、複数の半導体パッケージが備えるリードフレーム同士を、半田によって固定する場合とは異なり、半田を加熱する際の温度上昇によって、半導体パッケージが有する半導体チップに反りが生じることがない。そこで、請求項１の発明に係る半導体装置によれば、半導体チップの反りに起因して半導体パッケージを積層することが妨げられることがなく、複数の半導体パッケージを積層することが容易になる。
加えて、請求項１の発明に係る半導体装置によれば、複数の半導体パッケージが有するリードフレーム同士を当接させた上で、複数の半導体パッケージの内の最下層の半導体パッケージのリードフレームを、配線パターンに圧接させているため、リードフレーム同士を半田によって固定する場合とは異なり、複数の半導体パッケージの積層状態を解除することが容易になる。そこで、請求項１の発明に係る半導体装置によれば、積層状態を解除した複数の半導体パッケージの中に良品が含まれる場合には、良品の半導体パッケージを抽出し、該良品の半導体パッケージを再利用することができる。
【００１１】
請求項１０の発明に係る半導体装置の製造方法は、配線パターンが形成されたマザー基板を製造するマザー基板製造ステップと、半導体チップの電極に接続されて少なくとも該半導体チップの側面方向及び該半導体チップの底面方向に設けられたリードフレームを有する半導体パッケージを製造する半導体パッケージ製造ステップと、複数の前記半導体パッケージを積層し、該複数の半導体パッケージが有する前記リードフレーム同士を当接させて、前記複数の半導体パッケージの内の最下層の前記半導体パッケージのリードフレームを前記配線パターンに圧接する圧接ステップとを備え、圧接ステップは、配線パターンに導通接続された導通接続部に、最下層の半導体パッケージの底面に設けられたリードフレームを当接させる当接ステップと、複数の半導体パッケージの内のそれぞれの半導体パッケージの側面に設けられたリードフレームの弾性力によって、該側面方向のリードフレームを保持する第１保持ステップと、を備えることを特徴とする。
【００１２】
請求項１０の発明に係る半導体装置の製造方法によれば、半導体パッケージ製造ステップによって、半導体チップの電極に接続されて少なくとも半導体チップの側面方向及び半導体チップの底面方向に設けられたリードフレームを有する半導体パッケージを製造すると、製造される半導体パッケージにおいては、半導体チップの電極とリードフレームとを接続するために、リード線や該リード線を封止するモールド部を設ける必要がない。そこで、請求項１０の発明に係る半導体装置の製造方法によれば、半導体パッケージにモールド部を設ける必要がないため、複数の半導体パッケージを積層する場合であっても、各半導体パッケージのモールド部の厚みが加算されることがない。したがって、請求項１０の発明に係る半導体装置の製造方法によれば、複数の半導体パッケージを積層する際に、各半導体パッケージのモールド部の厚みが加算されることがないため、複数の半導体パッケ−ジの積層高さを抑えることができ、複数の半導体パッケージが積層される半導体装置を小型化する要請に応えることができる。
さらに、請求項１０の発明に係る半導体装置の製造方法によれば、圧接ステップによって、複数の半導体パッケージを積層し、複数の半導体パッケージが有するリードフレーム同士を当接させて、複数の半導体パッケージの内の最下層の半導体パッケージのリードフレームを前記配線パターンに圧接すると、複数の半導体パッケージが備えるリードフレーム同士を、半田によって固定する場合とは異なり、半田を加熱する際の温度上昇によって、半導体パッケージが有する半導体チップに反りが生じることがない。そこで、請求項１０の発明に係る半導体装置の製造方法によれば、半導体チップの反りに起因して半導体パッケージを積層することが妨げられることがなく、複数の半導体パッケージを積層することが容易になる。
加えて、請求項１０の発明に係る半導体装置の製造方法によれば、圧接ステップによって、複数の半導体パッケージを積層し、複数の半導体パッケージが有するリードフレーム同士を当接させた上で、複数の半導体パッケージの内の最下層の半導体パッケージのリードフレームを前記配線パターンに圧接させているため、リードフレーム同士を半田によって固定する場合とは異なり、複数の半導体パッケージの積層状態を解除することが容易になる。そこで、請求項１０の発明に係る半導体装置の製造方法によれば、積層状態を解除した複数の半導体パッケージの中に良品が含まれる場合には、良品の半導体パッケージを抽出し、該良品の半導体パッケージを再利用することができる。
【発明の効果】
【００１３】
本発明の半導体装置及びその製造方法によれば、半導体パッケージが、半導体チップの電極に接続されて少なくとも半導体チップの側面方向及び半導体チップの底面方向に設けられたリードフレームを有すると、半導体チップの電極とリードフレームとを接続するために、リード線や該リード線を封止するモールド部を設ける必要がない。そこで、本発明の半導体装置及びその製造方法によれば、半導体パッケージにモールド部を設ける必要がないため、複数の半導体パッケージを積層する場合であっても、各半導体パッケージのモールド部の厚みが加算されることがない。したがって、本発明の半導体装置及びその製造方法によれば、複数の半導体パッケージを積層する際に、各半導体パッケージのモールド部の厚みが加算されることがないため、複数の半導体パッケージが積層される半導体装置を小型化する要請に応えることができる。
さらに、本発明の半導体装置及びその製造方法によれば、複数の半導体パッケージを積層し、複数の半導体パッケージが有するリードフレーム同士を当接させて、複数の半導体パッケージの内の最下層の半導体パッケージのリードフレームを前記配線パターンに圧接すると、複数の半導体パッケージが備えるリードフレーム同士を、半田によって固定する場合とは異なり、半田を加熱する際の温度上昇によって、半導体パッケージが有する半導体チップに反りが生じることがない。そこで、本発明の半導体装置及びその製造方法によれば、半導体チップの反りに起因して半導体パッケージを積層することが妨げられることがなく、複数の半導体パッケージを積層することが容易になる。
加えて、本発明の半導体装置及びその製造方法によれば、複数の半導体パッケージが有するリードフレーム同士を当接させた上で、複数の半導体パッケージの内の最下層の半導体パッケージのリードフレームを、配線パターンに圧接させているため、リードフレーム同士を半田によって固定する場合とは異なり、複数の半導体パッケージの積層状態を解除することが容易になる。そこで、本発明の半導体装置及びその製造方法によれば、積層状態を解除した複数の半導体パッケージの中に良品が含まれる場合には、良品の半導体パッケージを抽出し、該良品の半導体パッケージを再利用することができる。
【発明を実施するための最良の形態】
【００１４】
＜実施形態１＞
本発明の実施形態１を、図１を参照しつつ説明する。図１は、本発明の実施形態１の半導体装置の概略断面図である。半導体装置１は、マザー基板１０と、半導体パッケージ２０と、半導体パッケージ収容ケース３０とを備えている。
【００１５】
マザー基板１０の上面には、配線パターン１１が形成されている。マザー基板１０の下面には、半田ボール１２が取り付けられている。マザー基板１０には、貫通孔１３が設けられている。本実施形態では、マザー基板１０には、４つの貫通孔１３が設けられている。
【００１６】
半導体パッケージ２０は、フリップチップ２１と、金属バンプ２２と、リードフレーム２３と、モールド部２４とを備えている。フリップチップ２１は、本発明の半導体チップに相当する。
【００１７】
フリップチップ２１の両端には、電極２５が設けられている。なお、図１においては、符号２５を、半導体パッケージ２０Ａが備えるフリップチップ２１のみについて図示したが、半導体パッケージ２０Ｂ及び半導体パッケージ２０Ｃについても、フリップチップ２１には、電極２５が設けられている。電極２５は、それぞれ金属バンプ２２に接続されている
【００１８】
リードフレーム２３は、第１リードフレーム２３ａと、第２リードフレーム２３ｂと、第３リードフレーム２３ｃとを備えている。第１リードフレーム２３ａは、フリップチップ２１の底面２１ａ及び後述のモールド部２４ｂの下面２４ｃに沿って配置されている。第１リードフレーム２３ａは、貫通孔２６を備えている。金属バンプ２２は、貫通孔２６に嵌合する。貫通孔２６は、本発明の嵌合凹部に相当する。
【００１９】
第２リードフレーム２３ｂは、後述するモールド部２４ｂの側面２４ｅに沿って配置されている。第３リードフレーム２３ｃは、モールド部２４ｂの上面２４ｄに沿って配置されている。
【００２０】
モールド部２４は、フリップチップ２１をリードフレーム２３と一体にするために形成されている。モールド部２４ａの縁面は、第１リードフレーム２３ａの縁面と同一面とされている。モールド部２４ｂは、フリップチップ２１の側面とリードフレーム２３との間に設けられた空間を充填するように形成されている。
【００２１】
半導体パッケージ２０Ａの第３リードフレーム２３ｃは、半導体パッケージ２０Ｂの第１リードフレーム２３ａに載置されている。半導体パッケージ２０Ｂの第３リードフレーム２３ｃは、半導体パッケージ２０Ｃの第１リードフレーム２３ａに載置されている。半導体パッケージ２０Ｃの第３リードフレーム２３ｃは、前記配線パターン１１に載置されている。
【００２２】
半導体パッケージ収容ケース３０は、爪部３１と、天板３２と、側板３３とを備えている。半導体パッケージ収容部３０は、エポキシ樹脂によって形成されている。爪部３１は、マザー基板１０の下面に係合している。爪部３１は、本発明の係合爪部に相当する。
【００２３】
天板３２は、半導体パッケージ２０Ａの第１リードフレーム２３ａに当接している。側板３３は、各半導体パッケージ２０Ａ〜２０Ｃが備える第２リードフレーム２３ｂに当接している。
【００２４】
次に、半導体装置１の製造方法を説明する。最初に、半導体装置１が備える半導体パッケージ２０の製造方法を、図２ないし図１２を用いて説明する。半導体パッケージ２０の製造工程では、図２に図示するように、最初に、リードフレーム固定工程を実行する。リードフレーム固定工程では、リードフレーム２３の底面に、テープＴ１を貼り付ける。テープＴ１には、接着性を備えたフィルムが用いられる。なお、リードフレーム２３には、予め、前記貫通孔２６が形成されている。
【００２５】
リードフレーム固定工程の後に、図３に図示するフリップチップ装着工程を実行する。フリップチップ装着工程では、フリップチップ２１が、ボンディングヘッドＢＨによって、吸着される。そして、ボンディングヘッドＢＨは、フリップチップ２１の金属バンプ２２を、リードフレーム２３の貫通孔２６に押し込む。これにより、金属バンプ２２が、貫通孔２６に嵌合し、フリップチップ２１の電極２５とリードフレーム２３との電気的な導通状態が確保される。金属バンプ２２が、貫通孔２６に嵌合した後に、ボンディングヘッドＢＨとフリップチップ２１との吸着状態を解除する。
【００２６】
フリップチップ装着工程の後に、図４に図示する樹脂モールド工程を実行する。樹脂モールド工程では、フリップチップ２１と一体化したリードフレーム２３を、金型内に設置する。そして、樹脂を金型内に注入し、該樹脂を、加熱及び硬化させる。これにより、フリップチップ２１及びリードフレーム２３が、モールド部２４と一体になる。
【００２７】
樹脂モールド工程の後に、図５に図示するテープ剥離工程を実行する。テープ剥離工程では、リードフレーム２３の底面に貼り付けられたテープＴ１（図４参照。）を取り外す。
【００２８】
テープ剥離工程の後に、図６に図示するリードフレームダイシング工程を実行する。リードフレームダイシング工程では、例えば、レーザカッタにより、切断部Ｃ１を形成し、フリップチップ２１Ａと一体化したリードフレーム２３を、フリップチップ２１Ｂと一体化したリードフレーム２３から分離する。さらに、レーザカッタにより、切断部Ｃ２、Ｃ３を形成し、各フリップチップ２１Ａ、２１Ｂのリードフレーム２３が所定の長さになるように調整される。切断部Ｃ２、Ｃ３の位置は、各フリップチップ２１Ａ、２１Ｂに形成するリードフレームの形状に応じ、適宜に決められる。
【００２９】
リードフレームダイシング工程の後に、図７に図示する金属バンプ溶接工程を実行する。金属バンプ溶接工程では、図示しない半導体レーザ素子により、レーザ光Ｌが、金属バンプ２２と貫通孔２６との嵌合部分に照射される。金属バンプ２２は、貫通孔２６に嵌合することに加えて、レーザ溶接によって貫通孔２６に固定される。
【００３０】
金属バンプ溶接工程の後に、図８に図示する保護テープ貼付工程を実行する。保護テープ貼付工程では、レーザ溶接によって金属バンプ２２が貫通孔２６に固定されたリードフレーム２３に、保護テープＴ２を貼り付ける。
【００３１】
保護テープ貼付工程の後に、図９に図示する削除工程を実行する。削除工程では、モールド部２４及び各フリップチップ２１Ａ、２１Ｂを削り取る。これにより、モールド部２４の厚み及び各フリップチップ２１Ａ、２１Ｂの厚みが、所定寸法に成形される。
【００３２】
削除工程の後に、図１０に図示するダイシング工程を実行する。ダイシング工程では、図示しないダイシングブレードによって、各切断部Ｃ１〜Ｃ３の位置で、リードフレーム２３が切断される。これにより、リードフレーム２３は、各切断部Ｃ１〜Ｃ３の位置で分離される。
【００３３】
ダイシング工程の後に、図１１に図示する保護テープ剥離工程を実行する。保護テープ剥離工程では、リードフレーム２３に貼り付けられた保護テープＴ２（図１０参照。）を取り外す。これにより、フリップチップ２１（２１Ａ、２１Ｂ）と、金属パンプ２２に固定されたリードフレーム２３と、モールド部２４とを備えた半導体パッケージ２０が形成される。
【００３４】
保護テープ剥離工程の後に、図１２に図示するリードフレーム加工工程を実行する。リードフレーム加工工程では、半導体パッケージ２０のリードフレーム２３が、モールド部２４ｂの底面２４ｃから該モールド部２４ｂの側面２４ｅに沿うように曲げられる。これによって、第１リードフレーム２３ａ及び第２リードフレーム２３ｂが形成される。
【００３５】
さらに、モールド部２４ｂの側面２４ｅに沿って形成されたリードフレーム２３の端部が、モールド部２４ｂの上面２４ｄに向けて曲げられる。これによって、第３リードフレーム２３ｃが形成される。
【００３６】
なお、半導体パッケージ２０を製造するに際しては、上述したフリップチップ装着工程によって、金属バンプ２２を、強固に貫通孔２６に嵌合することができる場合には、上述した金属バンプ溶接工程を省略してもよい。本実施形態では、リードフレーム固定工程からリードフレーム加工工程までを実行することが、本発明の半導体パッケージ製造ステップに相当する。
【００３７】
各半導体パッケージ２０Ａ〜２０Ｃに対しては、検査工程において、リードフレームの導通検査を行う。その後、各半導体パッケージ２０Ａ〜２０Ｃを、半導体パッケージ収容ケース３０に順次収める。半導体パッケージ収容ケース３０の天板３２から側板３３と爪部３１のとの境界部までの間の寸法Ａ（図１３参照。）は、以下の計算式を用いた計算結果によって決められる。
Ａ＝[Ｎ×{Ｂ−（Ｃ／２）}]＋Ｄ
ここで、Ｂ：第１リードフレーム２３ａと第３リードフレーム２３ｃとの間の最大寸法
Ｃ：第３リードフレーム２３ｃとフリップチップ２１の上面２１ｂとの間の最大寸法
Ｄ：マザー基板１０の厚み寸法
Ｎ：半導体パッケージの数量（本実施形態では、Ｎ＝３）
【００３８】
半導体装置１を製造するに際しては、図１３に図示するように、半導体パッケージ２０Ａを、第１リードフレーム２３ａが半導体パッケージ収容ケース３０の天板３２に当接するように、該収容ケース３０に収める。このとき、半導体パッケージ２０Ａの第２リードフレーム２３ｂは、半導体パッケージ収容ケース３０の側板３３に当接している。
【００３９】
続いて、半導体パッケージ２０Ｂ及び半導体パッケージ２０Ｃを、半導体パッケージ収容ケース３０に順次収める。ここでは、半導体パッケージ２０Ｂの第１リードフレーム２３ａを、半導体パッケージ２０Ａの第３リードフレーム２３ｃと接触させる。半導体パッケージ２０Ｂの第２リードフレーム２３ｂも、半導体パッケージ収容ケース３０の側板３３に当接している。加えて、半導体パッケージ２０Ｃの第１リードフレーム２３ａを、半導体パッケージ２０Ｂの第３リードフレーム２３ｃと接触させる。半導体パッケージ２０Ｃの第２リードフレーム２３ｂも、半導体パッケージ収容ケース３０の側板３３に当接している。
【００４０】
次に、図１４に図示するように、半導体パッケージ収容ケース３０の爪部３１を、マザー基板１０の貫通孔１３に圧入し、マザー基板１０の下面１４に係合させる。爪部３１を貫通孔１３に圧入する際には、半導体パッケージ収容ケース３０の天板３２によって、半導体パッケージ２０Ａの第１リードフレーム２３ａが、マザー基板１０に向けて押される。半導体パッケージ２０Ａの第１リードフレーム２３ａが、マザー基板１０に向けて押されると、各半導体パッケージ２０Ａ〜２０Ｃの第３リードフレーム２３ｃが、マザー基板１０に向けて押される。このため、天板３２によって加えられる力によって、各第３リードフレーム２３ｃが変形し、図１に図示するように、半導体パッケージ２０Ａの第３リードフレーム２３ｃが、半導体パッケージ２０Ｂの第１リードフレーム２３ａに押し付けられると共に、半導体パッケージ２０Ｂの第３リードフレーム２３ｃが、半導体パッケージ２０Ｃの第１リードフレーム２３ａに押し付けられる。加えて、半導体パッケージ２０Ｃの第３リードフレーム２３ｃが、配線パターン１１に押し付けられる。そこで、互いに当接した各半導体パッケージ２０Ａ〜２０Ｃのリードフレーム２３が、マザー基板１０の配線パターン１１に導通する。
【００４１】
本実施形態では、半導体パッケージ収容ケース３０が、本発明のケースに相当する。半導体パッケージ収容ケース３０の天板３２は、本発明の圧接部及び押圧部に相当する。半導体パッケージ収容ケース３０の側板３３は、本発明の圧接部及び位置決め部に相当する。
【００４２】
本実施形態では、半導体パッケージ収容ケース３０の天板３２によって、各半導体パッケージ２０Ａ〜２０Ｃの第３リードフレーム２３ｃが、マザー基板１０の配線パターン１１に向けて押されることが、本発明の圧接ステップに相当する。また、半導体パッケージ収容ケース３０の天板３２によって、半導体パッケージ２０Ａの第１リードフレーム２３ａが、マザー基板１０に向けて押されることは、本発明の押圧ステップに相当する。さらに、半導体パッケージ２０Ｃを半導体パッケージ収容ケース３０に収容し、半導体パッケージ２０Ｃの第３リードフレーム２３ｃが、配線パターン１１に押し付けられることは、本発明の位置決めステップに相当する。なお、本発明のマザー基板製造ステップは、マザー基板１０に配線パターン１１を形成する公知の方法によって実現される。
【００４３】
＜実施形態１の効果＞
本実施形態の半導体装置１及びその製造方法によれば、半導体パッケージ収容ケース３０の天板３２によって、３つの半導体パッケージ２０Ａ〜２０Ｃの内の最下層の半導体パッケージ２０Ｃを、マザー基板１０に向けて押圧し、半導体パッケージ収容ケース３０の側板３３が、マザー基板１０に係合し、最下層の半導体パッケージ２０Ｃを、配線パターン１１上に位置決めしている。そこで、本実施形態の半導体装置１及びその製造方法によれば、天板３２によって、最上層の半導体パッケージ２０Ａに加えられた押圧力により、最上層の半導体パッケージ２０Ａから最下層の半導体パッケージ２０Ｃに至る複数の半導体パッケージを相互に圧接させることができため、３つの半導体パッケージ２０Ａ〜２０Ｃを積層するために、半田を用いる必要がない。さらに、マザー基板１０に係合する側板３３が、最下層の半導体パッケージ２０Ｃを、配線パターン１１上に位置決めするため、天板３２と一体になった側板３３が、天板３２によって加えられる押圧力を保持しており、最下層の半導体パッケージ２０Ｃを配線パターン１１上に位置決めするために、半田を用いる必要がない。したがって、本実施形態の半導体装置１及びその製造方法によれば、３つの半導体パッケージ２０Ａ〜２０Ｃを積層する際や、最下層の半導体パッケージ２０Ｃを配線パターン１１上に位置決めする際には、半田を用いる必要がないため、半田を加熱する際の温度上昇によって、各半導体パッケージ２０Ａ〜２０Ｃが有するフリップチップ２１に反りが生じることがない。このため、半導体装置１を製造するに際しては、フリップチップ２１の反りに起因して半導体パッケージ２０Ａ〜２０Ｃを積層することが妨げられることがなく、３つの半導体チップ２０Ａ〜２０Ｃを積層することが容易になる。
【００４４】
本実施形態の半導体装置１及びその製造方法によれば、半導体パッケージ２０Ｂの第１リードフレーム２３ａを、半導体パッケージ２０Ａの第３リードフレーム２３ｃと接触させると共に、半導体パッケージ２０Ｃの第１リードフレーム２３ａを、半導体パッケージ２０Ｂの第３リードフレーム２３ｃと接触させた状態で、半導体パッケージ収容ケース３０の天板３２によって、最上層の半導体パッケージ２０Ａに押圧力が加えられる。その後、前記押圧力により、各第３リードフレーム２３ｃが変形し、半導体パッケージ２０Ａの第３リードフレーム２３ｃが、半導体パッケージ２０Ｂの第１リードフレーム２３ａに押し付けられると共に、半導体パッケージ２０Ｂの第３リードフレーム２３ｃが、半導体パッケージ２０Ｃの第１リードフレーム２３ａに押し付けられる。そこで、本実施形態の半導体装置１及びその製造方法によれば、最上層の半導体パッケージ２０Ａに加えられた押圧力によって、各半導体パッケージ２０Ａ〜２０Ｃのリードフレーム２３同士が当接する状態が保たれると、半田を用いずに、前記リードフレーム２３同士の導通状態を確保することができる。したがって、本実施形態の半導体装置１及びその製造方法によれば、各半導体パッケージ２０Ａ〜２０Ｃのリードフレーム２３同士の導通状態を確保するために、半田を用いる必要がなく、半田を加熱する際の温度上昇によって、各半導体パッケージ２０Ａ〜２０Ｃが有するフリップチップ２１に反りが生じることを防ぐことができる。
また、本実施形態の半導体装置１及びその製造方法によれば、各半導体パッケージ２０Ａ〜２０Ｃのリードフレーム同士が当接する状態が保たれ、各半導体パッケージ２０Ａ〜２０Ｃの第２リードフレーム２３ｂが、側板３３に当接した状態で、最下層の半導体パッケージ２０Ｃの第３リードフレーム２３ｃを配線パターン１１に押し付けている。そこで、本実施形態の半導体装置１及びその製造方法によれば、各半導体パッケージ２０Ａ〜２０Ｃの第２リードフレーム部２３ｂが、側板３３に当接することにより、各半導体パッケージ２０Ａ〜２０Ｃが移動することを防ぐことができ、３つの半導体パッケージ２０Ａ〜２０Ｃを積層する状態を保つことができる。
【００４５】
本実施形態の半導体装置１及びその製造方法によれば、半導体パッケージ収容ケース３０の爪部３１を、マザー基板１０の下面１４に係合させると、爪部３１をマザー基板１０の下面１４に押す付けることができ、半導体パッケージ収容ケース３０の側板３３を、マザー基板１０に固定することができる。そこで、本実施形態の半導体装置１及びその製造方法によれば、側板３３をマザー基板１０に固定すると、側板３３に、各半導体パッケージ２０Ａ〜２０Ｃの第２リードフレーム２３ｂを強固に当接させることができ、３つの半導体パッケージ２０Ａ〜２０Ｃを積層する状態を保ち続けることができる。
【００４６】
本実施形態の半導体装置１及びその製造方法によれば、フリップチップ２１が、電極２５に接続された金属バンプ２２を備えると共に、第１リードフレーム２３ａが、金属バンプ２２と嵌合する貫通孔２６を備えると、金属バンプ２２を貫通孔２６に嵌合させることにより、電極２５を第１リードフレーム２３ａに接続することができる。そこで、本実施形態の半導体装置１及びその製造方法によれば、電極２５を第１リードフレーム２３ａに接続するために、リード線や該リード線を封止するモールド部を介在させる必要がないため、各半導体パッケージ２０Ａ〜２０Ｃの厚み寸法にモールド部の厚み寸法が加算されることがない。したがって、本実施形態の半導体装置１及びその製造方法によれば、各半導体パッケージ２０Ａ〜２０Ｃの厚み寸法が増加することを防ぐことができる。
【００４７】
本実施形態の半導体装置１及びその製造方法によれば、金属バンプ２２と第１リードフレーム２３ａの貫通孔２６との嵌合部分をレーザ溶接すると、嵌合部分の溶接変形を抑えながら、金属バンプ２２と貫通孔２６とを接合させることができ、金属バンプ２２と第１リードフレーム２３ａとの接続状態を強固にすることができる。
【００４８】
本実施形態の半導体装置１によれば、天板３２から側板３３と爪部３１との境界部までの間の寸法Ａ（図１３参照。）を、上述した計算式の計算結果によって定めると、寸法Ａが計算要素（Ｃ／２）を反映して定められるため、３つの半導体パッケージ２０Ａ〜２０Ｃを、半導体パッケージ収容ケース３０に収めた場合に、過度に各半導体パッケージ２０Ａ〜２０Ｃの第３リードフレーム２３ｃが、フリップチップ２１の上面２１ｂに押されることを防ぐことができる。そこで、本実施形態の半導体装置１によれば、上層の半導体パッケージの第３リードフレーム２３ｃと下層の半導体パッケージの第１リードフレーム２３ａとが過度に圧接することを防ぐことができ、各半導体パッケージ２０Ａ〜２０Ｃのリードフレーム２３が損傷することを防ぎながら、各半導体パッケージ２０Ａ〜２０Ｃのリードフレーム２３同士を圧接させることができる。
【００４９】
＜実施形態２＞
本発明の実施形態２を、図１５を参照しつつ説明する。図１５は、本発明の実施形態２の半導体装置１Ａの概略断面図である。ここでは、実施形態１と同一の構成は同一の符号を付し、その説明を省略する。半導体装置１Ａは、マザー基板１０Ａと、半導体パッケージ２０と、スクリュボルト４０と、押えボルト５０とを備えている。
【００５０】
マザー基板１０Ａは、貫通孔１４を備えている。本実施形態では、マザー基板１０Ａには、１つの貫通孔１４が設けられている。
【００５１】
各半導体パッケージ２０Ｄ〜２０Ｆは、リードフレーム２３及び切欠孔２７を備えている。リードフレーム２３は、第１リードフレーム２３ａと、第２リードフレーム２３ｂと、第４リードフレーム２３ｄとを備えている。第４リードフレーム２３ｄは、モールド部２４ｂの上面２４ｄに沿って形成されている。
【００５２】
半導体パッケージ２０Ｄの第４リードフレーム２３ｄは、半導体パッケージ２０Ｅの第１リードフレーム２３ａに載置されている。半導体パッケージ２０Ｅの第４リードフレーム２３ｄは、半導体パッケージ２０Ｆの第１リードフレーム２３ａに載置されている。半導体パッケージ２０Ｆの第４リードフレーム２３ｄは、マザー基板１０Ａの配線パターン１１に載置されている。
【００５３】
切欠孔２７は、半円形状に形成されている。スクリュボルト４０は、頭部４１と、ねじタップ部４２とを備えている。頭部４１の直径寸法は、スクリュボルト４０の外径寸法及び前記貫通孔１４の外径寸法よりも大きい値に設定されている。ねじタップ部４２は、スクリュボルト４０の先端から頭部４１に向けた所定長さに亘り、スクリュボルト４０の外周に刻設されている。
【００５４】
スクリュボルト４０は、マザー基板１０Ａの貫通孔１４及び各半導体パッケージ２０Ｄ〜２０Ｆの切欠孔２７に挿通されている。頭部４１は、マザー基板１０Ａの下面に係止している。ねじタップ部４２の一部は、積層状態の半導体パッケージ２０Ｄ〜２０Ｆの内の最上層の半導体パッケージ２０Ｄから突出して配置されている。
【００５５】
押えボルト５０は、ねじタップ部４２に螺合し、スクリュボルト４０に締め付けられている。スクリュボルト４０に締め付けられた押えボルト５０は、積層状態の半導体パッケージの内の最上層の半導体パッケージ２０Ｄを押え付け、積層状態の半導体パッケージ２０Ｄ〜２０Ｆを、マザー基板１０Ａに固定している。
【００５６】
次に、半導体装置１Ａの製造方法を説明する。本実施形態では、上述した実施形態１のリードフレーム加工工程と同様に、第１リードフレーム２３ａ及び第２リードフレーム２３ｂが形成される。さらに、本実施形態では、リードフレーム加工工程において、モールド部２４ｂの側面に沿って形成されたリードフレーム２３の端部が、モールド部２４ｂの上面２４ｄに向けて曲げられる。これにより、第４リードフレーム２３ｄが形成される。
【００５７】
各半導体パッケージ２０Ｄ〜２０Ｆに対しては、実施形態１の各半導体パッケージ２０Ａ〜２０Ｃと同様に、導通検査を行う。その後、図１６に図示するように、半導体パッケージ２０Ｅの第４リードフレーム２３ｄを、半導体パッケージ２０Ｆの第１リードフレーム２３ａに載置する。このとき、半導体パッケージ２０Ｅの切欠部２７の開口部２８が、半導体パッケージ２０Ｆの切欠孔２７の開口部２８の上方に位置する。
【００５８】
続いて、半導体パッケージ２０Ｄの第４リードフレーム２３ｄを、半導体パッケージ２０Ｅの第１リードフレーム２３ａに載置する。このとき、半導体パッケージ２０Ｄの切欠部２７の開口部２８が、半導体パッケージ２０Ｅの切欠孔２７の開口部２８の上方に位置する。これにより、半導体パッケージ２０Ｆを最下層に配置した上で、半導体パッケージ２０Ｅを中間層に配置すると共に、半導体パッケージ２０Ｄを最上層に配置して、３つの半導体パッケージ２０Ｄ〜２０Ｆが積層される。
【００５９】
図１７に図示するように、各層の半導体パッケージ２０Ｄ〜２０Ｆは、それぞれ２組の半導体パッケージ２０を用いて形成する。２つの半導体パッケージを組み合せる際には、２つの切欠部２７が組み合せられて、円形状の開口部２８が形成される。
【００６０】
その後、図１６に図示するように、最下層の半導体パッケージ２０Ｆの第リード４フレーム２３ｄを、マザー基板１０Ａの配線パターン１１に載置する。そして、スクリュボルト４０を、マザー基板１０Ａの下面から貫通孔１４に挿入する。スクリュボルト４０は、頭部４１がマザー基板１０Ａの下面に係止されるまで、貫通孔１４から各半導体パッケージ２０Ｆ〜２０Ｄの開口部２８に向けて挿通される。
【００６１】
次に、押えボルト５０を、スクリュボルト４０のねじタップ部４２に螺合させる。続いて、押えボルト５０を回転させ、押えボルト５０を、スクリュボルト４０に仮止めする。その後は、押えボルト５０の締付力を調整することにより、押えボルト５０を本締めし、押えボルト５０を、半導体パッケージ２０Ｄに固定する。半導体パッケージ２０Ｄに固定された押えボルト５０により、最上層の半導体パッケージ２０Ｄの第４リードフレーム２３ｄが、中間層の半導体パッケージ２０Ｅの第１リードフレーム２３ａを押圧すると共に、中間層の半導体パッケージ２０Ｅの第４リードフレーム２３ｄが、最下層の半導体パッケージ２０Ｆの第１リードフレーム２３ａを押圧する。
【００６２】
さらに、半導体パッケージ２０Ｄに固定された押えボルト５０により、中間層の半導体パッケージ２０Ｅの第４リードフレーム２３ｄが、マザー基板１０Ａに向けて、最下層の半導体パッケージ２０Ｆの第４リードフレーム２３ｄを押圧する。そこで、半導体パッケージ２０Ｆの第４リードフレーム２３ｄは、配線パターン１１に圧接される。このため、押えボルト５０によって、互いに圧接した各半導体パッケージ２０Ｄ〜２０Ｆのリードフレーム２３が、配線パターン１１に導通する。
【００６３】
本実施形態では、スクリュボルト４０が、本発明の連通棒に相当する。押えボルト５０は、本発明の調整ボルトに相当する。また、本実施形態では、スクリュボルト４０を、頭部４１がマザー基板１０Ａの下面に係止されるまで、貫通孔１４から各半導体パッケージ２０Ｆ〜２０Ｄの開口部２８に向けて挿通させることは、本発明の位置決めステップに相当する。さらに、押えボルト５０の締付力を調整することにより、押えボルト５０がマザー基板１０Ａに向けて半導体パッケージ２０Ｄを押圧することは、本発明の押圧ステップに相当する。
【００６４】
＜実施形態２の効果＞
本実施形態の半導体装置１Ａ及びその製造方法によれば、スクリュボルト４０の頭部４１をマザー基板１０Ａの下面に係止すると共に、スクリュボルト４０を、各半導体パッケージ２０Ｆ〜２０Ｄの開口部２８に連通させ、スクリュボルト４０のねじタップ部４２に締め付けられた押えボルト５０によって、積層状態の半導体パッケージの内の最上層の半導体パッケージ２０Ｄを押え付けている。そこで、押えボルト５０の締付力を調整することにより、最上層の半導体パッケージ２０Ｄから中間層の半導体パッケージ２０Ｅ及び最下層の半導体パッケージ２０Ｆに伝達する押圧力を調整することができる。このため、本実施形態の半導体装置１Ａ及びその製造方法によれば、押圧力を調整することにより、各半導体パッケージ２０Ｄ〜２０Ｆのリードフレーム２３同士の当接状態を最適に調整することができると共に、最下層の半導体パッケージ２０Ｆの第４リードフレーム２３ｄを、配線パターン１１に最適に圧接させることができる。
【００６５】
＜実施形態３＞
本発明の実施形態３を、図１８を参照しつつ説明する。図１８は、本発明の実施形態３の半導体装置１Ｂの概略断面図である。ここでは、実施形態１及び実施形態２と同一の構成は同一の符号を付し、その説明を省略する。半導体装置１Ｂは、マザー基板１０Ｂと、半導体パッケージ２０と、半導体パッケージ支持部材６０とを備えている。
【００６６】
各半導体パッケージ２０Ｇ〜２０Ｉは、それぞれリードフレーム２３を備えている。リードフレーム２３は、第１リードフレーム２３ａと、第５リードフレーム２３ｅとを備えている。第５リードフレーム２３ｅは、第１リードフレーム２３ａから延設され、モールド部２４ｂの側面２４ｅに向けて折り曲げられている。
【００６７】
半導体パッケージ２０Ｇには、スペーサＳ１を介し、半導体パッケージ２０Ｈが載置されている。半導体パッケージ２０Ｇの第５リードフレーム２３ｅの先端部は、半導体パッケージ２０Ｈの第１リードフレーム２３ａの側端に当接している。
【００６８】
半導体パッケージ２０Ｈには、スペーサＳ２を介し、半導体パッケージ２０Ｉが載置されている。半導体パッケージ２０Ｈの第５リードフレーム２３ｅの先端部は、半導体パッケージ２０Ｉの第１リードフレーム２３ａの側端に当接している。なお、スペーサＳ１、Ｓ２は、エポキシ樹脂によって形成されている。
【００６９】
半導体パッケージ支持部材６０は、絶縁樹脂層６１と、導電層６２とを備えている。導電層６２は、接続端子６３を備えている。絶縁樹脂層６１の外側面６４は、半田Ｈによって、マザー基板１０Ｂの上面及び配線パターン１１に固定されている。導電層６２は、半導体パッケージ２０Ｇ〜２０Ｉの積層方向に向けて、マザー基板１０Ｂに立設されている。接続端子６３は、マザー基板１０Ｂの配線パターン１１に導通接続されている。
【００７０】
接続端子６３には、半導体パッケージ２０Ｇの第１リードフレーム２３ａが当接している。また、半導体パッケージ２０Ｇの第５リードフレーム２３ｅは、該第５リードフレーム２３ｅの弾性力により、絶縁樹脂層６１の内側面６５に押し当てられている。各半導体パッケージ２０Ｈ、２０Ｉについても、半導体パッケージ２０Ｇと同様に、それぞれの第５リードフレーム２３ｅが、絶縁樹脂層６１の内側面６５に押し当てられている。
【００７１】
次に、半導体装置１Ｂの製造方法を、図１９を用いて説明する。本実施形態では、実施形態１及び実施形態２と同様に、リードフレーム加工工程を実行する。本実施形態では、リードフレーム加工工程において、モールド部２４ｂの底面２４ｃに沿って形成されたリードフレーム２３が、モールド部２４ｂの側面２４ｅに向けて折り曲げられる。これによって、第１リードフレーム２３ａ及び第５リードフレーム２３ｅが形成される。
【００７２】
半導体装置１Ｂの製造方法では、最初に、接続端子６３を露出させた状態で、導電層６２に絶縁樹脂層６１を装着することにより、半導体パッケージ支持部材６０を形成する。その後、絶縁樹脂層６１の固定端子６６及び導電層６２の接続端子６３を、配線パターン１１に載置し、半導体パッケージ支持部材６０を、マザー基板１０Ｂに仮置きする。
【００７３】
２つの半導体パッケージ支持部材６０の内側面６５同士が対向する寸法Ｆは、以下の計算式を用いた計算結果によって決められる。
Ｆ＝Ｇ−Ｈ
ここで、Ｇ：半導体パッケージの両側の第５リードフレーム２３ｅ同士の間の最大寸法
Ｈ：第５リードフレーム２３ｅとモールド部２４ｂの側面２４ｅとの間の最大寸法
【００７４】
続いて、接続端子６３を配線パターン１１に載置し、半導体パッケージ支持部材６０をマザー基板１０Ｂに仮置きした状態で、半田Ｈによって、半導体パッケージ支持部材６０の固定端子６６を覆う。これにより、半田Ｈが、固定端子６６をマザー基板１０Ｂの上面に固定すると共に、接続端子６３が、配線パターン１１に当接する。
【００７５】
そして、図１９に図示するように、第５リードフレーム２３ｅの弾性力に抗し、半導体パッケージ２０Ｇの第５リードフレーム２３ｅを、半導体パッケージ支持部材６０の内側面６５に沿わせながら、半導体パッケージ２０Ｇの第１リードフレーム２３ａを、接続端子６３に近づける。その後、半導体パッケージ２０Ｇの第１リードフレーム２３ａを、接続端子６３に当接させる。
【００７６】
次に、半導体パッケージ２０Ｇが備えるモールド部２４ｂの上面２４ｄ及びフリップチップ２１の上面に、スペーサＳ１を載置する。続いて、半導体パッケージ２０Ｇと同様に、半導体パッケージ２０Ｈの第５リードフレーム２３ｅを、半導体パッケージ支持部材６０の内側面６５に沿わせながら、半導体パッケージ２０Ｈを、スペーサＳ１に近づける。ここでは、スペーサＳ１の厚み寸法を適宜に調整し、スペーサＳ１の上面が、半導体パッケージ２０Ｇの第５リードフレーム２３ｅの先端部と同一高さになるように設定されている。そこで、半導体パッケージ２０Ｈの第１リードフレーム２３ａを、スペーサＳ１に当接させると、半導体パッケージ２０Ｈの第１リードフレーム２３ａの側端に、半導体パッケージ２０Ｇの第５リードフレーム２３ｅが当接する。
【００７７】
さらに、半導体パッケージ２０Ｈが備えるモールド部２４ｂの上面２４ｄ及びフリップチップ２１の上面に、スペーサＳ２を載置する。その後、半導体パッケージ２０Ｇ及び半導体パッケージ２０Ｈと同様に、半導体パッケージ２０Ｉの第５リードフレーム２３ｅを、半導体パッケージ支持部材６０の内側面６５に沿わせながら、半導体パッケージ２０Ｉを、スペーサＳ２に近づける。その後、半導体パッケージ２０Ｉの第１リードフレーム２３ａを、スペーサＳ２に当接させると、半導体パッケージ２０Ｉの第１リードフレーム２３ａの側端に、半導体パッケージ２０Ｈの第５リードフレーム２３ｅが当接する。
【００７８】
本実施形態の半導体装置１Ｂでは、最上層の半導体パッケージ２０Ｉの第１リードフレーム２３ａの側端が、中間層の半導体パッケージ２０Ｈの第５リードフレーム２３ｅの先端部に当接した状態で、中間層の半導体パッケージ２０Ｈに、最上層の半導体パッケージ２０Ｉが積層される。
【００７９】
加えて、中間層の半導体パッケージ２０Ｈの第１リードフレーム２３ａの側端が、最下層の半導体パッケージ２０Ｇの第５リードフレーム２３ｅの先端部に当接した状態で、最下層の半導体パッケージ２０Ｇに、中間層の半導体パッケージ２０Ｈが積層される。
【００８０】
さらに、最下層の半導体パッケージ２０Ｇの第１リードフレーム２３ａは、該半導体パッケージ２０Ｇの上方に積層された半導体パッケージ２０Ｈ、２０Ｉによって、接続端子６３に圧接する。このため、互いに当接した各半導体パッケージ２０Ｇ〜２０Ｉのリードフレーム２３が、接続端子６３を介し、配線パターン１１に導通する。
【００８１】
また、本実施形態の半導体装置１Ｂでは、各半導体パッケージ２０Ｇ〜２０Ｉの第５リードフレーム２３ｅの弾性力によって、該第５リードフレーム２３ｅが、半導体パッケージ支持部材６０の内側面６５に押し当てられ、各半導体パッケージ２０Ｇ〜２０Ｉが、前記内側面６５に保持される。
【００８２】
本実施形態では、接続端子６３が、本発明の圧接端子に相当する。導電層６２及び接続端子６３は、本発明の導通接続部に相当する。絶縁樹脂層６１は、本発明の固定部材（第１保持部）に相当する。
【００８３】
本実施形態では、最下層の半導体パッケージ２０Ｇの第１リードフレーム２３ａを接続端子６３に圧接させることが、本発明の当接ステップに相当する。また、各半導体パッケージ２０Ｇ〜２０Ｉの第５リードフレーム２３ｅの弾性力によって、各半導体パッケージ２０Ｇ〜２０Ｉが前記内側面６５に保持されることは、本発明の第１保持ステップに相当する。
【００８４】
＜実施形態３の効果＞
本実施形態の半導体装置１Ｂ及びその製造方法では、配線パターン１１に当接した接続端子６３に、最下層の半導体パッケージ２０Ｇの第１リードフレーム２３ａを圧接する。加えて、各半導体パッケージ２０Ｇ〜２０Ｉが、第１リードフレーム２３ａと第５リードフレーム２３ｅとを当接させた状態で、各半導体パッケージ２０Ｇ〜２０Ｉの第５リードフレーム２３ｅを、該第５リードフレーム２３ｅの弾性力により、絶縁樹脂層６１の内側面６５に押し当てて、各半導体パッケージ２０Ｇ〜２０Ｉを、絶縁樹脂層６１の内側面６５に保持している。そこで、３つの半導体パッケージ２０Ｇ〜２０Ｉを積層保持するために、半田を用いていないため、第５リードフレーム２３ｅの弾性力を解除することにより、各半導体パッケージ２０Ｇ〜２０Ｉを内側面６５に保持する状態を解除し、３つの半導体パッケージ２０Ｇ〜２０Ｉの積層状態を、容易に解除することができる。このため、３つの半導体パッケージ２０Ｇ〜２０Ｉを積層状態を解除した後に、各半導体パッケージ２０Ｇ〜２０Ｉを分離するができ、分離した半導体パッケージを再利用することができる。
【００８５】
本実施形態の半導体装置１Ｂによれば、２つの半導体パッケージ支持部材６０の内側面６５同士が対向する寸法Ｆ（図１９参照。）を、上述した計算式の計算結果によって定めると、寸法Ｆが計算要素（Ｇ）を反映して定められるため、各半導体パッケージ２０Ｇ〜２０Ｉの第５リードフレーム２３ｅを、過度にモールド部２４ｂの側面２４ｅに接近させることを防ぐことができる。そこで、本実施形態の半導体装置１Ｂによれば、各半導体パッケージ２０Ｇ〜２０Ｉの第５リードフレーム２３ｅの弾性力が、過度に半導体パッケージ支持部材６０の内側面６５に働くことがなく、第５リードフレーム２３ｅが損傷することを防ぐことができる。
【００８６】
本発明は、上述した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において構成の一部を適宜変更して実施することができる。上述した実施形態３とは異なり、図２０に図示する半導体装置１Ｃのように、導電層６２に接続端子６３を設けずに、最下層の半導体パッケージ２０Ｇの第１リードフレーム２３ａを、該半導体パッケージ２０Ｇの上方に積層された半導体パッケージ２０Ｈ、２０Ｉによって、配線パターン１１に圧接してもよい。絶縁樹脂層６１Ａは、本発明の第２保持部に相当する。また、各半導体パッケージ２０Ｇ〜２０Ｉの第５リードフレーム２３ｅの弾性力によって、各半導体パッケージ２０Ｇ〜２０Ｉが前記内側面６５に保持されることは、本発明の第２保持ステップに相当する。
【００８７】
半導体装置１Ｃにおいても、実施形態３の半導体装置１Ｂと同様に、３つの半導体パッケージ２０Ｇ〜２０Ｉを積層状態を解除した後に、各半導体パッケージ２０Ｇ〜２０Ｉを分離するができ、分離した半導体パッケージを再利用することができる。
【００８８】
さらに、図２１に図示する半導体装置１Ｄのように、各半導体パッケージ２０Ｊ〜２０Ｌに第１リードフレーム２３ａのみを形成し、スペーサＳ１１、Ｓ１２を挟んで３つの半導体パッケージ２０Ｊ〜２０Ｌを積層した上で、最下層の半導体パッケージ２０Ｊの第１リードフレーム２３ａを接続端子６３に圧接させてもよい。半導体装置１Ｄでは、マザー基板１０Ｃの上面と最下層の半導体パッケージ２０Ｊとの間には、スペーサＳ１３が配置されている。
【００８９】
半導体装置１Ｄでは、上述した実施形態１ないし実施形態３とは異なり、各半導体パッケージ２０Ｊ〜２０Ｌについては、モールド部２４ｂの側面方向や上面方向に、リードフレームを形成する必要がない。このため、半導体装置１Ｄを製造するに際しては、実施形態１ないし実施形態３に比べて、各半導体パッケージ２０Ｊ〜２０Ｌにリードフレームを形成する箇所を少なくすることができ、各半導体パッケージ２０Ｊ〜２０Ｌのリードフレーム加工工程を短縮することができる。
【００９０】
加えて、半導体装置１Ｄでは、モールド部２４ｂの側面方向に、リードフレームを形成する必要がないため、各半導体パッケージ２０Ｊ〜２０Ｌの幅寸法を縮小することができる。そこで、３つの半導体パッケージ２０Ｊ〜２０Ｌを積層配置するためのマザー基板１０Ｃの寸法も縮小することができるため、実施形態１ないし実施形態３の半導体装置に比べて、半導体装置１Ｄの平面寸法を縮小することができる。
【図面の簡単な説明】
【００９１】
【図１】実施形態１の半導体装置の概略断面図である。
【図２】リードフレーム固定工程の説明図である。
【図３】フリップチップ装着工程の説明図である。
【図４】樹脂モールド工程の説明図である。
【図５】テープ剥離工程の説明図である。
【図６】リードフレームダイシング工程の説明図である。
【図７】金属バンプ溶接工程の説明図である。
【図８】保護テープ貼付工程の説明図である。
【図９】削除工程の説明図である。
【図１０】ダイシング工程の説明図である。
【図１１】保護テープ剥離工程の説明図である。
【図１２】リードフレーム加工工程の説明図である。
【図１３】半導体パッケージを半導体パッケージ収容ケースに収容する工程の説明図である。
【図１４】マザー基板と半導体パッケージ収容ケースとを係合させる工程の説明図である。
【図１５】実施形態２の半導体装置の概略断面図である。
【図１６】半導体パッケージをマザー基板に固定する工程の説明図である。
【図１７】実施形態２の半導体装置における半導体パッケージの平面配置図である。
【図１８】実施形態３の半導体装置の概略断面図である。
【図１９】実施形態３の半導体装置の製造方法の説明図である。
【図２０】他の実施形態の半導体装置の概略断面図である。
【図２１】さらに他の実施形態の半導体装置の概略断面図である。
【符号の説明】
【００９２】
１    半導体装置
１０  マザー基板
１１  配線パターン
２０  半導体パッケージ
２１  フリップチップ
２２  金属バンプ
２３  リードフレーム
２５  電極
２６  貫通孔
３０  半導体パッケージ収容ケース
３１  爪部
３２  半導体パッケージ収容ケースの天板
３３  半導体パッケージ収容ケースの側板
４０  スクリュボルト
５０  押えボルト
６１  絶縁樹脂層
６２  導電層
６３  接続端子
【図１】
0004588060.tif 000002
【図２】
0004588060.tif 000003
【図３】
0004588060.tif 000004
【図４】
0004588060.tif 000005
【図５】
0004588060.tif 000006
【図６】
0004588060.tif 000007
【図７】
0004588060.tif 000008
【図８】
0004588060.tif 000009
【図９】
0004588060.tif 000010
【図１０】
0004588060.tif 000011
【図１１】
0004588060.tif 000012
【図１２】
0004588060.tif 000013
【図１３】
0004588060.tif 000014
【図１４】
0004588060.tif 000015
【図１５】
0004588060.tif 000016
【図１６】
0004588060.tif 000017
【図１７】
0004588060.tif 000018
【図１８】
0004588060.tif 000019
【図１９】
0004588060.tif 000020
【図２０】
0004588060.tif 000021
【図２１】
0004588060.tif 000022