(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して設けられ、データ線、走査線、及び画素電極に接続されると共に、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子を有する画素と、
前記画素スイッチング素子のオン／オフを制御するための電源電位を生成する電源回路と、を備える電気光学装置において、
前記電源回路は、正の電源電位を生成する正電源発生回路と負の電源電位を生成する負電源発生回路とを有し、前記正電源発生回路の出力ノードに放電抵抗の一端が接続され、負電源発生回路の出力ノードに前記放電抵抗の他端が接続されており、
前記放電抵抗は、定常状態で前記電源回路の供給能力に比して１／１０以下の電流が流れるような抵抗値に設定されていることを特徴とする電気光学装置。
【請求項２】
前記正電源発生回路、前記負電源発生回路および前記放電抵抗は、前記画素と同一基板上に形成されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記請求項１又は２に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素トランジスタのオン・オフを制御するための電源電位を生成する電源回路を備えた電気光学装置及びその電気光学装置を備えた電子機器に関する。
【背景技術】
【０００２】
従来、低温ポリシリコンＴＦＴ（Thin Film Transistor）プロセスにより製造されるアクティブマトリクス型液晶表示装置において、駆動信号ＩＣのコストを下げるため、液晶パネルのＴＦＴ基板上に、画素ＴＦＴのオン・オフを制御するための電源電位を生成する電源回路を形成している（例えば、特許文献１参照）。
【特許文献１】特開２００４−１４６０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、液晶ディスプレイでは、パネル内に電源回路を形成した場合、画素ＴＦＴへの電源線の電源電位（ゲートＯＦＦ用）がディスチャージ（放電）されないことにより、画素にチャージされた電荷が保持され続け、残像が発生するという残像問題がある。
また、画素ＴＦＴへの電源線の電源電位（ゲートＯＮ用、ゲートＯＦＦ用）がディスチャージされないことにより、ドライバＩＣやパネル内のトランジスタにストレスがかかり続け、不具合が発生する可能性がある。
【０００４】
そこで、残像対策または電荷残りによる不具合対策として、低温ポリシリコンの電源回路において、ＩＣからの制御信号によりディスチャージ用のトランジスタ（放電用トランジスタ）をＯＮすることで電荷をディスチャージする手法が用いられている。
しかしながら、この場合、携帯電話等の電池抜けや予期せぬ電源供給停止など、ＩＣからの制御信号が出力されない事態が発生すると、上記放電用トランジスタがＯＮできずディスチャージができない。
【０００５】
そこで、本発明は、外部からの制御信号を使用せずに電源電位をディスチャージすることができる電気光学装置、及びその電気光学装置を備えた電子機器を提供することを課題としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、第１の発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差に対応して設けられ、データ線、走査線、及び画素電極に接続されると共に、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子を有する画素と、前記画素スイッチング素子のオン／オフを制御するための電源電位を生成する電源回路と、を備える電気光学装置において、前記電源回路は、正の電源電位を生成する正電源発生回路と負の電源電位を生成する負電源発生回路とを有し、前記正電源発生回路の出力ノードに放電抵抗の一端が接続され、負電源発生回路の出力ノードに前記放電抵抗の他端が接続されており、前記放電抵抗は、定常状態で前記電源回路の供給能力に比して１／１０以下の電流が流れるような抵抗値に設定されていることを特徴としている。
【０００７】
これにより、外部からの制御信号を必要とすることなく電源電位のディスチャージが可能となるので、上記制御信号が出力されない事態が生じた場合であっても、画素にチャージされた電荷を放電して残像の発生を抑制することができると共に、電荷残りに起因する不具合発生を抑制することができる。
また、放電抵抗の抵抗値を、定常状態で電源回路の供給能力に比して１／１０以下の電流が流れるような抵抗値に設定するので、モジュール全体の消費電力に悪影響を及ぼすことなく、通常動作が終了した時点で所定時間が経過してから電源回路の出力コンデンサに充電された電荷を放電させることができる。
【００１１】
また、第２の発明は、第１の発明において、前記正電源発生回路、前記負電源発生回路および前記放電抵抗は、前記画素と同一基板上に形成されていることを特徴としている。
これにより、放電抵抗をパネル内に形成するため、ＦＰＣ上などに外付け抵抗を設ける必要がなくなり、部品点数や端子数の増加がなく、その分のコストダウンが図れる。
さらに、第３の発明の電子機器は、第１又は２の発明の電気光学装置を備えることを特徴としている。
これにより、電源回路の電源電位を確実にディスチャージすることができるため、残像の発生が抑制され、大変優れた電子機器を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、第１の実施形態における電気光学装置１０の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は液晶パネル１００を有し、この液晶パネル１００のＴＦＴ基板上には、データ線駆動回路１１０、走査線駆動回路１２０、表示領域が形成されており、表示領域には複数の画素（図１では４画素のみ示す）がマトリクスに配置されている。データ線駆動回路１１０は、水平転送クロックＣＫＨに基づいて水平スタート信号を順次転送するシフトレジスタであり、その出力に応じて各データラインＤＬにＲＧＢの映像信号を供給する。走査線駆動回路１２０は、垂直転送クロックＣＫＶに基づいて垂直スタート信号を順次転送するシフトレジスタであり、その出力に応じて各ゲートラインＧＬにゲート信号を供給する。
【００１３】
各画素のＴＦＴからなる画素トランジスタＧＴのドレインは、対応するデータラインＤＬに接続され、画素トランジスタＧＴはゲート信号によって、そのオン・オフが制御される。画素トランジスタＧＴのソースは画素電極１２１に接続されている。また、ＴＦＴ基板に対向して対向基板が設けられ、対向基板上に画素電極１２１と対向して共通電極１２２が形成されている。ＴＦＴ基板と対向基板との間には液晶ＬＣが封入されている。さらに、共通電極１２２には、図２に示すように、ライン反転駆動のために、１水平期間毎にＨレベルとＬレベルを繰り返す共通電極信号ＶＣＯＭが液晶パネル１００の外部又は液晶パネル１００のＴＦＴ基板上に設けられた駆動ＩＣ２００から印加される。
【００１４】
画素トランジスタＧＴがＮチャネル型とすると、ゲート信号がＨレベルとなると、画素トランジスタＧＴがオンする。これにより、映像信号がデータラインＤＬから画素トランジスタＧＴを通して画素電極１２１に印加され、共通電極１２２と画素電極１２１との間に生じる電界により液晶ＬＣが配向されることにより、液晶表示が行われる。
ここで、共通電極信号ＶＣＯＭはＨレベルとＬレベルとを繰り返すため、液晶ＬＣを介したキャパシタ・カップリングにより、画素電極１２１の電位が変動する。そこで、画素トランジスタＧＴをオンさせるためにはゲート信号のＨレベルとして、データラインに書き込む映像信号の最大電位より十分高い電位が必要となり、画素トランジスタＧＴをオフさせるためにはゲート信号のＬレベルとして画素の最低電位より十分低い電位が必要となる。ここで、ＶＣＯＭＨは４．５Ｖ程度である。
【００１５】
本実施形態における電気光学装置では、ゲート信号のＨレベルとして、その振幅の２倍のＶＣＯＭＨ×２という正の電源電位、ゲート信号のＬレベルとして、その振幅の−１倍のＶＣＯＭＨ×−１という負の電源電位が必要である。
そのようなゲート信号を生成するために、液晶パネル１００のＴＦＴ基板上には、ガラス基板上にＴＦＴプロセスにより周辺回路を形成するシステム・オン・グラス（ＳＯＧ）技術により電源回路１３０が形成され、その出力が走査線駆動回路１２０に供給されるようになっている。
【００１６】
図３は、電源回路１３０の概略構成を示すブロック図である。
この図３に示すように、電源回路１３０は、正の電源電位を生成するＤＣ−ＤＣコンバータ（正電源発生回路）１３０Ａと、負の電源電位を生成するＤＣ−ＤＣコンバータ（負電源発生回路）１３０Ｂと、平滑用の出力コンデンサ１３３Ｃ及び１３４Ｃからなる出力部１３３及び１３４、前記出力部１３３及び１３４に並列に接続された放電抵抗１３１及び１３２から構成される。本実施形態では、それらのＤＣ−ＤＣコンバータの駆動信号として共通電極信号ＶＣＯＭを用いている。
【００１７】
正電源発生回路１３０Ａ及び負電源発生回路１３０Ｂの出力ノード（端子）１３５及び１３６とＧＮＤ線１３９との間には、平滑用の出力コンデンサ１３３Ｃ及び１３４Ｃと、それら出力コンデンサ１３３Ｃ及び１３４Ｃと並列に放電抵抗１３１及び１３２が接続されている。ＧＮＤ線１３９は、基準電位であるＧＮＤレベルの接地電位（０Ｖ）に設定されている。また、符号１３７及び１３８は、それぞれ走査線駆動回路１２０に電源電位を供給する電源線である。
【００１８】
すなわち、放電抵抗１３１の一端が正の電源電位（ゲートＯＮ電位）の出力ノードに接続され、他端が接地電位（０Ｖ）に接続されている。また、放電抵抗１３２の一端が負の電源電位（ゲートＯＦＦ電位）の出力ノードに接続され、他端が接地電位（０Ｖ）に接続されている。
なお、放電抵抗１３１及び１３２は、液晶パネル１００のＴＦＴ基板上にＳＯＧ技術により形成されており、他方、出力コンデンサ１３３Ｃ及び１３４Ｃは、面積が大きいことから、液晶パネル１００の外部に、外付のコンデンサにより形成されている。
【００１９】
これら放電抵抗１３１及び１３２の抵抗値は比較的大きく、定常状態でも常に電流は流れるが、電源回路１３０の供給能力と比較して十分小さい電流値で且つ出力電位が降下しない程度（例えば、１ＭΩ）に設定されている。
ここで、放電抵抗１３１及び１３２に定常状態でも常に流れる電流（定常電流値）Ｉｒは、電源回路１３０の出力電位をＶｏｕｔ、抵抗値をＲとすると、Ｉｒ＝Ｖｏｕｔ／Ｒとなる。例えば、正電源発生回路１３０Ａの出力電位が８．５Ｖの場合に、放電抵抗１３１として１ＭΩの抵抗を用いると、Ｉｒ＝８．５Ｖ／１ＭΩ＝８．５μＡの定常電流が流れる。同様に、負電源発生回路の出力電位が−４．５Ｖの場合に、放電抵抗１３２として１ＭΩの抵抗を用いると、Ｉｒ＝４．５Ｖ／１ＭΩ＝４．５μＡの定常電流が流れる。
【００２０】
この定常電流値Ｉｒが、電源回路１３０の供給能力、すなわち、電源回路１３０が供給する液晶パネルの消費電流（電源回路１３０から走査線駆動回路１２０に供給する電流）に比べ十分小さい値（全体の１／１０程度以下）になる放電抵抗値を設定すればよい。
次に、正電源発生回路１３０Ａ及び負電源発生回路１３０Ｂの具体的構成について説明する。
【００２１】
図４は正電源発生回路１３０Ａの回路図、図５は負電源発生回路１３０Ｂの回路図である。
正電源発生回路１３０Ａには、図４に示すように、液晶パネル１００に設けられた入力端子ＰＩＮを通して共通電極信号ＶＣＯＭが入力される。そして、入力された共通電極信号ＶＣＯＭは、第１のフライング・キャパシタＣ１の一方の端子に入力され、インバータＩＮＶによって反転された共通電極信号ＶＣＯＭは、第２のフライング・キャパシタＣ２の一方の端子に入力される。
【００２２】
ここで、第２のフライング・キャパシタＣ２の容量値は、第１のフライング・キャパシタＣ１の容量値に比して小さいことが好ましい。
また、Ｎチャネル型の電荷転送トランジスタＭ１ＮとＰチャネル型の電荷転送トランジスタＭ１Ｐが直列に接続され、それらのゲートには第２のフライング・キャパシタＣ２の他方の端子が接続されている。さらに、Ｎチャネル型の電荷転送トランジスタＭ２ＮとＰチャネル型の電荷転送トランジスタＭ２Ｐが直列に接続され、それらのゲートには第１のフライング・キャパシタＣ１の他方の端子が接続されている。
【００２３】
第１のフライング・キャパシタＣ１の他方の端子は、電荷転送トランジスタＭ１Ｎと電荷転送トランジスタＭ１Ｐとの接続点に接続され、第２のフライング・キャパシタＣ２の他方の端子は、電荷転送トランジスタＭ２Ｎと電荷転送トランジスタＭ２Ｐとの接続点に接続されている。
Ｎチャネル型の電荷転送トランジスタＭ１Ｎ，Ｍ２Ｎの共通ソースには、共通電極信号ＶＣＯＭのＨレベルであるＶＣＯＭＨが印加される。トランジスタによる電圧ロスを無視すれば、Ｐチャネル型の電荷転送トランジスタＭ１Ｐ，Ｍ２Ｐの共通ドレインから、ＶＣＯＭＨの２倍のＶＣＯＭＨ×２という正の電源電位、出力電流Ｉｏｕｔが出力される。なお、１３３Ｃは平滑用の出力コンデンサ、１３１は放電負荷抵抗である。また、電荷転送トランジスタはＴＦＴで構成されている。
【００２４】
このような構成により、共通電極信号ＶＣＯＭがＨレベルのとき、Ｍ１Ｎ、Ｍ２Ｐはオフ、Ｍ２Ｎ、Ｍ１Ｐはオンし、Ｍ１ＮとＭ１Ｐの接続ノードの電位Ｖ１はＶＣＯＭＨ×２に昇圧され、そのレベルがＭ１Ｐを通して出力される。このとき、Ｍ２ＮとＭ２Ｐの接続ノードの電位Ｖ２はＶＣＯＭＨに充電される。
次に、共通電極信号ＶＣＯＭがＬレベルになると、Ｍ１Ｎ、Ｍ２Ｐはオン、Ｍ２Ｎ、Ｍ１Ｐはオフし、電位Ｖ２はＶＣＯＭＨ×２に昇圧され、そのレベルがＭ２Ｐを通して出力される。このとき、電位Ｖ１はＶＣＯＭＨに充電される。つまり、ＤＣ−ＤＣコンバータの左右の直列トランジスタ回路からＶＣＯＭＨ×２が交互に出力される。但し、トランジスタによる電圧ロスは無視している。
【００２５】
このようにして、画素トランジスタＧＴをオンさせるために適したゲート信号（Ｈレベル）を作成することができる。
また、負電源発生回路１３０Ｂにおいては、図５に示すように、第１のフライング・キャパシタＣ１に共通電極信号ＶＣＯＭが印加され、第２のフライング・キャパシタＣ２に共通電極信号ＶＣＯＭの反転信号が印加される。Ｍ１ＰとＭ２Ｐの共通ソースには接地電位Ｖｓｓ（０Ｖ）が印加され、Ｍ１ＮとＭ２Ｎの共通ドレインからＶＣＯＭを−１倍したＶＣＯＭ×−１という電位が得られる。なお、１３４Ｃは平滑用の出力コンデンサ、１３２は放電負荷抵抗である。
【００２６】
このようにして、画素トランジスタＧＴをオフさせるために適したゲート信号（Ｌレベル）を作成することができる。
この負電源発生回路１３０Ｂの動作を説明すると、共通電極信号ＶＣＯＭがＨレベルのとき、Ｍ１Ｎ、Ｍ２Ｐはオフ、Ｍ２Ｎ、Ｍ１Ｐはオン、Ｍ１ＮとＭ１Ｐの接続ノードの電位Ｖ３はＶｓｓに充電され、Ｍ２ＮとＭ２Ｐの接続ノードの電位Ｖ４はＶＣＯＭＨ×−１の電位に下がり、その電位がＭ２Ｎを通して出力される。
【００２７】
共通電極信号ＶＣＯＭがＬレベルになると、Ｍ１Ｎ、Ｍ２Ｐはオン、Ｍ２Ｎ、Ｍ１Ｐはオフし、電位Ｖ３はＶＣＯＭＨ×−１に下がり、そのレベルがＭ１Ｎを通して出力される。このとき、電位Ｖ４はＶｓｓに充電される。つまり、ＤＣ−ＤＣコンバータの左右の直列トランジスタ回路からＶＣＯＭＨ×−１という電位が交互に出力される。但し、トランジスタによる電圧ロスは無視している。
【００２８】
以上の電気光学装置１０は、以下のように動作する。
まず、電源回路１３０は、ゲートラインＧＬの走査信号（ゲート信号）を設定するための駆動電圧（ゲートＯＮ電位及びゲートＯＦＦ電位）を生成して、走査線駆動回路１２０に供給する。
走査線駆動回路１２０は、電源回路３０から供給されるゲートＯＮ電位及びゲートＯＦＦ電位に基づいて、Ｈレベルのゲート信号及びＬレベルのゲート信号を生成する。そして、上記Ｈレベルのゲート信号をゲートラインＧＬに線順次で供給することで、所定のゲートラインＧＬに係る画素を全て選択する。
【００２９】
また、この画素の選択に同期して、データ線駆動回路１１０は、各データラインＤＬに映像信号を供給する。これにより、走査線駆動回路１２０で選択した全ての画素に映像信号が供給されて、画像データが画素電極１２１に書き込まれる。
画素電極１２１に画像データが書き込まれると、画素電極１２１と共通電極１２２との電位差により、液晶に駆動電圧が印加される。したがって、映像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素の光変調による階調表示を行うことができる。
【００３０】
ところで、液晶ディスプレイでは、パネル内に電源回路を形成した場合、画素ＴＦＴへの電源線の電源電位（ゲートＯＦＦ用）がディスチャージされないことにより、画素にチャージされた電荷が保持され続け、残像が発生するという残像問題がある。
また、電源電位（ゲートＯＮ用、ゲートＯＦＦ用）がディスチャージされないことにより、ドライバＩＣやパネル内のトランジスタにストレスがかかり続け、不具合が発生する可能性がある。
【００３１】
そこで、残像対策または電荷残りによる不具合対策として、ＩＣからの制御信号によりディスチャージ用のトランジスタ（放電用トランジスタ）をＯＮすることで電荷をディスチャージする手法が考えられるが、この場合、携帯電話等の電池抜けや予期せぬ電源供給停止など、ＩＣからの制御信号が出力されない事態が発生すると、上記放電用トランジスタがＯＮできずディスチャージができない。
【００３２】
これに対して、本実施形態では、電源回路１３０の出力部１３３及び１３４にそれぞれ並列に放電抵抗１３１，１３２を接続したので、外部からの制御信号を使用せずに出力コンデンサ１３３Ｃ及び１３４Ｃに充電された電荷を放電することができる。
すなわち、電源回路１３０では、画素を保持するためのゲートＯＦＦ電位がＧＮＤレベルに放電されるため、画素に充電された電荷が放電されやすく、その結果、残像を消え易くすることができる。
【００３３】
また、放電抵抗１３１及び１３２の抵抗値を、定常状態で電源回路の供給能力に比較して十分小さい電流が流れ、且つ出力電位を降下させない程度に設定するので、モジュール全体の消費電力に悪影響を及ぼすことはない。
このように、上記第１の実施形態では、電源回路の出力部に放電抵抗を接続したので、外部からの制御信号を必要とすることなく、当該電源回路の出力コンデンサのディスチャージが可能となる。そのため、携帯電話等の電池抜けや予期せぬ電源供給停止など、外部からの制御信号を入力できない事態が生じた場合であっても、確実に電源電位をディスチャージして、画素にチャージされた電荷を放電することができるので、残像の発生を抑制して表示品質の向上を図ることができると共に、液晶の劣化を抑制することができる。
【００３４】
さらに、正電源発生回路及び負電源発生回路の各出力ノードと接地電位との間にそれぞれ放電抵抗を接続したので、ゲートＯＮ電位及びゲートＯＦＦ電位を、それぞれＧＮＤレベルに放電することができる。このように、電源線１３７及び１３８の電源電位（ゲートＯＮ用、ゲートＯＦＦ用）のディスチャージを確実に行うことができるので、ドライバＩＣや表示パネル内のトランジスタにストレスがかかり続けることに起因する不具合発生を抑制することができる。
【００３５】
さらに、前記放電抵抗を表示パネル内に形成するので、外付けの抵抗を設ける必要がなくなり、部品点数や端子数の増加がない。したがって、その分のコストダウンが図れる。
次に、本発明における第２の実施形態について説明する。
【００３６】
この第２の実施形態は、前述した第１の実施形態において、放電抵抗を正電源発生回路及び負電源発生回路の各出力ノードと接地電位との間にそれぞれ接続しているのに対し、放電抵抗を正電源発生回路及び負電源発生回路の出力ノードに直列に接続するようにしたものである。
【００３７】
図６は、第２の実施形態における電源回路１３０の概略構成を示すブロック図である。
この図６に示すように、本実施形態における電源回路１３０は、図３における放電抵抗１３１及び１３２に代えて、正電源発生回路１３０Ａの出力ノード１３５と負電源発生回路１３０Ｂの出力ノード１３６との間に放電抵抗１４０を形成したことを除いては図３の電源回路１３０と同様の構成を有する。
【００３８】
このように、正の電源電位と負の電源電位の出力ノード１３５及び１３６間をショートする形で放電抵抗１４０を形成する。このとき、正電源発生回路１３０Ａの出力コンデンサ１３３Ｃと負電源発生回路１３０Ｂの出力コンデンサ１３４Ｃとの大きさが同じであるものとすると、ゲートＯＮ電位及びゲートＯＦＦ電位は、それぞれ正の電源電位（ＶＤＤ）と負の電源電位（ＶＢＢ）との中間電位（ＶＤＤ＋ＶＢＢ／２）に放電される。
これにより、前述した第１の実施形態と同様に、画素に充電された電荷を放電しやすくすることができ、残像問題を解決することができる。
【００３９】
このように、上記第２の実施形態では、正電源発生回路と負電源発生回路との出力ノード間に直列に放電抵抗を形成するので、各電源発生回路の出力ノードにそれぞれ放電抵抗を接続する必要がなくなり、放電抵抗を形成するためのレイアウト面積を最小限にすることができる。
【００４０】
なお、上記各実施形態においては、正電源発生回路１３０Ａ及び負電源発生回路１３０Ｂを図４及び図５に示す構成とする場合について説明したが、共通電極信号ＶＣＯＭを駆動信号とし、ゲートＯＮ電位としてＶＣＯＭＨ×２となる正の電源電位、及びゲートＯＦＦ電位としてＶＣＯＭＨ×−１となる負の電源電位を生成可能な構成であればよい。
【００４１】
正電源発生回路１３０Ａで説明すると、例えば、図７に示すように、共通電極信号ＶＣＯＭを、バッファ回路ＢＦを介して第１のフライング・キャパシタＣ１の一方の端子に入力するようにしたり、図８に示すように、第２のフライング・キャパシタＣ２を削除し、共通電極信号ＶＣＯＭを第１のフライング・キャパシタＣ１にだけ印加したりすることもできる。
【００４２】
また、上記各実施形態においては、共通電極１２２に供給する共通電極信号ＶＣＯＭを駆動信号として併用しているため、駆動ＩＣ２００に専用の出力端子が不要になる。また、駆動ＩＣ２００から電源回路１３０に専用の駆動信号を供給する構成としてもよい。この場合は、駆動ＩＣ２００に専用の出力端子が必要になるが、駆動ＩＣ２００から専用の駆動信号として必要十分な供給能力の信号が供給されるため、図７に示したようなバッファ回路ＢＦや、図４及び図５に示したような反転信号を作るためのインバータＩＮＶが不要になり、電源回路１３０の回路面積を小さくすることができる。
【００４３】
また、上記各実施形態においては、本発明を、液晶を用いた電気光学装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた電気光学装置に適用することもできる。例えば、有機ＥＬや発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示パネルや、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、ヘリウムやネオン等の高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど、各種の電気光学装置に対して本発明を適用することができる。
【００４４】
また、上記各実施形態の電気光学装置においては、出力コンデンサ１３３Ｃ及び１３４Ｃは、液晶パネル１００の外部に外付のコンデンサにより形成したが、画素と同一基板上にＴＦＴプロセスにより形成してもよい。この場合、ＧＮＤ線等の配線と積層させて形成すれば回路面積を減らすことができる。
また、上記各実施形態の電気光学装置は、電子機器に搭載される表示装置として用いることができる。電子機器とは具体的にはモニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話機、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。
【図面の簡単な説明】
【００４５】
【図１】本発明における実施形態の電気光学装置１０の構成を示すブロック図ある。
【図２】共通電極信号の波形図である。
【図３】第１の実施形態における電源回路の概略構成を示すブロック図である。
【図４】正電源発生回路の構成を示す回路図である。
【図５】負電源発生回路の構成を示す回路図である。
【図６】第２の実施形態における電源回路の概略構成を示すブロック図である。
【図７】正電源発生回路の別の例を示す回路図である。
【図８】正電源発生回路の別の例を示す回路図である。
【符号の説明】
【００４６】
１０…電気光学装置、１００…液晶パネル、１１０…データ線駆動回路、１２０…走査線駆動回路、１２１…画素電極、１２２…共通電極、１３０…電源回路、１３０Ａ…正電源発生回路、１３０Ｂ…負電源発生回路、１３１，１３２，１４０…放電抵抗、１３３Ｃ，１３４Ｃ…出力コンデンサ、１３５，１３６…出力ノード、１３７，１３８…電源線、１３９…ＧＮＤ線、ＤＬ…データライン、ＧＬ…ゲートライン、ＬＣ…液晶
【図１】
0004502003.tif 000002
【図２】
0004502003.tif 000003
【図３】
0004502003.tif 000004
【図４】
0004502003.tif 000005
【図５】
0004502003.tif 000006
【図６】
0004502003.tif 000007
【図７】
0004502003.tif 000008
【図８】
0004502003.tif 000009