(57)【特許請求の範囲】
【請求項１】
インダクタと、
上記インダクタの一端に一端が接続され他端が回路の接地電位に接続され、出力電圧を形成するキャパシタと、
上記インダクタの他端に接続され入力電圧から上記インダクタに流す電流を制御するスイッチ素子と、
上記スイッチ素子がオフ状態のときに上記インダクタの他端を所定電位にする素子と、
上記スイッチ素子を駆動する駆動回路と、
上記インダクタの他端に一端が接続されたブートストラップ容量と、かかるブートストラップ容量の他端と外部電源端子との間にソース−ドレイン経路が接続されたＭＯＳＦＥＴとを有し、上記ブートストラップ容量の他端に上記駆動回路の動作電圧とされる昇圧電圧を生成することが可能である昇圧回路と、
上記素子が導通状態のときに上記ＭＯＳＦＥＴをオン状態にさせ、上記素子が非導通状態のときに上記ＭＯＳＦＥＴをオフ状態にさせるスイッチ制御信号を形成するレベルシフト回路と、
ＰＷＭ信号を形成して上記駆動回路を通して上記スイッチ素子の動作を制御するＰＷＭ制御回路とを備え、
上記ＭＯＳＦＥＴはＰチャネル型とされ、かかるＰチャネル型のＭＯＳＦＥＴの一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが、上記ブートストラップ容量の他端の電位が上記外部電源端子の電位より高くなった時に逆方向電圧が印加されるように、他方のソース，ドレイン領域および上記基板ゲートが上記ブートストラップ容量の上記他端と接続され、上記ＰＷＭ信号に対応して上記Ｐチャネル型のＭＯＳＦＥＴがオフ状態にされることにより上記昇圧電圧を生成させる際には、上記接合ダイオードによって上記ブートストラップ容量の他端から上記外部電源端子に電流が流れるのを防止することを特徴とするスイッチング電源。
【請求項２】
請求項１において、
上記入力電圧に対応した高電圧を受けて、それを降圧した内部電圧を形成する電源回路を備え、
かかる電源回路で形成された内部電圧は、上記昇圧回路及びＰＷＭ制御回路に与えられる動作電圧とされることを特徴とするスイッチング電源。
【請求項３】
請求項１において、
上記スイッチ素子は、ＮチャネルのＭＯＳＦＥＴであり、
上記素子は、ダイオードであることを特徴とするスイッチング電源。
【請求項４】
請求項１において、
上記レベルシフト回路は、上記ブートストラップ容量で形成された上記昇圧電圧を受けて上記Ｐチャネル型のＭＯＳＦＥＴをオフ状態にさせるものであることを特徴とするスイッチング電源。
【請求項５】
請求項４において、
上記ＰＷＭ制御回路は、上記出力電圧に対応した電圧信号と基準電圧とを受けるエラーアンプと、三角波発生回路と、上記エラーエンプの出力信号と上記三角波発生回路で形成された三角波とを受けるコンパレータと、上記コンパレータの出力信号を受けて上記ＰＷＭ信号を形成する制御回路とを含むものであることを特徴とするスイッチング電源。
【請求項６】
請求項５において、
上記スイッチ素子、上記素子、上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
上記ＭＯＳＦＥＴ、上記レベルシフト回路、上記駆動回路及び上記ＰＷＭ制御回路は、１つの半導体集積回路により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるように上記ＰＷＭ信号を形成するものであることを特徴とするスイッチング電源。
【請求項７】
請求項５において、
上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
上記スイッチ素子、上記素子、上記ＭＯＳＦＥＴ、上記駆動回路、上記レベルシフト回路及び上記ＰＷＭ制御回路は、１つの半導体集積回路により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるように上記ＰＷＭ信号を形成するものであることを特徴とするスイッチング電源。
【請求項８】
請求項５において、
上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
上記スイッチ素子、上記素子、上記駆動回路、上記ＭＯＳＦＥＴ及び上記レベルシフト回路は、第１の半導体集積回路により構成され、
上記制御回路は、第２の半導体集積回路装置により構成されて、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるように上記ＰＷＭ信号を形成し、かかるＰＷＭ信号を上記第１の半導体集積回路に伝えるものであることを特徴とするスイッチング電源。
【請求項９】
請求項１において、
上記入力電圧に対応した高電圧を受けて、上記高電圧を降圧した内部電圧を形成する電源回路を更に備え、
上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
上記スイッチ素子、上記素子、上記駆動回路、上記ＭＯＳＦＥＴ及び上記レベルシフト回路は、第１の半導体集積回路により構成され、
上記ＰＷＭ制御回路は、第２の半導体集積回路装置により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路が受けて、上記出力電圧が所定電圧となるように上記高電圧に対応した上記ＰＷＭ信号を形成し、かかるＰＷＭ信号を上記第１の半導体集積回路の入力に伝えるものであり、
上記第１の半導体集積回路においては、上記ＰＷＭ信号を上記内部電圧と回路の接地電位との間の振幅にレベルシフトする電圧クランプ回路を備えてなることを特徴とするスイッチング電源。
【請求項１０】
請求項９において、
上記電圧クランプ回路は、
上記ＰＷＭ信号が供給される入力端子と、
上記入力端子にソース−ドレイン経路の一方が接続され、ゲートに内部電圧が与えられたＮチャネルＭＯＳＦＥＴと、
上記ＮチャネルＭＯＳＦＥＴのソース−ドレイン経路の他方と回路の接地電位との間に設けられた電流源と、
上記電流源と並列形態に設けられたキャパシタとを有することを特徴とするスイッチング電源。
【請求項１１】
請求項９において、
上記第１の半導体集積回路は、上記スイッチ素子を構成する第３の半導体集積回路、上記素子を構成する第４の半導体集積回路、上記ＭＯＳＦＥＴ及び上記レベルシフト回路を構成する第５の半導体集積回路を有することを特徴とするスイッチング電源。
【請求項１２】
入力電圧を降圧して出力電圧を形成するための電流をスイッチング制御するスイッチ素子と、
上記電流を流す為の第１端子と、
上記第１端子に一端が接続されたブートストラップ容量の他端が接続される第２端子と、
外部電源端子と上記第２端子との間にソース−ドレイン経路が接続されたＭＯＳＦＥＴと、
上記スイッチ素子と直列に接続された素子と、
上記スイッチ素子を駆動する駆動回路と、
上記素子が導通状態のときに上記ＭＯＳＦＥＴをオン状態にさせ、上記素子が非導通状態のときに上記ＭＯＳＦＥＴをオフ状態にさせるスイッチ制御信号を形成するレベルシフト回路とを含み、
上記ブートストラップ容量と上記ＭＯＳＦＥＴとは上記スイッチ素子を駆動するための昇圧電圧を生成する昇圧回路を構成し、
上記ＭＯＳＦＥＴはＰチャネル型とされ、かかるＭＯＳＦＥＴの一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが、上記ブートストラップ容量の他端の電位が上記外部電源端子の電位より高くなった時に逆方向電圧が印加されるように、他方のソース，ドレイン領域および上記基板ゲートが上記ブートストラップ容量の上記他端と接続され、上記ＭＯＳＦＥＴがオフ状態にされることにより上記昇圧電圧を生成させる際には、上記接合ダイオードによって上記ブートストラップ容量の他端から上記外部電源端子に電流が流れるのを防止することを特徴とする半導体集積回路。
【請求項１３】
請求項１２において、
上記ブートストラップ容量は、上記半導体集積回路の外部にあることを特徴とする半導体集積回路。
【請求項１４】
請求項１３において、
上記電流は、上記第１端子に一端が接続されたインダクタと上記インダクタの他端に一端が接続され他端が回路の接地電位に接続されたキャパシタにより上記出力電圧を形成するために生成された上記入力電圧から上記インダクタに流す電流であることを特徴とする半導体集積回路。
【請求項１５】
請求項１４において、
上記スイッチ素子は、ＮチャネルのＭＯＳＦＥＴであることを特徴とする半導体集積回路。
【請求項１６】
請求項１３において、
上記スイッチ素子がオフ状態のときに上記インダクタの一方の端子を所定電位にする素子を更に備え、
上記素子は第１の半導体基板の上に形成され、
上記スイッチ素子は、第２の半導体基板の上に形成され、
上記駆動回路は、出力電圧が所望電圧となるような制御信号を受けて、上記スイッチ素子と上記素子のオン、オフの制御を行うものであって、第３の半導体基板上に形成され、
上記第１の半導体基板と上記第２の半導体基板及び上記第３の半導体基板を一つのパッケージに封止したことを特徴とする半導体集積回路。
【請求項１７】
請求項１６において、
上記制御信号は、ＰＷＭ信号であることを特徴とする半導体集積回路。
【請求項１８】
請求項１６において、
上記ＰＷＭ信号は、上記出力電圧に対応した電圧信号と基準電圧とを受けるエラーアンプと、三角波発生回路と、上記エラーエンプの出力信号と上記三角波発生回路で形成された三角波とを受けるコンパレータと、上記コンパレータの出力信号を受ける制御回路により生成されるものであることを特徴とする半導体集積回路。
【請求項１９】
請求項１８において、
上記入力電圧に対応した高電圧を受けて、上記高電圧を降圧した内部電圧を形成する電源回路と、
上記ＰＷＭ信号を上記内部電圧と回路の接地電位との間の振幅にレベルシフトする電圧クランプ回路が上記半導体集積回路に形成されてなることを特徴とする半導体集積回路。
【請求項２０】
請求項１９において、
上記電圧クランプ回路は、
上記ＰＷＭ信号が供給される入力端子と、
上記入力端子にソース，ドレイン経路の一方が接続され、ゲートに内部電圧が与えられたＮチャネルＭＯＳＦＥＴと、
上記ＮチャネルＭＯＳＦＥＴのソース，ドレイン経路の他方と回路の接地電位との間に設けられた電流源と、
上記電流源と並列形態に設けられたキャパシタとを有することを特徴とする半導体集積回路。
【請求項２１】
請求項１６において、
上記駆動回路は、
第１の振幅で動作する第１の回路と、
第１の回路から出力された信号をゲートに受ける第一ＭＯＳＦＥＴと、上記第一ＭＯＳＦＥＴと上記ブーストラップ容量の他端との間に上記第一ＭＯＳＦＥＴと直列形態に接続された抵抗とを有する第２の回路と、
上記第一ＭＯＳＦＥＴと上記抵抗が接続されたノードから出力された信号を受け、上記ブーストラップ容量の他端での電圧を電源とする第３の回路とを有するレベルシフト回路を有し、
上記第１の回路の出力のハイレベルやロウレベルにともなって、上記ＭＯＳＦＥＴのオン、オフを切り替えることにより電圧レベルが変化する上記ノードから出力される信号を、上記第３の回路の論理しきい値に従って弁別して上記第１のスイッチ素子のオン、オフを制御する為のレベルシフトされた制御信号を生成することを特徴とする半導体集積回路。
【請求項２２】
第一電源端子にドレイン端子が接続された第一ＮチャネルＭＯＳＦＥＴと、
上記第一ＮチャネルＭＯＳＦＥＴのソース端子とドレイン端子が接続され、ソース端子が回路の接地電位端子に接続された第二ＮチャネルＭＯＳＦＥＴと、
一端が上記第一ＮチャネルＭＯＳＦＥＴのソース端子に接続されたインダクタと、
上記インダクタの他端と一端が接続され、他端が回路の接地電位に接続された第一容量と、
上記第一及び第二ＮチャネルＭＯＳＦＥＴを駆動する駆動回路と、
上記インダクタの一端に一端が接続された第二容量と、
上記第二容量の他端と外部電源端子との間にソース−ドレイン経路が接続されたＭＯＳＦＥＴとを有し、
上記第二容量と上記ＭＯＳＦＥＴにより上記駆動回路で用いられる電源電圧としての昇圧電圧を生成するための昇圧回路が構成され、
上記ＭＯＳＦＥＴはＰチャネル型とされ、かかるＭＯＳＦＥＴの一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが、上記第二容量の他端の電位が上記外部電源端子の電位より高くなった時に逆方向電圧が印加されるように、他方のソース，ドレイン領域および上記基板ゲートが上記第二容量の上記他端と接続されることを特徴とするスイッチング電源。
【請求項２３】
第一電源端子に一方のソース，ドレイン端子が接続された第一ＭＯＳＦＥＴと、
上記第一ＭＯＳＦＥＴの他方のソース，ドレイン端子と一方のソース，ドレイン端子が接続され、他方のソース，ドレイン端子が回路の接地電位端子に接続された第二ＭＯＳＦＥＴと、
上記第一及び第二ＭＯＳＦＥＴからの電流を出力するための出力端子と、
上記第一及び第二ＭＯＳＦＥＴを駆動する駆動回路と、
外部電源端子と、
上記外部電源端子と上記出力端子に一端が接続された第一容量の他端との間にソース−ドレイン経路が接続されるよう構成される第三ＭＯＳＦＥＴとを有し、
上記第一容量と上記第三ＭＯＳＦＥＴとは上記第一ＭＯＳＦＥＴを駆動するための昇圧電圧を生成する昇圧回路を構成し、
上記第三ＭＯＳＦＥＴはＰチャネル型とされ、かかる第三ＭＯＳＦＥＴの一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが、上記第一容量の他端の電位が上記外部電源端子の電位より高くなった時に逆方向電圧が印加されるように、他方のソース，ドレイン領域および上記基板ゲートが上記第一容量の上記他端と接続されることを特徴とする半導体集積回路。
【請求項２４】
入力電圧用端子と、
接地電位用端子と、
電源電圧用端子と、
前記入力電圧用端子に電気的に接続された、高電位側スイッチ素子である第１のＭＯＳＦＥＴと、
前記高電位側スイッチ素子と前記接地電位用端子に電気的に接続された、低電位側スイッチ素子である第２のＭＯＳＦＥＴと、
前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴの接続点である中点とその一端が接続されたブートストラップ容量と、
前記ブートストラップ容量の他の一端と前記電源電圧用端子の間に電気的に接続されたスイッチＭＯＳＦＥＴと、
前記スイッチＭＯＳＦＥＴのゲートおよび前記第２のＭＯＳＦＥＴのゲートと電気的に接続された第１の回路と、
前記第１のＭＯＳＦＥＴのゲートと電気的に接続された第２の回路を含み、
前記第１および第２の回路は前記電源電圧用端子と電気的に接続され、
前記第１のＭＯＳＦＥＴが導通状態の時に、前記第２のＭＯＳＦＥＴが非導通状態となり、
前記第１のＭＯＳＦＥＴが非導通状態の時に、前記第２のＭＯＳＦＥＴが導通状態となり、
前記第１の回路は、前記第２のＭＯＳＦＥＴが導通状態のときに前記スイッチＭＯＳＦＥＴを導通状態にし、前記第２のＭＯＳＦＥＴが非導通状態のときに前記スイッチＭＯＳＦＥＴを非導通状態になるように制御し、
前記スイッチＭＯＳＦＥＴはＰチャネル型とされ、かかるスイッチＭＯＳＦＥＴの一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが、前記ブートストラップ容量の前記他の一端の電位が前記電源電圧用端子の電位より高くなった時に逆方向電圧が印加されるように、他方のソース，ドレイン領域および上記基板ゲートが前記ブートストラップ容量の前記他の一端と接続されていることを特徴とする半導体集積回路装置。
【請求項２５】
請求項２４において、
前記第１のＭＯＳＦＥＴは第１の半導体チップに形成され、
前記第２のＭＯＳＦＥＴは第２の半導体チップに形成され、
前記第１および第２の回路は第３の半導体チップに形成され、
前記第１、第２および第３の半導体チップは一つのパッケージ内に封止されていることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】  この発明は、スイッチング電源と半導体集積回路に関し、例えば、高電圧を低電圧に変換するスイッチング電源とそれに用いられるもの半導体集積回路に適用して有効な技術に関するものである。
【背景技術】
【０００２】  スイッチング電源では，低価格・小型・高効率・低電圧・大電流が求められる。そのため，スイッチ素子には安価で低オン抵抗（低Ｒｏｎ）・低Ｑｇｄ（低ゲートチャージ電荷量）のＮチャネル型のパワーＭＯＳＦＥＴ（以下、ＮＭＯＳと略す）が使用される場合が多い。図１２に、本願発明に先立って検討された降圧型スイッチング電源の構成図を示す。高電位側スイッチ素子Ｍ１にＮＭＯＳを用いるには、図中の「ブートストラップ」と呼ばれる昇圧回路と、レベルシフト回路が必要である。図１３の昇圧回路では、電源電圧ＶＤＤよりダイオードＤ４の順方向電圧Ｖｆ分低い電圧（ＶＤＤ−Ｖｆ）が、高電位側スイッチ素子Ｍ１の駆動用に供給される。つまり、スイッチ素子Ｍ１のソース（中点ＬＸ）に対して、ブートストラップ容量ＣＢに蓄えられた電圧（ＶＤＤ−Ｖｆ）だけ高い電圧がスイッチ素子Ｍ１のゲートに供給される。上記電圧（ＶＤＤ−Ｖｆ）を大きくするために上記ダイオードＤ４として順方向電圧Ｖｆの低いショットキーバリア・ダイオードを使う。【０００３】  図１４に、図１３に示した降圧型スイッチング電源の各部動作波形図を示す。降圧型スイッチング電源では、高電位側スイッチ素子Ｍ１と低電位側スイッチ素子Ｍ２の中点ＬＸは、スイッチング毎に入力電圧Ｖｉｎと接地電位ＶＳＳに変化する。昇圧回路は、中点ＬＸの電位が接地電位ＶＳＳの期間にブートストラップ容量ＣＢを電源電圧ＶＤＤからダイオードＤ４を介して充電する。したがって、ブートストラップ容量ＣＢの両端電圧は、電源電圧ＶＤＤからダイオードＤ４の順方向電圧Ｖｆ分下がった電圧（ＶＤＤ−Ｖｆ）となる。中点ＬＸの電位が入力電圧Ｖｉｎの時は、ダイオードＤ４が電源電圧ＶＤＤへの逆流を防止し、ブートストラップ容量ＣＢから高電位側スイッチ素子Ｍ１の駆動回路に給電する。高電位側スイッチ素子Ｍ１の駆動電圧Ｖｇｓは（ＶＤＤ−Ｖｆ）となる。【０００４】  一方、制御回路を含む周辺回路の電源電圧ＶＤＤは低電圧化の傾向にある。そのため、ダイオードＤ４の順方向電圧Ｖｆの低下分が無視できなくなり、高電位側スイッチ素子Ｍ１の十分な駆動電圧を得られない可能性がでてきた。駆動電圧が不足すると、スイッチ素子本来の性能を引き出せず損失の増加等を招くことになる。そこで、ブートストラップ回路をジャンクション型ＦＥＴ（以下、ＪＦＥＴと略す。）を用いて構成しＩＣに内蔵するスイッチング電源の例として、特表平１１−５０１５００号がある。このスイッチング電源では、ブートストラップ用コンデンサにはＪＦＥＴを介して充電する。
【特許文献１】特表平１１−５０１５００号
【発明の開示】
【発明が解決しようとする課題】
【０００５】  しかしながら、ＪＦＥＴにおいてはオフ状態でのリーク電流が無視できなく、十分な昇圧電圧を確保するために逆流防止用のダイオードを直列接続して用いている。つまり、実用的な回路を構成するために、上記特許文献１のスイッチング電源においては、逆流防止ダイオードの接続が必要であると考えられ、結果として前記図１３の回路と同じような問題を有するものとなる。【０００６】  本発明の目的は、電源電圧ＶＤＤが低い場合においても、高電位側スイッチ素子Ｍ１の十分な駆動電圧を得ることを実現したスイッチング電源とそれに用いられる半導体集積回
路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】  本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、ＰＷＭ（パルス幅変調）信号に従ってスイッチ動作を行うスイッチ素子を通してインダクタに流す電流を制御し、上記インダクタに直列形態に設けられたキャパシタにより出力電圧を形成するスイッチング電源において、上記スイッチ素子の出力ノードと所定電圧端子間にブートストラップ容量とＭＯＳＦＥＴとからなる昇圧回路を設け、その昇圧電圧を上記スイッチ素子の駆動回路の動作電圧とし、上記ＭＯＳＦＥＴがオフ状態にされるとき、一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記ブートストラップ容量により形成された昇圧電圧に対して逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとを接続する。
【発明の効果】
【０００８】  電源電圧ＶＤＤが低い場合においても、高電位側スイッチ素子の十分な駆動電圧を得ることができる。
【発明を実施するための最良の形態】
【０００９】  図１には、この発明に係るスイッチング電源の一実施例の概略回路図が示されている。この実施例は、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを形成する、いわゆる降圧型スイッチング電源に向けられている。特に制限されないが、入力電圧Ｖｉｎは、約１２Ｖのような比較的高い電圧とされ、出力電圧Ｖｏｕｔは約３Ｖ程度の低い電圧とされる。【００１０】  上記入力電圧Ｖｉｎは、高電位側スイッチ素子Ｍ１を介してインダクタＬＯの一端から電流の供給を行う。インダクタＬＯの他端と回路の接地電位ＶＳＳとの間にはキャパシタＣＯが設けられ、かかるキャパシタＣＯにより平滑された出力電圧Ｖｏｕｔが形成される。上記インダクタＬＯの一端と回路の接地電位ＶＳＳとの間には、上記スイッチ素子Ｍ１がオフ状態のときに中点ＬＸを回路の接地電位にすることにより上記インダクタＬＯに発生する逆起電圧をクランプするスイッチ素子Ｍ２が設けられる。上記スイッチ素子Ｍ１とＭ２は、Ｎチャネル型のパワーＭＯＳＦＥＴにより構成される。上記スイッチ素子Ｍ１とＭ２の接続点は、いわゆるインバーティッドプッシュプル出力回路の中点ＬＸとされ、上記インダクタＬＯと一端に接続される。【００１１】  上記出力電圧Ｖｏｕｔが約３Ｖのような設定された電位に制御するために、次のＰＷＭ制御回路が設けられる。一例として上記出力電圧Ｖｏｕｔは、抵抗Ｒ１とＲ２からなる分圧回路により分圧されて、エラーエンプＥＡの一方の入力（−）に供給される。このエラーアンプＥＡの他方の入力（＋）には、基準電圧Ｖｒが供給される。上記分圧電圧と上記基準電圧Ｖｒとの差電圧が電圧比較回路ＣＭＰの一方の入力（−）に供給される。上記電圧比較回路ＣＭＰの他方の入力（＋）には、三角波発生回路ＴＷＧで形成された三角波が供給される。電圧比較回路ＣＭＰの出力信号は、制御回路ＣＯＮＴに供給されて、上記分圧電圧と上記基準電圧Ｖｒとが一致させるようなＰＷＭ信号を形成する。尚ＰＷＭ信号でなくても、ＰＦＭ（パルス振幅変調）信号、ＰＤＭ（パルス密度変調）信号等パワーＭＯＳＦＥＴのスイッチングを制御して出力電圧Ｖｏｕｔを制御するものであれば特に制限されない。【００１２】  制御回路ＣＯＮＴは、上記ＰＷＭ信号に対応した高電圧側制御信号ｈｇと、低電位側制御信号ｌｇを形成する。この実施例では、低オン抵抗・低ＱｇｄのＮチャネル型のパワーＭＯＳＦＥＴを上記スイッチ素子Ｍ１として用ており、ソースフォロワ出力回路として動作させる。そのため、上記中点ＬＸの電位を上記入力電圧Ｖｉｎに対応した高電圧まで得るよ
うにするために、言い換えるならば、ＭＯＳＦＥＴＭ１のしきい値電圧分だけ中点ＬＸの電位が低下して損失が生じてしまうのを防ぐために、昇圧回路が設けられる。つまり、昇圧回路は、上記ＭＯＳＦＥＴＭ１がオン状態のときのゲート電圧を上記入力電圧Ｖｉｎに対してそのしきい値電圧分以上の高電圧にするという動作を行う。【００１３】  上記中点ＬＸは、ブートストラップ容量ＣＢの一端に接続される。このブートストラップ容量ＣＢの他端は、Ｐチャネル型のスイッチＭＯＳＦＥＴＭ３のソース，ドレイン経路を介して電源電圧ＶＤＤに接続される。上記電源電圧ＶＤＤは、約５Ｖのような低い電圧であり、上記制御回路ＣＯＮＴを含みＰＷＭ制御回路を構成するエラーアンプＥＡ、電圧比較回路ＣＭＰ及び三角波発生回路ＴＷＧの動作電圧であり、後述するレベルシフト回路ＬＳ１，ＬＳ２の低電圧側回路の動作電圧としても用いられる。【００１４】  上記ＰＷＭ信号に対応した高電圧側制御信号ｈｇは、レベルシフト回路ＬＳ２を介してレベルシフトされて上記高電圧側のスイッチ素子Ｍ１の駆動信号ＨＧとされる。レベルシフト回路ＬＳ２は、上記電源電圧ＶＤＤと上記ブートストラップ容量ＣＢで形成された昇圧電圧Ｖｂｔを動作電圧としており、上記電源電圧ＶＤＤと接地電位（本例は約５Ｖ）振幅の高電圧側制御信号ｈｇを、昇圧電圧Ｖｂｔと上記中点ＬＸ振幅の信号にレベルシフトしてスイッチ素子Ｍ１をオン状態にさせる時のゲート電圧を昇圧電圧Ｖｂｔのように高くする。【００１５】  上記ＰＷＭ信号に対応した低電圧側制御信号ｌｇは、バッファ等をして、基本的にそのまま低電位側のスイッチ素子Ｍ２のゲートに供給される。レベルシフト回路ＬＳ１は、かかる低電圧側制御信号ｌｇをレベルシフトして、上記Ｐチャネル型ＭＯＳＦＥＴＭ３のゲートに供給される制御信号ＬＧを形成する。つまり、スイッチ素子Ｍ２の低電圧側制御信号ｌｇをレベルシフト回路により反転させ、スイッチＭ２をオフ状態にさせるときに、昇圧電圧Ｖｂｔに対応した制御信号ＬＧを形成してＰチャネル型のＭＯＳＦＥＴＭ３のゲートに伝えて、かかるＭＯＳＦＥＴＭ３をオフ状態にする。【００１６】  本発明の昇圧回路は、前記図１２のダイオードＤ４に替えて、スイッチ素子であるＰチャネル型パワースＭＯＳＦＥＴ（以下、ＰＭＯＳと略す）Ｍ３を使用することに特徴がある。この時、ＰＭＯＳＭ３はドレイン端子Ｄを電源ＶＤＤに、ソース端子Ｓをブートストラップ容量ＣＢ側に接続する。ＭＯＳＦＥＴのソースとドレインは、電圧の印加の方向によって逆転するものであるので、同図に示した上記ドレイン端子Ｄ及びソース端子Ｓは便宜的なものであり、ブートストラップ容量ＣＢにより電源電圧ＶＤＤよりも高い昇圧電圧Ｖｂｔが形成されている状態でのドレイン及びソースを意味している。ＰＭＯＳＭ３の基板ゲート（バックゲート、チャネル領域るいはＮ型ウェル領域）は、上記ソース端子Ｓ側、言い換えるならば、ブートストラップ容量ＣＢ側に接続されている。【００１７】  図２は、図１のスイッチング電源における駆動回路の動作を説明する波形図が示されている。基本的には、ＰＷＭ信号に対応した制御信号ｈｇとｌｇによりスイッチ素子Ｍ２がオンしている間（すなわち、スイッ��素子Ｍ１がオフしている間）、スイッチ素子Ｍ３をオンにしてブートストラップ容量ＣＢを電源電圧ＶＤＤに充電する。同図では、この充電電圧をＶＤＤ−Ｖ３（ｏｎ）のように表している。Ｖ３（ｏｎ）は、ＭＯＳＦＥＴＭ３のソース−ドレイン経路での充電動作時の電圧損失であり、実質的にはゼロとみなすことができる。【００１８】  この時のＰＭＯＳＭ３の動作は、一般に逆方向特性と呼ばれるものである。つまり、ＰＭＯＳＭ３のゲートには、レベルシフト回路ＬＳ１から接地電位のようなロウレベルの制御信号ＬＧが供給されており、電源電圧ＶＤＤ側（ドレイン端子Ｄ）がソース領域として動作してオン状態となり、ブートストラップ容量ＣＢへの充電を開始する。もっとも、基板ゲートと上記ソースとして動作するドレイン端子ＤとのＰＮ接合によって構成される寄生ダイオードによっても充電経路が形成されているので、このときにドレイン領域として動作するソース端子Ｓ側の電位ＶｂｔがＶＤＤ−Ｖｆ（Ｖｆは寄生ダイオードの順方向電圧）よりも低いときには、かかる寄生ダイオードを通しても充電電流が流れる。【００１９】  ＰＷＭ信号に対応した制御信号ｈｇとｌｇによりスイッチ素子Ｍ１がオンしている間（すなわち、スイッチ素子Ｍ２がオフしている間）、スイッチ素子Ｍ１のオンにより中点ＬＸの電位が上記ロウレベルから上昇する。これに対応してブートストラップ容量ＣＢの昇圧電圧Ｖｂｔは、上記充電電圧ＶＤＤ分だけ高い電圧として上昇する。つまり、スイッチ素子Ｍ１のゲートとソース間（ＨＧ−ＬＸ）には、上記レベルシフト回路ＬＳ２を介して上記ブートストラップ容量ＣＢの保持電圧ＶＤＤ（ＶＤＤ−Ｖ３（ｏｎ））が印加されており、ソース側から得られる中点ＬＸの電位は、入力電圧Ｖｉｎに対応した高電圧まで上昇するものとなる。ここで、ＶＤＤは約５Ｖであり、スイッチ素子Ｍ１のしきい値電圧は約１Ｖ程度であり、ＶＤＤ＞Ｖｔｈの関係にある。【００２０】  上記昇圧電圧Ｖｂｔの上昇により、ＭＯＳＦＥＴＭ３の一対のソース，ドレインには、前記充電動作のときとは一対のソース，ドレイン領域に対して逆向に電圧が印加されて、図１に示したように昇圧電圧Ｖｂｔ側がソース端子Ｓとして動作し、電源電圧ＶＤＤ側がドレイン端子Ｄとして動作する。したがって、ゲートＧに供給される制御信号ＬＧが電源電圧ＶＤＤのようなハイレベルであると、そのしきい値電圧Ｖｔｈ以上にソース端子Ｓの電位が上昇すると、再度オン状態となって昇圧電圧Ｖｂｔを形成しているブートストラップ容量ＣＢの電荷を電源電圧ＶＤＤ側に抜いてしまう。レベルシフト回路ＬＳ１は、上記制御信号ＬＧのハイレベルを上記昇圧電圧Ｖｂｔに対応した高電圧にし、ゲートＧとソース端子Ｓを同電位（Ｖｔｈ以下）としてオフ状態を維持させる。そして、前記寄生ダイオードには、逆方向に電圧が印加されて上記ブートストラップ容量ＣＢの電荷を放電させるような電流を流さない。【００２１】  上記スイッチ素子Ｍ１をオン状態にさせる１回の充電動作で消費するブートストラップ容量ＣＢの電荷は、Ｃｇ×Ｖｇｓで概算できる。ここで、Ｃｇはスイッチ素子Ｍ１のゲート入力容量であり、Ｖｇｓはゲート，ソース間の駆動電圧である。上記電荷にスイッチング周波数を���けることで、平均充電電流が求められる。一例として、Ｃｇ＝３０００ｐＦ、Ｖｇｓ＝５Ｖ、スイッチング周波数１ＭＨｚで計算すると、充電電流は１５ｍＡとなる。また、一般にＭＯＳＦＥＴＭ３のオン抵抗は数十ｍΩであり、充電時の電圧降下Ｖ３（ｏｎ）は小さくゼロと見做してよい。したがって、従来のダイオードＤ４の順方向電圧Ｖｆによる電圧降下に比べ非常に小さく抑えられるものである。【００２２】  前記のようにスイッチ素子Ｍ２がオフしている間（スイッチ素子Ｍ１がオン）は、ＰチャネルＭＯＳＦＥＴＭ３をオフにする必要がある。このＰチャネルＭＯＳＦＥＴＭ３をオフにするため、レベルシフト回路ＬＳ１は、上記昇圧電圧Ｖｂｔを動作電圧とすることでＰチャネルＭＯＳＦＥＴＭ３のゲート端子Ｇに与えられる制御信号ＬＧのレベルをソース端子Ｓの昇圧電圧Ｖｂｔと同じ電圧にレベルシフトする。そして、ＭＯＳＦＥＴＭ３のドレイン端子Ｄと基板ゲート間の寄生のダイオード（ボディダイオードと呼ばれる）が存在する。この寄生のダイオードによって、上記ＭＯＳＦＥＴＭ３が上記オフ状態にされるとともに、昇圧電位Ｖｂｔからの電源電圧ＶＤＤに向けての逆流が防止される。したがって、前記特許文献１において、ＪＦＥＴを用いたように逆流防止用のダイオードを新たに設ける必要がない。【００２３】  スイッチ素子Ｍ１、Ｍ２、Ｍ３のオン、オフ状態への移行時間には素子バラツキ等があるため、貫通電流防止のためにスイッチ素子Ｍ１とＭ２の切り替えにはデッドタイムが設けられる。同様に、スイッチ素子Ｍ１が完全にオフする前にスイッチ素子Ｍ３がオンする
と、昇圧電位側から電源ＶＤＤに逆流が起きるで同様のデットタイムが設けられる。このデットタイムは、特に制限されないが、上記ＰＷＭ信号に対応した信号ｌｇ及びｈｇを形成する制御回路ＣＯＮＴにより設定される。以上により、本発明は電源電圧ＶＤＤの低電圧化に際しても、十分なスイッチ素子Ｍ１の駆動電圧を得ることができる昇圧回路を提供できる。【００２４】  図３には、図１のＰチャネルＭＯＳＦＥＴＭ３の一実施例の概略素子断面図が示されている。図３（Ａ）には、一般的なＰチャネルＭＯＳＦＥＴの例が示され、図３（Ｂ）には高耐圧ＭＯＳＦＥＴの例が示されている。前記図２の各部信号波形より、昇圧電圧Ｖｂｔは電源電圧ＶＤＤ＋入力電圧Ｖｉｎに達することがわかる。そのためＰチャネルＭＯＳＦＥＴＭ３として、図３（Ｂ）に示したような高耐圧のＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）を用いることが安全である。【００２５】  図３（Ａ）の一般的なＰチャネル型ＭＯＳＦＥＴにおいては、Ｐ型基板ＰＳＵＢ上にＮ型ウェル領域ＮＷＥＬを形成し、そこにＰ＋型の一対のソース，ドレイン領域が形成される。かかる一対のソース，ドレイン領域間のウェル領域（チャネル又は基板ゲート）上には、薄い膜厚からなるゲート絶縁膜が形成される。上記ゲート絶縁膜上には、上記一対のソース，ドレイン領域を跨ぐようにゲート電極が形成される。そして、上記昇圧回路を構成するスイッチ素子Ｍ３として用いるときには、上記ウェル領域ＮＷＥＬと前記図１のソース端子Ｓ側とされるＰ＋領域が接続される。前記図１のドレイン端子ＤとされるＰ＋領域と基板ゲート（ＮＷＥＬ）との間には図示のような寄生ダイオードが存在する。【００２６】  図３（Ｂ）の高耐圧ＭＯＳＦＥＴにおいては、Ｐ型基板ＰＳＵＢ（Ｐ−）上に前記ドレイン端子ＤとさるＰ＋領域が形成される。前記ソース端子Ｓに対応した半導体領域は、Ｎ型ウェル領域ＮＷＥＬに上記ドレイン端子ＤとさるＰ＋領域に対向してＰ＋領域が形成され、かかるＮ型ウェル領域ＮＷＥＬにへのオーミックコンタクトを得るためのＮ＋領域が形成される。そして、上記Ｐ＋領域及びＮ＋領域に電極が設けられることによって、Ｎ型ウェル領域ＮＷＥＬとの接続が行われる。この高耐圧ＭＯＳＦＥＴは、ドレイン領域は、上記Ｐ＋領域及びＰ−の基板が実効的なドレイン領域として動作し、Ｎ型ウェル領域ＮＷＥＬに形成されたＰ＋領域間のウェル領域（チャネル又は基板ゲート）が実効的な基板ゲート（チャネル領域）とされる。【００２７】  上記一対のＰ＋領域間のＮウェル領域ＮＷＥＬ及び基板ＰＳＵＢ上には、薄い膜厚からなるゲート絶縁膜が形成される。上記ゲート絶縁膜上には、上記一対のＰ＋領域を跨ぐようにゲート電極が形成される。そして、上記昇圧回路を構成するスイッチ素子Ｍ３として用いるときには、上記ウェル領域ＮＷＥＬと前記図１のソース端子Ｓ側とされるＰ＋領域が接続される。前記図１のドレイン領域の一部とされる基板ＰＳＵＢと基板ゲート（ＮＷＥＬ）との間には図示のような寄生ダイオードが存在する。このようなＬＤＭＯＳにおいては、ソース領域とドレイン領域の構造が非対称であり、そのことを表すために図示のようにソース、ドレインのように表している。【００２８】  図３（Ａ）、（Ｂ）の概略素子断面構造図に示すようにソースと基板ゲート（ウェル領域）を接続して用いるため、図３（Ａ）の一般的なＰチャネルＭＯＳＦＥＴ、図３（Ｂ）のＬＤＭＯＳ共に、ドレイン、ソース間には寄生のダイオードが存在する。したがって、本発明におけるスイッチ素子Ｍ３にＰチャネルＭＯＳＦＥＴ及びＬＤＭＯＳを用いても何ら問題ない。又、図３（Ｂ）のようなＬＤＭＯＳをブーストラップ容量ＣＢに電荷を充電するときに図３（Ｂ）におけるドレインからソースに電流を流す事になるが、この動作はリニア領域（低電流）での動作となり、スイッチ素子Ｍ３の性能が大幅に低下するようなことはない。【００２９】  この実施例のスイッチング電源においては、電源電圧ＶＤＤの低電圧化に際しても、高電位側スイッチ素子の十分な駆動電圧を得られる。高電位側のスイッチ素子にＮチャネルパワーＭＯＳＦＥＴが使用可能となり、低価格、小型のスイッチング電源を構成できる。また、後述するようにＩＣに内蔵しやすいという利点がある。内蔵することにより、外付け部品点数を低減でき、電源の小型化、低コスト化に寄与できる。【００３０】  本発明の昇圧回路は、ＰチャネルＭＯＳＦＥＴＭ３をオンさせてブートストラップ容量ＣＢに充電し、昇圧電位側からの逆流防止は、ＭＯＳＦＥＴのゲート電圧を昇圧電圧に対応してレベルシトフすることによりをオフ状態にし、かつ、ボディダイオードを活用する。したがって、前記特許文献１のスイッチング電源のように逆流防止用のダイオードを省くことができる。また、一般にＭＯＳのオン抵抗は数十ｍΩと小さいため、ダイオードの順方向電圧Ｖｆに比べ、充電時の電圧低下を抑えることができる。十分な充電時間が設定できるなら、ブートストラップ容量ＣＢをＶＤＤまで高くすることができる。【００３１】  以上により、電源電圧ＶＤＤが低い場合も、高電位側スイッチ素子Ｍ１の十分な駆動電圧を得られる。これにより、高電位側スイッチ素子に低価格、小型、低Ｒｏｎ、低ＱｇｄのＮチャネルパワーＭＯＳＦＥＴを採用できるため、低価格、小型のスイッチング電源を構成できる。また、ショットキーバリア・ダイオードに比べＭＯＳＦＥＴの方がチップ面積が小さいため、ＩＣに内蔵しやすい。これにより、外付けのダイオードを省くことができ、電源の小型化、コスト低減に適する。【００３２】  図４には、この発明に係るスイッチング電源の一実施例の構成図が示されている。この実施例のスイッチング電源は、太線枠で囲まれた部分が半導体集積回路（ＩＣ）で構成される。つまり、高電位側スイッチ素子Ｍ１と、低電位側スイッチ素子Ｍ２は外付けの単体素子で構成される。また、インダクタＬＯ、ブートストラップ容量ＣＢ及びキャパシタＣＯと、前記分圧回路を構成する抵抗Ｒ１とＲ２も単体素子で構成される。この実施例では、昇圧回路を構成するスイッチ素子Ｍ３は半導体集積回路に内蔵して形成される。つまり、半導体集積回路には、上記ＭＯＳＦＥＴＭ３の他に、エラーアンプＥＡ、電圧比較回路ＣＭＰ、三角波発生回路ＴＷＧと制御回路ＣＯＮＴ、レベルシフト回路ＬＳ１，ＬＳ２等が形成される。図示しないが、ＭＯＳＦＥＴＭ１，Ｍ２を駆動する駆動回路も含まれる。この実施例では、制御部分を半導体集積回路化し、ブートストラップ用スイッチ素子Ｍ３を内蔵することで、電源の部品数低減、小型化を実現できる。【００３３】  図５には、この発明に係るスイッチング電源の他の一実施例の構成図が示されている。同図においても、前記同様に太線枠で囲まれた部分が半導体集積回路（ＩＣ）で構成される。この実施例では、スイッチ素子Ｍ１、Ｍ２も半導体集積回路に内蔵することで、外付け部品点数をさらに削減でき、電源の小型化、低コスト化に適する。【００３４】  図６には、この発明に係るスイッチング電源の更に他の一実施例の構成図が示されている。同図においても、前記同様に太線枠で囲まれた部分が半導体集積回路（ＩＣ）で構成される。この実施例では、制御用ＩＣとドライバ用ＩＣの２つの半導体集積回路が用いられる。制御ＩＣには、ＰＷＭ制御部であるエラーアンプＥＡ、電圧比較回路ＣＭＰ、三角波発生回路ＴＷＧと制御回路ＣＯＮＴが搭載されてＰＷＭ信号を出力する。ドライバＩＣには、スイッチ素子Ｍ１、Ｍ２と、レベルシフト回路ＬＳ１、ＬＳ２及び昇圧回路を構成するＭＯＳＦＥＴＭ３と、ＰＷＭ信号を受けて低電位側の制御信号ＬＧ’を形成するインバータ回路ＩＮＶ１が設けられる。この実施例では、レベルシフト回路ＬＳ１は、上記ＰＷＭ信号を受けて、上記スイッチＭＯＳＦＥＴＭ３の制御信号ＬＧを形成する。【００３５】  図７には、この発明に係るスイッチング電源の他の一実施例の概略回路図が示されている。この実施例は、前記図１の実施例の変形例であり、低電圧側のスイッチＭＯＳＦＥＴ
Ｍ２に代えて、ダイオードＤ１が用いられる。このようにダイオードＤ１を用いた場合には、オン状態での順方向電圧Ｖｆだけ電圧損失が発生する反面、そのアノードとカソードの電位関係でオン／オフが自動的に行われるために、前記のような制御信号ｌｇが不要となる。いわゆる降圧型スイッチング電源では、上記制御信号ｌｇ、ｈｇは図２に示すように相補的な関係にある。この実施例における昇圧回路のＭＯＳＦＥＴＭ３の制御信号ＬＧは、ＭＯＳＦＥＴＭ１の制御信号ｈｇを元に生成すれば良い。この実施例においても、前記図４、図５及び図６のような構成とすることができる。【００３６】  図８には、この発明に係るスイッチング電源の更に他の一実施例の構成図が示されている。同図においても、前記図６の実施例と制御用ＩＣとドライバ用ＩＣの２つの半導体集積回路が用いられる。制御ＩＣとドライバＩＣには、例えば共通の動作電圧ＶＣＣが与えられる。この電圧ＶＣＣは、前記ＶＤＤのような低電圧であってもよいし、入力電圧Ｖｉｎに対応した高電圧であってもよい。このため、ドライバＩＣには、降圧電源回路Ｒｅｇが設けられて、前記ＶＤＤに対応した内部電圧が形成される。これに対して、制御ＩＣは、上記電源電圧ＶＣＣに対応したＰＷＭ信号を形成する。このため、上記ドライバＩＣには、上記ＰＷＭ信号を受ける電圧クランプ回路ＶＣＬが設けられる。他の構成は、前記図６の実施例と同様であるので、その説明を省略する。【００３７】  この実施例では、ドライバＩＣは特別な電源ＶＤＤが不要となり、入力電圧Ｖｉｎを電源電圧ＶＣＣとして用いることができる。かかる高電圧を内部で降圧して低電圧として用いているので、内部ドライバ回路での消費電力を小さくすることができる。この場合には、ＰＷＭ制御ＩＣとドライバＩＣとで動作電圧が異なるものとなる。つまり、制御ＩＣは１２Ｖ、ドライバＩＣは内部５Ｖで動作するために、ＰＷＭ信号の入力回路（ＶＣＬ）で何らかの電圧クランプ手段が設けられるものである。【００３８】  図９には、前記図８の電圧クランプ回路ＶＣＬの一実施例の回路図が示されている。同図の電圧クンプ回路ＶＣＬは、ドライバＩＣの外部端子から供給される高い信号振幅ＶＣＣの入力信号（ＰＷＭ）のレベルを、ドライバＩＣのインバータ回路ＩＮＶ１やレベルシフト回路ＬＳ１，ＬＳ２の低電圧側の動作電圧ＶＤＤレベルに対応したレベルにクランプする。【００３９】  入力端子ＰＷＭは、静電破壊防止回路としてのダイオードＤ２とＤ３が設けられる。特に制限されないが、この実施例のドライバＩＣは、高い電圧ＶＣＣと、電源回路Ｒｅｇで形成された低い内部電圧ＶＤＤの２つの動作電圧を有する。上記ダイオードＤ２は、上記入力端子ＰＷＭと電源端子ＶＣＣとの間に設けられ、上記ダイオードＤ３は、上記入力端子ＰＷＭと回路の接地電位ＶＳＳとの間に設けられる。特に制限されないが、上記電源電圧ＶＣＣは、約１２Ｖのような高い電圧であり、上記内部電圧ＶＤＤは約５Ｖのような低い電圧である。【００４０】  上記入力端子ＰＷＭは、電圧クランプ回路を構成するＮチャネルＭＯＳＦＥＴＭ４の一方のソース，ドレイン経路に接続される。このＭＯＳＦＥＴＭ４のゲートには、制限すべき電圧として内部電圧ＶＤ��が供給される。上記ＭＯＳＦＥＴＭ４のソース，ドレイン経路の他方から上記内部電圧ＶＤＤによりクランプされた出力電圧が得られ、入力回路ＩＢの入力端子に伝えられる。この実施例では、上記ＭＯＳＦＥＴＭ４による電圧クランプ動作を安定的に行うようにするために、上記ソース，ドレイン経路の他方と回路の接地電位との間に電流源Ｉｏが設けられる。また、上記電流源Ｉｏに対して並列形態にキャパシタＣｉが設けられる。【００４１】  この実施例では、入力端子ＰＷＭに、同図に波形として示されているようにＶＣＣ−０Ｖ（１２Ｖ−０Ｖ）のような大きな信号振幅の入力信号が供給され、上記ＭＯＳＦＥＴＭ４のソース，ドレイン経路の他方からは、（ＶＤＤ−Ｖｔｈ）−０Ｖのように電源ＶＤＤにより制限された小さな信号振幅に変換される。そして、入力回路ＩＢを通した出力信号Ｖｏは、同図に波形として示されているようにＶＤＤ−０Ｖ（５Ｖ−０Ｖ）のようなＣＭＯＳ振幅とされる。ここで、ＶｔｈはＭＯＳＦＥＴＭ４のしきい値電圧である。特に制限されないが、ＭＯＳＦＥＴＭ４は、電気的に基板から分離されたＰ型ウェル領域に形成され、かかるＰ型ウェル（チャネル領域）は、上記ＭＯＳＦＥＴＭ４の出力側であるソース，ドレイン経路の他方に接続されている。【００４２】  上記電圧クランプ回路において、ＭＯＳＦＥＴＭ４の出力側のノードＶに、回路の絶縁不良等による高抵抗によるリーク電流経路が形成された場合、その電位が上昇してＭＯＳＦＥＴＭ４がオフ状態のままとなって前記の電流源Ｉｏが存在しないと電圧クランプ動作が不能に陥ってしまう。上記電流源Ｉｏを設けることより上記出力ノード側の電位上昇が抑えられて安定的な電圧クランプ動作が行われる。このため、電流源Ｉｏは、不良と見做されないリーク電流よりも大きな微小電流に設定すればよく、低消費電力化を図ることができる。【００４３】  また、ＭＯＳＦＥＴＭ４のソース，ドレイン間には、寄生容量Ｃｄｓが存在する。この寄生容量Ｃｄｓによって、入力信号ＰＷＭがＶＣＣのような高電圧に変化したときに、カップリングによって出力側を電源電圧ＶＤＤ以上に変化させてしまうという問題が生じる。これを回避するために、電流源Ｉｏに並列形態にキャパシタＣｉが設けられる。これによって、寄生容量ＣｄｓとキャパシタＣｉが直列形態に接続されて、その容量比の逆比に対応して入力電圧ＰＷＭを分圧して上記出力側ノードが電源電圧ＶＤＤ以上にならないようにすることができる。【００４４】  なお、入力回路ＩＢには、入力回路を構成するＭＯＳＦＥＴのゲート容量が存在するが、かかるゲート容量のみでは上記のようにカップリングによって出力側ノードが電源電圧ＶＤＤ以上に変化してしまう。そのために、上記キャパシタＣｉは、入力回路ＩＢの入力容量と比べても十分に大きなものとされる。本実施例では，上記入力信号ＰＷＭに対して上記電圧クランプ回路を適用したが，内部動作電圧より高い電圧レベルの入力信号に対して本回路は適用可能である。例としては，ドライバＩＣの動作オン／オフ制御信号等があげられる。図８の入力信号ＰＷＭが入力される端子に図９のようなクランプ回路を適用することにより、ＰＷＭ信号の高速な変化にも応答可能となり、ドライバＩＣを正確に制御が可能となる。【００４５】  図１０には、この発明に係るスイッチング電源に用いられるレベルシフト回路ＬＳ２の一実施例の回路図が示されている。この実施例のレベルシフト回路は、電源電圧ＶＤＤで動作するＣＭＯＳインバータ回路ＩＮＶ２が入力回路として設けられる。このインバータ回路ＩＮＶ２の入力には、前記制御信号ｈｇが供給される。このインバータ回路ＩＮＶ２の出力信号は、ＮチャネルＭＯＳＦＥＴＭ５のゲートに供給される。このＭＯＳＦＥＴＭ５のドレインと、昇圧電圧Ｖｂｔとの間には負荷抵抗Ｒ３が設けられる。特に制限されないが、ＭＯＳＦＥＴＭ５のソースと回路の接地電位との間には、抵抗Ｒ４が設けられる。上記ＭＯＳＦＥＴＭ５のドレイン出力は、昇圧電圧Ｖｂｔと中点ＬＸの電位とで動作するＣＭＯＳインバータ回路ＩＮＶ３とＩＮＶ４を通してレベル変換された駆動信号ＨＧとして出力される。【００４６】  制御信号ｈｇがロウレベル（ＶＳＳ）のときには、インバータ回路ＩＮＶ２の出力信号がハイレベルとなり、ＭＯＳＦＥＴＭ５をオン状態にする。この時の回路の動作点は，以下のように求めることができる。図１０において，ＭＯＳＦＥＴＭ５のゲート電圧Ｖｉ，ソース電圧Ｖｓ，ドレイン電圧Ｖｏ，ゲート−ソース電圧Ｖｇｓとし，抵抗Ｒ４を流れる電流をＩｓ，抵抗Ｒ３を流れる電流をＩｄとすると，以下のような関係が成り立つ。【００４７】  Ｖｓ＝Ｖｉ−Ｖｇｓ＝Ｉｓ×Ｒ４              ・・・・（１）式
Ｉｓ≒Ｉｄ                                      ・・・・（２）式
Ｖｏ＝Ｖｂｔ−Ｉｄ×Ｒ３≒Ｖｂｔ−Ｉｓ×Ｒ３      ・・・・（３）式
（１）式で，Ｖｇｓは上記ＭＯＳＦＥＴＭ５の特性で決まる値である。
上記式から、
Ｖｏ＝Ｖｂｔ−（Ｖｉ−Ｖｇｓ）×（Ｒ３／Ｒ４）      ・・・・（４）
が導出できる。ここで、インバータ回路ＩＮＶ３の入力電圧，すなわち上記ドレイン電圧Ｖｏがその論理しきい値よりも低い電位となるように上記抵抗Ｒ３，Ｒ４の値を設定する。これにより、インバータ回路ＩＮＶ３は昇圧電圧Ｖｂｔに対応したハイレベルを出力し、インバータ回路ＩＮＶ４からは中点ＬＸの電位に対応したロウレベルの駆動信号ＨＧが形成される。【００４８】  制御信号ｈｇがハイレベル（ＶＤＤ）のときには、インバータ回路ＩＮＶ２の出力信号がロウレベルとなり、ＭＯＳＦＥＴＭ５をオフ状態にする。これにより、ＭＯＳＦＥＴＭ５のドレイン出力は、抵抗Ｒ３により昇圧電圧Ｖｂｔのようなハイレベルが出力される。これにより、インバータ回路ＩＮＶ３の入力電圧は、その論理しきい値よりも高い電位となり、中点ＬＸの電位に対応したロウレベルを出力し、インバータ回路ＩＮＶ４からは昇圧電圧Ｖｂｔに対応したハイレベルの駆動信号ＨＧが形成される。上記レベルシフト回路は，電源投入時等においても出力が確定し，従来方式のラッチタイプのレベルシフト回路のように不定状態にならないという特長を有する。【００４９】  スイッチＭＯＳＦＥＴＭ３のゲートに供給される制御信号ＬＧを形成するレベルシフト回路ＬＳ１も、前記図１０に括弧で示すように同様な回路により構成される。ただし、インバータ回路ＩＮＶ３、ＩＮＶ４の低電位側は回路の接地電位（ＶＳＳ）とされる。制御信号（ｌｇ）の反転信号を制御信号（ＬＧ）として出力するときには、上記インバータ回路ＩＮＶ４が省略される。【００５０】  図１１には、この発明に係るスイッチング電源の更に他の一実施例の概略回路図が示されている。この実施例は、前記図１の実施例の変形例であり、昇圧回路のスイッチ素子としてＮチャネルＭＯＳＦＥＴＭ３’が用いられる。このようにＮチャネルＭＯＳＦＥＴＭ３’を用いた場合には、ブートストラップ容量ＣＢに電源電圧ＶＤＤまで充電するためにオン状態にするときにゲート電圧を電源電圧ＶＤＤ以上にする必要がある。このために、レベルシフト回路ＬＳ１は、昇圧電圧ＶＣＣにより動作させられる。このＶＣＣは外部から供給されてもよいし、同様な昇圧回路で形成してもよい。このようにＮチャネルＭＯＳＦＥＴを用いた場合には、電源電圧ＶＤＤ側のソース，ドレイン領域と基板ゲートとが接続されて、昇圧電圧側のソース，ドレイン領域と基板ゲートとの間の寄生ダイオードが逆流防止用として利用される。この昇圧電圧ＶＣＣを生成するための回路が必要となる為に、昇圧回路のスイッチ素子としてはＰチャネルＭＯＳＦＥＴの方が優れている。【００５１】  図１２には、この発明に係るスイッチング電源の他の一実施例の構成図が示されている。この実施例は、前記図６の実施例の変形例であり、上記ドライバＩＣは、前記図６に示すように１つの半導体基板上に形成された半導体集積回路で構成してもよいが、この実施例では前記ＭＯＳＦＥＴＭ１、Ｍ２、その他の回路それぞれに適したプロセスで，同図に一点鎖線で示した半導体チップ（半導体基板）Ｃｈｉｐ１，Ｃｈｉｐ２，Ｃｈｉｐ３上にそれぞれを作成し、それらをマルチチップモジュール構成で１つのパッケージに封止されてなる半導体集積回路装置とするものであってもよい。���た、それぞれの半導体チップＣｈｉｐ１，Ｃｈｉｐ２，Ｃｈｉｐ３を別個のパッケージに封止した３つの半導体集積回路装置で構成して実装基板上で相互に接続して回路を構成するものとしてもよい。【００５２】  以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、低電位側のスイッチ素子Ｍ２を高電圧で駆動する駆動回路を設けるものであってもよい。このときには、スイッチ素子Ｍ２の小さなオン抵抗値によってインダクタで発生する中点ＬＸを接地電位にクランプすることができるので、スイッチ素子の小型化又はいっそうの効率化を図ることができる。レベルシフト回路ＬＳ１、ＬＳ２の具体的回路は種々の実施形態を採ることができる。この発明は、スイッチング電源装置に広く利用できる。
【図面の簡単な説明】
【００５３】
【図１】この発明に係るスイッチング電源の一実施例を示す概略回路図である。
【図２】図１のスイッチング電源における駆動回路の動作を説明する波形図である。
【図３】図１のＰチャネルＭＯＳＦＥＴＭ３の一実施例を示す概略素子断面図である。
【図４】この発明に係るスイッチング電源の一実施例を示す構成図である。
【図５】この発明に係るスイッチング電源の他の一実施例を示す構成図である。
【図６】この発明に係るスイッチング電源の更に他の一実施例を示す構成図である。
【図７】この発明に係るスイッチング電源の他の一実施例を示す概略回路図である。
【図８】この発明に係るスイッチング電源の更に他の一実施例を示す構成図である。
【図９】図８の電圧クランプ回路ＶＣＬの一実施例を示す回路図である。
【図１０】この発明に係るスイッチング電源に用いられるレベルシフト回路ＬＳ２の一実施例を示す回路図である。
【図１１】この発明に係るスイッチング電源の更に他の一実施例を示す概略回路図である。
【図１２】この発明に係るスイッチング電源の更に他の一実施例を示す構成図である。
【図１３】本願発明に先立って検討された降圧型スイッチング電源の構成図である。
【図１４】図１３に示した降圧型スイッチング電源の各部動作波形図である。
【符号の説明】
【００５４】  Ｄ１〜Ｄ４…ダイオード、Ｍ１〜Ｍ３，Ｍ３’…ＭＯＳＦＥＴ、Ｉｏ…電流源、Ｃｉ…キャパシタ、ＣＯＮＴ…制御回路、ＥＡ…エラーアンプ、ＣＭＰ…電圧比較回路、ＴＷＧ…三角波発生回路、ＩＢ…入力回路、ＣＢ…ブートストラップ容量、ＬＯ…インダクタ、ＣＯ…キャパシタ、Ｒ１〜Ｒ４…抵抗、ＩＮＶ１〜ＩＮＶ４…ＣＭＯＳインバータ回路、Ｒｅｇ…電源回路、ＬＳ１，２…レベルシフト回路。
【図１】
0004502210.tif 000002
【図２】
0004502210.tif 000003
【図３】
0004502210.tif 000004
【図４】
0004502210.tif 000005
【図５】
0004502210.tif 000006
【図６】
0004502210.tif 000007
【図７】
0004502210.tif 000008
【図８】
0004502210.tif 000009
【図９】
0004502210.tif 000010
【図１０】
0004502210.tif 000011
【図１１】
0004502210.tif 000012
【図１２】
0004502210.tif 000013
【図１３】
0004502210.tif 000014
【図１４】
0004502210.tif 000015