(57)【特許請求の範囲】
【請求項１】
被試験ＩＣが出力する応答信号の論理値が所定の電圧を具備しているか否かを比較する電圧比較器と、この電圧比較器に比較電圧を印加する電圧発生器とを具備して構成されるＩＣ試験装置における電圧発生器の校正方法において、
上記電圧発生器は発生すべき電圧値を設定する電圧設定器と、オフセット電圧設定器と、これら電圧設定器及びオフセット電圧設定器に設定した各設定値を加算する加算器と、この加算器の加算結果に利得設定器に設定した設定値を乗算する乗算器と、この乗算器の乗算結果をアナログ値に変換するデジタル−アナログ変換器とによって構成され、
上記電圧比較器の上記応答信号を印加する入力端子に基準電圧発生器からの基準電圧を印加し、
上記オフセット電圧設定器にオフセット電圧Ｆ０を、上記利得設定器には利得の値ＧＡを仮り設定し、
上記電圧設定器と上記基準電圧発生器のそれぞれに同一電圧値Ｓ０又はＳ３を設定し、
各設定状態で上記オフセット設定器に設定するオフセット電圧値を変化させ、実際に上記デジタル−アナログ変換器から上記電圧比較器に印加される比較電圧の値が上記基準電圧発生器が出力する電圧値Ｓ０又はＳ３と一致するオフセット電圧の値Ｆ０又はＦ３を求め、このオフセット電圧Ｆ０又はＦ３の値により演算値Ｇ０又はＧ３をＧ０＝（Ｓ０＋Ｆ０）ＧＡ及びＧ３＝（Ｓ３＋Ｆ３）ＧＡにより確定し、これら演算値Ｇ０とＧ３からＧ０＝（Ｓ０＋Ｎ０）ＮＧとＧ３＝（Ｓ０＋Ｎ０）ＮＧにより目的とする演算値を決定するためのオフセット電圧値Ｎ０と、利得値ＮＧを求めることを特徴とするＩＣ試験装置における電圧発生器の校正方法。
【請求項２】
Ａ、発生させるべき電圧値を設定する電圧設定器と、
Ｂ、オフセット電圧を設定するオフセット電圧設定器と、
Ｃ、上記電圧設定器に設定した電圧値と上記オフセット電圧発生器に設定したオフセット電圧を加算し、その加算結果を出力する加算器と、
Ｄ、利得の値を設定する利得設定器と、
Ｅ、この利得設定器に設定した利得の値と上記加算器から出力される加算結果とを乗算する乗算器と、
Ｆ、この乗算器が出力する乗算結果をアナログ電圧に変換するデジタル−アナログ変換器と、
Ｇ、一方の入力端子に、基準電圧発生器から既知の値を持つ基準電圧が与えられ、他方の入力端子に上記デジタル−アナログ変換器が出力するアナログ電圧が印加される電圧比較器と、
Ｈ、この電圧比較器の比較出力の論理が反転したことを検出して上記デジタル−アナログ変換器が出力するアナログ電圧が上記基準電圧と一致したことを検出する論理比較器と、
Ｉ、上記電圧設定器及び基準電圧発生器に電圧Ｓ０又はＳ３を設定し、上記オフセット電圧設定器にオフセット電圧Ｆ０を、上記利得設定器には利得の値ＧＡを仮り設定する制御器と、
Ｊ、この設定状態において上記オフセット電圧設定器に設定したオフセット電圧値Ｆ０を変化させ上記デジタル−アナログ変換器から上記電圧比較器に与えるアナログ電圧を変化させるオフセット電圧可変手段と、
Ｋ、上記アナログ電圧の変更によって上記基準電圧発生器が出力する電圧Ｓ０とＳ３の一致を検出し、その一致条件を満たすオフセット電圧値Ｆ０、Ｆ３を求めるオフセット電圧測定手段と、
Ｌ、このオフセット電圧測定手段が測定したオフセット電圧値Ｆ０とＦ３により演算値Ｇ０とＧ３をＧ０＝（Ｓ０＋Ｆ０）ＧＡ及びＧ３＝（Ｓ３＋Ｆ３）ＧＡにより確定し、これら演算値Ｇ０とＧ３からＧ０＝（Ｓ０＋Ｎ０）ＮＧとＧ３＝（Ｓ３＋Ｎ０）ＮＧにより目的とする演算値を与えるオフセット電圧値Ｎ０と利得の値ＮＧを求める演算手段と、
によって構成したことを特徴とするＩＣ試験装置における電圧発生器の校正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体集積回路素子（以下半導体デバイスと称す）を試験する半導体デバイス試験装置に利用されている電圧発生器の校正方法及び校正装置に関する。
【０００２】
【従来の技術】
図４に半導体デバイス試験装置の概略の校正を示す。図中ＴＥＳは半導体デバイス試験装置の全体を示す。半導体デバイス試験装置ＴＥＳは主制御器１１と、パターン発生器１２、タイミング発生器１３、波形フォーマッタ１４、論理比較器１５、ドライバ１６、アナログ比較器１７、不良解析メモリ１８、論理振幅基準電圧源２１、比較基準電圧源２２、デバイス電源２３等により構成される。
【０００３】
主制御器１１は一般にコンピュータシステムによって構成され、利用者が制作した試験プログラムにしたがって主にパターン発生器１２とタイミング発生器１３を制御し、パターン発生器１２から試験パターンデータを発生させ、このパターンデータを波形フォーマッタ１４で実波形を持つ試験パターン信号に変換し、この試験パターン信号を論理振幅基準電圧源２１で設定した振幅値を持った波形に電圧増幅するドライバ１６を通じて被試験デバイス１９に印加し記憶させる。
【０００４】
被試験デバイス１９から読み出した応答信号は、アナログ比較器１７で比較基準電圧源２２から与えられる基準電圧と比較し、所定の論理レベル（Ｈ論理の電圧、Ｌ論理の電圧）を持っているか否かを判定し、所定の論理レベルを持っていると判定した信号は論理比較器１５でパターン発生器１２から出力される期待値と比較し、期待値と不一致が発生した場合は、その読み出したアドレスのメモリセルに不良があるものと判定し、不良発生毎に不良解析メモリ１８に不良アドレスを記憶し、試験終了時点で例えば不良セルの救済が可能か否かを判定する。
【０００５】
ここで、タイミング発生器１３は被試験デバイス１９に与える試験パターン信号の波形の立上りのタイミング及び立ち下りのタイミングを規定するタイミングと、論理比較器１５で論理比較のタイミングを規定するストローブパルスのタイミングを発生する。
これらの各タイミングは利用者が作成した試験プログラムに記載され、利用者が意図したタイミングで被試験デバイス１９を動作させ、またその動作が正常か否かを試験できるように構成されている。
【０００６】
図４では被試験デバイス１９の一つの入力ピンに試験パターン信号を供給する構成と、一つの出力ピンから出力される応答信号を取り込んで論理比較する構成を示しているが、現実には図４に示した構成が被試験デバイス１９のピンの数だけ設けられる。被試験デバイス１９がメモリであるものとすると６４ピン程度、被試験デバイス１９がロジックＩＣの場合は２５０〜５００ピン程度となる。
ここで、アナログ比較器１７の構成を更に詳細に説明する。アナログ比較器１７は図５示すように２個の電圧比較器ＣＰ１とＣＰ２を装備し、また比較基準電圧源２２は２個の電圧発生器２２Ａと２２Ｂとを装備して構成される。一方の電圧比較器ＣＰ１の非反転入力端子には電圧発生器２２ＡからＨ論理側の比較電圧ＶＯＨを印加し、他方の電圧比較器ＣＰ２の反転入力端子には電圧発生器２２ＢからＬ論理側の比較電圧ＶＯＬを印加する。電圧比較器ＣＰ１の反転入力端子と電圧比較器ＣＰ２の非反転入力端子は共通接続して入力端子１７Ａに接続し、その入力端子１７Ａに被試験半導体デバイスの応答出力信号ＶＯを印加する。
【０００７】
この応答出力信号Ｖ０と比較電圧ＶＯＨ、ＶＯＬとの関係を図６に示す関係から明らかなように、被試験半導体デバイスの応答出力信号ＶＯのＬ論理が比較電圧ＶＯＬより負側であれば、電圧比較器ＣＰ２はＬ論理を出力し、このＬ論理を出力することによりアナログ比較器１７の比較結果としてはパスと判定する。
応答出力信号ＶＯのＨ論理が比較電圧ＶＯＨより正側であれば、電圧比較器ＣＰ１はＬ論理を出力し、このＬ論理を出力することにより、アナログ比較器１７の比較結果としてはパスと判定する。
【０００８】
上述したように、電圧比較器ＣＰ１とＣＰ２は電圧発生器２２Ａと２２Ｂに設定した比較電圧ＶＯＨ及びＶＯＬを基準にして被試験半導体デバイス１９が出力した信号ＶＯの論理値を判定するものであるから、これらの比較電圧ＶＯＨ及びＶＯＬは間違いなく正しい値に設定されていなければならない。
電圧発生器２２Ａ及び２２Ｂは何れにおいてもその基本機能として発生させるべき電圧値をデジタル値で入力すると、その電圧値をアナログ電圧で正しく出力することが要求される。このために補正演算手段が設けられ、この補正演算手段により、いかなる電圧値を設定しても正しくその電圧をアナログ電圧で出力するように構成される。
【０００９】
図７は電圧発生器２２Ａ又は２２Ｂの内部の構造を示す。２４は出力すべき電圧値をデジタル値で設定する電圧設定器、２５はオフセット電圧を設定するオフセット設定器、２６は加算器、２７は利得設定器、２８は乗算器、２９はデジタル−アナログ変換器を示す。
加算器２６では電圧設定器２４に設定した設定値からオフセット電圧を除去する動作を実行する。電圧設定器２４に設定する電圧値及びオフセット電圧値、利得の値はそれぞれ主制御器１１からバスラインＢＵＳを通じて設定される。
【００１０】
乗算器２８はオフセット電圧が除去された電圧値に利得設定器２７に設定した利得を乗算し、その乗算結果をデジタル−アナログ変換器２９に入力し、アナログ電圧に変換して出力端子３０に出力し、そのアナログ電圧を電圧比較器ＣＰ１又はＣＰ２に印加する。
ここで従来行われているオフセット電圧と利得の校正方法について説明する。デジタルーアナログ変換器２９は入力される演算値に比例したレベルのアナログ電圧を出力する。演算値は
演算値＝（電圧設定値＋オフセット値）利得…（１）
で与えられる。
【００１１】
（１）式において適切なオフセット値と利得を決定するためには出力端子３０に出力されるアナログ電圧の値を少なくとも異なる２点で求める必要がある。最初に仮設定としてオフセット値をＦ０、利得の値をＧＡに設定する（図９Ａ）。設定値が０Ｖ（Ｓ０）と３Ｖ（Ｓ３）のときの演算値をＲ０、Ｒ３とすると（１）式より、
Ｒ０＝（Ｓ０＋Ｆ０）ＧＡ…（２）
Ｒ３＝（Ｓ３＋Ｆ０）ＧＡ…（３）
が導ける。
【００１２】
この演算値Ｒ０とＲ３がデジタル−アナログ変換器２９に入力されたときの実際のアナログ電圧の値を図８に示すＤ０、Ｄ３とする。また、出力レベルが設定値Ｓ０、Ｓ３となるべき演算値をＧ０、Ｇ３とする。これらの演算値Ｇ０、Ｇ３及びＲ０、Ｒ３と出力レベルＳ０、Ｓ３及びＤ０、Ｄ３との間には比例関係にあり、次式が導き出せる。
（Ｇ０−Ｒ０）／（Ｓ０−Ｄ０）＝（Ｒ３−Ｒ０）／（Ｄ３−Ｒ０）…（４）
（Ｇ３−Ｒ０）／（Ｓ３−Ｄ０）＝（Ｒ３−Ｒ０）／（Ｄ３−Ｒ０）…（５）
（４）、（５）式よりＧ０、Ｇ３について解くと、
Ｇ０＝（Ｄ３×Ｒ０−Ｄ０×Ｒ３＋Ｓ０×Ｒ３−Ｓ０×Ｒ０）…（６）
Ｇ３＝（Ｄ３×Ｒ０−Ｄ０×Ｒ３＋Ｓ３×Ｒ３−Ｓ３×Ｒ０）…（７）
となる。
【００１３】
従って設定値がＳ０、Ｓ３であるときの演算値がＧ０、Ｇ３となるようなオフセット値（Ｎ０）と利得値（ＮＧ）を求めればよい（図９Ｂ）。（２）、（３）式を用いて該当する変数を代入すると、
Ｇ０＝（Ｓ０＋Ｎ０）×ＮＧ…（８）
Ｇ３＝（Ｓ３＋Ｎ０）×ＮＧ…（９）
となり、（８）、（９）式からＮ０、ＮＧを求めればこれらが校正された補正値となる。
【００１４】
Ｎ０とＮＧを決定することにより電圧発生器２２Ａ及び２２Ｂの演算値は校正され、設定値と出力値が図９Ｂに示すように等しい値となる。
上述した校正を行うためには実際に出力値Ｄ０とＤ３を測定しなければならない。
従来はこの出力値Ｄ０とＤ３を測定するために、図１０に示すように、アナログ比較器１７の入力端子１７Ａに基準電圧発生器３２を選択的に接続し、基準電圧発生器３２から正しく校正された基準電圧ＶＳを発生させ、この基準電圧発生器３２から出力される基準電圧ＶＳを徐々に変化させながら電圧発生器２２Ａ又は２２Ｂが出力している出力値Ｄ０又はＤ３と基準電圧ＶＳとを電圧比較器ＣＰ１又はＣＰ２で比較させ、電圧比較器ＣＰ１又はＣＰ２の出力の極性が反転したときの基準電圧発生器３２の出力電圧ＶＳの値によりＤ０とＤ３の値を測定している。
【００１５】
尚、電圧比較器ＣＰ１又はＣＰ２の出力の極性が反転したことを検出する動作は被試験半導体デバイス１９を試験する動作モードを利用して行われる。つまり電圧比較器ＣＰ１及びＣＰ２には１テストサイクル毎に１個のストローブパルスＳＴＢが印加される。電圧比較器ＣＰ１とＣＰ２はストローブパルスＳＴＢが入力される毎に比較動作を実行し、その比較結果を論理比較器１５に送り出す。例えば電圧発生器２２Ａが正極性のある電圧Ｄ０を発生している状態で基準電圧発生器３２が電圧Ｄ０より小さい電圧ＶＳを入力したとすると、電圧比較器ＣＰ１はＨ論理を出力する。このＨ論理は論理比較器１５では不良（フェイル）として判定される。基準電圧発生器３２は１テストサイクル毎に電圧ＶＳを例えば徐々に増大させる基準電圧ＶＳが電圧Ｄ０を超えると電圧比較器ＣＰ１の出力の極性が反転し、Ｌ論理を出力する。
【００１６】
論理比較器１５はストローブパルスＳＴＢの印加タイミングにおける電圧比較器ＣＰ１又はＣＰ２の出力の論理値と期待値とを比較し、Ｌ論理を読み取ることにより良（パス）と判定し、その判定結果を主制御器１１に送り込む。
【００１７】
【発明が解決しようとする課題】
このように、従来は１テストサイクル毎に基準電圧発生器３２の電圧ＶＳを論理比較器１５の論理比較結果が例えばフェイルからパスに反転するまで徐々に変化させ、論理比較結果が反転したときの基準電圧発生器３２の電圧ＶＳの電圧から電圧発生器２２Ａ又は２２Ｂが出力している比較電圧Ｄ０の値を知る方法によって電圧発生器２２Ａ及び２２Ｂが発生する比較電圧を測定し、この測定を値が異なる２点の電圧にわたって測定することにより、電圧発生器２２Ａと２２Ｂの演算値を求めるものであるから、この測定に時間がかかる欠点がある。
【００１８】
然も、基準電圧発生器３２の電圧ＶＳを変更した場合、その目的とする電圧に安定するまでのセットリングタイムが比較的長いため、待ち時間が長くかかる欠点がある。つまり基準電圧ＶＳを徐々に変化させる動作を高速化することはできない。
更に、各アナログ比較器１７には２台の電圧発生器２２Ａと２２Ｂが存在し、これらの各電圧発生器２２Ａと２２Ｂに対してＤ０とＤ３の２点ずつ合わせて４点の電圧を測定しなければならない。その上、複数のアナログ比較器１７に対して基準電圧発生器３２は１台を備えているだけであるから、各アナログ比較器１７を順次１台ずつ校正しなければならない。従って各アナログ比較器１７に備えた電圧発生器２２Ａと２２Ｂの発生電圧を校正する作業には長い時間を必要とする欠点がある。
【００１９】
この発明の目的はアナログ比較器に付設した電圧発生器の発生電圧を短時間に校正することができるＩＣ試験装置における電圧比較器の校正方法と、この校正方法に従って動作する電圧校正装置を提案するものである。
この発明の請求項１では、被試験ＩＣが出力する応答信号の論理値が所定の電圧を具備しているか否かを比較する電圧比較器と、この電圧比較器に比較電圧を印加する電圧発生器とを具備して構成されるアナログ比較器において、
被試験ＩＣの応答信号が印加される電圧比較器の入力端子に既知の値を持つ基準電圧を印加し、この基準電圧を固定した状態で電圧発生器が出力する比較電圧を変化させ、電圧比較器の比較結果により電圧発生器が出力する比較電圧の値が基準電圧に一致したことを検出して比較電圧の値を特定することを複数の電圧値に対して実行することにより電圧発生器の演算値を求め、この演算値から所望の演算値を得るための補正計数を求めるＩＣ試験装置における電圧発生器の校正方法を提案する。
【００２０】
この発明の請求項２では、請求項１記載のＩＣ試験装置における電圧発生器の校正方法において、電圧発生器は発生すべき電圧値を設定する電圧設定器と、オフセット電圧設定器と、これら電圧設定器及びオフセット電圧設定器に設定した各設定値を加算する加算器と、この加算器の加算結果に利得設定値を乗算する乗算器と、この乗算器の乗算結果をアナログ値に変換するデジタル−アナログ変換器とによって構成され、オフセット電圧設定器に設定するオフセット電圧及び利得設定器に設定する利得の値を所望の演算値を得るための補正係数として求めるＩＣ試験装置における電圧発生器の校正方法を提案する。
【００２１】
この発明の請求項３では、請求項２記載のＩＣ試験装置における電圧発生器の校正方法において、電圧設定器と基準電圧発生器のそれぞれに同一電圧値Ｓ０又はＳ３を設定し、Ｓ０又はＳ３の各設定状態でオフセット設定器に設定するオフセット電圧値を変化させ、実際にデジタル−アナログ変換器から電圧比較器に印加される比較電圧の値が基準電圧発生器が出力する電圧値Ｓ０又はＳ３と一致するオフセット電圧の値Ｆ０又はＦ３を求め、このオフセット電圧Ｆ０又はＦ３の値により演算値Ｇ０又はＧ３をＧ０＝（Ｓ０＋Ｆ０）ＧＡ及びＧ３＝（Ｓ３＋Ｆ３）ＧＡにより確定し、これら演算値Ｇ０とＧ３からＧ０＝（Ｓ０＋Ｎ０）ＮＧとＧ３＝（Ｓ０＋Ｎ０）ＮＧにより目的とする演算値を決定するためのオフセット電圧値Ｎ０と、利得値ＮＧを求めるＩＣ試験装置における電圧発生器の校正方法を提案する。
【００２２】
この発明の請求項４では、発生させるべき電圧値を設定する電圧設定器と、
オフセット電圧を設定するオフセット電圧設定器と、
電圧設定器に設定した電圧値とオフセット電圧発生器に設定したオフセット電圧を加算し、その加算結果を出力する加算器と、
利得の値を設定する利得設定器と、
この利得設定器に設定した利得の値と加算器から出力される加算結果とを乗算する乗算器と、
この乗算器が出力する乗算結果をアナログ電圧に変換するデジタル−アナログ変換器と、
一方の入力端子に、基準電圧発生器から既知の値を持つ基準電圧が与えられ、他方の入力端子にデジタル−アナログ変換器が出力するアナログ電圧が印加される電圧比較器と、
この電圧比較器の比較出力の論理が反転したことを検出してデジタル−アナログ変換器が出力するアナログ電圧が基準電圧と一致したことを検出する論理比較器と、
電圧設定器及び基準電圧発生器に電圧Ｓ０又はＳ３を設定し、オフセット電圧設定器にオフセット電圧Ｆ０を、利得設定器には利得の値ＧＡを仮り設定する制御器と、
この設定状態においてオフセット電圧設定器に設定したオフセット電圧値Ｆ０を変化させデジタル−アナログ変換器から電圧比較器に与えるアナログ電圧を変化させるオフセット電圧可変手段と、
アナログ電圧の変更によって基準電圧発生器が出力する電圧Ｓ０とＳ３の一致を検出し、その一致条件を満たすオフセット電圧値Ｆ０、Ｆ３を求めるオフセット電圧測定手段と、
このオフセット電圧測定手段が測定したオフセット電圧値Ｆ０とＦ３により演算値Ｇ０とＧ３をＧ０＝（Ｓ０＋Ｆ０）ＧＡ及びＧ３＝（Ｓ３＋Ｆ３）ＧＡにより確定し、これら演算値Ｇ０とＧ３からＧ０＝（Ｓ０＋Ｎ０）ＮＧとＧ３＝（Ｓ３＋Ｎ０）ＮＧにより目的とする演算値を与えるオフセット電圧値Ｎ０と利得の値ＮＧを求める演算手段と、
によって構成したＩＣ試験装置における電圧発生器の校正装置を提案する。
【００２３】
【作用】
この発明によるＩＣ試験装置における電圧発生器の校正方法によれば、基準電圧発生器が出力する基準電圧を固定した状態で校正すべき電圧発生器が出力する比較電圧を変化させ、この比較電圧の値と基準電圧の値の一致を検出して電圧発生器が出力する比較電圧の値を知る方法を採るから、基準電圧発生器が出力する基準電圧のセットリングタイムを待つ必要がない。
【００２４】
従って比較電圧が基準電圧に一致したか否かを論理比較器で検出すればよく、比較電圧の値を測定する時間を短くすることができる。
更に、基準電圧ＶＳは固定であるから、この基準電圧ＶＳを全てのアナログ比較器１７に供給し、各アナログ比較器１７で電圧発生器２２Ａ又は２２Ｂの電圧を変化させて校正を行うことができるから、一度に複数の電圧発生器の発生電圧の校正を同時に行うことができる。この点で校正に要する時間を大幅に短くできる利点が得られる。
【００２５】
【発明の実施例の形態】
図１にこの発明によるＩＣ試験装置に用いられている電圧発生器の校正方法を適用した電圧発生器の校正装置の一実施例を示す。ＩＣ試験装置のアナログ比較器１７には図５で説明したように２個の電圧比較器ＣＰ１とＣＰ２が装備されている。これら２個の電圧比較器ＣＰ１とＣＰ２で被試験半導体デバイス１９（図４参照）が出力する論理波形のＨ論理側とＬ論理側の電圧値が規定した電圧ＶＯＨ以上であることと、ＶＯＬ以下であることを確認する動作を実行する。
【００２６】
２２Ａと２２Ｂは電圧比較器ＣＰ１とＣＰ２に比較電圧ＶＯＨとＶＯＬを印加する電圧発生器を示す。図１ではこの電圧発生器２２Ａと、２２Ｂが発生する比較電圧の発生特性を決める演算値を校正するモードの接続状態を示す。校正モードでは電圧発生器ＣＰ１とＣＰ２の各一方の入力端子を共通接続点Ａに接続し、この共通接続点Ａに切り替えスイッチＳＷ１の切り替えによって基準電圧発生器３２の出力端子を接続する。
【００２７】
切り替えスイッチＳＷ１の切り替えによって共通接続点Ａに被試験半導体デバイス１９が出力する応答出力信号ＶＯに代えて基準電圧発生器３２から基準電圧ＶＳを印加する。
主制御器１１には、オフセット電圧測定手段１１Ａと、オフセット電圧可変手段１１Ｂと、演算手段１１Ｃとを設ける。これらオフセット電圧測定手段１１Ａと、オフセット電圧可変手段１１Ｂと、演算手段１１Ｃはそれぞれ主制御器１１を動作させるソフトウェアによって構成される。
【００２８】
主制御器１１から電圧設定器２４と基準電圧発生器３２に同一の設定値Ｓ０を設定する。これと共に、オフセット電圧設定器２５と利得設定器２７に仮のオフセット電圧設定値としてＦ０を、また仮の利得の値としてＧＡを設定する。この仮の設定状態でオフセット電圧値Ｆ０をオフセット電圧可変手段１１Ｂで徐々に（微小値ずつ）変化させ、電圧比較器ＣＰ１の出力の論理値が反転するオフセット電圧値Ｆ０´を論理比較器１５とオフセット電圧測定手段１１Ａにより測定する。
【００２９】
従って、この状態ではデジタル−アナログ変換器２９から実際に出力されているアナログ電圧値Ｑ（図２参照）は基準電圧発生器３２が出力している電圧Ｓ０に限りなく近い値に校正されたことになる。
次に、電圧設定器２４と基準電圧発生器３２に同一の設定値Ｓ３を設定する。これと共に、オフセット電圧設定器２５と利得設定器２７に仮のオフセット電圧Ｆ３と、仮の利得の値ＧＡを設定する。
【００３０】
この仮の設定状態でオフセット電圧Ｆ３をオフセット電圧可変手段１１Ｂで徐々に変化させ、電圧比較器ＣＰ１の論理値が反転するオフセット電圧値Ｆ３´を論理比較器１５の判定結果とオフセット電圧測定手段１１Ａにより測定する。
デジタル−アナログ変換器２９が出力する電圧Ｑが基準電圧発生器３２に設定した電圧Ｓ０とＳ３に一致するオフセット電圧Ｆ０´とＦ３´が求められたことにより、演算手段１１Ｃは、
Ｇ０＝（Ｓ０＋Ｆ０´）ＧＡ
Ｇ３＝（Ｓ３＋Ｆ３´）ＧＡ
により、電圧発生器ＣＰ１の演算値Ｇ０とＧ３の値を決定し、この演算値Ｇ０とＧ３の値から
Ｇ０＝（Ｓ０＋Ｎ０）ＮＧ
Ｇ３＝（Ｓ３＋Ｎ０）ＮＧ
により。目的とするオフセット電圧Ｎ０と利得の値ＮＧを求める。この求められたオフセット電圧Ｎ０と利得の値ＮＧをオフセット電圧設定器２５と利得設定器２７に設定することにより、校正が完了する。
【００３１】
以上の説明は電圧発生器２２Ａについて説明したが、電圧発生器２２Ｂに関しても同様に校正することができる。また、他のアナログ比較器に関しても同様に校正を行うことができる。図３はこの発明の変形実施例を示す。この実施例ではドライバ１６から出力される駆動信号のＨ論理とＬ論理の電圧値を電圧測定器３３（基準電圧源３２が装備している電圧測定機能）を利用して校正し、この校正されたドライバ１６の出力信号を利用して、アナログ比較器１７に設けた電圧発生器２２Ａと２２Ｂの演算値Ｇ０とＧ３を校正する校正方法を採る場合の実施例を示す。
【００３２】
つまり、この例ではドライバ１６から既知の電圧値Ｓ０及びＳ３に対応する電圧を発生させ、これらの電圧Ｓ０とＳ３を電圧測定器３３を利用して測定し、電圧Ｓ０とＳ３を正しい値に校正する。ドライバ１６から校正された電圧Ｓ０又はＳ３を出力させ、それぞれの状態で電圧発生器２２Ａと２２Ｂの校正を行う。
従って、この実施例によれば半導体デバイス試験装置は一般に各ピン毎にドライバ１６を装備しているから、各ドライバ１６が出力する。例えばＨ論理とＬ論理の電圧を上述したＳ０とＳ３に校正することにより、図１の実施例と同様に各ピン毎に独立して電圧発生器２２Ａと２２Ｂの校正を行うことができる。
【００３３】
【発明の効果】
以上説明したように、この発明によれば電圧発生器２２Ａ又は２２Ｂが出力する電圧Ｑが基準電圧発生器３２が出力する電圧Ｓ０とＳ３に一致する条件を満たすオフセット電圧Ｆ０´、Ｆ３´を求める校正方法を採るから、基準電圧発生器３２の電圧を徐々に変化させる必要はない。つまり、オフセット電圧Ｆ０´とＦ３´を測定する時間は短時間に済ませることができるから、電圧発生器２２Ａ及び２２Ｂを校正する時間を短縮することができる。また、基準電圧発生器３２が出力する電圧Ｓ０とＳ３を各アナログ比較器１７で共用することができ、各アナログ比較器１７は個別に校正動作を実行できる。よって同時に多数のアナログ比較器１７の電圧発生器２２Ａと２２Ｂの校正を行うことができる。この結果、従来と比較すると被試験ＩＣのピン数分の１の数値より更に短い時間で電圧発生器の校正を完了することができる利点が得られる。
【図面の簡単な説明】
【図１】この発明による電圧発生器の校正方法を適用して動作する電圧発生器の校正装置の位置実施例を示すブロック図。
【図２】この発明による電圧発生器の校正方法を説明するためのグラフ。
【図３】この発明の変形実施例を説明するためのブロック図。
【図４】半導体デバイス試験装置の概要を説明するためのブロック図。
【図５】半導体デバイス被試験装置に用いられているアナログ比較器の構成と動作を説明するためのブロック図。
【図６】図５に示したアナログ比較器の動作を説明するための波形図。
【図７】従来の電圧発生器の校正方法を説明するためのブロック図。
【図８】従来の電圧発生器の校正方法を説明するためのグラフ。
【図９】従来の校正方法の手順を説明するための図。
【図１０】従来の電圧発生器の校正モードの接続状態を説明するためのブロック図。
【符号の説明】
１１              主制御器
１１Ａ              オフセット電圧可変手段
１１Ｂ              オフセット電圧測定手段
１１Ｃ              演算手段
１６              ドライバ
１７              アナログ比較器
ＣＰ１、ＣＰ２              電圧比較器
１９              被試験半導体デバイス
２２Ａ、２２Ｂ              電圧発生器
２４              電圧設定器
２５              オフセット電圧設定器
２６              加算器
２７              利得設定器
２８              乗算器
２９              デジタル−アナログ変換器
３０              出力端子
３２              基準電圧発生器
【図１】
0004502448.tif 000002
【図２】
0004502448.tif 000003
【図３】
0004502448.tif 000004
【図４】
0004502448.tif 000005
【図５】
0004502448.tif 000006
【図６】
0004502448.tif 000007
【図７】
0004502448.tif 000008
【図８】
0004502448.tif 000009
【図９】
0004502448.tif 000010
【図１０】
0004502448.tif 000011