(57)【特許請求の範囲】
【請求項１】
ガラスを含む第１の材料層と、前記第１の材料層に接するように設けられかつセラミックを含む第２の材料層と、前記第１の材料層および／または前記第２の材料層に接するように設けられかつ導電材料を含む内部電極とをもって構成される、積層体を備え、
前記第１の材料層は、焼結状態にあり、かつ、前記第１の材料層に含まれる前記ガラスの一部が前記第２の材料層に拡散あるいは流動することによって、前記第１の材料層と前記第２の材料層とが互いに固着されていて、
前記内部電極は、主要部と、前記主要部に連なりかつ前記積層体の端面にまで引き出される引出し部とを有し、
前記内部電極は、セラミック粉末を、前記主要部において含まず、前記引出し部において含んでいる、多層セラミック基板。
【請求項２】
前記第１の材料層はセラミックを含み、前記内部電極に含まれる前記セラミック粉末を構成するセラミックは、前記第１の材料層に含まれる前記セラミックと同じである、請求項１に記載の多層セラミック基板。
【請求項３】
前記内部電極に含まれる前記セラミック粉末を構成するセラミックは、前記第２の材料層に含まれる前記セラミックと同じである、請求項１に記載の多層セラミック基板。
【請求項４】
前記ガラスの一部は、前記第２の材料層の全域に拡散あるいは流動している、請求項１に記載の多層セラミック基板。
【請求項５】
前記ガラスの少なくとも一部は、前記第２の材料層の焼結温度より低い融点を有する、請求項１に記載の多層セラミック基板。
【請求項６】
前記内部電極に含まれる前記セラミック粉末の含有率は、当該セラミック粉末が含まれている部分において、前記導電材料の３０〜５０体積％である、請求項１に記載の多層セラミック基板。
【請求項７】
前記セラミック粉末は、少なくとも、前記引出し部における、前記積層体の端面の位置から内側へ０．０５ｍｍまでの領域に含まれている、請求項１に記載の多層セラミック基板。
【請求項８】
前記内部電極は、前記主要部を与えるように形成される主要層と、前記主要層の一部と重なり合いかつ前記引出し部を与えるように形成される引出し層とを備え、前記主要層は、前記セラミック粉末を含まず、前記引出し層は、前記セラミック粉末を含む、請求項１に記載の多層セラミック基板。
【請求項９】
前記内部電極に対して静電容量を形成するように対向する第２の内部電極をさらに備える、請求項１に記載の多層セラミック基板。
【請求項１０】
板状の圧電共振素子と、前記圧電共振素子の上下にそれぞれ積層された第１および第２の外装基板とを備える、圧電共振部品であって、前記第１および第２の外装基板の少なくとも一方が、請求項１ないし９のいずれかに記載の多層セラミック基板により構成されている、圧電共振部品。
【請求項１１】
ガラス材料を含む生の状態にある第１の材料層と、前記第１の材料層に接するように設けられ、かつセラミック材料を含む生の状態にある第２の材料層と、前記第１の材料層および／または前記第２の材料層に接するように設けられかつ導電材料を含む導電性ペーストからなる生の状態にある内部電極とをもって構成される、生のマザー積層体を作製する、生のマザー積層体作製工程と、
前記第１の材料層を焼結させるとともに、前記ガラス材料の少なくとも一部を前記第２の材料層に拡散あるいは流動させることによって、前記第１の材料層と前記第２の材料層とを互いに固着させるように、前記第１の材料層を焼結させる温度で焼成して、焼結後のマザー積層体を得る、焼成工程と、
前記焼結後のマザー積層体を、前記内部電極が切断面に露出するように切断し、それによって、チップ状の積層体を備える多層セラミック基板を得る、切断工程と
を備え、
前記生のマザー積層体に備える生の状態にある前記内部電極を構成する前記導電性ペーストは、セラミック粉末を、前記切断工程での切断によって形成される前記切断面の近傍において含み、それ以外の領域では含んでいない、
多層セラミック基板の製造方法。
【請求項１２】
前記焼成工程において、前記内部電極の収縮率は１９％未満である、請求項１１に記載の多層セラミック基板の製造方法。
【請求項１３】
前記内部電極を構成する前記導電性ペーストにおける前記セラミック粉末の含有率は、当該セラミック粉末が含まれている部分において、前記導電材料の３０〜５０体積％である、請求項１１に記載の多層セラミック基板の製造方法。
【請求項１４】
前記切断工程は、ダイサーを用いて実施される、請求項１１に記載の多層セラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層セラミック基板およびその製造方法ならびに多層セラミック基板を用いて構成される圧電共振部品に関するもので、特に、多層セラミック基板に内蔵される内部電極の材料的構成についての改良に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある多層セラミック基板として、特開２００１−３０４１９号公報（特許文献１）に記載されたものがある。【０００３】
特許文献１では、たとえば、ガラス粉末およびセラミック粉末を含む基材層と、誘電体セラミック粉末を含む第１の機能材料層と、磁性体セラミック粉末を含む第２の機能材料層とを備える、生の積層体を作製し、これを所定の温度で焼成することによって、ガラス粉末の少なくとも一部を焼結させるとともに、基材層に含まれるガラス材料の一部を第１および第２の機能材料層に拡散あるいは流動させ、これによって、第１および第２の機能材料層にそれぞれ含まれる誘電体セラミック粉末および磁性体セラミック粉末を、焼結させずに、互いに固着させる、各工程を備える、製造方法によって得られた多層セラミック基板が記載されている。【０００４】
このような製造方法によれば、比較的低温での焼成が可能で、たとえば、誘電性、磁性、抵抗性または絶縁性といった特定の電気的特性を十分に発揮させることができる、多層セラミック基板が得られる。【０００５】
特許文献１に記載された方法によれば、基材層ならびに第１および第２の機能材料層においては、焼成時の収縮が抑制される。【０００６】
他方、多層セラミック基板は、基材層および／または機能材料層に接するように内蔵される内部電極を備え、この内部電極が導電性ペーストから構成される場合、焼成工程において、内部電極が焼結し、それによって収縮する。その結果、焼結後において、内部電極とこれに接する基材層および／または機能材料層の界面において、比較的大きな応力が残留する。【０００７】
多層セラミック基板を量産しようとする場合、一般的には、まず、マザー状態の積層体が作製され、焼成工程の後、このマザー状態の積層体をたとえばダイサーによって切断し、それによって、複数個の多層セラミック基板を取り出すことが行なわれている。この切断の際、特定の内部電極については、その端縁が切断面に露出するようにされることがある。【０００８】
ところが、前述した残留応力は、マザー状態の積層体を個々の多層セラミック基板へと切断する際、内部電極と基材層および／または機能材料層の界面にクラックを生じさせる原因となることがある。
【特許文献１】特開２００１−３０４１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、この発明の目的は、上述のような問題を解消し得る、多層セラミック基板およびその製造方法を提供しようとすることである。【００１０】
この発明の他の目的は、この発明に係る多層セラミック基板を用いて有利に構成される圧電共振部品を提供しようとすることである。
【課題を解決するための手段】
【００１１】
この発明は、簡単に言えば、内部電極にセラミック粉末を含ませることによって、焼成後の残留応力を低減しようとすることを特徴としている。【００１２】
より詳細には、この発明に係る多層セラミック基板は、ガラスを含む第１の材料層と、第１の材料層に接するように設けられかつセラミックを含む第２の材料層と、第１の材料層および／または第２の材料層に接するように設けられかつ導電材料を含む内部電極とをもって構成される、積層体を備えている。第１の材料層は、焼結状態にあり、かつ、第１の材料層に含まれるガラスの一部が第２の材料層に拡散あるいは流動することによって、第１の材料層と第２の材料層とが互いに固着されている。【００１３】
このような多層セラミック基板において、内部電極は、主要部と、主要部に連なりかつ積層体の端面にまで引き出される引出し部とを有していて、セラミック粉末を、上記主要部において含まず、上記引出し部において含んでいることを特徴としている。
【００１４】
この発明において、内部電極に含まれるセラミック粉末を構成するセラミックは、第１の材料層がセラミックをさらに含む場合には、この第１の材料層に含まれるセラミックと同じであってもよく、あるいは、第２の材料層に含まれているセラミックと同じであってもよい。さらには、第１および第２の材料層が互いに同じセラミックを含む場合には、内部電極に含まれるセラミック粉末を構成するセラミックは、第１および第２の材料層に含まれるセラミックと同じであってもよい。【００１５】
この発明に係る多層セラミック基板において、第１の材料層に含まれていたガラスの一部は、第２の材料層の全域に拡散あるいは流動していることが好ましい。【００１６】
また、ガラスの少なくとも一部は、第２の材料層の焼結温度より低い融点を有することが好ましい。【００１７】
内部電極に前述したように含まれるセラミック粉末の含有率は、当該セラミック粉末が含まれている部分において、導電材料の３０〜５０体積％であることが好ましい。【００１８】
また、内部電極は、セラミック粉末を、主要部において含まず、引出し部において含むようにされるが、セラミック粉末は、少なくとも、引出し部における、積層体の端面の位置から内側へ０．０５ｍｍまでの領域に含まれるようにされることが好ましい。
【００１９】
また、内部電極は、主要部を与えるように形成される主要層と主要層の一部と重なり合いかつ引出し部を与えるように形成される引出し層とを備える構成とされてもよい。この場合、主要層は、セラミック粉末を含まず、引出し層は、セラミック粉末を含むようにされる。【００２０】
また、この発明に係る多層セラミック基板は、上述した内部電極に対して静電容量を形成するように対向する第２の内部電極をさらに備えていてもよい。【００２１】
この発明は、また、板状の圧電共振素子と、圧電共振素子の上下にそれぞれ積層された第１および第２の外装基板とを備える、圧電共振部品にも向けられる。この発明に係る圧電共振部品は、上述の第１および第２の外装基板の少なくとも一方が、この発明に係る多層セラミック基板により構成されていることを特徴としている。【００２２】
この発明は、さらに、多層セラミック基板の製造方法にも向けられる。【００２３】
この発明に係る多層セラミック基板の製造方法は、ガラス材料を含む生の状態にある第１の材料層と、第１の材料層に接するように設けられ、かつセラミック材料を含む生の状態にある第２の材料層と、第１の材料層および／または第２の材料層に接するように設けられかつ導電材料を含む導電性ペーストからなる生の状態にある内部電極とをもって構成される、生のマザー積層体を作製する、生のマザー積層体作製工程を備えている。【００２４】
また、この製造方法は、第１の材料層を焼結させるとともに、ガラス材料の少なくとも一部を第２の材料層に拡散あるいは流動させることによって、第１の材料層と第２の材料層とを互いに固着させるように、第１の材料層を焼結させる温度で焼成して、焼結後のマザー積層体を得る、焼成工程を備えている。【００２５】
また、この製造方法は、焼結後のマザー積層体を、内部電極が切断面に露出するように切断し、それによって、チップ状の積層体を備える多層セラミック基板を得る、切断工程を備えている。【００２６】
このような多層セラミック基板の製造方法において、この発明では、生のマザー積層体に備える生の状態にある内部電極を構成する導電性ペーストが、セラミック粉末を、切断工程での切断によって形成される切断面の近傍において含み、それ以外の領域では含んでいないことを特徴としている。
【００２７】
上述した焼成工程において、内部電極の収縮率は１９％未満であることが好ましい。【００２８】
また、内部電極を構成する導電性ペーストにおけるセラミック粉末の含有率は、当該セラミック粉末が含まれている部分において、導電材料の３０〜５０体積％であることが好ましい。
【発明の効果】
【００２９】
この発明に係る多層セラミック基板は、第１の材料層は、焼結状態にあり、かつ、第１の材料層に含まれるガラスの一部が第２の材料層に拡散あるいは流動することによって、第１の材料層と第２の材料層とが互いに固着された状態にあるので、このような多層セラミック基板を得るための焼成温度は、比較的低温で足り、そのため、製造コストの低減を図ることができるとともに、第１の材料層の焼結に際し、第２の材料層が第１の材料層の収縮を抑制するように作用するので、多層セラミック基板の寸法精度を高めることができる。【００３０】
また、この発明によれば、上述のように焼成時の収縮が抑制された状態で得られた多層セラミック基板に備える内部電極が、引出し部において、セラミック粉末を含んでいるので、焼成工程における内部電極の焼結による収縮の度合いを低くすることができる。そのため、内部電極の収縮による残留応力を低減することができ、多層セラミック基板を得るためのマザー積層体の切断によって切断面に露出する内部電極の引出し部における応力解放に伴うクラックを生じさせにくくすることができる。
【００３１】
この発明において、第１の材料層に含まれていたガラスの一部が、第２の材料層の全域に拡散あるいは流動しており、第２の粉末のすべてがガラスによって互いに固着されるようにすれば、第２の材料層における機械的強度をより高めることができる。また、第１の材料層がガラスを含み、かつ、このガラスの一部が第２の材料層の全域に拡散あるいは流動しているので、第２の材料層もガラスを含むことになる。そのため、内部電極に接する材料層には必ずガラスが存在することになる。ここで、内部電極に含まれるセラミック粉末とガラスとは良好な濡れ性を有しているので、内部電極とこれに接する材料層との間において密着強度を高めることができる。このことは、前述したクラックの抑制効果をより高めるように作用する。【００３２】
この発明において、第１の材料層に含まれるガラスの少なくとも一部が、第２の材料層の焼結温度より低い融点を有するようにすれば、焼成工程によって、第２の材料層に含まれるセラミックを焼結させずに、第１の材料層に含まれていたガラスの少なくとも一部をもって第２の材料層に含まれるセラミックを固着させることを、より確実に達成することができる。【００３３】
内部電極に含まれるセラミック粉末の含有率は、これが高いほど、内部電極の焼結時の収縮抑制効果が高められるが、内部電極の導通性が低下する。したがって、内部電極に含まれるセラミック粉末の含有率が、当該セラミック粉末が含まれている部分において、内部電極に含まれる導電材料の３０〜５０体積％に選ばれるようにすれば、焼結時の収縮を十分に抑制しながらも、良好な導通性を確保することができる。【００３４】
また、この発明によれば、内部電極は、セラミック粉末を、主要部において含まず、引出し部において含むようにされるので、内部電極の主要部を薄くすることが容易になり、多層セラミック基板を製造するために実施される生のマザー積層体作製工程において、材料層間に空気が取り込まれにくくなり、得られた多層セラミック基板においてポアを生じさせにくくすることができる。また、内部電極の主要部での導通性をより良好なものとすることができる。特に、セラミック粉末が、少なくとも、内部電極の引出し部における、積層体の端面の位置から内側へ０．０５ｍｍまでの領域に含まれるようにすれば、上述したような効果がより確実に達成される。
【００３５】
また、内部電極が、主要部を与えるように形成される主要層と、主要層の一部と重なり合いかつ引出し部を与えるように形成される引出し層とを備え、主要層がセラミック粉末を含まず、引出し層がセラミック粉末を含むようにされると、前述したように、セラミック粉末を、主要部において含まず、引出し部において含む構成を容易に実現することができる。【００３６】
また、内部電極に対して静電容量を形成するように対向する第２の内部電極をさらに備える場合には、内部電極の面積が比較的大きくなるため、焼結収縮による残留応力がより大きくなる傾向がある。したがって、この発明による作用効果がより顕著に発揮されることになる。【００３７】
この発明に係る圧電共振部品によれば、圧電共振素子の上下にそれぞれ積層される第１および第２の外装基板の少なくとも一方が、この発明に係る多層セラミック基板により構成されるので、圧電共振部品の寸法精度を高めかつコストを低減することができる。【００３８】
この発明に係る多層セラミック基板の製造方法において、焼成工程での内部電極の収縮率が１９％未満であると、得られた多層セラミック基板においてクラックをより生じさせにくくすることができる。【００３９】
また、この発明に係る多層セラミック基板の製造方法において、切断工程がダイサーを用いて実施されるとき、内部電極の引出し部でクラックが生じやすい傾向があるため、この発明による作用効果がより顕著に発揮される。
【図面の簡単な説明】
【００４０】
【図１】図１は、この発明の参考例としての圧電共振部品１の外観を示す斜視図である。
【図２】図２は、図１に示した圧電共振部品１の構成要素を分解して示す斜視図である。
【図３】図３は、図２を補う図であって、図２に示した圧電共振素子２に形成されている電極形状の詳細を示す斜視図である。
【図４】図４は、図２に示した一方の外装基板６の断面図である。
【図５】図５は、図４に示した外装基板６内での内部電極２２〜２４の形成状態を示す平面図である。
【図６】図６は、この発明の第１の実施形態を説明するためのもので、図５に対応する図である。
【図７】図７は、この発明の第２の実施形態としての圧電共振部品５１の構成要素を分解して示す斜視図である。
【図８】図８は、図７を補う図であって、図７に示した圧電共振素子５２に形成されている電極形状の詳細を示す斜視図である。
【図９】図９は、この発明の第３の実施形態としての圧電共振部品８１の構成要素を分解して示す斜視図である。
【図１０】図１０は、図９を補う図であって、図９に示した一方の圧電板８２に形成されている電極形状の詳細を示す斜視図である。
【図１１】図１１は、この発明の効果を確認するために実施した実験例１において作製した試料としての多層セラミック基板１１１を示す断面図である。
【図１２】図１２は、図１１に示した多層セラミック基板１１１内での内部電極１１５の形成状態を示す平面図である。
【図１３】図１３は、図１１および図１２に示した多層セラミック基板１１１を得るために作製されたマザー積層体１１２を示す平面図である。
【図１４】図１４は、この発明の効果を確認するために実施した実験例２において作製した試料としての多層セラミック基板１１１ａ内での内部電極１１５の形成状態を示す平面図である。
【符号の説明】
【００４１】
１，５１，８１  圧電共振部品
２，５２  圧電共振素子
５，６，５５，５６，８６，８８  外装基板
１０，６０，８２，８３  圧電板
１８，２０，１１３  第１の材料層
１７，１９，２１，１１４  第２の材料層
２２，２３，２４，１１５  内部電極
２５，１１６  積層体
２６，２８，３０  主要部
２７，２９，３１  引出し部
３２，３３，１１７，１１８  切断面
３６，３８，４０  主要層
３７，３９，４１  引出し層
１１１，１１１ａ  多層セラミック基板
１１２  マザー積層体
１２１  アルミナ粉末含有領域
【発明を実施するための最良の形態】
【００４２】
図１ないし図５は、この発明の参考例を説明するためのものである。ここで、図１は、圧電共振部品１の外観を示す斜視図である。図２は、図１に示した圧電共振部品１の構成要素を分解して示す斜視図である。図３は、図２を補う図であって、図２に示した圧電共振素子２に形成されている電極形状の詳細を示す斜視図である。図４は、図２に示した一方の外装基板６の断面図である。図５は、図４に示した外装基板６内での内部電極２２〜２４の形成状態を示す平面図である。
【００４３】
圧電共振部品１は、板状の圧電共振素子２の上下に、接着剤層３および４をそれぞれ介して第１および第２の外装基板５および６を貼り合わせた構造を有している。【００４４】
圧電共振部品１の外表面上には、端子電極７、８および９が形成されている。端子電極７〜９は、それぞれ、圧電共振部品１において、圧電共振素子２、接着剤層３および４ならびに外装基板５および６が積層されてなる積層体の外表面の１対の側面および下面をそれぞれ横切りかつ上面の一部に至るように形成されている。【００４５】
このような端子電極７〜９は、たとえば、導電性ペーストを塗布、焼き付けることによって形成されるが、その他、スパッタリング等の薄膜形成方法を適用して形成されてもよい。【００４６】
圧電共振素子２は、矩形板状の圧電板１０を用いて構成されている。圧電板１０は、たとえば圧電セラミックから構成される。図３には、圧電板１０が単独で斜視図をもって示されているが、圧電板１０の下面側に形成されている電極については下方に投影されて示されている。【００４７】
圧電板１０の上面中央には、一方の励振電極１１が形成され、同じく下面中央には、他方の励振電極１２が形成され、これら励振電極１１および１２は、圧電板１０を介して互いに対向するように位置されている。【００４８】
励振電極１１は、圧電板１０の上面において、一方の端縁に沿うように形成された引出し電極１３に接続されている。引出し電極１３は、圧電板１０の両側縁に至るように形成され、前述した端子電極７に電気的に接続されている。【００４９】
他方の励振電極１２は、圧電板１０の下面において、他方の端縁に沿うように形成された引出し電極１４に接続されている。引出し電極１４は、圧電板１０の両側縁に至るように形成され、前述した端子電極８に電気的に接続されている。【００５０】
圧電共振素子２は、エネルギー閉じ込め型の圧電共振素子を構成するものであり、励振電極１１および１２が互いに対向する部分が振動部分を構成している。接着剤層３および４は、上記振動部分での振動を妨げないようにする空間を形成するため、たとえば矩形の開口１５および１６をそれぞれ有している。【００５１】
第１および第２の外装基板５および６は、この発明に係る多層セラミック基板により構成されている。【００５２】
第２の外装基板６について説明すると、外装基板６は、図４に示すように、複数の材料層１７〜２１と、これら材料層１７〜２１の特定のものに接するように設けられた内部電極２２〜２４とをもって構成された、積層体２５を備えている。【００５３】
上述した材料層１７〜２１のうち、材料層１８および２０は、ガラスを含む第１の材料層であり、材料層１７、１９および２１は、第１の材料層１８および２０に接するように設けられかつセラミックを含む第２の材料層である。この参考例では、第１の材料層１８および２０と第２の材料層１７、１９および２１とが交互に積層され、最も外側の層は、第２の材料層１７および２１で構成されている。
【００５４】
内部電極２２〜２４は、外装基板６内に３端子型コンデンサを構成するように配置されている。内部電極２２が通る断面は図５（ａ）に示され、内部電極２３および２４が通る断面は図５（ｂ）に示されている。【００５５】
第１の内部電極２２は、主要部２６と、主要部２６に連なりかつ積層体２５の端面にまで引き出される引出し部２７とを有している。第２の内部電極２３は、主要部２８と、主要部２８に連なりかつ積層体２５の端面にまで引き出される引出し部２９とを有している。第３の内部電極２４は、主要部３０と、主要部３０に連なりかつ積層体２５の端面にまで引き出される引出し部３１とを有している。【００５６】
第１の内部電極２２は、第２および第３の内部電極２３および２４に対して、第２の材料層１９を介して対向するように配置され、互いの間に静電容量を形成している。【００５７】
第１の内部電極２２の引出し部２７は、前述した端子電極９に電気的に接続される。第２の内部電極２３の引出し部２９は、前述した端子電極７に電気的に接続される。第３の内部電極２４の引出し部３１は、前述した端子電極８に電気的に接続される。【００５８】
このようにして、端子電極７〜９間に接続される３端子型コンデンサが構成される。前述したように、端子電極７および８には、圧電共振素子２の励振電極１１および１２がそれぞれ電気的に接続されている。したがって、端子電極７および８を入出力側端子とし、端子電極９をグラウンド側端子とすることにより、３端子型の負荷容量内蔵型圧電発振子を構成することができる。【００５９】
なお、第１の外装基板５も、第２の外装基板６と実質的に同様の構造を有していてもよい。【００６０】
上述したような第２の外装基板６を製造するため、第１の材料層１８および２０の各々となるべきグリーンシートが用意されるとともに、第２の材料層１７、１９および２１の各々となるべきグリーンシートが用意される。また、材料層１９および２０の各々となるべきグリーンシート上には、導電性ペーストからなる生の状態にある内部電極２２ならびに２３および２４が形成される。【００６１】
第１の材料層１８および２０のためのグリーンシートは、ガラス粉末を含み、好ましくは、さらにセラミック粉末を含んでいる。【００６２】
上述のガラス粉末を構成するガラス材料としては、焼成により溶融してガラス化する材料を含んでいてもよい。また、このガラス材料としては、たとえば、アノーサイト系結晶化ガラスが有利に用いられ、その他、ホウケイ酸ガラス、コージエライト系結晶化ガラス等も用いることができる。【００６３】
第１の材料層１８および２０のためのグリーンシートに含まれる上述のセラミック粉末を構成する材料としては、アルミナが有利に用いられる。【００６４】
このようなガラス粉末およびセラミック粉末を含むグリーンシートを得るため、ガラス粉末およびセラミック粉末に、分散媒およびバインダ等を混合して、スラリーを作製し、このスラリーに対して、たとえばドクターブレード法が適用されてグリーンシートが成形される。【００６５】
上述の分散媒としては、水、トルエン、アルコールまたはそれらの混合物等を用いることができ、バインダとしては、ブチラール樹脂、アクリル樹脂、ウレタン樹脂、酢酸ビニル樹脂、ポリビニルアルコール等を用いることができる。【００６６】
また、上述したスラリーに、必要に応じて、可塑剤、分散剤、消泡剤等が添加されてもよい。【００６７】
第２の材料層１７、１９および２１となるべきグリーンシートは、セラミック粉末を含んでいる。【００６８】
上述のセラミック粉末は、たとえば、誘電性、磁性、抵抗性および絶縁性のような特定の電気的特性を有するセラミック材料から構成される。この参考例では、静電容量を形成するように対向する内部電極２２と内部電極２３および２４との間に配置される材料層１９となるべきグリーンシートは、チタン酸バリウム系セラミック粉末のように、誘電性を有する誘電体セラミック粉末を含んでいる。また、材料層１７および２１となるべきグリーンシートは、特に誘電性を与える必要はなく、たとえばアルミナ粉末のように、絶縁性の高いセラミック粉末を含んでいる。
【００６９】
なお、第２の材料層１７、１９および２１の各々は、要求される電気的特性に適したセラミック粉末を含むようにすればよい。【００７０】
セラミック粉末は、これに分散媒およびバインダ等を添加することによって、スラリーの状態とされ、このスラリーに対してドクターブレード法を適用することによって、グリーンシートの状態とされる。【００７１】
第２の材料層１７、１９および２１のためのスラリーに含まれるバインダおよび分散媒等は、前述した第１の材料層１８および２０のためのスラリーに含まれるバインダおよび分散媒等と同じであっても異なっていてもよい。【００７２】
内部電極２２〜２４を形成するための導電性ペーストは、通常のように、導電性金属粉末、バインダおよび溶剤を含むほか、セラミック粉末を含んでいる。セラミック粉末の含有率は、導電材料としての導電性金属粉末の３０〜５０体積％に選ばれることが好ましい。【００７３】
上述のセラミック粉末を構成する材料としては、たとえば、アルミナが有利に用いられるが、その他、コージエライト、チタニア、ジルコニア等が用いられてもよい。【００７４】
このような導電性ペーストは、生の状態の内部電極２２〜２４を形成するように、材料層１９および２０の各々となるべきグリーンシート上にスクリーン印刷等によって付与される。【００７５】
次に、上述した材料層１７〜２１の各々となるべきグリーンシートは、図４に示すような断面構造を与えるように積み重ねられ、次いで、積層方向にプレスされる。【００７６】
このようにして、積層体２５の生の状態のものが得られることになるが、上述したような工程は、実際には、後で実施される切断工程によって、複数個の積層体２５を取り出すことができるように、マザーの状態で実施される。このことを容易に理解できるようにするため、図５には、切断工程で形成される切断面３２および３３の各一部が１点鎖線で図示されている。【００７７】
次に、上述のように複数個の積層体２５を与える生のマザー積層体は、所定の温度にて焼成される。【００７８】
この焼成工程では、第１の材料層１８および２０に含まれるガラスの少なくとも一部が溶融し、第１の材料層１８および２０が焼結する温度が適用される。したがって、この焼成工程によって、材料層１７〜２１に含まれるバインダ等が除去されるとともに、第１の材料層１８および２０に含まれるガラス粉末を構成するガラスの少なくとも一部が溶融し、これら第１の材料層１８および２０が焼結する。【００７９】
同時に、第１の材料層１８および２０内のガラス粉末の溶融によってもたらされた溶融ガラスの一部は、第２の材料層１７、１９および２１に拡散あるいは流動し、典型的には、キャピラリー力に基づき浸透し、この浸透したガラスは、セラミック粉末の間隙を充填し、これらセラミック粉末を互いに固着させ、かつ第１の材料層１８および２０と第２の材料層１７、１９および２１とが互いに固着する。【００８０】
第１の材料層１８および２０に含まれるガラス材料の一部は、第２の材料層１７、１９および２１の各々の全域に拡散流動し、第２の材料層１７、１９および２１に含まれるセラミック粉末のすべてがガラス材料によって互いに固着されることが好ましい。これによって、第２の材料層１７、１９および２１の機械的強度をより高めることができる。【００８１】
また、上述した第２の材料層１７、１９および２１内のセラミック粉末がより微粒であればあるほど、ガラスの粘性流動を引き起こすキャピラリー力が強くなり、ガラスの充填状態をより密なものにすることが容易である。【００８２】
上述した焼成工程において、クラック抑制効果をより確実に得ようとするためには、内部電極２２〜２４の収縮率は１９％未満であることが好ましい。このような収縮率は、内部電極２２〜２４の形成のための導電性ペーストに含まれるセラミック粉末の含有率によって調整されることができ、一般的には、前述したように、セラミック粉末の含有率が導電材料の３０〜５０体積％の範囲にあるとき、内部電極２２〜２４の収縮率を１９％未満とし得ることが後述する実験によって確認されている。【００８３】
なお、内部電極２２〜２４の収縮率は、導電性ペーストに含まれる導電材料の種類によっても異なってくる。たとえば、導電性ペーストの導電材料として、ＡｇまたはＡｇ−Ｐｄ合金が用いられる場合、内部電極２２〜２４において十分に低抵抗であるという条件を満たすためには、Ａｇ：Ｐｄの重量比が、１００：０〜７０：３０の範囲にあることが好ましい。他方、導電性ペーストの導電材料において、Ａｇの含有率が高くなるほど、焼成での収縮率が高くなり、より深刻な場合には、内部電極２２〜２４において断線が生じる傾向がある。したがって、内部電極２２〜２４の収縮率をより低くするためには、Ｐｄの含有率を高め、そのため、内部電極２２〜２４の抵抗が高くなる分、内部電極２２〜２４の厚みを増すようにするという対策が講じられることが好ましい。【００８４】
前述の焼成工程において、第２の材料層１７、１９および２１は、そこに含まれるセラミック粉末が焼結しないため、焼結による収縮が実質的に生じない。したがって、これら第２の材料層１７、１９および２１に接する第１の材料層１８および２０においても、その主面方向の収縮が抑制される。その結果、焼結後のマザー積層体において、その寸法精度を高めることができる。【００８５】
なお、焼成工程において、第２の材料層１７、１９および２１の各々に含まれるセラミック粉末は、その少なくとも一部が焼結してもよい。【００８６】
次に、焼結後のマザー積層体は、ここから複数個のチップ状の積層体２５を取り出すため、切断される。前述したように、この切断工程で形成される切断面３２および３３の一部が図５に示されている。図５からわかるように、この切断によって、内部電極２２〜２４が切断面３２および／または３３に露出するようにされる。より詳細には、内部電極２２の引出し部２７が切断面３２に露出し、内部電極２３および２４の引出し部２９および３１が、切断面３２および３３に露出するように切断される。この切断には、たとえばダイサーが用いられる。【００８７】
前述したように、内部電極２２〜２４はセラミック粉末を含んでいるので、焼成工程における内部電極２２〜２４の焼結による収縮の度合いを低くすることができ、そのため、内部電極２２〜２４の収縮による残留応力を低減することができる。その結果、マザー積層体の切断によって切断面３２および／または３３に露出する内部電極２２〜２４の引出し部２７、２９および３１における応力解放に伴うクラックを生じさせにくくすることができる。【００８８】
なお、特に説明しないが、第１の外装基板５も、第２の外装基板６に備える積層体２５と実質的に同様の構造の積層体を備えている場合には、第１の外装基板５も、第２の外装基板６の場合と実質的に同様の方法によって製造することができる。【００８９】
図６は、この発明の第１の実施形態を説明するためのもので、図５に対応する図である。図６において、図５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９０】
第１の実施形態は、簡単に言えば、内部電極２２〜２４の各々において、セラミック粉末は、主要部２６、２８および３０において含まず、引出し部２７、２９および３１において含むようにされていることを特徴としている。
【００９１】
より詳細には、内部電極２２は、主要部２６を与えるように形成される主要層３６と、主要層３６の一部と重なり合いかつ引出し部２７を与えるように形成される引出し層３７とを備えている。同様に、内部電極２３は、主要部２８を与えるように形成される主要層３８と、主要層３８の一部と重なり合いかつ引出し部２９を与えるように形成される引出し層３９とを備え、内部電極２４は、主要部３０を与えるように形成される主要層４０と、主要層４０の一部と重なり合いかつ引出し部３１を与えるように形成される引出し層４１とを備えている。【００９２】
主要層３６、３８および４０は、セラミック粉末を含まず、他方、引出し層３７、３９および４１は、セラミック粉末を含んでいる。【００９３】
この実施形態は、前述したようなマザー積層体の切断によって切断面３２および／または３３に露出する内部電極２２〜２４の引出し部２７、２９および３１における応力解放に伴うクラックを抑制するためには、焼成工程で生じる内部電極２２〜２４の収縮による残留応力の低減は、切断面３２および３３の各々の近傍すなわち引出し部２７、２９および３１においてのみ図られれば十分であるとの知見に基づくものである。【００９４】
この実施形態のように、引出し層３７、３９および４１においてのみセラミック粉末が含まれる場合には、これら引出し層３７、３９および４１を形成するための導電性ペーストについて、セラミック粉末の含有率が導電材料の３０〜５０体積％であることが好ましく、また、焼成工程において、引出し層３７、３９および４１での収縮率が１９％未満であることが好ましい。【００９５】
この第１の実施形態によれば、内部電極２２〜２４の主要部２６、２８および３０を薄くすることが容易になり、前述した生のマザー積層体作製工程において、たとえば材料層１８〜２０間に空気が取り込まれにくくなり、得られた外装基板６においてポアを生じさせにくくすることができるとともに、内部電極２２〜２４の主要部２６、２８および３０での導通性をより良好なものとすることができる。
【００９６】
内部電極２２〜２４の厚みに関して、引出し層３７、３９および４１の厚みを１．４〜３．０μｍの範囲としながら、主要層３６、３８および４０の厚みを０．６〜１．７μｍの範囲とするのが好ましい。これら厚みの下限未満になると、内部電極２２〜２４において断線が生じやすくなり、他方、上限を超えると、外装基板６において比較的大きな段差が生じやすいためである。【００９７】
主要層３６、３８および４０と引出し層３７、３９および４１との重なり部分の寸法は、０．１９５ｍｍ以上であることが好ましい。この重なり寸法が０．１９５ｍｍ未満であると、内部電極２２〜２４において断線が生じやすいためである。【００９８】
なお、図６では、重なり部分において、主要層３６、３８および４０が引出し層３７、３９および４１の上に重なるように図示されたが、これらの上下関係は逆であってもよい。【００９９】
この第１の実施形態のように、内部電極２２〜２４の引出し部２７、２９および３１においてのみセラミック粉末を含む構成を採用する場合、前述したようなクラックの抑制の効果を得るためには、セラミック粉末は、引出し部２７、２９および３１の各々における、積層体２５の端面の位置から内側へ０．０５ｍｍまでの領域にのみ含まれていれば十分である。
【０１００】
図７および図８は、この発明の第２の実施形態を説明するためのものである。ここで、図７は、圧電共振部品５１の構成要素を分解して示す斜視図であり、前述の図２に対応する図である。図８は、図７を補う図であって、図７に示した圧電共振素子５２に形成されている電極形状の詳細を示す斜視図である。
【０１０１】
圧電共振部品５１は、図２に示した圧電共振部品１の場合と同様、板状の圧電共振素子５２の上下に、接着剤層５３および５４をそれぞれ介して第１および第２の外装基板５５および５６を貼り合わせた構造を有している。【０１０２】
圧電共振部品５１の外表面上には、端子電極５７、５８および５９が形成されている。端子電極５７〜５９は、それぞれ、圧電共振部品５１の外表面を周回するように形成されている。この圧電共振部品５１において、端子電極５７および５８が入出力側端子とされ、端子電極５９がグラウンド側端子とされる。【０１０３】
圧電共振素子５２は、エネルギー閉じ込め型の圧電フィルタを構成するものであり、たとえば圧電セラミックからなる矩形板状の圧電板６０を備えている。図８には、圧電板６０が単独で斜視図をもって示され、圧電板６０の下面側に形成されている電極については下方に投影されて示されている。【０１０４】
圧電共振素子５２は、第１および第２のフィルタ部ならびに中継容量部を構成している。【０１０５】
第１のフィルタ部は、圧電板６０の上面において、１対の共振電極６１および６２を形成し、圧電板６０の下面に、共振電極６１および６２と共通に対向する共通電極６３を形成することによって構成されている。同様に、第２のフィルタ部についても、圧電板６０の上面に、１対の共振電極６４および６５を形成し、下面に共通電極６６を形成することにより構成されている。【０１０６】
共振電極６１は、圧電板６０の上面において、一方の端縁に沿うように形成された引出し電極６７に接続されている。引出し電極６７は、圧電板６０の両側縁に至るように形成され、前述した端子電極５７に電気的に接続されている。【０１０７】
他方、共振電極６４は、圧電板６０の上面において、他方の端縁に沿うように形成された引出し電極６８に接続されている。引出し電極６８は、圧電板６０の両側縁に至るように形成され、前述した端子電極５８に電気的に接続されている。【０１０８】
圧電板６０の中央であって、上面には、容量電極６９が形成され、下面には、容量電極６９と対向する容量電極７０が形成されている。容量電極７０は、圧電板６０の側縁にまで延び、前述した端子電極５９に電気的に接続されている。【０１０９】
上述の１対の容量電極６９および７０により、中継容量部となるコンデンサが構成される。容量電極６９は、共振電極６２および６５と接続されている。他方の容量電極７０は、共通電極６３および６６と接続されている。【０１１０】
圧電共振素子５２は、共振電極６１および６２と共通電極６３とが対向する部分ならびに共振電極６４および６５と共通電極６６とが対向する部分において振動部分を構成している。接着剤層５３および５４は、上記２つの振動部分での振動を妨げないための空間を形成するため、それぞれ、たとえば矩形の開口７１および７２ならびに開口７３および７４を有している。【０１１１】
第１および第２の外装基板５５および５６は、詳細な図示および説明は省略するが、この発明に係る多層セラミック基板により構成されている。【０１１２】
なお、圧電板６０の容量電極６９および７０間で形成される容量に加えて、外装基板５５および５６に容量を形成してもよく、あるいは、圧電板６０に容量電極６９および７０を形成せずに、外装基板５５および５６のみに容量を形成してもよい。【０１１３】
図９および図１０は、この発明の第３の実施形態を説明するためのものである。ここで、図９は、圧電共振部品８１の構成要素を分解して示す斜視図であり、前述した図２または図７に対応する図である。図１０は、図９に示した一方の圧電板８２に形成されている電極形状の詳細を示す斜視図であって、前述した図３または図８に対応する図である。
【０１１４】
圧電共振素子８１は、第１および第２の圧電板８２および８３を接着剤層８４で貼り合わせた構造を有する、全体として板状の圧電共振素子を備えている。圧電共振部品８１は、また、第１の圧電板８２に接着剤層８５を介して貼り合わされた第１の外装基板８６、および第２の圧電板８３に接着剤層８７を介して貼り合わされた第２の外装基板８８を備えている。【０１１５】
圧電共振部品８１の外表面上には、端子電極８９ａ、８９ｂ、９０および９１が形成されている。端子電極８９ａおよび８９ｂは、電気的に互いに独立していて、それぞれ、圧電共振部品８１の１対の側面の各々を横切りかつ上面および下面の各一部に至るように形成されている。また、端子電極９０および９１は、それぞれ、圧電共振部品８１の１対の側面および下面をそれぞれ横切りかつ上面の一部に至るように形成されている。【０１１６】
前述の第２の実施形態では、１つの圧電板６０に関連して、第１および第２のフィルタ部ならびに中継容量部が構成されていたが、この第３の実施形態では、第１の圧電板８２に第１のフィルタ部が構成され、第２の圧電板８３に第２のフィルタ部が構成され、第１および第２の圧電板８２および８３のいずれにも中継容量部が構成されている。
【０１１７】
第１の圧電板８２の上面の中央部には、１対の共振電極９２および９３が形成され、第１の圧電板８２の下面には、共振電極９２および９３に対向する共通電極９４が形成されている。【０１１８】
一方の共振電極９２は、引出し電極９５に接続され、引出し電極９５は、端子電極８９ｂに電気的に接続されている。他方の共振電極９３は、引出し電極９６に接続され、引出し電極９６は、端子電極９０に電気的に接続されている。なお、引出し電極９６は、比較的大きな面積をもって形成され、容量電極を兼ねている。【０１１９】
共通電極９４は、引出し電極９７および９８ならびに容量電極９９に接続されている。引出し電極９７および９８は、端子電極９１に電気的に接続される。容量電極９９は、比較的大きな面積を有し、前述した容量電極を兼ねる引出し電極９６と対向するように配置されている。【０１２０】
第２の圧電板８３は、上下逆向きとされていることを除いて、上述した第１の圧電板８２と実質的に同様の構成を有している。したがって、第２の圧電板８３においても、第１の圧電板８２の場合と実質的に同様の電極が形成されている。図９において、第１の圧電板８２上に形成された電極に相当する第２の圧電板８３上の電極については、同じ参照符号を付し、その説明を省略する。ただし、第２の圧電板８３に形成されている引出し電極９５は、端子電極８９ａに電気的に接続される。【０１２１】
第１および第２の圧電板８２および８３の各々は、共振電極９２および９３と共通電極９４とが対向する部分において振動部分を構成している。接着剤層８４、８５および８７には、上記振動部分での振動を妨げないようにするための空間を与える、たとえば円形の開口１００、１０１および１０２がそれぞれ形成されている。【０１２２】
詳細な図示および説明を省略するが、第１および第２の外装基板８６および８８は、この発明に係る多層セラミック基板により構成されている。【０１２３】
なお、第１および第２の圧電板８２および８３の引出し電極９６および容量電極９９間で形成される容量に加えて、外装基板８６および８８に容量を形成してもよく、あるいは、第１および第２の圧電板８２および８３に引出し電極９６および容量電極９９を形成せずに、外装基板８６および８８のみに容量を形成してもよい。【０１２４】
次に、この発明の効果を確認するために実施した実験例について説明する。【０１２５】
１．実験例１
図１１は、この実験例１において作製した試料としての多層セラミック基板１１１を示す断面図である。図１１では、多層セラミック基板１１１の厚み方向が誇張されて図示されている。図１２は、図１１に示した多層セラミック基板１１１の特定の断面を示す平面図である。図１３は、図１１および図１２に示した多層セラミック基板１１１を得るために作製されるマザー積層体１１２を示す平面図である。【０１２６】
図１１および図１２を参照して、多層セラミック基板１１１は、ガラス材料を含む第１の粉末の集合体を含む第１の材料層１１３と、第１の材料層１１３に接するように設けられかつセラミック材料を含む第２の粉末の集合体を含む第２の材料層１１４と、第１および第２の材料層１１３および１１４に接するように設けられかつ導電材料を含む内部電極１１５とをもって構成される、積層体１１６を備えている。【０１２７】
このような多層セラミック基板１１１を得るため、実験例１では、次のような工程を実施した。【０１２８】
まず、第１の材料層１１３となるべきグリーンシートを作製するため、平均粒径約７μｍのＳｉＯ2 −ＣａＯ−Ａｌ2 Ｏ3 −ＭｇＯ−Ｂ2 Ｏ3 系ガラス粉末６０重量部と、平均粒径０．３５μｍのアルミナ粉末４０重量部と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、ポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、厚み３０μｍのグリーンシートを得た。【０１２９】
他方、第２の材料層１１４となるべきグリーンシートを作製するため、平均粒径１μｍのアルミナ粉末と、分散媒としての水５０重量部と、バインダとしてのポリビニルアルコール２０重量部と、ポリカルボン酸系分散剤１重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、厚み７μｍのグリーンシートを得た。【０１３０】
また、内部電極１１５を形成するための導電性ペーストとして、Ａｇを７５重量％およびＰｄを２５重量％それぞれ含む平均粒径２μｍのＡｇ−Ｐｄ合金粉末を４８重量部、バインダとしてのエチルセルロースを３重量部、ならびに溶剤としてのテンペン類を４９重量部含むものを用意した。【０１３１】
そして、表１に示すように、試料１では、この導電性ペーストをそのまま用い、また、試料２〜７では、この導電性ペーストに、表１に示すような「アルミナ含有率」となるように、平均粒径０．４μｍのアルミナ粉末をそれぞれ添加した。なお、上述の「アルミナ含有率」は、導電性ペースト中の導電材料としてのＡｇ−Ｐｄ合金粉末の体積に対する体積％で示されている。なお、試料１だけでなく、試料２〜７についても、アルミナ粉末を含ませる領域を内部電極の引出し部に限定しなかった点で、この発明の範囲外のものである。
【０１３２】
次に、図１１に示すような断面構造が得られるように、前述した第１の材料層１１３となるグリーンシートを４枚と、第２の材料層１１４となるグリーンシートを５枚とを交互に積層するとともに、積層方向での中央に位置する第２の材料層１１４のためのグリーンシート上に、上述した導電性ペーストをもって、厚み４μｍの生の状態の内部電極１１５を形成した。【０１３３】
このようにして、図１３に示すようなマザー積層体１１２の生の状態のものを得た。図１３において、マザー積層体１１２の内部に位置する内部電極１１５が破線で示されている。【０１３４】
次に、生の状態のマザー積層体１１２を、９００℃の温度で２０分間焼成した。【０１３５】
次に、焼成後のマザー積層体１１２に対して切断工程を実施した。この切断工程では、図１３において１点鎖線で示した切断面１１７および１１８に沿う切断を行ない、切断面１１７および１１８に内部電極１１５が露出するようにした。また、切断工程では、ダイサーによる切断を適用し、そのカット条件については、メタルボンド♯６００のブレードを用い、ブレード回転数を３００００ｒｐｍおよび送り速度を１．５ｍｍ／秒とした。【０１３６】
上述した切断工程において、隣り合う切断面１１７間の間隔を２ｍｍとし、隣り合う切断面１１８間の間隔を２．５ｍｍとし、切断面１１７において露出する内部電極１１５の各幅を０．５ｍｍとした。【０１３７】
このようにして得られた多層セラミック基板１１１において、切断面１１７および１１８から露出する内部電極１１５と第１および第２の材料層１１３および１１４との界面でのクラックの有無を観察した。その結果が、表１の「クラック有無」の欄に示されている。【０１３８】
また、多層セラミック基板１１１における内部電極１１５の導通の有無（断線の有無）も評価した。その結果が、表１の「内部電極の導通」の欄に示されている。【０１３９】
また、前述した９００℃の温度での焼成工程での内部電極１１５の収縮率も評価した。その結果が、表１の「内部電極の収縮率」の欄に示されている。【０１４０】
【表１】
0004396701.tif 000002
【０１４１】
表１からわかるように、内部電極１１５を形成するために用いられた導電性ペーストにおけるアルミナ粉末の含有率が３０体積％以上である試料４〜７において、クラックが生じていない。これらクラックが生じなかった試料４〜７では、内部電極１１５の収縮率が１９％未満の１２％以下であり、このように収縮率が抑えられることによって、切断工程でのクラックを生じさせない程度の残留応力に抑え得ることがわかる。【０１４２】
なお、試料７のように、アルミナ粉末の含有量が６０体積％というように５０体積％を超えると、内部電極１１５の導通性が悪化し、断線が生じた。【０１４３】
２．実験例２
実験例１では、内部電極１１５の全域において、アルミナ粉末を混合した導電性ペーストを用いたが、実験例２では、図１４に示すように、切断面１１７および１１８の各々から内側へ０．０５ｍｍまでの領域においてのみ、アルミナ粉末含有領域１２１を形成し、他の領域は、アルミナ粉末非含有領域１２２とした。図１４において、図１２に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【０１４４】
図１４に示すような構造を有する多層セラミック基板１１１ａについて、実験例１の場合と同様、クラックの有無を評価したところ、実験例１の場合と同様の結果が得られた。【０１４５】
３．実験例３
前述の実験例１では、内部電極１１５を形成するための導電性ペーストに含まれる導電材料として、Ａｇが７５重量％およびＰｄが２５重量％のＡｇ−Ｐｄ合金を用いたが、Ａｇの含有率が高くなるほど、導電性が向上する一方、焼成での収縮率が高くなり、内部電極１１５において断線が生じやすくなる。しかしながら、この断線を防止するためには、内部電極１１５の厚みを増すことが有効である。【０１４６】
実験例３は、このことを実証するために実施したものである。なお、実験例３で作製された試料についても、アルミナ粉末を含ませる領域を内部電極の引出し部に限定しなかった点で、この発明の範囲外のものである。
【０１４７】
すなわち、実験例１において、内部電極１１５の導通が確認された試料４〜６の各々の比較例として、Ａｇが９５重量％およびＰｄが１０重量％のＡｇ−Ｐｄ合金を導電性ペーストの導電材料として用いたことを除いて、実験例１の試料４〜６と同様の方法によって、多層セラミック基板１１１を作製したところ、いずれも、内部電極１１５において断線が認められた。【０１４８】
そこで、内部電極１１５を形成するための導電性ペースト膜の厚みを４μｍから６μｍにまで大きくしたところ、いずれも、内部電極１１５において導通が認められた。【０１４９】
同様に、導電材料がＡｇ１００重量の導電性ペーストを用いたところ、導電性ペースト膜の厚みを１０μｍとすれば、実験例１における試料４〜６に対応する試料において、いずれも、内部電極１１５での導通が確保された。
【図１】
0004396701.tif 000003
【図２】
0004396701.tif 000004
【図３】
0004396701.tif 000005
【図４】
0004396701.tif 000006
【図５】
0004396701.tif 000007
【図６】
0004396701.tif 000008
【図７】
0004396701.tif 000009
【図８】
0004396701.tif 000010
【図９】
0004396701.tif 000011
【図１０】
0004396701.tif 000012
【図１１】
0004396701.tif 000013
【図１２】
0004396701.tif 000014
【図１３】
0004396701.tif 000015
【図１４】
0004396701.tif 000016