(57)【特許請求の範囲】
【請求項１】
集積回路内に形成された回路ブロックの機能試験を行うモードを備える半導体装置において、
前記機能試験時に使用される試験用信号パスの配線遅延を判定するための、遅延測定用信号パスを備え、
前記回路ブロックの出力信号を第１の信号（ＴＱ）パッドから出力させる第１の信号（ＴＱ）パスと、
前記回路ブロックの前記出力信号を入力・保持するラッチと同じ構成の試験用ラッチと、
この試験用ラッチの出力信号を第２の信号（Ｔｑ）パッドから出力させる第２の信号（Ｔｑ）パスと、
を備えることを特徴とする半導体装置。
【請求項２】
集積回路内に形成された回路ブロックの機能試験を行うモードを備える半導体装置において、
前記機能試験時に使用される試験用信号パスの配線遅延を判定するための、遅延測定用信号パスを備え、
前記集積回路のテスト用信号（ＴＤ）パッドに供給された第１の入力信号を前記回路ブロックに導くテスト用信号（ＴＤ）パスと、
前記集積回路のテスト用クロック信号（ＴＣＬＫ）パッドに供給された第２の入力信号を前記回路ブロックに導くテスト用クロック信号（ＴＣＬＫ）パスと、
前記回路ブロックの前記第１の入力信号または前記第２の入力信号を入力して選択的に出力する第２のマルチプレクサと、
前記第２のマルチプレクサの出力信号を第３の信号（ＭＣＬＫ）パッドから出力させる第３の信号（ＭＣＬＫ）パスと、
を備えることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、より詳細には、集積回路内に形成された回路ブロックの機能試験を行うモードを備える半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の集積回路としては、例えば、複数の大規模なマクロセルを混載させたものが知られている。マクロセルとは、既に個別に設計されていた複数の小規模な回路ブロックを組み合わせることによって構成された、回路ブロックである。例えばＲＡＭ(Random Access Memory)等として、マクロセルが採用される。マクロセルを採用することにより、設計作業を容易化することができる。
【０００３】
集積回路にマクロセルを採用した場合、半導体装置の試験工程で、そのマクロセルのみの機能試験を行う場合がある。このため、集積回路内に、そのマクロセルの機能試験を行うための回路が設けられる場合がある。
【０００４】
図６は、従来の機能試験回路の構成を説明するための回路図である。
【０００５】
図６の例では、マクロセル６０１は、信号入力端Ｄ、クロック入力端ＣＬＫおよび信号出力端Ｑを有している。
【０００６】
マルチプレクサ６０２，６０３，６０４は、選択信号として信号ＴＥＳＴを入力する。信号ＴＥＳＴは、入力パッド６０５を介して、外部から入力される。信号ＴＥＳＴが通常動作モード（非機能試験モード）を示しているとき、マルチプレクサ６０２は他の回路ブロック等（図示せず）の出力信号Ｓ61を選択し、マルチプレクサ６０３は他の回路ブロック等（図示せず）のクロックＳ62を選択する。また、マルチプレクサ６０４は、他の回路ブロック（図示せず）の出力信号Ｓ63を選択する。一方、信号ＴＥＳＴが機能試験モードを示しているとき、マルチプレクサ６０２はテスト用信号ＴＤを選択し、マルチプレクサ６０３はテスト用クロックＴＣＬＫを選択する。また、マルチプレクサ６０４は、マクロセル６０１の出力信号ＴＱを選択する。ここで、テスト用信号ＴＤはパッド６０６を介して入力され、テスト用クロックＴＣＬＫはパッド６０７を介して入力される。また、テスト用出力信号ＴＱは、パッド６０８から、外部に出力される。
【０００７】
このような構成によれば、外部からパッド６０６，６０７に供給されたテスト用信号ＴＤおよびテスト用クロックＴＣＬＫに対応する出力信号ＴＱを、パッド６０８から読み出すことによって、マクロセル６０１の機能試験を行うことができる。
【０００８】
【発明が解決しようとする課題】
一般に、マクロセル６０１の機能試験としては、アクセスタイムの試験やセットアップタイムの試験等が、知られている。
【０００９】
アクセスタイムとは、マクロセル６０１の信号入力端Ｄが信号を取り込んでから、信号出力端Ｑが信号を出力するまでの、所要時間である。アクセスタイムが設計値よりも長い場合、次段の回路を正しく動作させることができない。ここで、信号入力端Ｄは、クロックＣＬＫの入力タイミング（立ち上がりタイミングまたは立ち下がりタイミング）で、信号を取り込む。したがって、アクセスタイムを測定するためには、クロック入力端ＣＬＫがクロックを入力してから、信号出力端Ｑが信号を出力するまでの、所要時間を測定すればよい。
【００１０】
また、セットアップタイムとは、信号入力端Ｄに信号電位が印加されてからクロック入力端ＣＬＫにクロックが入力されるまでの許容時間差、および、クロック入力端ＣＬＫにクロックが入力されてから信号入力端Ｄに対する信号電位の印加が終了するまでの許容時間差である。マクロセル６０１が信号Ｄを正しく取り込むためには、信号入力端Ｄに信号電位が印加されてからクロック入力端ＣＬＫにクロックが入力されるまでの時間差が、所定の許容時間差以上であることが必要である。同様に、マクロセル６０１が信号Ｄを正しく取り込むためには、クロック入力端ＣＬＫにクロックが入力されてから信号入力端Ｄに対する信号電位の印加が終了するまでの時間差が所定の許容時間差以上であることが必要である。したがって、これらの許容時間差が設計値よりも長い場合、マクロセル６０１に、誤った値の信号Ｄが取り込まれるおそれがある。このため、セットアップタイムの試験では、信号Ｄの印加開始・終了タイミングとクロック入力タイミングとの時間差を所定値にした場合に、信号Ｄが正しく読み込まれたかどうかを判定する。信号Ｄが正しく読み込まれたかどうかは、出力信号ＴＱの値によって判定される。
【００１１】
従来の半導体装置では、アクセスタイムの試験を行う場合、パッド６０６にテスト用信号ＴＤが入力されてから、パッド６０８に信号ＴＱが出力されるまでの所要時間を測定していた。また、セットアップタイムの試験を行う場合には、パッド６０６へのテスト用信号ＴＤの印加を開始・終了するタイミングとパッド６０７にテスト用クロックＴＣＬＫを印加するタイミングとの差を上述の所定値に設定したときの、出力Ｑの信号値を読み出していた。
【００１２】
しかしながら、パッド６０６，６０７，６０８とマクロセル６０１との間の配線距離が長い場合、配線遅延が無視できなくなって、正確な機能試験が行えなくなる。例えば、上述のアクセスタイムの試験では、パッド６０６と信号入力端Ｄとの間の配線遅延や信号出力端Ｑとパッド６０８との間の配線遅延が無視できない場合には、正確な判定を行うことができない。また、上述のセットアップタイムの試験では、パッド６０６から信号入力端Ｄまでの配線遅延とパッド６０７からクロック入力端ＣＬＫまでの配線遅延との差が無視できない場合には、正確な判定を行うことができない。
【００１３】
このため、配線遅延の影響を排除して正確な機能試験を行うための技術が嘱望されていた。
【００１４】
【課題を解決するための手段】
この発明は、集積回路内に形成された回路ブロックの機能試験を行うモードを備える半導体装置に関する。
【００１５】
そして、機能試験時に使用される試験用信号パスの配線遅延を判定するための遅延測定用信号パスを備え、回路ブロックの出力信号を第１の信号（ＴＱ）パッドから出力させる第１の信号（ＴＱ）パスと、回路ブロックの出力信号を入力・保持するラッチと同じ構成の試験用ラッチと、この試験用ラッチの出力信号を第２の信号（Ｔｑ）パッドから出力させる第２の信号（Ｔｑ）パスと、を備える。
【００１６】
この発明によれば、信号が試験用信号パスを通過する時間の測定と、信号が遅延測定用信号パスを通過する時間の測定とを行い、両者の差を算出することによって、配線遅延の影響を排除して正確な機能試験を行うことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、本発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【００１８】
第１の実施の形態
以下、この発明の第１の実施の形態について、図１および図２を用いて説明する。この実施の形態は、マクロセルのアクセスタイムを正確に判定する半導体装置の例である。
【００１９】
図１は、この実施の形態に係る半導体装置の要部構成を示す回路図である。
【００２０】
図１に示したように、この半導体装置は、マクロセル１０１と、２入力のマルチプレクサ１０２，１０３，１０４，１０５と、入力パッド１０６，１０７，１０８と、出力パッド１０９，１１０とを備えている。
【００２１】
マクロセル１０１は、ＲＡＭ等を構成し、信号入力端Ｄ、クロック入力端ＣＬＫおよび信号出力端Ｑを備えている。後述するように、信号入力端Ｄおよびクロック入力端ＣＬＫは、マルチプレクサ１０２，１０３から信号ＤおよびクロックＣＬＫを入力する。また、信号出力端Ｑは、図示しない後段の回路ブロック等およびマルチプレクサ１０４に、出力信号Ｑを供給する。
【００２２】
マルチプレクサ１０２は、一方の入力端がパッド１０７に接続され、他方の入力端から他の回路ブロック等（図示せず）の出力信号Ｓ11を入力する。また、マルチプレクサ１０２の出力端は、マクロセル１０１の信号入力端Ｄに接続される。さらに、マルチプレクサ１０２の選択信号入力端は、パッド１０６に接続される。ここで、マルチプレクサ１０２の一方の入力端とパッド１０７とは、機能試験時に接続されればよい。したがって、通常動作時には、パッド１０７を、他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００２３】
マルチプレクサ１０３は、一方の入力端がパッド１０８に接続され、他方の入力端が他の回路ブロック等（図示せず）からのクロックＳ12を入力する。また、マルチプレクサ１０３の出力端は、マクロセル１０１のクロック入力端ＣＬＫに接続される。さらに、マルチプレクサ１０３の選択信号入力端は、パッド１０６に接続される。マルチプレクサ１０３の一方の入力端とパッド１０８とは、機能試験時に接続されればよい。したがって、通常動作時には、パッド１０８を、他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００２４】
マルチプレクサ１０４は、一方の入力端がマクロセル１０１の信号出力端Ｑに接続され、他方の入力端が他の回路ブロック等（図示せず）の出力信号Ｓ13を入力する。また、マルチプレクサ１０４の出力端は、パッド１０９に接続される。さらに、マルチプレクサ１０４の選択信号入力端は、パッド１０６に接続される。これにより、パッド１０９は、機能試験時には信号Ｑの出力パッドとして使用され、通常動作時には信号Ｓ13の出力パッドとして使用される。
【００２５】
マルチプレクサ１０５は、一方の入力端がマクロセル１０１のクロック入力端ＣＬＫに接続され、他方の入力端が他の回路ブロック等（図示せず）の出力信号Ｓ14を入力する。また、マルチプレクサ１０５の出力端は、パッド１１０に接続される。さらに、マルチプレクサ１０５の選択信号入力端は、パッド１０６に接続される。これにより、パッド１１０は、機能試験時にはクロックＣＬＫの出力パッドとして使用され、通常動作時には信号Ｓ14の出力パッドとして使用される。
【００２６】
ここで、マルチプレクサ１０５は、マルチプレクサ１０４の近傍に配置される。これにより、マルチプレクサ１０４からパッド１０９までの配線長とマルチプレクサ１０５からパッド１１０までの配線長とを同じにすることができる。したがって、信号出力端Ｑからパッド１０９までの配線長とクロック入力端ＣＬＫからパッド１１０までの配線長との差は、信号出力端Ｑからマルチプレクサ１０４までの配線長とクロック入力端ＣＬＫからマルチプレクサ１０５までの配線長との差となるが、この差は配線遅延上は無視できる。したがって、出力信号Ｑがパッド１０９に達するまでの遅延時間とクロックＣＬＫがパッド１１０に達するまでの遅延時間とは、実質的に同一である。
【００２７】
次に、図１に示した半導体装置のアクセスタイムを測定する方法について、図２を用いて説明する。
【００２８】
機能試験を行う場合、まず、パッド１０６に供給する信号ＴＥＳＴを、機能試験モードの信号値に設定する。これにより、マルチプレクサ１０２はパッド１０７を選択し、マルチプレクサ１０３はパッド１０８を選択し、マルチプレクサ１０４は信号Ｑを選択し、且つ、マルチプレクサ１０５はクロックＣＬＫを選択する。次に、パッド１０７からテスト用信号ＴＤが入力され、且つ、パッド１０８からテスト用クロックＴＣＬＫが入力される。テスト用信号ＴＤおよびテスト用クロックＴＣＬＫは、マルチプレクサ１０２，１０３を介して、マクロセル１０１に入力される。そして、マクロセル１０１は、テスト用クロックＴＣＬＫによって与えられたタイミング（図２の例では立ち上がりタイミング）でテスト用信号ＴＤを読み込み、このテスト用信号ＴＤの値に対応する値の信号Ｑを出力する。この信号Ｑは、マルチプレクサ１０４を介して、パッド１０９から出力される。また、テスト用クロックＴＣＬＫは、マルチプレクサ１０５を介し、クロックＭＣＬＫとしてパッド１１０から出力される。
【００２９】
この実施の形態では、パッド１０８にテスト用クロックＴＣＬＫが供給されてからパッド１０９が信号Ｑを出力するまでの所要時間Ｔ1 と、パッド１０８にテスト用クロックＴＣＬＫが供給されてからパッド１１０がテスト用クロックＭＣＬＫを出力するまでの所要時間Ｔ2 とが、測定される。そして、これらの所要時間の差Ｔ1 −Ｔ2 が計算される。図２に示したように、テスト用クロックＴＣＬＫがパッド１０８に印加されてからマクロセル１０１に入力されるまでの時間をｔ1 、マクロセルがテスト用クロックＴＣＬＫを入力してから信号Ｑを出力するまでの時間（すなわちアクセスタイム）をｔx 、信号Ｑが出力されてからパッド１０９に達するまでの時間をｔ2 とすると、時間Ｔ1 は、ｔ1 ＋ｔx ＋ｔ2 である。また、上述したように、出力端Ｑからパッド１０９までの配線遅延とクロック入力端ＣＬＫからパッド１１０までの配線遅延とは、実質的に同じなので、時間Ｔ2 はｔ1 ＋ｔ2 である。したがって、時間差Ｔ1 −Ｔ2 は、アクセスタイムｔx と一致する。すなわち、時間差Ｔ1 −Ｔ2 は、アクセスタイムの測定値Ｔ1 から配線遅延の影響を除去した値となる。
【００３０】
このように、この実施の形態に係る半導体装置によれば、マクロセルの正確なアクセスタイムを測定することができる。
【００３１】
第２の実施の形態
次に、この発明の第２の実施の形態について、図３を用いて説明する。この実施の形態は、マクロセルのアクセスタイムを正確に判定する半導体装置の例である。
【００３２】
図３は、この実施の形態に係る半導体装置の要部構成を示す回路図である。
【００３３】
図３に示したように、この半導体装置は、マクロセル３０１と、２入力のマルチプレクサ３０２，３０３と、３入力のマルチプレクサ３０４と、入力パッド３０５，３０６，３０７，３０８と、出力パッド３０９とを備えている。
【００３４】
マクロセル３０１は、ＲＡＭ等を構成し、信号入力端Ｄ、クロック入力端ＣＬＫおよび信号出力端Ｑを備えている。後述するように、信号入力端Ｄおよびクロック入力端ＣＬＫは、マルチプレクサ３０２，３０３から信号ＤおよびクロックＣＬＫを入力する。また、信号出力端Ｑは、図示しない後段の回路ブロック等およびマルチプレクサ３０４に、出力信号Ｑを出力する。
【００３５】
マルチプレクサ３０２は、一方の入力端がパッド３０７に接続され、他方の入力端が他の回路ブロック等（図示せず）の出力信号Ｓ31を入力する。また、マルチプレクサ３０２の出力端は、マクロセル３０１の信号入力端Ｄに接続される。さらに、マルチプレクサ３０２の選択信号入力端は、パッド３０６に接続される。マルチプレクサ３０２の一方の入力端とパッド３０７とは、機能試験時に接続されればよい。したがって、通常動作時には、パッド３０７を、他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００３６】
マルチプレクサ３０３は、一方の入力端がパッド３０８に接続され、他方の入力端が他の回路ブロック等（図示せず）からのクロックＳ32を入力する。また、マルチプレクサ３０３の出力端は、マクロセル３０１のクロック入力端ＣＬＫに接続される。さらに、マルチプレクサ３０３の選択信号入力端は、パッド３０６に接続される。マルチプレクサ３０３の一方の入力端とパッド３０８とは、機能試験時に接続されればよく、通常動作時にはパッド３０８を他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００３７】
マルチプレクサ３０４は、第１の入力端がマクロセル３０１の信号出力端Ｑに接続され、第２の入力端が他の回路ブロック等（図示せず）の出力信号Ｓ33を入力し、さらに、第３の入力端がマクロセル３０１のクロック入力端ＣＬＫに接続される。また、マルチプレクサ３０４の出力端は、パッド３０９に接続される。さらに、マルチプレクサ３０４の一方の選択信号入力端はパッド３０５に接続され、他方の選択信号入力端はパッド３０６に接続される。これにより、パッド３０９は、機能試験時には信号ＱおよびクロックＣＬＫの出力パッドとして使用され、通常動作時には信号Ｓ33の出力パッドとして使用される。
【００３８】
この実施の形態では、信号ＱおよびクロックＣＬＫが、ともに、マルチプレクサ３０４を介して、パッド３０９から出力される。したがって、信号出力端Ｑからパッド３０９までの配線長とクロック入力端ＣＬＫからパッド３０９までの配線長との差は、信号出力端Ｑからマルチプレクサ３０４までの配線長とクロック入力端ＣＬＫからマルチプレクサ３０４までの配線長との差となる。したがって、マルチプレクサ３０４は、この差が配線遅延上無視できるような位置に、配置される。例えば、マルチプレクサ３０４を、マクロセル３０１の近傍に配置することにより、かかる配線遅延を無視することができるようになる。
【００３９】
次に、図３に示した半導体装置のアクセスタイムを測定する方法について、説明する。
【００４０】
機能試験を行う場合、まず、パッド３０６に供給する信号ＴＥＳＴを、機能試験モードの信号値に設定する。さらに、パッド３０５に供給する信号ＭＯＤＥを、出力端Ｑを選択するための信号値に設定する。これにより、マルチプレクサ３０２はパッド３０７を選択し、マルチプレクサ３０３はパッド３０８を選択し、マルチプレクサ３０４は出力端Ｑを選択する。続いて、パッド３０７からテスト用信号ＴＤが入力され、且つ、パッド３０８からテスト用クロックＴＣＬＫが入力される。テスト用信号ＴＤおよびテスト用クロックＴＣＬＫは、マルチプレクサ３０２，３０３を介して、マクロセル３０１に入力される。そして、マクロセル３０１は、信号ＴＱを出力する。この信号ＴＱは、マルチプレクサ３０４を介して、パッド３０９から出力される。このとき、パッド３０８にテスト用クロックＴＣＬＫが供給されてからパッド３０９が信号ＴＱを出力するまでの所要時間Ｔ3 が、測定される。
【００４１】
次に、信号ＭＯＤＥが、クロック入力端ＣＬＫを選択するための信号値に変更される。そして、パッド３０８からテスト用クロックＴＣＬＫが入力される。テスト用クロックＴＣＬＫは、マルチプレクサ３０３，３０４を介して、パッド３０９から出力される。このとき、テスト用クロックＴＣＬＫが、パッド３０８に供給されてからパッド３０９に達するまでの所要時間Ｔ4 が、測定される。
【００４２】
その後、所要時間の差Ｔ3 −Ｔ4 を演算することにより、アクセスタイムが算出される。
【００４３】
このように、この実施の形態では、１個のマルチプレクサを用いて所要時間Ｔ3 ，Ｔ4 を個別に測定した後で、アクセスタイムを算出する。この実施の形態によっても、マクロセルの正確なアクセスタイムを測定することができる。
【００４４】
第３の実施の形態
次に、この発明の第３の実施の形態について、図４を用いて説明する。この実施の形態は、マクロセルの出力信号が次段の論理回路ブロックに取り込まれるまでの所要時間を正確に判定する半導体装置の例である。
【００４５】
図４は、この実施の形態に係る半導体装置の要部構成を示す回路図である。
【００４６】
図４に示したように、この半導体装置は、マクロセル４０１と、論理回路ブロック４０２と、ラッチ４０３と、マルチプレクサ４０４，４０５，４０６，４０７と、入力パッド４０８，４０９，４１０と、出力パッド４１１，４１２とを備えている。
【００４７】
マクロセル４０１は、ＲＡＭ等を構成し、信号入力端Ｄ、クロック入力端ＣＬＫおよび信号出力端Ｑを備えている。信号入力端Ｄおよびクロック入力端ＣＬＫは、マルチプレクサ４０４，４０５から信号ＤおよびクロックＣＬＫを入力する。また、信号出力端Ｑは、ラッチ４０３、後段の論理回路ブロック４０２およびマルチプレクサ４０６に、出力信号Ｑを出力する。
【００４８】
論理回路ブロック４０２は、入力回路として、ラッチ４０２ａを備えている。ラッチ４０２ａは、マクロセル４０１から入力された信号Ｑを、クロックＳ41のタイミングで保持する。論理回路ブロック４０２は、ラッチ４０２ａの出力信号を用いて所定の論理演算等を行う。
【００４９】
ラッチ４０３は、ラッチ４０２ａのダミーとして使用される。したがって、ラッチ４０３としては、ラッチ４０２ａと同じアクセスタイムのものが使用される。このラッチ４０３は、マクロセル４０１から入力された信号Ｑを、クロックＳ41のタイミングで保持・出力する。
【００５０】
マルチプレクサ４０４は、一方の入力端がパッド４０９に接続され、他方の入力端が他の回路ブロック等（図示せず）の出力信号Ｓ42を入力する。また、マルチプレクサ４０４の出力端は、マクロセル４０１の信号入力端Ｄに接続される。さらに、マルチプレクサ４０４の選択信号入力端は、パッド４０８に接続される。マルチプレクサ４０４の一方の入力端とパッド４０９とは、機能試験時に接続されればよい。したがって、通常動作時には、パッド４０９を、他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００５１】
マルチプレクサ４０５は、一方の入力端がパッド４１０に接続され、他方の入力端が他の回路ブロック等（図示せず）からのクロックＳ43を入力する。また、マルチプレクサ４０５の出力端は、マクロセル４０１のクロック入力端ＣＬＫに接続される。さらに、マルチプレクサ４０５の選択信号入力端は、パッド４０８に接続される。マルチプレクサ４０５の一方の入力端とパッド４１０とは、機能試験時に接続されればよく、通常動作時にはパッド４１０を他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００５２】
マルチプレクサ４０６は、一方の入力端がマクロセル４０１の信号出力端Ｑに接続され、他方の入力端から他の回路ブロック等（図示せず）の出力信号Ｓ44を入力する。また、マルチプレクサ４０６の出力端は、パッド４１２に接続される。さらに、マルチプレクサ４０６の選択信号入力端は、パッド４０８に接続される。
【００５３】
マルチプレクサ４０７は、一方の入力端がラッチ４０３の信号出力端に接続され、他方の入力端から他の回路ブロック等（図示せず）の出力信号Ｓ45を入力する。また、マルチプレクサ４０７の出力端は、パッド４１１に接続される。さらに、マルチプレクサ４０７の選択信号入力端は、パッド４０８に接続される。
【００５４】
この実施の形態では、信号出力端Ｑからラッチ４０２ａまでの距離と、信号出力端Ｑからラッチ４０３までの距離とを、実質的に一致させる。このため、例えば、ラッチ４０３を、論理回路ブロック４０２に近傍に配置する。
【００５５】
次に、図４に示した半導体装置のアクセスタイムを判定する方法について、説明する。
【００５６】
機能試験を行う場合、まず、パッド４０８に供給する信号ＴＥＳＴを、機能試験モードの信号値に設定する。これにより、マルチプレクサ４０４はパッド４０９を選択し、マルチプレクサ４０５はパッド４１０を選択し、マルチプレクサ４０６は信号Ｑを選択し、且つ、マルチプレクサ４０７はラッチ４０３の出力信号を選択する。次に、パッド４０９からテスト用信号ＴＤが入力され、且つ、パッド４１０からテスト用クロックＴＣＬＫが入力される。テスト用信号ＴＤおよびテスト用クロックＴＣＬＫは、マルチプレクサ４０４，４０５を介して、マクロセル４０１に入力される。そして、マクロセル４０１が、信号Ｑを出力する。この信号Ｑは、マルチプレクサ４０６を介して、パッド４１２から出力される。また、この信号Ｑは、ラッチ４０３に保持される。ラッチ４０３に保持された信号Ｔｑは、マルチプレクサ４０７を介して、パッド４１１から出力される。
【００５７】
この機能試験においては、パッド４１２に出力される信号ＴＱとパッド４１１に出力される信号Ｔｑを測定し、両者が一致、不一致を確認することでラッチ４０３（４０２ａ）にマイクロセルの出力Ｑが保持されているかどうかを判定できる。
【００５８】
すなわち、この実施の形態によれば、マクロセルのアクセスタイムが、後段の論理回路ブロック４０２を動作させる上で問題の無いレベルにあるかどうかを、正確に判定することができる。
【００５９】
第４の実施の形態
以下、この発明の第４の実施の形態について、図５を用いて説明する。この実施の形態は、マクロセルのセットアップタイムを正確に判定する半導体装置の例である。
【００６０】
図５は、この実施の形態に係る半導体装置の要部構成を示す回路図である。
【００６１】
図５に示したように、この半導体装置は、マクロセル５０１と、２入力のマルチプレクサ５０２，５０３，５０４と、３入力のマルチプレクサ５０５と、入力パッド５０６，５０７，５０８，５０９と、出力パッド５１０，５１１とを備えている。
【００６２】
マクロセル５０１は、ＲＡＭ等を構成し、信号入力端Ｄ、クロック入力端ＣＬＫおよび信号出力端Ｑを備えている。後述するように、信号入力端Ｄおよびクロック入力端ＣＬＫは、マルチプレクサ５０２，５０３から信号ＤおよびクロックＣＬＫを入力する。また、信号出力端Ｑは、図示しない後段の回路ブロック等およびマルチプレクサ５０４に、出力信号Ｑを出力する。
【００６３】
マルチプレクサ５０２は、一方の入力端がパッド５０８に接続され、他方の入力端から他の回路ブロック等（図示せず）の出力信号Ｓ51を入力する。また、マルチプレクサ５０２の出力端は、マクロセル５０１の信号入力端Ｄに接続される。さらに、マルチプレクサ５０２の選択信号入力端は、パッド５０７に接続される。マルチプレクサ５０２の一方の入力端とパッド５０８とは、機能試験時に接続されればよい。したがって、通常動作時には、パッド５０８を、他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００６４】
マルチプレクサ５０３は、一方の入力端がパッド５０９に接続され、他方の入力端が他の回路ブロック等（図示せず）からのクロックＳ52を入力する。また、マルチプレクサ５０３の出力端は、マクロセル５０１のクロック入力端ＣＬＫに接続される。さらに、マルチプレクサ５０３の選択信号入力端は、パッド５０７に接続される。マルチプレクサ５０３の一方の入力端とパッド５０９とは、機能試験時に接続されればよく、通常動作時にはパッド５０９を他の回路ブロック（図示せず）用の信号パッドとして使用してもよい。
【００６５】
マルチプレクサ５０４は、一方の入力端がマクロセル５０１の信号出力端Ｑに接続され、他方の入力端から他の回路ブロック等（図示せず）の出力信号Ｓ53を入力する。また、マルチプレクサ５０４の出力端は、パッド５１０に接続される。さらに、マルチプレクサ５０４の選択信号入力端は、パッド５０７に接続される。これにより、パッド５１０は、機能試験時には信号Ｑの出力パッドとして使用され、通常動作時には信号Ｓ53の出力パッドとして使用される。
【００６６】
マルチプレクサ５０５は、第１の入力端がマクロセル５０１の信号入力端Ｄに接続され、第２の入力端がマクロセル５０１のクロック入力端ＣＬＫに接続され、第３の入力端が他の回路ブロック等（図示せず）の出力信号Ｓ54を入力する。また、マルチプレクサ５０５の出力端は、パッド５１１に接続される。さらに、マルチプレクサ５０５の一方の選択信号入力端はパッド５０６に接続され、他方の選択信号入力端はパッド５０７に接続される。これにより、パッド５１１は、機能試験時には信号ＤおよびクロックＣＬＫの出力パッドとして使用され、通常動作時には信号Ｓ54の出力パッドとして使用される。
【００６７】
この実施の形態では、マルチプレクサ５０３からマルチプレクサ５０５に達する信号の配線遅延とマルチプレクサ５０２からマルチプレクサ５０５に達する信号の配線遅延との差を、無視できるようにする。このため、例えば、マルチプレクサ５０３を、マルチプレクサ５０２の近傍に配置する。
【００６８】
次に、図５に示した半導体装置のセットアップタイムの試験を行う方法の一例について、説明する。
【００６９】
機能試験を行う場合、まず、パッド５０７に供給する信号ＴＥＳＴを、機能試験モードの信号値に設定する。さらに、パッド５０６に供給する信号ＭＯＤＥを、信号入力端Ｄを選択するための信号値に設定する。これにより、マルチプレクサ５０２はパッド５０８を選択し、マルチプレクサ５０３はパッド５０９を選択し、マルチプレクサ５０４は信号Ｑを選択し、且つ、マルチプレクサ５０５は信号入力端Ｄを選択する。続いて、パッド５０８からテスト用信号ＴＤが入力され、且つ、パッド５０９からテスト用クロックＴＣＬＫが入力される。このとき、テスト用信号ＴＤがパッド５０８に印加されてから、所定時間後τ1 にテスト用クロックＴＣＬＫが立ち上がり、さらに、この立ち上がりタイミングから所定時間後τ2 にテスト用信号ＴＤの印加が終了する。これらの信号ＴＤ，ＴＣＬＫは、マルチプレクサ５０２，５０３を介して、マクロセル５０１に印加される。マクロセル５０１は、テスト用クロックＴＣＬＫの立ち上がりタイミングでテスト用信号ＴＤを取り込み、この信号ＴＤの値に応じた値の信号Ｑを出力する。この信号Ｑは、マルチプレクサ５０４を介して、パッド５１０から出力される。また、信号Ｄは、マルチプレクサ５０５を介して、パッド５１１から出力される。このとき、パッド５０８にテスト用信号ＴＤが供給されてからパッド１０９が信号Ｄを出力するまでの所要時間Ｔ7 が、測定される。
【００７０】
次に、信号ＭＯＤＥが、クロック入力端ＣＬＫを選択するための信号値に変更される。このとき、パッド５０８からテスト用クロックＴＣＬＫが入力される。テスト用クロックＴＣＬＫは、マルチプレクサ５０３，５０５を介して、パッド５１１から出力される。そして、パッド５０９にテスト用クロックＴＣＬＫが供給されてからパッド５１１がテスト用クロックＴＣＬＫを出力するまでの所要時間Ｔ8 が、測定される。
【００７１】
その後、所要時間の差Ｔ7 −Ｔ8 を演算する。この時間差Ｔ7 −Ｔ8 は、パッド５０８から信号入力端Ｄまでの経路の配線遅延と、パッド５０９からクロック入力端ＣＬＫまでの経路の配線遅延との差に等しい。次に、時間差Ｔ7 −Ｔ8 が、上述の所定時間τ1 ，τ2 に加算される。これらの加算結果のうち、τ1 ＋（Ｔ7 −Ｔ8 ）は、テスト用信号ＴＤがマクロセル５０１に印加されてからテスト用クロックＴＣＬＫがマクロセル５０１に印加されるまでの、実際の時間である。また、τ2 ＋（Ｔ7 −Ｔ8 ）は、テスト用クロックＴＣＬＫがマクロセル５０１に印加されてからテスト用信号ＴＤの印加が終了するまでの、実際の時間である。
【００７２】
このように、この実施の形態では、セットアップタイムの試験を正確に行うことができる。
【００７３】
【発明の効果】
以上詳細に説明したように、本発明に係る半導体装置によれば、配線遅延の影響を排除して正確な機能試験を行うことができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の構成を示す回路図である。
【図２】第１の実施の形態に係る半導体装置の試験方法を説明するためのタイミングチャートである。
【図３】第２の実施の形態に係る半導体装置の構成を示す回路図である。
【図４】第３の実施の形態に係る半導体装置の構成を示す回路図である。
【図５】第４の実施の形態に係る半導体装置の構成を示す回路図である。
【図６】従来の半導体装置の構成を示す回路図である。
【符号の説明】
１０１  マクロセル
１０２，１０３，１０４，１０５  マルチプレクサ
１０６，１０７，１０８  入力パッド
１０９，１１０  出力パッド
【図１】
0004480238.tif 000002
【図２】
0004480238.tif 000003
【図３】
0004480238.tif 000004
【図４】
0004480238.tif 000005
【図５】
0004480238.tif 000006
【図６】
0004480238.tif 000007