(57)【特許請求の範囲】
【請求項１】
イメージ・センサに使用する回路であって、
浮遊ゲート、制御ゲート、ドレイン及びソースを有する浮遊ゲート半導体素子と、
画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
前記フォトダイオードの前記アノードとカソードとの間に接続されるトランジスタ・スイッチであって、読み出し信号が供給される制御端子を有するトランジスタ・スイッチと、
消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されるダイオードと
を含み、
前記制御モードは、
電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、前記露光モードと、
前記読み出し信号に応答して、前記トランジスタ・スイッチを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出される読み出しモードと
を含む、前記イメージ・センサに使用する回路。
【請求項２】
請求項１に記載の回路において、前記制御モードは更にデータ保持モードを含み、このモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、回路。
【請求項３】
イメージ・センサに使用する回路であって、
浮遊ゲート、制御ゲート、ドレイン及びソースを有する浮遊ゲート半導体素子と、
画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
読み出し信号が供給される制御ゲートと、前記フォトダイオードの前記カソードに接続されるドレインと、前記フォトダイオードの前記アノードに接続されるソースとを有するＦＥＴトランジスタであって、該ＦＥＴトランジスタの前記ソース及び前記フォトダイオードの前記アノードが更に、前記浮遊ゲート半導体素子の前記制御ゲートに接続されている、ＦＥＴトランジスタと、
前記浮遊ゲート半導体素子の前記制御ゲートに接続されるアノードを有するダイオードであって、消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続される、前記ダイオードと
を含み、
前記制御モードは、
電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、前記露光モードと、
前記読み出し信号に応答して、前記ＦＥＴトランジスタを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出される読み出しモードと
を含む、前記イメージ・センサに使用する回路。
【請求項４】
請求項３に記載の回路において、前記消去モードでは、前記ＦＥＴトランジスタ及び前記浮遊ゲート半導体素子は非導通状態にあり、前記浮遊ゲート半導体素子の前記浮遊ゲートは前記ダイオードを通して放電する、回路。
【請求項５】
請求項３に記載の回路において、前記露光モードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは露光電圧レベルに昇圧され、前記浮遊ゲート半導体素子の前記ドレイン及びソースには、前記フォトダイオードの前記アノードの電圧レベルに従って前記浮遊ゲートを充電するために十分な電圧が印加される、回路。
【請求項６】
請求項３に記載の回路において、前記制御モードは更にデータ保持モードを含み、前記データ保持モードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは保持電圧レベルにあり、前記浮遊ゲート半導体素子の前記ドレインは事実上開放状態にある、回路。
【請求項７】
請求項３に記載の回路において、前記読み出しモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートの前記制御ゲートは所定電圧にあり、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記露光モードの間に前記浮遊ゲートに注入される電荷を示す、回路。
【請求項８】
基板に形成されるモノリシック・イメージ・センサであって、前記イメージ・センサは複数の画素を有し、前記複数の画素の一つ以上の画素は、
前記基板に形成され、かつ浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子と、
前記基板に形成され、かつ画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記基板に形成され、かつ前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
前記フォトダイオードの前記アノードとカソードとの間に接続されるトランジスタ・スイッチであって、読み出し信号が供給される制御端子を有するトランジスタ・スイッチと、
消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されるダイオードと
を含み、
前記制御モードは、
電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、前記露光モードと、
前記読み出し信号に応答して、前記トランジスタ・スイッチを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出される読み出しモードと
を含む、前記モノリシック・イメージ・センサ。
【請求項９】
請求項８に記載のモノリシック・イメージ・センサにおいて、前記制御モードは更にデータ保持モードを含み、このモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、モノリシック・イメージ・センサ。
【請求項１０】
モノリシック基板に形成される複数の画素を有するイメージ・センサであって、前記複数
の画素のうちの一つ以上の画素は、
浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子と、
前記制御ゲートに接続されるアノードと、カソードとを有し、画像からの電磁放射に曝されるように位置するフォトダイオードと、
読み出し信号が供給される制御ゲートと、前記フォトダイオードの前記カソードに接続されるドレインと、前記フォトダイオードの前記アノードに接続されるソースとを有するＦＥＴトランジスタであって、前記ＦＥＴトランジスタの前記ソース及び前記フォトダイオードの前記アノードが更に、前記浮遊ゲート半導体素子の前記制御ゲートに接続されている、ＦＥＴトランジスタと、
前記浮遊ゲート半導体素子の前記制御ゲートに接続されるアノードを有するダイオードと、
を備え、
前記浮遊ゲートは、前記フォトダイオードが前記画像からの前記電磁放射に曝される際の露光量に対応する、前記フォトダイオードの一端子の電圧に従って、少なくとも部分的に充電され、
前記読み出し信号に応答して、前記ＦＥＴトランジスタを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出され、
前記ダイオードは、消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されている、イメージ・センサ。
【請求項１１】
請求項１０に記載のイメージ・センサにおいて、前記イメージ・センサは消去モードで動作することができ、このモードでは、前記ＦＥＴトランジスタ及び前記浮遊ゲート半導体素子は非導通状態にあり、前記浮遊ゲート半導体素子の前記浮遊ゲートは前記ダイオードを通して放電する、イメージ・センサ。
【請求項１２】
請求項１０に記載のイメージ・センサにおいて、前記イメージ・センサは露光モードで動作することができ、このモードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは露光電圧レベルに昇圧され、前記浮遊ゲート半導体素子の前記ドレイン及びソースには、前記浮遊ゲートを前記フォトダイオードの前記アノードの電圧に従って充電するために十分な電圧が印加される、イメージ・センサ。
【請求項１３】
請求項１０に記載のイメージ・センサにおいて、前記イメージ・センサはデータ保持モードで動作することができ、このモードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは保持電圧レベルに降圧され、前記浮遊ゲート半導体素子の前記ドレインは事実上開放状態にある、イメージ・センサ。
【請求項１４】
請求項１２に記載のイメージ・センサにおいて、前記イメージ・センサは読み出しモードで動作することができ、このモードでは、所定電圧が前記浮遊ゲート半導体素子の前記制御ゲートに供給され、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記露光モードの間に前記浮遊ゲートに注入される電荷を示す、イメージ・センサ。
【請求項１５】
複数の画素から成るアレイを有するイメージ・センサを備えるデジタル・カメラであって、前記複数の画素のうちの一つ以上の画素は、
浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子と、
画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を含み、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
前記フォトダイオードの前記アノードとカソードとの間に接続されるトランジスタ・スイッチであって、読み出し信号が供給される制御端子を有するトランジスタ・スイッチと、
消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されるダイオードと
を含み、
前記複数の制御モードは、
前記電磁放射に曝すために、電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、露光モードと、
所定電圧が前記浮遊ゲート半導体素子の前記浮遊ゲートの前記制御ゲートに供給される読み出しモードであって、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記露光モードの間に前記浮遊ゲートに注入される電荷を示し、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記読み出し信号に応答して、前記トランジスタ・スイッチを駆動して導通状態とすることにより検出される、読み出しモードと、
を含み、前記デジタル・カメラは更に、
画像データを複数の前記画素の各々の画素から前記読み出しモードの間に取得するように接続されているイメージ・センサ読み出し回路と、
前記イメージ・センサ読み出し回路が取得する画像データを画像フレームに配列するように接続されているフレーム・グラバーと、
を備える、デジタル・カメラ。
【請求項１６】
請求項１５に記載のデジタル・カメラにおいて、前記制御モードは更にデータ保持モードを含み、このモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、デジタル・カメラ。
【請求項１７】
イメージ・センサの画素を動作させる方法であって、前記画素は、浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子、及び画像からの電磁放射に曝されるように位置する感光性半導体素子を備え、前記方法は、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を消去モードに駆動するステップであって、消去モードでは、前記電磁放射に曝すために、電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする、消去モードに駆動するステップと、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を露光モードに駆動するステップであって、露光モードでは、前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電し、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、露光モードに駆動するステップと、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を読み出しモードに駆動するステップであって、読み出しモードでは、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す、読み出しモードに駆動するステップと、
前記浮遊ゲート半導体素子の前記ソースとドレインとの間の前記電流を検出するステップと
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノード及びカソードを有するフォトダイオードであり、
前記画素は更に、
読み出し信号が供給される制御ゲートと、前記フォトダイオードの前記カソードに接続されるドレインと、前記フォトダイオードの前記アノードに接続されるソースとを有するＦＥＴトランジスタであって、前記ＦＥＴトランジスタの前記ソース及び前記フォトダイオードの前記アノードが更に、前記浮遊ゲート半導体素子の前記制御ゲートに接続されている、ＦＥＴトランジスタと、
前記浮遊ゲート半導体素子の前記制御ゲートに接続されるアノードを有するダイオードと
を含み、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を前記消去モードに駆動する前記ステップは、
前記ＦＥＴトランジスタ及び前記浮遊ゲート半導体素子を駆動して非導通状態にすること、
前記浮遊ゲート半導体素子の前記浮遊ゲートを少なくとも部分的に、前記ダイオードを通して放電すること
を含み、前記検出するステップは、
前記読み出し信号に応答して、前記ＦＥＴトランジスタを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流を、前記浮遊ゲート上の電荷を示す表示子として検出すること
を含む、方法。
【請求項１８】
請求項１７に記載の方法であって、更に、前記浮遊ゲート半導体素子及び前記感光性半導体素子をデータ保持モードに駆動するステップであって、データ保持モードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、データ保持モードに駆動するステップを備える方法。
【請求項１９】
請求項１７に記載の方法において、前記浮遊ゲート半導体素子及び前記感光性半導体素子を前記露光モードに駆動する前記ステップは、
前記ＦＥＴトランジスタ及び前記ダイオードをそれぞれ駆動して非導通状態にすること、
前記フォトダイオードの前記カソードを駆動して露光電圧レベルにすること、
前記浮遊ゲート半導体素子の前記ドレインとソースとの間の電圧を駆動して、前記フォトダイオードの前記アノードの電圧レベルに従って前記浮遊ゲートを充電するために十分な電圧にまですること、
を含む、方法。
【請求項２０】
請求項１８に記載の方法において、前記浮遊ゲート半導体素子及び前記感光性半導体素子を前記データ保持モードに駆動する前記ステップは、
前記ＦＥＴトランジスタ及び前記ダイオードを駆動して非導通状態にすること、
前記フォトダイオードの前記カソードを駆動して保持電圧レベルにすること、
前記浮遊ゲート半導体素子の前記ドレインを駆動して事実上開放状態にすること、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概してイメージ・センサ技術に関する。より詳細には、本発明は一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャを含む。
【背景技術】
【０００２】
ＣＭＯＳ及びＣＣＤイメージ・センサはコンシューマ製品及び工業製品の両方において広範囲の用途を有する。このような用途には、スタンドアローン型デジタル・カメラ、自動車の夜間走行時のディスプレイ、コンピュータ周辺機器、超小型携帯電話用カメラなどが含まれる。
【０００３】
移動体通信技術では従来から、ＣＭＯＳイメージ・センサの画像撮像への使用に重点を置いている。しかしながら、消費者の期待によって高解像度ＣＭＯＳイメージ・センサ・アレイを使用する市場が活発になって、多くの問題がイメージ・センサ開発事業者に生じている。第１に、移動体通信技術が要求するサイズ制限によって、アレイ単位面積当たりの画素数を増やす必要がある。従って、画素サイズを従来のＣＭＯＳ画素よりも小さくする必要がある。画素サイズをこのように小さくすると、画素のダイナミック・レンジ及び感度がそれに伴って小さくなる。第２に、このような高解像度イメージ・センサ・アレイからの画像読み取り時間がアレイに用いる画素の数と共に長くなる。読み取り時間のこのような増加によって生じる画像劣化を低減するために、電子グローバル・シャッター機構（electronic global shutter mechanism ）を用いる必要がある。しかしながら、電子グローバル・シャッターを用いる画素は、非常に多くの部品を必要とし、画素開口率（pixel fill factor ）がそれに伴って低下する。
【特許文献１】米国特許第６，８７９，３４０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って、本願発明者らは工業分野において、上述の不具合の一つ以上を解決するために画素アーキテクチャを改善する必要があるという結論に達した。
【発明を実施するための最良の形態】
【０００５】
同様の参照番号が個々の図を通じて同じ、あるいは機能的に類似する構成要素を指し、かつ以下の詳細な記述とともに本明細書の一部に組み込まれ、一部を構成する添付図面は、種々の実施形態を更に例示し、かつ本発明による種々の原理及び利点の全てを説明するために役立つ。
【０００６】
当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くしている。
【０００７】
図２は、一括して６０で示す画像取得システムを示し、このシステムは、本発明の例示としての一の実施形態に従って構成される複数の画素回路７０を含む画像アレイ６５を用いる。図示のように、これらの画素回路７０は複数の行及び列のアレイ６５として配置される。各行の画素回路７０は個々にアドレス指定することができ、そして必要に応じて、駆動行からの出力信号を同時に読み出すことができる。
【０００８】
この例示としての実施形態では、画像ソースからの電磁放射７５がレンズ８０及びアレイ・オーバーレイ８５を通して個々の画素回路７０の感光素子に振り向けられる。アレイ・オーバーレイ８５は、電磁放射７５のスペクトル内の特定の波長のみを選択画素に露光するように構成されている。例えば、アレイ・オーバーレイ８５は、カラー画像を生成する方法に従って、アレイ６５の所定の画素７０に選択的に赤色光、緑色光、または青色光のみを当てて露光するように機能する。
【０００９】
行選択回路９０を使用して画像アレイ６５の所定行の画素回路７０を読み出すことができるようにする。駆動行の画素回路７０からの出力信号は列読み出し回路９５に供給される。列読み出し回路９５は、多数の種々の方法によっても構成することができる。例えば、列読み出し回路９５は１つの相関２重サンプリング（ＣＤＳ：Correlated Double Sampling）回路を含むことができ、この回路は、アレイの１つの行が行選択回路９０を通して選択されるとアレイ６５の個々の列を選択的に読み出す。別の例示としての実施形態では、複数のＣＤＳ回路を使用して、アレイ６５の各列（または全列よりも遥かに少ない列）を同時に、該当するＣＤＳ回路によって読み出すことができるようにする。他の例示としての実施形態では、１回の読み出しサイクルの間に各画素回路７０を１回読み出す回路を用いることができるので、ＣＤＳ回路は必要ではなくなる。好適には、画素回路７０からのアナログ信号は列読み出し回路９５によってデジタル・フォーマットに変換され、次にデジタル・データがフレーム・グラバー１００によって配列されて画像フレームとなる。システム６０が実行する種々の動作のタイミングは、クロック兼タイミング発生回路１０５などにより調整されることが好ましい。フレーム・グラバー１００自体が多数の画像処理ルーチン（すなわち、画像圧縮、画像強調など）を実行することができる、または画像データを出力１１４から供給して、このデータを一つ以上の更に別のシステムが処理する。
【００１０】
システム６０の画像アレイ６５における使用に適する画素回路７０の一つの実施形態を図３に示す。一般的に、画素回路７０は浮遊ゲート半導体素子（floating gate semiconductor element ）１１５、感光性半導体素子１１７、及び画素制御回路１２０により構成される。浮遊ゲート半導体素子１１５は、ドレイン１２５、ソース１３０、制御ゲート１３５、及び浮遊ゲート１４０を含む。図示の例示としての実施形態では、感光性半導体素子１１７は、検出対象の画像からの電磁放射に曝されるように位置するピン・フォトダイオードとすることができる。図示の例示としての実施形態のフォトダイオード１１７はアノード１４５及びカソード１５０を含む。
【００１１】
画素制御回路１２０は、浮遊ゲート半導体素子１１５及びフォトダイオード１１７を複数の制御モードにするように接続される。これらの制御モードは、少なくとも一つの消去モード及び少なくとも一つの露光モードを含む。消去モードでは、電荷の少なくとも一部分を浮遊ゲート半導体素子１１５の浮遊ゲート１４０から引き抜く。フォトダイオード１１７の両端に印加される電圧は、消去モードの間に大きくすることもできる。このようにして、浮遊ゲート半導体素子１１５及びフォトダイオード１１７の両方を初期化状態にする。
【００１２】
露光モードでは、浮遊ゲート半導体素子１１５の浮遊ゲート１４０を少なくとも部分的に、感光性半導体素子１１７の一端子の電圧に従って充電する。図示の例示としての実施形態では、浮遊ゲート１４０が少なくとも部分的に、フォトダイオード１１７のアノード１４５の電圧に従って充電される。アノード１４５の電圧は、フォトダイオード１１７が画像ソースからの電磁放射にどの程度曝されるかによって変わる。更に詳細には、フォトダイオード１１７の両端に電圧降下が生じ、この電圧降下は電磁放射に曝される量に対応する。フォトダイオード１１７が電磁放射に曝される量が大きくなるほど、フォトダイオード１１７の両端に生じる電圧降下が大きくなり制御ゲート１３５の電圧が下がる。
【００１３】
画素制御回路１２０はまた、フォトダイオード１１７及び浮遊ゲート半導体素子１１５をデータ保持モードにすることができる。データ保持モードでは、浮遊ゲート１４０に露光モードの間に捕獲される電荷は保持される。とりわけ、浮遊ゲート１４０の電荷は、フォトダイオード１１７の両端の電圧降下が変化してもほぼ一定に保持される。例えば、一旦、浮遊ゲート１４０が露光モードの間に充電されると、フォトダイオード１１７が画像ソースからの電磁放射に曝され続けても、電荷は浮遊ゲート１４０の上でほぼ永久に保持される。
【００１４】
画素制御回路１２０はまた、フォトダイオード１１７及び浮遊ゲート半導体素子１１５を読み出しモードにすることができ、このモードでは、露光モードの間に浮遊ゲート１４０に注入された電荷が効果的に検出される。図示の例示としての実施形態では、浮遊ゲート１４０の電荷によって、浮遊ゲート半導体素子１１５の閾値電圧ＶＴが変化する。従って、所定の電圧ＶＧＳを、浮遊ゲート半導体素子１１５の制御ゲート１３５とソース１３０との間に印加して、浮遊ゲート１４０の電荷量に対応する電流１５５をドレイン１２５とソース１３０との間に流すことができる。
【００１５】
図示のように、画素制御回路１２０はトランジスタ・スイッチ１６０及びダイオード１６５を含むことができる。トランジスタ・スイッチ１６０は、ＭＯＳＦＥＴなどのような、ドレイン１７０、ソース１７５、及び制御ゲート１８０を有する電界効果トランジスタとすることができる。制御ゲート１８０は行読み出し信号を、例えば図２の行選択回路９０から受信するように接続される。ＭＯＳＦＥＴ１６０のドレイン１７０及びソース１７５は、フォトダイオード１１７のカソード１５０及びアノード１４５にそれぞれ接続される。ダイオード１６５はアノード１８０を含み、アノードは、ＭＯＳＦＥＴ１６０のソース１７５及び浮遊ゲート半導体素子１１５の制御ゲート１３５を含む節点１８２に接続される。ダイオード１６５はまた、リセット／消去信号を受信するように接続されるカソード１８５を含む。動作電圧レベルをドレイン１７０、ドレイン１２５、及びソース１３０に発生させるために使用される種々の構成要素は図３に示していないが、これらの構成要素は、本明細書において種々の制御モードに関する記述が詳細に為された場合に、この技術分野の当業者であれば十分に設計し得るものである。
【００１６】
図４〜７は、上述した種々の動作モードの図３の画素アーキテクチャ７０を示している。これらのモードで動作する例示としての電圧レベルが判明する。しかしながら、画素アーキテクチャ７０を種々のモードで動作させるために必要な特定の電圧レベルが、用いる個々の素子の特性によって変わることが分かるであろう。
【００１７】
図４は、消去動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１７０及び１２５だけでなくソース１３０が＋８Ｖに駆動され、ゲート１８０の行読み出し信号及びカソード１８５のリセット／消去信号が−８Ｖに駆動される。これにより、浮遊ゲート半導体素子１１５及びＭＯＳＦＥＴ１６０が非導通状態となって、電流１５５及び電流１９５がほぼゼロになる。ダイオード１６５が順バイアスされて浮遊ゲート１４０を放電する。結果的に生じる放電電流の少なくとも一部分を矢印２００で示す。更に、フォトダイオード１１７が充電されて初期状態になり、フォトダイオードの両端の電圧降下が約１５．２ＶＤＣとなる。
【００１８】
図５は、露光動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１２５及びカソード１８５が＋８Ｖに駆動され、ゲート１８０の行読み出し信号及びソース１３０が０Ｖに駆動される。これにより、ＭＯＳＦＥＴ１６０及びダイオード１６５が非導通状態となって、電流１９５及び電流２００がほぼゼロになる。更に、ドレイン１７０及びカソード１５０の電圧レベルが＋１２Ｖの「書き込み電圧」に上昇する。フォトダイオード１１７が電磁放射７５に曝され、これによって該当する電圧降下がカソード１５０とアノード１４５との間に生じる。制御ゲート１３５の電圧はこの電圧降下を表わすので、フォトダイオード１１７で検出される電磁放射の量に対応する。今度は、この制御ゲート電圧によって浮遊ゲート１４０に露光モードの間に注入される電荷の量が決まる。
【００１９】
図６は、データ保持動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１７０及びカソード１８５が＋８Ｖに駆動され、ゲート１８０の行読み出し信号及びソース１３０が０Ｖに駆動される。これにより、ＭＯＳＦＥＴ１６０及びダイオード１６５が非導通状態となって、電流１９５及び電流２００がほぼゼロになる。フォトダイオード１１７のカソード１５０の電圧レベルが＋８Ｖに下がるので、電荷が更に浮遊ゲート１４０に蓄積されることがない。更には、ドレイン１２５を開放する、または高インピーダンス負荷に接続して、電流が浮遊ゲート半導体素子１１５を流れることがないようにする。従って、電流１５５はほぼゼロになる。この状態では、浮遊ゲート１４０の電荷は長い期間に渡って常に一定した状態を維持することができる。浮遊ゲート１４０の電荷を画像アレイ６５の個々の画素回路７０の内部において保持することができるので、周辺回路があるとすれば、周辺回路に課される画像処理条件を緩和することができる。従って、このような画像処理周辺回路の全てのコスト及び複雑さを必要に応じて低減することができる。
【００２０】
図７は、読み出し動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１７０及び１２５、ゲート１８０及びカソード１８５が＋８Ｖに駆動され、ソース１３０が０Ｖに駆動される。これにより、制御ゲート１３５がソース１３０に対して約＋８Ｖの固定電圧になる。従って、ＶＧＳは約＋８Ｖであり、画素出力を通過する電流１５５は浮遊ゲート１４０の電荷に対応する。電流１５５を適切なデジタル信号に変換する操作は列読み出し回路９５において行なうことができ、この回路はこの技術分野の当業者が理解する多数の種々の方法によっても実現することができる。
【００２１】
画素アーキテクチャ７０は容易にモノリシック基板において実現される。更に詳細には、画素アーキテクチャ７０を既存のＣＭＯＳ製造プロセスを使用して容易に製造して図２に示す画像アレイ６５を形成することができる。モノリシック基板における画素アーキテクチャ７０の各構成要素の例示としての平面レイアウトを図８に示す。しかしながら、他のレイアウトを用いることができることを理解されたい。更に、図２の行選択回路９０、列読み出し回路９５、フレーム・グラバー１００、及びクロック兼タイミング発生器１０５のような周辺要素のいずれをも同じようにして、画像アレイ６５と共にモノリシック基板の中に一体化することができる。
【００２２】
画素アーキテクチャ７０は浮遊ゲート半導体素子１１５を中心とする構成であるので、グローバル・リセット機能を実現するために必要な構成要素を含む画素は、５Ｔ画素アーキテクチャに比べると少ない構成要素で実現することができる。図３に示す特定の画像回路アーキテクチャでは、２つのトランジスタ１１５及び１６０のみと、１つのダイオード１６５とを、フォトダイオード１１７と組み合わせて使用するので、２Ｔ１Ｄ構造が容易になる。浮遊ゲート半導体素子１１５を用いることにより、画素回路７０を種々の制御モードにすることが可能になるが、これは、同じ動作を実現するためにスイッチング・トランジスタを更に加えるのではなく、画素回路要素に供給する電圧レベルを操作することにより行なわれる。
【００２３】
画素回路７０を実現するために用いる構成要素の数が減ることを利用して、多数の種々の目的を達成することもできる。例えば、画素回路７０は、回路の開口率（fill factor ）が従来の３Ｔ  ＣＭＯＳイメージ・センサ・アーキテキチャと同程度になるように製造することができる。更に、回路７０は、４Ｔ及び５Ｔ  ＣＭＯＳイメージ・センサ・アーキテキチャと比較した場合に当該回路が遥かに高い感度、及び大きなダイナミック・レンジを有するように実現することができる。ここに開示するように、画素回路７０は露光モードの間に高い動作電圧を用いることができるので、フォトダイオード１１７の性能を向上させ、かつこの性能を同様のＣＣＤイメージ・センサの性能と同等にすることができる。
【００２４】
画素回路７０は、読み出し動作モードが従来のＣＭＯＳイメージ・センサに用いられる読み出し方法と同様になるように実現することもできる。例えば、各画素回路７０を個々にアドレス指定することにより、従来のＣＭＯＳイメージ・センサにおいて得られる同じ部分読み出し機能（windowing ）及びサブサンプリング機能を実現するので、該当する周辺読み出し要素（peripheral readout components ）をほとんど全部設計し直すという必要が無い。更に、浮遊ゲート半導体素子１１５には電荷リークの問題が無く、かつ可視光の照射を受ける結果として電荷が再結合するという問題が無い。従って、浮遊ゲート半導体素子には、５Ｔ  ＣＭＯＳアーキテクチャに関連する退色（fading）問題が無い。
【００２５】
画像取得システム６０を用いるカメラを含むことができる携帯電話機２０５の一の実施形態を図９及び１０に示す。図示のように、電話機２０５はカメラシステム２１０と、キーボーボード２１５と、コントロール・キー２２０と、そしてディスプレイ２２５と、を含む。上述したように、画像取得システム６０は電磁放射を画像ソースからレンズ８０を通して受ける。取得画像はオンボード画像処理システム２３０に、あるいは直接ディスプレイ２２５に送信することができる（すなわち、ビューファインダー機能などを提供するために）。処理画像は画像ストレージ２３５に保存され、そしてユーザ命令に従ってディスプレイ２２５に送信される。更に、画像ストレージ２３５の画像をストレージから読み出して、パーソナル・コンピュータなどに通信リンク２４０を通して送信することができる。
【００２６】
これまでに説明したシステムに、これらのシステムから得られる基本的示唆から逸脱しない範囲において多くの変更を加えることができる。本発明について、一つ以上の特定の実施形態を参照しながらかなり詳細に説明してきたが、この技術分野の当業者であれば、変更をこれらの実施形態に、添付の請求項に示される本発明の技術範囲及び技術思想から逸脱しない範囲において加え得ることが分かるであろう。
【図面の簡単な説明】
【００２７】
【図１】従来技術を示す図。
【図２】画像取得回路の例示としての実施形態を示すシステム・ブロック図。
【図３】改良型画素アーキテクチャの一つの実施形態を示す例示としての回路図。
【図４】消去モードで動作する図２に示す画素アーキテクチャの例示としての回路図。
【図５】露光モードで動作する図２に示す画素アーキテクチャの例示としての回路図。
【図６】データ保持モードで動作する図２に示す画素アーキテクチャの例示としての回路図。
【図７】読み出しモードで動作する図２に示す画素アーキテクチャの例示としての回路図。
【図８】モノリシック基板に設けられる図２に示す画素アーキテクチャの構成要素の例示としての平面レイアウト。
【図９】図１に示す画像取得回路を用いるカメラを有する例示としての携帯電話機。
【図１０】図１に示す画像取得回路を用いるカメラを有する例示としての携帯電話機。
【図１】
0004554560.tif 000002
【図２】
0004554560.tif 000003
【図３】
0004554560.tif 000004
【図４】
0004554560.tif 000005
【図５】
0004554560.tif 000006
【図６】
0004554560.tif 000007
【図７】
0004554560.tif 000008
【図８】
0004554560.tif 000009
【図９】
0004554560.tif 000010
【図１０】
0004554560.tif 000011