(57)【特許請求の範囲】
【請求項１】
比較的低い差動出力インピーダンスおよび比較的高い共通モード出力インピーダンスで、入力電圧に応答して差動出力電圧を供給するための浮動平衡出力回路であって：
前記入力電圧に応答して１対の差動出力電流を供給するための第１の相互コンダクタンス増幅部であって、前記電流は大きさがほぼ等しく極性が逆である、第１の相互コンダクタンス増幅部と；
前記第１の相互コンダクタンス増幅器の前記１対の出力電流に応答して、中間差動電圧を発生するように接続された中間部と；
前記中間差動電圧に応答して前記差動出力電圧を発生するための出力部と；
差動負フィードバックを与えるように前記第１の相互コンダクタンス増幅部および前記中間部の周囲に接続された差動フィードバック・ループ構成と；
共通モード電流に応答して前記第１の相互コンダクタンス増幅段の前記出力電流に１対のほぼ一致した出力電流をそれぞれ追加するように前記中間部の周囲に接続された第２の相互コンダクタンス増幅部を備えた共通モード・フィードバック・ループ構成と；
を備え、前記第１および第２の相互コンダクタンス増幅器は、前記入力電圧が予め規定されたレベルを超えた場合にクリッピングのために前記差動ループ構成がディゼーブルした場合に前記共通モード・フィードバック・ループ構成がアクティブのままであるように設計されている、回路。
【請求項２】
更に、前記第１の相互コンダクタンス増幅器および前記中間部を備えた完全差動演算増幅器を含む、請求項１に記載の回路。
【請求項３】
前記第２の相互コンダクタンス増幅器からの最大出力電流の大きさは前記第１の相互コンダクタンス増幅器からの最大出力電流の大きさよりも大きい、請求項１に記載の回路。
【請求項４】
更に、差動入力電圧を受けるように構成された前記第１の相互コンダクタンス増幅器に結合された入力を含む、請求項１に記載の回路。
【請求項５】
更に、シングルエンド入力電圧を受けるように構成された前記第１の相互コンダクタンス増幅器に結合された入力を含む、請求項１に記載の回路。
【請求項６】
前記共通モード・フィードバック・ループ構成は、前記共通モード出力電流を検知すると共に前記共通モード出力電流に比例した電圧を前記第２の相互コンダクタンス増幅器の入力に印加するように構成された電流検知部を含む、請求項１に記載の回路。
【請求項７】
電流検知部は、前記中間部の前記２つの出力に直列な１対の同一の出力抵抗と、前記同一の出力抵抗において前記電流の和に比例した出力電圧を生成するように構成された４抵抗ブリッジとを含む、請求項６に記載の回路。
【請求項８】
更に、高周波数において前記回路の出力に接続された無効負荷から前記抵抗ブリッジを分離するためのデカップラを含む、請求項７に記載の回路。
【請求項９】
前記デカップラは前記ブリッジの１つの出力を接地に接続するコンデンサを含む、請求項８に記載の回路。
【請求項１０】
前記共通モード出力電流に比例した前記電圧は、１対のコンデンサおよび接地への１対の抵抗によって前記抵抗ブリッジにａｃ結合される、請求項９に記載の回路。
【請求項１１】
前記第１の相互コンダクタンス増幅器は、１対の差動トランジスタを備え、該１対の差動トランジスタの各コレクタごとにエミッタ電流源および電流源負荷を有する、請求項１に記載の回路。
【請求項１２】
前記共通モード・フィードバック・ループ構成は、前記共通モード出力電流を検知すると共に前記共通モード出力電流に比例した電圧を前記第２の相互コンダクタンス増幅器の入力に印加するように構成された電流検知部を含み、前記第２の相互コンダクタンス増幅器は、ベースが前記電流検知部からの前記印加電圧になるように接続された第１および第２のトランジスタと、ベースが前記第２のトランジスタの前記ベースに接続された第３のトランジスタとを有する差動トランジスタ構成から成り、前記第２および第３のトランジスタのコレクタがそれぞれ前記第２の相互コンダクタンス増幅器の出力に結合されている、請求項１に記載の回路。
【請求項１３】
前記第１のトランジスタのエミッタ領域は前記第２および第３のトランジスタの各々のエミッタ領域の２倍である、請求項１２に記載の回路。
【請求項１４】
前記共通モード出力電流に比例した前記電圧は前記差動入力２出力相互コンダクタンス増幅器にａｃ結合されて、前記第２の相互コンダクタンス増幅器の入力に印加されるいかなるオフセット電圧の影響も最小に抑えるようになっている、請求項１に記載の回路。
【請求項１５】
前記共通モード出力電流に比例した前記電圧は前記第２の相互コンダクタンス増幅器の前記入力にａｃ結合される、請求項１４に記載の回路。
【請求項１６】
比較的低い差動出力インピーダンスおよび比較的高い共通モード出力インピーダンスで、入力電圧に応答して差動出力電圧を供給するための浮動平衡出力回路であって：
前記入力電圧に応答して１対の差動出力電流を供給するための第１の相互コンダクタンス増幅部であって、前記電流は大きさがほぼ等しく極性が逆である第１の相互コンダクタンス増幅部と、前記第１の相互コンダクタンス増幅器の前記１対の出力電流に応答して出力信号を発生するように接続された後続部とを含む主電流経路と；
差動負フィードバックを与えるように前記第１の相互コンダクタンス増幅部の周囲に接続された差動フィードバック・ループ構成と；
前記出力信号に応答して前記第１の相互コンダクタンス増幅段の前記出力電流に１対のほぼ一致した出力電流をそれぞれ追加するように前記後続部の周囲に接続された第２の相互コンダクタンス増幅部を備えた共通モード・フィードバック・ループ構成と；
を備え、前記第１および第２の相互コンダクタンス増幅器は、前記入力電圧が予め規定されたレベルを超えた場合にクリッピングのために前記差動ループ構成がディゼーブルした場合に前記共通モード・フィードバック・ループ構成がアクティブのままであるように設計されている、回路。
【請求項１７】
前記第１の相互トランスコンダクタンス増幅部は前記入力電圧に応答して前記１対の差動出力電流を供給し、前記電流は大きさがほぼ等しく極性が逆であり、前記後続部は前記第１の相互コンダクタンス増幅器の前記１対の出力電流に応答して中間差動電圧を発生するように接続されており、前記回路は、更に：
前記中間差動電圧に応答して差動出力電圧を発生するための出力部；
を備える、請求項１６に記載の回路。
【請求項１８】
前記差動フィードバック・ループ構成は、前記中間差動電圧に応答して差動負フィードバックを与えるように前記第１の相互コンダクタンス増幅部および中間部の周囲に接続されており、前記第２の相互コンダクタンス増幅部は、共通モード電流に応答して前記第１の相互コンダクタンス増幅段の前記出力電流に１対のほぼ一致した出力電流をそれぞれ追加するように前記中間部の周囲に接続されている、請求項１７に記載の回路。
【請求項１９】
比較的低い差動出力インピーダンスおよび比較的高い共通モード出力インピーダンスで、入力電圧に応答して差動出力電圧を供給するための浮動平衡出力回路を構成する方法であって：
以下の構成要素：
前記入力電圧に応答して１対の差動出力電流を供給するための第１の相互コンダクタンス増幅部であって、前記電流は大きさがほぼ等しく極性が逆である第１の相互コンダクタンス増幅部と、前記第１の相互コンダクタンス増幅器の前記１対の出力電流に応答して出力信号を発生するように接続された後続部とを含む主電流経路と；
差動負フィードバックを与えるように前記第１の相互コンダクタンス増幅部の周囲に接続された差動フィードバック・ループ構成と；
前記出力信号に応答して前記第１の相互コンダクタンス増幅段の前記出力電流に１対のほぼ一致した出力電流をそれぞれ追加するように前記後続部の周囲に接続された第２の相互コンダクタンス増幅部を備えた共通モード・フィードバック・ループ構成と；
を構成および接続するステップからなり、前記第１および第２の相互コンダクタンス増幅器は、前記入力電圧が予め規定されたレベルを超えた場合にクリッピングのために前記差動ループ構成がディゼーブルした場合に前記共通モード・フィードバック・ループ構成がアクティブのままであるように設計されている、方法。
【請求項２０】
前記第１の相互トランスコンダクタンス増幅部は前記入力電圧に応答して前記１対の差動出力電流を供給し、前記電流は大きさがほぼ等しく極性が逆であり、前記後続部は前記第１の相互コンダクタンス増幅器の前記１対の出力電流に応答して中間差動電圧を発生するように接続されており、前記回路は、更に、前記中間差動電圧に応答して差動出力電圧を発生するための出力部を備えるように接続および構成されている、請求項１９に記載の方法。
【請求項２１】
前記差動フィードバック・ループ構成は、前記中間差動電圧に応答して差動負フィードバックを与えるように前記第１の相互コンダクタンス増幅部および中間部の周囲に接続されており、前記第２の相互コンダクタンス増幅部は、共通モード電流に応答して前記第１の相互コンダクタンス増幅段の前記出力電流に１対のほぼ一致した出力電流をそれぞれ追加するように前記中間部の周囲に接続されている、請求項２０に記載の方法。
【発明の詳細な説明】
【０００１】
（関連出願）
この出願は、１９９９年１１月９日に、Ｇａｒｙ  Ｋ．Ｈｅｂｅｒｔの名前で出願された、「Ａｎ  Ｉｍｐｒｏｖｅｄ  Ｂａｌａｎｃｅｄ  Ｆｌｏａｔｉｎｇ  Ｐｏｉｎｔ  Ｏｕｔｐｕｔ  Ｄｒｉｖｅｒ  ＩＣ（改良された平衡浮動小数点出力ドライバＩＣ）」と題された仮出願連続番号第６０／１６４，３５９号に基づいたものである。
【０００２】
（開示の分野）
本発明は、浮動平衡出力回路に関し、更に具体的には、差動電圧出力がクリップされ、回路が接地基準負荷を駆動している場合であっても、回路の双方の出力レグにおける共通モード出力電流の制御を維持する、改良された浮動平衡出力回路に関する。
【０００３】
（開示の背景）
プロフェッショナル用のオーディオ装置は、多くの場合、できる限り忠実に出力変成器の動作を模倣するように意図された電子的に平衡な出力回路を用いる。かかる回路は、シングルエンドの入力電圧を受けると共に、低差動出力インピーダンスを有する差動出力電圧を生成するように設計されている。それらは、更に、相当に高い共通モード出力インピーダンスを有するように設計されている（共通モード出力インピーダンスは、差動出力のいずれかのレグから接地または基準電位までのインピーダンスとして規定される）。これによって、差動出力電圧は、負荷の共通モード電圧と共に「浮動」し、このため、回路は、平衡および接地基準の負荷の双方を適正に駆動することができる。この動作は、出力変成器のものと同様である。変成器の場合、差動出力インピーダンスが、二次（出力）巻線に反映された一次巻線を駆動する電源インピーダンスによって決定される一方、二次巻線のいずれかのレグから接地へのインピーダンスは極めて高く、主に二次巻線から接地への漂遊容量によって決定する。この構成の結果は、負荷の構成に関わらず、平衡出力の２本のレグから出る出力電流は、大きさがほぼ等しく、極性が逆であるということである。
【０００４】
図１に、１９８０年に記載された広く用いられている回路（Ｔ．Ｈａｙ、「Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｔｅｃｈｎｏｌｏｇｙ  ｉｎ  Ｒｅｃｏｒｄｉｎｇ  Ｃｏｎｓｏｌｅｓ  ａｎｄ  ｔｈｅ  Ｉｍｐａｃｔ  ｏｆ  Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ  Ｃｉｒｃｕｉｔｒｙ  ｏｎ  Ｇｒｏｕｎｄｉｎｇ  Ｔｅｃｈｎｉｑｕｅ（記録コンソールにおける差動技術および接地技法に対するトランスレス回路の影響）」、Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙの第６７回コンベンションに提出されたＪｏｕｒｎａｌ  ｏｆ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ（Ａｂｓｔｒａｃｔｓ）、ｖｏｌ．２８、ｐ．９２４（１９８０年１２月））を示す。これは、端末ＩＮにおいて接地に対してシングルエンド入力電圧ｖinを受け入れる。これは、ノードＯＵＴ＋とＯＵＴ−との間に差動出力電圧（入力電圧の２倍）を生成する。この回路は、差動および共通モード出力インピーダンスに関して所望の目標を達成する。通常動作のもとでは、差動出力インピーダンスは、実質的に出力抵抗Ｒ01およびＲ02によって決定される。なぜなら、演算増幅器ＯＡ１およびＯＡ２の周囲の負のフィードバックが、それらの内部の閉ループ出力インピーダンスを実質的に低下させるからである。Ｒ01およびＲ02は、通常、差動出力インピーダンスを比較的低く保つために、１０ないし１００オームの間である。共通モード出力インピーダンスは極めて高く、図においてＲおよび２Ｒと表示した抵抗の比が精密に維持されるならば、無限とすることができる。これらの抵抗の比の不整合が一方の方向である場合、不整合は共通モード出力インピーダンスを低下させ、または、それらが他方の方向である場合、不安定さを招き得ることを注記しておく。この精密な抵抗比の整合に対する要求は、この回路の欠点である。
【０００５】
図１の回路の共通モードの動作が双方の演算増幅器ＯＡ１およびＯＡ２によって支配されることは明らかであろう。図２におけるようにシングルエンドの負荷を駆動する場合、組み合わせた共通モード・フィードバックによって、出力電流は等しくかつ逆になる（演算増幅器の周囲の抵抗比が正確であると仮定する）。この動作は、かかる回路の最も望ましい特性の１つである。しかしながら、入力信号を端末ＩＮに印加し、これにより、接地されていない出力（この場合、ＯＵＴ＋）における出力信号が電源電圧によって許容される最大値を超えた場合、差動および共通モード・フィードバック・ループの双方が壊れてしまう。予想されるように、ＯＵＴ＋出力における差動出力電圧波形は、演算増幅器の最大出力電圧で「クリップ」されるであろう。その出力電流は、出力電圧を負荷抵抗で除算したものである。明らかでないのは、クリッピングが発生している一方で、接地されたＯＵＴ−の出力電流は極めて高く、通常これを制限するのは、演算増幅器におけるいずれかの保護電流制限回路、または最大演算増幅器出力電圧を１０ないし１００オーム出力レジスタの値で除算したものである。この電流は、負荷装置の接地構造を介して不確定の経路を流れて出力段に戻らなければならず、これは単純なクリッピングよりも聞こえやすいオーディオ波形上の外乱につながる恐れがある。
【０００６】
浮動平衡出力回路に代わる１つの手法が、１９９０年のＣｈｒｉｓ  Ｓｔｒａｈｍによる米国特許第４，９７９，２１８号に記載された。Ｓｔｒａｈｍの回路は、差動および共通モード出力信号のための別個のフィードバック・ループを含む。差動ループは、差動出力電圧を、入力電圧を何らかの所望の利得で乗算したものにほぼ等しくさせるように構成され、共通モード・フィードバック・ループは、２つの出力端子電流を等しくかつ逆にさせるように構成されている。これは、少なくとも、上述のクリッピング動作およびオーディオ波形の外乱を防ぐ可能性を開く。また、Ｓｔｒａｈｍの特許に記載されているように、電流の安定性を維持するために精密な抵抗比を必要としない。
【０００７】
Ｓｔｒａｈｍの特許では言及されていないが、アクティブな出力が電圧クリッピングされた場合に、かかる回路の接地出力が電流制限されるのを防ぐために、差動フィードバック・ループがディゼーブルされても共通モード・フィードバック・ループはアクティブなままでなければならない。実際、Ｓｔｒａｈｍの特許に基づいて譲受人（Ａｕｄｉｏ  Ｔｅｋｎｏｌｏｇｙ  Ｉｎｃ．）が製造した集積回路装置は、接地された負荷への電圧クリッピングのために差動フィードバック・ループが壊れた場合に共通モード・フィードバック・ループの機能性を維持しない方法で実施されている。図３に示すように、トランジスタＱ1およびＱ2の差動対は、入力信号および差動フィードバック信号を受ける。トランジスタＱ3は、差動対にテール電流Ｉtailを供給する。Ｑ3は、共通モード・フィードバック信号によって制御される。この場合、Ｓｔｒａｈｍの特許に記載されたように、共通モード・フィードバック信号は、装置からの出力電流の和を検知することによって導出される。このため、２つの装置出力電流が合計してほぼゼロになるまで、従ってほぼ等しくかつ逆になるまで、共通モード出力電圧は、フィードバックを介してＩtailによって調整される。いずれかの増幅器出力において電圧クリッピングが起こった場合、Ｑ1およびＱ2の一方は飽和し、他方はカットオフされる。この回路が、カットオフされたトランジスタによって駆動されている出力増幅器からの接地基準負荷を駆動している場合、Ｑ3が出力電圧に影響を与える方法は何もなく、共通モード・フィードバックもディゼーブルされる。出力電流の制御を維持するための共通モード・フィードバックがなければ、接地された出力増幅器は、保護電流制限のような増幅器設計の他の側面によって許容されるだけの電流を通す。
【０００８】
（図面の詳細な説明）
図４は、別個の差動および共通モード・フィードバック・ループを用いて浮動電圧源をエミュレートし、接地基準負荷を駆動しながらクリッピング状態下で出力共通モード電流を制御する、改良した回路の１実施形態の概略図を示す。図示のように、相互コンダクタンス増幅器１は、差動入力電圧を受け入れて、その出力として以下のような１対の差動出力電流を送出する回路である。
【０００９】
【式１】
0004459499.tif 000002
この相互コンダクタンス増幅器は、同一の反転した高利得電圧増幅器２および３、同一のバッファ増幅器４および５、ならびに同一の補償コンデンサ６および７と共に、２段の完全差動演算増幅器を形成する。抵抗Ｒ1およびＲ2が、それぞれ入力電圧端子ＩＮ＋およびＩＮ−から、それぞれ相互コンダクタンス増幅器１の非反転および反転端子までに接続されている。抵抗Ｒ3およびＲ4が、それぞれバッファ増幅器４および５の出力から、それぞれ相互コンダクタンス増幅器１の非反転および反転入力までに接続されて、負の差動フィードバックを提供する。相互コンダクタンス増幅器１ならびに電圧増幅器２および３によって与えられる順方向利得が所望の閉ループ利得に比べて大きい限り、差動閉ループ利得Ａcldは実質的に以下のようになる。
【００１０】
【式２】
0004459499.tif 000003
好ましくは、Ｒ1＝Ｒ2およびＲ3＝Ｒ4であり、このため、差動閉ループ利得は以下のようになる。
【００１１】
【式３】
0004459499.tif 000004
好適な実施形態では、Ｒ1＝Ｒ2＝５ｋΩであり、Ｒ3＝Ｒ4＝１０ｋΩである。なお、端子ＩＮ＋またはＩＮ−のいずれかを接地することができ、機能性を損なうことなく、入力信号をシングルエンドに接続することができることを注記しておく。
【００１２】
相互コンダクタンス増幅器８は、差動入力電圧を受け入れて、その出力として以下のような１対の一致した出力電流ｉ3およびｉ4を送出する回路である。
【００１３】
【式４】
0004459499.tif 000005
これらの出力電流ｉ3およびｉ4は、それぞれ、相互コンダクタンス増幅器１の出力電流ｉ1およびｉ2により合計される。相互コンダクタンス増幅器８からの出力電流ｉ3およびｉ4によって双方の出力電圧（Ｖout+およびＶout-）は同一方向に動き、一方、相互コンダクタンス増幅器１からの出力電流ｉ1およびｉ2によって２つの出力電圧（ｖout+およびｖout-）が逆方向に動くことを注記しておく。
【００１４】
抵抗Ｒ9およびＲ10は、個々の出力電流を検知するために用いられ、好ましくは、低い差動出力インピーダンスを維持するために、約１０および約１００オーム間の等しい値とするが、この値はこの範囲外とすることも可能である。抵抗Ｒ11およびＲ12は、回路のために最小の共通モード負荷を確立するように機能し、好ましくは約１ｋΩおよび約１００ｋΩ間であるが、この値はこの範囲外とすることも可能である。抵抗Ｒ5ないしＲ8は、共通モード出力電流を検知するために用いるブリッジを形成する。好ましくは、Ｒ5＝Ｒ6およびＲ7＝Ｒ8である。この場合、Ｒ5およびＲ6の接続部における電圧ｖ3は、以下のようになる。
【００１５】
【式５】
0004459499.tif 000006
そして、Ｒ7およびＲ8の接続部における電圧ｖ4は、以下のようになる。
【００１６】
【式６】
0004459499.tif 000007
なお、Ｒ9およびＲ10を介した電流は以下のようになり、
【００１７】
【式７】
0004459499.tif 000008
【００１８】
【式８】
0004459499.tif 000009
相互コンダクタンス増幅器８に対する入力電圧は以下のようになることを注記しておく。
【００１９】
【式９】
0004459499.tif 000010
Ｒ9およびＲ10が等しいと仮定すると、この電圧は以下のようになる。
【００２０】
【式１０】
0004459499.tif 000011
これは、共通モード出力電流：
【００２１】
【式１１】
0004459499.tif 000012
に比例する。相互コンダクタンス増幅器８ならびに電圧増幅器２および３の組み合わせが供給する大きな利得は、負のフィードバックによって相互コンダクタンス増幅器の入力における差動電圧を最小に抑える傾向がある。一方、これによって、共通モード出力電流を最初に抑え、差動（等しく、かつ逆）電流のみを残す傾向がある。
【００２２】
双方の相互コンダクタンス増幅器は、入力電圧が予め規定したレベルを超えた場合に達成される最大の可能出力電流を有するように設計されなければならない。（これは、以下で示すように、好適な実施態様の当然の結果である）。クリッピングのために差動ループをディゼーブルした場合に共通モード・フィードバック・ループがアクティブのままであることを確実とするために、相互コンダクタンス増幅器８からの最大出力電流は、相互コンダクタンス増幅器１からの最大出力電流よりも大きくしなければならない。一例として、Ｒ11が短絡であり、Ｒ12が接地基準負荷として機能するようになっており、入力電圧ｖ1が十分に正であって、回路電源によって許容される最大可能正電圧にｖ2を駆動すると仮定する。ここで、Ｒ4を介した負のフィードバック経路が壊れる。なぜなら、電圧ｖ2は、もはや入力電圧のいかなる変化にも応答しないからである。かかる状況のもとで、ｉ1およびｉ2は、それらの最大可能値（逆方向）となる。電流ｉ1は、電圧ｖ1を負に駆動する傾向があり、更に、抑制されないままである場合、低い値の抵抗Ｒ9を介して大きな電流が流れる。しかしながら、相互コンダクタンス増幅器８がｉ1の最大値を下げるのに十分な出力電流機能を有する場合、共通モード・フィードバック・ループは共通モード出力電流を最小に抑えるように作用する。これらの状況のもとで、ｉ4はほぼ−ｉ1に等しく、ｉout-はほぼ−ｉout+に等しくなる。
【００２３】
電圧増幅器２および３、バッファ段４および５、ならびに補償コンデンサ６および７から成る出力段９および１０は、本発明の範囲から逸脱することなく、多くの好適な形態を取り得ることは明らかであろう。一例として、バイポーラ・トランジスタを利用する場合、電圧増幅器２および３は、電流源装着共通エミッタ増幅器から成るものとすることができ、バッファ増幅器４および５は、相補的な共通コレクタ増幅器から成るものとすることができる。ＭＯＳトランジスタ等の他のデバイスも、本質的な機能性を損なうことなく置換することができる。また、差動フィードバック抵抗Ｒ3およびＲ4は、バッファ増幅器４および５の出力ではなく、ＯＵＴ＋およびＯＵＴ−端子に交互に直接接続することも可能である。かかる構成は、結果として差動出力インピーダンスを低下させるが、容量性負荷における安定性を保つために、更に入念な周波数補償を必要とする。
【００２４】
図５に、相互コンダクタンス増幅器１の好適な実施形態を示す。この構造は、差動対トランジスタＱ1およびＱ2、電流源Ｉ1、Ｉ2、およびＩ3、ならびにオプションの等しい値のエミッタ縮退抵抗Ｒ13およびＲ14を備えている。相互コンダクタンス増幅器に対する差動入力は、Ｑ1およびＱ2のベースに与えられる。Ｑ1およびＱ2のコレクタから、差動出力電流を取る。好ましくは、電流源Ｉ2およびＩ3の値は各々、電流源Ｉ1の値の半分に等しい。この場合、Ｑ1およびＱ2のコレクタからいずれかの方向に利用可能な最大電流は、Ｉ1／２に等しい。Ｑ1およびＱ2のベース間の電圧からＱ1およびＱ2のコレクタのいずれかへの相互コンダクタンスは、以下のようになる。
【００２５】
【式１２】
0004459499.tif 000013
また、図５には、相互コンダクタンス増幅器８の好適な実施形態も示す。これは、トランジスタＱ3ないしＱ8、電流源Ｉ4、およびオプションのエミッタ縮退抵抗Ｒ15ないしＲ17を備えている。好ましくは、トランジスタＱ3は、Ｑ4およびＱ5のものの２倍のエミッタ領域を有する。また、もし含まれる場合、値エミッタ縮退抵抗Ｒ17は、同一値の抵抗Ｒ15およびＲ16の値の半分である。このため、トランジスタＱ3のベースとＱ4およびＱ5のトランジスタの共通ベースとの間に差動電圧が印加されていないと、Ｑ3はＩ4／２に等しいコレクタ電流で動作し、トランジスタＱ4およびＱ5は各々Ｉ4／４に等しいコレクタ電流で動作する。同様に、トランジスタＱ6は、トランジスタＱ7およびＱ8のものの２倍のエミッタ領域を有する。このため、ベース電流を無視すると、Ｑ6のコレクタ電流は０．５の利得でＱ7およびＱ8のコレクタにミラーされ、各々はＱ6のコレクタ電流の半分に等しいコレクタ電流で動作するようになっている。相互コンダクタンス増幅器８に対する差動入力電圧は、Ｑ3のベースとトランジスタＱ4およびＱ5の共通ベースとの間に印加される。Ｑ7およびＱ8のコレクタから、同一の出力電流を取る。入力差動電圧から同一の電流出力のいずれかへの相互コンダクタンスは、以下のようになる。
【００２６】
【式１３】
0004459499.tif 000014
Ｑ4およびＱ5のコレクタからいずれかの方向で利用可能な最大出力電流は、電流源Ｉ4の値の半分に等しい。従って、上述のように、クリッピングによって差動フィードバック・ループがディゼーブルされた後に共通モード・フィードバック・ループがアクティブのままであることを確実とするために、電流源Ｉ4は、電流源Ｉ1よりも値が大きくならなければならない。
【００２７】
図５に示すもののような本発明の実施形態では、出力電圧クリッピングのために差動フィードバック・ループが壊れている場合、トランジスタＱ7およびＱ8のいずれかは少なくともＩ1／２に等しいコレクタ電流を低下させ、またはトランジスタＱ4およびＱ5は少なくともＩ1／２に等しいコレクタ電流を供給する。これらの状況のもとで、Ｑ3のコレクタ電流とＱ4およびＱ5のコレクタ電流の和との間に、電流源Ｉ1の値に等しい電流の不平衡が存在する。この電流の不平衡によって、（ランダムなトランジスタおよび抵抗の不整合によって生じるものに加えて）相互コンダクタンス増幅器８の入力における入力オフセット電圧は、Ｉ1／ｇm2に等しくなる。この追加の入力オフセット電圧は、上述の状況のもとで、抵抗Ｒ9およびＲ10における電流の大きさの整合を劣化させる。この性能の劣化が容認できない場合、図６に示すように、相互コンダクタンス増幅器８に、追加の利得段を追加することができる。差動対トランジスタＱ9およびＱ10、オプションの同一エミッタ縮退トランジスタＲ18およびＲ19、電流ミラー・トランジスタＱ11およびＱ12、ならびに電流源Ｉ5が、シングルエンド電流出力を有する差動増幅器を構成する。相互コンダクタンス増幅器８に対する入力電圧は、Ｑ9およびＱ10のベース間に加えられる。Ｑ12およびＱ10のコレクタからの出力電流は、先に述べた差動入力２出力相互コンダクタンス増幅器のＱ5のベースに与えられる。Ｑ3およびＱ4の共通のベースは、適切なバイアス電圧源に接続され、これは好ましくはＶｃｃよりも十分に低く、電流源Ｉ4およびトランジスタＱ3ないしＱ5の適正な動作を保証する。上述のように、Ｑ7およびＱ8のコレクタから２出力電流を取る。この変更を２出力相互コンダクタンス増幅器８に加えることで、クリッピングのために差動フィードバック・ループがディゼーブルされた場合にＱ5のベースとＱ3およびＱ4の共通ベースとの間に生成された追加のオフセット電圧は、差動増幅器段１１の利得によって低下する。この結果、Ｑ9およびＱ10のベースにおける入力オフセット電圧の変化はきわめてわずかとなる。
【００２８】
上述の回路の機能は、本発明の範囲から逸脱することなく、異なる方法で実施可能であることは理解されよう。例えば、Ｑ6ないしＱ8およびＱ11ないしＱ12から成る電流ミラーは、ウィルソン電流ミラー、カスコード電流ミラー、またはエミッタ・フォロワ増強電流ミラー等、当技術分野において既知の多数の改良された電流ミラーのいずれかとすることができる。加えて、各ミラーは、出力インピーダンスを増大するように加えられたエミッタ縮退抵抗を有することも可能である。更に、相互コンダクタンス１および８の差動入力は、エミッタ・フォロワ・バッファ、および／または入力バイアス電流を最小に抑えるように追加したバイアス電流相殺回路を有することも可能である。上述のように、回路の全ては、ＭＯＳトランジスタ等の異なるトランジスタ技術によって実施することができる。
【００２９】
図４を参照すると、トランジスタおよび抵抗の不整合のために、相互コンダクタンス増幅器８の差動入力には、常に何らかの有限入力オフセット電圧が存在する。かかるオフセット電圧は、この入力オフセット電圧をＲ9およびＲ10の抵抗値で除算したものに等しい共通モード・オフセット電流を生じ、これが抵抗Ｒ9およびＲ10を流れる。これらの電流は、次いで、抵抗Ｒ11およびＲ12（およびいずれかの外部負荷抵抗）を介した共通モード・オフセット電圧に変換される。上述のように、Ｒ9およびＲ10は好ましくは低い値であり、Ｒ11およびＲ12は好ましくは高い値であるので、相互コンダクタンス増幅器８への入力における小さい入力オフセット電圧は、結果として、ＯＵＴ＋およびＯＵＴ−端子において相当に大きな共通モード出力オフセット電圧を生じる場合がある。図７は、この作用を最小に抑えるための１つの好適な方法を示す。
【００３０】
図７において、Ｒ7およびＲ8の接続部と相互コンダクタンス増幅器８の反転入力との間に、コンデンサＣ1が挿入されている。相互コンダクタンス増幅器８の反転入力から接地までに、抵抗Ｒ20が追加されている。Ｒ20は、好ましくは、Ｒ7およびＲ8に大きな負担をかけないよう十分に大きな値に選択するが、好ましくは、Ｒ5ないしＲ8が全て約１０ｋΩであるか、１０ｋΩの小さい範囲内にあるならば、必ずしも１ＭΩ以上でない。Ｃ1は、Ｃ1およびＲ20が形成する高域フィルタが、対象となる動作周波数よりも大幅に低い極周波数を有するように選択する。例えば、Ｃ1について１００ｎＦおよびＲ20について１ＭΩの値では、結果として極周波数ｆphpは以下のようになる。
【００３１】
【式１４】
0004459499.tif 000015
これは、オーディオの用途についての対象の帯域よりも十分に低い。従って、オーディオ帯域では、共通モード・フィードバック・ループは、出力共通モード電流を最小に抑え、Ｒ9およびＲ10に、等しくかつ逆の電流を流す。ＤＣでは、共通モード・フィードバック・ループは、Ｒ5およびＲ6の接続部（および、従って、出力共通モード電圧）を接地電位として、相互コンダクタンス増幅器８の入力にいずれかの入力オフセット電圧をプラスまたはマイナスする傾向がある。
【００３２】
プロフェッショナル用のオーディオ業界における浮動平衡出力回路の主な用途の１つは、１０００フィート長までのケーブル上でオーディオ信号を駆動することである。かかるケーブルは、回路上の無効負荷を表し、共振周波数は共通モード・フィードバック・ループの単位利得周波数に一致することができる。かかる共振によってループ伝送にピークが発生し、これがループの安定性を損なう。共通モード・フィードバック・ループは、図７にも示すＣ2の追加によって、これらの負荷効果から分離させることができる。Ｃ2は、好ましくは、それがＲ7およびＲ8の並列の組み合わせと共に形成する低域フィルタが、対象となる動作周波数よりも大幅に高くなるが、共通モード・フィードバック・ループの単位利得クロスオーバ周波数よりも低くなるように選択する。Ｒ3ないしＲ8が全て１０ｋΩに等しい好適な実施形態では、Ｃ2は約１０ｐＦに等しい。この結果、以下の極周波数となる。
【００３３】
【式１５】
0004459499.tif 000016
これは、オーディオ帯域よりも十分に高い。このため、共通モード・フィードバック・ループは、引き続き共通モード出力電流を最小に抑える一方で、３ＭＨｚよりも相当に高い周波数では、Ｃ2は相互コンダクタンス増幅器８の反転入力を接地に分流して、それを共振負荷による応答ピークから分離する。
【００３４】
図８は、出力共通モード電圧を最小に抑える代替的な好適な方法を示す。ＯＵＴ−端子と抵抗Ｒ7との間に、コンデンサＣ3が挿入されている。同様に、ＯＵＴ＋端子と抵抗Ｒ8との間に、コンデンサＣ4が挿入されている。Ｃ3およびＲ7の接続部から接地までに抵抗Ｒ21が追加されており、Ｃ4およびＲ8の接続部から接地までの間に抵抗Ｒ22が追加されている。この好適実施形態の１実施態様では、Ｃ3およびＣ4は各々約１０μＦであり、Ｒ21およびＲ22は各々約２０ｋΩである。図７に示す回路と同様、この回路は、オーディオ帯域における共通モード出力電流を最小に抑えるが、ＤＣにおいて出力共通モード電圧を接地電位とする。図８の回路は、図７の回路に比べて、接地基準負荷を駆動する場合に出力電流の大きさの間の優れた整合を維持する。これは、Ｒ7およびＲ8上にいかなる負荷も存在しないからである。しかしながら、これは、追加のコンデンサおよび追加の抵抗という犠牲によって得られる。
【００３５】
この明細書中で記載した実施形態および手法は、限定ではなく例示として表しており、この開示から精神または範囲において逸脱することなく、その更に広い態様において、添付の請求の範囲に述べられたように、当業者によって、様々な変形、組み合わせ、および置換を行うことができる。
【図面の簡単な説明】
【図１】  正および負のフィードバックを用いて浮動電圧源をエミュレートする従来技術の回路の概略図である。
【図２】  シングルエンド負荷を駆動するように接続された図１の従来技術の回路の概略図を示す。
【図３】  共通モード・フィードバック・ループを実施するための従来技術の回路の概略図を示す。
【図４】  別個の差動および共通モード・フィードバック・ループを用いて浮動電圧源をエミュレートし、接地基準負荷を駆動しながらクリッピング状態下で出力共通モード電流を制御する、改良した回路の概略図を示す。
【図５】  図４の回路において用いる好適な相互コンダクタンス増幅器の概略図を示す。
【図６】  追加の利得段を含むように変更した図５に示す差動入力２出力相互コンダクタンス増幅器の概略図を示す。
【図７】  出力共通モード電圧を最小限に抑えるための更に別の変形を示す概略図を示す。
【図８】  出力共通モード電圧を最小限に抑えるための別の変形を示す概略図を示す。
【図１】
0004459499.tif 000017
【図２】
0004459499.tif 000018
【図３】
0004459499.tif 000019
【図４】
0004459499.tif 000020
【図５】
0004459499.tif 000021
【図６】
0004459499.tif 000022
【図７】
0004459499.tif 000023
【図８】
0004459499.tif 000024