(57)【特許請求の範囲】
【請求項１】
加工対象物へ放電して該加工対象物を加工する電極と、該電極と加工対象物との間に電圧パルスを印加する電圧印加手段と、を備える放電加工装置において、
前記電圧印加手段は、前記加工対象物と前記電極との間の距離が前記加工時の平均値である場合に、矩形電圧パルスが印加されたときの放電の形成遅れ時間に比して立上り時間が長く、該矩形電圧パルスと同じ電圧値まで立ち上がる電圧パルスを印加し、該印加される電圧パルスは、放電開始前に所定の電圧値まで急峻に立上り、所定の電圧値から前記矩形電圧パルスと同じ最高電圧値まで緩やかに立上るようにして、前記所定の電圧値を越えた後、前記最高電圧値に達する前に放電を発生させることを特徴とする放電加工装置。
【請求項２】
前記電圧パルスの立上り時間は、０．１マイクロ秒以上かつ１００マイクロ秒以下に設定されることを特徴とする請求項１に記載の放電加工装置。
【請求項３】
前記電圧印加手段は、
直流定電流源、該直流定電流源に対して直列に接続される抵抗、該抵抗に対して並列に接続されるツェナーダイオード、および前記電圧パルスが印加される際に前記抵抗とＣＲ回路を形成するコンデンサによって構成され、
前記所定の電圧値までの間は前記ツェナーダイオードを導通させて急峻な電圧パルスを形成し、前記所定の電圧値から前記最高電圧値までの間は前記抵抗と前記コンデンサとによって緩やかな電圧パルスを形成することを特徴とする請求項１に記載の放電加工装置。
【請求項４】
前記電圧印加手段は、
前記所定の電圧値を生成する第１の直流定電圧源と第１のスイッチとの第１の直列回路、該第１の直列回路に並列に接続される容量手段、および前記第１の直列回路に並列に接続され、前記最高電圧値を生成する第２の直流定電圧源と第２のスイッチと抵抗との第２の直列回路によって構成され、
前記電圧パルス印加開始前に、前記容量手段は前記第１のスイッチをオンし、前記第２のスイッチをオフすることによって、前記第１の直流定電圧源から充電され、
前記電圧パルス印加開始時に、前記第１のスイッチをオフし、前記第２のスイッチをオンすることによって、前記所定の電圧値までの間は前記容量手段からの放電によって急峻な電圧パルスを形成し、前記所定の電圧値から前記最高電圧値までの間は前記抵抗と前記コンデンサとによって緩やかな電圧パルスを形成することを特徴とする請求項１に記載の放電加工装置。
【請求項５】
前記電圧印加手段は、
前記所定の電圧値を生成する第１の直流定電圧源と第１のスイッチとの第１の直列回路、該第１の直列回路に並列に接続される容量手段、および前記第１の直列回路に並列に接続され、前記最高電圧値を生成する第２の直流定電圧源と第２のスイッチと直流定電流源抵抗との第２の直列回路によって構成され、
前記電圧パルス印加開始前に、前記容量手段は前記第１のスイッチをオンし、前記第２のスイッチをオフすることによって、前記第１の直流定電圧源から充電され、
前記電圧パルス印加開始時に、前記第１のスイッチをオフし、前記第２のスイッチをオンすることによって、前記所定の電圧値までの間は前記容量手段からの放電によって急峻な電圧パルスを形成し、前記所定の電圧値から前記最高電圧値までの間は前記直流定電流源によって緩やかな電圧パルスを形成することを特徴とする請求項１に記載の放電加工装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、加工対象物と電極との間に放電を発生させて該加工対象物を加工する放電加工装置に関し、特に、高速加工を行う放電加工装置に関するものである。
【０００２】
【従来の技術】
従来の放電加工装置として、たとえば、ワイヤ放電加工を行うワイヤ放電加工機や、型彫放電加工を行う型彫放電加工機が知られている。ワイヤ放電加工では、導電性ワイヤを電極として用いて加工を行い、型彫放電加工では、種々の形状を有する電極を用いて加工を行う。図２３は、従来のワイヤ放電加工機の構成を示す概観図である。
【０００３】
このワイヤ放電加工機は、電極として用いる導電性のワイヤ５１と、ワイヤ５１と加工対象物５２との間に矩形の電圧パルスを印加する電圧印加回路５３と、加工対象物５２と電圧印加回路５３とを接続する給電ケーブル５４ａと、ワイヤ５１と電圧印加回路５３とを接続する給電ケーブル５４ｂおよび給電端子５５と、ワイヤ５１を加工対象物５２側に供給する供給リール５６と、供給されたワイヤ５１を巻き取る巻取りリール５７と、ワイヤ５１の供給および巻取りを停止させるブレーキ５８と、ワイヤ５１を巻取りリール５７に送る巻取りローラ５９と、加工対象物５２を固定するクロステーブル６０と、所定のＸ軸方向にクロステーブル６０を移動させるＸ軸モータ６１とを備える。
【０００４】
また、このワイヤ放電加工機は、Ｘ軸方向に直交するＹ軸方向にクロステーブル６０を移動させるＹ軸モータ６２と、モータ制御ケーブル６３ａおよび６３ｂを介してＸ軸モータ６１およびＹ軸モータ６２を駆動するサーボ回路６４と、サーボ回路６４に制御信号を出力し、クロステーブル６０および加工対象物５２を移動させて加工位置を制御する制御回路６５と、加工液が充填された加工液タンク６６と、加工液タンク６６から加工液を汲み出すポンプ６７と、加工液タンク６６からポンプ６７に加工液を供給する加工液供給パイプ６８ａと、ポンプ６７から加工対象物５２側に加工液を供給する加工液供給パイプ６８ｂと、ワイヤ５１を加工対象物５２側に供給するガイド６９とを備える。
【０００５】
このワイヤ放電加工機では、電圧印加回路５３が、給電ケーブル５４ａ，５４ｂおよび給電端子５５を介し、ワイヤ５１と加工対象物５２との間に矩形の電圧パルスを印加する。これにより、ワイヤ５１と加工対象物５２との間に放電が発生し、この放電によって加工対象物５２の一部が除去される。そして、加工対象物５２を移動させて所望の部分を除去することにより、加工対象物５２を所望の形状に加工する。また、この放電では、加工対象物５２の一部が除去されるとともに、ワイヤ５１の表面も除去される。そして、ワイヤ５１の同じ部分を使い続けると断線してしまう。そこで、ワイヤ放電加工機では、断線を防ぐため、ワイヤ５１の放電が行われていない部分を加工対象物５２側に順次供給し、放電が行われた部分を順次巻取りながら加工を行う。
【０００６】
ワイヤ５１の供給は、供給リール５６によってブレーキ５８およびガイド６９を介して行われる。一方、ワイヤ５１の巻取りは、巻取りリール５７によって、巻取りローラ５９を介して行われる。クロステーブル６０は、加工対象物５２を固定する。Ｘ軸モータ６１およびＹ軸モータ６２は、クロステーブル６０を二次元的に移動させる。制御回路６５およびサーボ回路６４からなるＮＣ装置は、Ｘ軸モータ６１およびＹ軸モータ６２を駆動してクロステーブル６０および加工対象物５２を移動させ、加工位置を制御する。また、加工液タンク６６には、加工液として、たとえば、脱イオン水が充填されている。ポンプ６７は、加工液供給パイプ６８ａを介して加工液タンク６６の加工液を汲み出し、加工液供給パイプ６８ｂを介して、その加工液を放電場に供給する。
【０００７】
図２４は、図２３に示した電圧印加回路５３の構成を示す図である。電圧印加回路５３は、自電圧印加回路や電流経路に内在するインダクタンス７３を介してワイヤ５１を一端に接続した抵抗７４と、抵抗７４の他端を自スイッチの一端に接続したスイッチＳＷ５１と、スイッチＳＷ５１の他端を高電位側に接続し、加工対象物５２を低電位側に接続した直流定電圧源７５と、抵抗７４の他端と加工対象物５２との間に設けたスイッチＳＷ５２とを備える。直流定電圧源７５は、所定の電圧を生成する。抵抗７４は、放電電流を制限するために付加されている。スイッチＳＷ５１は、ワイヤ５１と加工対象物５２との間（以下、極間と呼ぶ）の電圧を上昇させるスイッチであり、スイッチＳＷ５２は、極間の電圧を０ボルトにするスイッチである。これらのスイッチとしては、たとえば電界効果トランジスタ（ＦＥＴ）を用いる。
【０００８】
図２５は、従来の電圧印加回路５３の動作を示す図である。電圧印加回路５３の動作では、まず、スイッチＳＷ５１がオフであってスイッチＳＷ５２がオンである状態から、スイッチＳＷ５１をオンにするとともにスイッチＳＷ５２をオフにすると、スイッチＳＷ５２の抵抗７４側Ｐ５１とスイッチＳＷ５２の加工対象物側Ｐ５２との間の電圧が立ち上がり、極間の電圧が立ち上がる。極間の静電容量およびインダクタンス７３の値は、抵抗７４と比較して、十分小さいので、スイッチＳＷ５１がオンすると、極めて速いスピードで極間の電圧が立ち上がる。
【０００９】
そして、後述する放電遅れ時間ｔｄ経過後、すなわち電圧パルスの印加の途中で極間の放電が始まり、極間に放電電流が流れ始める。これにより、極間の電圧が下がる。その後、スイッチＳＷ５１をオフにするとともにスイッチＳＷ５２をオンにすると、Ｐ５１−Ｐ５２間の電圧および極間の電圧が０ボルトとなり、放電が停止し、放電電流が０アンペアとなる。電圧印加回路５３は、この動作を所定周期で繰り返すことによって極間に断続的に放電を発生させる。
【００１０】
図２６は、従来の放電加工装置の放電遅れ時間と放電確率との関係を示す図である。図２６に示すように、極間の電圧が最大値の１０％を超えてから放電電流が所定値以上流れ始めるまでの放電遅れ時間ｔｄは、放電を開始するために最低限必要な形成遅れ時間ｔｆと、各放電ごとに確率的に長さがばらつく確率遅れ時間ｔｓとを加算したものとなる。すなわち、各放電の放電遅れ時間ｔｄは、極間の距離（以下、ギャップ間隔と呼ぶ）や極間に印加する電圧等の物理条件が同じであっても一定値に定まらず、所定の範囲でばらつく。
【００１１】
図２７は、従来の放電加工装置の放電遅れ時間，放電確率およびギャップ間隔の関係を示す図である。ここでは、極間に印加する電圧を８０ボルトに固定し、ギャップ間隔を５マイクロ・メートル，８マイクロ・メートルおよび１０マイクロ・メートルにそれぞれ設定した場合の放電遅れ時間ｔｄを示している。図２７に示すように、極間に印加する電圧を一定にし、ギャップ間隔を変化させた場合、ギャップ間隔が大きくなるほど放電遅れ時間ｔｄが長くなる確率が高くなり、タイムアウトとなって結局放電しない場合も発生する。一方、ギャップ間隔が小さくなるほど放電遅れ時間ｔｄが短くなる確率が高くなる。
【００１２】
このギャップ間隔は、常に一定に保たれるとは限らず、ワイヤ５１の振動や加工対象物５２の凹凸によって平均値前後で値がばらつく。したがって、ギャップ間隔を小さくしすぎると、ギャップ間隔のばらつきによってワイヤ５１と加工対象物５２とがショートして放電が起こらない場合が発生する。また、ワイヤ５１と加工対象物５２とがショートすることによってワイヤ５１の破損が発生する場合がある。このような不具合が起こらないように、ギャップ間隔は所定値以上確保しておく。また、ギャップ間隔を小さくして極間の電界強度を強くすると、同一箇所で連続して放電する集中放電が発生する確率が高くなる。
【００１３】
図２８は、従来の放電加工装置の放電遅れ時間，放電確率および印加電圧の関係を示す図である。ここでは、ギャップ間隔を５マイクロ・メートルに固定し、極間に印加する電圧を８０ボルトおよび１００ボルトにそれぞれ設定した場合の放電遅れ時間ｔｄを示している。図２８に示すように、ギャップ間隔を一定にし、極間に印加する電圧を変化させた場合、極間に印加する電圧が低くなるほど放電遅れ時間ｔｄが長くなる確率が高くなり、タイムアウトとなって結局放電しない場合も発生する。一方、極間に印加する電圧が高くなるほど放電遅れ時間ｔｄが短くなる確率が高くなる。また、極間に印加する電圧を高くして極間の電界強度を強くすると集中放電が発生する確率が高くなる。
【００１４】
この電圧印加回路では、極間に対し、正方向の同じ極性の電圧印加のみを行う。このように、極間に対して同じ極性の電圧印加のみを行った場合、電気分解作用によって加工対象物５２等が腐食劣化するという不具合がある。同じ極性の電圧印加のみを行う電圧印加回路５３に代えて、正方向，負方向の電圧パルスを生成して極間に印加する電圧印加回路を用いることによって加工対象物５２等の腐食劣化を低減することができる。
【００１５】
図２９は、従来の他の電圧印加回路の構成を示す図である。この電圧印加回路では、加工速度を向上させるとともに最終的な面精度を向上させるために、加工を複数段階に分け、最初に高速の荒加工を行い、その後、２回目以降の仕上げ加工を行っている。この電圧印加回路は、荒加工および仕上げ加工に用いる第１電圧印加回路１００と、荒加工に用いる第２電圧印加回路１０１とを備える。第１電圧印加回路１００は、所定の電圧を生成する直流定電圧源８３と、直流定電圧源８３の両端を自容量の両端に接続した容量８５と、自第１電圧印加回路や電流経路に内在するインダクタンス９８を介して加工対象物５２を一端に接続した抵抗９７と、直流定電圧源８３の高電位側とワイヤ５１との間に設けたＦＥＴ８７と、直流定電圧源８３の低電位側とワイヤ５１との間に設けたＦＥＴ８８と、直流定電圧源８３の高電位側と抵抗９７の他端との間に設けたＦＥＴ８９と、直流定電圧源８３の低電位側と抵抗９７の他端との間に設けたＦＥＴ９０とを備える。
【００１６】
抵抗９７は、放電電流を制限するために付加されている。ＦＥＴ８７〜９０は、フルブリッジ回路を構成し、ＦＥＴ８７および９０が同時にオンすることによってワイヤ５１側に正方向の矩形の電圧パルスが印加される。また、ＦＥＴ８８および８９が同時にオンすることによってワイヤ５１側に負方向の矩形の電圧パルスが印加される。また、ＦＥＴ８８および９０が同時にオンすることによってワイヤ５１側の電圧が０ボルトとなる。第１電圧印加回路１００は、ＦＥＴ８７および９０のオン、ＦＥＴ８８および９０のオン、ＦＥＴ８８および８９のオン、そしてＦＥＴ８８および９０のオンを繰り返し、図３０に示すような正方向および負方向の電圧パルス列を生成する。なお、図３０は、ＦＥＴ８８のワイヤ５１側Ｐ６１と抵抗９７のＦＥＴ９０側Ｐ６２との間の電圧を示している。仕上げ加工時は、第２電圧印加回路１０１を用いず、第１電圧印加回路１００による正方向および負方向の電圧パルスを用いて加工を行う。
【００１７】
一方、第２電圧印加回路１０１は、所定の電圧を生成する直流定電圧源８４と、直流定電圧源８４の両端を自容量の両端に接続した容量８６と、自第２電圧印加回路や電流経路に内在するインダクタンス９９を介して加工対象物５２をカソードに接続したダイオード９５と、ワイヤ５１をアノードに接続したダイオード９６と、直流定電圧源８４の高電位側とダイオード９５のアノードとの間に設けたＦＥＴ９１と、直流定電圧源８４の低電位側とダイオード９６のカソードとの間に設けたＦＥＴ９２と、直流定電圧源８４の低電位側をアノードに接続し、ダイオード９５のアノードを自ダイオードのカソードに接続したダイオード９３と、直流定電圧源８４の高電位側をカソードに接続し、ダイオード９６のカソードを自ダイオードのアノードに接続したダイオード９４とを備える。
【００１８】
ＦＥＴ９１および９２が同時にオンすることによってワイヤ５１側に負方向の矩形の電圧パルスが印加される。第２電圧印加回路１０１は、低インピーダンスかつ大容量であるので、高いピーク値の尖頭形の放電電流が流れる。ＦＥＴ９１および９２をオフにすると、インダクタンス９４に蓄えられたエネルギーによってダイオード９３および９４を経由して帰還電流が流れる。荒加工時は、第２電圧印加回路１０１による高いピーク値の尖頭形の放電電流（主放電）を用いて高速加工を行う。しかし、主放電はピーク値が高いので、異常な放電が発生し、ワイヤ５１の断線を引き起こす場合がある。この不具合を防ぐため、第１電圧印加回路１００は、主放電を補助して正常に放電させる予備放電を発生させる。
【００１９】
図３１は、従来の荒加工時の動作を示す図である。なお、ここでは、Ｐ６１−Ｐ６２間の電圧を示すとともに、ダイオード９６のカソード端子Ｐ６３とダイオード９５のアノード端子Ｐ６４との間の電圧を斜線で示している。荒加工時においては、図３１に示すように、第１電圧印加回路１００による正方向の電圧印加の直後に第２電圧印加回路１０１による電圧印加を行う。さらに、第１電圧印加回路１００による負方向の電圧印加の直後に第２電圧印加回路１０１による電圧印加を行ってもよい。第２電圧印加回路１０１は、極間に対し、負方向の同じ極性の電圧印加のみを行うが、極間にかかる電圧が低いので腐食劣化の影響は小さい。
【００２０】
図３２は、従来の荒加工時の印加電圧と放電電流との関係を示す図である。図３２に示すように、荒加工時においては、第１電圧印加回路１００による電圧印加を行い、極間に弱い予備放電が発生すると、できるだけ早く第２電圧印加回路１０１による電圧印加に切り替え、極間に尖頭形の強い主放電を発生させる。図示しない放電検出回路は、予備放電発生を検出し、図示しない制御回路に検出結果を通知する。
【００２１】
図示しない制御回路は、予備放電が始まったことを示す検出結果の通知を受けると、第２電圧印加回路１０１を制御して主放電用の電圧印加を開始させるとともに、第１電圧印加回路１００を制御して予備放電用の電圧印加を停止させる。予備放電が発生してから主放電用の電圧印加が始まるまでの電源切替時間ｔｘは、できる限り短くなるようにすることが望ましい。また、予備放電が発生してから次の予備放電を発生させる電圧印加を行うまでのパルス間隔を短くすることによって加工速度を上げることができるが、パルス間隔を短くするほど集中放電が発生しやすくなる。
【００２２】
【発明が解決しようとする課題】
しかしながら、上述した技術によれば、矩形の電圧パルスを用いて放電を行うため、矩形の電圧パルスの電圧値が高い場合やギャップ間隔がばらついて小さくなった場合、極間の電界強度が所定値以上に高くなるので、集中放電が発生し、電極が破損する場合があるという問題点があった。特に、主放電および予備放電を行う場合は、集中放電が発生しやすくなり、また、主放電のエネルギーが大きいので、集中放電が発生すると電極の破損が大きくなる。また、矩形の電圧パルスの電圧値が低い場合やギャップ間隔がばらついて大きくなった場合、極間の電界強度が所定値以下に低くなるので、放電遅れ時間が長くなって加工スピードが遅くなり、さらに、タイムアウトとなって放電しない放電ミスが増加する場合があるという問題点があった。
【００２３】
この発明は、上記に鑑みてなされたものであって、集中放電を低減して電極の破損を低減するとともに放電ミスを低減しつつ高速加工を行う放電加工装置を得ることを目的とする。
【００２４】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、この発明にかかる放電加工装置にあっては、加工対象物へ放電して該加工対象物を加工する電極と、該電極と加工対象物との間に電圧パルスを印加する電圧印加手段と、を備える放電加工装置において、前記電圧印加手段は、前記加工対象物と前記電極との間の距離が前記加工時の平均値である場合に、矩形電圧パルスが印加されたときの放電の形成遅れ時間に比して立上り時間が長く、該矩形電圧パルスと同じ電圧値まで立ち上がる電圧パルスを印加し、該印加される電圧パルスは、放電開始前に所定の電圧値まで急峻に立上り、所定の電圧値から前記矩形電圧パルスと同じ最高電圧値まで緩やかに立上るようにして、前記所定の電圧値を越えた後、前記最高電圧値に達する前に放電を発生させることを特徴とする。
【００２５】
この発明によれば、電圧印加手段は、前記加工対象物と前記電極との間の距離が前記加工時の平均値である場合に、矩形電圧パルスが印加されたときの放電の形成遅れ時間に比して立上り時間が長く、該矩形電圧パルスと同じ電圧値まで立ち上がる電圧パルスを印加し、該印加される電圧パルスは、放電開始前に所定の電圧値まで急峻に立上り、所定の電圧値から前記矩形電圧パルスと同じ最高電圧値まで緩やかに立上るようにして、前記所定の電圧値を越えた後、前記最高電圧値に達する前に放電を発生させる。これにより、放電遅れ時間を短くすることができる。
【００２８】
次の発明にかかる放電加工装置にあっては、前記電圧パルスの立上り時間が、０．１マイクロ秒以上かつ１００マイクロ秒以下に設定されることを特徴とする。
【００２９】
この発明によれば、前記電圧パルスの立上り時間が、０．１マイクロ秒以上かつ１００マイクロ秒以下に設定されるため、ギャップ間隔に応じて、極間の電圧を放電可能な電圧値まで上昇させつつ、極間の電圧が集中放電を発生させる電圧値になる前に正常な放電を開始させることができる。
【００３２】
次の発明にかかる放電加工装置にあっては、前記電圧印加手段が、両端間の電圧によって前記電圧パルスを生成する容量手段と、前記容量手段の両端間の電圧が所定値になるまで該容量手段に電流を供給する直流定電流源と、を有することを特徴とする。
【００３３】
この発明によれば、容量手段が、両端間の電圧によって電圧パルスを生成し、直流定電流源が、容量手段の両端間の電圧が所定値になるまで該容量手段に電流を供給する。これにより、印加時間に比例して電圧値が上昇する電圧パルスを生成することができる。
【００４０】
次の発明にかかる放電加工装置にあっては、前記第１の電圧が、０ボルト以上かつ１００ボルト以下に設定され、前記第２の電圧が、６０ボルト以上かつ３００ボルト以下に設定されることを特徴とする。
【００４１】
この発明によれば、第１の電圧が、０ボルト以上かつ１００ボルト以下に設定され、第２の電圧が、６０ボルト以上かつ３００ボルト以下に設定されるため、ギャップ間隔に応じて、極間の電圧を放電可能な電圧値まで上昇させつつ、極間の電圧が集中放電を発生させる電圧値になる前に正常な放電を開始させることができる。
【００４２】
【発明の実施の形態】
以下、この発明の実施の形態を、図面を参照して詳細に説明する。なお、この実施の形態によって、この発明が限定されるものではない。
【００４３】
実施の形態１．
図１は、この発明の実施の形態１にかかる放電加工装置の概略構成を示す図である。この放電加工装置は、加工対象物１を加工する電極として導電性のワイヤ２を用いるワイヤ放電加工機である。ワイヤ２としては、たとえば、直径０．３ミリ・メートル〜０．０３ミリ・メートルの銅線や黄銅線を用いる。このワイヤ放電加工装置は、図２３に示した従来のワイヤ放電加工と同様に、図示しないＮＣ装置、クロステーブル、Ｘ軸モータ、Ｙ軸モータ、ワイヤ２の供給・巻取りを行う装置および加工液を供給する装置を備える。
【００４４】
また、このワイヤ放電加工装置は、荒加工および仕上げ加工に用いる第１電圧印加回路３と、荒加工に用いる第２電圧印加回路４と、加工対象物１とワイヤ２との間（以下、極間と呼ぶ）の予備放電発生を検出する放電検出回路２１と、放電検出回路２１の検出結果に基づいて第１電圧印加回路３を制御する第１制御回路２２と、放電検出回路２１の検出結果に基づいて第２電圧印加回路４を制御する第２制御回路２３とを備える。第１電圧印加回路３は、正方向および負方向の電圧パルスを生成して極間に印加し、仕上げ加工用の放電および荒加工用の予備放電を発生させる。
【００４５】
第２電圧印加回路４は、負方向の電圧パルスを生成して極間に印加し、荒加工用の主放電を発生させる。放電検出回路２１は、予備放電の発生を検出し、第１制御回路２２および第２制御回路２３に検出結果を通知する。第１制御回路２２は、パルス間隔をカウントするタイマ２４を有し、予備放電が始まったことを示す検出結果の通知を受けると、第１電圧印加回路３を制御して電圧印加を停止させるとともに、パルス間隔のカウントを開始する。そして、第１制御回路２２は、パルス間隔のカウントが終了すると、第１電圧印加回路３を制御して、次の予備放電を発生させる電圧パルスを極間に印加させる。
【００４６】
一方、第２制御回路２３は、予備放電が始まったことを示す検出結果の通知を受けると、第２電圧印加回路４を制御して、主放電を発生させる電圧パルスを極間に印加させる。放電検出回路２１、第２電圧印加回路４および第２制御回路２３は、予備放電が開始してから、主放電を発生させる電圧パルスを印加するまでの電源切替時間ができるだけ短くなるように、素早く動作する。また、パルス間隔を短くすることによって加工速度を上げることができるが、パルス間隔を短くしすぎると集中放電が発生しやすくなるので、パルス間隔は、集中放電が発生しない所定値以上に設定される。
【００４７】
図２は、図１に示した第１電圧印加回路３および第２電圧印加回路４の概略構成を示す図である。第１電圧印加回路３は、所定の電圧Ｖ０を生成する直流定電圧源５と、直流定電圧源５の高電位側を一端に接続した抵抗６と、自第１電圧印加回路や電流経路に内在するインダクタンス９を介して加工対象物１を一端に接続した抵抗８と、抵抗６の他端と電極２との間に設けたスイッチＳＷ１と、電極２と直流定電圧源５の低電位側との間に設けたスイッチＳＷ２と、電極２と直流定電圧源５の低電位側との間に設けた容量７ａと、抵抗６の他端と抵抗８の他端との間に設けたスイッチＳＷ３と、抵抗６の他端と直流定電圧源５の低電位側との間に設けたスイッチＳＷ４と、抵抗６の他端と直流定電圧源５の低電位側との間に設けた容量７ｂとを備える。
【００４８】
抵抗８は、放電電流を制限するために付加されている。容量７ａおよび７ｂとしては、第１電圧印加回路３が生成する電圧パルスの立上り時間に対して十分良い周波数特性を有するコンデンサを用いる。ここで、立上り時間とは、電圧パルスの絶対値が最大値の１０％を超えてから最大値の９０％に達するまでの時間をいう。スイッチＳＷ１〜ＳＷ４としては、たとえば、ＦＥＴ等のトランジスタを用いる。スイッチＳＷ１〜ＳＷ４は、フルブリッジ回路を構成し、スイッチＳＷ１およびＳＷ４がオンすることによってワイヤ２側に正方向の電圧パルスが印加される。また、スイッチＳＷ２およびＳＷ３がオンすることによってワイヤ２側に正方向の電圧パルスが印加される。
【００４９】
一方、第２電圧印加回路４は、所定の電圧Ｖｍを生成する直流定電圧源１０と、直流定電圧源１０の両端を自容量の両端に接続した容量１１と、第２電圧印加回路４や電流経路に内在するインダクタンス１６を介して加工対象物１をカソードに接続したダイオード１３と、電極２をアノードに接続したダイオード１２と、直流定電圧源１０の高電位側とダイオード１３のアノードとの間に設けたＦＥＴ１７と、直流定電圧源１０の低電位側とダイオード１２のカソードとの間に設けたＦＥＴ１８と、直流定電圧源１０の低電位側をアノードに接続し、ダイオード１３のアノードを自ダイオードのカソードに接続したダイオード１５と、直流定電圧源１０の高電位側をカソードに接続し、ダイオード１２のカソードを自ダイオードのアノードに接続したダイオード１４とを備える。
【００５０】
ＦＥＴ１７および１８が同時にオンすることによってワイヤ２側に負方向の矩形の電圧パルスが印加される。第２電圧印加回路４は、低インピーダンスかつ大容量であるので、高いピーク値の尖頭形の放電電流が流れる。ＦＥＴ１７および１８をオフにすると、インダクタンス１６に蓄えられたエネルギーによってダイオード１４および１５を経由して帰還電流が流れる。荒加工時は、第２電圧印加回路４による高いピーク値の尖頭形の放電電流（主放電）を用いて高速加工を行う。しかし、主放電はピーク値が高いので、異常な放電が発生し、ワイヤ２の断線を引き起こす場合がある。この不具合を防ぐため、第１電圧印加回路３は、主放電を補助して正常に放電させる予備放電を発生させる。
【００５１】
図３は、図１に示した放電検出回路２１の概略構成を示す図である。放電検出回路２１は、極間の電圧を分圧して分圧電圧を生成する分圧回路２５と、分圧電圧との比較用の基準電圧を生成する直流定電圧源２７と、分圧電圧と基準電圧とを比較し、比較結果を検出結果として出力するコンパレータ２６とを備える。極間の電圧は、第１電圧印加回路３による電圧パルスの印加によって上昇するが、予備放電が開始するとともに下降する。分圧回路２５は、極間の電圧を分圧して比較に適した大きさの分圧電圧を生成する。
【００５２】
直流定電圧源２７が生成する基準電圧は、予備放電開始前と予備放電開始後の分圧電圧を区別できるように、これらの値の中間の値に設定される。コンパレータ２６は、分圧電圧と基準電圧とを比較し、予備放電開始前はハイレベルの信号を出力し、予備放電開始後、極間の電圧が下がり、分圧電圧が下がるとローレベルの信号を出力する。第１制御回路２２および第２制御回路２３は、コンパレータ２６の出力信号がハイレベルからローレベルに変化した場合、予備放電が開始したと判断する。
【００５３】
以上の構成において、実施の形態１の動作について図４〜図８を参照して説明する。図４は、実施の形態１にかかる第１電圧印加回路３の動作を示すタイミングチャートである。第１電圧印加回路３の動作では、極間に電圧パルスを印加する前にスイッチＳＷ２およびＳＷ４をオンにして容量７ａおよび７ｂを放電しておく。また、スイッチＳＷ１およびＳＷ３をオフにしておく。正方向の電圧パルスを印加する場合は、スイッチＳＷ１のオンおよびスイッチＳＷ２のオフを同時に行う。これにより、容量７ａの充電が始まり、スイッチＳＷ２の電極２側Ｐ１と抵抗８のスイッチＳＷ４側Ｐ２との間の電圧が上昇し、極間の電圧が上昇する。そして、スイッチＳＷ１のオフおよびスイッチＳＷ２のオンを同時に行うことによって正方向の電圧パルスの印加が終了する。
【００５４】
また、負方向の電圧パルスを印加する場合は、スイッチＳＷ３のオンおよびＳＷ４のオフを同時に行う。これにより、容量７ｂの充電が始まり、Ｐ１−Ｐ２間の電圧が下降し、極間の電圧が下降する。そして、スイッチＳＷ３のオフおよびスイッチＳＷ４のオンを同時に行うことによって負方向の電圧パルスの印加が終了する。正方向および負方向の電圧パルスの印加が始まると、Ｐ１−Ｐ２間の電圧の絶対値は、直流定電圧源５が生成する電圧Ｖ０まで緩やかに上昇する。これらの電圧パルスは、立上りを鈍らせた「なまり波形（ＣＲ波形）」となる。この凸形状のＣＲ波形の時定数は、容量７ａ，７ｂのキャパシタンスおよび抵抗６の抵抗値に応じて定まる。
【００５５】
図５は、実施の形態１にかかる荒加工時の動作を示すタイミングチャートである。なお、ここでは、Ｐ１−Ｐ２間の電圧を示すとともに、ダイオード１２のカソード端子Ｐ３とダイオード１３のアノード端子Ｐ４との間の電圧を斜線で示している。荒加工時においては、図５に示すように、第１電圧印加回路３による正方向の電圧印加の直後に第２電圧印加回路４による電圧印加を行う。さらに、第１電圧印加回路３による負方向の電圧印加の直後に第２電圧印加回路４による電圧印加を行ってもよい。荒加工時においては、第１電圧印加回路３による電圧印加によって極間に弱い予備放電が発生すると、できるだけ早く第２電圧印加回路４による電圧印加に切り替えて極間に尖頭形の強い主放電を発生させる。予備放電が発生してから主放電用の電圧印加が始まるまでの電源切替時間ｔｘは、できる限り短くなるようにすることが望ましい。
【００５６】
図６は、実施の形態１にかかる第１電圧印加回路３が生成する電圧パルスの波形を示す図である。なお、ここでは、正方向の電圧パルスを示しているが、負方向の電圧パルスも極性以外は同じものであると考えることができる。すなわち、第１電圧印加回路３が生成する電圧パルスと放電との関係は、絶対値で考えることができる。以下、特にことわらない限り、「電圧パルス」という場合は、正方向および負方向を含めた絶対値の電圧パルスを意味するものとする。
【００５７】
第１電圧印加回路３が生成する電圧パルスは、ＣＲ波形であって最大値まで緩やかに立ち上がる。電圧パルスの最大値は、極間の距離（以下、ギャップ間隔と呼ぶ）が、ワイヤ２の振動や加工対象物１の凹凸によって大きくなった場合も、高確率で放電を発生させることができる電圧値に設定される。この例では、第１電圧印加回路３が生成する電圧パルスは、最大値が１６０ボルトであって、最大値の１０％である１６ボルトを超えてから３マイクロ秒後に８０ボルトとなり、５マイクロ秒後に１２０ボルトとなり、１０マイクロ秒後に最大値１６０ボルトとなる。
【００５８】
この電圧パルスの立上り時間ｔｒは、１６０ボルトの矩形電圧パルスを極間に印加した場合の形成遅れ時間に比して長い。この形成遅れ時間よりも短い立上り時間ｔｒでは、矩形波に近い波形となり、放電が始まる前に電圧値が十分高くなるので、集中放電の確率が高くなる。形成遅れ時間は、極間に印加する電圧やギャップ間隔に依存するが、ほぼ０．１マイクロ秒程度である。一方、立上り時間ｔｒをあまり長くすると所望の加工速度が得られなくなる。そこで、立上り時間ｔｒは、０．１マイクロ秒以上かつ１００マイクロ秒以下に設定される。
【００５９】
図７は、実施の形態１にかかる放電遅れ時間と放電確率との関係を示す図である。第１電圧印加回路３が生成するＣＲ波形の電圧パルスを極間に印加した場合、この電圧パルスが最大値の１０％を超えてからＸ時間経過時の放電確率は、その時点における電圧パルスの電圧値と同じ電圧値の矩形電圧パルスをＸ時間印加した場合の放電確率とほぼ等しい。図６の例では、電圧パルスが最大値の１０％を超えてから３マイクロ秒経過時点の放電確率は、８０ボルトの矩形電圧パルスを３マイクロ秒印加した場合の放電確率とほぼ一致し、５マイクロ秒経過時点の放電確率は、１２０ボルトの矩形電圧パルスを５マイクロ秒印加した場合の放電確率とほぼ一致し、１０マイクロ秒経過時点の放電確率は、１６０ボルトの矩形電圧パルスを１０マイクロ秒印加した場合の放電確率とほぼ一致する。
【００６０】
そして、第１電圧印加回路３が生成するＣＲ波形の電圧パルスを極間に印加した場合の放電遅れ時間ｔｄがばらつく範囲は、矩形電圧パルスを印加した場合に比して狭まり、放電遅れ時間ｔｄの平均値は短くなる（図７のＬ１参照）。また、ギャップ間隔がばらついて小さくなった場合は、集中放電を発生させる電圧値まで電圧パルスが上昇する前に放電遅確率が１００％となる。図８は、実施の形態１にかかる放電遅れ時間，放電確率およびギャップ間隔の関係を示す図である。ここでは、ギャップ間隔を５マイクロ・メートル，８マイクロ・メートルおよび１０マイクロ・メートルにそれぞれ設定した場合の放電遅れ時間ｔｄを示している。図８に示すように、ギャップ間隔に関わらず、放電遅れ時間ｔｄがばらつく範囲は、矩形電圧パルスを印加した場合に比して狭まる。また、タイムアウトする前に高確率で放電が行われる。
【００６１】
前述したように、実施の形態１によれば、第１電圧印加回路３が、加工対象物１とワイヤ２との間の距離が加工時の平均値である場合に矩形電圧パルスが印加されたときの放電の形成遅れ時間に比して立上り時間ｔｒが長く、該矩形電圧パルスと同じ電圧値まで立ち上がる電圧パルスを加工対象物１とワイヤ２との間に印加して加工対象物１とワイヤ２との間に放電を発生させる。これにより、ギャップ間隔に応じて、極間の電圧を放電可能な電圧値まで上昇させつつ、極間の電圧が集中放電を発生させる電圧値になる前に正常な放電を開始させることができるため、集中放電を低減して電極の破損を低減するとともに放電ミスを低減しつつ高速加工を行うことができる。
【００６２】
実施の形態２．
この発明の実施の形態２は、前述した実施の形態１において、ＣＲ波形の電圧パルスを生成する第１電圧印加回路３に代えて、印加時間に比例して電圧値が上昇する傾斜波形の電圧パルスを生成する第１電圧印加回路を設けたものである。図９は、この発明の実施の形態２にかかる第１電圧印加回路の概略構成を示す図である。なお、実施の形態１と同一構成の部分については図２と同一の符号を付している。
【００６３】
この第１電圧印加回路は、実施の形態１の第１電圧印加回路３において、抵抗６に代えて、所定の電流をスイッチＳＷ１およびＳＷ３側に出力する直流定電流源３１を設けたものである。この第１電圧印加回路では、スイッチＳＷ１およびＳＷ４がオンすることによってワイヤ２側に正方向の電圧パルスが印加される。また、スイッチＳＷ２およびＳＷ３がオンすることによってワイヤ２側に負方向の電圧パルスが印加される。なお、実際の回路では、直流定電流源３１は、一つではなく、スイッチＳＷ１と一体に設けられた直流定電流源、およびスイッチＳＷ２と一体に設けられた直流定電流源の二つの直流定電流源を配置する。図１０は、スイッチＳＷ１および直流定電流源の概略構成を示す図である。
【００６４】
スイッチＳＷ１および直流定電流源は、直流定電圧源５の高電位側をドレイン端子に接続し、容量７ａおよびスイッチＳＷ２側をソース端子に接続したＦＥＴ３４と、ＦＥＴ３４のドレイン端子とゲート端子との間に設けた容量３２と、ＦＥＴ３４のゲート端子を一端に接続した抵抗３３とを備える。そして、抵抗３３の他端とＦＥＴ３４のソース端子との間には、直流定電流源およびスイッチＳＷ１を制御する信号電圧Ｖｉｎが印加される。スイッチＳＷ１がオンすることによって、直流定電流源による一定の電流が容量７ａに流れ込む。容量７ａの両端間の電圧は、Ｖ０に達するか、またはスイッチＳＷ１がオフされるまで、時間に比例して上昇する。すなわち、容量７ａの両端間の電圧を時間で微分した値は一定となる。この電圧によって正方向の電圧パルスが生成される。スイッチＳＷ２および直流低電流源も同じ構成である。
【００６５】
以上の構成において、実施の形態２の動作について図１１〜図１３を参照して説明する。図１１は、実施の形態２にかかる第１電圧印加回路の動作を示すタイミングチャートである。実施の形態２の第１電圧印加回路は、実施の形態１の第１電圧印加回路３と基本的に同じ動作を行うが、ＣＲ波形の電圧パルスに代えて傾斜波形の電圧パルスを生成する部分が異なる。図１２は、実施の形態２にかかる第１電圧印加回路が生成する電圧パルスの波形を示す図である。
【００６６】
この第１電圧印加回路が生成する電圧パルスは、電圧値の時間変化率を一定に保ちつつ最大値まで直線的に電圧値を上昇させる傾斜波形を有する。この傾斜波形の電圧パルスは、同じ最大値を有するＣＲ波形の電圧パルスに比して、電圧上昇中における同時点での電圧値が低くなる。従って、図１３に示すように、傾斜波形の電圧パルスを印加した場合の放電遅れ時間の確率曲線Ｌ２は、ＣＲ波形の電圧パルスを印加した場合の放電遅れ時間の確率曲線Ｌ１の右側となる。すなわち、傾斜波形の電圧パルスを印加した場合の放電遅れ時間は、ＣＲ波形の電圧パルスを印加した場合の放電遅れ時間に比して長くなる確率が高くなる。
【００６７】
しかし、最終的に到達する最大値が同じであれば、傾斜波形の電圧パルスを印加した場合の放電確率が１００％になる時点と、ＣＲ波形の電圧パルスを印加した場合の放電確率が１００％となる時点とは、ほぼ同一となる。したがって、傾斜波形の電圧パルスを印加した場合の放電遅れ時間のばらつきの範囲は、ＣＲ波形の電圧パルスを印加した場合の放電遅れ時間のばらつきの範囲に比して狭まる。なお、図１２では、最大値に到達するとすぐに０ボルトになる三角波形が示されているが、最大値となったあと、その最大値を保つようにしてもよい。
【００６８】
このように、電圧パルスとして所望の波形形状を選択することによって、放電遅れ時間のばらつきの範囲や放電遅れ時間の平均値を所望の値に設定することができる。前述したように、実施の形態２によれば、容量７ａおよび７ｂが、両端間の電圧によって正方向および負方向の電圧パルスを生成し、直流定電流源３１が、容量７ａ，７ｂの両端間の電圧が所定値になるまで容量７ａ，７ｂに一定の電流を供給する。これにより、印加時間に比例して電圧値が上昇する電圧パルスを生成することができるため、放電遅れ時間がばらつく範囲を狭めることができる。
【００６９】
実施の形態３．
この発明の実施の形態３は、前述した実施の形態１において、０ボルトから最大値まで緩やかに立ち上がる電圧パルスを生成する第１電圧印加回路３に代えて、所定値まで急峻に立ち上がり、その後、最大値まで緩やかに立ち上がる電圧パルスを生成する第１電圧印加回路を設けたものである。図１４は、この発明の実施の形態３にかかる第１電圧印加回路の概略構成を示す図である。なお、実施の形態１と同一構成の部分については図２と同一の符号を付している。
【００７０】
この第１電圧印加回路は、実施の形態１の第１電圧印加回路３において、スイッチＳＷ１，ＳＷ３と抵抗６との間にスイッチＳＷ５を設け、スイッチＳＷ５のスイッチＳＷ１，ＳＷ３側と直流定電圧源５の低電位側との間に、所定の電圧Ｖ１を生成する直流定電圧源４１およびスイッチＳＷ６の直列回路を設け、容量７ａおよび７ｂに代えて、スイッチＳＷ５のスイッチＳＷ１，ＳＷ３側と直流定電圧源５の低電位側との間に、容量７を設けたものである。スイッチＳＷ５およびＳＷ６は、スイッチＳＷ１〜ＳＷ４と同じ構成である。直流定電圧源４１は、直流定電圧源５の低電位側を自直流定電圧源の低電位側に接続し、スイッチＳＷ６を高電位側に接続する。この第１電圧印加回路では、スイッチＳＷ１，ＳＷ４およびＳＷ５がオンすることによってワイヤ２側に正方向の電圧パルスが印加される。
【００７１】
また、スイッチＳＷ２，ＳＷ３およびＳＷ５がオンすることによってワイヤ２側に負方向の電圧パルスが印加される。また、この第１電圧印加回路では、極間に対する電圧印加の前にスイッチＳＷ６を閉じて容量７の両端間の電圧をＶ１にしておく。そして、スイッチＳＷ５がオンするとともにスイッチＳＷ６がオフすることによって、容量７の両端間の電圧が緩やかにＶ０まで上昇する。この電圧によって正方向および負方向の電圧パルスが生成される。すなわち、２段階に電圧値が立ち上がる電圧パルスが生成される。極間に対する電圧印加のあとは、スイッチＳＷ５がオフするとともにスイッチＳＷ６がオンし、容量７の両端間の電圧がＶ１に戻る。
【００７２】
直流定電圧源４１が生成する電圧Ｖ１は、電圧Ｖ０に比して低く設定される。詳細には、電圧Ｖ０は、６０ボルト〜３００ボルトに設定され、電圧Ｖ１は、０ボルト〜１００ボルトに設定される。この放電加工装置では、放電が生じている場合の電極間の電圧（アーク電圧）が１５ボルト〜２０ボルト程度となる。また、極間に５０ボルト程度以上の最低印加電圧を印加しなければ放電が発生しない。アーク電圧や最低印加電圧は、電極，ギャップ間隔および加工液等の条件によって変化する。
【００７３】
放電形成に寄与しない電圧を印加するのは時間の無駄となり、加工スピードを下げる要因となるので、望ましくは、電圧Ｖ１を最低印加電圧５０ボルト程度またはそれ以上に設定する。一方、電圧Ｖ１を高くしすぎると、集中放電の可能性が高くなるので、１００ボルト以下に設定する。電圧Ｖ０については、ギャップ間隔がばらついて大きくなっても放電を可能とし、かつ、集中放電を低減するために、６０ボルト〜３００ボルトに設定する。
【００７４】
以上の構成において、実施の形態３の動作について図１５〜図１７を参照して説明する。図１５は、実施の形態３にかかる第１電圧印加回路の動作を示すタイミングチャートである。実施の形態３の第１電圧印加回路は、実施の形態１の第１電圧印加回路３と基本的に同じ動作を行うが、０ボルトから緩やかに立ち上がる電圧パルスに代えて、電圧Ｖ１まで急峻に立ち上がり、その後、電圧Ｖ０まで緩やかに立ち上がる２段階の電圧パルスを生成する部分が異なる。また、スイッチＳＷ１およびＳＷ３がオフ状態の場合に、スイッチＳＷ５がオフ状態となり、スイッチＳＷ６がオン状態となる。そして、スイッチＳＷ１またはＳＷ３がオンするとともに、スイッチＳＷ５がオンし、スイッチＳＷ６がオフする。
【００７５】
図１６は、実施の形態３にかかる第１電圧印加回路が生成する電圧パルスの波形を示す図である。この第１電圧印加回路が生成する電圧パルスは、図６に示した実施の形態１の電圧パルスに比して、Ｖ１まで電圧を上昇させる時間を節約することができる。これにより、図１７に示すように、実施の形態３の電圧パルスを用いた場合の放電遅れ時間の確率曲線Ｌ３は、実施の形態１の電圧パルスを用いた場合の放電遅れ時間の確率曲線Ｌ１に比して左側となる。すなわち、実施の形態３の電圧パルスを用いた場合の放電遅れ時間は、実施の形態１の電圧パルスを用いた場合の放電遅れ時間に比して短くなる確率が高くなる。
【００７６】
前述したように、実施の形態３によれば、直流定電圧源４１が、電圧Ｖ１を生成し、電圧パルスを電圧Ｖ１まで立ち上げ、直流定電圧源５が、電圧Ｖ１に比して高い電圧Ｖ０を生成し、電圧パルスを電圧Ｖ１から電圧Ｖ０まで緩やかに立ち上げる。これにより、まず、電圧Ｖ１まで電圧パルスを急峻に立ち上げ、その後、電圧Ｖ０まで緩やかに電圧パルスを立ち上げることができるため、放電遅れ時間を短くすることができる。
【００７７】
実施の形態４．
前述した実施の形態３では、二つの直流定電圧源によって、２段階の電圧パルスを生成した。この発明の実施の形態４は、一つの直流定電圧源によって実施の形態３と同様の電圧パルスを生成するものである。図１８は、この発明の実施の形態４にかかる第１電圧印加回路の概略構成を示す図である。なお、実施の形態１と同一構成の部分については図２と同一の符号を付している。
【００７８】
この第１電圧印加回路は、実施の形態１の第１電圧印加回路３において、抵抗６と並列にツェナーダイオード４３を設けたものである。ツェナーダイオード４３は、両端の電圧が（Ｖ０−Ｖ１）以上である場合にツェナー効果によって導通する。スイッチＳＷ１またはＳＷ３がオンすると、ツェナーダイオード４３の両端に（Ｖ０−Ｖ１）以上の電圧がかかり、ツェナーダイオード４３が導通する。これにより、電圧パルスは電圧Ｖ１まで急峻に立ち上がる。
【００７９】
電圧パルスが電圧Ｖ１を超えるとツェナーダイオード４３が導通しなくなり、抵抗６の抵抗値およびコンデンサ７ａ，７ｂのキャパシタンスによって定まる時定数のＣＲ波形に従って電圧が緩やかに上昇する。これにより、この第１電圧印加回路は、図１９に示すように、実施の形態３と同様の電圧パルスを生成する。前述したように、実施の形態４によれば、一つの直流定電圧源５を用いた簡単な回路によって実施の形態３と同様の２段階の電圧パルスを生成することができる。
【００８０】
実施の形態５．
この発明の実施の形態５は、前述した実施の形態３において、電圧Ｖ１まで急峻に立ち上がったあと、電圧Ｖ０までＣＲ波形に従って立ち上がる電圧パルスを生成する第１電圧印加回路に代えて、電圧Ｖ１まで急峻に立ち上がったあと、電圧Ｖ０まで傾斜波形に従って立ち上がる電圧パルスを生成する第１電圧印加回路を設けたものである。図２０は、この発明の実施の形態５にかかる第１電圧印加回路の概略構成を示す図である。なお、実施の形態３と同一構成の部分については図１４同一の符号を付している。
【００８１】
この第１電圧印加回路は、実施の形態３の第１電圧印加回路において、抵抗６に代えて、所定の電流をスイッチＳＷ５側に出力する直流定電流源４６を設けたものである。スイッチＳＷ５および直流定電流源４６は、図１０に示した実施の形態２のスイッチＳＷ１および直流定電流源と同様に構成することができる。この第１電圧印加回路では、スイッチＳＷ１，ＳＷ４およびＳＷ５がオンすることによってワイヤ２側に正方向の電圧パルスが印加される。また、スイッチＳＷ２，ＳＷ３およびＳＷ５がオンすることによってワイヤ２側に負方向の電圧パルスが印加される。また、この第１電圧印加回路では、極間に対する電圧印加の前にスイッチＳＷ６を閉じて容量７の両端間の電圧をＶ１にしておく。
【００８２】
そして、スイッチＳＷ５がオンするとともにスイッチＳＷ６がオフすることによって、直流定電流源４６による一定の電流が容量７に流れ込み、容量７の両端間の電圧が時間に比例して上昇する。容量７の両端間の電圧によって正方向および負方向の電圧パルスが生成される。すなわち、電圧が２段階に立ち上がる電圧パルスが生成される。極間に対する電圧印加のあとは、スイッチＳＷ５がオフするとともにスイッチＳＷ６がオンし、容量７の両端間の電圧がＶ１に戻る。
【００８３】
以上の構成において、実施の形態５の動作について図２１および図２２を参照して説明する。図２１は、実施の形態５にかかる第１電圧印加回路の動作を示すタイミングチャートである。実施の形態５の第１電圧印加回路は、実施の形態３の第１電圧印加回路と基本的に同じ動作を行うが、電圧Ｖ１まで立ち上がったあと、ＣＲ波形ではなく、図２２に示すような傾斜波形に従って電圧Ｖ０まで立ち上がるという部分が異なる。前述したように、実施の形態５によれば、電圧パルスが電圧Ｖ１から電圧Ｖ０に立ち上がる波形を傾斜波形にすることができる。
【００８４】
なお、前述した実施の形態１〜実施の形態５では、ワイヤ放電加工機を例に挙げたが、前述した実施の形態１〜実施の形態５の第１電圧印加回路および第２電圧印加回路を型彫放電加工機に用いてもよく、同様の効果を得ることができる。
【００８５】
【発明の効果】
以上説明したとおり、この発明によれば、電圧印加手段は、前記加工対象物と前記電極との間の距離が前記加工時の平均値である場合に、矩形電圧パルスが印加されたときの放電の形成遅れ時間に比して立上り時間が長く、該矩形電圧パルスと同じ電圧値まで立ち上がる電圧パルスを印加し、該印加される電圧パルスは、放電開始前に所定の電圧値まで急峻に立上り、所定の電圧値から前記矩形電圧パルスと同じ最高電圧値まで緩やかに立上るようにして、前記所定の電圧値を越えた後、前記最高電圧値に達する前に放電を発生させる。これにより、放電遅れ時間を短くすることができる、という効果を奏する。
【００８７】
次の発明によれば、前記電圧パルスの立上り時間が、０．１マイクロ秒以上かつ１００マイクロ秒以下に設定されるため、ギャップ間隔に応じて、極間の電圧を放電可能な電圧値まで上昇させつつ、極間の電圧が集中放電を発生させる電圧値になる前に正常な放電を開始させることができるため、集中放電を低減して電極の破損を低減するとともに放電ミスを低減しつつ高速加工を行うことができる、という効果を奏する。
【００８９】
次の発明によれば、容量手段が、両端間の電圧によって電圧パルスを生成し、直流定電流源が、容量手段の両端間の電圧が所定値になるまで該容量手段に電流を供給する。これにより、印加時間に比例して電圧値が上昇する電圧パルスを生成することができるため、放電遅れ時間がばらつく範囲を狭めることができる、という効果を奏する。
【００９３】
次の発明によれば、第１の電圧が、０ボルト以上かつ１００ボルト以下に設定され、第２の電圧が、６０ボルト以上かつ３００ボルト以下に設定されるため、ギャップ間隔に応じて、極間の電圧を放電可能な電圧値まで上昇させつつ、極間の電圧が集中放電を発生させる電圧値になる前に正常な放電を開始させることができるため、集中放電を低減して電極の破損を低減するとともに放電ミスを低減しつつ高速加工を行うことができる、という効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１にかかる放電加工装置の概略構成を示す図である。
【図２】  図１に示した第１電圧印加回路および第２電圧印加回路の概略構成を示す図である。
【図３】  図１に示した放電検出回路の概略構成を示す図である。
【図４】  実施の形態１にかかる第１電圧印加回路の動作を示すタイミングチャートである。
【図５】  実施の形態１にかかる荒加工時の動作を示すタイミングチャートである。
【図６】  実施の形態１にかかる第１電圧印加回路の電圧波形を示す図である。
【図７】  実施の形態１にかかる放電遅れ時間と放電確率との関係を示す図である。
【図８】  実施の形態１にかかる放電遅れ時間，放電確率およびギャップ間隔の関係を示す図である。
【図９】  この発明の実施の形態２にかかる第１電圧印加回路の概略構成を示す図である。
【図１０】  図９に示した直流定電流源およびスイッチの概略構成を示す図である。
【図１１】  実施の形態２にかかる第１電圧印加回路の動作を示すタイミングチャートである。
【図１２】  実施の形態２にかかる第１電圧印加回路の電圧波形を示す図である。
【図１３】  実施の形態２にかかる放電遅れ時間と放電確率との関係を示す図である。
【図１４】  この発明の実施の形態３にかかる第１電圧印加回路の概略構成を示す図である。
【図１５】  実施の形態３にかかる第１電圧印加回路の動作を示すタイミングチャートである。
【図１６】  実施の形態３にかかる第１電圧印加回路の電圧波形を示す図である。
【図１７】  実施の形態３にかかる放電遅れ時間と放電確率との関係を示す図である。
【図１８】  この発明の実施の形態４にかかる第１電圧印加回路の概略構成を示す図である。
【図１９】  実施の形態４にかかる第１電圧印加回路の動作を示すタイミングチャートである。
【図２０】  この発明の実施の形態５にかかる第１電圧印加回路の概略構成を示す図である。
【図２１】  実施の形態５にかかる第１電圧印加回路の動作を示すタイミングチャートである。
【図２２】  実施の形態５にかかる第１電圧印加回路の電圧波形を示す図である。
【図２３】  従来の放電加工装置の構成を示す概観図である。
【図２４】  図２３に示した電圧印加回路の構成を示す図である。
【図２５】  従来の電圧印加回路の動作を示す図である。
【図２６】  従来の放電加工装置の放電遅れ時間と放電確率との関係を示す図である。
【図２７】  従来の放電加工装置の放電遅れ時間，放電確率およびギャップ間隔の関係を示す図である。
【図２８】  従来の放電加工装置の放電遅れ時間，放電確率および印加電圧の関係を示す図である。
【図２９】  従来の他の電圧印加回路の構成を示す図である。
【図３０】  従来の仕上げ加工時の動作を示す図である。
【図３１】  従来の荒加工時の動作を示す図である。
【図３２】  従来の荒加工時の印加電圧と放電電流との関係を示す図である。
【符号の説明】
１  加工対象物、２  ワイヤ、３  第１電圧印加回路、４  第２電圧印加回路、５，１０，２７，４１  直流定電圧源、６，８  抵抗、７，７ａ，７ｂ，１１容量、１２〜１５  ダイオード、２１  放電検出回路、２２  第１制御回路、２３  第２制御回路、２４  タイマ、２５  分圧回路、２６  コンパレータ、３１，４６  直流定電流源、ＳＷ１〜ＳＷ６  スイッチ。
【図１】
0004437612.tif 000002
【図２】
0004437612.tif 000003
【図３】
0004437612.tif 000004
【図４】
0004437612.tif 000005
【図５】
0004437612.tif 000006
【図６】
0004437612.tif 000007
【図７】
0004437612.tif 000008
【図８】
0004437612.tif 000009
【図９】
0004437612.tif 000010
【図１０】
0004437612.tif 000011
【図１１】
0004437612.tif 000012
【図１２】
0004437612.tif 000013
【図１３】
0004437612.tif 000014
【図１４】
0004437612.tif 000015
【図１５】
0004437612.tif 000016
【図１６】
0004437612.tif 000017
【図１７】
0004437612.tif 000018
【図１８】
0004437612.tif 000019
【図１９】
0004437612.tif 000020
【図２０】
0004437612.tif 000021
【図２１】
0004437612.tif 000022
【図２２】
0004437612.tif 000023
【図２３】
0004437612.tif 000024
【図２４】
0004437612.tif 000025
【図２５】
0004437612.tif 000026
【図２６】
0004437612.tif 000027
【図２７】
0004437612.tif 000028
【図２８】
0004437612.tif 000029
【図２９】
0004437612.tif 000030
【図３０】
0004437612.tif 000031
【図３１】
0004437612.tif 000032
【図３２】
0004437612.tif 000033