(57)【特許請求の範囲】
【請求項１】
予め設定された第１の数の選択インターフェイスを有するプロセッサモジュールを具備する，車両内のエンジン制御における周辺素子の駆動装置において，
前記駆動装置には，入力インターフェイスと出力インターフェイスとを具備するコプロセッサが設けられており，
前記周辺素子の数である第２の数が前記選択インターフェイスの前記第１の数よりも大きい場合に，予め設定された第３の数の選択インターフェイスが前記コプロセッサの同一の第３の数の入力インターフェイスと接続され，予め設定された第４の数の周辺素子が前記コプロセッサの対応する前記第４の数の前記出力インターフェイスを介して駆動され、
前記コプロセッサは，自身の第４の数の出力インターフェイスでの信号に対する自身の第３の数の入力インターフェイスでの信号の対応づけに従って，前記周辺素子を駆動する，
ことを特徴とする周辺素子の駆動装置。
【請求項２】
前記選択インターフェイスの第３の数は，前記選択インターフェイスの第１の数と前記周辺素子の第２の数との差に応じて予め設定される，
ことを特徴とする請求項１に記載の周辺素子の駆動装置。
【請求項３】
前記コプロセッサの前記出力インターフェイスの前記第４の数は，前記選択インターフェイスの前記第１の数と前記周辺素子の前記第２の数の差に応じて予め設定される，
ことを特徴とする請求項１に記載の周辺素子の駆動装置。
【請求項４】
前記コプロセッサは，前記プロセッサモジュール内に統合されており，かつ，
前記コプロセッサの前記出力インターフェイスが前記プロセッサモジュールの前記選択インターフェイスとして使用される，
ことを特徴とする請求項１に記載の周辺素子の駆動装置。
【請求項５】
予め設定された第１の数の選択インターフェイスを有するプロセッサモジュールがを具備する車両内のエンジン制御における周辺素子の駆動方法であって，
入力インターフェイスと出力インターフェイスとを有するコプロセッサは，周辺素子の数である第２の数が前記選択インターフェイスの前記第１の数よりも大きい場合に，
予め設定された第４の数の周辺素子を，信号によって前記第４の数の出力インターフェイスを介して駆動し，
前記信号は，予め設定された第３の数の前記選択インターフェイスを介して前記コプロセッサの同一の第３の数の入力インターフェイスに伝達され、
前記コプロセッサは，自身の第４の数の出力インターフェイスでの信号に対する自身の第３の数の入力インターフェイスでの信号の対応づけに従って，前記周辺素子を駆動する，
ことを特徴とする周辺素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，予め設定された数の選択インターフェイスを有するプロセッサモジュールを具備する，車両内のエンジン制御における，周辺素子の駆動装置及びその方法に関する。
【０００２】
【従来の技術】
専門雑誌「エレクトロニックエンジニアリング（Ｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｉｎｇ）」１９８６年６月の第５８巻，第７１４号，第３６ページのホワイトレイ（Ｋ．Ｊ．Ｗｈｉｔｅｌｅｙ）の論文「デバイス選択のためのＥＰＲＯＭデコーダ（ＥＰＲＯＭ  Ｄｅｃｏｄｅｒ  ｆｏｒ  ｄｅｖｉｃｅ  ｓｅｌｅｃｔｉｏｎ）」は，大略，少なくとも１つの構成部分を使用あるいは駆動するマイクロプロセッサシステムが開示されている。上記システムは，かかる構成部分に働きかけるために，モジュール選択ロジックを必要としているが，通常は，選択機能を示すために，幾つかのＴＴＬ−モジュールは固定的に配線される。
【０００３】
上記論文において，各周辺モジュールの選択あるいは駆動は，ＥＰＲＯＭにより実現される。ＥＰＲＯＭの選択出力の数が，駆動される周辺モジュールの数に比べて過小である場合には，中間に接続されているデコーダモジュール（例えば４：１６−デコーダ）により，各種選択出力信号がアドレスコード化に使用され，デコーダがモジュール選択のためにコード化を作動させることにより，選択可能性が拡大される。
【０００４】
このように，デコーダを使用することにより，直接配線の場合の選択出力の数に応じた最大可能な数の周辺モジュールよりも多い数の周辺モジュールを，ＥＰＲＯＭを介して選択あるいは駆動することができる。
【０００５】
したがって，選択導線の数の増大は，デコーダモジュールあるいはデコーダ回路により達成することができる。このとき，デコーダモジュールの入力は，プロセッサモジュールの選択インターフェイスと接続されており，同様にデコーダの出力は，周辺モジュールと接続されている。
【０００６】
真理表にしたがって，デコーダのためのビットコンビネーションあるいはコード化は，「デコーダに接続されている周辺モジュールのいずれもが働きかけられていない」状態もカバーしなければならないので（通常：ロー駆動が選択されている場合には，全ての入力がハイ），デコーダの１つの出力は，選択導線として利用することができない。したがって，加入者の最大数は，好ましくないことに，１だけ減少する。
【０００７】
かかるＴＴＬ−モジュールによるアドレスデコード化の構造は，同様に，１９９３年のクラウス  デンボウスキー（Ｋｌａｕｓ  Ｄｅｍｂｏｗｓｋｙ）の専門書「ＰＣ制御される測定技術（ＰＣ−ｇｅｓｔｅｕｅｒｔｅ  Ｍｅｓｓｔｅｃｈｎｉｋ）」に示されている（これは，Ｍａｒｋｔ＆Ｔｅｃｈｎｉｋ  Ｂｕｃｈ−ｕｎｄ  Ｓｏｆｔｗａｒｅｖｅｒｌａｇ  ＧｍｂＨ＆Ｃｏ．からＩＳＢＮ番号３−８７７９１−５１６−７で出されている）。第５８から６５ページには，論理モジュールがそのために使用されるデコーダ回路の構造が示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら，上記公報においては，コストの視点から，固定のアドレス領域（即ち，固定の数の周辺モジュール）のための各ＴＴＬ−モジュールからデコード化を構築しなければならないため，周辺素子のアドレスあるいは周辺素子の数の変更が必要な場合であっても柔軟に対応することができない。一方，柔軟に対応しようとする場合には，ＴＴＬ−モジュールまたはＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｒａｙ  Ｌｏｇｉｃ）−モジュールを比較器モジュールと組み合わせて使用することが挙げられるが，コストが増大するという問題がある。
【０００９】
また，上記状況を柔軟な対応とコスト低減との間で最適化するためには，コストのかかる固定配線の論理モジュールを省略しなければならない。
【００１０】
したがって，本発明の目的は，例えば周辺素子のアドレスあるいは周辺素子の数の変更が必要な場合であっても，コスト増大を招くことなく柔軟に対応することが可能な新規かつ改良された周辺素子の駆動装置及びその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するため，本願発明の第１の観点によれば，予め設定された第１の数の選択インターフェイスを有するプロセッサモジュールを具備する，車両内のエンジン制御における周辺素子の駆動装置において，前記駆動装置には，入力インターフェイスと出力インターフェイスとを具備するコプロセッサが設けられており，前記周辺素子の第２の数が前記選択インターフェイスの前記第１の数よりも大きい場合に，予め設定された第３の数の選択インターフェイスが前記コプロセッサの同一の第３の数の入力インターフェイスと接続され，予め設定された第４の数の周辺素子が前記コプロセッサの対応する前記第４の数の前記出力インターフェイスを介して駆動される，ことを特徴とする周辺素子の駆動装置が提供される。
【００１２】
上記記載の発明では，固定配線された，例えばＴＴＬ−モジュールの形式の論理の代わりに，コプロセッサを使用するので，潜在的なコスト削減を実現することができる。
【００１３】
また，前記選択インターフェイスの第３の数は，前記選択インターフェイスの第１の数と前記周辺素子の第２の数との差に応じて予め設定される，如く構成することができる。
【００１４】
また，前記コプロセッサの前記出力インターフェイスの前記第４の数は，前記選択インターフェイスの前記第１の数と前記周辺素子の前記第２の数の差に応じて予め設定される，如く構成することができる。
【００１５】
前記コプロセッサは，前記プロセッサモジュール内に統合されており，かつ前記コプロセッサの前記出力インターフェイスが前記プロセッサモジュールの前記選択インターフェイスとして使用される，如く構成すれば，コプロセッサがプロセッサ能力を支援することができるので効果的である。このとき，コプロセッサの該当する出力インターフェイスは，同様に選択インターフェイスとして機能するので，より多くの数の周辺素子に働きかけあるいは選択することができる。
【００１６】
また，上記課題を解決するため，本願発明の第２の観点によれば，予め設定された第１の数の選択インターフェイスを有するプロセッサモジュールを具備する車両内のエンジン制御における周辺素子の駆動方法であって，入力インターフェイスと出力インターフェイスとを有するコプロセッサは，周辺素子の第２の数が前記選択インターフェイスの前記第１の数よりも大きい場合に，予め設定された第４の数の周辺素子を，信号によって前記第４の数の出力インターフェイスを介して駆動し，前記信号は，予め設定された第３の数の前記選択インターフェイスを介して前記コプロセッサの同一の第３の数の入力インターフェイスに伝達される，ことを特徴とする周辺素子の駆動方法が提供される。
【００１７】
上記記載の発明では，固定配線された，例えばＴＴＬ−モジュールの形式の論理の代わりに，コプロセッサを使用するので，潜在的なコスト削減を実現することができる。
【００１８】
また，前記コプロセッサは，出力インターフェイスでの信号に対する入力インターフェイスでの信号の対応づけに従って，前記周辺素子を駆動する，如く構成すれば，コプロセッサによってコプロセッサ入力と出力の簡単な対応付けが実現されるので，コプロセッサ能力あるいは全プロセッサ能力は少しも損なわれないことである。これは，コプロセッサ入力信号から選択信号を形成するための手間は，極めて小さいことによるものである。
【００１９】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明及び添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００２０】
（第１の実施の形態）
まず，図１を参照しながら，第１の実施の形態にかかる電子制御装置ついて説明する。図１は，第１の実施の形態にかかる電子制御装置の構成を示すブロック図である。
【００２１】
本実施形態にかかる電子制御装置（例えば車両内のエンジン制御装置，トランスミッション制御装置，ブレーキ制御装置など）内では，周辺素子との間でデータや信号を交換するために，シリアルインターフェイスを具備するプロセッサモジュールが使用される。
【００２２】
このとき，インターフェイスモジュール１０１とコプロセッサモジュール（あるいはコプロセッサ）１０２とを具備するプロセッサモジュール１００が図示されている。また，本来のプロセッサ（あるいはプロセッサモジュールのメインプロセッサ）は，符号１０８で示される。
【００２３】
また，プロセッサモジュールにより駆動される５つの周辺素子１０３，１０４，１０５，１０６，１０７が，同様に，図示されている。このとき，周辺素子１０３は，例えばウォッチドッグを有する安定化回路を示す。他の周辺素子１０４，１０５，１０６，１０７は，例えば，例えば噴射のための出力段回路，シリアルのＥＥＰＲＯＭ，他の監視回路（例えばウォッチドッグ）などが該当する。
【００２４】
プロセッサモジュール１００のインターフェイスモジュール１０１は，クロック導線ＳＣＫ，各方向でデータ交換するための各データ導線ＭＳＯ（ＭｏｄｕｌＳｉｇｎａｌ  Ｏｕｔ）とＭＳＩ（Ｍｏｄｕｌ  Ｓｉｇｎａｌ  Ｉｎ）及び，各周辺モジュールに働きかけるためにあるいは選択するために（選択），複数の導線あるいはインターフェイスを有する。これらの選択インターフェイスあるいはチップ選択導線ＣＳ１〜ＣＳ４は，通常，周辺素子が直接接続されている場合に，周辺素子のうちの最大数（例えば４）に働きかけることができる。
【００２５】
このとき，プロセッサモジュール１００あるいはインターフェイスモジュール１０１のクロック導線ＳＣＫのための接続端と，全周辺モジュール１０３〜１０７のクロック導線ＳＣＫのための接続端は，互いに接続されている。
【００２６】
同様に，ＭＳＯとＭＳＩに関するデータ線についても該当する。図面を見やすくするために，周辺モジュール１０３〜１０７内のデータ線あるいはデータ線の接続端は，プロセッサモジュール１００の視点から同様にＳＯ（Ｓｉｇｎａｌ  Ｏｕｔ）とＳＩ（Ｓｉｇｎａｌ  Ｉｎ）で示されている。
【００２７】
通常の場合（即ち，デコーダモジュールまたはコプロセッサの使用がない場合）には，選択インターフェイスＣＳ１からＣＳ４の選択信号は，プロセッサモジュールあるいはその内部のインターフェイスモジュール１０１から各周辺素子１０３〜１０７に導かれる。
【００２８】
このとき，ＭＳＯとＭＳＩの導線は，例えばバス（例えばＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ））として実現することができる。また，周辺素子に関するＳＰＩ機能性は，例えば初期化，ウォッチドッグ通信，出力段診断，入力，識別子の読込み，データの読み書きなどが該当する。
【００２９】
周辺素子は，例えば選択導線上にロー信号が印加された場合に，選択あるいは働きかけられる（選択される）。このとき，障害を防止するために，同時にロー信号を印加することができるのは最大で１本の選択導線あるいは選択インターフェイスのみである。このことにより，障害のない通信を可能にすることができる。同様に，ハイ信号による選択を有する逆の論理によりおこなうこともできる。
【００３０】
プロセッサモジュール１００のインターフェイスモジュールは，メインプロセッサとは関係なく作動するのが好ましい。このことにより，バス負荷が高い場合でもメインプロセッサの計算能力は制限されない。特殊なメモリ領域に，シリアルのインターフェイスを介して送信すべき指令シーケンスを格納することができる。インターフェイスモジュール１０１は，かかる指令を自動的に送信し，受信したデータを再び特殊なメモリ領域に格納し，メインプロセッサはそれにアクセスすることができる。メインプロセッサは，所定のメモリ領域上でのみ書込みアクセスあるいは読出しアクセスを実施すればよい。
【００３１】
従来技術との比較
選択導線の数の増大は，例えばデコーダモジュールあるいはデコーダ回路により達成することができる。このとき，デコーダモジュールの入力は，プロセッサモジュールの選択インターフェイスＣＳ１〜ＣＳ４と接続される。同様にデコーダの出力は，周辺モジュールと接続されている。
【００３２】
したがって，従来技術に基づいて２：４−デコーダを使用する場合には，例えば２つの選択インターフェイスＣＳ３とＣＳ４がデコーダモジュールの入力と接続されることになる。また，デコーダ出力は，原理的に全部で４つの周辺素子を駆動するために使用することができる。
【００３３】
真理表に従ってデコーダのためのビットコンビネーションは，「デコーダに接続されている周辺モジュールのどれも働きかけられていない」状態もカバーしなければならないので（通常：全ての入力がハイ），デコーダの１つの出力は選択導線として利用することができない。従って加入者の最大数は，１だけ減少される。
【００３４】
また，例えばプロセッサモジュール内に設けられている，メインプロセッサ１０８とは無関係に作動するコプロセッサ１０２は，デコーダとして利用される。
【００３５】
図示するように，インターフェイスモジュール１０１の４本の選択導線ＣＳ１〜ＣＳ４が設けられている場合に，可能な加入者数（即ち，周辺素子の数）を１だけ拡大するためには，コプロセッサユニットの２つの入力ＣＩ１とＣＩ２及び３つの出力ＣＯ１〜ＣＯ３が必要である。
【００３６】
コプロセッサが原理的にはじめから複数の入力と出力を搭載している場合には，周辺素子の数あるいは応答は，コプロセッサ入力ＣＩ１〜ＣＩｎと個々の選択インターフェイスＣＳ１〜ＣＳ４との接続を変更することにより，極めてフレキシブルに適合させることができる。
【００３７】
コプロセッサ１０２は，常に入力信号を読み込んで，各々出力のビットコンビネーションに応じて，３つの出力ＣＯ１〜ＣＯ３の最大で１つの出力を「ロー」にする。その場合に入力及び出力信号の結合について以下の真理表が考えられる。
【００３８】
【表１】
0004567245.tif 000002
【００３９】
従って，本実施形態においては，コプロセッサ１０２を使用して４つの選択インターフェイスＣＳ１〜ＣＳ４により最大数５の周辺素子に働きかけることができる。このとき，コプロセッサの入力及び出力インターフェイス数の増大により，より多くの周辺素子に働きかけることもできる。
【００４０】
コプロセッサ内で１６の出力インターフェイスＣＯに対して４つの入力インターフェイスＣＩが使用される場合には，完全にデコーダの代わりをすることができる。それにもかかわらず，接続すべき周辺素子の数に対してより柔軟に対応することができる。
【００４１】
加入者数（即ち，特にＳＰＩ−バス−加入者としての周辺素子の数）に関係する，入力と出力の必要な数が，表２に４つの選択インターフェイス（即ち，プロセッサモジュールのチップ選択出力）について示される。
【００４２】
【表２】
0004567245.tif 000003
【００４３】
表２に示すように，提供されるプロセッサモジュールの出力インターフェイスに対して余剰の周辺素子に応じて，コプロセッサの必要とされる入力あるいは入力インターフェイスと出力あるいは出力インターフェイス及びそれに伴って使用されるピン合計が予め設定可能であることがわかる。
【００４４】
コプロセッサがすでにプロセッサモジュール１００内に設けられている場合には，本実施形態においては，付加的なハードウェアコストなしで，シリアルのインターフェイスについて周辺素子の数を拡大できるという利点を有する。したっがって，デコーダモジュールのためのハードウェアとその装着あるいは検査などの付加的なコストが省略される。同様に付加的な導体プレート面のコストもなくなる。
【００４５】
コプロセッサによるインターフェイスモジュールのシミュレーションまたは他の選択信号としてのメインプロセッサを介しての標準出力ピンの駆動に相当する，他の純粋なソフトウェア解決に比較して，紹介した解決はさらに，非常に僅少なソフトウェアコスト及び非常に僅少なプロセッサ能力で十分である。
【００４６】
インターフェイスモジュールとコプロセッサは，各々，メインプロセッサとは無関係であるので，これら独立したモジュール間の情報の流れは必要とされないという利点を有する。このことにより，モジュールの付加的な負担が防止される。
【００４７】
コプロセッサによるデコーダのシミュレーションのためのコード需要は，極めて少ない。したがって，コプロセッサ自体は，何ら負担を受けず，主として他のタスクのために，特にメインプロセッサを支援するために使用できる。
【００４８】
例えば本実施形態においては，ＭＳＯとＭＳＩインターフェイスを採用した構成を例に挙げて説明したが，双方向接続，例えばバスＩ／Ｏ，周辺素子側に該当するペンダントを有するバス入出力インターフェイスを使用することもできる。
【００４９】
インターフェイスモジュール１０１内で調節可能なバス（あるいはＭＳＩとＭＳＯ）を介しての選択（即ち周辺素子の駆動）と，通信のスタート（例えばＳＣＫにおけるクロック信号のスタート）との間の待機時間は，コプロセッサによる周辺素子の選択あるいは駆動が障害なしに実施できるように，適合させることができる。
【００５０】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００５１】
【発明の効果】
固定配線された，例えばＴＴＬ−モジュールの形式の論理の代わりに，コプロセッサを使用するので，潜在的なコスト削減を実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる電子制御装置の構成を示すブロック図である。
【符号の説明】
１００  プロセッサモジュール
１０１  インターフェイスモジュール
１０２  コプロセッサ
１０３  周辺素子
【図１】
0004567245.tif 000004