(57)【特許請求の範囲】
【請求項１】
シリコン基板の第１の領域に、ハロゲン元素又はアルゴンを選択的に導入する工程と、
ハロゲン元素又はアルゴンを導入した前記シリコン基板を、減圧下でウェット酸化することにより、前記第１の領域と異なる前記シリコン基板の第２の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板の第１の領域に、沃素、クリプトン又はキセノンを選択的に導入する工程と、
沃素、クリプトン又はキセノンを導入した前記シリコン基板を減圧下でウェット酸化することにより、前記第１の領域と異なる前記シリコン基板の第２の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
シリコン基板の第１の領域に窒素を選択的に導入する工程と、
窒素を導入した前記シリコン基板を、ドライ酸化した後に減圧下でウェット酸化することにより、前記第１の領域と異なる前記シリコン基板の第２の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より薄い第２のシリコン酸化膜を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
シリコン基板の第１の領域に、ハロゲン元素又は希ガスを第１の濃度で選択的に導入する工程と、
前記第１の領域と異なる前記シリコン基板の第２の領域に、ハロゲン元素又は希ガスを前記第１の濃度よりも多い第２の濃度で選択的に導入する工程と、
前記第１の領域及び前記第２の領域にハロゲン元素又は希ガスを導入した前記シリコン基板を減圧下でウェット酸化することにより、前記第１の領域及び前記第２の領域と異なる前記シリコン基板の第３の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、前記第２の領域に前記第２のシリコン酸化膜より厚い第３のシリコン酸化膜を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
シリコン基板の第１の領域に、ハロゲン元素又は希ガスを選択的に導入する工程と、
前記第１の領域と異なる前記シリコン基板の第２の領域に、窒素を選択的に導入する工程と、
ハロゲン元素又は希ガス及び窒素を導入した前記シリコン基板を、ドライ酸化した後に減圧下でウェット酸化することにより、前記第１の領域及び前記第２の領域と異なる前記シリコン基板の第３の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、前記第２の領域に前記第１のシリコン酸化膜より薄い第３のシリコン酸化膜を、それぞれ形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記シリコン基板上に形成された絶縁膜を介して、ハロゲン元素、沃素、アルゴン、クリプトン、キセノン、希ガス又は窒素を導入する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に、異なる膜厚のゲート絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置では、デバイス特性向上等の観点から異なる膜厚のゲート絶縁膜を形成することが要請されている。例えば、ＤＲＡＭでは、周辺回路トランジスタとしては動作速度向上の観点から薄いゲート絶縁膜を有するトランジスタを形成することが望まれる。その一方、メモリセルトランジスタにおいて周辺回路トランジスタと同様にゲート絶縁膜を薄くすると閾値電圧が低くなりすぎて制御性やリフレッシュ特性を劣化するため、メモリセルトランジスタでは周辺回路トランジスタよりもゲート絶縁膜の膜厚を厚くすることが望まれる。また、ＥＥＰＲＯＭやフラッシュＥＥＰＲＯＭなどの不揮発性半導体装置においては、上記と同様の周辺回路とメモリセルとにおける要請に加え、書き込み／消去に使用する高耐圧トランジスタとして、メモリセルトランジスタや周辺回路のロジックを構成するトランジスタよりもゲート絶縁膜の厚いトランジスタが必要である。
【０００３】
異なる膜厚のゲート絶縁膜を形成する従来の方法としては、全面に均一なシリコン酸化膜を形成した後、その一部の領域を除去し、次いで追加酸化することにより、シリコン酸化膜を除去した領域と他の領域とにおける酸化膜膜厚に差を設ける方法や、イオン注入による増速酸化や減速酸化を利用する方法がある。これら方法のうち、スループットの観点から、イオン注入による増速酸化や減速酸化を利用する方法が望ましい。
【０００４】
イオン注入を利用する方法としては、ゲート絶縁膜を形成する前にシリコン基板に窒素イオンをイオン注入してその後の酸化を抑制（減速酸化）する方法、ゲート絶縁膜を形成する前にシリコン基板にアルゴンイオンをイオン注入してその後の酸化を促進（増速酸化）する方法が提案されている。また、特開平１１−２６０８１３号公報や特許第２９５０１０１号明細書には、ゲート絶縁膜を形成する前にシリコン基板に弗素イオンをイオン注入してその後の酸化を増速する方法が提案されている。このようなイオン注入を特定の領域に選択的に行うことにより、イオン注入をした領域には他の領域よりも厚い或いは薄いシリコン酸化膜よりなるゲート絶縁膜を形成することができる。
【０００５】
このように、イオン注入による増速酸化や減速酸化を利用してゲート絶縁膜を形成する従来の半導体装置の製造方法によれば、一度の熱酸化工程により膜厚の異なるゲート絶縁膜を形成することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、窒素イオン注入による減速酸化を利用してゲート絶縁膜を形成する従来の半導体装置の製造方法では、ゲート絶縁膜の信頼性を劣化することがあった。また、アルゴンイオン注入による増速酸化を利用してゲート絶縁膜を形成する従来の半導体装置の製造方法では、ゲートリーク電流が増大することがあった。また、アルゴンイオン注入による方法では、イオン注入を行った領域とイオン注入を行わない領域とにおける膜厚差が約１０％程度と比較的小さく、より膜厚差の確保しうる技術が望まれていた。
【０００７】
また、通常、ウェット酸化膜はドライ酸化膜と比較して信頼性が高いためゲート絶縁膜を形成するための酸化方法としてはウェット酸化が望ましい。しかしながら、上記方法においてウェット酸化を用いた場合、イオン注入による増速酸化の効果が大幅に抑制され、イオン注入を行うメリットを得ることはできなかった。このため、増速酸化を目的とする酸化には専らドライ酸化が使用されており、ウェット酸化膜に比肩する良質なゲート絶縁膜を得ることはできなかった。
【０００８】
本発明の目的は、ゲート絶縁膜の信頼性及び膜厚差を十分に確保しつつ、異なる膜厚のゲート絶縁膜を形成しうる半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による第１の半導体装置の製造方法は、ゲート絶縁膜を形成する熱酸化の前に、ハロゲンイオンによるイオン注入を行うことに主たる特徴がある。また、ゲート絶縁膜の形成に減圧下でのウェット酸化を適用することにも特徴がある。
【００１０】
VII族系元素（ハロゲン）の一つである弗素は、シリコン酸化膜に適量添加することで絶縁膜信頼性を向上することができる。このため、弗素イオン注入により酸化過程を増速すれば、ゲート絶縁膜の信頼性を向上することが可能となるとともに、異なる膜厚のゲート絶縁膜を一回の酸化工程で実現することができる。しかしながら、前述のように、増速酸化を目的とする酸化には専らドライ酸化が使用されており、ウェット酸化膜に比肩する良質のシリコン酸化膜を形成することはできない。
【００１１】
かかる背景において本願発明者等が鋭意検討を行った結果、ゲート絶縁膜の形成に減圧下又は窒素若しくは希ガスにより希釈されたウェット酸化を適用することが増速酸化の効果を得るうえできわめて有効であることが初めて明らかとなった。
【００１２】
イオン注入による増速酸化の効果がドライ酸化において顕著に生じるがウェット酸化において生じにくいのは、これら酸化方法における酸化力の違いと考えられる。すなわち、ウェット酸化がドライ酸化と比較して酸化力の強い酸化方法であることから、酸化反応が急激に進行しそのメカニズムに注入した元素が影響しにくいためと考えられる。そこで、本願発明者等は、ウェット酸化における酸化力を落として酸化反応を遅らせることによりイオン注入による増速効果を十分に発揮させることに想到し、ウェット酸化を減圧下又は窒素若しくは希ガスにより希釈された雰囲気下において行うことを試みた。
【００１３】
この結果、弗素イオン注入による増速酸化の効果を大幅に抑制することなく、ウェット酸化膜を形成することができた。殊に、弗素イオン注入の条件を適宜制御することにより、弗素イオン注入を行わない場合よりもシリコン酸化膜の信頼性を高めることができた。
【００１４】
なお、本明細書にいう減圧ウェット酸化とは、減圧下においてウェット酸化を行う方法であり、成膜室の圧力を例えば１〜４００Ｔｏｒｒ程度に設定する。また、常圧下において窒素やアルゴンなどの希ガス又は不活性ガスで希釈し、減圧下と同等な水蒸気分圧としても同様の効果を得ることができる。更に、減圧下で窒素、アルゴンなどの希ガス又は不活性ガスを用いて相乗効果を利用してもよい。また、シリコン酸化膜の膜質向上等を目的として、他の添加物、例えば塩酸（ＨＣｌ）を雰囲気中に導入してもよい。
【００１５】
例えば、酸化温度を７５０℃、成膜室の圧力を４０Ｔｏｒｒ、水素流量を３リットル、酸素流量を３リットル、窒素流量を２０リットル、塩酸の流量を５％として熱酸化を行うことにより、イオン注入による増速酸化の効果を発揮しつつ、良質のウェット酸化膜を形成することができる。
【００１６】
以下、本発明による第１の半導体装置の製造方法について詳細に説明する。
【００１７】
図１は、６ｎｍの犠牲酸化膜を介して加速エネルギー５ｋｅＶで弗素イオンをイオン注入した後、犠牲酸化膜を除去し、次いで減圧ウェット酸化又はドライ酸化によりシリコン酸化膜を形成した試料におけるシリコン酸化膜膜厚のドーズ量依存性を示すグラフである。図中、○印は減圧ウェット酸化によりシリコン酸化膜を形成した場合を、□印はドライ酸化によりシリコン酸化膜を形成した場合を示している。
【００１８】
図示するように、減圧ウェット酸化及びドライ酸化のいずれの場合においても、ドーズ量が増加するほどにシリコン酸化膜の膜厚が増加しており、弗素イオン注入による増速酸化が生じていることが判る。ドーズ量が１×１０14ｃｍ-2程度以下では増速酸化は約４％以下程度であり顕著な効果は見られないが、ドーズ量が５×１０14ｃｍ-2のときにドライ酸化で約２０％、減圧ウェット酸化で約１５％の膜厚増加が見られる。また、ドーズ量が１×１０15ｃｍ-2のときには膜厚は更に厚くなり、ドライ酸化で約３５％、減圧ウェット酸化で約２０％の膜厚増加が見られる。
【００１９】
図２は、６ｎｍの犠牲酸化膜を介してドーズ量５×１０14ｃｍ-2で弗素イオンをイオン注入した後、犠牲酸化膜を除去し、次いで減圧ウェット酸化によりシリコン酸化膜を形成した試料におけるシリコン酸化膜膜厚の加速エネルギー依存性を示すグラフである。
【００２０】
図示するように、形成されるシリコン酸化膜の膜厚は、加速エネルギーの増加に伴って増加し、約１０ｋｅＶを越えると減少する。これは、加速エネルギーが低すぎると犠牲酸化膜中に多くの弗素が導入されて酸化反応に寄与することができず、加速エネルギーが高すぎると酸化反応に寄与しない基板深くに弗素が導入されるためである。したがって、加速エネルギーは、酸化反応に寄与するシリコン基板の領域中に多くの弗素原子が導入される条件を選択することが望ましい。例えば、犠牲酸化膜を６ｎｍ程度として弗素イオン注入を行う場合、図２より、５〜１０ｋｅＶ程度に加速エネルギーを設定することが望ましい。
【００２１】
かかる観点から、犠牲酸化膜の膜厚は弗素イオンの投影飛程Ｒｐよりも薄くなるように設定する。具体的には、弗素イオンの投影飛程Ｒｐが、犠牲酸化膜とシリコン基板との界面から１０ｎｍ未満の深さに位置するように弗素イオンの加速エネルギーを設定することが望ましい。なお、犠牲酸化膜を形成するのはイオン注入の際に基板が汚染されるのを防止するためである。したがって、クリーンな環境でイオン注入を行うことが可能であれば、犠牲酸化膜を必ずしも設ける必要はない。
【００２２】
図３は、加速エネルギーを５ｋｅＶとして弗素イオン注入を行ったシリコン酸化膜のエッチングレートのドーズ量依存性を示すグラフである。なお、図示する膜厚は、弗素イオンを注入していない熱酸化膜において１０ｎｍ相当のエッチングを行った場合の膜厚である。
【００２３】
図示するように、弗素イオンの注入量が増加するに伴ってシリコン酸化膜のエッチングレートは大幅に増加する。弗素イオン注入を行った後、ゲート絶縁膜の形成前には、犠牲酸化膜を除去するエッチング工程が必要である。このエッチング工程では、犠牲酸化膜とともに素子分離膜をもエッチングに曝される。このため、素子分離膜は図３に示すような高いエッチングレートでエッチングされることとなり、素子分離特性や表面平坦性の観点から好ましくない。したがって、犠牲酸化膜の膜厚は、素子分離膜がエッチングに曝される時間を短くすべく、可能な限り薄くすることが望ましい。
【００２４】
図４は、ドーズ量を５×１０14ｃｍ-2として弗素イオン注入を行った場合におけるシリコン基板中のダメージをサーマルウェーブ法により測定した結果を示すグラフである。図示するように、基板中のダメージは弗素イオンの加速エネルギーの増加とともに大きくなる。したがって、シリコン基板に導入されるダメージを低減する観点から、加速エネルギーはなるべく低く設定することが望ましい。
【００２５】
図５は、加速エネルギー５ｋｅＶで弗素イオン注入を行った後に膜厚５ｎｍのシリコン酸化膜を減圧ウェット酸化により形成した試料におけるシリコン酸化膜の信頼性を定電圧ＴＤＤＢにより測定した結果を示すグラフある。図中、●印がドーズ量を１×１０14ｃｍ-2とした場合、□印がドーズ量を２×１０14ｃｍ-2とした場合、■印がドーズ量を５×１０14ｃｍ-2とした場合、△印がドーズ量を１×１０15ｃｍ-2とした場合である。比較のため、弗素イオン注入を行わずに形成したウェット酸化膜の場合を○印で示している。なお、膜厚の違いによる影響を排除するため、すべての試料の出来上がり膜厚が５ｎｍとなるように酸化条件を制御している。また、測定に用いたＭＯＳキャパシタは、Ｐ形基板上にシリコン酸化膜を介してＮ+ゲート電極を形成したものである。
【００２６】
図示するように、弗素のドーズ量が１×１０14ｃｍ-2、２×１０14ｃｍ-2、５×１０14ｃｍ-2と増加するほどに、シリコン酸化膜の寿命が長くなっていることが判る。しかしながら、ドーズ量が１×１０15ｃｍ-2まで増加すると、５×１０14ｃｍ-2よりも１桁程度寿命が短くなり、弗素イオンを注入しない試料よりも酸化膜膜質が劣化している。弗素を導入することによりシリコン酸化膜の寿命が長くなることに関する詳細なメカニズムは明らかではないが、シリコン基板とシリコン酸化膜との界面に適度の弗素が導入されることにより界面特性が向上されていることが原因しているものと考えられる。したがって、弗素イオンの注入量は、１×１０14ｃｍ-2以上、１×１０15ｃｍ-2未満に設定することが望ましい。
【００２７】
図６は、シリコン酸化膜の形成前後における基板に導入されたダメージをサーマルウェーブ法により測定した結果を示すグラフである。図中、▽印が注入直後、○印がドライ酸化により３ｎｍのシリコン酸化膜を形成した後、□印がドライ酸化により４ｎｍのシリコン酸化膜を形成した後、△印が減圧ウェット酸化により４．５ｎｍのシリコン酸化膜を形成した後の測定結果である。図示するように、弗素イオン注入により導入されたダメージは、シリコン酸化膜の形成過程においてほとんどが除去されている。ドーズ量を５×１０14ｃｍ-2として窒素イオン注入を行った後にシリコン酸化膜を形成した試料において残存するダメージが代表的に約２０００［TW unit］であることを考慮すると、弗素イオン注入による増速酸化は窒素イオン注入を用いる場合よりもきわめて有効である。
【００２８】
図７は、シリコン酸化膜の形成前後におけるシリコン基板中の弗素濃度分布を示すグラフ、図８は、シリコン酸化膜の形成前後におけるシリコン酸化膜中の弗素濃度分布を示すグラフである。図７に示すように、ドライ酸化及び減圧ウェット酸化のいずれの場合にも、シリコン酸化膜の形成に伴ってシリコン基板中の弗素濃度は検出限界以下まで低下する。一方、シリコン酸化膜中の弗素は、図８に示すように、ドライ酸化膜では注入した弗素の約百分の一が膜中に残存しているのに対し、減圧ウェット酸化膜では注入した弗素の約一万分の一程度しか膜中に残存していない。したがって、減圧ウェット酸化膜では、ドライ酸化膜と比較して弗素による悪影響は少ないと考えられる。
【００２９】
弗素がウェット酸化過程で増速酸化に寄与するメカニズムやシリコン酸化膜中の弗素が消失するメカニズムについては明らかではないが、本願発明者等は次のように考えている。すなわち、弗素がウェット酸化過程で増速酸化に寄与するのは、シリコン酸化膜とシリコン基板との界面においてシリコン原子と結合している弗素原子が電子を引きつけ、それによってシリコンのバックボンドの結合が弱められるためと考えられる（図９（ａ））。また、シリコン酸化膜中の弗素が消失するメカニズムは、シリコン酸化膜内部においてＯＨ-がシリコンと弗素との結合に作用し、ＯＨ-の酸素がシリコンと結合するとともに、シリコンに結合していた弗素をＨＦとして蒸発させるためと考えられる（図９（ｂ）〜（ｄ））。
【００３０】
図１０は、弗素イオンを加速エネルギー５ｋｅＶ、ドーズ量５×１０14ｃｍ-2としてイオン注入した後に減圧ウェット酸化によりシリコン酸化膜を形成した試料と、弗素イオンを注入せずに減圧ウェット酸化によりシリコン酸化膜を形成した試料とにおけるＪ−Ｅ特性を示すグラフである。図１１は、弗素イオンを加速エネルギー５ｋｅＶとしてイオン注入した後に減圧ウェット酸化によりシリコン酸化膜を形成した試料と、弗素イオンを注入せずに減圧ウェット酸化によりシリコン酸化膜を形成した試料における高周波Ｃ−Ｖ特性を示すグラフである。なお、測定に用いたＭＯＳキャパシタは、Ｐ形基板上にシリコン酸化膜を介してＮ+ゲート電極を形成したものであり、電極面積は０．１ｍｍ2とした。図１０に示すように、弗素イオン注入を行った試料と行わない試料とではいずれもほぼ等しいＪ−Ｅ特性を有している。また、図１１に示すように、弗素イオンをドーズ量を１×１０15ｃｍ-2としてイオン注入を行った試料ではフラットバンド電圧のシフトが大きいが、ドーズ量が５×１０14ｃｍ-2以下の試料では、フラットバンド電圧のシフトを小さく抑えることができる。このように、ドーズ量が１×１０15ｃｍ-2未満の場合、弗素イオン注入を行うことによるシリコン酸化膜の電気的特性への影響はないと考えられる。
【００３１】
このように、弗素イオン注入を行った後に減圧ウェット酸化によりシリコン酸化膜を形成することにより、イオン注入を行わずに形成したウェット酸化膜よりも絶縁膜信頼性を高めることができるとともに、アルゴンイオンを用いた従来の方法よりも増速酸化の効果を高めることができる。
【００３２】
また、沃素（Ｉ）は、弗素と同じハロゲン元素であり弗素と同様の物性を有するとともに、弗素よりも原子質量の大きい元素である。したがって、シリコン酸化膜の形成前に注入するイオン種として沃素イオンを適用することにより、弗素に見られた上記効果を得られるとともに、弗素の場合よりも増速酸化の効果を高めることができる。
【００３３】
図１２は、６ｎｍの犠牲酸化膜を介して加速エネルギー１０〜２０ｋｅＶ、ドーズ量０〜１×１０15ｃｍ-2として沃素イオンをイオン注入した後、犠牲酸化膜を除去し、次いで熱酸化によりシリコン酸化膜を形成した試料におけるシリコン酸化膜膜厚の違いを示すグラフである。
【００３４】
図示するように、沃素の場合も弗素の場合と同様に、ドーズ量の増加とともにシリコン酸化膜の膜厚は増加する。シリコン酸化膜の膜厚増加量は弗素の場合と比較してきわめて大きく、加速エネルギー１０ｋｅＶの場合、ドーズ量１×１０13ｃｍ-2のときに約１０％、ドーズ量１×１０14ｃｍ-2のときに約２０〜４０％、ドーズ量３×１０14ｃｍ-2のときに約５０〜８０％、ドーズ量５×１０14ｃｍ-2のときに約６０〜１２０％、ドーズ量１×１０15ｃｍ-2のときに約１５０〜２４０％であった。また、加速エネルギー２０ｋｅＶの場合、ドーズ量５×１０14ｃｍ-2のときに約３０〜６０％であった。弗素イオン注入の場合と同様に沃素イオン中の場合にもドライ酸化膜の方が減圧ウェット酸化膜よりも増速酸化の効果が大きいが、弗素イオン注入の場合と比較すると減圧ウェット酸化膜においても大きな増速酸化効果を得ることができる。
【００３５】
図１３は、加速エネルギー１０ｋｅＶで沃素イオン注入を行った後に膜厚５ｎｍのシリコン酸化膜を減圧ウェット酸化により形成した試料におけるシリコン酸化膜の信頼性を定電圧ＴＤＤＢにより測定した結果を示すグラフある。図中、□印がドーズ量を１×１０13ｃｍ-2とした場合、△印がドーズ量を１×１０14ｃｍ-2とした場合である。比較のため、沃素イオンを注入していない試料の場合を○印で示している。なお、膜厚の違いによる影響を排除するため、すべての試料の出来上がり膜厚が５ｎｍとなるように酸化条件を制御している。
【００３６】
図示するように、沃素イオンを注入したいずれの試料においても、沃素イオンを注入しない試料と同等或いはそれ以上の酸化膜寿命を得ることができる。
【００３７】
このように、沃素イオン注入によっても、シリコン酸化膜の膜質を劣化することなく増速酸化の効果を高めることができる。特に、沃素を用いる場合、弗素を用いる場合と比較して増速酸化の割合を大幅に高めることができる。このため、沃素を用いる場合、常圧のウェット酸化によっても増速酸化の効果を十分に得ることができる。
【００３８】
なお、本願発明者等は検討を行っていないが、弗素や沃素と同様にVII族に属する塩素（Ｃｌ）や臭素（Ｂｒ）についても同様の効果が期待できる。
【００３９】
本発明による第２の半導体装置の製造方法は、ゲート絶縁膜を形成する熱酸化の前に、キセノン（Ｘｅ）イオン又はクリプトン（Ｋｒ）イオンなどの希ガスによるイオン注入を行うことに主たる特徴がある。
【００４０】
キセノンやクリプトンは、アルゴンと同じ希ガスに属する元素であり、また、アルゴンよりも原子質量が大きい元素である。このため、イオン注入後における影響が少なく、アルゴンよりも増速酸化の効果が高いものと考えられる。かかる観点から本願発明者等が鋭意検討を行った結果、シリコン酸化膜の形成前に注入するイオン種としてこれらイオンを適用することにより、増速酸化の効果を大幅に高めることができることが判った。特に、キセノンを用いた場合、ドライ酸化のみならず、減圧ウェット酸化、常圧ウェット酸化においても良好な増速酸化効果を得ることができた。また、常圧ウェット酸化で十分な増速酸化効果を得ることができないアルゴンを用いた場合にも、減圧ウェット酸化では十分な増速酸化効果を得ることができた。
【００４１】
図１４は、６ｎｍの犠牲酸化膜を介して加速エネルギー１０〜２０ｋｅＶ、ドーズ量０〜５×１０14ｃｍ-2としてキセノンイオンをイオン注入した後、犠牲酸化膜を除去し、次いで熱酸化によりシリコン酸化膜を形成した試料におけるシリコン酸化膜膜厚の違いを示すグラフである。図中、○印がドライ酸化の場合を、□印が減圧ウェット酸化の場合を、△印が６００℃のアニール後に減圧ウェット酸化を行った場合を示している。
【００４２】
図示するように、ドーズ量の増加とともにシリコン酸化膜の膜厚は増加する。加速エネルギーが１０ｋｅＶの場合、ドーズ量が１×１０13ｃｍ-2のときに約４〜８％、ドーズ量が１×１０14ｃｍ-2のときに約１０〜２０％、３×１０14ｃｍ-2のときに約３０〜４５％、５×１０14ｃｍ-2のときに約５０〜６０％の膜厚増加量となる。また、加速エネルギーが２０ｋｅＶのときには膜厚増加量が若干減少するが、ドーズ量が５×１０14ｃｍ-2のときに約３０〜５０％となる。
【００４３】
ドライ酸化の場合と減圧ウェット酸化の場合を比較すると、ハロゲンを用いた場合と同様に、ドライ酸化の方が膜厚増加量は多い。しかしながら、減圧ウェット酸化を用いた場合でも、最大で約５０％の膜厚増加量を得ることができる。
【００４４】
キセノンを用いた特徴は、イオン注入後、酸化前にアニールを行うことによっても、増速酸化の効果を得ることができる点にある。アルゴンを用いた場合には、増速酸化の効果は小さくなってしまう。酸化前にアニールを行うことにはイオン注入によりシリコン基板中に導入されたダメージを回復する効果がある。したがって、その後に形成されたシリコン酸化膜或いはシリコン基板の信頼性を向上することができる。
【００４５】
なお、犠牲酸化膜の膜厚、イオンの加速エネルギーは、ハロゲンを用いる場合と同様に設定することが望ましい。
【００４６】
本発明による第３の半導体装置の製造方法は、ゲート絶縁膜を形成する熱酸化の前に、窒素イオンによるイオン注入を行い、その後のゲート絶縁膜の形成にドライ酸化と減圧下でのウェット酸化とを組み合わせた酸化方法を適用することに特徴がある。
【００４７】
図１５は、６ｎｍの犠牲酸化膜を介して加速エネルギー５ｋｅＶ、ドーズ量０〜４×１０14ｃｍ-2として窒素イオン（Ｎ+）をイオン注入した後、犠牲酸化膜を除去し、次いで減圧ウェット酸化によりシリコン酸化膜を形成した試料におけるシリコン酸化膜膜厚の違いを示すグラフである。
【００４８】
図示するように、窒素イオン注入と減圧ウェット酸化を組み合わせると、窒素イオン注入による減速酸化の効果は得られるが、その度合いは加速エネルギーを５ｋｅＶ、ドーズ量を４×１０14ｃｍ-2とした場合で約７％程度であり、約２０％程度の減速酸化効果のあるドライ酸化の場合と比較すると増速酸化膜厚は小さい。
【００４９】
そこで、本願発明者等が、減速酸化の効果を発揮しつつウェット酸化膜のメリットを得ることができる酸化方法について鋭意検討を行った結果、ゲート絶縁膜を形成する熱酸化の前に、窒素イオンによるイオン注入を行い、その後のゲート絶縁膜の形成にドライ酸化と減圧下でのウェット酸化とを組み合わせることがきわめて有効であることが初めて明らかとなった。
【００５０】
図１６は、６ｎｍの犠牲酸化膜を介して窒素イオン注入を行った後、犠牲酸化膜を除去し、次いで種々の酸化方法によりシリコン酸化膜を形成した試料におけるシリコン酸化膜膜厚の違いを示すグラフである。図中、○印が７５０℃のドライ酸化により３ｎｍのシリコン酸化膜を形成した場合、●印が６００℃１時間の窒素アニールを行った後にドライ酸化により３ｎｍのシリコン酸化膜を形成した場合、□印が７５０℃のドライ酸化により４ｎｍのシリコン酸化膜を形成した場合、■印が６００℃１時間の窒素アニールを行った後にドライ酸化により４ｎｍのシリコン酸化膜を形成した場合、△印が９００℃のドライ酸化により３ｎｍのシリコン酸化膜を形成した場合、▽印が７５０℃のドライ酸化で４ｎｍのシリコン酸化膜を形成した後、減圧ウェット酸化雰囲気で３０分間の処理を行った場合、▼印が１０１５℃１０秒の窒素アニールを行った後、７５０℃のドライ酸化で４ｎｍのシリコン酸化膜を形成し、その後、減圧ウェット酸化雰囲気で３０分間の処理を行った場合を示している。
【００５１】
図１６から、７５０℃のドライ酸化により４ｎｍのシリコン酸化膜を形成すると、約２０％の減速酸化が見られる（□印を参照）。特に、酸化前に６００℃１時間の窒素アニールを行うことにより、減速酸化の割合を約３０％程度まで高めることができる（■印を参照）。
【００５２】
ドライ酸化により３ｎｍのシリコン酸化膜を形成する場合（○印及び●印を参照）、減速酸化は見られるが、その度合いは４ｎｍのシリコン酸化膜を形成する場合よりも小さい。これは、３ｎｍの酸化では注入した窒素が酸化反応に十分寄与しないためと考えられる。したがって、減速酸化の効果を十分に発揮するには４ｎｍ以上のシリコン酸化膜を形成することが効果的である。
【００５３】
ドライ酸化により４ｎｍのシリコン酸化膜を形成した後、減圧ウェット酸化雰囲気にて３０分間の処理を行い、トータル約５．５ｎｍのシリコン酸化膜を形成する場合（▽印を参照）、約３０％の減速酸化が見られる。殊に、この条件ではドライ酸化後にウェット酸化を行っており、ウェット酸化膜と同等の酸化膜信頼性を得ることができる。但し、ドライ酸化前に１０１５℃１０秒の窒素アニールを行うと、減速酸化の効果は見られない。
【００５４】
また、Ｎ+イオン注入を行う場合とＮ2+注入を行う場合とを比較すると、Ｎ+イオン注入を行う場合の方が減速酸化の効果が大きい。これは、Ｎ2+はＮ+と比較して質量が大きいことから基板に与えるダメージが大きいため増速酸化の効果が現れているためと考えられる。したがって、減速酸化を目的とする窒素イオン注入にはＮ+イオンを用いることが有効であると考えられる。
【００５５】
このように、窒素イオンによる減速酸化により良質なシリコン酸化膜を得るためには、窒素イオン注入の後、ドライ酸化と減圧ウェット酸化とを組み合わせた酸化を行うことが有効である。
【００５６】
本発明による第４の半導体装置の製造方法は、上記第１の半導体装置の製造方法においてイオン注入の代わりに、犠牲酸化膜を形成した半導体基板をハロゲン元素を含むプラズマ雰囲気中に曝してハロゲン元素を半導体基板内部に導入する処理を行うものである。
【００５７】
この方法は、増速酸化を促進する元素を導入する点でイオン注入を用いる場合と同様であり、これによりもたらされる効果は上記第１の半導体装置の製造方法と同様である。
【００５８】
プラズマを用いてハロゲン元素を基板内に導入する方法としては、例えば、Ｆ2、ＡｒＦ、ＫｒＦ、ＸｅＦ、Ｃｌ2、ＡｒＣｌ、ＫｒＣｌ、ＸｅＣｌ、Ｂｒ2、ＡｒＢｒ、ＫｒＢｒ、ＸｅＢｒ、Ｉ2、ＡｒＩ、ＫｒＩ、ＸｅＩなどのガスを真空装置内に導入してマグネトロンプラズマ処理を行う方法を適用することができる。
【００５９】
例えば、これらガスを真空装置内に導入し、圧力０．０１〜１０Ｐａ下でシリコン基板の裏面から１ｋＶ以内の負電圧となるように基板バイアスを加え、それとほぼ同時に並行平板電極に２００〜２０００Ｗ程度のｒｆ（例えば１３．５６ＭＨｚ）又はマイクロ波の電磁波を導入して放電を起こし、シリコン基板を１０秒〜３分間程度プラズマに曝すことにより、ハロゲン元素をシリコン基板内に導入することができる。また、ｒｆ又はマイクロ波を印加する代わりに、電子ビームを照射してハロゲン元素をイオン化し、シリコン基板にハロゲンイオンを照射するようにしてもよい。また、ＥＣＲのようなイオン源を用い、イオン化したハロゲンイオンをシリコン基板に照射してもよい。
【００６０】
ハロゲン元素のシリコン基板内部における濃度分布は、ガスの分圧制御、放電電圧の制御、シリコン基板表面の保護膜の厚さの制御によって行うことができる。これらパラメータの制御により、シリコン基板表面での濃度を１×１０19ｃｍ-2〜１０22ｃｍ-2程度まで変化することができる。
【００６１】
ハロゲン元素は、シリコン基板表面から基板内部に向かって濃度が低下するように分布する。分布幅は、５〜１０ｎｍ程度、最大で２０〜３０ｎｍ程度である。
【００６２】
なお、シリコン基板をプラズマに曝す処理では、シリコン基板表面を保護膜で覆っておくことが重要であり、例えば、５〜１０ｎｍ程度のシリコン酸化膜を形成する。導入するハロゲンの濃度を高く設定する場合には、用いるガスに応じて保護膜の材料を代えてもよい。
【００６３】
また、必要に応じて、これらハロゲンガスに希ガスなどのガスを添加して混合ガスにしてもよい。
【００６４】
すなわち、上記目的は、シリコン基板の第１の領域に、ハロゲン元素又はアルゴンを選択的に導入する工程と、ハロゲン元素又はアルゴンを導入した前記シリコン基板を、減圧下でウェット酸化することにより、前記第１の領域と異なる前記シリコン基板の第２の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、それぞれ形成する工程とを有することを特徴とする半導体装置の製造方法によって達成される。
【００６５】
また、上記目的は、シリコン基板の第１の領域に、沃素、クリプトン又はキセノンを選択的に導入する工程と、沃素、クリプトン又はキセノンを導入した前記シリコン基板を減圧下でウェット酸化することにより、前記第１の領域と異なる前記シリコン基板の第２の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、それぞれ形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００６６】
また、上記目的は、シリコン基板の第１の領域に窒素を選択的に導入する工程と、窒素を導入した前記シリコン基板を、ドライ酸化した後に減圧下でウェット酸化することにより、前記第１の領域と異なる前記シリコン基板の第２の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より薄い第２のシリコン酸化膜を、それぞれ形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００６７】
また、上記目的は、シリコン基板の第１の領域に、ハロゲン元素又は希ガスを第１の濃度で選択的に導入する工程と、前記第１の領域と異なる前記シリコン基板の第２の領域に、ハロゲン元素又は希ガスを前記第１の濃度よりも多い第２の濃度で選択的に導入する工程と、前記第１の領域及び前記第２の領域にハロゲン元素又は希ガスを導入した前記シリコン基板を減圧下でウェット酸化することにより、前記第１の領域及び前記第２の領域と異なる前記シリコン基板の第３の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、前記第２の領域に前記第２のシリコン酸化膜より厚い第３のシリコン酸化膜を、それぞれ形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００６８】
また、上記目的は、シリコン基板の第１の領域に、ハロゲン元素又は希ガスを選択的に導入する工程と、前記第１の領域と異なる前記シリコン基板の第２の領域に、窒素を選択的に導入する工程と、ハロゲン元素又は希ガス及び窒素を導入した前記シリコン基板を、ドライ酸化した後に減圧下でウェット酸化することにより、前記第１の領域及び前記第２の領域と異なる前記シリコン基板の第３の領域に第１のシリコン酸化膜を、前記第１の領域に前記第１のシリコン酸化膜より厚い第２のシリコン酸化膜を、前記第２の領域に前記第１のシリコン酸化膜より薄い第３のシリコン酸化膜を、それぞれ形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００６９】
また、上記の半導体装置の製造方法において、前記シリコン基板上に形成された絶縁膜を介して、ハロゲン元素、沃素、アルゴン、クリプトン、キセノン、希ガス又は窒素を導入するようにしてもよい。
【００７０】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置の製造方法について図１７及び図１８を用いて説明する。
【００７１】
図１７及び図１８は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００７２】
まず、例えばシャロートレンチ法により、シリコン基板１０に埋め込まれた素子分離膜１２を形成する。これにより、素子分離膜１２により素子領域１４、１６を画定する（図１７（ａ））。なお、本実施形態では、素子領域１４を厚いゲート絶縁膜を形成する領域とし、素子領域１６を薄いゲート絶縁膜を形成する領域とする。例えばＤＲＡＭでは、素子領域１４をメモリセル領域とし、素子領域１６を周辺回路領域とすることができる。
【００７３】
次いで、熱酸化法により、素子分離膜１２により画定された素子領域上に、例えば膜厚約６ｎｍのシリコン酸化膜よりなる犠牲酸化膜１８を形成する（図１７（ｂ））。
【００７４】
次いで、通常のリソグラフィー技術により、素子領域１４を露出し、素子領域１６を覆うフォトレジスト膜２０を形成する。
【００７５】
次いで、フォトレジスト膜２０をマスクとして、シリコン基板１０に弗素イオンをイオン注入する。例えば、弗素イオンを、加速エネルギー５ｋｅＶ、ドーズ量５×１０14ｃｍ-2としてイオン注入する（図１７（ｃ））。
【００７６】
次いで、フォトレジスト膜２０を除去した後、弗酸系の水溶液を用いたウェットエッチングにより、犠牲酸化膜１８を除去する。なお、犠牲酸化膜１８を除去した後、ＳＣ−１、ＳＣ−２等の薬液を用いた処理を行い、シリコン基板１０の表面にケミカル酸化膜を形成してもよい。
【００７７】
次いで、減圧ウェット酸化法によりシリコン基板１０を熱酸化し、素子領域１４上にシリコン酸化膜よりなるゲート絶縁膜２２を、素子領域１６上にシリコン酸化膜よりなるゲート絶縁膜２４をそれぞれ形成する。このとき、素子領域１４には弗素イオンが導入されているため、素子領域１４では増速酸化が生じる。これにより、素子領域１４には厚いゲート絶縁膜２２が、素子領域１６には薄いゲート絶縁膜２４が形成される（図１７（ｄ））。例えば、酸化温度を７５０℃、成膜室の圧力を４０Ｔｏｒｒ、水素流量を３リットル、酸素流量を３リットル、窒素流量を２０リットル、塩酸の流量を５％とし、弗素イオン注入を行っていないシリコン基板における狙い膜厚を４．５ｎｍとして熱酸化を行うと、素子領域１４には膜厚約５．１ｎｍのシリコン酸化膜よりなるゲート絶縁膜２２が形成され、素子領域１６には膜厚約４．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜２４が形成される。こうして、イオン注入による増速酸化の効果を発揮しつつ、良質のウェット酸化膜を形成することができる。
【００７８】
次いで、ＮＯ雰囲気中にて９００℃、３０分間のアニールを行い、ゲート絶縁膜２２、２４とシリコン基板１０との界面に窒素を導入する。これにより、シリコン窒化酸化膜よりなるゲート絶縁膜２２、２４とする。なお、アニール温度は、界面に窒素を導入しうる温度を適宜選択すればよく、典型的には７００〜１１００℃とすることができる。
【００７９】
なお、ゲート絶縁膜をシリコン窒化酸化膜により形成することはゲート絶縁膜の信頼性を向上する観点から望ましい。また、弗素はボロンの拡散を促進するがあるため、シリコン窒化酸化膜よりなるゲート絶縁膜２２、２４を形成することにより、Ｐ型トランジスタのゲート抵抗やソース／ドレイン抵抗の増加を抑えるという効果もある。増速酸化を目的として弗素をイオン注入する本実施形態による半導体装置の製造方法では、ボロンの拡散を抑制する観点から、ゲート絶縁膜２２、２４としてはシリコン窒化酸化膜を適用することが好ましい。
【００８０】
次いで、ゲート絶縁膜２２、２４上に、ゲート電極２６を形成する。例えば、ＣＶＤ法によりポリシリコン膜とタングステンシリサイド膜とを堆積した後、通常のリソグラフィー技術及びエッチング技術を用いてタングステンシリサイド膜とポリシリコン膜とをパターニングし、ポリシリコン膜とタングステンシリサイド膜との積層膜よりなるポリサイド構造のゲート電極２６を形成する。
【００８１】
次いで、ゲート電極２６をマスクとして素子領域１４、１６にイオン注入を行い、素子領域１４にメモリセルトランジスタのソース／ドレイン拡散層２８を、素子領域１６に周辺回路トランジスタのソース／ドレイン拡散層のエクステンション領域３０を形成する（図１８（ａ））。例えば、Ｎ型トランジスタ形成領域には、加速エネルギーを１０ｋｅＶ、ドーズ量を５×１０14ｃｍ-2として砒素（Ａｓ）イオンをイオン注入し、Ｐ型トランジスタ形成領域には、加速エネルギーを１０ｋｅＶ、ドーズ量を５×１０14ｃｍ-2としてＢＦ2イオンをイオン注入する。
【００８２】
次いで、全面に、例えばＣＶＤ法によりシリコン酸化膜を堆積した後にエッチバックし、ゲート電極２６の側壁にサイドウォール絶縁膜３２を形成する（図１８（ｂ））。
【００８３】
次いで、ゲート電極２６及びサイドウォール絶縁膜３２をマスクとして素子領域１６にイオン注入を行い、周辺回路トランジスタのソース／ドレイン拡散層３４を形成する。例えば、Ｎ型トランジスタ形成領域には、加速エネルギーを５０ｋｅＶ、ドーズ量を３×１０15ｃｍ-2として砒素イオンをイオン注入し、Ｐ型トランジスタ形成領域には、加速エネルギーを４０ｋｅＶ、ドーズ量を３×１０15ｃｍ-2としてＢＦ2イオンをイオン注入する。
【００８４】
こうして、素子領域１４に膜厚が薄いゲート絶縁膜２２を有するメモリセルトランジスタを、素子領域１６に膜厚が厚いゲート絶縁膜を有する周辺回路トランジスタを形成する（図１８（ｃ））。
【００８５】
このように、本実施形態によれば、弗素イオンを選択的にイオン注入した後、ゲート絶縁膜を形成するための熱酸化を行うので、弗素イオン注入を行った領域のゲート絶縁膜の膜厚を選択的に厚くすることができる。また、ウェット酸化によりゲート絶縁膜を形成するので、ドライ酸化により形成した場合よりもゲート絶縁膜の信頼性を向上することができる。
【００８６】
なお、上記実施形態では、増速酸化を促進するイオン種として弗素イオンを用いたが、弗素イオンの代わりに、沃素イオンなどのハロゲンイオン、キセノンイオンを用いてもよい。
【００８７】
沃素イオンを用いる場合、例えば、加速エネルギーを１０ｋｅＶ、ドーズ量を５×１０14ｃｍ-2とすることにより、素子領域１４に膜厚約７．８ｎｍのシリコン酸化膜よりなるゲート絶縁膜２２を、素子領域１６に膜厚約４．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜２４を形成することができる（図１２参照）。
【００８８】
また、キセノンイオンを用いる場合、例えば、加速エネルギーを１０ｋｅＶ、ドーズ量を５×１０14ｃｍ-2とすることにより、素子領域１４に膜厚約６．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜２２を、素子領域１６に膜厚約４．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜２４を形成することができる（図１４参照）。また、キセノンイオンを用いる場合、酸化前に、例えば６００℃、１時間のアニールを行ってもよい。
【００８９】
また、弗素イオンとともに他のイオンを注入してもよい。例えば、沃素イオン、キセノンイオン、クリプトン（Ｋｒ）イオン、アルゴンイオン、ゲルマニウム（Ｇｅ）イオン、シリコンイオンなどのイオンを弗素イオンとともにイオン注入することにより、増速酸化の効果を更に高めることができる。弗素は絶縁膜の信頼性を向上する効果を有することから、これらイオンを単独でイオン注入する場合よりも基板のダメージを改善することができるという効果もある。
【００９０】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図１９及び図２０を用いて説明する。なお、図１７及び図１８に示す第１実施形態による半導体装置の製造方法と同様の構成要素には同様の符号を付し説明を省略し或いは簡略にする。
【００９１】
図１９及び図２０は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９２】
まず、例えばシャロートレンチ法により、シリコン基板１０に埋め込まれた素子分離膜１２を形成する。これにより、素子分離膜１２により素子領域３６、１４、１６を画定する（図１９（ａ））。なお、本実施形態では、素子領域３６を厚いゲート絶縁膜を形成する領域とし、素子領域１６を薄いゲート絶縁膜を形成する領域とし、素子領域１４を素子領域３６のゲート絶縁膜よりも薄いが素子領域１６のゲート絶縁膜よりは厚いゲート絶縁膜を形成する領域とする。例えばＤＲＡＭでは、素子領域１４をメモリセル領域とし、素子領域１６を周辺回路領域とし、素子領域３６を入出力トランジスタ等の高耐圧トランジスタの形成領域とすることができる。
【００９３】
次いで、熱酸化法により、素子分離膜１２により画定された素子領域上に、例えば膜厚約６ｎｍのシリコン酸化膜よりなる犠牲酸化膜１８を形成する（図１９（ｂ））。
【００９４】
次いで、通常のリソグラフィー技術により、素子領域３６を露出し、素子領域１４、１６を覆うフォトレジスト膜３８を形成する。
【００９５】
次いで、フォトレジスト膜３８をマスクとして、シリコン基板１０に弗素イオンをイオン注入する。例えば、弗素イオンを、加速エネルギー５ｋｅＶ、ドーズ量４×１０14ｃｍ-2としてイオン注入する（図１９（ｃ））。
【００９６】
次いで、フォトレジスト膜３８を除去した後、通常のリソグラフィー技術により、素子領域３６、１４を露出し、素子領域１６を覆うフォトレジスト膜４０を形成する。
【００９７】
次いで、フォトレジスト膜４０をマスクとして、シリコン基板１０に弗素イオンをイオン注入する。例えば、弗素イオンを、加速エネルギー５ｋｅＶ、ドーズ量１×１０14ｃｍ-2としてイオン注入する（図２０（ａ））。
【００９８】
これら２回のイオン注入により、素子領域３６にはドーズ量５×１０14ｃｍ-2の弗素が、素子領域１４にはドーズ量１×１０14ｃｍ-2の弗素が導入される。
【００９９】
次いで、フォトレジスト膜４０を除去した後、弗酸系の水溶液を用いたウェットエッチングにより、犠牲酸化膜１８を除去する。
【０１００】
次いで、減圧ウェット酸化法によりシリコン基板１０を熱酸化し、素子領域１４上にシリコン酸化膜よりなるゲート絶縁膜２２を、素子領域１６上にシリコン酸化膜よりなるゲート絶縁膜２４を、素子領域３６上にシリコン酸化膜よりなるゲート絶縁膜４２をそれぞれ形成する。このとき、素子領域３６、１４には弗素イオンが導入されているため、素子領域３６、１４では増速酸化が生じる。また、素子領域３６には素子領域１４より多くの弗素イオンが導入されているため、素子領域３６では素子領域１４よりも多くの増速酸化が生じる。これにより、素子領域３６には厚いゲート絶縁膜４２が、素子領域１６には薄いゲート絶縁膜２４が、素子領域１４にはゲート絶縁膜４２より薄いがゲート絶縁膜２４よりは厚いゲート絶縁膜２２が形成される（図２０（ｂ））。例えば、酸化温度を７５０℃、成膜室の圧力を４０Ｔｏｒｒ、水素流量を３リットル、酸素流量を３リットル、窒素流量を２０リットル、塩酸の流量を５％とし、弗素イオン注入を行っていないシリコン基板における狙い膜厚を４．５ｎｍとして熱酸化を行うと、素子領域３６には膜厚約５．１ｎｍのシリコン酸化膜よりなるゲート絶縁膜４２が形成され、素子領域１６には膜厚約４．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜２４が形成され、素子領域１４には膜厚約４．７ｎｍのシリコン酸化膜よりなるゲート絶縁膜２２が形成される。こうして、イオン注入による増速酸化の効果を発揮しつつ、良質のウェット酸化膜を形成することができる。
【０１０１】
次いで、第１実施形態による半導体装置の製造方法と同様にして、ゲート電極２６、ソース／ドレイン拡散層２８、３４等を形成する（図２０（ｃ））。
【０１０２】
このように、本実施形態によれば、弗素イオンを選択的にイオン注入した後、ゲート絶縁膜を形成するための熱酸化を行うので、弗素イオン注入を行った領域のゲート絶縁膜の膜厚を選択的に厚くすることができる。また、ドーズ量の異なる弗素イオン注入を異なる領域に行うので、これら領域の増速酸化膜厚を変えることができる。また、ウェット酸化によりゲート絶縁膜を形成するので、ドライ酸化により形成した場合よりもゲート絶縁膜の信頼性を向上することができる。
【０１０３】
なお、上記実施形態では、増速酸化を促進するイオン種として弗素イオンを用いたが、弗素イオンの代わりに、沃素イオンなどのハロゲンイオン、キセノンイオンを用いてもよい。
【０１０４】
また、上記実施形態では、３種類の異なる膜厚のゲート絶縁膜を形成したが、４種類以上の厚さのゲート絶縁膜を形成するようにしてもよい。
【０１０５】
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図２１及び図２２を用いて説明する。なお、図１７乃至図２０に示す第１及び第２実施形態による半導体装置の製造方法と同様の構成要素には同様の符号を付し説明を省略し或いは簡略にする。
【０１０６】
図２１及び図２２は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１０７】
まず、例えばシャロートレンチ法により、シリコン基板１０に埋め込まれた素子分離膜１２を形成する。これにより、素子分離膜１２により素子領域３６、１４、１６を画定する（図２１（ａ））。
【０１０８】
次いで、熱酸化法により、素子分離膜１２により画定された素子領域上に、例えば膜厚約６ｎｍのシリコン酸化膜よりなる犠牲酸化膜１８を形成する（図２１（ｂ））。
【０１０９】
次いで、通常のリソグラフィー技術により、素子領域３６を露出し、素子領域１４、１６を覆うフォトレジスト膜４６を形成する。
【０１１０】
次いで、フォトレジスト膜４６をマスクとして、シリコン基板１０にキセノンイオンをイオン注入する。例えば、キセノンイオンを、加速エネルギー１０ｋｅＶ、ドーズ量５×１０14ｃｍ-2としてイオン注入する（図２１（ｃ））。
【０１１１】
次いで、フォトレジスト膜４６を除去した後、通常のリソグラフィー技術により、素子領域１４を露出し、素子領域３６、１６を覆うフォトレジスト膜４８を形成する。
【０１１２】
次いで、フォトレジスト膜４８をマスクとして、シリコン基板１０に弗素イオンをイオン注入する。例えば、弗素イオンを、加速エネルギー５ｋｅＶ、ドーズ量５×１０14ｃｍ-2としてイオン注入する（図２２（ａ））。
【０１１３】
次いで、フォトレジスト膜４８を除去した後、弗酸系の水溶液を用いたウェットエッチングにより、犠牲酸化膜１８を除去する。
【０１１４】
次いで、減圧ウェット酸化法によりシリコン基板１０を熱酸化し、素子領域１４上にシリコン酸化膜よりなるゲート絶縁膜２２を、素子領域１６上にシリコン酸化膜よりなるゲート絶縁膜２４を、素子領域３６上にシリコン酸化膜よりなるゲート絶縁膜４２をそれぞれ形成する。このとき、素子領域３６にはキセノンイオンが導入されており、１４には弗素イオンが導入されているため、素子領域３６、１４では増速酸化が生じる。また、素子領域３６では素子領域１４よりも多くの増速酸化が生じる。これにより、素子領域３６には厚いゲート絶縁膜４２が、素子領域１６には薄いゲート絶縁膜２４が、素子領域１４にはゲート絶縁膜４２より薄いがゲート絶縁膜２４よりは厚いゲート絶縁膜２２が形成される（図２２（ｂ））。例えば、酸化温度を７５０℃、成膜室の圧力を４０Ｔｏｒｒ、水素流量を３リットル、酸素流量を３リットル、窒素流量を２０リットル、塩酸の流量を５％とし、弗素イオン注入を行っていないシリコン基板における狙い膜厚を４．５ｎｍとして熱酸化を行うと、素子領域３６には膜厚約６．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜４２が形成され、素子領域１６には膜厚約４．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜２４が形成され、素子領域１４には膜厚約５．１ｎｍのシリコン酸化膜よりなるゲート絶縁膜２２が形成される。こうして、イオン注入による増速酸化の効果を発揮しつつ、良質のウェット酸化膜を形成することができる。
【０１１５】
次いで、第１実施形態による半導体装置の製造方法と同様にして、ゲート電極２６、ソース／ドレイン拡散層２８、３４等を形成する（図２２（ｃ））。
【０１１６】
このように、本実施形態によれば、キセノンイオン及び弗素イオンを選択的にイオン注入した後、ゲート絶縁膜を形成するための熱酸化を行うので、イオン注入を行った領域のゲート絶縁膜の膜厚を選択的に厚くすることができる。また、増速酸化効果の異なるキセノン及び弗素を異なる領域にイオン注入するので、これら領域の増速酸化膜厚を変えることができる。また、ウェット酸化によりゲート絶縁膜を形成するので、ドライ酸化により形成した場合よりもゲート絶縁膜の信頼性を向上することができる。
【０１１７】
なお、上記実施形態では、増速酸化を促進するイオン種として弗素イオンを用いたが、弗素イオンの代わりに、沃素イオンなどのハロゲンイオンを用いてもよい。
【０１１８】
また、上記実施形態では、３種類の異なる膜厚のゲート絶縁膜を形成したが、４種類以上の厚さのゲート絶縁膜を形成するようにしてもよい。
【０１１９】
［第４実施形態］
本発明の第４実施形態による半導体装置の製造方法について図２３及び図２４を用いて説明する。なお、図１７乃至図２２に示す第１乃至第３実施形態による半導体装置の製造方法と同様の構成要素には同様の符号を付し説明を省略し或いは簡略にする。
【０１２０】
図２３及び図２４は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１２１】
まず、例えばシャロートレンチ法により、シリコン基板１０に埋め込まれた素子分離膜１２を形成する。これにより、素子分離膜１２により素子領域３６、１４、１６を画定する（図２３（ａ））。
【０１２２】
次いで、熱酸化法により、素子分離膜１２により画定された素子領域上に、例えば膜厚約６ｎｍのシリコン酸化膜よりなる犠牲酸化膜１８を形成する（図２３（ｂ））。
【０１２３】
次いで、通常のリソグラフィー技術により、素子領域３６を露出し、素子領域１４、１６を覆うフォトレジスト膜４６を形成する。
【０１２４】
次いで、フォトレジスト膜４６をマスクとして、シリコン基板１０に弗素イオンをイオン注入する。例えば、弗素イオンを、加速エネルギー５ｋｅＶ、ドーズ量５×１０14ｃｍ-2としてイオン注入する（図２３（ｃ））。
【０１２５】
次いで、フォトレジスト膜４６を除去した後、通常のリソグラフィー技術により、素子領域１６を露出し、素子領域３６、１４を覆うフォトレジスト膜４４を形成する。
【０１２６】
次いで、フォトレジスト膜４４をマスクとして、シリコン基板１０に窒素イオンをイオン注入する。例えば、窒素イオン（Ｎ+）を、加速エネルギー５ｋｅＶ、ドーズ量を４×１０14ｃｍ-2としてイオン注入する（図２４（ａ））。
【０１２７】
次いで、フォトレジスト膜４４を除去した後、弗酸系の水溶液を用いたウェットエッチングにより、犠牲酸化膜１８を除去する。
【０１２８】
次いで、ドライ酸化と減圧ウェット酸化とを組み合わせた熱酸化法により、シリコン基板１０を熱酸化し、素子領域１４上にシリコン酸化膜よりなるゲート絶縁膜２２を、素子領域１６上にシリコン酸化膜よりなるゲート絶縁膜２４を、素子領域３６上にシリコン酸化膜よりなるゲート絶縁膜４２をそれぞれ形成する。このとき、素子領域３６には弗素イオンが導入されており、１６には窒素イオンが導入されているため、素子領域３６では増速酸化が生じ、素子領域１６では減速酸化が生じる。これにより、素子領域３６には厚いゲート絶縁膜４２が、素子領域１６には薄いゲート絶縁膜２４が、素子領域１４にはゲート絶縁膜４２より薄いがゲート絶縁膜２４よりは厚いゲート絶縁膜２２が形成される（図２４（ｂ））。例えば、７５０℃で４ｎｍ相当のドライ酸化を行った後、酸化温度を７５０℃、成膜室の圧力を４０Ｔｏｒｒ、水素流量を３リットル、酸素流量を３リットル、窒素流量を２０リットル、塩酸の流量を５％とし、弗素イオン注入を行っていないシリコン基板における狙い膜厚を５．５ｎｍとして減圧ウェット酸化を行うと、素子領域３６には膜厚約６．８ｎｍのシリコン酸化膜よりなるゲート絶縁膜４２が形成され、素子領域１６には膜厚約４．０ｎｍのシリコン酸化膜よりなるゲート絶縁膜２４が形成され、素子領域１４には膜厚約５．５ｎｍのシリコン酸化膜よりなるゲート絶縁膜２２が形成される。こうして、イオン注入による増速酸化の効果を発揮しつつ、良質のウェット酸化膜を形成することができる。
【０１２９】
次いで、第１実施形態による半導体装置の製造方法と同様にして、ゲート電極２６、ソース／ドレイン拡散層２８、３４等を形成する（図２４（ｃ））。
【０１３０】
このように、本実施形態によれば、弗素イオン及び窒素イオンを選択的にイオン注入した後、ゲート絶縁膜を形成するための熱酸化としてドライ酸化と減圧ウェット酸化を組み合わせた熱酸化を行うので、イオン注入を行った領域のゲート絶縁膜の膜厚を選択的に厚く或いは薄くすることができる。また、ウェット酸化によりゲート絶縁膜を形成するので、ドライ酸化により形成した場合よりもゲート絶縁膜の信頼性を向上することができる。
【０１３１】
なお、上記実施形態では、増速酸化を促進するイオン種として弗素イオンを用いたが、弗素イオンの代わりに、沃素イオンなどのハロゲンイオンを用いてもよい。
【０１３２】
また、上記実施形態では、ドライ酸化後にウェット酸化を行う酸化方法によりゲート絶縁膜を形成したが、窒素による減速酸化が少なくてもよい場合にはゲート絶縁膜の形成に減圧ウェット酸化を用いてもよい。
【０１３３】
また、上記実施形態では、３種類の異なる膜厚のゲート絶縁膜を形成したが、４種類以上の厚さのゲート絶縁膜を形成するようにしてもよい。
【０１３４】
［第５実施形態］
本発明の第５実施形態による半導体装置の製造方法について図２５を用いて説明する。なお、図１７乃至図２４に示す第１乃至第３実施形態による半導体装置の製造方法と同様の構成要素には同様の符号を付し説明を省略し或いは簡略にする。
【０１３５】
図２５は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１３６】
まず、例えばシャロートレンチ法により、シリコン基板１０に埋め込まれた素子分離膜１２を形成する。これにより、素子分離膜１２により素子領域１４、１６を画定する（図２５（ａ））。
【０１３７】
次いで、熱酸化法により、素子分離膜１２により画定された素子領域上に、例えば膜厚約６ｎｍのシリコン酸化膜よりなる犠牲酸化膜１８を形成する（図２５（ｂ））。
【０１３８】
次いで、通常のリソグラフィー技術により、素子領域１４を露出し、素子領域１６を覆うフォトレジスト膜２０を形成する。なお、フォトレジスト膜２０には、ハロゲン元素を含む気体に対してエッチング耐性のある材料を適用する。
【０１３９】
次いで、フォトレジスト２０を形成したシリコン基板を、弗素プラズマに曝し、シリコン基板１０の素子領域１４に選択的に弗素を導入する（図２５（ｃ））。
【０１４０】
例えば、まず、シリコン基板１０をマグネトロンプラズマ処理を行う真空装置内に導入した後、真空装置内に弗素を含むガス、例えばＦ2ガスを導入する。次いで、圧力０．０１〜１０Ｐａ下で、シリコン基板１０の裏面から１ｋＶ以内の負電圧となるように基板バイアスを加え、それとほぼ同時に並行平板電極に２００〜２０００Ｗ程度のｒｆ（例えば１３．５６ＭＨｚ）又はマイクロ波の電磁波を導入して放電を起こし、シリコン基板１０を１０秒〜３分間程度弗素プラズマに曝す。こうして、シリコン基板１０内に弗素を導入する。
【０１４１】
次いで、フォトレジスト膜２０を除去した後、弗酸系の水溶液を用いたウェットエッチングにより、犠牲酸化膜１８を除去する。
【０１４２】
次いで、減圧ウェット酸化法によりシリコン基板１０を熱酸化し、素子領域１４上にシリコン酸化膜よりなるゲート絶縁膜２２を、素子領域１６上にシリコン酸化膜よりなるゲート絶縁膜２４をそれぞれ形成する。このとき、素子領域１４には弗素イオンが導入されているため、素子領域１４では増速酸化が生じる。これにより、素子領域１４には厚いゲート絶縁膜２２が、素子領域１６には薄いゲート絶縁膜２４が形成される（図２５（ｄ））。こうして、弗素プラズマ処理による増速酸化の効果を発揮しつつ、良質のウェット酸化膜を形成することができる。
【０１４３】
この後、例えば図１８（ａ）〜図１８（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、素子領域１４、１６にゲート絶縁膜２２、２４の膜厚の異なるトランジスタを形成する。
【０１４４】
このように、本実施形態によれば、弗素プラズマ処理を選択的に行った後、ゲート絶縁膜を形成するための熱酸化を行うので、弗素プラズマ処理を行った領域のゲート絶縁膜の膜厚を選択的に厚くすることができる。また、ウェット酸化によりゲート絶縁膜を形成するので、ドライ酸化により形成した場合よりもゲート絶縁膜の信頼性を向上することができる。
【０１４５】
なお、上記実施形態において、ｒｆ又はマイクロ波を印加する代わりに、電子ビームを照射して弗素をイオン化し、シリコン基板１０に弗素イオンを照射してもよい。
【０１４６】
また、上記実施形態では、弗素を含むガスとしてＦ2ガスを用いた場合を示したが、例えば、ＡｒＦ、ＫｒＦ、ＸｅＦ、その他のガスを用いてもよい。また、弗素の代わりに、沃素、塩素（Ｃｌ）、臭素（Ｂｒ）を導入してもよい。この場合、例えば、Ｃｌ2、ＡｒＣｌ、ＫｒＣｌ、ＸｅＣｌ、Ｂｒ2、ＡｒＢｒ、ＫｒＢｒ、ＸｅＢｒ、Ｉ2、ＡｒＩ、ＫｒＩ、ＸｅＩなどのガスを適用することができる。
【０１４７】
また、第２乃至第４実施形態の場合と同様にして、３種類又はそれ以上の厚さの異なるゲート絶縁膜を形成するようにしてもよい。
【０１４８】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１４９】
例えば、上記実施形態では、厚いゲート酸化膜を形成する領域としてメモリセル領域を、薄いゲート酸化膜を形成する領域として周辺回路領域を例にして説明したが、これら領域に限定されるものではない。例えば、メモリセル領域を薄いゲート酸化膜を形成する領域として周辺回路領域を厚いゲート酸化膜を形成する領域としてもよいし、高耐圧系の入出力トランジスタを形成する領域のゲート絶縁膜を他の領域のゲート絶縁膜よりも厚くしてもよい。ゲート絶縁膜の厚さを作り分ける領域は、デバイス構造において適宜選択することが望ましい。
【０１５０】
また、上記実施形態では、Ｎ型トランジスタの形成方法を中心に本発明を説明したが、Ｐ型トランジスタのゲート絶縁膜の形成に適用してもよい。また、Ｎ型トランジスタとＰ型トランジスタとの間でゲート絶縁膜の膜厚を変えるようにしてもよい。
【０１５１】
また、上記実施形態では、ゲート絶縁膜の形成に本発明を適用したが、本発明は異なる絶縁膜を一の酸化工程で形成する際に広く適用することができる。例えば、フラッシュＥＥＰＲＯＭなどの不揮発性メモリでは、メモリセル領域の微細化のためにメモリセル領域には薄い素子分離膜を、周辺回路はチャージポンプ回路のような高耐圧部を必要とするため厚い素子分離膜を形成する要請がある。したがって、本発明を素子分離膜形成のための熱酸化工程に適用することにより、一回の熱酸化工程により異なる膜厚の素子分離膜を同時に形成することができる。
【０１５２】
【発明の効果】
以上の通り、本発明によれば、ハロゲンイオンを選択的にイオン注入した後、ゲート絶縁膜を形成するための熱酸化を行うので、ハロゲンイオン注入を行った領域のゲート絶縁膜の膜厚を選択的に厚くすることができる。また、ウェット酸化によりゲート絶縁膜を形成するので、ドライ酸化により形成した場合よりもゲート絶縁膜の信頼性を向上することができる。特に、ハロゲンにオンして弗素を用いた場合には、イオン注入を行わずに形成したシリコン酸化膜よりも信頼性を向上することができる。
【０１５３】
また、キセノンイオンを選択的にイオン注入した後、ゲート絶縁膜を形成するための熱酸化を行うので、イオン注入を行った領域のゲート絶縁膜の膜厚を選択的に厚くすることができる。
【０１５４】
また、窒素イオンを選択的にイオン注入した後、ゲート絶縁膜を形成するための熱酸化としてドライ酸化と減圧ウェット酸化を組み合わせた熱酸化を行うので、イオン注入を行った領域のゲート絶縁膜の膜厚を選択的に薄くすることができる。また、ウェット酸化によりゲート絶縁膜を形成するので、ドライ酸化により形成した場合よりもゲート絶縁膜の信頼性を向上することができる。
【図面の簡単な説明】
【図１】弗素イオンの注入量と増速酸化膜厚との関係を示すグラフである。
【図２】弗素イオンの加速エネルギーと増速酸化膜厚との関係を示すグラフである。
【図３】弗素イオンを注入したシリコン酸化膜におけるエッチングレートのドーズ量依存性を示すグラフである。
【図４】弗素イオンの加速エネルギーとシリコン基板に導入されるダメージとの関係を示すグラフである。
【図５】弗素イオンの注入量とシリコン酸化膜の信頼性との関係を示すグラフである。
【図６】シリコン酸化膜の形成前後におけるシリコン基板に導入されたダメージの関係を示すグラフである。
【図７】シリコン酸化膜の形成前後におけるシリコン基板中の弗素濃度分布を示すグラフである。
【図８】シリコン酸化膜の形成前後におけるシリコン酸化膜中の弗素濃度分布を示すグラフである。
【図９】弗素がウェット酸化過程で増速酸化に寄与するメカニズム及びシリコン酸化膜中の弗素が消失するメカニズムを示す図である。
【図１０】弗素イオン注入後に形成したシリコン酸化膜のＪ−Ｅ特性を示すグラフである。
【図１１】弗素イオン注入後に形成したシリコン酸化膜の高周波Ｃ−Ｖ特性を示すグラフである。
【図１２】沃素イオンの注入量及び加速エネルギーと増速酸化膜厚との関係を示すグラフである。
【図１３】沃素イオンの注入量とシリコン酸化膜の信頼性との関係を示すグラフである。
【図１４】キセノンイオンの注入量及び加速エネルギーと増速酸化膜厚との関係を示すグラフである。
【図１５】窒素イオンの注入量と増速酸化膜厚との関係を示すグラフである。
【図１６】窒素イオン注入後の熱酸化による増速酸化膜厚の酸化方法依存性を示すグラフである。
【図１７】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１８】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１９】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２０】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２１】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２２】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２３】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２４】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２５】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４、１６、３６…素子領域
１８…犠牲酸化膜
２０、３８、４０、４４、４６、４８…フォトレジスト膜
２２、２４、４２…ゲート絶縁膜
２６…ゲート電極
２８、３４…ソース／ドレイン拡散層
３０…エクステンション領域
３２…サイドウォール絶縁膜
【図１】
0004437352.tif 000002
【図２】
0004437352.tif 000003
【図３】
0004437352.tif 000004
【図４】
0004437352.tif 000005
【図５】
0004437352.tif 000006
【図６】
0004437352.tif 000007
【図７】
0004437352.tif 000008
【図８】
0004437352.tif 000009
【図９】
0004437352.tif 000010
【図１０】
0004437352.tif 000011
【図１１】
0004437352.tif 000012
【図１２】
0004437352.tif 000013
【図１３】
0004437352.tif 000014
【図１４】
0004437352.tif 000015
【図１５】
0004437352.tif 000016
【図１６】
0004437352.tif 000017
【図１７】
0004437352.tif 000018
【図１８】
0004437352.tif 000019
【図１９】
0004437352.tif 000020
【図２０】
0004437352.tif 000021
【図２１】
0004437352.tif 000022
【図２２】
0004437352.tif 000023
【図２３】
0004437352.tif 000024
【図２４】
0004437352.tif 000025
【図２５】
0004437352.tif 000026