(57)【特許請求の範囲】
【請求項１】
接点と電気的に接続される入力端子と、
入力端子を介して入力される信号を処理するとともに、接点の腐蝕を除去するための腐蝕防止電流を、入力端子を介して接点に対し通電可能な腐蝕防止電流通電手段とを含む信号処理回路を備え、
信号処理回路の入力端子と接点との間に電気的に介在するシリーズ抵抗を有し、当該シリーズ抵抗を介して前記腐蝕防止電流を通電させるとともに前記信号処理回路に入るサージを低減させてなることを特徴とする信号処理装置。
【請求項２】
周期的に変化するタイミング信号を生成し、生成されたタイミング信号を通電状態切換手段に出力するタイミング信号生成手段と、
腐蝕防止電流を通電状態を切換える通電状態切換手段とをさらに含み、
通電状態切換手段は、出力されたタイミング信号の変化に基いて、腐蝕防止電流通電の通電状態を切換えることを特徴とする請求項１に記載の信号処理装置。
【請求項３】
入力端子に腐蝕防止電流より小さい電流値の接点論理判定電流を通電可能な接点論理判定電流通電手段と、
入力端子に電気的に接続され、入力端子に印加されている電圧に基いて接点の接続状態を判定する接点論理判定手段と、
腐蝕防止電流を入力端子に通電する腐蝕防止電流通電状態と、接点論理判定電流を入力端子に通電して接点の接続状態を判定する接点論理判定状態とを切換える通電状態切換手段とが信号処理回路にさらに含まれることを特徴とする請求項１に記載の信号処理装置。
【請求項４】
周期的に変化するタイミング信号を生成し、生成されたタイミング信号を通電状態切換手段に出力するタイミング信号生成手段をさらに含み、
通電状態切換手段は、出力されたタイミング信号の変化に基いて、腐蝕防止電流通電状態と接点論理判定状態とを切換えることを特徴とする請求項３に記載の信号処理装置。
【請求項５】
接点論理判定手段は、タイミング信号の変化に基いて、接点論理判定状態における接点論理判定手段の判定結果を出力することを特徴とする請求項４に記載の信号処理装置。
【請求項６】
接点論理判定手段は、入力端子との間に腐蝕防止電流通電時に電圧を低減させる電圧低減部を含むことを特徴とする請求項３または４に記載の信号処理装置。
【請求項７】
請求項２に記載の複数の信号処理回路を備える信号処理装置であって、
周期的に変化するタイミング信号を生成するタイミング信号生成手段であって、各信号処理回路に含まれる通電状態切換手段にタイミング信号を出力するタイミング信号生成手段をさらに含み、
各信号処理回路の通電状態切換手段は、出力されたタイミング信号の変化に基いて、腐蝕防止電流通電状態と接点論理判定状態とを切換えることを特徴とする信号処理装置。
【請求項８】
タイミング信号生成手段は、変化するタイミングが異なるタイミング信号を生成し、各信号処理回路の通電状態切換手段のうち少なくとも１つの通電状態切換手段に、他の通電状態切換手段に出力されるタイミング信号と異なるタイミング信号を出力することを特徴とする請求項７に記載の信号処理装置。
【請求項９】
腐蝕防止電流通電手段は、接点論理判定手段の判定結果に基いて、腐蝕防止電流の電流値を変化させることを特徴とする請求項３〜８のうちいずれか１つに記載の信号処理装置。
【請求項１０】
接点論理判定状態と腐蝕防止電流通電状態とを通電状態切換手段によって切換えるときに生じるスパークを吸収するスパーク吸収手段をさらに含むことを特徴とする請求項２〜９のうちいずれか１つに記載の信号処理装置。
【請求項１１】
請求項１〜１０のいずれか１つに記載の信号処理装置と制御手段とを備え、
制御手段は、信号処理装置から出力される判定結果に基いて駆動装置を制御することを特徴とする制御ユニット。
【請求項１２】
接点と接続された信号処理回路の入力端子を介して、接点の腐蝕を除去するための腐蝕防止電流を当該接点に通電させる腐蝕防止電流防止方法において、
前記接点と前記入力端子との間に設けられたシリーズ抵抗を介して、前記腐蝕防止電流を前記接点に通電させるとともに、前記シリーズ抵抗が前記信号処理回路に入るサージを低減させることを特徴とする接点腐蝕防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子に電気的に接続される信号処理回路を備え、スイッチング素子の接点に腐蝕防止電流を通電可能な信号処理装置およびこれを備える制御ユニットに関する。
【背景技術】
【０００２】
図１は、従来の技術の制御ユニット１１の電気回路を示す回路図である。制御ユニット１１は、集積回路１２の入力端子１３がスイッチング素子１４に電気的に接続されている。第１の従来の技術と同様に、腐蝕防止電流をスイッチング素子１４に通電するための腐蝕防止電流通電抵抗１５が、スイッチング素子１４と入力端子１３との間に並列に接続され、集積回路１２のディスクリート部品として設けられている。さらに集積回路１２内には、入力端子１３に印加されるサージを吸収するためのサージ保護回路１６が設けられ、集積回路１２のサージ破壊を外部から抑制するためのシリーズ抵抗１８が直列的に接続されている。集積回路１２内には、入力端子１３の電圧に基いて、スイッチング素子１４の接点の論理を判定する接点論理判定手段１７が含まれる（たとえば特許文献１参照）。
【０００３】
【特許文献１】特許２８７９８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の技術では、腐蝕防止電流通電抵抗１５がディスクリート部品として設けられるので、ディスクリート部品の部品点数が増加し、複数の入力チャンネルを持つ集積回路１２が設けられる制御ユニット１０では、ディスクリート部品として相当数の部品点数が増加する（シリーズ抵抗１８は集積回路１２の外部から来るサージを集積回路１２の外で抑制する必要があるため、ディスクリート部品として構成する必要がある）。
【０００５】
本発明の目的は、信号処理回路の外部で、サージから信号処理回路を保護するとともに、信号処理回路のディスクリート部品の部品点数を低減する信号処理装置および制御ユニットを提供することである。
【課題を解決するための手段】
【０００６】
本発明（１）に従えば、腐蝕防止電流通電手段によって、接点に腐蝕防止電流を流して、接点の腐蝕を除去することができる。この腐蝕防止電流は、その電流値がシリーズ抵抗によって決定されている。またシリーズ抵抗は、信号処理回路に印加されるサージを低減し、信号処理回路の破壊を抑制しているとともに、万が一、信号処理回路がショート破壊した場合であっても、信号処理回路が損傷破壊することを防止できる。
【０００７】
本発明（２）に従えば、タイミング信号生成手段から出力されるタイミング信号の変化に基いて、通電状態切換手段が腐蝕防止電流の通電状態を切換えるので、腐蝕防止電流が通電されている状態と通電されていない状態とが周期的に切換えられている。
【０００８】
本発明（３）に従えば、腐蝕防止電流通電状態では、腐蝕防止電流通電手段によって、入力端子を介して接点に腐蝕防止電流が通電される。接点論理判定状態では、接点論理判定電流通電手段によって、入力端子を介して接点に接点論理判定電流が通電される。通電状態切換手段は、腐蝕防止電流通電状態と接点論理判定状態とを切換えることができる。接点論理判定手段は、入力端子に印加されている電圧に基いて、接点の接続状態を判定することができる。これによって腐蝕防止電流通電状態と接点論理判定状態とを切換えることによって、腐蝕防止電流を通電し腐蝕を除去する期間と、接点論理判定電流を通電し接点論理を判定する期間とを分離することができる。
【０００９】
本発明（４）に従えば、タイミング信号生成手段から出力されるタイミング信号の変化に基いて、通電状態切換手段が各状態に切換えるので、周期的に腐蝕防止電流通電状態と接点論理判定状態とを切換えることができる。
【００１０】
本発明（５）に従えば、接点論理判定手段は、接点論理判定状態における、判定結果を出力する。
【００１１】
本発明（６）に従えば、腐蝕防止電流通電時に、入力端子と接点論理判定手段との間で、電圧を低減することができる。
【００１２】
本発明（７）に従えば、通電状態切換手段を含む複数の信号処理回路が含まれ、タイミング信号生成手段によって生成されるタイミング信号の変化に基いて、各信号処理回路に含まれる通電状態切換手段は、その通電状態を切換える。
【００１３】
本発明（８）に従えば、変化するタイミングが異なるタイミング信号が生成され、各信号処理回路の通電状態切換手段のうち少なくとも１つの通電状態切換手段に、この異なるタイミング信号が出力される。これによって前記少なくとも１つの通電状態切換手段が、他の通電状態切換手段と異なるタイミングで、腐蝕防止電流通電状態に切換える。
【００１４】
本発明（９）に従えば、腐蝕防止電流の電流値を変えることができる。
本発明（１０）に従えば、通電状態切換手段によって、接点論理判定状態と腐蝕防止電流通電状態とを切換えるときに生じるスパークを吸収させることができる。
【００１５】
本発明（１１）に従えば、信号処理装置を備える制御ユニットを実現することができる。
【００１６】
本発明（１２）に従えば、接点に腐蝕防止電流を流して、接点の腐蝕を除去することができる。この腐蝕防止電流は、その電流値がシリーズ抵抗によって決定されている。またシリーズ抵抗は、信号処理回路に印加されるサージを低減し、信号処理回路の破壊を抑制しているとともに、万が一、信号処理回路がショート破壊した場合であっても、信号処理回路が損傷破壊することを防止できる。
【発明の効果】
【００１７】
本発明（１）によれば、接点と入力端子との間にシリーズ抵抗を介在させることによって、腐蝕防止電流の電流値を決定する抵抗、および信号処理回路のサージ破壊を抑制するための抵抗の機能をシリーズ抵抗に兼ね備えさせることができ、かつ信号処理装置の部品点数を低減することができる。これによって信号処理装置の構成を簡単化することができる。さらに前記２つの抵抗の機能をシリーズ抵抗に兼ね備えさせることによって、熱源を少なくすることができる。
【００１８】
本発明（２）によれば、腐蝕防止電流が通電されている状態と通電されていない状態とを周期的に切換え、接点に長時間腐蝕防止電流が通電されることを抑制している。これによって接点が過剰に発熱することを抑制できる。
【００１９】
本発明（３）によれば、腐蝕防止電流を通電し腐蝕を除去する期間と、接点論理判定電流を通電し接続状態を判定する期間とを分離することによって、腐蝕防止電流より電流値が小さい接点論理判定電流によって接点の接続状態を判定できる。このように接点論理判定電流を通電することによって、抵抗値の大きなシリーズ抵抗を介在させても、接点の接続状態を判定することができる、つまり接点論理を判定することができる。これによって抵抗値の大きなシリーズ抵抗を接点と入力端子との間に介在させ、前記２つの機能を兼ね備えさせても、良好に接点の接点論理を判定することができる。
【００２０】
本発明（４）によれば、腐蝕防止電流通電状態と接点論理判定状態とを周期的に切換え、接点の接続状態を定期的に判定することが実現される。
【００２１】
本発明（５）によれば、接点論理判定状態における判定結果を出力するので、その出力に腐蝕防止電流通電状態における判定結果と接点論理判定状態における判定結果とが混在せず、出力された判定結果に基いて接点の接続状態の判定することが容易である。
【００２２】
本発明（６）によれば、腐蝕防止電流通電状態において、入力端子と接点論理判定手段との間で電圧を低減することができる。この低減された電圧に基いて、接点論理判定手段が接点の接続状態を判定するので、低電圧の領域で接点の接続状態を判定することができる。これによって腐蝕防止電流通電状態のような大電流が流れて、接点に高電圧が印加されているときに、接点の接続状態が判定されることがない。したがって接続状態の誤判定を抑制でき、接点の接続状態の判定が容易になる。
【００２３】
本発明（７）によれば、各信号回路に含まれる通電状態切換手段は、タイミング信号生成手段が生成するタイミング信号に基いて、腐蝕電流通電状態と接点論理判定状態とを切換える。したがって通電状態切換手段毎にタイミング信号生成手段を構成する必要がなく、構成を簡単にすることができる。
【００２４】
本発明（８）によれば、少なくとも１つの通電状態切換手段が、他の通電状態切換手段と異なるタイミングで、腐蝕防止電流通電状態に切換える。これによって同時に複数の信号処理回路に腐蝕防止電流が通電されることを阻止することができ、同時に複数の信号処理回路で発熱し、電磁波を発生することを阻止できる。複数の信号処理回路のうち少なくとも１つの信号処理回路において、他の信号処理回路と異なるタイミングで発熱させ、電磁波を発生させるので、異常発熱を抑制し、放射電界強度の悪化を抑制できる。
【００２５】
本発明（９）によれば、接点論理判定手段の判定結果に基いて、腐蝕防止電流の電流値を変化させることができる。たとえばスイッチング素子の接点の腐蝕が進んでいる場合、腐蝕防止電流の電流値を大きくして腐蝕の除去を促進し、スイッチング素子の接点の腐蝕が除去されていれば、腐蝕防止電流の電流値を小さくして信号処理回路における発熱を抑制することができる。
【００２６】
本発明（１０）によれば、スパークを吸収することによって、放出電界強度の悪化を抑制できる。
【００２７】
本発明（１１）によれば、信号処理装置を備える制御ユニットを実現することができる。
【００２８】
本発明（１２）によれば、接点と入力端子との間にシリーズ抵抗を介在させることによって、腐蝕防止電流の電流値を決定する抵抗、および信号処理回路のサージ破壊を抑制するための抵抗の機能をシリーズ抵抗に兼ね備えさせることができ、部品点数を低減することができる。これによって構成を簡単化することができる。さらに前記２つの抵抗の機能をシリーズ抵抗に兼ね備えさせることによって、熱源を少なくすることができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照しながら本発明を実施するための形態を、複数の形態について説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。また実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組合せることも可能である。
【００３０】
図２は、本実施の第１の実施の形態の信号処理装置２０の電気的な構成を示すブロック図である。図３は、信号処理装置２０を備えるＥＣＵ４０の電気的な構成を示すブロック図である。図４は、信号処理装置２０の電気回路を示す回路図である。信号処理装置２０は、スイッチング素子２１に電気的に接続され、スイッチング素子２１の接点２１ａの腐蝕を除去するために、腐蝕防止電流を前記接点２１ａに通電可能に構成される。スイッチング素子２１の接点２１ａは、スイッチング素子２１の２つの端子を接触させたときの接点を意味する。信号処理装置２０は、制御ユニットである電子制御ユニット（略称：ＥＣＵ）４０に含まれる。ＥＣＵ４０は、さらにマイコン９２を含み、たとえば自動車などの車両に搭載されている。マイコン９２には、油圧ソレノイドなどのアクチュエータ９３に電気的に接続されている。マイコン９２は、アクチュエータ９３を制御する機能を有する。信号処理回路２０およびマイコン９２には、図示しない電源が電気的に接続されている。マイコン９２は、信号処理装置２０を介してスイッチング素子２１に電気的に接続されている。信号処理装置２０は、スイッチング素子２１の接点２１ａの接続状態、すなわち接点論理を判定し、この判定結果をマイコン９２に出力する装置である。マイコン９２は、スイッチング素子２１の接点２１ａの接続状態に基いて、アクチュエータ９３を制御し、車両の駆動などを行う。スイッチング素子２１は、たとえばオーバドライブスイッチであり、スイッチをオンにするとマイコン９２がアクチュエータ９３である変速油圧ソレノイドを駆動制御する。ただしスイッチング素子２１は、オーバドライブスイッチに限定されず、ブレーキスイッチ、ハザードスイッチであってもよく、またスイッチング素子に限定されず、コネクタであってもよい。アクチュエータ９３も、変速油圧ソレノイドに限定するものでない。車両には、これらスイッチおよびアクチュエータが含まれている。信号処理装置２０は、ＥＣＵ４０に含まれるものに限定されず、電化製品などに搭載される制御ユニットに含まれてもよい。信号処理装置２０には、集積回路（信号処理回路）２２とシリーズ抵抗２３とが含まれている。
【００３１】
集積回路２２は、入力される電気信号に基いて処理を行い、電気信号を出力する回路である。集積回路２２は、基本的に、電源ライン２４、導電路２５、接点論理判定電流通電手段２６、腐蝕防止電流通電手段２７、サージ保護手段２８、通電状態切換手段２９、接点論理判定手段３０および発振手段３１を含む。
【００３２】
電源ライン２４は、図示しない電源に電気的に接続されている。集積回路２２は、入力端子３２を備え、入力端子３２がシリーズ抵抗２３を介して、スイッチング素子２１に電気的に接続されている。導電路２５は、入力端子３２に電気的に接続されている。
【００３３】
接点論理判定電流通電手段２６は、電源ライン２４に供給される電流に基いて、導電路２５に、接点論理判定電流を供給する回路である。接点論理判定電流とは、スイッチング素子２１の接点２１ａの接続状態を判定するためにスイッチング素子２１に通電する電流である。接点論理判定電流通電手段２６は、接点論理判定電流通電部４１と接点論理判定電流調整部４２とを備える。接点論理判定電流通電部４１は、電源ライン２４と導電路２５との間に並列的に接続されている。接点論理判定電流通電部４１は、いわゆる電界効果トランジスタ（略称：ＦＥＴ）であり、ソースが電源ライン２４に、ドレインが導電路２５に電気的に接続され、基板がソースに電気的に接続されている。以下においてＦＥＴは、特に記載がなければ、デプレションモードおよびエンハンスメントモードのいずれのＦＥＴであってもよい。ただしＦＥＴに限定されず、バイポーラトランジスタであってもよい。接点論理判定電流通電部４１のドレインと導電路２５との間には、ダイオード４３が電気的に介在し、電流が導電路２５から電源ライン２４に逆流することを阻止している。
【００３４】
接点論理判定電流調整部４２は、電源ライン２４から導電路２５に、接点論理判定電流通電部４１を介して流れる電流の電流値を、調整する機能を有する。接点論理判定電流調整部４２は、電源ライン２４を流れる電流の電流値に基いて、接点論理判定電流通電部４１のゲートに印加する電圧を調整し、接点論理判定電流通電部４１の電流を調整する機能を有する。本実施の形態では、接点論理判定電流調整部４２は、２つのＦＥＴ４２ａ，４２ｂと、コンパレータ４２ｃと、調整部分圧回路４２ｄとを含んで構成される。ただし接点論理判定電流調整部４２はこのような構成に限定されない。
【００３５】
２つのＦＥＴ４２ａ，４２ｂは、電源ライン２４と接地との間に、直列的に接続される。電源ライン２４側のＦＥＴ４２ａ（以下では、「上流側ＦＥＴ４２ａ」と称する場合がある）は、ソースが電源ライン２４に、ドレインが接地側のＦＥＴ４２ｂ（以下では、「下流側ＦＥＴ４２ｂ」と称する場合がある）ドレインに電気的に接続されている。さらに上流側ＦＥＴ４２ａのゲートは、上流側ＦＥＴ４２ａのドレイン、および接点論理判定電流通電部４１のゲートに電気的に接続されている。下流側ＦＥＴ４２ｂは、ソースが抵抗１００を介して接地されている。
【００３６】
オペアンプ４２ｃは、反転入力端子が下流側ＦＥＴ４２ｂのソースに電気的に接続され、非反転入力端子が調整部分圧回路４２ｄに電気的に接続されている。オペアンプ４２ｃの出力端子は、下流側ＦＥＴ４２ｂのゲートに電気的に接続されている。調整部分圧回路４２ｄは、いわゆる分圧回路であり、電源ライン２４に電気的に接続されて、接地されている。調整部分圧回路４２ｄは、電源ライン２４に印加される電圧を分圧して、その分圧された制限電圧Ｖ１をオペアンプ４２ｃの非反転入力端子に印加するように構成されている。制限電圧Ｖ１は、たとえば７Ｖである。
【００３７】
腐蝕防止電流通電手段である腐蝕防止電流通電手段２７は、スイッチング素子２１の接点２１ａに腐蝕防止電流を通電する機能を有する。腐蝕防止電流は、スイッチング素子２１の接点２１ａの腐蝕を除去可能な電流であり、信号処理において伝送される電気信号の電流値よりはるかに大きい電流値の電流である。腐蝕防止電流の電流値は、接点論理判定電流より大きい電流値に設定されている。腐蝕防止電流は、たとえば１５ｍＡであり、接点論理判定電流は、たとえば１．５ｍＡである。本実施の形態では、腐蝕防止電流通電手段２７は、ｎｐｎ型トランジスタであり、コレクタが電源ライン２４に電気的に接続され、エミッタが導電路２５に電気的に接続されている。ただしｎｐｎ型のトランジスタに限定されず、ｐｎｐ型のトランジスタであってもよい。
【００３８】
腐蝕防止電流通電手段２７のエミッタとベースとが、電流値制限抵抗４４を介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。腐蝕防止電流通電手段２７のエミッタと導電路２５との間には、逆流防止手段４５が介在している。本実施の形態では、逆流防止手段４５は、ダイオードであり、アノードが腐蝕防止電流通電手段２７に、カソードが導電路２５に電気的に接続されており、入力端子３２に印加される電圧が上昇した場合に電源ライン２４への流入電流を抑制する。腐蝕防止電流通電手段２７は、シリーズ抵抗２３によって制限された腐蝕防止電流を供給する機能を有する。
【００３９】
サージ吸収手段であるサージ保護手段２８は、入力端子３２に印加されるサージ、すなわち集積回路２２に印加されるサージを吸収する機能を有する。サージ保護手段２８は、２つのツェナーダイオードを直列的に接続されて構成され、その一端が導電路２５に電気的に接続され、他端が接地されている。２つのツェナーダイオードは、互いにカソードが電気的に接続され、一方のツェナーダイオードのアノードが導電路２５に電気的に接続され、他方のツェナーダイオードのアノードが接地されている。ただし、サージ保護手段２８の構成は、このような構成に限定されない。
【００４０】
通電状態切換手段２９は、腐蝕防止電流通電状態と接点論理判定状態とを切換える回路である。通電状態切換手段２９は、たとえばスイッチであり、発振手段３１からのＩＰＵＬＳＥ信号のオンオフに同期してスイッチがオンオフするものであって、電流値制限抵抗４４に直列に電気的に接続され、その一端が電源ライン２４に、他端が電流制限抵抗４４に電気的に接続される。通電状態切換手段２９には、腐蝕防止電流通電手段２７のベースが電流制限抵抗４４と並列的に接続されている。腐蝕防止電流通電状態は、入力端子３２を介してスイッチング素子２１の接点２１ａに腐蝕防止電流を通電している状態であり、接点論理判定状態は、入力端子３２を介してスイッチング素子２１の接点２１ａに接点論理判定電流を通電している状態である。
【００４１】
接点論理判定手段３０は、導電路２５の電圧、すなわち入力端子３２の電圧に基いて、スイッチング素子２１の接点２１ａの接点論理を、間歇的に判定する機能を有する。本実施の形態では、接点論理判定手段３０は、接点論理判定部６１と判定結果出力部６２とを有する。接点論理判定部６１は、コンパレータ６１ａと判定部分圧回路６１ｂとを含む。
【００４２】
コンパレータ６１ａは、非反転入力端子に導電路２５が電気的に接続され、反転入力端子に判定部分圧回路６１ｂが電気的に接続されている。コンパレータ６１ａの出力端子には、判定結果出力部６２が電気的に接続されている。判定部分圧回路６１ｂは、いわゆる分圧回路であり、電源ライン２４に印加される電圧を分圧して接点論理基準電圧Ｖ３を生成し、コンパレータ６１ａの反転入力端子に接点論理基準電圧Ｖ３を印加する機能を有する。接点論理基準電圧Ｖ３は、たとえば７Ｖであり、接点論理判定電流を通電したときに、スイッチング素子２１の接点２１ａが接続されているか否かを判定するための基準電圧である。本実施の形態では、判定部分圧回路６１ｂは、２つの抵抗が直列的に電気的に接続され、その一端が電源ライン２４に、他端が接地されている。
【００４３】
判定結果出力部６２は、接点論理判定状態における、スイッチング素子２１の接点２１ａの接点論理を出力する機能を有する。本実施の形態では、判定結果出力部６２は、Ｄ型フリップフロップを含み、一方の入力端子であるＤ端子が接点論理判定部６１の出力端子、つまりコンパレータ６１ａの出力端子に、他方の入力端子であるＣＬＫ端子に発振手段３１が電気的に接続されている。判定結果出力部６２の出力端子であるＱ端子が、たとえばマイコンに電気的に接続されている。判定結果出力部６２は、ＣＬＫ端子に入力されるＦＦＣＬＫ信号に基いて、Ｄ端子に入力される信号をＱ端子から出力する。
【００４４】
図５は、発振手段３１から発振されるＩＰＬＵＳＥ信号６５およびＦＦＣＬＫ信号６６の変化のタイミングを示す図である。図５は、横軸が経過時間であり、縦軸がＨｉレベルおよびＬｏレベルを示している。タイミング信号生成手段である発振手段３１は、いわゆる発振回路であり、ＩＰＬＵＳＥ信号６５およびＦＦＣＬＫ信号６６を発振可能に構成されている。発振手段３１は、たとえば発振回路によって構成される。ただし発振回路に限定されず、中央演算処理装置（Central Processing Unit：略称ＣＰＵ）であってもよい。タイミング信号であるＩＰＬＵＳＥ信号６５は、図５（ａ）に示すように、周期的に信号レベルがＨｉおよびＬｏに切換わる信号であり、発振手段３１から通電状態切換手段２９に伝送され入力される。通電状態切換手段２９は、ＩＰＬＵＳＥ信号６５に基いて、腐蝕防止電流通電状態（スイッチのオン状態）と接点論理判定状態（スイッチのオフ状態）とを切換える機能を有する。
【００４５】
発振手段３１と判定結果出力手段６２との間には、Ｄｅｌａｙ回路９１が介在している。ＦＦＣＬＫ信号６６は、周期的に信号レベルがＨｉおよびＬｏに切換わる信号であり、図５（ｂ）に示すように、発振手段３１から出力されるＩＰＬＵＳＥ信号６５がＬｏレベルに立ち下がったこと、すなわち通電状態切換手段２９のスイッチがオフ状態になったことをトリガとして、数μｓの安定期間を経過後に、ＬｏレベルからＨｉレベルに立ち上がる信号である。ＦＦＣＬＫ信号６６は、判定結果出力部６２のＣＬＫ端子に伝送され入力される。
【００４６】
本実施の形態では、ＩＰＬＵＳＥ信号６５およびＦＦＣＬＫ信号６６は、周期を１００μｓである。ＩＰＬＵＳＥ信号６５は、ＨｉおよびＬｏレベルが５０μｓ毎に切換わるデューティー比が５０％の信号である。ＦＦＣＬＫ信号６６は、そのデューティー比が１０％の信号である。デューティー比は、１周期のうちＨｉレベルの信号が発振される期間の占める割合である。ただし周期に限定されず、デューティー比も５０％および１０％に限定されない。
【００４７】
電源ライン２４、導電路２５、接点論理判定電流通電手段２６、腐蝕防止電流通電手段２７、サージ保護手段２８、通電状態切換手段２９、接点論理判定手段３０、発振手段３１および入力端子３２を含む回路が信号処理回路である腐蝕防止回路６４に相当し、本実施の形態では、集積回路２２に腐蝕防止回路６４が含まれている。
【００４８】
シリーズ抵抗２３は、集積回路２２とスイッチング素子２１との間に、直列的に接続される抵抗である。シリーズ抵抗は、数ｋΩであり、たとえば１ｋΩであり、接点の腐蝕を除去するような腐蝕防止電流が流れるように設定されるとともに、スイッチング素子に腐蝕防止電流が通電する際、集積回路２２内に印加する電圧、具体的には、導電路２５に印加される電圧を低減させる機能と、導電路２５に集積回路２２外部から印加されるサージを低減し、前記サージに起因するサージ破壊を抑制する機能とを有する。シリーズ抵抗２３は、前記２つの機能を達成する抵抗である。したがって１つのシリーズ抵抗体２３だけで、腐蝕防止電流値が設定され、かつサージ低減値が設定される。
【００４９】
以下では、スイッチング素子２１の２つの接点を接触させた場合の、信号処理装置２０の動作および接点論理を判定する動作を説明する。まず発振手段３１から出力されるＩＰＬＵＳＥ信号６５がＬｏレベルである場合について説明する。発振手段３１がＬｏレベルのＩＰＬＵＳＥ信号６５を出力すると、通電手段切換手段２９は、ＬｏレベルのＩＰＬＵＳＥ信号６５に基いて、電源ライン２４と電流制限抵抗４４との間を非導通状態に切換える。このように非導通状態になると、接点論理判定電流通電手段２６によって、電源ライン２４から導電路２５に接点論理判定電流が供給される。この接点論理判定電流は、接点論理判定電流調整部４２によって、その電流値が調整されている。
【００５０】
具体的には、まず下流側ＦＥＴ４２ｂのソースの電圧が制限電圧Ｖ１未満であるので、オペアンプ４２ｃからＨｉレベルの信号が出力され、下流側ＦＥＴ４２ｂのソース−ドレイン間が導通される。これによって接点論理判定電流が流れると、電源ライン２４から上流側および下流側ＦＥＴ４２ａ，４２ｂならびに抵抗１００を通る電流が流れる。このように電流が流れることによって、下流側ＦＥＴ４２ｂのソースの電圧が制限電圧Ｖ１以上になると、オペアンプ４２ｃからＬｏレベルの信号が出力され、下流側ＦＥＴ４２ｂのソース−ドレイン間を流れる電流量が制限される。これによって上流側ＦＥＴ４２ａのドレインと下流側ＦＥＴ４２ｂのドレイン間に印加する電圧が低下する。このような電圧の低下にともなって、接点論理判定電流通電部４１のベースに印加する電圧が減少し、接点論理判定電流通電部４１のソース−ドレイン間を流れる接点論理判定電流の電流値が減少する。このようにして電源ライン２４から上流側および下流側ＦＥＴ４２ａ，４２ｂならびに抵抗１００を通って接地に流れる電流の電流値に基いて、接点論理判定電流の電流値を制限している。つまり抵抗１００の抵抗値によって、接点論理判定電流の電流値の上限値を設定することができ、電源ライン２４の電圧の電圧値が異常に大きくなり、接点論理判定電流の電流値が大きくなることを抑制できる。これによってサージ破壊を抑制できる。
【００５１】
次に発振手段３１から出力されるＩＰＬＵＳＥ信号６５がＨｉレベルである場合について説明する。発振手段３１がＨｉレベルのＩＰＬＵＳＥ信号６５である腐蝕除去信号を出力すると、通電手段切換手段２７は、この腐蝕除去信号に基いて、電源ライン２４と電流制限抵抗４４との間を導通する。このように通電手段切換手段２９の導通状態が切換わると、腐蝕防止電流通電手段２７によって、導電路２５に腐蝕防止電流が供給され、腐蝕防止電流通電手段２７、逆流防止手段４５およびシリーズ抵抗２３を介してスイッチング素子２１の接点２１ａに腐蝕防止電流が通電される。このように腐蝕除去信号が発振手段３１から出力されると、腐蝕防止電流がスイッチング素子２１に通電される腐蝕防止電流通電状態になる。このときシリーズ抵抗２３を介しているので、腐蝕防止電流の電流値が、予め定められる電流値を越えないように制限されている。
【００５２】
この状態において、発振手段３１からＬｏレベルのＩＰＵＬＳＥ信号６５が出力されると、通電状態切換手段２７は、このＬｏレベルのＩＰＵＬＳＥ信号に基いて、電源ライン２４と電流制限抵抗４４との間を非導通状態に切換える。このように非導通状態になると、接点論理判定電流通電手段２６によって、電源ライン２４から導電路２５に接点論理判定電流が供給される。接点論理判定電流は、導電路２５を介してスイッチング素子２１の接点２１ａおよびコンパレータ６１ａの非反転入力端子に通電される。
【００５３】
コンパレータ６１ａは、導電路２５の電圧が接点論理基準電圧Ｖ３以上かまたは未満かを判定する。導電路２５の電圧が接点論理基準電圧Ｖ３以上であれば、コンパレータ６１ａは、スイッチング素子２１の接点２１ａが接続されていないと判定し、Ｈｉレベルの信号を出力する。この信号は、判定結果出力部６２のＤ端子に入力される。導電路２５の電圧が接点論理基準電圧Ｖ３未満であれば、コンパレータ６１ａは、スイッチング素子２１の接点２１ａが接続されていると判定し、Ｌｏレベルの信号を出力する。この信号は、判定結果出力部６２のＤ端子に入力される。このようにして接点論理を判定する。
【００５４】
判定結果出力部６２は、発振手段３１から発振されるＦＦＣＬＫ信号６６がＬｏレベルからＨｉレベルに切換わると、Ｑ端子からＤ端子に入力される信号と同レベルの信号を、すなわち接点論理の判定結果をＱ端子から出力する。ＦＦＣＬＫ信号６６は、Ｄｅｌａｙ回路９１によって、ＰＵＬＳＥ信号６５がＬｏレベルのとき、一時Ｈｉレベルに切換わる。したがって導電路２５に接点論理判定電流が供給されているときに、判定結果出力部６２から接点論理を表す電気信号が出力される。このように発振手段３１からＬｏレベルのＩＰＵＬＳＥ信号６５が腐蝕除去信号に出力されると、スイッチング素子２１の接点２１ａの接点論理を判定する接点論理判定状態になる。
【００５５】
以下では、このような構成を有する信号処理装置２０が相する効果について説明する。本実施の形態の信号処理装置２０によれば、スイッチング素子２１の接点２１ａと入力端子３２との間にシリーズ抵抗２３を介在させることによって、腐蝕防止電流の電流値を決定する抵抗、および集積回路２２の破壊を抑制するための抵抗の機能をシリーズ抵抗２３に兼ね備えさせることができ、かつ信号処理装置２０の部品点数を低減することができる。これによって信号処理装置２０の構成を簡単化することができる。さらに前記２つの抵抗の機能をシリーズ抵抗２３に兼ね備えさせることによって、熱源を少なくすることができる。
【００５６】
また信号処理装置２０は、サージによってサージ保護手段２８が破壊した場合、入力端子３２に印加する電圧を低減させ、シリーズ抵抗２３によって集積回路２２のサージ破壊を抑制することができる。したがってシリーズ抵抗２３を設けることによって、安全性を高めることができる。さらにこのような腐蝕防止電流の電流値を決定するためのシリーズ抵抗２３をディスクリート部品として設けるので、発熱量が大きな発熱源を、複数の発熱源を備える集積回路２２の外部に配置することができ、集積回路２２の発熱を抑制できる。
【００５７】
本実施の形態の信号処理装置２０によれば、腐蝕防止電流が通電されている状態と通電されていない状態とを周期的に切換え、接点２１ａに長時間腐蝕防止電流が通電されることを抑制している。これによって接点が過剰に発熱することを抑制できる。
【００５８】
本実施の形態の信号処理装置２０によれば、腐蝕防止電流を通電し腐蝕を除去する期間と、接点論理判定電流を通電し接点論理を判定する期間とを分離することによって、腐蝕防止電流より電流値が小さい接点論理判定電流によってスイッチング素子２１の接点２１ａの接点論理を判定できる。このように接点論理判定電流を通電することによって、抵抗値の大きなシリーズ抵抗２３を介在させても、スイッチング素子２１の接点２１ａの接続状態を判定することができる、つまり接点論理を判定することができる。これによって抵抗値の大きなシリーズ抵抗２３をスイッチング素子２１の接点２１ａと入力端子３２との間に介在させ、前記２つの機能を兼ね備えさせても、良好にスイッチング素子２１の接点２１ａの接点論理の判定することができる。
【００５９】
本実施の形態の信号処理装置２０によれば、シリーズ抵抗２３として大きな抵抗値の抵抗を用いることができる。これによって入力端子３２に印加する電圧を低減させることができ、集積回路２２のサージ破壊を抑制することができる。したがってシリーズ抵抗２３を設けることによって、安全性を高めることができる。
【００６０】
本実施の形態の信号処理装置２０によれば、腐蝕防止電流通電状態と接点論理判定状態とを周期的に切換え、スイッチング素子２１の接点２１ａの接点論理を定期的に判定することが実現される。
【００６１】
本実施の形態の信号処理装置２０によれば、判定結果出力部６２によって接点論理判定状態における判定結果を出力するので、出力に腐蝕防止電流通電状態における判定結果と接点論理判定状態における判定結果とが混在せず、スイッチング素子２１の接点２１ａの接点論理を判定することが容易である。
【００６２】
本実施の形態の信号処理装置２０によれば、判定結果出力部６２は、ＦＦＣＬＫ信号６６に基いて、出力される。ＦＦＣＬＫ信号６６は、ＩＰＬＵＳＥ信号６５がＨｉからＬｏレベルに切換わる、つまり接点論理判定状態に切換ってから遅延時間経過後に、ＬｏからＨｉレベルに切換える、つまり判定結果を出力させる。遅延時間を設けることによって、腐蝕防止電流を通電停止後に導電路２５に残存する電荷を可及的に取除き、接点論理の誤判定を抑制している。
【００６３】
本実施の形態の信号処理装置２０によれば、腐蝕防止機能を有する集積回路２２とシリーズ抵抗２３とを有する制御ユニット４０を実現することができる。
【００６４】
図６は、実施の第２の形態の信号処理装置２０Ａの電気回路を示す回路図である。実施の第２の形態の信号処理装置２０Ａは、実施の第１の形態の信号処理装置２０と構成が類似している。したがって実施の第２の形態の信号処理装置２０Ａの構成について、実施の第１の形態の信号処理装置２０の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置２０Ａには、集積回路２２Ａとシリーズ抵抗２３とが含まれている。集積回路２２Ａには、基本的に、電源ライン２４、導電路２５、接点論理判定電流通電手段２６、腐蝕防止電流通電手段２７、サージ保護手段２８、通電状態切換手段２９、接点論理判定手段３０Ａ、発振手段３１Ａおよび入力端子３２を含む腐蝕防止回路６４Ａが含まれている。
【００６５】
接点論理判定手段３０Ａは、接点論理判定部６１を含み、入力端子３２との間に減電圧部７０とが介在する。減電圧部７０は、アナログ−ディジタルコンバータのサンプルホールドと等価の回路を有し、導電路２５に流れる電流のうち高周波成分を保持し、電圧を低減する機能を有する。減電圧部７０は、コンパレータ７０ａとコンデンサ７０ｂと基準電源７０ｃとを含む。コンパレータ７０ｂの非反転入力端子に導電路２５が電気的に接続されている。コンデンサ７０ｂは、コンパレータ７０ａの非反転入力端子に対して並列に導電路２５に接続され、接地されている。基準電源７０ｃは、コンパレータ７０ａの反転入力端子に電気的に接続され、コンパレータ７０ａの非反転入力端子に基準電圧を印加している。コンパレータ７０ａの出力端子は、接点論理判定部６１のコンパレータ６１ａの非反転入力端子に電気的に接続されている。
【００６６】
発振手段３１Ａは、デューティー比が、たとえば１０％のＩＰＬＵＳＥ信号を腐蝕除去信号生成部５２に与える。ただしデューティー比が１０％のＩＰＬＵＳＥ信号に限定されず、１０％以下でもよく、高周波成分を含むＩＰＬＵＳＥ信号であればよい。このようにして与えられるＩＰＬＵＳＥ信号に基いて、腐蝕防止電流が導電路２５に供給される。
【００６７】
以下では、減電圧部７０および接点論理判定手段３０Ａの動作について説明する。導電路２５に接点論理判定電流が流れると、コンデンサ７０ｂを充電するとともに、コンパレータ７０ａの非反転入力端子に電圧が印加される。コンパレータ７０ａは、印加される電圧、すなわち導電路２５の電圧と基準電圧とを比較する。
【００６８】
導電路２５の電圧が基準電圧以上の場合、コンパレータ７０ａからＨｉレベルの電気信号が出力され、接点論理判定部６１の非反転入力端子に入力される。このＨｉレベルの電気信号の電圧値は、接点論理基準電圧Ｖ３より大きく設定され、コンパレータ７０ａからＨｉレベルの電気信号が出力されると、接点論理判定部６１のコンパレータ６１ａからＨｉレベルの電気信号、すなわち接続されていないことを表す信号が出力される。
【００６９】
導電路２５の電圧が基準電圧未満の場合、コンパレータ７０ａからＬｏレベルの電気信号が出力され、接点論理判定部６１の非反転入力端子に入力される。このＬｏレベルの電気信号の電圧値は、接点論理基準電圧Ｖ３より小さく設定され、コンパレータ７０ａからＬｏレベルの電気信号が出力されると、接点論理判定部６１のコンパレータ６１ａからＬｏレベル、すなわち接続されていることを表す信号が出力される。
【００７０】
さらに腐蝕防止電流が導電路２５に流れると、コンデンサ７０ｂが充電される。デューティー比が、たとえば１０％の高周波成分を含むＩＰＬＵＳＥ信号が発振されているので、腐蝕防止電流の通電時間が短い。したがって腐蝕防止電流によってコンデンサ７０ｂを充分に充電できず、コンパレータ７０ａの非反転入力端子に印加される電圧が増加しない、すなわち低減される。このように非反転入力端子に印加される電圧が低減されるので、スイッチング素子２１の接点２１ａが接続されており、腐蝕防止電流が通電されるとき、コンパレータ７０ａは、出力端子からＬｏレベルの電気信号を、常時出力する。したがって腐蝕防止電流によって接点論理を判定することがなく、腐蝕防止電流通電状態において、接点論理判定部６１が接点論理を判定することが阻止されている。
【００７１】
本実施の形態の信号処理装置２０Ａによれば、腐蝕防止電流通電状態において、減電圧部７０によって、電圧を低減することができる。この低減された電圧に基いて、接点論理判定部６１がスイッチング素子２１の接点２１ａの接点論理を判定するので、定電圧の領域でスイッチング素子２１の接点２１ａの接点論理を判定することができる。これによって腐蝕防止電流通電状態のような大電流が流れて、スイッチング素子２１の接点２１ａに高電圧が印加されているときに、前記接点２１ａの接点論理が判定されることがない。したがって接点論理の誤判定を抑制でき、スイッチング素子２１の接点２１ａの接点論理を判定が容易になる。
【００７２】
本実施の形態の信号処理装置２０Ａによれば、実施の第１の形態の信号処理装置２０と同様の構成によって、実施の第１の形態の信号処理装置２０と同様の効果を奏する。
【００７３】
図７は、実施の第３の形態の信号処理装置２０Ｂの電気回路を示す回路図である。実施の第３の形態の信号処理装置２０Ｂは、実施の第１の形態の信号処理装置２０と構成が類似している。したがって実施の第２の形態の信号処理装置２０Ｂの構成について、実施の第１の形態の信号処理装置２０の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置２０Ｂには、集積回路２２Ｂとシリーズ抵抗２３とが含まれている。集積回路２２Ｂには、基本的に、電源ライン２４、導電路２５、接点論理判定電流通電手段２６、腐蝕防止電流通電手段２７、サージ保護手段２８、通電状態切換手段２９、接点論理判定手段３０Ｂ、発振手段３１Ａおよび入力端子３２を含む腐蝕防止回路６４Ｂが含まれている。
【００７４】
接点論理判定手段３０Ｂは、接点論理判定部６１を含み、入力端子３２との間にローパスフィルタ７１が介在する。ローパスフィルタ７１は、導電路２５と接点論理判定部６１の非反転入力端子との間に介在している。ローパスフィルタ７１は、本実施の形態では、抵抗７１ａとコンデンサ７１ｂとを含む。このようなローパスフィルタ７１を介在させることによって、通電時間が短い腐蝕防止電流は、ローパスフィルタ７１で阻止され、接点論理判定部６１に到達しない。したがって腐蝕防止電流が通電されている状態では、接点論理を判定することが阻止される。これによって腐蝕防止電流通電状態において接点論理が判定されることを阻止し、接点論理判定状態でのみ接点論理の判定が行われる。これによって接点論理を判定することが容易である。
【００７５】
図８は、実施の第４の形態の信号処理装置２０Ｃの電気回路を概略的に示す回路図である。実施の第４の形態の信号処理装置２０Ｃは、実施の第１の形態の信号処理装置２０と構成が類似している。したがって実施の第２の形態の信号処理装置２０Ｃの構成について、実施の第１の形態の信号処理装置２０の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置２０Ｃは、実施の第１の形態の信号処理装置２０に対して、スパーク吸収手段７３が設けられている。腐蝕防止回路６４Ｃには、腐蝕防止回路６４に対してスパーク吸収手段７３がさらに含まれている。
【００７６】
スパーク吸収手段７３は、接点論理判定状態と腐蝕防止電流通電状態とを切換える際、つまり接点論理判定電流から腐蝕防止電流に通電する電流を切換える際、スパークが発生し、このスパークを吸収する機能を有する。スパークとは、電流の電流値を急激に変化させたときに、瞬間的に発生する異常電流であり、短時間。スパーク吸収手段７３は、接点論理判定電流通電手段２６および腐蝕防止電流通電手段２９と導電路２５との各接点７４，７５の間に設けられている。
【００７７】
スパーク吸収手段７３は、抵抗７３ａとコンデンサ７３ｂとを有する。抵抗７３ａは、導電路２５に介在し、コンデンサ７３ｂは、抵抗７３ａより上流側に導電路２５に並列に接続され、接地されている。このようにして構成されるスパーク吸収手段７３は、コンデンサ７３ｂによって、導電路２５に発生するスパークを吸収する。これによってスパークに起因する集積回路２２Ｃの破壊を防止することができる。さらに本実施の形態の信号処理装置２０によれば、スパークを吸収することによって、放出電界強度の悪化を抑制できる。
【００７８】
以下では、実施の第５の形態の信号処理装置２０Ｄについて、図２〜４を参照しつつ説明する。実施の第５の形態の信号処理装置２０Ｄは、実施の第１の形態の信号処理装置２０と構成が類似している。したがって実施の第５の形態の信号処理装置２０Ｄの構成について、実施の第１の形態の信号処理装置２０の構成と異なる点について説明し、同一の点については同一の符号を付して、その説明については省略する。信号処理装置２０Ｄの集積回路２２Ｄは、複数の腐蝕防止回路６４を含む。さらに詳細に説明すると、集積回路２２Ｄには、複数のチャンネルが設けられる、すなわち複数の入力端子３２が形成されている。集積回路２２Ｄには、各チャンネル毎に腐蝕防止回路６４が形成されている。さらに詳細に説明すると、各腐蝕防止回路６４は、電源ライン２４および接点論理判定部３０を共有している。集積回路２２Ｄでは、各腐蝕防止回路６４が接点論理判定部３０を共有するために、マルチプレクサ（略称：ＭＰＸ）８１が設けられている。ＭＰＸ８１は、各腐蝕防止回路６４の腐蝕判定導電路に電気的に接続され、その出力が接点論理判定部６１の非反転入力端子に電気的に接続されている。ＭＰＸ８１は、接点論理判定部６１の非反転入力端子と電気的に接続する導電路２５を、複数の導電路２５のうちいずれか１つの導電路２５に切換える機能を有する。
【００７９】
発振手段３１Ｄは、たとえばＣＰＵであり、ＩＰＬＵＳＥ信号６５、ＦＦＣＬＫ信号６６および切換信号８２を発振可能に構成される。発振手段３１Ｄは、各腐蝕防止回路６４の通電状態切換手段２９にＩＰＬＵＳＥ信号６５を伝送し、判定結果出力部６２のＣＬＫ端子にＦＦＣＬＫ信号６６を伝送する。これによって各腐蝕防止回路６４に含まれる通電状態切換手段２９は、発振手段３１Ｄから出力されるＩＰＬＵＳＥ信号６５に基いて、腐蝕防止電流通電状態と接点論理判定状態とを切換える。また発振手段３１Ｄは、さらにＭＰＸ８１に切換信号８２を伝送する。ＭＰＸ８１は、発振手段３１Ｄから出力される切換信号８２に基いて、接続する導電路２５をいずれかの導電路２５に切換える。
【００８０】
図９は、発振手段３１Ｄから発振されるＩＰＬＵＳＥ信号６５、ＦＦＣＬＫ信号６６および切換信号８２の変化のタイミングを示す図である。図９は、横軸が経過時間であり、縦軸がＨｉレベルおよびＬｏレベルを示している。切換信号８２は、ＩＰＬＵＳＥ信号６５に対してＨｉおよびＬｏレベルを反転した信号である。ＭＰＸ８２は、切換信号８２のレベルがＬｏからＨｉに切換ると、接続する導電路２５を切換える。これによって接点論理判定手段３０に電気的に接続される導電路２５が周期的に切換わる、すなわち接点論理判定手段３０に電気的に接続されるスイッチング素子２１を周期的に切換えることができる。これによって複数のスイッチング素子２１が形成される集積回路２２Ｄであっても、各スイッチング素子２１の接点２１ａの接点論理を判定することができる。
【００８１】
本実施の形態の信号処理装置２０Ｄによれば、各腐蝕防止回路６４に含まれる通電状態切換手段２９は、発振手段３１Ｄが生成するＩＰＵＬＳＥ信号６５に基いて、腐蝕電流通電状態と接点論理判定状態とを切換える。したがって通電状態切換手段２９毎に発振手段３１Ｄを構成する必要がなく、構成を簡単にすることができる。
【００８２】
また本実施の形態の信号処理装置２０Ｄによれば、複数の腐蝕防止回路６４が１つの接点論理判定手段３０を共有するので、集積回路２２Ｄに複数の腐蝕防止回路６４を構成する場合、その部品点数を低減でき、構成を簡単にすることができる。
【００８３】
図１０は、発振手段３１Ｄから発振される第２の形態の電気信号の変化のタイミングを示す図である。図１０は、横軸が経過時間であり、縦軸がＨｉレベルおよびＬｏレベルを示している。発振手段３１Ｄは、３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃと、ＦＦＣＬＫ信号６６と、切換信号８２を発振可能に構成されている。本実施の形態では、説明の便宜上３つＩＰＬＵＳＥ信号が伝送される場合について説明するけれども、４つ以上であってもよく２つであってもよい。発振手段３１Ｄは、３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃを互いに異なる腐蝕防止回路６４の腐蝕除去信号生成部５２に出力している。３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃは、互いに異なるタイミングで、ＬｏレベルからＨｉレベルおよびＬｏレベルからＨｉレベルに周期的に切換わる。本実施の形態では、３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃは、互いに異なる時間にＨｉレベルとなっており、たとえばデューティー比が１７％である。切換信号８２は、その電圧レベルが、３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃの電圧レベルと反転するように生成され発振される。具体的には、３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃのうちいずれかのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃがＨｉレベルになると、切換信号８２がＬｏレベルになる。また３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃがＬｏレベルになると、切換信号８２がＨｉレベルになる。したがってＭＰＸ８１は、いずれかの腐蝕防止回路６４が腐蝕防止電流通電状態から接点論理判定状態に切換ると、接続する導電路２５を切換る。この切換える導電路２５を、腐蝕防止電流通電状態から接点論理判定状態に切換わった腐蝕防止回路６４に含まれる導電路２５にすることによって、腐蝕防止電流が接点論理判定手段３０に通電することを阻止できる。
【００８４】
本実施の形態の信号処理装置２０Ｄによれば、少なくとも１つの通電状態切換手段２９が、他の通電状態切換手段２９と異なるタイミングで、腐蝕防止電流通電状態に切換える。これによって同時に複数の腐蝕防止回路６４に腐蝕防止電流が通電されることを阻止することができ、同時に複数の腐蝕防止回路６４で発熱し、電磁波を発生することを阻止できる。複数の腐蝕防止回路６４のうち少なくとも１つの信号処理回路において、他の信号処理回路と異なるタイミングで発熱させ、電磁波を発生させるので、異常発熱を抑制し、放射電界強度の悪化を抑制できる。
【００８５】
本実施の形態の信号処理装置２０によれば、腐蝕検出手段によって検出結果に基いて、腐蝕防止電流の電流値を変化させることができる。たとえばスイッチング素子の接点の腐蝕が進んでいる場合、腐蝕防止電流の電流値を大きくして腐蝕の除去を促進し、スイッチング素子の接点の腐蝕が除去されていれば、腐蝕防止電流の電流値を小さくして信号処理回路における発熱を抑制することができる。
【００８６】
発振手段３１をＣＰＵによって構成し、ＩＰＬＵＳＥ信号６５およびＦＦＣＬＫ信号６６のデューティー比を変更可能に構成してもよい。たとえば入力手段を設け、ＣＰＵに指令を与え、前記デューティー比を変更させるように構成させればよい。
【００８７】
図１１は、発振手段３１Ｄから発振される第３の形態の電気信号の変化のタイミングのを示す図である。図１１は、横軸が経過時間であり、縦軸がＨｉレベルおよびＬｏレベルを示している。図１１に示すように３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃのデューティー比を８３％とし、互いに異なる時間にＬｏレベルになる。切換信号８２は、３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃのうちいずれかのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃがＬｏレベルになると、切換信号８２がＨｉレベルになる。また３つのＩＰＬＵＳＥ信号６５ａ，６５ｂ，６５ｃがＨｉレベルになると、切換信号８２がＬｏレベルになる。さらにＭＰＸ８１が切換える導電路２５を、腐蝕防止電流通電状態から接点論理判定状態に切換わった腐蝕防止回路６４に含まれる導電路２５にすることによって、腐蝕防止電流が接点論理判定手段３０に通電することを阻止しつつ、接点論理を判定しない状態において、継続的に腐蝕防止電流を通電することができ、効率的に腐蝕防止電流の通電と接点論理の判定を行うことができる。
【００８８】
本実施の形態では、接点論理判定状態の場合についてだけ、判定結果を出力させているけれども、腐蝕防止電流通電状態においても、導電路２５の電圧値を検出し、この検出された電圧値に基いて、地絡および短絡などを検出し、ダイアグ検出させてもよい。
【００８９】
本実施の形態では、実施の第１の形態の腐蝕防止回路６４が複数設けられる場合について説明しているけれども、実施の第２、第３および第４の形態の腐蝕防止回路６４Ａ，６４Ｂ，６４Ｃが複数設けられる集積回路であってもよい。
【００９０】
本実施の形態では、スイッチング素子２１の接点がＬｏサイドに配置されているけれども、Ｈｉサイドに配置されてもよい。
【００９１】
図１２は、実施の第６の形態の信号処理装置２０Ｅの電気回路を概略的に示す回路図である。信号処理装置２０Ｅは、集積回路２２Ｅを含み、ＥＣＵ４０Ｅに備えられる。実施の第６の形態の信号処理装置２０Ｅは、実施の第１の形態の信号処理装置２０に腐蝕検出手段９５およびタイミング生成手段９６とが設けられている。腐蝕検出手段９５は、導電路２５に電気的に接続され、スイッチング素子２１の接点２１ａの腐蝕を検出する機能を有する。具体的には、導電路２５に印加される電圧の電圧値に基いて、前記接点２１ａの腐蝕を検出する。腐蝕検出手段９５は、さらにタイミング生成手段９６に電気的に接続され、腐蝕を検出すると、タイミング生成手段９６に電気信号を出力する機能を有する。タイミング生成手段９６は、ＡＮＤ回路によって構成され、発振手段３１および通電状態切換手段２９と電気的に接続されている。タイミング生成手段９６は、腐蝕検出手段９５から出力される電気信号および発振手段３１から出力されるＨｉレベルの電気信号を受信すると、通電状態切換手段２９に腐蝕除去信号が出力する。これによって通電状態切換手段２９は、スイッチング素子２１の接点２１ａの腐蝕を検出するとともに、腐蝕防止電流が通電する。このようにスイッチング素子２１の接点２１ａの腐蝕を検出するとともに、腐蝕防止電流を通電する構成であってもよい。
【００９２】
図１３は、実施の第７の形態の信号処理装置２０Ｆに含まれる腐蝕防止電流通電手段２７Ｆおよび通電状態切換手段２９Ｆの電気回路を概略的に示す回路図である。実施の第７の形態の信号処理装置２０Ｆは、実施の第１の形態の信号処理装置２０と、腐蝕防止電流通電手段２７および通電状態切替手段２９の構成が異なる。信号処理装置２０Ｆについては、腐蝕防止電流通電手段２７の構成についてだけ説明する。腐蝕防止電流通電手段２７Ｆは、スイッチング素子２１の接点２１ａに通電する腐蝕防止電流の電流値を変えるための回路である。具体的には、腐蝕防止電流通電手段２７Ｆは、第１通電手段９７と、第２通電手段９８と、第３通電手段９９とを有する。
【００９３】
第１通電手段９７は、スイッチング素子２１の接点２１ａに電流値Ｉ１の腐蝕防止電流を通電する機能を有する。電流値Ｉ１は、接点論理判定電流より大きい電流値に設定されている。本実施の形態では、第１通電手段９７は、ｎｐｎ型トランジスタ９７ａと電流値制限抵抗９７ｂとを含む。ｎｐｎ型トランジスタ９７ａは、エミッタとベースとが電流値制限抵抗９７ｂを介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。またｎｐｎ型トランジスタ９７ａは、コレクタが電源ライン２４に電気的に接続され、エミッタが導電路２５に電気的に接続されている。ただしｎｐｎ型のトランジスタに限定されず、ｐｎｐ型のトランジスタであってもよい。
【００９４】
ｎｐｎ型トランジスタ９７ａのエミッタと導電路２５との間には、逆流防止手段４５が介在している。本実施の形態では、逆流防止手段４５は、ダイオードであり、アノードが第１通電手段２７Ｆに、カソードが導電路２５に電気的に接続されており、入力端子３２に印加される電圧が上昇した場合に電源ライン２４への流入電流を抑制している。
【００９５】
第２通電手段９８は、スイッチング素子２１の接点２１ａに電流値Ｉ２の腐蝕防止電流を通電する機能を有する。電流値Ｉ２は、電流値Ｉ１より小さく接点論理判定電流より大きい電流値に設定されている。本実施の形態では、第２通電手段９８は、ｎｐｎ型トランジスタ９８ａと電流値制限抵抗９８ｂと抵抗器９８ｃとを含む。ｎｐｎ型トランジスタ９８ａは、エミッタとベースとが電流値制限抵抗９８ｂを介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。またｎｐｎ型トランジスタ９８ａは、コレクタが電源ライン２４に電気的に接続され、エミッタが抵抗器９８ｃの一端に電気的に接続されている。電流値制限抵抗９８ｂと抵抗器９８ｃとは、並列に接続されている。ただしｎｐｎ型のトランジスタに限定されず、ｐｎｐ型のトランジスタであってもよい。第２通電手段９８の抵抗器９８ｃの他端は、逆流防止手段４５に電気的に接続され、逆流防止手段４５を介して導電路２５に電気的に接続されている。
【００９６】
第３通電手段９９、スイッチング素子２１の接点２１ａに電流値Ｉ３の腐蝕防止電流を通電する機能を有する。電流値Ｉ３は、電流値Ｉ２より小さく接点論理判定電流より大きい電流値に設定されている。本実施の形態では、第３通電手段９９は、ｎｐｎ型トランジスタ９９ａと抵抗器９９ｂとを含む。ｎｐｎ型トランジスタ９９ａは、エミッタとベースとが電流値制限抵抗９９ｂを介して電気的に接続されており、接点論理判定時の腐蝕防止電流を抑制する。またｎｐｎ型トランジスタ９９ａは、コレクタが電源ライン２４に電気的に接続され、エミッタが抵抗器９９ｃの一端に電気的に接続されている。電流値制限抵抗９９ｂと抵抗器９９ｃとは、並列に接続されている。ただしｎｐｎ型のトランジスタに限定されず、ｐｎｐ型のトランジスタであってもよい。抵抗器９９ｃの他端は、逆流防止手段４５に電気的に接続され、逆流防止手段４５を介して導電路２５に電気的に接続されている。第３通電手段９９の抵抗器９９ｃは、第２通電手段９８の抵抗器９８ｃより大きな抵抗値に設定されている。
【００９７】
通電状態切換手段２９Ｆは、腐蝕防止電流通電状態と接点論理判定状態とを切換えるとともに、腐蝕防止電流の電流値を切換えるための回路である。通電状態切換手段２９Ｆは、第１切換手段２９ａと、第２切換手段２９ｂと、第３切換手段２９ｃとを含む。第１〜第３切換手段２９ａ〜２９ｃは、たとえばスイッチであり、発振手段３１からのＩＰＵＬＳＥ信号のオンオフに同期してスイッチがオンオフするものである。
【００９８】
第１切換手段２９ａは、第１通電手段９７の電流値制限抵抗９７ｂに直列に電気的に接続され、その一端が電源ライン２４に、他端が電流制限抵抗９７ｂに電気的に接続される。第１切換手段２９ａには、第１通電手段９７のｎｐｎ型トランジスタ９７ａのベースが電流制限抵抗４４と並列的に接続されている。
【００９９】
第２切換手段２９ｂは、第２通電手段９８の電流値制限抵抗９８ｂに直列に電気的に接続され、その一端が電源ライン２４に、他端が電流制限抵抗９８ｂに電気的に接続される。第２切換手段２９ｂには、第２通電手段９８のｎｐｎ型トランジスタ９８ａのベースが電流制限抵抗９９ｂと並列的に接続されている。
【０１００】
第３切換手段２９ｃは、第３通電手段９９の電流値制限抵抗９９ｂに直列に電気的に接続され、その一端が電源ライン２４に、他端が電流制限抵抗９９ｂに電気的に接続される。第３切換手段２９ｃには、第３通電手段９９のｎｐｎ型トランジスタ９９ａのベースが電流制限抵抗９９ｂと並列的に接続されている。
【０１０１】
さらにマイコン９２が発振手段３１に電気的に接続され、マイコン９２は、接点論理判定手段３０から出力される判定結果に基いて、スイッチング素子２１の接点２１ａの腐蝕の進行状況を判定し、いずれの第１〜第３通電手段２９ａ〜２９ｃに発振手段３１から腐蝕除去信号を伝送すべきかを決定する機能を有する。具体的には、マイコン９２は、予め定められる３つの閾値を有し、判定結果、具体的には出力される電圧値が前記３つの閾値のうちいずれの閾値を越えているかを判定する。越えている閾値の数に基いて、スイッチング素子２１の接点２１ａの腐蝕の進行状況を判定し、いずれの第１〜第３通電手段２９ａ〜２９ｃに発振手段３１から腐蝕除去信号を伝送すべきかを決定し、決定される第１〜第３通電手段２９ａ〜２９ｃに腐蝕除去信号を伝送する。
【０１０２】
このようにして構成される腐蝕防止電流通電手段２７および通電状態切替手段２７の動作について説明する。マイコン９２が腐食の進行状況がかなり進んでいる第１状態の場合、発振手段３１から第１切替手段２９ａに腐蝕除去信号が伝送する。第１切替手段２９ａは、この信号に基いて、電源ライン２４と電流制限抵抗９７ｂとの間を導通する。これによってｎｐｎ型トランジスタ９７ａのコレクタ−エミッタ間が導通し、電流値Ｉ１の腐蝕防止電流がスイッチング素子２１の接点２１ａに通電される。
【０１０３】
マイコン９２が第１状態より腐蝕の進行していない場合、発振手段３１から第２切替手段２９ｂに腐蝕除去信号を伝送する。第２切替手段２９ｂは、この信号に基いて、電源ライン２４と電流制限抵抗９８ｂとの間を導通する。これによってｎｐｎ型トランジスタ９８ａのコレクタ−エミッタ間が導通し、電流値Ｉ２の腐蝕防止電流がスイッチング素子２１の接点２１ａに通電される。
【０１０４】
マイコン９２が第２状態より腐蝕の進行していない場合、発振手段３１から第３切替手段２９ｃに腐蝕除去信号が伝送されると、第３切替手段２９ｃは、この信号に基いて、電源ライン２４と電流制限抵抗９９ｂとの間を導通する。これによってｎｐｎ型トランジスタ９９ａのコレクタ−エミッタ間が導通し、電流値Ｉ３の腐蝕防止電流がスイッチング素子２１の接点２１ａに通電される。
【０１０５】
このようにマイコン９２は、判定結果に基いてスイッチング素子２１の接点２１ａの腐蝕の進行状態を検出し、腐蝕の進行状態に応じて、スイッチング素子２１の接点２１ａに通電する腐蝕防止電流の電流値を決定する。
【０１０６】
本実施の形態の信号処理装置２０Ｆによれば、発振手段３１から腐蝕除去信号を伝送する通電手段を第１〜第３通電手段２９ａ〜２９ｃのうちから選択することによって、３つの異なる電流値Ｉ１，Ｉ２，Ｉ３の腐蝕防止電流を通電することができる。
【０１０７】
また本実施の形態の信号処理装置２０Ｆによれば、接点論理判定手段３０の判定結果に基いて、腐蝕防止電流の電流値を変化させることができる。たとえばスイッチング素子２１の接点２１ａの腐蝕が進んでいる場合、腐蝕防止電流の電流値を大きくして腐蝕の除去を促進し、スイッチング素子２１の接点２１ａの腐蝕が除去されていれば、腐蝕防止電流の電流値を小さくして信号処理回路における発熱を抑制することができる。
【図面の簡単な説明】
【０１０８】
【図１】従来の技術の制御ユニット１１の電気回路を示す回路図である。
【図２】本実施の第１の実施の形態の信号処理装置２０の電気的な構成を示すブロック図である。
【図３】信号処理装置２０を備えるＥＣＵ４０の電気的な構成を示すブロック図である。
【図４】信号処理装置２０の電気回路を示す回路図である。
【図５】発振手段３１から発振されるＩＰＬＵＳＥ信号６５およびＦＦＣＬＫ信号６６の変化のタイミングを示す図である。
【図６】実施の第２の形態の信号処理装置２０Ａの電気回路を示す回路図である。
【図７】実施の第３の形態の信号処理装置２０Ｂの電気回路を示す回路図である。
【図８】実施の第４の形態の信号処理装置２０Ｃの電気回路を概略的に示す回路図である。
【図９】発振手段３１Ｄから発振されるＩＰＬＵＳＥ信号６５、ＦＦＣＬＫ信号６６および切換信号８２の変化のタイミングを示す図である。
【図１０】発振手段３１Ｄから発振される第２の形態の電気信号の変化のタイミングを示す図である。
【図１１】発振手段３１Ｄから発振される第３の形態の電気信号の変化のタイミングを示す図である。
【図１２】実施の第６の形態の信号処理装置２０Ｅの電気回路を概略的に示す回路図である。
【図１３】実施の第７の形態の信号処理装置２０Ｆに含まれる腐蝕防止電流通電手段２７Ｆおよび通電状態切換手段２９Ｆの電気回路を概略的に示す回路図である。
【符号の説明】
【０１０９】
２０  信号処理装置
２１  スイッチング素子
２２  集積回路
２３  シリーズ抵抗
２６  接点論理判定電流通電手段
２７  腐蝕防止電流通電手段
２８  サージ吸収手段
２９  通電状態切換手段
３０  接点論理判定手段
３１  発振手段
３２  入力端子
４０  電子制御ユニット
６４  腐蝕防止回路
７０  減電圧部
７１  ローパスフィルタ
７３  スパーク吸収手段
【図１】
0004451855.tif 000002
【図２】
0004451855.tif 000003
【図３】
0004451855.tif 000004
【図４】
0004451855.tif 000005
【図５】
0004451855.tif 000006
【図６】
0004451855.tif 000007
【図７】
0004451855.tif 000008
【図８】
0004451855.tif 000009
【図９】
0004451855.tif 000010
【図１０】
0004451855.tif 000011
【図１１】
0004451855.tif 000012
【図１２】
0004451855.tif 000013
【図１３】
0004451855.tif 000014