(57)【特許請求の範囲】
【請求項１】
ＴＤＩ型の赤外線検知器を用いた赤外線撮像装置において、
前記赤外線検知器内に複数の列を成すように並べられており、赤外線の強度を検知する検知素子と、
欠陥のある検知素子に関する情報を保持する、書き替え可能な記憶手段と、
前記記憶手段内の情報において欠陥ありと示された検知素子の出力信号を除外して、各検知素子からの検知信号を出力する取捨選択手段と、
撮像される対象物が置かれた環境よりも高い温度に設定された高温基準熱源と、
前記対象物が置かれた環境と同程度の温度に設定された常温基準熱源と、
前記高温基準源、前記常温基準熱源及び前記対象物から発する赤外線を前記検知素子に集光する赤外線集光手段と、
前記検知素子が前記赤外線集光手段からの赤外線を見込んだ際の検知素子出力を解析し、前記高温基準熱源からの赤外線を検知したときの信号と、前記常温基準熱源からの赤外線を検知したときの信号との差が予め設定された値以下の場合には、該当する前記検知素子を欠陥素子として検出する欠陥素子検出手段と、
前記欠陥素子検出手段にて検出された前記欠陥素子の出力信号を使用しないように、前記記憶手段の内容を書き換える欠陥素子情報更新手段と、
前記対象物を撮像中に装置外部からの欠陥素子検出指令を受けた際には、撮像処理を中断して、前記欠陥素子検出手段に対して前記欠陥素子の検出を行わせ、前記欠陥素子情報更新手段により前記記憶手段の内容が更新された後に、撮像処理を再開させる動作モード切替手段と、
を有することを特徴とする赤外線撮像装置。
【請求項２】
前記記憶手段、及び前記取捨選択手段は、前記赤外線検知器内に設けられていることを特徴とする請求項１記載の赤外線撮像装置。
【請求項３】
前記欠陥素子検出手段は、電源投入時に前記欠陥素子の検出を行うことを特徴とする請求項１記載の赤外線撮像装置。
【請求項４】
前記欠陥素子検出手段は、前記検知素子が前記高温基準熱源からの赤外線を検知したときの高温検知信号を複数フィールド分取得するとともに、前記常温基準熱源からの赤外線を検知した場合の常温検知信号を複数フィールド分取得し、前記高温検知信号の平均値と前記常温検知信号の平均値との差が予め設定された値以下である場合には、該当する前記検知素子を前記欠陥素子と判断することを特徴とする請求項１記載の赤外線撮像装置。
【請求項５】
前記欠陥素子検出手段は、前記検知素子が前記赤外線集光手段からの赤外線を見込んだ際の検知素子出力を複数フィールド分取得し、取得した複数の前記検知素子出力の最大値と最小値との差によって雑音値を求め、前記雑音値が予め設定された値以上である場合には、該当する前記検知素子を前記欠陥素子と判断することを特徴とする請求項１記載の赤外線撮像装置。
【請求項６】
前記欠陥素子検出手段は、前記検知素子が前記赤外線集光手段からの赤外線を検知したときの検知信号を複数フィールド分取得し、前記検知信号の平均値を算出し、特定のフィールドの信号と前記平均値との差が予め設定された値以上である場合には、該当する前記検知素子を前記欠陥素子と判断することを特徴とする請求項１記載の赤外線撮像装置。
【請求項７】
前記欠陥素子検出手段は、前記検知素子が前記高温基準熱源からの赤外線を検知したときの信号と、前記常温基準熱源からの赤外線を検知したときの信号との差によって差信号値を求めるとともに、前記検知素子が前記赤外線集光手段からの赤外線を見込んだ際の検知素子出力を複数フィールド分取得し、取得した複数の検知素子出力の最大値と最小値との差によって雑音値を求め、前記差信号値が予め設定された値以で下あるか、もしくは前記雑音値が予め設定された値以上であるという条件のいずれかに該当する前記検知素子を前記欠陥素子と判断することを特徴とする請求項１記載の赤外線撮像装置。
【請求項８】
前記記憶手段は、赤外線検知器内のどの素子が前記欠陥素子であるのかを示す情報、及び赤外線が走査される方向に並んでいる複数の前記検知素子中の欠陥素子数の情報とを格納しており、
前記取捨選択手段は、前記検知素子中の前記欠陥素子の出力を停止させるとともに、前記欠陥素子の出力が停止されたことにより出力信号レベルが低下しないように、赤外線が走査される方向に並んでいる複数の前記検知素子中の前記欠陥素子数に応じて、検知素子出力の増幅率を変化させることを特徴とする請求項１記載の赤外線撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は赤外線撮像装置に関し、特にＴＤＩ(Time Delay and Integration)型の赤外線撮像装置に関する。
【０００２】
【従来の技術】
赤外線撮像装置は目標から放射される赤外線を赤外線センサで受光させ光−電変換し、その電気信号をＡ／Ｄ（アナログ／ディジタル）変換、信号処理し映像表示するものである。
【０００３】
赤外線撮像は目標から輻射される赤外線を直接検出することから昼夜を問わず目標を認識でき、またレーダ等と異なりパッシブに目標を捕捉することができる。また赤外線強度は目標温度に依存することから、その温度を非接触で検出することが可能である。このような特徴を生かし赤外線撮像装置は、監視カメラ、暗視装置、サーモグラフィ、リモートセンシング、車両−航空機搭載の先方監視装置等として広い分野で使用されている。
【０００４】
赤外線撮像装置はその検出波長域から３〜５μｍ帯と８〜１０μｍ帯に区分して用いられ、３〜５μｍ帯センサとしてはＰｔＳｉ、ＩｎＳｎ、ＨｇＣｄＴｅ等の物質がセンサ材料として用いられ、また８〜１０μｍ帯としてはＨｇＣｄＴｅが主に使用されている。特にＨｇＣｄＴｅは組成比を変えることで広い波長範囲において高感度を実現できるセンサ材料として注目されている。
【０００５】
赤外線センサはその素子構成から単素子センサ、一次元センサ及び二次元センサに分類される。一次元センサは垂直方向に素子をアレイ状に複数個並べたもので、走査は水平方向のみでよい。現在では水平方向にも４列、８列など複数素子を冗長的に持たせることによりＴＤＩ等の処理を行い、画質向上を図った使用方法が主流となっている。
【０００６】
一般的にセンサは各素子間で感度バラツキを持っており、均一な画像を得るためには感度補正を必要とする。また信号出力が少ないとか雑音が大きいなどの理由でモニタ画面に映し出した際、感度補正をかけても均一にならない素子が存在する場合、隣接している正常な素子と置き換えるなどの処置を施す必要がある。
【０００７】
目標からの赤外線は走査光学系で集光、走査され、赤外線センサ（検知器）に入射される。赤外線センサ出力はアンプ、Ａ／Ｄ変換、マルチプレクス、信号処理などが施された後、Ｄ／Ａ変換されモニタに出力される。
【０００８】
信号処理にはＴＤＩ、基準熱源制御、感度補正、走査変換などがある。ＴＤＩは赤外線検知器の赤外線入射タイミングのずれを遅延要素によって補正し、同一地点からの検知器出力信号をＴＤＩ段数回積算するものであり、感度を向上させることができる。ＴＤＩ処理時、欠陥素子も含めてＴＤＩを行うと効果がないので、欠陥素子を除いて処理することが必要となる。従来技術ではＴＤＩ回路上に、予め測定、判定された欠陥素子アドレスが書き込まれたＲＯＭを持ち、欠陥素子を使用しないように対処していた。
【０００９】
図７１は、従来のＴＤＩ赤外線撮像装置を示す図である。目標からの赤外線は、走査光学部の光学系３１１に入射する。光学系３１１を通過した赤外線は、走査系３１２によって、走査される。走査系３１２によって走査された赤外線は、光学系３１５によって赤外線検知器３１６上に像を結ぶ、また、走査系３１２の両脇には２つの基準熱源３１３，３１４が設けられている。一方の基準熱源３１３は比較的高い温度に保たれ、他方の基準熱源３１４は常温に保たれる。基準熱源３１３，３１４が発した赤外線は、無効走査期間（外部からの赤外線を赤外線検知器上に集光させていない期間）に、赤外線検知器３１６に照射する。
【００１０】
赤外線検知器３１６は、複数の列（この例では４列）に並べられた多数の検知素子を有しており、その検知素子が入射した赤外線を電荷に変える。そして、発生した電荷に応じた信号が、アンプ３２１〜３２４に送られる。アンプ３２１〜３２４は、検知素子の列毎に設けられており、各列の検知素子から出力された信号を増幅し、Ａ／Ｄ変換器３３１〜３３４に渡す。Ａ／Ｄ変換器３３１〜３３４は、入力されたアナログ信号をディジタル信号に変換し、ＴＤＩ回路３４０に送る。
【００１１】
ＴＤＩ回路３４０では、同一画像が走査されることで同じ像を検知した検知素子の値の平均値を出し、基準熱源制御部３５１と感度補正回路３５３とに送る。基準熱源制御部３５１は、撮像シーンが変化しても常に撮像シーンの温度範囲と基準熱源による感度補正範囲が一致するように、フレーム毎に基準熱源３１３の温度と基準熱源３１４の温度とを制御する。
【００１２】
また、走査系からは、有効走査期間と無効走査期間との切り替えタイミングを示すトリガ信号が出力されている。そのトリガ信号は、シーケンスコントローラ３５２に入力される。シーケンスコントローラ３５２は、入力されたトリガ信号に応じて、感度補正回路３５３への動作指令を出力する。
【００１３】
感度補正回路３５３は、ＴＤＩ回路３４０から送られる画像データの感度補正を行う。すなわち、基準熱源制御部３５１で算出された基準熱源３１３（高温用）平均値、基準熱源３１４（常温用）平均値からリアルタイムに素子別感度補正係数、オフセット補正係数を算出し、各検知素子出力に対して感度補正をかけることにより素子間のばらつきをなくす。感度補正後の画像データは、走査変換器３５４に送られる。走査変換器３５４は、入力された画像データの映像信号出力順序をＮＴＳＣ(National Television System Committee)やＶＧＡ(Video Graphics Array)等標準映像信号の入力順序に変換する。その後、Ｄ／Ａ変換器３５５でアナログ信号に変換され、モニタに映し出される。
【００１４】
図７２は、従来のＴＤＩ回路の内部構成を示す図である。ＴＤＩ回路３４０には、欠陥素子置き換え情報保持部３４１が設けられている。欠陥素子置き換え情報保持部３４１はＲＯＭ(Read Only Memory)であり、赤外線検知機内の欠陥素子アドレス等の情報が設定されている。また、Ａ／Ｄ変換器３３１〜３３４から送られてきた信号は、セレクタ３４２で受け取られる。セレクタ３４２は、欠陥素子置き換え情報保持部３４１の内容を参照し、欠陥素子からの信号を、隣接する別の素子の信号に置き換える。それらの信号は、加算器３４３に送られる。加算器３４３では、入力された各列の信号を加算し、除算器３４４に送る。除算器３４４は、入力された信号を列の数（図の例では４）で除算し、基準熱源制御部３５１や感度補正回路３５３へ出力する。
【００１５】
このような赤外線撮像装置によれば、赤外線検知器内の検知素子の一部に欠陥素子が含まれていても、その欠陥素子の情報を予め欠陥素子置き換え情報保持部３４１に設定しておくことで、欠陥素子からの信号を取り除くことができる。その結果、生成された画像に欠陥素子の影響がでず、モニタ上にきれいな画像を表示することができる。
【００１６】
【発明が解決しようとする課題】
しかし、従来技術では、ＴＤＩ時の欠陥素子選択処理に関して以下のような問題点があった。
【００１７】
従来技術では前述の通り、ＴＤＩ回路にて予め測定された欠陥素子アドレスが書き込まれたＲＯＭを持ち、欠陥素子を使用しないように対処していた。そのため、予めわかっている欠陥素子に対しては有効であるが、運用中に検知素子が損傷した場合には対応することができなかった。例えば、レーザ照射などによって損傷素子が発生した場合など、ＴＤＩ回路上に実装されたＲＯＭの欠陥素子情報と現在の素子の状態（検知素子特性）が食い違うことがあり、ＴＤＩ効果が十分に発揮されない状態での運用となっていた。
【００１８】
そうした場合従来技術では、装置の電源を切り、予め測定された欠陥素子アドレスが書き込まれたＲＯＭを取り外し、欠陥素子置き換えアドレスが入ってないＲＯＭ（スルーＲＯＭ）を実装してから赤外線検知器出力データを全素子分取得し、欠陥素子情報を作成しＲＯＭに書き込んでから再度装置に実装することで対応していた。このような対応には、手間と時間がかかり、即時性に欠けるという問題点がある。
【００１９】
本発明はこのような点に鑑みてなされたものであり、赤外線探知器の欠陥に対する補正を適宜行うことができる赤外線撮像装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明では上記課題を解決するために、ＴＤＩ型の赤外線検知器を用いた赤外線撮像装置において、前記赤外線検知器内に複数の列を成すように並べられており、赤外線の強度を検知する検知素子と、欠陥のある検知素子に関する情報を保持する、書き替え可能な記憶手段と、前記記憶手段内の情報において欠陥ありと示された検知素子の出力信号を除外して、各検知素子からの検知信号を出力する取捨選択手段と、赤外線を前記検知素子に集光する赤外線集光手段と、前記検知素子が前記赤外線集光手段からの赤外線を見込んだ際の検知素子出力を解析し、欠陥素子を検出する欠陥素子検出手段と、前記欠陥素子検出手段にて検出された欠陥素子の出力信号を使用しないように、前記記憶手段の内容を書き換える欠陥素子情報更新手段と、を有することを特徴とする赤外線撮像装置が提供される。
【００２１】
このような赤外線撮像装置によれば、赤外線集光手段により、検知素子に対して一定量の赤外線が照射される。すると、欠陥素子検出手段により、検知素子が赤外線集光手段からの赤外線を見込んだ際の検知素子出力が解析され、欠陥素子が検出される。そして、欠陥素子情報更新手段により、欠陥素子検出手段が検出した欠陥素子の出力信号が使用されないように、記憶手段の内容が書き換えられる。その後、取捨選択手段により、検知素子が検知した信号の中で欠陥ありとされた検知素子以外の各検知素子の検知信号が出力される。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の原理構成図である。本発明の赤外線撮像装置は、ＴＤＩ型の赤外線検知器１を用いている。ＴＤＩ型の赤外線検知器１では、多数の検知素子１ａが複数の列に並べられている。図の例では４列に並べられている。検知素子１ａは、赤外線の強度を検知し、電気信号に変換する機能を有する。また、赤外線検知器１ａ内には記憶手段１ｂが設けられている。この記憶手段１ｂは、書き換え可能であり、各検知素子１ａの良不良に関する情報を保持する。取捨選択手段１ｃは、記憶手段１ｂ内の情報に基づいて、検知素子１ａ毎の信号を取捨選択して出力する。
【００２３】
赤外線集光手段２は、外部から入射した赤外線を赤外線検知器１へ走査するとともに、一定量の赤外線を検知素子に向かって照射する機能を有する。そのために、光学系２ａ，２ｃ及び走査系２ｂを有する。光学系２ａは、外部からの赤外線を走査系２ｂに送る。
【００２４】
また、赤外線集光手段２の両側に基準熱源５，６が設けられている。基準熱源５は、撮像対象物の置かれた環境より高温の一定の温度を保っている。基準熱源６は、撮像対象物の置かれた環境と同程度の温度を保っている。そして、赤外線集光手段２の走査系２ｂは、外部からの赤外線や基準熱源５，６からの赤外線を、走査させながら光学系２ｃの方向へ導く。光学系２ｃは、走査系２ｂから送られた赤外線を検知素子１ａ上に集光させる。
【００２５】
欠陥素子検出手段３は、検知素子１ａが赤外線集光手段２からの赤外線を見込んだ際の検知素子出力を解析し、欠陥素子を検出する。欠陥素子情報更新手段４は、欠陥素子検出手段３が検出した欠陥素子の出力信号が使用されないように、記憶手段１ｂの内容を書き換える。
【００２６】
このような赤外線撮像装置によれば、赤外線集光手段２の基準熱源５，６から発せられた赤外線は、走査系２ｂ、光学系２ｃを介して赤外線検知器１の検知素子１ａ上に照射する。すると、各検知素子１ａの検知信号が欠陥素子検出手段３に送られ、欠陥素子の判別が行われる。すると、欠陥素子情報更新手段４によって、欠陥素子の検知信号が使用されないように記憶手段１ｂの内容が更新される。一方、外部から入射した赤外線は、光学系２ａ、走査系２ｂ、光学系２ｃを介して、赤外線検知器１の検知素子１ａ上に走査される。図の例では、撮像対象物の像が、検知素子１ａの配列上を水平方向に移動することになる。これにより、各列の同じ段（図中の検知素子の上から数えた場合の順番）に位置する検知素子には、時間差を持って同じ像が結像することになる。これらの検知素子１ａで検知された信号は、取捨選択手段１ｃに送られる。すると、取捨選択手段１ｃが記憶手段１ｂの内容を参照することで、欠陥素子を認識し、その欠陥素子からの出力信号を除外し、正常な検知素子からの信号のみをＴＤＩ回路へ送信する。その後は、通常のＴＤＩ処理が施され、画像が表示される。
【００２７】
これにより、赤外線撮像装置の運用中においても、即座に欠陥素子に関する情報を更新し、欠陥素子に関する最新の情報を用いて赤外線撮像を行うことが可能となる。その結果、運用中に検知素子に一部が破壊されても常に正常な素子のみの出力が得られるようになり、表示される画像の劣化が低く押さえられる。
【００２８】
次に、本実施の形態を具体的に説明する。以下の説明では、３つの実施の形態を示す。
全実施の形態は、感度補正モードとオンチップメモリ更新モードの２つを持つ。感度補正モードは感度補正係数算出、感度補正をリアルタイムに行うモードであり、最新のフィールドを含む過去１６フィールド分（１フィールドは３２ライン）の取得データを用いて感度補正係数を算出し、常に最新の係数を常に用いてリアルタイムに感度補正を行う。オンチップメモリ更新モードは素子判定、ＴＤＩ素子選択情報生成、ゲイン設定値生成、オンチップメモリへのシリアル送信を行うモードであり、このモードでは１６フィールド分（１フィードは１６ライン）の取得データを用いて情報値を生成し、オンチップメモリ更新処理を行う。装置を起動し、赤外線検知器信号が出力可能になった直後と、装置運用中にて外部からのトリガ信号を受信したときの両方についてオンチップメモリ更新モードとなる。オンチップメモリ更新モードでは、赤外線画像撮像化処理を停止し、赤外線検知器内にある検知器出力情報格納メモリであるオンチップメモリにアクセスし、ＴＤＩ素子選択情報と検知器出力ゲイン値を更新する。更新完了後、オンチップメモリ更新モードを終了して感度補正モードに移ることで赤外線画像撮像化処理を開始し、画像信号を外部へ出力する動作を行う。
【００２９】
検知素子数は１８０素子、ＴＤＩ段数は４段のセンサを考えた場合、データの取り込み数は、ＤＳＰの処理速度を考慮すると、感度補正時は１フィールドにつき高温、常温とも各３２ライン、またオンチップメモリ更新時は１フィールドにつき高温、常温とも１６ラインとなる。
【００３０】
走査効率８０％のスキャナの場合、有効走査期間は13.33ms(1/60sec×0.8:走査効率) 、無効走査期間は 3.33ms(1/60sec×0.2)となる。データ処理の１サイクル時間は、現状の演算器やＤＳＰで得られる最速の４０ｎｓとする。処理内容及びタイミング計算は、個別処理フローチャートにも併記している。ＤＳＰの処理速度計算は各実施の形態の中で記述する。
【００３１】
以下に説明する各実施の形態は、それぞれ欠陥素子判定方法が異なる。第１の実施の形態は、高温の基準熱源と常温の基準熱源との双方の赤外線を検知したときの差信号と、雑音値との論理和によって検知素子の良否判定を行う。第２の実施の形態は、ＤＣ(Direct Current)オフセットによって検知素子の良否判定を行う。第３の実施の形態は、差信号、雑音値、及びＤＣオフセットの論理和によって検知素子の良否判定を行う。
【００３２】
なお、以下の実施の形態に示す赤外線撮像装置は、赤外線検知部と制御部とに分かれている。そこで、図２と図３とに分けて赤外線撮像装置の構成を説明する。
【００３３】
図２は、第１の実施の形態の構成の赤外線検知部を示す図である。赤外線検知部には、走査光学系として、光学系１１、走査系１２、基準熱源１３、基準熱源１４及び光学系１５が設けられている。光学系１１は、対象物から発せられた赤外線が入射するように、外部に面した位置に配置されている。走査系１２は、光学系１１を介して入射した赤外線が赤外線検知器２０に配置された検知素子上を水平走査するように、赤外線の光路を曲げる機能を有する。基準熱源１３，１４は、入力された信号に従って発熱し、一定の温度を保つことができる。この基準熱源１３は高温用の熱源であり、基準熱源１４は常温用の熱源である。光学系１５は、走査系１２や基準熱源１３，１４から出力された赤外線を、赤外線検知器２０の検知素子上で結像させるための光学系である。この走査光学系により各検知素子の視野を走査し、撮像目標を走査する有効期間の前後（無効走査期間）において、高温用基準熱源である基準熱源１３、常温用基準熱源である基準熱源１４からの赤外線を検知素子が見込むことができる。
【００３４】
図４は、走査光学系の原理図である。なお、この図では走査系１２を省略している。光学系１１，１５、基準熱源１３，１４及び赤外線検知器２０の配置を示す図である。図４中、光学系１１はレンズ１１ａ，１１ｂを含み、光学系１５はレンズ１５ａ，１５ｂを含む。フィールドの有効走査期間では、撮像対象物から放射された赤外線は、レンズ１１ａ，１１ｂ、レンズ１５ａ，１５ｂを介して赤外線検知器２０上に結像する。また、フィールドの有効走査期間では、基準熱源１３，１４は、レンズ１１ｂとレンズ１５ａとの間にそれぞれ配置され、基準熱源１３から放射された赤外線は反射鏡１３ａ、レンズ１５ａ，１５ｂを介して赤外線検知器２０上に分散投射される。基準熱源１４から放射された赤外線は反射鏡１４ａ、レンズ１５ａ，１５ｂを介して赤外線検知器２０上に分散投射される。これにより、基準熱源１３，１４から赤外線検知器２０の各検知素子に対しては、均一な強度の赤外線が照射される。
【００３５】
この図には示していないが、レンズ１１ｂとレンズ１５ａとの間には、走査系１２が設けられている。走査系１２は、スキャナミラー、スキャナミラーを回転させる回転機構及び、スキャナミラーの角度に応じてトリガ信号を出力するトリガ出力回路からなる。スキャナミラーは、レンズ１１ａ，１１ｂを介して入射した赤外線や基準熱源１３，１４が発した赤外線を、レンズ１５１１ａ，１１ｂ側に反射させるためのものである。このスキャナミラーが回転機構で回されることで、水平方向の走査が行われる。また、回転機構による回転角度を検出すれば、有効走査期間なのか基準熱源の赤外線を検出しているのかがわかる。そこで、トリガ出力回路が、回転機構による回転角度に基づいて有効走査期間等の識別用のトリガ信号を出力する。
【００３６】
図２に戻り、走査系１２からは基準熱源１３（高温）と基準熱源１４（常温）を見込む角度でそれぞれ第１のトリガ信号、第２のトリガ信号が、有効走査期間の先頭で第３のトリガ信号が発生される仕組みになっている。これらの信号はシーケンスコントローラ７１（図３に示す）を動作させるのに使用される。
【００３７】
赤外線検知器２０は、赤外線をアナログの電気信号に変換する機能を有する。検知素子が４列に配置されている。
図５は、検知素子の配列を示す図である。検知素子は、４列に並べられている。以後、各列をａ列、ｂ列、ｃ列、ｄ列とする。この場合、ａ列側からｄ列側に向かって走査が行われる。１つの列には、１８０個の検知素子が一直線に並べられている。各検知素子には、列毎に１〜１８０の素子番号が付与されている。
【００３８】
図２に戻り、赤外線検知器２０の出力は、アンプ３１〜３４に送られる。また、赤外線検知器２０内にはオンチップメモリ２１が搭載されている。オンチップメモリ２１は、検知器出力情報を格納するのに利用される。オンチップメモリ２１には全素子分（素子番号×ＴＤＩ段数列）のＴＤＩ素子選択情報と検知出力ゲイン設定値が格納される。ＴＤＩ素子選択情報と検知出力ゲイン設定値はＤＳＰ(Digital Signal Processor)回路によって生成され、ドライバ４２を介してオンチップメモリ２１へと送信される。
【００３９】
アンプ３１〜３４は、１列毎に設けられている。各アンプ３１〜３４は、微小な赤外検知出力を増幅する。増幅した信号は、ドライバ４１を介して制御部に送られる。
【００４０】
図３は、第１の実施の形態の制御部を示す図である。ドライバ４３は、赤外線検知部のドライバ４１に接続されており、ドライバ４１からの信号を受け取る。受け取った信号は、Ａ／Ｄ変換器５１〜５４に入力する。Ａ／Ｄ変換器５１〜５４は、入力されたアナログ信号をディジタル信号に変換する。変換されたディジタル信号は、ＴＤＩ回路６０とＤＳＰ回路１００とのいずれかへ送出される。感度補正モードで動作させるときにはＴＤＩ回路６０経由でＤＳＰ回路１００へ送られ、オンチップメモリ更新モードで動作させるときには直接ＤＳＰ回路１００へ送られる。
【００４１】
なお、赤外線検知器２０からはＴＤＩを行うために検知番号数×ＴＤＩ段数のデータが出力されるため、アンプ３１〜３４（図２に示す）やＡ／Ｄ変換器５１〜５４は、ＴＤＩ段数分の系が必要となる。実施の形態では検知素子数＝１８０素子、ＴＤＩ段数＝４段と想定しているため、アンプ３１〜３４（図２に示す）やＡ／Ｄ変換器５１〜５４は各４系統必要となる。
【００４２】
ＴＤＩ回路６０は、加算器６１と除算器６２とで構成されている。加算器６１は、Ａ／Ｄ変換器５１〜５４から出力されるａ〜ｄ列の４系統の信号を加算する。除算器６２は、加算結果を１／４し、４列の平均を算出する。その結果、ＴＤＩ回路６０による演算結果は、基準熱源制御回路７２とＤＳＰ回路１００とへ出される。
【００４３】
従来の技術で説明した赤外線撮像装置では、赤外線検知器内で素子選択ができなかったため、ＴＤＩ回路内にセレクタと素子置き換えアドレスが書かれたＲＯＭを持って列選択を行っていたが、本実施の形態では赤外線検知器２０内にオンチップメモリ２１が装備されているため、ＴＤＩ回路６０ではセレクタやＲＯＭが不要になる。
【００４４】
シーケンスコントローラ７１は、走査系から出力されるトリガ信号を受け、素子判定、ＴＤＩ素子選択情報生成、ゲイン設定、感度補正係数算出、感度補正及び基準熱源データ取得など、ＤＳＰの各動作を制御するインストラクションを発生させる。このシーケンスコントローラ７１を設けることにより、走査系の動作に応じてＤＳＰ動作指令信号をＤＳＰ回路１００に送信できる。これにより、ＤＳＰ回路１００はフィールド（一回の走査で検出されるデータ）の有効、無効期間を認識できる。また、感度補正時においては赤外線検知器２０からの画像データを損なわずに装置を動作させられるようになる。このように、本指令信号をトリガとしてＤＳＰ回路１００にて信号処理を行うことにより、フィールド（Ｎ、Ｎ＋１、Ｎ＋２、・・・、Ｎ＋１５）、光学系動作（有効、無効期間）に同期した処理が行える。
【００４５】
基準熱源制御回路７２は、基準熱源１３，１４の温度制御を行う。基準熱源１３は、撮像対象物が置かれた環境よりもある程度高い温度に設定し、基準熱源１４は、撮像対象物が置かれた環境と同程度の温度に設定する。
【００４６】
ＤＳＰ回路１００はＤＳＰ１１０、ＲＡＭ１０１、及びＲＯＭ１０２で構成されている。感度補正時（通常運用時）には、ＴＤＩ回路６０からのデータを取り込み、感度補正係数算出し、感度補正を行う。感度補正後の画像データは、走査変換回路７３へと送出する。オンチップメモリ更新時には、Ａ／Ｄ変換器５１〜５４からのデータを取り込み、欠陥素子判定、ＴＤＩ素子選択情報生成、ゲイン値設定を行い、ドライバ４４を介したシリアル出力を行う。ＲＡＭ１０１は、オンチップメモリ更新データや感度補正係数を格納する。ＲＯＭ１０２には、ＤＳＰのファームウェアが書き込まれている。
【００４７】
走査変換回路７３は、ＤＳＰ回路１００からの出力順序を、例えばＮＴＳＣ入力順序に変換するための回路である。Ｄ／Ａ変換器７４は、走査変換回路７３から出力されたディジタル信号を、モニタ表示可能なアナログの映像信号に変換する。変換された信号は、モニタ送られる。この映像信号の形式は、モニタの規格（標準ＴＶ、ＨＤＴＶ、ＲＧＢ、キャラクタディスプレイ等）に合わせて設計できることは言うまでもない。
【００４８】
ところで、ＲＡＭ１０１は、５つのメモリで構成される。それぞれのメモリを「ＲＡＭ１」、「ＲＡＭ２」、「ＲＡＭ３」、「ＲＡＭ４」、「ＲＡＭ５」とする。「ＲＡＭ１」は、ＤＳＰ１１０の計算に利用される各種データを保存するために利用される。「ＲＡＭ２〜５」は、検知素子が検知した画像データを保持するのに利用される。
【００４９】
図６、図７は、「ＲＡＭ１」のメモリマップを示す図である。この実施の形態では、１つのアドレスに２１ビットのデータが格納されている。
アドレス「０〜１８０」の領域Ｍ１には、高温データのラインあたりの平均値が格納される。アドレス「１８１〜３６０」の領域Ｍ２には、常温データのラインあたりの平均値（オフセット補正係数）が格納される。アドレス「３６１〜５４０」の領域Ｍ３には、感度補正係数が格納される。アドレス「５４１〜７２０」の領域Ｍ４には、素子判定データ（ＤＣ値の最大値）が格納される。アドレス「７２１〜９００」の領域Ｍ５には、素子判定データ（ＤＣ値の最小値）が格納される。
【００５０】
アドレス「９０１〜１０８０」の領域Ｍ６１には、素子判定データ（雑音値、ａ列）が格納される。アドレス「１０８１〜１２６０」の領域Ｍ６２には、素子判定データ（雑音値、ｂ列）が格納される。アドレス「１２６１〜１４４０」の領域Ｍ６３には、素子判定データ（雑音値、ｃ列）が格納される。アドレス「１４４１〜１６２０」の領域Ｍ６４には、素子判定データ（雑音値、ｄ列）が格納される。
【００５１】
アドレス「１６２１〜１８００」の領域Ｍ７１には、素子判定データ（判定結果）雑音（ａ列）、素子判定データ（判定結果）Ｓ／Ｎ（ａ列）が格納される。アドレス「１８０１〜１９８０」の領域Ｍ７２には、素子判定データ（判定結果）雑音（ｂ列）、素子判定データ（判定結果）Ｓ／Ｎ（ｂ列）が格納される。アドレス「１９８１〜２１６０」の領域Ｍ７３には、素子判定データ（判定結果）雑音（ｃ列）、素子判定データ（判定結果）Ｓ／Ｎ（ｃ列）が格納される。アドレス「２１６１〜２３４０」の領域Ｍ７４には、素子判定データ（判定結果）雑音（ｄ列）、素子判定データ（判定結果）Ｓ／Ｎ（ｄ）が格納される。
【００５２】
アドレス「２３４１〜２５２０」の領域Ｍ８１には、高温平均データ（ａ列）、差信号データ（ａ列）が格納される。アドレス「２５２１〜２７００」の領域Ｍ８２には、高温平均データ（ｂ列）、差信号データ（ｂ列）が格納される。アドレス「２７０１〜２８８０」の領域Ｍ８３には、高温平均データ（ｃ列）、差信号データ（ｃ列）が格納される。アドレス「２８８１〜３０６０」の領域Ｍ８４には、高温平均データ（ｄ列）、差信号データ（ｄ列）が格納される。
【００５３】
アドレス「３０６１〜３２４０」の領域Ｍ９１には、常温平均データ（ａ列）、素子判定データ（判定結果）差信号データ（ａ列）が格納される。アドレス「３２４１〜３４２０」の領域Ｍ９２には、常温平均データ（ｂ列）、素子判定データ（判定結果）差信号データ（ｂ列）が格納される。アドレス「３４２１〜３６００」の領域Ｍ９３には、常温平均データ（ｃ列）、素子判定データ（判定結果）差信号データ（ｃ列）が格納される。アドレス「３６０１〜３７８０」の領域Ｍ９４には、常温平均データ（ｄ列）、素子判定データ（判定結果）差信号データ（ｄ列）が格納される。
【００５４】
アドレス「３７８１〜３９６０」の領域Ｍ１０には、ゲイン設定値が格納される。
図８は、「ＲＡＭ２〜５」のメモリマップを示す図である。ここで、第２のＲＡＭはａ列のデータを格納するためのメモリであり、第３のＲＡＭはｂ列のデータを格納するためのメモリであり、第４のＲＡＭはｃ列のデータを格納するためのメモリであり、第５のＲＡＭはｄ列のデータを格納するためのメモリである。これらのメモリは、１つのアドレスに１２ビットのデータが格納される。
【００５５】
アドレス「０〜１８０」の領域Ｈ１には、１ライン目の高温データ（フィールド平均前）が格納される。以後、アドレス「２８８０」までの領域Ｈ２〜Ｈ１６には、２〜１６ライン目の高温データ（フィールド平均前）が格納される。アドレス「２８８１〜３０６０」の領域Ｌ１には、１ライン目の常温データ（フィールド平均前）が格納される。以後、アドレス「５７６０」までの領域Ｌ２〜Ｌ１６には、２〜１６ライン目の常温データ（フィールド平均前）が格納される。
【００５６】
次に、第１の実施の形態の赤外線撮像装置における動作を説明する。この赤外線撮像装置には感度補正（通常運用）モード、オンチップメモリ更新モードの２つの動作モードがある。それぞれの動作を以下に示す。
【００５７】
（１）感度補正（通常運用）モード
感度補正モードは、撮像対象物の画像をモニタに表示する際の動作モードであり、通常はこの感度補正モードで動作している。
【００５８】
感度補正モードでは、撮像対象物からの赤外線が光学系１１，走査系１２及び光学系１５を介して、赤外線検知器２０の検知素子上に結像する。この際、走査系１２が動作することにより、検知素子上に映し出される対象物の像の位置が水平方向に移動する。すなわち、ａ列に結像していた像が順次、ｂ列、ｃ列、ｄ列へと移動する。従って、各列の検知素子には、一定の時間差をもって同一の像が結像することになる。
【００５９】
赤外線検知器２０から出力された信号はアンプ３１〜３４で増幅され、ドライバ４１，４３によって制御部側に送られる。制御部側では、入力された信号がＡ／Ｄ変換器５１〜５４によってディジタル信号に変換される。そのディジタル信号は、ＤＳＰ回路１００へ送られる。ＴＤＩ回路６０に送られた信号は、ＴＤＩ回路６０でＴＤＩの処理が行われる。その結果、画像データが生成され、ＤＳＰ回路１００に送られる。ＤＳＰ回路１００では、有効走査期間の信号は画像信号として取り扱い、無効走査期間の信号は、高温データ、常温データとして取り扱う。有効走査期間か否かは、走査系１２が出力するトリガ信号によってシーケンスコントローラ７１が判別する。第１のトリガ信号が出力されれば、無効走査期間の高温データが検出されていることを認識し、高温データを取り込むべき旨の指令がＤＳＰ回路１００に渡される。第２のトリガ信号が出力されれば、無効走査期間の常温データが検出されていることを認識し、常温データを取り込むべき旨の指令がＤＳＰ回路１００に渡される。第３のトリガ信号が出力されれば、有効走査期間の画像データが検出されていることを認識し、画像データを取り込むべき旨の指令が、ＤＳＰ回路１００に渡される。
【００６０】
図９は、感度補正時にＤＳＰに入力される画像フォーマットを示す図である。感度補正時（通常運用時）は光学系の有効走査期間における取得ライン数が水平方向のデータ数となる。この例では、感度補正時には４８０ラインのデータを有している。垂直方向のデータ数は、素子番号数（１〜１８０）である。この画像フォーマットが１フィールドの画像データ配置となる。
【００６１】
図１０は、感度補正時のＤＳＰへのデータ入力順序を示す図である。ＴＤＩ回路６０で生成された画像データは、１ライン目のデータから順にＤＳＰ回路１００に転送される。
【００６２】
また、ＤＳＰ回路１００には、Ａ／Ｄ変換器５１〜５４から感度補正用の基準熱源データが送られてくる。基準熱源データは、高温データと常温データとのどちらも図１１のようなフォーマットである。
【００６３】
図１１は、感度係数算出用の基準熱源データフォーマットを示す図である。感度補正時は無効走査期間における取得ライン数が、感度補正算出用の画像フォーマットの水平方向のデータ数となる。この例では、３２ラインのデータが転送されている。垂直方向は素子番号数（１〜１８０）がデータ数であり、本マップにて１フィールドの画像データ配置が示されている。
【００６４】
図１２は、感度係数算出用の画像データのＤＳＰ回路への入力順序を示す図である。Ａ／Ｄ変換器５１〜ＴＤＩ回路６０で生成された画像データは、１ライン目のデータから順にＤＳＰ回路１００に転送される。
【００６５】
感度補正時においてＴＤＩ回路６０からの画像データ、高温データ及び常温データを受け取ったＤＳＰ回路１００は、画像データの感度補正を行う。
図１３は、ＤＳＰ回路１００の感度補正機能を示すブロック図である。ＤＳＰ回路１００の感度補正機能は、高温データ取り込み部１２０、常温データ取り込み部１３０、感度補正係数算出部１４０、及び感度補正部１５０で構成される。ＴＤＩ回路６０から送られた画像データは感度補正部１５０に入力され、高温データは高温データ取り込み部１２０に入力され、常温データは常温データ取り込み部１３０に入力される。高温データ取り込み部１２０の出力は、感度補正係数算出部１４０に送られる。常温データ取り込み部１３０の出力は、感度補正係数算出部１４０と感度補正部１５０とに送られる。
【００６６】
感度補正係数算出部１４０は、差信号算出部１４１、逆数算出部１４２、及び感度補正係数記憶部１４３からなる。差信号算出部１４１には、高温データ取り込み部１２０の出力データと、常温データ取り込み部１３０の出力データとが入力されている。差信号算出部１４１は、高温データ取り込み部１２０の出力データから常温データ取り込み部１３０の出力データを減算し、データの差を求める。算出されたデータは、逆数算出部１４２に送る。逆数算出部１４２は、渡された値の逆数を算出し、感度補正係数記憶部１４３に送る。感度補正係数記憶部１４３は、渡された値を記憶する。
【００６７】
感度補正部１５０は、差信号算出部１５１と乗算部１５２とからなる。差信号算出部１５１には、画像データと常温データ取り込み部１３０の出力データとが入力される。差信号算出部１５１は、画像データの値から常温データ取り込み部１３０の出力データを減算し、２つのデータの差を求める。算出された値は、乗算部１５２に渡す。乗算部１５２には、差信号算出部１５１からのデータと感度補正係数記憶部１４３に記憶されたデータとが入力されている。乗算部１５２は、入力された２つのデータを乗算し、ＤＳＰ回路１００の出力とする。
【００６８】
図１４は、高温データ取り込み部の機能ブロック図である。ＴＤＩ回路６０から送られた高温データは、高温データ取り込み部１２０の加算部１２１ａ〜１２１ｃに入力される。加算部１２１ａ〜１２１ｃは、フィールド数（この例では、１６フィールド）と同じだけ用意されている。各加算部１２１ａ〜１２１ｃには、１フィールド分の高温データ（３２ライン）が順次入力される。また、加算部１２１ａ〜１２１ｃには、フィールド加算値記憶部１２２ａ〜１２２ｃに格納されているデータが入力さており、フィールド加算値記憶部１２２ａ〜１２２ｃに格納されているデータに対してＴＤＩ回路６０から送られた高温データの１ライン分ずつを順次加算する。加算後のデータは、再びフィールド加算値記憶部１２２ａ〜１２２ｃに転送する。このような１ライン毎のデータの加算が３２ライン分行われる。
【００６９】
フィールド加算値記憶部１２２ａ〜１２２ｃは、加算部１２１ａ〜１２１ｃから送られたデータを記憶する。そして、記憶したデータを、加算部１２１ａ〜１２１ｃと加算部１２３に送っている。加算部１２３は、加算部１２１ａ〜１２１ｃによって３２ライン分のデータが加算された後の各フィールド加算値記憶部１２２ａ〜１２２ｃの値を合計する。合計したデータは、高温加算値記憶部１２４に送る。高温加算値記憶部１２４は、受け取ったデータを記憶する。高温加算値記憶部１２４の出力は、平均値算出部１２５に送られる。平均値算出部１２５は、高温加算値記憶部１２４に記憶された値から、１ラインあたりの平均値を算出する。算出された平均値は、高温平均値記憶部１２６に送られる。高温平均値記憶部１２６は、送られた平均値を記憶する。この高温平均値記憶部１２６に記憶された値が、高温データ取り込み部１２０の出力として、感度補正係数算出部１４０（図１３に示す）に送られる。
【００７０】
図１５は、常温データ取り込み部の機能ブロック図である。ＴＤＩ回路６０から送られた常温データは、常温データ取り込み部１３０の加算部１３１ａ〜１３１ｃに入力される。加算部１３１ａ〜１３１ｃは、フィールド数（この例では、１６フィールド）と同じだけ用意されている。各加算部１３１ａ〜１３１ｃには、１フィール分の常温データ（３２ライン）が順次入力される。また、加算部１３１ａ〜１３１ｃには、フィールド加算値記憶部１３２ａ〜１３２ｃに格納されているデータが入力さており、フィールド加算値記憶部１３２ａ〜１３２ｃに格納されているデータに対してＴＤＩ回路６０から送られた常温データの１ライン分ずつを順次加算する。加算後のデータは、再びフィールド加算値記憶部１３２ａ〜１３２ｃに転送する。このような１ライン毎のデータの加算が３２ライン分行われる。
【００７１】
フィールド加算値記憶部１３２ａ〜１３２ｃは、加算部１３１ａ〜１３１ｃから送られたデータを記憶する。そして、記憶したデータを、加算部１３１ａ〜１３１ｃと加算部１３３に送っている。加算部１３３は、加算部１３１ａ〜１３１ｃによって３２ライン分のデータが加算された後の各フィールド加算値記憶部１３２ａ〜１３２ｃの値を合計する。合計したデータは、常温加算値記憶部１３４に送る。常温加算値記憶部１３４は、受け取ったデータを記憶する。常温加算値記憶部１３４の出力は、平均値算出部１３５に送られる。平均値算出部１３５は、常温加算値記憶部１３４に記憶された値から、１ラインあたりの平均値を算出する。算出された平均値は、常温平均値記憶部１３６に送られる。常温平均値記憶部１３６は、送られた平均値を記憶する。この常温平均値記憶部１３６に記憶された値が、常温データ取り込み部１３０の出力として、感度補正係数算出部１４０（図１３に示す）に送られる。常温データ取り込み部１３０の出力は、オフセット補正係数として取り扱われる。
【００７２】
以上のような機能のＤＳＰ回路１００に画像データ、高温データ、常温データが入力されると、まず高温データ取り込み部１２０と常温データ取り込み部１３０とにより、それぞれのデータの１ライン毎の平均値が求められる。次に、感度補正係数算出部１４０において、感度補正係数が算出される。そして、感度補正部１５０において、画像データと常温データの平均値との差が算出され、その値に対して感度補正係数がかけられる。その結果が、画像データとして出力される。
【００７３】
図１６は、感度補正時の動作シーケンスを示す図である。ＤＳＰ回路１００では図１６に示すように、フィールド毎に検知素子（複数個）が基準熱源１３，１４を見込んだ際の素子出力をそれぞれｎ回取得し、加算していく。そして、最新のフィールドを含む過去ｍフィールド分の、ｍ×ｎフィールドサンプルのデータを用いて素子別平均値算出を行い、そのデータを使用してＤＳＰ回路１００にて感度補正係数、オフセット補正係数を算出し、検知器から出力される赤外線映像信号に対しリアルタイムに感度補正を実施する。
【００７４】
この例では感度補正係数算出時のライン数（ｎ）＝３２、フィールド数（ｍ）＝１６の場合を示している。基準熱源１３，１４を見込んだ際の各素子出力をそれぞれ５１２（＝ｍ×ｎ）回取得し平均を求めるのは、素子出力雑音の影響をなくして感度補正係数とオフセット補正係数の精度を高めるためである。もちろん精度は落ちるが１回のデータ取得でも実施可能である。ここでは１つ例として５１２回の平均を取っているが、５１２回に限定する必要はない。
【００７５】
上記感度補正処理（図１６の動作シーケンス）をフローチャートで示すと、図１７〜図２５のようになる。なお、これらの処理は、全てＤＳＰ回路１００が行う処理である。
【００７６】
図１７は、感度補正時のメインのフローチャートである。以下、ステップ番号に沿って処理を説明する。
［Ｓ１］初期設定を行う。具体的には、メモリ内のデータのクリアや、メモリ内の特定のアドレスへの初期値の設定などを行う。その後、以下の処理が継続的に行われる。
［Ｓ２］フィールドＮの無効走査期間においてデータを取り込む（データ取り込みＮｏ．１）。取り込むデータは、ＴＤＩ後の高温データと常温データとであり、各３２ライン分である。
［Ｓ３］フィールドＮの有効走査期間において感度補正を行う（感度補正Ｎｏ．０）。感度補正は、前のフィールドで算出された感度補正係数を用いて行う。
［Ｓ４］フィールドＮ＋１の無効走査期間において感度補正係数を算出する（感度補正係数算出Ｎｏ．１）。補正感度係数の算出は、前のフィールドでのデータ（３２ライン）を含む過去３２フィールド分の取得データ（５１２ライン）を使用して算出する。
［Ｓ５］フィールドＮ＋１の有効走査期間において感度補正を行う（感度補正Ｎｏ．１）。この感度補正は、本フィールドで算出された感度補正係数を用いて行う。
［Ｓ６］フィールドＮ＋２の無効走査期間においてデータを取り込む（データ取り込みＮｏ．２）。取り込むデータは、ＴＤＩ後の高温データと常温データとであり、各３２ライン分である。
［Ｓ７］フィールドＮ＋２の有効走査期間において感度補正を行う（感度補正Ｎｏ．１）。この感度補正は、前のフィールドで算出された感度補正係数を用いて行う。
［Ｓ８］フィールドＮ＋３の無効走査期間において感度補正係数を算出する（感度補正係数算出Ｎｏ．２）。補正感度係数の算出は、前のフィールドでのデータ（３２ライン）を含む過去３２フィールド分の取得データ（５１２ライン）を使用して算出する。
［Ｓ９］フィールドＮ＋３の有効走査期間において感度補正を行う（感度補正Ｎｏ．２）。この感度補正は、本フィールドで算出された感度補正係数を用いて行う。
【００７７】
図１８、図１９は、感度補正時のデータ取り込みのフローチャート（Ｎフィールド）である。なお、以下のフローチャートには、ステップ毎のＤＳＰ１１０の動作サイクル数が示してある。そして、１サイクルが４０ｎｓの場合の処理時間の計算値を図面中に示している。
［Ｓ１１］Ａレジスタの値を０にする。
［Ｓ１２］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ１へ格納する。
［Ｓ１３］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ２へ格納する。
【００７８】
このステップＳ１１〜ステップＳ１３の処理を、１８０素子×１ライン分ループする。これにより、高温と常温との平均値算出用のＲＡＭ領域がクリアされる。その後、ステップＳ１４に進む。
［Ｓ１４］バスラインからＡレジスタへのデータの書き込み（高温）を行う。
［Ｓ１５］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ１へ格納する。
【００７９】
このステップＳ１４〜ステップＳ１５の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１６に進む。
［Ｓ１６］バスラインからＡレジスタへのデータの書き込み（高温）を行う。
［Ｓ１７］「ＲＡＭ１」の領域Ｍ１のデータをＢレジスタへ書き込む。
［Ｓ１８］加算処理を行う。すなわち、Ａレジスタ＋Ｂレジスタの値をＡレジスタに格納する。
［Ｓ１９］Ａレジスタから「ＲＡＭ１」の領域Ｍ１へ、加算結果を格納する。
【００８０】
このステップＳ１６〜ステップＳ１９の処理を、１８０素子×３１ライン分ループする。その後、ステップＳ２０（図１９）に進む。
［Ｓ２０］バスラインからＡレジスタへのデータの書き込み（常温）を行う。
［Ｓ２１］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ２へ格納する。
【００８１】
このステップＳ２０〜ステップＳ２１の処理を、１８０素子×１ライン分ループする。その後、ステップＳ２２に進む。
［Ｓ２２］バスラインからＡレジスタへデータの書き込み（常温）を行う。
［Ｓ２３］「ＲＡＭ１」の領域Ｍ２のデータをＢレジスタへ書き込む。
［Ｓ２４］加算処理を行う。すなわち、Ａレジスタ＋Ｂレジスタの値をＡレジスタに格納する。
［Ｓ２５］Ａレジスタから「ＲＡＭ１」の領域Ｍ２へ、加算結果を格納する。
【００８２】
このステップＳ２２〜ステップＳ２５の処理を、１８０素子×３１ライン分ループする。その後、処理を終了する。
図２０、図２１は、感度補正時のデータ取り込みのフローチャート（Ｎ＋２〜Ｎ＋２８の偶数フィールド）である。
［Ｓ３１］バスラインからＡレジスタへのデータの書き込み（高温）を行う。
［Ｓ３２］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ１へ格納する。
【００８３】
このステップＳ３１〜ステップＳ３２の処理を、１８０素子×１ライン分ループする。その後、ステップＳ３３に進む。
［Ｓ３３］バスラインからＡレジスタへのデータの書き込み（高温）を行う。
［Ｓ３４］「ＲＡＭ１」の領域Ｍ１のデータをＢレジスタへ書き込む。
［Ｓ３５］加算処理を行う。すなわち、Ａレジスタ＋Ｂレジスタの値をＡレジスタに格納する。
［Ｓ３６］Ａレジスタから「ＲＡＭ１」の領域Ｍ１へ、加算結果を格納する。
【００８４】
このステップＳ３３〜ステップＳ３６の処理を、１８０素子×３１ライン分ループする。その後、ステップＳ３７（図２１）に進む。
［Ｓ３７］バスラインからＡレジスタへのデータの書き込み（常温）を行う。
［Ｓ３８］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ２へ格納する。
【００８５】
このステップＳ３７〜ステップＳ３８の処理を、１８０素子×１ライン分ループする。その後、ステップＳ３９に進む。
［Ｓ３９］バスラインからＡレジスタへデータの書き込み（常温）を行う。
［Ｓ４０］「ＲＡＭ１」の領域Ｍ２のデータをＢレジスタへ書き込む。
［Ｓ４１］加算処理を行う。すなわち、Ａレジスタ＋Ｂレジスタの値をＡレジスタに格納する。
［Ｓ４２］Ａレジスタから「ＲＡＭ１」の領域Ｍ２へ、加算結果を格納する。
【００８６】
このステップＳ３９〜ステップＳ４２の処理を、１８０素子×３１ライン分ループする。その後、処理を終了する。
図２２、図２３は、感度補正時のデータ取り込みのフローチャート（Ｎ＋３０フィールド）である。
［Ｓ５１］バスラインからＡレジスタへのデータの書き込み（高温）を行う。
［Ｓ５２］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ１へ格納する。
【００８７】
このステップＳ５１〜ステップＳ５２の処理を、１８０素子×１ライン分ループする。その後、ステップＳ５３に進む。
［Ｓ５３］バスラインからＡレジスタへのデータの書き込み（高温）を行う。
［Ｓ５４］「ＲＡＭ１」の領域Ｍ１のデータをＢレジスタへ書き込む。
［Ｓ５５］加算処理を行う。すなわち、Ａレジスタ＋Ｂレジスタの値をＡレジスタに格納する。
［Ｓ５６］Ａレジスタから「ＲＡＭ１」の領域Ｍ１へ、加算結果を格納する。
【００８８】
このステップＳ５３〜ステップＳ５６の処理を、１８０素子×３１ライン分ループする。これにより、高温データの合計が出される。その後、ステップＳ５７（図２１）に進む。
［Ｓ５７］Ａレジスタに格納されている値を５１２で除算し、再度Ａレジスタに格納する。
［Ｓ５８］除算結果としてＡレジスタに格納された値を「ＲＡＭ１」の領域Ｍ１へ格納する。
【００８９】
このステップＳ５７〜ステップＳ５８の処理を、１８０素子分ループする。これによって高温のライン平均値が算出され、所定の記憶領域に格納される。その後、ステップＳ５９（図５９）に進む。
［Ｓ５９］バスラインからＡレジスタへのデータの書き込み（常温）を行う。
［Ｓ６０］Ａレジスタの値を「ＲＡＭ１」の領域Ｍ２へ格納する。
【００９０】
このステップＳ５９〜ステップＳ６０の処理を、１８０素子×１ライン分ループする。その後、ステップＳ６１に進む。
［Ｓ６１］バスラインからＡレジスタへデータの書き込み（常温）を行う。
［Ｓ６２］「ＲＡＭ１」の領域Ｍ２のデータをＢレジスタへ書き込む。
［Ｓ６３］加算処理を行う。すなわち、Ａレジスタ＋Ｂレジスタの値をＡレジスタに格納する。
［Ｓ６４］Ａレジスタから「ＲＡＭ１」の領域Ｍ２へ、加算結果を格納する。
【００９１】
このステップＳ６１〜ステップＳ６４の処理を、１８０素子×３１ライン分ループする。以上のステップＳ５９〜ステップＳ６４の処理により、常温データの合計が出される。その後、ステップＳ６５に進む。
［Ｓ６５］Ａレジスタに格納されている値を５１２で除算し、再度Ａレジスタに格納する。
［Ｓ６６］除算結果としてＡレジスタに格納された値を「ＲＡＭ１」の領域Ｍ２へ格納する。
【００９２】
このステップＳ６５〜ステップＳ６６の処理を、１８０素子分ループする。これによって常温のライン平均値が算出され、所定の記憶領域に格納される。その後、処理を終了する。
【００９３】
図２４は、感度補正係数算出のフローチャートである。
［Ｓ７１］「ＲＡＭ１」の領域Ｍ１内のデータをＡレジスタへ書き込む（高温）。
［Ｓ７２］「ＲＡＭ１」の領域Ｍ２内のデータをＢレジスタへ書き込む（常温）。
［Ｓ７３］平均値の差の逆数「１／（Ａレジスタ−Ｂレジスタ）」を計算し、Ａレジスタに格納する。
［Ｓ７４］Ａレジスタから「ＲＡＭ１」の領域Ｍ３へ算出結果を格納する。
【００９４】
ステップＳ７１〜Ｓ７４の処理を１８０素子分ループする。これにより、感度補正係数が算出される。その後、処理を終了する。
図２５は、感度補正のフローチャートである。
［Ｓ８１］バスラインからＡレジスタへ、画像データを書き込む。
［Ｓ８２］「ＲＡＭ１」の領域Ｍ３からＢレジスタへ、感度補正係数値を書き込む。
［Ｓ８３］「ＲＡＭ１」の領域Ｍ２からＣレジスタへ、オフセット補正係数値（常温データの平均値）を書き込む。
［Ｓ８４］Ａレジスタの値からＣレジスタの値を減算し、その値にＢレジスタの値を乗算する「（Ａレジスタ−Ｃレジスタ）×Ｂレジスタ」。そして、算出された値を、Ａレジスタに格納する。
［Ｓ８５］Ａレジスタからバスラインへ画像データを出力する。
【００９５】
ステップＳ８１〜Ｓ８５の処理を９０素子×４８０ライン分ループする。
このようにして、補正係数データはリアルタイム（３０Ｈｚ）に更新され、画像データの感度補正が行われる。上記の構成では、高温、常温熱源データの１ラインあたりの平均を算出し、感度補正係数は１／（高温データの平均−常温データの平均）で算出し、感度補正を行っている。補正された画像データは、走査変換回路７３で変換され、Ｄ／Ａ変換器７４でモニタ７５で表示可能なデータに変換される。そして、モニタ７５の画面に表示される。
【００９６】
なお、上記の感度補正データ取得、感度補正係数計算、感度補正動作で参照、更新されるデータとしては、感度補正係数を算出するための高温データと常温データ、オフセット補正係数（常温データ取り込み部１３０の出力値）を算出するための常温データ及び感度補正係数がある。これらのデータは、計算途中で記憶部に格納される。この記憶部は、実際にはＲＡＭ１０１内の記憶領域であり、各データに対して記憶領域が割り当てられている。なお、感度補正用のデータは、その中の「ＲＡＭ１」に格納される。
【００９７】
（２）オンチップメモリ更新モード
オンチップメモリ更新モードは装置を起動し、赤外線検知器信号が出力可能になった直後と、装置運用中にて外部からのトリガ信号を受信したときのどちらかの場合になるモードであり、この間は赤外線画像撮像化処理を停止し、赤外線検知器内にあるオンチップメモリを更新するための処理をＤＳＰ回路１００が行う。
【００９８】
このモードでは、高温の基準熱源１３から発せられた赤外線を検知した際の高温データと、常温の基準熱源１４から発せされた赤外線を検知した際の常温データとが赤外線検知器２０から出力される。出力された信号はアンプ３１〜３４で増幅され、Ａ／Ｄ変換器５１〜５４でディジタル信号に変換される。その後、ＴＤＩ処理を行わないで、Ａ／Ｄ変換器５１〜５４の出力がそのままＤＳＰ回路１００へ出力される。
【００９９】
図２６は、オンチップメモリ更新時の画像フォーマットを示す図である。画像フォーマットとしては、オンチップメモリ更新時は無効走査期間における取得ライン数が水平方向のデータ数となる。垂直方向は素子番号数がデータ数であり、本マップにて１フィールドの画像データ配置を示している。オンチップメモリ更新時は１６ラインのデータを取得するものとし、垂直方向には１８０素子の    画像データを有している場合を想定している。
【０１００】
図２７は、オンチップメモリ更新時のＤＳＰへのデータ入力順序を示す図である。Ａ／Ｄ変換器５１〜５４で生成された画像データは、１ライン目のデータから順にＤＳＰ回路１００に転送される。１つのラインのデータには、ａ列〜ｄ列の各検知素子列で検知されたデータが含まれる。
【０１０１】
オンチップメモリ更新時においてＴＤＩ回路６０からの高温データ及び常温データを受け取ったＤＳＰ回路１００は、画像データの感度補正を行う。
図２８は、ＤＳＰ回路のオンチップメモリ更新機能を示すブロック図である。ＤＳＰ回路１００のオンチップメモリ更新機能は、データ取得部１６０、差信号判定部１７０、雑音値判定部１８０、及び素子判定部１９０で構成される。
【０１０２】
データ取得部１６０は、無効走査期間中にＡ／Ｄ変換器５１〜５４から直接送られてくる検知素子毎の高温データと常温データとを、フィールド毎にｎラインずつ取得する。取得した高温データと常温データとは、差信号判定部１７０に送られる。また、常温データは、雑音値判定部１８０にも送られる。
【０１０３】
差信号判定部１７０は、高温データの１ラインあたりの平均値と、常温データの１ラインあたりの平均値との差を求める。そして、その差がしきい値を超えていた場合には、その検知素子を異常と判断し、その旨の出力を行う。
【０１０４】
雑音値判定部１８０は、常温データを受け取り、信号の最大値と最小値との差をとる。その値がしきい値を超えていた場合には、その検知素子を異常と判断し、その旨の出力を行う。
【０１０５】
素子判定部１９０は、差信号判定部１７０と雑音値判定部１８０との論理和をとり、いずれかにおいて異常と判断された検知素子に関しては、異常と判定する。判定結果は、赤外線検知器２０のオンチップメモリ２１に転送する。素子判定方法としては、最新のフィールドを含む過去ｍフィールド分のｍ×ｎサンプルのデータから素子別にＳ／Ｎ値を求め、Ｓ／Ｎ値が設定値より小さい素子を異常と判断して選別することもできる。
【０１０６】
図２９は、データ取得部の内部構成を示す図である。データ取得部１６０には、高温熱源用のデータ記憶部１６１〜１６３と、常温熱源用のデータ記憶部１６４〜１６６が設けられている。各データ記憶部１６１〜１６６には、１つのフィールド分（１６ライン）のデータが格納される。高温熱源用のデータ記憶部１６１〜１６３に格納された値は、差信号判定部１７０へ送られる。また、常温熱源用のデータ記憶部１６４〜１６６に格納された値は、差信号判定部１７０と雑音値判定部１８０との双方に送られる。
【０１０７】
図３０は、差信号判定部の内部構成を示す図である。差信号判定部１７０に入力されたデータは、加算部１７１ａ〜１７１ｆに入力される。加算部１７１ａ〜１７１ｆは、データ取得部１６０から送られたデータを、加算値記憶部１７２ａ〜１７２ｆに格納された値に加算していく。加算した値は、その都度、加算値記憶部１７２ａ〜１７２ｆに格納する。加算値記憶部１７２ａ〜１７２ｆは、加算部１７１ａ〜１７１ｆで加算された値を記憶する。加算値記憶部１７２ａ〜１７２ｆに記憶された値は、加算部１７１ａ〜１７１ｆと加算部１７３ａ，１７３ｂとに送られる。加算部１７３ａは、高温データのフィールド毎の加算値を合計する。加算部１７３ｂは、常温データのフィールド毎の加算値を合計する。
【０１０８】
加算部１７３ａ，１７３ｂで加算された値は、それぞれ高温加算値記憶部１７４ａと常温加算値記憶部１７４ｂとに格納される。格納されたデータは、平均値算出部１７５ａ，１７５ｂに渡される。平均値算出部１７５ａ，１７５ｂは、渡されたデータを２５６で割ることにより、平均値を算出する。算出した平均値は、高温平均値記憶部１７６ａ，常温平均値記憶部１７６ｂに格納される。それぞれに格納された平均値は、差信号算出部１７７に渡される。差信号算出部１７７は、高温平均値記憶部１７６ａに記憶されたデータから、常温平均値記憶部１７６ｂに記憶されたデータを減算することで、差を計算する。算出された差の値は、差信号記憶部１７８に格納される。差信号記憶部１７８は、格納された値を、比較器１７９に渡す。比較器１７９には、予めしきい値が設定されている。そして、差信号記憶部１７８に格納された値がしきい値を超えていないかどうかを判定する。しきい値を超えていれば正常と判定し、判定結果を「０」とする。しきい値を超えていない場合には異常と判定し、判定結果を「１」とする。判定結果は、素子判定値記憶部１７０ａに格納する。素子判定値記憶部１７０ａの値は、差信号判定部１７０の判定結果として素子判定部１９０に送られる。
【０１０９】
図３１は、雑音値判定部と素子判定部との内部構成を示す図である。雑音値判定部１８０に対してデータ取得部１６０より入力された常温データは、２つの比較器１８１ａ，１８１ｂに入力される。比較器１８１ａは、入力されたデータの中の最大値を抽出する。一方、比較器１８１ｂは、入力されたデータの中の最小値を抽出する。各比較器１８１ａ，１８１ｂで抽出されたデータは、それぞれ最大値記憶部１８２ａ、最小値記憶部１８２ｂに格納される。最大値記憶部１８２ａと最小値記憶部１８２ｂとは、記憶したデータを雑音値算出部１８３に渡す。雑音値算出部１８３は、最大値記憶部１８２ａに格納されたデータから最小値記憶部１８２ｂに格納されたデータを減算し、差を求める。求められた差は、差信号記憶部１８４に格納する。差信号記憶部１８４は、記憶したデータを比較器１８５に渡す。比較器１８５は、予め設定されているしきい値と差信号記憶部１８４の値とを比較する。差信号記憶部１８４の値がしきい値を超えていなければ正常と判断し、判定結果を「０」とする。しきい値を超えていれば異常と判断し、判定結果を「１」とする。判定結果は、素子判定値記憶部１８６に格納する。素子判定値記憶部１８６は、記憶したデータを素子判定部１９０に対して出力する。
【０１１０】
素子判定部１９０では、論理和演算部１９１が、差信号判定部１７０からの素子判定値と雑音値判定部１８０からの判定値とを受け取り、その論理和（ＯＲ）を求める。すなわち、いずれか一方で異常（値が「１」）と判定された検知素子の値は「１」となる。論理和演算部１９１の演算結果は、素子判定値記憶部１９２に格納される。素子判定値記憶部１９２に格納されたデータは、赤外線探知器２０のオンチップメモリ２１に送信される。
【０１１１】
以上のような機能をＤＳＰ回路１００が有することによって、無効走査期間に取得された高温データと常温データとに基づいて、有効走査期間にそのフィールドでの素子判定値が算出される。すなわち、データ取得部１６０にて、走査系の無効走査期間にて高温、常温熱源データを各々１フィールド分の１６ライン、加算値記憶部１６１〜１６６に格納し、フィールド毎に高温と常温データを差信号判定部１７０へ、常温データを雑音値判定部１８０へ渡す。
【０１１２】
差信号判定部１７０では高温と常温ともそれぞれ全素子についてフィールド毎に加算していき、第ｍフィールド目に１６フィールドでの平均値を算出する。次に、平均後のデータから高温−常温を算出し、比較器１７９にてしきい値との比較を行う。ここで、しきい値より小さい値の素子を差信号での欠陥として判定を行い、判定結果を差信号判定値として素子判定値記憶部１７０ａに格納する。
【０１１３】
雑音値算判定部１８０では常温データのみを使用して、比較器１８１ａ，１８１ｂにて全素子についてｍフィールド×ｎラインでのＤＣ値の最大値、最小値を抽出後、減算器により雑音値（＝最大値−最小値）を算出する。この雑音値を、比較器１８５にてしきい値と比較する。ここで、しきい値より大きい値の素子を欠陥として判定を行い、判定結果を雑音判定値として素子判定値記憶部１８６に格納する。
【０１１４】
差信号判定値と雑音判定値が確定した後、素子判定部１９０において両者の論理和を取り、結果をＳ／Ｎ判定値として素子判定値記憶部１９２に格納する。その後、判定結果からＴＤＩ素子選択情報、ゲイン設定値を生成し、赤外線検知器２０のオンチップメモリ２１へ出力する。
【０１１５】
ここで、オンチップゲイン設定方式について説明する。
図３２は、オンチップゲイン設定方式の原理説明図である。これは、検知素子の光電変換によって発生する電荷から一定の電圧を発生させる部分を示している。電荷は、ダイオードＤのアノード側から供給される。ダイオードＤのカソード側はドライバ８１に接続されている。ドライバ８１の出力は、検知信号出力端子に接続されている。ダイオードＤとドライバ８１との間には、スイッチＳＷ１〜ＳＷ３を介して、３つのコンデンサＣ１〜Ｃ３が接続されている。コンデンサＣ１の静電容量をＣ0とすると、コンデンサＣ２の静電容量は２Ｃ0であり、コンデンサＣ３の静電容量は４Ｃ0である。
【０１１６】
ここで、１つの検知素子がある一定の強度の赤外線を検知した際に生じる電荷をＱ0とすると、欠陥の素子がなければ４Ｑ0の電荷が生じ、欠陥素子が１つであれば３Ｑ0の電荷が生じ、欠陥素子が２つであれば２Ｑ0の電荷が生じ、欠陥素子が３つであれば１Ｑ0の電荷が生じる。ドライバ８１に供給される電圧Ｖは、電荷量Ｑを静電容量Ｃで除算することで求められる（Ｖ＝Ｑ／Ｃ）。そこで、ドライバ８１に供給される電圧を一定にするには、３つのコンデンサＣ１〜Ｃ３による静電容量を次のように設定すればよい。すなわち、欠陥素子がない場合には静電容量を４Ｃ0とし、欠陥素子が１つの場合は静電容量を３Ｃ0とし、欠陥素子が２つの場合は静電容量を２Ｃ0とし、欠陥素子が１つの場合は静電容量を３Ｃ0とする。静電容量を４Ｃ0とするにはＳＷ３を閉じる。静電容量を３Ｃ0とするにはＳＷ１，ＳＷ２を閉じる。静電容量を２Ｃ0とするにはＳＷ２を閉じる。静電容量を１Ｃ0とするにはＳＷ１を閉じる。
【０１１７】
このように、スイッチＳＷ１〜ＳＷ３のオンオフを制御することで、欠陥素子の数に応じてゲインの値を変えることができる。そこで、欠陥素子の数に応じたＳＷの設定値そのためのデータがＤＳＰ回路１００で計算され、オンチップメモリ２１にシリアル送信される。
【０１１８】
図３３は、オンチップ信号シリアル送信のタイミングチャートである。この図では、上から検知素子クロック、オンチップメモリ更新期間、オンチップメモリ更新終了、及びオンチップメモリデータの各信号を示している。ここで、オンチップメモリ更新期間は、信号がハイレベルのときに「更新期間ではない」ことを示しており、信号がローレベルのときに「更新期間である」ことを示している。オンチップメモリ更新終了は、信号の立ち下がり時が、オンチップメモリの更新が終了したことを示す。オンチップメモリデータは、赤外線検知器２０内の    オンチップメモリ２１に書き込むべきデータである。
【０１１９】
オンチップメモリ２１に格納されるデータは、ＴＤＩ段数を４段とした場合、１素子あたり７ビットであり、ＴＤＩ素子選択情報が４ビット、検知出力ゲイン設定値が３ビット割り付けられている。データは検知素子クロックに同期して出力される。プロトコルとしてはまずオンチップメモリ更新期間を示すステータス信号（オンチップメモリ更新期間）を「ハイレベル（Ｈ）」から「ローレベル（Ｌ）」にすることにより期間をアクティブにするのと同時に、オンチップメモリ更新終了信号を「Ｌ」のままにしておく。その状態にて検知素子クロックに同期させてデータを１ビットずつ出力する。全素子分のデータを送信後は、オンチップメモリ更新終了信号を１パルス分遷移させ、オンチップメモリ更新期間信号を「Ｌ」から「Ｈ」に戻す。そしてＤＳＰ回路１００をオンチップメモリ更新モードから感度補正モードに切り換える。
【０１２０】
ＴＤＩ素子選択情報は「０」が選択（対応する検知素子を使用する）、「１」が非選択（対応する検知素子を使用しない）を表し、全素子について使用するかしないかを設定する。検知出力ゲイン設定値は「０」が非設定、「１」が設定を表し、検知電荷を検知出力電圧に変換する際のコンデンサの容量値設定に使用する。検知出力ゲイン設定値によって、ＳＷ１〜ＳＷ３が制御されることにより、３種のコンデンサＣ１（静電容量Ｃ0）、コンデンサＣ２（静電容量２Ｃ0）、コンデンサＣ３（静電容量４Ｃ0）の接続状態が変化する。このようにして、素  子番号別の欠陥数の違いによる出力依存をなくしている。
【０１２１】
次に、オンチップメモリ更新処理の詳細について説明する。
図３４は、オンチップメモリ更新のＤＳＰ回路の動作シーケンスを示す図である。Ｎフィールド〜Ｎ＋１５フィールドの無効走査期間にデータを取り込む。取り込むデータは、高温データと常温データとである。これらのデータは、ＴＤＩ処理を行う前のデータ、すなわち、Ａ／Ｄ変換器５１〜５４から直接送られたデータである。各データは全ての検知素子に対応するデータであり、その数は、１８０素子×４列×１６ラインとなる。Ｎフィールド〜Ｎ＋１５フィールドの有効走査期間に各素子の判定値を算出する。Ｎ＋１５フィールドにおいては、さらに次の処理を行う。まず、Ｎフィールド〜Ｎ＋１５フィールドで算出された判定値により、ＴＤＩ素子選択情報を生成する。次に、ゲイン設定情報を生成する。そして、シリアル出力を行う。以下図３５〜図５２に、メモリ更新時の処理手順をフローチャートで示す。なお、この処理は全てＤＳＰ回路１００で行われる処理である。
【０１２２】
図３５は、メモリ更新時のＤＳＰのメインのフローチャートである。
［Ｓ１０１］初期値を設定する。例えば、メモリのクリアなどを行う。
［Ｓ１０２］フィールドＮの無効走査期間において、ＴＤＩ前の高温データ、常温データを全素子について、１６ライン分取り込む（データ取り込みＮｏ．１）。
［Ｓ１０３］フィールドＮの有効走査期間において、このフィールドでの取得データから判定値を算出する（素子判定Ｎｏ．１）。
［Ｓ１０４］フィールドＮ＋１の無効走査期間において、ＴＤＩ前の高温データ、常温データを全素子について、１６ライン分取り込む（データ取り込みＮｏ．２）。
［Ｓ１０５］フィールドＮ＋１の有効走査期間において、このフィールドでの取得データから判定値を算出する（素子判定Ｎｏ．２）。
［Ｓ１０６］フィールドＮ＋２の無効走査期間において、ＴＤＩ前の高温データ、常温データを全素子について、１６ライン分取り込む（データ取り込みＮｏ．３）。
［Ｓ１０７］フィールドＮ＋２の有効走査期間において、このフィールドでの取得データから判定値を算出する（素子判定Ｎｏ．３）。
【０１２３】
以後、フィールドＮ＋１４まで同様の処理が繰り返される。
［Ｓ１０８］フィールドＮ＋１５の無効走査期間において、ＴＤＩ前の高温データ、常温データを全素子について、１６ライン分取り込む（データ取り込みＮｏ．１６）。
［Ｓ１０９］フィールドＮ＋１５の有効走査期間において、素子判定を行う。具体的には、本フィールドでの高温データから全素子の平均値を算出し、同様に、本フィールドでの常温データから全素子の平均値を算出する。次に、全素子の差信号（高温−常温）を算出する。そして、設定値より小さい値を持つ素子を選別する（差信号での素子選別）。さらに本フィールドを含む１６フィールド分の常温データ（２５６ライン）での雑音値を全素子について算出し、設定値より大きい値を持つ素子を選別する（雑音での素子判別）。最後に、差信号での選別素子と雑音値での選別素子との論理和をとることにより、素子判定を行う。
［Ｓ１１０］ＴＤＩ素子選択情報を生成する。すなわち、素子判定値をもとに素子別の値を設定する。正常なら「０」、異常なら「１」である。それらの値の集合が選択情報である。
［Ｓ１１１］ゲイン設定情報を生成する。すなわち、素子判定値をもとに素子番号別の検知器出力ゲイン値（コンデンサ容量）を設定する。
［Ｓ１１２］オンチップメモリへのシリアル送信を行う。
【０１２４】
図３６は、オンチップメモリ更新時のデータ読み取りのフローチャートである。
［Ｓ１２１］バスラインからＡレジスタへデータを書き込む（高温）。
［Ｓ１２２］Ａレジスタから「ＲＡＭ２〜５」の領域Ｈ１〜Ｈ１６へデータを格納する。
【０１２５】
このステップＳ１２１〜Ｓ１２２の処理を、１８０素子×１６ライン分ループする。その後、ステップＳ１２３に進む。
［Ｓ１２３］バスラインからＡレジスタへデータを書き込む（常温）。
［Ｓ１２４］Ａレジスタから「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６へデータを格納する。
【０１２６】
このステップＳ１２３〜Ｓ１２４の処理を、１８０素子×１６ライン分ループする。その後、処理を終了する。
図３７〜図４０は、素子判定（Ｓ／Ｎ）のフローチャートである。
［Ｓ１３１］Ａレジスタの値を「０」に設定する。
［Ｓ１３２］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４へ格納する。
［Ｓ１３３］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４へ格納する。
【０１２７】
このステップＳ１３１〜Ｓ１３３の処理を、１８０素子×１ライン分ループする。これにより、常温、高温平均値用のＲＡＭ領域がクリアされる。その後、ステップＳ１３４に進む。
［Ｓ１３４］「ＲＡＭ２〜５」の領域Ｈ１〜Ｈ１６からＡレジスタへデータを書き込む（高温）。
［Ｓ１３５］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４へ格納する。
【０１２８】
このステップＳ１３４〜Ｓ１３５の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１３６に進む。
［Ｓ１３６］「ＲＡＭ２〜５」の領域Ｈ１〜Ｈ１６からＡレジスタへデータを書き込む（高温）。
［Ｓ１３７］「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４のデータをＢレジスタに書き込む。
［Ｓ１３８］Ａレジスタの値にＢレジスタの値を加算し、再びＡレジスタに格納する（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ１３９］Ａレジスタに格納された加算結果を、「ＲＡＭ１」の領域Ｍ８１〜８４に格納する。
【０１２９】
このステップＳ１３６〜Ｓ１３９の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ１４０（図３８に示す）に進む。
［Ｓ１４０］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ１４１］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４へ格納する。
【０１３０】
このステップＳ１４０〜Ｓ１４１の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１４２に進む。
［Ｓ１４２］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ１４３］「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４のデータをＢレジスタに書き込む。
［Ｓ１４４］Ａレジスタの値にＢレジスタの値を加算し、再びＡレジスタに格納する（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ１４５］Ａレジスタに格納された加算結果を、「ＲＡＭ１」の領域９１〜９４に格納する。
【０１３１】
このステップＳ１４２〜Ｓ１４５の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ１４６（図３９に示す）に進む。
［Ｓ１４６］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ１４７］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ４に格納する（最大値）。
［Ｓ１４８］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ５に格納する（最小値）。
【０１３２】
このステップＳ１４６〜Ｓ１４８の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１４９（図４０に示す）に進む。
［Ｓ１４９］「ＲＡＭ１」の領域Ｍ４のデータをＡレジスタに書き込む（最大値）。
［Ｓ１５０］「ＲＡＭ１」の領域Ｍ５のデータをＢレジスタに書き込む（最小値）。
［Ｓ１５１］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６のデータをＣレジスタに書き込む（常温）。
［Ｓ１５２］Ａレジスタの値がＣレジスタの値より小さいか否かを判断する。Ａレジスタの値の方が小さければステップＳ１５３に進み、そうでなければステップＳ１５４に進む。
［Ｓ１５３］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ４に格納する。
［Ｓ１５４］Ｂレジスタの値がＣレジスタの値より大きいか否かを判断する。Ｂレジスタの値の方が大きければステップＳ１５５に進み、そうでなければステップＳ１４９進むか処理を終了する（必要な回数だけループした後であれば処理を終了し、そうでなければステップＳ１４９に進む）。
［Ｓ１５５］Ｂレジスタのデータを「ＲＡＭ１」の領域Ｍ５に格納する。
【０１３３】
このステップＳ１４９〜Ｓ１５５の処理を、１８０素子×１５ライン分ループする。その後、処理を終了する。
図４１〜図４３は、素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１〜Ｎ＋１４フィールド）である。
［Ｓ１６１］「ＲＡＭ２〜５」の領域Ｈ１〜Ｈ１６のデータをＡレジスタに書き込む（高温）。
［Ｓ１６２］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ８１〜８４に格納する。
【０１３４】
このステップＳ１６１〜Ｓ１６２の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１６３に進む。
［Ｓ１６３］「ＲＡＭ２〜５」の領域Ｈ１〜Ｈ１６のデータをＡレジスタへ書き込む（高温）。
［Ｓ１６４］「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４のデータをＢレジスタに書き込む。
［Ｓ１６５］ＡレジスタのデータとＢレジスタのデータとを加算し、再度Ａレジスタに書き込む（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ１６６］Ａレジスタに書き込まれた加算結果を、「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４に格納する。
【０１３５】
このステップＳ１６３〜Ｓ１６６の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ１６７（図４２に示す）に進む。
［Ｓ１６７］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６のデータをＡレジスタに書き込む（常温）。
［Ｓ１６８］Ａレジスタのデータを「ＲＡＭ１」の領域９１〜９４に格納する。
【０１３６】
このステップＳ１６７〜Ｓ１６８の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１６９に進む。
［Ｓ１６９］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６のデータをＡレジスタへ書き込む（常温）。
［Ｓ１７０］「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４のデータをＢレジスタに書き込む。
［Ｓ１７１］ＡレジスタのデータとＢレジスタのデータとを加算し、再度Ａレジスタに書き込む（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ１７２］Ａレジスタに書き込まれた加算結果を、「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４に格納する。
【０１３７】
このステップＳ１６９〜Ｓ１７２の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ１７３（図４３に示す）に進む。
［Ｓ１７３］「ＲＡＭ１」の領域Ｍ４のデータをＡレジスタに書き込む（最大値）。
［Ｓ１７４］「ＲＡＭ１」の領域Ｍ５のデータをＢレジスタに書き込む（最小値）。
［Ｓ１７５］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６のデータをＣレジスタに書き込む（常温）。
［Ｓ１７６］Ａレジスタの値がＣレジスタの値より小さいか否かを判断する。Ａレジスタの値の方が小さければステップＳ１７７に進み、そうでなければステップＳ１７８に進む。
［Ｓ１７７］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ４に格納する。
［Ｓ１７８］Ｂレジスタの値がＣレジスタの値より大きいか否かを判断する。Ｂレジスタの値の方が大きければステップＳ１７９に進み、そうでなければステップＳ１７３進むか処理を終了する（必要な回数だけループした後であれば処理を終了し、そうでなければステップＳ１７３に進む）。
［Ｓ１７９］Ｂレジスタのデータを「ＲＡＭ１」の領域Ｍ５に格納する。
【０１３８】
このステップＳ１７３〜Ｓ１７９の処理を、１８０素子×１６ライン分ループする。その後、処理を終了する。
図４４〜図４９は、素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１５フィールド）を示す図である。
［Ｓ１８１］「ＲＡＭ２〜５」の領域Ｈ１〜Ｈ１６のデータをＡレジスタに書き込む（高温）。
［Ｓ１８２］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ８１〜８４に格納する。
【０１３９】
このステップＳ１８１〜Ｓ１８２の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１８３に進む。
［Ｓ１８３］「ＲＡＭ２〜５」の領域Ｈ１〜Ｈ１６のデータをＡレジスタへ書き込む（高温）。
［Ｓ１８４］「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４のデータをＢレジスタに書き込む。
［Ｓ１８５］ＡレジスタのデータとＢレジスタのデータとを加算し、再度Ａレジスタに書き込む（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ１８６］Ａレジスタに書き込まれた加算結果を、「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４に格納する。
【０１４０】
このステップＳ１６３〜Ｓ１６６の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ１８７に進む。
［Ｓ１８７］Ａレジスタに格納されている値を２５６で除算し、再度Ａレジスタに格納する。
［Ｓ１８８］除算結果としてＡレジスタに格納された値を「ＲＡＭ１」の領域Ｍ８１〜８４に格納する。
【０１４１】
このステップＳ１８７〜Ｓ１８８の処理を、１８０素子分ループする。その後、ステップＳ１８９（図４５に示す）に進む。
［Ｓ１８９］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６のデータをＡレジスタに書き込む（常温）。
［Ｓ１９０］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ９１〜９４に格納する。
【０１４２】
このステップＳ１８９〜Ｓ１９０の処理を、１８０素子×１ライン分ループする。その後、ステップＳ１９１に進む。
［Ｓ１９１］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６のデータをＡレジスタへ書き込む（常温）。
［Ｓ１９２］「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４のデータをＢレジスタに書き込む。
［Ｓ１９３］ＡレジスタのデータとＢレジスタのデータとを加算し、再度Ａレジスタに書き込む（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ１９４］Ａレジスタに書き込まれた加算結果を、「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４に格納する。
【０１４３】
このステップＳ１６３〜Ｓ１６６の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ１９５に進む。
［Ｓ１９５］Ａレジスタに格納されている値を２５６で除算し、再度Ａレジスタに格納する。
［Ｓ１９６］除算結果としてＡレジスタに格納された値を「ＲＡＭ１」の領域Ｍ９１〜９４に格納する。
【０１４４】
このステップＳ１９５〜Ｓ１９６の処理を、１８０素子分ループする。その後、ステップＳ１８９（図４６に示す）に進む。
［Ｓ１９７］「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４のデータをＡレジスタに書き込む（高温）。
［Ｓ１９８］「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４のデータをＢレジスタに書き込む（常温）。
［Ｓ１９９］Ａレジスタの値からＢレジスタの値を減算し、Ａレジスタに書き込む（Ａレジスタ←Ａレジスタ−Ｂレジスタ）。
［Ｓ２００］Ａレジスタに書き込まれている減算結果を「ＲＡＭ１」の領域Ｍ８１〜８４に格納する。
【０１４５】
このステップＳ１９７〜Ｓ２００の処理を、１８０素子×１ライン分ループする。その後、ステップＳ２０１に進む。
［Ｓ２０１］「ＲＡＭ１」の領域Ｍ８１〜Ｍ８４のデータをＡレジスタに書き込む。
［Ｓ２０２］判定値（予め設定されたしきい値）がＡレジスタの値より大きいか否かを判断する。判定値の方が大きければステップＳ２０３に進み、どうでなければステップＳ２０４に進む。
［Ｓ２０３］Ａレジスタに、異常素子であることを意味する値「１」を設定し、ステップＳ２０５に進む。
［Ｓ２０４］Ａレジスタに、正常素子であることを意味する値「０」を設定する。
［Ｓ２０５］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４に格納する。
【０１４６】
このステップＳ２０１〜Ｓ２０５の処理を、１８０素子分ループする。その後、ステップＳ２０６（図４７に示す）に進む。
［Ｓ２０６］「ＲＡＭ１」の領域Ｍ４のデータをＡレジスタに書き込む（最大値）。
［Ｓ２０７］「ＲＡＭ１」の領域Ｍ５のデータをＢレジスタに書き込む（最小値）。
［Ｓ２０８］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６のデータをＣレジスタに書き込む（常温）。
［Ｓ２０９］Ａレジスタの値がＣレジスタの値より小さいか否かを判断する。Ａレジスタの値の方が小さければステップＳ２１０に進み、そうでなければステップＳ２１１に進む。
［Ｓ２１０］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ４に格納する。
［Ｓ２１１］Ｂレジスタの値がＣレジスタの値より大きいか否かを判断する。Ｂレジスタの値の方が大きければステップＳ２１２に進み、そうでなければステップＳ２０６もしくはステップＳ２１３に進む（所定の回数のループが終了していればステップＳ２１３に進み、そうでなければステップＳ２０６に進む。
［Ｓ２１２］Ｂレジスタのデータを「ＲＡＭ１」の領域Ｍ５に格納する。
【０１４７】
このステップＳ２０６〜Ｓ２１２の処理を、１８０素子×１６ライン分ループする。その後、ステップＳ２１３（図４８に示す）に進む。
［Ｓ２１３］「ＲＡＭ１」の領域Ｍ４のデータをＡレジスタに書き込む（最大値）。
［Ｓ２１４］「ＲＡＭ１」の領域Ｍ５のデータをＢレジスタに書き込む（最小値）。
［Ｓ２１５］Ａレジスタの値からＢレジスタの値を減算し、Ａレジスタに書き込む（Ａレジスタ←Ａレジスタ−Ｂレジスタ）。
［Ｓ２１６］Ａレジスタに書き込まれている減算結果を「ＲＡＭ１」の領域Ｍ６１〜６４に格納する。
【０１４８】
このステップＳ２１３〜Ｓ２１６の処理を、１８０素子分ループする。その後、ステップＳ２１７に進む。
［Ｓ２１７］「ＲＡＭ１」の領域Ｍ６１〜Ｍ６４のデータをＡレジスタに書き込む。
［Ｓ２１８］判定値（予め設定されたしきい値）がＡレジスタの値より小さいか否かを判断する。判定値の方が小さければステップＳ２１９に進み、そうでなければステップＳ２２２０に進む。
［Ｓ２１９］Ａレジスタに、異常素子であることを意味する値「１」を設定し、ステップＳ２２１に進む。
［Ｓ２２０］Ａレジスタに、正常素子であることを意味する値「０」を設定する。
［Ｓ２２１］Ａレジスタのデータを「ＲＡＭ１」の領域Ｍ７１〜Ｍ７４に格納する。
【０１４９】
このステップＳ２１７〜Ｓ２２１の処理を、１８０素子分ループする。その後、ステップＳ２２２（図４９に示す）に進む。
［Ｓ２２２］「ＲＡＭ１」の領域Ｍ９１〜Ｍ９４のデータをＡレジスタに書き込む（Ｓ）。
［Ｓ２２３］「ＲＡＭ１」の領域Ｍ７１〜Ｍ７４のデータをＢレジスタに書き込む（Ｎ）。
［Ｓ２２４］Ａレジスタの値とＢレジスタの値との論理和（ＯＲ）を計算し、Ａレジスタに書き込む。
［Ｓ２２５］Ａレジスタに書き込まれている論理和の演算結果を「ＲＡＭ１」の領域Ｍ７１〜Ｍ７４に格納する。
【０１５０】
このステップＳ２２２〜Ｓ２２５の処理を、１８０素子分ループする。その後、処理を終了する。
図５０〜図５２は、素子判定（Ｓ／Ｎ）のフローチャート（ゲイン設定、シリアル出力）である。
［Ｓ２３１］「ＲＡＭ１」の領域Ｍ７１のデータをＡレジスタへ書き込む（ａ列Ｓ／Ｎ判定値）。
［Ｓ２３２］「ＲＡＭ１」の領域Ｍ７２のデータをＢレジスタへ書き込む（ｂ列Ｓ／Ｎ判定値）。
［Ｓ２３３］「ＲＡＭ１」の領域Ｍ７３のデータをＣレジスタへ書き込む（ｃ列Ｓ／Ｎ判定値）。
［Ｓ２３４］「ＲＡＭ１」の領域Ｍ７４のデータをＤレジスタへ書き込む（ｄ列Ｓ／Ｎ判定値）。
［Ｓ２３５］Ａレジスタ、Ｂレジスタ、Ｃレジスタ、Ｄレジスタの値を全て加算し、Ａレジスタに書き込む。
［Ｓ２３６］Ａレジスタの値が「０」か否かを判断する。「０」であればステップＳ２３７に進み、「０」でなければステップＳ２３８に進む。
［Ｓ２３７］Ｂレジスタに「１００」（図３２のＳＷ３を閉じることを示す）を書き込み、ステップＳ２４５に進む。
［Ｓ２３８］Ａレジスタの値が「１」か否かを判断する。「１」であればステップＳ２３９に進み、「１」でなければステップＳ２４０に進む。
［Ｓ２３９］Ｂレジスタに「０１１」（図３２のＳＷ１、ＳＷ２を閉じることを示す）を書き込み、ステップＳ２４５に進む。
［Ｓ２４０］Ａレジスタの値が「２」か否かを判断する。「２」であればステップＳ２４１に進み、「２」でなければステップＳ２４２に進む。
［Ｓ２４１］Ｂレジスタに「０１０」（図３２のＳＷ２を閉じることを示す）を書き込み、ステップＳ２４５に進む。
［Ｓ２４２］Ａレジスタの値が「３」か否かを判断する。「３」であればステップＳ２４３に進み、「３」でなければステップＳ２４４に進む。
［Ｓ２４３］Ｂレジスタに「００１」（図３２のＳＷ１を閉じることを示す）を書き込み、ステップＳ２４５に進む。
［Ｓ２４４］Ｂレジスタに「０００」（該当する素子番号の使用可能な検知素子が存在しないことを示す）を書き込み、ステップＳ２４５に進む。
［Ｓ２４５］Ｂレジスタのデータを「ＲＡＭ１」の領域Ｍ１０に格納する。
【０１５１】
このステップＳ２３１〜Ｓ２４５の処理を、１８０素子分ループする。その後、ステップＳ２４６（図５１に示す）に進む。
［Ｓ２４６］オンチップメモリ更新期間信号をＡレジスタへ書き込む（ローレベル）。
［Ｓ２４７］Ａレジスタの値を拡張バス（１）へ出力する。拡張バス（１）は、オンチップメモリ更新期間信号を赤外線検知器へ送信するためのバスである。
［Ｓ２４８］オンチップメモリ更新終了信号をＡレジスタへ書き込む（ローレベル）。
［Ｓ２４９］Ａレジスタの値を拡張バス（２）へ出力する。拡張バス（２）は、オンチップメモリ更新終了信号を赤外線検知器へ送信するためのバスである。
［Ｓ２５０］検知器画素クロックをＡレジスタへ書き込む（ハイレベル）。
［Ｓ２５１］Ａレジスタの値を拡張バス（３）へ出力する。拡張バス（３）は、検知素子クロック信号を赤外線検知器へ送信するためのバスである。
［Ｓ２５２］オンチップメモリデータ（素子選択情報、ゲイン調整情報）をＡレジスタへ書き込む。
［Ｓ２５３］Ａレジスタの値を拡張バス（４）へ出力する。拡張バス（４）は、オンチップメモリデータを赤外線検知器へ送信するためのバスである。
［Ｓ２５４］１μｓの時間調整を行う。
［Ｓ２５５］検知器画素クロックをＡレジスタへ書き込む（ローレベル）。
［Ｓ２５６］Ａレジスタの値を拡張バス（３）へ出力する。
［Ｓ２５７］１μｓの時間調整を行う。
【０１５２】
このステップＳ２５０〜Ｓ２５７の処理を、１８０素子×７データ分ループする。その後、ステップＳ２５８（図５２に示す）に進む。
［Ｓ２５８］オンチップメモリ更新終了信号をＡレジスタへ書き込む（ハイレベル）。
［Ｓ２５９］Ａレジスタの値を拡張バス（２）へ出力する。
［Ｓ２６０］２μｓの時間調整を行う。
［Ｓ２６１］オンチップメモリ更新終了信号をＡレジスタへ書き込む（ローレベル）。
［Ｓ２６２］Ａレジスタの値を拡張バス（２）へ出力する。
［Ｓ２６３］オンチップメモリ更新期間信号をＡレジスタへ書き込む（ハイレベル）。
［Ｓ２６４］Ａレジスタの値を拡張バス（１）へ出力し、処理を終了する。
【０１５３】
以上のようにして、オンチップメモリの内容を更新することができる。オンチップメモリ更新時に参照、更新されるデータは、ＲＡＭ１０１を構成する「ＲＡＭ１〜５」内に格納される。「ＲＡＭ１」上に高温平均データ、常温平均データ、差信号データ、ＤＣ値の最大値、最小値、雑音値、素子判定結果（差信号、雑音、Ｓ／Ｎ）、ゲイン設定値の１０種が格納され、「ＲＡＭ２〜５」上には、フィールド平均前の高温データ、常温データの２つが格納される。
【０１５４】
次に、感度補正処理とオンチップメモリ更新処理の具体的な進行状況について説明する。
図５３は、感度補正時のシーケンスコントローラのタイムチャートである。ＤＳＰは前述走査系で発生される第１のトリガ信号〜第３のトリガ信号をトリガとしてインストラクション「INST１〜４」動作するようになっている。「INST１」は高温取得、「INST２」は常温取得、「INST３」は感度補正係数計算、「INST４」は感度補正にそれぞれ割りつけられている。動作速度は図５３に示す通りで、無効走査期間内に割りつけられている処理は無効走査期間内（3.33ms) に、有効走査期間内に割りつけられている処理は有効走査期間内（13.33ms)で処理が完了するようにライン数、フィールド数などを制限している。
【０１５５】
図５４は、オンチップメモリ更新時のシーケンスコントローラのタイムチャートである。ＤＳＰは前述走査系で発生されるトリガ信号１〜３をトリガとしてインストラクション「INST０〜５」動作するようになっている。「INST０」は停止、「INST１」は高温データ取得、「INST２」は常温データ取得、「INST３」は判定値算出（Ｎフィールド）、「INST４」は判定値算出（Ｎ＋１〜Ｎ＋１４フィールド）、INST５は判定値算出（Ｎ＋１５フィールド）、判定、選択、送信を行うように割りつけられている。
【０１５６】
第１の実施の形態では差信号と雑音値とで素子判定を行うため、処理時間は差信号と雑音値との算出時間、判定時間を参照するものとする。動作速度は図５４に示す通りで、無効走査期間内に割りつけられている処理は無効走査期間内（3.33ms) に、有効走査期間内に割りつけられている処理は有効走査期間内（13.33ms)で処理が完了するようにライン数、フィールド数などを制限している。ただし、Ｎ＋１５フィールドのみ処理時間が14.43ms となり、有効走査期間の13.33ms 内に完了していないが、オンチップメモリ処理の最後のフィールドであるため、次のフィールドにかかっても問題ない。感度補正時、オンチップメモリ更新時とも動作速度の計算内訳はフローチャート中に示している。
【０１５７】
以下にＤＳＰの処理速度計算を示す。
感度補正時（図１８〜図２５）
〔データの取り込み時間〕（フィールドＮ）
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数によって求まる。
【０１５８】
高温データの取り込み時間（図１８のステップＳ１１〜Ｓ１９）
【０１５９】
【数１】
40ns×180素子×１ライン×３サイクル=21.6μs（クリア）
40ns×180素子×１ライン×２サイクル=14.4μs（第１ライン目取得）
40ns×180素子×31ライン×４サイクル=892.8μs（第2-32ライン目取得）
計    928.8μｓ
・・・・・（１）
常温データの取り込み時間（図１９のステップＳ２０〜Ｓ２５）
【０１６０】
【数２】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×31ライン×４サイクル=892.8μｓ（第2-32ライン目取得）
計    907.2μｓ
・・・・・（２）
以上の式（１）、式（２）より、高温取得時間＋常温取得時間＝928.8μｓ＋907.2μｓ＝1.8360msとなり、無効走査期間の3.33ms内に完了する。
【０１６１】
〔データの取り込み時間〕（フィールドＮ＋２〜Ｎ＋２８の偶数フィールド）各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数によって求まる。
【０１６２】
高温データの取り込み時間（図２０のステップＳ３１〜Ｓ３６）
【０１６３】
【数３】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×31ライン×４サイクル=892.8μｓ（第2-32ライン目取得）
計    907.2μｓ
・・・・・（３）
常温データの取り込み時間（図２１のステップＳ３７〜Ｓ４２）
【０１６４】
【数４】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×31ライン×４サイクル=892.8μｓ（第2-32ライン目取得）
計    907.2μｓ
・・・・・（４）
以上の式（３）、（４）より、高温取得時間＋常温取得時間＝907.2μｓ＋907.2μｓ＝1.8144msとなり、無効走査期間の3.33ms内に完了する。
【０１６５】
〔データの取り込み時間〕（フィールドＮ＋３０）
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数によって求まる。
【０１６６】
高温データの取り込み時間（図２２のステップＳ５１〜Ｓ５８）
【０１６７】
【数５】
40ns×180素子×1ライン×2サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×31ライン×４サイクル=892.8μｓ（第2-32ライン目取得）
40ns×180素子×1ライン×2サイクル=14.4μｓ（平均値算出）
計    921.6μｓ（第2 〜16フィールド目)
・・・・・（５）
常温データの取り込み時間（図２３のステップＳ５９〜Ｓ６６）
【０１６８】
【数６】
40ns×180素子×1ライン×2サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×31ライン×４サイクル=892.8μｓ（第2-32ライン目取得）
40ns×180素子×1ライン×2サイクル=14.4μｓ（平均値算出）
計    921.6μｓ
・・・・・（６）
式（５）、式（６）より、高温取得時間＋常温取得時間＝921.6μｓ＋921.6μｓ＝1.8432msとなり、無効走査期間の3.33ms内に完了する。
【０１６９】
〔感度補正係数算出時間〕（図２４のステップＳ７１〜Ｓ７４）
各値は、１サイクル時間（４０ｎｓ）×素子数×逆数を求める浮動小数点演算サイクル数によって求まる。
【０１７０】
【数７】
40ns×180素子×203サイクル=1.4616ms
・・・・・（７）
感度補正係数算出時間＝1.4616msとなり、無効走査期間の3.33ms内に完了する。
【０１７１】
〔感度補正時間〕（図２５のステップＳ８１〜Ｓ８４）
感度補正は、有効走査期間「 (1/60)s×0.8=13.33ms」内に行われなければならない。各値は、１サイクル時間（４０ｎｓ）×感度補正サイクル数×垂直方向画素数×水平方向画素数によって求まる。
【０１７２】
【数８】
40ns×（6サイクル×90素子）×480画素＝10.37ms
計                   10.37ms
・・・・・（８）
感度補正時間＝10.37msとなり、有効走査期間の13.33ms 内に完了する。
【０１７３】
オンチップメモリ更新時（図３６〜図５２）
〔データの取り込み時間〕
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数で求められる。
【０１７４】
高温データの取り込み時間（図３６のステップＳ１２１〜Ｓ１２２）
【０１７５】
【数９】
40ns×180素子×16ライン×2サイクル=230.4μｓ（第1-16ライン取り込み）
計   230.4μｓ
・・・・・（９）
常温データの取り込み時間（図３６のステップＳ１２３〜Ｓ１２４）
【０１７６】
【数１０】
40ns×180素子×16ライン×2サイクル=230.4μｓ（第1-16ライン取り込み）
計   230.4μｓ
・・・・・（１０）
【０１７７】
【数１１】
１列あたりのデータ取り込み時間＝230.4μｓ+230.4μｓ=460.8μｓ
４列でのデータ取り込み時間    ＝460.8μｓ×４列=1.8432ms
・・・・・（１１）
となり、無効走査期間の3.33ms内に完了する。
〔素子判定時間（Ｓ／Ｎ）（フィールドＮ）〕
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数で求められる。
【０１７８】
ＲＡＭクリア（図３７のステップＳ１３１〜Ｓ１３３）
【０１７９】
【数１２】
40ns×180素子×１ライン×３サイクル=21.6μｓ（高温、常温ともクリア）
計    21.6μｓ
・・・・・（１２）
高温ライン平均算出時間（図３７のステップＳ１３４〜Ｓ１３９）
【０１８０】
【数１３】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×15ライン×４サイクル=432.0μｓ（第2-16ライン目加算）
計    446.4μｓ
・・・・・（１３）
常温ライン平均算出時間（図３８のステップＳ１４０〜Ｓ１４５）
【０１８１】
【数１４】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×15ライン×４サイクル=432.0μｓ（第2-16ライン目加算）
計    446.4μｓ
・・・・・（１４）
雑音値算出時間（図３９〜図４０のＳ１４６〜Ｓ１５５）
【０１８２】
【数１５】
40ns×180素子×１ライン×３サイクル=21.6μｓ（第1ライン目算出）
40ns×180素子×15ライン×15サイクル=1.6200ms（第2-16ライン目算出）
計    1.6416ms
・・・・・（１５）
以上の式（１２）〜式（１５）より
【０１８３】
【数１６】
１列あたりの素子判定（Ｓ／Ｎ）時間
＝21.6μｓ+446.4μｓ+446.4μｓ+1.6416ms=2.5560ms
・・・・・（１６）
【０１８４】
【数１７】
４列での素子判定（Ｓ／Ｎ）時間＝2.5560ms×４列＝10.23ms
・・・・・（１７）
となり、有効走査期間の13.33ms 内に完了する。
【０１８５】
〔素子判定時間（Ｓ／Ｎ）（フィールドN+1〜N+14）〕
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数で求められる。
【０１８６】
高温ライン平均算出時間（図４１のステップＳ１６１〜ステップＳ１６６）は、Nフィールドと同じ（＝446.4μｓ）である。
常温ライン平均算出時間（図４２のステップＳ１６７〜Ｓ１７２）は、Nフィールドと同じ（＝446.4μｓ）である。
【０１８７】
雑音値算出時間（図４３のステップＳ１７３〜Ｓ１７９）
【０１８８】
【数１８】
40ns×180素子×16ライン×15サイクル=1.7280ms（第1-16ライン目算出）
計    1.7280ms
・・・・・（１８）
以上の式より
【０１８９】
【数１９】
１列あたりの素子判定（Ｓ／Ｎ）時間
＝446.4μｓ+446.4μｓ+1.7280ms=2.6208ms
・・・・・（１９）
【０１９０】
【数２０】
４列での素子判定（Ｓ／Ｎ）時間＝2.6208ms×４列＝10.49ms
・・・・・（２０）
となり、有効走査期間の13.33ms 内に完了する。
〔素子判定時間（Ｓ／Ｎ）（フィールドN＋１５）〕
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数で求められる。
【０１９１】
高温ライン平均算出時間（図４４のステップＳ１８１〜Ｓ１８８）
【０１９２】
【数２１】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×15ライン×４サイクル=432.0μｓ（第2-16ライン目加算）
40ns×180素子×１ライン×２サイクル=14.4μｓ（除算）
計    460.8μｓ
・・・・・（２１）
常温ライン平均算出時間（図４５のステップＳ１８９〜Ｓ１９６）
【０１９３】
【数２２】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×15ライン×４サイクル=432.0μｓ（第2-16ライン目加算）
40ns×180素子×１ライン×２サイクル=14.4μｓ（除算）
計    460.8μｓ
・・・・・（２２）
差信号算出、判定時間（図４６のステップＳ１９７〜Ｓ２０５）
【０１９４】
【数２３】
40ns×180素子×１ライン×４サイクル=28.8μｓ（算出）
40ns×180素子×１ライン×８サイクル=57.6μｓ（判定）
計    86.4μｓ
・・・・・（２３）
雑音値算出、定時間（図４７〜図４８のステップＳ２０６〜Ｓ２２１）
【０１９５】
【数２４】
40ns×180素子×16ライン×15サイクル=1.7280ms（第1-16ライン目算出）
40ns×180素子×１ライン×４サイクル=28.8μｓ（第1-16フィールドの雑音）
40ns×180素子×１ライン×８サイクル=57.6μｓ（判定）
計    1.8144ms
・・・・・（２４）
素子判定時間（図４９のステップＳ２２２〜ステップＳ２２５）
【０１９６】
【数２５】
40ns×180素子×１ライン×４サイクル=28.8μｓ（判定（論理和））
計    28.8μｓ
・・・・・（２５）
ゲイン設定時間（図５０のステップＳ２３１〜Ｓ２４５）
【０１９７】
【数２６】
40ns×180素子×１ライン×27サイクル=194.4μｓ
計   194.4μｓ
・・・・・（２６）
シリアル送信時間（図５１〜図５２のステップＳ２４６〜Ｓ２６４）
【０１９８】
【数２７】
40ns×４サイクル= 0.16μｓ（初期設定）
40ns×180素子×７データ×6サイクル
＋2μｓ×180素子×７データ=2.8224ms（データ送信）
40ns×６サイクル＋2μｓ= 2.24μｓ（初期設定）
計    2.8248ms
・・・・・（２７）
【０１９９】
【数２８】
１列あたりの素子判定（Ｓ／Ｎ）時間
＝460.8μｓ+460.8μｓ+ 86.4μｓ+ 1.8144ms+28.8μｓ=2.8512ms
・・・・・（２８）
【０２００】
【数２９】
ゲイン設定、シリアル送信時間＝ 194.4μｓ + 2.8248ms = 3.0192ms
・・・・・（２９）
【０２０１】
【数３０】
４列での処理時間
＝１列あたりの素子判定時間×４列＋ゲイン設定、シリアル,送信時間
＝ 2.8512ms×４列＋3.0192ms
＝ 14.43ms
・・・・・（３０）
となり、有効走査期間の13.33ms 内に完了しないが、オンチップメモリ更新処理の最後のフィールドである（最後のフィールド終了後に動作モードの切り替えなどの処理が行われ、すぐに感度補正処理などが開始されるわけではない）ため、次のフィールドにかかっても問題ない。オンチップメモリへのシリアル送信後、更新済みの素子選択情報、ゲイン設定値を用いて出力された検知器信号の感度補正処理を行う。
【０２０２】
次に、第２の実施の形態について説明する。第２の実施の形態は欠陥素子判定方法としてＤＣオフセットを用いた場合である。
第２の実施の形態における赤外線撮像装置の構成は、第１位の実施の形態に示したもの基本的に同じであるが、ＤＳＰ回路の動作のみが異なる。そこで、ＤＳＰ回路以外の構成要素については、第１の実施の形態で示した符号を用いて説明する。
【０２０３】
第２の実施の形態のＤＳＰ回路も第１の実施の形態と同様に、ＤＳＰ、ＲＡＭ及びＲＯＭで構成される。そして、第１の実施の形態と同様に、感度補正（通常運用）モード、オンチップメモリ更新モードの２つのモードがあるが、感度補正処理については第１の実施の形態と同じなので説明を省略する。
【０２０４】
オンチップメモリ更新モードでは、ＤＣオフセットによる判定を行うため、「ＲＡＭ１」のメモリマップが第１の実施の形態と異なる。
図５５、図５６は、ＤＣオフセットで素子判定を行う際の「ＲＡＭ１」のメモリマップを示す図である。
【０２０５】
アドレス「０〜１８０」の領域Ｎ１には、高温データのラインあたりの平均値が格納される。アドレス「１８１〜３６０」の領域Ｎ２には、常温データのラインあたりの平均値（オフセット補正係数）が格納される。アドレス「３６１〜５４０」の領域Ｎ３には、感度補正係数が格納される。
【０２０６】
アドレス「５４１〜７２０」の領域Ｎ４１には、素子判定データ（ａ列，ｍフィールドでの平均値）が格納される。アドレス「７２１〜９００」の領域Ｎ４２には、素子判定データ（ｂ列，ｍフィールドでの平均値）が格納される。アドレス「９０１〜１０８０」の領域Ｎ４３には、素子判定データ（ｃ列，ｍフィールドでの平均値）が格納される。アドレス「１０８１〜１２６０」の領域Ｎ４４には、素子判定データ（ｄ列，ｍフィールドでの平均値）が格納される。
【０２０７】
アドレス「１２６１〜１４４０」の領域Ｎ５１には、素子判定データ（ａ列、ｍ−１フィールドでの平均値）、素子判定データ（ａ列、ＤＣ判定値）が格納される。アドレス「１４４１〜１６２０」の領域Ｎ５２には、素子判定データ（ｂ列、ｍ−１フィールドでの平均値）、素子判定データ（ｂ列、ＤＣ判定値）が格納される。アドレス「１６２１〜１８００」の領域Ｎ５３には、素子判定データ（ｃ列、ｍ−１フィールドでの平均値）、素子判定データ（ｃ列、ＤＣ判定値）が格納される。アドレス「１８０１〜１９８０」の領域Ｎ５４には、素子判定データ（ｄ列、ｍ−１フィールドでの平均値）、素子判定データ（ｄ列、ＤＣ判定値）が格納される。
【０２０８】
アドレス「１９８１〜２１６０」の領域Ｎ６１には、素子判定データ（ａ列、判定結果）が格納される。アドレス「２１６１〜２３４０」の領域Ｎ６２には、素子判定データ（ｂ列、判定結果）が格納される。アドレス「２３４１〜２５２０」の領域Ｎ６３には、素子判定データ（ｃ列、判定結果）が格納される。アドレス「２５２１〜２７００」の領域Ｎ６４には、素子判定データ（ｄ列、判定結果）が格納される。
【０２０９】
アドレス「２７０１〜２８８０」の領域Ｎ７には、ゲイン設定値が格納される。
次に、オンチップメモリ更新モードにおける動作内容について説明する。
【０２１０】
第２の実施の形態ではＴＤＩ素子選択時の判定基準にＤＣオフセットを用いる。
ＤＣオフセットでの判定方法としては、検知素子（複数個）が片方の基準熱源（この場合では常温の基準熱源）を見込んだ際の各素子出力をフィールド毎にｎ回取得し、最新のフィールドを含まない過去（ｍ−１）フィールド分の、ｎ×ｍサンプルのデータから全素子について平均値を算出し、また最新のフィールドでのＤＣレベル値（第ｍフィールド目でのフィールド平均値）を参照して、（（ｍ−１）フィールド分の平均値−最新のフィールドでのＤＣレベル値）の絶対値を算出することにより素子別にＤＣオフセットのずれを求め、ずれが設定値より大きい素子を選別する。
【０２１１】
図５７は、ＤＣオフセット判定を行うＤＳＰ回路のオンチップメモリ更新機能を示すブロック図である。ＤＣオフセット判定を行うＤＳＰ回路２００のオンチップメモリ更新機能は、データ取得部２１０及び素子判定部２２０で構成される。データ取得部１６０は、無効走査期間中にＡ／Ｄ変換器５１〜５４から直接送られてくる検知素子毎の常温データを、フィールド毎に１６ラインずつ取得
する。取得した常温データは、素子判定部２２０に送る。
【０２１２】
素子判定部２２０は、１５フィールドにおける常温データの平均値と１６フィールド目の常温データとを比較し、一定以上の差がある場合には判定結果は、赤外線検知器２０のオンチップメモリ２１に転送する。
【０２１３】
図５８は、データ取得部の内部構成を示す図である。データ取得部２１０には、常温熱源用のデータ記憶部２１１〜２１４が設けられている。各データ記憶部２１１〜２１４には、１つのフィールド分（１６ライン）のデータが格納される。常温熱源用のデータ記憶部２１１〜２１４に格納された値は、フィールド毎に素子判定部２２０に送られる。なお、データ記憶部２１１〜２１４は、「ＲＡＭ２〜５」内の特定の記憶領域である。
【０２１４】
図５９は、素子判定部の内部構成を示す図である。素子判定部２２０に入力されたデータは、加算部２２１ａ〜２２１ｄに入力される。加算部２２１ａ〜２２１ｄは、データ取得部２１０から送られたフィールド毎のデータを、素子別に、加算値記憶部２２２ａ〜２２２ｄに格納された値に加算していく。加算した値は、その都度、加算値記憶部２２２ａ〜２２２ｄに格納する。加算値記憶部２２２ａ〜２２２ｄは、加算部２２１ａ〜２２１ｄで加算された値を記憶する。加算値記憶部２２２ａ〜２２２ｄに記憶された値は、加算部２２１ａ〜２２１ｄに送られる。また、第１のフィールド〜第１５のフィールドに対応する加算値記憶部２２２ａ〜２２２ｃに記憶された値は、加算部２２３に送られ、第１６のフィールドに対応する加算値記憶部２２２ｄに記憶された値は、差信号算出部２２７に送られる。加算部２２３は、１５フィールド分の加算値を合計する。合計した結果は、合計値記憶部２２４に格納する。合計値記憶部２２４は、加算部から送られた合計値を記憶する。合計値記憶部２２４の値は、平均値算出部２２５に渡される。平均値算出部２２５は、渡されたデータを２４０で除算することにより、平均値を算出する。算出した平均値は、平均値記憶部２２６に格納される。平均値記憶部２２６に格納された平均値は、差信号算出部２２７に渡される。差信号算出部２２７は、平均値記憶部２２６に記憶されたデータから、加算値記憶部２２２ｄに記憶されたデータを減算することで、差を計算する。算出された差の値は、絶対値算出部２２８に送られる。絶対値算出部２２８は、差信号算出部２２７で算出された値の絶対値を求める。この値がＤＣオフセット値である。求められたＤＣオフセット値は、ＤＣオフセット値記憶部２２９に格納する。ＤＣオフセット値記憶部２２９は格納された値を、比較器２２０ａに渡す。比較器２２０ａには、予めしきい値が設定されている。そして、ＤＣオフセット値記憶部２２９に格納された値がしきい値を超えているかどうかを判定する。しきい値を超えていなければ正常と判定し、判定結果を「０」とする。しきい値を超えている場合には異常と判定し、判定結果を「１」とする。判定結果は、素子判定値記憶部２２０ｂに格納する。素子判定値記憶部２２０ｂの値は、素子判定結果としてオンチップメモリ２１に送信される。
【０２１５】
なお、加算値記憶部２２２ａ〜２２２ｄ、合計値記憶部２２４、ＤＣオフセット値記憶部２２９、及び素子判定値記憶部２２０ｂは、「ＲＡＭ１」の所定の記憶領域である。
【０２１６】
以上のような処理機能を有していることにより、データ取得部２１０にて、走査系の無効走査期間における常温熱源データが１フィールド分の１６ライン、「ＲＡＭ２〜５」に格納される。データ取得部２１０は、格納したデータをフィールド毎に素子判定部２２０へ渡し、素子別に加算していき、第１５フィールド目に、最新のフィールドを含まない過去１５フィールド分の１５×１６サンプルのデータの平均を求める。そのために２４０で割る。そして、その値と最新のフィールドの１６ラインでのフィールド平均値との差（＝過去１５フィールドの平均値−最新のフィールドの平均値）を算出する。これによりＤＣオフセットのずれを求められる。求められたずれとしきい値との比較を行い、素子判定結果を素子判定値記憶部２２０ｂに格納する。その後、判定結果からＴＤＩ素子選択情報、ゲイン設定値を生成し、赤外線検知器のオンチップメモリへ出力する。
【０２１７】
第２の実施の形態のオンチップメモリ更新時のフローチャートは、第１の実施の形態で示した図３５のフローチャートと同様である。ただし、フォールドＮ＋１５における素子判定処理（ステップＳ１０９）の内容だけが異なる。第２の実施の形態の素子判定処理では、過去１５フィールド分の常温データ（２４０ライン）の素子別平均値と、本フィールドでの常温データ（１６ライン）の素子別平均値との差を全素子について算出する。そして、設定範囲からはずれた素子を、異常な素子として選別する。
【０２１８】
図６０〜図６９に、第２の実施の形態におけるオンチップメモリ更新処理の詳細なフローチャートを示す。なお、この処理は全てＤＳＰ回路２００が行う。
図６０〜図６１は、素子判定（ＤＣ）のフローチャート（Ｎフィールド）である。
［Ｓ３０１］Ａレジスタの値を「０」に設定する。
［Ｓ３０２］Ａレジスタのデータを「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４へ格納する。
【０２１９】
このステップＳ３０１〜Ｓ３０２の処理を、１８０素子×１ライン分ループする。その後、ステップＳ３０３に進む。
［Ｓ３０３］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ３０４］Ａレジスタのデータを「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４へ格納する。
【０２２０】
このステップＳ３０３〜Ｓ３０４の処理を、１８０素子×１ライン分ループする。その後、ステップＳ３０５（図６１に示す）に進む。
［Ｓ３０５］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ３０６］「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４のデータをＢレジスタに書き込む。
［Ｓ３０７］Ａレジスタの値にＢレジスタの値を加算し、再びＡレジスタに格納する（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ３０８］Ａレジスタに格納された加算結果を、「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４に格納する。
【０２２１】
このステップＳ３０５〜Ｓ３０８の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ３０９に進む。
［Ｓ３０９］「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４からＡレジスタへデータを書き込む。
［Ｓ３１０］「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４のデータをＢレジスタに書き込む。
［Ｓ３１１］Ａレジスタの値にＢレジスタの値を加算し、再びＡレジスタに格納する（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ３１２］Ａレジスタに格納された加算結果を、「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４に格納する。
【０２２２】
このステップＳ３０９〜Ｓ３１２の処理を、１８０素子分ループする。その後、処理を終了する。
図６２〜図６３は、素子判定（ＤＣ）のフローチャート（Ｎ＋１フィールド〜Ｎ＋１４フィールド）である。
［Ｓ３２１］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ３２２］Ａレジスタのデータを「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４へ格納する。
【０２２３】
このステップＳ３２１〜Ｓ３２２の処理を、１８０素子×１ライン分ループする。その後、ステップＳ３２３に進む。
［Ｓ３２３］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ３２４］「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４のデータをＢレジスタに書き込む。
［Ｓ３２５］Ａレジスタの値にＢレジスタの値を加算し、再びＡレジスタに格納する（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ３２６］Ａレジスタに格納された加算結果を、「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４に格納する。
【０２２４】
このステップＳ３２３〜Ｓ３２６の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ３２７（図６３に示す）に進む。
［Ｓ３２７］「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４からＡレジスタへデータを書き込む。
［Ｓ３２８］Ａレジスタに格納されている値を２４０で除算し、再びＡレジスタに書き込む（Ａレジスタ←Ａレジスタ／２４０）。
［Ｓ３２９］「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４からＢレジスタへデータを書き込む。
［Ｓ３３０］Ａレジスタの値にＢレジスタの値を加算し、再びＡレジスタに格納する（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ３３１］Ａレジスタに格納された加算結果を、「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４に格納する。
【０２２５】
このステップＳ３２７〜Ｓ３３１の処理を、１８０素子分ループする。その後、処理を終了する。
図６４〜図６６は、素子判定（ＤＣ）のフローチャート（Ｎ＋１５フィールド）である。
［Ｓ３４１］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ３４２］Ａレジスタのデータを「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４へ格納する。
【０２２６】
このステップＳ３４１〜Ｓ３４２の処理を、１８０素子×１ライン分ループする。その後、ステップＳ３４３に進む。
［Ｓ３４３］「ＲＡＭ２〜５」の領域Ｌ１〜Ｌ１６からＡレジスタへデータを書き込む（常温）。
［Ｓ３４４］「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４のデータをＢレジスタに書き込む。
［Ｓ３４５］Ａレジスタの値にＢレジスタの値を加算し、再びＡレジスタに格納する（Ａレジスタ←Ａレジスタ＋Ｂレジスタ）。
［Ｓ３４６］Ａレジスタに格納された加算結果を、「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４に格納する。
【０２２７】
このステップＳ３４３〜Ｓ３４６の処理を、１８０素子×１５ライン分ループする。その後、ステップＳ３４７（図６５に示す）に進む。
［Ｓ３４７］「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４からＡレジスタへデータを書き込む。
［Ｓ３４８］Ａレジスタに格納されている値を１６で除算し、再びＡレジスタに書き込む（Ａレジスタ←Ａレジスタ／１６）。
［Ｓ３４９］Ａレジスタに格納された除算結果を、「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４に格納する。
【０２２８】
このステップＳ３４７〜Ｓ３４９の処理を、１８０素子分ループする。その後、ステップＳ３５０に進む。
［Ｓ３５０］「ＲＡＭ１」の領域Ｎ４１〜Ｎ４４のデータをＡレジスタへ書き込む（ｍフィールド平均値）。
［Ｓ３５１］「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４のデータをＢレジスタへ書き込む（ｍ−１フィールドまでの平均値）。
［Ｓ３５２］Ａレジスタに格納されている値からＢレジスタに格納されいる値を減算し、再びＡレジスタに書き込む（Ａレジスタ←Ａレジスタ−Ｂレジスタ）。
［Ｓ３５３］Ａレジスタの絶対値を算出し、Ａレジスタに書き込む。
［Ｓ３５４］Ａレジスタのデータを「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４に書き込む（ＤＣ判定値）。
【０２２９】
このステップＳ３５０〜Ｓ３５４の処理を、１８０素子分ループする。その後、ステップＳ３５５（図６６に示す）に進む。
［Ｓ３５５］「ＲＡＭ１」の領域Ｎ５１〜Ｎ５４のデータをＡレジスタに書き込む。
［Ｓ３５６］判定値（予め設定されたしきい値）よりＡレジスタの値が大きいか否かを判断する。Ａレジスタの値の方が大きければステップＳ３５７に進み、そうでなければステップＳ３５８に進む。
［Ｓ３５７］Ａレジスタに、異常素子であることを示す値「１」を設定し、ステップＳ３５９に進む。
［Ｓ３５８］Ａレジスタに、正常素子であることを示す値「０」を設定する。
［Ｓ３５９］Ａレジスタのデータを「ＲＡＭ１」の領域Ｎ６１〜Ｎ６４に格納する。
【０２３０】
このステップＳ３５５〜Ｓ３５９の処理を、１８０素子分ループする。その後、処理を終了する。
これにより、ＤＣオフセットによる判定結果が「ＲＡＭ１」に格納される。その後のゲイン設定、データ送信処理が行われる。
【０２３１】
図６７〜図６９は、第２の実施の形態におけるゲイン設定、データ送信処理のフローチャートである。
［Ｓ３６１］「ＲＡＭ１」の領域Ｎ６１のデータをＡレジスタへ書き込む（ａ列ＤＣ判定値）。
［Ｓ３６２］「ＲＡＭ１」の領域Ｎ６２のデータをＢレジスタへ書き込む（ｂ列ＤＣ判定値）。
［Ｓ３６３］「ＲＡＭ１」の領域Ｎ６３のデータをＣレジスタへ書き込む（ｃ列ＤＣ判定値）。
［Ｓ３６４］「ＲＡＭ１」の領域Ｎ６４のデータをＤレジスタへ書き込む（ｄ列ＤＣ判定値）。
［Ｓ３６５］Ａレジスタ、Ｂレジスタ、Ｃレジスタ及びＤレジスタの値を加算し、Ａレジスタに書き込む（Ａレジスタ←Ａレジスタ＋Ｂレジスタ＋Ｃレジスタ＋Ｄレジスタ）。
［Ｓ３６６］Ａレジスタの値が「０」か否かを判断する。「０」であればステップＳ３６７に進み、そうでなければステップＳ３６８に進む。
［Ｓ３６７］Ｂレジスタに「１００」を書き込み、ステップＳ３７５に進む。
［Ｓ３６８］Ａレジスタの値が「１」か否かを判断する。「１」であればステップＳ３６９に進み、そうでなければステップＳ３７０に進む。
［Ｓ３６９］Ｂレジスタに「０１１」を書き込み、ステップＳ３７５に進む。
［Ｓ３７０］Ａレジスタの値が「２」か否かを判断する。「２」であればステップＳ３７１に進み、そうでなければステップＳ３７２に進む。
［Ｓ３７１］Ｂレジスタに「０１０」を書き込み、ステップＳ３７５に進む。
［Ｓ３７２］Ａレジスタの値が「３」か否かを判断する。「３」であればステップＳ３７３に進み、そうでなければステップＳ３７４に進む。
［Ｓ３７３］Ｂレジスタに「００１」を書き込み、ステップＳ３７５に進む。
［Ｓ３７４］Ｂレジスタに「０００」を書き込む。
［Ｓ３７５］Ｂレジスタのデータを「ＲＡＭ１」の領域Ｎ７に格納する。
【０２３２】
このステップＳ３６１〜Ｓ３７５の処理を、１８０素子分ループする。その後、ステップＳ３７６（図６８に示す）に進む。
［Ｓ３７６］オンチップメモリ更新期間信号をＡレジスタへ書き込む（ローレベル）。
［Ｓ３７７］Ａレジスタの値を拡張バス（１）へ出力する。拡張バス（１）は、オンチップメモリ更新期間信号を赤外線検知器へ送信するためのバスである。
［Ｓ３７８］オンチップメモリ更新終了信号をＡレジスタへ書き込む（ローレベル）。
［Ｓ３７９］Ａレジスタの値を拡張バス（２）へ出力する。拡張バス（２）は、オンチップメモリ更新終了信号を赤外線検知器へ送信するためのバスである。
［Ｓ３８０］検知器画素クロックをＡレジスタへ書き込む（ハイレベル）。
［Ｓ３８１］Ａレジスタの値を拡張バス（３）へ出力する。拡張バス（３）は、検知素子クロック信号を赤外線検知器へ送信するためのバスである。
［Ｓ３８２］オンチップメモリデータ（素子選択情報、ゲイン調整情報）をＡレジスタへ書き込む。
［Ｓ３８３］Ａレジスタの値を拡張バス（４）へ出力する。拡張バス（４）は、オンチップメモリデータを赤外線検知器へ送信するためのバスである。
［Ｓ３８４］１μｓの時間調整を行う。
［Ｓ３８５］検知器画素クロックをＡレジスタへ書き込む（ローレベル）。
［Ｓ３８６］Ａレジスタの値を拡張バス（３）へ出力する。
［Ｓ３８７］１μｓの時間調整を行う。
【０２３３】
このステップＳ３８０〜Ｓ３８７の処理を、１８０素子分×７データ分ループする。その後、ステップＳ３８８（図６９に示す）に進む。
［Ｓ３８８］オンチップメモリ更新終了信号をＡレジスタへ書き込む（ハイレベル）。
［Ｓ３８９］Ａレジスタの値を拡張バス（２）へ出力する。
［Ｓ３９０］２μｓの時間調整を行う。
［Ｓ３９１］オンチップメモリ更新終了信号をＡレジスタへ書き込む（ローレベル）。
［Ｓ３９２］Ａレジスタの値を拡張バス（２）へ出力する。
［Ｓ３９３］オンチップメモリ更新期間信号をＡレジスタへ書き込む（ハイレベル）。
［Ｓ３９４］Ａレジスタの値を拡張バス（１）へ出力し、処理を終了する。
【０２３４】
オンチップメモリへのシリアル送信後、更新済みの素子選択情報、ゲイン設定値を用いて、赤外線検知器から出力された検知器信号の感度補正処理を行う。
なお、第２の実施の形態のタイムチャートは第１の実施の形態（図５３、図５４に示す）と同様である。ＤＳＰインストラクション、有効、無効走査期間での許容処理時間なども第１の実施の形態と同じである。なお、第１の実施の形態では素子判定方法が差信号と雑音であるのに対し、第２の実施の形態ではＤＣオフセットである。ゆえに第２の実施の形態では処理時間はＤＣオフセットでの算出時間、判定時間を参照する。その際の動作速度の計算内訳はフローチャートに示した通りである。
【０２３５】
以下にＤＳＰの処理速度計算を示す。
感度補正時の処理は、第１の実施の形態と同様であるため説明を省略する。
オンチップメモリ更新時の処理速度の計算結果を示す。
【０２３６】
〔データの取り込み時間〕（第１の実施の形態と同様）
【０２３７】
【数３１】
高温データ取込時間  ：  230.4μｓ
常温データ取込時間  ：  230.4μｓ
１列あたりのデータ取り込み時間＝230.4μｓ+230.4μｓ= 460.8μｓ
４列でのデータ取り込み時間＝460.8μｓ×４列=1.8432ms
・・・・・（３１）
となり、無効走査期間の3.33ms内に完了する。
【０２３８】
〔素子判定時間（ＤＣオフセット）（フィールドＮ）〕（図６０〜図６１のステップＳ３０１〜Ｓ３１２）
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数で求められる。
【０２３９】
【数３２】
40ns×180素子×１ライン×２サイクル=14.4μｓ（レジスタクリア）
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×15ライン×４サイクル=432.0μｓ
（第2-16ライン目取得、加算値算出）
40ns×180素子×１ライン×４サイクル=28.8μｓ（格納）
計    489.6μｓ
・・・・・（３２）
【０２４０】
【数３３】
１列あたりの素子判定（ＤＣオフセット）時間＝489.6μｓ
４列での素子判定（ＤＣオフセット）時間＝489.6μｓ×４列＝1.96ms
・・・・・（３３）
となり、有効走査期間の13.33ms 内に完了する。
〔素子判定時間（ＤＣオフセット）（フィールドＮ＋１〜N+１４）〕（図６２〜図６３のステップＳ３２１〜Ｓ３３１）
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数で求められる。
【０２４１】
【数３４】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×15ライン×４サイクル=432.0μｓ
（第2-16ライン目取得、加算値算出）
40ns×180素子×１ライン×５サイクル=36.0μｓ
（平均値算出）（N+１４でのみ実行）
計    482.4μｓ
・・・・・（３４）
【０２４２】
【数３５】
１列あたりの素子判定（ＤＣオフセット）時間＝482.4μｓ
４列での素子判定（ＤＣオフセット）時間＝482.4μｓ×４列＝1.93ms
・・・・・（３５）
となり、有効走査期間の13.33ms 内に完了する。
〔素子判定時間（ＤＣオフセット）（フィールドN+15）〕（図６４〜図６６のステップＳ３４１〜Ｓ３５９）
各値は、１サイクル時間（４０ｎｓ）×素子数×ライン数×サイクル数で求められる。
常温データ
【０２４３】
【数３６】
40ns×180素子×１ライン×２サイクル=14.4μｓ（第1ライン目取得）
40ns×180素子×15ライン×４サイクル=432.0μｓ
（第2-16ライン目取得、加算値算出）
40ns×180素子×１ライン×３サイクル=21.6μｓ（平均値算出）
40ns×180素子×１ライン×５サイクル=36.0μｓ（ＤＣオフセット値算出）
40ns×180素子×１ライン×８サイクル=57.6μｓ（素子判定）
計    561.6μｓ
・・・・・（３６）
【０２４４】
【数３７】
ゲイン設定（請求項１と同じ）  ： 194.4μｓ
シリアル送信（請求項１と同じ）：2.8248ms
ゲイン設定、シリアル送信時間＝194.4μｓ+ 2.8248ms=3.0192ms
４列での処理時間
＝１列あたりの素子判定(DC)時間×４列＋ゲイン設定,シリアル送信時間
＝561.6μｓ×４列＋3.0192ms
＝ 5.2656ms
・・・・・（３７）
となり、有効走査期間の13.33ms 内に完了する。
【０２４５】
次に、第３の実施の形態について説明する。第３の実施の形態は欠陥素子判定方法としてＳ／ＮとＤＣオフセットの論理和を用いた場合である。
装置構成、感度補正モードでの動作は第１、第２の実施の形態と同じなので説明を省略する。ここではオンチップメモリ更新モードのみについて記述する。
【０２４６】
オンチップメモリ更新モードの処理は以下の通りである。
第３の実施の形態ではオンチップメモリ更新時の判定基準にＳ／Ｎ値とＤＣオフセットの論理和を用いてＴＤＩ素子選択情報生成、ゲイン設定を行い、赤外線検知器のオンチップメモリへ出力する。Ｓ／Ｎ値での判定方法は第１の実施の形態と同じであり、ＤＣオフセットでの判定方法は第２の実施の形態と同じなのでどちらも説明を省略する。
【０２４７】
第３の実施の形態に必要なＤＳＰ回路は、第１の実施の形態の構成（図１３〜図１５、図２８〜図３１）と、第２の実施の形態の構成（図５７〜図５９）とを併せ持っている。さらに、第３の実施の形態に必要なＤＳＰ回路は、Ｓ／Ｎ値とＤＣオフセットの論理和を、各検知素子の判定結果とする回路が追加されている。
【０２４８】
第３の実施の形態におけるオンチップメモリ更新処理の動作シーケンスは、第１の実施の形態と同様であり、図３４に示した通りである。また、処理手順も、第１の実施の形態と第２の実施の形態とで説明した通りである。
【０２４９】
感度補正時のタイムチャートは、図５３に示した通りである。一方、オンチップメモリ更新時のタイムチャートは、若干異なる。
図７０は、第３の実施の形態のオンチップメモリ更新時のタイムチャートである。ＤＳＰインストラクション、有効、無効走査期間での許容処理時間は実施の形態１、実施の形態２と同じである。ただし、第１の実施の形態では素子判定方法がＳ／Ｎ、第２の実施の形態ではＤＣオフセットであったのに対して、第３の実施の形態ではＳ／ＮとＤＣオフセットの論理和である。ゆえに第３の実施の形態では処理時間はＳ／Ｎでの処理時間とＤＣオフセットでの処理時間を加算したものとなる。動作速度の計算内訳は第１の実施の形態と第２の実施の形態とのフローチャートに示している。
【０２５０】
以下にＤＳＰの処理速度計算を示す。
感度補正時の処理は、第１の実施の形態と同様であるため説明を省略する。
オンチップメモリ更新時の処理速度の計算結果を示す。
【０２５１】
〔データの取り込み時間〕
【０２５２】
【数３８】
高温データ取込時間  ：  432.0μｓ
常温データ取込時間  ：  432.0μｓ
高温取得時間＋常温取得時間＝ 864.0μｓ
・・・・・（３８）
となり、無効走査期間の3.33ms内に完了する。
【０２５３】
〔素子判定時間（Ｓ／Ｎ+ＤＣオフセット）（フィールドＮ）〕
【０２５４】
【数３９】
Ｓ／Ｎ値算出時間    ：  9.48ms
ＤＣオフセット値算出時間  ：  1.99ms
Ｓ／Ｎ算出時間＋ＤＣオフセット値算出時間＝11.47ms
・・・・・（３９）
となり、無効走査期間の3.33ms内に完了する。
【０２５５】
〔素子判定時間（Ｓ／Ｎ+ＤＣオフセット）（フィールドN+1〜N+14）〕
【０２５６】
【数４０】
Ｓ／Ｎ値算出時間    ：  9.68ms
ＤＣオフセット値算出時間  ：  1.93ms
Ｓ／Ｎ値算出時間＋ＤＣオフセット値算出時間＝11.61ms
・・・・・（４０）
となり、無効走査期間の3.33ms内に完了する。
【０２５７】
〔素子判定時間（Ｓ／Ｎ＋ＤＣオフセット）（フィールドN＋１５）〕
【０２５８】
【数４１】
Ｓ／Ｎ値算出時間    ：  10.49ms
ＤＣオフセット値算出時間  ：   2.25ms
ゲイン設定          ：  194.4μｓ
シリアル出力        ： 2.8248ms
計  15.76ms
・・・・・（４１）
計15.76ms となり、有効走査期間の13.33ms 内に完了しないが、オンチップメモリ更新処理の最後のフィールドであるため、次のフィールドにかかっても問題ない。オンチップメモリへのシリアル送信後、更新済みの素子選択情報、ゲイン設定値を用いて出力された検知器信号の感度補正処理を行う。
【０２５９】
以上のように本発明の赤外線撮像装置によれば、装置を起動し、赤外線検知器信号が出力可能になった直後と、装置運用中にてレーザの照射などによって損傷素子が発生したことに起因する外部からのトリガ信号を受信したときに両方について、赤外線画像撮像化処理に先立って、素子判定、ＴＤＩ素子選択情報生成、検知器出力ゲイン設定を行い、赤外線検知器内にある検知器出力情報格納メモリであるオンチップメモリの素子選択情報と検知器出力ゲイン値を更新する。これにより、最新のオンチップメモリデータに基づいて出力される検知信号を使用して赤外線画像撮像化処理を行うことができ、レーザの照射などによる損傷素子を使用することなく、正常な素子の出力のみから画像を生成することができる。その結果、検知素子の損傷が発生しても画像の劣化を最低限に押さえることができる。また、赤外線検知器内で、使用すべき検知素子の選択や、ゲイン制御などを行うことにより、装置全体の小型化を図ることもできる。
【０２６０】
なお、上記のＤＳＰ回路の処理機能は、コンピュータによって実現することができる。その場合、ＤＳＰ回路が有すべき機能の処理内容は、コンピュータで読み取り可能な記録媒体に記録されたプログラムに記述されており、このプログラムをコンピュータで実行することにより、上記処理がコンピュータで実現される。コンピュータで読み取り可能な記録媒体としては、磁気記録装置や半導体メモリ等がある。市場へ流通させる場合には、ＣＤ−ＲＯＭ(Compact Disk Read Only Memory)やフロッピーディスク等の可搬型記録媒体にプログラムを格納して流通させたり、ネットワークを介して接続されたコンピュータの記憶装置に格納しておき、ネットワークを通じて他のコンピュータに転送することもできる。コンピュータで実行する際には、コンピュータ内のハードディスク装置等にプログラムを格納しておき、メインメモリにロードして実行する。
【０２６１】
【発明の効果】
以上説明したように本発明では、赤外線撮像装置内に欠陥素子の検出機能を設け、書き替え可能な記憶手段に、欠陥素子を使用しないようにするための情報を書き込むようにしたため、欠陥素子に関する最新の情報を使用して赤外線画像撮像化処理を行うことができる。その結果、装置の運用中に検知素子の損傷が発生しても画像の劣化を最低限に押さえることができる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】第１の実施の形態の構成の赤外線検知部を示す図である。
【図３】第１の実施の形態の制御部を示す図である。
【図４】走査光学系の原理図である。
【図５】検知素子の配列を示す図である。
【図６】「ＲＡＭ１」のメモリマップ（１／２）を示す図である。
【図７】「ＲＡＭ１」のメモリマップ（２／２）を示す図である。
【図８】「ＲＡＭ２〜５」のメモリマップを示す図である。
【図９】感度補正時にＤＳＰに入力される画像フォーマットを示す図である。
【図１０】感度補正時のＤＳＰへのデータ入力順序を示す図である。
【図１１】感度係数算出用の基準熱源データフォーマットを示す図である。
【図１２】感度係数算出用の画像データのＤＳＰ回路への入力順序を示す図である。
【図１３】ＤＳＰ回路の感度補正機能を示すブロック図である。
【図１４】高温データ取り込み部の機能ブロック図である。
【図１５】常温データ取り込み部の機能ブロック図である。
【図１６】感度補正時の動作シーケンスを示す図である。
【図１７】感度補正時のメインのフローチャートである。
【図１８】感度補正時のデータ取り込みのフローチャート（Ｎフィールド）（１／２）である。
【図１９】感度補正時のデータ取り込みのフローチャート（Ｎフィールド）（２／２）である。
【図２０】感度補正時のデータ取り込みのフローチャート（Ｎ＋２〜Ｎ＋２８の偶数フィールド）（１／２）である。
【図２１】感度補正時のデータ取り込みのフローチャート（Ｎ＋２〜Ｎ＋２８の偶数フィールド）（２／２）である。
【図２２】感度補正時のデータ取り込みのフローチャート（Ｎ＋３０フィールド）（１／２）である。
【図２３】感度補正時のデータ取り込みのフローチャート（Ｎ＋３０フィールド）（２／２）である。
【図２４】感度補正係数算出のフローチャートである。
【図２５】感度補正のフローチャートである。
【図２６】オンチップメモリ更新時の画像フォーマットを示す図である。
【図２７】オンチップメモリ更新時のＤＳＰへのデータ入力順序を示す図である。
【図２８】ＤＳＰ回路のオンチップメモリ更新機能を示すブロック図である。
【図２９】データ取得部の内部構成を示す図である。
【図３０】差信号判定部の内部構成を示す図である。
【図３１】雑音値判定部と素子判定部との内部構成を示す図である。
【図３２】オンチップゲイン設定方式の原理説明図である。
【図３３】オンチップ信号シリアル送信のタイミングチャートである。
【図３４】オンチップメモリ更新のＤＳＰ回路の動作シーケンスを示す図である。
【図３５】メモリ更新時のＤＳＰのメインのフローチャートである。
【図３６】オンチップメモリ更新時のデータ読み取りのフローチャートである。
【図３７】素子判定（Ｓ／Ｎ）のフローチャート（１／４）である。
【図３８】素子判定（Ｓ／Ｎ）のフローチャート（２／４）である。
【図３９】素子判定（Ｓ／Ｎ）のフローチャート（３／４）である。
【図４０】素子判定（Ｓ／Ｎ）のフローチャート（４／４）である。
【図４１】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１〜Ｎ＋１４フィールド）（１／３）である。
【図４２】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１〜Ｎ＋１４フィールド）（２／３）である。
【図４３】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１〜Ｎ＋１４フィールド）（３／３）である。
【図４４】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１５フィールド）（１／６）を示す図である。
【図４５】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１５フィールド）（２／６）を示す図である。
【図４６】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１５フィールド）（３／６）を示す図である。
【図４７】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１５フィールド）（４／６）を示す図である。
【図４８】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１５フィールド）（５／６）を示す図である。
【図４９】素子判定（Ｓ／Ｎ）のフローチャート（Ｎ＋１５フィールド）（６／６）を示す図である。
【図５０】素子判定（Ｓ／Ｎ）のフローチャート（ゲイン設定、シリアル出力）（１／３）である。
【図５１】素子判定（Ｓ／Ｎ）のフローチャート（ゲイン設定、シリアル出力）（２／３）である。
【図５２】素子判定（Ｓ／Ｎ）のフローチャート（ゲイン設定、シリアル出力）（３／３）である。
【図５３】感度補正時のシーケンスコントローラのタイムチャートである。
【図５４】オンチップメモリ更新時のシーケンスコントローラのタイムチャートである。
【図５５】ＤＣオフセットで素子判定を行う際の「ＲＡＭ１」のメモリマップ（１／２）を示す図である。
【図５６】ＤＣオフセットで素子判定を行う際の「ＲＡＭ１」のメモリマップ（２／２）を示す図である。
【図５７】ＤＣオフセット判定を行うＤＳＰ回路のオンチップメモリ更新機能を示すブロック図である。
【図５８】データ取得部の内部構成を示す図である。
【図５９】素子判定部の内部構成を示す図である。
【図６０】素子判定（ＤＣ）のフローチャート（Ｎフィールド）（１／２）である。
【図６１】素子判定（ＤＣ）のフローチャート（Ｎフィールド）（２／２）である。
【図６２】素子判定（ＤＣ）のフローチャート（Ｎ＋１フィールド〜Ｎ＋１４フィールド）（１／２）である。
【図６３】素子判定（ＤＣ）のフローチャート（Ｎ＋１フィールド〜Ｎ＋１４フィールド）（２／２）である。
【図６４】素子判定（ＤＣ）のフローチャート（Ｎ＋１５フィールド）（１／３）である。
【図６５】素子判定（ＤＣ）のフローチャート（Ｎ＋１５フィールド）（２／３）である。
【図６６】素子判定（ＤＣ）のフローチャート（Ｎ＋１５フィールド）（３／３）である。
【図６７】第２の実施の形態におけるゲイン設定、データ送信処理のフローチャート（１／３）である。
【図６８】第２の実施の形態におけるゲイン設定、データ送信処理のフローチャート（２／３）である。
【図６９】第２の実施の形態におけるゲイン設定、データ送信処理のフローチャート（３／３）である。
【図７０】第３の実施の形態のオンチップメモリ更新時のタイムチャートである。
【図７１】従来のＴＤＩ赤外線撮像装置を示す図である。
【図７２】従来のＴＤＩ変換回路の内部構成を示す図である。
【符号の説明】
１  赤外線検知器
１ａ  検知素子
１ｂ  記憶手段
１ｃ  取捨選択手段
２  赤外線集光手段
２ａ  光学系
２ｂ  走査系
２ｃ  光学系
３  欠陥素子検出手段
４  欠陥素子情報更新手段
５，６  基準熱源
【図１】
0004475696.tif 000002
【図２】
0004475696.tif 000003
【図３】
0004475696.tif 000004
【図４】
0004475696.tif 000005
【図５】
0004475696.tif 000006
【図６】
0004475696.tif 000007
【図７】
0004475696.tif 000008
【図８】
0004475696.tif 000009
【図９】
0004475696.tif 000010
【図１０】
0004475696.tif 000011
【図１１】
0004475696.tif 000012
【図１２】
0004475696.tif 000013
【図１３】
0004475696.tif 000014
【図１４】
0004475696.tif 000015
【図１５】
0004475696.tif 000016
【図１６】
0004475696.tif 000017
【図１７】
0004475696.tif 000018
【図１８】
0004475696.tif 000019
【図１９】
0004475696.tif 000020
【図２０】
0004475696.tif 000021
【図２１】
0004475696.tif 000022
【図２２】
0004475696.tif 000023
【図２３】
0004475696.tif 000024
【図２４】
0004475696.tif 000025
【図２５】
0004475696.tif 000026
【図２６】
0004475696.tif 000027
【図２７】
0004475696.tif 000028
【図２８】
0004475696.tif 000029
【図２９】
0004475696.tif 000030
【図３０】
0004475696.tif 000031
【図３１】
0004475696.tif 000032
【図３２】
0004475696.tif 000033
【図３３】
0004475696.tif 000034
【図３４】
0004475696.tif 000035
【図３５】
0004475696.tif 000036
【図３６】
0004475696.tif 000037
【図３７】
0004475696.tif 000038
【図３８】
0004475696.tif 000039
【図３９】
0004475696.tif 000040
【図４０】
0004475696.tif 000041
【図４１】
0004475696.tif 000042
【図４２】
0004475696.tif 000043
【図４３】
0004475696.tif 000044
【図４４】
0004475696.tif 000045
【図４５】
0004475696.tif 000046
【図４６】
0004475696.tif 000047
【図４７】
0004475696.tif 000048
【図４８】
0004475696.tif 000049
【図４９】
0004475696.tif 000050
【図５０】
0004475696.tif 000051
【図５１】
0004475696.tif 000052
【図５２】
0004475696.tif 000053
【図５３】
0004475696.tif 000054
【図５４】
0004475696.tif 000055
【図５５】
0004475696.tif 000056
【図５６】
0004475696.tif 000057
【図５７】
0004475696.tif 000058
【図５８】
0004475696.tif 000059
【図５９】
0004475696.tif 000060
【図６０】
0004475696.tif 000061
【図６１】
0004475696.tif 000062
【図６２】
0004475696.tif 000063
【図６３】
0004475696.tif 000064
【図６４】
0004475696.tif 000065
【図６５】
0004475696.tif 000066
【図６６】
0004475696.tif 000067
【図６７】
0004475696.tif 000068
【図６８】
0004475696.tif 000069
【図６９】
0004475696.tif 000070
【図７０】
0004475696.tif 000071
【図７１】
0004475696.tif 000072
【図７２】
0004475696.tif 000073