(57)【特許請求の範囲】
【請求項１】
画像表示を行う表示装置と、画像データを生成するホストコントローラと、上記表示装置及び上記ホストコントローラ間に介在させる表示コントローラとを備え、上記表示装置に表示される画像データが単位時間当たりに更新されるデータ量を異ならせた通常電力モード及び省電力モードを切り替え可能な携帯情報端末において、
上記ホストコントローラ及び上記表示コントローラが、第１データ通信線及び第２データ通信線により接続され、
上記ホストコントローラが、通常電力モード時に画像データを生成し、省電力モード時には電源供給が遮断される表示プロセッサと、省電力モード時に画像データを生成するホストプロセッサとを備え、
上記表示コントローラが、上記表示プロセッサから第１データ通信線を介して入力される画像データ、及び、第２データ通信線を介して上記ホストプロセッサから入力される画像データを保持するビデオＲＡＭと、
上記第２データ通信線を介して、上記ホストプロセッサから入力される周辺機器制御データを保持するレジスタ群と、
上記周辺機器制御データに基づいて、当該携帯情報端末に着脱可能に接続される周辺機器との間で信号入出力を行う周辺機器制御部とを備えたことを特徴とする携帯情報端末。
【請求項２】
画像表示を行う表示装置と、画像データを生成するホストコントローラと、上記表示装置及び上記ホストコントローラ間に介在させる表示コントローラとを備え、上記表示装置に表示される画像データが単位時間当たりに更新されるデータ量を異ならせた通常電力モード及び省電力モードを切り替え可能な携帯情報端末において、
上記ホストコントローラ及び上記表示コントローラが、第１データ通信線及び第２データ通信線により接続され、
上記ホストコントローラが、通常電力モード時に画像データを生成し、省電力モード時にはクロック供給が遮断される表示プロセッサと、省電力モード時に画像データを生成するホストプロセッサとを備え、
上記表示コントローラが、上記表示プロセッサから第１データ通信線を介して入力される画像データ、及び、第２データ通信線を介して上記ホストプロセッサから入力される画像データを保持するビデオＲＡＭと、
上記第２データ通信線を介して、上記ホストプロセッサから入力される周辺機器制御データを保持するレジスタ群と、
上記周辺機器制御データに基づいて、当該携帯情報端末に着脱可能に接続される周辺機器との間で信号入出力を行う周辺機器制御部とを備えたことを特徴とする携帯情報端末。
【請求項３】
通常電力モード時における画像データの書き込み時に、書込制御データに基づいて、書き込み先となる上記ビデオＲＡＭのアドレスを生成するＶＲＡＭアクセス部を備え、
上記レジスタ群が、上記ホストコントローラから入力される上記書込制御データを保持することを特徴とする請求項１または２に記載の携帯情報端末。
【請求項４】
通常電力モード時には、上記表示装置の表示画面全体に相当するビデオＲＡＭ内の記憶領域が更新され、
省電力モード時には、上記表示画面の一部に相当するビデオＲＡＭ内の記憶領域のみが更新されることを特徴とする請求項１または２に記載の携帯情報端末。
【請求項５】
省電力モード時には、ビデオＲＡＭ内に格納される画像データを構成する各ピクセル当たりの情報量が、通常電力モード時よりも少ないことを特徴とする請求項１または２に記載の携帯情報端末。
【請求項６】
省電力モード時には、ビデオＲＡＭ内に格納される画像データの更新周期が、通常電力モード時よりも長いことを特徴とする請求項１または２に記載の携帯情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機などの携帯情報端末に係り、さらに詳しくは、画像表示を行う表示装置と、画像データを生成するホストコントローラとの間に表示コントローラを介在させた携帯情報端末の改良に関する。
【背景技術】
【０００２】
一般に、携帯電話機などの携帯情報端末の表示装置には、液晶ディスプレイ（Liquid Crystal Display：ＬＣＤ）が採用されている。この種の液晶ディスプレイは、液晶表示パネル及びドライバ回路などを含む予めモジュール化されたＬＣＤ表示装置として提供され、画像データを生成するホストコントローラとの間にＬＣＤコントローラ（表示コントローラ）を介在させて使用される。ＬＣＤコントローラは、ホストコントローラで生成された画像データを格納するビデオＲＡＭを内蔵し、このビデオＲＡＭ内の画像データを所定のタイミングで読み出して、ＬＣＤ表示装置３へ出力している。
【０００３】
また、最近の携帯電話機では、液晶ディスプレイの大型化や高精細化、描画更新速度の高速化に対応するために、ホストコントローラ内には、ホストプロセッサに加えて、表示プロセッサが導入されている。表示プロセッサは、従来はホストプロセッサが行っていた画像データの生成や転送を高速に実行する表示処理専用の回路であり、ホストプロセッサによる表示系の処理負荷を軽減することによって、携帯電話機全体のパフォーマンスを向上させている。
【０００４】
図９は、従来の携帯情報端末の要部について一構成例を示したブロック図であり、ホストコントローラ１、ＬＣＤコントローラ２、ＬＣＤ表示装置３、Ｉ／Ｏ（Input/Output）コントローラ４及びデータ記憶部１２，１３が示されている。また、パラレル通信線５１は、ホストコントローラ１及びＬＣＤコントローラ２を接続している唯一のデータ通信線であり、これらのコントローラ間における全てのデータ通信が、パラレル通信線５１を介して行われている。
【０００５】
ホストコントローラ１は、ホストプロセッサ１０及び表示プロセッサ１１により構成される。表示プロセッサ１１は、ホストプロセッサ１０の指示に基づいて、液晶表示パネル３３に表示させる画像データを生成し、パラレル通信線５１を介して、ＬＣＤコントローラ２へ高速転送する。また、ホストプロセッサ１０によって生成されたＬＣＤコントローラ２及びＬＣＤ表示装置３の制御データも、一旦、ホストプロセッサ１０から表示プロセッサ１１へ送られた後、パラレル通信線５１を介して、ＬＣＤコントローラ２へ出力される。
【０００６】
ＬＣＤコントローラ２は、画像データを記憶するビデオＲＡＭ（ＶＲＡＭ）２４と、制御データを記憶するレジスタ群２７を備えている。表示プロセッサ１１から転送される画像データは、通信部２０によって受信され、ＶＲＡＭアクセス部２３によってビデオＲＡＭ２４に書き込まれる。また、ビデオＲＡＭ２４内に保持されている画像データは、所定のタイミングで画像データ出力部２５によって読み出され、ＬＣＤ表示装置３へ出力される。一方、表示プロセッサ１１から出力される制御データは、通信部２０によって受信され、レジスタアクセス部２６によってレジスタ群２７に書き込まれる。このレジスタ群２７内には、制御データとして、書込制御データ、出力制御データ及びＬＣＤ制御データが保持されている。
【０００７】
書込制御データは、ＶＲＡＭアクセス部２３の動作を規定する制御データであり、例えば、書き込みを開始する画素位置、書き込み範囲、書き込み方向などの情報が含まれている。ＶＲＡＭアクセス部２３は、この書込制御データに基づいて、ビデオＲＡＭ２４のアドレスを自動生成し、表示プロセッサ１１から連続して入力される画像データをビデオＲＡＭ２４へ書き込んでいく。このため、書込制御データは、表示プロセッサ１１によって生成され、一連の画像データの転送に先立って、ＬＣＤコントローラ２へ出力される。
【０００８】
出力制御データは、画像データ出力部２５の動作を規定する制御データである。画像データ出力部２５は、この出力制御データに基づいて、ビデオＲＡＭ２４内の画像データをＬＣＤ表示装置３へ出力するタイミングを調整している。
【０００９】
ＬＣＤ制御データは、ＬＣＤ表示装置３内の通信部３１やドライバ回路３２の動作を規定する制御データであり、制御データ出力部２８によってＬＣＤ表示装置３へ送信される。なお、出力制御データ及びＬＣＤ制御データは、ホストプロセッサ１０によって生成され、表示プロセッサ１１を介してＬＣＤコントローラ２へ入力される。
【００１０】
Ｉ／Ｏコントローラ４は、シリアル通信線５０を介して、ホストプロセッサ１０に接続され、ホストプロセッサ１０から出力される周辺機器制御データに基づいて、図示しない周辺機器に対する信号入出力や制御を行っている。この周辺機器には、例えば、ＵＳＢ機器やＳＤカードのように、携帯電話機に対して着脱可能に取り付けられる外部装置だけでなく、携帯電話機内に予め組み込まれている内部装置も含まれる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した通り、最近の携帯電話機は、ホストコントローラ１内に表示プロセッサ１１を導入し、液晶ディスプレイの大型化や高精細化に対応しているが、このような変化に伴って、画像表示のために消費される電力量も増大している。
【００１２】
一般に、電池電源を利用する携帯情報端末は、一時的にホストコントローラ１の動作周波数などを落として性能を低下させたり、機能を限定することによって、消費電力を低減させる動作モード、いわゆる省電力モードを有している場合が多い。特に、画像表示のための消費電力は、総消費電力に大きな影響を与えることから、省電力モード時に、ＬＣＤ表示装置３のバックライトを消灯させるとともに、画質の抑制等により画像データを更新するための処理負荷も軽減されている。
【００１３】
このため、省電力モード時には、表示プロセッサ１１を用いて画像データを生成する必要は必ずしもなく、表示プロセッサ１１による電力消費を削減することが望ましい。すなわち、省電力モード時には、画像データ生成処理の負荷が削減されているとともに、ホストプロセッサ１０自身の負荷も軽減されている。このため、省電力モード時における画像データの生成処理をホストプロセッサ１０に行わせることができれば、表示プロセッサ１１への電源あるいはクロックの供給を遮断し、携帯情報端末全体としての消費電力を更に低減することができると考えられる。
【００１４】
しかしながら、従来の携帯電話機では、パラレル通信線５１が、ホストコントローラ１及びＬＣＤコントローラ２を接続している唯一のデータ通信線であり、表示プロセッサ１１への電源あるいはクロックの供給を遮断すればホストコントローラ１及びＬＣＤコントローラ２間でデータ通信を行うことができず、ビデオＲＡＭ２４内の画像データを更新することができなくなるという問題があった。
【００１５】
本発明は、上記の事情に鑑みてなされたものであり、通常電力モード時には、表示プロセッサを用いて、高精細な画像データを高速に生成し、ＬＣＤコントローラへ高速転送する一方、省電力モード時には表示プロセッサへの電源あるいはクロックの供給を遮断して消費電力を削減することを目的とする。特に、データ通信線の数を増大させたり、回路構成を複雑化させることなく、省電力モード時に表示プロセッサへの電源或いはクロックの供給を遮断し、消費電力を削減することを目的とする。また、この様な携帯情報端末を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る携帯情報端末は、画像表示を行う表示装置と、画像データを生成するホストコントローラと、上記表示装置及び上記ホストコントローラ間に介在させる表示コントローラとにより構成され、上記ホストコントローラ及び上記表示コントローラが、第１データ通信線及び第２データ通信線によって接続され、上記表示装置に表示される画像データが単位時間当たりに更新されるデータ量を異ならせた通常電力モード及び省電力モードを切り替え可能であるとともに、以下のような特徴を有している。
【００１７】
第１の本発明による携帯情報端末は、上記ホストコントローラが、上記通常電力モード時に画像データを生成し、上記省電力モード時には電源供給が遮断される表示プロセッサと、上記省電力モード時に画像データを生成するホストプロセッサとを備えて構成される。また、上記表示コントローラが、上記表示プロセッサから第１データ通信線を介して入力される画像データ、及び、第２データ通信線を介して上記ホストプロセッサから入力される画像データを保持するビデオＲＡＭと、上記第２データ通信線を介して、上記ホストプロセッサから入力される周辺機器制御データを保持するレジスタ群と、上記周辺機器制御データに基づいて、当該携帯情報端末に着脱可能に接続される周辺機器との間で信号入出力を行う周辺機器制御部とを備えて構成される。
【００１８】
表示コントローラ及びホストコントローラが、２つのデータ通信線によって接続され、通常電力モード時には、ホストコントローラ内の表示プロセッサによって生成された画像データが、第１データ通信線を介して、表示コントローラへ転送される一方、画像データの更新データ量が少なくなる省電力モード時には、ホストコントローラ内のホストプロセッサによって生成された画像データが、第２データ通信線を介して、表示コントローラへ転送される。このため、省電力モード時に、画像表示を継続しつつ、表示プロセッサへの電源供給を遮断することができる。しかも、表示コントローラへ周辺機器制御データを転送するための第２データ通信線を用いて、省電力モード時の画像データを転送しているため、信号線の数を顕著に増大させ、あるいは、回路規模を顕著に増大させることなく実現することができる。
【００１９】
なお、後述するＬＣＤ表示装置３は、上記表示装置の一例であり、ＬＣＤコントローラ２Ｎは、上記表示コントローラの一例であって、本発明は、ＬＣＤ表示装置を有する携帯電話機には限定されない。
【００２０】
第２の本発明による携帯情報端末は、上記ホストコントローラが、上記通常電力モード時に画像データを生成し、上記省電力モード時には電源供給が遮断される表示プロセッサと、上記省電力モード時に画像データを生成するホストプロセッサとを備えて構成される。また、上記表示コントローラが、上記表示プロセッサから第１データ通信線を介して入力される画像データ、及び、第２データ通信線を介して上記ホストプロセッサから入力される画像データを保持するビデオＲＡＭと、上記第２データ通信線を介して、上記ホストプロセッサから入力される周辺機器制御データを保持するレジスタ群と、上記周辺機器制御データに基づいて、当該携帯情報端末に着脱可能に接続される周辺機器との間で信号入出力を行う周辺機器制御部とを備えて構成される。
【００２１】
表示コントローラ及びホストコントローラが、２つのデータ通信線によって接続され、通常電力モード時には、ホストコントローラ内の表示プロセッサによって生成された画像データが、第１データ通信線を介して、表示コントローラへ転送される一方、画像データの更新データ量が少なくなる省電力モード時には、ホストコントローラ内のホストプロセッサによって生成された画像データが、第２データ通信線を介して、表示コントローラへ転送される。このため、省電力モード時に、画像表示を継続しつつ、表示プロセッサへのクロック供給を遮断することができる。しかも、表示コントローラへ周辺機器制御データを転送するための第２データ通信線を用いて、省電力モード時の画像データを転送しているため、信号線の数を顕著に増大させ、あるいは、回路規模を顕著に増大させることなく実現することができる。
【００２２】
第３の本発明による携帯情報端末は、上記構成に加えて、通常電力モード時における画像データの書き込み時に、書込制御データに基づいて、書き込み先となる上記ビデオＲＡＭのアドレスを生成するＶＲＡＭアクセス部を備え、上記レジスタ群が、上記ホストコントローラから入力される上記書込制御データを保持するように構成される。この様な構成によって、通常電力モード時における画像データの転送を高速化することができる。
【００２３】
第４の本発明による携帯情報端末は、上記構成に加えて、上記通常電力モード時には、上記表示装置の表示画面全体に相当するビデオＲＡＭ内の記憶領域が更新され、上記省電力モード時には、上記表示画面の一部に相当するビデオＲＡＭ内の記憶領域のみが更新されるように構成される。
【００２４】
第５の本発明による携帯情報端末は、上記構成に加えて、上記省電力モード時には、ビデオＲＡＭ内に格納される画像データを構成する各ピクセル当たりの情報量が上記通常電力モード時よりも少なくなるように構成される。
【００２５】
第６の本発明による携帯情報端末は、上記構成に加えて、省電力モード時には、ビデオＲＡＭ内に格納される画像データの更新周期が、通常電力モード時よりも長くなるように構成される。
【００２６】
このような各構成によって、ホストコントローラで生成され、表示コントローラへ転送される画像データのデータ量を省電力モード及び通常電力モードに応じて異ならせることができる。従って、省電力モード時に表示プロセッサへの電源あるいはクロック供給を遮断し、ホストプロセッサによって画像データの生成及び転送を行うことが可能となる。
【発明の効果】
【００２７】
本発明によれば、通常電力モード時には、表示プロセッサを用いて、高精細な画像データを高速に生成し、表示コントローラへ高速転送する一方、省電力モード時には表示プロセッサへの電源あるいはクロックの供給を遮断し、消費電力を効果的に削減することができる。特に、データ通信線の数を増大させたり、回路構成を複雑化させることなく、省電力モード時に表示プロセッサへの電源あるいはクロックの供給を遮断することができる。また、この様な携帯情報端末を提供することを目的とする。
【発明を実施するための最良の形態】
【００２８】
実施の形態１．
図１は、本発明の実施の形態１による携帯情報端末の概略構成例を示したブロック図であり、ここでは、携帯情報端末の一例として携帯電話機が示されている。ホストコントローラ１は、プログラム記憶部１３に保持されているプログラムに基づいて動作し、携帯電話機を構成する各ブロックの制御を行っている。無線通信部１４は、図示しない基地局との間で無線通信を行っており、ユーザは、送受話器１７を用いて通話することができる。この様な通話処理や発着信処理は、ホストコントローラ１によって制御される。また、ユーザがキー操作を行った場合、キー操作部１６からの操作信号に基づいて、ホストコントローラ１が予め定められた処理を実行する。また、カメラ部１５により撮影された画像データは、ホストコントローラ１によって画像データ記憶部１２に一旦格納され、ＪＰＥＧ形式など既存の画像圧縮方式にしたがって圧縮された後、フラッシュメモリあるいはＳＤカードなどの不揮発性のメモリに格納される。
【００２９】
さらに、ＬＣＤ表示装置３に画面表示される画像データも、ホストコントローラ１によって生成される。例えば、ホストコントローラ１がＳＤＲＡＭ、フラッシュメモリ、あるいはＳＤカードなどに保持されている画像データを読み出し、この画像データを加工することによって、画面表示すべき画像データが生成され、画像データ記憶部１２に格納される。この様にして生成された画像データは、一旦、ＬＣＤコントローラ２Ｎに蓄積され、所定のタイミングでＬＣＤ表示装置３へ出力される。また、ＬＣＤコントローラ２Ｎは、ホストコントローラ１の指示に基づいて、周辺機器に対する信号入出力や制御も行っている。
【００３０】
また、この携帯電話機は、消費電力の異なる動作モードとして、通常電力モード及び省電力モードを有している。これらの動作モードの切り替えは、ホストコントローラ１が、キー操作部１６からの操作信号や、無線通信部１４からの着信信号などに基づいて行っている。例えば、一定の期間、ユーザがキー操作を行わなかった場合に省電力モードに移行し、その後にキー操作が行われたり、着信があった場合に、通常電力モードに戻る。
【００３１】
省電力モードは、通常電力モードよりも消費電力少ない動作モードであり、ＬＣＤ表示装置３のバックライトを消灯させるとともに、ＬＣＤ表示装置３により表示される画像データの単位時間当たりに更新されるデータ量を削減している。この様な更新データ量の削減は、例えば、画像データの更新が行われるエリアを表示画面内の一部に限定（パーシャル表示）したり、画面データの更新周期を遅くしたり、選択可能な色数（色の種類）を減少等させてピクセルごとの情報量を低減させたりすることにより行われる。特に、ＬＣＤ表示装置３が、３原色（例えばＲＧＢ：Red/Green/Blue）の階調表現を組み合わせることによって、２５６以上の色数を実現している場合、これらの３原色の組み合わせからなる８色に色数を限定することによって、画像データのデータ量を削減できるだけでなく、階調表現に使用されるドライバ回路３２内のＤ/Ａ変換器（不図示）における消費電流も同時に削減することができる。
【００３２】
図２は、図１の携帯電話機の要部について更に詳細に示したブロック図であり、画面表示に関連する各ブロック、すなわち、ホストコントローラ１、ＬＣＤコントローラ２Ｎ、ＬＣＤ表示装置３、画像データ記憶部１２及びプログラム記憶部１３が示されている。つまり、図１の携帯電話機に内蔵されている表示システムの一構成例を示したブロック図である。
【００３３】
図中のＬＣＤコントローラ２Ｎは、従来のＬＣＤコントローラ２及びＩ／Ｏコントローラ４の機能を統合した半導体デバイスである。このＬＣＤコントローラ２Ｎは、ホストコントローラ１とは異なる半導体デバイスとして与えられ、ホストコントローラ１及びＬＣＤ表示装置３の間に介在させるとともに、ホストコントローラ１及び図示しない周辺機器の間にも介在させるように配置されている。また、ホストコントローラ１及びＬＣＤコントローラ２Ｎ間は、２つのデータ通信線、すなわち、シリアル通信線５０及びパラレル通信線５１によって接続されている。なお、本明細書における半導体デバイスとは、単一の半導体基板上に形成され、プリント基板上へ固着するまでは互いに独立している回路素子を意味するものとする。
【００３４】
シリアル通信線５０は、ホストプロセッサ１０及びＬＣＤコントローラ２Ｎ間においてシリアル通信を行うためのデータ通信線である。ここでは、ホストプロセッサ１０からのクロック信号を伝送するクロック信号線ＳＣＬ（Serial Clock Line）と、データ信号を送受信するためのデータ信号線ＳＤＡ（Serial Data line）で構成され、２線式の通信規格Ｉ２Ｃ（登録商標）が採用されているものとする。
【００３５】
パラレル通信線５１は、表示プロセッサ１１及びＬＣＤコントローラ２Ｎ間においてパラレル通信を行うためのデータ通信線であり、シリアル通信線５０よりもビットレートが高く、データ量の多い画像データの転送に適している。ここでは、ＬＣＤコントローラ２Ｎに対するアクセスであることを示すチップセレクト信号線ＣＳと、データの取り込みタイミングを示すライト信号線ＷＲＢと、複数のデータ信号線Ｄ０〜Ｄ７とによって構成され、８ビットのデータを同時に送信することができる。また、パラレル通信線５１は、表示プロセッサ１１からＬＣＤコントローラ２Ｎへのデータ送信のみを行っており、シリアル通信線５０からの画像データ転送と比べて、画像データを高速に転送することができる。
【００３６】
画像データ記憶部１２は、画像データを保持している記憶装置であり、例えば、ホストコントローラ１のクロック信号に同期して動作するＳＤＲＡＭ（Synchronous Dynamic RAM）が用いられる。この画像データは、ホストプロセッサ１０又は表示プロセッサ１１によって読み出され、所望の画像処理が行われることにより、液晶表示パネル３３に表示させるための画像データが生成される。なお、画像データとは、静止画像や動作画像を規定しているピクセルデータやベクトルデータ、又は、これらの集合体であるものとする。
【００３７】
プログラム記憶部１３は、プログラムやデータを保持している記憶装置であり、例えば、電気的に書き換え可能な不揮発性の半導体メモリであるフラッシュメモリが用いられる。ホストプロセッサ１０は、プログラム記憶部１３から読み出したプログラムを逐次実行している。また、ホストプロセッサ１０は、表示プロセッサ１１を初期化した後、プログラム記憶部１３から表示プロセッサ１１用のプログラムあるいはマイクロコードを読み出し、表示プロセッサ１１内のメモリに書き込みを行う。
【００３８】
ホストコントローラ１は、ホストプロセッサ１０、表示プロセッサ１１及びタイミング制御部１８により構成される。なお、ホストプロセッサ１０、表示プロセッサ１１及びタイミング制御部１８は、異なる半導体デバイスとして構成することもできるが、一つの半導体デバイスとして構成することもできる。
【００３９】
表示プロセッサ１１は、動作モードが通常電力モードの場合、画像データ記憶部１２から読み出された画像データに基づいて、ＬＣＤ表示装置３において画面表示させる画像データを生成している。例えば、ＭＰＥＧ４、Ｈ．２６３などの形式でエンコードされた動画像データをフレームごとの画像データに展開するデコード処理や、画像データの拡大処理、縮小処理、回転処理、反転処理、フォーマット変換処理、色空間補正処理、重ね合わせ処理などを行っている。この様にして生成された画像データは、パラレル通信線５１を介して、ＬＣＤコントローラ２Ｎへ高速転送される。その際、表示プロセッサ１１による一連の画像データの転送に先立って、ＶＲＡＭアクセス部２３の動作を規定する書込制御データが、ホストプロセッサ１０からＬＣＤコントローラ２Ｎへ出力される。
【００４０】
ホストプロセッサ１０は、シリアル通信線５０を介して、ＬＣＤコントローラ２Ｎに制御データを出力し、表示プロセッサ１１が行う上記処理を除き、ＬＣＤコントローラ２Ｎ及びＬＣＤ表示装置３に対する様々な制御を行っている。ここでは、ＬＣＤコントローラ２Ｎに対し、ＶＲＡＭアクセス部２３の動作を規定する書込制御データ、画像データ出力部２５の動作を規定する出力制御データ、ＬＣＤ表示装置３の動作を規定するＬＣＤ制御データ、周辺機器制御部２９の動作を規定する周辺機器制御データを出力している。
【００４１】
また、ホストプロセッサ１０は、動作モードの切り替え制御を行っている。すなわち、キー操作部１６からの操作信号や、無線通信部１４からの着信信号などを監視して、通常電力モード及び省電力モードの切り替えを行っている。動作モードを省電力モードへ移行させる場合、ホストプロセッサ１０は、表示プロセッサ１１への電源あるいはクロック供給を遮断するとともに、パーシャル表示や色数の削減などによって、画像データ生成処理の負荷を軽減させる。そして、省電力モード中は、停止中の表示プロセッサ１１に代わり、ホストプロセッサ１０が、画像データを生成し、シリアル通信線５０を介して、ＬＣＤコントローラ２Ｎへ転送している。
【００４２】
タイミング制御部１８は、通常電力モード時に、ホストプロセッサ１０及び表示プロセッサ１１によるＬＣＤコントローラ２Ｎへのアクセスタイミングを制御している。ここでは、ホストプロセッサ１０による書込制御データの転送完了後に、表示プロセッサ１１による画像データの転送が行われるように、両者の動作タイミングを調整している。
【００４３】
ＬＣＤコントローラ２Ｎは、表示用通信部２１、制御用通信部２２、ＶＲＡＭアクセス部２３、ビデオＲＡＭ２４、画像データ出力部２５、レジスタアクセス部２６、レジスタ群２７、制御データ出力部２８及び周辺機器制御部２９により構成される。
【００４４】
表示用通信部２１は、パラレル通信線５１に接続され、表示プロセッサ１１から送出された画像データの受信処理を行っている。表示用通信部２１によって受信された画像データは、ＶＲＡＭアクセス部２３へ出力され、ビデオＲＡＭ２４に書き込まれる。
【００４５】
制御用通信部２２は、シリアル通信線５０に接続され、ホストプロセッサ１０との間で制御データや画像データの送受信処理を行っている。すなわち、ホストプロセッサ１０から書込制御データ、出力制御データ、ＬＣＤ制御データ及び周辺機器制御データを受信した場合には、レジスタアクセス部２６へ出力する。また、レジスタアクセス部２６からレジスタ群２７内の制御データが入力され、あるいは、ＶＲＡＭアクセス部２３からビデオＲＡＭ２４内の画像データが入力された場合には、これらのデータをホストプロセッサ１０へ送信する。さらに、省電力モード時には、ホストプロセッサ１０により生成された画像データを受信して、ＶＲＡＭアクセス部２３へ出力する。さらに、シリアル通信線５０に２線式の通信規格Ｉ２Ｃ（登録商標）が採用されている場合、制御用通信部２２には、レジスタ群２７アクセス用のスレーブアドレスとＶＲＡＭ２４アクセス用のスレーブアドレスとが用意されており、ホストプロセッサ１０から受信したスレーブアドレスによって、レジスタ群２７へのアクセスかＶＲＡＭ２４へのアクセスかの判定が行われる。
【００４６】
ＶＲＡＭアクセス部２３は、表示用通信部２１又は制御用通信部２２が受信した画像データをビデオＲＡＭ２４へ書き込み、また、ビデオＲＡＭ２４から読み出した画像データを制御用通信部２２へ出力する。画像データの書き込みは、レジスタ群２７内の書込制御データに基づいて、一連の画像データをビデオＲＡＭ２４に順次に書き込むことによって行われる。表示プロセッサ１１及びホストプロセッサ１０から転送される一連の画像データは、その画素位置が連続領域を形成していることから、ＶＲＡＭアクセス部２３は、書込制御データに基づいて、各画像データの書き込み先となるビデオＲＡＭ２４上のアドレスを順次に生成し、画像データの高速書き込みを行っている。この書込制御データは、例えば、画像データのフォーマットや、ビデオＲＡＭ２４への書き込みを開始する画素位置、書き込み方向、書き込み範囲、書き込み禁止許可などの情報からなる。
【００４７】
ビデオＲＡＭ２４は、画像データを書き換え可能に記憶する半導体記憶装置であり、表示用通信部２１の受信した画像データがＶＲＡＭアクセス部２３の指定する画素位置に対応づけて格納される。このビデオＲＡＭ２４内に格納されている画像データは、画像データ出力部２５によって読み出され、ＬＣＤ表示装置３へ出力される。なお、ビデオＲＡＭ２４は、書き込み時のオーバーヘッドを低減するための入力バッファが設けられており、平均書き込み速度はレジスタ群２７よりも速い。
【００４８】
画像データ出力部２５は、データ通信線５３を介して、ＬＣＤ表示装置３に接続されており、レジスタ群２７内の出力制御データに基づいて、ビデオＲＡＭ２４から読み出した画像データを加工するとともに、レジスタ群２７内の出力制御データに基づくタイミングにて、加工後の画像データをデータ通信線５３へ出力している。この出力制御データには、例えば、画像データのカラーパレット、転送速度、フォーマット、水平垂直信号の出力タイミング、画素データの出力タイミングなどの情報が含まれている。また、データ通信線５３による画像データの伝送には、ＲＧＢ６６６のパラレル通信や、ＬＶＤＳ（Low Voltage Differential Signaling：低電圧差動伝送）方式が採用され、例えば、毎秒６０フレームのフレームレートで画像データが転送される。
【００４９】
レジスタ群２７は、制御データを保持する複数のレジスタで構成される書き換え可能な半導体記憶装置であり、レジスタアクセス部２６は、ホストコントローラ１から入力された制御データをレジスタ群２７に書き込み、また、レジスタ群２７から読み出した制御データを制御用通信部２２へ出力する。すなわち、シリアル通信線５０を介してホストプロセッサ１０から入力された書込制御データ、出力制御データ、ＬＣＤ制御データ及び周辺機器制御データは、レジスタアクセス部２６によって、レジスタ群２７内のいずれかのレジスタに書き込まれる。
【００５０】
制御データ出力部２８は、データ通信線５２を介して、ＬＣＤ表示装置３に接続されており、レジスタ群２７内のＬＣＤ制御データをＬＣＤ表示装置３へ出力している。このＬＣＤ制御データには、データ通信線５３を介してＬＣＤ表示装置３へ入力される画像データを除く様々な制御情報が含まれている。例えば、画像データの転送速度やフォーマット情報、水平垂直信号の出力タイミング、画素データの出力タイミングなどの情報や、ＬＣＤ表示装置３内のドライバ回路３２の電圧制御、ガンマ補正などの情報が含まれており、これらの情報がＬＣＤ表示装置３へ出力される。
【００５１】
周辺機器制御部２９は、レジスタ群２７内の周辺機器制御データに基づいて、図示しない周辺機器に対する信号入出力や制御を行っており、例えば、ＵＳＢトランシーバ、信号レベルを変換するレベルシフタとしての機能を有している。つまり、図９に示した従来の携帯電話機におけるＩ／Ｏコントローラ４に相当する。なお、この周辺機器制御部２９が対象とする周辺機器には、ＵＳＢ機器やＳＤカードのように着脱可能に取り付けられる外部装置だけでなく、携帯電話機内に予め組み込まれている内部装置も含まれる。
【００５２】
ＬＣＤ表示装置３は、ＬＣＤコントローラ２ＮのビデオＲＡＭ２４から転送される画像データを画面表示する表示装置である。このＬＣＤ表示装置３は、データ通信線５３を介して画像データを受信する通信部３１と、受信した画像データに基づいて液晶表示パネル３３を駆動するドライバ回路３２と、表示画面を有する液晶表示パネル３３によって構成される。なお、通信部３１及びドライバ回路３２は、異なる半導体デバイスとして構成することもできるが、一つの半導体デバイスとして構成することもできる。
【００５３】
通信部３１及びドライバ回路３２は、データ通信線５２を介して入力されるＬＣＤ制御データに基づいて動作している。また、通信部３１は、ＬＣＤコントローラ２Ｎから画像データを正しく受信できなかった場合、受信エラーを通知する制御信号として、インタラプト信号（割り込み信号）を生成し、ＬＣＤコントローラ２Ｎ或いはホストコントローラ１へ出力する。
【００５４】
図３は、図２のレジスタアクセス部２６及びレジスタ群２７について更に詳細な構成例を示したブロック図である。
【００５５】
レジスタ群２７は、２以上のレジスタ７１及びＲＡ（Read Address）レジスタ７２によって構成され、いずれもシリアル通信線５０を介してホストプロセッサ１０からアクセスされる。レジスタ７１には、書込制御データ、出力制御データ、ＬＣＤ制御データ及び周辺機器制御データが格納されている。一方、ＲＡレジスタ７２は、レジスタ７１内に保持されている制御データを読み出す際、読み出し対象となるレジスタのアドレス（リードアドレス）を予め書き込んでおくレジスタである。
【００５６】
レジスタアクセス部２６は、入力バッファ６１、アドレスデコーダ６４及びセレクタ６５からなる。入力バッファ６１は、制御用通信部２２からのデータ書き込み要求を一時格納している。この入力バッファ６１は、アドレス記憶部６２及びデータ記憶部６３からなり、書き込み先となるレジスタアドレスがアドレス記憶部６２に格納され、書き込むべきデータがデータ記憶部６３に格納される。
【００５７】
アドレスデコーダ６４は、レジスタ群２７内のレジスタを指定するレジスタアドレスをデコードしている。書き込み時には、アドレス記憶部６２内のレジスタアドレスをデコードしている。セレクタ６５は、上記デコード結果に基づいて、レジスタ群２７を構成するレジスタのいずれか一つを選択する。このようにして選択されたレジスタに対して、データ記憶部６３内のデータの書き込みが行われる。
【００５８】
図４のステップＳ１０１〜Ｓ１０４は、図３のレジスタアクセス部２６における動作の一例を示したフローチャートであり、レジスタ群２７に対するデータ書き込み（ライト）時の処理手順が示されている。まず、入力バッファ６１は、シリアル通信線５０を介してホストプロセッサ１０から入力されるレジスタアドレス及びデータをそれぞれアドレス記憶部６２及びデータ記憶部６３に蓄積する。（ステップＳ１０１）。
【００５９】
次に、アドレス記憶部６２内のレジスタアドレスがアドレスデコーダ６４へ出力され、データ記憶部６３内のデータがセレクタ６５へ出力される。アドレスデコーダ６４は、このレジスタアドレスをデコードし、デコード結果をセレクタ６５へ出力する（ステップＳ１０２）。セレクタ６５は、このデコード結果に基づいて、書き込み先となるレジスタを選択し、当該レジスタにデータ記憶部６３のデータを書き込む（ステップＳ１０３，Ｓ１０４）。
【００６０】
図５のステップＳ２０１〜Ｓ２０４は、図３のレジスタアクセス部２６における動作の一例を示したフローチャートであり、レジスタ群２７からのデータ読み出し（リード）時の処理手順が示されている。
【００６１】
まず、ホストコントローラ１によって、レジスタ群２７内のＲＡレジスタ７２に、読み出し対象となるレジスタのアドレス（リードアドレス）が書き込まれる（ステップＳ２０１，Ｓ２０２）。次に、ホストプロセッサ１１から制御用通信部２２へレジスタ群２７の読出し要求が入力されるとＲＡレジスタ７２によって指定されたアドレスのレジスタ内に保持されている制御データが読み出される（ステップＳ２０３）。そして、ＲＡレジスタ７２内に記憶されているレジスタのアドレス（リードアドレス）とレジスタから読み出されたデータが、シリアル通信線５０を介して、ホストプロセッサ１０へ出力される（ステップＳ２０４）。
【００６２】
図６のステップＳ３０１〜Ｓ３０５は、図２のホストコントローラ１における画像データの送出動作の一例を示したフローチャートである。なお、表示プロセッサ１１の動作タイミングは、タイミング制御部１８を介して、ホストプロセッサ１０によって制御されているものとする。
【００６３】
まず、ホストプロセッサ１０が、シリアル通信線５０に書込制御データを送出し、ＬＣＤコントローラ２Ｎのレジスタ群２７に書き込む（ステップＳ３０１）。この書込制御データには、画像データのフォーマット情報と、ビデオＲＡＭ２４に対する書き込み許可の情報と、画像データの書き込み時にアドレスを生成するために必要な情報とが含まれている。書込制御データの送出が完了すると、一連の画像データが生成され、ＬＣＤコントローラ２Ｎへ転送される（ステップＳ３０２〜３０４）。この画像データの生成処理及び転送処理は、通常電力モードの場合には、表示プロセッサ１１によって実行され、省電力モードの場合には、ホストプロセッサ１０によって実行される。
【００６４】
通常電力モードの場合、書込制御データの送出が完了すると、ホストプロセッサ１０からタイミング制御部１８へ画像データ送信許可が通知され、表示プロセッサ１１が、画像データの生成を開始する（ステップＳ３０２）。次に、表示プロセッサ１１は、生成した画像データをパラレル通信線５１に順次に送出し、ＬＣＤコントローラ２ＮのビデオＲＡＭ２４に書き込む（ステップＳ３０３）。このとき、ビデオＲＡＭ２４内の書き込み先アドレスは、書込制御データに基づいて、ＶＲＡＭアクセス部２３が生成している。画像データの送出は、全ての画像データが送出されるまで繰り返される（ステップＳ３０４）。そして、全ての画像データの送出が完了すれば、タイミング制御部１８が、画像データの転送完了をホストプロセッサ１０に通知する。
【００６５】
一方、省電力モードの場合、ステップＳ３０１で書込制御データの送出が完了すると、ホストプロセッサ１０が画像データを生成し（ステップＳ３０２）、生成した画像データをシリアル通信線５０に順次に送出し、ＬＣＤコントローラ２ＮのビデオＲＡＭ２４に書き込む（ステップＳ３０３）。このとき、ビデオＲＡＭ２４内の書き込み先アドレスは、書込制御データに基づいて、ＶＲＡＭアクセス部２３が生成している。画像データの送出は、全ての画像データが送出されるまで繰り返される（ステップＳ３０４）。
【００６６】
表示プロセッサ１１又はホストプロセッサ１０によって、全ての画像データの送出が完了すれば、ホストプロセッサ１０が、シリアル通信線５０に書込制御データを再び送出し、ＬＣＤコントローラ２Ｎのレジスタ群２７に書き込む（ステップＳ３０５）。この書込制御データには、ビデオＲＡＭ２４に対する書き込み禁止の情報が含まれている。
【００６７】
この様にして、ホストコントローラ１による画像データの書き込みは、動作モードに応じて、シリアル通信線５０又はパラレル通信線５１を介して行われるが、画像データの読み出しは、動作モードにかかわらず、シリアル通信線５０を介して行われる。つまり、ＶＲＡＭアクセス部２３によって読み出されたビデオＲＡＭ２４内の画像データは、動作モードにかかわらず、制御用通信部２２へ出力され、シリアル通信線５０を介して、ホストプロセッサ１０へ出力される。
【００６８】
ＬＣＤ表示装置３を用いて画像表示を行う場合、ホストコントローラ１からビデオＲＡＭ２４へ画像データの書き込みが行われる必要があるが、ホストコントローラ１がビデオＲＡＭ２４内の画像データを読み出す必要はない。しかしながら、例えば、携帯情報端末の設計時には、デバッグ作業のために、ビデオＲＡＭ２４内の任意の画像データを読み出すことが必要になる場合がある。このような画像データの読み出しをシリアル通信線５０を介して行うことによって、パラレル通信線５１をＬＣＤコントローラ２Ｎに対するデータ送信専用にすることができる。このため、表示プロセッサ１１の制御手順および回路構成を複雑化させることなく、パラレル通信線５１を介して行われる画像データの転送を更に高速化することができる。
【００６９】
また、デバッグ時に、ホストコントローラ１及びＬＣＤコントローラ２Ｎ間のデータ通信線５０又は５１に外部機器を接続し、その伝送データを監視する場合にも、パラレル通信線５１よりもマルチ・マスター・バスに対応したＩ２Ｃインタフェイスなどのシリアル通信線５０を使用した方が、外部機器の接続および外部機器からのビデオＲＡＭ２４の読み出しが容易である。このため、ビデオＲＡＭ２４から読み出された画像データをシリアル通信線５０へ出力する方が、デバッグ作業にも好適である。
【００７０】
また、ＬＣＤコントローラ２Ｎ内に周辺機器制御部２９を設け、周辺機器制御データの転送に使用されるシリアル通信線５０を用いて、書込制御データを転送することによって、ホストコントローラ１が有するデータ通信線の数を増大させることなく、画像データの転送を高速化することができる。
【００７１】
なお、省電力モード時には、表示プロセッサ１１への電源あるいはクロックの供給が遮断され、ホストプロセッサ１０のみが動作する状態となるため、タイミング制御部１８への電源あるいはクロックの供給も遮断することによって、更に消費電力を削減することが可能である。
【００７２】
なお、本実施の形態では、通信線５０がパラレル通信線、通信線５１がシリアル通信線である場合の例について説明したが、本発明はこれに限られるものではない。例えば、通信線５０がシリアル通信線、通信線がパラレル通信線である場合、或いは、２つのデータ通信線５０，５１がいずれもパラレル通信線、又は、いずれもシリアル通信線である場合にも適用することができる。
【００７３】
さらに、本実施の形態では、表示プロセッサ１１がＬＣＤコントローラ２Ｎへ１フレーム分の画像データを転送終了後に、タイミング制御部１８がホストプロセッサ１１へ画像データ転送完了を通知するとしたが、本発明はこれに限られるものではない。例えば、タイミング制御部１８内に、表示プロセッサ１１が画像データ送信中か否かを示すビットを含むレジスタを設け、ホストプロセッサ１０が同レジスタをポーリングすることによって、表示プロセッサ１１による画像データ転送が完了したかどうかを確認する構成にしてもよい。
【００７４】
実施の形態２．
実施の形態１では、ホストプロセッサ１０がタイミング制御部１８へ画像データ送信許可信号を送信することで表示プロセッサ１１の動作タイミングをコントロールしている場合について説明した。これに対し、本実施の形態では、ホストプロセッサ１０及び表示プロセッサ１１が、独自のタイミングで動作している場合について説明する。
【００７５】
なお、実施の形態２の構成は、実施の形態１で説明した図２と同じ構成をとるものとするが、ホストプロセッサ１０と表示プロセッサ１１の動作は独自のタイミングで動作しているものとする。さらに、タイミング制御部１８はホストプロセッサ１０および表示プロセッサ１１と通信を行いながら、各プロセッサ１０，１１の状態の管理および各プロセッサ１０，１１の制御を行っているものとする。
【００７６】
図７は、図２のタイミング制御部１８の動作の一例を示したシーケンス図であり、通常電力モード時に表示プロセッサ１１によって生成された画像データをＬＣＤコントローラ２Ｎへ送信する際の手順が示されている。ホストプロセッサ１０は、シリアル通信線５０へ書込制御データを出力する際、タイミング制御部１８に対し、書込制御データの送信要求信号を出力する。タイミング制御部１８は、表示プロセッサ１１によるＬＣＤコントローラ２Ｎへのアクセス状況に基づいて、ホストプロセッサ１０からＬＣＤコントローラ２Ｎへ書込制御データを送信可能かを判定する。
【００７７】
ホストプロセッサ１０は、タイミング制御部１８から送信許可信号を受信すると、シリアル通信線５０を介して、ＬＣＤコントローラ２Ｎへ書込制御データを送信する。この書込制御データの送信が完了すると、ホストプロセッサ１０は、送信完了通知信号をタイミング制御部１８へ出力する。タイミング制御部１８はホストプロセッサ１０から送信完了通知信号を受信すると、ホストコントローラへＡＣＫ信号（応答信号）を返し、一連のＬＣＤコントローラ２Ｎへの書込制御データの送信処理が終了する。
【００７８】
一方、表示プロセッサ１１は、画像データ記憶部１２内の画像データを読み出し、ビデオＲＡＭ２４へ書き込む画像データを生成している。表示プロセッサ１１は、生成した画像データをＬＣＤコントローラ２Ｎへ送信する際、タイミング制御部１８に対し、画像データの送信要求信号を出力する。このとき、ホストプロセッサ１０による書込制御データの送信完了前であれば、タイミング制御部１８は、表示プロセッサ１１へ送信拒絶信号を返信し、画像データの送信を許可しない。
【００７９】
書込制御データの送信完了後に、表示プロセッサ１１が、画像データの送信要求信号を出力すれば、タイミング制御部１８は、表示プロセッサ１１がＬＣＤコントローラ２Ｎへ画像データを送信可能と判定し、表示プロセッサ１１に対し、送信許可信号を返信する。表示プロセッサ１１は、タイミング制御部１８から送信許可信号を受信すると、パラレル通信線５１を介して、ＬＣＤコントローラ２Ｎへの画像データの送信を開始する。この画像データの送信が完了すると、表示プロセッサ１１が、タイミング制御部１８へ送信完了通知信号を出力し、この送信完了通知信号を受信したタイミング制御部１８から表示プロセッサ１１へＡＣＫ信号が返され、一連のＬＣＤコントローラ２Ｎへの画像データの送信処理が終了する。
【００８０】
本実施の形態によれば、通常電力モード時にはホストプロセッサ１０及び表示プロセッサ１１が、独立したタイミングで動作している場合であっても、ＬＣＤコントローラ２Ｎに対し、書込制御データの送信完了後に、画像データを送信することができる。
【００８１】
なお、省電力モード時には、表示プロセッサ１１が停止し、書込制御データ及び画像データの転送は、いずれもホストプロセッサ１０が行っているため、タイミング制御部１８は必要とされない。したがって、タイミング制御部１８への電源あるいはクロックの供給も遮断することによって、更に消費電力を削減することが可能である。
【００８２】
実施の形態３．
実施の形態１、２では、動作モードにかかわらず、シリアル通信線５０を介して、ホストプロセッサ１０からＬＣＤコントローラ２Ｎへ書込制御データが送信される場合の例について説明した。これに対し、本実施の形態では、通常電力モードの場合には、パラレル通信線５１を介して、表示プロセッサ１１からＬＣＤコントローラ２Ｎへ書込制御データが転送される場合について説明する。
【００８３】
図８は、本発明の実施の形態３による携帯情報端末の要部について一構成例を示したブロック図であり、図２と比較すれば、ホストコントローラ１が、タイミング制御部１８を備えることなく構成され、ＬＣＤコントローラ２Ｎ内において、レジスタアクセス部２６が、表示用通信部２１及び制御用通信部２２のいずれにも接続されている点で異なる。
【００８４】
本実施の形態では、表示プロセッサ１１が、画像データの転送に先立って、パラレル通信線５１を介して、ＬＣＤコントローラ２Ｎへ書込制御データを送信している。このため、ホストプロセッサ１０との動作タイミングを調整するタイミング制御部１８は不要となる。
【００８５】
パラレル通信線５１には、書き込み先としてビデオＲＡＭ２４又はレジスタ群２７を指定するためのセレクト信号線ＲＳＰが含まれている。表示用通信部２１は、このセレクト信号線ＲＳＰに基づいて、受信データが画像データ又は書込制御データのいずれであるのかを判別し、画像データの場合にはＶＲＡＭアクセス部２３へ出力し、書込制御データの場合にはレジスタアクセス部２６へ出力する。
【００８６】
また、レジスタアクセス部２６は、ホストプロセッサ１０及び表示プロセッサ１１からのレジスタ群２７に対するデータ書き込みに競合が生じれば、これらのデータ書き込みについて調停を行って、レジスタ群２７への書き込みを順次に行う。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の形態による携帯電話機の概略構成例を示したブロック図である。
【図２】図１の携帯電話機の要部について更に詳細に示したブロック図である。
【図３】図２のレジスタアクセス部２６及びレジスタ群２７について更に詳細な構成例を示したブロック図である。
【図４】図３のレジスタアクセス部２６におけるデータ書き込み動作の一例を示したフローチャートである。
【図５】図３のレジスタアクセス部２６におけるデータ読み出し動作の一例を示したフローチャートである。
【図６】図２のホストコントローラ１における画像データの送出動作の一例を示したフローチャートである。
【図７】図２のタイミング制御部１８の動作の一例を示したシーケンス図であり、通常電力モード時に画像データをＬＣＤコントローラ２Ｎへ送信する様子が示されている。
【図８】本発明の実施の形態３による携帯情報端末の要部について一構成例を示したブロック図である。
【図９】従来の携帯情報端末の要部について一構成例を示したブロック図である。
【符号の説明】
【００８８】
１      ホストコントローラ
２      ＬＣＤコントローラ
３      ＬＣＤ表示装置
１０    ホストプロセッサ
１１    表示プロセッサ
１２    画像データ記憶部
１３    プログラム記憶部
１４    無線通信部
１５    カメラ部
１６    キー操作部
１８    タイミング制御部
１９    アナログ制御部
２１    表示用通信部
２２    制御用通信部
２３    ＶＲＡＭアクセス部
２４    ビデオＲＡＭ
２５    画像データ出力部
２６    レジスタアクセス部
２７    レジスタ群
２８    制御データ出力部
２９    周辺機器制御部
３１    通信部
３２    ドライバ回路
３３    液晶表示パネル
５０〜５３    データ通信線
６１    入力バッファ
６２    アドレス記憶部
６３    データ記憶部
６４    アドレスデコーダ
６５    セレクタ
７１    レジスタ
７２    ＲＡレジスタ
【図１】
0004491408.tif 000002
【図２】
0004491408.tif 000003
【図３】
0004491408.tif 000004
【図４】
0004491408.tif 000005
【図５】
0004491408.tif 000006
【図６】
0004491408.tif 000007
【図７】
0004491408.tif 000008
【図８】
0004491408.tif 000009
【図９】
0004491408.tif 000010