(57)【特許請求の範囲】
【請求項１】
順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力され、起動条件が成立したとき、前記第１，第２の変換器の対応する相のスイッチング素子がオンできないようにするゲートブロック状態から、バイパスペア状態を介することなく、前記スイッチング素子がオンできるようにするデブロック状態にするためのデブロック信号を出力する手段と、
前記デブロック信号をインターロックするインターロック手段と、
前記インターロック手段からのデブロック信号を保持する手段と
を具備することを特徴とする交直変換装置の制御装置。
【請求項２】
順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力されたとき、デブロック状態の条件判定を行う手段と、
前記起動指令に基づく起動条件が成立した場合、バイパスペア状態から前記スイッチング素子がオンできるようにするデブロック状態にするためデブロック信号を出力する手段と、
前記手段それぞれから出力されるデブロック信号を選択する手段と、
この手段により選択されたデブロック信号をインターロックするインターロック手段と、
前記デブロック信号を保持する手段と
を具備することを特徴とする交直変換装置の制御装置。
【請求項３】
前記デブロック信号の立ち上がりを一定時間遅らせる手段と、
前記第１，第２の変換器のうち順変換運転する変換器が動作時には立ち上がりが遅れたデブロック信号を選択する手段と
を更に具備することを特徴とする請求項１又は２に記載の交直変換装置の制御
装置。
【請求項４】
前記第１，第２の変換器のうち相手端の変換器のデブロック状態を入力する手段と、
相手端の変換器のデブロック状態を自端の変換器のデブロック条件とする手段と、
自端の変換器が、順変換運転時に相手端の変換器のデブロック状態を自端の変換器のデブロック条件とした信号を選択する手段と
を更に具備することを特徴とする請求項１又は２に記載の交直変換装置の制御
装置。
【請求項５】
デブロック状態を解除する信号の立ち上がりを遅らせる手段と、
逆変換運転する変換器には、立ち上がりが遅れたデブロック解除信号を選択する手段と
を更に具備することを特徴とする請求項１又は２に記載の交直変換装置の制御装置。
【請求項６】
相手端の変換器のゲートブロック状態を入力する手段と、
相手端の変換器のゲートブロック状態を自端のゲートブロック条件とする手段と、
自端の変換器が逆変換運転時には相手端の変換器のゲートブロック状態を自端の変換器のゲートブロック条件とした信号を選択する手段と
を更に具備することを特徴とする請求項１又は２に記載の交直変換装置の制御
装置。
【請求項７】
順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
順変換運転する変換器のバイパスペア状態を考慮せずにデブロックの出力条件を判定する手段と、
該手段におけるデブロック信号をインターロックし、前記順変換運転する変換器側のインターロック手段と、
前記デブロック信号の繰り返し出力又は保持する手段と、
逆変換運転する変換器のバイパスペア状態を考慮せずにデブロックの出力条件を判定する手段と、
該手段におけるデブロック信号をインターロックし、前記逆変換運転する変換器側のインターロック手段と、
前記デブロック信号の出力タイミングを調整して出力又はデブロック信号を保持する手段と、
前記第１，第２の変換器の起動状態を判定する手段と、
前記２つのデブロック信号を前記第１，第２の変換器の運転状態により選択する手段と
を具備することを特徴とする交直変換装置の制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力系統の非同期連系のための直流送電システムや周波数変換システムに適用される交直変換装置の制御装置に関する。
【０００２】
【従来の技術】
この種、交直変換装置として、図８に示す、転流コンデンサを用いた直流送電システム又は周波数変換システムがある。すなわち、半導体スイッチング素子ブリッジの例としてサイリスタブリッジで構成された交直変換器１，２は、各々転流コンデンサ３，４を介して変換器用変圧器５，６の２次側に接続され、変換器用変圧器５，６の１次側は交流母線７，８に接続されている。また、交流母線７，８は各々背後の交流系統９１，９２と連系している。尚、交流母線７，８には、変換器が出力する高調波を吸収することを主目的としたフィルタ９３，９４が設置されている。
【０００３】
交直変換器１，２のうち一方は順変換器として、他方は逆変換器として動作するが、説明の便宜上、変換器１を順変換運転する順変換器として扱い、変換器２を逆変換運転する逆変換器として扱う。順変換器１は、交流電力を直流電力に変換して、直流リアクトル１０を介して逆変換器２に送り、逆変換器２は、印加された直流電力を交流電力に変換して交流母線８の背後の交流系統９２へ送っている。
【０００４】
かかる主回路構成の下で、本例の交直変換装置は、次のような制御系を有する。すなわち、交直変換器１及び２は、各々同じ構成の制御装置２１，２２及び制御装置２１，２２を制御する共通制御装置２３により制御されている。ここでは特に逆変換器２について説明する。まず検出系として、直流電流検出器１１により直流電流Ｉｄが検出され、また直流電圧検出器１２により直流電圧Ｖｄが検出される。交流電圧検出器３２により交流電圧Ｖａｃが検出され、制御装置２２に入力される。また、制御装置２２には、共通制御装置２３により電流指令値ＩｄPが与えられる。なお、交流電圧検出器３１は、交流母線７の交流電圧を検出し、制御装置２１に与える。
【０００５】
かかる構成の下で、変換器の起動に際しては、変換器１及び変換器２のサイリスタをゲートブロック（ＧＢ：ＯＮできない状態）した状態から、図９に示すように、一旦、順変換器１の同じ相に接続する上下のサイリスタ（ＵとＸ、又はＶとＹ、又はＷとＺ）をＯＮした状態にする。この状態をバイパスペア（ＢＰＰ）という。
【０００６】
バイパスペアＢＰＰは、長距離直流送電などでは変換器１，２の起動の際、順変換側と逆変換側の協調を取ることと、起動時の過電圧を防止するために行う。逆変換器においても同様な操作を行い、バイパスペア状態とする。
【０００７】
次に、順変換器１は、逆変換器２がバイパスペア状態に入ったのを確認して、デブロック（ＤＥＢ：サイリスタのゲートにＯＮ指令が入力され、サイリスタのアノードカソード間に順電圧がかかっている状態であれば、サイリスタが導通する状態）となる。逆変換運転する変換器では、順変換運転する変換器がデブロックしたことを確認して、同様にバイパスペア状態からデブロックする。
【０００８】
このように、一方の変換器が、他方の変換器がゲートブロックＧＢ状態からからバイパスペアＢＰＰ状態に入ったことを確認した後に、デブロックＤＥＢすることにより、順変換器１、逆変換器２の順に変換器が起動を完了する。
【０００９】
この場合、変換器１及び変換器２に与える制御角αは、順変換側では９０度近辺からスタートし、ゆっくりと進ませていくのに対し、逆変換側では同じく９０度付近からスタートし、ゆっくりと遅らせる。停止時においても、過電圧防止などの理由から、バイパスペアを介してからゲートブロックする。
【００１０】
このような機能は制御装置２１，２２に搭載されており、変換器の起動停止を制御している。具体的な制御シーケンスを図１０に示す。
【００１１】
図１０は図８の制御装置２２を説明するための図で、少なくとも、ＤＥＢ解除シーケンス部２２０、ＢＰＰ条件判定シーケンス部２２１、ＤＥＢ条件判定シーケンス部２２２、インターロック部２２３及びフリップフロップ２２４を有する。
【００１２】
図１０において、制御装置２２が起動指令を受信すると、ＢＰＰ条件判定シーケンス部２２１によりＢＰＰ指令が出力される。この指令により主回路がＢＰＰ状態となると、「自端ＢＰＰ状態」及び「相手端ＢＰＰ」信号がＤＥＢ条件判定シーケンス部２２２に入力され、ＤＥＢ指令を出力するための条件判定が行われる。順変換器の場合は、自端及び相手端のＢＰＰ状態信号をＤＥＢ条件とするが、逆変換器の場合は相手端のＤＥＢ状態をＤＥＢ条件として使用する。
【００１３】
ＤＥＢ指令を出力するための条件が成立し、インターロック部２２３をパスすれば、フリップフロップ２２４を通って主回路にＤＥＢ指令を出力する。インターロック部２２３は、デブロック信号をインターロックする。
【００１４】
これにより変換器は、バイパスペア状態からデブロック状態へ移行する。またＤＥＢ指令が出力された時点で、ＢＰＰ指令はオフされる。
【００１５】
一方、停止指令が入力された場合や、保護依頼などにより変換器を停止する場合には、ＤＥＢ解除シーケンス部２２０にて変換器の運転状態等を考慮し、ＤＥＢ解除信号が作成される。該ＤＥＢ解除信号により逆変換運転する変換器は、ＢＰＰ条件判定シーケンス部２２１によりＢＰＰ指令を出力し、かつフリップフロップ２２４をリセットしてＤＥＢ信号をオフする。
【００１６】
よって、逆変換器はバイパスペア状態となり、また順変換運転する変換器は、逆変換器がバイパスペア状態となったことを確認して、ＤＥＢ指令をオフする。これにより順変換運転する変換器がゲートブロック状態となる。その後、逆変換運転する変換器も順変換運転する変換器がゲートブロックしたのを確認してＢＰＰ指令をオフし、ゲートブロック状態となる。ただし、保護停止の場合には、停止時間の短縮や事故状況の拡大を防止するため、バイパスペアを経由せずにゲートブロックすることもある。
【００１７】
【発明が解決しようとする課題】
図８に示す、変換器用変圧器５と変換器１との間及び変換器用変圧器６と変換器２との間にそれぞれ転流コンデンサ３，４を直列に挿入した構成の交直変換装置である場合、図８の符号イで示す交流母線の部位の交流電圧位相と、符号ロで示す変換器１，２と転流コンデンサ３，４との間の部位の変換器出力電圧位相とが、コンデンサ端子電圧の影響で異なる。逆変換運転する変換器では、系統電圧位相が変換器出力電圧位相よりも進むため、逆変換運転する変換器の転流動作では変換器出力電圧で十分な実余裕角γ′（サイリスタのアノード−カソード（Ａ−Ｋ）間逆電圧期間）を確保することができる。さらに系統から見れば、力率のよい運転が可能となる。このため、定常時はコンデンサ端子電圧を考慮して、力率のよい点弧タイミングをとっているのが一般的である。
【００１８】
このような特徴をもつため、図８の逆変換器２側に接続する交流系統９２が電源のない無電圧系統であっても、転流コンデンサ４の端子電圧を利用して変換器起動が考えられる。
【００１９】
しかし、無電圧系統の場合に、従来通りバイパスペアを介して起動しようとすると、バイパスペアにより転流コンデンサの端子間電圧が失われてしまう。つまり逆変換器２ではバイパスペアに係わる変換器サイリスタ（図９ではＵとＸ）から他相への転流（図９ではＸのサイリスタをＯＦＦしてＹのサイリスタをＯＮする）に必要な逆電圧が確保できなくなってしまう。
【００２０】
このため従来通りのバイパスペアからの変換器の起動は、逆変換運転する変換器が無電圧系統の場合には行えないという問題がある。
【００２１】
本発明の目的は、交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合であっても、確実に変換器起動を行うことが可能な交直変換装置の制御装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明が対象とする交直変換装置は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなり、その制御装置は、前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能である。
【００２３】
かかる構成の下で、請求項１に係る発明は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力され、起動条件が成立したとき、前記第１，第２の変換器の対応する相のスイッチング素子がオンできないようにするゲートブロック状態から、バイパスペア状態を介することなく、前記スイッチング素子がオンできるようにするデブロック状態にするためのデブロック信号を出力する手段と、
前記デブロック信号をインターロックするインターロック手段と、
前記インターロック手段からのデブロック信号を保持する手段と
を備えることにより、
バイパスペア指令を出力すること無く、デブロック指令を出力するため、バイパスペア状態を介することなくデブロック状態となる。これにより逆変換運転する変換器が無電圧の時においても起動することが可能となる。
【００２４】
請求項２に係る発明は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力されたとき、デブロック状態の条件判定を行う手段と、
前記起動指令に基づく起動条件が成立した場合、バイパスペア状態から前記スイッチング素子がオンできるようにするデブロック状態にするためデブロック信号を出力する手段と、
前記手段それぞれから出力されるデブロック信号を選択する手段と、
この手段により選択されたデブロック信号をインターロックするインターロック手段と、
前記デブロック信号を保持する手段と
を備えることにより、逆変換運転する変換器が無電圧系統となっていない時には、従来通り起動時の過電圧等をさけるためバイパスペア状態を介した起動を行い、逆変換運転する変換器が無電圧系統となった場合には、無電圧起動を行うためバイパスペア状態を介さずに起動することができ、変換器の起動環境に最適な起動方法を選択することが可能となる。
【００２５】
請求項３に係る発明は、請求項１又は２に係る発明において、前記デブロック信号の立ち上がりを一定時間遅らせる手段と、
前記第１，第２の変換器のうち順変換運転する変換器が動作時には立ち上がりが遅れたデブロック信号を選択する手段とを更に備え、
順変換運転する変換器のデブロック状態を、逆変換運転する変換器よりも遅くすることにより、逆変換運転する変換器のデブロックのほうが早くなり、よって無電圧である逆変換運転する変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペア状態を介さずとも過電圧の発生を防止可能となる。
【００２６】
請求項４に係る発明は、請求項１又は２に係る発明において、前記第１，第２の変換器のうち相手端の変換器のデブロック状態を入力する手段と、
相手端の変換器のデブロック状態を自端の変換器のデブロック条件とする手段と、
自端の変換器が、順変換運転時に相手端の変換器のデブロック状態を自端の変換器のデブロック条件とした信号を選択する手段とを更に備え、
順変換運転する変換器のデブロックを、逆変換運転する変換器よりも遅くすることにより、無電圧である逆変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００２７】
請求項５に係る発明は、請求項１又は２に係る発明において、デブロック状態を解除する信号の立ち上がりを遅らせる手段と、
逆変換運転する変換器には、立ち上がりが遅れたデブロック解除信号を選択する手段を更に備えて、
逆変換運転する変換器のゲートブロック状態を、順変換運転する変換器よりも遅くすることにより、順変換運転する変換器のデブロック解除のほうが早くなり、停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００２８】
請求項６に係る発明は、請求項１又は２に係る発明において、相手端の変換器のゲートブロック状態を入力する手段と、
相手端の変換器のゲートブロック状態を自端のゲートブロック条件とする手段と、
自端の変換器が逆変換運転時には相手端の変換器のゲートブロック状態を自端の変換器のゲートブロック条件とした信号を選択する手段を更に備えて、
逆変換運転する変換器のゲートブロック状態を、順変換運転する変換器よりも遅くすることにより、直流電圧を出力する順変換運転する変換器が先にゲートブロックし、遅れて無電圧である逆変換運転する変換器がゲートブロックし、このため停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００２９】
請求項７に係る発明は、順変換運転と逆変換運転とが可能な第１，第２の変換器それぞれを転流コンデンサを介して交流系統に接続してなる交直変換装置における前記第１，第２の変換器を起動するに際して、前記第１，第２の変換器の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置において、
順変換運転する変換器のバイパスペア状態を考慮せずにデブロックの出力条件を判定する手段と、
該手段におけるデブロック信号をインターロックし、前記順変換運転する変換器側のインターロック手段と、
前記デブロック信号の繰り返し出力又は保持する手段と、
逆変換運転する変換器のバイパスペア状態を考慮せずにデブロックの出力条件を判定する手段と、
該手段におけるデブロック信号をインターロックし、前記逆変換運転する変換器側のインターロック手段と、
前記デブロック信号の出力タイミングを調整して出力又はデブロック信号を保持する手段と、
前記第１，第２の変換器の起動状態を判定する手段と、
前記２つのデブロック信号を前記第１，第２の変換器の運転状態により選択する手段と
を備えて、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器及び逆変換運転する変換器のデブロックの協調をとりながら、再起動が行われ、これにより１度の起動でうまく行かなかった場合でも、再起動により確実に変換器を起動できる。
【００３０】
【発明の実施の形態】
以下、本発明に係る交直変換装置の制御装置の実施形態を図面を参照して説明する。なお、交直変換装置は、順変換運転と逆変換運転とが可能な第１，第２の変換器１，２それぞれを転流コンデンサ３，４を介して交流系統９１，９２に接続してなる、図８に示すものと同様の装置であって、本発明は、第１，第２の変換器１，２を起動するに際して、第１，第２の変換器１，２の対応する相のスイッチング素子をオンとするバイパスペア状態を設定可能な制御装置２１，２２の構成に特徴がある。従って、以下に図示をもって説明する各実施形態は、制御装置２１，２２に備わる制御シーケンスの構成を示している。
【００３１】
（第１の実施形態）
図１は本発明に係る交直変換装置の制御装置の第１の実施形態を示す構成図であり、制御装置２１，２２は、ＤＥＢ条件判定シーケンス部２２２ａ、ＤＥＢ条件判定シーケンス部２２２ａからのデブロック信号をインターロックするインターロック部２２３、ＤＥＢ信号保持を行うフリップフロップ２２４を備える。
【００３２】
本実施形態の作用として、図１に示すように、起動指令が入力されたＤＥＢ条件判定シーケンス部２２２ａはＤＥＢ条件の判定を行う。この時、ＢＰＰ指令は事前に出力されていないため、従来のようにＢＰＰ状態は、ＤＥＢ指令の条件とはならない。
【００３３】
ここで、ＤＥＢ条件判定シーケンス部２２２ａにてＤＥＢ条件が成立すると、ＤＥＢ条件判定シーケンス部２２２ａからはインターロック部２２３に信号が送られる。該信号がインターロック部２２３をパスすると、フリップフロップ２２４がセットされ、変換器１又は変換器２へＤＥＢ指令を出力する。これにより変換器１又は変換器２はゲートブロック状態からデブロック状態に移行する。
【００３４】
このように本実施形態では、図８に示す交直変換装置において、ＢＰＰ指令を出力すること無く、ＤＥＢ指令を出力するため、主回路もバイパスペア状態を介すことなくデブロック状態となる。これにより、図８に示すようなコンデンサ転流型交直変換装置において、逆変換運転する変換器を、無電圧状態で起動する場合に、バイパスペアにより転流コンデンサの電圧がなくなり、転流が正常に行えないという問題が解決する。よって逆変換運転する変換器が無電圧の時においても起動することが可能となる。
【００３５】
（第２の実施形態）
次に、図２を参照して本発明の第２の実施形態を説明する。
【００３６】
図２に示すように、本実施形態の制御装置２１，２２は、バイパスペアの信号出力条件を判定するＢＰＰ条件判定シーケンス部２２１、主回路のバイパスペア条件を考慮してデブロックの出力条件を判定するＤＥＢ条件判定シーケンス部２２２、主回路バイパスペア条件を考慮しないでデブロックの出力条件を判定するＤＥＢ条件判定シーケンス部２２２ａ、デブロック信号のインターロックを行うインターロック部２２３、デブロック信号を保持するフリップフロップ２２４、切替スイッチ２２５からなる。
【００３７】
本実施形態の作用として、図２に示すように、無電圧起動信号がオフしている場合、切替スイッチ２２５により、従来と同様にバイパスペアを介した起動となる。起動指令が到来し、バイパスペアが出力可能であれば、ＢＰＰ条件判定シーケンス部２２１によりＢＰＰ指令が主回路に出力される。その後、主回路がバイパスペア状態となると、自端及び相手端のＢＰＰ状態信号が入力され、条件が整えば、インターロック部２２３を介して主回路にＤＥＢ指令が出力される。ＤＥＢ指令が出力されると同時にＢＰＰ指令はオフされる。
【００３８】
一方、無電圧起動信号がオンしている場合、第１の実施形態と同様にバイパスペアを介さず起動を行うことができる。この場合、起動指令により、ＤＥＢ条件の判定をＤＥＢ条件判定シーケンス部２２２ａにて行う。ＤＥＢ条件判定シーケンス部２２２ａにて、ＤＥＢ条件が成立していると判定されると、インターロック部２２３に信号が送られ、インターロック部２２３を介してフリップフロップ２２４にセットされる。これにより、変換器へＤＥＢ指令を出力する。
【００３９】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧系統となっていない時には、従来通りに起動時の過電圧等を避けるためバイパスペアを介した起動を行うようにし、また逆変換運転する変換器が無電圧系統となった場合には、無電圧起動を行うためバイパスペアを介さずに起動することができ、変換器の起動環境に最適な起動方法を選択することが可能となる。
【００４０】
（第３の実施形態）
次に、図３を参照して本発明の第３の実施形態を説明する。図３においては、図１と同一機能部分については同一符号を付してその説明を省略する。
【００４１】
本実施形態の制御装置２１，２２は、図３に示すように、図１の構成に、オンディレー２２６及び切替スイッチ２２７を加えた構成である。
【００４２】
本実施形態の作用として、図３に示すように、フリップフロップ２２４までの動作は、図１に示す第１の実施形態の作用と同様である。フリップフロップ２２４がセットされると、オンディレー２２６はＤＥＢ信号の立ち上がりを一定時間遅らせる。切替スイッチ２２７は、変換器が順変換運転の場合には、オンディレー２２６により遅れたＤＥＢ信号を選択し、変換器が逆変換運転の場合には、遅れの無いＤＥＢ信号を選択する。
【００４３】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器のデブロックがオンディレーにより一定時間遅れるため、逆変換運転する変換器のデブロックのほうが早くなる。つまり無電圧である逆変換運転する変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００４４】
（第４の実施形態）
次に、図４を参照して本発明の第４の実施形態を説明する。
【００４５】
図４に示すように、本実施形態では、図１の構成に、ＡＮＤ２２８及び切替スイッチ２２７を加えた構成としている。
【００４６】
本実施形態の作用としては、図４に示すように、フリップフロップ２２４までの動作は図１に示す実施形態の作用と同様である。フリップフロップ２２４の出力がセットされ、かつ相手端がデブロック状態であれば、ＡＮＤ２２８が成立する。また切替スイッチ２２７は、変換器が順変換運転の場合には、ＡＮＤ２２８の条件を考慮したＤＥＢ信号を選択し、変換器が逆変換運転の場合には、ＡＮＤ条件を考慮しないＤＥＢ信号を選択する。
【００４７】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器のデブロックは相手端、つまり逆変換器が確実にデブロックしたことを条件としている。つまり無電圧である逆変換運転する変換器が先にデブロックし、直流電圧を出力する順変換運転する変換器が遅れてデブロックする。このため無電圧起動時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００４８】
（第５の実施形態）
次に、図５を参照して本発明の第５の実施形態を説明する。
【００４９】
図５においては、図４と同一機能部分については同一符号を付し、その説明を省略する。
【００５０】
図５に示すように、本実施形態は、図１の構成に、オンディレー２２９及び切替スイッチ２２１０を加えた構成としている。
【００５１】
本実施形態の作用としては、図５に示すように、フリップフロップ２２４までの動作は、図１に示す第１の実施形態の作用と同様である。フリップフロップ２２４がセットされている状態において、ＤＥＢ解除信号が入力されると、変換器が順変換運転の場合には、遅れの無い信号が切替スイッチ２２１０により選択され、変換器が逆変換運転の場合にはオンディレー２２９により一定時間遅れた信号が選択される。選択されたＤＥＢ解除信号は、フリップフロップ２２４のリセットに入力され、ＤＥＢ信号がオフされる。これにより変換器はデブロック状態からゲートブロック状態に移行する。
【００５２】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、逆変換運転する変換器のデブロック解除がオンディレーにより一定時間遅れるため、順変換運転する変換器のデブロック解除のほうが早くなる。つまり直流電圧を出力する順変換運転する変換器が先にゲートブロックし、遅れて無電圧である逆変換運転する変換器がゲートブロックする。このため停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００５３】
（第６の実施形態）
次に、図６を参照して本発明の第６の実施形態を説明する。
【００５４】
図６においては、図１と同一機能部分については同一符号を付し、その説明を省略する。
【００５５】
本実施形態は、図６に示すように、図１の構成に、ＡＮＤ２２１１及び切替スイッチ２２１０を加えた構成としている。
【００５６】
本実施形態の作用としては、図６に示すように、フリップフロップ２２４までの動作は図１に示す第１の実の形態の作用と同様である。フリップフロップ２２２４がセットされている状態において、ＤＥＢ解除信号が入力されると、変換器が順変換運転の場合には、遅れの無い信号が切替スイッチ２２１０により選択され、変換器が逆変換運転の場合にはＡＮＤ２２１１により相手端ゲートブロック状態を考慮したＤＥＢ解除信号が選択される。選択されたＤＥＢ解除信号はフリップフロップ２２４のリセットに入力され、ＤＥＢ信号がオフされる。これにより変換器はデブロック状態からゲートブロック状態に移行する。
【００５７】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、逆変換運転する変換器のデブロック解除が相手端、つまり順変換運転する変換器が確実にゲートブロックした状態であることを考慮している。つまり直流電圧を出力する順変換運転する変換器が先にゲートブロックし、遅れて無電圧である逆変換運転する変換器がゲートブロックする。このため停止時にバイパスペアを介さずとも過電圧が発生することを防止することが可能となる。
【００５８】
（第７の実施形態）
次に、図７を参照して本発明の第７の実施形態を説明する。
【００５９】
本実施形態の制御装置２１，２２は、順変換運転時のデブロック条件を判定するＤＥＢ条件判定シーケンス部２２２ｂ、前記デブロック信号のインターロック部２２３ｂ、ＤＥＢ再起動制御シーケンス部２２１２、及び逆変換運転時のデブロック条件を判定するＤＥＢ条件判定シーケンス部２２２ｃ、前記デブロック信号のインターロック部２２３ｃ、ＤＥＢタイミング調整シーケンス部２２１３、及び直流電圧から主回路起動状態を判定する主回路起動状態判定部２２１４からなる。
【００６０】
本実施形態の作用としては、図７に示すように、変換器が順変換運転の場合と逆変換運転の場合では動きが異なる。先ず、変換器が順変換運転の場合では、起動指令が入力されるとＤＥＢ条件判定シーケンス部２２２ｂ、及びインターロック部２２３ｂによりデブロックすべきかどうか判定される。条件が成立した場合、ＤＥＢ再起動制御シーケンス部２２１２よりＤＥＢ指令が主回路に出力される。一方、主回路起動状態判定部２２１４により直流電圧の立ち上がりから変換器の起動状態を判定している。この判定が起動状態となった場合には、ＤＥＢ再起動制御シーケンス部２２１２はＤＥＢ信号を保持するが、起動状態とならない時には、一旦、ＤＥＢ信号をオフして、一定時間経過後に再度ＤＥＢ信号を出力する。このＤＥＢ指令の断続の仕方は、逆変換運転する変換器のデブロック状態と協調をとり、過電圧が発生しないように行う。またＤＥＢ解除信号が入力された時にはＤＥＢ信号をオフする。
【００６１】
これに対し、変換器が逆変換運転の場合には、起動指令が入力されるとＤＥＢ条件判定シーケンス部２２２ｃ及びインターロック部２２３ｃによりデブロックすべきかどうか判定される。条件が成立した場合、ＤＥＢタイミング調整シーケンス部２２１３により、相手端つまり順変換運転する変換器と協調を取りながらＤＥＢ指令を主回路に出力する。このＤＥＢ指令の出力方法は、順変換運転する変換器のデブロック状態と協調をとり、過電圧が発生しないように行う。また自端の変換器がバイパスペア状態となった場合には、一旦、ゲートブロックし、転流コンデンサの電圧が一定値以下に落ち着いた後、再度ＤＥＢ信号を出力する。ＤＥＢ解除信号が入力された時にはＤＥＢ信号をオフする。
【００６２】
このよう本実施形態によれば、図８の交直変換装置において、逆変換運転する変換器が無電圧となった場合において、順変換運転する変換器及び逆変換運転する変換器のデブロックの協調をとりながら、再起動を行う。これにより１度の起動でうまく行かなかった場合でも、再起動により確実に変換器を起動できる。
【００６３】
【発明の効果】
以上詳記したように本発明によれば、逆変換運転する変換器に接続する交流系統が無電源系統となるか又は変換器起動以前に無電圧系統となる場合に、起動指令が入力され、起動条件が成立したとき、前記第１，第２の変換器の対応する相のスイッチング素子がオンできないようにするゲートブロック状態から、前記スイッチング素子がオンできるようにするデブロック状態にするためのデブロック信号を出力し、該デブロック信号をインターロックし、これを保持することにより、バイパスペア指令を出力すること無く、デブロック指令を出力するため、バイパスペア状態を介すことなくデブロック状態となる。これにより逆変換運転する変換器が無電圧の時においても起動することが可能な交直変換装置の制御装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る交直変換装置の制御装置の第１の実施形態を示すブロック図。
【図２】本発明に係る交直変換装置の制御装置の第２の実施形態を示すブロック図。
【図３】本発明に係る交直変換装置の制御装置の第３の実施形態を示すブロック図。
【図４】本発明に係る交直変換装置の制御装置の第４の実施形態を示すブロック図。
【図５】本発明に係る交直変換装置の制御装置の第５の実施形態を示すブロック図。
【図６】本発明に係る交直変換装置の制御装置の第６の実施形態を示すブロック図。
【図７】本発明に係る交直変換装置の制御装置の第７の実施形態を示すブロック図。
【図８】従来の交直変換装置及びその制御装置の全体構成を示す図。
【図９】順変換器及び逆変換器のバイパスペア状態時の説明図。
【図１０】従来の制御装置の構成を示すブロック図。
【符号の説明】
１，２…交直変換器、３，４…転流コンデンサ、５，６…変換器用変圧器、７，８…交流母線、９１，９２…交流系統、９３，９４…フィルタ、１０…直流リアクトル、１１…直流電流検出器、１２…直流電圧検出器、２１，２２…制御装置、２３…共通制御装置、２２０……ＤＥＢ解除シーケンス部、２２１…ＢＢＰ条件判定シーケンス部、２２２…ＤＥＢ条件判定シーケンス部（通常起動）、２２２ａ…ＤＥＢ条件判定シーケンス部（無電圧起動）、２２２ｂ…順変換運転時ＤＥＢ条件判定シーケンス部、２２２ｃ…逆変換運転時ＤＥＢ条件判定シーケンス部、２２３，２２３ａ，２２３ｂ…インターロック部、２２４…フリップフロップ、２２６，２２９…オンディレー、２２５，２２７，２２１５…切替スイッチ、２２８，２２１１…ＡＮＤ回路、２２１２…ＤＥＢ再起動制御シーケンス・保持部、２２１３…ＤＥＢタイミング調整シーケンス・保持部、２２１４…主回路起動状態判定部。
【図１】
0004515568.tif 000002
【図２】
0004515568.tif 000003
【図３】
0004515568.tif 000004
【図４】
0004515568.tif 000005
【図５】
0004515568.tif 000006
【図６】
0004515568.tif 000007
【図７】
0004515568.tif 000008
【図８】
0004515568.tif 000009
【図９】
0004515568.tif 000010
【図１０】
0004515568.tif 000011