(57)【特許請求の範囲】
【請求項１】
整流回路出力と電源の正（或いは負）出力間のインダクタ回路と、
電源の正（或いは負）出力と基準出力間に並列に挿入した出力コンデンサと、
前記出力コンデンサの単位時間当たりの充放電電流増加値が所定値以上であれば、前記インダクタ回路のインダクタンスを低減させる回路手段とを備えることを特徴とする電源の平滑回路。
【請求項２】
電源の平滑回路であって、整流回路出力と電源の正（或いは負）出力間に直列に挿入した第１のインダクタと、
電源の正（或いは負）出力と基準出力間に並列に挿入した出力コンデンサと、
前記出力コンデンサの充放電電流の増加を検出し増加分に応じた起電力を発生する充放電電流検出部と、
スイッチ素子を介し前記第１のインダクタに対し並列に挿入された第２のインダクタと前記スイッチ素子と、前記起電力を入力ラインに受け前記起電力による電圧を取り出しこれが所定値を越えると前記スイッチ素子を導通状態にする制御回路を有するインダクタンス制御部とを備えることを特徴とする電源の平滑回路。
【請求項３】
前記制御回路として、前記起電力による電圧を取り出すために充放電電流検出部からの入力ラインと電源の正（或いは負）出力間に挿入した抵抗と、取り出した電圧をピーク整流するダイオードとコンデンサを含み、ピーク整流出力で前記スイッチ素子のゲートを駆動することを特徴とする請求項２記載の電源の平滑回路。
【請求項４】
電源の平滑回路であって、整流回路出力と電源の正（或いは負）出力間に直列に挿入した第１のインダクタと、
電源の正（或いは負）出力と基準出力間に並列に挿入した出力コンデンサと、
前記出力コンデンサの充放電電流の増加を検出し増加分に応じた起電力を発生する充放電電流検出部と、
第１、・・、第Ｎ−１（Ｎは３以上の自然数）のスイッチ素子を介し前記第１のインダクタに対し並列に挿入された第２、・・、第Ｎのインダクタと前記第１、・・、第Ｎ−１のスイッチ素子と、前記充放電電流検出部の前記起電圧を入力ラインに受け、前記起電圧による電圧を取り出しこれが所定値より大きくなると前記第１のスイッチ素子から第Ｎ−１のスイッチ素子を順次導通状態にする制御回路を有するインダクタンス制御部とを備えることを特徴とする電源の平滑回路。
【請求項５】
前記制御回路として、前記起電圧による電圧を取り出すために充放電電流検出部からの入力ラインと電源の正（或いは負）出力間に挿入した抵抗と、取り出した電圧をピーク整流するダイオードとコンデンサを含み、ピーク整流出力で前記第１のスイッチ素子のゲートを駆動し、ピーク整流出力を一通り以上に分圧した電圧のそれぞれで第２のスイッチ素子のゲート、・・、第Ｎ−１のスイッチ素子のゲートを駆動することを特徴とする請求項４記載の電源の平滑回路。
【請求項６】
前記放電電流検出部をカレントトランスで構成し、カレントトランスの１次巻線を前記出力コンデンサと直列接続し、２次巻線の一方の端子に発生する起電圧を、前記制御回路に入力することを特徴とする請求項２乃至５の何れかに記載の電源の平滑回路。
【請求項７】
前記放電電流検出部を、前記出力コンデンサと直列に接続された検出抵抗と、これの両端間に発生する電圧を増幅する増幅回路で構成し、増幅回路出力を前記制御回路に入力することを特徴とする請求項２乃至５の何れかに記載の電源の平滑回路。
【請求項８】
電源出力の平滑回路として、請求項１〜７の何れかに記載の電源の平滑回路を備えることを特徴とする電源装置。
【請求項９】
電源の２次側出力の平滑回路として、請求項１〜７の何れかに記載の電源の平滑回路を備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源の平滑回路、電源装置、及び、スイッチング電源装置に関し、特に負荷変動に対する応答が改善され出力電圧低下時間が短縮される、電源の平滑回路、電源装置、及び、スイッチング電源装置に関する。
【背景技術】
【０００２】
従来より、情報処理装置や電子機器においては、集積回路等の電子部品に定電圧動作電源を供給するための電源装置が必要である。よく使われる電源装置としてスイッチング電源装置がある。
【０００３】
この様なスイッチング電源装置が特許文献１の［従来技術］欄に示されている。図５は従来の代表的なスイッチング電源装置を示した図である。出力部に電圧及び電流の平滑回路として出力コンデンサ１０４２並びにインダクタ１０４１を有している。出力コンデンサの容量及び個数は、許容されるサイズの範囲内では負荷変動幅も考慮されて決められる。しかしインダクタのインダクタンス値は出力リップル電圧、電流の規格から決められる。
【０００４】
また、電源制御部１０５は、出力電圧を観測して目標の基準電圧に保たれる様に制御するが、負荷量が急激に増加する（負荷抵抗が急激に小さくなる）と、最初にコンデンサ１０４２から負荷増加分の電荷が放電されるため、出力電圧つまりコンデンサ１０４２の電圧が一時低下する。
【０００５】
この低下した電圧を電源制御部１０５の誤差増幅器１０５１が検出し、パルス幅制御回路１０５２により一次側のスイッチングのオン時間が広げられ、その結果コンデンサ１０４２への再充電電流がインダクタ１０４１を介して流れて、コンデンサ電圧、つまり出力電圧が再び上昇し定常状態に戻る。
【０００６】
【特許文献１】特開２０００−２９９９８１号公報（第２ページ）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、上記従来のスイッチング電源装置では、出力電圧が定常状態に戻る迄には、電源制御部１０５がスイッチングのパルス幅を広げようとする迄の応答遅れ時間と、コンデンサ１０４２への充電電流を妨げるように作用するインダクタ１０４１の影響によるコンデンサ１０４２への充電完了までの時間とが、電源自体の負荷変動時における応答時間として要する問題があった。
【０００８】
ここで、上記特許文献１の［発明の実施の形態］欄には、電流検出回路で出力コンデンサ１０４２の充放電電流を観測し出力電流変動の変化分を検出し、その出力を誤差増幅回路を介さずに加算回路を通じパルス幅制御回路へと入力し、充電電流に対し、放電電流が急激に増加すると、パルス幅を広げる様に制御する例が記載されている。
【０００９】
この例は負荷回路の急激な変動に対し、誤差増幅回路による応答の遅れがなく、電源システムの電圧を制御することが可能となり、出力電圧制御が高速化される旨記載されている。
【００１０】
確かに、誤差増幅回路による応答の遅れがなくなる分だけは出力電圧制御が高速化されるが、応答時間にはパルス幅制御回路、一次側スイッチング回路、二次側整流回路、平滑回路１０４１の各作動時間が含まれるので、まだ負荷の急激な変動時における電圧効果が定常電圧に戻る迄にかなりの応答時間を要するといえる。
【００１１】
本発明の目的は、負荷変動時の出力コンデンサの充放電電流の増加量を観測し、その結果によりインダクタのインダクタンス値を減少させることで、コンデンサへの充電時間を短縮し、且つ電源制御部の帰還特性自体を改善して、出力電圧が定常状態まで戻る迄の応答時間を短縮できる電源の平滑回路、それを含む電源装置やスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の電源の平滑回路は、整流回路出力と電源の正（或いは負）出力間のインダクタ回路と、電源の正（或いは負）出力と基準出力間に並列に挿入した出力コンデンサと、前記出力コンデンサの単位時間当たりの充放電電流増加値が所定値以上であれば、前記インダクタ回路のインダクタンスを低減させる回路手段とを備える。
【００１３】
本発明の第２の電源の平滑回路は、電源の平滑回路であって、整流回路出力と電源の正（或いは負）出力間に直列に挿入した第１のインダクタと、電源の正（或いは負）出力と基準出力間に並列に挿入した出力コンデンサと、前記出力コンデンサの充放電電流の増加を検出し増加分に応じた起電力を発生する充放電電流検出部と、スイッチ素子を介し前記第１のインダクタに対し並列に挿入された第２のインダクタと前記スイッチ素子と、前記起電力を入力ラインに受け前記起電力による電圧を取り出しこれが所定値を越えると前記スイッチ素子を導通状態にする制御回路を有するインダクタンス制御部とを備える。
【００１４】
本発明の第３の電源の平滑回路は、前記第２の電源の平滑回路であって、前記制御回路として、前記起電力による電圧を取り出すために充放電電流検出部からの入力ラインと電源の正（或いは負）出力間に挿入した抵抗と、取り出した電圧をピーク整流するダイオードとコンデンサを含み、ピーク整流出力で前記スイッチ素子のゲートを駆動する。
【００１５】
本発明の第４の電源の平滑回路は、電源の平滑回路であって、整流回路出力と電源の正（或いは負）出力間に直列に挿入した第１のインダクタと、電源の正（或いは負）出力と基準出力間に並列に挿入した出力コンデンサと、前記出力コンデンサの充放電電流の増加を検出し増加分に応じた起電力を発生する充放電電流検出部と、第１、・・、第Ｎ−１（Ｎは３以上の自然数）のスイッチ素子を介し前記第１のインダクタに対し並列に挿入された第２、・・、第Ｎのインダクタと前記第１、・・、第Ｎ−１のスイッチ素子と、前記充放電電流検出部の前記起電圧を入力ラインに受け、前記起電圧による電圧を取り出しこれが所定値より大きくなると前記第１のスイッチ素子から第Ｎ−１のスイッチ素子を順次導通状態にする制御回路を有するインダクタンス制御部とを備える。
【００１６】
本発明の第５の電源の平滑回路は、前記第４の電源の平滑回路であって、前記制御回路として、前記起電圧による電圧を取り出すために充放電電流検出部からの入力ラインと電源の正（或いは負）出力間に挿入した抵抗と、取り出した電圧をピーク整流するダイオードとコンデンサを含み、ピーク整流出力で前記第１のスイッチ素子のゲートを駆動し、ピーク整流出力を一通り以上に分圧した電圧のそれぞれで第２のスイッチ素子のゲート、・・、第Ｎ−１のスイッチ素子のゲートを駆動する。
【００１７】
本発明の第６の電源の平滑回路は、前記第２乃至第５の何れかの電源の平滑回路であって、前記放電電流検出部をカレントトランスで構成し、カレントトランスの１次巻線を前記出力コンデンサと直列接続し、２次巻線の一方の端子に発生する起電圧を、前記制御回路に入力する。
【００１８】
本発明の第７の電源の平滑回路は、前記第２乃至第５の何れかの電源の平滑回路であって、前記放電電流検出部を、前記出力コンデンサと直列に接続された検出抵抗と、これの両端間に発生する電圧を増幅する増幅回路で構成し、増幅回路出力を前記制御回路に入力する。
【００１９】
本発明の電源装置は、電源出力の平滑回路として、前記第１〜第７の何れかの電源の平滑回路を備える。
【００２０】
本発明のスイッチング電源装置は、電源の２次側出力の平滑回路として、前記第１〜第７の何れかの電源の平滑回路を備える。
【発明の効果】
【００２１】
本発明により、急俊な電源負荷の増加に伴う出力電圧低下時に、定常電圧に戻るまでに要する応答時間を短縮し、その結果、電圧変動値自体も減少させることにより安定した出力電圧を実現し、応答時間内の変動を規格内に収めるための出力コンデンサ容量を大幅に低減できる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。本発明の第１実施形態について説明する。図１は本発明の第１実施形態の電源の平滑回路とこれを含むスイッチング電源の第１実施例の回路構成を示した図である。
【００２３】
図１を参照し、電源装置の主スイッチング部はトランス１とスイッチ素子２を含みトランス１の巻線１１側端子１−２とスイッチ素子２の端子Ｄ（ドレイン）とが接続されている。スイッチ素子２の端子Ｇ（ゲート）には電源制御部１０の出力が入力されており、主スイッチング部のパルス幅が制御される。
【００２４】
電源制御部１０は例えば図５の電源制御部１０５と同様の構成であり、出力電圧を基準の定格電圧と比較し電位差を誤差回路等で増幅し、この出力で三角波のパルス幅を制御する。出力電圧が基準の定格電圧より低ければパルス幅を広げ、出力電圧が基準の定格電圧より低ければパルス幅を短くする。
【００２５】
図１に戻り、整流回路として電流整流用ダイオード３、４を含み、ダイオード３のアノードはトランス１の巻線１２側の端子１−３に接続され、カソードはダイオード４のカソードと接続され、ダイオード４のアノードは同じく巻線１２側端子１−４と接続されている。
【００２６】
ダイオード３と４のカソード同士の接続箇所にインダクタ５（第１のインダクタ）の端子５−１も接続され、インダクタ５には、インダクタ７１（第２のインダクタ）がスイッチ素子７２を介して並列に接続される。
【００２７】
インダクタンス制御部７は、上記インダクタ７１、スイッチ素子７２の他に、充放電電流検出部８（カレントトランス）からの起電圧を受け電圧を発生するための抵抗７６、この電圧をピーク整流するダイオード７５とコンデンサ７４、コンデンサ７４の両端間の抵抗７３から構成する。
【００２８】
インダクタ５の端子５−２は充放電電流検出部８（カレントトランス）の巻線８１側端子８−２と接続され、出力コンデンサ６は、一方を前記カレントトランスの巻線８１側端子８−１と、もう一方をダイオード４のアノード並びにトランス１の端子１−４と接続される。
【００２９】
更に、カレントトランスの巻線８１と出力コンデンサ６の直列接続回路の両端は、電源の出力端の正（或いは負）側と基準電位側（ＧＮＤ等）であり、これに並列に電源の負荷である負荷抵抗１１が接続される。
【００３０】
また、充放電電流検出部８の検出出力であるカレントトランスの巻線８２側端子８−３はインダクタンス制御部７に入力され入力ラインが抵抗７６を介して電源の出力端の正（或いは負）側に接続する。入力ラインはダイオード７５のアノード側にも接続する。更に、カレントトランスの巻線８２側端子８−４は同じく巻線８１側端子８−２と短絡される。
【００３１】
次に、本実施例における回路動作を、図１及び図２を用いて説明する。図１において、まず電源負荷である負荷抵抗１１が変化し、負荷電流が急激に増加すると、出力コンデンサ６から負荷電流相当の放電電流がカレントトランスの巻線８１を介して流れる。その電流により励磁され、カレントトランスの巻線８２側に、巻線８１と８２の巻数比による電流が、カレントトランスの巻線８２並びに抵抗７６に流れることで電圧が発生する。
【００３２】
発生した電圧をダイオード７５とコンデンサ７４によりピーク整流しスイッチ素子７２の端子Ｇ（ゲート）に対し、スイッチ素子７２の駆動用電圧として印加し、スイッチ素子７２を導通状態にする。ここで、補足すると、発生した電圧がダイオード７５の順方向導通電圧（約０．７Ｖ）を越えるとコンデンサ７４が充電開始され更に前記発生した電圧が所定値以上になるとスイッチ素子７２を導通状態にする。
【００３３】
導通状態となったスイッチ素子７２によりインダクタ７１はインダクタ５と並列接続されている状況となり、電源回路全体としての出力平滑部のインダクタンス値が低減する。
【００３４】
整流部から出力コンデンサ６への充電電流が増加すると、充放電電流検出部８の端子８−３の起電圧が低下し、ダイオード７５が非導通になる。コンデンサ７４の電荷のスイッチ素子７２の端子Ｇへの流入や抵抗７３への放電は暫くは続くがコンデンサ７４の両端電圧がある程度低下するとスイッチ素子７２が非導通状態になる。その後コンデンサ７４の電荷は抵抗７３を通じ放電され、無くなる。
【００３５】
次に、図２を参照し、負荷変動時の出力電圧の変化を説明する。負荷例えば負荷のコンダクタンスが急峻に増加すると、これにより電源の出力電圧は低下する。ここで先ず従来の回路の応答を説明すると、時刻Ｔ０からＴ１迄の期間は、出力コンデンサ１０４２から負荷への放電期間を表し、Ｔ１時点でスイッチングパルスの幅拡張による電力増加が出力に到達し、この時からコンデンサ１０４２への充電、つまり電圧上昇に転じる。
【００３６】
ここで、本実施例ではインダクタンス値が低減されることにより、並列接続となったインダクタ５及び７１と出力コンデンサ６とで形成される帰還特性の共振周波数が高域に移動して高周波数帯での利得が向上するため、Ｔ０を開始時刻とするＴ１迄の期間はＴ１’迄に短縮される。更に充電電流を妨げる方向に作用するインダクタンス値の低下により、電源の入力側から供給される出力コンデンサ６への充電電流が増加し、Ｔ１からＴ２期間においてもＴ１’からＴ２’迄の期間に短縮される。
【００３７】
次に本発明の第２の実施例について図３を参照して説明する。第２の実施例は、図１中にある充放電電流検出部８（カレントトランス）を、図３に示すようにアンプに置き換え充放電電流検出部９としたものである。
【００３８】
出力コンデンサ６に直列に充放電電流検出用の抵抗９２を接続し、抵抗９２の両端電圧を、アンプ９１と抵抗９３〜９６により差動増幅して入力する。その結果としてのアンプ９１の出力をインダクタンス制御部７に入力し、第１の実施例同様に抵抗７６に発生した電圧をダイオード７５、コンデンサ７４を介しスイッチ素子７２の端子Ｇに接続する。
【００３９】
動作は、第１の実施例同様、負荷変動を出力コンデンサ６の放電電流による電流検出抵抗９２の両端の電圧により検出し、作動増幅した電圧で抵抗７６を駆動し抵抗７６間の電圧をピーク整流しスイッチ素子７２の端子Ｇに対し、スイッチ素子７２の駆動用電圧として印加し、スイッチ素子７２を導通状態にする。
【００４０】
これにより電源回路全体としてのインダクタンス値を下げることで、電源の負荷が急俊に変動する際の応答を改善する。
【００４１】
次に本発明の第２の実施形態について図面を参照し説明する。上記第１の実施形態では、インダクタンス制御部として、インダクタ５（第１のインダクタ）に並列に追加挿入するインダクタをインダクタ７１とする例を説明したが、第２の実施形態では、並列に追加挿入するインダクタを複数個とし、それぞれのスイッチ素子を介し並列に接続する。
【００４２】
図４は第２実施形態の内のインダクタンス制御部１２を示した図であり、インダクタンス制御部以外の回路構成は第１実施形態と同様である。図４を参照し、インダクタ７１１（第２のインダクタ）をスイッチ素子７２１（第１のスイッチ素子）を介し、インダクタ７１２（第３のインダクタ）をスイッチ素子７２２（第２のスイッチ素子）を介しそれぞれインダクタ５（第１のインダクタ）に並列接続する。
【００４３】
また図１の抵抗７３の代わりに直列接続された抵抗７３１と抵抗７３２をコンデンサ７４の両端に接続し、両端の電圧を分圧する形の放電用抵抗とする。ダイオード７５のカソード側をスイッチ素子７２１の端子Ｇに、分圧箇所をスイッチ素子７２２の端子Ｇにそれぞれ接続する。
【００４４】
第２実施形態について図面を参照し説明する。出力コンデンサ６から負荷への放電電流が急峻に増加すると図４のインダクタンス制御部１２に起電圧が印可され、抵抗７６を駆動し抵抗７６間の電圧をピーク整流しコンデンサ７４の両端電圧が上昇し、先ずスイッチ素子７２１を導通状態にする。これにより整流部出力から電源出力間のインダクタ回路のインダクタンス値が低減される。
【００４５】
コンデンサ７４の両端電圧が更に上昇しピークに近くなるとスイッチ素子７２２を導通状態にする。これにより前記インダクタ回路のインダクタンス値が更に低減される。やがてダイオード７５が非導通になると、コンデンサ７４の両端電圧が下降し、スイッチ素子７２２を非導通状態にし、次にスイッチ素子７２１を非導通状態にする。
【００４６】
この様に、本実施形態では放電電流増加量や時間に応じ段階的にインダクタンスを低減し戻すので負荷急増時の電圧出力波形を改善しこの間のスパイク等も抑止する。
【００４７】
以上の実施形態説明では、整流部出力から電源出力間のインダクタ回路のインダクタンス値を低減する構成として、スイッチ素子を介しインダクタ７１、或いはインダク７１１，７１２をインダクタ５に対し並列に接続する構成で説明したが、インダクタ５を直列接続された複数のインダクタとし、これの一部のインダクタの両端に並列にスイッチ素子を接続し短絡させる構成であってもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の電源の平滑回路とこれを含むスイッチング電源装置の第１実施形態の第１実施例の回路構成を示した図。
【図２】本発明における負荷変動時の出力電圧の変化を従来例と対比して示した図。
【図３】本発明の第１実施形態の第２実施例の回路構成を示した図。
【図４】本発明の第２実施形態の内のインダクタンス制御部１２の回路構成を示した図。
【図５】従来の代表的なスイッチング電源装置の回路構成を示した図。
【符号の説明】
【００４９】
１    トランス
２    スイッチ素子
３、４    ダイオード
５    インダクタ
６    出力コンデンサ
７、１２    インダクタンス制御部
７１、７１１、７１２    インダクタ
７２、７２１、７２２    スイッチ素子
７３、７３１、７３２    抵抗
７４    コンデンサ
７５    ダイオード
７６    抵抗
８    充放電電流検出部
９    充放電電流検出部
９１    アンプ
９２    抵抗
９３〜９６    抵抗
１１    負荷抵抗
【図１】
0004491431.tif 000002
【図２】
0004491431.tif 000003
【図３】
0004491431.tif 000004
【図４】
0004491431.tif 000005
【図５】
0004491431.tif 000006