(57)【特許請求の範囲】
【請求項１】
第１領域においてコンタクト層とオーミック接触する電極層を形成するとともに、少なくとも前記電極層の前記コンタクト層とは反対側の表面上の前記第１領域に対応する領域に第１金属層を形成することにより、半導体レーザ素子チップを形成する工程と、
基体上に形成された融着層上の所定領域に絶縁層を形成する工程と、
少なくとも前記半導体レーザ素子チップの第１金属層の前記第１領域に位置する部分が、前記融着層上に形成された前記絶縁層により覆われるように、前記融着層を介して前記半導体レーザ素子チップの電極層側を前記基体に接合する工程とを備えた、半導体レーザ素子の製造方法。
【請求項２】
前記第１金属層は、前記電極層の前記コンタクト層とは反対側の表面上の前記第１領域に対応する領域および前記第１領域以外の第２領域に形成され、
前記絶縁層は、前記第１金属層の前記第２領域に位置する部分の少なくとも一部が露出するように形成される、請求項１に記載の半導体レーザ素子の製造方法。
【請求項３】
前記第１金属層と前記基体とは、前記第２領域において前記融着層を介して接合される、請求項２に記載の半導体レーザ素子の製造方法。
【請求項４】
前記第１金属層の前記第１領域に位置する部分は、平面的に見て細長状に形成され、
前記絶縁層は、少なくとも前記細長状の第１金属層の前記第１領域に位置する部分を覆うように、平面的に見て細長状に形成される、請求項１〜３のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項５】
前記コンタクト層は、窒化物系半導体層からなる、請求項１〜４のいずれか１項に記載の半導体レーザ素子の製造方法。
【請求項６】
前記コンタクト層を構成する窒化物系半導体層は、ｐ型の窒化物系半導体層を含む、請求項５に記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子の製造方法に関し、特に、半導体層とオーミック接触する電極層を備えた半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
従来、基体の上面上に、半導体層とオーミック接触する電極層を含む半導体レーザ素子チップが接合された半導体レーザ素子が知られている（たとえば、特許文献１参照）。上記特許文献１には、基体の上面上に、半導体レーザ素子チップのリッジ部側を基体に接合する方式であるジャンクションダウン方式で半導体レーザ素子チップが接合された半導体レーザ素子が開示されている。
【０００３】
上記特許文献１に開示された従来の半導体レーザ素子を構成する半導体レーザ素子チップの構造としては、ｎ型半導体基板上に、ｎ型半導体層、発光層およびｐ型半導体層が順次形成されているとともに、ｐ型半導体層上に、ｐ型半導体層とオーミック接触するｐ側電極（電極層）が形成されている。そして、上記特許文献１の半導体レーザ素子では、ｐ側電極のｐ型半導体層とは反対側の全面が、半田層（融着層）を介してヒートシンク（基体）の上面上に融着されている。
【０００４】
【特許文献１】特開２００４−１９３３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された従来の半導体レーザ素子では、ジャンクションダウン方式でヒートシンクに半導体レーザ素子チップを接合する際に、ｐ側電極のｐ型半導体層とは反対側の全面が半田層（融着層）に接触するので、ｐ側電極の全領域が半田層（融着層）と合金化されるという不都合が生じる。その結果、ｐ側電極の全領域において特性が変化するので、オーミック特性が劣化するという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、オーミック特性が劣化するのを抑制することが可能な半導体レーザ素子の製造方法を提供することである。
【０００７】
【課題を解決するための手段および発明の効果】
【０００８】
上記目的を達成するために、この発明により製造される半導体レーザ素子は、コンタクト層と、第１領域においてコンタクト層とオーミック接触する電極層と、少なくとも電極層のコンタクト層とは反対側の表面上の第１領域に対応する領域に形成された第１金属層と、第１金属層の電極層とは反対側に融着層を介して接合された基体と、少なくとも第１金属層の第１領域に位置する部分を覆うように、第１金属層と融着層との間に形成された絶縁層とを備えている。
【０００９】
この半導体レーザ素子では、上記のように、第１領域においてコンタクト層とオーミック接触する電極層を形成するとともに、少なくとも電極層のコンタクト層とは反対側の表面上の第１領域に対応する領域に第１金属層を形成し、かつ、少なくとも第１金属層の第１領域に位置する部分を覆うように、第１金属層と融着層との間に絶縁層を形成することによって、基体に融着層を介して第１金属層の電極層とは反対側を接合する際に、第１金属層の第１領域に位置する部分を覆う絶縁層により、第１領域において第１金属層と融着層とが接触するのを抑制することができる。これにより、第１領域において第１金属層と融着層とが合金化されることを抑制することができるので、第１領域において第１金属層と融着層とが合金化されることに起因して、第１領域において電極層まで融着層と合金化されるという不都合が発生するのを抑制することができる。その結果、コンタクト層とオーミック接触する電極層の特性が変化するのを抑制することができるので、オーミック特性が劣化するのを抑制することができる。
【００１０】
上記半導体レーザ素子において、好ましくは、第１金属層は、電極層のコンタクト層とは反対側の表面上の第１領域に対応する領域および第１領域以外の第２領域に形成されており、絶縁層は、第１金属層の第２領域に位置する部分の少なくとも一部が露出するように形成されている。このように構成すれば、第１金属層の第１領域に位置する部分を覆うように絶縁層を形成したとしても、第２領域において第１金属層の露出した部分と基体とを融着層を介して接合することができるので、第１金属層と基体との接合性が低下するのを抑制することができる。
【００１１】
この場合、好ましくは、第１金属層と基体とは、第２領域において融着層を介して接合されている。このように構成すれば、第１金属層の第１領域に位置する部分を覆うように絶縁層を形成したとしても、容易に、第１金属層と基体との接合性が低下するのを抑制することができる。
【００１２】
上記半導体レーザ素子において、好ましくは、第１金属層を覆う絶縁層と融着層との間で、かつ、第１領域および第１領域以外の第２領域に対応する領域に形成された第２金属層をさらに備える。このように構成すれば、第１金属層と融着層とを接触させることなく、第１領域および第２領域の両方の領域において第２金属層と基体とを融着層を介して接合することができる。この場合、第２領域において第１金属層と基体とを融着層を介して接合する場合の第１金属層と融着層との接触面積よりも、第１領域および第２領域の両方の領域において第２金属層と基体とを融着層を介して接合する場合の第２金属層と融着層との接触面積の方が大きくなるので、接合性をより向上させることができる。
【００１３】
この場合、好ましくは、第１金属層は、電極層のコンタクト層とは反対側の表面上の第１領域に対応する領域および第１領域以外の第２領域に形成されているとともに、絶縁層は、第１金属層の第２領域に位置する部分の少なくとも一部が露出するように形成されており、第２金属層は、第１金属層の第２領域に位置する露出した部分に接触するように形成されている。このように構成すれば、第１金属層と融着層とを接触させなかったとしても、第２金属層および融着層を介して、第１金属層と基体とを電気的に接続することができる。
【００１４】
上記第２金属層が第１金属層の第２領域に位置する露出した部分に接触するように形成された構成において、好ましくは、第２金属層と基体とは、第１領域および第２領域において融着層を介して接合されている。このように構成すれば、容易に、第２金属層と融着層との接触面積を大きくすることができる。
【００１５】
上記半導体レーザ素子において、好ましくは、第１金属層の第１領域に位置する部分は、平面的に見て細長状に形成されており、絶縁層は、少なくとも細長状の第１金属層の第１領域に位置する部分を覆うように、平面的に見て細長状に形成されている。このように構成すれば、第１金属層の第１領域に位置する部分が細長状に形成されている場合において、容易に、絶縁層により、第１領域において第１金属層と融着層とが接触するのを抑制することができる。
【００１６】
上記半導体レーザ素子において、好ましくは、コンタクト層は、窒化物系半導体層からなる。このように構成すれば、オーミック接触する電極層と合金化しにくいことにより電極層と融着層との合金化を引き起こしやすい窒化物系半導体層からなるコンタクト層を用いた場合においても、電極層と融着層との合金化に起因するオーミック特性の劣化を抑制することができるので、特に効果的である。
【００１７】
この場合、好ましくは、コンタクト層を構成する窒化物系半導体層は、ｐ型の窒化物系半導体層を含む。このように構成すれば、電極層とオーミック接触しにくいｐ型の窒化物系半導体層からなるコンタクト層を用いる場合において、電極層と融着層とが合金化されることに起因するオーミック特性の劣化を抑制することができる。
【００１８】
この発明の半導体レーザ素子の製造方法は、第１領域においてコンタクト層とオーミック接触する電極層を形成するとともに、少なくとも電極層のコンタクト層とは反対側の表面上の第１領域に対応する領域に第１金属層を形成することにより、半導体レーザ素子チップを形成する工程と、基体上に形成された融着層上の所定領域に絶縁層を形成する工程と、少なくとも半導体レーザ素子チップの第１金属層の第１領域に位置する部分が、融着層上に形成された絶縁層により覆われるように、融着層を介して半導体レーザ素子チップの電極層側を基体に接合する工程とを備えている。
【００１９】
この半導体レーザ素子の製造方法では、上記のように、第１領域においてコンタクト層とオーミック接触する電極層を形成するとともに、少なくとも電極層のコンタクト層とは反対側の表面上の第１領域に対応する領域に第１金属層を形成することにより、半導体レーザ素子チップを形成し、かつ、基体上に形成された融着層上の所定領域に絶縁層を形成した後、少なくとも半導体レーザ素子チップの第１金属層の第１領域に位置する部分が融着層上に形成された絶縁層により覆われるように、融着層を介して半導体レーザ素子チップの電極層側を基体に接合することによって、融着層を介して半導体レーザ素子チップの電極層側を基体に接合する際に、第１金属層の第１領域に位置する部分を覆う絶縁層により、第１領域において第１金属層と融着層とが接触するのを抑制することができる。これにより、第１領域において第１金属層と融着層とが合金化されることを抑制することができるので、第１領域において第１金属層と融着層とが合金化されることに起因して、第１領域において電極層まで融着層と合金化されるという不都合が発生するのを抑制することができる。その結果、コンタクト層とオーミック接触する電極層の特性が変化するのを抑制することができるので、オーミック特性が劣化するのを抑制することが可能な半導体レーザ素子を形成することができる。また、基体上に形成された融着層上の所定領域に、第１金属層の第１領域に位置する部分を覆うための絶縁層を形成することによって、半導体レーザ素子チップを形成する際に、第１金属層上に、第１金属層の第１領域に位置する部分を覆うための絶縁層を形成する必要がない。これにより、半導体レーザ素子チップを形成する際に、第１金属層上に、第１金属層の第１領域に位置する部分を覆うための絶縁層を形成する工程が増加することに起因して、半導体レーザ素子チップの製造歩留りが低下するという不都合が発生するのを抑制することができる。
【００２０】
【００２１】
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態を図面に基づいて説明する。
【００２３】
（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子の構造を示した平面図であり、図２は、図１の１００−１００線に沿った断面図である。図３は、図１および図２に示した第１実施形態による半導体レーザ素子を構成する半導体レーザ素子チップをｐ側パッド電極側から見た平面図であり、図４は、図３の２００−２００線に沿った断面図である。図５は、図３および図４に示した半導体レーザ素子チップの発光層の構造を示した断面図である。まず、図１〜図５を参照して、第１実施形態による半導体レーザ素子の構造について説明する。
【００２４】
第１実施形態による半導体レーザ素子は、図１および図２に示すように、サブマウント２１の上面上に、半導体レーザ素子チップ２０のリッジ部１１側をサブマウント２１に接合する方式であるジャンクションダウン方式で半導体レーザ素子チップ２０が接合された構造を有する。また、半導体レーザ素子チップ２０は、端面出射型構造を有するとともに、青紫色レーザ光が生成されるように構成されている。
【００２５】
半導体レーザ素子チップ２０の構造としては、図４に示すように、約１００μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層３が形成されている。
【００２６】
ｎ型クラッド層３上の所定領域には、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層４が形成されている。ｎ型キャリアブロック層４上には、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層５が形成されている。
【００２７】
ｎ型光ガイド層５上には、活性層６が形成されている。この活性層６は、図５に示すように、約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる４層の障壁層６ａと、約３ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の井戸層６ｂとが交互に積層された多重量子井戸（ＭＱＷ）構造を有する。
【００２８】
また、図４に示すように、活性層６上には、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層７が形成されている。ｐ型光ガイド層７上には、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１６Ｇａ０．８４Ｎからなるｐ型キャップ層８が形成されている。
【００２９】
ｐ型キャップ層８上には、凸部と、凸部以外の平坦部とを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層９が形成されている。このｐ型クラッド層９の平坦部の厚みは、約８０ｎｍであり、ｐ型クラッド層９の凸部の平坦部からの突出高さは、約３２０ｎｍである。また、ｐ型クラッド層９の凸部は、平面的に見て約１．６μｍの幅を有するストライプ状（細長状）に形成されている。ｐ型クラッド層９の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１０が形成されている。このｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって、リッジ部１１が構成されている。また、リッジ部１１は、図３に示すように、平面的に見て約１．６μｍの幅を有するストライプ状（細長状）に形成されている。なお、ｐ型コンタクト層１０は、本発明の「コンタクト層」および「窒化物系半導体層」の一例である。
【００３０】
また、図４に示すように、リッジ部１１を構成するｐ型コンタクト層１０上には、リッジ部１１が位置する平面領域Ａにおいてｐ型コンタクト層１０とオーミック接触するｐ側オーミック電極１２が形成されている。このｐ側オーミック電極１２は、図３に示すように、平面的に見て、リッジ部１１と同じ幅（約１．６μｍ）を有するストライプ状（細長状）に形成されている。また、ｐ側オーミック電極１２は、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなる。なお、ｐ側オーミック電極１２は、本発明の「電極層」の一例である。また、平面領域Ａは、本発明の「第１領域」の一例である。
【００３１】
また、図４に示すように、ｐ側オーミック電極１２の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＯ２膜からなる電流狭窄層１３が形成されている。すなわち、電流狭窄層１３は、平面領域Ａ以外のｐ側オーミック電極１２が存在しない平面領域Ｂに配置されている。なお、平面領域Ｂは、本発明の「第２領域」の一例である。
【００３２】
また、図３および図４に示すように、平面領域Ａに位置するｐ側オーミック電極１２の上面に接触するように、平面的に見てストライプ状（細長状）のｐ側パッド電極１４が形成されている。また、ｐ側パッド電極１４の側端部は、平面領域Ｂに位置する電流狭窄層１３上の所定領域に配置されている。このｐ側パッド電極１４は、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなる。また、ｐ側パッド電極１４を構成する下層のＴｉ層は、ｐ側パッド電極１４と電流狭窄層（ＳｉＯ２膜）１３との接着性を向上させるための接着層として機能する。なお、ｐ側パッド電極１４は、本発明の「第１金属層」の一例である。
【００３３】
また、ｎ型ＧａＮ基板１の裏面上には、ｎ側電極１５が形成されている。このｎ側電極１５は、ｎ型ＧａＮ基板１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。
【００３４】
そして、第１実施形態では、図１および図２に示すように、上記した構造を有する半導体レーザ素子チップ２０のｐ側パッド電極１４が、ｎ型Ｓｉからなる導電性のサブマウント２１の上面上に接合されている。なお、サブマウント２１は、本発明の「基体」の一例である。
【００３５】
具体的には、第１実施形態では、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うように、ｐ側パッド電極１４とサブマウント２１との間に約２００ｎｍの厚みを有するＳｉＯ２膜２２が形成されている。このＳｉＯ２膜２２は、平面的に見てストライプ状（細長状）に形成されている。なお、ＳｉＯ２膜２２は、本発明の「絶縁層」の一例である。また、平面領域Ｂに位置するｐ側パッド電極１４の所定領域は、ＳｉＯ２膜２２により覆われずに露出した状態になっている。そして、平面領域Ｂに位置するｐ側パッド電極１４の露出した所定領域が、約３μｍの厚みを有するＡｕＳｎからなる半田層２３を介してサブマウント２１の上面上に融着されている。なお、半田層２３は、本発明の「融着層」の一例である。
【００３６】
第１実施形態では、上記のように、平面領域Ａにおいてｐ型コンタクト層１０とオーミック接触するｐ側オーミック電極１２を形成するとともに、平面領域Ａに位置するｐ側オーミック電極１２の上面に接触するようにｐ側パッド電極１４を形成し、かつ、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うように、ｐ側パッド電極１４と半田層２３との間にＳｉＯ２膜２２を形成することによって、サブマウント２１に半田層２３を介して半導体レーザ素子チップ２０のｐ側パッド電極１４側を接合する際に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うＳｉＯ２膜２２により、平面領域Ａにおいてｐ側パッド電極１４と半田層２３とが接触するのを抑制することができる。これにより、平面領域Ａにおいてｐ側パッド電極１４と半田層２３とが合金化されることを抑制することができるので、平面領域Ａにおいてｐ側パッド電極１４と半田層２３とが合金化されることに起因して、平面領域Ａにおいてｐ側オーミック電極１２まで半田層２３と合金化されるという不都合が発生するのを抑制することができる。その結果、ｐ側オーミック電極１２の特性が変化するのを抑制することができるので、オーミック特性の劣化を抑制することができる。なお、第１実施形態では、ｐ側オーミック電極１２と合金化しにくいことによりｐ側オーミック電極１２と半田層２３との合金化を引き起こしやすい窒化物系半導体層からなるｐ型コンタクト層１０を用いるので、上記のようにオーミック特性の劣化を抑制するためのＳｉＯ２膜２２を設けるのが特に好ましい。
【００３７】
また、第１実施形態では、ｐ側パッド電極１４の側端部を、平面領域Ｂに位置する電流狭窄層１３上の所定領域に配置することによって、平面領域Ｂに位置するｐ側パッド電極１４の所定領域が、ＳｉＯ２膜２２により覆われずに露出した状態になるので、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うようにＳｉＯ２膜２２を形成したとしても、平面領域Ｂにおいてｐ側パッド電極１４の露出した所定領域とサブマウント２１とを半田層２３を介して接合することができる。これにより、ｐ側パッド電極１４とサブマウント２１との接合性が低下するのを抑制することができる。
【００３８】
また、第１実施形態では、ｐ側パッド電極１４とサブマウント２１との間に、平面的に見てストライプ状（細長状）のＳｉＯ２膜２２を形成することによって、ｐ側パッド電極１４の平面領域Ａに位置する部分がストライプ状（細長状）に形成されていたとしても、容易に、ＳｉＯ２膜２２により、平面領域Ａにおいてｐ側パッド電極１４と半田層２３とが接触するのを抑制することができる。
【００３９】
図６〜図１４は、図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図１〜図１４を参照して、第１実施形態による半導体レーザ素子の製造プロセスについて説明する。
【００４０】
まず、図６に示すように、有機金属気相エピタキシー（ＭＯＶＰＥ）法を用いて、ｎ型ＧａＮ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２を成長させる。この後、ｎ型層２上に、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層３を成長させる。
【００４１】
続いて、ｎ型クラッド層３上に、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層４を成長させる。この後、ｎ型キャリアブロック層４上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層５を成長させる。次に、ｎ型光ガイド層５上に、活性層６を成長させる。具体的には、図５に示したように、ｎ型光ガイド層５（図６参照）上に、約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる４層の障壁層６ａと、約３ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の井戸層６ｂとを交互に成長させる。これにより、ＭＱＷ構造を有する活性層６が形成される。
【００４２】
次に、図６に示すように、活性層６上に、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層７を成長させる。この後、ｐ型光ガイド層７上に、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１６Ｇａ０．８４Ｎからなるｐ型キャップ層８を成長させる。続いて、ｐ型キャップ層８上に、約４００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層９を成長させる。この後、ｐ型クラッド層９上に、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１０を成長させる。
【００４３】
この後、アンモニアと窒素との混合雰囲気（ＮＨ３：Ｎ２＝１５：８５）中で、約９５０℃の温度条件下でアニール処理する。
【００４４】
次に、図７に示すように、電子ビーム蒸着法を用いて、ｐ型コンタクト層１０上の所定領域（平面領域Ａ）に、ｐ型コンタクト層１０とオーミック接触するとともに、約１．６μｍの幅を有するストライプ状（細長状）のｐ側オーミック電極１２を形成する。このｐ側オーミック電極１２を形成する際には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とを順次積層する。この後、プラズマＣＶＤ法を用いて、ｐ側オーミック電極１２上に、約２５０ｎｍの厚みを有するＳｉＯ２膜２４を形成する。
【００４５】
次に、図８に示すように、Ｃｌ２系ガスによるドライエッチング技術を用いて、ＳｉＯ２膜２４をマスクとして、ｐ型コンタクト層１０の上面からｐ型クラッド層９の途中の深さ（ｐ型クラッド層９の上面から約３２０ｎｍの深さ）までをエッチングする。このエッチング工程の際には、基板温度を約２００℃に保持する。これにより、ｐ型コンタクト層１０とｐ型クラッド層９の凸部とによって構成されるリッジ部１１が形成される。また、リッジ部１１は、図３に示したように、平面的に見て約１．６μｍの幅を有するストライプ状（細長状）に形成される。
【００４６】
次に、図９に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、素子の側端部近傍の領域において、ｐ型クラッド層９の平坦部の上面からｎ型キャリアブロック層４までをエッチングする。この後、ＳｉＯ２膜２４を除去する。
【００４７】
次に、図１０に示すように、プラズマＣＶＤ法を用いて、ｐ側オーミック電極１２の上面以外の領域を覆うように、約２５０ｎｍの厚みを有するＳｉＯ２膜からなる電流狭窄層１３を形成する。
【００４８】
次に、図１１に示すように、真空蒸着法を用いて、平面領域Ａに位置するｐ側オーミック電極１２の上面に接触するように、ｐ側パッド電極１４を形成する。すなわち、図３に示したように、ｐ側パッド電極１４を、平面的に見てストライプ状（細長状）に形成する。また、ｐ側パッド電極１４の側端部を、平面領域Ｂに位置する電流狭窄層１３上の所定領域に配置する。このｐ側パッド電極１４を形成する際には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とを順次積層する。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるまで、ｎ型ＧａＮ基板１の裏面側を研磨する。
【００４９】
次に、図４に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１５を形成する。このｎ側電極１５を形成する際には、ｎ型ＧａＮ基板１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とを順次積層する。このようにして、端面出射型構造を有するとともに、青紫色レーザ光が生成される第１実施形態の半導体レーザ素子チップ２０が形成される。
【００５０】
次に、図１２および図１３に示すように、メッキ法または蒸着法などを用いて、ｎ型Ｓｉからなる導電性のサブマウント２１上の所定領域に、約３μｍの厚みを有するＡｕＳｎからなる半田層２３を形成する。この後、第１実施形態では、プラズマＣＶＤ法を用いて、半田層２３上の所定領域に、約２００ｎｍの厚みを有するとともに、平面的に見てストライプ状（細長状）のＳｉＯ２膜２２を形成する。
【００５１】
次に、図１４に示すように、半導体レーザ素子チップ２０のｐ側パッド電極１４側を下向きにした状態で、半導体レーザ素子チップ２０をサブマウント２１の上方に配置する。この際、第１実施形態では、ｐ側パッド電極１４の平面領域Ａに位置する部分が、半田層２３上に形成されたＳｉＯ２膜２２により覆われるように配置する。
【００５２】
最後に、図１および図２に示したように、窒素雰囲気中において、約３５０℃の温度条件下で半田層２３を溶融した後、その半田層２３を冷却することによって、半田層２３を介して、平面領域Ｂに位置するｐ側パッド電極１４の露出した所定領域をサブマウント２１の上面上に融着する。これにより、サブマウント２１に半導体レーザ素子チップ２０が接合された第１実施形態による半導体レーザ素子が形成される。
【００５３】
第１実施形態の製造方法では、上記のように、サブマウント２１上に形成された半田層２３上の所定領域に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うためのＳｉＯ２膜２２を形成することによって、半導体レーザ素子チップ２０を形成する際に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うための絶縁層を形成する必要がない。これにより、半導体レーザ素子チップ２０を形成する際に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うための絶縁層を形成する工程が増加することに起因して、半導体レーザ素子チップ２０の製造歩留りが低下するという不都合が発生するのを抑制することができる。
【００５４】
（第２参考形態）
図１５は、本発明の第２参考形態による半導体レーザ素子の構造を示した平面図であり、図１６は、図１５の４００−４００線に沿った断面図である。図１７は、図１５および図１６に示した第２参考形態による半導体レーザ素子を構成する半導体レーザ素子チップをｐ側パッド電極側から見た平面図であり、図１８は、図１７の５００−５００線に沿った断面図である。図１５〜図１８を参照して、この第２参考形態では、上記第１実施形態と異なり、ｐ側パッド電極上にＳｉＯ２膜を形成した状態で、半導体レーザ素子チップとサブマウントとを接合する場合について説明する。
【００５５】
この第２参考形態による半導体レーザ素子は、図１５および図１６に示すように、上記第１実施形態と同様、サブマウント３１の上面上に、半導体レーザ素子チップ３０のリッジ部１１側をサブマウント３１に接合する方式であるジャンクションダウン方式で半導体レーザ素子チップ３０が接合された構造を有する。また、半導体レーザ素子チップ３０は、上記第１実施形態の半導体レーザ素子チップ２０と同様、端面出射型構造を有するとともに、青紫色レーザ光が生成されるように構成されている。
【００５６】
ここで、第２参考形態の半導体レーザ素子チップ３０は、図１７および図１８に示すように、上記第１実施形態の半導体レーザ素子チップ２０の構造において、ｐ側パッド電極１４上に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うように、約１００ｎｍの厚みを有するＳｉＯ２膜１６が形成されている。このＳｉＯ２膜１６は、平面的に見てストライプ状（細長状）に形成されている。また、ＳｉＯ２膜１６の側端部は、平面領域Ｂに位置するｐ側パッド電極１４の一部が露出するように、平面領域Ｂに位置するｐ側パッド電極１４上の所定領域に配置されている。なお、ＳｉＯ２膜１６は、本発明の「絶縁層」の一例である。
【００５７】
なお、第２参考形態の半導体レーザ素子チップ３０のその他の構造は、上記第１実施形態の半導体レーザ素子チップ２０と同様である。
【００５８】
そして、第２参考形態では、図１５および図１６に示すように、上記した構造を有する半導体レーザ素子チップ３０のｐ側パッド電極１４が、ＡｌＮからなる絶縁性のサブマウント３１の上面上に、約５００ｎｍの厚みを有するＡｕからなる導電膜３２を介して接合されている。なお、サブマウント３１は、本発明の「基体」の一例である。
【００５９】
具体的には、第２参考形態では、平面領域Ｂに位置するｐ側パッド電極１４の露出した部分が、約３μｍの厚みを有するＡｕＳｎからなる半田層３３を介して導電膜３２の上面上に融着されている。なお、半田層３３は、本発明の「融着層」の一例である。
【００６０】
第２参考形態では、上記のように、平面領域Ａにおいてｐ型コンタクト層１０とオーミック接触するｐ側オーミック電極１２を形成するとともに、平面領域Ａに位置するｐ側オーミック電極１２の上面に接触するようにｐ側パッド電極１４を形成し、かつ、ｐ側パッド電極１４上に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うようにＳｉＯ２膜１６を形成することによって、サブマウント３１（導電膜３２）に半田層３３を介して半導体レーザ素子チップ３０のｐ側パッド電極１４側を接合する際に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うＳｉＯ２膜１６により、平面領域Ａにおいてｐ側パッド電極１４と半田層３３とが接触するのを抑制することができる。これにより、平面領域Ａにおいてｐ側パッド電極１４と半田層３３とが合金化されることを抑制することができるので、平面領域Ａにおいてｐ側パッド電極１４と半田層３３とが合金化されることに起因して、平面領域Ａにおいてｐ側オーミック電極１２まで半田層３３と合金化されるという不都合が発生するのを抑制することができる。その結果、上記第１実施形態と同様、ｐ側オーミック電極１２の特性が変化するのを抑制することができるので、オーミック特性の劣化を抑制することができる。
【００６１】
また、第２参考形態では、ＳｉＯ２膜１６の側端部を、平面領域Ｂに位置するｐ側パッド電極１４の一部が露出するように、平面領域Ｂに位置するｐ側パッド電極１４上の所定領域に配置することによって、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うようにＳｉＯ２膜１６を形成したとしても、平面領域Ｂにおいてｐ側パッド電極１４の露出した部分とサブマウント３１（導電膜３２）とを半田層３３を介して接合することができる。これにより、ｐ側パッド電極１４とサブマウント３１との接合性が低下するのを抑制することができる。
【００６２】
なお、第２参考形態のその他の効果は、上記第１実施形態と同様である。
【００６３】
図１９および図２０は、図１５および図１６に示した第２参考形態による半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１５〜図２０を参照して、第２参考形態による半導体レーザ素子の製造プロセスについて説明する。
【００６４】
まず、図４〜図１１に示した第１実施形態の製造プロセスと同様の製造プロセスを用いて、ｎ側電極１５までを形成する。
【００６５】
次に、第２参考形態では、図１７および図１８に示したように、プラズマＣＶＤ法を用いて、ｐ側パッド電極１４上に、少なくともｐ側パッド電極１４の平面領域Ａに位置する部分を覆うように、約１００ｎｍの厚みを有するとともに、平面的に見てストライプ状（細長状）のＳｉＯ２膜１６を形成する。また、ＳｉＯ２膜１６の側端部を、平面領域Ｂに位置するｐ側パッド電極１４の一部が露出するように、平面領域Ｂに位置するｐ側パッド電極１４上の所定領域に配置する。このようにして、端面出射型構造を有するとともに、青紫色レーザ光が生成される第２参考形態の半導体レーザ素子チップ３０が形成される。
【００６６】
次に、図１９に示すように、真空蒸着法を用いて、ＡｌＮからなる絶縁性のサブマウント３１の上面上に、約５００ｎｍの厚みを有するＡｕからなる導電膜３２を形成する。この後、メッキ法または蒸着法などを用いて、導電膜３２上の所定領域に、約３μｍの厚みを有するＡｕＳｎからなる半田層３３を形成する。
【００６７】
次に、図２０に示すように、半導体レーザ素子チップ３０のｐ側パッド電極１４側を下向きにした状態で、半導体レーザ素子チップ３０をサブマウント３１（導電膜３２）の上方に配置する。
【００６８】
最後に、図１５および図１６に示したように、窒素雰囲気中において、約３５０℃の温度条件下で半田層３３を溶融した後、その半田層３３を冷却することによって、半田層３３を介して、平面領域Ｂに位置するｐ側パッド電極１４の露出した部分を導電膜３２の上面上に融着する。これにより、サブマウント３１（導電膜３２）の上面上に半導体レーザ素子チップ３０が接合された第２参考形態による半導体レーザ素子が形成される。
【００６９】
第２参考形態の製造方法では、上記のように、ｐ側パッド電極１４上に、ｐ側パッド電極１４の平面領域Ａに位置する部分を覆うようにＳｉＯ２膜１６を形成した後、半導体レーザ素子チップ３０とサブマウント３１（導電膜３２）とを接合することによって、サブマウント２１上にＳｉＯ２膜２２を形成する第１実施形態と異なり、半導体レーザ素子チップ３０とサブマウント３１（導電膜３２）とを接合する際に、ｐ側パッド電極１４の平面領域Ａに位置する部分とＳｉＯ２膜１６との位置合わせを行う必要がない。これにより、半導体レーザ素子チップ３０とサブマウント３１（導電膜３２）とを接合する工程を簡略化することができる。
【００７０】
次に、上記第２参考形態の効果を確認するために行った実験について説明する。この確認実験では、上記第２参考形態の製造プロセスを用いて実際に作製した半導体レーザ素子の駆動電圧を測定した。また、比較例として、上記第２参考形態の構造において、ｐ側パッド電極１４の平面領域Ａに位置する部分がＳｉＯ２膜１６により覆われていない半導体レーザ素子を作製して駆動電圧を測定した。
【００７１】
第２参考形態の半導体レーザ素子では、注入電流を４０ｍＡに設定した場合の駆動電圧は、４．３Ｖであった。その一方、比較例の半導体レーザ素子では、注入電流を４０ｍＡに設定した場合の駆動電圧は、７．５Ｖであった。この結果から、ｐ側パッド電極１４の平面領域Ａに位置する部分がＳｉＯ２膜１６により覆われていない比較例では、平面領域Ａにおいて半田層３３とｐ側オーミック電極１２とが合金化されたために、オーミック特性が劣化して駆動電圧が高くなったと考えられる。したがって、ｐ側パッド電極１４の平面領域Ａに位置する部分をＳｉＯ２膜１６により覆うことによって、オーミック特性が劣化するのを抑制することができるといえる。
【００７２】
図２１は、第２参考形態の変形例による半導体レーザ素子の構造を示した平面図である。図２１を参照して、この第２参考形態の変形例では、半導体レーザ素子チップを、サブマウントに接合せずに、台座に直接接合する場合について説明する。なお、第２参考形態の変形例による半導体レーザ素子を構成する半導体レーザ素子チップ３０は、上記第２参考形態の半導体レーザ素子チップ３０と同様の構造を有する。また、図２１では、図面の簡略化のため、半導体レーザ素子チップ３０を構成する半導体各層（１〜１０）を、１つの半導体層３０ａで表している。
【００７３】
この第２参考形態の変形例による半導体レーザ素子では、図２１に示すように、ステム４１の上面上に、台座４２が設けられている。なお、台座４２は、本発明の「基体」の一例である。また、ステム４１の上面上には、３つの端子４３ａ〜４３ｃが設けられている。
【００７４】
ここで、第２参考形態の変形例では、半導体レーザ素子チップ３０が、台座４２に直接接合されている。具体的には、ｐ側パッド電極１４の平面領域Ｂに位置するＳｉＯ２膜１６により覆われずに露出した部分が、約３μｍの厚みを有するＡｕＳｎからなる半田層４４により台座４２の側面上に融着されている。なお、半田層４４は、本発明の「融着層」の一例である。
【００７５】
また、半導体レーザ素子チップ３０の下方には、受光素子チップ４５が装着されている。また、半導体レーザ素子チップ３０のｎ側電極１５は、ワイヤ４６ａを介して端子４３ａに電気的に接続されているとともに、受光素子チップ４５は、ワイヤ４６ｂを介して端子４３ｂに電気的に接続されている。また、端子４３ｃは、ステム４１の下面側に電気的に接続されている。
【００７６】
第２参考形態の変形例では、上記のように構成することによって、半導体レーザ素子チップ３０を台座４２にジャンクションダウン方式で直接接合する場合において、上記第２参考形態と同様、平面領域Ａにおいてｐ側パッド電極１４と半田層４４とが合金化されることに起因して、平面領域Ａにおいてｐ側オーミック電極１２まで半田層４４と合金化されるという不都合が発生するのを抑制することができる。その結果、半導体レーザ素子チップ３０を台座４２にジャンクションダウン方式で直接接合する場合において、ｐ側オーミック電極１２の特性が変化するのを抑制することができるので、オーミック特性の劣化を抑制することができる。
【００７７】
（第３参考形態）
図２２は、本発明の第３参考形態による半導体レーザ素子の構造を示した平面図であり、図２３は、図２２の６００−６００線に沿った断面図である。図２４は、図２２および図２３に示した第３参考形態による半導体レーザ素子を構成する半導体レーザ素子チップをｐ側パッド電極側から見た平面図であり、図２５は、図２４の７００−７００線に沿った断面図である。図２２〜図２５を参照して、この第３参考形態では、上記第１実施形態および第２参考形態と異なり、第１ｐ側パッド電極上にＳｉＯ２膜を形成し、かつ、そのＳｉＯ２膜上に第２ｐ側パッド電極を形成した状態で、半導体レーザ素子チップとサブマウントとを接合する場合について説明する。
【００７８】
この第３参考形態による半導体レーザ素子は、図２２および図２３に示すように、上記第１実施形態および第２参考形態と同様、サブマウント７１の上面上に、半導体レーザ素子チップ７０のリッジ部６１側をサブマウント７１に接合する方式であるジャンクションダウン方式で半導体レーザ素子チップ７０が接合された構造を有する。また、半導体レーザ素子チップ７０は、上記第１実施形態および第２参考形態の半導体レーザ素子チップ２０および３０と同様、端面出射型構造を有するとともに、青紫色レーザ光が生成されるように構成されている。
【００７９】
半導体レーザ素子チップ７０の構造としては、図２５に示すように、約１００μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板５１上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層５２が形成されている。ｎ型層５２上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層５３が形成されている。
【００８０】
ｎ型クラッド層５３上には、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１６Ｇａ０．８４Ｎからなるｎ型キャリアブロック層５４が形成されている。ｎ型キャリアブロック層５４上には、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層５５が形成されている。
【００８１】
ｎ型光ガイド層５５上には、活性層５６が形成されている。この活性層５６は、図５に示した第１実施形態の活性層６と同様のＭＱＷ構造を有する。
【００８２】
また、図２５に示すように、活性層５６上には、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層５７が形成されている。ｐ型光ガイド層５７上には、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１６Ｇａ０．８４Ｎからなるｐ型キャップ層５８が形成されている。
【００８３】
ｐ型キャップ層５８上には、凸部と、凸部以外の平坦部とを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層５９が形成されている。このｐ型クラッド層５９の平坦部の厚みは、約８０ｎｍであり、ｐ型クラッド層５９の凸部の平坦部からの突出高さは、約３２０ｎｍである。また、ｐ型クラッド層５９の凸部は、約１．６μｍの幅を有するストライプ状（細長状）に形成されている。ｐ型クラッド層５９の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ｉｎ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層６０が形成されている。このｐ型コンタクト層６０とｐ型クラッド層５９の凸部とによって、リッジ部６１が構成されている。また、リッジ部６１は、図２４に示すように、平面的に見て約１．６μｍの幅を有するストライプ状（細長状）に形成されている。なお、ｐ型コンタクト層６０は、本発明の「コンタクト層」および「窒化物系半導体層」の一例である。
【００８４】
また、図２５に示すように、リッジ部６１を構成するｐ型コンタクト層６０上には、リッジ部６１が位置する平面領域Ｃにおいてｐ型コンタクト層６０とオーミック接触するｐ側オーミック電極６２が形成されている。このｐ側オーミック電極６２は、図２４に示すように、平面的に見て、リッジ部６１と同じ幅（約１．６μｍ）を有するストライプ状（細長状）に形成されている。また、ｐ側オーミック電極６２は、下層から上層に向かって、約２ｎｍの厚みを有するＳｉ層と、約２０ｎｍの厚みを有するＰｄ層と、約１ｎｍの厚みを有するＴｉ層とからなる。なお、ｐ側オーミック電極６２は、本発明の「電極層」の一例である。また、平面領域Ｃは、本発明の「第１領域」の一例である。
【００８５】
また、図２５に示すように、ｐ側オーミック電極６２の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＯ２膜からなる電流狭窄層６３が形成されている。すなわち、電流狭窄層６３は、平面領域Ｃ以外のｐ側オーミック電極６２が存在しない平面領域Ｄに配置されている。なお、平面領域Ｄは、本発明の「第２領域」の一例である。
【００８６】
また、図２４および図２５に示すように、平面領域Ｃに位置するｐ側オーミック電極６２の上面に接触するように、平面的に見てストライプ状（細長状）の第１ｐ側パッド電極６４が形成されている。また、第１ｐ側パッド電極６４の側端部は、平面領域Ｄに位置する電流狭窄層６３上の所定領域に配置されている。この第１ｐ側パッド電極６４は、下層から上層に向かって、約３０ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｕ層と、約１０ｎｍの厚みを有するＴｉ層とからなる。また、第１ｐ側パッド電極６４を構成する下層のＴｉ層は、第１ｐ側パッド電極６４と電流狭窄層（ＳｉＯ２膜）６３との接着性を向上させるための接着層として機能する。なお、第１ｐ側パッド電極６４は、本発明の「第１金属層」の一例である。
【００８７】
ここで、第３参考形態では、第１ｐ側パッド電極６４上に、第１ｐ側パッド電極６４の平面領域Ｃに位置する部分を覆うように、約３００ｎｍの厚みを有するＳｉＯ２膜６５が形成されている。このＳｉＯ２膜６５は、平面的に見てストライプ状（細長状）に形成されている。また、ＳｉＯ２膜６５の側端部の水平方向の位置は、平面領域Ｄに位置する第１ｐ側パッド電極６４の側端部の水平方向の位置と一致している。また、平面領域Ｄに位置するＳｉＯ２膜６５の所定領域には、平面的に見て約２０μｍの幅を有するストライプ状（細長状）の開口部６５ａが形成されている。これにより、平面領域Ｄに位置する第１ｐ側パッド電極６４の一部が露出されている。なお、ＳｉＯ２膜６５は、本発明の「絶縁層」の一例である。
【００８８】
また、第３参考形態では、ＳｉＯ２膜６５上に、ＳｉＯ２膜６５の平面領域Ｃに位置する部分を覆うように第２ｐ側パッド電極６６が形成されている。また、第２ｐ側パッド電極６６の側端部は、ＳｉＯ２膜６５の開口部６５ａを介して第１ｐ側パッド電極６４に接触するように、平面領域Ｄに位置するＳｉＯ２膜６５上の所定領域に配置されている。この第２ｐ側パッド電極６６は、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約１μｍの厚みを有するＡｕ層とからなる。また、第２ｐ側パッド電極６６を構成する下層のＴｉ層は、第２ｐ側パッド電極６６とＳｉＯ２膜６５との接着性を向上させるための接着層として機能する。なお、第２ｐ側パッド電極６６は、本発明の「第２金属層」の一例である。
【００８９】
また、ｎ型ＧａＮ基板５１の裏面上には、ｎ側電極６７が形成されている。このｎ側電極６７は、ｎ型ＧａＮ基板５１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。
【００９０】
そして、第３参考形態では、図２２および図２３に示すように、上記した構造を有する半導体レーザ素子チップ７０の第２ｐ側パッド電極６６が、ＡｌＮからなる絶縁性のサブマウント７１の上面上に、約５００ｎｍの厚みを有するＡｕからなる導電膜７２を介して接合されている。なお、サブマウント７１は、本発明の「基体」の一例である。
【００９１】
具体的には、第３参考形態では、平面領域ＣおよびＤの両方の領域において、第２ｐ側パッド電極６６が、約３μｍの厚みを有するＡｕＳｎからなる半田層７３を介して導電膜７２の上面上に融着されている。なお、半田層７３は、本発明の「融着層」の一例である。
【００９２】
第３参考形態では、上記のように、平面領域Ｃにおいてｐ型コンタクト層６０とオーミック接触するｐ側オーミック電極６２を形成するとともに、平面領域Ｃに位置するｐ側オーミック電極６２の上面に接触するように第１ｐ側パッド電極６４を形成し、かつ、第１ｐ側パッド電極６４上に、第１ｐ側パッド電極６４の平面領域Ｃに位置する部分を覆うようにＳｉＯ２膜６５を形成することによって、サブマウント７１（導電膜７２）に半田層７３を介して半導体レーザ素子チップ７０の第１ｐ側パッド電極６４側を接合する際に、第１ｐ側パッド電極６４の平面領域Ｃに位置する部分を覆うＳｉＯ２膜６５により、平面領域Ｃにおいて第１ｐ側パッド電極６４と半田層７３とが接触するのを抑制することができる。これにより、平面領域Ｃにおいて第１ｐ側パッド電極６４と半田層７３とが合金化されることを抑制することができるので、平面領域Ｃにおいて第１ｐ側パッド電極６４と半田層７３とが合金化されることに起因して、平面領域Ｃにおいてｐ側オーミック電極６２まで半田層７３と合金化されるという不都合が発生するのを抑制することができる。その結果、上記第１実施形態および第２参考形態と同様、ｐ側オーミック電極６２の特性が変化するのを抑制することができるので、オーミック特性の劣化を抑制することができる。
【００９３】
また、第３参考形態では、ＳｉＯ２膜６５上に、ＳｉＯ２膜６５の平面領域Ｃに位置する部分を覆うように第２ｐ側パッド電極６６を形成し、かつ、第２ｐ側パッド電極６６の側端部を、平面領域Ｄに位置するＳｉＯ２膜６５上の所定領域に配置することによって、第１ｐ側パッド電極６４と半田層７３とを接触させることなく、平面領域ＣおよびＤの両方の領域において、第２ｐ側パッド電極６６とサブマウント７１（導電膜７２）とを半田層７３を介して接合することができる。この場合、上記第２参考形態のｐ側パッド電極１４と半田層３３との接触面積よりも、第３参考形態の第２ｐ側パッド電極６６と半田層７３との接触面積の方が大きくなるので、接合性をより向上させることができる。
【００９４】
また、第３参考形態では、平面領域Ｄに位置するＳｉＯ２膜６５の所定領域に、開口部６５ａを形成するとともに、その開口部６５ａを介して第１ｐ側パッド電極６４に接触するように、第２ｐ側パッド電極６６を形成することによって、第１ｐ側パッド電極６４と半田層７３とを接触させなかったとしても、第２ｐ側パッド電極６６および半田層７３を介して、第１ｐ側パッド電極６４と、サブマウント７１上の導電膜７２とを電気的に接続することができる。
【００９５】
なお、第３参考形態のその他の効果は、上記第１実施形態と同様である。
【００９６】
図２６〜図３３は、図２２および図２３に示した第３参考形態による半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図２２〜図３３を参照して、第３参考形態による半導体レーザ素子の製造プロセスについて説明する。
【００９７】
まず、図６〜図８に示した第１実施形態の製造プロセスと同様の製造プロセスを用いて、図２６に示すように、リッジ部６１までを形成する。ただし、第３参考形態では、ｐ側オーミック電極６２を形成する際に、電子ビーム蒸着法を用いて、下層から上層に向かって、約２ｎｍの厚みを有するＳｉ層と、約２０ｎｍの厚みを有するＰｄ層と、約１ｎｍの厚みを有するＴｉ層とを順次積層する。
【００９８】
次に、図２７に示すように、プラズマＣＶＤ法を用いて、ｐ側オーミック電極６２の上面以外の領域を覆うように、約２５０ｎｍの厚みを有するＳｉＯ２膜からなる電流狭窄層６３を形成する。
【００９９】
次に、図２８および図２９に示すように、真空蒸着法を用いて、平面領域Ｃに位置するｐ側オーミック電極６２の上面に接触するように、平面的に見てストライプ状（細長状）の第１ｐ側パッド電極６４を形成する。また、第１ｐ側パッド電極６４の側端部を、平面領域Ｄに位置する電流狭窄層６３上の所定領域に配置する。この第１ｐ側パッド電極６４を形成する際には、下層から上層に向かって、約３０ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｕ層と、約１０ｎｍの厚みを有するＴｉ層とを順次積層する。
【０１００】
次に、第３参考形態では、図３０および図３１に示すように、プラズマＣＶＤ法を用いて、ｐ側オーミック電極６２、電流狭窄層６３および第１ｐ側パッド電極６４上に、第１ｐ側パッド電極６４の平面領域Ｃに位置する部分を覆うように、約３００ｎｍの厚みを有するとともに、平面的に見てストライプ状（細長状）のＳｉＯ２膜６５を形成する。また、ＳｉＯ２膜６５の側端部の水平方向の位置を、平面領域Ｄに位置する第１ｐ側パッド電極６４の側端部の水平方向の位置と一致させる。
【０１０１】
次に、図３２および図３３に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、平面領域Ｄに位置するＳｉＯ２膜６５の所定領域に、平面的に見て約２０μｍの幅を有するストライプ状（細長状）の開口部６５ａを形成する。
【０１０２】
次に、図２４および図２５に示したように、真空蒸着法を用いて、ＳｉＯ２膜６５上に、ＳｉＯ２膜６５の平面領域Ｃに位置する部分を覆うように第２ｐ側パッド電極６６を形成する。また、第２ｐ側パッド電極６６の側端部を、ＳｉＯ２膜６５の開口部６５ａを介して第１ｐ側パッド電極６４に接触するように、平面領域Ｄに位置するＳｉＯ２膜６５上の所定領域に配置する。この第２ｐ側パッド電極６６を形成する際には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約１μｍの厚みを有するＡｕ層とを順次積層する。この後、真空蒸着法を用いて、ｎ型ＧａＮ基板５１の裏面上に、ｎ側電極６７を形成する。このｎ側電極６７を形成する際には、ｎ型ＧａＮ基板５１の裏面側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とを順次積層する。このようにして、端面出射型構造を有するとともに、青紫色レーザ光が生成される第３参考形態の半導体レーザ素子チップ７０が形成される。
【０１０３】
次に、図３４に示すように、図１９に示した第２参考形態の製造プロセスと同様の製造プロセスを用いて、サブマウント７１の上面上に導電膜７２を形成した後、導電膜７２上の所定領域に半田層７３を形成する。この後、半導体レーザ素子チップ７０の第２ｐ側パッド電極６６側を下向きにした状態で、半導体レーザ素子チップ７０をサブマウント７１（導電膜７２）の上方に配置する。
【０１０４】
最後に、図２２および図２３に示したように、窒素雰囲気中において、約３５０℃の温度条件下で半田層７３を溶融した後、その半田層７３を冷却することによって、半田層７３を介して、平面領域ＣおよびＤの両方の領域において第２ｐ側パッド電極６６を導電膜７２の上面上に融着する。これにより、サブマウント７１（導電膜７２）の上面上に半導体レーザ素子チップ７０が接合された第３参考形態による半導体レーザ素子が形成される。
【０１０５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０６】
たとえば、上記第１実施形態および第２、第３実施形態では、第１金属層と基体との間に形成する絶縁層として、ＳｉＯ２膜を用いたが、本発明はこれに限らず、ＳｉＯ２膜以外の絶縁層を用いてもよい。ＳｉＯ２膜以外の絶縁層としては、たとえば、ＴｉＯ２膜、ＺｒＯ２膜、ＨｆＯ２膜、Ｔａ２Ｏ５膜、Ｎｂ２Ｏ５膜およびＳｉＮＸ膜などがある。
【０１０７】
また、上記第１実施形態および第２、第３実施形態では、ＡｕＳｎからなる半田層を用いたが、本発明はこれに限らず、ＡｕＳｎ以外の材料からなる半田層を用いてもよい。半田層を構成するＡｕＳｎ以外の材料としては、たとえば、ＩｎＳｎ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＣｕＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎ、ＳｎＣｕ、ＳｎＢｉおよびＳｎＺｎＢｉなどがある。
【０１０８】
また、上記第１実施形態および第２、第３実施形態では、ｐ側オーミック電極（電極層）として、下層から上層に向かって、Ｐｔ層とＰｄ層とＡｕ層とからなるｐ側オーミック電極、または、Ｓｉ層とＰｄ層とＴｉ層とからなるｐ側オーミック電極を用いたが、本発明はこれに限らず、Ｎｉ層からなるｐ側オーミック電極を用いてもよい。
【０１０９】
また、上記第１実施形態および第２、第３実施形態では、ｐ側パッド電極（第１金属層および第２金属層）として、下層から上層に向かって、Ｔｉ層とＰｄ層とＡｕ層とからなるｐ側パッド電極を用いたが、本発明はこれに限らず、下層から上層に向かって、Ｔｉ層とＰｔ層とＡｕ層とからなるｐ側パッド電極、Ｔｉ層とＭｏ層とＡｕ層とからなるｐ側パッド電極またはＴｉ層とＡｕ層とからなるｐ側パッド電極を用いてもよい。
【０１１０】
また、上記第１実施形態および第２、第３実施形態では、リッジ部（ｐ型コンタクト層）の上面上にのみｐ側オーミック電極を形成したが、本発明はこれに限らず、ｐ側オーミック電極を、リッジ部（ｐ型コンタクト層）の上面に接触し、かつ、電流狭窄層の上面にまで延びるように形成してもよい。
【０１１１】
また、上記第１実施形態および第２、第３実施形態では、窒化物系半導体層からなるコンタクト層を含む半導体レーザ素子に本発明を適用したが、本発明はこれに限らず、窒化物系半導体層以外の半導体層からなるコンタクト層を含む半導体レーザ素子にも適用可能である。コンタクト層を構成する窒化物系半導体層以外の半導体層としては、たとえば、酸化亜鉛系半導体層がある。
【０１１２】
また、上記第３参考形態では、第２領域（平面領域Ｄ）に位置するＳｉＯ２膜６５の所定領域に、平面的に見てストライプ状（細長状）の開口部６５ａ（図３１参照）を形成するとともに、ＳｉＯ２膜６５上に、開口部６５ａを介して第１ｐ側パッド電極６４に接触するように第２ｐ側パッド電極６６（図２４および図２５参照）を形成したが、本発明はこれに限らず、第２領域（平面領域Ｄ）に位置するＳｉＯ２膜の所定領域に、ストライプ状（細長状）以外の形状を有する開口部を形成してもよい。たとえば、図３５に示すように、上記第３参考形態の構造において、第２領域（平面領域Ｄ）に位置するＳｉＯ２膜１６５の所定領域に、平面的に見て円形状（直径：約３０μｍ）の開口部１６５ａを形成するとともに、ＳｉＯ２膜１６５上に、円形状の開口部１６５ａを介して第１ｐ側パッド電極１６４に接触するように第２ｐ側パッド電極１６６を形成してもよい。なお、ＳｉＯ２膜１６５は、本発明の「絶縁層」の一例である。また、第１ｐ側パッド電極１６４および第２ｐ側パッド電極１６６は、それぞれ、本発明の「第１金属層」および「第２金属層」の一例である。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１実施形態による半導体レーザ素子の構造を示した平面図である。
【図２】図１の１００−１００線に沿った断面図である。
【図３】図１および図２に示した第１実施形態による半導体レーザ素子を構成する半導体レーザ素子チップをｐ側パッド電極側から見た平面図である。
【図４】図３の２００−２００線に沿った断面図である。
【図５】図３および図４に示した半導体レーザ素子チップの発光層の構造を示した断面図である。
【図６】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１１】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１２】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図１３】図１２の３００−３００線に沿った断面図である。
【図１４】図１および図２に示した第１実施形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１５】本発明の第２参考形態による半導体レーザ素子の構造を示した平面図である。
【図１６】図１５の４００−４００線に沿った断面図である。
【図１７】図１５および図１６に示した第２参考形態による半導体レーザ素子を構成する半導体レーザ素子チップをｐ側パッド電極側から見た平面図である。
【図１８】図１７の５００−５００線に沿った断面図である。
【図１９】図１５および図１６に示した第２参考形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２０】図１５および図１６に示した第２参考形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２１】第２参考形態の変形例による半導体レーザ素子の構造を示した平面図である。
【図２２】本発明の第３参考形態による半導体レーザ素子の構造を示した平面図である。
【図２３】図２２の６００−６００線に沿った断面図である。
【図２４】図２２および図２３に示した第３参考形態による半導体レーザ素子を構成する半導体レーザ素子チップをｐ側パッド電極側から見た平面図である。
【図２５】図２４の７００−７００線に沿った断面図である。
【図２６】図２２および図２３に示した第３参考形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２７】図２２および図２３に示した第３参考形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２８】図２２および図２３に示した第３参考形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図２９】図２８の８００−８００線に沿った断面図である。
【図３０】図２２および図２３に示した第３参考形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図３１】図３０の９００−９００線に沿った断面図である。
【図３２】図２２および図２３に示した第３参考形態による半導体レーザ素子の製造プロセスを説明するための平面図である。
【図３３】図３２の１０００−１０００線に沿った断面図である。
【図３４】図２２および図２３に示した第３参考形態による半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３５】第３参考施形態の変形例による半導体レーザ素子を構成する半導体レーザ素子チップの構造を示した平面図である。
【符号の説明】
【０１１４】
１０、６０  ｐ型コンタクト層（コンタクト層、窒化物系半導体層）
１２、６２  ｐ側オーミック電極（電極層）
１４  ｐ側パッド電極（第１金属層）
１６、２２、６５、１６５  ＳｉＯ２膜（絶縁層）
２０、３０、７０  半導体レーザ素子チップ
２１、３１、７１  サブマウント（基体）
２３、３３、４４、７３  半田層（融着層）
４２  台座（基体）
６４、１６４  第１ｐ側パッド電極（第１金属層）
６６、１６６  第２ｐ側パッド電極（第２金属層）
Ａ、Ｃ  平面領域（第１領域）
Ｂ、Ｄ  平面領域（第２領域）
【図１】
0004522333.tif 000002
【図２】
0004522333.tif 000003
【図３】
0004522333.tif 000004
【図４】
0004522333.tif 000005
【図５】
0004522333.tif 000006
【図６】
0004522333.tif 000007
【図７】
0004522333.tif 000008
【図８】
0004522333.tif 000009
【図９】
0004522333.tif 000010
【図１０】
0004522333.tif 000011
【図１１】
0004522333.tif 000012
【図１２】
0004522333.tif 000013
【図１３】
0004522333.tif 000014
【図１４】
0004522333.tif 000015
【図１５】
0004522333.tif 000016
【図１６】
0004522333.tif 000017
【図１７】
0004522333.tif 000018
【図１８】
0004522333.tif 000019
【図１９】
0004522333.tif 000020
【図２０】
0004522333.tif 000021
【図２１】
0004522333.tif 000022
【図２２】
0004522333.tif 000023
【図２３】
0004522333.tif 000024
【図２４】
0004522333.tif 000025
【図２５】
0004522333.tif 000026
【図２６】
0004522333.tif 000027
【図２７】
0004522333.tif 000028
【図２８】
0004522333.tif 000029
【図２９】
0004522333.tif 000030
【図３０】
0004522333.tif 000031
【図３１】
0004522333.tif 000032
【図３２】
0004522333.tif 000033
【図３３】
0004522333.tif 000034
【図３４】
0004522333.tif 000035
【図３５】
0004522333.tif 000036