(57)【特許請求の範囲】
【請求項１】
一方にアノード電極を有するアノードポストを備え、他方に電子部品を取着する基板を備え、内部に半導体ペレットを備える、平形電力用半導体素子の円筒状外囲器を、前記外囲器の軸方向に２分割し、
この２分割した外囲器の間に、前記外囲器の内、外を連絡するリング状のゲート端子板を挟持せしめ、
前記半導体ペレットの中心部分にはゲート部が設けられ、このゲート部から放射状に分岐されてなるゲートリードが前記ゲート端子板に接続され、
前記基板の一方には前記平形電力半導体素子のオン・オフを行うゲート駆動回路実装装置が前記外囲器の近傍で且つ複数箇所に備えられると共に、前記ゲート端子板が前記ゲート駆動回路実装装置に接続され、
前記基板の他方には電子部品及びカソード電極を有するカソードプレートが備えられ、
前記ゲート駆動回路実装装置は、オンゲート駆動用半導体スイッチおよびオフゲート駆動用半導体スイッチを有し、前記オンゲート駆動用半導体スイッチおよび前記オフゲート駆動用半導体スイッチの双方、或は一方の、半導体スイッチの放熱および電極を兼ねた取付け部を、前記ゲート端子板に直接接触し、かつ、前記基板と共締めとなるよう構成したことを特徴とする平形電力用半導体素子のゲート駆動装置。
【請求項２】
前記ゲート駆動回路実装装置の基板に実装される前記オンゲート駆動用スイッチおよび前記オフゲート駆動用スイッチの双方、或は一方の実装位置に対し、前記基板のほぼ真裏となる位置にそれぞれ急峻な立ち上がりで前記オンゲート電流あるいは前記オフゲート電流を流すための電子部品としてのコンデンサを実装する請求項１記載の平形電力用半導体素子のゲート駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用半導体素子、例えばＧＴＯ（ゲートターンオフサイリスタ）、ＳＩサイリスタ（静電誘導サイリスタ）等の電力用半導体素子のゲート駆動方法に関するものである。
【０００２】
【従来の技術】
従来の電力用半導体素子のゲート駆動装置として、例えばセンターゲート形のものを例として示せば図３のようなものがあり、図３（ａ）はアノード側および半導体ペレットを取り除いた状態を示す平面図、図３（ｂ）は図（ａ）のＡ−Ａ′線矢視方向断面図である。
図３において、センターゲート部２１よりゲートリード２２を１本取り出し、カソードポスト２３に掘った溝２３ａにカソードポスト２３とは絶縁して通し、さらに外囲器２４の側壁２４ａを貫通して外部に導出し、これをゲート駆動回路（図示せず）に接続している。
またカソードポスト２３の周囲に一体に設けられているカソードフランジ２３ｂのゲートリード２２に近い箇所にカソードリード２５を設け、このゲートリード２２およびカソードリード２５に同軸あるいはツイストペア線による所定の長さのリード２６を配線し、その先端をゲート駆動回路を装備した例えばプリント板等に接続する手段が通常用いられている。なお、２７はアノードリング、２８はアノードポスト、２９は半導体ペレットである。
【０００３】
この手段においては、外囲器外部のリード２６は機構的制約から１０数センチ以上となり、この部分の配線インダクタンスを少なくするには限度があり、また外囲器内部のゲートリード２２にもインダクタンスが少なからず存在する。
図４は半導体素子をターンオフさせる場合の各部の波形図を示し、ｉａ、ｉ’ａは半導体素子のアノード電流、Ｖａｋ、Ｖ’ａｋはアノード−カソード間電圧、ｉｇ，ｉ’ｇはゲート電流、ｖｇ，ｖ’ｇはゲート電圧を示す。
なお、’を付して示す波形は従来技術により、ゲートリードのインダクタンスが大きい場合である。
時刻ｔｏにおいて、外囲器外部のゲート駆動回路によりカソードがプラス、ゲートがマイナスとなるようにゲート逆電圧を印加すると、ゲートまわりに蓄積された電荷を引き抜くようにゲート電流ｉ’ｇで示す電流が流れ、半導体スイッチ（平形電力半導体素子）をターンオフさせるが、この時この引き抜き電流の変化率（ｄｉ／ｄｔ）が大きい程、オフ状態に移行する時間（ストレージ時間）が短くなり、電流のピーク値が大きくなるが、引き抜き電流の時間積分値、すなわち電荷量は少なくなり、ゲートターンオフに要する電力は少なくて済む。
【０００４】
しかしながら、外囲器２４の内外のゲートリード２２のインダクタンスの影響により電流の変化率（ｄｉ／ｄｔ）を大きくするのには限界があった。
特にＧＴＯのようにゲートに印加できる電圧が１０数ボルトと低い場合はｄｉ／ｄｔを大きくすることはさらに困難となり、図４に示すようにオフ状態になるまでの時間（ストレージ時間ｔ’１−ｔ０）が長くなる。
以上ターンオフの場合について説明したが、ターンオンについても電流の変化率を大きくすることにより、ターンオン時間（ターンオンディレイ時間＋ライズ時間）を短縮できることも言うまでもない。
【０００５】
これを改善する手段として、図３に類した、図５（ａ），（ｂ）に従って説明する。
図５において、電力用半導体素子の外囲器内部に収納される半導体ペレット２９のゲート部２１より複数のゲートリード３０を、放射状に外囲器２４の側壁２４ａを貫通して外部へ導出してゲート端子としている。
そして、このゲート端子は外囲器２４の外側近傍の基板（印刷配線版）３１上に設けられた平形電力用半導体スイッチのオン・オフを行うゲート駆動回路実装装置３２に接続されている。
また、電力用半導体素子を構成するカソードポスト２３のカソードフランジ２３ｂおよびゲート端子を、ゲート駆動回路実装装置３２のゲート駆動回路へ接近して接続している。なお、図中、図３と同符号のものは同じ構成及び機能を示し、３３は電子部品としてのコンデンサを示す。
【０００６】
このような構成にすれば、外囲器内部のゲートリード３０を２本以上の複数のｎ本とし、ゲート電流をｎ等分することにより見かけの外囲器内部のインダクタンスをｎ分の１とするとともに、ゲート駆動回路３２を外囲器の外周の近傍に設け、外囲器外部の長いリードを省略することができる。
以上のように構成することによって、外囲器２４の内外のゲートリードのインダクタンスを極力低減することができ、ゲート電流の変化率（ｄｉ／ｄｔ）を大きく取れるようにし、ターンオフ時にはアノードからカソードに流れていた主電流をアノード→ゲート→ゲート駆動回路→カソードのルートに転流する、いわゆるターンオフゲインが１の状態が実現出来るようになる。これによりストレージ時間が大幅に短縮され、ゲート電流のピーク値は大きくなり、また電荷量が減少する効果も得られる。
【０００７】
すなわち、図５においては、半導体素子のペレット２９がセンターゲート方式の場合について適用したもので、カソードポスト２３の中心にゲート部（ゲート電極）２１があり、この部分が半導体ペレット２９のセンターゲート部分に接触する。接触圧力を得るためにバネ座金を設けている。
このセンターゲート電極２１から複数（図の例では６本）のゲートリード３０をカソードポスト２３に放射状に掘られた溝をカソードポストからは絶縁して通し、さらに外囲器２４の側壁２４ａを貫通するようにして外部に導出し、外囲器２４が貫通する形で外囲器２４の周囲に沿って極近傍に設けられたゲート駆動回路３２を搭載したプリント板３１等のゲート駆動回路実装装置３２に直接接続する。またカソード電極の周囲に取り付けられたカソードフランジ２３ｂのゲートリード３０導出箇所に近い所からカソードリード２５を設け、最短距離でプリント板３１等に接続する。
【０００８】
次に前記プリント板３１等に搭載されるゲート駆動回路３２について、図６の回路に従って説明する。
図６はゲート駆動回路の概念を説明する基本的なものであり、この回路が上述したゲートリード３０の数だけ設けられ、ゲートリードとの配線が極力短くなるように配線されている。
【０００９】
図６において、Ｅ１はオンゲート駆動用直流電源、Ｅ２はオフゲート駆動用直流電源で外部から供給される。Ｓ−ＯＮはオンゲート駆動用スイッチで、図ではＰチャンネルＭＯＳＦＥＴで示し、Ｓ−ＯＦＦはオフゲート駆動用スイッチで、図ではＮチャンネルＭＯＳＦＥＴで示す。Ｃ−ＯＮはオンゲート電流供給用、Ｃ−ＯＦＦはオフゲート電流供給用のコンデンサで充分周波数特性の良いものを使用する。
ここで、Ｃ−ＯＮ、Ｓ−ＯＮ、平形電力用半導体素子Ｑ１のゲートＧおよびカソードＫのループと、Ｃ−ＯＦＦ、Ｑ１のカソードＫ、ゲートＧおよびＳ−ＯＦＦのループで形成されるそれぞれの窓面積を最少とするとともに、相互の接続を最短で行うようにする。またＱ１がＧＴＯのように電流駆動形のスイッチ素子ではオン電流抑制用の抵抗Ｒ−ＯＮを挿入する。
【００１０】
この回路の動作を、図４を参照しながら簡単に説明すると、ゲート制御信号が”Ｌ”でＳ−ＯＮはオン、Ｓ−ＯＦＦはオフしており、Ｑ１がオンしている状態から時間ｔ０でゲート制御信号を”Ｌ”から”Ｈ”にすると、ほぼ同時にＳ−ＯＮはオフ、Ｓ−ＯＦＦはオンする。Ｃ−ＯＦＦはＥ２に充電されているので、この電圧がＱ１のカソードＫとゲートＧにゲート逆電圧として印加され、ゲートまわりに蓄積されていた電荷を引き抜くように電流が流れるが、上述したようにこの電流が流れる経路のインダクタンスを極小としているため、この電流の増大する変化率（ｄｉ／ｄｔ）が図４のゲート電流ｉｇに示すように非常に大きくなり、カソード部のピンチオフが起こり、アノード電流が全てゲートに流れるようになることにより、オフ状態に移行する時間（ストレージ時間ｔ１−ｔ０）が大幅に短縮される。
【００１１】
次にゲート制御信号を”Ｈ”から”Ｌ”に変化させると、Ｓ−ＯＦＦのオフとＳ−ＯＮのオンがほぼ同時に行われ、Ｅ１の電圧に充電されていたＣ−ＯＮがＳ−ＯＮを経てＱ１のゲートとカソードの間に印加され、オンゲート電流が流れＱ１をターンオンさせる。この経路のインダクタンスが小さいとターンオン遅れ時間が短縮され、ターンオン損失を低減する等の利点が出てくる。
【００１２】
【発明が解決しようとする課題】
しかしながら、以上のような従来の改善方法では、外囲器外部に導出したゲートリードをゲート駆動回路のオンゲート駆動用スイッチおよびオフゲート駆動用スイッチへの接続に際し、接続のために少なからず導体を必要とし、これによるインダクタンスが存在し、ゲート電流の引抜き特性向上にとってマイナス要因となる。
また、ゲート駆動回路実装装置の平形電力用半導体素子への取付けに際してもある程度の機械的強度を必要とするが、前述したゲートリードと駆動スイッチとの接続導体で支えるのは機械強度的に強度が弱く、好ましいものではない。
本発明は上述した点に鑑みて創案されたもので、その目的とするところは、これらの欠点を解消し、ゲート電流の引き抜き特性を向上すると共に、ゲートリードと駆動スイッチとの接続を強固なものとすることにある。
【００１３】
【課題を解決するための手段】
つまり、その目的を達成するための手段は、
１．請求項１において、
一方にアノード電極を有するアノードポストを備え、他方に電子部品を取着する基板を備え、内部に半導体ペレットを備える平形電力用半導体素子の円筒状外囲器を軸方向に２分割し、
この２分割した間に外囲器の内、外を連絡するリング状のゲート端子板を挟持せしめ、
前記半導体ペレットの中心部分にはゲート部が設けられ、このゲート部から放射状に分岐されて前記ゲート端子板に接続され、
前記基板の一方には前記平形電力半導体素子のオン・オフを行うゲート駆動回路実装装置が前記外囲器の近傍で且つ複数箇所に備えられると共に、前記外囲器の側面を貫通して接続され、
基板の他方には電子部品及びカソード電極を有するカソードプレートが備えられ、
前記ゲート駆動回路実装装置のオンゲート駆動用半導体スイッチおよびオフゲート駆動用半導体スイッチの双方、或は一方の、半導体スイッチの放熱および電極を兼ねた取付け部を、基板と共締めとなるよう構成したことを特徴とする平形電力用半導体素子のゲート駆動装置である。
２．請求項２において、
前記ゲート駆動回路実装装置の基板に実装されるオンゲート駆動用スイッチおよびオフゲート駆動用スイッチの双方、或は一方の実装位置に対し、基板のほぼ真裏となる位置にそれぞれ急峻な立ち上がりでオンゲート電流あるいはオフゲート電流を流すための電子部品としてのコンデンサを実装する請求項１記載の平形電力用半導体素子のゲート駆動装置である。
以下、本発明の一実施例を図面に基づいて詳述する。
【００１４】
【発明の実施の形態】
図１は本発明の一実施例を示す平形電力用半導体素子に係わり、図ａは平面図、図ｂは側面図であり、図中、図５と同符号のものは同じ構成，機能を示す。
なお、本発明に適用する平形電力半導体素子の外囲器としては従来から存在する図７（ａ），（ｂ）に示すようなものを使用する。またここでは半導体素子のペレットとしてセンターゲート方式の場合について説明する。また、図７（ａ）はアノードポストおよび半導体ペレットを除いたものをアノード側から見た図で、図７（ｂ）は断面図を示す。
図７において、ケースとなる絶縁物（通常セラミック製）の外囲器２４を輪切りにするようにケース２４ｂとケース２４ｃの２つに分割し、その間にリング状の金属製のゲート端子板１を挟み込むように取付け、外囲器２４の内外を導通するゲート端子板１とする。ペレット２９の実装方法等は図５と同様であり、複数（例では６本）のゲートリード３０のペレット２９からの引出し方も同じであるが外囲器２４の外部に直接導出するのではなく、前記のゲート端子板１へ外囲器内部で接続する。
【００１５】
次に、図５と同様にプリント板３１等により成り外囲器２４が貫通形となるゲート駆動回路実装装置３２に付いて説明する。
これに実装される回路として、図６に示す回路を直流電源Ｅ１，Ｅ２およびゲート制御信号を共通にして、複数（前記ゲートリードの数と同じが望ましい）用意し、ゲート端子板１の外囲器内部でゲートリード３０が接続された位置に最も近いゲート端子板１の外囲器外部の個所に、図６に示すＳ−ｏｎとＳ−ｏｆｆの接続点を最短で接続する。
ここでＳ−ｏｎあるいはＳ−ｏｆｆはＴＯ−２２０またはＴＯ−３形の半導体スイッチを使用し、それらの取付け部分（通常はドレイン端子あるいはコレクタ端子となっている）が、図１に示すように、ゲート端子板１に直接接触し、かつ基板３１と共締めとなるように取付ける。
【００１６】
なお、図６の回路を複数必要と述べたが、組立て後はＳ−ｏｎおよびＳ−ｏｆｆはそれぞれ並列になるので回路数だけ必要ということはなく、オンゲート電流、オフゲート電流のいずれを重視するかによってＳ−ｏｎおよびＳ−ｏｆｆの双方或いは何れかの数を減らしてもよい。
また、ゲート端子板１に直接接触させる半導体スイッチ３２もオンゲート電流、オフゲート電流の何れを重視するかによって一方のみにしても良い。また、Ｓ−ｏｎあるいはＳ−ｏｆｆの半導体スイッチのソ−ス端子あるいはエミッタ端子を最短で基板の裏側に導き、半導体スイッチの基板を介してほぼ真裏の位置に設けたコンデンサ（周波数特性が良く急峻な大電流が流せるもので表面実装タイプの物が良い）３３の一端に接続する。コンデンサ３３の他方の端子は、カソードフランジ２３ｂに最短となるような配置とし、相互を接続する。
【００１７】
【発明の効果】
以上説明したように本発明によれば、オンあるいはオフ電流を制御する半導体スイッチの端子を直接ゲート端子に基板と共に固定、接続することにより、配線距離を極小とし、かつゲート駆動回路実装装置も機械的強度が期待できるゲート端子板に固定できる。さらにゲート端子板→半導体スイッチ→コンデンサ→カソードに流れるオンあるいはオフゲート電流は基板を介して表裏で互いに逆方向に流れるため、この電流による磁力線の発生が抑制され、つまりこのループの配線インダクタンスを非常に少なくすることが出来る。このため従来の改良型よりもさらにゲート電流の変化率（ｄｉ／ｄｔ）を大きく取れるようにしたため、ターンオフ時のストレージ時間の大幅短縮、ターンオン時のターオン遅れ時間の短縮が行われる。これにより高周波での動作を可能にしたり、スイッチング時のサージ電圧抑制用のスナバ回路を小さく、あるいはスナバ回路を不要とすることも可能である。さらにゲート駆動に要する電力も低減出来ることも大きな効果が期待できる。
【図面の簡単な説明】
【図１】本発明の請求項１記載の一実施例を示す構成図である。
【図２】本発明の請求項２記載の一実施例を示す説明図である。
【図３】従来の一例を示す構成図である。
【図４】従来と本発明の特性比較図である。
【図５】従来の２例を示す構成図である。
【図６】基本的なゲート駆動回路図である。
【図７】従来の外囲器を用いた本発明の説明図である。
【符号の説明】
１            ゲート端子板
２１            ゲート部
２２            ゲートリード
２３            カソードポスト
２３ａ          溝
２３ｂ          カソードフランジ
２４            外囲器
２４ａ          側壁
２４ｂ          外囲器
２４ｃ          外囲器
２５            カソード端子
２６            リード
２７            アノードリング
２８            アノードポスト
２９            半導体ペレット
３０            ゲートリード
３１            基板（プリント板）
３２            ゲート駆動回路実装装置（駆動用スイッチ素子）
３３            コンデンサ
Ｅ１，Ｅ２・・・・直流電源
Ｃ−ＯＮ，Ｃ−ＯＦＦ・・ゲート電流供給用コンデンサ
Ｓ−ＯＮ  ・・・・・・・オンゲート駆動用スイッチ
Ｓ−ＯＦＦ・・  ・・・・オフゲート駆動用スイッチ
Ｑ１・・・・・・    ・・電力用半導体スイッチ
【図１】
0004458569.tif 000002
【図２】
0004458569.tif 000003
【図３】
0004458569.tif 000004
【図４】
0004458569.tif 000005
【図５】
0004458569.tif 000006
【図６】
0004458569.tif 000007
【図７】
0004458569.tif 000008