(57)【特許請求の範囲】
【請求項１】
複数の電荷蓄積領域を一方向に配列して構成される電荷転送部と、
前記電荷転送部の最終段の電荷蓄積領域の後段に設けられ、前記電荷転送部から転送された信号電荷を出力する電荷出力部と、
前記電荷転送部の各電荷蓄積領域及び前記電荷出力部に対応して複数の転送電極を配置して構成される転送電極部とを有し、
前記転送電極に外部から入力された転送クロックを供給することにより、前記電荷蓄積領域に蓄積された信号電荷を順次電荷出力部に転送して出力する転送レジスタにおいて、
前記電荷転送部の最終段の電荷蓄積領域に対応する転送電極に供給される転送クロックを、複数のＣＭＯＳトランジスタによって構成されており、電源電圧ＶＤＤを所定の分圧抵抗によって分圧することにより得られる電圧が供給され、外部から入力された転送クロックに基づいて前記ＣＭＯＳトランジスタがオン、オフ動作する内部レジスタから出力される、高レベル電位が前記分圧することにより得られる電圧であると共に低レベル電位が接地電位である転送クロックとして前記電荷転送部の最終段の電荷蓄積領域に対応する転送電極に供給するバイアス手段を備え、
前記分圧することにより得られる電圧が前記電荷出力部に対応する転送電極に供給されている
転送レジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤリニアセンサやＣＣＤ撮像装置に用いられる転送レジスタに関する。
【０００２】
【従来の技術】
従来より、例えばＣＣＤリニアセンサを構成する転送レジスタとして、半導体よりなる複数の電荷蓄積領域を一方向に配列した電荷転送部と、この電荷転送部の各電荷蓄積領域に対応して複数の転送電極を配置した転送電極部とを有し、各転送電極に外部から入力された２相の転送クロックを供給することにより、電荷蓄積領域に蓄積された信号電荷を最終段の電荷出力部に順次転送して出力するようにしたものが提供されている。
【０００３】
図５は、このような転送レジスタにおける最終段部分の構成を示す説明図であり、図５（Ａ）は転送電極部１０の各電極を示し、図５（Ｂ）は電荷転送部２０の各電荷蓄積領域に転送される信号電荷のポテンシャルを示している。
図示のように、転送電極部１０の各電極（……１０ｎ−２、１０ｎ−１、１０ｎ）には、２相の転送クロックφ１、φ２が供給されており、電荷転送部２０の互いに隣接する各電荷蓄積領域（……２０ｍ−４、２０ｍ−３、２０ｍ−２、２０ｍ−１、２０ｍ）間でポテンシャル差をつくることにより信号電荷を順次転送する。
また、電荷転送部２０の最終段の電荷蓄積領域２０ｍの後段には、電荷転送部から転送された信号電荷を出力する電荷出力部３０が設けられており、この電荷出力部３０に設けられた電極３２にＨＯＧバイアス（デバイス内部に回路を搭載）が供給され、電荷転送部２０から転送された信号電荷を順次出力するようになっている。
【０００４】
【発明が解決しようとする課題】
ところで、上述した従来の転送レジスタでは、電荷転送部２０の最終段の電荷蓄積領域２０ｎの転送クロック（φＬＨ）には、他の電荷蓄積領域と同様に例えば転送クロックφ１を用いていた。
しかしながら、この場合、外部入力である電源電圧や転送クロックφ１、φ２の変動によって、最終段の電荷蓄積領域２０ｎにおける取り扱い電荷量が減少してしまい、リニアリティ（撮像素子の光量と出力信号が適正に比例するという特性）が低下するという問題があった。
すなわち、電荷出力部３０のＨＯＧバイアスは、外部入力による電源電圧を分圧した電圧によってバイアスされており、この電源電圧が増加すると、例えば図６に示すαだけ電荷出力部３０のポテンシャルが深くなり、その分、取り扱い電荷量が減少することになる。
また、外部入力による転送クロックφ１、φ２のクロックバイアス振幅が小さくなると、例えば図６に示すβだけ転送クロックφ１のハイバイアス時のポテンシャルが浅くなり、その分、取り扱い電荷量が減少することになる。
【０００５】
このため、従来の転送レジスタでは、この転送レジスタを搭載したＣＣＤリニアセンサやＣＣＤ撮像装置を作製する場合に、上述のような転送レジスタ内部における取り扱い電荷量の減少に配慮しながら、適正な電源電圧やクロックバイアスを供給できるように回路設計を行う必要があり、回路設計上の煩雑さを増大させてしまうという問題があった。
【０００６】
そこで本発明の目的は、外部入力による電源電圧の変動や転送クロックの振幅変動にかかわらず、信号電荷の適正な取り扱い電荷量を確保でき、良好なリニアリティを維持することができる転送レジスタを提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の電荷蓄積領域を一方向に配列して構成される電荷転送部と、前記電荷転送部の最終段の電荷蓄積領域の後段に設けられ、前記電荷転送部から転送された信号電荷を出力する電荷出力部と、前記電荷転送部の各電荷蓄積領域及び前記電荷出力部に対応して複数の転送電極を配置して構成される転送電極部とを有し、前記転送電極に外部から入力された転送クロックを供給することにより、前記電荷蓄積領域に蓄積された信号電荷を順次電荷出力部に転送して出力する転送レジスタにおいて、前記電荷転送部の各電荷蓄積領域に対応する転送電極のうち、少なくとも前記最終段の電荷蓄積領域に供給する転送クロックを電源電圧に基づいて所定の電圧にバイアスして供給するバイアス手段を設けたことを特徴とする。
【０００８】
本発明の転送レジスタにおいて、電荷転送部では、各転送電極に外部から入力された２相の転送クロックを供給することにより、各電荷蓄積領域に蓄積された信号電荷を最終段の電荷出力部に順次転送して出力する。
また、このような電荷転送部の各電荷蓄積領域に対応する転送電極のうち、少なくとも最終段の電荷蓄積領域に供給する転送クロックは、バイアス手段によって電源電圧に基づく所定の電圧にバイアスして供給される。
したがって、外部入力による電源電圧の変動や転送クロックの振幅変動にかかわらず、最終段の電荷蓄積領域のポテンシャルを電源電圧に対応して一定に保持できる。
これにより、最終段の電荷蓄積領域と電荷出力部との間で信号電荷の適正な取り扱い電荷量を確保でき、良好なリニアリティを維持することができる。
【０００９】
【発明の実施の形態】
以下、本発明による転送レジスタの実施の形態について説明する。
図１は、本発明の第１の実施の形態による転送レジスタの内部ドライバの概要を示す説明図である。また、図２は、本発明の第１の実施の形態による転送レジスタの最終段部分の構成を示す説明図であり、図２（Ａ）は転送電極部１の各電極を示し、図２（Ｂ）は電荷転送部２の各電荷蓄積領域に転送される信号電荷のポテンシャルを示している。
【００１０】
図２に示すように、本形態の転動レジスタにおいて、転送電極部１の各電極（……１ｎ−２、１ｎ−１）には、外部から入力された２相の転送クロックφ１、φ２が供給されており、電荷転送部２の互いに隣接する各電荷蓄積領域（……２ｍ−４、２ｍ−３、２ｍ−２）間でポテンシャル差をつくることにより信号電荷を順次転送する。
なお、外部入力による転送クロックφ１、φ２のクロック幅は、外部回路の特性等によって一定の変動を伴うものである。
【００１１】
また、転送電極部１の最終段の電極（１ｎ）には、図１に示す内部ドライバによってバイアスされた転送クロックφＬＨが供給されており、前段の電荷蓄積領域から転送された信号電荷を最終段の電荷蓄積領域（２ｍ−１、２ｍ）を介して後段の電荷出力部３に転送するものである。
この最終段の転送クロックφＬＨは、後述する内部ドライバによってバイアスされているため、外部入力による電源電圧ＶＤＤの変動によっては変動するものの、外部入力による転送クロックφ１、φ２の変動には影響を受けず、一定のクロック振幅を有するものとなっている。
【００１２】
また、電荷転送部２の後段に設けられた電荷出力部３の電極３４には、ＨＯＧバイアスが供給され、電荷転送部２から転送された信号電荷を順次出力するようになっている。
このＨＯＧバイアスは、この転送レジスタに外部から印加される電源電圧ＶＤＤを所定の分圧抵抗（図示せず）によって分圧することにより与えられている。したがって、この転送レジスタに供給される電源電圧ＶＤＤの変動によって変動するものである。
【００１３】
また、図１に示す内部ドライバ４は、この転送レジスタの各部の制御を行うために設けられたものであり、その一部を転送電極部１の最終段の電極（１ｎ）に供給する転送クロックφＬＨをバイアスするバイアス手段として用いたものである。
この内部ドライバ４は、複数のＣＭＯＳトランジスタ４２によって構成されており、電源電圧ＶＤＤを分圧抵抗Ｒ１、Ｒ２によって分圧した電源電圧（５Ｖ）が供給されている。そして、外部入力による転送クロックφＬＨ’（例えばφ１を用いる）に基づいて、ＣＭＯＳトランジスタ４２がオン、オフ動作し、０Ｖ−５Ｖの転送クロックφＬＨを出力し、最終段の電極（１ｎ）のゲート部に供給する。
【００１４】
この転送クロックφＬＨのバイアス値０Ｖ−５Ｖは、予め転送クロック電圧として定められている電圧であるが、外部入力された転送クロックφＬＨ’は、外部の回路特性等の影響によって適正なバイアス値をもたない場合があり、特にハイバイアス値が５Ｖより一定以上低下したときには、この転送クロックφＬＨ’をそのまま用いた場合、上述の従来例で説明したように、クロック振幅の低下によって取り扱い電荷量の低下を招いてしまう。
そこで本例では、転送クロックφＬＨを内部レジスタでバイアスすることにより、適正なバイアス値０Ｖ−５Ｖを有する転送クロックφＬＨを生成して、クロック振幅の低下による取り扱い電荷量の低下を防止する。
これにより、外部入力による転送クロックφ１、φ２等のクロック振幅の変動に抗して取り扱い電荷量の低下を防止できる。
【００１５】
また、電源電圧ＶＤＤが変動した場合にも、その変動に応じて分圧値が変動するため、転送クロックφＬＨによる最終段の電荷蓄積領域２ｍのポテンシャルと出力クロックφＨＯＧによる電荷出力部３のポテンシャルとは一定のバランスを維持できる。これにより、電源電圧ＶＤＤの変動に抗して取り扱い電荷量の低下を防止できる。
したがって、本形態の転送レジスタでは、最終段の電荷蓄積領域２ｍと電荷出力部３との間で信号電荷の適正な取り扱い電荷量を確保でき、良好なリニアリティを維持することができる。
【００１６】
図３は、本発明の第２の実施の形態による転送レジスタの内部ドライバの概要を示す説明図である。また、図４は、本発明の第２の実施の形態による転送レジスタの最終段部分の構成を示す説明図であり、図４（Ａ）は転送電極部１の各電極を示し、図４（Ｂ）は電荷転送部２の各電荷蓄積領域に転送される信号電荷のポテンシャルを示している。なお、図３及び図４において、図１及び図２と共通の構成については同一の符号を付してある。
【００１７】
本形態の転動レジスタは、上述した内部ドライバ４において、電源電圧ＶＤＤの分圧抵抗Ｒ１、Ｒ２の分圧比を変えることにより、転送クロックφＬＨのハイバイアス値を５Ｖから５．５Ｖに変更したものである。
本形態においても、転送クロックφＬＨのバイアス値は０Ｖ−５Ｖと定められているが、本形態では、この予め定められたハイバイアス値よりも大きい５．５Ｖでバイアスした転送クロックφＬＨによって最終段の電荷蓄積領域２ｍを駆動することにより、転送クロックの振幅をさらに拡張し、図４（Ｂ）に示すように、電荷蓄積領域２ｍのポテンシャルをさらに深い位置まで延長し、取り扱い電荷量をさらに増大させるようにしたものである。
なお、その他は上述した第１の形態と同様であるので説明は省略する。
【００１８】
このような本形態の転送レジスタにおいても、転送クロックφＬＨを内部レジスタでバイアスすることにより、より十分なバイアス値０Ｖ−５．５Ｖを有する転送クロックφＬＨを生成して、クロック振幅の低下による取り扱い電荷量の低下を防止でき、さらに取り扱い電荷量の増大を図ることができる。
また、電源電圧ＶＤＤが変動した場合にも、その変動に応じて分圧値が変動するため、転送クロックφＬＨによる最終段の電荷蓄積領域２ｍのポテンシャルと出力クロックφＨＯＧによる電荷出力部３のポテンシャルとは一定のバランスを維持できる。これにより、電源電圧ＶＤＤの変動に抗して取り扱い電荷量の低下を防止できる。
したがって、本形態の転送レジスタでは、最終段の電荷蓄積領域２ｍと電荷出力部３との間で信号電荷の適正な取り扱い電荷量を確保でき、良好なリニアリティを維持することができる。
【００１９】
【発明の効果】
以上説明したように本発明の転送レジスタでは、電荷転送部の各電荷蓄積領域に対応する転送電極のうち、少なくとも最終段の電荷蓄積領域に供給する転送クロックを電源電圧に基づいて所定の電圧にバイアスして供給するバイアス手段を設けた。
したがって、外部入力による電源電圧の変動や転送クロックの振幅変動にかかわらず、最終段の電荷蓄積領域のポテンシャルを電源電圧に対応して一定に保持できるので、最終段の電荷蓄積領域と電荷出力部との間で信号電荷の適正な取り扱い電荷量を確保でき、良好なリニアリティを維持することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による転送レジスタの内部ドライバの概要を示す説明図である。
【図２】本発明の第１の実施の形態による転送レジスタの最終段部分の構成を示す説明図であり、（Ａ）は転送電極部の各電極を示し、（Ｂ）は電荷転送部の各電荷蓄積領域に転送される信号電荷のポテンシャルを示す。
【図３】本発明の第２の実施の形態による転送レジスタの内部ドライバの概要を示す説明図である。
【図４】本発明の第２の実施の形態による転送レジスタの最終段部分の構成を示す説明図であり、（Ａ）は転送電極部の各電極を示し、（Ｂ）は電荷転送部の各電荷蓄積領域に転送される信号電荷のポテンシャルを示す。
【図５】従来の転送レジスタの最終段部分の構成を示す説明図であり、（Ａ）は転送電極部の各電極を示し、（Ｂ）は電荷転送部の各電荷蓄積領域に転送される信号電荷のポテンシャルを示す。
【図６】図５に示す従来の転送レジスタにおいて電源電圧の変動及びクロックの振幅低下により取り扱い電荷量が低下した状態を示す説明図であり、（Ａ）は転送電極部の各電極を示し、（Ｂ）は電荷転送部の各電荷蓄積領域に転送される信号電荷のポテンシャルを示す。
【符号の説明】
１……転送電極部、１ｎ−２、１ｎ−１、１ｎ、３４……電極、２……電荷転送部、２ｍ−４、２ｍ−３、２ｍ−２、２ｍ−１、２ｍ……電荷蓄積領域、３……電荷出力部、４……内部ドライバ、４２……ＣＭＯＳトランジスタ。
【図１】
0004491877.tif 000002
【図２】
0004491877.tif 000003
【図３】
0004491877.tif 000004
【図４】
0004491877.tif 000005
【図５】
0004491877.tif 000006
【図６】
0004491877.tif 000007