(57)【特許請求の範囲】
【請求項１】
ダミーパターンレイアウトと、ダミーメタルの挿入対象である配線パターンレイアウトとに対して比較ＤＲＣ処理を施すことにより、同一配線幅の配線メタルに流される信号の特性に応じてダミーメタルの離間距離を変更し、かつ配線メタルに信号名が添付されているときには信号名が添付されていないときに比べて上記離間距離が大きくなるようにダミーメタルを挿入し、さらに前記ダミーメタルのうちフローティングタイプのダミーメタルに対し端子名を付加するダミーメタルの挿入工程と、
前記ダミーメタルの挿入工程の後でパターンレイアウトを検証する工程と、
前記フローティングタイプのダミーメタルに任意の信号及び電位を付加するポストレイアウト検証工程と
を含むレイアウト設計工程を有するとともに、
前記レイアウト設計工程の後でレティクル製作データを作成する工程を有する半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＰプロセス等により配線メタルないしダミーメタルが平坦化される半導体集積回路装置と、該半導体集積回路装置におけるダミーメタルの挿入方法とに関するものである。
【０００２】
【従来の技術】
一般に、半導体集積回路装置の高集積化を図るために、低抵抗でありかつマイグレーション耐性の高いＣｕ（銅）で配線層を形成するようにした多層配線製造プロセスでは、ＣＭＰ（Chemical Mechanical Polishing）技術を利用したダマシン法によるプロセスフロー（ダマシンプロセス）が広く用いられている。
【０００３】
図１２に、ダマシンプロセスの１つであるデュアルダマシンプロセス（Dual Damascene Process）による従来の配線層形成手法の一例を示す。
図１２に示すように、この配線層形成手法では、まず工程１で、複数（３層）の層間膜１０１と、複数（２層）のレジスト１０２と、Ｃｕ層１０３とからなる半導体装置の上面に、所定のパターンを伴ったバリア層１０４を形成する（トレンチ・リソグラフィ工程）。続いて、工程２で、最上の層間膜１０１に対してエッチングを施し、この層間膜１０１に穴部（溝部）を形成した上で、バリア層１０４を除去する（トレンチ・エッチング／ストリップ工程）。
【０００４】
次に、工程３で、半導体装置の上面に、所定のパターンを伴ったバリア層１０４を形成する（ヴィア・リソグラフィ工程）。続いて、工程４で、上から２番目の層間膜１０１に対してエッチングを施し、この層間膜１０１に穴部（溝部）を形成した上で、バリア層１０４を除去する（ヴィア・エッチング／ストリップ工程）。これにより、Ｃｕ層１０３の上面の一部が露出する。そして、工程５で、最上の層間膜１０１の穴部（溝部）と、上から２番目の層間膜１０１の穴部（溝部）とにＣｕ（配線物質）を充填して、Ｃｕ配線層１０３を形成する（Ｃｕ充填工程）。
【０００５】
最後に、工程６で、半導体装置の上面にＣＭＰ法による研磨処理を施し、半導体装置の上面のＣｕ配線層１０３を平坦化する（ＣＭＰ工程）。なお、ＣＭＰ法とは、研磨剤を流動させながら、回転している半導体装置（ウエハ）と研磨布とをこすりあわせて、半導体装置上面の凸部を研磨し、半導体装置上面の配線層の平坦化を達成するといった研磨手法である。
【０００６】
【発明が解決しようとする課題】
ところで、一般に、ＣＭＰ法によるメタル層の平坦化では、メタル層のパターン面積やメタル層の配置密度の態様によっては、ディッシングと呼ばれる不具合が生じる。ここで、ディッシングとは、メタル層のパターン面積が大きいときに、ＣＭＰによりメタル層の中央部に皿状の窪みが発生して、平坦性が損なわれるといった現象である。
【０００７】
例えば、図１３に示すように、層間膜１０１に、パターン面積が異なるＣｕ層１０３が埋め込まれている場合、パターン面積が小さいＣｕ層１０３（右側）ではその表面は平坦であるが、パターン面積が大きいＣｕ層１０３（左側）では、その上面に皿状の窪みが生じる。
【０００８】
ここで、半導体装置ないしメタル配線の表面の平坦性を保つには、とくに設計段階で、メタル層を、適切な面積で均一に配置（レイアウト）するのが有効である。そこで、半導体集積回路装置のパターンレイアウトにおいては、一般に、本来のデバイスを構成し又はデバイス間を接続するメタル層、あるいは電源供給のためのメタル層（以下、「配線メタル」という。）に対して、ダミーメタルと呼ばれる格別な機能を有しないメタル層を追加し、メタル層の疎密の発生を避けた均一なパターンレイアウトが達成されるようにしている。
【０００９】
以下、図１４（ａ）、（ｂ）と図１５（ａ）、（ｂ）とを参照しつつ、ダミーメタルを備えた半導体装置におけるメタル層のパターンレイアウトを具体的に説明する。
一般に、メタル層のパターンレイアウトの均一性は、その製造プロセスにおいて、メタル占有率という指標でもってデザインルールとして定義される。そして、メタル層のレイアウト設計は、ＤＲＣ（デザイン・ルール・チェック）により、ＣＡＤを用いてその適切性が確認される。
【００１０】
ダミーメタルとしては、２つのタイプのものがある。その１つは、フローティングタイプのダミーメタルである。これは、通常の配線メタルとの接続関係を持たないメタル層である。その形状は、大抵、正方形や長方形などといった単純な矩形である。もう１つは、シールディングタイプのダミーメタルである。これは、電源又はグランドに接続関係を持つメタル層を、通常の配線メタルの間に挿入したものである。
【００１１】
ここで、フローティングタイプのダミーメタルは、ＤＲＣなどによるＣＡＤ処理で容易に挿入することができる。しかし、ダミーメタルがフローティング状態であるので、通常の配線とのカップリング等による寄生容量に起因する半導体回路装置の性能ないし機能の低下が懸念されるので、通常の配線メタルに影響を及ぼさない範囲で挿入される。
【００１２】
シールディングタイプのダミーメタルでは、メタルの電位が固定される。このため、通常の配線メタルへのカップリング等の影響を、レイアウトデータに基づいてＬＰＥ（レイアウト寄生デバイス抽出）によるポストレイアウトシミュレーション等のＣＡＤ検証により正確に検証することができる。しかし、その挿入には、電気的接続関係を維持する必要があるので、挿入作業は困難である。
なお、いずれのダミーメタルにおいても、配線メタルの混雑度や配線メタルとの離間距離、すなわち配線メタルからの距離の差異により、均一なレイアウトは困難となることが多く、このため局所的にはメタル占有率が未達成となることが多いといった問題がある。
【００１３】
以下、フローティングタイプのダミーメタルの従来の挿入手法の一例を説明する。
図１４（ａ）は、ダミーメタル挿入前におけるパターンレイアウト（配線メタルレイアウト）を示している。図１４（ａ）に示すように、データ領域１１３内には、複数の配線メタル１１４が配置されている。なお、データ領域１１３の下側又は左側の目盛は、デザインルールを表す目盛りである。ここで、配線メタル１１４は、１目盛幅ないし１目盛間隔で配置することができる。
【００１４】
図１４（ｂ）は、ダミーメタルの基準パターン（単位パターン）を示している。この例では、配線メタル１１４と同一層であるダミーメタル１１１は、横方向が６目盛であり、縦方向が２目盛の長方形のものである。このダミーメタル１１１に対しては、横方向が１４目盛であり、縦方向が１０目盛である長方形のダミーメタル配置制限領域１１２（一点鎖線）が設定される。このダミーメタル配置制限領域１１２では、配線メタル１１４のデザインルール配線間隔（１目盛）に対して、４目盛の間隔の配置制限距離（離間距離）が設定されている。この領域内に配線メタル１１４が存在する場合、ダミーメタル１１１は配置することができない。このルールは、配線メタル１１４にカップリング等の容量の影響を認めない範囲で、デザインルールに比べて大きい間隔で設定されている。
【００１５】
図１５（ａ）は、図１４（ｂ）に示すダミーメタルの基準パターンを、単純に行列構造のアレイに重ねて配置した中間段階のパターンレイアウトを示している。
また、図１５（ｂ）は、上記ダミーメタル配置制限にかからない（配置可能条件満たす）ダミーメタル１１１のみを残した、ダミーメタル挿入後の最終のパターンレイアウトを示している。図１５（ｂ）から明らかなとおり、６か所にダミーメタル１１１が挿入されている。
【００１６】
しかしながら、この従来のダミーメタルの挿入手法では、図１５（ｂ）から明らかなとおり、ダミーメタル配置制限により、▲１▼、▲２▼、▲３▼、▲４▼及び▲５▼で示す局所的な領域には、ダミーメタル１１１が配置されない。このため、均一なメタルパターンレイアウトを実現することができないといった問題がある。
【００１７】
図１６に、従来技術にかかるレイアウト設計からレティクル製作に至る半導体集積回路装置のレイアウト設計工程ないしダミーメタル挿入工程を示す。なお、このレイアウト設計工程は、ステップＴ１〜Ｔ４からなるレイアウト設計前工程と、ステップＴ５〜Ｔ７からなるレイアウト後工程とに大別される。
【００１８】
図１６に示すように、レイアウト設計前工程では、まず、マニュアル又は自動でレイアウト（配線メタルレイアウト）を作成する（ステップＴ１）。続いて、このレイアウトを、ＤＲＣ（デザイン・ルール・チェック）又はＬＶＳ（レイアウトvs回路チェック）で検証する（ステップＴ２）。次に、ポストレイアウト検証（ＬＰＥ）を行い、トランジスタデバイスの配置、配線の抵抗及び容量を検証する（ステップＴ３）。これにより、ｇｄｓフォーマットのレイアウトデータが得られる（ステップＴ４）。
【００１９】
レイアウト設計後工程においては、まずＯＰＣ（光近接効果補正）処理を行い、パターン追加を行う（ステップＴ５）。続いて、レティクル製造装置へのフォーマット変換であるＥＢ処理を行い、ダミーメタルを挿入する（ステップＴ６）。ここで、ダミーメタルは、レイアウト設計前工程でのダミーメタル追加データ量の増加による設計検証負荷を軽減するため、既存の配線メタルに影響を与えない範囲で、半導体集積回路の全体レベルで挿入される。さらに、ｇｄｓフォーマット（通常のレイアウトフォーマット）を、ＭＥＢＥＳフォーマット等のレティクル製造装置専用フォーマットに変換し、レティクル製作データを作成する（ステップＴ７）。
【００２０】
ここで、もしレイアウト設計前工程でダミーメタルを挿入すれば、そのデータ量が増加し、あるいはその挿入作業の負担が増加するなどといった不具合が生じる。しかし、最終段階でダミーメタルを挿入した場合は、専用データフォーマットへのデータ変換が行われていることもあり、ＤＲＣやＬＶＳなどのＣＡＤソフトウエアは、デザインルール違反やショートなどの不具合を、全データに対して検出することができない。また、この場合、ダミーメタルの挿入の配線メタルへの影響や、カップリング増加による伝播遅延時間増加に起因する信号性能劣化などを招くおそれがある。したがって、前述のように、ダミーメタルは、既存配線メタルに影響を与えない範囲で、できる限りマージンを持った広い間隔で挿入しなければならず、このため局所的にメタル占有率が低下することが多くなるといった問題がある。
【００２１】
本発明は、上記従来の問題を解決するためになされたものであって、可及的に多くのダミーメタルを容易に挿入することができ、局所的なメタル占有率の低下を防止することができ、またダミーメタルの挿入による既存配線メタル信号の性能の劣化を防止することができる手段を提供することを解決すべき課題ないしは目的とする。
【００２２】
【課題を解決するための手段】
上記課題を解決するためになされた本発明にかかる半導体集積回路装置は、いずれも、ダミーメタルと配線メタルとの離間距離が、予め設定された配置制限距離以下となる位置にはダミーメタルが配置されないようになっていることを基本的特徴とするものである。
【００２３】
本発明の第１の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、配置制限距離が、ダミーメタルと隣り合う配線メタルの幅により異なることを特徴とする。
【００２４】
本発明の第２の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、ダミーメタルと隣り合う配線メタルが電源ラインであるときには、電源ラインでない場合に比べて、該ダミーメタルと該配線メタルとの配置制限距離が小さい値に設定されることを特徴とする。
【００２５】
本発明の第３の態様にかかる半導体集積回路装置は、本発明の第２の態様にかかる半導体集積回路装置において、ダミーメタルと隣り合う配線メタルが電源ラインであるときには、該ダミーメタルと該配線メタルとが当接して配置されることができる一方、該配線メタルが電源ラインでないときには、該ダミーメタルと該配線メタルとが離間して（フローティングで）配置されることを特徴とする。
【００２６】
本発明の第４の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、配置制限距離が、ダミーメタルと隣り合う配線メタルに添付された属性により異なることを特徴とする。
【００２７】
本発明の第５の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、配置制限距離が、ダミーメタルと隣り合う配線メタルに添付された信号名により異なることを特徴とする。
【００２８】
本発明の第６の態様にかかる半導体集積回路装置は、本発明の第１〜第５の態様のいずれか１つにかかる半導体集積回路装置において、ダミーメタルに端子名が添付されていることを特徴とする。
【００２９】
本発明の第７の態様にかかるダミーメタルの挿入方法は、本発明の第１〜第６の態様のいずれか１つにかかる半導体集積回路装置におけるダミーメタルの挿入方法であって、ダミーパターンレイアウトと、ダミーメタルの挿入対象である配線パターンレイアウトとに対して比較ＤＲＣ処理を施すことにより、ダミーメタルの挿入を行うことを特徴とする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を具体的に説明する。
図１は、本発明にかかるレイアウト設計からレティクル製作に至る半導体集積回路のレイアウト設計工程ないしダミーメタル挿入工程を示すフローチャートである。以下、このレイアウト設計工程ないしダミーメタル挿入工程を、具体的に説明する。図１に示すように、本発明にかかるレイアウト設計工程は、ステップＳ１〜Ｓ６からなるレイアウト設計前工程と、ステップＳ７〜Ｓ９からなるレイアウト設計後工程とに大別される。
【００３１】
本発明にかかるこのレイアウト設計工程ないしダミーメタル挿入工程は、要するに、図１６に示す従来技術にかかるレイアウト設計工程ないしダミーメタル挿入工程のレイアウト設計前工程に、ダミーレイアウト生成ステップと、比較ＤＲＣステップとを追加する一方、レイアウト設計後工程のＥＢ処理におけるダミーメタルの挿入を削除した点に特徴がある。
【００３２】
具体的には、まず、ダミーメタル挿入の対象となる配線メタルレイアウト（レイアウト）を作成する（ステップＳ１）。この配線メタルレイアウトの作成は、自動配置配線又はマニュアルによるレイアウト作成であるが、その具体的な手法はどのようなものでもよい。すなわち、本発明にかかるレイアウト設計手法ないしダミーメタル挿入手法は、かかる配線メタルレイアウトの作成手法には依存しない。
【００３３】
そして、ステップＳ１と並行して、あるいはこれと前後して、基準ダミーメタルパターン（ダミーレイアウト）を作成する（ステップＳ２）。
図２に、かかる基準ダミーメタルパターンの一例を示す。図２に示すように、この基準ダミーメタルパターンは、ダミーメタル１とダミーメタル配置制限領域２とからなる矩形の基準パターン（単位パターン）を、縦方向と横方向とに配列して、全体として矩形状にしたものである。すなわち、このダミーメタルレイアウトは、基準パターンを、少なくとも、ステップＳ１で作成される配線メタルレイアウトの領域にアレイ状に配置したものである。
【００３４】
次に、前記のステップＳ１で作成された配線メタルレイアウト（レイアウト）と、ステップＳ２で作成された基準ダミーメタルパターン（ダミーレイアウト）とに基づいて、比較ＤＲＣ処理によりレイアウトデータを抽出し、配線メタル層の存在しない部分のダミーメタルレイアウトを生成する（ステップＳ３）。ここで、比較ＤＲＣは、後で詳しく説明するルールファイルに従って、ＤＲＣ（デザイン・ルール・チェック）やＬＶＳ（レイアウトvs回路図）を実施するレイアウト検証ツール（例えば、Cadence社製「Dracula」、MentorGraphics社製「Calibre」、Avanti社製「Heacules」等）を用いて、ＣＡＤ処理により行う。そして、配線メタルレイアウトにダミーメタルレイアウトを配置すれば、パターンレイアウトが完成する。
【００３５】
続いて、このパターンレイアウトを、ＤＲＣ（デザイン・ルール・チェック）又はＬＶＳ（レイアウトvs回路チェック）で検証する（ステップＳ４）。そして、ポストレイアウト検証（ＬＰＥ）を行い、トランジスタデバイスの配置、配線の抵抗及び容量を検証する（ステップＳ５）。これにより、ｇｄｓフォーマットのパターンレイアウトデータが得られる（ステップＳ６）。
【００３６】
レイアウト設計後工程においては、まずＯＰＣ（光近接効果補正）処理によりパターン追加を行う（ステップＳ７）。続いて、レティクル製造装置へのフォーマット変換であるＥＢ処理を行う（ステップＳ８）。なお、ここでは、図１６に示す従来技術にかかるレイアウト設計手法とは異なり、ダミーメタルは挿入しない。さらに、ｇｄｓフォーマット（通常のレイアウトフォーマット）を、ＭＥＢＥＳフォーマット等のレティクル製造装置専用フォーマットに変換し、レティクル製作データを作成する（ステップＳ９）。
【００３７】
ところで、ステップＳ３で用いられるルールファイルとしては、種々のものを用いることができる。以下、このようなルールファイルの具体例を説明する。なお、半導体集積回路装置における配線メタルとしては、一般に、例えば次のようなものが存在する。
（Ａ）配線効率を考慮したデザインルールの最小幅の、あるいは間隔を基準とした通常の配線メタル。
（Ｂ）配線の抵抗値を下げ、カップリング容量を考慮した、通常の配線メタルより幅の広い間隔を採用したクロック信号などの優先配線メタル。
（Ｃ）電源供給のための、幅の広い電源メタル。
【００３８】
（１）  ルールファイル１
ルールファイル１は、ダミーメタルと配線メタルとの離間距離（配置間隔）の制限値、すなわちダミーメタルの配置制限距離を、配線メタルの種類によらず、すなわち配線メタルが上記配線種（Ａ）、（Ｂ）、（Ｃ）のいずれであるかによらず、配線メタルの幅により変更する（変化させる）ことを特徴とする。
【００３９】
このルールファイル１を実施する場合は、図１に示すステップＳ３におけるＤＲＣ用ルールにおいて、特定の値で配線メタルをアンダーサイズした後、同値又はそれ以上でオーバサイズするといったサイジング・ルールでデータ処理を施すことにより、配線メタル幅に応じてダミーメタルの配置制限距離ないし離間距離（配置間隔）を変更することが可能である。
【００４０】
図３（ａ）〜（ｃ）と図４（ａ）、（ｂ）に、ルールファイル１を用いた場合におけるパターンレイアウトの一例を示す。ここで、図３（ａ）は、ダミーメタル挿入前のパターンレイアウト（すなわち、配線メタルレイアウト）を示している。図３（ｂ）は、基準パターン（単位パターン）を示している。図３（ｃ）は、図３（ａ）に示すパターンレイアウトに、図３（ｂ）に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図４（ａ）は、ダミーメタル挿入後のパターンレイアウトを示している。図４（ｂ）は、ルールファイル１における、基準パターンのダミーメタル配置制限領域（ダミーメタルの配置制限距離）を変更する際の変更ルールを示している。
【００４１】
この例では、図３（ａ）に示すダミーメタル挿入前のパターンレイアウトデータと、図２に示す基準ダミーメタルパターンとに、比較ＤＲＣ処理を施した結果が、図４（ａ）に示すパターンレイアウトである。その際、図４（ｂ）に示すル変更ールを適用する。図４（ｂ）に示す変更ルールでは、１目盛幅又は２目盛幅の配線メタル４については、配置制限距離を４目盛とし、４目盛幅の配線メタル４については、配置制限距離を１目盛としている。この変更ルールを用いることにより、例えば図１５（ｂ）に示す従来技術にかかるパターンレイアウトではダミーメタルが配置されない▲１▼、▲２▼及び▲４▼の領域にも、ダミーメタル１を追加・挿入することができる。
【００４２】
このルールファイル１によれば、通常の配線メタル、クロック信号等の優先配線メタル、電源メタル等と、ダミーメタル１との離間距離ないし配置制限距離を上記変更ルールに従って変更することにより、該離間距離が一律である従来のダミーメタル配置手法に比べて、局所的な領域を含めたメタル占有率を向上させることができる。また、ＣＭＰプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。さらに、優先配線メタルに対するダミーメタル１の配置制限距離を大きく設定して区別することができるので、ダミーメタル配置におけるカップリング容量の発生による信号伝播遅延時間の増加に起因する半導体集積回路装置の動作性能劣化を防止することができる。
【００４３】
（２）  ルールファイル２
ルールファイル２は、電源ライン以外の通常の配線メタルについてはルールファイル１の場合と同様であるが、電源ラインである配線メタル（電源メタル）については、ダミーメタルと配線メタルとの配置距離を、通常の配線メタルの場合に比べて小さくすることを特徴とする。
【００４４】
このルールファイル２では、電源メタルが特定幅である場合、ルールファイル１の場合と同様のサイジング・ルールでデータ処理を施し、電源メタルを抽出する。あるいは、ＬＶＳ的手法により、電源端子名を認識させ、そのメタルとＶＩＡホールとを含めた接続性を認識させることにより、電源メタルを抽出し、電源メタルとそれ以外の配線メタルとで、ダミーメタルの配置制限距離を変更する。
【００４５】
図５（ａ）〜（ｃ）と図６（ａ）、（ｂ）とに、ルールファイル２を用いた場合におけるパターンレイアウトの一例を示す。ここで、図５（ａ）は、ダミーメタル挿入前のパターンレイアウトを示している。図５（ｂ）は、基準パターンを示している。図５（ｃ）は、図５（ａ）に示すパターンレイアウトに、図５（ｂ）に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図６（ａ）は、ダミーメタル挿入後のパターンレイアウトを示している。図６（ｂ）は、ルールファイル２における、基準パターンのダミーメタル配置制限領域を変更する際の変更ルールを示している。
【００４６】
このルールファイル２では、電源メタル５は、配線幅にかかわりなく、配置制限を１目盛としている。この場合、図６（ａ）から明らかなとおり、図１５（ｂ）に示す従来技術にかかるパターンレイアウトではダミーメタルが配置されない▲１▼、▲２▼、▲３▼及び▲４▼の領域にもダミーメタル１を追加・挿入することができる。したがって、ルールファイル１による場合（図４（ａ））にはダミーメタルを配置することができなかった図１５（ｂ）中の▲３▼の領域にも、ダミーメタル１を追加・挿入することができる。
【００４７】
ルールファイル２によれば、電源メタル５は信号伝播配線ではないので、ダミーメタル１の配置制限距離を狭くすることにより、ルールファイル１の場合と同様に、配置制限距離が一律である従来のダミーメタル配置手法に比べて、局所的な領域を含めたメタル占有率を向上させることができる。また、ＣＭＰプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。
【００４８】
（３）ルールファイル３
ルールファイル３は、ルールファイル２の場合と同様に、ダミーメタルと配線メタルとの離間距離（ダミーメタルの配置制限距離）を、通常の配線メタルについてはルールファイル１の場合と同様に変化させるとともに、、電源メタルについては通常の配線メタルの場合に比べて小さくする。そして、電源メタルの場合は、ダミーメタルを電源メタルと接するようにして配置する。
【００４９】
図７（ａ）〜（ｃ）と図８（ａ）、（ｂ）とに、ルールファイル３を用いた場合におけるパターンレイアウトの一例を示す。ここで、図７（ａ）は、ダミーメタル挿入前のパターンレイアウトを示している。図７（ｂ）は、基準パターンを示している。図７（ｃ）は、図７（ａ）に示すパターンレイアウトに、図７（ｂ）に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図８（ａ）は、ダミーメタル挿入後のパターンレイアウトを示している。図８（ｂ）は、ルールファイル３におけるダミーメタル配置制限領域を変更する際の変更ルールを示している。
【００５０】
このルールファイル３では、電源メタル５は、配線幅にかかわりなく配置制限を１目盛としているので、ルールファイル２の場合と同様にダミーメタル１を挿入することができる。さらに、ダミーメタル１を電源メタル５と接するようにしているので、図８（ａ）から明らかなとおり、ルールファイル２の場合に比べて、図１５（ｂ）中の▲４▼、▲５▼の領域のダミーメタル１の面積が増加している。
【００５１】
ルールファイル３によれば、ダミーメタル１を電源メタル５に当接させるようにしているので、ルールファイル２の場合よりも多くのダミーメタル１を追加・挿入することができる。また、電源メタル５にダミーメタルを当接させて配置することにより、局所的ではあるが電源配線の幅を拡大することができるので、局所的な電源補強を達成することができる。これにより、ストレスマイグレーション耐性を向上させることができる。さらに、ダミーメタル１と当接して配置された電源メタル５は、電源電流許容量を増加させるので、エレクトロマイグレーションに対する耐性も向上させることができる。
【００５２】
（４）ルールファイル４
ルールファイル４は、ダミーメタルと配線メタルとの離間距離（ダミーメタルの配置制限距離）を、配線メタルに特定の属性が添付されているときには、該属性が添付されていないときに比べて大きくすることを特徴とする。なお、属性は、データタイプ又はカバーレイヤなどで設定される。
【００５３】
図９（ａ）〜（ｃ）と図１０（ａ）、（ｂ）とに、ルールファイル４によるパターンレイアウトの一例を示す。ここで、図９（ａ）は、ダミーメタル挿入前のパターンレイアウトを示している。図９（ｂ）は、基準パターンを示している。図９（ｃ）は、図９（ａ）に示すパターンレイアウトに、図９（ｂ）に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図１０（ａ）は、ダミーメタル挿入後のパターンレイアウトを示している。図１０（ｂ）は、ルールファイル４における基準パターンのダミーメタル配置制限領域を変更する変更ルールを示している。
【００５４】
図１０（ａ）から明らかなとおり、このルールファイル４では、図１５（ｂ）に示す従来技術にかかるパターンレイアウトではダミーメタルが配置されない▲１▼、▲２▼、▲３▼及び▲４▼の領域にも、ダミーメタル１を追加・挿入することができる。
【００５５】
ルールファイル４によれば、特定の属性（信号属性）が添付された配線メタル６については、その属性に応じて、ダミーメタル１の配置制限距離が変更される。これにより、同一の配線幅でも、ダミーメタル１の挿入により、カップリング等の影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でもダミーメタル１の挿入率の高い部分を実現することができる。これは、とくに、クロック、バス等に有効である。
【００５６】
（５）ルールファイル５
ルールファイル５は、ダミーメタルと配線メタルとの離間距離（ダミーメタルの配置制限距離）を、配線メタルに特定の信号名が添付されているときに、信号名が添付されていないときに比べて大きくすることを特徴とする。なお、属性は、データタイプ又はカバーレイヤなどで設定される。
【００５７】
この場合、特定の信号名が添付されている配線メタルでは、ルールファイル４における特定の属性が添付されているいて配線メタル６と同様の結果となる。他方、配線メタルに特定の信号名が添付されていないときには、ルールファイル４において配線メタルに特定の属性が添付されていないときと同様の結果となる。
【００５８】
以上のとおり、種々のルールファイルを用いることができる。なお、ルールファイル１〜３を用いる場合は、生成されたダミーメタル１に任意の端子名を付加してもよい。
図１１に、ルールファイル１を用いた場合において、ダミーメタル１に端子名「Ｚ」を付加した例を示す。
【００５９】
ところで、例えば前記のルールファイル５によれば、ポストシミュレーションにおいて、フローティングタイプのダミーメタル寄生容量を考慮することは困難である。しかし、この図１に示すレイアウト設計手法ないしダミーメタル挿入手順におけるＤＲＣ処理等のレイアウトデザイン工程において、ダミーメタル１を挿入するときに、このダミーメタル１に端子名を付加すれば、ポストシミュレーションでダミーメタル１に任意の信号、電位等を付加することができる。したがって、ダミーメタル１を最悪、最良、標準等の条件に設定して、通常の配線メタル、優先配線メタルへの影響を配慮した検証が可能となる。
【００６０】
また、配線メタルに特定の信号名が添付された場合、その属性に応じて、ダミーメタル１の配置制限距離を変更することにより、同一の配線幅でも、ダミーメタル１の挿入により、カップリング等の影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でも、ダミーメタル１の挿入率の高い部分を実現することができる。これは、とくに、クロック、バス等に有効である。
【００６１】
このように、図１に示すレイアウト設計手法ないしダミーメタル挿入手法によれば、ダミーメタル１を自動挿入することにより、ダミーメタル１の挿入によるＤＲＣの不具合、ダミーメタル１の挿入によるショートなどのＬＶＳの不具合を事前に検出することができる。これにより、ダミーメタル１の挿入による既存配線への影響を確認することが可能となる。
【００６２】
さらに、パターンレイアウトが階層的にデザインされている場合、ダミーメタル１の挿入処理をレイアウト階層毎に施すことにより、該階層レイアウトが繰り返し配置されていれば、半導体集積回路全体に対してダミーメタル挿入処理をフラットで実施した場合に比べて、データ量を削減することができる。このため、レイアウト設計後工程での処理時間を短縮することができる。
【００６３】
また、レイアウト設計前工程におけるダミーメタル１の挿入の、例えばレイアウト設計後工程におけるＯＰＣ処理の負荷への影響については、ＯＰＣ処理時に挿入されたルールファイル４を用いた場合におけるダミーメタル１の端子名を認識することにより、又はダミーメタル１に同一のデータを複写して専用のカバーレイヤを利用し、その領域について処理を除外することにより、ＯＰＣ処理の負荷を軽減することができる。
【００６４】
【発明の効果】
以上、本発明によれば、可及的に多くのダミーメタルを容易に挿入することができ、局所的なメタル占有率の低下を防止することができる。また、ダミーメタルの挿入による既存配線メタル信号の性能の劣化を防止することができる。
とくに、本発明の第１の態様によれば、従来のダミーメタル配置手法に比べて、メタル占有率を向上させることができ、ＣＭＰプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。また、ダミーメタル配置におけるカップリング容量の発生に起因する半導体集積回路装置の動作性能劣化を防止することができる。
【００６５】
本発明の第２の態様によっても、本発明の第１の態様の場合と同様に、メタル占有率を向上させることができ、ＣＭＰプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。
【００６６】
本発明の第３の態様によれば、本発明の第２の態様の場合以上にダミーメタルを追加・挿入することができ、ストレスマイグレーション耐性を向上させることができ、さらにエレクトロマイグレーションに対する耐性も向上させることができる。
【００６７】
本発明の第４の態様によれば、配線メタルに添付された特定の属性に応じて、ダミーメタルの配置距離を変更するので、同一の配線幅でも、ダミー挿入により、カップリング等影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でもダミーメタルの挿入率の高い部分を実現することができる。
【００６８】
本発明の第５の態様によれば、配線メタルに添付された特定の信号名に応じて、ダミーメタルの配置距離を変更するので、同一の配線幅でも、ダミー挿入により、カップリング等影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でもダミーメタルの挿入率の高い部分を実現することができる。
【００６９】
本発明の第６の態様によれば、ポストシミュレーションにおいて、ダミーメタルに任意の信号、電位を付加することが可能となる。このため、ダミーメタルを最悪、最良、標準等の条件に設定して、通常の配線メタル、優先配線メタルへの影響を配慮した検証が可能となる。
【００７０】
本発明の第７の態様にかかるダミーメタルの挿入方法によれば、ダミーメタル挿入によるＤＲＣの不具合や、ダミーメタル挿入によるショートなどのＬＶＳ的不具合を事前に検出して、ダミーメタル挿入による既存配線への影響を確認することができる。このため、データ量を削減することができ、処理時間を短縮することができる。
【図面の簡単な説明】
【図１】  本発明にかかるレイアウト設計工程ないしダミーメタル挿入工程のフローチャートである。
【図２】  基準ダミーメタルパターンを示す図である。
【図３】  （ａ）はルールファイル１を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、（ｂ）はダミーメタルの基準パターンを示す図であり、（ｃ）は（ａ）に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。
【図４】  （ａ）はルールファイル１を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、（ｂ）はルールファイル１におけるダミーメタル配置制限領域の変更ルールを示す図である。
【図５】  （ａ）はルールファイル２を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、（ｂ）はダミーメタルの基準パターンを示す図であり、（ｃ）は（ａ）に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。
【図６】  （ａ）はルールファイル２を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、（ｂ）はルールファイル２におけるダミーメタル配置制限領域の変更ルールを示す図である。
【図７】  （ａ）はルールファイル３を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、（ｂ）はダミーメタルの基準パターンを示す図であり、（ｃ）は（ａ）に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。
【図８】  （ａ）はルールファイル３を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、（ｂ）はルールファイル３におけるダミーメタル配置制限領域の変更ルールを示す図である。
【図９】  （ａ）はルールファイル４を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、（ｂ）はダミーメタルの基準パターンを示す図であり、（ｃ）は（ａ）に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。
【図１０】  （ａ）はルールファイル４を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、（ｂ）はルールファイル４におけるダミーメタル配置制限領域の変更ルールを示す図である。
【図１１】  ルールファイル５を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図である。
【図１２】  ＣＭＰによるＣｕ層の形成手法を示す工程図である。
【図１３】  ＣＭＰにより平坦化された広いＣｕ層及び狭いＣｕ層の表面の形状を示す図である。
【図１４】  （ａ）は従来のダミーメタルの挿入手法を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、（ｂ）はダミーメタルの基準パターンを示す図である。
【図１５】  （ａ）は図１４（ａ）に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図であり、（ｂ）は従来のダミーメタルの挿入手法を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図である。
【図１６】  従来のレイアウト設計工程ないしダミーメタル挿入工程のフローチャートである。
【符号の説明】
１…ダミーメタル、２…ダミーメタル配置制限領域、３…データ領域、４…配線メタル、５…電源メタル（電源ラインである配線メタル）、６…属性が添付された配線メタル、１０１…膜間膜、１０２…レジスト、１０３…Ｃｕ層、１０４…バリア層、１１１…ダミーメタル、１１２…ダミーメタル配置制限領域、１１３…データ領域、１１４…配線メタル。
【図１】
0004469539.tif 000002
【図２】
0004469539.tif 000003
【図３】
0004469539.tif 000004
【図４】
0004469539.tif 000005
【図５】
0004469539.tif 000006
【図６】
0004469539.tif 000007
【図７】
0004469539.tif 000008
【図８】
0004469539.tif 000009
【図９】
0004469539.tif 000010
【図１０】
0004469539.tif 000011
【図１１】
0004469539.tif 000012
【図１２】
0004469539.tif 000013
【図１３】
0004469539.tif 000014
【図１４】
0004469539.tif 000015
【図１５】
0004469539.tif 000016
【図１６】
0004469539.tif 000017