(57)【特許請求の範囲】
【請求項１】
半導体セラミック体を用いたセラミック素子と、前記セラミック素子と導通する電極と、前記セラミック素子のうち、少なくとも前記電極が形成されていない部分が覆われるように配設された絶縁体とを備えた半導体セラミック電子部品であって、
前記絶縁体が、ＳｒおよびＷを含む酸化物を含有することを特徴とする半導体セラミック電子部品。
【請求項２】
前記半導体セラミック体が、ＺｎＯを主成分とする半導体セラミック体であることを特徴とする請求項１に記載の半導体セラミック電子部品。
【請求項３】
ＳｒおよびＷを含む酸化物を含有する絶縁体と、
前記絶縁体の内部に配設された、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、
前記接合体の接合面を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴とする請求項１または２に記載の半導体セラミック電子部品。
【請求項４】
ＳｒおよびＷを含む酸化物を含有する絶縁体と、
前記絶縁体の内部に配設された、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体と、
前記半導体セラミック体を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴とする請求項１または２に記載の半導体セラミック電子部品。
【請求項５】
前記ＳｒおよびＷを含む酸化物が、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶であること
を特徴とする請求項１〜４のいずれかに記載の半導体セラミック電子部品。
【請求項６】
ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体が配設されているとともに、該接合体の接合面を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する半導体セラミック電子部品の製造方法であって、
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯを主成分とする半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯと電位障壁を形成する金属酸化化合物の粉体を主成分とする金属酸化化合物粉末をペースト化した金属酸化化合物ペーストを充填する工程と、
(ｄ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｅ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、貫通孔に前記金属酸化化合物ペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｆ)前記積層体を焼成して、内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、接合体の接合面を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｇ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴とする半導体セラミック電子部品の製造方法。
【請求項７】
ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体が配設されているとともに、該半導体セラミック体を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する半導体セラミック電子部品の製造方法であって、
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、バリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｄ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｅ)前記積層体を焼成して、内部に、バリスタ特性を有する半導体セラミック体と、該半導体セラミック体を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｆ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴とする半導体セラミック電子部品の製造方法。
【請求項８】
前記ＳｒおよびＷを含む酸化物が、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶であること
を特徴とする請求項６または７記載の半導体セラミック電子部品の製造方法。
【請求項９】
前記絶縁体となるセラミックグリーンシートを構成する前記絶縁体材料として、ＳｒおよびＷを含む酸化物を予め９００℃〜１１００℃で仮焼した仮焼粉を用い、
前記貫通孔に充填される半導体セラミックペーストおよび金属酸化化合物ペーストを構成する半導体セラミック粉末および金属酸化化合物粉末として、半導体セラミック粉末および金属酸化化合物粉末を予め９００℃〜１１００℃で仮焼した仮焼粉を用いること
を特徴とする請求項６〜８のいずれかに記載の半導体セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体セラミック電子部品およびその製造方法に関し、詳しくは、積層工法および一体焼成工法を用いて製造され、特にＺｎＯを主成分とする半導体セラミック体を用いた半導体セラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
近年、セラミック電子部品は、基板実装の要求から小型化が求められており、チップ型、もしくはセラミック層と内部電極層とが積層されてなる積層型のセラミック電子部品が広く用いられている。
中でも、積層型の電圧非直線抵抗体（以下、単に「非直線抵抗体」という）は近年、携帯電話やその他通信機市場において、ノイズ防護用素子として広く用いられている。これらの通信機の分野ではノイズ防護に必要な特性として、大きなサージ耐量や低い電圧で電圧を抑制する能力が要求されつつある。また、環境問題に対応して、低消費電力に対応するため、実装時の電流リークの抑制に対する要求が高まっている。さらに、回路の高密度化に伴い、より小型で優れた能力を有する素子が要求されるようになるとともに、電子機器数量の伸びに伴い、部品も価格的に安価な素子が要求されるようになっている。
【０００３】
そして、このように小型化された素子においては、外部電極間距離が小さくなるのは当然であり、素子表面に電流が流れやすく、特に半導体素子であるバリスタなどにおいて、はんだ付け時のフラックス等による表面還元や、サージによる表面放電の影響を受けやすいという、素子の表面の絶縁に関する問題点があった。
そこで、ガラスで素子の表面を覆う工法や、焼成時にＳｂなどを反応させて、素子の表面を絶縁化する工法が提案されている。
【０００４】
しかしながら、ガラスで素子表面を覆う工法や焼成時の素子の表面を絶縁化する工法では、ガラスなどの表面絶縁物の均一性を確保することが困難で、小型化すればするほどその均一性が低下するという問題点がある。
【０００５】
また、形成される絶縁物の膜厚が薄いため、ピンホールが発生しやすく、ピンホールからのフラックスや水分の浸透により、素子が腐食や還元を受けて、電気特性の劣化を引き起こすという問題点がある。一方、絶縁物の膜厚を厚くしようとすると、焼成時や、ガラスを焼き付ける段階で試料どうしの合着（くっつき）が発生しやすく、歩留まりが低下するという問題点がある。
【０００６】
また、ガラスで素子の表面を覆う工法や焼成時にＳｂなどを反応させることにより素子の表面を絶縁化する工法において、特にＺｎＯ系半導体材料を含む非直線抵抗体は、粒界への拡散などにより電気特性の変動を招きやすく、特に、ブレークダウン電圧や制限電圧などに悪影響を及ぼすという問題点がある。
【特許文献１】特開平８−３３０１０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本願発明は、上記問題点を解決するものであり、積層工法および一体焼成工法を用いて製造することが可能で、簡便で十分な絶縁性を有する、小型、高性能で、信頼性の高い半導体セラミック電子部品、およびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本願発明（請求項１）の半導体セラミック電子部品は、
半導体セラミック体を用いたセラミック素子と、前記セラミック素子と導通する電極と、前記セラミック素子のうち、少なくとも前記電極が形成されていない部分が覆われるように配設された絶縁体とを備えた半導体セラミック電子部品であって、
前記絶縁体が、ＳｒおよびＷを含む酸化物を含有することを特徴としている。
【０００９】
また、請求項２の半導体セラミック電子部品は、前記半導体セラミック体が、ＺｎＯを主成分とする半導体セラミック体であることを特徴としている。
【００１０】
また、請求項３の半導体セラミック電子部品は、
ＳｒおよびＷを含む酸化物を含有する絶縁体と、
前記絶縁体の内部に配設された、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、
前記接合体の接合面を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴としている。
【００１１】
また、請求項４の半導体セラミック電子部品は、
ＳｒおよびＷを含む酸化物を含有する絶縁体と、
前記絶縁体の内部に配設された、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体と、
前記半導体セラミック体を導電経路が通過するように前記絶縁体の内部に配設された内部電極と、
前記絶縁体の表面に配設された、前記内部電極と導通する外部電極と
を具備することを特徴としている。
【００１２】
また、請求項５の半導体セラミック電子部品は、
前記ＳｒおよびＷを含む酸化物が、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶であること
を特徴としている。
【００１３】
また、本願発明（請求項６）の半導体セラミック電子部品の製造方法は、
ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体が配設されているとともに、該接合体の接合面を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する半導体セラミック電子部品の製造方法であって、
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯを主成分とする半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯと電位障壁を形成する金属酸化化合物の粉体を主成分とする金属酸化化合物粉末をペースト化した金属酸化化合物ペーストを充填する工程と、
(ｄ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｅ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、貫通孔に前記金属酸化化合物ペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｆ)前記積層体を焼成して、内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体と、接合体の接合面を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｇ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴としている。
【００１４】
また、本願発明（請求項７）の半導体セラミック電子部品の製造方法は、
ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体が配設されているとともに、該半導体セラミック体を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する半導体セラミック電子部品の製造方法であって、
(ａ)前記絶縁体となるセラミックグリーンシートとして、ＳｒおよびＷを含む酸化物を含有する絶縁体材料を主成分とする、所定の位置に貫通孔が形成されたセラミックグリーンシートおよび貫通孔が形成されていないセラミックグリーンシートを用意する工程と、
(ｂ)前記貫通孔が形成されたセラミックグリーンシートの貫通孔に、バリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストを充填する工程と、
(ｃ)内部電極形成用の導体パターンが配設されたセラミックグリーンシートを用意する工程と、
(ｄ)貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層して積層体を形成する工程と、
(ｅ)前記積層体を焼成して、内部に、バリスタ特性を有する半導体セラミック体と、該半導体セラミック体を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成する工程と、
(ｆ)前記絶縁体の表面に前記内部電極と導通するように外部電極を形成する工程と
を具備することを特徴としている。
【００１５】
また、請求項８の半導体セラミック電子部品の製造方法は、
前記ＳｒおよびＷを含む酸化物が、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶であること
を特徴としている。
【００１６】
また、請求項９の半導体セラミック電子部品の製造方法は、
前記絶縁体となるセラミックグリーンシートを構成する前記絶縁体材料として、ＳｒおよびＷを含む酸化物を予め９００℃〜１１００℃で仮焼した仮焼粉を用い、
前記貫通孔に充填される半導体セラミックペーストおよび金属酸化化合物ペーストを構成する半導体セラミック粉末および金属酸化化合物粉末として、半導体セラミック粉末および金属酸化化合物粉末を予め９００℃〜１１００℃で仮焼した仮焼粉を用いること
を特徴としている。
【発明の効果】
【００１７】
本願発明（請求項１）の半導体セラミック電子部品は、半導体セラミック体を用いたセラミック素子と、セラミック素子と導通する電極と、セラミック素子のうち、少なくとも電極が形成されていない部分が覆われるように配設された絶縁体とを備えた半導体セラミック電子部品において、絶縁体として、ＳｒおよびＷを含む酸化物を含有するものを用いているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい半導体セラミック電子部品を得ることが可能になる。
【００１８】
本願発明（請求項１）の半導体セラミック電子部品において用いられている、ＳｒおよびＷを含む酸化物を含有する絶縁体は、ＺｎＯ系材料、ＺｎＯ焼結体に対して、熱や電気が加わった場合にも相互拡散しにくい点に特徴がある。
【００１９】
すなわち、上記絶縁体は、焼結の際や、例えば、ＺｎＯを主成分とする半導体セラミック体とＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体に電流・電圧を加えた場合にも相互拡散が生じにくく、特性が良好で、かかる絶縁体を用いることにより、信頼性の高い半導体セラミック電子部品（例えば、非直線抵抗体など）を得ることが可能になる。
【００２０】
また、請求項２の半導体セラミック電子部品のように、半導体セラミック体としてＺｎＯを主成分とする半導体セラミック体を用いることにより、必要とする半導体特性を確保することが可能になり、本願発明をより実効あらしめることができる。
【００２１】
請求項３の半導体セラミック電子部品は、ＳｒおよびＷを含む酸化物を含有する絶縁体内に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体（セラミック素子）を配設するとともに、接合体の接合面を導電経路が通過するように内部電極を配設し、絶縁体の表面に内部電極と導通する外部電極を配設するようにしているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。
【００２２】
また、ＳｒおよびＷを含む酸化物を含有する絶縁体は、ＺｎＯと電位障壁を形成する、例えば、Ｐｔなどの金属や、一般式：Ｍ1-xＡxＢＯ3で表される金属酸化化合物（Ｍが希土類元素、ＡがＳｒおよびＢａのうち少なくとも一方、ＢがＭｎおよびＣｏのうち少なくとも一方で、ｘが０よりも大きく０．４以下であるような金属酸化化合物）などの材料系とも接合しやすく、クラックも発生しにくいため、信頼性の高い、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。
【００２３】
なお、本願発明の半導体セラミック電子部品において用いることが好ましい金属酸化化合物としては、例えば、Ｌａ1-xＳｒxＭｎＯ3を挙げることができる。Ｓｒを含有することによって、低抵抗になるため、高電流域の非直線性を向上させることができる。
【００２４】
また、Ｍ1-xＡxＢＯ3中のｘの値は、金属酸化化合物層の抵抗を低くするとともに、電圧抑制能力を向上させてサージなどの過渡電圧に対する耐性を向上させる見地から、０よりも大きく０．４以下とすることが望ましい。ｘの値が０．４を超える場合、ＺｎＯとの一体焼結が困難になり、ＺｎＯと金属酸化化合物の十分な接合性を得ることが困難になる。
【００２５】
また、請求項４の半導体セラミック電子部品は、ＳｒおよびＷを含む酸化物を含有する絶縁体内に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体を配設するとともに、バリスタ特性を有する半導体セラミック体を導電経路が通過するように、内部電極を絶縁体の内部に配設し、絶縁体の表面に内部電極と導通する外部電極を配設するようにしているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を用いているので、積層体を焼結する際や、バリスタ特性を有する半導体セラミック体に電流・電圧を加えた場合にも相互拡散が生じにくく、特性が良好で、信頼性の高い、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。
【００２６】
また、請求項５の半導体セラミック電子部品のように、絶縁体を構成するＳｒおよびＷを含む酸化物として、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶を用いることにより、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きく、特性が良好で、信頼性の高い半導体セラミック電子部品を得ることが可能になり、本願発明をより実効あらしめることが可能になる。
特にＳｒＷＯ4とＷＯ3を含有する混晶を用いた場合、ＳｒＷＯ4の存在によりＷＯ3の融点が下がり、液相となる。これにより、焼成工程でクラックが発生した場合にも、クラックにＷＯ3が入り込み自己修復する作用を果たすため、非直線抵抗体の特性部周囲に確実な絶縁体組成物を形成することが可能になり、耐候性に優れた半導体セラミック電子部品を得ることができる。また、メッキ液等の浸入を防止することができるため、外部電極の電解メッキ、無電解メッキにも確実に対応することが可能になる。なお、ＷＯ3の融点は非常に高いが、ＳｒＷＯ4の存在により液相化の温度が低下するので上記のような作用効果が奏される。したがって、わずかにＷＯ3を含有するＳｒＷＯ4は、絶縁体の材料として好適である。
また、絶縁体材料としてＳｒＷＯ4を用いた場合、浮遊容量が小さくなり、絶縁体の誘電率が実測８以下となるため、低電圧で、かつ静電容量の小さな素子を設計することが可能になり、回路の高周波化にも対応することが可能になる。
【００２７】
なお、絶縁体に含有させることができる他の物質としては、ＺｎＯを主成分とする半導体セラミックと反応しにくいものであって、焼結温度がＺｎＯを主成分とする半導体セラミックより高いものであることが望ましく、例えば、ＺｒＯ2などが例示される。
【００２８】
また、本願発明（請求項６）の半導体セラミック電子部品の製造方法は、上述の絶縁体材料を主成分とする所定の位置に貫通孔が形成されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを用意し、貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯを主成分とする半導体セラミックペーストを充填し、かつ、他の貫通孔が形成されたセラミックグリーンシートの貫通孔に、ＺｎＯと電位障壁を形成する金属酸化化合物の粉体を主成分とする金属酸化化合物ペーストを充填するとともに、導体パターンが配設されたセラミックグリーンシートを用意し、貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、貫通孔に金属酸化化合物ペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層、焼成して、内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体（セラミック素子）と、接合体の接合面を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成し、その表面に内部電極と導通するように外部電極を形成するようにしている。この製造方法により、ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分とする半導体セラミック体と、ＺｎＯと電位障壁を形成する金属酸化化合物体とが面で接合された接合体（セラミック素子）が配設されているとともに、該接合体の接合面を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体の焼結の際や、ＺｎＯを主成分とする半導体セラミック体とＺｎＯと電位障壁を形成する金属酸化化合物体が面で接合された接合体に電流・電圧を加えた場合にも相互拡散が生じず、特性が良好で信頼性の高い半導体セラミック電子部品を製造することが可能になる。
また、本願発明においては、積層工法により形成された積層体を一体焼成することにより内部の素子とその周囲に配設された絶縁体と同時に形成するようにしているので、表面絶縁性や耐候性を確保するために必要十分な厚みを有し、かつ、従来のガラスの絶縁層を用いる場合にみられるような厚みばらつきのない絶縁体を形成することが可能になる。
また、耐環境性・耐フラックス性に優れた半導体セラミック電子部品を効率よく製造することが可能になるとともに、積層工法により形成した積層体を一体焼成しているので、小型化にも対応しやすく、小型、高特性で信頼性の高い半導体セラミック電子部品を効率よく製造することが可能になる。
また、絶縁体を構成する材料として、ＳｒおよびＷを含む酸化物を含有する材料を用いることにより、ＺｎＯと電位障壁を形成する、例えば、Ｐｔなどの金属や、一般式：Ｍ1-xＡxＢＯ3で表される金属酸化化合物（Ｍが希土類元素、ＡがＳｒおよびＢａのうち少なくとも一方、ＢがＭｎおよびＣｏのうち少なくとも一方で、ｘが０よりも大きく、０．４以下であるような金属酸化化合物）などの材料系とも接合しやすく、クラックも発生しにくい絶縁体を形成することができるため、信頼性の高い半導体セラミック電子部品を得ることが可能になる。
なお、本願発明（請求項６）の半導体セラミック電子部品の製造方法において、「導体パターンが配設されたセラミックグリーンシート」とは、所定の位置に貫通孔が形成され、該貫通孔に半導体セラミックペーストあるいは金属酸化化合物ペーストが充填されたセラミックグリーンシートであってもよく、また、貫通孔が形成されていないセラミックグリーンシートであってもよい。
【００２９】
また、本願発明（請求項７）の半導体セラミック電子部品の製造方法は、上述の絶縁体材料を主成分とする所定の位置に貫通孔が形成されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを用意し、貫通孔が形成されたセラミックグリーンシートの貫通孔に、バリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストを充填するとともに、導体パターンが配設されたセラミックグリーンシートを用意し、貫通孔に半導体セラミックペーストが充填されたセラミックグリーンシートと、導体パターンが配設されたセラミックグリーンシートと、貫通孔が形成されていないセラミックグリーンシートを積層、焼成して、内部に、バリスタ特性を有する半導体セラミック体と、半導体セラミック体を導電経路が通過するような態様で配設された内部電極とを備えた絶縁体を形成し、その表面に内部電極と導通するように外部電極を形成するようにしている。これにより、ＳｒおよびＷを含む酸化物を含有する絶縁体の内部に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体が配設されているとともに、該半導体セラミック体を導電経路が通過するような態様で内部電極が配設され、かつ、絶縁体の表面に該内部電極と導通する外部電極が配設された構造を有する、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい、例えば、非直線抵抗体などの半導体セラミック電子部品を得ることが可能になる。また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体を焼結する際や、バリスタ特性を有する半導体セラミック体に電流・電圧を加えた場合にも相互拡散が生じにくく、特性が良好で信頼性の高い半導体セラミック電子部品を効率よく製造することが可能になる。
【００３０】
また、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体の焼結の際や、ＺｎＯを主成分とする半導体セラミック体とＺｎＯと電位障壁を形成する金属酸化化合物体が面で接合された接合体に電流・電圧を加えた場合にも相互拡散が生じず、特性が良好で信頼性の高い半導体セラミック電子部品を製造することが可能になる。
また、積層工法で、かつ、一体焼成を行って内部に素子の配設された絶縁体を形成するようにしているので、表面絶縁性や耐候性を確保するために必要十分な厚みを有し、かつ、従来のガラスの絶縁層を用いる場合にみられるような厚みばらつきのない絶縁体を形成することが可能になり、耐環境性・耐フラックス性に優れた半導体セラミック電子部品を効率よく製造することが可能になる。
なお、本願発明（請求項７）の半導体セラミック電子部品の製造方法において、「導体パターンが配設されたセラミックグリーンシート」とは、所定の位置に貫通孔が形成され、該貫通孔にバリスタ特性を有する半導体セラミック粉末をペースト化した半導体セラミックペーストが充填されたセラミックグリーンシートであってもよく、また、貫通孔が形成されていないセラミックグリーンシートであってもよい。
【００３１】
また、請求項８の半導体セラミック電子部品の製造方法のように、絶縁体を構成するＳｒおよびＷを含む酸化物として、ＳｒＷＯ4、またはＳｒＷＯ4とＷＯ3との混晶を用いることにより、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きく、特性が良好で、信頼性の高い非直線抵抗体を確実に製造することが可能になり、本願発明をより実効あらしめることが可能になる。
特にＳｒＷＯ4とＷＯ3を含有する混晶を用いた場合、ＳｒＷＯ4の存在によりＷＯ3の融点が下がり、液相となることにより、焼成工程でクラックが発生した場合にも、クラックにＷＯ3が入り込み自己修復する作用を果たすため、非直線抵抗体の特性部周囲に確実な絶縁体組成物を形成することが可能になり、耐候性に優れた半導体セラミック電子部品を得ることができる。また、メッキ液等の浸入を防止することができるため、外部電極の電解メッキ、無電解メッキにも確実に対応することが可能な半導体セラミック電子部品を効率よく製造することが可能になる。
【００３２】
また、請求項９の半導体セラミック電子部品の製造方法のように、絶縁体となるセラミックグリーンシートを構成する絶縁体材料として、ＳｒおよびＷを含む酸化物を予め９００℃〜１１００℃で仮焼した仮焼粉を用い、貫通孔に充填される半導体セラミックペーストおよび金属酸化化合物ペーストを構成する半導体セラミック粉末および金属酸化化合物粉末として、半導体セラミック粉末および金属酸化化合物粉末を予め９００℃〜１１００℃で仮焼した仮焼粉を用いることにより、焼結の際に異種材料間（絶縁体材料と半導体セラミックや金属酸化化合物との間）に相互拡散が生じることを防止することが可能になる。これとともに、焼結時の収縮を抑制して、クラックなどの構造欠陥の発生を防止することが可能になる。さらに確実に、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きく、特性が良好で、信頼性の高い半導体セラミック電子部品を製造することが可能になる。
【図面の簡単な説明】
【００３３】
【図１】(ａ)〜(ｇ)は本願発明の実施例にかかる半導体セラミック電子部品（非直線抵抗体）の製造方法を説明する図である。
【図２】(ａ)は本願発明の実施例にかかる半導体セラミック電子部品（非直線抵抗体）の製造方法において、積層工法により圧着ブロック（マザー積層体）を形成する方法を説明する図、(ｂ)は形成された圧着ブロック（マザー積層体）の内部構造を示す断面図である。
【図３】圧着ブロックをカットして分割した素子の構造を示す断面図である。
【図４】本願発明の実施例にかかる半導体セラミック電子部品（非直線抵抗体）の製造方法により製造された半導体セラミック電子部品（非直線抵抗体）の構造を示す断面図である。
【図５】(ａ)は本願発明の実施例にかかる半導体セラミック電子部品（非直線抵抗体）の製造方法において、積層工法により圧着ブロック（マザー積層体）を形成する方法を説明する図、(ｂ)は形成された圧着ブロック（マザー積層体）の内部構造を示す断面図である。
【図６】圧着ブロックをカットして分割した素子の構造を示す断面図である。
【図７】本願発明の実施例にかかる半導体セラミック電子部品（非直線抵抗体）の製造方法により製造された半導体セラミック電子部品（非直線抵抗体）の構造を示す断面図である。
【図８】比較のために作製した半導体セラミック電子部品（非直線抵抗体）（比較試料Ｘ）の構成を示す断面図である。
【図９】比較のために作製した半導体セラミック電子部品（非直線抵抗体）（比較試料Ｙ）の構成を示す断面図である。
【符号の説明】
【００３４】
１        セラミックグリーンシート（絶縁シート）
１ａ      ＺｎＯペースト充填シート
１ｂ      ＬＳＭＯペースト充填シート
１ｃ      ＺｎＯバリスタ材料ペースト充填シート
２        貫通孔
３        ＺｎＯペースト
４        金属酸化化合物ペースト（ＬＳＭＯペースト）
５        Ｐｔペースト（内部電極形成用の導体パターン）
６，１６  圧着ブロック（マザー積層体）
７，１７  素子（焼成前駆体）
７ａ，１７ａ      焼成した素子（焼結体）
１３      ＺｎＯバリスタ材料ペースト
２１      絶縁体
２２      半導体セラミック体
２３      ＺｎＯと電位障壁を形成する金属酸化化合物体
２４      接合体（セラミック素子）
２５ａ，２５ｂ    内部電極
２６ａ，２６ｂ    外部電極
２７      バリスタ特性を有する半導体セラミック体
【発明を実施するための最良の形態】
【００３５】
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
【実施例】
【００３６】
この実施例では、以下に示すように、複数の内部素子を有するマザー積層体を形成し、これを切断して個々の素子に分割する多数個取りの方法で、製品寸法が、長さ１．０mm、幅０．５mm、厚み０．５mmの半導体セラミック電子部品（この実施例では非直線抵抗体）を製造した。
【００３７】
(１)絶縁体形成用のセラミックグリーンシートの作製
絶縁体を形成するための絶縁体材料を主成分とするセラミックグリーンシートを以下の方法で作製した。
約１μm径のＳｒＣＯ3粉末と、約２μm径のＷＯ3粉末を、Ｓｒ、Ｗそれぞれの元素比にして１．０：１．０、１．０：１．１、１．０：１．２の割合でそれぞれ調合した。そして、得られた調合粉末に対して、粉末総重量１に対し１の割合で純水を添加し、さらに直径が２mmのＰＳＺビーズを加え、ボールミルで５０時間粉砕混合することによりセラミックスラリーを調製した。
【００３８】
それから、セラミックスラリー中の水分を１５０℃で蒸発させて、ＳｒＷＯ4粉末およびＳｒＷＯ4とＷＯ3の混晶の粉末（原料粉末）を得た。
また、約０．５μm径のＺｎＯ粉末と約０．４μm径のＴｉＯ2（ルチル）粉末を、Ｚｎ、Ｔｉの元素比で、１．０：１．０、１．５：１．０、２．０：１．０、２．５：１．０の割合でそれぞれ調合した。そして、得られた調合粉末に対して、粉末総重量１に対し１の割合で純水を添加し、さらに直径が２mmのＰＳＺビーズを加え、ボールミルで５０時間粉砕混合することによりセラミックスラリーを調製した。それから、セラミックスラリー中の水分を１５０℃で蒸発、乾燥してＺｎおよびＴｉを含む酸化物の粉末（原料粉末）を得た。
【００３９】
次に、上述のようにして得た原料粉末（ＳｒＷＯ4の結晶の粉末、ＳｒＷＯ4とＷＯ3の混晶の粉末、およびＺｎおよびＴｉを含む酸化物の粉末）を９００〜１１００℃で２時間仮焼し、得られた仮焼粉末をパルベライザーで粗粉砕した後、仮焼粉末に対し１：１の割合で純水を加えた。その後、ＳｒＷＯ4の結晶の粉末、ＳｒＷＯ4とＷＯ3の混晶の粉末を、再び直径が２mmのＰＳＺビーズで平均粒径が０．７μmになるまで粉砕した。また、同様にしてＺｎおよびＴｉを含む酸化物の粉末を、平均粒径が０．５μmになるまで粉砕した。それから、得られたスラリーを脱水、乾燥し、エタノールとトルエン、分散材を加えて分散させた後、バインダー、可塑剤を加えスラリーとした。
【００４０】
そして、得られたスラリーを脱水、乾燥した後、この原料にエタノールとトルエン、分散材を加え分散させ、バインダー、可塑剤を加えてスラリーとした後、ドクターブレード法により、５０μm厚みのセラミックグリーンシート（以下、「絶縁シート」とも言う）を作製した。それから、図１(ａ)に示すように、所定のセラミックグリーンシート（絶縁シート）１にレーザーにより直径が２００μmの貫通孔２を形成した。
【００４１】
なお、絶縁体に、上述のようなＳｒＷＯ4の粉末およびＳｒＷＯ4とＷＯ3の混晶の粉末を用いる場合、ＺｎＯを主成分とする半導体セラミックと反応しにくいものであって、焼結温度がＺｎＯを主成分とする半導体セラミックより高い物質の粉末を含有させることが可能である。
【００４２】
(２)ＺｎＯを主成分とする半導体セラミックペーストの作製
ＺｎＯにＡｌ2Ｏ3０．００５mol％を添加し、純水を加えた後、直径が２mmのＰＳＺビーズを用いてボールミルにより５０時間粉砕、混合した。このスラリーの水分を蒸発、乾燥した後、９００〜１０００℃で２時間仮焼した。この仮焼原料に１：１の割合で純水を加え、直径が２mmのＰＳＺビーズを用いて平均粒径が約０．５μmになるまで粉砕した。それから、このようにして得たスラリーを脱水、乾燥した後、得られた粉末（ＺｎＯを主成分とする半導体セラミック粉末）に溶剤、ワニスなどを添加してペースト化することにより、ＺｎＯを主成分とする半導体セラミックペースト（以下、単に「ＺｎＯペースト」とも言う）を得た。
【００４３】
(３)ＺｎＯと電位障壁を形成する金属酸化化合物ペーストの作製
Ｌａ2Ｏ3、ＳｒＣＯ3、およびＭｎ3Ｏ4を、それぞれモル比で０．３５、０．３、１．０となるような比率で秤量し、ボールミルで湿式混合した後、蒸発乾燥し、１０００℃で熱処理し、仮反応させた。
このようにして得られた反応物を一旦ボールミルにて平均粒径が１μm以下になるまで粉砕し、溶剤とワニスを加えペースト化することにより、ＺｎＯと電位障壁を形成する金属酸化化合物ペーストを得た。
なお、以下では、Ｌａ、Ｓｒ、Ｍｎ反応酸化物を「ＬＳＭＯ」と略称する。
【００４４】
(４)ＺｎＯバリスタ材料ペーストの作成
ＺｎＯにＡｌ2Ｏ3０．００５mol％、Ｐｒ6Ｏ11１mol％、ＣａＣＯ3０．１mol％、Ｋ（ＯＨ）０．０１mol％を添加し、純水を加えた後、直径２mmのＰＳＺビーズを用いてボールミルで５０時間粉砕、混合した。
このスラリーの水分を蒸発、乾燥した後、９００〜１０００℃で２時間仮焼した。この仮焼原料に１：１の割合で純水を加え、直径が２mmのＰＳＺビーズを用いて平均粒径が約０．５μmになるまで粉砕した。それから、このようにして得たスラリーを脱水、乾燥した後、得られた粉末に溶剤、ワニスなどを添加してペースト化することにより、ＺｎＯを主成分としバリスタ特性を有する半導体セラミックペースト（以下、単に「ＺｎＯバリスタ材料ペースト」とも言う）を得た。
【００４５】
(５)セラミックグリーンシートの貫通孔へのペーストの充填
図１(ｂ)に示すように、上記(１)で作製した絶縁体形成用のセラミックグリーンシート（絶縁シート）１の貫通孔２に、上記(２)で作製したＺｎＯペースト３を充填するとともに、図１(ｃ)に示すように、上記(１)で作製した絶縁体形成用のセラミックグリーンシート（絶縁シート）１の貫通孔２に、上記(３)で作製した金属酸化化合物ペースト（ＬＳＭＯペースト）４をスクリーン印刷法にて充填し、乾燥することにより、ＺｎＯペースト充填シート１（１ａ）およびＬＳＭＯペースト充填シート１（１ｂ）を作製した。
【００４６】
また、図１(ｄ)に示すように、上記(１)で作製した絶縁体形成用のセラミックグリーンシート（絶縁シート）１の貫通孔２に、上記(４)で作製したＺｎＯバリスタ材料ペースト１３を充填することによりＺｎＯバリスタ材料ペースト充填シート１（１ｃ）を作製した。
【００４７】
(６)セラミックグリーンシートヘの内部電極印刷
図１(ｅ)，(ｆ)に示すように、上記(５)で作製したＺｎＯペースト充填シート１（１ａ）およびＬＳＭＯペースト充填シート１（１ｂ）のうち、所定のシートの表面に、貫通孔２に充填されたＺｎＯペースト３およびＬＳＭＯペースト４と導通するように、Ｐｔペースト（内部電極形成用の導体パターン）５をスクリーン印刷法にて印刷し、乾燥した。
また、図１(ｇ)に示すように、上記(５)で作製したＺｎＯバリスタ材料ペースト充填シート１（１ｃ）のうち、所定のシートの表面に、貫通孔２に充填されたＺｎＯバリスタ材料ペースト１３と導通するように、Ｐｔペースト（内部電極形成用の導体パターン）５をスクリーン印刷法にて印刷し、乾燥した。
【００４８】
(７)積層
それから、図２(ａ)に示すように、下から上に向かって、貫通孔の形成されていない絶縁シート１，導体パターンが形成されたＬＳＭＯペースト充填シート１（１ｂ）、ＺｎＯペースト充填シート１（１ａ）、導体パターンが形成されたＬＳＭＯペースト充填シート１（１ｂ）、貫通孔の形成されていない絶縁シート１の順に積み重ねて積層し、１．９６×１０6Ｐａの圧力で圧着して、図２(ｂ)に示すような圧着ブロック（マザー積層体）６を作製した。
また、図５(ａ)に示すように、下から上に向かって、貫通孔の形成されていない絶縁シート１，貫通孔２にＺｎＯバリスタ材料ペースト１３を充填したＺｎＯバリスタ材料ペースト充填シート１（１ｃ）、貫通孔の形成されていない絶縁シート１の順に積み重ねて積層し、１．９６×１０6Ｐａの圧力で圧着して、図５(ｂ)に示すような圧着ブロック（マザー積層体））１６を作製した。
【００４９】
(８)カット
上記(７)で作製した圧着ブロック６および１６を、図２(ｂ)および図５(ｂ)に示すように、積層面に対して垂直に、ダイサーにてカットし、個々の素子（焼成前駆体）７（図３）および１７（図６）に分割した。
図３に示す素子７は、絶縁体２１の内部に、ＺｎＯを主成分とする半導体セラミック体２２と、ＺｎＯと電位障壁を形成する金属酸化化合物体２３が面で接合された接合体（セラミック素子）２４と、接合体２４の接合面を導電経路が通過するような態様で配設された内部電極２５ａ，２５ｂとを備えた構造を有している。
また、図６に示す素子１７は、絶縁体２１の内部に、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体２７と、半導体セラミック体２７を導電経路が通過するような態様で配設された内部電極２５ａ，２５ｂとを備えた構造を有している。
【００５０】
(９)焼成
上記(８)で切断、分割した、図３の素子（焼成前駆体）７および図６の素子（焼成前駆体）１７を６００℃で脱脂した後、図３の素子（焼成前駆体）７は１３００℃で、図６の素子（焼成前駆体）１７は１２００℃で３時間焼成した。
【００５１】
(10)外部電極の形成
上記(９)で焼成した素子（焼結体）７（７ａ）の、内部電極２５ａ，２５ｂが引き出された互いに対向する端面を含む両端部に、Ａｇ−Ｐｄ（Ａｇ／Ｐｄ重量比率９／１）ペーストを塗布し、９００℃で１０分焼き付けることにより、図４に示すように、内部電極２５ａ，２５ｂと導通する外部電極２６ａ，２６ｂを形成した。
また、上記(９)で焼成した素子（焼結体）１７（１７ａ）の、内部電極２５ａ，２５ｂが引き出された互いに対向する端面を含む両端部に、Ａｇ−Ｐｄ（Ａｇ／Ｐｄ重量比率９／１）ペーストを塗布し、９００℃で１０分焼き付けることにより、図７に示すように、内部電極２５ａ，２５ｂと導通する外部電極２６ａ，２６ｂを形成した。
【００５２】
(11)比較試料Ｘの作製
上記(２)で作製した作成したＺｎＯを主成分とする半導体セラミック粉末に、エタノールとトルエン、分散材を加え分散させ、バインダー、可塑剤を加えスラリーとした後、ドクターブレード法により５０μm厚みのシート（ＺｎＯシート）を作製するとともに、上記(３)で作製した金属酸化化合物の粉末に、エタノールとトルエン、分散材を加え分散させ、バインダー、可塑剤を加えスラリーとした後、ドクターブレード法により５０μm厚みのシート（ＬＳＭＯシート）を作製した。
【００５３】
そして、下から上に、ＬＳＭＯシート（１０枚）−ＺｎＯシート（１０枚）−ＬＳＭＯシート（１０枚）の順に積層、圧着し、厚み１．１８mmの厚みのブロックを作成し、平面形状が０．５８mm×０．５８mmの大きさにカットした。それから、６００℃で脱脂し、１２５０℃で３時間焼成した後、焼結後の上下両面側のＬＳＭＯ材料が露出した部分（上下両端部）にＡｇ／Ｐｄ（９／１）からなる外部電極ペーストを塗布し、９００℃で１０分焼き付けることにより外部電極を形成した後、外部電極が形成されていない領域に、ホウケイ酸ビスマスを主成分としたガラスペーストを塗布し、７００℃で１０分焼き付けることにより、図８に示すように、ＺｎＯ半導体セラミック３１の両側に、ＺｎＯと電位障壁を形成する金属酸化化合物体（ＬＳＭＯ）３２が接合、配設された構造を有し、両端側の金属酸化化合物体（ＬＳＭＯ）３２の露出面に外部電極３３ａ，３３ｂが形成され、外部電極３３ａ，３３ｂが形成されていない部分が、ガラス層３４により被覆された比較用の試料Ｘを作製した。
【００５４】
(12)比較試料Ｙの作製
ＺｎＯにＡｌ2Ｏ3０．００５mol％、Ｐｒ6Ｏ11１mol％、ＣａＣＯ3０．１mol％、Ｋ（ＯＨ）０．０１mol％を添加し、純水を加えた後、直径２mmのＰＳＺビーズを用いてボールミルで５０時間粉砕、混合した。このスラリーの水分を蒸発させ乾燥した後、１０００℃で２時間仮焼した。この仮焼原料に１：１の割合で純水を加え、直径２mmのＰＳＺビーズを用い平均粒径約が０．５μmになるまで粉砕した後、得られたスラリーを脱水、乾燥した。この原料粉末にエタノールとトルエン、分散材を加えて分散させ、バインダー、可塑剤を加えてスラリーとした後、ドクターブレード法により５０μm厚みのシートを作製した。このシートに所定のパターンでＰｔペーストを印刷した後、積層、圧着し、所定の大きさにカットし、６００℃で脱脂した後、１２００℃で３時間焼成することにより、図９に示すように、ＺｎＯを主成分としバリスタ特性を有する半導体セラミック体４１中に、Ｐｔ内部電極４２が半導体セラミック層４３を介して互いに対向するように配設された素子（焼結体）４４を得た。そして、素子（焼結体）４４の、Ｐｔ内部電極４２が引き出された互いに対向する端面を含む両端部に、Ａｇ−Ｐｄペースト（Ａｇ／Ｐｄ（重量比）＝９／１）を塗布し、９００℃で１０分焼き付けることにより、図９に示すように、内部電極４２と導通する外部電極４５ａ，４５ｂを形成した。それから、外部電極４５ａ，４５ｂが形成されていない領域に、ホウケイ酸ビスマスを主成分としたガラスペーストを塗布し、７００℃で１０分焼き付けて、ガラス層４６を形成することにより、比較用の試料Ｙを得た。
なお、本発明の試料の大きさは０．６×０．３×０．３mmであった。
また、比較例Ｘ及び比較例Ｙの試料の大きさは１．０×０．５×０．５mmであった。
【００５５】
［特性の評価］
上述のようにして作製した実施例および比較例の試料について以下の特性を調べた。
(１)ブレークダウン電圧：Ｖ1mA
(２)電圧非直線係数：α
(３)１μＡのＤＣ電流を流したときの試料両端電圧と、ブレークダウン電圧Ｖ1mAとの比：Ｖ1μA／Ｖ1mA
(４)静電容量（１ＭＨｚ）
(５)耐フラックス性
(６)制限電圧比：Ｖ1A／Ｖ1mA
(７)ＥＳＤ耐性
(８)寿命変化
各特性の測定結果を表１，表２に示す。なお、表１の比較試料Ｘ，Ｙのデータと表２の比較試料Ｘ，Ｙのデータは同じデータである。
【００５６】
【表１】
0004466567.tif 000002
【００５７】
【表２】
0004466567.tif 000003
【００５８】
表１，２において、「構造」は、非直線抵抗体が図４に示す構造のものをＡ、図７に示す構造のものをＢ、図８に示す構造のものをＣ、図９に示す構造のものをＤとして示している。
【００５９】
ブレークダウン電圧：Ｖ1mAは、１ｍＡのＤＣ電流を流したときの試料両端電圧を測定した値である。
【００６０】
電圧非直線係数：αは、０．１ｍＡのＤＣ電流を流した時の試料両端電圧とブレークダウン電圧から、下記の式で求めた値である。
α＝log(Ｉ1mA／Ｉ0.1mA))／log(Ｖ1mA／Ｖ0.1mA)
【００６１】
Ｖ1μA／Ｖ1mAは、１μＡのＤＣ電流を流したときのの試料両端電圧を測定し、ブレークダウン電圧Ｖ1mAとの比（Ｖ1μA／Ｖ1mA）を求めたものものである。
静電容量は、１ＭＨｚにおける静電容量をＬＣＲメーターにより測定した値である。
【００６２】
耐フラックス性は、はんだ付け時の劣化の有無を調べるため、実際にＰｂ／Ｓｎはんだおよび、Ｂｒ２％を含有するフラックスを用い、３００℃のはんだ槽に３０秒浸漬し、浸漬前と浸漬後のＶ1μAの変化を調べたものであり、この変化率（浸漬前のＶ1μA／浸漬後のＶ1μA−１）×１００（％）を耐フラックス性として表１および２に示している。
【００６３】
制限電圧比：Ｖ1A／Ｖ1mAは、８×２０μ秒の三角波形で、かつ、１Ａの電流ピークを有する電流サージを試料に印加して試料両端電圧を測定した場合の、ピーク電圧：Ｖ1Aと、ブレークダウン電圧：Ｖ1mAの比：Ｖ1A／Ｖ1mAである。
【００６４】
ＥＳＤ耐性は、接触放電式ＥＳＤ発生器を用い、３０ｋＶの静電気パルスを試料両端に各１００回印加し、印加前と印加後のＶ1μAの変化を調べたものであり、この変化率（印加前のＶ1μA／印加後のＶ1μA−１）×１００（％）をＥＳＤ耐性として表１および２に示している。
【００６５】
寿命変化は、温度８５℃湿度９０％の高温湿中雰囲気下でＶlmAの８０％のＤＣ電圧を印加して寿命試験を行い、１０００時間印加前後のＶ1μAの変化を調べたものであり、この変化率（印加前のＶ1μA／印加後のＶ1μA−１）×１００（％）を寿命変化（％）として表１および２に示している。
【００６６】
なお、Ｚｎ、Ｔｉ酸化化合物の比率は、焼成後にＸ線回折を用いてその比率を求めたものである。また、表２において、Ｚｎ2ＴｉＯ4／ＺｎＴｉＯ3／その他の比率はＸ線回折強度より求めたものであり、「その他」にあたる物質は、ＺｎＯやＴｉＯ2などが主体であるが、これらの物質の割合は、調合時の組成比および仮焼温度（９００〜１１００℃の範囲で調整）により変動する。ただし、その他の物質として、ＺｒＯ2を含有させることも可能である。
【００６７】
表１，２より、本願発明の実施例にかかる試料である、Ｎｏ．１〜６（表１）および本願発明が関連する発明の実施例の試料である、Ｎｏ．９〜１８（表２）の試料においては、ブレークダウン電圧：Ｖ1mA、電圧非直線係数：α、ブレークダウン電圧Ｖ1mAとの比：Ｖ1μA／Ｖ1mA、静電容量（１ＭＨｚ）、耐フラックス性、制限電圧比：Ｖ1A／Ｖ1mA、ＥＳＤ耐性、寿命変化の各特性に関し、実用上問題のない結果が得られていることがわかる。しかし、比較試料Ｘ，Ｙについては、測定項目によっては好ましくない特性しか得ることができていないことがわかる。
また、Ｚｎ2ＴｉＯ4とＺｎＴｉＯ3の合計含有率が９０mol％未満のＮｏ．１６，１７の試料においては、耐フラックス性、ＥＳＤ耐性、寿命変化率などがやや好ましくない結果となっており、Ｚｎ2ＴｉＯ4とＺｎＴｉＯ3の合計含有率を９０mol％以上とすることが望ましことがわかる。
【００６８】
このように、本願発明によれば、積層工法により形成した積層体を一体焼成することにより、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい非直線抵抗体（半導体セラミック電子部品）を効率よく製造することが可能になる。
【００６９】
また、本願発明では、絶縁体として、ＳｒおよびＷを含む酸化物を含有する絶縁体を形成するようにしているので、積層体の焼結の際や、内部の素子に電流・電圧を加えた場合にも相互拡散が生じず、特性が良好で信頼性の高い非直線抵抗体を製造することが可能になることがわかる。なお、本願発明の実施例にかかる試料である、Ｎｏ．１〜６（表１）および本願発明が関連する発明の実施例の試料である、Ｎｏ．９〜１８（表２）の試料において、ＥＳＤ耐性が良好になっているのは、上記の相互拡散が抑制、防止されたことによるものと考えられる。
また、本願発明のように、絶縁体を構成する材料として、ＳｒおよびＷを含む酸化物を含有する材料を用いた場合、ＺｎＯと電位障壁を形成する、例えば、Ｐｔなどの金属や、一般式：Ｍ1-xＡxＢＯ3で表される金属酸化化合物（Ｍが希土類元素、ＡがＳｒおよびＢａのうち少なくとも一方、ＢがＭｎおよびＣｏのうち少なくとも一方で、ｘが０よりも大きく、０．４以下であるような金属酸化化合物）などの材料系とも接合しやすく、クラックも発生しにくい絶縁体を形成することができるため、信頼性の高い非直線抵抗体を得ることが可能になる。
【００７０】
また、素子が確実に絶縁層（絶縁体）で被覆されることになるため、リフローなどのはんだ付け時におけるフラックスによる還元、フラックスの残留や浸透による電気特性の低下などを防止することが可能になるとともに、耐候性などの耐環境性を向上させることが可能になる。
また、素子が一体焼結された絶縁層で覆われているため、表面電流を抑制して、漏れ電流を小さくすることが可能になるとともに、耐候性を向上させることが可能になる。
【００７１】
さらに、従来のようにガラス層などの欠陥の多い材料で被覆するようにした場合には、表面に一部析出した半導体により、表面放電を起こしやすく、静電気による劣化を起こしやすいが、本願発明のように、ＳｒＷＯ4とＷＯ3を含有する混晶を絶縁体材料として用いた場合、ＺｎＯを主成分とする半導体セラミックやＬＳＭＯなどの金属酸化化合物、ＺｎＯバリスタ材料などとの密着性が良好で、界面の空孔もＷＯ3の液相で埋められるため、表面放電を確実に抑制して、静電気による劣化を抑制することが可能になる。特に、ＺｎＯ系の半導体セラミック体とＬＳＭＯなどの金属酸化化合物の界面で特性を得るようにした素子の場合にはその効果は大きい。
【００７２】
なお、絶縁体材料として、ＳｒＷＯ4を用いた場合、浮遊容量が小さくなり、絶縁体の誘電率が実測８以下となるため、低電圧で、かつ静電容量の小さな素子を設計することが可能になり、回路の高周波化にも対応することが可能になる。
また、このような浮遊容量の少ない材料構成とした場合、クロストークのない（少ない）、多連の素子（例えば、図２(ｂ)に示すような構成の素子）を形成することも可能である。
【産業上の利用可能性】
【００７３】
本願発明は、半導体セラミック体を用いたセラミック素子と、セラミック素子と導通する電極と、セラミック素子のうち、少なくとも電極が形成されていない部分が覆われるように配設された絶縁体とを備えた半導体セラミック電子部品において、絶縁体として、ＳｒおよびＷを含む酸化物を含有する材料を用いているので、確実な表面絶縁性を有し、耐環境性やはんだ付の際に用いられるフラックスに対する耐性が大きい半導体セラミック電子部品を得ることが可能になる。
また、本願発明の半導体セラミック電子部品の製造方法によれば、絶縁体内に半導体セラミック体を用いたセラミック素子を配設し、積層工法および一体焼成工法を用いて、例えば、非直線抵抗体などの半導体セラミック電子部品を製造することができるようにしているので、小型、高性能で信頼性の高い非直線抵抗体などの半導体セラミック電子部品を効率よく製造することが可能になる。
したがって、本願発明により得られる半導体セラミック電子部品、例えば、被直線抵抗体は、携帯電話やその他の通信技術分野、それらの用途に用いられる電子機器の分野などの種々の用途に広く適用することが可能である。
【図１】
0004466567.tif 000004
【図２】
0004466567.tif 000005
【図３】
0004466567.tif 000006
【図４】
0004466567.tif 000007
【図５】
0004466567.tif 000008
【図６】
0004466567.tif 000009
【図７】
0004466567.tif 000010
【図８】
0004466567.tif 000011
【図９】
0004466567.tif 000012