(57)【特許請求の範囲】
【請求項１】
ノイズ成分を含む第１の電圧レベルとノイズ成分に有意な信号成分が重畳した第２の電圧レベルとが交互に現れる信号に対して、前記第２の電圧レベルから前記第１の電圧レベルを差し引くノイズキャンセル機能を有するＡ／Ｄ変換器であって、
入力信号を増幅する増幅手段(１)と、
前記第１の電圧レベルによって生じた前記増幅手段の出力の電圧レベルを記憶する第１のキャパシタ(Ｃ１)と、
前記第２の電圧レベルによって生じた前記増幅手段の出力の電圧レベルを記憶する第２のキャパシタ(Ｃ２)と、
前記増幅手段の出力に接続される比較器(２，３)と、
該比較器の比較結果により制御されるＤ／Ａ変換器(５)と、
前記第１及び第２のキャパシタを前記増幅手段(１)の入力と前記Ｄ／Ａ変換器(５)との間に接続換えするためのスイッチング手段と、
該スイッチング手段の開閉を制御する制御部と
を備え、
前記第１及び第２のキャパシタの接続を前記スイッチング手段を用いて前記増幅手段(１)の入力と前記Ｄ／Ａ変換器(５)との間に変更することにより、前記第１のキャパシタの電圧と前記第２のキャパシタの電圧との差を前記増幅手段の出力として得るとともに、前記第１及び第２のキャパシタを巡回型Ａ／Ｄ変換のために用いることを特徴とするＡ／Ｄ変換器。
【請求項２】
前記Ａ／Ｄ変換器の入力端子と前記増幅手段の入力との間に接続される第３のキャパシタ(Ｃ３)と、
前記増幅手段(１)の出力と前記入力の間に接続され、前記第３のキャパシタとの容量比により前記増幅手段の利得を決定する第４のキャパシタ(Ｃ５)と、
前記第３および第４のキャパシタ（Ｃ３、Ｃ５）並びに前記増幅手段(１)の接続を制御する別のスイッチング手段と
をさらに備えてなる請求項１に記載のＡ／Ｄ変換器。
【請求項３】
前記増幅手段(１)は、入力信号の極性に対して出力信号の極性が反転するＭＯＳ増幅回路であり、
該ＭＯＳ増幅回路を増幅器として用いるときには、前記第３のキャパシタ(Ｃ３)が当該Ａ／Ｄ変換器の前記入力端子と前記ＭＯＳ増幅回路の入力端子の間に接続され、前記第４のキャパシタ(Ｃ５)が前記ＭＯＳ増幅回路の前記入力端子と前記ＭＯＳ増幅回路の出力端子との間に接続され、前記第１のキャパシタ(Ｃ１)の一端と前記第２のキャパシタ(Ｃ２) の一端は、前記第１の電圧レベルと前記第２の電圧レベルをそれぞれ記憶するように順次前記ＭＯＳ増幅回路の前記出力端子に接続され、その後前記第１のキャパシタと前記第２のキャパシタの前記一端同士を接続して前記第１および第２のキャパシタの直列回路を形成して、該直列回路の一端を前記ＭＯＳ増幅回路の前記入力端子に接続すると共に該直列接続の他端を接地電位に接続してノイズキャンセルを行い、
該ＭＯＳ増幅回路をノイズキャンセルされた信号のための巡回型Ａ／Ｄ変換のために用いるときには、前記第３のキャパシタ(Ｃ３)を前記ＭＯＳ増幅回路の前記入力端子と前記出力端子に接続し、
前記巡回型Ａ／Ｄ変換は第１および第２のフェースを含み、前記巡回型Ａ／Ｄ変換は前記第１のフェースと前記第２のフェースを繰り返すことによって行われ、
前記第１のキャパシタ(Ｃ１)の一方の端子を前記第１のフェーズにおいて前記ＭＯＳ増幅回路の前記出力端子に接続すると共に、前記第２のフェーズにおいてＤ／Ａ変換の為の参照電圧を提供する前記Ｄ／Ａ変換器につなぎ換え、
前記第１のキャパシタ(Ｃ１)の他方の端子を前記第１のフェーズにおいて接地電位に接続すると共に、前記第２のフェーズにおいて前記ＭＯＳ増幅回路の前記入力端子につなぎ換える、ことを特徴とする請求項２に記載のＡ／Ｄ変換器。
【請求項４】
前記増幅手段(１)は、差動入力−差動出力のＭＯＳ増幅回路であり、
該ＭＯＳ増幅回路を増幅器として用いるときには、前記第３のキャパシタ(Ｃ３)が当該Ａ／Ｄ変換器の前記入力端子と前記ＭＯＳ増幅回路の負入力端子との間に接続され、前記第４のキャパシタ(Ｃ５)が前記ＭＯＳ増幅回路の前記負入力端子と前記ＭＯＳ増幅回路の正出力端子との間に接続され、さらに前記ＭＯＳ増幅回路の正入力端子と前記ＭＯＳ増幅回路の負出力端子は短絡されて、直流電位に接続されるとともに、前記第１のキャパシタ(Ｃ１)と前記第２のキャパシタ(Ｃ２)は前記ＭＯＳ増幅回路の前記正出力端子に、第１の電圧レベルと第２の電圧レベルをそれぞれ記憶するように順次接続され、その後、前記第１のキャパシタ(Ｃ１)と前記第２のキャパシタ(Ｃ２)の一端をそれぞれ前記ＭＯＳ増幅回路の前記負入力端子及び前記正入力端子に接続し、かつ前記第１のキャパシタ(Ｃ１)と前記第２のキャパシタ(Ｃ２)の他端同士を接続することによりノイズキャンセルを行い、
ノイズキャンセルされた信号のための巡回型Ａ／Ｄ変換のために前記ＭＯＳ増幅回路を用いるときには、第３のキャパシタ(Ｃ３)を前記ＭＯＳ増幅回路の前記負入力端子と前記正出力端子に接続し、前記第４のキャパシタ(Ｃ５)を前記ＭＯＳ増幅回路の前記負入力端子と前記正出力端子に接続し、
前記巡回型Ａ／Ｄ変換は第１のフェースと第２のフェースを含み、前記巡回型Ａ／Ｄ変換は前記第１および第２のフェースを繰り返すことによって行われ、
前記第１のキャパシタ(Ｃ１)の一方の端子と前記第２のキャパシタ(Ｃ２)の一方の端子をそれぞれ前記第１のフェーズにおいて前記ＭＯＳ増幅回路の前記正出力端子及び前記負出力端子に接続すると共に、前記第２のフェーズにおいてＤ／Ａ変換の為の参照電圧を提供する前記Ｄ／Ａ変換器につなぎ換え、
前記第１のキャパシタ(Ｃ１)の他方の端子と前記第２のキャパシタ(Ｃ２)の他方の端子を接地電位に前記第１のフェーズにおいて接続すると共に、前記第２のフェーズにおいて前記ＭＯＳ増幅回路の前記負入力端子及び前記正入力端子にそれぞれつなぎ換える、ことを特徴とする請求項２に記載のＡ／Ｄ変換器。
【請求項５】
前記巡回型Ａ／Ｄ変換のために前記第４のキャパシタ(Ｃ５)が用いられるとき、これにより前記ＭＯＳ増幅回路の前記負入力端子と前記正出力端子の間に接続されることによりスイッチング素子を減らしてなることを特徴とする請求項４に記載のＡ／Ｄ変換器。
【請求項６】
第１および第２の系列の信号のうち一方を受けるための第１の入力端子並びに他方を受けるための第２の入力端子と、
前記第１の入力端子と前記増幅手段(１)の第１の入力との間に接続される第３のキャパシタ(Ｃ３)と、
前記増幅手段(１)の前記第１の入力と前記増幅手段(１)の第１の出力の間に接続され、前記第３のキャパシタとの容量比により前記増幅手段の利得を決定する第４のキャパシタ(Ｃ５)と、
前記第２の入力端子と前記増幅手段(１)の第２の入力との間に接続される第５のキャパシタ(Ｃ４)と、
前記増幅手段(１)の前記第２の入力と前記増幅手段(１)の第２の出力の間に接続され、前記第３のキャパシタとの容量比により前記増幅手段の利得を決定する第６のキャパシタ(Ｃ６)と、
前記第１の電圧レベルと前記第２の電圧レベルを記憶するための２つのキャパシタ(Ｃ1B，Ｃ2B)と、を備え、
前記増幅手段(１)は、２つの入力端子と２つの出力端子を有する差動アンプを含むと共にモード切替可能な第１および第２のモードを有しており、前記第１のモードでは前記差動アンプは巡回型Ａ／Ｄ変換のために差動入力−差動出力の増幅回路として動作し、前記第２のモードでは前記差動アンプは該差動アンプの共通ソースを固定電位に接続することによりノイズキャンセル動作のために２つのシングルエンドアンプとして動作する、請求項１に記載のＡ／Ｄ変換器。
【請求項７】
前記第１および第２の系列の信号は、行および列に配置された複数の画素を含むイメージセンサ画素アレイの第１および第２の画素列にそれぞれ接続された第１および第２のカラムラインから提供される、請求項６に記載のＡ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＣＭＯＳイメージセンサの出力信号に含まれるランダムノイズ低減機能を有するＡ／Ｄ変換器に関する。
【背景技術】
【０００２】
巡回型Ａ／Ｄ変換器は、比較的少ない回路規模で比較的高速に動作し、高分解能に適する方式として知られている。従来から知られている回路の例を図１に示す。この回路は、単位回路の１段あたり２倍の増幅を行い、比較器の結果によって、参照電圧を足すまたは引く動作を行う。単位回路を２段縦続に接続して、その出力を入力に戻すことで、１クロックあたり２ビットのＡ／Ｄ変換を行うことができる。Ａ／Ｄ変換を５回繰り返せば、１０ビットのＡ／Ｄ変換結果が得られる。
このような巡回型Ａ／Ｄ変換器は比較的簡単な回路を用いるので、非特許文献１に示されるように、巡回型Ａ／Ｄ変換器の配列をイメージセンサアレイのカラムに集積化できる。
特許文献１には、図２に示すような１つのアンプを用いて、ノイズキャンセルと巡回型Ａ／Ｄ変換を行うことができる回路が開示されている。
【０００３】
非特許文献２には、利得の大きなアンプを用いて、ランダムノイズの主要な成分をキャンセルすることで、ランダムノイズを低減する共に、画素部のノイズキャンセルを行う方法が記載されている。
特許文献２に記載された回路では、２段構成のノイズキャンセル回路を用いて固定パターンノイズを低減している。また、この回路では第１段目のアンプの入出力間に接続された容量には、スイッチのようなアクティブデバイスは一切用いないことを特徴としている。
特許文献３では、ノイズを含む電圧信号の巡回型Ａ／Ｄ変換のディジタル値を第１のレジスタに記憶すると共に、信号光に応じた電圧信号およびノイズを含む電圧信号の巡回型Ａ／Ｄ変換のディジタル値を第２のレジスタに記憶して、これらの演算によりノイズをキャンセルしている。
【０００４】
特許文献４の巡回型Ａ／Ｄ変換器では、並列型Ａ／Ｄ変換回路の入力端子は、スイッチにより選択的に信号入力端子またはオペアンプの出力端子のいずれかに接続される。コンデンサアレイのコンデンサの一端は共にコモンラインに接続されると共に、これらのコンデンサの他端は、それぞれのスイッチを介して、Ａ／Ｄ変換回路の入力端子、基準電圧端子、またはグランド端子のいずれかに選択的に接続される。特許文献５には、差動増幅回路を用いるサンプル／ホールド回路が記載されている。
【０００５】
【特許文献１】特開２００５−１３６５４０号公報
【特許文献２】米国特許第６，１２８，０３９号明細書
【特許文献３】特開２００６−２５１８９号公報
【特許文献４】特開２００１−５３６１０号公報
【特許文献５】特開２００３−１５８４３２号公報
【非特許文献１】S.  Decker,  R.  D.  Mcgrath,  K.  Brehmer, C.  G.  Sodini,  "A 256 x  256  CMOS  imaging  array  with  wide  dynamic  range  pixels  and  column  parallel  digital output",  IEEE  J.  Solid  State  Circuits,  vol.  33,  no.  12,  pp.  2081-2091,  Dec.  1998.
【非特許文献２】N.  Kawai,  S.  Kawahito,  "Noise  analysis  of  high  gain  low  noise  column  readout  circuits  for  CMOS  image  sensors",  IEEE  Trans.  Electron  Devices,  vol.51,  no.2,  pp.185-194  (2004).
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１に記載された回路では、イメージセンサの画素部で発生するノイズキャンセルのためのアンプと合わせて、１チャネルあたり、３つのアンプが必要であるので、このための回路の占有面積が大きく、また消費電力が大きくなる。
非特許文献１および特許文献１の巡回型Ａ／Ｄ変換のための回路をイメージセンサアレイのカラムに集積する場合、あまり大きなキャパシタを集積することができない。このため、回路がランダムノイズの影響を受けやすくなるので、分解能は高くできても、ノイズレベルが大きい。また、特許文献２に記載された回路は、ランダムノイズを低減することを目的にはしていない。
特許文献３の巡回型Ａ／Ｄ変換器は、ディジタル的にノイズをキャンセルしている。また、特許文献４の巡回型Ａ／Ｄ変換器は、コモンラインに接続された一端を有するコンデンサのアレイと、並列型Ａ／Ｄ変換回路とを用いており、並列型Ａ／Ｄ変換回路が大きな面積を必要とする。さらに、特許文献５にはサンプル／ホールド回路が記載されており、巡回型Ａ／Ｄ変換器は記載されていない。
本発明の一側面は、ランダムノイズ低減の機能をＡ／Ｄ変換器の回路のなかに組み込むことで回路の規模を大きくすることなく、ランダムノイズ低減とＡ／Ｄ変換とを行うものである。これは特に、ＣＭＯＳイメージセンサのカラムに集積化するＡ／Ｄ変換器として有用である。さらに、本発明の別の側面は、実装面積を減らすために、１つの回路で２つの入力信号に対してノイズキャンセルとＡ／Ｄ変換とを行えるようにしたものである。
これまで、CMOSイメージセンサのカラムに集積化するＡ／Ｄ変換器はいろいろと報告されているが、ランダムノイズを効果的に低減すると共にＡ／Ｄ変換を行えるものはなかった。本発明の更なる別の側面は、回路を複雑にすることなく、ランダムノイズを大きく低減しながら、高い分解能のＡ／Ｄ変換が行える点である。現在ＣＭＯＳイメージセンサのノイズレベルはＣＣＤイメージセンサに近づいていると言われている。ＣＭＯＳイメージセンサの優位性を決定づけるものは、ＣＭＯＳの利点であるカラムでの処理を有効に利用して、低雑音の読み出しを実現することである。しかし、いまだその実用的な解は報告されていない。本発明のまた更なる別の側面は、ＣＭＯＳイメージセンサをＣＣＤイメージセンサを超える低ノイズ性能の領域まで高めることができる技術である。
本発明の更なるまた別の側面は、ＣＭＯＳイメージセンサのカラムに配置したＡ／Ｄ変換器により、ランダムノイズを効果的に低減しながらＡ／Ｄ変換を行う。
【課題を解決するための手段】
【０００７】
本発明に係るＡ／Ｄ変換器は、ノイズ成分を含む第１の電圧レベルとノイズ成分に有意な信号成分が重畳した第２の電圧レベルとが順に現れる信号に対して、第２の電圧レベルから第１の電圧レベルを差し引くノイズキャンセル機能を有するＡ／Ｄ変換器である。このＡ／Ｄ変換器は、入力信号を増幅する第１段目の増幅手段(６)と、第１の電圧レベルによって生じた第１段目の増幅手段の出力の電圧レベルを記憶する第１のキャパシタ(Ｃ１)と、第２の電圧レベルによって生じた第１段目の増幅手段の出力の電圧レベルを記憶する第２のキャパシタ(Ｃ２)と、第１のキャパシタの電圧と第２のキャパシタの電圧との差を増幅する第２段目の増幅手段(１)と、第２段目の増幅手段の出力に接続される比較器(２，３)と、比較器の比較結果により制御されるＤ／Ａ変換部(５)と、第１及び第２のキャパシタを接続換えするためのスイッチング手段と、スイッチング手段の開閉を制御する制御部とを備える。第１及び第２のキャパシタの接続をスイッチング手段を用いて変更することにより、第１及び第２のキャパシタをノイズキャンセルのために用いられると共に、Ａ／Ｄ変換のために用いる。
【０００８】
本発明に係るＡ／Ｄ変換器は、ノイズ成分を含む第１の電圧レベルとノイズ成分に有意な信号成分が重畳した第２の電圧レベルとが交互に現れる信号に対して、第２の電圧レベルから第１の電圧レベルを差し引くノイズキャンセル機能を有する。このＡ／Ｄ変換器は、入力信号を増幅する増幅手段(１)と、第１の電圧レベルによって生じた増幅手段の出力の電圧レベルを記憶する第１のキャパシタ(Ｃ１)と、第２の電圧レベルによって生じた増幅手段の出力の電圧レベルを記憶する第２のキャパシタ(Ｃ２)と、増幅手段の出力に接続される比較器(２，３)と、比較器の比較結果により制御されるＤ／Ａ変換器(５)と、第１及び第２のキャパシタを増幅手段(１)の入力とＤ／Ａ変換部(５)との間に接続換えするためのスイッチング手段と、スイッチング手段の開閉を制御する制御部とを備える。第１及び第２のキャパシタの接続をスイッチング手段を用いて増幅手段(１)の入力とＤ／Ａ変換器(５)との間に変更することにより、第１のキャパシタの電圧と第２のキャパシタの電圧との差を増幅手段の出力として得るとともに、第１及び第２のキャパシタを巡回型Ａ／Ｄ変換のために用いる。
【０００９】
本発明に係るＡ／Ｄ変換器は、該Ａ／Ｄ変換器の入力端子と増幅手段の入力との間に接続される第３のキャパシタ(Ｃ３)と、増幅手段(１)の入力と出力の間に接続され、第３のキャパシタとの容量比により増幅手段の利得を決定する第４のキャパシタ(Ｃ５)と、第３および第４のキャパシタ（Ｃ５）並びに増幅手段(１)の接続を制御する別のスイッチング手段とをさらに備えることができる。
【００１０】
本発明に係るＡ／Ｄ変換器では、増幅手段(１)は、入力信号の極性に対して出力信号の極性が反転するＭＯＳ増幅回路である。ＭＯＳ増幅回路を増幅器として用いるときには、第３のキャパシタ(Ｃ３)がＡ／Ｄ変換器の入力端子とＭＯＳ増幅回路の入力端子の間に接続される。第４のキャパシタ(Ｃ５)がＭＯＳ増幅回路の入力端子とＭＯＳ増幅回路の出力端子に接続される。第１のキャパシタ(Ｃ１)の一端と第２のキャパシタ(Ｃ２) の一端は、第１の電圧レベルと第２の電圧レベルをそれぞれ記憶するように順次にＭＯＳ増幅回路の出力端子に接続され、その後第１のキャパシタと第２のキャパシタの一端同士を接続して第１および第２のキャパシタの直列回路を形成する。直列回路の一端をＭＯＳ増幅回路の入力端子に接続すると共に直列接続の他端を接地電位に接続してノイズキャンセルを行う。
【００１１】
ＭＯＳ増幅回路をノイズキャンセルされた信号のための巡回型Ａ／Ｄ変換のために用いるときには、第３のキャパシタ(Ｃ３)をＭＯＳ増幅回路の入力端子と出力端子に接続する。巡回型Ａ／Ｄ変換は第１のフェースと第２のフェースを含み、巡回型Ａ／Ｄ変換は第１および第２のフェースを繰り返すことによって行われる。第１のフェーズにおいて第１のキャパシタ(Ｃ１)の一方の端子をＭＯＳ増幅回路の出力端子に接続すると共に、第２のフェーズにおいてＤ／Ａ変換の為の参照電圧を提供するＤ／Ａ変換部につなぎ換える。第１のフェーズにおいて第１のキャパシタ(Ｃ１)の他方の端子を接地電位に接続すると共に、第２のフェーズにおいてＭＯＳ増幅回路の入力端子とにつなぎ換える。
【００１２】
本発明に係るＡ／Ｄ変換器では、増幅手段(１)は、差動入力−差動出力のＭＯＳ増幅回路である。ＭＯＳ増幅回路を増幅器として用いるときには、第３のキャパシタ(Ｃ３)がＡ／Ｄ変換器の入力端子とＭＯＳ増幅回路の負入力端子との間に接続される。第４のキャパシタ(Ｃ５)がＭＯＳ増幅回路の負入力端子とＭＯＳ増幅回路の正出力端子に接続される。さらにＭＯＳ増幅回路の正入力端子とＭＯＳ増幅回路の負出力端子は短絡されて、直流電位に接続されるとともに、第１のキャパシタ(Ｃ１)と第２のキャパシタ(Ｃ２)はＭＯＳ増幅回路の正出力端子に、第１の電圧レベルと第２の電圧レベルをそれぞれ記憶するように順次接続される。その後、第１のキャパシタ(Ｃ１)と第２のキャパシタ(Ｃ２)の一端をそれぞれＭＯＳ増幅回路の負入力端子及び正入力端子に接続し、かつ第１のキャパシタ(Ｃ１)と第２のキャパシタ(Ｃ２)の他端同士を接続することによりノイズキャンセルを行う。
【００１３】
ノイズキャンセルされた信号のための巡回型Ａ／Ｄ変換のためにＭＯＳ増幅回路を用いるときには、第３のキャパシタ(Ｃ３)をＭＯＳ増幅回路の負入力端子と正出力端子に接続する。第５のキャパシタ(Ｃ４)をＭＯＳ増幅回路の負入力端子と正出力端子に接続する。巡回型Ａ／Ｄ変換は第１および第２のフェースを含み、巡回型Ａ／Ｄ変換は第１のフェースと第２のフェースを繰り返すことによって行われる。第１のフェーズにおいて、第１のキャパシタ(Ｃ１)の一方の端子と第２のキャパシタ(Ｃ２)の一方の端子をそれぞれＭＯＳ増幅回路の正出力端子及び負出力端子に接続すると共に、第２のフェーズにおいてＤ／Ａ変換の為の参照電圧を提供するＤ／Ａ変換部につなぎ換える。第１のフェーズにおいて第１のキャパシタ(Ｃ１)の他方の端子と第２のキャパシタ(Ｃ２)の他方の端子を接地電位に接続すると共に、第２のフェーズにおいてＭＯＳ増幅回路の負入力端子及び正入力端子にそれぞれつなぎ換える。
【００１４】
本発明に係るＡ／Ｄ変換器では、巡回型Ａ／Ｄ変換のために第４のキャパシタ(Ｃ５)が用いられるとき、ＭＯＳ増幅回路の入力端子と出力端子の間に接続されることによりスイッチング素子を減らしてなることが好ましい。
【００１５】
本発明に係るＡ／Ｄ変換器は、第１および第２の系列の信号のうち一方を受けるための第１の入力端子並びに他方を受けるための第２の入力端子と、第１の入力端子と増幅手段(１)の第１の入力との間に接続される第３のキャパシタ(Ｃ３)と、増幅手段(１)の第１の入力と増幅手段(１)の第１の出力の間に接続され、第３のキャパシタとの容量比により増幅手段の利得を決定する第４のキャパシタ(Ｃ５)と、第２の入力端子と増幅手段(１)の第２の入力との間に接続される第５のキャパシタ(Ｃ４)と、増幅手段(１)の第２の入力と増幅手段(１)の第２の出力の間に接続され、第３のキャパシタとの容量比により増幅手段の利得を決定する第６のキャパシタ(Ｃ６)と、第１の電圧レベルと第２の電圧レベルを記憶するための２つのキャパシタ(Ｃ1B，Ｃ2B)と、を備える。増幅手段(１)は、２つの入力端子と２つの出力端子を有する差動アンプを含むと共にモード切替可能な第１および第２のモードを有している。第１のモードでは差動アンプは巡回型Ａ／Ｄ変換のために差動入力−差動出力の増幅回路として動作し、第２のモードでは差動アンプは該差動アンプの共通ソースを固定電位に接続することによりノイズキャンセル動作のために２つのシングルエンドアンプとして動作する。
【００１６】
本発明に係るＡ／Ｄ変換器では、第１および第２の系列の信号は、行および列に配置された複数の画素を含むイメージセンサ画素アレイの第１および第２の画素列にそれぞれ接続された第１および第２のカラムラインから提供されることができる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００１７】
本発明によれば、ランダムノイズ低減の機能をＡ／Ｄ変換器の回路のなかに組み込むことで回路の規模を大きくすることなく、ランダムノイズ低減とＡ／Ｄ変換とを行うＡ／Ｄ変換器が提供される。
【発明を実施するための最良の形態】
【００１８】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のＡ／Ｄ変換器に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００１９】
容量を接続するスイッチのオンオフを制御すると共に、１つのアンプを使って画素部で発生するノイズ（リセットノイズと固定パターンノイズ）のキャンセルと、アンプで発生する支配的なランダムノイズ成分のキャンセルとを行うと共に、高い分解能のＡ／Ｄ変換を行う。本発明の実施例を以下に示す。なお、シンボルφで始まる記号は制御信号を表しており、制御信号が"１"のときに、その制御信号により制御されるスイッチはオンとなり、制御信号が"０"のときに、その制御信号により制御されるスイッチはオフとなる。これらの制御信号は、イメージアレイから光電荷を外部に転送する制御信号と同期して発生されるものであり、制御信号発生器により発生される。
【００２０】
この発明は、ＣＭＯＳイメージセンサからの出力信号のように、ノイズ成分を含む第１の電圧レベルと、ノイズ成分に有意な信号成分が重畳した第２の電圧レベルが順に現れるような信号の処理に好適である。
【００２１】
（第１の実施例）
図３に示す回路ＡＤ０は、増幅段ＡＭＰと、その出力を受けて巡回型Ａ／Ｄ変換を行うＡ／Ｄ変換段ＡＤＣとを備える。この回路の増幅段ＡＭＰは、反転増幅器６と２つのキャパシタＣp1，Ｃp2とを有している。キャパシタＣp2は反転増幅器６の入力６ａと出力６ｂとの間に接続され、キャパシタＣp1は、入力ＩＮと反転増幅器６の入力６ａとの間に接続されている。入力信号ＶinはキャパシタＣp1を経由して反転増幅器６の入力６ａに提供される。この増幅段ＡＭＰにおける利得ＧはＣp1／Ｃp2で与えられる。反転増幅器６として、反転入力および非反転出力を有する演算増幅回路を用いることができる。反転増幅器６は、例えばＭＯＳ増幅回路からなることができる。
【００２２】
増幅段ＡＭＰの出力ＯＵＴは、ノイズレベルを示す電圧レベルに応答して第１の信号を生成すると共に、信号光に応答する生成される信号およびノイズレベルの両方を含む電圧レベルに応答して第２の信号を生成する。Ａ／Ｄ変換段ＡＤＣは、増幅段ＡＭＰの出力ＯＵＴからの第１および第２の信号をキャパシタＣ1およびキャパシタＣ2にそれぞれサンプリングする。キャパシタＣ1へのサンプリングは、スイッチ (φＯＳ)ＳＷＳＩＮを介して行われる。スイッチ(φＯＳ)は制御信号φＯＳによりオンとし、また制御信号φ1によりスイッチ(φ１)をターンオンする。同様に、キャパシタＣ2へのサンプリングがスイッチ(φＯＲ) ＳＷＲＩＮを介して行われる。スイッチ(φＯＲ)は制御信号φＯＲによりオンとし、また制御信号φ１によりスイッチ(φ１)５５、５７をターンオンする。この期間中、制御信号φ2によりスイッチ(φ２)４１、４３はターンオフする。この後の動作、例えば巡回型Ａ／Ｄ変換の動作は、実施例２において説明する。
【００２３】
なお、制御信号φRはキャパシタＣp2，Ｃ3及びＣ4の電荷を初期化するためのものであり、この初期化は、キャパシタＣp2，Ｃ3及びＣ4の両端間にそれぞれ接続されたスイッチＳＷＲ１、３３、３５を用いて行われる。スイッチＳＷＢＰが、所望により増幅段をバイパスするために増幅段ＡＭＰの入力ＩＮと出力ととの間に接続されている。
【００２４】
（第２の実施例）
回路ＡＤ１で、増幅動作を行うと共に巡回型のＡ／Ｄ変換を行う第２の実施例を説明する。図４は、第２の実施例に対応するノイズ低減機能をもった巡回型Ａ／Ｄ変換器の回路例を示している。増幅手段としてアンプ１が設けられ、Ａ／Ｄ変換用に比較回路 (比較器２，３)ＣＯＭＰがアンプ１の出力に接続されており、デコーダ４が比較回路 (比較器２，３)ＣＯＭＰに接続されている。さらに、巡回型のＤ／Ａ変換用にＤ／Ａ変換回路（ＤＡＣ）５がアンプ１の入力にキャパシタＣ１、Ｃ２を介して接続されている。この回路ＡＤ１のアレイを、図７に示すようにイメージセンサアレイのカラムに集積化し、並列に動作させる。図６は、イメージセンサアレイの画素部の信号の読み出し動作も含めて、図４の回路によるノイズ低減動作と引き続く巡回型Ａ／Ｄ変換動作の原理を示す。図６の説明では、図４のＶＣＯＭをＧＮＤとして参照する。アンプ１として、演算増幅器回路を含むことができ、この演算増幅器回路は、反転入力１ａ、非反転入力１ｂ、反転出力１ｃ、および非反転出力１ｄを有する。
【００２５】
まず、図６のステップ(ａ)に示される回路接続となるようにし、回路ＡＤ１の入力ＩＮＡＤ１にｉ行目の画素からのリセットレベルＶRを与え、受けた信号をキャパシタＣ３にサンプルする。キャパシタＣ５、Ｃ４の電荷はリセットされると共に、アンプ１の入力１ｃにスイッチ４９を介してＶｃｏｍが提供される。制御信号φ０ｄ、φＲ、φ２、φ２ｄ、φ０を用いてスイッチ３１、３７、３３、３５、３９、４１、４３、４５、４７、４９をターンオンさせる。
【００２６】
サンプル完了後、回路ＡＤ１の入力ＩＮＡＤ１にリセットレベルＶRを引き続き与えると共に、図６のステップ(ｂ)に示される回路接続となるようにして、アンプ１の出力値をキャパシタＣ１に記憶する（制御信号φ2dによりスイッチをオフする）。この動作は非常に重要である。アンプ１の出力電圧をＶout1とすると、理想的には、Ｖout1＝０である。キャパシタＣ５はアンプ１の入力１ａと出力１ｂとの間に接続される。キャパシタＣ１の一端はスイッチ４１を介してアンプ１の出力１ｂに接続されていると共に、キャパシタＣ１の他端はスイッチ４５を介してＶｃｏｍに接続されている。アンプ１の入力１ｃにスイッチ４９を介してＶｃｏｍが提供される。制御信号φＲの変化に応答してスイッチ３３、３５を開く。制御信号φ２の変化に応答してスイッチ３９を開く。
【００２７】
次いで、図６のステップ(ｃ)に示される回路接続となるようにし、回路ＡＤ１の入力ＩＮＡＤ１に画素部の信号レベルＶSを与える。信号レベルＶSはキャパシタＣ３を介してアンプ１の入力１ａに加えられる。これに応答してアンプ１の出力電圧はＶout2に変化する。この出力電圧Ｖout2をキャパシタＣ２に記憶する（制御信号φ01によりスイッチ５１をオフする）。制御信号φ２ｄに従ってスイッチ４１、４３を開くと共に制御信号φ０１に応答してスイッチ５１を閉じて、キャパシタＣ２の一端がアンプ１の出力１ｂに接続されると共に、キャパシタＣ２の他端がスイッチ４７を介してＶｃｏｍに提供される。アンプ１の入力１ｃにスイッチ４９を介してＶｃｏｍが提供される。
【００２８】
キャパシタＣ２に記憶された電圧は、理想的には、
【数１】
0004469988.tif 000002
と表される。つまり、信号レベルＶS，リセットレベルＶRに共通な成分（画素部のノイズ成分）が差し引かれ消えて、その差が、キャパシタＣ３とキャパシタＣ５の比で増幅される(キャパシタＣ３とＣ５のキャパシタンス比をＣ３／Ｃ５＝Ｇとすると、シンボルＧはゲインを表すこととなる)。従って、理想的には、キャパシタＣ１に記憶された電圧信号は不要であるが、大事なことは、出力電圧Ｖout1，Ｖout2には、アンプ等が発生するノイズが重畳している点である。そのノイズは、出力電圧Ｖout1，Ｖout2共通に存在する成分Ｖncと、独立に存在する成分(Ｖn1，Ｖn2)がある。ノイズ成分Ｖｎ１、Ｖｎ２は時間的に変動する。
【００２９】
すなわち、ノイズ成分を考慮に入れた実際の出力は、
【数２】
0004469988.tif 000003
【数３】
0004469988.tif 000004
と表される。
【００３０】
従って、図６のステップ（ｅ）を参照しながら後ほど説明される動作によって、出力電圧Ｖout2と出力電圧Ｖout1との差が求めれる。その差は、
【数４】
0004469988.tif 000005
と表される。このような処理によって、ノイズが低減できるかどうかは、それぞれのノイズの大きさによるが、実際、キャパシタンスＣ３とキャパシタンスＣ５の比率を大きくした高い利得の増幅器におけるノイズを計算してみると、ノイズ成分Ｖｎｃが支配的である。式（４）には、ノイズ成分Ｖｎｃが含まれない。
【００３１】
図５に示される回路ＡＤ２は、回路ＡＤ１に含まれキャパシタＣ5の一端に接続されたスイッチ３７、５３を含まず、これ故に、回路ＡＤ２は回路ＡＤ１に比べて簡素である。増幅時には利得Ｇ＝Ｃ5／Ｃ3となるようにキャパシタＣ5，Ｃ3が接続される。巡回型Ａ／Ｄ変換時にはキャパシタＣ3とキャパシタＣ5とを並列接続する。キャパシタＣ3およびキャパシタＣ5のキャパシタンスは、これらのキャパシタＣ３、Ｃ５の合成キャパシタンスがＣ1に等しくなるように設定されている。増幅時の利得をＧとすると、キャパシタンスＣ3＝Ｇ×Ｃ1／(１＋Ｇ)，Ｃ5＝Ｃ1／(１＋Ｇ)に設定する。キャパシタＣ１、Ｃ３、Ｃ５のキャパシタンスが、ある関係を満たすとき、一部のスイッチを省略できる。
【００３２】
図４に示す回路ＡＤ１における巡回型Ａ／Ｄ変換動作を次に説明する。図６のステップ(ｄ)に示される回路接続となるようにし、巡回型Ａ／Ｄ変換の準備であり、キャパシタＣ3がアンプ１の帰還容量になるように反転入力１ａと非反転出力１ｂとの間に接続されると共に、キャパシタＣ4がアンプ１の帰還容量になるように反転入力１ｃと非反転出力１ｄとの間に接続されおり、アンプ１の入力１ａ、１ｃと出力１ｂ、１ｄをそれぞれショートしてキャパシタＣ3，Ｃ4の電荷の初期化を行う。キャパシタＣ1には、電圧Ｖout1が記憶されており、キャパシタＣ2には電圧Ｖout2がそれぞれ記憶されている。この回路接続では、キャパシタＣ3，Ｃ4の電荷の初期化は、制御信号φＲに応答するスイッチ３３、３５により行われる。制御信号φ１、φ０ｄに応答して、スイッチ５５、５７、６１をターンオンする。キャパシタＣ１、Ｃ２の一端はスイッチ５５、５７を介してアンプ１の反転入力１ａおよび非反転入力１ｃにそれぞれ接続されると共に、キャパシタＣ１、Ｃ２の他端はフローティングである。キャパシタＣ1には、電圧Ｖout1が保持され、キャパシタＣ2には電圧Ｖout2が保持される。
【００３３】
図６のステップ(ｅ)を参照しながら、出力電圧Ｖout2と出力電圧Ｖout1との差を求める動作が説明される。キャパシタＣ1，Ｃ2の他端を互いに接続することによって、これらのキャパシタＣ1，Ｃ2に記憶された電荷の差分がキャパシタＣ3とＣ4に転送される。容量値の関係Ｃ1＝Ｃ2＝Ｃ3＝Ｃ4が満たされていれば、電荷が均等に転送されて、その差動アンプの出力には、式（４）に示されるように、ＶS−ＶR＋Ｖn2−Ｖn1に相当する差電圧ＶＤＩＦＦ＝ＶＯＵＴ２―ＶＯＵＴ１が現れる。キャパシタＣ1，Ｃ2の一端（接地点側）がアンプ１の反転入力１ａおよび非反転入力１ｃにスイッチ５５、５７を介して接続される。キャパシタＣ1，Ｃ2の他端がスイッチ５９を介して互いに接続される。
【００３４】
その後、このアンプ１の出力に現れた電圧ＶＤＩＦＦに対して、巡回型のＡ／Ｄ変換を行う。まず、図６のステップ(ｆ)に示される回路接続となるように、制御信号φ２ｄ、φ２に応答してスイッチ４１、４３、３９をターンオンし、制御信号φ１、φＤ０に応答してスイッチ５５、５７、５９をターンオフする。このステップでは、キャパシタＣ1，Ｃ2にアンプ１の差動出力信号を記憶する。これと共に、アンプ１の出力からの電圧レベルの判定を比較回路 (比較器２，３)ＣＯＭＰによって行う。比較器２，３の出力値（ｄ０、ｄ１）はデコーダ４により、コード化される。
【００３５】
図６のステップ(ｇ)に示される回路接続のようにし、比較器２，３の判定結果に応じた電圧値をＤＡＣ（ディジタル・アナログ変換器）５がキャパシタＣ1とＣ2の他端に提供することによって、次式の演算が行える。
【数５】
0004469988.tif 000006
ここで、△Ｖout(i) は、巡回型Ａ／Ｄ変換におけるｉ回目の出力差電圧であり、D(i)は比較器の出力のディジタルコードであり、電圧信号ＶREF＝ＶRP−ＶRNは、DAC５の参照電圧である。ステップ(ｇ)では、クロックφ１に応答してスイッチ５５、５７をターンオンして、キャパシタＣ1とＣ2の一端がアンプ１の反転入力１ａおよび非反転入力１ｃに接続されると共に、キャパシタＣ1とＣ2の他端がＤＡＣ５からの信号を受けられるように、クロックφ２ｄに応答してスイッチ４１、４３をターンオフしフィードバック経路を切断する。図６のステップ(ｆ)とステップ(ｇ)を必要な回数繰り返すことによって、必要な分解能のＡ／Ｄ変換結果が提供される。
【００３６】
このように、１つのアンプを使って、容量を接続するスイッチのオン／オフを制御することにより、画素部で発生するノイズ（リセットノイズと固定パターンノイズ）のキャンセルと、アンプで発生する支配的なランダムノイズ成分をキャンセルできると共に、高い分解能のＡ／Ｄ変換が行える。
【００３７】
ここで、理解を容易にするために巡回型Ａ／Ｄ変換回路の基本動作を説明する。巡回型Ａ／Ｄ変換動作の最初に、キャパシタＣ1をＭＯＳ増幅器といったアンプ１の出力に接続し、電圧Ｖoutに対応する電荷を充電する。キャパシタＣ1とキャパシタＣ3がそれぞれ電荷Ｑ1，Ｑ3を格納し、Ｑ1＝Ｃ1×Ｖout，Ｑ3＝Ｃ3×Ｖoutが満たされる。すなわち、キャパシタＣ3には、最初に電荷Ｑ3が充電されている。その後、キャパシタＣ1の一端をＭＯＳ増幅器といったアンプ１の反転入力に接続する。また、キャパシタＣ1の他端はＤＡＣ５に接続を替える。ＤＡＣの参照電圧をＶdacとすると、キャパシタＣ1の端子電圧はＶoutからＶdacに変化するので、キャパシタＣ1に充電されている電荷の変化は、△Ｑ1＝Ｃ1×(Ｖout−Ｖdac)となり、この変化分がキャパシタＣ3に転送される。その結果、ＭＯＳ増幅器１の出力電圧は、Ｖout(i+1)＝(Ｑ3＋△Ｑ1)／Ｃ3＝((Ｃ1＋Ｃ3)×Ｖout(i)−Ｃ1×Ｖdac)／Ｃ3に変化する。この式は、関係式Ｃ1＝Ｃ3が満たされれば、Ｖout(i+1)＝２×Ｖout(i)−Ｖdacと書き換えられるので、巡回型Ａ／Ｄ変換の基本演算（入力電圧を２倍に増幅してＤＡＣ５の参照値を引く）を提供できる。
【００３８】
図８は、図４の回路ＡＤ１の動作タイミングチャートを示している。また、図８には、図６に示した動作ステップと各制御信号の値の対応も示している。図８は、画素アレイのｉ行目の１行分の信号を読み出してノイズキャンセルとＡ／Ｄ変換を行う動作を示すタイミング図であり、その１列分の回路の動作を示している。図８は、図７に示された、画素部のｉ行目への制御信号Ｓi(画素選択信号)、Ｒi(画素部の浮遊拡散層の電位のリセット制御信号)、ＴＸi(フォトダイオード部からの電荷転送制御信号)も示している。
【００３９】
図８において、(ｄ1ｄ0)は２つの比較器の出力値であり、これは以下のような値をとる。
【数６】
0004469988.tif 000007
(ｄ1 ｄ0)＝(０ １)，(１ １)，(０ ０)のとき、式(５)のＤiは、それぞれ、０，１，−１の値をとる。
【００４０】
φＤ0，φＤP，φＤNは、(ｄ1 ｄ0)がそれぞれ(０ １)，(１ １)，(０ ０)のときに"１"になり、それ以外のときは、"０"となる。φD0は、図６のステップ(ｅ)における動作のときにも、キャパシタＣ1，Ｃ2の電荷の転送のために"１"となる。巡回型Ａ／Ｄ変換は、図６のステップ(ｆ)と(ｇ)の動作を繰り返すことによって上位ビットから順に決定されていき、ＮビットのＡ／Ｄ変換を行う場合ではＮ−２回繰り返される。Ｎ−２回目の図６のステップ(ｇ)における動作に対して最下位ビットが決定され、また出力される。その後は、比較器の出力(ｄ1ｄ0)を(０ １)に戻しておく。φcRは、そのための比較器の初期化パルスであり、これが投入されると、(ｄ1ｄ0)が(０ １)に初期化される。
なお、図４における信号ＶRCN，ＶRCPは、ＶRCP−ＶRCN＝ＶREF／４が得られるようにに設定される。
【００４１】
巡回型Ａ／Ｄ変換によって得られた各回ごとのＡ／Ｄ変換結果は、図７のブロック図のデータレジスタ１５に格納され、水平走査によって、Ａ／Ｄ変換後に読み出される。そのデータは、各回ごとに、３値を取る。すなわち冗長表現になっている。これらを、水平走査で読み出したあと、冗長表現−非冗長表現変換部において、非冗長表現の２進数に変換して出力する。冗長表現−非冗長表現変換回路は、カラムに並べても良いが、カラムの回路規模が大きくなる。
【００４２】
図７はＣＭＯＳイメージセンサの一例であり、各画素は光を電荷に変換するためのフォトダイオードＰＤｉと、いくつかのＭＯＳトランジスタＴ１〜Ｔ４とを備える。また、制御信号ＴＸｉに応答するトランジスタＴ１より電荷の移動が制御され、制御信号Ｒｉに応答するトランジスタＴ２より電荷の初期化が制御され、制御信号Ｓｉに応答するトランジスタＴ３より画素の選択が制御される。トランジスタＴ４はトランジスタＴ１とＴ２との接続点Ｊ１の電位に応答する。各画素では、リセット動作に応答してリセットノイズが発生される。また、各画素から出力される電圧には、画素毎に固有の固定パターンノイズが含まれる。また、ランダムノイズは、Ａ／Ｄ変換器の入力に繋がる素子等により発生される。各画素はマトリクス状に配置され、図面において列に沿って延びる信号線により、カラムに配置されたノイズキャンセルつき巡回型アナログ−デジタル変換回路１４の一つへ信号が伝送される。
【００４３】
図７において、垂直シフトレジスタ１１はイメージアレイ１２を構成する画素１３に与えられる制御信号Ｒｉ，Ｓｉ，ＴＸｉを供給し、各画素において得られた光電荷をノイズキャンセル機能付き巡回型アナログ−デジタル変換回路１４へ信号を伝送する。ノイズキャンセル機能付き巡回型アナログ−デジタル変換回路アレイ１４は複数の基本回路を含み、また各画素からの信号を並列に処理できる。処理された信号は、データレジスタ１５にラッチされ、水平シフトレジスタ１６からの制御信号により出力端に伝送される。この後に、処理された信号は、必要に応じて冗長表現−非冗長表現変換回路１７において処理がなされる。
なお、増幅手段のアンプ１として差動入力−差動出力のＭＯＳ増幅回路の例を説明したが、１入力１出力の反転増幅回路を本Ａ／Ｄ変換器のために使用できる。
【００４４】
（第３の実施例）
図９は、第３の実施例であり、２列からの信号のノイズキャンセルを並列に行い、それらの信号に対して順に、巡回型Ａ／Ｄ変換を行うＡ／Ｄ変換器である。図９の回路ＡＤ３そのものは、図４の回路ＡＤ１に比べて複雑になっている。しかしながら、図９の回路ＡＤ３を画素２列分の幅を使ってレイアウトすればよいので、画素サイズがより小さい場合にも図４の回路ＡＤ１に比較して利用できる。図９に示される回路においては、アンプとして、差動動作切換え機能付アンプ２１を使用する。
【００４５】
図１０は、図９の回路ＡＤ３の動作を説明する図面を示す。また、図１１は、図９に使用する差動動作切換え機能付アンプ２１の回路例Ａ１を示す。図１１に示された増幅回路Ａ１は、制御信号SEDが"０"であるとき、電流源トランジスタＭ２と、負荷Ｍ３、Ｍ４、Ｍ５、Ｍ６と、駆動トランジスタＭ７、Ｍ８とを含む差動入力−差動出力アンプとして動作すると共に、制御信号SEDが"１"であるとき、増幅回路Ａ１は、２つのコモンソース増幅器２１ｅ、２１ｆ（トランジスタＭ３、Ｍ４、Ｍ７を含む増幅器とトランジスタＭ５、Ｍ６、Ｍ８を含む増幅器）として動作する。２つのコモンソース増幅器では、差動回路の共通のソース点ＣＯＭＭＯＮの電圧が固定電位Ｖbn3の電位である。制御信号ＳＥＤに応じてトランジスタＭ１、Ｍ９により回路動作が変更されることを利用して、２つの信号に対して、２つのコモンソース増幅器とキャパシタを用いて同時にノイズキャンセルを行い。それぞれを差動回路形式の巡回型Ａ／Ｄ変換によってＡ／Ｄ変換を行う。また、実用上の回路では固定電位Ｖbn3として接地電位を用いると、配線を減らせる。
【００４６】
なお、差動入力−差動出力の増幅回路のための動作モードでは、図１１に示した同相モード信号帰還を用いて出力の動作点を安定させる。２つのソース接地のシングルエンドアンプのための動作モードでは、同相モード帰還は不要であるので、制御信号SEDを受けるトランジスタＭ１によって、差動入力−差動出力のためのテール電流源用のnMOSトランジスタのゲートをロウレベル（例えば０ボルト）にして、電流源トランジスタＭ２をカットオフさせている。
同相モード時の初期期間に、制御信号φCMによりスイッチ(φCM)ＳＷＣＭ１、ＳＷＣＭ２、ＳＷＣＭ３をオンとし、出力の基準動作点信号ＶCOM及び直流バイアスＶbn1を同相モード信号帰還用キャパシタＣＣＭ１、ＣＣＭ２に与える。その後スイッチ(φCM)ＳＷＣＭ１〜ＳＷＣＭ３をオフとすることにより、直流点が安定した後に、キャパシタＣＣＭ１、ＣＣＭ２を経由して同相モード信号の帰還がなされる。
【００４７】
画素部のノイズキャンセルは、まず、制御信号SEDを"１"にし、２つのコモンソースアンプの回路となるように増幅回路Ａ１を設定する。図１０の説明では、図９のＶＣＯＭとしてＧＮＤを用いる。また、回路ＡＤ３が図１０のステップ(ａ)に示される回路接続となるように、制御信号φＲを用いてスイッチ７１ａ、７１ｂをターンオンさせて、アンプ２１の反転入力２１ａと非反転出力２１ｂを接続すると共に、非反転入力２１ｃと反転出力２１ｄを接続する。制御信号φ０を用いてスイッチ７９ａ、７９ｂ、７９ｃ、７９ｄをターンオンするので、所定のノードに電圧ＶＣＯＭが与えられる。制御信号φ０ｄを用いてスイッチ７５ａ、７５ｂ、７５ｃ、７５ｄをターンオンすると共にスイッチ７７ａ、７７ｂ、７７ｃ、７７ｄをターンオフする。回路ＡＤ３の２つの入力Ｖｉｎ１、Ｖｉｎ２には、ｉ行目の画素のある画素列のリセットレベルＶRAと、例えばその隣の列のリセットレベルＶRBを与える。これらリセットレベルＶRA、ＶRBをキャパシタＣ3、Ｃ4にそれぞれサンプルする。制御信号φ０２を用いてスイッチ８１ａ、８１ｂをターンオンするので、キャパシタＣＡ１、ＣＢ１の一端が、ぞれぞれ、非反転出力２１ｂおよび反転出力２１ｄに接続される。
【００４８】
サンプル完了後、回路ＡＤ３が図１０のステップ(ｂ)に示される回路接続となるように、制御信号φＲの変化に応答してスイッチ７１ａ、７１ｂをターンオフする。アンプ２１内の２つのアンプ２１ｅ、２１ｆの出力電圧をスイッチ８１ａ、８１ｂを介してキャパシタＣ1AとキャパシタＣ1Bに記憶する（制御信号φ02によりスイッチをオフ）。
【００４９】
次いで、回路ＡＤ３が図１０のステップ(ｃ)に示される回路接続となるように、
制御信号φ０１を用いてスイッチ８３ａ、８３ｂをターンオンするので、キャパシタＣＡ２、ＣＢ２の一端が、それぞれ、非反転出力２１ｂおよび反転出力２１ｄに接続される。回路ＡＤ３の２つの入力Ｖｉｎ１、Ｖｉｎ２に画素部の２つの列の信号レベルＶSA、ＶSBをそれぞれ与える。そのときの２つのアンプの出力電圧をスイッチ８３ａ、８３ｂを介してキャパシタＣ2AとＣ2Bに記憶する（制御信号φ01によりスイッチをオフ）。
【００５０】
キャパシタＣ2A，Ｃ2Bに記憶された電圧ＶoutpとＶoutnは、理想的には、それぞれ
【数７】
0004469988.tif 000008
【数８】
0004469988.tif 000009
と表される。つまり、画素部のノイズがキャンセルされ、容量比で増幅がなされる。これらの信号に含まれるサンプルされたランダムノイズ成分をさらにキャンセルすることで低雑音の信号読み出しが可能となる。
【００５１】
その原理は、図４を参照して行われた説明と同じである。このキャンセル動作は、図１０のステップ(ｅ)の動作でなされる。キャンセル動作に先立って、図１０のステップ（ｄ）に示されるように、制御信号φＲを用いてスイッチ７１ａ、７１ｂをターンオンしてアンプ２１の入力２１ａ、２１ｃと出力２１ｂ、２１ｄをそれぞれ接続すると共に、キャパシタＣ３、Ｃ４の両端の電荷を初期化する。スイッチ８５ａ、８５ｂを介してキャパシタＣ１Ａ、Ｃ２Ａの一端はアンプ２１の入力２１ａ、２１ｃにそれぞれ接続される。制御信号φＤ０を用いてスイッチ８７をターンオンする。図４に対する説明と同様、図１０のステップ(ｅ)においてまずキャパシタＣ1Aに記憶された電圧とキャパシタＣ2Aに記憶された電圧との差分を求める。この動作によって、ランダムノイズがキャンセルされた信号をアンプ２１が生成する。アンプ２１の出力値に対して、キャパシタＣ３、Ｃ４、Ｃ１Ａ、Ｃ２Ａを用いて、図１０のステップ(ｆ)と(ｇ)に示された動作を繰り返すことによって、巡回型Ａ／Ｄ変換が実行される。まず、図９の入力Ｖin1に与えられた入力信号に対する巡回型Ａ／Ｄ変換が実行される。ステップ（ｆ）では、制御信号φ２ｄに応答するスイッチ８４ａ、８４ｂを介してキャパシタＣ１Ａ、Ｃ２Ａの一端がそれぞれ、アンプ２１の出力２１ｂ、２１ｄにそれぞれ接続される。キャパシタＣ１Ａ、Ｃ２Ａの他端はスイッチ７３を介して互いに接続される。ステップ（ｇ）では、キャパシタＣ１Ａ、Ｃ２Ａの一端はＤＡＣ５の出力にそれぞれ接続される。
【００５２】
その後、再び、図１０のステップ(ｄ)の動作に戻り、図９の入力Ｖin2の入力信号に対する巡回型Ａ／Ｄ変換を行う。図１０のステップ(ｄ)においてまずキャパシタＣ３，Ｃ４の電荷を制御信号φＲに応じたスイッチ７１ａ、７１ｂを用いて初期化する。スイッチ８９ａ、８９ｂを介してキャパシタＣ１B、Ｃ２Bの一端はアンプ２１の入力２１ａ、２１ｃにそれぞれ接続されている。
【００５３】
次に、制御信号φ０３を用いてスイッチ９１をターンオンする。図１０のステップ(ｅ)に示すようにキャパシタＣ1B，Ｃ2Bをスイッチ８７を介して接続して、記憶されている電荷をそれぞれキャパシタＣ３，Ｃ４にスイッチ８９ａ、８９ｂを介して転送する。この動作によって、アンプ２１にサンプルされるランダムノイズ成分をキャンセルした信号をアンプ２１が生成される。アンプ２１の出力値に対して図１０のステップ(ｆ)と(ｇ)を繰り返すことで、巡回型Ａ／Ｄ変換が実行される。
実際の図１０の制御信号の波形の例を図１２に示す。
この回路ＡＤ３においても、図５に示したのと同様に、キャパシタＣ5の一端に設けられたスイッチを省略することができる。
Ａ／Ｄ変換部において１．５ビット変換を行う回路を用いるものとして説明したが、通常の１ビット変換や２ビット変換であっても適用可能である。
【００５４】
図１３に示されるように、最近、これを実際に測定してその効果を調べている。その結果、極めて高いノイズ低減が可能であることがわかっている。図１３では、横軸は、カラム増幅器の利得を示し、縦軸は入力換算ノイズ電圧を示している。参照符号ＣＳはシングルステージにおけるノイズキャンセル制帽を示し、参照符号ＣＤはダブルステージにおけるノイズキャンセル制帽を示す。利得２０倍以上では、本実施の形態において用いられるダブルステージにおけるノイズキャンセル性能がシングルステージにおけるノイズキャンセル性能よりも優れる。
【００５５】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００５６】
ＣＭＯＳイメージセンサからの出力信号のように、ノイズ成分を含む第１の電圧レベルと、ノイズ成分に有意な信号成分が重畳した第２の電圧レベルが交互に現れるような信号に対して、この発明の実施の形態を適用すると、回路を複雑にすることなく、ランダムノイズを大きく低減しながら、高い分解能のＡ／Ｄ変換が行える。
【図面の簡単な説明】
【００５７】
【図１】図１は、従来技術における巡回型Ａ／Ｄ変換器を示す図面である。
【図２】図２は、従来技術における、ノイズキャンセル機能をもつアンプ共有型巡回型Ａ／Ｄ変換器を示す図面である。
【図３】図３は、ノイズ低減機能をもつ巡回型Ａ／Ｄ変換器の一例を示す図面である。
【図４】図４は、ノイズ低減機能をもつ巡回型Ａ／Ｄ変換器の別の例を示す図面である。
【図５】図５は、図４に示す巡回型Ａ／Ｄ変換器を部分的に変更したＡ／Ｄ変換器の例を示す図面である。
【図６】図６は、ノイズ低減機能を持つ巡回型Ａ／Ｄ変換器の動作の主要ステップを示す図面である。
【図７】図７は、図４の回路のアレイをイメージセンサアレイのカラムに配置して、イメージセンサアレイとＡ／Ｄ変換器のアレイとを集積化したイメージセンサの一例を示す図面である。
【図８】図８は、図６の回路の動作タイミングを示す図面である。
【図９】図９は、イメージセンサアレイの２画素列からの信号をＡ／Ｄ変換するための単一のＡ／Ｄ変換器の一例を示す図面である。
【図１０】図１０は、図９の回路の動作の主要ステップを示す図面である。
【図１１】図１１は、図９に使用する内部アンプの回路例を示す図面である。
【図１２】図１２は、図１０の回路の動作タイミングを示す図面である。
【図１３】図１３は、シングルステージを用いるノイズキャンセル性能およびダブルステージを用いるノイズキャンセル性能とカラム増幅器の利得との関係を示す図面である。
【符号の説明】
【００５８】
１…差動入力−差動出力アンプ、２，３…比較器、４…デコーダ、５…デジタル−アナログ変換器(ＤＡＣ)、６…反転増幅器、１１…垂直シフトレジスタ、１２…イメージアレイ、１３…画素、１４…ノイズキャンセル機能付巡回型アナログ−デジタル変換器、１５…データレジスタ、１６…水平シフトレジスタ、１７…冗長表現−非冗長表現変換器、２１…差動動作切換え機能付アンプ
【図１】
0004469988.tif 000010
【図２】
0004469988.tif 000011
【図３】
0004469988.tif 000012
【図４】
0004469988.tif 000013
【図５】
0004469988.tif 000014
【図６】
0004469988.tif 000015
【図７】
0004469988.tif 000016
【図８】
0004469988.tif 000017
【図９】
0004469988.tif 000018
【図１０】
0004469988.tif 000019
【図１１】
0004469988.tif 000020
【図１２】
0004469988.tif 000021
【図１３】
0004469988.tif 000022