(57)【特許請求の範囲】
【請求項１】
タイミング信号を出力するタイミング信号発生回路，
被写体像を撮像し，被写体像を表す映像信号を出力する撮像素子，
与えられるアナログ制御信号にもとづいて，上記撮像素子から出力される映像信号について所定の信号処理を行う信号処理回路，および
与えられるディジタル信号処理制御データをアナログ制御信号に変換し，上記信号処理回路に，変換されたアナログ制御信号を与えるディジタル／アナログ変換回路を備え，
上記タイミング信号発生回路は，上記撮像素子および上記ディジタル／アナログ変換回路の双方にタイミング信号を直接に与えるものであり，上記タイミング信号発生回路から出力されて上記撮像素子に入力するタイミング信号に基づいて上記撮像素子を動作させ，かつ上記タイミング信号発生回路から出力されて上記ディジタル／アナログ変換回路に入力するタイミング信号に応答して上記ディジタル／アナログ変換回路に上記信号処理回路に与えるべき上記アナログ制御信号を出力させることを特徴とする，
信号処理制御装置。
【請求項２】
上記撮像素子は，与えられるアナログ制御信号にもとづいて制御されるものであり，
上記ディジタル／アナログ変換回路は，上記タイミング信号発生回路から出力されるタイミング信号に応じて上記信号処理回路および上記撮像素子に，変換されたアナログ制御信号を出力するものである，
請求項１に記載の信号処理制御装置。
【請求項３】
上記タイミング信号発生回路、上記信号処理回路および上記ディジタル／アナログ変換回路が同一のチップ内で構成されている、請求項１に記載の信号処理制御装置。
【請求項４】
上記ディジタル信号処理制御データをあらかじめ記憶しておき、上記タイミング信号発生回路から出力されるタイミング信号にもとづいて出力する信号処理制御 データ記憶装置をさらに備え、
上記ディジタル／アナログ変換回路は、上記信号処理制御データ記憶装置から出力されるディジタル信号処理制御データを入力するものである、
請求項１に記載の信号処理制御装置。
【請求項５】
上記タイミング信号発生回路、上記信号処理制御データ記憶装置および上記ディジタル／アナログ変換回路が同一のチップ内で構成されている、請求項４に記載の信号処理制御装置。
【請求項６】
タイミング信号を出力するタイミング信号発生回路，
被写体像を撮像し，被写体像を表す映像信号を出力する撮像素子，
与えられるアナログ制御信号にもとづいて，上記撮像素子から出力される映像信号について所定の信号処理を行う信号処理回路，および
与えられるディジタル信号処理制御データをアナログ制御信号に変換し，上記信号処理回路に，変換されたアナログ制御信号を与えるディジタル／アナログ変換回路を備えた信号処理制御装置において，
上記タイミング信号発生回路は，上記撮像素子および上記ディジタル／アナログ変換回路の双方にタイミング信号を直接に与え，
上記撮像素子は，上記タイミング信号発生回路から出力されて上記撮像素子に入力するタイミング信号に基づいて動作し，
上記ディジタル／アナログ変換回路は，上記タイミング信号発生回路から出力されて上記ディジタル／アナログ変換回路に入力するタイミング信号に応答して上記信号処理回路に与えるべき上記アナログ制御信号を出力する，
信号処理制御方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、撮像素子から出力される映像信号を信号処理する回路を制御する装置および方法に関する。
【０００２】
【発明の背景】
図８は、ビデオ・カメラの電気的構成の一部を示すブロック図である。ＣＣＤ１は、タイミング・ジェネレータ31から出力されるタイミング制御信号およびディジタル／アナログ変換装置32から出力されるアナログ制御信号の制御の下に動作する。ＣＣＤ１によって被写体が撮像され、被写体像を表す映像信号が出力される。映像信号は、信号処理回路２に入力する。信号処理回路２にもタイミング・ジェネレータ31から出力されるタイミング制御信号およびディジタル／アナログ変換装置32から出力されるアナログ制御信号が与えられ、これらの信号によって制御される。
【０００３】
図９は、ディジタル／アナログ変換回路の電気的構成を示すブロック図である。
【０００４】
データ出力装置33から出力されるディジタル信号処理制御データは、データ制御回路41に与えられ、一時的に記憶される。データ制御回路41からディジタル信号処理制御データが読み出され、それぞれのデータに応じて対応するデータ・ラッチ回路42に入力する。
【０００５】
データ制御回路41には、コンピュータ30から切替制御信号も入力し、この切替制御信号がデータ制御回路41に入力することにより、ディジタル信号処理制御データを出力すべきデータがラッチされているデータ・ラッチ回路42にラッチ・タイミング信号が与えられる。ラッチされているディジタル信号処理データがデータ・ラッチ回路42から出力され、ディジタル／アナログ変換回路43に与えられることにより、アナログ制御信号に変換される。変換されたアナログ制御信号が、信号処理回路２またはＣＣＤ１に与えられる。
【０００６】
図10は、図８に示す回路の動作を示すタイム・チャートである。
【０００７】
時刻ｔ32の時点において信号処理回路２に与えるアナログ制御信号を切り換えるものとする。
【０００８】
１ＶごとにＣＣＤ１が露光され、被写体が撮像される。被写体像を表す映像信号がＣＣＤ１から読み出される。
【０００９】
時刻ｔ32となると、タイミング・ジェネレータ31からコンピュータ30にディジタル／アナログ変換装置32から出力されるアナログ制御信号の切替制御のためのタイミング信号が与えられる。コンピュータ30に、タイミング・ジェネレータ31からタイミング信号が入力すると、切替制御信号がコンピュータ30から出力され、ディジタル／アナログ変換装置32およびデータ出力装置33に与えられる。
【００１０】
データ出力装置33から信号処理制御データが出力され、ディジタル／アナログ変換回路32において、上述のようにアナログ制御信号に変換され、信号処理回路２に与えられる。
【００１１】
タイミング・ジェネレータ31から出力される切替のための制御信号がコンピュータ30を介してデータ出力装置33およびディジタル／アナログ変換装置32に入力するので、切替制御信号がデータ出力装置33およびディジタル／アナログ変換回路32に入力する時間が遅延する。時刻ｔ32の時点でタイミング・ジェネレータ31から切替制御のためのタイミング信号が出力されても，ディジタル／アナログ変換回路32から出力されるアナログ制御信号が切り替わるのは、時刻ｔ33の時点となってしまう。
【００１２】
ディジタル／アナログ変換装置32から出力されるアナログ制御信号の切替が遅延するのは、信号処理回路２にアナログ制御信号を与える場合だけでなく、ＣＣＤ１にアナログ制御信号を与える場合（例えば、ＣＣＤ１のオーバ・フロー・ドレインの量を変更する制御を行う場合など）にも当てはまる。
【００１３】
図８に示す回路は、データ出力装置33を介してコンピュータ30からディジタル／アナログ変換装置32にディジタル信号処理制御データが与えられているが、データ出力装置33を介さずにコンピュータ30から直接ディジタル／アナログ変換装置32にディジタル信号処理制御データが与えられる回路もある。このような回路においてもタイミング・ジェネレータから切替のためのタイミング信号の出力時点からアナログ制御信号の切替わるまでの時間が遅れることがある。
【００１４】
【発明の開示】
この発明は、撮像素子から出力される映像信号を信号処理する場合に信号処理回路における信号処理の変更のタイミングを迅速に行うようにすることを目的とする。
【００１５】
この発明による信号処理制御装置は、タイミング信号を出力するタイミング信号発生回路、上記タイミング信号発生回路から出力されるタイミング信号にもとづいて動作して被写体を撮像し、被写体像を表す映像信号を出力する撮像素子、与えられるアナログ制御信号にもとづいて、上記撮像素子から出力される映像信号について所定の信号処理を行う信号処理回路、および与えられるディジタル信号処理制御データを入力してアナログ制御信号に変換し、上記タイミング信号発生回路から出力されるタイミング信号を入力し，入力したタイミング信号に応答して上記信号処理回路に，変換されたアナログ制御信号を与えるディジタル／アナログ変換回路を備えていることを特徴とする。
【００１６】
この発明は、上記装置に適した方法も提供している。すなわち、この方法は、タイミング信号を出力するタイミング信号発生回路、上記タイミング信号発生回路から出力されるタイミング信号にもとづいて動作して被写体を撮像し、被写体像を表す映像信号を出力する撮像素子、および与えられるアナログ制御信号にもとづいて、上記撮像素子から出力される映像信号について所定の信号処理を行う信号処理回路を備えた信号処理制御装置において、与えられるディジタル信号処理制御データをディジタル／アナログ変換回路に入力してアナログ制御信号に変換し、上記タイミング信号発生回路から出力されるタイミング信号を上記ディジタル／アナログ変換回路に入力し，入力したタイミング信号に応答して上記信号処理回路に，変換されたアナログ制御信号を与えることを特徴とする。
【００１７】
この発明によると、上記撮像素子から出力される映像信号について所定の信号処理を行う上記信号処理回路を制御するためのディジタル信号処理制御データがディジタル／アナログ変換回路においてアナログ制御信号に変換される。変換されたアナログ制御信号は、上記タイミング信号発生回路から出力されるタイミング信号に応答して上記信号処理回路に与えられる。
【００１８】
ディジタル／アナログ変換回路は、上記タイミング信号発生回路から出力されるタイミング信号を入力し，この入力したタイミング信号にもとづいて動作するので、迅速にアナログ制御信号を上記信号処理回路に与えることができる。上記信号処理回路における信号処理の動作（アナログ制御信号にもとづく信号処理動作の変更）が遅延することを未然に防止できる。撮像素子から出力される映像信号を有効に利用することができる。
【００１９】
上記撮像素子は，与えられるアナログ制御信号にもとづいて制御されるものであってもよい。この場合，上記ディジタル／アナログ変換回路は，上記タイミング信号発生回路から出力されるタイミング信号に応じて上記信号処理回路および上記撮像素子に，変換されたアナログ制御信号を出力することとなろう。
【００２０】
上記タイミング信号発生回路、上記信号処理回路および上記ディジタル／アナログ変換回路を１つのＬＳＩに混載して構成することもできる。
【００２１】
上記タイミング信号発生回路、上記信号処理回路および上記ディジタル／アナログ変換回路を１つのＬＳＩに混載して構成することにより、それぞれの回路を接続端子を介して接続する必要が無くなる。接続不良による動作の不安定を未然に防止できる。
【００２２】
上記ディジタル信号処理制御データをあらかじめ記憶しておき、上記タイミング発生回路から出力されるタイミング信号にもとづいて出力する信号処理制御データ記憶装置をさらに備え、上記ディジタル／アナログ変換回路に、上記信号処理制御データ記憶装置から出力される信号制御データを入力するようにしてもよい。
【００２３】
上記ディジタル信号処理制御データがあらかじめ記憶されているので、迅速にディジタル／アナログ変換回路に与えることができる。より迅速な信号処理の制御が可能となる。
【００２４】
上記タイミング信号発生回路、上記信号処理データ記憶装置および上記ディジタル／アナログ変換回路を１つのＬＳＩに混載して構成するようにしてもよい。
【００２５】
上記信号処理データ記憶装置と上記ディジタル／アナログ変換回路とをつなぐデータバスの幅を広くすることにより、信号処理データをパラレル送信することも可能となり、信号処理データの迅速な転送が可能となる。この場合においても、各回路を接続端子を介して接続する必要がなくなるので、接続不良による動作の不安定を未然に防止することができる。
【００２６】
【実施例の説明】
図１は、この発明の実施例を示すもので、ビデオ・カメラ（ムービ・ビデオ・カメラ，スチル・ビデオ・カメラまたはムービ・スチル・ビデオ・カメラを含む）の電気的構成の一部を示すブロック図である。図２は、図１に示す回路の動作の一部を示すタイム・チャートである。
【００２７】
ビデオ・カメラの全体の動作は、コンピュータ10によって統括される。
【００２８】
ビデオ・カメラには、タイミング・ジェネレータ３が含まれており、このタイミング・ジェネレータ３から各回路にタイミング信号が与えられる。
【００２９】
ＣＣＤ１が１Ｖ（１／60秒）ごとに露光され、被写体が撮像される（時刻ｔ11，ｔ13，ｔ15，ｔ16）。被写体像を表す映像信号は、１ＶごとにＣＣＤ１から読み出され、信号処理回路２に入力する。
【００３０】
信号処理回路２は、入力する映像信号についてゲイン制御、ガンマ補正、色バランス調整などの信号処理を行うものである。信号処理回路２には、ディジタル／アナログ変換装置４からのアナログ制御信号が与えられ、このアナログ制御信号にもとづいて入力した映像信号について信号処理が施される。ディジタル／アナログ変換装置４は上述したように図９に示す構成を有している。
【００３１】
時刻ｔ13の時点で信号処理回路２における信号処理を変えるものとする。時刻ｔ13以前においては、所定のディジタル信号処理制御データがデータ出力装置５から出力され、アナログ／ディジタル変換回路４においてアナログ制御信号に変換され、信号処理回路２に与えられている。
【００３２】
時刻ｔ12の時点となると、信号処理回路２における信号処理を制御するための新たなディジタル信号処理制御データがコンピュータ10から出力され、データ出力装置５に入力する。
【００３３】
時刻ｔ13の時点となると、タイミング・ジェネレータ３から切替制御信号が出力され、データ出力装置５およびディジタル／アナログ変換装置４に与えられる。すると、この切替制御信号に応じて、データ出力装置５に記憶されているディジタル信号処理制御データが読み出され、ディジタル／アナログ変換装置４に入力する。ディジタル／アナログ変換装置４においてタイミング・ジェネレータ３から与えられる切替制御信号に応答して、ディジタル信号処理制御データからアナログ制御信号に変換処理が行われ、信号処理回路２に入力する。
【００３４】
切替られた新たなアナログ制御信号にもとづいて信号処理回路２において、ＣＣＤ１から出力される映像信号についての信号処理（ガンマ補正，色バランス調整，ゲイン調整など）が行われることとなる。
【００３５】
切替制御信号は、コンピュータ10を介してディジタル／アナログ変換装置４およびデータ出力装置５に与えられるのではなく、タイミング・ジェネレータ３から直接ディジタル／アナログ変換装置４およびデータ出力装置５に与えられるので、新たなアナログ制御信号は、迅速に信号処理回路２に与えられることとなる。信号処理制御の切替を迅速に行うことができる。切替制御信号が出力された直後にＣＣＤ１から出力される映像信号も有効な信号として利用することができる。
【００３６】
ディジタル／アナログ変換装置４から出力されるアナログ制御信号はＣＣＤ１にも与えられ，ＣＣＤ１の動作も制御される。ＣＣＤ１の動作の制御を変える場合に迅速にできる。
【００３７】
図３は、他の実施例を示すもので、ビデオ・カメラの電気的構成の一部を示すブロック図である。この図において、図１に示すものと同一物には同一符号を付して説明を省略する。
【００３８】
図１に示す回路においては、データ出力装置５が設けられているが、図３に示す回路においては、データ出力装置５は、省略されている。
【００３９】
ディジタル信号処理制御データは、あらかじめコンピュータ11からディジタル／アナログ変換装置６に与えられている。信号処理回路２における信号処理を変えるときには、タイミング・ジェネレータ３からディジタル／アナログ変換装置６に切替制御信号が与えられる。切替制御信号がディジタル／アナログ変換装置６に入力すると、ディジタル信号制御データがアナログ制御信号に変換され、信号処理回路２に入力する。
【００４０】
図３に示す回路においても、ディジタル／アナログ変換装置６から出力されるアナログ制御信号の出力は、タイミング・ジェネレータ３によつて制御されるので、信号処理回路２における信号処理の切替を迅速に行うことができる。
【００４１】
図４は、さらに他の実施例を示すもので、ビデオ・カメラの電気的構成の一部を示すブロック図である。この図４に示す回路は、図１に示す回路とほぼ同様の回路構成を有している。
【００４２】
図４に示すビデオ・カメラにおいては、タイミング・ジェネレータ３、ディジタル／アナログ変換装置４およびデータ出力回路５が１チップ化されている。データ出力回路５とディジタル／アナログ変換装置４とを接続するデータバスの幅を広くすることにより、パラレル送信が可能となる。データ出力回路５からディジタル／アナログ変換装置４に迅速にデータ転送が可能となる。
【００４３】
タイミング・ジェネレータ３，ディジタル／アナログ変換装置４およびデータ出力回路５のそれぞれの回路同士を接続端子を介して接続することが不要となるので、接続不良による動作の不安定を未然に防止できる。
【００４４】
図５は、さらに他の実施例を示すもので、ビデオ・カメラの電気的構成の一部を示している。この図において、図１に示すものと同一物には同一符号を付して説明を省略する。
【００４５】
図５に示す回路においては、信号処理回路２、タイミング・ジェネレータ３およびディジタル／アナログ変換装置７が１チップ化されている。
【００４６】
ディジタル信号処理制御データは、コンピュータ13からディジタル／アナログ変換装置７にあらかじめ与えられている。信号処理回路２に与えられるアナログ制御信号を切り換えるときには、タイミング・ジェネレータ３からディジタル／アナログ変換装置７に切替制御信号が与えられる。切替制御信号がディジタル／アナログ変換装置７に入力することにより、ディジタル／アナログ変換装置７において、ディジタル信号処理制御データがアナログ制御信号に変換され、信号処理回路２に入力する。この回路においても、ディジタル／アナログ変換装置７にタイミング・ジェネレータ３からの切替制御信号が直接与えらるので、信号処理回路２における信号処理の切替を迅速に行うことができる。
【００４７】
さらに、この回路においても信号処理回路２，タイミング・ジェネレータ３およびディジタル／アナログ変換装置７は、接続端子を介して回路同士が接続されていないので、接続不良を未然に防止できる。
【００４８】
図６は、さらに他の実施例を示すもので、ビデオ・カメラの電気的構成を示すブロック図である。図７は、図６に示す回路の動作を示すタイム・チャートである。図６に示す回路においても図１に示す回路と同一物には同一符号を付して説明を省略する。
【００４９】
図６に示す回路の全体の動作は、コンピュータ14によって統括される。
【００５０】
タイミング・ジェネレータ３からタイミング信号が出力され、ＣＣＤ１，ディジタル／アナログ変換装置４およびデータ出力装置５に与えられる。
【００５１】
ＣＣＤ１によって被写体が撮像され、１Ｖ期間ごとに被写体像を表す映像信号が出力される。ＣＣＤ１の出力信号は、ＣＤＳ（相関二重サンプリング）回路16を介してＧＣＡ(Gain Control Amplifier)17に入力する。ＧＣＡ17には、ディジタル／アナログ変換装置４からアナログ制御信号が与えられ、このアナログ制御信号にもとづいてゲインが調整される。
【００５２】
１Ｖ期間中の時刻ｔ22の時点でタイミング・ジェネレータ３から切替制御信号が出力され、データ出力装置５およびディジタル／アナログ変換装置４にそれぞれ与えられる。すると、データ出力装置５に一時的に記憶されていたディジタル信号処理制御データが出力され、ディジタル／アナログ変換装置４に入力する。ディジタル／アナログ変換回路４においてディジタル信号処理制御データがアナログ制御信号に変換されてＧＣＡ17に与えられる。ＧＣＡ17のゲインが変更されて映像信号レベルが変化する。
【００５３】
ＧＣＡ17からの出力映像信号は、アナログ／ディジタル変換回路18に入力し、ディジタル画像データに変換される。ディジタル画像データは，輝度データ色差データ生成処理などの所定の信号処理が行われる。
【００５４】
同じ１Ｖ期間中の時刻ｔ23の時点となると、再びタイミング・ジェネレータ３から切替制御信号が出力され、データ出力装置５およびディジタル／アナログ変換装置４に入力する。ＧＣＡ17に与えられるアナログ制御信号が変化し、ＧＣＡ17のゲインが再び変更される。
【００５５】
ＧＣＡ17に与えるアナログ制御信号を切り換える前には、あらかじめデータ出力装置５にコンピュータ14から切り換えるべきアナログ制御信号に対応するディジタル信号処理制御データが与えられ、一時的に記憶されているのはいうまでもない。
【００５６】
１Ｖ単位だけでなく、１Ｖ期間中の所定の期間中においてもディジタル／アナログ変換装置４から出力されるアナログ制御信号を切替ることができるので、１駒分の画像の一部の画像を調整（図６の例では、１駒の画像の一部の画像の明るさを調整）することができる。
【００５７】
上述の実施例では、撮像素子としてＣＣＤが用いられているがＣＣＤだけでなく、ＣＭＯＳセンサなどを用いることもできるのはいうまでもない。
【図面の簡単な説明】
【図１】ビデオ・カメラの電気的構成の一部を示すブロック図である。
【図２】図１に示す回路の動作を示すタイム・チャートである。
【図３】他の実施例を示すもので、ビデオ・カメラの電気的構成の一部を示すブロック図である。
【図４】他の実施例を示すもので、ビデオ・カメラの電気的構成の一部を示すブロック図である。
【図５】他の実施例を示すもので、ビデオ・カメラの電気的構成の一部を示すブロック図である。
【図６】他の実施例を示すもので、ビデオ・カメラの電気的構成の一部を示すブロック図である。
【図７】図６に示す回路の動作を示すタイム・チャートである。
【図８】従来のビデオ・カメラの電気的構成の一部を示すブロック図である。
【図９】アナログ／ディジタル変換装置の電気的構成を示すブロック図である。
【図１０】図９に示す回路の動作を示すタイム・チャートである。
【符号の説明】
１  ＣＣＤ
２  信号処理回路
３  タイミング・ジェネレータ
４、６、７  ディジタル／アナログ変換装置
５  データ出力装置
10、11，12，13，14  コンピュータ
【図１】
0004450443.tif 000002
【図２】
0004450443.tif 000003
【図３】
0004450443.tif 000004
【図４】
0004450443.tif 000005
【図５】
0004450443.tif 000006
【図６】
0004450443.tif 000007
【図７】
0004450443.tif 000008
【図８】
0004450443.tif 000009
【図９】
0004450443.tif 000010
【図１０】
0004450443.tif 000011