(57)【特許請求の範囲】
【請求項１】
光電変換素子を含む複数の画素部を有する固体撮像装置であって、
前記各光電変換素子から出力される信号に応じた電荷を個別に蓄積する複数の蓄積回路と、
前記各蓄積回路と交互に接続される複数のスイッチ回路とを備え、
前記各スイッチ回路が遮断されることにより、前記各光電変換素子から出力される信号に応じた電荷が対応する前記各蓄積回路にそれぞれ蓄積され、画素加算の場合に、前記各スイッチ回路が導通されることにより、前記各蓄積回路が直列に接続され、
前記各蓄積回路は（Ｎ＋１）個（Ｎ：正の整数）のコンデンサで、前記各スイッチ回路は（Ｎ＋１）個のＭＯＳトランジスタで、それぞれ構成され、
第ＮのＭＯＳトランジスタの一方の端子は、第Ｎのコンデンサにおける前記光電変換素子に近い側の端子に、その他方の端子は第（Ｎ＋１）のコンデンサにおける前記光電変換素子から遠い側の端子に、それぞれ接続され、
第（Ｎ＋１）のＭＯＳトランジスタの一方の端子は、第（Ｎ＋１）のコンデンサにおける前記光電変換素子に近い側の端子に接続され、
第（Ｎ＋１）のＭＯＳトランジスタの他方の端子から各コンデンサに蓄積された電圧の加算値を出力し、
前記各コンデンサは、前記各ＭＯＳトランジスタが遮断するフレームごとの期間に、両端子を同一電位に設定された後、クランプされる
ことを特徴とする固体撮像装置。
【請求項２】
前記固体撮像装置は、さらに、
直列に接続された前記各蓄積回路の後段から画素加算された信号を取り出すための信号出力線と、
前記各蓄積回路の後段に配設され、画素加算された信号を前記信号出力線に出力する高入力インピーダンス回路と
を備えることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記高入力インピーダンス回路は、フォロア回路およびインバータ回路のいずれか一方により構成される
ことを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記フォロア回路およびインバータ回路は、ＭＯＳトランジスタのゲートおよびバイポーラトランジスタのベースのいずれか一方を入力として構成される
ことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記各スイッチ回路は、行方向に配置される複数の光電変換素子にそれぞれ対応する複数の蓄積回路を直列に接続する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記各スイッチ回路は、列方向に配置された複数の光電変換素子にそれぞれ対応する複数の蓄積回路を直列に接続する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項７】
前記各スイッチ回路は、行方向および列方向に配置された複数の光電変換素子にそれぞれ対応する前記複数の蓄積回路を同時に直列に接続する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項８】
前記各画素部はカラーフィルタを有し、
前記各スイッチ回路は、同色のフィルタが設けられた複数の光電変換素子にそれぞれ対応する前記複数の蓄積回路を直列に接続する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項９】
カラーフィルタは、ベイヤ配列である
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１０】
請求項１〜９のいずれか１項記載の固体撮像装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ等に使用されるＭＯＳ型の固体撮像装置に関し、特に画素加算に有効な技術に関するものである。
【背景技術】
【０００２】
近年、５００万画素等にまで固体撮像装置の高画素化が進み、銀塩なみの静止画を撮影したり、動画を撮影したりすることが可能になっている。ところで、動画を撮影する場合には、数十万画素で撮影されるので、余った光電変換素子の有効利用を図るべく、光電変換素子ごとの信号を画素混合する手法が通常採用される（例えば、特許文献１）。
【０００３】
図１は、従来の固体撮像装置の信号読み出し回路の構成を示す図である。
図１に示されるように信号読み出し回路は、固体撮像装置の各画素からの信号をそれぞれ保存するメモリ（コンデンサ）１０１，１０２，１０３，１０４と、ＭＯＳトランジスタ１０５，１０６，１０７，１０８等とから構成される。
【０００４】
ＭＯＳトランジスタ１０５，１０６，１０７，１０８は、それぞれのゲートにハイレベルの信号が印加されることにより導通し、メモリ１０１，１０２，１０３，１０４を並列に接続した状態にし、メモリ１０１，１０２，１０３，１０４に蓄積された画素からの信号の平均が信号出力線１０９に出力される。
【特許文献１】特開２００１−２９２４５３号公報（第１−１１頁、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の固体撮像装置では、画素信号を蓄積するメモリを並列接続して、平均化による画素混合動作をするため、画素信号は加算されず画素信号の平均値が出力される。ところで、静止画モードの場合は、各光電変換素子を個々に読みとるため蓄積時間が長く、光量も多くなり、出力信号が高くなるが、動画モードの場合は、フレームごとに光電変換素子の信号を高速に混合するため、実効的な光電変換素子数は少なくなり、実質的には蓄積時間が短くなる。したがって、従来の固体撮像装置では、光量が少なくなるとともに出力信号値は加算されないため、短くなった蓄積時間に比例して出力信号値は少なくなり、感度低下が生じる。
【０００６】
そこで、本発明は、画素混合の場合においても感度低下を防止した固体撮像装置およびカメラを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る固体撮像装置においては、光電変換素子を含む複数の画素部を有する固体撮像装置であって、前記各光電変換素子から出力される信号に応じた電荷を個別に蓄積する複数の蓄積回路と、前記各蓄積回路と交互に接続される複数のスイッチ回路とを備え、前記各スイッチ回路が遮断されることにより、前記各光電変換素子から出力される信号に応じた電荷が対応する前記各蓄積回路にそれぞれ蓄積され、画素加算の場合に、前記各スイッチ回路が導通されることにより、前記各蓄積回路が直列に接続されることを特徴とする。
【０００８】
これにより、各蓄積回路の出力に応じた電圧を加算して、感度を上げることができる。
【０００９】
また、本発明に係る固体撮像装置においては、前記固体撮像装置は、さらに、直列に接続された前記各蓄積回路の後段から画素加算された信号を取り出すための信号出力線と、前記各蓄積回路の後段に配設され、画素加算された信号を前記信号出力線に出力する高入力インピーダンス回路とを備えることを特徴とすることができる。
【００１０】
これにより、信号出力線に拡散容量が形成されていても、拡散容量による加算電圧値の低下を抑制することができる。
【００１１】
また、本発明に係る固体撮像装置においては、前記高入力インピーダンス回路は、フォロア回路およびインバータ回路のいずれか一方により構成されることを特徴とすることもできる。
【００１２】
これにより、高入力インピーダンス回路を容易に構成することができる。
【００１３】
また、本発明に係る固体撮像装置においては、前記フォロア回路およびインバータ回路は、ＭＯＳトランジスタのゲートおよびバイポーラトランジスタのベースのいずれか一方を入力として構成されることを特徴としてもよい。
【００１４】
これにより、高入力インピーダンスを簡単に実現することができる。
【００１５】
また、本発明に係る固体撮像装置においては、前記各蓄積回路は（Ｎ＋１）個（Ｎ：正の整数）のコンデンサで、前記各スイッチ回路は（Ｎ＋１）個のＭＯＳトランジスタで、それぞれ構成され、第ＮのＭＯＳトランジスタの一方の端子は、第Ｎのコンデンサにおける前記光電変換素子に近い側の端子に、その他方の端子は第（Ｎ＋１）のコンデンサにおける前記光電変換素子から遠い側の端子に、それぞれ接続され、第（Ｎ＋１）のＭＯＳトランジスタの一方の端子は、第（Ｎ＋１）のコンデンサにおける前記光電変換素子に近い側の端子に接続され、第（Ｎ＋１）のＭＯＳトランジスタの他方の端子から各コンデンサに蓄積された電圧の加算値を出力する接続形態を特徴とすることができる。
【００１６】
これにより、各コンデンサを直列に接続する回路を簡単に構成することができる。
【００１７】
また、本発明に係る固体撮像装置においては、前記各コンデンサは、前記各ＭＯＳトランジスタが遮断するフレームごとの期間に、両端子を同一電位に設定された後、クランプされることを特徴とすることもできる。
【００１８】
これにより、オフセットがなくなるので、ダイナミックレンジを拡大し、高出力まで加算することができる。
【００１９】
また、本発明に係る固体撮像装置においては、前記各スイッチ回路は、行方向に配置される複数の光電変換素子にそれぞれ対応する複数の蓄積回路を直列に接続することを特徴とすることができる。
【００２０】
これにより、行方向の画素加算を容易に実現することができ、行方向の画像圧縮に対応することもできる。
【００２１】
また、本発明に係る固体撮像装置においては、前記各スイッチ回路は、列方向に配置された複数の光電変換素子にそれぞれ対応する複数の蓄積回路を直列に接続することを特徴とすることもできる。
【００２２】
これにより、列方向の画素加算を容易に実現することができ、列方向の画像圧縮に対応することもできる。
【００２３】
また、本発明に係る固体撮像装置においては、前記各スイッチ回路は、行方向および列方向に配置された複数の光電変換素子にそれぞれ対応する前記複数の蓄積回路を同時に直列に接続することを特徴とすることができる。
【００２４】
これにより、行方向、列方向を一度に画素加算することができ、動画等に対応することもできる。
【００２５】
また、本発明に係る固体撮像装置においては、前記各画素部はカラーフィルタを有し、前記各スイッチ回路は、同色のフィルタが設けられた複数の光電変換素子にそれぞれ対応する前記複数の蓄積回路を直列に接続することを特徴とすることができる。
【００２６】
また、本発明に係る固体撮像装置においては、カラーフィルタは、ベイヤ配列であることを特徴とすることもできる。
【００２７】
これにより、優れた色再現をすることができる。
【００２８】
なお、本発明は、このような固体撮像装置として実現することができるだけでなく、このような固体撮像装置を含むカメラとして実現したりすることもできる。
【００２９】
これにより、行方向や、列方向の画素合成による画像圧縮や動画に対応し、優れた色再現のカメラを実現することができる。
【発明の効果】
【００３０】
以上のように、本発明の固体撮像装置によれば、画素信号を加算して出力することができるため、静止画モードに比べ、蓄積時間が短くなって光量が少なくなっても出力信号値を従来より増加させることができる。従って動画モードにおいても、感度低下を防止することができる。また、同色の画素信号を加算して出力することもできる。
【００３１】
よって、本発明により、撮影した画像の高画質化が可能となり、固体撮像装置を搭載したデジタルカメラや、携帯電話機等が普及してきた今日における本願発明の実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
【００３３】
（実施の形態１）
図２は、本実施の形態１に係る固体撮像装置の回路構成を示す図である。なお、図示例では、行方向に配列した画素部（光電変換素子）が２個の場合が示されている。
【００３４】
図２に示されるように、固体撮像装置１は、画素部１１ａ，１１ｂと、複数のＭＯＳトランジスタＱ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂ，Ｑ３ａ，Ｑ３ｂ，Ｑ４ａ，Ｑ４ｂ，Ｑ５ａ，Ｑ５ｂ，Ｑ６ａ，Ｑ６ｂ，Ｑ７，Ｑ８ａ，Ｑ８ｂ，Ｑ９ａ，Ｑ９ｂと、複数のコンデンサＣ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂと、行走査回路部１２と、不図示の列走査回路部や信号読み出し回路部からの駆動パルスが印加される駆動パルス印加端子Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６，Ｐ７，Ｐ８と、上記の列走査回路部や信号読み出し回路部からのバイアス電圧が印加されるバイアス印加端子Ｐ１１，Ｐ１２と、信号出力線Ｌ１等とから構成される。なお、信号出力線Ｌ１とＧＮＤ間には、拡散容量Ｃ９が形成される。
【００３５】
各画素部１１ａ，１１ｂは、光電変換素子、電荷転送部、電荷電圧変換部および電圧増幅部等からなる。なお、図２では、画素部１１ａ，１１ｂの詳細な回路構成は省略されている。
【００３６】
各ＭＯＳトランジスタＱ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂ，Ｑ３ａ，Ｑ３ｂ，Ｑ４ａ，Ｑ４ｂ，Ｑ５ａ，Ｑ５ｂ，Ｑ６ａ，Ｑ６ｂ，Ｑ７，Ｑ８ａ，Ｑ８ｂ，Ｑ９ａ，Ｑ９ｂは、スイッチ回路の機能を有する。つまり、各ＭＯＳトランジスタＱ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂ，Ｑ３ａ，Ｑ３ｂ，Ｑ４ａ，Ｑ４ｂ，Ｑ５ａ，Ｑ５ｂ，Ｑ６ａ，Ｑ６ｂ，Ｑ７，Ｑ８ａ，Ｑ８ｂ，Ｑ９ａ，Ｑ９ｂは、そのゲートにハイレベルの信号が印加されたときに導通（以下、「オン」とも記す。）の状態になり、ローレベルの信号が印加されたときに非導通（以下、「遮断」あるいは「オフ」とも記す。）の状態になる。
【００３７】
コンデンサＣ１ａ，Ｃ１ｂは、画素部１１ａ，１１ｂの出力電圧を伝達する。
コンデンサＣ２ａ，Ｃ２ｂは、画素部１１ａ，１１ｂの出力に応じた電圧を蓄積する。
【００３８】
行走査回路部１２は、信号出力線ｍ１，ｍ２，…を有し、コンデンサＣ２ａ，Ｃ２ｂに蓄積された電荷を読み出す際に信号出力線ｍ１，ｍ２，…から行方向（水平方向）に走査信号を出力する。
【００３９】
なお、番号中の「ａ」は画素部１１ａに、「ｂ」は画素部１１ｂに、それぞれ対応しているので、以下では主として「ａ」の系列について説明する。
【００４０】
ＭＯＳトランジスタＱ１ａのドレインは画素部１１ａに、そのソースはコンデンサＣ１ａに、そのゲートは駆動パルス印加端子Ｐ１に、それぞれ接続される。ＭＯＳトランジスタＱ１ｂについても、ＭＯＳトランジスタＱ１ａの場合と同様に接続される。
【００４１】
ＭＯＳトランジスタＱ２ａのドレインはコンデンサＣ１ａに、そのソースはバイアス印加端子Ｐ１１に、そのゲートは駆動パルス印加端子Ｐ２に、それぞれ接続される。ＭＯＳトランジスタＱ２ｂについても、ＭＯＳトランジスタＱ２ａの場合と同様に接続される。
【００４２】
ＭＯＳトランジスタＱ３ａのドレインはコンデンサＣ１ａに、そのソースはコンデンサＣ２ａに、そのゲートは駆動パルス印加端子Ｐ３に、それぞれ接続される。ＭＯＳトランジスタＱ３ｂについても、ＭＯＳトランジスタＱ３ａの場合と同様に接続される。
【００４３】
ＭＯＳトランジスタＱ５ａのドレインはコンデンサＣ２ａに、そのソースはバイアス印加端子Ｐ１２に、そのゲートは駆動パルス印加端子Ｐ６に、それぞれ接続される。これに対して、ＭＯＳトランジスタＱ５ｂのドレインはコンデンサＣ２ｂに、ソースはバイアス印加端子Ｐ１２に、ゲートは駆動パルス印加端子Ｐ５に、それぞれ接続される。
【００４４】
ＭＯＳトランジスタＱ６ａのドレインはコンデンサＣ１ａに、そのソースは信号出力線Ｌ１に、そのゲートはＭＯＳトランジスタＱ８ａのドレインに、それぞれ接続される。ＭＯＳトランジスタＱ６ｂについても、ＭＯＳトランジスタＱ６ａの場合と同様に接続される。
【００４５】
ＭＯＳトランジスタＱ４ａのドレインはコンデンサＣ２ａの光電変換素子に近い端子に、そのソースはコンデンサＣ２ｂの光電変換素子に遠い端子に、そのゲートは駆動パルス印加端子Ｐ４に、それぞれ接続される。これに対して、ＭＯＳトランジスタＱ４ｂのドレインはコンデンサＣ２ｂの光電変換素子に近い端子に、そのソースはＭＯＳトランジスタＱ７のドレインに、そのゲートは駆動パルス印加端子Ｐ４に、それぞれ接続される。
【００４６】
ＭＯＳトランジスタＱ７のソースは信号出力線Ｌ１に、そのゲートはＭＯＳトランジスタＱ９ａのドレインに、それぞれ接続される。
【００４７】
ＭＯＳトランジスタＱ８ａのドレインはＭＯＳトランジスタＱ６ａのゲートに、そのゲートは駆動パルス印加端子Ｐ７に、それぞれ接続される。ＭＯＳトランジスタＱ８ｂについても、ＭＯＳトランジスタＱ８ａの場合と同様に接続される。
【００４８】
ＭＯＳトランジスタＱ９ａのゲートは駆動パルス印加端子Ｐ８に、そのドレインは上記のようにＭＯＳトランジスタＱ７のゲートに、それぞれ接続される。
【００４９】
ＭＯＳトランジスタＱ９ｂのゲートは駆動パルス印加端子Ｐ８に、そのドレインは水平方向次段のＭＯＳトランジスタＱ７に相当するＭＯＳトランジスタ（図２中には省略している）のゲートに、それぞれ接続される。
【００５０】
行走査回路部１２の信号出力線ｍ１は、ＭＯＳトランジスタＱ８ａ，Ｑ９ａのソースにそれぞれ接続され、信号出力線ｍ２は、ＭＯＳトランジスタＱ８ｂ，Ｑ９ｂのソースにそれぞれ接続される。
【００５１】
次いで、固体撮像装置１による画素加算をしない通常動作の場合の動作および画素加算する場合の動作を順次説明する。
【００５２】
まず、画素加算をしない通常動作の場合を説明する。
図３は、図２に示される固体撮像装置１による通常動作の場合のタイミングを示す図である。
【００５３】
まず、前処理として、フレーム毎に、時刻ｔ１の前に、駆動パルス印加端子Ｐ２，Ｐ３，Ｐ５，Ｐ６にハイレベルの信号を印加し、ＭＯＳトランジスタＱ２ａ，Ｑ２ｂ，Ｑ３ａ，Ｑ３ｂ，Ｑ５ａ，Ｑ５ｂをオンさせるとともに、駆動パルス印加端子Ｐ４にローレベルの信号を印加し、ＭＯＳトランジスタＱ４ａ，Ｑ４ｂをオフさせ、駆動パルス印加端子Ｐ２，Ｐ８にローレベルの信号を印加することによりＭＯＳトランジスタＱ２ａ，Ｑ２ｂ，Ｑ９ａ，Ｑ９ｂをオフさせた後、バイアス印加端子Ｐ１１に所望の電圧（Ｖ１６）を、バイアス印加端子Ｐ１２にＧＮＤ電圧を印加する。
【００５４】
駆動パルス印加端子Ｐ１には、図３（ｂ）に示されるように、時刻ｔ１から時刻ｔ４の間、ハイレベルの信号が印加することにより、ＭＯＳトランジスタＱ１をオンさせる。
【００５５】
そして、駆動パルス印加端子Ｐ２には、図３（ｃ）に示されるように、時刻ｔ２から所定の間、ハイレベルの信号が印加することにより、ＭＯＳトランジスタＱ２ａ，Ｑ２ｂを導通させる。これにより、コンデンサＣ２ａ（Ｃ２ｂ）には、図３（ｄ）に示されるように、時刻ｔ２から時刻ｔ３に至るまでの時点で、バイアス電圧値Ｖ１６に応じた電荷が蓄積される。つまり、クランプされる。
【００５６】
一方、画素部１１ａ（．１１ｂ）の出力は、図３（ａ）に示されるように、時刻ｔ１から時刻ｔ３においては電荷電圧変換部を初期状態の出力電圧値（Ｖ０）を、時刻ｔ３から時刻ｔ４は光電変換素子で発生した信号電荷を電荷電圧変換した出力電圧値（Ｖ１）が出力される。なお、矢印で示した部分が信号出力（Ｖ０−Ｖ１）である。
【００５７】
そして、時刻ｔ３に画素部１１ａ，１１ｂの出力がＶ１になると（図３（ａ）参照）、コンデンサＣ２ａ（Ｃ２ｂ）の端子間電圧は、コンデンサＣ１ａ（Ｃ１ｂ）とコンデンサＣ２ａ（Ｃ２ｂ）の容量比に応じ、時刻ｔ４に至るまでの間にＶ１６’に変化する。この電圧Ｖ１６とＶ１６’の差（Ｖ１６−Ｖ１６’）が光電変換素子からの出力に応じた信号成分である。
【００５８】
このようにして、コンデンサＣ２ａ（Ｃ２ｂ）に光電変換素子の出力に応じた電荷の蓄積が終わると、時刻ｔ４以降、図３（ｂ）に示されるように、駆動パルス印加端子Ｐ１にローレベルの信号を印加して、ＭＯＳトランジスタＱ１をオフさせ後、駆動パルス印加端子Ｐ７にハイレベルの信号を印加することによりＭＯＳトランジスタＱ８をオンさせるとともに、行走査回路部１２が走査を開始する。これにより、図３（ｅ）に示されるように、時刻ｔ５にハイレベルの信号をＭＯＳトランジスタＱ６ａのゲートに印加する。これにより、ＭＯＳトランジスタＱ６ａのオン時にコンデンサＣ２ａの電圧が信号出力線Ｌ１に出力される。次いで、図３（ｆ）に示されるように、時刻ｔ６にハイレベルの信号をＭＯＳトランジスタＱ６ｂのゲートに印加する。これにより、ＭＯＳトランジスタＱ６ｂのオン時に、コンデンサＣ２ｂの電圧が信号出力線Ｌ１に出力される。
【００５９】
このようにして、コンデンサＣ２ａ，Ｃ２ａに蓄積された電荷に応じた電圧が信号出力線Ｌ１を介して順次取り出される。このとき、信号出力線Ｌ１に出力される電圧値はコンデンサＣ２ａ（Ｃ２ｂ）と拡散容量Ｃ９との容量比に応じた電圧となる。
【００６０】
次いで、画素加算する場合の動作を説明する。
図４は、図２に示される固体撮像装置１による画素加算動作の場合のタイミングを示す図である。
【００６１】
この画素加算の場合においては、通常の場合と異なり、まず、前処理として、フレーム毎に、時刻ｔ１の前に、駆動パルス印加端子Ｐ２，Ｐ３，Ｐ５，Ｐ６にハイレベルの信号を印加し、ＭＯＳトランジスタＱ２ａ，Ｑ２ｂ，Ｑ３ａ，Ｑ３ｂ，Ｑ５ａ，Ｑ５ｂをオンさせるとともに、駆動パルス印加端子Ｐ４にローレベルの信号を印加し、ＭＯＳトランジスタＱ４ａ，Ｑ４ｂをオフさせ、バイアス印加端子Ｐ１１，Ｐ１２に同じ電圧を印加して、コンデンサＣ２ａ，Ｃ２ｂに電荷がない状態を設定する。これにより、オフセット電圧をなくすことができる。電荷抜きが終わった後の時刻ｔ１から時刻ｔ４までの動作については上記説明と同じ動作であるので、その説明を省略し、時刻ｔ４以降の動作を説明する。
【００６２】
駆動パルス印加端子Ｐ３，Ｐ５に、図４（ｅ）に示されるように、時刻ｔ５以降ローレベルの信号を印加して、ＭＯＳトランジスタＱ３ａ，Ｑ３ｂ，Ｑ５ｂをオフさせる。次いで、駆動パルス印加端子Ｐ４に、図４（ｆ）に示されるように、時刻ｔ６以降ハイレベルの信号を印加して、ＭＯＳトランジスタＱ４ａ，Ｑ４ｂをオンさせる。これにより、この状態でコンデンサＣ２ａ，Ｃ２ｂは直列接続される。すなわち、図５に示されるように、バイアス印加端子Ｐ１２、ＭＯＳトランジスタＱ５ａ、コンデンサＣ２ａ、ＭＯＳトランジスタＱ４ａ、コンデンサＣ２ｂ、ＭＯＳトランジスタＱ４ｂが直列に接続される。これによって、コンデンサＣ２ａ、コンデンサＣ２ｂのそれぞれの端子電圧が加算された電圧値がＭＯＳトランジスタＱ７のドレインに印加される。
【００６３】
駆動パルス印加端子Ｐ７にローレベルの信号を印加することにより、ＭＯＳトランジスタＱ８ａ，Ｑ８ｂをオフさせ、駆動パルス印加端子Ｐ８にハイレベルの信号を印加することにより、ＭＯＳトランジスタＱ９ａ，Ｑ９ｂをオンさせ、この状態で行走査回路部１２が走査を開始することにより、図４（ｇ）に示されるように時刻ｔ７に行走査回路部の１段目（ｍ１）のハイレベルの信号がＭＯＳトランジスタＱ９ａを介してＭＯＳトランジスタＱ７のゲートに印加され、ＭＯＳトランジスタＱ７をオンさせる。
【００６４】
これにより、図６に示されるように、コンデンサＣ２ａの電圧と、コンデンサＣ２ｂの端子電圧との加算された電圧値が、信号出力線Ｌ１に出力される。
【００６５】
ここで、信号出力線Ｌ１には拡散容量Ｃ９が存在するため、実際的には、コンデンサＣ２ａと、コンデンサＣ２ｂの端子電圧の加算された電圧値と、拡散容量Ｃ９に容量比に応じた電圧が出力される。
【００６６】
今、コンデンサＣ２ａ，Ｃ２ｂの容量値をＣｔ、コンデンサＣ２ａ，Ｃ２ｂの電圧をＶｔ、拡散容量Ｃ９の容量値をＣｏ、信号出力線Ｌ１の電圧をＶ０とする。仮定として信号出力線Ｌ１の電圧をｋ×Ｖｔ（ｋ倍のＶｔ）、Ｃｔ＝Ｃ０とすると、従来の加算しない場合、信号出力線Ｌ１に出力する信号値は（（２＋ｋ）／（１＋２））×Ｖｔであり、本発明の加算する場合、信号出力線Ｌ１に出力する信号値は（２×（１＋ｋ）／（１＋２））×Ｖｔである。ｋ＝１と仮定すると４／３倍の加算の効果がある。
【００６７】
なお、上記実施の形態１においては、行方向に２個の光電変換素子を加算する場合を例にとって説明したが、上記の技術を発展させ、行方向に３個以上の光電変換素子の加算も可能である。そして、蓄積回路の容量がＮ個の場合においては、従来の加算しない場合、信号出力線Ｌ１に出力する信号値は（（Ｎ＋ｋ）／（１＋Ｎ））×Ｖｔであり、本発明の加算する場合、信号出力線Ｌ１に出力する信号値は（Ｎ×（１＋ｋ）／（１＋Ｎ））×Ｖｔである。ｋ＝１と仮定すると２×Ｎ／（１＋Ｎ）倍の加算の効果がある。
【００６８】
また、ＭＯＳトランジスタＱ５ａは常に導通状態のため、ＭＯＳトランジスタＱ５ａと駆動パルス印加端子Ｐ６は省略し、バイアス印加端子Ｐ１２がコンデンサＣ２ａの光電変換素子に遠い方の端子に直接接続されていてもよい。
【００６９】
（実施の形態２）
次いで、本発明に係る他の固体撮像装置について説明する。
【００７０】
図７は、本発明の実施の形態２に係る固体撮像装置の構成を示す回路図である。
ところで、上記したように固体撮像装置１では、信号出力線Ｌ１に出力する信号値は拡散容量Ｃ９とで分圧されるため、ロスが出る。
【００７１】
そこで、この実施の形態２に係る固体撮像装置２においては、図７に示されるように、固体撮像装置１の構成に加えて、そのＭＯＳトランジスタＱ４ｂのソースとＭＯＳトランジスタＱ７のドレインとの間に接続される高入力インピーダンス回路１３をさらに備えて構成される。
【００７２】
この結果、信号出力線Ｌ１に出力する信号値は拡散容量Ｃ９との分圧されることなく、図７の構成の蓄積回路が２個の場合は２×Ｖｔ、蓄積回路の個数がＮ個の場合はＮ×Ｖｔとなり、蓄積回路の個数に比例した信号電圧が信号出力線Ｌ１に出力する。
【００７３】
図８は、図７に示される高入力インピーダンス回路１３の具体的な回路構成の一例を示す図である。なお、図８（Ａ）はＭＯＳトランジスタを用いたフォロア回路であり、図８（Ｂ）はＭＯＳトランジスタを用いたインバータ回路であり、図８（Ｃ）はバイポーラトランジスタを用いたフォロア回路であり、図８（Ｄ）はバイポーラトランジスタを用いたインバータ回路である。
【００７４】
図８（Ａ）に示される高入力インピーダンス回路１３は、電源９３とグランドとの間に配設されるＭＯＳトランジスタ８５，８６と、入力端子９４と、バイアス端子９５と、出力端子９６とから構成され、入力をＭＯＳトランジスタ８５のゲートで受けた高入力インピーダンスのフォロア回路である。
【００７５】
図８（Ｂ）に示される高入力インピーダンス回路１３は、電源９３とグランドとの間に配設されるＭＯＳトランジスタ８７，８８と、入力端子９４と、出力端子９６とから構成されるインバータ回路である。ここでは、ＭＯＳトランジスタ８７のゲートとドレインを接続して負荷としている。入力をＭＯＳトランジスタ８８のゲートで受けた高入力インピーダンスのインバータ回路を構成する。
【００７６】
図８（Ｃ）に示される高入力インピーダンス回路１３は、電源９３とグランドとの間に配設されるバイポーラトランジスタ８９と、抵抗９０と、入力端子９４と、出力端子９６とから構成される。入力をバイポーラトランジスタ８９のベースで受けた高入力インピーダンスのフォロア回路を構成する。
【００７７】
図８（Ｄ）に示される高入力インピーダンス回路１３は、電源９３とグランドとの間に配設される負荷となる抵抗９１とバイポーラトランジスタ９２と、入力端子９４と、出力端子９６とから構成される。入力をバイポーラトランジスタ９２のベースで受けた高入力インピーダンスのインバータ回路を構成する。
【００７８】
これらにより、高入力インピーダンス回路１３を簡単に構成することができる。
【００７９】
（実施の形態３）
次いで、本発明の他の固体撮像装置について説明する。
【００８０】
図９は、本発明の実施の形態３に係る固体撮像装置の構成を示す回路図である。
図９に示されるように、固体撮像装置３は、列方向に配列した画素部（光電変換素子）が２個の場合に適用されるものであり、画素部３０ａ，３０ｂと、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ６，Ｑ１１ａ，Ｑ１１ｂ，Ｑ１２ａ，Ｑ１２ｂ，Ｑ１３ａ，Ｑ１３ｂと、コンデンサＣ１，Ｃ３ａ，Ｃ３ｂと、バッファ３１と、行走査回路部３２と、駆動パルス印加端子Ｐ２１，Ｐ２２，Ｐ２３ａ，Ｐ２３ｂ，Ｐ２４ａ，Ｐ２４ｂ，Ｐ２５と、バイアス印加端子Ｐ３１，Ｐ３２と、信号出力線Ｌ２，Ｌ３等とから構成される。
【００８１】
画素部３０ａ，３０ｂは、光電変換素子、電荷転送部、電荷電圧変換部および電圧増幅部等からなる。図９では画素部３０ａ，３０ｂの詳細な回路構成が省略されている。
【００８２】
ＭＯＳトランジスタＱ１，Ｑ２，Ｑ１１ａ，Ｑ１１ｂ，Ｑ１２ａ，Ｑ１２ｂ，Ｑ１３ａ，Ｑ１３ｂ，Ｑ６は、スイッチ回路として機能する。それぞれのＭＯＳトランジスタＱ１，Ｑ２，Ｑ１１ａ，Ｑ１１ｂ，Ｑ１２ａ，Ｑ１２ｂ，Ｑ１３ａ，Ｑ１３ｂ，Ｑ６は導通がオン、非導通がオフ状態になるスイッチ動作をする。
【００８３】
コンデンサＣ１は、電圧を伝達する。
コンデンサＣ３ａ，Ｃ３ｂは、蓄積回路として機能する。
【００８４】
図９内のａ、ｂは画素部３０ａ，３０ｂに対応しているため、以下では系列ａを主として説明する。
【００８５】
ＭＯＳトランジスタＱ１のドレインは画素部３０ａ，３０ｂの出力に、そのソースはコンデンサＣ１に、そのゲートは駆動パルス印加端子Ｐ２１に、それぞれ接続される。
【００８６】
ＭＯＳトランジスタＱ２のドレインはコンデンサＣ１に、そのソースはバイアス印加端子Ｐ３１に、そのゲートは駆動パルス印加端子Ｐ２５に、それぞれ接続される。
【００８７】
ＭＯＳトランジスタＱ１１ａのドレインはコンデンサＣ１に、そのソースはコンデンサＣ３ａに、そのゲートは駆動パルス印加端子Ｐ２３ａに、それぞれ接続される。これに対して、ＭＯＳトランジスタＱ１１ｂのドレインはコンデンサＣ１に、そのソースはコンデンサＣ３ｂに、そのゲートは駆動パルス印加端子Ｐ２３ｂに、それぞれ接続される。
【００８８】
ＭＯＳトランジスタＱ１３ａのドレインはコンデンサＣ３ａにおける光電変換素子から遠い端子に、そのソースはバイアス印加端子Ｐ３２に、そのゲートは駆動パルス印加端子Ｐ２４ａに、それぞれ接続される。これに対して、ＭＯＳトランジスタＱ１３ｂのドレインはコンデンサＣ３ｂにおける光電変換素子から遠い端子に、そのソースはバイアス印加端子Ｐ３２に、そのゲートは駆動パルス印加端子Ｐ２４ｂに、それぞれ接続される。
【００８９】
ＭＯＳトランジスタＱ６のドレインはコンデンサＣ１に、そのソースは信号出力線Ｌ２に、ゲートは行走査回路部３２の信号出力線ｍ１に、それぞれ接続される。
【００９０】
ＭＯＳトランジスタＱ１２ａのドレインはコンデンサＣ３ａにおける光電変換素子から遠い端子に、そのソースはコンデンサＣ３ｂにおける光電変換素子に近い端子に、そのゲートは駆動パルス印加端子Ｐ２２に、それぞれ接続される。これに対して、ＭＯＳトランジスタＱ１２ｂのドレインはコンデンサＣ３ａにおける光電変換素子に近い端子に、そのソースはバッファ３１の入力に、そのゲートは駆動パルス印加端子Ｐ２２に、それぞれ接続される。
【００９１】
図１０は、固体撮像装置３の画素加算時における動作タイミングを示す図である。
時刻ｔ１の前に、前処理として、まず駆動パルス印加端子Ｐ２３ａ，Ｐ２３ｂ，Ｐ２４ａ，Ｐ２４ｂ，Ｐ２５にハイレベルの信号を印加することによりＭＯＳトランジスタＱ１１ａ，Ｑ１１ｂ，Ｑ１３ａ，Ｑ１３ｂ，Ｑ２をオンさせ、駆動パルス印加端子Ｐ２２にローレベルの信号を印加することによりＭＯＳトランジスタＱ１２ａ，Ｑ１２ｂをオフさせる。これにより、バイアス印加端子Ｐ３２，Ｐ３１間にコンデンサＣ３ａ，Ｃ３ｂが接続される。そして、バイアス印加端子Ｐ３２，Ｐ３１に同じ電圧を印加して、コンデンサＣ３ａ，Ｃ３ｂに電荷がない状態を設定する。次いで、駆動パルス印加端子Ｐ２５にローレベルの信号を印加することによりＭＯＳトランジスタＱ２をオフさせた後、バイアス印加端子Ｐ３１に所望の電圧（Ｖ６１）を、バイアス印加端子Ｐ３２にＧＮＤ電圧を印加する。これにより、コンデンサＣ３ａ，Ｃ３ｂへの充電の準備が整えられる。
【００９２】
その後、駆動パルス印加端子Ｐ２３ａ，Ｐ２３ｂ，Ｐ２４ａにはハイレベルの信号を印加することによりＭＯＳトランジスタＱ１１ａ，Ｑ１１ｂ，Ｑ１３ａをオンさせ、駆動パルス印加端子Ｐ２２，Ｐ２３ｂにローレベルの信号を印加することにより、ＭＯＳトランジスタＱ１２ａ，Ｑ１１ｂをオフさせる。
【００９３】
前準備が終わると、まず、駆動パルス印加端子Ｐ２１に、図１０（ｃ）に示されるように、時刻ｔ１から時刻ｔ４の間、ハイレベルを印加することにより、ＭＯＳトランジスタＱ１をオンさせる。
【００９４】
次いで、駆動パルス印加端子Ｐ２５に、図１０（ｄ）に示されるように、時刻ｔ２から所定の時間ハイレベルの信号を印加することにより、ＭＯＳトランジスタＱ２をオンさせる。時刻ｔ２から時刻ｔ３の時点でコンデンサＣ３ａは電圧値Ｖ６１に応じた電荷が蓄積する。
【００９５】
画素部３０ａは、図１０（ａ）に示されるように、時刻ｔ１から時刻ｔ３においては電荷電圧変換部の初期状態における出力電圧値（Ｖ０）を、時刻ｔ３から時刻ｔ４においては光電変換素子で発生した信号電荷を電荷電圧変換することにより得られた出力電圧値（Ｖ１）を出力する。ここで、矢印で示される部分が信号出力（Ｖ０−Ｖ１）である。この動作は実施形態１と同様である。
【００９６】
このように画素部３０ａの出力がＶ１になると、コンデンサＣ３ａの端子間は、図１０（ｅ）に示されるように、時刻ｔ３から時刻ｔ４に至るまでの時点で、コンデンサＣ１とコンデンサＣ３ａとの容量比に応じ、Ｖ６１’に変化する。このＶ６１とＶ６１’の差（Ｖ６１−Ｖ６１’）が、光電変換素子からの出力に応じた信号成分である。
【００９７】
コンデンサＣ３ａに光電変換素子からの出力に応じた電圧の蓄積が終わると、駆動パルス印加端子Ｐ２１に、図１０（ｃ）に示されるように、時刻ｔ４から時刻ｔ５の間、ローレベルの信号を印加することによりＭＯＳトランジスタＱ１をオフさせる。
【００９８】
次いで、駆動パルス印加端子Ｐ２１に、図１０（ｄ）に示されるように、時刻ｔ５から時刻ｔ８の間、ハイレベルの信号を印加することにより、ＭＯＳトランジスタＱ１を再びオンさせる。
【００９９】
次いで、駆動パルス印加端子Ｐ２５に、図１０（ｄ）に示されるように、時刻ｔ６から所定の時間ハイレベルの信号を印加することにより、ＭＯＳトランジスタＱ２を再度オンさせる。時刻ｔ６から時刻ｔ７に至るまでの時点でコンデンサＣ３ｂは電圧値Ｖ６１に応じた電荷が蓄積する。
【０１００】
画素部３０ｂは、図１０（ｂ）に示されるように、時刻ｔ６から時刻ｔ７においては電荷電圧変換部の初期状態における出力電圧値（Ｖ２）を、時刻ｔ７から時刻ｔ８においては光電変換素子で発生した信号電荷を電荷電圧変換することにより得られた出力電圧値（Ｖ３）を出力する。ここで、矢印で示される部分が信号出力（Ｖ２−Ｖ３）である。この動作は実施形態１と同様である。
【０１０１】
このように、画素部３０ｂの出力がＶ２になると、コンデンサＣ３ｂの端子間電圧は、図１０（ｆ）に示されるように、時刻ｔ７から時刻ｔ８に至るまでの時点でＶ６１”に変化する。ここで、Ｖ６１とＶ６１”の差（Ｖ６１−Ｖ６１”）が光電変換素子からの出力に応じた信号成分である。
【０１０２】
コンデンサＣ３ｂに光電変換素子からの出力に応じた電圧の蓄積が終わると、時刻ｔ８から時刻ｔ９で駆動パルス印加端子Ｐ２１に、図１０（ｃ）に示されるように、ローレベルの信号を印加することにより、ＭＯＳトランジスタＱ１をオフさせる。これにより、時刻ｔ１から時刻ｔ９までで、列方向に配列された画素部３０ａ，３０ｂの出力信号がコンデンサＣ３ａ，Ｃ３ｂに蓄積される。
【０１０３】
コンデンサＣ３ａ，Ｃ３ｂに画素部３０ａ，３０ｂの出力に応じた信号の蓄積が終わると、図１０（ｇ）に示されるように、時刻ｔ９に駆動パルス印加端子Ｐ２３ａ，Ｐ２３ｂ，Ｐ２４ａにローレベルの信号を印加することにより、ＭＯＳトランジスタＱ１１ａ，Ｑ１１ｂ，Ｑ１３ａをオフさせる。次いで、図１０（ｈ）に示されるように、時刻ｔ１０では駆動パルス印加端子Ｐ２２にハイレベルの信号を印加することにより、ＭＯＳトランジスタＱ１２ａ，Ｑ１２ｂ，Ｑ１３ｂをオンさせる。この状態でコンデンサＣ３ａ，Ｃ３ｂは直列に接続される。
【０１０４】
すなわち、図１１に示されるように、バイアス印加端子Ｐ３２、ＭＯＳトランジスタＱ１３ｂ、コンデンサＣ３ｂ、ＭＯＳトランジスタＱ１２ａ、コンデンサＣ３ａ、ＭＯＳトランジスタＱ１２ｂ、バッファ３１の入力側までが直列に接続される。これにより、コンデンサＣ３ａ、コンデンサＣ３ｂのそれぞれの端子電圧が加算された電圧値がバッファ３１の入力に印加され、コンデンサＣ３ａ、コンデンサＣ３ｂの端子電圧の加算された電圧値がバッファ３１に接続された信号出力線Ｌ３から出力される。
【０１０５】
その後、信号出力線Ｌ３の出力は、図９中の回路および図１０のタイミングを省略するが、実施の形態１と同様に信号出力線Ｌ２に出力して行方向の加算動作を行う。
【０１０６】
なお、上記実施の形態３においては、列方向に２個の光電変換素子を加算する場合を例にとって説明したが、上記の技術を発展させ、列方向に３個以上の光電変換素子の加算も可能である。
【０１０７】
（実施の形態４）
次いで、本発明に係る他の固体撮像装置について説明する。
【０１０８】
図１２は、本発明の実施の形態４に係る固体撮像装置を示す回路図である。
なお、図１２では行方向、列方向に配列される光電変換素子が４個（行方向に２個、列方向に２個）の場合が示されている。
【０１０９】
固体撮像装置４は、上記した固体撮像装置１と、固体撮像装置３とを組み合わせることにより構成され、図１２に示されるように、画素部３０ａ，３０ｂ，３０ｃ，３０ｄと、スイッチ回路として機能するＭＯＳトランジスタＱ１ａ，Ｑ１ｂ，Ｑ２ａ，Ｑ２ｂ，Ｑ１１ａ，Ｑ１１ｂ，Ｑ１１ｃ，Ｑ１１ｄ，Ｑ１２ａ，Ｑ１２ｂ，Ｑ１２ｃ，Ｑ１２ｄ，Ｑ１３ａ，Ｑ１３ｂ，Ｑ１３ｃ，Ｑ１３ｄ，Ｑ６ａ，Ｑ６ｂと、画素部３０ａ，３０ｂ，３０ｃ，３０ｄの出力を伝達するコンデンサＣ１ａ，Ｃ１ｂと，画素部３０ａ，３０ｂ，３０ｃ，３０ｄの出力に応じた電荷を蓄積するコンデンサＣ３ａ，Ｃ３ｂ，Ｃ３ｃ，Ｃ３ｄと、バッファ３１と、行走査回路部３２と、駆動パルス印加端子Ｐ２１，Ｐ２２，Ｐ２３ａ，Ｐ２３ｂ，Ｐ２４ａ，Ｐ２４ｂ，Ｐ２５と、バイアス印加端子Ｐ３１，Ｐ３２と、信号出力線Ｌ２，Ｌ３等とからなる。
【０１１０】
次いで、固体撮像装置４の動作を説明する。なお、ここでは、実施の形態１〜３と同様の動作を行い、コンデンサＣ３ａ，Ｃ３ｂ，Ｃ３ｃ，Ｃ３ｄのそれぞれの両端子を同電位に設定した後、画素部３０ａ，画素部３０ｂ，画素部３０ｃ，画素部３０ｄの信号がコンデンサＣ３ａ，Ｃ３ｂ，Ｃ３ｃ，Ｃ３ｄにそれぞれ蓄積された状態から説明する。
【０１１１】
駆動パルス印加端子Ｐ２３ａ，Ｐ２３ｂ，Ｐ２４ａにローレベルの信号を印加し、ＭＯＳトランジスタＱ１１ａ，Ｑ１１ｂ，Ｑ１１ｃ，Ｑ１１ｄ，Ｑ１３ａ，Ｑ１３ｃ，Ｑ１３ｄをオフさせる。次いで、駆動パルス印加端子Ｐ２２，Ｐ２４ｂにハイレベルの信号を印加することにより、ＭＯＳトランジスタＱ１２，Ｑ１３ｂをオンさせる。この状態でコンデンサＣ３ａ，Ｃ３ｂ，Ｃ３ｃ，Ｃ３ｄは直列に接続される。すなわち、バイアス印加端子Ｐ３２、ＭＯＳトランジスタＱ１３ｂ、コンデンサＣ３ｂ、ＭＯＳトランジスタＱ１２ａ、コンデンサＣ３ａ、ＭＯＳトランジスタＱ１２ｂ、コンデンサＣ３ｄ、ＭＯＳトランジスタＱ１２ｃ、コンデンサＣ３ｃ、ＭＯＳトランジスタＱ１２ｄ、バッファ３１の入力側まで、直列に接続される。
【０１１２】
コンデンサＣ３ａ，Ｃ３ｂ，Ｃ３ｃ，Ｃ３ｄのそれぞれの端子間電圧が加算された電圧値がバッファ３１の入力に印加され、コンデンサＣ３ａ，Ｃ３ｂ，Ｃ３ｃ，Ｃ３ｄの端子間電圧の加算された電圧値がから信号出力線Ｌ３に出力される。
【０１１３】
その後、信号出力線Ｌ３の出力は、図１２中の回路は省略するが、実施の形態１と同様に信号出力線Ｌ２に出力して行方向、列方向の加算動作を同時に行う。
【０１１４】
以上は、行方向、列方向にそれぞれ２個、合計４個の光電変換素子を加算する場合を例にとって説明したが、上記の技術を発展させ、行方向、列方向にそれぞれ３個以上の光電変換素子の加算も可能である。
【０１１５】
（実施の形態５）
次いで、本発明のさらに他の固体撮像装置について説明する。
【０１１６】
図１３は、本発明の実施の形態５における行列に配置された異なる光電変換素子上にカラーフィルタを設けた固体撮像装置を示す図である。なおここでは、８行および８列の領域に含まれる６４個の画素の配列が示されている。カラーフィルタはＲ、Ｂ、Ｇｒ、Ｇｂのベイヤ配列である。このベイア配列は、ブルー（Ｂ）,グリーン（Ｇ）,レッド（Ｒ）の光の３原色に対応したカラーフィルタの内、Ｇを市松状に、ＲとＢを線順次に配置することにより構成される。これにより、色分離が良くＲＧＢ信号への変換処理が不要のため、色再現性に優れた画像を得ることができる。
【０１１７】
ここでは、画素加算の１例としてカラーフィルタＢの場合を説明する。
画素加算ユニット８１はカラーフィルタＢを有する画素が３行分かつ３列分を構成する９個含まれており、これらの画素は、８１−１１，８１−１２，８１−１３，８１−２１，８１−２２，８１−２３，８１−３１，８１−３２，８１−３３で表される。
【０１１８】
これら９画素の信号電圧をこれら９画素に対応する蓄積回路の容量に蓄積した後、それぞれの容量を直列接続することで、９画素の信号電圧を加算することができる。
【０１１９】
実施の形態１，２の固体撮像装置１，２においては、行方向の画素８１−１１，８１−１２，８１−１３の３画素、画素８１−２１，８１−２２，８１−２３の３画素、画素８１−３１，８１−３２，８１−３３の３画素をそれぞれ加算した後、列方向に加算すればよい。
【０１２０】
また、実施の形態３の固体撮像装置３のように列加算する固体撮像装置においては、列方向の画素８１−１１，８１−２１，８１−３１の３画素、画素８１−１２，８１−２２，８１−３２の３画素、画素８１−１３，８１−２３，８１−３３のそれぞれ３画素を加算した後、行方向に加算すればよい。
【０１２１】
また、実施の形態４においてはすべての画素８１−１１，８１−１２，８１−１３，８１−２１，８１−２２，８１−２３，８１−３１，８１−３２，８１−３３のそれぞれ９画素を一度に加算すればよい。
【０１２２】
本発明の実施の形態１〜５の固体撮像装置を用いてカメラを作成することで、感度低下の少ない画素加算が可能となる。
【０１２３】
なお、上記実施の形態１〜４においては蓄積回路としてコンデンサを用いたが、アナログメモリや信号遅延線等を用いてもよい。
【０１２４】
また、上記実施の形態１〜４においてはスイッチ回路としてＭＯＳトランジスタを用いたが、アナログスイッチ等の他のスイッチを用いてもよい。
【０１２５】
そして、上記した固体撮像装置を用いてカメラを構成してもよい。
【０１２６】
（実施の形態６）
図１４は、上述の実施の形態１〜５の固体撮像装置を用いたカメラの構成を示す図である。
【０１２７】
図１４に示されるようにカメラ４００は、被写体の光学像を撮像素子に結像させるレンズ４０１と、レンズ４０１を通過した光学像の光学処理を行うミラーや、シャッタなどの光学系４０２と、上記の固体撮像装置により実現されるＭＯＳ型撮像素子４０３と、信号処理部４１０と、タイミング制御部４１１等とを備える。タイミング制御部４１１は、ＭＯＳ型撮像素子４０３から出力されるフィールドスルーの信号と出力信号との差分をとるＣＤＳ回路４０４と、ＣＤＳ回路４０４から出力されるＯＢレベルの信号を検出するＯＢクランプ回路４０５と、ＯＢレベルと有効画素の信号レベルとの差分をとり、その差分のゲインを調整するＧＣＡ４０６と、ＧＣＡ４０６から出力されたアナログ信号をデジタル信号に変換するＡＤＣ４０７等とから構成される。タイミング制御部４１１は、ＡＤＣ４０７から出力されたデジタル信号に信号処理を施すと共に、駆動タイミングの制御を行うＤＳＰ４０８と、ＤＳＰ４０８の指示にしたがって、ＭＯＳ型撮像素子４０３に対して種々の駆動パルスを種々のタイミングで発生させるＴＧ４０９等とから構成される。
【０１２８】
このように構成されたカメラ４００によれば、上記の固体撮像装置により実現されるＭＯＳ型撮像素子４０３によって、感度低下をなくし、また、同色の画素信号を加算して出力することもできる固体撮像装置を用いて高画質の画像を得ることができる。
【０１２９】
なお、本発明に係るカメラは、上記実施の形態に示した固体撮像装置や、レンズ等を備えて構成され、上記と同様の構成、作用、効果を奏する。
【産業上の利用可能性】
【０１３０】
本発明の固体撮像装置は、デジタルカメラ等に使用される動画機能に利用される画素加算に有用であり、これを用いたカメラに適している。例えば、イメージセンサ、デジタルスチルカメラの他、カメラ付き携帯電話機、ノートパソコンに備えられるカメラ、情報処理機器に接続されるカメラユニット等に適している。
【図面の簡単な説明】
【０１３１】
【図１】図１は、従来の固体撮像装置の信号読み出し回路構成図である。
【図２】図２は、本実施の形態１に係る固体撮像装置の回路構成を示す図である。
【図３】図３は、図２に示される固体撮像装置１による通常動作の場合のタイミングを示す図である。
【図４】図４は、図２に示される固体撮像装置１による画素加算動作の場合のタイミングを示す図である。
【図５】図５は、図２に示される固体撮像装置１による画素加算動作時の等価回路を示す図である。
【図６】図６は、画素加算動作を示す図である。
【図７】図７は、本発明の実施の形態２に係る固体撮像装置の構成を示す回路図である。
【図８】図８（Ａ）〜（Ｄ）は、図７に示される高入力インピーダンス回路１３の具体的な回路構成の一例を示す図である。
【図９】図９は、本発明の実施の形態３に係る固体撮像装置の構成を示す回路図である。
【図１０】図１０は、固体撮像装置３の画素加算時における動作タイミングを示す図である。
【図１１】図１１は、図９に示される固体撮像装置３による画素加算動作時の等価回路を示す図である。
【図１２】図１２は、本発明の実施の形態４に係る固体撮像装置を示す回路図である。
【図１３】図１３は、本発明の実施の形態５における行列に配置された異なる光電変換素子上にカラーフィルタを設けた固体撮像装置を示す図である。
【図１４】図１４は、上述の実施の形態１〜６の固体撮像装置を用いたカメラの構成を示す図である。
【符号の説明】
【０１３２】
１，２，３，４  固体撮像装置
１１ａ，１１ｂ，３０ａ，３０ｂ，５０ａ，５０ｂ，５０ｃ，５０ｄ  画素部
１３  高入力インピーダンス回路
３１  バッファ
８１  画素加算ユニット
８９，９２  バイポーラトランジスタ
９０，９１  抵抗
Ｃ２ａ，Ｃ２ｂ，Ｃ３ａ，Ｃ３ｂ，Ｃ３ｃ，Ｃ３ｄ  コンデンサ
Ｑ４ａ，Ｑ４ｂ，Ｑ１２ａ，Ｑ１２ｂ，Ｑ１２ｃ，Ｑ１２ｄ  ＭＯＳトランジスタ
８５，８６，８７，８８  ＭＯＳトランジスタ
Ｌ１，Ｌ２，Ｌ３  信号出力線
【図１】
0004522992.tif 000002
【図２】
0004522992.tif 000003
【図３】
0004522992.tif 000004
【図４】
0004522992.tif 000005
【図５】
0004522992.tif 000006
【図６】
0004522992.tif 000007
【図７】
0004522992.tif 000008
【図８】
0004522992.tif 000009
【図９】
0004522992.tif 000010
【図１０】
0004522992.tif 000011
【図１１】
0004522992.tif 000012
【図１２】
0004522992.tif 000013
【図１３】
0004522992.tif 000014
【図１４】
0004522992.tif 000015