(57)【特許請求の範囲】
【請求項１】
シリコンの基板と、
それぞれが誘電体層を挟む２つの電極を有する複数のキャパシタと、
外部回路との電気接点を確保するための接続部と、から構成される分子メモリであって
前記誘電体層は、誘電率がヒステリシスを有するスピン転移誘電体層であって、
前記誘電体層を構成する誘電材料は、鉄（Ｆｅ）及びトリアゾール誘導体のスピン転移錯体を含む重合体、又は鉄（Ｆｅ）のスピン転移錯体から少なくとも部分的に構成されることを特徴とする分子メモリ。
【請求項２】
それぞれのキャパシタが、マイクロメートルまたはナノメートルサイズの電極を備える
ことを特徴とする請求項１に記載の分子メモリ。
【請求項３】
前記誘電体層の前記ヒステリシスは、前記ヒステリシス現象の少なくとも一部が室温領域で生じることを特徴とする請求項１または２に記載の分子メモリ。
【請求項４】
前記誘電体層は、化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（ＮＯ3）2から少なくとも部分的に構成されることを特徴とする請求項１から３のいずれかに記載の分子メモリ。
【請求項５】
前記誘電体層は、化合物［Ｆｅ（Ｈｔｒｚ）2（ｔｒｚ）］（ＮＯ3）2から少なくとも部分的に構成されることを特徴とする請求項１から３のいずれかに記載の分子メモリ。
【請求項６】
前記誘電体層は、化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（Ｂｒ）2から少なくとも部分的に構成されることを特徴とする請求項１から３のいずれかに記載の分子メモリ。
【請求項７】
前記誘電体層は、化合物［Ｆｅ（Ｈｔｒｚ）３−３Ｘ（ＮＨ2ｔｒｚ）３Ｘ］（ＣｌＯ4）．Ｈ2Ｏ、又は化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（ＮＯ3）1.7（ＢＦ4）0.4から構成されることを特徴とする請求項１から３のいずれかに記載の分子メモリ。
【請求項８】
前記誘電体層は、鉄（Ｆｅ）及びトリアゾール誘導体のスピン転移錯体を含む前記重合体、または、前記鉄（Ｆｅ）のスピン転移錯体から構成されることを特徴とする請求項１から７のいずれかに記載の分子メモリ。
【請求項９】
前記電極は、金でできていることを特徴とする請求項１から８のいずれかに記載の分子メモリ。
【請求項１０】
分子メモリの製造方法であって、
ａ）シリコンからなる基板を準備するステップと、
ｂ）スピン転移誘電体層を準備するステップであって、
前記誘電体層は、鉄（Ｆｅ）及びトリアゾール誘導体のスピン転移錯体を含む重合体、又は鉄（Ｆｅ）のスピン転移錯体から少なくとも部分的に構成され、誘電率がヒステリシスを有する誘電体層を準備するステップと、
ｃ）前記基板上に第１の導体層を形成するステップと、
ｄ）前記第１の導体層上に前記誘電体層を覆うステップと、
ｅ）前記誘電体層上に第２の導体層を形成するステップと、
ｆ）ヘキサデカンチオールのインキ付け溶液中にスタンプを浸漬させるステップと、
ｇ）前記浸漬させたスタンプを乾燥させ、洗浄させるステップと、
ｈ）前記乾燥させ、洗浄させたスタンプを用いて、前記第２の導体層上に保護層を形成するステップと、
ｉ）前記保護層を形成後、前記第２の導体層をケミカルエッチングするステップと、
ｊ）前記基板上に外部回路との電気接点を確保するための端子を設けるステップと、
を含むことを特徴とする分子メモリの製造方法。
【請求項１１】
前記誘電体層は、鉄（Ｆｅ）及びトリアゾール誘導体のスピン転移錯体を含む前記重合体４０％、及び、ポリ酢酸ビニル６０％の、アセトニトリル中の混合物によって得られることを特徴とする請求項１０に記載の分子メモリの製造方法。
【請求項１２】
前記誘電体層は、前記鉄（Ｆｅ）のスピン転移錯体と、前記鉄（Ｆｅ）のスピン転移錯体に適した溶剤中の第２の重合体とを混合させて得られることを特徴とする請求項１０に記載の分子メモリの製造方法。
【請求項１３】
前記インキ付け溶液は、０．０１  ｍｏｌ／ｌ〜０．１  ｍｏｌ／ｌのモル濃度を有することを特徴とする請求項１０から１２のいずれかに記載の分子メモリの製造方法。
【請求項１４】
前記インキ付け溶液は、３０℃〜５０℃の温度に至ることを特徴とする請求項１０から１３のいずれかに記載の分子メモリの製造方法。
【請求項１５】
蝕刻は、水性媒体で、かつ室温で行われることを特徴とする請求項１０に記載の分子メモリの製造方法。
【請求項１６】
前記スタンプは、透明であることを特徴とする請求項１０に記載の分子メモリの製造方法。
【請求項１７】
前記スタンプは、ポリジメチルシロキサンを成分とすることを特徴とする請求項１６に記載の分子メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクス、及び特に、分子メモリ又は分子凝集体をベースとするメモリを有するマイクロメートル又はナノメートルのサイズのコンデンサアセンブリの製造の分野に関する。
【０００２】
本発明は特には、好ましくはシリコンの基板と、各コンデンサが、コンデンサの電極を構成し、かつ誘電材料が間に配置される２つの導電層を含む、コンデンサアセンブリと、外部回路との電気接点を確保するための接続手段とから構成される分子メモリに関する。
【背景技術】
【０００３】
現在使用されているメモリは、半導体メモリであり、それらは、情報を書き込むために磁界又は電界を使用している。しかしながらそれらは、ある種の不安定さを有し、かつ周囲磁界又は電界のような外乱にはましてや敏感である。他方、メモリ容量は、これらのメモリのサイズのために、まだ比較的制限されたままである。
【発明の開示】
【課題を解決するための手段】
【０００４】
従って、本発明は、分子規模で情報の保存を行うために、マイクロメートル又はナノメートルのサイズのコンデンサから構成されるメモリを提案して、これらの不都合を生じないようにすることを目的とする。
【０００５】
そのために、本発明に係る分子メモリは、シリコンの基板と、それぞれが誘電体層を挟む２つの電極を有する複数のキャパシタと、外部回路との電気接点を確保するための接続部と、から構成される分子メモリであって、前記誘電体層は誘電率がヒステリシスを有するスピン転移誘電体層であって、前記誘電体層を構成する誘電材料は、鉄（Ｆｅ）及びトリアゾール誘導体のスピン転移錯体を含む重合体、又は鉄（Ｆｅ）のスピン転移錯体から少なくとも部分的に構成されることを特徴とする。
【０００６】
好ましくは、誘電材料は、化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（ＮＯ3）2、化合物［Ｆｅ（Ｈｔｒｚ）2（ｔｒｚ）］（ＮＯ3）2、又は化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（Ｂｒ）2から少なくとも部分的に構成される。
【０００７】
好適には、誘電材料は、例えば化合物［Ｆｅ（Ｈｔｒｚ）３−３Ｘ（ＮＨ2ｔｒｚ）３Ｘ］（ＣｌＯ4）．Ｈ2Ｏ、又は化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（ＮＯ3）1.7（ＢＦ4）0.4のような陰イオン又は配位子結合から少なくとも部分的に構成される。
【０００８】
本発明の第１の実施態様によれば、誘電材料は、トリアゾール誘導体を含む重合体の、他の重合体とのアセトニトリル中での混合物から構成される。好適には、アセトニトリル中の混合物は、４０％のトリアゾール誘導体を含む重合体、及び６０％のポリ酢酸ビニルから構成される。
【０００９】
本発明の第２の実施態様によれば、誘電材料は、スピン転移錯体の、他の重合体とのスピン転移錯体溶剤中での、又はスピン転移担体材料の、他の重合体との該材料の溶剤中での混合物から構成される。
【００１０】
このようにして、トリアゾール誘導体を含む重合体、スピン転移錯体、又はスピン転移現象担体材料の「スピンコーティング」による塗布は、容易にされる。
【００１１】
好適には、電極は、金でできている。
【００１２】
本発明は、本発明による分子メモリの製造方法も同様に対象とし、前記方法は、ａ）シリコンからなる基板を準備するステップと、ｂ）スピン転移誘電体層を準備するステップであって、前記誘電体層は、鉄（Ｆｅ）及びトリアゾール誘導体のスピン転移錯体を含む重合体、又は鉄（Ｆｅ）のスピン転移錯体から少なくとも部分的に構成され、誘電率がヒステリシスを有する誘電体層を準備するステップと、ｃ）前記基板上に第１の導体層を形成するステップと、ｄ）前記第１の導体層上に前記誘電体層を覆うステップと、ｅ）前記誘電体層上に第２の導体層を形成するステップと、ｆ）ヘキサデカンチオールのインキ付け溶液中にスタンプを浸漬させるステップと、ｇ）前記浸漬させたスタンプを乾燥させ、洗浄させるステップと、ｈ）前記乾燥させ、洗浄させたスタンプを用いて、前記第２の導体層上に保護層を形成するステップと、ｉ）前記保護層を形成後、前記第２の導体層をケミカルエッチングするステップと、ｊ）前記基板上に外部回路との電気接点を確保するための端子を設けるステップと、を含むことを特徴とする。
【００１３】
好ましくは、０．０１  ｍｏｌ．Ｌ-1〜０．１  ｍｏｌ．Ｌ-1のモル濃度を有する溶液は、インキ付け溶液中に含まれるチオールの可溶化を可能にするために、３０℃〜５０℃の温度に至る。
【００１４】
好適には、蝕刻は、複合体及び重合体を損なわないように、水性媒体で、かつ室温で行われる。
【００１５】
好適には、スタンプは、ポリジメチルシロキサンタイプで、透明である。
【００１６】
この製造方法により、少なくとも部分的に誘電材料を構成するトリアゾール誘導体を含む重合体、スピン転移錯体、又はスピン転移担体材料を変化させることなく（酸化がなく、溶解がなく．．．）、分子メモリを成形することが可能になる。
【００１７】
この方法により、複素メモリ構成要素を製造するための、幾つものレベルに対してモチーフの位置合わせをすることも同様に可能になる。
【００１８】
本発明は、添付図面を参照して、本発明の実施態様の、専ら説明として以下に行った記載を用いてより良く理解されるであろう。
【発明を実施するための最良の形態】
【００１９】
図１に例示する本発明によるマイクロメートル又はナノメートルのサイズのコンデンサは、誘電材料（１）が間に配置される、２つの導電電極（２、３）、いわゆる下部電極（３）及びいわゆる上部電極（２）から構成される平坦なコンデンサのタイプである。前記コンデンサの下部電極（３）は、好ましくはシリコンの基板（４）上に据えられている。
【００２０】
好ましい実施態様において、前記電極（２、３）は、金でできている。
【００２１】
前記誘電材料（１）は、トリアゾール誘導体を含む重合体から少なくとも部分的に構成される。この複合体は、前記複合体のスピンコーティングによる塗布を容易にするため、アセトニトリル中でポリ酢酸ビニルタイプの重合体に混合される。
【００２２】
好ましい実施態様において、前記誘電材料（１）は、４０％の前記複合体の、６０％のポリ酢酸ビニルタイプとのアセトニトリル中の混合物によって得られる。
【００２３】
本発明の第１の変形において、前記誘電材料は、化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（ＮＯ3）2から構成される。
【００２４】
本発明の第２の変形において、前記誘電材料は、化合物［Ｆｅ（Ｈｔｒｚ）2（ｔｒｚ）］（ＮＯ3）から構成される。
【００２５】
本発明の第３の変形において、前記誘電材料は、化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（Ｂｒ）2から構成される。
【００２６】
本発明の最後の変形において、前記誘電材料は、例えば化合物［Ｆｅ（Ｈｔｒｚ）3-3ｘ（ＮＨ2ｔｒｚ）3ｘ］（ＣｌＯ4）．Ｈ2Ｏ、又は［Ｆｅ（ＮＨ2ｔｒｚ）3］（ＮＯ3）1.7（ＢＦ4）0.4のような陰イオン又は配位子結合から構成される。
【００２７】
前記誘電材料（１）は、スピン転移錯体から少なくとも部分的に構成されても良く、該スピン転移錯体は、前記複合体の合成溶剤中で混合される。
【００２８】
本発明は、当然にスピン転移現象担体のあらゆる材料の使用に及ぶ。
【００２９】
図２は、本発明によるコンデンサアセンブリから構成される分子メモリの製造に関する様々なステップを例示する。
【００３０】
実施態様によれば、５００μｍの厚さを有する前記シリコン基板（４）は、５０ｎｍの厚さのチタン接着層（８）、次に５０ｎｍの厚さの金の層（９）で被覆され、前記金の層（９）は、前記下部電極（３）を表す。前記金の層（９）は、次に前記誘電材料（１）を構成する複合体／重合体混合物で塗布され、複合体は、トリアゾール誘導体を含む重合体、スピン転移分子錯体、又はスピン転移担体材料である。前記誘電材料（１）は、次に５０ｎｍの厚さの金の層（１０）で被覆される。前記各コンデンサの前記上部電極（２）の製造は、その場合無水エタノール中で、チオールから構成されるインキ付け溶液（６）（ヘキサデカンチオール）のマイクロ／ナノ緩衝による保護を経て行われる。
【００３１】
そのために、マイクロエレクトロニクスの従来の方法（光リソグラフィ及びイオン彫刻又はマイクロメートルのモチーフ用の電子リソグラフィ及びイオン彫刻又はナノメートルのモチーフ用の電子リソグラフィ及びイオン彫刻）によって製造される初期の鋳型から作成されるエラストマスタンプ（５）は、０．１  ｍｏｌ．Ｌ-1の濃度を有する前記インキ付け溶液（６）中での浸漬によって浸潤される。チオールの可溶化を可能にするために、前記インキ付け溶液（６）は、３０℃〜５０℃の温度に至る。
【００３２】
乾燥作業後に形成された結晶となり得るものを溶解させるために、６０℃の温度で、無水エタノールでの前記スタンプ（５）の表面の乾燥及び洗浄作業の後、前記スタンプ（５）は、前記金の層（１０）上に塗られる。このようにして、前記スタンプ（５）及び前記金の層（１０）の間の接触領域中に、このようにして分子層を形成し、単分子であり得、自動的に集まった、非常に密度の高い、０．１  ｍｏｌ．Ｌ-1の分子インキが付着する。このメカニズムによって、最初に鋳型上に記されたモチーフは、前記金の層（１０）上に複製される。
【００３３】
前記金の層（１０）は、チオール単層によって形成されるモチーフを表すために、次に蝕刻を受ける。そのために、前に得られた基板は、フェリ／フェロシアン化物溶液タイプの水性媒体（７）中に室温で漬けられる。反応は、ＨＣＮが形成するあらゆる危険を回避し、かつ前記基板（４）の表面の蝕刻から生じるケイ酸塩の沈殿を妨げるために、ｐＨ１２で行われる。
【００３４】
前記スタンプ（５）を構成するために使用されるエラストマは、取引名Ｓｙｌｇａｒｄ  １８４に同様に対応する、ポリジメチルシロキサンである。その透明性により、試料上の先在のモチーフに対する前記スタンプ（５）のモチーフの位置合わせを可能にする。この
とにより、幾つものレベルのリソグラフィを必要とする複雑な装置の製造がこのようにして可能になる。
【００３５】
図３は、上記の方法を実施する際に得られる異なるサイズのコンデンサアセンブリから構成されるメモリ構成要素の実施例を例示する。前記構成要素は、好ましくはシリコンの基板（４）と、前記コンデンサの前記下部電極（３）を構成する金の層（９）と、トリアゾール誘導体を含む重合体、スピン転移分子錯体、又はスピン転移担体材料から少なくとも部分的に構成される誘電材料（１）と、各々がコンデンサの前記上部電極（２）を構成する、様々なサイズの金の円板（１１）とから相次いで構成される。少なくとも１つの前記上部電極（２）の外面は、外部回路との電気接点を確保するため、前記基板（４）の自由部分に置かれる接続端子に、接続線によって連結される（図３に示さ
ず）。
【００３６】
分子構成要素は、平坦なコンデンサアセンブリからも同様に構成され得、各コンデンサは、スピン転移担体の前記誘電材料が間に配置される、マイクロメートル又はナノメートルのサイズの電極タイプの２つの電極を含む。
【００３７】
かかる分子構成要素を構成する前記コンデンサの電極は、前記の塗布方法、又は他のあらゆるナノリソグラフィ手段によって製造される。
【００３８】
かかるコンデンサの水平構造は、特にアドレス指定及び集積度の点で、このように多数
の利点を有する。
【００３９】
その上、情報の保存及び情報の読み取りは、電気媒体の容量のヒステリシス変化だけで
なく、導電率のヒステリシス変化にも基づき得る。
【００４０】
図４は、温度に応じて、化合物［Ｆｅ（ＮＨ2ｔｒｚ）3］（ＮＯ3）2中で測定され
た誘電率の様相を説明として例示する。
【００４１】
以上において、本発明は、例として記載された。当業者なら、特許の枠から外れること
なく、本発明の様々な応用例を実施できることが、理解される。
【図面の簡単な説明】
【００４２】
【図１】本発明によるコンデンサの断面図を例示する。
【図２】本発明によるコンデンサアセンブリの製造方法のステップを例示する。
【図３】図２に記載した方法により得られる、異なるサイズのコンデンサアセンブリから構成されるメモリ構成要素の斜視図を例示する。
【図４】スピン転移錯体中で測定された誘電率のヒステリシスサイクルを例示する。
【符号の説明】
【００４３】
１    誘電材料
２    上部電極
３    下部電極
４    基板
５    スタンプ
６    インキ付け溶液
７    水性媒体
９    導電層
１０  導電層
【図１】
0004555567.tif 000002
【図２】
0004555567.tif 000003
【図４】
0004555567.tif 000004
【図３】
0004555567.tif 000005