(57)【特許請求の範囲】
【請求項１】
第１電極と第２電極との間に記憶層を有し、前記記憶層の電気的特性の変化により情報の書き込みあるいは消去がなされる記憶素子であって、
前記記憶層は、イオン伝導材料と共に少なくとも１種類の金属元素を含むイオン源層を有し、前記イオン源層中に濃度２０原子％未満のＯ（酸素）を含む
記憶素子。
【請求項２】
前記イオン源層は、金属元素として、Ａｌ（アルミニウム）を含有する
請求項１記載の記憶素子。
【請求項３】
前記イオン源層は、Ｚｒ（ジルコニウム），Ｈｆ（ハフニウム）およびＴｉ（チタン）のうちの少なくとも１種の金属元素を含有する
請求項２記載の記憶素子。
【請求項４】
前記イオン源層中のイオン伝導材料は、Ｓ（硫黄），Ｓｅ（セレン）およびＴｅ（テルル）のうちの少なくとも１種である
請求項１に記載の記憶素子。
【請求項５】
前記記憶層は、前記イオン源層と共に、前記第１電極および第２電極を介して所定の電圧パルスあるいは電流パルスが印加された場合に前記イオン源層よりも高い抵抗値を示す高抵抗層を有する
請求項１ないし４のいずれか１項に記載の記憶素子。
【請求項６】
第１電極と第２電極との間に記憶層を有し、前記記憶層の電気的特性の変化により情報の書き込みあるいは消去がなされる複数の記憶素子と、前記複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備えた記憶装置であって、
前記記憶層は、イオン伝導材料と共に少なくとも１種類の金属元素を含むイオン源層を有し、前記イオン源層中に濃度２０原子％未満のＯ（酸素）を含む
記憶装置。
【請求項７】
前記イオン源層は、金属元素として、Ａｌ（アルミニウム）を含有する
請求項６記載の記憶装置。
【請求項８】
前記イオン源層は、Ｚｒ（ジルコニウム），Ｈｆ（ハフニウム）およびＴｉ（チタン）のうちの少なくとも１種の金属元素を含有する
請求項７記載の記憶装置。
【請求項９】
前記イオン源層中のイオン伝導材料は、Ｓ（硫黄），Ｓｅ（セレン）およびＴｅ（テルル）のうちの少なくとも１種である
請求項６に記載の記憶装置。
【請求項１０】
前記記憶層は、前記イオン源層と共に、前記第１電極および第２電極を介して所定の電圧パルスあるいは電流パルスが印加された場合に前記イオン源層よりも高い抵抗値を示す高抵抗層を有する
請求項６ないし９のいずれか１項に記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イオン源層を含む記憶層の電気的特性の変化により情報（データ）の書き込みあるいは消去がなされる記憶素子および記憶装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報機器の記憶装置としては、動作が高速で、高密度のＤＲＡＭ(Dynamic Random Access memory)の他、不揮発性のメモリとして、フラッシュメモリ、ＦｅＲＡＭ(Ferroelectric Random Access Memory)（強誘電体メモリ）およびＭＲＡＭ(Magnetoresistive Random Access Memory)(磁気記憶素子）等が知られている。これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能であるが、それぞれ一長一短がある。フラッシュメモリは、集積度が高いが、動作速度の点で不利である。ＦｅＲＡＭは、高集積度化のための微細加工に限界あり、また作製プロセスにおいて問題がある。ＭＲＡＭは消費電力の問題がある。
【０００３】
そこで、特にメモリ素子の微細加工の限界に対して有利な、新しいタイプの記憶素子が提案されている。この記憶素子は、２つの電極の間に、特定の金属を含むイオン伝導体を挟む構造としたものである。この記憶素子では、２つの電極のいずれか一方にイオン伝導体に含まれる金属を含ませることによって、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン伝導体中にイオンとして拡散し、イオン伝導体の抵抗値あるいはキャパシタンス等の電気特性が変化する。例えば、特許文献１および非特許文献１では、この特性を利用したメモリデバイスの構成が記載されており、特に特許文献１においては、イオン導電体はカルコゲナイトと金属との固溶体よりなる構成が提案されている。
【特許文献１】特表２００２−５３６８４０号公報
【非特許文献１】日経エレクトロニクス  ２００３．１．２０号（第１０４頁）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した構成の記憶素子では、イオン導電体の抵抗値が低抵抗の記憶状態（例えば，「１」）、あるいは高抵抗値の消去状態（例えば「０」）で長時間にわたって放置した場合や、室温よりも高い温度雰囲気で放置した場合には、抵抗値が変化して情報を保持しなくなるという問題がある。このように情報保持能力が低いと、不揮発メモリに用いる素子特性としては不十分である。
【０００５】
また、同じ面積あたりに大容量の記録を行うためには、単に高抵抗状態「０」、低抵抗状態「１」だけでなく、例えば、高抵抗状態が数百ＭΩ、低抵抗状態が数ｋΩとして、その中間的な任意の値の抵抗値を保持することが可能となれば、メモリの動作マージンが広がるのみならず、多値記録が可能となる。すなわち、４つの抵抗状態を記憶することができれば、２ビット/ 素子、１６の抵抗値を記憶することができれば、３ビット/ 素子の情報を記憶することができ、メモリの容量をそれぞれ２倍、３倍と向上させることができる。
【０００６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、書き込み時のデータ保持特性が向上すると共に、抵抗値の制御性がよくなり多値記録を可能とする記憶素子および、その記憶素子を用いた記憶装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の記憶素子は、第１電極と第２電極との間に記憶層を有し、記憶層の電気的特性の変化により情報の書き込みあるいは消去がなされるものであって、記憶層が、イオン伝導材料と共に少なくとも１種類の金属元素を含むイオン源層を有し、このイオン源層中に濃度２０原子％未満のＯ（酸素）を含むものである。
【０００８】
本発明の記憶装置は、第１電極と第２電極との間にイオン源層を含む複数の記憶層を有し、記憶層の電気的特性の変化により情報の書き込みあるいは消去がなされる複数の記憶素子と、複数の記憶素子に対して選択的に電圧または電流のパルスを印加するパルス印加手段とを備え、記憶素子として上記本発明の記憶素子を用いたものである。
【０００９】
本発明の記憶素子または記憶装置では、情報の書き込み時において、初期状態（高抵抗状態）の素子に対して、「正方向」（例えば第１電極側を負電位、第２電極側を正電位）の電圧または電流パルスが印加され、これにより記憶層の第１電極側に金属元素の伝導パスが形成され低抵抗状態となる。ここで、記憶層を構成するイオン源層に酸素が含まれていることから、この低抵抗状態が安定して保持される。
【発明の効果】
【００１０】
本発明の記憶素子または記憶装置によれば、記憶層を構成するイオン源層に濃度２０原子％未満の酸素を含めるようにしたので、書き込み時のデータ保持状態が安定化すると共に、抵抗値の制御性がよくなり、多値記録が可能になる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
図１は、本発明の一実施の形態に係る記憶素子の断面構成を表すものである。この記憶素子１では、配線層１１上に設けられた絶縁膜１２に配線層１１まで達する溝１３が設けられ、この溝１３には下部電極１４が埋設形成されている。絶縁膜１２および下部電極１４の上には例えば円形状の開口１６を有する層間絶縁膜１５が形成されており、下部電極１４の一部を露出させている。下部電極１４および層間絶縁膜１５上には記憶層１７が設けられ、この記憶層１７上に上部電極１８が形成されている。記憶層１７は、下部電極１４に開口１６を通じて接触する高抵抗層１７Ａと、上部電極１８に接触するイオン源層１７Ｂとの積層構造となっている。
【００１３】
下部電極１４および上部電極１８は、例えば、Ｗ（タングステン），ＷＮ（窒化タングステン），Ｃｕ（銅），Ａｌ（アルミニウム），Ｍｏ（モリブデン），Ｔａ（タンタル），Ｓｉ（シリコン），Ｚｒ（ジルコニウム）およびシリサイド等により形成されている。
【００１４】
絶縁膜１２は例えばＴＥＯＳ（tetra ethyl ortho silicate）−ＳｉＯ2 、層間絶縁膜１５は例えばＳｉＯ2 あるいはＳｉＮによりそれぞれ形成されている。この層間絶縁膜１５に設けられた開口１６は下部電極１４と上部電極１８との間に流れる電流を狭窄するものである。
【００１５】
本実施の形態では、記憶層１７を構成するイオン源層１７Ｂが、イオン伝導材料（陰イオン元素）およびイオン化する金属元素（陽イオン元素）と共に、Ｏ（酸素）を含有している。この酸素の濃度は、後述のように２０原子％未満であることが好ましく、このように酸素を含有することにより、書き込み時のデータ保持特性が向上する。
【００１６】
イオン伝導材料としては、例えば、Ｓ（硫黄），Ｓｅ（セレン）およびＴｅ（テルル）などのカルコゲナイド元素が挙げられ、これら元素の１種類を用いるようにしてもよいが，２種以上を組み合わせるようにしてもよい。
【００１７】
イオン化する金属元素は、書き込み動作時のカソード極上で還元されて金属状態の伝導パス（フィラメント）を形成するもので、上記Ｓ，Ｓｅ，Ｔｅが含まれるイオン源層１７Ｂ中で金属状態で存在することが、より化学的に安定である元素が望ましく、例えば、遷移金属元素、すなわち、Ｚｒ（ジルコニウム），Ｔｉ（チタン），Ｈｆ（ハフニウム），Ｖ（バナジウム），Ｎｂ（ニオブ），Ｔａ（タンタル），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｗ（タングステン）が好適である。これら元素の１種でもよいが、２種以上の金属元素を組み合わせるようにしてもよい。また、これらの遷移金属元素の他に、例えばＣｕ（銅）や，Ｎｉ（ニッケル），Ａｇ（銀），Ｇｅ（ゲルマニウム），Ｚｎ（亜鉛）などの元素を含んでいてもよい。以上の元素のうち、特に、Ｚｒは、Ｔｅ等のカルコゲナイドに比較的溶解しにくいため、書き込み時および消去時のデータの保持特性が向上することから、より好ましい。その含有量は、良好なメモリ特性を得るために、例えば３原子％以上４０原子％以下とする。
【００１８】
更に、イオン源層１７Ｂには、添加元素として、Ａｌ（アルミニウム）を含めることが望ましい。イオン源層１７ＢにＡｌを含めることにより、データ消去時の、記憶層１７のうち主として高抵抗層１７Ａが低抵抗状態から高抵抗状態へ切り替わるときに酸化物が形成される。すなわち、消去動作によりアノード電極（第２電極）が卑な電位にバイアスされた場合に、Ａｌはイオン源層１７Ｂ中に溶解するのではなく、固体電解質的に振舞うイオン源層１７Ｂとアノード極との界面で酸化され、化学的に安定な酸化膜（Ａｌ酸化膜）となる。これにより本実施の形態では、消去状態（高抵抗状態）の保持性能が改善されて、いずれの抵抗値域でも良好な保持特性が得られる。
【００１９】
イオン源層１７Ｂ中には、Ａｌと同様な働きを示し、イオン源層１７Ｂとアノード極との界面で酸化され、安定な酸化膜を生成する元素、例えばＧｅ（ゲルマニウム），Ｍｇ（マグネシウム），Ｓｉ（シリコン）などを含んでいてもよいが、少なくともＡｌを含んでいることが望ましい。
【００２０】
イオン源層１７Ｂ中のＡｌの含有量は、好ましくは、２０原子％以上６０原子％以下である。２０原子％未満では、高抵抗領域の保持特性を向上させる効果および繰り返し特性の向上効果が少なくなり、６０原子％を超える場合には、Ａｌイオンの移動が生じやすくなるため、Ａｌイオンの還元によって書き込み状態が作られてしまい、また、Ａｌはカルコゲナイドの固体電解質内中で金属状態の安定性が低く、低抵抗な書き込み状態の保持特性が低下するからである。
【００２１】
イオン源層１７Ｂとしては、具体的には、例えば、ＺｒＴｅＡｌＯx ，ＴｉＴｅＡｌＯx ，ＣｒＴｅＡｌＯx ，ＷＴｅＡｌＯx ，ＴａＴｅＡｌＯx などが挙げられるが、更に、これらにＣｕ，Ｇｅ等を添加するようにしてもよい。以下の説明においては、イオン源層１７Ｂが例えばＺｒＴｅＡｌＯx により構成されている場合を例として説明する。
【００２２】
高抵抗層１７Ａは、データの書き込み時において電圧パルスあるいは電流パルスが印加されることにより、抵抗値が低下する特性を有する。この高抵抗層１７Ａは、上記イオン源層１７Ｂと接していても安定である絶縁体あるいは半導体であればいずれの物質でも用いることができるが、好ましくはＧｄ（ガドリニウム）などの希土類元素、Ａｌ，Ｍｇ，Ｔａ，ＳｉおよびＣｕのうちの少なくとも１種を含む酸化物若しくは窒化物などがよい。高抵抗層１７Ａの抵抗値は、例えば希土類元素の酸化物により構成する場合には、その厚みや、含まれる酸素の量などによって調整することが可能である。なお、高抵抗層１７Ａは本発明では必須ではないが、データの保持特性を安定化させるためには高抵抗層１７Ａを設けることが好ましく、その場合には図１に示したように下部電極１４側に接するように形成する。
【００２３】
このような構成を有する本実施の形態の記憶素子１では、下部電極１４および上部電極１８を介して図示しない電源（パルス印加手段）から所定の電圧パルスあるいは電流パルスが印加されると、イオン源層１７Ｂの電気的特性、すなわち抵抗値が変化し、これによりデータの書き込み，消去，更に読み出しが行われる。なお、このような記憶素子１を多数、例えばマトリックス状に配置することにより本発明の記憶装置を構成することができる。
【００２４】
図２は、上記記憶素子１を含む駆動回路の構成を表すものである。
【００２５】
この駆動回路では、記憶素子１に対して選択トランジスタ（ＮＭＯＳトランジスタ）２およびスイッチ３が直列配置されている。記憶素子１の上部電極１８はソース線５を介して端子８に接続され、下部電極１４は選択トランジスタ２の一端に接続されている。選択トランジスタ２の他端はスイッチ３およびビット線６を介して端子９に接続されている。選択トランジスタ２のゲート部はワード線４を介して端子１０に接続されている。上記端子はそれぞれ外部のパルス電圧源と接続されており、外部からパルス電圧を印加できるようになっている。スイッチ３に対して電流計７が並列配置されており、スイッチ３が開状態のときに回路に流れる電流を測定できるようになっている。
【００２６】
この駆動回路によって、記憶素子１に対して、例えば、図３（Ａ）〜（Ｃ）に示したような波形のパルス電圧が印加されることにより、データの書き込み，消去および読み出しが行われる。まず、例えば上部電極１８が正電位、下部電極１４側が負電位となるように、記憶素子１に対して正電圧を印加すると、イオン源層１７ＢからＺｒの金属イオンが伝導し、下部電極１４側で電子と結合して析出する。これにより、高抵抗層１７Ａ中に金属状態に還元された低抵抗のＺｒ電流パスが形成され、記憶層１７の抵抗値が低くなる。その後、正電圧を除去して、記憶素子１にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これによりデータの書き込みがなされる（図３（Ａ））。
【００２７】
消去過程においては、上部電極１８が負電位、下部電極１４が正電位となるように、記憶素子１に対して負電圧を印加する。これにより高抵抗層１７Ａ中に形成されていたＺｒ電流パスの金属が酸化してイオン化し、イオン源層１７Ｂに溶解若しくはＴｅと結合して化合物を形成する。すなわち、電流パスが消滅、または減少して記憶層１７での抵抗値が高くなる。その後、負電圧を除去して、記憶素子１にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これによりデータの消去がなされる（図３（Ｂ））。このような過程を繰り返すことによって、記憶素子１にデータの書き込みと消去とを繰り返し行うことができる。
【００２８】
ここで、例えば、抵抗値の高い状態を「０」、抵抗値の低い状態を「１」の情報にそれぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
【００２９】
書き込まれたデータの読み出しは、スイッチ３を開状態とし、記憶素子１の抵抗値の状態が遷移する電圧の閾値よりも小さい電圧パルス（図３（Ｃ））を印加することにより、電流計７を流れる電流値を検出することにより行う。
【００３０】
このように本実施の形態の記憶素子１では、上部電極１８および下部電極１４に電圧パルスを印加することにより、データを書き込み、更に書き込まれたデータを消去することが可能になるが、記憶層１７内のイオン源層１７Ｂに、イオン伝導材料およびイオン化する金属元素と共に、酸素（Ｏ）、好ましくは２０原子％未満の酸素が含有されていることから、書き込み時（低抵抗状態）のデータ保持特性が向上する。
【００３１】
加えて、本実施の形態では、イオン源層１７Ｂ中にイオン化元素として、Ｔｅ等のカルコゲナイドに比較的溶解しにくいＺｒが含まれているので、これによっても書き込み時ののデータ保持特性が向上する。
【００３２】
また、消去時（高抵抗状態）のデータ保持に関しても、Ｚｒはイオン移動度が低いので、温度が上昇しても、あるいは長期間の放置でも動きづらく、カソード極上で金属状態での析出が起こりにくい。あるいは、Ｚｒ酸化物はカルコゲナイド電解質中で安定であるので、酸化物が劣化しにくく、室温よりも高温状態において長時間にわたり放置した場合でも高抵抗状態を維持しやすいので、データ保持特性が向上する。
【００３３】
加えて、本実施の形態では、イオン源層１７ＢにＡｌが含まれているので、アノード極上でＡｌを含んだ高抵抗層（Ａｌ酸化物）が形成される。Ａｌ酸化物は、カルコゲナイドの固体電解質中では化学的に安定であるので、他の元素と反応して破壊されたりしないために、高抵抗状態を維持しやすく、これによっても消去時のデータ保持特性が向上する。
【００３４】
このように本実施の形態では、書き込み時の低抵抗状態および消去時の高抵抗状態でのデータの保持特性が向上するものであり、よって、例えば低抵抗から高抵抗状態へと動作させる際の消去電圧を調整して、高抵抗状態と低抵抗状態の中間的な状態を作り出せば、その抵抗値を保持でき、これにより多値メモリを実現することが可能となる。
【００３５】
以下、具体的な実施例について説明する。
【実施例】
【００３６】
（実験１）
上述のイオン源層１７Ｂに酸素を導入した効果を調べるために、図１に示した断面構造を有する記憶素子を作製した。下部電極１４をＷ、層間絶縁膜１５をＳｉ3 Ｎ4 によりそれぞれ形成し、層間絶縁膜１５の開口１６を直径６０ｎｍの円形とした。この層間絶縁膜１５の上部に、スパッタリング装置を用いて、高抵抗層１７Ｂとして膜厚２ｎｍのＧｄＯx （酸化ガドリニウム）を成膜したのち、イオン源層１７Ｂとして、Ｚｒ，ＴｅおよびＡｌのモル比を１６：４４：４０とし、膜厚４５ｎｍのＺｒ16Ｔｅ44Ａｌ40Ｏx 膜を形成した。このときアルゴン- 酸素濃度を様々に変化させて複数の膜を同時に成膜した。続いて、このイオン源層１７Ｂ上に、上部電極１８として膜厚２０ｎｍのＺｒ膜、およびＷ膜を形成した後、パターニングした。
【００３７】
このようにして作製された複数の記憶素子のスイッチング特性を、図２に示した駆動回路により測定した。ここに、選択トランジスタはＷ／Ｌが０．８のサイズのＮＭＯＳトランジスタを使用した。書き込みゲート電圧を１．３Ｖ、書き込み電圧３Ｖとすると、素子に１２０μＡの電流を流すことが可能である。データの書き込みおよび消去の際には、スイッチ３を閉じて外部から各端子にそれぞれ図３に示した書き込み電圧、消去電圧を印加した。記憶素子からデータを読み出す際には、スイッチ３を開き、電流計７により計測される電流値と印加電圧値（この場合０．１Ｖ）から素子の抵抗値を測定した。図４〜図６にその結果を示す。
【００３８】
図４は、イオン源層１７Ｂに酸素が入っていないとき（スパッタ条件；Ａｒ分圧＝０２６Ｐａ）（比較例１）、図５は、イオン源層１７Ｂの成膜時に酸素のプラズマで成膜したとき（スパッタ条件；Ａｒ分圧＝０．２６Ｐａ，Ｏ2 分圧＝３×１０-3Ｐａ）（実施例１）、図６は、同じくイオン源層１７Ｂの成膜時に酸素のプラズマで成膜したとき（スパッタ条件；Ａｒ分圧＝０．２６Ｐａ，Ｏ2 分圧＝６×１０-3Ｐａ）（実施例２）の結果をそれぞれ表している。書き込みに要する電流値や電圧パルス時間幅を変えることによって書き込み時の抵抗値を操作することができるが、同じ条件でも多少ばらつきが生じる。そのため種々の条件で書き込み状態を形成し、その抵抗変化を見た。なお、図４〜図６において、横軸は書き込み直後の素子コンダクタンス（μＳ）、縦軸は１３０℃，１Ｈの保持加速試験後の素子コンダクタンス（μＳ）をそれぞれ表している。横軸と縦軸が同じ値であれば素子のデータ保持特性が保障されていることを意味する。すなわち、各特性図中に描かれている斜めの線上に近いほど保持特性が良いと言える。図４〜図６よりイオン源層１７Ｂに酸素を導入してゆくと、抵抗のシフトが減っていることが分かる。
【００３９】
図７（Ａ），（Ｂ）は、イオン源層１７Ｂに酸素が入っているときといないときの書き込みゲート電圧を増加させていったときのコンダクタンスの推移を表すものである。図７（Ａ）はイオン源層１７Ｂに酸素が入っていないとき、図７（Ｂ）はイオン源層１７Ｂの成膜時に酸素のプラズマで成膜したとき（スパッタ条件；Ａｒ分圧＝０．２６Ｐａ，Ｏ2 分圧＝６×１０-3Ｐａ）の結果である。ここに、書き込み電圧は３Ｖ、書き込みパルス幅は１００ｎｓｅｃである。イオン源層１７Ｂに酸素が入っていない素子はばらつきが大きく、コンダクタンスが高くなってしまうときがあるのに対して、酸素を導入したイオン源層１７Ｂを用いた素子の場合には、ゲート電圧に応じて線形にコンダクタンスが推移していることが分かる。
【００４０】
（実験２）  次に、上記記憶素子１の多値記録の可能性を調べるために、１素子の４値繰り返し特性を調べた。このときの素子の膜構成は実験１と同様であるが、素子の層間絶縁膜１５における開口１６のサイズは直径３０ｎｍのものを用いた。スパッタ条件は上記実施例１と同じとした。そして、４値の値は、１０μＳ，１００μＳ，１５０μＳ，２００μＳに設定した。高コンダクタンスの３のレベルは書き込み動作で、低コンダクタンスの１つレベルは消去動作によって記録した。
【００４１】
図８はその４値繰り返し特性を表すものである。繰り返しは、書き込み、消去ともにパルス１０ｓｅｃずつ掃引していった。書き込み電圧は２．７Ｖとした。抵抗を設定するため、電圧パルスを印加する毎にゲート電圧を増加させた。消去の時には、消去電圧１．３Ｖ、ゲート電圧２．８Ｖから１００ｍＶずつ増加させた。書き込みの３値は設定値よりも高いコンダクタンスになったとき、消去の１値は設定値よりも低いコンダクタンスになったときに記録終了とした。繰り返しの順は、２００μＳ→１０μＳ→１５０μＳ→１０μ→１００μＳ→１０μＳ→２００μＳ→１０μＳ→・・・とした。この結果、１００回繰り返しでは十分なマージンを持っていることが分った。
【００４２】
（実験３）
つきに、イオン源層１７Ｂに導入する酸素濃度の適正値を調べるために、酸化膜シリコン基板上に下記の膜をＡｒのスパッタにより成膜し、酸素濃度の異なる素子を作製した。なお、Ｚｒ16Ｔｅ44Ａｌ40Ｏx 膜の成膜時の分圧は、Ａｒ分圧を０．２５Ｐａとし、酸素分圧については、０Ｐａ（Ｏ2 無）（比較例２），１×１０-3Ｐａ（Ｏ2 少）（実施例３），９．５×１０-3Ｐａ（Ｏ2 多）（実施例４）とし、３種類の試料を作製した。
Ｗ膜（膜厚３０ｎｍ）／ＧｄＯx 膜（膜厚１．２ｎｍ）／Ｚｒ16Ｔｅ44Ａｌ40Ｏx 膜
（膜厚４５ｎｍ）／Ｗ膜（膜厚５ｎｍ；酸化防止膜）
【００４３】
これら３種類（比較例２、実施例３，４）の測定試料について、ＸＰＳ（Ｘ線光電子分光；X-ray photoelectron spectroscopy）により深さ方向の酸素濃度を測定した。測定試料はスパッタエッチングし、表面を分析した。測定条件を下記に示す。
［測定条件］
測定装置  ：ＰＨＩ  Ｑｕａｎｔｕｍ２０００
光源      ：Ａｌ−Ｋａ線（１４８６．６ｅＶ）
分析領域  ：約１００μｍ径
分析深さ  ：数ｎｍ程度
スパッタ源：Ａｒイオン（加速電圧１ＫＶ）
【００４４】
図９はその結果を表したもので、膜中の酸素濃度は、比較例２では３原子％（ａｔ％）、実施例３では５原子％、実施例４では４０原子％であった。ここでは、酸素分圧が６×１０-3Ｐａのときにはスイッチング特性を示さなかったことから、酸素濃度は２０原子％未満が望ましいと考えられる。
【００４５】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明は上記実施の形態および実施例に限定されるものではなく、種々変形可能である。例えば、上記イオン源層１７Ｂの膜構成はＺｒＴｅＡｌＯx に限らず、少なくとも酸素を含有するものであれば、他の膜構成としてもよい。高抵抗層１７Ａについても同様であり、上記以外の他の膜構成としてもよく、更にはこの高抵抗層１７Ａを設けることなく、記憶層１７をイオン源層１７Ｂのみの構成とすることもできる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施の形態に係る記憶素子の断面図である。
【図２】図１の素子の駆動回路の構成図である。
【図３】特性評価時に印加する電圧波形図である。
【図４】比較例１の素子の書き込み保持特性を表す図である。
【図５】実施例１の素子の書き込み保持特性を表す図である。
【図６】実施例２の素子の書き込み保持特性を表す図である。
【図７】書き込みゲート電圧とコンダクタンスとの関係を表す特性図である。
【図８】多値記録の可能性を説明するための図である。
【図９】酸素濃度の適正値を説明するための図である。
【符号の説明】
【００４７】
１１…配線層、１２…絶縁層、１３…溝、１４…下部電極、１５…層間絶縁膜、１６…開口、１７…記憶層、１７Ａ…高抵抗層，１７Ｂ…イオン源層、１８…上部電極。
【図１】
0004466738.tif 000002
【図２】
0004466738.tif 000003
【図３】
0004466738.tif 000004
【図４】
0004466738.tif 000005
【図５】
0004466738.tif 000006
【図６】
0004466738.tif 000007
【図７】
0004466738.tif 000008
【図８】
0004466738.tif 000009
【図９】
0004466738.tif 000010