(57)【特許請求の範囲】
【請求項１】
複数列を構成するように配列された複数の画素を有し、全画素の画素信号を読み出す高解像度読み出しモード、及び、複数の画素を含む各読み出し対象領域について１つの画素信号を読み出す、前記高解像度読み出しモードよりも解像度の低い、低解像度読み出しモードを提供する固体撮像装置であって、
各列の画素から提供される信号に基づいて画素信号を生成する複数の読み出し回路と、
複数の出力チャネルと、
複数の列選択スイッチと、
前記複数の列選択スイッチを制御する制御回路とを備え、
前記制御回路は、
前記高解像度読み出しモードにおいては、読み出し対象画素の空間的順序に応じて選択規則に従って選択される出力チャネルに対して該読み出し対象画素の画素信号が出力されるように前記複数の列選択スイッチを制御し、
前記低解像度読み出しモードにおいては、読み出し対象領域の空間的順序に応じて前記選択規則と同一の規則に従って選択される出力チャネルに対して該読み出し対象領域の画素信号が出力されるように前記複数の列選択スイッチを制御し、前記低解像度読み出しモードにおいて各出力チャネルに対して同時にオンする列選択スイッチの数が前記高解像度読み出しモードと同数である、
ことを特徴とする固体撮像装置。
【請求項２】
前記出力チャネルの本数をＮ、前記読み出し対象領域に含まれる画素の個数をＭとしたときに、Ｎ≦Ｍ＋１が成り立つことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号の平均を演算して画素信号を生成する複数の平均回路を更に備えることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号の総和を演算して画素信号を生成する複数の加算回路を更に備えることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項５】
前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号の平均又は総和をモードに応じて演算して画素信号を生成する複数の演算回路を更に備えることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項６】
前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号を演算して画素信号を生成する複数の演算回路を更に備えることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項７】
前記複数の画素を複数の列ごとにブロック分割し、該ブロックごとに複数の列の画素から前記複数の出力チャネルへの出力を制御するブロック選択スイッチを有することを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置の複数の出力チャネルから出力される信号を処理する回路と、
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、特に、複数の出力チャネルを備える固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルカメラ用の固体撮像装置の進展が著しく、静止画解像度向上を目的に、多画素化が急速に進んでいる。これに伴って、カメラとして必要な連写性能を確保するために、画素信号の読み出し速度を向上させることが緊急の課題となっている。特許文献１には、読み出し速度を向上させるために、画素信号を複数の列シフトレジスタを通して並列に読み出すＣＣＤイメージセンサが開示されている。
【０００３】
デジタルカメラは、静止画のみならず動画の撮像も可能なように構成されうる。デジタルカメラでは、静止画も動画も１つの固体撮像装置で撮像されることが一般的である。したがって、固体撮像装置には、静止画については高い解像度が要求される一方で、動画については動画の一般的な規格に適合するように解像度を落とすとともに高いフレームレートが要求される。特許文献２には、画素信号を加算して解像度を落とすとともにフレームレートを上げる固体撮像装置が開示されている。
【特許文献１】特開２００５−２８６９３３号公報
【特許文献２】特開２００５−１３０３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されたＣＣＤイメージセンサでは、画素信号を複数の出力列シフトレジスタを通して並列に読み出すために、単一列シフトレジスタで読み出すよりも見かけ上の信号読み出し速度が向上する。しかしながら、特許文献１には、静止画撮影時よりも動画撮影時のフレームレートを高めようとする思想が存在しない。
【０００５】
特許文献２に開示された固体撮像装置では、水平出力線上で電荷を混合することによって画素信号を加算する。しかしながら、特許文献２には、複数のチャンネルを通して加算結果を並列に出力するという概念が存在しない。
【０００６】
すなわち、特許文献１、２には、動画撮影時において、複数のチャネルを通して低解像度の画素信号を並列に読み出すことによってフレームレートを向上させる思想は存在しない。
【０００７】
一方、複数チャネルを通して低解像度の画素信号を並列に読み出すことを考えた場合に、単純に低解像度の画素信号を複数のチャネルに割り当てて出力すると、その画素信号を処理する処理回路における処理に負担がかかる。例えば、処理回路において、全画素読み出し時と共通の処理をしようとすると、受け取った低解像度の画素信号の順序を並べ替える必要がある。
【０００８】
本発明は、例えば、低解像度の読み出しモードにおける読み出し速度を向上させること、或いは、これに加えて、低解像度の読み出しモードにおいて読み出される画素信号を処理する処理回路の負担を軽減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の側面に係る固体撮像装置は、複数列を構成するように配列された複数の画素を有し、全画素の画素信号を読み出す高解像度読み出しモード、及び、複数の画素を含む各読み出し対象領域について１つの画素信号を読み出す、前記高解像度読み出しモードよりも解像度の低い、低解像度読み出しモードを提供するように構成され、各列の画素から提供される信号に基づいて画素信号を生成する複数の読み出し回路と、複数の出力チャネルと、複数の列選択スイッチと、前記複数の列選択スイッチを制御する制御回路とを備え、前記制御回路は、前記高解像度読み出しモードにおいては、読み出し対象画素の空間的順序に応じて選択規則に従って選択される出力チャネルに対して該読み出し対象画素の画素信号が出力されるように前記複数の列選択スイッチを制御し、前記低解像度読み出しモードにおいては、読み出し対象領域の空間的順序に応じて前記選択規則と同一の規則に従って選択される出力チャネルに対して該読み出し対象領域の画素信号が出力されるように前記複数の列選択スイッチを制御し、前記低解像度読み出しモードにおいて各出力チャネルに対して同時にオンする列選択スイッチの数が前記高解像度読み出しモードと同数である。
【００１０】
本発明の好適な実施形態によれば、前記出力チャネルの本数をＮ、前記読み出し対象領域に含まれる画素の個数をＭとしたときに、Ｎ≦Ｍ＋１が成り立つことが好ましい。
【００１１】
本発明の好適な実施形態によれば、前記固体撮像装置は、前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号の平均を演算して画素信号を生成する複数の平均回路を更に備えうる。
【００１２】
本発明の好適な実施形態によれば、前記固体撮像装置は、前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号の総和を演算して画素信号を生成する複数の加算回路を更に備えうる。
【００１３】
本発明の好適な実施形態によれば、前記固体撮像装置は、前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号の平均又は総和をモードに応じて演算して画素信号を生成する複数の演算回路を更に備えうる。
【００１４】
本発明の好適な実施形態によれば、前記固体撮像装置は、前記複数の読み出し回路と前記複数の列選択スイッチとの間に、前記低解像度読み出しモードにおいて各読み出し対象領域に含まれる画素から読み出される画素信号を演算して画素信号を生成する複数の演算回路を更に備えうる。
【００１５】
本発明の好適な実施形態によれば、前記複数の画素で構成される画素アレイは、複数のブロックに分割されていて、前記固体撮像装置は、前記複数のブロックと前記複数の出力チャネルとの接続を制御するブロック選択スイッチを更に備える。
【００２０】
本発明の第３の側面に係る撮像装置は、上記の固体撮像装置と、前記固体撮像装置の複数の出力チャネルから出力される信号を処理する回路とを備える。
【発明の効果】
【００２１】
請求項１乃至請求項７に係る発明によれば、例えば、低解像度読み出しモードにおいて画素信号が複数のチャネルを通して並列に読み出されるので、読み出し速度が向上する。
【００２２】
請求項１乃至７に係る発明によれば、更に、低解像度読み出しモードにおいて読み出される画素信号を処理する処理回路の負担を軽減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【００２４】
［第１実施形態］
図１は、本発明の第１実施形態の固体撮像装置の概略構成を示す図である。固体撮像装置２００は、複数の画素１が配列された画素領域１Ａを備えている。画素領域１Ａにおいては、複数の画素１は、複数列かつ１又は複数行を構成するように配置されうる。図１には、赤色フィルタに対応する１つの行の画素Ｒ１〜Ｒ１２のみが図示されている。読み出し回路２は、各画素から提供される信号に基づいて画素信号を生成するように構成される。読み出し回路２は、画素信号を列選択スイッチ３の入力端に提供する。ここで、読み出し回路２は、増幅回路等を含んで構成されてもよいし、画素信号を伝送する導電のみで構成されてもよい。列選択スイッチ３（３−１、３−２、３−３、３−４・・・）の出力端は、水平出力線（出力チャネル）４（４−１、４−２、４−３、４−４）に接続されている。水平出力線４は、本実施形態では４本設けられており、４つの画素信号を並列出力することができる。水平出力線４の後段には、出力アンプ５が接続されている。出力アンプ５は、出力負荷を駆動するために必要なインピーダンス変換を行う。
【００２５】
固体撮像装置２００は、全画素の画素信号を読み出す全画素読み出しモード（高解像度読み出しモード）、及び、各読み出し対象領域について１つの画素信号を読み出す低解像度読み出しモードを提供する。具体的には、低解像度読み出しモードでは、読み出し対象領域の複数の画素信号を加算して出力する場合や、特定の画素の信号のみを出力する場合などが考えられる。本実施形態では、間引き読み出しモードに関して説明する。
【００２６】
図２のタイミング図を参照して、図１に示す固体撮像装置２００における全画素読み出しモードの動作を説明する。図２において、ＣＯＬＳＥＬｘは、列選択スイッチ３−ｘを制御する制御信号（走査パルス信号）であり、ハイレベルで列選択スイッチ３−ｘがＯＮ、ローレベルでＯＦＦする。ここで、ｘは、列の番号を意味する。制御信号ＣＯＬＳＥＬｘは、不図示の水平走査回路（制御回路）が発生する。
【００２７】
最初に列選択スイッチ３−１、３−２、３−３、３−４が同時にＯＮし、画素Ｒ１、Ｒ２、Ｒ３、Ｒ４から読み出し回路２によって読み出された画素信号が水平出力線４−１、４−２、４−３、４−４にそれぞれ出力される。このとき、画素Ｒ１、Ｒ２、Ｒ３、Ｒ４の画素信号は、画素の空間的な配置順序（左から右に向かう方向における順序）に従って水平出力線４−１、４−２、４−３、４−４にそれぞれ出力される。次いで、列選択スイッチ３−５、３−６、３−７、３−８が同時にＯＮし、画素Ｒ５、Ｒ６、Ｒ７、Ｒ８から読み出し回路２によって読み出された画素信号が水平出力線４−１、４−２、４−３、４−４にそれぞれ出力される。更に、スイッチ３−９、３−１０、３−１１、３−１２が同時にＯＮし、画素Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２から読み出し回路２によって読み出された画素信号が水平出力線４−１、４−２、４−３、４−４にそれぞれ出力される。ここまでのステップで、１２画素の画素信号が３クロック期間で読み出されていて、単一の水平出力線から読み出す場合（１２クロック期間が必要）の４倍の読み出し速度で読み出しがなされる。
【００２８】
次に、図３のタイミング図を参照して、図１に示す固体撮像装置２００における間引き読み出しモードの動作を説明する。ここでは、一例として、３画素からなる各読み出し対象領域から１つの間引き画素信号を読み出す１／３間引き動作について説明する。この実施形態の固体撮像装置では、同時に以下の４つの間引き画素信号を並列で読み出す。
【００２９】
すなわち、画素Ｒ１、Ｒ２、Ｒ３からなる読み出し対象領域（画素グループ）における画素Ｒ１の画素信号を間引き画素信号として列選択スイッチ３−１を介して水平出力線４−１に出力する。同時に、画素グループＲ４、Ｒ５、Ｒ６からなる読み出し対象領域における画素Ｒ６の画素信号を間引き画素信号として列選択スイッチ３−６を介して水平出力線４−２に出力する。同時に、画素Ｒ７、Ｒ８、Ｒ９からなる読み出し対象領域における画素Ｒ７の画素信号を間引き画素信号として列選択スイッチ３−７を介して水平出力線４−３に出力する。同時に、画素グループＲ１０、Ｒ１１、Ｒ１２からなる読み出し対象領域における画素Ｒ１２の画素信号を間引き画素信号として列選択スイッチ３−１２を介して水平出力線４−４に出力する。結果として、１クロック期間中に１２画素が含まれる領域（４つの読み出し対象領域）から４つの間引き画素信号を読み出され、全画素読み出し時に対して走査時間が１／３となる。
【００３０】
前述のような列選択方法によれば、画素Ｒ１、Ｒ６、Ｒ７、Ｒ１２の空間的順序に従って間引き画素信号として水平出力線４−１、４−２、４−３、４−４にそれぞれ出力される。
【００３１】
すなわち、全画素読み出しモードでは、読み出し対象画素の空間的順序に応じて選択規則に従って選択される出力チャネルに対して該読み出し対象画素の画素信号が出力される。そして、間引き読み出しモードでは、読み出し対象領域の空間的順序に応じて前記選択規則と同一の規則に従って選択される出力チャネルに対して該読み出し対象領域の間引き画素信号が出力される。
【００３２】
例えば、本実施形態のように出力チャネルの数が４つの場合を考える。全画素読み出しモード時は、（ｉ＋４×ｎ）番目の読み出し対象画素（例えば、左から２番目の読み出し対象画素Ｒ２。）の画素信号は、ｉ番目（例えば、上から２番目。）の水平出力線を通して読み出される。なお、ｉは０＜ｉ≦４を満たす自然数、ｎは、０又は自然数である。間引き読み出しモードは、左から（ｉ＋４×ｎ）番目の読み出し対象領域（例えば、左から２番目の読み出し対象領域、つまり、画素Ｒ４〜Ｒ６からなる領域。）における画素（例えば、画素Ｒ６。）の画素信号は、同様に、ｉ番目（例えば、上から２番目）の水平出力線を通して読み出される。
【００３３】
よって、全画素読み出しモード及び間引き読み出しモードにおいて、読み出される画素信号の個数は異なるものの、読み出し対象画素又は領域の空間的順序と水平出力線（出力チャネル）との対応関係は同じである。その結果、間引き読み出しモード時に、固体撮像装置から４つの出力チャネルを通して読み出される画素信号を並べ替える必要がない。
【００３４】
ここで、水平出力線４の本数（出力チャンネル数）をＮ本、間引き読み出しモードにおける各読み出し対象領域に含まれる画素の個数をＭとすると、Ｎ≦Ｍ＋１の関係が成り立つようにＮ、Ｍを決定することが好ましい。この場合、間引き読み出し専用の列選択スイッチを付加しなくても、全画素読み出し及び間引き読み出しの双方で、読み出し対象の画素又は領域の空間的順序によって共通に定まる水平出力線に該画素又は領域の画素信号が出力される。なお、以下では、Ｍを間引き単位画素数ともいう。
【００３５】
Ｎ＞Ｍ＋１の条件では、間引き読み出し出力順序と全画素読み出し出力順序を一致させるためには、間引き読み出し専用の列選択スイッチを追加することが必要となる。よって、チップ面積の増大や、スイッチ数の増加によって水平出力線４の寄生容量が増加する。ただし、これらの問題が許容できる範囲であれば、間引き単位画素数の制約無く水平出力線の数を増やすことができ、読み出し速度を向上させることができる。
【００３６】
図１９は、Ｎ＞Ｍ＋１の条件における固体撮像装置の構成例を示す図である。図１９に示す例では、出力チャンネル数Ｎが４であり、間引き単位画素数Ｍが２である。この例において、間引き読み出し時に画素Ｒ１、Ｒ２からなる領域から１つの間引き画素信号を出力する際には、全画素読み出し時に画素Ｒ１の画素を出力する水平出力線３−１を使用することができる。しかし、間引き読み出し時に画素Ｒ３、Ｒ４からなる領域から水平出力線４−２に間引き画素信号を出力するためには、例えばスイッチ３−３'のような専用のスイッチを追加的に設ける必要がある。同様に、画素Ｒ５、Ｒ６からなる領域から水平出力線４−３に間引き画素信号を出力するためには、例えばスイッチ３−５'のような専用のスイッチを追加的に設ける必要がある。よって、このような専用のスイッチ３−３'、３−５'を形成するための領域１２６が追加的に必要となるため、チップ面積が増大しうる。また、水平出力線４−２、４−３には、スイッチ３−３'、３−５'を設けたことによって寄生容量が追加される。したがって、Ｎ≦Ｍ＋１の関係が満たされることが好ましい。
【００３７】
本発明の第１実施形態の固体撮像装置によれば、複数の間引き画素信号を複数の水平出力線を通して並列に出力することができ、間引き読み出し時のフレームレートを向上させることができる。
【００３８】
また、全画素読み出し動作及び間引き読み出し動作の双方において、読み出し対象の画素又は領域の空間的順序に応じて共通の選択規則に従って定まる水平出力線に読み出し対象の画素又は領域の画素信号が出力される。これにより、例えば間引き読み出し時に信号を並べ替える必要がなく、アンプ５を通して出力される信号を処理する処理回路の負担を軽減することができる。
【００３９】
また、Ｎ≦Ｍ＋１の関係を満たすことによって、回路構成を単純化すること、チップ面積を減少させること、水平出力線の寄生容量を減少させることができる。
【００４０】
[第２実施形態]
図４は、本発明の第２実施形態の固体撮像装置の概略構成を示す図である。図１に示す構成との相違点は、読み出し回路２と列選択スイッチ３との間に平均回路６が挿入されている点である。低解像度読み出しモードとして読み出し対象領域の信号を平均化する構成である。
【００４１】
平均回路（演算回路）６は、活性化信号に応じて、複数の画素信号の平均値を演算して出力する。平均回路６の出力は、平均化対象の３画素に対応する列選択スイッチ３のいずれかを通して４本の水平出力線に出力される。平均回路６の出力は、第１実施形態の間引き読み出しモードと同様に、スイッチ３−１、３−６、３−７、３−１２を通して水平出力線４−１、４−２、４−３、４−４に出力されうる。
【００４２】
この実施形態によれば、第１実施形態と同様に、低解像度読み出しモードにおける複数の画素信号を複数の水平出力線を通して並列に出力することができ、低解像度読み出しモード時のフレームレートを向上させることができる。
【００４３】
また、全画素読み出し動作及び低解像度読み出し動作の双方において、読み出し対象の画素又は領域の空間的順序に応じて共通の選択規則に従って定まる水平出力線に読み出し対象の画素又は領域の画素信号が出力される。これにより、例えば低解像度読み出し時に信号を並べ替える必要がなく、アンプ５を通して出力される信号を処理する処理回路の負担を軽減することができる。
【００４４】
また、Ｎ≦Ｍ＋１の関係を満たすことによって、回路構成を単純化すること、チップ面積を減少させること、水平出力線の寄生容量を減少させることができる。
【００４５】
図５は、図４の平均回路の具体的な構成例を示す図である。平均回路６は、各画素に対応して設けられた容量素子７−ｘ、各画素からの出力をサンプルホールドするためのサンプルホールドスイッチ８、及び、容量素子７−ｘ間を短絡させる短絡スイッチ９−ｘを含む。
【００４６】
平均化処理は、次のように行なわれる。図６は、平均化処理のタイミング図である。ＰＳＨは、サンプルホールドスイッチ８に提供される共通の制御信号、ＰＳＨＯＲＴは、短絡スイッチ９に提供される共通の制御信号である。制御信号ＰＳＨ、ＰＳＨＯＲＴＣＯＬＳＥＬｘは、不図示の水平走査回路（制御回路）が発生する。
【００４７】
まず、制御信号ＰＳＨが所定の期間ハイレベル（サンプルホールドパルス）になることによって、サンプルホールドスイッチ８がＯＮし、一行分の画素信号が電荷として各列の容量素子７に保持される。次に、制御信号ＰＳＨＯＲＴがハイレベルになると短絡スイッチ９がＯＮし、容量素子７−１、７−２、７−３に保持された画素信号は、短絡スイッチ９−１、９−２を介して混合される。ＰＳＨＯＲＴがローレベルに戻ると、短絡スイッチ９−１、９−２がＯＦＦする。このとき、各容量素子７−１、７−２、７−３に３つの画像信号の平均値が保持されている。同様にして、容量素子７−４、７−５、７−６の画素信号、容量素子７−７、７−８、７−９の画素信号、容量素子７−１０、７−１１、７−１２の画素信号がそれぞれ平均化される。その後、列選択スイッチ３−１、３−６、３−７、３−１２をＯＮされて、４つの平均値が各水平出力線４−１、４−２、４−３、４−４に出力される。
【００４８】
第１実施形態の単なる間引きに対して、平均化処理を伴った低解像度読み出しは、Ｓ／Ｎの向上において有利である。光ショットノイズや回路の熱雑音など多くの主要なノイズ成分は、画素間で相関がないノイズであるため、Ｍ個の画素の画素信号を平均化すると、理想的には、√Ｍ倍にＳ／Ｎ比が向上する。また、平均化処理のもう一つの利点は、低解像度読み出し時の画素信号を生成するための複数の画素からなる領域の重心を等ピッチにすることができる点にある。すなわち、平均化された画素信号を生成するための複数の画素からなる領域の空間的な重心は、画素Ｒ２、Ｒ５、Ｒ８、Ｒ１１と等価な位置となる。これにより、第１実施形態におけるような単純な間引きのときのような解像度の不均一さがなくなる。
【００４９】
この実施形態では、全画素読み出し時に異なる水平出力線を通して画素信号が出力される隣接画素群の画素信号が平均化される。これにより、全画素読み出し時のフレームレートを並列読み出しによって高速化しながら、低解像度読み出しモードによって画像が不自然になることを防止することができる。
【００５０】
図７は、図５に示す実施形態の変形例を示す図である。図７に示された部分は、図５における最初の６画素分に対応する。図７に示す変形例では、画素のリセット状態の出力（Ｎ出力）と、画素の有効出力、すなわち光電荷に対応する出力（Ｓ出力）をそれぞれ容量素子３−ｘＮ、３−ｘＳに保持する。なお、ｘは、画素領域における列を示す。例えば、３−１Ｎ、３−１Ｓは、第１列の画素のＮ出力、Ｓ出力を保持するための容量素子を意味する。
【００５１】
この変形例の動作は、Ｎ出力とＳ出力の一組の差動出力で１つの出力画素信号（出力チャンネル）を形成していることを除いて、図５の動作と同様である。平均化された出力は、３−１Ｓ、３−１Ｎ、３−６Ｓ、３−６Ｎ、３−７Ｓ、３−７Ｎ、３−１２Ｓ、３−１２Ｎから４つの水平出力線対４−１、４−２、４−３、４−４にそれぞれ出力される。ここで、４−１Ｎ及び４−１Ｓによって水平出力線対４−１が構成される。また、４−２Ｎ及び４−２Ｓによって水平出力線対４−２が構成される。また、４−３Ｎ及び４−３Ｓによって水平出力線対４−３が構成される。また、４−４Ｎ及び４−４Ｓによって水平出力線対４−４が構成される。  この実施形態の固体撮像装置によれば、第１実施形態の利点に加えて、平均読み出しをすることで、高Ｓ／Ｎで、かつ均等に解像度を下げた良好な動画出力が可能となる。
【００５２】
[第３実施形態]
図８は、本発明の第３実施形態の固体撮像装置の概略構成を示す図である。図４に示す構成との相違点は、読み出し回路２と列選択スイッチ３の間に平均回路６の代わりに加算回路１０が挿入されている点である。
【００５３】
加算回路（演算回路）１０は、活性化信号に応じて、複数の画素信号の加算値（総和）を演算して出力する。加算回路１０の出力は、加算対象の３画素に対応するスイッチのいずれかを用いて４本の水平出力線に読み出される。第１、第２実施形態と同様に、スイッチ３−１、３−６、３−７、３−１２を用いて、各々水平出力線４−１、４−２、４−３、４−４に対して各読出し対象領域からの加算された画素信号が出力されうる。
【００５４】
この実施形態によれば、第１実施形態と同様に、各読出し対象領域からの複数の画素信号を複数の水平出力線を通して並列に出力することができ、低解像度読み出し時のフレームレートを向上させることができる。
【００５５】
また、全画素読み出し動作及び低解像度読み出し動作において、読み出し対象の画素又は領域の空間的順序に応じて共通の選択規則に従って定まる水平出力線に読み出し対象の画素又は領域の画素信号が出力される。これにより、例えば低解像度読み出し時に信号を並べ替える必要がなく、アンプ５を通して出力される信号を処理する回路或いは装置の負担を軽減することができる。
【００５６】
また、Ｎ≦Ｍ＋１の関係を満たすことによって、回路構成を単純化すること、チップ面積を減少させること、水平出力線の寄生容量を減少させることができる。
【００５７】
図８の加算回路１０は、図５の平均化回路６と同様の構成として具体化されうるが、読み出し動作が異なる。
【００５８】
加算処理は、次のように行なわれる。図９は、加算読み出しのタイミング図である。制御信号ＰＳＨ、ＰＳＨＯＲＴＣＯＬＳＥＬｘは、不図示の水平走査回路（制御回路）が発生する。
【００５９】
まず、制御信号ＰＳＨによって、一行分の画素信号が電荷として容量素子７に保持される。次に、制御信号ＰＳＨＯＲＴがハイレベルになると短絡スイッチ９がＯＮし、容量素子７−１、７−２、７−３に保持された画素出力は短絡スイッチ９−１、９−２を介して混合される。この状態において、列選択スイッチ３−１、３−６、３−７、３−１２をＯＮさせることにより、加算結果を各水平出力線４−１、４−２、４−３、４−４に出力することができる。
【００６０】
３画素の画素出力が等しいとき、読み出される電荷は非加算時に対して３倍となる。水平出力線４の寄生容量をＣＨとし、容量素子３の容量をＣＴとし、電荷読み出しが容量分割で行なわれるとすると、非加算時のゲインは、ＣＴ／（ＣＴ＋ＣＨ）になる。一方、加算時には３・ＣＴ／（３・ＣＴ＋ＣＨ）となる。一般に、Ｍ個の画素の信号を加算した場合、Ｓ／Ｎが√Ｍ倍になる点は平均化と同じである。一方、加算によってゲインがＭ倍になるため、加算処理は、特に、低輝度で出力振幅が十分に取れない場合に有効である。すなわち、加算することで信号振幅が増加し、後段で必要なゲインを抑えることができるという効果がある。
【００６１】
[第４実施形態]
図１０は、本発明の第４実施形態の固体撮像装置の概略構成を示す図である。画素１００には、ベイヤ配列の色フィルタ、Ｒ、Ｇｒ、Ｇｂ、Ｂが形成され、２×２画素で構成される基本単位が２次元的に配列され、エリアセンサが構成されている。
【００６２】
図１１は、画素１００の等価回路図である。転送スイッチ１０２は、転送パルスＰＴＸ（ＰＴＸ１、２、・・・）によって制御される。リセットスイッチ１０３は、リセットパルスＰＲＥＳ（ＰＲＥＳ１、ＰＲＥＳ２、・・・）によって制御される。行選択スイッチ１０５は、行選択パルスＰＳＥＬ（ＰＳＥＬ１、ＰＳＥＬ２、・・・）によって制御される。転送パルスＰＴＸ、リセットパルスＰＲＥＳ、行選択パルスＰＳＥＬは、垂直走査回路１２３によって生成される。
【００６３】
図１２のタイミング図を参照して、図１０に示す固体撮像装置３００における全画素読み出し動作を説明する。ここで、以下の説明では、読み出し動作に先立って、設定された露光時間が経過し、フォトダイオード１０１に光電荷が蓄積されているものとする。また、Ｒ画素とＧｒ画素の並んだ行が選択されているものとする。また、Ｇｒ画素は、図１０の上方に配置された、Ｒ画素、Ｇｂ画素の読み出し回路と同様な回路によって読み出されるものとする。
【００６４】
以下、代表的にＲ画素から画素信号を読み出す過程を説明する。まず、画素リセットパルスＰＲＥＳがハイレベルからローレベルとなり、増幅ＭＯＳＦＥＴ１０４のゲート電極のリセットが解除される。このとき、該ゲート電極に接続された浮遊拡散領域の容量（以後、ＣＦＤとする）に、暗時に対応する電圧が保持される。続いて、行選択パルスＰＳＥＬがハイレベルとなると、浮遊拡散領域の電位に対応して、増幅ＭＯＳＦＥＴ１０４と定電流源１０７によって形成されているソースフォロワ回路によって、暗時出力が垂直出力線１０６上に現れる。このとき演算増幅器１２０は電圧フォロワ状態にあり、演算増幅器１２０の出力はほぼ基準電圧ＶＲＥＦに等しい。所定の時間経過後、クランプパルスＰＣ０Ｒがハイレベルからローレベルとなり、垂直出力線１０６上の暗時出力がクランプされる。続いて、ＰＴＮがハイレベルとなり、演算増幅器１２０のオフセットを含む暗時信号（この信号をＮ出力と呼ぶ）が保持容量１１２ｎに保持される。
【００６５】
その後、転送パルスＰＴＸによって、画素転送スイッチ１０２が一定期間ハイレベルとなり、フォトダイオード１０１に蓄積された光電荷が増幅ＭＯＳＦＥＴ１０４のゲート電極に転送される。ここで、転送電荷は電子であり、転送された電荷量の絶対値をＱとすると、ゲート電位はＱ／ＣＦＤだけ低下する。これに対応して、垂直出力線１０６上には明時出力が現れるが、ソースフォロワゲインをＧｓｆとすると、垂直出力線６の電位Ｖｖｌの、暗時出力からの変化分ΔＶｖｌは、（式１）で表される。
【００６６】
ΔＶｖｌ＝−Ｑ／ＣＦＤ・Ｇｓｆ  ・・・（式１）
この電位変化は、演算増幅器１２０、クランプ容量１０８及び帰還容量１２１によって構成される反転増幅回路によって増幅され、該反転増幅回路の出力Ｖｃｔは、（式２）で表される。
【００６７】
Ｖｃｔ＝ＶＲＥＦ＋Ｑ／ＣＦＤ・Ｇｓｆ・Ｃ０／Ｃｆ  ・・・(式２）
ここで、Ｃ０はクランプ容量１０８の容量値、Ｃｆは帰還容量１２１の容量値である。出力Ｖｃｔは、ＰＴＳがハイレベルとなっている期間中に保持容量１１２ｓに保持される（この信号をＳ出力と呼ぶ）。
【００６８】
その後、水平走査回路（制御回路）１１９によって発生される走査パルスＣＯＬＳＥＬ１、ＣＯＬＳＥＬ２、・・・によって列選択スイッチ１１４が順番に選択される。また、走査パルスＢＬＫＳＥＬ１、・・・によって、１２画素単位に設けられているブロック選択スイッチ１２５が選択される。これによって、蓄積容量１１２ｓ、１１２ｎに保持されていた信号が列選択スイッチ１１４及びブロック選択スイッチ１２５を介して、水平出力線１１６−ｘｓ、１１６−ｘｎに出力される。
【００６９】
ブロック選択スイッチ１２５は、読み出し対象の領域の列選択スイッチのみが負荷として水平出力線１１６から見えるようにすることで、水平出力線の寄生容量を低減する効果がある。また、ブロック選択スイッチを１２５を配置する周期は、出力チャンネル数Ｎと間引き単位画素数Ｍの公倍数にすることが好ましい。この場合、全画素読み出し及び間引き読み出しの双方とにおいて、読み出し対象の画素又は領域の空間的順序に応じて共通の規則に従って定まる水平出力線に読み出し対象の領域又は画素の画素信号が出力される。ここで、低解像度読み出しには、第１実施形態のような単純間引き（演算を伴わずに選択によって間引くことを意味する。）、第２実施形態のような平均値演算による間引き、第３実施形態によるような加算による読み出し方法が含まれうる。
【００７０】
ここで、Ｓ出力用の水平出力線及びＮ出力用の水平出力線で構成される水平出力線対によって１つの出力チャンネルが構成される。この実施形態では、４つの水平出力線対１１６−１、１１６−２、１１６−３、１１６−４が配置されている。ここで、１１６−１ｓ及び１１６−１ｎによって水平出力線対１１６−１が構成される。また、１１６−２ｓ及び１１６−２ｎによって水平出力線対１１６−２が構成される。また、１１６−３ｓ及び１１６−３ｎによって水平出力線対１１６−３が構成される。また、１１６−４ｓ及び１１６−４ｎによって水平出力線対１１６−４が構成される。
【００７１】
全画素読み出しでは、図１２に示すように、同時に４画素分のＲ画素出力が並列に読み出される。一方、図１３は３画素間引き読み出し、図１４は３画素平均読み出し、図１５は３画素加算読み出しのタイミング図である。
【００７２】
第２実施形態、第３実施形態と同様に、ＰＳＨＯＲＴは、短絡スイッチ１２４ｓ、１２４ｎを制御する制御信号であり、そのタイミングによって平均化処理及び加算処理のいずれかを実行することができる。平均化処理及び加算処理のいずれにおいても、ＣＯＬＳＥＬ１、６、７、１２が同時にＯＮし、４つのＲ画素間引き信号（単純間引き信号、平均信号、加算信号）が４つの水平出力線対１１６−１〜１１６−４に出力される。このとき、３画素から単純間引き、平均、加算によって１つの画素信号を得るので、１２個のＲ画素を含む領域から画素が読み出されたことになる。
【００７３】
したがって、この実施形態の固体撮像装置は、１つの色を１つの出力チャンネルで読み出す場合に比べて、全画素読み出し時には４倍、低解像度読み出し時には１２倍のフレームレートが達成される。また、この固体撮像装置では、ＰＳＨＯＲＴのパターンによって、単純間引き（この場合は、ＰＳＨＯＲＴを常にローレベル）、平均読み出し、加算読み出しを切り替えることができる。この切り替えは、水平走査回路１１９が切り替え信号に応じてＰＳＨＯＲＴを制御することによってなされうる。
【００７４】
図１６は、水平走査回路１１９の構成の一部を例示する図である。水平走査回路１１９により、図１２に示す通常読み出し時の走査パルス、及び、図１３、図１４、図１５で示す間引き読み出し時の走査パルスが生成されうる。
【００７５】
通常読み出し時には、通常読み出し及び低解像度読み出し（単純間引き、平均、加算）を切り替えるモード信号ｍｏｄｅがローレベルになる。この場合、水平シフトレジスタＳＲは、クロックＣＬＫに同期して１段ずつデータをシフトする。一方、低解像度読み出し（単純間引き、平均、加算）時は、モード信号ｍｏｄｅハイレベルになり、水平シフトレジスタＳＲは、３段毎にデータをスキップさせながらシフトしていくように動作する。これに伴ってＣＯＬＳＥＬ１、６、７、１２がハイレベルになり、低解像度読み出し（単純間引き、平均、加算）が実現される。
【００７６】
また、以上述べたＲ画素の読み出しと同時に、Ｇｒ画素が図１０に図示されていない上方の同様の回路によって読み出される。ここで、特に平均読み出し、加算読み出しをする場合、図１７に示すように、平均又は加算される画素群の中心がＲ画素、Ｇｒ画素全てで等間隔であることが好ましい。これにより、色に依らず解像度を均等に低下させることができ、自然な画像が得られる。ただし、本実施形態のように、出力チャンネル数Ｎと、読み出し対象領域に含まれる画素数Ｍとの間にＮ＝Ｍ＋１が成り立つ場合は、全画素読み出し時に同時に読み出される範囲の出力の色の順番が、Ｒ、Ｇｒ、Ｒ、Ｇｒ・・・の順になる。一方、低解像度読み出し時は、Ｇｒ、Ｒ、Ｇｒ、Ｒ・・・の順となる。したがって、低解像度読み出し時に同時に読み出される領域は、全画素読み出し時にＭ回の読み出しによって読み出される領域に対して、相対的に左側にずれる。しかし、左から右への空間的な順序は依然として確保されるため、画素信号の入れ替え処理は必要ない。
【００７７】
[第５実施形態]
図１８は、本発明の好適な実施形態の撮像装置の概略構成を示す図である。撮像装置４００は、第１〜第４実施形態に代表される固体撮像装置１００４を備える。
【００７８】
被写体の光学像は、レンズ１００２によって固体撮像装置１００４の撮像面に結像する。レンズ１００２の外側には、レンズ００２のプロテクト機能とメインスイッチを兼ねるバリア１００１が設けられうる。レンズ１００２には、それから出射される光の光量を調節するための絞り１００３が設けられうる。固体撮像素子１００４から複数チャネルで出力される撮像信号は、撮像信号処理回路１００５によって各種の補正、クランプ等の処理が施される。撮像信号処理回路１００５から複数チャネルで出力される撮像信号は、Ａ／Ｄ変換器６でアナログ−ディジタル変換される。Ａ／Ｄ変換器１００６から出力される画像データは、信号処理部１００７によって各種の補正、データ圧縮などがなされる。固体撮像素子１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６及び信号処理部１００７は、タイミング発生部１００８が発生するタイミング信号にしたがって動作する。
【００７９】
ブロック１００５〜１００８は、固体撮像素子１００４と同一チップ上に形成されてもよい。撮像装置４００の各ブロックは、全体制御・演算部１００９によって制御される。撮像装置４００は、その他、画像データを一時的に記憶するためのメモリ部１０１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部１０１１を備える。記録媒体１０１２は、半導体メモリ等を含んで構成され、着脱が可能である。撮像装置４００は、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１０１３を備えてもよい。
【００８０】
次に、図１８に示す撮像装置４００の動作について説明する。バリア１００１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器１００６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部１００９が絞り１００３を開放にする。固体撮像装置１００４から出力された信号は、撮像信号処理回路１００５をスルーしてＡ／Ｄ変換器１００６へ提供される。Ａ／Ｄ変換器１００６は、その信号をＡ／Ｄ変換して信号処理部１００７に出力する。信号処理部１００７は、そのデータを処理して全体制御・演算部１００９に提供し、全体制御・演算部１００９において露出量を決定する演算を行う。全体制御・演算部１００９は、決定した露出量に基づいて絞りを制御する。
【００８１】
次に、全体制御・演算部１００９は、固体撮像装置１００４から出力され信号処理部１００７で処理された信号から高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ１００２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ１００２を駆動し測距を行う。
【００８２】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置１００４から出力された撮像信号は、撮像信号処理回路１００５において補正等がされ、Ａ／Ｄ変換器１００６でＡ／Ｄ変換され、信号処理部１００７で処理される。信号処理部１００７で処理された画像データは、全体制御・演算１００９によりメモリ部１０１０に蓄積される。
【００８３】
その後、メモリ部１０１０に蓄積された画像データは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体１０１２に記録される。また、画像データは、外部Ｉ／Ｆ部１０１３を通してコンピュータ等に提供されて処理されうる。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１実施形態の固体撮像装置の概略構成を示す図である。
【図２】本発明の第１実施形態の固体撮像装置における全画素読み出しモードの駆動タイミング図である。
【図３】本発明の第１実施例形態固体撮像装置における間引き読み出しモードの駆動タイミング図である。
【図４】本発明の第２実施形態の固体撮像装置の概略構成を示す図である。
【図５】本発明の第２実施形態の固体撮像装置の平均回路の具体的な構成例を示す図である。
【図６】本発明の第２実施形態の固体撮像装置の平均読み出しモード（間引き読み出し）の駆動タイミング図である。
【図７】本発明の第２実施形態の固体撮像装置の変形例を示す図である。
【図８】本発明の第３実施形態の固体撮像装置の概略構成を示す図である。
【図９】本発明の第３実施形態の固体撮像装置の加算読み出しモード（間引き読み出しモード）の駆動タイミング図である。
【図１０】本発明の第４実施形態の固体撮像装置の概略構成を示す図である。
【図１１】１つの画素の等価回路図である。
【図１２】本発明の第４実施形態の固体撮像装置における全画素読み出しモードの駆動タイミング図である。
【図１３】本発明の第４実施形態の固体撮像装置における単純間引き読み出しモードの駆動タイミング図である。
【図１４】本発明の第４実施形態の固体撮像装置における平均読み出しモードの駆動タイミング図である。
【図１５】本発明の第４実施形態の固体撮像装置における加算読み出しモードの駆動タイミング図である。
【図１６】本発明の第４実施形態の固体撮像装置における水平走査回路の構成を一部を例示する図である。
【図１７】本発明の第４実施形態の固体撮像装置におけるＲ画素とＧｒ画素の読み出しの関係を示した概念図である。
【図１８】本発明の第５実施形態の固体撮像システムのブロック図である。
【図１９】本発明の第１実施形態の固体撮像装置の一例を示す図である。
【符号の説明】
【００８５】
１：画素
１Ａ：画素領域
２：読み出し回路
３：列選択スイッチ
４：水平出力線
５：出力アンプ
６：平均回路
７：容量素子
８：サンプルホールドスイッチ
９：短絡スイッチ
１０：加算回路
１０１：フォトダイオード
１０２：画素転送スイッチ
１０３：リセットスイッチ
１０４：ドライバＭＯＳ
１０５：行選択スイッチ
１０６：垂直出力線
１０７：定電流源
１０８：クランプ容量
１０９：クランプスイッチ
１１０：転送ゲート
１１２：蓄積容量
１１４：列選択スイッチ
１１６：水平出力線
１１８：出力アンプ
１１９：水平走査回路
１２０：演算増幅器
１２１：帰還容量
１２３：垂直走査回路
１２４：短絡スイッチ
１２５：ブロック選択スイッチ
１２６：追加で必要なデバイス領域
１００１  バリア
１００２  レンズ
１００３  絞り
１００４  固体撮像素子
１００５  撮像信号処理回路
１００６  Ａ／Ｄ変換器
１００７  信号処理部
１００８  タイミング発生部
１００９  全体制御・演算部
１０１０  メモリ部
１０１１  記録媒体制御インターフェース（Ｉ／Ｆ）部
１０１２  記録媒体
１０１３  外部インターフェース（Ｉ／Ｆ）部
【図１】
0004475665.tif 000002
【図２】
0004475665.tif 000003
【図３】
0004475665.tif 000004
【図４】
0004475665.tif 000005
【図５】
0004475665.tif 000006
【図６】
0004475665.tif 000007
【図７】
0004475665.tif 000008
【図８】
0004475665.tif 000009
【図９】
0004475665.tif 000010
【図１０】
0004475665.tif 000011
【図１１】
0004475665.tif 000012
【図１２】
0004475665.tif 000013
【図１３】
0004475665.tif 000014
【図１４】
0004475665.tif 000015
【図１５】
0004475665.tif 000016
【図１６】
0004475665.tif 000017
【図１７】
0004475665.tif 000018
【図１８】
0004475665.tif 000019
【図１９】
0004475665.tif 000020