(57)【特許請求の範囲】
【請求項１】
無線通信ネットワークで使用する、複数のクロックビットからなるクロック信号と複数のアドレスビットからなるアドレス信号を入力する周波数ホッピング生成器であって、
少なくとも前記アドレス信号の第１部分に基づいて、前記クロック信号の一部分のビット配置を置換する少なくとも１つの置換モジュールと、
前記少なくとも１つの置換モジュールと直列に接続され、少なくとも前記アドレス信号の前記第１部分とは異なる第２部分と前記クロック信号の一部分とを排他的ＯＲする少なくとも１つの排他的ＯＲモジュールとを備え、
前記直列に接続された少なくとも１つの置換モジュール及び排他的ＯＲモジュールの出力は、複数のホッピング番号の１つを定義し、
前記アドレス信号の前記第１部分及び前記第２部分は、前記複数のホッピング番号のホッピングシーケンスを決定するものであり、また、前記クロック信号の一部分は、前記ホッピングシーケンスの位相を決定するものであり、
前記アドレス信号の第１部分及び第２部分の変更は、前記ホッピング番号のホッピングシーケンスの実質的な瞬時の変更を生成し、
前記クロック信号の一部分の変更は、前記ホッピング番号のホッピングシーケンスの位相の実質的な瞬時の変更を生成する
ことを特徴とする周波数ホッピング生成器。
【請求項２】
無線通信ネットワークで使用する、複数のクロックビットからなるクロック信号と複数のアドレスビットからなるアドレス信号を入力する周波数ホッピング生成器であって、
第１置換モジュールと、
第１排他的ＯＲモジュールとを備え、
前記第１置換モジュールは、
前記クロック信号の第１部分を受信する第１入力と、
前記アドレス信号の第１部分を受信する第２入力と、
前記第２入力に基づいて、前記第１入力が受信したクロック信号の第１部分のビット配置を置換したものを出力する出力とを有し、
前記第１排他的ＯＲモジュールは、
前記第１置換モジュールからの出力を受信する第１入力と、
前記アドレス信号の第２部分を受信する第２入力と、
それぞれが固有のホッピング番号を示すＺ個のホッピング番号の１つを定義する出力として、当該第１排他的ＯＲモジュールの前記第１入力と前記第２入力との間で排他的ＯＲしたものを出力する出力とを有する
ことを特徴とする周波数ホッピング生成器。
【請求項３】
前記第１置換モジュールは、前記アドレス信号の前記第１部分に基づいて、前記クロック信号の前記第１部分のビット配置を切り替える
ことを特徴とする請求項２に記載の周波数ホッピング生成器。
【請求項４】
前記第１排他的ＯＲモジュールは、前記アドレス信号の前記第２部分と前記第１置換モジュールからの出力との間でビット単位の排他的ＯＲ論理関数を実行する
ことを特徴とする請求項２に記載の周波数ホッピング生成器。
【請求項５】
第２排他的ＯＲモジュールと、
第３排他的ＯＲモジュールとを更に備え、
前記第２排他的モジュールは、
前記クロック信号の第２部分を受信する第１入力と、
前記アドレス信号の第３部分を受信する第２入力と、
前記第１置換モジュールの第２入力を定義する出力とを有し、
前記第３排他的ＯＲモジュールは、
前記クロック信号の第３部分を受信する第１入力と、
前記アドレス信号の第４部分を受信する第２入力と、
前記第１排他的ＯＲモジュールの第２入力を定義する出力と
を有する
ことを特徴とする請求項２に記載の周波数ホッピング生成器。
【請求項６】
第２置換モジュールを更に備え、
前記第２置換モジュールは、
前記クロック信号の第４部分を受信する第１入力と、
前記アドレス信号の第５部分を受信する第２入力と、
前記第２排他的ＯＲモジュールの前記第１入力を定義する第１出力と、
前記第３排他的ＯＲモジュールの前記第１入力を定義する第２出力と
を有する
ことを特徴とする請求項５に記載の周波数ホッピング生成器。
【請求項７】
前記クロック信号の前記第１部分は、相対的に高レートでトグルするクロックビット群であり、前記クロック信号の前記第２部分及び前記第３部分は、相対的に低レートでトグルするクロックビット群である
ことを特徴とする請求項５に記載の周波数ホッピング生成器。
【請求項８】
モジューロＭ加算器を更に備え、
前記モジューロＭ加算器は、
前記Ｚ個のホッピング番号の１つを定義する前記第１排他的ＯＲモジュールの出力を受信する第１入力と、
前記クロック信号の第２部分を受信する第２入力と、
前記第１入力と前記第２入力との間でモジューロＭ加算を行ったものを、前記Ｚ個より大きいＭ個のホッピング番号の１つとして出力する出力と
を有する
ことを特徴とする請求項２に記載の周波数ホッピング生成器。
【請求項９】
前記Ｚ個のホッピング番号に対応する複数のホッピング周波数を記憶するメモリとを更に備え、
前記複数のホッピング周波数の１つは前記第１排他的ＯＲモジュールによって生成される入力ホッピング番号に基づいて選択される
ことを特徴とする請求項２に記載の周波数ホッピング生成器。
【請求項１０】
前記複数のホッピング周波数は、ホッピングシーケンス内で連続しているホッピング番号が不連続なホッピング周波数にマッピングされるように前記メモリ内で構成されている
ことを特徴とする請求項９に記載の周波数ホッピング生成器。
【請求項１１】
無線通信ネットワークで使用する、複数のクロックビットからなるクロック信号と複数のアドレスビットからなるアドレス信号を入力する周波数ホッピング生成器であって、
第１排他的ＯＲモジュールと、
第１置換モジュールとを備え、
前記第１排他的ＯＲモジュールは、
前記クロック信号の第１部分を受信する第１入力と、
前記アドレス信号の第１部分を受信する第２入力と、
前記第１入力と前記第２入力との間で排他的ＯＲしたものを出力する出力とを有し、
前記第１置換モジュールは、
前記第１排他的ＯＲモジュールからの出力を受信する第１入力と、
前記アドレス信号の第２部分を受信する第２入力と、
それぞれが固有のホッピング番号を示すＺ個のホッピング番号の１つを定義する出力として、当該第１置換モジュールの前記第２入力に基づいて、当該第１置換モジュールの第１入力が受信した信号のビット配置を置換したものを出力する出力とを有する
ことを特徴とする周波数ホッピング生成器。
【請求項１２】
前記第１排他的ＯＲモジュールは、前記アドレス信号の前記第１部分と、前記クロック信号の第１部分との間でビット単位の排他的ＯＲ論理関数を実行する
ことを特徴とする請求項１１に記載の周波数ホッピング生成器。
【請求項１３】
前記第１置換モジュールは、前記アドレス信号の前記第２部分に基づいて、当該第１置換モジュールの第１入力が受信した信号のビット配置を切り替える
ことを特徴とする請求項１１に記載の周波数ホッピング生成器。
【請求項１４】
第２排他的ＯＲモジュールと、
第３排他的ＯＲモジュールとを更に備え、
前記第２排他的ＯＲモジュールは、
前記クロック信号の第２部分を受信する第１入力と、
前記アドレス信号の第３部分を受信する第２入力と、
前記第１排他的ＯＲモジュールの前記第２入力を定義する出力とを有し、
前記第３排他的ＯＲモジュールは、
前記クロック信号の第３部分を受信する第１入力と、
前記アドレス信号の第４部分を受信する第２入力と、
前記第１置換モジュールの前記第２入力を定義する出力と
を有する
ことを特徴とする請求項１１に記載の周波数ホッピング生成器。
【請求項１５】
第２置換モジュールを更に備え、
前記第２置換モジュールは、
前記クロック信号の第４部分を受信する第１入力と、
前記アドレス信号の第５部分を受信する第２入力と、
前記第２排他的ＯＲモジュールの前記第１入力を定義する第１出力と、
前記第３排他的ＯＲモジュールの前記第１入力を定義する第２出力と
を有する
ことを特徴とする請求項１４に記載の周波数ホッピング生成器。
【請求項１６】
前記クロック信号の前記第１部分は、相対的に高レートでトグルするクロックビット群であり、前記クロック信号の前記第２部分及び前記第３部分は、相対的に低レートでトグルするクロックビット群である
ことを特徴とする請求項１４に記載の周波数ホッピング生成器。
【請求項１７】
モジューロＭ加算器を更に備え、
前記モジューロＭ加算器は、
前記Ｚ個のホッピング番号の１つを定義する前記第１置換モジュールの出力を受信する第１入力と、
前記クロック信号の第２部分を受信する第２入力と、
前記第１入力と前記第２入力との間でモジューロＭ加算を行ったものを、前記Ｚ個より大きいＭ個のホッピング番号の１つとして出力する出力と
を有することを特徴とする請求項１１に記載の周波数ホッピング生成器。
【請求項１８】
前記Ｚ個のホッピング番号に対応する複数のホッピング周波数を記憶するメモリとを更に備え、
前記複数のホッピング周波数の１つは前記第１置換モジュールによって生成される入力ホッピング番号に基づいて選択される
ことを特徴とする請求項１１に記載の周波数ホッピング生成器。
【請求項１９】
前記複数のホッピング周波数は、ホッピングシーケンス内で連続しているホッピング番号が不連続なホッピング周波数にマッピングされるように前記メモリ内で構成されている
ことを特徴とする請求項１８に記載の周波数ホッピング生成器。
【請求項２０】
周波数ホッピング無線ネットワークで使用する方法であって、
複数のクロックビットからなるクロック信号の第１部分を受信する工程と、
複数のアドレスビットからなるアドレス信号の第１部分に基づいて、前記クロック信号の第１部分のビット配置の置換処理を実行する工程と、
前記アドレス信号の前記第１部分とは異なる第２部分と前記クロック信号の第１部分との間で排他的ＯＲ処理を実行する工程と、
前記置換処理及び前記排他的ＯＲ処理に基づいて、それぞれが固有のホッピング番号を示すＺ個のホッピング番号の１つを生成する工程と
を備えることを特徴とする方法。
【請求項２１】
前記置換処理の処理結果は、前記排他的ＯＲ処理における前記クロック信号の第１部分として使用される
ことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記排他的ＯＲ処理の処理結果は、前記置換処理における前記クロック信号の第１部分として使用される
ことを特徴とする請求項２０に記載の方法。
【請求項２３】
前記アドレス信号の第１部分を生成するために前記クロック信号の第２部分と前記アドレス信号の第３部分との間で排他的ＯＲ処理を実行する工程と、
前記アドレス信号の第２部分を生成するために前記クロック信号の第３部分と前記アドレス信号の第４部分との間で排他的ＯＲ処理を実行する工程と
を更に備えることを特徴とする請求項２０に記載の方法。
【請求項２４】
前記クロック信号の前記第２部分及び前記第３部分を生成するために前記クロック信号の第４部分のビット配置の置換処理を実行する工程と
を更に備えることを特徴とする請求項２３に記載の方法。
【請求項２５】
前記Ｚ個より大きいＭ個のホッピング番号の１つを生成するために、モジューロＭ加算器を使用して、前記置換処理の処理結果あるいは前記排他的ＯＲ処理の処理結果と、前記クロック信号の第２部分との間でモジューロＭ加算を行ったものを、前記Ｚ個のホッピング番号の１つとして出力する工程と
を更に備えることを特徴とする請求項２０に記載の方法。
【請求項２６】
複数のホッピング周波数の１つを検索するために、前記Ｚ個のホッピング番号の１つに基づいて、前記Ｚ個のホッピング番号に対応するホッピング周波数を記憶するメモリをアクセスする工程とを更に備え、
前記メモリは、連続しているホッピング番号が不連続なホッピング周波数にマッピングされるように構成されている
ことを特徴とする請求項２０に記載の方法。
【請求項２７】
無線通信ネットワークで使用する周波数ホッピング生成器であって、
複数のクロックビットからなるクロック信号の一部分を受信する第１入力と、
アドレス信号を受信する第２入力と、
前記アドレス信号に基づいて、前記クロック信号の一部分のビット配置を置換したものを、複数のホッピング番号の１つとして出力する出力と
を有する置換モジュールとを備え、
前記アドレス信号は、前記複数のホッピング番号のホッピングシーケンスを決定するものであり、また、前記クロック信号の一部分は、前記ホッピングシーケンスの位相を決定するものであり、
前記アドレス信号の変更は、前記ホッピング番号のホッピングシーケンスの実質的な瞬時の変更を生成し、
前記クロック信号の一部分の変更は、前記ホッピング番号のホッピングシーケンスの位相の実質的な瞬時の変更を生成する
ことを特徴とする周波数ホッピング生成器。
【請求項２８】
無線通信ネットワークで使用する周波数ホッピング生成器であって、
複数のクロックビットからなるクロック信号の一部分を受信する第１入力と、
アドレス信号を受信する第２入力と、
前記アドレス信号と前記クロック信号の一部分との間で排他的ＯＲしたものを、複数のホッピング番号の１つとして出力する出力と
を有する排他的ＯＲモジュールとを備え、
前記アドレス信号は、前記複数のホッピング番号のホッピングシーケンスを決定するものであり、また、前記クロック信号の一部分は、前記ホッピングシーケンスの位相を決定するものであり、
前記アドレス信号の変更は、前記ホッピング番号のホッピングシーケンスの実質的な瞬時の変更を生成し、
前記クロック信号の一部分の変更は、前記ホッピング番号のホッピングシーケンスの位相の実質的な瞬時の変更を生成する
ことを特徴とする周波数ホッピング生成器。
【請求項２９】
周波数ホッピング無線ネットワークで使用する方法であって、
複数のクロックビットからなるクロック信号の一部分を受信する工程と、
複数のアドレスビットからなるアドレス信号に基づいて、前記前記クロック信号の一部分の配置の置換処理を実行する工程と、
前記置換処理の処理結果を、それぞれが固有のホッピング番号を示す複数のホッピング番号の１つとして出力する工程とを備え、
前記アドレス信号は、前記複数のホッピング番号のホッピングシーケンスを決定するものであり、また、前記クロック信号の一部分は、前記ホッピングシーケンスの位相を決定するものであり、
前記アドレス信号の変更は、前記ホッピング番号のホッピングシーケンスの実質的な瞬時の変更を生成し、
前記クロック信号の一部分の変更は、前記ホッピング番号のホッピングシーケンスの位相の実質的な瞬時の変更を生成する
ことを特徴とする方法。
【請求項３０】
周波数ホッピング無線ネットワークで使用する方法であって、
複数のクロックビットからなるクロック信号の一部分を受信する工程と、
複数のアドレスビットからなるアドレス信号と前記クロック信号の一部分との間で排他的ＯＲ処理を実行する工程と、
前記排他的ＯＲ処理の処理結果を、それぞれが固有のホッピング番号を示す複数のホッピング番号の１つとして出力する工程とを備え、
前記アドレス信号は、前記複数のホッピング番号のホッピングシーケンスを決定するものであり、また、前記クロック信号の一部分は、前記ホッピングシーケンスの位相を決定するものであり、
前記アドレス信号の変更は、前記ホッピング番号のホッピングシーケンスの実質的な瞬時の変更を生成し、
前記クロック信号の一部分の変更は、前記ホッピング番号のホッピングシーケンスの位相の実質的な瞬時の変更を生成する
ことを特徴とする方法。
【発明の詳細な説明】
【０００１】
背景
本発明は、擬似ランダム配列化整数シーケンスの生成技術に関するものである。特に、本発明は、非同期波数周波数ホッピング無線通信システムに対するシーケンスの生成方法及び装置に関するものである。
【０００２】
この１０年間で、無線及びＶＬＳＩ技術の進歩は、消費者用途向けの無線通信を広範囲に発達させている。移動体無線のような携帯機器は、現在では、許容範囲内の値段、サイズ、電力消費で製造することができる。
【０００３】
今日、無線技術は、主に音声通信（例えば、手の平サイズの無線器に関する）において注目されているが、この分野は、近い将来、他のタイプの移動機器及び固定機器へ及びからのより多くの情報流通を提供するために確実に拡大するであろう。より具体的には、技術の更なる進歩は、多くの機器に容易に搭載できるかなり安価な無線装置を提供することになるであろう。これは、現在使用されるケーブルの数を削減するであろう。例えば、無線通信は、周辺機器に関連するマスタ機器に接続するために使用されるケーブルの数を排除あるいは削減できる。
【０００４】
上述の無線通信は、高データレート転送を可能する抑制のない十分な許容量を有するバンドを必要とする。最適なバンドは、２．４ＧＨｚのＩＳＭ（工業、科学及び医療：Industrial, Scientific and Medical）バンドであり、これは、広く利用可能である。このバンドは、８３．５ＭＨｚの無線スペクトルを提供する。
【０００５】
非同期で同一の無線媒体を共有する異なる無線ネットワークを実現するために、通常、信号拡散が適用される。事実、米国のＦＣＣは、転送電力が約０ｄＢｍを超える場合にいくつかの拡散形式を適用するために２．４ＧＨｚバンドで動作する無線機器を、現在、要求している。拡散は、直接シーケンス拡散スペクトルを適用する符号レベル、あるいは周波数ホッピング（ＦＨ）拡散スペクトルを適用するチャネルレベルのいずれか一方で行うことができる。後者は、費用対効果のある使用をより容易に可能にするので、上述の無線用途に対し効果がある。
【０００６】
周波数ホッピングシステムでは、平均してほぼ８３．５ＭＨｚ以上のホッピングによって最適な干渉耐性が得られる。それにもかかわらず、例えば、１ＭＨｚの狭範囲チャネルを使用して容易に実行される。
【０００７】
多くの場合、異なるＦＨ無線は異なるホッピング周波数を使用するが、時として、無線ユニットは、それらが同じホッピング周波数を選択する場合が発生することもある。これは、同じＦＨシーケンスを有する２つのリンクの構成は、シーケンスが同相である場合に一定の衝突を生じするからである。この発生の可能性を削減するために、各リンクは、なるべく自身のＦＨシーケンスを持つべきである。また、無線ユニットは、低い相互相関関係を示すＦＨシーケンスを使用すべきである。それゆえ、低い相互相関関係を示す可能な限りの多くの種類のＦＨシーケンスを得ることが好ましい。最適な場合では、ＦＨシーケンスは直交すべきである。しかしながら、これは、非実用的でかつ米国のＦＣＣで現在認められていない異なる無線ユニット同士の同期を必要とする。
【０００８】
本願の発明者による「非同期無線マルチユーザシステムにおける周波数ホッピングピコネット（Frequency Hopping Piconets in an Uncoordinated Wireless Multi-User System）」という名称の上記に参照される特許出願では、多重非同期「ピコネット」の無線拡散ネットワークを形成するシステムが開示されている。図１に示されるように、ネットワーク１０は３つのピコネット（Ａ、Ｂ及びＣ）を構成し、それぞれは無線ユニット１００、１０２、１０４、１０６及び１０８のサブセットと通信する。拡散ネットワークでは、ピコネットは、その拡散ネットワーク内の無線ユニットの通信要求を適合するために、動的に形成されかつ解放される。例えば、ピコネットＣは、無線ユニット１０４と１０６間の情報交換を実行するために確立される。
【０００９】
すべてのピコネットは、同じ無線媒体を使用する。この無線媒体は、多数のサブチャネルに分割され、各サブチャネルはあるキャリヤ周波数を中心に配置される。同じピコネット内のすべての無線ユニットは、あるチャネルから次のチャネルへと同期的にホッピングする。異なるピコネットは異なる擬似ランダムホッピングシーケンスを使用するので、干渉耐性は、例えば、２．４ＧＨｚバンドで選択されるチャネルのシーケンスを介する周波数ホッピングによって得られる。周波数ホッピング技術を使用する情報通信に関する更なる詳細は、１９９６年７月２３日に出願され、発明の名称が「小範囲無線通信システム及び使用方法（Short-Range Radio Commuications System and Method of Use）」である一般譲渡された米国特許出願番号第０８／６８５，０６９に示され、これは、全体を参照することによって本明細書に組み込まれる。
【００１０】
各ピコネットにおいて、無線ユニットの１つはマスタに指定され、残りのユニットはスレーブに設定される。この各ピコネットに対する周波数ホッピングシーケンスは、マスタ無線ユニットのアドレスに基づいてマスタ無線ユニットで生成される。選択されたホッピングシーケンス内の位相は、マスタ無線ユニットの自走クロックの関数である。マスタとスレーブ無線ユニット間で一旦通信が確立されると、マスタ無線ユニットは自身のマスタアドレスとマスタクロックをスレーブ無線ユニットへ転送する。次に、マスタアドレスとマスタクロックは仮想周波数ホッピングチャネルを定義するために使用され、また、マスタ無線ユニットとピコネット内のマスタ無線ユニットに関連するすべてのスレーブ無線ユニット間の通信に使用される。
【００１１】
必要なホッピング周波数を生成するために、各無線ユニット１００、…、１０８はそれぞれ、周波数ホッピング生成器１１２、…、１２０を含んでいる。周波数ホッピング（ＦＨ）生成器の一例を図２に示す。図に示されるＦＨ生成器２００はクロック「ＣＬＫ」入力（マスタクロックが典型）とアドレス入力（マスタアドレスが典型）を受信し、そして、それらから得られるホッピング番号を出力する。クロックの変更は、シーケンス内で異なるホッピング番号を生成する。換言すれば、クロックの変更は、シーケンス内で異なる位相を選択する。
【００１２】
本願の発明者による「多重ピコネットへの同期接続（Contemporaneuos Connectivity to Mulitiple Piconets）」という名称の上記に参照される特許出願では、異なるピコネット間での接続を提供する技術が開示されている。この開示では、ユニットは、アドレスとクロックを変更することによってあるピコネットから別のピコネットへ変更することができる。例えば、図１に示されるように、ピコネットＡに対しては、マスタアドレスＡ及びクロックＡが使用され、これに対して、ピコネットＢに対しては、マスタアドレスＢ及びクロックＢが使用される。ピコネットＡ内のスレーブとして参加するユニット１０８は、ピコネットＡ内のＦＨチャネルに続くためにアドレスＡ及びクロックＡを適用する。このユニットがピコネットＢ内のスレーブとして参加したい場合には、単に、アドレスＢ及びクロックＢへ変更する。一方、ユニット１０８は、ピコネットＡ内のマスタとして参加することができ、その後、スレーブとして参加するためにピコネットＢへ切り替わる。これらの切替は、好ましくは、リアルタイムで発生し、そうすることによって、ユニットはあるピコネットから別のピコネットへ移動でき、同時にすべてのピコネット内へ仮想的に参加することができる。
【００１３】
上述のシステムでは、あるシーケンスから別のシーケンスへ高速に切り替わることが望ましい。従来システムは、この目的を十分に満足しない。例えば、シーケンスがサイズ可変フォーマットである場合、シーケンスはいくつかの擬似ランダム生成器の処理を使用してオフラインで生成でき、そして、ＲＡＭメモリへとダウンロードされる。ＲＡＭは、ＲＡＭへのアドレス指定をするためのクロックを使用して連続的に読み出される。しかしながら、オフライン処理及びＲＡＭへのダウンロードは、かなりの時間と消費電力を必要とする。加えて、シーケンス長は、制限があるＲＡＭのサイズ（容量）に制約される。また、ＲＡＭの内容は周波数ホッピングシーケンスを表しているので、異なるシーケンスを使用するピコネット間の高速切替は不可能であり、ＲＡＭ内容は高速に変更できない。
【００１４】
別のシーケンスの生成方法は、線形あるいは非線形フィードバックレジスタを使用する。これらのレジスタは、暗号化ルーチン及び通常暗号作成処理のいくつかの生成器として使用される。レジスタの計時によって、周期はフィードバック接続に依存するシーケンス及び長さになる。異なる周期は、フィードバック接続を変更することによって選択することができる。これらのレジスタに伴う問題は、最適な属性を有するシーケンス数が制限されることである。いくつかの設定（それぞれのアドレスに対応）は、不適切な属性を有するかなり短いシーケンスを生成し、その一方で、他の設定はからなり長いシーケンスを生成してしまう。
【００１５】
加えて、図１に示される構成は、ホッピング番号へのクロック値ＣＬＫの直接マッピングを必要とする。これは、ＦＨ生成器がメモリを持たないことを要求し、これは、あるピコネットから別のピコネットへの移動を満足しないからである。フィードバックレジスタに対し、これは、ホッピング番号が読み出された後の１つあるいはいくつかの間隔で計時された後のフィードバックレジスタがクロック値で初期化されるべきであることを意味する。次に続いて起こるクロック値に対し、この処理が繰り返されるべきである。
【００１６】
それ以外の擬似ランダムシーケンスの生成技術は、１９９４年に著作権が付与された、マックグロウヒル社（McGraw-Hill, Inc.）のサイモン（Simon et al.）による「拡散スペクトル通信ハンドブック（Spread Spectrum Communications Handbook）」のチャプタ５に説明されている。また、これらの技術は、通常、上述の用途に課せられるリアルタイム仕様に対し適していない。
【００１７】
要約
それゆえ、本発明の典型的な目的は入力アドレス設定及びクロック値からホッピング番号を直接かつリアルタイムで生成する方法及び装置を提供することである。
【００１８】
本発明の典型的な構成に従えば、上記の目的は、無線通信ネットワークで使用される周波数ホッピング生成器を使用して達成され、この無線通信ネットワークはアドレス信号の関数としてクロック信号の部分を処理する置換（ＰＥＲＭ）処理モジュールと、ＰＲＥＭモジュールに直列に接続され、アドレス信号の関数としてクロック信号の部分を処理する排他的ＯＲ（ＸＯＲ）処理モジュールとを有する。説明を簡単にするために、ＰＥＲＭモジュールに供給される選択アドレスはＰＥＲＭアドレス信号（符号「ｐ」で表される）と称し、一方、ＸＯＲモジュールに供給される選択アドレスはＸＯＲアドレス信号（符号「ｅ」で表される）と称する。直列接続されたＰＥＲＭ及びＸＯＲモジュールの出力は、複数のＺホッピング番号の１つを定義する。アドレスの変更は、ホッピング番号内の出力シーケンス内で実質的に瞬時に変更する。クロック信号の変更は、ホッピング番号の出力シーケンスの位相内で実質的に瞬時に変更する。
【００１９】
本発明の別の構成に従えば、ＰＥＲＭ及びＸＯＲモジュールに供給されるアドレスは追加のＸＯＲかつ／あるいはＰＥＲＭ処理の結果である。この追加のＸＯＲ及びＰＥＲＭ処理は、固有シーケンスの数を増加し、各シーケンス長も増加させることができる。
【００２０】
本発明の別の構成に従えば、モジューロＭ加算器は、Ｚ周波数ホッピング番号の出力の１つを受信し、Ｍ周波数ホッピング番号の出力の１つを生成するように提供される。
【００２１】
本発明の別の構成に従えば、ＲＯＭなどのメモリは、複数の出力ホッピング番号にタイオする複数のホッピング周波数を記憶するように提供される。ホッピング周波数は、シーケンス内の隣接周波数間で適切なスペクトル分割を保証するように構成される。
【００２２】
本発明の別の目的に従えば、周波数ホッピング無線ネットワークで使用される方法が提供され、この方法は、クロック情報ビット行列からなるクロック信号の部分を受信する工程と、置換アドレスの関数として情報ビットの列方向のビット値を変更するためにクロック信号の部分で置換処理を実行する工程と、排他的ＯＲアドレスの関数として情報ビットの行方向のビット値を変更するためにクロック信号の部分で排他的ＯＲ処理を実行する工程と、置換処理及び排他的ＯＲ処理に基づいてＺ出力周波数ホッピング番号の１つを生成する工程とを備える。
【００２３】
本発明の目的及び効果は、以下の図面と一緒に以下の詳細説明を読解することによって理解されるであろう。
【００２４】
詳細説明
本発明の様々な特徴は図面と一緒に説明され、図面においては、同等の構成要素は同じ参照番号で示される。
【００２５】
概要によって、本実施形態で開示される方法及び手段は、入力アドレスに基づいてＦＨシーケンスを直接選択し、クロック値に基づいてそのシーケンス内の位相を直接選択する。アドレス変更は、新規ＦＨシーケンスに対応する正規のホッピングチャネルを高速に提供する。クロック切替（例えば、インクリメント、デクリメント、あるいはクロック値における任意のジャンプの実行）は、新規位相に対応する正規のホッピングチャネルを高速に提供する。
【００２６】
一実施形態に従えば、上述の機能は、入力アドレスの関数として、マスタの自走クロックの出力でＸＯＲ（排他的的ＯＲ）処理かつ／あるいはＰＥＲＭ（置換）処理を実行することによって実行される。概要によれば、図３Ａは周波数ホッピング番号を生成するＸＯＲモジュールの使用例を示し、図４Ａは周波数ホッピング番号を生成するＰＥＲＭモジュールの使用例を示している。図５−図８は１つ以上のＸＯＲモジュール及びＰＥＲＭモジュールの組み合わせを有する実施形態を示している。例えば、図５に示されるように、クロックのＬＳＢ値ｃ2ｃ1ｃ0値はＰＥＲＭ処理モジュール５００に入力され、その出力がＸＯＲモジュール５０２に入力される。ＸＯＲモジュール５０２の出力は、ホッピングシーケンス内のホッピング番号を定義し、このホッピングシーケンスはＰＥＲＭモジュール５００及びＸＯＲモジュール５０２にそれぞれに適用される選択入力の関数である。
【００２７】
説明される実施形態のすべてにおいては、選択入力は周波数ホッピング生成器へ供給されるアドレス信号表現であり、上述の特定用途では、ピコネット内のマスタアドレス表現である。説明を簡単にするために、ＰＥＲＭモジュールに供給される選択アドレスはＰＥＲＭアドレスあるいはＰＥＲＭアドレス信号（符号「ｐ」で表される）と称し、一方で、ＸＯＲモジュールに供給される選択アドレスはＸＯＲアドレスあるいはＸＯＲアドレス信号（符号「ｅ」で表される）と称する。例えば、図５では、ＰＥＲＭモジュールに供給される３ビット入力はｐ2ｐ1ｐ0で表され、一方、ＸＯＲモジュールに供給される３ビット入力はｅ2ｅ1ｅ0で表される。しかしながら、これらの信号は周波数ホッピング生成器に供給される最終的なアドレスビット表現、あるいはそれらのサブセット（より一般的には、それらの派生物）であることに注意すべきである。ｐ及びｅ信号は入力アドレス信号とは別に構成されていても良い。例えば、一実施形態では、ｐ2ｐ1ｐ0及びｅ2ｅ1ｅ0選択アドレスは、入力アドレス信号ａ5ａ4ａ3ａ2ａ1ａ0の降順で並ぶ６つのアドレスビットで構成することができる（例えば、一実施形態では、ｐ2ｐ1ｐ0＝ａ5ａ4ａ3及びｅ2ｅ1ｅ0＝ａ2ａ1ａ0、あるいはｐ2ｐ1ｐ0＝ａ2ａ1ａ0及びｅ2ｅ1ｅ0＝ａ5ａ4ａ3）。一方、ｐ及びｅ信号は「オーバラップ」されても良い（即ち、ｐ及びｅ信号の部分は同一のマスタアドレスビットで定義しても良い）。また、ｐ及びｅアドレスは、周波数発生器に供給されるアドレスの連続するアドレスビットで定義する必要はない。本明細書で使用されるように、ｐ及びｅアドレスは、単に、それぞれＰＥＲＭ及びＸＯＲモジュールへ適用される信号を示すラベルである。
【００２８】
様々な実施形態で示される回路の特徴は、以下の図３及び図４を参照して、ＸＯＲモジュール及びＰＥＲＭ処理モジュールの属性を別々に検査することによってより詳細に説明されるであろう。
【００２９】
図３Ａは３ビットクロックを受信し、３ビット入力アドレスｅ2ｅ1ｅ0に基づく長さ８のＦＨシーケンスを生成する典型的なＸＯＲモジュール３００を示している。一般に、ＸＯＲ処理は、それぞれのアドレスビットが値「１」である場合はクロックビットを変換し、これに対し、アドレスビットが値「０」である場合はクロックビットは変換されない。ＸＯＲモジュールは、クロック信号の各ビットｉへＸＯＲ処理を適用し、そうすることによって、出力「ｈ」の各ビットｉは、次式によって定義される。
【００３０】
【数１】
0004427184.tif 000002
ＸＯＲ処理では３つのアドレスビットが存在するので、ＸＯＲ処理はそれぞれが長さ８の８つのＦＨシーケンスを出力する。
【００３１】
図３ＢはＸＯＲモジュール３００によって生成される複数のシーケンスを示している。つまり、各列（文字Ｒ、Ａ、Ｂ、Ｃ、…、Ｇで示される）は入力アドレスｅ2ｅ1ｅ0に対応するシーケンスを表している。出力ホッピング番号は、出力ビットｈ2ｈ1ｈ0とするバイナリ形式でかつ、かっこで囲まれた番号とするそれらの２進表現でリスト化されている。各シーケンス内のそれぞれの番号は、シーケンス内のそれぞれの位相に対応する。ＸＯＲ処理は２行ずつ行を置換することに注意されたい。
【００３２】
クロック（ｃ2＝１）のＭＳＢにおけるＸＯＲ処理は、単に、その半分の長さでＦＨシーケンスを循環させる。上述の典型的なピコネットの用途例は同期しないので、これは、ＦＨシーケンスとシフトされたＦＨシーケンスは１つでかつ同じシーケンスであることを意味する。シーケンスＲ及びＤは同じであり、同様に、シーケンスＡ及びＥ、シーケンスＢ及びＦ、シーケンスＣ及びＧも同じである。それゆえ、クロックのＭＳＢにおけるＸＯＲ処理は、破棄できる。それゆえ、ＸＯＲ処理で得られる長さ８の複数のホッピングシーケンスの総数は、４である。一般に、Ｎ入力クロックラインに対し、ＸＯＲ処理は、２(N-1)種類のシーケンスを生成する。
【００３３】
アドレスｅ2ｅ1ｅ0の変更は直接シーケンスを変更し、クロックｃ2ｃ1ｃ0の変更は直接このシーケンスの位相を変更するので、図３Ａに示される構成が図２のブラックボックスの仕様を満足することが理解されるであろう。
【００３４】
次の処理、即ち、置換処理は、一般に、図４Ａで示される。図４Ａに示されるように、ＰＥＲＭ処理モジュール４００はクロックのＬＳＢビット値ｃ2ｃ1ｃ0と選択入力ｐ2ｐ1ｐ0を受信し、これらから（出力ビットｈ2ｈ1ｈ0で表現される）出力ホッピング番号を生成する。一般に、ＰＥＲＭ処理は、入力クロック信号を選択入力に基づく出力ホッピング番号への１対１のマッピングを適用する。つまり、入力ｃ0は、出力ｈ0，ｈ1，ｈ2のいずれかに接続することができる。ｃ0ラインが選択される場合、ｃ1ビットは、残りのＮ−１個の出力に接続することができる。次に、ｃ2ビットは、更に残りのＮ−２個の出力へと、以下、同様にして接続することができる。全体で、Ｎ！＝Ｎ×（Ｎ−１）×（Ｎ−２）×、…、×２×１種類の組み合わせが可能である。例えば、Ｎ＝３の場合、３！＝６種類の置換が存在する。それゆえ、この場合、選択アドレスｐ2ｐ1ｐ0は３ビット必要である。
【００３５】
図４Ｂは、図４Ａに示される機能を実行するための一連のバタフライ回路を示している。Ｎ＝３に対し、各ステージでは、１つのバタフライは２つのラインを切り替える。選択ビットｐ2ｐ1ｐ0は、バタフライが信号を切替えないで通過させたかどうか、あるいは切替（スイッチ）が適用されたかどうかを判定する。例えば、アドレスビットｐ2が値「１」である場合、選択されたクロックラインは、第１ステージにおいて、ロジック４０２を使用して効果的に切り替えられる。アドレスビットｐ1が値「１」である場合、選択されたクロックラインは、第２ステージにおいて、ロジック４０４を使用して効果的に切り替えられる。アドレスビットｐ0が値「１」である場合、選択されたクロックラインは、第３ステージにおいて、ロジック４０６を使用して効果的に切り替えられる。
【００３６】
各バタフライは、２つの２入力マルチプレクサで実現できる。例えば、図４Ｃは図４Ｂに示されるロジック４０２を実現するための２入力マルチプレクサ対を示している。図４Ｃでは、選択ビットｐ2の値が「１」である場合、マルチプレクサ４０８はｃ1の値を出力し、マルチプレクサ４１０はｃ0の値を出力する。選択ビットｐ2の値が「０」である場合、マルチプレクサ４０８はｃ0の値を出力し、マルチプレクサ４１０はｃ1の値を出力する。
【００３７】
そして、図４Ｄは図４Ａ−図４ＣにおけるＰＥＲＭ処理に対する入力出力関係を示している。総数で、８種類のシーケンスが生成される（Ｒ、Ａ、Ｂ、…、Ｇでラベル付けされる）。但し、シーケンスＦはシーケンスＣと同じであり、シーケンスＧはシーケンスＢと同じである。それゆえ、ＰＥＲＭ処理は、６つの固有シーケンスを生成する。一般に、ＰＥＲＭ処理はＮ！種類のシーケンスを生成し、ここで、Ｎは入力クロック値の数を表している。ＰＥＲＭ処理がクロックシーケンスの列を交換し、一方で、ＸＯＲ処理がクロックシーケンスの行を交換することに注意されたい。
【００３８】
図４Ｄの出力エントリは、図４Ｂで示される典型的な切替処理を使用して得られる。図４Ｂのロジック４０２はｃ1及びｃ0に対する入力ラインを効果的に切り替えるので、例えば、選択入力ｐ2ｐ1ｐ0＝１００は、ｃ2ｃ1ｃ0＝０１０の入力クロック値に対し００１の出力ｈ2ｈ1ｈ0を生成する。図４Ｂのロジック４０２は００１の中間出力を生成するためにｃ1及びｃ0に対する入力ラインを切り替え、ロジック４０６は１００の最終出力を生成するためにｃ2及びｃ0に対する入力ラインを効果的に切り替えるので、選択入力ｐ2ｐ1ｐ0＝１０１はｃ2ｃ1ｃ0＝０１０の入力クロック値に対し１００の出力ｈ2ｈ1ｈ0を生成する。
【００３９】
選択ビットｐ2ｐ1ｐ0の変更は直接シーケンスを変更し、クロックｃ2ｃ1ｃ0の変更は直接そのシーケンスの位相を変更するので、改めて、図４Ａに示される構成が図２のブラックボックスの仕様を満足することに注意されたい。
【００４０】
８つの固有の周波数ホッピング番号（ＦＨhop_unique）から選択されるそれぞれ８つの番号の長さ（ＦＨhop_length）を有する総数（ＦＨseq_total）４×６＝２４シーケンスを出力する構成を提供するために、図３Ａ及び図４Ａに示されるＸＯＲ及びＰＥＲＭモジュールは組み合わせることができる。この構成は、ＰＥＲＭ５００モジュールにＸＯＲモジュール５０２が接続されている図５に示される。図３Ｂと一緒に説明されるように、ＭＳＢビットは追加の固有シーケンスを生成しないので、ＰＥＲＭモジュール５００の出力のＭＳＢはＸＯＲモジュールに入力されない。ＰＥＲＭ及びＸＯＲ処理はクロックライン上で直接実行されるので、ＰＥＲＭ処理の前後でＸＯＲ処理が実行されるかどうかは問題ない。また、図５では３つのクロックラインだけが示されているが、この構成がより多くの数のクロックラインに対して拡張できることが理解されるであろう。一般に、Ｎクロックラインに対し、シーケンス長ＦＨseq_lengthと固有ホッピング番号ＦＨhop_uniqueの数は２Nであり、生成される複数のＦＨシーケンスＦＨseq_totalの数はＮ！×２N-1である。
【００４１】
より長いシーケンスは、図６に示される周波数ホッピング生成器を使用して得ることができる。本実施形態では、ＰＥＲＭモジュール６００にＸＯＲモジュール６０２を接続した構成に図５の基本構成を採用している。この処理モジュールのブロックは破線で囲まれた部分であり、ここでは、「クロックＬＳＢ処理もモジュール」６１０と称する。また、このモジュールは図７及び図８に示される回路の主要部分を形成する。以下、符号「Ｎ」はクロックＬＳＢ処理モジュールに入力されるクロックラインの数を表す。
【００４２】
加えて、図６では、ビット単位の拡張ＸＯＲ処理がクロックのＭＳＢ（ｃ8ｃ7ｃ6及びｃ5ｃ4ｃ3）とＸＯＲモジュール６０４及び６０６を使用する選択ビット間で適用されている。ＸＯＲモジュール６０４の出力はＰＥＲＭモジュール６００の入力に適用される３ビット信号であり、ＸＯＲモジュール６０６の出力はＸＯＲモジュール６０２の入力に適用される３ビット信号である。ＸＯＲモジュール６０４及び６０６によって実行されるＸＯＲ処理は、図３Ｂに示されるテーブルによって定義される。
【００４３】
総（カスケード化）シーケンスは、シーケンスをＮ／２循環させた結果が同一のシーケンス結果となる属性を持たないので、ｃ2のＭＳＢはＸＯＲできる。つまり、ＸＯＲモジュール自身によって生成されるシーケンスの総数ＦＨseq_totalは２Nである。
【００４４】
図６の例では、クロックＬＳＢ処理モジュールはそれぞれが長さ８のホッピング番号（以下、「セグメント」と称する）の６４の「サブシーケンス」のシリーズを生成する。これらのセグメントはカスケード化されている。これらのセグメントは、各セグメントに対しＸＯＲ処理モジュール６０４及び６０６の出力における変更のために異なっている。セグメントをカスケード化することによって生成される各シーケンスＦＨseq_totalの総長は８×６４＝５１２である。本実施形態におけるシーケンス長は２Kに等しく、ここで、Ｋは回路全体に入力されるクロックラインの数（例えば、クロックＬＳＢ処理モジュールに入力されるクロックラインと選択入力として使用されるクロックラインを含む）である。図６の場合では、Ｋ＝９クロックラインが使用されている。複数のシーケンスＦＨseq_totalの数は３！×２3＝４８である。本実施形態では、２N＝８の固有ホッピング周波数（ＦＨhop_unique）が残っているが、より長いシーケンスは各周波数でかなり頻繁に発生する。すべてのホッピング周波数は同じ確率で発生する。
【００４５】
シーケンス数ＦＨseq_totalは選択ラインにＰＥＲＭ処理を追加して適用することによって増加させることができる。この構成は図７に示され、この構成は第２ＰＥＲＭモジュール７０８を追加した図６の実施形態とは異なっている。第２ＰＥＲＭモジュール７０８は、置換アドレスｐ12ｐ11ｐ10、…、ｐ5ｐ4ｐ3の関数としてＭＳＢクロックラインｃ8ｃ7ｃ6ｃ5ｃ4ｃ3上で置換処理を実行する。より具体的には、置換処理は、スケールが異なるが、図４Ａ−図４Ｄで示される方法と同様の方法で入力置換アドレスの関数として入力クロックラインを効果的に切り替える。選択入力（ｐ12ｐ11ｐ10、…、ｐ5ｐ4ｐ3）は、入力クロック信号内で実行可能なすべての置換に対処するためにクロック信号（ｃ8ｃ7ｃ6ｃ5ｃ4ｃ3）よりも、より多くの入力ラインを有している。
【００４６】
第２ＰＥＲＭモジュールの出力は２つの３ビット信号からなる。３ビット信号はそれぞれＸＯＲモジュール７０４及び７０６に入力される。ＸＯＲモジュール７０４及び７０６はそれぞれ、図３Ａ及び図３Ｂに示される方法と同様の方法で、ＰＥＲＭモジュール７０８の出力と選択入力ｐ2ｐ1ｐ0間、ＰＥＲＭモジュール７０８の出力と選択入力ｅ12ｅ11ｅ10間でＸＯＲ処理を実行する。ＸＯＲモジュール７０４及び７０６の出力はそれぞれ３ビット信号からなり、これらはＰＥＲＭモジュール７００及びＸＯＲモジュール７０２にそれぞれ入力される。
【００４７】
図７では、シーケンス長ＦＨseq_lengthは５１２であるが、複数のシーケンス数ＦＨseq_totalは、６！から総数６！×３！×２3＝３４５６０シーケンスに増加している。固有周波数ホッピング番号ＦＨhop_uniqueの数は８である。
【００４８】
図５−図７は３つのＰＥＲＭ及びＸＯＲモジュールの３つの異なる構成例を示しているが、別のモジュール構成を提供することによって異なる長さでかつシーケンス数が達成されることが当業者には理解されるであろう。例えば、ＸＯＲ及びＰＥＲＭ処理はクロックより上位のＭＳＢを使用して選択入力ｐ12ｐ11ｐ10、…、ｐ5ｐ4ｐ3上で実行することもできる。
【００４９】
クロックＬＳＢは選択ラインｐ及びｅを伴う処理に対して使用することもできる。しかしながら、この場合、各セグメントにおけるホッピング周波数は固有ではない。加えて、全シーケンスを考慮する場合には各ホッピング周波数が等しい確率で発生することは補償されない。
【００５０】
本実施形態では、上述したように、固有ホッピング番号ＦＨhop_uniqueの総数は２Nまでに制限されており、ここで、ＮはクロックＬＳＢ処理モジュールに入力される入力クロックラインの数である。これは、固有ホッピング周波数の総数を制限設定数（例えば、２、４、８、１６、３２等）に制約している。この総数に対する制限は、モジューロＭ加算器を使用して出力ホッピング番号の総数を拡張し、モジューロＭカウンタを使用してホッピング番号の総数を減少させることによって回避することができる。例えば、８つの異なるホッピング番号を提供するＮ＝３クロック入力ラインを使用し、かつ少なくとも２つの追加ホッピング番号を提供する加算器を使用することによって、１０個の固有ホッピング番号を提供することができる。
【００５１】
例えば、図８はＰＥＲＭモジュール８００にＸＯＲモジュール８０２を直列に接続した構成を採用する図５の実施形態の変形例である。ＰＥＲＭモジュール８００及びＸＯＲモジュール８０２はそれぞれ、図５の場合のように、選択入力ｐ2ｐ1ｐ0及びｅ2ｅ1ｅ0を受信する。ＸＯＲモジュール８０２の出力は、加算器８０４の第１入力に入力される。加算器８０４の第２入力はクロック信号ｃ10ｃ9ｃ8、…、ｃ4ｃ3を受信する。
【００５２】
上記の構成では、ＸＯＲモジュール８０２の出力は固有ホッピング番号ＦＨhop_unique＝Ｚ（＝２N）の総数を定義し、ここで、Ｚ＜Ｍである。利用可能なＭ個のホッピング番号のリストにおける長さＺのセグメントは、クロックＭＳＢの特定選択に含まれている。ＭＳＢを変更する場合、長さＺの異なるセグメントが含まれる。好ましくは、Ｍは素数である。そして、Ｍが増分シフトした後、Ｚホッピング番号のオリジナル部分が再度得られる。
【００５３】
図６及び図７で上述された方法でＭ長のホッピング周波数リストにおけるＺ長セグメントの選択を任意に行うために、再度、加算器へ供給されるクロックビットはＸＯＲ及びＰＥＲＭ処理で扱うことができる。
【００５４】
また、加算処理は図６及び図７におけるクロックＬＳＢに適用できる。加えて、固定オフセットは位相内のオフセットを与える。図５に示される基本構成に対し、これは、同一シーケンスを循環させたシーケンスだけを得るため、異なるシーケンスを与えれない。しかしながら、カスケード化セグメントを考慮すると、位相オフセットの追加によるセグメントの循環は異なるＦＨシーケンスを実際には与える。
【００５５】
図８では、ホッピング番号Ｍの数はＺより大きい。クロックカウンタモジューロＭは、Ｍ＜ＺとなるＭホッピング番号を提供するために加算器８０４の代わりに使用することができる。
【００５６】
ここまでは、図５−図８で示される実施形態から得られるホッピング番号は、ホッピング周波数を直接表すものとされていた。しかしながら、いくつかの場合では、間接的な方法でホッピング周波数にホッピング番号をマッピングすることが有効である。例えば、ある用途では、単一のセグメント内だけに可能な限りのスペクトル部分を含ませることが有効である。連続ホッピング番号は十分に離した間隔を空けたホッピング周波数に対応すべきである。これは、例えば、連続ホッピングが隣接ホッピング周波数に対応することを防止する。連続ホッピング周波数の間隔を空けることは、バーストエラーに無効にするためにインターリーブが適用される場合に特に効果がある。
【００５７】
出力ホッピング番号及びホッピング周波数は、図９に示すようにＲＡＭあるいはＲＯＭを使用してマッピングすることができる。図に示されるように、ホッピング番号は、ＲＡＭあるいはＲＯＭのようなメモリ９００のアドレス結果を行うために使用される。メモリ９００はホッピング周波数の指示を含んでいる。このメモリの内容は製造時あるいは導入時に一度初期化することができるため、一実施形態では、その内容は使用時では固定である。
【００５８】
メモリの内容には、長さ２N（セグメント長）を有するセグメントの内容に十分に間隔を空けた周波数が含まれていることである。例えば、メモリの内容は、Ｍ＝９（例えば、９個のホッピング番号及び周波数）及びＮ＝２（例えば、クロックＬＳＢ処理モジュールに入力される２個のＬＳＢクロックライン）に対して示される。総じて、連続する４つのメモリ位置それぞれに９個のセグメントが存在する。各セグメントは周波数１から９に並ぶスペクトルに「及ぶ」が、隣接ホッピングは常に少なくとも２ホッピング分離れている。
【００５９】
本発明は、特定の実施形態を参照して説明されている。しかしながら、上述した実施形態の特定形態以外の特定形態で本発明を例示することが可能であることが当業者には容易に理解されるであろう。この例示は、本発明の精神から逸脱しないで実行される。本実施形態は単なる例示であり、どのように扱っても限定されるものとみなすべきでない。本発明の範囲は、上述の説明よりもむしろ添付の請求項によって与えられ、請求項の範囲に含まれるあらゆる変形例及び等価例は、その請求項に含まれるように提供される。
【図面の簡単な説明】
【図１】  複数のピコネットを使用して無線ユニットが通信するネットワークの概観例を示す図である。
【図２】  マスタアドレスと入力用マスタクロックと出力用ホッピング番号を有する周波数ホッピング生成器の概要を示す図である。
【図３Ａ】  ＸＯＲモジュールを使用する図２の周波数ホッピング生成器の典型的な実行例を示す図である。
【図３Ｂ】  異なるクロック値とアドレス設定に対する図３ＡのＸＯＲモジュールによって生成される出力を示す図である。
【図４Ａ】  ＰＥＲＭ処理モジュールを使用する図２の周波数ホッピング生成器の典型的な実行例を示す図である。
【図４Ｂ】  入力クロックライン上のＰＥＲＭ処理モジュールによって実行されるデータ処理を示す図である。
【図４Ｃ】  図４Ｂで示されるデータ処理を実行するための典型的な手段例を示す図である。
【図４Ｄ】  異なるクロック値及びアドレス設定に対する図４ＡのＰＥＲＭモジュールによって生成される出力を示す図である。
【図５】  ＸＯＲ処理モジュール及びＰＥＲＭ処理モジュールを組み合わせて使用する図２の周波数ホッピング生成器の典型的な実行例を示す図である。
【図６】  入力アドレスがＸＯＲモジュールを使用して処理される図５の変形例を示す図である。
【図７】  入力アドレスがＸＯＲモジュールとＰＥＲＭ処理モジュールを使用して処理される図５の変形例を示す図である。
【図８】  ＸＯＲモジュールの出力がモジューロＭ加算器を使用して更に処理される図５の変形例を示す図である。
【図９】  入力ホッピング番号に基づいてホッピング周波数を選択するために使用されるメモリの内容を示す図である。
【図１】
0004427184.tif 000003
【図２】
0004427184.tif 000004
【図３Ａ】
0004427184.tif 000005
【図３Ｂ】
0004427184.tif 000006
【図４Ａ】
0004427184.tif 000007
【図４Ｂ】
0004427184.tif 000008
【図４Ｃ】
0004427184.tif 000009
【図４Ｄ】
0004427184.tif 000010
【図５】
0004427184.tif 000011
【図６】
0004427184.tif 000012
【図７】
0004427184.tif 000013
【図８】
0004427184.tif 000014
【図９】
0004427184.tif 000015