(57)【特許請求の範囲】
【請求項１】
電圧印加に応じて光学的特性が変化する表示層と、この表示層の両側に配置された複数ずつの走査電極及びデータ電極とを備え、それら走査電極及びデータ電極が対向する各領域にそれぞれ表示素子が形成される表示パネルを駆動するためのものであって、
前記走査電極に印加する走査電圧を発生する走査電極駆動回路と、
前記データ電極に印加するデータ電圧を発生するデータ電極駆動回路と、
前記走査電極駆動回路及びデータ電極駆動回路の動作を制御することにより前記走査電圧及びデータ電圧の合成電圧を前記表示パネルに対し順次走査方式で印加して前記表示素子を表示状態に切り換える制御回路とを備えた表示パネル駆動装置において、
前記制御回路は、
１走査分の電圧印加に応じて表示状態となる表示素子数を計数する計数手段と、
この計数手段の計数範囲に対応した複数のアドレスと前記合成電圧のパルス幅を示す複数段階のパルス幅データとを予め対応付けたデータマップを記憶した記憶手段と、
前記合成電圧の印加時間を、前記データマップにおいて前記計数手段の計数結果によりアドレス指定されたパルス幅データに応じた状態となるように制御するための制御信号を発生する信号発生手段とを備えた構成とされ、
前記記憶手段は、各アドレスと前記パルス幅データとの対応関係が異なる複数のデータマップを記憶した構成とされ、
前記記憶手段には、パルス幅データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、
前記制御回路は、前記表示パネルの経時劣化度合いを示す情報が入力されるように設けられ、その情報により示される表示パネルの経時劣化が進行するのに伴い前記複数のデータマップの中から前記パルス幅データが大きいものを選択することを特徴とする表示パネル駆動装置。
【請求項２】
電圧印加に応じて光学的特性が変化する表示層と、この表示層の両側に配置された複数ずつの走査電極及びデータ電極とを備え、それら走査電極及びデータ電極が対向する各領域にそれぞれ表示素子が形成される表示パネルを駆動するためのものであって、
前記走査電極に印加する走査電圧を発生する走査電極駆動回路と、
前記データ電極に印加するデータ電圧を発生するデータ電極駆動回路と、
前記走査電極駆動回路及びデータ電極駆動回路の動作を制御することにより前記走査電圧及びデータ電圧の合成電圧を前記表示パネルに対し順次走査方式で印加して前記表示素子を表示状態に切り換える制御回路とを備えた表示パネル駆動装置において、
前記制御回路は、
１走査分の電圧印加に応じて表示状態となる表示素子数を計数する計数手段と、
この計数手段の計数範囲に対応した複数のアドレスと前記合成電圧のパルス幅を示す複数段階のパルス幅データとを予め対応付けたデータマップを記憶した記憶手段と、
前記データマップにおいて前記計数手段の計数結果によりアドレス指定されたパルス幅データをクロック信号に同期したシリアル信号列に変換するシフトレジスタと、
このシフトレジスタの出力に基づいて、前記合成電圧の印加時間を前記読み出しパルス幅データに応じた状態となるように制御するための制御信号を発生する信号処理回路とを備えた構成とされ、
前記記憶手段は、各アドレスと前記パルス幅データとの対応関係が異なる複数のデータマップを記憶した構成とされ、
前記記憶手段には、パルス幅データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、
前記制御回路は、前記表示パネルの経時劣化度合いを示す情報が入力されるように設けられ、その情報により示される表示パネルの経時劣化が進行するのに伴い前記複数のデータマップの中から前記パルス幅データが大きいものを選択する
ことを特徴とする表示パネル駆動装置。
【請求項３】
前記制御信号は前記データ電極駆動回路に与えるように構成され、
前記データ電極駆動回路は、与えられた制御信号に基づいて前記データ電圧のパルス幅を制御することにより前記合成電圧のパルス幅を決定することを特徴とする請求項１または２記載の表示パネル駆動装置。
【請求項４】
前記データマップには、各アドレスに前記計数手段の計数値と１対１で対応されたパルス幅データが書き込まれることを特徴とする請求項１ないし３の何れかに記載の表示パネル駆動装置。
【請求項５】
前記データマップには、各アドレスに前記計数手段の連続した所定範囲ずつの計数値と対応されたパルス幅データが書き込まれることを特徴とする請求項１ないし３の何れかに記載の表示パネル駆動装置。
【請求項６】
請求項１ないし５の何れかに記載の表示パネル駆動装置において、
前記記憶手段は、パルス幅データが互いに全体的に異なる状態に設定された複数のデータマップを記憶して構成され、
前記制御回路は、前記データマップを選択することで表示パネル全体の表示状態の調節を行うことを特徴とする表示パネル駆動装置。
【請求項７】
請求項１ないし６の何れかに記載の表示パネル駆動装置において、
前記複数のデータマップの選択動作を行うための外部スイッチが設けられていることを特徴とする表示パネル用駆動装置。
【請求項８】
電圧印加に応じて光学的特性が変化する表示層と、この表示層の両側に配置された複数ずつの走査電極及びデータ電極とを備え、それら走査電極及びデータ電極が対向する各領域にそれぞれ表示素子が形成される表示パネルを駆動するためのものであって、
前記走査電極に印加する走査電圧を発生する走査電極駆動回路と、
前記データ電極に印加するデータ電圧を発生するデータ電極駆動回路と、
前記走査電極駆動回路及びデータ電極駆動回路の動作を制御することにより前記走査電圧及びデータ電圧の合成電圧を前記表示パネルに対し順次走査方式で印加して前記表示素子を表示状態に切り換える制御回路とを備えた表示パネル駆動装置において、
前記制御回路は、
１走査分の電圧印加に応じて表示状態となる表示素子数を計数する計数手段と、
この計数手段の計数範囲に対応した複数のアドレスと前記合成電圧の大きさを示す複数段階の電圧値データとを予め対応付けたデータマップを記憶した記憶手段と、
前記合成電圧の大きさを、前記データマップにおいて前記計数手段の計数結果によりアドレス指定された電圧値データに応じた状態となるように制御するための制御信号を発生する信号発生手段とを備え、
前記記憶手段は、各アドレスと前記パルス幅データとの対応関係が異なる複数のデータマップを記憶した構成とされ、
前記記憶手段には、電圧値データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、
前記制御回路は、前記表示パネルの経時劣化度合いを示す情報が入力されるように設けられ、その情報により示される表示パネルの経時劣化が進行するのに伴い前記複数のデータマップの中から前記電圧値データが大きいものを選択することを特徴とする表示パネル駆動装置。
【請求項９】
電圧印加に応じて光学的特性が変化する表示層と、この表示層の両側に配置された複数ずつの走査電極及びデータ電極とを備え、それら走査電極及びデータ電極が対向する各領域にそれぞれ表示素子が形成される表示パネルを駆動するためのものであって、
前記走査電極に印加する走査電圧を発生する走査電極駆動回路と、
前記データ電極に印加するデータ電圧を発生するデータ電極駆動回路と、
前記走査電極駆動回路及びデータ電極駆動回路の動作を制御することにより前記走査電圧及びデータ電圧の合成電圧を前記表示パネルに対し順次走査方式で印加して前記表示素子を表示状態に切り換える制御回路とを備えた表示パネル駆動装置において、
前記制御回路は、
１走査分の電圧印加に応じて表示状態となる表示素子数を計数する計数手段と、
この計数手段の計数範囲に対応した複数のアドレスと前記合成電圧の大きさを示す複数段階の電圧値データとを予め対応付けたデータマップを記憶した記憶手段と、
前記データマップにおいて前記計数手段の計数結果によりアドレス指定された電圧値データをクロック信号に同期したシリアル信号列に変換するシフトレジスタと、
このシフトレジスタの出力に基づいて、前記合成電圧の大きさを前記読み出し電圧値データに応じた状態となるように制御するための制御信号を発生する信号処理回路とを備えた構成とされ、
前記記憶手段は、各アドレスと前記パルス幅データとの対応関係が異なる複数のデータマップを記憶した構成とされ、
前記記憶手段には、電圧値データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、
前記制御回路は、前記表示パネルの経時劣化度合いを示す情報が入力されるように設けられ、その情報により示される表示パネルの経時劣化が進行するのに伴い前記複数のデータマップの中から前記電圧値データが大きいものを選択することを特徴とする表示パネル駆動装置。
【請求項１０】
前記制御信号は前記データ電極駆動回路に与えるように構成され、
前記データ電極駆動回路は、与えられた制御信号に基づいて前記データ電圧のレベルを制御することにより前記合成電圧の大きさを決定することを特徴とする請求項８または９記載の表示パネル駆動装置。
【請求項１１】
前記データマップには、各アドレスに前記計数手段の計数値と１対１で対応された電圧値データが書き込まれることを特徴とする請求項８ないし１０の何れかに記載の表示パネル駆動装置。
【請求項１２】
前記データマップには、各アドレスに前記計数手段の連続した所定範囲ずつの計数値と対応された電圧値データが書き込まれることを特徴とする請求項８ないし１０の何れかに記載の表示パネル駆動装置。
【請求項１３】
請求項８ないし１２記載の表示パネル駆動装置において、
前記記憶手段は、電圧値データが互いに全体的に異なる状態に設定された複数のデータマップを記憶して構成され、
前記制御回路は、前記データマップを選択することで表示パネル全体の表示状態の調節を行うことを特徴とする表示パネル駆動装置。
【請求項１４】
請求項８ないし１３の何れかに記載の表示パネル駆動装置において、
前記複数のデータマップの選択動作を行うための外部スイッチが設けられていることを特徴とする表示パネル用駆動装置。
【請求項１５】
前記記憶手段は、データ書き換え可能な不揮発性メモリにより構成され、所定の段階で前記データマップが書き込まれることを特徴とする請求項１ないし１４の何れかに記載の表示パネル駆動装置。
【請求項１６】
前記記憶手段は、前記データマップが予め書き込まれた不揮発性メモリにより構成され、必要に応じて差し替えられることを特徴とする請求項１ないし１５の何れかに記載の表示パネル駆動装置。
【請求項１７】
前記表示パネルは単純ドットマトリックス型に構成されたものであることを特徴とする請求項１ないし１６の何れかに記載の表示パネル駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、走査電極及びデータ電極を備え、順次走査方式で駆動される表示パネル駆動装置に関する。
【０００２】
【従来の技術】
例えばＥＬ（Electro Luminescence）表示パネルの一例として、発光層（ＥＬ層）の両側に複数本ずつの走査電極及びデータ電極をマトリクス配置し、各電極が交差する位置に形成された表示画素を線順次走査によって発光させる構成としたものが提供されている。このような表示パネルにおいては、同一走査電極上の発光画素数が多くなるのに応じて、各電極を通じて印加される電圧波形のなまりが大きくなるという特性がある。このため、各走査期間毎に発光する画素の輝度が、その発光画素数に応じて異なってくる現象（所謂シャドーイング現象）が生起され、これにより表示画面に輝度むら（表示むら）が生じて表示品質が低下するという問題点があった。
【０００３】
このような問題点に対処するために、従来では、例えば特公平７−４８１３７号公報や特許第２７９７１８５号公報に見られるような技術が考えられている。この技術は、シャドーイング現象を抑止するために、１走査期間分の発光画素数を、コンデンサやデジタル式のカウンタを用いて計数し、その計数結果に基づいて走査電極に印加する走査電圧のパルス幅を変化させるという補正制御を行うようにしている。
【０００４】
【発明が解決しようとする課題】
上記従来技術の場合、１走査期間分の発光画素数と補正制御時における走査電圧のパルス幅との関係は、直線的な比例関係を呈することになる。ところが、ＥＬ表示パネルにあっては、発光画素数と輝度との関係が、画素構成（走査電極数及びデータ電極数）や画素容量などが変わるのに伴い変化するという事情があるため、シャドーイング現象の補正制御を行う際には、制御対象となる表示パネルの種類に応じて１走査期間分の発光画素数と走査電圧のパルス幅との関係を逐次調整する必要が出てくる。このため、従来技術のように、１走査期間分の発光画素数と走査電圧のパルス幅との関係を直線的な比例関係でしか制御できない場合、表示パネルの種類によっては、シャドーイング現象の発生（つまり、輝度むらの発生）を抑止することが困難になるという問題点があった。また、同一の表示パネルにおいても、駆動条件（例えば走査電圧のパルス幅）が変わった場合には、発光画素数と輝度との関係が直線的な比例関係にならないという特性がある。このため、従来技術では、駆動条件の如何によっては、シャドーイング現象の発生を的確に抑止することが困難になる。
【０００５】
本発明は上記課題を解決するためになされたものであり、その目的は、表示パネルで表示むらが発生する事態を、その表示パネルの特性や駆動条件の如何に拘らず的確に抑止可能になるなどの効果を奏する表示パネル駆動装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１記載の発明において、制御回路は、表示パネルに対して走査電圧及びデータ電圧の合成電圧を順次走査方式で印加することにより、走査電極及びデータ電極が対向する領域に形成された表示素子を表示状態に切り換える。このとき、制御回路においては、計数手段が、１走査分の電圧印加に応じて表示状態となる表示素子数を計数するようになり、その計数結果によって記憶手段内のデータマップのアドレスが指定される。また、信号発生手段が、前記合成電圧の印加時間を、指定されたアドレスに対応したパルス幅データに応じた状態となるように制御するための制御信号を発生するようになる。
【０００７】
上記データマップには、前記計数手段の計数範囲に対応した複数のアドレスと前記合成電圧のパルス幅を示す複数段階のパルス幅データとを予め対応付けた状態で書き込んでおくものであり、従って、計数手段の計数結果（つまり、１走査に応じて表示状態となる表示素子数）に基づいて、合成電圧の印加時間（つまり、表示素子の表示状態）を変化させるという補正制御を行い得るようになり、以てシャドーイング現象の発生を抑止可能となる。この場合、データマップにおけるアドレスとパルス幅データとの対応関係は、駆動対象となる表示パネルの特性や駆動条件に応じた最適な状態に設定可能となる。つまり、従来技術では、１走査期間において表示状態となる表示素子数と合成電圧の印加時間との関係を直線的な比例関係でしか制御できなかったのに対して、この発明では上記のような表示素子数と合成電圧の印加時間との関係を任意の状態に制御可能になる。従って、前記信号発生手段から出力される制御信号によって制御される合成電圧の印加時間を、表示パネルの特性や駆動条件を考慮した最適な状態に制御することができて、表示パネルで表示むらが発生する事態を当該表示パネルの特性や駆動条件の如何に拘らず的確に抑止可能になる。
また、前記記憶手段には、各アドレスと前記パルス幅データの対応関係が異なる複数のデータマップが記憶されるから、例えば、表示パネルの駆動条件（駆動周波数、駆動電圧など）が複数段階に変更される場合であっても、各駆動条件に適したデータマップを予め記憶しておくことで、シャドーイング現象に対し常に最適な補正制御を行い得るようになる。
さらに、前記記憶手段には、パルス幅データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、表示パネルの経時劣化が進行したときには、上記複数のデータマップの中からパルス幅データが大きいものが選択される。従って、表示パネルの経時劣化が進行するのに応じて、前記合成電圧の印加時間が相対的に長くなるように制御されて、その表示パネルの劣化が補償されることになるから、表示品質を長期間にわたって良好な状態に維持可能となる。
【０００８】
請求項２記載の発明においても、制御回路によって、表示パネルに対し走査電圧及びデータ電圧の合成電圧が順次走査方式で印加されるのに応じて表示素子が表示状態に切り換えられるようになる。このとき、制御回路においては、計数手段が、１走査分の電圧印加に応じて表示状態となる表示素子数を計数するようになり、その計数結果によって記憶手段内のデータマップのアドレスが指定される。また、シフトレジスタが、指定されたアドレスに対応したパルス幅データをクロック信号に同期したシリアル信号列に変換すると共に、信号処理回路が、シフトレジスタの出力に基づいて、前記合成電圧の印加時間を前記読み出しパルス幅データに応じた状態となるように制御するための制御信号を発生するようになる。
【０００９】
上記データマップには、前記請求項１記載の発明と同様のデータを書き込んでおくものである。従って、この請求項２記載の発明においても、計数手段の計数結果に基づいて、合成電圧の印加時間を変化させるという補正制御を行い得るようになってシャドーイング現象の発生を抑止可能となる。また、信号処理回路からの制御信号によって制御される合成電圧の印加時間を、表示パネルの特性や駆動条件を考慮した最適な状態に制御することができて、表示パネルで表示むらが発生する事態をその特性や駆動条件の如何に拘らず的確に抑止可能になる。
また、前記記憶手段には、各アドレスと前記パルス幅データの対応関係が異なる複数のデータマップが記憶されるから、例えば、表示パネルの駆動条件（駆動周波数、駆動電圧など）が複数段階に変更される場合であっても、各駆動条件に適したデータマップを予め記憶しておくことで、シャドーイング現象に対し常に最適な補正制御を行い得るようになる。
さらに、前記記憶手段には、パルス幅データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、表示パネルの経時劣化が進行したときには、上記複数のデータマップの中からパルス幅データが大きいものが選択される。従って、表示パネルの経時劣化が進行するのに応じて、前記合成電圧の印加時間が相対的に長くなるように制御されて、その表示パネルの劣化が補償されることになるから、表示品質を長期間にわたって良好な状態に維持可能となる。
【００１０】
請求項３記載の発明によれば、前記制御信号によってデータ電極に印加されるデータ電圧のパルス幅を制御し、これにより前記合成電圧のパルス幅を決定するようにしている。この場合、例えば、ＥＬ表示パネルのように高駆動電圧が必要なものでは、走査電極側に電気的なアイソレーションを行うためのフォトカプラを介在させることが一般的となっている。ところが、フォトカプラは温度特性が悪いため、走査電極に印加される走査電圧のパルス幅を制御する構成とした場合には、その温度特性に起因した信号伝達遅延時間の拡大によって、走査電圧を所望のパルス幅に制御することが困難になり、従ってシャドーイング現象に対し精度が高い補正制御を行うことが不可能になる。これに対して、請求項３記載の発明のようにデータ電圧のパルス幅を制御する構成とした場合には、高精度の補正制御が可能になる。
【００１１】
請求項４記載の発明によれば、データマップには、各アドレスに前記計数手段の計数値と１対１で対応されたパルス幅データが書き込まれるから、計数手段の計数結果（１走査に応じて表示状態となる表示素子数）により決められる合成電圧の印加時間を高精度で制御できると共に、表示状態となる表示素子数と合成電圧の印加時間との関係を示す特性を多様且つ緻密に設定可能になる。
【００１２】
請求項５記載の発明によれば、データマップには、各アドレスに前記計数手段の連続した所定範囲ずつの計数値と対応されたパルス幅データが書き込まれるから、パルス幅データ数を相対的に少なくできて記憶手段に必要な記憶容量を小さくできる。
【００１５】
請求項６記載の発明によれば、記憶手段には、パルス幅データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、そのデータマップを選択することで表示パネル全体の表示状態の調節を行い得る構成となっているから、表示パネル全体の表示状態の明暗（自己発光表示パネルにあっては輝度）を切り換えるという調光制御をきわめて容易に実行できるようになる。また、このような調光制御が行われて表示パネルの駆動条件が変わった場合でもシャドーイング現象に対し最適な補正制御を行い得るようになる。
【００１７】
請求項７記載の発明によれば、外部スイッチの操作に応じて、複数のデータマップの中から所望のものを選択できるから、例えば、製造ライン上或いは製品出荷後のメンテナンス作業時において、駆動対象の表示パネルの特性を測定した結果に基づいて当該表示パネルに最適なデータマップを選択できるようになり、シャドーイング現象に対する補正制御が不正確になる事態を効果的に防止できるようになる。
【００１８】
請求項８記載の発明においても、制御回路によって、表示パネルに対し走査電圧及びデータ電圧の合成電圧が順次走査方式で印加されるのに応じて表示素子が表示状態に切り換えられるようになる。このとき、制御回路においては、計数手段が、１走査分の電圧印加に応じて表示状態となる表示素子数を計数するようになり、その計数結果によって記憶手段内のデータマップのアドレスが指定される。また、信号発生手段が、前記合成電圧の大きさを、指定されたアドレスに対応した電圧値データに応じた状態となるように制御するための制御信号を発生するようになる。
【００１９】
上記データマップには、前記計数手段の計数範囲に対応した複数のアドレスと前記合成電圧の大きさを示す複数段階の電圧値データとを予め対応付けた状態で書き込んでおくものであり、従って、計数手段の計数結果（つまり、１走査に応じて表示状態となる表示素子数）に基づいて、合成電圧の大きさ（つまり、表示素子の表示状態）を変化させるという補正制御を行い得るようになり、以てシャドーイング現象の発生を抑止可能となる。この場合、データマップにおけるアドレスと電圧値データとの対応関係は、駆動対象となる表示パネルの特性や駆動条件に応じた最適な状態に設定可能となる。従って、前記信号発生手段から出力される制御信号によって制御される合成電圧の大きさを、表示パネルの特性や駆動条件を考慮した最適な状態に制御することができて、表示パネルで表示むらが発生する事態を当該表示パネルの特性や駆動条件の如何に拘らず的確に抑止可能になる。
また、前記記憶手段には、各アドレスと前記電圧値データの対応関係が異なる複数のデータマップが記憶されるから、例えば、表示パネルの駆動条件（駆動周波数、駆動電圧など）が複数段階に変更される場合であっても、各駆動条件に適したデータマップを予め記憶しておくことで、シャドーイング現象に対し常に最適な補正制御を行い得るようになる。
さらに、前記記憶手段には、電圧値データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、表示パネルの経時劣化が進行したときには、上記複数のデータマップの中から電圧値データが大きいものが選択される。従って、表示パネルの経時劣化が進行するのに応じて、前記合成電圧の印加時間が相対的に長くなるように制御されて、その表示パネルの劣化が補償されることになるから、表示品質を長期間にわたって良好な状態に維持可能となる。
【００２０】
請求項９記載の発明においても、制御回路によって、表示パネルに対し走査電圧及びデータ電圧の合成電圧が順次走査方式で印加されるのに応じて表示素子が表示状態に切り換えられるようになる。このとき、制御回路においては、計数手段が、１走査分の電圧印加に応じて表示状態となる表示素子数を計数するようになり、その計数結果によって記憶手段内のデータマップのアドレスが指定される。また、シフトレジスタが、指定されたアドレスに対応した電圧値データをクロック信号に同期したシリアル信号列に変換すると共に、信号処理回路が、シフトレジスタの出力に基づいて、前記合成電圧の大きさを前記読み出し電圧値データに応じた状態となるように制御するための制御信号を発生するようになる。
【００２１】
上記データマップには、前記請求項８記載の発明と同様のデータを書き込んでおくものである。従って、この請求項９記載の発明においても、計数手段の計数結果に基づいて、合成電圧の大きさを変化させるという補正制御を行い得るようになってシャドーイング現象の発生を抑止可能となる。また、信号処理回路からの制御信号によって制御される合成電圧の大きさを、表示パネルの特性や駆動条件を考慮した最適な状態に制御することができて、表示パネルで表示むらが発生する事態をその特性や駆動条件の如何に拘らず的確に抑止可能になる。
また、前記記憶手段には、各アドレスと前記電圧値データの対応関係が異なる複数のデータマップが記憶されるから、例えば、表示パネルの駆動条件（駆動周波数、駆動電圧など）が複数段階に変更される場合であっても、各駆動条件に適したデータマップを予め記憶しておくことで、シャドーイング現象に対し常に最適な補正制御を行い得るようになる。
さらに、前記記憶手段には、電圧値データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、表示パネルの経時劣化が進行したときには、上記複数のデータマップの中から電圧値データが大きいものが選択される。従って、表示パネルの経時劣化が進行するのに応じて、前記合成電圧の印加時間が相対的に長くなるように制御されて、その表示パネルの劣化が補償されることになるから、表示品質を長期間にわたって良好な状態に維持可能となる。
【００２２】
請求項１０記載の発明によれば、前記制御信号によってデータ電極に印加されるデータ電圧のレベルを制御し、これにより前記合成電圧の大きさを決定するようにしている。この場合、例えば、ＥＬ表示パネルのように高駆動電圧が必要なものでは、走査電極側に電気的なアイソレーションを行うためのフォトカプラを介在させることが一般的となっている。ところが、フォトカプラは温度特性が悪いため、走査電極に印加される走査電圧の大きさを制御する構成とした場合には、その温度特性に起因した信号伝達遅延時間の拡大によって、走査電圧を所望の大きさに制御することが困難になり、従ってシャドーイング現象に対し精度が高い補正制御を行うことが不可能になる。これに対して、請求項１０記載の発明のようにデータ電圧の大きさを制御する構成とした場合には、高精度の補正制御が可能になる。
【００２３】
請求項１１記載の発明によれば、データマップには、各アドレスに前記計数手段の計数値と１対１で対応した電圧値データが書き込まれるから、計数手段の計数結果（１走査に応じて表示状態となる表示素子数）により決められる合成電圧の大きさを高精度で制御できると共に、表示状態となる表示素子数と合成電圧の大きさとの関係を示す特性を多様且つ緻密に設定できるようになる。
【００２４】
請求項１２記載の発明によれば、データマップには、各アドレスに前記計数手段の連続した所定範囲ずつの計数値と対応された電圧値データが書き込まれるから、電圧値データ数を相対的に少なくできて記憶手段に必要な記憶容量を小さくできる。
【００２７】
請求項１３記載の発明によれば、記憶手段には、電圧値データが互いに全体的に異なる状態に設定された複数のデータマップが記憶され、そのデータマップを選択することで表示パネル全体の表示状態の調節を行い得る構成となっているから、表示パネル全体の表示状態の明暗（自己発光表示パネルにあっては輝度）を切り換えるという調光制御をきわめて容易に実行できるようになる。また、このような調光制御が行われて表示パネルの駆動条件が変わった場合でもシャドーイング現象に対し最適な補正制御を行い得るようになる。
【００２９】
請求項１４記載の発明によれば、外部スイッチの操作に応じて、複数のデータマップの中から所望のものを選択できるから、例えば、製造ライン上或いは製品出荷後のメンテナンス作業時において、駆動対象の表示パネルの特性を測定した結果に基づいて当該表示パネルに最適なデータマップを選択できるようになり、シャドーイング現象に対する補正制御が不正確になる事態を効果的に防止できるようになる。
【００３０】
請求項１５記載の発明によれば、データ書き換え可能な不揮発性メモリにより構成された記憶手段に対し、所定の段階でデータマップを書き込むことができるから、表示パネルの仕様の変更や経時劣化による特性変化などがあった場合でも、記憶手段に最適なデータマップを記憶できるようになる。この結果、シャドーイング現象に対する補正制御が不正確になる事態を未然に防止可能となる。
【００３１】
請求項１６記載の発明によれば、前記データマップが予め書き込まれた不揮発性メモリにより構成された記憶手段が必要に応じて差し替え可能になっているから、表示パネルの仕様の変更や経時劣化による特性変化などがあった場合でも、その差し替えによって容易に対処することができる。
【００３２】
請求項１７記載の発明によれば、表示パネルが単純ドットマトリックス型に構成されているから、シャドーイング現象の発生を抑止しながら多様な形態の表示を行うことが可能になる。
【００３３】
【発明の実施の形態】
（第１の実施の形態）
図１ないし図４には本発明をＥＬ表示パネルの駆動装置に適用した第１実施例が示されており、以下これについて説明する。
図３にはＥＬ表示パネルを含む全体の電気的構成が概略的に示され、図４にはＥＬ表示パネルを構成するＥＬ素子の基本的な断面構造が模式的に示されている。
【００３４】
まず、図４において、ＥＬ素子１００は、ガラス基板１０１上に、透明電極１０２、第１絶縁層１０３、発光層１０４（表示層）、第２絶縁層１０５、背面電極１０６をこの順に積層して構成されるもので、透明電極１０２及び背面電極１０６間に交流の駆動電圧パルスが印加されたときに、発光層１０４の光学的特性が変化して発光する。尚、この図４では、透明電極１０２側から光出力を取り出すようになっているが、背面電極１０６を透明電極とすれば、両側から光出力を取り出すことができる。
【００３５】
図３において、ＥＬ表示パネル１は、図４に示す構造のＥＬ素子１００を単純マトリクス型に構成したもので、複数の奇数走査電極２ａ及び偶数走査電極２ｂ（それぞれ図４の透明電極１０２に相当）と複数のデータ電極３（図４の背面電極１０６に相当）とを互いに交差（直交）するように配置して形成されている。上記走査電極２ａ、２ｂ及びデータ電極３が交差する各領域には、ＥＬ素子より成る画素４（本発明でいう表示素子に相当）がそれぞれ形成される。この場合、各画素４は容量性の表示素子であるため、図３ではコンデンサを示す図記号で表記している。
【００３６】
上記ＥＬ表示パネル１の表示駆動を行うために、ＩＣチップ化された走査側ドライバＩＣ５、６（走査電極駆動回路に相当）及びデータ側ドライバＩＣ７（データ電極駆動回路に相当）が設けられる。
走査側ドライバＩＣ５は、各奇数走査電極２ａにそれぞれ接続された複数のプッシュプル駆動回路５ａと、これらプッシュプル駆動回路５ａの動作を制御するドライバ５ｂとを備えて成り、各奇数走査電極２ａに対し後述する制御回路８からの走査指令信号ＳＣ１に応じたタイミングでパルス状の走査電圧を印加できるように構成されている。
【００３７】
走査側ドライバＩＣ６も同様構成のもので、各奇数走査電極２ｂにそれぞれ接続された複数のプッシュプル駆動回路６ａと、これらプッシュプル駆動回路６ａの動作を制御するドライバ６ｂとを備えて成り、各奇数走査電極２ｂに対し制御回路８からの走査指令信号ＳＣ２に応じたタイミングでパルス状の走査電圧を印加できるように構成されている。
【００３８】
データ側ドライバＩＣ７は、各データ電極３にそれぞれ接続された複数のプッシュプル駆動回路７ａと、これらプッシュプル駆動回路７ａの動作を制御するドライバ７ｂとを備えて成り、各データ電極３に対し制御回路８からの動作指令信号ＳＤに応じたタイミングでパルス状のデータ電圧を印加できるように構成されている。
【００３９】
尚、走査側ドライバＩＣ５、６及びデータ側ドライバＩＣ７内の各プッシュプル駆動回路５ａ、６ａ及び７ａは、図３の例ではＰチャネルＦＥＴ及びＮチャネルＦＥＴで構成されており、各ＦＥＴのソース・ドレイン間に形成される寄生ダイオードも図示されている。
【００４０】
走査側ドライバＩＣ５、６には、走査電圧を供給するための走査電圧供給回路９、１０が付随して設けられている。一方の走査電圧供給回路９は、スイッチング素子９ａ、９ｂを有し、そのオンオフ状態に応じて、直流電圧（書き込み電圧）Ｖｒまたは接地電圧を、走査側ドライバＩＣ５、６内の各プッシュプル駆動回路５ａ、６ａにおけるＰチャネルＦＥＴのソース側共通接続線Ｌ１に供給する。他方の走査電圧電圧供給回路１０は、スイッチング素子１０ａ、１０ｂを有し、そのオンオフ状態に応じて、直流電圧−Ｖｒ＋Ｖｍまたはオフセット用の直流電圧（変調電圧）Ｖｍを、走査側ドライバＩＣ５、６内の各プッシュプル駆動回路５ａ、６ａにおけるＮチャネルＦＥＴのソース側共通接続線Ｌ２に供給する。
【００４１】
また、データ側ドライバＩＣ７には、データ電圧を供給するためのデータ電圧供給回路１１が付随して設けられる。このデータ電圧供給回路１１は、データ側ドライバＩＣ７内のプッシュプル駆動回路７ａにおけるＰチャネルＦＥＴのソース側共通接続線Ｌ３に直流電圧（変調電圧）Ｖｍを供給し、当該プッシュプル駆動回路７ａにおけるＮチャネルＦＥＴのソース側共通接続線Ｌ４に接地電圧を供給する。
【００４２】
上記構成において、画素４を発光させるためには、走査電極２ａ、２ｂとデータ電極３との間に交流状のパルス電圧を印加する必要があり、このためフィールド毎に正負に極性反転するパルス電圧を各走査期間毎に作成して駆動する構成としている。このような駆動手法については、例えば、特許第２９１４２３４号公報に詳細に説明されているから、ここでは割愛する。
【００４３】
ここで、制御回路８は、図示しないＥＬコントローラからシリアル信号として与えられるデータ信号をシフトレジスタ（図示せず）などによりパラレル信号に変換して前記動作指令信号ＳＤを作成すると共に、上記ＥＬコントローラからの水平同期信号に同期したタイミング回路及びシフトレジスタ（何れも図示せず）などによって走査電極２ａ、２ｂを順次走査するための前記走査指令信号ＳＣ１、ＳＣ２を作成するようになっている。そして、それらの指令信号ＳＣ１、ＳＣ２及びＳＤを走査側ドライバＩＣ５、６及びデータ側ドライバＩＣ７に与えることによって、ＥＬ表示パネル１に対し、前記走査電圧（実際には直流電圧Ｖｒ（正フィールド期間）、直流電圧−Ｖｒ＋Ｖｍ（負フィールド期間））及びデータ電圧（実際には接地電圧（正フィールド期間）、直流電圧Ｖｍ（負フィールド期間））の合成電圧を線順次走査方式で印加するものであり、その印加合成電圧がしきい値電圧（Ｖｒ＞しきい値電圧＞（Ｖｒ−Ｖｍ））以上となった画素４が選択的に発光状態（表示状態）に切り換えられる構成となっている。
【００４４】
この場合、特に、前記データ側ドライバＩＣ７は、制御回路８から後述のように出力されるブランク信号ＢＬＫ（本発明でいう制御信号に相当）を受けるようになっている。このブランク信号ＢＬＫは、各データ電極３に印加されるデータ電圧のパルス幅、換言すれば前記しきい値電圧以上の合成電圧の印加時間を決定するローレベルの信号であり、このデータ側ドライバＩＣ７は、ブランク信号ＢＬＫの出力期間のみ、走査電圧の印加に同期して画素４を発光させるのに必要なデータ電圧（接地電圧（正フィールド期間）若しくは直流電圧Ｖｍ（負フィールド期間））をデータ電極３に印加する構成となっている。従って、画素４の発光輝度は、ブランク信号ＢＬＫ（ローレベル信号）の長短によって調整できることになる。
【００４５】
さて、図１には、制御回路８の内部回路構成のうち、本発明の要旨に関係した部分の構成が示されており、以下これについて説明する。
前記図示しないＥＬコントローラからのデータ信号（シリアル信号）は、ＥＬ表示パネル１の線順次走査を行うための水平同期信号（図２参照）に同期して出力されるものであり、前記図示しないデータ信号用シフトレジスタに与えられると共に、アップカウンタ１２（計数手段に相当）のクロック端子ＣＫに与えられる構成となっている。アップカウンタ１２は、そのリセット端子Ｒに水平同期信号が入力される構成となっており、これにより、当該水平同期信号の各周期において入力されるデータ信号中にパルス状に含まれる発光画素データの数（ＥＬ表示パネル１に対し１水平走査分（１ライン分）の合成電圧が印加されたときに発光状態となる画素４の数）を計数するようになる。尚、本実施例の場合、アップカウンタ１２の計数値は例えば８ビットデータで出力される構成となっており、従って、データ電極３の数は「２５５」まで許容されることになる。
【００４６】
上記アップカウンタ１２の計数出力は、データ書き換え可能な不揮発性メモリであるＥＥＰＲＯＭ１３（記憶手段に相当）のアドレス端子Ａ０〜Ａ７に対し、アドレス指定信号として与えられる。このＥＥＰＲＯＭ１３には、各アドレスに１対１で対応するようにして複数段階のパルス幅データを書き込んだ例えば２種類のデータマップＭＡＰ１、ＭＡＰ２が記憶されており、アップカウンタ１２の計数出力によりアドレス指定されたパルス幅データがデータ端子Ｄ０〜Ｄ１１から出力されるようになっている。上記パルス幅データは、画素４に印加される前記しきい値電圧以上の合成電圧の印加時間（パルス幅）を示すものであるが、ＥＥＰＲＯＭ１３中に記憶されたデータマップＭＡＰ１、ＭＡＰ２中には、各パルス幅データに対応させて実際の印加時間の例を括弧書きで示した。
【００４７】
ここで、図１中に示した各データマップＭＡＰ１、ＭＡＰ２においては、アドレス及びパルス幅データを便宜上１６進数で表現しているが、特に、パルス幅データは、実際には所定の１ビットのみが「１」で他のビットが「０」となるモノパルス状の１２ビットデータとして構成されている。即ち、例えば、「００４ｈ」のパルス幅データは、「０００００００００１００」というビット列のデータ、「０１０ｈ」のパルス幅データは、「０００００００１００００」というビット列のデータである。従って、データマップＭＡＰ１、ＭＡＰ２中に書き込まれるパルス幅データは、最も多い場合で１２種類となる。
【００４８】
また、ＥＥＰＲＯＭ１３のアドレス端子Ａ８には、データマップＭＡＰ１、ＭＡＰ２の一方を選択するための上位アドレス指定信号が入力される構成となっている。この場合、上位アドレス指定信号を発生する手段として、例えばディップスイッチ１４（外部スイッチに相当）が設けられている。このディップスイッチ１４は、一端がプルアップ抵抗１４ａを介して電源端子＋Ｖccに接続され、他端がグランド端子に接続されており、そのオンオフ状態に応じて論理値「０」または「１」の上位アドレス指定信号を発生するようになっている。尚、このディップスイッチ１４の切換設定は、例えば、製造ライン上或いは製品出荷後のメンテナンス作業時などにおいて行われるものであり、そのオン状態でデータマップＭＡＰ１が選択され、オフ状態でデータマップＭＡＰ２が選択されるようになっている。
【００４９】
ＥＥＰＲＯＭ１３においてアドレス指定されたパルス幅データは、信号発生手段１５が有する並列入力−直列出力シフトレジスタ１６のデータ端子Ｄに与えられる。このシフトレジスタ１６は、クロック端子ＣＫにクロック発生回路１７からのクロックパルスＰｃ（例えば周期Ｔ＝２μＳ）を受けると共に、制御端子Ｌに前記水平同期信号を受けるようになっており、その水平同期信号が立ち上がったときに、ＥＥＰＲＯＭ１３からのパルス幅データをクロックパルスＰｃに同期したシリアル信号列のパルス幅データに変換し、その変換データを出力端子Ｑから出力する構成となっている。
【００５０】
上記シフトレジスタ１６の出力は、信号処理回路１８内のＲ−Ｓフリップフロップ１８ａのリセット端子Ｒに与えられるようになっている。この信号処理回路１８は、フリップフロップ１８ａと一方が負論理入力とされたＮＡＮＤ回路１８ｂとにより構成されたもので、当該フリップフロップ１８ａのセット入力端子Ｓ並びにＮＡＮＤ回路１８ｂの負論理入力端子に前記水平同期信号を受けるようになっている。また、フリップフロップ１８ｂの出力端子ＱはＮＡＮＤ回路１８ｂの正論理入力端子に接続されており、当該ＮＡＮＤ回路１８ｂから前述したブランク信号ＢＬＫが出力される構成となっている。
【００５１】
次に上記した構成の作用について図２のタイミングチャートも参照しながら説明する。
アップカウンタ１２は、水平同期信号が立ち上がるタイミング（図２中にｔ１で示す）毎にリセットされてデータ信号中に含まれる発光画素データの数を初期状態から計数するようになり、その計数値は、ＥＬ表示パネル１に対し１水平走査分の合成電圧が印加されたときに発光状態となる画素４の数を示すことになる。これに応じて、ＥＥＰＲＯＭ１３内のデータマップＭＡＰ１、ＭＡＰ２のうちディップスイッチ１４により選択されているデータマップから、上記計数値によりアドレス指定されたパルス幅データが読み出されて出力される。
【００５２】
このように出力されたパルス幅データは、その後に水平同期信号が立ち上がったときタイミングでシフトレジスタ１６に取り込まれ、シリアル信号列のパルス幅データ（図２（ｄ）参照）に変換される。具体的には、例えば、データマップＭＡＰ１内のアドレス「００６ｈ」に対応したパルス幅データ「０１０ｈ」が読み出された場合には、「０００００００１００００」というシリアルビット列のパルス幅データに変換される。
【００５３】
一方、Ｒ−Ｓフリップフロップ１８ａは、水平同期信号の立ち上がりタイミングｔ１に同期してセットされて出力端子Ｑからハイレベル信号を出力するようになるが、シフトレジスタ１６からのパルス幅データが立ち上がるタイミング（図２中にｔ２、ｔ３で示す）にリセットされて出力端子Ｑからローレベル信号を出力するようになる。この場合、Ｒ−Ｓフリップフロップ１８ａの出力がハイレベル信号に反転している時間δＴは、シフトレジスタ１６から出力されるパルス幅データの種類及びクロックパルスＰｃの周期Ｔ（＝２μＳ）によって決まる。
【００５４】
具体的には、例えば、パルス幅データが「０００００００１００００」であった場合には、水平同期信号の立ち上がり後にクロックパルスＰｃが５回出力されたタイミングでフリップフロップ１８ａがリセットされることになるから、δＴ＝１０μＳとなり、パルス幅データが「０００００００００１００」であった場合には、水平同期信号の立ち上がり後にクロックパルスＰｃが３回出力されたタイミングでフリップフロップ１８ａがリセットされることになるから、δＴ＝６μＳとなる。
【００５５】
Ｒ−Ｓフリップフロップ１８ａの出力を正論理入力端子に受けるＮＡＮＤ回路１８ｂにあっては、その負論理入力端子に水平同期信号が入力されているため、図２（ｆ）に示すように、水平同期信号がローレベル状態にあり且つフリップフロップ１８ａの出力がハイレベル信号に反転した期間ΔＴのみローレベルのブランク信号ＢＬＫを出力するようになる。尚、前にも述べたように、このブランク信号ＢＬＫの出力期間の長短によって画素４の発光輝度が調整されるものである。
【００５６】
上記した本実施例によれば、制御回路８は、ＥＬ表示パネル１に対して、走査電圧及びデータ電圧の合成電圧を線順次走査方式で印加することにより、走査電極２ａ、２ｂ及びデータ電極３が交差する領域に形成された画素４を選択的に発光状態（表示状態）に切り換えるようになる。このとき、制御回路８においては、アップカウンタ１２が、１走査分の合成電圧の印加に応じて発光状態となる画素４の数を計数した結果によってＥＥＰＲＯＭ１３内のデータマップＭＡＰ１、ＭＡＰ２のアドレスを指定するようになる。また、シフトレジスタ１６が、指定されたアドレスに対応したパルス幅データをクロック信号Ｐｃに同期したシリアル信号列に変換すると共に、信号処理回路１７が、そのシフトレジスタ１６の出力に基づいて、ブランク信号ＢＬＫを発生するようになる。このブランク信号ＢＬＫは、データ側ドライバＩＣ７に与えられ、これにより前記しきい値電圧以上の合成電圧の印加時間（つまり、画素４の発光輝度）が、指定されたアドレスに対応したパルス幅データに応じた状態となるように制御される。
【００５７】
ここで、上記データマップＭＡＰ１、ＭＡＰ２には、アップカウンタ１２の計数範囲に対応した複数のアドレスと複数段階のパルス幅データとを予め対応付けた状態で記憶しておくものである。従って、その記憶パルス幅データを適宜に設定することによって、アップカウンタ１２の計数結果（つまり、１走査に応じて発光状態となる画素４の数）に基づいて、前記しきい値電圧以上の合成電圧の印加時間（画素４の発光輝度）を変化させるという補正制御を行い得るようになる。これにより、各走査期間毎に発光する画素４の輝度がその発光数に応じて異なってくるというシャドーイング現象の発生を抑止可能となる。
【００５８】
要するに、データマップＭＡＰ１、ＭＡＰ２におけるアドレスとパルス幅データとの対応関係は、駆動対象となるＥＬ表示パネル１の特性や駆動条件に応じた最適な状態に設定可能となる。つまり、従来技術では、１走査期間において表示状態となる表示画素数としきい値電圧以上の合成電圧の印加時間との関係を直線的な比例関係でしか制御できなかったのに対して、本実施例のようなデータマップＭＡＰ１、ＭＡＰ２を使用する構成では、上記のような発光画素４の数としきい値電圧以上の合成電圧の印加時間との関係を任意の状態に制御可能になる。従って、前記ブランク信号ＢＬＫによって制御されるしきい値電圧以上の合成電圧の印加時間を、ＥＬ表示パネル１の特性や駆動条件を考慮した最適な状態に制御することができ、これにより、表示むら（輝度むら）が発生する事態を当該ＥＬ表示パネル１の特性や駆動条件の如何に拘らず的確に抑止可能になる。
【００５９】
尚、一般的なユーザーが、ＥＬ表示パネル１の輝度むらを認識可能となるのは、最高輝度部分と最低輝度部分との比が１：０．７程度の条件以下になる状態であり、従って、データマップＭＡＰ１、ＭＡＰ２に書き込まれるパルス幅データは、このような条件を考慮して決定すれば良いものである。また、本実施例では、制御回路８の全体がデジタル回路により構成されるものであるから、アナログ回路により構成した場合のような経時劣化を来たすことがなく、従って、上述したシャドーイング現象に対する補正制御の特性が変化する恐れがなくなるという利点もある。
【００６０】
また、一般的に、ＥＬ表示パネル１の量産を考えると、第１絶縁層１０３、発光層１０４、第２絶縁層１０５（図４参照）を成膜する際の膜厚ばらつきなどに起因して画素４での容量が製品毎にばらつくことが避けらないものである。従って、上述したような補正制御の内容を個々のＥＬ表示パネル１毎に変えることにより、その特性ばらつきを吸収することが望ましい。しかしながら、例えば特公平７−４８１３７号公報や特許第２７９７１８５号公報に見られるような従来技術では、シャドーイング現象を抑止するための補正制御が、１走査期間分の発光画素数に基づいて一義的に行われるというハードウエア構成となっているため、ＥＬ表示パネル１の特性ばらつきを吸収することが全く不可能であり、表示品質が低下する場合があるという欠点があった。
【００６１】
これに対して、本実施例においては、ＥＥＰＲＯＭ１３に対して、各アドレスとパルス幅データの対応関係が異なる２種類のデータマップＭＡＰ１、ＭＡＰ２を記憶し、それらデータマップＭＡＰ１、ＭＡＰ２の選択動作を行うためのディップスイッチ１４を設ける構成としている。このため、ディップスイッチ１４の操作に応じて、２種類のデータマップＭＡＰ１、ＭＡＰ２の中から所望のものを選択できることになり、例えば、製造ライン上或いは製品出荷後のメンテナンス作業時において、ＥＬ表示パネル１の特性を測定した結果に基づいて当該ＥＬ表示パネル１に最適なデータマップを選択することにより、その特性ばらつきを吸収できるようになる。この結果、ＥＬ表示パネル１の特性が製品毎にばらつく場合でも、シャドーイング現象に対する補正制御を正確に行い得るようになり、表示品質の低下を未然に防止できるようになる。尚、ＥＥＰＲＯＭ１３に対し、３種類以上のデータマップを記憶する構成としても良いことは勿論である。
しかも、ＥＬ表示パネル１は単純マトリクス型に構成されているから、シャドーイング現象の発生を抑止しながら多様な形態の表示を行うことが可能になる。
【００６２】
さらに、前記ブランク信号ＢＬＫをデータ側ドライバＩＣ７に与えるように構成すると共に、当該データ側ドライバＩＣ７を、与えられたブランク信号ＢＬＫに基づいてデータ電圧のパルス幅を制御することにより合成電圧のパルス幅を決定する構成としたから、以下に述べるような効果を期待できる。
【００６３】
即ち、ＥＬ表示パネル１のように高駆動電圧が必要なものでは、走査電極２ａ、２ｂ側に電気的なアイソレーションを行うためのフォトカプラを介在させることが一般的となっている。ところが、フォトカプラは温度特性が悪いため、走査電極２ａ、２ｂに印加される走査電圧のパルス幅を制御する構成とした場合には、その温度特性に起因した信号伝達遅延時間の拡大によって、走査電圧を所望のパルス幅に制御することが困難になり、従ってシャドーイング現象に対し精度が高い補正制御を行うことが不可能になるという問題がある。これに対して、上記のようにデータ電圧のパルス幅を制御する構成とした場合には、シャドーイング現象に対する補正制御を高精度で行うことが可能になる。
【００６４】
但し、上記のような信号伝達遅延時間の影響が小さい場合或いはその影響を無視できる場合などには、上述のような補正制御を、走査電極２ａ、２ｂに印加される走査電圧のパルス幅或いは容量性素子として機能する画素４の充電状態の保持時間を制御することにより行うことも可能である。
【００６５】
データマップＭＡＰ１、ＭＡＰ２には、アップカウンタ１２の計数範囲に対応した複数のアドレスに１対１で対応するようにしてパルス幅データを書き込む構成としたから、そのアップカウンタ１２の計数結果（１走査に応じて表示状態となる画素４の数）により決められる前記ブランク信号ＢＬＫのパルス幅を高精度で制御できると共に、発光状態となる画素４の数とその輝度（しきい値電圧以上の合成電圧の印加時間）との関係を示す特性を多様且つ緻密に設定可能になる。
このように、ＥＥＰＲＯＭ１３に対し、各アドレスとパルス幅データの対応関係が異なる２種類のデータマップＭＡＰ１、ＭＡＰ２を記憶する場合（或いは３種類以上のデータマップを記憶する場合）には、例えば、ＥＬ表示パネル１の駆動条件（駆動周波数、駆動電圧など）が複数段階に変更される場合であっても、各駆動条件に適したデータマップを予め記憶しておくことで、シャドーイング現象に対し常に最適な補正制御を行い得るようになる。
【００６６】
データマップＭＡＰ１、ＭＡＰ２を記憶するために、データ書き換え可能な不揮発性メモリであるＥＥＰＲＯＭ１３を利用する構成としたから、所定の段階でデータマップを書き込むことができるようになる。このため、ＥＬ表示パネル１の仕様の変更や経時劣化による特性変化などがあった場合でも、最適なデータマップを記憶できるようになり、結果的に、シャドーイング現象に対する補正制御が不正確になる事態を未然に防止可能となる。
【００６７】
（第２の実施の形態）
図５及び図６には本発明の第２実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。尚、この第２実施例は、ＥＬ表示パネル１を車両用表示装置（オーディオ用の表示及び操作パネル、エアコン用の表示及び操作パネル、メータパネルなど）に利用した例を示すものである。
図５において、本実施例では、ＥＥＰＲＯＭ１３のアドレス端子Ａ８に対し、例えば車両用のライティングスイッチからのライトオン信号が上位アドレス指定信号として与えられる構成となっている。尚、ライトオン信号は、車両周囲の明るさに応じてテールランプやヘッドランプを自動的に点灯させるライトコントロールシステムから得る構成とすることもできる。この場合、ＥＥＰＲＯＭ１３においては、ライトオン信号の非入力状態でデータマップＭＡＰ１が選択され、入力状態でデータマップＭＡＰ２が選択されるようになっている。
【００６８】
上記データマップＭＡＰ１、ＭＡＰ２にそれぞれ書き込まれるパルス幅データは、データマップＭＡＰ１側がデータマップＭＡＰ２側より全体的に大きい値となるように設定される。つまり、ライトオン信号の非入力状態（車両周囲が明るい状態）において選択されるデータマップＭＡＰ１内のパルス幅データが、ライトオン信号の入力状態（車両周囲が暗い状態）において選択されるデータマップＭＡＰ２内のパルス幅データより全体的に大きくなるように設定されており、これにより、ライトオン信号の入力に応じてＥＬ表示パネル１（図３参照）全体の輝度を下げるという調光動作を行う構成となっている。
【００６９】
この場合、データマップＭＡＰ１内のパルス幅データとＭＡＰ２のパルス幅データとの比を単純に異ならせただけでは、以下に述べるような問題点が出てくる。つまり、図６には、ＥＬ表示パネル１の１走査当たりの発光画素４の数と輝度との関係が、しきい値以上の印加合成電圧のパルス幅（本実施例の場合、データ電圧のパルス幅）をパラメータにして示されている。
【００７０】
この図６から理解できるように、印加合成電圧のパルス幅が相対的に大きい状態では、発光画素数／輝度の関係がほぼ直線的に変化するが、そのパルス幅が相対的に小さい状態では、発光画素数／輝度の関係の直線性が大きく崩れることになる。従って、このような特性を考慮して、データマップＭＡＰ１、ＭＡＰ２に書き込むパルス幅データを設定している。例えば、データマップＭＡＰ１に書き込むパルス幅データは、１走査当たりの発光画素数を示すアップカウンタ１２の計数値の増大に応じて略直線的に増大するように設定され、データマップＭＡＰ１に書き込むパルス幅データは、上記計数値が小さい場合ほど大きく変化するように設定される。
【００７１】
この第２実施例によれば、パルス幅データが互いに全体的に異なる状態に設定された２種類のデータマップＭＡＰ１、ＭＡＰ２の一方を選択することでＥＬ表示パネル１全体の輝度を調節するという調光制御をきわめて容易に実行できるようになる。また、各データマップＭＡＰ１、ＭＡＰ２に書き込まれるパルス幅データは、図６に示すような「発光画素数／輝度」特性を考慮して設定されるものであるから、上記のような調光制御が行われてＥＬ表示パネル１の駆動条件が変わった場合でも、シャドーイング現象に対し最適な補正制御を行うことが可能になるものである。
【００７２】
（第３の実施の形態）
図７には本発明の第３実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。尚、この第３実施例も、前記第２実施例と同様に、ＥＬ表示パネル１を車両用表示装置に利用した例を示すものである。
図７において、本実施例では、例えば車両走行距離が所定キロ数以上となった場合にオドトリップ信号（経時劣化度合いを示す信号に相当）を出力する手段が設けられており、このオドトリップ信号がＥＥＰＲＯＭ１３のアドレス端子Ａ８に対し、上位アドレス指定信号として与えられる構成となっている。この場合、ＥＥＰＲＯＭ１３においては、オドトリップ信号の非入力状態でデータマップＭＡＰ１が選択され、入力状態でデータマップＭＡＰ２が選択されるようになっている。
【００７３】
本実施例の場合、上記データマップＭＡＰ１、ＭＡＰ２にそれぞれ書き込まれるパルス幅データは、データマップＭＡＰ２側がデータマップＭＡＰ１側より全体的に大きい値となるように設定される。つまり、車両走行距離が比較的多い場合（ＥＬ表示パネル１の劣化進行度合いが相対的に大きい場合）において選択されるデータマップＭＡＰ２内のパルス幅データが、車両走行距離が比較的少ない場合（ＥＬ表示パネル１の劣化進行度合いが小さい場合）において選択されるデータマップＭＡＰ１内のパルス幅データより全体的に大きくなるように設定されている。
【００７４】
従って、本実施例によれば、ＥＬ表示パネル１の経時劣化が進行するのに応じて、各画素４に対し前記しきい値電圧以上の合成電圧が印加される時間が相対的に長くなるように制御されて、そのＥＬ表示パネル１の劣化が補償されることになるから、表示品質を長期間にわたって良好な状態に維持可能となる。
【００７５】
尚、本実施例においても、データマップＭＡＰ１、ＭＡＰ２に書き込むパルス幅データを設定する際には、前記図６に示した「発光画素数／輝度」特性を考慮することになる。また、本実施例では、ＥＬ表示パネル１の経時劣化度合いを示す信号としてオドトリップ信号を利用したが、ＥＬ表示パネル１の累計駆動時間が所定時間以上となった場合にトリガ信号を出力する手段を設け、そのトリガ信号をＥＬ表示パネル１の経時劣化度合いを示す信号として利用するなどの構成としても良い。
【００７６】
（第４の実施の形態）
図８には、前記第１実施例と同様の効果を奏する本発明の第４実施例が示されており、以下これについて第１実施例と異なる部分のみ説明する。
本実施例の場合、ＥＥＰＲＯＭ１３内の２種類のデータマップＭＡＰ１、ＭＡＰ２に書き込まれるパルス幅データは、第１実施例のようなデータ（所定の１ビットのみが「１」で他のビットが「０」となるモノパルス状の１２ビットデータ）ではなく、パルス幅そのものを示す数値データ（例えば８ビット）が書き込まれる。
【００７７】
ＥＥＰＲＯＭ１３においてアドレス指定されたパルス幅データは、そのデータ出力端子Ｄ０〜Ｄ７から信号発生手段１９が有するダウンカウンタ２０のデータ端子Ｄに与えられる。このダウンカウンタ２０は、クロック端子ＣＫにクロック発生回路１７′からのクロックパルスＰｃ′（例えば周期Ｔ＝０．２μＳ）を受けると共に、ロード端子Ｌに水平同期信号を受けるようになっており、その水平同期信号が立ち上がったときに、ＥＥＰＲＯＭ１３からのパルス幅データつまり数値データをロードすると共に、このようにロードした数値データをクロックパルスＰｃに同期してダウンカウントする。そして、ダウンカウンタ２０は、その計数値が「０」になったときに、出力端子Ｑからパルス状のキャリー信号を出力するものであり、このキャリー信号により信号処理回路１８内のＲ−Ｓフリップフロップ１８ａをリセットする構成となっている。
【００７８】
つまり、ＥＥＰＲＯＭ１３から出力されるパルス幅データが、例えば「０Ｃｈ」であった場合には、ダウンカウンタ２０は、クロックパルスＰｃ′が１２個入力されたタイミング（水平同期信号の立ち上がり後に６μＳが経過したタイミング）でキャリー信号を発生することになる。また、上記パルス幅データが例えば「１４ｈ」であった場合には、ダウンカウンタ２０は、クロックパルスＰｃ′が２０個入力されたタイミング（水平同期信号の立ち上がり後に１０μＳが経過したタイミング）でキャリー信号を発生することになる。
【００７９】
この場合、Ｒ−Ｓフリップフロップ１８ａは、水平同期信号の立ち上がりに同期してセットされて出力端子Ｑからハイレベル信号を出力すると共に、ダウンカウンタ２０からのキャリー信号が立ち上がるタイミングでリセットされて出力端子Ｑからローレベル信号を出力するものであり、その信号がハイレベルに反転する期間は、ＥＥＰＲＯＭ１３から出力されるパルス幅データに応じた時間となるように制御される。そして、ＮＡＮＤ回路１８ｂからは、水平同期信号がローレベル状態にあり且つフリップフロップ１８ａの出力がハイレベル信号に反転した期間のみローレベルのブランク信号ＢＬＫが出力される。
【００８０】
（第５の実施の形態）
図９には本発明の第５実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
本実施例においては、ＥＥＰＲＯＭ１３内の各データマップＭＡＰ１、ＭＡＰ２の各アドレスに対して、アップカウンタ１２の連続した所定範囲ずつの計数値を示すデータ（１走査当たりに発光する画素４の数に相当）と、この計数値データと対応されたパルス幅データとを書き込む構成としている。具体的には、図９の例では、データマップＭＡＰ１のアドレス「００１ｈ」には、アップカウンタ１２の計数値が「１」〜「２」にあることを表す計数値データ「０２ｈ」と、これに対応されたパルス幅データ「００４ｈ」が書き込まれ、アドレス「００２ｈ」には、アップカウンタ１２の計数値が「３」〜「５」にあることを表す計数値データ「０５ｈ」と、これに対応されたパルス幅データ「００８ｈ」が書き込まれるという状態になっている。
【００８１】
尚、本実施例においてデータマップＭＡＰ１、ＭＡＰ２に書き込まれたパルス幅データは、前記第１実施例と同様に、所定の１ビットのみが「１」で他のビットが「０」となるモノパルス状の１２ビットデータであるが、前記第４実施例のように、パルス幅そのものを示す数値データを書き込む構成としても良い。また、図９のデータマップＭＡＰ１、ＭＡＰ２中には、各計数値データに対応させて実際の計数値（発光画素数に相当）の例を括弧書きで示すと共に、各パルス幅データに対応させて実際の印加時間の例を括弧書きで示した。
【００８２】
上記ＥＥＰＲＯＭ１３においては、データマップＭＡＰ１、ＭＡＰ２のうち、例えば前記第１実施例と同様にアドレス指定されたデータマップ内のアドレスが、計数手段により計数された１走査当たりの発光画素数に応じて指定されたパルス幅データが読み出されるものであり、このパルス幅データに基づいた信号処理を例えば第１実施例と同様に行うことによりブランク信号ＢＬＫを作成する。
【００８３】
このような構成とした第５実施例によれば、ＥＥＰＲＯＭ１３内のデータマップＭＡＰ１、ＭＡＰ２には、それらの各アドレスにアップカウンタ１２の連続した所定範囲ずつの計数値と対応されたパルス幅データを書き込めば良いから、データ数を相対的に少なくできてＥＥＰＲＯＭ１３に必要な記憶容量を小さくできるようになる。
【００８４】
（その他の実施の形態）
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
例えば第１実施例において、ＥＬ表示パネル１の駆動電圧の大きさ及び駆動周波数の少なくとも一方をハード的な手段で複数段階に切り換える切換手段を設けることにより、そのＥＬ表示パネル１全体の輝度を調整可能な構成とした上で、ＥＥＰＲＯＭ１３に上記切換手段による切換状態に適した複数種類のデータマップを記憶しておき、制御回路８側において、それら複数のデータマップの中から上記切換手段による切換状態に適したデータマップを選択する構成とすることができる。
【００８５】
この構成によれば、切換手段によって、駆動周波数及び駆動電圧の少なくとも一方を複数段階に切り換えることによりＥＬ表示パネル１全体の輝度を容易に調整できるようになる。この場合、複数のデータマップの中から切換手段の切換状態に適したデータマップが選択されるようになるから、ＥＬ表示パネル１の表示状態が切り換えられた場合でも、シャドーイング現象に対し常に最適な補正制御を行い得るようになる。
【００８６】
上記した各実施例では、パルス幅データを記憶して成るデータマップＭＡＰ１、ＭＡＰ２を設け、そのデータマップＭＡＰ１、ＭＡＰ２を利用して走査電極２ａ、２ｂ及びデータ電極３に対する印加合成電圧のパルス幅を調節することによってシャドーイング現象に対する補正制御を行う構成としたが、その合成電圧の大きさを調節することにより補正制御を行う構成としても良い。この場合には、ＥＥＰＲＯＭ１３内に、アップカウンタ１２の計数範囲に対応した複数のアドレスと、走査電極２ａ、２ｂ及びデータ電極３に印加される合成電圧の大きさを示す複数段階の電圧値データとを予め対応付けたデータマップを記憶しておく。そして、アップカウンタ１２の計数結果により上記データマップから読み出された電圧値データに基づいて、走査電極２ａ、２ｂ及びデータ電極３に実際に印加する合成電圧の大きさを制御するための制御信号を発生する信号発生手段を設ける構成とする。
【００８７】
このように、データマップに電圧値データを記憶する場合、ＥＬ表示パネル１の駆動電圧のパルス幅及び駆動周波数の少なくとも一方をハード的な手段で複数段階に切り換える切換手段を設けることにより、そのＥＬ表示パネル１全体の輝度を調整可能な構成とした上で、ＥＥＰＲＯＭ１３に上記切換手段による切換状態に適した複数種類のデータマップを記憶しておき、制御回路８側において、それら複数のデータマップの中から上記切換手段による切換状態に適したデータマップを選択する構成とすることができる。
【００８８】
この構成によれば、切換手段によって、駆動周波数及び駆動電圧のパルス幅の少なくとも一方を複数段階に切り換えることによりＥＬ表示パネル１全体の輝度を容易に調整できるようになる。この場合、複数のデータマップの中から切換手段の切換状態に適したデータマップが選択されるようになるから、ＥＬ表示パネル１の表示状態が切り換えられた場合でも、シャドーイング現象に対し常に最適な補正制御を行い得るようになる。
【００８９】
上記した各実施例では、記憶手段としてデータ書き換え可能なＥＥＰＲＯＭを使用したが、ＥＰＲＯＭなどのような他のデータ書き換え可能な不揮発性メモリを利用することができる。また、記憶手段は必ずしもデータ書き換え可能な構成とする必要はなく、例えばＰＲＯＭのような不揮発性メモリを利用することも可能である。このようなＰＲＯＭを用いる場合には、当該ＰＲＯＭに対し、複数種類のパルス幅データ或いは電圧値データを記憶したデータマップを予め書き込んでおき、これを必要に応じて差し替える構成とすれば良い。
この構成によれば、表示パネルの仕様の変更や経時劣化による特性変化、或いは量産時の特性ばらつきなどがあった場合でも、そのＰＲＯＭの差し替えによって容易に対処することができる。
【００９０】
単純ドットマトリックス型のＥＬ表示パネル１を駆動対象としたが、走査電極及びデータ電極を備えたセグメント側のＥＬ表示パネルを駆動対象としても良く、また、他の形式のＥＬ表示パネルや液晶表示パネル或いはプラズマ表示パネルなどを駆動対象とすることもできる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す要部の電気的構成図
【図２】作用説明用のタイミングチャート
【図３】全体の電気的構成を概略的に示す図
【図４】ＥＬ素子の基本的な断面構造の模式図
【図５】本発明の第２実施例を示す図１相当図
【図６】１走査当たりの発光画素数と輝度との関係を示す特性図
【図７】本発明の第３実施例を示す図１相当図
【図８】本発明の第４実施例を示す図１相当図
【図９】本発明の第５実施例におけるデータマップの内容を示す図
【符号の説明】
１はＥＬ表示パネル、２ａは奇数走査電極、２ｂは偶数走査電極、３はデータ電極、４は画素（表示素子）、５、６は走査側ドライブＩＣ（走査電極駆動回路）、７はデータ側ドライバＩＣ（データ電極駆動回路）、８は制御回路、１２はアップカウンタ（計数手段）、１３はＥＥＰＲＯＭ（記憶手段）、１４はディップスイッチ（外部スイッチ）、１５は信号発生手段、１６はシフトレジスタ、１７はクロック発生回路、１８は信号処理回路、１８ａはＲ−Ｓフリップフロップ、１８ｂはＮＡＮＤ回路、１９は信号発生手段、２０はダウンカウンタ、１００はＥＬ素子、１０４は発光層（表示層）を示す。
【図１】
0004427839.tif 000002
【図２】
0004427839.tif 000003
【図３】
0004427839.tif 000004
【図４】
0004427839.tif 000005
【図５】
0004427839.tif 000006
【図６】
0004427839.tif 000007
【図７】
0004427839.tif 000008
【図８】
0004427839.tif 000009
【図９】
0004427839.tif 000010