(57)【特許請求の範囲】
【請求項１】
モータの回転位置を検出するホール素子と、
該ホール素子から取り出されたホール出力信号をコンパレートし矩形波状のコンパレート出力信号を発生させるコンパレータと、
前記コンパレータ出力信号をハイ・ロー対称の対称矩形波信号に変換する２分配回路と、
前記対称矩形波信号を夫々遅延させる第１遅延回路及び第２遅延回路と、
前記第１遅延回路で遅延された第１遅延矩形波信号を第２遅延回路の入力に加える第１補償用トランジスタと、
前記第２遅延回路で遅延された第２遅延矩形波信号を第１遅延回路の入力に加える第２補償用トタランジスタとよりなり、
前記第１及び第２補償用トランジスタは、前記対称矩形波信号のハイ・ローまたはロー・ハイ切換え時に前記対称矩形波信号と同一レベルの第１及び第２遅延矩形波信号を暫時加えることを特徴とするＦＧ信号のチャタリング防止回路。
【請求項２】
前記２分配回路はエミッタ・コレクタ路に夫々カレントミラー回路を構成するトランジスタＱ１９、Ｑ２１及びＱ２２、Ｑ２４が接続されたトランジスタＱ２５及びＱ２６とよりなり、トランジスタＱ２５のベースにはコンパレータよりのコンパレータ出力信号が加えられ、トランジスタＱ２６のベースには抵抗で分割された分割電圧が加えられ、前記コンパレータ出力信号と分割電圧とを比較し、一方のカレントミラー回路のトランジスタＱ２１から第１対称矩形波信号を取り出し、他方のカレントミラー回路のトランジスタＱ２４から第２対称矩形波信号を取り出すことを特徴とする請求項１に記載のＦＧ信号のチャタリング防止回路。
【請求項３】
前記第１遅延回路は２分配回路のトランジスタＱ２１からの信号がベースに加えられるトランジスタＱ３８とベースに抵抗が接続され前記トランジスタＱ３８の出力信号が加えられ遅延させるトランジスタＱ３７とよりなり、前記第２遅延回路は２分配回路のトランジスタＱ２４からの信号がベースに加えられるトランジスタＱ５５とベースに抵抗が接続され前記トランジスタＱ５５の出力信号が加えられ遅延させるトランジスタＱ３４とよりなることを特徴とする請求項１に記載のＦＧ信号のチャタリング防止回路。
【請求項４】
前記第１遅延回路のトランジスタＱ３７で遅延された第１遅延矩形波信号を第２補償用トランジスタ５ｂのベースに加え、前記第２補償用トランジスタ５ｂの出力信号を第２遅延回路のトランジスタＱ５５のベースに加え、前記第２遅延回路のトランジスタＱ３４で遅延された第２遅延矩形波信号を第１補償用トランジスタ５ａのベースに加え、前記第１補償用トランジスタ５ａの出力信号を第１遅延回路のトランジスタＱ３８のベースに加えたことを特徴とする請求項３に記載のＦＧ信号のチャタリング防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ファンモータ等のＤＣモータにおいて回転数の検知及び制御に用いられるＦＧ信号のチャタリング防止回路に関する。
【０００２】
【従来の技術】
ファンモータ等に使用されるＤＣモータにおいて、ホール素子でモータの回転位置を検出し、ホール素子より取出されたホール出力信号をコンパレータでコンパレートし矩形波状のコンパレータ出力信号に変換し、前記コンパレータ出力信号よりモータ回路の出力トランジスタを制御する制御信号を取出し、多相の制御信号を形成してモータ回路の出力トランジスタを順次ＯＮ／ＯＦＦさせて、駆動コイルに駆動電流を流しモータを回転している。
【０００３】
前記ホール素子より取出されたホール出力信号をコンパレートしたコンパレータ出力信号から前記制御信号を取出すと共にＦＧ信号を取出し、該ＦＧ信号にてモータの回転数をフィードバックし、モータの回転数の検知及び制御する。
【０００４】
しかし前記ホール素子から取出されるホール出力信号にノイズが含まれるため、ＦＧ信号のローレベルからハイレベルあるいはハイレベルからローレベルに切り替わるときチャタリングを発生し、正確にモータの回転数の制御ができない。
【０００５】
前記チャタリングを防止する以下の方法で対策をしている。
▲１▼前記コンパレータにヒステリシスをかけていた。
▲２▼配線的には、他信号波形（特に逆相信号波形のノイズ）がのりづらい様に、ホール素子の出力からコンパレータ（モータドライバＩＣ）までの配線が短くなるように配置、配線する。
▲３▼コンパレータ入力の隣接ピンについては、同相になるように配置する。
▲４▼ホール素子入力間にコンデンサを入れ、ノイズに対して同期させる。
【０００６】
【発明が解決するための課題】
しかしながらホール素子がゼロクロスする点は、モータのコイル駆動の相を切り替え点でもあるため、上記対策を加えても十分に対策がとれない。特にセット及び制御基板の小型化に伴ない、他の配線からの影響を受け易くなっており、ホール素子のゼロクロス点つまりＦＧ出力信号のローレベルからハイレベルあるいはハイレベルからローレベルに切り替わるとき点でチャタリングが発生し易い。
【０００７】
【課題を解決するための手段】
本発明はモータの回転位置を検出するホール素子から取り出されたホール出力信号をコンパレータでコンパレートし矩形波状のコンパレート出力信号を発生させ、前記コンパレータ出力信号を２分配回路でハイ・ロー対称の対称矩形波信号に変換し、前記対称矩形波信号を第１遅延回路及び第２遅延回路で各々遅延させ、前記第１遅延回路で遅延された第１遅延矩形波信号を第１補償トランジスタを介し第２遅延回路の入力に加え、前記第２遅延回路で遅延された第２遅延矩形波信号を第２補償トランジスタを介し第１遅延回路の入力に加えＦＧ信号のチャタリング防止する。
【０００８】
【発明の実施の形態】
図１において、１はモータの回転位置を検出するホール素子、２は前記ホール素子１から検出されたホール出力信号Ｈ１、Ｈ２をコンパレートするコンパレータで矩形波状のコンパレータ出力信号Ｋを取出す。３は２分配回路で、前記コンパレータ２でコンパレートされたコンパレータ出力信号を２分配しハイ・ロー対称の対称矩形波信号Ｓ１、Ｓ２を形成する。
【０００９】
４ａ、４ｂは前記２分配された対称矩形波信号Ｓ１、Ｓ２を遅延する第１及び第２遅延回路、５ａ、５ｂは前記遅延された第１及び第２遅延矩形波信号Ｔ１、Ｔ２を相手方にたすき掛けするための第１及び第２補償用トランジスタ、６はＦＧ信号を取出すための出力トランジスタである。
【００１０】
図３に従って説明すると、モータが回転するとホール素子１からホール出力信号Ｈ１、Ｈ２を発生する。前記ホール出力信号Ｈ１、Ｈ２にはノイズが乗っており、ゼロクロス点においてチャタリングを発生する。
【００１１】
前記ホール出力信号Ｈ１、Ｈ２はコンパレータ２に加えられ基準電圧と比較されコンパレータ出力信号Ｋを発生するが、前記ホール出力信号Ｈ１、Ｈ２にはチャタリングが含まれるため、ローレベルからハイレベルあるいはハイレベルからローレベルに切り替わるときチャタリングを発生する。
【００１２】
前記コンパレータ出力信号Ｋは２分配回路３に加えられてハイ・ロー対称の対称矩形波信号Ｓ１、Ｓ２に変換されて第１及び第２遅延回路４ａ、４ｂに加えられ遅延される。前記第１遅延回路４ａで遅延された第１遅延矩形波形信号Ｔ１は第１補償用トランジスタ５ａのベースに加えられ，前記第１補償用トランジスタ５ａのコレクタよりの出力信号は相手方第２遅延回路４ｂの入力側に加えられる。
【００１３】
同様に前記第２延回路４ｂで遅延された第２遅延矩形波形信号Ｔ２は第２補償用トランジスタ５ｂのベースに加えられる。そして前記第２補償用トランジスタ５ｂのコレクタより取出される出力信号は相手方第１遅延回路４ａの入力側に加えられる。
【００１４】
このように遅延された第１及び第２遅延矩形波信号Ｔ１、Ｔ２を相手方の入力側にたすきがけすることにより、ハイレベルからローレベルに切り替わるときにハイレベルの状態を暫時保持し、またローレベルからハイレベルに切り替わるときにローレベルの状態を暫時保持するため短時間のノイズによる誤信号は受け付けないようにする。
【００１５】
前記誤信号を受け付けないようにした信号、即ちチャタリングが除去された第１及び第２遅延回路４ａ、４ｂより第１及び第２遅延矩形波信号のうち一方の第１遅延回路４ａから取り出された遅延矩形波信号４ｂは出力トランジスタ６のベースに加えられ、該出力トランジスタ６のベースからＦＧ信号を取り出し、モータの回転数の検知あるいは制御に使用される。
【００１６】
図２は本発明のＦＧ信号のチャタリング防止回路の具体的な回路図である。コンパレータ１はカレントミラー回路を構成するトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、前記カレントミラー回路に接続されたトランジスタＱ６、Ｑ９、ベースがホール素子１に接続されエミッタが前記各トランジスタＱ６、Ｑ９のベースに接続されたトランジスタＱ１０、Ｑ１１、前記トランジスタＱ６、Ｑ９に接続されたトランジスタＱ１４、Ｑ１５及びトランジスタＱ１６、Ｑ１７、Ｑ１８よりなり、トランジスタＱ１には定電流源８が接続されている。
【００１７】
２分配回路３は各カレントミラー回路を構成するトランジスタＱ１９、Ｑ２１、Ｑ２２、Ｑ２４、前記トランジスタＱ１８のコレクタにベースが接続されたトランジスタＱ２５、ベースに分割抵抗Ｒ３及びＲ４が接続されエミッタが前記トランジスタＱ２５のエミッタに接続されたトランジスタＱ２６、接続したトランジスタＱ２５、Ｑ２６のエミッタに接続されたトランジスタＱ２７及びトランジスタＱ２８、前記トランジスタＱ２１、Ｑ２４に夫々接続されたトランジスタＱ３０、Ｑ３１、Ｑ３２よりなる。
【００１８】
第１遅延回路４ａはベースに抵抗Ｒ６が接続され、且つ前記２分配回路３のトランジスタＱ２１の出力信号がトランジスタＱ３８を介して加えられるトランジスタＱ３７よりなる。
【００１９】
第２遅延回路４ｂはベースに抵抗Ｒ７が接続され、且つ前記２分配回路３のトランジスタＱ２４の出力信号がトランジスタＱ５５を介して加えられるトランジスタＱ３４よりなる。
【００２０】
第２遅延回路４ｂの前記トランジスタＱ３４のコレクタは第１補償用トランジスタ５ａのベースに接続され、該第１補償用トランジスタ５ａのコレクタは第１遅延回路４ａの前記トランジスタＱ３８に接続され、第２遅延回路４ｂの出力信号が第１遅延回路４ａの入力側に加えられ、また第１遅延回路４ａの前記トランジスタＱ３７のコレクタは第２補償用トランジスタ５ｂのベースに接続され、該第２補償用トランジスタ５ｂのコレクタは第２遅延回路４ｂの前記トランジスタＱ５５に接続され、第１遅延回路４ａの出力信号が第２遅延回路４ｂの入力側に加えられる。
【００２１】
前述の回路において、ホール素子１で発生されたホール出力信号Ｈ１、Ｈ２はコンパレータ２のトランジスタＱ１０、Ｑ１１に加えられ、差動回路でＨ１とＨ２の信号を比較される。比較し得た結果をトランジスタＱ１６に加え、トランジスタＱ１８より矩形波状のコンパレータ出力信号Ｋと取り出す。
【００２２】
取り出されたコンパレータ出力信号Ｋは２分配回路３のトランジスタＱ２５に加えられ、トランジスタＱ２６のベースに接続された抵抗Ｒ３、Ｒ４で分割された分割電圧Ｂと比較される。
【００２３】
トランジスタＱ２５のベースに加えられたコンパレータ出力信号ＫがトランジスタＱ２６のベースに加えられた分割電圧Ｂより大きいときは、トランジスタＱ２５がＯＮし、トランジスタＱ１９及びＱ２１に電流が流れトランジスタＱ３８へ対称矩形波信号Ｓ１のハイレベル部分が取り出される。  トランジスタＱ２５のベースに加えられたコンパレータ出力信号ＫがトランジスタＱ２６のベースに加えられた分割電圧Ｂより小さいときは、トランジスタＱ２６がＯＮしトランジスタＱ２２及びＱ２４に電流が流れトランジスタＱ５５へ対称矩形波信号Ｓ２のハイレベル部分が取り出される。従って図３に示すハイ・ロー対称の対称矩形波信号Ｓ１及び対称矩形波信号Ｓ２が２分配回路３より取り出される。
【００２４】
前記２分配回路３のトランジスタＱ２１のコレクタから取り出された対称矩形波信号Ｓ１は第１遅延回路４ａのトランジスタＱ３８のベースに加えられ、その出力信号はトランジスタＱ３７に加えられる。前記対称矩形波信号Ｓ１がハイレベルのときトランジスタＱ３８がＯＮしそれに伴ないトランジスタＱ３７がＯＮするが、トランジスタＱ３７は対称矩形波信号Ｓ１がハイレベルからローレベルになっても数μ秒ＯＮし続けるため、トランジスタＱ３７のコレクタから遅延された第１遅延矩形波信号Ｔ１が取り出される。
【００２５】
また  前記２分配回路３のトランジスタＱ２４のコレクタから取り出された対称矩形波信号Ｓ２は遅延回路４ｂのトランジスタＱ５５のベースに加えられ、その出力信号はトランジスタＱ３４に加えられる。前記対称矩形波信号Ｓ２がハイレベルのときトランジスタＱ５５がＯＮしそれに伴ないトランジスタＱ３４がＯＮするが、トランジスタＱ３４は対称矩形波信号Ｓ２がハイレベルからローレベルになっても数μ秒ＯＮし続けるため、トランジスタＱ３７のコレクタから遅延された第２遅延矩形波信号Ｔ２が取り出される。
【００２６】
前記トランジスタＱ３７のコレクタから取り出された第１遅延矩形波信号Ｔ１は第２補償用トランジスタ５ｂのベースに加えられ、該第２補償用トランジスタ５ｂのコレクタから取り出された出力信号は前記第２遅延回路４ｂのトランジスタＱ５５のベースに加えられる。
【００２７】
今前記第１遅延矩形波信号Ｔ１はハイレベルからローレベルになり、トランジスタＱ５５に加わる対称矩形波信号Ｓ２がローレベルからハイレベルになったとする。前記第１遅延矩形波信号Ｔ１はハイレベルからローレベルになるときに遅延を生じるため、トランジスタＱ５５に加わる対称矩形波信号Ｓ２がハイレベルとなっても第２補償用トランジスタ５ｂのベースに加わる第１遅延矩形波信号Ｔ１はハイレベルのままであるため対称矩形波信号Ｓ２を抑える。従って対称矩形波信号Ｓ２の切り替え時にチャタリングがあっても抑制される。
【００２８】
同様に前記トランジスタＱ３４のコレクタから取り出された第２遅延矩形波信号Ｔ２は第１補償用トランジスタ５ａのベースに加えられ、該第１補償用トランジスタ５ａのコレクタから取り出された出力信号は前記第１遅延回路５ａのトランジスタＱ３８のベースに加えられる。
【００２９】
前記第２遅延矩形波信号Ｔ２はハイレベルからローレベルになり、トランジスタＱ３８に加わる対称矩形波信号Ｓ１がローレベルからハイレベルになったとする。前記第２遅延矩形波信号Ｔ２はハイレベルからローレベルになるときに遅延を生じるため、トランジスタＱ３８に加わる対称矩形波信号Ｓ１がハイレベルとなっても第１補償用トランジスタ５ａのベースに加わる第２遅延矩形波信号Ｔ２はハイレベルのままであるため対称矩形波信号Ｓ１を抑え，対称矩形波信号Ｓ２の切り替え時発生するチャタリングを抑制する。
【００３０】
前記チャタリングが抑制された第１遅延回路４ａからの第１遅延矩形波信号Ｔ１は出力トランジスタ６に加えられ、該出力トランジスタ６よりＦＧ信号を取り出す。
【００３１】
このように、トランジスタＱ３７のコレクタから取り出された第１遅延矩形波信号Ｔ１は第２補償用トランジスタ５ｂを介して前記第２遅延回路４ｂのトランジスタＱ３４に加えられ、また前記トランジスタＱ３４のコレクタから取り出された第２遅延矩形波信号Ｔ２は第１補償用トランジスタ５ａを介して第１遅延回路４ａの前記トランジスタＱ３７のベースに加えられ、遅延矩形波信号がハイレベルからローレベルに切り替わるときにハイレベルの状態を暫時保持し、またローレベルからハイレベルに切り替わるときにローレベルの状態を暫時保持するため短時間のノイズによる誤信号は受け付けないようにされる。
【００３２】
【発明の効果】
本発明のＦＧ信号のチャタリング防止回路は出力信号を２分配回路でハイ・ロー対称の対称矩形波信号を形成し、前記対称矩形波信号を遅延し得た遅延矩形波信号で相手方の遅延矩形波信号がハイレベルからローレベルに切り替わるときにハイレベルの状態を暫時保持し、またローレベルからハイレベルに切り替わるときにローレベルの状態を暫時保持するため、短時間のノイズによる誤信号は抑制されチャタリングを防止できる。
【図面の簡単な説明】
【図１】本発明のＦＧ信号のチャタリング防止回路を示すブロック図である。
【図２】本発明のＦＧ信号のチャタリング防止回路を示す回路図である。
【図３】本発明のＦＧ信号のチャタリング防止回路における各部分の波形図である。
【符号の説明】
１    ホール素子
２    コンパレータ
３    ２分配回路
４ａ  第１遅延回路
４ｂ  第２遅延回路
５ａ  第１補償用トランジスタ
５ｂ  第２補償用トランジスタ
６    出力トランジスタ
【図１】
0004573401.tif 000002
【図２】
0004573401.tif 000003
【図３】
0004573401.tif 000004