(57)【特許請求の範囲】
【請求項１】
基板の一主面に配設された複数本の信号線及びこの信号線と交差するように配設された複数本の走査線と、
前記信号線及び走査線の交差部に設けらたスイッチ素子と、
前記信号線の配設端近傍の前記基板の縁端部に設けられ、外部から加えられるクロック信号及びスタート信号に基づいて同期信号を生成する回路、前記同期信号を伝送する同期信号バス群、それぞれ外部から加えられる正極性及び負極性のビデオ信号をそれぞれ伝送するビデオバス群、前記基板の一主面に成膜された活性層にソース領域、ゲート領域及びドレイン領域が一つの前記信号線に対応させて２組形成され、かつ、前記活性層に絶縁膜が積層されると共に、この絶縁膜に形成されたコンタクトホールを介して前記各ドレイン領域が対応する前記信号線に接続され、前記各ソース領域が所定の極性のビデオ信号を伝送する前記ビデオバスに接続され、前記各ゲート領域に対応して配設された前記絶縁膜上のゲート電極が所定の前記同期信号バスに接続されたＮチャネルＴＦＴ及びＰチャネルＴＦＴでなるアナログスイッチ対を含んでなる信号線駆動回路と、を備えた液晶表示装置において、
前記アナログスイッチ対を構成する前記ＮチャネルＴＦＴ及びＰチャネルＴＦＴのドレイン領域を隣接させて形成し、かつ、これらのドレイン領域に跨がる共通のコンタクトホールを用いて、前記各ドレイン領域を前記信号線に接続したことを特徴とする液晶表示装置。
【請求項２】
前記各ドレイン領域に跨る共通のコンタクトホールの開口面積を、前記ＰチャネルＴＦＴ及びＮチャネルＴＦＴの各ソースが前記ビデオバスに接続されるコンタクトホールの開口面積の２倍以上としたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
基板の一主面に配設された複数本の信号線及びこの信号線と交差するように配設された複数本の走査線と、
前記信号線及び走査線の交差部に設けられたスイッチ素子と、
前記信号線の配設端近傍の前記基板の縁端部に設けられ、外部から加えられるクロック信号及びスタート信号に基づいて同期信号を生成する回路、前記同期信号を伝送する同期信号バス群、それぞれ外部から加えられる正極性及び負極性のビデオ信号をそれぞれ伝送するビデオバス群、前記基板の一主面に成膜された活性層にソース領域、ゲート領域及びドレイン領域が一つの前記信号線に対応させて２組形成され、かつ、前記活性層に絶縁膜が積層されると共に、この絶縁膜に形成されたコンタクトホールを介して前記各ドレイン領域が対応する前記信号線に接続され、前記各ソース領域が所定の極性のビデオ信号を伝送する前記ビデオバスに接続され、前記各ゲート領域に対応して配設された前記絶縁膜上のゲート電極が所定の前記同期信号バスに接続されたＮチャネルＴＦＴ及びＰチャネルＴＦＴでなるアナログスイッチ対を含んでなる信号線駆動回路と、を備えた液晶表示装置において、
前記アナログスイッチ対を構成する前記ＮチャネルＴＦＴ及びＰチャネルＴＦＴのドレイン領域を、凹凸部が相互に歯合するように隣接させて形成し、各凸領域に形成したコンタクトホールを用いて、前記各ドレインを対応する前記信号線に接続したことを特徴とする液晶表示装置。
【請求項４】
前記各凸領域に形成したコンタクトホールが、連通する溝でなることを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板の一主面に、複数本の信号線と複数本の走査線とがマトリクス状に配設され、信号線と走査線の各交差点付近にスイッチ素子が設けられ、かつ、基板の一主面の縁端部に信号電圧を供給する駆動回路が一体的に設けられた液晶表示装置に関する。
【０００２】
【従来の技術】
ワープロ、パーソナルコンピュータ及び携帯用テレビなどでは、薄型で軽量の表示装置が広く用いられている。特に、液晶表示装置は、薄型、軽量及び低消費電力化が容易なことから、盛んに開発が行われており、高解像度で大画面サイズの液晶表示装置が比較的低価格で入手できるようになってきた。
【０００３】
液晶表示装置の中でも、信号線と走査線の各交差点付近にＴＦＴ（Thin Film Transistor）を配置したアクティブマトリクス型の液晶表示装置は、発色性に優れ、残像が少ないことから、今後、液晶表示装置の主流になると考えられている。この液晶表示装置を小型化するために、画素アレイ基板上に駆動回路を一体的に形成する製造プロセスの開発も盛んに行われている。
【０００４】
図８は画素アレイ基板上に設けられた信号線駆動回路の概略構成図である。なお、走査線駆動回路は本発明に直接的に関係しないので省略してある。図８において、信号線３１１，３１２，…のうち、例えば、信号線３１１に対応してＮチャネルＴＦＴでなるアナログスイッチＳＷ１０１と、ＰチャネルＴＦＴでなるアナログスイッチ２０１とが設けられ、信号線３１２に対応してＮチャネルＴＦＴでなるアナログスイッチＳＷ１０２と、ＰチャネルＴＦＴでなるアナログスイッチＳＷ２０２とが設けられ、それぞれ各信号線に対応するアナログスイッチ対を構成している。
【０００５】
これらのアナログスイッチ対のうち、アナログスイッチＳＷ１０１を構成するＮチャネルＴＦＴと、アナログスイッチＳＷ２０１を構成するＰチャネルＴＦＴは図面の横方向、すなわち、信号線３１１，３１２，…が配設される方向に並べて形成され、各ＴＦＴのドレインからそれぞれ導出された配線端が相互に結合されると共に、信号線３１１に接続されており、ＮチャネルＴＦＴのソースから導出される配線はビデオバス１０２に接続され、ＰチャネルＴＦＴのソースから導出される配線はビデオバス１０１に接続されている。また、アナログスイッチＳＷ１０２及び２０２を構成するＴＦＴも同様に接続されている。また、アナログスイッチＳＷ１０１を構成するＮチャネルＴＦＴのゲートは同期信号バス１３２に、アナログスイッチＳＷ２０１を構成するＰチャネルＴＦＴのゲートは同期信号バス１３３にそれぞれ接続されている。同様に、アナログスイッチＳＷ１０２を構成するＮチャネルＴＦＴのゲートは同期信号バス１３４に、アナログスイッチＳＷ２０２を構成するＰチャネルＴＦＴのゲートは同期信号バス１３１にそれぞれ接続されている。
【０００６】
図９（ａ），（ｂ）はアナログスイッチＳＷ１０１を構成するＮチャネルＴＦＴ及びアナログスイッチＳＷ２０１を構成するＰチャネルＴＦＴの主要素の構成を示す平面図及び縦断面図であり、特に、図９（ａ）は図９（ｂ）に示す上部すなわち対向基板側の一部の要素を除去し、製造工程におけるコンタクトホールを強調して示したものである。ここで、９０１は基板、９１１は活性層、９０６はゲート絶縁膜、９０８は層間絶縁膜、９１０はパッシベーション膜であり、９０７はゲート電極、９０９はソース・ドレイン電極である。図９（ａ）にはゲート幅方向（図面の縦方向）に複数個配置されるソース・ドレイン電極９０９用のコンタクトホール９２１，９２２が示され、これらのコンタクトホール９２１，９２２は寸法の略等しい正方形をなし、ゲート幅方向に等間隔で４個設けられている。
【０００７】
【発明が解決しようとする課題】
ところで、上述したように、画素アレイ基板上に駆動回路を一体的に形成する液晶表示装置は、信号線や走査線を駆動する駆動回路をガラス基板上に形成できるため、高精細パネルの製造が可能となり、高精細化への研究、開発が盛んに行われている。例えば、例えは、１０．４インチＸＧＡ（extended graphics arrays）、８．４インチＳＶＧＡ（super video graphics arrays）などは、ドット ピッチが約７０μｍであるため、図８に示すように、アナログスイッチ対を構成するＮチャネルＴＦＴと、ＰチャネルＴＦＴとを信号線３１１，３１２，…が配設される方向に並べて形成することが可能である。しかしながら、４インチＶＧＡ（video graphics arrays）のように、ドットピッチを約５５μｍにしようと すると、アナログスイッチ対を構成するＮチャネルＴＦＴと、ＰチャネルＴＦＴとを信号線３１１，３１２，…が並設される方向に並べて形成することが不可能となり、例えば、図１０に示すように、アナログスイッチ対毎に、ＮチャネルＴＦＴと、ＰチャネルＴＦＴとを信号線の長手方向に、ゲート幅Ｗの分だけずらして配置し、ドレインどうしを直線状の配線しなければならなくなる。
【０００８】
これによって、信号線駆動回路が占める額縁部の寸法が少なくともゲート幅Ｗの分だけ増加してしまい、これが商品価値を落としてしまうことがあった。換言すれば、アナログスイッチとしてのＴＦＴの大きさが、高精細化の限界を決めてしまうという問題があった。
【０００９】
本発明は、上記の課題を解決するためになされたもので、額縁部の寸法を増大させることなく、高精細化を実現することのできる液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に係る発明は、
基板の一主面に配設された複数本の信号線及びこの信号線と交差するように配設された複数本の走査線と、
信号線及び走査線の交差部に設けられたスイッチ素子と、
信号線の配設端近傍の基板の縁端部に設けられ、外部から加えられるクロック信号及びスタート信号に基づいて同期信号を生成する回路、同期信号を伝送する同期信号バス群、それぞれ外部から加えられる正極性及び負極性のビデオ信号をそれぞれ伝送するビデオバス群、基板の一主面に成膜された活性層にソース領域、ゲート領域及びドレイン領域が一つの信号線に対応させて２組形成され、かつ、活性層に絶縁膜が積層されると共に、この絶縁膜に形成されたコンタクトホールを介して各ドレイン領域が対応する信号線に接続され、各ソース領域が所定の極性のビデオ信号を伝送するビデオバスに接続され、各ゲート領域に対応して配設された絶縁膜上のゲート電極が所定の同期信号バスに接続されたＮチャネルＴＦＴ及びＰチャネルＴＦＴでなるアナログスイッチ対を含んでなる信号線駆動回路と、を備えた液晶表示装置において、
アナログスイッチ対を構成するＮチャネルＴＦＴ及びＰチャネルＴＦＴのドレイン領域を隣接させて形成し、かつ、これらのドレイン領域に跨がる共通のコンタクトホールを用いて、各ドレイン領域を信号線に接続したことを特徴としている。
【００１１】
請求項２に係る発明は、請求項１に記載の液晶表示装置において、各ドレイン領域に跨る共通のコンタクトホールの開口面積を、ＰチャネルＴＦＴ及びＮチャネルＴＦＴの各ソースがビデオバスに接続されるコンタクトホールの開口面積の２倍以上としたことを特徴としている。
【００１２】
請求項３に係る発明は、
基板の一主面に配設された複数本の信号線及びこの信号線と交差するように配設された複数本の走査線と、
信号線及び走査線の交差部に設けられたスイッチ素子と、
信号線の配設端近傍の基板の縁端部に設けられ、外部から加えられるクロック信号及びスタート信号に基づいて同期信号を生成する回路、同期信号を伝送する同期信号バス群、それぞれ外部から加えられる正極性及び負極性のビデオ信号をそれぞれ伝送するビデオバス群、基板の一主面に成膜された活性層にソース領域、ゲート領域及びドレイン領域が一つの信号線に対応させて２組形成され、かつ、活性層に絶縁膜が積層されると共に、この絶縁膜に形成されたコンタクトホールを介して各ドレイン領域が対応する信号線に接続され、各ソース領域が所定の極性のビデオ信号を伝送するビデオバスに接続され、各ゲート領域に対応して配設された絶縁膜上のゲート電極が所定の同期信号バスに接続されたＮチャネルＴＦＴ及びＰチャネルＴＦＴでなるアナログスイッチ対を含んでなる信号線駆動回路と、を備えた液晶表示装置において、
アナログスイッチ対を構成するＮチャネルＴＦＴ及びＰチャネルＴＦＴのドレイン領域を、凹凸部が相互に歯合するように隣接させて形成し、各凸領域に形成したコンタクトホールを用いて、各ドレインを対応する信号線に接続したことを特徴としている。
【００１３】
請求項４に係る発明は、請求項３に記載の液晶表示装置において、各凸領域に形成したコンタクトホールが、連通する溝でなることを特徴とするものである。
【００１４】
【発明の実施の形態】
以下、本発明を図面に示す好適な実施形態に基づいて詳細に説明する。
【００１５】
図１は本発明に係る液晶表示装置の全体構成を部分的にブロックで示した回路図である。この回路図は８相４分割駆動の液晶表示装置を示している。ここで、基板の一主面の上端部に信号線駆動回路２０１が、左端部に走査線駆動回路３０１がそれぞれ配置され、信号線３１１，３１２，…，３３４、走査線４０１，４０２，…、及びその交差部にそれぞれ形成されたスイッチ素子としてのＴＦＴ５０１，…が一体的に集積化されてマトリクスアレイ基板を形成している。また、このマトリクスアレイ基板と一定の距離だけ離隔するように対向配置された対向電極８０１を有する対向基板との間に液晶層７０１が保持されて液晶表示装置の主要部となる液晶表示素子が構成される。この場合、本発明に直接的に関係する信号線駆動回路２０１を回路図で示したが、走査線駆動回路３０１は本発明に直接関係しないのでブロックで示してある。
【００１６】
信号線駆動回路２０１は、主に、シフトレジスタＳＲ１１，ＳＲ２１，…と、インバータＮ１を含む極性反転回路と、これら二つの回路の出力を入力とするノア回路ＮＯＲ１１，ＮＯＲ１２及びその出力経路に極性反転やバッファとして接続されるインバータＮ１１〜Ｎ１５を介して同期信号が加えられる同期信号バス１３１〜１３４と、外部から映像信号が印加されるビデオバス１０１〜１２４と、同期信号バス１３１〜１３４のいずれかにそれぞれゲートが接続され、ビデオバス１０１〜１２４のいずれかにそれぞれソースが接続され、信号線３１１〜３２４にドレインが共通接続されたアナログスイッチＳＷ１０１，ＳＷ１０２，…，ＳＷ１２４及びアナログスイッチＳＷ２０１，ＳＷ２０２，…ＳＷ２２４とで構成されている。このうち、アナログスイッチＳＷ１０１及びＳＷ２０１、アナログスイッチＳＷ１０２及びＳＷ２０２、…、アナログスイッチＳＷ１２４及びＳＷ２２４がそれぞれ前述したアナログスイッチ対を構成している。
【００１７】
図２は信号線駆動回路２０１の概略動作を説明するためのタイムチャートである。ここで、図２（ａ）に示すスタート信号ＸＳＴと図２（ｂ）に示すクロック信号ＸＣＫ１（ＸＣＫ２はＸＣＫ１を反転したものであるため省略する）が加えられと、シフトレジスタＳＲ１１，ＳＲ２１，ＳＲ３１，ＳＲ４１から、図２（ｃ）に示すように、順次クロック信号の１周期分だけＨレベルとなる同期信号が出力され、極性信号ＰＯＬによって１フレーム毎に極性が変化する合計４種類の同期信号が同期信号バス１３１〜１３４に分配される。これらの同期信号はアナログスイッチＳＷ１０１，ＳＷ１０２，…，ＳＷ１２４及びアナログスイッチＳＷ２０１，ＳＷ２０２，…ＳＷ２２４を構成するＴＦＴの各ゲートに加えられる。また、これらの同期信号に同期して、図２（ｄ）に示すビデオ信号がビデオバス１０１〜１２４を介してアナログスイッチＳＷ１０１，ＳＷ１０２，…，ＳＷ１２４及びアナログスイッチＳＷ２０１，ＳＷ２０２，…ＳＷ２２４を構成するＴＦＴの各ソースに加えられる。これにより、ＮチャネルＴＦＴのソースに負極性のビデオ信号が供給され、ＰチャネルＴＦＴのソースに正極性のビデオ信号が供給され、さらに、ＮチャネルＴＦＴのゲートに正極性の同期信号が伝送され、ＰチャネルＴＦＴのゲートに負極性の同期信号が伝送され、この結果、極性信号ＰＯＬの変化に応じて１フレーム毎に極性が反転するビデオ信号が信号線３１１〜３２４に供給される。
【００１８】
図３は本発明に係る液晶表示装置の第１の実施形態の概略構成図であり、図中、従来装置を示す図８と同一の要素には同一の符号を付してその説明を省略する。この実施形態はアナログスイッチ対毎に、すなわち、アナログスイッチＳＷ１０１，ＳＷ２０１、アナログスイッチＳＷ１０２，ＳＷ２０２、…アナログスイッチＳＷ１２４，ＳＷ２２４を構成するＮチャネルＴＦＴ及びＰチャネルＴＦＴのドレイン領域を隣接させて形成し、かつ、これらのドレイン領域に跨がる共通のコンタクトホールを用いて、各ドレイン部を信号線３１１〜３２４に接続したものである。
【００１９】
図４（ａ），（ｂ）はアナログスイッチＳＷ１０１，ＳＷ１０２を構成するＮチャネルＴＦＴ及びＰチャネルＴＦＴの各ドレイン領域の詳細な構成を示す平面図及び縦断面図であり、特に、図４（ａ）は図４（ｂ）に示す上部すなわち対向基板側の一部の要素を除去し、製造工程におけるコンタクトホールを強調して示したものである。ここで、９０１は基板、９１１は活性層、９０６はゲート絶縁膜、９０８は層間絶縁膜、９１０はパッシベーション膜であり、９０７はゲート電極、９０９はソース電極、９０９Ａはドレイン電極である。図４（ａ）にはゲート幅方向に複数個配置されるソース９０９及びドレイン電極９０９Ａ用のコンタクトホール９２１，９２２の形状及びその配置例が示されている。
【００２０】
ここで、コンタクトホール９２２はコンタクトホール９２１と比較して図面の横幅方向に２倍の長さを有し、かつ、アナログスイッチＳＷ１０１を構成するＮチャネルＴＦＴのドレイン領域、すなわち、ｎ型領域９０２と、アナログスイッチＳＷ２０１を構成するＰチャネルＴＦＴのドレイン領域、すなわち、ｐ型領域９０５とに均等に跨るように形成されている。そして、コンタクトホール９２１にソース電極９０９が形成され、コンタクトホール９２２にドレイン電極９０９Ａが形成される。
【００２１】
このような構成を採用することによって、アナログスイッチ対の幅を短縮すると共に、ドットピッチを約５５μｍに短縮することができ、額縁部の寸法を増大させることなく、高精細化を実現することができる。
【００２２】
ここで、図４に示した第１の実施形態の主要部の製造工程について説明する。
【００２３】
先ず、ＳiＯ2及びＳiＮxを積層したアンダーコート付きガラス基板９０１上にＣＶＤ（Chemical Vapour Deposion）法によりアモルファスＳi 膜を成膜し、エキシマレーザーアニールによりポリシリコン化した後、パターニングを行ってＴＦＴの活性層９１１とする。次に、基板９０１の全面にＣＶＤ法によりゲート絶縁膜９０６を成膜した後、ＭoＷ膜を成膜し、この状態でパターニングを行って ＴＦＴのゲート電極９０７を形成する。続いて、ＣＶＤ法により層間絶縁膜９０８を成膜した後、コンタクトホール９２１，９２２を開口する。
【００２４】
次に、Ｍo，Ａl，Ｍoの順に３層構造に成膜し、パターニングを行ってソース 電極９０９及びドレイン電極９０９Ａを形成する。次にパッシベーション膜９１０を成膜する。ここで、活性層９１１は、イオンドーピング法により不純物が注入されている。図中、９０２はｎ型領域、９０３はオン電流の低下を防止するＬＤＤ（Lightly Doped Drain）領域、９０４は真性半導体（Intrinsic semiconduter）領域、９０５はｐ型領域である。図面の中央部分で隣接するｎ型領域９０ ２及びｐ型領域９０５は、信号線に接続するための配線とコンタクトをとるためのドレイン部であり、コンタクトホール９２２がｎ型領域９０２及びｐ型領域９０５に共通に使用されている。
【００２５】
かくして、アナログスイッチ対を構成するＮチャネルＴＦＴ及びＰチャネルＴＦＴのドレイン領域を隣接させ、これらのドレイン領域に跨がる共通のコンタクトホールを用いて、各ドレイン部を信号線に接続する液晶表示装置が得られる。
【００２６】
図５は本発明に係る液晶表示装置の第２の実施形態の詳細な構成を示す平面図であり、特に、製造工程におけるコンタクトホールを強調して示したものである。なお、この平面図に対応する縦断面図は図４（ｂ）と同一であるので図示を省略する。前述したようにｎ型領域９０２及びｐ型領域９０５を隣接して形成し、これら二つの領域に跨るコンタクトホールの開口面積をソース側のコンタクトホールの開口面積と同一にしたとすると、ＮチャネルＴＦＴ及びＰチャネルＴＦＴそれぞれにおいて、ドレイン側のコンタクト抵抗がソース側のコンタクト抵抗よりも大きくなり、ＴＦＴの移動度の低下が予想される。本実施形態はこのような移動度の低下を未然に防止するために、ｎ型領域９０２及びｐ型領域９０５に跨るコンタクトホールの開口面積をソース側のコンタクトホールの開口面積の２倍又は２倍以上としたものである。
【００２７】
かくして、図５に示した第２の実施形態によれば、額縁部の寸法を増大させることなく、高精細化を実現することができるという効果の他に、移動度の低下を確実に防止できるという効果も得られている。
【００２８】
図６（ａ），（ｂ），（ｃ）は本発明に係る液晶表示装置の第３の実施形態の詳細な構成を示す平面図及び縦断面図であり、特に、図６（ａ）は図６（ｂ），（ｃ）に示す上部すなわち対向基板側の一部の要素を除去し、製造工程におけるコンタクトホールを強調して示したものである。図中、図４と同一の要素には同一の符号を付してその説明を省略する。ここで、アナログスイッチＳＷ１０１を構成するＮチャネルＴＦＴ及びアナログスイッチＳＷ２０１を構成するＰチャネルＴＦＴの各ドレインを、図６（ａ）中の破線ＤＬで示した如く、凹凸領域が相互に歯合するように隣接させて形成すると共に、各凸領域にコンタクトホール９２２を形成し、このコンタクトホール９２２を用いて単一の信号線に接続するように構成している。この場合、互いに噛合する凹凸領域に着目すると、ＮチャネルＴＦＴは２箇所に凸領域を有し、同様に、ＰチャネルＴＦＴは２箇所に凸領域を有している。このため、ドレインが隣接する領域には４箇所にコンタクトホール９２２が形成される。そして、ＮチャネルＴＦＴの凸領域に形成された２箇所のコンタクトホール９２２に対応してＮチャネルＴＦＴのソース領域に２箇所のコンタクトホール９２１が形成され、同様に、ＰチャネルＴＦＴの凸領域に形成された２箇所のコンタクトホール９２２に対応してＰチャネルＴＦＴのソース領域に２箇所のコンタクトホール９２１が形成されている。このような構成により、図４又は図５に示した実施形態と比較して、移動度が僅かに低下するが、信号線に接続される配線は直線状の１本の配線で済むことになる。
【００２９】
かくして、図６に示した第３の実施形態によれば、コンタクトホール９２２が略一直線上に配置されるため、上記各実施形態と同様に、額縁部の寸法を増大させることなく、高精細化を実現することができる。また、隣接するドレイン領域を相互に凹凸状に噛合させたので、ドレイン領域の全幅が第１及び第２の実施形態よりも狭くなるため、ドットピッチの一層の短縮が可能になるという効果も得られる。
【００３０】
図７は本発明に係る液晶表示装置の第４の実施形態の詳細な構成を示す平面図であり、特に、製造工程におけるコンタクトホールを強調して示したものである。なお、この平面図に対応する縦断面図は図６（ｂ），（ｃ）と同一であるので図示を省略する。この実施形態は図６中、ゲート幅方向に並べて形成された４個のコンタクトホール９２２を形成する構成では、移動度の低下が免れないため、これを改善するべく、凹凸部の幅を半分にしてゲート幅方向に歯合する数を２倍にすると共に、各凸領域に跨る部位に溝状のコンタクトホール９２２Ｂを形成している。なお、ソース領域にはゲート幅方向の４箇所にそれぞれコンタクトホール９２１を形成している。
【００３１】
これによって、図６に示した第３の実施形態の効果に加えて、移動度の低下を確実に防止し、かつ、製造パターンを単純化できる利点がある。
【００３２】
【発明の効果】
以上の説明によって明らかなように、本発明によれば、額縁部の寸法を増大させることなく、高精細化を実現することのできる液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の全体構成を部分的にブロックで示した回路図。
【図２】図１に示す液晶表示装置を構成する信号線駆動回路の概略動作を説明するためのタイムチャート。
【図３】本発明に係る液晶表示装置の第１の実施形態の概略構成図。
【図４】図３に示した第１の実施形態を構成するアナログスイッチの詳細な構成を示す平面図及び縦断面図。
【図５】本発明に係る液晶表示装置の第２の実施形態を構成するアナログスイッチの詳細な構成を示す平面図。
【図６】本発明に係る液晶表示装置の第３の実施形態を構成するアナログスイッチの詳細な構成を示す平面図及び縦断面図。
【図７】本発明に係る液晶表示装置の第４の実施形態を構成するアナログスイッチの詳細な構成を示す平面図
【図８】従来の液晶表示装置の画素アレイ基板上に設けられた信号線駆動回路の概略構成図。
【図９】図８に示した液晶表示装置を構成するアナログスイッチの構成を示す平面図及び縦断面図。
【図１０】従来の液晶表示装置の画素アレイ基板上に設けられた信号線駆動回路の他の概略構成図。
【符号の説明】
１０１〜１２４  ビデオバス
１３１〜１３４  同期信号バス
２０１  信号線駆動回路
３０１  走査線駆動回路
３１１〜３３４  信号線
４０１，４０２  走査線
９０１  基板
９０２  ｎ型領域
９０４  真性半導体領域
９０５  ｐ型領域
９０６  ゲート絶縁膜
９０７  ゲート電極
９０８  層間絶縁膜
９０９  ソース・ドレイン電極
９１０  パッシベーション膜
９１１  活性層
９２１，９２２，９２２Ａ，９２２Ｂ  コンタクトホール
ＳＷ１０１〜ＳＷ１２４，ＳＷ１０１〜ＳＷ１２４  アナログスイッチ
【図１】
0004427150.tif 000002
【図２】
0004427150.tif 000003
【図３】
0004427150.tif 000004
【図４】
0004427150.tif 000005
【図５】
0004427150.tif 000006
【図６】
0004427150.tif 000007
【図７】
0004427150.tif 000008
【図８】
0004427150.tif 000009
【図９】
0004427150.tif 000010
【図１０】
0004427150.tif 000011