(57)【特許請求の範囲】
【請求項１】
被写体を撮像する撮像素子と、この撮像素子を駆動する駆動手段と、前記駆動手段を用いて前記撮像素子の光電変換単位の画素である単位画素の画素情報を複数個加算しつつ読み出す加算読み出しが可能な読み出し手段と、前記単位画素に関する画素欠陥情報である単位画素欠陥情報を記憶する記憶手段と、前記加算読み出しによって読み出された加算後の画素である複画素の画素情報に対して、前記単位画素欠陥情報に基づいて補正を施す画素情報補正手段とを有し、
前記画素情報補正手段は、前記複画素に白系欠陥単位画素が含まれている場合には、前記複画素の画素情報に対して、画素飽和レベル，複画素の構成画素数及び白系欠陥画素数に基づき、画素飽和レベル分を減じた後に所定の係数を乗じる係数補正を施すように構成されていることを特徴とする撮像装置。
【請求項２】
被写体を撮像する撮像素子と、この撮像素子を駆動する駆動手段と、前記駆動手段を用いて前記撮像素子の光電変換単位の画素である単位画素の画素情報を複数個加算しつつ読み出す加算読み出しが可能な読み出し手段と、前記単位画素に関する画素欠陥情報である単位画素欠陥情報を記憶する記憶手段と、前記加算読み出しによって読み出された加算後の画素である複画素の画素情報に対して、前記単位画素欠陥情報に基づいて補正を施す画素情報補正手段とを有し、
前記画素情報補正手段は、次式
Ｓ＝（Ａ−ｗ・ｎw ）×Ｎ／（Ｎ−ｎw −ｎb ）
に従って前記補正を施すように構成されていることを特徴とする撮像装置。
（但し、Ｓは補正後の複画素信号値、Ａは補正前（補正対象）の複画素信号値、ｗは単位画素の飽和レベル、Ｎは複画素の構成画素数、ｎw は複画素の白系欠陥画素数、ｎb は複画素の黒系欠陥画素数である）
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素加算により感度の向上をはかった撮像装置に係わり、特に欠陥補償機能を備えた撮像装置に関する。
【０００２】
【従来の技術】
近年、ＣＣＤ等の撮像素子により被写体像を撮像して映像信号を得るデジタルスチルカメラ（電子カメラ）が盛んに開発されている。この種の電子カメラに用いられる撮像装置において、画素欠陥の補償及び画素加算読み出しはそれぞれ公知である。即ち、前者によって欠陥のある撮像素子でも実用に供されることが可能となり、市場に提供可能なコストが実現されている。また、後者によってＳＮ比やダイナミックレンジの向上を図ることができる。
【０００３】
このとき、例えば２行２列の４画素加算読み出しによって１つの画素（これを複画素と称する、これに対して原画素を単位画素と称する）を得る場合、複画素中に１画素でも欠陥画素が含まれていた場合はこの複画素は欠陥画素となる。このため、従来の欠陥補償技術を適用したとすると、この欠陥複画素に対して隣接する複画素の情報をもって充当（代用）することになる。
【０００４】
【発明が解決しようとする課題】
上記の例では、欠陥複画素の中にも、単位画素では欠陥でない有効な画素が含まれているにも拘わらず、加算読み出しによって欠陥画素情報と混合されるためにこれらの画素情報は無効となる。そして、欠陥複画素に対する補正は、欠陥単位画素に最も近い隣接単位画素ではなく、より遠い隣接複画素情報によって行われる。従って、解像度の劣化が大きいものであった。
【０００５】
なお、この課題に対し、画素信号加算読み出し方式として撮像素子からの信号読み出し部、即ちサンプルホールド回路を利用した画素信号加算を用いる場合に関しては、欠陥画素が含まれる部分だけを通常の加算動作と異なるサンプルホールド処理をすることで、有効な単位画素に相当する情報を得ることができるようにして、解像度劣化を防ぐようにした技術が提案されている。（特開平１１−１２２５３８号公報）
しかしながら、この種の方式にあっても次のような問題があった。即ち、技術的に高度な要素を含むデリケートなハード回路であり、基本性能の安定確保が困難な場合もあるサンプルホールド回路に、更に特殊な切り換え動作を必要とするため、性能の確保が極めて困難になる可能性がある。また、水平方向の加算に対してしか適用できないから、例えば最も一般的に垂直２ライン加算後にこの技術を適用した上記４画素加算の場合を考えれば、欠陥画素が１画素だけであった場合でも、有効に利用可能なのは高々２画素の情報までであり、無駄が大きい。そしてこのとき、４画素のうち例えば対角の２画素が欠陥であると、この複画素は欠陥画素となってしまう。
【０００６】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、複雑な負担の大きいハード回路を要することなく、また有効画素の情報を無駄無く利用し、従ってＳＮの劣化を最小限にとどめつつ解像度の劣化を事実上生じない効果的な欠陥補正が可能な撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【０００８】
即ち本発明は、画素加算により感度の向上をはかった撮像装置において、被写体を撮像する撮像素子と、この撮像素子を駆動する駆動手段と、前記駆動手段を用いて前記撮像素子の光電変換単位の画素である単位画素の画素情報を複数個加算しつつ読み出す加算読み出しが可能な読み出し手段と、前記単位画素に関する画素欠陥情報である単位画素欠陥情報を記憶する記憶手段と、前記加算読み出しによって読み出された加算後の画素である複画素の画素情報に対して、前記単位画素欠陥情報に基づいて補正を施す画素情報補正手段とを有し、前記画素情報補正手段は、前記複画素に白系欠陥単位画素が含まれている場合には、前記複画素の画素情報に対して、画素飽和レベル，複画素の構成画素数及び白系欠陥画素数に基づき、画素飽和レベル分を減じた後に所定の係数を乗じる係数補正を施すように構成されていることを特徴とする。
【００１１】
また本発明は、画素加算により感度の向上をはかった撮像装置において、被写体を撮像する撮像素子と、この撮像素子を駆動する駆動手段と、前記駆動手段を用いて前記撮像素子の光電変換単位の画素である単位画素の画素情報を複数個加算しつつ読み出す加算読み出しが可能な読み出し手段と、前記単位画素に関する画素欠陥情報である単位画素欠陥情報を記憶する記憶手段と、前記加算読み出しによって読み出された加算後の画素である複画素の画素情報に対して、前記単位画素欠陥情報に基づいて補正を施す画素情報補正手段とを有し、
前記画素情報補正手段は、補正を次式
Ｓ＝（Ａ−ｗ・ｎw ）×Ｎ／（Ｎ−ｎw −ｎb ）
に従い施すように構成されていることを特徴とする。但し、Ｓは補正後の複画素信号値、Ａは補正前（補正対象）の複画素信号値、ｗは単位画素の飽和レベル、Ｎは複画素の構成画素数、ｎw は複画素の白系欠陥画素数、ｎb は複画素の黒系欠陥画素数である。
【００１５】
（作用）
本発明によれば、黒キズや白キズのある撮像素子において画素加算読み出しを行う場合に、読み出し後の画素データに、画素欠陥データに基づいた所定の係数補正を行うことにより、欠陥補正が可能となる。そして、欠陥複画素に対する補正は、隣接複画素情報ではなく同一複画素内の単位画素の情報に基づいて行われるため、解像度の劣化を抑えることができる。また、黒系欠陥の場合は係数補正を行うのみであるが、白系欠陥の場合は数に応じた飽和レベル減算を行った後に係数補正を行うことにより、黒系欠陥及び白系欠陥を正確に補正することが可能となる。
【００１６】
これにより、複雑な負担の大きいハード回路を要することなく、また有効画素の情報を無駄無く利用し、従ってＳＮの劣化を最小限にとどめつつ解像度の劣化を事実上生じない効果的な欠陥補正が可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１８】
図１は、本発明の一実施形態に係わる電子カメラの概略構成を示すブロック図である。
【００１９】
図中１０１は各種レンズからなるレンズ系、１０２はレンズ系１０１を駆動するためのレンズ駆動機構、１０３はレンズ系１０１の絞りを制御するための露出制御機構、１０４はローパス及び赤外カット用のフィルタ、１０５は色フィルタを内蔵したＣＣＤカラー撮像素子、１０６は撮像素子１０５を駆動するためのＣＣＤドライバ、１０７はＡ／Ｄ変換器等を含むプリプロセス回路、１０８は色信号生成処理，マトリックス変換処理，その他各種のデジタル処理を行うためのデジタルプロセス回路、１０９はカードインターフェース、１１０はＣＦ等のメモリカード、１１１はＬＣＤ画像表示系を示している。
【００２０】
また、図中の１１２は各部を統括的に制御するためのシステムコントローラ（ＣＰＵ）、１１３は各種ＳＷからなる操作スイッチ系、１１４は操作状態及びモード状態等を表示するための操作表示系、１１５はレンズ駆動機構１０２を制御するためのレンズドライバ、１１６は発光手段としてのストロボ、１１７は露出制御機構及びストロボ１１６を制御するための露出制御ドライバ、１１８は各種設定情報等を記憶するための不揮発性メモリ（ＥＥＰＲＯＭ）を示している。
【００２１】
本実施形態の電子カメラにおいては、システムコントローラ１１２が全ての制御を統括的に行っており、ＣＣＤドライバ１０６によるＣＣＤ撮像素子１０５の駆動を制御して露光（電荷蓄積）及び信号の読み出しを行い、それをプリプロセス回路１０７を介してデジタルプロセス回路１０８に取込んで、各種信号処理を施した後にカードインターフェース１０９を介してメモリカード１１０に記録するようになっている。
【００２２】
図２は、ＣＣＤ撮像素子１０５の素子構造を示す平面図である。受光素子としてフォトダイオード２０１がマトリクス配置され、フォトダイオード２０１間に縦列方向に複数本の垂直ＣＣＤ２０２が配置され、垂直ＣＣＤ２０２の端部に横列方向に１本の水平ＣＣＤ２０３が配置されている。そして、フォトダイオード２０１に蓄積された信号電荷は電荷移送パルスＴＧにより垂直ＣＣＤ２０２に読み出され、垂直ＣＣＤ２０２内を紙面下方向に転送される。垂直ＣＣＤ２０２を転送した信号電荷は水平ＣＣＤ２０３に移送され、この水平ＣＣＤ２０３を紙面左方向に転送され、最終的に読み出しアンプであるＦＤＡ（フローティングディフュージョンアンプ）２０４を介して出力されるようになっている。
【００２３】
ここまでの基本構成は従来装置と同様であるが、本実施形態ではこれに加え、ＣＣＤ１０５に対して単位画素の画素情報を複数個加算しつつ読み出す加算読み出し手段と、単位画素欠陥情報を記憶する記憶手段と、画素情報の補正を行うための画素情報補正手段が設けられている。なお、撮像素子１０５における加算読み出しはシステムコントローラ１１２の制御下にＣＣＤドライバ１０６によって行われ、補正処理はシステムコントローラ１１２の制御下にプリプロセス回路１０７又はデジタルプロセス回路１０８内で行われるようになっている。
【００２４】
本実施形態で用いる撮像素子１０５は、例えば順次走査（プログレシブスキャニング）型とし、縦横の画素ピッチが等しい（値をｐとする）正方画素タイプであるとする。そして、この撮像素子１０５は、図３に示すように２×２の４画素を最小単位として加算読み出しされる。このように実質的な画像情報の最小単位が、撮像素子１０２の複数の画素（単位画素）から構成されている時に、これを複画素と名付ける。
【００２５】
次に、本実施形態における画素加算信号読み出し及び欠陥補正の動作について説明する。
【００２６】
読み出しは、公知の垂直２画素加算と水平２画素加算の同時採用による隣接４画素加算読み出しである。垂直２画素加算は、図４（ａ）に示すように、毎回の水平ブランキング期間に２画素（２行）分のＶ転送クロックを出力することによって行われる。水平２画素加算は、図４（ｂ）に示すように、ＣＤＳ（相関二重サンプリング回路）における１回のサンプリング期間、即ち各リセットゲートパルス間に２単位の水平転送パルスを出力することによって行われる。
【００２７】
欠陥画素の補正処理において、対象とする「欠陥」は黒欠陥（出力０）と白欠陥（出力が飽和レベルｗ）のみとする。そして、複画素の画像情報に対して欠陥画素を含む場合は、以下の補正式に基づいて欠陥画素の補正を行う。
【００２８】
補正前（補正対象）の複画素信号値をＡ、当該１複画素（４画素）に含まれる黒欠陥の数をｎb 、白欠陥の数をｎW として、補正後の複画素信号値Ｓを、
Ｓ＝（Ａ−ｗ・ｎw ）×４／（４−ｎb −ｎw ）… (1)
とする。この式は、欠陥画素が含まれていない場合（Ｓ＝Ａ）を含んでいる。
【００２９】
４画素に限らず一般のＮ画素加算の場合は、
Ｓ＝（Ａ−ｗ・ｎw ）×Ｎ／（Ｎ−ｎb −ｎw ）… (2)
となる。
【００３０】
上記で、欠陥情報の取得については触れていないが、公知の任意の手法を用いることができる。例えば、事前に製造工程で調べたデータ（温度や露光時間依存も含む）をメモリに記憶しておいたものを、使用時の温度や露光時間を参照して用いても良い。特に、黒欠陥はこの方法が望ましい。また、撮影直前に、例えば使用予定露光時間で遮光状態でテスト撮像して求めたデータを利用しても良い。特に、白欠陥はこの方法が優れている。
【００３１】
ここで、黒欠陥（黒系欠陥）あるいは白欠陥（白系欠陥）として登録されるデータはそれぞれその該当する画素個々のアドレスデータであり、また上記において「黒欠陥（出力０）」と「白欠陥（出力が飽和レベルｗ）」と記したところは必ずしもそれぞれ出力０、出力ｗを必須とするものではなく、近似的にそのような画素と見なされるものであっても良いことは言うまでも無い。
【００３２】
また、前記(1) 式を常に用いるのではなく、欠陥の有無により必要な計算式を選択するようにしても良い。例えば、図５に示すように、複画素信号値をＡを得た後に、複画素中に欠陥画素が含まれているか否かを判定し、欠陥が含まれていない場合はＡをそのままＳとして用い、欠陥が含まれている場合は前記(1) 式の計算を行ってＳを求める。このようにして得られたＳを補正後の複画素信号値として用いる。欠陥の有無は予め分かっているので、この方式により計算量を極力少なくすることができる。
【００３３】
このように本実施形態によれば、４画素加算読み出しによって１つの複画素を得る方式において、複画素中に１画素でも欠陥画素が含まれていた場合に前記式に基づく補正演算を行うことにより、欠陥画素を簡易に補償することができる。そしてこの場合、欠陥複画素に対する補正は、隣接複画素情報ではなく同一複画素内の単位画素の情報に基づいて行われる。このため、有効画素の情報を無駄無く利用することができ、ＳＮの劣化を最小限にとどめつつ解像度の劣化を抑制することができる。また、サンプルホールド回路に特殊な切り換え動作を持たせる等の複雑なハード構成を要することなく、単純な計算式を用いて計算するのみで実現することができる。
【００３４】
なお、本発明は上述した実施形態に限定されるものではない。実施形態では、モノクロ撮像素子で説明したが、本発明はカラー撮像素子にも同様に適用できる。カラーの場合は元の加算が通常同色の加算処理となり、コーディングパターンによっては隣接加算以外の加算が用いられるが、その加算対象の複画素に対して全く同様に適用できる。また、デジタルスチルカメラ等の電子カメラに限らず、ビデオカメラ等のムービーにも全く同様に適用できる。
【００３５】
また、画素加算は内部で加算するのみに限らず、外部で加算することも可能である。例えば水平加算について、撮像素子から信号を読み出した後にデジタル演算で隣接２画素加算を行うようにしてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００３６】
【発明の効果】
以上詳述したように本発明によれば、画素加算により感度の向上をはかった撮像装置において、単位画素に関する画素欠陥情報である単位画素欠陥情報を記憶する記憶手段と、加算後の画素である複画素の画素情報に対して、単位画素欠陥情報に基づいて補正を施す画素情報補正手段とを設けたことにより、複雑な負担の大きいハード回路を要することなく、また有効画素の情報を無駄無く利用し、従ってＳＮの劣化を最小限にとどめつつ解像度の劣化を事実上生じない効果的な欠陥補正が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる電子カメラの回路構成を示すブロック図。
【図２】ＣＣＤ撮像素子の素子構造を示す平面図。
【図３】ＣＣＤ撮像素子における単位画素と複画素との関係を示す図。
【図４】加算駆動のパルス位相を示すタイミングチャート。
【図５】欠陥の有無により補正計算を選択するためのフローチャート。
【符号の説明】
１０１…レンズ系
１０２…レンズ駆動機構
１０３…露出制御機構
１０４…フィルタ系
１０５…ＣＣＤカラー撮像素子
１０６…ＣＣＤドライバ
１０７…プリプロセス部
１０８…デジタルプロセス部
１０９…カードインターフェース
１１０…メモリカード
１１１…ＬＣＤ画像表示系
１１２…システムコントローラ（ＣＰＵ）
１１３…操作スイッチ系
１１４…操作表示系
１１５…レンズドライバ
１１６…ストロボ
１１７…露出制御ドライバ
１１８…不揮発性メモリ（ＥＥＰＲＯＭ）
２０１…フォトダイオード
２０２…垂直ＣＣＤ
２０３…水平ＣＣＤ
２０４…読み出しアンプ
【図１】
0004515628.tif 000002
【図２】
0004515628.tif 000003
【図３】
0004515628.tif 000004
【図４】
0004515628.tif 000005
【図５】
0004515628.tif 000006