(57)【特許請求の範囲】
【請求項１】
基板上に、ソース信号線駆動回路と、複数の画素ＴＦＴ及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路ＴＦＴ及び配線上には設けられておらず、
前記第１の電極は、前記第２の電極と電気的に接続され、
前記第１の電極と前記第２の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
基板上に、ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の画素ＴＦＴ及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路ＴＦＴ及び配線上には設けられておらず、
前記カップリング容量は、前記ゲート信号線駆動回路が有する回路ＴＦＴの一部または全部の上に設けられており、
前記第１の電極は、前記第２の電極と電気的に接続され、
前記第１の電極と前記第２の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項３】
基板上に、ソース信号線駆動回路と、複数の画素ＴＦＴ及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
遮蔽膜の一部である第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路ＴＦＴ及び配線上には設けられておらず、
前記第１の電極は、前記第２の電極と電気的に接続され、
前記第１の電極と前記第２の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項４】
基板上に、ソース信号線駆動回路と、ゲート信号線駆動回路と、複数の画素ＴＦＴ及び複数の保持容量を含む画素領域と、カップリング容量と、を有するアクティブマトリクス型液晶表示装置であって、
前記カップリング容量は、前記複数の保持容量のそれぞれと電気的に直列接続されており、
前記カップリング容量は、
遮蔽膜の一部である第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に設けられた誘電体と、を有し、
前記カップリング容量は、前記ソース信号線駆動回路が有する回路ＴＦＴ及び配線上には設けられておらず、
前記カップリング容量は、前記ゲート信号線駆動回路が有する回路ＴＦＴの一部または全部の上に設けられており、
前記第１の電極は、前記第２の電極と電気的に接続され、
前記第１の電極と前記第２の電極は、コモン線と電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項５】
請求項３または請求項４において、
前記遮蔽膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）またはタンタル（Ｔａ）を有することを特徴とするアクティブマトリクス型液晶表示装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記カップリング容量のインピーダンスは、前記第１の電極と前記第２の電極との間の配線抵抗よりも小さいことを特徴とするアクティブマトリクス型液晶表示装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記第２の電極は、ＩＴＯを有することを特徴とするアクティブマトリクス型液晶表示装置。
【請求項８】
請求項１乃至請求項７のいずれか１項に記載の前記アクティブマトリクス型液晶表示装置を用いたことを特徴とするリアプロジェクター。
【請求項９】
請求項１乃至請求項８のいずれか１項に記載の前記アクティブマトリクス型液晶表示装置を用いたことを特徴とするヘッドマウントディスプレイ。
【請求項１０】
請求項１乃至請求項９のいずれか１項に記載の前記アクティブマトリクス型液晶表示装置を用いたことを特徴とするコンピュータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する液晶表示装置に関する。特に本発明はアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
【０００３】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。アクティブマトリクス型液晶表示装置は、マトリクス状に設けられた数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００４】
各画素電極と対向電極との間には液晶が挟み込まれ、この構成により一種のコンデンサが形成されている。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学的特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことができる。
【０００５】
しかし、このような構成でなるコンデンサは、各画素電極に出入りする電荷を制御する薄膜トランジスタの電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
【０００６】
そこで、液晶で構成されるコンデンサと並列に保持容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【０００７】
保持容量の構造は様々であるが、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造が挙げられる。遮蔽膜とは、透過型液晶表示装置の画素領域において、薄膜トランジスタが光の照射によってリーク電流が大きくなるのを防止するための、遮光性を有する被膜である。
【０００８】
図２３に従来のアクティブマトリクス型液晶表示装置の概略図の一例を示す。ソース信号線駆動回路１００１、ゲート信号線駆動回路１００２、画素領域１００３、画素ＴＦＴ１００４、画素電極と対向電極との間に液晶を挟んだ液晶セル１００５、画素電極と遮蔽膜との間に誘電体を挟んで形成される保持容量１００６、ソース信号線１００７、ゲート信号線１００８が図２３に示されるように設けられている。
【０００９】
また、画素領域１００３では、ソース信号線駆動回路１００１に接続されたソース信号線１００７と、ゲート信号線駆動回路１００２に接続されたゲート信号線１００８とが交差している。そのソース信号線１００７とゲート信号線１００８に囲まれた領域、画素部１００９に、画素領域の薄膜トランジスタ（画素ＴＦＴ）１００４と、液晶セル１００５と、保持容量１００６が設けられている。
【００１０】
ソース信号線１００７に入力された画像信号は、画素ＴＦＴ１００４により選択され、所定の画素電極に書き込まれる。ソース信号線駆動回路１００１においてタイミング信号によりサンプリングされた画像信号が、ソース信号線１００７に入力される。画素ＴＦＴ１００４は、ゲート信号線駆動回路１００２からゲート信号線１００８を介して入力される選択信号により動作する。
【００１１】
保持容量１００６を形成している画素電極は画素ＴＦＴ１００４のソース領域と接続されており、遮蔽膜はコモン線１０１１に接続されている。また液晶セルを形成している対向電極もコモン線１０１１に接続されている。コモン線１０１１は一定の電位（基準電位）の電源に接続されており、コモン線１０１１に接続されている遮蔽膜及び対向電極は基準電位に保たれている。
【００１２】
【発明が解決しようとする課題】
【００１３】
電源は基準電位に保たれているが、時としてノイズが発生することがあり、そのノイズはコモン線１０１１を通して遮蔽膜及び対向電極に伝わってしまう。ノイズが対向電極に伝わると液晶にノイズが印加され、表示画像に乱れが生じる。
【００１４】
ノイズによる遮蔽膜及び対向電極の電位の変動（基準電位との差）ΔＶは、画素電極と遮蔽膜との間に誘電体を挟んで形成される保持容量１００６の容量値ＣHと、遮蔽膜及び対向電極にかかるノイズの電荷量Ｑによって、その値が決まる。しかし、電荷量Ｑは電源からのノイズによって固定されてしまうので、実際にはΔＶの値は保持容量の容量値ＣHによって決定される。このＣHの値が大きければ大きいほどΔＶは小さくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。よってより大きな容量値を持つ保持容量を形成することが望まれていた。
【００１５】
しかし画素部に設けられる保持容量の容量値を大きくしようとすると、画素電極と遮蔽膜とが誘電体を挟んで重なる面積を大きくする必要があり、開口率が低下するため、その大きさには限界があった。
【００１６】
本明細書で開示する発明は、上記問題点を解決して高画質な画像表示を行うことのできるアクティブマトリクス型液晶表示装置を実現する技術を提供することを目的とする。
【００１７】
【課題を解決するための手段】
【００１８】
対向電極に接続された第１の電極と、保持容量に接続された第２の電極との間に誘電体を設けたカップリング容量と呼ばれるコンデンサを形成する。第１の電極と第２の電極とは接続配線によって接続されている。また第１の電極及び第２の電極はコモン線に電気的に接続されている。
【００１９】
遮蔽膜及び対向電極にかかるノイズの電荷量Ｑは固定されているので、遮蔽膜及び対向電極に接続されている全ての容量の容量値が大きければ大きいほど、ノイズによる遮蔽膜及び対向電極の電位の変動ΔＶは小さくなる。遮蔽膜及び対向電極に接続されている全ての容量の容量値とは、本発明の場合、カップリング容量に電気的に接続している全ての保持容量の容量値の和である容量値ＣHにカップリング容量の容量値ＣKを加えたものになる。したがって、カップリング容量を設けないときと比較して、ノイズによる遮蔽膜及び対向電極の電位の変動ΔＶを、開口率を低下させることなく小さく抑えることが可能になる。その結果、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【００２０】
なお、第１の電極と第２の電極とは理想的には同電位になるので、カップリング容量には電荷が蓄えられない。しかし実際には、第１の電極と第２の電極とを接続している接続配線が配線抵抗Ｒを有している。そのため、第１の電極と第２の電極は全く同じ電位にはならない。
【００２１】
カップリング容量のインピーダンスＺ（Ω）は、
Ｚ＝１／（２πｆＣK）
で表される。なお、ｆは電源のノイズの周波数、ＣKはカップリング容量の容量値である。この式から、ノイズの周波数ｆ、カップリング容量の容量値ＣKが大きければ大きいほど、カップリング容量のインピーダンスＺが小さくなることがわかる。
【００２２】
カップリング容量のインピーダンスＺ（Ω）が配線抵抗Ｒよりも小さくなると、電源からのノイズが電荷としてよりカップリング容量に蓄えられる。そのためノイズが直接対向電極に伝わりずらくなる。よって、カップリング容量のインピーダンスＺ（Ω）が配線抵抗Ｒよりも小さくなるような周波数のノイズに対して、カップリング容量は容量として特に有効である。
【００２３】
なお、カップリング容量の容量値ＣKは、ノイズの周波数ｆと配線抵抗Ｒとの値によって決まる。カップリング容量のインピーダンスＺが配線抵抗Ｒよりも小さくなると、よりノイズが直接対向電極に伝わりずらくなるので、
Ｒ＞Ｚ＝１／（２πｆＣK）
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【００２４】
【発明の実施の形態】
【００２５】
以下に本発明の液晶表示装置を実施の形態をもって説明する。
【００２６】
（実施の形態１）
【００２７】
本実施の形態では、遮蔽膜の一部を第１の電極としてカップリング容量を形成する例について説明する。
【００２８】
本実施の形態のアクティブマトリクス型液晶表示装置の概略図を図１に示す。ソース信号線駆動回路１０１、ゲート信号線駆動回路１０２、画素領域１０３、画素領域の薄膜トランジスタ（画素ＴＦＴ）１０４、画素電極と対向電極との間に液晶を挟んだ液晶セル１０５、画素電極と遮蔽膜との間に誘電体を挟んで形成される保持容量１０６、ソース信号線１０７、ゲート信号線１０８が図１に示すように設けられている。
【００２９】
また、遮蔽膜の一部である第１の電極１１１がコモン線１１０及び液晶セル１０５の対向電極に接続されている。そして導電体の一部である第２の電極１１２がコモン線１１０及び保持容量１０６に接続されている。第１の電極１１１と第２の電極１１２との間に誘電体を挟み込んで、カップリング容量１０９が形成されている。また第１の電極１１１と第２の電極１１２とは接続配線１１５によって接続されている。なお本発明において接続配線とは、第１の電極と第２の電極とを電気的に接続しているもの全てを指す。
【００３０】
画素領域１０３では、ソース信号線駆動回路１０１に接続されたソース信号線１０７と、ゲート信号線駆動回路１０２に接続されたゲート信号線１０８とが交差している。そのソース信号線１０７とゲート信号線１０８とに囲まれた部分、画素部１１４に、画素ＴＦＴ１０４と、液晶セル１０５と、保持容量１０６とが設けられている。
【００３１】
ソース信号線駆動回路１０１において、タイミング信号によりサンプリングされた画像信号が、ソース信号線１０７に入力される。ソース信号線１０７に入力された画像信号は、画素ＴＦＴ１０４により選択され、所定の画素電極に書き込まれる。画素ＴＦＴ１０４は、ゲート信号線駆動回路１０２からゲート信号線１０８を介して入力される選択信号により動作する。
【００３２】
図２４にカップリング容量の上面図及び断面図を示す。図２４（Ａ）はカップリング容量の上面図を示しており、遮蔽膜１１９の上に誘電体を挟んで導電体１１８が設けられている。遮蔽膜１１９と導電体１１８はコモン線１１０に接続されている。遮蔽膜１１９の上に誘電体を挟んで導電体１１８が設けられている部分、言い換えると遮蔽膜１１９と導電体１１８とが誘電体を挟んで重なっている部分にカップリング容量１０９が形成されている。
【００３３】
図１（Ｂ）に図１（Ａ）において示した上面図の、線分Ｘ−Ｘ’における断面図を示す。コモン線１１０を覆うように層間絶縁膜１２０が設けられている。遮蔽膜１１９と導電体１１８はコモン線１１０に接続されている。遮蔽膜１１９と導電体１１８とが誘電体１２１を挟んで重なっている部分がカップリング容量１０９である。
【００３４】
遮蔽膜１１９の一部であって、カップリング容量１０９を形成している部分が第１の電極１１１である。そして導電体１１８の一部であって、カップリング容量１０９を形成している部分が第２の電極１１２である。第１の電極１１１と第２の電極１１２の間の配線容量は、第１の電極１１１と第２の電極１１２の間を電気的に接続しているもの全ての容量を指す。この場合だと、遮蔽膜１１９の第１の電極１１１以外の部分と、コモン線１１０と、導電体１２０の第２の電極１１２以外の部分とを合わせた容量が配線容量となる。
【００３５】
なお本発明では、カップリング容量を画素領域１０３及びソース信号線駆動回路１０２上に形成しない。画素領域上にカップリング容量を形成すると開口率が低くなってしまう。またソース信号線駆動回路上にカップリング容量を形成すると、遮蔽膜とソース信号線駆動回路の回路ＴＦＴが容量結合し、ソース信号線駆動回路の動作速度が遅くなってしまう。ソース信号線駆動回路はゲート信号線駆動回路よりも高速に駆動することが要求される。そのためカップリング容量は、画素領域上や、ソース信号線駆動回路が設けられている部分以外のアクティブマトリクス基板（基板）上に形成することが好ましい。
【００３６】
なお、カップリング容量１０９の容量値ＣKは、ノイズの周波数ｆと配線抵抗Ｒとの値によって決まる。カップリング容量のインピーダンスＺが配線抵抗Ｒよりも小さくなることによって、よりノイズが直接対向電極に伝わりずらくなる。よって、
Ｒ＞Ｚ＝１／（２πｆＣK）
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【００３７】
このように本発明では、上記構成によって遮蔽膜及び対向電極に接続されている全ての容量の容量値が、保持容量の容量値ＣHにカップリング容量の容量値ＣKを加えたものになる。
【００３８】
よって従来のカップリング容量を設けない場合と比較して、遮蔽膜及び対向電極に接続されている容量の容量値を、開口率を低下させなくても大きくすることが可能になる。よってΔＶが小さくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。そのため、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【００３９】
また本実施の形態では、遮蔽膜の一部を第１の電極１１１として用いることで、第１の電極を別途作製する工程を省くことができる。
【００４０】
（実施の形態２）
【００４１】
本実施の形態では、遮蔽膜の一部を第１の電極としてカップリング容量を形成し、かつカップリング容量をゲート信号線駆動回路上に形成する例について説明する。
【００４２】
本実施の形態のアクティブマトリクス型液晶表示装置の上面の概略図を図２に示す。図２において、２０１はアクティブマトリクス基板であり、ソース信号線駆動回路２０２及びゲート信号線駆動回路２０３には回路ＴＦＴが設けられ、画素領域２０４には画素ＴＦＴがマトリクス状に設けられている。アクティブマトリク基板２０１としては、ガラス基板などが用いられる。なお、図２にはソース信号線駆動回路を１つだけ設けた構成を示したが、２つ設ける構成としても良い。
【００４３】
画素領域２０４の上と、ゲート信号線駆動回路２０３の上には、可視光を透過する必要のある領域（図示せず）を残して遮蔽膜２０５が形成されている。図面では示していないが、遮蔽膜２０５は実際にはマトリクス形状をしている。
【００４４】
遮蔽膜２０５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはタンタル（Ｔａ）を有する膜が好ましい。図２では遮蔽膜２０５はゲート信号線駆動回路２０３の一部の上に設けられているが、ゲート信号線駆動回路２０３全体の上に設けるようにしても良い。
【００４５】
遮蔽膜２０５はコモン線２０６と、接続部２１０において接続されている。コモン線２０６はＦＰＣ２０９によって電源に接続され一定の電位（基準電位）に保たれており、遮蔽膜２０５も一定の電位（基準電位）に保たれている。
【００４６】
遮蔽膜２０５の上に誘電体（図示せず）を挟んで、導電体２０７が設けられている。例えば導電体２０７は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）を有している。導電体２０７の一部は、ゲート信号線駆動回路２０３の一部または全部の上に設けられており、画素領域２０４及びソース信号線駆動回路２０２の上には設けられていない。
【００４７】
導電体２０７は一定の電位（基準電位）に保たれたコモン線２０６に接続部２１０において接続されている。コモン線２０６に接続された導電体２０７も基準電位に保たれている。
【００４８】
遮蔽膜２０５の上に、誘電体（図示せず）を挟んで導電体２０７が設けられている部分２０８に、カップリング容量２０８が形成されている。
【００４９】
図３に図２のＡ−Ａ’における断面の一例を概略図を示す。アクティブマトリクス基板２０１、回路ＴＦＴを有するゲート信号線駆動回路２０３、ゲート信号線駆動回路の回路ＴＦＴのドレイン電極またはソース電極２１６、遮蔽膜２０５、誘電体２１０、導電体２０７、コモン線２０６、フィラー２１３、樹脂２１４、ＦＰＣからの引き出し端子上に成膜されたＩＴＯ膜２１２、ＦＰＣからの引き出し端子２１１が図３に示すように設けられている。コモン線２０６はゲート信号線駆動回路の回路ＴＦＴのドレイン電極またはソース電極２１６と同時に形成されている。
【００５０】
本実施の形態では、カップリング容量をゲート信号線駆動回路上に形成することで、限られた面積の基板上により大きな容量値を有するカップリング容量を形成することができる。
【００５１】
このように本発明では、遮蔽膜とコモン線とを接続し、なおかつ遮蔽膜の一部と、コモン線またはコモン線に接続された導電体の一部との間に誘電体を挟み込んだ構造の容量（カップリング容量）を形成する。これにより遮蔽膜及び対向電極に接続されている全ての容量の容量値が、保持容量の容量値ＣHにカップリング容量の容量値ＣKを加えたものになる。
【００５２】
よって従来のカップリング容量を設けない場合と比較して、遮蔽膜及び対向電極に接続されている容量の容量値を、開口率を低下させなくても大きくなる。よってΔＶが小さくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。そのため、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【００５３】
【実施例】
以下に本発明の実施例を説明する。
【００５４】
（実施例１）
【００５５】
本実施例では、図２に示したアクティブマトリクス型液晶表示装置の別の例を示す。
【００５６】
本実施例のアクティブマトリクス型液晶表示装置の上面の概略図を図４に示す。図４において、４０１はアクティブマトリクス基板であり、ソース信号線駆動回路４０２及びゲート信号線駆動回路４０３には回路ＴＦＴが設けられ、画素領域４０４には画素ＴＦＴがマトリクス状に設けられている。アクティブマトリク基板４０１としては、ガラス基板などが用いられる。
【００５７】
画素領域４０４の上と、ゲート信号線駆動回路４０３の上には、可視光を透過する必要のある領域（図示せず）を残して遮蔽膜４０５が形成されている。遮蔽膜４０５は図面では示していないが、実際にはマトリクス形状をしている。
【００５８】
遮蔽膜４０５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはタンタル（Ｔａ）を有する膜が好ましい。図４において遮蔽膜４０５はゲート信号線駆動回路４０３の一部の上に設けられているが、ゲート信号線駆動回路４０３全体の上に設けるようにしても良い。
【００５９】
遮蔽膜４０５は接続部４１０において、コモン線４０６と接続されている。コモン線４０６はＦＰＣ４０９によって電源に接続され、一定の電位（基準電位）に保たれており、遮蔽膜４０５も一定の電位（基準電位）に保たれている。
【００６０】
導電体４０７は一定の電位（基準電位）に保たれたコモン線４０６に接続されている。本実施例では、導電体４０７はＩＴＯを有しているが、他の金属を用いても良い。コモン線４０６に接続された導電体４０７も基準電位に保たれている。
【００６１】
遮蔽膜４０５の一部上に、誘電体（図示せず）を挟んで導電体４０７の一部が設けられている部分に、カップリング容量４０８が形成されている。
【００６２】
なお、カップリング容量４０８の容量値ＣKは、ノイズの周波数ｆと配線抵抗Ｒとの値によって決まる。カップリング容量のインピーダンスＺが配線抵抗Ｒよりも小さくなることによって、よりノイズが直接対向電極に伝わりずらくなる。
Ｒ＞Ｚ＝１／（２πｆＣK）
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【００６３】
カップリング容量４０８は、ゲート信号線駆動回路４０３の一部または全部の上に設けられており、画素領域４０４及びソース信号線駆動回路４０２の上には設けられていない。本発明において、ソース信号線駆動回路上にカップリング容量を形成しない理由は上述したとおりである。
【００６４】
本実施例では、１つの導電体４０７が、画素領域４０４の周り三方を囲うように設けられている。そしてこの場合、画素領域４０４の両側に導電体を２つに分けて設ける場合よりも、カップリング容量の容量値をより大きくすることができる。
【００６５】
また本実施例では、１つの導電体４０７が画素領域４０４の周り三方を囲うように設けられているので、ソース信号線駆動回路を画素領域４０４の一方の方向にしか設けることができない。
【００６６】
次に、本実施例における画素領域４０４の詳しい構造について、図６を用いて説明する。
【００６７】
まず、図６において、２１は活性層、２２はゲート信号線、２３はソース信号線、２４は活性層とソース信号線とのコンタクト部、２５はドレイン配線（ドレイン電極）、２６は活性層とドレイン配線とのコンタクト部である。
【００６８】
図７は、図６に遮蔽膜２７（図４における４０５）と画素電極２８を重ね合わせた状態を示している。なお、画素電極２８は一部点線で表しているが、これは下層の遮蔽膜との位置関係を明瞭にするためである。
【００６９】
図７に示すように、画素電極２８は画像表示領域２９の外周部分で遮蔽膜２７と重なるように形成されている。この画素電極２８と遮蔽膜２７とが重なる領域が保持容量３０として機能することになる。
【００７０】
また、３１はドレイン配線２５と画素電極２８とのコンタクト部である。コンタクト部３１には遮蔽膜２７を設けることはできないが、ドレイン配線２５で完全に遮光されるので、ＴＦＴに光が当たるようなことはない。
【００７１】
次に本発明のアクティブマトリクス型液晶表示装置の、画素領域に設けられる画素ＴＦＴと、画素領域の周辺に位置する駆動回路に設けられる回路ＴＦＴを、同時に作製する方法の一例について、図８〜図１２を用いて説明する。なお、本発明はこの作製方法に限られない。
【００７２】
ここでは画素領域の画素ＴＦＴと、画素領域の周辺に設けられる駆動回路（ソースドライバ、ゲートドライバ、Ｄ／Ａ変換回路、デジタルビデオデータ時間階調処理回路等）のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路、Ｄ／Ａ変換回路などの基本回路であるＣＭＯＳ回路と、ｎチャネル型ＴＦＴとを図示することにする。また島状半導体層に形成した不純物領域と、ゲート電極と同一の膜から形成された容量電極との間にゲート絶縁膜と同一の膜から形成されている誘電体を挟んだ構造を有している保持容量の例について説明する。
【００７３】
図８（Ａ）において、基板６００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板６００１のＴＦＴ形成表面には、基板６００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００７４】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５４ｎｍの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜６００２と非晶質シリコン膜６００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図８（Ａ））。
【００７５】
そして、公知の結晶化技術を使用して非晶質シリコン膜６００３ａから結晶質シリコン膜６００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５４ｎｍ）よりも１〜１５％程度減少する（図８（Ｂ））。
【００７６】
そして、結晶質シリコン膜６００３ｂを島状にパターンニングして、島状半導体層６００４〜６００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１５０ｎｍの厚さの酸化シリコン膜によるマスク層６００８を形成する（図８（Ｃ））。本実施例では、マスク層６００８の厚さは１３０ｎｍとする。
【００７７】
そしてレジストマスク６００９を設け、ｎチャネル型ＴＦＴを形成することとなる島状半導体層６００４〜６００７の全面に１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、しきい値電圧を制御する目的でなされる。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要ではない（図８（Ｄ））。
【００７８】
ドライバ等の駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層６０１０〜６０１２に選択的に添加する。そのため、あらかじめレジストマスク６０１３〜６０１６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域６０１７、６０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域６０１７〜６０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域６０１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する（図９（Ａ））。その後、レジストマスク６０１３〜６０１６を除去する。
【００７９】
次に、マスク層６００８をフッ酸などにより除去した後、図８（Ｄ）と図９（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【００８０】
そして、ゲート絶縁膜６０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図９（Ｂ））。
【００８１】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）６０２１と金属膜から成る導電層（Ｂ）６０２２とを積層させる。導電層（Ｂ）６０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）６０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）６０２２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００８２】
導電層（Ａ）６０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０２１に５０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜６０２０に拡散するのを防ぐことができる（図９（Ｃ））。
【００８３】
次に、レジストマスク６０２３〜６０２７を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２２とを一括でエッチングしてゲート電極６０２８〜６０３１と容量配線６０３２を形成する。ゲート電極６０２８〜６０３１と容量配線６０３２は、導電層（Ａ）から成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る６０２８ｂ〜６０３２ｂとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するＴＦＴのゲート電極６０２８〜６０３０は不純物領域６０１７、６０１８の一部と、ゲート絶縁膜６０２０を介して重なるように形成する（図９（Ｄ））。
【００８４】
次いで、ドライバのＰチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、Ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極６０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴが形成される領域はレジストマスク６０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域６０３４に含まれるＰ型を付与する不純物元素の濃度を（ｐ++）と表す（図１０（Ａ））。
【００８５】
次に、Ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク６０３５〜６０３７を形成し、Ｎ型を付与する不純物元素が添加して不純物領域６０３８〜６０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域６０３８〜６０４２に含まれるＮ型を付与する不純物元素の濃度を（ｎ+）と表す（図１０（Ｂ））。
【００８６】
不純物領域６０３８〜６０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域６０３８に添加されたリン（Ｐ）濃度は図１０（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００８７】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極６０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図９（Ａ）および図１０（Ａ）と図１０（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域６０４３、６０４４のみが形成される。本明細書中では、この不純物領域６０４３、６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す（図１０（Ｃ））。
【００８８】
ここで、ゲート電極のＴａのピーリングを防止するために層間膜としてＳｉＯＮ膜等を２００ｎｍの厚さで形成しても良い。
【００８９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行った。また、基板６００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のＴａのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【００９０】
この熱処理において、ゲート電極６０２８〜６０３１と容量配線６０３２形成する金属膜６０２８ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さでその表面に導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜６０３１及び容量配線６０３２を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９１】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は図１０（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた（図１０（Ｄ））。
【００９２】
第１の層間絶縁膜６０４５は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線６０４６〜６０４９と、ドレイン配線６０５０〜６０５３を形成する（図１１（Ａ））。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００９３】
次に、パッシベーション膜６０５４として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。本実施例においては、パッシベーション膜６０５４は窒化シリコン膜５０ｎｍと酸化シリコン膜２４．５ｎｍとの積層膜とした。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５４に開口部を形成しておいても良い（図１１（Ａ））。
【００９４】
その後、有機樹脂からなる第２層間絶縁膜６０５５を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのアクリルを用い、２５０℃で焼成して形成する（図１１（Ｂ））。
【００９５】
ここで、Ｄ／Ａ変換回路の容量を形成する。Ｄ／Ａ変換回路の容量の電極となるべき電極はドレイン配線と同一配線層に形成されている。前記電極の上部の第２層間絶縁膜６０５５を全部除去する（図示せず）。次に、遮蔽膜（ブラックマトリクス）を形成する（図示せず）。本実施例ではブラックマトリクスはＡｌ膜を４００ｎｍに形成した。よって、本実施例では、前記電極とブラックマトリクスとの間でＤ／Ａ変換回路の容量が形成される。
【００９６】
その後、有機樹脂からなる第３層間絶縁膜６０５９を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、第２層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【００９７】
そして、第２層間絶縁膜６０５５および第３層間絶縁膜６０５９にドレイン配線６０５３に達するコンタクトホールを形成し、画素電極６０６０を形成する。本発明の透過型液晶パネルにおいては、画素電極６０６０にはＩＴＯ等の透明導伝膜を用いる。（図１１（Ｂ））。
【００９８】
こうして同一基板上に、駆動回路ＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持容量６１０５が形成されている（図１２）。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【００９９】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶パネルを作製する工程を説明する。
【０１００】
図１２の状態のアクティブマトリクス基板に配向膜６０６１を形成する。本実施例では、配向膜６０６１にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板６０６２、透明導電膜からなる対向電極６０６３、配向膜６０６４とで構成される。
【０１０１】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０１０２】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶６０６５を注入し、封止剤（図示せず）によって完全に封止する。よって、図１２に示すような透過型液晶パネルが完成する。
【０１０３】
なお本実施例では、透過型液晶パネルがＴＮ（ツイスト）モードによって表示を行うようにした。そのため、偏光板（図示せず）が透過型液晶パネルの上部に配置された。
【０１０４】
駆動回路のｐチャネル型ＴＦＴ６１０１には、島状半導体層６００４にチャネル形成領域８０６、ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、島状半導体層６００５にチャネル形成領域８０９、ゲート電極６０７１と重なるＬＤＤ領域８１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域８１１、ドレイン領域８１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、島状半導体層６００６にチャネル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース領域８１６、ドレイン領域８１７を有している。このＬＤＤ領域はＬov領域とゲート電極６０７２と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、島状半導体層６００７にチャネル形成領域８１８、８１９、Ｌoff領域８２０〜８２３、ソースまたはドレイン領域８２４〜８２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。また、画素ＴＦＴ６１０４のチャネル形成領域８１８、８１９と画素ＴＦＴのＬＤＤ領域であるＬoff領域８２０〜８２３との間には、オフセット領域（図示せず）が形成されている。さらに、容量配線６０７４と、ゲート絶縁膜６０２０から成る絶縁膜と、画素ＴＦＴ６０７３のドレイン領域８２６に接続し、ｎ型を付与する不純物元素が添加された半導体層８２７とから保持容量８０５が形成されている。図１２では画素ＴＦＴ８０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１０５】
以上の様に本実施例においては、画素ＴＦＴおよびドライバが要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、液晶パネルの動作性能と信頼性を向上させることを可能とすることができる。
【０１０６】
なお、本実施例においては透過型の液晶パネルについて説明した。しかし、本発明のデジタルドライバを用いることができる液晶パネルは、これに限定されるわけではなく、透過型の液晶パネルにも用いることができる。
【０１０７】
上述した方法によって作製された液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１０８】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１０９】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図を図２２に示す。図２２に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１１０】
図２２に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１１１】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１１２】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１１３】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１１４】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１１５】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【０１１６】
なお、図２２に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶表示装置の表示媒体として用いることができる。
【０１１７】
次に、カップリング容量を形成したアクティブマトリクス液晶表示装置の画素電極の電極波形のシミュレーションの結果を図１３〜図１８を用いて説明する。
【０１１８】
図１３にシミュレーションのモデルとなった回路図を示す。画素数は１０×１０とし、ゲート信号線駆動回路全体の上に３００ｎＦの容量値のカップリング容量を形成したと仮定した。シミュレーション結果は、１ライン目のゲート信号線に接続された全ての画素ＴＦＴ及び６ライン目のゲート信号線に接続された全ての画素ＴＦＴの、画素電極の電極波形を測定したものである。
【０１１９】
図１４は図１３における画素部の等価回路図である。画素ＴＦＴ３２、保持容量３０が図１４に示すように設けられている。図１５〜図１８に示したシミュレーション結果は図１４におけるｐｏｉｎｔＡの電位を測定したものである。
【０１２０】
図１５に、カップリング容量を形成し、フレーム反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示を変化させたときの、画素電極の電極波形のシミュレーション結果を示す。画素電位は８Ｖを基準として＋５Ｖの信号を画素電極に印加している。
【０１２１】
図１５に示されたシミュレーション結果において、波形を形成しているラインは、１ライン目及び６ライン目のゲート信号線に接続された画素ＴＦＴそれぞれの画素電極の電極波形を示している。測定開始時から約０．４μｓｅｃの間に立ち上がりが見られる電極波形は、１ライン目のゲート信号線に接続された画素ＴＦＴのものである。１ライン目のゲート信号線に接続された画素部は、測定開始時から約０．４μｓｅｃの間に白から黒に表示が変化していることを示している。
【０１２２】
また、測定開始時から約２．５μｓｅｃの間約８Ｖに保たれ、約２．５μｓｅｃから約３．０μｓｅｃの間に立ち上がりが見られる電極波形は、６ライン目のゲート信号線に接続された画素ＴＦＴのものである。６ライン目のゲート信号線に接続された画素部は、約２．５μｓｅｃから約３．０μｓｅｃの間に白から黒に表示が変化していることを示している。
【０１２３】
比較対照として図１６にカップリング容量を形成しないで、フレーム反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示を変化させたときの、画素電極の電極波形のシミュレーション結果を示す。図１６では電源からのノイズによる、細かい波形の乱れが見られる。しかし図１５では細かいノイズは見られず、きれいな波形が得られており、カップリング容量によって電源からのノイズによる、遮蔽膜及び対向電極の電位の変動ΔＶが小さくなったことがわかる。
【０１２４】
図１７に、カップリング容量を形成し、ソースライン反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示を変化させたときの、画素電極の電極波形のシミュレーション結果を示す。画素電位は８Ｖを基準としており、奇数番目のソース信号線に接続されている画素電極には＋５Ｖの信号を、偶数番目のソース信号線に接続されている画素電極には−５Ｖの信号を印加している。
【０１２５】
図１７に示されたシミュレーション結果において、波形を形成しているラインは、１ライン目及び６ライン目のゲート信号線に接続された画素ＴＦＴそれぞれの画素電極の電極波形を示している。測定開始時から約０．５μｓｅｃの間に立ち上がりと、立ち下がりが見られる電極波形は、１ライン目のゲート信号線に接続された画素ＴＦＴのものである。
【０１２６】
立ち上がっている電極波形は、奇数番目のソース信号線に接続されている画素電極の電極波形であり、白から黒に表示が変化していることを示している。また立ち下がっている電極波形は、偶数番目のソース信号線に接続されている画素電極の電極波形である。
【０１２７】
また、測定開始時から約２．６μｓｅｃの間約８Ｖに保たれ、約２．６μｓｅｃから約３．０μｓｅｃの間に立ち上がりと立ち下がりが見られる電極波形は、６ライン目のゲート信号線に接続された画素ＴＦＴのものである。
【０１２８】
立ち上がっている電極波形は、奇数番目のソース信号線に接続されている画素電極の電極波形であり、白から黒に表示が変化していることを示している。また立ち下がっている電極波形は、偶数番目のソース信号線に接続されている画素電極の電極波形である。
【０１２９】
比較対照として図１８にカップリング容量を形成せず、ソースライン反転で駆動するアクティブマトリクス型液晶表示装置において、白から黒に表示が変わったときの、画素電極の電極波形のシミュレーション結果を示す。図１８では電源からのノイズによる、細かい波形の乱れが見られる。しかし図１７では細かいノイズは見られず、きれいな波形が得られており、カップリング容量によって電源からのノイズによる、遮蔽膜及び対向電極の電位の変動ΔＶが小さくなったことがわかる。
【０１３０】
このように本発明では、従来のカップリング容量を設けない場合と比較して、遮蔽膜及び対向電極に接続されている容量の容量値が大きくなり、遮蔽膜及び対向電極の電位をより一定に保つことが可能になる。また画素部に設けられる保持容量の容量値はそのままで開口率を低下させなくても、ノイズによる遮蔽膜及び対向電極の電位の変動ΔＶを従来よりも小さく抑えることが可能になり、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【０１３１】
（実施例２）
【０１３２】
本実施例では、実施例１で示したアクティブマトリクス型液晶表示装置の別の例を示す。
【０１３３】
本実施例のアクティブマトリクス型液晶表示装置の上面の概略図を図５に示す。図５において、５０１はアクティブマトリクス基板であり、ソース信号線駆動回路５０２及びゲート信号線駆動回路５０３には回路ＴＦＴが設けられ、画素領域５０４には画素ＴＦＴがマトリクス状に設けられている。本実施例ではゲート信号線駆動回路５０３を１つだけ設けている。アクティブマトリクス基板５０１としては、ガラス基板などが用いられる。
【０１３４】
画素領域５０４の上と、ゲート信号線駆動回路５０３の上には、可視光を透過する必要のある領域（図示せず）を残して遮蔽膜５０５が形成されている。遮蔽膜５０５は図面では示していないが、実際にはマトリクス形状をしている。
【０１３５】
遮蔽膜５０５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはタンタル（Ｔａ）を有する膜が好ましい。図５では遮蔽膜５０５はゲート信号線駆動回路５０３の一部の上に設けられているが、ゲート信号線駆動回路５０３全体の上に設けるようにしても良い。
【０１３６】
遮蔽膜５０５は接続部５１０において、コモン線と接続されている。コモン線５０６はＦＰＣ５０９によって電源に接続され、一定の電位（基準電位）に保たれており、遮蔽膜５０５も一定の電位（基準電位）に保たれている。
【０１３７】
遮蔽膜５０５の上に誘電体（図示せず）を挟んで、導電体５０７ａ及び導電体５０７ｂ（総称して導電体５０７）が設けられている。導電体５０７ａの一部は、ゲート信号線駆動回路５０３の一部または全部の上に設けられている。また、導電体５０７ｂの一部は、遮蔽膜５０５の画素領域５０４を挟んでゲート信号線駆動回路５０３の反対側の部分上に設けられている。
【０１３８】
遮蔽膜５０５及び導電体５０７は画素領域５０４及びソース信号線駆動回路５０２の上には設けられていない。本発明において、ソース信号線駆動回路上にカップリング容量を形成しない理由は上述したとおりである。
【０１３９】
導電体５０７は一定の電位（基準電位）に保たれたコモン線５０６に接続されている。コモン線５０６に接続された導電体５０７も基準電位に保たれている。
【０１４０】
遮蔽膜５０５の上に、誘電体（図示せず）を挟んで導電体５０７ａ及び導電体５０７ｂが設けられている部分に、カップリング容量５０８が形成されている。
【０１４１】
なお、カップリング容量５０８の容量値ＣKは、ノイズの周波数ｆと配線抵抗Ｒとの値によって決まる。カップリング容量のインピーダンスＺが配線抵抗Ｒよりも小さくなることによって、よりノイズが直接対向電極に伝わりずらくなる。
Ｒ＞Ｚ＝１／（２πｆＣK）
を満たすように、用いる回路によってカップリング容量を適宜設計することは有効である。
【０１４２】
このように本発明では、画素領域５０４及びソース信号線駆動回路５０２の上以外であるならば、ゲート信号線駆動回路の上以外でも、カップリング容量を形成することが可能である。
【０１４３】
（実施例３）
【０１４４】
本発明を実施して形成されたアクティブマトリクス型液晶表示装置は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【０１４５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１９〜図２１に示す。
【０１４６】
図１９（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明を画像入力部２００２、表示装置２００３に適用することができる。
【０１４７】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明を表示装置２１０２に適用することができる。
【０１４８】
図１９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５に適用できる。
【０１４９】
図１９（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１５０】
図１９（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２に適用することができる。
【０１５１】
図１９（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明を表示装置２５０２に適用することができる。
【０１５２】
図２０（Ａ）はフロント型プロジェクターであり、光源光学系及び表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置に適用することができる。
【０１５３】
図２０（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系及び表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置に適用することができる。
【０１５４】
なお、図２０（Ｃ）は、図２０（Ａ）及び図２０（Ｂ）中における光源光学系及び表示装置２６０１、２７０２の構造の一例を示した図である。光源光学系及び表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、光学系２８０７、表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置２８０８を三つ使用しているため三板式と呼ばれている。また、図２０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等を設けてもよい。
【０１５５】
また、図２０（Ｄ）は、図２０（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。
【０１５６】
図２０（Ｃ）は三板式の例を示したが、図２１（Ａ）は単板式の一例を示した図である。図２１（Ａ）に示した光源光学系及び表示装置は、光源光学系２９０１、表示装置２９０２、投射光学系２９０３で構成される。投射光学系２９０３は、投射レンズを備えた複数の光学レンズで構成される。図２１（Ａ）に示した光源光学系及び表示装置は図２０（Ａ）及び図２０（Ｂ）中における光源光学系及び表示装置２６０１、２７０２に適用できる。また、光源光学系２９０１は図２０（Ｄ）に示した光源光学系を用いればよい。なお、表示装置２９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【０１５７】
また、図２１（Ｂ）に示した光源光学系及び表示装置は、図２１（Ａ）の応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板２９０５を用いて表示映像をカラー化している。図２１（Ｂ）に示した光源光学系及び表示装置は図２０（Ａ）及び図２０（Ｂ）中における光源光学系及び表示装置２６０１、２７０２に適用できる。
【０１５８】
また、図２１（Ｃ）に示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置２９１６にマイクロレンズアレイ２９１５を設け、ダイクロイックミラー（緑）２９１２、ダイクロイックミラー（赤）２９１３、ダイクロイックミラー（青）２９１４を用いて表示映像をカラー化している。投射光学系２９１７は、投射レンズを備えた複数の光学レンズで構成される。図２１（Ｃ）に示した光源光学系及び表示装置は図２０（Ａ）及び図２０（Ｂ）中における光源光学系及び表示装置２６０１、２７０２に適用できる。また、光源光学系２９１１としては、光源の他に結合レンズ、コリメータレンズを用いた光学系を用いればよい。
【０１５９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜２のどのような組み合わせからなる構成を用いても実現することができる。
【０１６０】
【発明の効果】
【０１６１】
本発明の構成によって、遮蔽膜及び対向電極に接続されている全ての容量の容量値を、より大きくすることができる。よってノイズによる遮蔽膜及び対向電極の電位の変動ΔＶを従来よりも小さく抑えることが可能になり、電源からのノイズが対向電極に伝わり液晶にノイズが印加されることによる表示画像の乱れを防ぐことができる。
【０１６２】
またカップリング容量をゲート信号線駆動回路上に形成することで、限られた面積の基板上により大きな容量値を有するカップリング容量を形成することができる。
【図面の簡単な説明】
【図１】  本実施の形態アクティブマトリクス基板の概略上面図。
【図２】  実施例１のアクティブマトリクス基板の概略断面図。
【図３】  本実施の形態アクティブマトリクス基板の回路図。
【図４】  実施例１のアクティブマトリクス基板の概略上面図。
【図５】  実施例２のアクティブマトリクス基板の概略上面図。
【図６】  実施例１の画素部の上面構造を示す図。
【図７】  実施例１の画素部の上面構造を示す図。
【図８】  ＴＦＴの作製工程を示す断面図。
【図９】  ＴＦＴの作製工程を示す断面図。
【図１０】  ＴＦＴの作製工程を示す断面図。
【図１１】  ＴＦＴの作製工程を示す断面図。
【図１２】  ＴＦＴの作製工程を示す断面図。
【図１３】  アクティブマトリクス基板のシミュレーションのモデルとなる回路図。
【図１４】  アクティブマトリクス基板のシミュレーションのモデルとなる回路における画素部の等価回路図。
【図１５】  本発明のシミュレーション結果を示す図。
【図１６】  本発明のシミュレーション結果を示す図。
【図１７】  本発明のシミュレーション結果を示す図。
【図１８】  本発明のシミュレーション結果を示す図。
【図１９】  本発明の液晶表示装置を用いた電子機器の例。
【図２０】  本発明の液晶表示装置を用いた三板式フロントプロジェクタおよびリアプロジェクタの概略構成図。
【図２１】  本発明の液晶表示装置を用いた単板式プロジェクタの概略構成図。
【図２２】  従来のアクティブマトリクス基板の概略上面図。
【図２３】  無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。
【図２４】  カップリング容量の上面図及び断面図。
【符号の説明】
１０１  ソース信号線駆動回路
１０２  ゲート信号線駆動回路
１０３  画素領域
１０４  画素ＴＦＴ
１０５  液晶セル
１０６  保持容量
１０７  ソース信号線
１０８  ゲート信号線
１０９  カップリング容量
１１０  コモン線
１１１  第１の電極
１１２  第２の電極
１１４  画素部
１１５  接続配線
【図１】
0004459332.tif 000002
【図２】
0004459332.tif 000003
【図３】
0004459332.tif 000004
【図４】
0004459332.tif 000005
【図５】
0004459332.tif 000006
【図６】
0004459332.tif 000007
【図７】
0004459332.tif 000008
【図８】
0004459332.tif 000009
【図９】
0004459332.tif 000010
【図１０】
0004459332.tif 000011
【図１１】
0004459332.tif 000012
【図１２】
0004459332.tif 000013
【図１３】
0004459332.tif 000014
【図１４】
0004459332.tif 000015
【図１５】
0004459332.tif 000016
【図１６】
0004459332.tif 000017
【図１７】
0004459332.tif 000018
【図１８】
0004459332.tif 000019
【図１９】
0004459332.tif 000020
【図２０】
0004459332.tif 000021
【図２１】
0004459332.tif 000022
【図２２】
0004459332.tif 000023
【図２３】
0004459332.tif 000024
【図２４】
0004459332.tif 000025