(57)【特許請求の範囲】
【請求項１】
下地層上に形成された第１の絶縁層に、表面が前記第１の絶縁層から露出し且つ前記第１の絶縁層を貫通して前記下地層と電気的に接続された導電性の接続プラグを形成する工程と、  
前記接続プラグの前記表面上および前記第１の絶縁層上に第２の絶縁層を形成する工程と、  
前記第２の絶縁層に、前記接続プラグおよび前記第１の絶縁層を露出する開口部を設けるエッチング工程と、  
前記第２の絶縁層上および前記開口部内に導電膜を堆積する工程と、  
堆積された前記導電膜をパターニングして、前記接続プラグと電気的に接続された配線層を前記第２の絶縁層上に形成する工程と、 
前記第２の絶縁層上および前記開口部内に、前記配線層を覆うように第３の絶縁層を形成する工程とを有し、  
前記接続プラグの前記表面である接続プラグ領域は第１の長さ方向と第１の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第２の長さ方向と第２の幅方向とから成る長尺形状を備え、かつ、前記接続プラグ領域と前記開口領域とは、前記接続プラグ領域の前記第１の長さ方向における両縁部が前記開口領域から突出し、前記開口領域の前記第２の長さ方向における両縁部が前記接続プラグ領域から突出するようにして互いに配置されており、 
前記エッチング工程において、前記接続プラグ領域の前記第１の長さ方向と前記開口領域の前記第２の長さ方向とが９０度の角度を成して交差するように、前記開口部は位置合せされることを特徴とする半導体装置の製造方法。  
【請求項２】
前記接続プラグ領域および前記開口領域の形状は長方形であることを特徴とする請求項１記載の半導体装置の製造方法。  
【請求項３】
前記接続プラグ領域および前記開口領域の形状は楕円であることを特徴とする請求項１記載の半導体装置の製造方法。  
【請求項４】
前記第２の絶縁層上および前記開口部内に堆積される前記導電膜は、スパッタリング法により堆積されることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。  
【請求項５】
前記導電膜の材料は、窒化チタンであることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。  
【請求項６】
前記導電膜の材料は、窒化アルミチタンであることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。  
【請求項７】
前記接続プラグ領域の前記第１の長さ方向における長さと、前記開口領域の前記第２の長さ方向における長さとは、異なることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置の製造方法。  
【請求項８】
前記配線層は、下部電極と上部電極とが強誘電体膜を介して積層されて成るキャパシタの前記上部電極と電気的に接続された配線層であり、  
前記第２の絶縁層は、前記上部電極の表面の一部を露出するように前記キャパシタを覆い、  
前記導電膜は、前記キャパシタの露出した前記上部電極の前記表面上に堆積されることを特徴とする請求項１〜７のいずれか１つに記載の半導体装置の製造方法。  
【請求項９】
前記エッチング工程において、前記第１の絶縁層がオーバーエッチングされ、前記接続プラグの一部が前記第１の絶縁層から突出されることを特徴とする請求項１〜８のいずれか１つに記載の半導体装置の製造方法。  
【請求項１０】
表面に不純物拡散層を備える半導体基板上に、下部電極と上部電極とが強誘電体膜を介して積層されて成るキャパシタと、前記不純物拡散層と電気的に接続された接続プラグとを形成する工程と、  
前記キャパシタ、および、前記接続プラグが配置される接続プラグ領域を覆うように、前記半導体基板上に絶縁層を形成する工程と、  
前記絶縁層に、前記接続プラグ領域を露出する開口部と、前記キャパシタの前記上部電極の表面の一部を露出するキャパシタ用開口部とを設けるエッチング工程と、  
前記絶縁層上と前記開口部内と前記キャパシタ用開口部内とに、導電膜を堆積する工程と、  
堆積された前記導電膜をパターニングして、前記接続プラグと前記キャパシタの前記上部電極とを電気的に接続する配線層を、前記絶縁層上に形成する工程と、 
前記絶縁層上と前記開口部内と前記キャパシタ用開口部内とに、前記配線層を覆うように絶縁膜を形成する工程とを有し、  
前記接続プラグ領域は第１の長さ方向と第１の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第２の長さ方向と第２の幅方向とから成る長尺形状を備え、かつ、前記接続プラグ領域と前記開口領域とは、前記接続プラグ領域の前記第１の長さ方向における両縁部が前記開口領域から突出し、前記開口領域の前記第２の長さ方向における両縁部が前記接続プラグ領域から突出するようにして互いに配置されており、 
前記エッチング工程において、前記接続プラグ領域の前記第１の長さ方向と前記開口領域の前記第２の長さ方向とが９０度の角度を成して交差するように、前記開口部は位置合せされることを特徴とする半導体装置の製造方法。  
【請求項１１】
前記接続プラグ領域および前記開口領域の形状は長方形であることを特徴とする請求項１０記載の半導体装置の製造方法。  
【請求項１２】
前記接続プラグ領域および前記開口領域の形状は楕円であることを特徴とする請求項１０記載の半導体装置の製造方法。  
【請求項１３】
前記絶縁層上と前記開口部内と前記キャパシタ用開口部内とに堆積される前記導電膜は、スパッタリング法により堆積されることを特徴とする請求項１０〜１２のいずれか１つに記載の半導体装置の製造方法。  
【請求項１４】
前記導電膜の材料は、窒化チタンであることを特徴とする請求項１０〜１３のいずれか１つに記載の半導体装置の製造方法。  
【請求項１５】
前記導電膜の材料は、窒化アルミチタンであることを特徴とする請求項１０〜１３のいずれか１つに記載の半導体装置の製造方法。  
【請求項１６】
前記接続プラグ領域の前記第１の長さ方向における長さと、前記開口領域の前記第２の長さ方向における長さとは、異なることを特徴とする請求項１０〜１５のいずれか１つに記載の半導体装置の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体装置の製造方法に関するものであり、特に、半導体基板上に多層配線層が形成されて成る半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体基板上に形成された多層配線層において、各配線層間もしくは配線層と半導体基板表面の所定領域との間を電気的に接続する方法として、導電性の接続プラグを用いた次のような構成が知られている。
まず、半導体基板表面もしくは下層配線層等の下地層上に第１の絶縁層が形成され、この第１の絶縁層に第１の絶縁層を貫通し下地層と電気的に接続された導電性の接続プラグが形成される。さらに、この第１の絶縁層上に接続プラグを覆う第２の絶縁層が形成される。次に、接続プラグが配置された接続プラグ領域よりも大きい形状を備え、かつ、接続プラグ領域を包含する開口部が第２の絶縁層に設けられ、この開口部により接続プラグの表面が露出される。さらに、第２の絶縁層上および第２の絶縁層に設けられた開口部内に導電膜が堆積され、この導電膜がパターニングされて接続プラグと電気的に接続された配線層が第２の絶縁層上に形成される。
【０００３】
このような構成は、例えば、下記特許文献１の図４およびそれを説明する段落にて開示されている。
特許文献１では、下部導電層２０上に形成された第１層間絶縁層２２に、第１層間絶縁層２２を貫通し下部導電層２０と電気的に接続された導電体プラグ３０が形成され、第１層間絶縁層２２上に、導電体プラグ３０を覆うように第２層間絶縁層３４が形成される。次に、導電体プラグ３０が形成される導電体プラグ領域よりも大きい形状を備え、かつ、導電体プラグ領域を包含する補助コンタクトホール３６が第２層間絶縁層３４に設けられ、この補助コンタクトホール３６の底には導電体プラグ３０の表面が露出される。さらに、第２層間絶縁層３４上および補助コンタクトホール３６内に第２配線形成層５４が堆積され、この第２配線形成層５４がパターニングされて第２配線層３８が形成される。
【０００４】
このような従来の構成によれば、下地層と、この下地層上に第１および第２の絶縁層等の積層絶縁層を介して形成された配線層とを、第１の絶縁層の厚みを有する接続プラグのみを用いて電気的に接続させることが可能となるので、工程を複雑にすることなく下地層と配線層との電気的な接続を実現することが可能となる。
つまり、下地層と、この下地層上に積層絶縁層を介して形成された配線層とを電気的に接続する構成としては、例えば、積層された絶縁層を全て貫通するような接続プラグを設けて、この接続プラグと下地層および配線層とを電気的に接続するような方法が挙げられるが、この方法では、接続プラグ用の孔を積層絶縁層の厚さと同じ深さで形成する必要があるため、孔のアスペクト比が大きくなってしまい、孔内に接続プラグ用の材料を容易に埋め込めない可能性があり、工程が複雑になってしまう可能性があった。また、積層絶縁層を構成する各絶縁層にそれぞれ接続プラグを設け、この各接続プラグを互いに電気的に接続する方法では、接続プラグを埋め込む工程が複数回必要となってしまい、工程時間が大幅に増大してしまう可能性があった。このような理由から、半導体基板上に形成された多層配線層において、各配線層間もしくは配線層と半導体基板表面の所定領域との間を電気的に接続する方法として、上述した従来の構成が適用される場合があった。
【特許文献１】特開平７−９９１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の構成では、第２の絶縁層に設けられる開口部が、接続プラグ領域よりも大きい形状を備え、かつ、接続プラグ領域を包含しているため、第２の絶縁層を例えばドライエッチング等により加工して開口部を設ける際、下層の第１絶縁層における接続プラグを包囲する領域がオーバーエッチングされてしまい、接続プラグの上部が第１の絶縁層から突出してしまう可能性があった。
【０００６】
このような場合、開口部内に堆積される導電膜は、突出した接続プラグの側面に好適に堆積されない可能性があり、開口部の内表面に導電膜が連続して形成されない可能性があった（以下、この状態をオープン不良と称す）。これにより、接続プラグと配線層を構成する導電膜との電気的接続信頼性が低減されてしまう可能性があった。特に、導電膜がスパッタリング法等により堆積された場合、スパッタリング法は段差被覆性が例えばＣＶＤ（Chemical Vapor Deposition）法に比べ良好ではないため、突出した接続プラグの側面への堆積がさらに難しくなってしまい、電気的接続信頼性の低減がより顕著になってしまう可能性があった。
【課題を解決するための手段】
【０００７】
上記課題を解決する為、本願発明の半導体装置の製造方法では、下地層上に形成された第１の絶縁層に、表面が前記第１の絶縁層から露出し且つ前記第１の絶縁層を貫通して前記下地層と電気的に接続された導電性の接続プラグを形成する工程と、前記接続プラグの前記表面上および前記第１の絶縁層上に第２の絶縁層を形成する工程と、前記第２の絶縁層に、前記接続プラグおよび前記第１の絶縁層を露出する開口部を設けるエッチング工程と、前記第２の絶縁層上および前記開口部内に導電膜を堆積する工程と、堆積された前記導電膜をパターニングして、前記接続プラグと電気的に接続された配線層を前記第２の絶縁層上に形成する工程とを有し、前記接続プラグの前記表面である接続プラグ領域は第１の長さ方向と第１の幅方向とから成る長尺形状を備え、前記開口部により露出する開口領域は第２の長さ方向と第２の幅方向とから成る長尺形状を備え、前記エッチング工程において、前記接続プラグ領域の前記第１の長さ方向と前記開口領域の前記第２の長さ方向とが所定の角度を成して交差するように、前記開口部は位置合せされる。
【発明の効果】
【０００８】
この構成によれば、接続プラグと、接続プラグ上の第２の絶縁層に設けられた開口部内に堆積される導電膜との電気的接続信頼性を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
【実施例１】
【００１０】
図１〜図１６は、本願発明の実施例１における半導体装置の製造方法を説明する工程図である。ここで、図１〜図７は断面図であり、図８〜１６は平面図である。
本願発明の実施例１における半導体装置の製造方法では、まず、図１に示されるように、下地層１００上に形成された第１の絶縁層２００に、表面が第１の絶縁層２００から露出し且つ第１の絶縁層２００を貫通して下地層１００と電気的に接続された導電性の接続プラグ３００を形成する。
【００１１】
下地層１００は、例えば、シリコン（Ｓｉ）等を材料とする半導体基板の表面部分に形成された不純物拡散層、もしくは、半導体基板上に形成された多層配線層の一部を構成する下層配線層等である。
本実施例では、第１の絶縁層２００はシリコン酸化膜（ＳｉＯ２）により構成され、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって形成される。
【００１２】
接続プラグ３００は、第１の絶縁層２００にフォトリソグラフィー法を用いたエッチングによりコンタクトホールを形成し、さらに、コンタクトホールが形成された第１の絶縁層２００上に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）を材料とする金属層を順次スパッタリング法やＣＶＤ法等により堆積させ、この堆積された金属層をＣＭＰ（Chemical Mechanical Polishing）法等により研磨することにより形成される。
【００１３】
本実施例では、図８、図９の平面図に示すように、第１の絶縁層２００から露出した接続プラグ３００の表面、すなわち、接続プラグ３００が配置される接続プラグ領域３００´は、第１の長さ方向aと第１の幅方向bとから成る長尺形状を備える。例えば、接続プラグ領域３００´の形状は、図８に示されるような長方形や、図９に示されるような楕円である。長方形の場合は、長辺方向が第１の長さ方向aに相当し、短辺方向が第１の幅方向bに相当する。楕円の場合は、長軸方向が第１の長さ方向aに相当し、短軸方向が第１の幅方向bに相当する。
【００１４】
次に、図２に示されるように、第１の絶縁層２００上および接続プラグ領域３００´上に第２の絶縁層４００を形成する。
第２の絶縁層４００はシリコン酸化膜（ＳｉＯ２）により構成され、例えば、ＣＶＤ法によって形成される。
【００１５】
次に、図３、図４、図１０、および、図１１に示されるように、エッチングにより第２の絶縁層４００に、接続プラグ領域３００´の一部および第１の絶縁層２００の一部を露出する開口部４１０を設ける。
【００１６】
図３は、図１０および図１１に示される平面図の点線Ｘ−Ｘ´に対応する断面図であり、図４は、図１０および図１１に示される平面図の点線Ｙ−Ｙ´に対応する断面図である。
ここで、図３では、開口部４１０を設ける際のエッチングにより、接続プラグ３００を包囲する第１の絶縁層２００がオーバーエッチングされ、接続プラグ３００の上部が第１の絶縁層２００から突出した状態が示されている。
開口部４１０は、第２の絶縁層４００にフォトリソグラフィー法を用いたドライエッチングを行うことにより形成される。
【００１７】
本実施例では、図１０および図１１に示されるように、開口部４１０により露出する開口領域４１０´は第２の長さ方向a´と第２の幅方向ｂ´とから成る長尺形状を備える。例えば、開口領域４１０´の形状は、図１０に示されるような長方形や、図１１に示されるような楕円である。長方形の場合は、長辺方向が第２の長さ方向a´に相当し、短辺方向が第２の幅方向b´に相当する。楕円の場合は、長軸方向が第２の長さ方向a´に相当し、短軸方向が幅方向b´に相当する。なお、本実施例では、開口領域４１０´の形状を接続プラグ領域３００´の形状と対応させている。
【００１８】
そして、接続プラグ領域３００´と開口領域４１０´とは、第１の長さ方向aと第２の長さ方向a´とが所定の角度θを成すように交差して配置される。
つまり、開口部４１０を設ける際のエッチング工程において、接続プラグ領域３００´の第１の長さ方向aと開口領域４１０´の第２の長さ方向a´とが所定の角度θを成して交差するように、開口部４１０は位置合せされる。
【００１９】
さらに詳細に説明すると、接続プラグ領域３００´と開口領域４１０´とは、接続プラグ領域３００´の第１の長さ方向aにおける両縁部３０１が開口領域４１０´から突出し、且つ、開口領域４１０´の第２の長さ方向a´における両縁部４１１が接続プラグ領域３００´から突出するようにして互いに配置されている。
すなわち、開口領域４１０´の第２の長さ方向a´における断面では、図３に示されるように、接続プラグ領域３００´を含有するように開口領域４１０´が配置され、開口領域４１０´の第２の幅方向b´における断面では、図４に示されるように、開口領域４１０´は、接続プラグ領域３００´内に収まるようにして配置されている。
【００２０】
なお、本実施例では、第１の長さ方向aと第２の長さ方向a´とが成す角度θは９０度である。
【００２１】
次に、図５、図６、および、図１２に示されるように、第２の絶縁層４００上および開口部４１０内に導電膜５００を堆積させ、この導電膜５００をパターニングすることにより、接続プラグ３００と電気的に接続された配線層５１０を第２の絶縁層４００上に形成する。
【００２２】
図５は、図１２に示される平面図の点線Ｘ−Ｘ´における断面図であり、図６は、図１２に示される平面図の点線Ｙ−Ｙ´における断面図である。
【００２３】
本実施例では、導電膜５００の材料は、窒化チタン（ＴｉＮ）、もしくは、窒化アルミチタン（ＴｉＡｌＮ）等であり、スパッタリング法により堆積される。導電膜５００は第２の絶縁層４００上および開口部４１０の内面上に一定の膜厚で形成される。すなわち、導電膜５００の一部は開口部４１０内に窪んだ状態で形成される。
導電膜５００をパターニングして形成された配線層５１０は、接続プラグ領域３００´および開口領域４１０´を覆うように配置されている。
【００２４】
次に、図７に示すように、第２の絶縁層４００上および開口部４１０内に、配線層５１０を覆うようにして第３の絶縁層６００を形成する。
第３の絶縁層６００は、シリコン酸化膜（ＳｉＯ２）により構成され、例えば、ＣＶＤ法によって形成される。ここで、第３の絶縁層６００は、開口部４１０内を埋め込むようにして形成されている。
【００２５】
このように、本願発明では、第２の絶縁層４００に開口部４１０を設けるエッチング工程において、接続プラグ領域３００´の第１の長さ方向aと開口領域４１０´の第２の長さ方向a´とが所定の角度θを成して交差するように、開口部４１０が位置合せされるため、接続プラグ３００と第２の絶縁層４００の開口部４１０内に堆積される導電膜５００との電気的接続信頼性は向上される。
【００２６】
つまり、この構成によれば、開口領域４１０´の第２の幅方向b´においては、図６に示されるように、開口部４１０の内側面と接続プラグ３００の上面とが連続している為、この箇所において導電膜５００を開口部４１０の内表面に連続して堆積させることが可能となる。すなわち、仮に、開口部４１０を設ける際のエッチングにより接続プラグ３００を包囲する第１の絶縁層２００がオーバーエッチングされて接続プラグ３００の上部が第１の絶縁層２００から突出してしまい、開口部４１０の内表面に堆積される導電膜５００の一部、例えば開口領域４１０の第２の長さ方向a´において図２６の点線の円で示すようなオープン不良が発生したとしても、開口領域４１０´の第２の幅方向ｂ´においては導電膜５００を連続して堆積させることが可能となるので、接続プラグ３００と導電膜５００との電気的な接続を維持することが可能となる。つまり、接続プラグ３００と導電膜５００との電気的接続信頼性を向上させることが可能となる。
【００２７】
特に、導電膜５００がスパッタリング法により堆積される場合、スパッタリング法は段差被覆性が、例えばＣＶＤ法に比べ良好ではないため、本願発明を適用することにより、より顕著な効果を奏することが可能となる。
【００２８】
さらに、この構成によれば、接続プラグ３００もしくは開口部４１０を設ける際の位置合せにズレが生じた場合においても、接続プラグ３００と開口部４１０内に堆積される導電膜５００との接触面積を維持することが可能となり、接続プラグ３００と導電膜５００との電気的接続信頼性を向上させることが可能となる。
つまり、例えば、図１３の平面図に示すように、開口領域４１０´の第２の長さ方向a´に位置ズレが生じた場合には、開口領域４１０´の第２の長さ方向a´において接続プラグ領域３００´から突出した両縁部４１１が位置合せ余裕として作用することにより、接続プラグ領域３００´における開口部４１０により露出される面積Ｓを維持することが可能なる。さらに、図１４の平面図に示すように、開口領域４１０´の第２の幅方向b´に位置ズレが生じた場合には、接続プラグ領域３００´の第１の長さ方向aにおいて開口領域４１０´から突出した両縁部３０１が位置合せ余裕として作用することにより、接続プラグ領域３００´における開口部４１０により露出される面積Ｓを維持することが可能なる。これにより、開口部４１０内に堆積される導電膜５００と接続プラグ３００との接触面積を維持することが可能となり、接続プラグ３００と導電膜５００との電気的接続信頼性を向上させることが可能となる。
【００２９】
ここで、本実施例では、例えば、開口領域４１０´の第２の長さ方向a´における位置ズレが、開口領域４１０´の第２の幅方向b´における位置ズレよりも大きいことが予め想定可能な場合には、図１５に示すように、接続プラグ領域３００´の長さＬ１は開口領域４１０´の長さＬ２よりも短く設定される。さらに、開口領域４１０´の第２の幅方向ｂ´における位置ズレが、開口領域４１０´の第２の長さ方向a´における位置ズレよりも大きいことが予め想定可能な場合には、図１６に示すように、開口領域４１０´の長さＬ２は接続プラグ領域３００´の長さＬ１よりも短く設定される。つまり、予想される位置ズレ方向に基づいて、接続プラグ領域３００´の長さＬ１と開口領域４１０´の長さＬ２とを異なる長さで設定することにより、接続プラグ領域３００´もしくは開口領域４１０´における位置ズレに寄与しない余分な領域を削減することが可能となり、面積を小さくすることが可能となる。
【実施例２】
【００３０】
次に、本願発明の実施例２における半導体装置の製造方法について説明する。
実施例２は、実施例１の発明を、接続プラグと、下部電極と上部電極とが強誘電体膜を介して積層されたキャパシタの上部電極と電気的に接続された配線層との接続構造に適用したものである。
【００３１】
図１７〜図２５は、本願発明の実施例２における半導体装置の製造方法を説明する工程図である。図１７〜図２４は断面図であり、図２５は平面図である。
【００３２】
本願発明の実施例２における半導体装置の製造方法では、まず、図１７に示されるように、半導体基板１１０上に形成された第１の絶縁層２００に、第１の絶縁層２００を貫通し且つ半導体基板１１０の表面と電気的に接続された導電性の接続プラグ３００が形成される。
半導体基板１１０は、例えば、シリコン（Ｓｉ）等を材料とする基板で、その表面に素子分離領域１１１により分離された複数の不純物拡散層１１２を備える。接続プラグ３００はこの不純物拡散層１１２の１つに電気的に接続されている。
【００３３】
次に、図１８に示されるように、第１の絶縁層２００上に、接続プラグ３００を覆うように第２の絶縁層４００´を形成する。
第２の絶縁層４００´はシリコン酸化膜（ＳｉＯ２）により構成され、例えば、ＣＶＤ法によって形成される。
【００３４】
次に、図１９に示されるように、第１の絶縁層２００および第２の絶縁層４００´に、第１の絶縁層２００および第２の絶縁層４００´を貫通するキャパシタ用接続プラグ７００を形成する。
キャパシタ用接続プラグ７００は、半導体基板１１０の表面に形成された不純物拡散層１１２と電気的に接続されている。
キャパシタ用接続プラグ７００は、第１の絶縁層２００および第２の絶縁層４００´にフォトリソグラフィー法を用いたエッチングによりコンタクトホールを形成し、さらに、コンタクトホール内および第２の絶縁層４００´上に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）を材料とする金属層を順次スパッタリング法やＣＶＤ法等に堆積させ、この堆積された金属層をＣＭＰ（Chemical Mechanical Polishing）法等により研磨することにより形成される。
【００３５】
次に、図２０に示されるように、下部電極８１０と強誘電体膜８２０と上部電極８３０とが順次積層されたキャパシタ８００を第２の絶縁層４００´上に形成する。
下部電極８１０は、例えば、イリジウム（Ｉｒ）若しくは酸化イリジウム（ＩｒＯ２）等の貴金属を材料とし、スパッタリング法等により、キャパシタ用接続プラグ７００を覆うように第２の絶縁層４００´上に形成される。
強誘電体膜８２０は、金属酸化物誘電体を材料とし、スパッタリング法、スピンコート法、もしくはＭＯ−ＣＶＤ法（Metal Organic CVD）等により、下部電極８１０上に形成される。
上部電極８３０は、白金（Pt）もしくはイリジウム（Ir）等の貴金属を材料とし、スパッタリング法等により、強誘電体膜８２０上に形成される。
さらに、この順次積層された下部電極８１０、強誘電体膜８２０、および、上部電極８３０をエッチング加工することにより、キャパシタ８００が形成される。
【００３６】
次に、図２１に示されるように、第２の絶縁層４００´上に、キャパシタ８００を覆うように第２の絶縁膜４００を形成する。
【００３７】
さらに、図２２に示されるように、エッチングにより、第２の絶縁膜４００に、上部電極８３０の表面の一部を露出するキャパシタ用開口部４２０と、接続プラグ３００が配置される接続プラグ領域３００´を露出する開口部４１０とを設ける。
開口部４１０および開口部４２０は、第２の絶縁膜４００にフォトリソグラフィー法を用いたドライエッチングを行うことにより形成される。
ここで、接続プラグ領域３００´と、開口部４１０により露出する開口領域４１０´とは、実施例１と同様の形状および配置関係を有している。なお、図２５はこの工程の一例を示す平面図である。
【００３８】
次に、図２３に示されるように、第２の絶縁膜４００上、開口部４１０内、および、キャパシタ用開口部４２０内に、導電膜５００を一括して堆積させ、この導電膜５００をパターニングすることにより、接続プラグ３００とキャパシタ８００の上部電極８３０とを電気的に接続させる配線層５１０を第２の絶縁層４００上に形成する。
本実施例では、導電膜５００の材料は、窒化チタン（ＴｉＮ）、もしくは、窒化アルミチタン（ＴｉＡｌＮ）等であり、スパッタリング法により堆積される。
【００３９】
次に、図２４に示されるように、第２の絶縁層４００上と、開口部４１０およびキャパシタ用開口部４２０内に、配線層５１０を覆うようにして第３の絶縁層６００が形成される。
このように、本実施例の半導体装置の製造方法では、実施例１の接続プラグ３００と配線層５１０との接続構造を、接続プラグ３００と、下部電極８１０と上部電極８３０とが強誘電体膜８２０を介して積層されたキャパシタ８００の上部電極８３０と電気的に接続された配線層５１０との接続構造に適用したことにより、本願発明の効果をより顕著に得ることが可能となる。
【００４０】
つまり、キャパシタ８００の上部電極８３０の表面を露出するようなキャパシタ用開口部４２０内に、導電膜５００を堆積しようとした場合、導電膜をＣＶＤ法により堆積しようとすると、還元性雰囲気が発生する可能性があり、これにより、キャパシタ８００の電気的特性が劣化しまう可能性がある。このため、導電膜５００はスパッタリング法を用いて堆積させることが望ましい。しかしながら、スパッタリング法は、実施例１中にて説明したように、段差被覆性がＣＶＤ法に比べて良好ではない為、接続プラグ３００と導電膜５００との接続構造に、従来の構造を用いる場合は、電気的接続信頼性が十分に得られない可能性があった。本願発明では、導電膜５００をスパッタリング法により堆積させても、接続プラグ３００と導電膜５００との電気的接続信頼性を維持することが可能となる。すなわち、本願発明では、キャパシタ８００の電気的特性を維持しつつ接続プラグ３００と導電膜５００との電気的接続信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００４１】
【図１】本願発明の実施例１における半導体装置の製造方法を説明する断面図。
【図２】本願発明の実施例１における半導体装置の製造方法を説明する断面図。
【図３】本願発明の実施例１における半導体装置の製造方法を説明する断面図。
【図４】本願発明の実施例１における半導体装置の製造方法を説明する断面図。
【図５】本願発明の実施例１における半導体装置の製造方法を説明する断面図。
【図６】本願発明の実施例１における半導体装置の製造方法を説明する断面図。
【図７】本願発明の実施例１における半導体装置の製造方法を説明する断面図。
【図８】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図９】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１０】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１１】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１２】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１３】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１４】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１５】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１６】本願発明の実施例１における半導体装置の製造方法を説明する平面図。
【図１７】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図１８】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図１９】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図２０】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図２１】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図２２】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図２３】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図２４】本願発明の実施例２における半導体装置の製造方法を説明する断面図。
【図２５】本願発明の実施例２における半導体装置の製造方法を説明する平面図。
【図２６】本願発明の実施例１の説明においてオープン不良の状態を説明する断面図。
【符号の説明】
【００４２】
１００    下地層
１１０    半導体基板
２００    第１の絶縁層
２００´  層間絶縁層
３００    接続プラグ
３００´  接続プラグ領域
４００    第２の絶縁層
４００´  第２の絶縁層
４１０    開口部
４１０´  開口領域
４２０    キャパシタ用開口部
５００    導電膜
５１０    配線層
６００    第３の絶縁層
７００    キャパシタ用接続プラグ
８００    キャパシタ
８１０    下部電極
８２０    強誘電体膜
８３０    上部電極
【図１】
0004573784.tif 000002
【図２】
0004573784.tif 000003
【図３】
0004573784.tif 000004
【図４】
0004573784.tif 000005
【図５】
0004573784.tif 000006
【図６】
0004573784.tif 000007
【図７】
0004573784.tif 000008
【図８】
0004573784.tif 000009
【図９】
0004573784.tif 000010
【図１０】
0004573784.tif 000011
【図１１】
0004573784.tif 000012
【図１２】
0004573784.tif 000013
【図１３】
0004573784.tif 000014
【図１４】
0004573784.tif 000015
【図１５】
0004573784.tif 000016
【図１６】
0004573784.tif 000017
【図１７】
0004573784.tif 000018
【図１８】
0004573784.tif 000019
【図１９】
0004573784.tif 000020
【図２０】
0004573784.tif 000021
【図２１】
0004573784.tif 000022
【図２２】
0004573784.tif 000023
【図２３】
0004573784.tif 000024
【図２４】
0004573784.tif 000025
【図２５】
0004573784.tif 000026
【図２６】
0004573784.tif 000027