(57)【特許請求の範囲】
【請求項１】
ＭＥＭＳ（Micro-Electromechanical System）素子のアレイを備え、
前記ＭＥＭＳ素子は、それぞれ、第１状態と、第２状態とを有し、
前記第１状態から前記第２状態への遷移は、開電圧により行われ、前記第２状態から前記第１状態への遷移は、閉電圧により行われ、
前記アレイは、すべてのＭＥＭＳ素子に印加される単一制御電圧のための入力を備え、前記アレイの様々な状態は、前記単一制御電圧を変化させることによって得られ、
前記アレイの前記ＭＥＭＳ素子のそれぞれが、固定電極と、前記閉電圧および前記開電圧をそれぞれ印加することにより、前記固定電極に向けて、または離れるように移動可能な可動電極とを有し、前記第１状態においては、前記固定電極と前記移動電極の間の距離は、前記第２状態においてよりも小さくなり、
前記可動電極は、前記固定電極に実質的に並列して懸架され、ばね定数を有する少なくとも１つのカンチレバーアームによって支持構造に固定され、
前記ＭＥＭＳ素子には、前記閉電圧および前記開電圧を供給するための作動領域を有する作動電極が設けられており、
前記ＭＥＭＳ素子が、それぞれ、前記開電圧が前記閉電圧と異なる特徴的ヒステリシス曲線を有し、この特徴的ヒステリシリス曲線ならびに対応する前記開電圧および閉電圧は、それぞれのＭＥＭＳ素子において互いに異なっており、
個別の幅により互いに異なるＭＥＭＳ素子の前記特徴的ヒステリシス曲線は、小さな幅を有するヒステリシス曲線が、次の、より大きい幅を有するヒステリシス曲線の幅内に完全に位置するように設計されている、
ことを特徴とする電子装置。
【請求項２】
前記アレイの前記ＭＥＭＳ素子は、並列に接続されている、ことを特徴とする請求項１に記載の装置。
【請求項３】
前記アレイの前記ＭＥＭＳ素子の数は、２〜１０の範囲にある、ことを特徴とする請求項１に記載の装置。
【請求項４】
単一制御電圧の前記入力は、トランジスタである、ことを特徴とする請求項１に記載の装置。
【請求項５】
ＭＥＭＳ素子のアレイを複数備え、各アレイは、単一制御電圧のための入力を有する、ことを特徴とする請求項１に記載の装置。
【請求項６】
前記アレイの第１および第２ＭＥＭＳ素子は、異なる特徴的ヒステリシス曲線を有しており、前記第１および第２ＭＥＭＳ素子の前記作動電極の作動領域が、異なり、および／または、前記カンチレバーアームの前記ばね定数が、異なる、ことを特徴とする請求項１に記載の装置。
【請求項７】
誘電率を有する少なくとも１つの誘電層が、前記固定電極と前記可動電極の間に存在しており、前記ＭＥＭＳ素子は、ＭＥＭＳキャパシタであり、このキャパシタの前記第１状態は、第１状態キャパシタンスを有し、
前記アレイの第１および第２ＭＥＭＳキャパシタが、異なる特徴的ヒステリシス曲線を有しており、前記第１および第２ＭＥＭＳキャパシタの前記第１状態キャパシタンスが、異なる、ことを特徴とする請求項１に記載の装置。
【請求項８】
前記ＭＥＭＳ素子の前記特徴的ヒステリシス曲線が、動作線図において、共通の中央線の周りに集中する、ことを特徴とする請求項１に記載の装置。
【請求項９】
請求項１乃至請求項８のいずれかに記載のＭＥＭＳ（Micro-Electromechanical System）素子のアレイを駆動するための方法であって、
単一制御電圧が、前記アレイの前記ＭＥＭＳ素子に共通して印加され、前記電圧は、前記アレイの様々な状態を得るために変化される、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro-Electro-Mechanical-System）素子のアレイを備える電子デバイスに関し、前記アレイは、その出力において複数の状態を提供する。
【０００２】
本発明は、また、ＭＥＭＳ（Micro-Electromechanical-System）素子のアレイの駆動に関し、前記アレイは、その出力において複数の状態を提供する。
【背景技術】
【０００３】
ＭＥＭＳ（Micro-Electro-Mechanical-System）技術を用いて、ワイヤレスアプリケーションにおけるＲＦモジュール用の可変受動コンポーネントが開発されている。ＭＥＭＳ技術は、センサおよび投射型ディスプレイのような製品に、すでに適用されている。ＲＦ回路での適用は、電力消費を減少させ、ワイヤレス通信システムの機能性を高める。特に、ＭＥＭＳ技術は、集積化ＲＦフロントエンドに適用されている。
【０００４】
可能なＲＦ−ＭＥＭＳコンポーネントとしては、柔軟な金属の上部電極を有する可変キャパシタがある。ＤＣ電圧を印加することにより、この電極は下方へと移動し、スナップダウンするまで、電圧によるキャパシタンス増加をもたらす。これが起こる電圧は、Ｖｃｌｏｓｅと呼ばれる。キャパシタは、可変キャパシタ（Ｖ＜Ｖｃｌｏｓｅ）またはスイッチ可能キャパシタ（Ｖ＞Ｖｃｌｏｓｅ）として使用することができる。後者は、ＲＦスイッチとしても使用できる。ＭＥＭＳコンポーネントは、表面マイクロマシニングやＩＣ適合薄膜技術により作製することができる。可動部分を作製するために犠牲層が用いられ、これは、構造層の下で選択的に除去することができ、これにより自立型構造が作られる。
【０００５】
ＭＥＭＳ技術では、小さく軽量な可変／スイッチ可能ＲＦコンポーネントを製造することができ、これは、電力消費、直線性および挿入損失に関して半導体スイッチおよびバリキャップより優れている。この技術は、可変ＲＦモジュール用の他の能動／受動コンポーネントとの一体化を可能にし、機能性およびコンパクトさの改善を提示する。ＲＦフロントエンドにおける可変／スイッチ可能コンポーネントを用いて、現行および次世代ワイヤレス通信システム向けの新しい再構成可能なＲＦトランシーバ構造を、設計することができる。その一例として、適応インピーダンス整合ネットワークがある。Ｎ個のＭＥＭＳ素子のアレイで構成された適応インピーダンスネットワークを、Ｎの数の制御電圧を用いて駆動するには、多くの相互接続および駆動電子部品（高電圧トランジスタ）が必要となる。
【０００６】
国際公開第９９／４３０１３号は、フラットベース電極と、ロータ基板から延びる回転翼と、フラットロータ電極とを有する少なくとも１つのベース基板とを備え、ベース基板と前記回転翼の間にウェッジ型のエアギャップが形成されている、マイクロメカニカル静電リレーに関する。電極層が、エアギャップを定める少なくとも１つの表面にさらに形成され、閉じ、開き、および切り換えを提供するスイッチング特性を得る。１つのリレーごとに制御線があり、いくつかの並列のリレーを制御するためのさらなる線がある。
【０００７】
米国特許第５，８８０，９２１号は、ＭＥＭＳ技術を用いてモノリシックに集積化されたスイッチキャパシタバンクを開示しており、これは、キャパシタレベルの正確なデジタル選択を広い調整幅にわたって維持しながらＲＦおよびミリメートル帯域の両方でＧＨｚ信号周波数を扱うことが可能である。各ＭＥＭＳスイッチは、グランド線およびギャップを空けた信号線の上を延びる、基板に取付けられたカンチレバーアームを含む。電気的接触が、上に配置され信号線のギャップに面するカンチレバーアームの底面に形成される。カンチレバーアームの上にある上部電極は、グランド線上に制御キャパシタ構造を形成する。好ましくはカンチレバーアームとほぼ同じ高さの基板から懸架されたＭＥＭＳキャパシタである、キャパシタ構造が、基板に固定され、ＭＥＭＳスイッチに直列に接続される。ＭＥＭＳスイッチは、上部電極に電圧を印加することにより作動され、これは、制御キャパシタ構造をグランド線に向けて引きつける静電力を供給し、これにより、電気的接触が、信号線のギャップを閉じ、一対の出力端子の間のＭＥＭＳキャパシタ構造を接続する。集積化ＭＥＭＳスイッチキャパシタの複数の組は、オン状態とオフ状態のインピーダンスの間に大きな範囲を有し、したがって、優れた絶縁性および挿入損失特性を示す。
【０００８】
米国特許第５，８７２，４８９号においては、集積化された可変インダクタンスネットワークが、複数のＭＥＭ（Micro-Electromechanical）スイッチで構成されたスイッチングネットワークと共に共通基板上に製造された複数の固定インダクタを、特徴としている。スイッチは、インダクタを選択的に相互接続して、特定のインダクタンス値を有するインダクタンスネットワークを形成し、これは、インダクタが適切に構成された場合、高い精度で設定することができる。好適なＭＥＭスイッチは、非常に小量の抵抗を導入し、よって、インダクタンスネットワークは、高いＱを持つことができる。ＭＥＭスイッチおよびインダクタは、共通の加工工程を用いて集積化することができ、ワイヤ結合や従来技術のスイッチに関係する寄生キャパシタンスの問題を減少させ、信頼性を高め、従来技術の設計の空間、重量および電力要件を減少させる。高いＱを有する正確な可変インダクタンスネットワークは、幅広い適用範囲を有しており、特定の所定周波数で最大になる狭い帯域幅周波数応答を提供する共振回路等に適用して、性能の選択的が高い低ノイズ増幅器（ＬＮＡ：Low Noise Amplifier）を可能にしたり、振動回路等に適用して、正確な振動周波数を生成し、必要に応じて変更可能にしたりすることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、ＭＥＭＳ素子のアレイを駆動するための方法と、冒頭の段落で述べた種類のアレイを備える装置とを提供することであり、これらにより、相互接続および電子部品の駆動を大幅に減少させることができる。
【課題を解決するための手段】
【００１０】
この目的は、ＭＥＭＳ素子が、それぞれ、第１状態と、第２状態とを有するデバイスにおいて達成され、このデバイスでは、第１状態から第２状態への遷移は、開電圧により行われ、第２状態から第１状態への遷移は、閉電圧により行われる。加えて、アレイは、すべてのＭＥＭＳ素子に印加される単一制御電圧のための入力を備え、アレイの様々な状態は、単一制御電圧を変化させることによって得られる。
【００１１】
駆動方法に関する目的は、単一の制御電圧が、本発明のアレイ内のすべてのＭＥＭＳ素子に印加され、この電圧を変化させて、アレイの様々な状態を得ることにより達成される。
【００１２】
本発明に係る装置におけるＲＦ−ＭＥＭＳ素子は、必要なスイッチング電圧の違いを示す。アレイ内のすべてのＲＦ−ＭＥＭＳコンポーネントのオン状態とオフ状態のスイッチング電圧を調整することにより、所定のスキームに従って１つの単一制御電圧を掃引することによってアレイのすべての利用可能な状態を評価することができる。よって、アレイは、ＭＥＭＳ素子およびトランジスタが設けられる交差において行および列を備える必要がない。
【００１３】
本発明の装置の重要な利点は、特に、トランジスタの数を大幅に減らすことができることである。この利点は、従来のトランジスタのいずれもが、ＭＥＭＳ装置とは異なるスケールおよび異なる技術で製造されるため、重要とみなすべきである。ＲＦ適用においては、ＭＥＭＳ素子に、好ましくは高い抵抗率を有する単一基板上の他の受動コンポーネントを設けることが有利である。しかしながら、トランジスタ用には、抵抗率が低い基板が必要である。トランジスタの数の減少は、個別のトランジスタが適用される場合にも、有利である。それは、このような駆動トランジスタが、かなり高い、例えば約３０Ｖの電圧を供給可能である必要があり、また、このようなトランジスタは、高価なためである。
【００１４】
アレイにおける状態は、様々な目的に有利に用いることができる。状態は、例えば、メモリ状態、論理的状態、または表示状態とすることができる。第１の適用は、ＲＦドメインにおけるものであり、ここでは、ＭＥＭＳ素子を、様々な電気通信帯域、およびこの帯域での信号の送信または受信の間のスイッチとして適用することができる。他の適用は、ＭＥＭＳ素子を個別の可変キャパシタとして使用することである。さらなる適用は、インダクタを有するＭＥＭＳ素子を使用して、インダクタンスを設定できるようにすることである。
【００１５】
好適な実施形態において、アレイは、第１および第２ＭＥＭＳ素子を備え、これらはそれぞれ、開電圧が閉電圧と異なる特徴的ヒステリシス曲線を有し、第１ＭＥＭＳ素子の開電圧と制御電圧が、第２ＭＥＭＳ素子のそれらと異なっている。これにより、状態の数が大幅に増加する。この実施形態では、例えば、ＭＥＭＳキャパシタが設けられ、その開電圧および閉電圧は、ヒステリシス挙動をもたらすために、十分に容易に変化させることができる。勿論、アレイには、その開電圧および閉電圧が、まったくまたは実質的に異ならない、さらなるＭＥＭＳ素子があってもよい。
【００１６】
特徴的ヒステリシス曲線が、キャパシタンス対制御電圧の動作線図において、異なる幅を持つことが特に好ましい。これは、第１ＭＥＭＳ素子の開電圧が、同一アレイの第２ＭＥＭＳ素子のそれと異なるだけでなく、開電圧と閉電圧の間の電圧ギャップが、第１および第２ＭＥＭＳ素子の間で異なっていることも意味している。これにより、第１ＭＥＭＳ素子のヒステリシス曲線は、第２ＭＥＭＳ素子のヒステリシス曲線内に完全に収まる。
【００１７】
アレイ駆動の容易さを高める有利なさらなる実施形態においては、ＭＥＭＳ素子の特徴的ヒステリシス曲線が、動作線図において、共通の中央線の周りに集中する。この特性は、論理的状態を格納するＭＥＭＳ素子のアレイの構築を可能にし、ここで、各論理的状態の間の距離は、他の距離に等しい。
【００１８】
本発明の好適な実施形態によると、懸架された可動電極を有する静電型のＭＥＭＳ素子が、設けられる。これは、アレイのＭＥＭＳ素子のそれぞれが、固定電極と、可動電極とを有し、可動電極は、閉電圧および開電圧をそれぞれ印加することにより、固定電極に向けて、または離れるように移動可能であり、第１状態においては、固定電極と移動電極の間の距離は、第２状態においてよりも小さくなることを意味する。ここで、可動電極は、固定電極に実質的に並列して懸架され、ばね定数を有する少なくとも１つのカンチレバーアームによって支持構造に固定され、ＭＥＭＳ素子には、閉電圧および開電圧を供給するための作動領域を有する作動電極が設けられている。ＭＥＭＳ素子は、スイッチとしてもよく、あるいは、可変キャパシタとしてもよい。頑強性の観点からすると、可変キャパシタが好ましい。
【００１９】
さらなる実施形態においては、アレイの第１および第２ＭＥＭＳ素子は、異なる特徴的ヒステリシス曲線を有しており、少なくとも１つの制御電極の作動領域が、異なり、および／または、カンチレバーアームのばね定数が、異なる。これにより、異なる特徴的曲線が、機械的手段により設定される。ＭＥＭＳ素子のヒステリシス曲線を、機械的特性で調整することも可能である。静電力と一致する必要があるばね力は、増加する変位と共に増加する。各素子は、異なるスペーサ高さ、または異なる数／配置のスペーサを持つことができる。これを用いて、Ｖｃｌｏｓｅと呼ばれるヒステリシス曲線が下降する電圧に、影響を与えずに、Ｖｏｐｅｎと呼ばれるヒステリシス曲線が上昇する電圧を、調整することができる。ＶｃｌｏｓｅおよびＶｏｐｅｎの調整は、同じ因数√（ｋ／Ａ）で変化させることができる。パラメータｋは、ばね定数の調整を意味し、パラメータＡは、作動領域を意味する。
【００２０】
さらに他の実施形態において、誘電率を有する少なくとも１つの誘電層が、固定電極と可動電極の間に存在しており、ＭＥＭＳ素子は、ＭＥＭＳキャパシタであり、このキャパシタの第１状態は、第１状態キャパシタンスを有する。さらに、アレイの第１および第２ＭＥＭＳキャパシタが、異なる特徴的ヒステリシス曲線を有しており、第１および第２ＭＥＭＳキャパシタの第１状態キャパシタンスが、異なる。これにより、異なる特徴的曲線が、化学的手段により設定される。
【００２１】
第１状態キャパシタンスに影響を与えるこのような化学的手段の例は、キャパシタ領域の適合、例えば全体または一部のみなど、誘電層が固定電極を覆う範囲、誘電層の厚さおよびエアギャップを決定する固定電極と可動電極の間のスペーサの厚さ、誘電層の誘電率の変更、および誘電層の上に第２の任意パターン層を設けること、を含む。
【００２２】
異なるＭＥＭＳ素子に、異なるパターンの第２層を設けることが、特に好ましい。その理由は、これが、最小限の追加的加工工程により実現可能であるためである。またこれは、ＭＥＭＳ素子だけでなく集積化受動体を製造して、受動回路を得ることもできるウエハレベルの加工において、非常に適切に組み合わせることもできる。
【００２３】
誘電率の変更については、いくつかの選択肢がある。第１の選択肢は、異なる誘電率を有する多くのパターン誘電材料を、設けることである。適切な材料の例は、窒化ケイ素および酸化ケイ素である。他の選択肢は、注入工程を行うことにより、誘電層に電荷を供給することであり、注入量は、各ＭＥＭＳ素子により異なる。この利点は、開電圧および閉電圧において、実質的な差を実現できることである。注入によって、電圧の関数としての容量の挙動が、全体的にシフトする。注入工程は、実際にはそれほど複雑とはならない。いずれにせよ、例えば、ＣＭＯＳトランジスタがある場合にこれを定義するために、この注入を行って、所望のドーピングレベルを基板に供給するからである。
【００２４】
誘電率の変更の代わりに、実効電界を変えることもできる。これは、例えば、強誘電体材料の層を、誘電層の上に塗布することにより行われる。その結果、開電圧と閉電圧の両方およびヒステリシス挙動が、変更される。
【００２５】
当業者が理解するように、所望の異なる開電圧および閉電圧を実現するために、２つ以上の手段を用いることが非常に好ましい。特に、機械的および化学的手段の両方が、用いられる。これにより、アレイにおける異なる開電圧の数を、好ましくは３〜７の範囲で、約１０まで増加させてもよい。それでも、すべての開電圧および閉電圧は、特定の１つのＭＥＭＳ素子を開くことを可能にするために、十分に異なるものである。また、追加的加工工程の数も、限定され、例えば、好ましくはただ１つの追加的なフォトリソグラフィ工程を含む５未満となる。
【００２６】
アレイのＭＥＭＳ素子は、並列に接続されることがさらに好ましい。これは、すべてのＭＥＭＳ素子の直接駆動を可能にする。単一制御電圧のための入力は、好ましくはトランジスタである。このようなトランジスタは、個別のトランジスタとしてもよい。しかしながら、それを、駆動回路と一体化してもよい。
【００２７】
さらなる実施形態において、装置は、ＭＥＭＳ素子のアレイを複数備え、各アレイは、単一制御電圧のための入力を有する。
【００２８】
さらに、装置は、キャパシタと、可変キャパシタとしてのＭＥＭＳ素子とを有するインピーダンス整合ネットワークであってもよく、またはこれを含んでいてもよい。このような可変インピーダンス整合ネットワークは、移動体通信機器において利用可能な通信帯域の数が増加するという観点、およびこれらの帯域の少なくともいくつかが非常に広いという観点から、非常に好ましい。特に、本発明が実施される、このようなインピーダンス整合ネットワークは、１つの基本コンポーネントが、様々な適用に適するという利点を有する。１つの基本コンポーネントは、適用および状況に合わせて、必要なインピーダンス変換を選択することにより、設定することができる。この選択は、装置と共に提供されるインピーダンス変換の表に基づいて、行うことができる。代替的な実施と比較すると、本発明は、最小の可変キャパシタの使用を可能にする。
【００２９】
ＭＥＭＳ素子とキャパシタおよびインダクタの組合せのさらなる適用は、例えば、電圧制御オシレータ向けの適合性ＬＣ回路である。
【００３０】
本発明を特徴付けるこれらおよび他の数多くの新規な利点および特性が、特に、本明細書に添付されその一部分を成す特許請求の範囲において述べられる。しかしながら、本発明、その利点、およびその使用により達成される目的をより良く理解するために、本発明の好適な実施形態が図解され説明される、本明細書のさらなる一部分を成す図面および付随する記載内容を、参照すべきである。
【発明を実施するための最良の形態】
【００３１】
図１は、測定されたＭＥＭＳキャパシタのキャパシタンスを、制御電圧の関数として示している。制御電圧がＶｃｌｏｓｅに増加すると、キャパシタの上部電極がつぶれ、電極間のエアギャップを閉じ、キャパシタンスが上昇する。続いて、ＤＣ電圧が増加すると、キャパシタがＶｏｐｅｎにおいて再び開き、キャパシタンスが再び下降する。各ＭＥＭＳ素子は、スイッチング電圧においてヒステリシスを示す。すなわち、エアギャップを閉じるのに必要な電圧（Ｖｃｌｏｓｅ）が、これを再び開くのに必要な電圧（Ｖｏｐｅｎ）と異なっている。このメモリ効果を、Ｎ個のＭＥＭＳ素子のアレイにおいて使用することにより、Ｎ個のＭＥＭＳスイッチのアレイの２Ｎ状態のすべてを、１つの制御電圧のみによって評価することができる。
【００３２】
図２は、Ｖ１からＶ２、Ｖ３へのステップを示すキャパシタンス−電圧図を示している。論理的状態が、ステップごとに割り当てられている。例は、３つのＭＥＭＳ素子のアレイで表わすことができる４つの状態を示している。一般的に、Ｎ個のスイッチのアレイにおいて、Ｎの数の制御電圧が用いられた場合、各スイッチは、独立して駆動することができると言える。これは、２Ｎ個の異なる状態をもたらすが、多くの相互接続および駆動電子部品を必要とする。まさしく、この電子部品の相互接続および駆動の多大な努力が、本発明によって減少される。この例では、その機械的特性を通じて各スイッチのスイッチング電圧を調整することにより、アレイの状態をスイッチするただ１つの制御電圧の印加が、スイッチのヒステリシスの利点を得ることなしに、電圧掃引の間に実質的にスイッチを閉じさせるが、これは、Ｎ＋１個の異なる状態しかもたらさない。
【００３３】
図３は、各キャパシタに対してＶｃｌｏｓｅおよびＶｏｐｅｎを適切な（異なる）値に調整することによる、２つのキャパシタを含むアレイのスイッチングの例を示している。このアレイでは、４つの別個の状態が、利用可能である。メモリ効果が使用されるため、制御電圧の値だけでなく、先行する電圧掃引の形状も、ＭＥＭＳアレイの状態を決定する。例えば、０１状態に達するには、制御電圧をＶ４からＶ２、Ｖ３へと掃引する必要がある。０およびＶ２の電圧において、アレイがリセットされる。このようにリセット点から開始して、各状態を、所定の電圧掃引により活性化することができる。
【００３４】
図４は、図３に関係する上述と同一の原則に基づき、８つの異なる状態を表わすことができる、３つのＭＥＭＳ素子のアレイを示している。上述したように、メモリ効果のために、制御電圧の値が、１つの状態を達成する必要があるだけでなく、先行する電圧掃引の形状も、ＭＥＭＳアレイの到達可能な状態を決定する。例えば、０１０状態に達するには、制御電圧をＶ６からＶ２、Ｖ４へと掃引する必要がある。
【００３５】
図５は、本発明の第１の実践的な実施形態を示している。図５は、異なる幅を有する３つの異なるヒステリシス曲線を示している。この実施形態において、電圧ＶｏｐｅｎおよびＶｃｌｏｓｅ（ヒステリシス）は、ばね定数ｋにより調整される。したがって、図５において３つの異なるヒステリシス幅がある理由は、３つの異なるばね定数ｋがあることである。第２のステップとして、ヒステリシス曲線は、図６を参照して説明されるように、オフセットしている必要がある。
【００３６】
図６は、個別のＭＥＭＳコンポーネントの３つの異なるキャパシタンス−電圧曲線を示しており、これらは、異なる量のヒステリシスを有し、互いに中心が合わせられている。キャパシタンス−電圧曲線をオフセットするために、適切な量の電荷注入が用いられる。電荷注入Ｃ１およびＣ３は、同一の極性を有する。表１は、各ステップ後の各キャパシタのＶｏｐｅｎおよびＶｃｌｏｓｅの個別の値を示している。
【表１】
0004555951.tif 000002
【００３７】
方法１では、ばね定数ｋおよび作動領域Ａの調整を用いる。ＶｃｌｏｓｅおよびＶｏｐｅｎは、同一の因数√（ｋ／Ａ）で変化し、よってＶｃｌｏｓｅは、大きな絶対調整範囲を有し、これはＶｏｐｅｎのそれよりも非常に大きいものである。同様の効果を、ＭＥＭＳキャパシタと直列の固定キャパシタ、すなわち容量性分圧器、を用いることにより得ることができる。ＭＥＭＳキャパシタにおける実効電圧は、次のようになる。
【００３８】
（Ｃｍｅｍｓ／（Ｃｍｅｍｓ＋Ｃｆｉｘｅｄ））×Ｖｃｏｎｔｒｏｌ
方法２では、誘電層の実効誘電率εｅｆｆを変化させる。閉じた状態の上部電極の静電力が、所定の制御電圧にわたって増加するεｅｆｆと共に増加する。したがって、Ｖｏｐｅｎを、√（１／εｅｆｆ）の因数により調整することができる。Ｖｃｌｏｓｅも、これにより、特定の範囲まで影響を受ける。第１キャパシタに閉じた層を、第２キャパシタにパターン層を塗布し、第３キャパシタには誘電層を塗布しないことも可能である。そのほかに、誘電層の厚さ、および個別キャパシタの間のエアギャップを変化させることも可能である。
【００３９】
方法３では、スペーサを用いる（分離する）ことにより、閉じた状態の上部電極の変位を変えることが開示される。静電力と一致する必要があるばね力は、増加する変位と共に増加する。各キャパシタは、異なるスペーサ高さ、または異なる数／配置のスペーサを持つことができる。これを用いて、Ｖｃｌｏｓｅに影響を与えずに、Ｖｏｐｅｎを調整することができる。
【００４０】
方法４では、誘電層を、（誘電）層を含む電荷と置き換える。これは、絶縁体（すなわちＳｉＯ２）へのイオン注入により実現することができる。固定の電荷は、ＶｏｐｅｎとＶｃｌｏｓｅの両方をオフセットする。Ｖ＝Ｑ／Ｃに従い、Ｖｃｌｏｓｅのオフセットは、Ｖｏｐｅｎのそれよりも大きい。１ｐＦの０．１ｍｍ２キャパシタへの注入に一価のイオンを用いる場合、１Ｖの電圧オフセットのために、およそ１０１０イオン／ｃｍ２の量が必要である。個別のコンポーネントの電圧オフセットは、荷電層の構築またはシャドウマスクを用いた選択的注入の実行により変化させることができる。オフセットが、作動電圧を増加または減少させるかは、注入の極性、（下部電極の上面に近い）注入の位置、および外部電圧の極性により決まる。
【００４１】
方法５では、強誘電体材料を使用して、ヒステリシスを操作する。
【００４２】
方法６では、異なるばね定数を、ＭＥＭＳキャパシタの固定部に用いる。これは、Ｖｏｐｅｎに影響を与えるキャパシタの“ロールオフ（role-off）”状の開口を生じさせる。個別のコンポーネントの間で、ばね定数の差を変化させることにより、Ｖｏｐｅｎを変化させることができる。
【００４３】
図７、図８、および図９は、図５および図６において示されるヒステリシス曲線を調整する物理的な実施形態を、ばね定数を変化させるために異なる数のばね素子またはヒンジを有するキャパシタに関して示している。すなわち、調整は、異なる数のばね素子またはヒンジによる異なるばね定数と誘電体における荷電注入との組合せを含む。ばね定数は、図５および図６に示すように調整される。適当な量の荷電注入を用いたキャパシタンス−電圧曲線のオフセッティングは、図７および図９に示されている。Ｃ１およびＣ３における荷電注入は、同一の極性を有する。作動電圧は、異なる極性の外部印加電圧（ＤＣ電圧）を用いることにより、それぞれ増加および減少される。図７における外部印加電圧は、図９におけるそれとは異なる。
【００４４】
図１０は、ＭＥＭＳスイッチの例を示している。スイッチは、非導電基板２の上に作られる。導電性の下部電極４，６が、基板２の上に設けられている。非導電基板製の梁１０，１１が、基板２に設けられている。梁１０，１１を引き下げる静電力が、非導電基板２上に設けられた作動キャパシタ１２の下部電極と、梁１０上に設けられた作動キャパシタ１４の上部電極との間に作られている。静電力が、キャパシタ１２および１４の間で十分に強いと、梁１０，１１が引き下げられ、８と４および８と６の間の接触が確立される。静電力が、１４および１２の間で減少すると、梁のばね定数の力が増加し、したがって、スイッチが、８と４および８と６の間の接触を開く。
【００４５】
図１１は、ＭＥＭＳスイッチの断面図を示している。キャリア２０が、スイッチ加工の最初に作製される。キャリア２０の上には、受動層２２がある。受動層２２の上には、誘電層３０，３２および第１金属層２４，２６，２８がある。犠牲層３４，３６が、誘電層３０，３２の上に設けられている。第３金属層４０が、第１金属層２４の上に設けられ、第３金属層４４が、第１金属層２８の上に設けられる。絶縁体（ＰＩ）４６が、第３金属層４０の上に設けられる。絶縁体（ＰＩ）４８が、犠牲層３４、第３金属層４４の上、および部分的に第３金属層４２の上に設けられている。第２金属層３８が、第３金属層４２の下面に付けられている。静電力が、第１金属層２６と第３金属層４４との間に作られている。静電力が、部分３８，４２，４４および４８を備える固定部を引き下げた場合、電気的接触が、部分２４および３８の間で確立される。静電力が減少した場合、前記固定部が上昇し、電気的接触を開く。図１１に示されるスイッチの断面図は、Ａ’−Ａ”線に対応している。
【００４６】
図１２は、ＭＥＭＳスイッチの上面図を示している。図は、各スイッチが、実際に、ＡおよびＢと呼ばれる２つの個別のスイッチを備えることを示している。図１２は、図１１の番号４０の部分に対応する共通入力５０を示している。共通入力５０は、図１１の第３金属層４０に対応する。第１金属層５２が、図１１の第１金属層２４に対応する。スイッチＡの出力６６が、図１１の第３金属層４２に対応する。スイッチＡの出力６６が、図１１の第３金属層４２に対応する。スイッチＢの出力が、番号５４が付された部分に対応する。スイッチＢの出力５４は、第３金属層でもある。図１１の第１金属層２６は、図１２における第１金属層６４に対応する。部分５６は、第１金属層でもある。図１２のグランド６０が、第３金属層であり、図１１の番号４４に対応する。番号６２が付された部分が、スイッチＡのＤＣ駆動であり、番号５８が付された部分が、スイッチＢのＤＣ駆動である。
【００４７】
各スイッチにおいて、静電駆動は、２４、２６、２８に対応する第１金属層と、４０、４２、および４４に対応する第３金属層の間にある。“通常” の構成においては、スイッチは、いわゆる開いた位置にある。すなわち、接触が確立されていない。電圧が印加されると、２４、２６、および２８に対応する第１金属層と、４０、４２、および４４に対応する第３金属層の間の静電力が、第３金属層を引き下げる。第３金属層４４に付けられ、しかし絶縁層（ＰＩ）４８である受動層により分離されているのは、第２部分であり、これもまた、第３金属層４２に作られている。これは、コイルとすることができる。第３金属層部分４２は、第２金属層３８により延長されており、接触が確立される際に第１金属層２４に近づくようになっている。すなわち、２つのスイッチＡおよびＢの共通入力５０と、駆動６２または５８あるいは両方との間の接触が、第３金属層４２、第２金属層３８部分および第１金属層２４を通じて確立される。
【００４８】
本明細書に含まれる本発明の新たな特性および利点が、上述の説明で定められた。しかしながら、この開示は、多くの側面において、例示のみを目的としていると理解される。特に各部分の形状、大きさおよび配置に関して、本発明の範囲を逸脱することなく、変更を詳細に行うことができる。本発明の範囲は、当然ながら、添付の特許請求の範囲を表現する言語において定義される。
【図面の簡単な説明】
【００４９】
【図１】図１は、測定されたＭＥＭＳキャパシタのキャパシタンスを、制御電圧の関数として示す図である。
【図２】図２は、３つのキャパシタのアレイにおける、その後のＭＥＭＳキャパシタのスイッチングスキームを示す図である。
【図３】図３は、２つのＭＥＭＳキャパシタのアレイのスイッチングにおけるメモリ効果の使用例を示す図である。
【図４】図４は、３つのＭＥＭＳキャパシタのアレイのスイッチングにおけるメモリ効果の使用例を示す図である。
【図５】図５は、ばね定数ｋを増加させることでＶｃｌｏｓｅおよびＶｏｐｅｎを調整することによる、ＭＥＭＳ素子のヒステリシスの差を示す図である。
【図６】図６は、図５における素子への、その後の荷電注入の効果を示す図である。
【図７】図７は、３つのキャパシタンスのアレイの第１キャパシタンスのヒステリシスを調整する実践的な実施形態を示す図である。
【図８】図８は、３つのキャパシタンスのアレイの第２キャパシタのヒステリシスを調整する実践的な実施形態を示す図である。
【図９】図９は、３つのキャパシタンスのアレイの第３キャパシタンスの荷電注入によるヒステリシスの調整を示す図である。
【図１０】図１０は、ＭＥＭＳスイッチの例を示す図である。
【図１１】図１１は、図１２におけるＡ’−Ａ”線に沿うスイッチの断面図を示す図である。
【図１２】図１２は、スイッチの上面図および図１１の断面図により示されるＡ’−Ａ”線を示す図である。
【図１】
0004555951.tif 000003
【図２】
0004555951.tif 000004
【図３】
0004555951.tif 000005
【図４】
0004555951.tif 000006
【図５】
0004555951.tif 000007
【図６】
0004555951.tif 000008
【図７】
0004555951.tif 000009
【図８】
0004555951.tif 000010
【図９】
0004555951.tif 000011
【図１０】
0004555951.tif 000012
【図１１】
0004555951.tif 000013
【図１２】
0004555951.tif 000014