(57)【特許請求の範囲】
【請求項１】
複数の光センサと、
各光センサと結合された転送回路と、
出力ラインと、
前記複数の転送回路の各々に、画像に関連する電荷を出力ラインへ出力させるための選択手段と、
各転送回路と出力ラインとの間に挿入された増幅器と、
前記増幅器による転送回路から出力ラインへの電荷の転送に伴って、増幅器の総ての入力ステージノードを、少なくとも１つの既知の大きさにバイアスするためのリセット手段と、を含み、
前記増幅器は、
前記転送回路に接続された入力ノードと、
前記入力ノードに接続された入力ステージと、
を含み、
前記入力ステージは複数のトランジスタを含み、
前記入力ステージの前記トランジスタは、前記入力ノードに容量的に結合された１組の入力ステージノードを形成し、
前記増幅器の前記入力ステージが、
２つのｐ型ＣＭＯＳ回路を含む第１の差動対と、
２つのｎ型ＣＭＯＳ回路を含む、前記第１の差動対と相補的な第２の差動対と
を含み、
前記ｐ型ＣＭＯＳ回路とｎ型ＣＭＯＳ回路は各々と関連した入力ステージノードをそれぞれ有し、
前記リセット手段が、前記第１の差動対の一方のｐ型ＣＭＯＳ回路と関連した入力ステージノードと前記第２の差動対の一方のｎ型ＣＭＯＳ回路と関連した入力ステージノードとを選択的にドレインのＣＭＯＳ電位へバイアスする、
画像センサアレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルスキャナ、コピー機、ファクシミリ機などに用いられている画像センサアレイに関する。より詳しくは、本発明は、このようなセンサアレイの少なくとも１つの個々の光センサと関連付けることのできる、選択可能な増幅器に関する。
【０００２】
【従来の技術】
概して、画像センサアレイは、画像を有するドキュメントを走査し、各光センサにより捕捉された小さい画像領域を画像信号電荷に変換する光センサの線型アレイを含む。画像信号電荷は、蓄積時間を経て増幅され、順次起動される多重トランジスタを通じて共通出力ライン又はバスへ転送される。
【０００３】
走査プロセスでは、各走査サイクルの間、各光センサ（フォトダイオードなど）に所定の時間系列でバイアス電荷及びリセット電荷が供給される。これらの画像センサアレイの特定の実施形態では、フォトダイオードからの画像信号電荷の転送のために二段階転送回路が設けられている。フォトダイオードと転送回路の入力との間にあるノードに結合されたバイアス電荷注入トランジスタを通って各フォトダイオードにバイアス電荷が供給される。画像に対応する電荷が転送回路から、増幅回路を通るようにし、典型的には各フォトダイオード毎に、或いは少なくともカラー感光性フォトダイオードの各ＲＧＢカラー三層体に、１つの増幅回路が与えられている。
【０００４】
画像センサアレイに選択（切換）可能な増幅器を用いる際に起こる実用上の問題として、特定のリセットコンデンサ及び光センサと結合した増幅器が信号伝達に伴って選択を解除されたとき、残存電荷が増幅器回路内に残存し、この残存電荷が、予測できない量の電荷を次回のためのリセットノードの静電容量に静電容量的に結合し、画像に関連した電荷がコンデンサからビデオライン上に転送されるという点が挙げられる。このようにリセットコンデンサのこの予測できない付加的量の電荷により、次の画像読取りの信号電荷にひずみが生じる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、リセットコンデンサからビデオラインへの各読出しに続いて既知の電圧へリセットする、選択可能な画素増幅器のための回路を提供することである。
【０００６】
Bazesの"Two Novel Fully Complementary Self-Biased CMOS Differential Amplifiers"(IEEE Journal of Solid-State Circuits Vol.26, No.2, 1991年2月, 165-168頁)は、完全な相補形を呈し、負のフィードバックによって自己バイアスされる差動増幅器のデザインを開示している。同じくBazesの米国特許第４，８５７，４７６号及び同第４，９５８，１３３号に、これに関連する増幅器のデザインが開示されている。
【０００７】
米国特許第５，４９３，４２３号は、画像センサアレイの個々の光センサと結合することができる増幅器回路を開示している。画像信号が増幅器を通る各サイクル毎に、次の信号が出力されるまで、低い待機電流が増幅器内の一定のトランジスタに供給される。各画像信号が増幅器内のクリティカルノードを通過する前に、クリティカルノードは既知の電荷値に設定される。
【０００８】
【課題を解決するための手段】
本発明の一態様によると、各光センサと結合された１つの転送回路を有する複数の光センサを有する画像センサアレイが提供される。選択手段により、各転送回路が画像関連電荷を出力ラインへ出力する。各転送回路と出力ラインとの間に増幅器が置かれる。増幅器は、リセットコンデンサに接続された入力ノードと、入力ノードに接続された入力ステージとを含む。入力ステージは複数のトランジスタを含み、入力ステージ内のトランジスタは入力ノードと静電容量的に結合した１組の入力ステージノードを形成する。リセット手段は、転送回路から出力ラインへ電荷を転送する増幅器に付随する少なくとも１つの既知の大きさに増幅器の総ての入力ステージノードをバイアスする。
【０００９】
【発明の実施の形態】
図１は、包括的に参照数字１０で表した、本発明に従ったタイプの二段階転送方式の画像センサアレイを図示したものである。画像センサアレイ１０は、フォトダイオード１４の形態の複数のフォトサイトを有するシリコンのチップ１２を含む。フォトダイオード１４はチップ１２上に、線型アレイ或いは列１６として相互に近接して並置されている。アレイ１０のような小さいアレイを数個、端と端とを当接させることにより、チップ内のフォトダイオード間を離間させた、より長いアレイ、即ち全幅アレイや接触型アレイを形成することもできる。これにより、複合アレイの全幅にわたりフォトダイオードのピッチを維持することができる。
【００１０】
ここではフォトダイオード１４について図示及び説明を行っているが、この他にアモルファスシリコンなどのタイプのフォトサイトや透明電極ＭＯＳタイプのフォトサイトも考えられる。又、ここではフォトダイオード１４を１つの列１６を有する一次元センサアレイについて図示及び説明を行っているが、これを複数列のフォトダイオード１４を有する二次元センサアレイとすることも考えられる。
【００１１】
各フォトダイオード１４は、フォトダイオードと接続された二段階転送回路２０を有する。転送回路２０は、フォトダイオードと増幅器３３と共に、アレイの前端にフォトサイトセル１５を形成する。各セル１５では、電荷を共通ビデオ出力ライン又はバス２２へ転送する前にフォトダイオード１４からの画像信号電荷を増幅して画像信号電荷を所望の電位レベルとする。適切なシフトレジスタ及びロジック回路２４は各画素セル１５を、適切な時系列でバス２２に接続するためのタイミング制御信号ΦＰＩＸを（任意の補数(complement)、ΦＮＰＩＸを用いて）与える。一般に、参照数字２４で示されるようなシフトレジスタは１組のステージを含み、本実施形態では、シフトレジスタ２４から出ている１組のΦＰＩＸとΦＮＰＩＸのラインとして分かるように、各ステージは１つのフォトサイトセル１５と接続されており、従って１つの増幅器と接続されている。
【００１２】
画像センサアレイ１０は、例えばハードコピードキュメントをラスタ走査するために用いることができる。この用途では、ドキュメントとセンサアレイ１０は相互に、通常、アレイ１０の線型軸と垂直の方向（即ち、低速走査方向）に移動し、或いはステップ移動する。同時に、アレイはドキュメント原稿を、トレイの線型方向と平行の方向（即ち、高速走査方向）へライン毎に走査する。走査されている画像ラインは照明され、フォトダイオード１４上に結像される。蓄積期間中に、電荷は各フォトダイオードによって捕捉された画像領域の反射率に比例して、各フォトダイオード上で蓄積される。次いで、画像信号電荷が、二段階転送回路２０により、所定のステップバイステップ式の時系列で、増幅器３３を介して出力バス２２へ転送される。
【００１３】
図２は、図１の画像センサアレイに関連する増幅器３３として用いることができる増幅器のデザインの概略図である。図２に示す増幅器は、概念的に、Bazesの上記論文に記述された「超広域同相帯域差動増幅器(very-wide-common-mode range differential amplifier)」（ＶＣＤＡ）と同様のものである。図２の増幅器とBazesデザインの増幅器は、いずれも完全に相補的であり且つ完全に自己バイアスされた広帯域入力ダイナミックレンジを有するＣＭＯＳ差動増幅器を示している。図２に示したデザインは、望ましくはゼロからＶＤＤ（ＣＭＯＳ回路と共通の用語であり、「ドレイン電圧」、或いは全電源域として知られている）への線型単一利得増幅を行う際に特に有用である。
【００１４】
図２の基本的な増幅器の機能を以下に概説する。包括的に参照数字３３で表す増幅器は、関連する転送回路２０のリセットコンデンサからの画像の電圧信号Ｖinputを受け取り、最終的には電圧信号Ｖoutputをビデオ出力ラインへ出力する。Ｖinputには、ｐ型デバイスＭ１Ａ及びＭ１Ｂの差動対が備えられている。図示する如く、ｐ型デバイスＭ１Ａ及びＭ１Ｂの差動対は、ｎ型デバイスＭ２Ａ及びＭ２Ｂの差動対と結合されている。ｐ型デバイスＭ１ＡとＭ１Ｂとは、トランジスタＭ３によって作動可能な共通電源ＶＤＤを有しており、一方、ｎ型デバイスＭ２ＡとＭ２Ｂの差動対の電源は、トランジスタＭ４によって作動可能な共通のアースを有している。ｎ型差動対Ｍ２Ａ及びＭ２Ｂは２−５ボルトの範囲の出力Ｖoutputを与えるのに有用であり、ｐ型差動対Ｍ１Ａ及びＭ１Ｂは０−３ボルトの範囲の電圧を出力する際に有用である。請求の範囲を参照すると、相補的なＣＭＯＳトランジスタ対Ｍ１Ａ、Ｍ１ＢとＭ２Ａ、Ｍ２Ｂのセットは折り重ね型カスコード増幅器を形成し、又、増幅器３３全体において「入力ステージ」となっている。
【００１５】
電源ＶＤＤは、２種類の差動対に加算電流を供給するバランスレールを形成している。又、電源ＶＤＤに近いトランジスタＭ１０及びＭ１１はプッシュ・プル出力ドライバステージを形成している。ＶoutputをデバイスＭ１Ａ及びＭ２Ａのゲートに接続しているラインは、増幅器３３を単一利得増幅器とするフィードバックループを形成している。
【００１６】
入力電圧Ｖinputが低電圧から高電圧へ上昇するにつれ、ｐ型入力デバイスＭ１Ａ及びＭ１Ｂはフル伝導の状態から非伝導の状態へ切り換えられ、ｎ型デバイスＭ２Ａ及びＭ２Ｂは非伝導の状態からフル伝導電流の状態へ切り換えられる。即ち、ｎ型チャンネルのデバイスはアースに近い領域で不活性であり、又ｐ型チャンネルのデバイスはＶＤＤに近い領域で不活性である。これらの両極端の間では、両方の対は活性である。
【００１７】
入力ステージのデバイスＭ１Ａ、Ｍ１ＢとＭ２Ａ、Ｍ２Ｂの対へのバイアス電流が、負荷デバイスＭ３及びＭ４によって供給される。負荷デバイスＭ３及びＭ４を通る電流は同一でなくてはならない。Ｍ３及びＭ４を通る電流の差異によって、増幅器−バイアス電圧の極端なシフトが生ずる。従って、ｐ型チャンネル対に対する負荷デバイスＭ３、及びｎ型チャンネル対に対する負荷デバイスＭ４の外部バイアスは望ましくない。Ｍ３及びＭ４の両方を、図２にＶbiasで表されている１つの内部バイアスノードに接続することにより、自己バイアス機構が形成される。増幅器の自己バイアスは、Ｍ３及びＭ４のバイアス電圧を安定させる負のフィードバックループを形成する。
【００１８】
ｐ型デバイスのＭ３、Ｍ１Ａ及びＭ８Ａ、或いはＭ３、Ｍ１Ｂ及びＭ８Ｂにより、ｎ型デバイスのＭ５Ａ、Ｍ２Ａ及びＭ４、或いはＭ５Ｂ、Ｍ２Ｂ及びＭ４により、電流路が形成される。２つの電流路を通る電流の正確なバランスは、デバイスＭ５Ａに対するＭ８Ａ（Ｍ５Ｂ対Ｍ８Ｂ）の比と同様にデバイスＭ６Ａに対するＭ７Ａ（及びＭ６Ｂ対Ｍ７Ｂ）の比に依存する。バイアス側のデバイスＭ５Ａ、Ｍ６Ａ、Ｍ７Ａ及びＭ８Ａにより形成されるカスコードステージと、出力側のデバイスＭ５Ｂ、Ｍ６Ｂ、Ｍ７Ｂ及びＭ８Ｂにより形成されるカスコードステージは同一であり、又相互に相補的である。各カスコードステージは、入力ステージのトランジスタＭ１Ａ及びＭ２Ａ（或いは、Ｍ１Ｂ及びＭ２Ｂ）を通る電流の加算回路を形成する。
【００１９】
Ｍ５Ｂ乃至Ｍ８Ｂにより形成されるカスコードステージは出力バッファステージを駆動する。出力ステージは、共通電源の２つの出力トランジスタＭ１０及びＭ１１より形成される。動作を安定させるために、コンデンサＣＭ１及びＣＭ２が周波数補償用に用いられる。出力は差動増幅器のデバイスＭ１Ａ及びＭ２Ａの入力へフィードバックされる。図２に示す如く、入力信号はＭ１Ｂ及びＭ２Ｂのゲートに接続される。差動増幅器の出力は入力信号と同じ位相である。
【００２０】
図１を再び参照すると、画像センサアレイ１０の全体の電力消費の観点から、１つの増幅器と接続された特定のフォトダイオード１４がその中を信号を伝達している各読出し中に、短時間だけ動作するよう個々の増幅器３３をパワーアップされることが最も望ましい。１つのチップ１２上の一般的なセンサアレイ１０が概ね２５０のフォトダイオード１４を含む場合、任意の個々の増幅器３３の全体のデューティサイクルが、画像センサアレイ１０の全作動時間に比例して極めて短くなることは明らかであろう。
【００２１】
図２の増幅器は、元の入力Ｖinput及び出力Ｖoutputの他に、全体として増幅器３３を選択するための入力を含む。即ち、図２に示す如く、互いに相補形をなす入力ΦＰＩＸとΦＮＰＩＸがある。入力ΦＰＩＸとΦＮＰＩＸは、図１に示すような標準の適切なシフトレジスタ及びロジック回路２４により容易に得られる。入力ΦＰＩＸが高ければ、増幅器３３が「選択され」、増幅器として動作する。重要なことは、ΦＰＩＸが低く、定義上ΦＮＰＩＸが高い場合、増幅器３３はパワーダウンされることである。
【００２２】
高いΦＮＰＩＸ値（「選択解除」信号）が図２の回路に影響を与える異なる領域を見ると、デバイスＭ１２及びＭ１３に示す如く、高いΦＮＰＩＸは任意の下流回路からの出力を遮断することがまず注目される。又、高いΦＮＰＩＸ値はトランジスタＭ１４中に、ｎ型デバイスＭ８Ａ、Ｍ４、Ｍ８Ｂを総て遮断する作用を有するチャンネルを形成する。デバイスＭ９ＢのΦＮＰＩＸを活性化することにより、増幅器３３内のｎ型デバイス及びｐ型デバイス間のあらゆる経路を効率よく除去することができる。増幅器３３が次に選択されたとき、別のＶＤＤ入力により、増幅器３３は新しい信号のインピーダンスと整合される。
【００２３】
本発明に関しては、増幅器３３の基本回路に加え、特定の増幅器３３による画像信号の個々の読取り後、増幅器３３が入力ノードにおいて一定の明確に規定された電位に確実にリセットされるための回路が備えられている。上述のように、個別に選択可能な増幅器に関連する実際的な問題の一つは、各個別の画像に関連する電荷の転送回路からの読取り後、増幅器の入力ノードに予測不能な電荷が残留し、入力ノードのこの予測不能な電荷が、光センサからの次の読出しにより発生する次の画像に関連する電荷と結合する点である。即ち、より簡潔には、増幅器に残留する残留電荷が増幅器を介した次の信号読取りの際にノイズ源となる点である。この問題を処理するため、本発明は、増幅器３３の基本回路に加え、増幅器を通るリセットコンデンサからビデオラインへの各電荷転送に引き続いて入力ノードの電位を意図的にリセットする手段を含む。本発明の好適な実施形態において、このリセットは、増幅器３３の入力ステージを形成している相補的ＣＭＯＳトランジスタ対を全てリセットするために、既知の電源電圧ＶＤＤを意図的に利用することにより達成される。図２に示した実施形態では、この入力ステージはトランジスタ対Ｍ１Ａ、Ｍ１Ｂ、Ｍ２Ａ及びＭ２Ｂで表されている。
【００２４】
特に図２の実施形態を参照すると、参照数字５０及び５２で示される２つの「入力ステージリセットライン」が備えられていることがわかる。（画素信号ΦPIXが低いとき）これらは、トランジスタＭ２Ｂ及びＭ１Ｂに各々関連したノードに電圧ＶＤＤをそれぞれ選択的に接続する。又、入力ステージトランジスタＭ１Ｂ及びＭ２Ｂの他の２つのノードは、回路３３のパワーダウン構造に伴い、ライン５４及び５６を介してＶＤＤに接続される。図２の実施形態のデザインにおいて重要なのは、特定の増幅器３３とセンサアレイが選択解除されると、リセットと電荷転送の際に、浮動入力Ｖinputと容量的に結合された全てのノードが既知の値へリセットされる点である。この特定の実施形態では、便宜上この既知の値をＶＤＤであることとするが、全てのノードを意図して、アースや何らかの他の固定した値など、他の既知の値へリセットすることができることは容易に想到されるであろう。ノードがリセットされるべき既知の値の設計上の選択は、全般的な増幅器形状に依存する。
【００２５】
図３は、本発明に従う増幅器の別の実施形態を示している。この実施形態でも、ノードのうちの特定のものが、図２の実施形態のライン５０に替わるライン５８を通じて既知のＶＤＤへではなく別の所定電位ΦＳＴＢＹ（チップ上で付随的に利用し得る待機電位）へリセットされる点を除いて、入力ステージの総てのノードが既知の値にリセットされる。（例えば、前記米国特許第５，４９３，４２３号に開示された回路では、増幅器が電荷をビデオラインへ転送していないとき、種々の増幅器が利用することのできる比較的低い固定待機電圧を与えることを含む）。
【００２６】
本発明がその目的を完遂するための重要な要素は、最終的にはフォトダイオードからビデオラインへ電荷を転送するための増幅器の利用に伴って、増幅器の入力ノードに容量的に結合される総てのノードが、一定の、明確に規定された値（予測可能な値であれば一般にあらゆる値をとることができる）へリセットされるという点である。図２及び図３に示す特定の実施形態では、これらのノードは、増幅器３３の入力ノードと直接関連する入力ステージを形成するトランジスタである。しかしながら、増幅器の使用に付随して所定の電荷又は電位を意図的に各増幅器の入力ノードに挿入するために、例えばソフトウェアスキームを用いて、即ち、マイクロプロセッサにより制御されるデバイスを用いて本発明の基本的機能を達成することは容易に想到される。
【図面の簡単な説明】
【図１】光センサセルのアレイを有する画像走査アレイの概略図である。各セルは、画像信号電荷をフォトダイオードから共通出力バスへ転送するための二段階転送回路及び増幅器を有するフォトダイオードを有する。
【図２】図１のセンサアレイで利用可能な、本発明に従った選択可能な増幅器回路の概略図である。
【図３】本発明の別の実施形態に従った増幅器回路の概略図である。
【符号の説明】
１０  画像センサアレイ
１２  チップ
１４  フォトダイオード
３３  増幅器
【図１】
0004466801.tif 000002
【図２】
0004466801.tif 000003
【図３】
0004466801.tif 000004