(57)【特許請求の範囲】
【請求項１】
送信制御信号に基づいて送信信号を出力するための送信部と、
前記送信部へ前記送信制御信号を出力すると共に、暴走監視用のパルス信号を所定の監視時間よりも短い時間間隔で発生する、マイクロコンピュータからなる送信制御部と、
前記送信制御部から前記パルス信号を取り込み、該パルス信号が前記監視時間以上入力されない場合に、前記送信制御部を初期化するためのリセット信号を発生するウォッチドッグタイマと
を備えた送信制御装置であって、
前記送信制御部から前記ウォッチドッグタイマへの前記パルス信号の伝送経路上に設けられ、前記送信制御部から前記送信制御信号が出力されている間、前記パルス信号が前記ウォッチドッグタイマへ入力されるのを阻止するパルス阻止手段を備えたことを特徴とする送信制御装置。
【請求項２】
前記送信制御装置は、複数の通信端末との間で時分割で通信可能な基地局を備えた通信システムにおいて、前記各通信端末側で前記基地局へのデータ送信を制御するために用いられるものであることを特徴とする請求項１記載の送信制御装置。
【請求項３】
前記基地局はＣＡＴＶセンターであり、
前記複数の通信端末は、ポーリングセレクティング方式にて前記ＣＡＴＶセンターとの間でデータの送受信を行うステイタスモニタユニットであることを特徴とする請求項２記載の送信制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御部からの制御信号に基づいてデータ送信を制御する送信制御装置に関し、特に所定時間以上の連続送信を行わない送信制御装置に関する。
【０００２】
【従来の技術】
従来より、マイクロコンピュータ等からなる制御部を備え、その制御部から出力される送信制御信号に基づいて送信部が各種データを外部へ送信する送信制御装置として、例えばＣＡＴＶシステムにおいてＣＡＴＶセンターと加入者側端末との間の伝送経路上に設けられた各種伝送中継機器に内蔵されている、ステイタスモニタユニットが知られている。
【０００３】
一般にＣＡＴＶシステムは、伝送路の双方向性を利用して、各種伝送中継機器（例えば幹線増幅器や分岐増幅器など）の内部にＣＡＴＶセンターと通信が可能な送受信機（ステイタスモニタユニット）を設け、各種伝送中継機器内の各々の動作状態をＣＡＴＶセンターで集中監視する所謂ステイタスモニタシステムを備えており、これにより、伝送路上で事故があった場合でもその場所を迅速に特定できると共にその事故状況をある程度把握することができる。
【０００４】
そして、ＣＡＴＶセンターと各伝送中継機器内のステイタスモニタユニットとの通信は、ポーリングセレクティング方式により行われる。即ち、ステイタスモニタユニットは、ＣＡＴＶセンターから出力される信号を復調し、その信号に含まれるアドレス情報が自分宛のアドレスである場合にのみ、自己の動作状態をＣＡＴＶセンターに送信するものであり、ＣＡＴＶセンターから自分宛の信号を受信しない限り信号を送信することはない。
【０００５】
このように、ＣＡＴＶセンターから指示があったときにのみ所望のデータ信号を送信し、それ以外は信号出力を停止する（換言すれば、所定時間以上連続送信することはない）ことにより、ＣＡＴＶセンターが複数のステイスモニタユニットとの間で通信を行う場合であっても複数のステイタスモニタユニットから同時に信号が送信されることなく、良好な通信を行うことができる。
【０００６】
ところが、上記のようなステイタスモニタユニットにおいて、送信信号の出力を制御する制御部に何らかの異常が生じる（例えばＣＰＵが暴走する）と、ステイタスモニタユニットからＣＡＴＶセンターへ信号が送信され続けてしまう。そうなると、それ以降はＣＡＴＶセンターとの間で正常な通信ができなくなってしまうのに加え、異常が生じたステイタスモニタユニットからの連続送信が他の正常なステイタスモニタユニットとＣＡＴＶセンターとの通信を妨害してしまい、ＣＡＴＶセンターは他のステイタスモニタユニットからの信号を受信できなくなってしまう。
【０００７】
このようなＣＰＵの暴走等による連続送信を防ぐ方法として、例えば特許第３００５０８４号公報には、制御部と送信部との間に連続送信防止回路を設け、制御部から送信部への送信制御信号がＣＰＵ暴走等により予め定められた時間以上連続して出力された場合に、その送信制御信号が送信部へ伝達されないようにすることにより、送信部から外部への連続送信を防止する方法が開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記公報に開示された方法では、制御部のＣＰＵが暴走しても外部への連続送信は防止できるものの、制御部からは送信制御信号が出力されたまま（つまりＣＰＵは暴走したまま）である。そのため、再び正常な状態に戻すためには、その送信制御装置が設置されている現場に直接行って、装置のリセット、調整、或いは部品交換等の作業を行う必要がある。
【０００９】
また、マイクロコンピュータには通常、ＣＰＵの暴走を検知してリセットさせるための周知のウォッチドッグタイマが備えられている。そのため、ＣＰＵ暴走により制御部から送信制御信号が連続的に出力される状態になっても、それによって制御部のＣＰＵからウォッチドッグタイマへのパルス（ウォッチドッグタイマをリセットするために周期的に出力されるパルス）の出力が停止すれば、ウォッチドッグタイマからＣＰＵへリセット信号が出力され、送信制御信号の連続出力が停止する。
【００１０】
しかしながら、ＣＰＵが暴走する要因は様々であり、例えばＣＰＵによる処理においてウォッチドッグタイマへのパルス出力処理以外の一部分がハングアップしたり、或いはノイズ等の外部要因によりウォッチドッグタイマは正常に動作する状態で送信制御信号が連続出力されてしまうなど、暴走の要因によっては、暴走して送信制御信号が連続的に送信されているにもかかわらずウォッチドッグタイマへのパルスは正常に出力され、その結果、送信部から外部への連続送信を防止できない場合もある。
【００１１】
本発明は上記課題に鑑みなされたものであり、制御部からの送信制御信号に基づいてデータ送信を行う送信制御装置において、送信制御信号が制御部から所定時間上連続して出力されるのを防止することを目的とする。
【００１８】
上記課題を解決するためになされた請求項１に記載の送信制御装置は、送信制御信号に基づいて送信信号を出力するための送信部と、送信部へ送信制御信号を出力すると共に、暴走監視用のパルス信号を所定の監視時間よりも短い時間間隔で発生する、マイクロコンピュータからなる送信制御部と、送信制御部からパルス信号を取り込み、該パルス信号が所定の監視時間以上入力されない場合に、送信制御部を初期化するためのリセット信号を発生するウォッチドッグタイマとを備えたものである。所定の監視時間は、送信制御部の異常が続くことによる外部への影響等を考慮して決められるものである。
【００１９】
そして、本発明の送信制御装置では、送信制御部からウォッチドッグタイマへのパルス信号の伝送経路上にパルス阻止手段が備えられており、このパルス阻止手段は、送信制御部から送信制御信号が出力されている間、パルス信号がウォッチドッグタイマへ入力されるのを阻止する。
【００２０】
つまり、送信制御信号が出力されている間は、パルス阻止手段が、送信制御部が自分自身の暴走（異常）を監視するために出力しているパルス信号がウォッチドッグタイマへ入力されるのを阻止するのである。そのため、送信制御部の異常により送信制御信号が所望の出力時間を超えて連続的に出力され続ける状態になってしまっても、その送信制御信号の出力後、少なくとも所定の監視時間が経過する前にウォッチドッグタイマからリセット信号が出力されるため、送信制御部は初期化されて送信制御信号の出力が停止される。
【００２１】
尚、この場合、正常時において送信制御部が送信制御信号を出力する時間の最大値（最長連続出力時間）は、送信制御信号の出力開始から最長連続出力時間が経過した後、その送信制御信号の出力直前に出力されたパルス信号の出力時から所定の監視時間が経過するまでの間に、再びパルス信号がウォッチドッグタイマに入力されるような範囲で設定する必要がある。つまり、ウォッチドッグタイマと送信制御部の仕様（特に時間に関する仕様）を十分考慮して、送信制御信号の出力終了後、そのまま監視時間が経過して初期化されてしまわないよう、初期化される前に再びパルス信号がウォッチドッグタイマに入力されるようにすればよく、例えばパルス信号の出力周期が２秒で監視時間が５秒である場合は、最長連続出力時間が２秒以下であればよいことになる。
【００２２】
従って、請求項１に記載の送信制御装置によれば、送信制御部に異常が生じても、作業者等が送信制御装置を直接操作することなく送信制御信号が所定時間以上連続して出力されるのを防止できると共に、送信制御部を初期化して再び動作可能な正常状態に戻すことができる。これにより、送信制御装置は再び初期状態から動作を開始でき、しかもその送信制御装置を含むシステム全体に悪影響を及ぼすのを防ぐことができる。更に、マイクロコンピュータが備えている既存のウオッチドッグタイマを利用して送信制御信号の連続出力時間を判定できるため、送信制御装置をより簡易的に構成することができる。
ここで、請求項１に記載した送信制御装置は、例えば請求項２に記載したように、複数の通信端末との間で時分割で通信可能な基地局を備えた通信システムにおいて、各通信端末側で基地局へのデータ送信を制御するために用いるようにするとよい。即ち、上記のような通信システムでは、複数の通信端末が時分割で基地局と通信を行うため、ある通信端末に異常が生じてその通信端末から基地局へ不必要に信号が送信され続ける状態になってしまうと、他の通信端末と基地局との通信が良好に行われなくなってしまう。
【００２３】
そこで、上記の通信システムにおいて請求項１に記載の送信制御装置を用いるようにすれば、通信端末から基地局への信号が必要以上に連続送信されることがないため、システム全体が不動作にならず常に良好な状態を保持することが可能となる。しかも、異常が生じた通信端末を本発明により再び初期状態から動作できるため、その通信端末の異常が例えばソフトウェアに起因するものである場合は、初期化後の再動作の際に基地局から当該通信端末のソフトウェアを修復（アップロード）することにより、同一の原因による異常発生を防止することもできる。
【００２４】
また、請求項２に記載の送信制御装置は、特に請求項３に記載したように、ＣＡＴＶシステムで使用されるステイタスモニタユニットにおいて、ＣＡＴＶセンターへのデータ送信を制御するために用いるようにするとよい。ステイタスモニタユニットは、従来技術で述べた通り、ＣＡＴＶセンターと加入者側端末との間の伝送路上に設けられた各種伝送中継機器に備えられるもので、ＣＡＴＶセンターとの間でデータの送受信を行うものであり、データ送受信はポーリングセレクティング方式により行うものである。
【００２５】
ポーリングセレクティング方式とは、１次局（ＣＡＴＶセンター）とそれにつながる複数の２次局（通信端末）との間の通信プロトコルであり、１次局が２次局に対して，１局ずつ規則的にデータの送信要求を確認していくと共に、１次局が任意の２次局に対してデータ受信を要求するものであり、ＣＡＴＶシステムにおけるステイタスモニタユニットでは、従来技術でも述べたように、ＣＡＴＶセンターからの信号が自分宛のものであるときのみ、自己の動作状態をＣＡＴＶセンターに送信する。
【００２６】
上記のように、ステイタスモニタユニットは、伝送路上の各種伝送中継機器の動作状態をＣＡＴＶセンターにて把握するために備えられるものであるが、あるステイタスモニタユニットに異常が生じてＣＡＴＶセンターへ信号が送信され続ける状態になってしまうと、他の伝送中継機器の動作状態を把握できなくなり、加入者に対する良好なサービスの提供に支障が生じるおそれがある。しかしながら、ステイタスモニタユニットに本発明の送信制御装置を用いれば、ＣＡＴＶセンターへ必要以上に信号が送信し続けてしまうおそれがなくなる。
【００２７】
そのため、請求項３記載の送信制御装置によれば、請求項２記載の送信制御装置と同等の作用効果を奏するのに加え、ＣＡＴＶシステム全体をより良好な状態に維持することができる。
【００２８】
以下に、本発明の好適な実施形態を図面に基づいて説明する。
まず、本発明の参考例となるＣＡＴＶシステムについて説明し、その後に、本発明が適用された実施形態のＣＡＴＶシステムについて説明する。
図１は、本発明の参考例となるＣＡＴＶシステムの概略構成を示すブロック図である。図１に示すように、本参考例のＣＡＴＶシステム１０は、ＣＡＴＶセンター１１から端末側へ伝送路１２を介して映像信号等の下り信号を伝送すると共に、端末側からも各種データが上り信号としてＣＡＴＶセンター１１へ伝送される。
【００２９】
伝送路１２上には、幹線増幅器ＴＡの他、図示しない分岐増幅器や延長増幅器などの各種伝送中継機器も接続されており、下り信号は幹線増幅器ＴＡにより増幅され、更に他の伝送中継機器により適宜増幅或いは分岐・分配されつつ、端末側へ伝送される。上り信号についても同様であり、各種伝送中継機器及び幹線増幅器ＴＡを経て適宜増幅されつつ、ＣＡＴＶセンター１１へ伝送される。
【００３０】
幹線増幅器ＴＡは、主として増幅部ＴＡ１とステイタスモニタユニットＳＴにて構成されたもので、伝送路１２を伝送することにより生じる下り・上り各信号は、その減衰量が増幅部ＴＡ１により補償される。また、ステイタスモニタユニットＳＴは、ＣＡＴＶセンター１１との間でポーリングセレクティング方式により通信を行うものであり、ＣＡＴＶセンター１１からの要求により、幹線増幅器ＴＡの動作状態（例えば信号入出力レベルやＡＣ・ＤＣ各入出力電流・電圧値、或いは筐体の蓋の開閉状態など）をステイタス信号としてＣＡＴＶセンター１１へ送信するためのものである。
【００３１】
そのため、ＣＡＴＶセンターがステイタスモニタユニットＳＴに対してステイタス信号の送信を要求する際には、その要求信号が下り信号として映像信号等と共に伝送路１２上を伝送され、幹線増幅器ＴＡに入力される。
この要求信号を受けたステイタスモニタユニットＳＴは、要求信号を復調してアドレス情報を取得し、自分宛のアドレスであった場合にのみ、その幹線増幅器ＴＡの動作状態を示すステイタス信号を伝送路１２上へ送出する。そして、このステイタス信号は他の上り信号と共にＣＡＴＶセンター１１へ伝送される。このため、図示しない他の伝送中継機器に内蔵されたステイタスモニタユニットと同時にステイタス信号を出力してしまうおそれはない。言い換えれば、複数のステイタスモニタユニットが時分割でＣＡＴＶセンター１１と通信を行うことになる。
【００３２】
ＣＡＴＶセンター１１は、ヘッドエンド装置１３の他、監視制御装置１４及び表示装置１５を備えている。ヘッドエンド装置１３は、周知の通り、地上のテレビ放送や衛星放送、或いは通信衛星からのデータ放送などの各種放送を、下り信号として加入者の端末側へ伝送するためのものである。監視制御装置１４は、幹線増幅器ＴＡや他の伝送中継機器に対して動作状態の信号を要求するための要求信号の出力をヘッドエンド装置１３へ指示すると共に、各伝送中継機器から伝送されてきた動作状態を表す信号をヘッドエンド装置１３を介して入力し、その内容を処理・解析して、各伝送中継機器が正常に動作しているか否かを監視するためのものである。表示装置１５は、ＣＡＴＶセンター１１内の監視者が各伝送中継機器の動作状態を視覚的に確認するためのもので、ディスプレイにより構成されている。
【００３３】
次に、ステイタスモニタユニットＳＴの内部において、幹線増幅器ＴＡの動作状態を示すステイタス信号の出力を制御するために設けられている送信制御装置について、図２に基づいて説明する。図２は、本参考例のステイタスモニタユニットＳＴにおける送信制御装置の概略構成を示すブロック図である。
【００３４】
図２に示すように、本参考例のステイタスモニタユニットＳＴが備える送信制御装置２０は、送信制御部２１と、送信部２２と、異常出力判定回路２３と、リセット回路２４と、ＯＲゲート２５とで構成されている。
送信制御部２１は、ＣＰＵ２１ａ、ＲＯＭ２１ｂ、ＲＡＭ２１ｃなどを備えた周知のマイクロコンピュータとして構成され、ステイタスモニタユニットＳＴ内の図示しない受信部がＣＡＴＶセンター１１からの要求信号を受信してその要求信号が自分宛のものであった場合に、幹線増幅器ＴＡの動作状態を表すステイタス信号を送信部２２から出力するために、送信部２２へ送信制御信号を出力するものである。
【００３５】
本参考例では、送信部２２から所望のステイタス信号を出力するために必要な時間だけ、Ｈレベルの送信制御信号を送信部２２へ出力し、それ以外の通常時は送信制御信号をＬレベルとして、必要時以外に送信部２２からステイタス信号が出力されないように制御している。この制御は、ＲＯＭ２１ｂに格納された制御処理プログラムに基づき、ＣＰＵ２１ａにより実行される。また、送信制御部２１のリセット入力端子２１ｄにリセット信号（本参考例ではＨレベル信号）が入力されたときは、ＣＰＵ２１ａがリセットされて、送信制御部２１全体が初期状態に戻る。
【００３６】
リセット回路２４は、一般的なマイクロコンピュータが通常備えている周知のリセット回路であり、電源投入時に初期化する所謂パワーオンリセット機能と、ＣＰＵ２１ａの動作中にマニュアル操作にてリセットする所謂マニュアルリセット機能とを備えたものである。このリセット回路２４からＨレベルのリセット信号がＯＲゲートを介して送信制御部２１へ入力されたときに、ＣＰＵ２１ａ（延いては送信制御部２１全体）が初期化される。
【００３７】
異常出力判定回路２３は、送信制御信号が所定時間以上連続して出力されたか否かを判定するための回路であり、二つのインバータ２３ａ，２３ｂと、二つの抵抗Ｒ１，Ｒ２と、ダイオードＤ１と、コンデンサＣ１とで構成される。ここでいう所定時間は、送信制御部２１の正常時において送信制御信号を連続出力する時間が最も長い場合の最長連続出力時間（本参考例では例えば１秒）を考慮し、少なくともその最長連続出力時間より長い時間に設定すればよい。本参考例では、この所定時間は例えば５秒に設定している。
【００３８】
通常、送信制御部２１から送信制御信号が出力されない（つまり送信制御信号がＬレベルである）間は、インバータ２３ｂの出力がＨレベルになってコンデンサＣ１が充電されることにより、インバータ２３ａの入力はＨレベル、出力はＬレベルとなる。そのため、この異常出力判定回路２３からＯＲゲート２５にはＬレベルの信号が入力されることになり、この間は、結果としてリセット回路２４からの出力値がそのまま送信制御部２１のリセット入力端子２１ｄへ入力されることになる。
【００３９】
一方、ＣＡＴＶセンター１１へステイタス信号を出力するために、送信制御部２１からの送信制御信号をＨレベルにすると、インバータ２３ｂの出力がＬレベルとなり、コンデンサＣ１に蓄えられた電荷が、抵抗Ｒ２を介して放電を開始する。
【００４０】
これにより、インバータ２３ａの入力レベルが徐々に低下していくことになるが、本参考例では、送信制御信号がＨレベルの間にコンデンサＣ１に完全に蓄えられた電荷が、送信制御信号のＬレベル化によって放電を開始した後、５秒経過したときにインバータ２３ａの出力がＨレベルになるように、抵抗Ｒ１，Ｒ２やコンデンサＣ１等の各素子を選定している。
【００４１】
そのため、通常は、送信制御信号が所定時間（本参考例では５秒）以上Ｈレベルを維持することはないため、インバータ２３ａの入力レベルは、その出力がＨレベルに変化するしきい値レベルにまで低下することはない。そして、送信制御信号がＬレベルに戻れば、インバータ２３ａの入力レベルも再び上昇して、その出力レベルは引き続きＨレベルに維持される。
【００４２】
尚、本参考例では上記のように所定時間を５秒に設定したが、あまり長い時間にしすぎると他の伝送中継機器におけるステイタスモニタユニットからＣＡＴＶセンター１１へのステイタス信号の送信を妨害してしまうおそれがあるため、そのような悪影響を及ぼすことのないような適切な時間を設定する必要がある。
【００４３】
ところで、ＣＰＵ２１ａが何らかの要因で暴走し、Ｈレベルの送信制御信号が上記の所定時間（５秒）以上連続的に出力されてしまうと、送信部２２からのステイタス信号も連続的にＣＡＴＶセンター１１へ出力されてしまい、他のステイタスモニタユニットがＣＡＴＶセンター１１との間で通信できなくなってしまうおそれがある。
【００４４】
しかしながら、本参考例の送信制御装置２０では、Ｈレベルの送信制御信号が所定時間（５秒）以上連続的に出力された場合、インバータ２３ａの出力がＨレベルとなり、このＨレベル信号はＯＲゲート２５を介して送信制御部２１のリセット入力端子２１ｄに入力される。この結果、ＣＰＵ２１ａは初期化され、送信制御信号の出力が停止する（つまりＬレベルになる）。
【００４５】
即ち、図３に示すように、Ｈレベルの送信制御信号の最長連続出力時間は本参考例では１秒のため、送信制御部が正常のときは送信制御信号が連続して５秒以上Ｈレベルになることはないが、ＣＰＵ２１ａに異常が発生（時刻ｔ１）すると、Ｈレベルの送信制御信号が連続的に出力され続けてしまう。しかしながら、本参考例の送信制御装置２０では、送信制御信号がＨレベルになってから５秒経過したとき（時刻ｔ２）、インバータ２３ａの出力、即ち異常出力判定回路２３の出力がＨレベルになり、ＣＰＵ２１ａがリセットされるため、送信制御信号はＬレベルにもどるのである。
【００４６】
従って、本参考例の送信制御装置２０によれば、ＣＰＵ２１ａの異常によりＨレベルの送信制御信号が連続的に出力され続けてしまっても、所定時間（５秒）経過したらＣＰＵ２１ａをリセットしてその出力を停止するため、作業者等が、異常の生じたステイタスモニタユニットＳＴの設置場所に直接行って送信制御部２１のリセットや送信制御装置２０全体の各種調整等の作業を行うことなく、送信制御信号のＨレベル連続出力を防止できると共に、送信制御部２１を初期化して再び動作可能な正常状態に戻すことができる。
【００４７】
これにより、ステイタスモニタユニットＳＴからＣＡＴＶセンター１１へのステイタス信号が必要以上に連続送信されることがないため、ＣＡＴＶシステム１０全体が不動作にならず常に良好な状態を保持することが可能となる。しかも、異常が生じたステイタスモニタユニットＳＴの送信制御部２１を再び初期状態から動作できるため、その送信制御部２１の異常が例えばＲＯＭ２１ｂに格納されたソフトウェアに起因するものである場合は、初期化後の再動作の際にＣＡＴＶセンター１１からそのソフトウェアを修復（アップロード）することにより、以降、同一の原因による異常発生を防止することもでき、ＣＡＴＶシステム１０全体をより良好な状態に維持することができる。
【００４８】
次に、本発明が適用された実施形態のＣＡＴＶシステムについて説明する。図４は、本実施形態のステイタスモニタユニットにおける送信制御装置の概略構成を示すブロック図である。本実施形態においても、上記参考例と同じＣＡＴＶシステム１０（図１参照）が構成されており、図４の送信制御装置４０は、上記参考例で説明した図２の送信制御装置２０と同様、ステイタスモニタユニットＳＴ内部に備えられ、ＣＡＴＶセンター１１からの要求信号に基づいて、幹線増幅器ＴＡの動作状態を示すステイタス信号をＣＡＴＶセンター１１へ送出するためのものである。そのため、本実施形態でも、以下、図１を適宜参照して説明すると共に、図４の送信制御装置４０において図２の送信制御装置２０と同じ構成要素には図２と同じ符号を付し、その説明を省略する。
【００４９】
図４に示すように、本実施形態の送信制御装置４０は、送信制御部２１と、送信部２２と、ウォッチドッグタイマ４１と、インバータ４２と、ＡＮＤゲート４３とで構成されている。送信制御部２１は、図２では省略したものの、所定の時間間隔（本実施形態では例えば１秒周期）で、自己の暴走監視用のパルス信号（以下「ＷＤパルス」と称す）を出力しており、このＷＤパルスはＡＮＤゲート４３に入力される。
【００５０】
また、送信制御部２１から送信部２２へ出力される送信制御信号は、インバータ４２にも入力され、インバータ４２の出力は、ＡＮＤゲート４３に入力される。そして、ＡＮＤゲート４３の出力が、ウォッチドッグタイマ４１のパルス入力端子４１ａに入力される。
【００５１】
ウォッチドッグタイマ４１は、ＣＰＵ２１ａのソフトウェア処理に異常がないか監視して万一の場合のシステム暴走を防止するための周知のものであり、パルス入力端子４１ａに所定の監視時間（本実施形態では例えば５秒）以上ＷＤパルスが入力されなかったときに、リセット信号出力端子４１ｂから送信制御部２１へＨレベルのリセット信号を出力し、ＣＰＵ２１ａをリセットする。以下、ウォッチドッグタイマ４１の概略動作を図５に基づいて説明する。図５は、ウォッチドッグタイマ４１の回路図である。
【００５２】
図５において、電源電圧Ｖcc（例えば５Ｖ）を印加した直後は、フリップフロップ（以下「ＦＦ」と称す）５１のセット入力がＬレベル、リセット入力がＨレベルとなってその出力はＬレベルになると共に、コンデンサＣ５１が充電を開始する。このとき、電源電圧Ｖccは抵抗Ｒ53、Ｒ54、Ｒ55にて分圧され、コンパレータ５３の反転入力端子に４Ｖの電圧が、コンパレータ５４の非反転入力端子に２Ｖの電圧が印加される。そして、コンデンサＣ５１の充電電圧Ｖｃが２Ｖになったとき、コンパレータ５４の出力（つまりＦＦ５１のリセット入力）はＬレベルになるが、このときはＦＦ５１からのＬレベル出力は引き続き保持される。
【００５３】
その後さらにコンデンサＣ５１の充電は進むが、通常はパルス入力端子４１ａ（つまりＦＦ５２のセット入力）に所定の時間間隔でＷＤパルスが入力されるため、その度にＨレベルの信号がＯＲゲート５５を介してトランジスタＴｒ１のベースに印加され、トランジスタＴｒ１がオンしてコンデンサＣ５１は抵抗Ｒ52を介して放電を開始する。そして、充電電圧Ｖｃが２Ｖまで低下したところでコンパレータ５４の出力（つまりＦＦ５１のリセット入力）が再びＨレベルとなってＦＦ５２のリセット入力もＨレベルとなり、ＦＦ５１の出力もＬレベルを維持する。そのため、トランジスタＴｒ１がオフし、コンデンサＣ５１は再び充電を開始する。そして、再びＷＤパルスが入力されるまでは充電を続ける。
【００５４】
このように、通常はＷＤパルスの入力により、コンデンサＣ５１は充・放電を繰り返すが、ＣＰＵ２１ａの暴走等によりＷＤパルスが入力されなくなってしまうと、コンデンサＣ５１は放電されることなく充電が続く。そして、その充電電圧Ｖｃが４Ｖになったとき、コンパレータ５３の出力（つまりＦＦ５１のセット入力）がＨレベルになって、ＦＦ５１の出力はＨレベルになり、リセット信号出力端子４１ｂからはこのＨレベルのリセット信号が出力される。これが送信制御部２１のリセット入力端子２１ｄに入力され、ＣＰＵ２１ａはリセットされる。
【００５５】
本実施形態では、上記のように動作するウォッチドッグタイマ４１に入力されるＷＤパルスを、送信制御部２１から直接入力するのではなく、ＡＮＤゲート４３を介して入力するようにしている。そのため、本実施形態の送信制御装置４０は、以下のように動作する。
【００５６】
即ち、例えば図６のタイムチャートに示すように、時刻ｔ１で送信制御部２１からの送信制御信号がＨレベルになって、時刻ｔ２におけるＷＤパルスがウォッチドッグタイマ４１に入力されなかったとしても、Ｈレベルの送信制御信号の最長連続出力時間は本実施形態では１秒のため、送信制御信号は１秒以内に再びＬレベルに戻り、その後の時刻ｔ３におけるＷＤパルスによってコンデンサＣ５１は放電される。そのため、通常はコンデンサＣ５１の充電電圧Ｖｃが４Ｖを超えることはない。
【００５７】
そして、時刻ｔ４にて送信制御部２１に何らかの異常が生じてＨレベルの送信制御信号が連続的に出力されてしまうと、その間のＡＮＤゲート４３の出力はＷＤパルスの有無に関係なくＬレベルを維持するため、コンデンサＣ５１は充電が進み、時刻ｔ５でついに充電電圧Ｖｃが４Ｖに達して、ＦＦ５１の出力をＨレベルにする。これにより、Ｈレベルのリセット信号が送信制御部２１のリセット入力端子２１ｄに入力されてＣＰＵ２１ａはリセットされ、送信制御信号の異常な連続出力が停止する。
【００５８】
従って、本実施形態の送信制御装置４０によれば、上記参考例の送信制御装置２０と同等の作用効果を奏するのに加え、上記参考例のような異常出力判定回路２３を設けることなく、既存のウォッチドッグタイマ４１にインバータ４２及びＡＮＤゲート４３を追加するのみの簡単な構成で、送信制御信号の連続出力時間を確実に判定し、異常な連続出力を防止できる。そのため、送信制御装置をより簡易的に構成することができる。
【００５９】
ここで、上記実施形態の構成要素と本発明の構成要素の対応関係を明らかにする。上記実施形態において、ステイタス信号は本発明の送信信号に相当し、ＷＤパルスは本発明のパルス信号に相当する。また、上記実施形態のインバータ４２とＡＮＤゲート４３とで本発明のパルス阻止手段が構成される。
【００６０】
尚、本発明の実施の形態は、上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
例えば、上記参考例では、送信制御信号の連続出力時間を判定して所定時間以上連続出力されたときにリセット信号を出力するために、異常出力判定回路２３を設けたが、これに代わって例えば図７に示すように、遅延線７１とＡＮＤゲート７２により構成してもよい。遅延線７１は、入力（つまり送信制御信号）の状態が所定時間（上記参考例では５秒）経過後に出力側に現れるようにするための周知のものであり、送信制御信号がＨレベルに変化すると、その５秒後に出力もＨレベルに変化する。このとき、送信制御信号がまだＨレベルならば、送信制御部２１に何らかの異常が発生したものと考えられるため、Ｈレベルの信号をリセット入力端子２１ｄに入力してＣＰＵ２１ａをリセットする。
【００６１】
つまり、遅延線７１の出力と送信制御信号とをＡＮＤゲート７２に入力し、遅延線７１からの出力がＨレベルであってしかも送信制御信号もまだＨレベルになっている場合は、ＡＮＤゲート７２からＨレベル信号を出力してＣＰＵ２１ａをリセットするのである。送信制御装置２０を図７のように構成しても、上記参考例と同等の作用効果を奏する。
【００６２】
また、上記実施形態では、マイクロコンピュータが通常備える既存のウォッチドッグタイマ４１を利用し、送信制御信号の異常な連続出力時にＷＤパルスの入力を阻止してＣＰＵ２１ａをリセットするようにしたが、送信制御部２１の仕様とウォッチドッグタイマ４１の仕様がうまく合わない（例えば、Ｈレベル送信制御信号の最長連続出力時間がウォッチドッグタイマの監視時間より長い場合）ことによりウォッチドッグタイマ４１を利用できない場合は、ウォッチドッグタイマ４１に代えて別途専用のタイマを設け、このタイマにより、送信制御信号が最長連続出力時間を超えたときにＣＰＵ２１ａをリセットするようにすればよい。
【００６３】
更に、ウォッチドッグタイマ４１の構成は、図５に示したようなコンデンサＣ５１の充電時間に基づいて計時を行うものに限らず、例えば外部の発振器から出力されるクロック信号をカウンタを用いて計時するような構成のものでもよく、その構成は特に限定されない。
【００６４】
更にまた、上記実施形態及び参考例では、リセット入力端子２１ｄにＨレベルの信号が入力されたときにＣＰＵ２１ａがリセットするものとしたが、通常の動作時はＨレベルの信号を入力するようにし、Ｌレベルになったときにリセットするようにしてもよい。
【００６５】
また、本発明の送信制御装置は、上記実施形態のようにＣＡＴＶシステムにおけるステイタスモニタシステムへの適用に限定されることなく、制御信号に基づいて信号を送信するものであって、正常時に所定の時間以上連続送信することがないようなあらゆる送信システム（無線・有線は問わず）に適用することができる。
【図面の簡単な説明】
【図１】  参考例及び実施形態のＣＡＴＶシステムの概略構成を示すブロック図である。
【図２】  参考例のステイタスモニタユニットにおける送信制御装置の概略構成を示すブロック図である。
【図３】  参考例の送信制御装置における、送信制御信号に対する異常出力判定回路の出力変化の一例を示すタイムチャートである。
【図４】  実施形態のステイタスモニタユニットにおける送信制御装置の概略構成を示すブロック図である。
【図５】  ウォッチドッグタイマの回路図である。
【図６】  実施形態の送信制御装置における、送信制御信号に対するリセット信号の出力変化の一例を示すタイムチャートである。
【図７】  参考例の送信制御装置の、他の例を示す説明図である。
【符号の説明】
１１…ＣＡＴＶセンター、１２…伝送路、１３…ヘッドエンド装置、１４…監視制御装置、１５…表示装置、２０，４０…送信制御装置、２１…送信制御部、２１ａ…ＣＰＵ、２１ｂ…ＲＯＭ、２１ｃ…ＲＡＭ、２１ｄ…リセット入力端子、２２…送信部、２３…異常出力判定回路、２３ａ，２３ｂ，４２…インバータ、２４…リセット回路、２５，５５…ＯＲゲート、４１…ウォッチドッグタイマ、４１ａ…パルス入力端子、４１ｂ…リセット信号出力端子、４３，７２…ＡＮＤゲート、５１，５２…フリップフロップ、５３，５４…コンパレータ、７１…遅延線、ＳＴ…ステイタスモニタユニット、ＴＡ…幹線増幅器、ＴＡ１…増幅部、Ｃ１，Ｃ５１…コンデンサ、Ｄ１…ダイオード、Ｒ１，Ｒ２，Ｒ51〜Ｒ55…抵抗、Ｔｒ１…トランジスタ
【図１】
0004475780.tif 000002
【図２】
0004475780.tif 000003
【図３】
0004475780.tif 000004
【図４】
0004475780.tif 000005
【図５】
0004475780.tif 000006
【図６】
0004475780.tif 000007
【図７】
0004475780.tif 000008