(57)【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣパワー・コンバータ用の外部駆動の同期整流回路であって、
一次及び二次巻線を有し、前記二次巻線が第１及び第２の端子とを有する一次変圧器と、
前記一次変圧器の前記第２の端子に接続された第１の同期整流器と、
前記一次変圧器の前記第１の端子に接続された第２の同期整流器と、
前記一次変圧器の前記一次巻線に接続されたスイッチを駆動可能に構成された外部駆動回路と、
前記第２の同期整流器に接続された第１の駆動回路と、
前記第１の同期整流器に接続された第２の駆動回路と、を具備し、
前記外部駆動回路はさらにタイミング回路とタイミング変圧器を備え、前記タイミング変圧器は第１及び第２の端部を有し、
前記第１の駆動回路はさらにゲートを有するＭＯＳＦＥＴを備える第１及び第２のスイッチを具備し、前記第１のスイッチの前記ゲートは前記タイミング変圧器の前記第１の端部に接続され、前記第２のスイッチの前記ゲートは前記一次変圧器の前記第１の端子に接続され、
前記第２の駆動回路はさらにゲートを有するＭＯＳＦＥＴを備える第３及び第４のスイッチを具備し、前記第３のスイッチの前記ゲートは前記タイミング変圧器の前記第２の端部に接続され、前記第４のスイッチの前記ゲートは前記一次変圧器の前記第２の端子に接続されていることを特徴とする、外部駆動の同期整流回路。
【請求項２】
出力電圧端子及び戻り電圧端子と、
前記一次変圧器の前記二次巻線の前記第１の端子及び前記出力電圧端子と直列に接続された第１のインダクタと、
前記出力電圧端子及び戻り電圧端子と並列に接続されたコンデンサと、を更に備えることを特徴とする請求項１に記載の外部駆動の同期整流回路。
【請求項３】
前記外部駆動回路が、パルス幅変調手段を更に備えることを特徴とする請求項１に記載の外部駆動の同期整流回路。
【請求項４】
前記一次変圧器の前記二次巻線が、さらにセンタータップを備えることを特徴とする請求項１に記載の外部駆動の同期整流回路。
【請求項５】
フルブリッジのトポロジーに適用可能であることを特徴とする、請求項１に記載の外部駆動の同期整流回路。
【請求項６】
前記第２のスイッチと直列に接続された第１の抵抗と、前記第４のスイッチと直列に接続された第２の抵抗とを更に備え、これにより前記第１及び第２の抵抗が前記回路の駆動電流を制限することを特徴とする、請求項１に記載の外部駆動の同期整流回路。
【請求項７】
前記第２のスイッチ及び前記第１の抵抗の間と直列に接続された第５のスイッチと、
前記第４のスイッチ及び前記第２の抵抗の間と直列に接続された第６のスイッチと、を更に備えており、
これにより前記第５及び第６のスイッチが、前記第１及び第２の同期整流器のゲート電圧をそれぞれ制限することを特徴とする、請求項６に記載の外部駆動の同期整流回路。
【請求項８】
前記第５及び第６のスイッチがゲートを有するＭＯＳＦＥＴであり、前記第５及び第６のスイッチのゲートが電圧源に接続されていることを特徴とする、請求項７に記載の外部駆動の同期整流回路。
【請求項９】
入力端及び出力端を有する第１のダイオードと、
入力端と出力端とを有する第２のダイオードと、
第１及び第２の端子を有する第１のコンデンサと、
第１及び第２の端子を有する第２のコンデンサと、を更に備えており、
これにより前記回路が従来の半波及び全波整流構成に適用され得ることを特徴とする、請求項１に記載の外部駆動の同期整流回路。
【請求項１０】
前記外部駆動回路は前記第１及び第２の同期整流器のためのターンオフ信号を提供するようになされたことを特徴とする、請求項１に記載の外部駆動の同期整流回路。
【請求項１１】
前記第１及び第２のスイッチは前記第１の駆動回路と前記第１の同期整流器のインバータとを一つにまとめることにより、単純な整流方式を提供するのに使用されていることを特徴とする、請求項１に記載の外部駆動の同期整流回路。
【請求項１２】
前記タイミング変圧器が一次及び二次巻線を有しており、前記二次巻線は第１と第２の端子を有することを特徴とする請求項２に記載の外部駆動の同期整流回路。
【請求項１３】
前記一次変圧器の前記第１の端子が、前記一次変圧器の二次巻線の第１の端部であり、
前記一次変圧器の前記第２の端子が、前記一次変圧器の前記二次巻線の第２の端部であり、
前記タイミング変圧器の前記第１の端子は前記タイミング変圧器の前記二次巻線の第１の端部であり、
前記一次変圧器の前記第２の端子が、前記タイミング変圧器の前記二次巻線の第２の端部であり、
前記第１及び第２の同期整流器がＭＯＳＦＥＴを含むことを特徴とする請求項１に記載の外部駆動の同期整流回路。
【請求項１４】
前記第３及び第４のスイッチはゲートを有するＭＯＳＦＥＴを含み、前記第３のスイッチの前記ゲートが前記タイミング変圧器の前記第２の端子に接続され、前記第４のスイッチの前記ゲートが前記一次変圧器の前記第２の端子に接続されていることを特徴とする、請求項１２に記載の外部駆動の同期整流回路。
【請求項１５】
前記タイミング変圧器の前記二次巻線が、前記戻り電圧端子に接続されたセンタータップを備えることを特徴とする、請求項１２記載の外部駆動の同期整流回路。
【請求項１６】
前記外部駆動回路が、前記タイミング変圧器の前記一次巻線及び前記タイミング回路と直列に接続されたコンデンサを更に備えることを特徴とする請求項１２に記載の外部駆動の同期整流回路。
【請求項１７】
前記タイミング変圧器の前記二次巻線が第１及び第２の副巻線を備え、前記第１の副巻線が第１の端子及び第２の端子を有し、前記第２の副巻線が第１及び第２の端子を有することを特徴とする、請求項１２に記載の外部駆動の同期整流回路。
【請求項１８】
一次変圧器、第１及び第２の同期整流器、外部駆動回路、駆動回路、及び出力端子を有する外部駆動の同期整流回路を用いて、ＤＣ−ＤＣパワー・コンバータの変動するＤＣ信号を整流する方法であって、
変動するＤＣ信号を前記一次変圧器に提供して、前記第１及び第２の同期整流器に対するターンオフ・タイミングを提供するステップと、
変動するＤＣ信号を前記外部駆動回路に提供して、前記第１及び第２の同期整流器に対するターンオフ・タイミングを提供するステップと、
前記第１及び第２の同期整流器で利用する前記信号を反転するステップと、
前記反転された信号を前記出力端子に提供するステップと、を備えることを特徴とする、方法。
【請求項１９】
第１の電圧リミッタで前記第１の同期整流器を制御するステップと、
第２の電圧リミッタで前記第２の同期整流器を制御するステップと、を更に備えることを特徴とする、請求項１８に記載の方法。
【請求項２０】
第１のコンデンサで電圧オーバーシュートを制御するステップと、
第２の電流リミッタで電圧オーバーシュートを制御するステップと、を更に備えることを特徴とする、請求項１８に記載の方法。
【請求項２１】
第１の電流制限抵抗で電流を制限するステップと、
第２の電流制限抵抗で前記電流を制限するステップと、を更に備えることを特徴とする、請求項１８に記載の方法。
【発明の詳細な説明】
【０００１】
技術分野
本発明は概してロジックの集積回路に関し、より詳細には、全てのタイプの回路トポロジーに容易に適用できる、ＤＣ−ＤＣパワーコンバータ用の簡易型の外部駆動の同期整流方式に関する。更に詳細には、本発明はタイミング回路の複雑性を単純化した同期整流のための方式を提供する。
【０００２】
発明の背景
論理集積回路（ＩＣ）は、より高い周波数で動作するように動作電圧が低くなっており、システム全体のサイズが縮小されるにつれて、電源の設計に小さく高効率のパワーモジュールが要求されている。効率を改善し電力密度を向上させるための努力の過程において、これらのタイプのアプリケーションには同期整流が必要となっている。低電圧の半導体デバイスが実現可能な技術となるよう進歩するにつれて、ここ１０年で同期整流は非常に一般的となった。
【０００３】
同期整流は、回路内の整流素子としてのダイオードの代替としてのＭＯＳＦＥＴなどの能動素子を使用することに関連している。近年、５ボルト以下の出力電圧用のＤＣ／ＤＣモジュールにおける同期整流器を駆動する望ましい方法として、自己駆動同期方式が業界で広く用いられるようになってきた。
【０００４】
これら自己駆動方式の大部分は、“Ｄ，１−Ｄ”（相補駆動）として一般に知られるタイプの、非常に特殊なトポロジーのセットと共に使用するよう設計されている。Cobos, J.A.等による、IEEE APEC 98 Proceedingsのページ163〜169の“Several alternatives for low output voltage on board converters”を参照せよ。また、１９９６年１２月３１にBowman等に発行された、Self-synchronized Drive Circuit for a Synchronous Rectifier in a Clamped-Mode Power Converterという題名の米国特許第５，５９０，０３２号、及び１９９３年１２月２８日にLoftusに発行された、Zero-voltage Switching Power Converter with Lossiess Synchronous Rectifier Gate Driveという題名の米国特許第５，２７４，５４３号を参照せよ。これらのタイプのコンバータでは、二次巻線の電力変換信号は、最少の変更で同期整流器を直接駆動するのに適合した形状及びタイミングとなる。
【０００５】
ハードスイッチのハーフブリッジ（ＨＢ）及びフルブリッジ（ＦＢ）の整流器のようなトポロジー、プッシュプルのトポロジー、並びに非“Ｄ，１−Ｄ”タイプのトポロジー（例えば、受動的リセットのクランプ・フォワード）においては、変圧器の電圧は、自己駆動の同期整流を実現するには望ましくない、認識可能なゼロ電圧区間を有している。結果として、これらの回路トポロジーと共に外部駆動回路を使用する必要がある。同期整流器を駆動するのに変圧器の電圧を使用することは、同期整流器に使用されるＭＯＳＦＥＴの非並列（anti-parallel）の寄生ダイオードが、フリーホイール区間の有意な部分で導通することとなり、モジュールの効率に悪影響を与え、好ましくない。共振リセット・フォワードに対する、ある種の自己駆動の実現が報告されている。IEEE APEC 1994 Proceedingsの786-792ページのMurakami, N.等の“A highly efficient, low-profile 300 W power pack for telecommunications systems”及び、IEEE APEC 1995 Proceedingsの297-302ページのYamashita, N.等の“A compact highly efficient 50 W on board power supply module for telecommunications systems”を参照せよ。これらの実施態様においては、フリーホイール区間の間に正確なゲート駆動信号を提供するように、共振リセット区間が調整されている。従って、外部駆動の実施態様は、多くの場合において同期整流に良好な解決策を提供する。しかしながら、従来技術の外部駆動の同期整流器は、複雑でかつコストがかかる。
【０００６】
非“Ｄ，１−Ｄ”タイプのトポロジーに対する外部駆動方式の実施は、例えば、一次駆動、信号変換器や光カプラに関して、一次側と二次側のインバータ段及び駆動段の間のタイミング情報を転送する、同期整流器の駆動パルスの適切な調整を可能とするタイミング・ネットワークを必要とする。インバータ段は、フリーホイール電流を処理する同期整流器の適切な駆動パルスを生成するのに必要である。そのような外部駆動方式の複雑性及びコストは、電子産業が外部駆動の同期整流器を取り入れるのを抑止してきた。このように、外部駆動の同期整流器の簡単な実現が望まれている。
【０００７】
発明の概要
本発明は外部駆動の同期整流方式が全てのタイプのトポロジーに容易に適用できるという技術的利点を達成するが、これまで有効な外部駆動の同期整流方式が利用できなかった、プッシュプルのコンバータ、２スイッチのフォワード、一般的なフォワード・コンバータ（ハードスイッチのハーフブリッジ（ＨＢ）及びフルブリッジ（ＦＢ）の整流器）、及び非“Ｄ，１−Ｄ”タイプのトポロジー（例えば、受動的リセットのクランプ・フォワード）に特に適用可能である。
【０００８】
一つの実施形態では、ＤＣ−ＤＣパワー・コンバータ用の外部駆動の同期整流器が開示されている。この回路は、一次及び二次巻線を有する第１の変圧器を有しており、二次巻線は第１及び第２の端子を有している。この回路は、前記第１の変圧器の第２の端子に接続されたゲート及び制御端子を有する第１の同期整流器と、前記第１の変圧器に接続され制御端子を有する第２の同期整流器とを含んでいる。外部駆動回路は、一次及び二次巻線を有する第２の変圧器を含んでおり、二次巻線は第１及び第２の端子を有している。第１のスイッチは第２の同期整流器の制御端子に制御可能に接続されており、第２のスイッチも第２の同期整流器の制御端子に制御可能に接続されている。この回路は更に、第１の変圧器の第１の端子と直列なインダクタと、電圧出力端子と、インダクタと並列なコンデンサとを備えている。第１の同期整流器が第２の変圧器に接続されていないので、第２の同期整流器だけが外部駆動回路からタイミング情報を受信できる。
【０００９】
別の実施形態では、ＤＣ−ＤＣパワー・コンバータ用の外部駆動の同期整流回路が開示されている。上記で説明した実施形態と同様なこの回路は、第３及び第４のスイッチを更に備えており、第３のスイッチは第２の同期整流器に接続されており、第４のスイッチは第１の同期整流器に接続されている。各スイッチは、ゲート、ドレイン及びソースを含んでいる。第２の変圧器の二次巻線は、電圧出力端子に接続されたセンター・タップを備えている。第１のスイッチのゲートは第２の変圧器の二次巻線の第１の端部に接続されており、第２のスイッチのゲートは第２の変圧器の第２の端部に接続されており、そのため両方のスイッチは外部駆動回路からタイミング信号を受信することができ、これにより両方の同期整流器が外部駆動回路からタイミング情報を受信できる。
【００１０】
本発明の他の実施形態は、全波整流器としての実施を含んでいる。更に他の実施形態は、回路の駆動電流を制限する電流制限抵抗を利用し、ゲート電圧を制限する追加のスイッチと、同期整流器の両端の電圧のオーバーシュートを最小にする追加のコンデンサとを含んでいる。
【００１１】
一次巻線及び二次巻線を有し、二次巻線が第１及び第２の端子を有している変圧器を備える外部駆動の同期整流回路を用いて、ＤＣ−ＤＣパワー・コンバータの変動するＤＣ信号を整流する方法も開示されている。この方法は、変動するＤＣ信号を変圧器の一次巻線に提供するステップと、二次巻線の第２の端子を通して制御可能に電流を流す第１の同期整流器を提供するステップと、第１の同期整流器を制御する第１のスイッチを提供するステップとを含んでいる。第２の同期整流器は二次巻線の第１の端子を通して制御可能に電流を流し、第１のスイッチは第２の同期整流器を制御し、第１及び第２の同期整流器は二次巻線両端の電圧がほぼゼロであるときに導通する。
【００１２】
本発明の上記の特徴は、添付の図面を参照して以下の説明を検討することにより明確に理解されよう。
【００１３】
特に説明しない限り、様々な図における同じ数字及び符号は同様な部品を示すものとする。
【００１４】
好適な実施形態の詳細な説明
本発明の構成及び方法について以下に説明する。従来技術の回路を最初に検討し、その後に本発明のいくつかの好適な実施形態及び代替例を説明し、利点について検討する。
【００１５】
同期整流方式を一般的なフォワード・トポロジーに適用する際の１つの問題は、フリーホイール段が終了する前にフリーホイール段がオフとなる間に導通する同期整流器である。その上、同期整流器のＭＯＳＦＥＴを用いると、ＭＯＳＦＥＴの非並列寄生ダイオードが導通し、損失が増大する。ＭＯＳＦＥＴがオン状態を維持し、フリーホイール段全体の間に導通してこれらのタイプのコンバータに対する同期整流方式を効果的に実施し、高い効率を得ることが必要とされる。外部駆動の回路は、同期整流器に対して適切な駆動パルスが生成されることを可能とする。従来技術はフリーホイール電流の問題に対する解決策を確立した。
【００１６】
図１Ａ及び１Ｂを参照すると、一般的なフォワード・トポロジーで使用される従来技術の外部駆動の同期整流回路１０が示されており、図１Ｃには対応する電圧波形のタイミング図が示されている。第１の同期整流器ＳＱ１に対するタイミング信号は一次変圧器１６から得られ、同期整流器ＳＱ２はタイミング信号を外部駆動回路１８から得る。一次変圧器１６は、それぞれ２０及び２２で示す一次及び二次巻線を有している。
【００１７】
このように、同期整流回路１０に対するタイミング情報のいくつかは、一次巻線２０から二次巻線２２に情報を転送することにより得られる。二次巻線２２は第１の端子２４と第２の端子２６とを有している。タイミング情報は、第１の同期整流器ＳＱ１のゲートを第２の端子２６に接続することによって第１の同期整流器ＳＱ１に転送される。同様に、第２の同期整流器ＳＱ２は、タイミング回路２８及び第２の変圧器３０を含む外部駆動回路１８からタイミング情報を受信する。第２の変圧器３０は、第１の端子３４と第２の端子３６とを有する二次巻線３２を有している。第２の変圧器の一次巻線３１は、タイミング情報を受信し、その情報を二次巻線３２に転送する。第２の変圧器３２の第１の端子３４は、第２の同期整流器ＳＱ２のゲートに接続されている。図１Ａに示されたように、第２の同期整流器ＳＱ２のゲートを駆動するのにゲート３８ａ及び３８ｂが使用されてもよい。
【００１８】
従来技術の第２の例の同期整流回路１２が図１Ｂに示されており、ここではタイミング情報を両方の同期整流器ＳＱ１及びＳＱ２に提供するのに外部駆動回路１８を利用している。第２の同期整流回路１２は、タイミング情報を受信するために、第２の同期整流器３２が接続されているのと同様に、第１の同期整流器ＳＱ１のゲートが二次巻線３２の第１の端子３４に接続されていることを除くと、上記で説明した第１の同期整流回路１０と類似している。図１Ｃは、一次変圧器１６両端の電圧に応じて変動する、第１の同期整流器ＳＱ１、第２の同期整流器ＳＱ２、及びスイッチＱ１のゲート−ソース間の電圧波形を示している。
【００１９】
従来技術の同期整流回路１０及び１２は、切り替えの正確なオン及びオフを保証するため、同期整流器ＳＱ１及びＳＱ２に必要なタイミングを提供するが、これらの実施態様は複雑でかつ高価である。複雑さとコストのため、従来技術の同期整流回路１０及び１２は、多くのアプリケーションについて産業的に受け入れられなかった。本発明は、回路の複雑さとコストを低減した外部駆動の同期整流回路の簡単な実施態様を提供する。その上、本発明は、一般的には同期整流回路１０及び１２の破壊を引き起こす、電流が出力から入力に流れようとするときに、同期整流器ＳＱ１及びＳＱ２を動作不能とするのをなくすことを含む、他の利点を提供する。
【００２０】
本発明は、図２Ａの受動的リセット配置を有するフォワード・コンバータ同期整流回路５０に示されるように、２つのスイッチＳＱ３及びＳＱ４からなる第１の駆動回路５２を追加することによって、従来技術の同期整流回路１０及び１２と比較して、複雑さ及びコストを少なくする解決策を提供する。好ましくは、スイッチＳＱ３及びＳＱ４は、同期整流器ＳＱ１及びＳＱ２として使用されるＭＯＳＦＥＴよりも小さいＭＯＳＦＥＴである。スイッチＳＱ３及びＳＱ４は、同期整流器ＳＱ２を駆動するのに使用される。図２Ａに示されたように、インバータ段及び駆動回路５２はスイッチＳＱ２、ＳＱ３及びＳＱ４を利用して一つにまとめられた。
【００２１】
本発明によれば、同期整流器ＳＱ１及びＳＱ２は、一次変圧器１６の電圧が極性を切り替えるときにオフとなる。同期整流器ＳＱ２は、非並列ダイオードＤ１によってオンとなる。タイミング情報は一次変圧器１６から得られるので、タイミング回路１８は同期整流器ＳＱ１及びＳＱ２をオンにするためには使用されない。同期整流器ＳＱ２はタイミング回路１８に接続されており、適切なターンオフ・タイミングを提供する。従って、タイミング回路１８は、同期整流回路１０及び１２で使用されたものと比較して、複雑さをかなり低減したものとできる。インダクタＬｏは、第１の端子２４と電圧出力端子４８の間と直列に接続されて電流リップルを平滑化し、出力端子４８両端のコンデンサＣｏは出力電圧Ｖｏを平滑化する。
【００２２】
この外部駆動の同期整流回路５０の付加的利点は、追加のスイッチＳＱ３及びＳＱ４が、整流器ＳＱ２を駆動するのに使用されるゲート駆動信号に対するアクティブ・ダンパーとして働くことである。スイッチＳＱ３及びＳＱ４は、半導体デバイスの漂遊インダクタンス及び出力容量の相互作用により、一次変圧器１６の二次巻線２２に通常現れる、寄生発振からのバッファを同期整流器ＳＱ２のゲート信号に提供する。
【００２３】
図２Ｂは、同期整流器ＳＱ１及びＳＱ２がいずれも自己駆動型でない、本発明による別の実施形態の同期整流回路５５を表わしている。ここでも、スイッチＳＱ３、ＳＱ４、ＳＱ５及びＳＱ６で表わされるように、インバータ段及び駆動段は第１及び第２の駆動段５２及び５７にまとめられている。詳細には、スイッチＳＱ３及びＳＱ４は、外部駆動回路１８から同期整流器ＳＱ２にターンオフ電圧を提供するのに使用される。一次変圧器１６からのタイミング情報のいくつかは、同期整流器ＳＱ１及びＳＱ２にターンオフ電圧を提供するのに利用される。外部駆動回路１８は整流器ＳＱ１及びＳＱ２のターンオフ時間だけを提供するので、タイミング回路２８の複雑さは大いに低減される。
【００２４】
本発明を全波整流器と使用する実施態様は、図３に全体を６０で表わして示した半波整流器の実施態様と類似している。しかしながら、同期整流器ＳＱ１及びＳＱ２のターンオフは外部駆動回路（図３０には不図示）の二次変圧器からの信号によって決定され、ターンオフ・タイミングは一次変圧器１６によって生成される電圧によって決定される。この駆動方式がプッシュプル、ハーフブリッジ、又はフルブリッジ等のトポロジーで実施されると、従来は最終的にはパワー・モジュールを破壊させるパワー・フローの反転となった状態について、興味深い現象が観察される。本発明の全波整流器６０は、電流が逆方向に形成されるのを防止する、自動補正メカニズムを備えている。
【００２５】
本発明では、パワー・フローの反転がある状態の間に、インダクタＬｏを流れる電流が減少して負となり、このためアクティブ・スイッチＳＱ１、ＳＱ２、ＳＱ３及びＳＱ４を流れる電流と、それらの非並列ダイオードを流れる電流も極性が変わる。従って、スイッチＳＱ１及びＳＱ３がオンとなろうとするとき、電流がそれらの非並列ダイオードを流れつづけるのでなにも起こらない。事実上、スイッチＳＱ１及びＳＱ３はそれらの非並列ダイオードがオフに切り替わらない限り、オフにはならない。反映された負荷電流と磁化電流の合計がゼロ又はわずかに正であるときに、非並列ダイオードは最終的にオフとなる。このように、相反する状態が全く発生しないように、第２の同期整流器ＳＱ２は一次変圧器１６の電圧がゼロに消失するまでオンとならない。概してこの自動補正メカニズムはプッシュプルのトポロジーに対してのみ動作するが、それは他のトポロジーの多くと同様に、スイッチＳＱ１、ＳＱ２、ＳＱ３及びＳＱ４のターンオフが同期整流器ＳＱ１及びＳＱ２のターンオフを決定しないからである。
【００２６】
図４Ａは、全体を６５で示したフルブリッジ・トポロジー用の外部駆動の同期整流回路の実施態様を表わしており、フルブリッジ・トポロジーにおけるパワー・フローの反転がある状態についての対応する電圧波形が図４Ｃに示されている。これらの状態は、２つ以上の並列なモジュールで、一方のモジュールがターンオン・フェーズで他方のモジュールが既にオンとなっている間（あるいはモジュールの動作電圧へのスタートアップ、ホット・プラグ−イン）に、非常に自由な電流共用方式が使用される場合に起こり得る。外部駆動回路１８が同期整流器ＳＱ１及びＳＱ２のターンオン及びターンオフ時間の両方を決定する実施態様では、典型的な同期整流器は自動補正するのを許可されず、両方の同期整流器ＳＱ１及びＳＱ２はインダクタの電流が負の方向に形成されるのを許可するスイッチがオフとなるとすぐに導通するであろう。最終的には、インダクタＬｏの電流は負の方向に増えて、モジュールが故障するような大きさとなる。たとえモジュールが故障しなくても、これはシステムの観点からはモジュールの望ましい動作モードではない。
【００２７】
Ｄ及び１−Ｄタイプのトポロジーでは、わずかな負の電流が、容易にモジュールの故障を引き起こす、主なスイッチでの“シュート−スルー（shoot-through）”となるので、この問題はより深刻である。概して、同期整流でモジュールが並列しているとき、Ｏリング・ダイオードが必要とされる。より複雑な解決策は、インダクタの電流が負となるときに同期整流器ＳＱ１及びＳＱ２を動作不能とするであろう。これはこの電流を正確に測定する手段と、回路を素早く動作不能にすることが必要であることを示唆している。
【００２８】
図５は、Ｏリング・ダイオード及びアクティブな電流共用がない状態で、３．３Ｖのバスを駆動するための、本発明のフルブリッジの同期整流器６５を使用するＤＣ／ＤＣコンバータの波形を示している。トレース１は出力電圧を示し、トレース２は出力電流を示し、トレース３は同期整流器ＳＱ１及びＳＱ２のゲート駆動を示し、トレース４は２次バイアス電圧を示している。ＤＣ／ＤＣモジュールの出力電流（トレース２）は、立ち上がる前の最初はわずかに負であり、これにより全波同期整流器６５の期待される自動補正特性を確認している。
【００２９】
回路６５の通常の動作をシュート−スルー電流が妨害する場合、図４Ｂに示されるように、オプションの抵抗Ｒ１及びＲ２が追加され得る。ここでもインバータ段及び駆動段は、スイッチＳＱ４及びＳＱ６のｐ−ＦＥＴ及びＳＱ３及びＳＱ５のｎ−ＦＥＴデバイスを用いて１つにまとめられている。これらのデバイスのターンオン及びターンオフ特性により、ターンオン及びターンオフの間に外部駆動回路にシュート−スルー電流が現れる。ｐ−ＦＥＴデバイスのスイッチＳＱ４及びＳＱ６と直列な制限抵抗Ｒ１及びＲ２の追加は、シュート−スルー電流の影響を最少とするであろう。
【００３０】
実際のアプリケーションのほとんどで、ゲートのブレークダウン電流を越えないように、ゲート駆動信号を所定の値にクランプする必要がある。同期整流回路１０及び１２の電圧は、結果として供給電圧となる整流された変圧器のピーク電圧から生成されるが、その供給電圧は入力電圧の変動の影響を受けやすい。ゲート電圧を所定の値に制限する本発明の実施形態が図６に示されている。この実施態様では、好ましくはＮ型ＭＯＳＦＥＴを含む電圧制限スイッチの対、ＳＱ７及びＳＱ８が、ＶＣＣＳ２−ゲートから閾値電圧（１〜２ボルト）を減じるために同期整流器ＳＱ１及びＳＱ２のゲートに追加されている。
【００３１】
従来の半波及び全波の同期整流器の構成にこの駆動方式を実施すると、同期整流器ＳＱ１及びＳＱ２のゲート電圧が浮遊状態となるであろう。従って、駆動スイッチのゲート信号へのレベルシフトが必要である。駆動スイッチへの駆動電圧のレベルシフトが、図７Ａ及び７Ｂに示されている。コンデンサＣＣ２及びＣＣ３は、同期整流器の両端の電圧及び同期整流器ＳＱ１及びＳＱ２のタイミング回路１８の電圧のオーバーシュートを最小とするために、緩衝機構を提供する。
【００３２】
本発明の外部駆動の同期整流器の新規な方法及びシステムは、変圧器の二次巻線両端の電圧がほぼゼロのときに同期整流器が導通する、ＤＣ−ＤＣパワー・コンバータ用の外部駆動の同期整流に、効率的な利点をもたらす。本発明の更なる利点は、この方式を様々なコンバータのトポロジーに適用できることである。本発明の別の利点は、ゲート駆動信号に対するアクティブ・ダンパーとして働くスイッチＳＱ３及びＳＱ４が、同期整流器のゲート信号に寄生発振からのバッファを提供し、この影響を最小とするための追加の部品の必要をなくすことである。
【００３３】
本発明を図示した実施形態を参照して説明したが、以上の説明は本発明を限定的に解釈することを意味するものではない。図示した実施形態の組合せによる様々な変形、並びに本発明の他の実施形態は、上記説明から当業者には理解されよう。例えば、同期整流器ＳＱ１及びＳＱ２、スイッチＳＱ３、ＳＱ４、ＳＱ５及びＳＱ６、電圧ドライバＳＱ７及びＳＱ８はＭＯＳＦＥＴとして示されているが、別のタイプのＦＥＴやスイッチング・デバイスを本発明に使用するのが好適であることが考えられる。従って、特許請求の範囲はあらゆるそのような変形や実施形態を含むものと理解されたい。
【図面の簡単な説明】
【図１Ａ】  １つの同期整流器が駆動される外部駆動の同期整流を有する、従来技術の一般的なフォワード・コンバータを表す図である。
【図１Ｂ】  両方の同期整流器が駆動される外部駆動の同期整流を有する、従来技術の一般的なフォワード・コンバータを表す図である。
【図１Ｃ】  外部駆動の同期整流を有する一般的なフォワード・コンバータに対する、従来技術の自己駆動同期整流器の電圧波形を示す図である。
【図２Ａ】  本発明の実施形態を利用した、１つの同期整流器が駆動される外部駆動の同期整流を有する、フォワード・コンバータを表す図である。
【図２Ｂ】  本発明の実施形態を利用した、両方の同期整流器が駆動される外部駆動の同期整流を有する、フォワード・コンバータを表す図である。
【図３】  本発明の実施形態を利用した、外部駆動の同期整流を有する、全波整流器を表す図である。
【図４Ａ】、
【図４Ｂ】  本発明の実施形態を利用した、フルブリッジのトポロジーに対する外部駆動の同期整流器の実施を表す図である。
【図４Ｃ】  負電流が出力インダクタを通じて流れる状態の間の、フルブリッジのトポロジーに対する外部駆動の同期整流器の電圧波形を示す図である。
【図５】  フルブリッジに適用した本発明の同期整流器を用いたＤＣ／ＤＣコンバータの実験による波形を示す図である。
【図６】  電圧制御ＭＯＳＦＥＴを有する、自己駆動の同期全波整流器の実施形態を示す図である。
【図７Ａ】、
【図７Ｂ】  同期整流器の両端の電圧のオーバーシュートを低減するコンデンサを有する、本発明の別の実施形態を示す図である。
【図１Ａ】
0004515683.tif 000002
【図１Ｂ】
0004515683.tif 000003
【図１Ｃ】
0004515683.tif 000004
【図２Ａ】
0004515683.tif 000005
【図２Ｂ】
0004515683.tif 000006
【図３】
0004515683.tif 000007
【図４Ａ】
0004515683.tif 000008
【図４Ｂ】
0004515683.tif 000009
【図４Ｃ】
0004515683.tif 000010
【図５】
0004515683.tif 000011
【図６】
0004515683.tif 000012
【図７Ａ】
0004515683.tif 000013
【図７Ｂ】
0004515683.tif 000014