(57)【特許請求の範囲】
【請求項１】
上面の所定部位に複数のパッドを有して形成された半導体チップと、
前記パッドを除いた前記半導体チップ上に形成された、第１の弾性係数を有する第１の弾性係数材料層と、
少なくとも１つの前記パッドと連結され、前記第１の弾性係数材料層上に形成された複数の金属パターンと、
露出された前記金属パターンの上面に接着された電気的媒介体と、
前記電気的媒介体の接着部位を除いた前記金属パターンの上面に形成された、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層と、
を備えて構成されたことを特徴とする半導体チップパッケージ。
【請求項２】
上面の所定部位に複数のパッドを有して形成された半導体チップと、
前記パッドを除いた前記半導体チップ上に形成された、第１の弾性係数を有する第１の弾性係数材料層と、
少なくとも１つの前記パッドと連結され、前記第１の弾性係数材料層上に形成された複数の金属パターンと、
露出された前記金属パターンの上面に接着された電気的媒介体と、
前記金属パターンと前記第１の弾性係数材料層との間に形成された、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層と、
を備えて構成されたことを特徴とする半導体チップパッケージ。
【請求項３】
前記第２の弾性係数材料層の弾性係数は１０００〜８０００ＭＰａであることを特徴とする請求項１又は請求項２に記載の半導体チップパッケージ。
【請求項４】
前記第２の弾性係数材料層は、ポリイミド及びベンゾ・サイクロ・ブテンの何れか１つを用いることを特徴とする請求項１〜請求項３のいずれか１つに記載の半導体チップパッケージ。
【請求項５】
前記第１の弾性係数材料層の弾性係数は４００ＭＰａ以下であることを特徴とする請求項１〜請求項４のいずれか１つに記載の半導体チップパッケージ。
【請求項６】
前記第１の弾性係数材料層は、シリコーンを用いることを特徴とする請求項１〜請求項５のいずれか１つに記載の半導体チップパッケージ。
【請求項７】
前記電気的媒介体は、導電性ボールであることを特徴とする請求項１〜請求項６のいずれか１つに記載の半導体チップパッケージ。
【請求項８】
半導体ウェーハ上に、上面に複数のパッドを有する複数の半導体チップを製造する工程と、
前記半導体ウェーハの上面に、第１の弾性係数を有する第１の弾性係数材料層を被覆する工程と、
前記第１の弾性係数材料層を選択的にエッチングして、前記パッドを露出させる工程と、
前記第１の弾性係数材料層及び前記露出されたパッドの上面に金属膜を被覆する工程と、
前記第１の弾性係数材料層の金属膜を選択的にエッチングして、前記パッド及び前記第１の弾性係数材料層上に金属パターンを形成する工程と、
前記金属パターンの上面所定部位に電気的媒介体を形成する工程と、
前記半導体ウェーハ上の半導体チップを個々に切断する工程と、
を順次行い、
前記金属パターンを形成する工程後、
前記金属パターンの上面に、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層を被覆する工程と、
前記第２の弾性係数材料層をエッチングして、前記金属パターンの上面所定部位を露出させる工程と、
を行うことを特徴とする半導体チップパッケージの製造方法。
【請求項９】
半導体ウェーハ上に、上面に複数のパッドを有する複数の半導体チップを製造する工程と、
前記半導体ウェーハの上面に、第１の弾性係数を有する第１の弾性係数材料層を被覆する工程と、
前記第１の弾性係数材料層を選択的にエッチングして、前記パッドを露出させる工程と、
前記第１の弾性係数材料層及び前記露出されたパッドの上面に金属膜を被覆する工程と、
前記第１の弾性係数材料層の金属膜を選択的にエッチングして、前記パッド及び前記第１の弾性係数材料層上に金属パターンを形成する工程と、
前記金属パターンの上面所定部位に電気的媒介体を形成する工程と、
前記半導体ウェーハ上の半導体チップを個々に切断する工程と、
を順次行い、
前記第１の弾性係数材料層を被覆する工程と前記パッドを露出させる工程との間に、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層を、前記第１の弾性係数材料層の上面に形成する工程を行うことを特徴とする半導体チップパッケージの製造方法。
【請求項１０】
前記第２の弾性係数材料層の弾性係数は１０００〜８０００ＭＰａであることを特徴とする請求項８又は請求項９に記載の半導体チップパッケージの製造方法。
【請求項１１】
前記第２の弾性係数材料層は、ポリイミド及びベンゾ・サイクロ・ブテンのいずれか１つを用いることを特徴とする請求項８〜請求項１０のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１２】
前記第１の弾性係数材料層の弾性係数は４００ＭＰａ以下であることを特徴とする請求項８〜請求項１１のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１３】
前記第１の弾性係数材料層は、シリコーンを用いることを特徴とする請求項８〜請求項１２のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１４】
前記第１の弾性係数材料層及び前記第２の弾性係数材料層は、スピンコーティング法又はスパッタリング法を施して形成することを特徴とする請求項８〜請求項１３のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１５】
前記電気的媒介体は、導電性ボールであることを特徴とする請求項８〜請求項１４のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１６】
前記電気的媒介体を形成する工程では、前記金属パターンの上面にスクリーンプリンティング法によりソルダーを塗布した後、リフローして前記導電性ボールを形成することを特徴とする請求項１５に記載の半導体チップパッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップパッケージ及びその製造方法に係るもので、詳しくは、ウェーハ段階から半導体チップパッケージ形成段階までを一連の工程で処理して製造し得る半導体チップパッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
近来、高集積化された多ピンのパッケージが盛んに生産されているが、その一例として、基板に複数個のソルダーボール（solder ball）を接着して外部端子として利用するＢＧＡ（Ball Grid Array）型半導体パッケージがある。
【０００３】
このようなＢＧＡ型半導体チップパッケージは、基板の上面又は下面に複数個のソルダーボールを載置し、炉で加熱して同時に接着することにより製造されるため、生産性が高く、また、外部端子がボール形状になっているため、外部衝撃により変形され難いと言う利点がある。
【０００４】
このような従来のＢＧＡ型半導体チップパッケージは、図１３に示したように、半導体チップ１の上面中央部にエラストマ（elastomer）２が付着され、該エラストマ２上には粘着性が高い接着樹脂３が形成され、該接着樹脂３上に電気信号を伝達する複数の金属パターン４ａ（metal trace）が接着され、前記金属パターン４ａの一方端は金属リード４ｂに連結され、該金属リード４ｂは、半導体チップ１の上面縁部に形成されたパッド６に連結されている。前記金属パターン４ａのうちの導電性ボール８の接着部位を除いた部分及び接着樹脂３の上面にソルダーレジスト５が被覆されている。
【０００５】
また、前記ソルダーレジスト５により被覆されていない半導体チップ１の上面及び金属リード４ｂに封止部（encapsulant）７が被覆され、前記金属パターン４ａ上に導電性ボール８が形成されている。該導電性ボール８は、外部端子としての役割を行う。
【０００６】
以下、このように構成された従来のＢＧＡ型半導体パッケージの製造方法に対し説明する。
先ず、一般的な半導体素子の製造方法を行って、半導体ウェーハ上に複数の半導体チップ１を形成した後、該半導体チップ１の上面に保護膜としてポリイミド又はベンゾ・サイクロ・ブテン（Benzo cyclo butene：ＢＣＢ）を被覆した後、前記半導体チップ１のパッド６を露出させる。その後、前記半導体ウェーハ上の複数の半導体チップ１を個々に切断して分離するダイシング工程を行う。
【０００７】
その後、下面に複数の金属パターン４ａが形成された接着樹脂３、例えば、ポリイミドテープの上面に、上下両面に夫々接着剤が塗布されたエラストマ２を接着し、前記エラストマ２上に、個々に分離された半導体チップ１の上面（パッドの形成面）を接着するダイアタッチ工程を行う。
【０００８】
前記金属パターン４ａの縁部には、金属リード４ｂが延長形成され、前記複数の金属パターン４ａの大部分にはソルダーレジスト５が塗布される。部分的に露出されている金属パターン４ａには、以後、導電性ボール８が付着される。
【０００９】
次いで、前記ダイアタッチ工程を施して得られた構造物をひっくり返して、前記金属リード４ｂの一方端を前記半導体チップ１のパッド６に接着するリードボンディング工程を施した後、前記金属リード４ｂ及び半導体チップ１のパッド６の上面を密封する。
【００１０】
その後、前記接着樹脂３に形成された金属パターン４ａの上面（ソルダーレジスト５が塗布されずに露出された部位）に導電性ボール８を載置するソルダーボールマウンティング工程を行う。
【００１１】
その後、リフロー工程を行って、前記導電性ボール８を前記金属パターン４ａに接着して、従来のＢＧＡ型半導体チップパッケージの製造を終了していた。
【００１２】
【発明が解決しようとする課題】
然るに、このような従来のＢＧＡ型半導体チップパッケージ及びその製造方法においては、製造工程が煩雑であるため、半導体チップパッケージの製造時間が長く、原価が高いという欠点がある。即ち、半導体チップの製造工程を行った後、半導体ウェーハを切断して半導体チップ個々に分離するダイシング工程、ダイアタッチ工程、リードボンディング工程及びソルダーボールマウンティング工程を順次行うようになっているため、各工程毎に適当な設備が必要となって、生産費が高くなり、さらに、半導体チップ個々に対して半導体チップパッケージ形成工程を行うため、一括工程が容易でなく、工程時間が長く、生産性が低いという不都合な点があった。
【００１３】
また、金属パターンが一面に形成された高価なポリイミドテープを必要とするため、半導体チップパッケージの原価が上昇するという不都合な点があった。
さらに、一般の半導体チップの材料としてのシリコン基板及び半導体チップが実装される印刷回路基板の材料、例えばＦＲ−４は、弾性係数が大きく、かつ、熱膨張係数の差が大きく、一方、半導体チップの上面に形成される保護膜として、弾性係数の大きいポリイミドを利用しているため、半導体チップを印刷回路基板に実装するとき、大きい熱膨張係数の差により発生される応力が充分に吸収されずに、半導体チップパッケージの外部リードである導電性ボールと印刷回路基板とを連結する半田に加えられて、半導体チップパッケージの寿命を短縮させるという不都合な点があった。
【００１４】
そこで、本発明は、このような従来の課題に鑑みてなされたもので、半導体チップパッケージの製造時間を短縮させ、原価を節減し、半導体チップパッケージの信頼性を向上し得る半導体チップパッケージ及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
このような目的を達成するため、請求項１に記載の半導体チップパッケージは、上面の所定部位に複数のパッドを有して形成された半導体チップと、前記パッドを除いた前記半導体チップ上に形成された、第１の弾性係数を有する第１の弾性係数材料層と、少なくとも１つの前記パッドと連結され、前記第１の弾性係数材料層上に形成された複数の金属パターンと、露出された前記金属パターンの上面に接着された電気的媒介体と、前記電気的媒介体の接着部位を除いた前記金属パターンの上面に形成された、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層と、を備えて構成されている。
【００１６】
請求項２に記載の半導体チップパッケージは、上面の所定部位に複数のパッドを有して形成された半導体チップと、前記パッドを除いた前記半導体チップ上に形成された、第１の弾性係数を有する第１の弾性係数材料層と、少なくとも１つの前記パッドと連結され、前記第１の弾性係数材料層上に形成された複数の金属パターンと、露出された前記金属パターンの上面に接着された電気的媒介体と、前記金属パターンと前記第１の弾性係数材料層との間に形成された、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層と、を備えて構成されている。
【００１７】
請求項３に記載の発明では、前記第２の弾性係数材料層の弾性係数は１０００〜８０００ＭＰａである。請求項４に記載の発明では、前記第２の弾性係数材料層は、ポリイミド及びベンゾ・サイクロ・ブテンの何れか１つを用いる。
【００１８】
請求項５に記載の発明では、前記第１の弾性係数材料層の弾性係数は４００ＭＰａ以下である。請求項６に記載の発明では、前記第１の弾性係数材料層は、シリコーンを用いる。
【００１９】
請求項７に記載の発明では、前記電気的媒介体は、導電性ボールである。請求項８に記載の半導体チップパッケージの製造方法では、半導体ウェーハ上に、上面に複数のパッドを有する複数の半導体チップを製造する工程と、前記半導体ウェーハの上面に、第１の弾性係数を有する第１の弾性係数材料層を被覆する工程と、前記第１の弾性係数材料層を選択的にエッチングして、前記パッドを露出させる工程と、前記第１の弾性係数材料層及び前記露出されたパッドの上面に金属膜を被覆する工程と、前記第１の弾性係数材料層の金属膜を選択的にエッチングして、前記パッド及び前記第１の弾性係数材料層上に金属パターンを形成する工程と、前記金属パターンの上面所定部位に電気的媒介体を形成する工程と、前記半導体ウェーハ上の半導体チップを個々に切断する工程と、を順次行い、前記金属パターンを形成する工程後、前記金属パターンの上面に、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層を被覆する工程と、前記第２の弾性係数材料層をエッチングして、前記金属パターンの上面所定部位を露出させる工程と、を行うようになっている。
【００２１】
請求項９に記載の半導体チップパッケージの製造方法では、半導体ウェーハ上に、上面に複数のパッドを有する複数の半導体チップを製造する工程と、前記半導体ウェーハの上面に、第１の弾性係数を有する第１の弾性係数材料層を被覆する工程と、前記第１の弾性係数材料層を選択的にエッチングして、前記パッドを露出させる工程と、前記第１の弾性係数材料層及び前記露出されたパッドの上面に金属膜を被覆する工程と、前記第１の弾性係数材料層の金属膜を選択的にエッチングして、前記パッド及び前記第１の弾性係数材料層上に金属パターンを形成する工程と、前記金属パターンの上面所定部位に電気的媒介体を形成する工程と、前記半導体ウェーハ上の半導体チップを個々に切断する工程と、を順次行い、前記第１の弾性係数材料層を被覆する工程と前記パッドを露出させる工程との間に、前記第１の弾性係数よりも大きい第２の弾性係数を有する第２の弾性係数材料層を、前記第１の弾性係数材料層の上面に形成する工程を行うようになっている。
【００２２】
請求項１０に記載の発明では、前記第２の弾性係数材料層の弾性係数は１０００〜８０００ＭＰａである。請求項１１に記載の発明では、前記第２の弾性係数材料層は、ポリイミド及びベンゾ・サイクロ・ブテンのいずれか１つを用いる。
【００２３】
請求項１２に記載の発明では、前記第１の弾性係数材料層の弾性係数は４００ＭＰａ以下である。請求項１３に記載の発明では、前記第１の弾性係数材料層は、シリコーンを用いる。
【００２４】
請求項１４に記載の発明では、前記第１の弾性係数材料層及び前記第２の弾性係数材料層は、スピンコーティング法又はスパッタリング法を施して形成する。請求項１５に記載の発明では、前記電気的媒介体は、導電性ボールである。
【００２５】
請求項１６に記載の発明では、前記電気的媒介体を形成する工程では、前記金属パターンの上面にスクリーンプリンティング法によりソルダーを塗布した後、リフローして前記導電性ボールを形成する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明の第１実施形態に係る半導体チップパッケージは、次のように構成されている。
【００２７】
即ち、図１に示したように、半導体ウェーハに、上面に複数のパッド２１を有する半導体チップ２０が形成され、前記パッド２１を除いた前記半導体チップ２０の上面に、半導体チップ材料のシリコン又は従来の半導体チップの保護膜として利用されていたポリイミドなどに比べて非常に小さい弾性係数を有する低弾性係数材料層２２が被覆形成されている。
【００２８】
前記低弾性係数材料層２２としては、弾性係数が約３．５〜３００ＭＰａであるシリコーン（silicone）を用いる。尚、これに限定されず、弾性係数が４００ＭＰａ以下である絶縁性物質であれば、何れの物質を用いても良い。
【００２９】
前記低弾性係数材料層２２の上面には、複数の金属パターン２３が前記パッド２１の上面まで延長形成され、それら各金属パターン２３は、外部リードとしての導電性ボール２７に連結されて、パッドの役割を行う。
【００３０】
従来の半導体チップパッケージにおいては、パッドの上面に直接にリードを接着して構成されているため、半導体チップの設計上の制約が増大される。設計の自由度を増やすためには、半導体チップ上にパッドの位置を任意に設定した後、半導体チップ上に絶縁層を形成し、該絶縁層の上面に前記パッドと連結された金属パターンを形成して、リードとの連結が容易な地点にパッドの位置を再設定する方法が最も一般的である。前記金属パターン２３は、パッド２１の再配置のために形成されたものである。
【００３１】
前記金属パターン２３及び前記低弾性係数材料層２２の上面には、高弾性係数を有する高弾性係数材料層２４が形成されている。該高弾性係数材料層２４の弾性係数は、約１０００〜８０００ＭＰａであって、低弾性係数材料層２２より大きい弾性を有するが、印刷回路基板の材料よりは小さい弾性の材料層であることが好ましい。
【００３２】
前記高弾性係数材料層２４は、従来の半導体チップの保護膜として広用されるポリイミド又はベンゾ・サイクロ・ブテン（ＢＣＢ）などを用いる。このような高弾性係数材料層２４は、前記金属パターン２３の上面所定部位を露出させる複数の開放部を有し、それら開放部を介して露出された金属パターン２３の上面に金属薄膜２６が形成される。前記金属薄膜２６としては、銅／チタニウム／銅、又は、銅／ニッケル／アルミニウムのような多層金属膜を用いる。
【００３３】
該金属薄膜２６の上面には導電性ボール２７が接着されている。前記導電性ボール２７は、外部リードに相当するものであって、スプリングリード又はバンプなどの電気伝導性を有する他の形態の媒介体（conductive media）を用いても良い。
【００３４】
このように、本発明の第１実施形態に係る半導体チップパッケージにおいては、半導体チップ２０の上面に低弾性係数材料層２２が形成され、該低弾性係数材料層２２の上面にパッド２１を再配置するための金属パターン２３が形成され、それら金属パターン２３及び低弾性係数材料層２２の上面に高弾性係数材料層２４が形成されて構成されており、低弾性係数材料層２２と高弾性係数材料層２４とは次のように作用する。
【００３５】
即ち、従来は、半導体チップパッケージの製造を終了した後、印刷回路基板に実装するとき、外部リードを印刷回路基板の配線上に半田を施して接着するが、半導体チップ２０の材料と印刷回路基板の材料との熱膨張係数の差が極めて大きいため、前記半田に大きな応力が加えられる。
【００３６】
ここで、半導体チップ２０の材料のシリコン（silicon）単結晶の弾性係数は、１８４，０００ＭＰａであり、熱膨張係数は約２.８であるが、印刷回路基板の材料は、ＦＲ−４（エポキシ系のガラス繊維強化材料）であって、弾性係数は約１０，３００ＭＰａであり、熱膨張係数は約１７〜２０である。
【００３７】
従って、前記半導体チップ２０及び印刷回路基板の材料は、弾性係数が非常に大きいため、熱膨張係数の差により発生される応力が吸収されず、該応力が半導体チップ２０の導電性ボール２７と印刷回路基板とを連結させる半田に加えられて半田の疲労度が大きくなり、半導体チップパッケージの寿命が減少されて、信頼性が低下する。
【００３８】
そこで、本第１実施形態では、半導体チップ２０上に、弾性係数が約３．５〜６０ＭＰａで極めて小さい軟性材料のシリコーン等から成る低弾性係数材料層２２をコーティングして、半導体チップ２０と印刷回路基板間の応力を吸収させ、さらに、前記金属パターン２３の上面に、前記低弾性係数材料層２２よりも相対的に弾性係数の大きい高弾性係数材料層２４を形成して、前記金属パターン２３を外部の衝撃から保護し、低弾性係数材料層２２から上面の金属パターン２３に伝達される応力を部分的に分割させて、金属パターン２３に加えられる応力を緩和した。
【００３９】
前記高弾性係数材料層２４は、印刷回路基板の弾性係数よりも小さい弾性係数を有する材料を用いることが好ましい。
以下、このように構成された本発明の第１実施形態に係る半導体チップパッケージの製造方法に対し、図面を用いて説明する。
【００４０】
先ず、図３（Ａ），（Ｂ）に示したように、上面に複数のパッド２１を有する複数の半導体チップ２０を、一般の半導体チップ製造方法により、半導体ウェーハ上に製造する。図３（Ａ），（Ｂ）には、半導体ウェーハ上に形成された複数の半導体チップ２０のうちの１つのみを示した。
【００４１】
その後、前記半導体チップ２０の上面全体に、弾性係数が相対的に小さい低弾性係数材料層２２を約１５〜７０μｍの厚さに塗布する。前記低弾性係数材料層２２の材料としては、例えば、シリコーンが挙げられる。
【００４２】
前記塗布方法として、スピンコーティング法又はスパッタリング法などのように、一般の半導体チップ製造工程の薄膜形成工程に用いられる方法を行うことにより、新しい設備の追加を抑制でき、経済面で優秀である。
【００４３】
前記シリコーンの弾性係数は、３.５〜６０ＭＰａである。前記低弾性係数材料層２２はシリコーンに限定されず、弾性係数が約４００ＭＰａ以下である絶縁性材料であれば、何れの物質を用いても効果は同様である。
【００４４】
その後、前記低弾性係数材料層２２の上面にフォトレジスト膜を塗布した後、選択的にフォトリソグラフィ工程及びエッチング工程を施して前記パッド２１を露出して、図４（Ａ），（Ｂ）に示したような構造を形成させる。
【００４５】
次いで、図５（Ａ），（Ｂ）に示したように、図４（Ａ）の全体構造物上に、金属薄膜蒸着法及びフォトリソグラフィ法により金属膜を形成し、パターニングして金属パターン２３を形成する。このような金属パターン２３は、後述するように、外部リードとしての導電性ボール２７に金属薄膜２６を介して連結されて、パッドの役割を行う。
【００４６】
図４（Ａ），（Ｂ）の符号２１は、パッドの元々の位置を示し、図５（Ａ），（Ｂ）中、符号２３ａで示された部位に導電性ボール２７又は他の形状の外部リードが付着されて、パッドとしての役割を行う。
【００４７】
その後、導電性ボール２７が前記金属パターン２３の所定部位２３ａの上面に金属薄膜２６を介して接着される。導電性ボール２７が接着される金属パターン２３の所定部位２３ａは、パッド２１の位置と一致しないため、このように、金属パターン２３を形成する工程をパッドの再配置工程という。
【００４８】
次に、図６（Ａ），（Ｂ）に示したように、図５（Ａ）の全体構造物上に弾性係数が１０００〜８０００ＭＰａである高弾性係数材料層２４を約５〜２５μｍの厚さに形成した後、パターニングして、金属パターン２３の上面の所定部位２３ａを露出させる。
【００４９】
さらに、図７（Ａ），（Ｂ）に示したように、露出された金属パターン２３の上面の所定部位２３ａに導電性ボール２７を接着させる。この場合、導電性ボール２７の接着法として、例えば、前記金属パターンの上面の所定部位２３ａにソルダーをスクリーンプリンティングしてリフローさせるか、又は、導電性ボール２７、即ち、ソルダーボールを前記金属パターンの所定部位２３ａの上面に載置した後、該ソルダーボールをリフローさせる。
【００５０】
前記導電性ボール２７は、外部リードに相当するものであって、スプリングリード又はバンプなどの電気伝導性を有する他の形態の媒介体を用いても良い。スプリングリード等の媒介体を用いる場合には、前記金属パターンの所定部位２３ａの上面に接着するか、又は、前記金属パターンの所定部位２３ａに導電性材料をメッキするなどの方法を利用して形成することができる。
【００５１】
図３〜図７に示した本第１実施形態に係る半導体チップパッケージの製造工程は、ウェーハ段階で行われ、図７に該当する工程が終了された後、半導体ウェーハ上の半導体チップを個々に分離して、半導体チップパッケージの製造を終了する。
【００５２】
また、本発明の第２実施形態に係る半導体チップパッケージは、次のように構成されている。
即ち、図２に示したように、半導体ウェーハ上に、上面にパッド３１を有する半導体チップ３０が形成され、前記半導体チップ３０のパッド３１を除いた上面に低弾性係数材料層３２が形成され、該低弾性係数材料層３２の上面に高弾性係数材料層３４が形成されて構成されている。前記低弾性係数材料層３２及び高弾性係数材料層３４は、第１実施形態の低弾性係数材料層２２及び高弾性係数材料層２４と同様なものが用いられる。
【００５３】
前記高弾性係数材料層３４の上面には、パッド３１の上面に被された金属パターン３３が形成され、該金属パターン３３の上面には、該金属パターン３３の上面が露出されるように複数の開口部が形成されたソルダーレジスト膜３５が被覆され、前記開口部に形成された金属薄膜３６を介して導電性ボール３７が前記金属パターン３３に連結されている。この場合、前記導電性ボール３７は、外部リードに相当するものであって、スプリングリード又はバンプなどの電気伝導性を有する他の形態の媒介体（conductive media）を用いても良い。
【００５４】
このように、本第２実施形態においては、第１実施形態とは異なって、金属パターン３３が高弾性係数材料層３４の上面に形成され、よって、金属パターン３３と半導体チップ３０間に低弾性係数材料層３２と高弾性係数材料層３４とが形成されているため、金属パターン３３上の導電性ボール３７と半導体チップ３０間の距離が遠くなって、それら半導体チップ３０と導電性ボール３７間のキャパシタンスが減少され、半導体チップパッケージの電気的信頼性が向上するという効果がある。
【００５５】
以下、このように構成された本発明の第２実施形態に係る半導体チップパッケージの製造方法に対し、図面を用いて説明する。
先ず、図８（Ａ），（Ｂ）に示したように、上面に複数のパッド３１を有する半導体チップ３０を、一般の半導体チップ製造方法を利用して、半導体ウェーハ上に複数個製造する。図８（Ａ），（Ｂ）には、半導体ウェーハ上に形成された複数の半導体チップのうちの１つのみを示した。
【００５６】
その後、半導体チップ３０の上面全体に、低弾性係数材料層３２としてのシリコーンを約１５〜７０μｍの厚さに塗布する。この場合、塗布方法として、スピンコーティング法又はスパッタリング法などのように、一般の半導体チップ製造工程の薄膜形成工程に用いられる工程を行うため、新しい設備の追加を抑制して、経済面で優秀である。
【００５７】
前記シリコーンの弾性係数は、３.５〜６０ＭＰａである。前記低弾性係数材料層３２はシリコーンに限定されず、弾性係数が約４００ＭＰａ以下である絶縁性材料であれば、何れの物質を用いても効果は同様である。
【００５８】
その後、前記低弾性係数の材料層３２の上面に、弾性係数が１０００〜８０００ＭＰａである高弾性係数材料層３４として、例えば、ポリイミド又はベンゾ・サイクロ・ブテンを約５〜２５μｍの厚さに形成した後、該高弾性係数材料層３４の上面にフォトレジスト（図示されず）パターンを形成し、選択的にエッチングして、パッド３１の上面を露出させることにより、図９（Ａ），（Ｂ）に示したように形成する。
【００５９】
その後、図１０（Ａ），（Ｂ）に示したように、前記パッド３１の上面を包含した前記高弾性係数材料層３４の上面に金属膜を形成した後、パターニングして、金属パターン３３を形成する。
【００６０】
その後、図１１（Ａ），（Ｂ）に示すように、図１０（Ａ）の全体構造物上に、ソルダーレジスト３５を被覆した後、前記金属パターン３３の上面の所定部位３３ａが露出されるように、前記ソルダーレジスト膜３５を選択的にエッチングする。そして、前記金属パターン３３の上面にソルダーをスクリーンプリンティングした後、リフローさせて、前記金属パターン３３の上面に導電性ボール３７を形成することにより、図１２（Ａ）,（Ｂ）に示した構造に形成させる。
【００６１】
この場合、前記導電性ボール３７は、外部リードに相当するものであって、スプリングリード又はバンプなどの電気伝導性を有する他の形態の媒介体を用いても良く、第１実施形態で説明したような多様な方法を用いて形成することができる。
【００６２】
図８〜図１２に示した本第２実施形態に係る半導体チップパッケージの製造工程は、ウェーハ段階で行われ、図１２に該当する工程が終了された後、半導体ウェーハ上の半導体チップを個々に分離して、半導体チップパッケージの製造を終了する。
【００６３】
【発明の効果】
以上、説明したように、本発明に係る半導体チップパッケージ及び半導体チップパッケージの製造方法によると、半導体チップの上面に低弾性係数材料層を保護膜として形成することにより、半導体チップパッケージを印刷回路基板に実装する際、熱膨張係数の差により発生される応力を前記保護膜を介して吸収させることができるので、半導体チップパッケージの信頼性を向上し得るという効果がある。
【００６４】
また、半導体チップパッケージをウェーハ段階で製造して、半導体チップ製造段階から半導体チップパッケージ形成段階までを一連の工程で処理するため、製造工程が容易であり、パッケージの製造時間を短縮し得るという効果がある。
【００６５】
また、金属パターンの上面に高弾性係数材料層を形成することにより、低弾性係数材料層で吸収された応力が金属パターンに伝達された後、再び前記高弾性係数材料層に分散されるため、前記金属パターンに加えられる応力を減らして、半導体チップパッケージの信頼性を向上し得るという効果がある。
【００６６】
さらに、導電性材料の電気的媒介体と半導体チップ間の距離が遠くなるように形成して、半導体チップと電気的媒介体間のキャパシタンスを減らすため、半導体チップパッケージの電気的信頼性を向上し得るという効果がある。
【００６７】
また、外部リードとして導電性ボールを用いるため、外部の衝撃から外部リードの変形現象を保護することができると共に、半導体チップと回路配線板間の電気的信号経路が短くなるため、半導体チップを回路配線板に実装して動作させるとき、半導体素子の動作速度を改善し得るという効果がある。
【００６８】
また、半導体チップ製造工程にて一般に利用されている方法を利用するため、半導体パッケージ製造用設備を別途追加する必要がなくて、半導体チップパッケージの製造費用を低減し得るという効果がある。
【００６９】
さらに、原材料の価格が相対的に高いフィルム状のポリイミドテープの代わりに、単価の低い液状の材料を利用して低弾性係数材料層及び高弾性係数材料層を形成するため、半導体チップパッケージの製造費用を低減し得るという効果がある。
【００７０】
かつ、導電性ボールを金属パターン上に載置するための工程が省かれて、工程が容易になると共に、導電性ボールと金属パターン間の接着信頼性を向上し得るという効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体チップパッケージを示した縦断面図である。
【図２】本発明の第２実施形態に係る半導体チップパッケージを示した縦断面図である。
【図３】本発明の第１実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＶｂ−ＩＶｂ線断面図である。
【図４】本発明の第１実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＶｄ−ＩＶｄ線断面図である。
【図５】本発明の第１実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＶｆ−ＩＶｆ線断面図である。
【図６】本発明の第１実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＶｈ−ＩＶｈ線断面図である。
【図７】本発明の第１実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＶｊ−ＩＶｊ線断面図である。
【図８】本発明の第２実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＶｂ−Ｖｂ線断面図である。
【図９】本発明の第２実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＶｄ−Ｖｄ線断面図である。
【図１０】本発明の第２実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＶｆ−Ｖｆ線断面図である。
【図１１】本発明の第２実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＶｈ−Ｖｈ線断面図である。
【図１２】本発明の第２実施形態に係る半導体チップパッケージの製造方法を示した工程図で、（Ａ）は平面図、（Ｂ）は（Ａ）のＶｊ−Ｖｊ線断面図である。
【図１３】従来の半導体チップパッケージを示した縦断面図である。
【符号の説明】
２１，３１：パッド
２７，３７：導電性ボール
２０，３０：半導体チップ
２２，３２：低弾性係数材料層
２３，３３：金属パターン
２３ａ，３３ａ：部位
２４，３４：高弾性係数材料層
２６，３６：金属薄膜
３５：ソルダーレジスト膜
【図１】
0004476381.tif 000002
【図２】
0004476381.tif 000003
【図３】
0004476381.tif 000004
【図４】
0004476381.tif 000005
【図５】
0004476381.tif 000006
【図６】
0004476381.tif 000007
【図７】
0004476381.tif 000008
【図８】
0004476381.tif 000009
【図９】
0004476381.tif 000010
【図１０】
0004476381.tif 000011
【図１１】
0004476381.tif 000012
【図１２】
0004476381.tif 000013
【図１３】
0004476381.tif 000014