(57)【特許請求の範囲】
【請求項１】
被写体をＮ倍速（Ｎは２以上の整数）で撮像して動画像の映像信号を生成する撮像手段と、
前記Ｎ倍速映像信号を記憶するメモリと、
前記撮像手段から出力された映像信号のＮ×２フィールドを１組として前記メモリへ記憶させるメモリアクセス手段と、
前記メモリに記憶されている、１組Ｎ×２フィールドのうち前半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力し、および、前記１組Ｎ×２フィールドのうち後半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、
前記並べ替え手段から出力される時間を揃えたＮフィールドのＮ倍速映像信号を送信する第１の伝送手段と、
を含む撮像装置と、
前記撮像装置からの前記時間を揃えたＮフィールドのＮ倍速映像信号を受信する第２の伝送手段と、
前記第２の伝送手段が受信した前記時間を揃えたＮフィールドのＮ倍速映像信号を各フィールドに分離する分離手段と、
前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、
前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、
前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、
を含み、前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する信号処理装置と、
を有する映像信号伝送システム。
【請求項２】
被写体をＮ倍速（Ｎは２以上の整数）で撮像して動画像のＮ倍速映像信号を生成する撮像手段と、
前記Ｎ倍速映像信号を記憶するメモリと、
前記撮像手段から出力されたＮ倍速映像信号のＮフレームを１組として前記メモリへ記憶させるメモリアクセス手段と、
前記メモリに記憶されている１組ＮフレームのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、
前記並べ替え手段から出力される時間を揃えたＮフレームのＮ倍速映像信号を送信する第１の伝送手段と、
を含む撮像装置と、
前記撮像装置からの前記時間を揃えたＮフレームのＮ倍速映像信号を受信する第２の伝送手段と、
前記第２の伝送手段が受信した前記時間を揃えたＮフレームのＮ倍速映像信号をフレーム毎に分離する分離手段と、
前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、
前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、
前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、
を含み、前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する信号処理装置と、
を有する映像信号伝送システム。
【請求項３】
信号処理装置に撮像信号を送信する撮像装置であって、
被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像のＮ倍速映像信号を生成する撮像手段と、
前記Ｎ倍速映像信号を記憶する第１のメモリと、
前記撮像手段から出力されたＮ倍速映像信号のＮ×２フィールドを１組として前記第１のメモリへ記憶させるメモリアクセス手段と、
前記第１のメモリに記憶されている、１組Ｎ×２フィールドのうち前半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力し、および、前記１組２×Ｎフィールドのうち後半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、
前記並べ替え手段から出力される前記時間を揃えたＮフィールドのＮ倍速映像信号を前記信号処理装置に送信する伝送手段と、
前記信号処理装置により画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた前記ＮフィールドのＮ倍速の映像信号または／および前記ＮフィールドのＮ倍速映像信号を加算した後に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた標準速の映像信号を、前記信号処理装置から前記伝送手段を介して入力して記憶する第２のメモリと、
前記第２のメモリに記憶されている前記映像信号に応じた画像を表示するディスプレイと、
を有する撮像装置。
【請求項４】
信号処理装置に撮像信号を送信する撮像装置であって、
被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像のＮ倍速映像信号を生成する撮像手段と、
前記Ｎ倍速映像信号を記憶する第１のメモリと、
前記撮像手段から出力されたＮ倍速映像信号のＮフレームを１組として前記第１のメモリへ記憶させるメモリアクセス手段と、
前記第１のメモリに記憶されている、１組ＮフレームのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、
前記並べ替え手段から出力される前記時間を揃えたＮフレームのＮ倍速映像信号を前記信号処理装置へ送信する伝送手段と、
前記信号処理装置により画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた前記ＮフレームのＮ倍速の映像信号または／および前記ＮフレームのＮ倍速映像信号を加算した後に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた標準速の映像信号を、前記信号処理装置から前記伝送手段を介して入力して記憶する第２のメモリと、
前記第２のメモリに記憶されている前記映像信号に応じた画像を表示するディスプレイと、
を有する撮像装置。
【請求項５】
被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像の２×Ｎフィールドを１組としてＮ倍速映像信号を生成する撮像装置から時間を揃えて並列に送信されたＮフィールドのＮ倍速映像信号を受信して所定の処理を行う信号処理装置であって、
前記撮像装置から送信された時間を揃えたＮフィールドのＮ倍速映像信号を受信する伝送手段と、
前記受信した時間を揃えたＮフィールドのＮ倍速映像信号を入力して当該各フィールドのＮ倍速映像信号に、画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、
前記伝送手段が受信した前記時間を揃えたＮフィールドのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、
前記加算手段により生成された標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、
を有し、
前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する
信号処理装置。
【請求項６】
被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像してＮフレームを１組としてＮ倍速映像信号を生成する撮像装置から時間を揃えて並列に送信されたＮフレームのＮ倍速映像信号を受信して所定の処理を行う信号処理装置であって、
前記撮像装置から送信された時間を揃えたＮフレームのＮ倍速映像信号を受信する伝送手段と、
前記伝送手段が受信した前記時間を揃えたＮフレームのＮ倍速映像信号を入力して当該各フレームのＮ倍速映像信号に、画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、
前記受信した時間を揃えたＮフレームのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、
前記加算手段により生成された標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、
を有し、
前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する
信号処理装置。
【請求項７】
撮像装置の撮像結果を、複数の信号処理手段を備えた信号処理装置に送信して処理を行う映像信号伝送方法であって、
前記撮像装置の撮像手段が、被写体をＮ倍速（Ｎは２以上の整数）で撮像して動画像のＮ倍速映像信号を生成する工程と、
前記撮像措置のメモリが、前記Ｎ倍速映像信号を記憶する工程と、
前記撮像装置のメモリアクセス手段が、前記撮像手段から出力された映像信号のＮ×２フィールドを１組として前記メモリへ記憶させる工程と、
前記撮像装置の並べ替え手段が、前記メモリに記憶されている、１組Ｎ×２フィールドのうち前半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力し、および、前記１組Ｎ×２フィールドのうち後半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力する工程と、
前記撮像装置の第１の伝送手段が、前記並べ替え手段から出力される時間を揃えたＮフィールドのＮ倍速映像信号を送信する工程と、
前記信号処理装置の第２の伝送手段が、前記撮像装置からの前記時間を揃えたＮフィールドのＮ倍速映像信号を受信する工程と、
前記信号処理装置の分離手段が、前記第２の伝送手段が受信した前記時間を揃えたＮフィールドのＮ倍速映像信号を各フィールドに分離する工程と、
前記信号処理装置のＮ個の第１の信号処理手段が、前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、
前記信号処理装置の加算手段が、前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を加算して標準速の映像信号を生成する工程と、
前記信号処理装置の第２の信号処理手段が、前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、
前記信号処理装置が、前記第１の信号処理手段および前記第２の信号処理手段により処理した各映像信号を出力する工程と、
を有する映像信号処理方法。
【請求項８】
撮像装置の撮像結果を、複数の信号処理手段を備えた信号処理装置に送信して処理を行う映像信号伝送方法であって、
前記撮像装置の撮像手段が、被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像のＮ倍速映像信号を生成する工程と、
前記撮像装置のメモリが、前記Ｎ倍速映像信号を記憶する工程と、
前記撮像装置のメモリアクセス手段が、前記撮像手段から出力されたＮ倍速映像信号のＮフレームを１組として前記メモリへ記憶させる工程と、
前記撮像装置の並べ替え手段が、前記メモリに記憶されている１組ＮフレームのＮ倍速映像信号を時間を揃えて並列に出力する工程と、
前記撮像装置の第１の伝送手段が、前記並べ替え手段から出力される時間を揃えたＮフレームのＮ倍速映像信号を送信する工程と、
前記信号処理装置の第２の伝送手段が、前記撮像装置からの前記時間を揃えたＮフレームのＮ倍速映像信号を受信する工程と、
前記信号処理装置の分離手段が、前記第２の伝送手段が受信した前記時間を揃えたＮフレームのＮ倍速映像信号をフレーム毎に分離する工程と、
前記信号処理装置のＮ個の第１の信号処理手段が、前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、
前記信号処理装置の加算手段が、前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を加算して標準速の映像信号を生成する工程と、
前記信号処理装置の第２の信号処理手段が、前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、
前記信号処理装置が、前記第１の信号処理手段および前記第２の信号処理手段により処理した各映像信号を出力する工程と、
を有する映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、ビデオカメラで撮像された映像信号を後段の信号処理系に伝送する映像信号伝送システム、それに用いられる撮像装置、信号処理装置および映像信号伝送方法に関する。
【背景技術】
【０００２】
例えば、撮像装置において高解像度で高速度撮像を行い、その映像信号を撮像装置から信号処理装置に伝送する映像信号伝送システムがある。
このような映像信号伝送システムでは、信号処理装置が何倍速の映像信号を出力するかに応じて、その倍速の映像信号を撮像装置から信号処理装置に送信するように制御している。
また、撮像装置において、映像信号に対してゲインコントロール処理およびオートアイリス用レベル検出処理などのフィードバック処理、Knee処理、並びにガンマ補正処理などを行っている。
また、信号処理装置において、上記高速撮像の映像信号のカラーコレクション処理などをシリアルに行っている。
【０００３】
【特許文献１】特開２０００−１８８７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の映像信号伝送システムでは、信号処理装置が出力する映像信号の倍速に応じて、撮像装置から信号処理装置に送信する映像信号の倍速を制御するため、撮像装置の処理量が多く、小型化が困難であると共に、消費電力が大きいという問題がある。
また、信号処理装置において、上記高速度撮像によって得られた複数の映像信号を加算して標準速の映像信号を生成するが、その場合に、撮像装置において、図９（Ａ）に示す映像信号がガンマ処理やKnee処理によって図９（Ｂ）に示すように変形しているため、これらを合成して標準速の映像信号を生成すると、図９（Ｃ）に示すように、標準速の映像信号に不自然なエッジや諧調が生じ、画質が低くなるという問題がある。
【０００５】
本発明は上述した従来技術の問題点を解決するためになされ、撮像装置で生成した映像信号を信号処理装置に伝送する場合に、撮像装置の処理量を削減できる映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法を提供することを目的とする。
また、本発明は、上記信号処理装置が出力する映像信号の画質低下を抑制できる映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した従来技術の問題点を解決し、上述した目的を達成するため、第１の観点の発明の映像信号伝送システムは、被写体をＮ倍速（Ｎは２以上の整数）で撮像して動画像の映像信号を生成する撮像手段と、前記Ｎ倍速映像信号を記憶するメモリと、前記撮像手段から出力された映像信号のＮ×２フィールドを１組として前記メモリへ記憶させるメモリアクセス手段と、前記メモリに記憶されている、１組Ｎ×２フィールドのうち前半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力し、および、前記１組Ｎ×２フィールドのうち後半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、前記並べ替え手段から出力される時間を揃えたＮフィールドのＮ倍速映像信号を送信する第１の伝送手段と、を含む撮像装置と、前記撮像装置からの前記時間を揃えたＮフィールドのＮ倍速映像信号を受信する第２の伝送手段と、前記第２の伝送手段が受信した前記時間を揃えたＮフィールドのＮ倍速映像信号を各フィールドに分離する分離手段と、前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、を含み、前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する信号処理装置と、を有する。
また、被写体をＮ倍速（Ｎは２以上の整数）で撮像して動画像のＮ倍速映像信号を生成する撮像手段と、前記Ｎ倍速映像信号を記憶するメモリと、前記撮像手段から出力されたＮ倍速映像信号のＮフレームを１組として前記メモリへ記憶させるメモリアクセス手段と、前記メモリに記憶されている１組ＮフレームのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、前記並べ替え手段から出力される時間を揃えたＮフレームのＮ倍速映像信号を送信する第１の伝送手段と、を含む撮像装置と、前記撮像装置からの前記時間を揃えたＮフレームのＮ倍速映像信号を受信する第２の伝送手段と、前記第２の伝送手段が受信した前記時間を揃えたＮフレームのＮ倍速映像信号をフレーム毎に分離する分離手段と、前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、を含み、前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する信号処理装置と、を有する。
【０００７】
第２の観点の発明の撮像装置は、信号処理装置に撮像信号を送信する撮像装置であって、被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像のＮ倍速映像信号を生成する撮像手段と、前記Ｎ倍速映像信号を記憶する第１のメモリと、前記撮像手段から出力されたＮ倍速映像信号のＮ×２フィールドを１組として前記第１のメモリへ記憶させるメモリアクセス手段と、前記第１のメモリに記憶されている、１組Ｎ×２フィールドのうち前半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力し、および、前記１組２×Ｎフィールドのうち後半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、前記並べ替え手段から出力される前記時間を揃えたＮフィールドのＮ倍速映像信号を前記信号処理装置に送信する伝送手段と、前記信号処理装置により画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた前記ＮフィールドのＮ倍速の映像信号または／および前記ＮフィールドのＮ倍速映像信号を加算した後に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた標準速の映像信号を、前記信号処理装置から前記伝送手段を介して入力して記憶する第２のメモリと、前記第２のメモリに記憶されている前記映像信号に応じた画像を表示するディスプレイと、を有する。
また、被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像のＮ倍速映像信号を生成する撮像手段と、前記Ｎ倍速映像信号を記憶する第１のメモリと、前記撮像手段から出力されたＮ倍速映像信号のＮフレームを１組として前記第１のメモリへ記憶させるメモリアクセス手段と、前記第１のメモリに記憶されている、１組ＮフレームのＮ倍速映像信号を時間を揃えて並列に出力する並べ替え手段と、前記並べ替え手段から出力される前記時間を揃えたＮフレームのＮ倍速映像信号を前記信号処理装置へ送信する伝送手段と、前記信号処理装置により画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた前記ＮフレームのＮ倍速の映像信号または／および前記ＮフレームのＮ倍速映像信号を加算した後に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理が行われた標準速の映像信号を、前記信号処理装置から前記伝送手段を介して入力して記憶する第２のメモリと、前記第２のメモリに記憶されている前記映像信号に応じた画像を表示するディスプレイと、を有する。
【０００８】
第３の観点の発明の信号処理装置は、被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像の２×Ｎフィールドを１組としてＮ倍速映像信号を生成する撮像装置から時間を揃えて並列に送信されたＮフィールドのＮ倍速映像信号を受信して所定の処理を行う信号処理装置であって、前記撮像装置から送信された時間を揃えたＮフィールドのＮ倍速映像信号を受信する伝送手段と、前記受信した時間を揃えたＮフィールドのＮ倍速映像信号を入力して当該各フィールドのＮ倍速映像信号に、画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、前記伝送手段が受信した前記時間を揃えたＮフィールドのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、前記加算手段により生成された標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、を有し、前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する。
また、被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像してＮフレームを１組としてＮ倍速映像信号を生成する撮像装置から時間を揃えて並列に送信されたＮフレームのＮ倍速映像信号を受信して所定の処理を行う信号処理装置であって、前記撮像装置から送信された時間を揃えたＮフレームのＮ倍速映像信号を受信する伝送手段と、前記伝送手段が受信した前記時間を揃えたＮフレームのＮ倍速映像信号を入力して当該各フレームのＮ倍速映像信号に、画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行うＮ個の第１の信号処理手段と、
前記受信した時間を揃えたＮフレームのＮ倍速映像信号を加算して標準速の映像信号を生成する加算手段と、前記加算手段により生成された標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う第２の信号処理手段と、
を有し、前記各第１の信号処理手段および第２の信号処理手段により処理した各映像信号を出力する。
【０００９】
第４の観点の発明の映像信号伝送方法は、撮像装置の撮像結果を、複数の信号処理手段を備えた信号処理装置に送信して処理を行う映像信号伝送方法であって、前記撮像装置の撮像手段が、被写体をＮ倍速（Ｎは２以上の整数）で撮像して動画像のＮ倍速映像信号を生成する工程と、前記撮像措置のメモリが、前記Ｎ倍速映像信号を記憶する工程と、前記撮像装置のメモリアクセス手段が、前記撮像手段から出力された映像信号のＮ×２フィールドを１組として前記メモリへ記憶させる工程と、前記撮像装置の並べ替え手段が、前記メモリに記憶されている、１組Ｎ×２フィールドのうち前半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力し、および、前記１組Ｎ×２フィールドのうち後半ＮフィールドのＮ倍速映像信号を時間を揃えて並列に出力する工程と、前記撮像装置の第１の伝送手段が、前記並べ替え手段から出力される時間を揃えたＮフィールドのＮ倍速映像信号を送信する工程と、前記信号処理装置の第２の伝送手段が、前記撮像装置からの前記時間を揃えたＮフィールドのＮ倍速映像信号を受信する工程と、前記信号処理装置の分離手段が、前記第２の伝送手段が受信した前記時間を揃えたＮフィールドのＮ倍速映像信号を各フィールドに分離する工程と、前記信号処理装置のＮ個の第１の信号処理手段が、前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、前記信号処理装置の加算手段が、前記分離手段から出力される前記ＮフィールドのＮ倍速映像信号を加算して標準速の映像信号を生成する工程と、前記信号処理装置の第２の信号処理手段が、前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、前記信号処理装置が、前記第１の信号処理手段および前記第２の信号処理手段により処理した各映像信号を出力する工程と、を有する。
また、撮像装置の撮像結果を、複数の信号処理手段を備えた信号処理装置に送信して処理を行う映像信号伝送方法であって、前記撮像装置の撮像手段が、被写体をＮ倍速（Ｎは２以上の整数）の撮像速度で撮像して動画像のＮ倍速映像信号を生成する工程と、前記撮像装置のメモリが、前記Ｎ倍速映像信号を記憶する工程と、前記撮像装置のメモリアクセス手段が、前記撮像手段から出力されたＮ倍速映像信号のＮフレームを１組として前記メモリへ記憶させる工程と、前記撮像装置の並べ替え手段が、前記メモリに記憶されている１組ＮフレームのＮ倍速映像信号を時間を揃えて並列に出力する工程と、前記撮像装置の第１の伝送手段が、前記並べ替え手段から出力される時間を揃えたＮフレームのＮ倍速映像信号を送信する工程と、前記信号処理装置の第２の伝送手段が、前記撮像装置からの前記時間を揃えたＮフレームのＮ倍速映像信号を受信する工程と、前記信号処理装置の分離手段が、前記第２の伝送手段が受信した前記時間を揃えたＮフレームのＮ倍速映像信号をフレーム毎に分離する工程と、前記信号処理装置のＮ個の第１の信号処理手段が、前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を各々入力して画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、前記信号処理装置の加算手段が、前記分離手段から出力される前記ＮフレームのＮ倍速映像信号を加算して標準速の映像信号を生成する工程と、前記信号処理装置の第２の信号処理手段が、前記加算手段から出力される標準速の映像信号に画質向上処理、データ圧縮処理、または、データ伸長処理のいずれかの処理を行う工程と、前記信号処理装置が、前記第１の信号処理手段および前記第２の信号処理手段により処理した各映像信号を出力する工程と、を有する。
【発明の効果】
【００１０】
本発明によれば、撮像装置で生成した映像信号を信号処理装置に伝送する場合に、撮像装置の処理量を削減できる映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法を提供することができる。
また、本発明は、上記信号処理装置が出力する映像信号の画質低下を抑制できる映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係わるカメラシステムについて説明する。
＜第１実施形態＞
先ず、本実施形態の構成要素と、本発明の構成要素との対応関係を説明する。
ビデオカメラ１０が本発明の撮像装置の一例であり、カメラコントロールユニット１２が本発明の信号処理装置の一例である。
また、本実施形態のフィールドあるいはフレームが本発明のピクチャデータの一例である。
また、本実施形態の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３が、本発明の複数系統の映像信号の一例である。
また、本実施形態の信号処理回路４３＿１，４３＿２，４３＿３が、本発明の複数の信号処理回路の一例である。
また、バッファメモリ３２が本発明のメモリの一例であり、ビュー・ファインダ３３が本発明のディスプレイの一例であり、信号処理回路３４が本発明の信号処理手段の一例である。
また、前処理回路４２が本発明の分離手段の一例であり、加算回路７１が本発明の加算回路の一例である。
【００１２】
図１は、本実施形態のカメラシステム１の全体構成図である。
図１に示すように、カメラシステム１は、例えば、ビデオカメラ１０、カメラコントロールユニット１２およびＶＴＲまたはスイッチャー（以下、まとめて「ＶＴＲ／スイッチャー」と記載する）１４を有する。
ビデオカメラ１０は、撮像結果に応じた映像信号を生成し、光ファイバー１６を介してカメラコントロールユニット１２に出力する。
カメラコントロールユニット１２は、ビデオカメラ１０から入力した映像信号を処理してＳＭＰＴＥに準拠したＳＤＩ（シリアル・デジタル・インターフェース）方式の映像信号を生成し、これをケーブル１８を介してＶＴＲ／スイッチャー１４に出力する。
ＶＴＲ／スイッチャー１４は、カメラコントロールユニット１２から入力した映像信号を記録または送出する。
【００１３】
光ファイバーケーブル（以下、単に「光ファイバー」と記載する）１６は、例えば、送信用と受信用との光ファイバーと、電源ライン用および制御用のメタケーブルとを組み合わせた複合光ファイバーケーブルである。
【００１４】
カメラシステム１では、例えば、ビデオカメラ１０がスタジオに配置され、カメラコントロールユニット１２およびＶＴＲ／スイッチャー１４が副調整室に配置される。
これにより、スタジオのビデオカメラ１０で番組を収録すると、この映像信号および音声信号が光ファイバー１６を介して、副調整室のカメラコントロールユニット１２に出力される。
そして、カメラコントロールユニット１２から処理後の映像信号および音声信号が、ケーブル１８を介してＶＴＲ／スイッチャー１４に出力される。
そして、ＶＴＲ／スイッチャー１４が、映像信号および音声信号の記録、編集あるいは送出などの信号処理を行う。
【００１５】
以下、ビデオカメラ１０およびカメラコントロールユニット１２について詳細に説明する。
図２は、ビデオカメラ１０およびカメラコントロールユニット１２の構成図である。
［ビデオカメラ１０］
ビデオカメラ１０は、図２に示すように、例えば、撮像素子３１、バッファメモリ３２、ビュー・ファインダ３３、信号処理回路３４および伝送回路３５を有する。
【００１６】
撮像素子３１は、例えば、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)やＣＣＤ(Charge-Coupled Devices)などの撮像素子であり、撮像結果に応じた映像信号Ｓ３１を信号処理回路３４に出力する。
撮像素子３１は、例えば、標準の３倍速で高速撮像を行ってインタレース形式の映像信号Ｓ３１を生成する。
なお、撮像素子３１への光の結像は絞り機構によって調整される。また、撮像素子３１の撮像結果はゲインコントロールされた後に映像信号Ｓ３１として出力される。
【００１７】
バッファメモリ３２は、信号処理回路３４において信号処理された映像信号を記憶する。
ビュー・ファインダ３３は、信号処理回路３４の制御に従って、バッファメモリ３２に記憶された映像信号Ｓ３１を読み出して表示する。
【００１８】
図３は、図２に示す信号処理回路３４の構成図である。
図３に示すように、信号処理回路３４は、例えば、Ａ／Ｄ変換回路６１、信号処理回路６２、メモリアクセス回路６３および並べ替え回路６４を有する。
Ａ／Ｄ変換回路６１は、撮像素子３１から入力したアナログの映像信号Ｓ３１をＡ／Ｄ変換してデジタルの映像信号を生成し、これを信号処理回路６２に出力する。
信号処理回路６２は、Ａ／Ｄ変換回路６１から入力したデジタルの映像信号に対して、フィードバック制御に関係する信号処理を施して映像信号Ｓ３４ａを生成し、これをメモリアクセス回路６３に出力する。メモリアクセス回路６３は、映像信号Ｓ３４ａをバッファメモリ３２に書き込む。
本実施形態において、上記フィールドバック制御に関係する信号処理は、例えば、ゲインコントロール処理およびオートアイリス用レベル検出処理などである。
【００１９】
メモリアクセス回路６３は、信号処理回路６２から入力した映像信号Ｓ３４ａをバッファメモリ３２に書き込む。
また、メモリアクセス回路６３は、バッファメモリ３２から映像信号Ｓ３４ａのうち、連続した３フィールド毎に１つのフィールドを読み出してビュー・ファインダ３３に出力する。
【００２０】
並べ替え回路６４は、メモリアクセス回路６３がバッファメモリ３２から読み出した映像信号Ｓ３４ａを入力する。映像信号Ｓ３１がインタレース形式である場合には、映像信号Ｓ３４ａを、図４に示すように、６フィールドを１組として、６フィールドのうち前半の３フィールド１Ｔ，１Ｂ，２Ｔの時間が揃うように並べ替えて（並列に）、映像信号Ｓ３４として伝送回路３５に出力する。
図４において、Ｔはトップフィールドを示し、Ｂはボトムフィールドを示している。
また、並べ替え回路６４は、図４に示すように、上記前半の３フィールド１Ｔ，１Ｂ，２Ｔに続いて、上記６フィールドのうち後半の３フィールド２Ｂ，３Ｔ，３Ｂの時間が揃うように並べ替えて（並列に）、映像信号Ｓ３４として伝送回路３５に出力する。
すなわち、並べ替え回路６４は、図４（Ｂ）に示すように、３系統の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３で構成される映像信号Ｓ３４を生成する。
カメラシステム１では、ビデオカメラ１０の信号処理回路３４において、図４を用いて説明したように６フィールドを１組としてフィールドを並べ替えることで、後段のカメラコントロールユニット１２において、３倍速撮像されたフィールドを加算して標準速の画像を表示する処理を単純な加算回路で実現可能になる。
【００２１】
伝送回路３５は、並べ替え回路６４から入力した映像信号Ｓ３４を、並列あるいは時分割で、光ファイバー１６を介してカメラコントロールユニット１２に送信する。
例えば、伝送回路３５は、Ｒ，Ｇ，Ｂそれぞれ１２ビットの信号をシリアル信号にマッピングした１本の１０．６９２ＧＨｚの映像信号Ｓ３４を光ファイバー１６に送出する。
また、伝送回路３５は、３倍速伝送の場合に、映像信号Ｓ３４を、６本の１．４８５ＧＨｚのシリアルＳＤＩ信号としてＢＮＣケーブルを用いてカメラコントロールユニット１２に送信してもよい。なお、これらは３倍速は例示であり、本実施形態は、３倍以外の高速伝送（Ｎ倍速伝送）にも適用可能である。
【００２２】
上述したように、ビデオカメラ１０は、カメラコントロールユニット１２が出力する映像信号Ｓ１２の倍速とは無関係に図４に示す形式の映像信号Ｓ３４をカメラコントロールユニット１２に送信する。
また、カメラシステム１においては、上述したように、フィードバック制御に関係する信号処理を映像信号に施すが、Knee処理やガンマ補正処理などの所定の画質向上、圧縮処理などの信号処理は行わない。
これにより、ビデオカメラ１０の処理負担を従来に比べて軽減できる。
【００２３】
［カメラコントロールユニット１２］
カメラコントロールユニット１２は、図２に示すように、伝送回路４１、前処理回路４２、信号処理回路４３＿１，４３＿２，４３＿３，４５、並びにフォーマット変換回路４７を有する。
伝送回路４１は、光ファイバー１６を介してビデオカメラ１０から受信した映像信号Ｓ３４を伝送回路３５とは逆のフォーマット変換を行って前処理回路４２に出力する。
【００２４】
図５は、図２に示す前処理回路４２の構成図である。
前処理回路４２は、図５に示すように、伝送回路４１から入力した映像信号Ｓ３４を構成する映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３をそれぞれ信号処理回路４３＿１，４３＿２，４３＿３に出力する。
また、前処理回路４２は、図５に示すように、加算回路７１を備えている。
加算回路７１は、伝送回路４１から入力した映像信号Ｓ３４を構成する映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を加算して標準速映像信号Ｓ４２を生成し、これを信号処理回路４５に出力する。
本実施形態では、映像信号Ｓ３４は図４（Ｂ）に示すように３系統の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を並列に格納した構成になっているため、加算回路７１による加算の前に大量の映像信号を記憶するメモリを備える必要がない。
【００２５】
信号処理回路４３＿１，４３＿２，４３＿３は、それぞれ映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３に、所定の画質向上、圧縮処理などの信号処理を施して、それぞれ映像信号Ｓ４３＿１，Ｓ４３＿２，Ｓ４３＿３を生成し、これを映像信号Ｓ１２として図１に示すＶＴＲ／スイッチャー１４に出力する。
信号処理回路４３＿１，４３＿２，４３＿３が行う上記信号処理は、例えば、Knee処理（画素データの多ビットを圧縮し、色処理時の負担を軽減する処理）、ガンマ補正機能（色彩を鮮やかに出すため、入力値を理想の出力値に近づける処理）やディテール処理などである。
また、信号処理回路４３＿１，４３＿２，４３＿３は、例えば、ＶＴＲ／スイッチャー１４に記憶された映像信号を読み出して再生する場合には、当該読み出した圧縮された映像信号を伸長する処理を行う。伸長処理された映像信号は、伝送回路４１を介してビデオカメラ１０に出力される。
【００２６】
信号処理回路４５は、前処理回路４２から入力した標準速映像信号Ｓ４２に所定の画質向上、圧縮処理などの信号処理を施して映像信号Ｓ４５を生成し、これを映像信号Ｓ１２として図１に示すＶＴＲ／スイッチャー１４に出力する。
【００２７】
フォーマット変換回路４７は、信号処理回路４５から映像信号Ｓ４５を入力し、これを所定のフォーマットの映像信号Ｓ４７に変換して、映像信号Ｓ１２として図１に示すＶＴＲ／スイッチャー１４に出力する。この変換は、例えばＨＤ(High Definition，高解像度)映像信号からＳＤ（Standard Definition，標準解像度）映像信号（ＮＴＳＣ方式など）へのダウンコンバート処理をする変換である。
【００２８】
［ＶＴＲ／スイッチャー１４］
ＶＴＲ／スイッチャー１４は、３倍速映像出力を行う場合には、図６（Ｂ）に示すように、信号処理回路４３＿１，４３＿２，４３＿３から入力した映像信号Ｓ４３＿１，Ｓ４３＿２，Ｓ４３＿３を切り換えて３倍速の映像信号Ｓ１４を出力する。
一方、スイッチ４８は、標準速映像出力を行う場合には、図６（Ｃ）に示すように、信号処理回路４５から入力した、映像信号Ｓ４３＿１，Ｓ４３＿２，Ｓ４３＿３を加算して得られた映像信号Ｓ４５を標準速の映像信号Ｓ１４として出力する。
このように、カメラコントロールユニット１２では、カメラコントロールユニット１２から入力した映像信号Ｓ１２の切り換え処理のみで３倍速あるいは標準速の映像信号Ｓ１４を出力できる。
また、ＶＴＲ／スイッチャー１４は、例えば、カメラコントロールユニット１２から入力した映像信号Ｓ１２をディスクなどの記録手段に書き込み、これを読み出し時に並べ替えて出力する機能も有する。
【００２９】
以下、本実施形態のカメラシステム１の動作例を説明する。
先ず、ビデオカメラ１０の撮像素子３１が、撮像対象の撮像結果に応じた動画像の映像信号Ｓ３１を生成する。
次に、図３に示す信号処理回路３４のＡ／Ｄ変換回路６１が、映像信号Ｓ３１をデジタル形式に変換して処理した映像信号Ｓ３１ａを、メモリアクセス回路６３を介してバッファメモリ３２に書き込む。
次に、並べ替え回路６４が、メモリアクセス回路６３を介して、バッファメモリ３２から読み出した映像信号Ｓ３４ａを入力し、映像信号Ｓ３１がインタレース形式で有る場合には、映像信号Ｓ３４ａを、図４に示すように、６フィールドを１組として、６フィールドのうち前半の３フィールド１Ｔ，１Ｂ，２Ｔの時間を揃うように並べ替えて（並列に）、３系統の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３で構成される映像信号Ｓ３４として伝送回路３５に出力する。
伝送回路３５は、並べ替え回路６４から入力した映像信号Ｓ３４を、並列あるいは時分割で、光ファイバー１６を介してカメラコントロールユニット１２に送信する。
【００３０】
カメラコントロールユニット１２の伝送回路４１は、光ファイバー１６を介してビデオカメラ１０から受信した映像信号Ｓ３４を伝送回路３５とは逆のフォーマット変換を行って前処理回路４２に出力する。
【００３１】
次に、カメラコントロールユニット１２の前処理回路４２は、図５に示すように、伝送回路４１から入力した映像信号Ｓ３４を構成する映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３をそれぞれ信号処理回路４３＿１，４３＿２，４３＿３に出力する。
また、加算回路７１は、伝送回路４１から入力した映像信号Ｓ３４を構成する映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を加算して標準速映像信号Ｓ４２を生成し、これを信号処理回路４５に出力する。
【００３２】
そして、信号処理回路４３＿１，４３＿２，４３＿３は、それぞれ映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３に、所定の画質向上、圧縮処理などの信号処理を施して、それぞれ映像信号Ｓ４３＿１，Ｓ４３＿２，Ｓ４３＿３を生成して、映像信号Ｓ１２としてＶＴＲ／スイッチャー１４に出力する。
それと並行して、信号処理回路４５は、前処理回路４２から入力した標準速映像信号Ｓ４２に所定の画質向上、圧縮処理などの信号処理を施して映像信号Ｓ４５を生成し、これを映像信号Ｓ１２としてＶＴＲ／スイッチャー１４に出力する。
【００３３】
次に、ＶＴＲ／スイッチャー１４は、３倍速映像出力を行う場合には、図６（Ｂ）に示すように、信号処理回路４３＿１，４３＿２，４３＿３から入力した映像信号Ｓ４３＿１，Ｓ４３＿２，Ｓ４３＿３を切り換えて３倍速の映像信号Ｓ１４を出力する。
一方、ＶＴＲ／スイッチャー１４は、標準速映像出力を行う場合には、図６（Ｃ）に示すように、信号処理回路４５から入力した、映像信号Ｓ４３＿１，Ｓ４３＿２，Ｓ４３＿３を加算して得られた映像信号Ｓ４５を標準速の映像信号Ｓ１４として出力する。
【００３４】
以上説明したように、カメラシステム１では、図４に示すように、図３に示すビデオカメラ１０の並べ替え回路６４において、図４（Ａ）に示す３倍速撮像した映像信号Ｓ３１から、３系統の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を生成し、これらのタイミングを合わせてカメラコントロールユニット１２に送信する。
そして、カメラコントロールユニット１２では、ビデオカメラ１０から受信した映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を、図２に示す信号処理回路４３＿１，４３＿２，４３＿３で並列処理する。
これにより、カメラコントロールユニット１２において、３倍速撮像した映像信号を短時間で処理できる。
【００３５】
また、カメラシステム１では、図３に示すビデオカメラ１０の信号処理路６２は、Ａ／Ｄ変換回路６１から入力したデジタルの映像信号に対して、ゲインコントロール処理およびオートアイリス用レベル検出処理などのフィードバック制御に関係する信号処理を施す。
また、カメラコントロールユニット１２の信号処理回路４３＿１，４３＿２，４３＿３において、それぞれ映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３に、Knee処理やガンマ補正処理などの所定の画質向上、圧縮処理などの信号処理を施す。
これにより、例えば、図５に示す前処理回路４２の加算回路７１において、３系統の映像信号を加算して標準速の映像信号を生成する場合に、図７（Ｂ），（Ｃ）に示すように、画像処理を経ていない状態で加算ができ、図９を用いて説明したような画質低下を回避できる。
また、カメラシステム１では、画質向上のための画像処理をビデオカメラ１０ではなくカメラコントロールユニット１２で行うことで、ビデオカメラ１０の処理量および消費電力を削減できる。当該効果は、映像信号としてＳＤよりデータ量が数倍大きいＨＤ画像を用いる場合には特に顕著である。
【００３６】
カメラシステム１では、ビデオカメラ１０において、撮像素子３１で生成したピクチャデータをバッファメモリ３２に一時的に記憶した後に読み出してビュー・ファインダ３３に画像を表示させる。そのため、ビデオカメラ１０とカメラコントロールユニット１２との間の通信が確立されていない状態でもビュー・ファインダ３３に撮像画像を表示できる。これにより、システムのセットアップの効率化ができる。
また、ビュー・ファインダ３３には、殆ど遅延のない画像を表示でき、高速で移動する対象の画像を追従して表示できる。
【００３７】
カメラシステム１では、撮像素子３１の撮像速度を変えずに、ＶＴＲ／スイッチャー１４における映像信号Ｓ１４の倍速を変更できる。これより、撮像素子３１の動作制御が簡単になる。
【００３８】
カメラシステム１では、ビデオカメラ１０において３倍速撮像の映像信号Ｓ３１から３系統の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を生成してカメラコントロールユニット１２に送信する。そして、カメラコントロールユニット１２において、３倍速の３系統の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を信号処理回路４３＿１，４３＿２，４３＿３で並列に処理した後に、その結果を切り換えて出力することで３倍速の映像信号を出力する。
これにより、映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３においては常に３倍速で処理を行うことができ、回路構成を簡単且つ安価にできる。
また、カメラシステム１では、ビデオカメラ１０において、３倍速の映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を生成するため、カメラコントロールユニット１２は大規模なメモリを備える必要が無い。当該効果は、映像信号としてＳＤよりデータ量が数倍大きいＨＤ画像を用いる場合には特に顕著である。
【００３９】
また、カメラシステム１では、信号処理回路４３＿１，４３＿２，４３＿３として共通の信号処理回路が使えるので、撮像速度が３倍以上に増えても同一の信号処理回路を増やすだけで対応ができる。
【００４０】
また、カメラシステム１では、ビデオカメラ１０からカメラコントロールユニット１２に送信される映像信号は圧縮されていないため、高品質の映像を出力できる。
【００４１】
また、カメラシステム１では、信号処理回路４５によるカメラ信号処理の前で加算して標準速の映像信号を生成するため、標準速映像として高品位な映像を出力することができる。このように、標準速映像が高品質なので、高速撮像専用ではなく標準速撮像用カメラとしても使うことができる。
【００４２】
従来では、高速映像と標準速映像を同時に出力することができるので、これまで高速撮像用、標準速撮像用と２台必要だったシステムが１台で兼用することができる。
また、カメラシステム１では、リターンの系が複数あるので、カメラから取り出せる信号の種類が増え、システムとして柔軟な運用ができる。
また、ビュー・ファインダ３３に表示する信号処理を行った信号は加算した自然な動解像感をもつものと、シャッター効果のある高速映像のうちの１つから選択できるため、目的に応じて最適な映像をビュー・ファインダ３３に表示することができる。
また、ビュー・ファインダ３３に表示するためにカメラコントロールユニット１２からビデオカメラ１０に戻す映像信号は、信号処理をされたシャッター効果のある高速映像出力のうちの１系統か、加算された自然な動きの標準速映像を選択することができる。
これに加えて、独立したリターンの系がビデオカメラ１０まであるため、ビュー・ファインダ３３にはカメラコントロールユニット１２から戻されたカメラの映像を表示するのと同時に、カメラにつけられた出力端子から、ビュー・ファインダ３３に表示している映像信号以外の映像信号を取り出すこともできる。
【００４３】
＜第２実施形態＞
上述した第１実施形態では、撮像素子３１がインタレース形式の映像信号Ｓ３１を生成する場合を例示したが、本実施形態では、撮像素子３１ａが図８（Ａ）に示すように、プログレッシブ形式の映像信号Ｓ３１ａを生成する。
この場合には、並べ替え回路６４は、図８（Ｂ）に示すように、３フレームを１組として、連続するフレーム（例えば、図８に示す「１」，「２」，「３」）を異なる複数の映像信号Ｓ３４＿１ａ，Ｓ３４＿２ａ，Ｓ３４＿３ａに割り当てる。
このように、撮像素子３１がプログレッシブ形式の映像信号Ｓ３１aを生成する場合にも、第１実施形態の場合と同様の効果が得られる。
【００４４】
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
例えば、上述した実施形態では、本発明における「Ｎ」が「３」の場合を例示したが、２以上の場合であれば本発明は適用可能である。
また、上述した実施形態では、ビデオカメラ１０においてフィードバック処理のみを行う場合を例示したが、ガンマ補正やKnee処理などをビデオカメラ１０で行う場合においても、カメラコントロールユニット１２から出力する映像信号の倍速に応じて、ビデオカメラ１０の撮像処理を変更しないでよいため、ビデオカメラ１０を簡単な構成で実現できるという効果は得られる。
【図面の簡単な説明】
【００４５】
【図１】図１は、本発明の第１実施形態のカメラシステムの全体構成図である。
【図２】図２は、図１に示すビデオカメラおよびカメラコントロールユニットの構成を説明するための図である。
【図３】図３は、図２に示す信号処理回路３４の構成を説明するための図である。
【図４】図４は、図３に示す信号処理回路３４が伝送する映像信号を説明するための図である。
【図５】図５は、図２に示す前処理回路４２の構成を説明するための図である。
【図６】図６は、図２に示すカメラコントロールユニットのスイッチ（ＳＷ）の動作を説明するめの図である。
【図７】図７は、図１に示すカメラシステムの効果を説明するための図である。
【図８】図８は、本発明の第２実施形態のカメラシステムにおいて図２に示す信号処理回路３４ａが伝送する映像信号を説明するための図である。
【図９】図９は、従来のカメラシステムの問題点を説明するための図である。
【符号の説明】
【００４６】
１…カメラシステム、１０…ビデオカメラ、１２…カメラコントロールユニット、１４…ＶＴＲ／スイッチャー、１６…光ファイバー、１８…ケーブル、３１…撮像素子、３２…バッファメモリ、３３…ビュー・ファインダ、３４…信号処理回路、３５…伝送回路、４１…伝送回路、４２…前処理回路、４３＿１，４３＿２，４３＿３，４５…信号処理回路、４７…フォーマット変換回路、６１…Ａ／Ｄ変換回路、６２…信号処理回路、６３…メモリアクセス回路、６４…並べ替え回路、７１…加算回路
【図１】
0004475225.tif 000002
【図２】
0004475225.tif 000003
【図３】
0004475225.tif 000004
【図４】
0004475225.tif 000005
【図５】
0004475225.tif 000006
【図６】
0004475225.tif 000007
【図７】
0004475225.tif 000008
【図８】
0004475225.tif 000009
【図９】
0004475225.tif 000010