(57)【特許請求の範囲】
【請求項１】
光ディスク（１００）の少なくとも５つの隣接するデータトラックを同時に読み取る装置（１０’）であって、
光ビームを生成するレーザ光源（４１）と、該光ビームの経路に配置された格子（４２）と、少なくとも５つの検出器（４６ａ〜４６ｈ）とを備えたマルチビームピックアップアセンブリ（２７、４０）であって、該格子（４２）は、該光ビームを少なくとも５つの照明ビームに分割し、該少なくとも５つの照明ビームの各々は、該少なくとも５つの隣接するデータトラックのうちの対応するトラックから反射され、該反射ビームの各々は、該少なくとも５つの検出器（４６ａ〜４６ｈ）のうちの対応する検出器上にフォーカスされ、それによって該少なくとも５つの隣接するデータトラックに格納されたデータに対応する少なくとも５つのデータ信号を提供する、マルチビームピックアップアセンブリ（２７、４０）と、
該少なくとも５つのデータ信号のうちの１つに基づいて参照クロック信号を提供する回路機構と、
該少なくとも５つのデータ信号から少なくとも５つのデジタルデータ信号を復元する少なくとも５つのデータサンプラー回路（５３）と、
少なくとも５つのデータアライナ回路（５２、９０、１０１）であって、各データアライナ回路（５２、９０、１０１）は、該少なくとも５つのデータサンプラー回路（５３）のうちの対応するデータサンプラー回路を、該少なくとも５つのデータ信号のうちの対応するデータ信号の周波数および位相に同期させ、それによって、該少なくとも５つの隣接するデータトラックの線速度のばらつきに対処する、少なくとも５つのデータアライナ回路（５２、９０、１０１）と
を備え、
各データアライナ回路は、
該参照クロック信号に結合されたリングシフトレジスタ（７０）であって、複数のビットがロードされるように構成されたリングシフトレジスタ（７０）と、
該リングシフトレジスタ（７０）に結合されたマルチプレクサ（７１）およびセレクタ（７２）と
を含み、
該リングシフトレジスタ（７０）と該マルチプレクサ（７１）とは、該参照クロック信号からトラックデータクロック信号を生成するために用いられ、
該リングシフトレジスタ（７０）と該マルチプレクサ（７１）とは、該参照クロック信号の周波数を該リングシフトレジスタ（７０）におけるビット数で除算することにより、該トラックデータクロック信号を作成するように構成されており、
該トラックデータクロック信号は、該少なくとも５つのデータ信号のうちの対応する１つのデータ信号をサンプリングするのに適した位相および周波数を有している、装置（１０’）。
【請求項２】
前記少なくとも５つのデータアライナ回路（５２、９０、１０１）の各々は、デジタル位相ロックループを含む、請求項１に記載の装置（１０’）。
【請求項３】
前記少なくとも５つのデータ信号のうちの１つは、複数のパルスを含み、該複数のパルスの少なくとも１つは、固有のパルス幅を有し、
前記装置（１０’）は、
該複数のパルスの各々の幅を測定する測定回路機構（６１、６２）と、
期間を測定するタイミング回路機構（６６）と、
該測定回路機構（６１、６２）と該タイミング回路機構（６６）とに結合された識別回路機構（６３、６４、６５）であって、該期間中に該固有のパルス幅を有するパルスの発生を識別する識別回路機構（６３、６４、６５）と、
該固有のパルス幅を有する該パルスの該測定されたパルス幅から、前記参照クロック信号の所望の周波数を計算する計算回路機構（６７）と
をさらに備えている、請求項１に記載の装置（１０’）。
【請求項４】
前記少なくとも５つのデータアライナ回路（５２）の各々は、
前記参照クロック信号と前記少なくとも５つのデータ信号のうちの対応する１つとに結合された縁端検出器（８０）であって、該少なくとも５つのデータ信号のうちの対応する１つにおいて縁端を検出する縁端検出器（８０）と、
該参照クロック信号と前記トラックデータクロック信号と該縁端検出器（８０）とに結合された位相検出器（７３）であって、該トラックデータクロック信号と該少なくとも５つのデータ信号のうちの対応する１つにおける縁端との間のタイミング関係を決定する位相検出器（７３）と、
該位相検出器（７３）と前記セレクタ（７２）とに結合されたエラーアキュムレータ（７４）であって、該タイミング関係に応答して該トラックデータクロック信号を調節するように該セレクタ（７２）を制御するエラーアキュムレータ（７４）と
をさらに含む、請求項１に記載の装置（１０’）。
【請求項５】
各データアライナ回路は、
前記リングシフトレジスタと前記マルチプレクサとを含む回路機構（７０、７１）であって、該回路機構（７０、７１）は、トラックデータクロックパルスを生成し、連続するトラックデータクロックパルスは複数の間隔によって分離され、各間隔は、前記参照クロック信号の周期に関連する継続期間を有する、回路機構（７０、７１）と、
前記データ信号のうちの選択されたデータ信号における縁端と、対応する該トラックデータクロック信号における先行および後続パルスとの間のタイミング関係を決定する回路機構（７３、８０、９１）と、
前記セレクタを含む回路機構（７２、７４、７５）であって、該決定されたタイミング関係に応答して該トラックデータクロックの連続するパルス間の間隔の数を調節する回路機構（７２、７４、７５）と
を含む、請求項１に記載の装置（１０’）。
【請求項６】
調節する前記回路機構（７２、７４、７５）は、
前記決定されたタイミング関係を示す誤り信号を生成する回路機構（８４、８５、８６）と、
該誤り信号をフィルタリングする回路機構（８８ｂ、８７ｂ）と、
該フィルタリングされた誤り信号に応答して間隔の数を調節する前記セレクタ（７２）と
を含む、請求項５に記載の装置（１０’）。
【請求項７】
前記セレクタは、前記参照クロックのサイクルと、前記トラックデータクロックのパルスとの間の正確な一致を確実にする回路機構をさらに含む、請求項６に記載の装置。
【請求項８】
デジタルデータ信号からデジタルデータを抽出する処理回路機構（３２）と、
前記少なくとも５つのデータサンプラー回路（５３）に結合されたマルチプレクサ回路機構（５４）であって、前記少なくとも５つのデジタルデータ信号の各々を該処理回路機構（３２）に選択的に結合するマルチプレクサ回路機構（５４）と
をさらに備えている、請求項１に記載の装置（１０’）。
【請求項９】
前記少なくとも５つのデジタルデータ信号のうちの少なくとも１つを、該少なくとも１つのデジタルデータ信号が前記マルチプレクサ回路機構（５４）によって前記処理回路機構（３２）に結合されていない場合にバッファリングするメモリ回路機構（４９）をさらに備えている、請求項８に記載の装置（１０’）。
【請求項１０】
前記メモリ回路機構（４９）は、先入れ先出しメモリを含む、請求項９に記載の装置（１０’）。
【請求項１１】
光ディスクの少なくとも５つの隣接するデータトラックを同時に読み取る方法であって、該方法は、
光ビームを生成するレーザ光源を備えたマルチビームピックアップアセンブリを提供するステップと、
該光ビームの経路に、該光ビームを少なくとも５つの照明ビームに分割する格子を提供するステップと、
該少なくとも５つの照明ビームの各々を、該少なくとも５つの隣接するデータトラックのうちの対応するデータトラックから反射させるステップと、
該反射されたビームの各々を検出することにより、少なくとも５つのデータ信号を作成するステップと、
前記少なくとも５つのデータ信号のうちの１つに基づいて参照クロック信号を提供するステップと、
少なくとも５つのトラックデータクロック信号を生成するステップであって、各トラックデータクロック信号は、該少なくとも５つのデータ信号のうちの対応する１つをサンプリングするのに適切な位相および周波数を有し、各トラックデータクロック信号は、該参照クロック信号を対応するレジスタのビット数で除算することによって作成される、ステップと、
該少なくとも５つのデータ信号をサンプリングすることにより、少なくとも５つのデジタルデータ信号を生成するステップと、
該少なくとも５つのデータ信号の各々のサンプリングを該参照クロック信号に同期化することにより、該少なくとも５つの隣接するデータトラックの線速度のばらつきに対処するステップと
を包含する、方法。
【請求項１２】
各トラックデータクロック信号を生成するステップは、
複数のトラックデータクロックパルスを生成するステップであって、連続するトラックデータクロックパルスが、複数の時間間隔によって間隔をあけられ、各時間間隔は、前記参照クロックの周期に関連する継続期間を有する、ステップと、
前記少なくとも５つのデータ信号のうちの対応する１つの遷移と、各トラックデータクロック信号における先行および後続パルスとの間のタイミング関係を測定するステップと、
該測定されたタイミング関係に応答して時間間隔の数を調節するステップであって、該時間間隔の数は、該少なくとも５つのデータ信号のうちの対応する１つにおける後続の遷移が、各トラックデータクロック信号の該先行および後続パルス間の実質的に中ほどで生じるように調節される、ステップと
を包含する、請求項１１に記載の方法。
【請求項１３】
前記調節するステップは、
前記測定されたタイミング関係を示す誤り信号を生成するステップと、
該誤り信号を低域通過フィルタを用いてフィルタリングするステップと、
該フィルタリングされた誤り信号に応答して時間間隔の数を調節するステップと
を包含する、請求項１２に記載の方法。
【請求項１４】
前記フィルタリングされた誤り信号に応答して時間間隔の数を調節するステップは、前記データクロックのサイクルと各トラックデータクロックのパルスとの間に正確な一致が存在することを確実にするステップをさらに包含する、請求項１３に記載の方法。
【請求項１５】
前記少なくとも５つのデジタルデータ信号の各々を選択的に処理することにより、それからデジタルデータを抽出するステップをさらに包含する、請求項１１に記載の方法。
【請求項１６】
前記少なくとも５つのデジタルデータ信号の各々を、該デジタルデータ信号が前記デジタルデータを抽出するために処理されていない時にバッファリングを行うステップをさらに包含する、請求項１５に記載の方法。
【請求項１７】
前記バッファリングを行うステップは、
前記少なくとも５つのデータ信号の各々をデジタルデータワードに変換するステップと、
該デジタルデータワードをメモリに格納するステップと
を包含する、請求項１６に記載の方法。
【請求項１８】
前記格納するステップは、前記デジタルデータワードを先入れ先出しメモリに格納するステップを包含する、請求項１７に記載の方法。
【発明の詳細な説明】
発明の分野
本発明は、複数の隣接するトラックを同時に、且つ同期的に読取ることによって、高データレートで光ディスクから情報を取出すための方法および装置に関する。
発明の背景
高い記憶密度、長いデータ保存期間、および比較的低いコストにより、光ディスクは、情報を配布するための手段としてますます普及している。大容量フォーマットのディスクが、省略なしの映画を記憶させるために開発された。コンパクトディスク（ＣＤ）、およびより最近のミニディスク（ＭＤ）フォーマットが開発され、音楽録音物の配布のために販売され、根本的にビニールレコードに取って代わった。ＣＤ−ＲＯＭ等の大容量の読取り専用データ記憶媒体が、パーソナルコンピュータの分野で普及し、新しいデジタルビデオディスク（ＤＶＤ）フォーマットが、ビデオ情報の配布媒体として間もなくビデオテープに取って代わり得る。
光ディスクは、シリアルビットストリーム形式のデータがディスクの反射表面において一連のピットとしてコード化されるトランスペアレントなディスクまたは基板から成る。ピットは、螺旋状または円形トラックに沿って配置される。ディスク上のトラック上に低出力レーザビームをフォーカスさせ、ディスクの表面から反射する光を検出することによって光ディスクからデータが読取られる。光ディスクを回転させることによって、レーザの照明領域の内へと回転する、およびレーザの照明領域の外へと回転するピットのパターンによって、ディスクの表面からの反射光が変調される。光学およびイメージングシステムが、変調および反射されたレーザ光を検出し、光ディスク上に記憶されたデジタルデータを復元するために復号化され得る電気信号を生成する。誤り訂正コードおよびさらなるサブコード化された情報を包含し得る復元されたデジタルデータは、さらに処理され、それによって、次にオーディオ信号に変換され得る、または読取り中の光ディスクのタイプに応じて実行可能プログラムおよびデータとして使用され得る記憶データを復元する。
光ディスク上のどこからでもデータを取出すことが可能であるためには、光学システムは、あらゆるディスクトラックからデータを読取るために配置され得るピックアップアセンブリを備える。光学システムをフォーカスする、およびディスクの反り、または偏心とは無関係にピックアップアセンブリをトラック上に配置し続けるためのサーボ機構が設けられる。
最も以前から公知のシステムにおいては、データがディスクから逐次的に、すなわち、一度に１ビットずつ取出されるので、光ディスク読取り装置の最大データ転送レートは、ピットがピックアップアセンブリの側を通過するレートによって決定される。ビットの線密度およびトラックピッチは、具体的な光ディスクフォーマットの仕様によって決められる。例えば、ＣＤディスクは、１．６μｍのトラックピッチを用いるが、ＤＶＤは、幅がたった約半分のトラックピッチを用いる。
光ディスク読取り装置のデータ転送レートを増加させるための以前から公知の方法は、ディスク自体の回転速度を増加させることによってピットがピックアップアセンブリの側を通過するレートを増加させることに焦点を合わせていた。現在では、標準速度の２倍〜１０倍の回転速度を持つドライブが市販されており、１２倍の設計が近い将来実現しそうである。しかし、より高速のディスク回転速度は、光ディスクプレーヤー内の光学および機械サブシステムに対する要望をますます高め、それによって、そのようなプレーヤーを設計および製造することがより困難で、高くつく。
平均データ転送レートを増加させるための以前から公知の他の技術は、ホストプロセッサによる未来の読取り要求をインテリジェントに予想する方法に関与する。コンピュータによるデータアクセスは、頻繁に「参照の局所性」（これは、未来のデータアクセスが、空間または時間において以前のデータアクセスに対して局所的であることを意味する）を示すことが観察されている。従って、ＣＤ−ＲＯＭドライブまたはコントローラは、「先を読み取る」ことが可能で、ホストプロセッサが次に要求する可能性の高いデータをバッファリングすることが可能である。ホストプロセッサが、次に光ディスクドライブからデータを要求すると、要求されたデータが既に読み取られた、またはバッファリングされたかどうかをドライブが最初にチェックする。データが既にバッファリングされている場合には、ドライブは単にバッファリングされたデータをホストに送り、それによって、ピックアップアセンブリを再配置し、光ディスク自体からデータを読取ることに関連する遅延を避ける。このようなキャッシュ技術は平均データ転送レートを増加させ得るが、最大データ転送レートは、光ディスク読取り装置内の光ディスクの回転速度によってなお制限を受ける。
参考として本明細書に援用される米国特許第5、627、805号には、複数のトラックを同時に読取ることによってディスクの読取り速度を増加させるシステムが記載される。データは、複数の隣接するトラックの各々からのトラック信号データを提供するマトリクス検出器を用いて読み取られる。該米国特許に記載されるシステムは、複数のトラックを照明するための広域照明源を使用し、複数のトラックが次に単一マトリクス検出器上にイメージングされる。
本願は、援用した上記の特許に記載されるシステムの向上に向けられ、本願では、マトリクス検出器および広域照明源が、マルチビームマルチ検出器ピックアップアセンブリに置き換えられる。本発明による装置は、上記の出願に記載される仮想トラッキングシステムを除去し、代わりに、トラッキングを行うための従来のサーボ方式を用いる。
従って、以前から公知の装置によって直面する光ディスクの回転速度に課される制限を回避しながら、光ディスクからの情報の高速取出しを提供する光ディスク読取り装置および方法を提供することが望ましい。
また、マルチビームマルチ検出器ピックアップアセンブリを用いて光ディスクからの情報の高速取出しを提供する光ディスク読取り装置および方法を提供することが望ましい。
発明の要旨
上記を鑑みて、本発明の目的は、以前から公知の装置によって直面する光ディスクの回転速度に課される制限を回避しながら、光ディスクからの情報の高速取出しを提供する光ディスク読取り装置および方法を提供することである。
本発明のさらなる目的は、マルチビームマルチ検出器ピックアップアセンブリを用いて光ディスクからの情報の高速取出しを提供する光ディスク読取り装置および方法を提供することである。
本発明の上記および他の目的は、同時に複数の隣接するトラックからのデータの処理、トラッキング、および読取りを行うための方法および装置を提供することによって達成される。具体的には、本発明に従って構成された装置は、光ディスクの複数のトラックを照明するためにレーザ光源を複数のビームに分割する回折格子を含むピックアップアセンブリを用いる。複数の光検出器が、光ディスクの複数の隣接するデータトラックのそれぞれの上で、情報生成ピット（information-bearing pit）を表す電気データ信号を同時に生成する。線速度の半径方向のばらつきと、信号の位相および周波数に対するその影響とに対処するために、複数の隣接するトラックからのデータの読出しを同期化させるための方法および装置が提供される。次に、電気データ信号は、以前から公知の復調、復号化、および誤り訂正スキームに従って処理され、その結果生じるビットストリームがバッファリングされる。バッファリングされたデータは、次に、デジタルオーディオ、ビデオ、およびコンピュータ処理の分野で本来公知のさらなる処理のために、バッファから非同期的に読み出される。
本発明のさらなる特徴、その性質、および様々な利点は、添付の図面および以下の好適な実施形態の詳細な説明からより明白となるであろう。
【図面の簡単な説明】
図１は、以前から公知の光ディスク読取り装置の例示的ブロック図である。
図２は、本発明の原理に従って構成された光ディスク読取り装置の例示的ブロック図である。
図３は、本発明での使用に適したマルチビームマルチ検出器ピックアップアセンブリの実施形態のブロック図である。
図４は、図３のピックアップアセンブリにおける検出器部品の配置の詳細図である。
図５は、図３のピックアップアセンブリによって出力された信号からデータを抽出するためのフロントエンド回路機構のブロック図である。
図６Ａおよび図６Ｂはそれぞれ、図５のクロック発生回路機構および周波数検出器回路機構のより詳細なブロック図である。
図７は、図５のデータアライナ（aligner）およびデータサンプラー回路機構のブロック図である。
図８は、図７のデータ同期化回路機構のより詳細なブロック図である。
図９Ａおよび９Ｂはそれぞれ、図７のデータアライナの他の実施形態およびそれに対応するタイミング図である。
図１０は、図７のデータアライナのさらに別の実施形態である。
図１１は、光ディスクから要求されたデータブロックを読取り、ホストプロセッサに要求されたデータブロックを提供するための処理の概要を示すフローチャートである。
発明の詳細な説明
概説として、以前から公知の光ディスク読取り装置１０の構成要素および動作の簡単な説明が、図１を参照して提供される。このような以前から公知の光ディスク読取り装置の設計および動作の詳細な説明は、例えば、Compact Disk Technology（H. NakajimaおよびH. Ogawa、Ohmsha, Ltd.による出版、日本、1992年、Aschmann, C.による翻訳、IOS Press, Inc.、バージニア州パーク）およびThe Compact Disk Handbook（Ken C. Pohlmann、第２版、1992年、A-R Editions, Inc.、ウィスコンシン州マディソン）に見出され得、これらは共に、参考としてその全文が本明細書中に援用される。図１の以前から公知のシステムとは主な点で異なる本発明が次に説明される。
もちろん、図１の従来技術のシステムが、本発明の方法および装置が使用され得る様々なタイプの光ディスク装置の単なる例であることが理解されるであろう。従って、例えば、出願人は、本明細書に記載される発明が、ＤＶＤシステムを含むあらゆる光ディスクシステムにおいて有利に使用され得ることを期待する。
従来技術の光ディスクシステムの概要
例示的な、以前から公知の光ディスク読取り装置１０は、高速で光ディスク１００を回転させるスピンドルモータ１１と、照明源および光ディスク１００の反射表面に形成される情報生成ピットを表す電気信号を生成するための光検出器を含むピックアップアセンブリ１２とを含む。ピックアップアセンブリ１２の光検出器からの電気信号は、次に、デジタルデータ信号を抽出するためのフロントエンド回路機構１３に渡される。コントローラ２４の制御の下で、データ信号は、エイト−フォーティーン（ＥＦＭ）復調回路機構１７、クロスインターリーブリード−ソロモンコード（ＣＩＲＣ）デコーダ１８、誤り訂正コード（ＥＣＣ）回路機構１９、およびサブコード回路機構１６によってさらに処理される。コントローラ２４はまた、フォーカスおよびトラッキング回路機構１４、バッファ２０、およびインタフェース２２を制御する。
デジタルオーディオシステムに関しては、データ信号が、オーディオ手段２１に接続される適切なアナログ信号（不図示の回路機構を用いて）に処理され得る。同様に、光ディスクがビデオ画像を含んでいる場合には、データ信号は、テレビまたはモニタ上での直接的表示のために処理され得る。コンピュータアプリケーションにおいては、データ信号は、典型的には、バッファ２０からインタフェース２２を介してホストプロセッサ２３に転送される。
スピンドルモータ１１は、ピックアップアセンブリ１２の半径方向の位置によって決まる速度（例えば、１倍のＣＤ−ＲＯＭスピンドル速度の場合には、約２００〜５００ＲＰＭ）で光ディスク１００をスピンさせ、それによって、ピックアップアセンブリ１２に対して一定の光ディスクトラックの線速度を維持する。ＣＤ−ＲＯＭフォーマットの場合には、この線速度は、概ね１．４ｍ／秒であり、ＤＶＤフォーマットの場合には、この線速度は、４ｍ／秒に近い。ピックアップアセンブリ１２は、典型的には、光ディスク１００上の１つのデータトラックのみを照明するレーザダイオードと、光ディスクから反射されるイメージが投影される光センサを含む。光ディスク１００の表面から反射される光ビームの強度または他の特性は、光ディスク１００上の螺旋状または円形トラックに配置された光ディスクの反射表面における不均一性（すなわち、以下では「データスポット」と呼ばれるバンプまたはピット）によって変調される。
ピックアップアセンブリ１２は、データスポットの存在によって光センサ上に衝突する照明の変調を表す電子信号を生成するための回路機構を含む。レーザ照明が光ディスク１００の反射表面上をフォーカスし続けることを確実にするために、ピックアップアセンブリ１２はまた、フォーカスおよびトラッキング回路機構１４に信号を提供する。
データスポットは、データが光ディスクから読み出される際にデータからデータクロックを復元することが可能な変調コードを用いて、光ディスク１００上に記録される。クロック回路機構１５は、ピックアップアセンブリ１２からの変調電子信号からデータクロックを復元する、およびピックアップアセンブリ１２からの変調電子信号と同期のデータクロックを維持するためのフェーズロックループ（ＰＬＬ）回路機構を含む。変調信号からデータを抽出するために使用されていることに加えて、データクロックは、ピックアップアセンブリ１２に対するデータトラックの線速度を表し、一定の線速度を維持するためにスピンドルモータ１１の速度を制御するためのフィードバック信号として使用され得る。
フロントエンド回路機構１３は、クロック回路機構１５からのデータクロックを使用し、それによって電子信号からビットのシリアルストリームを復元する。フロントエンド回路機構１３は、ビットストリーム中の同期コードを識別するための別の回路機構を含み、それによって、シリアルビットストリームが、復調回路機構１７に転送されるマルチビットデータワードに正確にアセンブルされてもよい。復調回路機構１７は、エイト−フォーティーン復調、エイト−フィフティーン復調（ＳＤシステムなどの場合）、またはエイト−シックスティーン復調（ＥＦＭ  Ｐｌｕｓ）にプログラムされてもよく、あるいは別の適切な復調スキームを用いてもよい。復調されたデータワードまたは記号は、次にブロックにアセンブルされ、クロスインターリーブリード−ソロモンコードの形式（例えば、ＣＤ−フォーマット用のＣＩＲＣおよびＤＶＤ用のＣＩＲＣ  Ｐｌｕｓ）を用いて、ＣＩＲＣデコーダ１８によって復号化される。復調データワードはまた、データワードの各ブロック中に埋め込まれたサブコードチャネルに記録され得る、ブロック番号または歌のタイトル等のデータを抽出するサブコード回路機構１６に与えられる。
ビデオおよびオーディオ光ディスクプレーヤーに関しては、ＣＩＲＣデコーダ１８からのデータが、ディスク上に元々記録および格納されていたビデオまたはオーディオ信号をデジタル形式で表す。これらの信号は次に、アナログ信号に変換され、元々記録されていた信号が、従来のオーディオまたはビデオ装置２１を用いて再生される。復元されたオーディオまたはビデオ信号のエラーは、誤ったデータの代わりに使用するための値を計算する補間およびフィルタリング回路機構（不図示）によって扱われる。なぜなら補間処理によって、オーディオまたはビデオ信号の離散したエラーが、オーディオを聞く、またはビデオ信号を見る際に気づかれる可能性は低いからである。
しかし、コンピュータプログラムを表すデータ中の１つのビットエラーが、プログラムを実行不可能にする、またはデータを使用不可能にし得るので、データおよびプログラムの記憶および配布に使用される光ディスクは、非常に低いデータエラーレートを有していなければならない。データエラーレートを容認可能な低レベルに減少させるためには、誤り訂正コード（ＥＣＣ）が、データがディスクに記録される際にデータに加えられる。ＥＣＣ回路機構１９は、誤り訂正コードを使用し、それによってデータ中のエラーを検出し、可能であれば訂正する。最後に、データが、インタフェース２２を介したホストプロセッサ２３への転送のためにメモリバッファ２０にバッファリングされる。コントローラ２４は、各光ディスク読取り装置サブシステムの動作を調整し、光ディスク読取り装置全体の動作を制御する。
図１の以前から公知の光ディスク読取り装置においては、光ディスク自体とホストプロセッサとの間のデータ転送レートが、データが図１に示される回路機構によって処理され得るレートによって制限を受ける。例えば、１倍のＣＤ−ＲＯＭ読取り装置の場合には、光ディスクから読み取られている信号のデータレートは、約４．３２ＭＨＺであり、これは、十分に、関与する電子回路の処理能力の範囲内である。標準速度の８倍のスピンドル速度を持つ光ディスク読取り装置においてさえ、データ転送レートが、データがディスクから読み出され得る速度によって制限を受ける。
本発明の概要
図２を参照すると、本発明の原理に従った、光ディスクから複数のデータトラックを同時に読み取ることによって高データ転送レートを提供する光ディスク読取り装置１０’が描かれている。図２の回路機構のほとんどは、図１のシステムの回路機構に共通のものであり得る、あるいは図１のシステムの回路機構から容易に改造され得る。従って、以下の説明は、以前から公知の光ディスク読取り装置と、本発明の原理に従って構成された装置１０’との間の差異を詳細に説明する。
具体的には、装置１０’は、複数の隣接するデータトラックの照明および読取りを行うためのマルチビームマルチ検出器ピックアップアセンブリ；参照トラックに関連するクロックが、隣接するトラックからのデータの復元を同期化するために使用されることを可能とするフェーズロックループ回路機構；およびデータブロックが、光ディスクから読み取られ、処理され、ホストコンピュータによってバッファから非同期的に取り出されている間に並列でバッファに書き込まれることを可能にする並列書き込み／非同期読取り構造を含む。
図２の装置１０’は、レーザ照明源と、レーザ照明を３つ、またはそれ以上の照明ビームに分割するための回折格子と、その上に光ディスクから反射された複数の照明ビームが光学システムによってフォーカスされる、対応する数の光検出器とを含むピックアップアセンブリ２７を含む。ピックアップアセンブリ２７は、以下により詳細に説明される。ピックアップアセンブリ２７の複数の光検出器の各々は、光ディスク１００上の対応するデータトラックから読み取られたデータを表す電気信号を生成し、その電気信号をフロントエンド回路機構３０に与える。
フロントエンド回路機構３０は、複数のビットストリームが同時に処理され、その結果、追加の回路機構が、後続の処理回路機構に対するデータ転送をバッファリングおよび同期化するために設けられることを除いては、図１のフロントエンド回路機構１３の機能に類似した機能を行う。フロントエンド回路機構３０は、複数のデータストリームを復調回路機構３２へとルーティングするためのマルチプレクサも含む。
バッファ３３は、複数のデータトラックから読み取られたデータをバッファリングするため、および光ディスク１００からデータを読み取る処理を、ホストプロセッサ２３にデータを転送する処理から切り離すために設けられる。従って、バッファ３３は、光ディスク１００の１回転で読み取られることが可能な数とほぼ同じ数の、光ディスク１００の複数のデータトラックからのデータブロックを保持するのに十分な大きさである。コントローラ３８は、複数のデータトラックからのデータをバッファ３３にマッピングし、それによって、個々のデータブロックが、互いに重書きされることなく正確にアセンブルされる。バッファ設計の当業者には理解されるように、このマッピングは、動的または静的でもよい。
図３に関して、本発明の原理に従って構成された光ディスク読取り装置での使用に適したピックアップアセンブリ４０が説明される。ピックアップアセンブリ４０は、レーザ照明源４１（すなわち、レーザダイオード）、回折格子４２、ビーム分割器４３、対物レンズ４４、および光検出器アレイ４６を含む。回折格子４２は、レーザダイオード４１によって放射されるレーザ光を３つ（またはそれ以上）の照明ビームに分割し、これらの照明ビームは、ビーム分割器４３によって曲げられ、対物レンズ４４によって、光ディスク１００上の情報生成ピットの３つ（またはそれ以上）の隣接するトラック上にフォーカスされる。もちろん理解されるように、照明ビームは、トラックピッチ分だけ（例えば、ＣＤ−ＲＯＭフォーマットの場合には１．６μｍ離れて）間隔をあけられる。光ディスク１００の情報生成表面から一旦反射された照明ビームは、ビーム分割器４３を通過し、光検出器アレイ４６の対応する光検出器上にフォーカスされる。あるいは、複数のビームが、例えばCorsoverらの米国特許第4、459、690号に記載されるビーム分割器装置を用いて、レーザダイオードによって放射される光から形成され得る。
図４に示されるように、光検出器アレイ４６は、部品４６ａ〜４６ｄを備えた中央４クワドラント検出器と、隣接するデータトラックを読み取るための外側検出器４６ｅおよび４６ｆとを含む。光検出器アレイ４６は、追加の検出器が４クワドラント検出器の片側または両側（点線の検出器部品ｇおよびｈによって示される）に配置され得るが、例示的に、光ディスク１００の３つの隣接するトラックを読み取るための３つの検出器を含む。
検出器４６ａ〜４６ｄは、光学システムによって４クワドラント検出器上にイメージングされるデータトラックに含まれる情報を表す電気信号を提供するために合計されるが、検出器４６ｅおよび４６ｆは、４クワドラント検出器上にイメージングされるトラックの片側の隣接データトラックに含まれる情報を表す電気信号を提供する。従来の場合と同様に、対角線クワドラントの合計間の差、すなわちｅfocus＝（４６ａ＋４６ｄ）−（４６ｂ＋４６ｃ）が、周知の非点収差方法を用いてフォーカス信号を生成するために計算され得、トラッキング信号が、トラックの同じ側のクワドラントの合計の差、すなわちｅtrack＝（４６ａ＋４６ｃ）−（４６ｂ＋４６ｄ）として生成され得る。フォーカス誤り信号ｅfocusおよびトラッキング誤り信号ｅtrackが、フォーカスおよびトラッキング回路機構２６に入力される。
マルチトラックフェーズロックループ回路機構
図５を参照すると、ピックアップアセンブリ２７は、読取り中のｍ個のトラック（例示的に、図３および図４のピックアップアセンブリの場合には３つ）に対応するトラックデータ信号Ｔ1．．．Ｔmを出力する。光検出器アレイ４６によって出力されるトラックデータ信号Ｔ1．．．Ｔmは、次に、クロック発生回路機構５０およびトラック処理回路機構５１を含むフロントエンド回路機構３０によって処理され、それによってデータを各トラック信号から抽出する。マルチプレクサ５４は、復調回路機構３２による復号化のために各トラック処理回路機構５１から抽出されたデータワードを選択する。
正確なデータクロックが、トラックデータ信号からデータを確実に抽出するために必要とされる。意図的に、トラックデータ信号は、セルフクロッキングである。すなわち、データトラックに格納されたデータが、データクロックがトラック信号から復元され得るようにフォーマッティングされる。典型的には、フェーズロックループ（ＰＬＬ）が、トラックデータ信号からクロック信号を復元するために使用される。本発明の光ディスク読取り装置１０’では、クロック発生回路機構５０が、読取り中の複数のデータトラックの選択されたデータトラックから参照クロック信号を復元する。参照トラックは、例えば、読取り中の複数のトラックの中央、最も内側、または最も外側のトラックでもよい。
クロック発生回路機構５０によって発生する参照クロックΦREFは、参照トラックデータ信号に関して正しい周波数および位相を持つ。しかし、トラックデータ信号が、異なる半径（その結果、僅かに異なる線速度）を持つトラックから読取られるので、対応するトラックデータ信号は、周波数が僅かに異なり、位相が実質的に異なり得る。例えば、ＣＤ−ＲＯＭ光ディスクの場合には、出願人は、任意の２つの隣接トラック間の線速度の変化（従って、トラックデータ信号周波数の差）は、光ディスク上のどこででも約０．０１％であることを決定した。さらに、トラックデータ信号周波数が異なるので、任意のトラック対間の位相差が絶えず変動する。その結果、１つのデータクロックが、各トラックデータ信号からデータを抽出するために直接的に使用されることは不可能である。従って、トラック処理回路機構５１は、参照データクロックΦREFを個々のトラックデータ信号に同期させるためのデータアライナ回路機構５２と、トラックデータ信号をサンプリングするためのデータサンプラー５３とを含む。
トラック処理回路機構５１はまた、直列データを並列データワードにアセンブルし、トラック処理回路機構５１からマルチプレクサ５４を介した復調回路機構３２へのアセンブルされたデータワードの転送を同期化するための先入れ先出しバッファ（ＦＩＦＯ）４９を含む。有利なことに、トラック処理回路機構５１においてデータワードをアセンブルすることにより、後続の回路機構が動作する周波数が減少する。例えば、標準速度のＣＤーＲＯＭドライブにおいては、各トラックが、１秒につき約４００万ビット（Ｍｂｐｓ）のデータレートを持つ。従って、マルチプレクサ５４は、約４０ＭＨＺ（４Ｍｂｐｓ×１０トラック）の周波数で動作しなければならない。しかし、データをワードに変換することによって、動作周波数が約２．９ＭＨＺ（１ワードにつき４０Ｍｂｐｓ／１４ビット）に低減され、回路設計を大幅に単純化する。
次に図６Ａおよび図６Ｂを参照すると、クロック発生回路機構５０がより詳細に描かれている。クロック発生回路機構５０のコアは、全加算器５６およびレジスタ５７を備えたアキュムレータ５５によって形成される。レジスタ５７の出力は、全加算器５６の入力の１つにフィードバックされ、他方の入力は、フィルタ５９によって供給される周波数増分値である。レジスタ５７は、クロック入力の各サイクルで全加算器５６の出力をラッチする。全加算器５６の出力は、レジスタ５７の内容および周波数増分の合計であるので、レジスタ５７に格納されるデータ値は、１クロックサイクル毎に、周波数増分だけ増加する。
レジスタ５７に対するクロック入力は、無線周波数（ＲＦ）クロック信号ΦRFによって提供される。多くの周波数が使用され得るが、より高い周波数によって、より優れた正確さと、参照クロックΦREFの周波数に対するより優れた制御が提供されるので、約２００ＭＨＺを越える周波数が好ましい。従って、レジスタ５７のデータ値は、フィルタ５９によって提供される周波数増分およびΦRFの周波数によって決定されるレートで増加する。
最終的に、周波数増分およびレジスタ５７に格納される値の合計は、レジスタ５７にもはや合わなくなり、レジスタがオーバーフローする。レジスタ５７がオーバーフローする度に、新しいクロック信号ΦREFが次に生成され得、これは、
0004458555.tif 000002
によって表される周波数で生じる。あるいは、レジスタ５７の最上位ビット（ＭＳＢ）が、新しいクロック信号を提供し得る。ΦRFの周波数およびレジスタ５７の大きさは固定されているが、周波数増分値は、ΦREFの周波数が、参照トラックＴREFのビットレートの倍数（例えば、８×ビットレート）であるように生成され得る。
ＣＤ−ＲＯＭの公称ビットレートが知られているが、ＣＤ−ＲＯＭ仕様は、線トラック速度の±１０％のばらつきを許容する。従って、参照トラックのビットレートもまた変動し得る。本発明の原理によれば、周波数検出器５８は、必要に応じて周波数増分を変動させ、それによって、ＴREFビットレートに合うようにΦREFを調節する。
ＣＤ−ＲＯＭ上のデータは、エイト−フォーティーンコード（ここでは、３以上、および１１以下の連続ビットが同じ値を持つ）を用いてコード化される。データは、データスポットの始めおよび終わりがビットパターンの移行（すなわち、０から１または１から０）を示すように記録されるので、トラックデータ信号は、正および負の半サイクルが少なくとも３ビット周期長さであり、最大でも１１ビット周期長さである方形波として見える。従って、本発明の原則に従って、適切なデータクロック周波数が、トラックデータ信号における最も長いおよび／または最も短い正および負の半サイクルのパルス幅を測定することによって決定され得る。拡大解釈すれば、可能な限り最も短いパルス幅等の他の固有のパルス幅、または固有のパルスシーケンスの継続期間が使用され得る。
有利なことに、ＣＤ−ＲＯＭ上のデータは、セクタおよびフレームに編成されており、各フレームは、長さが５８８ビット周期であり、ある極性の１１の同一のビットと、それに続く逆の極性の１１のビットのシーケンス（例えば、０００００００００００１１１１１１１１１１１、またはその補数）（それ以外には、本明細書中では（１１，１１）パターンと呼ばれる）を含む固有の同期化パターンで始まる。従って、５８８データクロック周期毎に一度、データトラック信号は、１１クロック周期のパルス幅を含むべきである。
ここで図６Bを参照すると、周波数検出器58は正のパルス幅カウンタ61及び負のパルス幅カウンタ62の二つのカウンタを有する。正のパルス幅カウンタ61は参照トラックデータ信号の負の半サイクルの間にリセットされる。正の半サイクルの間、正のパルス幅カウンタ61は、クロックΦREFのサイクルを数えることで半サイクルの幅を測定する。同様に、負のパルス幅カウンタ62は、参照トラックデータ信号の負の半サイクルの幅を測定する。ブロック60の“ｎ”による分割により、カウンタを計測する比率を変更することで、カウンタ分解能を変更し得る。
最大トラッキング回路機構63及び64は、サーチ間隔または、サーチウインドウの間にそれぞれ、パルス幅カウンタ61及び62が達する最大カウントのトラックを維持する。次いで、ブロック67で新しい周波数増分の計算に使用するために、最大選択回路機構65は、最大トラッキング回路機構63及び64の出力のより大きい方を選択する。
サーチウインドウカウンタ66は、周期的に最大トラッキング回路機構63および64ならびに最大選択回路機構65をリセットするよう構成される。データの各フレームは（11,11）のパターンで始まるため、周波数検出器58は、少なくとも１フレームで１回は11ビット幅のパルスを観測しなければならない。従って、サーチウインドウカウンタ66は、データフレームにつき１回以上他の回路をリセットしないべきである。例えば、サーチウインドウカウンタ66は、最大トラッキング回路機構及び最大選択回路機構63〜65をせいぜい512データクロックサイクル毎に、望ましくは約600データクロックサイクル毎に１回リセットし得る。
前述したように、最大パルス幅は11ビットサイクル幅であるべきである。11ビットサイクル幅以上のパルス幅は、参照クロック周波数が非常に高く、低減されるべきであることを意味する。逆に、より短いパルス幅は、参照クロック周波数が非常に低いことを示している。式（2）から、参照クロック周波数は、周波数増分に正比例し、このように参照クロック周波数はより大きな周波数増分を使用することで増大され得る。新しい周波数増分を計算するために多くの関数が用いられ得るが、この目的に適した関数は次式で与えられる。
0004458555.tif 000003
ここで、最大パルス幅は、カウンタ61または62で計測された11ビットのパターンの長さを参照する。そして、11ビット周期は、正しい長さを示す。
時折起こる、参照クロック周波数の大きな変化は望ましくあり得ない。例えば、ピックアップアセンブリ27（図２）を再位置決めした後に、参照トラックデータ信号の周波数に固定しようとする場合、参照周波数の大きな変化は許容され得る。しかし、周波数を固定した後、ディスクの複数データトラックからデータが読み込まれると、参照クロック周波数の突発的な大きな変化はデータエラーを引き起こし得る。従って、周波数増分は、望ましくは旧値から新値へ制御された変化が与えられるようにファイリングされる。
例えば、周波数増分は式（３）を用いてファイリングされ得る。式（３）では、新しい周波数増分は、旧周波数増分と式（２）から計算された周波数増分との重み付けされた平均である。
0004458555.tif 000004
ここで、旧値及び、計算値の相対的な寄与はαの値によって決定される。このように、適切なαを選択することによって参照クロック周波数のどのような変化の大きさをも与えられる。例えば、小さなαの値は、大きく急速の周波数の変化を可能にし、即座に新しい周波数が得られ得る。一方、大きなαの値は周波数が固定された後に、周波数変化を制限するのに用いられ得る。望ましくは、αが２のべき乗の場合、式（３）は単にシフト及び加算演算によって計算され得る。
図７を参照すると、フロントエンド回路機構30のデータアライナ回路機構52が、読み込まれた各トラックに同期を取った、トラックデータクロックΦTRACKを生成するための参照クロック信号ΦREFを使用する。フロントエンド回路機構30はまた、各ビット周期の中央でトラックデータ信号T1-Tmをサンプリングするために対当するΦTRACKを使用するデータサンプラー53を有する。
参照クロック信号ΦREFは、リングカウンタとして構成されるシフトレジスタ70へのクロック入力として使用される。シフトレジスタ70は、例えば（2進数）01000000では、残りビットがクリアされて唯一のビットのみ設定されたビットパターンでロードされる。参照クロックΦREFの各パルスは、1ビット位置または、1セルシフトするためにシフトレジスタ70内にビットパターンを生成する。シフトレジスタ70の終端からシフトアウトされたビットは“周りを囲まれて”、シフトレジスタのもう一方の終端にシフトバックされる。このようなシフトレジスタ70の単一セットされたビットは、参照クロックΦREFにより決められた比率でレジスタ内の各セルを介して循環する。
シフトレジスタ70の各セルの値は、マルチプレクサ71に入力され、これはシフトレジスタセルの選択された一つの値を出力するよう機能する。シフトレジスタ70とマルチプレクサ71との組み合せは、トラックデータクロックΦTRACKを生成するためのシフトレジスタのビット数で参照クロックΦREFの周波数の除算処理を行う。例えば、シフトレジスタ70が８ビットであるならば、参照クロックの各８パルスにつき一回だけ、各ビット位置は‘１’のビットを有するであろう。このように、マルチプレクサ71がシフトレジスタ70のビット３の値を選択的に出力する場合、マルチプレクサの出力は、シフトレジスタのビット位置３が‘１’となる、即ち参照クロックΦREFの各８パルスにつき一回が常に‘１’となるであろう。
理想的には、トラックデータクロックΦTRACKの位相は、各ビット周期の中央でサンプリングされるトラックデータ信号Tnのようであるべきである。トラックデータクロックの位相が正常でない場合、トラックデータ信号が各ビット周期間でかなり早くまたは、かなり遅れてサンプリングされ得るため、あるビットから次のビットに移る間にデータトラック信号をサンプリングする恐れがある。位相検出器73はトラックデータクロックΦTRACKと、トラックデータ信号Tnとの間の相対位相を測定し、位相エラーを示すエラー信号をエラーアキュムレータ74に与える。
フィルター75は、位相エラーにおけるクロックジター及び微少変動を除去するために蓄積された位相エラー値を平滑化する。フィルター75の出力はどのような位相エラーをも低減するためのマルチプレクサ71を制御する選択ロジック72で使用される。正常動作を保証するためにエラーが十分大きい場合、選択ロジック72は、その出力を通過させるために別の入力をマルチプレクサ71に選択させることでトラッククロックΦTRACKの位相を調整する。マルチプレクサ71の入力の変更によって、あるトラッククロックパルスから次のこのようなパルスへの間隔に微少時間を挿入又は、除去のいずれかをする。例えば、シフトレジスタ70が８ビットで、ビットを右に１シフトするよう設計され、選択ロジック72がマルチプレクサ71にその入力を１ビット位置左に変更させる場合、マルチプレクサ71からの次のパルス出力は、８番目ではなく７番目の参照クロックパルスを生成する。逆に、マルチプレクサ71の入力の１ビット位置を右に変更することは、トラッククロックパルスに、9番目の参照クロックパルスを生成させることである。このように、マルチプレクサ71によって選択されるビットの変更により、参照トラックデータ信号と別のトラックデータ信号との間の位相及び周波数の違いが修正され得る。
トラッククロックパルスは、復元されたデータを壊さずに取りこぼされるかまたは、見過ごされ得ないため、選択ロジック72は、不適切な時期にマルチプレクサによって別の入力が選択されないようなロジックを有する。例えば、マルチプレクサ71がシフトレジスタ70のビット位置６を読み込み、ビット位置５が‘１’で、シフトレジスタ70は選択ロジック72がマルチプレクサ71の入力をビット位置５からビット位置6に置き換えると同時に右にシフトする場合（即ち、ビット位置６の‘１’はビット位置５に移動する）、クロックパルスが見落とされ、データビットは正しくサンプリングされない。シフトレジスタ70のビットシフトの方向と逆方向にマルチプレクサ71への入力が変更されるのはまさに、クロックパルスの欠落を生じ得、ビットシフトと同じ方向への変更は、過剰なクロックパルスの生成の原因となり得る。過少または過剰なクロックパルスは読み込まれるデータを損ない得るので、選択ロジック72はデータ破壊につながり得る状況の発生を回避するためシフトレジスタ70の出力を観測する。
図７のデータアライナ回路機構５２の詳細な実施態様の概略は、図８で詳述されている。エッジ検出器80はフリップフロップ回路81aおよび81b、ならびにXORゲート82を備える。フリップフロップ回路81a及び81bは、トラックデータ信号Tnに接続された入力を持つシフトレジスタとして構成され、参照クロックΦREFにより測定される。XORゲート82は、２つのフリップフロップ回路の値を比較し、フリップフロップ回路の出力が異なる場合は常に、トラックデータ信号内のエッジを示すエッジ信号を提供する。エッジ信号はフリップフロップ83aによってラッチされる。フリップフロップ回路83bはエッジ信号の前の値を保持する。
位相検出器73は、アップカウンタ84、ダウンカウンタ85及びラッチ回路86を有し、トラックデータクロックΦTRACKのパルス発生、マルチプレクサ71の出力と、エッジ検出器80によって決定されたトラックデータ信号内のエッジとの間の位相関係を決定する。理想的には、エッジ検出器80からの信号は、トラックデータクロックΦTRACKの連続パルスの途中で発生すべきである。早期に発生するエッジ信号はトラッククロックΦTRACKが遅いことを意味し、逆に遅れて発生するエッジパルスはトラッククロックが速いことを意味する。
アップカウンタ84は、トラックデータクロックによってリセットされ、参照クロックΦREFによって決められた比率でカウントアップを開始する。エッジがエッジ検出器80によって検出される場合、アップカウンタ84の出力はダウンカウンタ85にロードされ、ここでアップカウンタ84と同じ比率でカウントダウンが行われる。次のトラッククロックパルスでは、ダウンカウンタ85の値がラッチ回路86によってラッチされる。エッジが連続するトラックデータクロックの途中で発生した場合、カウントアップに要した時間はカウントダウンに要した時間に等しく、ラッチ回路86の値はゼロであるべきである。しかし、エッジが早期に発生する場合、カウントダウンにより多くの時間を要し、負の値がラッチされる。逆に正の値は遅延したエッジ検出を意味した。
位相検出器73の出力は連続トラッククロックパルスの中間点に関するエッジパルス位置を意味し、従って、トラックデータクロックの位相エラーを表す。位相エラーは、ラッチ回路87a及び加算器88aによって蓄積され、その後平均エラーレベルを生成するために加算器88b及びラッチ回路87bによってファイリングされる。留意すべきことは、加算器88a及び88b内でのアンダーフロー及び、オーバーフロウの状態を回避するため、位相検出器73の出力を符号拡張（sign-extend）することが必要であり得ることである。本発明書中に前述したように、平均化し、ファイリングされた位相エラー信号は、次いで、マルチプレクサ71を制御する選択ロジック72で使用され、それにより、平均位相エラーを最小化するために必要なトラックデータクロック位相及び周波数を調整する。
図9Aでは、別のデータアライナ90が示されている。本明細書中前述で議論したように、参照クロックΦREFは、参照トラックデータ信号から得られる。これは（この信号）は、参照トラックデータ周波数の倍数の周波数を有するため、トラックデータ信号内のビット周期に対応する間隔が、ΦREFのカウントサイクルで観測され得る。参照トラックデータ比率に対するΦREFの割合は、過剰サンプリング因子として本発明書中で参照される。
データアライナ90は、図７のエッジ検出器80と同様であり得るエッジ検出器91ならびにカウンタ92及び93を有する。エッジ検出器91によりトラックデータ信号にエッジが検出される場合、カウンタ92は過剰サンプリング因子の半分に等しい値を再ロードされ、ΦREFで決められた比率でカウントダウンを開始する。カウンタ92がゼロになると、トラックデータ信号がサンプリングされ、カウンタはカウントをストップする。カウンタ92の初期カウントは、過剰サンプリング因子の半分であったため、トラックデータ信号は、検出されたエッジに続く最初のビット周期のほぼ中間（点）でサンプリングされる。
さらに、カウンタ92がゼロになると、カウンタ93は過剰サンプリング因子に等しい値をロードされ、カウントダウンを開始する。このように、カウンタ93はトラックデータ信号のエッジの後の1/2ビット周期で始まる１ビット周期間隔を測定する。カウンタ93がその後ゼロになる時、トラックデータ信号がサンプリングされる。しかし、カウンタ92とは異なり、カウンタ93は繰り返し再ロード及びカウントダウンを行うため、トラックデータ信号は連続したビット周期でサンプリングされる。
図9Aのデータアライナ回路機構90の動作は図9Bのタイミング図を参照することでより明らかに理解され得る。ここでエッジ94aはカウンタ92に再ロード及びカウントダウンを開始させる。カウンタ92はゼロになり、ビット周期97aの中間地点付近で信号95aを出力する。この信号はカウンタ93を再ロードし、またサンプルされるトラックデータ信号を発生する。カウンタ93はこの時、ゼロカウントとなり、ビット周期97bの中間地点付近でサンプリングされるトラックデータ信号を生じる信号96を出力する。従って、カウンタ93自身、カウントダウンを繰り返し、このようにエッジ94bに続いてカウンタ92によってリセットするまで、トラックデータ信号の連続ビットをサンプリングする。図9Bのトラックデータ信号のデコード例もまた示される。
図10に幾分単純なデータアライナの実施態様が示されている。データアライナ101は、過剰クロック因子に等しい多くの状態を有する同期有限状態機械（FSM）102を有する。８つの状態のFSMに対する状態遷移テーブルの例を以下に示す。
エッジ検出器103からの信号の欠如により、FSM102はΦREFの各サイクルにおいて次の状態に循環する。状態が’０’になる場合、信号は１ビット周期に等しい固定された間隔でサンプリングされるトラックデータ信号を生じる出力である。しかし、エッジが検出される場合、中間状態にFSM102は遷移する。例えば、状態‘０’に到達し、トラックデータ信号がサンプリングされ、検出されたエッジに続いてビット周期が半分になる状態４である。従って、トラックデータ信号にエッジが発生すると、トラックデータ信号を持つFSM102に再同期をとり、各ビット周期の中間地点付近でデータサンプリングが起こる。
並列書き込み/非同期読み込みバッファー
ここで図２及び図11を参照すると、光ディスクからバッファーへ並列にブロックデータを読み書きするプロセス及び、ホストプロセッサー23から要求されたブロックデータを読み込むプロセスの概略図を示している。ホストプロセッサーにデータブロックを提供するプロセスは、フローチャート110及び210で示される二つの非同期プロセスに分割され、それぞれはディスクからデータの読み込み、及びホストプロセッサーにデータを提供するプロセスに相当する。
112で、プロセス110はブロックnから始まる全部でk個のデータブロックを読み込む要求を受ける。ステップ114及び116では、コントローラー38（図２参照）がデータブロックnを有するトラックtの計算またはテーブル参照を行い、もし要求された場合、トラックｔおよび近傍トラックを読み込むピックアップアセンブリ27の位置を定める。ピックアップアセンブリ27が設定される時、所望であるデータブロック数が光ディスク100から並列に読み込まれ、バッファ33に格納される。データブロックがバッファ33に書き込まれる時、ステップ218でブロックアドレステーブルが更新され、現在バッファに格納されているブロック数を反映する。ステップ120でk個のデータブロックの全てが読み込まれないと判断される場合、新しい開始ブロックが決定され（ステップ124）、ピックアップアセンブリは再位置決めされる（ステップ122）。データ読み込みプロセス110は、要求された全てのデータが読み込まれ、バッファ33に転送された時に終了する。
フローチャート210のプロセスは、フローチャート110のプロセスと同時に実行される。このプロセスは、ホストプロセッサがブロックｎで始まるk個のデータブロックを要求した時に開始される。この要求を受けて、コントローラー38はブロック214のルーチンをまず初期化し、ブロック216でブロックアドレステーブルを参照してバッファ33にすでにデータブロックがあるかどうかを判断する。もしデータブロックが存在する場合、ステップ218でデータブロックはバッファ33から取り込まれ、ホストプロセッサ23に転送される。もしデータブロックがまだ読み込まれていない場合、フローチャート110のプロセスは、プロセス210がバッファ33でデータが使用できるのを待つ間に、所望のブロックを読み始める。これらのステップは、要求されたデータの最後のブロックがブロック220で決められたホストプロセッサに転送されるまで、必要回数繰り返される。
プロセス210では、所望のデータブロックがバッファ33から読み込まれる時に、バッファ33のその部分を指すポインタは開放され得、その後プロセス110で光ディスクの読み込まれたデータブロックにより書き込まれる。本明細書中上記で詳述したように、本発明の１つの好ましい実施態様では、バッファ33は光ディスク100のほぼ全回転分のデータを保持することができる。例えば、バッファ33は少なくとも、並列して読み込まれるトラック数の倍数の単一トラックの一回転分のデータを保持するに十分な大きさである。
本発明の好適な実施態様例を記載したが、様々な変更および改変が本発明から逸脱することなく成され得ること、および添付の請求の範囲において、本発明の真の精神および範囲の内に入るそのような変更および改変の全てが包含されることが意図されることが当業者には明らかである。
【図１】
0004458555.tif 000005
【図２】
0004458555.tif 000006
【図３】
0004458555.tif 000007
【図４】
0004458555.tif 000008
【図５】
0004458555.tif 000009
【図６Ａ】
0004458555.tif 000010
【図６Ｂ】
0004458555.tif 000011
【図７】
0004458555.tif 000012
【図１０】
0004458555.tif 000013
【図８】
0004458555.tif 000014
【図９Ａ】
0004458555.tif 000015
【図９Ｂ】
0004458555.tif 000016
【図１１】
0004458555.tif 000017