(57)【特許請求の範囲】
【請求項１】
平板表示装置の検査工程で前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する検査装置と、
前記平板表示装置のパネル欠陥判定工程で前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定するパネル欠陥判定装置と、
前記平板表示装置のパネル欠陥補償データ記録工程で前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵するメモリ記録装置とを備え、
前記平板表示装置は、前記メモリに接続され、前記パネル欠陥位置に表示されるデータを前記補償データに変調するための補償回路を含み、
前記補償回路は、前記パネル欠陥位置に表示されるｍビットの赤、ｍビットの緑及びｍビットの青色のデータを、ｎビット（ｎはｍより大きな整数）の輝度（Ｙ）データとｎビットの色差（Ｕ、Ｖ）データへ変換し、前記ｎビットの輝度（Ｙ）データを前記補償データに増減して変調されたｎビットの輝度（Ｙ）データを発生し、前記変調されたｎビットの輝度（Ｙ）データと、前記色差（Ｕ、Ｖ）データを、ｍビットの変調された赤色データ、ｍビットの変調された緑色データ、及びｍビットの変調された青色データへ変換することを特徴とする平板表示装置の製造装置。
【請求項２】
前記補償データは、前記パネル欠陥位置を指示する位置データと、前記パネル欠陥位置に表示されるデータの階調別に異なって設定される階調別補償データとを含むことを特徴とする請求項１に記載の平板表示装置の製造装置。
【請求項３】
前記メモリはデータの更新ができる非揮発性メモリを含むことを特徴とする請求項１に記載の平板表示装置の製造装置。
【請求項４】
前記メモリは、ＥＥＰＲＯＭ及びＥＤＩＤ ＲＯＭのうち、何れか一つを含むことを特徴とする請求項３に記載の平板表示装置の製造装置。
【請求項５】
前記平板表示装置は、
複数のデータラインと複数のゲートラインが交差し、複数の液晶セルが配置される液晶表示パネルと、
前記補償データに変調されたデータを用いて、前記データラインを駆動するためのデータ駆動回路と、
前記ゲートラインにスキャンパルスを供給するためのゲート駆動回路と、
前記データ駆動回路及び前記ゲート駆動回路を制御し、前記補正データを前記データ駆動回路に供給するためのタイミングコントローラとを更に含み、
前記補償回路は前記タイミングコントローラに内蔵されることを特徴とする請求項１に記載の平板表示装置の製造装置。
【請求項６】
前記補償回路は、前記パネル欠陥位置に表示されるデータを前記補償データに増減することを特徴とする請求項１に記載の平板表示装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は平板表示装置に関し、特に製造工程中、パネル欠陥を電気的なデータに補償するようにした平板表示装置の製造方法及び装置に関する。
【背景技術】
【０００２】
最近の情報化社会において、表示素子は視覚情報の伝達媒体として、その重要性が常ならず強調されている。現在、主流を成している陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）またはブラウン管は重さと嵩が大きいという問題点がある。このような陰極線管の限界を乗り越えられる多種の平板表示素子（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）が開発されている。
【０００３】
平板表示装置には、液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）及び有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）等があり、これらの大部分が実用化され市販されている。
【０００４】
このような平板表示装置は、画像を示すための表示パネルを備え、このような表示パネルにはテスト過程でパネル欠陥またはむらが見つけられている。ここで、パネル欠陥またはむらというのは、表示画面上の輝度差を付き従う表示まだらである。このようなパネル欠陥は大体製造工程上発生し、その発生原因によって、点、線、帯、円、多角形等のような定型的な形状を有するか、または不定型的な形状を有する。このように多様な形状を有するパネル欠陥の例を図１ないし図３に示した。
【０００５】
図１は、不定型のパネル欠陥を示し、図２は、垂直の帯状のパネル欠陥、図３は、点状のパネル欠陥を示す。そのうち、垂直の帯状のパネル欠陥は、主に重複露光、レンズ収差などの原因により発生し、点状のパネル欠陥は、主に異物質などにより発生する。このようなパネル欠陥位置に表示される画像は、周辺の非欠陥領域に比べ、更に暗いか、または更に明るく示され、また、他の非欠陥領域に比べ、色差が異なるようになる。
【０００６】
このようなパネル欠陥は、その程度によって製品の不良につながることもあり、このような製品の不良は、収率を低下させる。また、このようなパネル欠陥が見つけられた製品が良品として出荷されるとしても、パネル欠陥により低下された画質は、製品の信頼度を低下させる。
【０００７】
従って、パネル欠陥を改善するために、多様な方法が提案されてきた。パネル欠陥を減らすために、現在までは主に工程技術の改善を通じてパネル欠陥を減らそうとして来た。しかし、工程技術を改善するとしても、パネル欠陥を減らすことはできたが、そのパネル欠陥を完全に除去することは不可能だった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の目的は、製造工程中、パネル欠陥を電気的なデータに補償するようにした平板表示装置の製造方法及び装置を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的の達成のため、本発明の実施の形態に係る平板表示装置の製造方法は、平板表示装置の検査工程で前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する段階と、前記平板表示装置のパネル欠陥判定工程で前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定する段階と、前記平板表示装置のパネル欠陥補償データ記録工程で前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵する段階とを含む。
【００１０】
本発明の実施の形態に係る平板表示装置の製造装置は、平板表示装置の検査工程において、前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する検査装置と、前記平板表示装置のパネル欠陥判定工程において、前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定するパネル欠陥判定装置と、前記平板表示装置のパネル欠陥補償データ記録工程において、前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵するメモリ記録装置とを備える。
【００１１】
前記補償データは、前記パネル欠陥位置の位置を指示する位置データと、前記パネル欠陥位置に表示されるデータの階調別に異なって設定される階調別補償データとを含む。
【００１２】
前記補償データは、赤色データを補償するためのＲ補償データ、 緑色データを補償するためのＧ補償データ及び青色データを補償するためのＢ補償データを含み、前記Ｒ補償データ、前記Ｇ補償データ及び前記Ｂ補償データは、同一な画素位置の同一階調で同一な値に設定されるか、同一な画素位置の同一階調で、前記Ｒ補償データ、前記Ｇ補償データ及び前記Ｂ補償データのうち、少なくとも一つの補償値が他の補償データと異なって設定される。
【００１３】
前記メモリはデータの更新ができる非揮発性メモリを含む。
【００１４】
前記メモリは、ＥＥＰＲＯＭ及びＥＤＩＤ ＲＯＭのうち、何れか一つを含む。
【００１５】
前記平板表示装置は、前記メモリに接続され、前記パネル欠陥位置に表示されるデータを前記補償データに変調するための補償回路を更に含む。
【００１６】
前記平板表示装置は、複数のデータラインと複数のゲートラインが交差し、複数の液晶セルが配置される液晶表示パネルと、前記補償データに変調されたデータを用いて、前記データラインを駆動するためのデータ駆動回路と、前記ゲートラインにスキャンパルスを供給するためのゲート駆動回路と、前記駆動回路を制御し、前記補正データを前記データ駆動回路に供給するためのタイミングコントローラとを更に含み、前記補償回路は前記タイミングコントローラに内蔵される。
【００１７】
前記補償回路は、前記パネル欠陥位置に表示されるデータを前記補償データに増減する。
【００１８】
前記補償回路は、前記パネル欠陥位置に表示されるｍビットの赤、ｍビットの緑、及びｍビットの青色のデータからｎビット（ｎはｍより大きな整数）の輝度情報と色差情報とを抽出し、前記ｎビットの輝度情報を前記補償データに増減して変調されたｎビットの輝度情報を発生し、前記変調されたｎビットの輝度情報と未変調された前記色差情報とを用いて、ｍビットの変調された赤色データ、ｍビットの変調された緑色データ及びｍビットの変調された青色データを発生する。
【００１９】
前記補償データは、前記パネル欠陥位置の位置別、前記パネル欠陥位置に表示されるデータの階調別に異なって設定される。
【００２０】
前記補償回路は、前記補償データを複数のフレーム期間に分散させ、前記パネル欠陥位置に表示されるデータを前記複数のフレーム期間に分散された補償データに増減させる。
【００２１】
前記補償回路は、前記補償データを隣接した画素に分散させ、前記パネル欠陥位置に表示されるデータを前記隣接した画素に分散された補償データに増減させる。
【００２２】
前記補償回路は、前記補償データを複数のフレーム期間及び隣接した画素に分散させ、前記パネル欠陥位置に表示されるデータを前記分散された補償データに増減させる。
【発明の効果】
【００２３】
本発明は製造工程中、パネル欠陥の大きさや形象とは関係なしに、電気的な補償データでパネル欠陥を補償することができることは勿論、パネル欠陥の輝度と色度とを細密に補償することもできる。
【発明を実施するための最良の形態】
【００２４】
前記目的以外、本発明の他の目的及び特徴は添付した図面を参照した実施の形態についての説明を通じて明らかになる。
【００２５】
以下、図４ないし図２１を参照して、本発明の好ましい実施の形態について説明する。
【００２６】
図４を参照すると、本発明の実施の形態に係る平板表示装置の製造方法は、上板及び下板をそれぞれ製作した後、上/下板をシーラント（Ｓｅａｌａｎｔ）やフリットガラス（Ｆｒｉｔ  ｇｌａｓｓ）で合着する。（Ｓ１、Ｓ２、Ｓ３）
【００２７】
続いて、本発明に係る平板表示装置の製造方法は、平板表示装置の検査工程において、上/下板が合着された平板表示装置に対して、各階調のテストデータを平板表示装置に印加してテスト画像を表示し、その画像に対して電気的な検査及び/または肉眼検査を通じてパネル欠陥、即ち、表示まだらに対して検査する。（Ｓ４）そして、本発明に係る平板表示装置の製造方法は、検査工程において、平板表示装置上にパネル欠陥が見つけられると（Ｓ５）、そのパネル欠陥が現れる位置とパネル欠陥の程度とを分析する。（Ｓ６）
【００２８】
そして、本発明に係る平板表示装置の製造方法は、Ｓ７及びＳ８の段階で、平板表示装置のパネル欠陥判定工程で、パネル欠陥位置データと階調領域別にパネル欠陥補償データとを定めた後、平板表示装置のパネル欠陥補償データ記録工程で、パネル欠陥位置データと階調領域別パネル欠陥補償データとを非揮発性メモリ、例えば、データの更新及び消去のできるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）またはＥＤＩＤ ＲＯＭ （Ｅｘｔｅｎｄｅｄ  Ｄｉｓｐｌａｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｄａｔａ  ＲＯＭ）に貯蔵する。パネル欠陥位置データと階調領域別パネル欠陥補償データはパネル欠陥の位置と程度とによって変化する。
【００２９】
そして、本発明に係る平板表示装置の製造方法は、ＥＥＰＲＯＭに貯蔵されたパネル欠陥位置データ及びパネル欠陥補償データを用いてデジタルビデオデータを変調し、変調されたデータを平板表示装置に供給する。
【００３０】
一方、Ｓ５の段階において、パネル欠陥の大きさ、個数及び程度が良品許容基準値の以下に発見されると、その平板表示装置は良品に判定され出荷される。（Ｓ９）
【００３１】
本発明に係る平板表示装置の製造方法に対して、アクティブマトリクスタイプの液晶表示素子を中心として詳細に説明すると次の通りである。  
【００３２】
本発明に係る液晶表示素子の製造方法は、基板洗浄、基板パターニング工程、配向膜形成/ラビング工程、基板合着/液晶注入工程、実装工程、検査工程、リペア（Ｒｅｐａｉｒ）工程等に分けられる。
【００３３】
基板洗浄工程で、液晶表示素子の基板の表面に汚れた異物質を洗浄液で除去するようになる。
【００３４】
基板パターニング工程で、上板（カラーフィルタ基板）のパターニングと下板（ＴＦＴ−アレイ基板）のパターニング工程に分けられる。上板の基板には、カラーフィルター、共通電極、ブラックマトリクス等が形成される。下板の基板には、データラインとゲートライン等の信号配線が形成され、データラインとゲートラインとの交差部にＴＦＴが形成され、ＴＦＴのソース電極に接続されるデータラインとゲートラインの間の画素領域に画素電極が形成される。
【００３５】
配向膜形成/ラビング工程で、上板と下板のそれぞれに配向膜を塗布し、その配向膜をラビング布等にラビングする。
【００３６】
基板合着/液晶注入工程で、シーラントを用いて上部基板と下部基板とを合着し、液晶注入口を通じて液晶とスペーサを注入した後、その液晶注入口を封止する工程が行われる。
【００３７】
実装工程で、ゲートドライブ集積回路及びデータドライブ集積回路等の集積回路が実装されたＴＣＰ（ＴａｐｅＣａｒｒｉｅｒ  Ｐａｃｋａｇｅ）を基板上のパッド部に接続させる。このようなドライブ集積回路は前述のＴＣＰを用いたＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式以外に、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式等に基板上に直接実装されることもできる。
【００３８】
検査工程は、下部基板に各種信号配線と画素電極が形成された後に行われる電気的検査と、基板合着/液晶注入工程の後に行われる電気的検査及び肉眼検査を含む。基板合着/液晶注入工程の後に行われる検査工程の検査の結果にパネル欠陥が見つけられると、そのパネル欠陥に対する位置データと補償データが定められ、その位置データと補償データはＥＥＰＲＯＭに貯蔵される。ここで、ＥＥＰＲＯＭは液晶表示装置の印刷回路ボードＰＣＢ上に実装される。印刷回路ボード上にはＥＥＰＲＯＭのデータを用いて入力デジタルビデオデータを変調するパネル欠陥補償回路と、パネル欠陥補償回路からのデータをデータ駆動回路に供給し、データ駆動回路とスキャン駆動回路の動作タイミングを制御するためのタイミングコントローラが共に実装される。パネル欠陥補償回路はタイミングコントローラに内臓可能である。最終良品に判定され出荷される液晶表示装置の駆動回路には、タイミングコントローラ、データ駆動回路及びスキャン駆動回路と共に、前記ＥＥＰＲＯＭ、前記パネル欠陥補償回路が含まれる。
【００３９】
図５は、本発明の実施の形態に係る平板表示装置の製造装置を示す図面である。
【００４０】
図５を参照すると、本発明の実施の形態に係る平板表示装置の製造装置は、平板表示装置１００のＥＥＰＲＯＭ５３に接続可能なＲＯＭ記録機５４、ＲＯＭ記録機５４に接続されたコンピューター５５、コンピューター５５に接続された検査装置６１を備える。
【００４１】
平板表示装置１００は、データライン５８とスキャンライン５９が交差され、画素がマトリクス状に配置される平板表示パネル６０、データライン５８にパネル欠陥が補償されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃを供給するデータ駆動回路５６、スキャンライン５９にスキャンパルスを順次供給するスキャン駆動回路５７、駆動回路５６、５７を制御するタイミングコントローラ５２を備える。このような平板表示装置１００は、液晶表示素子（ＬＣＤ）、電界放出表示素子（ＦＥＤ）、ブラズマディスプレイパネル（ＰＤＰ）及び有機発光ダイオード（ＯＬＥＤ）等に具現される。
【００４２】
タイミングコントローラ５２にはパネル欠陥補償回路５１が内蔵される。パネル欠陥補償回路５１はパネル欠陥位置に当たる入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに補償データを増減させ、そのデジタルビデオデータを変調する。このパネル欠陥補償回路５１についての詳細な説明は後術する。タイミングコントローラ５２はパネル欠陥補償回路５１により変調されたデジタルビデオデータＲｉ/Ｇｉ/Ｂｉと、非欠陥領域に当たって変調されなかったデジタルビデオデータＲｉ/Ｇｉ/Ｂｉとをデータ駆動回路５６に供給する。そして、タイミングコントローラ５２は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ、データイネーブル信号ＤＥを用いて、データ駆動回路５６の動作タイミングを制御するデータ駆動制御信号ＤＤＣとゲート駆動回路５７の動作タイミングを制御するゲート駆動制御信号ＧＤＣとを発生する。
【００４３】
データ駆動回路５６は、タイミングコントローラ５２から補償されたデジタルビデオデータＲｃ/Ｇｃ/Ｂｃを階調表現のできるアナログ電圧または電流に変換してデータライン５８に供給する。
【００４４】
スキャン駆動信号５７は、タイミングコントローラ５２の制御下でスキャンパルスをスキャンラインに順次印加して表示する画素の水平ラインを選択する。
【００４５】
検査装置６１は、駆動回路が平板表示パネル６０に接続されていない状態でデータライン５８にテストデータを供給し、スキャンライン５９にテストスキャンパルスを供給し、画像測定装置または肉眼で平板表示装置に表示された画像を検査する。この検査装置６１は、コンピューター５５の制御下で最低階調（またはピックブラック階調）から最高階調（またはピックホワイト階調）に一階調ずつテストデータの階調を増加させながら平板表示パネル６０上に表示されたテスト画像を検査する。テストデータは最少８ビット以上の解消度を有しなければならない。
【００４６】
コンピューター５５は、検査装置６１により測定された各階調別画素の輝度測定値の入力を受け、各画素の間の輝度差を算出し、他の画素より輝度差が存在する画素の位置をパネル欠陥領域であると判定し、そのパネル欠陥領域の位置データとそのパネル欠陥領域の輝度差を補償するための補償データとを算出する。そして、コンピューター５５は、算出されたパネル欠陥位置情報とパネル欠陥補償データをＲＯＭ記録機５４に供給する。このコンピューター５５は、工程条件の変化、適用モデル間の差異等のような理由によりパネル欠陥位置情報とパネル欠陥補償データの更新が必要になる場合、または運用者によりパネル欠陥位置情報とパネル欠陥補償データの更新データが入力されると、Ｉ２Ｃ等の通信標準プロトコールを用いてＲＯＭ記録機５４に更新データを伝送してＲＯＭ記録機５４にＥＥＰＲＯＭ５３に貯蔵されたパネル欠陥位置データとパネル欠陥補償データとを更新させる。
【００４７】
ＲＯＭ記録機５４は、コンピューター５５からのパネル欠陥位置データＰＤとパネル欠陥補償データＣＤをＥＥＰＲＯＭ５３に供給する。ここで、ＲＯＭ記録機５４はユーザーコネクタを通じてＥＥＰＲＯＭ５３にパネル欠陥補償データを伝送することができる。ユーザーコネクタを通じてパネル欠陥補償データは直列に伝送され、また、ユーザーコネクタを通じて直列クロック（Ｓｅｒｉａｌ  Ｃｌｏｃｋ）と電源接地電源等がＥＥＰＲＯＭ５３に伝送される。
【００４８】
一方、 ＥＥＰＲＯＭ５３の代り、ＥＤＩＤ  ＲＯＭにパネル欠陥補償データを伝送し、ＥＤＩＤ  ＲＯＭはそのパネル欠陥補償データを別途の貯蔵空間に貯蔵することもできる。ＥＤＩＤ  ＲＯＭにはパネル欠陥補償データの外に、モニタ情報データとして販売者/生産者職別情報（ＩＤ）及び基本表示素子の変数及び特性等が貯蔵されてある。ＥＥＰＲＯＭ５３の代り、ＥＤＩＤ  ＲＯＭにパネル欠陥補償データを貯蔵する場合、ＲＯＭ記録機５４はＤＤＣ（Ｄａｔａ  Ｄｉｓｐｌａｙ  Ｃｈａｎｎｅｌ）を通じてパネル欠陥補償データを伝送する。従って、ＥＤＩＤ  ＲＯＭを使用する場合にはＥＥＰＲＯＭ５３とユーザーコネクタが除去される可能性があるため、それ程追加開発費が低減される効果がある。以下、パネル欠陥補償データが貯蔵されるメモリはＥＥＰＲＯＭ５３に仮定して説明する。勿論、以下の実施の形態の説明において、ＥＥＰＲＯＭ５３とユーザーコネクタはＥＤＩＤ  ＲＯＭとＤＤＣに代えられる。
【００４９】
ＥＥＰＲＯＭ５３に貯蔵される補償データはパネル欠陥の位置によって輝度または色値の不均一の程度が異なるため、位置別に最適化されるべきであり、また、図６のようなガンマ特性を考慮して、各階調別に最適化されるべきである。従って、補償データはＲ、Ｇ、Ｂそれぞれで各階調別に設定されるか、図６において、複数の階調を含む階調区間（Ａ、Ｂ、Ｃ、Ｄ）別に設定されることができる。例えば、補償データは「パネル欠陥１」の位置で「＋１」、「パネル欠陥２」の位置で「−１」、「パネル欠陥３」の位置で「０」等に、位置別に最適化された値に設定され、また、「階調区間Ａ」で「０」、「階調区間Ｂ」で「０」、「階調区間Ｃ」で「１」、「階調区間Ｄ」で「１」等に、階調区間別に最適化された値に設定されることができる。従って、補償データは同一なパネル欠陥位置で階調別に異になる可能性があり、また、同一な階調でパネル欠陥位置別に異になる可能性もある。このような補償データは輝度補正の場合、一つのピクセル（画素）のＲ、Ｇ、Ｂデータのそれぞれで同一な値に設定され、Ｒ、Ｇ、Ｂサブピクセルを含んだ一つのピクセル単位に設定される。更に、補償データは色差補正の場合、Ｒ、Ｇ、Ｂデータのそれぞれで異なって設定される。例えば、特定パネル欠陥位置で、赤色が非欠陥位置でより更に目立つと、Ｒ補償値はＧ、Ｂ補償値より更に小さくなる。
【００５０】
ＥＥＰＲＯＭ５３は、パネル欠陥位置データＰＤとパネル欠陥補償データＣＤ、そして階調領域情報（図６において、Ａ、Ｂ、Ｃ、Ｄの区間）をルックアップテーブル（Ｌｏｏｋ−ｕｐ  ｔａｂｌｅ）の形態に貯蔵し、タイミングコントローラ５２に内蔵されたパネル欠陥補償回路５１からのアドレス制御信号に応じて、該当アドレスからパネル欠陥位置データＰＤとパネル欠陥補償データＣＤとをパネル欠陥補償回路５１に供給する。   
【００５１】
図７ないし図９は、パネル欠陥補償回路５１の第１の実施の形態とその動作を説明するための図面である。
【００５２】
図７を参照すると、パネル欠陥補償回路５１は、位置判断部７１、階調判断部７２Ｒ、７２Ｇ、７２Ｂ、アドレス生成部７３Ｒ、７３Ｇ、７３Ｂ及び演算機７４Ｒ、７４Ｇ、７４Ｂを備える。そして、ＥＥＰＲＯＭ５３は、赤Ｒ、緑Ｇ、青Ｂ別にパネル欠陥補償データＣＤとそのパネル欠陥位置データＰＤとを貯蔵する第１ないし第３のＥＥＰＲＯＭ５３Ｒ、５３Ｇ、５３Ｂを含む。
【００５３】
第１ないし第３のＥＥＰＲＯＭ５３に貯蔵されたデータは色補正やサブ画素単位にパネル欠陥が補償される場合に、同一位置と同一階調でＥＥＰＲＯＭ別に異なって設定される一方、輝度補正や赤、緑及び青の三つのサブ画素を含んだ画素単位にパネル欠陥が補償される場合、同一位置と同一階調でＥＥＰＲＯＭのそれぞれで同一に設定される。
【００５４】
位置判断部７１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。
【００５５】
階調判断部７２Ｒ、７２Ｇ、７２Ｂは、赤Ｒ、緑Ｇ、青Ｂの入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。
【００５６】
アドレス生成部７３Ｒ、７３Ｇ、７３Ｂは、ＥＥＰＲＯＭ５３Ｒ、５３Ｇ、５３Ｂのパネル欠陥位置データＰＤを参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置においてのパネル欠陥補償データＣＤを読み出すためのリードアドレス（Ｒｅａｄ  Ａｄｄｒｅｓｓ）を生成し、ＥＥＰＲＯＭ５３Ｒ、５３Ｇ、５３Ｂに供給する。
【００５７】
アドレスに応じてＥＥＰＲＯＭ５３Ｒ、５３Ｇ、５３Ｂから出力されるパネル欠陥補償データＣＤは演算機７４Ｒ、７４Ｇ、７４Ｂに供給される。
【００５８】
演算機７４Ｒ、７４Ｇ、７４Ｂは、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉにパネル欠陥補償データＣＤを加算または減算し、パネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調する。ここで、演算機７４Ｒ、７４Ｇ、７４Ｂは加算機、減算機の外にも入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉにパネル欠陥補償データＣＤを掛け算または割り算する掛け算機または割り算機を含むこともできる。
【００５９】
このようなパネル欠陥補償回路５１によるパネル欠陥補償結果の一例としては、図８のように、Ｒ補償データ、Ｇ補償データ及びＢ補償データが同一に「１」に設定され、非欠陥位置より１階調低いパネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を各色で同一に１ずつ増加させ、パネル欠陥位置の輝度を補償することができる。更に、パネル欠陥補償回路５１によるパネル欠陥補償結果の外の例としては、図９のように、Ｒ補償データは「１」に、Ｇ及びＢ補償データは「０」に設定され、非欠陥位置より赤色の純度が低いパネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの色差を補償することもできる。
【００６０】
平板表示パネル６０の一画素は、図１０Ａのように、赤Ｒ、緑Ｇ、青Ｂの三つのサブ画素を含むことができるが、図１０Ｂのように、赤Ｒ、緑Ｇ、青Ｂ及び白Ｗの四つのサブ画素を含むこともできる。
【００６１】
図１０Ｂのような画素配置において、パネル欠陥位置の白色データＷｉを変調するために、本発明の第２の実施の形態に係るパネル欠陥補償回路５１は、図１１のように、階調判断部７２Ｗ、アドレス生成部７３Ｗ及び演算機７４Ｗを更に備える。そして、ＥＥＰＲＯＭ５３はパネル欠陥位置においての白色データに対する補償データがルックアップテーブルの形態に貯蔵される第３のＥＥＰＲＯＭ５３Ｗを更に備える。このように白色データＷｉを補償するようになると、パネル欠陥位置においての輝度補償が更に容易くなれる。一方、白色データＷｉは、赤、緑及び青色の入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変数として算出される輝度情報Ｙから定められる。
【００６２】
図１２は、本発明の第３の実施の形態に係るパネル欠陥補償回路５１とＥＥＰＲＯＭ５３Ｙを示す図面である。
【００６３】
図１２を参照すると、本発明に係るパネル欠陥補償回路５１は、ＲＧＢ  −  ＹＵＶ変換機１２０、位置判断部１２１、階調判断部１２２、アドレス生成部１２３、演算機１２４及びＹＵＶ − ＲＧＢ変換機１２５を備える。そして、ＥＥＰＲＯＭ５３Ｙはパネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの輝度情報Ｙｉを微細に変調するための位置別、階調別パネル欠陥輝度補償データが貯蔵される。
【００６４】
ＲＧＢ  −  ＹＵＶ変換機１２０は、ｍ/ｍ/ｍビットのＲ/Ｇ/Ｂデータを有する入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変数とする下記の数式１ないし数式３を用いて、ｎ/ｎ/ｎ（ｎはｍより大きな整数）ビットの輝度情報Ｙｉと色差情報ＵｉＶｉとを算出する。
［数式１］   
Ｙｉ＝０．２９９Ｒｉ＋０．５８７Ｇｉ＋０．１１４Ｂｉ
［数式２］   
Ｕｉ＝−０．１４７Ｒｉ−０．２８９Ｇｉ＋０．４３６Ｂｉ＝０．４９２（Ｂｉ−Ｙ）
［数式３］
Ｖｉ＝０．６１５Ｒｉ−０．５１５Ｇｉ− ０．１００Ｂｉ＝０．８７７（Ｒｉ−Ｙ）  
【００６５】
位置判断部１２１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。
【００６６】
階調判断部１２２は、ＲＧＢ ｔｏ ＹＵＶ変換機１２０からの輝度情報Ｙｉに基づいて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。
【００６７】
アドレス生成部１２７は、ＥＥＰＲＯＭ５３Ｙのパネル欠陥位置データを参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置でのパネル欠陥輝度補償データを読み出すためのリードアドレスを生成してＥＥＰＲＯＭ５３Ｙに供給する。
【００６８】
アドレスに応じてＥＥＰＲＯＭ５３Ｙから出力されるパネル欠陥輝度補償データは演算機１２４に供給される。
【００６９】
演算機１２４は、ＲＧＢ − ＹＵＶ変換機１２０からのｎビット輝度情報ＹｉにＥＥＰＲＯＭ５３Ｙからのパネル欠陥輝度補償データを加算または減算し、パネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの輝度を変調する。ここで、演算機１２４は、加算機、減算機の外にもｎビット輝度情報Ｙｉにパネル欠陥輝度補償データを掛け算または割り算する掛け算機または割り算機を含むこともできる。
【００７０】
このように、演算機１２４により変調された輝度情報Ｙｃは拡張されたｎビットの輝度情報Ｙｉを増減させるため、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの輝度を小数部まで微細に調整することができる。
【００７１】
ＹＵＶ − ＲＧＢ変換機１２５は、演算機１２４により変調された輝度情報ＹｃとＲＧＢ ｔｏ ＹＵＶ変換機１２０からの色差情報ＵｉＶｉを変数とする下記の数式４ないし数式６を用いて、ｍ/ｍ/ｍビットの変調されたデータＲｃ/Ｇｃ/Ｂｃを算出する
［数式４］ 
Ｒ＝Ｙｃ＋１．１４０Ｖｉ  
［数式５］   
Ｇ＝Ｙｃ−０．３９５Ｕｉ−０．５８１Ｖｉ
［数式６］   
Ｂ＝Ｙｃ＋２．０３２Ｕｉ
【００７２】
このように、本発明の第３の実施の形態に係るパネル欠陥補償回路は、人の目が色差よりは輝度差に敏感であるといることに着眼し、パネル欠陥位置に表示されるＲ/Ｇ/Ｂビデオデータを輝度成分と色差成分に変換し、このうち、輝度情報を含むＹデータのビット数を拡張してパネル欠陥位置の輝度を調節することにより、平板表示装置のパネル欠陥位置から輝度の微細な調節を可能にする。
【００７３】
本発明の第４ないし第６の実施の形態に係るパネル欠陥補償回路５１は、微細に画質を調整する方法として知られているフレームレートコントロール（Ｆｒａｍｅ  ｒａｔｅ  ｃｏｎｔｒｏｌ：ＦＲＣ）とディザリング（Ｄｉｔｈｅｒｉｎｇ）とを用いてパネル欠陥位置に表示されるデータを微細に調整する。
【００７４】
フレームレートコントロールとディザリング方法について、図１３ないし図１５を参照して説明する。
【００７５】
フレームコントロールは、「０」階調と１階調が４つのフレームの間に順次表示される一つの画素を仮定する場合、図１３の（Ａ）のように、その画素が三つのフレームの間に０階調を表示する一方、残りの一つのフレームの間に１階調を表示すると、観察者は網膜の積分効果によって４つのフレームの間に１/４階調を感じる。反面、図１３の（Ｂ）のように、同一画素が二つのフレームの間に０階調を表示する一方、残りの２つのフレームの間に１階調を表示すると、観察者は網膜の積分効果によって４つのフレームの間に１/２階調を感じ、図１３の（Ｃ）のように、同一画素が１つのフレームの間に０階調を表示する一方、残りの３つのフレームの間に１階調を表示すると、観察者は網膜の積分効果によって４つのフレームの間に３/４階調を感じる。
【００７６】
ディザリング方法は、４つの画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）を含んだ単位画素ウィンドウを仮定する場合、図１４の（Ａ）のように、その単位画素ウィンドウ内で３つの画素（Ｐ１、Ｐ２、Ｐ３）が０階調を表示し、残りの一つの画素（Ｐ２）が１階調を表示すると、該当フレーム期間の間、観察者は単位画素ウィンドウから１/４階調を感じる。反面、図１４の（Ｂ）のように、単位画素ウィンドウ内で２つの画素（Ｐ１、Ｐ４）が０階調を表示し、残りの二つの画素（Ｐ２、Ｐ３）が１階調を表示すると、該当フレーム期間の間、観察者は単位画素ウィンドウから１/２階調を感じ、図１４の（Ｃ）のように、単位画素ウィンドウ内で一つの画素（Ｐ１）が０階調を表示し、残りの３つの画素（Ｐ２、Ｐ３、Ｐ４）が１階調を表示すると、該当フレーム期間の間、観察者が単位画素ウィンドウから３/４階調を感じる。
【００７７】
本発明では、フレームレートコントロールとディザリングそれぞれを用いるだけでなく、フレームレートコントロールから発生されるフリッカー現象とディザリングから発生される解像度の低下を低減させるために、図１５のように、フレームレートコントロールとディザリングを混用し、パネル欠陥位置においてのデータを微細に調整する。
【００７８】
図１５を参照すると、４つの画素（Ｐ１、Ｐ２、Ｐ３、Ｐ４）を含んだ単位画素ウィンドウを４つのフレームの間に順次表示する場合を仮定すると、図１５のＡのように、単位画素ウィンドウが４つのフレームの間に１階調が表示される一つの画素をフレーム毎に異にしながら１/４階調を表示すると、観察者はフリッカーと解像度の低下を殆ど感じなく、４つのフレームの間に単位画素ウィンドウの階調を１/４階調に感じる。反面、図１５の（Ｂ）、（Ｃ）のように、単位画素ウィンドウが四つのフレームの間に１階調が表示される二つまたは三つの画素をフレーム毎に異にしながら１/２階調または３/４階調を表示すると、観察者はフリッカーと解像度の低下を殆ど感じなく、四つのフレームの間に単位画素ウィンドウの階調を１/２階調または３/４階調に感じる。
【００７９】
本発明において、フレームレートコントロールのフレーム数やディザリングにおいての単位画素ウィンドウが含まれた画素数は必要に応じて多様に調整できる。
【００８０】
図１６は、本発明の第４の実施の形態に係るパネル欠陥補償回路５１とＥＥＰＲＯＭ５３を示す図面である。
【００８１】
図１６を参照すると、パネル欠陥補償回路５１は、位置判断部１６１、階調判断部１６２Ｒ、１６２Ｇ、１６２Ｂ、アドレス生成部１６３Ｒ、１６３Ｇ、１６３Ｂ及びＦＲＣ制御機１６４Ｒ、１６４Ｇ、１６４Ｂを備える。そして、ＥＥＰＲＯＭ５３は、赤Ｒ、緑Ｇ、青Ｂ別にパネル欠陥補償データＣＤとそのパネル欠陥位置データＰＤを貯蔵する第１ないし第３のＥＥＰＲＯＭ５３ＦＲ、５３ＦＧ、５３ＦＢを含む。
【００８２】
位置判断部１６１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。
【００８３】
階調判断部１６２Ｒ、１６２Ｇ、１６２Ｂは赤Ｒ、緑Ｇ、青Ｂの入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。
【００８４】
アドレス生成部１６３Ｒ、１６３Ｇ、１６３ＢはＥＥＰＲＯＭ５３Ｒ、５３Ｇ、５３Ｂのパネル欠陥位置データＰＤを参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置においてのパネル欠陥補償データＣＤを読み出すためのリードアドレスを生成し、ＥＥＰＲＯＭ５３ＦＲ、５３ＦＧ、５３ＦＢに供給する。
【００８５】
アドレスに応じてＥＥＰＲＯＭ５３ＦＲ、５３ＦＧ、５３ＦＢから出力されるパネル欠陥補償データＣＤはＦＲＣ制御機１６４Ｒ、１６４Ｇ、１６４Ｂに供給される。
【００８６】
ＦＲＣ制御機１６４Ｒ、１６４Ｇ、１６４Ｂは入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉにＥＰＲＯＭ５３ＦＲ、５３ＦＧ、５３ＦＢからのパネル欠陥補償データＣＤを加算してパネル欠陥位置に表示されるデータを変調し、図１３のように、パネル欠陥補償値に応じてパネル欠陥補償データＣＤが増減されるフレームの個数とフレームの順序を異にし、パネル欠陥補償データＣＤを複数のフレームに分散させる。例えば、パネル欠陥位置に補償される補償値に設定されるパネル欠陥補償データＣＤが０．５階調であると、ＦＲＣ制御機１６４Ｒ、１６４Ｇ、１６４Ｂは四つのフレームのうち、二つのフレームの期間の間に該当パネル欠陥位置画素のデータに「１」階調を加算し、パネル欠陥位置に表示されるデータＲｉ/Ｇｉ/Ｂｉのパネル欠陥の程度０．５階調を補償する。このようなＦＲＣ制御機１６４Ｒ、１６４Ｇ、１６４Ｂは、図１７のような回路構成を有する。
【００８７】
図１７は、赤色データを補正するための第１のＦＲＣ制御機１６４Ｒを詳細に示す図面である。一方、第２及び第３のＦＲＣ制御機 １６４Ｇ、１６４Ｂは第１のＦＲＣ制御機１６４Ｒと実質的に同一な回路構成を有する。
【００８８】
図１７を参照すると、第１ＦＲＣ制御機１６４Ｒは補償値判定部１７１、フレーム数感知部１７２及び演算機１７３を備える。
【００８９】
補償値判定部１７１はＲ補償値を判定し、その補償値をフレーム数に応じて割られた値にＦＲＣデータＦＤを発生する。例えば、四つのフレームをＦＲＣの一フレームグループにする場合、Ｒパネル欠陥補償データ「００」は０階調、Ｒパネル欠陥補償データ「０１」は１/４階調、Ｒパネル欠陥補償データ「１０」は１/２階調、「１１」は３/４階調に対する補償値として認識するように予め設定されたことなら、補償値判定部１７１はＲパネル欠陥補償データ「０１」を該当パネル欠陥位置データの表示階調に１/４階調を加算するデータに判定する。このように、Ｒパネル欠陥補償データの階調が判定されると、補償値判定部１７１は該当パネル欠陥位置に供給される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉに１/４階調を補償するために、図１３のＡに示すように、第１ないし第４のフレームのうち、いずれか一つのフレームに１階調が加算されるように、加算される一フレーム期間に「１」のＦＲＣデータＦＤを発生し、残りの３つのフレームの期間の間に「０」のＦＲＣデータＦＤを発生する。
【００９０】
フレーム数感知部１７２は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を用いてフレーム数を感知する。例えば、フレーム数感知部１７２は垂直同期信号Ｖｓｙｎｃをカウントしてフレーム数を感知することができる。
【００９１】
演算機１７３は入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをＦＲＣデータ（ＦＤ）に増減して補正されたデジタルビデオデータＲｃを発生する。
【００９２】
本発明の第３の実施の形態に係るパネル欠陥補償回路５１とＥＥＰＲＯＭ５３は、入力Ｒ、Ｇ、Ｂデジタルビデオデータがそれぞれ８ビットであり、四つのフレーム期間を１フレームグループにして補償値を時間的分散させることであると仮定する場合、１０２１階調に細分化してパネル欠陥位置に表示されるデータを細密に補正することができる。
【００９３】
図１８は、本発明の第５の実施の形態に係るパネル欠陥補償回路５１とＥＥＰＲＯＭ５３を示す図面である。
【００９４】
図１８を参照すると、パネル欠陥補償回路５１は位置判断部１８１、階調判断部１８２Ｒ、１８２Ｇ、１８２Ｂ、アドレス生成部１８３Ｒ、１８３Ｇ、１８３Ｂ及びディザリング制御機１８４Ｒ、１８４Ｇ、１８４Ｂを備える。そして、ＥＥＰＲＯＭ５３は、赤Ｒ、緑Ｇ、青Ｂ別にパネル欠陥補償データＣＤとそのパネル欠陥位置データＰＤを貯蔵する第１ないし第３のＥＥＰＲＯＭ５３ＤＲ、５３ＤＧ、５３ＤＢを含む。
【００９５】
位置判断部１８１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクラックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。
【００９６】
階調判断部１８２Ｒ、１８２Ｇ、１８２Ｂは赤Ｒ、緑Ｇ、青Ｂの入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。
【００９７】
アドレス生成部１８３Ｒ、１８３Ｇ、１８３ＢはＥＥＰＲＯＭ５３ＤＲ、５３ＤＧ、５３ＤＢのパネル欠陥位置データＰＤを参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置においてのパネル欠陥補償データＣＤを読み出すためのリードアドレスを生成し、ＥＥＰＲＯＭ５３ＤＲ、５３ＤＧ、５３ＤＢに供給する。
【００９８】
アドレスに応じてＥＥＰＲＯＭ５３ＤＲ、５３ＤＧ、５３ＤＢから出力されるパネル欠陥補償データＣＤはディザリング制御機１８４Ｒ、１８４Ｇ、１８４Ｂに供給される。
【００９９】
ディザリング制御機１８４Ｒ、１８４Ｇ、１８４ＢはＥＥＰＲＯＭ５３ＤＲ、５３ＤＧ、５３ＤＢからのパネル欠陥補償データＣＤを複数の画素を含んだ単位画素ウィンドウの各画素に分散し、パネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調する。
【０１００】
図１９は、赤色データを補正するための第１のディザリング制御機１８４Ｒを詳細に示す図面である。一方、第２及び第３のディザリング制御機１８４Ｇ、１８４Ｂは第１のディザリング制御機１８４Ｒと実質的に同一な回路構成を有する。
【０１０１】
図１９を参照すると、第１のディザリング制御機１８４Ｒは補償値判定部１９１、画素位置感知部１９２及び演算機１９３を備える。
【０１０２】
補償値判定部１９１はＲ補償値を判定し、その補償値を単位画素ウィンドウ内に含まれた画素に分散される値にディザリングデータＤＤを発生する。この補償値判定部１９１には、Ｒ補償値に応じてディザリングデータＤＤが自動出力されるようにプログラミングされてある。例えば、補償値判定部１９１は２進データに表現されるＲ補償値が「００」であると単位画素ウィンドウの補償値を１/４階調に、Ｒ補償値が「１０」であると１/２階調に、Ｒ補償値が「１１」であると３/４階調にディザ補償値を認識するように予めプログラミングされてある。従って、補償値判定部１９１は単位画素ウィンドウに四つの画素が含まれてあり、Ｒ補償値が「０１」であるとその単位画素ウィンドウ内の一画素位置で「１」をディザリングデータＤＤに発生する反面、残りの三つの画素位置で「０」をディザリングデータＤＤに発生する。このようなディザリングデータＤＤが演算機１３２により図１４のように、入力デジタルビデオデータに単位画素ウィンドウ内の画素位置別に増減される。
【０１０３】
画素位置感知部１９２は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を用いて画素位置を感知する。例えば、画素位置感知部１９２は水平同期信号ＨｓｙｎｃとドットクロックＤＣＬＫをカウントして画素位置を感知することができる。
【０１０４】
演算機１７３は入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをディザリングデータＤＤに増減して補正されたデジタルビデオデータＲｃを発生する。
【０１０５】
本発明の第４の実施の形態に係るパネル欠陥補償回路５１とＥＥＰＲＯＭ５３は、単位画素ウィンドウを四つの画素に構成すると仮定する場合、Ｒ、Ｇ、Ｂそれぞれに対して１０２１階調に細分化された補償値にパネル欠陥位置に表示されるデータを微細に調整することができる。
【０１０６】
図２０は、本発明の第６の実施の形態に係るパネル欠陥補償回路５１とＥＥＰＲＯＭ５３を示す図面である。
【０１０７】
図２０を参照すると、パネル欠陥補償回路５１は位置判断部２０１、階調判断部２０２Ｒ、２０２Ｇ、２０２Ｂ、アドレス生成部２０３Ｒ、２０３Ｇ、２０３Ｂ及びＦＲＣ＆ディザリング制御機２０４Ｒ、２０４Ｇ、２０４Ｂを備える。そして、ＥＥＰＲＯＭ５３は、赤Ｒ、緑Ｇ、青Ｂ別にパネル欠陥補償データＣＤとそのパネル欠陥位置データＰＤを貯蔵する第１ないし第３のＥＥＰＲＯＭ５３ＦＤＲ、５３ＦＤＧ、５３ＦＤＢを含む。
【０１０８】
位置判断部２０１は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを用いて入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置を判断する。
【０１０９】
階調判断部２０２Ｒ、２０２Ｇ、２０２Ｂは赤Ｒ、緑Ｇ、青Ｂの入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの階調を分析する。
【０１１０】
アドレス生成部２０３Ｒ、２０３Ｇ、２０３ＢはＥＥＰＲＯＭ５３ＦＤＲ、５３ＦＤＧ、５３ＦＤＢのパネル欠陥位置データＰＤを参照して、入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置においてのパネル欠陥補償データＣＤを読み出すためのリードアドレスを生成し、ＥＥＰＲＯＭ５３ＦＤＲ、５３ＦＤＧ、５３ＦＤＢに供給する。
【０１１１】
フレームレートコントロール（ＦＲＣ）＆ディザリング制御機２０４Ｒ、２０４Ｇ、２０４ＢはＥＥＰＲＯＭ５３ＦＤＲ、５３ＦＤＧ、５３ＦＤＢからのパネル欠陥補償データＣＤを複数の画素を含んだ単位画素ウィンドウの各画素に分散し、また、パネル欠陥補償データＣＤを複数のフレーム期間に分散させ、パネル欠陥位置に表示される入力デジタルビデオデータＲｉ/Ｇｉ/Ｂｉを変調する。
【０１１２】
図２１は、赤色データを補正するための第１のＦＲＣ＆ディザリング制御機２０４Ｒを詳細に示す図面である。一方、第２及び第３のＦＲＣ＆ディザリング制御機２０４Ｇ、２０４Ｂは第１のＦＲＣ＆ディザリング制御機２０４Ｒと実質的に同一な回路構成を有する。
【０１１３】
図２１を参照すると、第１のＦＲＣ＆ディザリング制御機２０４Ｒは補償値判定部２１１、フレーム数感知部２２３、画素位置感知部２２４及び演算機２２２を備える。
【０１１４】
補償値判定部２２１はＲ補償値を判定し、その補償値を単位画素ウィンド内に含まれた画素と複数のフレーム期間の間に分散される値にＦＲＣ＆ディザリングデータＦＤＤを発生する。この補償値判定部２２１には、Ｒ補償値に応じてＦＲＣ＆ディザリングデータＦＤＤが自動出力されるようにプログラミングされてある。例えば、補償値判定部２１１はＲパネル欠陥補償データが「００」であると０階調、「０１」であると１/４階調、「１０」であると１/２階調、「１１」であると３/４階調に対する補償値に認識するように予めプログラミングされてある。Ｒパネル欠陥補償データが「０１」であり、４つのフレーム期間をＦＲＣフレームグループとし、４つの画素をディザリングの単位画素ウィンドーに構成すると仮定する場合、補償値判定部２２１は図１５のように、４つのフレーム期間の間に単位画素ウィンドウ内で、一つの画素位置で「１」をＦＲＣ＆ディザリングデータＦＤＤに発生し、残りの三つの画素位置で「０」をＦＲＣ＆ディザリングデータＦＤＤに発生し、「１」が発生される画素の位置を毎フレーム変更させる。
【０１１５】
フレーム数感知部２２３は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を用いてフレーム数を感知する。例えば、フレーム数感知部２２３は垂直同期信号Ｖｓｙｎｃをカウントしてフレーム数を感知することができる。
【０１１６】
画素位置感知部２２４は、垂直/水平同期信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ドットクラックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を用いて画素位置を感知する。例えば、画素位置感知部１９２は水平同期信号ＨｓｙｎｃとドットクロックＤＣＬＫをカウントして画素位置を感知することができる。
【０１１７】
演算機１１１は入力デジタルビデオデータＲｉ/Ｇｉ/ＢｉをＦＲＣ＆ディザリングデータＦＤＤに増減して補正されたデジタルビデオデータＲｃを発生する。
【０１１８】
本発明の第５の実施の形態に係るパネル欠陥補償回路５１とＥＥＰＲＯＭ５３は、単位画素ウィンドウを四つの画素に構成し、４つのフレーム期間を一つのＦＲＣフレームグループであると仮定する場合、Ｒ、Ｇ、Ｂそれぞれに対してフリッカーと解像度の低下が殆どなしに、１０２１階調に細分化された補償値にパネル欠陥位置に表示されるデータを微細に調整することができる。
【０１１９】
前述のように、本発明に係る平板表示装置の製造方法及び装置は、製造工程中、パネル欠陥の大きさや形象とは関係なしに、電気的な補償データにパネル欠陥を補償することができることは勿論、パネル欠陥の輝度と色度を細密に補償することもできる。
【０１２０】
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。
【図面の簡単な説明】
【０１２１】
【図１】不定型パネル欠陥の一例を示す図面である。
【図２】帯のパネル欠陥の一例を示す図面である。
【図３】点のパネル欠陥の一例を示す図面である。
【図４】本発明の実施の形態に係る平板表示装置の製造方法を段階的に示すフロー図である。
【図５】本発明の実施の形態に係る平板表示装置、検査装置、パネル欠陥補償装置を示すブロック図である。
【図６】パネル欠陥補償データが階調別、階調区間別に分けられ設定される例のガンマ補正カーブを示す図面である。
【図７】本発明の第１の実施の形態に係るパネル欠陥補償回路を示すブロック図である。
【図８】図７に示すパネル欠陥補償回路のパネル欠陥補償結果の例を示す図面である。
【図９】図７に示すパネル欠陥補償回路のパネル欠陥補償結果の例を示す図面である。
【図１０Ａ】画素配置の二つの例を示す図面である。
【図１０Ｂ】画素配置の二つの例を示す図面である。
【図１１】本発明の第２の実施の形態に係るパネル欠陥補償回路を示すブロック図である。
【図１２】本発明の第３の実施の形態に係るパネル欠陥補償回路を示すブロック図である。
【図１３】フレームレートコントロールの一例を示す図面である。
【図１４】ディザリングの一例を示す図面である。
【図１５】フレームレートコントロール＆ディザリングの一例を示す図面である。
【図１６】本発明の第４の実施の形態に係るパネル欠陥補償回路を示すブロック図である。
【図１７】図１６に示す第１のＦＲＣ制御機を詳細に示すブロック図である。
【図１８】本発明の第５の実施の形態に係るパネル欠陥補償回路を示すブロック図である。
【図１９】図１８に示す第１のディザリング制御機を詳細に示すブロック図である。
【図２０】本発明の第６の実施の形態に係るパネル欠陥補償回路を示すブロック図である。
【図２１】図２０に示す第１のＦＲＣ＆ディザリング制御機を詳細に示すブロック図である。
【符号の説明】
【０１２２】
５１：パネル欠陥補償回路
５２：タイミングコントローラ
５４：ＲＯＭ記録機
５５：コンピューター
５６：データ駆動回路
５７：スキャン駆動回路
５８：データライン
５９：スキャンライン
６０：平板表示パネル
６１：検査装置
７１、１２１、１６１、１８１、２０１：位置判断部
５３、５３Ｒ、５３Ｇ、５３Ｂ、５３Ｙ、５３ＦＲ、５３ＦＧ、５３ＦＢ、５３ＤＲ、５３ＤＧ、５３ＤＢ、５３ＦＤＲ、５３ＦＤＧ、５３ＦＤＢ：ＥＥＰＲＯＭまたはＥＤＩＤ ＲＯＭ
７２Ｒ、７２Ｇ、７２Ｂ、１２２、１６２Ｒ、１６２Ｇ、１６２Ｂ、１８２Ｒ、１８２Ｇ、１８２Ｂ、２０２Ｒ、２０２Ｇ、２０２Ｂ：階調判断部
７３Ｒ、７３Ｇ、７３Ｂ、１２３、１６３Ｒ、１６３Ｇ、１６３Ｂ、１８３Ｒ、１８３Ｇ、１８３Ｂ、２０３Ｒ、２０３Ｇ、２０３Ｂ：アドレス生成部
７４Ｒ、７４Ｇ、７４Ｂ、１２４、１７３、１９３、２２２：演算機
１２０：ＲＧＢ − ＹＵＶ変換機
１２５：ＹＵＶ − ＲＧＢ変換機
１６４Ｒ、１６４Ｇ、１６４Ｂ：ＦＲＣ制御機
１７１、１９１、２１１：補償値判定部
１７２、２２３：フレーム数感知部
１８４Ｒ、１８４Ｇ、１８４Ｂ：ディザリング制御機
１９２、２２４：画素位置感知部
２０４Ｒ、２０４Ｇ、２０４Ｂ：ＦＲＣ＆ディザリング制御機
【図４】
0004555260.tif 000002
【図５】
0004555260.tif 000003
【図６】
0004555260.tif 000004
【図７】
0004555260.tif 000005
【図８】
0004555260.tif 000006
【図９】
0004555260.tif 000007
【図１１】
0004555260.tif 000008
【図１２】
0004555260.tif 000009
【図１６】
0004555260.tif 000010
【図１７】
0004555260.tif 000011
【図１８】
0004555260.tif 000012
【図１９】
0004555260.tif 000013
【図２０】
0004555260.tif 000014
【図２１】
0004555260.tif 000015
【図１】
0004555260.tif 000016
【図２】
0004555260.tif 000017
【図３】
0004555260.tif 000018
【図１０Ａ】
0004555260.tif 000019
【図１０Ｂ】
0004555260.tif 000020
【図１３】
0004555260.tif 000021
【図１４】
0004555260.tif 000022
【図１５】
0004555260.tif 000023