(57)【特許請求の範囲】
【請求項１】
半導体チップを１０μｍ〜１５０μｍの厚さに薄くする工程と、
主表面に複数の金属配線が形成されたフレキシブル基板の前記主表面の上方に封止部材を介して前記半導体チップを搭載する工程と、
主表面に複数の実装配線が形成された実装基板の前記複数の実装配線と、前記複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とを備え、
前記複数の実装配線と前記複数の金属配線とを互いに電気的に接続する工程は、
前記複数の金属配線間の前記フレキシブル基板の露出部に第１の接着剤層を設ける工程と、
前記複数の実装配線間の前記実装基板の露出部に第２の接着剤層を設ける工程と、
前記複数の金属配線と前記複数の実装配線との位置合わせを行い、前記フレキシブル基板と前記実装基板間に所定の圧力を印加し、前記第１と第２の接着剤層を互いに接合すると共に、前記複数の実装配線と前記複数の金属配線とを互いに接触させて接続する工程とであることを特徴とする半導体装置の実装方法。
【請求項２】
前記半導体チップは、シリコン、ゲルマニウム、ガリウム砒素、ガリウム燐、インジウム燐、及び炭化珪素のうちのいずれかの半導体材料を含むことを特徴とする請求項１に記載の半導体装置の実装方法。
【請求項３】
前記封止部材は、線膨張係数αが０．１〜１５ｐｐｍ／℃のＡＣＦまたはＡＣＰからなることを特徴とする請求項１または２に記載の半導体装置の実装方法。
【請求項４】
前記第１及び第２の接着剤は、低温硬化型の接着剤であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の実装方法。
【請求項５】
前記複数の実装配線と前記複数の金属配線の接触は、金属同士が接触した状態であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ，ＶＬＳＩ，ＵＬＳＩ，ＧＩ等の半導体集積回路用の半導体装置の実
装方法に関する。
【背景技術】
【０００２】
図１は、現在用いられている半導体パッケージ（ＢＧＡ：Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒ
ａｙ）の一構造例を示す断面斜視図である。この半導体パッケージは、インターポーザで
ある基板１０１上に、厚さ３００μm、乃至４５０μｍ、若しくはそれ以上の厚さのシリ
コンチップ１０２が搭載されている。シリコンチップ１０２のボンディグパッド（電極）
は、基板１０１表面上の電極とボンディングワイヤ１０３で接続されている。更に、基板
１０１表面側の電極から、基板１０１中に形成されたスルーホールを介して、基板１０１
の裏面側に配設された半田ボール（基板実装用端子）１０４と電気的に接続されている。
そして、シリコンチップ１０２がモールド樹脂１０５で被包されるような形状でパッケー
ジが成型されている。そして、半田ボール（基板実装用端子）１０４を介して実装基板に
接続され実装体を構成する。
【０００３】
しかしながら、図１に示す半導体パッケージの厚さは、薄いものでも１．２ｍｍ程度あ
り、携帯機器などの小型化、軽量化等に伴う近年のパッケージの薄型化の要求には、十分
満足のいくパッケージ厚になっていなかった。
【０００４】
そこで、半導体パッケージの厚みを一層薄くするために、パッケージの各構成材料の厚
みをそれぞれ薄くすることが考えられる（例えば、特許文献１参照。）。しかし、単純に
各構成材料の厚みを薄くしたのでは、パッケージの反りが大きくなり、製品単体としての
平坦性が確保出来ないという問題があった。例えば、０．１２ｍｍのパッケージを実現す
る場合において、使用する各構成部品材料、例えばモールド樹脂等をそのままの物性値（
ヤング率１２〜２５ＧＰａ程度）で使用すると、２０ｍｍの長さに対し、１．５ｍｍ程度
の大きな反りが発生する。加えて、各構成材料自体の剛性が高いため、少しの変位でも樹
脂割れが発生し、製品としての信頼性が確保出来ない。
【０００５】
このような点から、従来では、パッケージ厚を極端に薄くしても、半導体パッケージと
しては成立し得ないのが現状であった。
【特許文献１】特開平９−２３２５０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、低剛性を有した実装信頼性の高い半導体装置の実装方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置の実装方法は、半導体チップを１０μｍ〜１５０μｍの厚さに薄くする工程と、主表面に複数の金属配線が形成されたフレキシブル基板の前記主表面の上方に封止部材を介して前記半導体チップを搭載する工程と、主表面に複数の実装配線が形成された実装基板の前記複数の実装配線と、前記複数の金属配線とをそれぞれ位置合わせし、互いに電気的に接続する工程とを備え、前記複数の実装配線と前記複数の金属配線とを互いに電気的に接続する工程は、前記複数の金属配線間の前記フレキシブル基板の露出部に第１の接着剤層を設ける工程と、前記複数の実装配線間の前記実装基板の露出部に第２の接着剤層を設ける工程と、前記複数の金属配線と前記複数の実装配線との位置合わせを行い、前記フレキシブル基板と前記実装基板間に所定の圧力を印加し、前記第１と第２の接着剤層を互いに接合すると共に、前記複数の実装配線と前記複数の金属配線とを互いに接触させて接続する工程とであることを特徴としている。
【発明の効果】
【０００８】
本発明によれば、低剛性を有した実装信頼性の高い半導体装置の実装方法を提供するこ
とができる。
【発明を実施するための最良の形態】
【０００９】
本発明の一態様によれば、薄型にして低剛性化を実現し、且つパッケージの反りが小さ
く製品単体としての平坦性を確保することが出来る半導体パッケージを提供することであ
る。
【００１０】
また、本発明の他の一態様によれば、全体の厚さが薄く、しかも実装信頼性の高い実装
体を提供することである。
【００１１】
本発明の更に他の一態様によれば、パイプの側壁等の曲面に実装可能な、低剛性を有し
た実装信頼性の高い実装体を提供することである。
【００１２】
本発明の更に他の一態様によれば、複数の半導体チップを厚み方向に積層し、しかも全
体の厚さが薄く、実装信頼性の高い実装体を提供することである。
【００１３】
本発明の更に他の一態様によれば、上記実装体を簡便に組み立てることが可能な実装体
の製造方法を提供することである。
【００１４】
本発明の一態様は、主表面に複数の金属配線が形成された低剛性の基板（以下において
、「フレキシブル基板」という。）と、このフレキシブル基板の上方に配置され、複数の
接続用パッドを有する低剛性の半導体チップ（以下において、「フレキシブル半導体チッ
プ」という。）と、この半導体チップ上の複数の接続用パッドと、フレキシブル基板上の
複数の金属配線とをそれぞれ電気的に接続する接続金属と、及びフレキシブル基板とフレ
キシブル半導体チップとの間に封入された封止部材とからなるフレキシブル・パッケージ
であることである。
【００１５】
本発明の他の一態様に係るフレキシブル・パッケージは、半導体チップを通常用いられ
ている厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを搭載している点
に特徴がある。半導体チップとしては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）の元素
半導体や、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、インジウム燐（ＩｎＰ）
、炭化珪素（ＳｉＣ）等の化合物半導体チップでもかまわない。更に、フレキシブル基板
等のパッケージの各構成部品の厚みも薄くすることにより、パッケージ全体を低剛性化し
ている。このため、変位によるパッケージ割れの発生を回避することが出来る。また、フ
レキシブル基板とフレキシブル半導体チップとの間に封止部材が封入される構造であるた
め、パッケージの反りを非常に小さくすることが出来る。このため、フレキシブル・パッ
ケージの製品単体としての平坦性を十分確保することが可能になる。特に、封止部材を線
膨脹係数の低い材料で構成すれば、平常時の平坦性をより一層確保することが出来、且つ
低剛性構造であるため、曲面への実装等も可能になる。また、薄くて低剛性であるという
特徴を利用して、ＩＣカード等にも適用可能である。
【００１６】
本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の
実装配線のそれぞれと、電気的に接続された複数の金属配線を主表面に有するフレキシブ
ル基板と、フレキシブル基板の主表面の上方に配置されたフレキシブル半導体チップと、
複数の接続用パッドと、複数の金属配線とをそれぞれ電気的に接続する接続金属と、及び
フレキシブル基板とフレキシブル半導体チップとの間に封入された封止部材とからなる半
導体装置即ち実装体（ｍｏｄｕｌｅ）であることである。
【００１７】
本発明の更に他の一態様に係る実装体（ｍｏｄｕｌｅ）においては、剛性を低下させる
ように、通常用いられている厚さよりも薄く成形したフレキシブル半導体チップを搭載し
ている。更に、フレキシブル基板等の各構成部品の厚みも薄くしているので、実装体全体
が低剛性化している。従って、組み立て作業時の温度履歴や動作環境としての温度変化に
伴い、膨脹係数の差による応力が発生した場合でも、この応力を緩和出来る。例えば、実
装基板と半導体チップとの線膨脹係数が互いに大きく異なるため、温度変化により、高温
側では実装基板が半導体チップに対して相対的に延び、低温側では実装基板が半導体チッ
プに対して相対的に縮む。
【００１８】
しかし、本発明の更に他の一態様に係る実装体においては、半導体チップの厚さが薄い
ため、半導体チップの表面に垂直方向の変位の自由度が大きい。つまり、半導体チップが
、その表面に垂直方向に自在に変位可能であるため、応力が緩和される。従って、温度変
化により内部構造の破壊が発生しにくくなり、実装信頼性が向上する。この結果、実装体
の製品としての信頼性を確保することが可能になる。また、フレキシブル基板とフレキシ
ブル半導体チップとの間に封止部材が封入される構造であるため、実装体の反りを非常に
小さくすることが出来、製品単体としての平坦性を十分確保することが可能になる。
【００１９】
本発明の更に他の一態様に係る実装体は低剛性構造であるため、実装基板を曲面で構成
するような形態も実現可能である。従って、一応用例としては、配管等の曲面への実装等
が可能となる。また、薄型でフレキシブルであるという特徴を利用して、ＩＣカード等に
も適用可能である。
【００２０】
本発明の更に他の一態様は、主表面に複数の実装配線が形成された実装基板と、複数の
実装配線のそれぞれと、電気的に接続された複数の第１の金属配線を主表面に有する第１
のフレキシブル基板と、複数の第１の接続用パッドを表面に有し、第１のフレキシブル基
板の主表面の上方に配置された第１のフレキシブル半導体チップと、複数の第１の接続用
パッドと、複数の第１の金属配線とをそれぞれ電気的に接続する第１の接続金属と、第１
のフレキシブル基板と第１のフレキシブル半導体チップとの間に封入された第１の封止部
材と、複数の第１の金属配線のそれぞれと、電気的に接続された複数の第２の金属配線を
主表面に有する第２のフレキシブル基板と、複数の第２の接続用パッドを表面に有し、第
２のフレキシブル基板の主表面の上方に配置された第２のフレキシブル半導体チップと、
複数の第２の接続用パッドと、複数の第２の金属配線とをそれぞれ電気的に接続する第２
の接続金属と、第２のフレキシブル基板と第２のフレキシブル半導体チップとの間に封入
された第２の封止部材とからなる半導体装置即ち実装体（ｍｕｌｔｉ  ｃｈｉｐ  ｍｏｄ
ｕｌｅ）であることである。
【００２１】
本発明の更に他の一態様は、薄型のフレキシブル半導体チップを搭載し且つ、フレキシ
ブル基板等の各構成材料の厚みも薄くすることにより、半導体チップ１枚当たりに必要と
される厚さを極めて薄く出来る。従って、複数枚のフレキシブル半導体チップを積層し、
スタック構造を構成した場合、実装体（ｍｕｌｔｉ  ｃｈｉｐ  ｍｏｄｕｌｅ）全体の厚
さを薄くすることが可能である。また、それぞれの半導体チップを低剛性化しているので
、構成部品の膨張係数の差に起因した変位によるパッケージ割れや、内部構造の破損を回
避することが出来、製品としての実装信頼性を高く維持することが可能になる。
【００２２】
本発明の更に他の一態様は、半導体チップを１０μｍ〜１５０μｍの厚さに薄くする工
程と、実装基板の主表面に複数の実装配線を形成する工程と、フレキシブル基板の主表面
に複数の金属配線を形成する工程と、フレキシブル基板の主表面の上方に半導体チップを
搭載する工程と、及び複数の実装配線と、複数の金属配線とをそれぞれ位置合わせし、互
いに電気的に接続する工程とからなる半導体装置の実装方法即ち実装体（ｍｏｄｕｌｅ）
の製造方法であることである。
【００２３】
本発明の更に他の一態様に係る実装体の製造方法によれば、全体の厚さが薄く、且つ低
剛性化し、実装信頼性の高い実装体を簡単に製造することが出来る。
【００２４】
（第１の実施例）
図２（ａ）に示すように、本発明の第１実施例に係るフレキシブル・パッケージは、主
表面に複数の金属配線１２ａ，・・・・・，１２ｊ，・・・・・が形成されたフレキシブ
ル基板１１と、このフレキシブル基板１１の上方に配置され、複数の接続用パッドを有す
るフレキシブル半導体チップ１４；複数の接続用パッドと、複数の金属配線とをそれぞれ
電気的に接続する接続金属１５ａ，・・・・・，１５ｊ，・・・・・；及びフレキシブル
基板１１とフレキシブル半導体チップ１４との間に封入された封止部材１６とから構成さ
れている。
【００２５】
金属配線は、フレキシブル基板１１上に、複数の放射状に延びるアルミニウム（Ａｌ）
配線１２ａ，・・・・・，１２ｊ，・・・・・として構成されている。Ａｌ配線１２ａ，
・・・・・，１２ｊ，・・・・・の厚さは例えば９μｍである。フレキシブル基板１１は
、有機基板が好ましく、本発明の第１実施例においては、ポリエチレン・テレフタレート
（ＰＥＴ）材を用いている。フレキシブル基板（ＰＥＴ基板）１１の厚さは、１０〜５０
μｍが好ましい。図2（a）においては、例えば３８μｍとしている。フレキシブル基板（
ＰＥＴ基板）１１の厚さを薄くすることにより、低剛性化図っている。
【００２６】
また、フレキシブル半導体チップ１４としては、シリコンチップ１４を用いている。ま
た、シリコンチップ１４の厚さは、１０μｍ〜１５０μｍ、例えば５０μｍと極力薄く形
成されている（製造方法は後述する）。そして、このフレキシブル基板（ＰＥＴ基板）１
１の主表面に形成されたＡｌ配線１２ａ上には、接続金属として、高導電性材料である金
（Ａｕ）を用いたバンプ１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金（Ａｕ）バ
ンプ１５ｊが、・・・・・がが配置されている。図示を省略しているが、シリコンチップ
１４の表面の周辺部の、金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・に対
応した位置には、アルミニウム（Ａｌ）等の金属の薄膜からなる接続パッドが配置されて
いる。そして、Ａｌ配線１２ａとシリコンチップ１４上の対応する接続パッドが、金（Ａ
ｕ）バンプ１５ａを介して接続され，・・・・・，Ａｌ配線１２ｊとシリコンチップ１４
上の対応する接続パッドが、金（Ａｕ）バンプ１５ｊを介して接続され、フリップチップ
構造を構成している。金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・の厚さ
は、例えば２０μｍである。
【００２７】
そして、このバンプ接続部分を含むシリコンチップ１４の表面を保護するために、シリ
コンチップ１４の表面は線膨脹係数α＝０．０１〜３０ｐｐｍ／℃の材料からなるアンダ
ーフィル１６によって封止されている。具体的には、封止部材として、例えば、線膨張係
数α＝０．１〜１５ｐｐｍ／℃程度のＡＣＦ樹脂等からなるアンダーフィル１６を用いて
いる。
【００２８】
図２（ｂ）は、図２（ａ）に示したフレキシブル・パッケージを実装基板に実装して構
成した本発明の第１実施例に係る実装体（ｍｏｄｕｌｅ）の断面構造図である。フレキシ
ブル基板（ＰＥＴ基板）１１の中央部には、シリコンチップ１４が収納されるキャビティ
１３が形成されている。ＰＷＢ（ｐｒｉｎｔｅｄ  ｗｉｒｉｎｇ  ｂｏａｒｄ），ＦＰＣ
（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）などの実装基板２
１の主表面には、厚さ１８μｍ〜２２μｍの複数の放射状に延びる実装配線２２ａ，・・
・・・，２２ｊ，・・・・・が配置されている。そして、フレキシブル基板（ＰＥＴ基板
）１１の主表面のＡｌ配線１２ａと実装基板２１の実装配線２２ａとが、導電性接着剤２
３を介して互いに接続され、Ａｌ配線１２ｊと実装配線２２ｊとが導電性接着剤２３を介
して互いに接続されて、本発明の第１実施例に係る実装体が構成されている。    
このような構造の本発明の第１実施例に係る実装体では、図２（ｂ）に示すように、フ
レキシブル基板（ＰＥＴ基板）１１の最高端から実装配線２２の上面までが、例えば１２
０μｍ程度となり、現在用いられているパッケージに無い薄さと実装信頼性を有した実装
体が実現される。
【００２９】
そして、フレキシブル基板（ＰＥＴ基板）１１のＡｌ配線１２ａ，・・・・・，１２ｊ
，・・・・・と極めて薄膜化したフレキシブルなシリコンチップ１４をＡｕバンプ１５ａ
，・・・・・，１５ｊ，・・・・・を介してフリップチップ構造で接続した構造であるの
で、パッケージの反りを非常に小さくすることが可能になる。シリコンチップ１４とフレ
キシブル基板（ＰＥＴ基板）１１との間には、樹脂１６を封入しておけば良い。また、シ
リコンチップ１４と実装基板２１の主表面との間には、ソルダー・レジスト等の樹脂を封
入しておけばよい。具体的には、図１に示す実装体では、上述したように２０ｍｍの長さ
に対し１．５ｍｍ程度の大きな反りが発生するが、本発明の第１実施例に係る実装体の反
りは、１７ｍｍの長さに対し０．１５ｍｍ前後までに、反りを抑えることが可能となる。
【００３０】
通常の市販のウェハの厚さは、ウェハサイズにも依存するが、４５０μｍ乃至１ｍｍ程
度である。例えば、６インチウェハでは、６００μｍ乃至６５０μｍ程度の厚さを有する
。ウェハサイズが大きくなるに従ってい、ウェハの厚さも厚くなる。本発明の第１実施例
に係る実装体に用いるシリコンチップ１４の厚さは、このような通常の市販のウェハの厚
さよりも、極力薄くすることが望ましい。極めて薄くすることによりシリコンチップ１４
が破断するまでの、シリコンチップ１４撓み量を大きくすることが出来る。つまり、シリ
コンチップ１４の厚さを、極めて薄くし、フレキシブルにすることにより、シリコンチッ
プ１４が破断に至るまでのシリコンチップ１４の撓みの曲率半経を小さくすることが可能
になる。
【００３１】
この効果を示す実験結果のグラフを図３（ａ）及び図３（ｂ）に示す。図３（ａ）は、
図４（ｂ）及び図４（Ｃ）に示すような、短冊状のシリコンチップからなる試料３０を用
い破断実験を行った場合の、シリコンチップの厚みと撓み量の関係を示すグラグである。
試料３０は、幅が５ｍｍで所定の長さを有する。一方、この破断実験には、２つの支点と
なるエッジを有した測定治具を用意する。２つの支点間の距離は５ｍｍである。そして、
２つの支点となるエッジ間に横たわるるように、短冊状のシリコンチップ３０の長手方向
を選んで配置して、２つの支点の中央部に破断圧力を加えて、撓みを測定する。
【００３２】
さて、シリコンウェハ３１を研削により薄膜化する場合、シリコンウェハ３１の裏面に
は、図４（ａ）に示すように、研削による円弧放射状の「研削紋」３９が全面に発生する
。研削は図４（ａ）に示すように、シリコンウェハ３１を表面保護テープ３６に貼り付け
て固定してから行う。表面保護テープ３６は、フラットリング３５に貼り付け、この表面
保護テープ３６の皺などを除去した状態で、シリコンウェハ３１を貼り付け固定している
。
【００３３】
図４（ｂ）及び図４（Ｃ）に示すような、幅が５ｍｍの短冊状のシリコンチップの限定
された面積内においては、研削紋３９、より正確には、それぞれの研削紋３９の接線は、
ほぼ平行な複数の線の模様として近似出来る。そこで、本発明においては、試料の長辺近
傍における研削紋３９の接線の方向が、試料の長辺に対してなす角を「研削紋角θ」と定
義する。図３（ａ）中の曲線Ｐ１は、図４（ｂ）に示すような研削紋角θ≦１０°のシリ
コンチップからなる試料に対する結果を示す。また、図３（ａ）の曲線Ｐ２は、図４（Ｃ
）に示すような研削紋角θ≧８０°である試料に対する結果を示す。図４（ｂ）に示す研
削紋角θ≦１０°になるような方向に切り出した試料の方が、図４（Ｃ）に示す研削紋角
θ≧８０°になるような方向に切り出した試料よりも、撓み量が大きく、破断に対して強
いことが分かる。
【００３４】
従って、本発明の第１実施例においては、研削紋角θ≦１０°になるような方向に切り
出したシリコンチップをフレキシブル半導体チップ１４として用いることが好ましい。
【００３５】
図３（ａ）中の曲線Ｐ１のシリコンチップと、曲線Ｐ２のシリコンチップとは、短冊の
長辺がほぼ直交関係にある。そして、図３（ａ）から明らかなように、ウェーハ厚が薄く
なるほど、破断までの撓み量が大きくなっている。
【００３６】
図３（ｂ）は、シリコンチップの厚みと曲率半経の関係を示すグラフである。図３（ａ
）と同様に、シリコンチップの幅が５ｍｍの場合の測定結果を示す。図３（ｂ）中の曲線
Ｗ１は、図４（ｂ）に示す研削紋角θ≦１０°の試料の結果を示し、曲線Ｗ２は図４（Ｃ
）に示す研削紋角θ≧８０°の試料の結果を示している。
【００３７】
図３（ｂ）から明らかなように、シリコンチップの厚みが薄くなるほど、シリコンチッ
プの破断までのシリコンチップの撓み（反り）の曲率半経が小さくなり、フレキシブルに
なっていることが分かる。そして、研削紋角θ≦１０°になるような方向に切り出した試
料Ｗ１の方が、研削紋角θ≧８０°になるような方向に切り出した試料Ｗ２よりも、シリ
コンチップの撓み曲率半経量が小さく、破断に対して強いことが分かる。図３（ｂ）の結
果からも、本発明の第１実施例においては、研削紋角θ≦１０°になるような方向に切り
出したシリコンチップをフレキシブル半導体チップ１４として用いることが好ましいこと
が分かる。
【００３８】
本発明の第１実施例においては、例として、５０μｍの厚みのシリコンチップ１４を適
用している。しかし、シリコンチップ１４は、１０μｍから１５０μｍ程度までの厚みで
あれば、同様の効果を得ることが出来る。特に３０μｍから１００μｍ程度の厚みが好ま
しい。３０μｍ以下になると、シリコンチップ１４の取り扱いが困難になってくるので、
工業的には、あまり合理的な厚みではなくなってくる。
【００３９】
図５（ａ）は、本発明の第１実施例の変形例に係るフレキシブル・パッケージ及びこれ
を用いた実装体（ｍｏｄｕｌｅ）の、室温における断面構造図である。図５（ａ）に示す
ように、本発明の第１実施例の変形例に係るフレキシブル・パッケージは、複数の放射状
に延びるアルミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，・・・・・が主表面に
配されたフレキシブル基板１１の上にシリコンチップ１４を配置して構成されている。そ
して、このフレキシブル基板１１の主表面に形成されたＡｌ配線１２ａ上には、金（Ａｕ
）バンプ１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金（Ａｕ）バンプ１５ｊが、
・・・・・が配置されている。シリコンチップ１４の表面の周辺部の、金（Ａｕ）バンプ
１５ａ，・・・・・，１５ｊ，・・・・・に対応した位置には、アルミニウム（Ａｌ）等
の金属の薄膜からなる接続パッドが配置されている。そして、Ａｌ配線１２ａとシリコン
チップ１４上の対応する接続パッドが、金（Ａｕ）バンプ１５ａを介して接続され、・・
・・・，Ａｌ配線１２ｊとシリコンチップ１４上の対応する接続パッドが、金（Ａｕ）バ
ンプ１５ｊを介して接続され、フリップチップ構造を構成している。また、シリコンチッ
プ１４の厚さは、１５０μｍ以下の厚さに形成されている。そして、このバンプ接続部を
含むシリコンチップ１４の表面を保護するために、シリコンチップ１４の表面はアンダー
フィル１６によって封止されている。フレキシブル基板１１の周辺部には、フレキシブル
基板１１を貫通するスルーホールが設けられ、このスルーホールを埋め込んで接続用埋込
金属１９ａ，・・・・・，１９ｊ，・・・・・が設けられて
いる。接続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・は、フレキシブル基板（
ＰＥＴ基板）１１の主表面のＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・にそれぞ
れ接続されている。
【００４０】
一方、実装基板２１の主表面には、実装配線２２ａ，・・・・・，２２ｄ，２２ｅ，２
２ｆ，２２ｇ，・・・・・，２２ｊ，・・・・・が配置されている。そして、フレキシブ
ル基板１１に埋め込まれた接続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・と、
実装配線２２ａ，・・・・・，２２ｄ，２２ｅ，２２ｆ，２２ｇ，・・・・・，２２ｊ，
・・・・・とが、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１
０４ｇ，・・・・・，１０４ｊ，・・・・・を介して互いに接続されている。
【００４１】
図５（ｂ）及び図５（Ｃ）は、図５（ａ）に示す本発明の第１実施例の変形例に係る実
装体の温度変化による撓みを説明するための断面図で、図５（ｂ）は１２５℃の高温、図
５（Ｃ）は−５５℃における低温の場合のシリコンチップ１４、フレキシブル基板１１及
び実装基板２１等の撓みを模式的に示す。実装基板２１は、線膨脹係数αＭＢ＝１５〜１
８ｐｐｍ／℃程度あり、シリコンの線膨脹係数αＳＩ＝３．５ｐｐｍ／℃とは大きく異な
る。しかしながら、本発明の第１実施例の変形例に係る実装体においては、シリコンチッ
プ１４の厚さが薄いため、シリコンチップ１４の表面に垂直方向の変位の自由度が大きい
。つまり、シリコンチップ１４が、その表面に垂直方向に自在に変位可能であるため、温
度変化により、実装基板２１がシリコンチップ１４に対して相対的に延び（１２５℃）若
しくは縮み（−５５℃）が生じても、半田ボール１０４ａ，・・・・・，１０４ｄ，１０
４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・に対する応力が緩和され
る。従って、温度変化により半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１
０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・が破壊されにくくなり、実装信頼
性が向上する。
【００４２】
一方、図６（ａ）は、図５（ａ）に示した第１実施例の変形例に係る実装体の比較例の
概略構造を説明するための断面図である。この比較例は、厚さ３００μｍの厚いシリコン
チップを用いている点が、図５（ａ）に示した実装体と異なるが、他の構造は共通してい
る。そして、図６（ｂ）及び図6（Ｃ）は、図６（ａ）に示した比較例に係る実装体の温
度変化による撓みを説明するための断面図である。即ち、図６（ｂ）は１２５℃の高温、
図６（Ｃ）は−５５℃における低温の場合のシリコンチップ１４、フレキシブル基板１１
及び実装基板２１等の撓みを模式的に示す。この比較例に係る実装体においては、シリコ
ンチップ１４の厚さが厚いため、シリコンチップ１４の表面に垂直方向の変位の自由度が
小さく、リジッドである。このため、図５（ｂ）及び図５（Ｃ）の場合とは異なり、シリ
コンチップ１４は、その表面に垂直方向にほとんど変位出来ないため、温度変化により、
実装基板２１がシリコンチップ１４に対して相対的に延び（１２５℃）若しくは縮み（−
５５℃）が生じた場合には、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１
０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・と、接続用埋込金属１９ａ，・・
・・・，１９ｊ，・・・・・間、或いは、半田ボール１０４ａ，・・・・・，１０４ｄ，
１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・と実装配線２２ａ，
・・・・・，２２ｄ，２２ｅ，２２ｆ，２２ｇ，・・・・・，２２ｊ，・・・・・間に大
きな応力が発生する。また、半田ボール１０４ａ，・・・・・，１０４ｄ，１０４ｅ，１
０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・自身にも大きな応力が生じ、半田
ボールが破壊に至ることとなる。
【００４３】
図７は、シリコンチップの厚さとＴＣＴ信頼性との関係を説明するグラフである。シリ
コンチップの厚さが薄くなるに従っていＴＣＴ信頼性が増大することが分かる。そして、
シリコンチップの厚さとＴＣＴ信頼性との比例関係を示す傾きがシリコンチップの厚さ１
５０μｍにおいて、大きく変化することが分かる。即ち、シリコンチップの厚さ１５０μ
ｍ以上においては、シリコンチップの厚さが変化しても、ＴＣＴ信頼性は顕著には変化し
ないが、シリコンチップの厚さが１５０μｍ以下においては、シリコンチップの厚さが減
少するとも、ＴＣＴ信頼性は顕著に向上することが分かる。即ち、図７は、シリコンチッ
プの厚さとＴＣＴ信頼性との関係において、シリコンチップの厚さ１５０μｍが変曲点で
あることが分かる。
【００４４】
次に、本発明の第１実施例に係る実装体（ｍｏｄｕｌｅ）の製造方法について説明する
。  
（ａ）まず、所定のフォトリソグラフィー工程、ＣＶＤ工程、酸化工程、イオン注入工
程、エッチング工程等により、シリコンウェハ３１の表面に半導体集積回路の所定のパタ
ーンを形成する。そして、ＰＳＧ膜、ＢＰＳＧ膜、シリコン窒化膜（Ｓｉ３Ｎ４膜）等の
パッシベーション膜をシリコンウェハ３１の表面に堆積する。つまり、シリコンウェハ３
１の表面には、ステップ・アンド・リピート方式で、周期的に半導体集積回路のパターン
が形成されている。パターンとパターンの間がダイシングラインになっている。そして、
図８（ａ）に示すように、半導体集積回路のパターンが形成されたシリコンウェハ３１を
、半導体集積回路のパターン形成面４１側を上にして、ダイシング装置の作業テーブル３
３に所定の方式で固定する。例えば、真空チャックにより、シリコンウェハ３１を吸着し
固定する。そして、ダイシング用ブレード３４を回転させて、本発明の第１実施例に係る
フレキシブル・パッケージ用のチップ厚さ（例えば５０μｍ）よりも、更に少なくとも５
μｍ程度深い溝３２を、ダイシングラインに沿って形成する。
【００４５】
（ｂ）次に、図８（ｂ）に示すように、フラットリング３５を表面保護テープ３６に貼
り付ける。そして、フラットリング３５で、表面保護テープ３６の皺などを除去した状態
で、図８（ａ）において、溝３２を形成したシリコンウェハ３１のパターン形式面４１を
表面保護テープ３６の接着剤側に貼り付け固定する。
【００４６】
（ｃ）そして、例えばインフィード研削法を用いて、シリコンウェハ３１の裏面を削る
。即ち、図８（Ｃ）に示すように、フラットリング３５と表面保護テープ３６とで保持さ
れたシリコンウェハ３１を、研削装置の作業テーブル３７に吸着固定する。そして、砥石
３８を押し当てながらシリコンウェハ３１の裏面を研削する。この際、作業テーブル３７
と砥石３８をそれぞれ回転させながら、シリコンウェハ３１の裏面（研削面）が溝３２に
達するまで研削する。研削面が、溝３２に達すると、シリコンウェハ３１は個々のチップ
に分割される。この研削の深さは、完成時のシリコンチップ３１の厚さ（例えば５０μｍ
）を考慮して設定される。  
（ｄ）そして、図８（d）に示すように、分割された個々のシリコンチップ１４が吸着
固定されているフラットリング３５をダイボンディング装置に設置する。そして、ピック
アップニードル等のツール４０を用いて、表面保護テープ３６越しにパターン形成面３２
に対して、下方に圧力をかける。すると、シリコンチップ１４が表面保護テープ３６から
剥離される。このようにして、例えば５０μｍの厚みの薄いフレキシブルなシリコンチッ
プ１４が完成する。
【００４７】
（ｅ）次に、フレキシブル基板として、厚みが例えば３８μｍ程度の薄い連続テープ状
のＰＥＴ基板１１を用意する。この連続テープ状のＰＥＴ基板１１の主表面には、厚み９
μｍ程度のＡｌ薄膜を全面に堆積しておく。そして、エッチング法によりパターンニング
して、図８（e）にしめすように、連続テープ状フレキシブル基板１１の主表面上に、複
数の放射状に延びるＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・のパターンを形成
する。Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・のパターンニングは、スクリー
ン印刷法を用いて行いて行っても良い。このＡｌ配線１２ａ，・・・・・，２１ｊ，・・
・・・のパターンニングにより、連続テープ状フレキシブル基板１１の主表面の所定の箇
所に、周期的に、ＰＥＴ基板１１が露出した開口部１０が形成される。この開口部１０は
、チップ搭載用の矩形の窓部である。
【００４８】
（ｆ）次に、図８（ｆ）に示すように、それぞれのチップ搭載用の開口部１０に、連続
用樹脂であるＡＣＦ樹脂（或いはＡＣＰ樹脂でも良い）１６をポッティング法などにより
塗布する。
【００４９】
（ｇ）続いて、図８（ｇ）に示すように、ＰＥＴ基板１１側のＡｌ配線１２ａ，・・・
・・，１２ｊ，・・・・・とシリコンチップ１４側のＡｕバンプ１５ａ，・・・・・，１
５ｊ，・・・・・との位置合わせを行い、シリコンチップ１４をＰＥＴ基板１１上に搭載
する。その後、１２０℃程度に加熱し、連続用樹脂を溶かし、更に硬化することにより、
シリコンチップ１４をＰＥＴ基板１１上に固定する。この段階では、連続テープ状のＰＥ
Ｔ基板１１上に周期的に配置された開口部１０に、それぞれシリコンチップ１４が搭載さ
れ、複数のパッケージが連続して形成された状態にある。従って、次に、図８（ｈ）に示
すように個々のフレキシブル・パッケージに切り落とす。図８（ｈ）においては、放射状
に延びる１６本のＡｌ配線１２ａ，１２ｂ，１２ｃ，・・・・・，１２ｊ，・・・・・，
１２ｏ，１２ｐのパターンが示されている。
【００５０】
（ｈ）一方、別途実装基板２１を用意し、この実装基板２１の主表面に、エッチング法
若しくは、スクリーン印刷法等により、複数の放射状に延びる実装配線２２ａ，・・・・
・，２２ｊ，・・・・・をパターニングする。そして、実装配線２２ａ，・・・・・，２
２ｊ，・・・・・上に導電性接着剤２３を塗布する。導電性接着剤２３としては、例えば
ニッケル（Ｎｉ）粒子等の導電粒子層が含まれたＡＣＦ樹脂やＡＣＰ樹脂などを用いるこ
とが出来る。次に、Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・と、実装配線２２
ａ，・・・・・，２２ｊ，・・・・・との互いの位置合わせを行い、実装基板２１上にフ
レキシブル・パッケージを搭載する。この状態で、導電性接着剤２３を所定の温度まで加
熱し、導電性接着剤２３を溶かし、更に硬化することによりフレキシブル・パッケージを
実装基板２１上に固定する。これにより、図２（b）に示した本発明の第１実施例に係る
薄型の実装体が完成する。
【００５１】
また、本発明の第１実施例に係るフレキシブル・パッケージの実装基板２１への実装は
、他の方法でも可能である。例えば、上のような導電性接着剤２３を使用する方法の代わ
りに、「リード間接着法」を用いても良い。
【００５２】
（ｉ）即ち、図９（a）に示すように、ＰＥＴ基板１１側のＡｌ配線１２ｄ，１２ｅ，
１２ｆ間のＰＥＴ基板１１が露出した部分に第１の接着剤５０ａを塗布する。
【００５３】
（ｉｉ）同様に、図９（b）に示すように、実装基板２１側の実装配線２２ｄ，２２ｅ
，２２ｆの間の実装基板２１が露出した部分に第２の接着剤５０ｂを塗布する。第２の接
着剤５０ｂは、第１の接着剤５０ａと同種類の接着剤で良い。
【００５４】
（ｉｉｉ）そして、図９（C）に示すように、ＰＥＴ基板１１側のＡｌ配線１２ｄ，１２
ｅ，１２ｆと実装基板２１側の実装配線２２ｄ，２２ｅ，２２ｆとの位置合わせを行って
、Ａｌ配線１２ｄ，１２ｅ，１２ｆと実装配線２２ｄ，２２ｅ，２２ｆとが接続するよう
に、両者間に圧力を加える。これによって、ＰＥＴ基板１１側の第１の接着剤５０ａと実
装基板２１側の第２の接着剤５０ｂ同士が接着して、Ａｌ配線１２ｄ，１２ｅ，１２ｆと
実装配線２２ｄ，２２ｅ，２２ｆとは、それぞれ金属同士が強く接触した状態となる。一
方、Ａｌ配線１２ｄ，１２ｅ，１２ｆ間のＰＥＴ基板１１と実装配線２２ｄ，２２ｅ，２
２ｆ間の実装基板２１とは、接着剤５０により強く接着される。ここで、接着剤５０は、
第１の接着剤５０ａと第２の接着剤５０ｂ同士が結合し、一体となったものである。
【００５５】
リード間接着法では、第１の接着剤５０ａと第２の接着剤５０ｂは、導電性接着剤であ
る必要はなく、接着力の強い種々の接着剤が選択出来る。また、低温硬化型の接着剤を用
いれば、常温での実装基板２１へのフレキシブル・パッケージの実装が可能となる。
【００５６】
本発明の第１実施例では、次のような利点を有している。
【００５７】
（１）シリコンチップ１４を極薄にし、シリコンチップの剛性を低下させると同時に、
インターポーザ１１等の各構成材料の厚みも薄くし、フレキシブルにしているので、パッ
ケージ全体を低剛性化することが出来る。これにより、変位によるパッケージ割れの発生
を回避することが出来、製品としての信頼性を確保することが可能になる。
【００５８】
（２）インターポーザ１１とシリコンチップ１４との間に、線膨張係数αの低いＡＣＦ
樹脂等の封止部材１６が封入される構造である。従って、実装体（ｍｏｄｕｌｅ）組み立
て時の温度履歴に起因した、実装体（ｍｏｄｕｌｅ）の反りを非常に小さくすることが出
来、実装体の製品単体としての平坦性を十分確保することが可能になる。
【００５９】
（第２の実施例）
本発明の第２実施例は、フレキシブル・パッケージを２段に積層したスタック構造の実
装体（ｍｕｌｔｉ  ｃｈｉｐ  ｍｏｄｕｌｅ）である。即ち、図１０に示すように、種表
面に複数の実装配線２２ａ，・・・・・，２２ｊ，・・・・・が形成された実装基板２１
の上に、図２（b）に示したと同様な、第１及び第２のフレキシブル・パッケージをフェ
イスアップで縦方向に２枚積層している。実装基板２１は、例えば、ＰＷＢ，ＦＰＣなど
から構成されている。実装基板２１の主表面には、厚さ１８μｍ〜２２μｍの複数の放射
状に延びる実装配線２２ａ，・・・・・，２２ｊ，・・・・・が配置されている。
【００６０】
第１のフレキシブル・パッケージは、第１のフレキシブル基板１１２と、第１のフレキ
シブル基板１１２の主表面の上方に配置された第１のフレキシブル半導体チップ１４２と
、第１のフレキシブル半導体チップ１４２と複数の第１の金属配線１２２ａ，・・・・・
，１２２ｊ，・・・・・とをそれぞれ電気的に接続する第１の接続金属１５２ａ，・・・
・・，１５２ｊ，・・・・・，及び第１のフレキシブル基板１１２と第１のフレキシブル
半導体チップ１４２との間に封入された第１の封止部材１６２とから構成されている。こ
こで、第１のフレキシブル基板１１２は、ＰＥＴ材からなる。そして、第１の金属配線と
して、複数の放射状に延びるアルミニウム（Ａｌ）配線１２２ａ，・・・・・，１２２ｊ
，・・・・・を、第１のフレキシブル基板１１２の主表面に有している。第１のフレキシ
ブル半導体チップは、シリコンチップ１４２であり、図示を省略しているが、チップの表
面の周辺部に複数の第１の接続用パッドを有している。第１の接続金属としての金（Ａｕ
）バンプ１５２ａ，・・・・・，１５２ｊ，・・・・・は、複数の第１の金属配線１２２
ａ，・・・・・，１２２ｊ，・・・・・と第１のフレキシブル半導体チップ１４２上の複
数の第１の接続用パッドとをそれぞれ電気的に接続している。つまり、第１のＡｌ配線１
２２ａ上には第１の金（Ａｕ）バンプ１５２ａが、・・・・・、第１のＡｌ配線１２２ｊ
の上には、第１の金（Ａｕ）バンプ１５２ｊが、・・・・・が配置されている。第１のＡ
ｌ配線１２２ａと第１のシリコンチップ１４２上の対応する接続パッドが、第１の金（Ａ
ｕ）バンプ１５２ａを介して接続され、・・・・・、第１のＡｌ配線１２２ｊと第１のシ
リコンチップ１４２上の対応する接続パッドが、第１の金（Ａｕ）バンプ１５２ｊを介し
て接続され、第１のフリップチップ構造を構成している。
【００６１】
そして、このバンプ接続部分を含む第１のシリコンチップ１４２の表面を保護するため
に、第１のシリコン１４２の表面は第１の封止部材（アンダーフィル）１６２によって封
止されている。
【００６２】
同様に、第２のフレキシブル・パッケージは、第２のフレキシブル基板（ＰＥＴ基板）
１１１と、第２のフレキシブル基板１１１の主表面の上方に配置された第２のフレキシブ
ル半導体チップ１４１と、第２のフレキシブル半導体チップ１４１と複数の第２の金属配
線１２１ａ，・・・・・，１２１ｊ，・・・・・とをそれぞれ電気的に接続する第２の接
続金属１５１ａ，・・・・・，１５１ｊ，・・・・・と、第２のフレキシブル基板１１１
と第２のフレキシブル半導体チップ１４１との間に封入された第２の封止部材１６１とか
ら構成されている。第２のフレキシブル基板１１１の主表面には、複数の第２の金属配線
１２１ａ，・・・・・，１２１ｊ，・・・・・が形成されている。この複数の第２の金属
配線１２１ａ，・・・・・，１２１ｊ，・・・・・は、第１のフレキシブル・パッケージ
の複数の第１の金属配線１２２ａ，・・・・・，１２２ｊ，・・・・・のそれぞれと電気
的に接続されている。第２のフレキシブル半導体チップは、シリコンチップ１４１であり
、複数の第２の接続用パッドを表面に有している。第２の接続金属としての金（Ａｕ）バ
ンプ１５１ａ，・・・・・，１５１ｊ，・・・・・は、第２のフレキシブル半導体チップ
１４１上の複数の第２の接続用パッドと、複数の第２の金属配線１２１ａ，・・・・・，
１２１ｊ，・・・・・とをそれぞれ電気的に接続し、第２のフリップチップ構造を構成し
ている。
【００６３】
そして、第２のフレキシブル・パッケージは、第２のＡｌ配線１２１ａ，・・・・・，
１２１ｊ，・・・・・が形成された第２のフレキシブル基板１１１を、第２のＡｌ配線が
外側に位置するように下側に折り返している。同様に、第１のフレキシブル・パッケージ
は、第１のＡｌ配線１２２ａ，・・・・・，１２２ｊ，・・・・・が形成された第１のフ
レキシブル基板１１１を、第１のＡｌ配線が外側に位置するように下側に折り返している
。そして、第１のＡｌ配線１２２ａと第２のＡｌ配線１２１ａとを互いに導電性材料（導
電性接着材）６０により接着し、第１のＡｌ配線１２２ｊと第２のＡｌ配線１２１ｊとを
互いに導電性材料（導電性接着材）６０により接着している。これにより、第１及び第２
のフレキシブル・パッケージの、相互間の対応するＡｌ配線間の導通がとれ、フレキシブ
ル・パッケージの多段の積層が可能になる。
【００６４】
そして、第１のフレキシブル基板１１２の主表面の折り曲げられた部分の第１のＡｌ配
線１２２ａと実装基板２１の実装配線２２ａとが、導電性材料（導電性接着剤）６０を介
して互いに接続され、・・・・・、第１のＡｌ配線１２２ｊと実装配線２２ｊとが導電性
材料（導電性接着材）６０を介して互いに接続され、・・・・・、本発明の第２実施例に
係るスタック構造のスタック構造の実装体（ｍｕｌｔｉ  ｃｈｉｐ  ｍｏｄｕｌｅ）が構
成されている。
【００６５】
（第３の実施例）
本発明の第３実施例に係るフレキシブル・パッケージは、図１１（a）の断面構造図に
示すように、ビームリード（実装用リード）を有するタイプのフレキシブル・パッケージ
である。
【００６６】
具体的には、図２（b）に示したフレキシブル・パッケージ構造において、インターポ
ーザとしてのＰＥＴ基板１１に置き換え、ポリイミド材からなるフレキシブル基板（ポリ
イミド基板）７０が使用されている。ポリイミド基板７０の主表面にはビームリード（銅
箔）７１ａ，・・・・・，７１ｊ，・・・・・が形成されている。ポリイミド基板７０の
厚さは、例えば４０μｍであり、ビームリード７１ａ，・・・・・，７１ｊ，・・・・・
の厚さは例えば１５μｍである。
【００６７】
また、ビームリード７１ａ，・・・・・，７１ｊ，・・・・・の一端が、例えば５０μ
ｍの極薄シリコンチップ１４のＡｕバンプ１５ａ，・・・・・，１５ｊ，・・・・・とフ
リップチップ構造で接続され、この接続部分を含むシリコンチップ１４表面を保護するた
めに、シリコンチップ１４はＡＣＦ樹脂等のアンダーフィル１６によって封止されている
。この接続部分の厚さは例えば２０μｍとなる。そして、ビームリード７１ａ，・・・・
・，７１ｊ，・・・・・の他端であるリード端子７７ａ，・・・・・，７７ｊ，・・・・
・は、図１１（a）に示すように、実装基板２１主表面上の実装用配線２２ａ，・・・・
・，２２ｊ，・・・・・に例えば錫―銀―銅からなる半田７９ａ，・・・・・，７９ｊ，
・・・・・で接合されている。
【００６８】
このような構造のフレキシブル・パッケージの製造方法は、第１実施例に係る図８（e
）乃至８（ｇ）で説明した各工程において、テープ状のＰＥＴ基板１１の代わりにテープ
状に複数個のポリイミド基板７０が周期的に接続された基板が用いられている。また、Ａ
ｌ配線１２ａ，・・・・・，１２ｊ，・・・・・に置き換えて銅箔のビームリード７１ａ
，・・・・・，７１ｊ，・・・・・が使用されているので、若干工程が異なる。しかし、
他の工程は、同様の処理でインターポーザ上にシリコンチップ１４の搭載が行われる。
【００６９】
ポリイミド基板７０が周期的に接続された連続テープから、個々のパッケージに切り落
とす工程では、図１１（b）に示すように、ポリイミド基板７０と銅箔（ビームリード）
７１ａ，・・・・・，７１ｊ，・・・・・の２層構造のポリイミドテープにおいて、ポリ
イミド基板７０が存在しない領域でビームリード７１ａ，・・・・・，７１ｊ，・・・・
・の切断をする。この切断により、個々のポリイミド基板７０が分離され、連続テープか
らのフレキシブル・パッケージの切り落としが行われる。それと同時に切断されたビーム
リード７１ａ，・・・・・，７１ｊ，・・・・・の端部が実装用に、所定の角度に折り曲
げられて、リード端子７７ａ，・・・・・，７７ｊ，・・・・・が形成される。これによ
って、個片に切断されたフレキシブル・パッケージの形状は、インターポーザ７０よりビ
ームリード７１ａ，・・・・・，７１ｊ，・・・・・が突き出たような形状となる。
【００７０】
このビームリード７１ａ，・・・・・，７１ｊ，・・・・・の端部であるリード端子７
７ａ，・・・・・，７７ｊ，・・・・・を、それぞれ対応する実装基板２１上の配線２２
ａ，・・・・・，２２ｊ，・・・・・に、半田７９ａ，・・・・・，７９ｊ，・・・・・
を用いて半田実装（ＯＬＢ：アウター・リード・ボンディング）すれば、図.１１Ａの構
造の薄型実装体（ｍｏｄｕｌｅ）が完成する。
【００７１】
本発明の第３実施例に係るフレキシブル・パッケージでは、インターポーザ７０に比較
的耐熱温度の高いポリイミドを使用したので、半田リフロー（熱処理）を前提とした高温
実装工程が、第１実施例と同様のパッケージ構造にて可能となる。なお、ＯＬＢ実装工程
のみであれば、耐熱温度が１５０℃以下のＰＥＴ基板を使用することも可能である。
【００７２】
また、本発明の第３実施例に係るフレキシブル・パッケージを多段に積層したスタック
構造の例を図.１２に示す。即ち、主表面に複数の実装配線２２ａ，・・・・・，２２ｊ
，・・・・・が形成された実装基板２１の上に、図.１１Ｂに示したと同様な第１乃至第
４のフレキシブル・パッケージをフェイスアップで縦方向に４枚積層している。実装基板
２１は、例えば、ＰＷＢ，ＦＰＣなどから構成されている。実装配線２２ａ，・・・・・
，２２ｊ，・・・・・は、厚さ１８μｍ〜２２μｍの複数の放射状のパターンとして形成
されている。
【００７３】
第１のフレキシブル・パッケージは、第１のフレキシブル基板７０４と、第１のフレキ
シブル基板７０４の主表面の上方に配置された第１のフレキシブル半導体チップ１４４と
、第１のフレキシブル半導体チップ１４４と複数の第１の金属配線７１４ａ，・・・・・
，７１４ｊ，・・・・・とをそれぞれ電気的に接続する第１の接続金属１５４ａ，・・・
・・，１５４ｊ，・・・・・、及び第１のフレキシブル基板７０４と第１のフレキシブル
半導体チップ１４４との間に封入された第１の封止部材１６４とから構成されている。こ
こで、第１のフレキシブル基板７０４は、ポリイミド材からなる。そして、第１の金属配
線として、複数の放射状に延びる厚さ１５μｍのビームリード（銅箔）７１４ａ，・・・
・・，７１４ｊ，・・・・・を、第１のフレキシブル基板７０４の主表面に有している。
第１のフレキシブル半導体チップは、シリコンチップ１４４であり、図示を省略している
が、チップ１４４の表面の周辺部に複数の第１の接続用パッドを有している。第１の接続
金属としての金（Ａｕ）バンプ１５４ａ，・・・・・，１５４ｊ，・・・・・は、複数の
第１の金属配線７１４ａ，・・・・・，７１４ｊ，・・・・・と第１のフレキシブル半導
体チップ１４４上の複数の第１の接続用パッドとをそれぞれ電気的に接続している。つま
り、第１のビームリード（銅箔）７１４ａ上には第１の金（Ａｕ）バンプ１５４ａが、・
・・・・、第１のビームリード（銅箔）７１４ｊの上には、第１の金（Ａｕ）バンプ１５
４ｊが、・・・・・が配置されている。ビームリード（銅箔）７１４ａと第１のシリコン
チップ１４４上の対応する接続パッドが、第１の金（Ａｕ）バンプ１５４ａを介して接続
され、・・・・・、第１のビームリード（銅箔）７１４ｊと第１のシリコンチップ１４４
上の対応する接続パッドが、第１の金（Ａｕ）バンプ１５４ｊを介して接続され、第１の
フリップチップ構造を構成している。そして、このバンプ接続部分を含む第１のシリコン
チップ１４４の表面を保護するために、第１のシリコンチップ１４４の表面は第１の封止
部材（アンダーフィル）１６４によって封止されている。
【００７４】
同時に、第２のフレキシブル・パッケージは、第２のフレキシブル基板（ポリイミド基
板）７０３と、第２のフレキシブル基板７０３の主表面の上方に配置された第２のフレキ
シブル半導体チップ１４３と、第２のフレキシブル半導体チップ１４３と複数の第２の金
属配線であるビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・・・・・とをそ
れぞれ電気的に接続する第２の接続金属１５３ａ，・・・・・，１５３ｊ，・・・・・と
、第２のフレキシブル基板７０３と第２のフレキシブル半導体チップ１４３との間に封入
された第２の封止部材１６３とから構成されている。第２のフレキシブル基板７０３の主
表面には、複数の第２の金属配線７１３ａ，・・・・・，７１３ｊ，・・・・・が形成さ
れている。この複数の第２のビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・
・・・・は、第１のフレキシブル・パッケージの複数の第１のビームリード（銅箔）７１
４ａ，・・・・・，７１４ｊ，・・・・・のそれぞれと電気的に接続されている。第２の
フレキシブル半導体チップは、シリコンチップ１４３であり、複数の第２の接続用パッド
を表面に有している。第２の接続金属としての金（Ａｕ）バンプ１５３ａ，・・・・・，
１５３ｊ，・・・・・は、第２のフレキシブル半導体チップ１４３上の複数の第２の接続
用パッドと、複数の第２のビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・・
・・・とをそれぞれ電気的に接続し、第２のフリップチップ構造を構成している。
【００７５】
同様に、第３のフレキシブル・パッケージは、第３のビームリード７１２ａ，・・・・
・，７１２ｊ，・・・・・が主表面に配された第３のフレキシブル基板（ポリイミド基板
）７０２の上に、第３のシリコンチップ１４２を配置して構成されている。そして、この
第３のフレキシブル基板（ポリイミド基板）７０２の主表面に形成された第３のビームリ
ード７１２ａ上には、第３の金（Ａｕ）バンプ１５２ａが、・・・・・、第３のビームリ
ード７１２ｊの上には、第３の金（Ａｕ）バンプ１５２ｊが、・・・・・が配置されてい
る。第３のビームリード７１２ａと第３のシリコンチップ１４２上の対応する接続パッド
が、第３の金（Ａｕ）バンプ１５２ａを介して接続され、・・・・・、第３のＡｌ配線１
２２ｊと第３のシリコンチップ１４２上の対応する接続パッドが、第３の金（Ａｕ）バン
プ１５２ｊを介して接続され、第３のフリップチップ構造を構成している。そして、この
バンプ接続部分を含む第３のシリコンチップ１４２の表面を保護するために、第３のシリ
コンチップ１４２の表面は第３のアンダーフィル１６２によって封止されている。
【００７６】
第４のフレキシブル・パッケージは、複数の放射状に延びるビームリード１２１ａ，・
・・・・，１２１ｊ，・・・・・が主表面に配されたポリイミド材からなる第４のフレキ
シブル基板７０１の上に、第４のシリコンチップ１４１を配置して構成されている。そし
て、この第４のフレキシブル基板（ポリイミド基板）７０１の主表面に形成された第４の
ビームリード７１１ａ上には、第４の金（Ａｕ）バンプ１５１ａが、・・・・・，第４の
ビームリード７１１ｊの上には、第４の金（Ａｕ）バンプ１５１ｊが、・・・・・が配置
されている。そして、第４のビームリード７１１ａと第４のシリコンチップ１４１上の対
応する接続パッドが、第４の金（Ａｕ）バンプ１５１ａを介して接続され、第４のビーム
リード７１１ｊと第４のシリコンチップ１４１上の対応する接続パッドが、第４の金（Ａ
ｕ）バンプ１５１ｊを介して接続され、第４のフリップチップ構造を構成している。そし
て、このバンプ接続部分を含む第４のシリコンチップ１４１の表面を保護するために、第
４のアンダーフィル１６１によって封止されている。
【００７７】
そして、第１，第２，第３及び第４のフレキシブル・パッケージのビームリード７１１
ａ，７１２ａ，７１３ａ及び７１４ａが実装配線２２ａに集合するように導かれ、半田７
９ａにより固定されている。同様に、第１，第２，第３及び第４のフレキシブル・パッケ
ージのビームリード７１１ｊ，７１２ｊ，７１３ｊ及び７１４ｊが実装配線２２ｊに集合
するように導かれ、半田７９ｊにより固定され、４層のスタック構造の実装体（ｍｕｌｔ
ｉ  ｃｈｉｐ  ｍｏｄｕｌｅ）が構成されている。
【００７８】
（第４の実施例）
図１３は本発明の第４実施例に係るフレキシブル・パッケージ及びこれを用いた実装体
（ｍｏｄｕｌｅ）の断面構造図である。本発明の第４実施例に係るフレキシブル・パッケ
ージは、複数の放射状に延びるアルミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，
・・・・・が主表面に配されたＰＥＴ材からなり、所定の曲率を有した曲面状のフレキシ
ブル基板１１の上に曲面状のシリコンチップ１４を配置して構成されている。そして、こ
の曲面状のフレキシブル基板（ＰＥＴ基板）１１の主表面に形成されたＡｌ配線１２ａ上
には、金（Ａｕ）バンプ１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金（Ａｕ）バ
ンプ１５ｊが、・・・・・が配置されている。そして、Ａｌ配線１２ａ，１２ｊとシリコ
ンチップ１４上の対応する接続パッドが、それぞれ金（Ａｕ）バンプ１５ａ，１５ｊを介
して接続されフリップチップ構造を構成している。金（Ａｕ）バンプ１５ａ，・・・・・
，１５ｊ，・・・・・の厚さは、例えば２０μｍである。このバンプが接続部分を含むシ
リコンチップ１４の表面を保護するために、シリコンチップ１４の表面はアンダーフィル
１６によって封止されている。アンダーフィル１６としては、線膨脹係数αが低い（α＝
０．１〜１５ｐｐｍ／℃）封止接着剤（ＡＣＦ樹脂）を使用している。
【００７９】
曲面状のＰＷＢ，ＦＰＣなどの実装基板２１の主表面には、複数の放射状に延びる実装
配線２２ａ，・・・・・，２２ｊ，・・・・・が配置されている。そして、曲面状のフレ
キシブル基板１１の主表面のＡｌ配線１２ａ，１２ｊと曲面状の実装基板２１の実装配線
２２ａ，２２ｊとが、導電性接着剤を介して互いに接続され、・・・・・，Ａｌ配線１２
ｊと実装配線２２ｊとがそれぞれ導電性接着剤を介して互いに接続され、本発明の第４実
施例に係る実装体（ｍｏｄｕｌｅ）が構成されている。
【００８０】
図１３に示す本発明の第４実施例に係る実装体（ｍｏｄｕｌｅ）では、例えば第１実施
例に係るフレキシブル・パッケージを曲面状の実装基板２１上に実装した例と解釈するこ
とが可能である。即ち、シリコンチップ１４を始め、パッケージの各構成材料の厚みを極
薄化しているので剛性が低く、パッケージを積極的に湾曲させ、曲面への基板実装が可能
となる。例えば、圧力センサーや温度センサー等を集積化したシリコンチップ１４を内蔵
した実装体を、配管や電動機の曲面８１に貼り付けることが可能である。或いは、ボール
ペン等のペン軸部に指紋認識回路を集積化したシリコンチップ１４を内蔵した実装体を取
り付けることも可能である。更に、本発明の第４実施例に係る実装体は、全体の厚さが極
薄化し、剛性が低いため、ＩＣカード等に適用すれば、ＩＣカードを湾曲させても破壊に
至らないので、実用上非常に有効である。
【００８１】
つまり、図１３に示す曲面状の実装基板２１は、定常的な形状としてだけでなく、過渡
的な一形態としても存在しうると解釈すべきである。
【００８２】
例えば、本発明の第１乃至第４実施例に係わるフレキシブル・パッケージにおいては、
シリコンチップ１４，１４１〜１４４は、フレキシブル基板１１，１１１，１１２，７０
，７０１〜７０４の主表面にフリップチップ構造で搭載されていた。しかし、シリコンチ
ップは、フレキシブル基板の主表面に必ずしも、フリップチップ構造で搭載される必要は
ない。
【００８３】
図１４（a）は、本発明の他の実施例に係るフレキシブル・パッケージの断面構造図で
ある。本発明の他の実施例に係るフレキシブル・パッケージは、複数の放射状に延びるア
ルミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，・・・・・が主表面に配されたフ
レキシブル基板１１の上に、半導体集積回路が形成された表面を上にして、いわゆるフェ
イス・アップ状態でシリコンチップ１４を配置して構成されている。シリコンチップ１４
の表面には、金属配線や接続パッド９１ａ，・・・・・，９１ｊ，・・・・・，９１ｋ，
・・・・・，９１ｍ，・・・・・が形成されている。また、シリコンチップ１４を貫通し
てバイアホールが設けられ、このバイアホールの内部に、接続用埋込金属９２ａ，・・・
・・，９２ｊ，・・・・・が埋め込まれている。接続用埋込金属９２ａ，・・・・・，９
２ｊ，・・・・・としては、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）
等の高融点金属、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等が使用可
能である。バイアホールは、シリコンチップ１４が薄いので簡単に開口出来る。例えば、
図８（a）から８（C）に示した研削工程の前に、最終的なシリコンチップ１４の厚さより
深い凹部（トレンチ）をＲＩＥ法等により形成しておけば、研削工程終了時に自動的に、
バイアホールが開口する。一方、フレキシブル基板１１の主表面のＡｌ配線１２ａ，１２
ｊ上には、第１実施例と同様に、金（Ａｕ）バンプ１５ａ，１５ｊが配置されている。こ
うして、金（Ａｕ）バンプ１５ａ，１５ｊとシリコンチップ１４の表面の接続パッド９１
ａ，９１ｊとが、それぞれ接続用埋込金属９２ａ，９２ｊにより、互いに接続されている
。
【００８４】
図１４（a）においては、接続用埋込金属９２ａ，・・・・・，９２ｊ，・・・・・と
金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・・・とが、本発明の接続金属とし
て機能している。そして、このバンプ接続部分を含むシリコンチップ１４の表面を保護す
るために、シリコンチップ１４の表面はアンダーフィル１６によって封止されている。シ
リコンチップ１４が薄いので、バイアホールの内部を埋め込む接続用埋込金属９２ａ，・
・・・・，９２ｊ，・・・・・として、半田を用いることも可能である。
【００８５】
本発明の他の更に実施例に係るフレキシブル・パッケージは図１４（b）に示すように
、フレキシブル基板１１の上に、図１４（a）と同様に、フェイス・アップ状態でシリコ
ンチップ１４を配置している。シリコンチップ１４の表面には、金属配線や接続パッド９
１ａ，・・・・・，９１ｊ，・・・・・，９１ｋ，・・・・・，９１ｍ，・・・・・が形
成されている。そして、フレキシブル基板１１の主表面のＡｌ配線１２ａ，１２ｊと、接
続パッド９１ａ，９１ｊとが、シリコンチップ１４の側面において、それぞれ半田９５ａ
，９５ｊにより互いに接続されている。図１４（b）においては、半田９５ａ，９５ｊが
本発明の接続金属として機能している。シリコンチップ１４が薄いので、このような半田
９５ａ，９５ｊによる接続が可能となる。
【００８６】
また、本発明の第１乃至第４実施例に係るフレキシブル・パッケージにおいては、シリ
コンチップ１４，１４１〜１４４について例示したが、ガリウム砒素（ＧａＡｓ）チップ
等の他の半導体基板でもかまわないことは勿論である。
【００８７】
このように、本発明はここでは記載していない様々な実施例等を含むことは勿論である
。従って、本発明の技術的範囲は上記の説明から妥当な以下のクレイムによってのみ定め
られるものである。
【００８８】
主表面に複数の金属配線が形成されたフレキシブル基板と、このフレキシブル基板の上
方に配置され、複数の接続用パッドを有するフレキシブル半導体チップと、この半導体チ
ップ上の複数の接続用パッドと、フレキシブル基板上の複数の金属配線とをそれぞれ電気
的に接続する接続金属とフレキシブル基板とフレキシブル半導体チップとの間に封入され
た封止部材とからなるフレキシブル・パッケージである。半導体チップを通常用いられて
いる厚さよりも薄くし、剛性を低下させたフレキシブル半導体チップを塔載している。更
に、フレキシブル基板等のパッケージの各構成部品の厚みも薄くすることにより、パッケ
ージ全体を低剛性化している。このため、変位によるパッケージ割れの発生を回避するこ
とが出来る。また、フレキシブル基板とフレキシブル半導体チップとの間に封止部材が封
入される構造であるため、パッケージの反りを非常に小さくすることが出来る。このため
、フレキシブル・パッケージの製品単体としての平坦性を十分確保することが可能になる
。更に、主表面に複数の実装配線が形成された実装基板を用意し、この複数の実装配線の
それぞれと複数の金属配線とを電気的に接続すれば、実装信頼性の高い実装体が構成出来
る。更に、複数のフレキシブル・パッケージを積層すれば、全体の厚さの薄いマルチ・チ
ップ・モジュールを構成出来る。
【図面の簡単な説明】
【００８９】
【図１】現在用いられている半導体パッケージの一構造例を示す断面斜視図である。
【図２】本発明の第１実施例に係るフレキシブルパッケージの断面構造図と、本発明の第１実施例に係る実装体（ｍｏｄｕｌｅ）の概略構造を説明するための断面図である。
【図３】シリコンチップの厚みと撓み量の関係を示すグラフと、シリコンチップの厚みと曲率半径の関係を示すグラフとを示す。
【図４】シリコンチップの裏面に形成された研削紋を示す図と、研削紋角θ≦１０゜の試料を説明する図と、研削紋角θ≧８０゜の試料を説明する図である。
【図５】本発明の第１実施例の変形例に係る実装体（ｍｏｄｕｌｅ）の概略構造を説明するための断面図と、本発明の第１実施例の変形例に係る実装体（ｍｏｄｕｌｅ）の温度変化による撓みを説明するための断面図とを示す。
【図６】比較例として、厚いシリコンチップを用いた実装体（ｍｏｄｕｌｅ）の概略構造を説明するための断面図と、実装体（ｍｏｄｕｌｅ）の温度変化による撓みを説明するための断面図とを示す。
【図７】シリコンチップの厚さとＴＣＴ信頼性との関係を説明するグラフである。
【図８】本発明の第１実施例に係る実装体（ｍｏｄｕｌｅ）の製造方法を示す工程図である。
【図９】本発明の第１実施例に係る実装体の製造方法の変形例として、フレキシブル・パッケージのリード間接着法を説明する工程断面図である。
【図１０】本発明の第２実施例に係るスタック構造の実装体（ｍｕｌｔｉ  ｃｈｉｐ  ｍｏｄｕｌｅ）の断面構造図である。
【図１１】本発明の第３実施例に係るフレキシブル・パッケージ及びこれを用いた実装体（ｍｏｄｕｌｅ）の断面構造図と、本発明の第３実施例に係るフレキシブル・パッケージの切り落とし工程を示す断面図を示す。
【図１２】本発明の第３実施例に係る実装体（ｍｕｌｔｉ  ｃｈｉｐ  ｍｏｄｕｌｅ）の断面構造図である。
【図１３】本発明の第４実施例に係るフレキシブル・パッケージ及びこれを用いた実装体（ｍｏｄｕｌｅ）の断面構造図である。
【図１４】本発明の他の実施例に係るフレキシブル・パッケージの断面構造図と、本発明の更に他の実施例に係るフレキシブル・パッケージの断面構造図とを示す。
【符号の説明】
【００９０】
１１…ＰＥＴ材
１２…ＡＬ配線
１４…シリコンチップ
１５…Ａｕバンプ
１６…アンダーフィル
２１…実装基板
２２…実装配線
２３，６０…導電性接着剤
５０…接着剤
７０…ポリイミド材
７１…ビームリード
【図１】
0004427535.tif 000002
【図２】
0004427535.tif 000003
【図３】
0004427535.tif 000004
【図４】
0004427535.tif 000005
【図５】
0004427535.tif 000006
【図６】
0004427535.tif 000007
【図７】
0004427535.tif 000008
【図８】
0004427535.tif 000009
【図９】
0004427535.tif 000010
【図１０】
0004427535.tif 000011
【図１１】
0004427535.tif 000012
【図１２】
0004427535.tif 000013
【図１３】
0004427535.tif 000014
【図１４】
0004427535.tif 000015