(57)【特許請求の範囲】
【請求項１】
スルーホールに塗布若しくはメッキされた銀若しくは銀基合金、スルーホールにビアプラグとして充填された銀若しくは銀基合金或いは有底ビアに塗布若しくはメッキ若しくは充填された銀若しくは銀基合金が基板の表面に露出面を有し且つ該基板の上に下部電極を形成した下部電極構造において、
前記基板は、低温焼成セラミックスシートに導電ペーストを塗布したのち、該低温焼成セラミックスシートと該導電ペーストを同時に焼成した低温焼成セラミックス基板であるか、或いは、前記基板は、焼成基板にスルーホール若しくはビアを形成して導電ペーストを塗布した後、該導電ペーストを焼成して得た基板又は焼成基板にスルーホール若しくはビアを形成してメッキを施した基板であり、かつ、
前記下部電極構造は、少なくとも銀若しくは銀基合金の前記露出面と前記下部電極との間に銀の拡散を抑える拡散バリア層としてＩｒＯ２単層を有し、かつ、前記下部電極と銀若しくは銀基合金の前記露出面との間に空洞がないことを特徴とする下部電極構造。
【請求項２】
前記下部電極構造は、前記下部電極の上に強誘電体層若しくは誘電体層を有することを特徴とする請求項１記載の下部電極構造。
【請求項３】
前記下部電極は、白金族金属若しくは白金族金属基合金からなることを特徴とする請求項１又は２記載の下部電極構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スルーホール、ビアプラグ又は有底ビア等の配線を有し、その上にコンデンサ等の素子を形成する回路基板の下部電極構造、特に高温プロセスを含む製造工程を経る回路基板の下部電極構造に関する。
【背景技術】
【０００２】
マイクロプロセッサをはじめとするデジタルＬＳＩ半導体装置は、演算速度の高速化及び低消費電力化による電源電圧の低減が進められている。例えば、近年、高速デジタルＬＳＩに対応したデカップリングコンデンサの構造が開示され、回路基板への実装面積の少量化がなされている（例えば特許文献１を参照。）。特許文献１では、シリコン単体或いはシリコン含有絶縁膜からなる基板、又はサファイアからなる基板に導電体が充填されたスルーホールを構成し、その上に下部電極を作製し、その上に強誘電体層若しくは誘電体を作製し、さらにその上に上部電極を作製することによって、基板上にコンデンサを構成する技術が開示されている。近年、さらに安価なデバイスを作製するために、セラミックス基板が注目されている。
【０００３】
従来、スルーホール又はビアプラグに充填される導電材料や下部電極の電極材料として、銀、白金、金、銅等の金属が複合的に用いられている。
【０００４】
ところで基板上に容量素子を形成した場合、白金は酸素を透過しやすいため、下部電極と上部電極との間に形成された強誘電体若しくは誘電体から酸素の抜け出しの問題が指摘されている。そこで、基板と下部電極との間に、酸素の抜け出しを抑制するためのバリア層を形成する技術の開示がある（例えば特許文献２を参照。）。
【０００５】
【特許文献１】特開２００２−８９４２号公報
【特許文献２】特開２００２−１４１４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記コンデンサ構造を形成する場合、基板上に下部電極を形成した後、（１）その上にさらに誘電体を形成する場合、又は（２）誘電体を酸素雰囲気中でアニールする場合、において６００〜１０００℃の高温工程が必要となる。しかし、これらの高温工程を経ると、導電ペーストを充填したビアプラグと下部電極との接触部分において、ビアプラグの導電材料が下部電極側に拡散してしまう。これにより、下部電極が押し上げるように隆起し、また下部電極とビアプラグとの間に空洞が生ずることがわかった。このような現象が生じると下部電極表面の平坦性が失われる。したがって、回路の信頼性を維持しながら高密度化することは困難となる。
【０００７】
そこで、本発明の課題は、ビアプラグと下部電極との接触部分における、ビアプラグの導電材料の下部電極側への拡散を抑制し、ひいては下部電極の隆起並びに下部電極とビアプラグとの間の空洞発生の抑制を図ることである。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明者は鋭意開発したところ、下部電極とビアプラグとの間に銀の拡散を抑える拡散バリア層としてＩｒＯ２単層を設けることで、ビアプラグの銀の下部電極側への拡散を抑制できることを見出し、本発明を完成させた。すなわち、本発明に係る下部電極構造は、スルーホールに塗布若しくはメッキされた銀若しくは銀基合金、スルーホールにビアプラグとして充填された銀若しくは銀基合金或いは有底ビアに塗布若しくはメッキ若しくは充填された銀若しくは銀基合金が基板の表面に露出面を有し且つ該基板の上に下部電極を形成した下部電極構造において、前記基板は、低温焼成セラミックスシートに導電ペーストを塗布したのち、該低温焼成セラミックスシートと該導電ペーストを同時に焼成した低温焼成セラミックス基板であるか、或いは、前記基板は、焼成基板にスルーホール若しくはビアを形成して導電ペーストを塗布した後、該導電ペーストを焼成して得た基板又は焼成基板にスルーホール若しくはビアを形成してメッキを施した基板であり、かつ、前記下部電極構造は、少なくとも銀若しくは銀基合金の前記露出面と前記下部電極との間に銀の拡散を抑える拡散バリア層としてＩｒＯ２単層を有し、かつ、前記下部電極と銀若しくは銀基合金の前記露出面との間に空洞がないことを特徴とする。少なくとも銀若しくは銀基合金の露出面と下部電極との間に、銀の拡散を抑制する拡散バリア層を設けることで、下部電極の隆起並びに下部電極とビアプラグとの間の空洞発生を抑制できる。これにより微細加工のデバイスにおいて、電極界面の密着性並びに基板及び電極表面の平坦性を確保できる。ここで、前記下部電極構造は、前記下部電極の上に強誘電体層若しくは誘電体層を有する場合を含む。基板上にコンデンサを形成する際に高温工程を経るため、導電材料の拡散が生じやすいからである。
【００１２】
また本発明に係る下部電極構造では、前記下部電極は、白金族金属若しくは白金族金属基合金からなることが好ましい。コンデンサを基板上に形成することを考慮して、耐酸化性を有する電極材料が好ましいためである。
【発明の効果】
【００１３】
本発明によって、スルーホールに塗布若しくはメッキされた導電材料、スルーホールにビアプラグとして充填された導電材料或いは有底ビアに塗布若しくはメッキ若しくは充填された導電材料と下部電極との接触部分において、導電材料の下部電極側への拡散を抑制し、ひいては下部電極の隆起並びに下部電極とビアプラグとの間の空洞発生の抑制を図ることができる。これにより微細加工のデバイスにおいて、電極界面の密着性並びに基板及び電極表面の平坦性を確保できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。本実施形態に係る下部電極構造において使用する基板は、スルーホールに塗布若しくはメッキされた導電材料、スルーホールにビアプラグとして充填された導電材料或いは有底ビアに塗布若しくはメッキ若しくは充填された導電材料が基板の表面に露出面を有する基板である。そして、本実施形態に係る下部電極構造は、この基板の上に下部電極を形成する際に、少なくとも導電材料の露出面と下部電極との間に、導電材料の構成元素の拡散を抑制する拡散バリア層を設けることを特徴とするものである。図１は、本実施形態に係る下部電極構造の一形態を示す概略模式図である。図１の下部電極構造１００は、スルーホール２にビアプラグ３として充填された導電材料が基板１の表面に露出面４を有し且つ少なくとも露出面４と下部電極６との間に、導電材料の構成元素の拡散を抑制する拡散バリア層５を有する。さらに下部電極構造１００は、下部電極６の上に強誘電体若しくは誘電体からなる絶縁層７と、絶縁層７の上に上部電極８を設けた構造としている。
【００１５】
基板１には、低温焼成セラミックスシートに導電ペーストを塗布したのち、低温焼成セラミックスシートと導電ペーストを同時に焼成した低温焼成セラミックス基板（ＬＴＣＣ）が含まれる。ここで低温焼成セラミックス基板としては、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、１０００℃以下で焼成して得たアルミナ（結晶相）と酸化ケイ素（ガラス相）からなる基板が例示できる。その他、セラミックス成分として、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア等を用いることができる。ガラス成分としては、ホウケイ酸ガラス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を用いることができる。１０００℃以下で焼成できるため、内部導体を配線する場合にはＡｇ、Ａｇ−Ｐｄ合金、Ａｕ、Ｐｔ、Ｃｕの使用が可能である。また誘電率がアルミナ基板より低いので信号遅延も小さい。さらに熱膨張係数がシリコンに近いという特徴があり、基板への直接ダイボンディングやフリップチップ（ＦＣ）接続が容易である。これによりモジュールの小型化に有利な基板となっている。基板の形状は板状とする。ガラス成分は６０〜８０体積％とし、骨材であるセラミックス成分を４０〜２０体積％とすることが好ましい。ガラス成分が上記の範囲を外れると複合組成物となりにくく、強度及び成形性が低下するからである。上記の範囲内とすることで、セラミックス基板とほぼ同等の強度及び成形性を確保しつつ、粒界に起因する欠陥を大幅に低減し、平滑性の向上を図ることができる。
【００１６】
また基板１には、焼成基板にスルーホール若しくは有底ビアを形成して導電ペーストを塗布した後、導電ペーストを焼成して得た基板も含まれる。焼成基板として、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、アルミナ（Ａｌ２Ｏ３）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）が例示できる。これらの焼成基板に、ドリル、レーザー照射等の穴あけ方法により、スルーホール又は有底ビアを形成する。スルーホール又は有底ビアに導電ペーストを使って、塗布・焼成して、基板１に導電性ビアプラグや導電性有底ビアを形成する。さらに基板１には、焼成基板にスルーホール若しくはビアを形成してメッキを施した基板も含まれる。
【００１７】
このように基板１は、スルーホール、ビアプラグ或いは有底ビアのいずれかを少なくとも有するものである。スルーホールの意義は、スルーホールに導電材料を塗布若しくはメッキして形成した導電性スルーホール（不図示）を含むものとする。またビアプラグの意義は、スルーホールに導電性ペーストを充填して形成したビアプラグ（例えば図１参照）を含むものとする。また有底ビアの意義は、有底ビアに導電材料を塗布若しくはメッキ若しくは充填して形成した導電性有底ビア（不図示）を含むものとする。さらに基板１は、内部に配線を有するものも含まれる。
【００１８】
本実施形態に係る下部電極構造１００は、導電材料の露出面４を有する。回路基板を形成するためには、基板１の内部配線（不図示）と下部電極６とを導通させる必要がある。そこで、スルーホールに塗布若しくはメッキされた導電材料、スルーホールにビアプラグとして充填された導電材料或いは有底ビアに塗布若しくはメッキ若しくは充填された導電材料は、基板１の表面に露出面４を必要とする。導電材料の露出面４は、研磨等の平坦化技術の適用により、基板１の表面と同一表面とすることが多い。
【００１９】
本実施形態に係る下部電極構造１００では、露出面における導電材料、すなわちスルーホールに塗布若しくはメッキされた導電材料、スルーホールにビアプラグとして充填された導電材料或いは有底ビアに塗布若しくはメッキ若しくは充填された導電材料は、銀若しくは銀基合金、或いは銅若しくは銅基合金が好ましい。基板１の内部配線と同じ導電材料若しくは導電性がほぼ等価のものを使用することが求められ、且つ導電ペーストのコストを考慮したものである。
【００２０】
下部電極６は、白金族金属若しくは白金族金属基合金とすることが好ましい。ここで良導電性とコンデンサ作製時の耐酸化性とを考慮して、白金族金属のうち、白金、イリジウム又はロジウムがより好ましい。白金族金属基合金として、白金基合金、イリジウム基合金又はロジウム基合金がより好ましい。膜厚は特に限定されないが５０ｎｍ以上、５００ｎｍ以下に設定することが好ましい。
【００２１】
本実施形態に係る下部電極構造１００では、上述した通り、露出面４における導電材料として銀若しくは銀基合金或いは銅若しくは銅基合金を使用し、且つ下部電極６として白金族金属若しくは白金族金属基合金とすることが好ましいが、（１）下部電極６の上にさらに誘電体７を形成する場合、又は（２）誘電体７を酸素雰囲気中でアニールする場合、において６００〜１０００℃の高温工程が必要となる。例えば図２に示す下部電極構造２００がこれらの高温工程を経ると、ビアプラグ３と下部電極６との接触部分において、ビアプラグ３の導電材料が下部電極６側に拡散する。これにより、例えば図３に示す下部電極構造２００のように下部電極６が押し上がるように隆起し、また下部電極６とビアプラグ３との間に空洞９が生ずることがわかった。これにより、下部電極表面の平坦性が失われる。したがって、回路の信頼性を維持しながら高密度化することは困難となる。なお、図３では、下部電極６よりも上の構造の図示は省略している。
【００２２】
本実施形態に係る下部電極構造１００では、銀若しくは銀基合金或いは銅若しくは銅基合金等の高温で拡散を生じやすい導電材料を基板の導電ペーストとして使用し、且つ製造工程において高温工程を経るという観点から、拡散バリア層５を設けることが好ましい。拡散バリア層５を設けることで、スルーホール、ビアプラグ又は有底ビアの導電材料として上記の易拡散性導電材料を使用し、且つ白金族金属若しくは白金族金属基合金等の拡散の影響を受けやすい下部電極６を使用したとしても、導電材料の構成元素の拡散を抑制することができる。拡散バリア層５は少なくとも導電材料の露出面４と下部電極６との間に設けることが必要であるが、必要であれば基板１の表面全体に設けても良い。拡散バリア層５としては、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＣａＲｕＯ３、ＢａＲｕＯ３又は（Ｓｒｘ，Ｃａ１−ｘ）ＲｕＯ３等の白金族金属含有導電性酸化物からなる層、或いはＬａ−Ｃａ−Ｃｕ−Ｏ系超伝導材料、Ｙ−Ｂａ−Ｃｕ−Ｏ系超伝導材料、Ｂｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ系超伝導材料、Ｔｌ−Ｂａ−Ｃａ−Ｃｕ−Ｏ系超伝導材料又はＨｇ−Ｂａ−Ｃａ−Ｃｕ−Ｏ系超伝導材料等の酸化物高温超伝導体材料からなる層、或いはＴｉＮ，ＺｒＮ，ＶＮ，ＮｂＮ，Ｔａ２Ｎ，Ｃｒ２Ｎ等の導電性窒化物からなる層、或いはＴｉＣ，ＺｒＣ，ＶＣ，ＮｂＣ，ＴａＣ，ＣｒＣ２，ＭｏＣ，ＷＣ等の導電性炭化物からなる層とすることが好ましい。拡散バリア層５の膜厚は特に限定されないが２０ｎｍ以上５００ｎｍ以下、より好ましくは５０ｎｍ以上２００ｎｍ以下に設定することが好ましい。拡散バリア層５の膜厚は、基板１の平坦性に大きな影響を受け、基板１が粗面となるほど膜厚を大きくする必要がある。また拡散バリア層は、２層以上の層から形成されていても良く、例えば基板／導電性酸化物／導電性窒化物、基板／導電性酸化物／導電性炭化物、基板／導電性炭化物／導電性窒化物、基板／導電性窒化物／導電性酸化物、基板／導電性炭化物／導電性酸化物、基板／導電性窒化物／導電性炭化物、の順に積層しても良い。さらにこれらを組み合わせて積層しても良い。また異なる組成の導電性酸化物層を積層した拡散バリア層、異なる組成の導電性窒化物層を積層した拡散バリア層、異なる組成の導電性炭化物層を積層した拡散バリア層としても良い。３層以上の場合には、例えば基板／ＴａＮ／Ｉｒ／ＩｒＯ２のように間に金属層を設けても良い。
【００２３】
本実施形態に係る下部電極構造１００が受動素子を形成する場合には、下部電極６の上に強誘電体若しくは誘電体からなる絶縁層７を形成することとなる。絶縁層７としては、例えば、ＢＳＴ（（ＢａｘＳｒ１−ｘ）ＴｉＯ３）、ＢａＴｉＯ３、（ＢａｘＣａ１−ｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）３等のペロブスカイト構造を持った強誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｉ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（ＳｒｘＢａ１−ｘ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料が用いられる。この中でも、ＢＳＴ、ＢａＴｉＯ３やＰＺＴ等のペロブスカイト構造を持った強誘電体材料が、誘電率が高く比較的低温での合成が容易であるため好ましい。膜厚は特に限定されないが、例えば薄膜デバイスとする場合には３０ｎｍ以上５００ｎｍ以下に設定することが好ましい。膜厚が３０ｎｍ以下であると充分な比誘電率が得られない場合があり、リーク電流が許容範囲を超えるおそれがある。一方、膜厚が５００ｎｍを超えると充分な容量値が得られない場合がある。ただし、薄膜デバイスのみならず、厚膜デバイスとしても良い。
【００２４】
なお、下部電極６として白金若しくは白金基合金を使用した場合、誘電体の酸素を透過して酸素抜けの問題が生じやすい。しかし、拡散バリア層５を設けることでビアプラグ等の導電材料の白金下部電極への拡散が抑止されると共に、白金の酸素透過性を低減して誘電体の劣化を抑制しうる。
【００２５】
上部電極８としては、低抵抗性を有する材料で薄膜電極を形成することが好ましく、下部電極６と同様の導電材料としても良い。また、例えばＡｕ、Ａｇ、Ａｇ-Ｐｄ、Ｃｕ或いはこれらの合金等の低抵抗導電体としても良い。膜厚は特に限定されないが５０ｎｍ以上、５００ｎｍ以下に設定することが好ましい。
【００２６】
次に、本実施形態に係る下部電極構造１００の製造方法を説明する。まず基板１として、配線を内部に含む基板、すなわち多層基板を作製する。例えば、低温焼成セラミックスシートに銀ペーストや銅ペースト等の導電ペーストを塗布したのち、低温焼成セラミックスシートと導電ペーストを同時に焼成することで基板を得る。また、アルミナ等のセラミック焼成基板にスルーホール若しくはビアをレーザー照射して形成し、形成したスルーホール若しくはビアに銀ペーストや銅ペースト等の導電ペーストを塗布した後、導電ペーストを焼成して基板を得ても良い。さらにアルミナ等のセラミック焼成基板にスルーホール若しくはビアをレーザー照射して形成し、形成したスルーホール若しくはビアをメッキして、基板を得ても良い。メッキは銅メッキ又は銀メッキのいずれの手法を用いても良い。必要に応じて、基板１は、表面を基板研削（ラッピング）、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等の鏡面化（ポリッシング）処理を行なっても良い。
【００２７】
次に、少なくともビアプラグ等の導電材料の露出面４の上を覆うように、ＰＶＤ法やＰＬＤ法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等の気相法或いはゾルゲル法等の溶液法によって拡散バリア層５を薄膜形成する。ＰＶＤ法としては、抵抗加熱蒸着又は電子ビーム加熱蒸着等の真空蒸着法、ＤＣスパッタリング、高周波スパッタリング、マグネトロンスパッタリング、ＥＣＲスパッタリング又はイオンビームスパッタリング等の各種スパッタリング法、高周波イオンプレーティング、活性化蒸着又はアークイオンプレーティング等の各種イオンプレーティング法、分子線エピタキシー法、レーザアブレーション法、イオン化クラスタビーム蒸着法、並びにイオンビーム蒸着法などが例示できる。
【００２８】
次に、拡散バリア層５を含めた基板１の表面に、ＰＶＤ法等の気相法、例えばＤＣスパッタリング法によって下部電極６を薄膜形成する。これらの工程によって、本実施形態に係る下部電極構造１００が形成できる。
【００２９】
本実施形態に係る下部電極構造１００では、さらに絶縁層７を形成しても良く、絶縁層７は、ゾルゲル法やＭＯＤ法（有機金属化合物堆積法）等の溶液塗布焼成法、スパッタリング法等のＰＶＤ法又はＣＶＤ法等の成膜技術を用いて形成する。これらの成膜方法によれば、ＢａＴｉＯ3やＰＺＴ等のペロブスカイト強誘電体を例にとると、通常のセラミックス粉体焼結法では９００〜１０００℃以上の高温プロセスが必要であるが、４００〜８５０℃程度の低温で形成可能である。
【００３０】
次に絶縁層７の上に上部電極８を、下部電極６を成膜した場合と同様の方法によって薄膜形成する。なお、上部電極８の上に電極保護の目的でＴｉＯ２やポリイミド等の保護層を設けても良い。  
【実施例】
【００３１】
（実施例１）
以下、本発明の実施例を具体的に示す。アルミナ−シリカを主成分とするＬＴＣＣ用シートに直径６０μｍのスルーホールを設け、これに銀ペーストを充填し、同時焼成してＡｇビアプラグが基板の表面に露出した基板を得た。この基板について、６００℃、２時間の条件の加熱前処理を行なった。この加熱前処理の工程は、ビアプラグ中の水分によってもビアプラグの隆起が起こることが知られており、その影響を排除するための工程である。この基板のＡｇビアプラグの上に拡散バリア層としてＩｒＯ２をスパッタリング法により膜厚５０ｎｍを蒸着した。さらに８００℃、１０分間の酸化処理を行なった。次に５０Ｗで５分間、逆スパッタリングしたあと、基板温度２００℃としてスパッタリング法により、ＬＴＣＣ基板上に白金薄膜を膜厚が２００ｎｍとなるように蒸着した。これを実施例１とする。そしてＡｇビアプラグの拡散によって形成された白金薄膜の隆起の段差を測定した。段差の測定はα−ｓｔｅｐ３００（Ｔｅｎｃｅｒ  ＩＮＳＴＲＵＭＥＮＴＳ）を使用した。結果を表１に示す。次に酸素雰囲気中６００℃で加熱処理を行い、同様に段差を測定した。あるいは酸素雰囲気中８００℃で加熱処理を行い、同様に段差を測定した。いずれも結果を表１に示す。
【００３２】
（参考例１）
実施例１と同様の基板のみとした場合を参考例１とする。ただし、水の影響を除去するための加熱前処理の工程は行なった。参考例１のＡｇビアプラグによる段差を測定した。次に酸素雰囲気中６００℃で加熱処理を行い、同様に段差を測定した。また、酸素雰囲気中８００℃で加熱処理を行い、同様に段差を測定した。いずれも結果を表１に示す。
【００３３】
（比較例１）
実施例１と同様の水の影響を除去するための加熱前処理の工程を行なった基板を準備する。この基板のＡｇビアプラグの上に、Ｉｒ（金属イリジウム）薄膜をスパッタリング法によって膜厚が５０ｎｍとなるように蒸着した。次に５０Ｗで５分間、逆スパッタリングしたあと、基板温度２００℃としてスパッタリング法により、ＬＴＣＣ基板上に白金薄膜を膜厚が２００ｎｍとなるように蒸着した。これを比較例１とする。そしてＡｇビアプラグの拡散によって形成された白金薄膜の隆起の段差を測定した。次に酸素雰囲気中６００℃で加熱処理を行い、同様に段差を測定した。あるいは酸素雰囲気中８００℃で加熱処理を行い、同様に段差を測定した。いずれも結果を表１に示す。
【００３４】
（比較例２）
実施例１と同様の水の影響を除去するための加熱前処理の工程を行なった基板を準備する。この基板に白金薄膜を形成する前に、真空加熱処理（２００℃、２時間）を行なう。そして、５０Ｗで５分間、逆スパッタリングしたあと、基板温度２００℃としてスパッタリング法により、ＬＴＣＣ基板上に白金薄膜を膜厚が２００ｎｍとなるように蒸着した。これを比較例２とする。そしてＡｇビアプラグの拡散によって形成された白金薄膜の隆起の段差を測定した。次に酸素雰囲気中６００℃で加熱処理を行い、同様に段差を測定した。あるいは酸素雰囲気中８００℃で加熱処理を行い、同様に段差を測定した。いずれも結果を表１に示す。
【００３５】
【表１】
0004548262.tif 000002
【００３６】
表１の結果を見ると、実施例１では、白金薄膜は６００℃、酸素中の加熱では０．２μｍ、８００℃、酸素中の加熱では１．５μｍ未満の隆起までに抑えられていた。さらに、ＳＥＭ断面観察を行なった結果、白金薄膜とＡｇビアプラグの露出面との間には空洞が見られず、Ａｇの拡散が抑えられていた。したがって、ＩｒＯ２層が拡散バリア層として機能していることが明らかとなった。なお、参考例１を参照すると、Ａｇビアプラグ自体には隆起の原因がないことがわかる。
【００３７】
一方、比較例１では、白金薄膜は６００℃、酸素中の加熱では０．６μｍ、８００℃、酸素中の加熱では１０μｍの隆起が生じた。さらに、ＳＥＭ断面観察を行なった結果、白金薄膜とＡｇビアプラグの露出面との間には空洞化が見られ、Ａｇの拡散が抑制されていなかった。空洞化により断線のおそれが生ずる。したがって、Ｉｒ層は拡散バリア層として機能しないことがわかった。
【００３８】
比較例２では、白金薄膜は６００℃、酸素中の加熱では１．０μｍ、８００℃、酸素中の加熱では８〜１０μｍの隆起が生じた。さらに、ＳＥＭ断面観察を行なった結果、白金薄膜とＡｇビアプラグの露出面との間には空洞化が見られ、Ａｇの拡散が生じていた。空洞化により断線のおそれが生ずる。
【００３９】
本実施例では拡散バリア層としてＩｒＯ２を形成したが、実施形態で述べたその他の酸化物、窒化物及び炭化物についても、下部電極の隆起及び空洞化が抑制されていた。
【図面の簡単な説明】
【００４０】
【図１】本実施形態に係る下部電極構造の一形態を示す概略模式図である。
【図２】従来の下部電極構造の一形態を示す概略模式図である。
【図３】従来の下部電極構造について、高温工程を経た後の一形態を示す概略模式図である。
【符号の説明】
【００４１】
１，基板
２，スルーホール
３，導電性ビアプラグ
４，導電材料の露出面
５，拡散バリア層
６，下部電極
７，強誘電体層若しくは誘電体層等の絶縁層
８，上部電極
９，空洞
１００，２００，下部電極構造
【図１】
0004548262.tif 000003
【図２】
0004548262.tif 000004
【図３】
0004548262.tif 000005