(57)【特許請求の範囲】
【請求項１】
論理エミュレーションモジュールであって、
複数のプログラム可能な論理素子と、
前記複数のプログラム可能な論理素子間の接続をプログラム可能な複数のスイッチング素子と、
前記論理エミュレーションモジュールの外部と電気的に接続するための複数のコネクタと、
前記複数のプログラム可能な論理素子と前記スイッチング素子と前記複数のコネクタとを搭載するためのボードと、
前記ボード上に設置され、エミュレーションの間にデータを伝送する配線と、を有し、
前記配線は、少なくとも、前記複数のコネクタと複数のプログラム可能な論理素子を直接結合する配線と、前記複数のスイッチング素子を経由して前記複数のコネクタと複数のプログラム可能な論理素子を結合させる配線とを含み、
前記論理エミュレーションモジュールは、少なくとも、論理検証の為に準備された論理ボードに搭載される開発対象である集積回路の一部の動作と論理的に等価な動作を実現し、
前記複数のプログラム可能な論理素子のそれぞれは、その他の前記複数のプログラム可能な論理素子の全て、及び全ての前記複数のスイッチング素子と直接接続されている、
ことを特徴とする論理エミュレーションモジュール。
【請求項２】
前記複数のプログラム可能な論理素子と前記複数のスイッチング素子は前記ボードの表面及び背面に搭載されている
ことを特徴とする請求項１に記載の論理エミュレーションモジュール。
【請求項３】
前記複数のプログラム可能な論理素子は、前記ボードの表面及び背面に向い合った状態で搭載され、前記ボードの表面及び背面には、前記複数のプログラム可能な論理素子に割り当てられ、前記ボードの表面及び背面に向い合った状態でランドが配置され、前記向い合っているランド同士はスルーホールによって接続されている
ことを特徴とする請求項２に記載の論理エミュレーションモジュール。
【請求項４】
前記複数のプログラム可能な論理素子は前記ボードの表面に搭載され、前記複数のスイッチング素子及び前記論理ボードに接続するための複数のコネクタは前記ボードの背面に搭載されている
ことを特徴とする請求項３に記載の論理エミュレーションモジュール。
【請求項５】
前記複数のコネクタは前記ボードの表面及び背面に搭載されている
ことを特徴とする請求項１に記載の論理エミュレーションモジュール。
【請求項６】
前記複数のコネクタの端子は、少なくとも電源線とグランド線が前記基板の表面と裏面の対向する位置に配置され、スルーホールにより接続される
ことを特徴とする請求項５に記載の論理エミュレーションモジュール。
【請求項７】
少なくとも論理ボードの片面に搭載された論理モジュールであって、
複数のプログラム可能な論理素子と、
前記複数のプログラム可能な論理素子と入力及び出力信号を伝達する複数のコネクタと、
前記複数のプログラム可能な論理素子間の接続を制御するための複数のスイッチング素子と、
前記論理ボードに搭載され、開発対象である集積回路を支持するランドと、を備え、
前記複数のプログラム可能な論理素子は、前記複数のコネクタまたは複数のスイッチング素子と接続され、
論理検証の為の論理データは、前記複数のプログラム可能な論理素子にプログラムされ、
前記複数のプログラム可能な論理素子のそれぞれは、その他の前記複数のプログラム可能な論理素子の全て、及び全ての前記複数のスイッチング素子と直接接続され、
前記複数のコネクタは、前記論理ボードの第一の面と第二の面の同じ端部に搭載され、
前記論理ボードの第一の面と第二の面に搭載された前記複数のコネクタの向い合った端子の一部は同一の信号を伝達する
ことを特徴とする論理モジュール。
【請求項８】
少なくとも論理ボードの片面に搭載された論理モジュールであって、
複数のプログラム可能な論理素子と、
前記複数のプログラム可能な論理素子と入力及び出力信号を伝達する複数のコネクタと、
前記複数のプログラム可能な論理素子間の接続を制御するための複数のスイッチング素子と、
前記論理ボードに搭載され、開発対象である集積回路を支持するランドと、を備え、
前記複数のプログラム可能な論理素子は、前記複数のコネクタまたは複数のスイッチング素子と接続され、
論理検証の為の論理データは、前記複数のプログラム可能な論理素子にプログラムされ、
前記複数のプログラム可能な論理素子のそれぞれは、その他の前記複数のプログラム可能な論理素子の全て、及び全ての前記複数のスイッチング素子と直接接続され、
前記複数のプログラム可能な論理素子は少なくとも前記論理ボードの第一の面の一部に搭載され、
前記複数のスイッチング素子は、前記複数のプログラム可能な論理素子に向い合っている前記論理ボードの第二の面に搭載され、
前記複数のプログラム可能な論理素子もしくは前記複数のコネクタと前記論理ボードとの間に挿入された所望のランド配置である第二のボードを有し、
同一の信号として扱われる前記複数のプログラム可能な論理素子の為の端子の一部及び前記複数のスイッチング素子の為の端子の一部は、前記第二のボードに設置されたスルーホールによって接続される
ことを特徴とする論理モジュール。
【請求項９】
論理モジュールであって、
内部に論理をプログラムされる複数のプログラム可能な論理素子と、
内部に接続関係をプログラムされる複数のスイッチング素子と、
前記複数のプログラム可能な論理素子と複数のスイッチング素子とを支持するボードと、
前記複数のプログラム可能な論理素子及びスイッチング素子へ信号を伝送するコネクタと、
前記複数のプログラム可能な論理素子のそれぞれと複数のスイッチング素子の全てとを接続する第一の配線と、
前記複数のプログラム可能な論理素子のそれぞれの間を相互に接続する第二の配線と、
前記複数のプログラム可能な論理素子と前記コネクタを接続する第三の配線と、
前記複数のスイッチング素子と前記コネクタを接続する第四の配線とを有し、
前記第一乃至第四の配線は論理を構成する論理信号を接続する為に用いられる
ことを特徴とする論理モジュール。
【請求項１０】
前記コネクタは、前記ボード上に互いに対向して配置された第一のコネクタと第二のコネクタからなり、
前記第一のコネクタと前記第二のコネクタの対向する第一の端子は前記複数のプログラム可能な論理素子と前記複数のスイッチング素子に並列に接続される第一制御信号を伝送し、
前記第一のコネクタと前記第二のコネクタの対向する第二の端子は前記複数のプログラム可能な論理素子と前記複数のスイッチング素子に直列に接続される第二制御信号の入力信号を伝送し、
前記第一のコネクタと前記第二のコネクタの対向する第三の端子は前記複数のプログラム可能な論理素子と前記複数のスイッチング素子に直列に接続される第二制御信号の出力信号を伝送する
ことを特徴とする請求項９に記載の論理モジュール。
【請求項１１】
前記複数のプログラム可能な論理素子の端子を接続する為の複数の端子ランドと、
前記複数の端子ランドと前記コネクタは、前記複数のプログラム可能な論理素子が搭載された前記ボードの周辺部分に配置され、
前記複数の端子ランドと前記コネクタの端子は一対一で接続され、
前記コネクタのそれぞれは多段接続タイプのコネクタである
ことを特徴とする請求項９に記載の論理モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理検証を行う論理エミュレータを用いた大規模集積回路の開発技術に関する。
【背景技術】
【０００２】
近年、サーバ等の情報処理装置に適用する大規模集積回路（ＬＳＩ）のゲート数の増加、多ピン化、小形化が進んでいる。
【０００３】
このようなＬＳＩなどの論理素子を設計する際に、ＬＳＩの論理検証精度を向上させるために、従来のソフトウェアシミュレーション技術に加え、プログラマブルＬＳＩであるＦＰＧＡ（フィールドプログラマブルゲートアレイ）を用いたハードウェアエミュレーションをＬＳＩの論理検証に適用する方式が用いられている。しかしながら、近年のＬＳＩの内部回路のゲート数の増加に伴い、論理検証には多数のＦＰＧＡを必要とするようになった。そのような論理検証用の装置の一例として、特許文献１（特開平６−３４１４号公報）に記載されている技術がある。
【０００４】
特開平６−３４１４号公報に記載されている技術は、ターゲット機（実機：論理検証対象）に接続してハードウェアの動作確認を実施するエミュレーション装置において、検証するための論理を擬似的に実現する擬似ＬＳＩ装置を、複数のＦＰＧＡと、検証するための回路データを格納する不揮発性メモリと、ＦＰＧＡと不揮発性メモリとの間のデータ転送を行う転送部と電源部とから構成し、擬似ＬＳＩ装置がエミュレーション装置から切り離された場合でも、擬似ＬＳＩ装置が回路データを保持できるようにしている。
【０００５】
このようなＬＳＩの実装方法として、基板上に複数のＬＳＩをベアチップのまま実装したマルチチップモジュールがある。また、ベアチップをキャリアと呼ばれる基板を介し、はんだボールを用いて実装するＣＳＰ（チップサイズパッケージ）というＬＳＩパッケージも、ベアチップとほぼ等価の投影面積と従来の製造工法で容易に実装および交換可能できるため、有効な手段として用いられている。マルチチップモジュールやＣＳＰでは、高集積化と論理規模の拡大に伴って単位面積当りの発熱量が増加しているため、論理ＬＳＩの発熱を効率良く放熱する冷却構造が求められている。
【特許文献１】特開平６−３４１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＦＰＧＡと開発対象であるＬＳＩでは、パッケージサイズ、接続構造およびピン配置が異なるため、ＦＰＧＡを搭載するための論理検証対象ボードを設計しなおさなければならないという問題があった。つまり、ＦＰＧＡのパッケージ構造が一般的なＰＧＡ（ピングリッドアレイ）、ＱＦＰ（クワッドフラットパッケージ）、ＢＧＡ（ボールグリッドアレイ）であることから、複数のＦＰＧＡを組合せるためには搭載するボードサイズを大きくするか、または複数枚のボードに論理分割し、これらをバックプレーンボ−ドを介して接続するというようなエミュレーション装置を構築する必要があった。この場合、開発対象のＬＳＩを搭載する論理ボードとの間になんらかの接続手段が必要となる。
【０００７】
本発明の目的は、論理検証対象ボードを再設計することなく、そのまま使用できる論理検証用の論理モジュール、ならびにその論理モジュールを用いてＬＳＩを開発する技術を提供することにある。
【０００８】
本発明の他の目的は、マルチチップモジュールの効率的な熱伝導冷却を実現する技術を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、基板の片面または両面に、内部に有するゲートを用いてプログラムすることによって論理を実現するＦＰＧＡと、回路間の接続をプログラムすることが可能なスイッチングＬＳＩをそれぞれ少なくとも一つずつ搭載し、さらに外部と電気的に接続するコネクタを前記基板の周縁部の少なくとも一辺に搭載し、スイッチングＬＳＩを介してＦＰＧＡとコネクタを接続させた論理モジュールを構成する。
【００１０】
また本発明では、論理検証の対象となる論理ボードは、論理モジュールと接続するためのコネクタと、論理モジュールと接続するためのコネクタと、開発対象ＬＳＩを搭載する端子ランドを備え、コネクタと端子ランドを一対一で接続する。
【００１１】
論理モジュールのコネクタと論理ボード上のコネクタを接続して検証対象である論理ボード上に論理モジュールを実装することで、開発対象であるＬＳＩが実際搭載されることとなる論理ボードを用いて論理検証を行うことが可能となる。また、論理検証後は論理モジュールを取り外し、論理ボード上に開発対象ＬＳＩを搭載して評価することが可能である。
【００１２】
さらにＦＰＧＡが必要な場合は、論理モジュール上の外部接続コネクタを介して前記論理モジュールを２段以上連続して接続させる。このように、同一実装面積でさらに論理規模を拡大することが可能となる。
【００１３】
さらに、論理モジュールの両面に搭載するＬＳＩの外部端子数が異なる場合には、ＬＳＩをキャリアと呼ばれる基板により、ある一定のランド配置になるように変換する。論理モジュールの両面を同じランド配置にすることによって、同一信号端子ランドおよび同一電源、グランド端子ランドを論理モジュール基板の貫通スルーホールのみで接続することが可能となり、配線設計が容易になる。
【００１４】
また本発明は、論理モジュールの四隅に金属スペーサを介して放熱板を取り付け、論理モジュールに搭載したＦＰＧＡやスイッチングＬＳＩ等の各種ＬＳＩと放熱板の間に、それらＬＳＩの形状に追従して変形し密着する弾性を持つ熱伝導シートを備える。ＬＳＩの発熱は、この熱伝導シートと放熱板を介して放熱される。熱伝導シートがＬＳＩの形状に追従して変形するので、基板の同一面上に高さの違うＬＳＩを搭載しても、その高さの差異を吸収することができる。また、論理モジュール上の四隅に金属スペーサを介して放熱板を取り付けることで、部品配置、配線設計を阻害しない冷却構造を実現している。
【００１５】
さらに、論理モジュールを多段構成にする場合には、下段側の論理モジュールが発する熱を、自由に屈曲できる熱伝導シートによって上段側の放熱板に熱伝導させる。このような構成によって、論理モジュールを多段構成にした場合でも効率的に冷却することが可能となる。
【発明の効果】
【００１６】
本発明によれば、１つの論理モジュールに複数の論理ＬＳＩを搭載し、それらの接続を直接およびスイッチングＬＳＩを用いて接続することにより、必要最小限の実装スペースで効率良く配線でき小形モジュール化することができる。また、外部接続コネクタを用いて多段構成とし、さらに単位面積当たりの論理規模を拡大できると共に、論理検証対象の論理ボードに直接接続でき、かつ論理検証後は前記論理ボードを再設計することなく開発対象ＬＳＩを搭載して評価することができる。また、部品配置を阻害せず、ＬＳＩチップへの応力を軽減し、熱伝導性を高めた効率の良い冷却を単一モジュールだけでなく多段構成のモジュールにおいても行うことができる。また、論理をプログラム可能なプログラマブルＬＳＩと接続をプログラム可能なスイッチングＬＳＩにより構成する論理モジュールの接続に対し、配線自由度があり、スイッチングＬＳＩのピン数を少なくできる効果がある。また、装置インタフェースコネクタと外部インタフェースコネクタの両方から制御が可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を用いて本発明の実施例を詳細に説明する。
図１〜３は、本発明の論理モジュールの第一の実施例を示している。図１は論理モジュールを上からみた表面図であり、図２は下から見た裏面図であり、図３は断面図を示している。
図１において、モジュール基板２表面に、複数の例えばＦＰＧＡなどの論理ＬＳＩ４ａが、キャリアと呼ばれる基板３６を介して搭載されている。キャリア３６についての説明は、図４および図５を用いて説明する。さらに、外部と電気的に接続するコネクタ３がモジュール基板２の周縁部に搭載されている。
【００１８】
図２において、モジュール基板２裏面にも、例えばスイッチングＬＳＩなどの論理ＬＳＩ４ｂがキャリア３６を介して複数搭載されている。本実施例では、コネクタを４つ設けているが、このように複数のコネクタを搭載することで、論理ＬＳＩ４ｂからの出力端子をより多くの端子を確保でき、かつ交換が容易に行うことが可能である。
【００１９】
図３は、論理モジュール１の断面を示している。本実施例では論理ＬＳＩ４は、ある一定の間隔で格子状に配列したはんだボールにより接続するＢＧＡで実装するが、はんだボールの配列を従来の１．２７ｍｍ間隔より狭くしたＢＧＡを用いて実装面積を縮小し、単位面積当たりの論理規模を拡大することができる。このようなＢＧＡはＦＢＧＡ（ファインピッチＢＧＡ）またはＣＳＰと呼ばれ、はんだボール間隔は１．０ｍｍ、０．８ｍｍ、０．７５ｍｍ、０．６５ｍｍ、０．５ｍｍのものがＬＳＩメーカからＪＥＤＥＣ、ＥＩＪＡに提案されている。また、本実施例のように、論理ＬＳＩ４を両面に複数個搭載することで大規模論理検証に対応することが可能となる。
【００２０】
図３において、モジュール基板２の両面に搭載されている論理ＬＳＩ４ａ、ｂおよびコネクタの実装位置は、表裏で互いに対向した位置になっている。この点についての説明を図４及び５を用いて説明する。
【００２１】
図４及び図５は、論理モジュール１の断面の拡大図であり、論理ＬＳＩ４ａ、ｂの配線の接続方法の例を示す図である。
【００２２】
まず図４は、表裏で対向する位置に実装された論理ＬＳＩ４ａ、ｂ間で、１対１に接続する場合の例である。モジュール基板２の両面上には、キャリア３６を介して論理ＬＳＩ４ａ、ｂの端子と接続するランド３１と外層配線層３２が配置されている。外層配線層３２は、例えばモジュール基板２の中央部に十字形に配置されている。また、基板モジュール２の両面の接続は、ランド３１、外層配線層３２などの各配線層間を任意に接続する貫通スルーホール３４を用いて行う。
【００２３】
図５は、相対位置にある論理ＬＳＩ４ａ、ｂ間だけでなく、その他の論理ＬＳＩ４ａ、ｂと接続する必要がある場合の例を示している。図５では、外層配線層３２と内層配線層３３間を接続する非貫通スルーホール３５を両面に備える。非相対位置の論理ＬＳＩ４ａ、ｂとの接続は、非貫通スルーホール３５と、非貫通スルーホール３５や貫通スルーホール３４の接続をモジュール基板２内部で行う内層配線層３３とで行われる。
【００２４】
図４、図５において、論理モジュール１の表面側と裏面側の機能が異なることによってそれぞれの面に搭載する論理ＬＳＩ４ａ、ｂの外部端子数が異なる場合でも、キャリア３６を用いることで、ある一定のランド配置に変換し、表裏で対向した実装位置を実現している。例えば、表面側に搭載する論理ＬＳＩ４ａと裏面側に搭載する論理ＬＳＩ４ｂの同一信号の端子、同一電源の端子、ＧＲＤ端子のランドを相対位置になるようにすると、貫通スルーホール３４によって直接接続することが可能となり、配線設計が容易になる。同一信号端子ランド、同一電源、ＧＲＤ端子ランドが対向する位置関係にない場合は、図５のように、非貫通スルーホール３５から内層配線層３３を経由し、任意位置に設けた貫通スルーホール３４を介して接続することができる。
【００２５】
尚、本実施例では図示していないが、同一面に搭載する論理ＬＳＩ間は外層配線層３２と、非貫通スルーホール３５から内層配線層３３を経由して接続する。従って、論理ＬＳＩ４ａ、４ｂ間の配線領域としては、部品搭載ランド３１の領域と、非貫通スルーホール３５から内層配線層３３を経由して接続する貫通スルーホール３４の配置領域となるため、実装効率が高くなり、論理モジュールの小形化の実現が可能となる。
【００２６】
本実施例では、部品搭載ランド３１直下にスルーホールを形成するホールオンパッドを用いているが、貫通スルーホールは部品搭載ランド３１からオフセットした位置に設けても良い。
【００２７】
尚、図示したモジュール基板２は、外層配線層３２と１層以上の内層配線層３３を接続する貫通スルーホールを有する多層基板を２枚貼り合わせ、さらに貫通スルーホールを形成した逐次積層基板であるが、貫通スルーホールと外層配線層から所望の内層配線層まで直線的に接続する非貫通スルーホールを有するビルドアップ基板でも実現可能であることはいうまでもない。
【００２８】
図６は、論理モジュール１を搭載する論理ボード２１の断面図である。論理検証の対象となる論理ボード２１は、論理モジュール１を接続するためのスタック型レセプタクルコネクタ２２、コネクタを搭載するランド６３、開発対象のＬＳＩ６１を搭載するためのランド６２を備えている。論理モジュール１は、開発対象となるＬＳＩ６１に相当する大きさであり、ランド６２は、モジュール１が搭載される位置の下になるように配置されている。
【００２９】
図６において、接続される開発対象のＬＳＩ６１の端子でランド６２ａに接続される端子と，論理モジュール１上のコネクタのある端子に接続するコネクタ２２の端子６３ａが同じ機能、例えばＧＲＤ端子である場合、ランド６２ａは、貫通スルーホール６４および論理ボード２１の裏面の配線６５を介してコネクタ２２ａと接続されている。同様に、ランド６２ｂと端子６３ｂも論理ボード２１の表面の配線６６を介して接続されている。このように、コネクタを搭載するランド６３と開発対象のＬＳＩ６１を搭載するためのランド６２は、１対１で接続されている。このように論理モジュール１を搭載するランド６２とコネクタを搭載するランド６３とを１対１で接続する構成とすることで、論理モジュール１と開発対象のＬＳＩ６１の両方を、論理ボード２１に実装することが可能となる。
【００３０】
図７は、開発対象のＬＳＩ６１を論理ボード２１に搭載する一例を示す。
【００３１】
このように、論理検証後は論理モジュール１を取り外し、開発対象ＬＳＩ６１を搭載して評価することも可能となり、論理ボード２１を再設計する必要がない。また、コネクタ２２を除去することなく論理ボード２１上に残しておき、開発対象ＬＳＩ６１の評価時に、コネクタ２２を波形観測用端子として利用することも可能である。
【００３２】
図８は、本発明の論理モジュール１の論理ボード２１への実装例を示す。
【００３３】
論理モジュールと論理ボード２１との接続は、論理モジュール１の裏面に搭載したコネクタ２３と、論理ボード２１側にこれと相対位置関係に搭載したコネクタ２２によって行う。本実施例では、論理モジュール１裏面側に搭載するコネクタ２３はスタック型プラグコネクタ２３であり、論理ボード２１側のコネクタはスタック型レセプタクルコネクタ２２である。
【００３４】
論理モジュール１の表面に、さらに論理モジュール１を積載するためのコネクタ２２ｂを設けるようにしてもよい。積載用のコネクタ２２ｂは、論理ボード２１上のコネクタと同一でなくてもよいが、例えば、論理ボード２１に搭載するコネクタと同一のスタック型レセプタクルコネクタ２２を裏面側コネクタと相対位置に搭載すると、同一機能の論理モジュール２４または異なる機能の論理モジュール２５を２段以上連続して接続することができ、多段構成による論理規模の拡大と機能拡張を図ることが可能である。
【００３５】
図９に、論理モジュール１の積載方法の例を示す。
【００３６】
図９（ａ）は、論理ボード２１の片面に論理モジュール１、２４、２５を積載した一例である。積載する論理モジュールは、同一の機能である必要はなく、異なる機能の論理モジュール、例えば、論理検証の際にコンフィグレーション設定するための回路や、メモリ回路を設けた論理モジュールなどを積載してもよい。
【００３７】
また、前述のように、論理モジュール１の表面側のコネクタと裏面側のコネクタは電源、ＧＲＤ端子とクロック、リセット信号等の制御端子を相対する位置に配置すると、多段かつ順不同で接続することができる。
【００３８】
さらに、最上段の論理モジュール２５の表面のコネクタを、論理検証のための波形観測用端子として活用することも可能である。
【００３９】
図９ｂは、論理モジュール１を論理ボード２１の両面に搭載した一例である。論理ボード２１は、表面と裏面の相対位置に論理モジュール１と接続するためのコネクタを備えている。このようにして、論理モジュール１を論理ボード２１の両面に搭載することも可能である。本実施例では論理ボード２１の裏面側に搭載する論理モジュールは１段であるが、表面側と同様に多段構成とすることができるのは、いうまでもない。
【００４０】
次に、図１０乃至図１２を用いて本発明の論理モジュール１の内部構造の説明を行う。
【００４１】
図１０は、本発明による論理モジュール１の論理部の配線の一実施例の概略図である。
【００４２】
論理モジュール１は、例えば論理をプログラム可能なプログラマブルＬＳＩであるＦＰＧＡ１０１ａ〜ｄ、接続をプログラム可能なスイッチングＬＳＩ１０２ａ〜ｄ、装置インタフェースコネクタ１０３ａ〜ｄ、外部インタフェースコネクタ１０４ａ〜ｄ、各素子間の論理信号用配線１０８〜１１２で構成されている。
【００４３】
ＦＰＧＡ１０１ａ〜ｄには、論理モジュール１を用いて大規模論理を動作させるために、論理を分割した複数の論理データをプログラムしておく。ＦＰＧＡ１０１ａ〜ｄに分割された論理を接続するために、プログラマブルＬＳＩ１０１ａ〜ｄの間の接続が必要となる。ＦＰＧＡ１０１ａ〜ｄの２つを接続する１：１ネットの場合は、プログラマブルＬＳＩ１０１ａ〜ｄの間を１：１で接続する論理信号用配線１０７で接続する。１：２などの２つ以上のＦＰＧＡを接続するネットの場合は、スイッチングＬＳＩ１０２ａ〜ｄを経由して信号用配線１０８で接続する。
【００４４】
スイッチングＬＳＩ１０２ａ〜ｄは、ＦＰＧＡ１０１ａ〜ｄの間や、装置インタフェースコネクタ１０３ａ〜ｄ、外部インタフェースコネクタ１０４ａ〜ｂを、プログラムによって接続する。図１１に、スイッチングＬＳＩ１０２ａの内部回路の概略図を示す。
【００４５】
図１１において、スイッチングＬＳＩ１０２ａには、ＭＯＳトランジスタ２００ａ〜ｄと記憶素子２０１ａ〜ｄで構成されている。また、スイッチングＬＳＩ１０２ａには、論理信号配線１０８ａ〜ｄが接続されるようになっており、論理信号配線１０８ａ〜ｄは、それぞれ例えばＦＰＧＡ１０１ａ〜ｄと接続されている。
【００４６】
論理信号用配線１０８ａの配線を例に挙げて説明すると、ＭＯＳトランジスタａ〜ｄによって、スイッチングＬＳＩ１０２ａの内部で論理信号用配線１０８ｂ〜ｄと接続されるようになっている。論理信号用配線１０８ａと論理信号用配線１０８ｂ、ｃとを接続した１：２ネットを構成する場合は、ＭＯＳトランジスタ２００ａ、２００ｂをＯＮ状態にするように記憶素子２０１ａ、２０１ｂに論理データを書込み、さらにＭＯＳトランジスタ２００ｃ、２００ｄをＯＦＦ状態にするように記憶素子２０１ｃ、２０１ｄに論理データを書込む。この結果、論理信号用配線１０８ａと１０８ｃと１０８ｄが接続される。このように、スイッチングＬＳＩ１０２ａの記憶素子２０１ａ〜ｄに結線データを書込むことにより所望の結線を構成できる。
【００４７】
図１０に戻り、装置インタフェースコネクタ１０３ａ〜ｄは、論理モジュール１と装置とを接続するコネクタである。装置インタフェースコネクタ１０３ａ〜ｄには、プログラマブルＬＳＩ１０１ａ〜ｄから信号用配線１０９が直接接続されている。コネクタのピン配置に制限がある場合は、信号用配線１０８を経由しスイッチングＬＳＩ１０２ａ〜ｄで信号用配線１１１を選択して接続することも可能である。
【００４８】
外部インタフェースコネクタ１０４ａ〜ｂは、論理モジュール１と外部とを接続するコネクタである。装置インタフェースコネクタ１０３ａ〜ｄと同様に、外部インタフェースコネクタ１０４ａ〜ｂの接続についても、直接接続が可能な信号用配線１１０を用いる場合と、信号用配線１０８を経由しスイッチングＬＳＩ１０２ａ〜ｄで信号用配線１１２を選択して接続する場合が考えられる。  
また、外部インタフェースコネクタ１０４ａ〜ｂに、ＲＡＭモジュール、ＦＰＧＡ１０１ａ〜ｄ間の信号観測をするためのオシロスコープを接続する場合、信号用配線１１０と信号用配線１０８ａ〜ｄを経由して接続することも可能である。
【００４９】
ＦＰＧＡ１０１ａ〜ｄ間の全ての配線を信号用配線１０８ａ〜ｄを経由しスイッチングＬＳＩ１０２ａ〜ｄへ配線する接続方法の場合では、配線の自由度は増すがスイッチングＬＳＩ１０２ａ〜ｄのＩ／Ｏピン数が制限されているという問題があった。また、ＦＰＧＡ１０１ａ〜ｄの配線を論理信号用配線１０７のみで配線する接続方法の場合では、ＦＰＧＡ１０１ａ〜ｄのピン配置に自由度がなくなり、論理の実装率が低下するという問題があった。本発明では、論理モジュール１の両面にＦＰＧＡとスイッチングＬＳＩを相対位置となるように搭載することが可能となり、両方の接続方法を有効に用いることによって、配線に自由度をもたせつつ、スイッチングＬＳＩのピン数を少なくできるという効果を得ることができる。
【００５０】
図１２は、論理モジュール１が図１０に示される論理部の構成の場合における制御部の配線の一実施例を示しており、図９に示されるような積層構造において、論理モジュール１ａの上部に、論理モジュール１ｂと制御用論理ボード１６０を接続し、論理ボード２１に搭載した例を示している。
【００５１】
論理モジュール１ａにおいて、論理データの書込み制御信号用配線は、ＦＰＧＡ１０１ａ〜ｄの制御信号用配線１３０ａ〜１３６ａとスイッチングＬＳＩ１０２ａ〜ｄの制御信号用配線１２０ａ〜１２６ａとで構成される。
【００５２】
同様に、論理モジュール１ｂにおいて、論理データの書込み制御信号用配線は、ＦＰＧＡ１０１ｅ〜ｆの制御信号用配線１３０ｂ〜１３６ｂとスイッチングＬＳＩ１０２ｅ〜ｆの制御信号用配線１２０ｂ〜１２６ｂで構成される。
【００５３】
制御回路論理ボード１６０は、論理データを書込んであるＲＯＭ１６４ａ〜ｂと制御回路１６３ａ〜ｂとから構成されている。
【００５４】
ＦＰＧＡ１０１ｅ〜ｈにプログラムされる論理データは、まず例えばＲＯＭ１６４ｂから制御回路１６３ｂ、制御信号用配線１３０ｂ、ＦＰＧＡ１０１ｅを経て、制御信号用配線１３４ｂへ出力され、次段ＦＰＧＡ１０１ｆ〜ｈへ伝送される。さらに、論理モジュール１ｂから制御信号用配線１３１ａを介して論理モジュール１ａに伝送される。論理モジュール１ｂと同様に論理モジュール１ａでも、制御信号用配線１３０ａから、制御信号用配線１３４ａ〜１３６ａを介してＦＰＧＡａ〜ｂ１０１へと伝送され、外部配線１４１を介し、制御信号用配線１３２ａ〜ｂを経て制御回路論理ボード１６０と戻る。ＦＰＧＡ１０１へ並列に制御する信号は、制御回路論理ボード１６０を経由して制御信号用配線１３３ｂ，１３３ａにて制御するようにする。
【００５５】
このように、論理モジュールの上に複数の論理モジュールを搭載しても論理書込みが可能である。また、同一制御信号用配線を外部インタフェースコネクタ１０４ａ〜ｂと装置インタフェースコネクタ１０３ａ〜ｂに端子として接続するようにしている。このような構成により、装置ボード１７０に制御回路論理ボード１６０の論理を搭載して制御することが可能となる。このように、装置インタフェースコネクタ１０３と外部インタフェースコネクタ１０４に制御信号を接続することにより、両コネクタから制御が可能となる。
【００５６】
また、論理モジュール１ａを１個制御する場合、連続に制御する信号は制御信号用配線１３０ａを介し、各ＦＰＧＡ１０１ａ〜ｄ、制御信号用配線１３１ａ介して制御回路論理ボード１７０へ入力するので、装置ボード１７０の外部配線１４１が不要となる。
【００５７】
なお、論理データを制御回路論理ボード１６０の場合のみを記述してあるが、パソコン等の端子と外部端子１５１を接続し、制御回路論理ボード１６０の代わりとしてパソコンから制御することも可能である。
【００５８】
図１３は、本発明の論理モジュールの他の実施例を示す図である。
【００５９】
論理モジュール８１は、モジュール基板８２の片面または両面に形成したキャビティ部８３に複数の論理ＬＳＩ４を搭載すると共に、外部と電気的に接続する端子ランド８４を前記基板の周縁部に設ける。キャビティ部の深さで論理ＬＳＩ４の高さを吸収すると共に、外部接続端子ランドにより論理ボードとの接続および同一機能の論理モジュールまたは異なる機能の論理モジュールを多段接続することができる。
【００６０】
両面の端子ランド８４は、それぞれ電源、ＧＲＤ端子とクロック、リセット信号等の制御端子を互いに相対する位置になるように配置されている。このようにすることで、多段かつ順不同で接続することができる。端子ランド８４の接続には、例えばはんだを用いる。
【００６１】
はんだでの接続では、はんだの表面張力によるセルフアライメント性を利用することができる。つまり、多少の搭載位置ずれがあってもセルフアライメント性を利用して、ずれを吸収することができる。例えば、搭載位置ずれ量がランド径寸法の１／３程度であればセルフアラメント効果を十分期待することができる。
【００６２】
次に、論理モジュール１の冷却構造についての説明を、図１４乃至図１７を用いて説明する。  
図１４は、本発明の論理モジュールの冷却構造の一例を示す図である。
【００６３】
まず図１４（ａ）において、論理モジュール１上の四隅に、金属スペーサ４３を介して放熱板４２を取り付け、さらに放熱板４２の上に冷却フィンまたは冷却ファン４４を設置する。論理モジュール１に搭載したＦＰＧＡなどの論理ＬＳＩ４と放熱板４２の間には、さらに熱伝導性シート４１を介在させる。熱伝導性シート４１は、論理ＬＳＩ４の形状に追従して変形し密着できる弾性をもっており、論理ＬＳＩ４から発する熱量を放熱板４２に熱伝導させ、冷却フィンまたは冷却ファン４４にて冷却する。熱伝導性シート４１は、例えば熱伝導性の高い銀などの金属粒子をフィラーとして添加し分散させたシリコンゴムなどである。放熱板は例えば銅やアルミである。金属スペーサは真鍮にニッケルメッキを施したものなどである。
【００６４】
図１４（ｂ）は、金属スペーサ４３の一例を示す断面図である。
【００６５】
金属スペーサ４３にはネジ穴４７を設けてあり、かつタップ４８を切ってあるので連結することができる。放熱板４２はネジ４５を用いて金属スペーサ４３に取付ける。また、論理モジュール１を論理ボード２１に固定する場合にも、金属スペーサ４３を用い、論理ボード２１裏面でナット４６絞めする。
【００６６】
このように、熱伝導性シート４１により、同一面の複数のＬＳＩの高さの違いを吸収して一括で冷却でき、かつ特にＬＳＩチップをフェースダウンでフリップチップ実装する場合のＬＳＩチップへの機械的応力を軽減した熱伝導冷却が可能になる。
【００６７】
さらに、放熱板４２とモジュール基板２の熱膨張係数は近似したものとすれば、熱膨張係数差によりどちらかが撓み変形することを抑制することができる。また、ＬＳＩチップと熱伝導シートおよび熱伝導シートと放熱板の密着性が向上して放熱効果を高めることができる。例えば、一般的なガラスエポキシ基板の熱膨張係数は１５ｐｐｍ／℃前後であり、銅板は１７ｐｐｍ／℃であり、ほぼ一致しているのでこれらの材料を用いると効果的な冷却を行うことができる。
【００６８】
また、金属スペーサはモジュール基板の四隅に設けるので部品配置、配線を阻害することがないので、論理モジュールの設計が容易になる。
【００６９】
図１４に示した例は一枚の論理モジュールを例としているが、同様の冷却構造を多段構成の論理モジュールに適用することも可能である。
【００７０】
図１５は、多段構成の論理モジュールの冷却構造の一例を示す図である。
【００７１】
図１５において、下段表面の論理モジュール１の冷却構造は、図１４と同様であるので説明を省く。上段の論理モジュール１の裏面のＬＳＩの発熱は、下段論理モジュール１の表面側の放熱板４２に熱伝導される。放熱板４２には、自由に屈曲できる熱伝導シート５１の片端を熱伝導接着剤５２で貼り付けてある。熱伝導シート５１のもう一つの片端は、上段の表面側の放熱板に熱伝導接着剤５２で貼り付ける。このようにして、熱伝導を効率的に行うことができる。自由に屈曲できる熱伝導シート５１の材料は例えばフレキシブル基板と同様の構造で数１００μm厚の銅箔をポリイミドテープに貼り付けたものや、高分子プラスチックシートを高温処理により結晶構造化したグラファイトシートがある。後者には松下電気産業株式会社のＰＧＳ（Ｐｙｒｏｌｉｔｉｃ  Ｇｒａｐｈｉｔｅ  Ｓｈｅｅｔ）などがある。
【００７２】
図１６は、自由に屈曲できる熱伝導シートを貼り付けた放熱板の展開図であり、図１７はその断面図である。
【００７３】
このように、下段側の論理モジュール１の発熱と上段側の論理モジュール１の裏面のＬＳＩの発熱を、可撓性を有する熱伝導シート５１により上段側の論理モジュール１の放熱板に熱伝導させ、前記放熱板に取り付けた冷却フィンまたは冷却ファン４４にて冷却することができる。
【図面の簡単な説明】
【００７４】
【図１】本発明の論理モジュールの一実施例の上面図である。
【図２】本発明の論理モジュールの一実施例の裏面図である。
【図３】本発明の論理モジュールの一実施例の断面図である。
【図４】本発明の論理モジュールの配線接続方法の一例を示す図である。
【図５】本発明の論理モジュールの配線接続方法の一例を示す図である。
【図６】論理ボード上の論理モジュールを搭載する部分の断面図である。
【図７】論理ボードに開発対象ＬＳＩを実装した図である。
【図８】本発明の論理モジュールの論理ボードへの実装例を示す図である。
【図９】本発明の論理モジュールの多段構成の実装例を示す図である。
【図１０】論理モジュールの論理部配線例を示す概念図である。
【図１１】スイッチングＬＳＩの内部回路例を示す概念図である。
【図１２】論理モジュールの制御部配線例を示す概念図である。
【図１３】本発明の論理モジュールの他の実施例を示す図である。
【図１４】本発明の論理モジュールの冷却構造の一例および金属スペーサの一例を示す図である。
【図１５】多段構成の論理モジュールの冷却構造の一例を示す図である。
【図１６】可撓性を有する熱伝導シートを貼り付けた放熱板の展開図の一例である。
【図１７】可撓性を有する熱伝導シートを貼り付けた放熱板の断面図の一例である。
【符号の説明】
【００７５】
１…論理モジュール、
２…モジュール基板、
３…外部接続コネクタ、
４…論理ＬＳＩ、
４ａ…論理モジュールの表面側の論理ＬＳＩ、
４ｂ…論理モジュールの裏面側の論理ＬＳＩ、
２１…論理ボード、
２２…スタック型レセプタクルコネクタ、
２３…スタック型プラグコネクタ、
２４…同一機能の論理モジュール、
２５…異なる機能の論理モジュール、
３１…ＬＳＩ端子搭載ランド、
３２…外層配線層、
３３…内層配線層、
３４…貫通スルーホール、
３５…非貫通スルーホール、
３６…キャリア基板、
４１…弾性を持つ熱伝導シート、
４２…放熱板、
４３…金属スペーサ、
４４…冷却フィンまたは冷却ファン、
４５…ネジ、
４６…ナット、
４７…ネジ穴、
４８…タップ、
５１…可撓性を有する熱伝導シート、
５２…熱伝導性接着剤、
６１…開発対象ＬＳＩ、
６２…開発対象ＬＳＩ端子の搭載ランド、
６３…スタック型レセプタクルコネクタ端子の搭載ランド、
８１…他の実施例の論理モジュール、
８２…キャビティ付きモジュール基板、
８３…キャビティ部、
８４…外部接続端子ランド、
１０１…プログラマブルＬＳＩ、
１０２…スイッチングＬＳＩ、
１０３…装置インタフェースコネクタ、
１０４…外部インタフェースコネクタ、
１０５…装置インタフェース信号、
１０６…外部インタフェース信号、
１０７〜１１２…論理信号用配線、
１０８ａ〜１０８ｄ…論理信号用配線
１２０ａ〜１２６ａ、１２０ｂ〜１２６ｂ…制御信号用配線、
１３０ａ〜１３６ａ、１３０ｂ〜１３６ｂ…制御信号用配線、
１４０、１４１…外部配線、
１５０、１５１…外部端子、
１６０…制御回路論理ボード、
１６１…制御回路インタフェースコネクタ、
１６２…制御回路外部インタフェースコネクタ、
１６３…制御回路、
１６４…ＲＯＭ、
１７０…装置ボード
２００ａ〜２００ｄ…ＭＯＳスイッチ、
２０１ａ〜２０１ｄ…記憶素子
【図１】
0004472725.tif 000002
【図２】
0004472725.tif 000003
【図３】
0004472725.tif 000004
【図４】
0004472725.tif 000005
【図５】
0004472725.tif 000006
【図６】
0004472725.tif 000007
【図７】
0004472725.tif 000008
【図８】
0004472725.tif 000009
【図９】
0004472725.tif 000010
【図１０】
0004472725.tif 000011
【図１１】
0004472725.tif 000012
【図１２】
0004472725.tif 000013
【図１３】
0004472725.tif 000014
【図１４】
0004472725.tif 000015
【図１５】
0004472725.tif 000016
【図１６】
0004472725.tif 000017
【図１７】
0004472725.tif 000018