(57)【特許請求の範囲】
【請求項１】
シリコンからなる基体上に堆積したゲート酸化膜上にゲート電極を形成したのち、触媒からなる抵抗発熱体に窒素含有ガスを吹きつけ、前記抵抗発熱体と窒素含有ガスとの接触反応によって窒素含有ガスの少なくとも一部を分解し、分解によって生成された活性種の雰囲気中に前記ゲート酸化膜を晒すことを特徴とする半導体装置の製造方法。
【請求項２】
前記酸化膜が、ＳｉＯ２膜、ＳｉＯＮ膜、或いは、ＣｅＯ２膜の内のいずれかであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ゲート電極の側壁に側壁酸化膜を形成した後に、再び前記分解によって生成された活性種の雰囲気中に前記側壁酸化膜を晒すことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記側壁酸化膜が、ＳｉＯ２膜、ＳｉＯＮ膜、或いは、ＴＥＯＳ−ＮＳＧ膜の内のいずれかであることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記窒素含有ガスが、アンモニア、アジ化水素、窒素、窒素ハロゲン化物、或いは、窒素酸化物の内のいずれかであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、特に、半導体基板と絶縁膜との界面状態及び絶縁膜の膜質を改善するための熱処理方法に特徴のある半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年の半導体集積回路装置の高集積化，微細化の進展に伴い、半導体集積回路装置を構成するＭＩＳＦＥＴ（金属−絶縁体−半導体ＦＥＴ）も微細化が要求され、微細化に伴って低電圧化が要請されるためにゲート絶縁膜の厚さを薄くする必要が生じるが、ゲート絶縁膜として従来のＭＩＳＦＥＴの様にＳｉＯ2 膜を用いた場合、ＳｉＯ2 膜を４ｎｍ程度まで薄膜化すると、膜厚の均一性の保持が難しくなるのに加え、リーク電流の増大やゲート電極にドープする不純物がチャネル領域に突き抜ける現象などが顕在化し、ＭＩＳＦＥＴの特性に深刻な影響を及ぼすようになってきた。
【０００３】
この様な問題を解決するために、ゲート絶縁膜として、ＳｉＯ2 膜の代わりにＳｉＯ2 膜より比誘電率の大きなシリコン窒化膜（ＳｉＮx 膜、化学量論比的にはＳｉ3 Ｎ4 膜）や、ＳｉＯＮ膜の適用が検討されている。
即ち、ＳｉＮ膜或いはＳｉＯＮ膜は比誘電率が大きいので、ＳｉＯ2 膜より厚い膜厚のＳｉＮ膜或いはＳｉＯＮ膜を用いても、同等のゲート特性を得ることができるためである。
【０００４】
従来のＳｉＯＮ膜の作製方法としては、Ｎ2 Ｏガスを用いたものや、熱酸化膜を形成したのち、高温の窒素雰囲気中に基板をさらす方法が用いられているが、これらのプロセスは、いずれも８００℃以上の高温プロセスであるため、この様な高温プロセスによってゲート絶縁膜となるＳｉＯＮ膜を形成した場合には、しきい値電圧Ｖth調整用にチャネル領域にドープした不純物をＳｉＮ膜の堆積工程において再分布させることになり、短チャネル効果の悪化、即ち、ソース−ドレイン領域間のパンチスルーを誘発することになる。
また、この様な高温プロセスは、近年のウェハの大口径化に対しては、ウェハの反りをもたらし、加工精度の低下を引き起こすという問題もある。
【０００５】
この様な高温プロセスの問題点に鑑み、低温プロセスであるプラズマＣＶＤ（ＰＣＶＤ）法やＪＶＤ（Ｊｅｔ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法の適用が試みられており、例えばＹａｌｅ大学、Ｊｅｔ  Ｐｒｏｃｅｓｓ  Ｃｏｒｐ．、或いは、モトローラ社においては、ＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ：等価酸化膜厚）換算で、２〜５ｎｍのＳｉＮ膜をＪＶＤ法で成膜することが研究されており、特に、モトローラ社においては、０．３５μｍデバイスへの応用研究が行われ、良好な結果を示している。
なお、ＥＯＴ（等価酸化膜厚）とは、比誘電率をＳｉＯ2 膜と同じ３．９であるとして、Ｃ−Ｖ特性から算出した絶縁膜の膜厚である。
【０００６】
また、本発明者の一人である松村等は、低温プロセス化のために触媒ＣＶＤ法を用いたシリコン系薄膜の堆積方法を提案しており（例えば、特開平８−２５０４３８号公報、特開平１０−８３９８８号公報、或いは、応用物理，Ｖｏｌ．６６，Ｎｏ．１０，ｐｐ．１０９４−１０９７，１９９７参照）、また、本発明者の一人である和泉は、触媒ＣＶＤ装置を用いた基板表面の窒化法を提案している（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．７１，Ｎｏ．１０，ｐｐ．１３７１−１３７２，Ｓｅｐｔｅｍｂｅｒ，１９９７参照）。
【０００７】
しかし、この様なＰＣＶＤ法、ＪＶＤ法、或いは、触媒ＣＶＤ法によって成膜したＳｉＮ膜或いはＳｉＯＮ膜は、堆積しただけでは膜質が必ずしも良くなく、Ｃ−Ｖ特性においてヒステリシスループが見られるという問題がある。このＣ−Ｖ特性においてヒステリシスループが見られるということは、Ｓｉ／ＳｉＮ界面或いはＳｉ／ＳｉＯＮ界面に活性な多数のダングリング・ボンドが存在し、チャネル特性に影響を与えるということを意味する。
【０００８】
したがって、この様な低温ＳｉＯＮ膜等の低温成長絶縁膜の膜質を改善するためには、８００℃程度の高温におけるＮ2 雰囲気中でアニールを行う必要が生じ、結局は全体としては高温プロセスになってしまうことになる。
【０００９】
さらに、低温ＳｉＯＮ膜の膜質を改善するために、プラズマプロセスを用いてＳｉＯＮ膜内へ窒素を導入することも検討されているが、プラズマによるＳｉＯＮ膜へのダメージ、或いは、シリコン基板へのダメージが懸念されている。
【００１０】
一方、ゲート絶縁膜としてＳｉＯ2 膜等の酸化膜を用いた場合にも、しきい値電圧Ｖth調整用にチャネル領域にドープした不純物の再分布による短チャネル効果の悪化、即ち、ソース−ドレイン領域間のパンチスルーを防止するためには、ＳｉＯ2 膜等の酸化膜を低温で堆積させる必要があるが、そうすると上述の様にＳｉ／ＳｉＯ2 膜の界面に多数の活性なダングリング・ボンドが発生し、チャネル特性に影響を与えるという問題が発生する。
【００１１】
そこで、本発明者は、この様な事情を前提として、低温成膜したＳｉＮ膜の膜質を改善するための低温アニール方法を提案しているので、以下に説明する。
まず、（１００）面を主面とするｎ型シリコン基板の表面をＲＣＡ洗浄によって清浄化したのち、触媒ＣＶＤ装置内において、ｎ型シリコン基板の温度を３００℃とした状態で、原料ガスとしてＳｉＨ4 を１．１ｓｃｃｍ、ＮＨ3 を５０〜６０ｓｃｃｍ流して真空容器内のガス圧を０．０１Ｔｏｒｒとし、ｎ型シリコン基板との間隔が３．７ｃｍとなるように配置したタングステン触媒体に交流電源から６８０Ｗの交流電力を投入して１８００〜１９００℃に加熱し、この加熱されたタングステン触媒体にＮＨ3 及びＳｉＨ4 を接触させることによってＮＨ3 及びＳｉＨ4 を分解して活性種を生成し、この活性種をｎ型シリコン基板の表面で反応させることによってＳｉＮ膜を堆積させる。
【００１２】
引き続いて、同じ真空容器内で（ｉｎ−ｓｉｔｕ）、ＳｉＨ4 の供給を停止し、ＮＨ3 のみを５０〜６０ｓｃｃｍ供給してガス圧を０．０１３Ｔｏｒｒとした以外は成膜工程と同じ条件で、活性種を生成し、この活性種を含む雰囲気中でＳｉＮ膜を、例えば、１時間熱処理することによって改質されたＳｉＮ膜を形成する。
なお、この場合の活性種は、ＮＨ3 が分解して形成された各種のラジカル等から構成されており、その中でも、Ｎラジカルが最も多く、次いで、Ｎ2 ラジカルが多いものである。
【００１３】
この場合、ＮＨ3 による触媒アニール処理を行わない前のＳｉＮ膜のＥＯＴは４．０６ｎｍと見積もられ、また、界面準位密度Ｄu は８．６３×１０11ｃｍ-2ｅＶ-1であるのに対して、ＮＨ3 による触媒アニール処理を行った後のＳｉＮ膜のＥＯＴは３．８０ｎｍと見積もられ、履歴特性も改善されており、また、界面準位密度Ｄu は３．５３×１０11ｃｍ-2ｅＶ-1と処理前の１／２以下に低減していた。
【００１４】
また、ＮＨ3 が分解されて生成した活性種中での低温アニール処理の前のＥＯＴが２．９７ｎｍのＳｉＮ膜のリーク電流に比べて、低温アニール処理後のＥＯＴが２．７８ｎｍのＳｉＮ膜においては、２桁以上電流密度が小さくなっており、また、絶縁耐圧も向上している。
【００１５】
一方、この様な高温プロセスやプラズマのダメージを伴わない絶縁膜の他の形成方法として、低温プロセスで絶縁膜を成膜したのち触媒で活性化したガス雰囲気中で４００〜７００℃の温度でアニールすることが提案されている（例えば、特開平８−７８６９５号公報参照）。
【００１６】
この提案においては、熱処理を行う反応室内、或いは、それとは独立の反応室内にメッシュ状の触媒を配置し、原料ガスをメッシュ状の触媒を透過させることによって活性化し、活性化した活性種、即ち、ラジカルにより結晶性Ｓｉ膜／酸化珪素膜界面のシリコン−水素結合（Ｓｉ−Ｈ）をシリコン−窒素結合（Ｓｉ≡Ｎ）に置き換えることによって、酸化膜の膜質を改善しようとするものであり、全体を７００℃以下の低温プロセスで行うことができる。
【００１７】
例えば、上記提案においては、ＴＦＴを構成する結晶性Ｓｉ膜の表面にプラズマＣＶＤ法によってゲート絶縁膜となる厚さ２０〜１５０ｎｍ、例えば、１００ｎｍの酸化珪素膜を堆積させたのち、反応室内に水素を導入し、３５０℃で２時間アニールしたのち、２００〜６００℃の温度において触媒となる還元ニッケル網によって活性化したＮ2 Ｏを反応室内に導入し、４００〜７００℃において１時間熱処理を行うことによって、酸化珪素膜中、及び、酸化珪素膜と結晶性Ｓｉ膜の界面における水素を酸化或いは窒化によって減少させて酸化珪素膜の膜質及び界面の特性を向上することが開示されている。
【００１８】
また、上記提案においては、ＴＦＴを構成する結晶性Ｓｉ膜の表面にスパッタリング法によってゲート絶縁膜となる厚さ２０〜１５０ｎｍ、例えば、１００ｎｍの酸化珪素膜を堆積させたのち、触媒となる白金網によって活性化したＮ2 Ｏを用いて５００〜６５０℃において１時間熱処理を行うことによって、酸化珪素膜中、及び、酸化珪素膜と結晶性Ｓｉ膜の界面における水素を酸化或いは窒化によって減少させて酸化珪素膜の膜質及び界面の特性を向上することが開示されている。
【００１９】
さらに、上記提案においては、ＴＦＴを構成する結晶性Ｓｉ膜の表面にＥＣＲ−ＣＶＤ法によってゲート絶縁膜となる厚さ１２０ｎｍの酸化珪素膜を堆積させたのち、触媒となるＴｉを吸着させた粒状或いは粉状のシリカゲルによって、Ａｒによって１〜５％に希釈されたＮＨ3 を活性化し、１時間のアニールを施すことによって酸化珪素膜を窒化し、次いで、触媒によって活性化したＮ2 Ｏを用いて５００〜６５０℃において１時間熱処理を行うことによって、窒化された酸化珪素膜と結晶性Ｓｉ膜の界面の特性を向上することが開示されている。
【００２０】
【発明が解決しようとする課題】
しかし、上述の触媒ＣＶＤ装置を用いたＮＨ3 の活性種による低温熱処理の場合には、ＳｉＮ膜の膜質の改善或いは界面状態の改善についてしか開示されておらず、ＳｉＯ2 膜等の他の絶縁膜の膜質或いは界面状態の改善については示唆されていないものである。
【００２１】
また、特開平８−７８６９５号公報に記載されている触媒で活性化したガスを用いて低温アニールする方法の場合には、基本的には窒化による膜質或いは界面状態の改善を前提としているが、ＰＣＶＤ法やＥＣＲ−ＣＶＤ法によって堆積した酸化珪素膜を、メッシュ状或いは粒状の触媒を備えた別の反応室内で４００〜７００℃の温度で熱処理するものであり、製造装置系の構成が複雑化するとともに、低温プロセスといっても４００℃以上の温度を必要とするという問題がある。
【００２２】
したがって、本発明は、低温で成膜した絶縁膜を低温アニールによって改質し、また、製造装置系の構成を簡素化することを目的とする。
【００２３】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、半導体装置の製造方法において、シリコンからなる基体１上に堆積したゲート酸化膜上にゲート電極を形成したのち、触媒からなる抵抗発熱体３に窒素含有ガスを吹きつけ、抵抗発熱体３と窒素含有ガスとの接触反応によって窒素含有ガスの少なくとも一部を分解し、分解によって生成された活性種４の雰囲気中にゲート酸化膜を晒すことを特徴とする。
【００２７】
（２）また、本発明は、上記（１）において、酸化膜が、ＳｉＯ2 膜、ＳｉＯＮ膜、或いは、ＣｅＯ2 膜の内のいずれかであることを特徴とする。
【００２８】
この様に、触媒からなる抵抗発熱体３により活性化した活性種４を用いてＳｉＯ2 膜、ＳｉＯＮ膜、或いは、ＣｅＯ2 膜等の酸化膜をアニールすることによって、例えば、３００℃以下の低温プロセスのみで、基体１−酸化膜の界面にＮを導入することができ、それによって、界面のダングリング・ボンドをＮによって終端させて界面特性を改善することができる。
また、触媒を抵抗発熱体３によって構成することによって、触媒をアニール処理装置内に設けることができ、それによって、製造装置系を簡素化することができる。
なお、本発明における基体１とは、シリコン基板、基板上に成膜したシリコン堆積層、或いは、金属を意味するものである。
【００２９】
特に、活性種４の雰囲気中における低温アニール処理をゲート電極の形成後に行うことによって、ＰＭＡ（ポスト・メタル・アニール）工程を兼ねることができ、それによって、製造工程数を低減することができる。
【００３０】
（３）また、本発明は、上記（１）または（２）において、ゲート電極の側壁に側壁酸化膜を形成した後に、再び分解によって生成された活性種４の雰囲気中に前記側壁酸化膜を晒すことを特徴とする。
【００３１】
この様に、活性種４の雰囲気中における界面の窒化処理を、ゲート電極の側壁に側壁酸化膜、即ち、サイドウォールを形成した後に行うことによって、ゲート電極の両側のサイドウォールとシリコン基板との界面の特性を改善することができ、それによって、耐圧を改善することができる。
【００３２】
（４）また、本発明は、上記（３）において、側壁酸化膜が、ＳｉＯ２膜、ＳｉＯＮ膜、或いは、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）−ＮＳＧ（Ｎｏｎ  Ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜の内のいずれかであることを特徴とする。
【００３３】
（５）また、本発明は、上記（１）乃至（５）のいずれかにおいて、窒素含有ガスが、アンモニア、アジ化水素、窒素、窒素ハロゲン化物、或いは、窒素酸化物の内のいずれかであることを特徴とする。
【００３４】
この様に、界面に窒素を導入する触媒アニール工程に用いる窒素含有ガスとしては、アンモニア（ＮＨ３）、アジ化水素（ＨＮ3 ）、窒素、ＮＨＣｌ２等の窒素ハロゲン化物、或いは、Ｎ２Ｏ、ＮＯ、ＮＯ２等の窒素酸化物のいずれを用いても良い。
【００３６】
【発明の実施の形態】
ここで、本発明の各実施の形態を説明するが、各実施の形態の製造工程を説明する前に、図２を参照して、本発明の実施の形態に用いる触媒ＣＶＤ装置を説明する。
図２参照
図２は、本発明の各実施の形態に用いる触媒ＣＶＤ装置の概念的構成図であり、反応室となる真空容器１１には弁１２を介して拡散ポンプ１３が接続されており、この拡散ポンプ１３によって反応生成物或いは未反応の原料ガス１９が排気される。
【００３７】
また、真空容器１１の上部中央には、基板ホルダー１４が設けられており、この基板ホルダー１４にはサセプタ等によって保持された試料１５が固着されており、また、基板ホルダー１４の凹部には試料を加熱するためにヒーター１６が設けられており、試料１５の温度は熱電対１７によって監視される。
【００３８】
また、試料１５に対向するように、原料ガス１９を吹き出すためのノズルを有するガス供給管１８及びタングステン触媒体２０を配置し、両者の間にシャッター２３を設けておき、タングステン触媒体２０には交流電源２１から、７００Ｗ程度、例えば、６８０Ｗの交流電力が供給され、タングステン触媒体２０の抵抗発熱体線温度は１８００〜１９００℃程度の高温になる。
なお、タングステン触媒体２０の抵抗発熱体線温度は、コイル状のタングステン触媒体２０の電気抵抗の温度依存性からまず見積もられるが、真空容器１１に設けた石英窓（図示せず）を介して電子式の赤外放射温度計２２によって見積もられる。
【００３９】
この高温のタングステン触媒体２０に原料ガス１９が吹きつけられて、原料ガス１９とタングステン触媒体２０とが接触することによって、原料ガス１９が分解してラジカル等の活性種が形成され、シャッター２３を開きこの活性種を含む雰囲気中に試料１５が晒されることによって、成膜或いはアニール処理が行われる。
なお、この場合、タングステン触媒体２０からの熱輻射による基板温度の上昇が危惧されるが、試料１５とタングステン触媒体２０との間の距離を５ｃｍ程度とした場合には、熱輻射による温度上昇は数１０℃以内であるので、低温化の観点からは問題とならない（必要ならば、応用物理，Ｖｏｌ．６６，Ｎｏ．１０，ｐｐ．１０９４−１０９７，１９９７参照）。
【００４０】
次に、図３及び図４を参照して、本発明の前提となる参考例１を説明するが、まず、図３を参照して、本発明の前提となる参考例１の製造工程を説明する。
図３（ａ）参照
まず、（１００）面を主面とするｎ型シリコン基板３１の表面をＲＣＡ洗浄によって清浄化したのち、図２に示した触媒ＣＶＤ装置内において、ｎ型シリコン基板３１の温度を３００℃とした状態で、原料ガス１９としてＳｉＨ４３３を１．１ｓｃｃｍ、ＮＨ３３２を５０〜６０ｓｃｃｍ流して真空容器１１内のガス圧を０．０１Ｔｏｒｒとし、ｎ型シリコン基板３１との間隔が３．７ｃｍとなるように配置したタングステン触媒体２０に交流電源２１から６８０Ｗの交流電力を投入して１８００〜１９００℃に加熱し、この加熱されたタングステン触媒体２０にＮＨ3 ３２及びＳｉＨ４３３を接触させることによってＮＨ3 ３２及びＳｉＨ４３３を分解して活性種３４，３５を生成し、この活性種３４，３５をｎ型シリコン基板３１の表面で反応させることによって、厚さが、例えば、５ｎｍのＮリッチのＳｉＯＮ膜３６が堆積される。
なお、この場合、ＳｉＮ膜ではなくＳｉＯＮ膜３６が形成される理由は必ずしも明らかではないが、配管ガス等に混入したＯ２が原因であると推測される。
【００４１】
図３（ｂ）参照
引き続いて、同じ真空容器１１内で（ｉｎ−ｓｉｔｕ）、ＮＨ3 ３２及びＳｉＨ4 ３３の供給を停止し、Ｈ2 ３７を５０ｓｃｃｍ供給してガス圧を０．０１Ｔｏｒｒとした以外は成膜工程と同じ条件で、活性種３８を生成し、この活性種３８を含む雰囲気中でＳｉＯＮ膜３６を、例えば、１０分間熱処理することによって改質されたＳｉＯＮ膜３９を形成する。
なお、この場合の活性種３８は、Ｈ2 ３７が分解して形成されたラジカル等から構成されている。
【００４２】
次に、図４を参照して、本発明の前提となる参考例１のＨ2 処理による界面状態の改善効果を説明する。
図４（ａ）参照
図４（ａ）は、Ｈ２による触媒アニール処理を行わない前のＳｉＯＮ膜３６のＣ−Ｖ特性を示す図であり、Ｃ−Ｖ特性にヒステリシスループが見られるので、ｎ型シリコン基板３１とＳｉＯＮ膜３６との界面に活性なダングリング・ボンド等が発生し、界面準位密度が高密度になっていることが理解される。
【００４３】
図４（ｂ）参照
図４（ｂ）は、Ｈ2 による触媒アニール処理を行った後のＳｉＯＮ膜３９のＣ−Ｖ特性を示す図であり、このＣ−Ｖ特性にヒステリシスループがほとんど見られないので、ダングリング・ボンドが活性化した水素によって終端され、界面準位密度が大幅に低減していることが理解される。
なお、これらのＣ−Ｖ特性の測定に際しては、Ａｌ電極を形成するだけで、ＰＭＡ処理は行っていない。
【００４４】
この様に、Ｈ2 を触媒からなる抵抗発熱体によって分解して生成した活性種中での低温アニール処理によって、ｎ型シリコン基板／ＳｉＯＮ膜界面のダングリング・ボンドがＨによって終端されるので界面準位密度を大幅に低減することができ、それによって、リーク電流が減少し、且つ、絶縁耐圧も向上するので、特性の優れたＭＩＳＦＥＴを製造することができる。
【００４５】
また、参考例１の場合には、この様な触媒アニール処理を４００℃未満の低温で、特に、３００℃以下の低温において行うことができるので、しきい値電圧制御のためにチャネル領域に注入した不純物の再分布を抑制することができ、短チャネル効果の悪化を防止することができる。
【００４６】
なお、この様な４００℃未満でのアニール処理によってもＳｉＯＮ膜の界面状態の改質が可能になる理由は、必ずしも明らかでないが、従来例のような単なるメッシュ状の触媒ではなく、１８００〜１９００℃の高温になった抵抗発熱体のタングステン触媒体２０を用いたことにより、Ｈ2 が効率的に分解されるためと考えられる。
【００４７】
また、参考例１においては、触媒アニール処理を行うＳｉＯＮ膜を触媒ＣＶＤ法によって成膜し、且つ、同じ装置内で引き続いて（ｉｎ−ｓｉｔｕ）触媒アニール処理を行っているので、成膜装置とアニール装置を共通化することができ、さらに、触媒として抵抗発熱体を用いているので、触媒をアニール装置内に設けることができ、それによって、製造装置系の構成を簡素化することができる。
【００４８】
次に、図５を参照して本発明の前提となる参考例２を説明するが、Ｈ２処理の条件は上記の参考例１と同様であるので、製造工程の図示は省略する。
まず、（１００）面を主面とするｎ型シリコン基板の表面をＲＣＡ洗浄によって清浄化したのち、ｎ型シリコン基板の温度を５０℃とした状態で、スパッタリング法によって厚さが１０ｎｍのＳｉＯ２膜を堆積させる。
【００４９】
次いで、図２に示した触媒ＣＶＤ装置を用いて、ｎ型シリコン基板の温度を３００℃とした状態で、原料ガスとしてＨ2 を５０ｓｃｃｍ供給して真空容器内のガス圧を０．０１Ｔｏｒｒとし、ｎ型シリコン基板との間隔が３．７ｃｍとなるように配置したタングステン触媒体に交流電源から６８０Ｗの交流電力を投入して１８００〜１９００℃に加熱し、この加熱されたタングステン触媒体にＨ2 を接触させて活性種を生成し、この活性種を含む雰囲気中でＳｉＯ2 膜を、例えば、１０分間熱処理することによって改質されたＳｉＯ2 膜を形成する。
【００５０】
図５（ａ）参照
図５（ａ）は、Ｈ2 による触媒アニール処理を行わない前のＳｉＯ2 膜のＣ−Ｖ特性を示す図であり、Ｃ−Ｖ特性にヒステリシスループが見られるので、ｎ型シリコン基板とＳｉＯ2 膜との界面に活性なダングリング・ボンド等は発生し、界面準位密度が高密度になっていることが理解される。
【００５１】
図５（ｂ）参照
図５（ｂ）は、Ｈ2 による触媒アニール処理を行った後の改質されたＳｉＯ2 膜のＣ−Ｖ特性を示す図であり、このＣ−Ｖ特性にヒステリシスループがほとんど見られないので、ダングリング・ボンドが活性化した水素によって終端され、界面準位密度が大幅に低減していることが理解され、また、Ｃ−Ｖ特性の形状自体からは、膜質も改善されていることが理解される。
なお、これらのＣ−Ｖ特性の測定に際しては、Ａｌ電極を形成するだけで、ＰＭＡ処理は行っていない。
【００５２】
この様に、Ｈ2 処理の効果は、ＳｉＯ2 膜に対しても効果的であることが理解され、したがって、ゲート酸化膜としてＳｉＯ2 膜を用いた場合にも、触媒によって活性化したＨ2 による低温処理によって、チャネルドープした不純物を再分布させることなく界面準位密度を大幅に低減することができ、それによって、リーク電流が減少し、且つ、絶縁耐圧も向上するので、特性の優れたＭＯＳＦＥＴを製造することができる。
【００５３】
次に、図６を参照して本発明の前提となる参考例３を説明するが、Ｈ２処理の条件は上記の参考例１と同様であるので、製造工程の図示は省略する。
まず、（１１１）面を主面とするｐ型シリコン基板の表面をＲＣＡ洗浄によって清浄化したのち、ｐ型シリコン基板の温度を６００℃とした状態で、スパッタリング法によって厚さが２０ｎｍのＣｅＯ２膜を堆積させる。
【００５４】
次いで、図２に示した触媒ＣＶＤ装置を用いて、ｐ型シリコン基板の温度を３００℃とした状態で、原料ガスとしてＨ2 を５０ｓｃｃｍ供給して真空容器内のガス圧を０．０１Ｔｏｒｒとし、ｐ型シリコン基板との間隔が３．７ｃｍとなるように配置したタングステン触媒体に交流電源から６８０Ｗの交流電力を投入して１８００〜１９００℃に加熱し、この加熱されたタングステン触媒体にＨ2 を接触させて活性種を生成し、この活性種を含む雰囲気中でＣｅＯ2 膜を、例えば、１０分間熱処理することによって改質されたＣｅＯ2 膜を形成する。
【００５５】
図６（ａ）参照
図６（ａ）は、Ｈ2 による触媒アニール処理を行わない前のＣｅＯ2 膜のＣ−Ｖ特性を示す図であり、Ｃ−Ｖ特性にヒステリシスループが見られるので、ｐ型シリコン基板とＣｅＯ2 膜との界面に活性なダングリング・ボンド等は発生し、界面準位密度が高密度になっていることが理解される。
【００５６】
図６（ｂ）参照
図６（ｂ）は、Ｈ2 による触媒アニール処理を行った後の改質されたＣｅＯ2 膜のＣ−Ｖ特性を示す図であり、このＣ−Ｖ特性にヒステリシスループがほとんど見られないので、ダングリング・ボンドが活性化した水素によって終端され、界面準位密度が大幅に低減していることが理解され、また、Ｃ−Ｖ特性の曲線形状自体からは、膜質も改善されていることが理解される。
なお、これらのＣ−Ｖ特性の測定に際しては、Ａｌ電極を形成するだけで、ＰＭＡ処理は行っていない。
【００５７】
この様に、Ｈ2 処理の効果は、ＣｅＯ2 膜に対しても効果的であることが理解され、したがって、ゲート酸化膜として比誘電率（≒１２）の高いＣｅＯ2 膜を用いた場合にも、触媒によって活性化したＨ2 による低温処理によって、チャネルドープした不純物を再分布させることなく界面準位密度を大幅に低減することができ、それによって、リーク電流が減少し、且つ、絶縁耐圧も向上する。したがって、膜厚の比較的厚いＣｅＯ2 膜をゲート絶縁膜として用いることによって、微細で特性の優れたＭＯＳＦＥＴを再現性良く製造することができる。
【００５８】
以上、参考例１乃至参考例３を説明してきたが、Ｈ２による触媒アニール処理は、ＳｉＮ膜とシリコン基板との界面状態の改善にも適用されるものであり、また、Ｈ２の代わりに、ＮＨ３，ＨＮ３，Ｎ２Ｏ等の窒素含有ガスを用いても良いものであり、窒素含有ガスを用いた場合には、ＳｉＯＮ膜、ＳｉＯ２膜、或いは、ＣｅＯ２膜の界面状態を改善することができるとともに、膜質も改善することが可能になる。
【００５９】
以上を前提として、次に、図７を参照して、触媒アニールを行う時期に特徴のある第１及び第２の実施の形態を簡単に説明するが、まず、図７（ａ）を参照して、触媒アニールをゲート電極の形成後に行う本発明の第１の実施の形態を説明する。
図７（ａ）参照
まず、ｐ型シリコン基板４１をパッド酸化膜を介して設けた窒化膜パターン（いずれも図示せず）をマスクとして選択酸化することによって素子分離酸化膜４２を形成したのち、窒化膜パターン及びパッド酸化膜を除去し、次いで、上記の第１の実施の形態と同様に触媒ＣＶＤ法を用いてゲート絶縁膜となる厚さが、例えば、５ｎｍのＳｉＯＮ膜及び、ゲート電極となるドープトポリシリコン膜を順次堆積させ、次いで、ドープトポリシリコン膜及びＳｉＯＮ膜をパターニングすることによってゲート電極４４及びゲート絶縁膜４３を形成する。
【００６０】
次いで、上記の参考例１と同じ条件において、Ｈ２４６を交流電源から６８０Ｗの交流電力を投入して１８００〜１９００℃に加熱したタングステン触媒体４５に接触させて活性種４７を生成し、この活性種４７を含む雰囲気中でゲート絶縁膜４３及びゲート電極４４を、例えば、１０分間熱処理することによって改質されたＳｉＯＮ膜からなるゲート絶縁膜４３とするとともに、ゲート電極４４のＰＭＡ処理とする。
【００６１】
この様に、本発明の第１の実施の形態においては、ゲート電極４４に対するＰＭＡ処理を兼ねるＨ２処理によってｐ型シリコン基板４１／ゲート絶縁膜４３の界面準位密度を低減しているので、少ない製造工程数で短チャネル効果の悪化のないＭＩＳＦＥＴを製造することができる。
【００６２】
この第１の実施の形態においてはゲート絶縁膜としてＳｉＯＮ膜を用いているが、ゲート絶縁膜として、ＳｉＯ２膜、ＣｅＯ２膜、或いは、ＳｉＮ膜を用いても良く、これらのＳｉＯ２膜、ＣｅＯ２膜、或いは、ＳｉＮ膜をＨ２による触媒アニールすることによって界面特性を改善することができる。
【００６３】
また、この場合の触媒アニールは、Ｈ2 に限られるものではなく、アンモニア（ＮＨ3 ）、アジ化水素（ＨＮ3 ）、窒素、ＮＨＣｌ2 等の窒素ハロゲン化物、或いは、Ｎ2 Ｏ、ＮＯ、ＮＯ2 等の窒素酸化物等の窒素含有ガスを用いても良いものであり、この様な窒素含有ガスを用いることによって、界面のダングリング・ボンドをＮで終端することができ、且つ、ゲート絶縁膜４３の誘電率も高めることができる。
【００６４】
次に、図７（ｂ）を参照して、触媒アニールをサイドウォールの形成後に行う本発明の第２の実施の形態を説明する。
図７（ｂ）参照
まず、ｐ型シリコン基板４１をパッド酸化膜を介して設けた窒化膜パターン（いずれも図示せず）をマスクとして選択酸化することによって素子分離酸化膜４２を形成したのち、窒化膜パターン及びパッド酸化膜を除去し、次いで、上記の参考例と同様に触媒ＣＶＤ法を用いてゲート絶縁膜となる厚さが、例えば、５ｎｍのＳｉＯＮ膜及び、ゲート電極となるドープトポリシリコン膜を順次堆積させ、次いで、ドープトポリシリコン膜及びＳｉＯＮ膜をパターニングすることによってゲート電極４４及びゲート絶縁膜４３を形成する。
【００６５】
次いで、ゲート電極４４をマスクとしてＡｓイオンを注入することによって浅いｎ- 型のＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域４８を形成したのち、低温ＣＶＤ法を用いて全面にＳｉＯ2 膜を堆積させ、次いで、異方性エッチングを施すことによってゲート電極４４の側壁にサイドウォール４９を形成する。
【００６６】
次いで、サイドウォール４９をマスクとしてＡｓイオンを深く注入することによってｎ+ 型ソース・ドレイン領域５０を形成したのち、ＮＨ３５１を５０〜６０ｓｃｃｍ供給してガス圧を０．０１３Ｔｏｒｒとした以外は上記の参考例１と同様の条件で１８００〜１９００℃に加熱したタングステン触媒体４５にＮＨ３５１を接触させて活性種５２を生成し、この活性種５２を含む雰囲気中でサイドウォール４９を、例えば、１時間熱処理することによってサイドウォール４９とｐ型シリコン基板４１との界面のダングリング・ボンドをＮによって終端させ、界面準位密度を低減するとともに、サイドウォール４９の膜質も改善することができ、それによって、リーク電流を低減し、絶縁耐圧を高めることができる。
【００６７】
なお、この場合、ゲート絶縁膜４３の触媒アニールについては、上記の参考例１乃至参考例３の様にゲート絶縁膜４３の堆積直後に行っても良いし、或いは、上記の第１の実施の形態の様にゲート電極４４のパターニング直後に行っても良いものであり、いずれの時点にも行わない場合には、サイドウォール４９に対する触媒アニール工程がゲート絶縁膜４３に対する触媒アニール工程を兼ねることになる。
【００６８】
また、この第２の実施の形態においては、触媒アニールの原料ガスとしてＮＨ３を用いているがＮＨ３に限られるものではなく、ＨＮ３、窒素、ＮＨＣｌ２等の窒素ハロゲン化物、或いは、Ｎ２Ｏ、ＮＯ、ＮＯ２等の窒素酸化物等の窒素含有ガスを用いても良いものである。
【００６９】
また、この第２の実施の形態においては、サイドウォール４９をＳｉＯ２膜によって形成しているが、ＳｉＯ２膜に限られるものではなく、触媒ＣＶＤ法等によって形成されたＳｉＯＮ膜、或いは、Ｏ３−ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）ガスを用いたＴＥＯＳ−ＮＳＧ（Ｎｏｎ  Ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜を用いても良いものである。
【００７０】
また、この第２の実施の形態においてもゲート絶縁膜としてＳｉＯＮ膜を用いているが、ゲート絶縁膜として、ＳｉＯ２膜、ＣｅＯ２膜、或いは、ＳｉＮ膜を用いても良く、これらのＳｉＯ２膜、ＣｅＯ２膜、或いは、ＳｉＮ膜に窒素含有ガスによる触媒アニールを施すことによって、界面特性及び膜質を改善することができる。
【００７１】
以上、本発明の各実施の形態を説明してきたが、本発明においては、高温に加熱される抵抗発熱体を触媒として用いているので、より低温におけるアニール処理が可能となり、それによって、不純物の再分布を問題にすることなく絶縁膜の膜質改善或いは界面状態の改善が可能になる。
また、触媒として抵抗発熱体を用いることによって触媒をアニール処理を行う真空容器内に設けることができるので、装置構成が簡素化される。
【００７２】
なお、本発明は実施の形態に記載した構成・条件に限られるものではなく、各種の変更が可能である。
例えば、本発明の主要な特徴点は触媒アニール工程にあるものであり、触媒アニール処理の対象となる絶縁膜の堆積方法は、上記の各実施の形態に記載した方法に限られるものではない。
【００７３】
また、上記の各実施の形態の説明においては、触媒作用のある抵抗発熱体をタングステン触媒体によって構成しているが、タングステン（Ｗ）に限られるものではなく、トリア含有タングステン、Ｐｔ，Ｐａ，Ｍｏ，Ｓｉ，Ｔａ，Ｔｉ，Ｖａ，ＳｉＣ、或いは、Ｔｉ酸化物を用いても良いものである。
【００７４】
また、図２に示した触媒ＣＶＤ装置において、タングステン触媒体２０は、コイル状になっているが、インダクタンス特性を利用している訳ではないので、コイル状に限られるものではなく、また、印加電力も交流電力に限られるものではなく、直流電力でも良い。
【００７５】
また、上記の各実施の形態の説明においては、ｎ型シリコン基板或いはｐ型シリコン基板等のバルクシリコン基板を用いているが、バルクシリコン基板に限られるものではなく、シリコン基板等の基板上にエピタキシャル成長させた単結晶シリコン膜、或いは、絶縁基板上に堆積させた多結晶シリコン膜或いはアモルファスシリコン膜をレーザアニールによって結晶化した結晶性シリコン膜にも適用されるものであり、したがって、ＴＦＴのゲート絶縁膜の形成工程等に適用されるものである。
【００７６】
また、本発明の触媒アニール処理は、３００℃以下の温度で行えるので、低温プロセス化により寄与するものであるが、必ずしも、３００℃以下に限られるものではなく、不純物の再分布等に関する条件が緩和される場合には、３００℃以上の温度で触媒アニール処理を行っても良いものであり、例えば、ＰＭＡ処理を兼ねる場合には、４００℃未満の温度で行えば良い。
【００７７】
【発明の効果】
本発明によれば、高温に加熱される抵抗発熱体からなる触媒によってＨ2 等の原料ガスを分解し、分解によって生成した活性種の雰囲気中で低温アニール処理することによって界面状態及び膜質を改善しているので、不純物の再分布を抑制することができ、それによって特性の優れたＭＩＳＦＥＴをバラツキなく製造することが可能になり、高集積度半導体集積回路装置の微細化・高性能化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の各実施の形態に用いる触媒ＣＶＤ装置の概念的構成図である。
【図３】  本発明の前提となる参考例１の製造工程の説明図である。
【図４】  本発明の前提となる参考例１のＨ２処理による界面特性の改善効果の説明図である。
【図５】  本発明の前提となる参考例２のＨ２処理による界面特性の改善効果の説明図である。
【図６】  本発明の前提となる参考例３のＨ２処理による界面特性の改善効果の説明図である。
【図７】  本発明の第１及び第２の実施の形態の製造工程の説明図である。
【符号の説明】
１  基体
２  水素ガス
３  抵抗発熱体
４  活性種
５  絶縁膜
１１  真空容器
１２  弁
１３  拡散ポンプ
１４  基板ホルダー
１５  試料
１６  ヒーター
１７  熱電対
１８  ガス供給管
１９  原料ガス
２０  タングステン触媒体
２１  交流電源
２２  赤外放射温度計
２３  シャッター
３１  ｎ型シリコン基板
３２  ＮＨ3
３３  ＳｉＨ4
３４  活性種
３５  活性種
３６  ＳｉＯＮ膜
３７  Ｈ2
３８  活性種
３９  ＳｉＯＮ膜
４１  ｐ型シリコン基板
４２  素子分離酸化膜
４３  ゲート絶縁膜
４４  ゲート電極
４５  タングステン触媒体
４６  Ｈ2
４７  活性種
４８  ＬＤＤ領域
４９  サイドウォール
５０  ｎ+ 型ソース・ドレイン領域
５１  ＮＨ3
５２  活性種
【図１】
0004573921.tif 000002
【図２】
0004573921.tif 000003
【図３】
0004573921.tif 000004
【図４】
0004573921.tif 000005
【図５】
0004573921.tif 000006
【図６】
0004573921.tif 000007
【図７】
0004573921.tif 000008