(57)【特許請求の範囲】
【請求項１】
複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、
前記非線形歪補償用複素信号変換回路の出力の低域成分のみを通過させる低域通過フィルタと、
前記低域通過フィルタの出力の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期を確立する搬送波再生回路と、
前記搬送波再生回路の出力と理想受信点との誤差を算出する誤差算出回路と、
前記誤差算出回路の出力する誤差信号と前記搬送波再生回路で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成し、前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備し、
前記非線形歪補償用係数更新回路は、
前記搬送波再生回路における位相補正の制御信号e jp(n) に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力する回路と、
前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、
前記誤差算出回路が出力する誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算する乗算回路と、
前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することを特徴とする非線形歪等化回路。
【請求項２】
複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、
前記非線形歪補償用複素信号変換回路の出力の低域成分のみを通過させる低域通過フィルタと、
線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、前記低域通過フィルタの出力から線形歪成分を除去する線形歪補償用複素信号変換回路と、
前記線形歪補償用複素信号変換回路の出力の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期を確立する搬送波再生回路と、
前記搬送波再生回路の出力と理想受信点との誤差を算出する誤差算出回路と、
前記誤差算出回路の出力する誤差信号と前記搬送波再生回路で行われる位相補正の制御信号e jp(n)とに基づいて、前記線形歪成分量を推定する情報を示す前記線形歪補償用係数を生成して前記線形歪補償用複素信号変換回路へ出力する線形歪補償用係数更新回路と、
前記誤差算出回路の出力する誤差信号と前記搬送波再生回路で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成し、前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備し、
前記非線形歪補償用係数更新回路は、
前記搬送波再生回路における位相補正の制御信号e jp(n)に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力する回路と、
前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、
前記誤差算出回路が出力する誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算する乗算回路と、
前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することを特徴とする非線形歪等化回路。
【請求項３】
前記非線形歪補償用複素信号変換回路は、
前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次の信号成分を生成する回路と、
前記ｍ次の信号成分と前記非線形歪補償用係数am(n)とを乗算することにより前記ｍ次歪成分を生成する乗算回路と、
前記乗算回路の出力と前記複素ベースバンド信号x(n)とを加算することにより前記複素ベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備する請求項１または２のいずれか１項記載の非線形歪等化回路。
【請求項４】
前記非線形歪補償用係数更新回路は、前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行い、
前記非線形歪補償用係数更新回路における前記乗算回路は、前記誤差算出回路が出力する誤差信号と前記フィルタリングの出力の複素共役と前記逆回転を施す回路の出力とステップパラメータとを乗算する請求項２記載の非線形歪等化回路。
【請求項５】
前記線形歪補償用複素信号変換回路は、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、
前記非線形歪補償用係数更新回路は前記ｍ次信号成分に対して前記線形歪補償用複素信号変換回路と同じ畳み込み演算を行い、
前記非線形歪補償用係数更新回路における前記乗算回路は、前記誤差算出回路が出力する誤差信号と前記畳み込み演算の出力の複素共役と前記逆回転を施す回路の出力とステップパラメータとを乗算する請求項２記載の非線形歪等化回路。
【請求項６】
前記線形歪補償用複素信号変換回路は、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、
前記非線形歪補償用係数更新回路は前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行い、前記フィルタリングの出力に対して線形歪補償用複素信号変換回路と同じ畳み込み演算を行い、
前記非線形歪補償用係数更新回路における前記乗算回路は、前記誤差算出回路が出力する誤差信号と前記畳み込み演算の出力の複素共役と前記逆回転を施す手段の出力とステップパラメータとを乗算する請求項２記載の非線形歪等化回路。
【請求項７】
同期キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、
前記非線形歪補償用複素信号変換回路の出力をＦＦＴ変換するＦＦＴ回路と、
前記ＦＦＴ回路の出力を用いて伝送路特性H(k)を算出し、前記ＦＦＴ回路の出力とH(k)に基づいて同期復調を行う同期復調回路と、
前記同期復調回路の出力と理想受信点との誤差を算出する誤差算出回路と、
前記誤差算出回路の出力する誤差信号と前記同期復調回路で算出した伝送路特性H(k)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備することを特徴とする非線形歪等化回路。
【請求項８】
差動キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、
前記非線形歪補償用複素信号変換回路の出力をＦＦＴ変換するＦＦＴ回路と、
前記ＦＦＴ回路の出力と、前記ＦＦＴ回路の出力を1OFDM シンボル遅延した信号を用いて差動復調を行う差動復調回路と、
前記差動復調回路の出力と理想受信点との誤差を算出する誤差算出回路と、
前記誤差算出回路の出力する誤差信号と前記差動復調回路における前記ＦＦＴ回路の出力を1OFDM シンボル遅延した信号とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備することを特徴とする非線形歪等化回路。
【請求項９】
前記非線形歪補償用複素信号変換回路は、
前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次の信号成分を生成する回路と、
前記ｍ次の信号成分と前記非線形歪補償用係数am(n)とを乗算することにより前記ｍ次歪成分を生成する乗算回路と、
前記乗算回路の出力と前記OFDMベースバンド信号x(n)とを加算することにより前記OFDM ベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備する請求項７または８のいずれか１項記載の非線形歪等化回路。
【請求項１０】
前記同期復調回路は、前記ＦＦＴ回路の出力をH(k)で除算することによって同期復調を行うことを特徴とする請求項７記載の非線形歪等化回路。
【請求項１１】
前記非線形歪補償用係数更新回路は、
前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、
前記ｍ次信号成分をＦＦＴ変換する回路と、
前記誤差算出回路が出力する誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記伝送路特性H(k)とステップパラメータとを乗算する乗算回路と、
前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備し、
前記非線形歪補償用係数更新回路の係数更新処理は、fを１以上の整数とするとき、f OFDMシンボル毎に1OFDM シンボルのみ係数更新を行うことを特徴とする請求項１０記載の非線形歪等化回路。
【請求項１２】
前記差動復調回路は、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号で、前記ＦＦＴ回路の出力を除算することによって差動復調を行うことを特徴とする請求項８記載の非線形歪等化回路。
【請求項１３】
前記非線形歪補償用係数更新回路は、
前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、
前記ｍ次信号成分をＦＦＴ変換する回路と、
前記誤差算出回路が出力する誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号とステップパラメータとを乗算する乗算回路と、
前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備し、
前記非線形歪補償用係数更新回路の係数更新処理は、fを１以上の整数とするとき、f O FDMシンボル毎に1OFDM シンボルのみ係数更新を行うことを特徴とする請求項１２記載の非線形歪等化回路。
【請求項１４】
前記差動復調回路は、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号の複素共役と、前記ＦＦＴ回路の出力とを乗算することによって差動復調を行うことを特徴とする請求項８記載の非線形歪等化回路。
【請求項１５】
前記前記非線形歪補償用係数更新回路は、
前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、
前記ｍ次信号成分をＦＦＴ変換する回路と、
前記誤差算出回路が出力する誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役とステップパラメータとを乗算する乗算回路と、
前記乗算回路の出力を、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号の複素共役で除算する除算回路と、
前記除算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する係数更新処理を施す加算回路とを具備し、
前記非線形歪補償用係数更新回路の係数更新処理は、f を１以上の整数とするとき、f OFDMシンボル毎に1OFDM シンボルのみ係数更新を行うことを特徴とする請求項１４記載の非線形歪等化回路。
【請求項１６】
前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦ Ｔ変換の出力に対して、c（c は２以上の整数）ポイント毎に１ポイントを用いて代表値とし、残りの(c-1) ポイントを前記代表値を用いて補間することに置き換えたことを特徴とする請求項１１、１３、１５のいずれか１項記載の非線形歪等化回路。
【請求項１７】
前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦＴ変換の入力に対して、c ポイント（c は２以上の整数）毎に１ポイントを用いて１／c のポイント数のＦＦＴ変換を行って代表値とし、残りの(c-1) ポイントは前記代表値を用いて補間することに置き換えたものとする請求項１１、１３、１５のいずれか１項記載の非線形歪等化回路。
【請求項１８】
複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、
前記非線形歪補償用複素信号変換処理の出力の低域成分のみを通過させる低域通過フィルタリング処理を行い、
前記低域通過フィルタリング処理出力の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期の確立を行う搬送波再生処理を行い、
前記搬送波再生処理出力と理想受信点との誤差信号を算出し、
前記誤差信号と前記搬送波再生処理で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力し、
前記非線形歪補償用係数の生成処理は、
前記搬送波再生回路における位相補正の制御信号e jp(n)に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力し、
前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成し、
前記誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算し、
前記乗算出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施すことを特徴とする非線形歪等化方法。
【請求項１９】
複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、
前記非線形歪補償用複素信号変換処理の出力の低域成分のみを通過させる低域通過フィルタリング処理を行い、
線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、前記低域通過フィルタの出力から線形歪成分を除去する線形歪補償用複素信号変換処理を行い、
前記線形歪等化信号の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期の確立を行う搬送波再生処理を行い、
前記搬送波再生処理出力と理想受信点との誤差信号を算出し、
前記誤差信号と前記搬送波再生処理で行われる位相補正の制御信号e jp(n)とに基づいて、前記線形歪成分量を推定する情報を示す前記線形歪補償用係数を生成して前記線形歪補償用複素信号変換回路へ出力する線形歪補償用係数更新処理を行い、
前記誤差信号と前記搬送波再生処理で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力し、
前記非線形歪補償用係数の生成処理は、
前記搬送波再生回路における位相補正の制御信号e jp(n)に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力し、
前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成し、
前記誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算し、
前記乗算出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施すことを特徴とする非線形歪等化方法。
【請求項２０】
同期キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、
前記非線形歪補償用複素信号変換処理の出力をＦＦＴ変換するＦＦＴ処理を行い、
前記ＦＦＴ処理出力を用いて伝送路特性H(k)を算出し、前記ＦＦＴ処理出力をH(k) に基づいて同期復調処理を行い、
前記同期復調処理出力と理想受信点とから誤差信号を算出し、
前記誤差信号と前記同期復調処理で算出した伝送路特性H(k)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力することを特徴とする非線形歪等化方法。
【請求項２１】
差動キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、
ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、
前記非線形歪補償用複素信号変換処理の出力をＦＦＴ変換するＦＦＴ処理を行い、
前記ＦＦＴ処理出力と、前記ＦＦＴ処理出力を1OFDM シンボル遅延した信号を用いて差動復調を行う差動復調処理を行い、
前記差動復調処理出力と理想受信点との誤差を算出し、
前記誤差信号と前記差動復調処理における前記ＦＦＴ処理出力を1OFDM シンボル遅延した信号とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力することを特徴とする非線形歪等化方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、衛星放送、地上波放送、ケーブルテレビジョン放送などのデジタル伝送において発生する非線形歪を除去する技術に関するものである。
【０００２】
【従来の技術】
近年、日本や欧米において、ＴＶ放送のデジタル化がケーブル、衛星、地上波の各メディアともに急速に進行している。日本においては、ＢＳデジタル放送が２０００年１２月に本放送が開始され、地上波デジタル放送も２００３年までに東京、名古屋、大阪の３大都市圏で本放送が開始される予定である。
【０００３】
ところでＢＳ放送においては伝送距離が数万kmにも及ぶため、放送衛星内のトランスポンダにおける増幅器はバックオフをほとんど取らず、増幅率の高い領域で動作させている。そのため、送信局から発射された電波は非線形歪を受け、放送衛星から各家庭の受信アンテナに送信されることになる。また衛星、地上、ケーブルのメディアを問わず、受信機には受信信号を増幅させるためのアンプが搭載されており、振幅の大きい受信信号はアンプの非線形特性に影響される。
【０００４】
一方、磁気ディスク装置（ＨＤＤ）等の磁気記録再生装置においては、磁気抵抗効果を用いた再生ヘッド（以下、ＭＲヘッドという）が開発されている。ＭＲヘッドを用いた磁気記録再生装置では、バイアス磁界のずれやＭＲ素子の磁気特性のばらつき等により、ＭＲヘッドの磁界−再生出力変換特性が非線形となり、再生信号波形が非線形歪を受ける。
【０００５】
以上に示した非線形歪は、誤り率などを劣化させる大きな要因となっている。従来、非線形歪を補償する方法としては、例えばトランスポンダにおける増幅器の前に増幅器と逆特性の前置補償回路を設ける構成があった（都竹他：「21GHz 帯高度衛星放送システム−非線形補償回路による16QAM 伝送−」、テレビジョン学会技術報告，BCS94-25(Aug. 1994) ）。
【０００６】
またＭＲヘッドを用いた磁気記録再生装置における非線形歪補償方法として、例えば特開平９−７３００号公報に示されたものがあった。図９５はこの公報から抜粋した非線形補償等化器の全体構成図である。この非線形補償等化器は図９５に示すように、振幅値変換器１０２５、ＦＩＲフィルタ１０２６、等価誤差算出器１０２８、ＬＭＳアルゴリズム係数学習器１０２９を含んで構成される。
【０００７】
振幅値変換器１０２５は、再生波形１０３５を入力して２乗する乗算器１０４２ａ、再生波形１０３５と乗算器１０４２ａの出力とを乗算する乗算器１０４２ｂ、乗算器１０４２ａの出力と係数値c2とを乗算する係数器１０５６ａ、乗算器１０４２ｂの出力と係数値c3とを乗算する係数器１０５６ｂ、係数器１０５６ａの出力と係数器１０５６ｂの出力と再生波形１０３５とを加算する加算器１０４４を有している。
【０００８】
図９５に示すＦＩＲフィルタ１０２６は、第１のタップ入力値１０４８ａを係数値h1で乗算する第１の係数器１０４７ａ〜第ｎのタップ入力値１０４８ｎを係数値hnで乗算する第ｎの係数器１０４７ｎ、入力信号を順次遅延する遅延素子１０４３ａ〜１０４３ｎ、第１の係数器１０４７ａ〜第ｎの係数器１０４７ｎの出力を加算する加算器１０３１を有している。
【０００９】
等価誤差算出器１０２８は、ＦＩＲフィルタ１０２６から出力される等化出力と等化目標の差分を算出し、差分値を等化誤差１０３０として出力する減算器１０４６を有している。
【００１０】
図９６はＬＭＳアルゴリズム係数学習器１０２９の構成図である。このＬＭＳアルゴリズム係数学習器１０２９は、係数学習回路制御部１０５０、第１の係数学習回路１０６０、第２の係数学習回路１０７０から構成される。第１の係数学習回路１０６０は図２８のＦＩＲフィルタ１０２６に対するタップ係数を学習するもので、第２の係数学習回路１０７０は図２８の振幅値変換器１０２５に対するタップ係数を学習するものである。
【００１１】
第１の係数学習回路１０６０は、係数値h1の学習回路として、等化誤差１０３０と係数値h1とを乗算する乗算器１０６１ａ、ステップサイズパラメータu と乗算器１０６１ａとの出力を乗算する乗算器１０６２ａ、乗算器１０６２ａの出力と遅延素子１０６４ａの出力とを加算する加算器１０６３ａ、加算器１０６３ａの出力を遅延して加算器１０６３ａに与える遅延素子１０６４ａを有している。また係数値hnの学習回路として、等化誤差１０３０と係数値hnとを乗算する乗算器１０６１ｎ、ステップサイズパラメータu と乗算器１０６１ｎとの出力を乗算する乗算器１０６２ｎ、乗算器１０６２ｎの出力と遅延素子１０６４ｎの出力とを加算する加算器１０６３ｎ、加算器１０６３ｎの出力を遅延して加算器１０６３ｎに与える遅延素子１０６４ｎを有している。
【００１２】
第２の係数学習回路１０７０は、係数値c2の学習回路として、等化誤差１０３０と係数値c2とを乗算する乗算器１０７１ａ、ステップサイズパラメータu と乗算器１０７１ａとの出力を乗算する乗算器１０７２ａ、乗算器１０７２ａの出力と遅延素子１０７４ａの出力とを加算する加算器１０７３ａ、加算器１０７３ａの出力を遅延して加算器１０７３ａに再び与える遅延素子１０７４ａを有している。また係数値c3の学習回路として、等化誤差１０３０と係数値c3とを乗算する乗算器１０７１ｂ、ステップサイズパラメータu と乗算器１０７１ｂとの出力を乗算する乗算器１０７２ｂ、乗算器１０７２ｂの出力と遅延素子１０７４ｂの出力とを加算する加算器１０７３ｂ、加算器１０７３ｂの出力を遅延して加算器１０７３ｂに再び与える遅延素子１０７４ｂを有している。
【００１３】
このような構成の非線形補償等化器の動作について説明する。図９５において、振幅値変換器１０２５は３次関数変換特性を持ち、ＭＲヘッドで再生された再生波形１０３５を乗算器１０４２ａ，１０４２ｂを組み合わせて算出したべき乗結果と、係数値c2、係数値c3とを係数器１０５６ａ，１０５６ｂで乗算し、その結果を加算器１０４４で加算する。一般に、振幅値変換器１０２５は３次関数変換特性を有していれば、ＭＲヘッドの磁界−再生出力変換特性の非線形に起因する再生信号波形中の波形歪を充分補償することが可能と言われている。
【００１４】
パーシャルレスポンス等化器を構成するＦＩＲフィルタ１０２６は、パーシャルレスポンス特性を与えるための波形等化を行う。ＦＩＲフィルタ１０２６の等化出力と等化目標との差が等化誤差算出器１０２８で求められる。この等化誤差１０３０はＬＭＳアルゴリズム係数学習器１０２９に入力される。
【００１５】
図９６のＬＭＳアルゴリズム係数学習器１０２９では、ＦＩＲフィルタ１０２６の各係数器１０４７ａ〜１０４７ｎに夫々入力されるタップ入力値１０４８ａ〜１０４８ｎがＦＩＲフィルタタップ入力値列１０５２（h1#in 、・・、hn#in ）として、係数学習回路制御部１０５０に与えられる。
【００１６】
係数学習回路制御部１０５０は等化誤差１０３０が算出される時刻にタイミングを合わせて、ＦＩＲフィルタタップ入力値列１０５２をタップ入力値h1 in 〜hn in として夫々出力する。そして、タップ入力値h1 in 〜hn in と等化誤差１０３０との積を各タップに対して求め、夫々に学習速度と安定性を制御するためのステップサイズパラメータu を乗算し、この結果を遅延素子１０６４ａ〜１０６４ｎを用いて保持しておいた直前の係数値に加算する。この結果によって係数学習回路制御部１０５０がＦＩＲフィルタ係数更新命令１０５３を発生し、係数値h1〜hnを更新する。
【００１７】
振幅値変換器１０２５に対しても同様に、各係数器１０５６ａ、１０５６ｂへのタップ入力値１０４９が振幅値変換器タップ入力値列１０５４として係数学習回路制御部１０５０に与えられる。これと等化誤差１０３０を用いてＦＩＲフィルタ１０２６と同様に係数が算出され、振幅値変換器係数更新命令１０５５によって振幅値変換器１０２５の係数値c2、c3が夫々更新される。
【００１８】
【発明が解決しようとする課題】
磁気記録再生装置において従来考えられていた非線形歪補償回路は、以上のような構成で動作し、ＭＲヘッドの磁界−再生出力変換特性の非線形に起因する再生信号中の波形歪を補償していた。
【００１９】
しかしながら、上記のような非線形歪補償方法では、ＢＳデジタル放送などのデジタル伝送における複素信号中の非線形歪を補償することはできなかった。また上記のような非線形歪補償方法では、搬送波の位相同期が確立していない信号を補償対象信号として扱っていなかった。
【００２０】
一方、複素信号中の非線形歪を補償する方法として、例えば送信側のトランスポンダにおいて増幅器と逆特性の前置補償回路を設ける構成が従来考えられていた。しかし、受信側で複素信号中の非線形歪を補償する方法は考えられていなかった。
【００２１】
本発明はこのような従来の問題点に鑑みてなされたものであって、特に請求項1記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路を設けることにより、複素ベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００２２】
特に請求項２記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と理想受信点との誤差を算出す る誤差算出回路との間に、線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、線形歪成分を除去する線形歪補償用複 素信号変換回路が存在する場合において、線形歪を補償するとともに複素ベースバンド信号中 の非線形歪を補償する非線形歪等化回路を提供することを目的とする。
【００２３】
特に請求項３記載の発明では、請求項１〜２において、前記複素ベースバンド信号x(n)に対してｍ次の信号成分を生成する回路と、前記ｍ次歪成分を生成する乗算回路と、前記複素ベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備することにより、複素ベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００２４】
特に請求項４記載の発明では、請求項２において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行うことにより、前記非線形歪補償用複素信号変換回路の出力が前記低 域通過フィルタを通過することを考慮して、より精度高く複素ベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００２５】
特に請求項５記載の発明では、請求項２において、前記線形歪補償用複素信号変換回路が、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分に対して前記線形歪補償用複素信号変換回路と同じ畳み込み演算を行うことにより、前記非線形歪補償用複素信号変換回路の出力が前記線形歪補償用複素信号変換回路を通過することを考慮して、より精度高く複素ベースバンド信号中の非線形歪を補償する非線形歪等化回路を提供することを目的とする。
【００２６】
特に請求項６記載の発明では、請求項２において、前記線形歪補償用複素信号変換回路が、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、前記非線形歪補償用係数更新回路は、前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行い、前記フィルタリングの出力に対して線形歪補償用複素信号変換回路と同じ畳み込み演算を行うことにより、前記非線形歪補償用複素信号変換回路の出力が前記低域通過フィルタと前記線形歪補償用複素信号変換回路を通過すること を考慮して、より精度高く複素ベースバンド信号中の非線形歪を補償する非線形歪等化回路を提供することを目的とする。
【００２７】
特に請求項７記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と同期復調回路を設けることにより、同期キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００２８】
特に請求項８記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と差動復調回路を設けることにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００２９】
特に請求項９記載の発明では、請求項７〜８において、前記非線形歪補償用複素信号変換回路が、前記OFDMベースバンド信号x(n)に対してｍ次の信号成分を生成する回路と、前記ｍ次歪成分を生成する乗算回路と、前記OFDMベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備することにより、OFDMベースバンド信号中の非線形歪を補償する非線形歪等化回路を提供することを目的とする。
【００３０】
特に請求項１０記載の発明では、請求項７において、前記ＦＦＴ回路の出力をH(k)で除算することによって同期復調を行うことにより、同期キャリア変調されたOFDMベースバンド信号中の非線形歪を補償する非線形歪等化回路を提供することを目的とする。
【００３１】
特に請求項１１記載の発明では、請求項１０において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記伝送路特性H(k)とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、同期キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００３２】
特に請求項１２記載の発明では、請求項８において、前記差動復調回路が、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号で、前記ＦＦＴ回路の出力を除算することによって差動復調を行うことにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００３３】
特に請求項１３記載の発明では、請求項１２において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記遅延回路の出力とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００３４】
特に請求項１４記載の発明では、請求項８において、前記差動復調回路が、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号の複素共役と、前記ＦＦＴ回路の出力とを乗算することによって差動復調を行うことにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００３５】
特に請求項１５記載の発明では、請求項１４において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力を前記遅延回路の出力の複素共役で除算する除算回路と、前記除算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化回路を提供することを目的とする。
【００３６】
特に請求項１６記載の発明では、請求項１１、１３、１５において、前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦＴ変換の出力に対して、c（c は２以上の整数）ポイント毎に１ポイントを用いて代表値とし、残りの(c-1) ポイントを前記代表値を用いて補間することに置き換えることにより、小さな回路規模でOFDMベースバンド信号中の非線形歪を補償する非線形歪等化回路を提供することを目的とする。
【００３７】
特に請求項１７記載の発明では、請求項１１、１３、１５において、前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦＴ変換の入力に対して、cポイント（c は２以上の整数）毎に１ポイントを用いて１／c のポイント数のＦＦＴ変換を行って代表値とし、残りの(c-1) ポイントは前記代表値を用いて補間することに置き換えることにより、小さな回路規模で、かつ精度良くOFDMベースバンド信号中の非線形歪を補償する非線形歪等化回路を提供することを目的とする。
【００３８】
特に請求項１８記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行うことにより、複素ベースバンド信号中の非線形歪 を補償する非線形歪等化方法を提供することを目的とする。
【００３９】
特に請求項１９記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理と理想受信点との誤差を算出す る誤差算出処理の間に、線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、線形歪成分を除去する線形歪補償用複素信号変換処理を行う場合において、線形歪を補償するとともに複素ベースバンド信号中 の非線形歪を補償する非線形歪等化方法を提供することを目的とする。
【００４０】
特に請求項２０記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、同期復調処理を行うことによ り、同期キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化方法を提供することを目的とする。
【００４１】
特に請求項２１記載の発明では、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、差動復調回路を行うことにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償する非線形歪等化方法を提供することを目的とする。
【００４２】
【課題を解決するための手段】
本願の請求項１の発明は、複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、前記非線形歪補償用複素信号変換回路の出力の低域成分のみを通過させる低域通過フィルタと、前記低域通過フィルタの出力の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期を確立する搬送波再生回路と、前記搬送波再生回路の出力と理想受信点との誤差を算出する誤差算出回路と、前記誤差算出回路の出力する誤差信号と前記搬送波再生回路で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成し、前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備し、前記非線形歪補償用係数更新回路は、前記搬送波再生回路における位相補正の制御信号e jp(n) に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力する回路と、前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、前記誤差算出回路が出力する誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することを特徴とするものである。
【００４３】
本願の請求項２の発明は、複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、前記非線形歪補償用複素信号変換回路の出力の低域成分のみを通過させる低域通過フィルタと、線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、前記低域通過フィルタの出力から線形歪成分を除去する線形歪補償用複素信号変換回路と、前記線形歪補償用複素信号変換回路の出力の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期を確立する搬送波再生回路と、前記搬送波再生回路の出力と理想受信点との誤差を算出する誤差算出回路と、前記誤差算出回路の出力する誤差信号と前記搬送波再生回路で行われる位相補正の制御信号e jp(n)とに基づいて、前記線形歪成分量を推定する情報を示す前記線形歪補償用係数を生成して前記線形歪補償用複素信号変換回路へ出力する線形歪補償用係数更新回路と、前記誤差算出回路の出力する誤差信号と前記搬送波再生回路で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成し、前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備し、前記非線形歪補償用係数更新回路は、前記搬送波再生回路における位相補正の制御信号e jp(n)に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力する回路と、前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、前記誤差算出回路が出力する誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することを特徴とするものである。
【００４４】
本願の請求項３の発明は、請求項１または２のいずれか１項の非線形歪等化回路において、前記非線形歪補償用複素信号変換回路は、前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次の信号成分を生成する回路と、前記ｍ次の信号成分と前記非線形歪補償用係数am(n)とを乗算することにより前記ｍ次歪成分を生成する乗算回路と、前記乗算回路の出力と前記複素ベースバンド信号x(n)とを加算することにより前記複素ベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備することを特徴とする。
【００４５】
本願の請求項４の発明は、請求項２の非線形歪等化回路において、前記非線形歪補償用係数更新回路は、前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行い、前記非線形歪補償用係数更新回路における前記乗算回路は、前記誤差算出回路が出力する誤差信号と前記フィルタリングの出力の複素共役と前記逆回転を施す回路の出力とステップパラメータとを乗算することを特徴とする。
【００４６】
本願の請求項５の発明は、請求項２の非線形歪等化回路において、前記線形歪補償用複素信号変換回路は、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、前記非線形歪補償用係数更新回路は前記ｍ次信号成分に対して前記線形歪補償用複素信号変換回路と同じ畳み込み演算を行い、前記非線形歪補償用係数更新回路における前記乗算回路は、前記誤差算出回路が出力する誤差信号と前記畳み込み演算の出力の複素共役と前記逆回転を施す回路の出力とステップパラメータとを乗算することを特徴とする。
【００４７】
本願の請求項６の発明は、請求項２の非線形歪等化回路において、前記線形歪補償用複素信号変換回路は、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、前記非線形歪補償用係数更新回路は前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行い、前記フィルタリングの出力に対して線形歪補償用複素信号変換回路と同じ畳み込み演算を行い、前記非線形歪補償用係数更新回路における前記乗算回路は、前記誤差算出回路が出力する誤差信号と前記畳み込み演算の出力の複素共役と前記逆回転を施す手段の出力とステップパラメータとを乗算することを特徴とする。
【００４８】
本願の請求項７の発明は、同期キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、前記非線形歪補償用複素信号変換回路の出力をＦＦＴ変換するＦＦＴ回路と、前記ＦＦＴ回路の出力を用いて伝送路特性H(k)を算出し、前記ＦＦＴ回路の出力とH(k)に基づいて同期復調を行う同期復調回路と、前記同期復調回路の出力と理想受信点との誤差を算出する誤差算出回路と、前記誤差算出回路の出力する誤差信号と前記同期復調回路で算出した伝送路特性H(k)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備することを特徴とする。
【００４９】
本願の請求項８の発明は、差動キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化回路であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と、前記非線形歪補償用複素信号変換回路の出力をＦＦＴ変換するＦＦＴ回路と、前記ＦＦＴ回路の出力と、前記ＦＦＴ回路の出力を1OFDM シンボル遅延した信号を用いて差動復調を行う差動復調回路と、前記差動復調回路の出力と理想受信点との誤差を算出する誤差算出回路と、前記誤差算出回路の出力する誤差信号と前記差動復調回路における前記ＦＦＴ回路の出力を1OFDM シンボル遅延した信号とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換回路へ出力する非線形歪補償用係数更新回路と、を具備することを特徴とする。
【００５０】
本願の請求項９の発明は、請求項７または８のいずれか１項の非線形歪等化回路において、前記非線形歪補償用複素信号変換回路は、前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次の信号成分を生成する回路と、前記ｍ次の信号成分と前記非線形歪補償用係数am(n)とを乗算することにより前記ｍ次歪成分を生成する乗算回路と、前記乗算回路の出力と前記OFDMベースバンド信号x(n)とを加算することにより前記OFDMベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備することを特徴とする。
【００５１】
本願の請求項１０の発明は、請求項７の非線形歪等化回路において、前記同期復調回路は、前記ＦＦＴ回路の出力をH(k)で除算することによって同期復調を行うことを特徴とする。
【００５２】
本願の請求項１１の発明は、請求項１０の非線形歪等化回路において、前記非線形歪補償用係数更新回路は、前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差算出回路が出力する誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記伝送路特性H(k)とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備し、前記非線形歪補償用係数更新回路の係数更新処理は、fを１以上の整数とするとき、f OFDMシンボル毎に1OFDM シンボルのみ係数更新を行うことを特徴とする。
【００５３】
本願の請求項１２の発明は、請求項８の非線形歪等化回路において、前記差動復調回路は、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号で、前記ＦＦＴ回路の出力を除算することによって差動復調を行うことを特徴とする。
【００５４】
本願の請求項１３の発明は、請求項１２の非線形歪等化回路において、前記非線形歪補償用係数更新回路は、前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差算出回路が出力する誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備し、前記非線形歪補償用係数更新回路の係数更新処理は、fを１以上の整数とするとき、f O FDMシンボル毎に1OFDM シンボルのみ係数更新を行うことを特徴とする。
【００５５】
本願の請求項１４の発明は、請求項８の非線形歪等化回路において、前記差動復調回路は、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号の複素共役と、前記ＦＦＴ回路の出力とを乗算することによって差動復調を行うことを特徴とする。
【００５６】
本願の請求項１５の発明は、請求項１４の非線形歪等化回路において、前記前記非線形歪補償用係数更新回路は、前記OFDMベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成する複素ｍ乗回路と、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差算出回路が出力する誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力を、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号の複素共役で除算する除算回路と、前記除算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する係数更新処理を施す加算回路とを具備し、前記非線形歪補償用係数更新回路の係数更新処理は、f を１以上の整数とするとき、f OFDMシンボル毎に1OFDM シンボルのみ係数更新を行うことを特徴とする。
【００５７】
本願の請求項１６の発明は、請求項１１、１３、１５のいずれか１項の非線形歪等化回路において、前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦＴ変換の出力に対して、c（c は２以上の整数）ポイント毎に１ポイントを用いて代表値とし、残りの(c-1) ポイントを前記代表値を用いて補間することに置き換えたことを特徴とする。
【００５８】
本願の請求項１７の発明は、請求項１１、１３、１５のいずれか１項の非線形歪等化回路において、前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦＴ変換の入力に対して、c ポイント（c は２以上の整数）毎に１ポイントを用いて１／c のポイント数のＦＦＴ変換を行って代表値とし、残りの(c-1) ポイントは前記代表値を用いて補間することに置き換えたものとする。
【００５９】
本願の請求項１８の発明は、複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、前記非線形歪補償用複素信号変換処理の出力の低域成分のみを通過させる低域通過フィルタリング処理を行い、前記低域通過フィルタリング処理出力の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期の確立を行う搬送波再生処理を行い、前記搬送波再生処理出力と理想受信点との誤差信号を算出し、前記誤差信号と前記搬送波再生処理で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力し、前記非線形歪補償用係数の生成処理は、前記搬送波再生回路における位相補正の制御信号e jp(n)に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力し、前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成し、前記誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算し、前記乗算出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施すことを特徴とするものである。
【００６０】
本願の請求項１９の発明は、複素ベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、前記非線形歪補償用複素信号変換処理の出力の低域成分のみを通過させる低域通過フィルタリング処理を行い、線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、前記低域通過フィルタの出力から線形歪成分を除去する線形歪補償用複素信号変換処理を行い、前記線形歪等化信号の位相誤差e -jp(n)を検出し、制御信号e jp(n) に基づいて位相補正を行い、位相同期の確立を行う搬送波再生処理を行い、前記搬送波再生処理出力と理想受信点との誤差信号を算出し、前記誤差信号と前記搬送波再生処理で行われる位相補正の制御信号e jp(n)とに基づいて、前記線形歪成分量を推定する情報を示す前記線形歪補償用係数を生成して前記線形歪補償用複素信号変換回路へ出力する線形歪補償用係数更新処理を行い、前記誤差信号と前記搬送波再生処理で行われる位相補正の制御信号e jp(n)とに基づいて、前記ｍ次歪成分量を推定する情報を示す非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力し、前記非線形歪補償用係数の生成処理は、前記搬送波再生回路における位相補正の制御信号e jp(n)に対して逆回転の位相補正を与える信号e -jp(n)を生成して出力し、前記複素ベースバンド信号x(n)に対して、同一位相で振幅をｍ乗することによりｍ次信号成分を生成し、前記誤差信号と前記ｍ次信号成分の複素共役と前記逆回転の位相補正を与える信号e -jp(n)とステップパラメータとを乗算し、前記乗算出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施すことを特徴とするものである。
【００６１】
本願の請求項２０の発明は、同期キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、前記非線形歪補償用複素信号変換処理の出力をＦＦＴ変換するＦＦＴ処理を行い、前記ＦＦＴ処理出力を用いて伝送路特性H(k)を算出し、前記ＦＦＴ処理出力をH(k) に基づいて同期復調処理を行い、前記同期復調処理出力と理想受信点とから誤差信号を算出し、前記誤差信号と前記同期復調処理で算出した伝送路特性H(k)とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力することを特徴とする。
【００６２】
本願の請求項２１の発明は、差動キャリア変調されたOFDMベースバンド信号x(n)中の波形歪を補償する非線形歪等化方法であって、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、前記非線形歪補償用複素信号変換処理の出力をＦＦＴ変換するＦＦＴ処理を行い、前記ＦＦＴ処理出力と、前記ＦＦＴ処理出力を1OFDM シンボル遅延した信号を用いて差動復調を行う差動復調処理を行い、前記差動復調処理出力と理想受信点との誤差を算出し、前記誤差信号と前記差動復調処理における前記ＦＦＴ処理出力を1OFDM シンボル遅延した信号とに基づいて、前記ｍ次歪成分量を推定する情報を示す前記非線形歪補償用係数am(n)を生成して前記非線形歪補償用複素信号変換処理へ出力することを特徴とする。
【００６３】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態１における非線形歪等化回路について、図面を参照しながら説明する。図１は本実施の形態における非線形歪等化回路１０１の構成を示すブロック図である。以下に示す各ブロック図において、太い実線は複素信号（ベクトル情報）の流れを示し、これより細い実線はスカラー情報の流れを示す。
【００６４】
図１の非線形歪等化回路１０１は、非線形歪補償用複素信号変換回路１０２と、ルートロールオフコサインフィルタ１０３と、誤差算出回路１０４と、非線形歪補償用係数更新回路１０５とを有している。誤差算出回路１０４は、スライサ１０６と、複素減算器１０７とを有している。
【００６５】
また図１には、非線形歪等化回路１０１の前段ブロックである準同期検波回路１０８と、搬送波再生回路１１１も図示されている。準同期検波回路１０８は、直交検波器１０９と、基準搬送波発生器１１０とを有している。搬送波再生回路１１１は、位相誤差検出器１１２と、低域通過フィルタ１１３と、数値制御発振器１１４と、複素乗算器１１５とを有している。
【００６６】
図示しないアンテナで受信された変調信号に対して、準同期検波回路１０８が検波を行う。準同期検波回路１０８では、基準搬送波発生器１１０が選局周波数の正弦波を生成する。直交検波器１０９が正弦波の位相を９０°遅らせて余弦波を生成し、前記変調信号と正弦波、及び前記変調信号と余弦波をそれぞれ乗算してＩ軸、Ｑ軸データの検波を行う。
【００６７】
サンプリング時刻n における検波信号の位相誤差角の大きさをP(n)とすると、搬送波再生回路１１１は検波出力の位相誤差e-jP(n)を除去し、位相同期が確立した信号x(n)を非線形歪等化回路１０１に出力する。搬送波再生回路１１１の位相誤差検出器１１２は、ルートロールオフコサインフィルタ１０３の出力v(n)と、最も近い符号点との位相誤差を算出する。低域通過フィルタ１１３は位相誤差を平均化し、数値制御発振器１１４が平均値により位相誤差e-jP (n)を打ち消すための正弦波ejP(n)を生成する。そして複素乗算器１１５が検波出力と正弦波ejP(n)の複素乗算を行って、x(n)を出力する。
【００６８】
非線形歪等化回路１０１の動作を以下に説明する。非線形歪補償用係数更新回路１０５で生成される３次歪補償用係数a3(n) を用いて、非線形歪補償用複素信号変換回路１０２がx(n)に含まれる３次歪を除去する。そして、ルートロールオフコサインフィルタ１０３がナイキスト帯域幅の信号のみを通過させ、誤差算出回路１０４がこの信号v(n)と最も近い符号点d(n)との誤差を算出するとともに、d(n)を復調信号として誤り訂正部に出力する。なお図示しない誤り訂正部が軟判定復号を行う場合には、誤差算出回路１０４の入力v(n)を復調信号として誤り訂正部に出力する。非線形歪補償用係数更新回路１０５はこの誤差信号e(n)とx(n)を用いて、ＬＭＳ（Least Mean Square ：最小２乗平均）アルゴリズムによりa3(n) を更新する。
【００６９】
図２に非線形歪補償用複素信号変換回路１０２の具体的な構成を示し、図３に非線形歪補償用係数更新回路１０５の具体的な構成を示す。図２の非線形歪補償用複素信号変換回路１０２は、複素３乗回路１２１と、複素乗算器１２７と、複素加算器１２８とを有している。複素３乗回路１２１は乗算器１２２、１２３、１２５、１２６と、加算器１２４とを有している。また図３の非線形歪補償用係数更新回路１０５は、遅延素子１２９と、複素３乗回路１２１と、ＬＭＳ回路１３０とを有している。ＬＭＳ回路１３０は、減算器１３１と、複素加算器１３２と、ステップパラメータ制御回路１３３と、乗算器１３４、１３５と、加算器１３６、１３７と、遅延素子１３８、１３９とを有している。
【００７０】
非線形歪補償用複素信号変換回路１０２の動作を以下に説明する。位相同期が確立した信号x(n)が複素３乗回路１２１に入力されると、Ｉ、Ｑ軸成分（実数部、虚数部）がそれぞれ乗算器１２２、１２３で２乗され、加算器１２４で加算されて｜x2 (n)｜が生成される。一方、x(n)のＩ、Ｑ軸成分がそれぞれ乗算器１２５、１２６に入力されると、｜x2 (n)｜との乗算が行われ、｜x2 (n)｜ x(n) が出力される。ここで｜x2 (n)｜ x(n) をx3 (n)の値として定義する。非線形歪補償用係数更新回路１０５で生成される３次歪補償用係数a3 (n)とx3 (n)との複素乗算が複素乗算器１２７で行われる。複素加算器１２８では複素乗算器１２７の出力とx(n)との複素加算が行われ、x(n)から３次歪を除去した信号y(n)が出力される。以上より、y(n)は次式で表される。但し、初期値a 3 (0) = ０である。
y(n) = x(n) + a 3 (n)x3 (n) ・・式（１−１）
【００７１】
次に非線形歪補償用係数更新回路１０５の動作を以下に説明する。位相同期が確立した信号x(n)が入力されると、遅延素子１２９がＭシンボル分遅延させ、複素３乗回路１２１が上述した動作により、｜x2 (n-M)｜ x(n-M) をx3 (n-M)として出力する。ここで図１のルートロールオフコサインフィルタ１０３の遅延がＭシンボルであり、誤差算出回路１０４の遅延がないものと仮定している。遅延素子１２９は、y(n)から誤差信号e(n)を算出するまでのＭシンボル分の遅延合わせを行っている。
【００７２】
図３のＬＭＳ回路１３０では、減算器１３１がＱ軸信号を符号反転することにより、複素共役[x3(n-M)]  *が生成される。なお「* 」は共役複素数を表す記号とする。そして、複素乗算器１３２で複素共役[x3(n-M)]  *と誤差信号e(n)との複素乗算が行われる。乗算器１３４、１３５では、ステップパラメータ制御回路１３３から出力される定数u と、複素乗算器１３２から出力されるＩ、Ｑ軸信号との乗算が行われる。加算器１３６、１３７では、Ｉ、Ｑ軸の乗算結果と遅延素子１３８、１３９からの出力がそれぞれ加算され、３次歪補償用係数a3 (n)として非線形歪補償用複素信号変換回路１０２に出力される。なお、遅延素子１３８、１３９では係数Re[ a 3 (n) ] 、Im[ a 3 (n) ] を１シンボル遅延させる。
【００７３】
非線形歪補償用係数更新回路１０５の係数更新アルゴリズムについて、以下に説明する。図１より、誤差信号e(n)は次式で表される。
e(n)= d(n)− v(n) ・・式（１−２）
なお、v(n)はy(n)を帯域制限した信号であり、v(n)がy(n)と実質的に等しいと見なすと、次式が成立する。
e(n)= d(n)− y(n) ・・式（１−３）
式（１−３）と式（１−１）とから次式が得られる。
e(n)= d(n)−[ x(n) + a3 (n)x3 (n) ] ・・式（１−４）
【００７４】
係数a3の評価関数をJ(a3) と表すと、評価関数J(a3) は誤差信号e(n)の振幅の２乗で与えられるので、次式が成立する。
J(a 3 ) = ｜e(n)｜2 ・・式（１−５）
評価関数J(a3) を最小にするアルゴリズム、すなわちＬＭＳアルゴリズムとしては最急勾配法を用いた勾配アルゴリズムに基づくものが多く、次式で係数が更新される。
a3(n+1) = a3(n) −α・dJ(a3)／da3(n)・・式（１−６）
【００７５】
ここで式（１−４）を式（１−５）に代入して偏微分を行うと、次式が得られる。
dJ(a3)／da3 (n)= 2 ｛e(n)・de(n) ／da3 (n) ｝= −2e(n)[x3(n)]*
・・式（１−７）
u = 2 αと置き、式（１−７）を式（１−６）に代入すると、次式が得られる。
a3(n+1) = a3(n) + ue(n)[x3(n)] *・・式（１−８）
【００７６】
一方、図３よりa 3 (n) は次式で表される。
a3 (n) = a3(n-1) + ue(n-M)[｜x2(n-M) ｜x(n-M) ]* ・・式（１−９）
x(n)をM シンボル遅延させたと見なせる信号v(n)から誤差信号e(n)を生成しているので、式（１−９）においては、
[ ｜x 2 (n-M) ｜x(n-M)] * =[x 3 (n-M)] *
として遅延合わせを行っている。誤差信号についてはこのＭシンボル遅延を考慮して、e(n-M)と表現される。式（１−９）においてはa3(n) がe(n)とx(n)と比較して１シンボル遅延しているが、ＬＭＳアルゴリズムは係数更新の収束速度が比較的遅いため、実用上問題ない。
【００７７】
図４に３次歪補償用係数a3(n) の更新の様子を示す。初期状態はa3(0) = 0 である。最も近い符号点d(n)と受信点x(n-M)との差が誤差信号e(n-M)である。但し、x(n-M)は非線形歪補償用複素信号変換回路１０２に続くルートロールオフコサインフィルタ１０３により帯域制限され、v(n-M)に変形されている。[ x3(n-M) ] * =[｜x2(n-M) ｜x(n-M) ] *としているので、[ x3(n-M) ] * は受信点x(n-M)とＩ軸に関して対称の位相を有し、｜x2(n-M) ｜倍の振幅となる。
【００７８】
e(n-M)[ x3(n-M) ] * の位相はe(n-M)の位相と[ x3(n-M) ] * の位相との和となり、振幅はそれぞれの振幅の積となるので、図４に示すようにx(n-M)の位相方向付近を向いたベクトルとなり、３次歪によって小さくなった振幅を大きくする方向にa3(n) が更新される。よって、式（１−９）において[ x3(n-M) ] * =[｜x2(n-M) ｜x(n-M) ] *とすることは妥当である。
【００７９】
以上が本実施の形態における非線形歪等化回路の構成と動作であるが、非線形歪補償用複素信号変換回路１０２の出力y(n)が、ルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。
【００８０】
図５にルートロールオフコサインフィルタ１０３の構成を示す。ルートロールオフコサインフィルタ１０３は、遅延素子１４１、１４２、１４３と、複素乗算器１４４、１４５、１４６とを有している。図５に示すように（２Ｍ＋１）タップの場合、遅延素子は合計２Ｍ個、複素乗算器は合計（２Ｍ＋１）個で構成され、遅延はセンタタップまでのＭシンボルとなる。
【００８１】
図６に、ルートロールオフコサインフィルタ１０３を通過することを考慮した場合の非線形歪補償用係数更新回路１５１の構成を示す。非線形歪補償用係数更新回路１５１は、図３の非線形歪補償用係数更新回路１０５において遅延素子１２９を削除し、複素３乗回路１２１の後段にルートロールオフコサインフィルタ１０３が加わった構成である。その後段のＬＭＳ回路１３０については、図３と同一である。
【００８２】
以下、非線形歪補償用係数更新回路１５１の動作を説明する。位相同期が確立した信号x(n)が入力されると、複素３乗回路１２１が｜ x2(n)｜ x(n) をx3(n) として出力する。ルートロールオフコサインフィルタ１０３は｜ x2(n)｜ x(n) の帯域制限を行い、ΣCkFIL ｜x2 (n-k)｜ x(n-k) を出力する。ここでCkFIL はルートロールオフコサインフィルタ１０３の各係数である。ルートロールオフコサインフィルタ１０３の遅延がＭシンボルであるので、遅延素子１２９が不要となる。この信号と誤差信号e(n)により、ＬＭＳ回路１３０が３次歪補償用の係数a3(n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。よってa3(n) は次式で表される。
a3(n+1) = a3(n) + ue(n)[ΣCkFIL x3(n-k)] *・・式（１−１０）
以上の構成により、複素信号中の非線形歪の補償をより精度高く行うことができる。
【００８３】
また、図３の非線形歪補償用係数更新回路１０５及び図６の非線形歪補償用係数更新回路１５１が、位相同期の確立後に係数更新を開始する構成としてもよい。この場合、図１の搬送波再生回路１１１中の低域通過フィルタ１１３がフィルタ出力を観測し、出力が安定している場合に位相同期が確立したとして、Ｌｏｃｋ信号を"H" とする。
【００８４】
図３の非線形歪補償用係数更新回路１０５及び図６の非線形歪補償用係数更新回路１５１は、Ｌｏｃｋ信号が"L" の場合には、ＬＭＳ回路１３０中のステップパラメータ制御回路１３３がステップパラメータをu = ０とすることによりa3 (n) = ０とする。そして非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。
【００８５】
Ｌｏｃｋ信号が"H" の場合には、ステップパラメータ制御回路１３３はステップパラメータu に所定値を代入して係数更新を開始する。以上の構成により、搬送波再生回路１１１の引き込み動作に悪影響を及ぼさず、複素信号中の非線形歪の補償を行うことができる。
【００８６】
また、図３の非線形歪補償用係数更新回路１０５及び図６の非線形歪補償用係数更新回路１５１が、高Ｃ／Ｎ時のみ係数更新を行う構成としてもよい。この場合、図１の非線形歪等化回路１０１中にＣ／Ｎ算出回路１１６を設ける。Ｃ／Ｎ算出回路１１６は誤差信号e(n)を用いて、最も近い符号点との距離を雑音と見なしてＣ／Ｎを算出して平均化し、その結果をＣＮＲ信号として図３の非線形歪補償用係数更新回路１０５及び図６の非線形歪補償用係数更新回路１５１に出力する。
【００８７】
図３の非線形歪補償用係数更新回路１０５及び図６の非線形歪補償用係数更新回路１５１において、ＣＮＲ信号が示すＣ／Ｎが設定した閾値以下の場合には、ＬＭＳ回路１３０中のステップパラメータ制御回路１３３がステップパラメータをu = ０とする。こうすることによりa3(n) = ０として、非線形歪補償用複素信号変換回路１０２はy(n)= x(n)として出力する。ＣＮＲ信号が示すＣ／Ｎが設定した閾値以上の場合には、ステップパラメータ制御回路１３３はステップパラメータu に所定値を代入して係数更新を行う。以上の構成により、低Ｃ／Ｎ時には悪影響を及ぼさず、複素信号中の非線形歪の補償を行うことができる。
【００８８】
なお本実施の形態において、式（１−１）に示すように非線形歪で支配的な３次歪のみを除去する構成としたが、
y(n) = x(n) + Σa m (n)x m (n)     (m > 1)・・式（１−１１）
として、２次歪以上の任意の高次非線形歪を補償する構成としてもよい。この場合の係数更新式はそれぞれの次数において、
a m (n+1) = a m (n) + ue(n) [ x m (n)]*     (m > 1) ・・式（１−１２）
であり、x m (n) = ｜x m-1 (n) ｜ x(n) とする。
【００８９】
図７に２次歪以上Ｋ次歪以下の高次非線形歪を補償する非線形歪補償用複素信号変換回路１６１の構成を示し、図８に非線形歪補償用係数更新回路１６２の構成を示す。図７の非線形歪補償用複素信号変換回路１６１は、複素Ｋ乗回路１６３〜複素２乗回路１６４と、複素乗算器１６５〜１６６と、複素加算器１６７とを有している。また図８の非線形歪補償用係数更新回路１６２は、次数分だけの複数の遅延素子１２９と、複素Ｋ乗回路１６３〜複素２乗回路１６４と、次数分だけの複数のＬＭＳ回路１３０とを有している。
【００９０】
このような構成の非線形歪補償用複素信号変換回路１６１の動作を以下に説明する。位相同期が確立した信号x(n)が入力されると、複素Ｋ乗回路１６３はx K (n) として｜ x K-1(n) ｜ x(n) を生成し、複素２乗回路１６４はx2(n) として｜ x(n) ｜ x(n) を生成する。複素Ｋ乗回路１６３〜複素２乗回路１６４は図２に示す複素３乗回路１２１と同様に、乗算器と加算器とから構成される。
【００９１】
非線形歪補償用係数更新回路１６２で生成されるＫ次歪補償用係数 aK (n) とx K (n) を複素乗算器１６５で複素乗算を行い、２次歪補償用係数a2(n) とx2(n) とを複素乗算器１６６で複素乗算を行う。複素加算器１６７はa K (n) x K (n) と、a2(n)x2(n)と、x(n)との複素加算を行って、x(n)からＫ次歪と２次歪とを除去した信号y(n)を出力する。他の次数についても同様に、複素ｍ乗回路によってx m (n) として｜ x m-1(n) ｜ x(n) を生成し、非線形歪補償用係数更新回路１６２で生成されるｍ次歪補償用係数a m (n) とx m (n) を複素乗算器で複素乗算を行い、複素加算器１６７でx(n)との複素加算を行って、x(n)からｍ次歪を除去する。
【００９２】
次に非線形歪補償用係数更新回路１６２の動作を以下に説明する。位相同期が確立した信号x(n)が入力されると、各次数の遅延素子１２９がＭシンボル分遅延させる。そして、複素Ｋ乗回路１６３はx K (n-M) として｜ x K-1(n-M) ｜ x(n-M) を生成し、複素２乗回路１６４はx2(n-M) として｜ x(n-M) ｜ x(n-M) を生成する。各次数のＬＭＳ回路１３０は前記信号と誤差信号e(n)を用いて係数更新を行い、Ｋ次歪補償用係数a K (n) と２次歪補償用係数a2(n) を非線形歪補償用複素信号変換回路１６１に出力する。
【００９３】
他の次数についても同様に、遅延素子１２９がx(n)をＭシンボル分遅延させ、複素ｍ乗回路によってx m (n) として｜ x m-1(n) ｜ x(n) を生成する。そしてＬＭＳ回路１３０が前記信号と誤差信号e(n)を用いて係数更新を行い、ｍ次歪補償用係数a m (n) を非線形歪補償用複素信号変換回路１６１に出力する。以上の構成により、２次歪以上の任意の高次非線形歪の補償を行う。
【００９４】
非線形歪補償用複素信号変換回路１６１の出力y(n)がルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合、非線形歪補償用係数更新回路１６２において各次数の遅延素子１２９を削除し、複素Ｋ乗回路１６３〜複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段にルートロールオフコサインフィルタ１０３を追加した構成となる。
【００９５】
なお図８では各次数毎に遅延素子１２９を有する場合を示したが、１つの遅延素子１２９で共用化し、複素Ｋ乗回路１６３〜複素２乗回路１６４、及び各次数の複素ｍ乗回路に出力信号を分配する構成としてもよい。
【００９６】
また上記の例では、複素Ｋ乗回路１６３〜複素２乗回路１６４、及び各次数の複素ｍ乗回路をそれぞれ有する場合を示したが、例えばＩ、 Ｑ軸成分のべき乗を次の高い次数に順次出力することにより回路の共用化を図ってもよく、他の共用化方法を用いてもよい。
【００９７】
（実施の形態２）
次に本発明の実施の形態２における非線形歪等化回路について、図面を参照しながら説明する。図９は本実施の形態における非線形歪等化回路２０１の構成を示すブロック図である。実施の形態２における非線形歪等化回路２０１は、実施の形態１の非線形歪等化回路１０１と比較して、非線形歪補償用係数更新回路２０２の構成が異なり、図１の非線形歪等化回路１０１の前段にあった搬送波再生回路１１１が、非線形歪等化回路２０１中のルートロールオフコサインフィルタ１０３の後段に設けられることが特徴である。準同期検波回路１０８は図１に示すものと同一であり、非線形歪等化回路２０１中のその他の各ブロックも図１の非線形歪等化回路１０１内の各ブロックと同一である。
【００９８】
図示しないアンテナで受信された変調信号に対して、実施の形態１と同様に準同期検波回路１０８がＩ軸、Ｑ軸データの検波を行って、検波出力x(n)を生成する。
【００９９】
このような構成の非線形歪等化回路２０１の動作を以下に説明する。非線形歪補償用係数更新回路２０２で生成される３次歪補償用係数a3(n) を用いて、実施の形態１と同様に非線形歪補償用複素信号変換回路１０２が、x(n)に含まれる３次歪を除去する。そして、ルートロールオフコサインフィルタ１０３がナイキスト帯域幅の信号のみを通過させ、帯域制限信号v(n)を出力する。次に搬送波再生回路１１１がv(n)の位相誤差e -jP(n)を除去し、位相同期が確立した信号s(n)を誤差算出回路１０４に出力する。
【０１００】
誤差算出回路１０４はこの信号s(n)と最も近い符号点d(n)との誤差を算出するとともに、d(n)を復調信号として図示しない誤り訂正部に出力する。なお誤り訂正部が軟判定復号を行う場合には、誤差算出回路１０４の入力s(n)を復調信号として誤り訂正部に出力する。非線形歪補償用係数更新回路２０２はこの誤差信号e(n)とx(n)、及び搬送波再生回路１１１で生成される位相回転信号e jP(n) を用いて、ＬＭＳアルゴリズムによりa 3 (n) を更新する。
【０１０１】
図１０に非線形歪補償用係数更新回路２０２の構成を示す。この非線形歪補償用係数更新回路２０２は、実施の形態１の非線形歪補償用係数更新回路１０５において位相回転補正回路２１１が加わった構成である。位相回転補正回路２１１は、減算器２１２と複素乗算器２１３とを有している。なお非線形歪補償用係数更新回路２０２のその他の各ブロックは図３の非線形歪補償用係数更新回路１０５と同一である。
【０１０２】
非線形歪補償用係数更新回路２０２の動作を以下に説明する。図１０において検波出力x(n)が入力されると、実施の形態１と同様に遅延素子１２９、複素３乗回路１２１により｜x2 (n-M)｜ x(n-M) がx3(n-M) としてＬＭＳ回路１３０に出力される。一方、位相回転信号e jP(n) が入力されると、位相回転補正回路２１１では減算器２１２がＱ軸信号を符号反転することにより複素共役e -jP(n)が生成される。複素乗算器２１３が複素共役e-jP(n)と誤差信号e(n)との乗算を行って搬送波再生回路１１１で行われる位相回転を補正し、補正結果をＬＭＳ回路１３０に出力する。ＬＭＳ回路１３０は｜x2 (n-M)｜x(n-M)とe(n)e -jP(n)とを入力として、実施の形態１と同様に係数更新を行い、３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力する。
【０１０３】
このように、非線形歪補償用複素信号変換回路１０２と誤差算出回路１０４との間に位相同期を確立する搬送波再生回路１１１が存在する場合、搬送波再生回路１１１で行われる位相回転を補正することにより、複素信号中の非線形歪の補償を行うことができる。
【０１０４】
非線形歪補償用係数更新回路２０２の係数更新アルゴリズムは、式（１−７）に位相回転補正を加えて、次式のように表される。
a3(n+1) = a3(n) + ue(n)[x3(n)] * e -jP(n) ・・式（２−１）
【０１０５】
一方、図１０よりa3(n) は次式で表される。
a3(n) = a3(n-1) + ue(n-M)[｜x 2(n-M)｜x(n-M) ]* e -jP(n-M)
・・式（２−２）
ここでは、x(n)をＭシンボル遅延させたと見なせる信号s(n)から誤差信号e(n)を生成しているので、式（２−２）においては[ ｜x 2(n-M) ｜x(n-M) ] * =[x3(n-M)] * として遅延合わせを行っている。誤差信号と位相回転補正については、このＭシンボル遅延を考慮して、それぞれe(n-M)、 e-jP(n-M)と表現される。
【０１０６】
また式（２−２）においてはa3(n) がe(n)、x(n)、e -jP(n)と比較して１シンボル遅延しているが、ＬＭＳアルゴリズムは係数更新の収束速度が比較的遅いため、実用上問題ない。
【０１０７】
以上が本実施の形態における非線形歪等化回路の構成と動作であるが、非線形歪補償用複素信号変換回路１０２の出力y(n)がルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。
【０１０８】
図１１にルートロールオフコサインフィルタ１０３を通過することを考慮した場合の非線形歪補償用係数更新回路２２１の構成を示す。この非線形歪補償用係数更新回路２２１は、図１０の非線形歪補償用係数更新回路２０２において遅延素子１２９を削除し、複素３乗回路１２１の後段にルートロールオフコサインフィルタ１０３が加わった構成である。その後段のＬＭＳ回路１３０と、ＬＭＳ回路１３０のもう一方の入力を生成する位相回転補正回路２１１とについては、図１０に示すものと同一である。
【０１０９】
このような構成の非線形歪補償用係数更新回路２２１の動作について説明する。検波出力x(n)が入力されると、複素３乗回路１２１が｜ x2(n)｜ x(n) をx3(n) として出力する。ルートロールオフコサインフィルタ１０３が帯域制限を行い、ΣCkFIL ｜ x2(n-k)｜ x(n-k) をＬＭＳ回路１３０に出力する。ここでCkFIL はルートロールオフコサインフィルタ１０３の各係数である。ルートロールオフコサインフィルタ１０３の遅延がＭシンボルであるので、遅延素子１２９が不要となる。
【０１１０】
一方、図１０と同様に、位相回転信号e jP(n) と誤差信号e(n)とが入力されると、位相回転補正回路２１１は搬送波再生回路１１１で行われる位相回転を補正し、e(n)e -jP(n)をＬＭＳ回路１３０に出力する。この２つの信号により、ＬＭＳ回路１３０が３次歪補償用係数a3(n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。この場合のa3(n) は次式で表される。
a3(n+1) = a3(n) + ue(n)[ΣCkFIL x3(n-k)]* e -jP(n)
・・式（２−３）
【０１１１】
以上の構成により、複素信号中の非線形歪の補償をより精度高く行うことができる。また、図１０の非線形歪補償用係数更新回路２０２及び図１１の非線形歪補償用係数更新回路２２１は、位相同期の確立後に係数更新を開始する構成としてもよい。実施の形態１と同様に、図９において搬送波再生回路１１１中の低域通過フィルタ１１３はフィルタ出力を観測し、出力が安定している場合に位相同期が確立したとしてＬｏｃｋ信号を"H" とする。
【０１１２】
図１０の非線形歪補償用係数更新回路２０２及び図１１の非線形歪補償用係数更新回路２２１は、実施の形態１と同様にＬｏｃｋ信号が"L" の場合にはa3(n) = ０とし、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。そしてＬｏｃｋ信号が"H" の場合には係数更新を開始する。以上の構成により、搬送波再生回路１１１の引き込み動作に悪影響を及ぼさず、複素信号中の非線形歪の補償を行うことができる。
【０１１３】
また、図１０の非線形歪補償用係数更新回路２０２及び図１１の非線形歪補償用係数更新回路２２１は、高Ｃ／Ｎ時のみ係数更新を行う構成としてもよい。実施の形態１と同様に、図９の非線形歪等化回路２０１中にＣ／Ｎ算出回路１１６を設ける。そして、Ｃ／Ｎ算出回路１１６はＣ／Ｎを算出して平均化し、その結果をＣＮＲ信号として図１０の非線形歪補償用係数更新回路２０２及び図１１の非線形歪補償用係数更新回路２２１に出力する。
【０１１４】
図１０の非線形歪補償用係数更新回路２０２及び図１１の非線形歪補償用係数更新回路２２１は、実施の形態１と同様にＣＮＲ信号が示すＣ／Ｎが設定した閾値以下の場合にはa3(n) = ０とし、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。ＣＮＲ信号が示すＣ／Ｎが、設定した閾値以上の場合には係数更新を行う。以上の構成により、低Ｃ／Ｎ時に悪影響を及ぼさず、複素信号中の非線形歪の補償を行うことができる。
【０１１５】
なお本実施の形態において、式（１−１）、式（２−１）に示すように非線形歪で支配的な３次歪のみを除去する構成としたが、実施の形態１と同様に式（１−１１）を用いて２次歪以上の任意の高次非線形歪を補償する構成としてもよい。この場合の係数更新式は次数のようになる。
a m (n+1) = a m  (n) + ue(n)[x m (n)]* e -jP(n)
・・式（２−４）
なお、x m  (n) = ｜x m-1 (n) ｜ x(n) とする。
【０１１６】
図１２に２次歪以上Ｋ次歪以下の高次非線形歪を補償する非線形歪補償用係数更新回路２３１の構成を示す。なお図中の非線形歪補償用複素信号変換回路１６１は実施の形態１の場合と同一である。非線形歪補償用係数更新回路２３１は、図８に示す非線形歪補償用係数更新回路１６２において、位相回転補正回路２１１を加えた構成である。
【０１１７】
このような構成の非線形歪補償用複素信号変換回路２３１の動作を説明する。検波出力x(n)が入力されると、実施の形態１と同様にx K (n-M) として｜ x K-1(n-M) ｜ x(n-M) を生成し、x2(n-M) として｜ x(n-M) ｜ x(n-M) を生成し、ＬＭＳ回路１３０に出力する。一方、位相回転信号e jP(n) と誤差信号e(n)が入力されると、位相回転補正回路２１１は図１０の場合と同様に搬送波再生回路１１１で行われる位相回転を補正し、e(n)e -jP(n)をＬＭＳ回路１３０に出力する。
【０１１８】
このような２系統の信号により、ＬＭＳ回路１３０は係数更新を行い、Ｋ次歪補償用係数a K (n) と２次歪補償用係数a2(n) とを非線形歪補償用複素信号変換回路１６１に出力する。他の次数についても同様に、x m (n) として｜ x m-1(n) ｜ x(n) を生成し、ＬＭＳ回路１３０がこの信号とe(n)e -jP(n)を用いて係数更新を行い、ｍ次歪補償用係数a m (n) を非線形歪補償用複素信号変換回路１６１に出力する。また非線形歪補償用複素信号変換回路１６１は実施の形態１で説明したと同様の構成で、式（１−１１）で示すy(n)を出力する。以上の動作により、２次歪以上の任意の高次非線形歪の補償を行う。
【０１１９】
非線形歪補償用複素信号変換回路１６１の出力y(n)がルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合、非線形歪補償用係数更新回路２３１において各次数の遅延素子１２９を削除し、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段にルートロールオフコサインフィルタ１０３を追加した構成にする。
【０１２０】
なお図１２では、各次数毎に遅延素子１２９を有する場合を示したが、１つの遅延素子１２９で共用化し、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路に出力信号を分配する構成としてもよい。
【０１２１】
また上記の例では、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路をそれぞれ有する場合を示したが、例えばＩ、Ｑ軸成分のべき乗を次の高い次数に順次出力することにより、回路の共用化を図ってもよく、他の共用化方法を用いてもよい。
【０１２２】
（実施の形態３）
次に本発明の実施の形態３における非線形歪等化回路について、図面を参照しながら説明する。図１３は本実施の形態における非線形歪等化回路３０１の構成を示すブロック図である。図１３に示すように、この非線形歪等化回路３０１は、実施の形態１の非線形歪等化回路１０１と比較して、非線形歪補償用係数更新回路３０２の構成が異なり、線形歪補償用複素信号変換回路３０３と線形歪補償用係数更新回路３０４がルートロールオフコサインフィルタ１０３の後段に加えられたことが特徴である。準同期検波回路１０８と搬送波再生回路１１１は図１の場合と同一であり、非線形歪等化回路３０１中のその他の各ブロックは図１の非線形歪等化回路１０１の各ブロックと同一である。
【０１２３】
図示しないアンテナで受信された変調信号に対して、実施の形態１と同様に準同期検波回路１０８はＩ軸、Ｑ軸データの検波を行う。そして搬送波再生回路１１１が検波出力の位相誤差e -jP(n)を除去し、位相同期が確立した信号x(n)を生成し、非線形歪等化回路３０１に出力する。
【０１２４】
このように構成された非線形歪等化回路３０１の動作を説明する。非線形歪補償用係数更新回路３０２で生成される３次歪補償用係数a3 (n) を用いて、非線形歪補償用複素信号変換回路１０２は実施の形態１と同様に、x(n)に含まれる３次歪を除去する。そしてルートロールオフコサインフィルタ１０３はナイキスト帯域幅の信号のみを通過させ、帯域制限信号v(n)を出力する。線形歪補償用複素信号変換回路３０３は、線形歪補償用係数更新回路３０４で生成される各タップ係数CkLEQ (n) を用いて、v(n)に含まれる線形歪を除去した信号w(n)を出力する。
【０１２５】
実施の形態１と同様に誤差算出回路１０４は、誤差信号e(n)を算出するとともに、この信号w(n)と最も近い符号点d(n)を復調信号として図示しない誤り訂正部に出力する。なお誤り訂正部が軟判定復号を行う場合には、誤差算出回路１０４の入力w(n)を復調信号として誤り訂正部に出力する。線形歪補償用係数更新回路３０４はこの誤差信号e(n)とv(n)とを用いて、ＬＭＳアルゴリズムによりCkLEQ (n) を更新する。また非線形歪補償用係数更新回路３０２はこの誤差信号e(n)とx(n)とを用いて、ＬＭＳアルゴリズムによりa 3 (n) を更新する。
【０１２６】
図１４に線形歪補償用複素信号変換回路３０３の構成を示し、図１５に線形歪補償用係数更新回路３０４の構成を示す。図１４の線形歪補償用複素信号変換回路３０３は、遅延素子３１１〜３１２と、複素乗算器３１３〜３１４〜３１５と、複素加算器３１６とを有している。また図１５の線形歪補償用係数更新回路３０４は、遅延素子３１７〜３１８と、（Ｎ＋Ｌ＋１）個のＬＭＳ回路１３０とを有している。
【０１２７】
なお図１４に示すように、前ゴースト補償用をＮタップとし、後ゴースト補償用をＬタップとする。従って、線形歪補償用複素信号変換回路３０３と線形歪補償用係数更新回路３０４における遅延素子はそれぞれ合計（Ｎ＋Ｌ）個で構成される。また、線形歪補償用複素信号変換回路３０３における複素乗算器は合計（Ｎ＋Ｌ＋１）個で構成される。そして遅延はセンタタップまでのＮシンボルとなる。なお、線形歪補償用複素信号変換回路３０３と線形歪補償用係数更新回路３０４に設けられた合計（Ｎ＋Ｌ）個の遅延素子は共用化してもよい。
【０１２８】
線形歪補償用複素信号変換回路３０３の動作を説明する。図１４において、帯域制限信号v(n)が入力されると、（Ｎ＋Ｌ）個の遅延素子によって１シンボルずつシフトする。合計（Ｎ＋Ｌ＋１）個の複素乗算器は、線形歪補償用係数更新回路３０４で生成される各タップ係数CkLEQ (n) とタップ入力v(n-k)とを複素乗算する。複素加算器３１６がその結果を全て複素加算して、v(n)からゴーストを除去した信号w(n)を出力する。以上より、w(n)は次式で表される。但し、初期値CkLEQ (0) = ０である。
w(n)= ΣCkLEQ (n) v(n-k)・・式（３−１）
【０１２９】
このように構成された線形歪補償用係数更新回路３０４の動作を説明する。帯域制限信号v(n)が入力されると、（Ｎ＋Ｌ）個の遅延素子によって１シンボルずつシフトされる。合計（Ｎ＋Ｌ＋１）個のＬＭＳ回路１３０は、誤差信号e(n)とタップ入力v(n-k)とを用いてＬＭＳアルゴリズムにより、各タップ係数CkLEQ (n) を生成し、線形歪補償用複素信号変換回路３０３に出力する。ここでステップパラメータをλとすると、CkLEQ (n) は次式で表される。
CkLEQ (n+1) = CkLEQ (n) + λe(n)v(n) *・・式（３−２）
【０１３０】
次に図１６に非線形歪補償用係数更新回路３０２の構成を示す。この非線形歪補償用係数更新回路３０２は、実施の形態１の非線形歪補償用係数更新回路１０５において、遅延素子１２９が遅延素子３２１に置き換わった構成である。その他の各ブロックは図３と同一である。ここで図１３に示すように、ルートロールオフコサインフィルタ１０３の遅延がＭシンボルであり、線形歪補償用複素信号変換回路３０３の遅延がＮシンボルであり、誤差算出回路１０４の遅延がないものと仮定している。遅延素子３２１により、y(n)から誤差信号e(n)を算出するまでの（Ｍ＋Ｎ）シンボル分の遅延合わせを行っている。
【０１３１】
次に非線形歪補償用係数更新回路３０２の動作を説明する。位相同期が確立した信号x(n)が入力されると、遅延素子３２１が（Ｍ＋Ｎ）シンボル分の遅延を行う。そして複素３乗回路１２１は｜ x2(n-M-N)｜ x(n-M-N) をx3(n-M-N) として出力する。ＬＭＳ回路１３０はこの信号と誤差信号e(n)とを用いて、ＬＭＳアルゴリズムにより、３次歪補償用係数a3(n) を生成し、非線形歪補償用複素信号変換回路１０２に出力する。
【０１３２】
非線形歪補償用係数更新回路３０２の係数更新アルゴリズムは、式（１−８）で表される。一方、図１６よりa 3 (n) は次式で表される。
a3(n) = a3(n-1) + ue(n-M-N) [ ｜x2(n-M-N) ｜x(n-M-N) ] *
・・式（３−３）
x(n)を（Ｍ＋Ｎ）シンボル遅延させたと見なせる信号w(n)から誤差信号e(n)を生成しているので、式（３−３）においては[ ｜x2(n-M-N) ｜x(n-M-N) ] *（=[x 3 (n-M-N)] *）として遅延合わせを行っている。
【０１３３】
誤差信号についてはこの（Ｍ＋Ｎ）シンボル遅延を考慮して、e(n-M-N)と表現される。また式（３−３）においてはa3(n) がe(n)、x(n)と比較して１シンボル遅延しているが、ＬＭＳアルゴリズムは係数更新の収束速度が比較的遅いため、実用上問題ない。以上の動作により、線形歪を補償するとともに、複素信号中の非線形歪の補償を行う。
【０１３４】
なお本実施の形態において、非線形歪補償用複素信号変換回路１０２の出力y(n)がルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。
【０１３５】
図１７にルートロールオフコサインフィルタ１０３を通過することを考慮した場合の非線形歪補償用係数更新回路３３１の構成を示す。この非線形歪補償用係数更新回路３３１は、図１６の非線形歪補償用係数更新回路３０２において遅延素子３２１を遅延素子３３２に置き換え、複素３乗回路１２１の後段にルートロールオフコサインフィルタ１０３が加わった構成を特徴とする。その後段のＬＭＳ回路１３０については図１６に示すものと同一である。
【０１３６】
このような構成の非線形歪補償用係数更新回路３３１の動作を説明する。図１７において、位相同期が確立した信号x(n)が入力されると、遅延素子３３２がＮシンボル分の遅延を行い、複素３乗回路１２１が｜ x2(n-N)｜ x(n-N) をx3(n-N) として出力する。そしてルートロールオフコサインフィルタ１０３が帯域制限を行い、ΣCkFIL ｜ x2(n-N-k)｜ x(n-N-k) を生成し、ＬＭＳ回路１３０に出力する。ここでCkFIL はルートロールオフコサインフィルタ１０３の各係数であり、遅延がＭシンボルであるので、遅延素子３２１を遅延素子３３２に置き換えて、ルートロールオフコサインフィルタ１０３の出力までの遅延を合計（Ｍ＋Ｎ）シンボルとしている。
【０１３７】
ＬＭＳ回路１３０は、ルートロールオフコサインフィルタ１０３の出力と誤差信号e(n)とを用いて、ＬＭＳアルゴリズムにより３次歪補償用係数a3(n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。よってa3 (n) は式（１−１０）で表される。このような動作により、複素信号中の非線形歪の補償をより精度高く行う。
【０１３８】
また非線形歪補償用複素信号変換回路１０２の出力y(n)が線形歪補償用複素信号変換回路３０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。図１８に線形歪補償用複素信号変換回路３０３を通過することを考慮した場合の非線形歪補償用係数更新回路３４１の構成を示す。
【０１３９】
図１８に示すように、非線形歪補償用係数更新回路３４１は、図１６の非線形歪補償用係数更新回路３０２において遅延素子３２１を遅延素子１２９に置き換え、複素３乗回路１２１の後段に線形歪補償用複素信号変換回路３０３が加わった構成であることを特徴とする。その後段のＬＭＳ回路１３０については図１６の場合と同一である。
【０１４０】
このような構成の非線形歪補償用係数更新回路３４１の動作を説明する。位相同期が確立した信号x(n)が入力されると、遅延素子１２９がＭシンボル分の遅延を行い、複素３乗回路１２１が｜ x2(n-M)｜ x(n-M) をx3(n-M) として出力する。線形歪補償用複素信号変換回路３０３がその出力を変形し、ΣCkLEQ (n) ｜ x2 (n-M-k) ｜ x(n-M-k) をＬＭＳ回路１３０に出力する。
【０１４１】
線形歪補償用複素信号変換回路３０３の遅延がＮシンボルであるので、遅延素子３２１を遅延素子１２９に置き換えて、線形歪補償用複素信号変換回路３０３出力までの遅延を合計（Ｍ＋Ｎ）シンボルとしている。ＬＭＳ回路１３０は線形歪補償用複素信号変換回路３０３の出力信号と誤差信号e(n)とを用いて、ＬＭＳアルゴリズムにより３次歪補償用係数a3(n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。この場合a3(n) とa3(n+1) との関係は次式で表される。
a3(n+1) = a3(n) + ue(n)[ΣCkLEQ (n) x3(n-k)] *
・・式（３−４）
【０１４２】
このような動作により、複素信号中の非線形歪の補償をより精度高く行う。また非線形歪補償用複素信号変換回路１０２の出力y(n)が、ルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３の両方を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。
【０１４３】
ルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３の両方を通過することを考慮した場合の非線形歪補償用係数更新回路３５１の構成を図１９に示す。この非線形歪補償用係数更新回路３５１は、図１６の非線形歪補償用係数更新回路３０２において遅延素子３２１を削除し、複素３乗回路１２１の後段にルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３が加わった構成であることを特徴とする。その後段のＬＭＳ回路１３０については図１６の場合と同一である。
【０１４４】
このような構成の非線形歪補償用係数更新回路３５１の動作を説明する。図１９において、位相同期が確立した信号x(n)が入力されると、複素３乗回路１２１が｜ x2(n)｜ x(n) をx3(n) として出力する。そしてルートロールオフコサインフィルタ１０３が帯域制限を行い、z(n) =ΣCkFIL ｜ x2(n-k)｜ x(n-k) を生成し、線形歪補償用複素信号変換回路３０３に出力する。線形歪補償用複素信号変換回路３０３はこの出力を変形し、ΣCiLEQ (n) z(n-i)をＬＭＳ回路１３０に出力する。
【０１４５】
ここでルートロールオフコサインフィルタ１０３の遅延がＭシンボルであり、線形歪補償用複素信号変換回路３０３の遅延がＮシンボルであるので、遅延素子３２１を削除して、線形歪補償用複素信号変換回路３０３の出力までの遅延を合計（Ｍ＋Ｎ）シンボルとしている。ＬＭＳ回路１３０は線形歪補償用複素信号変換回路３０３の出力信号と誤差信号e(n)とを用いて、ＬＭＳアルゴリズムにより３次歪補償用係数a3(n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。この場合、a3(n) とa3(n+1) との関係は次式で表される。
a3(n+1) = a3(n) + ue(n)[ΣCiLEQ (n) z(n-i)] * ・・式（３−５）
z(n) =ΣCkFIL x3(n-k) ・・式（３−６）
このような動作により、複素信号中の非線形歪の補償をより精度高く行うことができる。
【０１４６】
また、図１６の非線形歪補償用係数更新回路３０２、図１７の非線形歪補償用係数更新回路３３１、図１８の非線形歪補償用係数更新回路３４１、及び図１９の非線形歪補償用係数更新回路３５１が、それぞれ位相同期の確立後に係数更新を開始する構成としてもよい。実施の形態１と同様に、図１３において搬送波再生回路１１１中の低域通過フィルタ１１３がフィルタ出力を観測し、出力が安定している場合に位相同期が確立したとしてＬｏｃｋ信号を"H" とする。
【０１４７】
図１６の非線形歪補償用係数更新回路３０２、図１７の非線形歪補償用係数更新回路３３１、図１８の非線形歪補償用係数更新回路３４１、及び図１９の非線形歪補償用係数更新回路３５１は、実施の形態１と同様にＬｏｃｋ信号が"L" の場合にはa3(n) = ０とし、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。Ｌｏｃｋ信号が"H" の場合には係数更新を開始する。このような動作により、搬送波再生回路１１１の引き込み動作に悪影響を及ぼさず、複素信号中の非線形歪の補償を行う。
【０１４８】
また、図１６の非線形歪補償用係数更新回路３０２、図１７の非線形歪補償用係数更新回路３３１、図１８の非線形歪補償用係数更新回路３４１、及び図１９の非線形歪補償用係数更新回路３５１が線形歪補償の収束後に係数更新を開始する構成としてもよい。図１５に示すように、非線形歪補償用係数更新回路３０４中にセンタタップ係数監視回路３１９を設け、この回路がセンタタップ係数を観測し、係数が安定している場合に線形歪補償が収束したとして収束信号を"H" とする。
【０１４９】
図１３に示すように、この収束信号は非線形歪補償用係数更新回路３０２に入力される。図１６の非線形歪補償用係数更新回路３０２は収束信号が"L" の場合には、ＬＭＳ回路１３０中のステップパラメータ制御回路１３３がステップパラメータu = ０とすることによりa3(n) = ０として、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。収束信号が"H" の場合には、ステップパラメータ制御回路１３３はステップパラメータu に所定値を代入し、係数更新を開始する。
【０１５０】
図１７の非線形歪補償用係数更新回路３３１、図１８の非線形歪補償用係数更新回路３４１、及び図１９の非線形歪補償用係数更新回路３５１についても同様である。以上の動作により、線形歪補償の収束動作に悪影響を及ぼさず、複素信号中の非線形歪の補償を行うことができる。
【０１５１】
また、図１６の非線形歪補償用係数更新回路３０２、図１７の非線形歪補償用係数更新回路３３１、図１８の非線形歪補償用係数更新回路３４１、及び図１９の非線形歪補償用係数更新回路３５１が、高Ｃ／Ｎ時のみ係数更新を行う構成としてもよい。実施の形態１と同様に、図１３において非線形歪等化回路３０１中にＣ／Ｎ算出回路１１６を設け、Ｃ／Ｎ算出回路１１６がＣ／Ｎを算出して平均化し、その結果をＣＮＲ信号として出力する。
【０１５２】
図１６の非線形歪補償用係数更新回路３０２、図１７の非線形歪補償用係数更新回路３３１、図１８の非線形歪補償用係数更新回路３４１、及び図１９の非線形歪補償用係数更新回路３５１は実施の形態１と同様に、ＣＮＲ信号が示すＣ／Ｎが設定した閾値以下の場合にはa3 (n) = ０とし、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。ＣＮＲ信号が示すＣ／Ｎが設定した閾値以上の場合には係数更新を行う。以上の動作により、低Ｃ／Ｎ時に悪影響を及ぼさず、複素信号中の非線形歪の補償を行う。
【０１５３】
なお本実施の形態において、式（１−１）、式（１−８）に示すように非線形歪で支配的な３次歪のみを除去する構成としたが、実施の形態１と同様に式（１−１１）を用いて２次歪以上の任意の高次非線形歪を補償する構成としてもよい。この場合の係数更新式はそれぞれの次数において式（１−１２）を適用し、
x m (n) = ｜x m-1(n)｜ x(n) とする。
【０１５４】
２次歪以上Ｋ次歪以下の高次非線形歪を補償する非線形歪補償用係数更新回路３６１の構成を図２０に示す。なお非線形歪補償用複素信号変換回路１６１は図７に示す実施の形態１の場合と同一である。図２０の非線形歪補償用係数更新回路３６１は、図８に示す非線形歪補償用係数更新回路１６２における各次数の遅延素子１２９を遅延素子３２１に置き換えた構成である。
【０１５５】
非線形歪補償用複素信号変換回路３６１の動作は、位相同期が確立した信号x(n)が入力されると、各次数の遅延素子３２１が（Ｍ＋Ｎ）シンボル分遅延させる以外は実施の形態１と同一である。また非線形歪補償用複素信号変換回路１６１は実施の形態１で説明したと同様に式（１−１１）で示すy(n)を出力する。以上の動作により、２次歪以上の任意の高次非線形歪の補償を行うことができる。
【０１５６】
非線形歪補償用複素信号変換回路１６１の出力y(n)がルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、２次歪以上の任意の高次非線形歪の補償を同様に行うことができる。この場合、非線形歪補償用係数更新回路３６１において各次数の遅延素子３２１を遅延素子３３２に置き換え、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段にルートロールオフコサインフィルタ１０３を追加した構成となる。
【０１５７】
非線形歪補償用複素信号変換回路１６１の出力y(n)が線形歪補償用複素信号変換回路３０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、２次歪以上の任意の高次非線形歪の補償を同様に行うことができる。この場合、非線形歪補償用係数更新回路３６１において各次数の遅延素子３２１を遅延素子１２９に置き換え、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段に線形歪補償用複素信号変換回路３０３を追加した構成となる。
【０１５８】
非線形歪補償用複素信号変換回路１６１の出力y(n)がルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３の両方を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、２次歪以上の任意の高次非線形歪の補償を同様に行うことができる。この場合、非線形歪補償用係数更新回路３６１において各次数の遅延素子３２１を削除し、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段にルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３とを追加した構成となる。
【０１５９】
なお上記の例では各次数毎に遅延素子を有する場合を示したが、１つの遅延素子で共用化し、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路に出力信号を分配する構成としてもよい。
【０１６０】
また上記の例では、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路をそれぞれ有する場合を示したが、例えばＩ、 Ｑ軸成分のべき乗を次の高い次数に順次出力することにより、回路の共用化を図ってもよく、他の共用化方法を用いてもよい。
【０１６１】
（実施の形態４）
次に本発明の実施の形態４における非線形歪等化回路について、図面を参照しながら説明する。図２１は本実施の形態における非線形歪等化回路４０１の構成を示すブロック図である。この非線形歪等化回路４０１は、実施の形態３の非線形歪等化回路３０１において非線形歪補償用係数更新回路３０２と線形歪補償用係数更新回路３０４の構成が変わり、非線形歪等化回路３０１の前段にあった搬送波再生回路１１１が非線形歪等化回路４０１中の線形歪補償用複素信号変換回路３０３の後段に設けられたことが特徴である。準同期検波回路１０８は図１３に示すものと同一であり、非線形歪等化回路４０１中のその他の各ブロックは図１３の非線形歪等化回路３０１の各ブロックと同一である。
【０１６２】
図示しないアンテナで受信された変調信号に対して、実施の形態１と同様に準同期検波回路１０８はＩ軸、Ｑ軸データの検波を行って、検波出力x(n)を非線形歪等化回路４０１に与える。
【０１６３】
非線形歪等化回路４０１の動作を説明する。非線形歪補償用係数更新回路４０２で生成される３次歪補償用係数a3(n) を用いて、実施の形態１と同様に非線形歪補償用複素信号変換回路１０２がx(n)に含まれる３次歪を除去する。そしてルートロールオフコサインフィルタ１０３はナイキスト帯域幅の信号のみを通過させ、帯域制限信号v(n)を出力する。実施の形態３と同様に、線形歪補償用複素信号変換回路３０３は線形歪補償用係数更新回路４０３で生成される各タップ係数CkLEQ (n) を用いて、v(n)に含まれる線形歪を除去した信号w(n)を出力する。
【０１６４】
搬送波再生回路１１１はw(n)の位相誤差e -jP(n)を除去し、位相同期が確立した信号s(n)を誤差算出回路１０４に出力する。誤差算出回路１０４はこの信号s(n)と最も近い符号点d(n)との誤差を算出するとともに、d(n)を復調信号として誤り訂正部に出力する。なお図示しない誤り訂正部が軟判定復号を行う場合には、誤差算出回路１０４の入力s(n)を復調信号として誤り訂正部に出力する。非線形歪補償用係数更新回路４０２はこの誤差信号e(n)と搬送波再生回路１１１で生成される位相回転信号e jP(n) とx(n)を用い、ＬＭＳアルゴリズムによりa3(n) を更新する。更に線形歪補償用係数更新回路４０３はe(n)とe jP(n) とv(n)を用い、ＬＭＳアルゴリズムによりCkLEQ (n) を更新する。
【０１６５】
線形歪補償用係数更新回路４０３の構成を図２２に示す。この線形歪補償用係数更新回路４０３は、実施の形態３の線形歪補償用係数更新回路３０４において位相回転補正回路２１１が加わったことが特徴である。線形歪補償用係数更新回路４０３のその他の各ブロックは図１５の線形歪補償用係数更新回路３０４の各ブロックと同一である。なお、線形歪補償用複素信号変換回路３０３と線形歪補償用係数更新回路４０３とにおいて、それぞれに設けられた合計（Ｎ＋Ｌ）個の遅延素子は共用化してもよい。
【０１６６】
このような構成の線形歪補償用係数更新回路４０３の動作を以下に説明する。図２２において帯域制限信号v(n)が入力されると、実施の形態３と同様に（Ｎ＋Ｌ）個の遅延素子によって１シンボルずつシフトされる。一方、位相回転信号e jP(n) が入力されると、位相回転補正回路２１１は搬送波再生回路１１１で行われる位相回転を補正し、e(n)e -jP(n)を（Ｎ＋Ｌ＋１）個のＬＭＳ回路１３０に出力する。
【０１６７】
ＬＭＳ回路１３０はv(n-k)とe(n)e -jP(n)とを入力としてＬＭＳアルゴリズムにより、各タップ係数CkLEQ (n) を線形歪補償用複素信号変換回路３０３に出力する。ここでステップパラメータをλとすると、CkLEQ (n) は次式で表される。
CkLEQ (n+1) = CkLEQ (n) + λe(n)v(n)* e -jP(n)・・式（４−１）
【０１６８】
非線形歪補償用係数更新回路４０２の構成を図２３に示す。この非線形歪補償用係数更新回路４０２は、実施の形態３の非線形歪補償用係数更新回路３０２において位相回転補正回路２１１が加わったことを特徴とする。非線形歪補償用係数更新回路４０２のその他の各ブロックは図１６に示す各ブロックと同一である。
【０１６９】
このような構成の非線形歪補償用係数更新回路４０２の動作を説明する。検波出力x(n)が入力されると、実施の形態３と同様に遅延素子３２１、複素３乗回路１２１により｜x2(n-M-N) ｜ x(n-M-N) がx3(n-M-N) としてＬＭＳ回路１３０に出力される。一方、誤差信号e(n)と位相回転信号e jP(n) とが入力されると、位相回転補正回路２１１は搬送波再生回路１１１で行われる位相回転を補正し、e(n)e -jP(n)をＬＭＳ回路１３０に出力する。ＬＭＳ回路１３０は｜ x2(n-M-N)｜ x(n-M-N) とe(n)e -jP (n)とを入力として、実施の形態１と同様に係数更新を行い、３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力する。
【０１７０】
非線形歪補償用係数更新回路４０２の係数更新アルゴリズムは、式（２−１）で表される。一方、図２３よりa3(n) は次式で表される。
a3(n)
= a3(n-1) + ue(n-M-N) [ ｜x2(n-M-N) ｜x(n-M-N) ] * e -jP(n-M-N)
・・式（４−２）
x(n)を（Ｍ＋Ｎ）シンボル遅延させた信号と見なせるs(n)から誤差信号e(n)を生成しているので、式（４−２）においては[ ｜x2(n-M-N) ｜x(n-M-N) ] *（=[x 3 (n-M-N)] *として遅延合わせを行っている。
【０１７１】
誤差信号と位相回転補正とについては、この（Ｍ＋Ｎ）シンボル遅延を考慮して、それぞれe(n-M-N)、e -jP (n-M-N)と表現される。また式（４−２）においてはa3(n) がe(n)、x(n)、e -jP(n)と比較して１シンボル遅延しているが、ＬＭＳアルゴリズムは係数更新の収束速度が比較的遅いため、実用上問題ない。
【０１７２】
以上の動作により、非線形歪補償用複素信号変換回路１０２と誤差算出回路１０４との間に位相同期を確立する搬送波再生回路１１１が存在する場合、搬送波再生回路１１１で行われる位相回転を補正することにより、線形歪を補償するとともに、複素信号中の非線形歪の補償を行うことができる。
【０１７３】
なお本実施の形態の非線形歪等化回路において、非線形歪補償用複素信号変換回路１０２の出力y(n)がルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。
【０１７４】
ルートロールオフコサインフィルタ１０３を通過することを考慮した場合の非線形歪補償用係数更新回路４１１の構成を図２４に示す。この非線形歪補償用係数更新回路４１１は、図２３の非線形歪補償用係数更新回路４０２において遅延素子３２１を遅延素子３３２に置き換え、複素３乗回路１２１の後段にルートロールオフコサインフィルタ１０３が加わったことを特徴とする。その後段のＬＭＳ回路１３０と、ＬＭＳ回路１３０のもう一方の入力を生成する位相回転補正回路２１１については、図２３に示すものと同一である。
【０１７５】
このような構成の非線形歪補償用係数更新回路４１１の動作を説明する。図２４において、検波出力x(n)が入力されると、遅延素子３３２がＮシンボルの遅延を行い、複素３乗回路１２１が｜ x2(n-N)｜ x(n-N) をx3(n-N) として出力する。そしてルートロールオフコサインフィルタ１０３が帯域制限を行い、ΣCkFIL ｜ x2(n-N-k)｜ x(n-N-k) をＬＭＳ回路１３０に出力する。ここでCkFIL はルートロールオフコサインフィルタ１０３の各係数である。
【０１７６】
ルートロールオフコサインフィルタ１０３の遅延がＭシンボルであるので、遅延素子３３２を用いてルートロールオフコサインフィルタ１０３出力までの遅延を合計（Ｍ＋Ｎ）シンボルとしている。一方、位相回転信号e jP(n) と誤差信号e(n)とが入力されると、図２３の場合と同様に位相回転補正回路２１１は搬送波再生回路１１１で行われる位相回転を補正し、e(n)e -jP(n)をＬＭＳ回路１３０に出力する。この２つの信号によりＬＭＳ回路１３０が３次歪補償用係数a3(n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。よってa3(n) は次式で表される。
a3(n+1) = a3(n) + ue(n)[ΣCkFIL x3(n-k)]* e -jP(n)
・・式（４−３）
このような動作により、複素信号中の非線形歪の補償をより精度高く行うことができる。
【０１７７】
また非線形歪補償用複素信号変換回路１０２の出力y(n)が線形歪補償用複素信号変換回路３０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。
【０１７８】
線形歪補償用複素信号変換回路３０３を通過することを考慮した場合の非線形歪補償用係数更新回路４２１の構成を図２５に示す。この非線形歪補償用係数更新回路４２１は、図２３の非線形歪補償用係数更新回路４０２において遅延素子３２１を遅延素子１２９に置き換え、複素３乗回路１２１の後段に線形歪補償用複素信号変換回路３０３が加わったことを特徴とする。その後段のＬＭＳ回路１３０と、ＬＭＳ回路１３０のもう一方の入力を生成する位相回転補正回路２１１については、図２３に示すものと同一である。
【０１７９】
このような構成の非線形歪補償用係数更新回路４２１の動作を説明する。図２５において、検波出力x(n)が入力されると、遅延素子１２９がＭシンボル分の遅延を行い、複素３乗回路１２１が｜ x2(n-M)｜ x(n-M) をx3(n-M) として出力する。線形歪補償用複素信号変換回路３０３がその出力を変形し、ΣCkLEQ (n) ｜ x2(n-M-k)｜ x(n-M-k) をＬＭＳ回路１３０に出力する。線形歪補償用複素信号変換回路３０３の遅延がＮシンボルであるので、遅延素子３２１を遅延素子１２９に置き換えて、線形歪補償用複素信号変換回路３０３出力までの遅延を合計（Ｍ＋Ｎ）シンボルとしている。
【０１８０】
一方、位相回転信号e jP(n) と誤差信号e(n)とが入力されると、位相回転補正回路２１１が搬送波再生回路１１１で行われる位相回転を補正し、e(n)e -jP(n)をＬＭＳ回路１３０に出力する。この２つの信号を用いて、ＬＭＳ回路１３０がＬＭＳアルゴリズムにより３次歪補償用係数a3 (n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。よってa3(n) は次式で表される。
a3(n+1) = a3(n) + ue(n)[ΣCkLEQ (n) x3(n-k)]* e -jP(n)
・・式（４−４）
このような動作により、複素信号中の非線形歪の補償をより精度高く行うことができる。
【０１８１】
また非線形歪補償用複素信号変換回路１０２の出力y(n)がルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３の両方を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成としてもよい。
【０１８２】
ルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３の両方を通過することを考慮した場合の非線形歪補償用係数更新回路４３１の構成を図２６に示す。この非線形歪補償用係数更新回路４３１は、図２３の非線形歪補償用係数更新回路４０２において遅延素子３２１を削除し、複素３乗回路１２１の後段にルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３が加わったことを特徴とする。その後段のＬＭＳ回路１３０と、ＬＭＳ回路１３０のもう一方の入力を生成する位相回転補正回路２１１とについては、図２３に示すものと同一である。
【０１８３】
このような構成の非線形歪補償用係数更新回路４３１の動作を説明する。検波出力x(n)が入力されると、複素３乗回路１２１が｜ x2(n)｜ x(n) をx3(n) として出力する。ルートロールオフコサインフィルタ１０３が帯域制限を行い、z(n) =ΣCkFIL ｜ x2(n-k)｜ x(n-k) を線形歪補償用複素信号変換回路３０３に出力する。線形歪補償用複素信号変換回路３０３はこの出力を変形し、ΣCiLEQ (n) z(n-i)をＬＭＳ回路１３０に出力する。ここでルートロールオフコサインフィルタ１０３、線形歪補償用複素信号変換回路３０３の遅延がそれぞれＭ、Ｎシンボルであるので、遅延素子３２１を削除して、線形歪補償用複素信号変換回路３０３の出力までの遅延を合計（Ｍ＋Ｎ）シンボルとしている。
【０１８４】
一方、位相回転信号e jP(n) と誤差信号e(n)とが入力されると、位相回転補正回路２１１が搬送波再生回路１１１で行われる位相回転を補正し、e(n)e -jP(n)をＬＭＳ回路１３０に出力する。この２つの信号を用いて、ＬＭＳ回路１３０がＬＭＳアルゴリズムにより３次歪補償用係数a3(n) の更新を行い、非線形歪補償用複素信号変換回路１０２に出力する。よってa 3 (n) は次式で表される。
a3(n+1) = a3(n) + ue(n)[ΣCiLEQ (n) z(n-i)] * e -jP(n)
・・式（４−５）
z(n) =ΣCkFIL x3(n-k) ・・式（４−６）
このような動作により、複素信号中の非線形歪の補償をより精度高く行う。
【０１８５】
また、図２３の非線形歪補償用係数更新回路４０２、図２４の非線形歪補償用係数更新回路４１１、図２５の非線形歪補償用係数更新回路４２１、及び図２６の非線形歪補償用係数更新回路４３１が、位相同期の確立後に係数更新を開始する構成としてもよい。実施の形態１と同様に、図２１において搬送波再生回路１１１中の低域通過フィルタ１１３がフィルタ出力を観測し、出力が安定している場合に位相同期が確立したとしてＬｏｃｋ信号を"H" とする。
【０１８６】
図２３の非線形歪補償用係数更新回路４０２、図２４の非線形歪補償用係数更新回路４１１、図２５の非線形歪補償用係数更新回路４２１、及び図２６の非線形歪補償用係数更新回路４３１は実施の形態１と同様にＬｏｃｋ信号が"L" の場合にはa3(n) = ０とし、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。Ｌｏｃｋ信号が"H" の場合には係数更新を開始する。このような動作により、搬送波再生回路１１１の引き込み動作に悪影響を及ぼさず、複素信号中の非線形歪の補償を行う。
【０１８７】
また、図２３の非線形歪補償用係数更新回路４０２、図２４の非線形歪補償用係数更新回路４１１、図２５の非線形歪補償用係数更新回路４２１、及び図２６の非線形歪補償用係数更新回路４３１が線形歪補償の収束後に係数更新を開始する構成としてもよい。実施の形態３と同様に、係数が安定している場合に線形歪補償が収束したとして、図２１に示す収束信号を"H" とする。図２１に示すように、この収束信号は非線形歪補償用係数更新回路４０２に入力される。
【０１８８】
図２１に非線形歪補償用係数更新回路４０２は、収束信号が"L" の場合には、実施の形態３と同様にa3(n) = ０として、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。収束信号が"H" の場合には、ステップパラメータ制御回路１３３はステップパラメータu に所定値を代入し、係数更新を開始する。図２４の非線形歪補償用係数更新回路４１１、図２５の非線形歪補償用係数更新回路４２１、及び図２６の非線形歪補償用係数更新回路４３１についても同様である。このような動作により、線形歪補償の収束動作に悪影響を及ぼさず、複素信号中の非線形歪の補償を行う。
【０１８９】
また、図２３の非線形歪補償用係数更新回路４０２、図２４の非線形歪補償用係数更新回路４１１、図２５の非線形歪補償用係数更新回路４２１、及び図２６の非線形歪補償用係数更新回路４３１が高Ｃ／Ｎ時のみ係数更新を行う構成としてもよい。
【０１９０】
実施の形態１と同様に、図２１において非線形歪等化回路４０１中にＣ／Ｎ算出回路１１６を設け、Ｃ／Ｎ算出回路１１６がＣ／Ｎを算出して平均化し、その結果をＣＮＲ信号として出力する。図２３の非線形歪補償用係数更新回路４０２、図２４の非線形歪補償用係数更新回路４１１、図２５の非線形歪補償用係数更新回路４２１、及び図２６の非線形歪補償用係数更新回路４３１は実施の形態１と同様に、ＣＮＲ信号が示すＣ／Ｎが設定した閾値以下の場合にはa3(n) = ０とし、非線形歪補償用複素信号変換回路１０２がy(n)= x(n)として出力する。ＣＮＲ信号が示すＣ／Ｎが設定した閾値以上の場合には係数更新を行う。このような動作により、低Ｃ／Ｎ時に悪影響を及ぼさず、複素信号中の非線形歪の補償を行うことができる。
【０１９１】
なお本実施の形態において、式（１−１）、式（２−１）に示すように非線形歪で支配的な３次歪のみを除去する構成としたが、実施の形態１と同様に式（１−１１）を用いて２次歪以上の任意の高次非線形歪を補償する構成としてもよい。この場合の係数更新式はそれぞれの次数において式（２−４）が成立し、x m (n) = ｜x m-1(n)｜ x(n) とする。
【０１９２】
２次歪以上Ｋ次歪以下の高次非線形歪を補償する非線形歪補償用係数更新回路４４１の構成を図２７に示す。非線形歪補償用複素信号変換回路１６１は図７に示す実施の形態１の場合と同一である。図２７に示すように、非線形歪補償用係数更新回路４４１は、図１２の非線形歪補償用係数更新回路２３１における各次数の遅延素子１２９を遅延素子３２１に置き換えたことを特徴とする。非線形歪補償用複素信号変換回路４４１の動作は、検波出力x(n)が入力されると、各次数の遅延素子３２１が（Ｍ＋Ｎ）シンボル分遅延させること以外は、実施の形態２と同一である。また非線形歪補償用複素信号変換回路１６１は実施の形態１で説明したと同様の構成で、式（１−１１）で示すy(n)を出力する。このような動作により、２次歪以上の任意の高次非線形歪の補償を行うことができる。
【０１９３】
非線形歪補償用複素信号変換回路１６１の出力y(n)がルートロールオフコサインフィルタ１０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合、非線形歪補償用係数更新回路４４１において、各次数の遅延素子３２１を遅延素子３３２に置き換え、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段にルートロールオフコサインフィルタ１０３を追加した構成となる。
【０１９４】
非線形歪補償用複素信号変換回路１６１の出力y(n)が線形歪補償用複素信号変換回路３０３を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、２次歪以上の任意の高次非線形歪の補償を同様に行うことができる。この場合、非線形歪補償用係数更新回路４４１において、各次数の遅延素子３２１を遅延素子１２９に置き換え、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段に線形歪補償用複素信号変換回路３０３を追加した構成となる。
【０１９５】
非線形歪補償用複素信号変換回路１６１の出力y(n)がルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３の両方を通過することを考慮して、より精度高く複素信号中の非線形歪を補償する構成の場合においても、２次歪以上の任意の高次非線形歪の補償を同様に行うことができる。この場合、非線形歪補償用係数更新回路４４１において各次数の遅延素子３２１を削除し、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路の後段にルートロールオフコサインフィルタ１０３と線形歪補償用複素信号変換回路３０３を追加した構成となる。
【０１９６】
なお上記の例では各次数毎に遅延素子を有する場合を示したが、１つの遅延素子で共用化し、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路に出力信号を分配する構成としてもよい。
【０１９７】
また上記の例では、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路をそれぞれ有する場合を示したが、例えばＩ、 Ｑ軸成分のべき乗を次の高い次数に順次出力することにより、回路の共用化を図ってもよく、他の共用化方法を用いてもよい。
【０１９８】
（実施の形態５）
本発明の実施の形態５における非線形歪等化回路について、図面を参照しながら説明する。図２８は本実施の形態における非線形歪等化回路５０１の構成を示すブロック図である。図２８において非線形歪等化回路５０１は、非線形歪補償用複素信号変換回路１０２と、ＦＦＴ回路５０２と、同期復調回路５０３と、誤差算出回路１０４と、非線形歪補償用係数更新回路５０６とを有している。同期復調回路５０３は、伝送路特性算出回路５０４と、複素除算器５０５とを有している。また図２８には、非線形歪等化回路５０１の前段ブロックである準同期検波回路１０８も図示している。
【０１９９】
同期キャリア変調されたOFDM変調信号は図示しないアンテナで受信される。実施の形態１と同様に準同期検波回路１０８がＩ軸、Ｑ軸データの検波を行って、検波出力x(n)を生成する。
【０２００】
非線形歪等化回路５０１の動作を以下に説明する。非線形歪補償用係数更新回路５０６で生成される３次歪補償用係数a3(n) を用いて、非線形歪補償用複素信号変換回路１０２がx(n)に含まれる３次歪を除去する。ＦＦＴ回路５０２はＦＦＴ変換を行って、周波数軸上の信号f(n)を同期復調回路５０３に出力する。図２８に示すように、ＦＦＴ回路５０２はL ポイントのＦＦＴ変換を行うものとし、処理遅延を2Lサンプルと仮定している。なお、前述した実施の形態１〜４においてはn で表す各時刻をシンボルと呼んでいたが、I ＦＦＴ変換のL ポイントを集めたOFDMシンボルと区別するため、本実施の形態以降では各時刻をサンプルと呼ぶ。
【０２０１】
同期復調回路５０３では、伝送路特性算出回路５０４がf(n)に含まれるパイロット信号などにより伝送路特性H(k)を算出する。複素除算器５０５がf(n)をH(k)で複素除算することにより同期復調を行って、信号q(n)を誤差算出回路１０４に出力する。誤差算出回路１０４がこの信号q(n)と最も近い符号点d(n)との誤差を算出すると共に、d(n)を復調信号として図示しない誤り訂正部に出力する。なお誤り訂正部が軟判定復号を行う場合には、誤差算出回路１０４の入力q(n)を復調信号として誤り訂正部に出力する。非線形歪補償用係数更新回路５０６はこの誤差信号e(n)とx(n)を用いて、LMS アルゴリズムによりa3(n) を更新する。
【０２０２】
図２９に非線形歪補償用係数更新回路５０６の構成を示す。図２９において非線形歪補償用係数更新回路５０６は、複素３乗回路１２１と、ＦＦＴ回路５０２と、ＬＭＳ回路１３０とを有している。
【０２０３】
非線形歪補償用係数更新回路５０６の動作を以下に説明する。準同期検波された信号x(n)が入力されると、複素３乗回路１２１が｜ x2(n)｜ x(n) をx3(n) として出力する。ＦＦＴ回路５０２がx3(n) のＦＦＴ変換を行って、周波数軸上の信号X3g (k) をＬＭＳ回路１３０に出力する。ＬＭＳ回路１３０はX3g (k) とe(n)を入力として実施の形態１と同様に係数更新を行い、３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力する。
【０２０４】
ここで図２８に示すように、同期復調回路５０３と誤差算出回路１０４の遅延がないものと仮定すると、y(n)から誤差信号e(n)を算出するまでの遅延はＦＦＴ回路５０２の2Lサンプル分となる。非線形歪補償用係数更新回路５０６中の遅延もＦＦＴ回路５０２の2Lサンプルと相当であり、処理遅延が等しくなっている。以上の構成により、同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０２０５】
本実施の形態における非線形歪補償用係数更新回路５０６の係数更新アルゴリズムについて、以下説明する。図２８より誤差信号e(n)は、
e(n)＝ d(n) − q(n) ・・式（５−１）
である。ここで、
q(n)＝ f(n) ／H(k)・・式（５−２）
f(n)＝ FFT( y(n) )・・式（５−３）
を式（５−１）に代入すると、次式が得られる。
e(n)＝ d(n) − FFT( y(n) )／H(k)・・式（５−４）
但し、FFT( y(n) ) はy(n)のＦＦＴ変換を表す。この式に式（１−１）を代入すると、次式が得られる。
e(n)＝ d(n) − FFT( x(n) + a3(n)x3(n) ) ／H(k)・・式（５−５）
LMS アルゴリズムは係数更新の収束速度が比較的遅いため、a3(n) を定数と見なすと、次式が得られる。
e(n)＝ d(n) − FFT( x(n) )／H(k) + a3 (n)・FFT( x3(n) )／H(k)
・・式（５−６）
【０２０６】
ここで式（５−６）を式（１−５）に代入して偏微分を行うと、次式が得られる。
dJ(a3)／da3(n)＝ 2 [e(n)・de(n) ／da3(n)]
＝−2e(n) [ FFT( x3(n) )／H(k) ]* ・・式（５−７）
u = 2 αと置き、式（５−７）を式（１−６）に代入すると、
a3(n+1) ＝ a3(n) + ue(n) [ FFT( x3(n) ) ／H(k) ] * ・・式（５−８）
となる。
【０２０７】
一方、図２９よりa3(n) は次式で表される。
a3(n) ＝ a3(n-1) + ue(n) [ FFT( ｜x2(n) ｜x(n) )／H(k) ] * ・・式（５−９）
式（５−９）においてはa3(n) がe(n)、x(n)、H(k)と比較して１サンプル遅延しているが、LMS アルゴリズムは係数更新の収束速度が比較的遅いため、実用上問題ない。
【０２０８】
なお以下の数式において、関数F( xi ）のパラメータｉについて、i=A からi=B までの関数F( xi ) の累積加算値ΣF( xi ) を「Σ i=A to B F( xi ) 」と表記し、円周率πを指数関数上で「pie 」と表記する。
【０２０９】
ここで伝送路特性が受信周波数帯域でほぼ一定、すなわちH(k) = 1と見なすと、式（５−８）は次のような式が得られる。
a3(n+1) ＝ a3(n) + ue(n) [ FFT( x3(n) ) ] * ・・式（５−１０）
上述した非線形歪等化回路の構成と動作は、式（５−１０）によるものである。
【０２１０】
ＦＦＴ回路５０２が時刻n ＝T から動作を開始し、
T + gL≦ n≦ T + (g+1)L - 1  ( g = 0, 1,… )・・式（５−１1 ）
とするとき、この期間におけるx3(n) のＦＦＴ変換をX3g (k) と表すと、次のようになる。
X3g (k) = Σj=(T+gL)to(T+(g+1)L-1) x3(j) WL k(j-T-gL) ,
WL = e -j2pie/L  ( k = 0, 1, …, L-1 ) ・・式（５−１２）
式（５−８）、式（５−１０）においてFFT(x3(n))をX3g (k) で表し、k = n-T-gLとおくと、それぞれ
a 3 (n+1) = a 3 (n) + ue(n)[ X3g (n-T-gL) ] *・・式（５−１３）
a 3 (n+1)
= a3 (n) + ue(n) [ X3g (n-T-gL)／H(n-T-gL) ] * ・・式（５−１４）
が得られる。
【０２１１】
ＦＦＴ回路５０２の動作について、以下に説明する。例としてＦＦＴのポイント数L ＝4 の場合を考える。簡単のためT = 0 とし、g = 0 とすると、式（５−１1 ）、式（５−１２）はそれぞれ、
0 ≦ n≦ 3・・式（５−１５）
X30(k) =Σj=0 to 3 x3(j) W4 kj
W4 = e -j2pie/4  ( k = 0, 1, 2, 3 )・・式（５−１６）
となる。
【０２１２】
図３０に、式（５−１６）を実現するバタフライ演算回路５２１の構成を示す。図３０においてバタフライ演算回路５２１は、８個の複素加算器５２２と、５個の回転演算子５２３とを有している。
【０２１３】
図３１にＦＦＴ回路５０２の構成を示す。図３１においてＦＦＴ回路５０２は、Ｓ／Ｐ（Serial to Parallel）変換回路５３１と、バタフライ演算回路５２１と、Ｐ／Ｓ（Parallel to Serial）変換回路５３２とを有している。図３２にＦＦＴ回路５０２の動作の様子を示し、横軸が時刻n を表す。Ｓ／Ｐ変換回路５３１は４サンプル毎にＳ／Ｐ変換を行って、並列データを出力する。バタフライ演算回路５２１は前記並列データのバタフライ演算を行う。Ｐ／Ｓ変換回路５３２はバタフライ演算結果を並べ替えてＰ／Ｓ変換を行い、ＦＦＴ変換の結果を出力する。図３２の例では、処理遅延が８（＝２L ）サンプルである。なお図３２はx3(n) のＦＦＴ変換について示しているが、y(n)のＦＦＴ変換についても同様である。
【０２１４】
以上が本実施の形態における非線形歪等化回路の構成と動作である。非線形歪等化回路５０１中のＦＦＴ回路５０２の出力f(n)が同期復調回路５０３を通過することを考慮して、式（５−８）に従って、より精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪を補償する構成としてもよい。
【０２１５】
図３３にこの場合の非線形歪補償用係数更新回路５４１の構成を示す。図３３において非線形歪補償用係数更新回路５４１は、図２９の非線形歪補償用係数更新回路５０６において、ＬＭＳ回路１３０の前段に複素除算器５０５が加わった構成である。非線形歪補償用係数更新回路５４１の動作は、ＦＦＴ回路５０２の出力X3g (k) を複素除算器５０５を用いて伝送路特性H(k)で複素除算して、X3g (k) ／H(k)をＬＭＳ回路１３０に出力する。これ以外は、図２９の非線形歪補償用係数更新回路５０６と同一である。
【０２１６】
以上の構成により、式（５−８）に従ってより精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。また、非線形歪補償用係数更新回路５０６（図２９）、５４１（図３３）中のＦＦＴ回路５０２の出力の内、例えば２ポイント毎に１ポイントを用いて代表値とし、残りの１ポイントを代表値として補間する構成としてもよい。例として、ＦＦＴのポイント数が４の場合を考える。式（５−１６）において、k = 0 、2 を代表値とし、残りのk = 1 、3 についてはＰ／Ｓ変換回路５３２が
X30(1) = X30(0),  X30(3) = X30(2) ・・式（５−１７）
として補間を行う。
【０２１７】
この場合、図３０のバタフライ演算回路５２１は破線で囲まれた部分のみで実現でき、回路規模を約１／2 にすることができる。また、非線形歪補償用係数更新回路５０６（図２９）、５４１（図３３）中のＦＦＴ回路５０２の入力の内、例えば２ポイント毎に１ポイントを用いて１／2 のポイント数のＦＦＴ変換を行って代表値とする。そして、残りの１ポイントを代表値として補間する構成としてもよい。例として、ＦＦＴのポイント数L ＝4 で、簡単のためT = 0 とし、g = 0 の場合を考える。n = 0 、2 を用いて2 ポイントのＦＦＴ変換を行うと、次式が得られる。
X30( 2(p-1) ) ' = Σs=1 to 2  x3( 2(s-1) ) W2 (p-1)(s-1)，
W2 = e-j2pie/2  ( p = 1, 2 )・・式（５−１８）
【０２１８】
式（５−１８）のk = 0 、2 を代表値とし、残りのk = 1 、3 については
X30(1)' = X30(0)',  X30(3)' = X30(2)' ・・式（５−１９）
として補間を行う。
【０２１９】
図３４に式（５−１８）と式（５−１９）を実現するバタフライ演算回路５５１の構成を示す。図３４においてバタフライ演算回路５５１は、２つの複素加算器５２２と、１つの回転演算子５２３とを有している。この場合、図３４のバタフライ演算回路５５１は、図３０のバタフライ演算回路５２１と比較して、回路規模を約１／４にすることができる。
【０２２０】
図３５にこの場合のＦＦＴ回路５６１の構成を示す。図３５においてＦＦＴ回路５６１は、Ｓ／Ｐ変換回路５６２と、バタフライ演算回路５５１と、Ｐ／Ｓ変換回路５６３とを有している。図３６にＦＦＴ回路５６１の動作の様子を示し、横軸が時刻n を表す。Ｓ／Ｐ変換回路５６２は４サンプル毎にＳ／Ｐ変換を行って、４サンプル中の１番目と３番目のデータを並列に出力する。バタフライ演算回路５５１は並列データのバタフライ演算を行い、Ｐ／Ｓ変換回路５６３はバタフライ演算結果のＰ／Ｓ変換を行うとともに、式（５−１９）の補間処理を行って、ＦＦＴ変換の結果を出力する。図３６の例では、処理遅延が８（＝２L ）サンプルである。
【０２２１】
また、図２９における非線形歪補償用係数更新回路５０６中のＦＦＴ回路５０２を削除し、図２８における非線形歪等化回路５０１中のＦＦＴ回路５０２に時間多重する構成としてもよい。
【０２２２】
図３７にこの場合の非線形歪等化回路５７１の構成を示す。図３７の非線形歪等化回路５７１は、図２８の非線形歪等化回路５０１において、ＦＦＴ回路５７２と非線形歪補償用係数更新回路５７３とに置き換わった構成である。
【０２２３】
また図３８に非線形歪補償用係数更新回路５７３の構成を示す。図３８において非線形歪補償用係数更新回路５７３は、図２９の非線形歪補償用係数更新回路５０６において、ＦＦＴ回路５０２を削除した構成である。
【０２２４】
以下、非線形歪等化回路５７１の動作を説明する。非線形歪補償用係数更新回路５７３中の複素３乗回路１２１よりx3(n) を演算し、ＦＦＴ回路５７２に出力する。ＦＦＴ回路５７２がy(n)とx3(n) を時間多重してそれぞれのＦＦＴ変換を行い、f(n)を同期復調回路５０３に出力し、X3g (k) を非線形歪補償用係数更新回路５７３に出力する。非線形歪補償用係数更新回路５７３中のＬＭＳ回路１３０は、X3g (k) とe(n)とを入力して実施の形態１と同様に係数更新を行う。そして３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力する。その他の動作については、図２８の非線形歪等化回路５０１と同じである。
【０２２５】
図３９にＦＦＴ回路５７２の構成を示す。図３９においてＦＦＴ回路５７２は、Ｓ／Ｐ変換回路５８１、５８２と、バタフライ演算回路５２１と、Ｐ／Ｓ変換回路５８３、５８４と、セレクタ５８５とを有している。図４０〜図４３にＦＦＴ回路５７２の動作の様子を示し、横軸が時刻n を表す。例として、ＦＦＴのポイント数L ＝4 の場合を考える。図４０及び図４１に示すようにＳ／Ｐ変換回路５８１、及び５８２は４サンプル毎にＳ／Ｐ変換を行って、並列データを出力する。但し、Ｓ／Ｐ変換回路５８２はＳ／Ｐ変換回路５８１より（１／２）OFDMシンボル分、すなわち２サンプル分出力を遅延させる。
【０２２６】
図４２に示すようにセレクタ５８５がＳ／Ｐ変換回路５８１、及び５８２の出力を選択し、バタフライ演算回路５２１に出力する。バタフライ演算回路５２１は、図３２の場合より２倍速いクロックで並列データのバタフライ演算を行う。図４３に示すようにＰ／Ｓ変換回路５８３、及び５８４はそれぞれバタフライ演算結果f(n)、X3g (k) を並べ替えてＰ／Ｓ変換を行い、ＦＦＴ変換の結果を出力する。但し、Ｐ／Ｓ変換回路５８３はバタフライ演算の完了後、（１／２）OFDMシンボル分、すなわち２サンプル分出力を遅延させる。図４０〜図４３の例では、処理遅延が８（＝２L ）サンプルである。以上の構成により、１つのＦＦＴ回路を時間多重して動作させ、より小さな回路規模で同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０２２７】
また、図３７における非線形歪等化回路５７１中のＦＦＴ回路５７２の出力f(n)が、同期復調回路５０３を通過することを考慮して、式（５−８）に従って、より精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪を補償する構成としてもよい。
【０２２８】
図４４にこの場合の非線形歪補償用係数更新回路５９１の構成を示す。図４４において非線形歪補償用係数更新回路５９１は、図３８の非線形歪補償用係数更新回路５７３において、ＬＭＳ回路１３０の前段に複素除算器５０５が加わった構成である。非線形歪補償用係数更新回路５９１の動作は、ＦＦＴ回路５７２の出力X3g (k) を、複素除算器５０５を用いて伝送路特性H(k)で複素除算して、X3g (k) ／H(k)をＬＭＳ回路１３０に出力する。このこと以外は、図３８の非線形歪補償用係数更新回路５７３と同一である。以上の構成により、１つのＦＦＴ回路を時間多重して動作させ、より小さな回路規模で式（５−８）に従って、同期キャリア変調されたOFDMベースバンド信号中の非線形歪のより精度高く補償を行う。
【０２２９】
また、図２８における非線形歪等化回路５０１中の同期復調回路５０３で生成した伝送路特性H(k)を、ＦＦＴ回路５０２に時間多重することにより、遅延プロファイルh'(n) を算出する構成としてもよい。
【０２３０】
遅延プロファイルとは、希望波の電力に対する遅延波の電力の遅延時間を示すものである。一般にOFDMではマルチパス干渉による遅延時間を考慮して、設定したガード・インターバル分だけ、送信シンボル長を長くする。受信側では、干渉が予想されるガード・インターバルのデータを無視して、受信信号にウインドウをかけてその一部を切り出して有効シンボルとする。ＦＦＴはこの有効シンボルだけに施す。このような遅延プロファイルを用いると、希望波の電力に対する遅延波の電力の遅延時間が正確に判るため、前後のシンボルの干渉を回避することができる有効シンボルの時間的位置が判る。このため遅延波の影響を除去する能力を格段に高めることができる。
【０２３１】
図４５にこの場合の非線形歪等化回路６０１の構成を示す。図４５において非線形歪等化回路６０１は、図２８の非線形歪等化回路５０１において、ＦＦＴ回路５７２に置き換わった構成である。
【０２３２】
以下、非線形歪等化回路６０１の動作を説明する。ＦＦＴ回路５７２がy(n)とH(k)を時間多重してそれぞれのＦＦＴ変換を行い、f(n)を同期復調回路５０３に出力するとともに、遅延プロファイルh'(n) も出力する。その他の動作については、図２８の非線形歪等化回路５０１と同じである。
【０２３３】
遅延プロファイルの算出について以下に説明する。例として、ＦＦＴのポイント数L ＝4 で、簡単のためT = 0 とし、g = 0 の場合を考える。遅延プロファイルh(n)はH(k)のＩＦＦＴ変換として次式で与えられる。
h(n) = (1/4)Σk=0 to 3 H(k) W4 -kn ,
W4 = e -j2pie/4  ( n = 0, 1, 2, 3 )・・式（５−２０）
一方、H(k)のＦＦＴ変換h'(n) は次式で与えられる。
h'(n) = Σk=0 to 3 H(k) W4 -kn
W4 = e-j2pie/4  ( n = 0, 1, 2, 3 )・・式（５−２１）
【０２３４】
式（５−２１）において、n ( n = 1, 2, 3 ) を4 −n に置き換えると、次式が得られる。
h'(4-n) = Σk=0 to 3 H(k) W4k(4-n) =Σk=0 to 3H(k) W4 -kn (W44) k
= Σk=0 to 3 H(k) W4-kn =  4h(n)・・式（５−２２）
【０２３５】
式（５−２２）にn = 3, 2, 1 を代入すると、次式が得られる。
h'(1) = 4h(3) 、h'(2) = 4h(2) 、h'(3) = 4h(1) ・・式（５−２３）
また、式（５−２０）と式（５−２１）より、次式が得られる。
h'(0) = 4h(0) ・・式（５−２４）
【０２３６】
以上を図示したのが図４６及び図４７である。図４６に示すように、周波数軸信号である伝送路特性H(k)をＩＦＦＴ変換すると、時間軸信号である遅延プロファイルh(n)が算出される。一方、図４７に示すように、周波数軸信号である伝送路特性H(k)をＦＦＴすると、h'(n) が算出される。式（５−２３）と式（５−２４）より、４倍の係数を無視すると、h'(n) はn ≧ 1では時間軸信号である遅延プロファイルh(n)の逆順となる。h'(n) は式（５−２０）の定義とは異なるが、以上の関係を認識していれば、遅延プロファイルとして利用することができるので特に問題は生じない。以上の構成により、同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。
【０２３７】
また、図２８における非線形歪等化回路５０１中の同期復調回路５０３で生成した伝送路特性H(k)を非線形歪補償用係数更新回路５０６中のＦＦＴ回路に時間多重することにより、遅延プロファイルh'(n) を算出する構成としてもよい。
【０２３８】
図４８にこの場合の非線形歪等化回路６１１の構成を示す。図４８において非線形歪等化回路６１１は、図２８の非線形歪等化回路５０１において、非線形歪補償用係数更新回路６１２に置き換わった構成である。
【０２３９】
図４９に非線形歪補償用係数更新回路６１２の構成を示す。図４９において非線形歪補償用係数更新回路６１２は、図２９の非線形歪補償用係数更新回路５０６において、ＦＦＴ回路５０２をＦＦＴ回路５７２に置き換えた構成である。非線形歪補償用係数更新回路６１２の動作は、ＦＦＴ回路５７２が複素３乗回路１２１の出力x3(n) と、H(k)とを時間多重してそれぞれのＦＦＴ変換を行う。そしてX3g (k) をＬＭＳ回路１３０に出力するとともに、遅延プロファイルh'(n) も出力する。その他の動作については、図２９の非線形歪補償用係数更新回路５０６と同じである。
【０２４０】
また、非線形歪等化回路６１１のその他の動作については、図２８の非線形歪補償用係数更新回路６０１と同じである。以上の構成により、同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。
【０２４１】
また、図４８の非線形歪等化回路６１１中のＦＦＴ回路５０２における出力f(n)が同期復調回路５０３を通過することを考慮して、式（５−８）に従って、より精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪を補償する構成としてもよい。
【０２４２】
図５０にこの場合の非線形歪補償用係数更新回路６２１の構成を示す。図５０において非線形歪補償用係数更新回路６２１は、図４９の非線形歪補償用係数更新回路６１２において、ＬＭＳ回路１３０の前段に複素除算器５０５が加わった構成である。非線形歪補償用係数更新回路６１２の動作は、ＦＦＴ回路５７２の出力X3g (k) を、複素除算器５０５を用いて伝送路特性H(k)で複素除算して、X3g (k) ／H(k)をＬＭＳ回路１３０に出力すこと以外は、図４９の非線形歪補償用係数更新回路６１２と同一である。
【０２４３】
以上の構成により、式（５−８）に従って、より精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。
【０２４４】
また、非線形歪補償用係数更新回路５０６（図２９）、５４１（図３３）、５７３（図３８）、５９１（図４４）、６１２（図４９）、６２１（図５０）が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行う構成としてもよい。
【０２４５】
図２９の非線形歪補償用係数更新回路５０６において、係数更新制御回路５１１を設ける。係数更新制御回路５１１は2OFDM シンボル毎に1OFDM シンボルのみ"H" となる係数更新制御信号を出力し、複素３乗回路１２１、ＦＦＴ回路５０２、及びＬＭＳ回路１３０は、係数更新制御信号が"L" の期間は動作を停止する。
【０２４６】
同様に、非線形歪補償用係数更新回路５４１（図３３）、５７３（図３８）、５９１（図４４）、６１２（図４９）、６２１（図５０）においても、係数更新制御回路５１１を設ける。係数更新制御信号が"L" の期間は、前記非線形歪補償用係数更新回路中の各回路は動作を停止する。以上の構成により、３次歪補償用係数の収束時間は若干長くなるが、非線形歪補償用係数更新回路の消費電力を約１／２に削減することができる。
【０２４７】
また、図４８の非線形歪等化回路６１１中の非線形歪補償用係数更新回路６１２が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行い、係数更新を行わないOFDMシンボル期間で遅延プロファイルh'(n) を算出する構成としてもよい。
【０２４８】
図５１にこの場合の非線形歪補償用係数更新回路６３１の構成を示す。図５１において非線形歪補償用係数更新回路６３１は、図４９の非線形歪補償用係数更新回路６１２において、ＦＦＴ回路５７２がＦＦＴ回路５０２に置き換わり、ＦＦＴ回路５０２の前段にセレクタ６３２が加わった構成である。動作は以下の通りである。
【０２４９】
係数更新制御回路５１１は2OFDM シンボル毎に1OFDM シンボルのみ"H" となる係数更新制御信号を出力し、複素３乗回路１２１、及びＬＭＳ回路１３０は係数更新制御信号が"L" の期間は動作を停止する。またセレクタ６３２は係数更新制御信号が"H" の期間は複素３乗回路１２１の出力x3(n) を出力し、"L" の期間にH(k)を選択してＦＦＴ回路５０２に出力する。ＦＦＴ回路５０２は前記選択された信号をＦＦＴ変換し、ＬＭＳ回路１３０と外部とに出力する。ＦＦＴ回路５０２の出力は1OFDM シンボル毎に交互にX3g (k) と遅延プロファイルh'(n) を出力するが、ＬＭＳ回路１３０は遅延プロファイルh'(n) が出力されるOFDMシンボルでは動作を停止する。また外部への出力は、遅延プロファイルh'(n) が出力されるOFDMシンボルのみ値が有効となる。
【０２５０】
以上の構成により、同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０２５１】
また、図４８の非線形歪等化回路６１１中のＦＦＴ回路５０２における出力f(n)が同期復調回路５０３を通過することを考慮して、式（５−８）に従って、より精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪を補償する構成としてもよい。
【０２５２】
図５２にこの場合の非線形歪補償用係数更新回路６４１の構成を示す。図５２の非線形歪補償用係数更新回路６４１は、図５１の非線形歪補償用係数更新回路６３１において、ＬＭＳ回路１３０の前段に複素除算器５０５が加わった構成である。非線形歪補償用係数更新回路６４１の動作は、ＦＦＴ回路５０２の出力X3g (k) を、複素除算器５０５を用いて伝送路特性H(k)で複素除算して、X3g (k) ／H(k)をＬＭＳ回路１３０に出力する。このこと以外は、図５１の非線形歪補償用係数更新回路６３１と同一である。
【０２５３】
以上の構成により、式（５−８）に従って、より精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０２５４】
また、図３７の非線形歪等化回路５７１中の非線形歪補償用係数更新回路５７３が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行う。そして係数更新を行わないOFDMシンボル期間で遅延プロファイルh ’(n) を算出する場合は、非線形歪等化回路５７１中のＦＦＴ回路５７２に時間多重する構成としてもよい。
【０２５５】
図５３にこの場合の非線形歪等化回路６５１の構成を示す。図５３において非線形歪等化回路６５１は、図３７の非線形歪等化回路５７１において、セレクタ６３２を追加した構成である。
【０２５６】
以下、非線形歪等化回路６５１の動作を説明する。非線形歪補償用係数更新回路５７３は係数更新制御回路で生成する係数更新制御信号により、2OFDM シンボル毎に1OFDM シンボルのみ動作を行う。そして複素３乗回路１２１がx3(n) をセレクタ６３２に出力する。セレクタ６３２は係数更新制御信号が"H" の期間はx3(n) を選択し、"L" の期間はH(k)を選択し、ＦＦＴ回路５７２に出力する。
【０２５７】
ＦＦＴ回路５７２はy(n)とセレクタ６３２の出力を時間多重してそれぞれのＦＦＴ変換を行い、f(n)を同期復調回路５０３に出力し、セレクタ６３２のＦＦＴ変換値を非線形歪補償用係数更新回路５７３と外部とに出力する。ＦＦＴ回路５７２はセレクタ６３２のＦＦＴ変換値として、1OFDM シンボル毎に交互にX3g (k) と遅延プロファイルh'(n) とを出力する。しかし、非線形歪補償用係数更新回路５７３は、遅延プロファイルh'(n) が出力されるOFDMシンボルでは動作が停止し、また外部への出力は遅延プロファイルh'(n) が出力されるOFDMシンボルのみ値が有効となる。その他の動作については、図３７の非線形歪等化回路５７１と同じである。
【０２５８】
以上の構成により、１つのＦＦＴ回路のみを時間多重して動作させ、より小さな回路規模で同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。またセレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０２５９】
また、図５３の非線形歪等化回路６５１において、ＦＦＴ回路５７２の出力f(n)が同期復調回路５０３を通過することを考慮する。この場合、式（５−８）に従って、より精度高く同期キャリア変調されたOFDMベースバンド信号中の非線形歪を補償する構成としてもよい。
【０２６０】
図５４にこの場合の非線形歪等化回路６６１の構成を示す。図５４の非線形歪等化回路６６１は、図５３の非線形歪等化回路６５１において、非線形歪補償用係数更新回路５９１に置き換わった構成である。非線形歪等化回路６６１の動作は、ＦＦＴ回路５７２の出力X3g (k) を、非線形歪補償用係数更新回路５９１において複素除算器５０５を用いて伝送路特性H(k)で複素除算して、X3g (k) ／H(k)をＬＭＳ回路１３０に出力すること以外は、図５３の非線形歪等化回路６５１と同一である。
【０２６１】
以上の構成により、１つのＦＦＴ回路のみを時間多重して動作させ、より小さな回路規模で、式（５−８）に従って、同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。そして、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０２６２】
また、非線形歪補償用係数更新回路５０６（図２９）、５４１（図３３）、５７３（図３８）、５９１（図４４）、６１２（図４９）、６２１（図５０）、６３１（図５１）、６４１（図５２）が、高Ｃ／Ｎ時のみ係数更新を行う構成としてもよい。実施の形態１と同様に、非線形歪等化回路５０１（図２８）、５７１（図３７）、６０１（図４５）、６１１（図４８）、６５１（図５３）、６６１（図５４）にＣ／Ｎ算出回路１１６を設ける。Ｃ／Ｎ算出回路１１６はＣ／Ｎを算出して平均化し、その結果をＣＮＲ信号として出力する。実施の形態１と同様に、非線形歪補償用係数更新回路は、ＣＮＲ信号が示すＣ／Ｎが設定した閾値以下の場合にはa3(n) ＝０とし、非線形歪補償用複素信号変換回路１０２がy(n)＝ x(n) として出力する。ＣＮＲ信号が示すＣ／Ｎが設定した閾値以上の場合には、係数更新を行う。以上の構成により、低Ｃ／Ｎ時に悪影響を及ぼさず、同期キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う
【０２６３】
なお本実施の形態において、式（１−１）に示すように非線形歪で支配的な３次歪のみを除去する構成としたが、式（１−１１）を用いて２次歪以上の任意の高次非線形歪を補償する構成としてもよい。この場合の係数更新式はそれぞれの次数において、
H(k) = 1と見なすと、次式が得られる。
a m (n+1) ＝ a m (n) + ue(n) [ FFT( xm (n) ) ] *  (m > 1)
・・式（５−２５）
f(n)が同期復調回路５０３を通過することを考慮すると、次式が得られる。
a m (n+1) ＝ a m (n) + ue(n) [ FFT( xm (n) ) ／H(k) ] *   (m > 1)
・・式（５−２６）
ここでx m(n) = ｜x m-1(n)｜ x(n) とする。
【０２６４】
非線形歪等化回路５０１（図２８）、６０１（図４５）の構成において、式（５−２５）を用いて２次歪以上Ｋ次歪以下の高次非線形歪を補償する非線形歪補償用係数更新回路６７１の構成を図５５に示す。図５５において非線形歪補償用係数更新回路６７１は、複素Ｋ乗回路１６３と、複素２乗回路１６４と、次数分だけの複数のＦＦＴ回路５０２と、次数分だけの複数のＬＭＳ回路１３０とを有している。非線形歪補償用複素信号変換回路１６１は図７に示すものと同一である。
【０２６５】
非線形歪補償用係数更新回路６７１の動作を以下に説明する。準同期検波された信号x(n)が入力されると、複素Ｋ乗回路１６３、複素２乗回路１６４はそれぞれx K (n) として｜ x K-1(n) ｜ x(n) を生成し、x2(n) として｜ x(n) ｜ x(n) を生成する。各次数のＦＦＴ回路５０２がそれぞれx K (n) 、x2(n) のＦＦＴ変換を行って、周波数軸上の信号X K g (k) 、X2 g (k) をそれぞれ各次数のＬＭＳ回路１３０に出力する。各次数のＬＭＳ回路１３０は前記信号と誤差信号e(n)を用いて係数更新を行い、Ｋ次歪補償用係数a K (n) と２次歪補償用係数a2(n) とを非線形歪補償用複素信号変換回路１６１に出力する。
【０２６６】
他の次数についても同様にして、複素m 乗回路によってx m (n) として｜ x m-1(n) ｜ x(n) を生成する。そして、ＬＭＳ回路１３０が前記信号と誤差信号e(n)を用いて係数更新を行い、ｍ次歪補償用係数a m (n) を非線形歪補償用複素信号変換回路１６１に出力する。また非線形歪補償用複素信号変換回路１６１は実施の形態１で説明したと同様の構成で、式（１−１１）で示すy(n)を出力する。以上の構成により、２次歪以上の任意の高次非線形歪の補償を行う。
【０２６７】
また、非線形歪等化回路５０１（図２８）、６０１（図４５）中の非線形歪補償用係数更新回路５０６を、図３３の非線形歪補償用係数更新回路５４１に置き換えた構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の係数更新式はそれぞれの次数において、式（５−２６）を用いる。
【０２６８】
図５６にこの場合の非線形歪補償用係数更新回路６８１の構成を示す。この回路は図５５の非線形歪補償用係数更新回路６７１において、各次数のＬＭＳ回路１３０の前段に複素除算器５０５をそれぞれ追加した構成となる。
【０２６９】
また、非線形歪等化回路５７１（図３７）、６５１（図５３）の構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の係数更新式はそれぞれの次数において、式（５−２５）を用いる。
【０２７０】
図５７に、この場合の非線形歪補償用係数更新回路６９１の構成を示す。図５７において非線形歪補償用係数更新回路６９１は、複素Ｋ乗回路１６３と、複素２乗回路１６４と、次数分だけの複数のＬＭＳ回路１３０とを有している。また、図３７及び図５３におけるＦＦＴ回路５７２はＦＦＴ回路６９２に置き換えられ、非線形歪補償用複素信号変換回路１６１は、図７と同一である。
【０２７１】
以下、非線形歪補償用係数更新回路６９１の動作を説明する。複素Ｋ乗回路１６３、複素２乗回路１６４はそれぞれx K (n) 、x2(n) を外部のＦＦＴ回路６９２に出力する。ＦＦＴ回路６９２がy(n)とx K (n) 、x2(n) を時間多重してそれぞれのＦＦＴ変換を行い、f(n)を同期復調回路５０３に出力し、XKg (k) 、X2g (k) をそれぞれ各次数のＬＭＳ回路１３０に出力する。各次数のＬＭＳ回路１３０は前記信号と誤差信号e(n)を用いて係数更新を行い、Ｋ次歪補償用係数a K (n) と２次歪補償用係数a2(n) を非線形歪補償用複素信号変換回路１６１に出力する。また非線形歪補償用複素信号変換回路１６１は実施の形態１で説明したと同様の構成で、式（１−１１）で示すy(n)を出力する。
【０２７２】
図５８にＦＦＴ回路６９２の構成を示す。図５８においてＦＦＴ回路６９２は、Ｓ／Ｐ変換回路７０１、７０２、７０３と、バタフライ演算回路５２１と、Ｐ／Ｓ変換回路７０４、７０５、７０６と、セレクタ７０７とを有している。
【０２７３】
図５９〜図６２にＦＦＴ回路６９２の動作の様子を示し、横軸が時刻n を表す。例として、ＦＦＴのポイント数L ＝4 の場合を考える。図５９及び図６０に示すように、Ｓ／Ｐ変換回路７０１、７０２、及び７０３は４サンプル毎にＳ／Ｐ変換を行って並列データを出力する。但し、Ｓ／Ｐ変換回路７０２、７０３はＳ／Ｐ変換回路７０１よりそれぞれ１サンプル分、２サンプル分出力を遅延させる。図６１に示すようにセレクタ７０７がＳ／Ｐ変換回路７０１、７０２、及び７０３の出力を選択し、バタフライ演算回路５２１に出力する。
【０２７４】
図６１に示すようにバタフライ演算回路５２１は、図３２の場合より４倍速いクロックで、並列データのバタフライ演算を行う。図６２に示すようにＰ／Ｓ変換回路７０４、７０５、及び７０６はそれぞれバタフライ演算結果f(n)、X2g (k) 、XKg (k) を並べ替えてＰ／Ｓ変換を行い、ＦＦＴ変換の結果を出力する。但し、Ｐ／Ｓ変換回路７０５、７０６はバタフライ演算の完了後、それぞれ２サンプル分、１サンプル分出力を遅延させる。図５９〜図６２の例では、処理遅延が８（＝２L ）サンプルである。
【０２７５】
以上の構成により、１つのＦＦＴ回路を時間多重して動作させ、より小さな回路規模で２次歪以上の任意の高次非線形歪の補償を行う。他の次数の非線形歪を補償する場合には、その次数ｍの複素m 乗回路とＬＭＳ回路１３０を追加し、必要に応じてＦＦＴ回路７９２の多重度を上げれば良い。
【０２７６】
また、非線形歪等化回路５７１（図３７）、６５１（図５３）中の非線形歪補償用係数更新回路５７３を、図４４の非線形歪補償用係数更新回路５９１に置き換えた構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の係数更新式はそれぞれの次数において、式（５−２６）を用いる。
【０２７７】
図６３にこの場合の非線形歪補償用係数更新回路７１１の構成を示す。この回路は図５７の非線形歪補償用係数更新回路６９１において、各次数のＬＭＳ回路１３０の前段にそれぞれ複素除算器５０５を追加した構成となる。
【０２７８】
また、図４８における非線形歪等化回路６１１の構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の係数更新式はそれぞれの次数において、式（５−２５）を用いる。図６４にこの場合の非線形歪補償用係数更新回路７２１の構成を示す。図６４において非線形歪補償用係数更新回路７２１は、複素Ｋ乗回路１６３と、複素２乗回路１６４と、ＦＦＴ回路６９２と、次数分だけの複数のＬＭＳ回路１３０とを有している。また、非線形歪補償用複素信号変換回路１６１は、図７に示すものと同一である。
【０２７９】
以下、非線形歪補償用係数更新回路７２１の動作を説明する。複素Ｋ乗回路１６３、複素２乗回路１６４はそれぞれxK (n) 、x2(n) をＦＦＴ回路６９２に出力する。ＦＦＴ回路６９２がxK (n) 、x2(n) とH(k)を時間多重してそれぞれのＦＦＴ変換を行い、XKg (k) 、X2g (k) をそれぞれ各次数のＬＭＳ回路１３０に出力するとともに、遅延プロファイルh'(n) も出力する。各次数のＬＭＳ回路１３０は前記信号と誤差信号e(n)を用いて係数更新を行い、Ｋ次歪補償用係数a K (n) と２次歪補償用係数a2(n) を非線形歪補償用複素信号変換回路１６１に出力する。
【０２８０】
また非線形歪補償用複素信号変換回路１６１は実施の形態１で説明したと同様の構成で、式（１−１１）で示すy(n)を出力する。以上の構成により、２次歪以上の任意の高次非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。他の次数の非線形歪を補償する場合には、その次数ｍの複素m 乗回路とＬＭＳ回路１３０を追加し、必要に応じてＦＦＴ回路６９２の多重度を上げれば良い。
【０２８１】
また、図４８における非線形歪等化回路６１１中の非線形歪補償用係数更新回路６１２を、図５０の非線形歪補償用係数更新回路６２１に置き換えた構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の係数更新式はそれぞれの次数において、式（５−２６）を用いる。この回路は図６５に示すように、この場合の非線形歪補償用係数更新回路７３１は図６４の非線形歪補償用係数更新回路７２１において、各次数のＬＭＳ回路１３０の前段にそれぞれ複素除算器５０５を追加した構成となる。
【０２８２】
また、図４８における非線形歪等化回路６１１中の非線形歪補償用係数更新回路６１２を、図５１の非線形歪補償用係数更新回路６３１に置き換えた構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の係数更新式はそれぞれの次数において、式（５−２５）を用いる。
【０２８３】
図６６にこの場合の非線形歪補償用係数更新回路７４１の構成を示す。図６６において非線形歪補償用係数更新回路７４１は、複素Ｋ乗回路１６３と、複素２乗回路１６４と、セレクタ７４２と、ＦＦＴ回路５０２と、次数分だけの複数のＬＭＳ回路１３０とを有している。また、非線形歪補償用複素信号変換回路１６１は、図７に示すものと同一である。
【０２８４】
以下、非線形歪補償用係数更新回路７４１の動作を説明する。係数更新制御回路５１１は例えば各4OFDM シンボル周期において、第1OFDM シンボルでは１、第3OFDM シンボルでは2 、第２及び第4OFDM シンボルでは0 となる係数更新制御信号をそれぞれ出力する。複素Ｋ乗回路１６３とＫ乗歪補償用のＬＭＳ回路１３０は係数更新制御信号が１の期間のみ動作する。そして、複素２乗回路１６４と２乗歪補償用のＬＭＳ回路１３０は係数更新制御信号が２の期間のみ動作する。
【０２８５】
セレクタ７４２は係数更新制御信号が１の期間は複素Ｋ乗回路１６３の出力x K (n) を選択し、２の期間は複素２乗回路１６４の出力x2(n) を選択し、０の期間はH(k)を選択し、ＦＦＴ回路５０２に出力する。ＦＦＴ回路５０２は前記選択された信号をＦＦＴ変換し、変換結果を各次数のＬＭＳ回路１３０と外部とに出力する。ＦＦＴ回路５０２の出力は各4OFDM シンボル周期において、第1OFDM シンボルではX K g (k) を出力し、第3OFDM シンボルではX2 g (k) を出力し、第２及び第4OFDM シンボルでは遅延プロファイルh'(n) を出力する。Ｋ乗歪補償用及び２乗歪補償用のＬＭＳ回路１３０はそれぞれ第1 、第3OFDM シンボルのみ動作し、また外部の出力は遅延プロファイルh'(n) が出力される第２及び第4OFDM シンボルのみ値が有効となる。
【０２８６】
以上の構成により、２次歪以上の任意の高次非線形歪の補償を行うとともに、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。他の次数の非線形歪を補償する場合には、その次数ｍの複素m 乗回路とＬＭＳ回路１３０を追加し、必要に応じて係数更新制御回路５１１で生成する係数更新制御信号を変更し、セレクタ７４２の多重度を上げれば良い。
【０２８７】
また、図４８における非線形歪等化回路６１１中の非線形歪補償用係数更新回路６１２を、図５２の非線形歪補償用係数更新回路６４１に置き換えた構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の係数更新式はそれぞれの次数において、式（５−２６）を用いる。図６７にこの場合の非線形歪補償用係数更新回路７５１の構成を示す。この回路は図６６の非線形歪補償用係数更新回路７４１において、各次数のＬＭＳ回路１３０の前段にそれぞれ複素除算器５０５を追加した構成となる。
【０２８８】
なお上記の２次歪以上の任意の高次非線形歪を補償する各例では、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路をそれぞれ有する場合を示したが、実施の形態１と同様に、例えばＩ、 Ｑ軸成分のべき乗を次の高い次数に順次出力することにより、回路の共用化を図ってもよく、他の共用化方法を用いてもよい。
【０２８９】
（実施の形態６）
本発明の実施の形態６における非線形歪等化回路について、図面を参照しながら説明する。図６８は本実施の形態における非線形歪等化回路８０１の構成を示すブロック図である。図６８において非線形歪等化回路８０１は、図２８の非線形歪等化回路５０１において、非線形歪補償用係数更新回路５４１に置き換わり、同期復調回路５０３が差動復調回路８０２に置き換わった構成である。差動復調回路８０２は、１シンボル遅延回路８０３と複素除算器５０５とを有している。
【０２９０】
差動キャリア変調されたOFDM変調信号は図示しないアンテナで受信される。実施の形態１と同様に準同期検波回路１０８がＩ軸、Ｑ軸データの検波を行って、検波出力x(n)を生成する。
【０２９１】
非線形歪等化回路８０１の動作を以下に説明する。非線形歪補償用係数更新回路５４１で生成される３次歪補償用係数a3(n) を用いて、非線形歪補償用複素信号変換回路１０２がx(n)に含まれる３次歪を除去する。そして、ＦＦＴ回路５０２がＦＦＴ変換を行って、周波数軸上の信号f(n)を差動復調回路８０２に出力する。
【０２９２】
図６８に示すようにL ポイントのＦＦＴ変換を行うものとし、処理遅延を2Lサンプルと仮定している。差動復調回路８０２では、１シンボル遅延回路８０３がf(n)を１OFDMシンボル遅延させてf(n-L)を出力し、複素除算器５０５がf(n)をf(n-L)で複素除算することにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力する。誤差算出回路１０４がこの信号q(n)と最も近い符号点d(n)との誤差を算出するとともに、d(n)を復調信号として誤り訂正部に出力する。なお誤り訂正部が軟判定復号を行う場合には、誤差算出回路１０４の入力q(n)を復調信号として誤り訂正部に出力する。
【０２９３】
非線形歪補償用係数更新回路５４１はこの誤差信号e(n)とx(n)、f(n-L)を用いて、LMS アルゴリズムによりa3(n) を更新する。非線形歪補償用係数更新回路５４１の構成は図３３に示す通りであり、複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。ここで図６８に示すように、差動復調回路８０２と誤差算出回路１０４の遅延がないものと仮定すると、y(n)から誤差信号e(n)を算出するまでの遅延はＦＦＴ回路５０２の2Lサンプル分となる。非線形歪補償用係数更新回路５４１中の遅延もＦＦＴ回路５０２の2Lサンプルと相当であり、処理遅延が等しくなっている。以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０２９４】
本実施の形態における非線形歪補償用係数更新回路５４１の係数更新アルゴリズムについて以下に説明する。図６８より、誤差信号e(n)は式（５−１）で表され、
q(n)＝ f(n) ／f(n-L)・・式（６−１）
と、式（５−３）と、を式（５−１）に代入すると、次式が得られる。
e(n)＝ d(n) − FFT( y(n) )／f(n-L)・・式（６−２）
この式に式（１−１）を代入すると、次式が得られる。
e(n)＝ d(n) − FFT( x(n) + a3(n)x3(n) ) ／f(n-L)・・式（６−３）
【０２９５】
LMS アルゴリズムは係数更新の収束速度が比較的遅いため、a3 (n) を定数と見なすと、次式が得られる。
e(n)＝ d(n) − FFT( x(n) )／f(n-L) + a3(n)・FFT( x3(n) )／f(n-L)
・・式（６−４）
ここで式（６−４）を式（１−５）に代入して偏微分を行うと、次式が得られる。
dJ(a3)／da3(n)＝ 2 [e(n)・de(n) ／da3 (n)]
＝−2e(n) [ FFT( x3(n) )／f(n-L) ]* ・・式（６−５）
【０２９６】
u = 2 αと置き、式（６−５）を式（１−６）に代入すると、次式が得られる。
a3(n+1) ＝ a3 (n) + ue(n) [ FFT( x3(n) ) ／f(n-L) ]* ・・式（６−６）
一方、図３３よりa3(n) は次式で表される。
a3(n)
＝ a3(n-1) + ue(n) [ FFT( ｜x2(n) ｜x(n) )／f(n-L) ] * ・・式（６−７）
式（６−７）においてはa3(n) がe(n)、x(n)、f(n-L)と比較して１サンプル遅延しているが、LMS アルゴリズムは係数更新の収束速度が比較的遅いため、実用上問題ない。
【０２９７】
実施の形態５と同様に、ＦＦＴ回路５０２が時刻n ＝T から動作を開始し、n の範囲を式（５−１1 ）とするとき、この期間におけるy(n)、x3(n) のＦＦＴ変換をそれぞれY g (k) 、X3g (k) と表すと、
Y g (k) = Σj=(T+gL)to(T+(g+1)L-1) y(j) W L k(j-T-gL) ,
W L = e -j2pie/L  ( k = 0, 1, …, L-1 ) ・・式（６−８）
となり、X3 g (k) は式（５−１２）と同じになる。
【０２９８】
f(n-L) = FFT( y(n-L) )・・式（６−９）
であり、式（６−６）においてf(n-L)、FFT(x3 (n))をそれぞれY g (k')、X3g (k) で表し、k' = n'-T-gL (n' = n- L)、 k = n-T-gL とおくと、次式が得られる。
a 3 (n+1)
= a 3 (n) + ue(n) [ X 3g (n-T-gL)／Y g-1( n'-T-(g-1)L) ] *
・・式（６−１０）
【０２９９】
以上が本実施の形態における非線形歪等化回路の構成と動作であるが、実施の形態５と同様に、図３３の非線形歪補償用係数更新回路５４１中のＦＦＴ回路５０２の出力の内、例えば２ポイント毎に１ポイントを用いて代表値とし、残りの１ポイントを代表値として補間する構成としてもよい。この場合、実施の形態５と同じく、図３０のバタフライ演算回路５２１は破線で囲まれた部分のみで実現でき、回路規模を約１／２にすることができる。
【０３００】
また、実施の形態５と同様に、図３３の非線形歪補償用係数更新回路５４１中のＦＦＴ回路５０２の入力の内、例えば２ポイント毎に１ポイントを用いて１／２のポイント数のＦＦＴ変換を行って代表値とし、残りの１ポイントを代表値として補間する構成としてもよい。この場合、実施の形態５と同じく、非線形歪補償用係数更新回路５４１において、図３１のＦＦＴ回路５０２が図３５のＦＦＴ回路５６１に置き換えられる。その結果、図３０のバタフライ演算回路５２１は図３４のバタフライ演算回路５５１に置き換えられ、図３０のバタフライ演算回路５２１と比較して、回路規模を約１／４にすることができる。
【０３０１】
また、図３３における非線形歪補償用係数更新回路５４１中のＦＦＴ回路５０２を削除し、図６８における非線形歪等化回路８０１中のＦＦＴ回路５０２に時間多重する構成としてもよい。
【０３０２】
図６９にこの場合の非線形歪等化回路８１１の構成を示す。図６９において非線形歪等化回路８１１は、図３７の非線形歪等化回路５７１において、非線形歪補償用係数更新回路５９１に置き換わり、同期復調回路５０３が差動復調回路８０２に置き換わった構成である。動作は以下の通りである。
【０３０３】
差動復調回路８０２では、f(n)をf(n-L)で複素除算することにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力する。差動復調回路８０２内の非線形歪補償用係数更新回路５９１がx(n)、X3g (k) 、e(n)とf(n-L)を入力として係数更新を行い、３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力する。その他の動作については、図３７の非線形歪等化回路５７１と同じである。
【０３０４】
非線形歪補償用係数更新回路５９１の構成は図４４に示す通りであり、複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。以上の構成により、１つのＦＦＴ回路を時間多重して動作させ、より小さな回路規模で差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０３０５】
また、図６８における非線形歪等化回路８０１中の差動復調回路８０２で    伝送路特性H(k)を生成し、H(k)をＦＦＴ回路５０２に時間多重することにより  、遅延プロファイルh'(n) を算出する構成としてもよい。
【０３０６】
図７０にこの場合の非線形歪等化回路８２１の構成を示す。図７０において非線形歪等化回路８２１は、図４５の非線形歪等化回路６０１において、非線形歪補償用係数更新回路５４１に置き換わり、同期復調回路５０３が差動復調回路８０２に置き換わった構成である。動作は以下の通りである。
【０３０７】
差動復調回路８０２では、f(n)をf(n-L)で複素除算することにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力する。そして、伝送路特性算出回路５０４がf(n)に含まれるパイロット信号などにより伝送路特性H(k)を算出してＦＦＴ回路５７２に出力する。非線形歪補償用係数更新回路５４１はx(n)、e(n)とf(n-L)を入力として係数更新を行い、３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力する。その他の動作については、図４５の非線形歪等化回路６０１と同じである。非線形歪補償用係数更新回路５４１の構成は図３３に示す通りであり、複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。
【０３０８】
以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。
【０３０９】
また、図６８における非線形歪等化回路８０１中の差動復調回路８０２で伝送路特性H(k)を生成し、H(k)を非線形歪補償用係数更新回路５４１中のＦＦＴ回路５０２に時間多重することにより、遅延プロファイルh'(n) を算出する構成としてもよい。
【０３１０】
図７１にこの場合の非線形歪等化回路８３１の構成を示す。図７１において非線形歪等化回路８３１は、図４８の非線形歪等化回路６１１において、非線形歪補償用係数更新回路６２１に置き換わり、同期復調回路５０３が差動復調回路８０２に置き換わった構成である。動作は以下の通りである。
【０３１１】
差動復調回路８０２では、f(n)をf(n-L)で複素除算することにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力するとともに、伝送路特性算出回路５０４がf(n)に含まれるパイロット信号などにより伝送路特性H(k)を算出して、非線形歪補償用係数更新回路６２１に出力する。非線形歪補償用係数更新回路６２１はx(n)、e(n)とf(n-L)を入力として係数更新を行い、３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力するとともに、H(k)を入力として遅延プロファイルh'(n) を生成して出力する。
【０３１２】
その他の動作については、図４８の非線形歪等化回路６１１と同じである。非線形歪補償用係数更新回路６２１の構成は図５０に示す通りであり、複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。
【０３１３】
また、非線形歪補償用係数更新回路５４１（図３３）、５９１（図４４）、６２１（図５０）が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行う構成としてもよい。
【０３１４】
実施の形態５と同様に、非線形歪補償用係数更新回路５４１（図３３）、５９１（図４４）、６２１（図５０）において、係数更新制御回路５１１を設ける。係数更新制御信号が"L" の期間は、前記非線形歪補償用係数更新回路中の各回路は動作を停止する。以上の構成により、３次歪補償用係数の収束時間は若干長くなるが、非線形歪補償用係数更新回路の消費電力を約１／２に削減することができる。
【０３１５】
また、図７１の非線形歪等化回路８３１中の非線形歪補償用係数更新回路６２１が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行い、係数更新を行わないOFDMシンボル期間で遅延プロファイルh'(n) を算出する構成としてもよい。
【０３１６】
前述した図５２がこの場合の非線形歪補償用係数更新回路６４１の構成であり、複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。動作は実施の形態５と同じである。以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０３１７】
また、図６９の非線形歪等化回路８１１中の非線形歪補償用係数更新回路５９１が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行い、係数更新を行わないOFDMシンボル期間で遅延プロファイルh ’(n) を算出する。この場合、非線形歪等化回路８１１中のＦＦＴ回路５７２に時間多重する構成としてもよい。
【０３１８】
図７２にこの場合の非線形歪等化回路８４１の構成を示す。図７２において非線形歪等化回路８４１は、図５４の非線形歪等化回路６６１において、同期復調回路５０３が差動復調回路８０２に置き換わった構成である。動作は以下の通りである。
【０３１９】
差動復調回路８０２では、f(n)をf(n-L)で複素除算することにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力する。そして、差動復調回路８０２内の伝送路特性算出回路５０４がf(n)に含まれるパイロット信号などにより伝送路特性H(k)を算出して、セレクタ６３２に出力する。非線形歪補償用係数更新回路５９１がx(n)、X g (k) 、e(n)とf(n-L)を入力として係数更新を行い、３次歪補償用係数a3(n) を非線形歪補償用複素信号変換回路１０２に出力する。その他の動作については、図５４の非線形歪等化回路６６１と同じである。
【０３２０】
非線形歪補償用係数更新回路５９１の構成は図４４に示す通りであり、複素除算器５０５への入力H(k)がf(n-L)に置き換えられ、x3(n) は複素３乗回路１２１からセレクタ６３２に出力される構成に変わるのみである。セレクタ６３２は係数更新制御信号によりx3(n) とH(k)から一方を選択して、ＦＦＴ回路５７２に出力する。
【０３２１】
以上の構成により、１つのＦＦＴ回路のみを時間多重して動作させ、より小さな回路規模で差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。そして、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０３２２】
また、非線形歪補償用係数更新回路５４１（図３３）、５９１（図４４）、６２１（図５０）、６４１（図５２）が、高Ｃ／Ｎ時のみ係数更新を行う構成としてもよい。実施の形態１と同様に、非線形歪等化回路８０１（図６８）、８１１（図６９）、８２１（図７０）、８３１（図７１）、８４１（図７２）にＣ／Ｎ算出回路１１６を設け、Ｃ／Ｎ算出回路１１６はＣ／Ｎを算出して平均化し、その結果をＣＮＲ信号として出力する。
【０３２３】
実施の形態１と同様に、非線形歪補償用係数更新回路はＣＮＲ信号が示すＣ／Ｎが設定した閾値以下の場合にはa3(n) ＝０とし、非線形歪補償用複素信号変換回路１０２がy(n)＝ x(n) として出力する。ＣＮＲ信号の示すＣ／Ｎが設定した閾値以上の場合には係数更新を行う。以上の構成により、低Ｃ／Ｎ時に悪影響を及ぼさず、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０３２４】
なお本実施の形態において、式（１−１）に示すように非線形歪で支配的な３次歪のみを除去する構成としたが、式（１−１１）を用いて２次歪以上の任意の高次非線形歪を補償する構成としてもよい。この場合の係数更新式はそれぞれの次数において、次式が成立する。
a m (n+1) ＝ a m (n) + ue(n) [ FFT( xm (n) ) ／f(n-L) ]*   (m > 1)
・・式（６−１１）
なおx m (n) = ｜x m-1(n)｜ x(n) とする。
【０３２５】
非線形歪等化回路８０１（図６８）、８２１（図７０）の構成において、式（６−１１）を用いて２次歪以上Ｋ次歪以下の高次非線形歪を補償する非線形歪補償用係数更新回路６８１の構成は図５６に示す通りである。即ち複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。動作は実施の形態５と同じである。以上の構成により、２次歪以上の任意の高次非線形歪の補償を行う。
【０３２６】
また、非線形歪等化回路８１１（図６９）、８４１（図７２）の構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の非線形歪補償用係数更新回路７１１の構成は図６３に示す通りである。即ち複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。
【０３２７】
また、図７１における非線形歪等化回路８３１においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の非線形歪補償用係数更新回路７３１の構成は図６５に示す通りである。即ち複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。
【０３２８】
また、図７１における非線形歪等化回路８３１中の非線形歪補償用係数更新回路７２１を、図５２の非線形歪補償用係数更新回路６４１に置き換えた構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の非線形歪補償用係数更新回路７５１の構成は図６７に示す通りである。即ち複素除算器５０５への入力H(k)がf(n-L)に置き換えられるのみである。
【０３２９】
なお上記の２次歪以上の任意の高次非線形歪を補償する各例では、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路をそれぞれ有する場合を示した。しかし、実施の形態１と同様に、例えばＩ、 Ｑ軸成分のべき乗を次の高い次数に順次出力することにより回路の共用化を図ってもよく、他の共用化方法を用いてもよい。
【０３３０】
（実施の形態７）
本発明の実施の形態７における非線形歪等化回路について、図面を参照しながら説明する。図７３は本実施の形態における非線形歪等化回路９０１の構成を示すブロック図である。図７３において非線形歪等化回路９０１は、図６８の非線形歪等化回路８０１において、差動復調回路９０２と非線形歪補償用係数更新回路９０５とに置き換わった構成である。差動復調回路９０２は、１シンボル遅延回路８０３と、複素共役回路９０３と、複素乗算器９０４とを有している。複素共役回路９０３はＱ軸データのみを正負反転して、複素共役を生成する回路である。
【０３３１】
差動キャリア変調されたOFDM変調信号は図示しないアンテナで受信される。そして実施の形態１と同様に準同期検波回路１０８がＩ軸、Ｑ軸データの検波を行って、検波出力x(n)を生成する。
【０３３２】
非線形歪等化回路９０１の動作を以下に説明する。差動復調回路９０２では、１シンボル遅延回路８０３がf(n)を１OFDMシンボル遅延させてf(n-L)を出力し、複素共役回路９０３がf(n-L)の複素共役 f(n-L) * を生成する。複素乗算器９０４がf(n)とf(n-L)* の複素乗算を行うことにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力する。その他の動作については、非線形歪補償用係数更新回路９０５の構成を除いては、図６８の非線形歪等化回路８０１と同じである。
【０３３３】
図７４に非線形歪補償用係数更新回路９０５の構成を示す。図７４において非線形歪補償用係数更新回路９０５は、図３３の非線形歪補償用係数更新回路５４１において、複素除算器５０５が複素乗算器９０４に置き換えられた構成で、複素乗算器９０４への入力H(k)がf(n-L) * に置き換えられているのみである。
【０３３４】
ここで図７３に示すように、差動復調回路９０２と誤差算出回路１０４の遅延がないものと仮定すると、y(n)から誤差信号e(n)を算出するまでの遅延はＦＦＴ回路５０２の2Lサンプル分となる。非線形歪補償用係数更新回路９０５中の遅延もＦＦＴ回路５０２の2Lサンプルに相当し、処理遅延が等しくなっている。以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０３３５】
本実施の形態における非線形歪補償用係数更新回路９０５の係数更新アルゴリズムについて、以下に説明する。図７３より誤差信号e(n)は式（５−１）で表され、
q(n)＝ f(n) ・f(n-L)* ・・式（7 −１）
とする。式（7 −１）と式（５−３）とを式（５−１）に代入すると、次式が得られる。
e(n)＝ d(n) − FFT( y(n) )・f(n-L) * ・・式（７−２）
この式に式（１−１）を代入すると、次式が得られる。
e(n)＝ d(n) − FFT( x(n) + a3(n)x3(n) ) ・f(n-L) * ・・式（７−３）
【０３３６】
LMS アルゴリズムは係数更新の収束速度が比較的遅いため、a3(n) を定数と見なすと、次式が得られる。
e(n)＝ d(n) − FFT( x(n) )・f(n-L) * + a3(n) ・FFT( x3(n) )・f(n-L) *
・・式（７−４）
ここで式（７−４）を式（１−５）に代入して偏微分を行うと、次式が得られる。
dJ(a3)／da3 (n)＝ 2 [e(n)・de(n) ／da3(n)]
＝−2e(n) [ FFT( x3(n) )・f(n-L) * ] * ・・式（７−５）
【０３３７】
u = 2 αと置き、式（７−５）を式（１−６）に代入すると、次式が得られる。
a3(n+1)
＝ a3(n) + ue(n) [ FFT(x3(n)) ・f(n-L) * ] * ・・式（７−６）
【０３３８】
一方、図７４よりa3(n) は次式で表される。
a3(n)
＝ a3(n-1) + ue(n) [ FFT(x3(n)) ・f(n-L) * ] * ・・式（７−７）
式（７−７）においてはa(n) がe(n)、x(n)、f(n-L) * と比較して１サンプル遅延しているが、LMS アルゴリズムは係数更新の収束速度が比較的遅いため、実用上問題ない。
【０３３９】
実施の形態５と同様に、ＦＦＴ回路５０２が時刻n ＝T から動作を開始し、n の範囲を式（５−１1 ）とするとき、この期間におけるy(n)、x3(n) のＦＦＴ変換をそれぞれY g  (k) 、X3g (k) と表すと、Y g (k) は式（６−８）となり、X3g (k) は式（５−１２）となる。
【０３４０】
f(n-L)は式（６−９）で表現され、式（７−６）においてf(n-L)、FFT(x3(n))をそれぞれY g (k')、X3g (k) で表し、k' = n'-T-gL (n' = n- L)、 k =n-T-gLとおくと、次式が得られる。
a 3 (n+1)
= a 3 (n) + ue(n) [ X3g (n-T-gL)・Y g-1( n'-T-(g-1)L ) * ] *
・・式（７−８）
【０３４１】
以上が本実施の形態における非線形歪等化回路の構成と動作であるが、実施の形態５と同様に、図７４の非線形歪補償用係数更新回路９０５中のＦＦＴ回路５０２の出力の内、例えば２ポイント毎に１ポイントを用いて代表値とし、残りの１ポイントを前記代表値として補間する構成としてもよい。この場合、実施の形態５と同じく、図３０のバタフライ演算回路５２１は破線で囲まれた部分のみで実現でき、回路規模を約１／２にすることができる。
【０３４２】
また、実施の形態５と同様に、図７４の非線形歪補償用係数更新回路９０５中のＦＦＴ回路５０２の入力の内、例えば２ポイント毎に１ポイントを用いて１／２のポイント数のＦＦＴ変換を行って代表値とし、残りの１ポイントを代表値として補間する構成としてもよい。この場合、実施の形態５と同じく、非線形歪補償用係数更新回路９０５において、図３１のＦＦＴ回路５０２が図３５のＦＦＴ回路５６１に置き換えられる。その結果、図３０のバタフライ演算回路５２１は図３４のバタフライ演算回路５５１に置き換えられ、図３０のバタフライ演算回路５２１と比較して、回路規模を約１／４にすることができる。
【０３４３】
また、図７３における非線形歪補償用係数更新回路９０５中のＦＦＴ回路５０２を削除し、図７３における非線形歪等化回路９０１中のＦＦＴ回路５０２に時間多重する構成としてもよい。
【０３４４】
図７５にこの場合の非線形歪等化回路９１１の構成を示す。図７５において非線形歪等化回路９１１は、図６９の非線形歪等化回路８１１において、差動復調回路９０２と非線形歪補償用係数更新回路９１２とに置き換わった構成である。動作は以下の通りである。
【０３４５】
差動復調回路９０２では、f(n)とf(n-L)* の複素乗算を行うことにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力する。その他の動作については、非線形歪補償用係数更新回路９１２の構成を除いては、図６９の非線形歪等化回路８１１と同じである。
【０３４６】
図７６に非線形歪補償用係数更新回路９１２の構成を示す。図７６において非線形歪補償用係数更新回路９１２は、図４４の非線形歪補償用係数更新回路５９１において、複素除算器５０５が複素乗算器９０４に置き換えられた構成であり、複素乗算器９０４への入力H(k)がf(n-L) * に置き換えられている。以上の構成により、１つのＦＦＴ回路を時間多重して動作させ、より小さな回路規模で差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０３４７】
また、図７３における非線形歪等化回路９０１中の差動復調回路９０２で伝送路特性H(k)を生成し、H(k)をＦＦＴ回路５０２に時間多重することにより、遅延プロファイルh'(n) を算出する構成としてもよい。
【０３４８】
図７７にこの場合の非線形歪等化回路９２１の構成を示す。図７７において非線形歪等化回路９２１は、図７０の非線形歪等化回路８２１において、差動復調回路９０２と非線形歪補償用係数更新回路９０５とに置き換わった構成である。動作は以下の通りである。
【０３４９】
差動復調回路９０２では、f(n)とf(n-L) * の複素乗算を行うことにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力するとともに、差動復調回路９０２内の伝送路特性算出回路５０４がf(n)に含まれるパイロット信号などにより伝送路特性H(k)を算出して、ＦＦＴ回路５７２に出力する。その他の動作については、非線形歪補償用係数更新回路９０５の構成を除いては、図７０の非線形歪等化回路８２１と同じである。
【０３５０】
非線形歪補償用係数更新回路９０５の構成は図７４に示す通りである。以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。
【０３５１】
また、図７３における非線形歪等化回路９０１中の差動復調回路９０２で伝送路特性H(k)を生成し、H(k)を非線形歪補償用係数更新回路９０５中のＦＦＴ回路５０２に時間多重することにより、遅延プロファイルh'(n) を算出する構成としてもよい。
【０３５２】
図７８にこの場合の非線形歪等化回路９３１の構成を示す。図７８において非線形歪等化回路９３１は、図７１の非線形歪等化回路８３１において、差動復調回路９０２と非線形歪補償用係数更新回路９３２とに置き換わった構成である。動作は以下の通りである。
【０３５３】
差動復調回路９０２では、f(n)とf(n-L)* の複素乗算を行うことにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力するとともに、伝送路特性算出回路５０４がf(n)に含まれるパイロット信号などにより伝送路特性H(k)を算出して、非線形歪補償用係数更新回路９３２に出力する。その他の動作については、非線形歪補償用係数更新回路９３２の構成を除いては、図７１の非線形歪等化回路８３１と同じである。
【０３５４】
図７９に非線形歪補償用係数更新回路９３２の構成を示す。図７９において非線形歪補償用係数更新回路９３２は、図５０の非線形歪補償用係数更新回路６２１において、複素除算器５０５が複素乗算器９０４に置き換えられた構成であり、複素乗算器９０４への入力H(k)がf(n-L)* に置き換えられている。以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、新たな回路を追加することなく遅延プロファイルを算出する。
【０３５５】
また、非線形歪補償用係数更新回路９０５（図７４）、９１２（図７６）、９３２（図７９）が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行う構成としてもよい。
【０３５６】
実施の形態５と同様に、非線形歪補償用係数更新回路９０５（図７４）、９１２（図７６）、９３２（図７９）において、係数更新制御回路５１１を設ける。実施の形態５と同様に、係数更新制御信号が"L" の期間は、前記非線形歪補償用係数更新回路中の各回路は動作を停止する。以上の構成により、３次歪補償用係数の収束時間は若干長くなるが、非線形歪補償用係数更新回路の消費電力を約１／２に削減することができる。
【０３５７】
また、図７８の非線形歪等化回路９３１中の非線形歪補償用係数更新回路９３２が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行い、係数更新を行わないOFDMシンボル期間で遅延プロファイルh'(n) を算出する構成としてもよい。
【０３５８】
図８０がこの場合の非線形歪補償用係数更新回路９４１の構成であり、図５２の非線形歪補償用係数更新回路６４１において、複素除算器５０５が複素乗算器９０４に置き換えられた構成であり、複素乗算器９０４への入力H(k)がf(n-L)* に置き換えられている。以上の構成により、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０３５９】
また、図７５の非線形歪等化回路９１１中の非線形歪補償用係数更新回路９１２が、例えば2OFDM シンボル毎に1OFDM シンボルのみ係数更新を行い、係数更新を行わないOFDMシンボル期間で遅延プロファイルh ’(n) を算出する場合、非線形歪等化回路９１１中のＦＦＴ回路５７２に時間多重する構成としてもよい。
【０３６０】
図８１にこの場合の非線形歪等化回路９５１の構成を示す。図８１において非線形歪等化回路９５１は、図７２の非線形歪等化回路８４１において、差動復調回路９０２と非線形歪補償用係数更新回路９１２とに置き換わった構成である。動作は以下の通りである。
【０３６１】
差動復調回路９０２では、f(n)とf(n-L) * の複素乗算を行うことにより差動復調を行って、信号q(n)を誤差算出回路１０４に出力するとともに、伝送路特性算出回路５０４がf(n)に含まれるパイロット信号などにより伝送路特性H(k)を算出して、セレクタ６３２に出力する。その他の動作については、非線形歪補償用係数更新回路９１２の構成を除いては、図７２の非線形歪等化回路８４１と同じである。
【０３６２】
非線形歪補償用係数更新回路９１２の構成は図７６に示す通りであり、x3(n) が複素３乗回路１２１からセレクタ６３２に出力される構成に変わるのみである。セレクタ６３２は係数更新制御信号によりx3(n) とH(k)からどちらかを選択してＦＦＴ回路５７２に出力する。
【０３６３】
以上の構成により、１つのＦＦＴ回路のみを時間多重して動作させ、より小さな回路規模で差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行うとともに、セレクタを追加するのみで消費電力を増加させることなく、遅延プロファイルを算出する。
【０３６４】
また、非線形歪補償用係数更新回路９０５（図７４）、９１２（図７６）、９３２（図７９）、９４１（図８０）が、高Ｃ／Ｎ時のみ係数更新を行う構成としてもよい。実施の形態１と同様に、非線形歪等化回路９０１（図７３）、９１１（図７５）、９２１（図７７）、９３１（図７８）、９５１（図８１）にＣ／Ｎ算出回路１１６を設け、Ｃ／Ｎ算出回路１１６はＣ／Ｎを算出して平均化し、その結果をＣＮＲ信号として出力する。
【０３６５】
実施の形態１と同様に、非線形歪補償用係数更新回路はＣＮＲ信号が示すＣ／Ｎが設定した閾値以下の場合にはa3(n) ＝０とし、非線形歪補償用複素信号変換回路１０２がy(n)＝ x(n) として出力する。ＣＮＲ信号の示すＣ／Ｎが、設定した閾値以上の場合には係数更新を行う。以上の構成により、低Ｃ／Ｎ時に悪影響を及ぼさず、差動キャリア変調されたOFDMベースバンド信号中の非線形歪の補償を行う。
【０３６６】
なお本実施の形態において、式（１−１）に示すように非線形歪で支配的な３次歪のみを除去する構成としたが、式（１−１１）を用いて２次歪以上の任意の高次非線形歪を補償する構成としてもよい。この場合の係数更新式はそれぞれの次数において、次式が得られる。
a m (n+1) ＝ a m (n) + ue(n) [ FFT( xm (n) ) ・f(n-L)* ] *  (m > 1)
・・式（７−９）
ここでx m (n) = ｜x m-1(n)｜ x(n) とする。
【０３６７】
非線形歪等化回路９０１（図７３）、９２１（図７７）の構成において、式（７−９）を用いて、２次歪以上Ｋ次歪以下の高次非線形歪を補償する非線形歪補償用係数更新回路９６１の構成を図８２に示す。図８２において非線形歪補償用係数更新回路９６１は、図５６の非線形歪補償用係数更新回路６８１において、複素除算器５０５が複素乗算器９０４に置き換えられた構成であり、複素乗算器９０４への入力H(k)がf(n-L) * に置き換えられている。以上の構成により、２次歪以上の任意の高次非線形歪の補償を行う。
【０３６８】
また、非線形歪等化回路９１１（図７５）、９５１（図８１）の構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の非線形歪補償用係数更新回路９７１の構成を図８３に示す。図８３において非線形歪補償用係数更新回路９７１は、図６３の非線形歪補償用係数更新回路７１１において、複素除算器５０５が複素乗算器９０４に置き換えられた構成であり、複素乗算器９０４への入力H(k)がf(n-L) * に置き換えられている。
【０３６９】
また、図７８における非線形歪等化回路９３１においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の非線形歪補償用係数更新回路９８１の構成を図８４に示す。図８４において非線形歪補償用係数更新回路９８１は、図６５の非線形歪補償用係数更新回路７３１において、複素除算器５０５が複素乗算器９０４に置き換えられた構成であり、複素乗算器９０４への入力H(k)がf(n-L) * に置き換えられている。
【０３７０】
また、図７８における非線形歪等化回路９３１中の非線形歪補償用係数更新回路９３２を、図８０の非線形歪補償用係数更新回路９４１に置き換えた構成においても、同様に２次歪以上の任意の高次非線形歪の補償を行うことができる。この場合の非線形歪補償用係数更新回路９９１の構成を図８５に示す。図８５において非線形歪補償用係数更新回路９９１は、図６７の非線形歪補償用係数更新回路７５１において、複素除算器７０５が複素乗算器９０４に置き換えられた構成であり、複素乗算器９０４への入力H(k)がf(n-L) * に置き換えられている。
【０３７１】
なお上記の２次歪以上の任意の高次非線形歪を補償する各例では、複素Ｋ乗回路１６３、複素２乗回路１６４、及び各次数の複素ｍ乗回路をそれぞれ有する場合を示した。しかし、実施の形態１と同様に、例えばＩ、 Ｑ軸成分のべき乗を次の高い次数に順次出力することにより回路の共用化を図ってもよく、他の共用化方法を用いてもよい。
【０３７２】
なお実施の形態１〜７において非線形歪補償用複素信号変換回路の変換式を式（１−１）、式（１−１１）としたが、これは一例であり他の変換式を用いてもよい。また実施の形態１〜７においてx m (n) = ｜x m-1(n)｜ x(n)  (m > 1)とし、特にx3(n) ＝｜ x2(n)｜ x(n) としたが、x m (n) 及びx3(n)  (m > 1)を表す式として他の式を用いてもよい。
【０３７３】
また本実施の形態１において、非線形歪補償用係数更新回路の係数更新式として式（１−８）、式（１−１０）、式（１−１２）を用いたが、d シンボル毎に係数更新を行ってもよく（d は２以上の整数）、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３７４】
また本実施の形態２において、非線形歪補償用係数更新回路の係数更新式として式（２−１）、式（２−３）、式（２−４）を用いたが、d シンボル毎に係数更新を行ってもよく（d は２以上の整数）、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３７５】
また本実施の形態３において、非線形歪補償用係数更新回路の係数更新式として式（１−８）、式（１−１０）、式（３−４）〜式（３−６）、式（１−１２）を用いたが、d シンボル毎に係数更新を行ってもよく（d は２以上の整数）、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３７６】
また本実施の形態４において、非線形歪補償用係数更新回路の係数更新式として式（２−１）、式（４−３）〜式（４−６）、式（２−４）を用いたが、d シンボル毎に係数更新を行ってもよく（d は２以上の整数）、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３７７】
また本実施の形態５において、非線形歪補償用係数更新回路の係数更新式として式（５−８）、式（５−１０）、式（５−２５）、式（５−２６）を用いたが、d サンプル毎に係数更新を行ってもよく（d は２以上の整数）、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３７８】
また本実施の形態６において、非線形歪補償用係数更新回路の係数更新式として式（６−６）、式（６−１１）を用いたが、d サンプル毎に係数更新を行ってもよく（d は２以上の整数）、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３７９】
また本実施の形態７において、非線形歪補償用係数更新回路の係数更新式として式（７−６）、式（７−９）を用いたが、d サンプル毎に係数更新を行ってもよく（d は２以上の整数）、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３８０】
また本実施の形態１〜４において変調方式について特に明記しなかったが、本発明の非線形歪等化回路が適用される変調方式は特定の方式に制限されるものではなく、ＯＦＤＭ、ＱＡＭ、ＶＳＢ、ＰＳＫなどあらゆる変調方式が可能である。
【０３８１】
また本実施の形態１〜７における非線形歪補償用係数更新回路のステップパラメータu を各次数共通としたが、次数毎にステップパラメータu m を割り当ててそれぞれ可変としてもよい。
【０３８２】
また本実施の形態１〜４で示した位相同期確立の判定方法、Ｃ／Ｎ算出方法、及び本実施の形態３、 ４における線形歪補償収束判定方法は一例であり、他の方法を用いてもよい。
【０３８３】
また本実施の形態５〜７で示したＣ／Ｎ算出方法は一例であり、他の方法を用いてもよい。
【０３８４】
また本実施の形態１〜４では、非線形歪等化回路中の低域通過フィルタとしてロールオフコサインフィルタを用いる場合を示したが、他の低域通過フィルタを用いてもよい。
【０３８５】
また本実施の形態３において、線形歪補償用係数更新回路係数更新式として式（３−２）を用いたが、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３８６】
また本実施の形態４において、線形歪補償用係数更新回路係数更新式として式（４−１）を用いたが、最急勾配法以外のLMS アルゴリズムやLMS 以外のアルゴリズムを用いてもよい。
【０３８７】
また本実施の形態５において、図２８に図示する同期復調回路５０３を用いて同期復調を行ったが、これは一例である。
【０３８８】
また本実施の形態６、７において、それぞれ図６８に図示する差動復調回路８０２、図７３に図示する差動復調回路９０２を用いて差動復調を行ったが、これは一例である。
【０３８９】
また本実施の形態５〜７において、ＦＦＴ回路５０２の動作の説明で、例としてＦＦＴのポイント数L ＝4 の場合を考え、簡単のためＦＦＴ回路５０２が時刻n ＝T ＝0 から動作を開始し、g = 0 の場合を考えたが、これは一例である。
【０３９０】
また本実施の形態５〜７において、ＦＦＴ回路５０２、５６１、５７２、６９２の構成をそれぞれ図３１、図３５、図３９、図５８とし、動作をそれぞれ図３２、図３６、図４０〜図４３、図５９〜図６２で示し、処理遅延を2Lサンプルとしたが、一例であり、これに限らない。
【０３９１】
また本実施の形態５における非線形歪補償用係数更新回路５０６（図２９）、５７３（図３８）、６１２（図４９）、６３１（図５１）、及び本実施の形態５、６における非線形歪補償用係数更新回路５４１（図３３）、５９１（図４４）、６２１（図５０）、６４１（図５２）、及び本実施の形態７における非線形歪補償用係数更新回路９０５（図７４）、９１２（図７６）、９３２（図７９）、９４１（図８０）で、係数更新制御回路５１１が2OFDM シンボル毎に1OFDM シンボルのみ"H" となる係数更新制御信号を出力する構成とした。しかし、f を2 以上の整数とし、f OFDMシンボル毎に1OFDM シンボルのみ"H" となる係数更新制御信号を出力し、"L" のシンボルでは前記非線形歪補償用係数更新回路中の各回路が動作を停止する構成としてもよい。
【０３９２】
また本実施の形態５における非線形歪補償用係数更新回路６３１（図５１）、及び本実施の形態５、６における非線形歪補償用係数更新回路６４１（図５２）、及び本実施の形態７における非線形歪補償用係数更新回路９４１（図８０）で、係数更新制御信号が"L" の全シンボルでＦＦＴ回路を動作させて遅延プロファイルh'(n) を算出する構成とした。しかし、消費電力を削減するため、f を2 以上の整数とし、係数更新制御信号が"L" の全シンボル中でf OFDMシンボル毎に1OFDM シンボルのみ遅延プロファイルh'(n) を算出する構成としてもよい。その場合、残りの(f- 1)OFDMシンボル期間ではＦＦＴ回路を停止することができる。
【０３９３】
また本実施の形態５における非線形歪等化回路６１２（図４５）と非線形歪等化回路６１２中で非線形歪補償用係数更新回路５４１に置き換えた構成とした。また本実施の形態６における非線形歪等化回路８２１（図７０）、及び本実施の形態７における非線形歪補償用係数更新回路９２１（図７７）で、通常の２倍速でＦＦＴ回路５７２を動作させることにより、全シンボルにおける遅延プロファイルh'(n) を算出する構成とした。しかし、消費電力を削減するため、f を2 以上の整数とし、f OFDMシンボル毎に1OFDM シンボルのみ遅延プロファイルh'(n) を算出する構成としてもよい。その場合、残りの(f- 1)OFDMシンボル期間ではＦＦＴ回路５７２中の遅延プロファイルに関する回路を停止することができる。
【０３９４】
また本実施の形態５における非線形歪補償用係数更新回路６１２（図４９）、及び本実施の形態５、６における非線形歪補償用係数更新回路６２１（図５０）、及び本実施の形態７における非線形歪補償用係数更新回路９３２（図７９）で、通常の２倍速でＦＦＴ回路５７２を動作させることにより、全シンボルにおける遅延プロファイルh'(n) を算出する構成とした。しかし、消費電力を削減するため、f を2 以上の整数とし、f OFDMシンボル毎に1OFDM シンボルのみ遅延プロファイルh'(n) を算出する構成としてもよい。その場合、残りの(f- 1)OFDMシンボル期間ではＦＦＴ回路５７２中の遅延プロファイルに関する回路を停止することができる。
【０３９５】
また本実施の形態５における非線形歪補償用係数更新回路７４１（図６６）、及び本実施の形態５、６における非線形歪補償用係数更新回路７５１（図６７）、及び本実施の形態７における非線形歪補償用係数更新回路９９１（図８５）で、係数更新制御信号が０の全シンボルでＦＦＴ回路５０２を動作させて遅延プロファイルh'(n) を算出する構成とした。しかし、消費電力を削減するため、f を2 以上の整数とし、係数更新制御信号が０の全シンボル中でf OFDMシンボル毎に1OFDM シンボルのみ遅延プロファイルh'(n) を算出する構成としてもよい。その場合、残りの(f- 1)OFDMシンボル期間ではＦＦＴ回路５０２を停止することができる。他の次数の非線形歪を補償する場合にも、同様にして、消費電力を削減する構成にしてもよい。
【０３９６】
また本実施の形態５における非線形歪補償用係数更新回路６７１（図５５）、及び本実施の形態５、６における非線形歪補償用係数更新回路６８１（図５６）、及び本実施の形態７における非線形歪補償用係数更新回路９４１（図８２）で、次数毎の複素のＦＦＴ回路５０２を有する構成とした。しかし、例えば１つのＦＦＴ回路５７２（図３９）に置き換えて、通常の２倍速で動作させることにより時間多重を行い、２次歪とＫ次歪を補償する構成としてもよい。他の次数の非線形歪を補償する場合には、必要に応じてＦＦＴ回路５７２の多重度を上げれば良い。
【０３９７】
また本実施の形態５〜７において、周波数同期に関して特に触れなかったが、周波数同期が引き込み過程では、
a3(n) ＝ 0とし、
非線形歪補償用係数更新回路が周波数同期確立後に動作を開始する構成にしてもよい。
【０３９８】
また本実施の形態５〜７において、非線形歪補償用係数更新回路中のＦＦＴ回路５０２の出力の内、２ポイント毎に１ポイントを用いて代表値とし、残りの１ポイントを前記代表値として補間し、補間式として式（５−１７）を用いたが、これは一例である。ＦＦＴ変換のポイント数をL 、c を2 以上の整数、q を0 以上c-1 以下の整数、及びr を-(c-1)以上0 以下の整数とするとき、
X3g ((p-1)c+q+b) = X3g ((p-1)c+q)  (p= 2, 3, …, (L/c-1))
・・式（８−１）
X3g ((p-1)c+q+b) = X3g ((p-1)c+q)  (p=1かつ q+b≧0 )
・・式（８−２）
X3g ((p-1)c+q+b) = X3g ((p-1)c+q)  (p=L/cかつ q+b≦c-1)
・・式（８−３）
X3g-1(L+q+b) = X3g ((p-1)c+q)  (p=1かつ q+b≦-1 )
・・式（８−４）
X3g+1(q+b) = X3g ((p-1)c+q)  (p=L/cかつ q+b≧ c)
・・式（８−５）
(b=r, r+1,…, r+(c-1))
としてＦＦＴ変換の出力のc ポイント毎に１ポイントを用いて代表値とし、残りの(c-1) ポイントを代表値として補間してもよい。
【０３９９】
式（８−１）〜式（８−５）について、以下に説明する。例として、L = 16、c = 4 、3 次歪を補償するm = 3 の場合を考える。図８６〜図９３に、式（８−１）〜式（８−５）を用いた補間のパターンを示す。図８６〜図９３はX3g (k) に着目した図面で、横軸はキャリア番号k であり、それぞれ
図８６、図８７： q = 0
図８８、図８９： q = 1
図９０、図９１： q = 2
図９２、図９３： q = 3
(a) r=0、(b) r=-1、(c) r=-2、(d) r=-3
の場合を示している。
【０４００】
図８６〜図９３において、各キャリア番号を示す箱の内、斜線が代表値として用いるキャリア番号を示し、その他は補間に用いるキャリア番号を数字で示している。図８６〜図９３に示した通り、式（８−１）〜式（８−５）における各文字は、
p ：各シンボル中のp 番目の代表値（1 ≦ p≦ c／L ）
q ：代表値として用いる最小のキャリア番号（0 ≦ q≦ c-1）
b ：代表値として用いるキャリア番号との差（r ≦ b≦ r+(c-1 ））
r ： bの最小値（-(c-1)≦ r≦ 0）
を表す。
【０４０１】
よって、
-(c-1)≦ q+b≦ 2(c-1) ・・式（８−６）
の範囲となる。すなわち、q によって代表値として用いるキャリア番号が決定され、r によってp 番目の代表値を用いて補間を行うキャリア番号の範囲が決定される。b については0 のときは代表値として用いるキャリア番号そのものを示し、−、＋のときはそれぞれ代表値として用いるキャリア番号より前、後のキャリア番号を示す。
【０４０２】
式（８−１）〜式（８−５）に、L = 16、c = 4 を代入すると、以下の各式が得られる。
X3g ( 4(p-1)+q+b ) = X3g (4(p-1)+q)  (p= 2, 3)
・・式（８−７）
X3g ( 4(p-1)+q+b ) = X3g (4(p-1)+q)  (p=1かつ q+b≧ 0)
・・式（８−８）
X3g ( 4(p-1)+q+b ) = X3g (4(p-1)+q)  (p=4かつ q+b≦ 3)
・・式（８−９）
X3g-1(16+q+b) = X3g (4(p-1)+q)  (p=1かつ q+b≦ -1)
・・式（８−１０）
X3g+1(q+b) = X3g (4(p-1)+q)  (p=4かつ q+b≧ 4)
・・式（８−１１）
( b = r, r+1, …, r+3 )
【０４０３】
各文字は
p ： p番目の代表値（1 ≦ p≦ 4）
q ：代表値として用いる最小のキャリア番号（0 ≦ q≦ 3）
b ：代表値として用いるキャリア番号との差（r ≦ b≦ r+3）
r ： bの最小値（-3≦ r≦ 0）
を表し、
-3≦ q+b≦ 6・・式（８−１２）
となる。
【０４０４】
式（８−７）〜式（８−９）はg 番目のOFDMシンボル内で閉じて、補間を行う場合を示す。L = 16より、キャリア番号k は
0 ≦ k≦ 15 ・・式（８−１３）
の範囲である。式（８−１２）より、
1 ≦ 4(p-1)+q+b ≦ 14 （p = 2, 3）・・式（８−１４）
-3 ≦ 4(p-1)+q+b ≦ 6  （p = 1 ）・・式（８−１５）
9 ≦ 4(p-1)+q+b ≦ 18 （p = 4 ）・・式（８−１６）
の範囲となる。
【０４０５】
p = 2, 3のとき、式（８−１４）より場合分けは不要であり、式（８−７）のみで表される。一方p = 1 のとき、q+b ≦ -1 で式（８−１３）の範囲を超えるため、式（８−８）、式（８−１０）の通り場合分けが必要である。q+b ≦ -1 、すなわち式（８−１５）で−の値になる場合、式（８−１０）に示すように1OFDM シンボル前のデータを補間することになる。同様にp = 4 のとき、q+b ≧ 4で式（８−１３）の範囲を超えるため、式（８−９）、式（８−１１）の通り場合分けが必要である。q+b ≧ 4、すなわち式（８−１６）で１６以上の場合、式（８−１１）に示すように1OFDM シンボル後のデータを補間することになる。
【０４０６】
また本実施の形態５〜７において、非線形歪補償用係数更新回路中のＦＦＴ回路５０２の出力の内、例えば２ポイント毎に１ポイントを用いて代表値とし、残りの１ポイントを前記代表値として補間する構成で、補間式として式（５−１７）を用いたが、例えば
X30(1) = h1X30(0),  X30(3) = h3X30(2)
・・式（８−１７）
としてそれぞれ係数h1、h3を乗じてもよい。係数値としては例えば
h1X30(0)： X30(0) とX30(2)の平均値
h3X30(2)： X30(2) とX31(0)の平均値
として直線補間とすることが考えられる。
【０４０７】
3 次歪を補償するm = 3 の場合で、ＦＦＴ変換のポイント数をL 、c を2 以上の整数、q を0 以上c-1 以下の整数、及びr を-(c-1)以上0 以下の整数とするとき、
X3g ( (p-1)c+q+b ) = h gpbX3g ((p-1)c+q)  (p= 2, 3, …, (L/c-1))
・・式（８−１８）
X3g ( (p-1)c+q+b ) = h gpbX3g ((p-1)c+q)  (p=1かつ q+b≧ 0 )
・・式（８−１９）
X3g ( (p-1)c+q+b ) = h gpbX3g ((p-1)c+q) (p=L/c かつ q+b≦ c-1 )
・・式（８−２０）
X3g-1(L+q+b) = h gpb X3g ((p-1)c+q)  (p=1かつ q+b≦ -1 )
・・式（８−２１）
X3g+1(q+b) = h gpb X3g ((p-1)c+q)  (p=L/cかつ q+b≧ c )
・・式（８−２２）
( b = r, r+1, …, r+(c-1) )
として、式（８−１）〜式（８−５）において係数h gpb を乗じてもよい。係数値としては、例えば隣り合う代表値を用いて直線補間とすることが考えられる。
【０４０８】
例として、L = 16、c = 4 の場合を考えると、
X3g ( 4(p-1)+q+b ) = h gpb X3g (4(p-1)+q)  (p= 2, 3)
・・式（８−２３）
X3g ( 4(p-1)+q+b ) = h gpb X3g (4(p-1)+q)  (p=1かつ q+b≧ 0 )
・・式（８−２４）
X3g ( 4(p-1)+q+b ) = h gpb X3g (4(p-1)+q)  (p=4かつ q+b≦ 3 )
・・式（８−２５）
X3g-1(16+q+b) = h gpb X3g (4(p-1)+q)  (p=1かつ q+b≦ -1 )
・・式（８−２６）
X3g+1(q+b) = hgpb X3g ( 4(p-1)+q )  (p=4かつ q+b≧ 4 )
・・式（８−２７）
( b = r, r+1, …, r+3 )
として、式（８−７）〜式（８−１１）において係数h gpb を乗じてもよい。係数値としては、例えば隣り合う代表値を用いて直線補間とすることが考えられる。
【０４０９】
また本実施の形態５〜７において、非線形歪補償用係数更新回路のＦＦＴ回路５０２の入力の内、例えば式（５−１８）に従って２ポイント毎に１ポイントを用いて１／２のポイント数のＦＦＴ変換を行って代表値とし、残りの１ポイントを代表値として補間し、補間式として式（５−１９）を用いたが、これは一例である。
【０４１０】
3 次歪を補償するm = 3 の場合で、ＦＦＴ変換のポイント数をL 、c を2 以上の整数、q を0 以上c-1 以下の整数、及びr を-(c-1)以上0 以下の整数とするとき、
X3g ( (p-1)c+q ) '
=Σs=1 to L/c x3(T+gL+(s-1)c+q) W L/c (p-1)(s-1)
W L/c = e -j2pie/(L/c)    ( p = 1, 2, …, L/c )
・・式（８−２８）
として、前記ＦＦＴ変換の入力のc ポイント毎に１ポイントを用いて1 ／c のポイント数のＦＦＴ変換を行って代表値とする。
【０４１１】
X3g ( (p-1)c+q+b )' = X3g ((p-1)c+q)'  (p= 2, 3,…, (L/c-1))
・・式（８−２９）
X3g ( (p-1)c+q+b )' = X3g ((p-1)c+q)'  (p= 1かつ q+b≧ 0 )
・・式（８−３０）
X3g ( (p-1)c+q+b )' = X3g ((p-1)c+q)'  (p= L/cかつ q+b≦ c-1 )
・・式（８−３１）
X3g-1(L+q+b)' = X3g ((p-1)c+q)'  (p= 1かつ q+b≦ -1 )
・・式（８−３２）
X3g+1(q+b)' = X3g ((p-1)c+q)'  (p= L/cかつ q+b≧ c )
・・式（８−３３）
( b = r, r+1, …, r+(c-1) )
として、残りの(c-1) ポイントを代表値として補間してもよい。
【０４１２】
例として、L = 16、c = 4 の場合を考える。式（８−２９）〜式（８−３３）に、L = 16、c = 4 を代入すると、
X3g ( 4(p-1)+q+b )' = X3g (4(p-1)+q)'  (p= 2, 3 )
・・式（８−３４）
X3g ( 4(p-1)+q+b )' = X3g (4(p-1)+q)'  (p= 1かつ q+b≧ 0 )
・・式（８−３５）
X3g ( 4(p-1)+q+b )' = X3g (4(p-1)+q)'  (p= 4かつ q+b≦ 3 )
・・式（８−３６）
X3g-1(16+q+b)' = X3g (4(p-1)+q)'  (p= 1かつ q+b≦ -1 )
・・式（８−３７）
X3g+1(q+b)' = X3g (4(p-1)+q)'  (p= 4かつ q+b≧ 4 )
・・式（８−３８）
( b = r, r+1, …, r+3 )
となる。式（８−３４）〜式（８−３８）の補間式は、図８６〜図９３においてX3g (k) がX3g (k)'に置き換わったのみである。
【０４１３】
また本実施の形態５〜７において、非線形歪補償用係数更新回路のＦＦＴ回路５０２の入力の内、例えば２ポイント毎に１ポイントを用いて１／２のポイント数のＦＦＴ変換を行って代表値とし、残りの１ポイントを前記代表値として補間する構成において、補間式として式（５−１９）を用いた。例えば
X30(1)' = h1X30(0)',  X30(3)' = h3X30(1)'
・・式（８−３９）
としてそれぞれ係数h1、h3を乗じてもよい。
【０４１４】
係数値としては例えば
h1X30(0)' ： X30(0)'とX30(2)' の平均値
h3X30(1)' ： X30(2)'とX31(0)' の平均値
として直線補間とすることが考えられる。
【０４１５】
3 次歪を補償するm = 3 の場合で、ＦＦＴ変換のポイント数をL 、c を2 以上の整数、q を0 以上c-1 以下の整数、及びr を-(c-1)以上0 以下の整数とするとき、
X3g ( (p-1)c+q+b )' = h gpb X3g ((p-1)c+q)'  (p= 2, 3,…, (L/c-1) )
・・式（８−４０）
X3g ( (p-1)c+q+b )' = h gpb X3g ((p-1)c+q)'  (p= 1かつ q+b≧ 0 )
・・式（８−４１）
X3g ( (p-1)c+q+b )' = h gpb X3g ((p-1)c+q)' (p= L/c かつ q+b≦ c-1 )
・・式（８−４２）
X3g-1(L+q+b)' = h gpb X3g ((p-1)c+q)'  (p= 1かつ q+b≦ -1 )
・・式（８−４３）
X3g+1(q+b)' = h gpb X3g ((p-1)c+q)'  (p= L/cかつ q+b≧ c )
・・式（８−４４）
( b = r, r+1,…, r+(c-1) )
として、式（８−２９）〜式（８−３３）において係数h gpb を乗じてもよい。
【０４１６】
係数値としては、例えば隣り合う代表値を用いて直線補間とすることが考えられる。
例として、L = 16、c = 4 の場合を考えると、
X3g ( 4(p-1)+q+b )' = h gpb X3g (4(p-1)+q)'  (p= 2, 3 )
・・式（８−４５）
X3g ( 4(p-1)+q+b )' = h gpb X3g (4(p-1)+q)'  (p= 1かつ q+b≧ 0 )
・・式（８−４６）
X3g ( 4(p-1)+q+b )' = h gpb X3g (4(p-1)+q)'  (p = 4 かつ q+b≦ 3 )
・・式（８−４７）
X3g-1 (16+q+b)' = h gpb X3g (4(p-1)+q)'  (p= 1かつ q+b≦ -1 )
・・式（８−４８）
X3g+1 (q+b)' = h gpb X3g (4(p-1)+q)'  (p= 4かつ q+b≧ 4 )
・・式（８−４９）
( b = r, r+1, …, r+3 )
として、式（８−３４）〜式（８−３８）において係数h gpb を乗じてもよい。係数値としては、例えば隣り合う代表値を用いて直線補間とすることが考えられる。
【０４１７】
また実施の形態５〜７において、評価関数J(a3) を式（１−５）で定義することにより係数更新式が得られた。図２８と図３３の非線形歪等化回路５０１の主要構成要素を新たに整理したブロック図を図９７に示す。伝送路の線形歪が小さく、同期復調回路５０３の伝送路特性算出回路５０４の出力H(k)の大きさが１に近い場合を考える。この場合は、図９７の非線形歪補償用係数更新回路５４１の複素除算器５０５でのH(k)* での除算は、図９８に示すように複素乗算器９０４でのH(k)での乗算に近似的に置換可能である。（図９７、図９８ともに、複素共役化処理部分は図示していない。）
【０４１８】
この場合の係数更新式は次式で与えられる。
a3(n+1) ＝ a3 (n) + u ・[ FFT( x3(n) ) ] * ・H(k)・e(n)
・・式（８−５０）
また、評価関数J(a3) を変更することにより、係数更新式も変更されるのは明らかであり、実施の形態５〜７と本質的な差はない。
【０４１９】
実施の形態５において、式（１−５）の評価関数J(a3) に対して、式（５−８）の係数更新式が得られた。例えば、評価関数(a3)を次式で定義する。
J(a3) = ｜e(n)・H(k)｜2   ・・式（８−５１）
この場合の係数更新式は次式で与えられる。この場合の非線形歪等化回路のブロック図を図９９に示す。（複素共役化処理部分は図示していない。）
a3(n+1) ＝ a3(n) + u[ e(n)・H(k) ]・[ FFT( x3(n) ) ] *
・・式（８−５２）
非線形歪補償用係数更新回路５４１において、ＬＭＳ回路１３０はＦＦＴ回路５０２の出力と複素乗算器９０４の出力とを用いて３次歪補償用係数を生成し、非線形歪補償用複素信号変換回路１０２に与える。
【０４２０】
また例えば、評価関数J(a3) を次式で定義する。
J(a3) = ｜IFFT( e(n)・H(k) )｜2   ・・式（８−５３）
但し、IFFT( e(n)・H(k) )はe(n)・H(k)のＦＦＴ変換を表す。この場合の係数更新式は次式で与えられる。この場合の非線形歪等化回路のブロック図をを図１００に示す。（複素共役化処理部分は図示していない。）
a3(n+1) ＝ a3(n) + u・IFFT( e(n)・H(k) )・x3(n) *
・・式（８−５４）
非線形歪補償用係数更新回路５４１において、ＦＦＴ回路に代えてＩＦＦＴ回路１００１を複素乗算器９０４の出力部に設ける。ＬＭＳ回路１３０は複素３乗回路１２１の出力とＩＦＦＴ回路１００１の出力とを用いて３次歪補償用係数を生成し、非線形歪み補償用複素信号変換回路１０２に与える。
【０４２１】
実施の形態６において、式（１−５）の評価関数J(a3) に対して、式（６−６）の係数更新式が得られた。例えば、評価関数J(a3) を次式で定義する。
J(a3) = ｜e(n)・f(n-L)｜2   ・・式（８−５５）
この場合の係数更新式は次式で与えられる。
a3 (n+1) ＝ a3 (n) + u[ e(n)・f(n-L) ]・[ FFT( x3(n) ) ] *
・・式（８−５６）
【０４２２】
また例えば、評価関数J(a3) を次式で定義する。
J(a3) = ｜IFFT( e(n)・f(n-L) )｜2   ・・式（８−５７）
この場合の係数更新式は次式で与えられる。
a3(n+1) ＝ a3(n) + u・IFFT( e(n)・f(n-L) )・x3(n) *
・・式（８−５８）
【０４２３】
実施の形態７において、式（１−５）の評価関数J(a3) に対して、式（７−６）の係数更新式が得られた。例えば、評価関数J(a3) を次式で定義する。
J(a3) = ｜e(n)／f(n-L) * ｜2   ・・式（８−５９）
この場合の係数更新式は次式で与えられる。
a3(n+1) ＝ a3(n) + u[ e(n)／f(n-L) * ] ・[ FFT( x3(n) ) ] *
・・式（８−６０）
【０４２４】
また例えば、評価関数J(a3) を次式で定義する。
J(a3) = ｜IFFT( e(n)／f(n-L) * ) ｜2   ・・式（８−６１）
この場合の係数更新式は次式で与えられる。
a3(n+1) ＝ a3(n) + u・IFFT( e(n)／f(n-L) * ) ・x3(n) *
・・式（８−６２）
【０４２５】
また以上の実施の形態における非線形等化方法をプログラムとしてプログラムメモリに記載し、ＣＰＵを用いて非線形等化処理をリアルタイム処理することにより、本発明の目的を実現することもできる。
【０４２６】
本発明の効果をコンピュータシミュレーションによって調べた。一次変調に16QAM を用いたOFDM−16QAM 信号(1024 キャリア) を非線形増幅器に通し、非線形増幅器を飽和領域で動作させた場合に対してバックオフを変化させ、ステップパラメータμを調整して平均ビット誤り率の測定を行った。
【０４２７】
図９４にＣ／Ｎ＝ 17dB におけるシミュレーション結果を示す。このグラフより、非線形歪によるビット誤り率の劣化を防ぐには、補償なしでは約15dBのバックオフが必要であり、補償有りでは約5dB のバックオフで済むことが分かる。以上より、本発明の構成によりバックオフを10dB小さくできることが分かる。
【０４２８】
以上のように本願の請求項 １記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路を設け、前記非線形歪補償用係数更新回路が、前記位相補正の制御信号に対して逆回転を施す回路と、前記誤差信号と前記ｍ次信号成分の複素共役と前記逆回転を施す回路の出力とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、複素ベースバンド信号中の非線形歪 を補償することができる。
【０４２９】
また請求項２記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と理想受信点との誤差を算出す る誤差算出回路との間に、線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、線形歪成分を除去する線形歪補償用複素信号変換回路が存在する場合において、線形歪を補償するとともに複素ベースバンド信号中 の非線形歪を補償することができる。また前記非線形歪補償用係数更新回路が、前記位相補正の制御信号に対して逆回転を施す回路と、前記誤差信号と前記ｍ次信号成分の複素共役と前記逆回転を施す回路の出力とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、複素ベースバンド信号中の非線形歪を補償することができる。
【０４３０】
また請求項３記載の発明によれば、請求項１〜２において、前記複素ベースバンド信号x(n)に対してｍ次の信号成分を生成する回路と、前記ｍ次歪成分を生成する乗算回路と、前記複素ベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備することにより、複素ベースバンド信号中の非線形歪 を補償することができる。
【０４３１】
また請求項４記載の発明によれば、請求項２において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行うことにより、前記非線形歪補償用複素信号変換回路の出力が前記低域通過フィルタを通過することを考慮して、より精度高く複素ベースバンド信号中の非線形歪 を補償することができる。
【０４３２】
また請求項５記載の発明によれば、請求項２において、前記線形歪補償用複素信号変換回路が、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、前記非線形歪補償用係数更新回路は、前記ｍ次信号成分に対して前記線形歪補償用複素信号変換回路と同じ畳み込み演算を行うことにより、前記非線形歪補償用複素信号変換回路の出力が前記線形歪補償用複素信号変換回路を通過することを考慮して、より精度高く複素ベースバンド信号中の非線形歪を補償することができる。
【０４３３】
また請求項６記載の発明によれば、請求項２において、前記線形歪補償用複素信号変換回路が、前記低域通過フィルタの出力と前記線形歪補償用係数とを畳み込み演算することにより前記線形歪成分を除去し、前記非線形歪補償用係数更新回路は、前記ｍ次信号成分に対して前記低域通過フィルタと同じフィルタリングを行い、前記フィルタリングの出力に対して線形歪補償用複素信号変換回路と同じ畳み込み演算を行うことにより、前記非線形歪補償用複素信号変換回路の出力が前記低域通過フィルタと前記線形歪補償用複素信号変換回路を通過すること を考慮して、より精度高く複素ベースバンド信号中の非線形歪を補償することができる。
【０４３４】
また請求項７記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と同期復調回路を設けることにより、同期キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４３５】
また請求項８記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換回路と差動復調回路を設けることにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４３６】
また請求項９記載の発明によれば、請求項７〜８において、前記非線形歪補償用複素信号変換回路が、前記OFDMベースバンド信号x(n)に対してｍ次の信号成分を生成する回路と、前記ｍ次歪成分を生成する乗算回路と、前記OFDMベースバンド信号x(n)から前記ｍ次歪成分を除去する加算回路とを具備することにより、OFDMベースバンド信号中の非線形歪 を補償することができる。
【０４３７】
また請求項１０記載の発明によれば、請求項７において、前記ＦＦＴ回路の出力をH(k)で除算することによって同期復調を行うことにより、同期キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４３８】
また請求項１１記載の発明によれば、請求項１０において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記伝送路特性H(k)とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、同期キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４３９】
また請求項１２記載の発明によれば、請求項８において、前記差動復調回路が、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号で、前記ＦＦＴ回路の出力を除算することによって差動復調を行うことにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４４０】
また請求項１３記載の発明によれば、請求項１２において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役と前記遅延回路の出力とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４４１】
また請求項１４記載の発明によれば、請求項８において、前記差動復調回路が、前記ＦＦＴ回路の出力を前記1OFDM シンボル遅延した信号の複素共役と、前記ＦＦＴ回路の出力とを乗算することによって差動復調を行うことにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４４２】
また請求項１５記載の発明によれば、請求項１４において、前記非線形歪補償用係数更新回路が、前記ｍ次信号成分をＦＦＴ変換する回路と、前記誤差信号と前記ＦＦＴ変換された前記ｍ次信号成分の複素共役とステップパラメータとを乗算する乗算回路と、前記乗算回路の出力を前記遅延回路の出力の複素共役で除算する除算回路と、前記除算回路の出力と前記非線形歪補償用係数am(n)とを加算することにより現在の非線形歪補償用係数として係数更新処理を施し、前記非線形歪補償用複素信号変換回路へ出力する加算回路とを具備することにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪 を補償することができる。
【０４４３】
また請求項１６記載の発明によれば、請求項１１、１３、１５において、前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦＴ変換の出力に対して、c（c は２以上の整数）ポイント毎に１ポイントを用いて代表値とし、残りの(c-1) ポイントを前記代表値を用いて補間することに置き換えることにより、小さな回路規模でOFDMベースバンド信号中の非線形歪を補償することができる。
【０４４４】
また請求項１７記載の発明によれば、請求項１１、１３、１５において、前記非線形歪補償用係数更新回路の係数更新処理における前記ＦＦＴ変換の入力に対して、cポイント（c は２以上の整数）毎に１ポイントを用いて１／c のポイント数のＦＦＴ変換を行って代表値とし、残りの(c-1) ポイントは前記代表値を用いて補間することに置き換えることにより、小さな回路規模で、かつ精度良くOFDMベースバンド信号中の非線形歪を補償することができる。
【０４４５】
また請求項１８記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行うことにより、複素ベースバンド信号中の非線形歪を補償することができる。
【０４４６】
また請求項１９記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、複素ベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理と理想受信点との誤差を算出する誤差算出処理の間に、線形歪成分量を推定する情報を示す線形歪補償用係数に基づいて、線形歪成分を除去する線形歪補償用複素信号変換処理を行う場合において、線形歪を補償するとともに複素ベースバンド信号中の非線形歪を補償することができる。
【０４４７】
また請求項２０記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、同期復調処理を行うことにより、同期キャリア変調されたOFDMベースバンド信号中の非線形歪を補償することができる。
【０４４８】
また請求項２１記載の発明によれば、ｍ次歪（ｍは２以上の整数）成分量を推定する情報を示す非線形歪補償用係数am(n)に基づいて、前記OFDMベースバンド信号x(n)のｍ次歪成分を除去する非線形歪補償用複素信号変換処理を行い、差動復調回路を行うことにより、差動キャリア変調されたOFDMベースバンド信号中の非線形歪を補償することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における非線形歪等化回路の全体構成を示すブロック図である。
【図２】  実施の形態１における非線形歪補償用複素信号変換回路の構成を示すブロック図である。
【図３】  実施の形態１におけると非線形歪補償用係数更新回路の構成を示すブロック図である。
【図４】  実施の形態１における３次歪補償用係数a3(n) 更新の様子を示す説明図である。
【図５】  実施の形態１におけるルートロールオフコサインフィルタの構成を示すブロック図である。
【図６】  実施の形態１における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図７】  実施の形態１における非線形歪補償用複素信号変換回路の構成を示す他の一例のブロック図である。
【図８】  実施の形態１におけると非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図９】  本発明の実施の形態２における非線形歪等化回路の全体構成を示すブロック図である。
【図１０】  実施の形態２における非線形歪補償用係数更新回路の構成を示すブロック図である。
【図１１】  実施の形態２における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図１２】  実施の形態２における非線形歪補償用複素信号変換回路と非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図１３】  本発明の実施の形態３における非線形歪等化回路の全体構成を示すブロック図である。
【図１４】  実施の形態３における線形歪補償用複素信号変換回路の構成を示すブロック図である。
【図１５】  実施の形態３におけると線形歪補償用係数更新回路の構成を示すブロック図である。
【図１６】  実施の形態３における非線形歪補償用係数更新回路の構成を示すブロック図である。
【図１７】  実施の形態３における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図１８】  実施の形態３における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図１９】  実施の形態３における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図２０】  実施の形態３における線形歪補償用複素信号変換回路と非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図２１】  本発明の実施の形態４における非線形歪等化回路の全体構成を示すブロック図である。
【図２２】  実施の形態４における線形歪補償用複素信号変換回路と線形歪補償用係数更新回路の構成を示すブロック図である。
【図２３】  実施の形態４における非線形歪補償用係数更新回路の構成を示すブロック図である。
【図２４】  実施の形態４における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図２５】  実施の形態４における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図２６】  実施の形態４における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図２７】  実施の形態４における非線形歪補償用複素信号変換回路と非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図２８】  実施の形態５における非線形歪等化回路の全体構成を示すブロック図である。
【図２９】  実施の形態５における非線形歪補償用係数更新回路の構成を示すブロック図である。
【図３０】  実施の形態５におけるバタフライ演算回路の構成を示すブロック図である。
【図３１】  実施の形態５におけるＦＦＴ回路の構成を示すブロック図である。
【図３２】  実施の形態５におけるＦＦＴ回路の動作の一例を示す説明図である。
【図３３】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図３４】  実施の形態５におけるバタフライ演算回路の構成を示す他の一例のブロック図である。
【図３５】  実施の形態５におけるＦＦＴ回路の構成を示す他の一例のブロック図である。
【図３６】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図である。
【図３７】  実施の形態５における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図３８】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図３９】  実施の形態５におけるＦＦＴ回路の構成を示す他の一例のブロック図である。
【図４０】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その１）である。
【図４１】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その２）である。
【図４２】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その３）である。
【図４３】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その４）である。
【図４４】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図４５】  実施の形態５における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図４６】  実施の形態５における遅延プロファイル算出方法を示す説明図（その１）である。
【図４７】  実施の形態５における遅延プロファイル算出方法を示す説明図（その２）である。
【図４８】  実施の形態５における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図４９】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図５０】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図５１】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図５２】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図５３】  実施の形態５における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図５４】  実施の形態５における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図５５】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図５６】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図５７】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図５８】  実施の形態５におけるＦＦＴ回路の構成を示す他の一例のブロック図である。
【図５９】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その１）である。
【図６０】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その２）である。
【図６１】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その３）である。
【図６２】  実施の形態５におけるＦＦＴ回路の動作を示す他の一例の説明図（その４）である。
【図６３】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図６４】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図６５】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図６６】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図６７】  実施の形態５における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図６８】  実施の形態６における非線形歪等化回路の全体構成を示すブロック図である。
【図６９】  実施の形態６における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図７０】  実施の形態６における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図７１】  実施の形態６における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図７２】  実施の形態６における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図７３】  実施の形態７における非線形歪等化回路の全体構成を示すブロック図である。
【図７４】  実施の形態７における非線形歪補償用係数更新回路の構成を示すブロック図である。
【図７５】  実施の形態７における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図７６】  実施の形態７における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図７７】  実施の形態７における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図７８】  実施の形態７における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図７９】  実施の形態７における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図８０】  実施の形態７における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図８１】  実施の形態７における非線形歪等化回路の全体構成を示す他の一例のブロック図である。
【図８２】  実施の形態７における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図８３】  実施の形態７における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図８４】  実施の形態７における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図８５】  実施の形態７における非線形歪補償用係数更新回路の構成を示す他の一例のブロック図である。
【図８６】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その１）である。
【図８７】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その２）である。
【図８８】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その３）である。
【図８９】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その４）である。
【図９０】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その５）である。
【図９１】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その６）である。
【図９２】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その７）である。
【図９３】  実施の形態７におけるＦＦＴ変換の補間方法を示す説明図（その８）である。
【図９４】  本発明の効果を示すコンピュータシミュレーションの結果である。
【図９５】  従来例による非線形補償等化器の全体構成を示すブロック図である。
【図９６】  従来例による非線形補償等化器の部分構成図である。
【図９７】  図２８と図３３の非線形歪等化回路５０１の主要構成要素を整理したブロック図である。
【図９８】  非線形歪等化回路５０１の第１の変形例を示すブロック図である。
【図９９】  非線形歪等化回路５０１の第２の変形例を示すブロック図である。
【図１００】  非線形歪等化回路５０１の第３の変形例を示すブロック図である。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，５７１，６０１，６１１，６５１，６６１，８０１，８１１，８２１，８３１，８４１，
９０１，９１１，９２１，９３１，９４１，９５１，９６１，
９７１，９８１，９９１  非線形歪等化回路
１０２，１６１  非線形歪補償用複素信号変換回路
１０３  ルートロールオフコサインフィルタ
１０４  誤差算出回路
１０５，１５１，１６２，２０２，２２１，２３１，３０２，３３１，３４１，３５１，３６１，４０２，４１１，４２１，４３１，４４１，５０６，５４１，５７３，５９１，６１２，６２１，６３１，６４１，  ６７１，６８１，６９１，７１１，７２１，７３１，７４１，７５１，９０５，９１２，９３２  非線形歪補償用係数更新回路
１０６  スライサ
１０７  複素減算器
１０８  準同期検波回路
１０９  直交検波器
１１０  基準搬送波発生器
１１１  搬送波再生回路
１１２  位相誤差検出器
１１３  低域通過フィルタ
１１４  数値制御発振器
１１５，１２７，１３２，１４４，１４５，１４６，１６５，１６６，２１３，３１３，３１４，３１５，９０４  複素乗算器
１１６  Ｃ／Ｎ算出回路
１２１  複素３乗回路
１２２，１２３，１２５，１２６，１３４，１３５  乗算器
１２４，１３６，１３７  加算器
１２８，１４７，１６７，３１６，５２２  複素加算器
１２９，１３８，１３９，１４１，１４２，１４３，３１１，３１２，３１７，３１８，３２１，３３２  遅延素子
１６３  複素Ｋ乗回路
１６４  複素２乗回路
１３０  ＬＭＳ回路
１３１，２１２  減算器
１３３  ステップパラメータ制御回路
２１１  位相回転補正回路
３０３  線形歪補償用複素信号変換回路
３０４，４０３  線形歪補償用係数更新回路
３１９  センタタップ係数監視回路
５０２，５６１，５７２，６９２  ＦＦＴ回路
５０３  同期復調回路
５０４  伝送路特性算出回路
５０５  複素除算器
５１１  係数更新制御回路
５２１，５５１  バタフライ演算回路
５２３  回転演算子
５３１，５６２，５８１，５８２，７０１，７０２，７０３  Ｓ／Ｐ変換回路
５３２，５６３，５８３，５８４，７０４，７０５，７０６  Ｐ／Ｓ変換回路
５８５，６３２，７０７，７４２  セレクタ
８０２，９０２  差動復調回路
８０３  １シンボル遅延回路
９０３  複素共役回路
【図１】
0004459507.tif 000002
【図２】
0004459507.tif 000003
【図３】
0004459507.tif 000004
【図４】
0004459507.tif 000005
【図５】
0004459507.tif 000006
【図６】
0004459507.tif 000007
【図７】
0004459507.tif 000008
【図８】
0004459507.tif 000009
【図９】
0004459507.tif 000010
【図１０】
0004459507.tif 000011
【図１１】
0004459507.tif 000012
【図１２】
0004459507.tif 000013
【図１３】
0004459507.tif 000014
【図１４】
0004459507.tif 000015
【図１５】
0004459507.tif 000016
【図１６】
0004459507.tif 000017
【図１７】
0004459507.tif 000018
【図１８】
0004459507.tif 000019
【図１９】
0004459507.tif 000020
【図２０】
0004459507.tif 000021
【図２１】
0004459507.tif 000022
【図２２】
0004459507.tif 000023
【図２３】
0004459507.tif 000024
【図２４】
0004459507.tif 000025
【図２５】
0004459507.tif 000026
【図２６】
0004459507.tif 000027
【図２７】
0004459507.tif 000028
【図２８】
0004459507.tif 000029
【図２９】
0004459507.tif 000030
【図３０】
0004459507.tif 000031
【図３１】
0004459507.tif 000032
【図３２】
0004459507.tif 000033
【図３３】
0004459507.tif 000034
【図３４】
0004459507.tif 000035
【図３５】
0004459507.tif 000036
【図３６】
0004459507.tif 000037
【図３７】
0004459507.tif 000038
【図３８】
0004459507.tif 000039
【図３９】
0004459507.tif 000040
【図４０】
0004459507.tif 000041
【図４１】
0004459507.tif 000042
【図４２】
0004459507.tif 000043
【図４３】
0004459507.tif 000044
【図４４】
0004459507.tif 000045
【図４５】
0004459507.tif 000046
【図４６】
0004459507.tif 000047
【図４７】
0004459507.tif 000048
【図４８】
0004459507.tif 000049
【図４９】
0004459507.tif 000050
【図５０】
0004459507.tif 000051
【図５１】
0004459507.tif 000052
【図５２】
0004459507.tif 000053
【図５３】
0004459507.tif 000054
【図５４】
0004459507.tif 000055
【図５５】
0004459507.tif 000056
【図５６】
0004459507.tif 000057
【図５７】
0004459507.tif 000058
【図５８】
0004459507.tif 000059
【図５９】
0004459507.tif 000060
【図６０】
0004459507.tif 000061
【図６１】
0004459507.tif 000062
【図６２】
0004459507.tif 000063
【図６３】
0004459507.tif 000064
【図６４】
0004459507.tif 000065
【図６５】
0004459507.tif 000066
【図６６】
0004459507.tif 000067
【図６７】
0004459507.tif 000068
【図６８】
0004459507.tif 000069
【図６９】
0004459507.tif 000070
【図７０】
0004459507.tif 000071
【図７１】
0004459507.tif 000072
【図７２】
0004459507.tif 000073
【図７３】
0004459507.tif 000074
【図７４】
0004459507.tif 000075
【図７５】
0004459507.tif 000076
【図７６】
0004459507.tif 000077
【図７７】
0004459507.tif 000078
【図７８】
0004459507.tif 000079
【図７９】
0004459507.tif 000080
【図８０】
0004459507.tif 000081
【図８１】
0004459507.tif 000082
【図８２】
0004459507.tif 000083
【図８３】
0004459507.tif 000084
【図８４】
0004459507.tif 000085
【図８５】
0004459507.tif 000086
【図８６】
0004459507.tif 000087
【図８７】
0004459507.tif 000088
【図８８】
0004459507.tif 000089
【図８９】
0004459507.tif 000090
【図９０】
0004459507.tif 000091
【図９１】
0004459507.tif 000092
【図９２】
0004459507.tif 000093
【図９３】
0004459507.tif 000094
【図９４】
0004459507.tif 000095
【図９５】
0004459507.tif 000096
【図９６】
0004459507.tif 000097
【図９７】
0004459507.tif 000098
【図９８】
0004459507.tif 000099
【図９９】
0004459507.tif 000100
【図１００】
0004459507.tif 000101