(57)【特許請求の範囲】
【請求項１】
回路基板と、該回路基板上に重積してフリップチップ搭載された２層以上の半導体チップと、各層の半導体チップの縁部に配置した入出力電極を回路基板上の配線電極上に接続する導電性接続部材とからなる半導体チップの実装構造体であって、
表面に段差を有する前記回路基板上に、上層の半導体チップの入出力電極に対応する配線電極を、その位置が前記下層の半導体チップの入出力電極に対応する配線電極よりも高くなるように配置し、前記導電性接続部材を下層の半導体チップの外縁より外側に配列した前記上層の半導体チップを前記下層の半導体チップ上に重積して成り、
さらに前記上層の半導体チップと前記下層の半導体チップの間に設けた補強用接着剤層と、前記回路基板と重積された半導体チップとの間隙を充填する封止部を有し、前記補強用接着剤層に前記封止部よりも弾性率の低い接着性樹脂を用いて成る実装構造体。
【請求項２】
前記の上層及び下層の半導体チップの平面が長方形状であって、上層及び下層の半導体チップの短辺側の縁部には入出力電極が形成され、下層の半導体チップの長辺に上層の半導体チップの長辺が交差するように上層の半導体チップが下層の半導体チップを跨って配置されて成る請求項１記載の実装構造体。
【請求項３】
回路基板と、該回路基板上に重積してフリップチップ搭載された２層以上の半導体チップと、各層の半導体チップの回路形成面の縁部に配置した入出力電極を回路基板上の配線電極上に接続する導電性接続部材とからなる半導体チップの実装構造体の製造方法であって、
前記回路基板の表面に段差を設け、上層の半導体チップの入出力電極に対応する配線電極を、下層の半導体チップの入出力電極に対応する配線電極よりも高くなるように前記回路基板上に配置し、前記入出力電極を前記下層の半導体チップの外縁より外側に配列した前記上層側の半導体チップを、前記下層の半導体チップ上に重積し、前記上層の半導体チップの入出力電極と回路基板上の対応する配線電極とを別体の導電性接続部材を介して接続して、回路基板上に搭載する工程と、
前記回路基板上に前記のすべての半導体チップを重積した後、前記回路基板と前記の半導体チップとの間隙に液状の封止樹脂を注入して封止部を形成する工程を含み、
前記下層の半導体チップの回路形成面の反対面に、前記封止部よりも弾性率の低い接着性樹脂からなる補強用接着性樹脂を塗布し、前記上層の半導体チップを前記下層の半導体チップに接合して重積する半導体チップの実装構造体の製造方法。
【請求項４】
前記の回路基板上に搭載する工程を繰り返して半導体チップを重積する請求項３記載の製造方法。
【請求項５】
前記半導体チップを３層以上重積する請求項３又は４に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの実装構造体及びその製造方法に関する。
【０００２】
【従来の技術】
電子機器の高性能化、小型化の進展に伴い、高密度に実装された半導体パッケージの需要が増している。その高密度パッケージ形態として、一つの半導体チップをほぼそのチップサイズでパッケージ化したＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）や複数個の半導体チップを平面方向に配列実装したＭＣＭ（Ｍｕｌｔｉｃｈｉｐ  Ｍｏｄｕｌｅ）などが使用されている。
【０００３】
近年、さらなる実装面積の低減のために、複数の半導体チップを高さ方向に積層して実装することにより、実装密度を高めたスタックドＣＳＰと呼ばれる構造が提案されている。例えば、特開平１１−２０４７２０号には、複数の半導体チップを、一つの回路基板上に、高さ方向に積層して実装し、ワイヤーボンディング法により半導体チップと回路基板間との電気的接続を行ったスタックドＣＳＰが開示されている。
【０００４】
しかしながら、ワイヤボンディング法は、高速信号に対する配線損失が大きい。そのため、今後の高速信号時代には、ワイヤボンディング法に代わる新しい接続方式が望まれている。
【０００５】
そこで、本発明は、高密度実装が可能で、かつ、今後の高速信号時代に適用可能な、ワイヤボンディング法に代わる新しい接続方式を有する半導体チップの実装構造体及びその製造方法を提供することを目的とした。
【０００６】
【課題を解決するための手段】
上記課題を解決すべく、本発明の半導体チップの実装構造体は、回路基板と、該回路基板上に重積してフリップチップ搭載された２層以上の半導体チップと、各層の半導体チップの縁部に配置した入出力電極を回路基板上の配線電極上に接続する導電性接続部材とからなる半導体チップの実装構造体であって、表面に段差を有する前記回路基板上に、上層の半導体チップの入出力電極に対応する配線電極を、その位置が前記下層の半導体チップの入出力電極に対応する配線電極よりも高くなるように配置し、前記導電性接続部材を下層の半導体チップの外縁より外側に配列した前記上層の半導体チップを前記下層の半導体チップ上に重積して成り、さらに前記上層の半導体チップと前記下層の半導体チップの間に設けた補強用接着剤層と、前記回路基板と重積された半導体チップとの間隙を充填する封止部を有し、前記補強用接着剤層に前記封止部よりも弾性率の低い接着性樹脂を用いて成ることを特徴とする。
【０００７】
本発明の実装構造体は、上層の半導体チップを、その導電性接続部材が、上層の半導体チップの下方で近接する下層の半導体チップの外縁より外側に配列されるようにしたので、複数の半導体チップを重積して回路基板上にフリップチップ搭載することができる。これにより、複数の半導体チップと回路基板との間の配線長を短くすることができるので、配線損失を低減することが可能となる。
【０００８】
また、本発明の実装構造体には、上層の半導体チップが、下層の半導体チップを覆うように集積されたものを用いることができる。
【０００９】
また、本発明の実装構造体には、上層及び下層の半導体チップの平面が長方形状であって、上層及び下層の半導体チップの短辺側の縁部には入出力電極が形成され、下層の半導体チップの長辺に上層の半導体チップの長辺が交差するように上層の半導体チップが下層の半導体チップを跨って配置されたものを用いることができる。
【００１０】
また、本発明の半導体チップの実装構造体の製造方法は、回路基板と、該回路基板上に重積してフリップチップ搭載された２層以上の半導体チップと、各層の半導体チップの回路形成面の縁部に配置した入出力電極を回路基板上の配線電極上に接続する導電性接続部材とからなる半導体チップの実装構造体の製造方法であって、前記回路基板の表面に段差を設け、上層の半導体チップの入出力電極に対応する配線電極を、下層の半導体チップの入出力電極に対応する配線電極よりも高くなるように前記回路基板上に配置し、前記入出力電極を前記下層の半導体チップの外縁より外側に配列した前記上層側の半導体チップを、前記下層の半導体チップ上に重積し、前記上層の半導体チップの入出力電極と回路基板上の対応する配線電極とを別体の導電性接続部材を介して接続して、回路基板上に搭載する工程と、前記回路基板上に前記のすべての半導体チップを重積した後、前記回路基板と前記の半導体チップとの間隙に液状の封止樹脂を注入して封止部を形成する工程を含み、
前記下層の半導体チップの回路形成面の反対面に、前記封止部よりも弾性率の低い接着性樹脂からなる補強用接着性樹脂を塗布し、前記上層の半導体チップを前記下層の半導体チップに接合して重積することを特徴とする。
【００１１】
また、本発明の製造方法は、前記の回路基板上に搭載する工程を繰り返して半導体チップを重積することができる。
【００１２】
また、本発明の製造方法は、半導体チップを３層以上重積することが好ましい。
【００１３】
また、本発明の製造方法は、予め入出力電極に導電性接続部材が接合された半導体チップを用いることができる。
【００１４】
また、本発明の製造方法は、予め配線電極に導電性接続部材が接合された回路基板を用いることもできる。
【００１５】
【発明実施の形態】
以下、図面を用いて本発明をさらに詳細に説明する。
実施の形態１．
図１（ａ）〜図１（ｄ）は、本実施の形態に係る半導体チップの実装構造体の製造工程を示す模式断面図である。ここで、１は回路基板、２ａは第１の配線電極、２ｂは第２の配線電極、２ｃは第３の配線電極、３は第１の半導体チップ、３ａは第１の半導体チップの入出力電極、３ｂは第１の導電性接続部材、４は第２の半導体チップ、４ａは第２の半導体チップの入出力電極、４ｂは第２の導電性接続部材、５は第３の半導体チップ、５ａは第３の半導体チップの入出力電極、５ｂは第３の導電性接続部材、６は封止部である。
【００１６】
予め入出力電極上に導電性接続部材を形成した半導体チップ３，４，５を用意する。次に、入出力電極３ａと対応する第１の配線電極２ａとを位置合せし、入出力電極３ａと第１の配線電極２とを第１の導電性接続部材３ｂを介して接続して、第１の半導体チップ３を回路基板１にフリップチップ搭載する（図１（ａ））。
【００１７】
次いで、下層側の第１の半導体チップ３の外縁より外側に入出力電極４ａを配列した上層側の第２の半導体チップ４を、第１の半導体チップ３を覆って重積し、第２の半導体チップの入出力電極４ａと回路基板1上の対応する配線電極２ｂとを第２の導電性接続部材４ｂを介して接続し、第２の半導体チップ４を回路基板１にフリップチップ搭載する（図１（ｂ））。ここで、第２の導電性接続部材４ｂを、上層にある第２の半導体チップ４の下方で近接する下層にある第１の半導体チップ３の外縁よりも外側に配列させる。
【００１８】
次いで、下層側の第２の半導体チップ４の外縁より外側に入出力電極５ａを配列した上層側の第３の半導体チップ５を、第２の半導体チップ４を覆って重積し、第３の半導体チップの入出力電極５ａと回路基板1上の対応する配線電極２ｃとを第３の導電性接続部材５ｂを介して接続し、第３の半導体チップ５を回路基板１にフリップチップ搭載する。（図１（ｃ））。ここで、第３の導電性接続部材５ｂを、上層にある第３の半導体チップ５の下方で近接する下層にある第２の半導体チップ４の外縁よりも外側に配列させる。
【００１９】
次いで、重積された第１から第３の半導体チップ３，４，５と回路基板１との間隙に封止樹脂を1回で注入して硬化させ、封止部６を形成する（図１（ｄ））。これにより、３層の半導体チップからなる実装構造体を作製することができる。
【００２０】
本実施の形態に係る実装構造体は、導電性接続部材を上層の半導体チップの下方で近接する下層の半導体チップの外縁よりも外側に配列させ、複数の半導体チップをフリップチップ搭載により回路基板上に積層実装したので、ワイヤボンディング法を用いた実装構造体に比べ、回路基板との間の配線長を短くすることができるので、配線損失を低減することが可能となり、また、ワイヤボンディングが不要となり実装構造体の高さを低くできるので、より高密度の実装が可能となる。
【００２１】
ここで、入出力電極と配線電極の接続に用いる導電性接続部材には、例えば、金属バンプを用いることができる。金属バンプは、従来公知の方法を用いて形成することができる。例えば、金属ワイヤの一端に金属ボールを形成し、この金属ボールを入出力電極上に搭載した後、ワイヤをひきちぎることにより形成することができる。これにより、金属バンプの形成と入出力電極への接合を同時に行うことができる。本実施の形態では、金属バンプを入出力電極に接合した場合を示したが、入出力電極に代えて配線電極を用いることにより、金属バンプを配線電極に接合することができる。
【００２２】
また、上層側の半導体チップの入出力電極は、下層側の半導体チップの入出力電極よりも外側に配置する必要がある。しかし、最下層の半導体チップの入出力電極は、半導体チップの回路形成面内であれば、その位置は限定されない。
【００２３】
また、上層の半導体チップの導電性接続部材の高さを、下層の半導体チップの導電性接続部材よりも、概ね上層の半導体チップの厚さの分だけ高くなるように形成することが好ましい。
【００２４】
また、本実施の形態では、すべての半導体チップを回路基板に搭載後、半導体チップと回路基板との間隙に封止樹脂を注入して封止部を形成する場合を示したが、予め封止樹脂を配線電極を除く回路基板の表面の全面に塗布し、あるいは、絶縁性シートを配線電極を除く回路基板の表面の全面に張り付けて、各半導体チップを回路基板に順に搭載する方法を用いることもできる。
【００２５】
ここで、上記の封止樹脂にはエポキシ樹脂等の熱硬化性樹脂を用いることが好ましい。
【００２６】
実施の形態２．
図２（ａ）〜図２（ｄ）は、本実施の形態に係る半導体チップの実装構造体の製造工程を示す模式断面図である。本実施の形態の実装構造体は、回路基板に、段差を設けた回路基板１０を用い、半導体チップの間に仮止め用の補強用接着剤層７を設けた以外は、実施の形態１と同様の構造を有する。
【００２７】
回路基板１０は、表面に凹部１１と、凹部１１の底面１１ａの外縁と段差を介して連続する中断面１２と、中断面１２の外縁と段差を介して連続する上断面１３とを有している。底面１１ａには第１の配線電極２ａ、中断面１２には第２の配線電極、そして上断面１３には第３の配線電極を設ける。
【００２８】
まず、入出力電極３ａと対応する第１の配線電極２ａとを位置合せし、入出力電極３ａと第１の配線電極２とを導電性接続部材３ｂを介して接続して、第１の半導体チップ３を回路基板１０にフリップチップ搭載する（図２（ａ））。
【００２９】
次いで、第１の半導体チップ３の回路形成面の反対面に接着性樹脂を塗布した後、下層側の第１の半導体チップ３の外縁より外側に入出力電極４ａを配列した上層側の第２の半導体チップ４を、第１の半導体チップ３を覆って補強用接着剤層７を介して重積し、第２の半導体チップ４の入出力電極４ａと回路基板１０上の対応する配線電極２ｂとを第２の導電性接続部材４ｂを介して接続し、第２の半導体チップ４を回路基板１０にフリップチップ搭載する（図２（ｂ））。
【００３０】
次いで、第２の半導体チップ４の回路形成面の反対面に接着性樹脂を塗布した後、下層側の第２の半導体チップ４の外縁より外側に入出力電極５ａを配列した上層側の第３の半導体チップ５を、第２の半導体チップ４を覆って補強用接着剤層７を介して重積し、第３の半導体チップの入出力電極５ａと回路基板１０上の対応する配線電極２ｃとを第２の導電性接続部材５ｂを介して接続し、第３の半導体チップ５を回路基板１０にフリップチップ搭載する（図２（ｃ））。次いで、重積された第１から第３の半導体チップ３，４，５と回路基板１０との間隙に封止樹脂を１回で注入して硬化させ、封止樹脂層６を形成する（図２（ｄ））。これにより、３層の半導体チップからなる実装構造体を作製することができる。
【００３１】
本実施の形態によれば、実施の形態１と同様の効果が得られるのみならず、集積する半導体チップの導電性接続部材の長さをすべて同一にすることができ、層毎に導電性接続部材の作製条件を変化させる必要がないので、製造プロセスの効率化が可能となる。また、下層側の半導体チップの回路形成面の反対面に補強用接着剤層を設けて上層側の半導体チップを重積することにより、半導体チップ同士を仮止めすることができる。これにより、実装時の半導体チップの操作性を向上させることができる。
【００３２】
ここで、接着性樹脂には、熱硬化性樹脂及び熱可塑性樹脂のいずれも用いることができるが、最後に一度に封止を行う場合には、封止樹脂よりも弾性率の低い接着性樹脂を用いることが好ましい。
【００３３】
本実施の形態では、半導体チップ間に仮止め用の補強用接着剤層を設けた例を示したが、この補強用接着剤層を実施の形態１に適用することもできる。
【００３４】
なお、実施の形態１及び２では、半導体チップを1個ずつ搭載した例を示したが、予め接着性樹脂を用いて複数の半導体チップを仮止めして一体化し、その一体化した複数の半導体チップを一度に回路基板に搭載する方法を用いることもできる。
【００３５】
また、実施の形態１及び２では、下層の半導体チップを覆うように上層の半導体チップを集積した例を示したが、上層及び下層の半導体チップとして、その平面が長方形状のものを用いて、以下のように集積することもできる。すなわち、上層及び下層の半導体チップの短辺側の縁部に入出力電極を形成し、下層の半導体チップの長辺に上層の半導体チップの長辺が交差、好ましくは直交するように、下層の半導体チップを跨って上層の半導体チップを配置することができる。
【００３６】
また、実施の形態1及び２では、３層の半導体チップからなる実装構造体の例を示したが、これに限定されるものではなく、２層以上の半導体チップからなる実装構造体にも適用できることは言うまでもない。
【００３７】
【発明の効果】
以上説明したように、本発明の半導体チップの実装構造体は、回路基板上に上下に重積してフリップチップ搭載された２層以上の半導体チップを有し、上層の半導体チップは、その導電性接続部材が、上層の半導体チップの下方で近接する下層の半導体チップの外縁より外側に配列されているので、回路基板との間の配線長を短くすることができるので、配線損失を低減することが可能となる。また、実装構造体の高さを低くできるので、より高密度の実装が可能となる。
【００３８】
また、本発明の実装構造体は、回路基板の表面に段差を設け、上層側の半導体チップ用の配線電極の位置を、下層側の半導体チップ用の配線電極の位置よりも高くしたので、導電性接続部材の厚さを一定にすることができ、製造プロセスの効率化が可能となる。
【００３９】
また、本発明の実装構造体は、上層の半導体チップが下層の半導体チップを覆うように集積されているので、上層の半導体チップの位置合せが容易となり、製造プロセスの効率化が可能となる。
【００４０】
また、本発明の実装構造体は、下層の半導体チップの長辺に上層の半導体チップの長辺が交差するように、下層の半導体チップを跨って上層の半導体チップが配置されており、上層の半導体チップが必ずしも下層の半導体チップを覆う必要がないので、半導体チップの面積を小さくすることができ、より高密度の実装が可能となる。
【００４１】
また、本発明の実装構造体は、下層の半導体チップと上層の半導体チップとを接合する補強用樹脂層を有しているので、実装時の半導体チップの取扱いが容易となり、製造プロセスの効率の向上が可能となる。
【００４２】
また、本発明の実装構造体は、回路基板と重積された複数の半導体チップとの間隙を充填する封止部を有しているので、半導体チップを外部環境から保護することができ、実装構造体の信頼性を向上させることが可能となる。
【００４３】
また、本発明の実装構造体の製造方法は、入出力電極を下層の半導体チップの外縁より外側に配列した上層側の半導体チップを、下層の半導体チップ上に集積し、上層側の半導体チップの入出力電極と回路基板上の対応する配線電極とを別体の導電性接続部材を介して接続して、回路基板上に搭載するようにしたので、半導体チップの積層実装が可能となる。さらに、この工程を繰り返すことにより、容易に複数の半導体チップをフリップチップ搭載することができる。
【００４４】
また、本発明の製造方法は、３層以上の半導体チップを積層実装する場合に好適に使用することができ、ワイヤボンディング法に比べ、配線損失を低減し、かつ、より高密度の実装が可能となる。
【００４５】
また、本発明の製造方法は、下層の半導体チップの回路形成面の反対面に接着性樹脂を塗布し、上層の半導体チップを下層の半導体チップに接合して重積するようにしたので、実装時の半導体チップの操作性を向上させ、製造プロセスの効率を向上させることが可能となる。
【００４６】
また、本発明の製造方法は、回路基板の表面に段差を設け、上層側の半導体チップの入出力電極に対応する配線電極を、その位置が下層側の半導体チップの入出力電極に対応する配線電極よりも高くなるように配置したので、導電性接続部材の厚さを一定にすることができ、製造プロセスの効率化が可能となる。
【００４７】
また、本発明の製造方法は、導電性接続部材が予め接合された半導体チップを用いるようにしたので、導電性接続部材を形成する工程を省くことができ、製造プロセスの効率化を図ることができる。
【００４８】
また、本発明の製造方法は、導電性接続部材が予め配線電極に接合された回路基板を用いるようにしたので、導電性接続部材を形成する工程を省くことができ、製造プロセスの効率化を図ることができる。
【００４９】
また、本発明の製造方法は、回路基板上に複数の半導体チップを重積した後、回路基板と半導体チップとの間隙に液状の封止樹脂を注入して封止部を形成するようにしたので、実装に要する時間を短縮することができ、製造プロセスの効率を向上させることが可能となる。
【００５０】
また、本発明の製造方法は、半導体チップを回路基板に搭載するに先立って、配線電極を除く回路基板表面の全面に、封止樹脂を塗布し、あるいは絶縁性シートを張り付けて封止部を形成するようにしたので、実装に要する時間を短縮することができ、製造プロセスの効率を向上させることが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係る半導体チップの実装構造体の製造工程を示す模式断面図である。
【図２】  本発明の実施の形態２に係る半導体チップの実装構造体の製造工程を示す模式断面図である。
【符号の説明】
１,１０  回路基板、２ａ  第１の配線電極、２ｂ  第２の配線電極、２ｃ  第３の配線電極、３  第１の半導体チップ、３ａ  第１の半導体チップの入出力電極、３ｂ  第１の導電性接続部材、４  第２の半導体チップ、４ａ  第２の半導体チップの入出力電極、４ｂ  第２の導電性接続部材、５  第１の半導体チップ、５ａ  第１の半導体チップの入出力電極、５ｂ  第１の導電性接続部材、６  封止部、７  補強用接着剤層、１１  回路基板の凹部、１１ａ  凹部の底面、１２  中断面、１３  上断面。
【図１】
0004536291.tif 000002
【図２】
0004536291.tif 000003