(57)【特許請求の範囲】
【請求項１】
第一の電極と第二の電極との間で２つの限界となる位置のうちの一方を少なくとも占めることができる帯電された粒子を含む電気泳動材料を有する複数の画素と、
該粒子が該限界位置のうちの一方を実質的に占めることを可能にするリセットパルスと、該画素のうちの関連される１つにより到達される光学的状態に従うエネルギーを有する駆動パルスとを、それぞれのイメージアップデート周期の間、該第一の電極と該第二の電極との間に連続的に印加することで、該画素の光学的状態を決定するため、該画素に駆動電圧波形を発生させるアドレス指定回路とを有し、
該アドレス指定回路は、それぞれのイメージアップデート周期のうちの同じ第一のシェイキング期間の間に第一のシェイキングパルスを更に印加するために構成され、該第一のシェイキング期間の発生は、該画素のうちの関連される１つにより到達される光学的状態とは独立であり、該第一のシェイキング期間は、リセットパルスに先行するか、又は該リセットパルスと該駆動パルスとの間に起こり、該第一のシェイキングパルスは、該限界位置のうちの一方に存在する粒子を解放するために十分なエネルギーであって、該粒子が該限界位置の他方に到達することを可能にするためには不十分なエネルギーを有する少なくとも１つのプリセットパルスを含む、
ことを特徴とする電気泳動ディスプレイ。
【請求項２】
該アドレス指定回路は、該イメージアップデート周期の前の該画素のうちの関連される１つの光学的状態と該イメージアップデート周期の後の該画素のうちの関連される１つの光学的状態との間の違いに依存する期間を有するリセットパルスを発生させるために構成される、
ことを特徴とする請求項１記載の電気泳動ディスプレイ。
【請求項３】
該アドレス指定回路は、該リセットパルスに先行する該第一のシェイキングパルスを印加し、該リセットパルスと該駆動パルスとの間で第二のシェイキングパルスを更に発生させるために構成され、該第二のシェイキングパルスは、それぞれのイメージアップデート周期のうちの同じ第二のシェイキング期間の間に起こる、
ことを特徴とする請求項１記載の電気泳動ディスプレイ。
【請求項４】
該アドレス指定回路は、該粒子が該限界位置のうちの一方を占めるために必要とされるよりも長い期間をもつ該リセットパルスを発生させるために構成される、
ことを特徴とする請求項１記載の電気泳動ディスプレイ。
【請求項５】
該アドレス指定回路は、該粒子が現在の位置から該限界位置の一方に移動するために必要とされる時間的距離に実質的に比例する期間をもつ該リセットパルスを発生させるために構成される、
ことを特徴とする請求項１記載の電気泳動ディスプレイ。
【請求項６】
該リセットパルスが最大の期間よりも短い期間を有する場合、該アドレス指定回路は、該第一のシェイキングパルスと該リセットパルスとの間で起こる第三のシェイキング期間の少なくとも一部の間で第三のシェイキングパルスを発生させるために構成される、
ことを特徴とする請求項１記載の電気泳動ディスプレイ。
【請求項７】
該リセットパルスが最大の期間よりも短い期間を有する場合、該アドレス指定回路は、該リセットパルスと該駆動パルスとの間に起こる第三のシェイキング期間の少なくとも一部の間に第三のシェイキングパルスを発生させるために構成される、
ことを特徴とする請求項１記載の電気泳動ディスプレイ。
【請求項８】
該アドレス指定回路は、該第一のシェイキングパルスよりも低いエネルギーのコンテンツを有する第三のシェイキングパルスを発生させるために構成される、
ことを特徴とする請求項６又は７記載の電気泳動ディスプレイ。
【請求項９】
該アドレス指定回路は、該第三のシェイキングパルスと該駆動パルスとの間に第二のシェイキングパルスを更に発生させるために構成され、該第二のシェイキングパルスは、同じ第二のシェイキング期間の間に起こる、
ことを特徴とする請求項７記載の電気泳動ディスプレイ。
【請求項１０】
該電気泳動ディスプレイは、選択電極に関連される画素のラインを選択する選択電極と、選択された１つの画素ラインにデータ信号を供給するデータ電極とを有するマトリクス型ディスプレイであり、該アドレス指定回路は、それぞれのイメージアップデート周期のうちの同じ第一のシェイキング期間の間に同じ第一のシェイキングパルスを各データ電極に印加するために構成され、異なる第一のシェイキングパルスは、少なくとも２つの異なるデータ電極に供給される、
ことを特徴とする請求項１記載の電気泳動ディスプレイ。
【請求項１１】
請求項１乃至９のいずれか記載の電気泳動ディスプレイを有するディスプレイ装置。
【請求項１２】
画素の第一の電極と第二の電極の間に２つの限界となる位置の一方を少なくとも占めることができる帯電された粒子を含む電気泳動材料を有する複数の画素を含む電気泳動ディスプレイを駆動する方法であって、
該粒子が該限界位置のうちの一方を実質的に占めることを可能にするリセットパルスと、該画素のうちの関連される１つにより到達される光学的状態に従うエネルギーを有する駆動パルスとを、それぞれのイメージアップデート周期の間、該第一の電極と該第二の電極との間に連続的に印加することで、該画素の光学的状態を決定するため、駆動電圧波形を該画素に供給するステップとを有し、
該供給するステップは、それぞれのイメージアップデート周期のうちの同じ第一のシェイキング期間の間に第一のシェイキングパルスを更に印加し、該第一のシェイキング期間の発生は、該画素のうちの関連される１つにより到達される光学的状態とは独立であり、該第一のシェイキング期間は、リセットパルスに先行するか、又は該リセットパルスと該駆動パルスとの間に起こり、該第一のシェイキングパルスは、該限界位置のうちの一方に存在する粒子を解放するために十分なエネルギーであって、該粒子が該限界位置のうちの他方に到達することを可能にするためには不十分なエネルギーを有する少なくとも１つのプリセットパルスを含む、
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動ディスプレイ、かかる電気泳動ディスプレイを有するディスプレイ装置、及び電気泳動ディスプレイを駆動する方法に関する。
【背景技術】
【０００２】
開始節で説明されたタイプのディスプレイ装置は、国際特許出願WO99/53373号から知られている。この特許出願は、２つの基板を有する電子インクディスプレイを開示しており、２つの基板のうちの一方は透明であり、他方の基板には、行及び列に配列される電極が設けられている。表示素子すなわち画素は、行電極及び列電極の交点に関連される。それぞれの表示素子は、薄膜トランジスタ（ＴＦＴと更に呼ばれる）の主要な電極を介して列電極に結合されている。ＴＦＴのゲートは、行電極に結合される。表示素子、ＴＦＴ並びに行及び列電極からなるこの構成は、アクティブマトリクス型ディスプレイ装置を互いに形成している。
【０００３】
それぞれの画素は、ＴＦＴを介して列電極に接続されている画素の電極である画素電極を有している。イメージアップデート又はイメージリフレッシュ期間の間、行ドライバは、全ての行の表示素子を１つ毎に選択するために制御され、列ドライバは、列電極及びＴＦＴを介して、選択された行の表示素子に並列にデータ信号を供給するために制御される。データ信号は、表示されるべきイメージデータに対応する。
【０００４】
さらに、透明電極に設けられている画素電極と共通電極との間に電子インクが供給される。したがって、電子インクは、共通電極と画素電極との間に挟まれる。電子インクは、約１０〜５０ミクロンの多数のマイクロカプセルを有している。それぞれのマイクロカプセルは、液体に浮遊された正に帯電した白色粒子と負に帯電した黒色粒子を有している。正電圧が共通電極に関して画素電極に印加されたとき、白色粒子は、透明電極に向けられるマイクロカプセル側に移動し、表示素子は、見る人にとって白色に見える。同時に、黒色粒子は、マイクロカプセルの反対側にある画素電極に移動し、この画素電極で、黒色粒子は、見る人から隠される。負の電圧を共通電極に関して画素電極に印加することで、黒色粒子は、透明電極に向けられるマイクロカプセルの側にある共通電極に移動し、表示素子は、見る人にとって暗く見える。電界が除かれたとき、表示素子は、取得された状態のままであり、２つの状態の特性を示す。その黒色粒子と白色粒子によるこの電子インクディスプレイは、電子ブックとして特に有効である。
【０００５】
グレイスケールは、マイクロカプセルの上部にある共通電極に移動する粒子の量を制御することで、表示装置で形成することができる。たとえば、正の電界又は負の電界のエネルギーは、電界強度と印加時間との積として定義され、マイクロカプセルの上部に移動する粒子の量を制御する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
公知のディスプレイ装置は、ある画素の外観が該画素間に供給された電圧の履歴に依存するという問題点を有している。
【０００７】
欧州特許出願02077017.8及び03100133.2として出願されている、PHNL020441及びPHNL030091として引用される出願人番号に係る公開されていない特許出願から、シェイキングパルスとも呼ばれるプリパルスを使用することでイメージリテンションを最小にすることが知られている。好ましくは、シェイキングパルスは、一連のＡＣパルスを有しているが、シェイキングパルスは、単一パルスのみを有している場合がある。前に公開された特許出願は、駆動パルスの直前、又はリセットパルスの直前のいずれかでシェイキングパルスを使用することに向けられている。PHNL030091は、駆動パルスの前に印加されるリセットパルスの期間を延ばすことで、画質を改善することができることを更に開示している。リセットパルスは、画素を２つの限界の光学的状態のうちの一方にするのに十分なエネルギーを有している。リセットパルスの期間は、光学的状態の要求される期間に依存する場合がある。
【０００８】
たとえば、黒色粒子及び白色粒子が使用される場合、２つの限界の光学的状態は、ブラック及びホワイトである。限界の状態であるブラックでは、黒色粒子は、透明電極に近い位置にあり、限界の状態であるホワイトでは、白色粒子は、透明電極に近い位置にある。
【０００９】
駆動パルスは、画素の光学的状態を２つの限界の光学的状態の間に所望のレベルに変えるためのエネルギーを有している。また、駆動パルスの期間は、光学的状態の要求される遷移に依存する場合がある。
【００１０】
公開されていない特許出願PHNL030091は、シェイキングパルスがリセットパルスに先行することを実施の形態で開示している。シェイキングパルスのそれぞれのレベルは、極端な位置のうちの１つに存在する粒子を解放するのに十分な期間を有しているが、該極端な位置の他方に該粒子が到達することを可能にするのに十分な期間を有していない。シェイキングパルスは、リセットパルスが即時の効果を有するように粒子の移動度を増加する。シェイキングパルスが１を超えるプリセットパルスを有する場合、それぞれのプリセットパルスは、シェイキングパルスのレベルの期間を有する。たとえば、シェイキングパルスがハイレベル、ロウレベル及びハイレベルを連続的に有する場合、このシェイキングパルスは、３つのプリセットパルスを有する。シェイキングパルスが単一のレベルを有する場合、１つのみのプリセットパルスが存在する。
【００１１】
イメージアップデート周期の間に画素に供給されなければならない完全な電圧波形は、駆動電圧波形と呼ばれる。駆動電圧波形は、画素の異なる光学的な遷移について通常異なる。
【課題を解決するための手段】
【００１２】
本発明に係る電気泳動ディスプレイの駆動は、それぞれの駆動電圧波形において、シェイキングパルスが全ての画素について同じシェイキング期間の間に起こる点で前に公開されていない特許出願に開示されている駆動とは異なる。このことは、たとえ、リセットパルス及び／又は駆動パルスがイメージアップデート期間の前の画素の光学的状態と該イメージアップデート期間の後の画素の光学的状態との間の違いに（たとえば線形に）依存する期間を有する場合であっても実現される。先に説明されたように、シェイキングパルスは、単一のプリセットパルス又は一連のプリセットパルスを有している場合がある。
【００１３】
本発明の第一の態様は、請求項１に記載される電気泳動ディスプレイを提供するものである。本発明の第二の態様は、請求項１１に記載されるディスプレイ装置を提供するものである。本発明の第三の態様は、請求項１２に記載される電気泳動ディスプレイを駆動する方法を提供するものである。本発明の有利な実施の形態は、従属の請求項に定義されている。
【００１４】
本発明の第一の態様によれば、リセットパルスに先行するシェイキングパルス又はリセットパルスと駆動パルスとの間に起こるシェイキングパルスは、同じ期間の間に常に存在する。シェイキングパルスの間の駆動電圧波形のそれぞれのフレーム周期の完全な期間の間、ディスプレイの列には同じデータが供給される。したがって、これらのフレームの間に画素のライン（通常は行）が１ライン毎に選択されたとき、データ電極（通常は列電極）でのデータ電圧は変化しない。列に関連するキャパシタンスは、充電される必要がなく、電力効率が大幅に増加する。多くのケースでは、それぞれの列には、１フレームの間に同一のデータが供給されるが、これは、電力効率が増加するための必要条件ではない。特に、シェイキングパルスが印加されたとき、たとえば隣接する列が全体のフレーム周期の反対の極性で動作することも可能である。これにより、なおそれぞれの列が全体のフレーム周期についてその電圧を変えないので電力が増加しない間でも、列反転技法のためにシェイキングパルスの可視性が更に低減される場合がある。
【００１５】
代替的に、これらのフレーム周期の間に同じシェイキングレベルが全ての画素に供給される必要があるので、全ての画素ラインを同時に選択することができる。しかし、同時に全ての画素を充電するため、今後は大きな充電電流が必要とされる。完全なフレーム時間の間に画素が選択される場合、充電電流を制限することができる。全ての画素が同時に選択される場合、シェイキングパルスのレベルの期間は、フレーム周期よりも短い場合があり、これによりイメージアップデート周期が短縮される。たとえば、単一のライン選択周期が十分な場合があるが、これにより画素キャパシタンスへの高い容量電流が生じ、電極のキャパシタンスによる電力消費は、比較的減少しない。ピーク電力消費量が増加する。
【００１６】
請求項２に記載される本発明に係る実施の形態では、リセットパルスの期間は、それぞれの画素について行われる光学的な遷移に依存する。
【００１７】
リセットパルスが長すぎると、極端な位置のうちの１つで粒子が互いに余りに押し付けられるという問題点を有し、このことは、この極端な位置から粒子が離れるのを困難にする。したがって、リセットパルスが画素の光学的な状態の遷移と共に変化するときに利点がある。たとえば、黒色粒子及び白色粒子が使用される場合、ダークグレイ及びライトグレイといった２つの中間の光学的状態が定義される場合がある。光学的状態の遷移は、ブラックからダークグレイ、ブラックからライトグレイ、ブラックからホワイト、ホワイトからライトグレイ、ホワイトからダークグレイ、ホワイトからブラック、ダークグレイからブラック、ダークグレイからライトグレイ、ダークグレイからホワイト、ライトグレイからブラック、ライトグレイからダークグレイ、ライトグレイからホワイトである。
【００１８】
例を経由して、シェイキングパルスがリセットパルスの直前にある場合には、駆動パルスは、全ての同じ瞬間で開始し、シェイキングパルスの発生時間は、リセットパルスの期間に依存し、したがってそれらの光学的状態の異なる遷移を有する画素について異なる。したがって、特定のフレーム周期の間、ある画素はシェイキングパルスを受けなければならず、他の画素はシェイキングパルスを受けるべきではない。シェイキングパルスを受けるべき画素にシェイキングパルスを単に供給することができるため、シェイキングパルスのそれぞれのレベルは、全ての画素の行が１行毎に選択される必要がある完全なフレーム周期の間に利用可能になる必要がある。本発明では、シェイキングパルスは、全ての画素について同じ時間的な周期の間に起こる。これで、それぞれのフレーム周期の間、更に画素の行が１行毎に選択される。しかし、列電極でのデータは、完全なフレーム周期の間に安定であるため、電力消費量はかなり少なくなる。代替的に、リセットパルスの期間は、異なる光学的遷移を有する画素について異なるが、シェイキングパルスの間、単一のライン周期における全ての画素を選択し、同じ駆動電圧を全ての画素に供給することができる。
【００１９】
リセットパルスがその最大期間よりも短い期間を有する場合、同じシェイキング周期の間に常に生じるシェイキングパルスのため、シェイキングパルスとリセットパルスとの間、又はリセットパルスと駆動パルスとの間、若しくはその両者の間で未だ使用されていない時限が存在する。この未だ使用されていない時限（停止時間）が余りに長い場合、画素の所望の光学的状態の乱れが起こる場合がある。
【００２０】
請求項３に記載される本発明に係る実施の形態では、第一のシェイキングパルスと第二のシェイキングパルスの両者が生成される。第一のシェイキングパルスは、リセットパルスが印加されるリセット周期に先行する同じ第一のシェイキング周期の間に存在する。第二のシェイキングパルスは、駆動パルスが印加される駆動周期に先行する同じ第二のシェイキング周期の間に存在する。この第二のシェイキングパルスは、表示されるべき画像の再生品質を更に改善する。
【００２１】
請求項４に記載される本発明に係る実施の形態では、オーバリセットが使用され、ここでは、リセットパルスの期間は、極端な位置に粒子を良好に移動させるために要求されるよりも幾分長い。制限された数の可能なリセットパルスの期間から選択することができる。しかし、好ましくは、異なる光学的遷移について匹敵するオーバリセット効果を得るため、十分な数のリセットパルスの期間が利用可能である。
【００２２】
請求項５に記載される本発明に係る実施の形態では、リセットパルスの期間は、粒子が移動するために要求される距離に比例している。オーバリセットだけでなくプロポーショナルリセットが印加されるので、要求されるよりも粒子は互いにパックされていないので、リセットパルスの後に粒子を容易に移動することができる。
【００２３】
請求項６及び請求項７に記載される本発明に係る実施の形態では、余分のシェイキングパルスがシェイキングパルスとリセットパルスとの間、又はリセットパルスと駆動パルスとの間のそれぞれに存在する未だ使用されていない時限に導入される。余分のシェイキングパルスは、単一のパルス又は複数のパルスを含んでいる場合がある。
【００２４】
請求項８に記載される本発明に係る実施の形態では、余分のシェイキングパルスのパルスは、第一のシェイキングパルスと第二のシェイキングパルスのエネルギーのコンテンツよりも低いエネルギーのコンテンツを有しており、これは、停止時間の作用が小さく、余分のシェイキングパルスにより生じる光学的な乱れが小さいためである。
【００２５】
本発明のこれらの態様及び他の態様は、以下に説明される実施の形態を参照して明らかにされる。
【発明を実施するための最良の形態】
【００２６】
図１は、たとえば、幾つかの表示素子のサイズに関する電気泳動ディスプレイの一部に関する断面図を図解的に示しており、この表示素子は、ベース基板２、電子インクをもつ電気泳動フィルムを有しており、この電子インクは、たとえばポリエチレンからなる２つの透明電極３及び４の間に存在している。一方の基板３には、透明な画素電極５，５’が設けられており、他方の基板４には、透明な対向電極６が設けられている。電子インクは、約１０〜５０ミクロンの多数のマイクロカプセル７を有している。それぞれのマイクロカプセル７は、液体４０に浮遊された、正に帯電された白色粒子８と負に帯電された黒色粒子９を有している。破線の物質４１は、高分子結合剤である。層３は、必ずしも必要ではなく、又は接着剤層である。画素１８（図２参照）間の画素電圧ＶＤが対向電極６に関して画素電極５，５’に正の駆動電圧Ｖdr（たとえば、図３参照）として供給されたとき、電界が発生され、この電界は、白色粒子８を対向電極６に向けられるマイクロカプセル７側に移動し、表示素子は、見る人にとって白に見える。同時に、黒色粒子９は、マイクロカプセル７の反対側に移動し、ここで、黒色粒子は見る人から隠される。画素電極５，５’と対向電極６との間に負の駆動電圧Ｖdrを印加することで、黒色粒子９は、対向電極６に向けられるマイクロカプセル７側に移動し、表示素子は、見る人（図示せず）にとって暗く見える。電界が除かれたとき、粒子７は、得られた状態のままであり、ディスプレイは、２つの安定特性を示し、実質的に電力を消費しない。電気泳動媒体は、米国特許第5,961,804号、米国特許第6,1120,839号及び米国特許第6,130,774号からそれ自身知られており、Ｅ−ｉｎｋ社から得られる場合がある。
【００２７】
図２は、電気泳動ディスプレイの一部の等価回路による画像表示装置を図解的に示している。画像表示装置１は、アクティブスイッチング素子１９、行ドライバ１６及び列ドライバ１０が設けられたベース基板２に張り合わせられた電気泳動フィルムを有している。好ましくは、対向電極６は、カプセル化された電気泳動インクを有するフィルムに設けられているが、ディスプレイがインプレーン（in-plane）型の電界の使用に基づいて動作する場合には、対向電極６をベース基板に代替的に設けることができる。通常、アクティブスイッチングエレメント１９は、薄膜トランジスタＴＦＴである。ディスプレイ装置１は、行又は選択電極１７と列又はデータ電極１１との交差に関連される表示素子のマトリクスを有している。行ドライバ１６は、行電極１７を連続的に選択し、列ドライバ１０は、選択された行電極について、列電極１１にデータ信号を並列に供給する。好ましくは、プロセッサ１５は、到来するデータ１３をはじめに処理し、列電極１１により供給されるべきデータ信号にする。
【００２８】
駆動ライン１２は、列ドライバ１０と行ドライバ１６との間の相互の同期を制御する信号を搬送する。
【００２９】
行ドライバ１６は、適切な選択パルスをＴＦＴ１９のゲートに供給し、このＴＦＴは、関連されるＴＦＴ１９の低インピーダンスの電源電流経路を得るため、特定の行電極１７に接続される。他の行電極１９に接続されるＴＦＴ１９のゲートは、それらの電源電流経路が高インピーダンスを有するように電圧を受ける。ＴＦＴのソース電極２１とドレイン電極の間の低インピーダンスにより、列電極１１に存在するデータ電圧は、画素１８の画素電極２２に接続されるドレイン電極に供給される。このように、列電極１１に存在するデータ信号は、ＴＦＴがそのゲートの適切なレベルにより選択される場合、ＴＦＴのドレイン電極に結合される画素又は表示素子１８の画素電極２２に転送される。また、図示される実施の形態では、図１のディスプレイ装置は、それぞれの表示素子１８の位置にある更なるキャパシタ２３を有している。この更なるキャパシタ２３は、画素電極２２と１以上のストレージキャパシタライン２４との間に接続される。ＴＦＴの代わりに、ダイオード、ＭＩＭ等のような他のスイッチング素子を使用することができる。
【００３０】
図３は、オーバリセットが使用される、異なる状況における画素間の電圧を示している。例を経由して、図３は、黒色粒子及び白色粒子をもち、４つの光学的状態であるブラックＢ，ダークグレイＧ１、ライトグレイＧ２、ホワイトＷをもつ電気泳動ディスプレイに基づいている。図３Ａは、ライトグレイＧ２又はホワイトＷからダークグレイＧ１への遷移について、イメージアップデート周期ＩＵＰを示している。図３Ｂは、ダークグレイＧ１又はブラックＢからダークグレイＧ１への遷移について、イメージアップデート周期ＩＵＰを示している。垂直の破線は、フレーム周期を表しており（このフレーム周期は、通常２０ミリ秒続く）、フレーム周期内で起こるライン周期は、図示されていない。
【００３１】
図３Ａ及び図３Ｂでは、画素１８の両端の画素電圧ＶＤは、第一のシェイキングパルスＳＰ１，ＳＰ１’、リセットパルスＲＥ，ＲＥ’，第二のシェイキングパルスＳＰ２，ＳＰ２’及び駆動パルスＶdrを連続して有している。駆動パルスＶdrは、同じ駆動周期ＴＤの間に起こり、この駆動周期は、瞬間ｔ７から瞬間ｔ８まで続く。第二のシェイキングパルスＳＰ２，ＳＰ２’は、駆動パルスの直前にあり、したがって同じ第二のシェイキング周期ＴＳ２の間に起こる。リセットパルスＲＥ，ＲＥ’は、第二のシェイキングパルスＳＰ２の直前にある。しかし、リセットパルスＲＥ，ＲＥ’のそれぞれの異なる期間ＴＲ１，ＴＲ１’のため、リセットパルスＲＥ，ＲＥ’の開始の瞬間ｔ３及びｔ５が異なる。リセットパルスＲＥ，ＲＥ’のそれぞれの直前にある第一のシェイキングパルスＳＰ１，ＳＰ１’は、したがって、時間ＴＳ１，ＴＳ１’のそれぞれにおける異なる第一のシェイキング周期の間に起こる。
【００３２】
本発明に係る実施の形態では、第二のシェイキングパルスＳＰ２，ＳＰ２’は、同じ第二のシェイキング周期ＴＳ２の間に各画素１８について起こる。これにより、時間選択アドレス指定での通常の行が適用される場合には、より低い電力消費量となる。しかし、代替的に、これにより、この第二のシェイキング周期ＴＳ２の期間を図３Ａ及び図３Ｂに示されるようにずっと短く選択することができる。明確さのため、第二のシェイキングパルスＳＰ２，ＳＰ２’のレベルのそれぞれ１つは、フレーム周期ＴＦの間に存在する。実際に、本発明によれば、第二のシェイキング周期ＴＳ２の間、同じ電圧レベルを全ての画素１８に供給することができる。このように、画素１８を１ライン毎に選択する代わりに、全ての画素１８を一度に選択することができ、単一ライン選択周期ＴＬ（図７参照）のみがレベル当たりに満足される。したがって、図３Ａ及び図３Ｂに示される本発明に係る実施の形態では、第二のシェイキング周期ＴＤ２は、標準の４フレーム周期ＴＦの代わりに４ライン周期で続くことのみを必要とする。
【００３３】
代替的に、第一のシェイキングパルスＳＰ１及びＳＰ１’が時間的に整列されるように、駆動信号のタイミングを変えることも可能であり、そのとき、第二のシェイキングパルスＳＰ２はもはや時間的に整列されない。これで、整列された第一のシェイキングパルスＳＰ１及びＳＰ１’のために電力消費量が減少するか、又は第一のシェイキング周期ＴＳ１をずっと短くすることができる。第一のシェイキングパルスＳＰ１及びＳＰ１’、並びに第二のシェイキングパルスＳＰ２の両者が時間的に整列される場合、電力効率は最大に増加する。
【００３４】
駆動パルスＶdrは、一定の期間を有することが示されているが、駆動パルスＶdrは、可変の期間を有する場合がある。
【００３５】
図３Ａ及び図３Ｂに示される駆動方法が電気泳動ディスプレイに適用される場合、第二のシェイキング周期ＴＳ２の外側で、１ライン毎にスイッチ１９をアクチベートすることで、画素１８が１ライン毎に選択されなければならない。選択されたラインの画素１８の両端の電圧ＶＤは、画素１８が有するべき光学的状態に従って列電極１１を介して供給される。たとえば、光学的状態がホワイトＷからダークグレイＧ１に変わらなければならない選択された画素の行における画素１８について、瞬間ｔ０で開始するフレーム周期ＴＦの間に関連される列電極１１で正の電圧が供給されなければならない。光学的状態がブラックＢからダークグレイＧ１に変わらなければならない選択された画素の行における画素１８について、瞬間ｔ０からｔ１まで続くフレーム周期ＴＦの間に関連される列電極にゼロ電圧が供給されなければならない。
【００３６】
図３Ｃは、図３Ｂに示される波形に基づいた波形を示している。図３Ｃのこの波形は、同じ光学的遷移を生じさせる。異なる点は、図３ＡのシェイキングパルスＳＰ１と一致するため、図３Ｂの第一のシェイキングパルスＳＰ１’が時間的にシフトされることである。シフトされたシェイキングパルスＳＰ１’は、ＳＰ１”により示されている。したがって、リセットパルスＲＥの期間とは独立に、全てのシェイキングパルスＳＰ１，ＳＰ”は、同じシェイキング周期ＴＳ１の間に起こる。このことは、光学的遷移とは独立に、同じシェイキングパルスＳＰ１，ＳＰ１”及びＳＰ２，ＳＰ２’を関連されるフレーム周期の間に全ての列に供給することができるという利点を有する。エネルギー効率は、最大に増加する。又は、代替的に、第一のシェイキング周期ＴＳ１と第二のシェイキング周期ＴＳ２の間の両者で、１ライン毎に画素１８を選択することが要求されない。図３Ｃでは、シェイキングパルスＳＰ１”及びＳＰ’は、完全なフレーム周期の間に予め決定されたハイレベル又はロウレベルを有し、１以上のライン周期ＴＬ（図７参照）だけ続くシェイキングパルスＳＰ１”及びＳＰ２’を使用することが可能である。このように、イメージアップデート時間が最大に短縮される場合がある。さらに、同時に全てのラインを選択し、同じ電圧を全ての列に供給するため、シェイキング周期ＴＳ１及びＴＳ２の間、隣接する画素と電極との間のキャパシタンスは、何ら作用を有さない。これにより、容量電流、したがって電力消費量が最小となる。さらに、共通のシェイキングパルスＳＰ１，ＳＰ１”及びＳＰ２，ＳＰ２’は、構造化された対向電極６を使用することでシェイキングを実現することが可能である。
【００３７】
このアプローチの問題点は、（第一のシェイキングパルス周期ＴＳ１とリセット周期ＴＳ１’との間に）微小な停止時間が導入されることである。使用される電気泳動ディスプレイに依存して、この停止時間は、たとえば、０．５秒よりも長くなるべきではない。
【００３８】
図３Ｄは、図３Ｃに示された波形に基づいた波形を示している。この波形に対して、第三のシェイキングパルスＳＰ３が追加され、この第三のシェイキングパルスは、第三のシェイキング周期ＴＳ３の間に起こる。第三のシェイキング周期ＴＳ３は、第一のシェイキングパルスＳＰ１とリセットパルスＲＥ’との間で、このリセットパルスＲＥ’が最大の長さを有しない場合に起こる。第三のシェイキングパルスＳＰ３は、シェイキングの可視性を最小にするため、第一のシェイキングパルスＳＰ１よりも低いエネルギーのコンテンツを有する場合がある。第三のシェイキングパルスＳＰ３は、第一のシェイキングパルスＳＰ１の継続であることも可能である。好ましくは、第三のシェイキングパルスＳＰ３は、イメージリテンションを最小にし、グレイスケール精度を増加するため、第一のシェイキング周期ＴＳ１’とリセット周期ＴＲ１’との間で利用可能な完全な時間的な周期を埋める。図３Ｃに示される本発明に係る実施の形態に関して、イメージリテンションが更に低減され、停止時間が大幅に減少される。
【００３９】
代替的に、リセットパルスＲＥ’は第一のシェイキングパルスＳＰ１の直後に起こり、第三のシェイキングパルスは、リセットパルスＲＥ’と第二のシェイキングパルスＳＰ２’との間に起こることが可能である。
【００４０】
多くのケースでは、シェイキングパルスの周期の間、それぞれの列には、１フレームの間に同一のデータが供給されるが、このことは、電力効率を増加するために必ずしも必要な条件ではない。特に、シェイキングパルスが印加されたとき、たとえば、隣接する列が全体のフレーム周期について反対の極性で動作することも可能である。これにより、全体のフレーム周期についてそれぞれの列がその電圧を変えないために電力がなお増加しない間、列反転技法のためにシェイキングパルスの可視性が更に低減される場合がある。
【００４１】
図３に示される本発明に係る実施の形態は、オーバリセットに基づいている。イメージリテンションは、リセットパルスＲＥ，ＲＥ’を使用することで更に改善することができ、このリセットパルスは、粒子８，９が画素電極５，５’と対向電極６との間を移動しなければならない距離に比例する長さを有する。かかる比例するリセットパルスに基づいた本発明に係る実施の形態は、図４から図６に示されている。
【００４２】
図４は、シェイキング周期が同じ時限の間に起こりオーバリセットが使用されない場合の画素の両端の電圧を示している。図４は、ダークグレイＧ１への全ての光学的遷移について駆動波形を示している。
【００４３】
図４Ａは、ホワイトＷからダークグレイＧ１への画素１８の光学的状態を変えるために要求される波形を示している。図４Ｂは、ライトグレイＧ２からダークグレイＧ１への画素１８の光学的状態を変えるために要求される波形を示している。図４Ｃは、画素１８の光学的状態であるダークグレイＧ１を保持するために要求される波形を示している。図４Ｄは、ブラックＢからダークグレイＧ１への画素１８の光学的状態を変えるために要求される波形を示している。他の遷移について、同様に駆動波形が要求される。たとえば、ホワイトＷからブラックＢへの遷移について、図４Ａの波形の一部を使用することができるが、Ｖdr＝０Ｖである。
【００４４】
図４の全てでは、第一のシェイキングパルスＳＰ１は、同じ第一のシェイキング周期ＴＳ１の間に起こり、第二のシェイキングパルスＳＰ２は、同じ第二のシェイキング周期ＴＳ２の間に起こり、駆動パルスＶdrは、同じ駆動周期ＴＤの間に起こる。駆動パルスＶdrは、異なる期間を有する場合がある。リセットパルスＲＥは、画素１８の光学的遷移に依存する長さを有している。たとえば、パルス幅変調駆動では、ホワイトＷからブラックＢ又はホワイトＷからダークグレイＧ１への画素の再設定のため、完全なリセットパルスの幅ＴＲが要求される。図４Ａを参照されたい。ライトグレイＧ２からブラックＢ又はライトグレイＧ２からダークグレイＧ１への画素の再設定のため、この完全なリセットパルス幅ＴＲの期間の３分の２のみが必要とされる。図４Ｂを参照されたい。ダークグレイＧ１からブラックＢ又はダークグレイＧ１からダークグレイへの画素１８の再設定のため、この完全なリセットパルス幅ＴＲの期間の３分の１のみが必要とされる。図４Ｃを参照されたい。ブラックＢからダークグレイＧ１までの画素１８の再設定のため、リセットパルスが必要とされない。図４Ｄを参照されたい。
【００４５】
これらの波形は、前の画像が次の画像のためのインパルス（時間ｘ電圧）の決定において考慮される、公知の遷移マトリクスに基づく駆動方法は使用されるときにも有効である。代替的に、これらの波形は、ディスプレイに使用される電気泳動材料が画像の履歴及び／又は停止時間に対して感度が低いときにも有効である。
【００４６】
したがって、リセットパルスＲＥの期間とは独立に、第一のシェイキングパルスＳＰ１及び第二のシェイキングパルスＳＰ２を全ての画素１８に同時に供給することができ、このことは、前に説明された利点を有する。
【００４７】
図５は、リセットパルスが完全なリセット周期の間に起こらない場合に更なるシェイキングパルスがリセットパルスに先行して存在する画素の両端の電圧を示している。図５Ａは、図４Ａと同じであり、図５Ｂから図５Ｄは、図４Ｂから図４Ｄのそれぞれに基づいている。図５Ｂから図５Ｄでは、第三のリセットパルスＳＰ３は、時間ＴＳ３ａ，ＴＳ３ｂ，ＴＳ３ｃのそれぞれの期間の間に追加され、この第三のパルスは、第一のシェイキングパルスＳＰ１とリセットパルスＲＥとの間に起こる。これらの更なる第三のリセットパルスＳＰ３は、要求される画質に依存して、パルスの長さ及び／又はパルスの高さの観点で、第一及び第二のシェイキングパルスＳＰ１及びＳＰ２とは異なる場合がある。一般に、これらの更なるシェイキングパルスＳＰ３におけるエネルギーは、停止時間の効果が小さく、光学的な乱れが最小にされるため、第一のシェイキングパルスＳＰ１におけるエネルギーよりも低い場合がある。異なるシーケンスにおけるシェイキングの量は、第一のシェイキングパルスＳＰ１とリセットパルスＲＥとの間で利用可能な時空間に好ましくは比例する。より好ましくは、第一のシェイキングパルスＳＰ１とリセットパルスＲＥとの間の時限は、イメージリテンション（image  retention）を最小化し、グレイスケール精度を増加するため、更なるシェイキングパルスＳＰ３で完全に満たされる。さらに、イメージリテンションの程度及び停止時間の作用を更なるシェイキングにより更に低減することができる一方で、図４に関して明らかにされる本発明に係る実施の形態の効果が保持される。
【００４８】
図６は、完全なリセット周期の間にリセットパルスが起こらない場合に、更なるシェイキングパルスがリセットパルスの後ろに存在する、ある画素の両端の電圧を示している。図５Ｂから図５Ｄのそれぞれに基づいている図６Ｂから図６Ｄでは、リセットパルスＲＥ及び更なる第三のシェイキングパルスＳＰ３の位置は、今後リセットパルスＲＥが更なるシェイキングパルスに先行するように交換される。好ましくは、リセットパルスＲＥは、第一のシェイキングパルスＳＰ１の終了の直後に開始する。更なるシェイキングパルスＳＰ３は、リセットパルスＲＥによりカバーされない、第一のシェイキングパルスＳＰ１と第二のシェイキングパルスＳＰ２との間の時間的な周期の一部又は時間的な周期の全部をカバーする場合がある。更なるシェイキングパルスＳＰ３の使用により、グレイスケール精度が改善される。
【００４９】
図７は、フレーム周期の間に起こる信号を示している。通常、図３から図６に示されるそれぞれのフレーム周期ＴＦは、多数のライン周期ＴＬを含んでおり、このライン周期の数は、このディスプレイがマトリクス型ディスプレイである場合、電気泳動ディスプレイの行数に等しい。図７では、連続するフレーム周期ＴＦのうちの１つが更に詳細に示されている。このフレーム周期ＴＦは、瞬間ｔ１０で開始し、瞬間ｔ１４まで続く。フレーム周期ＴＦは、ｎライン周期ＴＬを有している。第一のライン周期ＴＬは、瞬間ｔ１０からｔ１１まで続き、第二のライン周期ＴＬは、瞬間ｔ１１からｔ１２まで続き、最後のライン周期ＴＬは、瞬間ｔ１３からｔ１４まで続く。
【００５０】
通常、フレーム周期ＴＦの間、適切な選択パルスＳＥ１〜ＳＥｎまでを行に供給して１行毎に行が選択される。ある行は、予め決定された非ゼロレベルをもつパルスを供給することで選択される場合があり、他の行はゼロ電圧を受け、したがって選択されない。データＤＡは、選択された行の全ての画素１８に並列に供給される。特定の画素１８のデータ信号ＤＡのレベルは、この特定の画素１８の光学的状態遷移に依存する。
【００５１】
したがって、異なるデータ信号ＤＡが選択された行の異なる画素に供給されなければならない場合、図３から図６に示されるフレーム周期ＴＦは、ｎラインを有するか、周期ＴＬを選択する。しかし、同時に全ての画素１８について、第一及び第二のシェイキングパルスＳＰ１及びＳＰ２が同じシェイキング周期ＴＳ１及びＴＳ２のそれぞれの間に起こる場合、同時に全ての画素１８のラインを選択することができ、１ライン毎に画素１８を選択することが要求されない。したがって、共通のシェイキングパルスが使用される、図３及び図６に示されるフレーム周期ＴＦの間、適切な選択パルスをディスプレイの全ての行に供給することで、単一のライン周期ＴＬで全ての画素１８を選択することができる。結果的に、これらのフレーム期間は、画素１８が異なるデータ信号を受ける場合があるフレーム周期よりも、かなり短い期間（１ライン周期ＴＬ，又はｎの代わりに、ｎよりも少ないライン周期）を有する場合がある。
【００５２】
例を経由して、ディスプレイのアドレス指定は、図３Ｃに関して更に詳細に明らかにされる。瞬間ｔ０で、イメージアップデート周期ＩＵＰの第一のフレーム周期ＴＦが開始する。
【００５３】
第一のシェイキングパルスＳＰ１”は、瞬間ｔ０から瞬間ｔ３に続く第一のシェイキング周期ＴＳ１の間に全ての画素１８に供給される。この第一のシェイキング周期ＴＳ１の間、それぞれのフレーム周期ＴＦの間、少なくとも１つのライン周期ＴＬの間に全ての画素１８のラインが同時に選択され、同じデータ信号がディスプレイの全ての列に供給される。データ信号のレベルは、図３Ｃに示されている。たとえば、瞬間ｔ０からｔ１に続く第一のフレーム周期ＴＦの間、ハイレベルが全ての画素に供給される。瞬間ｔ１から始まる次のフレーム周期ＴＦの間、ロウレベルが全ての画素に供給される。同じ考え方が共通の第二のシェイキング周期ＴＳ２について有効である。
【００５４】
リセットパルスＲＥ，ＲＥ’の期間は、異なる画素１８について異なる場合がある。これは、異なる画素１８の光学的な遷移は、前のイメージアップデート周期ＩＵＰの間に表示された画像、及び現在のイメージアップデート周期ＩＵＰの終わりで表示される画像に依存する。たとえば、光学的状態がホワイトＷからダークグレイＧ１に変わらなければならない画素１８について、ハイレベルデータ信号ＤＡは、瞬間ｔ３で始まるフレーム周期ＴＦの間に供給されなければならず、光学的状態がブラックＢからダークグレイＧ１に変わらなければならない画素１８について、フレーム周期の間にゼロレベルデータ信号ＤＡが必要とされる。この最後に述べられた画素１８に供給される第一の非ゼロのデータ信号ＤＡは、瞬間ｔ１４で開始するフレーム周期ＴＦで起こる。異なるデータ信号ＤＡが異なる画素１８に供給されなければならないフレームＴＦでは、画素１８は、１行毎に選択されなければならない。
【００５５】
このように、図３から図６における全てのフレーム周期ＴＦは等価な垂直の破線により示されるが、フレーム周期の実際の期間は異なる場合がある。異なるデータ信号ＤＡが画素１８に供給されなければならないフレーム周期では、通常の画素１８は、１行毎に選択される必要があり、したがってｎライン選択周期ＴＬが存在する。同じデータ信号ＤＡが全ての画素１８に供給されなければならないフレーム周期ＴＦでは、フレーム周期ＴＦは、単一ライン選択周期ＴＬと同様に短い場合がある。しかし、単一ライン選択周期ＴＬを超える間に全てのラインを同時に選択することができる。
【００５６】
結論すると、本発明は、電気泳動ディスプレイに向けられ、この電気泳動ディスプレイは、帯電された粒子を含む電気泳動材料８，９をもつ複数の画素１８を有している。画素１８のそれぞれ１つに関連される第一の電極６及び第二の電極５，５’は、画素１８のそれぞれ１つの両端の駆動電圧波形ＶＤを与える。帯電された粒子は、第一の電極６と第二の電極５との間に、２つの限界の位置と、駆動電圧ＶＤにより定義される該２つの限界の位置の間の中間の位置とを占めることができる。
【００５７】
アドレス指定回路１６，１０は、イメージアップデート周期ＩＵＰの間、第一の電極６と第二の電極５との間に、（ｉ）該粒子が極端な位置のうちの１つを実質的に占めることを可能にするリセットパルスＲＥ、及び（ｉｉ）画素１８の関連される１つにより到達されるべき光学的状態に従うレベルを有する駆動パルスＶdr、を連続的に印加することで駆動電圧波形ＶＤを生成する。アドレス指定回路１６，１０は、第一のシェイキングパルスＳＰ１を生成し、この第一のシェイキングパルスは、該極端な位置のうちの一方に存在する粒子を解放するために十分なエネルギーであって、該極端な位置のうちの他方に該粒子が到達することを可能にするためには不十分なエネルギーを有する少なくとも１つのプリセットパルスを含んでいる。第一のシェイキングパルスＳＰ１は、画素１８が到達すべき光学的状態とは独立に、それぞれのイメージアップデート周期ＩＵＰの間、同じ第一のシェイキング時限ＴＳ１の間に起こる。第一のシェイキング時限ＴＳ１は、リセットパルスＲＥに先行するか、又はリセットパルスＲＥと駆動パルスＶdrの間に起こる。
【００５８】
このように、異なる画素１８が異なる光学的状態に到達する場合があるように、駆動電圧波形ＶＤは異なる部分を有していなければならないが、シェイキングパルスすなわちパルスＳＰ１，ＳＰ２は、駆動電圧波形ＶＤ内の同じ位置で常に起こる。結果的に、シェイキングパルスＳＰ１，ＳＰ２のレベルを同じフレーム周期ＴＦの間に全ての画素１８に供給することができる。
【００５９】
なお、上述された実施の形態は、本発明を限定するよりはむしろ例示するものであり、当業者であれば、添付された特許請求の範囲から逸脱することなしに、多くの代替的な実施の形態を設計することができる。たとえば、第二のシェイキングパルスＳＰ２は、存在する必要がない。高いエネルギー効率又はより短いイメージアップデート周期ＩＵＰが既に到達される。たった１つのセットのシェイキングパルスＳＰ１又はＳＰ２が存在し、このセットが同じシェイキング周期ＴＳ１又はＴＳ２の間に起こる。図において、シェイキング周期のそれぞれの間に幾つかのプリセットパルス又はレベルを含むシェイキングパルスが参照されたが、シェイキングパルスは、単一レベル又はプリセットパルスのみを含むことが可能である。
【００６０】
請求項では、括弧の間に配置される如何なる参照符号は、請求項を限定するものとして解釈されるべきではない。単語「有する（comprising）」は、請求項に列挙された構成要素又はステップ以外の構成要素又はステップの存在を排除するものではない。本発明は、幾つかの別々のエレメントを有するハードウェアにより、及び適切にプログラムされたコンピュータにより実現することができる。幾つかの手段を列挙する装置の請求項では、これらの手段の幾つかが１つの同じアイテムのハードウェアで実施することができる。
【図面の簡単な説明】
【００６１】
【図１】電気泳動ディスプレイの一部の断面図を図解的に示す図である。
【図２】電気泳動ディスプレイの一部の等価回路図による画像表示装置を図形的に示す図である。
【図３】図３Ａから図３Ｄは、オーバリセット及び各種シェイキングパルスのセットが使用される異なる状況での画素間の電圧を示す図である。
【図４】図４Ａから図４Ｄは、シェイキング周期が同じ時限の間に起こり、オーバリセットが使用される場合の画素間の電圧を示す図である。
【図５】図５Ａから図５Ｄは、リセットパルスが完全なリセット周期の間に起こる場合、更なるシェイキングパルスがリセットパルスに先行して存在する、画素間の電圧を示す図である。
【図６】図６Ａから図６Ｄは、リセットパルスが完全なリセット周期の間に起こらない場合、更なるシェイキングパルスがリセットパルスの後ろについて存在する、画素間の電圧を示す図である。
【図７】フレーム周期の間に起こる信号を示す図である。
【図１】
0004533133.tif 000002
【図２】
0004533133.tif 000003
【図３Ａ−Ｄ】
0004533133.tif 000004
【図４Ａ−Ｄ】
0004533133.tif 000005
【図５Ａ−Ｄ】
0004533133.tif 000006
【図６Ａ−Ｄ】
0004533133.tif 000007
【図７】
0004533133.tif 000008