(57)【特許請求の範囲】
【請求項１】
入力信号がローレベルのときオンしてＦＥＴをオンさせる第１トランジスタと、前記入力信号がハイレベルのときオンしてＦＥＴをオフさせる第２トランジスタとを有し、前記ＦＥＴを駆動する駆動回路において、
前記入力信号がハイレベルのときオンする第３トランジスタと、
該第３トランジスタのオンにより充電される第１コンデンサと、
該第１コンデンサの充電によってオンし、前記第２トランジスタのベース電流を増加させる第４トランジスタとを有することを特徴とする駆動回路。
【請求項２】
前記入力信号がハイレベルのときオンする第５トランジスタと、
該第５トランジスタのオンにより充電される第２コンデンサと、
該第２コンデンサの充電によってオンし、前記第１トランジスタのベース電流を増加させる第６トランジスタとを有することを特徴とする請求項１記載の駆動回路。
【請求項３】
前記ＦＥＴのオン時に導通して前記第１コンデンサを充電する第１ダイオードとを有することを特徴とする請求項１記載の駆動回路。
【請求項４】
前記ＦＥＴのオフ時に導通して前記第２コンデンサを充電する第２ダイオードとを有することを特徴とする請求項２記載の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動回路に係り、特に、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を駆動させる出力信号を出力する駆動回路に関する。
【０００２】
【従来の技術】
図６は、従来の駆動回路の一例の構成図である。駆動回路３０は、ｎチャネルＦＥＴ３２を駆動させるために用いられる。
【０００３】
同図中、端子３４から信号が入力され、トランジスタＱ１のベースに供給される。トランジスタＱ１のコレクタはトランジスタＱ２のベースに接続されると共に、抵抗Ｒ１を介し電源Ｖｃｃに接続され、トランジスタＱ１のエミッタは、トランジスタＱ３のベースに接続されると共に、抵抗Ｒ２を介して接地されている。
【０００４】
トランジスタＱ２のコレクタは電源Ｖｃｃに接続され、トランジスタＱ２のエミッタはトランジスタＱ３のコレクタ及び端子３６に接続されている。また、トランジスタＱ３のエミッタは接地されている。
【０００５】
端子３６は、ＦＥＴ３２のゲートに接続されている。ＦＥＴ３２は、端子３６からの信号によって駆動される。このＦＥＴ３２は、例えば、スイッチングレギュレータのスイッチング素子として使用され、高速動作を要求される。ＦＥＴ３２が駆動される時のスピードは、トランジスタＱ２、Ｑ３を流れる電流によって決定され、トランジスタＱ２、Ｑ３を流れる電流は、抵抗Ｒ１によって決定される。ＦＥＴ３２の駆動スピードを表わす立ち下がり時間（ＦＥＴ３２がオフする時の時間）は、以下の（１）式で表される。
【０００６】
ｔ＝ＣＯＬ・ＶＯＵＴ／ＩＯＵＴ……（１）
上記の式の中で、ＶＯＵＴはＯＵＴ端子電圧、ＣＯＬは出力負荷容量、ＩＯＵＴはトランジスタＱ３のコレクタ電流を示している。
【０００７】
ここで、
ＩＯＵＴ＝ＩＢ３・ｈＦＥ３……（２）
上記の式の中で、ＩＢ３はトランジスタＱ３のベース電流、ｈＦＥはトランジスタＱ３の電流増幅率を示している。
【０００８】
ここで、トランジスタＱ１のｈＦＥが充分大きく、トランジスタＱ１のコレクタ電流ＩＣＱ１とトランジスタＱ１のエミッタ電流ＩＥＱ１がほぼ同じ値、トランジスタＱ１のコレクタ・エミッタ間電圧ＶＣＥＱ１≒０Ｖであるとすると、ＩＢ３は、以下の（３）式で表わされる。
【０００９】
ＩＢ３＝（ＶＣＣ−ＶＢＥＱ１）／Ｒ１−ＶＢＥＱ３／Ｒ２……（３）
上記の式の中で、ＶＢＥＱ１はトランジスタＱ１のベース・エミッタ間電圧、ＶＢＥＱ３はトランジスタＱ１のベース・エミッタ間電圧を示している。
【００１０】
上記の（２）、（３）式により、ＩＯＵＴが以下の式で表わされる。
【００１１】
ＩＯＵＴ＝ｈＦＥ３｛（ＶＣＣ−ＶＢＥＱ１）／Ｒ１−ＶＢＥＱ３／Ｒ２｝……（４）
（４）式によりＩＯＵＴは抵抗Ｒ１により決定され、これによりＦＥＴ３２を駆動するスピードも決定される。
【００１２】
【発明が解決しようとする課題】
図６に示す駆動回路３０は、ＦＥＴを駆動するスピードは、トランジスタＱ２、Ｑ３の電流能力によって決定され、これらのトランジスタＱ２、Ｑ３の電流は、トランジスタＱ２、Ｑ３のベース電流を決定する抵抗Ｒ１により決定される。従って、ＦＥＴの駆動スピードを早くするためには、抵抗Ｒ１の値を小さくしなければならないが、抵抗Ｒ１の値を小さくすると、出力端子３６が立ち下がった後、抵抗Ｒ１を流れる電流、つまり（４）式の括弧内第一項（ＶＣＣ−ＶＢＥＱ１）／Ｒ１の電流が無効分となり、この無効電流が増大するという問題点があった。
【００１３】
従って、本発明は上記従来の問題点を解決し、無効電流を減少させると共に、ＦＥＴの駆動スピードを速くすることのできる駆動回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、入力信号がローレベルのときオンしてＦＥＴ（１２）をオンさせる第１トランジスタ（Ｑ２）と、前記入力信号がハイレベルのときオンしてＦＥＴ（１２）をオフさせる第２トランジスタ（Ｑ３）とを有し、前記ＦＥＴ（１２）を駆動する駆動回路において、
前記入力信号がハイレベルのときオンする第３トランジスタ（Ｑ１３）と、
該第３トランジスタ（Ｑ１３）のオンにより充電される第１コンデンサ（Ｃ１）と、
該第１コンデンサ（Ｃ１）の充電によってオンし、前記第２トランジスタ（Ｑ３）のベース電流を増加させる第４トランジスタ（Ｑ１１）とを有することを特徴とする。
【００１５】
請求項１に記載の発明によれば、トランジスタＱ１１を有することにより、トランジスタＱ３のベース電流をトランジスタＱ１１のコレクタ電流分だけ増加させ、ＦＥＴ１２をオフする時の駆動スピードを速くすることができる。また、トランジスタＱ１１はコンデンサＣ１の充電される間だけオンされるため、ＦＥＴ１２がオフした後の無効電流を低減させることができる。
【００１６】
請求項２に記載の発明は、請求項１において、前記入力信号がハイレベルのときオンする第５トランジスタ（Ｑ１４）と、
該第５トランジスタ（Ｑ１４）のオンにより充電される第２コンデンサ（Ｃ２）と、
該第２コンデンサ（Ｃ２）の充電によってオンし、前記第１トランジスタ（Ｑ２）のベース電流を増加させる第６トランジスタ（Ｑ１２）とを有することを特徴とする。
【００１７】
請求項２に記載の発明によれば、トランジスタＱ１２を有することにより、トランジスタＱ２のベース電流をトランジスタＱ１２のコレクタ電流分だけ増加させ、ＦＥＴ１２をオンする時の駆動スピードを速くすることができる。また、トランジスタＱ１２はコンデンサＣ２の充電される間だけオンされるため、ＦＥＴ１２がオフした後の無効電流を低減させることができる。
【００１８】
請求項３に記載の発明は、請求項１において、前記ＦＥＴ（１２）のオン時に導通して前記第１コンデンサ（Ｃ１０２、Ｃ２０２）を充電する第１ダイオード（Ｄ１０２、Ｄ２０２）とを有することを特徴とする。
【００１９】
請求項３に記載の発明によれば、出力信号がハイレベルの時に、ダイオードＤ１０１、Ｄ２０２と接続されているトランジスタに電流を流すことができる。従って、無効電流を低減させることができる。
【００２０】
請求項４に記載の発明は、請求項２において、前記ＦＥＴ（１２）のオフ時に導通して前記第２コンデンサ（Ｃ１０２、Ｃ２０２）を充電する第２ダイオード（Ｄ１０１、Ｄ２０１）とを有することを特徴とする。
【００２１】
請求項４に記載の発明によれば、出力信号がローレベルの時に、ダイオードＤ１０１、Ｄ２０１と接続されているトランジスタの電流が流れないようにすることができる。従って、無効電流を低減させることができる。
【００２２】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００２３】
【発明の実施の形態】
図１は、本発明の駆動回路の第１実施例の回路図である。同図中、駆動回路１０は、端子１４から入力信号が供給されると共に、端子１６から上記入力信号を反転した反転入力信号が供給され、出力端子１８から、ｎチャネルＦＥＴ１２のゲートに信号を供給して、ＦＥＴ１２を駆動する。このＦＥＴ１２は、例えば、スイッチングレギュレータのスイッチング素子として使用され、高速動作を要求される。
【００２４】
端子１４には、抵抗Ｒ１１及び抵抗Ｒ１２の一端が接続されている。抵抗Ｒ１１の他端は、ｎｐｎトランジスタＱ１のベースに接続されている。抵抗Ｒ１２の他端は、ｎｐｎトランジスタＱ１３のベースに接続されている。
【００２５】
トランジスタＱ１３のエミッタは接地され、トランジスタＱ１３のコレクタは、コンデンサＣ１及び抵抗Ｒ１６の一端に接続されている。抵抗Ｒ１６の他端は、電源Ｖｃｃに接続されている。コンデンサＣ１の他端は、抵抗Ｒ１３を介して電源Ｖｃｃに接続されると共に、ｐｎｐトランジスタＱ１１のベースと接続されている。
【００２６】
トランジスタＱ１１のエミッタは電源Ｖｃｃと接続され、トランジスタＱ１１のコレクタは、トランジスタＱ１のエミッタ、ｎｐｎトランジスタＱ３のベース及び抵抗Ｒ２に接続されている。トランジスタＱ１１とトランジスタＱ３は、ダーリントン接続されている。
【００２７】
トランジスタＱ１のコレクタはトランジスタＱ２のベースに接続されると共に、抵抗Ｒ１を介し電源Ｖｃｃに接続され、トランジスタＱ１のエミッタは、トランジスタＱ３のベースに接続されると共に、抵抗Ｒ２を介して接地されている。
トランジスタＱ２のコレクタは電源Ｖｃｃに接続され、トランジスタＱ２のエミッタはトランジスタＱ３のコレクタ及び端子１８に接続されている。また、トランジスタＱ３のエミッタは接地されている。
【００２８】
端子１８は、ＦＥＴ１２のゲートに接続されている。ＦＥＴ１２は、端子１８からの信号によって駆動される。このＦＥＴ１２は、例えば、スイッチングレギュレータのスイッチング素子として使用され、高速動作を要求される。
【００２９】
端子１６には、抵抗Ｒ１５の一端が接続されている。抵抗Ｒ１５の他端は、ｎｐｎトランジスタＱ１４のベースに接続される。トランジスタＱ１４のエミッタは接地され、トランジスタＱ１４のコレクタは、抵抗Ｒ１７の一端及びコンデンサＣ２の一端に接続されている。抵抗Ｒ１７の他端は、電源Ｖｃｃに接続されている。コンデンサＣ２の他端は、抵抗Ｒ１４の一端及びｐｎｐトランジスタＱ１２のベースに接続されている。抵抗Ｒ１４の他端は、電源Ｖｃｃに接続されている。
【００３０】
トランジスタＱ１２のコレクタは、抵抗Ｒ１の一端及びトランジスタＱ２のベース、トランジスタＱ１のコレクタに接続されている。トランジスタＱ１２とトランジスタＱ２は、ダーリントン接続されている。
【００３１】
図２は、図１に示す駆動回路１０の一部を取り出した回路図である。同図中、図１と同一部分には同一符号を付す。駆動回路１００は、ＦＥＴ１２の立ち上げを行う部分に関しての回路図である。駆動回路１００は、端子１４から供給された信号を基に端子１８からＦＥＴ１２のゲートに信号を供給する。
【００３２】
端子１４から供給される信号がローレベルの時、トランジスタＱ１３がオフし、コンデンサＣ１は放電される。
【００３３】
端子１４から供給される信号がローレベルからハイレベルとなると、トランジスタＱ１、Ｑ１３がオンし、トランジスタＱ２がオフすると共に、トランジスタＱ３がオンする。トランジスタＱ１３がオンすると、トランジスタＱ１３のコレクタ電圧が電圧Ｖｃｃ≒０Ｖとなる。これによって、コンデンサＣ１が充電される。コンデンサＣ１は、抵抗Ｒ１３を流れる電流及びトランジスタＱ１１のベース電流ＩＢＱ１１で充電され、コンデンサＣ１の充電電流ＩＣ１は、以下の（５）式で表される。
【００３４】
ＩＣ１＝ＶＢＥＱ１１／Ｒ１３＋ＩＢＱ１１……（５）
上記の式の中で、ＶＢＥＱ１１はトランジスタＱ１１のベース・エミッタ間電圧を示している。
【００３５】
トランジスタＱ１１のベース電流ＩＢＱ１１が流れている間、トランジスタＱ１１はオン状態となり、トランジスタＱ１１のコレクタ電流がトランジスタＱ３のベースに流れ込む。
【００３６】
従って、トランジスタＱ３のベース電流はトランジスタＱ１１のコレクタ電流分だけ増加し、ＦＥＴ１２をオフする時の駆動スピードが速くなる。また、トランジスタＱ１１は、コンデンサＣ１が充電される間だけオンされるため、抵抗Ｒ１の抵抗値を大きくすることができ、ＦＥＴ１２がオフした後の無効電流を低減させることができる。
【００３７】
図１に戻って説明するに、駆動回路１０は、端子１６から供給された信号を基に端子１８からＦＥＴ１２のゲートに信号を供給する。
【００３８】
端子１６から供給される信号がローレベル（端子１４からの信号がハイレベル）の時、トランジスタＱ１４がオフし、コンデンサＣ２は放電されている。
【００３９】
端子１６から供給される信号がローレベルからハイレベルになると、トランジスタＱ１がオフ、トランジスタＱ１４がオンし、トランジスタＱ２がオンすると共に、トランジスタＱ３がオフする。トランジスタＱ１４がオンすると、トランジスタＱ１４のコレクタ電圧が電圧Ｖｃｃ≒０Ｖとなる。これによって、コンデンサＣ２が充電される。コンデンサＣ２は、抵抗Ｒ１４を流れる電流及びトランジスタＱ１２のベース電流ＩＢＱ１２で充電され、コンデンサＣ２の充電電流ＩＣ２は、以下の（６）式で表される。
【００４０】
ＩＣ２＝ＶＢＥＱ１２／Ｒ１４＋ＩＢＱ１２……（６）
上記の式の中で、ＶＢＥＱ１２はトランジスタＱ１２のベース・エミッタ間電圧を示している。
【００４１】
トランジスタＱ１２のベース電流ＩＢＱ１２が流れている間、トランジスタＱ１２はオン状態となり、トランジスタＱ１２のコレクタ電流がトランジスタＱ２のベースに流れる。
【００４２】
従って、トランジスタＱ２のベース電流は抵抗Ｒ１を流れる電流にトランジスタＱ１２のコレクタ電流分だけ増加し、ＦＥＴ１２をオンする時の駆動スピードが速くなる。また、トランジスタＱ１２は、コンデンサＣ２が充電される間だけオンされるため、抵抗Ｒ１の抵抗値を大きくすることができ、無効電流を低減させることができる。
【００４３】
図３は、本発明の駆動回路の第２実施例の構成図である。同図中、端子２１は、インバータ２２及びｎｐｎトランジスタＱ１０１、Ｑ１１１、Ｑ２１３のベースに接続されている。端子２１からの入力信号がハイレベルとなると、トランジスタＱ１０１、Ｑ１１１、Ｑ２１３はオンする。
【００４４】
トランジスタＱ１１１のコレクタは、コンデンサＣ１０１の一端及びダイオードＤ１０２のカソードと接続され、トランジスタＱ１１１のエミッタは接地されている。ダイオードＤ１０２のアノードは端子２３と接続されている。
【００４５】
トランジスタＱ１０１のコレクタは、抵抗Ｒ１０１の一端及びｎｐｎトランジスタＱ１０２のベース及びｐｎｐトランジスタＱ１１４のコレクタに接続されている。抵抗Ｒ１０１の他端及びトランジスタＱ１０２のコレクタは、電源Ｖｃｃに接続されている。トランジスタＱ１０２のエミッタは、ｎｐｎトランジスタＱ１０３のコレクタ及び端子２３に接続されている。トランジスタＱ１０３のエミッタは、接地されている。
【００４６】
トランジスタＱ１０１のエミッタは、抵抗Ｒ１０２の一端及びトランジスタＱ１０３のベース及びｐｎｐトランジスタＱ１１２のコレクタに接続されている。抵抗Ｒ１０２の他端は、接地されている。トランジスタＱ１１２のベースは、抵抗Ｒ１１１の一端及びコンデンサＣ１０１の他端に接続されている。抵抗Ｒ１１１の他端及びトランジスタＱ１１２のエミッタは、電源Ｖｃｃに接続されている。
【００４７】
また、トランジスタＱ１１４のベースは、抵抗Ｒ１１２の一端及びコンデンサＣ１０２の一端に接続されている。トランジスタＱ１１４のエミッタ及び抵抗Ｒ１１２の他端は、電源Ｖｃｃに接続されている。コンデンサＣ１０２の他端はｎｐｎトランジスタＱ１１３のコレクタ及びダイオードＤ１０１のカソードに接続されている。トランジスタＱ１１３のエミッタは、接地されている。ダイオードＤ１０１のアノードは、端子２４に接続されている。
【００４８】
インバータ２２は、ｎｐｎトランジスタＱ２０１、Ｑ２１１、Ｑ１１３のベースに接続されている。インバータ２２からの入力信号がハイレベルとなると、トランジスタＱ２０１、Ｑ２１１、Ｑ１１３はオンする。
【００４９】
トランジスタＱ２１１のコレクタは、コンデンサＣ２０１の一端及びダイオードＤ２０２のカソードと接続され、トランジスタＱ２１１のエミッタは接地されている。ダイオードＤ２０２のアノードは、端子２４と接続されている。
【００５０】
トランジスタＱ２０１のコレクタは、抵抗Ｒ２０１の一端及びｎｐｎトランジスタＱ２０２のベース及びｐｎｐトランジスタＱ２１４のコレクタに接続されている。抵抗Ｒ２０１の他端及びトランジスタＱ２０２のコレクタは、電源Ｖｃｃに接続されている。トランジスタＱ２０２のエミッタは、ｎｐｎトランジスタＱ２０３のコレクタ及び端子２４に接続されている。トランジスタＱ２０３のエミッタは、接地されている。
【００５１】
トランジスタＱ２０１のエミッタは、抵抗Ｒ２０２の一端及びトランジスタＱ２０３のベース及びｐｎｐトランジスタＱ２１２のコレクタに接続されている。抵抗Ｒ２０２の他端は、接地されている。トランジスタＱ２１２のベースは、抵抗Ｒ２１１の一端及びコンデンサＣ２０１の他端に接続されている。抵抗Ｒ２１１の他端及びトランジスタＱ２１２のエミッタは、電源Ｖｃｃに接続されている。
【００５２】
また、トランジスタＱ２１４のベースは、抵抗Ｒ２１２の一端及びコンデンサＣ２０２の一端に接続されている。トランジスタＱ２１４のエミッタ及び抵抗Ｒ２１２の他端は、電源Ｖｃｃに接続されている。コンデンサＣ２０２の他端は、トランジスタＱ２１３のコレクタ及びダイオードＤ２０１のカソードに接続されている。トランジスタＱ２１３のエミッタは、接地されている。ダイオードＤ２０１のアノードは、端子２３に接続されている。
【００５３】
図４は、図３に示す駆動回路２０の一部を取り出した回路図である。同図中、図３と同一部分には同一符号を付す。回路２００は、端子２４と接続されたダイオードＤ１０１が設けられている。
【００５４】
ダイオードＤ１０１は、図２の抵抗Ｒ１７（図４では抵抗Ｒｘ）の代わりに設けられたものであり、コンデンサＣ１０２を放電する。ダイオードＤ１０１は、端子２４と接続されているため、端子２４から出力される信号がハイレベルの時、これに同期してダイオード１０１に電流が流れる。端子２４からローレベルの信号が出力されるときは、ダイオードＤ１０１には電流が流れなくなる。この時、トランジスタＱ１１３は、インバータ２２からの信号がローレベルとなるためオフとなる。
【００５５】
図５は、図３に示す駆動回路２０の信号タイミングチャートである。
【００５６】
図５（Ａ）は、端子２１から供給される入力信号を示しており、時刻ｔ１、ｔ３でローレベルからハイレベルになり、時刻ｔ２、ｔ４でハイレベルからローレベルとなる。図５（Ｂ）はインバータ２２の出力する信号を示しており、図５（Ａ）の信号が反転されるため、時刻ｔ２、ｔ４でローレベルからハイレベルになり、時刻ｔ１、ｔ３でハイレベルからローレベルとなる。
【００５７】
図５（Ｅ）は、トランジスタＱ１１１のコレクタ（Ａ点）における信号波形を示している。この信号Ａは、時刻ｔ２、ｔ４でローレベルからハイレベルになり、時刻ｔ１、ｔ３でハイレベルからローレベルとなる。
【００５８】
図５（Ｆ）は、トランジスタＱ１１３のコレクタ（Ｂ点）における信号波形を示している。この信号Ｂは、時刻ｔ１、ｔ３でローレベルからハイレベルになり、時刻ｔ２、ｔ４でハイレベルからローレベルとなる。
【００５９】
図５（Ｇ）は、トランジスタＱ２１１のコレクタ（Ｃ点）における信号波形を示している。この信号Ｃは、時刻ｔ１、ｔ３でローレベルからハイレベルになり、時刻ｔ２、ｔ４でハイレベルからローレベルとなる。
【００６０】
図５（Ｈ）は、トランジスタＱ２１３のコレクタ（Ｄ点）における信号波形を示している。この信号Ｄは、時刻ｔ２、ｔ４でローレベルからハイレベルになり、時刻ｔ１、ｔ３でハイレベルからローレベルとなる。
【００６１】
図５（Ｃ）は端子２３からの出力信号を示しており、図５（Ａ）の信号に対して反転され、時刻ｔ２、ｔ４でローレベルからハイレベルになり、時刻ｔ１、ｔ３でハイレベルからローレベルとなる。図５（Ｄ）は端子２４からの出力信号を示しており、図５（Ｂ）の信号に対して反転され、時刻ｔ１、ｔ３でローレベルからハイレベルになり、時刻ｔ２、ｔ４でハイレベルからローレベルとなる。
【００６２】
上記の信号Ａ、Ｄは、接続されるダイオードＤ１０２、Ｄ２０１は端子２３と接続されているため、端子２３から出力される図５（Ｃ）の信号と同期して出力される。同様に、信号Ｂ、Ｃは、接続されるダイオードＤ１０１、Ｄ２０２は端子２４と接続されているため、端子２４から出力される図５（Ｄ）の信号と同期して出力される。
【００６３】
従って、ダイオード（Ｄ１０１、Ｄ１０２、Ｄ２０１、Ｄ２０２）を用いることにより、出力信号がハイレベルの時は、ダイオード（例えばＤ１０１）と接続されているトランジスタ（Ｑ１１３）に電流を流し、ローレベルの時はトランジスタの電流が流れないようにする。これにより、出力端子から出力される信号と、トランジスタに流れる電流を同期させ、無効電流を低減させることができる。
【００６４】
【発明の効果】
上述の如く、請求項１記載の駆動回路によれば、トランジスタＱ１１を有することにより、トランジスタＱ３のベース電流をトランジスタＱ１１のコレクタ電流分だけ増加させ、ＦＥＴ１２をオフする時の駆動スピードを速くすることができる。また、トランジスタＱ１１はコンデンサＣ１の充電される間だけオンされるため、ＦＥＴ１２がオフした後の無効電流を低減させることができる。
【００６５】
また、請求項２記載の駆動回路によれば、トランジスタＱ１２を有することにより、トランジスタＱ２のベース電流をトランジスタＱ１２のコレクタ電流分だけ増加させ、ＦＥＴ１２をオンする時の駆動スピードを速くすることができる。また、トランジスタＱ１２はコンデンサＣ２の充電される間だけオンされるため、ＦＥＴがオフした後の無効電流を低減させることができる。
【００６６】
請求項３記載の駆動回路によれば、出力信号がハイレベルの時に、ダイオードと接続されているトランジスタに電流を流すことができる。従って、無効電流を低減させることができる。
【００６７】
また、請求項４記載の駆動回路によれば、出力信号がローレベルの時に、ダイオードと接続されているトランジスタの電流が流れないようにすることができる。従って、無効電流を低減させることができる。
【図面の簡単な説明】
【図１】本発明の駆動回路の第１実施例の回路図である。
【図２】図１に示す駆動回路１０の一部の構成図である。
【図３】本発明の駆動回路の第２実施例の構成図である。
【図４】図３に示す駆動回路２０の一部の構成図である。
【図５】図４で示す駆動回路２０のタイミングを示す図である。
【図６】従来の駆動回路の一例の構成図である。
【符号の説明】
１０、１００、２０    駆動回路
１２、３２    ＦＥＴ
１４、１６、２１、３４、１８、２３、２４、３６    端子
２２    インバータ
Ｃ１、Ｃ２、Ｃ１０１、Ｃ１０２、Ｃ２０１、Ｃ２０２    コンデンサ
Ｄ１０１、Ｄ１０２、Ｄ２０１、Ｄ２０２    ダイオード
Ｒ１、Ｒ２、Ｒ１１〜Ｒ１７、Ｒ１０１〜Ｒ１０３、Ｒ１１１、Ｒ１１２、Ｒ２０１、Ｒ２０２、Ｒ２１１、Ｒ２１２    抵抗
Ｑ１〜Ｑ１４、Ｑ１０１〜Ｑ１０３、Ｑ１１１〜Ｑ１１４、Ｑ２０１〜Ｑ２０３、Ｑ２１１〜Ｑ２１４    トランジスタ
【図１】
0004449177.tif 000002
【図２】
0004449177.tif 000003
【図３】
0004449177.tif 000004
【図４】
0004449177.tif 000005
【図５】
0004449177.tif 000006
【図６】
0004449177.tif 000007