(57)【特許請求の範囲】
【請求項１】
フェースプレート構造体と、
前記フェースプレート構造体に接続されるバックプレート構造体と、
前記フェースプレート構造体と前記バックプレート構造体との間に配置されるスペーサとを有し、前記スペーサが、酸素並びに前記酸素と結合し、かつ前記スペーサ内に分散されるアルミニウム、クロム並びにチタンからなり、
また前記スペーサ内の前記チタンが、重量比でスペーサの約４％の酸化チタンに相当し、
前記スペーサ内の前記アルミニウムが重量比で前記スペーサの約３２％の酸化アルミニウムに相当し、
前記スペーサ内の前記クロムが重量比で前記スペーサの約６４％の酸化クロムに相当することを特徴とするフラットパネルディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイのフェースプレート構造体とバックプレート構造体との間に配置されるスペーサに関連する。また本発明は、これらのスペーサに関連してフラットパネルディスプレイを操作するための方法に関連する。
【背景技術】
【０００２】
フラット形陰極線管（ＣＲＴ）ディスプレイは、従来の偏向ビーム式（deflected-beam）ＣＲＴディスプレイに対して大きなアスペクト比（例えば１０：１、或いはそれ以上）を示し、電子が光放出材料に衝当するのに応じて画像を表示するディスプレイを備える。アスペクト比は、ディスプレイ厚に対するディスプレイ表面の対角線長さとして定義される。光放出材料に衝当させる電子は、フィールドエミッタカソード或いは熱陰極のような種々のデバイスにより発生させることができる。本明細書では、フラットパネルＣＲＴディスプレイは、フラットパネルディスプレイと呼ばれる。
【０００３】
典型的には従来のフラットパネルディスプレイはフェースプレート構造体とバックプレート構造体とを備えており、フェースプレート構造体とバックプレート構造体は、その周囲に壁を設けることにより結合される。そこで形成される結合壁は通常、真空圧で保持される。真空圧下でフラットパネルディスプレイが陥没しないようにするために、典型的には複数の電気的抵抗性のスペーサが、フラットパネルの中央に位置するアクティブ領域において、フェースプレート構造体とバックプレート構造体との間に配置される。
【０００４】
フェースプレート構造体は、絶縁性フェースプレート（典型的にはガラス）及び絶縁性フェースプレートの内側表面上に形成される光放出構造体を備える。光放出構造体は光放出材料、すなわち燐光体を備え、それらがディスプレイのアクティブ領域を画定する。バックプレート構造体は、絶縁性バックプレート及びバックプレートの内側表面上に配置される電子放出構造体を備える。電子放出構造体は、選択的に励起されて電子を解放する複数の電子放出素子（例えばフィールドエミッタ）を備える。光放出構造体は、電子放出構造体に対して相対的に高い正の電圧（例えば５ｋＶ）に保持される。その結果、電子放出素子により解放される電子は光放出構造体の燐光体に向かって加速され、燐光体はフェースプレートの外側表面（視認用表面）において、観察者により視認される光を放出するようになる。
【０００５】
図１は、フラットパネルディスプレイ１００の視認用表面の模式図である。フラットパネルディスプレイ１００のフェースプレート構造体２０は、画素行１−１０のように光放出素子からなる複数の行（すなわち画素行）内に配列される光放出構造体を備える。フラットパネルディスプレイ１００は典型的には数百の画素行を備えており、各行が数百の画素を含んでいる。スペーサ１０１−１０４は、画素行１−１０と並列にディスプレイ１００の間に水平に延在する。画素行１−１０及びスペーサ１０１−１０４は、例示するのを目的としているため、図１においてはかなり拡大されている。
【０００６】
フラットパネルディスプレイ１００の電子放出構造体は、フェースプレート構造体２０の画素行に対応する電子放出素子の行内に配列される。所与の一行内にある全ての電子放出素子は同時に活性化される（すなわち電子放出される）。電子放出素子の行が全般に活性化されるように記載されている場合であっても、電子放出素子の活性化される行において、暗くすべき画像に対応する任意の電子放出素子は、当然ではあるが実際には活性化されない。この考えに基づいて、電子放出素子の行（或いは画素行）の活性化は、より正確には、その行が情報の表示に関連するように選択されることを意味する。電子放出素子の行は順次活性化される。従って、画素行１に対応する電子放出素子の行が最初に活性化され、その後画素行２−１０に対応する電子放出素子の行が順次活性化される。電子放出順序は、矢印１１０により示される方向に継続される。
【０００７】
図２は、図１の線２−２に沿って見たフラットパネルディスプレイ１００の断面図である。図２はフェースプレート２１及び光放出構造体２２を備えるフェースプレート構造体２０、バックプレート３１及び電子放出構造体３２を備えるバックプレート構造体３０並びにスペーサ１０１を備える。光放出構造体２２は画素行１−１０を備え、電子放出構造体３２は、対応する電子放出素子１ａ−１０ａの行を備える。
【０００８】
上記のように、電子放出素子１ａ−１０ａの行は、対応する画素行１−１０において順次電子放出する。電子放出素子１ａ−１０ａから放出される電子が画素行１−１０の光放出材料に衝当する時、電子の散乱が生ずる。画素行６−９に対して示されるように、散乱した電子はスペーサ１０１に衝当するようになる。スペーサ１０１に衝当する散乱した電子のエネルギーは、スペーサ１０１から電子を解放するだけの十分に大きなエネルギーであり、それによりスペーサ１０１の表面が正に帯電するようになる。スペーサ１０１に近接した電子放出素子の行が順次活性化されるに従って、スペーサ１０１は急速に帯電する。
【０００９】
スペーサ１０１に隣接して配置される電子放出素子（例えば電子放出素子１０ａ）の行が活性化される時、スペーサ１０１に蓄積される正の電荷は十分に大きくなり、スペーサ１０１に向かって放出された電子を偏向するようになる。その結果、スペーサ１０１に隣接する画素行（例えば画素行１０）は、対応する電子放出素子の行から放出される電子の一部しか受信できず、それによりこれらの画素行は暗く見えるようになる。放出された電子が僅かに偏向するだけでも、スペーサ１０１に隣接して視認可能な画素歪みが生じる。すなわち電子放出素子１０ａから放出される電子は偏向され、画素行１０内の中心からずれた位置において画素行１０に衝当するため、画素行１０において歪みが生ずるようになる。これらの理由により、スペーサ１０１に隣接して歪んだ（例えば暗い或いは明るい）画素線が視認されることがある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第５，６８６，７９０号明細書
【特許文献２】国際公開第９５／０７５４３号公報
【特許文献３】国際公開第９６／２９４１３号公報
【特許文献４】米国特許第５，６１４，７８１号明細書
【特許文献５】国際公開第９４／１８６９４号公報
【特許文献６】国際公開第９６／３０９２６号公報
【特許文献７】国際公開第９５／２０８２１号公報
【特許文献８】米国特許第５，６５０，６９０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来のスペーサは、スペーサ表面上に蓄積される電荷を放出するような電気的抵抗性の被覆を備えていた。しかしながら、そのような抵抗性の被覆は、その被覆自体により、スペーサ表面の帯電状態を許容可能なレベルまでに低減させるには不十分である。
【００１２】
従ってフラットパネルディスプレイ１００の動作中に、スペーサ表面の帯電状態を許容可能なレベルにまで低減させる方法並びにまた構造体が望まれよう。
【課題を解決するための手段】
【００１３】
従って、本発明の１つの実施例は、フラットパネルディスプレイを３つのディスプレイ領域に論理的に分割する過程を含む。この３つの領域は、スペーサに隣接して配置されるスペーサ隣接領域、（２）スペーサ隣接領域に隣接して配置されるスペーサ帯電領域、並びに（３）スペーサ帯電領域に隣接して配置されるスペーサ中性領域である。スペーサ帯電領域は、活性化時に、不要に高いレベルにまで隣接スペーサを帯電させるフラットパネルディスプレイの領域を含む。スペーサ中性領域は、活性化時に、スペーサを著しく帯電させないフラットパネルディスプレイの領域である。スペーサ隣接領域の活性化時に、スペーサが帯電するのを防ぐために、スペーサ隣接領域は、スペーサ帯電領域に先行して活性化される。典型的な動作の流れは、スペーサ中性領域を活性化する過程と、スペーサ隣接領域を活性化する過程と、その後にスペーサ帯電領域を活性化する過程とを含む。スペーサ隣接領域の活性化時には、スペーサは極端には帯電しないため、スペーサ隣接領域は適当に（すなわち、著しい電子の偏向がなく）動作し、スペーサに隣接する暗線は見られない。
【００１４】
別の実施例では、スペーサは高誘電率を有する材料からなり、それによりスペーサの充電時定数を増加させ、スペーサ上に電荷が急激に蓄積されるのを防ぐ。ある特定の実施例では、スペーサは酸化アルミニウム内に分散される酸化チタン或いは酸化クロムからなる。酸化チタンの濃度は約４%に調整される。酸化チタンの割合を約４%に調整することにより、スペーサ材料の誘電率は最大になるという利点がある。酸化クロム及び酸化アルミニウムの濃度は、例えば、それぞれ６４%及び３２%である。
【００１５】
別の実施例では、フェース電極が各スペーサの外側表面上に配置され、共通バス構造体がフェース電極に接触する。共通バス構造体により、全てのスペーサの中の任意の特定のスペーサ上に蓄積される電荷が分配されるという利点がある。１つの変形例では、共通バス構造体は、光放出構造体に隣接して、フラットパネルディスプレイのフェースプレート上に配置される絶縁性ストリップ、並びに絶縁性ストリップ上に配置される導電性バス層により形成される。導電性バス層は各フェース電極に接続される。
【００１６】
別の実施例では、コンデンサが共通バス構造体に結合され、それによりスペーサの充電時定数を増加させる。コンデンサは、フラットパネルディスプレイの内側或いは外側に物理的に配置することができる。さらにコンデンサは高電圧源或いはグランド電圧源に接続されることができる。
【００１７】
コンデンサは、フェースプレートと共通バス構造体の絶縁性ストリップとの間に導電性プレートを設けることによりフラットパネルディスプレイの内部に形成されることができる。導電性プレートと導電性バス層はコンデンサのプレートを形成し、絶縁性ストリップはコンデンサの誘電体を形成する。導電性プレートは、フェースプレート構造体の光放出構造体を介して高電圧源に接続されるようになる。
【００１８】
さらに別の実施例では、フラットパネルディスプレイは、複数の平行な画素行と、画素行に垂直に延在する複数のスペーサとを備える。各スペーサは、スペーサの長さに沿って過大な電荷を分配するフェース電極を備え、それにより電荷がスペーサ上に蓄積されるのを防ぐ。
【００１９】
本発明は、図面と共に取り上げられる以下の詳細な説明において、さらに十分に理解されるであろう。
【図面の簡単な説明】
【００２０】
【図１】従来のフラットパネルディスプレイの視認用表面の模式図である。
【図２】図１の線２−２に沿って見たフラットパネルディスプレイの断面図である。
【図３】本発明の１つの実施例に従ったフラットパネルディスプレイの視認用表面の一部の模式図である。
【図４】図３の線４−４に沿って見た図３のフラットパネルディスプレイの断面図である。
【図５】本発明の別の実施例に従って共通スペーサバスを有するフラットパネルディスプレイの模式図である。
【図６】本発明のいくつかの実施例において用いられるスペーサの等角図である。
【図７】共通スペーサバスを有するフラットパネルディスプレイの上側表面の模式図である。
【図８】図７の線８−８に沿って見た図７のフラットパネルディスプレイの断面図である。
【図９】図７の線９−９に沿って見た図７のフラットパネルディスプレイの断面図である。
【図１０】本発明の別の実施例に従った共通スペーサバスに結合される内部コンデンサを有するフラットパネルディスプレイの模式図である。
【図１１】共通スペーサバスに結合される外部コンデンサを有するフラットパネルディスプレイの上側表面の模式図である。
【図１２】図１１の線１２−１２に沿って見た図１１のフラットパネルディスプレイの断面図である。
【図１３】本発明のさらに別の実施例に従った共通スペーサバスに結合される内部コンデンサを有するフラットパネルディスプレイの模式図である。
【図１４】共通スペーサバスに結合される内部コンデンサを有するフラットパネルディスプレイの上側表面の模式図である。
【図１５】図１４の線１５−１５に沿って見た図１４のフラットパネルディスプレイの断面図である。
【図１６】図１４の線１６−１６に沿って見た図１４のフラットパネルディスプレイの断面図である。
【図１７】本発明の別の実施例に従った、画素行と並列に配置されるスペーサを有するフラットパネルディスプレイの上側表面の模式図である。
【図１８】図１７のフラットパネルディスプレイにおいて用いることができるスペーサの等角図である。
【発明を実施するための形態】
【００２１】
以下の説明において、以下の定義が用いられる。本明細書では、用語「電気的絶縁性」或いは、「誘電性」は全般的に、１０１２Ω・ｃｍをより高い抵抗率を有する材料に適用される。用語「電気的非絶縁性」は１０１２Ω・ｃｍより低い抵抗率を有する材料を示す。電気的非絶縁性材料は、（ａ）抵抗率が１Ω・ｃｍより低い電気的導電性材料と、（ｂ）抵抗率が１〜１０１２Ω・ｃｍの範囲内にある電気的抵抗性材料とに区別される。これらの区分は低電界時に限定される。
【００２２】
電気的導電性材料（或いは電気導体）の例としては、金属、金属半導体化合物、並びに金属半導体共晶体がある。また電気的導電性材料は中程度或いは高レベルにドープされた（ｎ型或いはｐ型）半導体を含む。電気的抵抗性材料は真性及び軽くドープされた（ｎ型或いはｐ型）半導体を含む。電気的抵抗性材料のさらに別の例は、サーメット（金属粒子を埋め込まれたセラミック）並びに他のそのような金属絶縁体複合材である。また電気的抵抗性材料は、導電性セラミック及び導電性充填材入りガラス（filled glass）を含む。
【実施例１】
【００２３】
図３は、本発明の１つの実施例に従ったフラットパネルディスプレイ３００の視認用表面の一部を示す。図４は、図３の線４−４に沿って見たフラットパネルディスプレイ３００の断面図である。フラットパネルディスプレイ３００の図示される部分は、フェースプレート構造体３２０、バックプレート構造体３３０並びにスペーサ３５１及び３５２を備える。フェースプレート構造体３２０は、電気的絶縁性ガラスフェースプレート３２１及び光放出構造体３２２を備える従来の構造体である。またバックプレート構造体３３０も従来通りの構造体であり、電気的絶縁性バックプレート３３１及び電子放出構造体３３２を備える。フェースプレート構造体３２０及びバックプレート構造体３３０は、出願人を同じくする１９９３年６月２２日出願のCurtin等による「Flat Panel display with Ceramic Backplate」というタイトルの米国特許出願第０８／０８１，９１３号（特許文献１）、及び１９９５年３月１６日公開のＰＣＴ国際公開公報  ＷＯ９５／０７５４３（特許文献２）に詳細に記載されており、それらの全体を参照して本明細書の一部としている。
【００２４】
１つの変形例では、各スペーサ３５１及び３５２は遷移金属酸化物を含むセラミックのような均一な電気的抵抗性の材料の固体片から形成される。また各スペーサ３５１及び３５２は、外側表面上に形成される電気的抵抗性の外皮を備える電気的絶縁性のコア材から形成されてもよい。スペーサ３５１および３５２は、Schmid等による１９９６年３月２９日出願のＰＣＴ国際特許出願ＰＣＴ／ＵＳ９６／０３６４９（特許文献３）並びに１９９５年７月２０日出願のSpindt等による米国特許出願第０８／５０５，８４１号、現在米国特許第５，６１４，７８１号（特許文献４）に記載されている。Spindt等による特許は、Fahlen等による１９９４年２月１日出願のＰＣＴ国際特許出願ＰＣＴ／ＵＳ９４／００６０２（特許文献５）の一部を構成する。Schmid等による特許及びFahlen等の特許に含まれる範囲内におけるSpidt等による特許は、その全体を参照して本明細書の一部としている。
【００２５】
フラットパネルディスプレイ３００の図示される部分は、１１個のディスプレイ領域３０１−３１１に論理的に分割される。各ディスプレイ領域３０１−３１１は、光放出構造体３２２の対応する光放出領域３０１ａ−３１１ａ並びに電子放出構造体３３２の対応する電子放出領域３０１ｂ−３１１ｂを備える。各光放出領域３０１ａ−３１１ａは、スペーサ３５１及び３５２に並列に延在する１つ或いはそれ以上の光放出素子の行（すなわち画素行）を備える。同様に、各電子放出領域３０１ｂ−３１１ｂは、１つ或いはそれ以上の電子放出素子の行を備える。各光放出領域３０１ａ−３１１ａは、対応する電子放出領域３０１ｂ−３１１ｂを有する。
【００２６】
記載される実施例では、フラットパネルディスプレイ３００の画素は、１２．５ミル（約０．３２ｍｍ）のピッチ（間隔）を有するが、他のピッチでも可能であり、それは本発明の範囲内にあるものと考えられる。スペーサ３５１及び３５２は、３７５ミル（約９．５３ｍｍ）の横方向間隔を有し、互いに並列して延在する。従って、３０個の画素行がスペーサ３５１とスペーサ３５２との間に存在する。フラットパネルディスプレイ３００の他のスペーサ（図示せず）も同様に配列される。フラットパネルディスプレイ３００は、例えば４８０画素行を備えることができる。スペーサ３５１及び３５２は約２．２５ミル（約０．０６ｍｍ）の厚さＴと、約５０ミル（約１．２７ｍｍ）の高さＨとを有する。その結果、フェースプレート構造体３２０とバックプレート構造体３３０との間の間隔は約５０ミル（約１．２７ｍｍ）である。約５ｋＶの電位差が、電子放出構造体３３２と光放出構造体３２２との間で保持される。
【００２７】
ディスプレイ領域３０３及び３０４はスペーサ３５１に隣接して配置され、ディスプレイ領域３０８及び３０９はスペーサ３５２に隣接して配置される。従ってディスプレイ領域３０３、３０４、３０８並びに３０９は、これ以降スペーサ隣接領域と呼ばれる。電子放出素子の行が矢印３４０の方向に順次活性化されるものと仮定する場合に、スペーサ隣接領域３０３、３０４、３０８並びに３０９は、スペーサ３５１及び３５２に電荷が蓄積される結果として、電子放出素子に対応する行から許容可能な数の放出された電子を受信し損なうと考えられる画素行を含むように選択される。また、スペーサ隣接領域３０３、３０４、３０８並びに３０９は、電子放出素子の行が矢印３４０の方向に順次活性化されるものと仮定する場合に、スペーサ３５１及び３５２に電荷が蓄積される結果として、画素歪みが生じる量にまで偏向される電子を受信するようになる画素行を含むように選択される。
【００２８】
記載される実施例では、各スペーサ隣接領域３０３、３０４、３０８並びに３０９は、スペーサ３５１−３５２に隣接して配置される１つ或いは２つの画素行を備える。例えば、各スペーサ隣接領域３０３、３０４、３０８並びに３０９が２つの画素行を備える場合には、光放出領域３０３ａ、３０４ａ、３０８ａ並びに３０９ａは、それぞれ２行の光放出素子を備え、対応する電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂは、それぞれ対応する２行の電子放出素子を備える。
【００２９】
電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂが活性化されるとき、対応する光放出領域３０３ａ、３０４ａ、３０８ａ並びに３０９ａから散乱する電子によるスペーサ３５１及び３５２の帯電は、著しくはない。これは、光放出領域３０３ａ、３０４ａ、３０８ａ並びに３０９ａから散乱する電子が、スペーサ３５１及び３５２の最上部に比較的近接した（すなわち光放出構造体３２２付近の）スペーサ３５１及び３５２に衝当するようになるためである。この結果、これらの電子により導入される電荷は光放出構造体３２２に容易に排出される。
【００３０】
ディスプレイ領域３０２、３０５、３０７並びに３１０は、それぞれスペーサ隣接領域３０３、３０４、３０８並びに３０９に隣接して配置される。ディスプレイ領域３０２、３０５、３０７並びに３１０は、そ対応する電子放出素子の行により順次電子放出される時、スペーサ３５１及び３５２を不要に高いレベルにまで帯電させる電子の散乱をもたらす画素行を備えるように選択される。領域３０２、３０５、３０７並びに３１０は、以降スペーサ帯電領域と呼ばれる。スペーサ帯電領域３０２、３０５、３０７、並びに３１０は、対応する光放出領域３０２ａ、３０５ａ、３０７ａ及び３１０ａ、並びに対応する電子放出領域３０２ｂ、３０５ｂ、３０７ｂ並びに３１０ｂを備える。記載される実施例では、各スペーサ帯電領域３０２、３０５、３０７並びに３１０は、対応するスペーサ隣接領域３０３、３０４、３０８並びに３０９に隣接して配置される３つから５つの画素行を備える。例えば、各スペーサ隣接領域３０３、３０４、３０８並びに３０９が５つの画素行を備える場合、光放出領域３０２ａ、３０５ａ、３０７ａ並びに３１０ａは、それぞれ５つの光放出素子の行を備え、また対応する電子放出領域３０２ｂ、３０５ｂ、３０７ｂ並びに３１０ｂは、それぞれ５つの対応する電子放出素子の行を備えるであろう。
【００３１】
ある特定の実施例では、スペーサ帯電領域３０２、３０５、３０７、並びに３１０に含まれる画素行は、光放出構造体３２２と電子放出構造体３３２との間の距離の約５．５〜１．５倍の範囲内にある距離だけスペーサ３５１及び３５２から離隔配置された画素行である。
【００３２】
ディスプレイ領域３０１はスペーサ帯電領域３０２に隣接して配置され、ディスプレイ領域３０６はスペーサ帯電領域３０５と３０７との間に配置され、ディスプレイ領域３１１はスペーサ帯電領域３１０に隣接して配置される。ディスプレイ領域３０１、３０６並びに３１１は、対応する電子放出素子の行により電子放出されるとき、スペーサ３５１及び３５２を著しく帯電させるような電子を散乱しない画素行を備えるように選択される。すなわち、ディスプレイ領域３０１、３０６並びに３１１内の画素行が電子放出するとき、対応する光放出領域３０１ａ、３０６ａ並びに３１１ａから散乱する電子は、スペーサ３５１及び３５２に到達できないか、或いはこれらのスペーサに到達してもスペーサ３５１及び３５２を著しく帯電させることはない。領域３０１、３０６並びに３１１は、以降スペーサ中性領域と呼ばれる。
【００３３】
記載される実施例では、各スペーサ中性領域３０１、３０６並びに３１１は約５〜７画素行分だけスペーサ３５１及び３５２から横方向に隔離される。従って、各スペーサ中性領域３０１、３０６、並びに３１１は、対応するスペーサ帯電領域３０２、３０５、３０７並びに３１０に隣接して配置される１６〜２２個の画素行を備える。各スペーサ中性領域３０１、３０６並びに３１１が１６画素行を備える場合、光放出領域３０１ａ、３０６ａ並びに３１１ａはそれぞれ１６個の光放出素子の行を備え、さらに対応する電子放出領域３０１ｂ、３０６ｂ並びに３１１ｂが、それぞれ１６個の対応する電子放出素子の行を備えるであろう。
【００３４】
ある特定の実施例では、スペーサ中性領域３０１、３０６並びに３１１内に含まれる画素行は、光放出構造体３２２と電子放出構造体３３２との間の距離の１．５倍より大きい距離だけスペーサ３５１及び３５２から離隔して配置される画素行である。
【００３５】
本発明の１つの実施例に従って、電子放出領域３０１ｂ−３１１ｂは以下に記載される順序に活性化される。各電子放出領域３０１ｂ−３１１ｂの内部において、電子放出素子の行は矢印３４０（図３）により示される方向に順次活性化される。活性化の順序は、フラットパネルディスプレイ３００の行アドレシングシステム（row addressing system）により制御される。
【００３６】
まず、電子放出領域３０１ｂの電子放出素子は、スペーサ中性領域３０１において順次活性化される。上記のように、電子放出領域３０１ｂの活性化では、スペーサ３５１は極端には帯電しない。次に、電子放出領域３０３ｂ及び３０４ｂの電子放出素子が、スペーサ隣接領域３０３及び３０４内において順次活性化される。スペーサ３５１は、電子放出領域３０３ｂ及び３０４ｂが活性化された時点では極端には帯電していないため、領域３０３ｂ及び３０４ｂから放出される電子は、スペーサ３５１が帯電することにより生じる著しい偏向を受けずに、対応する光放出領域３０３ａ及び３０４ｂに達する。特定の実施例では、電子放出領域３０３ｂは、電子放出領域３０４ｂに先行して活性化される。
【００３７】
次に、電子放出領域３０２ｂ及び３０５ｂの電子放出素子がスペーサ帯電領域３０２及び３０５において順次活性化される。特定の実施例では、電子放出領域３０２ｂは、電子放出領域３０５ｂに先行して活性化される。電子放出領域３０２ｂ及び３０５ｂの活性化による電荷がスペーサ３５１上に蓄積されるようになるが、この電荷は、その後スペーサ隣接領域３０３及び３０４の電子放出領域３０３ｂ及び３０４ｂが順次活性化される時点までには散逸される。例えば、フラットパネルディスプレイ３００が７０Ｈｚのリフレッシュ周波数を有するものと仮定すると、スペーサ３５１が、電子放出領域３０３ｂ及び３０４ｂが順次活性化される時点までに放電するために、約１４．３ｍｓｅｃの時間がかかる。
【００３８】
その後電子放出領域３０６ｂの電子放出素子が、スペーサ中性領域３０６において順次活性化される。上記のように、電子放出領域３０６ｂの活性化では、スペーサ３５１或いは３５２は極端には帯電しない。次に、電子放出領域３０８ｂ及び３０９ｂの電子放出素子が、スペーサ隣接領域３０８及び３０９において順次活性化される。スペーサ３５２は、電子放出領域３０８ｂ及び３０９ｂが活性化された時点では極端には帯電していないため、これらの領域３０８ｂ及び３０９ｂから放出される電子は、スペーサ３５２が帯電することにより生じる著しい偏向を受けずに、対応する光放出領域３０８ａ及び３０９ｂに達する。
【００３９】
次に、電子放出領域３０７ｂ及び３０８ｂの電子放出素子が、スペーサ帯電領域３０７及び３１０において順次活性化される。再び、電子放出領域３０７ｂ及び３１０ｂの活性化に応じてスペーサ３５１上に蓄積された電荷は、その後電子放出領域３０８ｂ及び３０９ｂが順次活性化される時点までに散逸される。その後電子放出領域３１１ｂの電子放出素子がスペーサ中性領域３１１において順次活性化される。
【００４０】
フラットパネルディスプレイ３００の他の電子放出領域（図示せず）の活性化が、電子放出領域３０１ｂ−３１１ｂに対して記載されるのと同様に継続される。結果として、活性化の順序はスペーサ中性領域３０１の電子放出領域３０１ｂに戻り、上記した順序が繰り返される。再び、スペーサ隣接領域３０３−３０４及び３０８−３０９の電子放出領域３０３ｂ−３０４ｂ及び３０８ｂ−３０９ｂが、二度目に活性化される時点までに、スペーサ３５１及び３５２上の電荷は、十分な時間をかけて散逸される。
【００４１】
電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂから放出される電子は、概ね偏向されることなく対応する光放出領域３０３ａ、３０４ａ、３０８ａ並びに３０９ａに配向されるため、フェースプレート３２１の視認用表面において表示される画像は、スペーサ３５１及び３５２に隣接する暗線を示すことはないという利点がある。
【００４２】
電子放出領域３０１ｂ−３１１ｂは、他の方法において電子放出することもでき、それは本発明の範囲内に入る。しかしながら、スペーサ隣接領域３０３、３０４、３０８並びに３０９の電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂは、スペーサ帯電領域３０２、３０５、３０７並びに３１０の電子放出領域３０２ｂ、３０５ｂ、３０７ｂ並びに３１０ｂの活性化の直後に活性化されてはならない。
【実施例２】
【００４３】
本発明の別の実施例に従って、スペーサ３５１及び３５２は、比較的高い誘電率になるように製造される。高誘電率は、１００ε０より大きいものとして定義され、ここではε０は８．８５×１０−１２Ｆ／ｍに等しい。さらに高誘電率は、４００ε０〜８００ε０の範囲内にあるものとして定義される。スペーサの誘電率が大きい結果として、スペーサ３５１及び３５２に対する充電時定数は増加し、それによりこれらのスペーサが急速に帯電するのを防ぐ。スペーサ３５１及び３５２に電荷が急速に蓄積されるのを防ぐことにより、スペーサ隣接領域３０３、３０４、３０８並びに３０９の電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂにより放出される電子の偏向は最小化される。この実施例の１つの変形例に従って、フラットパネルディスプレイ３００の電子放出素子の行が、第１実施例に関連して上記したような方法において活性化される。別法では、フラットパネルディスプレイ３００の電子放出素子の行は順次活性化してもよい。
【００４４】
本実施例の１つの変形例に従って、大きな誘電率のスペーサは、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）並びに酸化クロム（Ｃｒ２Ｏ３）を含み、以下の表１に示される割合において製造される。
【００４５】
【表１】
0004457174.tif 000002
【００４６】
酸化チタンを約４%の割合に保持することにより、スペーサの誘電率は比較的高いレベルに保持される。上記の表１に示される組成物を有するスペーサは、以降「４／３２／６４」スペーサと呼ばれる。４／３２／６４スペーサは、１２００〜１５００Ｈｚの周波数で約７００ε０〜７５０ε０の誘電率を示す。それと比較すると、１．６%のみの酸化チタン、３４．４%の酸化アルミニウム並びに６４．０%の酸化クロムからなる組成物を有するスペーサは、１００Ｈｚでおよそ１０ε０乃至１１ε０の誘電率を示す。従って、約４%の酸化チタンの割合を調整することにより、スペーサ３５１及び３５２の誘電率は著しく増加する。
【００４７】
さらに、４／３２／６４スペーサは、フラットパネルディスプレイ環境において好都合であると考えられる他の特性を示すという利点がある。より詳細には、４／３２／６４スペーサは、およそ７×１０８Ω／□の比較的高いシート抵抗を示す。従って、酸化チタンの割合を約４%に保持することにより、スペーサは許容可能な範囲の電気抵抗に保持される。さらに４／３２／６４スペーサは、１ｋＶ〜４ｋＶの範囲内にある電圧において１〜２．２の範囲内にある２次放出比を示す。
【００４８】
本発明の１つの変形例では、４／３２／６４スペーサは、従来のボールミルにおいてセラミック粉末、有機性結合剤並びに溶剤を混合することにより生成されるスラリーから製造される。そのようなスラリーの配合が表２に示される。
【００４９】
【表２】
0004457174.tif 000003
【００５０】
他の変形例では、セラミック配合物は、粒度を調整したり、或いは焼結過程を補助するように選択される改質剤を含む。二酸化シリコン、酸化マグネシウム並びに酸化カルシウムのような化合物が改質剤として用いられる場合がある。
【００５１】
従来の方法において、ミルドスラリーを用いて、６０−１２０μｍの厚さを有するテープが注型される。１つの変形例では、このテープは、幅１０ｃｍ×長さ１５ｃｍの大きなウエハに切り分けられる。その後ウエハは従来のフラットセッタ（setter）に装填され、そのウエハが所望の抵抗率を示すまで空気並びに／また還元雰囲気において焼成される。
【００５２】
詳細には、ウエハは２４℃の典型的な露点を有する水素雰囲気を用いて冷界周期窯内で焼成される。ウエハの有機性組成物がその窯内で熱分解される（すなわち熱の作用により除去される）必要がある場合には、水素雰囲気の露点はより高くされ（約５０℃）、ウエハを損傷することなく有機組成物を容易に除去できるようにする。ウエハの有機性組成物が熱分解された後、露点はより高い露点（５０℃）からより低い露点（２４℃）に移されるであろう。熱分解は典型的には６００℃の温度で完了する。典型的には、ウエハは１５００℃のピーク温度で１〜２時間焼成される。セラミック組成物の特性は詳細な焼成プロファイルにより調整される。開始時の原材料により、またスペーサにおいて要求される強度、抵抗率並びに二次電子放出の厳密な組み合わせにより、実際のピーク温度は１４５０℃と１７５０℃との間にあり、焼成プロファイルは、１時間から５時間の間、このピーク温度を保持する。その後ウエハは取り出され、検査され、スペーサ３５１及び３５２として用いられるストリップに切り分けられる。１つの変形例では、これらのストリップは厚さ約２．２５ミル（約０．０６ｍｍ）、長さ２インチ（約５．１ｃｍ）並びに高さ５０ミル（約１．２７ｍｍ）を有する。
【００５３】
酸化チタンの割合を変更することによりスペーサの電気的抵抗率を調整するのに加えて、スペーサの電気的抵抗率は酸化クロムの割合を調整することにより制御することもできる。酸化クロムの割合を増加することにより、スペーサの導電率は増加するようになる。しかしながら、酸化クロムの割合を増加することにより、スペーサ材料に要求される焼結温度も増加する。また電気抵抗率は、焼成中の炉内の酸素の分圧を制御することにより、或いはＨ２とＯ２との比を変更して炉内の露点を変化させることによっても調整することができる。
【実施例３】
【００５４】
図５は、本発明の別の実施例に従ったフラットパネルディスプレイ５００の模式図である。本実施例は上記の第２の実施例と組み合わせて、或いは第２の実施例とは個別に用いることができる。フラットパネルディスプレイ５００では、スペーサ５０１−５０３のような複数のスペーサが、フェースプレート構造体５１０とバックプレート構造体５１１との間に接続される。さらに各スペーサ５０１−５０３は、共通バス５０４に接続される対応するフェース電極５０１ａ−５０３ａを備える。各フェース電極５０１ａ−５０３ａは、フェースプレート構造体５１０とバックプレート構造体５１１との間の位置において対応するスペーサ５０１−５０３の外側表面上に配置される。共通バス５０４は、スペーサ５０１−５０３の抵抗とコンデンサとを効率的に結合する。また共通バス５０４は全てのスペーサ５０１−５０３の中で電荷を分配する。例えば、スペーサ５０１に隣接するスペーサ帯電領域が活性化される時、その結果生じる電荷は、共通バス５０４によりスペーサ５０１、５０２、並びに５０３の中に分配されるであろう。これはスペーサ５０１上に蓄積される電荷を減少させるという利点をもたらす（共通バス５０４がない場合にスペーサ５０１上に蓄積される電荷と比較した場合）。スペーサ５０２及び５０３上に蓄積された電荷はこの時点では増加する（共通バス５０４がない場合にスペーサ５０２及び５０３上に蓄積される電荷と比較した場合）が、スペーサ５０２及び５０３に対応するスペーサ隣接領域が、ある時間が経過まで活性化されないため、そのように電荷が増加するのは許容可能である。
【００５５】
図６は、本実施例に用いることができるスペーサ６０１の等角図である。スペーサ６０１は、スペーサ本体６０２、フェース電極６０３−６０４並びにエッジ電極６０６ａ、６０６ｂ並びに６０７を備える。１つの実施例では、スペーサ本体６０２は第２の実施例において記載された４／３２／６４スペーサ材料からなる。別法では、限定するわけではないが、遷移金属酸化物を含むセラミックのような一様な電気的抵抗性の材料、或いは電気的抵抗性の外皮を備える電気的絶縁性のコア材料の固体片を含む別の従来のスペーサ材料からなる。フェース電極６０３及び６０４、並びにエッジ電極６０６ａ、６０６ｂ並びに６０７は、アルミニウム或いは銅のような導電性材料からなる。フェース電極６０３及びエッジ電極６０６ａ、６０６ｂ並びに６０７の製作は、上述したSchmid等によるＰＣＴ国際特許出願ＰＣＴ／ＵＳ９６／０３６４０（特許文献６）に詳細に記載される。
【００５６】
フェース電極６０３及び６０４、並びにエッジ電極６０６ａ、６０６ｂ並びに６０７は、スペーサ６０１に沿って電圧分布を調整する。スペーサ６０１は約２．２５ミル（約０．０６ｍｍ）の厚さＴを有し、その値は５０ミル（約１．２７ｍｍ）のその高さＨと比較して相対的に小さいため、フェース電極６０３及び６０４は、スペーサ６０１に渡る電圧分布を調整するためにスペーサ本体６０２を１つの表面上にのみ必要とされる。
【００５７】
間隙６０５がエッジ電極６０６ａと６０６ｂとの間に存在する。間隙６０５の寸法は、エッジ電極６０６ａがエッジ電極６０６ｂから電気的に絶縁されるように選択される。ある特定の実施例では、間隙６０５は約５０ミル（約１．２７ｍｍ）の幅Ｗを有する。以下により詳細に記載するように、エッジ電極６０６ａはフラットパネルディスプレイの光放出構造体への電気的接続をもたらし、エッジ電極６０６ｂはフェース電極６０３と共通バスとの間の電気的接続をもたらし、さらにエッジ電極６０７はフラットパネルディスプレイの電子放出構造体への電気的接続をもたらす。
【００５８】
図７は、フラットパネルディスプレイ７００の上側表面の模式図である。図８は、図７の線８−８に沿って見たフラットパネルディスプレイ７００の断面図である。図９は、図７の線９−９に沿って見たフラットパネルディスプレイ７００の断面図である。フラットパネルディスプレイ７００は、スペーサ７０１−７０７、フェースプレート構造体７２０、バックプレート構造体７３０、共通バス構造体７２３並びに側壁構造体７２４を備える。フェースプレート構造体７２０は、絶縁性フェースプレート７２１及び光放出構造体７２２を備える。バックプレート構造体７３０は、バックプレート７３１及び電子放出構造体７３２を備える。
【００５９】
記載される実施例では、各スペーサ７０１−７０７はスペーサ６０１（図６）と同一である。図７に示されるように、スペーサ７０１−７０７は、フラットパネルディスプレイ７００の画素行と並列に光放出構造体７２２間に水平に延在する。光放出構造体７２２は、フラットパネルディスプレイ７００の視認用表面を画定する。共通バス構造体７２３はこの視認用表面から横方向に隔離される。側壁構造体７２４は、光放出構造体７２２及び共通バス構造体７２３を横方向に包囲する。
【００６０】
図８に示されるように、側壁構造体７２４は、フェースプレート構造体７２０とバックプレート構造体７３０との間に延在する。フェースプレート構造体７２０の光放出構造体７２２は、光放出材料７２２ａ、マトリックス部７２２ｂ並びに導電性層７２２ｃを備える。導電性層７２２ｃは、側壁構造体７２４の外側境界の外側に延在し、電源７４０に接続される。共通バス構造体７２３は、絶縁性ストリップ７２３ａ及び導電性バス層７２３ｂを備える。１つの実施例では、絶縁性ストリップ７２３ａはマトリックス部７２２ｂと同時に形成され、それにより絶縁性ストリップ７２３ａとマトリックス部７２２ｂの厚さが概ね同じになることを確保する。ある特定の変形例では、絶縁性ストリップ７２３ａ及びマトリックス部７２２ｂはポリイミド樹脂から形成され、約２ミル（約０．０５ｍｍ）の厚さＴを有する。さらに絶縁性ストリップ７２３ａは約５０〜１００ミル（約１．２７〜２．５４ｍｍ）の幅Ｗを有する。また導電性層７２２ｃ及び７２３ｂも同時に形成されるてもよい。導電性層７２２ｃ及び７２３ｂの厚さは、絶縁性ストリップ７２３ａ及びマトリックス部７２２ｂの厚さに比べて無視できる。絶縁性ストリップ７２３ａ及びマトリックス部７２２ｂが概ね同じ厚さを有するため、導電性層７２２ｃ及び７２３ｂはフェースプレート７２１から同じ距離に配置され、それにより導電性層７２２ｃ及び７２３ｂとスペーサ７０１−７０７との間の接触を容易にする。
【００６１】
さらに、図８を参照すると、スペーサ７０７は、本体７５７、エッジ電極７６７ａ、７６７ｂ並びに７６８、フェース電極７７７及び７７８、並びに間隙７５５を備える。光放出構造体７２２の導電性層７２２ｃがエッジ電極７６７ａに接触し、共通バス構造体７２３の導電性バス層７２３ｂがエッジ電極７６７ｂに接触し、さらにバックプレート７３０の電子放出構造体７３２のエッジ電極７６８に接触するように、スペーサ７０７はフェースプレート構造体７２０とバックプレート構造体７３０との間に接続される。間隙７５５はエッジ電極７６７ａと７６７ｂとを電気的に絶縁する。フェース電極７７７は、図示されるように、エッジ電極７６７ｂに電気的に接続される。各残りのスペーサ７０１−７０６はスペーサ７０７と同様に接続される。図８では示されていないが、スペーサ７０７の上側部分はフェースプレート構造体７２０上のスペーサ支持構造体と係合することができるということは理解されよう。そのようなスペーサ支持構造体は、図を明瞭に示すために図示されていない。しかしながら、そのようなスペーサ支持構造体は、Schmidによる１９９５年１月３０日出願のＰＣＴ国際特許出願ＰＣＴ／ＵＳ９５／００５５５（特許文献７）並びにHavenによる１９９４年１１月２１日出願の米国特許出願第０８／３４３，０７４号、現在米国特許第５，６５０，６９０号（特許文献８）に詳細に記載されており、全体を参照して本明細書の一部としている。
【００６２】
図９に示されるように、各スペーサ７０１−７０６はスペーサ７０７に対して上記したのと同様に対応するエッジ電極７６１−７６６と接触する対応するフェース電極７７１−７７６を備える。各エッジ電極７６１−７６６は、スペーサ７０７と同様に導電性バス層７２３ｂと接触する。その結果、導電性バス層７２３ｂはフェース電極７７１−７７７と接触する共通バスを実現する。１つの変形例では、導電性バス構造体７２３は、約８インチ（約２０ｃｍ）の長さＬを有する。
【００６３】
電子放出構造体７２３の電子放出素子の行が、矢印７８０により示される方向に電子放出する場合には、スペーサ７０１は、スペーサ７０１−７０７の中で、電荷が蓄積される条件が生じる最初のスペーサである。しかしながら、導電性バス層７２３ｂを介してフェース電極７７１−７７７に共通に接続されており、スペーサ７０１の有効キャパシタンスは増加するため、スペーサ７０１への急速な電荷の蓄積は防止される。スペーサ７０２−７０７上に蓄積される電荷も、フェース電極７７１−７７７を導電性バス層７２３ｂに共通に接続することにより同様に低減される。
【実施例４】
【００６４】
図１０は、本発明の別の実施例に従ったフラットパネルディスプレイ１０００の模式図である。第３実施例と同様に、本実施例は上記の第１及び第２実施例と組み合わせて、或いは上記の実施例とは個別に用いることができる。図１０に示されるフラットパネルディスプレイ１０００は図５に示されるフラットパネルディスプレイ５００と同様であるため、図５と図１０における同様の素子は同じ参照番号が付されている。さらに図１０は、共通バス５０４とグランド１０１１との間に接続される外部コンデンサ１０１０を備える。コンデンサ１０１０はスペーサ５０１−５０３の有効キャパシタンスを増加させ、それによりスペーサ５０１−５０３に関する充電時定数をさらに増加し、これらのスペーサが急速に帯電するのを防ぐ。
【００６５】
図１１は、本発明の実施例に従ったフラットパネルディスプレイ１１００の上側表面の模式図である。図１２は、図１１の線１２−１２に沿って見たフラットパネルディスプレイ１１００の断面図である。フラットパネルディスプレイ１１００はフラットパネルディスプレイ７００（図７−図９）と同様であるため、フラットパネルディスプレイ７００及び１１００における同様の構成要素は、同じ参照番号が付されている。上記したフラットパネルディスプレイ７００の構成要素に比べて、フラットパネルディスプレイ１１００はさらに、共通バス構造体７２３の導電性バス層７２３ｂと接触する共通バス延長部材１１０１を備える。１つの変形例では、共通バス延長部材１１０１及び導電性バス層７２３ｂは一体をなす構成要素として製造される（図１２）。バス延長部材１１０１は、側壁構造体７２４の外側境界の外側にまでフェースプレート７２１に沿って延在する。外部コンデンサ１０１０は、側壁構造体７２４の外側境界の外側の点においてバス延長部材１１０１に接続される。このようにして、フェース電極７７１−７７７は外部コンデンサ１１０１に接続される。これはスペーサ７０１−７０７のキャパシタンスを増加させ、これらのスペーサ上に電荷が急速に蓄積されるのを防ぐ。
【実施例５】
【００６６】
図１３は、本発明のさらに別の実施例に従ったフラットパネルディスプレイ１３００の模式図である。第３及び第４実施例と同様に、本実施例は、上記の第１及び第２実施例と組み合わせて、或いは上記の実施例とは個別に用いることができる。フラットパネルディスプレイ１３００はフラットパネルディスプレイ５００（図５）と同様であるため、図５及び図１３における同様の構成要素は同じ参照番号が付される。さらに図１３は、共通バス５０４と電圧源１３１１との間に接続されるコンデンサ１３１０を備える。コンデンサ１３１０はスペーサ５０１−５０３の有効キャパシタンスを増加させ、それによりスペーサ５０１−５０３に対する充電時定数を増加させ、これらのスペーサが急速に帯電するのを防ぐ。
【００６７】
図１４は、本発明の実施例に従ったフラットパネルディスプレイ１４００の上側表面の模式図である。図１５は、図１４の線１５−１５に沿って見た断面図であり、図１６は、図１４の線１６−１６に沿って見た断面図である。フラットパネルディスプレイ１４００はフラットパネルディスプレイ７００（図７−図９）と同様であるため、同様の構成要素は同じ参照番号が付される。
【００６８】
フラットパネルディスプレイ１４００は、フェースプレート７２１の内側表面上に形成されるコンデンサ構造体１３１０を備える。図１４に示されるように、コンデンサ構造体１３１０は、共通バス構造体７２３（図７）の位置と同様の位置においてディスプレイ１４００の視認用表面の外側に配置される。
【００６９】
図１５及び図１６に示されるように、コンデンサ構造体１３１０は、第１の導電性プレート１３０１、誘電性層１３０２並びに第２の導電性プレート１３０３を備える。図示される実施例では、第１の導電性プレート１３０１は、光放出構造体７２２の導電性層７２２ｃと一体をなす。すなわち第１の導電性プレート１３０１及び導電性層７２０ｃは、導電性材料の連続層を形成するために同時に堆積する。誘電性層１３０２は、例えば約２ミル（約０．０５ｍｍ）の厚さＴ、約５０〜１００ミル（約１．２７〜２．５４ｍｍ）の幅Ｗ並びに約８インチ（約２０ｃｍ）の長さＬを有するポリイミド樹脂の層である。第２の導電性プレート１３０３は誘電性層１３０２の下側表面上に堆積する。プレート１３０１、１３０３並びに誘電性層１３０２を組み合わせた厚さは、マトリックス７２２ｂと、光放出構造体７２２の導電性層７２２ｃを組み合わせた厚さに等しくなるように選択される。その結果、半導体構造体１３１０及び光放出構造体７２２の両方が、スペーサ７０１−７０７との良好な電気的コンタクトを形成する。
【００７０】
第１及び第２の導電性プレート１３０１及び１３０３並びに誘電性層１３０２はコンデンサを形成する。このコンデンサの第１の導電性プレート１３０１は光放出構造体７２２の導電性層７２２ｃ（図１５）を介して電圧源１３１１に接続される。このコンデンサの第２の導電性プレート１３０３は、フェース電極７７１−７７７に接続され、フェース電極７７１−７７７が第２の導電性プレート１３０３から並列に延在するようにする。コンデンサ構造体１３１０のキャパシタンスは、厚さ（Ｔ）、断面積（Ｌ×Ｗ）並びに誘電性層１３０２の誘電率により決定される。これらのパラメータを変更して、所望のキャパシタンスを有するコンデンサ構造体１３１０を形成することができる。記載される実施例では、コンデンサ構造体１３１０は約３〜６ｎＦの範囲にあるキャパシタンスを有する。
【００７１】
本発明の別の変形例では、第１の導電性プレート１３０１は、光放出構造体７２２の導電性層７２２ｃに接続されない。その代わりに、第１の導電性プレート１３０１が側壁構造体７２４（例えば図１１の延長部材１１０１を参照）の外側境界の外側に引き出され、グランド電圧源に接続される。
【実施例６】
【００７２】
図１７は、本発明の別の実施例に従ったフラットパネルディスプレイ１７００の上側表面の模式図である。フラットパネルディスプレイ１７００は、画素行と（並列にではなく）垂直に配置される複数のスペーサ１７０１−１７０５を備える。破線１７１０はこれらの画素行の１つを表す。フラットパネルディスプレイ１７００の画素行が活性化されるに従って、各スペーサ１７０１−１７０５が活性化された画素行に隣接する位置において帯電する。例えば、画素行１７１０が活性化される時、スペーサ１７０１−１７０５は位置１７０１ａ−１７０５ａにおいて帯電するようになる。
【００７３】
図１８はスペーサ１７０１の等角図である。スペーサ１７０２−１７０５はスペーサ１７０１と同一である。スペーサ１７０１はスペーサ本体１７１１、エッジ電極１７１２−１７１３並びにフェース電極１７１４を備える。スペーサ１７０１の種々の構成要素は、図６に関連して上記したスペーサ６０１の構成要素と概ね同一である。フェース電極１７１４はスペーサ１７０１の高さの概ね中間位置に配置され、スペーサ本体７１１の長さに沿って、エッジ電極１７１２及び１７１３と概ね並列に延在する。位置１７０１ａのようなスペーサ１７０１に沿ったある特定の位置が過大な電荷に曝される時、この電荷は、フェース電極１７１４により、矢印１７２１及び１７２２により示されるようなスペーサ１７０１の長さに沿って分配（及び散逸）されるようになる。従って、活性化された画素行に隣接する位置においてスペーサ１７０１−１７０５に沿って過大な電荷が蓄積されることはない。
【００７４】
本発明は幾つかの実施例に関連して記載されてきたが、本発明は開示された実施例に制限されるものではなく、当業者には明らかと思われる種々の変更例が実現可能であることは理解されよう。共通バス構造体７２３及びコンデンサ構造体１３１０はバックプレート並びにフェースプレート上に製造することもできる。従って本発明は以下の請求の範囲によってのみ限定される。
【図１】
0004457174.tif 000004
【図２】
0004457174.tif 000005
【図３】
0004457174.tif 000006
【図４】
0004457174.tif 000007
【図５】
0004457174.tif 000008
【図６】
0004457174.tif 000009
【図７】
0004457174.tif 000010
【図８】
0004457174.tif 000011
【図９】
0004457174.tif 000012
【図１０】
0004457174.tif 000013
【図１１】
0004457174.tif 000014
【図１２】
0004457174.tif 000015
【図１３】
0004457174.tif 000016
【図１４】
0004457174.tif 000017
【図１５】
0004457174.tif 000018
【図１６】
0004457174.tif 000019
【図１７】
0004457174.tif 000020
【図１８】
0004457174.tif 000021