(57)【特許請求の範囲】
【請求項１】
基板上にゲルマニウム層を形成するステップと、
前記ゲルマニウム層の所定の位置に、ｎ型不純物としてアンチモンを、１０14ｃｍ-2  以上、１０1６ｃｍ-2  以下のドーズ量でイオン注入することにより、前記ゲルマニウム層を非晶質化するステップと、
前記ゲルマニウム層を熱処理して前記ゲルマニウム層を非晶質状態から結晶回復させて、前記ゲルマニウム層の所定の位置にｎ型不純物拡散領域を形成するステップと、
前記ｎ型拡散領域に到達するコンタクトを形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特に、ゲルマニウムを含む半導体基板中に低抵抗のｎ型拡散層領域を有する半導体装置と、半導体基板中にｎ型ドーパントを高い活性化率で含有させる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い、回路の微細化は進む一方である。ＭＯＳ集積回路においても、ゲート電極やソース、ドレイン拡散層と金属配線との接続を行なうためのＶＩＡコンタクトなどの接続部の断面積が非常に小さくなってきており、この結果、コンタクト抵抗の増大が問題となっている。
【０００３】
単位面積あたりのコンタクト抵抗の値は、一般に金属と半導体の仕事関数の差、および半導体中の電気的に活性化した不純物濃度の差によって決定される。コンタクト抵抗を下げるためには、仕事関数の差は小さいほうが望ましく、また、半導体中の不純物濃度は高い方が望ましい。
【０００４】
【発明が解決しようとする課題】
これまで、半導体中の不純物を活性化して不純物濃度を高める方法として、半導体基板に不純物をイオン注入した後、高温で熱処理することにより活性化する方法が用いられてきた。しかし、この方法では、不純物の活性化濃度を熱処理温度における固溶限界以上に高めることはできず、コンタクト抵抗の低減にも限界があった。
【０００５】
また、シリコン（Ｓｉ）基板中にゲルマニウム（Ｇｅ）をイオン注入して、いったん基板を非晶質化した後に、ドーパントとなる不純物元素をイオン注入する、いわゆるプリアモルファス化法も用いられていた。この方法では、比較的低い熱処理温度でも、その熱処理温度における固溶限界濃度以上に不純物を活性化することができる。しかし、非晶質化するために注入されるゲルマニウムの高濃度化に伴い、キャリヤとしての不純物の活性化濃度は低下し、結局はＳｉ単独の固溶限界よりも低い活性化率しか得られず、結果として高抵抗化を引き起こすという問題があった。
【０００６】
このような問題は、特にｎ型ドーパントであるヒ素（Ａｓ）やリン（Ｐ）で非常に顕著である。すなわち、ｎ型ドーパントをゲルマニウム基板や高濃度のＳｉＧｅに用いると、シリコン基板へのｎ型ドーパントの注入に比べて活性化キャリヤ密度が低く、高抵抗化するため、従来、ゲルマニウム基板へのｎ型活性化領域の形成は不適切であるとされてきた。
【０００７】
そこで、本発明の目的は、ゲルマニウム中に、高い活性化率で低抵抗のｎ型不純物拡散層を形成する半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法では、ゲルマニウム層を形成する。その後、ゲルマニウム層を非晶質状態にするために、ｎ型のドーパントを導入する。そして、ゲルマニウム層を非晶質状態から結晶回復させることによって、ｎ型の不純物拡散領域を形成する。
【００１０】
非晶質状態は、ゲルマニウムよりも質量の大きい不純物をイオン注入することによって、達成される。その際のイオン注入量は、１０14ｃｍ-2 以上、１０1６ｃｍ-2 以下であることが好ましい。
【００１１】
非晶質状態から結晶状態への回復は、５５０℃〜１０００℃の熱処理を行なうことによって行なわれる。
【００１３】
いずれの場合も、ｎ型ドーパントは、アンチモン（Ｓｂ）である。基板を非晶質とすることによって、従来、ゲルマニウム中で活性化されにくかったｎ型ドーパントを充分に活性化することができ、シリコン中のｎ型導電領域以上に低抵抗のｎ型不純物拡散領域をゲルマニウム中に形成することが可能になる。
【００１４】
半導体装置の具体的な製造方法としては、半導体基板上に、ゲルマニウム（Ｇｅ）層を形成する。Ｇｅ層の所定の場所に、ｎ型ドーパントとしてアンチモン（Ｓｂ）を、１０14ｃｍ-2  以上、１０1６ｃｍ-2  以下のドーズ量でイオン注入し、ｎ型の不純物拡散領域を形成する。ｎ型不純物拡散層を有するＧｅ層上に、絶縁膜を形成する。その後、たとえば５５０℃〜１０００℃で熱処理を行なってからｎ型不純物拡散領域に到達するＶＩＡコンタクトを形成する。
【００１５】
ｎ型ドーパントは、１０14ｃｍ-2 以上、１０1６ｃｍ-2 以下のドーズで注入される。熱処理は、たとえばＲＴＡ（rapid thermal annealing）などで行ない、これによりｎ型ドーパントを注入した領域の結晶回復が行なわれる。すなわち、アモルファス化した部分が下方のＧｅ層の結晶格子に整合して結晶が回復するとともに、熱処理の過程で、打ち込まれたｎ型ドーパントが充分に活性化する。
【００１６】
ｎ型拡散領域は、たとえば、ｎ型のソース／ドレインである。この場合、ＶＩＡコンタクトは、たとえばビット線あるいはキャパシタに接続されるプラグ等である。ｎ型拡散領域は、ＳＯＩＭＯＳＦＥＴのｎ型のゲート下領域であってもよい。
【００１７】
このような半導体の製造方法によれば、シート抵抗が１００Ω／ｃｍ2以下にまで低減した良好な半導体装置を製造することができる。さらに、熱処理温度を最適化した場合には、２０Ω／ｃｍ2以下にまで抵抗を低減することができる。
【００２０】
本発明のその他の特徴および効果は、以下で図面を参照して述べる詳細な説明により明確になるものである。
【００２１】
【発明の実施の形態】
図１は、本発明の半導体装置の製造工程を示す図である。
【００２２】
まず、図１（ａ）に示すように、単結晶シリコン基板１上に、ＣＶＤ（chemical vapor deposition）法で、厚さ２００ｎｍのＧｅ膜２を堆積する。このＧｅ層２に、Ｓｂ（アンチモン）を加速電圧１５keVで、１×１０1５ｃｍ-2 のドーズでイオン注入する。図示はしないが、Ｇｅ層２上にあらかじめフォトレジストでマスクを形成し、Ｇｅ層２の所定の場所にだけＳｂが注入されるようにしてもよい。あるいは、Ｇｅ層２全体をｎ型にした後に、所定の場所をｐ型にしてもよい。Ｓｂイオンの質量はＧｅよりも大きく、１×１０1４ｃｍ-2 以上の注入量でＧｅ層に打ち込むことによって、Ｇｅ自体が非晶質化する。より正確には、Ｇｅ層のうち、下側の部分は結晶質を維持しており、Ｓｂが打ち込まれた深さよりも浅い領域のみがアモルファス化する。
【００２３】
次に、図１（ｂ）に示すように、ｎ型のＧｅ層２の上に、ＳｉＯ2（二酸化シリコン）膜３をＣＶＤ法で堆積する。その後、ＲＴＡ（rapid thermal annealing）により、窒素雰囲気中で９００℃で３０秒の熱処理を行なう。この熱処理により、Ｓｂイオン注入により非晶質化したＧｅ層２の結晶回復を行なう。なお、結晶の回復は、５５０℃から回復され得る。
【００２４】
次に、図１（ｃ）に示すように、ＳｉＯ2膜３をパターニングして、０．３μｍ×０．３μｍのコンタクトホール４を形成する。コンタクトホールの形成は、たとえば、ＳｉＯ2膜３上にフォトレジストを堆積し、フォトレジストを所定のマスクパターンに加工し、マスクパターンに沿ってエッチングすることによって形成する。コンタクトホール４内部およびＳｉＯ2膜３上に、Ｔｉ（チタン）／ＴｉＮ（窒化チタン）の積層膜５を形成する。Ｔｉ膜の厚さはたとえば２００Å、ＴｉＮ膜の厚さはたとえば７００Åである。
【００２５】
最後に、図１（ｄ）に示すように、７００℃で３０秒の熱処理を行ない、コンタクトホール４内のＴｉ／ＴｉＮ膜５とＧｅ層２とを反応させる。その後、たとえば硫酸と過酸化水素水との混合液で、Ｇｅ膜２と未反応の、すなわち、ＳｉＯ2膜３上のＴｉ／ＴｉＮ膜５を剥離する。これにより、コンタクトホール４の内壁にＴｉ／ＴｉＮ膜５が拡散防止膜として形成される。さらに、コンタクトホール４内およびＳｉＯ2膜３上に、Ａｌ膜（正確にはＡｌ−1%Ｓｉ膜）７をスパッタリングにより厚さ４００ｎｍまで堆積する。その後、Ａｌ層７を所定の形状にパターニングし、４５０℃で１５分の熱処理を行なってオーミックコンタクトを形成する。
【００２６】
Ｇｅ層２のかわりに、ゲルマニウム含有率が２０％以上のＳｉＧｅ層を用いてもよい。詳細は後述するが、Ｇｅ中のｎ型ドーパントの本発明に特有な振る舞いが、Ｇｅ濃度が２０％以上のときに顕著に現われ、純粋Ｇｅの場合に近づくからである。
【００２７】
なお、ｎ型不純物を有する非晶質のＧｅ層２は、Ｇｅ層を堆積後にイオン注入する代わりに、ｎ型不純物を導入しながらＣＶＤ法で成膜することによっても、非晶質状態の層を形成することができる。
【００２８】
図２は、このような製造工程を利用して製造される半導体素子の製造工程を示す図である。
【００２９】
まず、図２（ａ）に示すように、Ｓｉ基板２１上にＧｅ層２３をたとえばＣＶＤ法により堆積し、さらに表面酸化膜を形成するためのＳｉ層２４を堆積する。素子分離絶縁領域用の溝を形成し、この溝中にシリコン酸化膜などの絶縁膜を埋め込むことにより、素子分離領域２２を形成する。その後、ボロンなどのＰ型の不純物をイオン注入し、熱処理を行なうことで、Ｇｅ層２３内にｐ型ウェルを形成する。
【００３０】
次に、図２（ｂ）に示すように、Ｓｉ層２４上に熱酸化工程などによりゲート絶縁膜２５を形成する。続いてポリシリコン膜を堆積し、所定の形状にパターニングすることによってゲート電極２６を形成する。その後、熱酸化工程などによりポリシリコンゲート電極２６およびＳｉ層２４を酸化して、シリコン酸化膜２７を形成する。この素子領域に対して、Ｓｂなどのｎ型不純物原子を図１に示すイオン注入により打ち込み、熱処理を行なって、浅いｎ型拡散層（ソース・ドレイン・エクステンション領域）２８を形成する。
【００３１】
次に、図２（ｃ）に示すように、全面にシリコン窒化膜２９を堆積し、ＲＩＥ工程などの異方性エッチングで、シリコン窒化膜側壁２９を形成する。この素子領域に対して、再度Ｓｂなどのｎ型不純物原子をイオン注入し、熱処理を行なうことで、比較的深いｎ型拡散層（ソース・ドレイン拡散層）３０を形成する。この不純物イオン注入工程およびそれに続く熱処理工程によって、ポリシリコンゲート電極２６も、ｎ型の導電性を有するようになる。
【００３２】
次に、図２（ｄ）に示すように、ポリシリコンゲート電極２６およびｎ型不純物拡散層（ソース・ドレイン）３０を覆っているシリコン酸化膜２７をエッチング除去した後に、全面に金属チタン膜３１をスパッタリングなどにより堆積する。
【００３３】
次に、図２（ｅ）に示すように、５００℃で３０秒程度の熱処理を行ない、ｎ型ポリシリコンゲート電極２６表面およびＳｉ層２４の表面に接した金属チタン膜３１を、Ｓｉ層２４と反応させて、チタンモノシリサイド膜を形成する。この状態で、塩酸または硫酸と、過酸化水素水の混合溶液を用いて、未反応のチタン膜３１のみを選択的にエッチング除去し、７５０℃で３０秒程度の熱処理を行なう。これによって、ｎ型ポリシリコンゲート電極２６とＳｉ層２４の表面に形成されたチタンモノシリサイド膜を、より低抵抗なチタンジシリサイド（ＴｉＳｉ2）３２に変化させる。この場合、図２（ａ）の工程で堆積したＳｉ層２４は、チタンシリサイド膜３２との反応により、完全に消失する。
【００３４】
最後に、図２（ｆ）に示すように、全面にシリコン酸化膜などの絶縁膜３３を堆積し、ＣＭＰなどで絶縁膜３３の表面を平坦化した後に、ゲート電極およびｎ型ソース・ドレイン拡散層３０に接続するコンタクトホールを形成し、コンタクトホール内にタングステン（Ｗ）などのコンタクトプラグ３４を埋め込む。その後、シリコン酸化膜３３上にアルミニウム−銅合金などの配線層３５を形成して、ＭＯＳＦＥＴ素子が完成する。
【００３５】
図２に示すＭＯＳＦＥＴの特徴として、ｎ型不純物拡散領域３０は、活性化されたシートキャリヤ密度が１０14ｃｍ-2 以上、１０1６ｃｍ-2 以下であり、シート抵抗は５Ω／ｃｍ2から１００Ω／ｃｍ2の範囲である。
【００３６】
Ｇｅ層２２に代えて、ゲルマニウム含有率が２０％以上のＳｉＧｅ層を使用してもよい。この場合も、ｎ型不純物拡散領域２３のシートキャリヤ密度およびシート抵抗は、Ｇｅ層と同様の良好な値を示す。
【００３７】
このような半導体装置の特性、とくに、ｎ型拡散層における抵抗の低減効果をテストするために、図１の方法でＧｅ含有量が２０％以上のＳｉＧｅ層にｎ型不純物拡散領域を形成したサンプルＳ１と、ＳｉＧｅ層を堆積せずに直接Ｓｉ基板１にＳｂを打ち込んだサンプルＳ２とを用意した。サンプルＳ２においても、加速電圧１５keV、ドーズ量が１×１０1５ｃｍ-2 と、同一の条件でイオン注入を行ない、同一の熱処理を行なった。２つのサンプルのｎ型拡散領域の抵抗を測定したところ、ＳｉＧｅ内のｎ型拡散領域の抵抗は８０Ω／ｃｍ2であり、Ｓｉ基板内のｎ型拡散領域の抵抗は、約２００Ω／ｃｍ2であった。
【００３８】
このようなｎ型拡散領域の抵抗値は、Ｇｅ含有量と熱処理温度とを最適化することによって、２０Ω／ｃｍ2程度にまで低減することができる。
【００３９】
イオン注入条件および熱処理条件は同一であることから、ｎ型拡散領域の顕著な低抵抗化は、Ｇｅに依るところが大きいと言える。そこで、Ｇｅ中の低抵抗化要因を調べるために、加速エネルギーをそのままにして、イオン注入量と熱処理温度を変えて、不純物の活性化挙動を調べた。比較例として、Ｓｉについても、同様の実験をした。
【００４０】
すなわち、（１００）Ｓｉ基板と、（１００）Ｇｅ基板に、加速電圧が１５keVで、ドーズが１０13ｃｍ-2 〜１０1６ｃｍ-2 のＳｂをイオン注入し、その後、ＲＴＡにより７００℃〜９００℃の範囲で各々３０秒の熱処理を行なった。
【００４１】
図３は、Ｇｅ基板に形成したｎ型拡散領域のＳｂ注入ドーズとシート抵抗との関係を示すグラフである。Ｇｅ基板では、Ｓｂ注入量を１０1４ｃｍ-2  以上にしないと、ｎ型拡散領域の抵抗が測定できなかった。これは、注入量が低い場合には、ｎ型ドーパントが活性化できない、または、ＰＮ接合が形成されていない可能性が考えられる。このように、Ｇｅ中に１０13ｃｍ-2  〜１０1６ｃｍ-2  の範囲でｎ型ドーパントを注入した場合、特に、１０1５ｃｍ-2  の注入量では、熱処理温度に関係なく、ｎ型拡散領域の抵抗を非常に低減できることがわかる。
【００４２】
図４は、Ｇｅ基板に形成したｎ型拡散領域の、Ｓｂ注入ドーズと活性化キャリヤ密度および移動度との関係を示すグラフである。図中、黒ベタの丸印、三角印、星印はシートキャリヤ密度を表わし、白抜きの丸印、三角印、星印は、キャリヤ移動度を示す。これらの値は、ホール効果測定によって得られたものである。
【００４３】
図３と同様に、Ｓｂ注入量が１０1４ｃｍ-2 以下では、キャリヤ密度や移動度を測定することができない。Ｓｂ注入量を１０1４ｃｍ-2 以上にした場合は、平均して１０1４ｃｍ-2 〜１０1５ｃｍ-2 の活性化濃度が得られており、その注入量依存性はほとんどみられない。
【００４４】
一方、キャリアの移動度は、熱処理温度の高温化とともに増大していることから、熱処理によりイオン注入に伴うダメージの回復が行なわれていることがわかる。図３の結果から、低抵抗化はイオン注入量には依存しないことがわかっており、図４の結果から、８０Ω／ｃｍ2という著しい低抵抗化は、キャリヤの移動度によるところが大きいと言える。
【００４５】
図５は、比較例として用意したＳｉサンプルでのｎ型拡散領域のＳｂ注入ドーズとシート抵抗との関係を示すグラフである。このグラフから、注入ドーズが１０1５ｃｍ-2 までは、熱処理温度にかかわらず、注入ドーズの増大に伴ってシート抵抗が低減し、この範囲では、注入されたＳｂのほとんどすべてがＳｉ基板に固溶していることがわかる。一方、注入ドーズが１０1５ｃｍ-2 を超えると、逆に抵抗は増大する。これは、固溶できなかったＳｂが析出してしまい、電気特性を変化させたものと思われる。Ｓｉ基板でのｎ型拡散領域の抵抗は、ミニマムでも２００Ω／ｃｍ2と、Ｇｅ基板のｎ型拡散領域に比べ、低抵抗化が達成されていない。
【００４６】
図６は、比較例としてのＳｉサンプルでのＳｂ注入ドーズと活性化キャリヤ密度および移動度との関係を示すグラフである。このグラフもホール効果の測定によって得られた値を用いている。１０1５ｃｍ-2 の注入ドーズまでは、Ｓｂ注入ドーズの増大に伴い電気的に活性なキャリヤ密度が増大する。一方、キャリヤ移動度は、キャリヤ密度の増大に伴い、散乱確率が高まるために、逆に低下する。１０1５ｃｍ-2 を超えると、キャリヤ密度は低下するが、移動度はさほど変化していない。これは、Ｓｂがクラスタリングして安定に存在することを示唆している。なお、Ｓｉ中では、キャリヤ移動度も熱処理温度にほとんど依存しない。
【００４７】
図３〜６のグラフから、Ｇｅ中のｎ型拡散領域は、熱処理により結晶回復がなされ、飛躍的な低抵抗化が達成されているにもかかわらず、１０1４ｃｍ-2 以下の注入量では、Ｓｉ中への不純物注入と異なり、活性化され得ない。このことから、Ｇｅ中のｎ型拡散領域の活性化のメカニズムは、Ｓｉ中における活性化のメカニズムとは大きく異なることがわかる。
【００４８】
Ｇｅ中での活性化挙動がＳｉ中でのそれと大きく異なるという結果は、単にＳｉとＧｅの固溶限界濃度の相違や、融点（Ｓｉが約１４１４℃、Ｇｅが約９３５℃）の違いだけによるものではないと思われる。しかし、イオン注入技術が導入されたのはＧｅトランジスタからＳｉ半導体素子に移行されてからのことなので、Ｇｅへのイオン注入における活性化、拡散メカニズムについてのデータはほとんどない。
【００４９】
そこで、Ｇｅ中でのｎ型ドーパントの活性化挙動を明らかにするために、一般的なｎ型ドーパントとしてのＡｓイオン注入時の活性化挙動を調べることとした。
【００５０】
（１００）Ｓｉ基板と、（１００）Ｇｅ基板に、Ａｓを加速電圧５０keVでドーズが１０1４ｃｍ-2 〜１０1６ｃｍ-2 の範囲でイオン注入し、その後、ＲＴＡにより７００℃〜９００℃の範囲で各々３０秒の熱処理を行なった。
【００５１】
図７（ａ）は、Ｇｅ基板の場合におけるドーズ量とｎ型拡散領域のシート抵抗との関係を示し、図７（ｂ）は、ドーズ量と、形成されたｎ型拡散領域の活性化シートキャリヤ密度との関係を示すグラフである。
【００５２】
図７から、ゲルマニウム基板の場合は、その抵抗値は、注入ドーズ量への依存性が低いことがわかる。１０1４ｃｍ-2 の注入で約４００Ω／ｃｍ-2 、１０1６ｃｍ-2 の注入で約２００Ω／ｃｍ-2 と、低抵抗化はされているが、ドーズ量を２桁増大させたことによる影響をあまり受けていないと言える。また、図７（ｂ）から、活性化されたキャリヤ密度は、温度依存性を有することがわかる。
すなわち、熱処理温度が高いほど、キャリヤ密度は低くなっており、その値も１０1４ｃｍ-2 程度と低くなっている。これは、Ｓｂ同様、Ｇｅ中におけるＡｓの固溶限界濃度が低いことに起因すると考えられる。また、７００℃以上の熱処理温度で拡散層抵抗やホール効果が測定可能になるのは、ドーズ量が２．５×１０1４ｃｍ-2を超えたあたりからであり、Ｓｂと同様に、一定濃度以上でなければ活性化できないことがわかる。
【００５３】
一方、図８（ａ）は、比較例としてＳｉ基板へのＡｓ注入量とシート抵抗との関係を示し、図８（ｂ）は、Ｓｉ基板へのドーズ量と、形成されたｎ型拡散領域の活性化シートキャリヤ密度との関係を示すグラフである。
【００５４】
図８（ａ）から、シリコン基板の場合は、熱処理温度に関係なく、Ａｓドーズの増加にともないシート抵抗は低減していくが、１０1５ｃｍ-2  を超えたあたりから、シート抵抗のＡｓドーズ依存性がほとんど見られなくなることがわかる。温度依存性がないことは、Ｓｂ注入とＰ同様に、単独のイオン注入でＳｉ基板を非晶質化できることから、比較的低い温度でも下方の結晶格子に整合して再結晶化が行なわれるためである。一定ドーズ量からはシート抵抗が低下しないのは、Ｓｉ基板中へのＡｓの固溶限界濃度で制限されるためである。
【００５５】
また、図８（ｂ）から、Ｓｉ基板での活性化キャリヤ密度および移動度も、温度依存性がほとんどないことがわかる。熱処理温度に関係なく、Ａｓドーズ量の増加に伴い、活性化キャリヤ密度も増大していくが、１０1５ｃｍ-2 を超えたあたりから、キャリヤ密度の増大は緩やかになっている。すなわち、このあたりから、固溶限界濃度に近づいていることを示す。キャリヤ密度の増大に伴い。散乱確率が高まり、キャリヤの移動度は低下している。
【００５６】
図７、８に示す結果から、Ｇｅの場合には、熱処理温度の高温化に伴いキャリヤの移動度が増大していく傾向にあり、イオン注入によるダメージはＳｉのようには速やかに回復されていない。したがって、注入された不純物も置換位置に取り込まれることが困難であり、キャリヤとして生成できない。
【００５７】
また、ある一定の注入量を超えたところから活性化挙動が明確になることから、一定量以上のイオン注入によりいったん非晶質層がなされた後に熱処理で結晶回復が行なわれ、注入された不純物も活性化できるようになると考えられる。
【００５８】
このようなＧｅ中のｎ型不純物の特異な振る舞いは、Ｇｅ含有率が２０％以上のときに顕著に現われる。これは、たとえばシリコンゲルマニウムの場合、Ｓｉ原子５個からなる正四面体構造を想定すると、少なくともその中の１個がＧｅと置き換わる状態が結晶の中で空間的に連続的に発生したときに、上述した特異な振る舞いが現われると考えられる。
【００５９】
【発明の効果】
以上のように、Ｇｅをアモルファス状態にするためにｎ型不純物を導入し、その後の熱処理することにより、ｎ型不純物を充分に高い活性化率で活性化することが可能になる。
【００６０】
また、熱処理温度を高温化すると、非晶質化した結晶が回復され（すなわちイオン注入に伴うダメージが回復され）、不純物注入量にほとんど依存せずにキャリヤ移動度を高く維持し、不純物拡散領域の抵抗を著しく低減することができる。
【００６１】
このような方法により、Ｇｅ中に、非常に低抵抗のｎ型拡散層を有する半導体装置が実現される。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる半導体装置の製造方法を説明するための工程図である。
【図２】図１の製造工程を用いて製造される半導体装置の一例を示す図である。
【図３】図１の方法によりＧｅ中にＳｂを導入した場合の注入ドーズと、形成されたｎ型不純物拡散領域のシート抵抗の関係を示すグラフである。
【図４】図１の方法によりＧｅ中にＳｂを導入した場合の注入ドーズと、形成されたｎ型不純物拡散領域の活性化シートキャリヤ密度および移動度との関係を示すグラフである。
【図５】比較例として、本発明の方法でＳｉ中にＳｂを導入した場合の注入ドーズと、ｎ型不純物拡散領域のシート抵抗の関係を示すグラフである。
【図６】比較例として、本発明の方法でＳｉ中にＳｂを導入した場合の注入ドーズと、ｎ型不純物拡散領域の活性化シートキャリヤ密度および移動度との関係を示すグラフである。
【図７】Ｇｅ中での一般的なｎ型不純物の挙動を調べるために、Ｇｅ中にＡｓを導入した場合の注入ドーズと、シート抵抗との関係を示すグラフ（ａ）と、注入ドーズと活性化キャリヤ密度および移動度との関係を示すグラフ（ｂ）である。
【図８】比較例として、Ｓｉ中にＡｓを導入した場合の注入ドーズとシート抵抗との関係を示すグラフ（ａ）と、注入ドーズと活性化キャリヤ密度および移動度との関係を示すグラフ（ｂ）である。
【符号の説明】
１ 、２１  Ｓｉ基板
２ 、２３  Ｇｅ層
３、３３  ＳｉＯ2層
４  コンタクトホール
５  Ｔｉ／ＴｉＮ層（拡散防止層）
６、３４  コンタクトプラグ
２５  ゲート酸化膜
２６  ゲート電極
３０  ｎ型ソース・ドレイン拡散領域
３５  配線層
【図１】
0004542689.tif 000002
【図２】
0004542689.tif 000003
【図３】
0004542689.tif 000004
【図４】
0004542689.tif 000005
【図５】
0004542689.tif 000006
【図６】
0004542689.tif 000007
【図７】
0004542689.tif 000008
【図８】
0004542689.tif 000009