(57)【特許請求の範囲】
【請求項１】
複数のセラミック抵抗層と複数の内部電極とが積層されている積層焼結体と、
前記積層焼結体の外表面に形成された第１の外部電極及び第２の外部電極とを備え、
前記複数の内部電極は、第１のグループの複数の内部電極と、第２のグループの複数の内部電極とを有し、
前記第１のグループの複数の内部電極は、上記セラミック抵抗層を介して対向するように配置された少なくとも２枚の内部電極を有する抵抗ユニットを有し、該抵抗ユニットの一端が前記第１の外部電極に、他端が前記第２の外部電極に電気的に接続されており、
前記第２のグループの内部電極は、それぞれの一端同士が前記積層焼結体内の同一平面上においてギャップを隔てて対向されている複数対の内部電極を有し、各対の内部電極の一方が前記第１の外部電極に、他方が前記第２の外部電極に電気的に接続されており、
前記第１のグループの内部電極が、前記第１の外部電極に電気的に接続された第１の分割内部電極と、前記第２の外部電極に電気的に接続された第２の分割内部電極とを有し、前記第１，第２の分割内部電極のそれぞれの一端同士が同一平面上においてギャップを隔てて対向されており、
前記第２の内部電極グループの各１対の内部電極のうち、第１の外部電極に電気的に接続されている内部電極を第３の内部電極、第２の外部電極に電気的に接続されている他方の内部電極を第４の内部電極としたときに、前記第１のグループのギャップであって、前記第２のグループに最も近いギャップが、前記第２のグループの第３，第４の内部電極間のギャップであって、第１のグループに最も近いギャップと積層方向において重なり合う位置に配置されていることを特徴とする、積層型抵抗素子。
【請求項２】
前記第２のグループの複数のギャップが、前記積層焼結体内において積層方向において重なり合う位置に形成されている、請求項１に記載の積層型抵抗素子。
【請求項３】
前記第１，第２の分割内部電極からなる電極対が複数対積層されており、積層方向において隣り合う電極対におけるギャップが積層方向の一方側から見たときに異なる位置に形成されている、請求項１または２に記載の積層型抵抗素子。
【請求項４】
前記第１のグループの内部電極において、前記第１，第２の分割内部電極にセラミック抵抗層を介して重なり合うように配置された非接続型内部電極を更に備える、請求項１または２に記載の積層型抵抗素子。
【請求項５】
前記第１のグループの内部電極が、前記第１の外部電極に電気的に接続された第１の内部電極と、前記第２の外部電極に電気的に接続された第２の内部電極とを有し、前記第１，２の内部電極が、セラミック層を介して重なり合うように配置されている、請求項１または２に記載の積層型抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型抵抗素子、特に、抵抗値を微調整できるように内部電極が積層焼結体の内部に配置されている積層型抵抗素子に関するものである。
【背景技術】
【０００２】
従来、温度補償や温度検出のためにＰＴＣサーミスタやＮＴＣサーミスタなどの抵抗素子が用いられている。この抵抗素子として、プリント回路基板などに実装可能な積層型抵抗素子がある。以下に、従来の積層型抵抗素子の複数の例を説明する。
【０００３】
第７図は第１の従来例を示す断面図であり、抵抗素子がＮＴＣサーミスタの例である。
【０００４】
図７に示されている積層型サーミスタ１は、複数のサーミスタ層２が一体焼結された積層焼結体３の内部に、第１の内部電極４ａ，４ｂ、第２の内部電極５ａ，５ｂを有する。積層焼結体３の外表面、具体的には、両端部には外部電極７，８がそれぞれ形成されている。
【０００５】
第１の内部電極４ａと第２の内部電極５ａの、それぞれの一端部が、同一平面上においてギャップ６ａを隔てて対向されている。第１の内部電極４ａの他端部が外部電極７と電気的に接続されており、第２の内部電極４ｂの他端部が外部電極８と電気的に接続されている。
【０００６】
また、第１の内部電極４ｂと第２の内部電極５ｂの各一端部が、同一平面上においてギャップ６ｂを隔てて対向されている。第１の内部電極４ｂの他端部が外部電極７と電気的に接続されており、第２の内部電極５ｂの他端部が外部電極８と電気的に接続されている。
【０００７】
ギャップ６ａとギャップ６ｂとは、積層焼結体３の内部で、複数のサーミスタ層２の積層方向に沿っては交互に配置されている。また、ギャップ６ａとギャップ６ｂとは、積層焼結体３の積層方向とほぼ直交する方向において異なった位置に形成されている。
【０００８】
図８は、第２の従来例を示す断面図であり、図７と同様、抵抗素子がＮＴＣサーミスタの例である。
【０００９】
図８に示されている積層型ＮＴＣサーミスタ１１では、複数のサーミスタ層１２が一体焼結された積層焼結体１３の内部に、第１の内部電極１４ａ，第２の内部電極１４ｂが設けられている。また、第１の内部電極１４ａ，第２の内部電極１４ｂとサーミスタ層１２を介して対向するように、内部電極１６が形成されている。積層焼結体１２の外表面、具体的には、両端部には外部電極１７，１８がそれぞれ形成されている。
【００１０】
第１の内部電極１４ａと第２の内部電極１４ｂのそれぞれの一端部同士が同一平面上においてギャップ１５を隔てて対向して形成されている。第１の内部電極１４ａの他端部が外部電極１７に電気的に接続されており、第２の内部電極１４ｂの他端部が外部電極１８に電気的に接続されている。
【００１１】
内部電極１６は、その両端部は積層焼結体１３の外表面に導出されておらず、外部電極１７，１８には電気的に接続されていない非接続型の内部電極である。
【００１２】
第１の従来例の積層型抵抗素子の抵抗値は、第１の内部電極４ａと第２の内部電極５ａとで形成されるギャップ６ａの間隔，第１の内部電極４ｂと第２の内部電極５ｂとで形成されるギャップ６ｂの間隔、および第１の内部電極４ａと第２の内部電極５ｂとの重なり合う面積および間隔で決定される。
【００１３】
また、第２の従来例の積層型抵抗素子の抵抗値は、第１の内部電極１４ａと第２の内部電極１４ｂとで形成されているギャップ１５の間隔と、第１の内部電極１４ａと非接続型内部電極１６との重なり合う面積および両者の間の間隔と、さらに第２の内部電極１４ｂと非接続型内部電極１６との重なり合う面積および両者の間の間隔で決定される。
【００１４】
下記の特許文献３には、第３の例の積層型抵抗素子が開示されている。特許文献３に開示されている抵抗素子では、負特性サーミスタ素体内において、サーミスタ素体層を介して重なり合うように第１，第２の内部電極が配置されており、第の内部電極が負特性サーミスタ素体の一端に引き出されており、他方の内部電極が他端に引き出されている。そして、サーミスタ素体の両端には、第１，第２の外部電極が形成されている。また、サーミスタ素体には、サーミスタ素体を構成する材料とは異なる抵抗性材料からなる抵抗体層が積層されている。そして、抵抗体層の内部には、同一平面上において一方端同士がギャップを隔てて対向されている一対の内部電極が形成されている。この内部電極の一方が第１の外部電極に、他方が第２の外部電極に電気的に接続されている。
【００１５】
ここでは、上記抵抗体層の材料特性や形状のみならず、上記抵抗体層内の一対の電極のパターン調整によって抵抗値を設定することができ、それによって抵抗値の設定の自由度が高められるとされている。
【００１６】
また、下記の特許文献４には、第４の例の積層型抵抗素子としてのＮＴＣサーミスタが開示されている。すなわち、積層型の抵抗体内に、同一平面においてそれぞれの内側端同士がギャップを隔てて対向されている複数対の内部電極が設けられているＮＴＣサーミスタが開示されている。ここでは、各対の内部電極のうち一方の内部電極が抵抗体の一方端面に設けられた第１の外部電極に電気的に接続され、他方の内部電極が抵抗体の他方端面に形成された第２の外部電極に電気的に接続されている。そして、抵抗体の上面に対して垂直な方向から見た場合、複数対のうちの上記一方の内部電極と他方の内部電極とが重ならないように配置されている。このＮＴＣサーミスタでは、同一平面上に配置された一対の内部電極間のギャップの間隔によって抵抗値が決定されるため、抵抗値のばらつきを小さくすることができるとされている。
【特許文献１】
特開平０５−２４３００７号公報
【特許文献２】
特開平１０−２４７６０１号公報
【特許文献３】
特開２０００−１２４００８号公報
【特許文献４】
実開平６−３４２０１号公報
【発明の開示】
【００１７】
第１、第２の従来例の積層型抵抗素子の抵抗値を調整する場合には、各内部電極の積層数を増加させたり、減少させたりしていた。しかしながら、抵抗値を調整する場合、第１の従来例では、サーミスタ層２を介して対向されている内部電極４ａ、４ｂ、５ａ、５ｂの数が増減されるため、抵抗値の変化幅が大きく、抵抗値を微調整することが困難であった。第２の従来例では、サーミスタ層１２を介して対向されている内部電極１４ａ、１４ｂ、および内部電極１６からなるユニットの数が増減されていた。従って、やはり抵抗値の変化幅が大きく、抵抗値の微調整が困難であった。
【００１８】
他方、上記第３の従来例の積層型抵抗素子では、抵抗体層が負特性サーミスタ素体とは異なる材料で形成されているため、製造工程が煩雑になり、コストが高くつかざるを得なかった。また、抵抗体層の厚みを、サーミスタ素体の厚みより十分薄くする必要があるため、抵抗体及び内部電極の設計が制約されざるを得なかった。そのため、低抵抗化及び抵抗値の微調整が困難であった。
【００１９】
また、上記特許文献４に記載のＮＴＣサーミスタでは、抵抗値のばらつきを小さくすることはできるものの、低抵抗化には限界があった。これは、同一平面上においてギャップを隔てて配置されている各対の内部電極において、上記ギャップの大きさを小さくすると、抵抗値を小さくすることはできる。しかしながら、ギャップが小さくなると、短絡が生じ易くなるため、低抵抗化には限界があった。
【００２０】
本発明の目的は、上述した従来技術の問題点に鑑み、内部電極を有する積層焼結体を用いた積層型抵抗素子において、抵抗値を微調整することを可能とする構造が備えられた積層型抵抗素子を提供することにある。
【００２１】
本発明のある広い局面によれば、複数のセラミック抵抗層と複数の内部電極とが積層されている積層焼結体と、前記積層焼結体の外表面に形成された第１の外部電極及び第２の外部電極とを備え、前記複数の内部電極は、第１のグループの複数の内部電極と、第２のグループの複数の内部電極とを有し、前記第１のグループの複数の内部電極は、上記セラミック抵抗層を介して対向するように配置された少なくとも２枚の内部電極を有する抵抗ユニットを有し、該抵抗ユニットの一端が前記第１の外部電極に、他端が前記第２の外部電極に電気的に接続されており、前記第２のグループの内部電極は、それぞれの一端同士が前記積層焼結体内の同一平面上においてギャップを隔てて対向されている複数対の内部電極を有し、各対の内部電極の一方が前記第１の外部電極に、他方が前記第２の外部電極に電気的に接続されており、前記第１のグループの内部電極が、前記第１の外部電極に電気的に接続された第１の分割内部電極と、前記第２の外部電極に電気的に接続された第２の分割内部電極とを有し、前記第１，第２の分割内部電極のそれぞれの一端同士が同一平面上においてギャップを隔てて対向されており、前記第２の内部電極グループの各１対の内部電極のうち、第１の外部電極に電気的に接続されている内部電極を第３の内部電極、第２の外部電極に電気的に接続されている他方の内部電極を第４の内部電極としたときに、前記第１のグループのギャップであって、前記第２のグループに最も近いギャップが、前記第２のグループの第３，第４の内部電極間のギャップであって、第１のグループに最も近いギャップと積層方向において重なり合う位置に配置されていることを特徴とする、積層型抵抗素子が提供される。
【００２２】
本発明に係る積層型抵抗素子のある特定の局面では、前記第２のグループの複数のギャップが、前記積層焼結体内において積層方向において重なり合う位置に形成されている。
【００２４】
上記第１のグループの内部電極の構成は本発明においては種々変形することができる。
【００２５】
すなわち、本発明の更に他の特定の局面では、前記第１，第２の分割内部電極からなる電極対が複数対積層されており、積層方向において隣り合う電極対におけるギャップが積層方向の一方側から見たときに異なる位置に形成されている。
【００２６】
また、本発明の積層型抵抗素子の更に他の特定の局面では、前記第１のグループの内部電極において、前記第１，第２の分割内部電極にセラミック抵抗層を介して重なり合うように配置された非接続型内部電極を更に備える。
【００２７】
本発明に係る積層型抵抗素子の更に別の特定の局面では、前記第１のグループの内部電極が、前記第１の外部電極に電気的に接続された第１の内部電極と、前記第２の外部電極に電気的に接続された第２の内部電極とを有し、前記第１，２の内部電極が、セラミック層を介して重なり合うように配置されている。
【００３２】
【発明の効果】
この発明の積層型抵抗素子は、積層焼結体の内部に第２グループの内部電極を形成することにより抵抗値の微調整を行うことができる。つまり、第２グループの内部電極を構成している複数対の内部電極において、各対の内部電極が積層焼結体内の同一平面においてギャップを隔てて配置されている。このギャップ間で決定される抵抗値は小さいため、複数対の内部電極における上記ギャップの大きさ及び複数対の内部電極の対数を変更することにより、積層型の抵抗素子の抵抗値を微妙に調整することができる。すなわち、第１のグループの内部電極が構成されている部分で決定される抵抗値にあまり影響を与えずに、第２のグループの内部電極が構成されている部分の調整により抵抗値を微調整することができる。加えて、前記第１のグループにおけるギャップであって、前記第２のグループに最も近いギャップは、第２のグループの第３，第４の内部電極間のギャップであって、第１のグループに最も近いギャップと積層方向において重なりあっているので、抵抗値のばらつきをより一層小さくすることが可能となる。
【００３３】
また、積層焼結体の設計、つまり、セラミック抵抗層と内部電極を積層する技術と同じ工程で抵抗値の設計、設定ができるので、抵抗値の微調整が容易に行うことができる。
【図面の簡単な説明】
【００３４】
【図１】図１はこの発明の積層型抵抗素子の第１実施例を示す断面図である。
【図２】図２はこの発明の積層型抵抗素子の第２実施例を示す断面図である。
【図３】図３は参考例の積層型抵抗素子を示す断面図である。
【図４】図４は本発明の積層型抵抗素子を用いて抵抗値の微調整を図る工程を説明するための積層型抵抗素子の変更例を示す正面断面図である。
【図５】図５は図４に示した積層型抵抗素子から第２グループ内部電極の積層数を増大させて得られた積層型抵抗素子の正面断面図である。
【図６】図６は図４に示した積層型抵抗素子から第２グループ内部電極の積層数を減少させて得られた積層型抵抗素子の正面断面図である。
【図７】図７は従来の積層型抵抗素子の第１従来例を示す断面図である。
【図８】図８は従来の積層型抵抗素子の第２従来例を示す断面図である。
【符号の説明】
【００３５】
２１、３１、４１…積層型抵抗素子
２３、３３、４３…積層型焼結体
２４ａ、２４ｂ、３４ａ、４４…第１の内部電極
２５ａ、２５ｂ、３４ｂ、４５…第２の内部電極
３６…内部電極（非接続型内部電極）
２８、３８、４８…ギャップ
２９、３０、３９、４０、４９、５０…外部電極
５１…積層型抵抗素子
【発明を実施するための最良の形態】
【実施例１】
【００３６】
図１は、積層型抵抗素子の第１実施例の断面図である。
【００３７】
図１に示されている積層型抵抗素子２１は、複数のセラミック抵抗層としての複数のＮＴＣサーミスタ層２２が積層されて一体焼結された積層焼結体２３を有する。積層焼結体２３の内部には、第１の内部電極２４ａ，２４ｂ、第２の内部電極２５ａ，２５ｂが設けられている。積層焼結体２３の外表面、具体的には、両端部には外部電極２９，３０がそれぞれ形成されている。
【００３８】
第１の分割内部電極としての第１の内部電極２４ａと、第２の分割内部電極としての内部電極２５ａのそれぞれの一端部同士が、同一平面上においてギャップ２６ａを隔てて対向して形成されている。第１の内部電極２４ａの他端部が外部電極２９と電気的に接続されており、第２の内部電極２５ａの他端部が外部電極３０と電気的に接続されている。
なお、分割内部電極は、同一平面上にある内部電極を１つの纏まりとして見た場合に、ギャップにより隔てられた電極の１つを指す。例えば内部電極２４ａ、内部電極２５ａを同一平面上にあるひと纏まりとし、ギャップによって隔てられたそれぞれを分割内部電極２４ａ、分割内部電極２５ａと呼んでよい。また、この内部電極２５ａが例えば内部電極２４ｂとサーミスタ層を介して重なり合う場合には、単に内部電極と呼んで良い。
【００３９】
また、分割内部電極としての第１の内部電極２４ｂと、分割内部電極としての第２の内部電極２５ｂのそれぞれの一端部同士が、同一平面上においてギャップ２６ｂを隔てて対向して形成されている。第１の内部電極２４ｂの他端部が外部電極２９と電気的に接続されており、第２の内部電極２５ｂの他端部が外部電極３０と電気的に接続されている。
【００４０】
ギャップ２６ａとギャップ２６ｂとは、積層焼結体２３の内部で、複数のサーミスタ層２２の積層方向に沿って、隣り合う位置に配置されている。また、ギャップ２６ａとギャップ２６ｂとは、積層焼結体２３の積層方向とほぼ直交する方向であって積層焼結体２３の両端部を結ぶ方向においては異なった位置に形成されている。以上の第１の内部電極２４ａ，２４ｂによる構成は本発明の第１の内部電極グループＡに対応する。ここでは、２枚の内部電極２４ｂ，２４ｂが内部電極２５ａの上下にセラミック抵抗層としてのサーミスタ層を介して重なり合っている部分を有する抵抗ユニットが構成されている。この抵抗ユニットの一部が第１の外部電極２９に、他端が第２の外部電極３０に接続されている。なお、本実施例では、第１の内部電極グループＡにおける上記抵抗ユニットでは、内部電極２４ｂ，２４ｂ及び内部電極２４ａ、すなわち３枚の内部電極がサーミスタ層を介して重なり合うように配置されていたが、本発明においては、少なくとも２枚の内部電極がセラミック抵抗層を介して対向されておればよく、セラミック抵抗層を介して対向されている内部電極の積層数は特に限定されない。
【００４１】
この積層型サーミスタ２１は、さらに次のような構成を備えている。すなわち、積層焼結体２３の内部には、第１の内部電極グループＡの上に、第２の内部電極グループＢが形成されている。
【００４２】
この第２の内部電極グループＢは次のような構成からなる。複数のサーミスタ層２２が一体焼結された積層焼結体２３の内部に、第３の内部電極２７ａと第４の内部電極２７ｂを有する。第３の内部電極２７ａと第４の内部電極２７ｂのそれぞれの一端部同士が、積層焼結体２３の内部の同一平面上においてギャップ２８を隔てて対向して形成されている。第３の内部電極２７ａの他端部が外部電極２９と電気的に接続されており、第４の内部電極２７ｂの他端部が外部電極３０と電気的に接続されている。
【００４３】
第２の内部電極グループＢのギャップ２８は、積層焼結体２３の内部で、複数のサーミスタ層２２の積層方向の一端側、例えば上方からみたときに、同じ位置に形成されている。図１に示したギャップ２８は外部電極３０に近い位置に形成されている。また、このギャップ２８は、第１の内部電極グループＡのギャップ２６ａとは、サーミスタ層の積層方向一端側から見た場合には異なる位置、より具体的には、積層焼結体２３の両端部を結ぶ方向において異なる位置に形成されている。なお、図１に示した第２の内部電極グループＢでは、第３の内部電極２７ａと第４の内部電極２７ｂとからなる電極対である組み合わせが３組積層されているが、この組み合わせの層数は目標抵抗値に合わせて設計すればよい。また、図１において、第１の内部電極グループＡと第２の内部電極グループＢとの間に存在するＮＴＣサーミスタ層２２ａの厚みは、その他のＮＴＣサーミスタ層２２と比べて厚くしているが、同じ厚みにしてもよい。
【００４４】
第１の実施例に係る積層型抵抗素子において、抵抗値は次のようにして決定される。つまり、第１の内部電極グループＡでは、第１の内部電極２４ａ，２５ａと第２の内部電極２４ｂ，２５ｂとで形成されるギャップ２６ａ，２６ｂの間隔と、第１の内部電極２４ａと第２の内部電極２５ｂとの重なり合う面積および間隔で決定される。さらに、第２の内部電極グループＢでは、第３の内部電極２７ａと第４の内部電極２７ｂとで形成されるギャップ２８の間隔で抵抗値が決定される。したがって、積層型抵抗素子の抵抗値は、第１の内部電極グループＡと第２の内部電極グループＢの各抵抗値の合成抵抗値になる。このうち、第２の内部電極グループＢにおいては、ギャップ２８の大きさで抵抗値が決まるが、ギャップ２８間で形成される抵抗値は小さな値である。
【００４５】
また、第１の実施例では、第２の内部電極グループＢにおいて、内部電極２７ａ及び内部電極２７ｂからなる電極対である組み合わせが３組積層されていたため、３つのギャップ２８がサーミスタ層２２の積層方向において隣り合っており、かつ積層方向の一端側から見たときには重なり合うように配置されている。言い換えれば、１つのサーミスタ層２２を介して両側のギャップ２８，２８が対向されている。このように、複数のギャップ２８が第２の内部電極グループＢに配置されており、かつ複数のギャップがサーミスタ層２２を介して重なり合うように配置されているので、１つのギャップ２８の間隔により形成される抵抗値が小さいだけでなく、複数のギャップ２８の間隔によって決定される上記第２の電極グループＢの抵抗値も小さな値である。したがって、この第２の内部電極グループにより、積層型抵抗素子全体の抵抗値の微調整が可能となる。
【００４６】
更に、第１の実施例の積層型サーミスタ２１では、上記のようにして抵抗値を微調整し得るだけでなく、抵抗値の微調整をより高精度に行うことができるという利点を有する。すなわち、第１の実施例の積層型サーミスタ２１では、サーミスタ層２２ａを介して隣り合っている、第１グループ内部電極の第１の内部電極２４ｂと第２の内部電極２５ｂとの間のギャップ２６ｂと、第２グループ内部電極の第３の内部電極２７ａと、第４の内部電極２７ｂとの間のギャップ２８とが積層方向から見たときに、同じ位置に、すなわち重なり合うように配置されている。これをより明瞭に示すために、図１において、上記積層方向から見たときに同じ位置において位置するように近接し得るギャップに参照符号Ｘ及びＹを付することとする。
【００４７】
図１から明らかなように、第１グループ内部電極におけるギャップ２６ａのうち、第２グループ内部電極に最も近いギャップＸが、第２グループ内部電極におけるギャップ２８のうち最も第１グループ内部電極に近いギャップＹが、積層方向から見たときに同じ位置に形成されている。
【００４８】
このことは、言い換えれば、ギャップＸ，ギャップＹを構成するために配置されている第１の内部電極２４ｂ及び第２の内部電極２５ｂと、第３の内部電極２７ａ及び第４の内部電極２７ｂの形状と同じとすることができることを意味する。本実施例では、サーミスタ層２２の上面の内部電極パターンと、下面の内部電極パターンとが同一とされており、上記ギャップＸ，Ｙが積層方向一端側から見たときに同じ位置とされているため、抵抗値の微調整をより高精度に行うことができる。これは、第１グループ内部電極のうちギャップＸを構成している内部電極２４ｂ，２５ｂの内側端と、ギャップＹを構成している第２グループ内部電極のうちの第３，第４の内部電極２７ａ，２７ｂの内側端の位置が揃い、それによって電流経路が均等になり、抵抗値のばらつきを更に減少させることができることによる。
【００４９】
従って、好ましくは、第１グループ内部電極と第２グループ内部電極とを積層方向に並設配置した場合、第１グループ内部電極と第２グループ内部電極の近接し合っている内部電極同士において、上記のようなギャップがそれぞれ設けられている場合には、ギャップの位置を積層方向からみて同じ位置、すなわち重なり合うように配置することが望ましい。
【００５０】
もっとも、本発明おいては、第２グループ内部電極は、第１グループ内部電極の上方または下方に並設される必要は必ずしもなく、第２グループ内部電極が設けられている部分中に第１グループ内部電極が配置されてもよい。
【実施例２】
【００５１】
図２は、この積層型抵抗素子の第２実施例の断面図である。
【００５２】
図２に示されている積層型抵抗素子３１は、複数のＮＴＣサーミスタ層３２が積層されて一体焼結された積層焼結体３３を有する。積層焼結体３３の内部には、第１の内部電極３４ａ，第２の内部電極３４ｂから形成されている。また、第１の内部電極３４ａ，第２の内部電極３４ｂとサーミスタ層３２を介して対向するように内部電極３６が形成されている。積層焼結体３２の外表面、具体的には、両端部には外部電極３９，４０がそれぞれ形成されている。
【００５３】
分割内部電極としての第１の内部電極３４ａと、分割内部電極としての第２の内部電極３４ｂのそれぞれ一端部同士が積層焼結体３３の内部で同一平面上においてギャップ３５を隔てて対向されている。第１の内部電極３４ａの他端部が外部電極３９と電気的に接続されており、第２の内部電極３４ｂの他端部が外部電極４０と電気的に接続されている。
【００５４】
内部電極３６は、その両端部は積層焼結体３３の外表面に導出されておらず、外部電極３９，４０には電気的に接続されていない非接続型の内部電極である。以上の第１の内部電極３４ａ，第２の内部電極３４ｂ、および非接続型の内部電極３６による構成は本発明の第１グループの内部電極Ｃに対応する。
なお、第１グループの内部電極Ｃにおいては、上記第１の内部電極３４ａ及び第２の内部電極３４ｂと、非接続型の内部電極３６とがサーミスタ層を介して重なり合っている。すなわち、内部電極３４ａ，３４ｂ及び非接続型内部電極３６を有する抵抗ユニットが構成されている。この抵抗ユニットの一端が第１の外部電極３９に、他端が第２の外部電極４０に接続されている。
また、本実施例においても、第１のグループの内部電極Ｃにおいては、サーミスタ層を介して重なり合うように配置された内部電極は少なくとも２枚存在すればよく、言い換えれば、内部電極によって挟まれたセラミック抵抗層の数は１以上であればよく、特に限定されない。
【００５５】
この積層型サーミスタ３１は、さらに次のような構成を備えている。つまり、積層焼結体３３の内部には、第１グループの内部電極Ｃに隣接して、第２グループの内部電極Ｄが形成されている。
【００５６】
この第２グループの内部電極Ｄは次のような構成からなる。複数のサーミスタ層３２が積層され一体焼結された積層焼結体３３の内部に、第３の内部電極３７ａと第４の内部電極３７ｂを有する。第３の内部電極３７ａと第４の内部電極３７ｂのそれぞれの一端部同士は、積層焼結体３３の内部で同一平面上においてギャップ３８を隔てて対向されている。第３の内部電極３７ａの他端部が外部電極３９と電気的に接続されており、第４の内部電極３７ｂの他端部が外部電極４０と電気的に接続されている。
【００５７】
第２グループの内部電極Ｄのギャップ３８は、積層焼結体３３の内部で、複数のサーミスタ層３２の積層方向に沿って同じ位置に形成されている。図２に示したギャップ３８は積層焼結体３３の両端部からほぼ同じ距離、つまりほぼ中央部に位置に形成されている。また、このギャップ３８は、第１の内部電極グループＣのギャップ３５とは、サーミスタ層３２の積層方向から見た場合同じ位置、より具体的には積層焼結体３３の両端部を結ぶ方向において同じ位置に形成されているが、異なる位置に形成してもよい。また、図２に示した第２の内部電極グループＤは、第３の内部電極３７ａと第４の内部電極３７ｂがそれぞれ３層形成されているが、この層数は目標抵抗値に合わせて設計すればよい。また、図２において、第１の内部電極グループＣと第２の内部電極グループＤとの間に存在するＮＴＣサーミスタ層３２ａの厚みは、その他のＮＴＣサーミスタ層３２と比べて厚くしているが、同じ厚みにしてもよい。
【００５８】
この第２の実施例に係る積層型抵抗素子において、抵抗値は次のようにして決定される。つまり、第１グループの内部電極Ｃでは、第１の内部電極３４ａと第２の内部電極３４ｂとで形成されているギャップ３５の間隔と、第１の内部電極３４ａと非接続型内部電極３６との重なり合う面積および両者の間隔と、さらに第２の内部電極３４ｂと非接続型内部電極３６との重なり合う面積および両者の間隔で決定される。さらには、第２グループの内部電極Ｄでは、第３の内部電極３７ａと第４の内部電極３７ｂとで形成されるギャップ３８の間隔で抵抗値が決定される。したがって、積層型抵抗素子の抵抗値は、第１グループの内部電極Ｃと第２グループの内部電極Ｄの各抵抗値の合成抵抗値になる。このうち、第２グループの内部電極Ｄにおいては、ギャップ３８の間隔で抵抗値が決まるが、複数のギャップ３８の位置はサーミスタ層３２の積層方向に沿って、隣り合う位置にあるとともに同じ位置に形成されており、ギャップ３８の間隔で決定される抵抗値は小さな値である。したがって、この第２グループの内部電極Ｄにより、積層型抵抗素子全体の抵抗値の微調整が可能となる。
【参考例】
【００５９】
図３は、この積層型抵抗素子の参考例の断面図である。
【００６０】
図３に示されている積層型抵抗素子４１では、複数のＮＴＣサーミスタ層４２が積層されて一体焼結された積層焼結体４３の内部に、第１の内部電極４４、第２の内部電極４５が形成されている。積層焼結体４３の外表面、具体的には、両端部には外部電極４９，５０がそれぞれ形成されている。
【００６１】
第１の内部電極４４と第２の内部電極４５は、それぞれ一端部が積層焼結体４３の一方の端部に至る方向に形成されている。第１の内部電極４４の他端部が、外部電極４９と電気的に接続されており、第２の内部電極４５の他端部が、外部電極５０と電気的に接続されている。以上の第１の内部電極４４，４５による構成は本発明の第１グループの内部電極Ｅに対応する。
本参考例では、第１グループの内部電極Ｅにおいて、複数の内部電極４４，４５がセラミック抵抗層としてのサーミスタ層を介して重なり合うように配置されている。この複数の内部電極４４，４５を有する抵抗ユニットが構成されており、該抵抗ユニットの一端が外部電極４９に、他端が外部電極５０に接続されている。
なお、上記抵抗ユニットを構成している、サーミスタ層を介して重なり合っている内部電極の積層数は図３に示したように４枚に限定されない。すなわち、少なくとも２枚以上の内部電極がサーミスタ層を介して重なり合うように配置されておればよい。言い換えれば、内部電極間に挟まれる抵抗値を取り出すためのセラミック抵抗層の層数は１以上、任意の数とされ得る。
【００６２】
この積層型サーミスタ４１は、さらに次のような構成を備えている。つまり、積層焼結体４３の内部には、第１グループの内部電極Ｅに隣接して、第２グループの内部電極Ｆが形成されている。
【００６３】
この第２グループの内部電極Ｆは次のような構成からなる。複数のサーミスタ層４２が積層され一体焼結された積層焼結体４３の内部には、第３の内部電極４７ａと第４の内部電極４７ｂとが形成されている。第３の内部電極４７ａと第４の内部電極４７ｂのそれぞれの一端部同士が積層焼結体４３の内部で同一平面上においてギャップ４８を隔てて対向して形成されている。第３の内部電極４７ａの他端部が外部電極４９と電気的に接続されており、第４の内部電極４７ｂの他端部が外部電極５０と電気的に接続されている。
【００６４】
第２グループの内部電極Ｆの複数のギャップ４８は、積層焼結体４３の内部で、複数のサーミスタ層４２の積層方向に沿って、隣り合う位置にあるとともに積層方向から見たときに同じ位置に形成されている。図３に示したギャップ４８は外部電極５０に近い位置に形成されている。なお、図３に示した第２の内部電極グループＦでは、第３の内部電極４７ａと第４の内部電極４７ｂが３層形成されているが、少なくとも２層形成されていればよい。
【００６５】
この参考例に係る積層型抵抗素子において、抵抗値は次のようにして決定される。つまり、第１グループの内部電極Ｅでは、第１の内部電極４４と第２の内部電極４５との重なり合う面積および両者の間隔で決定される。さらに、第２グループの内部電極Ｆでは、第３の内部電極４７ａと第４の内部電極４７ｂとで形成されるギャップ４８で抵抗値が決定される。したがって、積層型抵抗素子の抵抗値は、第１の内部電極グループＥと第２の内部電極グループＦの各抵抗値の合成抵抗値になる。このうち、第２の内部電極グループＦにおいては、ギャップ４８間で抵抗値が決まるが、ギャップ位置はサーミスタ層４２の積層方向に沿って、隣り合う位置にあるとともに積層方向から見たときに同じ位置に形成されており、複数のギャップ４８間で形成される抵抗値は小さな値である。したがって、この第２グループの内部電極Ｆにより、積層型抵抗素子全体の抵抗値の微調整が可能となる。
【００６６】
次に、本発明の積層型抵抗素子を用いた場合、第２グループ内部電極の積層数の増減により、抵抗値を微妙に調整することが可能であることをより具体的に説明する。
【００６７】
図４は、図２に示した実施例の抵抗型サーミスタ３１の変更例に係る積層型サーミスタ５１の正面断面図である。積層型サーミスタ５１は、図２に示されている最上層の第１の内部電極３４ａ及び第２の内部電極３４ｂが設けられていないことを除いては同様とされている。従って、同一部分については、同一の参照番号を付することにより、図２に示した説明を引用することとする。
【００６８】
図４に示す、例えばある特定のサーミスタ材料を用いて製造し、設計抵抗値が４７０００Ωの積層型サーミスタ５１を試作したとする。しかしながら、現実には、使用するサーミスタ材料のばらつきが生じ、得られた積層型サーミスタ５１の抵抗値が変動することがある。例えば、サーミスタ材料の抵抗率が高くなった場合には、抵抗値は４７０００Ωよりも高くなる。例えば、４７７３４Ω程度となった場合には、上記第２グループ内部電極の内部電極対数を図５に示すように１層増加させればよい。このようにして、第１グループ内部電極の第３，第４の内部電極３７ａ，３７ｂからなる電極対の対数を１対増加させることにより、約４．０％程度抵抗値を低めることができ、目標抵抗値４７０００Ωを得ることができる。
【００６９】
また、逆に、使用したサーミスタ材料の抵抗率が小さくなった場合には、目標抵抗値よりも抵抗値が低い積層型サーミスタ５１が得られることになる。すなわち、図４に示した積層型サーミスタ５１を試作したところ、抵抗値が４５８２５Ω程度となった場合には、逆に図６に示すように、第１グループ内部電極における上記第３，第４の内部電極３７ａ，３７ｂからなる電極対数を１対減少させ、２対とすればよい。この場合、約２．５％程度抵抗値を高めることができ、やはり目標抵抗値４７０００Ωを実現することができる。
【００７０】
上記のように、本発明の積層型抵抗素子では、第１グループ内部電極における第３，第４の内部電極からなる電極対の対数を増減することにより、抵抗値を微妙に調整し得ることがわかる。この電極対数が増加する程、例えば抵抗値を０．５％程度のように、非常に細かく抵抗値を調整することができる。よって、電極積層数を変更することにより幅広い範囲に渡り、かつ非常に細かく抵抗値を調整し得ることがわかる。
【００７１】
上記した各実施例の積層型抵抗素子はいずれもＮＴＣサーミスタの例を示したが、このほかＰＴＣサーミスタにも適用できるものである。
【図１】
0004419960.tif 000002
【図２】
0004419960.tif 000003
【図３】
0004419960.tif 000004
【図４】
0004419960.tif 000005
【図５】
0004419960.tif 000006
【図６】
0004419960.tif 000007
【図７】
0004419960.tif 000008
【図８】
0004419960.tif 000009