(57)【特許請求の範囲】
【請求項１】
転送クロック信号が印加される複数の転送ゲート電極と、該転送ゲート電極により転送されてきた電荷を取り出す第１のオーミック接合電極と、直流電圧が印加される第２のオーミック接合電極と、前記第１のオーミック接合電極と前記第２のオーミック接合電極の間に設けられリセット信号が印加されるゲート電極とを有し、前記第１のオーミック接合電極、前記第２のオーミック接合電極および前記ゲート電極が電荷リセット用ＦＥＴを構成する電荷結合素子において、
前記複数の転送ゲート電極の内の最終転送ゲート電極を駆動する転送クロック信号と、前記ゲート電極を駆動するリセット信号とを互いに逆相になるように設定したことを特徴とする電荷結合素子。
【請求項２】
請求項１の電荷結合素子において、
前記最終転送ゲート電極と前記第１のオーミック接合電極との間に直流電圧を与えた出力ゲート電極を設け、
前記最終転送ゲート電極の１つ手前の転送ゲート電極の直下に蓄えられた電荷が転送される際に、前記最終転送ゲート電極および前記出力ゲート電極の直下を通過して、前記第１のオーミック接合電極に到達できるように、前記出力ゲート電極に与える直流電圧を設定したことを特徴とする電荷結合素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電荷結合素子の駆動方法に関し、特に転送ゲート電極で転送されてきた電荷をオーミック接合電極から出力する形式の電荷結合素子において、出力信号に対するクロック信号のフィードスルーを低減する電荷結合素子に関するものである。
【０００２】
【従来の技術】
近年、電荷結合素子（以下ＣＣＤという）は、イメージセンサや遅延線をはじめとする多くの分野で利用されている。特に、いかに高精度に転送される電荷量を検出するかということが大きな課題となっている。従来のＣＣＤとその駆動方法を図３に示す。この図３は代表的な２相ＣＣＤの模式図で、ここでは特に出力部のふるまいに重点を置いて説明する。ただし、ここで用いているＣＣＤはｎ型とし（キャリアは電子）、すべて電圧で議論する。よって、通常ＣＣＤで議論されるチャネルのポテンシャルの議論とは極性が逆になる。
【０００３】
図３において、１〜４はショットキ接合の転送ゲート電極、５はショットキ接合の出力ゲート電極、６は第１のオーミック接合電極、７はショットキ接合の第１ゲート電極、８はショットキ接合の第２ゲート電極、９は第２のオーミック接合電極である。電極１〜４の下面はＣＣＤを構成する半導体領域となっている。また電極６〜９の下面は電極６をソース、電極７，８をデュアルゲート、電極９をドレインとする電荷リセット用のデュアルゲートＦＥＴを構成している。３１，３２は位相が１８０度異なるクロック信号φ４，φ５による２相クロック信号源（転送クロック信号源）、３３，１４はバイアス源、１５はリセット信号φ３（クロック信号φ４と同相）のリセット信号源、１６は電源、１７は高入力インピーダンスアンプ、１８は出力端子である。
【０００４】
図４は図３の電荷結合素子の動作説明図で、(a)はクロック信号φ４が「Ｈ」、クロック信号φ５が「Ｌ」、リセット信号φ３が「Ｈ」のときのポテンシャルを、(b)は反対にクロック信号φ４が「Ｌ」、クロック信号φ５が「Ｈ」、リセット信号φ３が「Ｌ」のときのポテンシャルを示す。さらに、(c)はクロック信号φ５の波形図、(d)はクロック信号φ４の波形図、(e)はリセット信号φ３の波形図である。
【０００５】
さて、図示しないフォトダイオードや電荷入力機構によって半導体領域内に注入された電荷は、転送ゲート電極１〜４に印加されるクロック信号源３１，３２からの２相クロック信号φ４，φ５によるポテンシャル変動によって、図３の左側から右側へと転送されてくる。
【０００６】
出力ゲート電極５は、最終の転送ゲート電極４の電位が「Ｈ」のときに、図４の(a)に示すように電荷をせき止め、「Ｌ」のとき図４の(b)に示すように電荷がその出力ゲート電極５を乗り越えてフローテイングである第１のオーミック接合電極６に流れ込むように電源３３でバイアスされる。また、この出力ゲート電極５は、第１のオーミック接合電極６の周囲にチャージされている電荷が転送ゲート電極１〜４の方向へ逆流することを防ぐ。さらに、この出力ゲート電極５は、最終の転送ゲート電極４に与えられるクロック信号源３１からのクロック信号φ４が寄生容量を通じて第１のオーミック接合電極６に漏れ込むこと（フィードスルー）を低減するいわゆるガード電極の役割も果す。
【０００７】
前記した電極６〜９よりなるデュアルゲートＦＥＴは、第１のオーミック接合電極６とその周辺の容量に蓄えられた電荷を電源１６に放電することにより、次に転送されてくる電荷パケットを受け入れられるようにするリセットＦＥＴとして機能する。ドレインとしての第２のオーミック接合電極９が電荷を電源１６に放出する。第２ゲート電極８にはリセット信号源１５からのリセット信号φ３が印加され、このリセット信号φ３の電位が「Ｈ」のとき、図４の(a)に示すように、第１のオーミック接合電極６にある電荷を電源１６に放電するリセット動作が行われる。なお、第１ゲート電極７は、バイアス源１４によってピンチオフ電圧よりも浅い直流バイアスが印加され、前述した出力ゲート電極５と同様に、第２ゲート電極８に印加されたリセット信号φ３が第１のオーミック接合電極６に向かうフィードスルーを低減するガード電極の役割も果す。
【０００８】
動作シーケンスは、ＣＣＤの電荷が最終の転送ゲート電極４の直下に到達した時点で、ゲート電極８の電位を「Ｈ」にし、第１のオーミック接合電極６とその周囲の容量に充電された電荷を図４の(a)に示すように放電する。次いで、図４の(b)に示すように、第２ゲート電極８の電位を「Ｌ」にしてデュアルゲートＦＥＴを遮断し、同時に最終の転送ゲート電極４の電位を「Ｌ」にして、電荷を第１のオーミック接合電極６へ流し込む。流れ込んだ電荷は、第１のオーミック接合電極６とその周囲の容量を充電し、電荷信号は電圧に変換されて高入力インビーダンスアンプ１７によって出力端子１８より外部へ出力される。
【０００９】
【発明が解決しようとする課題】
ところで、フローティング電極である第１のオーミック接合電極６は、出力ゲート電極５と第１ゲート電極７でガードされているとはいえ、なお、最終の転送ゲート電極４と第１のオーミック接合電極６の間、および第２ゲート電極８と第１のオーミック接合電極６の間には、結合容量が残留する。一方で、ＣＣＤから出力される信号レベルを大きくとるためには、第１のオーミック接合電極６の周辺の容量を小さく抑える必要があり、僅かな結合容量でも大きなフィードスルーが発生する。さらに、この場合、最終の転送ゲート電極４に与えられるクロック信号源３１のクロック信号φ４とリセット信号源１５のリセット信号φ３の極性が同一であるため、リセットが解除され、最終の転送ゲート電極４から電荷を第１のオーミック接合電極６に送るタイミング（図４の(b)のタイミング）で、大きなマイナスのフィードスルー（φ４とφ３の両者によるフィードスルー）が発生する。このため、アンプ１７やその後段の回路は、電荷信号を正確に取り出すには、より大きな入力範囲を持つ必要があり、設計が困難になるという問題がある。
【００１０】
本発明は以上のような点に鑑みてなされたもので、その目的は、出力へのフィードスルーを大幅に低減した電荷結合素子を提供することである。
【００１１】
【課題を解決するための手段】
このために第１の発明は、転送クロック信号が印加される複数の転送ゲート電極と、該転送ゲート電極により転送されてきた電荷を取り出す第１のオーミック接合電極と、直流電圧が印加される第２のオーミック接合電極と、前記第１のオーミック接合電極と前記第２のオーミック接合電極の間に設けられリセット信号が印加されるゲート電極とを有し、前記第１のオーミック接合電極、前記第２のオーミック接合電極および前記ゲート電極が電荷リセット用ＦＥＴを構成する電荷結合素子において、前記複数の転送ゲート電極の内の最終転送ゲート電極を駆動する転送クロック信号と、前記ゲート電極を駆動するリセット信号とを互いに逆相になるように設定して構成した。
【００１２】
第２の発明は、第１の発明において、前記最終転送ゲート電極と前記第１のオーミック接合電極との間に直流電圧を与えた出力ゲート電極を設け、前記最終転送ゲート電極の１つ手前の転送ゲート電極の直下に蓄えられた電荷が転送される際に、前記最終転送ゲート電極および前記出力ゲート電極の直下を通過して、前記第１のオーミック接合電極に到達できるように、前記出力ゲート電極に与える直流電圧を設定した。
【００１３】
【発明の実施の形態】
本発明の実施形態を図１に示す。図１において、１〜４はショットキ接合の転送ゲート電極、５はショットキ接合の出力ゲート電極、６は第１のオーミック接合電極、７はショットキ接合の第１ゲート電極、８はショットキ接合の第２ゲート電極、９は第２のオーミック接合電極である。電極１〜４の下面はＣＣＤを構成する半導体領域となっている。また電極６〜９の下面は電極６をソース、電極７，８をデュアルゲート、電極９をドレインとするリセット用のデュアルゲートＦＥＴを構成している。１４はバイアス源、１５はリセット信号φ３のリセット信号源、１６は電源、１７は高入力インピーダンスアンプ、１８は出力端子である。以上は前記した図３の構成と同じである。
【００１４】
本実施形態が図３と異なるところは、ＣＣＤの転送ゲート電極１〜４の転送クロック信号源１１，１２として、位相が１８０度異なるクロック信号φ１，φ２を発生する２相クロック信号源を使用し、そのクロック信号φ１をリセット信号源１５のリセット信号φ３と逆相にしたことである。さらに、出力ゲート電極５に印加するバイアス源１３によるバイアスレベルをより浅くして、最終の転送ゲート電極４の直下の電荷が出力ゲート電極５をいつでも通過可能にして第１のオーミック接合電極６に到達できるようにしたことである。
【００１５】
図２は図１の電荷結合素子の動作説明図で、(a)はクロック信号φ１が「Ｌ」、φ２が「Ｈ」、φ３が「Ｈ」のときのポテンシャルを、(b)は反対にクロック信号φ１が「Ｈ」、φ２が「Ｌ」、φ３が「Ｌ」のときのポテンシャルを示す。また、(c)はクロック信号φ２の波形図、(d)はクロック信号φ１の波形図、(e)はリセット信号φ３の波形図である。
【００１６】
さて、本実施形態では、ＣＣＤの転送電荷が最終の転送ゲート電極４の１つ手前の転送ゲート電極３の直下に到達した時点で、第２ゲート電極８の電位を「Ｈ」にし、第１のオーミック接合電極６とその周囲の容量に充電された電荷を図２の(a)に示すように放電する。次いで、図２の(b)に示すように、ゲート電極８の電位を「Ｌ」にしてデュアルゲートＦＥＴを遮断し、同時に転送ゲート電極３の電位を「Ｌ」に、最終の転送ゲート電極４の電位を「Ｈ」にして、電荷を転送ゲート電極３から第１のオーミック接合電極６へ直接流し込む。流れ込んだ電荷は、第１のオーミック接合電極６とその周囲の容量を充電し、電荷信号は電圧に変換されて高入力インビーダンスアンプ１７によって出力端子１８より外部へ出力される。
【００１７】
このように、本実施形態では、最終の転送ゲート電極４の１つ手前の転送ゲート電極３が、「Ｈ」から「Ｌ」へ遷移したとき、転送ゲート電極３の直下にあった電荷が、図２の(b)に示すように、転送ゲート電極４と出力ゲート電極５を通過して第１のオーミック接合電極６へと流れ込む。このとき、第１のオーミック接合電極６へのフィードスルーを決定する最終の転送ゲート電極４のクロック信号φ１とリセット信号源１５のリセット信号φ３は、互いに逆極性であることから、それらクロック信号は第１のオーミック接合電極６でキャンセルされ、出力側へのフィードスルーを小さく抑えることができる。
【００１８】
一般的なＣＣＤの設計に際しては、リセット信号はクロック信号と共用され、本実施例の場合、リセット信号φ３はクロック信号φ２と共用できる。このことから、クロック信号φ１とリセット信号φ３は同一振幅であることが期待でき、なおかつ、フィードスルー量を決定する最終転送ゲート電極４と第１のオーミック接合電極６の間の結合容量と、ゲート電極８と第１のオーミック接合電極６の間の結合容量とが等しくなるよう設計すれば、フィードスルーは完全にキャンセルされてゼロとなる。
【００１９】
図５に実験で得られたＣＣＤの出力波形を示す。(b)は従来方式の駆動方法によって、(a)は本発明による駆動方法によって、各々得られた出力波形である。いずれの場合も正弦波のＣＣＤ入力信号を与えた。(a)ではそのＣＣＤ入力信号を遅延した電荷信号成分がリセットレベルのすぐ下に包絡線で現れており、クロック信号のフィードスルー成分が非常に小さくなっていることがわかる。これに対して、(b)ではフィードスルー成分が大きくなっており、出力端子１８の後段の回路では、電荷信号成分を取り込むためにその入力範囲を大きくする必要があることが分かる。
【００２０】
なお、以上の説明において、電極１〜５，７，８はショットキ接合電極に限られることはなく、半導体の上面に絶縁膜を介在させたメタル電極とし、ＭＯＳ構造としても良い。
【００２１】
【発明の効果】
以上示したように、本発明によれば出力側へのフィードスルーの少ない電荷結合素子の駆動方法を実現することができる。その結果として、出力アンプやその後段の回路の入力範囲を小さくとることができ、システムとしての性能向上やコストの低減に貢献する。
【図面の簡単な説明】
【図１】  本発明の電荷結合素子の駆動方法の説明図である。
【図２】  (a)、(b)はポテンシャルの状態図、(c)、(d)、(e)はクロックφ２，φ１，φ３の波形図である。
【図３】  従来の電荷結合素子の駆動方法の説明図である。
【図４】  (a)、(b)はポテンシャルの状態図、(c)、(d)、(e)はクロックφ５，φ４，φ３の波形図である。
【図５】  (a)は図１の方法による場合の入出力波形図、(b)は図３の方法による場合の入出力波形図である。
【符号の説明】
１，２，３，４：転送ゲート電極、５：出力ゲート電極、６：第１のオーミック接合電極、７：第１ゲート電極、８：第２ゲート電極、９：第２のオーミック接合電極、１１、１２：クロック信号源、１３，１４：バイアス電源、１５：リセット信号源、１６：電源
【図１】
0004536234.tif 000002
【図２】
0004536234.tif 000003
【図３】
0004536234.tif 000004
【図４】
0004536234.tif 000005
【図５】
0004536234.tif 000006