(57)【特許請求の範囲】
【請求項１】
支持基板上に複数の半導体チップをダイボンディングする工程と、
前記半導体チップを埋め込む状態で、前記支持基板上に絶縁膜を形成する工程と、
前記各半導体チップに達する接続孔を前記絶縁膜に形成し、当該接続孔を介して前記各半導体チップにそれぞれ接続される配線を前記絶縁膜上に形成する工程とを行い、
前記支持基板上に複数の半導体チップをダイボンディングする工程では、前記支持基板上に塗布した接着用の樹脂に対してフローティングさせた状態で前記各半導体チップを前記支持基板上にダイボンディングする
半導体装置の製造方法。
【請求項２】
前記配線を覆う状態で前記絶縁膜上に上層絶縁膜を形成する工程と、
前記配線に達する接続孔を前記上層絶縁膜に形成し、当該接続孔を介して前記配線に接続する状態で当該上層絶縁膜上に突起電極を形成する工程とを行う
請求項１記載の半導体装置の製造方法。
【請求項３】
前記支持基板は半導体ウェハである
請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記配線を形成する工程を行った後、前記半導体チップ及び前記絶縁膜から前記支持基板を剥がし取る工程を行う
請求項１〜３の何れかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特には複数の半導体チップが一つの電子部品として組み立てられている、いわゆるマルチチップモジュール技術を適用した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術と共に、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、さらなる高密度実装を実現するため、多層配線支持基板やベアチップ実装等に加え、複数の半導体素子（半導体チップ）を予め一つの電子部品として同一の支持基板に搭載して実装するマルチチップモジュール（Multi-Chip Module；以下ＭＣＭと記す）技術が開発されている。このＭＣＭ技術は、１つの基板上に２つ以上の半導体チップを組み込むことで、実質的な多機能化を実現している。
【０００３】
図７は、このようなＭＣＭ技術を用いた半導体装置の一例を示す平面図及びそのＡ−Ａ’断面図である。これらの図に示す半導体装置は、支持基板１０１上に異なる機能を有する２つの半導体チップ１０２，１０３を搭載してなるものである。支持基板１０１上には、複数の電極パッド（平面図のみに図示）１０４及びこれらの電極パッド１０４間を接続するための配線（図示省略）が形成されている。そして、各半導体チップ１０２，１０３間は、支持基板１０１上に設けられた電極パッド及び配線（図示省略）と、ワイヤー１０５とによって接続されている。このような半導体装置と外部装置との接続は、支持基板１０１上に設けられた電極パッド１０４を介して成される。
【０００４】
また、特開平5-47856には、支持基板（セラミックプリント板等のパッケージ）上に搭載された複数の半導体チップを覆う状態で絶縁膜を形成し、この絶縁膜に半導体チップと支持基板とに達する各接続孔を形成し、これらの接続孔を介して半導体チップと支持基板上の電極パッドとを接続する配線を絶縁膜上に形成してなる半導体装置が開示されている。この半導体装置によれば、ワイヤーによる接続によらず、半導体チップを覆う絶縁膜上に形成した配線によって、半導体チップとパッケージとを接続することで、半導体チップと支持基板上のパッドとが最短距離で接続されると共に、半導体チップからのリードの取り出し本数を増加させることができる。また、この配線を多層配線化するために、絶縁膜中にインナービアホールを設けた構成の半導体装置も提案されている。
【０００５】
さらに、特開平9-64269には、複数の半導体チップにそれぞれ能力を分担させた出力バッファを設けることで、各出力バッファの能力を抑えて各半導体チップを小型化する半導体装置が開示されている。
【０００６】
以上のようなＭＣＭ型の半導体装置の他にも、複数の半導体チップの機能を１つの半導体チップ内に作り込んでシステムＬＳＩとすることで、半導体装置の高機能化を実現したものもある。
【０００７】
【発明が解決しようとする課題】
ところが、上述した各ＭＣＭ型の半導体装置においては、半導体チップが搭載されている支持基板（例えばセラミック回路基板）上の電極パッドを介して、半導体チップ間の接続や半導体チップと外部装置との接続が成される。このため、支持基板には、半導体チップを実装する面積に加えて電極パッドや配線を引き回す面積が必要となる。これは、実質的な実装面積を増大させる要因になると共に、半導体装置のコストを上昇させる要因になる。
【０００８】
また、ＭＣＭ型の半導体装置は、複数の半導体チップが１つのユニットとして樹脂中に密閉されるため消費電力が大きく、この消費電力に応じた熱が発生する。このため、この熱によって、半導体チップに形成された素子機能自体が故障するといった問題に加え、支持基板と半導体チップとの間の熱膨張係数差による半導体チップの剥がれ、さらにはこの半導体装置を封止する樹脂のクラック発生が問題となっている。
【０００９】
一方、システムＬＳＩ型の半導体装置では、複数の機能（例えばメモリーとロジック）を１つの半導体チップに作り込むことから、ＭＣＭ型の半導体装置と比較して、設計工程、ウェハ工程が複雑化し、歩留まりの低下や製造コストの上昇、さらにはＴＡＴ（Turn Around Time）の長期化を招くといった問題がある。
【００１０】
そこで本発明は、さらなる実装面積の圧縮及びチップ間配線距離の短縮による高速動作が可能で、かつ消費電力の小さいＭＣＭ型の半導体装置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
このような目的を達成するための本発明の第１の半導体装置は、支持基板上に搭載された複数の半導体チップと、これらの半導体チップを埋め込む状態で前記支持基板上に設けられた絶縁膜と、この絶縁膜に形成された接続孔を介して各半導体チップに接続する状態で当該絶縁膜上に設けられた配線とを備えたことを特徴としている。
【００１２】
このような構成の第１の半導体装置では、複数の半導体チップは、支持基板を介することなく絶縁膜上に形成された配線によって直接接続される。このため、支持基板には、電極パッドや配線引き回しのためのスペースを設ける必要はなく、半導体チップを搭載するためのスペースのみを有していれば良いことになる。したがって、半導体装置の小型化が図られる。
【００１３】
また、本発明の第２の半導体装置は、複数の半導体チップと、これらの半導体チップの裏面を露出させた状態で当該各半導体チップをその表面側から埋め込んで保持する絶縁材料層と、この絶縁材料層に形成された接続孔を介して各半導体チップに接続する状態で当該絶縁材料層上に設けられた配線とを備えたことを特徴としている。
【００１４】
このような構成の第２の半導体装置では、複数の半導体チップは、これらをその表面側から埋め込んで保持する絶縁材料層上に形成された配線によって直接接続される。このため、この半導体装置は、絶縁材料層に対して複数の半導体チップを埋め込むだけのスペースのみを有していれば良いことになる。さらに、絶縁材料層が支持基板を兼ねるため、第１の半導体装置と比較して支持基板分の厚みが薄いものになる。したがって、半導体装置の小型化及び薄型化が図られる。
【００１５】
さらに、本発明の第３の半導体装置においては、支持基板上に複数の半導体チップを搭載してなる半導体装置において、複数の半導体チップのうちの一部の半導体チップにおける所定回路を、複数の半導体チップで共有してなることを特徴としている。この場合の所定回路は、外部機器との入出力インターフェース回路、電源回路、及び静電保護回路のうちの少なくとも１つの回路であるであることとする。
【００１６】
このような構成の半導体装置では、複数の半導体チップにおける使用回路数が削減されるため、消費電力が削減されることになる。特に、入出力インターフェース回路や電源回路を複数の半導体チップで共有する構成にした場合には、これら消費電力の大きな回路が削減されることで、半導体装置全体としての消費電力が大幅に削減されることになる。しかも、全ての半導体チップに、上記の所定回路を設ける必要がなくなるため、これらの回路を持たない半導体チップを形成することで、各半導体チップの小型化、ひいてはこれらの半導体チップを用いて構成された半導体装置の小型化が図られる。
【００１７】
そして、本発明の半導体装置の製造方法は、支持基板上に複数の半導体チップをダイボンディングする工程、半導体チップを埋め込む状態で支持基板上に絶縁膜を形成する工程、さらには各半導体チップに達する接続孔を絶縁膜に形成し、この接続孔を介して各半導体チップにそれぞれ接続される配線を絶縁膜上に形成する工程を行うことを特徴としている。またその後、半導体チップ及び絶縁膜から支持基板を剥がし取る工程を行っても良い。特に、支持基板上に複数の半導体チップをダイボンディングする工程では、前記支持基板上に塗布した接着用の樹脂に対してフローティングさせた状態で前記各半導体チップを前記支持基板上にダイボンディングすることが好ましい。
【００１８】
このような構成の半導体装置の製造方法では、ワイヤーボンディングによらず、リソグラフィー技術を用いたパターニングによって絶縁膜上に配線が形成され、この配線によって、各半導体チップが直接接続された半導体装置が得られる。さらに、支持基板を剥がし取った場合には、半導体チップの裏面側を露出させた状態で、絶縁膜に対して複数の半導体チップが表面側から埋め込まれて保持された半導体装置が得られる。
【００１９】
【発明の実施の形態】
以下、本発明実施の形態を図面に基づいて詳細に説明する。
【００２０】
（第１実施形態）
図１（１）は、本発明を適用した半導体装置の第１実施形態を示す平面図であり、図１（２）は（１）のＡ−Ａ’断面図である。尚、半導体装置の構成要素である各絶縁膜及び各接続孔は、断面図のみの図示とした。これらの図に示す半導体装置は、支持基板１上に複数（図面においては２つ）の半導体チップ２，３を搭載してなる、いわゆるＭＣＭ型の半導体装置である。また、半導体チップ２，３は、例えば信号処理用のロジック回路と光ディスク読み取り信号制御回路が形成されたロジック用の半導体チップ２、及び３２BitＤＲＡＭ回路が形成されたメモリ用の半導体チップ３であることとする。
【００２１】
これらの半導体チップ２，３には、それぞれの機能回路（ロジック回路，メモリ回路）の他に、入出力インターフェース回路（以下、入出力I/O回路と記す）２ａ，３ａ、及びここでの図示を省略した電源インターフェース回路（以下、電源回路と記す）、さらには静電保護回路等がそれぞれ備えられている。ただし、ロジック用の半導体チップ２の入出力I/O回路２ａには、ＤＲＡＭ回路用の入出力I/O回路機能を組み込んでおくこととする。さらに、ロジック用の半導体チップ２の電源回路には、ＤＲＡＭ回路用の電源回路機能を組み込んでおくこととする。
【００２２】
また、各半導体チップ２，３には、半導体チップ２，３間の接続を図るための電極パッド２ｂ，３ｂ（平面図のみに図示）や、その他の電極パッド２ｃ，３ｃ（平面図のみに図示）が設けられている。
【００２３】
さらに、ここでの図示は省略したが、各半導体チップ２，３には、入出力I/O回路２ａ，３ａに接続される最上層配線の一部として、２０μｍ×２０μｍ角の電極パッド及びこれに接続された１００μｍ×１００μｍ角の検査用パッドが備えられている。そして、ウェハ状態で検査用パッドに針当てして回路検査を行い、ウェハを裏面側から研削して各チップ毎に分割した後、この回路検査の結果に基づいて良品と判定されたものが半導体チップ２，３としてピックアップされている。
【００２４】
また、支持基板１上にはこれらの半導体チップ２，３を覆う状態で絶縁膜４が形成されている。この絶縁膜４には、各半導体チップ２，３表面の電極パッド２ｂ，３ｂにそれぞれ達する接続孔５が設けられている。
【００２５】
また、この絶縁膜４上には、接続孔５を介して各半導体チップ２，３に接続された配線６が形成されている。そして、絶縁膜４上には、配線６を埋め込む状態の層間絶縁膜７、層間絶縁膜７に形成された接続孔８、さらにはこの接続孔８を介して絶縁膜４上の配線６に接続された上層配線９が形成されて多層配線構造となっている。これらの配線６及び上層配線９は、各半導体チップ２，３の入出力インターフェース回路２ａ，３ａ及び電源回路のうち、ロジック用の半導体チップ２に設けられた入出力I/O回路２ａ及び電源回路のみが２つの半導体チップ２，３で共有されるように設けられていることとする。
【００２６】
そして、この上層配線９を覆う状態で、層間絶縁膜７上に上層絶縁膜１０が形成されており、この上層絶縁膜１０には上層配線９に達する接続孔１１が設けられている。そして、さらに、上層絶縁膜１０上には、接続孔１１を介して層間絶縁膜７上の上層配線９に接続された突起電極１２（断面図のみに図示）が設けられている。
【００２７】
このような構成の半導体装置では、各半導体チップ２，３が、支持基板１を介することなく絶縁膜４及び層間絶縁膜７上に形成された配線６及び上層配線９によって直接接続される。また、突起電極１２によって、外部装置との接続が図られる。このため、支持基板１には、電極パッドや配線引き回しのためのスペースを設ける必要はなく、半導体チップ２，３を搭載するためのスペースのみを有していれば良いことになる。したがって、半導体装置の小型化を図り、高密度実装を達成することが可能になる。
【００２８】
さらに、ワイヤーによらず、配線６及び上層配線９によって直接各半導体チップ２，３間の接続が行われるため、高速動作が可能になると共に、配線の取り出し密度を高めることが可能になるため高機能化を図ることができる。
【００２９】
しかも、この半導体装置においては、ロジック用の半導体チップ２に設けられた入出力I/O回路２ａ及び電源回路を２つの半導体チップ２，３で共有していることから、これらの消費電力の大きな回路の使用を削減することができ、半導体装置全体としての消費電力を大幅に削減することが可能になる。この結果、半導体装置の発熱量を低減させることができ、半導体装置の信頼性の向上を図ることも可能になる。
【００３０】
次に、上記構成の半導体装置の製造方法を図２及び図３の断面工程図に基づいて説明する。
【００３１】
先ず、図２（１）に示すように、シリコンウェハからなる支持基板１の表面側に、ＭＣＭのチップ配列に応じたターゲットマーク１aを形成し、これらのターゲットマーク１aと各半導体チップ２，３表面の配線パターン（図示省略）との間のアライメントをとりつつ、ダイボンド装置Ａを用いて各半導体チップ２，３を支持基板１上の所定位置にダイボンドする。この際、支持基板１と各半導体チップ２，３との接着は、導電性接着剤２０を用いて行うこととする。
【００３２】
次に、図２（２）に示すように、各半導体チップ２，３を埋め込む状態で、支持基板１上に第１絶縁膜４ａを形成する。この第１絶縁膜４ａは、半導体チップ２，３よりも厚い膜厚に形成する。次いで、第１絶縁膜４ａ上に、半導体チップ２，３間のチップ厚差を越える膜厚の第２絶縁膜４ｂを形成する。その後、ＣＭＰ（Chemical Mechanical Polishing）法によって、第２絶縁膜４ｂの表面を平坦化研磨し、さらにこの第２絶縁膜４ｂ上に膜厚１μｍ程度の第３絶縁膜（図示省略）を形成することで、これらの各絶縁膜を積層してなる表面平坦な絶縁膜４を得る。
【００３３】
しかる後、図２（３）に示すように、リソグラフィー技術を用いることによって、絶縁膜４上にレジストパターン２１を形成する。この際、各半導体チップ２，３表面の配線パターンとのアライメントを取りつつパターン露光を行うことで、所定位置に孔パターンが設けられたレジストパターン２１を形成する。
【００３４】
次に、このレジストパターン２１をマスクにして、絶縁膜４をエッチングし、半導体チップ２，３表面の電極パッドに達する接続孔５（例えば、開口径１８μｍ×１８μｍ）を形成する。
【００３５】
次いで、レジストパターン２１を絶縁膜４上から除去した後、図３（１）に示すように、リソグラフィー技術によって、絶縁膜４上に新たなレジストパターン２２を形成する。この際、各半導体チップ２，３表面の配線パターンとのアライメントを取りつつパターン露光を行うことで、所定位置に溝パターンが設けられたレジストパターン２２を形成する。
【００３６】
その後、このレジストパターン２２をマスクにして、絶縁膜４の表面層をエッチングし、この絶縁膜４の表面側に深さ２μｍ程度の配線溝４ｄを形成する。
【００３７】
次いで、レジストパターン２２を除去した後、配線溝４ｄ及び接続孔５の内壁を含む絶縁膜４上に、スパッタ法によって５０ｎｍの膜厚の銅（Ｃｕ）膜を核成長層として堆積させ、次いで、無電解メッキにより５μｍの膜厚のＣｕ膜を形成する。次に、Ｃｕ用のＣＭＰ装置を用いて、絶縁膜４の表面上のＣｕを除去し、配線溝４ｄ及び接続孔５内にのみＣｕを残す。
【００３８】
以上によって、図３（２）に示すように、接続孔５を介して半導体チップ２，３に接続された、Ｃｕからなる配線６を形成する。
【００３９】
尚、上述のレジストパターン２１，２２の形成において用いられるリソグラフィー装置、及びエッチング工程において用いられるエッチング装置は、半導体前工程（すなわちウェハ工程）で用いられるものであることとする。また、リソグラフィーの際のパターン露光におけるアライメントは半導体装置を構成する半導体チップ２，３のグループ毎であっても、半導体チップ２，３毎であっても良い。
【００４０】
以上の後、図２（２）〜図３（２）を用いて説明した工程を複数回繰り返し行うことによって、図３（３）に示すように、配線６を覆う状態で絶縁膜４上に層間絶縁膜７を形成し、この層間絶縁膜７に接続孔８を形成し、さらに層間絶縁膜７上に配線６に接続された上層配線９を形成する。尚、ここでは、上記工程を一回繰り返した場合を図示した。
【００４１】
そして、最上部の配線層には、配線の形成と同時に突起電極形成用パッドを形成する。ここでは、上層配線９の形成と同時に、上層配線９の一部として層間絶縁膜７上に突起電極形成用パッド９ａを設けると共に、この突起電極形成用パッド９ａに接続させた状態の検査用パッド（図示省略）を設けることとする。
【００４２】
次に、上層配線９及び突起電極形成用パッド９ａを覆う状態で、層間絶縁膜７上に回路保護膜（図示省略）を形成し、この回路保護膜に検査パッドのみを露出させる窓開けを行う。次いで、シリコンウェハからなる支持基板１をその裏面側からバックグラインドして薄型化した後、テスト用のプロバーを用いて検査用パッドに針当てしてＭＣＭとしての動作試験と選別を実施する。
【００４３】
以上の後、上記回路保護膜を除去して、上層配線９及び突起電極形成用パッド９ａを覆う状態で、層間絶縁膜７上に上層絶縁膜１０を形成し、リソグラフィー及びその後のエッチングによって、上層絶縁膜１０に突起電極形成用パッド９ａに達する接続孔１１を形成する。次いで、この接続孔１１を介して突起電極形成用パッド９ａに接続された突起電極１２（ＭＣＭ組み付け用突起電極）を、上層絶縁膜１０上に形成する。
【００４４】
次に、図１に示したように、ＭＣＭ毎にシリコンウェハからなる支持基板１を分割し、上記動作試験で良品と判定されたものをピックアップして樹脂封止を行い、半導体装置を完成させる。
【００４５】
このような製造方法によれば、半導体前工程（すなわちウェハ工程）で行われるリソグラフィー技術とエッチング技術とを用いたパターニングによって接続孔５，８，１１、配線６及び上層配線９が形成され、各半導体チップ２，３がこれらの配線６，９によって直接接続された半導体装置を得ることができる。このため、支持基板１上に形成したパッドやワイヤーを介して半導体チップ２，３間を接続する従来技術と比較して、短距離での接続が可能になると共に配線の取り出し密度を向上させることが可能になる。したがって、半導体装置の動作速度の向上及び高機能化を図ることが可能になる。
【００４６】
しかも、支持基板１としてシリコンウェハを用いたことで、半導体前処理工程への適用を容易にすることができる。
【００４７】
（第２実施形態）
図４（１）は、本発明を適用した半導体装置の第１実施形態を示す平面図であり、図４（２）は（１）のＡ−Ａ’断面図である。これらの図に示す半導体装置と、第１実施形態の半導体装置との異なるところは、半導体チップ２，３の支持状態にあり、その他の構成は同様であることとする。
【００４８】
すなわち、この半導体装置は、複数の半導体チップ２，３の裏面側を露出させた状態で、各半導体チップ２，３をその表面側から絶縁材料層４に埋め込んで保持させてなるＭＣＭであり、支持基板（１）を備えていない。この絶縁材料層４は、ここでは、第１実施形態における絶縁膜４に相当している。
【００４９】
このため、各半導体チップ２，３表面の電極パッド（図示省略）にそれぞれ達する接続孔５は、この絶縁材料層（絶縁膜）４に設けられていることになる。
【００５０】
このような構成の半導体装置は、第１実施形態の半導体装置と同様に、各半導体チップ２，３が配線６及び上層配線９によって直接接続され、また外部装置との接続が突起電極１２によって図られることから、第１実施形態の半導体装置と同様の効果を得ることができる。
【００５１】
しかも、各半導体チップ２，３の裏面側が露出していることから、第１実施形態の半導体装置と比較して放熱効率が上昇する。このため、半導体装置の信頼性をさらに向上させることが可能になる。また、第１実施例の支持基板に相当するものを備えていないことから、半導体装置の薄型化を図ることが可能になる。
【００５２】
次に、上記構成の半導体装置の製造方法を図５及び図６の断面工程図に基づいて説明する。
【００５３】
先ず、図５（１）に示すように、第１実施例と同様のターゲットマーク１ａが形成されたシリコンウェハからなる支持基板１を用意し、その表面側に樹脂３０を塗布する。次いで、ターゲットマーク１aと各半導体チップ２，３表面の配線パターン（図示省略）との間のアライメントをとりつつ、ダイボンド装置Ａを用いて各半導体チップ２，３を支持基板１上の所定位置にフェースアップ状態でダイボンドする。この際、各半導体チップ２，３を樹脂３０に対してフローティング状態とし、各半導体チップ２，３の表面高さが同一となるように調整する。
【００５４】
以上の後、図５（２）〜図６（３）に示す工程を、第１実施形態で図２（２）〜図３（３）を用いて説明したと同様に行うことで、図６（３）に示すように、絶縁材料層となる絶縁膜４、接続孔５，配線６，層間絶縁膜７、接続孔８及び上層配線９，９ａを形成し、動作試験を行った後、上層絶縁膜１０、接続孔１１、及びパンプ１２を形成する。ただし、動作試験の前に支持基板１の薄型化を行うＢＧＲ工程を省略し、支持基板１の厚みを保つこととする。
【００５５】
次に、ダイシング加工を施し、ＭＣＭの境界部分にダイシング溝３１を形成する。だたし、ダイシング溝３１は、支持基板１の途中深さまでとする。
【００５６】
以上の後、ダイシング溝３１に樹脂分解液を注入することで、支持基板１と各半導体チップ２，３及び絶縁膜４との間の樹脂３０を分解する。これによって、図４に示したように、支持基板１から各ＭＣＭを分離させ、上記動作試験で良品と判定されたものをピックアップして樹脂封止を行い、半導体装置を完成させる。
【００５７】
このような製造方法によれば、図５（１）を用いて説明したように、樹脂３０に各半導体チップ２，３をフローティングさせることで、半導体チップ２，３の表面高さを均一にすることができる。このため、絶縁膜４の平坦化が容易になり、半導体装置の薄型化を図ることが可能になる。
【００５８】
また、シリコンウェハからなる支持基板１をリサイクルできるため、半導体装置の製造コストの削減を図ることが可能になる。
【００５９】
以上説明した各実施形態においては、ロジック用の半導体チップ２の入出力I/O回路２ａにＤＲＡＭ回路用の入出力I/O回路機能を組み込み、同半導体チップ２の電源回路にＤＲＡＭ回路用の電源回路機能を組み込み、この半導体チップ２の入出力I/O回路２ａ及び電源回路を２つの半導体チップ２，３で共有するように配線４及び上層配線９を設けた場合を説明した。このため、メモリ用の半導体チップ３には、入出力I/O回路３ａ及び電源回路を設ける必要はなく、これらの回路を持たないメモリ用チップ３を用いることでメモリ用チップの小型化、ひいては半導体装置のさらなる小型化を図ることが可能になる。これは、静電保護回路においても同様である。
【００６０】
また、他の半導体チップの入出力I/O回路機能、電源回路機能、さらには静電保護回路機能等を組み込む半導体チップは、ロジック用の半導体チップ２に限定されることはなく、メモリ用の半導体チップ３にロジック回路用の入出力I/O回路機能、電源回路機能、さらには静電保護回路機能等を組み込んでも良い。
【００６１】
ただし、入出力I/O回路を設けていない半導体チップの回路検査を行う場合には、テスト用のプロバーに入出力I/O回路を組み込み、この回路を介して当該半導体チップの検査用パッドに針当てをして回路検査を行うこととする。
【００６２】
また、以上の実施形態においては、上述したように、ロジック用の半導体チップ２の入出力I/O回路２ａにＤＲＡＭ回路用の入出力I/O回路機能を組み込み、同半導体チップ２の電源回路にＤＲＡＭ回路用の電源回路機能を組み込んだ構成の半導体装置を説明した。しかし、本発明の半導体装置は、従来と同様にそれぞれの半導体チップにそれぞれの半導体チップ用の入出力I/O回路、電源回路及び静電保護回路等を設けた半導体装置にも適用可能である。
【００６３】
このような構成の半導体装置においては、汎用性のある各半導体チップを用いて、上述のように小型化されたＭＣＭが構成されることになる。このため、各半導体チップ単体での出荷も可能になり、需給バランスによりＭＣＭと単体の半導体チップでの出荷の選択が可能となる。したがって、製造ラインのフレキシビリティの拡大と半製品（例えば半導体チップ等）の在庫圧縮を達成することができ、製造コストの削減を図ることが可能になる。
【００６４】
【発明の効果】
以上説明したように、本発明における請求項１及び請求項５に係る半導体装置によれば、同一の支持体上に搭載された複数の半導体チップを、半導体チップ外の電極パッドを介することなく絶縁膜上に形成された配線によって直接接続する構成にしたことで、体半導体装置の小型化を図ることが可能になる。
【００６５】
また、請求項９に係る半導体装置によれば、複数の半導体チップを搭載してなる半導体装置において、一部の半導体チップに設けられた所定回路を複数の半導体チップで共有する構成にしたことで、半導体装置全体としての使用回路数を削減し、消費電力の削減を図ることが可能になる。特に、入出力インターフェース回路や電源回路を複数の半導体チップで共有する構成にした場合には、これら消費電力の大きな回路が削減されることで、半導体装置全体としての消費電力が大幅に削減されることになる。この結果、半導体装置の信頼性を向上させることも可能になる。
【００６６】
さらに、本発明の半導体装置の製造方法によれば、ワイヤーボンディングによらず、パターニングによって絶縁膜上に形成された配線によって、各半導体チップを直接接続する構成にしたことで、小型化された半導体装置を得ることができる。
【図面の簡単な説明】
【図１】第１実施形態の半導体装置の構成を示す平面図及び断面図である。
【図２】第１実施形態の半導体装置の製造方法を示す断面工程図（その１）である。
【図３】第１実施形態の半導体装置の製造方法を示す断面工程図（その２）である。
【図４】第２実施形態の半導体装置の構成を示す平面図及び断面図である。
【図５】第２実施形態の半導体装置の製造方法を示す断面工程図（その１）である。
【図６】第２実施形態の半導体装置の製造方法を示す断面工程図（その２）である。
【図７】従来の半導体装置の構成を示す平面図及び断面図である。
【符号の説明】
１…支持基板、２…半導体チップ、２ａ，３ａ…入出力I/O回路、３…半導体チップ、４…絶縁膜（絶縁材料層）、５…接続孔、６…配線、７…層間絶縁膜、８…接続孔、９…上層配線、１０…上層絶縁膜、１１…接続孔、１２…突起電極、３０…樹脂
【図１】
0004441974.tif 000002
【図２】
0004441974.tif 000003
【図３】
0004441974.tif 000004
【図４】
0004441974.tif 000005
【図５】
0004441974.tif 000006
【図６】
0004441974.tif 000007
【図７】
0004441974.tif 000008