(57)【特許請求の範囲】
【請求項１】
データ処理装置（１）の制御プログラムによって使用される基準データを変更するための方法であって、該データ処理装置はこれに接続されたパワーユニット（５）を制御し、
前記基準データ（Ａ〜Ｅ）は前記データ処理装置（１）の第１のメモリ（８）に、相応する開始アドレス（＆Ａ〜＆Ｅ）の下で記憶されており、
前記第１のメモリ（８）は、ＦＬＡＳＨ−ＥＰＲＯＭおよび／またはページごとまたはセルごとにプログラミング可能な固定値メモリ（ＰＲＯＭ）として構成されており、
前記開始アドレス（＆Ａ〜＆Ｅ）は、前記第１のメモリ（８）の基準データ−メモリアドレステーブルに指示アドレス（＆Ａ〜＆Ｅ）として、前記制御プログラムによる間接的アドレシングのために記憶されている形式のデータ変更方法において、
・前記第１のメモリ（８）に記憶された基準データ（Ａ〜Ｅ）のうちの変更すべき基準データ（Ｃ，Ｅ）に対する変更要求が、前記データ処理装置（１）に接続されたアプリケーション装置（３）によって入力され、
・前記基準データ−メモリアドレステーブルが作業データ−メモリアドレステーブルとして第２のメモリ（９）に、前記制御プログラムによる間接的アドレシングのためにコピーされ、
・前記変更すべき基準データ（Ｃ，Ｅ）が変更すべき作業データとして前記第２のメモリ（９）にコピーされ、該変更すべき作業データには前記第２のメモリ（９）における別のアドレス（＆Ｃ’，＆Ｅ’）が割り当てられ、
・前記作業データ−メモリアドレステーブルにおける、前記変更すべき基準データ（Ｃ，  Ｅ）に所属する前記第１のメモリ（８）での前記開始アドレス（＆Ｃ，＆Ｅ）が、前記第２のメモリ（９）において前記変更すべき作業データに割り当てられた前記別のアドレス（＆Ｃ’，＆Ｅ’）に変更され、
・前記変更すべき作業データが、前記制御プログラムの実行中に前記アプリケーション装置（３）によって変更され、
変更された作業データ（Ｃ’，Ｅ’）が新たな基準データとして前記第１のメモリ（８）に書き戻され、記憶される、
ことを特徴とするデータ変更方法。
【請求項２】
前記基準データ（Ａ〜Ｅ）はデータ構造に編成されて、前記第１のメモリ（８）に記憶されている、請求項１記載の方法。
【請求項３】
前記第１のメモリ（８）の第１の記憶領域（８ａ）には、前記制御プログラムのプログラムコードが記憶されている、請求項１または２項記載の方法。
【請求項４】
前記制御プログラムは実行時に、前記第１のメモリ（８）の第２の記憶領域（８ｂ）に記憶された基準データ（Ａ〜Ｅ）に、前記第１のメモリ（８）の第３の記憶領域（８ｃ）に記憶された基準データ−メモリアドレステーブルを介してアクセスするか、または前記第２のメモリ（９）の第２の記憶領域（９ｂ）に記憶された作業データに、前記第２のメモリ（９）の第１の記憶領域（９ａ）に記憶された作業データ−メモリアドレステーブルを介してアクセスするか切り換え可能である、請求項３記載の方法。
【請求項５】
前記変更された作業データ（Ｃ’，Ｅ’）の前記第１のメモリ（８）への書き戻し記憶は、前記変更された作業データ（Ｃ’，Ｅ’）がバッファメモリに、変更されない基準データ（Ａ，Ｂ，Ｄ）と共に中間記憶されるようにして行われる、請求項１から４までのいずれか一項記載の方法。
【請求項６】
前記バッファメモリは、前記第１のメモリ（８）の第４の記録領域（８ｄ）である、請求項５記載の方法。
【請求項７】
前記第１のメモリ（８）はプログラミング可能な固定値メモリ（ＰＲＯＭ）であり、前記第２のメモリ（９）は書き込み／読み出し可能メモリ（ＲＡＭ）である、請求項１から６までのいずれか一項記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ処理装置の制御プログラムによって使用される基準データを変更するための方法であって、該データ処理装置はこれに接続されたパワーユニットを制御し、
前記基準データは前記データ処理装置の第１のメモリに、相応する開始アドレスの下で記憶されており、
前記開始アドレスは、前記第１のメモリの基準データ−メモリアドレステーブルに指示アドレスとして、前記制御プログラムによる間接的アドレシングのために記憶されている形式のデータ変更方法に関する。
【０００２】
【従来の技術】
ＤＥ１９５００４５３Ａ１から、プログラミングされた制御装置、例えば機関制御部に対するデータおよび／またはプログラム部分を最適化する方法が公知である。制御装置に記憶されたデータは、制御装置による所定の要求（例えば燃料消費の最小化、排ガス値の改善）を満たすために、快適特性（例えば走行静粛性）を考慮して最適化される。
【０００３】
一般的に、該当するデータ（固定値、特性曲線、特性マップ）の更新を適用と称する。適用は、シリアル適用とパラレル適用に分けられる。シリアル適用（ここで取り扱う）では、データが制御装置にシリアルインターフェースを介して供給される。一方パラレル適用では、データメモリが例えばデュアルポートＲＡＭによりエミュレートされる。
【０００４】
制御装置はシリアルインターフェースを介して外部のアプリケーション装置と接続されており、アプリケーション装置によって最適化すべきデータ、例えば燃料噴射および点火角に対する特性マップの変更が入力される。外部アプリケーション装置は例えばキーボードとディスプレイを有する相応にプログラミングされたパーソナルコンピュータである。
【０００５】
公知の方法では、最適化すべきデータが最適化の前にプログラム可能固定値メモリ（ＰＲＯＭ）から制御装置の書き込み／読み出しメモリ（ＲＡＭ）にロードされる。プログラム可能固定値メモリ（ＰＲＯＭ）として、ＦＬＡＳＨ−ＥＰＲＯＭの形態の消去可能ＥＰＲＯＭが使用される。このＥＰＲＯＭは特別のプログラミング装置を必要とせずに消去およびプログラムすることができる。シリアル適用ないしは固定値メモリ（ＰＲＯＭ）に記憶されたデータの変更では、とりわけこの方法では、完全な適用可能データセットを使用される書き込み／読み出しメモリ（ＲＡＭ）にロードできることが前提である。
【０００６】
一般的には通常のことであるが、書き込み／読み出しメモリが十分に構成されていないと、付加的エミュレーションメモリを適用目的のために準備しなければならない。または、データの一部の適用性を諦めなければならない。固定値メモリに記憶されたデータすべてを適用するためには、書き込み／読み出しメモリの記憶容量が少なくとも固定値メモリの記憶容量と同じ大きさでなければならない。
【０００７】
シリアル適用のために公知の方法すべては、プログラム実行の前にどのデータが全データ量から適用できるかを設定しなければならない。この選択された部分データセットの大きさは常に、使用できる空きＲＡＭ容量に基づく。すなわち、この空きＲＡＭが付加的に適用目的のために組み込まれているかどうか（すなわち、ＳＥＲＡＭ＝付加的メモリを有するシリアル適用）、または存在するメモリを使用できるかどうか（すなわち、ＳＥＲＡＰ＝付加的メモリなしのシリアル適用）には関係ない。全データセットが使用可能なメモリに適合すれば、この方法ではすべてのデータが適用可能である。これに対して、使用可能なメモリが十分でなければ、プログラム実行の前に所定のデータが選択される。すなわち、プログラム実行中に使用可能なメモリにロード可能であるデータ、すなわち適用可能であるデータが選択される。
【０００８】
しかし公知の方法のいずれも、使用可能なメモリが制限されている場合、任意のデータをプログラム実行中に適用することはできず、またプログラム実行中にどのデータをＲＡＭにロードするか決定することはできない。
【０００９】
従って欠点として、エミュレータメモリの準備により付加的ハードウェアコストがかかるか、または適用の柔軟性が制限される。
【００１０】
【発明が解決しようとする課題】
本発明の課題は、使用可能な第２メモリの記憶容量にほぼ依存せずに、第１メモリに記憶された任意のデータ量を適用ないしは変更可能にし、その際に付加的エミュレーションメモリを必要とせず、または所定のデータが適用に対して阻止されることがないようにすることである。
【００１１】
【課題を解決するための手段】
この課題は冒頭に述べたデータ変更方法において本発明により、
・前記第１のメモリに記憶された基準データのうちの変更すべき基準データに対する変更要求が、前記データ処理装置に接続されたアプリケーション装置によって入力され、
・前記基準データ−メモリアドレステーブルが作業データ−メモリアドレステーブルとして第２のメモリに、前記制御プログラムによる間接的アドレシングのためにコピーされ、
・前記変更すべき基準データが変更すべき作業データとして前記第２のメモリにコピーされ、該変更すべき作業データには前記第２のメモリにおける別のアドレスが割り当てられ、
・前記作業データ−メモリアドレステーブルにおける、前記変更すべき基準データに所属する前記第１のメモリでの前記指示アドレスが、前記第２のメモリにおいて前記変更すべき作業データに割り当てられた前記別のアドレスに変更され、
・前記変更すべき作業データが、前記制御プログラムの実行中に前記アプリケーション装置によって変更される、
ことにより解決される。
【００１２】
【発明の実施の形態】
本明細書で「ほぼ依存せずに」とは、作業データ−メモリアドレステーブルと、適用のために設けられた大きなデータ構造だけは第２メモリに記憶しなければならないという意味である。ここでは、さらに使用可能な第２メモリの記憶容量が、同時に適用可能なデータの量を制限する。
【００１３】
データは任意のデータ構造であり、とりわけ個別データとして構成することができる。データ構造には記憶された指示アドレスを介して高速にアクセスすることができる。付加的なエミュレーションメモリを設ける必要がないから、本発明の方法は非常に安価な解決手段である。データの最適化はとくに高速に行われる。なぜなら、動的メモリ管理によってデータ構造にフレキシブルにアクセスすることができるからである。
【００１４】
本発明の基本的思想は、データ適用の際に、制御装置の第１のメモリに記憶されており、メモリアドレステーブルを介してアドレシング可能なデータをすべてコピーするのではなく、変更すべきデータだけをデータ処理装置の第２のメモリにコピーするということである。
【００１５】
本発明の方法の実施形態は従属請求項に記載されている。
【００１６】
有利な実施形態によれば、変更された作業データが新たな基準データとして第１のメモリに書き戻され、記憶される。この書き戻し記憶は一般的には、種々の変更が検査される最適フェーズの最後のステップである。
【００１７】
別の有利な実施形態によれば、アドレシングは制御プログラムにより基準データ−メモリアドレステーブルまたは作業データ−メモリアドレスデーブルを介して間接的に行われる。このことの利点は、動的で柔軟なメモリ管理ができることである。
【００１８】
別の有利な実施例によれば、基準データ−メモリアドレステーブルのコピーと、変更すべき基準データのコピーは、変更のための要求を入力した後に行われる。言い替えれば、変更のための要求が変更フェーズを開始させる。
【００１９】
別の有利な実施例では、変更のための要求は、データ処理装置に接続された外部アプリケーション装置によって入力される。
【００２０】
別の有利な実施例では、基準データはデータ構造に、有利にはデータページとして編成され、第１のメモリに記憶される。このことの利点は、多数の基準データを機能的に群分けし、ページごとに適用でき、書き戻し記憶できることである。
【００２１】
別の有利な実施例では、第１のメモリの第１の記憶領域に制御プログラムのプログラムコードが記憶される。
【００２２】
別の有利な実施例によれば、制御プログラムはその実行時にアクセス先が切換可能であり、第１のメモリの第２の記憶領域に記憶された基準データに、前記第１のメモリの第３の記憶領域に記憶された基準データ−メモリアドレステーブルを介してアクセスするか、または第２のメモリの第２の記憶領域（９ｂ）に記憶された作業データに、前記第２のメモリの第１の記憶領域に記憶された作業データ−メモリアドレステーブルを介してアクセスする。有利には切り換えはオフセットアドレスまたはオフセットアルゴリズムを介して行われる。このようにすれば存在するプログラム部分の変更を最小にすることができる。
【００２３】
別の有利な実施例によれば、作業データの変更は制御プログラムの実行中に行われる。このことの利点は、変更の作用が直接オンラインで識別でき、いつでも古い保管された基準データに再度アクセスできることである。
【００２４】
別の有利な実施例によれば、変更された作業データの第１のメモリへの書き戻し記憶は、変更された作業データがバッファメモリに、変更されない基準データと共に中間記憶されるように行われる。このことはとりわけ、基準データがページごとにしかプログラミングできない場合に有利である。すなわちこの場合は、バッファメモリは有利にはページの大きさに相応して選択される。
【００２５】
別の有利な実施例によれば、バッファメモリは第１のメモリの第４の記憶領域である。
【００２６】
別の有利な実施例によれば、第１のメモリはページごとに、またはセルごとにプログラム可能な固定値メモリであり、第２のメモリは書き込み／読み出しメモリである。
【００２７】
別の有利な実施例では、第１のメモリはＦＬＡＳＨ−ＥＰＲＯＭである。このようなＦＬＡＳＨ−ＥＰＲＯＭはブロックごとに消去でき、ページごとまたはセルごとにプログラムでき、セルごとに読み出すことができる。
【００２８】
本発明の実施例は図面に示されており、以下詳細に説明する。
【００２９】
【実施例】
図１は、パワーユニットに対する制御装置の基準データを、本発明のデータ変更方法を用いて適用するための構成を示す。
【００３０】
図１で１はデータ処理装置であり、このデータ処理装置は第１のデータおよび制御線路２を介してアプリケーション装置３と接続され、出力側で第２のデータおよび制御線路４を介して所定のパワーユニット５と接続されている。パワーユニットは例えば電子制御される機関である。
【００３１】
データおよび制御線路２はこの実施例では、シリアルデータ伝送バスからなり、アプリケーション装置３はシリアルインターフェースを介してデータ処理装置１と通信する。
【００３２】
データ処理装置１はデータおよび制御線路４を介してパワユニット５を制御し、さらにパワーユニットの状態量、例えば当該機関の回転数、通過空気量および温度を検出する。
【００３３】
データ処理装置１は計算ユニット６を有しており、計算ユニットは内部バス７を介して第１のメモリおよび第２のメモリ９と接続されている。
【００３４】
計算ユニット６は有利にはマイクロコンピュータであり、シリアルインターフェースと内部バスを介してアプリケーション装置３と接続されている。
【００３５】
第１のメモリ８はプログラム可能固定値メモリ（ＰＲＯＭ）であり、データおよびパワーユニット５を制御するための制御プログラムに対するプログラムコードが記憶されている。第１のメモリは例えばＦＬＡＳＨ−ＥＰＲＯＭである。  ＦＬＡＳＨ−ＥＰＲＯＭは有利にはブロックごとに消去可能であり、ページごとにプログラム可能であり（セルごとにプログラム可能でもある）、通常のＥＰＲＯＭのように特別のプログラム装置を必要としない。
【００３６】
第２のメモリ９は通常の書き込み／読み出しメモリ、例えばランダムアクセス可能メモリ（ＲＡＭ）またはハードディスクのような大容量メモリである。
【００３７】
計算装置６、第１および第２のメモリ８，９およびシリアルインターフェースは有利には１つのチップに集積されているが、これは常に可能という訳ではない。
【００３８】
アプリケーション装置３は適用のために使用する。すなわち、データ処理装置１のメモリ８に記憶されてる基準データを変更するために使用し、このデータ変更がパワーユニット５の特性に及ぼす影響、とりわけパワーユニットの状態量に及ぼす影響を検査する。アプリケーション装置として、キーボードとディスプレイを有する、相応にプログラミングされた通常のパーソナルコンピュータが考えられる。キーボードを介して適用すべきデータが操作者により入力される。しかし適用すべきデータは自動アプリケーション機器によって発生してアプリケーション装置に供給することもできる。
【００３９】
データ適用の場合は、第１のメモリ８に記憶されている基準データを変更しなければならない。基準データは最初の基本調整を表すか、またはこれまでの経験に基づくことができる。基準データの適用の際には、パワーユニット５の特性がこのデータ変更について検査され、これまでの基準データに基づきパワーユニット５への所定の要求の点で良好な結果が得られるデータ調整が探索される。適用はオンラインで行われる。すなわち、第１のメモリ８に記憶されているプログラムコードの実行中に行われる。基準データは固定値メモリとして構成された第１のメモリ８に記憶されているから、このデータを変更することができるようになる前に一時的に書き込み／読み出しメモリとして構成された第２のメモリ９に移動しなければならない。
【００４０】
本発明の方法は、検査目的のためにすべてのデータを第１のメモリ８から移動する必要がないように作用する。
【００４１】
図２は、データ変更のための本発明の方法の実行前の、データ処理装置の第１と第２のメモリの占有状態を示す。
【００４２】
第１のメモリ８は固定値メモリであり、ここではＦＬＡＳＨ−ＥＰＲＯＭである。このメモリは第１の記憶領域８ａを有し、この第１の記憶領域にパワーユニット５を制御するための制御プログラムのプログラムコードが記憶されている。固定値メモリの第２の記憶領域８ｂには基準データがファイルされている。この基準データはデータ構造Ａ，Ｂ，Ｃ，Ｄ，Ｅに編成されている。データ構造Ａ，Ｂ，Ｃ，Ｄ，Ｅは所属のアドレス＆Ａ，＆Ｂ，＆Ｃ，＆Ｄ，＆Ｅを介してアドレシングすることができる。データ構造Ａ，Ｂ，Ｃ，Ｄ，Ｅはそれぞれ個々のデータ、または多数の個々のデータを含むデータブロックである。
【００４３】
このデータ構造Ａ，Ｂ，Ｃ，Ｄ，Ｅには間接的にベクトルを介してアクセスすることができる。これらのベクトルにはアドレス＆Ａ，＆Ｂ，＆Ｃ，＆Ｄ，＆Ｅがファイルされている。これらのアドレス＆Ａ，＆Ｂ，＆Ｃ，＆Ｄ，＆Ｅは、第１のメモリ８の第３の記憶領域８ｃの基準データ−メモリアドレステーブルにファイルされている。データ構造Ａ，Ｂ，Ｃ，Ｄ，Ｅを指示するベクトルは、第１のメモリ８の記憶アドレスＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥの下にファイルされている。ベクトルにファイルされているアドレス＆Ａ，＆Ｂ，＆Ｃ，＆Ｄ，＆Ｅはここでは、第１の記憶領域８ａに記憶されたデータ構造Ａ，Ｂ，Ｃ，Ｄ，Ｅの開始アドレスである。
【００４４】
図３は、基準データ−メモリアドレステーブルを第２のメモリに、作業データ−メモリアドレステーブルとしてコピーした後の、データ処理装置の第１と第２のメモリの占有状態を示す。
【００４５】
プログラム実行の１つまたは複数の所定時点中に、例えばデータ処理装置１の計算機のスタートアップ中に、基準データ−メモリアドレステーブルの完全なコピーが書き込み／読み出しメモリ９の第１の領域９ａに、アドレスＶＡ’，ＶＢ’，ＶＣ’，ＶＤ’，ＶＥ’の下でファイルされる。コピーされた基準データ−メモリアドレステーブルの内容はこのコピーステップでは変化しない。第２のメモリ９にコピーされた基準データ−メモリアドレステーブルは作業データ−メモリアドレステーブルと称される。ここでコピーされた作業データ−メモリアドレステーブルのアドレスＶＡ’，ＶＢ’，ＶＣ’，ＶＤ’，ＶＥ’はそれぞれ差ないしオフセットΔＶだけ元のアドレスＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥから異なる。
【００４６】
図４は、変更すべき基準データを作業データとして第２のメモリにコピーし、作業データ−メモリアドレステーブルを変更した後の、データ処理装置の第１および第２のメモリの占有状態を示す。
【００４７】
変更すべき基準データＣ，Ｅは、第１のメモリ８の第２の記憶領域８ｂから第２のメモリ９の第２の記憶領域９ｂにコピーされる。
【００４８】
アプリケーション装置３に取り付けられた入力装置により所定のデータが変更され、アプリケーション装置３に供給される。アプリケーション装置３はデータおよび制御線路２を介して、相応のデータまたは該当するデータブロックに対する変更要求をデータ処理装置１に出力する。
【００４９】
図４に示された実施例では、データ構造Ｃ，Ｅに関係する基準データが変更される。従ってアプリケーション装置３はデータ構造Ｃとデータ構造Ｅに対するそれぞれの変更要求をデータ処理装置１に出力する。データ処理装置１の計算装置６は内部バス７を介して、第１のメモリ８の第２の記憶領域のアドレス＆Ｃ，＆Ｅ  の下に存在している基準データを含むデータ構造Ｃ，Ｅだけを第２のメモリ９の第２の記憶領域９ｂのアドレス＆Ｃ’，＆Ｅ’の下にコピーする。アドレス＆Ｃ’，＆Ｅ’の下にコピーされたデータ構造Ｃ’，Ｅ’は変更すべき作業データを含んでいるがまだ変更されておらず、この作業データはコピーの後にはデータ構造Ｃ，Ｅの基準データとまだ一致している。
【００５０】
第２のメモリ９の第１の記憶領域９ａに、アドレスＶＣ’，ＶＥ’の下でファイルされた作業データ−メモリアドレステーブルの指示アドレスは、変更要求が存在する基準データＣ，Ｅのアドレス＆Ｃ、＆Ｅを指示している。このアドレスＶＣ’，ＶＥ’はコピーされた作業データＣ’，Ｅ’を指示するように変換される。すなわち、作業データ−メモリアドレステーブルに記憶された指示アドレス＆Ｃ，＆Ｅが指示アドレス＆Ｃ’，＆Ｅ’により置換される。
【００５１】
変更すべき基準データを含んだデータ構造Ｃ，Ｅを第１のメモリ８から第２のメモリ９へ、データ構造Ｃ’，Ｅ’としてコピーした後、データ処理装置１はデータおよび制御線路２を介してフィードバック信号をアプリケーション装置３に送出し、変更すべきデータを含むデータ構造が第２のメモリ９にコピーされたことを通報する。次にアプリケーション装置３は、第２のメモリ９の第２の記憶領域９ｂにある作業データＣ’，Ｅ’を、アプリケーション装置３に入力された適用データに相応して上書きして変更する。
【００５２】
ここでは変更すべき基準データＣ，Ｅだけが第１のメモリ８から第２のメモリ９にコピーされ、そこで適用データによって上書きされる。変更すべきでない基準データＡ，Ｂ，Ｄはコピーされず、変更されずに第１のメモリ８の第２の領域８ｂに記憶されたままである。
【００５３】
従って、第２のメモリ９の記憶容量は、同時に変更可能なデータ構造の量だけを制限する。このことは、本発明の方法においてすべてのデータ構造を第１のメモリ８から第２のメモリ９にコピーするのではなく、実際にデータ変更すべきデータ構造だけをコピーすることにより可能である。第１のメモリ８より記憶容量の小さい第２のメモリ９によっても、第１のメモリ８に記憶されているデータ構造すべての変更が可能であり、その際に付加的なエミュレーションメモリをデータ適用に対して準備する必要がない。
【００５４】
図５は、変更された作業データを基準データとして第１のメモリにバッファメモリを介して書き戻し記憶する際の、データ処理装置の第１および第２のメモリの占有状態を示す。
【００５５】
アプリケーションセッションで、作業データが変更されたデータ構造Ｃ’，Ｅ’の書き戻し記憶は、バッファメモリ８ｄを介して新たな基準データの形態で第１のメモリ８の第２の記憶領域８ｂへ行われる。バッファメモリ８ｄは有利には第１のメモリ８の記憶領域、有利にはＦＬＡＳＨ−ＥＰＲＯＭのページである。
【００５６】
第２のメモリ９の第２の記憶領域９ｂから第１のメモリ８の第２の記憶領域８ｂへの、変更された作業データの書き戻し記憶は、バッファメモリなしで直接行うこともできる。
【００５７】
書き戻し記憶によって、これまでの基準データは適用データにより変更された基準データと置換される。この基準データは任意の頻度で更新することができる。
【００５８】
基準データの変更は、第１のメモリ８の第１の記憶領域８ａにあるプログラムコードの実行中であって、パワーユニット５がデータおよび制御線路４を介してプログラムコードにより制御されている間に行うことができる。
【００５９】
このときプログラムコードのアクセスは、入力により切り換え可能であり、第１のメモリ８の第２の記憶領域８ｂに記憶された基準データを含むデータ構造にアクセスするか、または第２のメモリ９の第２の記憶領域９ｂに記憶された作業データを含むデータ構造にアクセスする。基準データと作業データとの間の切り替えは外部から制御可能であり、メモリアドレスベースアドレスＳＢＡを介して行われる。
【００６０】
プログラムコードソフトウェアが処理の際に例えば、データ構造Ｃに含まれている基準データにアクセスする場合、このプログラムコードソフトウェアは、アドレスＶＣ＋ＳＢＡの下にファイルされている指示アドレスを受け取る。ここでＶＣは、基準データ−メモリアドレステーブルに含まされる、データ構造Ｃに対する指示アドレス＆Ｃを示すベクトルのアドレス、ＳＢＡはメモリアドレスベースアドレスである。
【００６１】
基準データへのアクセスが所望される場合、メモリアドレスベースアドレスＳＢＡはゼロになり、作業データへのアクセスが所望される場合、メモリアドレスベースアドレスＳＢＡはオフセットΔＶに調整される。
【００６２】
従ってプログラムコードは基準データを使用する時に、基準データ−メモリアドレステーブルにおいてアドレスＶＣの下でファイルされた指示アドレス＆Ｃにアクセスする。この指示アドレス＆Ｃは、第１のメモリ８の第２の記憶領域８ｂにおける基準データを含むデータ構造Ｃの開始アドレスを指示する。
【００６３】
作業データを使用する際に、プログラムコードは作業データ−メモリアドレステーブルにアドレスＶＣ’＝ＶＣ＋ΔＶの下でファイルされた指示アドレス＆Ｃ’にアクセスする。この指示アドレス＆Ｃ’は、第２のメモリ９の第２の記憶領域９ｂにおける作業データを含むデータ構造Ｃ’を指示する。
【００６４】
従ってデータの変更は、プログラムコードの処理中に行うことができ、プログラムコードは外部から操作者により制御可能に作業データまたは基準データにアクセスすることができる。この間接アドレシングを介した動的メモリ管理はデータへの高速でフレキシブルなアクセスを可能にする。
【００６５】
本発明を有利な実施例に基づいて説明したが、本発明はこれに限定されるものではなく多種多様の変形が可能である。
【００６６】
例えば本発明の方法は固定値メモリ（ＰＲＯＭ）にだけ適用可能なのではなく、任意のメモリに適用することができる。
【００６７】
第１のメモリから第２のメモリへのプログラムコードソフトウェアの切り換えは、オフセットによってのみ実現されるのではなく任意のアルゴリズムによって実現することができる。例えば線形にアドレシングすることができず、他のアルゴリズムの形態でアドレシングされるデータ処理装置が存在すれば、オフセットアルゴリズムも同じようにこの形態に適合して、大きなコストをかけずに可変に第１のメモリと第２のメモリインアクセスできなければならない。
【００６８】
上に述べた、検査者（アプリケーション装置）と制御装置との特別の相互作用も必要ない。通信の実行はまず第１に、使用される伝送プロトコルに従って構成される。しかしこのことは本発明で説明した方法に作用を及ぼさない。
【００６９】
例えば戻り通報信号の確実性を省略したプロトコルがある。さらに図４に概略的に示したすべてのアクションがただ１つの検査者の指示によりコンフリクトすることも考えられる。とりわけ検査者は通常、制御装置の内部で実行される経過、例えばアドレス変更およびコピー過程についての情報を得る必要はない。検査者は単に、データ変更がうまくできたか否かについて知れば良いだけである。これにより検査者へのインターフェースは制御装置で使用されるアプリケーション方法には依存しないままである。
【図面の簡単な説明】
【図１】  パワーユニットに対する制御装置の基準データを、本発明のデータ変更方法を使用して適用するための構成を示す概略図。
【図２】  本発明のデータ変更方法を実施する前のデータ処理装置の第１と第２のメモリの占有状態を示す図である。
【図３】  基準データ−メモリアドレステーブルを第２のメモリにコピーした後のデータ処理装置の第１と第２のメモリの占有状態を示す図である。
【図４】  変更すべきデータを作業データとして第２のメモリにコピーし、作業データ−メモリアドレステーブルを変更した後のデータ処理装置の第１と第２のメモリの占有状態を示す図である。
【図５】  変更した作業データを基準データとして第１のメモリにバッファメモリを介して戻し記憶する際のデータ処理装置の第１と第２のメモリの占有状態を示す図である。
【符号の説明】
１  データ処理装置
２、４  データおよび制御線路
３  アプリケーション装置
５  パワーユニット
【図１】
0004495265.tif 000002
【図２】
0004495265.tif 000003
【図３】
0004495265.tif 000004
【図４】
0004495265.tif 000005
【図５】
0004495265.tif 000006