(57)【特許請求の範囲】
【請求項１】
直列に接続されたｎ個の抵抗と、ｎ＋１個のＣＭＯＳスイッチと、前記ｎより小さく２より大きいｍ個のアナログバッファ回路と、を有し、前記ｎ個の抵抗により電圧を分割した電圧値を前記ｎ＋１個のＣＭＯＳスイッチによって前記ｍ個選択して前記ｍ個のアナログバッファ回路を介して前記ｍ個の基準電圧を出力する基準電圧発生回路と、複数の第１スイッチと、デコーダと、複数の第２スイッチと、Ｒ−２Ｒラダー抵抗と、を有し、入力されたディジタル信号に対応してデコーダにより前記複数の第１スイッチのうち２つの前記第１スイッチが選択されて前記ｍ個の基準電圧のうちの２つの基準電圧が選択され、前記２つの基準電圧を前記Ｒ−２Ｒラダー抵抗と前記入力されたディジタル信号により制御された前記第２スイッチとを介して出力することにより、前記入力されたディジタル信号をアナログ信号に変換する変換回路とを有し、
前記基準電圧発生回路は、前記ディジタル信号のうち上位ビットを入力して前記ディジタル信号により前記Ｒ−２Ｒラダー抵抗に流れる電流を決定し、当該ディジタル信号の時に前記ｎ＋１個のＣＭＯＳスイッチのうちの選択すべきｍ個のＣＭＯＳスイッチを決定する演算処理回路を有することを特徴とするＤ／Ａ変換回路。
【請求項２】
複数の走査線と複数の信号線を有するとともに、前記複数の走査線と前記複数の信号線の交差部にスイッチを介して接続された画素電極を形成したアクティブマトリクス回路基板と、対向基板との間に表示媒体を挟持してなる表示装置において、
前記複数の信号線に映像信号を供給する手段は請求項１に記載のＤ／Ａ変換回路を有することを特徴とする表示装置。
【請求項３】
前記複数の信号線に映像信号を供給する手段は、ディジタル信号である映像信号を記憶する第１及び第２のラッチ回路と、前記第１及び第２のラッチ回路のいずれか一方を選択する走査回路と、選択された前記第１及び第２のラッチ回路のいずれか一方から前記映像信号を入力する前記Ｄ／Ａ変換回路と、を有して前記アクティブマトリクス回路基板に形成されていることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記表示媒体は液晶であることを特徴とする請求項２又は請求項３に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤ／Ａ変換回路およびそれを用いた表示装置に係わり、特に一定の電圧を作成する抵抗ラダーを用いたＤ／Ａ変換回路及びこのＤ／Ａ変換回路を用いた表示装置に関する。
【０００２】
【従来の技術】
今日、世の中はマルチメディア時代に入り、画像情報でコミュニケーションを図る機器の重要性がますます高まりつつある。なかでも、液晶表示装置は、薄型で消費電力が小さい為、注目されており、半導体にならぶ基幹産業にまで成長している。液晶表示装置は、現在、１０インチサイズのパソコンに主に使用されている。そして、将来はパソコンのみでなく、ワークステーションや家庭用のテレビとして、更に画面サイズの大きい液晶表示装置が使用されると考えられる。しかし、画面サイズの大型化に伴い、製造装置が高価になるばかりではなく、大画面を駆動する為には、電気的に厳しい特性が要求される。このため、画面サイズの大型化とともに、製造コストがサイズの２〜３乗に比例するなど急激に増加する。
【０００３】
そこで、最近、小型の液晶表示パネルを作製し、光学的に液晶画像を拡大して表示するプロジェクション（投影）方式が注目されている。これは、半導体の微細化に伴い、性能やコストが良くなるスケーリング則と同様に、サイズを小さくして、特性を向上させ、同時に、低コスト化も図ることができるからである。これらの点から、液晶表示パネルをＴＦＴ型とした時、小型で十分な駆動力を有するＴＦＴが要求され、ＴＦＴもアモルファスＳｉを用いたものから多結晶Ｓｉを用いたものに移行しつつある。通常のテレビに使われるＮＴＳＣ規格などの解像度レベルの映像信号は、あまり高速の処理を必要としない。このため、ＴＦＴのみでなく、シフトレジスタもしくは、デコーダといった周辺駆動回路まで多結晶Ｓｉで製造して、表示領域と周辺駆動回路が一体構造になった液晶表示装置ができる。しかし、多結晶Ｓｉでも、単結晶Ｓｉに及ばず、ＮＴＳＣ規格より解像度レベルの大きい高品位テレビや、コンピュータの解像度規格でいうＸＧＡ（Extended Graphics Array）、ＳＸＧＡ（Super Extended Graphics Array）クラスの表示を実現しようとすると、シフトレジスタなどは複数に分割配置せざるを得ない。この場合、分割のつなぎ目に相当する表示領域にゴーストと呼ばれるノイズが発生し、その問題を解決する対策がこの分野では望まれている。また、一方、多結晶Ｓｉの一体構造の表示装置より、駆動力が極めて高い単結晶Ｓｉ基板を用いる表示装置も注目を集めている。この場合、周辺駆動回路のトランジスタの駆動力は申し分ないので、上述したような分割駆動をする必要はない。このため、ノイズなどの問題は解決できる。
【０００４】
多結晶Ｓｉを用いた場合でも、単結晶Ｓｉを用いた場合でも、ＴＦＴのドレインと反射電極とを接続して、反射電極と透明な共通電極との間に液晶を挟持して反射型液晶表示素子を形成し、さらに、同一半導体基板上にその液晶素子を走査するための水平・垂直シフトレジスタを形成した反射型液晶表示装置が提供できる。このような液晶表示装置において、特にマトリクス状に配置された液晶素子の表示のため、１チップ内に外部駆動回路を収容することによって、機能を向上し、製造上の歩留まりも向上することが望まれている。即ち、外部駆動回路の一つに水平と垂直の走査回路が必要であるが、アナログ信号の供給を要求する液晶素子のために、液晶素子の周辺に垂直信号線に応じた数のＤ／Ａ変換回路を設けることは現実的でなく、また、Ｄ／Ａ変換回路の負担を軽減し、さらに液晶回路への書き込み時間もある程度長くする必要があり、液晶素子を高精細化してトータル的に低消費電力にしている。このＤ／Ａ変換回路の精度によって、階調数が決定される。このＤ／Ａ変換回路は、複数の連続したレベルの基準電圧発生回路を有し、ｎビットのディジタル入力信号のうち上位ｊビットの信号によって前記連続した基準電圧のうちｉ番目と（ｉ＋２）番目の２つを選択し、下位（ｎ−ｊ）ビットの信号によって前記２つの基準電圧レベルの間をさらに分割している。
【０００５】
【発明が解決しようとする課題】
従来の前記基準電圧発生回路には、抵抗分割方式があり、はじめにｎビットのディジタル入力信号のうち上位ｊビットの信号によって前記連続した基準電圧のうちｉ番目と（ｉ＋２）番目の２つを選択し、次に前記連続した基準電圧のうち（ｉ＋２）番目と（ｉ＋４）番目の２つが選択されたとする。この時、直列に接続された抵抗のそれぞれの接続点につながれた、アナログバッファ回路の出力につながる回路により、基準電圧にずれが生じる。
【０００６】
さらに、同じ基準電圧だが、選択時に高いほうになるか、低いほうになるかで、アナログバッファ回路の出力につながる回路により、基準電圧の値が変わってしまい、レンジの変わり目でアナログ出力のずれが大きくなる。
【０００７】
また、複数の走査線と複数の信号線を有し、複数の走査線と複数の信号線の交差部にスイッチを介して接続された画素電極を形成したアクティブマトリクス回路基板と、対向基板との間に液晶を挟持し、複数の信号線に映像信号を供給する電子回路を有し、電子回路にはＤ／Ａ変換回路が含まれている液晶表示装置においては、前記信号線にはＤ／Ａ変換回路の信号が書き込まれるため、入力された信号の値と異なった色が画面に表示され、表示品位を低下させてしまうという問題があった。
【０００８】
【課題を解決するための手段及び作用】
本発明は上記の問題点に鑑みなされたものであり、本発明のＤ／Ａ変換回路は、直列に接続されたｎ個の抵抗と、ｎ＋１個のＣＭＯＳスイッチと、前記ｎより小さく２より大きいｍ個のアナログバッファ回路と、を有し、前記ｎ個の抵抗により電圧を分割した電圧値を前記ｎ＋１個のＣＭＯＳスイッチによって前記ｍ個選択して前記ｍ個のアナログバッファ回路を介して前記ｍ個の基準電圧を出力する基準電圧発生回路と、複数の第１スイッチと、デコーダと、複数の第２スイッチと、Ｒ−２Ｒラダー抵抗と、を有し、入力されたディジタル信号に対応してデコーダにより前記複数の第１スイッチのうち２つの前記第１スイッチが選択されて前記ｍ個の基準電圧のうちの２つの基準電圧が選択され、前記２つの基準電圧を前記Ｒ−２Ｒラダー抵抗と前記入力されたディジタル信号により制御された前記第２スイッチとを介して出力することにより、前記入力されたディジタル信号をアナログ信号に変換する変換回路とを有し、前記基準電圧発生回路は、前記ディジタル信号のうち上位ビットを入力して前記ディジタル信号により前記Ｒ−２Ｒラダー抵抗に流れる電流を決定し、当該ディジタル信号の時に前記ｎ＋１個のＣＭＯＳスイッチのうちの選択すべきｍ個のＣＭＯＳスイッチを決定する演算処理回路を有することを特徴とする。
【０００９】
また本発明の表示装置は、複数の走査線と複数の信号線を有するとともに、前記複数の走査線と前記複数の信号線の交差部にスイッチを介して接続された画素電極を形成したアクティブマトリクス回路基板と、対向基板との間に表示媒体を挟持してなる表示装置において、前記複数の信号線に映像信号を供給する手段は請求項１に記載のＤ／Ａ変換回路を有することを特徴とする。
【００１０】
上記本発明の構成により、抵抗分割による電圧に不具合が生じても、これを補正することが可能であり、Ｄ／Ａ変換回路の特性を所望のものにすることが可能な回路を提供することができる。さらに、これを液晶表示装置に代表される表示装置に応用することにより、階調電圧が所望のものが得られ、色違いのない表示特性の表示装置を実現するものである。
【００１１】
なお、本発明のＤ／Ａ変換回路は液晶表示装置に好適に用いられるが、液晶表示装置の他に、エレクトロルミネッセンス（ＥＬ）表示装置、プラズマディスプレイ装置、電子放出素子を用いたＦＥＤ装置等の表示装置にも本発明のＤ／Ａ変換回路を用いることができる。
【００１２】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１３】
（第１の実施例）
図１は本発明のＤ／Ａ変換回路に係る第１の実施例を示したブロック図である。図２は基準電圧発生回路の構成を示す回路図である。図３は下位ビット変換回路の構成を示す回路図である。
【００１４】
図１に示すように、Ｄ／Ａ変換回路１は基準電圧発生回路２と下位ビット変換回路３とからなる。図２に示す基準電圧発生回路２は、電圧（Ｖref2−Ｖref1）を直列接続した抵抗Ｒ0〜Ｒ22により抵抗分割し、その抵抗分割による電圧を、演算処理回路２１により制御されるスイッチＳ0〜Ｓ23により選択し、選択された電圧をアナログバッファ回路Ｂ0〜Ｂ5によりバッファし、出力端子から基準電圧REF0〜REF5として出力する。
【００１５】
図３に示す下位ビット変換回路３は、基準電圧発生回路２より出力された基準電圧REF0〜REF5のうちの２つ（REF0とREF2、REF1とREF3、REF2とREF4、REF3とREF5のいずれか）を、デコーダ３１により２ずつ制御されるスイッチＳ30〜Ｓ37により選択して基準電圧出力REFOUT1、REFOUT2とし、さらに、基準電圧出力REFOUT1、REFOUT2を、抵抗Ｒ40〜Ｒ43（抵抗値Ｒ）と抵抗Ｒ30〜Ｒ33（抵抗値２Ｒ）より構成されるＲ−２Ｒラダー抵抗と、ディジタル入力データにより制御されるスイッチＳ40〜Ｓ47とを介してアナログ値Ａoutとして出力する。
【００１６】
以下、上記Ｄ／Ａ変換回路の動作について説明する。
【００１７】
まず、直列接続の抵抗Ｒ0〜Ｒ22の両端に電圧Ｖref1と電圧Ｖref2とを与える。電圧Ｖref1と電圧Ｖref2との電圧差と、直列抵抗Ｒ0〜Ｒ22の分割数とによってそれぞれ基準電圧を発生させる。
【００１８】
ＣＭＯＳスイッチであるスイッチＳ0〜Ｓ23は、加えられた電圧によってオン抵抗が変化し、また抵抗Ｒ0〜Ｒ22に流れる電流は、入力されたディジタル入力信号によって変化する。例えば、ｎビットのディジタル入力信号のうち上位ｊビットの信号によって連続した基準電圧のうちｉ番目と（ｉ＋２）番目の２つを選択し、次に連続した基準電圧のうち（ｉ＋２）番目と（ｉ＋４）番目の２つが選択されたときに、基準電圧が同じ（ｉ＋２）番目でも、REFOUT1側か、REFOUT2側かによってＲ−２Ｒラダー抵抗に流れる電流が変化し、それによって抵抗Ｒ0〜Ｒ22に流れる電流が変化する。流れる電流が変化すると、その都度電圧降下分が変わってしまう。これが変化すると、同じ基準電圧でも電圧降下分の変化により電圧値にずれが生じてしまう。
【００１９】
ここで、ディジタル入力信号のうち上位ビットを演算処理回路２１に入力して、このディジタル入力により流れる電流を決定し、それぞれのディジタル入力値のときに、ＣＭＯＳスイッチであるスイッチＳ0〜Ｓ23のうちの選択すべきスイッチを決定する。そのスイッチを選択する演算を演算処理回路２１にて行う。演算処理回路２１によって選択されたＣＭＯＳスイッチがオンし、基準電圧REF0〜REF5が出力される。次にデコーダ３１により、入力されたディジタル信号に対応して、スイッチＳ30〜Ｓ37のうちの２つのスイッチを選択してオンし、基準電圧REF0〜REF5のうちの２つ（REF0とREF2、REF1とREF3、REF2とREF4、REF3とREF5のいずれか）を基準電圧出力REFOUT1、REFOUT2として出力する。入力されたディジタル信号によってスイッチＳ40〜Ｓ47が選択され、抵抗Ｒ40〜Ｒ43（抵抗値Ｒ）とＲ30〜Ｒ33（抵抗値２Ｒ）より構成されるＲ−２Ｒラダー抵抗によって、入力されたディジタル信号が変換されてアナログ値Ａoutが出力される。
【００２０】
以上の動作により、Ｄ／Ａ変換回路の基準電圧発生回路のレンジの変わり目でのアナログ出力値のずれがなくなる。
【００２１】
（第２の実施例）
図４は本発明に係るＤ／Ａ変換回路を液晶表示装置に応用した実施例を示したブロック図である。
【００２２】
図４において、複数の垂直信号線７２と複数の走査線７１の交差部にはそれぞれ画素５９が形成されている。各画素５９は液晶素子からなる画素であり、スイッチングＭＯＳトランジスタ６０と液晶６１と付加容量６２とにより１画素を構成している。画素５９内にはＭＯＳトランジスタ６０を介して不図示の画素電極が形成されている。走査線７１（Ｈ１〜Ｈ４）は垂直走査回路５８に接続され、垂直走査回路５８の出力によって順次走査線７１が選択される。一方、垂直信号線７２には、Ｄ／Ａ変換回路（Ｄ／Ａコンバータ）５２，５３の出力が出力バッファ回路５４，５５と信号転送スイッチ５７を介して転送される。ここで出力バッファ回路５４，５５は必ずしも設けなくて良い。
【００２３】
Ｄ／Ａ変換回路５２，５３は、実施例１で示したＤ／Ａ変換回路を用いる。すなわち、Ｄ／Ａ変換回路５２，５３は、基準電圧を連続した抵抗により分割する回路、その抵抗分割による電圧を選択するスイッチ、そのスイッチを選択するための演算処理回路、選択された電圧をバッファするアナログバッファ回路を有する基準電圧発生回路と、デコーダ、抵抗分割によって発生した基準電圧のうち２つを選択するスイッチ、そのデコーダの出力によりアナログ値を出力する回路を有する下位ビット変換回路と備えている。実施例１で示したＤ／Ａ変換回路を用いることで、Ｄ／Ａ変換回路の基準電圧発生回路のレンジの変わり目でアナログ出力値のずれがなくなり、色ずれのない高階調の液晶表示装置を得ることができる。
【００２４】
信号転送スイッチ５７の制御は、例えばシフトレジスタで構成された転送スイッチ選択回路５６によって行われ、水平走査回路４２の動作と同期して駆動される。これ以外に転送スイッチ選択回路５６は、デコーダ回路でも構成することができる。
【００２５】
Ｄ／Ａ変換回路５２，５３には、外部回路となる映像信号並び替え回路４１からディジタル信号が、映像信号を記憶する第１及び第２のデータラッチ回路４８〜５１を介して入力される。第１のデータラッチ回路４８，５０の制御はラッチ選択パルスをインバータ４３で反転した反転信号と、ラッチ選択パルスと水平走査回路４２の各出力Ｖ１，Ｖ２とが入力されるＡＮＤ回路４４，４６の出力と、で行われる。また第２のデータラッチ回路４９，５１の制御はラッチ選択パルスと、ラッチ選択パルスをインバータ４３で反転した反転信号と水平走査回路４２の各出力Ｖ１，Ｖ２とが入力されるＡＮＤ回路４５，４７の出力と、で行われる。
【００２６】
以下、本実施例の動作について図５のタイミング図に従い説明する。
【００２７】
図５において、まず第１の水平走査期間にはラッチセレクトパルスをハイレベルとして、水平走査回路４２の出力に同期して、ディジタルの映像データが第１のデータラッチ回路４８，５０に順次転送される。次の水平走査期間ではラッチセレクトパルスをロウレベルとして、第２のデータラッチ回路４９，５１にデータが転送され、同時に第１のデータラッチ回路４８，５０の出力がイネーブル状態となり、出力がＤ／Ａコンバータ５２，５３に入力される。入力されたディジタルの映像データにより、基準電圧を２つ選択し、デコーダとそのデコーダの出力によりアナログ値に変換する。そして転送スイッチ選択回路５６によって、転送スイッチ５７のうち１つをオン状態（Ｓ１をハイレベル）とし、バッファ５４を介したアナログ信号を垂直信号線７２に転送する。結果的にＤ／Ａ変換回路５２，５３の数と同数の液晶画素へ映像信号書き込みが同時に行われる。そして第３の水平走査期間では、再び第１のデータラッチ回路４８，５０にデータを転送し、同時に第２のデータラッチ回路４９，５１に保持されたデータが画素へ書き込まれる（Ｓ２をハイレベル）。この走査を繰り返し行い、同時に１つの走査線をオン状態としておき所望の画素に映像信号を書き込み、１ライン分の表示になる。以下全てのラインについて順次同様の書き込みを行い、１画面分の表示となる。
【００２８】
以上の説明から明らかなように、Ｄ／Ａ変換回路内の基準電圧発生回路の選択スイッチの選択を、入力された映像信号データによって選択スイッチの選択をすることによってＤ／Ａ変換回路の入力の上位ビットが切り替わるときなどに生じる色のとびがなくなり、微分直線性誤差特性が向上する。こうしたことにより、階調が所望のとおり表示できる。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、Ｄ／Ａ変換回路の基準電圧発生回路の電圧値のずれを補正することが可能になり、微分直線性誤差の特性を改善することができる。また、このような回路を液晶表示装置に使用した場合、コントラストの低下による表示画像の画質の悪化を防止でき、信頼性の向上を図ることができる。更に、液晶の面内均一性が高くなり、階調性もあがる。よって、高輝度、コントラスト、高精細で均一な液晶表示装置を生産することができる。
【図面の簡単な説明】
【図１】本発明のＤ／Ａ変換回路に係る第１の実施例を示したブロック図である。
【図２】基準電圧発生回路の構成を示す回路図である。
【図３】下位ビット変換回路の構成を示す回路図である。
【図４】本発明に係るＤ／Ａ変換回路を液晶表示装置に応用した実施例を示したブロック図である。
【図５】図４の液晶表示装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１  Ｄ／Ａ変換回路
２  基準電圧発生回路
３  下位ビット変換回路
２１  演算処理回路
３１  デコーダ
【図１】
0004463922.tif 000002
【図２】
0004463922.tif 000003
【図３】
0004463922.tif 000004
【図４】
0004463922.tif 000005
【図５】
0004463922.tif 000006