(57)【特許請求の範囲】
【請求項１】
マイクロメカニカル素子の製造方法であって、
第１の導電層と、前記第１の導電層から分離した電極と、前記電極及び前記第１の導電層の間に位置する基材との上に少なくとも１つの犠牲層を塗布する工程と、
前記第１の導電層の一部が露出するように前記犠牲層をパターン処理し、前記パターン処理された犠牲層が前記マイクロメカニカル素子の形状の少なくとも一部分を規定する工程と、
前記露出した第１の導電層と、前記電極及び前記基材の上に残存する前記犠牲層との上に、前記マイクロメカニカル素子の機構材料の少なくとも１つの構造層を塗布する工程と、
前記第１の導電層の上に前記構造層の一部が残存するように前記構造層をパターン処理し、前記パターン処理された構造層が前記マイクロメカニカル素子の少なくとも一部を形成する工程と、
前記パターン処理された犠牲層を除去することで、前記マイクロメカニカル素子の少なくとも１つの構造層を部分的に自由状態とする工程とを含み、
前記マイクロメカニカル素子を窒化チタンより成る機構材料で構成することを特徴とする方法。
【請求項２】
前記犠牲層は、シリコン母材グループから選択されることを特徴とする請求項１に記載の方法。
【請求項３】
前記犠牲層は、窒化ケイ素を含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記窒化ケイ素のエッチング速度は、水素含有量を大きくすることにより、上昇することを特徴とする請求項３に記載の方法。
【請求項５】
前記犠牲層は、非晶質シリコンを含むことを特徴とする請求項２に記載の方法。
【請求項６】
前記犠牲層は、シリコン酸化膜を含むことを特徴とする請求項２に記載の方法。
【請求項７】
前記犠牲層は、塗布ガラス材を含むことを特徴とする請求項２に記載の方法。
【請求項８】
前記犠牲層は、ポリマー材を含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記パターン処理された犠牲層を除去する工程は、エッチング処理において、フッ素原材料ガスを使用することを含むことを特徴とする請求項２に記載の方法。
【請求項１０】
前記パターン処理された犠牲層を除去する工程は、プラズマエッチング処理において、酸素ガスを使用することを含むことを特徴とする請求項８に記載の方法。
【請求項１１】
更に、
導電材より成る少なくとも１つの導電層を塗布する工程と、
前記導電層をパターン処理し、少なくとも１つの第１の電極の少なくとも一部分を形成する工程、を含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記導電材はチタンを含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記導電材は窒化チタンを含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記導電材は白金を含むことを特徴とする請求項１１に記載の方法。
【請求項１５】
前記パターン処理された犠牲層を除去する工程中において、制御された量の材料を前記第１の電極の表面の少なくとも一部から除去することを特徴とする請求項１１に記載の方法。
【請求項１６】
前記パターン処理された犠牲層を除去する工程中において、制御された量の材料を前記素子の自由部分表面の少なくとも一部から除去することを特徴とする請求項１に記載の方法。
【請求項１７】
マイクロメカニカル素子の製造方法であって、
基板上に第１の導電層をデポジット処理で形成する工程と、
前記第１の導電層をパターン処理して、前記基板を露出させ、パターン化された第１の導電層と第１の電極との両方を形成する工程と、
前記パターン化された第１の導電層、第１の電極及び前記露出された基板上に犠牲層をデポジット処理で形成する工程と、
前記犠牲層をパターン処理して、前記パターン化された第１の導電層を露出させる工程と、
前記露出しパターン化された第１の導電層と前記パターン化された犠牲層上に第２の導電層をデポジット処理で形成する工程と、
前記第２の導電層をパターン処理して、前記パターン化された第１の導電層及び前記パターン化された犠牲層と接触した窒化チタン材より成るマイクロメカニカル素子を形成する工程と、
前記マイクロメカニカル素子の一部が前記第１の電極から離間するように、前記パターン化された犠牲層を除去する工程と、
を含むことを特徴とする方法。
【請求項１８】
前記第１の導電層は窒化チタンを含む材料で構成された請求項１７に記載の方法。
【請求項１９】
前記犠牲層は塗布ガラスを含む材料で構成された請求項１７に記載の方法。
【請求項２０】
マイクロメカニカル素子の製造方法であって、
基板と、第１の導電層と、電極との上に構造層を配置する工程と、
前記構造層をパターン処理し、マイクロメカニカル素子を形成する工程とを含み、
前記マイクロメカニカル素子の第１の端部は第１の導電層と接触し、第２の端部は前記第１の端部から延在し、前記第２の端部は前記電極と接触した第１の位置と前記電極から離間した第２の位置とから移動可能であるように構成し、前記マイクロメカニカル素子は窒化チタンより成る材料で構成することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にマイクロメカニカル（微小機械）構造を製作するための技術に関し、特に、例えば、スイッチ、リレー、可融性のリンク、論理素子または記憶素子等として使用されるマイクロエレクトロメカニカル（微小電子機械）素子を製造するための犠牲層の技術に関するものである。
【背景技術】
【０００２】
シリコンを基材とする処理技術を用いて作成されるマイクロ（エレクトロ）メカニカルデバイス及び構造に対する要望が益々増大している。関心の一つの分野は電流を切り換えるためにこのようなデバイスを使用する技術であり、例えば、日本国特許公開２００２−１７０４７０号公報、日本国特許公開２００２−２３０７３号公報、欧州特許公開ＥＰ１１４６５３３号公報、欧州特許公開ＥＰ１０８９２６１号公報、国際特許公開ＷＯ９９／１０９０７号公報、欧州特許公開ＥＰ１１５６４９９号公報、米国特許公開２００２／００２７４８７号公報または国際特許公開ＷＯ９９／６３５５９号公報等に開示されている。マイクロ（エレクトロ）メカニカル構造を製作する技術は、シリコンのバルク・マイクロ機械加工、または犠牲層の技術を用いた表面マイクロ機械加工を含む。犠牲層の技術は、フリースタンディングまたはリフトオフ構造を作成するために一般に使用され、例えば、ドイツ特許１０１０８６６３号公報、国際特許公開ＷＯ０２／４４０７８号公報、国際特許公開ＷＯ９９／３５３０５号公報、国際特許公開ＷＯ０１／４４８２２号公報、米国特許６２５１６９９号公報、または国際特許公開ＷＯ０１／１９７２３号公報等に開示されている。
【０００３】
基板は例えばシリコン、シリコン酸化膜、ガラス、またはセラミックを含むことができる。犠牲的及び構造的層は、例えば、ニッケル、銅、クロム、コバルト、亜鉛、鉄等の金属、または合金、またはシリコン、ポリシリコン、シリコン酸化膜、窒化シリコン等の半導体材料、または亜燐酸珪酸塩［エステル］ガラス等のガラス、ポリマー、セラミック、フォトレジスト、金属箔、又は精密な機械加工のできるその他の任意の材料を含むことができる。標準的なリリース技術では犠牲層のドライ（プラズマ）またはウェットエッチングを用いる。国際特許公開ＷＯ０２／０６４４９５号公報と国際特許公開ＷＯ９８／２９７２０号公報では犠牲層の電気化学エッチングについて記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バルクまたは表面のマイクロマシニング（微小機械加工）で使用される多くの材料と処理工程はマイクロエレクトロニック回路（超小型電子回路）構成とは互換性がなく、従って半導体製作設備では使用できない。この「非互換性」の問題の普通の解決策は、マイクロエレクトロニック回路部品とマイクロ（エレクトロ）メカニカル部品とを別々に作成し、例えば、フリップチップ処理等を用いて後でそれらを合体することである。しかしながら、特に、非常に精密なアライメントが通常要求されるので、別々の部品を取り付けることは一般に複雑な構成となる。このため、製作費が高くなる。
【０００５】
従って、マイクロエレクトロニック、特に、ＣＭＯＳ（相補型金属酸化膜半導体）の回路構成を備えた基板上にマイクロ（エレクトロ）メカニカル構造及び素子を形成する工程を有し、これにより、半導体工業で一般に使用され、マイクロエレクトロニック回路構成とその動作に悪影響を及ぼさない材料および処理技術を排他的に適用することが望ましい。本発明はこのような処理技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、
基材（ベースマテリアル）層を設ける工程と、
エッチング可能な材料の少なくとも１つの犠牲層を、少なくとも部分的に塗布する工程と、
例えば、リソグラフィーとエッチングにより前記少なくとも部分的な犠牲層をパターン処理し、少なくとも前記素子の形状部分を規定する工程と、
機構材料の少なくとも１つの構造層を塗布する工程と、
例えば、リソグラフィーとエッチングにより前記構造層をパターン処理し、少なくとも前記素子の一部を形成する工程と、
前記パターン処理された少なくとも部分的犠牲層を少なくとも部分的に除去することで、前記素子を少なくとも部分的に自由状態とし、これにより前記機構材料を前記導電材料の一団から選択する工程と、
を備えたことを特徴とするマイクロメカニカル素子の製造方法を提供する。
【０００７】
前記基材層は、内部または上部にマイクロエレクトロニック回路構成が形成されているシリコン基板上のシリコン酸化膜または他の材料の層であってもよいが、ガリウム砒素またはセラミック基板などの他の材料の基板も使用可能である。基材層をパターン処理してもよい。機構材料は導電性であり、前記素子は導電路及び・又は電極などの電気素子であると同様に、機械的素子としても機能できる。
【０００８】
本発明による方法の好ましい実施の形態では、機構材料はチタン、好ましくは、窒化チタン、更に好ましくは、窒素含有率の高い窒化チタンを含む。これらの材料は半導体工業で一般に用いられている。また、代替として、機構材料は白金を含んでもよく、これもまたマイクロエレクトロニック回路構成と互換性があるが、窒化チタンのように広く利用できるものではない。マイクロエレクトロニック回路構成と互換性があることのほかに、更に機構の導電材料が容易に変色またはその表面に絶縁酸化物を形成しないことが重要である。窒化チタンと白金は両要件を満たす２つの非常に希少な材料である。しかしながら、窒化タンタルなどのこれらの要件を満たす他の任意の材料も好適である。
【０００９】
エッチング材は、好ましくは、窒化ケイ素、非晶質シリコン、シリコン酸化膜、ＳＯＧ（塗布ガラス）などのガラス等のシリコン母材グループから選択される。これらの材料もまた半導体製造施設で一般に使用される。さらに、窒化チタンに関して選択的にこれらの材料をエッチングできるエッチング処理が存在する。前記パターン処理された少なくとも一部の犠牲層を少なくとも一部除去する工程は、エッチング処理、好ましくはＲＦプラズマエッチング処理において、フッ素原材料ガス、好ましくは、三フッ化窒素または六フッ化硫黄を使用することを含んでもよい。
【００１０】
犠牲層が窒化ケイ素である場合には、高水素含有の層を生成するために、デポジット条件を制御することにより、エッチング速度を上昇させることができる。高水素含有の窒化ケイ素層は、例えば、三フッ化窒素または六フッ化硫黄ガス中よりも迅速にエッチング処理が可能である。これは、基板材料や他の層がエッチング処理を受ける時間を低減するのに利用される。
【００１１】
また、その代替として、エッチング材料は、マイクロエレクトロニック回路構成と互換性のあるポリイミドなどのポリマー（重合体）を含んでもよい。その場合、前記パターン処理された少なくとも一部の犠牲層を少なくとも一部除去する工程は、プラズマエッチング処理において酸素ガスを使用することを含んでもよい。純粋な酸素または四フッ化炭素、三フッ化窒素または六フッ化硫黄などのフッ素原材料ガスを含む酸素を使用できる。
【００１２】
本発明による方法の好ましい実施の形態では、該方法は、更に、
導電材より成る少なくとも１つの導電層を塗布する工程と、
例えば、リソグラフィーとエッチングにより前記導電層をパターン処理し、少なくとも１つの第１電極の少なくとも一部分を形成する工程と、を含む。
【００１３】
前記導電性材料はチタン、好ましくは窒化チタン、更に好ましくは高窒素含有の窒化チタンを含んでもよい。また、代替としては、前記材料は白金を含んでもよい。前述のように、これらの材料は多かれ少なかれ半導体工業で一般に使用されており、マイクロエレクトロニック回路構成と互換性があり、容易にさびて機能低下すること、即ち、その表面に絶縁酸化膜を形成することはない。しかし、これらの要件を満たす他の任意の材料、例えば、窒化タンタルが好適である。
【００１４】
前記パターン処理された少なくとも部分的犠牲層を少なくとも部分的に除去する処理工程中に、前記少なくとも部分的に自由となった素子及び第１電極の表面の少なくとも一部から、制御された量の材料を除去してもよい。これにより、リリースした素子の湾曲を、完成した素子の電極表面の導電性とともに、正確に制御することができる。
【発明を実施するための最良の形態】
【００１５】
本発明は、添付の図１ａ乃至図１ｇに関する下記の詳細な説明を参照することで更に充分に理解されるであろう。ここで、図１ａ乃至図１ｇは、本発明による方法の、限定するものではないが、好ましい実施の形態の例に係るマイクロエレクトロメカニカル素子を製造するための各製作処理工程を示す。
【００１６】
図１ａに示すように、第１の工程では、窒素含有の高い窒化チタンの導電層２が基板１上にデポジットされる。窒化チタンは、一般に多くの（ＣＭＯＳ）半導体製造施設において、バリヤ層またはＡＲＣ（反射防止膜コーティング）として使用されている。更に、熟練した受信人は、ＣＭＯＳ金属の各層は、底部のバリヤとして窒化チタンを有し、頭部のＡＲＣ層として第２の窒化チタンを有してもよいことを認識するであろう。窒化チタン層は、比較的低温でのアルゴンと窒素の大気において、チタン目標物を反応性スパッタリングによりデポジットできる。この技術により、デポジットされた窒化チタン層の特性に対して、好適に制御することが可能となる。バイアス・スパッタリングもまた、導電層２の特性をより良く制御するために使用することができる。特に、窒素高含有の窒化チタンは、容易にさびて機能低下すること、即ち、その表面に容易に絶縁酸化膜を形成することはない。
【００１７】
図１ｂに示すように、第２の工程では、殆どの半導体製造施設で一般に利用可能な処理装置を用いたマイクロエレクトロニクス工業では通常の技術により、導電層２をパターン処理及びエッチング処理する。これにより、非移動性（固定型）の下部電極部１１が形成される。パターン処理された導電層２’の正確な形状は、特に、次の層と後続の層の特性を強化し、完成された素子１０の信頼性と歩どまりを改善するように制御される。特別な処理技術を使用して、次の層による工程の適用範囲を改善し、パターン処理された導電層２’の上面の粗い部分と導電性を調整し、第１電極１１の電気接触特性を改善することも可能である。
【００１８】
図１ｃに示すように、第３の工程では、シリコン基材の犠牲層３を、パターン処理された導電層２’上に、あるいは導電層２またはパターン処理された導電層２’を特別な表面処理を施した後で、デポジットする。非晶質シリコン又は窒化ケイ素を使用してもよく、または、適当な特性を有し、特に、スパッタリングされた非晶質シリコン、ＰＥＣＶＤ（プラズマ促進化学蒸着）非晶質シリコン、及びＰＥＣＶＤ窒化ケイ素を含む他の任意のシリコン基材を使用してもよい。非晶質シリコンまたは窒化ケイ素を使用することは、これらの材料はマイクロエレクトロニック回路構成の製造で一般的に使用されるとともに、大抵の半導体製造施設で利用でき、また、これら材料はスパッタリング、反応性スパッタリング、または、現にある又は基板１内のマイクロエレクトロニック回路構成と互コンパチブルである（換性がある）比較的低い温度でのＰＥＶＣＤによりデポジットできるので、有利である。更に、これらの材料を、制限及び制御された量のエッチングを窒化チタン材料内に施して、窒化チタンに関して選択的に、等方的または近似等方的にエッチングできるエッチング処理が存在する。犠牲層３のデポジット処理は、材料特性、即ち、犠牲層３と他の層との間の幾何学的関係性、工程の適用範囲、犠牲層３と他の層との間の相互作用を制御する特別な特徴を含んでもよい。
【００１９】
図１ｄに示すように、第４の工程では、殆どの半導体製造施設で一般に利用可能な処理装置を用いたマイクロエレクトロニクス工業では通常の技術により、犠牲層３をパターン処理及びエッチング処理する。特別な処理技術を用いて、パターン処理された犠牲層３’の正確な形状を制御して次の層による工程の適用範囲の改善を得るようにしてもよい。
【００２０】
図１ｅに示すように、第５の工程では、窒素高含有の窒化チタンの構造層４を、パターン処理された犠牲層３’とパターン処理された下地導電層２’の上にデポジットする。この処理は前記第１の工程における導電層２のデポジット処理と同一または同様である。前述の利点と異なって、窒化チタンは比較的高い機械強度を示し、素子１０の機構材料として好適である。構造層４の特性をよりよく制御するためのバイアス・スパッタリングの可能な使用を含む、デポジット処理パラメータの特別な制御手段により、完成した素子１０の自由部分の湾曲が、下地層での工程を超える層４の工程適用範囲とともに制御され、完成された素子１０内において充分な機械的及び電気的連続性を有している。更に、連続したデポジット処理は、スパッタエッチングを含んでもよく、パターン処理された導電層２’とパターン処理された構造層４’との間の良好な電気接触をもたらすような方法で行われる。ここで該２つの層の電気接触は完成したマイクロエレクトロメカニカル素子１０において行われる。
【００２１】
図１ｆに示すように、第６の工程では、前記工程２の導電層２をパターン処理及びエッチング処理することと同等又は同様の処理により、構造層４をパターン処理及びエッチング処理する。構造層４は導電材で構成されているので、完成した素子１０のリリースされた部分は電気的に導電性であり、導電路及び移動性の上部電極１２として機能することができる。
【００２２】
図１ｇに示すように、第７の工程では、フッ化窒素又は六フッ化硫黄などのフッ素原材料ガスを用いて、プラズマエッチングシステムにおいてパターン処理済み犠牲層３’をエッチング除去することで、素子１０を部分的にリリースする。上記プラズマシステムは単一または２つのＲＦ電源を備え、プラズマ密度と、素子１０が配置されている基板表面に衝撃を与えるイオンの平均エネルギーとを別々に制御可能としてもよい。プラズマ状態は特別に制御されて、パターン処理された犠牲層３’がエッチング除去されるものの、パターン処理された窒化チタン層２’と４’は除去されないで僅かに変化または変化されずにそのまま残存するように、制御されている。更に、プラズマ状態は、制御された量の材料だけ電極１１と１２の表面から除去され、完成素子１０のリリースされた部分の曲面が補正動作に必要な値の範囲内にとどまるように制御してもよい。
【００２３】
ここで、リリース処理の間、素子１０のリリース部内の差応力がリリース部を曲げて他の面に接触させるときがないことが重要である。もしこのような接触が起こると、突き出しが生じてしまう。適用分野によっては、このようなことが発生しないことは重要である。リリース・エッチング・プラズマの特別な制御は、基板１の温度、１つ又は２つのＲＦ電極に供給されるＲＦ電力、及び処理ガス圧とガス流を精密に制御することにより行われる。これにより、窒化チタン層２’と４’の露出表面のエッチングと、素子１０のリリース部の曲率の精確な制御が、窒化チタン電極１１と１２の表面の導電性の制御とともに可能となる。リリース・エッチングの後で、特別な後処理を施して、電極１１と１２が互いに接触するときに、両電極間の接触抵抗を低減するように、両電極１１と１２の表面を改変してもよい。
【００２４】
犠牲層３が窒化ケイ素である場合には、デポジット条件を制御することでエッチング速度を調整し、水素含有量の高い層を生成することもできる。水素含有量の高い窒化ケイ素層は、例えば、三フッ化窒素または六フッ化硫黄などのガス中において、更に迅速にエッチング処理することができる。これは、基板材料と窒化チタンをエッチング処理する時間を低減するのに利用できる。
【００２５】
マイクロエレクトロメカニカル素子１０を製造するのに使用される全ての材料は、これら材料のデポジット、パターニング、エッチング及び他の全ての処理を実行するための全ての処理とともに、（導電層２と構造層４などの）永続的な部分であるか、または（犠牲層３のような）一時的な部分であるかにかかわらず、マイクロエレクトロニック、特に、ＣＭＯＳ、回路構成と、材料特性に関して、充分に互換性がある。
【００２６】
特に、マイクロエレクトロメカニカル素子１０を製造するのに必要な全ての処理工程は、マイクロエレクトロニック、特に、ＣＭＯＳ回路構成にいかなる重大な悪影響も与えないで実行することができ、もし、マイクロエレクトロメカニカル素子の製造工程がマイクロエレクトロニック回路構成に変化を引き起こした場合は、これらの変化は僅かな変更によってマイクロエレクトロニック回路構成の製造に使用される通常の製造工程に修正または補正が施され、マイクロエレクトロニック回路構成はその通常の仕様内で動作することができる。
【００２７】
従って、従来のような手作業、別々のマイクロ部品の配列及び取付作業の労力のいる面倒な処理工程を施す必要性がなく、さらに高いスループット、更に小さな回線幅及びデバイスサイズ、更に大きなウェハ面積、現存するＣＭＯＳ等の半導体製造施設に固有の製造コストの低減等により、充分な利点が得られるものである。
【図面の簡単な説明】
【００２８】
【図１ａ】本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
【図１ｂ】本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
【図１ｃ】本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
【図１ｄ】本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
【図１ｅ】本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
【図１ｆ】本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
【図１ｇ】本発明による一実施の形態のマイクロエレクトロメカニカル素子を製造するための一処理工程を示す図である。
【符号の説明】
【００２９】
１  基板、    ２，２’  導電層、    ３，３’  犠牲層３、    ４，４’  構造層、    １０  素子、    １１，１２  電極
【図１】
0004528771.tif 000002