(57)【特許請求の範囲】
【請求項１】
マトリックス状に配列され信号を生成する光電変換素子と、該光電変換素子の各列に隣接して配設され前記信号が転送される垂直転送路と、該垂直転送路の一端にそれぞれ接続された出力回路を有し、前記信号を前記出力回路から各列毎に順次出力する撮像素子と、
マトリックス状に配列された画素に列毎に前記撮像素子から列毎に出力される信号を印加すると共に行毎に駆動パルスを該信号に同期して供給し、前記駆動パルスが供給された各画素は印加された前記信号に基づいて画像を表示する表示手段とを含み、
前記撮像素子は前記垂直転送路のみにCCDを用いることを特徴とする撮像表示装置。
【請求項２】
マトリックス状に配列され信号を生成する光電変換素子と、該光電変換素子の各列に隣接して配設され前記信号が転送される垂直転送路と、該垂直転送路の一端にそれぞれ接続された出力回路を有し、前記信号を前記出力回路から各列毎に順次出力する撮像素子と、
該撮像素子から列毎に出力される信号に所定の処理をパラレルに施してパラレルに出力する信号変換手段と、
マトリックス状に配列された画素に列毎に前記信号変換手段からパラレルに出力される信号を印加すると共に行毎に駆動パルスを該信号に同期して供給し、前記駆動パルスが供給された各画素は印加された前記信号に基づいて画像を表示する表示手段とを含み、
前記撮像素子は前記垂直転送路のみにCCDを用いることを特徴とする撮像表示装置。
【請求項３】
請求項１または２に記載の装置において、前記表示手段は、液晶ディスプレイであることを特徴とする撮像表示装置。
【請求項４】
マトリックス状に配列され信号を生成する光電変換素子と、該光電変換素子の各列に隣接して配設され前記信号が転送される垂直転送路と、該垂直転送路の一端にそれぞれ接続された出力回路を有し、前記信号を前記出力回路から各列毎に順次出力する撮像素子と、
該撮像素子から列毎に出力される信号に所定の処理をパラレルに施してパラレルに出力する信号変換手段と、
該信号変換手段からパラレルに出力される信号をシリアルの信号に変換するパラレル・シリアル変換手段とを含み、
前記撮像素子は前記垂直転送路のみにCCDを用いることを特徴とする撮像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像素子により被写体を撮影し液晶ディスプレイ等によりその撮影した画像を表示する撮像表示装置に関する。
【０００２】
【従来の技術】
一般に、ビデオカメラやディジタルスチルカメラ等の撮像表示装置では、撮像素子で被写体の光学像を画像信号に変換し、その画像信号に所定の画像処理を施して液晶ディスプレイ等で表示していた。図６は、従来の撮像表示装置の一例を示す。図６において、撮像部60は、たとえば、CCD （Charge Coupled Device ）形撮像素子を含み、被写体の光学像を画像信号に変換してこれを信号変換部62に出力する。信号変換部62のホワイトバランス回路64では、画像信号に対して色温度変化に対するホワイトバランス調整を行い、ガンマ補正回路66では、画像信号に対して所定の非線形性を与える処理を行う。
【０００３】
また、補完処理回路68では、撮像部60のCCD がベイヤー方式やG ストライブRB市松方式等の色フィルタを備えたカラー撮像素子の場合には、CCD でR 信号、B 信号、G 信号を同時に得ることができず、そのままではいわばモザイク状態となるので補完処理により不足分を補完する。その補完処理の際、CCD の水平方向あるいは垂直方向の画素数が表示部76と異なる場合には、バッファ回路70を用いて適宜間引き処理あるいは補間処理等を行い表示部76の画素数に合わせる。階調補正回路72では、処理された画像信号を表示部76で表示した場合に見栄え良く映るようにディザ処理などの階調補正を施し、ガンマ補正回路74では、階調補正回路72で処理された信号にガンマ補正を施して表示部76に出力する。表示部76は、たとえば、LCD （Liquid Crystal Display）を含み、信号処理部62で処理された画像信号に基づいて画像を表示する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の撮像部60のCCD では、マトリックス状に２次元に配列された多数のホトダイオードで生成された信号を１画素分ずつシリアルに順次出力するので、信号変換部62では、その信号をシリアルに順次処理することを余儀なくされていた。そして、信号変換部62では、表示部76のリフレッシュレートが一般に60Ｈz であるため、CCD から出力される１フィールド分の画素の信号を1/60Ｈz 内に処理する必要があった。ディジタル信号処理では、信号処理のクロック周波数を下げることにより消費電力の低減を図ることができるが、この装置の場合、リフレッシュレートの関係からクロック周波数を下げることには一定の限界があるため、消費電力の低減を図ることが困難であった。
【０００５】
さらに、CCD の画素数が多くなると信号変換部62における信号処理の量が増加するので、これを一定期間（1/60Ｈz ）内に処理するにはさらに信号処理の高速化が要求され、クロック周波数が高くなって消費電力が益々増大するという問題があった。
【０００６】
本発明は、このような従来技術の欠点を解決し、信号処理を低速度で実行することにより消費電力の低減を図ることができる撮像表示装置、撮像装置および表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上述の課題を解決するために、マトリックス状に配列された光電変換素子で信号を生成し、この光電変換素子で生成された信号を列毎に順次出力する撮像手段と、マトリックス状に配列された画素に列毎に撮像手段から列毎に出力される信号を印加すると共に行毎に駆動パルスを信号に同期して供給し、駆動パルスが供給された各画素は印加された信号に基づいて画像を表示する表示手段とを含むことを特徴とする。
【０００８】
また、本発明は、マトリックス状に配列された光電変換素子で信号を生成し、この光電変換素子で生成された信号を列毎に順次出力する撮像手段と、この撮像手段から列毎に出力される信号に所定の処理をパラレルに施してパラレルに出力する信号変換手段と、マトリックス状に配列された画素に列毎に信号変換手段からパラレルに出力される信号を印加すると共に行毎に駆動パルスを信号に同期して供給し、駆動パルスが供給された各画素は印加された信号に基づいて画像を表示する表示手段とを含むことを特徴とする。
【０００９】
この場合、さらに信号変換手段からパラレルに出力される信号をシリアルの信号に変換するパラレル・シリアル変換手段を設けるとよい。
【００１０】
また、本発明は、マトリックス状に配列された光電変換素子で信号を生成し、この光電変換素子で生成された信号を列毎に順次出力する撮像手段と、この撮像手段から列毎に出力される信号に所定の処理をパラレルに施してパラレルに出力する信号変換手段と、この信号変換手段からパラレルに出力される信号をシリアルの信号に変換するパラレル・シリアル変換手段とを含むことを特徴とする。
【００１１】
また、本発明は、シリアルに入力される信号をパラレルに変換して出力するシリアル・パラレル変換手段と、マトリックス状に配列された画素に列毎にシリアル・パラレル変換手段からパラレルに出力される信号を印加すると共に行毎に駆動パルスを信号に同期して供給し、駆動パルスが供給された各画素は印加された信号に基づいて画像を表示する表示手段とを含むことを特徴とする。
【００１２】
【発明の実施の形態】
次に本発明の実施例を図面を用いて説明する。
【００１３】
図１は、本発明による撮像表示装置の実施例である。この撮像表示装置は、撮像部10で被写体の光学像を画像信号に変換し、信号変換部20で画像信号に所定の処理を施し、表示部30で画像を表示するものでビデオカメラ、ディジタルスチルカメラ等に広く適用することができる。撮像部10は、たとえば、インターライン形CCD であり、撮像領域に多数のホトダイオード12をマトリックス状（Ｍ行×Ｎ列）に配列し、ホトダイオード12の各列に隣接して垂直転送路14-1〜14-Nを配列している。そして、各ホトダイオード12を図示しないトランスファゲートを介して垂直転送路14-1〜14-Nに接続し、垂直転送路14-1〜14-Nの下端を出力回路16-1〜16-Nにそれぞれ接続している。
【００１４】
各ホトダイオード12は、表面に結像される被写体の光学像を画素単位で光電変換により信号電荷に変換して蓄積する。各トランスファゲートには、フィールドシフトパルスが垂直ブランキング期間に奇数番目の各行のトランスファゲートと偶数番目の各行のトランスファゲートとに交互に供給される。ホトダイオード12に蓄積されていた信号電荷は、トランスファゲートにフィールドシフトパルスが供給されるとそのトランスファゲートを通って垂直転送路14-1〜14-Nに移動する。
【００１５】
垂直転送路14-1〜14-Nには垂直駆動パルスが水平ブランキング期間に供給される。垂直転送路14-1〜14-Nでは、各ホトダイオード12から移動してきた信号電荷をこの垂直駆動パルスに従って出力回路16-1〜16-Nの方向に転送する。垂直転送路14-1〜14-Nにおける各信号電荷は、垂直駆動パルスが供給される毎に１行分ずつ出力回路16-1〜16-Nの方向に移動し、１フィールド期間内に出力回路16-1〜16-Nに順次到達する。出力回路16-1〜16-Nでは、垂直転送路14-1〜14-Nから順次到達する信号電荷を逐次信号電圧に変換して信号200-1 〜200-N を出力する。
【００１６】
このように本実施例では、Ｍ行×Ｎ列に配列されたホトダイオード12で生成された信号電荷を垂直転送路14-1〜14-Nで転送し、垂直転送路毎に出力回路16-1〜16-Nで信号電圧に変換して１水平走査期間毎に１画素分ずつ出力し、Ｎ個の出力回路から１水平走査期間毎にＮ画素分（１行分）の信号電圧をパラレルに出力している。
【００１７】
図２は、従来のCCD の一例であり、本実施例のCCD と比較するために記載したものである。この従来のCCD は、ホトダイオード12および垂直転送路14-1〜14-Nの構成については図１の撮像部10のCCD と同じであるが、垂直転送路14-1〜14-Nの下端がそれぞれ水平転送路50に接続され、水平転送路50の左端が出力回路52に接続されている点で相違している。
【００１８】
図２において、垂直転送路14-1〜14-Nには垂直駆動パルスが供給され、水平転送路50には水平駆動パルスが供給される。垂直ブランキング期間に垂直転送路14-1〜14-Nに移された信号電荷は、水平ブランキング期間に供給される垂直駆動パルスに従って水平転送路50の方向に１行分ずつ転送される。垂直転送路14-1〜14-Nの下端に到達した信号電荷は、順次水平転送路50に移動する。このように、垂直転送路14-1〜14-Nに垂直駆動パルスが供給される毎に、各垂直転送路14-1〜14-Nから水平転送路50に１画素の信号電荷が移動し、Ｎ個の垂直転送路14-1〜14-NからＮ画素（１行分）の信号電圧がパラレルに水平転送路50に移動する。
【００１９】
水平転送路50では、水平走査期間に繰り返し供給される水平駆動パルスに従って、垂直転送路14-1〜14-Nから移動してきた信号電荷を出力回路52の方向に転送する。水平転送路50に移された１行分の信号電荷は、１水平走査期間内に出力回路52に順次到達する。出力回路52では、到達する信号電荷を逐次信号電圧に変換して出力する。このように、図２の従来のCCD では、Ｍ行×Ｎ列のホトダイオード12で光電変換された信号電荷を垂直転送路14-1〜14-Nで転送し、さらに共通の水平転送路50に移して出力回路52に転送し、この出力回路52から１水平走査期間毎にＮ画素に対応する信号電圧をシリアルに出力していた。
【００２０】
これに対して、図１の本実施例による撮像部10では、前述のように垂直転送路14-1〜14-Nで転送された信号電荷をそれぞれに接続された出力回路16-1〜16-Nに転送し、各出力回路16-1〜16-Nから１水平走査期間毎に１画素分の信号電圧を出力し、Ｎ個の出力回路から１水平走査期間毎にＮ画素分（１行分）の信号電圧をパラレルに出力している。したがって、本実施例の撮像部10によれば、従来のCCD が備えている水平転送路50を有していないのでそれに供給する水平駆動パルスが不要となり、それだけ消費電力を低減することができる。なお、本実施例では撮像部10にCCD を使用しているが、他の撮像素子、たとえばMOS （Metal Oxide Semiconductor ）形撮像素子を使用してもよい。
【００２１】
図１の撮像部10には信号変換部20が接続されている。信号変換部20は、撮像部10における出力回路16の数（Ｎ）と同数の入力端子を有しており、各入力端子には撮像部10の出力回路16-1〜16-Nがそれぞれ接続されている。信号変換部20では、出力回路16-1〜16-Nから出力される信号200-1 〜200-N をパラレルに入力し、各信号200-1 〜200-N に対して図６の信号変換部62が行う処理と同様な内容の処理をパラレルに施し、処理後の信号202-1 〜202-N をＮ個の出力端子からパラレルに出力する。
【００２２】
このように、本実施例の信号変換部20では、撮像部10から出力される信号200-1 〜200-N をパラレルに処理するので、信号処理速度は、図６に示す従来の信号変換部62の場合より低くすることができる。たとえば、１水平走査期間を65μs とすれば、従来の信号変換部62では、１画素の信号を65μs/水平画素数Ｎの期間内に処理する必要があるのに対して、本実施例の信号変換部20では、１画素の信号を65μs の期間内に処理すれば足りるので、それだけ消費電力を低減することができる。
【００２３】
なお、本実施例では、撮像部10と表示部30における水平方向の画素数が同一であるとしているので、信号変換部20の入力数と出力数は同じ（Ｎ個）である。しかし、表示部30の水平方向の画素数が撮像部10の水平方向の画素数と異なる場合には、信号変換部20ではその出力数が表示部30の水平方向の画素数と同一となるように信号処理を行うので、信号変換部20の出力数は表示部30の水平方向の画素数に応じて変わる。
【００２４】
上述の信号変換部20には表示部30が接続されている。この表示部30は、たとえば、液晶ディスプレイ（LCD ）であり、表示パネルに電界効果トランジスタ34と液晶素子36とからなる多数の画素をマトリックス状（Ｍ行×Ｎ列）に配列したものである。電界効果トランジスタ34は、スイッチとして動作し、ゲートに電圧が印加されたときドレインとソース間を導通状態にする。また、液晶素子36は、電界効果トランジスタ34のソースに接続され、電界効果トランジスタ34が導通状態になったとき電界効果トランジスタ34のドレインに印加される電圧に従って電荷を蓄積する。
【００２５】
各電界効果トランジスタ34のゲートは、行毎にゲートバス40-1〜40-Mに接続され、各ゲートバス40-1〜40-Mの一端は、垂直駆動回路38にそれぞれ接続されている。また、各電界効果トランジスタ34のドレインは、列毎にドレインバス42-1〜42-Nに接続され、ドレインバス42-1〜42-Nの一端は、入力回路32-1〜32-Nの出力側にそれぞれ接続され、入力回路32-1〜32-Nの入力側は、信号変換部20の各出力端子にそれぞれ接続されている。入力回路32-1〜32-Nは、信号変換部20から出力される信号202-1 〜202-N をそれぞれ受信して所定の電圧をドレインバス42-1〜42-Nに出力する。
【００２６】
垂直駆動回路38は、たとえば、画像表示をフィールド毎にリフレッシュする場合、奇数番目の行のゲートバスと偶数番目の行のゲートバスとを１フィールド期間毎に交互に水平同期信号に従って順次に走査し、走査したゲートバスにゲート駆動パルスを出力する。電界効果トランジスタ34では、接続されているゲートバス40にゲート駆動パルスが供給されるとその期間ドレインとソースとの間を一時導通状態する。一方、信号変換部20から信号202-1 〜202-N がゲート駆動パルスに同期して入力回路32-1〜32-Nに入力され、入力回路32-1〜32-Nは各信号に対応する電圧をドレインバス42-1〜42-Nに供給する。
【００２７】
たとえば、垂直駆動回路38からゲートバス40−１にゲート駆動パルスが供給され、入力回路32−１〜32−Ｎからドレインバス42−１〜42−Ｎに信号202−１〜202−Ｎに対応する電圧が供給されたとき、ゲートバス40−１に接続されている各電界効果トランジスタ34が導通状態になり、液晶素子36には電界効果トランジスタ34のドレインに印加された電圧の大きさに応じた電荷が蓄積される。垂直駆動回路38では、２フィールド期間内にすべてのゲートバス40−１〜40−Ｍを所定の順に水平同期信号に従って走査してゲート駆動電圧を供給し、入力回路32−１〜32−Ｎでは、その水平同期信号に同期して信号変換部20からの信号202−１〜202−Ｎに対応するドレインバス42−１〜42−Ｎに出力する。
【００２８】
したがって、Ｍ行×Ｎ列に配列された各液晶素子36には信号202-1 〜202-N の大きさに応じた電荷がそれぞれ蓄積され保持される。液晶素子36に電荷が蓄積されるとその液晶の状態が電荷の大きさに応じて変化し、液晶素子36では、その背後に配置されたバックライトから導かれる光を蓄積した電荷の大きさに従って遮断しまたは透過させる。これにより、撮像部30では、信号変換部20から出力される信号202-1 〜202-N に応じた画像が表示される。各液晶素子36に蓄積される電荷は、本実施例では２フィールド毎に更新される。なお、本実施例の表示部30にはLCD を使用しているが、たとえばLED （Light Emitting Diode）のディスプレイ等を使用してもよい。
【００２９】
図３は、従来のLCD の一例であり、本実施例のLCD と比較するために記載したものである。この従来のLCD は、電界効果トランジスタ34、液晶素子36、垂直駆動回路38等の構成やゲートバス40-1〜40-M、ドレインバス42-1〜42-Nに関する接続等については図１の表示部30の場合と同じであるが、入力回路32-1〜32-Nに替えて水平レジスタ回路54を設け、各ドレインバス42-1〜42-Nの一端をこの水平レジスタ54に接続している点で相違している。
【００３０】
図３において、水平レジスタ回路54は、画素数Ｎの１ラインの信号を一時保持するレジスタ回路である。この水平レジスタ回路54では、外部からシリアルに入力される信号をクロックに従って順次入力し、順次シフトする。そして、１ラインの信号を保持したとき、保持した各信号に対応する電圧をドレインバス42-1〜42-Nにそれぞれ出力する。水平レジスタ回路54では、このような処理を水平同期信号に従って繰り返し実行し、ドレインバス42-1〜42-Nに垂直駆動回路38から出力されるゲート駆動パルスに同期して信号202-1 〜202-N に対応する電圧を出力する。
【００３１】
このように、図３の従来のLCD では、シリアルに入力される信号を水平レジスタ回路54により１ライン毎にパラレルに変換し、各信号に対応する電圧をドレインバス42-1〜42-Nにパラレルに出力するための水平レジスタ回路54を備えている。これに対して、図１の本実施例による表示部30では、信号変換部20から入力される信号202-1 〜202-N にそれぞれ対応する電圧をドレインバス42-1〜42-Nに供給する構成としているので、水平レジスタ回路54を備える必要がなく、この水平レジスタ回路54に供給するクロックが不要になるので、それだけ消費電力を低減することができる。
【００３２】
なお、本実施例の撮像表示装置の使用分野によっては、信号変換部20を削除して撮像部10から出力される信号200-1 〜200-N を表示部30の入力回路32-1〜32-Nに直接入力する構成としてもよい。
【００３３】
図４は、本発明による撮像表示装置の他の実施例である。この撮像表示装置は、図１の撮像変換装置にパラレル・シリアル変換回路56を設けたものである。このパラレル・シリアル変換回路56は、信号変換部20からパラレルに出力される信号202-1 〜202-N をシリアルの信号204 に変換して出力するものであり、図６に示す従来の信号変換部62で生成される信号と同様な信号を出力する。この実施例においても図１の実施例と場合と同様に消費電力の低減を図ることができる。なお、図４の表示部30を削除して撮像装置とすることができる。この場合、信号変換部20の出力数は表示部30の水平方向の画素数に拘束されない。
【００３４】
図５は、本発明による表示装置の実施例である。この表示装置は、図１の撮像部10を削除し、シリアル・パラレル変換回路58を設けたものである。このシリアル・パラレル変換回路58は、シリアルに入力される信号206をパラレルの信号200−１〜200−Ｎに変換して信号変換部20に出力するものである。本実施例においても図１の実施例の場合と同様に消費電力の低減を図ることができる。
【００３５】
【発明の効果】
以上述べたように本発明によれば、撮像部では、各垂直転送路で転送された信号電荷をそれぞれに接続された出力回路で信号電圧に変換して各出力回路からパラレルに出力しているので、水平転送路を設ける必要がなく水平駆動パルスが不要になるので消費電力を低減することができる。
【００３６】
また、本発明によれば、撮像部から出力される信号を処理する信号変換部では、撮像部からパラレルに出力される信号をパラレルに処理することにより信号処理速度を下げているので消費電力を低減することができる。
【００３７】
また、本発明によれば、信号変換部から出力される信号に基づいて画像を表示する表示部では、この信号変換部からパラレルに出力される信号を入力回路を介して各ドレインバスに供給しているので、水平レジスタ回路を備える必要がなくクロックが不要になるので消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明による撮像表示装置の実施例を示すブロック図である。
【図２】従来のCCD の一例を示す構成図である。
【図３】従来のLCD の一例を示す構成図である。
【図４】本発明による撮像表示装置の他の実施例を示すブロック図である。
【図５】本発明による表示装置の一例を示すブロック図である。
【図６】従来の撮像表示装置の一例を示すブロック図である。
【符号の説明】
10  撮像部
12  ホトダイオード
14  垂直転送路
16  出力回路
20  信号変換部
30  表示部
32  入力回路
34  電界効果トランジスタ
36  液晶素子
38  垂直駆動回路
56  パラレル・シリアル変換部
58  シリアル・パラレル変換部
【図１】
0004482169.tif 000002
【図２】
0004482169.tif 000003
【図３】
0004482169.tif 000004
【図４】
0004482169.tif 000005
【図５】
0004482169.tif 000006
【図６】
0004482169.tif 000007