(57)【特許請求の範囲】
【請求項１】
スイッチモード電源であって、
入力電源電圧源と、該電圧源の出力に接続された電源インダクタンス内で電流パルスを発生するスイッチングトランジスタとに接続された前記電源インダクタンスを有し、所定の電流パルスは、前記トランジスタ内で順方向導通が発生するサイクルの第１部分の間前記電圧源から前記電源インダクタンス及び前記トランジスタを通って流れる第１の極性の第１の部分と、前記順方向導通が前記トランジスタ内で停止した後の前記サイクルの第２部分の間前記電源インダクタンスから前記電圧源へと流れる前記第１の極性とは反対の極性の第２の部分とを有し、
電流制限を示す値を有する第１の制御信号の源を有し、
前記トランジスタに接続され且つ、前記電流制限値に従って電流パルスごとの制御に基づき前記電流パルスの振幅を制限するよう前記所定の電流パルスの前記第１の部分と前記第１の制御信号とに応答する制御回路を有し、
前記制御回路に接続され、且つ、前記第２の部分の振幅が第１の範囲値内にある過負荷状態で前記電流制限値を変化させ、前記第２の部分の前記振幅が第２の範囲値内にある非過負荷状態で前記第１の制御信号の変化がディスエーブルされるように、前記電流パルスの前記第２の部分に従って前記第１の制御信号を変化させるよう前記電流パルスの前記第２の部分に応答する保護回路を有することを特徴とするスイッチモード電源。
【請求項２】
前記第１の制御信号の源は、キャパシタと、前記所定の電流パルスの前記第２の部分に応答するスイッチとを有し、前記サイクルの前記第２部分の間、前記キャパシタで前記所定の電流パルスの前記第２の部分の振幅を示す信号を蓄えて、該キャパシタで前記第１の制御信号を発生させ、前記サイクルの前記第１部分の間、前記蓄えられた第１の制御信号を前記制御回路へ与える、請求項１に記載のスイッチモード電源。
【請求項３】
前記トランジスタが導通していないときに、共振回路を構成するよう前記電源インダクタンスに接続されるキャパシタをさらに有し、
前記電流パルスの前記第２の部分は前記共振回路で生成される、請求項１に記載のスイッチモード電源。
【請求項４】
前記電源インダクタンス内に含まれる第１の巻線と、整流器に接続された第２の巻線とを有する変圧器をさらに有し、
前記電圧源は順方向モードで動作する、請求項１に記載のスイッチモード電源。
【請求項５】
前記所定の電流パルスの前記第１の部分及び前記第２の部分をそれぞれ前記制御回路及び前記保護回路に与えるために、前記トランジスタの電流経路内に接続された電流センサを更に有する請求項１に記載のスイッチモード電源。
【請求項６】
前記電流センサは、前記電源インダクタンスから離れた前記トランジスタの主電流導通端子に接続された電流検知抵抗を含む、請求項５に記載のスイッチモード電源。
【請求項７】
前記制御回路は、前記所定の電流パルスの、前記第１の部分に応答する第１の入力と、前記第２の部分に応答する第２の入力とを有する比較器を有する、請求項１に記載のスイッチモード電源。
【請求項８】
前記第１の制御信号源は、前記電圧源の出力に応答して、前記電圧源の出力と基準信号との間の差に従って前記第１の制御信号を変化させる、請求項１に記載のスイッチモード電源。
【請求項９】
スイッチモード電源であって、
入力電源電圧の源と、該電圧源の出力に接続された電源インダクタンス内で電流パルスを発生するスイッチングトランジスタとに接続された前記電源インダクタンスと、
前記トランジスタに接続され、該トランジスタでの電流を検知する電流センサ手段と、
前記トランジスタに接続され且つ、前記電流センサ手段の出力信号の第１の部分に従って電流パルスごとの制御に基づき所定の電流パルスの電流制限を確立するよう前記電流センサ手段の前記出力信号の第１部分に応答する制御回路と、
前記制御回路に接続され、且つ、前記出力信号の第２の部分の振幅が所定範囲内の値である過負荷状態で前記出力信号の第２の部分に従って前記電流制限を変化させるよう前記電流センサ手段の前記出力信号の前記第２の部分に応答する保護回路と
を有し、
前記出力信号の前記第１の部分及び前記第２の部分は相互に排他的な期間に発生する、スイッチモード電源。
【発明の詳細な説明】
【０００１】
本発明は、電源の保護回路に関する。
【０００２】
背景技術
発明の名称が変圧器巻き線に接続されたインダクタを有する順方向変換器と称するＷ．Ｖ．Ｆｉｔｚｇｅｒａｌｄ（Ｆｉｔｚｇｅｒａｌｄ特許）による１９９９年３月２日の米国特許番号５，８７７，９４６に記載の、ゼロ電圧スイッチング（ＺＶＳ）と順方向モードで動作する電源は、主電源変圧器の１次巻線に接続された主スイッチングトランジスタを有する。出力電源電圧は、変圧器の２次巻き線に発生する電圧から発生する。トランジスタが導通のときには、電流パルスは変圧器の主巻き線とトランジスタ内に発生する。電圧は、トランジスタと直列に接続された電流検知抵抗内にも発生する。電流検知抵抗内の電圧は、制御回路の比較器の第１の入力に接続される。比較器の第２の入力は、調整を提供するために電源の出力電圧に従って変化する電圧を発生するキャパシタに接続されている。
【０００３】
トランジスタの所定の導通期間中は、比較器は、キャパシタにより確立された比較器のしきい値電圧を、電流検知抵抗電圧が超えたときに、トリガされる。比較器の出力は、電流パルス毎に基づいて、トランジスタのオフする時点を制御するためにトランジスタのベースに接続されている。
【０００４】
通常の動作では、主電源変圧器の１次側を亘って現れる電圧は、電源インダクタンスを亘る電圧を減少する。この電圧は、変圧器の所定の２次巻線で発生する出力電圧に比例する。２次巻線から発生されるこの出力電圧は、変圧器の巻線比によりステップアップされる。スイッチングトランジスタが各サイクルの最後でオフするときに、変圧器の２次側から反射される負電圧パルスは、トランジスタのコレクタ電圧を減少する。
【０００５】
２次巻線の１つで過負荷状態が発生する場合には、過度のコレクタ電圧は、主スイッチングトランジスタで発生されうる。過電圧は、ＺＶＳを構成する主スイッチングトランジスタのコレクタに接続された共振キャパシタと共振する、共振電源インダクタンス内の過度の循環電流により発生される。
【０００６】
２次巻線の１つで過度の過負荷が発生する場合には、電源を調整できなくし、変圧器の巻線比により反射される電圧が減少するので、変圧器の１次巻線を亘る電圧も降下する。結果は、トランジスタのコレクタ電圧が過度となる。
【０００７】
２次巻線から発生される出力電圧が調整できなくなると、最大電流制限は、制御回路により確立される。過負荷状態下では、トランジスタは電源インダクタンスを通してまだ最大電流を流すことが可能である。しかし、電源インダクタンスに蓄積されたエネルギーは、トランジスタをとして負荷に送られない。蓄積されたエネルギーは、サイクルの最後でトランジスタがオフとなったときに、共振キャパシタ内の共振電流で共振電流を発生し、そして、トランジスタのコレクタ電圧は実質的に通常の動作電圧以上に上昇し、おそらく、トランジスタの降伏電圧定格を超える。過負荷の下では各サイクル中に電源インダクタンスに蓄積されたエネルギーは、負荷に送られないので、エネルギーは、逆方向又は負電流を介してトランジスタにエネルギーを与える未調整電源に戻される。結果の過度のコレクタ電圧を減少することが好ましい。
【０００８】
発明の概要
発明の特徴を実行するために、逆方向負電流は、トランジスタがオフの時には、順方向コレクタ電流とは逆の方向の、トランジスタのベース−コレクタ接合を通して経路が選択される。順方向コレクタ電流は、トランジスタがオンのときに発生する。逆方向コレクタ電流は、極性に関しては反対極性で、トランジスタの順方向導通中に、前述の電流検知抵抗内で電圧を発生する。過負荷中は、検知された逆方向電流により発生される電圧は、ダイオードスイッチをオンし、そして、ピーク順方向コレクタ電流を減少するように、制御回路の比較器の第２の入力に接続されたキャパシタ内の電荷を変化させる。それにより、保護無しに発生された値に対して、トランジスタ内のピーク順方向電流は減少する。この結果、過度のコレクタ電圧を優位に防ぐことができる。
【０００９】
詳細な説明
図１は、ゼロ電圧スイッチング順方向変換器又は電源３００を示す。発明の特徴を具体化する保護回路４００は、ゼロ電圧スイッチング電源３００に保護を提供する。ゼロ電圧スイッチング電源３００は、Ｆｉｔｚｇｅｒａｌｄ特許で記載された多くの点に関し、同様に動作する。
【００１０】
例えば、２００ワットの電力が、スイッチングトランジスタＱ１の導通時間中に、変圧器Ｔ１の２次巻線Ｔ１Ｗ２と２次巻線Ｔ１Ｗ３にそれぞれ接続された、負荷３０３と負荷３０２に供給される。スイッチとして働くトランジスタＱ１は、変圧器Ｔ１の１次巻線Ｔ１Ｗ１に直列に接続され、入力電源直流（ＤＣ）電圧ＲＡＷＢ＋から電流を導通する。駆動変圧器と考えられる電流変圧器Ｔ２は、スイッチングトランジスタＱ１へベース電流ｉＢを供給する。電圧ＲＡＷＢ＋は、主電源電圧を整流し、（図示していない）フィルタキャパシタに接続された（図示していない）ブリッジ整流器から得られる。
【００１１】
電流検知抵抗Ｒ７も、トランジスタＱ１に直列にトランジスタＱ１のエミッタに接続されている。共振キャパシタＣ８は、１次巻線Ｔ１Ｗ１とトランジスタＱ１のコレクタに接続されている。共振回路３０１は、キャパシタＣ８、反射されたキャパシタンスＣＳＥＣ、電流制限電源インダクタＬｒｅｓ、変圧器Ｔ２の１次巻線Ｔ１Ｗ１及び１次巻線Ｔ２Ｗ１を有する。１次巻線Ｔ１Ｗ１は、電流変圧器Ｔ２の１次巻線Ｔ２Ｗ１に直列に接続されている。
【００１２】
共振回路３０１は半サイクル共振電圧ＶＱ１を発生し、各サイクルはトランジスタスイッチＱ１がオフするときである。トランジスタＱ１（及びキャパシタＣ８上）を亘るコレクタ電圧ＶＱ１は、ピークに上昇し、そして、実質的に正弦半波内で約ゼロに低下する。共振電圧ＶＱ１がゼロ付近になると、抵抗Ｒ７、ダイオードＤ２、キャパシタＣ２に並列に接続されたされたツェナーダイオードＤ２０、及び、トランジスタＱ１のベース−コレクタ接合の直列配置は、電圧ＶＱ１をグランド電位付近の電圧にクランプする低インピーダンスを構成する。トランジスタＱ１は、そして、ゼロ電圧スイッチングを提供するために、約ゼロボルトで再びオンにされる。
【００１３】
変圧器Ｔ１の２次巻線Ｔ１Ｗ３は、整流器ダイオードＤＯＵＴ３のアノードに接続され、そのカソードはフィルタキャパシタＣＦＩＬＴＥＲ３に接続されている。巻線Ｔ１Ｗ３は、順方向導通動作中に、フィルタキャパシタＣＦＩＬＴＥＲ３と負荷３０２へ、低インピーダンス電流経路を介して接続される。同様に、２次巻線Ｔ１Ｗ２は、出力電圧ＲＥＧＢ＋を供給するために、フィルタキャパシタＣＦＩＬＴＥＲ２へ、整流ダイオードＤＯＵＴ２を通して接続される。
【００１４】
キャパシタＣＳＥＣは、２次巻線回路Ｔ１Ｗ２とＴ１Ｗ３の１つ又は両方に、巻線と並列に含まれうる。キャパシタＣＳＥＣは、共振回路３０１の一部を構成する巻線Ｔ１Ｗ１に接続された変圧器である。
【００１５】
優位に、各々の巻線Ｔ１Ｗ２とＴ１Ｗ３は、漏洩インダクタンスを減少するように変圧器Ｔ１内で１次巻線Ｔ１Ｗ１と密に結合している。変圧器Ｔ１の１次側のインダクタンスＬｒｅｓは、順方向導通中にそれぞれダイオードＤＯＵＴ３とＤＯＵＴ２を含む電流経路内で各々の電流ＩＤＯＵＴ３とＩＤＯＵＴ２の変化の率を制限するために結合された変圧器である。優位に、インダクタンスＬｒｅｓは、各々の巻き線Ｔ１Ｗ２とＴ１Ｗ３に共に共有されている。
【００１６】
トランジスタＱ１が導通するときに、優位に、２次巻線Ｔ２Ｗ２内で発生した電流は、変圧器Ｔ２の１次巻線Ｔ２Ｗ１内の電流と比例する。変圧器Ｔ２の巻線Ｔ２Ｗ１は、変圧器Ｔ１の巻線Ｔ１Ｗ１及び、スイッチングトランジスタＱ１と直列に接続される。従って、ベース電流ｉＢは、コレクタ電流ｉＱ１とほぼ線形に変化する。優位に、トランジスタＱ１のベースのオーバードライブが、比例駆動技術により防止される。
【００１７】
トランジスタスイッチＱ１のデューティーサイクルの制御は例えば、出力電圧Ｕよりもむしろ、直接的に検知出力電圧ＲＥＧＢ＋に基づいている。エラー増幅器Ａは、電圧ＲＥＧＢ＋に応答し、且つ、例えば、出力電圧ＲＥＧＢ＋に接続された入力と所定のしきい値を供給する電圧分割器に接続された入力を有する比較器を有することができる。エラー増幅器Ａは、比較器トランジスタＱ３のトリガレベル又はしきい値を制御するために光カプラーμ１を通して光学的に接続されている。
【００１８】
トランジスタＱ３のエミッタでの電圧は、キャパシタＣ６内の電荷から発生される。キャパシタＣ６内のエミッタ電圧は、グランドに接続されたダイオードＤ７による順方向電圧降下に制限されている。キャパシタＣ６内の電荷は、トランジスタＱ３が導通しているときに充電され、エラー増幅器Ａの出力信号に応答して光カプラが導通するときに光カプラμ１により排出される。
【００１９】
トランジスタＱ１が導通している時には、トランジスタＱ１内の電流レベルに比例する抵抗Ｒ７を亘る電圧ＶＲ７は、比較器トランジスタＱ３のベースに接続されている。抵抗Ｒ７内の電流を示す電圧ＶＲ７は、抵抗Ｒ８を通してフィルタキャパシタＣ７に接続されている。電圧ＶＲ７からのキャパシタＣ７内に発生する電圧は、トランジスタＱ３のベースに接続されている。
【００２０】
トランジスタＱ１の所定の導通サイクルで、トランジスタＱ３のベース電圧が、ベースエミッタ接合を順方向にバイアスするのに十分な量だけ、トランジスタＱ３のエミッタでキャパシタＣ６に発生する制御電圧ＶＣ６により決定されるトランジスタＱ３のしきい値電圧を超えるときには、トランジスタＱ３は導通する。このように、トランジスタＱ１内の電流ｉＱ１がトランジスタＱ３のしきい値電圧を超える電圧ＶＲ７を抵抗Ｒ７内に発生するときには、トランジスタＱ３は導通を開始する。トランジスタＱ３が導通するときには、トランジスタＱ２と再生式のラッチを構成する。ＮＰＮトランジスタＱ３のコレクタは、ＰＮＰトランジスタＱ２のベースに接続され、トランジスタＱ２のコレクタはトランジスタＱ３のベースに接続され、再生式のスイッチを構成する。トランジスタＱ２のエミッタは、並列に接続されたダイオードＤ２０とキャパシタＣ２を介して、スイッチングトランジスタＱ１のベースへ戻って接続される。
【００２１】
トランジスタＱ２とＱ３により構成されるラッチがトリガされるときに、トランジスタＱ２はスイッチングトランジスタＱ１のベースから電流を引く。スイッチングトランジスタＱ１のベースに接続された制御電圧は、トランジスタＱ２のエミッタで発生する。トランジスタＱ２のエミッタ電圧は、再生式のスイッチ配置の出力を構成し、そして、トランジスタＱ１のベースに接続され、トランジスタＱ２とＱ３により構成されたラッチがトリガされるときにトランジスタＱ１をオフする。
【００２２】
電流変圧器Ｔ２の２次巻線Ｔ２Ｗ２は、スイッチングトランジスタＱ１のベース電流ｉＢを供給する。巻線Ｔ２Ｗ２を亘る電圧は、交流（ＡＣ）電圧であり、スイッチングトランジスタＱ１が交互に導通し且つオフするときに発生される。優位に、トランジスタＱ１がオンされるときには、変圧器Ｔ２は、トランジスタＱ１をオーバードライブすること無くトランジスタＱ１を飽和に維持するためにトランジスタＱ１２へ比例駆動電流ｉＢを提供する。一方、トランジスタＱ２とＱ３の動作によりトランジスタＱ１がオフされた後にすぐに、トランジスタＱ１のコレクタで共振電圧ＶＱ１は、トランジスタＱ１を非導通に維持するように、巻線Ｔ２Ｗ２を介してトランジスタＱ１のベースに接続される。
【００２３】
オン／オフトランジスタＱ４のコレクタは、ダイオードＤ１１を介して、トランジスタＱ２のエミッタに接続されている。トランジスタＱ４が導通するときに、オン／オフ信号ＯＮ／ＯＦＦに従って、トランジスタＱ１を非導通のままに維持する、ベース電流がトランジスタＱ２中に発生される。トランジスタＱ４のエミッタ電流は、ツェナーダイオードＤ１３内に順方向導通を発生する。ダイオードＤ１３は、トランジスタＱ４のエミッタに接続されたスロースタートキャパシタＣ１１に並列に接続される。
【００２４】
トランジスタＱ４がオフされるときに発振サイクルの開始発生し、トランジスタＱ２をオフする。その後、電流は、抵抗Ｒ４と、ツェナーダイオードＤ２０とキャパシタＣ２の並列配置内を流れるのを開始し、そして、スイッチングトランジスタＱ１内にスタートアップベース電流ｉＢを発生する。抵抗Ｒ４は大きく、そして、トランジスタＱ１に、少量のスタートアップベース電流駆動のみを供給する。トランジスタＱ１が導通を開始するので、電流変圧器Ｔ２は、２次巻線Ｔ２Ｗ２内に電流を流す。２次巻線Ｔ２Ｗ２内の電流は、それらの巻線比の関数として、１次巻線Ｔ２Ｗ１内の電流と比例する。ダイオードＤ１と並列キャパシタＣ１０は、２次巻線Ｔ２Ｗ２とツェナーダイオードＤ２０とキャパシタＣ２の並列配置と直列に接続され、トランジスタＱ１のベース電流ｉＢを発生する。加算されたベース駆動電流が、再生式に加算されたコレクタ電流に関して飽和に達すると、ベース電流ｉＢを、コレクタ電流ｉＱ１の増加に比例して増加させる。トランジスタＱ１が飽和すると、コレクタ電流ｉＱ１は、トランジスタＱ１のコレクタに直列に接続された合計電源インダクタンスにより決定されるレートにより増加を続ける。
【００２５】
電流検知抵抗Ｒ７を亘る電圧がトランジスタＱ３を導通するのに十分であるときに、トリガ電流がトランジスタＱ２のベースに供給される。トランジスタＱ２は導通し、そして、キャパシタＣ７の更なる駆動電流を発生することにより且つ再生式でラッチするように動作もすることにより、トランジスタＱ３のベースで電圧を増加させる。ラッチされた駆動トランジスタＱ２のエミッタで発生する低インピーダンスは、素早くスイッチングトランジスタＱ１のベースからベース電荷を除去する。結果は、トランジスタＱ１は素早くオフする。
【００２６】
トランジスタＱ１が導通している間は、正の電流がダイオードＤ２０とキャパシタＣ２を通してベースへ流れ、これは、キャパシタＣ２を数ボルトに充電する。キャパシタＣ２内の電圧は、トラックＱ１のベースから離れているキャパシタＣ２の端子を更に正にし、そして、トランジスタＱ１のベースで正を低くする。従って、トランジスタＱ２とＱ３がラッチするときに、それらはグランドに低インピーダンス経路を設け、キャパシタＣ２の電圧に、負バイアスをトランジスタＱ１のベースに与えるようにさせる。
【００２７】
トランジスタＱ２のコレクタと電流検知抵抗Ｒ７の間に直列に接続された、ダイオードＤ６と抵抗Ｒ６は、抵抗Ｒ７への逆ベース電流を分路し、これは、例えば、数分の１オームの低インピーダンスである。この分路は、トランジスタＱ３のベースのオーバードライブを減少する傾向にあり、そうでなければ、過度の蓄積時間と低いスイッチング性能となる。
【００２８】
トランジスタＱ１がオフされた後に、変圧器Ｔ２の巻線Ｔ２Ｗ２は、トランジスタＱ１のエミッタに接続されたアノードを有する、ダイオードＤ２を亘って負電圧を発生する。駆動制御トランジスタＱ２とＱ３は、それらを流れる電流が再生式にラッチするのを保持するのに必要なしきい値以下に降下するまで、ラッチされたまま維持される。その後、ダイオードＤ２を亘る負電圧は、トランジスタＱ１を、導通しないで保つ。更に加えて、ダイオードＤ３とキャパシタＣ３は、負の電源電圧ＶＭＩＮＵＳを発生するために、変圧器Ｔ２により発生される負電圧を整流し且つフィルタするために結合される。
【００２９】
共振回路３０１の共振動作は、巻線Ｔ２Ｗ２を介して、ベース−エミッタ電圧の極性を反転する。スイッチングトランジスタＱ１２のベースでの電圧が、十分な振幅に上昇するときに、電流はトランジスタＱ１のベースを流れ始め、再生式に増加するコレクタ電流を発生し、前述のように、次のサイクルの開始を形成する。トランジスタＱ１内のコレクタ電流ｉＱ１は、コレクタ電圧ＶＱ１がゼロボルトであるときに流れ始める。それにより、ゼロ電圧スイッチングが得られる。
【００３０】
優位に、電流変圧器Ｔ２は、自己発振を提供する。変圧器Ｔ２の２次巻線Ｔ２Ｗ２に接続された回路内では、ダイオードＤ２はトランジスタＱ１のタイムオフ中に発生する負電圧を制限する。ダイオードＤ１とキャパシタＣ１０は低インピーダンスを構成するので、変圧器Ｔ２は、ターンオフ期間中は、電流変圧器として動作する。ダイオードＤ１は、順方向駆動電流に関する電流経路を提供し、そして、ダイオードＤ１と並列のキャパシタＣ１０内の電圧を、導通するときにダイオードＤ１を亘って発生する電圧に制限する。ダイオードＤ１、キャパシタＣ２及び、トランジスタＱ１のベース−エミッタ接合は、電流変圧器として動作する低インピーダンスを構成する。優位に、電流変圧器として動作することにより、変圧器Ｔ２は大きな磁気エネルギーを蓄積する必要が無く、小さなコアを有することができる。
【００３１】
スタートアップ期間中に、電圧ＶＭＩＮＵＳは、キャパシタＣ１１に接続された抵抗Ｒ１１内に充電電流を発生シ、キャパシタＣ１１内にスタートアップ、ランプ負電圧を発生する。キャパシタＣ１１内のランプ電圧は、抵抗Ｒ１３を介して抵抗Ｒ８へ接続される。従って、比較器トランジスタＱ３のしきい値電圧は、スロースタート動作を提供するためにランプのように変化する。電圧ＶＭＩＮＵＳは、光カプラμ１内のフォトトランジスタのエミッタにも接続されている。キャパシタＣ６の電荷は、エラー増幅器Ａからの信号に応答して、光カプラμ１のフォトトランジスタの導通により調整される。このように、電圧は電流パルスに基づき精密にされる。
【００３２】
通常の動作では、電流制限インダクタンスＬｒｅｓを亘る電圧を減少させる、主電源変圧器Ｔ１の１次巻線Ｔ１Ｗ１を亘って存在する。この電圧は、巻線Ｔ１Ｗ２とＴ１Ｗ１の巻線比によりおおよそ乗算された出力電圧ＲＥＧＢ＋に比例する。トランジスタＱ１がサイクルの最後でオフするときには、変圧器Ｔ１の２次側から反射された負電圧パルスは、トランジスタＱ１のコレクタに近い、電流制限インダクタンスＬｒｅｓの端子に現れる正のパルスを打ち消す。従って、優位にトランジスタＱ１のコレクタ電圧ＶＱ１は減少される。
【００３３】
例えば、２次巻線Ｔ１Ｗ２で、重い過負荷が発生する。この結果、電源は、負帰還ループで調整を止めうる。従って、電圧ＲＥＧＢ＋とＵは減少する。この結果、変圧器の巻線比により反射される主変圧器Ｔ１の１次巻線Ｔ１Ｗ１を亘る電圧は、降下する。結果は、前述の反射された負パルスが大きく減少され、主電源変圧器Ｔ１の１次巻線Ｔ１Ｗ１を亘るコレクタ電圧ＶＱ１が、通常の、非過負荷状態の時よりも実質的に上昇する。
【００３４】
重い過負荷中は、調整の損失により、電圧ＲＥＧＢ＋とＵは減少する。最大電流制限は、トランジスタＱ２とＱ３を含む制御回路により、電流パルス毎に基づき確立される。過負荷の状態では、トランジスタＱ１は、電流制限インダクタンスＬｒｅｓを含む電源インダクタンスを通して、最大電ｉＱ１が流れることをまだ可能とする。しかし、例えば、電流制限インダクタンスＬｒｅｓ内に蓄積されたエネルギーは変圧器Ｔ１を通して負荷に送られない。蓄積されたエネルギーは、トランジスタＱ１がサイクルの最後でオフされたときに、共振回路３０１内で発生される。上昇された蓄積されたエネルギーは、トランジスタＱ１のコレクタ電圧ＶＱ１を、実質的に許容される通常動作電圧以上に増加させ、おそらくトランジスタＱ１の降伏電圧定格を超える。
【００３５】
例えば各サイクルで電流制限インダクタンスＬｒｅｓに、蓄積されたエネルギーは、負荷に送られないので、エネルギーは電圧ＲＡＷＢ＋の電源に戻される。この戻されるエネルギーは、抵抗Ｒ７、ダイオードＤ２、キャパシタＣ２に並列に接続されたツェナーダイオードＤ２０、トランジスタＱ１のベース−コレクタ接合及び、巻線Ｔ１Ｗ１及びＬｒｅｓの直列配置を通して流れる、逆又は負電流を発生し、そして、負極性で抵抗Ｒ７を亘る電圧ＶＲ７を発生する。
【００３６】
図２ｂは、図１の負電圧ＶＲ７を発生する抵抗Ｒ７内の負電流ｉＲ７の波形を示す。図２ｂの電流ｉＲ７の正の部分は、図１のトランジスタＱ１の順方向導通中に発生する。図２ａと２ｂは、図１と２ａの制御電圧ＶＣ６に関する図２ｂの負電流ｉＲ７の効果を示す。図１と２ａと２ｂで同様な記号と番号は同様なアイテム又は、機能を示す。
【００３７】
本発明の特徴を実行するに際し、図２ａと２ｂの時間ｔ０の付近で図１の抵抗Ｒ７内の図２ｂの負電流ｉＲ７が過度のときに、図１のキャパシタＣ６内に発生する図２ａの制御電圧ＶＣ６を減少するために、図１のスイッチダイオードＤ１０は、キャパシタＣ６と抵抗Ｒ７の間の電流制限抵抗Ｒ１０に直列に接続されている。図２ｂ内の逆又は負電流は、図１のトランジスタＱ１のコレクタ電流ｉＱ１が、電圧ＲＡＷＢ＋が発生する電源端子を流れるときに、発生する。前述のように、逆電流ｉＱ１は、ダイオードＤ２、キャパシタＣ２と並列に接続されたツェナーダイオードＤ２０及び、トランジスタＱ１のベース−コレクタ接合を含む経路を流れる。
【００３８】
図１のキャパシタＣ６内の図２ａの制御電圧ＶＣ６のレベルは、トランジスタＱ１が導通の時の、最大順方向電流ｉＱ１を決定する。過負荷中は、図２ｂの負電流ｉＲ７と図１の抵抗Ｒ７を亘る負電圧ＶＲ７は、ダイオードＤ１０をオンし、そして、図１のキャパシタＣ６内の図２ａの電圧ＶＣ６を減少させる。この結果、トランジスタＱ１のピーク順方向電流は、優位に、減少される。優位に、過負荷状態中に、トランジスタＱ１内の各順方向電流パルスｉＱ１のピークを減少させることにより、トランジスタＱ１の電圧定格を超える可能性は減少し、そして、信頼性が増加する。ダイオードＤ１０と直列に抵抗Ｒ１０を付加することは、キャパシタＣ６と抵抗Ｒ１０の小さな時定数を可能とし、そして、ダイオードＤ１０を流れるピーク電流を最小化する。
【図面の簡単な説明】
【図１】  本発明の回路の例示の実施例を示す概略図である。
【図２Ａ】  図１の回路の動作を説明するのに有益な波形を示す図である。
【図２Ｂ】  図１の回路の動作を説明するのに有益な波形を示す図である。
【図１】
0004497727.tif 000002
【図２ａ−ｂ】
0004497727.tif 000003