(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に形成された高抵抗半導体領域と、
前記高抵抗半導体領域の表面側に形成された、受光センサ部の電荷蓄積領域となる第１の第１導電型半導体領域と、
前記高抵抗半導体領域内に在って、前記第１の第１導電型半導体領域の下方に前記第１の第１導電型半導体領域から離れ且つ該第１の第１導電型半導体領域より広い面積で形成された、電荷収集領域を広げるための第２の第１導電型半導体領域と、
を有し、
前記第２の第１導電型半導体領域から前記第１の第１導電型半導体領域に向かってポテンシャルプロファイルが緩やかに上昇するような濃度設定になるように、前記第２の第１導電型半導体領域の不純物濃度が、前記第１の第１導電型半導体領域の不純物濃度より低く設定されている
ことを特徴とする固体撮像素子。
【請求項２】
前記高抵抗半導体領域内の前記第２の第１導電型半導体領域とほぼ同等の深さ位置に形成された、前記第２の第１導電型半導体領域を分離するための第２導電型の分離領域を有する
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記第１導電型の半導体基板に形成されたオーバーフローバリア領域を有し、
前記高抵抗半導体領域が前記オーバーフローバリア領域上に形成され、
前記第２の第１導電型半導体領域が、前記第１の第１導電型半導体領域の下方に在って、前記高抵抗半導体領域内の前記オーバーフローバリア領域側に形成されている
ことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
第１導電型の半導体基板に高抵抗半導体領域を形成する工程と、
前記高抵抗半導体領域内の表面側に受光センサ部の電荷蓄積領域となる第１の第１導電型半導体領域を形成し、前記高抵抗半導体領域内に在って前記第１の第１導電型半導体領域の下方に前記第１の第１導電型半導体領域から離れて且つ該第１の第１導電型半導体領域より広い面積を有し、前記第１の第１導電型半導体領域に向かってポテンシャルプロファイルが緩やかに上昇するような濃度設定になるように、前記第１の第１導電型半導体領域の不純物濃度より低い不純物濃度の、電荷収集領域を広げるための第２の第１導電型半導体領域を形成する工程を有する
ことを特徴とする固体撮像素子の製造方法。
【請求項５】
前記高抵抗半導体領域内の前記第２の第１導電型半導体領域とほぼ同等の深さ位置に、前記第２の第１導電型半導体領域を分離するための第２導電型の分離領域を形成する工程を有する
請求項４記載の固体撮像素子の製造方法。
【請求項６】
前記高抵抗半導体領域を、前記第１導電型の半導体基板に形成した第２導電型のオーバーフローバリア領域上に形成し、
前記第２の第１導電型半導体領域を、前記第１の第１導電型半導体領域の下方に在って、前記高抵抗半導体領域内の前記オーバーフローバリア領域側に形成する
ことを特徴とする請求項５記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＣＣＤ固体撮像素子、ＣＭＯＳ型固体撮像素子等の固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
固体撮像素子として、受光センサ部での余剰の電荷を基板側に排出するようにした、いわゆる縦型オーバーフロードレイン方式の固体撮像素子が知られている。このような縦型オーバーフロードレイン方式の固体撮像素子において、受光センサ部の空乏領域を深く形成するようにして、近赤外線領域にも感度を有せしめた固体撮像素子が開発されている。
【０００３】
図７は、近赤外線領域にも感度を有せしめたＣＣＤ固体撮像素子の画素構造の断面を示す。このＣＣＤ固体撮像素子１は、第１導電型、例えばｎ型のシリコンからなる半導体基板２の深い位置にオーバーフローバリア領域となる第２導電型、即ちｐ型の第１の半導体ウエル領域３が形成され、この第１のｐ型半導体ウエル領域３上に例えばｐ- - 領域、ノンドープ領域、ｎ- - 領域等の比抵抗の高い高抵抗領域４が形成される。
【０００４】
この高抵抗領域４の表面にマトリックス配列の各受光センサ部５を構成するための、ｎ+ 半導体領域６及びこの上のｐ+ 正電荷蓄積領域７が形成される。このｐ+ 正電荷蓄積領域７は、界面準位による暗電流の発生をおさえる。ｎ+ 半導体領域６は、いわゆる電荷蓄積領域となる。ｎ+ 半導体領域６下の高抵抗領域４には、ｎ+ 半導体領域６から第１のｐ型半導体ウエル領域、いわゆるオーバーフローバリア領域３に達する電荷収集領域となる、高抵抗領域４よりは濃度の高いｎ- 半導体領域２０が形成される。受光センサ部５の光電変換する領域は、ｎ+ 半導体領域６と、これから基板下方向へ向かって伸びる空乏層のうちオーバーフローバリア領域３の手前のｎ- 半導体領域２０からなる。
【０００５】
高抵抗領域４の各受光センサ部列の一側に対応する位置に、読み出しゲート部８を挟んで垂直転送レジスタ９のｎ型の埋め込み転送チャネル領域１０が形成される。この埋め込み転送チャネル領域１０の周りを囲むように第２のｐ型半導体ウエル領域１１が形成される。さらに、受光センサ部５を含む各画素を区画するｐ型のチャネルストップ領域１２が形成される。
【０００６】
埋め込み転送チャネル領域１０、チャネルストップ領域１２及び読み出しゲート部８上に、ゲート絶縁膜１４を介して、例えば多結晶シリコンからなる転送電極１５が形成され、埋め込み転送チャネル領域１０、ゲート絶縁膜１４及び転送電極１５によりＣＣＤ構造の垂直転送レジスタ９が構成される。転送電極１５上を被覆する層間絶縁膜１６を介して受光センサ部５の開口を除く他部全面に、例えばＡｌによる遮光膜１７が形成される。
【０００７】
さらに、平坦化膜１８，更には色フィルタ（図示せず）を介して各受光センサ部５に対応して受光センサ部５への入射光を集光する、いわゆるオンチップレンズ１９が形成される。
【０００８】
【発明が解決しようとする課題】
ところで、かかるＣＣＤ固体撮像素子１において、光電変換とその電荷の収集領域は、ｎ+ 半導体領域６からｎ- 半導体領域２０までの領域、すなわちｎ+ 半導体領域６及びこれから下へ伸びるオーバーフローバリア領域３の手前までの空乏層である。通常、集光のために用いるオンチップレンズ１９により、受光センサ部５に入射する光は多くが斜め光である。
【０００９】
図７に示すように、光Ｌの入射経路としては、受光センサ部５に入った光Ｌが初めのうちは受光センサ部５のｎ- 半導体領域２０を通る。しかし転送電極１５下を通過する領域では、オーバーフローバリア領域３の手前であるにもかかわらず、せっかく光電変換し電荷となっても、この電荷はｎ+ 半導体領域６へ蓄積されず基板２へ捨てられていた。
【００１０】
これは、受光センサ部５に入る光の斜め光成分までは考慮した受光センサ部の集光構造になっていないためである。近年、層内レンズの追加で更に集光効率が高まり、より斜め光成分が増大した状況下では、集光した分の何割かが捨てられることになっており、感度をロスしているという問題があった。
【００１１】
本発明は、上述の点に鑑み、斜め光成分による光電変換した電荷の収集を高め感度の向上を図った固体撮像素子及びその製造方法を提供するものである。
【００１２】
【課題を解決するための手段】
本発明に係る固体撮像素子は、第１導電型の半導体基板に形成された高抵抗半導体領域と、高抵抗半導体領域の表面側に形成された、受光センサ部の電荷蓄積領域となる第１の第１導電型半導体領域と、高抵抗半導体領域内に在って、第１の第１導電型半導体領域の下方に第１の第１導電型半導体領域から離れ且つ該第１の第１導電型半導体領域より広い面積で形成された、電荷収集領域を広げるための第２の第１導電型半導体領域とを有し、第２の第１導電型半導体領域から第１の第１導電型半導体領域に向かってポテンシャルプロファイルが緩やかに上昇するような濃度設定になるように、第２の第１導電型半導体領域の不純物濃度が、第１の第１導電型半導体領域の不純物濃度より低く設定されて成る。
本発明に係る固体撮像素子の製造方法は、第１導電型の半導体基板に高抵抗半導体領域を形成する工程と、高抵抗半導体領域内の表面側に受光センサ部の電荷蓄積領域となる第１の第１導電型半導体領域を形成し、高抵抗半導体領域内に在って第１の第１導電型半導体領域の下方に第１の第１導電型半導体領域から離れて且つ該第１の第１導電型半導体領域より広い面積を有し、第１の第１導電型半導体領域に向かってポテンシャルプロファイルが緩やかに上昇するような濃度設定になるように、第１の第１導電型半導体領域の不純物濃度より低い不純物濃度の、電荷収集領域を広げるための第２の第１導電型半導体領域を形成する工程を有する。
【００１３】
本発明の固体撮像素子では、高抵抗半導体領域内に在って、電荷蓄積領域となる第１の第１導電型半導体領域の下方にこの第１の第１導電型半導体領域から離れ且つ第１の第１導電型半導体領域より広い面積の電荷収集領域を広げるための第２の第１導電型半導体領域を有するので、電荷収集領域が広がり感度の向上が図れる。
本発明の固体撮像素子の製造方法では、半導体基板に高抵抗半導体領域を形成する工程と、高抵抗半導体領域内の表面側に受光センサ部の電荷蓄積領域となる第１の第１導電型半導体領域を形成し、高抵抗半導体領域内に第１の第１導電型半導体領域より離れた下方に第１の第１導電型半導体領域より広い面積を有し、第１の第１導電型半導体領域に向かってポテンシャルプロファイルが緩やかに上昇するような濃度設定になるように、第１の第１導電型半導体領域の不純物濃度より低い不純物濃度の第２の第１導電型半導体領域を形成する工程を有する。この工程により、電荷収集領域が広がった固体撮像素子を製造できる。
【００１４】
【発明の実施の形態】
本発明に係る固体撮像素子は、受光センサ部の電荷蓄積領域となる第１導電型半導体領域下に、受光センサ部の電荷収集領域を広げるための新たな第１導電型半導体領域を形成した構成とする。第２の第１導電型半導体領域は、受光センサ部より広い面積で形成することが好ましい。また、第２の第１導電型半導体領域を分離するための分離領域を形成することが好ましい。
【００１５】
図１及び図２は、本発明に係る固体撮像素子の一実施の形態を示す。本実施の形態は、ＣＣＤ固体撮像素子に適用した場合である。本実施の形態は、ＣＣＤ固体撮像素子に適用した場合である。本実施の形態に係るＣＣＤ固体撮像素子２１は、第１導電型、例えばｎ型のシリコンからなる半導体基板２２の深い位置にオーバーフローバリア領域となる第２導電型、即ちｐ型の第１の半導体ウエル領域２３が形成され、この第１のｐ型半導体ウエル領域２３上に例えばｐ- - 領域、ノンドープ領域、ｎ- - 領域等の比抵抗の高い高抵抗領域２４が形成される。
【００１６】
この高抵抗領域２４の表面にマトリックス配列の各受光センサ部２５を構成するための、ｎ+ 半導体領域２６及びこの上のｐ+ 正電荷蓄積領域２７が形成される。このｐ+ 正電荷蓄積領域２７は、界面準位による暗電流の発生をおさえる。ｎ+ 半導体領域２６は、いわゆる電荷蓄積領域となる。ｎ+ 半導体領域２６下の高抵抗領域２４には、ｎ+ 半導体領域２６から第１のｐ型半導体ウエル領域、いわゆるオーバーフローバリア領域２３に達する電荷収集領域となる、高抵抗領域２４よりは濃度の高いｎ- 半導体領域４０が形成される。
【００１７】
高抵抗領域２４の各受光センサ部列の一側に対応する位置に、読み出しゲート部２８を挟んで垂直転送レジスタ２９のｎ型の埋め込み転送チャネル領域３０が形成される。この埋め込み転送チャネル領域３０の周りを囲むように第２のｐ型半導体ウエル領域３１が形成される。さらに、受光センサ部２５を含む各画素を区画するｐ型のチャネルストップ領域３２が形成される。
【００１８】
埋め込み転送チャネル領域３１、チャネルストップ領域３２及び読み出しゲート部２８上に、ゲート絶縁膜３４を介して、例えば多結晶シリコンからなる転送電極３５が形成され、埋め込み転送チャネル領域３０、ゲート絶縁膜３４及び転送電極３５によりＣＣＤ構造の垂直転送レジスタ２９が構成される。転送電極３５上を被覆する層間絶縁膜３６を介して受光センサ部２５の開口を除く他部全面に、例えばＡｌによる遮光膜３７が形成される。
【００１９】
さらに、平坦化膜３８，更には色フィルタ（図示せず）を介して各受光センサ部２５に対応して受光センサ部５への入射光を集光する、いわゆるオンチップレンズ３９が形成される。
【００２０】
本実施の形態においては、特に、受光センサ部２５の電荷蓄積領域となるｎ+半導体領域２６より深く、かつオーバーフローバリア領域として働く第１のｐ型半導体ウエル領域２３よりは浅いｎ- 半導体領域４０内の位置に新たに第２のｎ型半導体領域４１を形成する。このｎ型半導体領域４１は、ｎ+ 半導体領域２６より広く、本例では読み出しゲート領域２８を越えて垂直転送レジスタ２９の下まで入り込むように形成する。
【００２１】
第２のｎ型半導体領域４１の濃度は、ｎ+ 半導体領域２６より薄く、例えばｎ+ 半導体領域２６の少なくとも半分以下の濃度にする。理由は、電荷蓄積される領域を従来と同じｎ+ 半導体領域２６の位置にしないと電荷の読み出しができないので、ポテンシャルプロファイルがｎ型半導体領域４１からｎ+ 半導体領域２６に向かって緩やかに上昇するような濃度設定にするためである。
【００２２】
ここで、ｎ型半導体領域４１は、垂直転送レジスタ２９下とｎ+ 半導体領域２６下とで分けて形成し濃度が異なった部分からなっても構わないが、電位的にはｎ型半導体領域４１が一体となっていることが必要である。
【００２３】
このｎ型半導体領域４１の深さは、垂直転送レジスタ２９のオーバーフローバリアとなる第２のｐ型半導体ウエル領域３１のバリアを潰さない程度に深い位置から、つまり第２のｐ型半導体ウエル領域３１の一部にかかってもいいが、電位のバリアをつぶさない程度に深いところから第１のｐ型半導体ウエル領域２３の手前までの深さのどこであっても構わない。但し、受光センサ部２５の飽和信号量を一定とすると、深い位置ほどｎ型半導体領域４１は、低濃度にしなければならない。
【００２４】
受光センサ部２５の光電変換する領域は、ｎ+ 半導体領域２６と、これから基板下方向へ向かって伸びる空乏層のうちオーバーフローバリア領域２３の手前のｎ- 半導体領域４０、ｎ型半導体領域４１からなる。
【００２５】
本実施の形態では、さらにｎ型半導体領域４１とほぼ同等の深さに、第２のｐ型半導体ウエル領域３１から第１のｐ型チャネルストップ領域３２にかけて分離領域となる第２のｐ型チャネルストップ領域４４を形成する。
【００２６】
本実施の形態によれば、ｎ+ 半導体領域２６下の深い位置に垂直転送レジスタ２９の下まで入り込むようにｎ型半導体領域４１を形成することにより、電荷収集領域４３を垂直転送レジスタ２９下まで伸ばすことができる。これにより、斜めに入射した光も受光センサ部２５の電荷収集領域４１内を通過する割合が多くなり、従来捨ていた電荷を集めることができ、感度を向上することができる。
【００２７】
ｎ型半導体領域４１により形成される電荷収集領域４３を垂直転送レジスタ２９下部へ伸ばしていくと、やがて隣接の受光センサ部２５へ空乏層が伸びてしまい、ブルーミングが発生してしまう。本実施の形態では、ｎ型半導体領域４１とほぼ同等の深さに第２のｐ型半導体ウエル領域３１から第１のｐ型チャネルストップ領域３２にかけて第２のｐ型チャンネルストップ領域４４を形成することにより、電位障壁を形成し確実にブルーミングを防止できる。第２のｐ型チャネルストップ領域４４を有する構成であれば、ｎ型半導体領域４１を第２の半導体ウエル領域下へ大きく張り出すことが可能となり、よりぎりぎりまで確実に電荷収集領域を増加させることができる。また、第２のｐ型チャネルストップ領域４４の濃度が大きければ、このｐ型チャネルストップ領域４４の近くまでｎ型半導体領域４１を伸ばすことができる。
【００２８】
図３は、本発明に係る固体撮像素子の他の実施の形態を示す。本実施の形態もＣＣＤ固体撮像素子に適用した場合である。上例では、ｎ型半導体領域４１を読み出しゲート領域２８側の垂直転送レジスタ２９の下部へ張り出したが、逆方向の隣接画素の垂直転送レジスタ２９下部へ同様のことを行う事もできる。本実施の形態に係るＣＣＤ固体撮像素子５１は、電荷収集領域４３を広げるためのｎ型半導体領域４１を読み出しゲート領域２８側の垂直転送レジスタ２９の下部へ伸ばすと共に、逆方向の隣接画素の垂直転送レジスタ２９の下部へも伸ばすように構成する。勿論この場合、先に説明したブルーミング防止の第２のｐ型チャネルストップ領域４４は、隣接する画素の読み出しゲート領域２８まではいかない範囲で第２のｐ型半導体ウエル領域３１下に形成されることになる。
【００２９】
なお、その他の構成は、図１と同様なので対応する部分には同一符号を付して重複説明を省略する。
【００３０】
かかるＣＣＤ固体撮像素子５１によれば、受光センサ領域より両側に延長するようにｎ型半導体領域４１を形成することにより、上例と同様に電荷収集領域４３が広がり、斜めに入射した光の電荷収集領域４３内を通過する割合が多くなり、より多くの電荷を集めることが出来、感度を向上することができる。
【００３１】
図１、図３で説明したように、受光センサ部２５におけるｎ型半導体領域４１は、画素の開口に比べて少なくとも水平方向に張り出した形でｎ+ 半導体領域２６より深く、かつ第１のｐ型半導体ウエル領域２３よりは浅く形成されれば、従来よりも３次元的に横に電荷収集領域４３を広げることができ、感度の向上を実現できる。
【００３２】
上述の実施の形態では、受光センサ部２５として、ｐ+ 正電荷蓄積領域２７を有するいわゆるＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）センサを構成したが、その他、例えばｐ＋正電荷蓄積領域２７を有しないｎ+ 半導体領域２６、ｎ- 半導体領域４０及び第１のｐ型半導体ウエル領域２３によるフォトダイオードで構成した場合にも本発明は適用できる。
【００３３】
本発明は、広い範囲のオーバーフローバリア領域２３を有するＣＣＤ固体撮像素子に応用可能であり、画素の大きいものから小さいものまで応用可能である。
【００３４】
図４は、上述のＣＣＤ固体撮像素子２１の製造方法の一例を示す。図４Ａに示すように、半導体基板２２に第１のｐ型半導体ウエル領域２３を形成し、このｐ型半導体ウエル領域２３上の高抵抗領域２４に埋め込み転送チャネル領域３０、第２のｐ型半導体ウエル領域３１、第１のｐ型チャネルストップ領域３２などを形成する。ここで、半導体基板２２の表面に第１のｐ型半導体ウエル領域２３を形成し、その上に高抵抗領域２４を形成するようにしてもよく、或いは、半導体基板２２中に第１の半導体ウエル領域２３を形成し、この第１の半導体ウエル領域２３上の基板領域を高抵抗領域２４として用いるようにしてもよい。次いで、転送電極３５を形成する前、すなわち、セルファライン的に形成する受光センサ部のｎ+ 半導体領域２６、表面のｐ+ 正電荷蓄積領域２７の形成より前の工程で、絶縁膜４６を介して所望の形成すべきｎ型半導体領域４１に対応する位置に開口４７を有するレジストマスク４８を形成し、このレジストマスク４８を介してｎ+ 半導体領域２６より深く、かつ第１のｐ型半導体ウエル領域２３より浅い位置に、ｎ型不純物、例えばヒ素（Ａｓ）、リン（Ｐ）などをイオン注入してｎ型半導体領域４１を形成する。例えば、５μｍ画素サイズで、第１のｐ型半導体ウエル領域２３が深さ２．５μｍにあるなら、ｎ型半導体領域４１は１μｍ前後の深さで５×１０11／ｃｍ2 程度をイオン注入することになる。この値は、第１のｐ型半導体ウエル領域２３の深さや、ｎ+ 半導体領域２６の不純物量、画素サイズにより全体の電位で決まるので一概にいうことはできない。
【００３５】
次に、図４Ｂに示すように、受光センサ部のｎ+ 半導体領域２６、ｐ+ 正電荷蓄積領域２７を形成し、さらに、ゲート絶縁膜３４，転送電極３５を形成する。以後の工程は通常と同様であるので、説明を省略する。図４の例では、転送電極３５の形成前にイオン注入してｎ型半導体領域４１を形成することを前提にしているが、その他、転送電極３５を形成した後、転送電極３５を通過させて深い位置にイオン注入してｎ型半導体領域４１を形成することも勿論可能である。または、ｎ+ 半導体領域２６、ｐ+ 正電荷蓄積領域２７を形成した後、転送電極３５の形成前に、イオン注入でｎ型半導体領域４１を形成することもできる。
【００３６】
図５は、本実施の形態のＣＣＤ固体撮像素子の製造方法の他の例を示す。図５Ａに示すように、半導体基板２２に第１のｐ型半導体ウエル領域２３を形成し、このｐ型半導体ウエル領域２３上の高抵抗領域２４に埋め込み転送チャネル領域３０、第２のｐ型半導体ウエル領域３１、第１のｐ型チャネルストップ領域３２などを形成し、また、ｐ+ 正電荷蓄積領域２７を形成し、ゲート絶縁膜３４，転送電極３５を形成する。
【００３７】
次に、図５Ｂに示すように、レジストマスク４９を介してｎ型不純物ａをイオン注入して受光センサ部のｎ+ 半導体領域２６を形成し、同じレジストマスク４９を用いてｎ+ 半導体領域２６より深く、かつ第１のｐ型半導体ウエル領域２３より浅い位置に、ｎ型不純物ｂ、例えばヒ素（Ａｓ）、リン（Ｐ）などを斜めイオン注入して受光センサ部２５から垂直転送レジスタ２９下に食い込ませるようにｎ型半導体領域４１を形成する。
【００３８】
ここで、転送電極３５を形成後、ｎ+ 半導体領域２６を形成するときの同じレジストマスク４９を用いてイオン注入でｎ型半導体領域４１を形成する場合、チャネリング防止の７度またはそれ以上の注入角で垂直転送レジスタ２９直下に食い込ませるようにイオン注入してｎ型半導体領域４１を形成することも可能である。この場合、上記注入角とレジストマスク４９のプロファイルによって、不純物イオンがレジストマスク４９を突き抜けて第２のｐ型半導体ウエル領域３１方向にイオン注入されてｎ型半導体領域４１が形成されるため、ブルーミングし易くなる。この防止として、第２のｐ型半導体ウエル領域３１の濃度を大にするなどして、読み出しゲート部２８側のブルーミングを抑えることが必要となる。
【００３９】
次に、第２のｐ型チャネルストップ領域４４の形成法の例を示す。第１のｐ型チャネルストップ領域３２を形成するイオン注入工程で打ち込みエネルギーを高くして第２のｐ型チャネルストップ領域４４を第１のｐ型チャネルストップ領域３２直下に形成するのが簡単である。但し、通常ｐ型チャネルストップ領域を形成するためのイオン注入は、マスクの開口線幅が細いため薄いレジストマスクを用いるが、比較的高い打ち込みエネルギーが必要な第２のｐ型チャネルストップ領域の形成には、より厚いレジストマスクが必要になるので、別のレジストマスクで第２のｐ型チャネルストップ領域４４を形成するためのイオン注入を行うのが実際的である。ｐ型不純物の例えばボロン（Ｂ）のドーズ量は、ｎ型半導体領域４１を打ち消せる１０11〜１０13／ｃｍ2 オーダ程度が好ましい。打ち込みエネルギーは、打ち込み飛程距離Ｒp が概ねｎ型半導体領域４１と同等の深さとなる打ち込みエネルギーとすることができる。
【００４０】
本実施の形態に係る製法によれば、従来の製造工程に最低限ｎ型半導体領域４１を形成するためのイオン注入工程を追加するだけでよく、非常に容易かつ安価な製法で高感度のＣＣＤ固体撮像素子を製造することがきる。
【００４１】
図６は、本実施の形態に係る固体撮像素子の他の実施の形態を示す。本実施の形態は、ＣＭＯＳ型の固体撮像素子に適用した場合であり、図６は受光センサ部となるフォトダイオード及び読み出し用ＭＯＳトランジスタを有する画素部分を示す。本実施の形態に係るＣＭＯＳ型固体撮像素子５３は、第１導電型、例えばｎ型のシリコン半導体基板６２の深い位置にオーバーフローバリア領域となる第２導電型、即ちｐ型の第１の半導体ウエル領域６３が形成され、この第１のｐ型半導体ウエル領域６３上に例えばｐ- - 領域、ノンドープ領域、ｎ- - 領域等の比抵抗の高い高抵抗領域７０が形成される。
【００４２】
高抵抗領域７０の表面には、マトリックス状に配列される各画素を区画するためのフィールド絶縁層６８が形成され、このフィールド絶縁層６８下に第１のｐ型半導体ウエル領域６３に達する第２のｐ型半導体ウエル領域６９が形成される。第２のｐ型半導体ウエル領域６９は、フィールド絶縁層６８の端縁より活性領域側へ延長して形成される。
【００４３】
各画素の高抵抗領域７０に受光センサ部となるフォトダイオード６５と読み出し用ＭＯＳトランジスタ７１が形成される。フォトダイオード６５は、表面のｐ+ 正電荷蓄積領域６７と、電荷蓄積領域となるｎ+ 半導体領域６６と、この下のｎ- 半導体領域６４と、ｐ型半導体ウエル領域６３、６９とによって形成される。ｎ- 半導体領域６４は電荷収集領域となる。
【００４４】
読み出し用ＭＯＳトランジスタ７１は、ゲート絶縁膜７２を介して形成した例えば多結晶シリコンからなるゲート電極７３と、これを挟む一方のソース／ドレイン領域７４及び他方のソース／ドレイン領域となる受光センサ部のｎ+ 半導体領域６６とから構成される。一方のソース／ドレイン領域７４下にはｐ型半導体領域７５が形成される。ゲート電極７３下のチャネル領域７６には、必要に応じて（例えばＶthを調整するために）所要の不純物が導入される。
【００４５】
本実施の形態においては、特に、フォトダイオード６５のｎ+ 半導体領域６６より深く、かくオーバーフローバリア領域として働く第１のｐ型半導体ウエル領域６３よりは浅いｎ- 半導体領域６４内の位置に第２のｎ型半導体領域７７を形成する。このｎ型半導体領域７７は、ｎ+ 半導体領域６６より広く、本例ではゲート電極７３下まで入り込むように形成する。ｎ型半導体領域７７の濃度は、前述と同様にｎ+ 半導体領域６６より薄く、例えばｎ+ 半導体領域６６の少なくとも半分以下の濃度にするを可とする。
【００４６】
フォトダイオード６５の光電変換する領域は、ｎ+ 半導体領域６６と、これから基板下方向へ向かって伸びる空乏層のうちオーバーフローバリア領域６３の手前のｎ- 半導体領域６４、ｎ型半導体領域７７からなる。
【００４７】
本実施の形態によれば、ｎ+ 半導体領域６６下の深い位置にゲート電極７３の下まで入り込むようにｎ型半導体領域７７を形成することにより、電荷収集領域７８をゲート電極７３下まで伸ばすことができる。これにより、図示せざるもオンチップレンズを通して斜めに入射した光もフォトダイオード６５の電荷収集領域７８内を通過する割合が多くなり、従来捨ていた電荷を集めることができ、感度を向上することができる。
【００４８】
本発明の固体撮像素子は、縦型オーバーフロードレイン方式、他のオーバーフロードレイン方式の固体撮像素子に応用でき、画素の大きいものから画素の小さいものまで応用可能である。本発明の固体撮像素子は、受光センサ部の空乏領域を深く形成して近赤外線領域にも感度を有せしめた固体撮像素子に適用して好適である。
【００４９】
本発明の固体撮像素子は、上述の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、その他様々な構成が取り得る。
【００５０】
【発明の効果】
本発明に係る固体撮像素子によれば、受光センサ部の電荷収集領域となる第１の第１導電型半導体領域下に、電荷収集領域を広げるための第２の第１導電型半導体領域を形成することにより、電荷収集領域を３次元的に広げることができる。従って、受光センサ部に斜めに入射した光による光電変換した成分をも収集することができ、感度を効果的に上げることができる。
【００５１】
第２の第１導電型半導体領域を受光センサ部より広い面積に形成するときは、電荷収集領域をより大きく広げることができ、感度をさらに向上することができる。
第２の第１導電型半導体領域を分離するための分離領域を形成するときは、隣接する画素への空乏層の伸びを抑制し、ブルーミングの発生を回避することができる。
【００５２】
本発明に係る固体撮像素子の製造方法によれば、上記の受光センサ部に斜め入射した光による光電変換した成分をも収集して感度を上げた固体撮像素子を製造することができる。
第２の第１導電型半導体領域を受光センサ部より広い面積で形成することにより、電荷収集領域をより広くして感度を上げた固体撮像素子を製造することができる。
第２の第１導電型半導体領域に近接する位置に、第２導電型の分離領域を形成する工程を有することにより、さらに隣接する画素への空乏層の伸びが阻止されてブルーミング発生を回避できる固体撮像素子を製造することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子をＣＣＤ固体撮像素子に適用した場合の一実施の形態を示す画素部分の構成図である。
【図２】図１の概略平面図である。
【図３】本発明に係る固体撮像素子をＣＣＤ固体撮像素子に適用した場合の他の実施の形態を示す画素部分の構成図である。
【図４】Ａ、Ｂ 本発明に係るＣＣＤ固体撮像素子の製法の一例を示す製造工程図である。
【図５】Ａ、Ｂ 本発明に係るＣＣＤ固体撮像素子の製法の他の例を示す製造工程図である。
【図６】本発明に係る固体撮像素子をＣＭＯＳ型固体撮像素子に適用した場合の他の実施の形態を示す画素部分の構成図である。
【図７】従来のＣＣＤ固体撮像素子の例を示す画素部分の構成図である。
【符号の説明】
２１、５１・・・ＣＣＤ固体撮像素子、２２・・・半導体基板、２３・・・第１のｐ型半導体ウエル領域、２４・・・高抵抗領域、２５・・・受光センサ部、２６・・・ｎ+ 半導体領域、２７・・・ｐ+ 正電荷蓄積領域、２８・・・読み出しゲート部、２９・・・垂直転送レジスタ、３０・・・埋め込み転送チャネル、３１・・・第２のｐ型半導体ウエル領域、３２・・・第１のｐ型チャネルストップ領域、３４・・・ゲート絶縁膜、３５・・・転送電極、３７・・・遮光膜、４０・・・ｎ- 半導体領域、４１・・・ｎ型半導体領域、４３・・・電荷収集領域、４４・・・第２のｐ型チャネルストップ領域、５３・・・ＣＭＯＳ型固体撮像素子、６３・・・第１のｐ型半導体ウエル領域、６４・・・ｎ- 半導体領域、６５・・・フォトダイオード、６６・・・ｎ+ 半導体領域、６８・・・フィールド絶縁層、６９・・・第２のｐ型半導体ウエル領域、７０・・・高抵抗領域、７３・・・ゲート電極、７４・・・一方のソース／ドレイン領域、７６・・・チャネル領域、７７・・・ｎ型半導体領域、７８・・・電荷収集領域
【図１】
0004419238.tif 000002
【図２】
0004419238.tif 000003
【図３】
0004419238.tif 000004
【図４】
0004419238.tif 000005
【図５】
0004419238.tif 000006
【図６】
0004419238.tif 000007
【図７】
0004419238.tif 000008