(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタと電気的に繋がれて配置された発光素子が形成された基板上に、外部から入射される光を収容して電気的信号を出力するＭＩＰ構造のフォトダイオードを含み、
前記フォトダイオードは真性領域と、前記真性領域と接合されるＰ型ドーピング領域で成り立つとともに、
前記真性領域に繋がれる第１電極、前記Ｐ型ドーピング領域に繋がれる第２電極がさらに含まれ、前記第１電極と第２電極はお互いに離隔配置される
ことを特徴とする発光表示装置。
【請求項２】
前記フォトダイオードは前記基板上に前記薄膜トランジスタと離隔配置されることを特徴とする請求項１記載の発光表示装置。
【請求項３】
前記フォトダイオードから出力された電気的信号によって前記発光素子に印加される電圧を調節する制御部をさらに含むことを特徴とする請求項１記載の発光表示装置。
【請求項４】
請求項１〜３のいずれか一項に記載の発光表示装置の製造方法であって、
基板上に第１多結晶シリコン層及び第２多結晶シリコン層を配置する段階と、
前記第１多結晶シリコン層の片側及び前記第２多結晶シリコン層の両側にＰ型不純物をドーピングして第１多結晶シリコン層の片側にＰ型ドーピング領域、前記第２多結晶シリコン層の両側にソース領域及びドレイン領域を形成する段階と、
前記第１多結晶シリコン層と第２多結晶シリコン層が配置された前記基板全面に第１絶縁層及び第２絶縁層を形成する段階と、
前記第２絶縁層上に、前記第１絶縁層及び第２絶縁層に形成されたコンタクトホールを通じて、第１多結晶シリコン層の両側にそれぞれ繋がれる第１電極及び第２電極、前記第２多結晶シリコン層の両側にそれぞれ繋がれるソース及びドレイン電極を形成する段階を含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光表示装置及びその製造方法に関するもので、より具体的にはフォトダイオードを含む発光表示装置及びその製造方法に関する。
【背景技術】
【０００２】
フォトダイオード（Photo Diode:PD）は光エネルギーを電気エネルギーで変換して光信号から電気的信号電流または電圧を得る一種の光センサーとして、ダイオードの接合部に光検出機能が付与された素子である。このようなフォトダイオードは基本的に、光吸収によって電子または正孔が生成されることでフォトダイオードから電気的信号が出力されるという原理を利用する。
【０００３】
最近になって、かかる特性を利用してフォトダイオードをディスプレー分野などに適用させるための研究が続いている。フォトダイオードは発光素子が発光する光または外部光を受光して光の生起を感知する。また、フォトダイオードは光の生起によって電気的信号に出力して、制御部を通じて発光素子の輝度を調節する。
【０００４】
しかし、フォトダイオードが有機電界発光素子に適用される場合に、工程単純化をはかるために半導体層とともに多結晶シリコンに形成された後、Ｐ型不純物及びＮ型不純物がドーピングされられる。しかし、たいてい、このようなＰＩＮ構造からなるフォトダイオードは光に対する低い感応性を示す。また、多結晶シリコンにドーピングされるＮ型不純物の場合には別途のマスクを使ってドーピングするようになるので工程段階が増加される問題点があった。
【特許文献１】韓国特許出願公開第２００５−０１２１０９０号明細書
【特許文献２】韓国特許出願公開第２００５−０００９２１１号明細書
【特許文献３】特開２００５−１１６６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はかかる問題点を解消するために導出された発明で、フォトダイオードの光に対する感応性を増大させることができる発光表示装置及びその製造方法を提供することに目的がある。
【課題を解決するための手段】
【０００６】
かかる目的を果たすための、本発明の一側面によれば、本発明による発光表示装置は薄膜トランジスタが形成された基板上に前記薄膜トランジスタと電気的に繋がれて配置された発光素子と、外部から入射される光を収容して電気的信号を出力するフォトダイオードと、前記フォトダイオードから出力された電気的信号によって前記発光素子に印加される電圧を調節する制御部を含む。ここで、前記フォトダイオードはＰ型ドーピング領域、前記Ｐ型ドーピング領域と接合される真性領域、及び前記Ｐ型ドーピング領域と前記真性領域上において前記Ｐ型ドーピング領域と前記真性領域に電圧を印加するためのそれぞれの金属電極が配置される。
【０００７】
また、前記真性領域に繋がれる第１電極、前記Ｐ型ドーピング領域に繋がれる第２電極がさらに含まれて、前記第１電極と第２電極はお互いに離隔配置されることができる。前記フォトダイオードは前記基板上に前記薄膜トランジスタと離隔配置されることができるし、前記フォトダイオードから出力された電気的信号によって前記発光素子に印加される電圧を調節する制御部をさらに含むことができる。
【０００８】
本発明の他の側面によれば、本発明による発光表示装置の製造方法は基板上に第１多結晶シリコン層及び第２多結晶シリコン層を配置する段階と、前記第１多結晶シリコン層の片側及び前記第２多結晶シリコン層の両側に不純物をドーピングして、第１多結晶シリコン層の片側にＰ型ドーピング領域、前記第２多結晶シリコン層の両側にソース領域及びドレイン領域を形成する段階と、前記第１多結晶シリコン層と第２多結晶シリコン層が配置された前記基板全面に第１絶縁層及び第２絶縁層を形成する段階を含む。また、前記第２絶縁層上に、前記第１絶縁層及び第２絶縁層に形成されたコンタクトホールを通じて、第１多結晶シリコン層の両側にそれぞれ繋がれる第１電極及び第２電極、前記第２多結晶シリコン層の両側にそれぞれ繋がれるソース及びドレイン電極を形成する段階を含む。
【発明の効果】
【０００９】
以上のように、本発明によれば、フォトダイオードをＭＩＰ構造で形成してフォトダイオードの感応性を増大させることができる。よって、フォトダイオードを利用して発光表示装置の周辺光をより効果的に感知して、外部光によって発光素子の輝度を調節することができる。
【００１０】
また、フォトダイオードの片側には半導体層のソース／ドレイン領域に使われるＰ型不純物がドーピングされることによって工程段階を単純化させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付された図面を参照して本発明の実施例を詳しく説明する。図１は本発明の一実施例による発光表示装置の断面図である。
【００１２】
図１を参照すれば、基板１１０上には薄膜トランジスタが配置される。薄膜トランジスタには、半導体層１３０、ゲート電極１５０、及びソース／ドレイン電極１７０ａ及び１７０ｂが含まれる。また、薄膜トランジスタ上には薄膜トランジスタと電気的に繋がれた有機電界発光素子が配置される。
【００１３】
これをより具体的によく見れば、基板１１０上にバッファー層が配置される。バッファー層上には半導体層１３０が配置される。半導体層１３０はソース領域１３２、ドレイン領域１３３及びソース領域１３２とドレイン領域１３３の間に真性領域１３１が形成される。この時、ソース領域１３２及びドレイン領域１３３はＰ型不純物がドーピングされてＰ型薄膜トランジスタＰＭＯＳを形成する。Ｐ型薄膜トランジスタＰＭＯＳはＣＭＯＳに比べてマスク数が低減されて発光表示装置１００の生産性及び収率を向上することができる。
【００１４】
半導体層１３０が配置されたバッファー層全面には第１絶縁層１４０が形成される。真性領域１３１と対応される第１絶縁層１４０にはゲート電極１５０が配置される。ゲート電極１５０が配置された第１絶縁層１４０全面には第２絶縁層１６０が形成される。第２絶縁層１６０上にはソース電極１７０ａ及びドレイン電極１７０ｂが配置されて、ソース電極１７０ａ及びドレイン電極１７０ｂはそれぞれ第１絶縁層１４０及び第２絶縁層１６０に形成されたコンタクトホールによってソース領域１３２とドレイン領域１３３に繋がれる。また、薄膜トランジスタが形成された基板１１０全面に第３絶縁層が形成されて、第３絶縁層上に薄膜トランジスタと電気的に繋がれた有機電界発光素子が配置される。有機電界発光素子は通常の有機電界発光素子と等しい。
【００１５】
一方、有機電界発光素子は周辺の光変化にかかわらずあらかじめ設定された輝度にだけ発光させられるので消費電力が無駄使いされる問題点があった。そのため、本実施例では有機電界発光表示装置にフォトダイオード１２０を配置してフォトダイオード１２０から出力された電流値を利用して有機電界発光素子の輝度を調節することができる制御部を含む。また、フォトダイオード１２０のドーピング工程を単純化させるため、半導体層１３０の両側にＰ型不純物がドーピングされる時、フォトダイオード１２０の片側にもＰ型不純物を同時にドーピングする。これによって、フォトダイオード１２０の片側にＰ型ドーピング領域１２２が形成される。また、フォトダイオード１２０の真性領域１２１及びＰ型ドーピング領域１２２に電圧を印加するためのそれぞれの第１電極及び第２電極１８０ａ及び１８０ｂが配置される。これによって、フォトダイオード１２０は電極、多結晶シリコン及びＰ型不純物が接合されて配置されたＭＩＰ構造に形成される。ＭＩＰ（Metal Intrinsic P＋）構造のＭは第１及び第２電極１８０ａ及び１８０ｂ、Ｉは多結晶シリコンに形成された真性領域１２１、ＰはＰ型不純物がドーピングされたＰ型ドーピング領域１２２を意味する。
【００１６】
このような、フォトダイオード１２０は非発光領域の基板１１０と有機電界発光素子の間に配置することができるが、本実施例では薄膜トランジスタと一定間隔だけ離隔してバッファー層上に配置される。これはフォトダイオード１２０の形成段階を単純化させるため、半導体層１３０が形成される時使われる多結晶シリコンをフォトダイオード１２０にも同じく適用させるためだからである。
【００１７】
また、フォトダイオード１２０の構造をよく見れば、フォトダイオード１２０は、真性領域１２１と、真性領域１２１と接合されるＰ型ドーピング領域１２２とで成り立っており、前記真性領域１２１及びＰ型ドーピング領域１２２に電圧を印加させるためのそれぞれの第１電極及び第２電極１８０ａ及び１８０ｂが配置される。
【００１８】
この時、フォトダイオード１２０の片側には半導体層１３０のソース領域１３２及びドレイン領域１３３を形成するためにドーピングされるＰ型不純物を、同時にドーピングしてＰ型ドーピング領域１２２を形成するようになる。これによって、フォトダイオード１２０のＰ型ドーピング領域１２２はＰ型不純物を注入するための別途のマスクを使わなくてもよい。また、フォトダイオード１２０のＰ型ドーピング領域１２２と真性領域１２１は単一平面上に形成されて、発光表示装置１００の厚さが厚くなることを防止することができる。
【００１９】
このような、フォトダイオード１２０は光信号を電気的信号に変換する半導体素子であり、その駆動方法は下のようである。
【００２０】
フォトダイオード１２０は第２電極１８０ｂを通じてＰ型ドーピング領域１２２に負（陰）の電圧が印加されて、第１電極１８０ａに正（陽）の電圧が印加される同時に真性領域１２１に光が入射されれば、光エネルギーによって真性領域１２１に電子及び正孔が生成される。この時、真性領域１２１は逆方向電界によって電流が流れるようになる。
【００２１】
このようにフォトダイオード１２０はＰＩＮフォトダイオードのＮ型ドーピング領域を形成しないことで、マスク数が減少されて工程段階を単純化することができる。ここで、ＰＩＮ構造のフォトダイオードと言うのは、Ｐ型ドーピング領域、Ｎ型ドーピング領域、Ｐ型ドーピング領域とＮ型ドーピング領域の間の真性領域、Ｐ型ドーピング領域とＮ型ドーピング領域上におけるそれぞれの電極、が形成されたフォトダイオードを言う。
【００２２】
また、ＭＩＰ構造に形成されたフォトダイオード１２０は、図４に示されたようにＰＩＮ構造のフォトダイオードより光に対する感応性がすぐれ、フォトダイオード１２０を利用して発光素子の輝度をより効率的に調節することができる。一歩進んで、フォトダイオード１２０は光の感応性が向上して、発光表示装置１００の外部光をより正確に測定することができる。
【００２３】
図２ａないし図２ｄは本発明の一実施例による発光表示装置の製造方法を説明するための断面図である。
【００２４】
図２ａを参照すれば、基板１１０上にバッファー層が形成される。バッファー層上にフォトダイオード及び半導体層を配置させるためにパターニングされて形成された第１及び第２多結晶シリコン層１２０、１３０がそれぞれ形成される。
【００２５】
図２ｂを参照すれば、第１多結晶シリコン層１２０の片側、及び多結晶シリコン層１３０の両側にはＰ型不純物をドーピングして第１多結晶シリコン層１２０にＰ型ドーピング領域１２２、第２多結晶シリコン層１３０にソース領域１３２とドレイン領域１３３を形成する。この時、Ｐ型ドーピング領域１２２以外の第１多結晶シリコン層１２０の残りの領域は真性領域１２１に形成されて、ソース領域１３２とドレイン領域１３３の間の第２多結晶シリコン層１３０領域はチャンネル領域１３１に形成される。
【００２６】
これによって、第１多結晶シリコン層１２０は真性領域１２１とＰ型ドーピング領域１２２が形成されたフォトダイオードに形成される。そして第２多結晶シリコン層１３０はソース領域１３２及びドレイン領域１３３とその間にチャンネル領域１３１がある半導体層１３０に形成される。
【００２７】
このように、フォトダイオード１２０のＰ型ドーピング領域１２２は、半導体層１３０のソース領域１３２、ドレイン領域１３３と同時に形成されて、別途のマスクを使わない。
【００２８】
図２ｃを参照すれば、半導体層１３０及びフォトダイオード１２０が配置されたバッファー層全面に第１絶縁層１４０が形成される。また、半導体層１３０の真性領域１３１と対応される第１絶縁層１４０上にゲート電極１５０が形成される。
【００２９】
図２ｄを参照すれば、ゲート電極１５０が配置された第１絶縁層１４０全面に第２絶縁層１６０が形成される。以後、半導体層１３０のソース領域１３２及びドレイン領域１３３上部に形成された第１絶縁層１４０と第２絶縁層１６０が蝕刻されてソース領域１３２及びドレイン領域１３３が露出したそれぞれのコンタクトホールが形成される。第２絶縁層１６０上にはコンタクトホールを通じてソース領域１３２と繋がれたソース電極１７０ａ、ドレイン領域１３３と繋がれたドレイン電極１７０ｂが形成される。
【００３０】
また、フォトダイオード１２０の真性領域１２１とＰ型ドーピング領域１２２上部に形成された第１絶縁層１４０と第２絶縁層１６０が蝕刻されて真性領域１２１の一部分とＰ型ドーピング領域１２２が露出するようにコンタクトホールが形成される。第２絶縁層１６０上にはコンタクトホールを通じて真性領域１２１と繋がれた第１電極１８０ａ及びＰ型ドーピング領域１２２と繋がれた第２電極１８０ｂがそれぞれ形成される。この時、第１電極１８０ａと第２電極１８０ｂは真性領域１２１で光を入射させるためにお互いに離隔配置される。第１電極１８０ａと第２電極１８０ｂが離隔配置されて真性領域１２１の一部分が開放されて、前記開放領域に光が入射される。
【００３１】
図３は本発明の一実施例によるフォトダイオードの斜視図である。図４はＰＩＮフォトダイオードとＭＩＰフォトダイオードの感度を示すグラフである。
【００３２】
図３に示されたフォトダイオード１２０はＭＩＰダイオードの感度を示すための実施例で、第１電極１８０ａと第２電極１８０ｂの間に形成された真性領域１２１の横長さ（length:L）は４μｍに形成され、縦幅（Width:W）は２５０００μｍに形成される。この時、真性領域１２１の横長さＬと縦幅Ｗはフォトダイオード１２０の大きさによって変化させることができる。
【００３３】
図４はＰＩＮフォトダイオード及びＭＩＰフォトダイオードの感度を示すグラフで、Ｘ軸はフォトダイオードに印加される電圧（Photo Diode V）を示し、Ｙ軸はフォトダイオードに印加される電圧によって変化されるフォトダイオードの逆電流値（Reverse Current A）を示す。
【００３４】
一般的に、フォトダイオードは−０．５ないし−２．０Ｖの電圧が印加された状態で外部光が測定される。これによって、フォトダイオードに−０．５ないし−２．０Ｖの電圧が印加される時、フォトダイオードの逆電流値を測定する。また、フォトダイオードの光に対する感応性を測定するためには感度（dynamic range-on／off current ratio）が測定されなければならないが、感度と言うのは、等しい電圧がフォトダイオードに印加された時、外部照度が０ルクス（Lux）（dark：暗）である時示されるフォトダイオードの逆電流値と、外部照度が０ルクス以上の照度である時示される逆電流値の間の範囲を言う。
【００３５】
すなわち、フォトダイオードはオン／オフの電流値の間の範囲を示す感度が大きく示されると光に対する感応性が増加される。また、フォトダイオードは感応性が増加されることによって、フォトダイオードの周辺光をより正確に測定することができる。
【００３６】
例えば、−０．５ないし−２．０Ｖの電圧が印加されたＰＩＮダイオードのドリフトはおよそ１ないし１．５オーダー（v／decade）を示し、ＭＩＰダイオードのドリフトはおよそ１．２ないし１．８オーダーを示す。ここで、１オーダーと言うのは１０−１Ａを示し、２オーダーと言うのは１０−２Ａを示す。
【００３７】
このような結果によれば、ＰＩＮダイオードはＭＩＰダイオードより０．２ないし０．５オーダー高い感度を示す。すなわち、フォトダイオードは感度が大きく示されると光に対する感応性が高くなって外部光を正確に測定することができるが、ＭＩＰダイオードはＰＩＮダイオードより０．２ないし０．５オーダー高い感度を示すことで、光に対する感応性が優れることが分かる。
【００３８】
本発明の典型的な実施例を示し、説明してきたが、当技術分野の当業者が、本発明の原理及び精神から逸脱することなく、実施例に変更を成すことができる、ということが理解されよう。本発明の範囲は、請求項及びその均等物において規定される。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施例による発光表示装置の断面図である。
【図２ａ】本発明の一実施例による発光表示装置の製造方法を説明するための断面図である。
【図２ｂ】本発明の一実施例による発光表示装置の製造方法を説明するための断面図である。
【図２ｃ】本発明の一実施例による発光表示装置の製造方法を説明するための断面図である。
【図２ｄ】本発明の一実施例による発光表示装置の製造方法を説明するための断面図である。
【図３】本発明の一実施例によるフォトダイオードの斜視図である。
【図４】ＰＩＮフォトダイオードとＭＩＰフォトダイオードの感度を示すグラフである。
【符号の説明】
【００４０】
１１０  基板
１２０  フォトダイオード
１２１  真性領域
１２２  Ｐ型ドーピング領域
１３０  多結晶シリコン層（半導体層）
１３１  チャンネル領域（真性領域）
１３２  ソース領域
１３３  ドレイン領域
１４０  絶縁層
１５０  ゲート電極
１６０  絶縁層
１７０ａ  ソース電極
１７０ｂ  ドレイン電極
【図１】
0004528323.tif 000002
【図２ａ】
0004528323.tif 000003
【図２ｂ】
0004528323.tif 000004
【図２ｃ】
0004528323.tif 000005
【図２ｄ】
0004528323.tif 000006
【図３】
0004528323.tif 000007
【図４】
0004528323.tif 000008