(57)【特許請求の範囲】
【請求項１】
窪み（凹）パターンを有する基板、及び
前記窪み（凹）パターンを有する基板の表面上に形成された補正層を含み、
前記窪み（凹）パターンの幅が前記補正層により補正され、
前記補正層の厚さが、
【数１】
0004542524.tif 000003
の関係を満たし、ここで、ｄは補正層の厚さ、ｈは窪み（凹）パターンの深さ、そしてｗは窪み（凹）パターンの所望の幅を表すことを特徴とする印刷板。
【請求項２】
前記基板が、硝子、プラスチック及び金属からなる群から選択された物質で形成されることを特徴とする請求項１に記載の印刷板。
【請求項３】
前記補正層が無機物で形成される特徴とする請求項１に記載の印刷版。
【請求項４】
前記無機物が、窒化シリコン、酸化シリコン、シリコン（Ｓｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及び銅（Ｃｕ）からなる群から選択されることを特徴とする請求項３に記載の印刷板。
【請求項５】
前記補正層がスパッタリング工程又は化学気相蒸着工程で形成されることを特徴とする請求項１に記載の印刷板。
【請求項６】
基板を提供する段階、
前記基板の表面に金属層を形成する段階、
前記金属層の一部分が露出した微細パターンを有するレジストパターンを前記金属層上に形成する段階、
前記レジストパターン上の微細パターンによって露出した前記金属層の一部をウエットエッチングする段階、
前記レジストパターンをとり除き、前記基板の一部分が露出する金属層パターンを形成する段階、
前記金属層パターンによって露出した基板の一部分をウエットエッチングする段階、
前記金属層パターンをとり除き、窪み（凹）パターンを形成する段階、及び
前記窪み（凹）パターンが形成された基板の表面に補正層を形成する段階を含み、
前記窪み（凹）パターンの幅が前記補正層により補正され、
前記補正層の厚さが、
【数２】
0004542524.tif 000004
の関係を満たし、ここで、ｄは補正層の厚さ、ｈは窪み（凹）パターンの深さ、そしてｗは窪み（凹）パターンの所望の幅を表し、そして、
前記補正層が、前記窪み（凹）パターンが形成された基板の全面に形成されることを特徴とする印刷板の製造方法。
【請求項７】
前記補正層がスパッタリング法又は化学気相蒸着法（ＣＶＤ）によって形成されることを特徴とする請求項６に記載の印刷板の製造方法。
【請求項８】
前記基板が、ガラス、プラスチック、金属からなる群から選択された物質で形成されることを特徴とする請求項６に記載の印刷板の製造方法。
【請求項９】
前記補正層が無機物で形成されることを特徴とする請求項６に記載の印刷板の製造方法。
【請求項１０】
前記補正層が、窒化シリコーン、酸化シリコーン、シリコン（Ｓｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及び銅（Ｃｕ）からなる群から選択された物質で形成されることを特徴とする請求項６に記載の印刷板の製造方法。
【請求項１１】
基板を提供する段階、
前記基板上に第１導電性物質を蒸着する段階、
前記基板上の前記第１導電性物質をパターニングしてゲート電極及びゲート配線を形成する段階、
前記ゲート電極及びゲート配線が形成された前記基板の表面にゲート絶縁膜を形成する段階、
前記ゲート電極に対応する前記ゲート絶縁膜上にアクティブ層を形成する段階、
前記アクティブ層に第２導電性物質を蒸着する段階、
前記アクティブ層上の前記第２導電性物質をパターニングしてソース／ドレイン電極及びデータ配線を形成する段階、
前記ソース／ドレイン電極及びデータ配線が形成された基板の表面に、前記ドレイン電極の一部分を露出するコンタクトホールを有する保護層を形成する段階、
前記保護層上に第３導電性物質を蒸着する段階、
前記ドレイン電極と電気的に接続するように、前記保護層上の第３導電性物質をパターニングして画素電極を形成する段階、
前記ゲート電極、前記ゲート配線、前記アクティブ層、前記ソース／ドレイン電極、前記データ配線、前記保護層のコンタクトホール、または前記画素電極の少なくとも一つを、窪み（凹）パターンと突（凸）部とが形成された基板の表面上の補正層を有する印刷板を利用してレジストパターンを形成し、その結果物に対してエッチングすることで、形成する段階を含み、
ブランケットの表面に形成されたレジスト層を前記印刷板上に転写することで、前記レジストパターンが前記ブランケット上に形成され、
前記窪み（凹）パターンの幅が前記補正層により補正され、
前記補正層の厚さが、
【数３】
0004542524.tif 000005
の関係を満たし、ここで、ｄは補正層の厚さ、ｈは窪み（凹）パターンの深さ、そしてｗは所望の窪み（凹）パターンの幅を表し、
前記補正層は、前記窪み（凹）パターンの深さよりも小さい厚さを有するよう形成され、そして、
前記補正層は、前記エッチングの等方性エッチング特性に起因して過剰にエッチングされた窪み（凹）パターンの両側を補正することを特徴とする平板表示装置の製造方法。
【請求項１２】
前記レジストパターンを形成する工程は、
窪み（凹）パターンと、前記窪み（凹）パターンが形成された基板の表面上に形成された補正層とを有する印刷板を提供する段階、
レジスト層が塗布されているブランケットを提供する段階、
前記印刷板上で前記レジスト層の所定部分を転写して、前記ブランケットの表面に第２レジストパターンを形成する段階、
導電膜が形成された基板を提供する段階、及び
前記導電膜上に前記ブランケットの表面上の前記第２レジストパターンを転写して、前記導電膜上にレジストパターンを形成する段階を含むことを特徴とする請求項１１に記載の平板表示装置の製造方法。
【請求項１３】
前記ブランケットの表面上の第２レジストパターンが、スピンコーティング、ディップコーティング、スプレーコーティング及びドクターブレイド法の何れか一つで形成されることを特徴とする請求項１２に記載の平板表示装置の製造方法。
【請求項１４】
前記基板が、ガラス、プラスチック、金属からなる群から選択された物質で形成されることを特徴とする請求項１１に記載の平板表示装置の製造方法。
【請求項１５】
前記補正層が無機物で形成されることを特徴とする請求項１１に記載の平板表示装置の製造方法。
【請求項１６】
前記補正層が、窒化シリコン、酸化シリコン、  シリコン（Ｓｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及び銅（Ｃｕ）からなる群から選択された一つの物質で形成されることを特徴とする請求項１１に記載の平板表示装置の製造方法。
【請求項１７】
前記平板表示装置は液晶表示装置又は有機電界発光表示装置であることを特徴とする請求項１１に記載の平板表示装置の製造方法。
【請求項１８】
前記基板の表面上の保護層が、窒化シリコン、酸化シリコン、アクリル係化合物、  ＢＣＢ又はＰＦＣＢからなる群から選択された物質で形成されることを特徴とする請求項１１に記載の平板表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置の製造方法に関し、より具体的には、微細パターンを形成することができる印刷板、印刷板の製造方法及びこれを利用した平板表示装置の製造方法に関する。
【背景技術】
【０００２】
今日情報化時代が急激に変わりながら薄型化、軽量化、低消費電力化等の優秀な特性を持つ平板表示装置の必要性が台頭している。これと共に、平板表示装置を構成する素子の配線はますます微細化、高精密度化が要求されている。
【０００３】
従来配線はフォトリソグラフィ(photolithography)又は印刷法を通じて所定のパターンを有するレジストパターンを形成し、レジストパターンによって導電膜をパターニングして形成した。ここで、微細な配線を形成するためには、微細なパターンを有するレジストパターンを形成するのが重要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この時、フォトリソグラフィは、微細なレジストパターンを形成するには有利ではあるが、露光及び現像のような複雑な工程を遂行しなければならず、量産性が落ちるという問題点を有している。
【０００５】
これとは別に、印刷法は、レジストパターンの形成においては量産性が優れているという長所を有してはいるが、微細なパターンを形成するのは困難である。
【０００６】
例えば、印刷法におけるスクリーン印刷法は、数十μｍのレジストパターンの厚さを有する耐食性の優れたレジストパターンを形成することができるが、複雑で微細なパターンを形成するのは困難である。
【０００７】
他の印刷法であるオフセット印刷法は、窪み(凹)パターンを具備する印刷板を利用して、レジスト層を基板に転写してレジストパターンを形成する。微細なレジストパターンを形成するには窪み(凹)パターンを精密に形成するのが重要である。しかし、精密な窪み(凹)パターンを持つ印刷板を形成するのが困難である。
【０００８】
図1は、従来の印刷板の窪み(凹)パターンが形成された領域の断面を拡大して測定した写真である。
【０００９】
図1のように、基板をウエットエッチングして窪み(凹)パターンを形成する場合、ウエットエッチングの等方性エッチング特性のために窪み(凹)パターンの両側偏差(CD-bias)が発生し、窪み(凹)パターンの幅が増加するようになる。すなわち、窪み(凹)パターンの深さの２倍で、窪み(凹)パターンの幅増加するようになる。
この時、窪み(凹)パターンの幅を減らすために窪み(凹)パターンの深さを小さく形成すれば、レジストパターンの厚さが薄くなって耐食性が落ち、従って、導電膜をパターニングして配線を形成する場合に希望する形状の配線を形成することができない。
【課題を解決するための手段】
【００１０】
本発明は、微細なパターンを形成することができる印刷板、及びそれの製造方法を提供することにその目的がある。
また、微細なパターンの配線を含む平板表示装置の製造方法を提供することに他の目的がある。
【００１１】
本発明による印刷板は、窪み(凹)パターンを具備する基板及び窪み(凹)パターンを含む基板に形成された補正層を含む。
【００１２】
本発明の他の実施例による印刷板の製造方法は、基板を提供する段階；基板に金属層を形成する段階；金属層上に形成するが、金属層の一部分を露出する微細パターンを具備するレジストパターンを形成する段階；露出した金属層をウエットエッチング(wet etching)して、レジストパターンをとり除いて基板の一部分を露出する金属層パターンを形成する段階；露出した基板をウエットエッチングして、金属層パターンをとり除いて窪み(凹)パターンを形成する段階；及び窪み(凹)パターンを含む基板に補正層を形成する段階を含む。
【００１３】
本発明のさらに他の実施例による平板表示装置の製造方法は、基板を提供する段階；基板上に第1導電性物質を蒸着する段階；基板上にゲート電極及びゲート配線を形成するために第1導電性物質をパターニングする段階；ゲート電極及びゲート配線を含む基板ゲート絶縁膜を形成する段階；ゲート電極と対応されるゲート絶縁膜上にアクティブ層を形成する段階；半導体層上に第2導電性物質を蒸着する段階；基板上にソース/ドレイン電極及びデータ配線を形成するために第2導電性物質をパターニングする段階；ソース/ドレイン電極及びデータ配線を含む基板に形成するが、ドレイン電極の一部分を露出するコンタクトホールを具備する保護層を形成する段階；及び保護層を形成するが、ドレイン電極と電気的に連結されるように第3導電性物質を蒸着してパターニングして画素電極を形成して、ゲート電極及びゲート配線、アクティブ層、ソース/ドレイン電極及びデータ配線、保護層のコンタクトホール、画素電極の中で少なくと何れか一つは窪み(凹)パターンと、窪み(凹)パターンを含む基板に形成された補正層を含む印刷板を利用してレジストパターンを形成する工程を遂行した後、その結果物に対するエッチング工程を遂行して形成することを特徴にする。
【発明の効果】
【００１４】
前述のように、本発明によれば、 窪み(凹)パターンを補正層によって補正された印刷板を利用してパターニング工程を遂行することで、より微細で精密度がすぐれた配線を形成することができる。
又は、微細な密度の配線を容易に製造することができ、複雑な回路を構成する平板表示装置を容易に製造することができる。
以下では本発明の望ましい実施例を参照して説明するが、該当の技術分野の熟練された当業者は特許請求範囲に記載した本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができるはずである。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による図面等を参考にして詳細に説明する。次に紹介される実施例等は、当業者に本発明を充分に理解できる例として提供するのである。よって、本発明は以下に説明される実施例に限定されず他の形態に具体化されることもできる。そして、図面等において、装置の大きさ及び厚さなどは便宜のために誇張されて表現される場合もある。明細書全体にわたり等しい参照番号等は等しい構成要素等を示す。
【００１６】
図2a乃至図2dは、本発明の実施例による印刷板及びこの製造方法を説明するために図示した工程順序図である。
【００１７】
まず、図2aにおいて、基板(10)を提供する。基板(10)は、硝子、プラスチック及び金属でからなる郡から選択された少なくとも一つである。基板(10)上に金属層(11)を蒸着する。この時、金属層(11)は、基板(10)をエッチングするエッチング液に対して耐性を有するのが望ましい。これは、後述するように、金属層(11)は、基板(10)に窪み(凹)パターンを形成するマスクとして使われるためである。
【００１８】
金属層(11)上に、通常の方法でレジスト層を形成した後、露光及び現像工程を行ってレジストパターン(12)を形成する。この時、レジストパターンによって金属層(11)の一定部分(A)が露出する。
【００１９】
図2bにおいて、レジストパターン(12)によって露出した金属層(11)をウエットエッチングした後に、レジストパターン(12)をとり除いて金属層パターン(11’)を形成する。 
【００２０】
図2cにおいて、金属層パターン(11’)をマスクとして、基板(10)をウエットエッチングして窪み(凹)パターン(P)を形成する。この時、ウエットエッチングの等方性エッチング(isotropic etch)の特性上、窪み(凹)パターン(P)の深さ(h)だけ、窪み(凹)パターン(P)の両側が過度にエッチングされる。故に、窪み(凹)パターン(P)の幅が増加し、微細な配線を形成するのが困難である。
【００２１】
図2dにおいて、金属層パターン(図2cの11’)をとり除く。以後、窪み(凹)パターン(P)を含む基板(10’)全面に補正層(20)を形成する。これで、窪み(凹)パターン(P)の形態の変化がなく窪み(凹)パターン(P)の幅のみを補正することができる。
【００２２】
この時、補正層(20)は、化学気相蒸着法(CVD)又はスパッタリング法(sputtering process)を利用して形成することができるし、例えば、化学気相蒸着法(CVD)は低圧化学気相蒸着法(LPCVD)、常圧化学気相蒸着法(APCVD)及びプラズマ化学気相蒸着法(PECVD)でからなる郡から選択される一つの方法を使うことができる。 
【００２３】
補正層(20)は、無機系列物質からなるのが望ましい。ここで、無機系列物質は窒化シリコン、酸化シリコン、シリコン（Si）、クロム（Cr）、モリブデン（Mo）、アルミニウム（Al）及び銅（Cu）からなる群から選択された一つであってもよい。
【００２４】
この時、補正層(20)の厚さは、窪み(凹)パターン(P)の深さ以下で形成するのが望ましい。これは、形成しようとする窪み(凹)パターンの幅が、窪み(凹)パターンの深さ(h)だけ増加するためである。より望ましくは、補正層(20)の厚さには下記の数学式1の条件に従うのが望ましい。
【数１】
0004542524.tif 000002
ここで、dは補正層の厚さ、hは窪み(凹)パターンの深さ、wは設計しようとする窪み(凹)パターンの幅である。
【００２５】
これで、窪み(凹)パターン(P)の幅は、補正層(20)の厚さの２倍だけ補正されて、微細なパターンを有する印刷板を製造することができる。
【００２６】
次に、印刷板を利用した平板表示装置の製造方法を説明する。
【００２７】
図3a乃至図3cは、本発明の他の実施例による平板表示装置の製造方法を説明するために図示した工程順序図である。
【００２８】
図3aにおいて、基板(100)を提供する。基板(100)は、プラスチック、硝子又は金属基板であるが、本発明の実施例ではこれに限定するのではない。基板(100)上にゲート電極形成用導電性物質を蒸着して導電性層を形成する。その後、導電性層に第1パターニング工程を行って、ゲート電極(110)及びゲート配線(図面には図示しない)を形成する。
【００２９】
図3bにおいて、ゲート電極(110)及びゲート配線を含む基板全面にかけて、ゲート絶縁層(120)を形成する。ゲート絶縁層(120)を、窒化シリコン、酸化シリコン又はこれらの積層膜で形成することができる、ここで、ゲート絶縁層(120)を化学気相蒸着法(CVD)又はスパッタリング法で形成することもできる。
【００３０】
その後、ゲート電極(110)と対応するゲート絶縁層(120)上にチャンネル層(131)とオミックコンタクト層(132)を積層する。ここで、チャンネル層(131)を非晶質シリコンで形成してもよりし、オミックコンタクト層(132)を、N型又はP型不純物がドーピングされている非晶質シリコンで形成してもより。
【００３１】
チャンネル層(131)とオミックコンタクト層(132)の積層膜上にソース/ドレイン電極形成用導電性物質を蒸着して導電性層を形成した後、導電性層に第2パターニング工程を行って、ソース/ドレイン電極(140a、140b)及びデータ配線(図面には図示しない)を形成する。その後、ソース/ドレイン電極(140a、140b)をマスクにしてチャンネル層(131)とオミックコンタクト層(132)をパターニングして、アクティブ層(130)を形成する。
【００３２】
ここで、アクティブ層(130)とソース/ドレイン電極(140a、140b)を形成する他の方法として、チャンネル層(131)とオミックコンタクト層(132)をパターニングしてアクティブ層(130)を形成し、アクティブ層(130)上にソース/ドレイン電極形成用導電性物質を蒸着して導電性層を形成した後、導電性層に第3パターニング工程を行って、ソース/ドレイン電極(140a、140b)及びデータ配線を形成することもできる。
【００３３】
図3cにおいて、ソース/ドレイン電極(140a、140b)及びデータ配線を含む基板全面にかけて保護層(150)を形成した後、保護層(150)の所定部分をエッチングしてドレイン電極(140b)の一部分を露出するように第4パターニング工程を行って、コンタクトホールを形成する。ここで、保護層(150)は窒化シリコン、酸化シリコン、アクリル系化合物、 BCB又はPFCBで形成することができる。
【００３４】
その後、コンタクトホールを通じてドレイン電極(140b)と電気的に結合するように保護層(150)上に画素電極形成用導電性物質を蒸着した後、第5パターニング工程を行って画素電極(160)を形成する。画素電極(160)はITO又はIZOで形成することができる。
【００３５】
ここで、第1乃至第5パターニング工程の中である一つの工程は、本発明の実施例による印刷板を利用してレジストパターンを形成した後、その結果物に対するエッチング工程を遂行することがある。
【００３６】
以下、図4a乃至図4dを参照して、本発明の実施例による印刷板を利用したパターニング工程をより詳細に説明する。
【００３７】
図4aにおいて、先ず印刷板(200)を提供する。印刷板(200)は窪み(凹)パターン(P)を具備する基板(210)と、窪み(凹)パターン(P)を含む基板(210)全面にかけて形成された補正層(220)を含む。ここで、補正層(220)は無機物で形成することができる。この時、補正層(220)は微細なパターンを形成する窪み(凹)パターン(P)の幅を補正する役目をする。
【００３８】
一方、ブランケット(blanket)(300)を提供する。ブランケット(300)の表面に通常のコーティング方法を遂行してレジスト層(310)を形成する。ここで、通常のコーティング方法と言えば、スピンコーティング(spin coating)、ディップコーティング(dip coating)、スプレーコーティング(spray coating)又はドクターブレード(doctor blade)法の中の一つであってよいが、これらに限定されない。
【００３９】
図4bにおいて、ブランケット(300)表面に形成されたレジスト層(310)を印刷板(200)に転写させて、ブランケット(300)上にレジストパターン(310’)を形成する。すなわち、印刷板(200)の表面でブランケット(300)を回転させることで、印刷板(200)の突部(凸)にレジスト層が転写される。これで、ブルランケット(300)の表面には窪み(凹)パターン(P)の形態を有するレジストパターン(310’)が形成される。
【００４０】
図4cにおいて、導電層(410)が形成された基板(400)を提供する。導電層(410)上にレジストパターン(310’)が形成されたブランケット(300)を回転させて、導電層(410)上にレジストパターン(310’)を転写させる。これで、導電層(410)上に微細なレジストパターン(310’)を形成することができる。
【００４１】
ここで、レジストパターンを形成する方法は本発明の実施例による印刷板を利用したリバースオフセット印刷技法(Reverse offset printing)に限定して説明したが、これに限定されず、印刷板を利用して他の形態のオフセット印刷技法(offset printing)を活用することができる。
【００４２】
図4dを参照すれば、レジストパターン(310’)が形成されない導電層(410)をウエットエッチング又はドライエッチングしてパターニングした後、レジストパターン(310’)をとり除くことで、導電層パターン(410’)を形成することができる。
【００４３】
図面には図示しなかったが、通常の方法によって平板表示装置を製造する。
【００４４】
例えば、平板表示装置が液晶表示装置の場合は、カラーフィルターと透明電極を具備する上部基板を、薄膜トランジスターが形成された基板と付着させた後、液晶を注入する段階を遂行して液晶表示装置を製造することができる。
【００４５】
又は、平板表示装置が有機電界発光表示装置である場合には、画素電極上に発光層を含んだ有機層を形成した後、有機層上に対向電極を形成することで有機電界発光表示装置を製造することができる。ここで、有機層は電荷輸送層又は電荷注入層をより含むことができる。
【図面の簡単な説明】
【００４６】
【図１】従来の印刷板の窪み(凹)パターンが形成された領域の断面を拡大して測定した写真である。
【図２】図２ａ乃至図２ｄは本発明の実施例による印刷板及びこの製造方法を説明するために図示した工程順序図である。
【図３】図３ａ乃至図３ｃは本発明の実施例による平板表示装置の製造方法を説明するために図示した工程順序図である。
【図４】図４ａ乃至図４ｄは本発明の実施例によるパターニング工程を説明するための工程順序図である。
【符号の説明】
【００４７】
10、110：基板
20、120：補正層
200：ブルランケット
210：レジスト層
210’：レジストパターン
410：ゲート電極
430：アクティブ層
440a、 440b：ソース/ドレイン電極
450：保護層
460：画素電極
P：窪み(凹)パターン
【図２】
0004542524.tif 000006
【図３】
0004542524.tif 000007
【図４】
0004542524.tif 000008
【図１】
0004542524.tif 000009