(57)【特許請求の範囲】
【請求項１】
基板の表面に磁気に感ずる半導体薄膜を形成し、該半導体薄膜に最終のホール素子のパターン状に多数個の感磁部および金属からなる内部電極を形成して多数個の半導体装置を一括して形成する工程、各ホール素子の前記感磁部と前記内部電極の一部を保護膜で覆う工程、各半導体装置を分離するように前記基板に切り込みを入れる工程、前記半導体装置のそれぞれの内部電極と隣り合う半導体装置の内部電極とに跨ってかつ前記切り込み部の少なくとも一部を埋めて導電性樹脂層を形成する工程、および前記切り込み部に沿って前記基板を切断して多数個のホール素子を個別化する工程を有することを特徴とするホール素子の製造方法。
【請求項２】
それぞれの素子の側面に相当する部分が金属層で形成された基板を用いることを特徴とする請求項１記載のホール素子の製造方法。
【請求項３】
前記半導体装置の導電性樹脂層および露出した非磁性絶縁性基板の金属層にはんだ付けに適した金属を被覆する工程を付与してなる請求項２に記載のホール素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホール素子、特に極めて薄型でかつ実装時の良否の判定を素子を破壊することなく行うことができ、さらに半導体装置部分の形成が簡便な小型のホール素子とその製造方法に関する。
【０００２】
【従来の技術】
ホール素子は、ＶＴＲ、フロッピーディスクやＣＤ−ＲＯＭ等のドライブモーター用の回転位置検出センサあるいはポテンショメーター、歯車センサとして広く用いられている。これら電子部品の小型化に伴って、ホール素子もより薄型化への要求が益々強まっている。
【０００３】
現状の一般的なホール素子は、内部電極を有する磁気に感ずる半導体薄膜から本質的になる半導体装置を、リードフレームのアイランド部と呼ばれる部分に固着し、リードフレームと内部電極を金属細線で結線し、次いで、半導体装置を覆うリードフレームの一部を含めた部分を樹脂によりモールドし、バリ取り、フォーミング、電磁気的検査等の工程を経て製造されている。図１２はこのようにして製造された素子の一例として上述した比較的小型の素子の外形を示す図で、（Ａ）は側面図、（Ｂ）は平面図である。高さｈは０．８ｍｍ、幅ｗは１．２５ｍｍ、リードフレームを含めた長さＬおよび幅Ｗはそれぞれ２．１ｍｍである。
【０００４】
現在市販されている最も小型のホール素子の外形寸法は、実装時の外部電極であるリードフレームを含めて、２．５×１．５ｍｍの投影寸法で高さが０．６ｍｍ、あるいは２．１×２．１ｍｍの投影寸法で高さが０．５５ｍｍである。これらの素子は高さの低いことが特徴になっている。
【０００５】
また、さらに小型化するためにリードフレームを介在させないテープキャリア方式が提案されている。この方式は、半導体装置の電極部をテープにバンプで接続して、実装基板等に実装するやり方である。これもテープの厚みの介在分だけ厚さが制限される。
【０００６】
特開昭６０−２４４０８２号公報および特開昭６０−２４４０８４号公報には、極めて薄型のホール素子がチップホール素子の名称で開示されている。すなわち、非磁性セラミック基板表面上に形成されるとともに保護膜により被覆された感磁部と、外部接続用の電極膜とを有しており、リードフレームもモールド樹脂もないホール素子であり、極めて薄いものである。しかし、上記の電極は蒸着によって側面にも付着するようにしなければならず、電極と感磁部の接触に特殊な蒸着技術を必要としていた（特開昭６０−２４４０８３号公報、特開昭６１−５９７８６号公報参照）。
【０００７】
【発明が解決しようとする課題】
本発明は、上述した従来の問題点を解決し、極めて薄型でかつ実装時の良否の判定を素子を破壊することなく行うことができ、さらに半導体装置部分の形成が簡便で、かつペレットサイズの、すなわちホール素子の寸法がペレットの寸法と実質的に等しいホール素子とその製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明者らは、鋭意検討を重ねた結果、前述したようなリードフレームを用いている限り、特に投影面積の上での小型化と薄型化には自ずと限界があるという結論に達した。素子はモールドされるのであるが、モールド寸法自体は１．５×１．５ｍｍ程度にできても、そこからはみ出たリードフレームを実装のためにフォーミングする必要があり、そのはみだし部分が小型化の足枷になっている。また、リードフレームを薄くするにも限界があること、リードフレームの表裏をモールド樹脂で覆う必要があることなどで、高さの減少にも限界がある。
【０００９】
本発明は、このような結論から出発し、ホール素子全体の寸法を、実装用電極も含めてモールド寸法程度にする工夫からなされた。
【００１０】
すなわち、本発明によるホール素子は、凸形状の非磁性絶縁性基板の凸部の上面に感磁部と金属からなる内部電極を備えた半導体装置を有し、前記非磁性絶縁性基板の凸形状は該非磁性絶縁性基板上に複数列に配置された前記半導体装置の列間に切れ込みを入れることによって形成され、前記内部電極上および前記凸部の側面の一部に導電性樹脂層が形成されており、前記感磁部と前記内部電極の前記導電性樹脂層が形成されていない部分が保護膜で覆われていることを特徴とする。
【００１１】
また、本発明によるホール素子は、凸形状の非絶縁性基板の側面に相当する部分が金属層で形成されていることを特徴とする。
【００１２】
また、本発明によるホール素子の製造方法は、基板の表面に磁気に感ずる半導体薄膜を形成し、該半導体薄膜に最終のホール素子のパターン状に多数個の感磁部および金属からなる内部電極を形成して多数個の半導体装置を一括して形成する工程、各ホール素子の前記感磁部と前記内部電極の一部を保護膜で覆う工程、各半導体装置を分離するように前記基板に切り込みを入れる工程、前記半導体装置のそれぞれの内部電極と隣り合う半導体装置の内部電極とに跨ってかつ前記切り込み部の少なくとも一部を埋めて導電性樹脂を形成する工程、および前記切り込み部に沿って前記基板を切断して多数個のホール素子を個別化する工程を有することを特徴とする。
【００１３】
また、本発明によるホール素子の製造方法は、それぞれの素子の側面に相当する部分が金属層で形成された基板を用いることを特徴とし、前記製造方法により、多数個のホール素子を個別化した後、半導体装置の導電性樹脂層および露出した非磁性絶縁性基板の金属層にはんだ付けに適した金属を被覆する工程を付与することを特徴とする。
【００１４】
ホール素子をこの様な構造にすることによって、例えば、０．８×１．５ｍｍの投影寸法で高さが０．３ｍｍといった極めて小型かつ薄型のホール素子が簡便な方法によって実現可能になった。
【００１５】
本発明のホール素子における半導体装置を構成する磁気に感ずる半導体薄膜は、インジウムアンチモン、ガリウム砒素、インジウム砒素等の化合物半導体あるいは（インジウム、ガリウム）−（アンチモン、砒素）の３元または４元化合物半導体薄膜から選択できる。いわゆる量子効果素子も使用できる。これらの化合物半導体薄膜は、種々の基板上に形成されるが、その基板としては、非磁性のセラミックス、石英等のガラス基板、サファイア等の無機基板を使用することができるが、安く、かつ工程に対して安定であるという点ではセラミックスが好適に使用できる。
【００１６】
より高感度の半導体装置として、半導体薄膜を一旦良好な結晶性基板に蒸着によって形成し、それを樹脂を介して上述の非磁性基板に写し取ったような形態がある。本発明者等は、インジウムアンチモン系の高移動度化、つまり高感度化のための蒸着方法を種々提案してきたが、これらの方法によって作製した半導体薄膜を本発明に好適に適用できる（特公平１−１３２１１号公報、特公平１−１５１３５号公報、特公平２−４７８４９号公報、特公平３−５９５７１号公報参照）。
【００１７】
感磁部および電極部のパターニングは、従来の組立方法である金線ボンディング法をとる場合には、少なくとも３回も感光性レジストの塗布、乾燥、パターニング、レジスト除去の工程を経ねばならず、生産性の上でネックとなっているのが現状である。本発明によれば、導電性樹脂により外部電極に接続される構造になるので、大幅な工程短縮が図られることになる。
【００１８】
【発明の実施の形態】
半導体装置は、一般に多段プロセスを経てウエハー上に同時に多数固形成される。その際、磁電変換素子（ホール素子）として使用されるために、１個の素子について一般に４つの内部電極が一括して形成される。その内部電極に金等の金属細線を介在させないで、直接外部電極に結線できるようにするのが、本発明の特徴の一つである。
【００１９】
上述したようなウエハーを用意し、そのウエハー上の多数個の半導体装置に多数個の内部電極を形成する。内部電極の材料としては、Ａｌ、Ｃｕ、Ｐｄ等の金属が適用される。その形成方法としては、メッキや蒸着等が適用できる。そのうち、導電性の点や安価に形成できる点で無電解メッキによるＣｕが好適に使用できる。
【００２０】
次に、少なくとも感磁部上に保護膜を形成する工程が続く。この際、感光性樹脂を使用するのが簡便である。例えば、ソルダーレジストや感光性ポリイミドを使用すれば、普通のマスクを用いた露光現像工程により精度良く保護膜を形成できる。また、この段階あるいはその前の段階で金属酸化物やガラスのような絶縁物を少なくとも受感部の上に積層してより信頼性の向上を図るような、いわゆるパッシベーション層を設けることもできる。
【００２１】
次いで、各半導体装置を分離するように基板に切り込みを入れる工程が続く。
この工程はダイシングによって行うのが簡便である。
【００２２】
内部電極のパターンをそのまま外部電極につなげるためのパターンにすることも本発明の特徴である。そのために、金属の内部電極上に導電性樹脂層を形成する。例えば、導電性樹脂を印刷でウエハー上に刷り込む形態や、あるいは、いわゆるリフトオフ法を利用して導電性樹脂層を付与する形態がとられる。その際、隣り合う素子の内部電極に跨るように導電性樹脂層を形成するのがより好ましい形態である。この際、前述の切り込み部の側面の少なくとも基板上面と連続している部分にも導電性樹脂層がうまく形成される。上面から少なくとも０．１ｍｍのところまでは導電性樹脂層が形成される。
【００２３】
感磁部のパターニングをするためのエッチング工程は、金属による内部電極の形成の前あるいは後に行われる。金属内部電極の上に導電性樹脂層を０．０２ｍｍ以上の厚みに形成する。この厚みが０．０２ｍｍ未満であると下記のような問題が生じる。すなわち、素子の完成後、素子を基板に実装する際に、はんだにより電極部を形成するが、はんだの溶融時に導電性物体がはんだに食われ、断線につながる場合がある。また、導電性樹脂層の厚みは前述した保護膜の厚みよりも大きいことが必要である。さもなければ、保護膜が邪魔になって外部への実装が困難になる。導電性樹脂層の厚みが薄くなれば、表面感磁部側に形成される樹脂がさらに薄くなることにより、温度湿度ストレスに対する信頼性が低下する。この点からも、導電性樹脂層の厚みは０．０２ｍｍ以上が好ましい厚みである。
【００２４】
本発明に使用できる導電性樹脂は、Ｃｕ、Ａｇ、Ｐｄあるいはそれらの混合金属粉末がエポキシ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂等の熱硬化性樹脂、あるいはフェノキシ樹脂、ポリアミド樹脂、ポリスチレン、ポリスルホン、ポリウレタン樹脂、ポリビニルアセテート樹脂等の熱可塑性樹脂に分散された多くの導電性樹脂の中から選択できる。いわゆる異方導電性樹脂も好適に使用できる。この導電性樹脂層の形成にはポッティング法等が使用できるが、スクリーン印刷法を用いるのが好ましい。
【００２５】
次いで、前述の切り込み部に沿って基板の裏面までダイシング等により個別の素子に切断することによってホール素子が完成する。
【００２６】
このように、本発明のホール素子は、導電性樹脂層が外部電極との接続に使用されるので、素子を基板等に実装する際の良否の判定が、顕微鏡などの光学的手段による観察、例えば横側面へのはんだなどの濡れの観察により、素子を破壊せずに可能になる。
【００２７】
以上の態様に対して幾つかの変形が可能である。導電性樹脂そのままでの実装よりも従来のはんだによる実装を好む場合には、導電性樹脂の上にＮｉ、Ａｇ、Ａｕ、Ｐｄの単層をあるいはそれらの金属の積層を無電解メッキで形成することが可能である。その場合、例えば、上記の導電性樹脂層の形成後に前述の切り込み部に沿って、より薄い刃で再度切り込みを入れ、上述の金属をメッキし、その後、個別素子に切り離すことによって作ることができる。また、まず個別素子に切り離した後に、バレルメッキで所定部分に金属層をメッキする形態もとり得る。
【００２８】
さらに、上述のいずれかの工程の途中で基板の裏面にも樹脂による保護層を設けることも可能であって、その場合、表面保護に用いた樹脂を好適に使用できる。また、この場合には、樹脂がラミネート状に付与されたフィルムを熱圧着することによって裏面保護層の形成を行うこともできる。
【００２９】
また、上述したような各工程の一部の順序の変更も可能である。
【００３０】
さらに、本発明は、次のような形態をとることを特徴とする。
【００３１】
それぞれの素子の側面に相当する部分に金属層が埋め込まれて形成された非磁性絶縁性基板上に、上述の方法で半導体薄膜を形成する。さらにそのウエハー上に多数個の半導体装置と多数個の内部電極を上述の方法で形成する。
【００３２】
この金属層が埋め込まれた非磁性絶縁性基板は、例えば、アルミナ基板にＷ金属が局部的に埋め込まれた形態がある。これは、次のような工程を経て作製する。９０％の含有量のアルミナとバインダーを混合し、ドクターブレード法で所望の厚さのシート状に成形する。次いで打ち抜き金型によって局部的にシートを打ち抜き、この部分にＷ金属粉が混合されたペーストを埋め込む。本発明において、この埋め込み部が半導体装置の側面裏面電極部となる。その後、場合によっては、表面裏面に前記Ｗペーストを所望の部分にスクリーン印刷等でプリントする。これは、本発明において半導体装置外部電極部の裏面電極部を広く形成するのに有効である。次いで、還元雰囲気下で最大１６００℃で焼成して、Ｗ金属が埋め込まれたアルミナ基板（メタライズ・アルミナ基板）が完成する。
【００３３】
次に、各半導体装置を分離するように基板に切り込みを入れる工程が続く。切り込み深さは、前記基板中に形成された金属層が出現する程度で良い。ダイシングによって行うのが簡便であり、ブレードの摩耗等を考慮し、例えば３０μｍの深さの切り込みを入れる。また、切り込みは必ずしもＸＹ方向に入れる必要はなく、Ｘ方向のみ行なっても良い。
【００３４】
次に、前述のように、少なくとも感磁部上に保護膜を形成する工程が続く。この際、切り込み部の一部にも保護膜を形成することが可能である。
【００３５】
内部電極のパターンをそのまま外部電極につなげるために、金属の内部電極上に導電性樹脂層を前述の方法で形成する。
【００３６】
次いで、前述の切り込み部に沿って基板の裏面までダイシング等によって個別の半導体装置に切断する。その際、前述の切り込み時に使用したブレードの厚さより薄いブレードを使用して切断することが好ましい。この二つのブレードの厚さの差の半分の幅が、導電性樹脂と非磁性絶縁性基板中に埋め込まれている金属とが接合される部位となる。
【００３７】
最後に、バレルメッキにより、半導体装置の導電性樹脂層や、切断により出現した非磁性絶縁性基板中の金属部および非磁性絶縁性基板裏面の金属部、すなわち露出した金属部にはんだ付けに適した金属を被覆するためのメッキを行う。この被覆としては、電解メッキまたは無電解メッキなど何れの方法も可能である。
【００３８】
本発明は、かくしてウエハー全体を一括して処理して極めて簡便に素子化することを特徴とするものである。
【００３９】
【実施例】
以下に図面を参照して本発明の実施例を説明するが、本発明はこれらの実施例に限定されるものではない。
【００４０】
（実施例１）
図１に本発明によるホール素子の実施例の模式的断面図を示す。図１において、１はアルミナ基板、２は半導体装置の内部電極であり金属からなる。３は半導体装置の感磁部、４は内部電極２上に形成された導電性樹脂層、５ａは感磁部３を覆ったソルダーレジスト、５ｂは基板裏面のソルダーレジストである。
【００４１】
図１に示したホール素子を作製するための工程を図２〜図５を用いて説明する。図２（Ａ）はアルミナ基板１上に多数個の半導体装置のパターンが形成されている様子を示し、図２（Ｂ）は、各半導体装置の内部電極２、感磁部３の形状を示すための図２（Ａ）の部分拡大図である。図２に示した状態のウエハーを次のような工程を経て作製した。直径４インチ（１０．２ｃｍ）で厚さが０．２ｍｍのアルミナ基板上に、電子移動度１３０００ｃｍ2／Ｖ／ｓｅｃのＩｎＳｂ薄膜を形成し、フォトリソグラフィーの手法でホール素子パターンを形成した。感磁部３の長さは３５０μｍ、幅は１７０μｍであった。各ホール素子のための一つのペレットの大きさは１．３ｍｍ×０．８ｍｍ角であった。内部電極用のパターニングを行い、個々の半導体装置の四隅に無電解Ｃｕメッキによって内部電極２を形成した。
【００４２】
次に、感磁部にソルダーレジストを形成するが、レジストを厚み１０μｍに塗布後、リソグラフィーの工程を経て所定の部分にのみ形成した。使用したレジストはシップレイ社製ＣＦＰＲ−Ｇ−２００であった。その状態を図３に示す。
【００４３】
次に、各半導体装置を分離するように、基板に切り込み６を入れた状態を図４に示す。この際の切り込み６の深さは約１００μｍであった。
【００４４】
次いで、内部電極部分に隣り合う半導体装置の内部電極部分と跨ってスクリーン印刷により５０μｍの厚さで導電性樹脂層４を設けた。この際に用いた導電性樹脂は（株）アサヒ化学研究所製のＬＳ−００５Ｐであった。次に、上記のソルダーレジスト５ａと同じソルダーレジスト５ｂを基板１の裏面の全面に塗布し乾燥させた。この状態の断面図を図５に示す。
【００４５】
最後に、図５に示した切断線７に沿って、０．０５ｍｍ幅のブレードを使用したダイシングによって基板１を切断し、個別のホール素子に分離した。
【００４６】
このようにして得られたホール素子は図１に示したものである。本実施例のホール素子の寸法は、１．３×０．８ｍｍ角（すなわち、素子ペレットと同一の寸法）で、厚さが０．２５ｍｍであった。この素子の感度は１Ｖ、０．１Ｔの条件で平均約６０ｍＶであった。
【００４７】
（実施例２）
半導体薄膜を担持したアルミナ基板を以下のようにして作った。
【００４８】
まず、劈開した雲母を蒸着基板にして、初めにＩｎ過剰のＩｎＳｂ薄膜を蒸着により形成し、次いで過剰のＩｎと化合物を形成するＳｂを過剰に蒸着する方法により、電子移動度４６０００ｃｍ2／Ｖ／ｓｅｃのＩｎＳｂ薄膜を厚さ０．７μｍに形成した。次に、５５ｍｍ角、厚さ０．２ｍｍのアルミナ基板１を準備し、上記のＩｎＳｂ薄膜上にポリイミド樹脂を滴下し、アルミナ基板をその上に重ね、重石を置いて２００℃で１２時間放置した。次に室温に戻し、雲母を剥ぎ取った。高さの制約から接着のための樹脂の厚さは数μｍに抑える必要がある。
【００４９】
以上のＩｎＳｂ薄膜を担時したアルミナ基板を用いて、実施例１と同じようにして、ホール素子を作製した。素子の寸法は実施例１の素子とほぼ同じ寸法であり、感度は１Ｖ、０．１Ｔの条件で平均２１０ｍＶとこの高さの素子としては極めて高いものであった。
【００５０】
（実施例３）
実施例２において、アルミナ基板に代えて、金属が局部的に埋め込まれた非磁性絶縁性基板（メタライズ・アルミナ基板）を使用した場合を示す。
【００５１】
図６に、本発明によるホール素子の実施例の模式的断面図を示す。図６において、８は、金属が埋め込まれているアルミナ基板、すなわちメタライズ・アルミナ基板である。９はメタライズ・アルミナ基板のＷ金属部であり、２は半導体装置の内部電極であり金属からなる。３は半導体装置の感磁部、４は内部電極２上に形成された導電性樹脂層、５は感磁部３を覆ったソルダーレジスト、１０は外部電極上に形成したＮｉ、Ａｕメッキ部である。
【００５２】
図６に示したホール素子を作製するための工程を、図７〜図１１を用いて説明する。図７（Ａ）は、メタライズ・アルミナ基板８上に多数個の半導体装置のパターンが形成されている様子を示し、図７（Ｂ）は、各半導体装置の内部金属電極２、感磁部３の形状を示すための図７（Ａ）の部分拡大図である。図７に示した状態のウエハーを次のような工程を経て作製した。
【００５３】
まず、劈開した雲母を蒸着基板にして、はじめにＩｎ過剰のＩｎＳｂ薄膜を蒸着により形成し、次いでＩｎＳｂ膜中にある過剰のＩｎと化合物を形成するＳｂを過剰に蒸着する方法により、電子移動度４６０００ｃｍ2／Ｖ／ｓｅｃのＩｎＳｂ薄膜を厚さ０．７μｍに形成した。次に５４ｍｍ角、厚さ０．２５ｍｍのメタライズ・アルミナ基板８を準備し、上記のＩｎＳｂ薄膜上にポリイミド樹脂を滴下し、メタライズ・アルミナ基板をその上に重ね、重石を置いて２００℃で１２時間放置した。次に室温に戻し、雲母を剥ぎ取った。高さの制約から接着のための樹脂の厚さは数μｍに抑える必要がある。
【００５４】
メタライズ・アルミナ基板は、最後のホール素子工程で半導体装置を個片に切断した際に半導体装置の四隅にＷ金属が配置する様、Ｗ金属がポール状にアルミナ基板中に多数埋め込まれている。
【００５５】
最終的に、四隅のＷ金属形成部の中央に感磁部を形成するように、基板外形から位置合わせを実施し、フォトリソグラフィーの手法でホール素子パターンを形成する。内部電極用のパターニングを実施し、無電解銅メッキを施し厚付けのため更に電解銅メッキを施し、次にエッチングパターンを形成して、エッチングにより、感磁部３と内部電極２を形成した。感磁部３の長さは３５０μｍ、幅は１７０μｍであった。各ホール素子のための一つのペレットの大きさは１．５ｍｍ×０．８ｍｍ角であった。この状態を図８に示す。
【００５６】
次に、各半導体装置を分離するように、基板に切り込み６を入れた状態を図９に示す。０．３ｍｍ幅のブレードを使用してダイシングソーで切り込みを入れた。この際の切り込み６の深さは約３０μｍであった。切り込みは最終の個片素子の長手方向になる一方向（Ｘ方向）のみ実施した。上記ポリイミド樹脂層を破り、メタライズ・アルミナ基板のＷ部分が出現した状態となった。
【００５７】
次に、感磁部が形成されている表面にソルダーレジスト５を形成するが、レジストを厚さ４０μｍに塗布後、リソグラフィーの工程を経て所定の部分のみ形成した。使用したソルダーレジストは、タムラ社製ＤＳＲ−２２００ＢＧＸであった。その状態を図１０に示す。
【００５８】
次いで、内部電極部分に隣り合う半導体装置の内部電極部分と跨ってスクリーン印刷により５０μｍの厚さで導電性樹脂層４を形成した。この際用いた導電性樹脂は（株）アサヒ化学研究所製のＬＳ−００５Ｐであった。この状態の断面図を図１１に示す。
【００５９】
次に、図１１に示した切断線７に沿って、０．１ｍｍ幅のブレードを使用してダイシングソーで基板１をＸＹ方向に切断し、個別のホール素子に分離した。
【００６０】
最後に、バレルメッキにより、無電解ＮｉメッキでＮｉを３μｍ、無電解ＡｕメッキでＡｕを０．０５μｍ、ソルダーレジストで保護されていない内部電極の一部と導電性樹脂部とメタライズ・アルミナ基板のダイシングソーでの切断によって出現したホール素子側面のＷ金属部とメタライズ・アルミナ基板の裏面にあるＷ金属部に上記金属のメッキ被膜を施した。
【００６１】
このようにして得られたホール素子は、図６に示したものである。本実施例のホール素子寸法は、０．８×１．５ｍｍ角（すなわち、素子ペレットと同一の寸法）で、厚さが０．３ｍｍであった。この素子の感度は入力電圧１Ｖ、０．１Ｔの磁束密度中の条件で平均約２１０ｍＶであった。
【００６２】
（実施例４）
半導体薄膜を担持したメタライズ・アルミナ基板を以下のようにして作製した。５４ｍｍ角で厚さが０．２５ｍｍのメタライズ・アルミナ基板片面にＳｉＯ2を５０００Å形成した。その上に、実施例１と同様な蒸着法により、電子移動度１３０００ｃｍ2／Ｖ／ｓｅｃのＩｎＳｂ薄膜を形成した。
【００６３】
以上のＩｎＳｂ薄膜を担持したメタライズ・アルミナ基板を用いて、実施例３と同じようにして、ホール素子を作製した。素子の寸法は実施例３の素子とほぼ同じ寸法であり、感度は、入力電圧１Ｖ、０．１Ｔの磁束密度中の条件で平均約６０ｍＶであった。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、極めて小型薄型でかつ実装時の良否判定を素子を破壊することなく行うことができ、さらに半導体装置部分の形成が簡便なペレットサイズのホール素子を提供することができる。
【図面の簡単な説明】
【図１】本発明によるホール素子の一実施例の模式的断面図である。
【図２】図１に示した実施例の製造方法の工程図であって、セラミック基板上に内部電極と感磁部を多数個形成した状態を示す図である。
【図３】図１に示した実施例の製造方法の工程図であって、保護層として感磁部上にソルダーレジストを形成した状態を示す図である。
【図４】図１に示した実施例の製造方法の工程図であって、半導体装置を分離するように基板に切り込みを入れた状態を示す図である。
【図５】図１に示した実施例の製造方法の工程図であって、内部電極上に導電性樹脂層を形成した状態を示す図である。
【図６】本発明によるホール素子の一実施例の模式的断面図である。
【図７】図６に示した実施例の製造方法の工程図であって、メタライズ・アルミナ基板上に内部電極と感磁部を多数個形成した状態を示す図である。
【図８】図６に示した実施例の製造方法の工程図であって、メタライズ・アルミナ基板上に内部電極と感磁部を多数個形成した状態を示す断面図である。
【図９】図６に示した実施例の製造方法の工程図であって、半導体装置を分離するように基板に切り込みを入れた状態を示す図である。
【図１０】図６に示した実施例の製造方法の工程図であって、保護層として感磁部上にソルダーレジストを形成した状態を示す図である。
【図１１】図６に示した実施例の製造方法の工程図であって、内部電極上に導電性樹脂層を形成した状態を示す図である。
【図１２】従来のホール素子の形状を示す図である。
【符号の説明】
１  アルミナ基板
２  内部電極
３  感磁部
４  導電性樹脂層
５  ソルダーレジスト
６  切り込み
７  切断線
８  メタライズ・アルミナ基板
９  メタライズ・アルミナ基板中のＷ金属部
１０  Ｎｉ、Ａｕメッキ部
【図１】
0004542215.tif 000002
【図２】
0004542215.tif 000003
【図３】
0004542215.tif 000004
【図４】
0004542215.tif 000005
【図５】
0004542215.tif 000006
【図６】
0004542215.tif 000007
【図７】
0004542215.tif 000008
【図８】
0004542215.tif 000009
【図９】
0004542215.tif 000010
【図１０】
0004542215.tif 000011
【図１１】
0004542215.tif 000012
【図１２】
0004542215.tif 000013