(57)【特許請求の範囲】
【請求項１】
入力信号を昇圧する電流駆動型のレベルシフタであって、別途入力される制御信号のレベルに応じて、回路動作を停止する停止手段をさらに備えているレベルシフタにおいて、
電子回路を一時的にリセットし、動作可能になるように初期化する初期化信号を、上記制御信号として入力するための信号線が、上記停止手段にさらに接続されていることを特徴とするレベルシフタ。
【請求項２】
クロック信号に同期して動作する複数段のフリップフロップを有し、切替信号に応じてシフト方向を双方向に切り替え可能で、かつ、入力信号の振幅が駆動電圧よりも小さな双方向シフトレジスタにおいて、
上記複数段のフリップフロップの両端に、請求項１に記載のレベルシフタを備えていることを特徴とする双方向シフトレジスタ。
【請求項３】
マトリクス状に配された複数の画素と、
上記各画素の各行に配置された複数のデータ信号線と、
上記各画素の各列に配置された複数の走査信号線と、
予め定められた周期の第１クロック信号に同期して、互いに異なるタイミングの走査信号を上記各走査信号線へ順次与える走査信号線駆動回路と、
予め定められた周期の第２クロック信号に同期して順次与えられ、かつ、上記各画素の表示状態を示す映像信号から、上記走査信号が与えられた走査信号線の各画素へのデータ信号を抽出して、上記各データ信号線へ出力するデータ信号線駆動回路とを有する表示装置において、
上記データ信号線駆動回路および上記走査信号線駆動回路の少なくとも一方は、上記第１あるいは第２クロック信号を上記クロック信号とする請求項２に記載の双方向シフトレジスタを備えていることを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、上記データ信号線駆動回路、上記走査信号線駆動回路および上記各画素は、互いに同一の基板上に形成されていることを特徴とする表示装置。
【請求項５】
請求項３に記載の表示装置において、上記データ信号線駆動回路、上記走査信号線駆動回路および上記各画素は、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいることを特徴とする表示装置。
【請求項６】
請求項３に記載の表示装置において、上記データ信号線駆動回路、上記走査信号線駆動回路および上記各画素は、６００度以下のプロセス温度によって製造されたスイッチング素子を含んでいることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、使用形態に関わらず、必要に応じて無用な定常電流を確実に削減できるレベルシフタ、それを備えているシフトレジスタ、およびそれを備えている表示装置に関する。
【背景技術】
【０００２】  表示装置に入力される信号は、表示装置の外部にある集積回路によって生成される。したがってこの信号は、集積回路の動作電圧に等しいことが求められる。一方、集積回路の動作電圧は年々低下している。このように、表示装置は、入力される信号を表示装置の動作電圧にまで昇圧する、いわゆるレベルシフタを必要とする。【０００３】  表示装置において使用される一般的なレベルシフタ１００について、図７を参照して以下に説明する。図７は、従来技術に係るレベルシフタの構成を示す回路図である。この図に示すレベルシフタ１００では、入力信号ＩＮのＨｉｇｈレベルを、電圧ＶＣＣであると定義する。さらに、入力信号ＩＮの反転信号である入力反転信号ＩＮＢのＨｉｇｈレベルも、電圧ＶＣＣであると定義する。ここで、電圧ＶＣＣは、電圧ＶＤＤよりも小さい。すなわち、レベルシフタ１００は、入力される電圧ＶＣＣをレベルシフトすることによって、電圧ＶＤＤとして出力する。【０００４】  レベルシフタ１００では、入力信号ＩＮとしてＬｏｗレベルが入力されると、Ｐ型のトランジスタＰ１０１のゲート電圧がＧＮＤレベルに等しくなる。これにより、トランジスタＰ１０１において、ソースとゲートの間の電圧が電圧ＶＤＤに等しくなる。これによりトランジスタＰ１０１は完全にオンする。【０００５】  トランジスタＰ１０１が完全にオンすることによって、電圧Ｖ１は電圧ＶＤＤとほぼ等しくなる。なお電圧Ｖ１は、実際には、トランジスタＰ１０１の閾値分だけ下がった電圧となる。このとき、Ｎ型のトランジスタＮ１０２のゲートに電圧ＶＤＤが印加される。これにより、トランジスタＮ１０２において、ゲートとソースとのあいだの電圧は電圧ＶＤＤに等しくなる。したがってトランジスタＰ１０１と同じく、トランジスタＮ１０２も完全にオンする。【０００６】  一方、Ｐ型のトランジスタＰ１０２のゲートには、電圧ＶＣＣが印加される。すなわちトランジスタＰ１０２において、ゲートとソースとのあいだの電圧は、電圧ＶＤＤから電圧ＶＣＣを減算した値に等しくなる。したがってトランジスタＰ１０２は、完全ではないが、部分的にオンする。【０００７】  ここで、完全にオンしているトランジスタＮ１０２の抵抗を、抵抗ＲＺＮ１０２と定義する。一方、不完全にオンしているトランジスタＰ１０２の抵抗を、抵抗ＲＺＰ１０２と定義する。このとき、抵抗ＲＺＮ１０２＜抵抗ＲＺＰ１０２が成立する。また、電圧Ｖ２は、電圧ＶＤＤとＧＮＤレベルとのあいだを、抵抗ＲＺＮ１０２と抵抗ＲＺＰ１０２とによって分圧される。すなわち、電圧Ｖ２＝電圧ＶＤＤ×抵抗ＲＺＮ１０２÷（抵抗ＲＺＮ１０２＋抵抗ＲＺＰ１０２）の関係が成立する。【０００８】  このとき、電圧Ｖ２が印加することによって、Ｐ型のトランジスタＰ１０３がオンしてＮ型のトランジスタＮ１０３がオフするようなトランジスタＰ１０３とトランジスタＮ１０３を配置しておけば、インバータＩＮＶ１０１に入力される電圧Ｖ３は、電圧ＶＤＤと等しくなる。したがって、インバータＩＮＶ１０１は入力された電圧Ｖ３を反転することによって、Ｌｏｗレベル（ＧＮＤレベル）を出力する。【０００９】  つぎに、入力信号ＩＮとしてＨｉｇｈレベルが入力される場合を説明する���入力信号ＩＮとしてＨｉｇｈレベルが入力されると、レベルシフタ１００において、トランジスタＰ１０２におけるゲートの電圧は、ＧＮＤレベルと等しくなる。これにより、トランジスタＰ１０２において、ゲートとソースとのあいだの電圧は、電圧ＶＤＤに等しくなる。したがってトランジスタＰ１０２は、完全にオンする。【００１０】  すなわち電圧Ｖ２の電圧は、電圧ＶＤＤに等しくなる。なお実際には、電圧Ｖ２は、トランジスタＰ１０２の閾値分だけ下がった電圧となる。したがって、トランジスタＰ１０３はオフし、トランジスタＮ１０３はオンする。これにより、インバータＩＮＶ１０１に入力される電圧Ｖ３は、ＧＮＤレベルに等しくなる。したがってインバータは、入力された電圧Ｖ３を反転することによって、Ｈｉｇｈレベルを出力する。【００１１】  このようにレベルシフタ１００では、入力信号ＩＮとしてＬｏｗレベル（ＧＮＤレベル）が入力されるとき、出力信号ＯＵＴとしてＧＮＤレベルを出力する。一方、入力信号ＩＮとしてＨｉｇｈレベル（電圧ＶＣＣ）が入力されるとき、出力信号ＯＵＴとして電圧ＶＤＤを出力する。【００１２】  このレベルシフタ１００では、トランジスタＰ１０１およびトランジスタＰ１０２を、完全にオフすることはできない。なぜなら一般に、ＰＭＯＳトランジスタが完全にオフするためには、ゲートにおいて、電圧ＶＤＤよりも高い電圧が印加される必要があるからである。しかしレベルシフタ１００では、入力信号ＩＮ、または入力反転信号ＩＮＢが印加される。ここで、入力信号ＩＮおよび入力反転信号ＩＮＢは、いずれも、Ｈｉｇｈレベルの場合は電圧ＶＣＣである。この電圧ＶＣＣは、電圧ＶＤＤよりも低い。すなわち、トランジスタＰ１０１およびトランジスタＰ１０２のゲートには、高くても電圧ＶＣＣが印加されるのみであり、電圧ＶＤＤが印加されることがない。これにより、トランジスタＰ１０１およびトランジスタＰ１０２は、完全にオフすることがない。【００１３】  このときレベルシフタ１００では、電圧ＶＤＤと入力信号ＩＮとの間において、トランジスタＰ１０２とトランジスタＮ１０２とを経由する定常電流が流れる。さらに、電圧ＶＤＤと入力反転信号ＩＮＢとの間において、トランジスタＰ１０１、トランジスタＮ１０１とを経由する定常電流が流れる。【００１４】  表示装置では、レベルシフトする必要のある信号の分だけ、上述したレベルシフタを備えている。たとえば、表示装置のデータ信号線駆動回路や走査信号線駆動回路では、各データ信号を映像信号からサンプリングする際のタイミングを取ったり、各走査信号線へ与える走査信号を作成したりするために、シフトレジスタが広く使用されている。さらに、表示部あるいは撮影部を反転可能な表示装置では、表示部あるいは撮影部の向きに応じて、上下や左右を反転させた鏡像を表示することが望まれる。そのためシフトレジスタとして、シフト方向を切り替え可能な双方向シフトレジスタが使用される。双方向シフトレジスタを用いれば、シフト方向が切替られると、画像の走査方向が反転する。したがって、各画素への映像信号を記憶することなく、鏡像を表示できる。【００１５】  このようなシフトレジスタでは、その両端に、スタート信号をレ���ルシフトするレベルシフタが、それぞれ１つずつ設けられている。しかし、この種のシフトレジスタでは、いずれか一方のレベルシフタが動作しているとき、もう一方は動作しない。このとき、動作しないレベルシフタにおいても、上述した定常電流が流れている。そのため、動作する必要のないレベルシフタにおいて、消費電流の無駄が生じていた。【００１６】  そこで、このような無用な定常電流を削減する技術を開示するものとして、特許文献１がある。特許文献１では、シフトレジスタにおける信号の切り替え方向を変更するための切替信号Ｌ／Ｒが、レベルシフタに入力される。これにより、Ｌｏｗレベルの特性に応じて、１つのシフトレジスタに備えられている２つのレベルシフタのうち、いずれか一方のレベルシフタにおける定常電流を削減する。【００１７】  特許文献１におけるレベルシフタについて、図８を参照して以下に説明する。図８は、従来技術に係る、順方向用のレベルシフタの構成を示す回路図である。なお、図８に示すレベルシフタ１０１を説明するにあたって、図７に示すレベルシフタ１００と同様に動作する回路素子については、同一の符号を付し、その説明を省略する。【００１８】  レベルシフタ１０１は、シフトレジスタに入力されるスタート信号をレベルシフトする。そこで、レベルシフタ１０１に入力される入力信号ＩＮをスタート信号ＳＳＰと記載し、その反転信号である入力反転信号ＩＮＢをスタート反転信号ＳＳＰＢと記載する。さらに、レベルシフタ１０１が出力する信号を、出力信号ＳＳＰＺと記載する。【００１９】  図８に示すように、レベルシフタ１０１には、切替信号Ｌ／Ｒが入力される。ここで、まず、切替信号Ｌ／ＲとしてＨｉｇｈレベルが入力される場合を説明する。なお、この切替信号Ｌ／Ｒは、レベルシフタ１０１を構成する各回路素子を駆動できるだけの電圧にレベルシフトされている。【００２０】  切替信号Ｌ／ＲがＨｉｇｈレベルであるとき、シフトレジスタは、順方向にシフトし、切替信号Ｌ／ＲがＬｏｗレベルであるとき、シフトレジスタは、逆方向にシフトするものとすれば、レベルシフタ１０１は、シフトレジスタが順方向にシフトするときのためのレベルシフタである。【００２１】  図８において、入力される切替信号Ｌ／ＲがＨｉｇｈレベルであるとき、Ｐ型のトランジスタＰ１０４のゲートは、Ｈｉｇｈレベルに等しくなる。また、Ｐ型のトランジスタＰ１０５のゲートも、Ｈｉｇｈレベルに等しくなる。すなわち、両者には、電圧ＶＤＤが印加される。これにより、トランジスタＰ１０４、およびトランジスタＰ１０５は、両方ともオフする。【００２２】  レベルシフタ１０１において、入力される切替信号Ｌ／ＲはインバータＩＮＶ１０２によって反転されるＬｏｗレベルとして、Ｎ型のトランジスタＮ１０６のゲート、およびＮ型のトランジスタＮ１０７のゲートに入力される。これにより、トランジスタＮ１０６のゲート、およびトランジスタＮ１０７のゲートは、Ｌｏｗレベルに等しくなる。すなわち、トランジスタＮ１０６およびトランジスタＮ１０７は、両方ともオフする。【００２３】  切替信号Ｌ／ＲがＨｉｇｈレベルであるとき、Ｎ型のトランジスタＮ１０４のゲートにはＨｉｇｈレベルが入力される。さらに、トランジスタＮ１０５のゲートにも、Ｈｉｇｈレベルが入力される。これにより、トランジスタＮ１０４およびトランジスタＮ１０５は、両方ともオンする。【００２４】  オフしているトランジスタでは、ソースとドレインとのあいだがオープンしているとみなせる。一方、オンしているトランジスタでは、ソースとドレインとのあいだがショートしているとみなせる。これにより、図８に示すレベルシフタ１０１は、図７に示すレベルシフタ１００と、同一の回路であるとみなせる。すなわち、切替信号Ｌ／ＲとしてＨｉｇｈレベルが入力されるとき、レベルシフタ１０１は、レベルシフタ１００と同様に動作する。このとき、電圧ＶＤＤとスタート信号ＳＳＰとの間に、トランジスタＰ１０２、トランジスタＮ１０２、およびトランジスタＮ１０４を経由する定常電流が流れる。さらに、電圧ＶＤＤとスタート反転信号ＳＳＰＢとの間に、トランジスタＰ１０１、トランジスタＮ１０１、およびトランジスタＮ１０５を経由する定常電流が流れる。【００２５】  シフトレジスタが、逆方向にシフトするとき、図８に示すレベルシフタ１０１は、動作する必要はない。そこで、レベルシフタ１０１は、入力される切替信号Ｌ／ＲがＬｏｗレベルであるときに、動作しない回路構成となっている。この点につき、以下に説明する。【００２６】  切替信号Ｌ／ＲがＬｏｗレベルであるとき、トランジスタＰ１０４のゲートにはＬｏｗレベルが印加される。さらに、トランジスタＰ１０５のゲートにも、Ｌｏｗレベルが印加される。これにより、トランジスタＰ１０４およびトランジスタＰ１０５は、両方ともオンする。【００２７】  さらに、入力される切替信号Ｌ／Ｒは、インバータＩＮＶ１０２によって反転されＨｉｇｈレベルとして、トランジスタＮ１０６のゲート、およびトランジスタＮ１０７のゲートに入力される。これにより、トランジスタＮ１０６およびトランジスタＮ１０７の両者は、いずれもオンする。【００２８】  切替信号Ｌ／ＲがＬｏｗレベルであるとき、トランジスタＮ１０４のゲートにはＬｏｗレベルが入力される。さらに、トランジスタＮ１０５のゲートにも、Ｌｏｗレベルが入力される。これにより、トランジスタＮ１０４およびトランジスタＮ１０５は、両方ともオフする。【００２９】  上述したように、オフしているトランジスタは、ソースとドレインとの間がオープンしているとみなせ、オンしているトランジスタでは、ソースとドレインとの間がショートしているとみなせるため、トランジスタＰ１０４のソースとドレインはショートしていることになり、トランジスタＰ１０１のゲートに電圧ＶＤＤが印加される。また、トランジスタＰ１０５のソースとドレインもショートしていることになり、トランジスタＰ１０２のゲートにも電圧ＶＤＤが印加される。これにより、トランジスタＰ１０１およびトランジスタＰ１０２は、両方ともオフする。【００３０】  また、トランジスタＮ１０６がオンしているため、このトランジスタＮ１０６を通じて、トランジスタＮ１０１のゲート、およびトランジスタＮ１０２のゲートに、ＧＮＤレベルが印加される。これにより、トランジスタＮ１０１およびトランジスタＮ１０２の両者は、いずれもオフする。【００３１】  このよう��、レベルシフタ１０１では、切替信号Ｌ／ＲとしてＬｏｗレベルが入力されるとき、トランジスタＰ１０１、トランジスタＮ１０１およびトランジスタＮ１０５は、全てオフする。これにより、電圧ＶＤＤとスタート反転信号ＳＳＰＢとの間に、定常電流は流れない。同様に、トランジスタＰ１０２、トランジスタＮ１０２、およびトランジスタＮ１０４も、すべてオフする。これにより、電圧ＶＤＤとスタート信号ＳＳＰとの間にも、定常電流は流れない。【００３２】  このとき、レベルシフタ１０１は動作しない。この状態のレベルシフタ１０１では、さらに、電圧Ｖ２のラインが浮いた状態にならないようにする。すなわち、オンしているトランジスタＮ１０７を介して、ＧＮＤレベルを電圧Ｖ２のラインに提供する。これにより、電圧Ｖ３はＨｉｇｈレベルに等しくなる。すなわち、出力信号ＳＳＰＺはＬｏｗレベルとなる。【００３３】  このように、図８に示すレベルシフタ１０１では、切替信号Ｌ／ＲがＨｉｇｈレベルであるとき、スタート信号ＳＳＰのＨｉｇｈレベルである電圧ＶＣＣをレベルシフトすることによって、出力信号ＳＳＰＺとしてＨｉｇｈレベルである電圧ＶＤＤを出力する。一方、切替信号Ｌ／ＲがＬｏｗレベルであるとき、入力の状態にかかわらず、ＧＮＤレベルを出力する。さらに、このとき、無用な定常電流を削減する。【００３４】  図８に示すレベルシフタ１０１は、切替信号Ｌ／ＲがＨｉｇｈレベルのときにレベルシフト動作をし、切替信号Ｌ／ＲがＬｏｗレベルのときにレベルシフト動作を停止して定常電流を削減するが、これとは逆に、切替信号Ｌ／ＲがＬｏｗレベルのときにレベルシフト動作をし、切替信号Ｌ／ＲがＨｉｇｈレベルのときにレベルシフト動作を停止して定常電流を削減するレベルシフタにするには、レベルシフタ１０１の切替信号Ｌ／Ｒの電圧レベルを反転させればよい。具体的には図９のレベルシフタ１０２のように、切替信号Ｌ／ＲにＩＮＶ１０３を挿入すればよい。【００３５】  このように、特許文献１に係るシフトレジスタでは、上述したレベルシフタ１０１およびレベルシフタ１０２を備えることによって、使用する必要のない一方のレベルシフタを停止する。これにより、一方のレベルシフタにおいて流れる定常電流を削減する。したがって、シフトレジスタにおける消費電流を削減できる。
【特許文献１】日本国公開特許公報「特開２０００−３２２０２０号公報（公開日：２０００年１１月２４日）」」
【発明の開示】
【００３６】  しかし、特許文献１のレベルシフタでは、使用形態によっては、必ずしも確実に定常電流を削減できない場合が生ずる問題がある。すなわち、特許文献１のシフトレジスタでは、２つのレベルシフタが、入力される切替信号Ｌ／Ｒの電圧レベルに応じて、動作するか、または動作しない構成である。このとき、一方のレベルシフタに入力される切替信号Ｌ／Ｒの電圧レベルと、もう一方のレベルシフタに入力される切替信号Ｌ／Ｒの電圧レベルとは、互いに逆の値となる。すなわち、一方がＨｉｇｈレベルであれば、もう一方はＬｏｗレベルである。これにより、特許文献１のシフトレジスタが動作するとき、一方のレベルシフタは動作するが、もう一方のレベルシフタは動作しないことになる。したがって、一方のレベルシフタにおける定常電流は削減できるが、もう一方のレベルシフタにおける定常電流は、削減できない。すなわち、特許文献１のレベルシフタを使用する場合、１つのシフトレジスタにおいて、２つのレベルシフタを同時に停止させ、両者に流れる定常電流を、同時に削減することはできない。
【００３７】  ここで、たとえば、２つの表示パネルを備え、それら一方のみを使用するような表示装置を実装するとする。このとき、このような表示装置に、特許文献１のレベルシフタやシフトレジスタを用いる場合、動作する必要のない表示パネルに含まれるシフトレジスタにおいて、２つのレベルシフタのうち、いずれか一方しか停止させることしかできない。したがって、表示する必要のない表示パネルにおいて、その表示パネルに含まれるレベルシフタにおける定常電流を、完全に削除できない。
【００３８】  本発明は上記の課題を解決するためになされたものであり、その目的は、使用形態に関わらず、必要に応じて無用な定常電流を確実に削減できるレベルシフタ、それを備えたシフトレジスタ、およびそれを備えた表示装置を提供することにある。
【００３９】  本発明のレベルシフタは、上記の課題を解決するために、入力信号を昇圧する電流駆動型のレベルシフタであって、別途入力される制御信号のレベルに応じて、回路動作を停止する停止手段をさらに備えているレベルシフタにおいて、電子回路を一時的にリセットし、動作可能になるように初期化する初期化信号を、上記制御信号として入力するための信号線が、上記停止手段にさらに接続されていることを特徴としている
電流駆動型である本レベルシフタでは、昇圧すべき入力信号が入力されていない条件下においても、オンしている各トランジスタを経由する定常電流が流れている。しかし上記の構成によれば、本レベルシフタは、初期化信号を入力するための信号線を通じて、電子回路を一時的にリセットし、動作可能になるように初期化する初期化信号が停止手段に入力されるとき、その回路動作を停止する。これにより、定常電流を削減することができる。
【００４０】  このように本レベルシフタでは、本来、電子回路を初期化するための初期化信号が、回路動作を停止するための停止手段に入力されうる。すなわち、制御信号としての初期化信号が停止手段に入力されるときに、入力初期化信号のレベルに応じて、動作して入力信号を昇圧するか、あるいは、停止して定常電流を削減する。したがって本レベルシフタが、たとえば双方向シフトレジスタの両端にそれぞれ設けられる場合であっても、２つの本レベルシフタは、動作する必要がない場合に、いずれも初期化信号が停止手段に入力されることによって、動作を停止し、かつ定常電流を削減することができる。
【００４１】  すなわちこの初期化信号は、そのレベルが本レベルシフタの使用形態に依存しない信号である。このように本レベルシフタは、同じ初期化信号が入力されるなら、使用形態の違いに関わらず同様に回路動作を停止し、定常電流を削減できる。すなわち本レベルシフタは、必要に応じて定常電流を確実に削減でき、消費電流を確実に削減できる効果を奏する。
【００４２】  本発明の双方向シフトレジスタは、上記の課題を解決するために、クロック信号に同期して動作する複数段のフリップフロップを有し、切替信号に応じてシフト方向を双方向に切り替え可能で、かつ、入力信号の振幅が駆動電圧よりも小さな双方向シフトレジスタにおいて、上記複数段のフリップフロップの両端に、上記した本発明のレベルシフタを備えていることを特徴としている。
【００４３】  上記の構成によれば、シフト方向が一方（第１方向）に指定されている場合、入力信号は、上記複数段のフリップフロップの一方端（第１端部）に設けられたレベルシフタ（第１レベルシフタ）によって昇圧された後、第１端部のフリップフロップへ印加され、上記クロック信号に同期して順次伝送される。これとは逆に、シフト方向が第１方向とは逆の方向（第２方向）に指定されている場合、入力信号は、上記複数段のフリップフロップのうち、第１端部とは逆方向の端部（第２端部）に設けられたレベルシフタ（第２レベルシフタ）によって昇圧された後、第２端部のフリップフロップへ印加され、上記クロック信号に同期して順次伝送される。
【００４４】  上記の構成によれば、複数段のフリップフロップの両端に、第１および第２レベルシフタが設けられているので、唯一のレベルシフタが第１および第２端部のフリップフロップへレベルシフト後の信号を印加する場合に比べて、各レベルシフタからフリップフロップへの距離を短縮できる。この結果、レベルシフト後の信号の伝送距離を短縮できるので、レベルシフタの負荷容量を削減でき、レベルシフタに必要な駆動能力を抑制できる。これにより、たとえば、レベルシフタの駆動能力が小さく、かつ、フリップフロップの両端間の距離が長い場合であっても、レベルシフタからフリップフロップまでの間にバッファを設ける必要がなくなり、双方向シフトレジスタの消費電力を削減できる。
【００４５】  さらに、本シフトレジスタが動作する必要のないとき、両端に設けられている両レベルシフタは、いずれも、同じ初期化信号が入力されることによって、回路動作を停止し、定常電流を削減できる。すなわち、本シフトレジスタは、動作する必要がないとき、両端の２つのレベルシフタに起因する定常電流を両方とも削減できるため、消費電力をより少なくすることができる効果を奏する。
【００４６】  本発明の表示装置は、上記の課題を解決するために、マトリクス状に配された複数の画素と、上記各画素の各行に配置された複数のデータ信号線と、上記各画素の各列に配置された複数の走査信号線と、予め定められた周期の第１クロック信号に同期して、互いに異なるタイミングの走査信号を上記各走査信号線へ順次与える走査信号線駆動回路と、予め定められた周期の第２クロック信号に同期して順次与えられ、かつ、上記各画素の表示状態を示す映像信号から、上記走査信号が与えられた走査信号線の各画素へのデータ信号を抽出して、上記各データ信号線へ出力するデータ信号線駆動回路とを有する表示装置において、上記データ信号線駆動回路および走査信号線駆動回路の少なくとも一方は、上記第１あるいは第２クロック信号を上記クロック信号とする、上記した本発明の双方向シフトレジスタを備えていることを特徴としている。
【００４７】  ここで一般に、表示装置では、データ信号線の数、あるいは、走査信号線の数が大きくなるにしたがって、各信号線のタイミングを生成するためのフリップフロップの数が大きくなり、フリップフロップの両端間の距離が長くなる。ところが、上記各構成の双方向シフトレジスタは、レベルシフタの駆動能力が小さく、かつ、フリップフロップの両端間の距離が長い場合であっても、バッファを削減でき、消費電力を削減できる。また、表示装置では、双方向シフトレジスタを用いて、データ信号線あるいは走査信号線の走査方向を反転することで、各画素へ鏡像を表示できる。
【００４８】  それゆえ、データ信号線駆動回路および走査信号線駆動回路の少なくとも一方に、上記各構成の双方向シフトレジスタを備えることによって、鏡像表示が可能となる。かつ、画面を表示する必要のないときに、初期化信号を両レベルシフタに入力することによって、両レベルシフタに流れる無用な定常電流を削減できるため、消費電力をより少なくすることができる。
【００４９】  さらに、上記構成の表示装置において、上記データ信号線駆動回路、上記走査信号線駆動回路および上記各画素は、互いに同一の基板上に形成されている方が望ましい。
【００５０】  当該構成によれば、データ信号線駆動回路、走査信号線駆動回路および各画素は、互いに同一の基板上に形成されており、データ信号線駆動回路と各画素との間の配線、並びに、走査信号線駆動回路と各画素との間の配線は、当該基板上に配され、基板外に出す必要がない。この結果、データ信号線の数および走査信号線の数が増加しても、基板外に出す信号線の数が変化せず、組み立て時の手間を削減できる。また、各信号線を基板外と接続するための端子を設ける必要がないため、各信号線の容量の不所望な増大を防止できると共に、集積度の低下を防止できる。
【００５１】  ところで多結晶シリコン薄膜は、単結晶シリコンに比べて、基板面積を拡大しやすい。その一方で、多結晶シリコントランジスタは、単結晶シリコントランジスタに比べて、たとえば、移動度やしきい値などのトランジスタ特性が劣っている。したがって、単結晶シリコントランジスタを用いて各回路を製造すると、表示面積の拡大が難しい。また、多結晶シリコン薄膜トランジスタを用いて各回路を製造すると、各回路の駆動能力が低下してしまう。なお、両駆動回路と画素とを別の基板上に形成した場合は、各信号線で両基板間を接続する必要がある。そのため、製造時に手間がかかると共に、各信号線の容量が増大してしまう。
【００５２】  したがって本発明の表示装置では、上記データ信号線駆動回路、上記走査信号線駆動回路および上記各画素は、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいる方が好ましい。
【００５３】  上記の構成によると、データ信号線駆動回路、走査信号線駆動回路および各画素は、いずれも、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいるため、表示面積を容易に拡大できる。さらに、同一基板上に容易に形成できるので、製造時の手間や各信号線の容量を削減できる。加えて、上記各構成の双方向シフトレジスタが使用されているので、レベルシフタの駆動能力が低い場合であっても、何ら支障なく、レベルシフト後の入力信号をフリップフロップの両端へ印加できる。この結果、消費電力が少なく、かつ、表示面積の広い表示装置を実現できる。
【００５４】  加えて、上述の各構成の表示装置において、上記データ信号線駆動回路、上記走査信号線駆動回路および上記各画素は、６００度以下のプロセス温度によって製造されたスイッチング素子を含んでいる方が望ましい。
【００５５】  上記の構成によるとスイッチング素子のプロセス温度が６００度以下に設定されるので、各スイッチング素子の基板として、通常のガラス基板（歪み点が６００度以下のガラス基板）を使用しても、歪み点以上のプロセスに起因するソリやタワミが発生しない。この結果、実装がさらに容易で、より表示面積の広い表示装置を実現できる。
【００５６】  以上のように、本発明のレベルシフタは、回路動作を停止させる停止手段に、制御信号として初期化信号を入力するための信号線がさらに接続されているため、使用形態に関わらず、必要に応じて無用な定常電流を確実に削減できる効果を奏する。
【図面の簡単な説明】
【００５７】
【図１】本発明に係る、順方向用のレベルシフタの構成を示す回路図である。
【図２】本発明に係る表示装置の構成例を示す図である。
【図３】本発明に係る表示装置において、画素の構成例を示す図である。
【図４】本発明の係る表示装置において、シフトレジスタの構成例を示す図である。
【図５】本発明に係る、逆方向用のレベルシフタの構成例を示す回路図である。
【図６】２つの表示パネルを備えている表示装置の構成例を示すブロック図である。
【図７】従来技術に係るレベルシフタの構成を示す回路図である。
【図８】従来技術に係る、順方向用のレベルシフタの構成を示す回路図である。
【図９】従来技術に係る、逆方向用のレベルシフタの構成を示す回路図である。
【符号の説明】
【００５８】１    レベルシフタ
２    レベルシフタ
１０  ＮＡＮＤ回路（停止手段）
２０  信号線
３０  シフトレジスタ
５１  表示装置
５３  データ信号線駆動回路
５４  走査信号線駆動回路
５５  制御回路
７０  表示パネル（第１の表示手段）
８０  表示パネル（第２の表示手段）
【発明を実施するための最良の形態】
【００５９】  本発明の一実施形態について、図１〜図７に基づいて以下に説明する。なお、本発明は、双方向にシフト可能なシフトレジスタに広く適用できるが、以下では、好適な例として、表示装置５１に適用した場合について説明する。【００６０】  まず、本発明に係る表示装置５１について、図２を参照して以下に説明する。図２は、本発明に係る表示装置５１の構成例を示す図である。図２に示すように、本実施形態に係る表示装置５１は、マトリクス状に配された画素ＰＩＸを有する表示部５２と、各画素ＰＩＸを駆動するデータ信号線駆動回路５３および走査信号線駆動回路５４とを備えている。この構成により、制御回路５５が各画素ＰＩＸの表示状態を示す映像信号ＤＡＴを生成すると、当該映像信号ＤＡＴに基づいて画像を表示できる。【００６１】  表示部５２および両駆動回路５３・５４は、同一基板上に設けられている。これにより、製造時の手間を削減し、配線容量を削減できる。また、各回路５２〜５４は、ガラス基板上に形成された多結晶シリコン薄膜トランジスタから構成されている。これにより、より多くの画素ＰＩＸを集積し、表示面積を拡大できる。さらに、多結晶薄膜シリコントランジスタは、６００度以下のプロセス温度によって製造される。これにより、通常のガラス基板（歪み点が６００度以下のガラス基板）を用いても、歪み点以上のプロセスに起因するソリやタワミが発生しない。【００６２】  表示部５２は、ｎ本のデータ信号線ＳＤ１〜ＳＤｎと、各データ信号線ＳＤ１〜ＳＤｎにそれぞれ交差するｍ本の走査信号線ＧＬ１〜ＧＬｍとを備えている。ここで、ｎ以下の任意の正整数をｉ、ｍ以下の任意の正整数をｊとすると、データ信号線ＳＤｉと走査信号線ＧＬｊとの組み合わせ毎に、画素ＰＩＸ（ｉ，ｊ）が設けられている。また、各画素ＰＩＸ（ｉ，ｊ）は、隣接する２本のデータ信号線ＳＤｉ・ＳＤｉ＋１、および、隣接する２本の走査信号線ＧＬｊ・ＧＬｊ−１によって包囲された部分に配される。【００６３】  一方、画素ＰＩＸ（ｉ，ｊ）は、図３に示すように、電界効果トランジスタ（スイッチング素子）ＳＷと、画素容量ＣＰとを備えている。【００６４】  電界効果トランジスタＳＷでは、ゲートが走査信号線ＧＬｊへ、ドレインがデータ信号線ＳＤｉに接続されている。また、画素容量ＣＰの一方の電極は、当該電界効果トランジスタＳＷのソースに接続されている。一方、画素容量ＣＰの他端は、全画素ＰＩＸに共通の共通電極線に接続されている。さらに、画素容量ＣＰは、液晶容量ＣＬと、必要に応じて付加される補助容量ＣＳとから構成されている。【００６５】  画素ＰＩＸ（ｉ，ｊ）において、走査信号線ＧＬｊが選択されると、電界効果トランジスタＳＷが導通し、データ信号線ＳＤｉに印加された電圧が画素容量ＣＰへ印加される。一方、当該走査信号線ＧＬｊの選択期間が終了して、電界効果トランジスタＳＷが遮断されている間、画素容量ＣＰは、遮断時の電圧を保持し続ける。ここで、液晶の透過率あるいは反射率は、液晶容量ＣＬに印加される電圧によって変化する。したがって、走査信号線ＧＬｊを選択し、データ信号線ＳＤｉへ映像データに応じた電圧を印加すれば、当該画素ＰＩＸ（ｉ，ｊ）の表示状態を、映像デー���を合わせて変化させることができる。【００６６】  図２に示す表示装置５１では、走査信号線駆動回路５４が走査信号線ＧＬを選択する。このとき選択されている走査信号線ＧＬとデータ信号線ＳＤとの組み合わせに対応する画素ＰＩＸへの映像データを、データ信号線駆動回路５３が、それぞれのデータ信号線ＳＤに出力する。これにより、当該走査信号線ＧＬに接続された画素ＰＩＸ・・・へ、それぞれの映像データが書き込まれる。さらに、走査信号線駆動回路５４が走査信号線ＧＬを順次選択し、データ信号線駆動回路５３が各データ信号線ＳＤへ映像データを出力する。この結果、表示部５２の全画素ＰＩＸに、それぞれの映像データが書き込まれる。【００６７】  ここで、制御回路５５からデータ信号線駆動回路５３までの間、各画素ＰＩＸへの映像データは、映像信号ＤＡＴとして、時分割で伝送されている。これにより、データ信号線駆動回路５３は、タイミング信号となる所定の周期のクロック信号ＣＫＳとスタート信号ＳＰＳとに基づいたタイミングで、映像信号ＤＡＴから、各映像データを抽出している。【００６８】  具体的には、データ信号線駆動回路５３は、シフトレジスタ５３ａおよびサンプリング部５３ｂを備えている。シフトレジスタ５３ａは、クロック信号ＣＫＳに同期して、切替信号Ｌ／Ｒが示すシフト方向へ開始信号ＳＰＳを順次シフトすることによって、１クロックずつタイミングが異なる出力信号Ｓ１〜Ｓｎを生成する。サンプリング部５３ｂは、各出力信号Ｓ１〜Ｓｎが示すタイミングで、映像信号ＤＡＴをサンプリングして、各データ信号線ＳＤ１〜ＳＤｎへ出力する映像データを映像信号ＤＡＴから抽出する。【００６９】  ここで、後述するように、切替信号Ｌ／Ｒが右方向（Ｓ１からＳｎへの方向）へのシフトを示している場合、出力信号Ｓ１が最も早いタイミングとなる。一方、切替信号Ｌ／Ｒが左方向へのシフトを示している場合、出力信号Ｓｎが最も早いタイミングとなる。したがって、切替信号Ｌ／Ｒを切り替えることによって、各データ信号線ＳＤ１〜ＳＤｎへの映像データを映像信号ＤＡＴから抽出する順番を変更できる。これにより、表示部５２に左右が反転した映像を表示できる。【００７０】  同様に、走査信号線駆動回路５４は、シフトレジスタ５４ａを備えている。シフトレジスタ５４ａは、クロック信号ＣＫＧに同期して、切替信号Ｕ／Ｄが示すシフト方向へ、開始信号ＳＰＧを順次シフトすることによって、１クロックずつタイミングが異なる走査信号を、各走査信号線ＧＬ１〜ＧＬｍへ出力する。したがって、切替信号Ｕ／Ｄが下方向（ＧＬ１からＧＬｍへの方向）へのシフトを示している場合、走査信号線ＧＬ１への出力信号が最も早いタイミングとなる。【００７１】  一方、切替信号Ｕ／Ｄが上方向へのシフトを示している場合、走査信号線ＧＬｍへの出力信号が最も早いタイミングとなる。すなわち、切替信号Ｕ／Ｄを切り替えることによって、走査信号線ＧＬ１〜ＧＬｍを選択する順番を変更できる。したがって、表示部５２に上下が反転した映像を表示できる。【００７２】  ここで、本実施形態に係る表示装置５１では、表示部５２および両駆動回路５３・５４が多結晶シリコン薄膜トランジスタで形成されている。また、こ��らの回路５２〜５４の駆動電圧ＶＤＤは、たとえば、１５［Ｖ］程度に設定されている。一方、制御回路５５は、各回路５２〜５４とは異なる基板上に、単結晶シリコントランジスタで形成されている。そのため、その駆動電圧は、たとえば、５［Ｖ］あるいは、それ以下の電圧など、駆動電圧ＶＤＤよりも低い値に設定されている。【００７３】  なお、各回路５２〜５４と、制御回路５５とは、互いに異なる基板に形成されている。しかし両者間において伝送される信号の数は、各回路５２〜５４間の信号の数よりも大幅に少ない。たとえば、映像信号ＤＡＴや、各開始信号ＳＰＳ（ＳＰＧ）、クロック信号ＣＫＳ（ＣＫＧ）あるいは切替信号Ｌ／Ｒ（Ｕ／Ｄ）程度である。また、制御回路５５は、単結晶シリコントランジスタで形成されている。したがって、十分な駆動能力を確保しやすい。これにより、各回路５２〜５４と制御回路５５とを、互いに異なる基板上に形成しても、製造時の手間や配線容量あるいは消費電力の増加は、問題とならない程度に抑えられている。【００７４】  本実施形態では、シフトレジスタ５３ａ・５４ａの少なくとも一方では、図４に示すシフトレジスタ３０が使用されている。なお、以下では、いずれのシフトレジスタとして使用する場合も含むように、各開始信号ＳＰＳ（ＳＰＧ）をＳＳＰと称し、切替信号Ｌ／Ｒ（Ｕ／Ｄ）をＬ／Ｒで参照する。また、シフトレジスタ３０の段数ｎ（ｍ）をｎで参照し、出力信号をＳ１〜Ｓｎと称する。【００７５】  具体的には、シフトレジスタ３０は、複数段のフリップフロップＦ１〜Ｆｎからなり、クロック信号ＣＫに同期して、双方向にシフト可能なシフトレジスタ部を備えている。本実施形態に係るシフトレジスタ部は、切替信号Ｌ／Ｒに基づいて、シフト方向を判定している。切替信号Ｌ／Ｒが右または下方向（順方向）を示している場合、左または上側端のフリップフロップＦ１から右または下側端のフリップフロップＦｎへ、開始信号ＳＳＰを伝送する。一方、切替信号Ｌ／Ｒが左または上方向（逆方向）を示している場合、シフトレジスタ部は、フリップフロップＦｎからフリップフロップＦ１へ開始信号ＳＳＰを伝送する。【００７６】  上述したように、制御回路５５の駆動電圧は、シフトレジスタ１の駆動電圧ＶＤＤよりも低く設定されている。一方、開始信号ＳＳＰの振幅も当該駆動電圧ＶＤＤよりも低く設定されている。したがってシフトレジスタ３０には、さらに、開始信号ＳＳＰを昇圧して、シフトレジスタ部へ与えるレベルシフタ１・２が設けられている。【００７７】  本実施形態では、レベルシフタ１・２は、シフトレジスタ部の両端に設けられている。左（または上）端に設けられたレベルシフタ１は、開始信号ＳＳＰを昇圧してフリップフロップＦ１へ出力する。一方、右（または下）側端に設けられたレベルシフタ２は、フリップフロップＦｎへ出力する。【００７８】  さらにレベルシフタ１・２は、切替信号Ｌ／Ｒに基づいて、一方のみが動作するように構成されている。切替信号Ｌ／Ｒが順方向のシフトを指示している場合、入力側となるレベルシフタ１のみが動作する。一方、逆方向のシフトを指示している場合は、レベルシフタ２のみが動作して、レベルシフタ１は動作を停止する。なおレベル��フタ１・２が、特許請求の範囲に記載の制御手段およびレベルシフタに対応する。【００７９】  本実施形態では、切替信号Ｌ／Ｒが順方向シフトを指示している場合、レベルシフタ１が開始信号ＳＳＰを昇圧して、フリップフロップＦ１へ入力する。一方、各フリップフロップＦ１〜Ｆｎは、前段、すなわち、左（または上）側に隣接する回路の出力信号を、クロック信号ＣＫに同期して、各段の出力信号Ｓ１〜Ｓｎとして出力する。これと共に、次段、すなわち、右（または下）側に隣接する回路へ出力する。【００８０】  これにより開始信号ＳＳＰは、１クロック毎に順方向へ伝送される。したがって、各フリップフロップＦ１〜Ｆｎは、左（または上）側に隣接する回路、すなわち、レベルシフタ１およびフリップフロップＦ１〜Ｆｎ−１の出力信号よりも１クロック遅れて、出力信号Ｓ１〜Ｓｎを出力する。また、この状態では、レベルシフタ２は、切替信号の反転信号Ｌ／Ｒバーに基づいて動作を停止している。【００８１】  これとは逆に、切替信号Ｌ／Ｒが逆方向シフトを示している場合、レベルシフタ１は、動作を停止し、レベルシフタ２が動作を開始する。この状態において、開始信号ＳＳＰが入力されると、レベルシフタ２は、開始信号ＳＳＰを昇圧して、フリップフロップＦｎへ入力し、各フリップフロップＦｎ〜Ｆ１は、右（または下）側に隣接する回路の出力信号を、クロック信号ＣＫに同期して左（または上）側に隣接する回路へ出力する。これにより、開始信号ＳＳＰは、１クロック毎に逆方向へ伝送される。したがって、各フリップフロップＦ１〜Ｆｎは、右（または上）側に隣接する回路、すなわち、フリップフロップＦ２〜Ｆｎおよびレベルシフタ２の出力信号よりも１クロック遅れて、出力信号Ｓ１〜Ｓｎを出力する。【００８２】  ここで、シフトレジスタ３０では、シフトレジスタ部の両側に、レベルシフタ１・２が設けられている。したがって、一方側に設けられたレベルシフタの出力信号をシフトレジスタ部の両端に伝送する場合に比べて、レベルシフタ１とフリップフロップＦ１との間、および、レベルシフタ２とフリップフロップＦｎとの間を、いずれも短く設定できる。これにより、各レベルシフタ１（２）の負荷容量を大幅に削減できる。【００８３】  また、開始信号ＳＳＰ自体を両レベルシフタ１（２）へ伝送した後で昇圧する。したがって、レベルシフト後の開始信号を伝送する場合よりも、シフトレジスタ部の両端間を伝送される信号の振幅が小さくなる。これらの結果、たとえば、レベルシフタ１（２）を多結晶シリコン薄膜トランジスタで構成した場合のように、レベルシフタ１（２）の駆動能力が低く、かつ、シフトレジスタ部の段数が多い場合であっても、バッファ回路を設けずに、フリップフロップＦ１（Ｆｎ）を駆動でき、シフトレジスタ３０の消費電力を削減できる。【００８４】  さらに本実施形態では、シフト方向に応じて、両レベルシフタ１・２のうち、シフトレジスタ部の入力側のみを動作させ、出力側を停止させている。この結果、双方が常時動作する場合に比べて、シフトレジスタ３０の消費電力をさらに削減できる。【００８５】  ここで、開始信号ＳＳＰの振幅が入力段のトランジスタのしきい値を下回った場合、開始信号ＳＳＰによってトランジスタをオン／オフする電圧駆動型のレベルシフタは、動作できなくなる。したがって、レベルシフタ１・２として、電流駆動型のレベルシフタが使用される。【００８６】  当該電流駆動型のレベルシフタは、後述するように、トランジスタ特性が低い場合や、高速駆動が要求される場合であっても動作できる。その一方で、動作中は、常時、電流が流れているため、電圧駆動型のレベルシフタに比べて電力消費が大きくなってしまう。したがって、特に、電流駆動型のレベルシフタを使用する場合は、本実施形態のように、一方のレベルシフタ１（２）を停止させる方が望ましい。【００８７】  さらに本実施形態では、図２に示すように、制御回路５５は、初期化信号ＩＮＩＴＢを（制御信号）出力する。この初期化信号ＩＮＩＴＢは、通常、表示装置５１に備えられている各回路を初期化するためのものである。しかし初期化信号ＩＮＩＴＢは、シフトレジスタ３０においては、単なる初期化のための信号として用いられるのではなく、レベルシフタ１およびレベルシフタ２における定常電流を削除するための信号として使用される。すなわち、初期化信号ＩＮＩＴＢは、図４に示すように、レベルシフタ１およびレベルシフタ２の両方に入力される。【００８８】  表示装置５１では、この初期化信号ＩＮＩＴＢをレベルシフタ１およびレベルシフタ２の両方に入力することによって、シフトレジスタ３０が動作しないときに、レベルシフタ１および２の両方を停止する。これにより、２つのレベルシフタに流れる定常電流を、いずれも削減する。したがって、切替信号Ｌ／Ｒを入力することによって定常電流を削減する場合に比べて、電力消費量をさらに削減できる。【００８９】  シフトレジスタ３０に備えられている、順方向用のレベルシフタ１について、図１を参照して以下に説明する。図１は、本発明に係る、順方向用のレベルシフタ１の構成を示す回路図である。ここで、スタート信号ＳＳＰのＨｉｇｈレベルを、電圧ＶＣＣであると定義する。さらに、スタート信号ＳＳＰの反転信号であるスタート反転信号ＳＳＰＢのＨｉｇｈレベルも、電圧ＶＣＣであると定義する。この電圧ＶＣＣは、電圧ＶＤＤよりも小さい。すなわち、レベルシフタ１００は、入力される電圧ＶＣＣをレベルシフトすることによって、電圧ＶＤＤとして出力する。【００９０】  本実施形態のレベルシフタ１は、電流駆動型のレベルシフタである。すなわちレベルシフタ１は、入力段の差動入力対として、Ｐ型のトランジスタＰ１およびトランジスタＰ２を備えている。さらに、カレントミラー回路を構成し、トランジスタＰ１およびトランジスタＰ２への能動負荷となるＮ型のトランジスタＮ１およびトランジスタＮ２を備えている。さらに、差動入力対の出力を増幅するＰ型のトランジスタＰ３およびＮ型のトランジスタＮ３を備えている。【００９１】  トランジスタＰ１のソース、およびトランジスタＰ２のソースには、いずれも、電圧ＶＤＤが印加される。【００９２】  トランジスタＰ１のゲートには、Ｎ型のトランジスタＮ４を介してスタート信号ＳＳＰが入力される。一方、トランジスタＰ２のゲートには、Ｎ型のトランジスタＮ５を介して、スタート信号ＳＳＰの反転信号であるスタート反転信号ＳＳＰ���が入力される。また、トランジスタＮ１のゲート、およびトランジスタＮ２のゲートは、互いに接続され、さらに、トランジスタＰ１のドレイン、およびトランジスタＮ１のドレインに接続されている。一方、互いに接続されるトランジスタＰ２およびトランジスタＮ２のドレインは、トランジスタＰ３およびトランジスタＮ３のゲートに接続されている。【００９３】  トランジスタＰ３のドレインと、トランジスタＮ３のドレインとは、互いに接続され、かつ、インバータＩＮＶ１に接続される。インバータＩＮＶ１は、電圧Ｖ３を反転することによって、出力信号ＳＳＰＺを出力する。【００９４】  トランジスタＰ４のゲートは、インバータＩＮＶ２の出力側、トランジスタＮ４のゲート、トランジスタＮ５のゲート、およびトランジスタＰ５のゲートに接続されている。また、トランジスタＮ４のソースにはスタート信号ＳＳＰが入力され、トランジスタＮ５のソースにはスタート反転信号ＳＳＰＢが入力される。【００９５】  トランジスタＰ１のゲートには、トランジスタＰ４のドレインとトランジスタＮ２のソースが接続され、トランジスタＰ２のゲートには、トランジスタＰ５のドレインとトランジスタＮ１のソースが接続される。【００９６】  トランジスタＮ１のゲート、およびトランジスタＮ２のゲートは、いずれもさらに、トランジスタＮ６のドレインに接続される。ここで、トランジスタＮ６のソースは、接地されている。また、トランジスタＮ６のゲートは、後述するＮＡＮＤ回路１０の出力側に接続されている。さらに、ＩＮＶ２の入力側とＮ型のトランジスタＮ７のゲートにも接続されている。【００９７】  トランジスタＮ７のソースは接地されている。また、トランジスタＮ７のドレインは、トランジスタＰ２のドレイン、トランジスタＰ３のゲート、トランジスタＮ３のゲートに接続されている。【００９８】  以上の回路構成に加えて、レベルシフタ１は、さらに、ＮＡＮＤ回路１０を備えている。ＮＡＮＤ回路１０には、切替信号Ｌ／Ｒおよび初期化信号ＩＮＩＴＢが入力される。すなわち、ＮＡＮＤ回路１０には、初期化信号ＩＮＩＴＢを入力するための信号線２０が接続されている。なお、ＮＡＮＤ回路１０の出力信号は、インバータＩＮＶ２、およびトランジスタＮ７のゲートに入力される。【００９９】  なお、レベルシフタ１では、ＮＡＮＤ回路１０、インバータＩＮＶ２、トランジスタＰ４、トランジスタＰ５およびトランジスタＮ６が、レベルシフタ１の回路動作を停止し、定常電流を削減するための停止手段として機能する。【０１００】  レベルシフタ１の基本動作について、以下に説明する。レベルシフタ１は、切替信号Ｌ／ＲとしてＨｉｇｈレベルが入力されるときに動作する。このときレベルシフタ１において、ＮＡＮＤ回路１０に、切替信号Ｌ／ＲとしてＨｉｇｈレベルが入力される。また、レベルシフタ１は初期化していない状態なので、初期化信号ＩＮＩＴＢとして、ＨｉｇｈレベルがＮＡＮＤ回路１０に入力される。これにより、切替信号Ｌ／ＲとしてＨｉｇｈレベルが入力されるとき、ＮＡＮＤ回路１０は、出力信号としてＬｏｗレベルを出力する。上述したように、ＮＡＮＤ回路１０は、このＬｏｗレベルを、インバータＩＮＶ２、トランジスタＮ６のゲート、およびトランジスタＮ７のゲートに出力する。【０１０１】  インバータＩＮＶ２は、入力されるＬｏｗレベルを反転することによって、Ｈｉｇｈレベルを出力する。これにより、トランジスタＰ４のゲートは、Ｈｉｇｈレベルに等しくなる。このとき、インバータＩＮＶ２が出力するＨｉｇｈレベルは、トランジスタＮ４のゲート、トランジスタＮ５のゲート、およびトランジスタＰ５のゲートにも入力される。すなわち、トランジスタＰ４のゲート、およびトランジスタＰ５のゲートには、いずれも、電圧ＶＤＤが印加される。これにより、トランジスタＰ４、およびトランジスタＰ５は、両方ともオフする。【０１０２】  レベルシフタ１において、ＮＡＮＤ回路１０からの出力信号であるＬｏｗレベルは、そのまま、トランジスタＮ６のゲート、およびトランジスタＮ７のゲートに入力される。これにより、トランジスタＮ６のゲート、およびトランジスタＮ７のゲートは、Ｌｏｗレベルに等しくなる。すなわち、トランジスタＮ６およびトランジスタＮ７は、両方ともオフする。【０１０３】  一方、トランジスタＮ４のゲートには、Ｈｉｇｈレベルが入力される。かつ、トランジスタＮ５のゲートにも、Ｈｉｇｈレベルが入力される。これにより、トランジスタＮ４およびトランジスタＮ５は、両方ともオンする。【０１０４】  オフしているトランジスタでは、ソースとドレインとのあいだがオープンしているとみなせる。一方、オンしているトランジスタでは、ソースとドレインとのあいだがショートしているとみなせる。これにより、レベルシフタ１では、切替信号Ｌ／ＲとしてＨｉｇｈレベルが入力されると、図７のレベルシフタ１００と同一の回路とみなせる。【０１０５】  そこで、スタート信号ＳＳＰとしてＬｏｗレベルが入力されると、トランジスタＰ１のゲート電圧が、ＧＮＤレベルに等しくなる。これにより、トランジスタＰ１において、ソースとゲートとあいだの電圧が、電圧ＶＤＤに等しくなる。したがって、トランジスタＰ１は完全にオンする。【０１０６】  トランジスタＰ１が完全にオンすることによって、電圧Ｖ１は電圧ＶＤＤとほぼ等しくなる。なお、電圧Ｖ１は、実際には、トランジスタＰ１の閾値分だけ下がった電圧となる。このとき、トランジスタＮ２のゲートに電圧ＶＤＤが印加される。これにより、トランジスタＮ２において、ゲートとソースとの間の電圧は、電圧ＶＤＤに等しくなる。したがって、トランジスタＰ１と同じく、トランジスタＮ２も完全にオンする。【０１０７】  一方、トランジスタＰ２のゲートには、電圧ＶＣＣが印加される（初期化信号ＩＮＩＴＢ）。すなわち、トランジスタＰ２において、ゲートとソースとの間の電圧は、電圧ＶＤＤから電圧ＶＣＣを減算した値に等しくなる。したがって、トランジスタＰ２は、完全ではないが、部分的にオンする。【０１０８】  ここで、完全にオンしているトランジスタＮ２の抵抗を、抵抗ＲＺＮ２と定義する。一方、不完全にオンしているトランジスタＰ２の抵抗を、抵抗ＲＺＰ２と定義する。このとき、抵抗ＲＺＮ２＜抵抗ＲＺＰ２が成立する。また、電圧Ｖ２は、電圧ＶＤＤとＧＮＤレベルとのあいだを、抵抗ＲＺＮ２と抵抗ＲＺＰ２とによって分圧される。すなわち、電圧Ｖ２＝電圧ＶＤＤ×抵抗ＲＺＮ２÷（抵抗ＲＺＮ２＋抵抗ＲＺＰ２）の関係が成立する。【０１０９】  このとき、電圧Ｖ２が印加することによって、Ｐ型のトランジスタＰ３がオンしてＮ型のトランジスタＮ３がオフするようなトランジスタＰ３とトランジスタＮ３を配置しておけば、インバータＩＮＶ１に入力される電圧Ｖ３は、電圧ＶＤＤと等しくなる。したがって、インバータＩＮＶ１は入力された電圧Ｖ３を反転することによって、Ｌｏｗレベル（ＧＮＤレベル）を出力する。【０１１０】  次に、スタート信号ＳＳＰとしてＨｉｇｈレベルが入力されると、レベルシフタ１において、トランジスタＰ２におけるゲートの電圧は、ＧＮＤレベルと等しくなる。これにより、トランジスタＰ２において、ゲートとソースとのあいだの電圧は、電圧ＶＤＤに等しくなる。したがって、トランジスタＰ２は、完全にオンする。【０１１１】  すなわち電圧Ｖ２の電圧は、電圧ＶＤＤに等しくなる。なお実際には、電圧Ｖ２は、トランジスタＰ２の閾値分だけ下がった電圧となる。このときトランジスタＮ２のゲートは、電圧ＶＤＤに等しくなる。したがってトランジスタＰ３はオフし、トランジスタＮ３はオンする。これにより、インバータＩＮＶ１に入力される電圧Ｖ３は、ＧＮＤレベルに等しくなる。したがってインバータは、入力された電圧Ｖ３を反転することによって、Ｈｉｇｈレベルを出力する。【０１１２】  このようにレベルシフタ１は、スタート信号ＳＳＰとしてＨｉｇｈレベル（電圧ＶＣＣ）が入力されるとき、出力信号として電圧ＶＤＤを出力する。すなわちレベルシフタ１は、入力された電圧ＶＣＣを電圧ＶＤＤにレベルシフトし出力する。【０１１３】  上述したように、レベルシフタ１には、初期化信号ＩＮＩＴＢも入力される。ここで、初期化信号ＩＮＩＴＢがアクティブであるとき、レベルシフタ１は動作を停止し、定常電流を削減する。なお、本実施形態における表示装置５１では、初期化信号ＩＮＩＴＢは、Ｌｏｗレベルであるときアクティブである。すなわち、レベルシフタ１は、初期化信号ＩＮＩＴＢがＬｏｗレベルであるとき、定常電流を削減する構成である。【０１１４】  図１に示すように、レベルシフタ１には、ＮＡＮＤ回路１０を通じて、初期化信号ＩＮＩＴＢが入力される。そこで以下に、レベルシフタ１に初期化信号ＩＮＩＴＢとしてＬｏｗレベルが入力される場合を説明する。【０１１５】  入力される初期化信号ＩＮＩＴＢがＬｏｗレベルであるとき、ＮＡＮＤ回路１０は、切替信号Ｌ／ＲとしてＨｉｇｈレベルが入力される場合でも、Ｌｏｗレベルが入力される場合でも、Ｈｉｇｈレベルを出力する。このＨｉｇｈレベルは、インバータＩＮＶ２に入力される。これにより、インバータＩＮＶ２は、入力されるＨｉｇｈレベルを反転することによって、Ｌｏｗレベルとして出力する。【０１１６】  すなわち、初期化信号ＩＮＩＴＢがＬｏｗレベルであるとき、トランジスタＰ４のゲートにはＬｏｗレベルが印加される。また、トランジスタＰ５のゲートにも、Ｌｏｗレベルが印加される。すなわち、両者には、ＧＮＤレベルが印加される。これによりトランジスタＰ４およびトランジスタＰ５は、両方ともオンする。【０１１７】  上述したように、入力される初期化信号ＩＮＩＴＢがＬｏ���レベルであるとき、ＮＡＮＤ回路１０は、Ｈｉｇｈレベルを出力する。このＮＡＮＤ回路１０による出力信号は、そのまま、Ｈｉｇｈレベルとして、トランジスタＮ６のゲート、およびトランジスタＮ７のゲートに入力される。これにより、トランジスタＮ６およびトランジスタＮ７の両者は、いずれもオンする。【０１１８】  ここで、オフしているトランジスタは、ソースとドレインとの間がオープンしているとみなせる。一方、オンしているトランジスタでは、ソースとドレインとの間がショートしているとみなせる。このとき、トランジスタＰ１のゲートに電圧ＶＤＤが印加される。また、トランジスタＰ２のゲートにも電圧ＶＤＤが印加される。これにより、トランジスタＰ１およびトランジスタＰ２は、両方ともオフする。【０１１９】  このとき、上述したように、トランジスタＮ６がオンしているため、トランジスタＮ１のゲート、およびトランジスタＮ２のゲートには、いずれも、トランジスタＮ６を介して、ＧＮＤレベルが印加される。これにより、トランジスタＮ１およびトランジスタＮ２は、いずれもオフする。【０１２０】  このようにレベルシフタ１では、初期化信号ＩＮＩＴＢとしてＬｏｗレベルが入力されるとき、トランジスタＰ１、トランジスタＮ１およびトランジスタＮ５は、全てオフする。これにより、電圧ＶＤＤとスタート反転信号ＳＳＰＢとの間に、これらの各トランジスタを経由する定常電流は流れない。同様に、トランジスタＰ２、トランジスタＮ２、およびトランジスタＮ４も、すべてオフする。これにより、電圧ＶＤＤとスタート信号ＳＳＰとの間に、これらの各トランジスタを経由する定常電流は流れない。【０１２１】  このときレベルシフタ１は動作しない。この状態のレベルシフタ１では、さらに、電圧Ｖ２のラインが浮いた状態にならないようにする。すなわち、オンしているトランジスタＮ７を介して、ＧＮＤレベルを電圧Ｖ２のラインに供給してやる。これにより、電圧Ｖ３はＨｉｇｈレベルに等しくなる。すなわち、出力信号ＳＳＰＺはＬｏｗレベルとなる。【０１２２】  このようにレベルシフタ１では、入力される初期化信号ＩＮＩＴＢがＬｏｗレベルであるとき、動作を停止する。これにより定常電流を削減する。さらに、切替信号Ｌ／Ｒ、およびスタート信号ＳＳＰの状態（論理）に関係なく、ＧＮＤレベルを出力する。【０１２３】  なおレベルシフタ１は、切替信号Ｌ／ＲとしてＬｏｗレベルが入力されるときも、初期化信号ＩＮＩＴＢとしてＬｏｗレベルが入力されると同様に、定常電流を削減する。すなわち、切替信号Ｌ／ＲとしてＬｏｗレベルが入力されるとき、ＮＡＮＤ回路１０は、Ｈｉｇｈレベルを出力する。この場合において、レベルシフタ１が動作を停止し、さらに定常電流を削減する仕組みは、初期化信号ＩＮＩＴＢとしてＬｏｗレベルが入力される場合と同様であるため、その説明を省略する。【０１２４】  図１に示すレベルシフタ１は、切替信号Ｌ／ＲがＨｉｇｈレベルのときにレベルシフト動作をし、切替信号Ｌ／ＲがＬｏｗレベルのときにレベルシフト動作を停止して定常電流を削減するが、これとは逆に、切替信号Ｌ／ＲがＬｏｗレベルのときにレベルシフト動作をし、切替信号Ｌ／ＲがＨｉｇｈのときにレベルシフト��作を停止して定常電流を削減するレベルシフタにするには、レベルシフタ１の切替信号Ｌ／Ｒの電圧レベルを反転させればよい。具体的には図５のレベルシフタ２のように、切替信号Ｌ／ＲにＩＮＶ３を挿入すればよい。【０１２５】  またレベルシフタ２は、レベルシフタ１と同様に、初期化信号ＩＮＩＴＢとしてＬｏｗレベルが入力されるとき、動作しない。このときレベルシフタ１と同様に、無用な定常電流が流れない。【０１２６】  すなわちレベルシフタ２は、レベルシフタ１とはシフト方向が異なるように動作するが、共通の初期化信号ＩＮＩＴＢによって、レベルシフタ１と同様に動作しなくなる。すなわち、レベルシフタ１およびレベルシフタ２は、同一論理の初期化信号ＩＮＩＴＢ（本実施形態の場合はＬｏｗレベル）が入力されることによって、いずれも動作しなくなり、定常電流を削減する。【０１２７】  したがって、図４に示すシフトレジスタ３０のように、フリップフロップの左端と右端とに、それぞれ、レベルシフタ１およびレベルシフタ２を設けた構成であっても、両者に初期化信号ＩＮＩＴＢを入力することによって、両者を同時に不能動化できる。【０１２８】  すなわち従来構成のシフトレジスタとは異なり、本実施形態のシフトレジスタ３０では、初期化信号ＩＮＩＴＢによって、２つのレベルシフタ１およびレベルシフタ２を、両方とも動作しないようにすることができる。したがって、無用な定常電流をよりいっそう削減できる。【０１２９】  なお、本実施形態に係るシフトレジスタ３０では、上述したレベルシフタ１およびレベルシフタ２を備えることによって、切替信号Ｌ／Ｒに応じて、使用する必要のない一方のレベルシフタを停止できる。これにより、初期化信号ＩＮＩＴＢを入力しない場合であっても、一方のレベルシフタにおいて流れる定常電流を削減できる。したがって、シフトレジスタ３０における消費電流を、初期化信号ＩＮＩＴＢを入力する場合に比べて少ないものの、削減することは可能である。【０１３０】  また、本実施形態のレベルシフタ１・２は、特に、表示パネルを２台備えている表示装置５１において、有効に利用できる。たとえば、図６に示す表示装置５１は、制御回路５５と、表示パネル７０と、表示パネル８０とを備えている。また、この表示装置５１は、共通する電源回路を１つ、備えている。すなわち表示装置５１は、共通する電源回路から、表示パネル７０および表示パネル８０の両方に電力を供給する。【０１３１】  制御回路５５は、表示パネル７０に初期化信号ＩＮＩＴＢを出力することによって、表示パネル７０を初期化する。また、表示パネル８０に初期化信号ＩＮＩＴＢを出力することによって、表示パネル８０を初期化する。このとき制御回路５５は、表示パネル７０用の初期化信号ＩＮＩＴＢと、および表示パネル８０用の初期化信号ＩＮＩＴＢとを、それぞれ別々に生成する。これにより、表示パネル７０の初期化と、表示パネル８０の初期化とを、柔軟に行うことができる。【０１３２】  なお、制御回路５５は、上述したように、切替信号Ｌ／Ｒ等の信号も生成し、表示パネル７０および表示パネル８０に出力する。【０１３３】  ここで、表示パネル７０および表示パネル８０は、上述した両駆動回路５３・５��等を備えている。したがって、レベルシフタ１およびレベルシフタ２を備えているシフトレジスタ３０も、備えている。【０１３４】  このような構成の表示装置５１では、しばしば、一方の表示パネルを表示しているとき、他方の表示パネルを表示する必要がない。たとえば、表示装置５１を折りたたみ式の携帯電話機として実装する場合を例に挙げると、折りたたみ動作によって表示パネル７０が見えなくなる構造に変化するならば、表示パネル８０を表示しつつ、表示パネル７０を表示する必要がない。【０１３５】  このようなとき表示装置５１では、制御回路５５は、表示パネル８０に初期化信号ＩＮＩＴＢをパルス状に出力することによって、表示パネル８０を初期化し、表示可能に設定する。制御回路５５は、さらに、表示パネル７０に対し、初期化信号ＩＮＩＴＢを出力し続ける。これにより、初期化信号ＩＮＩＴＢは、表示パネル７０に含まれるレベルシフタ１およびレベルシフタ２に入力され続ける。したがって、表示パネル８０による表示が行われている間、表示パネル７０において、レベルシフタ１およびレベルシフタ２の両方は、動作を停止する。その結果、表示パネル７０に含まれるレベルシフタ１およびレベルシフタ２の定常電流を削減できる。【０１３６】  以上の構成により、表示装置５１では、表示する必要のない表示パネルに流れる、レベルシフタ１および２に起因する、無用な消費電流を削減できる。したがって、たとえば、表示装置５１を、２つの画面を備えている携帯電話機として実装する場合、バッテリの寿命をより長くすることができる。【０１３７】  また、このように、表示装置５１では、制御回路５５は、一方の表示パネルが表示されない期間、その表示パネルに、初期化信号ＩＮＩＴＢを出力し続けることが好ましい。このとき、表示されない表示パネルにおいて、レベルシフタが停止し続ける。したがって、より長い時間、定常電流を削減できるため、初期化信号ＩＮＩＴＢをたとえば断続的に出力する場合に比べて、消費電流をよりいっそう削減できる。【０１３８】  なお、レベルシフタ１（２）のＮＡＮＤ回路１０に入力される回路停止のための制御信号は、上述した初期化信号ＩＮＩＴＢに限定されない。すなわち、レベルシフタ１（２）の使用形態に関わらず、レベルシフタ１（２）を確実に停止できる信号であれば、他の信号であってもよい。たとえば、制御回路５５は、表示パネル７０や表示パネル８０をパワーダウンさせるためのパワーダウン信号を生成し、表示する必要のない表示パネル７０（８０）に備えられるレベルシフタ１およびレベルシフタ２に入力してもよい。また、動作中の一方の表示パネルにおいて生成される信号を、もう一方の動作していない表示パネルに備えられるレベルシフタ１やレベルシフタ２に、回路停止のための制御信号として初期化信号ＩＮＩＴＢの代わりに入力してもよい。
【産業上の利用可能性】
【０１３９】  本発明は、使用形態に関わらず、必要に応じて定常電流を確実に削減できるレベルシフタとして幅広く利用できる。さらに、このようなレベルシフタを備えた双方向シフトレジスタとしても利用できる。また、このような双方向シフトレジスタを備えた表示装置としても利用できる。
【図１】
0004523034.tif 000002
【図２】
0004523034.tif 000003
【図３】
0004523034.tif 000004
【図４】
0004523034.tif 000005
【図５】
0004523034.tif 000006
【図６】
0004523034.tif 000007
【図７】
0004523034.tif 000008
【図８】
0004523034.tif 000009
【図９】
0004523034.tif 000010