(57)【特許請求の範囲】
【請求項１】
半導体素子基板（１５５）上に膜（１１０）を堆積する方法であって、
前記半導体素子基板（１５５）の表面をめっき槽（１９，５９）内のめっき溶液に浸漬する段階と、
前記めっき槽（１９，５９）内に配置した検出アレイ（５７）によって、めっき溶液内の種々の位置における電流密度をマップする段階と、
前記めっき槽（１９，５９）内に配置した電流制御アレイ（５３）により、前記検出アレイ（５７）によって生成されたマップに基づいて、前記めっき溶液内の種々の位置における電流密度を制御する段階と、
前記半導体基板（１５５）上に前記膜（１１０）をめっきする段階と
から成ることを特徴とする方法。
【請求項２】
前記検出アレイ（５７）は、前記膜（１１０）を前記半導体素子基板（１５５）上にめっきする間、連続的に電流を測定する請求項１に記載の方法。
【請求項３】
前記検出アレイ（５７）は、前記膜（１１０）を前記半導体素子基板（１５５）上にめっきする間、間欠的に電流を測定する請求項１に記載の方法。
【請求項４】
前記半導体素子基板は回転するターンテーブルに装着され、前記検出アレイ及び制御アレイは回転するターンテーブル及び基板に応答して電流密度を検出し制御する請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に、基板上に膜を堆積する方法に関し、更に特定すれば、半導体素子基板上に膜を電気めっきする方法に関する。
【０００２】
【従来の技術】
基板上に膜を形成する方法としてのめっき処理は、半導体の製造において増々一般化しつつある。更に具体的には、電気めっきは、半導体基板上に銅のような導電性膜を形成する価格効率的な方法として、認識されつつある。図１は、めっきシステム１０の一部を示す断面図を含む。めっきシステム１０は、チャンバ１１，めっき溶液１９，めっき溶液入口１１１およびめっき溶液出口１１３，カップ１２，リング・シーフ(ring thief)１７，ディフューザ１３，アノード１４，カソード１５，ならびにカソード１５に結合されている基板１５５を含む。加えて、カソード１５は、回転可能なアセンブリ１５１およびクランプ１５３を含む。めっきシステム１０の動作の間、電流がめっき溶液を介してアノード１４（正電極）およびカソード１５（負電極）間を通過し、溶液中の金属イオンが金属原子に還元され、これが基板１５５上に堆積する。アノードでは、酸化反応が発生し、カソードにおいて還元された金属イオンをめっき溶液に補給する。
【０００３】
【発明が解決しようとする課題】
現在、めっき溶液の電流密度を測定するための商業的に実現可能な方法は存在しない。ｐＨプローブは、めっき槽内のイオン種のノードを測定することができるが、めっき溶液の電流密度を測定することはできない。めっき溶液内で手作業で操作することができる電流測定プローブがあるが、この方法には欠点がある。第１に、このプローブは、めっき溶液内の特定的な特異位置のみを測定する。これらの地点は、基板の小領域のみに対応するに過ぎない。第２に、このプローブは、生産基板を処理する場合には用いることができない。何故なら、めっき堆積プロセスを阻害し、望ましくない影響を及ぼすからである。したがって、この従来技術の方法は、非生産（ダミー）ウエハの場合に用いることができるに過ぎない。最後に、このプローブは連続的に槽から取り出し再度導入するので、粒子の発生が懸念となる可能性がある。プローブによって生ずる粒子および汚染物は、多数の問題を引き起こし、これらがめっきした膜の品質を低下させる虞れがある。
【課題を解決するための手段】
上記の課題を解決するため、本発明によれば、半導体素子基板上に膜を堆積する方法が提供される。その方法は、前記半導体素子基板の表面をめっき槽内のめっき溶液に浸漬する段階と、前記めっき槽内に配置した検出アレイによって、めっき溶液内の種々の位置における電流密度をマップする段階と、前記めっき槽内に配置した電流制御アレイにより、前記検出アレイによって生成されたマップに基づいて、前記めっき溶液内の種々の位置における電流密度を制御する段階と、前記半導体基板上に前記膜をめっきする段階とから成る。
【０００４】
【発明の実施の形態】
図面に、限定ではなく一例として本発明を示す。同様の参照符号は同様のエレメントを示すこととする。
【０００５】
図面のエレメントは、簡略化および明確化を目的として図示されており、必ずしも同一の拡縮率で描かれている訳ではないことを、当業者は認めよう。例えば、図面におけるエレメントの中には、その寸法が他のエレメントよりも誇張されており、本発明の実施例を理解しやすくしている場合もある。
【０００６】
本発明の一実施例によれば、基板の表面をめっき槽に露出させ、めっき槽内の少なくとも１つの第１位置において第１電流を測定し、基板上に膜をめっきする。一実施例では、電流を測定する際に、めっき溶液を検出ユニットに通過させ、対応して生成される信号を測定する。一実施例では、検出ユニットは、めっきシステムのディフューザ・プレートの一部として形成されている。一実施例では、検出ユニットによって測定した信号に応答して、槽流量またはめっきシステムのカソードおよびアノード間のバイアス電位というような処理パラメータを調節し、膜厚や膜均一性というようなめっき膜特性を操作する(affect)。代替実施例では、槽内において制御アレイを用いて、めっき槽を制御する。次いで、検出ユニットによって測定した電流に応答して、制御アレイを用いて電流を制御する。
【０００７】
これより、添付図面を参照しながら、本発明の一実施例について更に詳しく説明する。一実施例によれば、めっきシステムは、めっき溶液を通過する電流を検出および／または制御するように構成されている。図２は、磁気コア２２，および当該磁気コア２２周囲に巻回されているリード２４を有するドーナツ型コイル２０を含む。電流２６がドーナツ型コイル２０を通過すると、リード２４間で電位を検出することができる。この電位は、めっき槽内においてドーナツ型コイルを通過する電流量に比例する。図３は、平行ストリップライン３０を用いて、めっき溶液を通過する電流を検出および／または制御する代替実施例を含む。平行ストリップライン３０は、第１電極３２および第２電極３８を含む。電極３２，３８間を電流３６が通過すると、電極３２，３８間で電位３４が検出される。この電位は、電極間を流れる電流３６の量に比例する。本発明の実施例によれば、これらは、めっきシステム内に組み込まれ、アノードおよびカソード間を流れる電流の検出および／または制御を可能にする、２種類の検出および／または制御システムの非限定的な例である。代替実施例では、適切な電流検出／制御電極または装置であれば、いずれの種類でも使用可能である。
【０００８】
特定の一実施例では、図１のディフューザ・プレート１３を、図４に示すディフューザ・プレート４０と交換することができる。一実施例によれば、ディフューザ・プレート４０は、多数の開口４２および複数のドーナツ型コイル４４を含む。アノードおよびカソード間の電流を検出するためにドーナツ型コイル４４を用いる場合、ディフューザ・プレート４０の表面全体にアレイ４６を形成するように、ドーナツ型コイル４４を配置することができる。次いで、アレイ４６は、基板１５５の主面に向かって方向付けることができる。このように、アレイ４６は、基板１５５の領域に対応する種々の位置において、電流密度をサンプルすることができる。
【０００９】
あるいは、ドーナツ型コイル４４を用いて開口４２を形成するように、これらをディフューザ・プレート内部に配置することも可能である。一実施例によれば、ドーナツ型コイル４４およびそれらに対応するリードは、めっき溶液とは反応しない不活性材料内に収容される。次いで、ディフューザ・プレート４０の一部分に沿ってまたはその内部において、コイル電位を測定するための電気的接続を行なう点または複数の点までリードを敷設する。
【００１０】
電流密度の検出に加えて、ディフューザ・プレートは、代わりに、ディフューザ・プレート４０を通過する電流密度量を制御するために使用可能な、ドーナツ型コイル，平行ストリップライン等を含むことができる。この実施例では、ドーナツ型コイル，平行ストリップライン等に逆電位または電流を印加して、それぞれのドーナツ型コイル，平行ストリップライン等のいずれを通過する電流の量をも制御（増加，減少または維持）することができる。例えば、これを可能にするには、ドーナツ型コイルの巻線（リード）に電圧電位を印加することによって、コイル内部に電界を発生して電流の流れを妨げ、最終的にドーナツ型コイルを通ってめっき槽の溶液およびめっき材料を流れる電流を妨げる。検出アレイに応答して、制御アレイ内の特定のドーナツ型コイルを通過する印加電圧または電流を選択的に制御することによって、所与のいずれかのコイルまたは一連のコイルを通過させるめっき槽電流の量を制御し、カソードにおける電流密度の均一性および基板上でめっきされる物質の堆積を変化させることができる。
【００１１】
図５は、本発明の代替実施例を含み、ここでは、ディフューザ・プレート５１が、当該ディフューザ・プレート５１上（または内部）に配置された制御アレイ５３を含み、制御アレイ５３およびカソード５５間に検出アレイ５７を配置している。代替実施例では、検出アレイおよびカソード間に配置した制御アレイの代わりに、制御アレイおよびカソード（図示せず）間に検出アレイを配置することも可能である。めっきシステム５０の構成が図１に示しためっきシステムとは異なるのは、本発明の実施例は種々のめっきシステム内に組み込み可能であることを示すためである。加えて、図５のめっきシステムはめっき溶液出口５２を含み、カソード５５は、図１に示したカソード１５とは異なる構成となっている。この特定実施例では、ターンテーブル５５１は、基板１５５をターンテーブルに固着させる環状クランプ５５３を含む。あるいは、ターンテーブルを有さない構成を含む他のめっきシステム構成も、本発明の実施例を用いて膜を堆積するために使用可能である。
【００１２】
一実施例によれば、図５の検出アレイ５７（または制御アレイ５３）は、図６に示すものと同様に、ドーナツ型コイルのマトリクスを含むように構成することができる。この実施例によれば、ドーナツ型コイル６２は六角形であり、検出アレイ（またはディフューザ・プレート５１）内に配置されている。この特定実施例では、ドーナツ型コイルは、絶縁材料のマトリクスによって、互いに分離されている。コイルおよび絶縁材料の組み合わせは、ハニカム・マトリクスを形成する。図６では六角形として示すが、円形，四角形，八角形等を含む他の形状を用いることも可能である。
【００１３】
制御アレイ５３および検出アレイ５７双方は、それらのコイルを比較的固定した位置に保持する、かなり硬質な部材を含むことができる。一実施例によれば、制御アレイ５３は、多孔質のセラミック・ディフューザ・プレート５１上またはその内部に装着される。ディフューザ・プレート４０とは異なり、ディフューザ・プレート５１には、当該ディフューザ・プレートの厚さ全体を貫通する孔はない。同様に、検出アレイ５７は、ポリウレタン等のような、比較的硬質な不活性材料内に配置するか、あるいはその上に装着することができる。更に別の代替実施例では、検出アレイを取り付けるが、カソード５５に電気的に接続しないことも可能である。したがって、検出アレイおよび基板間の位置関係は固定されるが、検出アレイはターンテーブルと共に回転可能である。
【００１４】
図７ないし図９は、平行ストリップ・ライン検出ユニットを含む代替実施例を示す。図７では、４本のストリップ・ラインを、ディフューザ・プレートまたはその他の支持部材（図示せず）内の開口の４箇所の縁に沿って配置し、検出アセンブリ７０を形成する。この実施例では、検出アレイ７０は２つの平行検出電極７２および２つの平行制御電極７４を含む。２つの検出電極７２は互いに平行であり、２つの制御電極７４に対して垂直である。図８は、同様の構成を示すが、検出電極７２は制御電極７４から分離されている。図９では、平行電極（検出および制御）の各々は、互いに平行となるように方向が決められている。典型的に、制御および検出電極は、ポリウレタン，ポリプロピレン，塩化ポリビニル，ＴｅｆｌｏｎTMのようなフルオロカーボン，シリコーン等のような不活性物質内に密封される。不活性密封化により、めっき溶液および溶液からのめっき材料がコイルまたは電極上を汚染する可能性を低減する。
【００１５】
本発明の実施例によれば、前述の機器構成は、電子部品の製造において、基板上に層を形成するためにも使用可能である。図１０は、半導体素子基板１５５の断面図を含む。この明細書において用いる場合、半導体素子基板１５５は、単結晶半導体ウエハ，絶縁物上半導体ウエハ，または半導体素子を形成するために用いられるその他のいずれかの基板とする。フィールド分離領域１０２およびドープ領域１０４を基板１５５内に形成する。ゲート誘電体層１０６およびゲート電極１０８が、基板１５５およびドープ領域１０４の一部分を覆う。側壁スペーサ１０９が、ゲート電極１０８の対向する側壁に沿って位置する。第１レベル間誘電体（ＩＬＤ）層１１２をゲート電極１０８，フィールド分離領域１０２，およびドープ領域１０４上に形成する。ＩＬＤ層１１２内に開口を形成し、図１０に示すように、ドープ領域１０４の内１つの一部を露出させる。次に、バリア膜１１４および導電性充填材１１６を開口に充填し、導電性プラグを形成する。
【００１６】
次に、第１ＩＬＤ層１１２および導電性プラグ上に、第２ＩＬＤ層１１８を形成する。第２ＩＬＤ層１１８をパターニングし、続いて相互接続部を形成する場所に開口を形成する。開口を形成した後、バリア膜１１７および導電性シード膜１１９を形成する。典型的に、バリア膜１１７は、タンタル，窒化タンタル，モリブデン，窒化モリブデン，チタン，窒化チタン等のような、耐熱金属または耐熱金属の窒化物で形成される。導電性シード膜１１９は、典型的に、露出された基板表面上に続いてめっきされる物質と同様の物質を用いて形成される。この特定実施例では、露出した基板表面全体に銅をめっきするので、シード膜１１９は銅を含む。代替実施例では、バリア膜１１７およびシード膜１１９は、めっきする材料の種類および形成する構造の特定要件に応じて、その組成が変化する可能性がある。
【００１７】
次に、図１１に示すように、導電性シード膜１１９上全体に銅膜１１０を堆積する。典型的に、銅膜１１０は、第２ＩＬＤ１１８内に形成した開口を完全に満たすように堆積される。銅膜１１０をウエハ上にめっきする際、前述の検出および／または制御ユニットあるいはその変形と共に構成されるめっきシステムのいずれか１つを用いる。
【００１８】
めっき処理の間、アノードはシード膜１１９上へのめっき物質の供給源として作用する。銅に加えて、または銅以外の他の材料を用いてめっき物質を形成する場合、アノードは追加的にこれらの材料を含むことも可能である。あるいは、他の実施例では、循環ループを経由して適切なめっき材料を供給し、めっき溶液を補充することも可能である。
【００１９】
次に図５に示す装置に移り、制御ループを形成することによって、検出アレイ５７は、溶液内の種々の位置における電流密度をマップし、制御アレイ５３にフィードバックを与え、対応する位置における電流密度を制御することが可能となる。検出アレイによって生成されたマップが、他の領域に比較して電流密度が異常に高いかまたは異常に低いことを検出した場合、制御アレイ内の各ドーナツ型コイル，平行ストリップライン等を調節し、当該領域における電流密度を増加または減少させることができる。このようにして、基板表面に対する電流密度の均一性および対応するめっき面の堆積厚さまたは均一性を制御し、従来技術のめっきシステムのそれよりも改善する。一実施例によれば、検出アレイは、基板上へのめっき処理の間電流を連続的に測定する。あるいは、検出アレイは、膜を基板上にめっきする間、間欠的に電流のサンプルを測定することも可能である。同様に、制御アレイは、検出アレイによって与えられる連続測定値に応答するように（即ち、基板上に膜をめっきする間、電流を経時的に制御する）、または検出アレイによって測定される周期的サンプルに応答するように構成することも可能である。
【００２０】
代替実施例では、検出および制御アレイは、回転するターンテーブルおよび基板に応答して電流密度を検出し制御することができる。例えば、特定の一実施例では、シード膜１１９の厚さが基板全体にわたって変動する場合、シード膜１１９が薄い基板の領域では、基板表面における抵抗増大のために、めっき速度が低くなっている場合が考えられる。基板を回転させると、制御アレイのドーナツ型コイル，平行ストリップライン，電極等を活性化させて高抵抗領域と対応させ、シード層１１９が薄い領域においてめっき速度を上昇させ、シード層が厚い領域においてめっき速度を低下させることができる。このように、制御アレイおよび検出アレイは、基板の回転に対して静止状態となる。これらは、基板の回転に応答して、電流密度の増減を、基板の膜厚における対応する変化と同期させる。更に別の実施例では、厚さが非均一になっても、ある場所においてめっきする材料を増大させることが望ましい場合もある。例えば、中央部対縁部の非均一性効果を極力抑えるためには、電力を選択的に印加し、基板の縁部（または中央部）においてドーナツ型コイル，平行ストリップライン，電極等を制御することにより、基板の縁部（または中央部）における電流量および対応する堆積速度を低下させることが有効な場合もある。
【００２１】
あるいは、制御アレイを電気的に動作させるのではなく、機械的に動作させることも可能である。例えば、検出アレイが基板の一部分において過剰なめっきを検出している場合、機械式機器を用いてカップの当該部分を通過するめっき溶液の量を減少させることができる。この特定的な態様では、基板表面の当該部分に達するイオンのフラックスが減少し、これによってめっき速度が低下する。本発明の実施例によれば、機械的構成および電気的構成双方共、めっき膜の厚さおよび均一性を制御するために使用可能である。
【００２２】
図１２に、ほぼ完成した半導体素子の断面図を示す。一実施例によれば、従来の化学機械式平面化（ＣＭＰ）プロセスを用いて、銅膜１１０，導電性シード膜１１９，およびＩＬＤ１１８内の開口に含まれないバリア膜１１７の部分を除去し、相互接続部１２２を形成する。相互接続部は、単一インレイド相互接続部として図示するが、代わりにデュアル・インレイド相互接続処理方法を用いても形成可能である。相互接続部１２２上にキャッピング層１２０がある。典型的に、キャッピング層１２０は、窒化シリコン含有材料を用いて形成することができる。あるいは、キャッピング材料は、銅の相互接続部に適当に接着し、隣接する層の銅拡散バリア保護を与える材料であればいずれを用いても形成可能である。キャッピング層１２０上には、パシベーション層およびポリイミド層（図示せず）がある。典型的に、パシベーション層およびポリイミド層は、半導体素子の最上層である。他の実施例によれば、追加の相互接続構造および誘電体層を形成し、一層複雑な半導体素子を製造することも可能である。
【００２３】
ここに説明する実施例は、更に、問題検出のためにも使用可能であり、プロセスの誤り(misprocess)および機器の損傷を防止するためには、特に有用とすることができる。例えば、検出アレイを基板表面（めっき面）に対して平行にかつ近接して配置し、基板表面がめっき溶液と同一面となっているか否かについて検出することができる。通常、基板表面は、めっき溶液内に浸漬し、その最上面とほぼ同一面となるように配置される。こうすれば、めっき面をめっき溶液に接触させるが、基板の背面側をめっき溶液に殆ど露出させず、不要にめっきすることがないので、これは重要である。加えて、めっき処理の間、めっきしようとする基板表面の部分がめっき溶液に連続的に接触しない場合、基板のこれらの領域から物質が剥離する(deplate)する可能性がある。基板の意図しない剥離は、めっき処理の複雑化を招く。何故なら、槽内に粒子が発生し、めっきした膜の非均一性が生ずるからである。したがって、検出アレイを基板に近接して配置することにより、基板表面の一部分がめっき溶液に接していないときを検出することができる。加えて、検出アレイは、基板表面に集まる可能性がある気泡の存在を検出するためにも用いることができる。気泡が問題となるのは、気泡が生ずる領域ではめっきが妨げられるからである。
【００２４】
更に別の実施例では、検出アレイは、内部システム部品を清浄化するための終点検出装置として用いることができる。例えば、ここで図１を参照すると、めっきシステム１０を用いて数枚の基板にめっきした後、めっき物質がクランプ構造１５３上に堆積することは避けられない。周期的にこのめっき物質を除去する必要がある。したがって、一実施例によれば、クランプ構造１５３およびリング・シーフ１７またはその他のベイザブルな(baisable)チャンバ部品から物質を剥離することによって、クランプ構造１５３を清浄化することができる。剥離は、クランプ構造１５３からめっき物質を全て除去するまで続ける。全てが除去されると、検出アレイで検出する、対応するめっき槽電流はほぼ０（ノイズ・レベル）を示す。ノイズ・レベルに達した場合、クランプ構造１５３上のめっき物質全てまたはほぼ全てが除去されたことになる。めっき物質を除去した後、清浄化したクランプ構造１５３を用いて、基板のめっき処理を再開することができる。
【００２５】
前述の実施例は、その多くが半導体素子を対象としたが、ここに開示する実施例は、プリント回路ボード等を含む種々のその他の種類の基板にも用いることができる。加えて、本発明の実施例を用いて、合金や磁性体もめっきすることができる。更に、ここに説明した実施例は銅のめっきについて論じたが、ニッケル，プラチナ，クロム等を含む他の材料も、めっきの目的に用いることができる。加えて、ドーナツ型コイル構成を用いた前述の実施例では、コイル・コアの直径は、典型的に、約３ｍｍである。しかしながら、技術の発展に伴い、更に小型化したドーナツ型コイルも使用可能となることを当業者は認めよう。更に、ここに記載した実施例は、電流密度を測定するために、ドーナツ型コイルおよび平行ストリップラインについて言及したが、これらは、めっき溶液を通過する電流を検出および／または制御するために使用可能な形式の機器の例示であることを当業者は認めよう。したがって、これらは、本発明の実施例に対して限定する例であることを意図する訳ではない。
【００２６】
具体的な実施例に関して、効果，その他の利点，および問題に対する解決策を説明した。しかしながら、効果，利点，問題に対する解決策，およびいずれの効果，利点，または解決策をもたらし得るあるいは一層顕在化させるあらゆるエレメント（群）は、いずれのまたは全ての請求項の重大，必要，または必須の構造またはエレメントとして解釈すべきではない。ここで用いる場合「備える」、「備えている」という用語またはその他のあらゆる変形は、非排他的な含蓄を包含することを意図しており、エレメントのリストを構成するプロセス，方法，物品，または装置は、これらのエレメントを含むだけでなく、明示的に掲示されない他のエレメントまたはかかるプロセス，方法，物品，または装置に固有な他のエレメントを含むこととする。
【図面の簡単な説明】
【図１】従来技術のめっきシステムの断面図。
【図２】ドーナツ型コイルおよび平行ストリップラインを流れる電流を検出する基本概念を示す図。
【図３】ドーナツ型コイルおよび平行ストリップラインを流れる電流を検出する基本概念を示す図。
【図４】ドーナツ型コイルを含むディフューザの平面図。
【図５】検出アレイおよび制御アレイを含む代替実施例の断面図。
【図６】ドーナツ型コイルのハニカム構造を示す検出アレイの平面図。
【図７】異なる構成の平行ストリップラインを示す図。
【図８】異なる構成の平行ストリップラインを示す図。
【図９】異なる構成の平行ストリップラインを示す図。
【図１０】素子をほぼ完成するまでに形成する際に用いられる処理工程の間における半導体素子基板の断面図。
【図１１】素子をほぼ完成するまでに形成する際に用いられる処理工程の間における半導体素子基板の断面図。
【図１２】素子をほぼ完成するまでに形成する際に用いられる処理工程の間における半導体素子基板の断面図。
【符号の説明】
１０    めっきシステム
１１    チャンバ
１２    カップ
１３    ディフューザ・プレート
１４    アノード
１５    カソード
１７    リング・シーフ
１９    めっき溶液
２０    ドーナツ型コイル
２２    磁気コア
２４    リード
３０    平行ストリップライン
３２，３８    電極
４０    ディフューザ・プレート
４２    開口
４４    ドーナツ型コイル
４６    アレイ
５１    ディフューザ・プレート
５２    めっき溶液出口
５３    制御アレイ
５５    カソード
５７    検出アレイ
６２    ドーナツ型コイル
７０    検出アセンブリ
７２    平行検出電極
７４    平行制御電極
１０２    フィールド分離領域
１０４    ドープ領域
１０６    ゲート誘電体層
１０８    ゲート電極
１０９    側壁スペーサ
１１０    銅膜
１１１    めっき溶液入口
１１２    第１レベル間誘電体（ＩＬＤ）層
１１３    めっき溶液出口
１１４    バリア膜
１１６    導電性充填材
１１７    バリア膜
１１８    第２ＩＬＤ層
１１９    導電性シード膜
１２０    キャッピング層
１２２    相互接続部
１５１    アセンブリ
１５３    クランプ
１５５    半導体素子基板
５５１    ターンテーブル
５５３    環状クランプ
【図１】
0004463416.tif 000002
【図２】
0004463416.tif 000003
【図３】
0004463416.tif 000004
【図４】
0004463416.tif 000005
【図５】
0004463416.tif 000006
【図６】
0004463416.tif 000007
【図７】
0004463416.tif 000008
【図８】
0004463416.tif 000009
【図９】
0004463416.tif 000010
【図１０】
0004463416.tif 000011
【図１１】
0004463416.tif 000012
【図１２】
0004463416.tif 000013