(57)【特許請求の範囲】
【請求項１】
アナライト特定方法であって、
集積回路上に形成された複数のセンサ部位からデータを受取るステップを含み、センサ材料は、該センサ部位に拘束され、かつ、非導電性の有機材料および導電性材料の領域を有し、アナライトの存在下においては、該センサ材料が電気的特性において測定可能な変化を有し、さらに、
前記複数のセンサ部位にそれぞれ接続された複数のフローティングゲートデバイス内において該複数のセンサ部位からのアナログの形で記憶される重みをニューラルネットワークを使用して処理するステップを含み、該アナログの形で記憶される重みは、前記各フローティングゲートデバイスの電気的特性における測定可能な変化を表わし、さらに、
前記フローティングゲートデバイスの各フローティングゲート上の電荷の量を判定することによって、該アナログの形で記憶される重みを使用してアナライトの存在を判定しアナライトを特定するステップを含み、
前記フローティングゲートデバイスは、前記複数のセンサ部位からのアナログの形で記憶される各重みに付加される微小値によって該アナログの形で記憶される重みを変動させ、該アナログの形で記憶される重みを変動させた結果を使用して出力の誤差を測定し、該微小値は無作為な符号を有する、方法。
【請求項２】
該アナログの形で記憶される重みはアナログメモリ内に記憶される、請求項１に記載の方法。
【請求項３】
該アナログの形で記憶される重みは、デジタルメモリを使用して記憶される、請求項１に記載の方法。
【請求項４】
該アナログの形で記憶される重みは、不揮発性アナログメモリセルを使用して記憶される、請求項１に記載の方法。
【請求項５】
該電気的特性は抵抗である、請求項１に記載の方法。
【請求項６】
該電気的特性はキャパシタンスである、請求項１に記載の方法。
【請求項７】
該電気的特性はインピーダンスである、請求項１に記載の方法。
【請求項８】
該アナログの形で記憶される重みは、前記複数のフローティングゲートデバイスメモリセル内にアナログの形で記憶される、請求項１に記載の方法。
【請求項９】
該アナログの形で記憶される重みを使用するステップは、アナログの形で記憶される重みを、先に特定されたアナライトのアナログの形で記憶される重みの組
と比較するステップを含む、請求項１に記載の方法。
【請求項１０】
該アナログの形で記憶される重みを使用するステップはさらに、
該アナログの形で記憶される重みが該先に特定されたアナライトのアナログの形で記憶される重みの組と同様である場合に、先に特定されたアナライトのうちの１つとしてアナライトを特定するステップを含む、請求項９に記載の方法。
【請求項１１】
センサ部位を含み、センサ材料は該センサ部位に拘束されかつ非導電性の有機材料および導電性材料の領域を有し、アナライトの存在下においては、該センサ材料はその電気的な特性が測定可能な変化を有し、さらに、
該センサ部位に結合されたフローティングゲートデバイスを含み、該フローティングゲートデバイスは、該フローティングゲートデバイスのフローティングゲート上の電荷の量に基づいたアナログ値をニューラルネットワークを使用して処理し、前記センサ部位からのアナログの形で記憶される重みに付加される微小値によって該アナログの形で記憶される重みを変動させ、該アナログの形で記憶される重みを変動させた結果を使用して出力の誤差を測定し、該微小値は無作為な符号を有する、回路。
【請求項１２】
第１の供給電圧部と第１のノードとの間に結合された第１のトランジスタをさらに含み、該第１のトランジスタのゲートは該フローティングゲートデバイスに結合され、さらに、
該第１のノードと第２の供給電圧部との間に結合された第２のトランジスタを含み、該第２のトランジスタのゲートはバイアス電圧に結合される、請求項１１に記載の回路。
【請求項１３】
該第１のトランジスタはＰＭＯＳデバイスであって、該第２のトランジスタはＮＭＯＳデバイスである、請求項１２に記載の回路。
【請求項１４】
該第１のノードと該フローティングゲートデバイスとの間に結合されたキャパシタをさらに含む、請求項１２に記載の回路。
【請求項１５】
非導電性の有機材料および導電性材料の領域を有する材料を含むセンサを含み、該センサは、アナライトの存在下で電気的特性に変化をもたらし、該センサの複数のセンサ部位からのアナログの形で記憶される重みをニューラルネットワークを使用して処理し、該複数のセンサ部位からのアナログの形で記憶される各重みに付加される微小値によって該アナログの形で記憶される重みを変動させ、該アナログの形で記憶される重みを変動させた結果を使用して出力の誤差を測定し、該微小値は無作為な符号を有し、さらに、
第１の供給電圧部および第１のノードの間に結合された第１のトランジスタと、
該第１のノードと該センサの第１の端子との間に結合された第２のトランジスタと、
該第１の端子と第２の供給電圧部との間に結合された第３のトランジスタとを含む、回路。
【請求項１６】
該第１の供給電圧部と第２のノードとの間に結合された第４のトランジスタと、
第２のノードと第３のノードとの間に結合された第５のトランジスタとをさらに含み、該第５のトランジスタの制御電極は該第１の端子に結合され、さらに、
該第３のノードと該第２の供給電圧部との間に結合された第６のトランジスタをさらに含む、請求項１５に記載の回路。
【請求項１７】
該第１の供給電圧部と第４のノードとの間に結合された第７のトランジスタと、
該第４のノードと該第３のノードとの間に結合された第８のトランジスタとをさらに含み、該第８のトランジスタの制御電極は該センサの第２の端子に結合される、請求項１６に記載の回路。
【請求項１８】
該第１のトランジスタはＰＭＯＳであって、該第２のトランジスタはＰＭＯＳであって、該第３のトランジスタはＮＭＯＳであって、該第４のトランジスタはＰＭＯＳであって、該第５のトランジスタはＮＭＯＳであって、該第６のトランジスタはＮＭＯＳである、請求項１６に記載の回路。
【請求項１９】
該センサは、該センサがそれに対して露出されるアナライトに応じ
て変化する抵抗を有する、請求項１５に記載の回路。
【発明の詳細な説明】
【０００１】
【関連出願の参照】
本願は、１９９８年４月９日出願の米国暫定出願番号第６０／０８１，１８２号および１９９８年７月１４日出願の第６０／０９２，７０７号；１９９８年８月７日出願の米国特許出願番号第０９／１３０，７７５号および１９９９年３月２６日出願の（ＴＯＷＮＳＥＮＤ／１８５６４−０００６２０）；ならびに、１９９８年８月７日出願のＰＣＴ特許出願番号第ＰＣＴ／ＵＳ９８／１６５２７号、の利益を主張する。これらはすべて、１９９８年４月９日出願の米国暫定出願番号第６０／０８１，１８２号および１９９７年８月８日出願の第６０／０５５，０７１号の利益を主張する。上記および本願に記載のすべての引例は、すべての目的のためにその全体がここに引用により援用される。
【０００２】
【連邦支援の調査および開発の下になされた発明に対する権利の陳述】
本願において行なわれた調査は、米国陸軍（United States Army, #DAAG55-97-1-0187）、ＤＡＲＰＡ（#DAAK60-97-K-9503）、および米国立科学財団（National Science Foundation, CHE 9202583）からの認可によってその一部が支援された。米国政府は、本願より発行される特許に権利を有し得る。
【０００３】
【発明背景】
本発明の分野は、アナライトすなわち検体（analyte）の検出および特定のための技術に関し、特定的な実施例においては電子嗅覚に関する。
【０００４】
人間は五感、すなわち、視覚、嗅覚、味覚、聴覚および触覚を有する。古代より、人類はこれらの感覚を強化しかつ拡張するための技術および装置を求めてきた。人間の知覚を拡張するために開発されてきた装置および機器の多くは、歴史上最も革命的な発明であると考えられている。このような発明は、人類の文明化に大きな影響をもたらし、また、多くの付加的な発展および発見を導いてきた。人間の知覚の到達領域を拡張するために開発されてきた多くの機器のうちほんの数例として、望遠鏡、顕微鏡、聴診器、Ｘ線、無線、音声増幅器、走査型電子顕微鏡、暗視ゴーグル等がある。
【０００５】
想像できるように、流体、真空、空気または他の媒体中のアナライトの総合的な検出のための装置または機器を開発することは大きな関心事であり続けている。アナライト検出器の一例として、臭い（smell）または臭気（odor）（すなわち、空気中のアナライト）を感知するための装置がある。犬等の数種類の動物は、人間よりも嗅覚に優れていることがよく知られている。その「鼻」のおかげで、犬は、爆弾、鉱物、薬物、有毒ガスおよび違法な密輸品等の検出を含む、多くの仕事に利用されている。犬はまた、人を探したり救助する助けも行なう。臭いを感知する装置は、動物が使用されているような伝統的な応用に有益であろう。また、動物が非実用的であるかまたは不適当な使用例も多数存在する。
【０００６】
さらに、アナライトを総合的に検出する装置は、臭いを検出するための特定的な装置よりもより多くの応用例を潜在的に有する。たとえば、アナライト検出のための装置の使用例としては、化学物質の漏れ、食品処理における品質管理、医学的診断および試験、商品および工業用品の製造、医薬の製造、あらゆる媒体（たとえば燃料、油、ワイン、溶剤）における臭気物質（odorant）またはアナライトの試験または評価、および他の多くの応用例がある。アナライトの検出のための機器は、化学および石油化学セクタ、食品、香料、医療、自動車、軍事、環境、健康安全、および室内空気の品質等の、業界および応用に非常に望ましいであろう。
【０００７】
したがって、アナライトの検出のための技術および装置を開発することが望ましい。臭いを感知するための方法の１つは、表面音波（ＳＡＷ）共振器を使用するものである。しかし、ＳＡＷ装置は比較的複雑な電子技術を利用し、いくぶん高コストなので、該装置のための信号変換機構は多くの欠点を有する。さらに、ＳＡＷ装置は一般に、質量および音響インピーダンス変化のいずれに対しても非常に感度が高く、あらゆる環境において使用するのに好適であるとは言えない。
【０００８】
したがって、アナライト検出のための技術およびシステム、特に、比較的低コストで製造が容易でありかつ素早い応答を得ることができ、さらに、異なるアナライト間でまた同じアナライトの異なる濃度間で正確に差を表示することのできる、技術およびシステムが求められている。
【０００９】
【発明の概要】
本発明は、流体におけるアナライトを検出および特定するための技術およびシステムを提供する。アナライトを検出するセンサの製造技術もまた提供する。アナライトは、臭い、味、蒸気（vapors）、臭気、ガス、流体、液体、化学物質などをとりわけ含み得る。アナライトは、空気、流体または他の媒体内に存在し得る。本発明において、アナライトは、アナライトに応答して電気信号を出力するセンサによって感知される。電気信号はフィルタリングおよび増幅によって前処理され得る。この前処理はまた、アナライトが存在する環境にセンサおよび電子回路を適応させる処理も含み得る。電気信号は、アナライトの分類および特定のためにさらに処理され得る。
【００１０】
特定的な実施例においては、本発明は、電子嗅覚システムまたは「人工鼻（"synthetic nose"）」を実現するのに使用される。このシステムは、哺乳類の嗅覚システムと同様の機能を行なうが、この電子システムには付加的な能力がある。このような電子鼻システムは、蒸気の特定および濃度を明らかにすることができる。本発明のアナライト検出システムの別の実施例は、味覚のための装置を実現するのに使用される。この装置は、哺乳類の舌と同様の機能を果たす。本発明の技術に対しては、他にも、ここにすべてを記載することが困難なほど数多くの応用例が考えられ得る。
【００１１】
本発明のセンサは、基板または他の好適な材料の上に形成される。たとえば、一実施例においては、センサは単一集積回路上に、半導体処理技術を使用して形成される。該集積回路またはチップは複数のセンサを含み、その各々が各センサ部位に収められる。センサ部位は行列に配され得る。基板上には、センサ材料を各センサ部位に拘束するために、構造または他の手段が構築される。たとえば、該センサ部位は、センサ材料を保持する複数のセンサウェルであってもよい。
【００１２】
１つのセンサ部位に与えられるかまたはそこに形成されるセンサ材料は、部位ごとに異なる組成を有し得る。たとえば、アナライト検出システムにおけるセンサは各々、互いにすべて異なる組成を有し得る。センサ材料は、カーボンブラック等の導電性材料と非導電性材料との混合物であり得る。この場合、カーボンブラックの組成または濃度は、チップ上の各センサ毎に異なり得る。多様なセンサのシステムを提供することによって、任意のアナライトに対して各センサが異なる応答特性を有し得る。あるアナライトに対するセンサの応答は、抵抗、キャパシタンスまたはインダクタンス等の電気的な特性における測定可能な変化によって特徴付けられ得る。
【００１３】
各センサ部位には、電気信号をさらなる処理のためにセンサ材料から他の回路へと経路付ける、電気接続が存在する。該回路は、それらのセンサとともにオンチップであるか、または、別の集積回路上のようにオフチップであり得る。これらのセンサからのデータがコンピュータを使用して処理され得る。特定的な実施例においては、各センサ部位のための回路は、集積回路上のセンサ部位の下方に形成されるか、または、センサ部位とともに散在される。
【００１４】
センサからの電気信号はさらに処理されて、アナライトに対する応答が分類される。この処理用電子技術は、センサからの受信データを増幅しかつ増強する電子回路を含み得る。各アナライトは、特定の「指紋（"fingerprint"）」を有し得る。アナライトは、この指紋に基づいて特定される。アナライトの特定および分類のための信号処理は、オンチップまたはオフチップの電子回路によって行なわれる。たとえば、分類は、多くの技術の中でもとりわけニューラルネットワーク（neural network）を用いて行なわれる。したがって、本発明の技術およびシステムを使用して、アナライトを区別しかつ特定することが可能となる。
【００１５】
本発明の一局面は、アナライトを検出するための、多数のセンサの使用に関する。本発明のさらなる局面は、アナライトを検出するための、センサのアレイを有する集積回路の使用に関する。本発明のさらに別の局面は、アナライトを特定するのに使用されるセンサのアレイを有する集積回路を製造するための、半導体プロセスの使用に関する。本発明は、アナライトを特定するための、複数のアナライトセンサからの電気信号を処理する電子回路の使用を含み、各センサは、非導電性の有機材料および導電性材料の混合物を含む。
【００１６】
特定的な実施例においては、本発明は、基板上に形成された複数のセンサ部位を含む集積回路であって、各センサ部位がセンサ材料を拘束する。集積回路はさらに、センサ材料の電気的な特性を測定するよう形成された電気端子を含む。該電気的特性とは、インピーダンス、抵抗、キャパシタンス、インダクタンス、または他の電気的特性である。センサ材料は、非導電性の有機材料および導電性材料の混合物であり得る。
【００１７】
さらなる実施例においては、本発明は、化学アナライトを検出するために多数のセンサからデータを受信するステップを含む。各センサは、第１および第２の出力端子を有する。センサの第１および第２出力端子から電気的データを受信するよう結合された、複数の電子回路が存在する。この電気的データはアナログの重みであり得る。電気回路は、このアナログの重みを記憶するためのフラッシュ（Ｆｌａｓｈ）またはＥＥＰＲＯＭセル等のフローティングゲートデバイスを含み得る。（たとえばアナログの重み等の）電気的データはさらに、アナライトを特定するのに使用される。この特定方法は、ニューラルネットワークの使用を含み得る。
【００１８】
本発明の他の目的、特徴および利点は、以下の詳細な説明を添付の図面を参照して検討することによって明らかとなるであろう。図面を通して、同様の参照符号は同様の特徴を表わす。
【００１９】
【詳細な説明】
本発明は、アナライトの検出および特定のための技術を提供する。これらのアナライトは、本来液体または気体であり得る流体内に存在し得る。本発明の技術はまた、アナライトに関する他の情報、たとえば、濃度、分級（classification）、体積、流量、熱柱（plume）の進路の方向、アナライト源の場所、グラディエント（gradient）および他の特性、を提供するのにも使用され得る。たとえば、本発明の技術は、混合物における第１のアナライトおよび第２のアナライトの濃度の判定を可能にし得る。
【００２０】
本発明のアナライト検出システムには多くの応用例がある。このシステムは、分析用機器、携帯用装置、ロボット、ならびに他の多くの装置および道具内に実現され得る。たとえば、本発明のシステムは、特定的な実現例においては、単一の集積回路上に、または複数の集積回路上に存在し得る。しかし、本発明のシステムを実現する他の多くの方法が存在する。たとえば、本発明のシステムは、同じ基板、集積回路またはプリント回路（ＰＣ）基板上に存在する場合のように、互いに対して比較的近接する構成要素を有し得る。代替的に、アナライト検出システムの種々の構成要素は、異なる場所に存在して、ネットワークまたは他の通信リンクによってリンクされていてもよい。このネットワークは、ローカルエリアネットワーク、ワイドエリアネットワーク、無線ネットワーク、携帯電話ネットワーク、光学ネットワーク、インターネット、電線、および他の多くのネットワーク、ならびに、これらのネットワークの組合せを含み得る。
【００２１】
本発明の特定的な実施例の一例は、アナライト検出の電子システムである。特に、アナライト検出の電子システムは、複数のセンサを含み得る。さらに、該複数のセンサのうち１つのセンサは、該複数のセンサのうち別のセンサとは異なる特性を有し得る。またさらに別の実施例においては、複数のセンサのうち各センサはすべて、他のセンサとは互いに異なる特性を有し得る。米国特許第５，５７１，４０１号は、本発明のシステムにおいて使用することが可能なセンサおよびセンサ材料を記載しているが、他のセンサおよびセンサ材料もまた使用することが可能である。米国特許第５，５７１，４０１号は、すべての目的においてその全体がここに引用により援用される。
【００２２】
現代の電子技術の普及をもたらした技術は集積回路である。集積回路技術は、本発明のアナライト検出用電子システムにも使用され得る。しかし、本発明は、必ずしも集積回路技術に限定されるものではなく、本発明を実現することのできる他の多くの技術が存在する。たとえば、本発明のシステムは、プリント回路基板上に集められた別個の電子構成要素を使用しても行なわれ得る。本発明のシステムは、携帯用電子装置内に収めることも可能である。
【００２３】
アナライト検出用電子装置を製造するのに集積回路技術を使用すれば、比較的低コストで大量の装置を製造することが可能となる。集積回路は、今日の電子・情報時代の脅威である。「チップ」と一般的に称される集積回路は、シリコン基板上に形成された微細な電子回路である。チップは、電子市場に出回っており、多くの業界で使用される大量の電子製品のための基本的要素である。集積回路を使用する製品には、コンピュータ、コンピュータ周辺機器、消費者向け電子機器、電気通信およびネットワーク機器、その他多種類の製品が含まれる。
【００２４】
本発明のシステムは、集積回路技術を用いて製造することが可能である。しかし、本発明は、集積回路技術を使用する実現例に必ずしも限定されるものではなく、他の技術もまた使用することが可能である。本発明はまた、電子嗅覚に限定されるものではない。というのも、本発明に従ったシステムは、多種多様な媒体および環境においてアナライトを検出、特定および分類するのに使用することが可能なためである。
【００２５】
図１は、集積回路技術を使用した本発明の実現例を示す。基板またはウェハ１１０は、多数のアナライト検出チップ１２０を有する。集積回路の製造の場合と同様に、多くのアナライト検出チップ１２０が単一の基板上に形成され得る。１つの基板上にはこのようなチップが数百個または数千個存在し得る。
【００２６】
基板は、＜１００＞または＜１１１＞配向を有する単結晶シリコン等のシリコンであり得る。他の材料もまた基板として使用され得るが、ほんの数例を挙げると、他の半導電性材料、集積回路の製造に好適な他の材料、絶縁体、ダイアモンド、（サファイア等の）絶縁体の上のシリコン（または他の半導体材料）、プラスチック、溶融基板、およびポリマー等が使用され得る。
【００２７】
アナライト検出チップ１２０は、集積回路産業において典型的な半導体プロセスを使用して、基板上に形成され得る。種々の材料からなる連続した層が、基板上に形成されかつパターン化される。該層は、そのいくつかの例を挙げると、（ｎ型およびｐ型）拡散層、シリコン酸化物層、ゲート酸化物層、ポリシリコン層、（金属の複数層を含む）金属層、コンタクト、およびビアを含み得る。これらの層は、堆積、成長、イオン注入、スパッタリング、電気めっき、および他の技術によって、基板上に形成され得る。基板上の特徴は、フォトレジストを使用してパターン化され得る。それらの特徴は、ドライエッチングまたはウェットエッチング技術を用いて、また、同じプロセス中にそれらの技術を組合せて、エッチングされ得る。
【００２８】
本発明の一実施例においては、アナライト検出チップは、ＣＭＯＳプロセス技術を使用して形成される。ＮＭＯＳ、ＢｉＣＭＯＳ、バイポーラおよび、他の多くの技術もまた使用され得る。
【００２９】
個々のアナライト検出チップは、基板上の他のチップに隣接して形成される。個々のチップは、スクライブライン１３０によって互いに隔てられる。多くの場合、各アナライト検出チップは、他のチップと実質的に同一である。しかし、１つのウェハ上に、異なる種類または異なる設計の複数のアナライト検出チップを製造することも可能である。ウェハ上には、テストダイまたは構造もまた存在し得る。これらは、ウェハの製造中に、アナライト検出チップの特性および、種々のプロセスパラメータを試験および評価することを可能にする。テスト構造はまた、個々のダイ間のスクライブライン内に形成されてもよい。
【００３０】
アナライト検出チップの製造中、センサ材料が基板上に位置付けられる。たとえば、このセンサ材料は、基板上に堆積、コーティング、または他の方法で与えられ得る。一実施例においては、センサ材料は、アナライトまたは臭気物質に対して電気的応答を提供する材料とされる。電気応答は、たとえば、インピーダンス（Ｚ）、抵抗（Ｒ）、インダクタンス（Ｌ）、キャパシタンス（Ｃ）、または他の電気的な特性で定量化され得る。一実施例においては、センサ材料はポリマーであり得る。この材料は、他の実施例においては有機または無機であり得る。さらに、センサ材料は、非導電性の有機材料および導電性材料の領域を含み得る。他の実施例においては、センサ材料は、キャパシタとして機能する絶縁有機膜またはインダクタとして機能する複合膜であり得る。いくつかのセンサ材料およびその特性に関するより詳細な説明が米国特許第５，５７１，４０１号に記載されている。しかし、本発明は、米国特許第５，５７１，４０１号に記載されているセンサ材料に限定されるものではなく、他の材料もまた使用することが可能である。
【００３１】
本発明の特定的な実施例においては、センサ技術は、一連の導電性ポリマー複合体蒸気センサを含み得る。アナライトの存在は、たとえば、化学的に敏感なカーボンベースの抵抗器の電気抵抗における変化を通じて検出され得る。上述のように、抵抗以外の電気的特性における変化もまた使用することが可能であり、それらは、キャパシタンスおよびインダクタンスの変化の評価を含む。
【００３２】
さらに、センサ材料は、導体および絶縁体の複合体からも構成され得る。この材料は、基板上に膜状に位置付けられ得る。この複合体の有機的な非導電性ポリマーは、（蒸気であり得る）アナライトを吸収する。これは、センサ材料の電気的特性に変化をもたらす。センサ材料はまた、膨潤等の物理的変化も受け得る。アナライトが除去されると、電気的特性の変化はいずれも逆転する。たとえば、抵抗、キャパシタンスおよびインダクタンスは、それらの元々の値に戻るであろう。物理的な変化もやはり逆転するであろう。この種のセンサの応答は、複数回のアナライトの露出にわたって逆転し得、また、種々の周囲雰囲気条件下での多数回にわたる試験にわたって再生が可能である。したがって、このような種類のセンサ材料を用いて製造された装置の寿命は、比較的長いであろう。
【００３３】
非導電性ポリマーおよびカーボンブラック等の複合体を使用する場合には、センサ材料は温度に対して敏感になるであろう。温度に敏感なセンサを使用する場合、該センサは、比較的一貫性のある結果を得るために比較的一定の温度に保たれねばならない。たとえば、雰囲気よりも約５℃高い温度等がよい結果をもたらすであろう。さらに、たとえば約１００℃を上回るような非常に高い温度は、ポリマーセンサ材料を破壊するかまたはその寿命を急速に減じるので、避けられねばならない。この理由のために、非導電性ポリマー材料は、たとえば約３００℃から約４００℃、またはそれを上回る非常に高温の特別な環境では、使用することが予期されない。ポリマーセンサ材料は、約０℃から約１００℃の間の、通常の温度範囲で使用可能である。
【００３４】
センサ材料として導体および絶縁体の複合体を使用することは、非常に広範囲の、多種多様なセンサ材料の使用を可能にする。たとえば、カーボンブラック、金属製コロイド、または有機導電性ポリマー、およびそれらの組合せを含むどのような導電性素子も、センサの導電フェーズとして使用することができ、また、どのような有機材料も、センサの絶縁フェーズとして使用することができる。さらに、この種のセンサ材料の利点は、それらが導電性有機ポリマー材料の安定性の限界を有しないことである。導体および絶縁体の複合体はまた、置換基の種類からの限定や、純粋な有機導電性ポリマーのバックボーンの変形によってもたらされ得る、膨潤のばらつきの範囲の制限を受けることはない。
【００３５】
基板またはウェハの処理が完了すると、ウェハのテストが行なわれて、「良好なダイ」の数および場所が判定される。１つのウェハ上の合計ダイ数に対して良好なダイが占める割合を「歩留まり」と称する。個々のアナライト検出ダイは、スクライブラインに沿って切断することによって分けられる。アナライト検出ダイはその後実装され、それらの適正な動作を確かめるためにさらにテストされ得る。これらのダイは、セラミック、エポキシ、プラスチック、ガラスおよび他の多くの材料を含む、種々の実装材料内に実装され得る。実装されたアナライト検出ダイは、実装された集積回路チップと非常によく似ている。応用によっては、セラミック等の、無孔かつ無反応性の材料を使用することも可能である。
【００３６】
一実施例においては、センサ材料は、個々のダイに分けられる前にウェハレベルで堆積または塗布される。他の実施例においては、センサ材料は、ダイが個別化された後に塗布される。
【００３７】
図２Ａは、アナライト検出チップ２０５のより詳細な図である。基本的な実施例においては、本発明のアナライト検出チップは、センサ材料の複数のセンサ部位２１０を含む。本発明においては、センサ材料は、各センサ部位において何らかの手段で拘束される。基板上の特定の部位にセンサ材料を拘束するための技術は多数存在する。たとえば、センサ材料は、表面張力によって特定の部位に拘束され得る。センサ材料はまた、電荷、電界、または磁界によっても拘束され得る。さらに、センサ材料は、集積回路処理技術または他の技術（たとえば、ミクロ機械加工またはミクロ電子機械システム（ＭＥＭＳ）等）によって形成された構造を使用して拘束され得る。これらの構造の例としては、センサ部位にセンサ材料を拘束する、センサウェル、リッジ、トレンチ、円形構造、タワーおよび他の多くの構造があり、これらの構造は、基板上にまたは基板内に形成される。
【００３８】
図２Ａおよび図２Ｂに示す特定的な実施例においては、センサ部位にセンサ材料を拘束するのにセンサウェルが使用される。図２Ｂは、単一のセンサウェルのより詳細な図である。典型的な場合、センサ材料は、チップがウェハから切離される前に、ウェハレベルで、アナライト検出チップのセンサウェル内に堆積されるが、これに代えて、個々のチップがウェハから切離された後にセンサウェルを充填することも可能である。上述のように、センサ部位を形成してセンサ材料を拘束するのに、他の技術もまた使用することが可能であり、センサウェルは単に一例として示されているのみである。センサ材料を拘束するのに、他の構造を同様の態様で使用することも可能である。
【００３９】
図２Ａに示すアナライト検出チップについては、センサ部位は、１１×１１のセンサ部位の行列を有するアレイに配されており、合計で１２１のセンサ部位が設けられている。上述のように、図２Ａにおけるセンサ部位はセンサウェルである。センサ材料はこれらのセンサ部位に与えられ、それらが、アナライト検出センサとして機能することになる。
【００４０】
図面に示したアナライト検出チップは、１２１のセンサを有する。他の実施例においては、アナライト検出チップは１２１よりも少ない数のセンサを有し得る。たとえば、アナライト検出チップは、２つ、３つ、４つ、またはそれ以上の数のセンサ部位を有し得る。アナライト検出チップは、センサに対して２、３、４、５、６、７、またはそれ以上のセンサ部位を有し得る。チップは、１０から２０、２０から３０、３０から４０、４０から５０、および５０から１００のセンサを有し得る。アナライト検出チップの特定的な実施例は、３２のセンサ部位を有する。それよりさらに複雑なアナライト検出チップは、何百または何千ものセンサを有し得る。たとえば、１つのチップが（おそらくは１辺が１００個のセンサからなる行列のアレイに配された）１万個のセンサを有する場合もある。
【００４１】
センサのアレイは、可能な多くのフォーマットで配することができ、１辺に等しい数のセンサを有してもよい。複数のセンサ部位の配列は、特定の応用に対して適宜選択される。図２Ａは、センサ部位の正方形のアレイ配列を示しているが、センサ部位は、チップ上にどのような態様で配置されてもよい。たとえば、複数のセンサ部位が、楕円形または長方形の構造、三角形の構造、円形または湾曲した構造で配されてもよく、また他の多くの配列が可能である。センサ部位のアレイは、そのほんの数例を挙げると、１部位×１０以上の部位、２部位×１０以上の部位、３部位×１０以上の部位、１０部位×２０部位、または３０×１７５のセンサ、等を有し得る。また、同じ基板上に、複数のアレイまたは複数のセンサ部位のグループが存在し得る。さらに、単一の基板上に、２、３、４、５、またはそれ以上の数のセンサのアレイもまた存在し得る。
【００４２】
図２Ｃは、本発明の一実施例を示す。ここでは、検出チップ２２０は、基板２２１上に形成された単一の導電層のみで形成されている。この単一の導電層、典型的にはアルミニウムおよびその化合物等の金属製の層は、簡単な半導体プロセスを有利に可能にする。より簡単な処理は、一方で、製造時間の短縮および欠陥機構の数の減少に繋がるが、他方では、チップ２２０のレイアウトを制限し、また、必然的に機能的な簡素化をチップに強いることになる。
【００４３】
チップ２２０は、基板２２１の周辺に多数のセンサ２３０Ａおよび２３０Ｂを備える。基板２２１の１隅のみが示されている。センサ２３０Ａおよび２３０Ｂは２行に配されており、これらは、破線の円および２つの間隔を置かれた平行な線分で表わされている。破線の円はセンサ材料を表わし、２本の線分は、アナライトまたは臭気物質に対する該センサ材料の電気的パラメータの反応を受信する、電気端子を表わす。各端子は、２つの導電性リード２２５および２２６のうち一方に接続されており、一方のリード２２６が共通線２４０、すなわち基準線に、他方のリード２２５がボンディングパッド２４１に接続されている。共通線２４０は、センサ２２１Ａおよび２２１Ｂからなる周辺の行の内側に、基板２２１を囲む環状リングとして配されている。共通線２４０の電圧レベルは、ボンディングパッド２４２に繋がるリード接続２２８によって、固定されている。図２Ｃに示すように、センサ２３１Ａおよび２３１Ｂの２つの行はジグザグに配され、それにより、センサの最適な実装を可能にしている。各センサ２３０Ａおよび２３０Ｂの破線の円はまた、先に記載したセンサ材料によってカバーされる可能性のある領域を示している。
【００４４】
このような配置によって、各センサ２３０からの電気信号がセンサのボンディングパッド２４１および共通ボンディングパッド２４２に進むようになる。これらの信号は、センサ材料の電気的特性から直接導出されるか、または、後述のように、各センサ２３０に関連する電気回路によって前処理された信号であり得る。いずれの場合にも、この配置は、半導体産業において周知の用語である「単一金属層（"single-metal layer"）」プロセスによって実現することができる。処理およびレイアウトは有利に簡素化されている。今日容易に利用可能な半導体技術によって、３２個のセンサを有するチップが容易に製造される。またその表面は、良好な接続を保証する金で処理される。
【００４５】
他の実施例においては、アナライト検出システムは、別個の基板上に存在する複数のセンサを使用することが可能である。たとえば、本発明のアナライト検出システムは、生産ラインの様々な位置にまたは建物内の異なる部屋に位置付けられたセンサのように、異なる物理的場所に置かれた複数のセンサから、アナライトの情報を収集することが可能である。
【００４６】
図３は、本発明の複数のセンサ３３０を使用してアナライトを特定する方法を示す。一実施例においては、複数のセンサが１つの基板上のそれぞれのセンサ部位に形成されており、これらの部位は、上述のようにアレイ状に配されている。センサは各々、漸進的に異なり得るものであって、各センサが特定のアナライトに特定的に応答するものではない。たとえば、各センサは、他のすべてのセンサと実質的に異なる、（ポリマーＡからポリマーＩとして記される）ポリマー複合体の抵抗変化を有し得る。たとえば臭気Ａおよび臭気Ｂのような２つのアナライトを複数のセンサの集合を使用して評価する場合には、その結果は、２つの異なる応答パターン３４０および３５０となるであろう。各アナライトは、特徴的な「指紋」を有する。そこで、パターン認識処理を利用することによって、これらのパターンに基づいてそれらのアナライトを特定することが可能となる。
【００４７】
図３に示すような本発明の一実施例においては、すべてのセンサがセンサ毎に異なるセンサ材料の組成を有する。これは、「センサの多様性」と称され得る。本発明の他の実施例においては、しかし、センサアレイ内には同じセンサが複数存在し得る。すなわち、その実施例においては、いくつかのセンサのグループは全く同じ組成で製造され、他のセンサグループが別の組成を有し得る。１つのセンサアレイ内に２つ以上の同じセンサを有することの利点は、とりわけ、冗長性がもたらされることであり、これは生産高を高めるのに有益であり得る。センサにおける冗長性はまた、特に、厳しい環境（たとえば工業用）や非常に厳しい状況（たとえば軍事、爆弾検出または運輸業者による使用）で使用される場合に、アナライト検出チップの寿命または信頼性を高めるのに有益である。本発明のアナライト検出のための技術はまた、同様のセンサがセンサのアレイ内に存在する場合にも適用される。
【００４８】
本発明の一局面は、複数アナライトを区別しかつ分類するための、異なる応答特性を有する複数のセンサの使用に関する。これらのセンサは、同じ基板上に形成され得る。複数のセンサは、アナライトを特徴付けかつ分類するのに使用される多次元の応答を提供することができる。
【００４９】
特定のセンサ材料は、多くのアナライトの存在に広く応答し得る。１つのセンサからの応答または信号は、１つのアナライトの組成における変化を検出することはできても、必ずしも、そのアナライトを特定することはできない。センサ素子のアレイは、異なるアナライトに露出された場合、電気パラメータ（抵抗、キャパシタンスまたはインダクタンス等）における変化の可逆な診断パターンを提供する。多様な化学組成を有する多数のセンサを使用すれば、アナライトの、特定的な指紋またはシグネチャを得られるであろう。
【００５０】
センサアレイの素子間の相関関係は、複雑な環境内で分子をうまく区別するために、３以上の多くのセンサを必要とし得る。通常、センサの数が多いほど、より多くの数のアナライトの特定が可能になる。さらに、センサの数が多いほど、２つのアナライトが類似のまたは同じ指紋を有する可能性が減じられる。アナライト検出システムの感度は、部分的に、センサの数およびセンサの多様性に依存する。本発明のアナライト検出システムは、生物学上の類似物、すなわち鼻と関連付けられ得る。ヒトの嗅覚システムは、約１０3の異なる種類の受容体の、合計約１０6個のセンサを有するものと考えられている。周知のように、イヌは、ヒトよりも鋭い嗅覚を有する。イヌの鼻は、約１０8個のセンサを有し、これはヒトの鼻よりも位数が２つ大きい数である。
【００５１】
センサの数が多いことは、多くの意味で有益である。実際的なシステムにおけるノイズの制限により、同じ特性を多くの異なる方法で測定することは有益であり得る。たとえば、十分な精度が得られる場合には、どのような分子も、単に２つのセンサを使用して３８ビット測定から一意に特定することが可能であろう。しかし実際には、そのような精度の高い測定を行なうことは実際的ではない場合がある。このため、精度がより低い測定を用いる場合、アナライトの性質に関する有益な情報は、（たとえばセンサアレイにおける）多くの異なるセンサ素子からの多くの別個の判定を使用して測定を行なうことによって、得ることが可能である。
【００５２】
さらに、固定された公知の濃度で維持されている一連の純粋な物質間で区別を行なうには、有限数のセンサで十分であり得る。しかし、バックグラウンドがわからない場合、混合物が存在する場合、またはバックグラウンドガスの濃度が変化する場合には、はるかに多くのセンサが単に出力信号パターンの解釈における曖昧さを避けるのに必要となり得る。任意のターゲットのシグネチャを、可能な広範囲のバックグラウンドクラスタから最適に区別するような場合には、なおさらに多くのセンサが必要とされ得る。多数のセンサを有することはまた、冗長性をもたらすことができ、これは、性能の劣るセンサの出力を拒絶または却下することを可能にする。
【００５３】
より多くの数のセンサを有すると、さらに、信号対ノイズ応答が改善されたり、アナライトを特定するのに必要とされる時間が減じられる。所与の観察時間中に多数のセンサにわたって平均をとることにより、信号対ノイズ比のゲインを得ることが可能である。したがって、たとえば１万個のセンサでは、ｎ1/2の信号対ノイズ比のゲインが、１〜１０のセンサの能力に対して、ほぼ２位数の有効感度の向上をもたらすであろう。
【００５４】
以上のような問題すべてを理由として、実際的な装置においてアナライトをうまく感知しかつ特定するためのセンサの数は、最小値から急増され得る。アレイベースの感知の主な目的は、どの２つのアナライトについてもそのアレイから同じ指紋応答が得られないようにすることであり、また、所与のターゲットパターンが他の予期されないまたは未知のバックグラウンド成分の混合物と混同されないことである。したがって、アレイ構造内に多くの数のセンサを統合することが一般的に望ましい。本発明は、低コストの並行プロセスによって、多数のセンサ素子を製造することを可能にする。また、その処理は、センサ素子を化学的に多様化することを可能にする。
【００５５】
アナライト間で十分な区別を行なうには、６〜８個のセンサを有する１つのアレイで十分である。これは、センサとともに使用される電子回路が、非常に正確なアナログデジタル（Ａ／Ｄ）変換器等のように、十分な精度を提供する場合である。センサの数が増加すると、上述のようにアナライト間の区別のために必要とされるビットの精度はより小さくなる。たとえば、１６〜２０個のセンサの場合には、電子回路に求められる正確さは低くなる。今日利用可能な集積回路技術によれば、実際的な一実現例においてアナライト検出チップは、３２個のセンサを有する。３２個のセンサから得られる信号は、約２０ビットの精度のアナログデジタル変換器を使用して電子回路によってデコードおよび処理され得る。これは、複雑さも実現するのにかかるコストもそれほど大きいものではない。集積回路技術が向上するにしたがって、単一の集積回路上に３２個よりも多くのセンサを形成して、これらのセンサからの信号を処理することが実際的になるであろうと予測される。
【００５６】
化学的センサ材料がセンサ部位に与えられる。この化学的センサ材料は、電気パラメータとして測定され得る電気特性を有する。これらのパラメータは、抵抗、キャパシタンスまたはインダクタンスであり得る。アナライトまたは臭気物質の存在下では、化学センサ材料は測定可能な応答特性を有するであろう。センサアレイ内のセンサの電気的特性における変化または変化のパターンを測定することで、ある特定のアナライトを特定することが可能になる。
【００５７】
センサ材料の、たとえば抵抗における変化を評価することによって、本発明のアナライト検出システムは、アナライトを特定することが可能である。特定的なセンサは、５０Ｋオーム（Ｒ１）のベースライン抵抗を有し得る。しかし、このセンサが水蒸気またはヘキサン等のアナライトの存在下に位置づけられると、センサの抵抗は５１Ｋオーム（Ｒ２）に変化し得る。このベースライン抵抗値に対する抵抗の変化（すなわち、（Ｒ１−Ｒ２）÷Ｒ１）が、アナライトを特定するのに使用され得る。ベースライン抵抗値は、基準点として使用される。ベースライン抵抗の値は、圧力、温度および湿度等の、センサの動作条件に応じて変化し得る。ベースライン抵抗はまた、バックグラウンド雰囲気が変化し得るために変化し得る。たとえば、測定対象ではなくどのような測定中にも考慮されるべきではないバックグラウンドアナライトが、存在し得る。
【００５８】
センサ材料の抵抗以外の電気特性における変化もまた、測定されかつ同様に分析され得る。抵抗は、単に一例として説明したものである。センサ材料のキャパシタンスまたはインダクタンスにおける変化を測定して、アナライトを特定することもできる。アナライトの存在下で、センサ材料のキャパシタンスの変化（これは、材料の物理的な膨潤が原因であり得る）が測定され得る。
【００５９】
センサ材料の組成が、その応答特性を決める。アレイの第１の位置におけるセンサは、アレイの第２の位置における別のセンサとはわずかに異なる組成を有するであろう。これら２つのセンサは異なる応答特性を提供するであろう。そしてその差が、異なるアナライトまたは臭気物質を区別するのに使用され得る。たとえば、非導電性および導電性ポリマーの混合物がセンサのアレイのためのセンサ材料として使用される場合、それら複数のセンサの組成は異なり得る。カーボンブラックを使用する一実施例においては、各センサにおけるカーボンブラックの組成または濃度が、アレイ内の他のセンサの組成または濃度とわずかに異なるようにされる。
【００６０】
センサ材料を拘束するためのセンサ部位に加えて、本発明のアナライト検出チップは、センサ部位におけるセンサ材料への電気的または他の接続を含み得る。たとえば、センサの抵抗が評価されるべき場合には、半導体チップにおいて金属配線が使用されるのと同様の態様で、金属等の導電層がセンサ材料との接続に使用される。キャパシタンスが評価されるべき場合には、センサ材料の近傍に導電性材料が位置づけられて、容量結合および感知が可能とされる。センサからの電気信号は、その後、アナライト検出チップのボンディングパッドに経路づけされ、ボンディングパッドを介してオフチップの回路に接続されて、さらなる処理および分析が行なわれる。
【００６１】
上述のように、本発明の特定的な一実施例においては、センサウェルがセンサ材料を拘束する。図４は、センサウェルの一実現例の断面図を示す。このセンサウェルは、ＣＭＯＳプロセスを使用してシリコン基板上に形成され得る。センサ材料がセンサウェル４１０に充填され、該ウェルによって拘束される。シリコン基板４１５上には、フィールド酸化物（ｆｏｘ）層４２０、ポリシリコン（ｐｏｌｙ）層４２５、第１の酸化物（ｏｘ１）層４３０、金属−１（Ｍ１）層４３５、第２の酸化物（ｏｘ２）層４４０、金属−２（Ｍ２）層４４５、および、パッシベーションまたはグラス（ＧＬＡＳ）層４５０、がパターン化され、それらの層によってセンサウェル４１０が形成され得る。
【００６２】
センサウェルを形成するためのプロセスフローの一例を以下に示す。酸化物層がシリコン基板上に形成される。金属または導電層が酸化物層上に形成される。金属層がパターン化されエッチングされる。結果として得られる金属が、センサ材料のためのコンタクトとして使用される。酸化物層が基板上に形成される。センサウェルがパターン化されエッチングされる。センサ材料がセンサウェル内に堆積され、パターン化された金属層と電気的に接続される。
【００６３】
一実施例においては、センサ材料は、センサウェルがチップの形成中にステップとして形成された後に（パッシベーション層の形成前に）センサウェルに与えられる。たとえば、センサ材料は、半導体製造設備において与えられる。しかし、本発明の他の実施例においては、センサ材料は、チップの形成後に後処理ステップ内に与えられ得る。たとえば、センサ材料は、完成されたウェハが半導体製造設備から受取られた後に与えられる。
【００６４】
一実施例においては、シリコン基板４１５は約５００ミクロン厚さである。フィールド酸化物層４２０は約０．６ミクロン厚さである。ポリシリコン層４２５は約０．４ミクロン厚さである。第１の酸化物層４３０は約０．８５ミクロン厚さである。金属−１層４３５は約０．６ミクロン厚さである。第２の酸化物層４４０は約０．６５ミクロン厚さである。金属−２層４４５は約１．１５ミクロン厚さである。パッシベーション層３５０は約１ミクロン厚さである。
【００６５】
図４に示す構造は、二層金属プロセスを使用して形成されるが、センサウェルは、単一層金属プロセスを使用しても形成することが可能であり、三層以上の金属層を有するプロセスでも形成され得る。たとえば、本発明のセンサウェルは、３、４、５またはそれ以上の数の金属層を有するプロセスにおいても形成され得る。
【００６６】
電気接続４６０および４７０は、金属−１層において形成されて、センサ材料との電気コンタクトとされる。これらの電気接続は、センサデータのさらなる処理のためにセンサ信号を他の回路に経路づけるのに使用される。その回路は、オンチップであってもオフチップであってもよい。接続４６０および４７０を形成するのに使用される金属導体は、典型的に、金、プラチナ、アルミニウムまたは銅等の導電性材料である。電気接続４６０および４７０のための材料は、それらがセンサ材料と反応しないように選択されねばならない。センサ材料が後処理ステップ中に与えられる場合には、接続４６０および４７０が露出され、アルミニウム等の導電性材料は容易に酸化するであろう。これは、センサ材料に対する電気接続の不良に繋がる。
【００６７】
良好な電気接続は、本発明のある実施例においては他の実施例においてよりもより重要である。たとえば、センサ材料の抵抗を測定する場合には良好な物理的接続がより重要である。これは特に、センサ材料がコンタクトの抵抗と比べて比較的低い抵抗を有する場合に特に当てはまる。他の場合、たとえばキャパシタンスを測定する場合には、接続は容量性接続を使用して行なわれてもよく、この場合、センサ材料と導電性材料または金属との間には物理的な接続は存在しない。したがって、このような実施例においては、金属接続の酸化についてはあまり懸念する必要はない。
【００６８】
金属−１層は、たとえば後処理されるか、または、少なくとも非標準的な集積回路の態様で仕上げられ得る。標準的な集積回路メタライゼーションの表面は、通常、空気が形成する「天然の（"native"）」薄い酸化物層で覆われる。アルミニウムといった、非常に一般的な標準的な金属が、空気に晒されたときに、その表面上に非常に急速に連続的にアルミニウム酸化物を形成する。ポリマー／カーボンブラックの複合体の抵抗器は、高温にされてはならず、また、エネルギ的に「天然の」酸化物を破断するような態様で形成されてはならない。そこで、金属層に良好に接続するための手段が講じられねばならない。これは、露出した電極を化学的または物理的にエッチングして、ポリマー複合体センサ材料を与えている間、金属−１を酸素を含まない環境に保持することによって、達成することができるであろう。より特定的には、付加的な層、または、露出層が貴金属（酸化しない金属）である複数層の積層が、任意の数の技術を使用して、金属−１の表面上に堆積され得る。この技術は、とりわけ、物理気相成長、化学気相成長またはめっき、であり得る。クロミウム接着層上に金のコンタクト層をスパッタリングし、その後、金属の積層を写真製版技術により規定する、という方法が特に有効である。
【００６９】
接続３６０および３７０からセンサ信号を受信する回路は、オフチップであってもオンチップであってもよい。他の回路は、センサデータの前処理、増幅および分類を含み得る。使用される実装技術に応じて、ボンディングパッドは、チップの周囲または縁部に沿って形成されるか、または、（たとえばフリップチップ実装技術を使用する場合には）チップ内部に分散され得る。
【００７０】
図４のセンサウェル構造は、センサ材料を拘束してその測定を可能にするために使用され得る。センサ材料は、センサウェル４１０に完全にまたは部分的に充填されて、電気接続４６０および４７０を使用して抵抗が測定される。
【００７１】
図５は、２００ミクロン×２００ミクロンのセンサウェル構造の平面図を示す。センサウェルの両側にそれぞれ電気接続５２０および５３０を作るのに、金属が使用される。
【００７２】
図６は、４つのセンサウェル６１０、６２０、６３０および６４０を有するテスト構造のレイアウトを示す。これらのセンサウェルはサイズが互いに異なる。特定的には、センサウェル６２０および６４０は１辺が２００ミクロンの正方形であり、センサウェル６１０および６３０は１辺が４００ミクロンの正方形である。ボンディングパッド６５０は、これら４つのセンサウェルを囲み、センサウェルに電気的に接続されている。２つのボンディングパッドまたは電気接続を使用して、１つの特定のセンサウェルに接続することが可能である。たとえば、パッド６６０および６７０は、センサウェル６２０の２つの端子にそれぞれ接続されている。１つのボンディングパッドまたは電気接続が、２つの異なるセンサウェル間で共用される場合もある。
【００７３】
図７は、本発明のさらなる実施例を示し、ここでは、電子回路がセンサ部位の下方または下部に形成されている。この図は、１つのセンサ部位における電子装置のレイアウトを示す平面図である。電気コンタクト７１０および７１５は、センサ材料と電子回路との間の電気コンタクトを形成する。この場合、電子装置は前処理回路を実現する。
【００７４】
より特定的には、この前処理回路は、信号増幅およびＸ−Ｙデコーディング機能を備える、自動ゼロ化適応回路を含み得る。個別の回路ブロックは、センサ読出増幅器およびベースライン応答回路７２０と、信号増幅回路７３０、７３５および７４０と、行／列選択および最終出力増幅回路７５０と、を含む。しかし、本発明の他の実施例においては、あらゆる目的のための電子回路が、センサ部位にまたはその下方に実現され得る。電子回路からの出力は、ボンディングパッドを介して他のオンチップ回路またはオフチップ回路に経路づけられ得る。
【００７５】
図７のセンサ部位は２００ミクロン×２００ミクロンのセンサウェルである。しかし、上述のように、本発明の他の実施例においては、センサ材料はセンサウェル以外の構造または技術を使用してセンサ部位に拘束され得る。さらに、本発明の他の実施例においては、電子回路は必ずしもセンサ部位の下方に形成されるわけではなく、同じ集積回路チップ上のどこにでも位置づけられ得る。たとえば、電子回路は、センサに隣接して形成されるか、または、チップ上の別の場所に形成され得る。しかし、センサの下方に電子回路を形成すると、結果として得られるレイアウトが比較的小型になる、という利点がある。
【００７６】
図７に示す実施例における断面構造は、図４に示すものと同様であり、電子装置は、金属−１層およびポリシリコン層を使用して形成されている。センサウェルの下方に電子装置を形成することができるよう、第２の酸化物層はそれを通じてエッチングされることはなく、この第２の酸化物層が、センサウェルの「底部」を形成する。金属−１層は、センサ部位におけるセンサ材料に電気的に接続するのに使用される。
【００７７】
図８Ａから図８Ｆは、センサウェル構造の微細加工における異なる段階を示す。図８Ａから図８Ｆに示される技術は、ＣＭＯＳ半導体プロセスの代わりであってもよい。たとえば、このプロセスは、ＭＥＭＳまたはミクロ電気製造プロセスまたは他の特殊なＶＬＳＩプロセスであってもよい。このプロセスは、センサ材料を拘束する構造を形成する、ミクロ機械加工を含み得る。
【００７８】
該プロセスは、（下方に電子回路が存在しない）自己独立型（self-standing）であるか、または、図８Ａから図８Ｆに付加的に示される層のシーケンスの下方の、他の層との組合せとして行なわれ得る。開始時のウェハまたは基板を図８Ａに示す。この層は、絶縁基板であるか、または、絶縁膜が付加された開始ウェハである。これは（シリコン基板の場合は）酸化、または堆積によって得ることができる。図８Ｂに示すように、導電膜が、物理的または化学的気相成長方法によって絶縁表面上に堆積され得る。図８Ｃにおいて、この金属または導電膜がパターン化されて、１対の電極が残される。図８Ｄで付加的な絶縁膜が堆積され、図８Ｅにおいてパターン化されて、非酸化金属構造の電極が露出される。上部絶縁膜およびウェルの底部における２つの電極間に規定されるウェル内に、図８Ｆに示すようにセンサ材料が堆積される。
【００７９】
多様な組成を有するセンサ材料が、チップの複数のセンサ部位に与えられる。センサ部位にセンサ材料を与える技術は、多数存在する。たとえば、センサ材料は、溶液のスピンコーティングまたはモノマーの堆積を利用し、その後それらを重合することによって、センサ部位に堆積され得る。センサ材料がポリマーベースの化学抵抗器である一実施例においては、該ポリマーベースの化学抵抗器は、化学抵抗器の成分の溶液または懸濁液で基板をスピンコーティングまたはディップコーティングすることによって形成され得る。さらに、スピンコーティングされる層またはディップコーティングされる層の場合には、多様化のために、第１のセンサ材料をパターン化し、その後に、多くの後続の層を与えかつパターン化することが求められる。実行できないことはないが、このプロセスが反復されるべき回数は、センサに求められる多様性の度合いによって左右される。
【００８０】
多様な組成を有するセンサ材料を包含するセンサ部位を製造するための別の技術は、時間的に連続してセンサ材料を堆積するものである。この技術は、ある部位において第１の堆積を行ない、それが、第２、第３等の他の堆積とは区別される化学的組成を含むようにするステップを含み得る。
【００８１】
センサ材料を与えるためのまた別の技術は、ミクロジェットまたはインクジェット技術を使用するものである。インクジェット技術は、装置の形成においてますます広く使用されつつある。このような技術によれば、ポリマー構造を１００ミクロンのオーダで形成することが可能であり、また、このような構造のアレイを１平方センチメートルあたり１５，０００よりも大きい実装密度で製造することが可能である。ミクロジェットは、アナライト検出のための微細化されたセンサの大きなアレイを製造するのに有益な道具である。
【００８２】
たとえば、基板上に多様なセンサの組を製造するために、連続ジェットシステムが使用され得る。というのも、「インク」（たとえば、化学ポリマーであり得るセンサ材料）の組成を、連続的に変化させることができるためである。これによれば、モノマーまたはポリマーの有限の供給原料から、望みどおり、多様な組成を有するセンサ材料の膜を製造することが可能になる。センサ部位に与えられたモノマーは、後続のステップでその位置で重合されるが、これは、ガンマ照射、もしくは好適な遊離基の触媒に晒されるか、または、露光されることによって行なわれる。このような態様で、相関関係のないモノマーの前駆物質から、何千もの異なるポリマーのライブラリを調製することが可能となり、また、対象となるアナライトを区別するにあたってのそれらの有効性を迅速に評価することが可能となる。
【００８３】
ミクロジェット技術を使用する場合、インクジェットノズルが詰まることがないようにすることが重要である。インクの粒子サイズは、ノズルのサイズよりも小さいことが望ましい。特定的な実施例においては、ミクロジェット技術は、ポリマーにカーボンブラックを与えるのに使用され得る。実際に、伝統的な黒インク（たとえば墨）は、カーボンブラックの懸濁物である。市販されているインクジェットのノズルサイズは、一般に、１０ミクロンよりも大きい。１ミクロンよりも小さい粒子サイズの安定なカーボンブラックの懸濁物が形成され得るので、ミクロジェット技術に利用可能なカーボンブラック懸濁物を形成することが可能である。
【００８４】
標準的な静電的に制御される連続フローまたはドロップオンデマンドシステムに加えて、他のオプションもまた利用可能である。より大きなノズルを有する機械制御のインクジェット、実質的に小さいスプレーガン、もまた使用可能である。別のミクロジェット技術としては、複合インクジェット（compound ink jet）がある。このような装置においては、いわゆる第１流体のジェットが、いわゆる第２の流体に埋もれている１０〜２０ミクロンのオリフィスから発せられる。結果として得られるジェットは両方の流体を含み、これが、標準的な静電制御の連続インクジェットの場合と同様に利用され得る。複合ジェットは、カーボンブラックベースのインク、たとえば墨、を第２の流体として利用することが可能である。なぜなら、この流体のためのリザーバは任意のサイズで備えられ得るためである。
【００８５】
上述の製造技術はいくつかの応用例においては非常に望ましいものであるが、アレイ内に多数のセンサ素子を含むような他の応用例においては、本発明の別の実施例の方がより望ましい場合もある。
【００８６】
図９は、本発明の一実施例を示すブック図であって、これは、アナライトの存在を判定するのにセンサ材料のキャパシタンスを測定するものである。図９には単一の対のセンサのみが示されているが、この回路は、センサのアレイまたはセンサの対のアレイを含むようにも拡張され得る。アレイ内の各センサは、上述のように、他のセンサとは異なる種類のセンサ材料を含み得る。
【００８７】
キャパシタンスは、種々の方法で測定される。図９は、そのような方法のうちの１つを示すが、キャパシタンスを測定するための他の回路もまた、ここに示す回路の代わりに使用され得る。図示される実施例においては、２つのセンサ９１０および９２０が設けられている。センサ９１０および９２０は、互いに実質的に同一に形成されたセンサである。しかし、センサ９１０は、アナライトがセンサ材料に浸透してそれを膨張させることができるように露出されており、他方のセンサ９２０は、それがアナライトの影響を受けないように絶縁層によって覆われている。このように、センサ９２０は基準センサであって、そのキャパシタンスがセンサ９１０のキャパシタンスと比較され、それにより、センサ９２０がアナライトの存在によって膨張したかどうかが判定される。
【００８８】
センサのキャパシタを評価する１つの技術は、周波数発生器を含む。周波数発生器９３０および９３２が、それぞれ、コンタクト９４０および９４２を介してセンサ９１０および９２０に結合されている。周波数発生器９３０および９３２は、特定の周波数の発振信号を出力し、帰還信号ｆ１およびｆ２を受信する。帰還信号ｆ１およびｆ２は、センサのキャパシタンスに応じて、位相偏移または周波数偏移され得る。したがって、センサ９１０が膨張しなかった場合には、そのキャパシタンスはセンサ９２０のそれと同じであり、ｆ１はｆ２と同じである。アナライトが存在する場合には、センサ９２０のキャパシタンスがより大きくなり、したがってｆ１がｆ２とは同じではなくなる。実際には、ｆ１とｆ２との差が、キャパシタンスにおける変化を判定するのに使用され得る。
【００８９】
帰還信号ｆ１およびｆ２は、弁別ミクサ（discriminator mixer）９５０に入力される。弁別ミクサは電子技術分野において、たとえば特に、位相同期ループの設計において、よく知られている。ミクサ９５０は、２つの周波数を受取り、それら周波数が同じである場合にはゼロであるＤＣ出力を出力し、それら周波数が異なる場合にはゼロでないＤＣ出力を出力する。周波数の差が大きくなるほど、ＤＣ出力の値は高くなる。したがって、ミクサ９５０の出力がゼロである場合には、２つのセンサのキャパシタンスは同じであって、アナライトは存在しないと判断される。出力の大きさがゼロでない場合には、アナライトが存在し、それはＤＣ出力の値によって特定され得る。
【００９０】
もちろん、他のキャパシタンス測定回路もまた使用され得る。たとえば、２つの同様のセンサを、それらが横方向に膨張する余裕を設けて隣接して形成することも可能である。これら２つのセンサは、各々が異なる導電性トレースに結合され、それら導電性トレースを通じてキャパシタンス測定回路に結合される。アナライトが存在しない場合には、それらのセンサの間隔は公知であり、したがって、公知のキャパシタンスを有する。アナライトが存在する場合には、それらのセンサは膨張して、それらの間隔が短くなってキャパシタンスが変化する。キャパシタンスにおけるその変化を測定することによって、アナライトの存在を判定することが可能となる。
【００９１】
図１０は、センサ素子のキャパシタンスを測定するための、本発明の別の実施例を示す。２つの同様のセンサ１０１０および１０２０が設けられる。特定的な実施例においては、センサ１０１０および１０２０は実質的に同一である。容量測定装置１０３０が、２つの導体１０４０および１０４２によって、コンタクトその他を介してセンサ１０１０に結合される。容量測定装置は、センサ１０１０のキャパシタンスを判定することが可能などのような装置であってもよい。同様に、第２の容量測定装置が２つの導体１０６０および１０６２を介してセンサ１０２０に結合される。センサ１０２０は、アナライトへの露出から絶縁されており、これに対し、センサ１０１０はアナライトに露出されている。比較器１０７０が２つのセンサ１０１０および１０２０から測定されたキャパシタンスを比較する。これらの値は、上述の技術やその他の種々の技術によって分析され得る。
【００９２】
図１１は、本発明のアナライト検出チップのセンサのための「単位セル」１１１０を示す。複数のセンサを形成するには、単位セル１１１０が所望の回数だけ反復される。たとえば、１０個のセンサを有するアナライト検出チップのためには、単位セルが１０回反復される。３０個のセンサを有するアナライト検出チップのためには、単位セルが３０回反復される。１００個のセンサを有するチップのためには、単位セルが１００回反復される。「ｎ」個のセンサを有するチップのためには、単位セルが少なくとも「ｎ」回だけ反復される。
【００９３】
上述のように、単位セル１１１０の基本的な実施例は、それ自身がセンサ１１２０を含む。単位セルからの電気接続は、さらなる処理のために、オンチップまたはオフチップの他の回路に接続される。たとえば、２チップのアナライト検出チップセットが製造される場合には、それらのチップのうち第１のチップが、複数のセンサ１１２０およびそれらそれぞれの電気接続を含み、第２のチップは、第１のチップ上のセンサからの信号を処理するために、センサ１１２０に電気的に結合され得る。
【００９４】
単位セル１１２０のさらに集積度の高い実施例は、センサ１１２０および適応型電子回路１１３０を、同じチップまたは基板上に含む。適応型電子回路１１３０は、図６に関連して上述したように、センサ１１２０のセンサ部位の下方に形成され得る。適応型電子回路９３０は、接続１１４０および１１５０によってセンサ１１２０に電気的に結合される。この適応型電子回路は、環境背景を無視するために、適応信号処理技術を使用し得る。
【００９５】
一実施例においては、該単位セルは、適応型電子回路に結合されたセンサを含む。該適応型電子回路は、ベースラインのドリフトを補償し、かつ、正規化されたゲインを提供する。単位セルの出力は、センサのアレイに対するこのセンサの有効な正規化されたパーセンテージ変化であり得る。この適応型電子回路は、信号線または抵抗格子ネットワーク（以下にさらに詳細に述べる）を介して、アレイ内の他のセルと通信し得る。通信ネットワークは、適応ゲインセッティングおよび正規化のために必要とされるアナログ情報の受信および伝送の両方を容易にすることが可能である。
【００９６】
適応型電子回路は出力１１６０を提供し、これが、センサによって生成されたデータをさらに処理しかつ分析するのに使用され得る。たとえば、図１１に示した実施例においては、出力１１６０は、センサに入力された臭気またはアナライトの分類のために、分類段１１７０に結合される。この分類段は、コンピュータまたはこのコンピュータで実行されるソフトウェアを含み得る。別の実施例においては、出力１１６０上の信号を使用して可動装置を制御して、アナライトの熱柱をそのソースへと追跡または辿ることが可能である。
【００９７】
出力１１６０が接続される回路または電子回路は、オンチップであってもオフチップであってもよい。たとえば、出力１１６０は、ネットワーク（たとえば、ローカルエリアネットワーク、ワイドエリアネットワーク、イントラネットまたはインターネット）を介して、遠隔コンピュータに接続され得る。出力１１６０は、オンチップマイクロコントローラまたはマイクロプロセッサ、信号処理ユニット、ニューラルネットワーク処理回路および他のオンチップ回路等の、オンチップ回路によって使用され得る。
【００９８】
単位セル１１１０は、接続１１８０を介して、単位セルのアレイまたはグループ内の他の単位セル１１９０に接続され得る。接続１１８０は、それら単位セル間の通信を可能にする。単位セル間の通信は、受信されたセンサデータのより高性能な処理を可能にし得る。
【００９９】
図１２は、本発明のセンサ１２１０のアレイを示す。これらのセンサは各々、図１１に示しかつ上述したような単位セル１１１０を使用して実現され得る。図１２においては、センサは行列に配置されているが、他のセンサ配列も可能である。アレイは、どのような所望のサイズであってもよい。
【０１００】
図１２に示す実施例においては、センサの行は行マルチプレクサ１２２０によって「アドレス」される。行マルチプレクサは、センサのアレイ内の特定の行を選択する。たとえば、行マルチプレクサに入力される行アドレスに基づいて、対応の行が選択される。センサのアレイの行には、各行につき一意の行アドレスが存在する。同様に、センサの列は、列マルチプレクサ１２３０によってアドレスされる。
【０１０１】
行および列マルチプレクサに入力されるアドレスは、レジスタ、カウンタ、シフトレジスタ、ランダムアクセスメモリまたは他の記憶装置内に保持され得る。たとえば、センサのアレイ内の列を循環するのに、カウンタが反復的にインクリメントまたはデクリメントされて、すべての列がアドレスされるようにされる。シフトレジスタが使用される場合には、特定のビットまたはビットの組が、反復的にシフトされる。
【０１０２】
選択された行または列のセンサからのデータは、直列にまたは並列に出力され得る。たとえば、複数のセンサからのデータは、複数の直列信号として、列マルチプレクサからシフトアウトされる。該信号は、周波数、時間、コードその他が多重化され得る。センサデータもまた、同時に、複数列から並列信号として出力され得る。並列信号の各々は、周波数、時間、コードその他が多重化され得る。マルチプレクサの出力は、アナログ信号であり得る。該出力はまた、各単位セルが何らかのアナログデジタル変換技術を含む実施例においては、デジタル信号であってもよい。マルチプレクサの出力は、アナログ信号およびデジタル信号の両方を含んでもよい。
【０１０３】
図１２に示す実施例においては、センサ１２１０は図１１を参照して上に説明したように、隣接するセンサと通信するように結合される。特定的には、センサ１２１０は、抵抗器１２４０を介して、同じ行内の隣接する１または複数のセンサに結合される。センサ１２１０は、抵抗器１２５０を介して、同じ列内の隣接する１または複数のセンサに結合される。センサのアレイは、有効に、抵抗格子を介して互いに通信する。
【０１０４】
抵抗器１２４０および１２５０は、センサ間の配線に固有の抵抗（たとえば寄生抵抗または意図しない抵抗）を使用して形成され得る。抵抗器１２４０および１２５０はまた、拡散もしくはポリシリコン抵抗器を形成するかまたはトランジスタを使用する等の、集積回路上で抵抗を得るのに使用される他の多くの技術のうちの１つを使用しても、実現することが可能である。
【０１０５】
抵抗器１２４０および１２５０を介して、アレイの中央部分にあるセンサセルは、その上および下の行にある２つの隣接するセンサセルと、その左および右の列にある２つの隣接するセンサセルとに接続される。同様に、アレイの縁部の、最初の行または最終行にあるセンサセルは、その上または下の行にある１つの隣接するセンサセルと、その左および右の列にある２つの隣接するセンサセルとに接続される。アレイの縁部の、最初の列または最後の列にあるセンサセルは、その上および下にある行内の２つの隣接するセンサセルと、その左または右の列にある１つの隣接するセンサセルとに接続される。アレイの隅部におけるセンサセルは、その上または下の行における１つの隣接するセンサセルと、その左または右の列における１つの隣接するセンサセルとに接続される。
【０１０６】
このような抵抗ネットワークは、セル間の通信アーキテクチャを提供し、これはまた、適応およびフィルタリングが効率的に並行して行なわれることを可能にする。抵抗格子は、センサ間の局所空間の平均化の実現を可能にする。ネットワーク内の抵抗値を制御することによって、この平均化の空間範囲を制御することができる。さらに、これは、アレイ内の距離に基づいて、平均化された信号の重みづけを行なう手段を提供する。信号入力値に基づいて抵抗値を修正することにより、回路が、信号平均化の重みおよび空間平均化の範囲を動的に変更することが可能になる。したがって、比較的弱い信号については、局所空間的に重み付けされた平均化を増すことが可能となる。このような状況下では、アナライトを局所化して追跡する能力は減じられるが、弱いアナライトの検出限界が大いに改善される。これに対し、より強いアナライトについては、平均化の量を動的に減じることで、臭いを局所化してアナライト追跡情報を提供する能力を大いに強化することができる。したがって、すべての信号レベルの環境において、性能が改善される。
【０１０７】
また、抵抗ネットワークを使用することで、アナライトの濃度が増すにつれて優先的な応答を増す実現が容易になる。アナライト検出システムは、活性化レベルのしきい値が異なる複数のアナライト検出セルを有することによって、アナライト強度情報をエンコードすることが可能である。アナライトの濃度が増すにつれて、出力応答には、活性化レベルがより高いセルがより多く含まれることになる。局所空間的な平均化の量を制御する抵抗ネットワークを利用することによって、より高い活性化しきい値を有するセンサの出力を組込む一方で、センサの過失によって高濃度の活性を示し得る損傷を受けたセンサを保護する、手段が提供される。
【０１０８】
抵抗格子は、線形および非線形のフィルタリングをどちらも実現することが可能である。抵抗格子はまた、ノードに容量性メモリ等のメモリを導入することによって、動的な応答を組込むことが可能である。したがって、非常に複雑な一時的および空間的な信号処理を、非常に効率的な方法で実現することができる。加えて、複数の抵抗格子をアーキテクチャ内に積み重ねることも可能である。この場合、１つの格子が単位セル間のゲインを通信しかつフィルタリングする一方で、別の格子がベースライン設定を通信することが可能である。このようにして、抵抗格子アーキテクチャを使用して、並列適応によって、アレイにわたる効率的な正規化を行なうことが可能となる。
【０１０９】
センサセルのアレイの一実施例においては、センサのダミー行およびダミー列が存在し得る。これは、形成されてはいるがセンサの活性な行および列としては機能的に使用されない行または列である。たとえば、アレイの行および列の縁部において、センサのダミー行および列が形成され得る。これらセンサのダミー行および列は、センサ内の活性な行および列が比較的均一であることを確実にするために使用され得る。というのも、縁部におけるセンサは、内部のセンサと同数の隣接するセンサを有しないことによって、何らかの縁部の影響を有し得るためである。
【０１１０】
（必ずしもアレイの縁部にはないが）ダミー行および列はまた、恐らくは、Ｆｌａｓｈ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、またはアンチヒューズセル等の不揮発性または一度のみプログラム可能なメモリ素子のレーザプログラミングまたはプログラミングによって活性化されたときに、冗長式に使用され得る。これらダミー行および列は、不良なまたは不良となった他の行および列の代わりに使用され得る。たとえば、冗長方式は、良好なダイの歩留まりを改善するのに、または、アナライト検出チップの寿命を延ばすのに役立ち得る。前処理回路は、化学センサにおける変化を評価する。アナライト検出システムにおいて使用される化学センサは、それらが特別に照準を定められたアナライトに晒された場合に、その抵抗が変化する。アナログ回路を使用して抵抗の変化を直接測定するのは簡単な手順ではない。しかし、電圧または電流の変化に応答する回路を作ることはできる。また、オウムの法則（すなわち、Ｖ＝Ｉ＊Ｒ）によって、抵抗（Ｒ）における変化は、電圧（Ｖ）または電流（Ｉ）のいずれかを一定に保つことによって測定可能となる。そこで、抵抗における変化は、他の変数における変化を測定することによって判定可能となる。たとえば、電流が一定に保たれる場合には、抵抗におけるいかなる変化も、電圧の正比例の変化をもたらし、また、電圧が一定に保たれる場合には、電流が抵抗の変化に反比例して変化することになる。
【０１１１】
前処理または適応型回路は、一定電流または一定電圧方式のいずれかを使用し得る。加えて、自動ゼロ化方式を使用する回路を以下に説明する。これらの回路は、湿度または温度における変化に起因するセンサの抵抗におけるゆっくりとした変化を除外（adapt out）し、また、より速いアナライト濃度の変化に焦点を定めるために、信号の低周波数素子を除去する調整可能な手段を提供する。さらに、この回路は、生物学的システムがアナライトの存在下で慣れていくのと同様に、アナライトの長期的な存在を除外する。これらの回路は、分類用ハードウェアに入力するのにまたはオフチップの通信のために好適な、電圧、電流またはパルス列の出力を生成する。
【０１１２】
電圧モードの回路は、フォロワバイアスおよびフォロワ出力のキャパシタンスによって決定される時間期間にわたる、センサ抵抗における変化に比例する電流出力を提供する。この回路は、電流における変化を測定する一方で、センサにかかる電圧を一定に保つように試みる。
【０１１３】
図１３に示す回路は、センサ１３０５上で一定の電流バイアスを使用する。トランジスタＭ２およびＭ９は、ＶＤＤおよびノード１３０３の間に結合される。Ｍ２のゲートは、Ｍ２のソースに結合される。Ｍ９のゲートは、センサ１３０５の第１の端子（すなわち、Ｖ＋）に結合される。センサ１３０５の第１の端子はまた、ノードｉＩｏｕｔに結合される。トランジスタＭ１１は、ノード１３０３および接地の間に結合され、ｉＶｂｉａｓに結合されたゲートを有する。
【０１１４】
トランジスタＭ１は、ＶＤＤおよびＶｏｕｔノードの間に結合され、そのゲートはＭ２のゲートに結合される。トランジスタＭ１０は、Ｖｏｕｔおよびノード１３０３の間に結合され、そのゲートは、センサ１１０５の第２の端子（すなわち、Ｖ−）に結合される。キャパシタＣ１は、ＶｏｕｔとＶＳＳとの間に結合される。
【０１１５】
トランジスタＭ４、Ｍ６およびＭ１２は、ＶＤＤおよびＮｏｄｅ１の間に結合される。トランジスタＭ４のゲートは、そのドレインに結合される。同様に、トランジスタＭ６のゲートは、そのドレインに結合される。トランジスタＭ１２のゲートは、Ｖｏｕｔに結合される。
【０１１６】
トランジスタＭ３およびＭ５は、ＶＤＤおよびセンサ１３０５の第２の端子の間に結合される。トランジスタＭ３のゲートは、Ｍ４のゲートに結合され、トランジスタＭ５のゲートは、Ｍ６のゲートに結合される。トランジスタＭ１３は、センサ１１０５の第２の端子とＶＳＳとの間に結合され、そのゲートは、Ｉｂｉａｓノードに結合される。トランジスタＭ１４は、Ｉｂｉａｓおよび接地の間に結合される。トランジスタＭ１４のゲートはまた、Ｉｂｉａｓに結合される。
【０１１７】
図１３に示す、センサのための前処理回路または適応型電子回路は、ベースラインドリフトの調節をする。電圧は、センサの電流が基準電流と等しくなるようにセンサにわたる電圧を一定に保つフィードバック回路によって維持される。アナライトの分子がセンサ材料内に拡散して抵抗を変化させる場合には、Ｉが一定に保たれているので、デルタＲがセンサにわたる電流の変化に反映される。したがって、基準電流とバイアス電流との差を、判定または計算することが可能となる。特定的には、この差は、複数のトランジスタを有するアナログ回路で容易に計算され得る。バイアス電流がすべてのセンサについて同じである場合には、比較的小さなハードウェアで、抵抗における正規化された変化を達成することが可能である。
【０１１８】
電流におけるこの差は、出力として直接使用することが可能である。しかしながら、神経形態学的に考えられた処理方法は、その電流をパルスニューロン回路に入力し、それが今度はその変化を一連のパルス列として出力する。これは、生物学的なシステムが情報を符号化するのに似た方法である。この表現は、多くのセンサのアレイを考えるときには有益であり得る。これについては以後により詳細に説明する。適応型回路は、迅速に応答するよう設定することが可能であり、これは、スパイク列周波数が消失するためである。実際に、回路はアナライトに「慣れる」ようになる。これは、真の情報がアナライト濃度の変化に含まれるので、有益である。回路がどのようなアナライトが存在するかを一旦判定した後には、そのアナライトの存在を通信するのにエネルギおよび帯域幅を使用する必要がなくなる。必要なのは、このアナライトが強くなったり弱くなったりする場合のみである。
【０１１９】
図１４は、入力のＤＣ値を自動的に除外する、自動ゼロ化増幅器を示す。この増幅器は、アナライト検出チップ等のように、正規化されるべき複数のセンサを有する集積回路にとっては有益な基本的要素であり得る。この２つのトランジスタを有する回路は、どのようなＤＣのオフセットも連続的に無効にするが、一方では、０．１Ｈｚのような遅い信号も妨害なしに通過させる。
【０１２０】
ＰＭＯＳトランジスタＭ１およびＮＭＯＳトランジスタＭ２は、ＶＤＤおよびＶＳＳ供給の間に直列に結合される。ＶｏｕｔノードはＭ１およびＭ２トランジスタの間に存在する。Ｍ２のゲートは、Ｖｔａｕバイアス電圧入力に結合される。Ｖｉｎ入力は、キャパシタＣ１を介してＭ１のゲートに結合される。キャパシタＣ２は、Ｍ１のゲートとＶｏｕｔノードとの間に結合される。フローティングゲートデバイス１４２５がＶｔｕｎ入力およびＭ１のゲートの間に結合される。フローティングゲートデバイス１４２５は、たとえば、フローティングゲートトランジスタまたはｐＦＥＴデバイスであり得る。
【０１２１】
この増幅器のゲインは、−Ｃ１／Ｃ２の比によって判定される。また、この増幅器のコーナー（corner）周波数は、Ｖｔａｕに印加されるバイアス電圧によって設定される。
【０１２２】
フローティングゲートデバイス１４２５は、メモリまたは記憶素子として提供される。この実施例に従えば、アナライト検出チップ上の各センサに関連する１つのメモリ素子が存在し得る。フローティングゲートデバイス１４２５は、不揮発性記憶装置を提供する。本発明の実施においては、他のメモリまたは記憶素子も使用され得るが、それらは、ダイナミック型メモリ、ＲＡＭメモリ、Ｆｌａｓｈセル、ＥＥＰＲＯＭセル、ＥＰＲＯＭセル、レジスタ、カウンタ、フリップフロップ、および他の素子を含み得る。
【０１２３】
図１４に示す実施例においては、フローティングゲートデバイス１４２５は、標準的なＣＭＯＳプロセスを使用して形成され、また、約１４ビットまたはそれ以上の精度でアナログ値を記憶することが可能である。このフローティングゲートデバイスは、１４ビットよりも小さい精度のアナログ値も記憶し得る。フローティングゲートデバイス１４２５は、「アナログメモリセル」と称され得る。これは、１および０を記憶するデジタルメモリセルとの対照である。
【０１２４】
アナログメモリセルでは、アナログ値を表わす電荷の量がフローティングゲートデバイスのフローティングゲート上に記憶される。換言すれば、フローティングゲートデバイスのしきい値電圧（ＶＴ）特性が、アナログ値を記憶するよう変化される。フローティングゲートデバイス１４２５等のアナログメモリセルを使用する利点は、それが単に、およそ単一のトランジスタのスペースのみを必要とすることである。フローティングゲートデバイスは、そのメモリを保持するのにパワーを必要とはせず、リフレッシングも特別な製造技術も必要とはしない。このような回路は、適応および学習を可能にする、アナライト検出システムの実現に使用され得る。
【０１２５】
フローティングゲートＭＯＳトランジスタを使用し、そのサブしきい値領域で動作する電流モードの回路は、出力電流として、入力された電流のパワーの積もしくは商またはその両方を生成し得る。これらの回路は、容量分割器によって与えられる、電圧合計およびサブしきい値ＭＯＳトランジスタの指数関数的な電流／電圧の関係を利用する。パワー法（power law）の関係は、キャパシタの比によって設定されるので、非常に正確である。これらの回路内の１つにおけるフローティングゲート上に記憶される電荷の量は、多種多様なアナログニューラルネットワークの実現例における重みとしてまたはデバイスのミスマッチを補償するのに使用され得る、積の関係に対する電子的に修正可能である不揮発性のスケールファクタを設定する。これらの回路は、センサアレイのアレイ検出時における信号変化およびベースライン抵抗の絶対的な大きさにおけるセンサのミスマッチを処理するための機構を提供する。
【０１２６】
長期的な記憶に加えて、フローティングゲート技術は、その機構が非常に大きな時間スケールで動作するという、別の利点を有する。これは、ＶＬＳＩチップ上においては、長期にわたる定数がオンチップキャパシタの比較的小さなサイズのために実現するのがときに難しい場合があるので重要である。フローティングゲート技術は、数ミリ秒から数日間にわたる時間定数の実現を可能にする。
【０１２７】
図１５は、本発明の自動ゼロ化増幅器のさらなる実施例を示す。この増幅器の構成は、図１４のそれと幾分類似している。図１５に示すセンサ回路は、２段を有する。第１の段は、フローティングゲートデバイス１５５０（たとえばフローティングゲートｐＦＥＴ）および２つのＮＰＮトランジスタＱ１およびＱ２を含む。ＮＰＮトランジスタは、電流増幅器として使用されて、フローティングゲートデバイスがしきい値以下で動作することができるようにする。Ｃ１およびＣ２によって形成される容量分割器は、フローティングデバイスにおける指数関数的な関係を弱める結果をもたらし、さらに、ソース電流における所与の変化に対する電圧の揺れを大きくする。最も大きな電圧の変化は、Ｃ２がフローティングゲートからドレインへのオーバラップキャパシタンスのみである場合に生じる。トランジスタＱ２は、増幅器のゲインを増すために、抵抗センサに対するカスコードとして機能する。
【０１２８】
第２の段は、第１の段の出力を増幅するための自動ゼロ化フローティングゲート増幅器である。たとえば、バンドパスゲインは約５２デシベルであり得、これは、１％の抵抗変化につき５ボルトの出力電圧変化を生む。第２の段におけるフローティングゲートデバイスＭ１（たとえばｐＦＥＴトランジスタ）は、センサ動作に不可欠な部分である。ホットエレクトロン注入が、フローティングゲートに電子を付加するのに使用され、ファウラー・ノルドハイム（Fowler-Nordheim）トンネル現象が、フローティングゲートから電子を除去するのに使用される。このトンネル現象接合は、一定電流ソースとして処理される。ホットエレクトロン注入は、電子がゲート酸化物によって作られた３．１電子ボルトバリアを横切るのに十分なエネルギを有する場合に生じる。ｐＦＥＴにおいては、正孔が過半数キャリアであり、電子がドレイン空乏領域における衝撃イオン化中に形成される。このプロセスが、ホットエレクトロン注入のための電子を生成する。
【０１２９】
安定な状態において、センサは静止抵抗状態にある。Ｑ１およびＱ２を通じる電流はバランスされて、静止出力電圧が与えられる。Ｍ１のゲートは、トンネル現象および注入電流のバランスによって、安定に保たれる。アナライトが検出された場合、センサの抵抗が増し、Ｑ２における電流が減じられ、Ｖ１が増加する。その結果、ｐＦＥＴにおけるドレイン−チャネル間の電圧が減じられ、これが今度は注入を減じる。したがって、トンネル現象電流が注入電流よりも大きくなり、出力電圧がその静止値へと戻されるようになる。適応はゆっくりと行なわれる。なぜなら、ホットエレクトロン注入およびトンネル現象電流は、静止ｐＦＥＴソース電流の大きさよりも数位数小さいためである。
【０１３０】
第１の段の増幅器は、２π／τの低い周波数を遮断する、典型的なバンドパスフィルタ応答を有し、これは、約１ヘルツ（またはそれ以下）からメガヘルツの範囲にわたり得る。ゲインがキャパシタＣ１／Ｃ２の比によって決定されることにも留意することが肝要である。これは、ＶＳＬＩプロセスによく適合することがわかっている。Ｑ２およびＭ１は、開ループのゲインがキャパシタによって提供される閉ループゲインよりもはるかに大きくなるように設計される。
【０１３１】
第１の段の増幅器は、ゲインを提供しかつ、電圧変化を増幅するのではなく抵抗変化を電圧変化へと変換する。加えて、このセンサ回路は、回路の対数的な応答およびセンサのパーセンテージ変化特性による、センサからの出力を正規化する。これにより、生物学的な嗅覚システムにおいて見られるような、長時間定数が可能となる。
【０１３２】
適応性の、勝者が独り占めする、すなわちウィナーテイクオール（winner-take-all）回路もまた、本発明のアナライト検出チップにおいて使用することが可能である。伝統的なウィナーテイクオール回路は、入力のアレイをとり、最も大きな入力のみの場所および大きさを表わす出力を有する。ウィナーテイクオール回路は、フローティングゲートデバイスを使用して実現することが可能であり、また、伝統的な回路に対してわずかな物理的なサイズの増加を要するのみであろう。この回路の適応例は、時間にわたって出力をゆっくりと無効にする。これは、安定状態の入力の大きさにかかわらず入力の変化に応答する出力につながる。このような回路は、ノイズおよび欠陥センサを抑制するためにセンサアレイにおいて応用が可能である。
【０１３３】
図１６は、自動ゼロ化増幅器に基づくセンサ前処理のための回路を示す。この回路は、非常に数少ないトランジスタで、適応、抵抗感知およびゲインを行ない、また、比較的小さなシリコン領域内でこれらの計算を行なうＭＯＳトランジスタの配置を利用する。適応型センサ測定回路１６０５は、化学センサ１６０８の抵抗におけるパーセント変化に比例する出力を生成する。ゲイン段１６１０および１６１５は、感度を高めるために付加される。ゲインまたは増幅段１６１０および１６１５は、図１３〜１５に示しかつ上述したものと同様である。この回路はまた、調整可能な時間スケール上でのセンサおよび回路における変化を除外する。
【０１３４】
図１６に示した回路のレイアウトを図７に示す。上述のように、図７は、センサ部位の下方の空間に配置される場合の、前処理回路のレイアウトの一例を示す。このレイアウトは、標準的なＣＭＯＳプロセスのためのものであって、これは、アレイ実現のためのＸ−Ｙデコーディング回路７５０を含む。７１０および７１５のためのコンタクトは、オンチップセンサ堆積に対する。ベースライン適応を有するセンサ読出増幅器７２０および信号増幅７３０段が、適応型センサ測定回路１６０５に対応し、信号増幅段７３６および７４０が、それぞれ、ゲイン段１６１０および１６１５に対応する。
【０１３５】
適応型センサ測定段回路１６０５は、化学センサ１６０８を駆動するＮＰＮバイポーラトランジスタＱ１およびＰＭＯＳトランジスタＭ１を使用する自動ゼロ化素子によって形成される。この回路の安定状態動作点は、センサの抵抗とは独立している。センサの抵抗がアナライトの露出によって変化すると、適応素子の平衡が崩れる。この変化は、抵抗のパーセンテージ変化に比例し、また、ＡＣ結合されたフローティングゲート増幅器１６１０および１６１５によって増幅されて、抵抗における小さな変化が検出できるようになる。
【０１３６】
適応型センサ測定段の動作点は、調整可能な時間スケールにおける新しい抵抗を補償するように変化する。センサのベースライン抵抗の長期的な変化は除外されるであろうが、しかし、時間定数を制御することによって、望まれるアナライトによる短時間の変化が、増幅段に確実に渡されるようになる。オンチップのセンサの大きなアレイでは、さらなる処理のためにオンチップまたはオフチップで比較的大量の情報を転送することが必要となり得る。図１２において、行および列マルチプレクサ１２２０および１２３０が、センサから他のオンチップまたはオフチップの回路へのデータの通信を容易にするように使用される。アレイがより大きくなってより多くのセンサが存在すればするほど、転送すべきデータの量ははるかに大きくなり、センサデータをさらなる処理のために通信および転送する性能を向上するのに、専門の技術が使用され得る。
【０１３７】
たとえば、典型的なアナライト検出システムにおいては、センサおよび適応型電子回路が、単一チップ上に密に結合され得る。そして、センサからの情報が、適応型電子回路による前処理の後に、オフチップで、ニューラルネットワーク分類のための標準的なマイクロプロセッサへと通信される。この場合、オフチップで送信されるべき比較的多数の信号が存在するであろう。代替的に、センサ、適応型電子回路および分類回路はすべて、１つのチップに存在し得る。これによれば、オンチップで多数の信号が経路づけられることになる。
【０１３８】
標準的な実装技術、チップ上の有限数のピン、および資源を経路づける有限の可能性は、チップ間およびチップ内の接続性を大いに制限する。アレイのサイズおよび処理に利用可能な時間に応じて、図１２に示すアーキテクチャに示すように、比較的小さなアレイについては、従来技術による多重化を使用することが可能である。しかし、より大きなアレイについては、情報のはるかに高度な圧縮が必要となる。チップ間通信のための通信プロトコルによって使用され得る多くの技術のうちとりわけ１つの技術は、アドレス事象表現（address event representation, ＡＥＲ）プロトコルである。アドレス事象表現は、通信における時分割多重アクセス（ＴＤＭＡ）プロセスの成功によって考え出されたものであり、このＴＤＭＡ様のプロトコルは、強化されたチップ間およびチップ内接続を提供するのに使用され得る。
【０１３９】
時分割多重化は、時間を空間と置換え、単一の配線およびいくつかのスイッチ（すなわちトランジスタ）を使用して複数のノードに対処する。この方法は、配線が高価であってスイッチが安価である場合に有益である。各ノードに一意の識別子を割当てることによって、配線は、活性な複数ノードの間で共用することが可能となり、各ノードが活性なときはいつでもワイヤを介して一意に標識が付されたパケットを伝送することを可能にする。この方法は特に、一度に活性となる部分が小さい場合に有効である。このような活性がまばらであるという仮定は、ニューラルシステムにおけるスパイク活性に当てはまる。なぜなら、ニューロンのスパイクは非常に短く、ニューロンは選択的に応答し、かつニューロンは適応するためである。この方法は、センサのクラスタが特定的なアナライトを目標とする、化学センサの大きなアレイに対して好適である。
【０１４０】
アドレス事象表現の場合、回路は、スパイクが生じたときに興奮する、ニューロンの場所を特定するアドレスを伝える。この符号化は、Ｎ本の配線の代わりにｌｏｇ２（Ｎ）本の配線を必要とし、ここでＮはニューロンまたはセンサの数である。たとえば、アドレス事象表現を実現する場合、各々がニューロンの６４×６４アレイを有する１つのアドレス事象送信チップおよび１つのアドレス事象受信チップが必要とされ得る。通信チャネルは、これら２つのチップ上の対応する場所におけるニューロン間のポイントツーポイントの仮想接続性を提供する。複数のニューロンが同時に伝送を試みた場合に生じる衝突には、調停および待ち行列機構で対処する。このアドレス事象表現技術は、チャネル内にピークスループットの非常に高いデータ転送を生み出す。
【０１４１】
アドレス事象プロトコルは、システムの他の構成要素、たとえば分類器と効率的に通信することが可能な、アナライト検出センサの大きなアレイを配置することを可能にする。これはノイズに対してロバストであり、また、ハードウェアの複雑さは低く維持しながらも利用可能なチャネル帯域幅を最大限にするよう試みる。
【０１４２】
本発明の図９に示すアナライト検出システムは、センサアレイの出力を処理しかつターゲットアナライトの存在を特定するための、分類段またはシステムを含む。アナライトを分類するための、１つの解決策は、ソフトウェアおよびハードウェアの両方においてニューラルネットワーク分類アルゴリズムを実現することである。センサアレイを有する分類ニューラルネットワークを単一のシリコンチップ上に、または、先に述べたアドレス事象プロトコルを使用して通信するコンパニオンチップ上に、統合することが望ましい。
【０１４３】
アナライト検出システムの分類段は、線形であっても非線形であってもよい。使用され得る線形方式は、最も距離の近いユークリッド近傍の計算、弁別技術、および、他の標準的な線形統計技術を含む。非線形方式は、ニューラルネットワーク、遺伝子アルゴリズム、および、他の非線形の統計技術を含む。
【０１４４】
特定的な実施例において、この分類の作業は、前処理されたセンサ出力をニューラルネットワーク分類器に供給し、その後それが、アナライトを多数の前もってトレーニングされたクラスのうち１つに分類するよう試みるステップを含む。最も単純な場合、センサの最大の応答、抵抗変化のピークが、ネットワークに与えられる。ネットワークはその後、特定のアナライトに対応する先のトレーニングに基づく決定を出力する。より複雑な分類器はまた、分類判定を行なうのに応答の時間シグネチャ（time signature）を使用する場合もある。
【０１４５】
分類の問題に対してはいくつかの異なる方法が、状況に応じて利用され得る。まず、マイクロプロセッサにおけるように、分類がオフチップで行なわれる場合には、標準的な逆伝搬フィードフォワードネットワークが、または、時間シグネチャが利用される場合には反復ネットワークが、使用され得る。しかし、専用のアナログ集積回路を使用する分類によれば、逆伝搬の使用は排除され、他のトレーニングおよび重み記憶方法を開発する必要があり得る。
【０１４６】
フィードフォワードネットワークは、層に配されたニューロンを有する。各層は、先の層から入力を受信して上方の層に出力を伝搬する、複数ニューロンから構成される。同じ層内のニューロンは、互いに通信する場合も通信しない場合もあり、典型的にはそれらのニューロンは通信することはない。第１の層は、入力層と称され、これは、外界から入力を受取る。最終層は出力層と称され、その値がネットワークの結果と考えられる。入力および出力の間の複数層は、隠れた層と称される。
【０１４７】
各ユニットは、その入力の重み付け合計を行なって、非線形機能を通じてその出力を渡して、出力を生成する。適正な重みを選択することが、分類器として使用され得るネットワークをもたらし得ることがわかっている。重みの選択は、所与の入力の組のための望ましい出力以外の問題のどのような知識にも基づくものではない。トレーニング手順が、エラーが最小に抑えられるまで、無作為に始められた重みを調整する。このトレーニングを行なうための多くの手順が存在するが、ニューラルネットワークをトレーニングするのに最も一般的な方法の１つは逆伝搬である。この学習アルゴリズムの目標は、シナプスの重みを調整することによって出力における誤差を最小限に抑えることである。
【０１４８】
逆伝搬を使用するトレーニングは、２つの段階を有する。第１に、入力がネットワークに提示され、出力が計算される。次に、出力がトレーニングデータと比較され、誤差が所望の誤差関数に従って計算される。この誤差は、ネットワークを介して逆方向に伝搬され、すべてのユニットからの重みデリバティブが計算される。重みデリバティブは累積されて、トレーニングデータの組の提示の後に印加され得る。トレーニングセットを通じる各パスはエポックと呼ばれる。
【０１４９】
代替的に、重みは、各個別のトレーニングベクトルの後に更新され得る。これによれば、正確さの度合いが低いグラディエントの下降を犠牲にして、高精度で誤差を累積する必要が軽減される。トレーニング手順は対話型である。トレーニングの組は、誤差が受入れ可能なレベルまで最小限に抑えられるまで、ネットワークに対して提示される。誤差が最小化され得ない場合も存在する。これは、局所的な最小値に陥ってしまう場合、または、ネットワークが有するユニットまたは層が少なすぎる場合であり得る。可能な解決策としては、異なる組の当初の重み、学習速度またはネットワークサイズで再び試みることである。
【０１５０】
ニューラルネットワークアーキテクチャの選択において主に考慮されるべきことに、実現されるセンサの数、および、分類されねばならないアナライトの数が挙げられる。センサおよびクラスの数が小さければ、その数の入力をフィードフォワード分類器に直接供給することを考えることが実用的である。
【０１５１】
しかし、センサおよびクラスの数が大きい場合には、ネットワーク内に直接供給することは不可能であり得る。なぜなら、そのようなネットワークは、過度にパラメータ化されて、一般化することができなくなる可能性があるためである。このようなネットワークは、トレーニングデータにおけるノイズに過剰に適合する結果として、分類において非常に高い誤り危険度を有し得る。たとえば、１０００個のセンサおよび１０個のクラスを有する大きなネットワークが実現された場合、典型的な３層のフィードフォワードネットワークは、たとえば、２０の隠されたユニットを含み得る。このネットワークにおける重みの数は、およそ２万にもなるであろう。これは、重みをトレーニングするのに、少なくとも２０万の例の提示を必要とする。このような場合、入力の多元性を減じるために、データを低減する中間段を実現することが必要となるであろう。この段は、（たとえば化学的に同類のセンサを分類することによって）問題の先行知識を利用したり、管理されないクラスタリング、主要コンポーネントの分析、または、自動分類クラスタリング等を利用することができる。
【０１５２】
どの場合においても、目標は、最終的な分類ネットワークのサイズを減じることを可能にすることであって、それにより、重みのトレーニングが、要求されるトレーニングの例の数、トレーニングの時間または、一般化かつしたがって良好な分類を与えるのに必要とされるノイズに対する無感度の度合い、という点で、実用的になるようにすることである。
【０１５３】
分類のための別の技術は、アナログＶＬＳＩおよび学習システムを使用するものである。たとえば、オンチップの学習システムが、チップがその環境に適応するのを可能にするであろう。これは、化学感知における応用において特に重要である。なぜならこれは、分類器が、化学センサにおける変化に、および、製造プロセスにおける違いに、適応することができるようにするためである。上述の逆伝搬アルゴリズムがこのタスクにとって好適ではあるが、それは、低パワーのアナログ集積回路における実現においては実用的でない場合があり得る。逆伝搬は典型的に、特に誤差計算段において、高精度を必要とする。残念ながら、高精度の計算は、一般に、デバイスおよびノイズの固有のミスマッチのために、アナログ回路においては困難である。
【０１５４】
アナログハードウェアには、異なる技術が使用され得る。実際に、オンチップの分類器のアナログＶＬＳＩ応用を実現するのは以下の理由により困難である。すなわち、（１）不揮発性で重みを変更しかつ記憶することが可能な、好適なメモリデバイスがないため、および、（２）分類アルゴリズムが、その場でのまたはオンチップでの学習を行なうために、高精度を必要とするため、である。どのようなニューラル分類システムにおいても、アナログの重みを記憶することが必要である。マイクロプロセッサまたはデジタル信号処理（ＤＳＰ）チップにおけるデジタルの実現例は、これらの重みをデジタルで記憶して、コンピュータの算術回路によって学習計算を行なう。（上述のフローティングゲートデバイスを用いる技術等の）アナログ回路において重みを記憶し、重みのインクリメントをアナログで加減することによって、はるかにより効率的な学習ハードウェアを得ることが可能である。アナログＶＬＳＩで実現された分類システムを備えるアナライト検出システムは、さらに、不揮発性アナログメモリ素子の使用によって強化される。
【０１５５】
アナログメモリは、図１４〜１５に示すように、自動ゼロ化増幅器において用いられたフローティングゲート技術について記載したのと同様の態様で実現され得る。メモリセルは、絶縁されたゲート上に電荷を蓄積するのに、何百年もの間電荷を保持することが可能なトンネル現象および注入プロセスを使用する。メモリは、値を記憶するのに静止パワーを何ら必要とはせず、したがって、メモリセルへの電力供給がなくなった後にも、プログラムされた値を保持するであろう。
【０１５６】
ニューラル分類システムは、「摂動学習（"perturbative learning"）」と称される学習アルゴリズムを使用し得る。摂動学習は、アナログハードウェアにより好適であって、アナログメモリを利用することが可能である。逆伝搬の場合のように誤差を計算するのではなく、この摂動学習回路は、実際に、誤差を測定する。各重みには、小さな摂動が与えられ、出力誤差における結果として得られる変化が測定される。ネットワーク内のすべての重みは、無作為の符号を有する等しい大きさの摂動によって擾乱される。重みの摂動の大きさを小さく保つことによって、また、摂動の符号を相関付けないことによって、この技術は、グラディエントを計算してそれをネットワークを会して逆方向に伝搬させるという、精度を要するステップを行なうことなく、誤差の逆伝搬のアルゴリズムと同様の機能を果たすことが可能である。
【０１５７】
特にアナログハードウェアにおける実現のためのこの方法の利点は、その簡素性である。グラディエントの計算は何ら行なわれず、ネットワークを介して誤差を逆伝搬する必要もない。誤差は計算するよりも測定する方がはるかに容易である。各重みは、無作為の値によって擾乱され、出力誤差が測定される。誤差が低減すれば、摂動が減じられる。誤差が増せば、重みは変化しない。この手順は、ネットワークの性能が受入れ可能なものとなるまで、すべてのトレーニングパターンについて繰返される。この方法の１つの欠点は、ネットワークにおけるすべての重みを同時に擾乱することによって、各々個別の重みによる誤差が測定されず、ネットワーク内のすべての重みを原因とする誤差が測定されることである。しかし、相関関係のない摂動を有することによって、統計的に、このアルゴリズムは、トレーニングが進むにつれてグラディエントを下降する傾向にある。
【０１５８】
図７に示すような本発明のセンサはまた、アナライトの存在を検出するために、または、異なるアナライト間の区別をするために、センサのキャパシタンスを測定する電子回路とともに使用することができる。上述のように、センサは、アナライトが存在する場合に膨張する。センサのサイズか変化するにつれ、センサのキャパシタンスもまた変化する。したがって、キャパシタンスを測定することによって、アナライトの存在を判定することができる。センサのアレイによって「指紋」を判定することに関して上述した技術が、動作変数としてキャパシタンスの測定とともに使用され得る。
【０１５９】
図１７は、アナライト検出システムのブロック図である。開発された別個のシステムとしてのブロック図が、アナライト検出システムブロック図およびシステム設計において示されている。どのような完全なアナライトサンプリングシステムも、対象となるアナライトをサンプリングするための手段を含まねばならない。これは、簡単なものでは、センサに取付けるスティックおよび、対象となる蒸気の近傍にそれを保持するための手段であり、また、複雑なものでは、複雑なサンプリングルーチンを通じて順番に配されたポンプおよび弁のネットワークであり得る。アナライトが化学的に感度の高いトランスデューサのアレイに一旦提示されると、信号が処理されＡ／Ｄコンバータに提示される。アレイにかかる応答のパターンがその後、記憶されている応答パターンと比較され、簡単なものでは配線から制御システム、複雑なものでは視覚表示システム等の、所与の数の可能な入出力チャネルを介して、特定を行なうことが可能となる。
【０１６０】
図１８は、本発明に従ったアナライト検出および特定のための技術のフロー図を示すブロック図である。アナライトまたは臭気物質１８１０が、センサ１８２０に入力される。上述のようなアナライト検出センサチップが、アナライトの検出に使用され得る。
【０１６１】
センサからの信号は、前処理回路を使用して前処理される（１８３０）。この前処理ステップまたは段は、多数のタスクを行なうが、これはたとえば、センサ応答の電気信号への変換、適応性ゲインおよびベースラインの調整、フィルタリングのためのセンサ間のアレイ処理、欠陥頑強性、および、グローバルゲインの調整等がある。一実施例においては、前処理回路は、センサアレイから離れて位置付けられた、オフチップのものであってもよい。別の実施例においては、電子的前処理は、センサおよび全体としてのセンサのアレイと密接に結合されていてもよい。たとえば、前処理回路は、センサアレイとともにオンチップであってもよい。回路は散在されていてもよく、インタリーブされていてもよく、または、センサとともにオンチップで統合されていてもよい。さらに、この前処理回路は、上述のようにセンサ部位の下方に形成されてもよい。一実施例においては、この前処理回路は、アナログＶＬＳＩ回路を使用して実現される。
【０１６２】
抵抗センサについては、前処理回路は、温度、湿度、およびセンサの公称の抵抗に影響を与え得る他の条件における変化に適応する能力を提供し得る。環境に対してセンサおよび回路を適応させることは重要であって、さもなければ、長期スケールの変化は、アナライトの存在として誤って報告されることになる。加えて、前処理回路は、パーコレーションしきい値近傍の特性で形成されたセンサの動作を安定化し得る。これは、必要であれば、感度を何位数も増すことを可能にするであろう。
【０１６３】
適応および学習は、本発明のシステムの重要な局面である。アナライトの情報を処理するための早期段階は、一般に、データ駆動型であって、短期的な適応を必要とする。この段階において、適応によってセンサおよび局所デバイスのばらつきが補償され、大きく変化し得る信号レベルへの適応が可能となり、有益な情報を含む信号の限られたダイナミックレンジを抽出することが可能となる。情景分析および認識段階等の、処理における後期段階は、長期的適応および学習を使用し得る。これらの後期段階は、先行知識を使用することが可能である。
【０１６４】
適応回路が有効であるためには、それは、比較的高速なセンサ応答時間を有することが望ましい。そこで、センサの応答における長期的なドリフトは、不所望であるために排除され得る。また、信号における大きなグラディエントを使用して、環境におけるアナライトまたは蒸気から生じる所望な変化検出信号に焦点を当てることが可能となる。
【０１６５】
センサ材料の膨潤は、アナライトまたは蒸気にさらされた後に始まるので、抵抗またはキャパシタンス（または他の特性）信号は、リアルタイムでまたはほぼリアルタイムで読出すことが可能である。現時点において、厚さが１ミクロン程度の膜では、平衡な膜の膨潤に対する膨潤の（かつしたがって抵抗およびキャパシタンスにおける変化の）応答時間は、アナライトおよび、アナライトがそれを通じて拡散するセンサ材料に応じて、約０．１秒未満から、約１００秒までの範囲にわたる。
【０１６６】
平衡に至るよりも短い時間でも、特徴パターンを生むこともできる。なぜなら、時間に依存する膨潤特性はまた、対象となるアナライトに関する診断パターン情報を提供するためである。このパターンは、一定の露出時間の後に読出すことが可能であり、そのアナライトの特徴的な指紋を得るために、すべてのセンサについて平衡に達する必要はない。
【０１６７】
平衡に対するより迅速な応答は、チップ上に与えられるセンサ材料の膜厚を減じることによって得られ得る。拡散時間が（フィックの（Fickian）拡散に従う場合には）膜厚の２乗に比例するので、膜厚を０．１ミクロンの範囲に減じることで、センサアレイを使用する場合ほとんどのアナライトに対してリアルタイムの応答が提供されるであろう。なお、この応答時間は、たとえばガスクロマトグラフィ方法、粒子または蒸気の液相への転換を必要とするバイオセンサ、または、たとえば地雷のシグネチャを化学的に検出するような他のほとんどの方法等の、他の検出方法を使用して達成され得る応答時間よりも、はるかに高速である。
【０１６８】
前処理回路は、分類および特定段１８４０によって使用される出力信号を生成する。この段は、オンチップ回路、または代替的には、オフチップ回路またはシステムを使用して実現され得る。さらに、この段のある部分がオンチップである一方で、他の部分がオフチップであってもよい。アナライトの特定および分類は、アナログまたはデジタルのＶＬＳＩ回路を使用して、または、アナログおよびデジタルＶＬＳＩ回路の組合せを使用して、行なうことが可能である。ソフトウェアおよびコンピュータもまた、特定および分類を行なうのに使用され得る。
【０１６９】
前処理段もしくは分類／特定段、またはその両方の段からの出力１８５０はさらに、多くの他の機能を実現または制御するのに使用され得る。たとえば、本発明のアナライト検出技術は、アナライトの熱柱をそのソースへと追跡するロボット等の、可動または携帯電子装置によって、使用され得る。このロボットは、たとえば、地雷の場所を特定することが可能であり得る。アナライト検出装置からの出力に基づいて制御され得る機能および動作は他にも多数存在する。
【０１７０】
図１８に示すアナライト検出システムを実現するのに使用される構成要素および段は、別個の集積回路または電子サブシステム上に位置付けられ得る。これらのサブシステムは、たとえば、プリント回路または基板上の相互配線、または、（ローカルエリアネットワーク、ワイドエリアネットワーク、衛星ネットワーク、インターネット等の）ネットワークを介して、互いに通信する、別個の集積回路であり得る。
【０１７１】
全体のシステムはまた、単一の集積回路または複数の集積回路内に実現され得る。たとえば、アナライト検出システムは、通常「チップセット（"chipset"）」と称されるものの中に実現され得る。このチップセットは、２、３、４またはそれ以上の数の集積回路を含み得る。オリジナル機器製造者（ＯＥＭ）は、本発明のアナライト検出チップセットを使用して、本発明のアナライト検出技術を組込むシステムを構築することが可能である。
【０１７２】
さらに、本発明のシステムは、その全体が、単一の集積回路上に実現されてもよい。集積回路技術が進むにつれ、集積回路は１チップ当りますます多くの機能を提供する。このような単一の集積回路のアナライト検出システムにおいては、システムの種々の構成要素が、チップの相互配線を介して通信するであろう。集積回路上の相互接続は、アルミニウムまたは銅導体等の金属であり得る。
【０１７３】
本発明の好ましい実施例の以上の説明は、例示および説明の目的のために提示されたものである。これは、網羅的であることや、本発明を説明した特定の形に限定することを意図するものではなく、多くの修正例および変形例が上述の教示に鑑みて可能である。実施例は、本発明の原理およびその実際的な応用例を最もよく説明するために選択されかつ記載されたものであって、それにより、当業者が本発明を種々の実施例でかつ考えられる特定の用途に好適な種々の修正例で、最もよく利用しかつ実践することができるようにするものである。本発明の範囲は、前述の請求の範囲によって規定されるものと意図される。
【図面の簡単な説明】
【図１】  多数のアナライト検出集積回路を有する基板を示す図である。
【図２Ａ】  １つのアナライト検出集積回路をより詳細に示す図である。
【図２Ｂ】  センサウェルの詳細図である。
【図２Ｃ】  本発明の一実施例であって、検出チップが単一の導電層のみで形成されている実施例を示す図である。
【図３】  異なるセンサの集まりを含むセンサアレイをアナライトの特定に使用する方法を示す図である。
【図４】  センサウェルの断面図である。
【図５】  センサウェルのレイアウトの平面図である。
【図６】  多数のセンサウェルを有する集積回路のレイアウトを示す図である。
【図７】  電子回路がセンサ部位の下方に形成されている、センサ部位のレイアウトを示す平面図である。
【図８】  ８Ａから８Ｆは、センサ部位を形成してセンサ材料を堆積するプロセスの異なる段階を示す図である。
【図９】  アナライトを検出するためにセンサのキャパシタンスを評価または測定するための技術を示すブロック図である。
【図１０】  センサ素子のキャパシタンスを評価または測定するための別の実施例を示す図である。
【図１１】  単位セルを示す図である。
【図１２】  アナライト検出センサのアレイを示す図である。
【図１３】  一定の電流バイアスを用いる適応型前処理用の電子回路を示す図である。
【図１４】  前処理用の電子回路を示す図である。
【図１５】  自動ゼロ化増幅器を含む前処理用の電子回路を示す図である。
【図１６】  自動ゼロ化増幅器に基づいたセンサの前処理用の電子回路を示す図である。
【図１７】  アナライト検出システムのブロック図である。
【図１８】  本発明のアナライト検出システムのブロック図である。
【図１】
0004482228.tif 000002
【図２Ａ】
0004482228.tif 000003
【図２Ｂ】
0004482228.tif 000004
【図２Ｃ】
0004482228.tif 000005
【図３】
0004482228.tif 000006
【図４】
0004482228.tif 000007
【図５】
0004482228.tif 000008
【図６】
0004482228.tif 000009
【図７】
0004482228.tif 000010
【図８Ａ】
0004482228.tif 000011
【図８Ｂ】
0004482228.tif 000012
【図８Ｃ】
0004482228.tif 000013
【図８Ｄ】
0004482228.tif 000014
【図８Ｅ】
0004482228.tif 000015
【図８Ｆ】
0004482228.tif 000016
【図９】
0004482228.tif 000017
【図１０】
0004482228.tif 000018
【図１１】
0004482228.tif 000019
【図１２】
0004482228.tif 000020
【図１３】
0004482228.tif 000021
【図１４】
0004482228.tif 000022
【図１５】
0004482228.tif 000023
【図１６】
0004482228.tif 000024
【図１７】
0004482228.tif 000025
【図１８】
0004482228.tif 000026