(57)【特許請求の範囲】
【請求項１】
入力した２次元光像を撮像する固体撮像装置であって、
入力光信号を電流信号に変換する光電変換素子が２次元に配列された矩形状の受光部と、
前記矩形状の受光部の一辺に沿って、前記一辺の延びる方向に配置された前記光電変換素子の数に対応した数だけ設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した電流信号をアナログ信号として読み出す第１アナログ信号読み出し回路と、
前記第１アナログ信号読み出し回路に接続され、前記第１アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、
前記矩形状の受光部とで前記第１アナログ信号読み出し回路を挟むように、
前記矩形状の受光部の一辺に沿って、前記第１アナログ信号読み出し回路の数に対応した数だけ設けられ、前記第１アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第１デジタル信号読み出し回路と、
前記第１デジタル信号読み出し回路に接続され、前記第１デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、
前記一辺と直交する２辺のうちの一方に沿って設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した前記電流信号を、前記第１アナログ信号読み出し回路に向けて送り出す第１シフトレジスタと、
前記一辺と直交する２辺のうちの他方に沿って設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した前記電流信号を、前記第１アナログ信号読み出し回路に向けて送り出す第２シフトレジスタと、
前記矩形状の受光部の前記一辺に対向する辺に沿って、前記一辺の延びる方向に配置された前記光電変換素子の数に対応した数だけ設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した電流信号をアナログ信号として読み出す第２アナログ信号読み出し回路と、
前記第２アナログ信号読み出し回路に接続され、前記第２アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、
を同一基板に備え、
前記第１シフトレジスタ及び前記第２シフトレジスタは、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した前記電流信号を、前記第１アナログ信号読み出し回路側及び前記第２アナログ信号読み出し回路側のいずれに向けても送り出し得るように、前記走査信号を出力することを特徴とする固体撮像装置。
【請求項２】
前記矩形状の受光部とで前記第２アナログ信号読み出し回路を挟むように、前記矩形状の受光部の前記一辺に沿って、前記第２アナログ信号読み出し回路の数に対応した数だけ設けられ、前記第２アナログ信号読み出し回路からのアナログ信号をデジタル信号に変換する第２デジタル信号読み出し回路と、
前記第２デジタル信号読み出し回路に接続され、前記第２デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、を更に備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
入力した２次元光像を撮像する固体撮像装置であって、
入力光信号を電流信号に変換する光電変換素子と、前記光電変換素子の信号出力端子に第１の端子が接続され、走査信号に応じて第２の端子から前記光電変換素子で発生した電流信号を流出する第１のスイッチ素子とを１組の受光素子として、第１の方向に沿って第１の数だけ配列される単位受光部が、第２の方向に沿って第２の数だけ配列された受光部を有し、
夫々の前記単位受光部の一方の端部には、夫々の前記第１のスイッチ素子の第２の端子と互いに電気的に接続された第１信号出力端子が設けられ、
夫々の前記単位受光部の他方の端部には、夫々の前記第１のスイッチ素子の前記第２の端子と互いに電気的に接続された第２信号出力端子が設けられており、
夫々の前記単位受光部の前記第１信号出力端子から出力された信号を夫々個別に入力し、前記単位受光部から出力された電流信号をアナログ信号として読み出す前記第２の数の第１アナログ信号読み出し回路と、
前記第２の数の前記第１アナログ信号読み出し回路にそれぞれ接続され、前記第２の数の前記第１アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、
夫々の前記第１アナログ信号読み出し回路から出力された信号を夫々個別に入力し、前記第１アナログ信号読み出し回路から出力された信号をデジタル信号に変換して読み出す前記第２の数の第１デジタル信号読み出し回路と、
前記第２の数の前記第１デジタル信号読み出し回路にそれぞれ接続され、前記第２の数の前記第１デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、
夫々の前記光電変換素子で発生した前記電流信号を、夫々の前記単位受光部の前記第１信号出力端子に送り出すように、前記走査信号を出力する第１シフトレジスタと、
夫々の前記光電変換素子で発生した前記電流信号を、夫々の前記単位受光部の前記第１信号出力端子に送り出すように、前記走査信号を出力する第２シフトレジスタと、
夫々の前記単位受光部の前記第２信号出力端子から出力された信号を夫々個別に入力し、前記単位受光部から出力された電流信号をアナログ信号として読み出す前記第２の数の第２アナログ信号読み出し回路と、
前記第２の数の前記第２アナログ信号読み出し回路にそれぞれ接続され、前記第２の数の前記第２アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、を同一基板に備え、
前記第１シフトレジスタ及び前記第２シフトレジスタは、前記受光部を挟んで対向する位置に、前記第１の方向に沿って設けられていると共に、夫々の前記光電変換素子で発生した前記電流信号を、夫々の前記単位受光部の前記第１信号出力端子及び前記第２信号出力端子のいずれに向けても送り出し得るように、前記走査信号を出力することを特徴とする固体撮像装置。
【請求項４】
夫々の前記第２アナログ信号読み出し回路から出力された信号を夫々個別に入力し、前記第２アナログ信号読み出し回路から出力された信号をデジタル信号に変換して読み出す前記第２の数の第２デジタル信号読み出し回路と、
前記第２の数の前記第２デジタル信号読み出し回路にそれぞれ接続され、前記第２の数の前記第２デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、を更に備えることを特徴とする請求項３に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力した２次元光像を撮像する固体撮像装置に関するものである。
【０００２】
【従来の技術】
電荷結合素子（ＣＣＤ）に代表される固体撮像素子を使用した撮像装置は、家庭用ビデオをはじめ様々な分野で使用されている。しかし、比較的大きな受光面積を有するフォトダイオード電荷を取り扱う場合には、ＣＣＤでは電荷転送効率が低いので、電荷の転送をしきれないという問題を生じる。そこで、特定の分野では、固体撮像装置の内で、電荷転送効率の問題が生じないアモルファスシリコンにより形成されたイメージセンサが用いられることがある。このアモルファスシリコンにより形成されたイメージセンサは、入力光信号を電流信号に変換する光電変換素子とこの光電変換素子で発生した電流信号を流出するスイッチ素子とからなる受光素子（画素）が、２次元に配列されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、アモルファスシリコンを用いて受光部（光電変換素子）を形成した場合、受光部が形成されたアモルファスシリコン部分から信号を読み出すために、信号読み出し回路、シフトレジスタ等の周辺回路が形成されたシリコンチップが必要となり、受光部が形成されたアモルファスシリコン部分とシリコンチップとをボンディングする際に、ボンディング不良等の問題が生じ易く、歩留まりが低下してしまう。また、静止画像の撮像は可能であるものの、残像等の問題から、動画像の撮像は困難とされていた。
【０００４】
そこで、本発明者らは、上述した問題を解消すべく、シリコンウェハに、受光部、周辺回路等を形成した固体撮像装置の研究開発を進めてきた。このようにシリコンウェハに受光部を形成する場合、例えば８インチといった大面積のシリコンウェハを用いることにより、受光部の大面積化が可能となる。しかしながら、受光部の大面積化により、１枚のシリコンウェハから得ることのできる固体撮像装置の数は、１つといったように、極めて少なくなり、また、受光部内に欠陥画素が存在する可能性も高くなることから、歩留まりが悪化してしまうことが新たに判明した。
【０００５】
また、周辺回路として、光電変換素子からの出力された電流信号を読み出すための信号読み出し回路と、この信号読み出し回路に向けて電流信号を送り出すシフトレジスタとを同一ウェハ上に形成する場合、このシフトレジスタにも欠陥の存在する可能性が高くなり、更に歩留まりが低下してしまうことも新たに判明した。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、同一基板に受光部及び周辺回路を形成する場合においても、歩留まりの低下が抑制され、受光部の大面積化が可能な固体撮像装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入力した２次元光像を撮像する固体撮像装置であって、入力光信号を電流信号に変換する光電変換素子が２次元に配列された矩形状の受光部と、矩形状の受光部の一辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数だけ設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を読み出す第１信号読み出し回路と、一辺と直交する２辺のうちの一方に沿って設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、信号読み出し回路に向けて送り出す第１シフトレジスタと、一辺と直交する２辺のうちの他方に沿って設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、信号読み出し回路に向けて送り出す第２シフトレジスタと、を同一基板に備えることを特徴としている。
【０００８】
本発明に係る固体撮像装置では、同一基板に対して、第１信号読み出し回路が沿って設けられた矩形状の受光部の一辺と直交する２辺のうちの一方に沿って第１シフトレジスタが設けられ、第１信号読み出し回路が沿って設けられた矩形状の受光部の一辺と直交する２辺のうちの他方に沿って第２シフトレジスタが設けられ、第１シフトレジスタ及び第２シフトレジスタのいずれも、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、第１信号読み出し回路に向けて送り出すので、第１シフトレジスタに欠陥がある場合には、第２シフトレジスタにより光電変換素子で発生した電流信号が第１信号読み出し回路に向けて送り出されことになる。一方、第２シフトレジスタに欠陥がある場合には、第１シフトレジスタにより光電変換素子で発生した電流信号が第１信号読み出し回路に向けて送り出されことになる。したがって、第１シフトレジスタ及び第２シフトレジスタのいずれか一方に欠陥がある場合でも、第１シフトレジスタ及び第２シフトレジスタのいずれか他方にて光電変換素子で発生した電流信号を送り出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を抑制することができる。また、第１シフトレジスタ及び第２シフトレジスタは、夫々が第１信号読み出し回路が沿って設けられた矩形状の受光部の一辺と直交する辺に沿って設けられるので、基板をコンパクトに構成することができる。
【０００９】
また、矩形状の受光部の一辺に対向する辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数だけ設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を読み出す第２信号読み出し回路を更に同一基板に備え、第１シフトレジスタ及び第２シフトレジスタは、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、第１信号読み出し回路側及び第２信号読み出し回路側のいずれに向けても送り出し得ることが好ましい。この場合には、同一基板に対して、矩形状の受光部の一辺に対向する辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数の第２信号読み出し回路が設けられ、第１シフトレジスタ及び第２シフトレジスタは、光電変換素子で発生した電流信号を第１信号読み出し回路側及び第２信号読み出し回路側のいずれに向けても送り出し得るので、第１信号読み出し回路に欠陥がある場合には、第１シフトレジスタあるいは第２シフトレジスタにより光電変換素子で発生した電流信号を第２信号読み出し回路側に向けて送り出すことで、光電変換素子で発生した電流信号が第２信号読み出し回路にて読み出され、出力される。一方、第２信号読み出し回路に欠陥がある場合には、第１シフトレジスタあるいは第２シフトレジスタにより光電変換素子で発生した電流信号を第１信号読み出し回路側に向けて送り出すことで、光電変換素子で発生した電流信号が第１信号読み出し回路にて読み出され、出力される。したがって、第１信号読み出し回路及び第２信号読み出し回路のいずれか一方に欠陥がある場合でも、第１シフトレジスタあるいは第２シフトレジスタにて光電変換素子で発生した電流信号を、第１信号読み出し回路及び第２信号読み出し回路のいずれか他方に送り出して、この第１信号読み出し回路及び第２信号読み出し回路のいずれか他方にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。
【００１０】
本発明に係る固体撮像装置は、入力した２次元光像を撮像する固体撮像装置であって、入力光信号を電流信号に変換する光電変換素子と、光電変換素子の信号出力端子に第１の端子が接続され、走査信号に応じて第２の端子から光電変換素子で発生した電流信号を流出する第１のスイッチ素子とを１組の受光素子として、第１の方向に沿って第１の数だけ配列される単位受光部が、第２の方向に沿って第２の数だけ配列された受光部を有し、夫々の単位受光部の一方の端部には、夫々の第１のスイッチ素子の第２の端子と互いに電気的に接続された第１信号出力端子が設けられており、夫々の単位受光部の第１信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号を読み出す第２の数の第１信号読み出し回路と、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第１信号出力端子に向けて送り出すように、走査信号を出力する第１シフトレジスタと、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第１信号出力端子に向けて送り出すように、走査信号を出力する第２シフトレジスタと、を同一基板に備え、第１シフトレジスタ及び第２シフトレジスタは、受光部を挟んで対向する位置に、第１の方向に沿って設けられていることを特徴としている。
【００１１】
本発明に係る固体撮像装置では、同一基板に対して、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第１信号出力端子に向けて送り出すように走査信号を出力する第１シフトレジスタ及び第２シフトレジスタが、受光部を挟んで対向する位置に、第１の方向に沿って設けられているので、第１シフトレジスタに欠陥がある場合には、第２シフトレジスタにより光電変換素子で発生した電流信号が第１信号出力端子に向けて送り出されることになる。一方、第２シフトレジスタに欠陥がある場合には、第１シフトレジスタにより光電変換素子で発生した電流信号が第１信号出力端子に向けて送り出されることになる。したがって、第１シフトレジスタ及び第２シフトレジスタのいずれか一方に欠陥がある場合でも、第１シフトレジスタ及び第２シフトレジスタのいずれか他方にて光電変換素子で発生した電流信号を送り出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を抑制することができる。また、第１シフトレジスタ及び第２シフトレジスタは、受光部を挟んで対向する位置に、第１の方向に沿って設けられているので、基板をコンパクトに構成することができる。
【００１２】
また、夫々の単位受光部の他方の端部には、夫々の第１のスイッチ素子の第２の端子と互いに電気的に接続された第２信号出力端子が設けられており、夫々の単位受光部の第２信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号を読み出す第２の数の第２信号読み出し回路を更に同一基板に備え、第１シフトレジスタ及び第２シフトレジスタは、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第１信号出力端子及び第２信号出力端子のいずれに向けても送り出し得るように、走査信号を出力することが好ましい。この場合には、同一基板に対して、夫々の単位受光部の第２信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号を読み出す第２の数の第２信号読み出し回路が設けられ、第１シフトレジスタ及び第２シフトレジスタは、夫々の光電変換素子で発生した電流信号を夫々の第１信号出力端子及び夫々の第２信号出力端子のいずれに向けても送り出し得るので、第１信号読み出し回路に欠陥がある場合には、第１シフトレジスタあるいは第２シフトレジスタにより光電変換素子で発生した電流信号を夫々の第２信号出力端子に向けて送り出すことで、光電変換素子で発生した電流信号が第２信号読み出し回路にて読み出され、出力される。一方、第２信号読み出し回路に欠陥がある場合には、第１シフトレジスタあるいは第２シフトレジスタにより光電変換素子で発生した電流信号を夫々の第１信号出力端子に向けて送り出すことで、光電変換素子で発生した電流信号が第１信号読み出し回路にて読み出され、出力される。したがって、第１信号読み出し回路及び第２信号読み出し回路のいずれか一方に欠陥がある場合でも、第１シフトレジスタあるいは第２シフトレジスタにて光電変換素子で発生した電流信号を第１信号読み出し回路及び第２信号読み出し回路のいずれか他方に送り出して、この第１信号読み出し回路及び第２信号読み出し回路のいずれか他方にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。
【００１３】
また、第１信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第１アナログ信号読み出し回路と、第１アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第１デジタル信号読み出し回路とを有し、第１アナログ信号読み出し回路からの出力信号あるいは第１デジタル信号読み出し回路からの出力信号のいずれか一方の出力信号を選択的に出力する第１出力選択回路を更に同一基板に備えることが好ましい。このように第１信号読み出し回路が第１アナログ信号読み出し回路と第１デジタル信号読み出し回路とを有し、第１出力選択回路を同一基板に備えることにより、この第１出力選択回路にて第１デジタル信号読み出し回路からの出力信号を選択する場合には、第１アナログ信号読み出し回路からの出力信号が第１デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第１デジタル信号読み出し回路から出力されることになる。一方、第１デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第１出力選択回路にて第１アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第１アナログ信号読み出し回路にてアナログ信号として読み出され、第１アナログ信号読み出し回路から出力されることになる。したがって、第１デジタル信号読み出し回路のうちのいずれかに欠陥がある場合でも、第１アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。また、第１デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄ変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第１アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのＡ／Ｄ変換器を用いることで、高分解能化が可能となる。
【００１４】
また、第１信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第１アナログ信号読み出し回路を有し、第２信号読み出し回路は、光電変換素子で発生した電流信号をデジタル信号として読み出す第２デジタル信号読み出し回路を有することが好ましい。このように第１信号読み出し回路が第１アナログ信号読み出し回路を有し、第２信号読み出し回路が第２デジタル信号読み出し回路を有することにより、第２デジタル信号読み出し回路側に向けて光電変換素子で発生した電流信号を送り出す場合には、この電流信号が第２デジタル信号読み出し回路にてデジタル信号として読み出されることになる。一方、第２デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第１アナログ信号読み出し回路側に向けて電流信号を送り出すことで、この電流信号が第１アナログ信号読み出し回路にてアナログ信号として読み出されることになる。したがって、第２デジタル信号読み出し回路のうちのいずれかに欠陥がある場合でも、第１アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。また、第２デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄ変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第１アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのＡ／Ｄ変換器を用いることで、高分解能化が可能となる。
【００１５】
また、第１信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第１アナログ信号読み出し回路と、第１アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第１デジタル信号読み出し回路とを有し、第２信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第２アナログ信号読み出し回路を有し、第１アナログ信号読み出し回路からの出力信号あるいは第１デジタル信号読み出し回路からの出力信号のいずれか一方の出力信号を選択的に出力する第１出力選択回路を更に同一基板に備えることが好ましい。このように第１信号読み出し回路が第１アナログ信号読み出し回路と第１デジタル信号読み出し回路とを有し、第２信号読み出し回路が第２アナログ信号読み出し回路を有し、第１出力選択回路を同一基板に備えることにより、この第１出力選択回路にて第１デジタル信号読み出し回路からの出力信号を選択する場合には、第１アナログ信号読み出し回路からの出力信号が第１デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第１デジタル信号読み出し回路から出力されることになる。一方、第１デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第１出力選択回路にて第１アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第１アナログ信号読み出し回路にてアナログ信号として読み出され、第１アナログ信号読み出し回路から出力されることになる。また、第１デジタル信号読み出し回路及び第１アナログ信号読み出し回路に欠陥がある場合には、第２アナログ信号読み出し回路側に向けて電流信号を送り出すことで、この電流信号が第２アナログ信号読み出し回路にてアナログ信号として読み出されることになる。したがって、第１アナログ信号読み出し回路に欠陥がある場合には第１デジタル信号読み出し回路にて、第１アナログ信号読み出し回路及び第１デジタル信号読み出し回路に欠陥がある場合でも、第２アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、固体撮像装置の歩留まりの低下を大幅に抑制することができる。また、第１デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄ変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第１アナログ信号読み出し回路あるいは第２アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのＡ／Ｄ変換器を用いることで、高分解能化が可能となる。
【００１６】
また、第２信号読み出し回路は、第２アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第２デジタル信号読み出し回路を更に有し、第２アナログ信号読み出し回路からの出力信号あるいは第２デジタル信号読み出し回路からの出力信号のいずれか一方の出力信号を選択的に出力する第２出力選択回路を更に同一基板に備えることが好ましい。このように第１信号読み出し回路が第１アナログ信号読み出し回路と第１デジタル信号読み出し回路とを有し、第２信号読み出し回路が第２アナログ信号読み出し回路と第２デジタル信号読み出し回路とを有し、第１出力選択回路と第２出力選択回路とを同一基板に備えることにより、この第１出力選択回路にて第１デジタル信号読み出し回路からの出力信号を選択する場合には、第１アナログ信号読み出し回路からの出力信号が第１デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第１デジタル信号読み出し回路から出力されることになる。一方、第１デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第１出力選択回路にて第１アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第１アナログ信号読み出し回路にてアナログ信号として読み出され、第１アナログ信号読み出し回路から出力されることになる。また、第１デジタル信号読み出し回路及び第１アナログ信号読み出し回路に欠陥がある場合には、第２出力選択回路にて第１デジタル信号読み出し回路からの出力信号を選択することで、第２アナログ信号読み出し回路からの出力信号が第２デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第２デジタル信号読み出し回路から出力されることになる。また、第２デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第２出力選択回路にて第２アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第２アナログ信号読み出し回路にてアナログ信号として読み出され、第２アナログ信号読み出し回路から出力されることになる。したがって、第１デジタル信号読み出し回路に欠陥がある場合には第１アナログ信号読み出し回路にて、第１アナログ信号読み出し回路及び第１デジタル信号読み出し回路に欠陥がある場合には第２デジタル信号読み出し回路にて、第１アナログ信号読み出し回路、第１デジタル信号読み出し回路及びに第２デジタル信号読み出し回路に欠陥がある場合には第２アナログ信号読み出し回路にて、光電変換素子で発生した電流信号を読み出すことが可能となり、固体撮像装置の歩留まりの低下を大幅に抑制することができる。また、第１デジタル信号読み出し回路あるいは第２デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄ変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第１アナログ信号読み出し回路あるいは第２アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのＡ／Ｄ変換器を用いることで、高分解能化が可能となる。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る固体撮像装置の好適な実施形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。また、Ｎは２以上の整数であり、添え字ｎは特に明示しない限り１からＮまでの任意の整数を示すものとする。
【００１８】
（第１実施形態）
先ず、本発明に係る固体撮像装置の第１実施形態について、図１及び図２を用いて説明する。図１は、第１実施形態に係る固体撮像装置の概略構成を示す概念図であり、図２は、第１実施形態に係る固体撮像装置の回路構成図である。第１実施形態に係る固体撮像装置１は、図１に示されるように、矩形に形成された基板１０を有し、この基板１０には、受光部２０、第１アナログ信号読み出し部３０、第１デジタル信号読み出し部４０、第１シフトレジスタ５０及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて設けられている。基板１０にはシリコンインゴットを切断したシリコンウェハを用いており、このシリコンウェハを矩形に切断することにより基板１０が形成される。本実施形態においては、８インチφのシリコンウェハを用いている。
【００１９】
受光部２０は、各辺が１３０ｍｍとされた略正方形状に形成されており、この中に縦横５０μｍピッチ程度で各受光素子（画素）２１1.1〜２１N.Nが形成されている。第１アナログ信号読み出し部３０は、受光部２０の第１の辺２０ａに沿って設けられている。第１デジタル信号読み出し部４０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。第１シフトレジスタ５０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに沿って設けられている。第２シフトレジスタ６０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って設けられている。第１アナログ信号読み出し部３０及び第１デジタル信号読み出し部４０には、各々信号出力端子８０，９０が接続されている。
【００２０】
受光部２０は、図２に示されるように、受光素子２１n.nがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１1.1〜２１N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓnに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１n.nが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されおり、この第１の方向に沿ってＮ個配列された受光素子２１n.1〜２１n.Nは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２nを構成している。この単位受光部２２nは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
【００２１】
夫々の単位受光部２２nの一方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第１信号出力端子２７が設けられ、夫々の単位受光部２２nの他方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第２信号出力端子２９が各々設けられている。夫々の第１信号出力端子２７は、第２のスイッチ素子７１を介して第１アナログ信号読み出し部３０に接続される。この第２のスイッチ素子７１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。また、夫々の第２信号出力端子２９は、第３のスイッチ素子７２を介して第１デジタル信号読み出し部４０に接続される。この第３のスイッチ素子７２は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。第２のスイッチ素子７１及び第３のスイッチ素子７２は、制御回路（図示せず）からの信号に応じて、作動する。
【００２２】
第１アナログ信号読み出し部３０は、図２に示されるように、第１アナログ信号読み出し回路３１を有している。この第１アナログ信号読み出し回路３１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路３１は、積分回路３３、ＣＤＳ回路（図示せず）、等を有している。積分回路３３は、単位受光部２２n（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器３５と、電荷増幅器３５の入力端子に一方の端子が接続され、電荷増幅器３５の出力端子に他方の端子が接続された容量素子３７と、電荷増幅器３５の入力端子に一方の端子が接続され、電荷増幅器３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子３９とを有している。この積分回路３３は、リセット信号Ｒが非有意の場合には、単位受光部２２nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２nから出力された電流信号を入出力端子間に接続された容量素子３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００２３】
単位受光部２２n（第１信号出力端子２７）からの電流信号は、第１アナログ信号読み出し回路３１（積分回路３３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子８０に向けて送り出される。夫々の第１アナログ信号読み出し回路３１の後段（信号出力端子８０との間）には、第５のスイッチ素子７３が設けられている。この第５のスイッチ素子７３は、第１アナログ信号読み出し回路３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００２４】
第１デジタル信号読み出し部４０は、図２に示されるように、第２アナログ信号読み出し部４１と、第１デジタル信号変換部４７とを有しており、第２アナログ信号読み出し部４１は、第２アナログ信号読み出し回路４２を含んでいる。この第２アナログ信号読み出し回路４２は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路４２は、積分回路４３、ＣＤＳ回路（図示せず）等を有している。積分回路４３は、単位受光部２２n（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器４４と、電荷増幅器４４の入力端子に一方の端子が接続され、電荷増幅器４４の出力端子に他方の端子が接続された容量素子４５と、電荷増幅器４４の入力端子に一方の端子が接続され、電荷増幅器４４の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第６のスイッチ素子４６とを有している。この積分回路４３は、リセット信号Ｒが非有意の場合には、単位受光部２２nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２nから出力された電流信号を入出力端子間に接続された容量素子４５に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００２５】
単位受光部２２n（第２信号出力端子２９）からの電流信号は、第２アナログ信号読み出し回路４２（積分回路４３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が第１デジタル信号変換部４７に向けて送り出される。夫々の第２アナログ信号読み出し回路４２と第１デジタル信号変換部４７との間には、第７のスイッチ素子７４が設けられている。この第７のスイッチ素子７４は、第２アナログ信号読み出し回路４２の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００２６】
第１デジタル信号変換部４７は、Ａ／Ｄコンバータ４８を有しており、このＡ／Ｄコンバータ４８は、第２の方向に、第２アナログ信号読み出し回路４２の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ４８は、夫々の第２アナログ信号読み出し回路４２からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子９０に向けて送り出す。
【００２７】
第１シフトレジスタ５０は、夫々の受光素子２１n.nのフォトダイオード２３で発生した電流信号を送り出すために、夫々の第１のスイッチ素子２５に対して走査信号Ｓnを出力する。第１シフトレジスタ５０は、図２に示されるように、第２の方向に配列された受光素子２１1.n〜２１N.nの第１のスイッチ素子２５に対して、同時に走査信号Ｓnを出力し得るように、これらの第１のスイッチ素子２５に対して接続されている。
【００２８】
第２シフトレジスタ６０も、第１シフトレジスタ５０と同様に、夫々の受光素子２１n.nのフォトダイオード２３で発生した電流信号を送り出すために、夫々の第１のスイッチ素子２５に対して走査信号Ｓnを出力する。第２シフトレジスタ６０は、図２に示されるように、第２の方向に配列された受光素子２１1.n〜２１N.nの第１のスイッチ素子２５に対して、同時に走査信号Ｓnを出力し得るように、これらの第１のスイッチ素子２５に対して接続されている。
【００２９】
次に、第１実施形態の固体撮像装置１の動作を説明する。この固体撮像装置１では、受光部２０が入射した光が形成する光像を入力し、受光部２０のフォトダイオード２３に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード２３に蓄積された電荷量を以下のようにして読み出す。
【００３０】
第１アナログ信号読み出し部３０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子７１が閉じられ、夫々の第３のスイッチ素子７２が開かれる。また、読み出しの実行に先立って、積分回路３３に対するリセット信号Ｒを有意として、第４のスイッチ素子３９を閉じて容量素子３７を初期化する。
【００３１】
次に、積分回路３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子７１を介して、第１アナログ信号読み出し回路３１（第１アナログ信号読み出し部３０）に出力される。そして、第１アナログ信号読み出し回路３１の積分回路３３によってその帰還容量である容量素子３７に蓄積されていき、積分回路３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００３２】
積分回路３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路３１（第１アナログ信号読み出し部３０）から出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。なお、夫々の第１アナログ信号読み出し回路３１からアナログ信号が出力される際に、夫々の第５のスイッチ素子７３に送られる信号を順次有意として、各第１アナログ信号読み出し回路３１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【００３３】
次いで、積分回路３３に対するリセット信号Ｒを有意として、第４のスイッチ素子３９を閉じて容量素子３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【００３４】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【００３５】
一方、第１デジタル信号読み出し部４０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子７１が開かれ、夫々の第３のスイッチ素子７２及び夫々の第７のスイッチ素子７４が閉じられる。また、読み出しの実行に先立って、積分回路４３に対するリセット信号Ｒを有意として、第６のスイッチ素子４６を閉じて容量素子４５を初期化する。
【００３６】
次に、積分回路４３に対するリセット信号Ｒを非有意として、第６のスイッチ素子４６を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５にＳnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子７２を介して、第２アナログ信号読み出し回路４２（第１デジタル信号読み出し部４０）に出力される。そして、第２アナログ信号読み出し回路４２の積分回路４３によってその帰還容量である容量素子４５に蓄積されていき、積分回路４３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００３７】
積分回路４３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路４２から夫々のＡ／Ｄコンバータ４８に出力される。Ａ／Ｄコンバータ４８では、第２アナログ信号読み出し回路４２から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号がデータバスに出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ４８からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ４８は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。なお、夫々の第２アナログ信号読み出し回路４２からアナログ信号が出力される際に、夫々の第７のスイッチ素子７４に送られる信号を順次有意として、各第２アナログ信号読み出し回路４２から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【００３８】
次いで、積分回路４３に対するリセット信号Ｒを有意として、第６のスイッチ素子４６を閉じて容量素子４５を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1．ｎ〜２１Ｎ．ｎに関するデータ読み出しを実行する。
【００３９】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【００４０】
以上のように、第１実施形態の固体撮像装置１によれば、第１シフトレジスタ５０は、受光素子２１ｎ．ｎがＮ行×Ｎ列に２次元配列された受光部２０の第３の辺２０ｃに沿って設けられ、第２シフトレジスタ６０は、受光部２０の第４の辺２０ｄに沿って設けられている。また、この第１シフトレジスタ５０及び第２シフトレジスタ６０は、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２ｎの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓｎを出力するので、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、夫々の第２のスイッチ素子７１を閉じ、夫々の第３のスイッチ素子７２を開いた場合には、各単位受光部２２ｎ（第１の方向に配列されたフォトダイオード２３）で発生した電流信号を、第１アナログ信号読み出し部３０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２ｎで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２ｎで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。
【００４１】
同様に、夫々の第２のスイッチ素子７１を開き、夫々の第３のスイッチ素子７２を閉じた場合には、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、各単位受光部２２nで発生した電流信号を、第１デジタル信号読み出し部４０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２nで発生した電流信号が第１デジタル信号読み出し部４０に向けて送り出されことになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２nで発生した電流信号が第１デジタル信号読み出し部４０に向けて送り出されことになる。
【００４２】
したがって、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方に欠陥がある場合でも、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか他方にて、第１アナログ信号読み出し部３０あるいは第１デジタル信号読み出し部４０に向けて各単位受光部２２nで発生した電流信号を送り出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部３０、第１デジタル信号読み出し部４０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板１０に設けた場合においても固体撮像装置１の歩留まりの低下を抑制することができる。
【００４３】
また、第３の辺２０ｃに沿って第１シフトレジスタ５０を設け、第４の辺２０ｄに沿って第２シフトレジスタ６０を設けることで、第１シフトレジスタ５０と第２シフトレジスタ６０とが受光部２０を挟んだ対向する位置に設けられることになり、基板１０をコンパクトに構成することができる。
【００４４】
また、第１アナログ信号読み出し部３０は、受光素子２１n.nがＮ行×Ｎ列に２次元配列された受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部４０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。また、第１アナログ信号読み出し部３０は、夫々の単位受光部２２nの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２nから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路３１を有し、第１デジタル信号読み出し部４０は、夫々の単位受光部２２nの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２nから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路４２と、夫々の第２アナログ信号読み出し回路４２から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ４８とを有している。夫々の第２のスイッチ素子７１を開き、夫々の第３のスイッチ素子７２を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第２信号出力端子２９側に向けて電流信号を送り出すことになり、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部４０にてデジタル信号として読み出されることになる。
【００４５】
一方、第１デジタル信号読み出し部４０、例えばＮ個のＡ／Ｄコンバータ４８のうちのいずれかに欠陥がある場合には、夫々の第２のスイッチ素子７１を閉じ、夫々の第３のスイッチ素子７２を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第１信号出力端子２７側に向けて電流信号を送り出すことで、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第１アナログ信号読み出し回路３１（第１アナログ信号読み出し部３０）にてアナログ信号として読み出されることになる。
【００４６】
したがって、第１デジタル信号読み出し部４０側に欠陥がある場合でも、第１アナログ信号読み出し部３０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部３０、第１デジタル信号読み出し部４０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板１０に設けた場合においても固体撮像装置１の歩留まりの低下を更に抑制することができる。
【００４７】
また、第１デジタル信号読み出し部４０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置１の低コスト化が可能となる。また、第１デジタル信号読み出し部４０での分解能は、同一の基板１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部３０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。
【００４８】
また、第１の辺２０ａに沿って第１アナログ信号読み出し部３０を設け、第２の辺２０ｂに沿って第１デジタル信号読み出し部４０を設けることで、第１アナログ信号読み出し部３０と第１デジタル信号読み出し部４０とが受光部２０を挟んだ対向する位置に設けられることになり、基板１０を更にコンパクトに構成することができる。
【００４９】
（第２実施形態）
次に、本発明に係る固体撮像装置の第２実施形態について、図３及び図４を用いて説明する。図３は、第２実施形態に係る固体撮像装置の概略構成を示す概念図であり、図４は、第２実施形態に係る固体撮像装置の回路構成図である。第２実施形態に係る固体撮像装置１０１は、第１実施形態に係る固体撮像装置１と比べて、２つのアナログ信号読み出し部を有する点で相違する。
【００５０】
第２実施形態に係る固体撮像装置１０１は、図３に示されるように、矩形に形成された基板１１０を有し、この基板１１０には、受光部２０、第１アナログ信号読み出し部１３０、第１デジタル信号読み出し部１４０、第２アナログ信号読み出し部１５０、第１シフトレジスタ５０及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて設けられている。基板１１０には、第１実施形態と同様に、８インチφのシリコンウェハを用いている。
【００５１】
受光部２０は、各辺が１３０ｍｍとされた略正方形状に形成されており、この中に縦横５０μｍピッチ程度で各受光素子（画素）２１1.1〜２１N.Nが形成されている。第１アナログ信号読み出し部１３０は、受光部２０の第１の辺２０ａに沿って設けられている。第１デジタル信号読み出し部１４０は、受光部２０の第１の辺２０ａに沿って設けられた第１アナログ信号読み出し部１３０に沿って設けられている。第２アナログ信号読み出し部１５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。第１シフトレジスタ５０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに沿って設けられている。第２シフトレジスタ６０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って設けられている。第１アナログ信号読み出し部１３０、第１デジタル信号読み出し部１４０及び第２アナログ信号読み出し部１５０には、各々信号出力端子１９１，１９２，１９３が接続されている。
【００５２】
受光部２０は、図４に示されるように、受光素子２１n.nがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１1.1〜２１N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓnに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１n.nが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されおり、この第１の方向に沿ってＮ個配列された受光素子２１n.1〜２１n.Nは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２nを構成している。この単位受光部２２nは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
【００５３】
夫々の単位受光部２２nの一方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第１信号出力端子２７が設けられ、夫々の単位受光部２２nの他方の端部には、夫々の第１スイッチ素子２５の信号出力端子と互いに電気的に接続された第２信号出力端子２９が各々設けられている。夫々の第１信号出力端子２７は、第２のスイッチ素子１８１を介して第１アナログ信号読み出し部１３０に接続される。この第２のスイッチ素子１８１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。また、夫々の第２信号出力端子２９は、第３のスイッチ素子１８２を介して第２アナログ信号読み出し部１５０に接続される。この第３のスイッチ素子１８２は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。第２のスイッチ素子１８１及び第３のスイッチ素子１８２は、制御回路（図示せず）からの信号に応じて、作動する。
【００５４】
第１アナログ信号読み出し部１３０は、図４に示されるように、第１アナログ信号読み出し回路１３１を有している。この第１アナログ信号読み出し回路１３１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路１３１は、積分回路１３３、ＣＤＳ回路（図示せず）等を有している。積分回路１３３は、単位受光部２２n（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器１３５と、電荷増幅器１３５の入力端子に一方の端子が接続され、電荷増幅器１３５の出力端子に他方の端子が接続された容量素子１３７と、電荷増幅器１３５の入力端子に一方の端子が接続され、電荷増幅器１３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子１３９とを有している。この積分回路１３３は、リセット信号Ｒが非有意の場合には、単位受光部２２nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２nから出力された電流信号を入出力端子間に接続された容量素子１３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００５５】
単位受光部２２n（第１信号出力端子２７）からの電流信号は、第１アナログ信号読み出し回路１３１（積分回路１３３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子１９１に向けて送り出される。夫々の第１アナログ信号読み出し回路１３１の後段（信号出力端子１９１との間）には、第５のスイッチ素子１８３が設けられている。この第５のスイッチ素子１８３は、第１アナログ信号読み出し回路１３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００５６】
また、第１アナログ信号読み出し回路１３１により読み出されたアナログ信号は、第１デジタル信号読み出し部１４０に向けても送り出される。夫々の第１アナログ信号読み出し回路１３１と第１デジタル信号読み出し部１４０との間には、第６のスイッチ素子１８４が設けられている。この第６のスイッチ素子１８４は、第１アナログ信号読み出し回路１３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。ここで、第５のスイッチ素子１８３と第６のスイッチ素子１８４とは、各請求項における第１出力選択回路を構成している。
【００５７】
第１デジタル信号読み出し部１４０は、Ａ／Ｄコンバータ１４１を有しており、このＡ／Ｄコンバータ１４１は、第２の方向に、第１アナログ信号読み出し回路１３１の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ１４１は、夫々の第１アナログ信号読み出し回路１３１からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子１９２に向けて送り出す。
【００５８】
第２アナログ信号読み出し部１５０は、図４に示されるように、第２アナログ信号読み出し回路１５１を有している。この第２アナログ信号読み出し回路１５１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路１５１は、積分回路１５３、ＣＤＳ回路（図示せず）等を有している。積分回路１５３は、単位受光部２２n（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器１５５と、電荷増幅器１５５の入力端子に一方の端子が接続され、電荷増幅器１５５の出力端子に他方の端子が接続された容量素子１５７と、電荷増幅器１５５の入力端子に一方の端子が接続され、電荷増幅器１５５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第７のスイッチ素子１５９とを有している。この積分回路１５３は、リセット信号Ｒが非有意の場合には、単位受光部２２nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２nから出力された電流信号を入出力端子間に接続された容量素子１５７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００５９】
単位受光部２２n（第２信号出力端子２９）からの電流信号は、第２アナログ信号読み出し回路１５１（積分回路１５３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子１９３に向けて送り出される。夫々の第２アナログ信号読み出し回路１５１の後段（信号出力端子１９３との間）には、第８のスイッチ素子１８５が設けられている。この第８のスイッチ素子１８５は、第２アナログ信号読み出し回路１５１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００６０】
次に、第２実施形態の固体撮像装置１０１の動作を説明する。この固体撮像装置１０１では、受光部２０が入射した光が形成する光像を入力し、受光部２０のフォトダイオード２３に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード２３に蓄積された電荷量を以下のようにして読み出す。
【００６１】
第１アナログ信号読み出し部１３０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子１８１が閉じられ、夫々の第３のスイッチ素子１８２が開かれ、夫々の第５のスイッチ素子１８３が閉じられ、夫々の第６のスイッチ素子１８４が開かれる。また、読み出しの実行に先立って、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化する。
【００６２】
次に、積分回路１３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子１３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓｎが所定のタイミングにて有意とされる。各単位受光部２２ｎの第１の方向での走査における第１番目の受光素子２１１．１〜２１Ｎ．１の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ１が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子１８１を介して、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）に出力される。そして、第１アナログ信号読み出し回路１３１の積分回路１３３によってその帰還容量である容量素子１３７に蓄積されていき、積分回路１３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００６３】
積分回路１３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）から出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々の第６のスイッチ素子１８４は開かれているため、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）から出力されるアナログ信号は第１デジタル信号読み出し部１４０に送られることはない。なお、夫々の第１アナログ信号読み出し回路１３１からアナログ信号が出力される際に、夫々の第５のスイッチ素子１８３に送られる信号を順次有意として、各第１アナログ信号読み出し回路１３１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【００６４】
次いで、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【００６５】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【００６６】
一方、第１デジタル信号読み出し部１４０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子１８１が閉じられ、夫々の第３のスイッチ素子１８２が開かれ、夫々の第５のスイッチ素子１８３が開かれ、夫々の第６のスイッチ素子１８４が閉じられる。また、読み出しの実行に先立って、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化する。
【００６７】
次に、積分回路１３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子１３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子１８１を介して、第１アナログ信号読み出し回路１３１に出力される。そして、第１アナログ信号読み出し回路１３１の積分回路１３３によってその帰還容量である容量素子１３７に蓄積されていき、積分回路１３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００６８】
積分回路１３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路１３１から夫々のＡ／Ｄコンバータ１４１（第１デジタル信号読み出し部１４０）に出力される。Ａ／Ｄコンバータ１４１では、第１アナログ信号読み出し回路１３１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ１４１（第１デジタル信号読み出し部１４０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ１４１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ１４１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第５のスイッチ素子１８３は開かれているため、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）から出力されるアナログ信号は信号出力端子１９１に送られることはない。なお、夫々の第１アナログ信号読み出し回路１３１からアナログ信号が出力される際に、夫々の第６のスイッチ素子１８４に送られる信号を順次有意として、各第１アナログ信号読み出し回路１３１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【００６９】
次いで、積分回路１３３に対するリセット信号Ｒを有意として、第４のスイッチ素子１３９を閉じて容量素子１３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【００７０】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【００７１】
第２アナログ信号読み出し部１５０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子１８１が開かれ、夫々の第３のスイッチ素子１８２が閉じられる。また、読み出しの実行に先立って、積分回路１５３に対するリセット信号Ｒを有意として、第７のスイッチ素子を閉じて容量素子１５７を初期化する。
【００７２】
次に、積分回路１５３に対するリセット信号Ｒを非有意として、第７のスイッチ素子１５９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子１８２を介して、第２アナログ信号読み出し回路１５１（第２アナログ信号読み出し部１５０）に出力される。そして、第２アナログ信号読み出し回路１５１の積分回路１５３によってその帰還容量である容量素子１５７に蓄積されていき、積分回路１５３の出力端子から出力される電圧信号は次第に大きくなっていく。
【００７３】
積分回路１５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路１５１（第２アナログ信号読み出し部１５０）から出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。なお、夫々の第２アナログ信号読み出し回路１５１からアナログ信号が出力される際に、夫々の第８のスイッチ素子１８５に送られる信号を順次有意として、各第２アナログ信号読み出し回路１５１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【００７４】
次いで、積分回路１５３に対するリセット信号Ｒを有意として、第７のスイッチ素子１５９を閉じて容量素子１５７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【００７５】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【００７６】
以上のように、第２実施形態の固体撮像装置１０１によれば、第１シフトレジスタ５０は、受光素子２１n.nがＮ行×Ｎ列に２次元配列された受光部２０の第３の辺２０ｃに沿って設けられ、第２シフトレジスタ６０は、受光部２０の第４の辺２０ｄに沿って設けられている。また、この第１シフトレジスタ５０及び第２シフトレジスタ６０は、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２nの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓnを出力するので、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、夫々の第２のスイッチ素子１８１を閉じ、夫々の第３のスイッチ素子１８２を開いた場合には、各単位受光部２２n（第１の方向に配列されたフォトダイオード２３）で発生した電流信号を、第１アナログ信号読み出し部１３０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２nで発生した電流信号が第１アナログ信号読み出し部１３０に向けて送り出されことになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２nで発生した電流信号が第１アナログ信号読み出し部１３０に向けて送り出されことになる。
【００７７】
同様に、夫々の第２のスイッチ素子１８１を開き、夫々の第３のスイッチ素子１８２を閉じた場合には、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、各単位受光部２２nで発生した電流信号を、第２アナログ信号読み出し部１５０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２nで発生した電流信号が第２アナログ信号読み出し部１５０に向けて送り出されことになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２nで発生した電流信号が第２アナログ信号読み出し部１５０に向けて送り出されことになる。
【００７８】
したがって、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方に欠陥がある場合でも、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか他方にて、第１アナログ信号読み出し部１３０あるいは第２アナログ信号読み出し部１５０に向けて各単位受光部２２nで発生した電流信号を送り出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部１３０、第１デジタル信号読み出し部１４０、第２アナログ信号読み出し部１５０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板１１０に設けた場合においても固体撮像装置１の歩留まりの低下を抑制することができる。
【００７９】
また、第３の辺２０ｃに沿って第１シフトレジスタ５０を設け、第４の辺２０ｄに沿って第２シフトレジスタ６０を設けることで、第１シフトレジスタ５０と第２シフトレジスタ６０とが受光部２０を挟んだ対向する位置に設けられることになり、基板１１０をコンパクトに構成することができる。
【００８０】
また、第１アナログ信号読み出し部１３０は、受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部１４０は、第１アナログ信号読み出し部１３０に沿って設けられ、第２アナログ信号読み出し部１５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。第１アナログ信号読み出し部１３０は、夫々の単位受光部２２nの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２nから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路１３１を有し、第１デジタル信号読み出し部１４０は、夫々の第１アナログ信号読み出し回路１３１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ１４１を有し、第２アナログ信号読み出し部１５０は、夫々の単位受光部２２nの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２nから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路１５１を有している。夫々の第２のスイッチ素子１８１を閉じ、夫々の第３のスイッチ素子１８２を開き、夫々の第５のスイッチ素子１８３を開き、夫々の第６のスイッチ素子１８４を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第１信号出力端子２７側に向けて電流信号を送り出すことになり、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部１４０にてデジタル信号として読み出されることになる。
【００８１】
一方、第１デジタル信号読み出し部１４０、例えばＮ個のＡ／Ｄコンバータ１４１のうちのいずれかに欠陥がある場合には、夫々の第２のスイッチ素子１８１を閉じ、夫々の第３のスイッチ素子１８２を開き、夫々の第５のスイッチ素子１８３を閉じ、夫々の第６のスイッチ素子１８４を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第１信号出力端子２７側に向けて電流信号を送り出すことで、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）にてアナログ信号として読み出されることになる。
【００８２】
更に、第１デジタル信号読み出し部１４０及び第１アナログ信号読み出し部１３０に欠陥がある場合には、夫々の第２のスイッチ素子１８１を開き、夫々の第３のスイッチ素子１８２を閉じ、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第２信号出力端子２９側に向けて電流信号を送り出すことで、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第２アナログ信号読み出し回路１５１（第２アナログ信号読み出し部１５０）にてアナログ信号として読み出されることになる。
【００８３】
したがって、第１デジタル信号読み出し部１４０側に欠陥がある場合には、第１アナログ信号読み出し部１３０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、また、第１デジタル信号読み出し部１４０及び第１アナログ信号読み出し部１３０に欠陥がある場合でも、第２アナログ信号読み出し部１５０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部１３０、第１デジタル信号読み出し部１４０、第２アナログ信号読み出し部１５０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板１１０に設けた場合においても固体撮像装置１０１の歩留まりの低下を更に抑制することができる。
【００８４】
また、第１デジタル信号読み出し部１４０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置１０１の低コスト化が可能となる。また、第１デジタル信号読み出し部１４０での分解能は、同一の基板１１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部１３０側あるいは第２アナログ信号読み出し部１５０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。
【００８５】
また、第１の辺２０ａに沿って第１アナログ信号読み出し部１３０（第１デジタル信号読み出し部１４０）を設け、第２の辺２０ｂに沿って第２アナログ信号読み出し部１５０を設けることで、第１アナログ信号読み出し部１３０（第１デジタル信号読み出し部１４０）と第１アナログ信号読み出し部１３０とが受光部２０を挟んだ対向する位置に設けられることになり、基板１１０を更にコンパクトに構成することができる。
【００８６】
（第３実施形態）
次に、本発明に係る固体撮像装置の第３実施形態について、図５及び図６を用いて説明する。図５は、第３実施形態に係る固体撮像装置の概略構成を示す概念図であり、図６は、第３実施形態に係る固体撮像装置の回路構成図である。第３実施形態に係る固体撮像装置２０１は、第２実施形態に係る固体撮像装置１０１と比べて、２つのデジタル信号読み出し部を有する点で相違する。
【００８７】
第３実施形態に係る固体撮像装置２０１は、図５に示されるように、矩形に形成された基板２１０を有し、この基板２１０には、受光部２０、第１アナログ信号読み出し部２３０、第１デジタル信号読み出し部２４０、第２アナログ信号読み出し部２５０、第２デジタル信号読み出し部２６０、第１シフトレジスタ５０及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて設けられている。基板２１０には、第１実施形態及び第２実施形態と同様に、８インチφのシリコンウェハを用いている。
【００８８】
受光部２０は、各辺が１３０ｍｍとされた略正方形状に形成されており、この中に縦横５０μｍピッチ程度で各受光素子（画素）２１1.1〜２１N.Nが形成されている。第１アナログ信号読み出し部２３０は、受光部２０の第１の辺２０ａに沿って設けられている。第１デジタル信号読み出し部２４０は、受光部２０の第１の辺２０ａに沿って設けられた第１アナログ信号読み出し部２３０に沿って設けられている。第２アナログ信号読み出し部２５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられている。第２デジタル信号読み出し部２６０は、受光部２０の第２の辺２０ｂに沿って設けられた第２アナログ信号読み出し部２５０に沿って設けられている。第１シフトレジスタ５０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに沿って設けられている。第２シフトレジスタ６０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って設けられている。第１アナログ信号読み出し部２３０、第１デジタル信号読み出し部２４０、第２アナログ信号読み出し部２５０及び第２デジタル信号読み出し部２６０には、各々信号出力端子２９１，２９２，２９３，２９４が接続されている。
【００８９】
受光部２０は、図６に示されるように、受光素子２１n.nがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１1.1〜２１N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓnに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１n.nが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されおり、この第１の方向に沿ってＮ個配列された受光素子２１n.1〜２１n.Nは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２nを構成している。この単位受光部２２nは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
【００９０】
夫々の単位受光部２２nの一方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第１信号出力端子２７が設けられ、夫々の単位受光部２２nの他方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第２信号出力端子２９が各々設けられている。夫々の第１信号出力端子２７は、第２のスイッチ素子２８１を介して第１アナログ信号読み出し部２３０に接続される。この第２のスイッチ素子２８１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。また、夫々の第２信号出力端子２９は、第３のスイッチ素子２８２を介して第２アナログ信号読み出し部２５０に接続される。この第３のスイッチ素子２８２は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。第２のスイッチ素子２８１及び第３のスイッチ素子２８２は、制御回路（図示せず）からの信号に応じて、作動する。
【００９１】
第１アナログ信号読み出し部２３０は、図６に示されるように、第１アナログ信号読み出し回路２３１を有している。この第１アナログ信号読み出し回路２３１は、第２の方向に、単位受光部２２ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路２３１は、積分回路２３３、ＣＤＳ回路（図示せず）等を有している。積分回路２３３は、単位受光部２２ｎ（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２３５と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続された容量素子２３７と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子２３９とを有している。この積分回路２３３は、リセット信号Ｒが非有意の場合には、単位受光部２２ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２ｎから出力された電流信号を入出力端子間に接続された容量素子２３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００９２】
単位受光部２２n（第１信号出力端子２７）からの電流信号は、第１アナログ信号読み出し回路２３１（積分回路２３３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子２９１に向けて送り出される。夫々の第１アナログ信号読み出し回路２３１の後段（信号出力端子２９１との間）には、第５のスイッチ素子２８３が設けられている。この第５のスイッチ素子２８３は、第１アナログ信号読み出し回路２３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００９３】
また、第１アナログ信号読み出し回路２３１により読み出されたアナログ信号は、第１デジタル信号読み出し部２４０に向けても送り出される。夫々の第１アナログ信号読み出し回路２３１と第１デジタル信号読み出し部２４０との間には、第６のスイッチ素子２８４が設けられている。この第６のスイッチ素子２８４は、第１アナログ信号読み出し回路２３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。ここで、第５のスイッチ素子２８３と第６のスイッチ素子２８４とは、各請求項における第１出力選択回路を構成している。
【００９４】
第１デジタル信号読み出し部２４０は、Ａ／Ｄコンバータ２４１を有しており、このＡ／Ｄコンバータ２４１は、第２の方向に、第１アナログ信号読み出し回路２３１の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ２４１は、夫々の第１アナログ信号読み出し回路２３１からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子２９２に向けて送り出す。
【００９５】
第２アナログ信号読み出し部２５０は、図６に示されるように、第２アナログ信号読み出し回路２５１を有している。この第２アナログ信号読み出し回路２５１は、第２の方向に、単位受光部２２ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路２５１は、積分回路２５３、ＣＤＳ回路（図示せず）等を有している。積分回路２５３は、単位受光部２２ｎ（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２５５と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続された容量素子２５７と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第７のスイッチ素子２５９とを有している。この積分回路２５３は、リセット信号Ｒが非有意の場合には、単位受光部２２ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２ｎから出力された電流信号を入出力端子間に接続された容量素子２５７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【００９６】
単位受光部２２n（第２信号出力端子２９）からの電流信号は、第２アナログ信号読み出し回路２５１（積分回路２５３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子２９３に向けて送り出される。夫々の第２アナログ信号読み出し回路２５１の後段（信号出力端子２９３との間）には、第８のスイッチ素子２８５が設けられている。この第８のスイッチ素子２８５は、第２アナログ信号読み出し回路２５１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【００９７】
また、第２アナログ信号読み出し回路２５１により読み出されたアナログ信号は、第２デジタル信号読み出し部２６０に向けても送り出される。夫々の第２アナログ信号読み出し回路２５１と第２デジタル信号読み出し部２６０との間には、第９のスイッチ素子２８６が設けられている。この第９のスイッチ素子２８６は、第２アナログ信号読み出し回路２５１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。ここで、第８のスイッチ素子２８５と第９のスイッチ素子２８６とは、各請求項における第２出力選択回路を構成している。
【００９８】
第２デジタル信号読み出し部２６０は、Ａ／Ｄコンバータ２６１を有しており、このＡ／Ｄコンバータ２６１は、第２の方向に、第２アナログ信号読み出し回路２５１の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ２６１は、夫々の第２アナログ信号読み出し回路２５１からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子２９４に向けて送り出す。
【００９９】
次に、第３実施形態の固体撮像装置２０１の動作を説明する。この固体撮像装置２０１では、受光部２０が入射した光が形成する光像を入力し、受光部２０のフォトダイオード２３に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード２３に蓄積された電荷量を以下のようにして読み出す。
【０１００】
第１アナログ信号読み出し部２３０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が閉じられ、夫々の第３のスイッチ素子２８２が開かれ、夫々の第５のスイッチ素子２８３が閉じられ、夫々の第６のスイッチ素子２８４が開かれる。また、読み出しの実行に先立って、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化する。
【０１０１】
次に、積分回路２３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子２３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子２８１を介して、第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）に出力される。そして、第１アナログ信号読み出し回路２３１の積分回路２３３によってその帰還容量である容量素子２３７に蓄積されていき、積分回路２３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１０２】
積分回路２３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）から出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々の第６のスイッチ素子２８４は開かれているため、第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）から出力されるアナログ信号は第１デジタル信号読み出し部２４０に送られることはない。なお、夫々の第１アナログ信号読み出し回路２３１からアナログ信号が出力される際に、夫々の第５のスイッチ素子２８３に送られる信号を順次有意として、各第１アナログ信号読み出し回路２３１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【０１０３】
次いで、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【０１０４】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【０１０５】
一方、第１デジタル信号読み出し部２４０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が閉じられ、夫々の第３のスイッチ素子２８２が開かれ、夫々の第５のスイッチ素子２８３が開かれ、夫々の第６のスイッチ素子２８４が閉じられる。また、読み出しの実行に先立って、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化する。
【０１０６】
次に、積分回路２３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子２３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子２８１を介して、第１アナログ信号読み出し回路２３１に出力される。そして、第１アナログ信号読み出し回路２３１の積分回路２３３によってその帰還容量である容量素子２３７に蓄積されていき、積分回路２３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１０７】
積分回路２３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路２３１から夫々のＡ／Ｄコンバータ２４１（第１デジタル信号読み出し部２４０）に出力される。Ａ／Ｄコンバータ２４１では、第１アナログ信号読み出し回路２３１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ２４１（第１デジタル信号読み出し部２４０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ２４１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ２４１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。
夫々の第５のスイッチ素子２８３は開かれているため、第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）から出力されるアナログ信号は信号出力端子２９１に送られることはない。なお、夫々の第１アナログ信号読み出し回路２３１からアナログ信号が出力される際に、夫々の第６のスイッチ素子２８４に送られる信号を順次有意として、各第１アナログ信号読み出し回路２３１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【０１０８】
次いで、積分回路２３３に対するリセット信号Ｒを有意として、第４のスイッチ素子２３９を閉じて容量素子２３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【０１０９】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【０１１０】
第２アナログ信号読み出し部２５０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が開かれ、夫々の第３のスイッチ素子２８２が閉じられ、夫々の第８のスイッチ素子２８５が閉じられ、夫々の第９のスイッチ素子２８６が開かれる。また、読み出しの実行に先立って、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化する。
【０１１１】
次に、積分回路２５３に対するリセット信号Ｒを非有意として、第７のスイッチ素子２５９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子２８２を介して、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）に出力される。そして、第２アナログ信号読み出し回路２５１の積分回路２５３によってその帰還容量である容量素子２５７に蓄積されていき、積分回路２５３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１１２】
積分回路２５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々の第９のスイッチ素子２８６は開かれているため、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力されるアナログ信号は第２デジタル信号読み出し部２６０に送られることはない。なお、夫々の第２アナログ信号読み出し回路２５１からアナログ信号が出力される際に、夫々の第８のスイッチ素子２８５に送られる信号を順次有意として、各第２アナログ信号読み出し回路２５１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【０１１３】
次いで、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【０１１４】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【０１１５】
一方、第２デジタル信号読み出し部２６０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子２８１が開かれ、夫々の第３のスイッチ素子２８２が閉じられ、夫々の第８のスイッチ素子２８５が開かれ、夫々の第９のスイッチ素子２８６が閉じられる。また、読み出しの実行に先立って、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化する。
【０１１６】
次に、積分回路２５３に対するリセット信号Ｒを非有意として、第７のスイッチ素子２５９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第３のスイッチ素子２８２を介して、第２アナログ信号読み出し回路２５１に出力される。そして、第２アナログ信号読み出し回路２５１の積分回路２５３によってその帰還容量である容量素子２５７に蓄積されていき、積分回路２５３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１１７】
積分回路２５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路２５１から夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）に出力される。Ａ／Ｄコンバータ２６１では、第２アナログ信号読み出し回路２５１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１１．１〜２１Ｎ．１に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ２６１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ２６１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第８のスイッチ素子２８５は開かれているため、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力されるアナログ信号は信号出力端子２９３に送られることはない。なお、夫々の第２アナログ信号読み出し回路２５１からアナログ信号が出力される際に、夫々の第９のスイッチ素子２８６に送られる信号を順次有意として、各第２アナログ信号読み出し回路２５１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【０１１８】
次いで、積分回路２５３に対するリセット信号Ｒを有意として、第７のスイッチ素子２５９を閉じて容量素子２５７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【０１１９】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【０１２０】
以上のように、第３実施形態の固体撮像装置２０１によれば、第１シフトレジスタ５０は、受光素子２１n.nがＮ行×Ｎ列に２次元配列された受光部２０の第３の辺２０ｃに沿って設けられ、第２シフトレジスタ６０は、受光部２０の第４の辺２０ｄに沿って設けられている。また、この第１シフトレジスタ５０及び第２シフトレジスタ６０は、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２nの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓnを出力するので、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、夫々の第２のスイッチ素子２８１を閉じ、夫々の第３のスイッチ素子２８２を開いた場合には、各単位受光部２２n（第１の方向に配列されたフォトダイオード２３）で発生した電流信号を、第１アナログ信号読み出し部２３０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２nで発生した電流信号が第１アナログ信号読み出し部２３０に向けて送り出されことになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２nで発生した電流信号が第１アナログ信号読み出し部２３０に向けて送り出されことになる。
【０１２１】
同様に、夫々の第２のスイッチ素子２８１を開き、夫々の第３のスイッチ素子２８２を閉じた場合には、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、各単位受光部２２nで発生した電流信号を、第２アナログ信号読み出し部２５０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２nで発生した電流信号が第２アナログ信号読み出し部２５０に向けて送り出されことになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２nで発生した電流信号が第２アナログ信号読み出し部２５０に向けて送り出されことになる。
【０１２２】
したがって、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方に欠陥がある場合でも、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか他方にて、第１アナログ信号読み出し部２３０あるいは第２アナログ信号読み出し部２５０に向けて各単位受光部２２nで発生した電流信号を送り出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部２３０、第１デジタル信号読み出し部２４０、第２アナログ信号読み出し部２５０、第２デジタル信号読み出し部２６０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板２１０に設けた場合においても固体撮像装置１の歩留まりの低下を抑制することができる。
【０１２３】
また、第３の辺２０ｃに沿って第１シフトレジスタ５０を設け、第４の辺２０ｄに沿って第２シフトレジスタ６０を設けることで、第１シフトレジスタ５０と第２シフトレジスタ６０とが受光部２０を挟んだ対向する位置に設けられることになり、基板２１０をコンパクトに構成することができる。
【０１２４】
また、第１アナログ信号読み出し部２３０は、受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部２４０は、第１アナログ信号読み出し部２３０に沿って設けられ、第２アナログ信号読み出し部２５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられ、第２デジタル信号読み出し部２６０は、第２アナログ信号読み出し部２５０に沿って設けられている。また、第１アナログ信号読み出し部２３０は、夫々の単位受光部２２ｎの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２ｎから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路２３１を有し、第１デジタル信号読み出し部２４０は、夫々の第１アナログ信号読み出し回路２３１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２４１を有し、第２アナログ信号読み出し部２５０は、夫々の単位受光部２２ｎの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２ｎから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路２５１を有し、第２デジタル信号読み出し部２６０は、夫々の第２アナログ信号読み出し回路２５１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２６１を有している。夫々の第２のスイッチ素子２８１を閉じ、夫々の第３のスイッチ素子２８２を開き、夫々の第５のスイッチ素子２８３を開き、夫々の第６のスイッチ素子２８４を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第１信号出力端子２７側に向けて電流信号を送り出すことになり、夫々の単位受光部２２ｎにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部２４０にてデジタル信号として読み出されることになる。
【０１２５】
一方、第１デジタル信号読み出し部２４０、例えばＮ個のＡ／Ｄコンバータ２４１のうちのいずれかに欠陥がある場合には、夫々の第２のスイッチ素子２８１を閉じ、夫々の第３のスイッチ素子２８２を開き、夫々の第５のスイッチ素子２８３を閉じ、夫々の第６のスイッチ素子２８４を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第１信号出力端子２７側に向けて電流信号を送り出すことで、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第１アナログ信号読み出し回路２３１（第１アナログ信号読み出し部２３０）にてアナログ信号として読み出されることになる。
【０１２６】
第１デジタル信号読み出し部２４０及び第１アナログ信号読み出し部２３０に欠陥がある場合には、夫々の第２のスイッチ素子２８１を開き、夫々の第３のスイッチ素子２８２を閉じ、夫々の第８のスイッチ素子２８５を開き、夫々の第９のスイッチ素子２８６を閉じ、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第２信号出力端子２９側に向けて電流信号を送り出すことで、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第２デジタル信号読み出し部２６０にてデジタル信号として読み出されることになる。
【０１２７】
更に、第１デジタル信号読み出し部２４０、第１アナログ信号読み出し部２３０及び第２デジタル信号読み出し部２６０に欠陥がある場合には、夫々の第２のスイッチ素子２８１を開き、夫々の第３のスイッチ素子２８２を閉じ、夫々の第８のスイッチ素子２８５を閉じ、夫々の第９のスイッチ素子２８６を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第２信号出力端子２９側に向けて電流信号を送り出すことで、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）にてアナログ信号として読み出されることになる。
【０１２８】
したがって、第１デジタル信号読み出し部２４０側に欠陥がある場合には、第１アナログ信号読み出し部２３０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、また、第１デジタル信号読み出し部２４０及び第１アナログ信号読み出し部２３０に欠陥がある場合でも、また、第２デジタル信号読み出し部２６０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、更に、第１デジタル信号読み出し部２４０、第１アナログ信号読み出し部２３０及び第２デジタル信号読み出し部２６０に欠陥がある場合でも、また、第２アナログ信号読み出し部２５０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部２３０、第１デジタル信号読み出し部２４０、第２アナログ信号読み出し部２５０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板２１０に設けた場合においても固体撮像装置２０１の歩留まりの低下を大幅に抑制することができる。
【０１２９】
また、第１デジタル信号読み出し部２４０側あるいは第２デジタル信号読み出し部２６０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置２０１の低コスト化が可能となる。また、第１デジタル信号読み出し部２４０での分解能は、同一の基板２１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部２３０側あるいは第２アナログ信号読み出し部２５０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。
【０１３０】
また、第１の辺２０ａに沿って第１アナログ信号読み出し部２３０（第１デジタル信号読み出し部２４０）を設け、第２の辺２０ｂに沿って第２アナログ信号読み出し部２５０（第２デジタル信号読み出し部２６０）を設けることで、第１アナログ信号読み出し部２３０（第１デジタル信号読み出し部２４０）と第２アナログ信号読み出し部２５０（第２デジタル信号読み出し部２６０）とが受光部２０を挟んだ対向する位置に設けられることになり、基板２１０を更にコンパクトに構成することができる。
【０１３１】
（第４実施形態）
次に、本発明に係る固体撮像装置の第４実施形態について、図７及び図８を用いて説明する。図７は、第４実施形態に係る固体撮像装置の概略構成を示す概念図であり、図８は、第４実施形態に係る固体撮像装置の回路構成図である。第４実施形態に係る固体撮像装置３０１は、第１実施形態に係る固体撮像装置１と比べて、受光部２０の一辺側にアナログ信号読み出し部及びデジタル信号読み出し部が設けられている点で相違する。
【０１３２】
第４実施形態に係る固体撮像装置３０１は、図７に示されるように、矩形に形成された基板３１０を有し、この基板３１０には、受光部２０、第１アナログ信号読み出し部３３０、第１デジタル信号読み出し部３４０、第１シフトレジスタ５０及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて設けられている。基板３１０には、８インチφのシリコンウェハを用いている。
【０１３３】
受光部２０は、各辺が１３０ｍｍとされた略正方形状に形成されており、この中に縦横５０μｍピッチ程度で各受光素子（画素）２１1.1〜２１N.Nが形成されている。第１アナログ信号読み出し部３３０は、受光部２０の第１の辺２０ａに沿って設けられている。第１デジタル信号読み出し部３４０は、受光部２０の第１の辺２０ａに沿って設けられた第１アナログ信号読み出し部３３０に沿って設けられている。第１シフトレジスタ５０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに沿って設けられている。第２シフトレジスタ６０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って設けられている。第１アナログ信号読み出し部３３０及び第１デジタル信号読み出し部３４０には、各々信号出力端子３８０，３９０が接続されている。
【０１３４】
受光部２０は、図２に示されるように、受光素子２１n.nがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１1.1〜２１N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓnに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１n.nが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されおり、この第１の方向に沿ってＮ個配列された受光素子２１n.1〜２１n.Nは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２nを構成している。この単位受光部２２nは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
【０１３５】
夫々の単位受光部２２nの一方の端部には、夫々の第１のスイッチ素子２５の信号出力端子と互いに電気的に接続された第１信号出力端子２７が設けられている。夫々の第１信号出力端子２７は、第２のスイッチ素子３７１を介して第１アナログ信号読み出し部３０に接続される。この第２のスイッチ素子３７１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されている。また、第２のスイッチ素子３７１は、制御回路（図示せず）からの信号に応じて、作動する。なお、この第２のスイッチ素子３７１は、省略してもよい。
【０１３６】
第１アナログ信号読み出し部３３０は、図２に示されるように、第１アナログ信号読み出し回路３３１を有している。この第１アナログ信号読み出し回路３３１は、第２の方向に、単位受光部２２nの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路３３１は、積分回路３３３、ＣＤＳ回路（図示せず）等を有している。積分回路３３３は、単位受光部２２n（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器３３５と、電荷増幅器３３５の入力端子に一方の端子が接続され、電荷増幅器３３５の出力端子に他方の端子が接続された容量素子３３７と、電荷増幅器３３５の入力端子に一方の端子が接続され、電荷増幅器３３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第３のスイッチ素子３３９とを有している。この積分回路３３３は、リセット信号Ｒが非有意の場合には、単位受光部２２nからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２nから出力された電流信号を入出力端子間に接続された容量素子３３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
【０１３７】
単位受光部２２n（第１信号出力端子２７）からの電流信号は、第１アナログ信号読み出し回路３３１（積分回路３３３、ＣＤＳ回路等）により、アナログ信号として読み出され、このアナログ信号が信号出力端子３８０に向けて送り出される。夫々の第１アナログ信号読み出し回路３３１の後段（信号出力端子３８０との間）には、第４のスイッチ素子３７２が設けられている。この第４のスイッチ素子３７２は、第１アナログ信号読み出し回路３３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。
【０１３８】
また、第１アナログ信号読み出し回路３３１により読み出されたアナログ信号は、第１デジタル信号読み出し部３４０に向けても送り出される。夫々の第１アナログ信号読み出し回路３３１と第１デジタル信号読み出し部３４０との間には、第５のスイッチ素子３７３が設けられている。この第５のスイッチ素子３７３は、第１アナログ信号読み出し回路３３１の数に対応してＮ個配列されており、制御回路からの信号に応じて、作動する。ここで、第４のスイッチ素子３７２と第５のスイッチ素子３７３とは各請求項における第１出力選択手段を構成している。
【０１３９】
第１デジタル信号読み出し部３４０は、Ａ／Ｄコンバータ３４１を有しており、このＡ／Ｄコンバータ３４１は、第２の方向に、第１アナログ信号読み出し回路３３１の数に対応してＮ個配列されて、アレイ状に形成されている。夫々のＡ／Ｄコンバータ３４１は、夫々の第１アナログ信号読み出し回路３３１からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子３９０に向けて送り出す。
【０１４０】
次に、第４実施形態の固体撮像装置３０１の動作を説明する。この固体撮像装置３０１では、受光部２０が入射した光が形成する光像を入力し、受光部２０のフォトダイオード２３に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード２３に蓄積された電荷量を以下のようにして読み出す。
【０１４１】
第１アナログ信号読み出し部３３０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子３７１が閉じられ、夫々の第４のスイッチ素子３７２が閉じられ、夫々の第５のスイッチ素子３７３が開かれる。また、読み出しの実行に先立って、積分回路３３３に対するリセット信号Ｒを有意として、第３のスイッチ素子３３９を閉じて容量素子３３７を初期化する。
【０１４２】
次に、積分回路３３３に対するリセット信号Ｒを非有意として、第３のスイッチ素子３３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓｎが所定のタイミングにて有意とされる。各単位受光部２２ｎの第１の方向での走査における第１番目の受光素子２１１．１〜２１Ｎ．１の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ１が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子７１を介して、第１アナログ信号読み出し回路３３１（第１アナログ信号読み出し部３３０）に出力される。そして、第１アナログ信号読み出し回路３３１の積分回路３３３によってその帰還容量である容量素子３３７に蓄積されていき、積分回路３３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１４３】
積分回路３３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路３３１（第１アナログ信号読み出し部３３０）から出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々の第５のスイッチ素子３７３は開かれているため、第１アナログ信号読み出し回路３３１（第１アナログ信号読み出し部３３０）から出力されるアナログ信号は第１デジタル信号読み出し部３４０に送られることはない。なお、夫々の第１アナログ信号読み出し回路３３１からアナログ信号が出力される際に、夫々の第４のスイッチ素子３７２に送られる信号を順次有意として、各第１アナログ信号読み出し回路３３１から順次アナログ信号を出力させており、第２の方向での走査を行っている。
【０１４４】
次いで、積分回路３３３に対するリセット信号Ｒを有意として、第３のスイッチ素子３３９を閉じて容量素子３３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【０１４５】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【０１４６】
一方、第１デジタル信号読み出し部３４０側にて、夫々のフォトダイオード２３に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第２のスイッチ素子３７１が閉じられ、夫々の第４のスイッチ素子３７２が開かれ、夫々の第５のスイッチ素子３７３が閉じられる。また、読み出しの実行に先立って、積分回路３３３に対するリセット信号Ｒを有意として、第３のスイッチ素子３３９を閉じて容量素子３３７を初期化する。
【０１４７】
次に、積分回路３３３に対するリセット信号Ｒを非有意として、第３のスイッチ素子３３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓnが所定のタイミングにて有意とされる。各単位受光部２２nの第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ1が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子３７１を介して、第１アナログ信号読み出し回路３３１に出力される。そして、第１アナログ信号読み出し回路３３１の積分回路３３３によってその帰還容量である容量素子３３７に蓄積されていき、積分回路３３３の出力端子から出力される電圧信号は次第に大きくなっていく。
【０１４８】
積分回路３３３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第１アナログ信号読み出し回路３３１から夫々のＡ／Ｄコンバータ３４１（第１デジタル信号読み出し部３４０）に出力される。Ａ／Ｄコンバータ３４１では、第１アナログ信号読み出し回路３３１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ３４１（第１デジタル信号読み出し部３４０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１1.1〜２１N.1に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ３４１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ３４１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第４のスイッチ素子３７２は開かれているため、第１アナログ信号読み出し回路３３１（第１アナログ信号読み出し部３３０）から出力されるアナログ信号は信号出力端子３８０に送られることはない。なお、夫々の第１アナログ信号読み出し回路３３１からアナログ信号が出力される際に、夫々の第５のスイッチ素子３７３に送られる信号を順次有意として、各第１アナログ信号読み出し回路３３１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
【０１４９】
次いで、積分回路３３３に対するリセット信号Ｒを有意として、第３のスイッチ素子３３９を閉じて容量素子３３７を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１1.n〜２１N.nに関するデータ読み出しを実行する。
【０１５０】
こうして、受光部２０に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【０１５１】
以上のように、第４実施形態の固体撮像装置３０１によれば、第１シフトレジスタ５０は、受光素子２１n.nがＮ行×Ｎ列に２次元配列された受光部２０の第３の辺２０ｃに沿って設けられ、第２シフトレジスタ６０は、受光部２０の第４の辺２０ｄに沿って設けられている。また、この第１シフトレジスタ５０及び第２シフトレジスタ６０は、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２nの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓnを出力するので、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、夫々の第２のスイッチ素子３７１を閉じた場合には、各単位受光部２２n（第１の方向に配列されたフォトダイオード２３）で発生した電流信号を、第１アナログ信号読み出し部３３０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２nで発生した電流信号が第１アナログ信号読み出し部３３０に向けて送り出されことになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２nで発生した電流信号が第１アナログ信号読み出し部３３０に向けて送り出されことになる。
【０１５２】
したがって、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方に欠陥がある場合でも、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか他方にて、第１アナログ信号読み出し部３３０に向けて各単位受光部２２nで発生した電流信号を送り出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部３３０、第１デジタル信号読み出し部３４０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板３１０に設けた場合においても固体撮像装置１の歩留まりの低下を抑制することができる。
【０１５３】
また、第３の辺２０ｃに沿って第１シフトレジスタ５０を設け、第４の辺２０ｄに沿って第２シフトレジスタ６０を設けることで、第１シフトレジスタ５０と第２シフトレジスタ６０とが受光部２０を挟んだ対向する位置に設けられることになり、基板３１０をコンパクトに構成することができる。
【０１５４】
また、第１アナログ信号読み出し部３３０は、受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部３４０は、第１アナログ信号読み出し部３３０に沿って設けられている。第１アナログ信号読み出し部３３０は、夫々の単位受光部２２nの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２nから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路３３１を有し、第１デジタル信号読み出し部３４０は、夫々の第１アナログ信号読み出し回路３３１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ３４１を有している。夫々の第２のスイッチ素子３７１を閉じ、夫々の第４のスイッチ素子３７２を開き、夫々の第５のスイッチ素子３７３を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第１信号出力端子２７側に向けて電流信号を送り出し、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部３４０にてデジタル信号として読み出されることになる。
【０１５５】
一方、第１デジタル信号読み出し部３４０、例えばＮ個のＡ／Ｄコンバータ３４１のうちのいずれかに欠陥がある場合には、夫々の第２のスイッチ素子３７１を閉じ、夫々の第４のスイッチ素子３７２を閉じ、夫々の第５のスイッチ素子３７３を開き、第１シフトレジスタ５０あるいは第２シフトレジスタ６０により第１信号出力端子２７側に向けて電流信号を送り出すことで、夫々の単位受光部２２nにおけるフォトダイオード２３で発生した電流信号が夫々の第１アナログ信号読み出し回路３３１（第１アナログ信号読み出し部３３０）にてアナログ信号として読み出されることになる。
【０１５６】
したがって、第１デジタル信号読み出し部３４０側に欠陥がある場合には、第１アナログ信号読み出し部３３０側にてフォトダイオード２３で発生した電流信号を読み出すことが可能となり、受光部２０を大面積化し、第１アナログ信号読み出し部３３０、第１デジタル信号読み出し部３４０、第１シフトレジスタ５０及び第２シフトレジスタ６０等の周辺回路を同一の基板３１０に設けた場合においても固体撮像装置１の歩留まりの低下を更に抑制することができる。
【０１５７】
また、第１デジタル信号読み出し部３４０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置１の低コスト化が可能となる。また、第１デジタル信号読み出し部３４０での分解能は、同一の基板３１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部３３０側側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。
【０１５８】
また、第１の辺２０ａに沿って第１アナログ信号読み出し部３３０を設け、更に、第１アナログ信号読み出し部３３０に沿って第１デジタル信号読み出し部３４０を設けることで、第１アナログ信号読み出し部３３０及び第１デジタル信号読み出し部３４０が受光部２０の第１の辺２０ａ側に設けられることになり、基板３１０を更にコンパクトに構成することができる。
【０１５９】
ＣＣＤ等の電荷結合型の固体撮像素子においては、受光素子で発生した電荷は、転送部に形成されるポテンシャル差に基づいて移動する。このため、ウェハの一部に欠陥が存在した場合、欠陥が存在する部分でポテンシャル差を形成することができなくなり、転送部の１列分の信号は転送できない。したがって、欠陥が存在する列がデッドラインとなり、このデッドラインは、受光部の面積が大きくなればなるほど、発生する確率が高くなる。この結果、ＣＣＤにおける受光部の大面積化は歩留まりが極めて悪く、また、歩留まりを良くするためには高価なものになってしまう。しかしながら、第１実施形態〜第４実施形態にて示したように、本発明に係る固体撮像装置においては、歩留まりの低下が抑制され、受光部の大面積化が可能となる。
【０１６０】
なお、第１実施形態〜第４実施形態においては、受光素子２１n.nがＮ行×Ｎ列に２次元配列された受光部２０を基板に形成しているが、受光部２０は、これに限られることなく、例えば受光素子がＮ行×Ｍ列（Ｎ≠Ｍ）に２次元配列された受光部を用いてもよく、その形状も正方形に限られるものではない。
【０１６１】
【発明の効果】
以上、詳細に説明したとおり、本発明の固体撮像装置によれば、同一基板に受光部及び周辺回路を形成する場合においても、歩留まりの低下が抑制され、受光部の大面積化が可能な固体撮像装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１実施形態の概略構成を示す概念図である。
【図２】本発明に係る固体撮像装置の第１実施形態の回路構成図である。
【図３】本発明に係る固体撮像装置の第２実施形態の概略構成を示す概念図である。
【図４】本発明に係る固体撮像装置の第２実施形態の回路構成図である。
【図５】本発明に係る固体撮像装置の第３実施形態の概略構成を示す概念図である。
【図６】本発明に係る固体撮像装置の第３実施形態の回路構成図である。
【図７】本発明に係る固体撮像装置の第４実施形態の概略構成を示す概念図である。
【図８】本発明に係る固体撮像装置の第４実施形態の回路構成図である。
【符号の説明】
１，１０１，２０１，３０１…固体撮像装置、１０，１１０，２１０，３１０…基板、２０…受光部、２０ａ…第１の辺、２０ｂ…第２の辺、２０ｃ…第３の辺、２０ｄ…第４の辺、２１n.n…受光素子、２２n…単位受光部、２３…フォトダイオード、２５…第１のスイッチ素子、２７…第１信号出力端子、２９…第２信号出力端子、３０…第１アナログ信号読み出し部、３１…第１アナログ信号読み出し回路、３３…積分回路、４０…第１デジタル信号読み出し部、４１…第２アナログ信号読み出し部、４２…第２アナログ信号読み出し回路、４３…積分回路、４７…第１デジタル信号変換部、４８…Ａ／Ｄコンバータ、５０…第１シフトレジスタ、６０…第２シフトレジスタ、１３０…第１アナログ信号読み出し部、１３１…第１アナログ信号読み出し回路、１３３…積分回路、１４０…第１デジタル信号読み出し部、１４１…Ａ／Ｄコンバータ、１５０…第２アナログ信号読み出し部、１５１…第２アナログ信号読み出し回路、１５３…積分回路、２３０…第１アナログ信号読み出し部、２３１…第１アナログ信号読み出し回路、２３３…積分回路、２４０…第１デジタル信号読み出し部、２４１…Ａ／Ｄコンバータ、２５０…第２アナログ信号読み出し部、２５１…第２アナログ信号読み出し回路、２５３…積分回路、２６０…第１デジタル信号読み出し部、２６１…Ａ／Ｄコンバータ、３３０…第１アナログ信号読み出し部、３３１…第１アナログ信号読み出し回路、３３３…積分回路、３４０…第１デジタル信号読み出し部、３４１…Ａ／Ｄコンバータ、Ｓn…走査信号。
【図１】
0004560152.tif 000002
【図２】
0004560152.tif 000003
【図３】
0004560152.tif 000004
【図４】
0004560152.tif 000005
【図５】
0004560152.tif 000006
【図６】
0004560152.tif 000007
【図７】
0004560152.tif 000008
【図８】
0004560152.tif 000009