(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に設けられた素子分離溝内に素子分離絶縁膜が埋め込まれてなる素子分離領域と、
前記半導体基板上に設けられた複数の不揮発性メモリセルと
を具備してなる半導体装置であって、
前記複数の不揮発性メモリセルは、
前記半導体基板上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、
前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、
前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、
前記不揮発性メモリセルのチャネル幅方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間で最小となっており、
前記チャネル幅方向において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記浮遊ゲート電極の上面よりも低く、
前記チャネル幅方向において、前記素子分離絶縁膜の上面と前記浮遊ゲート電極とが接する位置から下方に向かって、前記浮遊ゲート電極は幅が増加し、
前記チャネル幅方向において、前記電極間絶縁膜は、前記素子分離絶縁膜よりも上の部分の前記浮遊ゲート電極の側面上にも設けられ、
前記チャネル幅方向において、前記制御ゲート電極は、隣接する二つの浮遊ゲート電極の間が埋め込まれるように、前記浮遊ゲート電極の前記側面上の前記電極間絶縁膜上にも設けられ、
前記不揮発性メモリセルのチャネル長方向において、隣接する二つの不揮発性メモリセルの浮遊ゲート電極は、層間絶縁膜を介して対向していることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板の表面に設けられた素子分離溝内に素子分離絶縁膜が埋め込まれてなる素子分離領域と、
前記半導体基板上に設けられた複数の不揮発性メモリセルと
を具備してなる半導体装置であって、
前記複数の不揮発性メモリセルは、
前記半導体基板上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、
前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、
前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、
前記不揮発性メモリセルのチャネル幅方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間で最小となっており、
前記浮遊ゲート電極の幅が最小となる位置から前記浮遊ゲート電極の上面および下面に向かって、それぞれ、前記浮遊ゲート電極の幅が増加し、
前記浮遊ゲート電極は多結晶シリコン膜で構成され、前記多結晶シリコン膜の上面および下面に向かうほど、前記多結晶シリコン膜に含まれたリン濃度は低下し、
前記チャネル幅方向において、前記素子分離絶縁膜の上面は、前記浮遊ゲート電極の上面よりも高く、
前記浮遊ゲート電極の上面および側面のうち、前記浮遊ゲート電極の上面が前記電極間絶縁膜で覆われていることを特徴とする半導体装置。
【請求項３】
前記浮遊ゲート電極の幅が増加する部分は、非線形に増加していることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリセルを備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
図２９は、従来の複数の不揮発性メモリセルのチャネル幅方向（チャネル電流が流れる方向と直交する方向）の断面構造を示している（例えば、非特許文献１参照）。図２９において、８１はシリコン基板、８２は素子分離絶縁膜、８３はトンネル絶縁膜、８４は浮遊ゲート電極、８５は電極間絶縁膜、８６は制御ゲート電極を示している。
【０００３】
図２９に示すように、チャネル幅方向に隣接する二つの浮遊ゲート電極８４の大部分（図２９の例では約５０％）は、素子分離絶縁膜８２を介して対向している。
【０００４】
メモリセルの微細化が進むほど、浮遊ゲート電極８４間の対向距離Ｌ１は短くなる。対向距離Ｌ１が短くなるほど、隣接する浮遊ゲート電極８４間の容量（浮遊ゲート電極間浮遊容量）は大きくなる。
【０００５】
その結果、メモリセルの微細化が進んだ現在、浮遊ゲート電極８４とシリコン基板８１との間の浮遊容量に比べて、上記浮遊ゲート電極間浮遊容量は無視できなくなりつつある。
【０００６】
上記浮遊ゲート電極間浮遊容量の増加は、隣接するメモリセルの書込み／消去状態が、着目しているメモリセルの動作特性に影響を与える、いわゆるＹｕｐｉｎ効果によるセル間干渉を招く。該セル間干渉は、メモリ誤動作を招く原因となる。
【０００７】
従来の不揮発性メモリセルの他の問題について説明する。
【０００８】
図３０は、従来の複数の不揮発性メモリセルのチャネル長方向（チャネル電流が流れる方向）の断面構造を示している（例えば、特許文献１参照）。図３０において、８７はソース／ドレイン領域、８８は層間絶縁膜を示している。また、図３０において、図２９と対応する部分には図２９と同一符号を示してある。
【０００９】
図３０に示すように、チャネル長方向に隣接する二つの浮遊ゲート電極８４の全部分は、層間絶縁膜８８を介して対向している。
【００１０】
メモリセルの微細化が進むほど、浮遊ゲート電極８４間の対向距離Ｌ２は短くなる。対向距離Ｌ２が短くなるほど、図３１（ａ）に示す、隣接する浮遊ゲート電極８４の上面間の浮遊容量Ｃ１は、大きくなる。
【００１１】
その結果、メモリセルの微細化が進んだ現在、隣接する浮遊ゲート電極８４の側壁間の浮遊容量Ｃ２（図３１（ｂ）参照）に加えて、浮遊容量Ｃ１も無視できなくなりつつある。特に、電極間絶縁膜８５としてアルミナ膜やタンタル酸化膜等の高誘電体膜を使用した場合、浮遊容量Ｃ１の増加は顕著となる。
【００１２】
上記浮遊容量Ｃ１の増加は、Ｙｕｐｉｎ効果によるセル間干渉を招く。該セル間干渉は、メモリ誤動作を招く原因となる。
【非特許文献１】ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，  ＶＯＬ．２３，  ＮＯ．５，  ＭＡＹ,  ２００２，  ｐ．２６４−２６６
【特許文献１】特開２００２−２０３９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述の如く、従来の不揮発性メモリセルは、微細化が進むと、チャネル幅方向に隣接する浮遊ゲート電極間の浮遊容量が増加し、その結果として、メモリの誤動作が生じやすくなるという問題がある。
【００１４】
また、微細化が進むと、チャネル長方向に隣接する浮遊ゲート電極の上面間の浮遊容量が増加し、その結果として、メモリの誤動作が生じやすくなるという問題がある。
【００１５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、微細化に伴う浮遊ゲート電極間の浮遊容量の増加を抑制できる不揮発性メモリセルを備えた半導体装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明に係る半導体装置は、半導体基板と、前記半導体基板の表面に設けられた素子分離溝内に素子分離絶縁膜が埋め込まれてなる素子分離領域と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記複数の不揮発性メモリセルは、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間で最小となっており、前記チャネル幅方向において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記浮遊ゲート電極の上面よりも低く、前記チャネル幅方向において、前記素子分離絶縁膜の上面と前記浮遊ゲート電極とが接する位置から下方に向かって、前記浮遊ゲート電極は幅が増加し、前記チャネル幅方向において、前記電極間絶縁膜は、前記素子分離絶縁膜よりも上の部分の前記浮遊ゲート電極の側面上にも設けられ、前記チャネル幅方向において、前記制御ゲート電極は、隣接する二つの浮遊ゲート電極の間が埋め込まれるように、前記浮遊ゲート電極の前記側面上の前記電極間絶縁膜上にも設けられ、前記不揮発性メモリセルのチャネル長方向において、隣接する二つの不揮発性メモリセルの浮遊ゲート電極は、層間絶縁膜を介して対向していることを特徴とする。
【００１７】
本発明に係る他の半導体装置は、半導体基板と、前記半導体基板の表面に設けられた素子分離溝内に素子分離絶縁膜が埋め込まれてなる素子分離領域と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記複数の不揮発性メモリセルは、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間で最小となっており、前記浮遊ゲート電極の幅が最小となる位置から前記浮遊ゲート電極の上面および下面に向かって、それぞれ、前記浮遊ゲート電極の幅が増加し、前記浮遊ゲート電極は多結晶シリコン膜で構成され、前記多結晶シリコン膜の上面および下面に向かうほど、前記多結晶シリコン膜に含まれたリン濃度は低下し、前記チャネル幅方向において、前記素子分離絶縁膜の上面は、前記浮遊ゲート電極の上面よりも高く、前記浮遊ゲート電極の上面および側面のうち、前記浮遊ゲート電極の上面が前記電極間絶縁膜で覆われていることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、微細化に伴う浮遊ゲート電極間の浮遊容量の増加を抑制できる不揮発性メモリセルを備えた半導体装置を実現できるようになる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照しながら本発明の実施形態を説明する。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る複数の不揮発性メモリセル（以下、単にメモリセルという。）を示す平面図、図２（ａ）および（ｂ）は、それぞれ、図１の線分Ａ−Ａ’に沿った断面を示す断面図（チャネル長方向の断面図）および線分Ｂ−Ｂ’に沿った断面を示す断面図（チャネル幅方向の断面図）である。
【００２３】
複数のメモリセルは、不揮発性メモリのメモリセルアレイを構成している。各メモリセルは、トンネル絶縁膜、浮遊ゲート電極、制御ゲート電極、電極間絶縁膜およびソース／ドレイン領域を含む。以下、本実施形態のメモリセルについてさらに説明する。
【００２４】
シリコン基板１の表面には素子分離溝２が設けられ、素子分離溝２は素子分離絶縁膜３により埋め込まれている。各素子分離絶縁膜３の上面は、シリコン基板１の表面よりも高く、かつ、浮遊ゲート電極５の上面よりも低い。より具体的には、素子分離絶縁膜３の上面は、浮遊ゲート電極５の約半分の高さまで達している。
【００２５】
素子分離溝２および素子分離絶縁膜３は、素子分離領域を構成する。該素子分離領域によって、メモリセルのチャネル領域を含む、シリコン基板１の半導体領域（素子形成領域）が規定される。
【００２６】
上記半導体領域の表面上には、トンネル絶縁膜４が設けられている。トンネル絶縁膜４上には、浮遊ゲート電極５が設けられている。
【００２７】
メモリセルのチャネル幅方向において、浮遊ゲート電極５の幅は、メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で、最小となっている。
【００２８】
浮遊ゲート電極５の幅が最小となる位置は、上記中間位置には限定されない。例えば、上記中間位置よりも浮遊ゲート電極５の上面側に近い位置、または上記中間位置よりも浮遊ゲート電極５の底面側に近い位置でも構わない。
【００２９】
浮遊ゲート電極５の幅は、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、それぞれ、非線形に増加しているが、線形に増加しても構わない。
【００３０】
隣接する浮遊ゲート電極５の上面間の距離は、従来の浮遊ゲート電極の上面間の距離と同程度である。同様に、隣接する浮遊ゲート電極５の下面間の距離は、従来の浮遊ゲート電極の下面間の距離と同程度である。したがって、本実施形態の隣接する浮遊ゲート電極５間の平均距離は、従来の隣接する浮遊ゲート電極間の平均距離よりも長くなる。
【００３１】
隣接する浮遊ゲート電極５間の平均距離が長くなると、隣接する浮遊ゲート電極５間の浮遊容量が低減される。したがって、本実施形態によれば、素子の微細化を進めても、Ｙｕｐｉｎ効果によるセル間干渉が効果的に防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【００３２】
浮遊ゲート電極５の上方には、制御ゲート電極６が設けられている。浮遊ゲート電極５と制御ゲート電極６との間には、電極間絶縁膜７が設けられている。
【００３３】
制御ゲート電極６上にはシリコン窒化膜８が設けられている。シリコン窒化膜８は、メモリセルの製造途中において、ＲＩＥ（Reactive Ion Etching）マスクとして使用されたものである。
【００３４】
図２（ａ）に示すように、トンネル絶縁膜４、浮遊ゲート電極５、制御ゲート電極６、電極間絶縁膜７およびシリコン窒化膜８からなるゲート構造部の側面および上面は、シリコン酸化膜９で覆われている。このようなシリコン酸化膜９は、電極側壁酸化膜と呼ばれている。
【００３５】
シリコン酸化膜９上には、層間絶縁膜としてのＢＰＳＧ（Borophosphosilicate Glass）膜１０が設けられている。そして、シリコン基板１の表面には、ゲート構造部４−８を挟むように、一対のソース／ドレイン領域１１が設けられている。
【００３６】
次に、本実施形態の複数のメモリセルの製造方法について、図３−８を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【００３７】
まず、図３に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極となる厚さ１５０ｎｍのリンがドープされた多結晶シリコン膜５が、シラン（ＳｉＨ4 ）ガスとフォスフィン（ＰＨ3 ）を用いた減圧ＣＶＤ（Chemical Vapor Deposition）法により、トンネル絶縁膜４上に堆積される。
【００３８】
多結晶シリコン膜５は以下のようなリンの濃度勾配（濃度分布）を有する。すなわち、多結晶シリコン膜５は、多結晶シリコン膜５の厚さ方向のほぼ中間位置で、リン濃度が最大となり、かつ、多結晶シリコン膜５の上面および下面に向かうほど、リン濃度が低下する濃度勾配（濃度分布）を有する。
【００３９】
このようなリンの濃度勾配（濃度分布）を有する多結晶シリコン膜５は、多結晶シリコン膜５のＣＶＤプロセス時に、フォスフィンの流量を調整することにより得られる。
【００４０】
次に、図３に示すように、多結晶シリコン膜５上に、ＣＭＰ（Chemical Mechanical Polish）のストッパとなる厚さ５０ｎｍのシリコン窒化膜１２、ＲＩＥのマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【００４１】
次に、図３に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【００４２】
次に、図３に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、深さ１５０ｎｍの素子分離溝２が形成される。これにより、チャネル幅が約１００ｎｍの素子形成領域が得られ、また、多結晶シリコン膜（浮遊ゲート電極）５０のビット線方向の形状が確定される。
【００４３】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１３がＲＩＥのマスクとして用いられる。
【００４４】
次に、図４に示すように、シリコンが露出したシリコン基板１および浮遊ゲート電極５の表面に、シリコン酸化膜１４ａ，１４ｂが熱酸化法により形成される。
【００４５】
シリコン基板１の表面（素子分離溝２の底面および側面）上のシリコン酸化膜１４ａの厚さは、５ｎｍである。
【００４６】
一方、リンがドープされた多結晶シリコン膜５の側壁上のシリコン酸化膜１４ｂの厚さは、リン濃度が高い領域ほど厚く、リン濃度の最も高い厚さ方向のほぼ中間位置では１０ｎｍである。
【００４７】
このような膜厚分布をシリコン酸化膜１４ｂが形成される理由は、多結晶シリコン膜５の側壁上では、リンによる増速酸化が起こるからである。
【００４８】
次に、図５に示すように、希弗酸溶液を用いたウエットエッチングにより、シリコン酸化膜１４ａ，１４ｂが除去される。
【００４９】
その結果、メモリセルのチャネル幅方向において、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で幅が最小となり、かつ、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、幅が非線形に増加する浮遊ゲート電極５が得られる。
【００５０】
次に、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【００５１】
次に、図６に示すように、シリコン窒化膜１２をＣＭＰストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１３が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【００５２】
次に、図７に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、希弗酸溶液を用いたウエットエッチングにより、素子分離絶縁膜（シリコン酸化膜）３の上部が除去され、チャネル幅方向において、浮遊ゲート電極５の側面の上側が露出される。浮遊ゲート電極５の側面の高さは７０ｎｍである。
【００５３】
次に、図８に示すように、電極間絶縁膜７となる、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる厚さ１５ｎｍの３層構造の絶縁膜が、減圧ＣＶＤ法により全面に堆積される。
【００５４】
次に、図８に示すように、制御ゲート電極６となる、多結晶シリコン膜／タングステンシリサイド膜からなる厚さ１００ｎｍの２層構造の導電膜が、減圧ＣＶＤ法により上記３層構造の絶縁膜上に堆積される。
【００５５】
次に、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン窒化膜が、減圧ＣＶＤ法により上記２層構造の導電膜上に形成される。
【００５６】
次に、上記シリコン窒化膜上にレジストマスクが形成され、該レジストマスクをマスクに用いて上記シリコン窒化膜がＲＩＥプロセスによりエッチングされ、図８に示すように、ゲート構造部に対応したパターンを有するシリコン窒化膜（ＲＩＥマスク）８が得られる。
【００５７】
次に、上記レジストマスクおよびシリコン窒化膜８をマスクに用いて、ＲＩＥプロセスにより、上記３層構造の絶縁膜、２層構造の導電膜、浮遊ゲート電極５、トンネル絶縁膜４が順次エッチングされ、図８に示すように、ワード線方向のスリット部１５が形成される。これにより、浮遊ゲート電極５および制御ゲート電極６の形状が確定される。
【００５８】
次に、熱酸化法およびＣＶＤ法を用いてシリコン酸化膜（電極側壁酸化膜）９が形成され、イオン注入およびアニールを用いてソース／ドレイン領域１１が形成され、そして、層間絶縁膜としてのＢＰＳＧ膜１０が減圧ＣＶＤ法により堆積され、図２に示したメモリセルが得られる。その後、配線層の形成工程等の周知の工程が続き、不揮発性メモリが完成する。
【００５９】
（第２の実施形態）
図９に、本発明の第２の実施形態に係る複数のメモリセルの断面図を示す。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。図９において、図２（ｂ）と対応する部分には図２（ｂ）と同一符号を付してあり、詳細な説明は省略する。また、以下の図において、前出した図と同一符号は、同一部分または相当部分を示し、詳細な説明は省略する。
【００６０】
本実施形態が第１の実施形態と異なる点は、浮遊ゲート電極５の上面および側面のうち、上面が電極間絶縁膜７で覆われていることにある。また、素子分離絶縁膜３の上面は、浮遊ゲート電極５の上面よりも高い。
【００６１】
このようなメモリセル構造では、浮遊ゲート電極５の側面上に電極間絶縁膜７が無いので、隣接する浮遊ゲート電極５間の浮遊容量は、第１の実施形態のメモリセル構造の約２倍になる。上記浮遊容量の増加は、セル間干渉を招く原因となる。
【００６２】
しかし、本実施形態のメモリセル構造では、浮遊ゲート電極５の幅が、メモリセルの高さ方向のほぼ中間位置で狭くなっているので、上記浮遊容量の増加は抑制される。したがって、セル間干渉によるメモリ誤動作の発生率は大幅に低減される。
【００６３】
本実施形態の複数のメモリセルの製造方法は、第１の実施形態の複数のメモリセルの製造方法の図７の工程から、素子分離絶縁膜３の上部を除去する工程を省いたものとなる。したがって、本実施形態によれば、メモリセルの製造プロセスを簡略化できるという効果が得られる。
【００６４】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【００６５】
本実施形態が第１の実施形態と異なる点は、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【００６６】
また、浮遊ゲート電極５の幅のメモリセルの高さ方向の分布は、浮遊ゲート電極５の底面から一定以上離れた位置Ｐ１で極大を示し、さらにその上の位置Ｐ２（浮遊ゲート電極５の幅が最小となる位置）で極小を示す分布を有している。
【００６７】
本実施形態によれば、第１の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【００６８】
上記カップリング比は、Ｃｉｅ／（Ｃｔｄ＋Ｃｉｅ）で定義される。ここで、Ｃｉｅは電極間絶縁膜７の容量、Ｃｔｄはトンネル絶縁膜４の容量である。
【００６９】
本実施形態の複数のメモリセルの製造方法は、第１の実施形態のそれを僅かに変更したものとなる。
【００７０】
すなわち、本実施形態が第１の実施形態のそれと異なる点は、図５の工程において、希弗酸溶液を用いたウエットエッチングの時間を長くし、図１１に示すように、トンネル絶縁膜４の素子分離絶縁膜３の端部近傍を約１０ｎｍほどエッチングにより除去し、その後、再び熱酸化を行うことにある。
【００７１】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【００７２】
本実施形態が、第１−３の実施形態と異なる点は、浮遊ゲート電極５の内部に空洞領域または誘電体領域を含む領域（以下、空洞／誘電体領域という。）１６が設けられていることにある。
【００７３】
浮遊ゲート電極５の幅は、メモリセルのチャネル長方向およびチャネル幅方向のいずれにおいても、メモリセルの高さ方向で変化していない。しかし、第１または第２の実施形態と同様に、浮遊ゲート電極５の幅を変化させても構わない。  本実施形態によれば、浮遊ゲート電極５の内部に空洞／誘電体領域１６が設けられているので、浮遊ゲート電極５の導体部分の断面積が小さくなる。したがって、チャネル長方向に隣接する浮遊ゲート電極５間の浮遊容量が低減され、メモリセル間干渉によるメモリ誤動作の発生率が十分に低減された不揮発性メモリを実現できるようになる。
【００７４】
図１２には、一つの浮遊ゲート電極５内に一つの空洞／誘電体領域１６が設けられたメモリセルが示されているが、一つの浮遊ゲート電極５内に複数の空洞／誘電体領域１６が設けられていても構わない。さらに、浮遊ゲート電極５内に空洞領域と誘電体領域とが混在していても構わない。
【００７５】
次に、本実施形態の複数のメモリセルの製造方法について、図１３−１６を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【００７６】
まず、図１３に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極の下層となる厚さ３０ｎｍの第１の多結晶シリコン膜５ａ（第１の半導体膜）、ＣＭＰストッパとなる厚さ１５０ｎｍのシリコン窒化膜１２、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【００７７】
次に、図１３に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【００７８】
続いて、図１３に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、深さ１５０ｎｍの素子分離溝２が形成される。
【００７９】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１４がＲＩＥのマスクとして用いられる。
【００８０】
次に、図１３に示すように、露出したシリコン表面に厚さ５ｎｍのシリコン酸化膜（図示せず）が熱酸化法により形成され、その後、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【００８１】
次に、図１４に示すように、シリコン窒化膜１２をストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１３が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【００８２】
次に、図１５に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、浮遊ゲート電極５の上層となる厚さ２００ｎｍ第２の多結晶シリコン膜５ｂ（第２の半導体膜）が減圧ＣＶＤ法により全面に堆積される。
【００８３】
このとき、第２の多結晶シリコン膜５ｂの減圧ＣＶＤプロセスは、第２の多結晶シリコン膜５ｂがコンフォーマルに形成される条件で行われる。これにより、シームと呼ばれる空洞領域１７を有する第２の多結晶シリコン膜５ｂが形成される。空洞領域１７は、隣接する素子分離絶縁膜３間の溝（凹部）内のほぼ中央部に位置する。上記溝（凹部）内は、シリコン窒化膜１２が除去されて生じたものである。
【００８４】
次に、図１６に示すように、ＣＭＰプロセスにより、隣接する素子分離絶縁膜３間の溝（凹部）の外部の第２の多結晶シリコン膜５ｂが除去され、かつ、第２の多結晶シリコン膜５ｂおよび素子分離絶縁膜３を含む領域の表面が平坦化される。この結果、第１および第２の多結晶シリコン膜５ａ，５ｂからなる浮遊ゲート電極５が得られる。
【００８５】
次に、図１７に示すように、希弗酸溶液を用いたウエットエッチングにより、素子分離絶縁膜（シリコン酸化膜）３の上部が除去され、その後、素子分離絶縁膜３および浮遊ゲート電極５上に電極間絶縁膜７が形成される。
【００８６】
このとき、電極間絶縁膜７を構成するシリコン酸化膜は、熱酸化プロセスにより形成される。この場合、酸化種は、第２の多結晶シリコン膜５ｂ中に拡散し、空洞領域１７内に達する。これにより、空洞領域１７は二酸化珪素領域に変換され、空洞／誘電体領域１６として誘電体領域が得られる。
【００８７】
なお、空洞領域１７をそのまま残した場合には、空洞／誘電体領域１６として空洞領域が得られる。また、空洞領域１７の一部を二酸化珪素領域に変換した場合には、空洞／誘電体領域１６として空洞および誘電体領域が得られる。
【００８８】
この後は、第１の実施形態と同様に、制御ゲート電極６、シリコン窒化膜８、シリコン酸化膜９、ＢＰＳＧ膜１０、ソース／ドレイン領域１１、配線層等が形成され、不揮発性メモリが完成する。
【００８９】
なお、本実施形態では、電極間絶縁膜７を熱酸化プロセスで形成するときに、空洞領域内に誘電体領域を形成しているが、これに限るものではなく、例えば、電極側壁絶縁膜９を減圧ＣＶＤプロセスまたは熱酸化プロセスで形成するときに、空洞領域内に誘電体領域を形成しても良い。
【００９０】
（第５の実施形態）
図１８は、本発明の第５の実施形態に係る複数のメモリセルを示す断面図である。図１８（ａ）および（ｂ）は、それぞれ、図１の線分Ａ−Ａ’に沿った断面および線分Ｂ−Ｂ’に沿った断面を示す断面図に相当する断面図である。
【００９１】
本実施形態が第１の実施形態と異なる点は、メモリセルのチャネル長方向において、浮遊ゲート電極５の幅が、メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で、最小となっていることである。
【００９２】
浮遊ゲート電極５の幅が最小となる位置および浮遊ゲート電極５の幅の変化の仕方は、第１の実施形態と同様に、種々の形態を取り得る。
【００９３】
メモリセルのチャネル長方向において、隣接する浮遊ゲート電極５の上面間の距離は、従来の浮遊ゲート電極の上面間の距離と同程度である。同様に、隣接する浮遊ゲート電極５の下面間の距離は、従来の浮遊ゲート電極の下面間の距離と同程度である。したがって、本実施形態の隣接する浮遊ゲート電極５間の平均距離は、従来の隣接する浮遊ゲート電極間の平均距離よりも長くなる。
【００９４】
隣接する浮遊ゲート電極５間の平均距離が長くなると、隣接する浮遊ゲート電極５間の浮遊容量が低減される。したがって、本実施形態によれば、素子の微細化を進めても、Ｙｕｐｉｎ効果と呼ばれるセル間干渉が効果的に防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【００９５】
次に、本実施形態の複数のメモリセルの製造方法について、図１９−２４を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【００９６】
まず、図１９に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極となる厚さ１５０ｎｍのリンがドープされた多結晶シリコン膜５が、シランガスとフォスフィンを用いた減圧ＣＶＤ法により、トンネル絶縁膜４上に堆積される。多結晶シリコン膜５は、第１の実施形態と同様のリンの濃度勾配（濃度分布）を有する。
【００９７】
次に、図１９に示すように、多結晶シリコン膜５上に、ＣＭＰのストッパとなる厚さ５０ｎｍのシリコン窒化膜１２、ＲＩＥのマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【００９８】
次に、図１９に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【００９９】
次に、図１９に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、素子分離溝２が形成される。
【０１００】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１３がＲＩＥのマスクとして用いられる。
【０１０１】
次に、図１９に示すように、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【０１０２】
次に、図２０に示すように、シリコン窒化膜１２をＣＭＰストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１４が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【０１０３】
次に、図２１に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、素子分離絶縁膜（シリコン酸化膜）３の上部が希弗酸溶液を用いたウエットエッチングにより除去され、浮遊ゲート電極５の側面の上側が露出される。
【０１０４】
次に、図２２に示すように、電極間絶縁膜７となる、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる厚さ１５ｎｍの３層構造の絶縁膜が、減圧ＣＶＤ法により全面に形成される。
【０１０５】
次に、図２２に示すように、制御ゲート電極６となる、多結晶シリコン膜／タングステンシリサイド膜からなる厚さ１００ｎｍの２層構造の導電膜が、減圧ＣＶＤ法により上記３層構造の絶縁膜上に形成される。
【０１０６】
次に、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン窒化膜が、減圧ＣＶＤ法により上記２層構造の導電膜上に形成される。
【０１０７】
次に、上記シリコン窒化膜上にレジストマスクが形成され、該レジストマスクをマスクに用いて上記シリコン窒化膜がＲＩＥプロセスによりエッチングされ、図２２に示すように、ゲート構造部に対応したパターンを有するシリコン窒化膜８が得られる。
【０１０８】
次に、上記レジストマスクおよびシリコン窒化膜８をマスクに用いて、ＲＩＥプロセスにより、上記３層構造の絶縁膜、上記２層構造の導電膜、浮遊ゲート電極５、トンネル絶縁膜４が順次エッチングされ、図２２に示すように、ワード線方向のスリット部１５が形成される。これにより、浮遊ゲート電極５および制御ゲート電極６の形状が確定される。
【０１０９】
次に、図２３に示すように、熱酸化法により、シリコンが露出したシリコン基板および浮遊ゲート電極５の表面に、シリコン酸化膜１４ａ，１４ｂが形成される。
【０１１０】
リンがドープされた多結晶シリコン膜５の側壁上のシリコン酸化膜１４ｂの厚さは、リン濃度が高い領域ほど厚く、リン濃度の最も高い厚さ方向のほぼ中間位置では１０ｎｍである。
【０１１１】
このような膜厚分布をシリコン酸化膜１４ｂが形成される理由は、多結晶シリコン膜５の側壁上では、リンによる増速酸化が起こるかである。
【０１１２】
次に、図２４に示すように、希弗酸溶液を用いたウエットエッチングにより、シリコン酸化膜１４ａ，１４ｂが除去される。
【０１１３】
その結果、メモリセルのチャネル長方向において、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で幅が最小となり、かつ、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、幅が非線形に増加する浮遊ゲート電極５が得られる。
【０１１４】
この後、第１の実施形態と同様に、熱酸化法およびＣＶＤ法を用いてシリコン酸化膜（電極側壁酸化膜）９が形成され、イオン注入およびアニールを用いてソース／ドレイン領域１１が形成され、そして、層間絶縁膜としてのＢＰＳＧ膜１０が減圧ＣＶＤ法により形成され、図１８に示したメモリセルが得られる。その後、配線層等の工程が続き、不揮発性メモリが完成する。
【０１１５】
（第６の実施形態）
図２５は、本発明の第６の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ａ）に相当するチャネル長方向の断面図である。
【０１１６】
本実施形態が第５の実施形態と異なる点は、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【０１１７】
また、浮遊ゲート電極５の幅のメモリセルの高さ方向の分布は、浮遊ゲート電極５の底面から一定以上離れた位置Ｐ１で極大を示し、さらにその上の位置Ｐ２（浮遊ゲート電極５の幅が最小となる位置）で極小を示す分布を有している。
【０１１８】
本実施形態によれば、第５の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【０１１９】
本実施形態の複数のメモリセルの製造方法は、第５の実施形態のそれを僅かに変更したものとなる。
【０１２０】
すなわち、本実施形態が第５の実施形態のそれと異なる点は、図２３の工程において、希弗酸溶液を用いたウエットエッチングの時間を長くし、トンネル絶縁膜４の端部をチャネル長方向に約１０ｎｍほどエッチングにより除去し、その後、再び熱酸化を行うことにある。
【０１２１】
なお、第１−６の実施形態では、チャネル幅方向およびチャネル長方向の一方において、浮遊ゲート電極５の幅が、不揮発性メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間で、最小となっているメモリセル構造について説明したが、チャネル幅方向およびチャネル長方向の両方において、浮遊ゲート電極５の幅が上記のように変化していても構わない。
【０１２２】
（第７の実施形態）
図２６は、本発明の第７の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ａ）に相当するチャネル長方向の断面図である。
【０１２３】
本実施形態が第１の実施形態と異なる点は、電極間絶縁膜７が、第１の誘電体領域７1 および該第１の誘電体領域７1 よりも誘電率が低い第２の誘電体領域７2 を含み、メモリセルのチャネル長方向において、第２の誘電体領域７2 が、不揮発性メモリセルのチャネル長方向の第１の誘電体領域７1 の端部に設けられていることである。
【０１２４】
第１の誘電体領域７1 は例えばアルミナまたはタンタル酸化物で構成され、第２の誘電体領域７2 は例えばシリコン酸化物（ＳｉＯ2 ）、シリコン窒化物（ＳｉＮ）またはシリコン酸化窒化物（ＳｉＯＮ）で構成されている。しかし、第１−６の実施形態と同様に、浮遊ゲート電極５の幅を変化させても構わない。
【０１２５】
浮遊ゲート電極５の幅は、メモリセルのチャネル長方向およびチャネル幅方向のいずれにおいても、メモリセルの高さ方向で変化していない。
【０１２６】
メモリセルの微細化が進むほど、浮遊ゲート電極５間の対向距離Ｌ２は短くなる。対向距離Ｌ２が短くなるほど、図２７（ａ）に示すように、隣接する浮遊ゲート電極８４の上面間の浮遊容量Ｃ１は一般には大きくなる。
【０１２７】
しかし、本実施形態の場合、浮遊ゲート電極５の端部の上面上に、低誘電率の第２の誘電体領域７2 が存在するので、メモリセルの微細化を進めても、浮遊容量Ｃ１の増加が効果的に抑制される。隣接する浮遊ゲート電極５の側壁間の浮遊容量Ｃ２（図２７（ｂ））は従来と変わらない。
【０１２８】
本実施形態によれば、素子の微細化を進めても、メモリ誤動作の原因となる、Ｙｕｐｉｎ効果と呼ばれるセル間干渉が防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【０１２９】
本実施形態のメモリセルの製造方法は、以下の通りである。まず、第６の実施形態の図１９−２２までの工程が行われる。電極間絶縁膜７（本実施形態の第１の誘電体領域７1 に相当）は、例えばアルミナ膜またはタンタル酸化膜である。
【０１３０】
次に、ＲＩＥプロセスまたはウエットエッチングにより、電極間絶縁膜７の端部がチャネル長方向に所定量（第２の誘電体領域７2 の幅に相当する寸法）だけ除去され、第１の誘電体領域７1 が形成される。
【０１３１】
その後、ＣＶＤプロセスにより、電極間絶縁膜７が除去された領域内に、シリコン酸化物等の低誘電率の誘電体が埋め込まれることで、第２の誘電体領域７2 が得られる。
【０１３２】
この後、周知の工程、すなわち、電極側壁酸化膜９を形成する工程、ソース／ドレイン領域１１を形成する工程、ＢＰＳＧ膜（層間絶縁膜）１０を形成する工程等を経て、図２６に示したメモリセルが得られる。その後、配線層等の工程が続き、不揮発性メモリが完成する。
【０１３３】
なお、電極間絶縁膜７が除去された領域内をＢＰＳＧ膜（層間絶縁膜）１０で埋め込むことでも、第２の誘電体領域７2 を形成することができる。この場合、電極間絶縁膜７が除去された領域内をシリコン酸化物等の誘電体で埋め込む工程が省けるので、プロセスの簡略が図れる。
【０１３４】
（第８の実施形態）
図２８は、本発明の第８の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【０１３５】
本実施形態が第７の実施形態と異なる点は、浮遊ゲート電極５（５ａ，５ｂ）と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【０１３６】
本実施形態によれば、第７の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【０１３７】
本実施形態の複数のメモリセルの製造方法は、浮遊ゲート電極５ａ，５ｂの形成工程を除いて、第７の実施形態のそれと同じである。浮遊ゲート電極５ａ，５ｂの形成工程は、以下の通りである。
【０１３８】
すなわち、浮遊ゲート電極５ａ，５ｂの形成工程は、第５の実施形態の図２１の工程のように、浮遊ゲート電極５（本実施形態の浮遊ゲート電極５ａに相当）を形成する工程と、素子分離絶縁膜３および浮遊ゲート電極５ａを含む領域上に多結晶シリコン膜を形成する工程と、フォトリソグラフィおよびエッチングにより上記多結晶シリコン膜を加工して、該多結晶シリコン膜からなる浮遊ゲート電極５ｂを形成する工程とを含む。
【０１３９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【図面の簡単な説明】
【０１４０】
【図１】本発明の第１の実施形態に係る複数のメモリセルを示す平面図。
【図２】図１の平面図の線分Ａ−Ａ’に沿った断面図および線分Ｂ−Ｂ’に沿った断面図。
【図３】第１の実施形態の複数のメモリセルの製造工程を示す断面図。
【図４】図３に続く同メモリセルの製造工程を示す断面図。
【図５】図４に続く同メモリセルの製造工程を示す断面図。
【図６】図５に続く同メモリセルの製造工程を示す断面図。
【図７】図６に続く同メモリセルの製造工程を示す断面図。
【図８】図７に続く同メモリセルの製造工程を示す断面図。
【図９】本発明の第２の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図１０】本発明の第３の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図１１】第３の実施形態の複数のメモリセルの製造方法を説明するための断面図。
【図１２】本発明の第４の実施形態に係るメモリセルを示すチャネル幅方向の断面図。
【図１３】第４の実施形態の複数のメモリセルの製造工程を示す断面図。
【図１４】図１３に続く同メモリセルの製造工程を示す断面図。
【図１５】図１４に続く同メモリセルの製造工程を示す断面図。
【図１６】図１５に続く同メモリセルの製造工程を示す断面図。
【図１７】図１６に続く同メモリセルの製造工程を示す断面図。
【図１８】本発明の第５の実施形態に係る複数のメモリセルを示すチャネル長方向およびチャネル幅方向の断面図。
【図１９】第５の実施形態の複数のメモリセルの製造工程を示す断面図。
【図２０】図１９に続く同メモリセルの製造工程を示す断面図。
【図２１】図２０に続く同メモリセルの製造工程を示す断面図。
【図２２】図２１に続く同メモリセルの製造工程を示す断面図。
【図２３】図２２に続く同メモリセルの製造工程を示す断面図。
【図２４】図２３に続く同メモリセルの製造工程を示す断面図。
【図２５】本発明の第６の実施形態に係る複数のメモリセルを示すチャネル長方向の断面図。
【図２６】本発明の第７の実施形態に係る複数のメモリセルを示すチャネル長方向の断面図。
【図２７】第６の実施形態のメモリセルの浮遊容量を模式的に示す図。
【図２８】本発明の第８の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図２９】従来のメモリセルのチャネル幅方向の断面構造を示す断面図。
【図３０】従来のメモリセルのチャネル長方向の断面構造を示す断面図。
【図３１】従来のメモリセルの浮遊容量を模式的に示す図。
【符号の説明】
【０１４１】
１…シリコン基板、２…素子分離溝、３…素子分離絶縁膜、４…トンネル絶縁膜、５，５ａ，５ｂ…浮遊ゲート電極、６…制御ゲート電極、７…電極間絶縁膜、７1 …第１の誘電体領域、７2 …第２の誘電体領域、８…シリコン窒化膜（ＲＩＥマスク）、９…シリコン酸化膜（電極側壁酸化膜）、１０…ＢＰＳＧ膜（層間絶縁膜）、１１…ソース／ドレイン領域、１２…シリコン窒化膜（ＣＭＰストッパ）、１３…シリコン窒化膜（ＲＩＥマスク）、１４ａ，１４ｂ…シリコン酸化膜、１５…スリット部、１６…空洞／誘電体領域、１７…空洞領域、８１…シリコン基板、８２…素子分離絶縁膜、８３…トンネル絶縁膜、８４…浮遊ゲート電極、８５…電極間絶縁膜、８６…制御ゲート電極。
【図１】
0004557992.tif 000002
【図２】
0004557992.tif 000003
【図３】
0004557992.tif 000004
【図４】
0004557992.tif 000005
【図５】
0004557992.tif 000006
【図６】
0004557992.tif 000007
【図７】
0004557992.tif 000008
【図８】
0004557992.tif 000009
【図９】
0004557992.tif 000010
【図１０】
0004557992.tif 000011
【図１１】
0004557992.tif 000012
【図１２】
0004557992.tif 000013
【図１３】
0004557992.tif 000014
【図１４】
0004557992.tif 000015
【図１５】
0004557992.tif 000016
【図１６】
0004557992.tif 000017
【図１７】
0004557992.tif 000018
【図１８】
0004557992.tif 000019
【図１９】
0004557992.tif 000020
【図２０】
0004557992.tif 000021
【図２１】
0004557992.tif 000022
【図２２】
0004557992.tif 000023
【図２３】
0004557992.tif 000024
【図２４】
0004557992.tif 000025
【図２５】
0004557992.tif 000026
【図２６】
0004557992.tif 000027
【図２７】
0004557992.tif 000028
【図２８】
0004557992.tif 000029
【図２９】
0004557992.tif 000030
【図３０】
0004557992.tif 000031
【図３１】
0004557992.tif 000032