(57)【特許請求の範囲】
【請求項１】
撮像素子から入力されてくるアナログカラー映像信号を増幅する増幅回路と、
前記増幅回路によって増幅された映像信号をデジタル信号に変換するＡＤ変換回路と、
前記ＡＤ変換回路によるＡＤ変換後の画素ごとに色情報の異なるデータ列における色情報の異なる隣接データどうし間の差分をとって色差データを生成する隣接色差データ生成手段と、
前記隣接色差データ生成手段による色差データのコードを前後のコード間での切り替わり時変化ビット数が少ないコードに変換するコード変換手段とを備えた半導体集積回路。
【請求項２】
前記隣接色差データ生成手段は、
前記ＡＤ変換回路によるＡＤ変換後の画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって、１画素クロックごとに正負符号が異なる色差データを生成する色差タイプ差分化手段と、
前記色差タイプ差分化手段によって生成される１画素クロックごとに正負符号が異なる色差データに対して１データおきに正負符号を反転し、正負符号の揃った色差データを生成する正負符号反転手段とから構成されている請求項１に記載の半導体集積回路。
【請求項３】
前記色差タイプ差分化手段は、前記ＡＤ変換回路からの入力データを遅延させる遅延回路と、前記遅延回路で遅延されたデータと前記入力データとの差分をとる減算回路とから構成され、前記遅延回路は、１画素おきに色情報が変化するデータのときに１画素クロックの遅延処理を行うように構成されている請求項１に記載の半導体集積回路。
【請求項４】
前記正負符号反転手段は、前記色差タイプ差分化手段からの１データごとに正負符号が反転する色差データに対して、有効データの水平方向で時間的に前方の任意の位相位置を基準に位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転するよう構成されている請求項２または請求項３に記載の半導体集積回路。
【請求項５】
前記正負符号反転手段は、前記色差タイプ差分化手段からの１データごとに正負符号が反転する色差データに対して、有効データの垂直方向で時間的に前方の任意の位相位置を基準に位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転するよう構成されている請求項２または請求項３に記載の半導体集積回路。
【請求項６】
前記隣接色差データ生成手段は、前記色差タイプ差分化手段の前段に、有効データの前データ部に０データを挿入する０データ挿入手段が挿入されている請求項３から請求項５までのいずれかに記載の半導体集積回路。
【請求項７】
前記コード変換手段は、入力されてくるバイナリコードをグレイコードに変換するバイナリ−グレイコード変換回路である請求項１から請求項６までのいずれかに記載の半導体集積回路。
【請求項８】
請求項１から請求項７までのいずれかに記載の半導体集積回路を第１の半導体集積回路として構成要素に含み、さらに、前記第１の半導体集積回路から出力されるコードを入力して元のバイナリコードに復号変換する色差データ復号手段と、前記色差データ復号手段から出力される前記バイナリコードに対する画像処理回路とからなる第２の半導体集積回路とを備えた撮像システム。
【請求項９】
前記色差データ復号手段は、前記第１の半導体集積回路から出力される色差データを入力して元のバイナリコードに復号変換（デコード処理）するコード逆変換手段と、前記コード逆変換手段の出力で正負符号の揃った色差データに対して１データおきに正負符号を反転復元し、１データごとに正負符号が反転する色差データを生成する正負符号反転復元手段と、１データごとに正負符号が反転する色差データの隣接データどうし間の差分をとりながら順次に累積する減算累積手段とから構成されている請求項８に記載の撮像システム。
【請求項１０】
前記正負符号反転復元手段は、前記コード逆変換手段の出力で正負符号の揃った色差データに対して、第１のコード変換と同じ有効データの水平方向で時間的に前方の基準の位相位置を基準として位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転復元し、１データごとに正負符号が反転する色差データを生成するよう構成されている請求項９に記載の撮像システム。
【請求項１１】
前記正負符号反転復元手段は、前記コード逆変換手段の出力で正負符号の揃った色差データに対して、第１のコード変換と同じ有効データの垂直方向で時間的に前方の基準の位相位置を基準として位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転復元し、１データごとに正負符号が反転する色差データを生成するよう構成されている請求項９に記載の撮像システム。
【請求項１２】
前記減算累積手段は、前記正負符号反転復元手段の出力データを入力する減算回路と、前記減算回路による演算結果を遅延させる遅延回路とで構成され、前記遅延回路で遅延された演算結果データは前記減算回路の累積入力として接続され、前記遅延回路は、１画素おきに色情報が変化するデータデータのときに１画素クロックの遅延処理を行うように構成されている請求項９から請求項１１までのいずれかに記載の撮像システム。
【請求項１３】
前記減算累積手段は、初期の０データ挿入を行うリセット手段を有している請求項９から請求項１２までのいずれかに記載の撮像システム。
【請求項１４】
前記コード変換手段の前段に任意のタイミングで基準タイミングを示すイネーブルコードを付加するイネーブルコード付加回路を備え、前記コード逆変換手段の後段に前記イネーブルコードを復号するイネーブルコード復号回路を備え、前記イネーブルコード復号回路が復号したイネーブルコードを復号処理開始の基準タイミングとして用いるように構成されている請求項８から請求項１３までのいずれかに記載の撮像システム。
【請求項１５】
前記コード逆変換手段は、入力されてくるグレイコードをバイナリコードに変換するグレイ−バイナリコード変換回路である請求項９から請求項１４までのいずれかに記載の撮像システム。
【請求項１６】
撮像素子から入力されてくるアナログカラー映像信号をデジタル信号に変換する信号変換方法であって、
映像信号をＡＤ変換するステップと、
画素ごとに色情報の異なるデータに対して注目画素を一次元にシフトしながら同一方向の色情報の異なる隣接データとの差分処理を行うステップと、
１次元の正負符号が異なる色差データを生成するステップと、
１データごとに正負符号が異なる色差データに対して基準位置に対して１データおきに前記色差データの符号を反転させ正負符号の揃った色差データとするステップと、
前記正負符号の揃った色差データを隣接データ変化の少ないコードに変換するステップとを含む信号変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ等の撮像素子を用いた撮像システムにおいて、デジタル画像データの伝達によって生じるノイズエネルギーをコード変換方式を用いて低減する技術に関する。より詳しくは、そのような機能をもつ半導体集積回路、撮像システムおよび信号変換方法に関する。本発明の技術は、例えばデジタルカメラやビデオカメラなどにおいて、内部ＬＳＩのデジタルインターフェースでノイズエネルギーを低減する技術として有用である。
【背景技術】
【０００２】
近年、カメラ業界におけるアナログ技術からデジタル技術への移行には目覚ましいものがある。特にフィルムも現像も不要なデジタルスチルカメラは活況を呈し、携帯電話もカメラ搭載型が主流を占めている。また、デジタルスチルカメラにおける高画素化や、画像処理による画質の向上には目覚ましいものがある。
【０００３】
デジタルスチルカメラには、固体撮像素子（イメージセンサ）等から出力された映像信号（アナログ電荷信号）を、そのアナログ電荷信号に対応したデジタルデータに変換して出力するアナログフロントエンド装置（大規模半導体集積回路）が組み込まれる。
【０００４】
アナログフロントエンド装置によって出力されたデジタルデータは、ＤＳＰ（DigitalSignal Processor）等の信号処理回路によって、輝度信号処理、色分離、カラーマトリクス処理などの各種の画像処理などが行われる。固体撮像素子、ＤＳＰ、アナログフロントエンド装置はそれぞれ半導体集積回路化され、プリント配線基板上に実装される。
【０００５】
図１６は従来の技術（特許文献１参照）における撮像システムに用いられるＡＤ変換用ＬＳＩの概略構成を示すブロック図、図２１は従来の技術で解決した旧来技術の撮像システム（電子スチルカメラやビデオカメラ）の問題点を説明する図である。
【０００６】
まず、図２１を用いて旧来技術の問題点を説明する。この撮像システムは、撮像素子としてのＣＣＤ（Charge Coupled Device）９１とＡＤ変換用ＬＳＩ９２とＤＳＰ９３とを有している。ＣＣＤ９１とＡＤ変換用ＬＳＩ９２とＤＳＰ９３はそれぞれ半導体集積回路で構成され、プリント配線基板１００上に実装されている。１０１はディスプレイである。ＣＣＤ９１は撮像によって得られたアナログ映像信号をＡＤ変換用ＬＳＩ９２に出力する。ＡＤ変換用ＬＳＩ９２は入力したアナログ映像信号をデジタル信号に変換し、ＤＳＰ９３に出力する。ＤＳＰ９３は入力したデジタル信号に対して画像処理を行い、ディスプレイ１０１に表示する。
【０００７】
ＡＤ変換用ＬＳＩ９２はプリント配線基板１００上でプリント配線を介してＤＳＰ９３に接続されている。ＡＤ変換用ＬＳＩ９２で生成された画像データが配線を介してＤＳＰ９３へ伝達されるときに出力時の電源ノイズが発生し、プリント配線基板１００上の電源ライン（Ｖｃｃおよびグランド）を介してＣＣＤ９１側に電源ノイズが回り込む。その結果、ＣＣＤ９１からＡＤ変換用ＬＳＩ９２へ出力されるアナログ映像信号に電源ノイズが侵入する。また、ＡＤ変換用ＬＳＩ９２の内部で電源ラインや半導体基板を介して出力端子側から入力端子側へ電源ノイズが回り込む。特に、ＡＤ変換用ＬＳＩ９２から出力されるデジタル信号において、ビットの切り替わり時に大きな貫通電流や負荷ドライブ電流が流れ、これに起因するノイズが電源ラインに乗る。ＬＳＩの出力回路は、その出力電流が比較的大きい。また、ＡＤ変換用ＬＳＩには入力アナログ信号を増幅するＰＧＡ（プログラマブルゲインコントロール増幅器）のような増幅回路を有し、入力側に伝播したノイズも映像信号と共に増幅されてしまう。結果として、ディスプレイの表示画面にノイズが現れ、表示画質の低下につながることになる。
【０００８】
ノイズ低減のため、ＡＤ変換用ＬＳＩの電源端子に容量の大きなパスコンデンサを接続する対策がある。しかし、チップサイズの増大、システム実装効率の低下を招く上に、ノイズ状況に対する改善効果は充分なものではない。
【０００９】
図１６に示す従来技術（特許文献１）は、図２１の旧来技術にみられた上記のような問題を解消するものとして提案された。図１６において、７０はＣＣＤ、８０はＡＤ変換用ＬＳＩ、８１はＣＣＤ７０からのアナログ映像信号をサンプリングするＣＤＳ（相関二重サンプリング回路）、８２はサンプリング信号に対する増幅利得を可変制御可能なＰＧＡ、８３は増幅されたアナログ信号をデジタル信号に変換するＡＤ変換回路（ＡＤＣ）、８４はＡＤ変換されたデジタル画像データを差分化しさらにそれをグレイコード（gray code）に変換する符号化＆コード変換回路、８８はコード変換された信号をチップ外部へ出力する出力バッファである。図２１との実質的な差異は、ＡＤ変換回路８３と出力バッファ８８との間に挿入された符号化＆コード変換回路８４にある。グレイコードというのは、整数を２進数表示するコードの１種で、元の整数が１だけ変化するときに、２進数表示におけるビット変化位置が必ず１箇所しかないように組み立てられたコードのことである。
【００１０】
符号化＆コード変換回路８４は、ＡＤ変換後の同一色に関わる隣接する画素のコードどうし間の差分をとり、得られた差分化出力コードをグレイコードのような前後のコード間での切り替わり時変化ビット数が少ないコードに変換する。その結果、出力回路での貫通電流と負荷のドライブ電流が減少し、出力の変化に伴うノイズエネルギーが低減される。コード変換手段としては、入力バイナリコードをグレイコードに変換するバイナリ−グレイコード変換回路が代表例とされている。ここで、この従来技術では、切り替わり時変化ビット数を減少化する対象の差分化出力コードが“ＡＤ変換後の同一色に関わる隣接する画素のコードどうし間の差分”である、という点に留意する必要がある。とりわけ“同一色に関わる隣接する画素”に要注意である。
【００１１】
ベイヤー配列では、１つのライン上に、Ｒ、Ｇ、Ｒ、Ｇ、Ｒ、Ｇ…のようにＲ（赤）とＧ（緑）の各画素が配列され、また別のライン上にＧ、Ｂ、Ｇ、Ｂ、Ｇ、Ｂ…のようにＧ（緑）とＢ（青）の各画素が配列されている。前者の配列で説明すると、“同一色に関わる隣接する画素のコードどうし間の差分”とは、
ΔＲ3-1 ＝（３列目のＲデータ値）−（１列目のＲデータ値）
ΔＲ5-3 ＝（５列目のＲデータ値）−（３列目のＲデータ値）
ΔＲ7-5 ＝（７列目のＲデータ値）−（５列目のＲデータ値）
…ということであり、また、
ΔＧ4-2 ＝（４列目のＧデータ値）−（２列目のＧデータ値）
ΔＧ6-4 ＝（６列目のＧデータ値）−（４列目のＧデータ値）
ΔＧ8-6 ＝（８列目のＧデータ値）−（６列目のＧデータ値）
…ということである。これは、水平方向に沿って同一色のレベル変化を微分情報として抽出するものである。一般的なＡＤ変換後の信号は２種類の色データが１画素おきに繰り返すデータであるため、前記方式では１画素おきの同一色のデータの差分をとることになる。
【００１２】
図１７は従来技術（特許文献１）における符号化＆コード変換回路８４の構成を示す。８５はＡＤ変換回路８３から出力されたデータを所定のクロック周期だけ遅延させる遅延回路、８６はＡＤ変換回路８３から出力されたデータと遅延回路８５で遅延されたデータとの差分をとる減算回路（差分化回路）、８７は差分で得られたバイナリデータをグレイコードに変換するバイナリ−グレイコード変換回路である。
【００１３】
図１８は、差分処理とバイナリ−グレイコード変換の具体的な手順を示す。遅延回路８５における遅延量は、ＣＤＳ８１におけるサンプリングクロックの２周期分である。２周期分とするのは、１画素おきの同一色のデータの差分をとるためである。
【００１４】
図１８の（Ａ）欄に示されているように、Ｒ信号とＧ信号が交互に入力されていると想定する。そして、（Ｂ）欄のように各信号のＡＤ変換値が変化したとする（１０進数）。（Ｃ）欄は、実際に出力されるバイナリコードで表す。旧来技術の場合には、このコードがそのまま出力されていた。隣接するものどうしを比較して、各コードが次のコードに切り替わる際に変化するビット数である切り替わり時変化ビット数は、（Ｄ）欄のようになる。ここでは、
ΔＧＲ2-1 ＝（２列目のＧデータ値−１列目のＲデータ値）
ΔＲＧ3-2 ＝（３列目のＲデータ値−２列目のＧデータ値）
ΔＧＲ4-3 ＝（４列目のＧデータ値−３列目のＲデータ値）
ΔＲＧ5-4 ＝（５列目のＲデータ値−４列目のＧデータ値）
のように考えている。
【００１５】
従来技術（特許文献１）において、減算回路８６は、ＡＤ変換回路８３から（Ｃ）欄に示すようなバイナリコードを入力し、隣接する画素の同一の色どうし、つまり図１８の（Ｂ）欄で円弧矢印で示すように１つおきの値どうしの差分を求める。ここでは、先に説明したことに従って、
ΔＲ3-1 ＝（３列目のＲデータ値）−（１列目のＲデータ値）
ΔＧ4-2 ＝（４列目のＧデータ値）−（２列目のＧデータ値）
ΔＲ5-3 ＝（５列目のＲデータ値）−（３列目のＲデータ値）
ΔＧ6-4 ＝（６列目のＧデータ値）−（４列目のＧデータ値）
のように考えている。初期データは、差分をとらずにそのままとする。減算回路８６から出力される値は、１０進数では（Ｅ）欄のようになり、バイナリコードでは（Ｆ）欄のようになる。
【００１６】
バイナリ−グレイコード変換回路８７は、（Ｆ）欄の差分バイナリコードをグレイコードに変換する。その結果が（Ｇ）欄である。下向きの太い矢印がバイナリ−グレイコード変換を表している。
【００１７】
（Ｇ）欄のコードの隣接するものどうしを比較して、切り替わり時変化ビット数は（Ｈ）欄のようになる。（Ｄ）欄と（Ｈ）欄とを比較すると、旧来方式に比べて従来技術（特許文献１）の方が、切り替わり時変化ビット数が減少している。
【００１８】
ちなみに、旧来技術の場合の切り替わり時変化ビット数（４，４，４，５，６，５，４）の合計値は「３２」であり、これに対して、従来技術の場合の切り替わり時変化ビット数（４，４，０，２，１，１，１）の合計値は「１３」であり、改善が認められる。
【００１９】
上記のように同一色どうし間で差分をとってグレイコードに変換すれば、隣接間で色が異なっても差分どうしにはそれほど大きな差異がないので、例えばＲ（赤）成分の画像データの出力からＧ（緑）成分の画像データの出力へ切り替わる際に変化するビットの数も少ないものとなっている。
【００２０】
バイナリ−グレイコード変換を行う理由は次のとおりである。もしも、単に差分をとるだけでバイナリ−グレイコード変換をしないのであれば、次のような問題が残る。１つの画面では、差分が正になる割合と負になる割合がほぼ同一である。バイナリコードは２の補数で表わされる。正から負に変わるときは、オール“０”からオール“１”へコードが大きく変化し、また負から正へ変わるときはオール“１”からオール“０”へコードが大きく変化する。そこで、バイナリコードをグレイコードに変換すれば、正から負あるいは負から正へ変わるときに、コード変化が小さくてすむ。
【００２１】
ここで、参考までに２の補数で表わされるバイナリコードとグレイコードとの関係を説明する。例えば、３ビットのバイナリコードでは１０進数の「０」から「−１」に変化するときに「０００」から「１１１」に変化する。４ビットや８ビット、あるいはそれ以上のビット数のコードでも同様にオール「０」からオール「１」に変化する。この場合、切り替わるビットは全ビット（３個）である。一方、グレイコードでは、例えば３ビットの場合には１０進数の「０」から「−１」に変化するときに「０００」から「１００」に変化するので、この場合、切り替わるビットはたった１ビットである。したがって、出力バッファで出力が切り替わる際に流れる貫通電流もバイナリコードを出力する場合よりもグレイコードを出力する場合の方が大幅に少なくなる。
【００２２】
映像信号においては隣接する画素間での急激な変化は少ないので、ＡＤ変換後のコードを直ちにグレイコードに変換しても同一色どうしではビット変化量は少ない。従来技術においてＡＤ変換後のコードを直ちにグレイコードに変換せずに差分をとっているのは、次の理由による。図４のような色要素配列のフィルタを通したＣＣＤの出力の場合、映像信号においては隣接する画素どうしでは変化が少なくても、１つの画素の異色間のコード差は比較的大きいことが多いためである。例外として撮影対象が色彩の変化に乏しい灰色の場合には、異色間のコード差も小さくなる。
【００２３】
なお、図２０は従来技術における受信側であるグレイ−バイナリ差分復号回路９０の構成を示し、９１はグレイ−バイナリコード変換回路、９２は加算回路、９３は遅延回路である。
【特許文献１】特開２００２−３００５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
上記従来技術の場合、一般的な撮影条件で撮像素子から出力される２色それぞれのデータ差分値の変化には相関があり、差分値どうし間の変化は少ないことを前提にしている。上記で説明した例の場合であると、ΔＲ3-1 とΔＧ4-2 との間の変化、ΔＧ4-2 とΔＲ5-3 との間の変化、ΔＲ5-3 とΔＧ6-4 との間の変化等々は少ないことを前提にしている。
【００２５】
しかし、単色でありながら階調変化をもつ自然画像などを撮像した場合には、前記の前提が成立せず、２色の差分値どうし間の変化が大きくなってくる。例えば、上記で説明した例の場合であると、ΔＲ3-1 とΔＧ4-2 との間の変化、ΔＧ4-2 とΔＲ5-3 との間の変化、ΔＲ5-3 とΔＧ6-4 との間の変化等々が大きくなってくる。
【００２６】
また、同一色のサンプルリングは１画素おきである。そのため、特に標本化周波数の１／２に当たるナイキスト周波数の近傍の周波数特性をもつ階調成分が含まれるとき、（Ｄ）欄で互いに隣り合う差分値どうし間の変化が顕著に大きなものとなる。
【００２７】
このように差分値どうし間の変化が大きなものになると、コード変換にグレイコード変換を用いても、グレイコードによる切り替わり時変化ビット数は少なくならず、ノイズ低減効果が落ちてしまう（図１９参照）。ちなみに、図１８の場合、（Ｂ）欄のデータ列は、
（２００，１００，２００，１００，２０２，１０１，２００，１００，…）
であるのに対して、図１９の場合、（Ｂ）欄のデータ列は、
（２００，１００，２０７，１００，２１２，１０１，２０９，１００，…）
となっており、Ｒ信号の変化が大きくなっている。そして、切り替わり時変化ビット数については、図１８の場合の（４，４，０，２，１，１，１）の合計値は「１３」であるのに対して、図１９の場合では、（４，３，１，３，２，２，２）の合計値は「１７」となって、増加してしまう（一例）。
【００２８】
本発明は、このような事情に鑑みて創作したものであり、単色でありながら階調変化をもつ画像などを撮像した場合でも、コード変換後の切り替わり時変化ビット数を少なくして、デジタル画像データを出力する際のノイズ低減を行って画質を向上させることができる半導体集積回路、撮像システム、信号変換方法を提供することを目的としている。
【課題を解決するための手段】
【００２９】
本発明による半導体集積回路は、
撮像素子から入力されてくるアナログカラー映像信号を増幅する増幅回路と、
前記増幅回路によって増幅された映像信号をデジタル信号に変換するＡＤ変換回路と、
前記ＡＤ変換回路によるＡＤ変換後の画素ごとに色情報の異なるデータ列における色情報の異なる隣接データどうし間の差分をとって色差データを生成する隣接色差データ生成手段と、
前記隣接色差データ生成手段による色差データのコードを前後のコード間での切り替わり時変化ビット数が少ないコードに変換するコード変換手段とを備えた構成とされている。この半導体集積回路は、チップ上でアナログフロントエンド装置として構成されることを想定している。「前後のコード間での切り替わり時変化ビット数が少ないコードに変換するコード変換手段」とは、例えばバイナリ−グレイコード変換回路のようなものである。
【００３０】
この本発明の構成が従来技術との対比において特徴とする点は、隣接色差データ生成手段である。従来技術の場合の差分化手段は、同一色に関わる隣接する画素のコードどうし間の差分をとるものであった。これに対して本発明の隣接色差データ生成手段は、ＡＤ変換後の画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって色差データを生成するものである。“同一色”に対して“色情報の異なる”という点で相違している。上記構成で「画素ごとに色情報の異なるデータ列」というのは、前段の撮像素子が被写体の光像を光電変換する複数色のカラーフィルタを実装していることを想定している。理解を容易にするため、一例としてベイヤー配列をあげると、従来技術の場合は、その差分処理対象の画素が１つおきの２画素となるのに対して、本発明では、その差分処理対象の画素がすぐ隣の画素どうしとなる。Ｒ１、Ｇ１、Ｒ２、Ｇ２、Ｒ３、Ｇ３…の配列で考えると、従来技術の場合は、Ｒ１−Ｒ２、Ｒ２−Ｒ３…やＧ１−Ｇ２、Ｇ２−Ｇ３…となるのに対して、本発明では、Ｒ１−Ｇ１、Ｇ１−Ｒ２、Ｒ２−Ｇ２、Ｇ２−Ｒ３、Ｒ３−Ｇ３…のようになるということである。従来技術の場合のＲｉ−ＲｊとＧｉ−Ｇｊの組み合わせは２種類の色差データであるが、本発明の場合のＲｉ−Ｇｊ，Ｇｉ−Ｒｊは１種類の色差データである。なお、これは、あくまで一例であるにすぎず、本発明を拘束するものではない。
【００３１】
そして、以上のように、色情報の異なる隣接データどうし間の差分をとって生成した色差データに対して、コード変換手段によるコード変換を行って、前後のコード間での切り替わり時変化ビット数が少ないコードに変換する。こうすることにより、単色でありながら階調変化をもつ画像などを撮像した場合でも、従来技術に比べて、コード変換後の切り替わり時変化ビット数が少なく、ＡＤ変換回路を備えた半導体集積回路の出力回路での貫通電流と出力負荷のドライブ電流が減少する。その結果、デジタル画像データを出力する際のノイズ低減がより効果的となり、画質向上に供することが可能となる。また、ノイズエネルギーの総量が減少するので、消費電力の削減も可能となる。
【００３２】
上記構成の半導体集積回路において、前記隣接色差データ生成手段は、前記ＡＤ変換回路によるＡＤ変換後の画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって、１画素クロックごとに正負符号が異なる色差データを生成する色差タイプ差分化手段と、前記色差タイプ差分化手段によって生成される１画素クロックごとに正負符号が異なる色差データに対して１データおきに正負符号を反転し、正負符号の揃った色差データを生成する正負符号反転手段とから構成されているという態様がある。これは、隣接色差データ生成手段の構成をより詳しく説明するもので、隣接色差データ生成手段が色差タイプ差分化手段と正負符号反転手段との組み合わせからなる場合の態様である。「色差タイプ」というのは、本発明の特徴である、「画素ごとに色情報の異なるデータ列における隣接データどうし間の差分」に密接に関連することを強調している。正負符号というのは、プラス「＋」、マイナス「−」のことである。
【００３３】
この場合、色差タイプ差分化手段は、ＡＤ変換回路からＡＤ変換後のデータ列を入力し、画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって、１画素クロックごとに正負符号が異なる色差データを生成する。このように、色差データが１画素クロックごとに正負符号が異なるようになるのは、後述するように色差タイプ差分化手段が遅延回路と減算回路からなる場合に典型的に現れる。この１画素クロックごとに正負符号が異なる色差データのままでは、そのコードを前後のコード間での切り替わり時変化ビット数が少ないコードに変換することが困難である。そこで、正負符号反転手段によって、１データおきに正負符号を反転し、正負符号の揃った色差データを生成する。これは、連続的な１種類の色差データである。この正負符号の揃った色差データであれば、そのコードを前後のコード間での切り替わり時変化ビット数が少ないコードに変換することが正しく行われる。その結果、出力されるデジタル信号が切り替わる際に同時に変化するビット数（同時変化ビット数）が少なくなり、それによって出力回路での貫通電流と負荷のドライブ電流が減少し、出力の変化に伴うノイズを低減することが可能となる。
【００３４】
また上記構成の半導体集積回路において、前記色差タイプ差分化手段は、前記ＡＤ変換回路からの入力データを遅延させる遅延回路と、前記遅延回路で遅延されたデータと前記入力データとの差分をとる減算回路とから構成され、前記遅延回路は、１画素おきに色情報が変化するデータのときに１画素クロックの遅延処理を行うように構成されているという態様がある。このように構成すれば、減算回路は、遅延データと現データの差分をとるが、遅延回路が遅延量１画素クロックの遅延回路に構成されているので、カラー情報の異なる隣接データどうし間の差分である色差データを生成することが可能となる。ただし、遅延量が１画素クロックであるので、その色差データは１画素クロックごとに正負符号が異なるものとなる。この交互異符号の不都合を解消するのが、次に説明する正負符号反転手段である。
【００３５】
上記構成の半導体集積回路において、前記正負符号反転手段は、前記色差タイプ差分化手段からの１データごとに正負符号が反転する色差データに対して、有効データの水平方向で時間的に前方の任意の位相位置を基準に位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転するよう構成されているという態様がある。
【００３６】
また上記構成の半導体集積回路において、前記正負符号反転手段は、前記色差タイプ差分化手段からの１データごとに正負符号が反転する色差データに対して、有効データの垂直方向で時間的に前方の任意の位相位置を基準に位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転するよう構成されているという態様がある。
【００３７】
画素クロックの基準位相を有効データの水平方向前方に固定する場合でも、垂直方向前方に固定する場合でも、いずれも、正負符号反転手段は、減算回路から出力されてくる１データごとに正負符号が反転する色差データを正負符号の揃った色差データに調整する。もし、１データごとに正負符号が反転する色差データをそのまま次のコード変換手段に送り、これをコード変換するとなれば、前後のコード間での切り替わり時変化ビット数が少ないコードに変換することはむずかしい。上記のように、正負符号の揃った色差データに調整しておけば、そのような不都合はなく、コード変換手段によって前後のコード間での切り替わり時変化ビット数が少ないコードに正しく変換することが可能となる。
【００３８】
また上記構成の半導体集積回路において、前記隣接色差データ生成手段は、前記色差タイプ差分化手段の前段に、有効データの前データ部に０データを挿入する０データ挿入手段が挿入されているという態様がある。色差タイプ差分化手段を遅延回路と減算回路とで構成する場合には、有効データの先頭データが欠損する。この先頭データの欠損を回避するのが０データ挿入手段である。その結果、有効データの全体を良好に取り扱うことができ、ノイズエネルギーの不用意な増加を抑制する。
【００３９】
また上記構成の半導体集積回路において、前記コード変換手段は、入力されてくるバイナリコードをグレイコードに変換するバイナリ−グレイコード変換回路であることが好ましい。
【００４０】
以上をまとめると、本発明の半導体集積回路によれば、ＡＤ変換後の画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって色差データを生成する隣接色差データ生成手段を設け、この隣接色差データ生成手段による色差データのコードをコード変換手段によって前後のコード間での切り替わり時変化ビット数が少ないコード（例えばグレイコード）に変換するので、互いに隣接する色差データどうし間の差分にはそれほど大きな差異はなく、自然な階調をもった画像データの出力の切り替わりにおいて、同時変化ビット数を従来技術よりも少なくなくすることができる。結果、デジタル画像データを出力する際のノイズ低減がより効果的となり、画質向上に供することが可能となる。また、ノイズエネルギーの総量が減少するので、消費電力の削減も可能となる。
【００４１】
以上は、本発明にかかわる半導体集積回路についての説明であったが、以下では本発明にかかわる撮像システムについて説明する。
【００４２】
本発明による撮像システムは、上記いずれかの半導体集積回路を第１の半導体集積回路として構成要素に含み、さらに、前記第１の半導体集積回路から出力されるコードを入力して元のバイナリコードに復号変換する色差データ復号手段と、前記色差データ復号手段から出力される前記バイナリコードに対する画像処理回路とからなる第２の半導体集積回路とを備えた構成とされている。
【００４３】
そして、前記色差データ復号手段は、前記第１の半導体集積回路から出力される色差データを入力して元のバイナリコードに復号変換（デコード処理）するコード逆変換手段と、前記コード逆変換手段の出力で正負符号の揃った色差データに対して１データおきに正負符号を反転復元し、１データごとに正負符号が反転する色差データを生成する正負符号反転復元手段と、１データごとに正負符号が反転する色差データの隣接データどうし間の差分をとりながら順次に累積する減算累積手段とから構成されている。
【００４４】
コード逆変換手段は、第１の半導体集積回路から送られてくる色差データ（これは、同時変化ビット数が少ないコードのデータ列となっている）を入力して、元の色差のバイナリコードに復号変換する。この復号変換で得られる色差のバイナリコードでは、正負符号の揃った色差データとなっている。これをそのまま減算累積するとなると、この処理で得られるデータ列は、第１の半導体集積回路においてそのＡＤ変換回路から出力されてくるデータ列に対して、１データごとに正負符号が逆転したデータ列となってしまう。つまり、正しく復元されない。そこで、減算累積手段で処理する前に、正負符号反転復元手段に導く。正負符号反転復元手段は、コード逆変換手段からの正負符号の揃った色差データに対して１データおきに正負符号を反転復元し、１データごとに正負符号が反転した色差データを生成する。これで、減算累積の準備が整ったことになる。１データごとに正負符号が反転した色差データは減算累積手段に取り込まれ、１データごとに正負符号が反転する色差データの隣接データどうし間の差分をとりながら順次に累積していく。その結果、得られるデータ列は、第１の半導体集積回路においてそのＡＤ変換回路から出力されてくるデータ列と同じ形態のデータ列となり、正しく復元されることとなる。
【００４５】
上記構成の撮像システムにおいて、前記正負符号反転復元手段は、前記コード逆変換手段の出力で正負符号の揃った色差データに対して、第１のコード変換と同じ有効データの水平方向で時間的に前方の基準の位相位置を基準として位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転復元し、１データごとに正負符号が反転する色差データを生成するよう構成されているという態様がある。
【００４６】
また上記構成の撮像システムにおいて、前記正負符号反転復元手段は、前記コード逆変換手段の出力で正負符号の揃った色差データに対して、第１のコード変換と同じ有効データの垂直方向で時間的に前方の基準の位相位置を基準として位相固定された画素クロックを用いて、その画素クロックの２分周制御によって、前記色差データの正負符号を１データおきに反転復元し、１データごとに正負符号が反転する色差データを生成するよう構成されているという態様がある。
【００４７】
画素クロックの基準位相を有効データの水平方向前方に固定する場合でも、垂直方向前方に固定する場合でも、いずれも、正負符号反転復元手段は、正しい位相関係で、色差データの正負符号について１データおきの反転復元を正しく遂行する。
【００４８】
また上記構成の撮像システムにおいて、前記減算累積手段は、前記正負符号反転復元手段の出力データを入力する減算回路と、前記減算回路による演算結果を遅延させる遅延回路とで構成され、前記遅延回路で遅延された演算結果データは前記減算回路の累積入力として接続され、前記遅延回路は、１画素おきに色情報が変化するデータデータのときに１画素クロックの遅延処理を行うように構成されているという態様がある。こうすることにより、得られるデータ列を、第１の半導体集積回路のＡＤ変換回路から出力されてくるデータ列と同じ形態のデータ列に正しく復元することが可能となる。
【００４９】
また上記構成の撮像システムにおいて、前記減算累積手段は、初期の０データ挿入を行うリセット手段を有しているという態様がある。こうすることにより、第１の半導体集積回路における０データ挿入手段によって挿入された０データの影響を解消し、データ列をまったく正しいものとして復元することが可能となる。
【００５０】
また上記構成の撮像システムにおいて、前記コード変換手段の前段に任意のタイミングで基準タイミングを示すイネーブルコードを付加するイネーブルコード付加回路を備え、前記コード逆変換手段の後段に前記イネーブルコードを復号するイネーブルコード復号回路を備え、前記イネーブルコード復号回路が復号したイネーブルコードを復号処理開始の基準タイミングとして用いるように構成されているという態様がある。こうすることにより、本発明の撮像システムによる上記した特有の機能を任意のタイミングで発揮開始させることが可能となる。
【００５１】
また上記構成の撮像システムにおいて、前記コード逆変換手段は、入力されてくるグレイコードをバイナリコードに変換するグレイ−バイナリコード変換回路であることが好ましい。
【００５２】
また、本発明による信号変換方法は、撮像素子から入力されてくるアナログカラー映像信号をデジタル信号に変換する信号変換方法であって、
映像信号をＡＤ変換するステップと、
画素ごとに色情報の異なるデータに対して注目画素を一次元にシフトしながら同一方向の色情報の異なる隣接データとの差分処理を行うステップと、
１次元の正負符号が異なる色差データを生成するステップと、
１データごとに正負符号が異なる色差データに対して基準位置に対して１データおきに前記色差データの符号を反転させ正負符号の揃った色差データとするステップと、
前記正負符号の揃った色差データを隣接データ変化の少ないコードに変換するステップとを含むものである。
【発明の効果】
【００５３】
本発明によれば、ＡＤ変換回路とコード変換手段との間に隣接色差データ生成手段を介挿し、ＡＤ変換後の画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって色差データを生成するようにしたので、単色でありながら階調変化をもつ画像などを撮像した場合でも、従来技術に比べて、コード変換後の切り替わり時変化ビット数が少なく、半導体集積回路の出力回路での貫通電流と出力負荷のドライブ電流を減少させることができ、デジタル画像データを出力する際のノイズ低減がより効果的となり、画質向上に供することが可能となる。また、ノイズエネルギーの総量が減少するので、消費電力の削減も実現することができる。
【発明を実施するための最良の形態】
【００５４】
以下、本発明にかかわる半導体集積回路、撮像システムの実施の形態を図面を用いて詳細に説明する。
【００５５】
（実施の形態１）
図１は本発明の実施の形態１における撮像システムの概略構成を示すブロック図である。この撮像システムは、イメージセンサとアナログフロントエンド装置とＤＳＰとから構成されている。
【００５６】
図１において、１０は撮像素子としてのＣＣＤ等のイメージセンサ、２０は第１の半導体集積回路であるアナログフロントエンド装置（ＡＤ変換用ＬＳＩ）、３０は第２の半導体集積回路であるＤＳＰである。アナログフロントエンド装置２０の構成要素として、２１はイメージセンサ１０から出力され入力端子ＩＮに入力されたアナログカラー映像信号をサンプリングする相関二重サンプリング回路（ＣＤＳ）、２２はサンプリングされた映像信号を増幅する利得制御可能な増幅回路（プログラマブルゲインアンプ（ＰＧＡ））、２３は増幅されたアナログ信号をデジタル信号に変換するＡＤ変換回路（ＡＤＣ）、２４はＡＤ変換された隣り合うデジタル画像データを差分化して１画素おきにデータの正負符号を反転し、さらにそれをグレイコードに変換する色差タイプ符号化＆コード変換回路、２５はコード変換された信号を出力端子ＯＵＴよりチップ外部へ出力するパラレルデータ出力回路である。２６はＣＰＵインターフェース、２７はクロック逓倍回路、２８は同期信号発生回路（ＳＳＧ）、２９はタイミングジェネレータである。ＤＳＰ３０の構成要素として、３１はグレイコードをバイナリコードに変換し、１画素おきに色差データの正負符号を反転し、２種類の色データを復号する色差データ復号回路、３２は色差データ復号回路３１から出力されるバイナリコードに対して画像処理を行う画像処理回路である。
【００５７】
アナログフロントエンド装置２０の構成要素のうち色差タイプ符号化＆コード変換回路２４を除く回路は、従来技術においても設けられていたと考えてよい。つまり、ＡＤ変換回路２３とパラレルデータ出力回路２５との間に挿入された色差タイプ符号化＆コード変換回路２４と、これに関連して追加された色差データ復号回路３１が本実施の形態における特徴である。
【００５８】
なお、図示されていないが、ＬＳＩチップ内には、チップ全体の動作を制御するとともにプログラマブルゲインアンプ２２のゲインを制御する制御回路や、ＣＤＳ２１へサンプリングタイミングを与えるクロック信号やＡＤ変換回路２３および色差タイプ符号化＆コード変換回路２４の動作にそれぞれ必要なクロック信号を生成するクロック生成回路（または、外部から供給されるクロック信号をチップ内部の回路に分配するクロックバッファ）などが設けられる。アナログフロントエンド装置２０の回路構成は図示のものに限定されるものではない。
【００５９】
図２は色差タイプ符号化＆コード変換回路２４の詳しい構成を示すブロック図である。図２において、４１はＡＤ変換回路２３によるＡＤ変換後の画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって色差データを生成する隣接色差データ生成回路、４２は隣接色差データ生成回路４１による色差データのコードを前後のコード間での切り替わり時変化ビット数が少ないコードに変換するコード変換回路４２である。色差タイプ符号化＆コード変換回路２４は、隣接色差データ生成回路４１とコード変換回路４２とで構成されている。
【００６０】
５１はＡＤ変換回路２３から出力されたデータに０データを挿入する０データ挿入回路、５２はＡＤ変換回路２３によるＡＤ変換後の画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって、１画素クロックごとに正負符号が異なる色差データを生成する色差タイプ差分化回路、５３は色差タイプ差分化回路５２によって生成される１画素クロックごとに正負符号が異なる色差データに対して１データおきに正負符号を反転し、正負符号の揃った色差データを生成する正負符号反転回路である。隣接色差データ生成回路４１は、０データ挿入回路５１と色差タイプ差分化回路５２と正負符号反転回路５３とから構成されている。
【００６１】
５４は０データ挿入回路５１から出力されたデータを１クロック周期だけ遅延させる遅延回路、５５は０データ挿入回路５１から出力されたデータと遅延回路５４で遅延されたデータとの差分をとる減算回路である。色差タイプ差分化回路５２は、遅延回路５４と減算回路５５とから構成されている。
【００６２】
コード変換回路４２は、バイナリ−グレイコード変換回路で構成されており、色差タイプ差分化回路５２と正負符号反転回路５３とにより正負符号が揃えられた色差バイナリデータをグレイコードに変換する。
【００６３】
図３は色差タイプ符号化＆コード変換回路２４のさらに詳しい構成を示すブロック図である。色差タイプ符号化＆コード変換回路２４は、隣接色差データ生成回路４１とコード変換回路の一例であるバイナリ−グレイコード変換回路４２とから構成されている。隣接色差データ生成回路４１は、０データ挿入回路５１と色差タイプ差分化回路５２と正負符号反転回路５３とから構成されている。色差タイプ差分化回路５２は、遅延回路５４と減算回路５５とから構成されている。正負符号反転回路５３は、ゲイン係数マイナス１の増幅器５６とセレクタ５７と画素クロックを２分周する２分周回路５８とから構成されている。
【００６４】
図３（ｂ）は色差タイプ符号化＆コード変換回路２４の動作説明図である。前提として、イメージセンサ１０に付設される色フィルタが図４（ａ）のように３原色Ｒ（赤），Ｇ（緑），Ｂ（青）のベイヤー配列であるとする。そして、図４（ｂ）のように、偶数ラインでの水平方向走査映像信号と奇数ラインでの水平方向走査映像信号とが交互に垂直方向でスキャンされるものとする。この場合、遅延回路５４における遅延量は１クロック周期（ＣＤＳ２１におけるサンプリングクロックの１周期分）である。また、１ライン中で交互に繰り返される２種類の色データ（ＧデータとＲデータ、またはＢデータとＧデータ）をａデータ、ｂデータとして一般化する。
【００６５】
さて、図３（ｂ）に戻って色差タイプ符号化＆コード変換回路２４の動作の概要を説明する。
【００６６】
まず、０データ挿入回路５１において、ＡＤ変換回路２３から入力されてくる一連のデータ列（ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…）に対してその先頭に０データが挿入され、０データ挿入データ列Ｄ１＝（０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…）が生成される。この０データ挿入データ列Ｄ１が、遅延回路５４、減算回路５５、正負符号反転回路５３およびバイナリ−グレイコード変換回路４２での各種処理を経て、バイナリ−グレイコード変換データ列Ｄ４＝（ａ１−０，ａ１−ｂ１，ａ２−ｂ１，ａ２−ｂ２，ａ３−ｂ２，ａ３−ｂ３，ａ４−ｂ３，ａ４−ｂ４，…）が生成出力される。このバイナリ−グレイコード変換データ列Ｄ４（先頭のａ１−０を除く）は、後述する図７での（Ｊ）欄で、
Ｒ１−Ｇ１，Ｒ２−Ｇ１，Ｒ２−Ｇ２，Ｒ３−Ｇ２，Ｒ３−Ｇ３，Ｒ４−Ｇ３，Ｒ４−Ｇ４…
に相当する。つまり、
１００，１００，１００，１０２，１０１，９９，１００…
に相当する。
【００６７】
図５は図３（ｂ）の動作概要を時系列的に詳しく表したものである。図５（ａ）は遅延回路５４と減算回路５５による動作説明、図５（ｂ）は正負符号反転回路５３による動作説明、図５（ｃ）はバイナリ−グレイコード変換回路４２による動作説明である。
【００６８】
まず、図５（ａ）で遅延回路５４と減算回路５５による動作を説明する。この動作は、画素ごとに色情報の異なるデータ列における隣接する画素コードどうしの差分をとって１種類の色差データを生成するものである。遅延回路５４において、０データ挿入データ列Ｄ１＝（０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…）が１クロック周期だけ遅延されて、減算回路５５に出力される。減算回路５５は、０データ挿入データ列Ｄ１＝（０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…）とそれの１クロック周期遅延データ列との差分を演算する。その様子が図５（ａ）に示されている。左側の入力データ列は０データ挿入データ列Ｄ１＝（０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…）である。右側の出力データ列は差分化されたデータ列Ｄ２であり、この差分化データ列Ｄ２は、下段データ列が現データ列、上段データ列が遅延データ列である。そして差分は、（遅延データ）−（現データ）＝（上段データ）−（下段データ）である。すなわち、差分化データ列Ｄ２は、
遅延データ列：    （０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…）
現データ列：（０，ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…）
として、
Ｄ２：０−ａ１，ａ１−ｂ１，ｂ１−ａ２，ａ２−ｂ２，ｂ２−ａ３，ａ３−ｂ３，ｂ３−ａ４，ａ４−ｂ４…
となる。これは、（ａ−ｂ）形式と（ｂ−ａ）形式が交互となっている。１画素クロック前に減算値であったものが次のサイクルでは被減算値に切り替わるため、１画素クロックごとに正負符号が異なる色差データ列となる。正負符号が１画素クロックごとに異なるが、１種類の色差データとなっている。
【００６９】
ここで、従来技術との差異を説明しておくと、従来技術の場合には同一色に関わる隣接する画素のコードどうし間の差分をとるものであったのに対して、本実施の形態では画素ごとに色情報の異なるデータ列における隣接データどうし間の差分をとって色差データを生成しているということである。“色差データ”という表現に注目する必要がある。図２、図３に記載している構成要素の色差タイプ符号化＆コード変換回路２４、色差タイプ差分化回路５２の“色差タイプ”についても同様である。従来技術の場合には、差分処理対象の画素が同一色であり、色差ではない。
【００７０】
次に、図５（ｂ）で正負符号反転回路５３の動作を説明する。左側の入力データ列が１画素クロックごとに正負符号が異なる色差の差分化データ列Ｄ２である。差分化データ列Ｄ２はセレクタ５７の“Ｈ”選択入力端子に入力される。また、差分化データ列Ｄ２がゲイン係数マイナス１の増幅器５６で反転された反転データ列Ｄ２′＝−Ｄ２がセレクタ５７の“Ｌ”選択入力端子に入力される。セレクタ５７は、２分周回路５８からの選択制御信号によって１クロック周期ごとに“Ｌ”選択側と“Ｈ”選択側を交互に選択する。その結果、正負符号反転回路５３から出力される符号反転データ列Ｄ３は、
Ｄ３：ａ１−０，ａ１−ｂ１，ａ２−ｂ１，ａ２−ｂ２，ａ３−ｂ２，ａ３−ｂ３，ａ４−ｂ３，ａ４−ｂ４…
となる。これは、すべて（ａ−ｂ）形式となっており、正負符号の揃った連続的な１種類の色差データ列に転換される。
【００７１】
次に、図５（ｃ）でバイナリ−グレイコード変換回路４２の動作を説明する。左側の入力データ列が正負符号の揃った色差の符号反転データ列Ｄ３である。バイナリ−グレイコード変換回路４２は、符号反転データ列Ｄ３に対してバイナリ−グレイコード変換を行い、各コードが次のコードに切り替わる際に変化するビット数である切り替わり時変化ビット数が少ないコードのデータ列Ｄ４に変換される。
【００７２】
Ｄ４：Ｄ３のグレイコード表現
図６はバイナリ−グレイコード変換回路４２の具体的構成を示す回路図である。バイナリ−グレイコード変換回路４２は、複数のイクスクルーシブＯＲゲートで構成されている。イクスクルーシブＯＲゲートの個数は、変換するコードのビット数よりも１つ少ない数となっている。ここでは一例として、変換するコードのビット数を８ビットとすると、７つのイクスクルーシブＯＲゲートＧ１〜Ｇ７が用いられている。
【００７３】
イクスクルーシブＯＲゲートＧ１は、１ビット目ｄ０と２ビット目ｄ１の排他的論理和をとり、変換後の１ビット目ｄ０′として出力する。イクスクルーシブＯＲゲートＧ２は、２ビット目ｄ１と３ビット目ｄ２の排他的論理和をとり、変換後の２ビット目ｄ１′として出力する。以下同様にして、イクスクルーシブＯＲゲートＧ７は、７ビット目ｄ６と８ビット目ｄ７の排他的論理和をとり、変換後の７ビット目ｄ６′として出力する。最上位の８ビット目ｄ７は、そのまま変換後の８ビット目ｄ７′として出力される。
【００７４】
図６は８ビットのバイナリコードをグレイコードに変換する場合の一例であり、これ以外に、１０ビットや１２ビットなど任意のビット数のコード変換回路を同様の方式で構成することができる。
【００７５】
次に、色差タイプ符号化＆コード変換回路２４の動作の具体例について図７、図８および図９を用いて説明する。図７は従来技術の場合の図１８（Ａ）欄に示したのと同様に、交互に入力されてくるＲ信号とＧ信号のデータ列が、ＧレベルよりＲレベルが大きい赤系統単一レベルの色データとなっている場合の動作例である。一方、図８はデータ列が、赤系統の単色でありながら階調変化をもつ場合の動作例である。図９は１０進数、バイナリコード、グレイコードの対応表（必要部分抜粋）を示す。まず、図７の場合の動作説明をし、次いで図８の場合の動作説明を行う。
【００７６】
（１）図７の動作例の説明
入力データ列が、従来技術の場合の図１８（Ａ）欄と同様の、
（２００，１００，２００，１００，２０２，１０１，２００，１００，…）
となっている。このデータ列は、ＲとＧとが交互に入力されてくるものであり、ＧレベルよりＲレベルが大きい赤系統単一レベルの色データである。そして、（Ｂ）欄のように各信号のＡＤ変換値が変化したとする（１０進数）。（Ｃ）欄は、実際に出力されるバイナリコードで表す。ここまでは従来技術と同じである。
【００７７】
図７の（Ｉ）欄に示すように、色差タイプ符号化＆コード変換回路２４における遅延回路５４と減算回路５５は、差分化処理によって１画素クロックごとに正負符号が異なる色差データを生成する（差分化処理）。その結果、１画素クロックごとに正負符号が異なる色差の差分化データ列Ｄ２として、
（１００，−１００，１００，−１０２，１０１，−９９，１００，…）
が得られる。これは、正負符号が１画素クロックごとに異なるが、１種類の色差データとなっている。
【００７８】
次に図７の（Ｊ）欄に示すように、正負符号反転回路５３は、１画素クロックごとに正負符号が異なる色差の差分化データ列Ｄ２に対して１データおきに正負符号を反転し正負符号の揃った色差バイナリデータを生成する（データ反転処理）。その結果、正負符号の揃った色差の符号反転データ列Ｄ３として、
（１００，１００，１００，１０２，１０１，９９，１００，…）
が得られる。これは、正負符号の揃った連続的な１種類の色差データ列となっている。この正負符号の揃った色差の符号反転データ列Ｄ３をバイナリコード表示したのが図７の（Ｋ）欄である。ここで、図７の（Ｋ）欄のバイナリコードでは、これまで説明を省略していたのだが、０データ挿入回路５１による０データ挿入が行われていることが示されている。
【００７９】
次に図７の（Ｌ）欄に示すように、バイナリ−グレイコード変換回路４２は、正負符号の揃った色差の符号反転データ列Ｄ３をバイナリ−グレイコード変換する。その結果、各コードが次のコードに切り替わる際に変化するビット数である切り替わり時変化ビット数が少ないコードのデータ列Ｄ４が得られる。この０データ挿入は、図７の（Ａ）〜（Ｊ）でも有効なものであるが、煩雑さを避けるために説明を省略していた。
図７の（Ｍ）欄は、各コードが次のコードに切り替わる際の切り替わり時変化ビット数を表す。これは、図７の（Ｌ）欄のコードの隣接するものどうしを比較した結果に相当する。この本動作例の図７の（Ｍ）欄の切り替わり時変化ビット数を従来技術の場合の図１８の（Ｈ）欄の切り替わり時変化ビット数と比較する。本動作例では、従来技術と同等の効果が発揮されていることが分かる。ちなみに、本動作例の場合の切り替わり時変化ビット数（４，０，０，２，１，２，１）の合計値は「１０」であり、従来技術の場合の切り替わり時変化ビット数（４，４，０，２，１，１，１）の合計値は「１３」であり、若干の向上が認められる。
【００８０】
（２）図８の動作例の説明
一方、図８はデータ列が、
（２００，１００，２０７，１００，２１２，１０１，２０９，１００，…）
となっている場合の動作例である。赤系統の単色でありながら階調変化をもつ画像を想定している。図７の場合の赤系統の単一レベルの色データとは相違するものである。
【００８１】
図８の（Ｉ）欄に示すように、遅延回路５４と減算回路５５は、差分化処理によって１画素クロックごとに正負符号が異なる色差データを生成する（差分化処理）。その結果、１画素クロックごとに正負符号が異なる色差の差分化データ列Ｄ２として、
（１００，−１０７，１０７，−１１２，１１１，−１０８，１０９，…）
が得られる。
【００８２】
次に図８の（Ｊ）欄に示すように、正負符号反転回路５３は、１画素クロックごとに正負符号が異なる色差の差分化データ列Ｄ２に対して１データおきに正負符号を反転し正負符号の揃った色差バイナリデータを生成する（データ反転処理）。その結果、正負符号の揃った色差の符号反転データ列Ｄ３として、
（１００，１０７，１０７，１１２，１１１，１０８，１００，…）
が得られる。この正負符号の揃った色差の符号反転データ列Ｄ３をバイナリコード表示したのが図８の（Ｋ）欄である。ここで、図８の（Ｋ）欄のバイナリコードでは、０データ挿入が行われていることが示されている。
【００８３】
図８の（Ｋ）欄の正負符号の揃った色差の符号反転データ列Ｄ３のバイナリコードをみると、その隣接画素どうし間の切り替わり時変化ビット数は、
（３，４，０，４，５，２，１、…）
のように推移している。これを、図７の（Ｋ）欄の場合の推移、
（３，０，０，１，２，２，１、…）
と比べると、図８の方が明らかに大きくなっている。それは、自然画像において、単色でありながら階調変化をもつ画像などを撮像した場合は条件が変化するからである。このような場合、すでに〔発明が解決しようとする課題〕の欄で説明したように、差分値どうし間の変化が大きなものになると、コード変換としてグレイコード変換を用いても、グレイコードによる切り替わり時変化ビット数は少なくならず、ノイズ低減効果が落ちてしまう。この不都合が本実施の形態で解消されているかがポイントとなる（以下、説明）。
【００８４】
次に図８の（Ｌ）欄に示すように、バイナリ−グレイコード変換回路４２は、正負符号の揃った色差の符号反転データ列Ｄ３をバイナリ−グレイコード変換する。その結果、各コードが次のコードに切り替わる際に変化するビット数である切り替わり時変化ビット数が少ないコードのデータ列Ｄ４が得られる。
図８の（Ｍ）欄は、各コードが次のコードに切り替わる際の切り替わり時変化ビット数を表す。これは、図８の（Ｌ）欄のコードの隣接するものどうしを比較した結果に相当する。この本動作例の図８の（Ｍ）欄の切り替わり時変化ビット数を従来技術の場合の図１９の（Ｈ）欄の切り替わり時変化ビット数と比較する。本動作例では、従来技術に比べて優れた効果が発揮されることが分かる（図７の場合に比べて遜色ない）。ちなみに、本動作例の場合の切り替わり時変化ビット数（４，１，０，３，１，１，１）の合計値は「１１」であり、従来技術の場合の切り替わり時変化ビット数（４，３，１，３，２，２，２）の合計値は「１７」であり、大幅な改善が認められる。
【００８５】
以上のように、本実施の形態の色差タイプ符号化＆コード変換回路２４によれば、２色のデータ差分をとった上で、正負符号を合わせ、その後にグレイコードに変換するものであり、色が異なっても色差信号の差分にはそれほど大きな差異がないので、自然な階調をもった画像データにおいて、各コードが次のコードに切り替わる際の切り替わり時変化ビット数が従来技術よりも少なくなくすることができる。
【００８６】
上記では図１のアナログフロントエンド装置２０における色差タイプ符号化＆コード変換回路２４について説明した。以下では、図１のＤＳＰ３０における色差データ復号回路３１について説明する。ＤＳＰ３０は、アナログフロントエンド装置２０から出力される画像データを受けてデコード処理その他のデータ処理を行うものである。色差データ復号回路３１は、デコード処理のために設けられているが、色差タイプ符号化＆コード変換回路２４で行った処理に対する逆処理を行って、正しくデータを復元する必要がある。
【００８７】
図１０は実施の形態１における色差データ復号回路３１の詳しい構成を示すブロック図である。図１０において、６１はアナログフロントエンド装置２０からのグレイコード変換された画像データを受けてこれを元のバイナリコードに逆変換するコード逆変換回路（グレイ−バイナリコード変換回路）、６２は１画素おきに色差データの正負符号を反転する正負符号反転復元回路、６３は１画素おきに正負符号が反転した色差データから元の２種類の色データを復号する減算累積処理を行う減算累積回路である。色差データ復号回路３１は、コード逆変換回路（グレイ−バイナリコード変換回路）６１と正負符号反転復元回路６２と減算累積回路６３とから構成されている。
【００８８】
７５は正負符号反転復元回路６２の出力データを入力する減算回路、７６減算回路７５による演算結果を遅延させる遅延回路である。遅延回路７６で遅延された演算結果データは減算回路７５の累積入力として接続され、遅延回路７６は、１画素おきに色情報が変化するデータデータのときに１画素クロックの遅延処理を行うように構成されている。
【００８９】
図１１は色差データ復号回路３１のさらに詳しい構成を示すブロック図である。正負符号反転復元回路６２は、ゲイン係数マイナス１の増幅器７１とセレクタ７２と２分周回路７３とから構成されている。減算累積回路６３は、リセット回路７４と減算回路７５と遅延回路７６とから構成されている。グレイ−バイナリコード変換回路６１は、図９で右側に示すグレイコードを左側に示すバイナリコードに変換する。
【００９０】
図１１（ｂ）は色差データ復号回路３１の動作説明図である。ここでは動作の概要を説明する。
【００９１】
まず、グレイ−バイナリコード変換回路６１において、アナログフロントエンド装置２０のパラレルデータ出力回路２５から入力されてくる切り替わり時変化ビット数が少ないコードのデータ列Ｄ４を元のバイナリコードのデータ列Ｄ０に変換する。このデータ列Ｄ０は、０データ挿入回路５１で挿入された０データは取り除かれている。
【００９２】
図１２はグレイ−バイナリコード変換回路６１の具体的構成を示す回路図である。グレイ−バイナリコード変換回路６１は、複数のイクスクルーシブＯＲゲートで構成されている。イクスクルーシブＯＲゲートの個数は、変換するコードのビット数よりも１つ少ない数となっている。ここでは一例として、変換するコードのビット数を８ビットとすると、７つのイクスクルーシブＯＲゲートＧ１１〜Ｇ１７が用いられている。
【００９３】
最上位の８ビット目ｄ７′は、そのまま変換後の８ビット目ｄ７として出力されるとともに、イクスクルーシブＯＲゲートＧ１７にも入力される。イクスクルーシブＯＲゲートＧ１７は、７ビット目ｄ６′と８ビット目ｄ７′の排他的論理和をとり、変換後の７ビット目ｄ６として出力する。イクスクルーシブＯＲゲートＧ１６は、６ビット目ｄ５′とイクスクルーシブＯＲゲートＧ１７の出力である７ビット目ｄ６の排他的論理和をとり、変換後の７ビット目ｄ６として出力する。以下同様にして、イクスクルーシブＯＲゲートＧ１２は、２ビット目ｄ１′とイクスクルーシブＯＲゲートＧ１３の出力である３ビット目ｄ２の排他的論理和をとり、変換後の２ビット目ｄ１として出力する。イクスクルーシブＯＲゲートＧ１１は、１ビット目ｄ０′とイクスクルーシブＯＲゲートＧ１２の出力である２ビット目ｄ１の排他的論理和をとり、変換後の１ビット目ｄ０として出力する。
以上により、元のバイナリコードが復元される。
【００９４】
図１２は８ビットのグレイコードをバイナリコードに変換する場合の一例であり、これ以外に、１０ビットや１２ビットなど任意のビット数のグレイ−バイナリコード変換回路を同様の方式で構成することができる。
【００９５】
図１３は図１１（ｂ）の動作概要を時系列的に詳しく表したものである。図１３（ａ）はグレイ−バイナリコード変換回路６１による動作説明、図１３（ｂ）は正負符号反転復元回路６２による動作説明、図１３（ｃ）は減算累積回路６３による動作説明である。
【００９６】
まず、図１３（ａ）でグレイ−バイナリコード変換回路６１による動作を説明する。グレイ−バイナリコード変換回路６１は、パラレルデータ出力回路２５から入力されてくる切り替わり時変化ビット数が少ないコードのデータ列Ｄ４を正負符号の揃った色差の符号反転データ列Ｄ３に変換する。符号反転データ列Ｄ３は、
Ｄ３：ａ１−０，ａ１−ｂ１，ａ２−ｂ１，ａ２−ｂ２，ａ３−ｂ２，ａ３−ｂ３，ａ４−ｂ３，ａ４−ｂ４…
となる。。
【００９７】
次に、図１３（ｂ）で正負符号反転復元回路６２の動作を説明する。正負符号反転復元回路６２は、正負符号の揃った色差の符号反転データ列Ｄ３を１画素クロックごとに正負符号が異なる色差の差分化データ列Ｄ２に変換する。正負符号の揃った色差の符号反転データ列Ｄ３はセレクタ７２の“Ｈ”選択入力端子に入力される。また、正負符号の揃った色差の符号反転データ列Ｄ３がゲイン係数マイナス１の増幅器７１で反転された反転データ列Ｄ３′＝−Ｄ３がセレクタ７２の“Ｌ”選択入力端子に入力される。セレクタ７２は、２分周回路７３からの選択制御信号によって１クロック周期ごとに“Ｌ”選択側と“Ｈ”選択側を交互に選択する。その結果、正負符号反転復元回路６２から出力されるデータ列Ｄ２は、
Ｄ２：０−ａ１，ａ１−ｂ１，ｂ１−ａ２，ａ２−ｂ２，ｂ２−ａ３，ａ３−ｂ３，ｂ３−ａ４，ａ４−ｂ４…
となる。これは、１画素クロックごとに正負符号が異なる色差データ列となる。
【００９８】
次に、図１３（ｃ）で減算累積回路６３の動作を説明する。減算累積回路６３において、減算回路７５は、１画素クロックごとに正負符号が異なる色差の差分化データ列Ｄ２を正負符号反転する。それは、
となる。これが遅延回路７６で１画素クロック遅れると、
Ｄ２″：ａ１−０，ｂ１−ａ１，ａ２−ｂ１，ｂ２−ａ２，ａ３−ｂ２，ｂ３−ａ３，ａ４−ｂ３，ｂ４−ａ４…
減算回路７５では、Ｄ２″−Ｄ２の演算が行われ、データ列Ｄ０として、
Ｄ０：ａ１，ｂ１，ａ２，ｂ２，ａ３，ｂ３，ａ４，ｂ４…
が得られる。これは、０データ挿入の０データが取り除かれた状態の元のデータ列Ｄ０となっている。リセット回路７４は、処理開始のタイミングに必要なもので、結果的に先に挿入されていた０データを取り除く。データ列Ｄ０は、２種類の色データが交互に繰り返されるものとなっている。
【００９９】
なお、デコード処理で使用する減算累積回路６３から出力データを取り出す位置は、遅延回路７６の出力側でもよい。
【０１００】
（実施の形態２）
図１４は本発明の実施の形態２における半導体集積回路での色差タイプ符号化＆コード変換回路２４の詳しい構成を示すブロック図、図１５は実施の形態２における色差データ復号回路３１の詳しい構成を示すブロック図である。図１４において実施の形態１の図３におけるのと同じ符号は同一構成要素を指している。また、図１５において実施の形態１の図１１におけるのと同じ符号は同一構成要素を指している。また、本実施の形態に特有の構成は、次のとおりである。
【０１０１】
図１４において、４３はデータイネーブル信号によってリセット信号を生成するワンショットトリガ回路、４４はセレクタ５７とバイナリ−グレイコード変換回路４２との間に挿入され、データイネーブル信号によって制御されるイネーブルコード付加回路である。ワンショットトリガ回路４６は、データイネーブル信号からリセット信号を生成し、生成したリセット信号を２分周回路５８に供給する。イネーブルコード付加回路４４は、データイネーブル信号の入力のタイミングでイネーブルコードを付加し、それをバイナリ−グレイコード変換回路４２に送出する。
【０１０２】
図１５において、６４はグレイ−バイナリコード変換回路６１の後段に接続されたイネーブルコード復号回路であり、グレイ−バイナリコード変換回路６１によってバイナリコードに逆変換されたイネーブルコードを復号し、復号したイネーブルコードを２分周回路７３とリセット回路７４とに供給するようになっている。
【０１０３】
本実施の形態によれば、イネーブルコードを利用するので、復号したイネーブルコードを復号処理開始の基準タイミングとして用いることにより、上記した特有の機能を任意のタイミングで発揮開始させることが可能となる。
【０１０４】
その他の構成および動作については、実施の形態１と同様であるので、説明を省略する。
【産業上の利用可能性】
【０１０５】
本発明の技術は、撮像システムや撮像システム用の半導体集積回路等において、デジタルの出力データを伝送する際の電源ノイズの回り込みを抑えて画質向上を図る技術として有用である。
【図面の簡単な説明】
【０１０６】
【図１】本発明の実施の形態１における撮像システムの概略構成を示すブロック図
【図２】本発明の実施の形態１における色差タイプ符号化＆コード変換回路の詳しい構成を示すブロック図
【図３】本発明の実施の形態１における色差タイプ符号化＆コード変換回路のさらに詳しい構成を示すブロック図と動作概要図
【図４】本発明の実施の形態１におけるベイヤー配列の説明図
【図５】本発明の実施の形態１における色差タイプ符号化＆コード変換回路の詳しい動作説明図
【図６】本発明の実施の形態１におけるバイナリ−グレイコード変換回路の具体的構成を示す回路図
【図７】本発明の実施の形態１における色差タイプ符号化＆コード変換回路による具体的動作の説明図（その１）
【図８】本発明の実施の形態１における色差タイプ符号化＆コード変換回路による具体的動作の説明図（その２）
【図９】本発明の実施の形態１における１０進数、バイナリコード、グレイコードの対応表を示す図
【図１０】本発明の実施の形態１における色差データ復号回路の詳しい構成を示すブロック図
【図１１】本発明の実施の形態１における色差データ復号回路のさらに詳しい構成を示すブロック図
【図１２】本発明の実施の形態１におけるグレイ−バイナリコード変換回路の具体的構成を示す回路図
【図１３】本発明の実施の形態１における色差データ復号回路の詳しい動作説明図
【図１４】本発明の実施の形態２における色差タイプ符号化＆コード変換回路の詳しい構成を示すブロック図
【図１５】本発明の実施の形態２における色差データ復号回路の詳しい構成を示すブロック図
【図１６】従来の技術における撮像システムに用いられるＡＤ変換用ＬＳＩの概略構成を示すブロック図
【図１７】従来の技術における符号化＆コード変換回路の構成を示すブロック図
【図１８】従来の技術における符号化＆コード変換回路による具体的動作の説明図（その１）
【図１９】従来の技術における符号化＆コード変換回路による具体的動作の説明図（その２）
【図２０】従来の技術におけるコード逆変換回路の構成を示すブロック図
【図２１】従来の技術で解決した旧来技術の撮像システム（電子スチルカメラやビデオカメラ）の問題点を説明する図
【符号の説明】
【０１０７】
１０  イメージセンサ（撮像素子）
２０  アナログフロントエンド装置（ＡＤ変換用ＬＳＩ；第１の半導体集積回路）
２１  相関二重サンプリング回路（ＣＤＳ）
２２  増幅回路（プログラマブルゲインアンプ）
２３  ＡＤ変換回路（ＡＤＣ）
２４  色差タイプ符号化＆コード変換回路
２５  パラレルデータ出力回路
３０  デジタルシグナルプロセッサ（ＤＳＰ；第２の半導体集積回路）
３１  色差データ復号回路
３２  画像処理回路
４１  隣接色差データ生成回路
４２  コード変換回路（バイナリ−グレイコード変換回路）
４３  ワンショットトリガ回路
４４  イネーブルコード付加回路
５１  ０データ挿入回路
５２  色差タイプ差分化回路
５３  正負符号反転回路
５４  遅延回路
５５  減算回路
５６  ゲイン係数マイナス１の増幅器
５７  セレクタ
５８  ２分周回路
６１  コード逆変換回路（グレイ−バイナリコード変換回路）
６２  正負符号反転復元回路
６３  減算累積回路
６４  イネーブルコード復号回路
７１  ゲイン係数マイナス１の増幅器
７２  セレクタ
７３  ２分周回路
７４  リセット回路
７５  減算回路
７６  遅延回路
【図１】
0004528808.tif 000002
【図２】
0004528808.tif 000003
【図３】
0004528808.tif 000004
【図４】
0004528808.tif 000005
【図５】
0004528808.tif 000006
【図６】
0004528808.tif 000007
【図７】
0004528808.tif 000008
【図８】
0004528808.tif 000009
【図９】
0004528808.tif 000010
【図１０】
0004528808.tif 000011
【図１１】
0004528808.tif 000012
【図１２】
0004528808.tif 000013
【図１３】
0004528808.tif 000014
【図１４】
0004528808.tif 000015
【図１５】
0004528808.tif 000016
【図１６】
0004528808.tif 000017
【図１７】
0004528808.tif 000018
【図１８】
0004528808.tif 000019
【図１９】
0004528808.tif 000020
【図２０】
0004528808.tif 000021
【図２１】
0004528808.tif 000022