(57)【特許請求の範囲】
【請求項１】
電源の動作サイクルにおける第一の期間に、共振動作において共振波形を発生する共振回路を形成するために第一のキャパシタ及び第二のキャパシタに結合される第一のインダクタと、
出力電圧を生成して負荷に電圧を印加する電荷蓄積素子と、
前記電荷蓄積素子及び前記第一の共振回路に結合され、整流器における動作状態の変化を生成する前記共振波形に応答する整流器であって、前記共振波形に応じて、前記動作サイクルの第一の期間の終了時に、前記出力電圧を前記第一の共振回路に結合して共振動作を中断する整流器と、
前記第二のキャパシタと定電位との間に結合され、前記整流器における動作状態の変化が生じたときを感知する第一のセンサと、
前記整流器に結合され、前記動作サイクルにおける第二の期間に、電荷を蓄積するために前記電荷蓄積素子に結合される整流された電流を生成するために前記整流器において整流される供給電流の電流源と、
前記動作サイクルにおける第三の期間に、前記第一のインダクタ、第二のインダクタ、並びに前記第一のインダクタ及び第二のインダクタ及び制御回路に結合される第三のキャパシタにより形成される第二の共振回路と、
前記第三のキャパシタと前記低電位との間に結合される第二のセンサと、
前記第一のセンサと前記第二のセンサとに応答する制御回路と、
前記制御回路に応答して、前記整流器における動作状態の変化が生じた後に前記供給電流を前記整流器に結合し、前記動作サイクルの前記第三の期間の終了時に前記供給電流を前記整流器から分離するスイッチングトランジスタと、
を備えることを特徴とする電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源全般に関し、より詳細には、電源ラインの電流経路における容量的な結合を使用して電源電圧を生成することに関する。
【０００２】
本出願は、２００２年１０月１６日に提出された米国特許仮出願シリアル番号６０／４１８，８２３号に関して３５ＵＳＣ１１９の下で優先権を主張するものである。
【背景技術】
【０００３】
電源は、入力電圧を１以上の出力電圧に変換する目的を果たす。交流（ＡＣ）電源は、ＡＣ電力ライン入力を供給するために使用される場合があり、このＡＣ電力ライン入力電圧は、直流（ＤＣ）に調整された出力電圧に変換される。電源又はコンバータについて「ホット」グランドと「コールド」グランドとの間のアイソレーションを提供するために変圧器が典型的に使用される場合がある。変圧器の一次巻線は、アイソレート（分離）されていない直流電流（ＤＣ）を典型的に導通する。過負荷の場合には、一次巻線における電流は、問題なことに過剰となり、たとえば変圧器を駆動するパワートランジスタを損傷させる場合がある。さらに、変圧器は、典型的に（変圧器内の磁気素子のために）サイズ的に大きく、扱いにくく及び高価な装置である。専用の回路コンポーネントを使用するのを回避するやり方で保護される固有の短絡である電源を有することが望まれる場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の特徴を実行することにおいて、調整される電源は、たとえばＤＣ電源からの入力電圧を負荷間の指定された出力電圧レベルに変換するための容量性素子を利用する。容量性素子は、有利なことに、「ホット」グランドと「コールド」グランドとの間に容量性のアイソレーションを提供する。
【課題を解決するための手段】
【０００５】
本発明の特徴を具現化する電源は、共振動作において共振波形を発生するための共振回路を形成するために結合される供給インダクタと第一のキャパシタを含んでいる。電荷蓄積素子は、負荷に電圧を印加するために出力電圧を発生する。整流器は、電荷蓄積素子及び共振回路に結合され、共振波形が整流器における第一の状態変化を生成したときに、動作サイクルの第一の部分の終了時間で、共振動作を中断するために共振回路に出力電圧を印加するために共振波形に応答する。第一のセンサは、整流器における第一の状態変化が生じたときを感知する。供給電流源は、整流器に結合され、動作サイクルの第二の部分の間、電荷蓄積素子で電荷を蓄積するための電荷蓄積素子に結合される整流電流を生成するために整流器で整流される。スイッチングトランジスタは、動作サイクルの第二の部分の間、供給電流を整流器に結合するのを可能にし（イネーブル）、及び動作サイクルの第一の部分の間に、供給電流を整流器に結合するのを不可能にする（ディスエーブル）ため、第一のセンサの出力信号に応答する。
【発明を実施するための最良の形態】
【０００６】
図１は、本発明の特徴を具現化する、容量性の電源ラインのアイソレーションをもつ、部分的に概念的な形式での電源３００を例示している。「ホット」グランドコンダクタ５０を基準とする入力電源電圧Ｖｉｎは、たとえば図示されない慣習的なブリッジ整流器で構成され、「ホット」グランドコンダクタ５０からアイソレートされていない。電圧Ｖｉｎは、図示されないスイッチングパワートランジスタにより形成されるスイッチＳ１の端子３０２に電源インダクタＬ１を介して結合されており、このスイッチＳ１は、高い周波数に切替えるために制御回路３０１により制御される。端子３０２は、スイッチＳ１が導通状態にあるとき、グランドコンダクタ５０に結合される。
【０００７】
スイッチＳ１が非導通であるとき、端子３０２は、第一のアイソレーションキャパシタＣ１、第二のアイソレーションキャパシタＣ２，キャパシタＣ１とＣ２との間に結合される第二の電源インダクタＬ２、及び電流サンプリング抵抗Ｒｔｒｉｇ２からなる直接構成を介して、グランドコンダクタ５０に結合される。電流サンプリング抵抗Ｒｔｒｉｇ２は、キャパシタＣ２とグランドコンダクタ５０との間に結合されている。スイッチＳ１が非導通状態にあるとき、端子３０２は、キャパシタＣｔｒｉｇ及び電流サンプリング抵抗Ｒｔｒｉｇ１からなる直列構成を介してグランドコンダクタ５０にも結合される。電流サンプリング抵抗Ｒｔｒｉｇ１は、キャパシタＣｔｒｉｇとグランドコンダクタ５０との間に結合されている。整流ダイオードＤ１及びフィルタキャパシタＣ３は、電荷蓄積素子を形成しているキャパシタＣ３における整流された出力供給電圧Ｖｏｕｔを生成するため、インダクタＬ２間に結合される直接構成を形成している。負荷抵抗ＲＬは、キャパシタＣ３と並列に結合され、電圧Ｖｏｕｔにより電圧が印加される。電圧Ｖｏｕｔは、キャパシタＣ１及びＣ２の低周波での高いインピーダンスによりグランドコンダクタ５０から電気的なショックハザードに関してアイソレートされる。
【０００８】
ダイオードＤ１のアノードは、キャパシタＣ１とインダクタＬ１との間の接続端子に結合される。ダイオードＤ１のカソードから離れたキャパシタＣ３の端子は、「コールド」グランドコンダクタ５１を形成している。「コールド」グランドコンダクタ５１を基準とする電圧Ｖｏｕｔは、グランドコンダクタ５０から電気的なショックハザードに関してアイソレートされる。ダイオードＤ１から離れているインダクタＬ２の端子、及び抵抗Ｒｔｒｉｇ２から離れているキャパシタＣ２の端子は、「コールド」グランドコンダクタ５１の基準電位にある。
【０００９】
キャパシタＣ１及びＣ２は、キャパシタがＶｉｎの比較的低い周波数で高いインピーダンスを有するという事実のため、グランドアイソレーションを提供する。しかし、キャパシタは、電圧Ｖｉｎの周波数よりも高い周波数である、スイッチＳ１の動作の比較的高い周波数での低いインピーダンスを表す。スイッチＳ１は、入力供給電圧ＶｉｎのインダクタＬ１への印加をディスエーブル／イネーブルにするため、端子３０２と５０との間の接続を選択的に開く／閉じるため、制御回路３からの制御信号６２に応答する。このように、スイッチは、制御信号に従って、所与の周波数ｆｉｎで周期的に動作される。キャパシタＣ１及びＣ２は、この周波数に介して低いインピーダンスを有する。たとえば、キャパシタＣ１及びＣ２は、たとえば、５０ＫＨｚ又は６０ＫＨｚの入力電圧Ｖｉｎでの高いインピーダンス及びアイソレーションを提供しつつ、５０ＫＨｚでのスイッチＳ１の動作に関して低いインピーダンスを有する場合がある。電源３００は、自励発振パワーコンバータであり、最小のスイッチングロスで最大のエネルギー伝送のために最適化されている。
【００１０】
電源３００の動作サイクルすなわち周期は、インダクタＬ２の２倍に等しい図１のインダクタＬ１の値について、図２Ａ〜図２Ｆに示される３つの時間インターバルＴ１，Ｔ２及びＴ３で分割することができる。図１及び図２Ａ〜図２Ｆにおける同様の記号及び参照符号は、同じ機能又はアイテムを示している。図３Ａは、図２Ａ〜図２ＦのインターバルＴ１の間に図１の回路に対する等価回路を表している。図１，図２Ａ〜図２Ｆ及び図３Ａにおける同じ記号及び参照符号は、同じ機能又はアイテムを示している。
【００１１】
図２Ａ〜図２ＦのインターバルＴ１の間、図１のスイッチＳ１は導通状態にある。キャパシタＣ１及びＣ２は、後に記載されるように、図２Ａ〜図２ＦのインターバルＴ２の間に充電される。図１のスイッチＳ１を閉じた後、図２Ａ〜図２Ｆのインターバルの間、図２Ｂの電流ＩＬ１は線形に上昇し、図１のインダクタＬ１にエネルギーが蓄積される。同時に、図１のインダクタＬ２における図２Ｄの電流ＩＬ２は、図１のキャパシタＣ１及びＣ２と図３Ａの共振回路３０５を形成しており、共振するやり方で正弦曲線的に負となり、キャパシタＣ１及びＣ２に先に蓄積されたエネルギーは、電流Ｉ２の形式でインダクタＬ２に共振するやり方で伝送される。
【００１２】
図２Ａ〜図２ＦのインターバルＴ１の終わりで、図２Ｅの電圧Ｖ２は、図１の電圧Ｖｏｕｔに等しくなり、ダイオードＤ１を導通状態にさせる。結果的に、キャパシタＣ１及びＣ２における電圧の合計は、電圧Ｖｏｕｔにクランプされ、電流Ｉ２は、突然にゼロに変化する。このように、キャパシタＣ１及びＣ２は、最大の程度まで放電され、図１のインダクタＬ２における図２Ｅの電圧Ｖ２は、電圧Ｖｏｕｔに等しくなる。図２Ａ〜図２ＦのインターバルＴ２の開始で、図１のダイオードＤ１は、結果的に導通状態となる。したがって、図１のセンサ抵抗Ｒｔｒｉｇ２間の電圧は、ゼロ電圧に近くなる。抵抗Ｒｔｒｉｇ２間の電圧がゼロになるとき、制御回路３０１は、信号６２を介してスイッチＳ１をオフにする。有利なことに、ダイオードＤ１が導通状態となった直後にスイッチＳ１をオフにすることで、キャパシタＣ１及びＣ２を介してスループットに寄与しない図２Ａ〜図２Ｆの周期Ｔにおける「デッドタイム」の可能性が回避される。
【００１３】
図３Ｂは、図２Ａ〜図２ＦのインターバルＴ２の間に、図１の回路に対する等価回路を表している。図１，図２Ａ〜図２Ｆ及び図３Ｂにおける同様に記号及び参照符号は、同様に機能又はアイテムを示している。図２Ａ〜図２Ｆのインターバルの間、図１のスイッチＳ１がターンオフされる。導通状態にあるダイオードＤ１及びキャパシタＣ３は、効果的に無視することができる低いインピーダンスを形成しており、これは、キャパシタＣ３が他のキャパシタよりも非常に大きな値を有しているためである。キャパシタＣ１，Ｃ２及び
Ｃｔｒｉｇは、インターバルＴ２の終わりで、図２Ａの電圧Ｖ１が最大値に到達し、図２Ｃの電流Ｉ２がゼロになるまで、インダクタＬ１を介して充電される。この瞬間で、回路に存在する大部分の全てのエネルギーは、キャパシタＣ１及びＣ２に蓄積されている。
【００１４】
図３Ｃは、図２Ａ〜図２Ｆの次のインターバルＴ３の間、図１の回路に対する等価回路を表している。図１，図２Ａ〜図２Ｆ及び図３Ｃにおける同じ記号及び参照符号は、同じ機能又はアイテムを示している。図２Ａ〜図２Ｆのインターバルの間、図１のスイッチＳ１をオンにするためのトリガ信号６２が生成される。図２Ａ〜図２Ｆのインターバルの間、図１のキャパシタＣ１及びＣ２を無視することができ、これは、それらの値がキャパシタＣｔｒｉｇの値よりも非常に大きいためである。キャパシタＣｔｒｉｇは、インダクタＬ１及びＬ２と図３Ｃの並列共振回路を形成し、半サイクルの発振が生じる。電圧Ｖ１は、インターバルＴ３の終わりでその最小値に到達し、電流ＩＬ２はゼロになる。インターバルＴ３の終わりで、図１の電流サンプリング抵抗Ｒｔｉｇ１間で生じる電圧は、負から正に極性を変える。ゼロをクロスする遷移が感知され、制御回路３０１にスイッチＳ１をオンさせる。有利なことに、電圧Ｖ１が最小にあるので、スイッチングロスは無視することができる。全てのキャパシタは、共振回路網の一部であり、これにより、高いｄｖ／ｄｔ’の存在が回避され、高い効率が保証される。
【００１５】
図４は、図１の電源に類似する電源４００を詳細に例示している。図１，図２Ａ〜図２Ｆ及び図３Ａ〜図３Ｃ並びに図４における同じ記号及び参照符号は、同じ機能又はアイテムを示している。
【００１６】
図４の構成要素Ｌ１，Ｌ２，Ｃ１，Ｃ２，Ｓ１，Ｄ１及びＣ３は、図１におけるように同じ機能を実行する。インダクタＬ２は、電圧Ｖｏｕｔをより低いレベルに変換するためにタップ接続される。電源ライン接続側で、更なるラインフィルタ６０１は、一次側と二次側との間で要求される分離を保証するために実現される。したがって、ラインフィルタインダクタは、高い非対称的な減衰を動作周波数で確立する。トランジスタスイッチＳ１のソースキャパシタンスへの内部ドレインは、図１のキャパシタＣｔｒｉｇの機能を実行するために使用される。
【００１７】
第一の実施の形態では、図４の電源４００は、１１５Ｖ  ＡＣの入力電圧で２５Ｗの出力電力を発生する。第二の実施の形態では、図４の電源４００は、２３０Ｗ  ＡＣの入力電圧で１００Ｗの出力電力を発生する。スイッチＳ１とインダクタＬ２のタップ比のみが異なる。電源４００により伝送される電力は、キャパシタＣ２の値がキャパシタＣ１の値に等しい場合に、Ｐ＝Ｖｃ１２・（キャパシタＣ１の値）・ｆにより与えられ、Ｖｃ１は、Ｃ１間の電圧であり、“ｆ”は、スイッチング周波数である。
【００１８】
変換比は、インダクタＬ１及びＬ２のインダクタンスの比、並びにインターバルＴ３の期間に依存する。この比は、インダクタＬ２にタップ４０１を設けることで増加することができる。コンバータは、電力発振器４０１及びバーストモードコントローラ４０２から構成される。発振器４０１は、約ｆ＝３００ｋＨｚで動作する。バーストモードコントローラ４０２のコンパレータＩＣ２が通常の出力電圧を感知したとき、発振器４０１は、光カプラＩＣ１とトランジスタＱ８を介して発振器への電力を中断することでオフされる。出力での低い電圧は、再びそれをオンにする。これにより、電源は、バーストモードで動作する。バースト間のインターバルは、入力電圧と負荷につれて変動する。発振器が連続的にオンされたときに、最大の電力出力が得られる。効率と出力電力との間の関係は、図７に示される。
【００１９】
制御回路の供給電圧４０４は、キャパシタＣｍａｉｎｓと容量的な分圧器を形成するダイオードＤ１２とキャパシタＣ７を介して、フィルタキャパシタＣｍａｉｎｓを流れる充電電流により発生される。回路は、キャパシタＣ７間の電圧を２０Ｖに制限する、トランジスタＱ９，トランジスタＱ１０及び基準電圧ダイオードＤ１１を含んでいる。
【００２０】
トランジスタＱ７，トランジスタＱ８，光カプラＩＣ１及びコンパレータＩＣ２は、バースト期間を制御するための発振器４０１の供給電圧について、オン／オフスイッチとして作用する。抵抗Ｒ１０及びダイオードＤ１０は、電力発振器４０１の初期のスタートアップを可能にする。トランジスタＱ７及びＱ８は、トランジスタＱ３を介してスイッチＳ１をオンにさせる高速な立ち上りエッジでオンする。トランジスタＱ６は、同じエッジでオンするが、キャパシタＣ５と抵抗Ｒ６の時定数のため、数ミリ秒の後にオフする。これは、トランジスタＱ２をオンし、スイッチトランジスタＳ１をオフにする。この構成は、発振器の適切なスタートアップを保証するために使用される。結果として、図２Ａ〜図２ＦのインターバルＴ２が始動される。
【００２１】
スイッチＳ１のオン時間（図２Ａ〜図２ＦのインターバルＴ１に類似）の間にインダクタＬ１に蓄積されるエネルギーは、図１の第二の整流器Ｄ１にも流れる、正弦波状の電流（図２Ｂの電流ＩＬ１に類似）で図４のキャパシタＣ１及びＣ２を充電する。
【００２２】
スイッチＳ１が非導通状態になったとき、図１のキャパシタＣｔｒｉｇとしての役割を果たす、スイッチＳ１を実現するトランジスタの内部ドレイン−ソースキャパシタンスは、キャパシタンスＣ１及びＣ２の直接接続に並列に接続される。ダイオードＤ１を流れる電流がゼロになったとき、キャパシタＣｔｒｉｇ、並びにインダクタＬ１及びＬ２を含む高周波共振回路は、共振する方式で動作する。これは、図２Ａ〜図２ＦのインターバルＴ３に類似している。図４のダイオードＤ３，Ｄ４及びＤ５を流れる電流は、共振の発振の半サイクルの間にトランジスタＱ４及びＱ５をオフに保持する。この電流が極性を変えるとすぐ、トランジスタＱ４及びＱ５がオンになる。結果的に、トランジスタＱ２はオフにされ、トランジスタスイッチＳ１は、トランジスタＱ３を介してオンにされる。トランジスタＱ４及びＱ５は、電流センサとしての役割を果たす。トランジスタＱ４は、トランジスタＳ１を流れる電流によりオンに保持される。
【００２３】
キャパシタＣ１及びＣ２におけるエネルギーがインダクタＬ２に転送されたとき、インダクタＬ２間の電圧は、第二のダイオードＤ１をオンさせる大きさに到達し、たとえば、キャパシタＣ２における電流が停止する。したがって、ダイオードＤ６及びトランジスタＱ２は、トランジスタスイッチＳ１をオフにするための電流センサを形成する。手順は、バーストモードのコントローラ４０２が発振器４０１の供給をオフにするまで、説明されたようにその自身を繰り返す。
【００２４】
図５は、７．５オームに等しい負荷抵抗について、図４に示される電源の動作に関連する波形を示しており、図６は、１オームに等しい抵抗ＲＬにより形成される高い負荷について、図４に示される電源の動作に関連する波形を示している。図１，図２Ａ〜図２Ｆ，図３Ａ〜図３Ｃ，図４，図５及び図６における同じ記号及び参照符号は、類似の機能又はアイテムを示している。
【００２５】
発振器４０１が連続的に動作して、バーストモードになく、かつ図示されない負荷が故障状態の結果としてなお更に増加する場合、出力電圧Ｖｏｕｔが降下する。結果として、図２Ａ〜図２ＦのインターバルＴ１が増加し、発振器４０１の周波数が減少し、図６Ｃの電圧Ｖ１のレベルが図２Ａ〜図２ＦのインターバルＴ３の開始にある前よりも低くなる。このように、伝送されたエネルギーの量は、有利なことに顕著に減少する。この傾向は、短絡状態に到達するまで続く。したがって、回路は、過負荷に対してそれ自身を保護する。
【００２６】
図４の電源４００は、ソフトなスタートアップを保証する。図２Ａ〜図２ＦのインターバルＴ１は除序に減少し、さらに、要求される出力電圧Ｖｏｕｔのレベルに到達するまで、周波数及び伝送されたエネルギーは増加する。図４及び図８に示されるように、ラインフィルタ６００は、ＲＦＩ抑圧及び安全性のために設けられている。図４のフィルタインダクタ６０１は、発振器４０１の動作周波数での対称性の高い減衰を確立する。２０ｍＨのインダクタは、５０Ｗまでの要求される減衰を達成する。実験の間、キャパシタＣ１及びＣ２の顕著な温度増加が観察される。適切なタイプの選択及びこれらのキャパシタの構成が重要である。キャパシタＣ１及びＣ２が負の温度係数で選択された場合、伝送される電力の量及び温度がキャパシタの値と共に減少するので、幾つかの固有の安全性が提供される。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態に係る容量性の電源ラインのアイソレーションをもつ電源を示す図である。
【図２】図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅ及び図２Ｆは、図１に示される電源の動作に係る波形を示す図である。
【図３】図３Ａ、図３Ｂ及び図３Ｃは、図２Ａから図２Ｆのそれぞれの動作周期に関する、３つの個別のインターバルの間の図１の電源の３つの等価回路を示す図である。
【図４】図１の電源の本発明の特徴を使用した電源動作をより詳細に示す図である。
【図５】第一の負荷について図４に示される電源の動作に関連する波形を示す図である。
【図６】第一の負荷よりも大きい負荷について図４に示される電源の動作に関連する波形を示す図である。
【図７】出力電力の関数として、図４の電源の効率の変動の例を示すグラフを例示する図である。
【図８】無線周波干渉（ＲＦＩ）に対する安定度が図４の電源により得られる方式を概念的に示す図である。
【図１】
0004409436.tif 000002
【図２Ａ−Ｆ】
0004409436.tif 000003
【図３】
0004409436.tif 000004
【図４】
0004409436.tif 000005
【図５】
0004409436.tif 000006
【図６】
0004409436.tif 000007
【図７】
0004409436.tif 000008
【図８】
0004409436.tif 000009