(57)【特許請求の範囲】
【請求項１】
マイクロコンピュータを含む制御装置によって被制御装置を制御する制御システムを模擬するシミュレーション装置であって、
前記マイクロコンピュータをソフトウエアで模擬するものであり、
前記被制御装置を制御するための制御プログラムの実行を行うマイコンコアをソフトウエアで模擬する仮想マイコンコア部と、前記マイコンコア周辺のハード的なリソースをソフトウエアで模擬する仮想マイコンリソース部と、を備える第１のシミュレータ部と、
前記被制御装置のモデルに基づいて前記被制御装置をソフトウエアで模擬する第２のシミュレータ部と、
前記第２のシミュレータ部からの情報に基づいて、前記第１のシミュレータ部に所定の処理を行わせるための割り込み信号を発生するシミュレーションエンジン部とを備え、
前記シミュレーションエンジン部は、前記第２のシミュレータ部からの被制御装置の状態を示す情報と、イベントリストに記憶されたイベントの仕様とに基づいて、前記第１のシミュレータ部に対する割り込み信号を発生し、
前記第１のシミュレータ部は、前記仮想マイコンコア部と前記仮想マイコンリソース部との間の情報の遣り取りを、仮想レジスタを介して行うものであり、前記シミュレーションエンジン部から割り込み信号が入力されると、当該割り込み信号に対応する前記制御プログラムにおけるアプリケーション処理を実行することを特徴とするシミュレーション装置。
【請求項２】
前記シミュレーションエンジン部は、前記割り込み信号による非時間同期イベントの完了時に、当該非時間同期イベントについての次回の割り込み信号の発生時間を計算して記憶すると共に、所定時間毎に前記記憶された非時間同期イベントの次回の割り込み信号の発生時間を再計算して記憶することを特徴とする請求項１に記載のシミュレーション装置。
【請求項３】
前記第１のシミュレータ部によって模擬される実機におけるイベントの実行時間は、前記第１のシミュレータ部を実行するマイクロコンピュータにおける同じイベントの実行時間から推定することを特徴とする請求項１又は２に記載のシミュレーション装置。
【請求項４】
前記第１と第２のシミュレータ部の間で送受信されるデータの設定を行うと共に、前記第２のシミュレータ部にイベント情報を発行するシミュレーション制御部が、グラフィカル・ユーザ・インターフェイスを備え、前記シミュレーション制御部は、シミュレーションに用いるモデルの設定を、前記グラフィカル・ユーザ・インターフェイスを用いて行うことを可能としたことを特徴とする請求項１から３の何れか１項に記載の電子機器のシミュレーション装置。
【請求項５】
前記シミュレーション制御部は、前記第１のシミュレータ部における内部制御データの中から、計測すべきデータを指定する機能を有することを特徴とする請求項４に記載の電子機器のシミュレーション装置。
【請求項６】
前記第２のシミュレータ部は、前記シミュレーション制御部によって指定された前記第１のシミュレータ部における内部制御データの計測を行うと共に、当該計測したデータを前記シミュレーション制御部に送付する機能を有することを特徴とする請求項５に記載の電子機器のシミュレーション装置。
【請求項７】
前記シミュレーション制御部は、前記第２のシミュレータ部に対して、任意のタイミングで前記イベント情報を発行する機能を備え、
前記第２のシミュレータ部は、前記シミュレーション制御部から任意のタイミングで発行されるイベント情報を受け取り、このイベント情報に従ってモデルを制御する機能を備えることを特徴とする請求項６に記載の電子機器のシミュレーション装置。
【請求項８】
前記第１のシミュレータ部に内部タイマが設けられており、他のシミュレータ部はこの内部タイマのカウントする時間で動作することを特徴とする請求項１から７の何れか１項に記載の電子機器のシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシミュレーション装置に関し、特に、マイクロコンピュータによって制御される電子機器をソフトウエアでシミュレーションすることができるシミュレーション装置に関する。更に詳しくは、電子機器に内蔵されたＣＰＵ（マイクロコンピュータの中枢部分）を備えたコントローラ上の制御ソフトウエアの動作を検証することができるシミュレーション装置に関する。
【背景技術】
【０００２】
従来、マイクロコンピュータを使用して制御を行う電子機器、例えば、マイクロコンピュータを内蔵したＥＣＵ（電子制御ユニット）によって制御される内燃機関（エンジン）や、マイクロコンピュータで制御される電気機器は、マイクロコンピュータの性能向上に応じた性能向上を図るため、年々改良が加えられている。そして、性能向上したマイクロコンピュータを組み込んだ電子機器では、安全性を確保するために動作確認試験を行う必要がある。
【０００３】
この動作確認試験は、性能向上したマイクロコンピュータを実際の電気機器に組み込んで行うことが望ましいが、自動車のエンジンのような大きなものでは、場所や騒音の制約もあって、なかなか実際の電子機器を使用した動作確認試験を行うことが困難であった。そこで、この動作確認試験はマイクロコンピュータを使用したシミュレーション装置を用いて行われることが多い。例えば、自動車のエンジン制御を行う場合の従来のシミュレーション装置は、仮想コントロールユニットと、仮想車両モデルとから構成される。
【０００４】
図１は、車両に搭載された実際のエンジン制御システムを、従来のシミュレーション装置で実現した場合の構成を対比して示すものである。図１における符号Ｎは実車両Ｖからの入力信号を示しており、１は電子制御式エンジンの制御システムにおけるＥＣＵ（電子制御ユニット）を示しており、Ｓは実車両Ｖへの出力信号を示している。
【０００５】
この例の電子制御式エンジンにおける実車両Ｖからの入力信号Ｎとしては、デジタル入力信号であるスタータ信号、電気負荷信号、シフト位置信号やエアコン（空気調和装置）信号等、アナログ入力信号である水温センサや吸気温センサからの信号等、パルス入力信号であるエンジン回転数信号や車速信号等がある。これらの入力信号ＮはＥＣＵ１に入力される。
【０００６】
また、ＥＣＵ１からの実車両Ｖへの出力信号Ｓとしては、デジタル出力信号であるチェックエンジンランプ、メインリレーへの信号やエアコンディショナカット信号、パルス出力信号であるＩＳＣ（アイドル回転数制御）信号、点火信号、噴射信号、アナログ出力であるシフト制御ソレノイド信号やＶＶＴ（可変バルブタイミング）のソレノイド信号等がある。これらの出力信号Ｓは実車両Ｖに入力される。一方、ＥＣＵ１には、入力用周辺回路２、組込み用マイクロコンピュータ３、及び出力用周辺回路４が設けられている。
【０００７】
これに対して、従来のシミュレーション装置９は、ＣＰＵシミュレータ部９１と外部モデル実行部９５とから構成される。ＣＰＵシミュレータ部９１には、制御ソフトウエア９３を内蔵する仮想制御ユニット９２と、内部タイマ９４が設けられている。また、外部モデル実行部９５には仮想車両モデル９６と内部タイマ９７が設けられている。ＣＰＵシミュレータ部９１の仮想制御ユニット９２と外部モデル実行部９５の仮想車両モデル９６とはバス９９を通じてデータの送受信を行っており、仮想車両モデル９６の入出力のデータ、例えば、エンジン回転数（ｒｐｍ）は従来のシミュレーション装置９においてモニタできるようになっている。
【０００８】
また、従来のシミュレーション装置９の内部には、ＣＰＵシミュレータ部９１の内部の値を計測したログファイル９８が設けられている。更に、従来のシミュレーション装置９には、ＣＰＵシミュレータ部９１と外部モデル実行部９５にそれぞれ内部タイマ９４，９７が設けられており、ＣＰＵシミュレータ部９１側と外部モデル実行部９５側はそれぞれが内蔵する内部タイマ９４，９７を相互参照し、シミュレーションの状況に合わせて停止、再開させることによって時間同期をとっている。
【０００９】
図２は図１のＥＣＵ１の内部の構成を詳細に示すものである。入力用周辺回路２には、車両から入力された信号を増幅する増幅器２１や通信回路に対してプロトコル等の前処理を行う前処理回路２２がある。組込み用マイクロコンピュータ３は、演算処理を行うＣＰＵコア３０とメモリ３１、及び入出力（Ｉ／Ｏ）制御を行う周辺リソースが、１つのパッケージに収納されたものである。周辺リソースには、入力系のリソースと出力系のリソースとがあり、入力系のリソースには図１に示した入力用周辺回路２からの信号が入力され、出力系のリソースからの信号は図１に示した出力用周辺回路４に出力される。出力用周辺回路４には、後段の装置を駆動するためのドライバ回路４１や通信回路３６からの信号をアクチュエータ信号に変換する後処理回路４２がある。
【００１０】
図２には、入力系のリソースとして、デジタル信号を扱う入力ポート２５とラッチポート２６、アナログ入力を扱うＡ／Ｄコンバータ２７、通信を行う通信部２８及びパルス入力を扱うキャプチャ２９が示してあり、出力系のリソースとしては、デジタル出力を出力する出力ポート３２、パルス出力を出力するＰＷＭ（パルス幅変調器）３３とコンペア３４、アナログ出力を出力するシリアル３５、及び通信を行う通信回路３６が示してある。これらの周辺リソースは内部バス３７によってＣＰＵコア３０及びメモリ３１に相互に接続されている。また、組込み用マイクロコンピュータ３の内部には、これらの周辺リソースに加えて、図示しない内部タイマや割り込みコントローラが設けられている。
【００１１】
図１も参照して、車両に搭載された実際のエンジン制御システムを、従来のシミュレーション装置９で実現した場合は、ＥＣＵ１の入力用周辺回路２、組込み用マイクロコンピュータ３のキャプチャ２９、及び出力用周辺回路４が、ＣＰＵシミュレータ部９１の仮想制御ユニット９２に対応する。また、組込み用マイクロコンピュータ３のメモリ３１の中のターゲットソフトウエアが、仮想制御ユニット９２の中にある制御ソフトウエア９３に対応する。更に、実車両Ｖが外部モデル実行部９５の仮想車両モデル９６に対応する。
【００１２】
このようなシミュレーション装置に類似するもので、マイクロコンピュータを搭載した電子機器の開発に使用されるものが、例えば、特許文献１に開示されている。
【００１３】
ところが、特許文献１に開示のシミュレーション装置には、前述のようにマイコンシミュレータ（仮想制御ユニット）とハードウエアシミュレータ（仮想車両モデル）のみで構成されるために、外部からモニタできるデータは、仮想車両モデルの入出力のみであり、マイコンシミュレータ部（ＣＰＵシミュレータ）の内部の値はログファイルとして取り出されるだけであり、シミュレーションが終了した後でしか参照できないという問題点があった。
【００１４】
また、実際に実物のマイクロコンピュータの入出力信号をチェックする場合には、オシロスコープのような測定機で実際のＥＣＵの入出力波形を見ることができるが、従来のシミュレータでは入出力波形を見ることができなかった。
【００１５】
更に、ＣＰＵシミュレータ部、外部モデル実行部が独自の内部タイマを備えているために、シミュレーションの状況に合わせてそれぞれを停止、再開させることによって時間同期をとっているために、以下のような問題点があった。
【００１６】
（Ａ）シミュレーションによる解析が十分に行えず、制御ソフトウエアの不具合を見逃してしまう可能性が高かった。
【００１７】
（Ｂ）シミュレーション装置の動作不良の場合に、動作不良の問題点を見つけるのに時間がかかった。
【００１８】
（Ｃ）仮想車両モデルでは、高精度の時間分割で演算が必要な部分と、必要がない部分とが混在しているが、モデル全体を同じ時間分割で演算するため、モデル内で一番高精度な部分に全体を合わせることになり、モデルの演算負荷が大きくなっていた。
【００１９】
（Ｄ）２つのブロックが独自の内部タイマを備えているため、双方の時間軸を合わせるのが難しい。
【００２０】
そこで、図３に示すような、電子機器のシミュレーション装置８が考えられる。図３にも、図１と同様に車両に搭載された実際のエンジン制御システムが、電子機器のシミュレーション装置８の構成に対比して示してある。図３のシミュレーション装置８には、電子機器を制御するマイクロコンピュータ相当部分をソフトウエアで実現したＣＰＵシミュレータ部５と、電子機器に相当する部分をソフトウエアで実現した外部モデル実行部６と、両者間のディジタルデータの送受信の制御を行うシミュレーション制御・表示部７が設けられており、外部モデル実行部６の中に、電子機器に実際に入出力される信号に相当する仮想実信号をソフトウエアで実現するデバイスモデル６１とモデル制御部６３が設けられると共に、この仮想実信号を外部からモニタできる計測データ表示部７３が設けられている。
【００２１】
ＣＰＵシミュレータ部５には、仮想制御ユニット５０と内部タイマ５５が設けられており、仮想制御ユニット５０の中には、制御ソフトウエア（図には制御ソフトと記載）５２とＣＰＵモデル５３を内蔵する仮想マイクロコンピュータ（図には仮想マイコンと記載）５１と周辺回路モデル５４がある。外部モデル実行部６には、デバイスモデル６１とプラントモデル６２を備えた仮想車両モデル６０、モデル制御部６３、及びモデル制御部６３の管理の下に作られる設定情報ファイル７８がある。
【００２２】
また、シミュレーション制御・表示部７には、シミュレーション制御部７１、データ入力部７２、計測データ表示部７３、計測データファイル７４、計測データ解析部７５、及びシミュレーション制御部７１の管理の下に作られる情報設定ファイル７８がある。シミュレーション制御・表示部７の情報設定ファイル７８の中には、プラントモデルとデバイスモデルの接続情報が格納され、この接続情報は転送されて外部モデル実行部６の情報設定ファイル７８の中に格納される。
【００２３】
ＣＰＵシミュレータ部５のＣＰＵモデル５３は、この上で動作する制御ソフトウエアを備えた「仮想のマイクロコンピュータ」であり、周辺回路モデル５４は「仮想の制御ユニット」を構成する。ここで、ＣＰＵモデル５３と周辺回路モデル５４は、ハードウエアの仕様を元にモデリングしたものである。
【００２４】
このようなシミュレーション装置８では、ハードウエアをそのままモデル化しているので、ＣＰＵシミュレータ部５と、外部モデル実行部間６の情報が電気信号相当のものであり、時刻情報は付加されていない。また、モデル制御部６３が仮想マイコン５１から一定の周期でコールされる時間同期で処理が行われている。
【００２５】
【特許文献１】特許第３１８９７９３号（図１）
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、このようなシミュレーション装置８では、ハードウエアをそのままモデル化していることから、機種変更の度にＣＰＵモデル５３、周辺回路モデル５４などの複雑なハードウエアを再度モデリングする必要があり、開発時間とコストがかかるという問題点があった。
【００２７】
そこで、本発明は、エンジン等の被制御装置を制御するマイクロコンピュータを内蔵したＥＣＵ（電子制御ユニット）を模擬するシミュレーション装置において、機種変更の度にＣＰＵモデル、周辺回路モデルなどの複雑なハードウエアをモデリングする必要がなく、システム構築に要するコスト、時間を削減できるシミュレーション装置を提供することを目的としている。
【課題を解決するための手段】
【００２８】
前記目的を達成する本発明のシミュレーション装置は、マイクロコンピュータを含む制御装置によって被制御装置を制御する制御システムを模擬するシミュレーション装置であって、マイクロコンピュータをソフトウエアで模擬するものであり、被制御装置を制御するための制御プログラムの実行を行うマイコンコアをソフトウエアで模擬する仮想マイコンコア部と、マイコンコア周辺のハード的なリソースをソフトウエアで模擬する仮想マイコンリソース部と、を備える第１のシミュレータ部と、被制御装置のモデルに基づいて被制御装置をソフトウエアで模擬する第２のシミュレータ部と、第２のシミュレータ部からの情報に基づいて、第１のシミュレータ部に所定の処理を行わせるための割り込み信号を発生するシミュレーションエンジン部とを備え、シミュレーションエンジン部は、第２のシミュレータ部からの被制御装置の状態を示す情報と、イベントリストに記憶されたイベントの仕様とに基づいて、第１のシミュレータ部に対する割り込み信号を発生し、第１のシミュレータ部は、仮想マイコンコア部と仮想マイコンリソース部との間の情報の遣り取りを、仮想レジスタを介して行うものであり、シミュレーションエンジン部から割り込み信号が入力されると、当該割り込み信号に対応する制御プログラムにおけるアプリケーション処理を実行することを特徴とするシミュレーション装置である。
【発明の効果】
【００２９】
以上のように構成された本発明のシミュレーション装置によれば、機種変更の度にＣＰＵモデル、周辺回路モデルなどの複雑なハードウエアをモデリングする必要がなく、システム構築に要するコスト、時間を削減できるという効果がある。
【００３０】
なお、本発明のシミュレーション装置は、電子制御式エンジンの制御に特に有効に適用できる。
【発明を実施するための最良の形態】
【００３１】
本発明の実施の形態を説明する前に、従来のシミュレーション装置８の他の問題点について説明する。従来のシミュレーション装置８では、ＣＰＵシミュレータ部５と、外部モデル実行部６の間の情報が電気信号相当のものであり、また、時刻情報が付加されていないので、モデル制御部６３が仮想マイクロコンピュータ５１から一定の周期でコールされる時間同期で処理を行っていた。
【００３２】
このために、前述の問題点以外にも、以下のような問題点があった。
（１）ＣＰＵモデル５３、周辺回路モデル５４は詳細なハードウエアモデルであるため、シミュレーションの負荷が高くなり、演算速度が遅くなっていた。
（２）仮想マイコン５１のクロックを基に一定の周期でシミュレーションが実行されているために、パラメータに変化がない場合でも無駄な演算が行われており、演算速度が遅くなっていた。
（３）ＣＰＵシミュレータ部５と外部モデル実行部６の間の情報伝達を、電気信号相当のデータで行っていたため、短い時間での入出力処理が必要であった。
（４）ＣＰＵシミュレータ部５と外部モデル実行部６の間の伝達データに時刻情報がなかったため、データに変化がない場合でも一定周期で入出力処理を行う必要があり、演算速度が遅くなっていた。
（５）収集したデータを解析するための有効な手段がないため、解析に時間がかかった。
（６）シミュレーション中、ＣＰＵシミュレータ部５、或いは外部モデル実行部６にデータを入力する手段がなく、予めモデルに組み込まれた動作でのシミュレーションしかできなかった。
（７）シミュレーション中、仮想車両モデル６０に対して、外部から開始、停止、再開を操作する手段がなく、予め決められた動作でのシミュレーションしかできなかった。
【００３３】
このような問題点に対して、本発明では、マイクロコンピュータを内蔵したＥＣＵ（電子制御ユニット）によって制御されるエンジンや、マイクロコンピュータで制御されるシミュレーション装置において、更に以下のような効果を達成することを目的としている。
（ａ）ＣＰＵモデル、周辺回路モデルは詳細なハードウエアモデルを作らずにシミュレーションの負荷を軽くして、演算速度を速くすることができる。
（ｂ）イベント駆動によるシミュレーション実行を行なって演算速度を速くすることができる。
（ｃ）収集したデータが簡単に解析できてデバッグ業務の効率を上げることができる。
（ｄ）シミュレーション中、ＣＰＵシミュレータ部、或いは外部モデル実行部にデータを入力でき、任意のシミュレーションをさせることができる。
（ｅ）シミュレーション中、仮想車両モデルに対して、外部から開始、停止、再開を操作することができる。
【００３４】
以下、添付図面を用いて前述の効果を達成する本発明の実施形態を、具体的な実施例に基づいて詳細に説明するが、以下の実施例では、本発明を適用する電子制御機器として、電子制御式エンジンを説明する。
【００３５】
図４は、車両に搭載された実際のエンジン制御システムを、本発明のシミュレーション装置で実現した場合の構成に対比して示すものである。図４に示した車両に搭載された実際のエンジン制御システムの構成は図１と同じであり、同じ符合を付してある。従って、図４における符号Ｎは実車両Ｖからの入力信号であり、１は電子制御式エンジンの制御システムにおけるＥＣＵ（電子制御ユニット）であり、Ｓは実車両Ｖへの出力信号である。
【００３６】
また、電子制御式エンジンにおける実車両Ｖからの入力信号Ｎは、デジタル入力信号であるスタータ信号、電気負荷信号、シフト位置信号やエアコン信号等、アナログ入力信号である水温センサや吸気温センサからの信号等、パルス入力信号であるエンジン回転数信号や車速信号等であり、これらの入力信号ＮはＥＣＵ１に入力される。
【００３７】
ＥＣＵ１からの実車両Ｖへの出力信号Ｓは、デジタル出力信号であるチェックエンジンランプ、メインリレーへの信号やエアコンディショナカット信号、パルス出力信号であるＩＳＣ（アイドル回転数制御）信号、点火信号、噴射信号、アナログ出力であるシフト制御ソレノイド信号やＶＶＴ（可変バルブタイミング）のソレノイド信号等であり、これらの出力信号Ｓは実車両Ｖに入力される。ＥＣＵ１には、入力用周辺回路２、組込み用マイクロコンピュータ３、及び出力用周辺回路４が設けられている。ＥＣＵ１の内部構成は図２で説明したので、ここではその説明を省略する。
【００３８】
本発明のシミュレーション装置１８は、ＣＰＵを備えたコントローラ上の制御ソフトウエアの動作を検証するためのシミュレーション装置である。本発明によって実現されるシミュレーション装置１８は、ＣＰＵを備えたコントローラと、制御対象となる機構、回路などを含んだ制御システム全体をシミュレートするものであり、大きく分けてＣＰＵシミュレータ部１５と外部モデル実行部１６、シミュレーションエンジン部７０、及びシミュレーション制御・表示部７の４つの部分から構成される。
【００３９】
ＣＰＵシミュレータ部１５には、仮想マイコンコア部１０（前述のようにマイコンはマイクロコンピュータの略）、仮想マイコンリソース部２０、及び内部タイマ５５が設けられている。また、仮想マイコンコア部１０の中には、実機環境と同一のインタフェースを持つＩ／Ｏドライバ１１と制御ソフト１２（前述のようにソフトはソフトウエアの略）がある。更に、仮想マイコンリソース部２０には、フリーランタイマ（図には単にタイマと記載）、キャプチャ、コンペア等の、図２で説明したようなリソース２３がある。仮想マイコンコア部１０と仮想マイコンリソース部２０の中には後述する仮想レジスタがあり、両者はデータの交換を行うことができる。Ｉ／Ｏドライバ１１で得られた入出力情報は、仮想マイコンリソース部２０のリソース２３に伝えられる。
【００４０】
また、外部モデル実行部１６には、図３に示したデバイスモデル６１に代わるＩ／Ｆボードモデル４３と、プラントモデル４４、モデル制御部４５、及びモデル制御部４５の管理の下に作られる設定情報ファイル７８がある。Ｉ／Ｆボードモデル４３は、ＥＣＵ内に設けられているマイコン以外のＩ／Ｆ部をモデル化したものであり、Ｉ／Ｆボード機能をシミュレートするものである。また、プラントモデル４４は、ＥＣＵ外に設けられている被制御装置（車両やエンジン等）をモデル化したものであり、制御対象となる外部機構等をシミュレートする。また、モデル制御部４５はこれら２つのモデルを制御する。
【００４１】
シミュレーション制御・表示部７の構成は図３に示したものと同じであるので、同じ符合を付してある。シミュレーション制御・表示部７は、シミュレーション全体を制御するシミュレーション制御部７１、シミュレーション環境にデータを入力するデータ入力部７２、計測したシミュレーション結果を表示する計測データ表示部７３、計測データファイル７４、蓄積した計測データを詳細に解析する計測データ解析部７５、及びシミュレーション制御部７１の管理の下に作られる情報設定ファイル７８がある。シミュレーション制御・表示部７の情報設定ファイル７８の中には、後述するプラントモデルとＩ／Ｆボードモデルの接続情報が格納され、この接続情報は転送されて外部モデル実行部１６の情報設定ファイル７８の中に格納される。
【００４２】
シミュレーションエンジン部７０は仮想マイコンコア部１０と外部モデル実行部１６とに接続しており、システムクロック７６と、イベント演算部７７とを備える。シミュレーションエンジン部７０を通じてＣＰＵシミュレータ部１５のリソース２３と外部モデル実行部１６のＩ／Ｆボードモデル４３とは物理値相当のデータの通信を行うことができ、このときのデータには時刻情報が含まれている。また、イベント演算部７７は、制御ソフト１２とモデル制御部４５における演算の実行を制御する。なお、イベントとは、外部状態により変化する事象のことであり、ここでは、モデルの演算開始、停止、再開等を示す。
【００４３】
以上のように構成された本発明のシミュレーション装置１８では、バスによって仮想マイコンコア部１０、仮想マイコンリソース部２０、イベント演算部７７、モデル制御部４５、Ｉ／Ｆボードモデル４３、プラントモデル４４、及びシミュレーション制御部７１が相互に接続されており、これらの間でデータの送受信が行われる。
【００４４】
車両に搭載された実際のエンジン制御システムを、本発明のシミュレーション装置１８で実現した場合は、以下のような対応関係がある。
【００４５】
（Ａ）実車両Ｖは、外部モデル実行部１６のＩ／Ｆボードモデル４３とプラントモデル４４に対応する。
【００４６】
（Ｂ）車両からの入力信号Ｎと車両への出力信号Ｓは、Ｉ／Ｏドライバ１１とＩ／Ｆボードモデル４３とを結ぶバスの中にある。
【００４７】
（Ｃ）ＥＣＵ１の入力用周辺回路２及び出力用周辺回路４は、仮想マイコンコア部１０と仮想マイコンリソース部２０に対応する。
【００４８】
（Ｄ）組込み用マイクロコンピュータ３のメモリ３１（図２）の中のターゲットソフトウエアは、仮想マイコンコア部１０の中にある制御ソフト１２に対応する。
【００４９】
ここで、図４に示した本発明のシミュレーション装置１８における各部分の動作を、図５〜図９に示す具体的な実施例を用いて詳細に説明する。
【００５０】
（１）仮想マイコンコア部１０と仮想マイコンリソース部２０の間のデータの流れ
【００５１】
図５は、図４に示した本発明の電子機器のシミュレーション装置１８における、仮想マイコンコア部１０と仮想マイコンリソース部２０の間のデータの流れを説明するものである。この図には、図４の仮想マイコンコア部１０におけるＩ／Ｏドライバ１１の入力情報の取得、制御ソフト１２のアプリケーション処理、及びＩ／Ｏドライバ１１の出力要求確定の処理の詳細を示すものである。
【００５２】
図４に示したイベント演算部７７から割込みがイベントトリガとして仮想マイコンコア部１０のＩ／Ｏドライバ１１に入力されると、Ｉ／Ｏドライバ１１は先ず仮想マイコンリソース部２０から割込みフラグを取得して、これを割込みコントローラに入力する。割込みフラグを取得した後は、この割込みフラグのクリアを行ってから入力情報を一括取得する。これは、入力情報を取得してから割込みフラグを取得すると、割込みフラグの取得によって変化する入力情報があるかもしれないからである。
【００５３】
よって、本発明では割込みが確定した後にその時の最新情報を読むことで、確実に必要なタイミングの値を読む。即ち、割込みコントローラで割込み要因の確定をしておいてから、割込みハンドラの処理に移る直前で入力情報をＩ／Ｏドライバ前処理として一括取得する。一括取得する入力情報は、ポートレベル、キャプチャ値、受信データ、ＡＤ変換値等の入力データを含む。データを一括取得した後は、仮想レジスタ（ＲＡＭ）１３に入力情報を設定しておく。
【００５４】
このようにして、割込みフラグの取得と入力情報の一括取得が行われた後、割込みコントローラは割込みフラグを見てそれに付随するアプリケーション処理を起動する。アプリケーション処理は制御ソフト１２の割込みハンドラから開始される。
【００５５】
アプリケーション処理にはアプリケーション層Ｌ１（図ではアプリ層）、２つのハードウエア依存層Ｌ２，Ｌ３（図ではハード依存層）、及びマイコン依存層Ｌ４があり、これらの層で必要な演算が実行される。この演算の中でＩ／Ｏ処理があり、入力情報を取るという命令がきた場合は、本発明では直接仮想マイコンリソース部２０の仮想レジスタ１４からデータをとる。マイコン依存層Ｌ４と仮想レジスタ１４との間に描かれた破線、及びマイコン依存層Ｌ４と仮想レジスタ１３との間に描かれた破線が、アプリケーション処理に相当する。仮想マイコンコア部１０が仮想マイコンリソース部２０から取得したデータは、仮想レジスタ１３に一旦蓄積しておく。出力設定があった場合は出力設定を仮想レジスタ１３に書き込むと同時に、実際に命令を出すように仮想マイコンリソース部２０に出力する。
【００５６】
この場合、仮想レジスタ１３に設定済（ポート入力情報は一括して先頭で取得済である）のものは、仮想レジスタ１３からデータを読み取るだけである。即ち、色々な場合があり、データを仮想マイコンリソース部２０の仮想レジスタ１４から直接読み取る場合と、最初に一括して設定したデータを読み取るだけのものなどがある。また、図５に記載したマイコン依存層Ｌ４と仮想レジスタ１３あるいは仮想レジスタ１４とのデータの送受信は一例であり、このようなデータの送受信は何回行っても良い。
【００５７】
このようにして、アプリケーション処理が終了すると、Ｉ／Ｏドライバ１１の後処理として、出力要求の一括設定と、仮想マイコンリソース部２０への割込み許可要求が実行される。出力要求の一括設定では、仮想レジスタ１３と仮想マイコンリソース部２０に出力設定が行われ、仮想マイコンリソース部２０への割込み許可要求が行われる。Ｉ／Ｏドライバ１１の後処理では、得られたポートレベル、コンペア、ＰＷＭ、送信データ、通信起動データ、Ａ／Ｄ起動データ等の出力情報が仮想マイコンリソース部２０に出力される。この後、Ｉ／Ｏドライバ１１は次回の割込み（イベントトリガ）の発生待ちとなる。
【００５８】
（２）実行シーケンスの例
本発明のシミュレーション装置１８は、図４で説明したように、シミュレーションエンジン部７０にイベント演算部７７が設けられている。また、図６に示すように、シミュレーションエンジン部７０には、図４では図示しなかったイベントリスト７９とシミュレーショングローバルタイマ（図ではＧＴＭ）８０が設けられている。シミュレーションＧＴＭ８０は、フリーランタイマである。なお、図６に示すイベントリスト７９には、イベントとして、エンジン制御に関するイベントが例として記載されている。
【００５９】
イベントリスト７９には、そのイベントが発生する時間と、発生するイベントの内容が格納されている。図６に示すイベントリスト７９には、時間Ｔｎｅ１に発生するＮＥ（回転数）割込、と時間Ｔｔ１に発生する１ｍｓ割込が示してある。イベント内容には、この他にも、車速割込、点火時期割込、燃料噴射割込等がある。図６にはシミュレーションエンジン部７０の他に、イベント演算部７７に関連する仮想マイコンコア部１０、仮想マイコンリソース部２０、及びＩ／Ｆボードモデル４３を示してある。
【００６０】
この例ではイベント演算部７７は、以下の処理を行う。なお、以下の(2-1)が図６の丸付き数字の１に対応し、以下(2-7)まで同様に対応する。
【００６１】
(2-1)イベントリスト７９の最上位からイベントを取り出す。
(2-2)シミュレーションＧＴＭ及びフリーランタイマを時間Ｔｎｅ１に更新する。
(2-3)キャプチャレジスタにフリーランタイマの下位ｎビット（キャプチャレジスタ長）をセットする。
【００６２】
(2-4)該当する割り込みフラグのセットを行う。
(2-5)仮想マイコンコア部１０の割込に相当する呼び出しを行う。
(2-6)処理完了を伝える。イベント演算部７７で次回の割込発生時間を計算する。
【００６３】
（例）イベントがエンジン制御に関する場合、エンジン回転数が１０００ｒｐｍの場合の次回のＮＥ割込の時間Ｔｎｅ２は以下のように計算される。
１０００ｒｐｍ＝１周期が約６０ｍｓ＝リングギヤの次の１歯までの時間が約５ｍｓ
よって、次回のＮＥ割込の時間Ｔｎｅ２＝Ｔｎｅ１＋５ｍｓ
(2-7)イベントリスト７９の最後に次回の割込予約を、時間Ｔｎｅ２、内容ＮＥ割込として追加する。
【００６４】
このように、仮想マイコンコア部１０、仮想マイコンリソース部２０、及びＩ／Ｆボードモデル部４３は、シミュレーションエンジン部７０のイベント演算部７７がイベントリスト７９からイベントを取り出してイベントトリガを出力した時に演算を行うので、従来の一定周期による演算に比べて高速に動作することが可能になる。
【００６５】
なお、(2-6)において計算した次回の割込予約の設定時間が長い場合（これは、例えばエンジン回転数が低い場合に発生する）には、１ｍｓ割込において(2-6)において計算した次回の割込予約の設定時間を再度計算し、その値が変わっている場合には、(2-6)において計算した次回の割込予約を取り消し、新たに計算した値を用いて次回の割込予約を再設定しても良い。
【００６６】
（３）実機のＣＰＵの実行時間
本発明のシミュレーション装置１８を使用して実機の処理時間を計測する場合、即ち、ターゲットソフトウエア上の処理時間を計測したい場合、ターゲットソフトウエア上の実行時間は、シミュレーション装置１８の上の実行時間からの推測値を使用することができる。即ち、シミュレーション装置１８の上で動かすＯＳ等の制御用プログラミングを記載するのに使用されるプログラミング言語と、実機の上で動かすＯＳ等の制御用プログラミングを記載するのに使用されるプログラミング言語とは異なるが、両者のイベントの実行時間は殆ど変わらないか、或いは比例関係にあるので、シミュレーション装置１８の上で計測したイベントの実行時間から実機の上のイベントの処理時間を推定することが可能である。
【００６７】
（４）シミュレーション制御部の動作
本発明のシミュレーション装置１８では、図４で説明したように、シミュレーション制御・表示部７にシミュレーション制御部７１があり、外部モデル実行部６にモデル制御部４５が設けられている。
【００６８】
シミュレーション制御部７１は、グラフィカル・ユーザ・インタフェース（ＧＵＩ）を備えており、図７に示すように、予め用意されているプラントモデル群６６とＩ／Ｆボードモデル群６７の中から任意のモデルを選択し、モデル実行周期を指定し、プラントモデルとＩ／Ｆボードモデル間のポート接続を設定し、ＣＰＵシミュレータ部１５の内部の制御データ（仮想マイコンコア部１０の中のＲＡＭ値）を取得するための情報（アドレス等）を設定し、計測すべきデータを指定する機能を有する。また、前述の設定情報を設定情報ファイル７８に出力し、モデル制御部４５に設けられた設定情報ファイル７８に受け渡す機能を有する。
【００６９】
即ち、図７には、設定情報ファイル７８は１つしか描かれていないが、この設定情報ファイル７８は、図４に示すように、外部モデル実行部１６とシミュレーション制御・表示部７のそれぞれに設けられるものである。更に、シミュレーション制御部７１は、モデル制御部４５に対して任意のタイミングでイベント情報を発行する機能も有する。
【００７０】
ここで、仮想車両モデル６０としてのＩ／Ｆボードモデル４３とプラントモデル４４との間のポート接続の設定について説明する。本発明は、仮想車両モデル６０をＩ／Ｆボードモデル４３とプラントモデル４４に分けたことに特徴がある。Ｉ／Ｆボードモデル４３はＩ／Ｆボード機能をシミュレートするものあり、汎用的に作られていて、車両の車種が変わっても共通で使うことができる。よって、Ｉ／Ｆボードモデル４３は基本的には固定にして１つ用意しておけば済むが、シミュレータに更に汎用性を持たせるために、複数種類のＩ／Ｆボードモデル４３を用意しておいても良いものである。図７示す実施例では、Ｉ／Ｆボードモデル群６７にＩ／ＦボードモデルＡとＩ／ＦボードモデルＢの２種類のＩ／Ｆボードモデル４３が用意されている。
【００７１】
これに対して、プラントモデル４４は車両の車種毎のデータ（物理値）を示すものであり、車両の車種が変われば変更する必要がある。そこで、プラントモデル４４は数多く用意しておく方が良い。図７に示す実施例では、プラントモデル群６６に多数のプラントモデル４４（プラントモデルＡ，プラントモデルＢ…）が用意されている。
【００７２】
そして、シミュレーション制御部７１には、Ｉ／Ｆボードモデル４３とプラントモデル４４の接続ポートの情報が格納されている。よって、シミュレーション制御部７１はシミュレーション時に、図示のようにプラントモデル群６６から１つのプラントモデル（例えば、プラントモデルＢ）を選択すると共に、Ｉ／Ｆボードモデル群６７から１つのＩ／Ｆボードモデル（例えば、デバイスモデルＡ）を選択し、選択したＩ／Ｆボードモデル４３とプラントモデル４４の組み合わせの情報と、これらのポート接続情報とを、設定情報ファイル７８に設定するのである。
【００７３】
モデル制御部４５は、シミュレーション制御部７１によって設定された、Ｉ／Ｆボードモデル４３とプラントモデル４４の組み合わせの情報、及びこれらのポート接続情報とを設定情報ファイル７８から読込み、設定内容に応じて各モデルを制御すると共に、ＣＰＵシミュレータ部１５の内部の制御データを含む指定されたデータを計測し、この計測データを順次シミュレーション制御部７１に送付する機能を有する。また、シミュレーション制御部７１から任意のタイミングで発行されるイベント情報を受け取り、受け取ったイベント情報にしたがってＩ／Ｆボードモデル４３とプラントモデル４４を制御する機能も有する。
【００７４】
（５）シミュレーション制御部から得られる計測データの表示方法
本発明のシミュレーション装置１８では、図８に示すように、シミュレーションの結果得られたデータを、シミュレーション制御部７１で処理し、計測データ表示部７３で表示する。計測データ表示部７３には得られた波形を時系列で表示する時系列データ表示部７３Ａと、データをメータ、バーグラフ、ＬＥＤ等のアニメーションや数値で表示するアニメーション・数値表示部７３Ｂとがある。
【００７５】
（６）計測データの解析方法
本発明のシミュレーション装置１８では、シミュレーションの結果得られたデータを、シミュレーション制御部７１で処理し、図４に示した計測データファイル７４に蓄積する。このようにして計測データファイル７４に蓄積されたデータは、計測データ解析部７５により解析することができる。
【００７６】
（７）シミュレーション環境へのデータ入力
更に、本発明のシミュレーション装置１８では、図４に示したように、シミュレーション制御部７１にデータ入力部７２が接続されている。この結果、シミュレーション制御部７１に対して外部から任意のタイミングでデータを入力できる。データの入力方法は、図示しないが、キーボードや、マウスポインタによるアニメーションの操作（スライダ、ボリューム等）によって行うことができる。
【００７７】
（８）シミュレーション実行の全体の流れ
図９は、本発明のシミュレーション装置によるシミュレーション実行の流れを、シミュレーション制御部７１、モデル制御部４５、プラントモデル４４とＩ／Ｆボードモデル４３を備えた仮想車両モデル６０、ＣＰＵシミュレータ部１５、及びイベント演算部７７の間のデータのやりとりに基づいて説明する流れ図の前半部分を示すものであり、図１０はこの流れ図の後半部分を示すものである。この流れ図は図４で説明したシミュレーション装置における各部の動作を示すものである。なお、図中の何も記載のないブロックは演算を示している。
【００７８】
(Ａ)  シミュレーションの準備(モデルアイドル状態まで)
(A-1)  シミュレーション制御部７１において、図７で説明したＩ／Ｆボードモデル群６６とプラントモデル群６７の中から、任意のＩ／Ｆボードモデル４３とプラントモデル４４の選択が行われる。
【００７９】
（A-2)  続いて、シミュレーション制御部７１では選択されたＩ／Ｆボードモデル４３とプラントモデル４４の間のポート接続情報の設定が行われる。この設定情報は、設定情報としてシミュレーション制御・表示部７の設定情報ファイル７８に格納されると共に、シミュレーション制御部７１からモデル制御部４５に入力され、外部モデル実行部１６にある設定情報ファイル７８にも格納される。
【００８０】
(A-3)   モデル制御部４５ではこの設定情報によってモデル制御部の初期化が行われ、初期化が完了すると初期化完了メッセージがシミュレーション制御部７１に返送される。
【００８１】
(A-4)  このようにして設定情報が外部モデル実行部１６にある設定情報ファイル７８に格納されると、ＣＰＵシミュレータ部１５がこの設定情報ファイル７８に格納された情報を読み、この情報に従って動作を開始する。
【００８２】
（A-5)  一方、ＣＰＵシミュレータ部１５では、イベント演算部７７で発生する割り込み（イベントトリガ）に従い、破線で示すタイミングで入力されたイベントトリガに応じてマイコン内部の演算（ブロックで示す部分）が実行される。即ち、イベント発生時のみＣＰＵシミュレータ部１５で演算が行われる。同様に、仮想車両モデル６０のＩ／Ｆボードモデル４３も、イベント演算部７７で発生するイベントトリガに従い、破線で示すタイミングで入力されたイベントトリガに応じて演算（ブロックで示す部分）が実行される。即ち、イベント発生時のみＩ／Ｆボードモデル４３で演算が行われる。
【００８３】
（A-6)  また、ＣＰＵシミュレータ部１５で演算されたデータは、白抜きの矢印で示すようにイベント演算部７７からのイベントトリガによってＩ／Ｆボードモデル４３に入力され、Ｉ／Ｆボードモデル４３は入力されたデータに応じた演算を行い、Ｉ／Ｆボードモデル４３で演算されたデータは、白抜きの矢印で示すようにＩ／Ｆボードモデル４３からＣＰＵシミュレータ部１５に返される。
【００８４】
(Ｂ)  シミュレーションの開始、実行
(B-1)  初期化完了通知を受けたシミュレーション制御部７１は演算開始指示を作成し、これが演算開始イベントとしてモデル制御部４５に送られ、モデル演算が開始される。
【００８５】
(B-2)  モデル制御部４５では、この演算開始イベントの入力によって演算開始指示が作成され、これが仮想車両モデル６０のプラントモデル４４に入力される。
【００８６】
(B-3)  一方、ＣＰＵシミュレータ部１５の仮想マイコンコア部１０上の制御ソフトウエア１２の制御信号がＩ／Ｏドライバ１１と仮想マイコンリソース部２０を通じてＩ／Ｆボードモデル４３に送られる。ＣＰＵシミュレータ部１５からＩ／Ｆボードモデル４３へのデータ入力は、白抜きの矢印で示されるように、Ｉ／Ｆボードモデル４３へのイベント演算部７７からのイベントトリガ入力時に同時に行われる。Ｉ／Ｆボードモデル４３ではこのデータ入力に基づいて演算が行われる。演算が終わると、演算結果のデータが同じく白抜きの矢印で示すように、イベント演算部７７からのイベントトリガによってＣＰＵシミュレータ部１５に送り返される。但し、実際には、Ｉ／Ｆボードモデル４３による演算結果のデータは、一旦共有のバッファに書き込まれ、ＣＰＵシミュレータ１５は、次のイベントトリガのタイミングの前の適切なタイミングでこのバッファに書き込まれたデータを取り込むのである。
【００８７】
(B-4)  このようなＣＰＵシミュレータ部１５とＩ／Ｆボードモデル４３の間のデータのやりとりはイベントトリガによって繰り返される。一方、イベントトリガによってポート接続情報がＣＰＵシミュレータ部１５からプラントモデル４４に入力されると、プラントモデルデータが白抜きの矢印で示すようにプラントモデル４４に伝えられ、プラントモデル４４ではこのデータ入力に基づいてモデル演算が行われる。
【００８８】
(B-5)  プラントモデル４４における演算結果は、図１０に示すように、ポート接続情報に従って白抜きの矢印で示すようにＩ／Ｆボードモデル４３に送られ、仮想マイコンリソース部２０とＩ／Ｏドライバ１１を通じて制御ソフトウエア１２にフィードバックされる。
【００８９】
なお、この場合も実際には、プラントモデル４４による演算結果のデータは、一旦共有のバッファに書き込まれ、Ｉ／Ｆボードモデル４３は次のイベントトリガのタイミングの前の破線で示す適切なタイミングでこのバッファに書き込まれたデータを取り込むのである。
【００９０】
(B-6)  (B-3)から(B-5)の処理が繰り返し実行される。
【００９１】
（Ｃ）  シミュレーション状態のモニタ及びデータ入力
(C-1)  シミュレーション実行中のデータは、随時、モデル制御部４５を通じてシミュレーション制御部７１に送られ、計測データ表示部７３によって表示される。
【００９２】
(C-2)  また、シミュレーションの実行中は、データ入力部７２からプラントモデル４４に対して随時値の入力が可能である。
【００９３】
（Ｄ）  シミュレーションデータの保存、解析
(D-1)  シミュレーション実行中のデータは、随時モデル制御部４５を通じてシミュレーション制御部７１に送られ、計測データファイル７４に格納され、演算データの保存が行われる。
【００９４】
(D-1)  計測データファイル７４に格納されたデータは、計測データ解析部７５によって、詳細に解析が可能である。
【００９５】
（Ｅ）外部からのデータ入力の処理
最後に、図４のシミュレーション制御・表示部７にあるデータ入力部７２からデータが入力された場合の、本発明のシミュレーション装置によるシミュレーション実行の流れを図９を用いて説明する。
【００９６】
データ入力部７２からのデータ入力は、任意のタイミングで行われる。例えば、データ入力部７２からエンジン回転数を変更するためのスロットル開度データが入力された場合は、このデータはシミュレーション制御部７１を通ってモデル制御部４５に入力される。モデル制御部４５と仮想車両モデル６０の間にはデータを遣り取りするバッファ（図示せず）があり、スロットル開度データはこのバッファの所定の部分に書き込まれる。
【００９７】
プラントモデル４４はＣＰＵシミュレータ部１５に駆動されて動いているので、プラントモデル４４は、バッファにスロットル開度データが読み込まれて更新された次のタイミングでこのバッファからスロットル開度データを読み込む。そして、更新されたスロットル開度データで演算を実行する。以後の動作はＩ／Ｆボードモデル４３からデータがプラントモデル４４に入力された場合と同じであり、プラントモデル４４は演算結果をデバイスモデル４３に渡す。
【００９８】
なお、シミュレーションエンジン部７０は、イベントトリガによる或るイベントの完了時に次回のイベントトリガの発生時間を計算して記憶し、この或るイベントの次回の割り込み信号の発生時間が所定時間、例えば１ｍｓより長い場合は、この所定時間(１ｍｓ)の経過後にこの或るイベントの次回の割り込み信号の発生時間を再計算し、再計算値が前の計算値と異なる場合は、再計算値をこの或るイベントの次回のイベントトリガの発生時間として記憶することが可能である。
【００９９】
また、シミュレーションエンジン部７０は、前記割り込み信号による非時間同期イベントの完了時に、当該非時間同期イベントについての次回の割り込み信号の発生時間を計算して記憶すると共に、所定時間毎に記憶された非時間同期イベントの次回の割り込み信号の発生時間を再計算して記憶するが、再計算のタイミングはこれに限定されず、どのようなタイミングでも良い。例えば、他の非時間同期割り込みのタイミングや、一度計算を行った時点から所定時間が経過したタイミング等に行っても良い。
【図面の簡単な説明】
【０１００】
【図１】車両に搭載された実際のエンジン制御システムを、従来のシミュレーション装置で実現した場合の構成と対比して示す構成比較図である。
【図２】図１のＥＣＵの内部の構成の一例を詳細に示すブロック図である。
【図３】車両に搭載された実際のエンジン制御システムを、別のシミュレーション装置で実現した場合の従来の構成と対比して示す構成比較図である。
【図４】車両に搭載された実際のエンジン制御システムを、本発明のシミュレーション装置で実現した場合の構成と対比して示す構成比較図である。
【図５】図４に示した本発明の電子機器のシミュレーション装置における、仮想マイコンコア部と仮想マイコンリソース部の間のデータの流れを説明する説明図である。
【図６】図４のシミュレーションエンジン部、仮想マイコンリソース部、仮想マイコン部の内部構成、及びこれらの間のデータの流れを説明する説明図である。
【図７】図４のＣＰＵシミュレータ部、外部モデル実行部、モデル制御部、及びシミュレーション制御部の間のデータの流れを説明する説明図である。
【図８】シミュレーション制御部から得られる計測データの表示方法を説明する説明図である。
【図９】本発明のシミュレーション装置によるシミュレーション実行の流れを、シミュレーション制御部、モデル制御部、仮想車両モデル、ＣＰＵシミュレータ部、及びイベント演算部の間のデータのやりとりに基づいて説明する流れ図の前半部分である。
【図１０】本発明のシミュレーション装置によるシミュレーション実行の流れを、シミュレーション制御部、モデル制御部、仮想車両モデル、ＣＰＵシミュレータ部、及びイベント演算部の間のデータのやりとりに基づいて説明する流れ図の後半部分である。
【符号の説明】
【０１０１】
１    ＥＣＵ
２    入力用周辺回路
３    組込み用マイクロコンピュータ
４    出力用周辺回路
５    ＣＰＵシミュレータ部
６    外部モデル実行部
７    シミュレーション制御・表示部
８    本発明のシミュレーション装置
９    従来のシミュレーション装置
１０    仮想マイコンコア部
１１    Ｉ／Ｏドライバ
１２    コントロールソフト
１３、１４    仮想レジスタ
１５    ＣＰＵシミュレータ部
１６    外部モデル実行部
１７    シミュレーションエンジン部
１８    本発明のシミュレーション装置
２０    仮想マイコンリソース部
４０    外部モデル実行部
４３    Ｉ／Ｆボードモデル
４４    プラントモデル
４５    モデル制御部
６０    仮称車両モデル
６１    デバイスモデル
６２    プラントモデル
６３    モデル制御部
７１    シミュレーション制御部
７２    データ入力部
７３    計測データ表示部
７５    計測データ制御・表示部
Ｎ    車両からの入力信号
Ｓ    車両への出力信号
Ｖ    実車両
【図１】
0004476228.tif 000002
【図２】
0004476228.tif 000003
【図３】
0004476228.tif 000004
【図４】
0004476228.tif 000005
【図５】
0004476228.tif 000006
【図６】
0004476228.tif 000007
【図７】
0004476228.tif 000008
【図８】
0004476228.tif 000009
【図９】
0004476228.tif 000010
【図１０】
0004476228.tif 000011