(57)【特許請求の範囲】
【請求項１】
交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第１および第２の面と、前記第１の面に配置された端子とを有する積層基板と、
フィルタと、
前記フィルタと前記端子とに接続された、前記端子に接続される外部回路と前記フィルタとのインピーダンス整合のための整合用素子とを備え、
前記フィルタと整合用素子は前記第２の面に搭載され、
前記複数の導体層は、前記フィルタと整合用素子を接続するための第１の導体層と、前記第１の導体層よりも前記第１の面に近い位置に配置され、前記端子に接続された第２の導体層とを含み、
前記積層基板は、更に、それぞれ積層基板内に設けられた１つ以上のスルーホールを用いて構成され、前記第１の導体層と第２の導体層とを接続する並列の複数の信号経路と、前記第２の導体層と前記端子とを接続するための１つ以上のスルーホールとを有することを特徴とする高周波モジュール。
【請求項２】
アンテナに接続されるアンテナ端子と、
受信信号を出力する受信信号端子と、
送信信号が入力される送信信号端子と、
前記アンテナ端子と前記受信信号端子および送信信号端子との間に配置され、前記受信信号と送信信号を分離する分離回路と、
前記分離回路と前記受信信号端子との間に設けられたフィルタと、
前記フィルタと前記受信信号端子とに接続された、前記受信信号端子に接続される外部回路と前記フィルタとのインピーダンス整合のための整合用素子と、
上記各要素を一体化する積層基板とを備えた高周波モジュールであって、
前記積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第１および第２の面とを有し、
前記受信信号端子は前記第１の面に配置され、
前記フィルタと整合用素子は前記第２の面に搭載され、
前記複数の導体層は、前記フィルタと整合用素子を接続するための第１の導体層と、前記第１の導体層よりも前記第１の面に近い位置に配置され、前記受信信号端子に接続された第２の導体層とを含み、
前記積層基板は、更に、それぞれ積層基板内に設けられた１つ以上のスルーホールを用いて構成され、前記第１の導体層と第２の導体層とを接続する並列の複数の信号経路と、前記第２の導体層と前記受信信号端子とを接続するための１つ以上のスルーホールとを有することを特徴とする高周波モジュール。
【請求項３】
前記フィルタは、弾性波素子を用いて構成されていることを特徴とする請求項２記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交互に積層された複数の誘電体層および複数の導体層を有する積層基板を備えた高周波モジュールに関する。
【背景技術】
【０００２】
近年、複数の周波数帯域（マルチバンド）に対応可能な携帯電話機が実用化されている。時分割多重接続方式で複数の周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとしては、送信信号と受信信号の切り替えをスイッチ回路によって行なうものが知られている。このようなフロントエンドモジュールは、例えばアンテナスイッチモジュールまたは高周波スイッチモジュールと呼ばれる。このようなフロントエンドモジュールを含め、高周波信号の処理を行なう回路とこの回路を一体化するための基板との複合体を、本出願において高周波モジュールと呼ぶ。高周波モジュールにおける基板としては、例えば、交互に積層された複数の誘電体層および複数の導体層を有する積層基板が用いられる。
【０００３】
積層基板を用いた高周波モジュールでは、いくつかの回路要素が積層基板内の導体層を用いて構成され、１つ以上の他の回路要素としての素子が積層基板の上面に搭載される場合がある。また、このような高周波モジュールでは、外部回路との接続のための複数の端子が積層基板の底面に配置される場合がある。このような高周波モジュールにおいて、２つの回路要素を接続する必要がある場合、両者は、例えば積層基板内の導体層や積層基板内に設けられたスルーホールを用いて接続される。また、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを接続する必要がある場合は、両者は、例えば積層基板内に設けられたスルーホールを用いて接続される。
【０００４】
なお、特許文献１には、トランジスタに直流電力を供給するための電源供給ラインを含む多層基板が記載されている。特許文献１において、電源供給ラインはインダクタを備えている。このインダクタは、多層基板内の複数のストリップ導体パターンによって構成されている。複数のストリップ導体パターンの始端と終端は、それぞれ短絡されて別個の端子に接続されている。また、複数のストリップ導体パターンは、始端と終端の間における任意の位置でビア（スルーホール）によって短絡されている。
【０００５】
また、引用文献２には、複数のストリップ状の線路電極を、誘電体層を介して積層すると共に、ビアホール（スルーホール）によって接続して構成された伝送線路が記載されている。
【０００６】
【特許文献１】特開２００２−２１７６５６号公報
【特許文献２】特開２０００−５９１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
高周波信号を処理するための高周波モジュールにおいて、信号伝送路中のスルーホールはインダクタンスを有する。そのため、スルーホールを含む信号伝送路を有する高周波モジュールでは、スルーホールに起因して発生するインダクタンスの大きさに応じて、高周波モジュールの特性が変化するという問題点がある。
【０００８】
特に、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを、スルーホールを含む信号伝送路によって接続する場合には、信号伝送路が長くなるため、信号伝送路のインダクタンスも大きくなる。ここで、積層基板の上面に搭載された素子は、予め、端子を介して接続される外部回路との間でインピーダンスの整合がとれるように設計される場合が多い。この場合、積層基板の上面に搭載された素子と積層基板の底面に配置された端子とを、スルーホールを含む信号伝送路によって接続すると、スルーホールに起因して発生するインダクタンスによって、素子と外部回路との間のインピーダンスの整合がとれなくなる場合が生じるという問題が発生する。
【０００９】
また、特に、複数の回路要素を、スルーホールを含む信号伝送路を介して端子に接続する場合には、その信号伝送路の形態によって信号伝送路のインダクタンスが大きく変化しやすく、高周波モジュールの特性が変化しやすいという問題点がある。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層基板を備えると共に、複数の回路要素と端子とを相互に接続する信号伝送路を含む高周波モジュールであって、信号伝送路のインダクタンスを抑制できるようにした高周波モジュールを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の高周波モジュールは、積層基板を備えている。積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第１および第２の面と、第１の面に配置された端子とを有している。複数の導体層は、複数の回路要素を接続するための第１の導体層と、第１の導体層よりも第１の面に近い位置に配置され、端子に接続された第２の導体層とを含んでいる。積層基板は、更に、それぞれ積層基板内に設けられた１つ以上のスルーホールを用いて構成され、第１の導体層と第２の導体層とを接続する並列の複数の信号経路を有している。
【００１２】
本発明の第１の高周波モジュールでは、複数の回路要素と端子は、第１の導体層と、並列の複数の信号経路と、第２の導体層とを介して接続される。
【００１３】
本発明の第１の高周波モジュールは、更に、複数の回路要素として、第２の面に搭載された複数の素子を備え、第１の導体層は複数の素子を接続するものであってもよい。
【００１４】
また、本発明の第１の高周波モジュールにおいて、積層基板は、更に、第２の導体層と端子とを接続するための１つ以上のスルーホールを有していてもよい。
【００１５】
本発明の第２の高周波モジュールは、アンテナに接続されるアンテナ端子と、受信信号を出力する受信信号端子と、送信信号が入力される送信信号端子と、アンテナ端子と受信信号端子および送信信号端子との間に配置され、受信信号と送信信号を分離する分離回路と、分離回路と受信信号端子との間に設けられたフィルタと、フィルタと受信信号端子とに接続され、受信信号端子に接続される外部回路とフィルタとのインピーダンス整合のための整合用素子と、上記各要素を一体化する積層基板とを備えている。
【００１６】
本発明の第２の高周波モジュールにおいて、積層基板は、交互に積層された複数の誘電体層および複数の導体層と、積層方向における両側に配置された第１および第２の面とを有している。受信信号端子は第１の面に配置されている。フィルタと整合用素子は第２の面に搭載されている。複数の導体層は、フィルタと整合用素子を接続するための第１の導体層と、第１の導体層よりも第１の面に近い位置に配置され、受信信号端子に接続された第２の導体層とを含んでいる。積層基板は、更に、それぞれ積層基板内に設けられた１つ以上のスルーホールを用いて構成され、第１の導体層と第２の導体層とを接続する並列の複数の信号経路を有している。
【００１７】
本発明の第２の高周波モジュールでは、積層基板の第２の面に搭載されたフィルタおよび整合用素子と積層基板の第１の面に配置された端子は、第１の導体層と、並列の複数の信号経路と、第２の導体層とを介して接続される。
【００１８】
本発明の第２の高周波モジュールにおいて、フィルタは、弾性波素子を用いて構成されていてもよい。
【００１９】
また、本発明の第２の高周波モジュールにおいて、積層基板は、更に、第２の導体層と受信信号端子とを接続するための１つ以上のスルーホールを有していてもよい。
【発明の効果】
【００２０】
本発明の第１の高周波モジュールでは、複数の回路要素と端子は、第１の導体層と、それぞれ積層基板内に設けられた１つ以上のスルーホールを用いて構成された並列の複数の信号経路と、第２の導体層とを介して接続される。本発明によれば、複数の回路要素と端子とを相互に接続する信号伝送路が、並列の複数の信号経路を含むことにより、信号伝送路のインダクタンスを抑制することができるという効果を奏する。
【００２１】
本発明の第２の高周波モジュールでは、積層基板の第２の面に搭載されたフィルタおよび整合用素子と積層基板の第１の面に配置された端子は、第１の導体層と、それぞれ積層基板内に設けられた１つ以上のスルーホールを用いて構成された並列の複数の信号経路と、第２の導体層とを介して接続される。本発明によれば、フィルタ、整合用素子および端子とを相互に接続する信号伝送路が、並列の複数の信号経路を含むことにより、信号伝送路のインダクタンスを抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明の一実施の形態に係る高周波モジュールは、４つの周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとして用いられるものである。具体的には、本実施の形態に係る高周波モジュールは、ＡＧＳＭ（American Global System for Mobile Communications）方式の送信信号および受信信号と、ＥＧＳＭ（Extended Global System for Mobile Communications）方式の送信信号および受信信号と、ＤＣＳ（Digital Cellular System）方式の送信信号および受信信号と、ＰＣＳ（Personal Communications Service）方式の送信信号および受信信号とを処理する。
【００２３】
ＡＧＳＭ方式の送信信号の周波数帯域は８２４ＭＨｚ〜８４９ＭＨｚである。ＡＧＳＭ方式の受信信号の周波数帯域は８６９ＭＨｚ〜８９４ＭＨｚである。ＥＧＳＭ方式の送信信号の周波数帯域は８８０ＭＨｚ〜９１５ＭＨｚである。ＥＧＳＭ方式の受信信号の周波数帯域は９２５ＭＨｚ〜９６０ＭＨｚである。ＤＣＳ方式の送信信号の周波数帯域は１７１０ＭＨｚ〜１７８５ＭＨｚである。ＤＣＳ方式の受信信号の周波数帯域は１８０５ＭＨｚ〜１８８０ＭＨｚである。ＰＣＳ方式の送信信号の周波数帯域は１８５０ＭＨｚ〜１９１０ＭＨｚである。ＰＣＳ方式の受信信号の周波数帯域は１９３０ＭＨｚ〜１９９０ＭＨｚである。
【００２４】
図１は、本実施の形態に係る高周波モジュールの回路構成を示すブロック図である。本実施の形態に係る高周波モジュール１は、アンテナ端子ＡＮＴと、２つのＡＧＳＭ受信信号端子Ｒｘ１１，Ｒｘ１２と、２つのＥＧＳＭ受信信号端子Ｒｘ２１，Ｒｘ２２と、２つのＤＣＳ受信信号端子Ｒｘ３１，Ｒｘ３２と、２つのＰＣＳ受信信号端子Ｒｘ４１，Ｒｘ４２と、送信信号端子Ｔｘ１，Ｔｘ２と、制御端子Ｖｃ１，Ｖｃ２とを備えている。
【００２５】
アンテナ端子ＡＮＴは、アンテナ１０１に接続される。ＡＧＳＭ受信信号端子Ｒｘ１１，Ｒｘ１２は、平衡信号の状態のＡＧＳＭ方式の受信信号を出力する。ＥＧＳＭ受信信号端子Ｒｘ２１，Ｒｘ２２は、平衡信号の状態のＥＧＳＭ方式の受信信号を出力する。ＤＣＳ受信信号端子Ｒｘ３１，Ｒｘ３２は、平衡信号の状態のＤＣＳ方式の受信信号を出力する。ＰＣＳ受信信号端子Ｒｘ４１，Ｒｘ４２は、平衡信号の状態のＰＣＳ方式の受信信号を出力する。
【００２６】
送信信号端子Ｔｘ１には、ＡＧＳＭ方式の送信信号とＥＧＳＭ方式の送信信号とが入力される。送信信号端子Ｔｘ２には、ＤＣＳ方式の送信信号とＰＣＳ方式の送信信号とが入力される。制御端子Ｖｃ１には、第１の制御信号が入力される。制御端子Ｖｃ２には、第２の制御信号が入力される。
【００２７】
端子ＡＮＴ，Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２，Ｔｘ１，Ｔｘ２，Ｖｃ１，Ｖｃ２は、外部回路に接続されるようになっている。
【００２８】
高周波モジュール１は、更に、ダイプレクサ１０と、２つのスイッチ回路２０，５０と、２つのローパスフィルタ（以下、ＬＰＦとも記す。）３０，６０と、２つの位相回路４０，７０と、ＡＧＳＭ受信用ＳＡＷフィルタ１１１と、ＥＧＳＭ受信用ＳＡＷフィルタ１１３と、ＤＣＳ受信用ＳＡＷフィルタ１１５と、ＰＣＳ受信用ＳＡＷフィルタ１１７と、４つの整合回路１１２，１１４，１１６，１１８とを備えている。ダイプレクサ１０は、アンテナ端子ＡＮＴおよびスイッチ回路２０，５０に接続されている。
【００２９】
スイッチ回路２０は、３つのポートＰ１〜Ｐ３を有している。ポートＰ１はダイプレクサ１０に接続されている。ポートＰ２はＬＰＦ３０に接続されている。ポートＰ３は位相回路４０に接続されている。また、スイッチ回路２０は、制御端子Ｖｃ１に接続されている。そして、スイッチ回路２０は、制御端子Ｖｃ１からの第１の制御信号の状態に応じて、ポートＰ２またはポートＰ３を選択的にポートＰ１に接続する。
【００３０】
スイッチ回路５０は、３つのポートＰ４〜Ｐ６を有している。ポートＰ４はダイプレクサ１０に接続されている。ポートＰ５はＬＰＦ６０に接続されている。ポートＰ６は位相回路７０に接続されている。また、スイッチ回路５０は、制御端子Ｖｃ２に接続されている。そして、スイッチ回路５０は、制御端子Ｖｃ２からの第２の制御信号の状態に応じて、ポートＰ５またはポートＰ６を選択的にポートＰ４に接続する。
【００３１】
ＬＰＦ３０は、スイッチ回路２０のポートＰ２と送信信号端子Ｔｘ１との間に挿入されている。ＬＰＦ３０は、ＡＧＳＭ方式の送信信号およびＥＧＳＭ方式の送信信号に含まれる高調波成分を除去する。
【００３２】
ＬＰＦ６０は、スイッチ回路５０のポートＰ５と送信信号端子Ｔｘ２との間に挿入されている。ＬＰＦ６０は、ＤＣＳ方式の送信信号およびＰＣＳ方式の送信信号に含まれる高調波成分を除去する。
【００３３】
位相回路４０は、スイッチ回路２０のポートＰ３とＡＧＳＭ受信用ＳＡＷフィルタ１１１とＥＧＳＭ受信用ＳＡＷフィルタ１１３とに接続されている。位相回路４０は、ポートＰ３からのＡＧＳＭ方式の受信信号がＳＡＷフィルタ１１１に送られ、ポートＰ３からのＥＧＳＭ方式の受信信号がＳＡＷフィルタ１１３に送られるように、ポートＰ３とＳＡＷフィルタ１１１との間の信号経路とポートＰ３とＳＡＷフィルタ１１３との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。
【００３４】
位相回路７０は、スイッチ回路５０のポートＰ６とＤＣＳ受信用ＳＡＷフィルタ１１５とＰＣＳ受信用ＳＡＷフィルタ１１７とに接続されている。位相回路７０は、ポートＰ６からのＤＣＳ方式の受信信号がＳＡＷフィルタ１１５に送られ、ポートＰ６からのＰＣＳ方式の受信信号がＳＡＷフィルタ１１７に送られるように、ポートＰ６とＳＡＷフィルタ１１５との間の信号経路とポートＰ６とＳＡＷフィルタ１１７との間の信号経路のそれぞれにおけるインピーダンス特性を調整する。
【００３５】
ＳＡＷフィルタ１１１，１１３，１１５，１１７は、いずれも、弾性波素子としての弾性表面波（ＳＡＷ）素子を用いて構成されたバンドパスフィルタである。なお、ＳＡＷフィルタ１１１，１１３，１１５，１１７の代わりに、弾性波素子としてのバルク弾性波素子を用いて構成されたフィルタを設けてもよい。弾性表面波素子が圧電体の表面を伝播する音波（弾性表面波）を利用しているのに対し、バルク弾性波素子は、圧電体内部を伝播する音波（バルク弾性波）を利用するものである。
【００３６】
ＳＡＷフィルタ１１１，１１３，１１５，１１７は、いずれも、不平衡信号が入力される１つの入力端と平衡信号を出力する２つの出力端とを有している。ＳＡＷフィルタ１１１の入力端は位相回路４０に接続され、ＳＡＷフィルタ１１１の２つの出力端は整合回路１１２を介して受信信号端子Ｒｘ１１，Ｒｘ１２に接続されている。ＳＡＷフィルタ１１３の入力端は位相回路４０に接続され、ＳＡＷフィルタ１１３の２つの出力端は整合回路１１４を介して受信信号端子Ｒｘ２１，Ｒｘ２２に接続されている。ＳＡＷフィルタ１１５の入力端は位相回路７０に接続され、ＳＡＷフィルタ１１５の２つの出力端は整合回路１１６を介して受信信号端子Ｒｘ３１，Ｒｘ３２に接続されている。ＳＡＷフィルタ１１７の入力端は位相回路７０に接続され、ＳＡＷフィルタ１１７の２つの出力端は整合回路１１８を介して受信信号端子Ｒｘ４１，Ｒｘ４２に接続されている。
【００３７】
ＳＡＷフィルタ１１１は、ＡＧＳＭ方式の受信信号を通過させ、ＡＧＳＭ方式の受信信号の周波数帯域外の周波数の信号を遮断する。ＳＡＷフィルタ１１３は、ＥＧＳＭ方式の受信信号を通過させ、ＥＧＳＭ方式の受信信号の周波数帯域外の周波数の信号を遮断する。ＳＡＷフィルタ１１５は、ＤＣＳ方式の受信信号を通過させ、ＤＣＳ方式の受信信号の周波数帯域外の周波数の信号を遮断する。ＳＡＷフィルタ１１７は、ＰＣＳ方式の受信信号を通過させ、ＰＣＳ方式の受信信号の周波数帯域外の周波数の信号を遮断する。また、ＳＡＷフィルタ１１１，１１３，１１５，１１７は、いずれも、入力端に入力される不平衡信号を平衡信号に変換して出力端より出力する機能を有している。
【００３８】
整合回路１１２は、端子Ｒｘ１１，Ｒｘ１２に接続される外部回路とＳＡＷフィルタ１１１とのインピーダンスの整合をとるための回路である。整合回路１１４は、端子Ｒｘ２１，Ｒｘ２２に接続される外部回路とＳＡＷフィルタ１１３とのインピーダンスの整合をとるための回路である。整合回路１１６は、端子Ｒｘ３１，Ｒｘ３２に接続される外部回路とＳＡＷフィルタ１１５とのインピーダンスの整合をとるための回路である。整合回路１１８は、端子Ｒｘ４１，Ｒｘ４２に接続される外部回路とＳＡＷフィルタ１１７とのインピーダンスの整合をとるための回路である。
【００３９】
次に、図２を参照して、図１に示した高周波モジュール１の回路構成について詳しく説明する。図２は、高周波モジュール１の回路構成を示す回路図である。
【００４０】
ダイプレクサ１０は、インダクタ１１，１５と、キャパシタ１２，１３，１４，１６とを有している。インダクタ１１およびキャパシタ１２，１３の各一端はアンテナ端子ＡＮＴに接続されている。インダクタ１１およびキャパシタ１２の各他端はスイッチ回路２０のポートＰ１に接続されている。キャパシタ１４の一端はキャパシタ１３の他端に接続されている。キャパシタ１４の他端はスイッチ回路５０のポートＰ４に接続されている。インダクタ１５の一端はキャパシタ１３の他端に接続されている。インダクタ１５の他端は、キャパシタ１６を介して接地されている。
【００４１】
インダクタ１１およびキャパシタ１２は、ＡＧＳＭ方式の信号およびＥＧＳＭ方式の信号を通過させ、ＤＣＳ方式の信号およびＰＣＳ方式の信号を遮断するローパスフィルタを構成する。キャパシタ１３，１４，１６およびインダクタ１５は、ＤＣＳ方式の信号およびＰＣＳ方式の信号を通過させ、ＡＧＳＭ方式の信号およびＥＧＳＭ方式の信号を遮断するバンドパスフィルタを構成する。
【００４２】
スイッチ回路２０は、ポートＰ１〜Ｐ３と、インダクタ２１，２５と、キャパシタ２２〜２４と、抵抗器Ｒ１と、ダイオードＤ１，Ｄ２とを有している。インダクタ２１およびキャパシタ２４の各一端およびダイオードＤ１のアノードは、ポートＰ１に接続されている。キャパシタ２４の他端は接地されている。ダイオードＤ１のカソードおよびインダクタ２５の一端は、ポートＰ２に接続されている。インダクタ２５の他端は接地されている。インダクタ２１の他端およびダイオードＤ２のカソードは、ポートＰ３に接続されている。ダイオードＤ２のアノードは、抵抗器Ｒ１の一端に接続されていると共に、キャパシタ２２を介して接地されている。抵抗器Ｒ１の他端は制御端子Ｖｃ１に接続されていると共に、キャパシタ２３を介して接地されている。
【００４３】
ＬＰＦ３０は、インダクタ３１と、キャパシタ３２〜３４とを有している。インダクタ３１およびキャパシタ３３，３４の各一端は、送信信号端子Ｔｘ１に接続されている。インダクタ３１およびキャパシタ３３の各他端およびキャパシタ３２の一端は、スイッチ回路２０のポートＰ２に接続されている。キャパシタ３２，３４の各他端は接地されている。
【００４４】
位相回路４０は、キャパシタ４１，４２，４４，４５と、インダクタ４３，４６とを有している。キャパシタ４１，４２の各一端は、スイッチ回路２０のポートＰ３に接続されている。インダクタ４３の一端はキャパシタ４２の他端に接続されている。インダクタ４３の他端およびキャパシタ４４の一端は、ＳＡＷフィルタ１１１の入力端に接続されている。キャパシタ４４の他端は接地されている。キャパシタ４５の一端はキャパシタ４２の他端に接続されている。キャパシタ４５の他端およびインダクタ４６の一端は、ＳＡＷフィルタ１１３の入力端に接続されている。インダクタ４６の他端は接地されている。
【００４５】
本実施の形態では、ＳＡＷフィルタ１１１，１１３は、これらを複合した１つの部品であるデュアルＳＡＷフィルタ１２１に含まれている。デュアルＳＡＷフィルタ１２１は、６つのポートＰ１１〜Ｐ１６および図示しない４つのグランド用ポートを有している。ポートＰ１１はＳＡＷフィルタ１１１の入力端に接続されている。ポートＰ１２，Ｐ１３はＳＡＷフィルタ１１１の２つの出力端に接続されている。また、ポートＰ１２，Ｐ１３は受信信号端子Ｒｘ１１，Ｒｘ１２に接続されている。ポートＰ１４はＳＡＷフィルタ１１３の入力端に接続されている。ポートＰ１５，Ｐ１６はＳＡＷフィルタ１１３の２つの出力端に接続されている。また、ポートＰ１５，Ｐ１６は受信信号端子Ｒｘ２１，Ｒｘ２２に接続されている。位相回路４０におけるインダクタ４３の他端およびキャパシタ４４の一端は、ポートＰ１１を介してＳＡＷフィルタ１１１の入力端に接続されている。位相回路４０におけるキャパシタ４５の他端およびインダクタ４６の一端は、ポートＰ１４を介してＳＡＷフィルタ１１３の入力端に接続されている。
【００４６】
整合回路１１２は、インダクタ８１を有している。インダクタ８１の一端は、ポートＰ１２を介してＳＡＷフィルタ１１１の一方の出力端に接続されていると共に、受信信号端子Ｒｘ１１に接続されている。インダクタ８１の他端は、ポートＰ１３を介してＳＡＷフィルタ１１１の他方の出力端に接続されていると共に、受信信号端子Ｒｘ１２に接続されている。
【００４７】
整合回路１１４は、インダクタ８２を有している。インダクタ８２の一端は、ポートＰ１５を介してＳＡＷフィルタ１１３の一方の出力端に接続されていると共に、受信信号端子Ｒｘ２１に接続されている。インダクタ８２の他端は、ポートＰ１６を介してＳＡＷフィルタ１１３の他方の出力端に接続されていると共に、受信信号端子Ｒｘ２２に接続されている。
【００４８】
スイッチ回路５０は、ポートＰ４〜Ｐ６と、インダクタ５１，５５，５７と、キャパシタ５２〜５４，５６と、抵抗器Ｒ２と、ダイオードＤ３，Ｄ４とを有している。インダクタ５１およびキャパシタ５４，５６の各一端とダイオードＤ３のアノードは、ポートＰ４に接続されている。キャパシタ５４の他端は接地されている。ダイオードＤ４のカソードおよびインダクタ５５の一端は、ポートＰ５に接続されている。インダクタ５５の他端は接地されている。インダクタ５１の他端およびダイオードＤ４のカソードは、ポートＰ６に接続されている。ダイオードＤ４のアノードは、抵抗器Ｒ２の一端に接続されていると共に、キャパシタ５２を介して接地されている。抵抗器Ｒ２の他端は制御端子Ｖｃ２に接続されていると共に、キャパシタ５３を介して接地されている。インダクタ５７の一端はキャパシタ５６の他端に接続されている。インダクタ５７の他端はポートＰ５に接続されている。
【００４９】
ＬＰＦ６０は、インダクタ６１，６５と、キャパシタ６２〜６４，６６，６７とを有している。インダクタ６５およびキャパシタ６６，６７の各一端は、送信信号端子Ｔｘ２に接続されている。インダクタ６１およびキャパシタ６２，６３の各一端は、スイッチ回路５０のポートＰ５に接続されている。インダクタ６１，６５およびキャパシタ６３，６６の各他端は、互いに接続されていると共に、キャパシタ６４を介して接地されている。キャパシタ６２，６７の各他端は接地されている。
【００５０】
位相回路７０は、キャパシタ７１，７２，７４，７５と、インダクタ７３，７６とを有している。キャパシタ７１，７２の各一端は、スイッチ回路５０のポートＰ６に接続されている。インダクタ７３の一端はキャパシタ７２の他端に接続されている。インダクタ７３の他端およびキャパシタ７４の一端は、ＳＡＷフィルタ１１５の入力端に接続されている。キャパシタ７４の他端は接地されている。キャパシタ７５の一端はキャパシタ７２の他端に接続されている。キャパシタ７５の他端およびインダクタ７６の一端は、ＳＡＷフィルタ１１７の入力端に接続されている。インダクタ７６の他端は接地されている。
【００５１】
本実施の形態では、ＳＡＷフィルタ１１５，１１７は、これらを複合した１つの部品であるデュアルＳＡＷフィルタ１２２に含まれている。デュアルＳＡＷフィルタ１２２は、６つのポートＰ２１〜Ｐ２６および図示しない４つのグランド用ポートを有している。ポートＰ２１はＳＡＷフィルタ１１５の入力端に接続されている。ポートＰ２２，Ｐ２３はＳＡＷフィルタ１１５の２つの出力端に接続されている。また、ポートＰ２２，Ｐ２３は受信信号端子Ｒｘ３１，Ｒｘ３２に接続されている。ポートＰ２４はＳＡＷフィルタ１１７の入力端に接続されている。ポートＰ２５，Ｐ２６はＳＡＷフィルタ１１７の２つの出力端に接続されている。また、ポートＰ２５，Ｐ２６は受信信号端子Ｒｘ４１，Ｒｘ４２に接続されている。位相回路７０におけるインダクタ７３の他端およびキャパシタ７４の一端は、ポートＰ２１を介してＳＡＷフィルタ１１５の入力端に接続されている。位相回路７０におけるキャパシタ７５の他端およびインダクタ７６の一端は、ポートＰ２４を介してＳＡＷフィルタ１１７の入力端に接続されている。
【００５２】
整合回路１１６は、インダクタ８３を有している。インダクタ８３の一端は、ポートＰ２２を介してＳＡＷフィルタ１１５の一方の出力端に接続されていると共に、受信信号端子Ｒｘ３１に接続されている。インダクタ８３の他端は、ポートＰ２３を介してＳＡＷフィルタ１１５の他方の出力端に接続されていると共に、受信信号端子Ｒｘ３２に接続されている。
【００５３】
整合回路１１８は、インダクタ８４を有している。インダクタ８４の一端は、ポートＰ２５を介してＳＡＷフィルタ１１７の一方の出力端に接続されていると共に、受信信号端子Ｒｘ４１に接続されている。インダクタ８４の他端は、ポートＰ２６を介してＳＡＷフィルタ１１７の他方の出力端に接続されていると共に、受信信号端子Ｒｘ４２に接続されている。
【００５４】
高周波モジュール１では、アンテナ端子ＡＮＴに入力されたＡＧＳＭ方式の受信信号は、ダイプレクサ１０、スイッチ回路２０、位相回路４０、ＳＡＷフィルタ１１１および整合回路１１２を通過して、受信信号端子Ｒｘ１１，Ｒｘ１２に送られる。アンテナ端子ＡＮＴに入力されたＥＧＳＭ方式の受信信号は、ダイプレクサ１０、スイッチ回路２０、位相回路４０、ＳＡＷフィルタ１１３および整合回路１１４を通過して、受信信号端子Ｒｘ２１，Ｒｘ２２に送られる。アンテナ端子ＡＮＴに入力されたＤＣＳ方式の受信信号は、ダイプレクサ１０、スイッチ回路５０、位相回路７０、ＳＡＷフィルタ１１５および整合回路１１６を通過して、受信信号端子Ｒｘ３１，Ｒｘ３２に送られる。アンテナ端子ＡＮＴに入力されたＰＣＳ方式の受信信号は、ダイプレクサ１０、スイッチ回路５０、位相回路７０、ＳＡＷフィルタ１１７および整合回路１１８を通過して、受信信号端子Ｒｘ４１，Ｒｘ４２に送られる。送信信号端子Ｔｘ１に入力されたＡＧＳＭ方式の送信信号またはＥＧＳＭ方式の送信信号は、ＬＰＦ３０、スイッチ回路２０およびダイプレクサ１０を通過して、アンテナ端子ＡＮＴに送られる。送信信号端子Ｔｘ２に入力されたＤＣＳ方式の送信信号またはＰＣＳ方式の送信信号は、ＬＰＦ６０、スイッチ回路５０およびダイプレクサ１０を通過して、アンテナ端子ＡＮＴに送られる。
【００５５】
ダイプレクサ１０およびスイッチ回路２０，５０は、ＡＧＳＭ方式またはＥＧＳＭ方式の受信信号と、ＡＧＳＭ方式またはＥＧＳＭ方式の送信信号と、ＤＣＳ方式またはＰＣＳ方式の受信信号と、ＤＣＳ方式またはＰＣＳ方式の送信信号とを分離する。ダイプレクサ１０およびスイッチ回路２０，５０は、本発明における分離回路に対応する。
【００５６】
次に、図３および図４を参照して、高周波モジュール１の構造について説明する。図３は、高周波モジュール１の平面図である。図４は、高周波モジュール１の外観を示す斜視図である。図３および図４に示したように、高周波モジュール１は、高周波モジュール１の上記各要素を一体化する積層基板２００を備えている。積層基板２００は、交互に積層された複数の誘電体層と複数の導体層とを有している。また、積層基板２００は、積層方向における両側に配置された底面２００ａおよび上面２００ｂと、底面２００ａと上面２００ｂとを連結する４つの側面とを有し、直方体形状をなしている。底面２００ａは、本発明における積層基板の第１の面に対応し、上面２００ｂは、本発明における積層基板の第２の面に対応する。
【００５７】
高周波モジュール１における回路は、積層基板２００の内部または表面上の導体層と、積層基板２００の上面２００ｂに搭載された素子とを用いて構成されている。ここでは、一例として、図２におけるデュアルＳＡＷフィルタ１２１，１２２、ダイオードＤ１〜Ｄ４、抵抗器Ｒ１，Ｒ２およびインダクタ２５，４６，５５，５７，８１〜８４が、積層基板２００の上面２００ｂに搭載されているものとする。積層基板２００は、例えば低温同時焼成セラミック多層基板になっている。
【００５８】
積層基板２００の底面２００ａには、端子ＡＮＴ，Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２，Ｔｘ１，Ｔｘ２，Ｖｃ１，Ｖｃ２と、後述する複数のグランド端子が配置されている。
【００５９】
次に、図５ないし図２１を参照して、積層基板２００の構成の一例について説明する。図５ないし図２０は、それぞれ、上から１層目ないし１６層目（最下層）の誘電体層の上面を示している。図２１は、上から１６層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図５ないし図２０において、丸印はスルーホールを表している。
【００６０】
図５に示した１層目の誘電体層２０１の上面には、デュアルＳＡＷフィルタ１２１の各ポートＰ１１〜Ｐ１６および図示しない４つのグランド用ポートが接続される１０個の導体層４０１〜４１０と、デュアルＳＡＷフィルタ１２２の各ポートＰ２１〜Ｐ２６および図示しない４つのグランド用ポートが接続される１０個の導体層５０１〜５１０とが形成されている。誘電体層２０１の上面には、更に、導体層２２１〜２２５，３０１，４１１〜４１７，４２１〜４２４，５１１〜５１９，５２１〜５２４が形成されている。
【００６１】
デュアルＳＡＷフィルタ１２１のポートＰ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６は、それぞれ、導体層４０４，４０９，４１０，４０１，４０７，４０８に接続されている。導体層４０２，４０３，４０５，４０６には、デュアルＳＡＷフィルタ１２１の図示しない４つのグランド用ポートが接続されている。
【００６２】
デュアルＳＡＷフィルタ１２２のポートＰ２１，Ｐ２２，Ｐ２３，Ｐ２４，Ｐ２５，Ｐ２６は、それぞれ、導体層５０４，５０９，５１０，５０１，５０７，５０８に接続されている。導体層５０２，５０３，５０５，５０６には、デュアルＳＡＷフィルタ１２２の図示しない４つのグランド用ポートが接続されている。
【００６３】
ダイオードＤ１のアノードは導体層３０１に接続され、ダイオードＤ１のカソードは導体層４１１に接続されている。ダイオードＤ２のアノードは導体層４１５に接続され、ダイオードＤ２のカソードは導体層４１６に接続されている。ダイオードＤ３のアノードは導体層５１３に接続され、ダイオードＤ３のカソードは導体層５１４に接続されている。ダイオードＤ４のアノードは導体層５１５に接続され、ダイオードＤ４のカソードは導体層５１６に接続されている。抵抗器Ｒ１の一端は導体層４１３に接続され、抵抗器Ｒ１の他端は導体層４１４に接続されている。抵抗器Ｒ２の一端は導体層５１１に接続され、抵抗器Ｒ２の他端は導体層５１２に接続されている。
【００６４】
インダクタ２５の一端は導体層２２３に接続され、インダクタ２５の他端は導体層４１２に接続されている。インダクタ４６の一端は導体層２２５に接続され、インダクタ４６の他端は導体層４１７に接続されている。インダクタ５５の一端は導体層２２４に接続され、インダクタ５５の他端は導体層５１９に接続されている。インダクタ５７の一端は導体層５１７に接続され、インダクタ５７の他端は導体層５１８に接続されている。インダクタ８１の一端は導体層４２３に接続され、インダクタ８１の他端は導体層４２４に接続される。インダクタ８２の一端は導体層４２１に接続され、インダクタ８２の他端は導体層４２２に接続されている。インダクタ８３の一端は導体層５２３に接続され、インダクタ８３の他端は導体層５２４に接続されている。インダクタ８４の一端は導体層５２１に接続され、インダクタ８４の他端は導体層５２２に接続されている。
【００６５】
誘電体層２０１には、それぞれ導体層４０７，４２１，４０８，４２２，４０９，４２３，４１０，４２４に接続されたスルーホールｈ１１，ｈ１２，ｈ１３，ｈ１４，ｈ１５，ｈ１６，ｈ１７，ｈ１８が形成されている。なお、誘電体層２０１には、符号を付したスルーホール以外にも、図５に示したように多数のスルーホールが形成されている。
【００６６】
図６に示した２層目の誘電体層２０２の上面には、キャパシタ用導体層３０３，４３０および導体層２２７〜２３３，３０４，４２６〜４２９，４３１〜４３４，５２６〜５２８，５３１〜５３４が形成されている。導体層５２８は、インダクタ構成部５２８ａとキャパシタ構成部５２８ｂとを有している。
【００６７】
導体層３０３は、図２におけるキャパシタ１４，５６の各一部を構成する。導体層３０３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５１３が接続されている。導体層４３０は、図２におけるキャパシタ４５の一部を構成する。導体層４３０には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４０１，４１７が接続されている。導体層５２８のキャパシタ構成部５２８ｂは、図２におけるキャパシタ７５の一部を構成する。導体層５２８には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５０１が接続されている。導体層５２８のインダクタ構成部５２８ａは、図２におけるインダクタ７６の一部を構成する。
【００６８】
導体層２２７には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２２，２２３が接続されている。導体層２２８には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２２，２２４が接続されている。導体層２２９には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５０２，５０３，５０６が接続されている。導体層２３０には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４０２，４０３が接続されている。導体層２３１には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２１，５０５が接続されている。導体層２３２には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２５，４０５が接続されている。導体層２３３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２２，４０６が接続されている。
【００６９】
導体層３０４には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層３０１が接続されている。導体層４２６には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１１，４１２が接続されている。導体層４２７には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１４，４１５が接続されている。導体層４２８には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１３が接続されている。導体層４２９には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層４１６が接続されている。
【００７０】
導体層４３１には、それぞれスルーホールｈ１１，ｈ１２を介して、図５に示した導体層４０７，４２１が接続されている。また、導体層４３１には、誘電体層２０２に形成されたスルーホールｈ２１，ｈ２２が接続されている。導体層４３２には、それぞれスルーホールｈ１３，ｈ１４を介して、図５に示した導体層４０８，４２２が接続されている。また、導体層４３２には、誘電体層２０２に形成されたスルーホールｈ２３，ｈ２４が接続されている。導体層４３３には、それぞれスルーホールｈ１５，ｈ１６を介して、図５に示した導体層４０９，４２３が接続されている。また、導体層４３３には、誘電体層２０２に形成されたスルーホールｈ２５，ｈ２６が接続されている。導体層４３４には、それぞれスルーホールｈ１７，ｈ１８を介して、図５に示した導体層４１０，４２４が接続されている。また、導体層４３４には、誘電体層２０２に形成されたスルーホールｈ２７，ｈ２８が接続されている。
【００７１】
導体層５２６には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５１２，５１５が接続されている。導体層５２７には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５１４，５１８，５１９が接続されている。導体層５３１には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５０７，５２１が接続されている。導体層５３２には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５０８，５２２が接続されている。導体層５３３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５０９，５２３が接続されている。導体層５３４には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層５１０，５２４が接続されている。
【００７２】
なお、誘電体層２０２には、符号を付したスルーホール以外にも、図６に示したように多数のスルーホールが形成されている。
【００７３】
図７に示した３層目の誘電体層２０３の上面には、キャパシタ用導体層４３８，５３７，５３９、導体層２３５，２３６，３０６およびインダクタ用導体層３０７，４３６，４３７，５３６，５３８，５４０が形成されている。導体層３０６は、インダクタ構成部３０６ａとキャパシタ構成部３０６ｂとを有している。導体層２３５，２３６には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３０が接続されている。
【００７４】
導体層３０６のキャパシタ構成部３０６ｂは、図６に示した導体層３０３の一部と共に図２におけるキャパシタ１４を構成すると共に、図２におけるキャパシタ１３の一部を構成する。導体層４３８は、図２におけるキャパシタ４５の一部を構成する。導体層５３７は、図２におけるキャパシタ５６の一部を構成する。導体層５３７には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層５１７が接続されている。導体層５３９は、図２におけるキャパシタ７５の一部を構成する。
【００７５】
導体層３０６のインダクタ構成部３０６ａは、図２におけるインダクタ１５の一部を構成する。導体層３０７には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層３０４が接続されている。導体層３０７は、図２におけるインダクタ１１の一部を構成する。導体層４３６には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層４２６が接続されている。導体層４３６は、図２におけるインダクタ３１の一部を構成する。導体層４３７には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層４２９が接続されている。導体層４３７は、図２におけるインダクタ２１の一部を構成する。
【００７６】
導体層５３６には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層５１６が接続されている。導体層５３６は、図２におけるインダクタ５１の一部を構成する。導体層５３８は、図２におけるインダクタ６１，６５の各一部を構成する。導体層５４０には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層５２８が接続されている。導体層５４０は、図２におけるインダクタ７６の一部を構成する。
【００７７】
誘電体層２０３には、それぞれスルーホールｈ２１，ｈ２２，ｈ２３，ｈ２４，ｈ２５，ｈ２６，ｈ２７，ｈ２８に接続されたスルーホールｈ３１，ｈ３２，ｈ３３，ｈ３４，ｈ３５，ｈ３６，ｈ３７，ｈ３８が形成されている。なお、誘電体層２０３には、符号を付したスルーホール以外にも、図７に示したように多数のスルーホールが形成されている。
【００７８】
図８に示した４層目の誘電体層２０４の上面には、キャパシタ用導体層３１０，４４２，５４３，５４６およびインダクタ用導体層３０９，３１１，４４０，４４１，４４３，５４２，５４４，５４５，５４７，５４８が形成されている。導体層３１０は、図７に示した導体層３０６のキャパシタ構成部３０６ｂと共に図２におけるキャパシタ１３を構成する。導体層４４２は、図２におけるキャパシタ４５の一部を構成する。導体層４４２には、誘電体層２０２，２０３に形成されたスルーホールを介して、図６に示した導体層４３０が接続されている。導体層５４３は、図２におけるキャパシタ５６の一部を構成する。導体層５４３には、誘電体層２０２，２０３に形成されたスルーホールを介して、図６に示した導体層３０３が接続されている。導体層５４６は、図２におけるキャパシタ７５の一部を構成する。導体層５４６には、誘電体層２０２，２０３に形成されたスルーホールを介して、図６に示した導体層５２８が接続されている。
【００７９】
導体層３０９には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層３０６が接続されている。導体層３０９は、図２におけるインダクタ１５の一部を構成する。導体層３１１には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層３０７が接続されている。導体層３１１は、図２におけるインダクタ１１の一部を構成する。導体層４４０には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層４３６が接続されている。導体層４４０は、図２におけるインダクタ３１の一部を構成する。導体層４４１には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層４３７が接続されている。導体層４４１は、図２におけるインダクタ２１の一部を構成する。導体層４４３には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層４０４が接続されている。導体層４４３は、図２におけるインダクタ４３の一部を構成する。
【００８０】
導体層５４２には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層５３６が接続されている。導体層５４２は、図２におけるインダクタ５１の一部を構成する。導体層５４４，５４５には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層５３８が接続されている。導体層５４４，５４５は、それぞれ、図２におけるインダクタ６１，６５の一部を構成する。導体層５４７には、誘電体層２０１〜２０３に形成されたスルーホールを介して、図５に示した導体層５０４が接続されている。導体層５４７は、図２におけるインダクタ７３の一部を構成する。導体層５４８には、誘電体層２０３に形成されたスルーホールを介して、図７に示した導体層５４０が接続されている。導体層５４８は、図２におけるインダクタ７６の一部を構成する。
【００８１】
誘電体層２０４には、それぞれスルーホールｈ３１，ｈ３２，ｈ３３，ｈ３４，ｈ３５，ｈ３６，ｈ３７，ｈ３８に接続されたスルーホールｈ４１，ｈ４２，ｈ４３，ｈ４４，ｈ４５，ｈ４６，ｈ４７，ｈ４８が形成されている。なお、誘電体層２０４には、符号を付したスルーホール以外にも、図８に示したように多数のスルーホールが形成されている。
【００８２】
図９に示した５層目の誘電体層２０５の上面には、キャパシタ用導体層４４７，５５１，５５４、導体層４４９〜４５２およびインダクタ用導体層３１３，３１４，４４５，４４６，４４８，５５０，５５２，５５３，５５５，５５６が形成されている。導体層４４７は、導体層４３０，４３８，４４２と共に、図２におけるキャパシタ４５を構成する。導体層４４７には、誘電体層２０３，２０４に形成されたスルーホールを介して、図７に示した導体層４３８が接続されている。導体層５５１は、図２におけるキャパシタ５６の一部を構成する。導体層５５１には、誘電体層２０３，２０４に形成されたスルーホールを介して、図７に示した導体層５３７が接続されている。導体層５５４は、導体層５２８のキャパシタ構成部５２８ｂおよび導体層５３９，５４６と共に、図２におけるキャパシタ７５を構成する。導体層５５４には、誘電体層２０３，２０４に形成されたスルーホールを介して、図７に示した導体層５３９が接続されている。
【００８３】
導体層４４９には、スルーホールｈ２１，ｈ２２，ｈ３１，ｈ３２，ｈ４１，ｈ４２を介して、図６に示した導体層４３１が接続されている。また、導体層４４９には、誘電体層２０５に形成されたスルーホールｈ５１が接続されている。導体層４５０には、スルーホールｈ２３，ｈ２４，ｈ３３，ｈ３４，ｈ４３，ｈ４４を介して、図６に示した導体層４３２が接続されている。また、導体層４５０には、誘電体層２０５に形成されたスルーホールｈ５２が接続されている。導体層４５１には、スルーホールｈ２５，ｈ２６，ｈ３５，ｈ３６，ｈ４５，ｈ４６を介して、図６に示した導体層４３３が接続されている。また、導体層４５１には、誘電体層２０５に形成されたスルーホールｈ５３が接続されている。導体層４５２には、スルーホールｈ２７，ｈ２８，ｈ３７，ｈ３８，ｈ４７，ｈ４８を介して、図６に示した導体層４３４が接続されている。また、導体層４５２には、誘電体層２０５に形成されたスルーホールｈ５４が接続されている。
【００８４】
導体層３１３には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層３０９が接続されている。導体層３１３は、図２におけるインダクタ１５の一部を構成する。導体層３１４には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層３１１が接続されている。導体層３１４は、図２におけるインダクタ１１の一部を構成する。導体層４４５には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層４４０が接続されている。導体層４４５は、図２におけるインダクタ３１の一部を構成する。導体層４４６には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層４４１が接続されている。導体層４４６は、図２におけるインダクタ２１の一部を構成する。導体層４４８には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層４４３が接続されている。導体層４４８は、図２におけるインダクタ４３の一部を構成する。
【００８５】
導体層５５０には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４２が接続されている。導体層５５０は、図２におけるインダクタ５１の一部を構成する。導体層５５２には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４４が接続されている。導体層５５２は、図２におけるインダクタ６１の一部を構成する。導体層５５３には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４５が接続されている。図２におけるインダクタ６５は、導体層５３８の一部および導体層５４５，５５３によって構成されている。導体層５５５には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４７が接続されている。導体層５５５は、図２におけるインダクタ７３の一部を構成する。導体層５５６には、誘電体層２０４に形成されたスルーホールを介して、図８に示した導体層５４８が接続されている。導体層５５６は、図２におけるインダクタ７６の一部を構成する。
【００８６】
なお、誘電体層２０５には、符号を付したスルーホール以外にも、図９に示したように多数のスルーホールが形成されている。
【００８７】
図１０に示した６層目の誘電体層２０６の上面には、キャパシタ用導体層４５６，５５９、導体層５６１およびインダクタ用導体層３１６，３１７，４５４，４５５，４５７，５５８，５６０，５６２，５６３が形成されている。導体層４５６は、図２におけるキャパシタ４２の一部を構成する。導体層４５６には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４７が接続されている。導体層５５９は、図２におけるキャパシタ５６の一部を構成する。導体層５５９には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層５４３が接続されている。導体層５６１には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５３が接続されている。
【００８８】
導体層３１６には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層３１３が接続されている。図２におけるインダクタ１５は、導体層３０６のインダクタ構成部３０６ａおよび導体層３０９，３１３，３１６によって構成されている。導体層３１７には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層３１４が接続されている。導体層３１７は、図２におけるインダクタ１１の一部を構成する。導体層４５４には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４５が接続されている。導体層４５４は、図２におけるインダクタ３１の一部を構成する。導体層４５５には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４６が接続されている。導体層４５５は、図２におけるインダクタ２１の一部を構成する。導体層４５７には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層４４８が接続されている。導体層４５７は、図２におけるインダクタ４３の一部を構成する。
【００８９】
導体層５５８には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５０が接続されている。導体層５５８は、図２におけるインダクタ５１の一部を構成する。導体層５６０には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５２が接続されている。図２におけるインダクタ６１は、導体層５３８の他の一部および導体層５４４，５５２，５６０によって構成されている。導体層５６２には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５５が接続されている。導体層５６２は、図２におけるインダクタ７３の一部を構成する。導体層５６３には、誘電体層２０５に形成されたスルーホールを介して、図９に示した導体層５５６が接続されている。導体層５６３は、図２におけるインダクタ７６の一部を構成する。
【００９０】
誘電体層２０６には、それぞれスルーホールｈ５１，ｈ５２，ｈ５３，ｈ５４に接続されたスルーホールｈ６１，ｈ６２，ｈ６３，ｈ６４が形成されている。なお、誘電体層２０６には、符号を付したスルーホール以外にも、図１０に示したように多数のスルーホールが形成されている。
【００９１】
図１１に示した７層目の誘電体層２０７の上面には、キャパシタ用導体層４６１，５６６、導体層３１９，５６７およびインダクタ用導体層３２０，４５９，４６０，４６２，５６５，５６８，５６９が形成されている。導体層４６１は、図２におけるキャパシタ４２の一部を構成する。導体層４６１には、誘電体層２０２〜２０６に形成されたスルーホールを介して、図６に示した導体層４２９が接続されている。導体層５６６は、図２におけるキャパシタ５６の一部を構成する。導体層５６６には、誘電体層２０５，２０６に形成されたスルーホールを介して、図９に示した導体層５５１が接続されている。
【００９２】
導体層３１９には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層３１６が接続されている。導体層５６７には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層５６０が接続されている。また、導体層５６７には、誘電体層２０２〜２０６に形成されたスルーホールを介して、図６に示した導体層５２７が接続されている。導体層３２０には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層３１７が接続されている。図２におけるインダクタ１１は、導体層３０７，３１１，３１４，３１７，３２０によって構成されている。
【００９３】
導体層４５９には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４５４が接続されている。図２におけるインダクタ３１は、導体層４３６，４４０，４４５，４５４，４５９によって構成されている。導体層４６０には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４５５が接続されている。導体層４６０は、図２におけるインダクタ２１の一部を構成する。導体層４６２には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４５７が接続されている。導体層４６２は、図２におけるインダクタ４３の一部を構成する。
【００９４】
導体層５６５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層５５８が接続されている。また、導体層５６５には、誘電体層２０２〜２０６に形成されたスルーホールを介して、図６に示した導体層３０３が接続されている。図２におけるインダクタ５１は、導体層５３６，５４２，５５０，５５８，５６５によって構成されている。導体層５６８には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層５６２が接続されている。図２におけるインダクタ７３は、導体層５４７，５５５，５６２，５６８によって構成されている。導体層５６９には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層５６３が接続されている。導体層５６９は、図２におけるインダクタ７６の一部を構成する。
【００９５】
誘電体層２０７には、それぞれスルーホールｈ６１，ｈ６２，ｈ６３，ｈ６４に接続されたスルーホールｈ７１，ｈ７２，ｈ７３，ｈ７４が形成されている。なお、誘電体層２０７には、符号を付したスルーホール以外にも、図１１に示したように多数のスルーホールが形成されている。
【００９６】
図１２に示した８層目の誘電体層２０８の上面には、キャパシタ用導体層５７１，５７２、導体層４６５〜４６９，５７３，５７５〜５７８およびインダクタ用導体層４６４，５７４が形成されている。導体層４６５は、インダクタ構成部４６５ａとキャパシタ構成部４６５ｂとを有している。導体層５７１は、導体層３０３の他の一部および導体層５３７，５４３，５５１，５５９，５６６と共に、図２におけるキャパシタ５６を構成する。導体層５７１には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層５５９が接続されている。導体層５７２は、図２におけるキャパシタ７２の一部を構成する。導体層５７２には、誘電体層２０３〜２０７に形成されたスルーホールを介して、図７に示した導体層５３６が接続されている。
【００９７】
導体層４６５のキャパシタ構成部４６５ｂは、図２におけるキャパシタ４２の一部を構成する。導体層４６５には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層４６２が接続されている。また、導体層４６５には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４５６が接続されている。図２におけるインダクタ４３は、導体層４４３，４４８，４５７，４６２および導体層４６５のインダクタ構成部４６５ａによって構成されている。
【００９８】
導体層４６６には、スルーホールｈ５１，ｈ６１，ｈ７１を介して、図９に示した導体層４４９が接続されている。また、導体層４６６には、誘電体層２０８に形成されたスルーホールｈ８１が接続されている。導体層４６７には、スルーホールｈ５２，ｈ６２，ｈ７２を介して、図９に示した導体層４５０が接続されている。また、導体層４６７には、誘電体層２０８に形成されたスルーホールｈ８２が接続されている。導体層４６８には、スルーホールｈ５３，ｈ６３，ｈ７３を介して、図９に示した導体層４５１が接続されている。また、導体層４６８には、誘電体層２０８に形成されたスルーホールｈ８３が接続されている。導体層４６９には、スルーホールｈ５４，ｈ６４，ｈ７４を介して、図９に示した導体層４５２が接続されている。また、導体層４６９には、誘電体層２０８に形成されたスルーホールｈ８４が接続されている。
【００９９】
導体層５７３には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層５６８が接続されている。導体層５７５には、誘電体層２０２〜２０７に形成されたスルーホールを介して、図６に示した導体層５３１が接続されている。導体層５７６には、誘電体層２０２〜２０７に形成されたスルーホールを介して、図６に示した導体層５３２が接続されている。導体層５７７には、誘電体層２０２〜２０７に形成されたスルーホールを介して、図６に示した導体層５３３が接続されている。導体層５７８には、誘電体層２０２〜２０７に形成されたスルーホールを介して、図６に示した導体層５３４が接続されている。
【０１００】
導体層４６４には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層４６０が接続されている。導体層４６４は、図２におけるインダクタ２１の一部を構成する。導体層５７４には、誘電体層２０７に形成されたスルーホールを介して、図１１に示した導体層５６９が接続されている。導体層５７４は、図２におけるインダクタ７６の一部を構成する。
【０１０１】
なお、誘電体層２０８には、符号を付したスルーホール以外にも、図１２に示したように多数のスルーホールが形成されている。
【０１０２】
図１３に示した９層目の誘電体層２０９には、キャパシタ用導体層３２２，４７２，５８０〜５８２およびインダクタ用導体層４７１，５８３が形成されている。導体層３２２は、図２におけるキャパシタ１２の一部を構成する。導体層３２２には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層３２０が接続されている。また、導体層３２２には、誘電体層２０４〜２０８に形成されたスルーホールを介して、図８に示した導体層３１０が接続されている。導体層４７２は、図２におけるキャパシタ４２の一部を構成する。導体層４７２には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層４６１が接続されている。
【０１０３】
導体層５８０は、図２におけるキャパシタ６３の一部を構成する。導体層５８０には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層５６７が接続されている。導体層５８１は、図２におけるキャパシタ６６の一部を構成する。導体層５８１には、誘電体層２０６〜２０８に形成されたスルーホールを介して、図１０に示した導体層５６１が接続されている。導体層５８２は、図２におけるキャパシタ７２の一部を構成する。導体層５８２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層５７３が接続されている。また、導体層５８２には、誘電体層２０５〜２０８に形成されたスルーホールを介して、図９に示した導体層５５４が接続されている。
【０１０４】
導体層４７１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４６４が接続されている。図２におけるインダクタ２１は、導体層４３７，４４１，４４６，４５５，４６０，４６４，４７１によって構成されている。導体層５８３には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層５７４が接続されている。図２におけるインダクタ７６は、導体層５２８のインダクタ構成部５２８ａおよび導体層５４０，５４８，５５６，５６３，５６９，５７４，５８３によって構成されている。
【０１０５】
誘電体層２０９には、それぞれスルーホールｈ８１，ｈ８２，ｈ８３，ｈ８４に接続されたスルーホールｈ９１，ｈ９２，ｈ９３，ｈ９４が形成されている。なお、誘電体層２０９には、符号を付したスルーホール以外にも、図１３に示したように多数のスルーホールが形成されている。
【０１０６】
図１４に示した１０層目の誘電体層２１０には、キャパシタ用導体層３２４，４７４，４７５，５８５が形成されている。導体層３２４は、図１３に示した導体層３２２と共に図２におけるキャパシタ１２を構成する。導体層３２４には、誘電体層２０９に形成されたスルーホールを介して、図１３に示した導体層４７１が接続されている。また、導体層３２４には、誘電体層２０２〜２０９に形成されたスルーホールを介して、図６に示した導体層３０４が接続されている。
【０１０７】
導体層４７４は、図２におけるキャパシタ３３の一部を構成する。導体層４７５は、図２におけるキャパシタ４２の一部を構成する。導体層４７５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層４６５が接続されている。導体層５８５は、図２におけるキャパシタ７１の一部を構成する。また、導体層５８５は、導体層５７２，５８２と共に、図２におけるキャパシタ７２を構成する。導体層５８５には、誘電体層２０８，２０９に形成されたスルーホールを介して、図１２に示した導体層５７２が接続されている。
【０１０８】
誘電体層２１０には、それぞれスルーホールｈ９１，ｈ９２，ｈ９３，ｈ９４に接続されたスルーホールｈ１０１，ｈ１０２，ｈ１０３，ｈ１０４が形成されている。なお、誘電体層２１０には、符号を付したスルーホール以外にも、図１４に示したように多数のスルーホールが形成されている。
【０１０９】
図１５に示した１１層目の誘電体層２１１には、キャパシタ用導体層４７７〜４７９，５８７，５８８が形成されている。導体層４７７は、図２におけるキャパシタ２４の一部を構成する。導体層４７７には、誘電体層２１０に形成されたスルーホールを介して、図１４に示した導体層３２４が接続されている。導体層４７８は、図１４に示した導体層４７４と共に図２におけるキャパシタ３３を構成すると共に、図２におけるキャパシタ３２の一部を構成する。導体層４７８には、誘電体層２０３〜２１０に形成されたスルーホールを介して、図７に示した導体層４３６が接続されている。導体層４７９は、図２におけるキャパシタ４１の一部を構成する。また、導体層４７９は、導体層４５６，４６１，４７２，４７５および導体層４６５のキャパシタ構成部４６５ｂと共に、図２におけるキャパシタ４２を構成する。導体層４７９には、誘電体層２０９，２１０に形成されたスルーホールを介して、図１３に示した導体層４７２が接続されている。
【０１１０】
導体層５８７は、図２におけるキャパシタ５４の一部を構成する。導体層５８７には、誘電体層２０８〜２１０に形成されたスルーホールを介して、図１２に示した導体層５７１が接続されている。導体層５８８は、図２におけるキャパシタ６４の一部を構成する。また、導体層５８８は、導体層５８０，５８１の各々と共に図２におけるキャパシタ６３，６６を構成する。導体層５８８には、誘電体層２０３〜２１０に形成されたスルーホールを介して、図７に示した導体層５３８が接続されている。
【０１１１】
誘電体層２１１には、それぞれスルーホールｈ１０１，ｈ１０２，ｈ１０３，ｈ１０４に接続されたスルーホールｈ１１１，ｈ１１２，ｈ１１３，ｈ１１４が形成されている。なお、誘電体層２１１には、符号を付したスルーホール以外にも、図１５に示したように多数のスルーホールが形成されている。
【０１１２】
図１６に示した１２層目の誘電体層２１２には、グランド用導体層２３８が形成されている。導体層２３８には、誘電体層２０１〜２１１に形成されたスルーホールを介して、図５に示した導体層２２１が接続されている。また、導体層２３８には、誘電体層２０２〜２１１に形成されたスルーホールを介して、図６に示した導体層２２７，２２９，２３１〜２３３が接続されている。また、導体層２３８には、誘電体層２０３〜２１１に形成されたスルーホールを介して、図７に示した導体層２３５，２３６が接続されている。また、導体層２３８には、誘電体層２０９〜２１１に形成されたスルーホールを介して、図１３に示した導体層５８３が接続されている。導体層２３８は、図１４に示した導体層５８５と共に図２におけるキャパシタ７１を構成する。また、導体層２３８は、図１５に示した導体層４７９，５８７，５８８の各々と共に図２におけるキャパシタ４１，５４，６４を構成する。
【０１１３】
誘電体層２１２には、それぞれスルーホールｈ１１１，ｈ１１２，ｈ１１３，ｈ１１４に接続されたスルーホールｈ１２１，ｈ１２２，ｈ１２３，ｈ１２４が形成されている。なお、誘電体層２１２には、符号を付したスルーホール以外にも、図１６に示したように多数のスルーホールが形成されている。
【０１１４】
図１７に示した１３層目の誘電体層２１３には、キャパシタ用導体層４８１〜４８５，５９０〜５９２が形成されている。導体層４８１は、図２におけるキャパシタ２４の一部を構成する。導体層４８１には、誘電体層２１１，２１２に形成されたスルーホールを介して、図１５に示した導体層４７７が接続されている。導体層４８２は、図２におけるキャパシタ３２の一部を構成する。導体層４８２には、誘電体層２１１，２１２に形成されたスルーホールを介して、図１５に示した導体層４７８が接続されている。導体層４８３は、図２におけるキャパシタ２２の一部を構成する。導体層４８３には、誘電体層２０２〜２１２に形成されたスルーホールを介して、図６に示した導体層４２７が接続されている。導体層４８４は、図２におけるキャパシタ２３の一部を構成する。導体層４８４には、誘電体層２０２〜２１２に形成されたスルーホールを介して、図６に示した導体層４２８が接続されている。導体層４８５は、図２におけるキャパシタ４４の一部を構成している。導体層４８５には、誘電体層２０４〜２１２に形成されたスルーホールを介して、図８に示した導体層４４３が接続されている。
【０１１５】
導体層５９０は、図２におけるキャパシタ５２の一部を構成する。導体層５９０には、誘電体層２０２〜２１２に形成されたスルーホールを介して、図６に示した導体層５２６が接続されている。導体層５９１は、図２におけるキャパシタ６２の一部を構成する。導体層５９１には、誘電体層２０９〜２１２に形成されたスルーホールを介して、図１３に示した導体層５８０が接続されている。導体層５９２は、図２におけるキャパシタ７４の一部を構成する。導体層５９２には、誘電体層２０４〜２１２に形成されたスルーホールを介して、図８に示した導体層５４７が接続されている。
【０１１６】
誘電体層２１３には、それぞれスルーホールｈ１２１，ｈ１２２，ｈ１２３，ｈ１２４に接続されたスルーホールｈ１３１，ｈ１３２，ｈ１３３，ｈ１３４が形成されている。なお、誘電体層２１３には、符号を付したスルーホール以外にも、図１７に示したように多数のスルーホールが形成されている。
【０１１７】
図１８に示した１４層目の誘電体層２１４には、グランド用導体層２４０が形成されている。導体層２４０には、誘電体層２１２，２１３に形成されたスルーホールを介して、図１６に示した導体層２３８が接続されている。図２におけるキャパシタ２４は、導体層４７７，２３８，４８１，２４０によって構成されている。図２におけるキャパシタ３２は、導体層４７８，２３８，４８２，２４０によって構成されている。図２におけるキャパシタ２２は、導体層２３８，４８３，２４０によって構成されている。図２におけるキャパシタ２３は、導体層２３８，４８４，２４０によって構成されている。図２におけるキャパシタ４４は、導体層２３８，４８５，２４０によって構成されている。図２におけるキャパシタ５２は、導体層２３８，５９０，２４０によって構成されている。図２におけるキャパシタ６２は、導体層２３８，５９１，２４０によって構成されている。図２におけるキャパシタ７４は、導体層２３８，５９２，２４０によって構成されている。
【０１１８】
誘電体層２１４には、それぞれスルーホールｈ１３１，ｈ１３２，ｈ１３３，ｈ１３４に接続されたスルーホールｈ１４１，ｈ１４２，ｈ１４３，ｈ１４４が形成されている。なお、誘電体層２１４には、符号を付したスルーホール以外にも、図１８に示したように多数のスルーホールが形成されている。
【０１１９】
図１９に示した１５層目の誘電体層２１５には、グランド用導体層２４２およびキャパシタ用導体層３２６，４８７，５９４，５９５が形成されている。導体層２４２には、誘電体層２１４に形成されたスルーホールを介して、図１８に示した導体層２４０が接続されている。導体層３２６は、図２におけるキャパシタ１６の一部を構成する。導体層３２６には、誘電体層２０７〜２１４に形成されたスルーホールを介して、図１１に示した導体層３１９が接続されている。
【０１２０】
導体層４８７は、図２におけるキャパシタ３４の一部を構成する。導体層４８７には、誘電体層２１０〜２１４に形成されたスルーホールを介して、図１４に示した導体層４７４が接続されている。導体層５９４は、図２におけるキャパシタ５３の一部を構成する。導体層５９４には、誘電体層２０１〜２１４に形成されたスルーホールを介して、図５に示した導体層５１１が接続されている。導体層５９５は、図２におけるキャパシタ６７の一部を構成する。導体層５９５には、誘電体層２０９〜２１４に形成されたスルーホールを介して、図１３に示した導体層５８１が接続されている。
【０１２１】
誘電体層２１５には、それぞれスルーホールｈ１４１，ｈ１４２，ｈ１４３，ｈ１４４に接続されたスルーホールｈ１５１，ｈ１５２，ｈ１５３，ｈ１５４が形成されている。なお、誘電体層２１５には、符号を付したスルーホール以外にも、図１９に示したように多数のスルーホールが形成されている。
【０１２２】
図２０に示した１６層目の誘電体層２１６には、グランド用導体層２４４が形成されている。導体層２４４には、誘電体層２１４，２１５に形成されたスルーホールを介して、図１８に示した導体層２４０が接続されている。また、導体層２４４には、誘電体層２１５に形成されたスルーホールを介して、図１９に示した導体層２４２が接続されている。図２におけるキャパシタ１６は、導体層２４０，３２６，２４４によって構成されている。図２におけるキャパシタ３４は、導体層２４０，４８７，２４４によって構成されている。図２におけるキャパシタ５３は、導体層２４０，５９４，２４４によって構成されている。図２におけるキャパシタ６７は、導体層２４０，５９５，２４４によって構成されている。
【０１２３】
誘電体層２１６には、それぞれスルーホールｈ１５１，ｈ１５２，ｈ１５３，ｈ１５４に接続されたスルーホールｈ１６１，ｈ１６２，ｈ１６３，ｈ１６４が形成されている。なお、誘電体層２１６には、符号を付したスルーホール以外にも、図２０に示したように多数のスルーホールが形成されている。
【０１２４】
図２１に示したように、誘電体層２１６の下面、すなわち積層基板２００の底面には、前述の各端子ＡＮＴ，Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２，Ｔｘ１，Ｔｘ２，Ｖｃ１，Ｖｃ２を構成する導体層と、９つのグランド端子Ｇ１〜Ｇ９を構成する導体層と、グランド用導体層２４６〜２４９とが形成されている。グランド端子Ｇ１〜Ｇ９は、グランドに接続されるようになっている。
【０１２５】
アンテナ端子ＡＮＴには、誘電体層２０９〜２１６に形成されたスルーホールを介して、図１３に示した導体層３２２が接続されている。ＡＧＳＭ受信信号端子Ｒｘ１１には、スルーホールｈ８３，ｈ９３，ｈ１０３，ｈ１１３，ｈ１２３，ｈ１３３，ｈ１４３，ｈ１５３，ｈ１６３を介して、図１２に示した導体層４６８が接続されている。ＡＧＳＭ受信信号端子Ｒｘ１２には、スルーホールｈ８４，ｈ９４，ｈ１０４，ｈ１１４，ｈ１２４，ｈ１３４，ｈ１４４，ｈ１５４，ｈ１６４を介して、図１２に示した導体層４６９が接続されている。ＥＧＳＭ受信信号端子Ｒｘ２１には、スルーホールｈ８１，ｈ９１，ｈ１０１，ｈ１１１，ｈ１２１，ｈ１３１，ｈ１４１，ｈ１５１，ｈ１６１を介して、図１２に示した導体層４６６接続されている。ＥＧＳＭ受信信号端子Ｒｘ２２には、スルーホールｈ８２，ｈ９２，ｈ１０２，ｈ１１２，ｈ１２２，ｈ１３２，ｈ１４２，ｈ１５２，ｈ１６２を介して、図１２に示した導体層４６７が接続されている。
【０１２６】
ＤＣＳ受信信号端子Ｒｘ３１，Ｒｘ３２には、誘電体層２０８〜２１６に形成されたスルーホールを介して、図１２に示した導体層５７７，５７８が接続されている。ＰＣＳ受信信号端子Ｒｘ４１，Ｒｘ４２には、誘電体層２０８〜２１６に形成されたスルーホールを介して、図１２に示した導体層５７５，５７６が接続されている。
【０１２７】
送信信号端子Ｔｘ１には、誘電体層２１５，２１６に形成されたスルーホールを介して、図１９に示した導体層４８７が接続されている。送信信号端子Ｔｘ２には、誘電体層２１５，２１６に形成されたスルーホールを介して、図１９に示した導体層５９５が接続されている。制御端子Ｖｃ１には、誘電体層２１３〜２１６に形成されたスルーホールを介して、図１７に示した導体層４８４が接続されている。制御端子Ｖｃ２には、誘電体層２１５，２１６に形成されたスルーホールを介して、図１９に示した導体層５９４が接続されている。グランド端子Ｇ１〜Ｇ９および導体層２４６〜２４９には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層２４４が接続されている。
【０１２８】
次に、図２２を参照して、本実施の形態に係る高周波モジュール１の特徴について説明する。図２２は、高周波モジュール１におけるデュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１１とを相互に接続する信号伝送路を模式的に示す説明図である。なお、以下、図２２に示したデュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１１とを相互に接続する信号伝送路の構成、作用および効果について説明する。デュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１２とを相互に接続する信号伝送路、デュアルＳＡＷフィルタ１２１とインダクタ８２と受信信号端子Ｒｘ２１とを相互に接続する信号伝送路、およびデュアルＳＡＷフィルタ１２１とインダクタ８２と受信信号端子Ｒｘ２２とを相互に接続する信号伝送路の構成、作用および効果も、図２２に示した信号伝送路の構成、作用および効果と同様である。
【０１２９】
図２２に示した信号伝送路は、積層基板２００の上面２００ｂに配置され、デュアルＳＡＷフィルタ１２１が接続された導体層４０９と、積層基板２００の上面２００ｂに配置され、インダクタ８１が接続された導体層４２３と、積層基板２００の内部に配置された導体層４３３と、導体層４０９と導体層４３３とを接続するスルーホールｈ１５と、導体層４２３と導体層４３３とを接続するスルーホールｈ１６とを有している。
【０１３０】
図２２に示した信号伝送路は、更に、導体層４３３よりも積層基板２００の底面２００ａに近い位置に配置された導体層４５１と、導体層４３３と導体層４５１とを接続する並列の２つの信号経路７０１，７０２と、導体層４５１と受信信号端子Ｒｘ１１とを接続する信号経路７０３とを有している。
【０１３１】
信号経路７０１は、積層基板２００内に設けられたスルーホールｈ２５，ｈ３５，ｈ４５を用いて構成されている。信号経路７０２は、積層基板２００内に設けられたスルーホールｈ２６，ｈ３６，ｈ４６を用いて構成されている。信号経路７０３は、積層基板２００内に設けられたスルーホールｈ５３，ｈ６３，ｈ７３、導体層４６８、スルーホールｈ８３，ｈ９３，ｈ１０３，ｈ１１３，ｈ１２３，ｈ１３３，ｈ１４３，ｈ１５３，ｈ１６３を用いて構成されている。
【０１３２】
なお、本実施の形態では、信号経路７０１，７０２，７０３は、それぞれ１つ以上のスルーホールを用いて構成されていればよい。また、本実施の形態において、導体層４５１が受信信号端子Ｒｘ１１と一体化され、信号経路７０３が存在していなくてもよい。信号経路７０１，７０２は、本発明における並列の複数の信号経路に対応する。信号経路７０３に含まれるスルーホールは、本発明における「第２の導体層と端子とを接続するための１つ以上のスルーホール」に対応する。
【０１３３】
デュアルＳＡＷフィルタ１２１とインダクタ８１は、本発明における回路要素に対応すると共に、積層基板の第２の面に搭載された２つの素子に対応する。また、デュアルＳＡＷフィルタ１２１は本発明におけるフィルタに対応する。インダクタ８１は、受信信号端子Ｒｘ１１に接続される外部回路とデュアルＳＡＷフィルタ１２１とのインピーダンス整合のための素子であり、本発明における整合用素子に対応する。受信信号端子Ｒｘ１１は、本発明における端子に対応する。導体層４３３は、デュアルＳＡＷフィルタ１２１とインダクタ８１とを接続するためのものであり、本発明における第１の導体層に対応する。導体層４５１は、本発明における第２の導体層に対応する。
【０１３４】
本実施の形態に係る高周波モジュール１では、複数の回路要素としてのデュアルＳＡＷフィルタ１２１およびインダクタ８１と、受信信号端子Ｒｘ１１は、導体層４３３と、並列の信号経路７０１，７０２と、導体層４５１とを介して接続される。本実施の形態によれば、デュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１１とを相互に接続する信号伝送路が、並列の複数の信号経路７０１，７０２を含むことにより、信号伝送路のインダクタンスを抑制することができる。以下、これについて詳しく説明する。
【０１３５】
デュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１１とを相互に接続する信号伝送路としては、図２２における導体層４３３と受信信号端子Ｒｘ１１との間を、直列に接続された複数のスルーホールを用いて構成された１本の信号経路によって接続する構成も考えられる。以下、このような構成の信号伝送路を、比較例の信号伝送路と呼ぶ。図２２に示した信号伝送路のインダクタンスは、比較例の信号伝送路のインダクタンスよりも小さくなる。このことをシミュレーションの結果を参照して説明する。このシミュレーションでは、図２２に示した信号伝送路のモデルを用いて、この信号伝送路における導体層４３３と受信信号端子Ｒｘ１１との間の部分のインダクタンスを求めた。ここで、図２２に示したように、導体層４３３と導体層４５１との間の、積層方向における距離をＡ（μｍ）とし、導体層４３３と受信信号端子Ｒｘ１１との間の、積層方向における距離をＢ（μｍ）とする。距離Ａは、信号経路７０１，７０２の各々の、積層方向における長さでもある。シミュレーションでは、距離Ｂを６００μｍよりも大きな値とし、距離Ａを０〜６００μｍの範囲で変えたときの距離Ａと上記インダクタンスとの関係を求めた。その結果を図２３に示す。距離Ａが０μｍの場合とは、導体層４５１が導体層４３３と一体化され、並列の信号経路７０１，７０２が存在せず、導体層４３３と受信信号端子Ｒｘ１１とが１本の信号経路によって接続される場合である。
【０１３６】
図２３から分かるように、距離Ａが長くなるほどインダクタンスは小さくなる。このことから、本実施の形態によれば、デュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１１とを相互に接続する信号伝送路が、並列の複数の信号経路７０１，７０２を含むことにより、信号伝送路のインダクタンスを抑制することができることが分かる。
【０１３７】
このように本実施の形態によれば、信号伝送路のインダクタンスを抑制することができることから、信号伝送路のインダクタンスに起因した高周波モジュール１の特性の変化を抑制することができる。
【０１３８】
また、本実施の形態では、デュアルＳＡＷフィルタ１２１およびインダクタ８１は積層基板２００に搭載される素子になっている。そのため、デュアルＳＡＷフィルタ１２１およびインダクタ８１は、予め、受信信号端子Ｒｘ１１を介して接続される外部回路との間でインピーダンスの整合がとれるように設計される。本実施の形態によれば、デュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１１とを相互に接続する信号伝送路のインダクタンスを抑制することができるので、この信号伝送路のインダクタンスに起因して、デュアルＳＡＷフィルタ１２１およびインダクタ８１と外部回路との間でインピーダンスの整合がとれなくなることを防止することができる。
【０１３９】
また、本実施の形態によれば、図２３から分かるように、積層基板２００の設計段階で、並列の信号経路７０１，７０２の長さを変えることにより、信号経路７０１，７０２を含む信号伝送路のインダクタンスを調整することができる。これにより、本実施の形態によれば、高周波モジュール１の特性の調整が容易になる。
【０１４０】
ここで、シミュレーションによって、図２２における距離Ａを変えたときのデュアルＳＡＷフィルタ１２１と受信信号端子Ｒｘ１１との間における電圧定在波比（ＶＳＷＲ）の周波数特性を調べた結果を図２４に示す。このシミュレーションでは、距離Ａが０μｍの場合と、距離Ａが１５０μｍの場合と、距離Ａが３００μｍの場合とについて、電圧定在波比の周波数特性を調べた。図２４から、本実施の形態によれば、距離Ａを変えることにより、電圧定在波比を制御することができることが分かる。そのため、本実施の形態によれば、高周波モジュール１の特性の調整が容易になる。
【０１４１】
また、本実施の形態では、導体層４３３は、複数の回路要素としてのデュアルＳＡＷフィルタ１２１とインダクタ８１とを接続する機能と、並列の信号経路７０１，７０２を接続する機能とを兼ね備えている。従って、本実施の形態によれば、積層基板２００内の空間を無駄に使用することなく、並列の信号経路７０１，７０２を含み、デュアルＳＡＷフィルタ１２１とインダクタ８１と受信信号端子Ｒｘ１１とを相互に接続する信号伝送路を構成することができる。これにより、本実施の形態によれば、高周波モジュール１における挿入損失を低減したり、信号伝送路に起因する寄生容量や寄生インダクタンスを低減したりすることが可能になると共に、高周波モジュール１の小型化が可能になる。
【０１４２】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、回路要素は、受動素子であってもよいし、能動素子であってもよい。
【０１４３】
また、本発明において、第１の導体層によって接続される回路要素の数は３以上であってもよい。また、第１の導体層と第２の導体層とを接続する並列の信号経路の数も３以上であってもよい。
【０１４４】
また、本発明は、携帯電話機におけるフロントエンドモジュールとして用いられる高周波モジュールに限らず、積層基板を備えると共に、複数の回路要素と端子とを相互に接続する信号伝送路を含む高周波モジュール全般に適用することができる。
【図面の簡単な説明】
【０１４５】
【図１】本発明の一実施の形態に係る高周波モジュールの回路構成を示すブロック図である。
【図２】本発明の一実施の形態に係る高周波モジュールの回路構成を示す回路図である。
【図３】本発明の一実施の形態に係る高周波モジュールの平面図である。
【図４】本発明の一実施の形態に係る高周波モジュールの外観を示す斜視図である。
【図５】図３に示した積層基板における１層目の誘電体層の上面を示す平面図である。
【図６】図３に示した積層基板における２層目の誘電体層の上面を示す平面図である。
【図７】図３に示した積層基板における３層目の誘電体層の上面を示す平面図である。
【図８】図３に示した積層基板における４層目の誘電体層の上面を示す平面図である。
【図９】図３に示した積層基板における５層目の誘電体層の上面を示す平面図である。
【図１０】図３に示した積層基板における６層目の誘電体層の上面を示す平面図である。
【図１１】図３に示した積層基板における７層目の誘電体層の上面を示す平面図である。
【図１２】図３に示した積層基板における８層目の誘電体層の上面を示す平面図である。
【図１３】図３に示した積層基板における９層目の誘電体層の上面を示す平面図である。
【図１４】図３に示した積層基板における１０層目の誘電体層の上面を示す平面図である。
【図１５】図３に示した積層基板における１１層目の誘電体層の上面を示す平面図である。
【図１６】図３に示した積層基板における１２層目の誘電体層の上面を示す平面図である。
【図１７】図３に示した積層基板における１３層目の誘電体層の上面を示す平面図である。
【図１８】図３に示した積層基板における１４層目の誘電体層の上面を示す平面図である。
【図１９】図３に示した積層基板における１５層目の誘電体層の上面を示す平面図である。
【図２０】図３に示した積層基板における１６層目の誘電体層の上面を示す平面図である。
【図２１】図３に示した積層基板における１６層目の誘電体層およびその下の導体層を示す平面図である。
【図２２】本発明の一実施の形態に係る高周波モジュールにおけるデュアルＳＡＷフィルタとインダクタと受信信号端子とを相互に接続する信号伝送路を模式的に示す説明図である。
【図２３】本発明の一実施の形態に係る高周波モジュールの効果を説明するためのシミュレーションの結果を示す特性図である。
【図２４】本発明の一実施の形態に係る高周波モジュールの効果を説明するための他のシミュレーションの結果を示す特性図である。
【符号の説明】
【０１４６】
１…高周波モジュール、１１１，１１３，１１５，１１７…ＳＡＷフィルタ、１１２，１１４，１１６，１１８…整合回路、Ｒｘ１１，Ｒｘ１２，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ４１，Ｒｘ４２…受信信号端子、Ｔｘ１，Ｔｘ２…送信信号端子、４３１〜４３４…導体層（第１の導体層）、４４９〜４５２…導体層（第２の導体層）、７０１，７０２，７０３…信号経路。
【図１】
0004441886.tif 000002
【図２】
0004441886.tif 000003
【図３】
0004441886.tif 000004
【図４】
0004441886.tif 000005
【図５】
0004441886.tif 000006
【図６】
0004441886.tif 000007
【図７】
0004441886.tif 000008
【図８】
0004441886.tif 000009
【図９】
0004441886.tif 000010
【図１０】
0004441886.tif 000011
【図１１】
0004441886.tif 000012
【図１２】
0004441886.tif 000013
【図１３】
0004441886.tif 000014
【図１４】
0004441886.tif 000015
【図１５】
0004441886.tif 000016
【図１６】
0004441886.tif 000017
【図１７】
0004441886.tif 000018
【図１８】
0004441886.tif 000019
【図１９】
0004441886.tif 000020
【図２０】
0004441886.tif 000021
【図２１】
0004441886.tif 000022
【図２２】
0004441886.tif 000023
【図２３】
0004441886.tif 000024
【図２４】
0004441886.tif 000025