(57)【特許請求の範囲】
【請求項１】
（ａ）基板上にカソード層、ゲート絶縁層、ゲート電極層、アルミニウム層を順次に形成させる工程と、
（ｂ）前記アルミニウム層を陽極酸化して、規則的な配列パターンを有する微細ホール及び前記微細ホールの下部に残留する障壁層を有するアルミナ層に転換させる工程と、
（ｃ）前記アルミナ層の微細ホールの深さを前記カソード層の表面まで延長させる工程と、
（ｄ）前記微細ホール内で前記カソード層に付着されるエミッタを形成する工程と、
（ｅ）前記アルミナ層上に蛍光体層を形成する工程と、
（ｆ）真空雰囲気で、前記蛍光体層上にアノード層を形成する工程と、を含む一体型３極構造ＦＥＤの製造方法。
【請求項２】
（ａ）基板上にカソード層、抵抗層、ゲート絶縁層、ゲート電極層、アルミニウム層を順次に形成させる工程と、
（ｂ）前記アルミニウム層を陽極酸化して、規則的な配列パターンを有する微細ホール及び前記微細ホールの下部に残留する障壁層を有するアルミナ層に転換させる工程と、
（ｃ）前記アルミナ層の微細ホールの深さを前記抵抗層の表面まで延長させる工程と、
（ｄ）前記微細ホール内で前記抵抗層に付着されるエミッタを形成する工程と、
（ｅ）前記アルミナ層上に蛍光体層を形成する工程と、
（ｆ）真空雰囲気で、前記蛍光体層上にアノード層を形成する工程と、を含む一体型３極構造ＦＥＤの製造方法。
【請求項３】
（ｂ）工程の前記アルミニウム層を陽極酸化する工程は、
酸性電解質の水溶液中で前記アルミニウム層に正の電圧を印加する工程を含むことを特徴とする請求項１または２に記載の方法。
【請求項４】
前記酸性電解質は、シュウ酸、硫酸、スルホン酸、リン酸及びクロム酸のうちで選択されることを特徴とする請求項３に記載の方法。
【請求項５】
（ｂ）工程で前記アルミナ層に形成される微細ホールの直径は、４ｎｍないし５００ｎｍであることを特徴とする請求項１または２に記載の方法。
【請求項６】
前記（ｃ）工程は、イオンミリング法、乾式エッチング法、湿式エッチング法または陽極酸化法によって行われることを特徴とする請求項１または２に記載の方法。
【請求項７】
前記（ｅ）工程は、蛍光体を電子ビーム蒸着、熱蒸着、スパッタリング法、低圧化学気相蒸着法、ゾル−ゲル法、電気メッキ法、または無電解メッキ法で前記アルミナ層上に付着させる工程を含むことを特徴とする請求項１または２に記載の方法。
【請求項８】
前記（ｂ）工程後に、化学的後処理を通じて、前記アルミナ層の微細ホールを拡径する工程をさらに含むことを特徴とする請求項１または２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出ディスプレイ（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に関する。
【背景技術】
【０００２】
電界放出ディスプレイ（ＦＥＤ）は、強い電場によるトンネリング効果によって金属、半導体の表面から真空に放出される冷電子を蛍光体に衝突させることによって光を発光させる方式のディスプレイである。
【０００３】
ＦＥＤは、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ：ＣＲＴ）のように、電子ビームによって蛍光体を発光させるので、豊富な色相表現、豊富な明暗表現、高輝度、短い応答時間、広視野角、広い動作温度及び湿度範囲のようなＣＲＴの長所を保有するだけでなく、薄くて軽く、電磁波放出がほとんどない平板ディスプレイ状に具現できるという長所を有している。
【０００４】
ＦＥＤは、一般的な画像表示装置だけでなく、蛍光表示管、蛍光ランプ、白色光源、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）のバックライトとしても適用される。
【０００５】
ＦＥＤの構造の典型的な例は、図１の通りである。
【０００６】
基板１上に導電性金属からなるカソード（２）が形成され、その上に非晶質シリコン（ａ−Ｓｉ）からなる抵抗層３が形成される。抵抗層３上には、抵抗層３の表面がその底部に露出されるウェル４ａを有する電気絶縁性物質からなるゲート絶縁層４が形成される。ウェル４ａの底部には、抵抗層３上に位置するエミッタ５が位置する。一方、ゲート絶縁層４の上では、ウェル４ａに対応するゲート６ａが形成されたゲート電極６が形成される。基板１、カソード２、抵抗層３、ウェル４ａを有するゲート絶縁層４、エミッタ５及びゲート電極６を包括して背面パネルと称す。
【０００７】
ゲート電極６の上方には、所定距離を維持し、透明電極であるアノード７が位置する。アノード７は、基板１と共に密閉された真空空間を形成する前面板８の内面に形成される。アノード７の内面上にまたはこれに隣接して蛍光体層（図示せず）が形成される。その内面に蛍光体を有するアノード７及び前面板８を包括して前面パネルと称す。
【０００８】
背面パネルと前面パネルとは、スペーサ（図示せず）によって一定距離を維持し、そのエッジはシーリングによって密閉される。背面パネルと前面パネルとの間には、真空ギャップが形成される。
【０００９】
ＦＥＤの動作原理は、次の通りである。多様な方式のマトリックスアドレッシングによって、ゲート電極６とカソード２との間に電圧を印加する。ゲート電極６とカソード２とに電圧がかかれば、トンネリング効果によってエミッタ５から電子が放出される。前記電子は、アノード７電圧によって加速されて、アノード７の内面に位置する蛍光体を打撃する。打撃された蛍光体は、光を発光する。
【００１０】
トンネリング効果によるエミッタからの電子放出を容易にするためには、エミッタの先端部とゲート６ａとの距離が短くなければならない。このような理由で、ウェルの直径は、小さいほど良く、約０．５ないし約２μｍ、さらに望ましくは、１μｍ以下の直径を有するウェルを形成するための努力が進められつつある。例えば、韓国公開特許公報特２００２−００４１６６５号には、陽極酸化工程を利用して微細な直径を有するウェルを形成する方法が開示されている。
【００１１】
ＦＥＤにおいて、背面パネルと前面パネルとの間隔が大きいほど、カソードとアノードとの間隔が遠くなる。それにより、エミッタから放出された電子を直ぐアノードに向かわせるためには、カソードとアノードとの間にかかる電圧を大きく高めねばならない。電圧を高めるためには、ＦＥＤ駆動回路に使われる素子の容量が多くならねばならず、これは、ＦＥＤ製造コストの上昇につながる。また、ＦＥＤの作動電圧が上昇すれば、ＦＥＤの消費電力も増加する。
【００１２】
従来の典型的なＦＥＤにおいて、背面パネルと前面パネルとは、それぞれ別途の工程で製造された後、スペーサによって一定間隔を維持したまま組み立てられる。しかし、当業者ならば、スペーサを設置し、上部パネルと背面パネルとを組み立てるパッケージング工程が非常に複雑な工程であるということが分かる。
【発明の開示】
【００１３】
本発明は、複雑なパッケージング工程なしに製造され、さらに短縮されたウェルの直径とさらに短縮されたカソードとアノードとの間隔を具備できる一体型３極構造電界放出ディスプレイ（ＦＥＤ）の製造方法を提供する。
【００１７】
本発明による一形態によると、一体型３極構造ＦＥＤを製造する方法を提供する。この方法は、（ａ）基板上にカソード層、ゲート絶縁層、ゲート電極層、アルミニウム層を順次に形成させる工程と、（ｂ）前記アルミニウム層を陽極酸化し、規則的な配列パターンを有する微細ホール及び前記微細ホールの下部に残留する障壁層を有するアルミナ層に転換させる工程と、（ｃ）前記アルミナ層の微細ホールの深さを前記カソード層の表面まで延長させる工程と、（ｄ）前記微細ホール内で前記カソード層に付着されるエミッタを形成する工程と、（ｅ）前記アルミナ層上に蛍光体層を形成する工程と、（ｆ）真空雰囲気で、前記蛍光体層上にアノード層を形成する工程と、を含む。
【００１８】
また一体型３極構造ＦＥＤを製造方法の他の形態によれば、（ａ）基板上にカソード層、抵抗層、ゲート絶縁層、ゲート電極層、アルミニウム層を順次に形成させる工程と、（ｂ）前記アルミニウム層を陽極酸化して、規則的な配列パターンを有する微細ホール及び前記微細ホールの下部に残留する障壁層を有するアルミナ層に転換させる工程と、（ｃ）前記アルミナ層の微細ホールの深さを前記抵抗層の表面まで延長させる工程と、（ｄ）前記微細ホール内で前記抵抗層に付着されるエミッタを形成する工程と、（ｅ）前記アルミナ層上に蛍光体層を形成する工程と、（ｆ）真空雰囲気で、前記蛍光体層上にアノード層を形成する工程と、を含む。
【００１９】
図面の簡単な説明
図１は、従来の典型的な電界放出ディスプレイ（ＦＥＤ）の構造の一例を示す図面である。
【００２０】
図２は、本発明の一体型３極構造ＦＥＤの一実施形態を示す図面である。
【００２１】
図３Ａないし図３Ｆは、本発明の一体型３極構造ＦＥＤの一実施形態を製造する方法を示す図面である。
【００２２】
図４Ａないし図４Ｆは、本発明の一体型３極構造ＦＥＤの他の実施形態を製造する方法を示す図面である。
【００２３】
図５Ａは、本発明の一実施形態によって形成されたアルミナ層のウェルパターンを示す写真である。
【００２４】
図５Ｂは、本発明の一実施形態によって形成されたウェルの断面を示す写真である。
【００２５】
発明を実施するための最良の態様
本発明の一体型３極構造電界放出ディスプレイ（ＦＥＤ）は、基板と、前記基板上に位置するカソード層と、前記カソード層上に位置し、規則的なパターンで配列された複数の微細ホールを有するゲート絶縁層と、前記ゲート絶縁層上に位置し、前記ゲート絶縁層の微細ホールパターンと実質的に一致するパターンで配列された複数の微細ホールを有するゲート電極層と、前記ゲート電極層上に位置し、前記ゲート絶縁層の微細ホールパターンと実質的に一致するパターンで配列された複数の微細ホールを有するアノード絶縁層と、前記ゲート絶縁層の微細ホール、前記ゲート電極層の微細ホール及び前記アノード絶縁層の微細ホールによって形成されるウェル内に位置し、前記カソード層に付着されているエミッタと、前記アノード絶縁層上に位置する蛍光体層と、前記蛍光体層上に位置するアノード層と、を備える。
【００２６】
この一体型３極構造ＦＥＤは、前記カソード層と前記ゲート絶縁層との間に位置する抵抗層をさらに含み、この場合、前記エミッタは、前記抵抗層上に付着される。
【００２７】
図２は、本発明の一実施形態によるＦＥＤの概略的な構造を示す図面である。
【００２８】
図２に参照して、基板１１０上にカソード層１２０が位置する。カソード層１２０上には、抵抗層１３０が位置する。抵抗層１３０上には、ゲート絶縁層１４０が位置する。ゲート絶縁層１４０上には、ゲート電極層１６０が位置する。ゲート電極層１６０上には、アノード絶縁層１７０が位置する。アノード絶縁層１７０上には、蛍光体層１８０が位置する。蛍光体層１８０上には、アノード層１９０が位置する。
【００２９】
「一体型３極構造」という用語の意味は、前面パネルと背面パネルとの間にスペーサによって形成される連続された真空ギャップが存在する従来のＦＥＤの構造と対比して、アノード絶縁層１７０を媒介体として前面パネルと背面パネルとが一体を形成するという本発明の特徴的な構造を示す。
【００３０】
カソード層１２０とゲート電極層１６０とは、マトリックスアドレッシングを具現するためにストライプ状に形成される。カソード層のストライプとゲート電極層のストライプとは、互いに直交するように配置される。アノード層１９０は、ＦＥＤの全面積を覆う薄膜形態に形成される。ＦＥＤがＬＣＤのバックライト用に適用される場合には、マトリックスアドレッシングが具現される必要がないので、カソード層１２０とゲート電極層１６０とは、ストライプ状ではないＦＥＤの全面積を覆う薄膜形態に形成される。カソード層１２０、抵抗層１３０、ゲート電極層１６０は、その他の多様な形態の回路パターンを有しうる。
【００３１】
ゲート絶縁層１４０、ゲート電極層１６０及びアノード絶縁層１７０には、前記３層を貫通する微細ホールが複数形成されている。ゲート絶縁層のホールパターン、ゲート電極層のホールパターン及びアノード絶縁層のホールパターンは、互いに実質的に一致し、それにより、前記各層の微細ホールは、前記３個の層を貫通する単一チャンネルを形成する。ゲート絶縁層の微細ホールの直径、ゲート電極層の微細ホールの直径及びアノード絶縁層の微細ホールの直径は、互いに実質的に同じであるか、または異なりうる。前記３個の層を貫通する単一チャンネルを形成する前記３個の層の微細ホールは、ウェル２００を形成する。
【００３２】
前記ウェル２００の直径は、エミッタの先端部とゲート電極層との間隔を決定する。したがって、ウェルの直径は、ゲート電極層にかかる作動電圧の要求値を決定する。逆に、ゲート電極層にかかる作動電圧の希望値によって、ウェルの直径を決定することもある。
【００３３】
例えば、前記ウェルの直径は、数μｍ以下でありうる。前記直径の下限は、エミッタの実現可能な最小ディメンションによって、さらに小さな値を有することもある。さらに望ましくは、前記ウェルの直径は１．０μｍ以下である。さらに望ましくは、前記ウェルの直径は、約４ｎｍないし約５００ｎｍである。このような微細な直径のウェルを具現することによって、ゲート電極層にかかる作動電圧をさらに減少させることができる。
【００３４】
このような微細サイズのウェルを大面積にわたって均一に形成させるためには、陽極酸化工程を含むエッチング方法、または一般的な写真エッチング法が利用される。
【００３５】
エミッタ１５０は、ウェル２００の内部に配置され、抵抗層１３０に付着されている。エミッタ１５０の高さは、エミッタ１５０の先端部がゲート電極層１６０に可能な限り近く位置されるように調節される。エミッタ１５０は、例えば、円錐形のマイクロチップまたは炭素ナノチューブでありうる。抵抗層１３０は、エミッタ１５０に流れる電流の均一度を向上させる役割を行う。抵抗層１３０は、省略されることもある。抵抗層が省略される場合に、エミッタは、カソード層に付着される。
【００３６】
アノード絶縁層１７０は、電気絶縁性を有しており、エミッタ１５０とアノード１９０との間に適切な間隔を維持させつつ、前面パネルと背面パネルとを一体化させる媒介体の役割を行う。また、アノード絶縁層１７０によって、それぞれのウェル２００は、分離された放電空間を形成する。それにより、エミッタ１５０から放出された電子は、当該ウェル２００の直上部に位置する蛍光体のみを打撃する。
【００３７】
従来のＦＥＤにおいて、背面パネルと前面パネルとは、幾箇所に設置された柱状のスペーサによってその間隔が維持されるので、背面パネルと前面パネルとの間には、連続された真空のギャップが形成される。このような場合において、前記スペーサを設置する工程自体が非常に複雑になり、また、エミッタから放出された電子が当該画素の蛍光体ではない隣接画素の蛍光体を打撃する恐れもある。
【００３８】
本発明のＦＥＤに採用されたアノード絶縁層１７０は、従来のＦＥＤで発生する前記のような問題点を一挙に解決する。
【００３９】
アノード作動電圧側面を考慮する時、アノード絶縁層１７０の厚さは、可能な限り薄くすることが良い。しかし、アノード絶縁層１７０の厚さが過度に薄ければ、エミッタ１５０からの電子放出を起こすに当たって、アノード層１９０にかかった電圧による電場とゲート電極層１６０にかかった電圧による電場とが競合できる。もし、アノード層１９０にかかった電圧によって、エミッタ１５０からの電子放出がもたらされれば、ＦＥＤの誤動作が発生する恐れがある。したがって、アノード絶縁層１７０は、アノード層１９０に印加される電圧とゲート電極層１６０に印加される電圧との設計値及びウェル２００の直径を考慮して、可能な限り、最小の厚さを有することが望ましい。例えば、アノード絶縁層１７０の厚さは、約１００ｎｍないし約１０μｍほどにしうる。
【００４０】
アノード絶縁層１７０上には、蛍光体層１８０が位置する。蛍光体層１８０は、任意の単色蛍光体を含むか、または任意の２種以上の蛍光体を含みうる。本発明のＦＥＤがカラー画像表示装置として適用される場合に、蛍光体層１８０は、赤色蛍光体、緑色蛍光体及び青色蛍光体を含み、これら蛍光体は、画素を形成するための規則的なパターンで配列され、前記蛍光体層１８０は、各画素の境界を明確にするブラックマトリックスをさらに含むこともある。
【００４１】
蛍光体層１８０上に位置するアノード層１９０は、蛍光体層１８０の全面積を覆い、それぞれのウェル２００が真空状態を維持可能にする密閉部材としての機能を兼ねることができる。すなわち、アノード層は、前記ウェルによって形成された放電空間を密閉できる。アノード層１９０は、蛍光体層１８０で発光した光がよく透過できるように、透明な電極材料からなることがさらに望ましい。
【００４２】
本発明のＦＥＤは、アノード層１９０上に位置する前面板（図示せず）をさらに含みうる。前面板は、アノード層１９０の密閉機能をさらに補強する役割を行い、アノード層１９０が外部に露出されることを防止する。
【００４３】
前面板をさらに含む実施形態において、アノード層１９０は、前面板の一面に付着され、蛍光体層１８０は、前面板に付着されたアノード層１９０上に付着される。この場合には、アノード層の密閉機能が必ずしも要求されるものではない。また、アノード層は、多様な形態の回路パターンを有することもある。蛍光体層及びアノード層が付着された前面板は、アノード絶縁層１７０上に置かれ、ＦＥＤの周辺部は、密封される。このとき、アノード絶縁層１７０と蛍光体層１８０とは、互いに接触する。
【００４４】
本発明において、基板１１０、カソード層１２０、抵抗層１３０、ゲート絶縁層１４０、ゲート電極層１６０、エミッタ１５０、アノード絶縁層１７０、蛍光体層１８０、アノード層１９０及び前面板（図示せず）の材質、形状、ディメンションは、特別に限定されず、ＦＥＤに使われる全ての材質、形状、ディメンションが使われる。
【００４５】
特に、前記アノード絶縁層の材料の適合した例としては、アルミナのような絶縁性金属酸化物、ＳｉＯ２、ＳｉＣＯＨがある。
【００４６】
また、本発明では、前述した一体型３極構造ＦＥＤを製造する方法を提供する。
【００４７】
本発明の方法の一実施形態は、アルミナからなるアノード絶縁層を備えるＦＥＤを製造するためのものであるが、（ａ）基板上にカソード層、ゲート絶縁層、ゲート電極層、アルミニウム層を順次に形成させる工程と、（ｂ）前記アルミニウム層を陽極酸化し、規則的な配列パターンを有する微細ホール及び前記微細ホールの下部に残留する障壁層を有するアルミナ層に転換させる工程と、（ｃ）前記アルミナ層の微細ホールの深さを前記カソード層の表面まで延長させる工程と、（ｄ）前記微細ホール内で前記カソード層に付着されるエミッタを形成する工程と、（ｅ）前記アルミナ層上に蛍光体層を形成する工程と、（ｆ）真空雰囲気で、前記蛍光体層上にアノード層を形成する工程と、を含む。
【００４８】
前記（ａ）工程は、前記カソード層上に抵抗層を形成する工程をさらに含み、このような場合に、（ｃ）工程で微細ホールの深さは、前記抵抗層の表面まで延び、（ｄ）工程で前記エミッタは、前記抵抗層に付着される。
【００４９】
以下では、図３Ａないし図３Ｆを参照して、本発明の一体型３極構造ＦＥＤを製造する方法の例を詳細に説明する。
【００５０】
まず、図３Ａを参照する。基板１１１上に、カソード層材料を、例えば、スパッタリング法、真空蒸着法、またはメッキ法を利用して付着する。例えば、基板の材料としては、不導体、半導体が使われる。不導体の具体的な例としては、ガラス、高分子材料がある。半導体の具体的な例としては、シリコンウェーハがある。カソード層の材料としては、例えば、導電性金属材料、導電性金属酸化物材料、導電性金属窒化物材料、導電性金属硫化物材料、導電性高分子材料が単独または組み合わせで使われる。導電性金属材料の具体的な例としては、金、タングステン、クロム、ニオビウム、アルミニウム、チタン、またはこれらの合金がある。導電性金属酸化物の具体的な例としては、ＴｉＯ２、Ｎｂ２Ｏ５がある。導電性金属窒化物の具体的な例としては、ＧａＮがある。導電性金属硫化物の具体的な例としては、ＺｎＳ、ＣｄＳがある。導電性高分子材料の具体的な例としては、ポリイミド、ポリアニリンがある。
【００５１】
このように形成されたカソード層１２１上に、例えば、低圧化学気相蒸着法または反応性スパッタリング法を利用して、抵抗層１３１を形成する。抵抗層の形成は、省略されることもある。抵抗層の材料としては、例えば、リン（Ｐ）がドーピングされた非晶質シリコン、アルミナが使われる。
【００５２】
このように形成された抵抗層１３１上に（抵抗層が省略された場合には、カソード層上に）、例えば、低圧化学気相蒸着法または反応性スパッタリング法を利用して、ゲート絶縁層１４１を形成する。ゲート絶縁層の材料としては、例えば、アルミナのような電気絶縁性金属酸化物、ＳｉＯ２、ＳｉＣＯＨがある。
【００５３】
このように形成されたゲート絶縁層１４１上に、例えば、スパッタリング法、真空蒸着法、またはメッキ法を利用して、ゲート電極層１６１を形成する。ゲート電極層の材料としては、例えば、導電性金属材料、導電性金属酸化物材料、導電性金属窒化物材料、導電性金属硫化物材料、導電性高分子材料が単独または組み合わせで使われる。導電性金属材料の具体的な例としては、金、タングステン、クロム、ニオビウム、アルミニウム、チタン、またはこれらの合金がある。導電性金属酸化物の具体的な例としては、ＴｉＯ２、Ｎｂ２Ｏ５がある。導電性金属窒化物の具体的な例としては、ＧａＮがある。導電性金属硫化物の具体的な例としては、ＺｎＳ、ＣｄＳがある。導電性高分子材料の具体的な例としては、ポリイミド、ポリアニリンがある。
【００５４】
このように形成されたゲート電極層１６１上に、例えば、スパッタリング法、真空蒸着法、またはメッキ法を利用して、アルミニウム層１７１を形成する。
【００５５】
アルミニウム層１７１をアルミナ層に転換させるために、次のような陽極酸化工程を利用する。まず、アルミニウム層の表面粗度を除去するために、電解研磨を行う。次いで、リン酸、シュウ酸、硫酸、スルホン酸またはクロム酸などの水溶液中でアルミニウム層１７１を陽極に設定した後、約１ないし約２００Ｖの直流電圧を印加することによって、アルミニウム層１７１をアルミナ層に転換させる。アルミニウム層がアルミナ層に転換される程度は、陽極酸化工程の時間に比例する。具体的な例としては、１５℃、４０Ｖ、０．３Ｍのシュウ酸水溶液の条件で陽極酸化工程を行った場合、アルミナ層に転換される厚さは１０分当り約１μｍほどであった。
【００５６】
アルミニウム層がアルミナ層に転換された後にも、電圧を印加し続ければ、図３Ｂのように、アルミナ層１７１Ａには、規則的な配列を有する複数のｎｍレベルの直径を有する微細ホール１７１Ｈが形成され、かつアルミナ１７１Ａ層の下部には、バリア層１７１Ｂが残る。
【００５７】
陽極酸化法によってアルミナ層に形成される微細ホールのパターンは、六角形のセルからなる蜂の巣（ハニカム）構造を有しうる（図５Ａ、図５Ｂ参照）。微細ホールの直径と単位面積当り形成される微細ホールの数とは、印加電圧、電解質の種類、電解質の濃度、電解質の温度のような陽極酸化工程の条件によって調節される。具体的な例としては、印加電圧２５Ｖ、反応温度１０℃、０．３Ｍの硫酸水溶液で陽極酸化する場合に形成される微細ホールの直径は、約２０ｎｍほどであり、１９５Ｖ、０℃、０．３Ｍのリン酸水溶液で陽極酸化する場合に形成される微細ホールの直径は、約１００ｎｍほどである。単位面積当り形成される微細ホールの数は、通常的に、１０８〜１０１１個／ｃｍ２ほどのレベルを有し、この数値は、印加電圧によって変わる。陽極酸化法を通じて形成させる微細ホールの直径は、典型的に、約４ｎｍないし約５００ｎｍほどである。微細ホールの直径は、単位面積当り形成される微細ホールの数の変化なしに、リン酸や水酸化ナトリウムを利用した化学的な後処理を通じても調節可能である。このような後処理を通じて、微細ホールの直径を、例えば、約５００ｎｍまで、またはそれ以上に延びることができる。微細ホール間の間隔及びバリア層の厚さは、陽極酸化時に加える電圧に比例する。具体的な例としては、１５℃、０．３Ｍのシュウ酸水溶液の条件で陽極酸化工程を行った場合、印加電圧を１０Ｖ上昇させれば、微細ホール間の間隔は、約２７ｎｍほど広くなった。このような陽極酸化法を利用することによって、アルミナ層に形成される微細ホールの直径を１μｍ以下に調節することが非常に容易になる。
【００５８】
陽極酸化工程を使用することによって、従来のＦＥＤ製造工程に使われる、ウェルパターンを指定するための感光層の形成過程が省略される。陽極酸化工程は、従来の感光層によるウェルパターン指定方法に比べて、大面積にわたって、さらに向上した解像度の、さらに微細なウェルパターンを、さらに容易に形成することを可能にする。
【００５９】
次いで、微細ホール１７１Ｈの深さを抵抗層１３１の表面まで延びるためにエッチング工程を行う。抵抗層が省略された実施形態では、微細ホール１７１Ｈの深さをカソード層１２１の表面まで延びる。エッチング工程としては、例えば、イオンミリング法、乾式エッチング法、湿式エッチング法、陽極酸化法が使われる。さらに具体的な例としては、ＣＦ４とＯ２との混合ガスを利用した反応性イオンエッチング法が使われる。反応性イオンエッチング法で微細ホール１７１Ｈの下側にある、バリア層１７１Ｂ、ゲート電極層１６１及びゲート絶縁層１４１の領域をエッチングすることによって、図３Ｃのように、エミッタを位置させるためのウェル２００を形成する。結局、ゲート絶縁層、ゲート電極層及びアルミナ層に形成されたホールは、単一チャンネルを形成する。
【００６０】
ゲート金属層またはアルミナ層を選択的に溶かす化学物質を利用して、ゲート金属層またはアルミナ層を選択的にエッチングする場合に、前記各層の微細ホールの直径は、各層ごとに変わることもある。
【００６１】
アルミナ層の全体的な表面がエッチングされるエッチング方法を使用する場合、所望の厚さよりさらに厚くアルミナ層を形成することが望ましい。
【００６２】
次いで、図３Ｄのように、ウェル２００内に位置し、抵抗層の表面に付着されるエミッタ１５０を形成する過程を行う。エミッタの材料としては、例えば、金属材料、半導体材料、炭素材料が使われる。金属材料の具体的な例としては、金、白金、ニッケル、モリブデン、タングステン、タンタル、クロム、チタン、コバルト、セシウム、バリウム、ハフニウム、ニオビウム、鉄、ルビジウム、またはこれらの合金が使われる。半導体材料の具体的な例としては、窒化ガリウム（ＧａＮ）、酸化チタン（ＴｉＯ２）、硫化カドミウム（ＣｄＳ）がある。炭素材料の具体的な例としては、炭素ナノファイバ、炭素ナノチューブ、炭素ナノ粒子、または非晶質炭素がある。
【００６３】
金属成分のエミッタを形成するための方法の一例は、次の通りである。例えば、金属硫酸塩、金属硝酸塩、金属塩化物のような金属前駆体の溶液に直流、交流またはパルス電圧を印加して、当該金属成分の粒子をウェル内で成長させる。このとき、成長する金属エミッタの高さは、加える電流の大きさ、電流を印加する時間によって変わる。エミッタを構成する金属は、さらに望ましくは、耐熱性の良好なタンタル、クロム、モリブデン、コバルト、ニッケル、チタン及びこれらの合金のうちで選択される。
【００６４】
炭素ナノチューブからなるエミッタを形成するための方法の例は、次の通りである。まず、炭素ナノチューブを成長させるための触媒金属をウェル内の抵抗層の表面に付着させる。触媒金属を抵抗層の表面に付着させるために、例えば、前述した金属成分のエミッタ形成方法が利用される。次いで、炭素ナノチューブを構成する炭素を供給する。抵抗層表面に炭素を供給する方法としては、例えば、炭化水素、一酸化炭素及び水素を含む混合ガスを約２００ないし約１０００℃の温度で熱分解するか、または前記混合ガスをプラズマ分解する方法がある。または、あらかじめ合成された炭素ナノチューブをチオル化して、銀（Ａｇ）または金（Ａｕ）と結合させる方法が使われることもある。または、あらかじめ合成された炭素ナノチューブを電気泳動を通じてカソード層の表面に付着させることもある。
【００６５】
抵抗層が省略された場合には、エミッタは、カソード層表面に形成され、前述した方法が適用される。
【００６６】
それぞれのウェル内に一つのエミッタを形成できるだけでなく、ウェルの直径とエミッタのサイズによって、それぞれのウェル内に一つ以上のエミッタを形成することもある。
【００６７】
エミッタの形成が完了した後には、図３Ｅのように、アルミナ層１７１Ａ上に蛍光体層１８１を形成する。蛍光体層の形成には、例えば、電子ビーム蒸着、熱蒸着、スパッタリング法、低圧化学気相蒸着法、ゾル−ゲル法、電気メッキ法、無電解メッキ法が利用される。パターンを有する蛍光体層を形成する場合には、プリンティング法が利用されることもある。プリンティング法を使用する場合に、蛍光体粒子のサイズは、ウェルの直径より大きいことが望ましい。蛍光体層の完成のために、蛍光体の焼成過程を経ることもある。金属系統の蛍光体は、電子ビーム蒸着法を利用して傾斜蒸着され、セラミック系統の蛍光体は、スパッタリング法を利用することもある。または、既に蛍光体層が形成されている前面パネルを真空パッケージングする方法も利用できる。
【００６８】
蛍光体層に使われる蛍光体としては、印加する駆動電圧、電流の大きさ及び発光効率を考慮して、高電圧蛍光体及び低電圧蛍光体のうちで選択される。
【００６９】
完成された蛍光体層１８１上に、図２Ｆのように、アノード層１９１を形成する。アノード層は、ウェルによって形成された放電空間を電子放出に適した真空状態に維持させるために、前記放電空間を密閉する役割を兼ねることもある。前記放電空間を真空状態に密閉させるために、アノード層の形成は、真空雰囲気でなされる。アノード層を形成する具体的な方法としては、例えば、電子ビーム蒸着法、熱蒸着法がある。アノード層材料としては、例えば、ＩＴＯ（Ｉｎｄｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）のような透明電極材料が使われる。
【００７０】
本発明の方法のさらに他の実施形態は、アルミナ以外の他の材料またはアルミナからなるアノード絶縁層を備えるＦＥＤを製造するためのものであるが、（ａ）基板上にカソード層、ゲート絶縁層、ゲート電極層、アノード絶縁層及びアルミニウム層を順次に形成させる工程と、（ｂ）前記アルミニウム層を陽極酸化して、規則的な配列パターンを有する微細ホール及び前記微細ホールの下部に残留する障壁層を有するアルミナ層に転換させる工程と、（ｃ）前記アルミナ層の微細ホールの深さを前記カソード層の表面まで延長させる工程と、（ｃ１）前記アルミナ層を除去する工程と、（ｄ）前記微細ホール内で前記カソード層に付着されるエミッタを形成する工程と、（ｅ）前記アルミナ層上に蛍光体層を形成する工程と、（ｆ）真空雰囲気で、前記蛍光体層上にアノード層を形成する工程と、を含む。
【００７１】
前記（ａ）工程は、前記カソード層上に抵抗層を形成する工程をさらに含み、このような場合に、（ｃ）工程で微細ホールの深さは、前記抵抗層の表面まで延び、（ｄ）工程で前記エミッタは、前記抵抗層に付着される。
【００７２】
以下では、図４Ａないし図４Ｆを参照して、アルミナ以外の材料またはアルミナからなるアノード絶縁層を備える、本発明の一体型３極構造ＦＥＤの製造方法を詳細に説明する。
【００７３】
まず、図４Ａを参照する。基板１１１上に、カソード層材料を、例えば、スパッタリング法、真空蒸着法、またはメッキ法を利用して付着する。例えば、基板の材料としては、不導体、半導体が使われる。不導体の具体的な例としては、ガラス、高分子材料がある。半導体の具体的な例としては、シリコンウェーハがある。カソード層の材料としては、例えば、導電性金属材料、導電性金属酸化物材料、導電性金属窒化物材料、導電性金属硫化物材料、導電性高分子材料が単独または組み合わせで使われる。導電性金属材料の具体的な例としては、金、タングステン、クロム、ニオビウム、アルミニウム、チタン、またはこれらの合金がある。導電性金属酸化物の具体的な例としては、ＴｉＯ２、Ｎｂ２Ｏ５がある。導電性金属窒化物の具体的な例としては、ＧａＮがある。導電性金属硫化物の具体的な例としては、ＺｎＳ、ＣｄＳがある。導電性高分子材料の具体的な例としては、ポリイミド、ポリアニリンがある。
【００７４】
このように形成されたカソード層１２１上に、例えば、低圧化学気相蒸着法または反応性スパッタリング法を利用して、抵抗層１３１を形成する。抵抗層の形成は、省略されることもある。抵抗層の材料としては、例えば、リン（Ｐ）がドーピングされた非晶質シリコン、アルミナが使われる。
【００７５】
このように形成された抵抗層１３１上に（抵抗層が省略された場合には、カソード層上に）、例えば、低圧化学気相蒸着法または反応性スパッタリング法を利用して、ゲート絶縁層１４１を形成する。ゲート絶縁層の材料としては、例えば、アルミナのような電気絶縁性金属酸化物、ＳｉＯ２、ＳｉＣＯＨがある。
【００７６】
このように形成されたゲート絶縁層１４１上に、例えば、スパッタリング法、真空蒸着法、またはメッキ法を利用して、ゲート電極層１６１を形成する。ゲート電極層の材料としては、例えば、導電性金属材料、導電性金属酸化物材料、導電性金属窒化物材料、導電性金属硫化物材料、導電性高分子材料が単独または組み合わせで使われる。導電性金属材料の具体的な例としては、金、タングステン、クロム、ニオビウム、アルミニウム、チタン、またはこれらの合金がある。導電性金属酸化物の具体的な例としては、ＴｉＯ２、Ｎｂ２Ｏ５がある。導電性金属窒化物の具体的な例としては、ＧａＮがある。導電性金属硫化物の具体的な例としては、ＺｎＳ、ＣｄＳがある。導電性高分子材料の具体的な例としては、ポリイミド、ポリアニリンがある。
【００７７】
このように形成されたゲート電極層１６１上に、例えば、低圧化学気相蒸着法または反応性スパッタリング法を使用して、アノード絶縁層１７１を形成する。前記アノード絶縁層の材料に適した例としては、アルミナのような電気絶縁性金属酸化物、ＳｉＯ２、ＳｉＣＯＨがある。
【００７８】
このように形成されたアノード絶縁層１７１上に、例えば、スパッタリング法、真空蒸着法、またはメッキ法を利用して、アルミニウム層３０１を形成する。
【００７９】
アルミニウム層３０１をアルミナ層３０１Ａに転換させるために、次のような陽極酸化工程を利用する。まず、アルミニウム層の表面粗度を除去するために、電解研磨を行う。次いで、リン酸、シュウ酸、硫酸、スルホン酸またはクロム酸などの水溶液中でアルミニウム層３０１を陽極に設定した後、約１ないし約２００Ｖの直流電圧を印加することによって、アルミニウム層３０１をアルミナ層に転換させる。アルミニウム層がアルミナ層に転換される程度は、陽極酸化工程の時間に比例する。具体的な例としては、１５℃、４０Ｖ、０．３Ｍのシュウ酸水溶液の条件で陽極酸化工程を行った場合、アルミナ層に転換される厚さは、１０分当り約１μｍほどであった。
【００８０】
アルミニウム層がアルミナ層に転換された後にも、電圧を印加し続ければ、図４Ｂのように、アルミナ層３０１Ａには、規則的な配列を有する複数のｎｍレベルの直径を有する微細ホール３０１Ｈが形成され、また、アルミナ３０１Ａ層の下部には、バリア層３０１Ｂが残る。
【００８１】
陽極酸化法によってアルミナ層に形成される微細ホールのパターンは、六角形のセルからなる蜂の巣構造を有しうる（図５Ａ、図５Ｂ参照）。微細ホールの直径と単位面積当り形成される微細ホールの数とは、印加電圧、電解質の種類、電解質の濃度、電解質の温度のような陽極酸化工程の条件によって調節される。具体的な例としては、印加電圧２５Ｖ、反応温度１０℃、０．３Ｍの硫酸水溶液で陽極酸化する場合に形成される微細ホールの直径は、約２０ｎｍほどであり、１９５Ｖ、０℃、０．３Ｍのリン酸水溶液で陽極酸化する場合に形成される微細ホールの直径は、約１００ｎｍほどである。単位面積当り形成される微細ホールの数は、通常的に、１０８〜１０１１個／ｃｍ２ほどのレベルを有し、この数値は、印加電圧によって変わる。陽極酸化法を通じて形成させる微細ホールの直径は、典型的に、約４ｎｍないし約５００ｎｍほどである。微細ホールの直径は、単位面積当り形成される微細ホールの数の変化なしに、リン酸や水酸化ナトリウムを利用した化学的な後処理を通じても調節可能である。このような後処理を通じて、微細ホールの直径を、例えば、約５００ｎｍまで、またはそれ以上に延びることができる。微細ホール間の間隔及びバリア層の厚さは、陽極酸化時に加える電圧に比例する。具体的な例としては、１５℃、０．３Ｍのシュウ酸水溶液の条件で陽極酸化工程を行った場合、印加電圧を１０Ｖ上昇させれば、微細ホール間の間隔は、約２７ｎｍほど広くなった。このような陽極酸化法を利用することによって、アルミナ層に形成される微細ホールの直径を１μｍ以下に調節することが非常に容易になる。
【００８２】
陽極酸化工程を使用することによって、従来のＦＥＤ製造工程に使われる、ウェルパターンを指定するための感光層の形成過程が省略される。陽極酸化工程は、従来の感光層によるウェルパターン指定方法に比べて、大面積にわたって、さらに向上した解像度の、さらに微細なウェルパターンを、さらに容易に形成することを可能にする。
【００８３】
次いで、微細ホール３０１Ｈの深さを抵抗層１３１の表面まで延長させるために、エッチング工程を行う。抵抗層が省略された実施形態では、微細ホール３０１Ｈの深さをカソード層１２１の表面まで延長させる。エッチング工程としては、例えば、イオンミリング法、乾式エッチング法、湿式エッチング法、陽極酸化法が使われる。さらに具体的な例としては、ＣＦ４とＯ２との混合ガスを利用した反応性イオンエッチング法が使われる。反応性イオンエッチング法で微細ホール３０１Ｈの下側にある、バリア層３０１Ｂ、アノード絶縁層１７１、ゲート電極層１６１及びゲート絶縁層１４１の領域をエッチングすることによって、図４Ｃのように、エミッタを位置させるためのウェル２００を形成する。結局、ゲート絶縁層、ゲート電極層、アノード絶縁層及びアルミナ層に形成されたホールは、単一チャンネルを形成する。
【００８４】
ゲート金属層またはアルミナ層を選択的に溶かす化学物質を利用して、ゲート金属層またはアルミナ層を選択的にエッチングする場合に、前記各層の微細ホールの直径は、各層ごとに変わることもある。
【００８５】
ウェル２００の形成が完了すれば、例えば、リン酸溶液またはリン酸とクロム酸との混合溶液に浸漬することによって、残留するアルミナ層３０１Ａを除去する。
【００８６】
次いで、図４Ｄのように、ウェル２００内に位置し、抵抗層の表面に付着されるエミッタ１５０を形成する過程を行う。エミッタの材料としては、例えば、金属材料、半導体材料、炭素材料が使われる。金属材料の具体的な例としては、金、白金、ニッケル、モリブデン、タングステン、タンタル、クロム、チタン、コバルト、セシウム、バリウム、ハフニウム、ニオビウム、鉄、ルビジウム、またはこれらの合金が使われる。半導体材料の具体的な例としては、窒化ガリウム（ＧａＮ）、酸化チタン（ＴｉＯ２）、硫化カドミウム（ＣｄＳ）がある。炭素材料の具体的な例としては、炭素ナノファイバ、炭素ナノチューブ、炭素ナノ粒子、または非晶質炭素がある。
【００８７】
金属成分のエミッタを形成するための方法の一例は、次の通りである。例えば、金属硫酸塩、金属硝酸塩、金属塩化物のような金属前駆体の溶液に、直流、交流またはパルス電圧を印加して、当該金属成分の粒子をウェル内で成長させる。このとき、成長する金属エミッタの高さは、加える電流の大きさ、電流を印加する時間によって変わる。エミッタを構成する金属は、さらに望ましくは、耐熱性の良好なタンタル、クロム、モリブデン、コバルト、ニッケル、チタン及びこれらの合金のうちで選択される。
【００８８】
炭素ナノチューブからなるエミッタを形成するための方法の例は、次の通りである。まず、炭素ナノチューブを成長させるための触媒金属をウェル内の抵抗層表面に付着させる。触媒金属を抵抗層表面に付着させるために、例えば、前述した金属成分のエミッタ形成方法が利用される。次いで、炭素ナノチューブを構成する炭素を供給する。抵抗層表面に炭素を供給する方法としては、例えば、炭化水素、一酸化炭素及び水素を含む混合ガスを約２００ないし約１０００℃の温度で熱分解するか、または前記混合ガスをプラズマ分解する方法がある。または、あらかじめ合成された炭素ナノチューブをチオル化して、銀（Ａｇ）または金（Ａｕ）と結合させる方法が使われることもある。または、あらかじめ合成された炭素ナノチューブを電気泳動を通じてカソード層表面に付着させることもある。
【００８９】
抵抗層が省略された場合には、エミッタは、カソード層表面に形成され、前述した方法が適用される。
【００９０】
それぞれのウェル内に一つのエミッタを形成できるだけでなく、ウェルの直径とエミッタのサイズとによって、それぞれのウェル内に一つ以上のエミッタを形成することもある。
【００９１】
エミッタの形成が完了した後には、図４Ｅのように、アノード絶縁層１７１上に蛍光体層１８１を形成する。蛍光体層の形成には、例えば、電子ビーム蒸着、熱蒸着、スパッタリング法、低圧化学気相蒸着法、ゾル−ゲル法、電気メッキ法、無電解メッキ法が利用される。パターンを有する蛍光体層を形成する場合には、プリンティング法が利用されることもある。プリンティング法を使用する場合に、蛍光体粒子のサイズは、ウェルの直径より大きいことが望ましい。蛍光体層の完成のために、蛍光体の焼成過程を経ることもある。金属系統の蛍光体は、電子ビーム蒸着法を利用して傾斜蒸着され、セラミック系統の蛍光体は、スパッタリング法を利用することもある。または、既に蛍光体層が形成されている前面パネルを真空パッケージングする方法も利用できる。
【００９２】
蛍光体層に使われる蛍光体としては、印加する駆動電圧、電流の大きさ及び発光効率を考慮して、高電圧蛍光体及び低電圧蛍光体のうちで選択される。
【００９３】
完成された蛍光体層１８１上に、図４Ｆのように、アノード層１９１を形成する。アノード層は、ウェルによって形成された放電空間を電子放出に適した真空状態に維持させるために、前記放電空間を密閉する役割を兼ねることもある。前記放電空間を真空状態に密閉させるために、アノード層の形成は、真空雰囲気でなされる。アノード層を形成する具体的な方法としては、例えば、電子ビーム蒸着法、熱蒸着法がある。アノード層材料としては、例えば、ＩＴＯのような透明電極材料が使われる。
【００９４】
産業上の利用可能性
本発明の電界放出ディスプレイ（ＦＥＤ）は、背面パネルと前面パネルとがアノード絶縁層によって支持される一体型３極構造を有することによって、別途のセパレータを備える必要がないので、複雑なパッケージング工程が省略される。
【００９５】
陽極酸化工程を含む本発明のＦＥＤ製造方法は、大面積にわたって、サブマイクロメータレベルの直径を有するウェルを容易に形成させることができるので、エミッタの先端部とゲート電極層との間隔及びエミッタの先端部とアノードとの間隔をさらに狭くできる。
【００９６】
したがって、本発明のＦＥＤ製造方法と本発明のＦＥＤとを適用すれば、大面積化がさらに容易であり、作動電圧がさらに低下するＦＥＤをさらに簡単に得ることができる。
【図面の簡単な説明】
【００９７】
【図１】従来の典型的なＦＥＤの構造の一例を示す図面である。
【図２】本発明の一体型３極構造ＦＥＤの一実施形態を示す図面である。
【図３Ａ】本発明の一体型３極構造ＦＥＤの一実施形態を製造する方法を示す図面である。
【図３Ｂ】本発明の一体型３極構造ＦＥＤの一実施形態を製造する方法を示す図面である。
【図３Ｃ】本発明の一体型３極構造ＦＥＤの一実施形態を製造する方法を示す図面である。
【図３Ｄ】本発明の一体型３極構造ＦＥＤの一実施形態を製造する方法を示す図面である。
【図３Ｅ】本発明の一体型３極構造ＦＥＤの一実施形態を製造する方法を示す図面である。
【図３Ｆ】本発明の一体型３極構造ＦＥＤの一実施形態を製造する方法を示す図面である。
【図４Ａ】本発明の一体型３極構造ＦＥＤの他の実施形態を製造する方法を示す図面である。
【図４Ｂ】本発明の一体型３極構造ＦＥＤの他の実施形態を製造する方法を示す図面である。
【図４Ｃ】本発明の一体型３極構造ＦＥＤの他の実施形態を製造する方法を示す図面である。
【図４Ｄ】本発明の一体型３極構造ＦＥＤの他の実施形態を製造する方法を示す図面である。
【図４Ｅ】本発明の一体型３極構造ＦＥＤの他の実施形態を製造する方法を示す図面である。
【図４Ｆ】本発明の一体型３極構造ＦＥＤの他の実施形態を製造する方法を示す図面である。
【図５Ａ】本発明の一実施形態によって形成されたアルミナ層のウェルパターンを示す写真である。
【図５Ｂ】本発明の一実施形態によって形成されたウェルの断面を示す写真である。
【図１】
0004482459.tif 000002
【図２】
0004482459.tif 000003
【図３Ａ】
0004482459.tif 000004
【図３Ｂ】
0004482459.tif 000005
【図３Ｃ】
0004482459.tif 000006
【図３Ｄ】
0004482459.tif 000007
【図３Ｅ】
0004482459.tif 000008
【図３Ｆ】
0004482459.tif 000009
【図４Ａ】
0004482459.tif 000010
【図４Ｂ】
0004482459.tif 000011
【図４Ｃ】
0004482459.tif 000012
【図４Ｄ】
0004482459.tif 000013
【図４Ｅ】
0004482459.tif 000014
【図４Ｆ】
0004482459.tif 000015
【図５Ａ】
0004482459.tif 000016
【図５Ｂ】
0004482459.tif 000017