(57)【特許請求の範囲】
【請求項１】
基板（１）と、前記基板上に形成された犠牲膜（４５）の上に形成され、前記犠牲膜の除去により前記基板と所定間隔をあけて配置された導電性の薄膜体（８）と、を備える薄膜構造体の製造方法において、
前記薄膜体を、所定の不純物をドープしつつ前記不純物の濃度を大小交互に変化させて半導体を成膜して形成し、その薄膜体を部分的にエッチングして前記薄膜体をパターニングすることにより、前記薄膜体の側端面（７１）の断面形状を、前記薄膜体の厚み方向に沿って凹凸形状とすることを特徴とする薄膜構造体の製造方法。
【請求項２】
前記半導体の成膜時において、前記半導体の材料ガスに対する前記不純物の流量比が制御されることを特徴とする請求項１記載の薄膜構造体の製造方法。
【請求項３】
前記薄膜体を、
前記不純物をドープしつつ前記半導体を成膜する工程を複数回行って積層した複数の層（３３，３５，５１，５３，５５，５７，６１，６３，６５，６７）によって構成することを特徴とする請求項１記載の薄膜構造体の製造方法。
【請求項４】
前記薄膜体を、制御された所定の雰囲気中でランプアニール処理することを特徴とする請求項３記載の薄膜構造体の製造方法。
【請求項５】
前記各層を成膜する度に、制御された所定の雰囲気中でランプアニール処理することを特徴とする請求項３記載の薄膜構造体の製造方法。
【請求項６】
センサ基板（１）と、
前記センサ基板上に形成された固定電極（５）と、
可動電極（３）と、
前記センサ基板上に形成され、前記可動電極を前記センサ基板上において復元力を有して移動可能に懸架する機能を有する梁（７）と、
を備え、
前記固定電極と前記可動電極との間の容量変化に基づいて加速度を検出する加速度センサを製造する方法において、
前記固定電極、前記可動電極および前記梁を請求項１ないし５のいずれかに記載の薄膜構造体の製造方法で形成することを特徴とする、加速度センサの製造方法。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、半導体加工技術を用いて形成される薄膜構造体の製造方法、及び加速度センサの製造方法に関する。
【０００２】
【背景技術】
従来の薄膜構造体では、基板上にその基板と間隔をあけて配置される導電性の薄膜体が、以下のようにして形成されている。すなわち、基板上に形成された犠牲膜上に、不純物をドープせずに１回の成膜工程により薄膜体形成用のポリシリコン膜が形成される。続いて、そのポリシリコン膜に、その表面からイオン注入法などによって所望の導電型の不純物を導入することにより、そのポリシリコン膜が導体化される。続いて、そのポリシリコン膜が基板ごと拡散炉内に導入され、ポリシリコン膜に対する高温アニール処理が行われた後、犠牲膜が除去され、薄膜体が形成される。
【０００３】
このような従来の薄膜構造体においては、薄膜体形成用のポリシリコン膜が不純物をドープせずに１回の成膜工程により形成され、その後から、そのポリシリコン膜に導体化のための不純物が表面から導入されるため、不純物濃度が厚み方向に対して不均一になりやすい。これは、特にポリシリコン膜の膜厚が厚い程顕著となる。このように不純物濃度が不均一となると、形成される薄膜体に、その厚み方向に対する残留応力および応力勾配等が生じ、これによって薄膜体の変形等が生じる。このため、従来の薄膜構造体では、残留応力および応力勾配等を緩和するために、複雑なアニール処理プロセスを行っている。
【０００４】
このように従来の薄膜構造体では、残留応力および応力勾配等を緩和するために、複雑なアニール処理プロセスを行う必要があるという問題があるとともに、薄膜体の膜厚を厚くするのが難しいという問題がある。
【０００５】
【発明の開示】
本発明は、上記のような問題点を解決し、簡便に薄膜体の応力制御が可能であるとともに、薄膜体の膜厚を厚くすることが容易な薄膜構造体の製造方法、及び加速度センサの製造方法を提供することを目的とする。
【０００６】
本発明に係る薄膜構造の製造方法の第１の態様では、基板（１）と、前記基板上に形成された犠牲膜（４５）の上に形成され、前記犠牲膜の除去により前記基板と所定間隔をあけて配置された導電性の薄膜体（８）と、を備える薄膜構造体の製造方法において、前記薄膜体を、所定の不純物をドープしつつ前記不純物の濃度を大小交互に変化させて半導体を成膜して形成するようになっている。そしてその薄膜体を部分的にエッチングして前記薄膜体をパターニングすることにより、前記薄膜体の側端面（７１）の断面形状を、前記薄膜体の厚み方向に沿って凹凸形状とする。
【０００７】
この態様によれば、形成される薄膜体中の不純物濃度がその厚み方向に対して制御しやすく、簡便に薄膜体の残留応力および応力勾配等の緩和が可能である。
【０００８】
また、薄膜体の残留応力および応力勾配等を緩和しつつ、薄膜体の膜厚を容易に厚くすることができる。
【０００９】
そして薄膜体が、その側端面と対向する他の物体とスティックし難くすることができる。
【００１０】
また、薄膜体の側端面の断面形状の凹凸形状を容易に形成することができる。
【００１１】
本発明に係る薄膜構造の製造方法の第２の態様では、前記半導体の成膜時において、前記半導体の材料ガスに対する前記不純物の流量比が制御されるようになっている。
【００１２】
本発明に係る薄膜構造の製造方法の第３の態様では、前記薄膜体を、前記不純物をドープしつつ前記半導体を成膜する工程を複数回行って積層した複数の層（３３，３５，５１，５３，５５，５７，６１，６３，６５，６７）によって構成するようになっている。
【００１３】
この態様によれば、薄膜体を構成する各層の成膜条件、例えば不純物濃度、膜厚および成膜温度等を、必要に応じて個別に調節することが可能であり、薄膜体の残留応力および応力勾配等の緩和をより容易に行うことができるとともに、所望の膜厚の薄膜体を容易に得ることができる。
【００１４】
また、薄膜体の成膜に用いる成膜装置について、各層の成膜工程の間で、前記成膜装置を必要に応じて他の成膜用途に用いることができ、その結果、薄膜体を一度に成膜する場合に比して前記成膜装置の占有度を下げて装置使用のフレキシビリティを向上させることができる。
【００１５】
本発明に係る薄膜構造の製造方法の第４の態様では、前記薄膜体を、制御された所定の雰囲気中でランプアニール処理するようになっている。
【００１６】
この態様によれば、薄膜体に対するアニール処理を短時間で行うことができるとともに、温度が一定しない期間が短いため、薄膜体全体の応力制御等を高い制御性で行うことができる。
【００１７】
本発明に係る薄膜構造の製造方法の第５の態様では、前記各層を成膜する度に、制御された所定の雰囲気中でランプアニール処理するようになっている。
【００１８】
この態様によれば、薄膜体を構成する各層に対するアニール処理を短時間で行うことができるとともに、温度が一定しない期間が短いため、薄膜体全体の応力制御等を高い制御性で行うことができる。
【００１９】
また、薄膜体を構成する各層に対するアニール処理時の処理温度、処理時間等の条件を個別に調節することができるため、薄膜体全体の応力制御等をより高い制御性で行うことができる。
【００２０】
本発明に係る加速度センサの製造方法の第１の態様では、センサ基板（１）と、前記センサ基板上に形成された固定電極（５）と、可動電極（３）と、前記センサ基板上に形成され、前記可動電極を前記センサ基板上において復元力を有して移動可能に懸架する機能を有する梁（７）と、を備え、前記固定電極と前記可動電極との間の容量変化に基づいて加速度を検出する加速度センサを製造する方法において、前記固定電極、前記可動電極および前記梁を第１乃至第５の態様のいずれかの薄膜構造体の製造方法で形成するようになっている。
【００２１】
この態様によれば、加速度センサに備えられる固定電極、可動電極および梁について、その厚み方向の残留応力および応力勾配を緩和することができ、不所望な変形のない固定電極、可動電極および梁を形成することができる。
【００２２】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【００２３】
【発明を実施するための最良の形態】
１．実施の形態
図１および図２に示すように、本発明の一実施の形態に係る薄膜構造体が用いられた半導体加速度センサは、基板（センサ基板）１と、可動電極として機能する質量体３と、複数の固定電極５と、複数の梁７とを備えている。ここでは、２つの梁７が設けられている。質量体３、固定電極５および梁７は、基板１と所定間隔をあけて配置された導電性の薄膜体８によって構成されている。
【００２４】
質量体３は、略四角板状の本体部９と、その本体部９と一体に形成された複数の可動電極部１１とを備えている。本体部９は、検出すべき加速度の方向Ｂに沿って形成されている。可動電極部１１は、方向Ｂと直交する幅方向Ｃに関する本体部９の両端縁、すなわち、図１における左右の両側の端縁から突出するように形成されている。このような可動電極部１１は、方向Ｂに互いに間隔をあけ、幅方向Ｃに沿って形成されている。この可動電極部１１と固定電極５とはコンデンサを構成しており、可動電極部１１の移動により生じるコンデンサの容量変化に基づいて加速度が検出される。
【００２５】
梁７は、質量体３と一体に形成され、基板１上において質量体３を復元力を有して移動可能に懸架する機能を有する。本実施の形態では、各梁７は、基板１上から突出するように形成された支持部２２と、その支持部２２との結合部２３と、その結合部２３と本体部９の方向Ｂに関する端縁との間に設けられるバネ部２５とを備えている。このバネ部２５は、弾性的に撓み変形することにより結合部２３と本体部９との間の方向Ｂに沿った距離を拡大、縮小させるようになっている。本実施の形態では、バネ部２５は、結合部２３から幅方向Ｃに沿って両側に分岐して張り出し、所定長さだけ張り出したところでヘアピンカーブ状に折れ曲がり、両側から本体部９まで延びてゆき、本体部９の方向Ｂに関する端縁に結合している。
【００２６】
各固定電極５は、略片持ち梁状の形状を有し、質量体３の幅方向Ｃの両側において基板１上に固定的に形成されている。また、各固定電極５は、方向Ｂに互いに所定間隔をあけて、幅方向Ｃに沿って設けられている。このような固定電極５は、基板１と所定間隔をあけて配置される固定電極部２７と、基板１上から突出するように形成され、固定電極部２７を支持する支持部２９とを備えている。このようにいずれも幅方向Ｃに平行に配置された各固定電極５の固定電極部２７と可動電極部１１とは、方向Ｂに関して間隔をあけて交互に配列するように設けられている。
【００２７】
この半導体加速度センサに方向Ｂの加速度が与えられると、質量体３の慣性力により梁７のバネ部２５が弾性的に撓み変形して、質量体３が基板１および固定電極５に対して方向Ｂに移動する。これによって、固定電極５と質量体３の可動電極部１１との間の間隔が変化し、固定電極５と可動電極部１１とによって構成されるコンデンサの容量が変化する。そして、このコンデンサの容量変化に基づいて加速度が検出される。
【００２８】
また、質量体３、梁７および固定電極５を構成する薄膜体８は、所定の不純物をドープしつつ半導体たるポリシリコンを成膜して形成されたドープドポリシリコン膜３１によって形成されている。ポリシリコンの成膜中にドープする不純物としては例えばリンが用いられる。ドープドポリシリコン膜３１は、不純物をドープしつつポリシリコンを成膜する工程を複数回行って積層された複数の層たるドープドポリシリコン薄膜によって構成される。本実施の形態では、図３に示すように、ドープドポリシリコン膜３１が、２つのドープドポリシリコン薄膜３３，３５によって構成されている。各ドープドポリシリコン薄膜３３，３５の不純物濃度および膜厚は例えば等しい値に設定される。例えば、各ドープドポリシリコン３３，３５の膜厚は、２０００ｎｍに設定される。
【００２９】
なお、本実施の形態では、ドープドポリシリコン膜３１が、複数の成膜工程によって個別に形成された複数のドープドポリシリコン薄膜３３，３５によって構成されているが、ドープドポリシリコン膜３１が単一の成膜工程により１度に形成されるようにしてもよい。
【００３０】
次に、このような半導体加速度センサ、特に質量体３、梁７および固定電極５を構成する薄膜体８の製造工程について説明する。
【００３１】
まず、用意された基板１上へ例えばＳｉＯ2である酸化膜４１、窒化膜４３および犠牲酸化膜４５を順次に形成する。酸化膜４１の表面内には選択的にポリシリコン等によって形成される配線パターン４７が形成されている。次に、基板１上において薄膜体８を浮遊させつつ支持する支持部、例えば梁３および固定電極５の支持部２２，２９を形成すべき部分において、窒化膜４３および犠牲酸化膜４５が部分的に除去される。これによって、図４に示すようにアンカーホール部４６が形成され、配線パターン４７がアンカーホール部４６を介して露出される。
【００３２】
続いて、図５に示すように、犠牲酸化膜４５上にドープドポリシリコン膜３１が形成される。このドープドポリシリコン膜３１の形成には、まず犠牲酸化膜４５上に、不純物として例えばリンをドープしつつポリシリコンが成膜されてドープドポリシリコン薄膜３３が形成される。続いて、そのドープドポリシリコン薄膜３３に対して、制御された雰囲気中でのランプアニール処理が行われる。続いて、そのドープドポリシリコン薄膜３３上に、不純物として例えばリンをドープしつつポリシリコンが成膜されてドープドポリシリコン薄膜３５が形成される。続いて、そのドープドポリシリコン薄膜３５に対して、制御された雰囲気中でのランプアニール処理が行われる。
【００３３】
ここで、各ドープドポリシリコン薄膜３３，３５の成膜は、ポリシリコンの材料ガスであるシランと不純物となるリンとを混合した雰囲気中で行われる。望ましくは、シラン１モルに対してリンを０．５×１０-3〜５×１０-3モルの比率で混合する。例えば、シランに対するリンの流量モル比は、１．０×１０-3に設定される。この場合には、各ドープドポリシリコン薄膜３３，３５の不純物濃度は等しい値になる。
【００３４】
なお、本実施の形態では、各ドープドポリシリコン薄膜３３，３５に対するアニール処理が個別に行われたが、２つのドープドポリシリコン薄膜３３，３５が成膜された後、ドープドポリシリコン薄膜３３，３５に対するアニール処理が一度に行われるようにしてもよい。
【００３５】
続いて、図６に示すように、ドープドシリコン膜３１上にＴＥＯＳ（tetraethylorthosilicate）酸化膜４８が形成される。続いて、ＴＥＯＳ酸化膜４８上にパターニングされたマスク４９が形成され、そのマスク４９を用いたエッチング処理によりＴＥＯＳ酸化膜４８が部分的に除去されてＴＥＯＳ酸化膜４８がパターニングされ、これによって図７に示す構造が得られる。その後、マスク４９が除去される。続いて、そのパターニングされたＴＥＯＳ酸化膜４８をマスクとして用いたエッチング処理により、ドープドポリシリコン膜３１が部分的に除去されてパターニングされる。
【００３６】
続いて、図２に示すように、犠牲酸化膜４１が除去される。これによって、パターニングにより残留しているドープドポリシリコン膜３１によって質量体３、梁７および固定電極５が構成される。
【００３７】
また、犠牲酸化膜４５および窒化膜４３に形成されたアンカーホール部４６内に嵌まり込んで基板１と固着されたドープドポリシリコン膜３１の部分によって、薄膜体８の支持部、例えば支持部２２，２９が形成される。
【００３８】
以上のように、本実施の形態によれば、ドープドポリシリコン膜３１の成膜を、不純物をドープしつつ行うため、質量体３、梁７および固定電極５を構成する薄膜体８中の不純物濃度がその厚み方向に対して制御しやすい。よって、簡便に質量体３、梁７および固定電極５の残留応力および応力勾配等の緩和が可能であり、不所望な変形のない質量体３および梁７を形成することができる。
【００３９】
また、残留応力および応力勾配等を緩和しつつ、質量体３、梁７および固定電極５の膜厚を容易に厚くすることができる。
【００４０】
さらに、各ドープドポリシリコン薄膜３３，３５に対するアニール処理をランプアニールによって行うため、温度が一定しない期間が短いため、ドープドポリシリコン薄膜に対するアニール処理を短時間で行うことができるとともに、ドープドポリシリコン膜３１全体の応力制御等を高い制御性で行うことができる。
【００４１】
また、各ドープドポリシリコン薄膜３３，３５が成膜されるごとに、各ドープドポリシリコン薄膜３３，３５に対するランプアニール処理を個別に行うため、各ドープドポリシリコン薄膜３３，３５のアニール処理時の温度制御を個別に行うことができ、これによってドープドポリシリコン膜３１全体の応力制御等をより高い制御性で行うことができる。
【００４２】
また、本実施の形態では、各ドープドポリシリコン薄膜３３，３５の不純物濃度および膜厚等を等しく設定する場合を例示したが、各ドープドポリシリコン薄膜３３，３５の成膜条件、例えば不純物濃度、膜厚および成膜温度等を、必要に応じて個別に調節することが可能であり、質量体３、梁７および梁５の残留応力および応力勾配等の緩和をより容易に行うことができるとともに、所望の膜厚の質量体３、梁７および固定電極５を容易に得ることができる。
【００４３】
さらに、薄膜体８を構成するドープドポリシリコン薄膜３１の成膜に用いる成膜装置について、各ドープドポリシリコン薄膜３３，３５の成膜工程の間で、成膜装置を必要に応じて他の成膜用途に用いることができ、その結果ドープドポリシリコン膜３１を一度に成膜する場合に比して成膜装置の占有度を下げて装置使用のフレキシビリティを向上させることができる。
【００４４】
２．変形例
前述の半導体加速度センサのいくつかの変形例について説明する。なお、以下に記載する変形例が前述の実施の形態１で開示された半導体加速度センサと実質的に異なる点は、質量体３、梁７および固定電極５を構成する薄膜体８の構成および製法が異なる点のみである。よって、ここでは薄膜体８の構成および製法についてのみ説明を行うこととする。
【００４５】
図８に示す変形例では、薄膜体８、すなわちドープドポリシリコン膜３１が、不純物として例えばリンをドープしつつポリシリコンが成膜されて形成された４つのドープドポリシリコン薄膜５１，５３，５５，５７によって構成されている。各ドープドポリシリコン薄膜５１，５３，５５，５７は、互いに独立した成膜工程によって個別に形成されている。各ドープドポリシリコン薄膜５１，５３，５５，５７の膜厚は、等しい値、例えば１０００ｎｍに設定できる。また、ドープドポリシリコン薄膜５１，５３，５５，５７の成膜時のシランに対するリンの流量モル比が、例えば１．０×１０-3に設定される。この場合、各ドープドポリシリコン薄膜５１，５３，５５，５７の不純物濃度は等しい値になる。
【００４６】
図９に示す変形例では、ドープドポリシリコン膜３１が、不純物として例えばリンをドープしつつポリシリコンを成膜して形成された４つのドープドポリシリコン薄膜６１，６３，６５，６７によって構成されている。各ドープドポリシリコン薄膜６１，６３，６５，６７は、互いに独立した成膜工程によって個別に形成できる。ドープドポリシリコン薄膜６１，６３，６５，６７のリンの不純物濃度が各膜６１，６３，６５，６７ごとに異なっていてもよい。例えば、各ドープドポリシリコン薄膜６１，６３，６５，６７の不純物濃度が、下層側から小、大、小、大、・・・、あるいは大、小、大、小、・・・と交互に変化するように形成できる。
【００４７】
このような場合、本変形例では、ドープドポリシリコン膜３１を部分的にエッチングしてパターニングした際に、各ドープドポリシリコン薄膜６１，６３，６５，６７の膜の不純物濃度の相違により、各膜６１，６３，６５，６７の側端面のエッチング量に相違が生じる。このため、エッチングにより残ったドープドポリシリコン膜３１の部分によって形成される質量体３、梁７および固定電極５の側端面７１の厚み方向の断面形状が、図９に示すような凹凸形状となる。
【００４８】
これによって、本変形例では、側端面７１の凹凸形状により、質量体３、梁７および固定電極５の各部分が、その各部分の側端面７１と対向する他の物体とスティックし難くすることができる。
【００４９】
また、このような製法により、質量体３、梁７および固定電極５の断面形状を容易に形成することができる。
【００５０】
なお、図９に示す変形例において、各ドープドポリシリコン薄膜５１，５３，５５，５７の膜厚は、等しい値、例えば１０００ｎｍに設定してもよく、あるいは互いに異なった値に設定してもよい。
【００５１】
また、単一の成膜工程において不純物のシランに対する流量モル比を経時的に変化させる制御を行ってもよい。これにより、ドープドポリシリコン膜３１の不純物濃度を厚み方向に制御できる。
【００５２】
さらに、他の変形例として、ドープドポリシリコン膜３１を、不純物として例えばリンをドープしつつポリシリコンを成膜して形成された図示しない３つのドープドポリシリコン薄膜によって構成するようにしてもよい。この場合も各ドープドポリシリコン薄膜は、互いに独立した成膜工程によって個別に形成される。また、各ドープドポリシリコン薄膜の膜厚は、下層側から順に例えば７００ｎｍ、１２００ｎｍ、７００ｎｍに設定される。各ドープドポリシリコン薄膜の成膜時におけるシランに対するリンの混入量は、流量モル比で示すと、下層側から順に例えば１．０×１０-3、１．２×１０-3、１．０×１０-3に設定される。
【００５３】
なお、上述の実施の形態およびその変形例で示したドープドポリシリコン膜３１を構成する各ドープドポリシリコン薄膜３３，３５，５１，５３，５５，５７，６１，６３，６５，６７の積層数、不純物濃度および膜厚は、一例であり任意に調節可能である。例えば、各ドープドポリシリコン薄膜３３，３５，５１，５３，５５，５７，６１，６３，６５，６７の成膜時におけるシランに対するリンの混入量は、流量モル比で示すと、０．５×１０-3〜５×１０-3の範囲内に設定されることが望ましい。
【００５４】
なお、ポリシリコンの代わりに他の半導体を採用してもよいし、ドープする不純物としてリン以外の不純物を採用してもよい。
【００５５】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る薄膜構造体が用いられた半導体加速度センサの要部の構成を示す平面図である。
【図２】図１のＡ−Ａ断面を示す断面図である。
【図３】図２の一部を拡大して示す断面図である。
【図４】図１の半導体加速度センサの製造工程を示す図である。
【図５】図１の半導体加速度センサの製造工程を示す図である。
【図６】図１の半導体加速度センサの製造工程を示す図である。
【図７】図１の半導体加速度センサの製造工程を示す図である。
【図８】図１の半導体加速度センサの変形例の要部の構成を示す断面図である。
【図９】図１の半導体加速度センサの他の変形例の要部の構成を示す断面図である。
【図１】
0004476549.tif 000002
【図２】
0004476549.tif 000003
【図３】
0004476549.tif 000004
【図４】
0004476549.tif 000005
【図５】
0004476549.tif 000006
【図６】
0004476549.tif 000007
【図７】
0004476549.tif 000008
【図８】
0004476549.tif 000009
【図９】
0004476549.tif 000010