(57)【特許請求の範囲】
【請求項１】
入力されたスケルチ信号を用いてＯＯＢ信号のバースト期間及びスペース期間をそれぞれ検出することにより、前記ＯＯＢ信号の検出を行うシリアルＡＴＡ規格のＯＯＢ信号検出回路において、
入力された前記スケルチ信号の立ち上がりエッジ及び立ち下がりエッジをそれぞれ検出するエッジ検出部と、
前記エッジ検出部によって前記立ち上がりエッジ及び立ち下がりエッジの所定の一方の第１のエッジが検出されてから他方の第２のエッジが検出されるまでの第１の期間を検出する第１の期間検出部と、
前記エッジ検出部によって前記第２のエッジが検出されてから前記第１のエッジが検出されるまでの第２の期間を検出する第２の期間検出部と、
前記第１の期間検出部によって検出された前記第１の期間が前記ＯＯＢ信号の所定のバースト期間であるか否か、及び前記第２の期間検出部によって検出された前記第２の期間が前記ＯＯＢ信号の所定のスペース期間であるか否かをそれぞれ判定し、前記第１及び第２の各期間がそれぞれ前記所定のバースト期間及び前記所定のスペース期間である場合に、前記ＯＯＢ信号を検出する判定検出部と
を備え、
前記第１及び第２の各期間検出部は、所定のクロック信号に基づいてカウントすることにより、対応する前記第１及び第２の各期間をそれぞれ検出し、前記第１及び第２の各期間をそれぞれ示す各カウント値をそれぞれ出力し、
前記判定検出部は、前記第１及び第２の各期間がそれぞれ所定の回数連続して前記所定のバースト期間及び前記所定のスペース期間である場合に、前記ＯＯＢ信号を検出し、
前記判定検出部は、複数の所定の設定値を記憶する記憶部と、
前記第１及び第２の各期間検出部がそれぞれ出力した各カウント値と対応する各設定値とをそれぞれ比較し、各カウント値と対応する各設定値のそれぞれの大小関係に応じて、前記第１の期間が前記所定のバースト期間であるか否か、及び前記第２の期間が前記所定のスペース期間であるか否かをそれぞれ判定する判定部と
を備えることを特徴とするＯＯＢ信号検出回路。
【請求項２】
前記判定部は、前記第１の期間検出部から出力されたカウント値が前記ＯＯＢ信号の最大バースト期間を設定する設定値よりも小さいとき、前記第１の期間が前記所定のバースト期間であると判定し、
前記第２の期間検出部から出力されたカウント値が前記ＯＯＢ信号の最小スペース期間を設定する設定値よりも大きく、かつ前記ＯＯＢ信号の最大スペース期間を設定する設定値よりも小さいとき、前記第２の期間が前記所定のスペース期間であると判定することを特徴とする請求項１に記載のＯＯＢ信号検出回路。
【請求項３】
前記エッジ検出部は、入力された前記スケルチ信号を波形整形する波形整形部を備えることを特徴とする請求項１又は２に記載のＯＯＢ信号検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルＡＴＡ規格のＯＯＢシーケンスにおいてＯＯＢ信号を検出するために用いられるＯＯＢ信号検出回路に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ（以下、「ＰＣ」という。）とハードディスク等のストレージデバイスとを接続する方式として、新しい高速シリアル転送プロトコル規格が策定されている。これらは、シリアルＡＴＡに代表されるように、１．５Ｇｂｐｓ〜３．０Ｇｂｐｓの速い速度でシリアルデータを転送することを可能にしている。
【０００３】
シリアルＡＴＡの規格では、データ転送を行う前に「ＯＯＢシーケンス」と呼ばれるネゴシエーションが行われる。図５は、パワーオン時のＯＯＢシーケンスを説明するための図である。図５に示されるように、ＰＣがパワーオンすると、ＰＣのホスト側物理層コントローラ（以下、「ＰＨＹ」という。）は、まず、ストレージデバイスのデバイス側ＰＨＹに対して、「ＣＯＭＲＥＳＥＴ」信号を送信する。デバイス側ＰＨＹは、その「ＣＯＭＲＥＳＴ」信号を受信すると、デバイス側ＰＨＹに対して「ＣＯＭＩＮＩＴ」信号を送信する。次に、ホスト側ＰＨＹは、その「ＣＯＭＩＮＩＴ」信号を受信すると、デバイス側ＰＨＹに「ＣＯＭＷＡＫＥ」信号を送信し、デバイス側ＰＨＹは、その「ＣＯＭＷＡＫＥ」信号を受信して、ホスト側ＰＨＹに「ＣＯＭＷＡＫＥ」信号を送信する。上述のように、ネゴシエーションは、ホスト側ＰＨＹ又はデバイス側ＰＨＹが送信した各信号を他方のＰＨＹが検出するという動作を繰り返すことにより行われる。このネゴシエーションが正常に行われたとき、データ転送が開始される。なお、これらのＣＯＭＲＥＳＥＴ信号、ＣＯＭＷＡＫＥ信号、及びＣＯＭＩＮＩＴ信号は、総称して「ＯＯＢ信号」と呼ばれる。
【０００４】
図６は、各ＯＯＢ信号の波形を示している。各ＯＯＢ信号は、データが連続して送信されるバースト期間とデータが送信されないコモンモードレベル状態のスペース期間とから構成される。図６に示されるように、ＣＯＭＲＥＳＥＴ信号及びＣＯＭＩＮＩＴ信号のバースト期間及びスペース期間は、それぞれ１０６．７ｎｓ及び３２０ｎｓであり、ＣＯＭＷＡＫＥ信号のバースト期間及びスペース期間は、それぞれ１０６．７ｎｓである。
【０００５】
ＯＯＢ信号の検出は、通常、そのバースト期間とスペース期間とを検出することにより行われる。ＯＯＢ信号の検出には、通常の差動レシーバとは異なった特性を持つスケルチレシーバと呼ばれる専用のレシーバが使用される。スケルチレシーバは、バースト期間に相当するＯＯＢ信号の差動信号が入力されると、Ｌｏｗ（Ｌ）レベルの信号を出力し、スペース期間に相当するＯＯＢ信号のコモンモードレベル状態の信号が入力されると、Ｈｉｇｈ（Ｈ）レベルの信号を出力する。一般には、スケルチレシーバの出力信号からバースト期間及びスペース期間の検出が行われ、あるＯＯＢ信号に対して規定されたバースト期間及びスペース期間がそれぞれ連続して３回以上検出されると、そのＯＯＢ信号が検出されたものとみなされる。
【０００６】
次に、ＯＯＢ信号のスペース期間について説明する。表１は、各ＯＯＢ信号のスペース期間の規格値を示している。
【表１】
0004476183.tif 000002
表１に示されるように、ＣＯＭＲＥＳＥＴ信号及びＣＯＭＩＮＩＴ信号のスペース期間は、標準（ｔｙｐｉｃａｌ）値である３２０．０ｎｓを中心として３１０．４ｎｓから３２９．６ｎｓの範囲で検出されることが好ましい。しかし、実際には、スペース期間をこの範囲で検出することは困難であるため、規格値として、３０４ｎｓ〜３３６ｎｓの範囲が規定されている。一方、ＣＯＭＷＡＫＥ信号についても、スペース期間は、１０６．７ｎｓを中心として１０３．５ｎｓから１０９．９ｎｓの範囲で検出されることが好ましいが、実際には、規格値として、１０１．３ｎｓ〜１１２ｎｓの範囲が規定されている。さらに、ＣＯＭＲＥＳＥＴ信号及びＣＯＭＩＮＩＴ信号のディテクタオフ閾値として、最小値１７５ｎｓ及び最大値５２５ｎｓがそれぞれ規定されている。これは、ＣＯＭＲＥＳＥＴ信号の検出動作において、ＣＯＭＲＥＳＥＴ信号のバースト期間を検出してから、１７５ｎｓが経過する前若しくは５２５ｎｓが経過した後に検出されるバースト期間は無効であることを定めている。同様に、ＣＯＭＷＡＫＥ信号のディテクタオフ閾値として規定された最小値５５ｎｓ及び最大値１７５ｎｓは、ＣＯＭＷＡＫＥ信号の検出動作において、ＣＯＭＷＡＫＥ信号のバースト期間を検出してから、５５ｎｓが経過する前若しくは１７５ｎｓが経過した後に検出されたバースト期間は無効であることを定めている。
【０００７】
図７は、従来から知られているシリアルＡＴＡ規格のＯＯＢ信号検出回路の構成例を示す回路図である。図７に示されるように、ＯＯＢ信号検出回路１００は、３段のフリップフロップＦＦを備えている。ＯＯＢ信号検出回路１００は、このフリップフロップＦＦを用いてＣＯＭＩＮＩＴ信号のスペース期間を連続して３回検出すると、検出信号ＣｏｍＩをＨレベルにし、ＣＯＭＷＡＫＥ信号のスペース期間を連続して３回検出すると、検出信号ＣｏｍＷをＨレベルにする。なお、ＯＯＢ信号検出回路１００は、ＣＯＭＩＮＩＴ信号又はＣＯＭＷＡＫＥ信号のバースト期間を検出すると、１段目のフリップフロップＦＦをリセットする。ここで、ＯＯＢ信号のスペース期間の検出は、スケルチ信号ＳＱＯがＬレベルからＨレベルに変化した時点から次にＨレベルからＬレベルに変化する時点までの期間を検出することにより行われる。ＯＯＢ信号検出回路１００は、この期間が３２０ｎｓを中心として２５３ｎｓ〜４３１ｎｓの範囲にあるとき、検出信号ＣｏｍＩをＨレベルにし、この期間が１０６．７ｎｓを中心として８４．４ｎｓ〜１４３ｎｓの範囲にあるとき、検出信号ＣｏｍＷをＨレベルにする。
【０００８】
なお、従来のシリアルインタフェースには、高速のクロックによってカウント動作を行い、シリアルクロックのパルス幅を測定するカウンタを持ち、次段には制御回路からのロード信号で動作を開始しクロックでカウントするカウンタを持ち、カウンタの値とコンペアレジスタの値とを比較し、コンペア一致信号を出力する比較回路を備え、コンペア一致信号はエッジ検出回路のリセット信号となり、エッジ検出回路はシリアルクロックのエッジによってセットされ、その出力がエラー検知信号として構成されるものがある（例えば、特許文献１参照。）。
【０００９】
また、従来のシリアル受信装置には、シリアルデータ入力信号のエッジをエッジ検出回路で検出し、α（αは正の整数）ビットのデータ幅を計測カウンタで計測するものがある（例えば、特許文献２参照。）。
【００１０】
また、従来の図形認識装置には、二値画像データに対し、画像状で同心円上に並んだ複数の円周マスクを設定し、抽出しようとする円図形の前景領域と背景領域との黒画素数を円周マスクからカウントするマスク・画素カウンタと、カウント値を円図形のマッチング度に変換するマッチング度変換回路と、マッチング度を用いて円図形のエッジを検出するエッジ検出器とを備えるものがある（例えば、特許文献３参照。）。
【特許文献１】特開２００１−２７３１９９号公報
【特許文献２】特開２００３−１３４０９８号公報
【特許文献３】特開２００３−１５０９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図７に示された従来のＯＯＢ信号検出回路１００では、抵抗Ｒｎ（ｎは、０以上４以下の整数）とコンデンサＣｎとからなる回路の時定数を用いてＯＯＢ信号の所定のバースト期間及び所定のスペース期間をそれぞれ検出している。よって、抵抗Ｒｎの抵抗値やコンデンサＣｎの容量値が非常に重要であり、抵抗ＲｎやコンデンサＣｎに求められる精度が非常に高くなるという課題があった。言い換えれば、抵抗ＲｎやコンデンサＣｎの精度が悪ければ、ＯＯＢ信号の所定のバースト期間及び所定のスペース期間を正確に検出することができないという課題があった。
【００１２】
さらに、抵抗Ｒｎ及びコンデンサＣｎを集積回路内に内蔵すると、回路規模が大きくなって、面積が大きくなり、その一方で、抵抗Ｒｎ及びコンデンサＣｎを外付けにした場合は、ピン数の増加や部品コストの増加等のデメリットが発生するという課題があった。
【００１３】
本発明は、上記課題を解決するためになされたものであり、高精度、かつ低コストであって、回路規模の小さいＯＯＢ信号検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係るＯＯＢ信号検出回路は、入力されたスケルチ信号を用いてＯＯＢ信号のバースト期間及びスペース期間をそれぞれ検出することにより、前記のＯＯＢ信号の検出を行うシリアルＡＴＡ規格のＯＯＢ信号検出回路である。このＯＯＢ信号検出回路は、入力された前記のスケルチ信号の立ち上がりエッジ及び立ち下がりエッジをそれぞれ検出するエッジ検出部と、前記のエッジ検出部によって前記の立ち上がりエッジ及び立ち下がりエッジの所定の一方の第１のエッジが検出されてから他方の第２のエッジが検出されるまでの第１の期間を検出する第１の期間検出部と、前記のエッジ検出部によって前記の第２のエッジが検出されてから前記の第１のエッジが検出されるまでの第２の期間を検出する第２の期間検出部と、前記の第１の期間検出部によって検出された前記の第１の期間が前記のＯＯＢ信号の所定のバースト期間であるか否か、及び前記の第２の期間検出部によって検出された前記の第２の期間が前記のＯＯＢ信号の所定のスペース期間であるか否かをそれぞれ判定し、前記の第１及び第２の各期間がそれぞれ前記の所定のバースト期間及び前記の所定のスペース期間である場合に、前記のＯＯＢ信号を検出する判定検出部と
を備える。以下、このＯＯＢ信号検出回路を、「第１のＯＯＢ信号検出回路」という。
第１のＯＯＢ信号検出回路において、前記の判定検出部は、前記の第１及び第２の各期間がそれぞれ所定の回数連続して前記の所定のバースト期間及び前記の所定のスペース期間である場合に、前記のＯＯＢ信号を検出する。以下、このＯＯＢ信号検出回路を、「第２のＯＯＢ信号検出回路」という。
第１又は第２のＯＯＢ信号検出回路において、前記の第１及び第２の各期間検出部は、所定のクロック信号に基づいてカウントすることにより、対応する前記の第１及び第２の各期間をそれぞれ検出し、前記の第１及び第２の各期間をそれぞれ示す各カウント値をそれぞれ出力する。以下、このＯＯＢ信号検出回路を、「第３のＯＯＢ信号検出回路」という。
第１から第３のいずれかのＯＯＢ信号検出回路において、前記の判定検出部は、複数の所定の設定値を記憶する記憶部と、前記の第１及び第２の各期間検出部がそれぞれ出力した各カウント値と対応する各設定値とをそれぞれ比較し、各カウント値と対応する各設定値のそれぞれの大小関係に応じて、前記の第１の期間が前記の所定のバースト期間であるか否か、及び前記の第２の期間が前記の所定のスペース期間であるか否かをそれぞれ判定する判定部とを備える。以下、このＯＯＢ信号検出回路を、「第４のＯＯＢ信号検出回路」という。
【００１８】
好ましくは、第４のＯＯＢ信号検出回路において、前記の判定部は、前記の第１の期間検出部から出力されたカウント値が前記のＯＯＢ信号の最大バースト期間を設定する設定値よりも小さいとき、前記の第１の期間が前記の所定のバースト期間であると判定し、前記の第２の期間検出部から出力されたカウント値が前記のＯＯＢ信号の最小スペース期間を設定する設定値よりも大きく、かつ前記のＯＯＢ信号の最大スペース期間を設定する設定値よりも小さいとき、前記の第２の期間が前記の所定のスペース期間であると判定する。以下、このＯＯＢ信号検出回路を、「第５のＯＯＢ信号検出回路」という。
【００１９】
好ましくは、第１から第５のいずれかのＯＯＢ信号検出回路において、前記のエッジ検出部は、入力された前記のスケルチ信号を波形整形する波形整形部を備える。
【発明の効果】
【００２０】
本発明によるＯＯＢ信号検出回路によれば、入力されたスケルチ信号の立ち上がりエッジ及び立ち下がりエッジをそれぞれ検出するエッジ検出部と、エッジ検出部によって立ち上がりエッジ及び立ち下がりエッジの所定の一方の第１のエッジが検出されてから他方の第２のエッジが検出されるまでの第１の期間を検出する第１の期間検出部と、エッジ検出部によって第２のエッジが検出されてから第１のエッジが検出されるまでの第２の期間を検出する第２の期間検出部と、第１の期間検出部によって検出された第１の期間がＯＯＢ信号の所定のバースト期間であるか否か、及び第２の期間検出部によって検出された第２の期間がＯＯＢ信号の所定のスペース期間であるか否かをそれぞれ判定し、第１及び第２の各期間がそれぞれＯＯＢ信号の所定のバースト期間及び所定のスペース期間である場合に、ＯＯＢ信号を検出する判定検出部とを備えるので、高精度、かつ低コストであって、回路規模の小さいＯＯＢ信号検出回路を実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下に、添付の図面を参照して、本発明の実施の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１によるＯＯＢ信号検出回路の構成例を示すブロック図である。図１に示されるように、ＯＯＢ信号検出回路１は、波形整形回路部２、エッジ検出回路部３、制御回路部４、バースト期間計測用アップカウンタ５、スペース期間計測用アップカウンタ６、記憶部７、及び判定回路部８を備える。なお、波形整形回路部２及びエッジ検出回路部３は、エッジ検出部をなし、記憶部７及び判定回路部８は、判定検出部をなす。また、制御回路部４及びバースト期間計測用アップカウンタ５は、第１の期間検出部をなし、制御回路部４及びスペース期間計測用アップカウンタ６は、第２の期間検出部をなす。このＯＯＢ信号検出回路１は、ＰＣ及びストレージデバイスの両方に設けることができるが、以下では、このＯＯＢ信号検出回路１がＰＣに設けられた場合について説明する。
【００２２】
波形整形回路部２は、スケルチレシーバから受信したスケルチ信号ＳＱＯを２回波形整形することにより、２つの波形整形信号ｒＳＱＢＵＦ（以下、単に「ｒＳＱＢ」という。）［０］，ｒＳＱＢ［１］をそれぞれ生成し出力する。エッジ検出回路部３は、各波形整形信号ｒＳＱＢ［０］，ｒＳＱＢ［１］を用いてスケルチ信号ＳＱＯの立ち上がりエッジ及び立ち下がりエッジをそれぞれ検出する。エッジ検出回路部３は、スケルチ信号ＳＱＯの立ち下がりエッジを検出すると、制御回路部４に対して出力する立ち下がりエッジ検出信号ｒＤＷＥＤＧＥ（以下、単に「ｒＤＷＥ」という。）をＨレベルにし、スケルチ信号ＳＱＯの立ち上がりエッジを検出すると、制御回路部４に対して出力する立ち上がりエッジ検出信号ｒＵＰＥＤＥＧＨ（以下、単に「ｒＵＰＥ」という。）をＨレベルにする。
【００２３】
制御回路部４は、エッジ検出回路部３からＨレベルの立ち下がりエッジ検出信号ｒＤＷＥが出力されると、バースト期間計測用アップカウンタ５に対するイネーブル信号ｒＤＣＯＮＴＥＮ（以下、単に「ｒＤＣＮＴＮ」という。）をＨレベルにして、バースト期間計測用アップカウンタ５にカウントを開始させる。また、制御回路部４は、エッジ検出回路部３からＨレベルの立ち上がりエッジ検出信号ｒＵＰＥが出力されると、スペース期間計測用アップカウンタ６に対するイネーブル信号ｒＳＣＯＮＴＥＮ（以下、単に「ｒＳＣＮＴＮ」という。）をＨレベルにして、スペース期間計測用アップカウンタ６にカウントを開始させる。
【００２４】
バースト期間計測用アップカウンタ５は、イネーブル信号ｒＤＣＮＴＮがＨレベルになるとカウントを開始し、そのカウントを、スケルチ信号ＳＱＯの立ち上がりエッジが検出されるまで続ける。すなわち、そのカウント結果は、スケルチ信号ＳＱＯの立ち下がりエッジが検出されてから次に立ち上がりエッジが検出されるまでの期間（以下、「第１の期間」という。）を示す。バースト期間計測用アップカウンタ５は、そのカウント結果を、カウント信号ｒＤＣＯＵＮＴ（以下、単に「ｒＤＣＮＴ」という。）として出力する。また、スペース期間計測用アップカウンタ６は、イネーブル信号ｒＳＣＮＴＮがＨレベルになるとカウントを開始し、そのカウントを、スケルチ信号ＳＱＯの立ち下がりエッジが検出されるまで続ける。すなわち、そのカウント結果は、スケルチ信号ＳＱＯの立ち上がりエッジが検出されてから次に立ち下がりエッジが検出されるまでの期間（以下、「第２の期間」という。）を示す。スペース期間計測用アップカウンタ６は、そのカウント結果を、カウント信号ｒＳＣＯＵＮＴ（以下、単に「ｒＳＣＮＴ」という。）として出力する。
【００２５】
判定回路部８は、バースト期間計測用アップカウンタ５から出力されたカウント信号ｒＤＣＮＴの値と記憶部７に記憶された対応する設定値とを比較することにより、第１の期間がＯＯＢ信号のバースト期間の規格内に入っているか否かを判定する。同様に、スペース期間計測用アップカウンタ６から出力されたカウント信号ｒＳＣＮＴの値と記憶部７に記憶された対応する設定値とを比較することにより、第２の期間がＯＯＢ信号のスペース期間の規格内に入っているか否かを判定する。判定回路部８は、同じＯＯＢ信号のバースト期間及びスペース期間をそれぞれ連続して３回検出すると、そのＯＯＢ信号を検出したことを示す所定の検出信号を出力する。
【００２６】
記憶部７に記憶されている設定値は、ＣＯＭＩＮＩＴ信号及びＣＯＭＷＡＫＥ信号の最大バースト期間を設定する設定値ＢＵＲＳＴＭＡＸ、ＣＯＭＩＮＩＴ信号の最大スペース期間を設定する設定値ＣＯＭＩＮＩＴＭＡＸ、ＣＯＭＩＮＩＴ信号の最小スペース期間を設定する設定値ＣＯＭＩＮＩＴＭＩＮ、ＣＯＭＷＡＫＥ信号の最大スペース期間を設定する設定値ＣＯＭＷＡＫＥＭＡＸ、及びＣＯＭＷＡＫＥ信号の最小スペース期間を設定する設定値ＣＯＭＷＡＫＥＭＩＮの５つである。例えば、設定値ＢＵＲＳＴＭＡＸが１４ｈのとき、最大バースト期間は１４３ｎｓであり、設定値ＣＯＭＩＮＩＴＭＡＸが４０ｈのとき、ＣＯＳＭＩＮＩＴ信号の最大スペース期間は４３１ｎｓであり、設定値ＣＯＭＩＮＩＴＭＩＮが２４ｈのとき、ＣＯＭＩＮＩＴ信号の最小スペース期間は２５３ｎｓであり、設定値ＣＯＭＷＡＫＥＭＡＸが１４ｈのとき、ＣＯＭＷＡＫＥ信号の最大スペース期間は１４３ｎｓであり、設定値ＣＯＭＷＡＫＥＭＩＮが０Ｂｈのとき、ＣＯＭＷＡＫＥ信号の最小スペース期間は８４．４ｎｓである。
【００２７】
次に、図１に示されたＯＯＢ信号検出回路１の動作を説明する。図２は、パワーオン時のＯＯＢシーケンスを説明するためのタイミングチャートである。図２において、ＴＸＰ信号及びＴＸＭ信号は、ホスト側ＰＨＹが送信する差動信号であり、ＲＸＰ信号及びＲＸＭ信号は、ホスト側ＰＨＹが受信する差動信号である。図２に示されるように、ホスト側ＰＨＹは、ＰＣがパワーオンしてリセットが解除される、すなわち、リセット信号ＲＳＴがＨレベルになると、ＣＯＭＲＥＳＥＴ信号を送信し、その後、デバイス側ＰＨＹからＣＯＭＩＮＩＴ信号を受信する。次に、ホスト側ＰＨＹは、ＣＯＭＷＡＫＥ信号を送信し、その後、デバイス側ＰＨＹからＣＯＭＷＡＫＥ信号を受信する。スケルチ信号ＳＱＯの波形は、スケルチレシーバがＣＯＭＩＮＩＴ信号及びＣＯＭＷＡＫＥ信号をそれぞれ受信したときに変動する。以下に、ＯＯＢ信号検出回路１がスケルチ信号ＳＱＯを用いてＯＯＢ信号を検出する動作を詳細に説明する。なお、以下では、例として、ＯＯＢ信号検出回路１がＣＯＭＩＮＩＴ信号を検出する動作について説明する。
【００２８】
まず、ＯＯＢ信号検出回路１がＣＯＭＩＮＩＴ信号のバースト期間を検出するときの動作について説明する。図３は、図２におけるタイミングチャートの一部を拡大したものであり、ホスト側ＰＨＹがＣＯＭＩＮＩＴ信号のバースト期間を受信している時のタイミングチャートを示している。スケルチレシーバ（図示せず）から出力されたスケルチ信号ＳＱＯは、まず、波形整形回路部２における２段のフリップフロップ（図示せず）に入力される。波形整形回路部２は、その２段のフリップフロップを用いて、スケルチ信号ＳＱＯを、ＯＯＢ信号検出回路１の内部で生成された動作クロック信号ＣＬＫに同期させる。これにより、波形整形回路部２は、同期信号ＳＱＯＳＹＮを生成する。さらに、波形整形回路部２は、その同期信号ＳＱＯＳＹＮを別の２段のフリップフロップ（図示せず）に入力することにより、波形整形信号ｒＳＱＢ［０］及びｒＳＱＢ［１］をそれぞれ生成する。ここで、波形整形信号ｒＳＱＢ［０］は、同期信号ＳＱＯＳＹＮよりも１クロック遅延した信号であり、波形整形信号ｒＳＱＢ［１］は、波形整形信号ｒＳＱＢ［０］よりも１クロック遅延した信号である。波形整形回路部２は、生成された各波形整形信号ｒＳＱＢ［０］，ｒＳＱＢ［１］をエッジ検出回路部３にそれぞれ出力する。なお、スケルチ信号ＳＱＯにノイズが入る可能性がある場合は、波形整形回路部２において移動平均処理等のフィルタ処理を行ってもよい。
【００２９】
エッジ検出回路部３は、波形整形回路部２から出力された各波形整形信号ｒＳＱＢ［０］，ｒＳＱＢ［１］が、ｒＳＱＢ［１：０］＝２’ｂ０１の条件を満たすとき、すなわち、波形整形信号ｒＳＱＢ［０］がＬレベル（「０」）で、波形整形信号ｒＳＱＢ［１］がＨレベル（「１」）のとき、スケルチ信号ＳＱＯの立ち下がりエッジを検出する。この検出は、例えば、各波形整形信号ｒＳＱＢ［０］，ｒＳＱＢ［１］をフリップフロップに入力することにより行われる。
【００３０】
エッジ検出回路部３は、スケルチ信号ＳＱＯの立ち下がりエッジを検出すると、立ち下がりエッジ検出信号ｒＤＷＥをＨレベルにする。なお、この立ち下がりエッジ検出信号ｒＤＷＥは、内部クロック信号ＣＬＫの１クロックが経過すると、再びＬレベルとなる。制御回路部４は、立ち下がりエッジ検出信号ｒＤＷＥがＨレベルになると、バースト期間計測用アップカウンタ５のイネーブル信号ｒＤＣＮＴＮをアクティブ、すなわちＨレベルにする。バースト期間計測用アップカウンタ５は、信号ｒＤＣＮＴＮがアクティブ、かつ波形整形信号ｒＳＱＢ［０］がＬレベルの期間のみ、内部クロック信号ＣＬＫに基づいてカウントアップを行う。バースト期間計測用アップカウンタ５は、そのカウント結果であるカウント値を、カウント信号ｒＤＣＮＴとして判定回路部８に出力する。例えば、内部クロック信号ＣＬＫの周波数が１５０ＭＨｚで、カウント値がＮ（自然数）である場合、バースト期間は（Ｎ＋２）／（１５０×１０６）秒である。なお、カウント値は次のカウント動作が開始されるまで保持される。
【００３１】
判定回路部８は、バースト期間計測用アップカウンタ５によって出力されたカウント値と記憶部７に記憶された設定値との比較を行う。ここで用いられる設定値は、ＣＯＭＩＮＩＴ信号の最大バースト期間を設定する設定値ＢＵＲＳＴＭＡＸである。この設定値ＢＵＲＳＴＭＡＸは、例えば、１４３ｎｓの最大バースト期間を設定するとき１４ｈである。図３に示されるように、バースト期間計測用アップカウンタ５によるカウントアップは、０Ｅｈで終了している。判定回路部８は、このカウント値０Ｅｈと記憶部７に記憶された設定値ＢＵＲＳＴＭＡＸとを比較する。判定回路部８は、カウント値が設定値ＢＵＲＳＴＭＡＸより小さいとき、このカウントアップによって検出された第１の期間をＣＯＭＩＮＩＴ信号のバースト期間であると判定し、バーストイネーブル信号ｒＢＵＲＳＴＥＮ（以下、単に「ｒＢＲＳＴＮ」という。）をＨレベルにする。一方、カウント値が設定値ＢＵＲＳＴＭＡＸより大きければバーストイネーブル信号ｒＢＲＳＴＮをＬレベルにする。ここで、バーストイネーブル信号ｒＢＲＳＴＮがＨレベルのときＯＯＢ信号の検出は継続されるが、バーストイネーブル信号ｒＢＲＳＴＮがＬレベルになるとＯＯＢ信号の検出は中断される。なお、バースト期間計測用アップカウンタ５に対するイネーブル信号ｒＤＣＮＴＮは、バーストイネーブル信号ｒＢＲＳＴＮがＬレベルになると、Ｌレベルになる。
【００３２】
次に、ＯＯＢ信号検出回路１がＣＯＭＩＮＩＴ信号のスペース期間を検出する場合の動作について説明する。図４は、図２におけるタイミングチャートの一部を拡大したものであり、ホスト側ＰＨＹがＣＯＭＩＮＩＴ信号のスペース期間を受信している時のタイミングチャートを示している。ＯＯＢ信号のスペース期間が検出される場合、エッジ検出回路部３は、各波形整形信号ｒＳＱＢ［０］，ｒＳＱＢ［１］が、ｒＳＱＢ［１：０］＝２’ｂ１０の条件を満たす場合、すなわち、各波形整形信号ｒＳＱＢ［０］，ｒＳＱＢ［１］が、それぞれＨレベル（「１」）及びＬレベル（「０」）のとき、スケルチ信号ＳＱＯの立ち上がりエッジを検出する。この検出は、例えば、各波形整形信号ｒＳＱＢ［０］，ｒＳＱＢ［１］をフリップフロップに入力することにより行う。エッジ検出回路部３は、スケルチ信号ＳＱＯの立ち上がりエッジを検出すると、立ち上がりエッジ検出信号ｒＵＰＥをＨレベルにする。なお、立ち上がりエッジ検出信号ｒＵＰＥは、内部クロック信号ＣＬＫの１クロックが経過すると、再びＬレベルとなる。
【００３３】
制御回路部４は、立ち上がりエッジ検出信号ｒＵＰＥがＨレベルになると、スペース期間計測用アップカウンタ６のイネーブル信号ｒＳＣＮＴＮをアクティブ、すなわちＨレベルにする。スペース期間計測用アップカウンタ５は、イネーブル信号ｒＳＣＮＴＮがアクティブ、かつ波形整形信号ｒＳＱＢ［０］がＨレベルの期間のみ、内部クロック信号ＣＬＫに基づいてカウントアップを行う。スペース計測用アップカウンタ６は、結果として得られるカウント値を、カウント信号ｒＳＣＮＴとして、判定回路部８に出力する。例えば、内部クロック信号ＣＬＫの周波数が１５０ＭＨｚで、カウント値がＭ（自然数）である場合、スペース期間は（Ｍ＋２）／（１５０×１０６）秒である。なお、カウント値は次のカウント動作が開始されるまで保持される。
【００３４】
判定回路部８は、スペース期間計測用アップカウンタ６によってカウントされたカウント値と記憶部７に記憶された設定値との比較を行う。ここで用いられる設定値は、ＣＯＭＩＮＩＴ信号の最大スペース期間を設定する設定値ＣＯＭＩＮＩＴＭＡＸ、ＣＯＭＩＮＩＴ信号の最小スペース期間を設定する設定値ＣＯＭＩＮＩＴＭＩＮ、ＣＯＭＷＡＫＥ信号の最大スペース期間を設定する設定値ＣＯＭＷＡＫＥＭＡＸ、及びＣＯＭＷＡＫＥ信号の最小スペース期間を設定する設定値ＣＯＭＷＡＫＥＭＩＮである。図４に示されるように、スペース期間計測用アップカウンタ６によるカウントアップは、２Ｅｈで終了している。判定回路部８は、このカウント値２Ｅｈと記憶部７に記憶された各設定値ＣＯＭＩＮＩＴＭＡＸ、ＣＯＭＩＮＩＴＭＩＮ、ＣＯＭＷＡＫＥＭＡＸ、ＣＯＭＷＡＫＥＭＩＮとをそれぞれ比較し、各設定値ＣＯＭＩＮＩＴＭＡＸ、ＣＯＭＩＮＩＴＭＩＮ、ＣＯＭＷＡＫＥＭＡＸ、ＣＯＭＷＡＫＥＭＩＮに対してカウント値がそれぞれ大きければ、各比較結果信号ｒＩＮＩＴＭＡＸ、ｒＩＮＩＴＭＩＮ、ｒＷＡＫＥＭＡＸ、ｒＷＡＫＥＭＩＮをそれぞれＨレベルにし、小さければそれらをそれぞれＬレベルにする。
【００３５】
判定回路部８は、スペース期間計測用アップカウンタ６によるカウントアップが終了すると、このカウントアップにより検出されたスケルチ信号ＳＱＯの第２の期間がＣＯＭＩＮＩＴ信号のスペース期間であるか否かを判定する。ここで、判定回路部８は、立ち下がりエッジ検出信号ｒＤＷＥがＨレベルになると、カウントアップの終了を検出してもよい。判定回路部８は、カウントアップが終了したときに各比較結果信号ｒＩＮＩＴＭＡＸ，ｒＩＮＩＴＭＩＮがそれぞれＬレベル及びＨレベルであるならば、その第２の期間はＣＯＭＩＮＩＴ信号のスペース期間であると判定する。また、判定回路部８は、バーストイネーブル信号ｒＢＲＳＴＮがＨレベルの間に、ＣＯＭＩＮＩＴ信号のスペース期間を連続して３回検出すると、検出信号ＣｏｍｌをＨレベルにする。ここで、バーストイネーブル信号ｒＢＵＲＳＴＮがＨレベルの間は、バースト期間計測用アップカウンタ５によって検出された第１の期間をＣＯＭＩＮＩＴ信号のバースト期間であると判定しているため、バーストイネーブル信号ｒＢＲＳＴＮがＨレベルの間に、ＣＯＭＩＮＩＴ信号のスペース期間を連続して３回検出することは、ＣＯＭＩＮＩＴ信号のバースト期間とスペース期間とをそれぞれ連続して３回検出することと同一である。
【００３６】
このような動作を実現するために、判定回路部８は、例えば、３ｂｉｔのシフトレジスタを用いてもよい。この場合、判定回路部８は、ＣＯＭＩＮＩＴ信号のスペース期間を検出した直後に、立ち下がりエッジ検出信号ｒＤＷＥ信号がＨレベルになると、シフトレジスタにデータ「１」を入力する。それ以降、判定回路部８は、立ち下がりエッジ検出信号ｒＤＷＥがＨレベルになる毎に、シフトレジスタにデータ「０」又は「１」を入力する。ここで、判定回路部８は、立ち下がりエッジ検出信号ｒＤＷＥがＨレベルのとき、各比較結果信号ｒＩＮＩＴＭＡＸ，ｒＩＮＩＴＭＩＮがそれぞれＬレベル及びＨレベルであるならば、シフトレジスタにデータ「１」を入力し、それ以外であれば、シフトレジスタにデータ「０」を入力する。このようにすれば、ＣＯＭＩＮＩＴ信号のスペース期間を３回連続して検出すると、シフトレジスタに記憶されているデータｒＤＥＣＴＩＮＩＴ［２：０］が７ｈとなる。判定回路部８は、データｒＤＥＣＴＩＮＩＴ［２：０］が７ｈになると、検出信号ＣｏｍｌをＨレベルにする。なお、スペース期間計測用アップカウンタ６イネーブル信号ｒＳＣＮＴＮは、検出信号ＣｏｍｌがＨレベルからＬレベルに変化すると、Ｌレベルになる。
【００３７】
なお、判定回路部８は、スペース期間計測用アップカウンタ６によるカウントアップが終了したときに、各比較結果信号ｒＷＡＫＥＭＡＸ，ｒＷＡＫＥＭＩＮがそれぞれＬレベル及びＨレベルであると、そのカウントアップにより検出されたスケルチ信号ＳＱＯにおける第２の期間はＣＯＭＷＡＫＥ信号のスペース期間であると判定する。また、判定回路部８は、ＢＵＲＳＴＮ信号がＨレベルの間に、ＣＯＭＷＡＫＥ信号のスペース期間を３回連続して検出すると、検出信号ＣｏｍＷをＨレベルにする。ここで、ＢＵＲＳＴＮ信号がＨレベルの間は、バースト期間計測用アップカウンタ５によって検出された第１の期間がＣＯＭＷＡＫＥ信号のバースト期間であると判定されているため、バーストイネーブル信号ｒＢＲＳＴＮがＨレベルの間に、ＣＯＭＷＡＫＥ信号のスペース期間を連続して３回検出することは、ＣＯＭＷＡＫＥ信号のバースト期間とスペース期間とをそれぞれ連続して３回検出することと同一である。
【００３８】
判定回路部８が、例えば、３ｂｉｔのシフトレジスタを使用する場合、ＣＯＭＷＡＫＥ信号のスペース期間が検出された直後に、エッジ検出信号ｒＤＷＥ信号がＨレベルになると、シフトレジスタにデータ「１」を入力する。これ以降、判定回路部８は、立ち下がりエッジ検出信号ｒＤＷＥがＨレベルになる毎に、シフトレジスタにデータ「１」又は「０」を入力する。具体的には、立ち下がりエッジ検出信号ｒＤＷＥがＨレベルのとき、各比較結果信号ｒＷＡＫＥＭＡＸ，ｒＷＡＫＥＭＩＮがそれぞれＬレベル及びＨレベルであるならば、シフトレジスタにデータ「１」を入力し、それ以外であれば、シフトレジスタにデータ「０」を入力する。このようにすれば、ＣＯＭＷＡＫＥ信号のスペース期間を３回連続して検出するとき、シフトレジスタに記憶されているデータｒＤＥＣＴＩＮＩＴ［２：０］が７ｈとなる。判定回路部８は、データｒＤＥＣＴＷＡＫＥ［２：０］が７ｈになると、検出信号ＣｏｍＷをＨレベルにする。なお、スペース期間計測用アップカウンタ６によるカウントアップの終了は、任意の方法によって検出されてよく、例えば、立ち下がりエッジ検出信号ｒＤＷＥがＨレベルになると検出されてもよい。
【００３９】
以上のように、本実施の形態１によるＯＯＢ信号検出回路１は、デジタル回路で構成されているため、アナログ回路で構成されていた従来のＯＯＢ信号検出回路よりも精度が高く、かつ低コストである。また、抵抗やコンデンサ等を内蔵しないので、従来のＯＯＢ信号検出回路よりも回路規模が小さくなる。
【００４０】
また、本実施の形態１によるＯＯＢ信号検出回路では、内部動作周波数を高くすることにより信号検出の精度を上げることができる。一方、内部動作周波数が高くなると動作電流が増加するという問題があるが、本実施の形態１によるＯＯＢ信号検出回路では、信号検出のための設定値を記憶部に記憶させることができるので、検出精度と動作電流の最適な設定が可能となり、そのような問題も解決することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１によるＯＯＢ信号検出回路の構成例を示すブロック図である。
【図２】パワーオン時のＯＯＢシーケンスを説明するためのタイミングチャートである
【図３】ホスト側ＰＨＹがＣＯＭＩＮＩＴ信号のバースト期間を受信している時のタイミングチャートである。
【図４】ホスト側ＰＨＹがＣＯＭＩＮＩＴ信号のスペース期間を受信している時のタイミングチャートである。
【図５】パワーオン時のＯＯＢシーケンスを説明するための図である。
【図６】ＯＯＢ信号の波形を示した図である。
【図７】従来から知られているシリアルＡＴＡ規格のＯＯＢ信号検出回路の構成例を示す回路図である。
【符号の説明】
【００４２】
１  ＯＯＢ信号検出回路
２  波形整形回路部
３  エッジ検出回路部
４  制御回路部
５  バースト期間計測用アップカウンタ
６  スペース期間計測用アップカウンタ
７  記憶部
８  判定回路部
【図１】
0004476183.tif 000003
【図２】
0004476183.tif 000004
【図３】
0004476183.tif 000005
【図４】
0004476183.tif 000006
【図５】
0004476183.tif 000007
【図６】
0004476183.tif 000008
【図７】
0004476183.tif 000009