(57)【特許請求の範囲】
【請求項１】
巡回型Ａ／Ｄ変換器において、反転増幅器と、該反転増幅器の出力に接続された比較器と、該比較器の判定結果をアナログ値に変換するＤ／Ａ変換器と、第１のキャパシタと、該第１のキャパシタの容量と等価に設定された第２のキャパシタと、補正用の第３のキャパシタと、これらのキャパシタ群の接続を切換えるために設けられた複数のスイッチと、これらのスイッチ群のオンオフを制御する制御手段とを備えてなる高精度巡回型Ａ／Ｄ変換器であって、
第１のフェーズで、前記制御手段は、前記第１のキャパシタ及び前記第２のキャパシタの一端を入力信号に接続し、前記第１のキャパシタ及び前記第２のキャパシタの他端を前記反転増幅器の入力に接続し、前記第３のキャパシタの一端を前記反転増幅器の出力に接続し、前記第３のキャパシタの他端を前記反転増幅器の入力に接続し、前記比較器は前記反転増幅器の出力を判定し、
第２のフェーズで、前記制御手段は、前記第１のキャパシタの一端を前記反転増幅器の出力に接続し、前記第２のキャパシタの一端を前記Ｄ／Ａ変換器の出力に接続し、前記第３のキャパシタの他端を仮想的な接地電位に接続し、
第３のフェーズで、前記制御手段は、前記第１のキャパシタの一端を前記Ｄ／Ａ変換器の出力に接続し、前記第２のキャパシタの一端を前記反転増幅器の出力に接続し、前記第３のキャパシタの他端を切り離し、
第４のフェーズで、前記制御手段は、前記第１のキャパシタの一端を前記反転増幅器の出力に接続し、前記第１のキャパシタの他端を仮想的な接地電位に接続し、前記第３のキャパシタの他端を前記反転増幅器の入力に接続し、前記比較器は次の判定を行い、
その後、第２のフェーズから第４のフェーズまでを順次繰り返すことにより巡回的にＡ／Ｄ変換を行う高精度巡回型Ａ／Ｄ変換器。
【請求項２】
請求項１に記載された高精度巡回型Ａ／Ｄ変換器を、光検出素子が配列された撮像素子のカラムにアレイ状に並べてなるイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、巡回型Ａ／Ｄ変換器とこの高精度巡回型Ａ／Ｄ変換器を用いたイメージセンサとにおける変換誤差を減少させる技術に関する。
【背景技術】
【０００２】
スイッチトキャパシタを用いたパイプラインＡ／Ｄ変換器において、容量のミスマッチをキャンセルする方法については、非特許文献１に開示されている。また、スイッチトキャパシタを用いてアンプをシェアするパイプラインＡ／Ｄ変換器において、アンプのオフセット電圧と1/fノイズを約1/3にする方法が、非特許文献２に開示されている。
巡回型Ａ／Ｄ変換器において、アンプを共有し、またイメージセンサのカラムでノイズキャンセル機能を持たせる方法については、本発明者が既に特許出願をしている(特許文献１参照)。
【特許文献１】特開２００５−１３６５４０号公報
【非特許文献１】Bang-Sup Song, Michael F. Tompsett, and Kadaba R. Lakshmikumar, "A 12-bit 1-Msample/s capacitor error-averaging pipelined A/D converter," IEEE Journal of Solid-State Circuits, vol. 23, pp. 1324 - 1333, December 1988.
【非特許文献２】B. M. Min, P. Kim, D. Boisvert, A. Aude, "A 69mW 10b 80MS/s pipelined CMOS ADC," Dig. Tech. Papers, Int. Solid-State Circuits Conf., pp.324-235, 2003.
【発明を実施するための最良の形態】
【０００３】
巡回型Ａ／Ｄ変換器は、一般的に利得が２である増幅器と、サンプリングホールド回路と、比較器と、比較結果を入力信号から差し引く減算回路とにより構成されている。
本発明は、反転増幅器とキャパシタとにより、サンプリングホールド回路を省略しつつ、巡回型Ａ／Ｄ変換器を構成したものである。
【実施例１】
【０００４】
図１に、容量のミスマッチ誤差をキャンセルする巡回型Ａ／Ｄ変換器を示す。その動作原理を説明する図を図２に示す。また、動作タイミングを図３に示す。各スイッチは図示されない制御回路からの制御信号φ0〜φ5，φcにより制御される。一部のスイッチはデコーダ(４)の出力信号φDにより制御される。
第１のキャパシタ(以下「Ｃ１」という)，第２のキャパシタ(以下「Ｃ２」という)及び補正用の第３のキャパシタ(以下「Ｃ３」という)は、すべて同じ容量Ｃ１＝Ｃ２＝Ｃ３である。
最初のサンプリングは、図２(a)のように、C1, C2を並列に接続して、入力信号をサンプリングする。C3は、このとき、差動入力−差動出力を有するアンプ(１)の反転入出力間に接続され、入出力間はスイッチで短絡されているのでC3の両端の電圧は0になっている。このとき、２つの比較器(２，３)は、入力信号差をサンプリングして判定し、最上位桁を決定する。１サイクルあたり1.5bのA/D変換を行うため、２つの比較器を有しており、図４の特性図に従って、参照電圧をVRとして、±VR/4をしきい値として判定する。
第１の比較器(２)は、Vin＞VR/4の範囲で出力(D0)が"１"となり、Vin≦VR/4の範囲で出力(D0)が"０"となる。第２の比較器(３)は、Vin≧-VR/4の範囲で出力(D1)が"１"となり、Vin＜-VR/4の範囲で出力(D1)が"０"となる。
図１のディジタル出力D0, D1と図４のD、及び比較器への入力信号Vin(=Vinp - Vinn)との関係は、次式のようになる。
【０００５】
【数１】
0004482694.tif 000002
すなわち、入力を(1) -VRから-VR/4, (2) -VR/4からVR/4, (3) VR/4からVRの３領域に分割し、これらの領域に対して３値のA/D変換を行って-1, 0, 1のディジタルコードを割り当てる。最初のコードは最上位桁になる。
デコーダ(４)の出力はφc2が"１"のときに、φD0，φDN，φDPのいずれかが"１"になり、Vin＞VR/4の場合はφDPが"１"，-VR/4≦Vin≦VR/4の場合はφD0が"１"，Vin＜-VR/4の場合はφDNが"１"となるように動作する。
次に、図２(b)に移り、比較器の出力をデコーダ(４)によりデコードした出力をもちいてＤ／Ａ変換器(５：以下「DAC」という)を制御し、２倍増幅して、DACの出力を引く基本演算を行う。このとき、各Ｃ３の一端はアンプ(１)の各出力に接続される。また、各Ｃ３の他端が相互に接続される。これは電位的に接地電位に接続されることと等価である。したがって、シングルエンドの反転増幅器を用いる際には、Ｃ３の他端を適切な接地電位に接続することとなる。これらの接続を、ここでは仮想的な接地電位に接続するという。増幅器としてシングルエンドの差動入力オペアンプ(６)を使用した回路例を図５に示す。
キャパシタの容量に誤差がなければ、その演算は、次式で表される。
【０００６】
【数２】
0004482694.tif 000003
ここでVout=Voutp - Voutnである。
しかしながら、回路に用いる容量C1, C2に誤差があると次のような関係式になる。
【数３】
0004482694.tif 000004
これにより生じる誤差を低減するために、C3にこのときの出力電圧を記憶させる。
その後、図２(c)に移り、容量のC1とC2を入れ替えて、動作させる。このときの出力は、次式で与えられる。
【０００７】
【数４】
0004482694.tif 000005
次に、図２(d)に移り、C3をアンプの入出力間に接続するとともに、C1に、そのときの出力電圧を記憶する。C3には、式(3)の電圧が記憶されていることから、C3と式(4)の電圧が記憶されたC2を並列に接続したときに、出力電圧は、次式のようになる。
【数５】
0004482694.tif 000006
ΔＣ３＝Ｃ３−Ｃ１，ΔＣ２＝Ｃ２−Ｃ１と置くと、
【０００８】
【数６】
0004482694.tif 000007
と表される。これは、式(3)の
【数７】
0004482694.tif 000008
と比べると誤差が遙かに小さくなっている。例えば、ΔＣ２／Ｃ１＝０．０１，ΔＣ３／Ｃ１＝０．０１であったとして、式(6)の誤差の項 (ΔＣ３ΔＣ２)／Ｃ１(２Ｃ１＋ΔＣ３＋ΔＣ２) は、ほぼ0.00005 (0.005%)である。このように、容量のバラツキが１%程度あったとしても、その誤差を殆ど無視できる値にすることができる。
【０００９】
このように誤差補正がなされた電圧がC1に記憶されるが、C2に記憶される電圧も誤差が補正されている。図２(d)の動作の後、図２(b)に移って、次の桁のA/D変換を実行するが、誤差が補正された電圧に対して演算が継続され、容量のバラツキの影響を受けないでＡ／Ｄ変換を行うことができる。
なお、ここでは、1.5bの演算を行う場合の構成について説明したが、これは、比較器を１個だけ用いた1bの演算を行う場合についても実現可能であることは容易に類推できる。
さらに、ここでは、差動回路を用いたが、シングルエンド型の回路でも、同様な動作による、容量のバラツキをキャンセルする回路が構成できることも容易に類推でき、これらを、本発明から除外するものではない。
ここまで説明した高精度の巡回型Ａ／Ｄ変換器は、その部品点数が少ないため、ＣＭＯＳ撮像素子やＣＣＤ撮像素子のチップ上に組み込むこともできる。すなわち、各光検出素子から引き出された信号線のカラムにアレイ状に組み込んでも多くの面積を消費することがない。
巡回型Ａ／Ｄ変換器において、反転増幅器と、該反転増幅器の出力に接続された比較器と、該比較器の判定結果をアナログ値に変換するＤ／Ａ変換器と、第１のキャパシタと、該第１のキャパシタの容量と等価に設定された第２のキャパシタと、補正用の第３のキャパシタと、これらのキャパシタ群の接続を切換えるために設けられた複数のスイッチと、これらのスイッチ群のオンオフを制御する制御手段とを備えてなる高精度巡回型Ａ／Ｄ変換器が提供される。
高精度巡回型Ａ／Ｄ変換器では、第１のフェーズで、前記制御手段は、第１のキャパシタ及び第２のキャパシタの一端を入力信号に接続し、第１のキャパシタ及び第２のキャパシタの他端を前記反転増幅器の入力に接続し、第３のキャパシタの一端を前記反転増幅器の出力に接続し、第３のキャパシタの他端を前記反転増幅器の入力に接続し、前記比較器は前記反転増幅器の出力を判定する。
第２のフェーズで、前記制御手段は、第１のキャパシタの一端を前記反転増幅器の出力に接続し、第２のキャパシタの一端を前記Ｄ／Ａ変換器の出力に接続し、第３のキャパシタの他端を仮想的な接地電位に接続する。
第３のフェーズで、前記制御手段は、第１のキャパシタの一端を前記Ｄ／Ａ変換器の出力に接続し、第２のキャパシタの一端を前記反転増幅器の出力に接続し、第３のキャパシタの他端を切り離す。
第４のフェーズで、前記制御手段は、第１のキャパシタの一端を前記反転増幅器の出力に接続し、第１のキャパシタの他端を仮想的な接地電位に接続し、第３のキャパシタの他端を前記反転増幅器の入力に接続し、前記比較器は次の判定を行う。
その後、第２のフェーズから第４のフェーズまでを順次繰り返すことにより巡回的にＡ／Ｄ変換を行う。
この高精度巡回型Ａ／Ｄ変換器を、光検出素子が配列された撮像素子のカラムにアレイ状に並べてなるイメージセンサが提供される。
【産業上の利用可能性】
【００１０】
以上に説明した構成により、キャパシタの容量誤差を補正して、高精度の巡回型Ａ／Ｄ変換器とこの高精度巡回型Ａ／Ｄ変換器を用いたイメージセンサとが実用化できる。この構成は部品点数が少なく、ＣＭＯＳ撮像素子やＣＣＤ撮像素子のチップ上に組み込むこともでき、有用なものである。
【図面の簡単な説明】
【００１１】
【図１】容量のミスマッチ誤差をキャンセルする巡回型Ａ／Ｄ変換器
【図２】図１の巡回型Ａ／Ｄ変換器の動作を説明する図
【図３】図１の変換器における動作タイミングを示す図
【図４】１サイクルあたり1.5bのA/D変換を行う巡回型Ａ／Ｄ変換器の入出力特性を示す図
【図５】増幅器としてシングルエンドの差動入力オペアンプを使用した例を示す図
【符号の説明】
【００１２】
１  アンプ
２，３  比較器
４  デコーダ
５  Ｄ／Ａ変換器(ＤＡＣ)
６  差動入力オペアンプ
【図１】
0004482694.tif 000009
【図２】
0004482694.tif 000010
【図３】
0004482694.tif 000011
【図４】
0004482694.tif 000012
【図５】
0004482694.tif 000013