(57)【特許請求の範囲】
【請求項１】
入力端子、接地端子および出力端子と、
前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、
前記電荷移動用キャパシタ回路は、
１個以上の電荷移動用キャパシタと、
前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、制御信号によりオン・オフが制御され、前記電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、
前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、
前記電荷移動用キャパシタの接続状態が前記入力端子と前記接地端子との間でキャパシタ並列度の変化を伴う分岐を必ず含む接続状態となるように、かつ、
各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように、
前記電荷移動用キャパシタ回路の接続状態を変化させるスイッチング素子群を備え、
前記電荷移動用キャパシタ回路の内部接続状態が、充電期間にある場合と放電期間にある場合とで双対な回路を取ることを特徴とする直流電圧変換回路。
【請求項２】
入力端子、接地端子および出力端子と、
前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、
前記電荷移動用キャパシタ回路は、
容量値の異なる２個の電荷移動用キャパシタを含む、２個以上の電荷移動用キャパシタと、
前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、前記電荷移動用キャパシタ回路の接続状態を変化可能とするスイッチング素子群を有し、
前記スイッチング素子群は、
前記電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、
前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、
前記電荷移動用キャパシタの接続状態が前記入力端子と前記接地端子との間でキャパシタ並列度の変化を伴う分岐を必ず含む接続状態、もしくは、充電期間及び放電期間の両期間において、前記入力端子と前記接地端子との間に前記電荷移動用キャパシタが接続されない構成となるように、かつ、
各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記電荷移動用キャパシタ回路が取る各接続状態において、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように
制御信号によりオン・オフが制御され、前記電荷移動用キャパシタ回路の接続状態を変化させ、
前記電荷移動用キャパシタ回路の内部接続状態が、充電期間にある場合と放電期間にある場合とで双対な回路を取ることを特徴とする直流電圧変換回路。
【請求項３】
入力端子、接地端子および出力端子と、
前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、
前記電荷移動用キャパシタ回路は、
１個以上の電荷移動用キャパシタと、
前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、制御信号によりオン・オフが制御され、前記電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、
充電期間においては、すべての前記電荷移動用キャパシタが前記入力端子と前記出力端子との間に位置し、放電期間においては、すべての前記電荷移動用キャパシタが前記接地端子と前記出力端子との間に位置し、充電期間及び放電期間の両期間において、前記入力端子と前記接地端子との間に前記電荷移動用キャパシタが接続されない構成となるように、かつ、
各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように、
前記電荷移動用キャパシタ回路の接続状態を変化させるスイッチング素子群を備え、
前記電荷移動用キャパシタ回路の内部接続状態が、充電期間にある場合と放電期間にある場合とで双対な回路を取ることを特徴とする直流電圧変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に搭載するに適した直流電圧変換回路、より具体的には、直流電圧源から供給される直流電圧を、キャパシタの接続を時間的に変化させることにより、電圧値の異なる直流電圧に変換する直流電圧変換回路に関する。
【０００２】
【従来の技術】
従来、たとえば、外部から供給される電源電圧を降圧してなる内部電源電圧を得るために降圧型の直流電圧変換回路を必要とする半導体集積回路には、たとえば、シリーズレギュレータ回路を搭載することが行われている。シリーズレギュレータ回路は、直流電圧源から供給される直流電圧を、フィードバック制御されるトランジスタで一部ドロップさせることにより、入力電圧よりも電圧値の低い出力電圧を得るとするものである。
【０００３】
シリーズレギュレータ回路は、基本的には、直流電圧源から供給される電荷を負荷に供給するものであるため、入力電力と出力電力の比は、基本的には、入力電圧と出力電圧の比と等しく、負荷に供給されない電力はシリーズレギュレータ回路の内部で消費されて熱となってしまう。
【０００４】
このように、シリーズレギュレータ回路は、電力効率が悪いだけでなく、熱の発生源ともなり、半導体集積回路の動作に悪影響を与えてしまうおそれがあることから、集積度の高い半導体集積回路に搭載するには適していないという問題点を有している。また、シリーズレギュレータ回路では、入力電圧よりも電圧値の高い出力電圧や、入力電圧と極性の異なる出力電圧を得ることができないという問題点もあった。
【０００５】
これに対して、インダクタやトランスを用いたスイッチングレギュレータ回路は、入力電圧をインダクタでドロップさせたり、インダクタに蓄えられたエネルギーを用いてグランドから電荷を引き上げたりして、入力電圧を交流電圧に変換してから変圧、整流して出力電圧を得るものであるから、出力電圧として、入力電圧よりも電圧値の低い出力電圧のみならず、入力電圧よりも電圧値の高い出力電圧や、入力電圧と極性の異なる出力電圧を得ることができる。
【０００６】
また、スイッチングレギュレータ回路によれば、直流電圧源から供給される電荷以外に、グランドから引き上げた電荷を負荷に供給することができるので、理想的な場合には、入力電力と出力電力を等しくすることができ、電力効率１００％の電圧変換を行うことができる。しかし、半導体集積回路内にスイッチングレギュレータ回路に適したインダクタやトランスを作ることは困難であるため、半導体集積回路内に電力効率の良いスイッチングレギュレータ回路を搭載することは困難であるという問題点があった。
【０００７】
このような問題点を解決する方法として、直流電圧源から供給される直流電圧を、キャパシタの接続を時間的に変化させることにより、電圧値の異なる直流電圧に変換する方法が各種提案されている。この方法で電圧変換が可能であることは、たとえば、並列に接続して充電した複数個のキャパシタを直列接続に変更したり、その逆を行う場合には、充電時と異なる電圧値の直流電圧を得ることができることからも容易に想像できる。
【０００８】
この方法によっても、スイッチングレギュレータ回路と同様に、入力電圧よりも電圧値の低い出力電圧のみならず、入力電圧よりも電圧値の高い出力電圧や、入力電圧と極性の異なる出力電圧を得ることができ、また、直流電圧源から供給される電荷以外に、グランドから引き上げた電荷を負荷に供給することができるので、理想的な場合には、入力電力と出力電力とを等しくすることができ、電力効率１００％の電圧変換を行うことができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、この方法で入力電圧と出力電圧の比を自由に取ることは容易ではない。これまでの知られている構成法は、その大部分が入力電圧と出力電圧の比が整数あるいは整数分の１であり、出力電圧として、入力電圧の整数倍あるいは整数分の１の電圧しか得ることができず、得られる出力電圧に非常に大きな制約があった。
【００１０】
また、電圧変換比が整数または整数分の１に限られない有理数の電圧変換比が得られる構成法も知られているが、これらの構成法は、キャパシタの利用効率が悪いために電力効率が良くないという問題点を有している。また、これらの構成法では、各キャパシタの容量値の比率が変化した場合に関して解析がなされていないため、使用するキャパシタは、等しい容量値のキャパシタに限定されている場合がほとんどであり、構成の自由度が小さいという問題点があった。
【００１１】
なお、本明細書では、キャパシタ利用効率とは、電圧変換回路に実際に用いたキャパシタの容量値の合計値をＣｔ、電圧変換回路の電荷移動能力を表す等価的な容量値をＣdropとすると、Ｃdrop／Ｃｔを意味している。ここで、一般に、電圧変換回路においては、負荷電流を流した時の出力電圧の値は無負荷時における出力電圧の値よりも低下し、低下の値は負荷電流に比例する。その係数（出力抵抗Ｒ）は、Ｃdropの値が小さい程、繰り返し周期（Ｔ）が長い程、大きくなり、Ｒ＝Ｔ／Ｃdropと表すことができる。したがって、Ｃdropの値が大きい程、同じ負荷電流、繰り返し周期に対する出力電圧のドロップが小さく、性能が良いことになり、実際に用いたキャパシタの容量値の合計値Ｃｔに対してＣdropが大きい程、電圧変換回路の構成法が優れていることになる。
【００１２】
また、後で説明するように、適切に構成された電圧変換回路では、入出力間の電流変換比の理論値は負荷電流の値に依らず、無負荷時の電圧変換比の逆数に等しくなる。したがって、負荷電流による出力電圧のドロップが電力ロスに直接結びつくことになり、無負荷電圧変換比、負荷電流、容量の合計値、繰り返し周期が同じならば、キャパシタ利用効率が大きい程、出力電圧のドロップが小さく、電力ロスが小さくなる。
【００１３】
ここで、キャパシタの接続状態を時間的に変化させることによる従来の直流電圧変換回路におけるキャパシタの利用効率低下の原因を列挙すると、次のようになる。
（１）降圧型で、充電時にキャパシタを入力端子と接地端子の間に接続している直流電圧変換回路の場合、出力電流をキャパシタの充電に利用することができない。
（２）昇圧型で、放電時にキャパシタを出力端子と接地端子の間に接続している直流電圧変換回路の場合、出力電圧に入力電圧分のかさ上げができず、昇圧のために余分なキャパシタが必要となる。
（３）昇圧型、反転型で、複数個のキャパシタを用意して充電と放電を同時に行う構成となっていない直流電圧変換回路の場合、キャパシタの充電時に、出力電圧を一定に保つために平滑用の大きなキャパシタが必要となる。
（４）キャパシタの充放電を入力端子から流れる電流や出力端子へ流れ出す電流で行わず、キャパシタ間の電荷移動で行う直流電圧変換回路の場合、電荷の移動に多段階が必要となる。
（５）複数個のキャパシタの容量比が適切に選ばれていない直流電圧変換回路の場合、ボトルネックとなるキャパシタのために、他のキャパシタの容量が有効に使われない場合がある。
【００１４】
また、電力ロスが生じる別の原因として、出力電圧を調節するためにキャパシタをその無負荷時における充電電圧と異なる電圧で充放電する過程を含む場合が挙げられる。この場合には、電位差と電荷量の積で決まる電力がスイッチング素子や配線の抵抗で消費されてしまう。
【００１５】
ここに、たとえば、特開平９−４７０１８号公報には、３個のキャパシタを直列に接続して入力電圧で充電した後、これら３個のキャパシタを並列に接続することにより、入力電圧の３分の１の出力電圧を得るようにした直流電圧変換回路が開示されている（同公報の図１参照）。
【００１６】
しかし、この直流電圧変換回路は、充電を入力端子と接地端子との間に直列接続した３個のキャパシタに対して同時に行い、３個のキャパシタに対する充電動作と負荷に対する電荷供給動作を時間的に分離しているため、キャパシタの利用効率が低く、電力効率が低いという問題点を有している。ちなみに、この直流電圧変換回路のキャパシタ利用効率は、本発明の実施形態の場合（電圧変換比を同じく１／３とするもの）の４／９である。
【００１７】
また、特開平９−１６３７１９号公報には、２個のキャパシタを直列に接続して入力電圧で充電した後、これら２個のキャパシタを１個ずつ放電させることにより、入力電圧の１／２の出力電圧を得るようにした直流電圧変換回路が開示されている（同公報の図１〜図４参照）。
【００１８】
しかし、この直流電圧変換回路は、充電を入力端子と接地端子との間に直列接続した２個のキャパシタに対して同時に行い、２個のキャパシタに対する充電動作と負荷に対する電荷供給動作を時間的に分離しているため、キャパシタの利用効率が低く、電力効率が低いという問題点を有している。ちなみに、この直流電圧変換回路のキャパシタ利用効率は、本発明の実施形態の場合（電圧変換比を同じく１／２とするもの）の１／４以下である。
【００１９】
また、この特開平９−１６３７１９号公報には、６個のキャパシタを３個ずつ直列に接続した２個のキャパシタ回路とし、これら２個のキャパシタ回路を並列接続して入力電圧で充電した後、これら６個のキャパシタを２個ずつ直列に接続した３個のキャパシタ回路とし、これら３個のキャパシタ回路を並列接続することにより、入力電圧の２／３の出力電圧を得るようにした直流電圧変換回路も開示されている（同公報の図１４〜図１７参照）。
【００２０】
しかし、この直流電圧変換回路は、充電を入力端子と接地端子との間に３個ずつ直列に接続した６個のキャパシタに対して同時に行い、６個のキャパシタに対する充電動作と負荷への電荷供給動作を時間的に分離しているため、キャパシタの利用効率が低く、電力効率が低いという問題点を有している。ちなみに、この直流電圧変換回路のキャパシタ利用効率は、本発明の実施形態の場合（電圧変換比を同じく２／３とするもの）の２／９あるいは１／９である。
【００２１】
また、特開平１０−１１７４７４号公報には、直列に接続されたｎ個の分圧用キャパシタと１個の電圧平均化用キャパシタを用いることで入力電圧に対して電圧変換比を有理数とする出力電圧を得るようにした直流電圧変換回路が開示されている（同公報の図１参照）。
【００２２】
しかし、この直流電圧変換回路は、負荷への電荷の転送を電圧平均化用キャパシタのみで行っているため、キャパシタの利用効率が低く、電力効率が低いという問題点を有している。たとえば、この直流電圧変換回路における電圧変換比を２／３とする場合には、キャパシタの容量比や制御信号のデューティ比を最適に選んでも、本発明の実施形態の場合の１／３のキャパシタ利用効率である。
【００２３】
また、特公平６−２４４３０号公報には、第１、第２のキャパシタを用い、入力電圧の１／２以外の出力電圧を得るようにした直流電圧変換回路が開示されている。しかし、この直流電圧変換回路においては、キャパシタを本来の充電電圧とは異なる電圧で充電する動作が含まれているので、電力のロスが発生し、電力効率が低下するという問題点がある。
【００２４】
また、特開平６−２３７５７５号公報には、容量値の等しい第１、第２のキャパシタを用い、第１のキャパシタに対する充電動作と、第２のキャパシタからの負荷に対する電荷供給動作を同時に行う第１の接続状態と、第２のキャパシタに対する充電動作と、第１のキャパシタからの負荷に対する電荷供給動作を同時に行う第２の接続状態を交互に繰り返すことにより、入力電圧の１／２の出力電圧を得るようにした直流電圧変換回路が開示されている（同公報の図１参照）。
【００２５】
この直流電圧変換回路は、上記した問題点を持たず、キャパシタの利用効率が高く、電力効率が高いが、使用する２個のキャパシタは、容量値の等しいキャパシタに限定されており、また、この文献には、１／２以外の電圧変換比を得る方法に関しては何も述べられていない。
【００２６】
結局、これらの文献に開示されている直流電圧変換回路は、「直列に接続したキャパシタの容量比で入力電圧を分圧する」という概念に固執するあまり、使用する複数個のキャパシタを容量値が等しいものに限定したり、充電動作と負荷への電荷供給動作とを時間的に分離していると言うことができる。
【００２７】
また、キャパシタの充電を入力端子と接地端子の間で行う場合は、キャパシタの接続の切り換え時に、入力端子と接地端子との間に大きなスパイク状の電流が流れるため、入力端子や接地端子にノイズが重畳されてしまう場合がある。このスパイク状の電流は、集積回路内の他の回路の動作に影響を与えるため、低減することが望まれる。
【００２８】
本発明は、かかる点に鑑み、有理数の電圧変換比を得ることができ、しかも、電力効率が高く、かつ、キャパシタの接続の切り換え時に入力端子と接地端子との間に流れるスパイク状の電流を低減し、入力端子や接地端子にノイズが重畳されないようにし、集積回路の性能向上を図ることができるようにした直流電圧変換回路を提供することを目的とする。
【００２９】
【課題を解決するための手段】
本発明の直流電圧変換回路は、入力端子、接地端子および出力端子と、これら入力端子、接地端子および出力端子が接続された電荷移動用キャパシタ回路を有し、この電荷移動用キャパシタ回路は、１個以上の電荷移動用キャパシタと、電荷移動用キャパシタと共に電荷移動用キャパシタ回路を構成し、制御信号によりオン・オフが制御され、各電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、入力端子と接地端子との間を直列にたどった場合の整数値の和と、出力端子と接地端子との間を直列にたどった場合の整数値の和と、入力端子と出力端子との間を直列にたどった場合の整数値の和がそれぞれ一定となるように、電荷移動用キャパシタ回路の接続状態を変化させるスイッチング素子群を備えているというものである。
【００３０】
本発明の直流電圧変換回路は、入力端子と接地端子との間を直列にたどった場合の整数値の和をｎ、出力端子と接地端子との間を直列にたどった場合の整数値の和をｍとすると、０＜ｍ／ｎ＜１となるように構成する場合には降圧型の直流電圧変換回路となり、１＜ｍ／ｎとなるように構成する場合には昇圧型の直流電圧変換回路となり、ｍ／ｎ＜０となるように構成する場合には反転型の直流電圧変換回路となる。そして、降圧型の場合には、入力端子と出力端子との間に接続されている電荷移動用キャパシタが充電状態、出力端子と接地端子との間に接続されている電荷移動用キャパシタが放電状態となり、昇圧型の場合には、入力端子と接地端子との間に接続されている電荷移動用キャパシタが充電状態、出力端子と入力端子との間に接続されている電荷移動用キャパシタが放電状態となり、反転型の場合には、入力端子と接地端子との間に接続されている電荷移動用キャパシタが充電状態、出力端子と接地端子との間に接続されている電荷移動用キャパシタが放電状態となる。
【００３１】
本発明においては、電荷移動用キャパシタは、２個または３個以上の電荷移動用キャパシタ群にグループ化される。電荷移動用キャパシタが２個の電荷移動用キャパシタ群にグループ化される場合には、たとえば、各電荷移動用キャパシタ群により構成される各電荷移動用キャパシタ回路は、ｎ、ｍ、ｎ−ｍがそれぞれ一定となるように接続状態を変化させて位置を交換することで、充電状態と放電状態の両方の状態を取ることになる。また、電荷移動用キャパシタが３個の電荷移動用キャパシタ群にグループ化される場合には、たとえば、各電荷移動用キャパシタ群により構成される各電荷移動用キャパシタ回路は、ｎ、ｍ、ｎ−ｍがそれぞれ一定となるように接続状態を変化させて位置をローテーションしたりすることで、充電状態と放電状態の両方の状態を取ることになる。なお、各電荷移動用キャパシタ群が構成する各電荷移動用キャパシタ回路の構成の決定は、電圧変換比から決まる２つの整数値をもとに決定されるが、これには、後述するユークリッドの互除法を用いる方法が有効である。
【００３２】
ここに、電荷移動用キャパシタの切り換えによる電圧変換では、寄生素子が無視できる場合の本質的エネルギーロスは、ある電荷移動用キャパシタ（または電荷移動用キャパシタ群により構成される電荷移動用キャパシタ回路）が異なる電圧を持つ電荷移動用キャパシタ（または電荷移動用キャパシタ群により構成される電荷移動用キャパシタ回路）または直流電圧源と並列に接続される場合に生じる。したがって、効率の高い直流電圧変換回路を得るには、このような電圧の衝突ができるだけ起こらないようにする必要がある。そこで、本発明においては、各電荷移動用キャパシタに整数値を割り当てて、その整数値を電位差と見なしたときに、互いに矛盾が無いように電荷移動用キャパシタ回路内を接続することにより、このような電圧の衝突を負荷電流による電圧変動分によるものだけとしている。そして、このように構成する場合には、入出力電圧変換比を電荷移動用キャパシタの接続状態の切り換えの仕方だけで決まり、電荷移動用キャパシタの容量値に依らない有理数とすることが可能となる。
【００３３】
また、本発明では、充電電流が入力端子から直接、電荷移動用キャパシタへ流れ、放電電流が電荷移動用キャパシタから直接負荷へ流れる構成としているが、このように構成することも、電荷移動用キャパシタ間での電荷のやり取りに伴うエネルギーロスを避ける効果がある。また、降圧型の場合には、充電電流を負荷に流すことができる構成とし、昇圧型の場合には、入力電圧分のかさ上げを行うことができる構成としているが、このように構成することで、無駄な電荷移動用キャパシタを省くことができる。そして、また、このように構成することで、充電時または放電時の直流電圧源からのエネルギー供給の一部を直流電圧源から負荷に流れる電流でゆっくりと行うことができるが、このようにすることは、電荷移動用キャパシタの利用効率を高めるだけでなく、電荷移動用キャパシタの接続の切り換え時に入力側に流れるスパイク状の電流を低減する効果も持つ。特に、降圧型の場合には、この効果は大きい。
【００３４】
これらのことは、「直列に接続されたキャパシタにより電圧を分圧する」という考え方からは容易に導き出すことはできない。本発明では、「直列で充電したキャパシタを並列にすることで、キャパシタの容量値に無関係に整数倍の電荷が取り出せる」こと、「電圧の衝突を負荷電流による電圧変動分によるものだけとすることができれば、無負荷時の電圧変換比は電荷の伝達比に反比例する」ことが本質であることを見い出し、「降圧型の場合には、負荷に流す電流で電荷移動用キャパシタを充電できる」ことも利用することにより、無駄の無い回路構成を得ている。
【００３５】
なお、２つ以上の出力が必要な場合、直流電圧変換回路を別々に構成するのではなく、単一出力型の直流電圧変換回路の中間の接続点から別の出力を取り出し、出力端子間にも電荷移動用キャパシタを接続することで、効率的な直流電圧変換回路が得られる場合がある。これは、特に、昇圧出力と降圧出力の両方が必要である場合に有効で、昇圧用の回路の充電部分から降圧出力を取り出す構成としたり、降圧出力の負荷電流で電荷移動用キャパシタの充電を行い、これを昇圧出力の負荷に放電する構成とすることが有効である。昇圧用の回路の充電部分から降圧出力を取り出す構成とする場合には、昇圧出力に影響を与えずに、追加回路無しで降圧出力が得られる。また、降圧出力の負荷電流でキャパシタの充電を行い、これを昇圧出力の負荷に放電する構成とする場合には、効率を高めることができる。
【００３６】
また、必要に応じて、出力端子に平滑用キャパシタを接続しても良い。平滑用キャパシタは、出力電圧の変動を抑えるものであるが、電荷移動用キャパシタの接続を切り換える直前の出力電圧には何らの影響も与えない。この平滑用キャパシタは、電荷移動用キャパシタの接続を切り換えた直後の出力電圧を下げることで平滑化を行うことになる。したがって、平滑用キャパシタの容量値が大きいほうが、直流電圧変換回路内のエネルギーロスは大きくなる。ただし、平滑用キャパシタには別の働きもある。第１は、電荷移動用キャパシタの接続を切り換えるための制御信号のデューティ比が適正値からずれたときの出力電圧の変動を抑制する働きである。第２は、スイッチング素子の遷移の間、すなわち、出力端子が電荷移動用キャパシタ回路から切り離された期間、出力電圧を一定に保持する働きである。したがって、平滑用キャパシタの容量値は、この２つの電圧変動を考慮した上で、出来るだけ小さく取るのが良い。
【００３７】
また、電荷移動用キャパシタの接続の切り換えに際して、スイッチング素子の導通状態の遷移に有限の時間がかかるため、本来同時にオン状態とならないはずの複数個のスイッチング素子が同時にオンとなり、電荷移動用キャパシタに蓄えられた電荷の一部が逃げてしまう可能性がある。これを防ぐためには、このような問題を起こす可能性のあるスイッチング素子が全てオフとなるような休止期間を設けることが有効である。
【００３８】
また、必要に応じて、電荷移動用キャパシタ回路の出力端と出力端子との間にインダクタを挿入しても良い。このインダクタは、出力電圧の更なる平滑化と高効率化を図るものである。すなわち、出力側にインダクタを接続する場合には、出力側にインダクタを接続しない場合の出力電圧の時間平均値の出力電圧を得ることができる。この結果、出力電圧の最低値を高めることが可能となるとともに、平滑化のためのエネルギーロスを避けることができる。なお、出力電圧のリプルは電荷移動用キャパシタにより、かなり低減されているので、インダクタの値はそれ程大きくなくても良い。また、出力の配線のインダクタにこの働きの全部または一部を行わせることもできる。
【００３９】
また、出力電圧に残るリプルや出力電圧の安定性が問題になる場合には、出力端子の後段にシリーズレギュレータ等の安定化手段を付加することにより、出力電圧の定電圧性を高めることができる。このようにする場合には、効率は低下するが、シリーズレギュレータだけでは実現することができない昇圧型、反転型が実現できるし、降圧型の場合でも、シリーズレギュレータのみで降圧するのに比べて高い効率を得ることができる。
【００４０】
また、本発明は、適切に選ばれた固定周期、固定デューティ比の制御信号で動作させることができるが、必要に応じて、負荷の重さ等によって電荷移動用キャパシタの接続状態の変化のさせ方を変更させる手段を設けることも有効である。たとえば、出力電圧をモニタし、これが下限値より下がったら電荷移動用キャパシタの接続を切り換える方式を取る場合には、制御信号のデューティ比を自動的に適正に調節することができるので、電圧変動を抑えることができる。このため、平滑用キャパシタの容量値の制約条件が減り、より小さな容量値を選ぶことが可能となる場合がある。また、負荷電流に応じてスイッチングの頻度が変わるため、軽負荷時の無駄なスイッチングによる効率低下を防ぐことができる。
【００４１】
ここで、入力端子と接地端子を入れ換えて考えると、電圧変換比Ａの回路は、電圧変換比（１−Ａ）の回路と３端子間の電位差が同じになっていることが判る。本発明は、キャパシタを入力端子、接地端子、出力端子間で切り換える動作をしており、その動作は、３つの端子間の電圧差のみに依存し、基準電圧の取り方に依らない（便宜上、接地端子という名称を用い、これを電位の基準としているに過ぎない。）。また、電圧変換比Ａの回路と電圧変換比（１−Ａ）の回路では、同じ出力電力に対する入力電力が異なるが、これは負荷電流のリターンがどこに戻ってくるかの違いに基づくもので、回路動作には本質的に影響を与えない。負荷に並列に接続する平滑用キャパシタの接続点の違いについても同様である。したがって、本発明に関する限りは、昇圧型と反転型は同じ動作をし、降圧型もＡ＝１／２に対して対称な特性を持つことが判る。なお、電荷移動用キャパシタの接続関係だけに注目すると、入力端子、接地端子、出力端子を入れ換えることで、降圧型、昇圧型、反転型を相互に変換することができる。但し、特性はそれぞれ異なるものとなる。
【００４２】
【発明の実施の形態】
以下、図１〜図１６１を参照して、本発明の第１実施形態〜第７実施形態について具体例を示して説明する。なお、〔数〕及び〔図〕で使用している添字は、文章中では全角文字で表示している。
【００４３】
第１実施形態・・図１〜図５９
（構成、動作）
図１は本発明の第１実施形態１を直流電圧源２と共に示す回路図であり、本発明の第１実施形態１は、２相のクロック信号φ１、φ２により制御される直流電圧変換回路であり、具体的には、降圧型または昇圧型または反転型の直流電圧変換回路として構成されるものである。
【００４４】
図１中、本発明の第１実施形態１において、３は直流電圧源２から出力される直流電圧Ｖｉｎを入力するための入力端子、４は電位の基準となる接地端子、５はクロック信号φ１、φ２により制御され、２個の接続状態を交互に繰り返して取ることができるように構成される電荷移動用のキャパシタ回路、６は必要に応じて設けられる平滑用キャパシタ、７は入力電圧Ｖｉｎを電圧変換した出力電圧Ｖｏｕｔを負荷（図示せず）に供給するための出力端子である。
【００４５】
キャパシタ回路５は、必ずしも容量値が同一であることを必要としないキャパシタをグループ化した２個のキャパシタ群８−１、８−２と、クロック信号φ１、φ２により制御され、キャパシタ群８−１、８−２のキャパシタの接続状態を変化させるためのスイッチング素子群９を備えて構成されるものであり、本発明の第１実施形態１は、キャパシタ回路５の構成、制御の仕方により、入出力電圧変換比（Ｖｏｕｔ／Ｖｉｎ）の異なる降圧型または昇圧型または反転型とされるものである。
【００４６】
本発明の第１実施形態１が降圧型とされる場合には、キャパシタ回路５は、クロック信号φ１、φ２により制御され、図２に示すように、２個の接続状態５Ｄ１、５Ｄ２を交互に繰り返して取ることができるように構成され、この結果、本発明の第１実施形態１は、２個の接続状態１Ｄ１、１Ｄ２を交互に繰り返して取ることにより、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力することになる。
【００４７】
ただし、Ｃ１ａ、Ｃ１ｂはキャパシタ群８−１のキャパシタにより構成される双対関係にあるキャパシタ回路、Ｃ２ｃ、Ｃ２ｄはキャパシタ群８−２のキャパシタにより構成される双対関係にあるキャパシタ回路である（以下、同様）。この場合、接続状態１Ｄ１においては、入力端子３と出力端子７との間に接続されているキャパシタ回路Ｃ２ｄが充電状態、出力端子７と接地端子４との間に接続されているキャパシタ回路Ｃ１ａが放電状態となり、接続状態１Ｄ２においては、入力端子３と出力端子７との間に接続されているキャパシタ回路Ｃ１ｂが充電状態、出力端子７と接地端子４との間に接続されているキャパシタ回路Ｃ２ｃが放電状態となる。
【００４８】
すなわち、本発明の第１実施形態１が降圧型とされる場合には、接続状態１Ｄ１においては、キャパシタ群８−１は、キャパシタ回路Ｃ１ａとされ、出力端子７と接地端子４との間に接続されて放電状態とされると共に、キャパシタ群８−２は、キャパシタ回路Ｃ２ｄとされ、入力端子３と出力端子７との間に接続されて充電状態とされる。そして、接続状態１Ｄ２においては、キャパシタ群８−１は、キャパシタ回路Ｃ１ａと双対関係にあるキャパシタ回路Ｃ１ｂとされ、入力端子３と出力端子７との間に接続されて充電状態とされると共に、キャパシタ群８−２は、キャパシタ回路Ｃ２ｄと双対関係にあるキャパシタ回路Ｃ２ｃとされ、出力端子７と接地端子４との間に接続されて放電状態とされる。
【００４９】
ここに、キャパシタ回路Ｃ１ａ、Ｃ１ｂ、Ｃ２ｃ、Ｃ２ｄは、無負荷時における入出力電圧変換比が接続状態１Ｄ１、１Ｄ２において同一となるように構成され、このように構成される限りにおいては、キャパシタ回路Ｃ１ａとキャパシタ回路Ｃ２ｃおよびキャパシタ回路Ｃ１ｂとキャパシタ回路Ｃ２ｄは、それぞれ、同一回路である必要はなく、その具体的構成法については後述する。
【００５０】
また、本発明の第１実施形態１が昇圧型とされる場合には、キャパシタ回路５は、クロック信号φ１、φ２により制御され、図３に示すように、２個の接続状態５Ｕ１、５Ｕ２を交互に繰り返して取ることができるように構成され、この結果、本発明の第１実施形態１は、２個の接続状態１Ｕ１、１Ｕ２を交互に繰り返して取ることにより、入力電圧Ｖｉｎを昇圧した出力電圧Ｖｏｕｔを出力することになる。
【００５１】
この場合、接続状態１Ｕ１においては、入力端子３と接地端子４との間に接続されているキャパシタ回路Ｃ１ａが充電状態、出力端子７と入力端子３との間に接続されているキャパシタ回路Ｃ２ｄが放電状態となり、接続状態１Ｕ２においては、入力端子３と接地端子４との間に接続されているキャパシタ回路Ｃ２ｃが充電状態、出力端子７と入力端子３との間に接続されているキャパシタ回路Ｃ１ｂが放電状態となる。
【００５２】
すなわち、本発明の第１実施形態１が昇圧型とされる場合には、接続状態１Ｕ１においては、キャパシタ群８−１は、キャパシタ回路Ｃ１ａとされ、入力端子３と接地端子４との間に接続されて充電状態とされると共に、キャパシタ群８−２は、キャパシタ回路Ｃ２ｄとされ、入力端子３と出力端子７との間に接続されて放電状態とされる。そして、接続状態１Ｕ２においては、キャパシタ群８−１は、キャパシタ回路Ｃ１ａと双対関係にあるキャパシタ回路Ｃ１ｂとされ、入力端子３と出力端子７との間に接続されて放電状態とされると共に、キャパシタ群８−２は、キャパシタ回路Ｃ２ｄと双対関係にあるキャパシタ回路Ｃ２ｃとされ、入力端子３と接地端子４との間に接続されて充電状態とされる。
【００５３】
ここに、キャパシタ回路Ｃ１ａ、Ｃ１ｂ、Ｃ２ｃ、Ｃ２ｄは、無負荷時における入出力電圧変換比が接続状態１Ｕ１、１Ｕ２において同一となるように構成され、このように構成される限りにおいては、キャパシタ回路Ｃ１ａとキャパシタ回路Ｃ２ｃおよびキャパシタ回路Ｃ１ｂとキャパシタ回路Ｃ２ｄは、それぞれ、同一の回路である必要はなく、その具体的構成法については後述する。
【００５４】
また、本発明の第１実施形態１が反転型とされる場合には、キャパシタ回路５は、クロック信号φ１、φ２により制御され、図４に示すように、２個の接続状態５Ｒ１、５Ｒ２を交互に繰り返して取ることができるように構成され、この結果、本発明の第１実施形態１は、２個の接続状態１Ｒ１、１Ｒ２を交互に繰り返して取ることにより、入力電圧Ｖｉｎを反転降圧または反転昇圧した出力電圧Ｖｏｕｔを出力することになる。
【００５５】
この場合、接続状態１Ｒ１においては、入力端子３と接地端子４との間に接続されているキャパシタ回路Ｃ１ａが充電状態、出力端子７と接地端子４との間に接続されているキャパシタ回路Ｃ２ｄが放電状態となり、接続状態１Ｒ２においては、入力端子３と接地端子４との間に接続されているキャパシタ回路Ｃ２ｃが充電状態、出力端子７と接地端子４との間に接続されているキャパシタ回路Ｃ１ｂが放電状態となる。
【００５６】
すなわち、本発明の第１実施形態１が反転型とされる場合には、接続状態１Ｒ１においては、キャパシタ群８−１は、キャパシタ回路Ｃ１ａとされ、入力端子３と接地端子４との間に接続されて充電状態とされると共に、キャパシタ群８−２は、キャパシタ回路Ｃ２ｄとされ、出力端子７と接地端子４との間に接続されて放電状態とされる。そして、接続状態１Ｒ２においては、キャパシタ群８−１は、キャパシタ回路Ｃ１ａと双対関係にあるキャパシタ回路Ｃ１ｂとされ、出力端子７と接地端子４との間に接続されて放電状態とされると共に、キャパシタ群８−２は、キャパシタ回路Ｃ２ｄと双対関係にあるキャパシタ回路Ｃ２ｃとされ、入力端子３と接地端子４との間に接続されて充電状態とされる。
【００５７】
ここに、キャパシタ回路Ｃ１ａ、Ｃ１ｂ、Ｃ２ｃ、Ｃ２ｄは、無負荷時における入出力電圧変換比が接続状態１Ｒ１、１Ｒ２において同一となるように構成され、このように構成される限りにおいては、キャパシタ回路Ｃ１ａとキャパシタ回路Ｃ２ｃおよびキャパシタ回路Ｃ１ｂとキャパシタ回路Ｃ２ｄは、それぞれ、同一の回路である必要はなく、その具体的構成法については後述する。
【００５８】
（電力効率）
図５は本発明の第１実施形態１が接続状態を変化させる時に休止期間が無い理想的な場合の定常状態における出力電圧Ｖｏｕｔの時間的変化を示す図であり、Ｔ１は本発明の第１実施形態１が第１の接続状態１Ｄ１、１Ｕ１、１Ｒ１を取る期間、Ｔ２は本発明の第１実施形態１が第２の接続状態１Ｄ２、１Ｕ２、１Ｒ２を取る期間、Ｖｓ１は期間Ｔ１の開始時における出力電圧、Ｖｅ１は期間Ｔ１の終了時における出力電圧、Ｖｓ２は期間Ｔ２の開始時における出力電圧、Ｖｅ２は期間Ｔ２の終了時における出力電圧である。
【００５９】
ここで、キャパシタ回路Ｃ１ａのキャパシタの合成容量値をＣ１ａ、キャパシタ回路Ｃ１ｂのキャパシタの合成容量値をＣ１ｂ、キャパシタ回路Ｃ２ｃのキャパシタの合成容量値をＣ２ｃ、キャパシタ回路Ｃ２ｄのキャパシタの合成容量値をＣ２ｄとすると、期間Ｔ１の終了時および期間Ｔ２の終了時の出力端子７における節点方程式は、降圧型の場合は、
【００６０】
【数１】
0004441964.tif 000002
【００６１】
となり、昇圧型の場合は、
【００６２】
【数２】
0004441964.tif 000003
【００６３】
となり、反転型の場合は、
【００６４】
【数３】
0004441964.tif 000004
【００６５】
となる。ただし、Ｑ１は期間Ｔ１の間に負荷に供給される電荷量、Ｑ２は期間Ｔ２の間に負荷に供給される電荷量、Ｑ１ａはキャパシタ群８−１によるキャパシタ回路がＣ１ｂからＣ１ａに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量、Ｑ１ｂはキャパシタ群８−１によるキャパシタ回路がＣ１ａからＣ１ｂに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量、Ｑ２ｃはキャパシタ群８−２によるキャパシタ回路がＣ２ｄからＣ２ｃに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量、Ｑ２ｄはキャパシタ群８−２によるキャパシタ回路がＣ２ｃからＣ２ｄに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量である。電荷量Ｑ１ａ、Ｑ１ｂ、Ｑ２ｃ、Ｑ２ｄは、数４に示すように表すことができる。
【００６６】
【数４】
0004441964.tif 000005
【００６７】
ここで、Ｖ１ａはキャパシタ回路Ｃ１ａの両端電圧、Ｖ１ｂはキャパシタ回路Ｃ１ｂの両端電圧、Ｖ２ｃはキャパシタ回路Ｃ２ｃの両端電圧、Ｖ２ｄはキャパシタ回路Ｃ２ｄの両端電圧である。
【００６８】
また、αａｂはキャパシタ群８−１によるキャパシタ回路をＣ１ｂからＣ１ａに変化させた時のキャパシタ回路Ｃ１ｂ、Ｃ１ａの両端電圧の変換比であり、後述するように、キャパシタ回路Ｃ１ａ、Ｃ１ｂの回路構成を決定する場合において、αａｂ＝ｎａ（整数値）／ｎｂ（整数値）とする場合、キャパシタ回路Ｃ１ａにはｎａが割り当てられ、キャパシタ回路Ｃ１ｂにはｎｂが割り当てられることになる。また、αｂａはキャパシタ群８−１によるキャパシタ回路をＣ１ａからＣ１ｂに変化させた時のキャパシタ回路Ｃ１ａ、Ｃ１ｂの両端電圧の変換比であり、αｂａ＝１／αａｂ＝ｎｂ／ｎａである。
【００６９】
また、αｃｄはキャパシタ群８−２によるキャパシタ回路をＣ２ｄからＣ２ｃに変化させた時のキャパシタ回路Ｃ２ｄ、Ｃ２ｃの両端電圧の変換比であり、後述するように、キャパシタ回路Ｃ２ｃ、Ｃ２ｄの回路構成を決定する場合において、αｃｄ＝ｎｃ（整数値）／ｎｄ（整数値）とする場合、キャパシタ回路Ｃ２ｃにはｎｃが割り当てられ、キャパシタ回路Ｃ２ｄにはｎｄが割り当てられることになる。また、αｄｃはキャパシタ群８−２によるキャパシタ回路をＣ２ｃからＣ２ｄに変化させた時のキャパシタ回路Ｃ２ｃ、Ｃ２ｄの両端電圧の変換比であり、αｄｃ＝１／αｃｄ＝ｎｄ／ｎｃである。なお、本発明の第１実施形態１においては、ｎａ＝ｎｃ、ｎｂ＝ｎｄとされ、αａｂ＝１／αｂａ＝αｃｄ＝１／αｄｃ＝αとされる。
【００７０】
また、Ｃ１ｘはキャパシタ群８−１のキャパシタの接続状態をキャパシタ回路Ｃ１ａ、Ｃ１ｂ間で切り換えた時の電荷転送能力を表す実効容量、Ｃ２ｘはキャパシタ群８−２のキャパシタの接続状態をキャパシタ回路Ｃ２ｃ、Ｃ２ｄ間で切り換えた時の電荷転送能力を表す実効容量であり、これら実効容量Ｃ１ｘ、Ｃ２ｘの大きさについては後述する。
【００７１】
ここで、数４は、降圧型の場合には、
【００７２】
【数５】
0004441964.tif 000006
【００７３】
と書き換えることができ、昇圧型の場合には、
【００７４】
【数６】
0004441964.tif 000007
【００７５】
と書き換えることができ、反転型の場合には、
【００７６】
【数７】
0004441964.tif 000008
【００７７】
と書き換えることができる。
【００７８】
また、出力端子７から負荷に供給される負荷電流をＩとすると、Ｑ１＝ＩＴ１、Ｑ２＝ＩＴ２となるから、これらを数１、数２、数３に代入し、節点方程式を解くと、降圧型の場合には、
【００７９】
【数８】
0004441964.tif 000009
【００８０】
となり、昇圧型の場合には、
【００８１】
【数９】
0004441964.tif 000010
【００８２】
となり、反転型の場合には、
【００８３】
【数１０】
0004441964.tif 000011
【００８４】
となる。これら数８、数９、数１０の右辺の第１項は、無負荷時の出力電圧を示しており、入力電圧Ｖｉｎが一定ならば、無負荷時の出力電圧は、αのみに依存することを示している。ここで、期間Ｔ１、Ｔ２を通じて直流電圧源１から供給される電荷Ｑｉｎを求めると、降圧型の場合には、
【００８５】
【数１１】
0004441964.tif 000012
【００８６】
となり、昇圧型の場合には、
【００８７】
【数１２】
0004441964.tif 000013
【００８８】
となり、反転型の場合には、
【００８９】
【数１３】
0004441964.tif 000014
【００９０】
となり、期間Ｔ１、Ｔ２を通じて直流電圧源２から供給される電荷Ｑｉｎと負荷に供給される電荷（Ｑ１＋Ｑ２）＝（Ｔ１＋Ｔ２）Ｉの比は、負荷電流Ｉの大きさに関わらず、常にαのみで決まる一定の値となり、入力電圧Ｖｉｎと無負荷時の出力電圧の比の逆数となることが判る。したがって、負荷が軽い場合の理論効率は、ほぼ１００％であることが判る。
【００９１】
なお、αはキャパシタ回路Ｃ１ａ、Ｃ１ｂに割り当てられる整数値ｎａ、ｎｂで決定される有理数であり、後述するように個々のキャパシタの容量値に依らないことを考慮すると、本発明の第１実施形態１によれば、キャパシタの容量値が設計値からずれても、出力電圧や電流伝達比は、ほとんど変わらないということが判る。この結果は、「キャパシタを直列接続して両端に電圧を加えると、その容量値の逆数に比例して電圧が配分される」という事実から直観的に想像されるものとは必ずしも一致せず、解析によりはじめて明らかになるものである。
【００９２】
（出力電圧の最小値を最大とする方法）
前述のように、αがキャパシタ回路５の個々のキャパシタの容量値に依らないということは、キャパシタの接続の切り換えによる電圧変換が容量値のバラツキに強いということを示すと同時に、本発明の第１実施形態１では、容量値の選び方で効率を落とさずに出力電圧Ｖｅを調節することはできないということを意味している。したがって、キャパシタ回路Ｃ１ａ、Ｃ１ｂ、Ｃ２ｃ、Ｃ２ｄについては、入出力電圧変換比に対する系統的な構成法が必要となる。
【００９３】
ここで、数８、数９、数１０の右辺の第２項は負荷電流Ｉによる電圧ドロップを示しているが、エネルギー効率の面でも、出力電圧Ｖｏｕｔの変動の面でも、この値は出来るだけ小さいことが望ましく、これを達成するためには、実効容量Ｃ１ｘ、Ｃ２ｘを大きく選び、キャパシタ回路５の接続状態の切り換え周波数を高くし、期間Ｔ１、Ｔ２を短くすれば良い。しかしながら、キャパシタ回路５の接続状態の切り換え周波数を高くすると、スイッチング素子群９のスイッチング素子のスイッチングに伴うエネルギーロスが発生するし、また、実効容量Ｃ１ｘ、Ｃ２ｘを大きくするためには、キャパシタ群８−１、８−２のキャパシタの面積を大きく取らなければならない。そこで、Ｃ１ｘとＣ２ｘ、Ｔ１とＴ２の配分を最適に選ぶことを考える必要がある。
【００９４】
そこで、Ｃ１ｘとＣ２ｘが与えられた場合において、（Ｔ１＋Ｔ２）が一定の下でＴ１とＴ２の比率を変えた場合、出力電圧Ｖｏｕｔの最小値すなわちｍｉｎ（Ｖｅ１、Ｖｅ２）が最大となる条件を求めると、Ｖｅ１とＶｅ２とが等しい場合となる。逆に、Ｔ１とＴ２が与えられた場合において、（Ｃ１ｘ＋Ｃ２ｘ）が一定の下でＣ１ｘとＣ２ｘの比率を変えた場合、ｍｉｎ（Ｖｅ１、Ｖｅ２）が最大となる条件を求めると、Ｖｅ１とＶｅ２とが等しい場合となる。この条件は、降圧型の場合には、
【００９５】
【数１４】
0004441964.tif 000015
【００９６】
となり、昇圧型の場合には、
【００９７】
【数１５】
0004441964.tif 000016
【００９８】
となり、反転型の場合には、
【００９９】
【数１６】
0004441964.tif 000017
【０１００】
となる。この条件での出力電圧Ｖｏｕｔの最小値Ｖｅを求めると、降圧型の場合には、
【０１０１】
【数１７】
0004441964.tif 000018
【０１０２】
となり、昇圧型の場合には、
【０１０３】
【数１８】
0004441964.tif 000019
【０１０４】
となり、反転型の場合には、
【０１０５】
【数１９】
0004441964.tif 000020
【０１０６】
となる。
【０１０７】
したがって、（Ｃ１ｘ＋Ｃ２ｘ）が一定の下で、Ｃ１ｘとＣ２ｘの配分を任意に取っても、上記の条件を満足するようにＴ１とＴ２を取ることができれば、出力電圧Ｖｏｕｔの最小値Ｖｅは変わらないことが判る。極端な場合として、降圧型の場合は、Ｃ１ｘとＣ２ｘの一方を０としても良い。この場合、０でないキャパシタを充電状態とするためのクロック信号φ１、φ２の最適なデューティ比は、α／（α＋１）となり、入出力電圧変換比に等しい。
【０１０８】
ここで、スイッチング素子群９のスイッチング素子のオン抵抗や遷移時間のため、Ｔ１、Ｔ２を余りに小さな値にすることはできないことを考慮すると、昇圧型および反転型の場合には、Ｃ１ｘとＣ２ｘを同程度にするのが良い。もし、昇圧型および反転型でＣ１ｘとＣ２ｘの一方が０の場合は、０でないキャパシタの充電が十分行われる範囲で、出来るだけ充電時間を短く取るのが良い。また、この条件の下では、平滑用キャパシタ６の容量値ＣＬは出力電圧Ｖｏｕｔの最小値Ｖｅに対して何ら影響を与えないことも判る。
【０１０９】
（クロック信号φ１、φ２のデューティ比がずれた場合）
クロック信号φ１、φ２のデューティ比がずれて、期間Ｔ１、Ｔ２が設計値に対してそれぞれΔＴ／２、−ΔＴ／２だけずれた場合を考える。この場合の出力電圧Ｖｏｕｔの最小値Ｖｅの変動分をΔＶｅとすると、降圧型の場合には、
【０１１０】
【数２０】
0004441964.tif 000021
【０１１１】
となり、昇圧型の場合には、
【０１１２】
【数２１】
0004441964.tif 000022
【０１１３】
となり、反転型の場合には、
【０１１４】
【数２２】
0004441964.tif 000023
【０１１５】
となる。昇圧型および反転型の場合は、ΔＴが（Ｔ１＋Ｔ２）よりかなり小さいこと、Ｃ１ｘとＣ２ｘは極端に差がないことを考慮すると、クロック信号φ１、φ２のデューティ比のずれの影響は殆ど問題とならないことが判る。これに対して、降圧型の場合は、αが１に近い場合、クロック信号φ１、φ２のデューティ比のずれが無視できない可能性がある。この場合は、必要に応じて平滑用キャパシタ６の容量値ＣＬをある程度大きく、たとえば、Ｃｘの数分の１から同程度に選ぶことで、この影響を避けることができる。原理的には、固定クロックの場合に、デューティ比のずれに対する安定性を確保するには、ある程度のエネルギーロスが必要である。
【０１１６】
（出力電圧Ｖｏｕｔのリプル（変動））
これまでは、期間Ｔ１、Ｔ２の終わりでの出力電圧Ｖｅのみを考えてきたが、期間Ｔ１、Ｔ２の開始時の出力電圧Ｖｓは、
【０１１７】
【数２３】
0004441964.tif 000024
【０１１８】
となり、たとえば、図６に示すように、本発明の第１実施形態１が第２の接続状態１Ｄ２、１Ｕ２、１Ｒ２から第１の接続状態１Ｄ１、１Ｕ１、１Ｒ１に変化する時に休止期間Ｔ０１があり、本発明の第１実施形態１が第１の接続状態１Ｄ１、１Ｕ１、１Ｒ１から第２の接続状態１Ｄ２、１Ｕ２、１Ｒ２に変化する時に休止期間Ｔ０２がある場合には、休止期間Ｔ０１、Ｔ０２の終わりの電圧値Ｖｒ１、Ｖｒ２は、
【０１１９】
【数２４】
0004441964.tif 000025
【０１２０】
となる。ただし、Ｃ０１は期間Ｔ１時に出力端子７側から本発明の第１実施形態１を見た場合の合成容量、Ｃ０２は期間Ｔ２時に出力端子７側から本発明の第１実施形態１を見た場合の合成容量であり、降圧型の場合には、
【０１２１】
【数２５】
0004441964.tif 000026
【０１２２】
となり、昇圧型の場合には、
【０１２３】
【数２６】
0004441964.tif 000027
【０１２４】
となり、反転型の場合には、
【０１２５】
【数２７】
0004441964.tif 000028
【０１２６】
となる。これらを見ると、出力電圧Ｖｏｕｔの時間的なリプルを抑えるには、平滑用キャパシタ６の容量値ＣＬが大きいほうが良いことが判る。しかし、平滑用キャパシタ６の容量値ＣＬの増加は回路面積の増大につながるので、小さな値で済めばそのほうが良い。また、出力に供給される電力そのものが重要な場合には、ＶｓがＶｅより出来るだけ大きい方が良い。また、出力にインダクタが付加できる場合も、インダクタの前の平均電圧が出力として取り出せるので、Ｖｓが大きい方が良い。これらの場合には、平滑用キャパシタ６の容量値ＣＬの増加は特性の劣化につながる場合がある。
【０１２７】
したがって、平滑用キャパシタ６の容量値ＣＬは、クロック信号φ１、φ２のデューティ比のずれの影響、キャパシタ回路５のキャパシタが切り放される休止時間を考慮し、出来るだけ小さな値にすることが、電力効率および集積回路の面積効率の面で望ましい。この値を小さくすることができれば、出力配線や負荷のキャパシタンス成分にこの働きをさせることもできる。
【０１２８】
また、これらの式から、Ｃ１ｘとＣ２ｘの配分は、Ｖｅには影響を与えないが、ΔＶｅやＶｓには影響を与えることが判る。一般に、クロック信号φ１、φ２のデューティ比のずれに対する安定性の面では、Ｃ１ｘとＣ２ｘを等しく取るのが有利である。しかし、降圧型の場合には、Ｃ１ｘとＣ２ｘの一方を０に取ることにより出力電圧Ｖｏｕｔの時間平均値を高くとることができる。また、Ｃ１ｘとＣ２ｘの一方を０に取ることは、キャパシタンスの切り換え時に入力側に流れるスパイク状の電流の低減にもつながる。したがって、用途に応じて適切に選択するのが良い。
【０１２９】
（キャパシタ回路Ｃ１ａの構成法）
図７はキャパシタ群８−１によるキャパシタ回路がＣ１ｂからＣ１ａに変化した場合のキャパシタ回路Ｃ１ｂ、Ｃ１ａの両端電圧の変換比α（有理数＞１）が与えれた場合のキャパシタ回路Ｃ１ａの構成法を説明するための図であり、αが与えれた場合、キャパシタ回路Ｃ１ａの回路構成は、ユークリッドの互除法を用いて、以下のように決定することができる。キャパシタ回路Ｃ２ｃについても、同様にして構成することができる。α＜１の場合には、双対の２つの接続グラフを入れ換えれば良い。
【０１３０】
まず、α＝ｍ０（整数値）／ｎ０（整数値）とし、ｍ０をｎ０で割る。この場合、商がｑｓ１、剰余がｍ１であるならば、整数値ｎ０を割り当てたｑｓ１個のキャパシタを直列接続する。剰余ｍ１が０であるならば、これで終了する。
【０１３１】
剰余ｍ１が０でないならば、ｎ０をｍ１で割る。この場合、商がｑｐ１、剰余がｎ１であるならば、整数値ｍ１を割り当てたｑｐ１個のキャパシタを並列接続し、前工程で整数値ｎ０を割り当てたｑｓ１個のキャパシタを直列接続したものと直列接続する。剰余ｎ１が０であるならば、これで終了する。
【０１３２】
剰余ｎ１が０でないならば、ｍ１をｎ１で割る。この場合、商がｑｓ２、剰余がｍ２であるならば、整数値ｎ１を割り当てたｑｓ２個のキャパシタを直列接続し、前工程で整数値ｍ１を割り当てたｑｐ１個のキャパシタを並列接続したものと並列接続する。剰余ｍ２が０であるならば、これで終了する。
【０１３３】
剰余ｍ２が０でないならば、以下、同様にして剰余が０となるまで、直列接続と並列接続とを交互に繰り返すことにより、キャパシタ回路Ｃ１ａの構成を決定することができる。なお、この繰り返しは、必ず有限回で終了する。
【０１３４】
（キャパシタ回路Ｃ１ａ、Ｃ１ｂの構成例）
図８はキャパシタ回路Ｃ１ａ、Ｃ１ｂの構成例を示す回路図であり、図８Ａはα＝ｍ０／ｎ０＝３／１とされた場合である。この場合には、まず、３（ｍ０）を１（ｎ０）で割る。結果は、商ｑｓ１＝３、剰余ｍ１＝０となる。そこで、整数値１（ｎ０）を割り当てた３個のキャパシタを直列接続する。そして、剰余ｍ１＝０であるから、これで演算を終了し、このような接続状態をキャパシタ回路Ｃ１ａの構成とする。キャパシタ回路Ｃ１ｂは、これと双対な構成とする。
【０１３５】
ここで、仮に、キャパシタ回路Ｃ１ｂを直流電圧１［Ｖ］で充電した場合、キャパシタ回路Ｃ１ｂの各キャパシタの両端電圧は各キャパシタに割り当てた整数値と同一となる。この状態から、キャパシタ回路Ｃ１ｂをキャパシタ回路Ｃ１ａに変化させると、キャパシタ回路Ｃ１ａの各キャパシタの両端電圧は各キャパシタに割り当てた整数値と同一となるので、キャパシタ回路Ｃ１ａの両端電圧は３［Ｖ］となる（キャパシタ回路Ｃ１ａを直列にたどった場合の整数値の合計値は３となる）。したがって、この構成法で、α＝３を満足するキャパシタ回路Ｃ１ａ、Ｃ１ｂが構成されていることを確認することができる。
【０１３６】
図８Ｂはα＝ｍ０／ｎ０＝７／３とされた場合である。この場合には、まず、７（ｍ０）を３（ｎ０）で割る。結果は、商ｑｓ１＝２、剰余ｍ１＝１となる。そこで、整数値３（ｎ０）を割り当てた２個のキャパシタを直列接続する。次に、３（ｎ０）を１（ｍ１）で割る。結果は、商ｑｐ１＝３、剰余ｎ１＝０となる。そこで、整数値１（ｍ１）を割り当てた３個のキャパシタを並列接続し、整数値３（ｎ０）を割り当てた２個のキャパシタを直列接続したものと直列接続する。そして、剰余ｎ１が０であるから、これで演算を終了し、このような接続状態をキャパシタ回路Ｃ１ａの構成とする。キャパシタ回路Ｃ２ｂは、これと双対な構成とする。
【０１３７】
ここで、仮に、キャパシタ回路Ｃ１ｂを直流電圧３［Ｖ］で充電した場合、キャパシタ回路Ｃ１ｂの各キャパシタの両端電圧は各キャパシタに割り当てた整数値と同一となる。この状態から、キャパシタ回路Ｃ１ｂをキャパシタ回路Ｃ１ａに変化させると、キャパシタ回路Ｃ１ａの各キャパシタの両端電圧は各キャパシタに割り当てた整数値と同一となるので、キャパシタ回路Ｃ１ａの両端電圧は７［Ｖ］となる（キャパシタ回路Ｃ１ａを直列にたどった場合の整数値の合計値は７となる）。したがって、この構成法で、α＝７／３を満足するキャパシタ回路Ｃ１ａ、Ｃ１ｂが構成されていることを確認することができる。
【０１３８】
図８Ｃはα＝ｍ０／ｎ０＝１０／７とされた場合である。この場合には、まず、１０（ｍ０）を７（ｎ０）で割る。結果は、商ｑｓ１＝１、剰余ｍ１＝３となる。そこで、整数値７（ｎ０）を割り当てた１個のキャパシタを設定する。次に、７（ｎ０）を３（ｍ１）で割る。結果は、商ｑｐ１＝２、剰余ｎ１＝１となる。そこで、整数値３（ｍ１）を割り当てた２個のキャパシタを並列接続し、整数値７（ｎ０）を割り当てたキャパシタに直列接続する。次に、３（ｍ１）を１（ｎ１）で割る。結果は、商ｑｓ１＝３、剰余ｎ１＝０となる。そこで、整数値１（ｎ１）を割り当てた３個のキャパシタを直列接続し、整数値３（ｍ１）を割り当てて２個のキャパシタを並列接続したものに並列接続する。そして、剰余ｍ１が０であるから、これで演算を終了し、このような接続状態をキャパシタ回路Ｃ１ａの構成とする。キャパシタ回路Ｃ１ｂは、これと双対な構成とする。
【０１３９】
ここで、仮に、キャパシタ回路Ｃ１ｂを直流電圧７［Ｖ］で充電した場合、キャパシタ回路Ｃ１ｂの各キャパシタの両端電圧は各キャパシタに割り当てた整数値と同一となる。この状態から、キャパシタ回路Ｃ１ｂをキャパシタ回路Ｃ１ａに変化させると、キャパシタ回路Ｃ１ａの各キャパシタの両端電圧は各キャパシタに割り当てた整数値と同一となるので、キャパシタ回路Ｃ１ａの両端電圧は１０［Ｖ］となる（キャパシタ回路Ｃ１ａを直列にたどった場合の整数値の合計値は１０となる）。したがって、この構成法で、α＝１０／７を満足するキャパシタ回路Ｃ１ａ、Ｃ１ｂが構成されていることを確認することができる。
【０１４０】
このように、ユークリッドの互除法を用いると、与えられたαを満足する双対関係にあるキャパシタ回路の構成を容易に決定することができる。図９Ａは、一般に、α＝ａ＝有理数＞１とされた場合のキャパシタ回路Ｃ１ａ、Ｃ１ｂの構成例を示し、図９Ｂは、一般に、α＝（ａｂ＋１）／ａ＝ｂ＋１／ａ＝有理数＞１とされた場合のキャパシタ回路Ｃ１ａ、Ｃ１ｂの構成例を示し、図９Ｃは、一般に、α＝（ａｂｃ＋ａ＋ｃ）／（ａｂ＋１）＝ｃ＋１／（ｂ＋１／ａ）＝有理数＞１とされた場合のキャパシタ回路Ｃ１ａ、Ｃ１ｂの構成例を示している。
【０１４１】
（実効容量Ｃｘを大きくする方法）
図９に示すように、ユークリッドの互除法を使用してキャパシタ回路Ｃ１ａ、Ｃ１ｂを構成した場合の解析を行うと、キャパシタ群８−１によるキャパシタ回路がＣ１ｂからＣ１ａに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量Ｑ１ａ、および、キャパシタ群８−１によるキャパシタ回路がＣ１ａからキャパシタ回路Ｃ１ｂに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量Ｑ１ｂは、数２８に示すようになる。なお、キャパシタ群８−２によるキャパシタ回路がＣ２ｄからＣ２ｃに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量Ｑ２ｃ、および、キャパシタ群８−２によるキャパシタ回路がＣ２ｃからキャパシタ回路Ｃ２ｄに変化した直後の、他の回路との間で電荷のやり取りを行う前に有する電荷量Ｑ２ｄも同様に示すことができる。
【０１４２】
【数２８】
0004441964.tif 000029
【０１４３】
さらに一般に直列接続と並列接続を繰り返すことにより得られるキャパシタ群についても同じようになることが帰納法により証明される。そして、実効容量Ｃ１ｘの逆数は、図９Ａに示すα＝ａの場合には、
【０１４４】
【数２９】
0004441964.tif 000030
【０１４５】
となり、図９Ｂに示すα＝（ａｂ＋１）／ａの場合には、
【０１４６】
【数３０】
0004441964.tif 000031
【０１４７】
となり、図９Ｃに示すα＝（ａｂｃ＋ａ＋ｃ）／（ａｂ＋１）の場合には、
【０１４８】
【数３１】
0004441964.tif 000032
【０１４９】
となる。ここで、Ｃｓａ、Ｃｓｂ、Ｃｓｃは、それぞれ、ａ個、ｂ個、ｃ個の直列または並列に接続されたキャパシタの直列合成容量である。証明は省略するが、これらの式から、キャパシタの容量値の合計が一定のもとで、実効容量Ｃ１ｘが最大となるのは、それぞれのキャパシタに対して割り当てられている整数値に比例するように容量値を配分した時であることを示すことができる。実効容量Ｃ２ｘについても、同様のことが言える。さらに、一般に直列接続と並列接続を繰り返すことによって得られるキャパシタ群に対して帰納法により同じ結果を導くことができる。
【０１５０】
双対な接続グラフの構成法として、ユークリッドの互除法を用いた以外の構成法も考えれる。また、接続グラフのなかには単純な直列接続と並列接続の組み合わせでは表せないものも存在する。しかし、それらの中で、ユークリッドの互除法を用いた構成法よりも実効容量Ｃｘを大きくすることができるものを発見することはできなかった。したがって、ユークリッドの互除法を用いた構成方法は、簡便なだけでなく、おそらく最も有利な構成法であると考えられる。
【０１５１】
（入出力電圧変換比の取り方）
このようにして得られた容量配分を用いた場合の出力電圧Ｖｅは、降圧型の場合には、
【０１５２】
【数３２】
0004441964.tif 000033
【０１５３】
となり、昇圧型の場合には、
【０１５４】
【数３３】
0004441964.tif 000034
【０１５５】
となり、反転型の場合には、
【０１５６】
【数３４】
0004441964.tif 000035
【０１５７】
となる。ただし、Ｃｔは電荷移動のためのキャパシタの容量値の合計、ｎ、ｍは入出力電圧変換比を既約な分数で表したときの分母、分子であり、ｎは入力端子３と接地端子４の間のキャパシタ回路に割り当てられる整数値、ｍは出力端子７と接地端子４の間にキャパシタ回路に割り当てられる整数値に対応する。これらの式から、分子に現れる（ｎ−１）、（ｍ−１）の−１の効果により、入出力電圧変換比がほぼ同じときには、出来るだけ簡便な分数の方が特性が良いことが判る。
【０１５８】
ここで、従来から知られている直列充電、並列放電により整数分の１の入出力電圧変換比を得る方法での電圧低下は、最も小さい場合でも（Ｔ１＋Ｔ２）Ｉ／Ｃｔであることから、本発明の第１実施形態１の方がキャパシタ利用効率が良いことが判る。たとえば、特開平９−４７０１８号公報に開示されている入出力電圧変換比１／３の回路は、本発明の第１実施形態１の４／９の効率、特開平９−１６３７１９号公報に開示されている入出力電圧変換比１／２の回路は、本発明の第１実施形態１の１／４以下のキャパシタ利用効率である。
【０１５９】
一般の有理数の場合に対して直列で充電、並直列で放電する方法では、更に、キャパシタ利用効率が低下する。たとえば、特開平９−１６３７１９号公報の入出力電圧変換比２／３の２つの実施例は、本発明の第１実施形態１の２／９および１／９のキャパシタ利用効率である。
【０１６０】
以上のようにして、キャパシタ群８−１、８−２内のキャパシタの接続方法ならびに個々のキャパシタの容量値の配分を決定できる。ここに、容量値の配分に多少の誤差があっても、実効容量Ｃｘは殆ど変わらない。たとえば、２つのキャパシタの直列および並列によるキャパシタ群の場合、同じ容量値を取るのが最適であるが、一方が１０％増え、他方が１０％減っても、実効容量は１％しか減少しない。したがって、容量値の多少のバラツキは、αに全く影響を与えないだけでなく、実効容量Ｃｘに対しても、殆ど影響を与えないことがわかる。したがって、各キャパシタの容量値の精度に対する要求は非常にゆるい。
【０１６１】
また、いまの議論は、キャパシタの容量値の合計が厳密に一定の場合に対してＣｘをできるだけ大きくするための配分方法を示したものである。集積回路のレイアウトに空きスペースがあり、これを一部のキャパシタのみが利用できる場合には、他のキャパシタの容量を減らさない限り、上記の最適な比率を無視して、それらのキャパシタの容量を増やすことは、実効容量Ｃｘを増やすのに有効である。
【０１６２】
（具体例）
図１０は本発明の第１実施形態１の第１具体例を示す回路図、図１１は本発明の第１実施形態１の第１具体例が交互に繰り返して取る２個の接続状態１Ｄ１、１Ｄ２を示す回路図であり、本発明の第１実施形態１の第１具体例は、入出力電圧変換比Ａを１／２とするものである。
【０１６３】
図１２は本発明の第１実施形態１の第２具体例を示す回路図、図１３は本発明の第１実施形態１の第２具体例が交互に繰り返して取る２個の接続状態１Ｄ１、１Ｄ２を示す回路図であり、本発明の第１実施形態１の第２具体例は、入出力電圧変換比Ａを１／２とするものである。
【０１６４】
図１４は本発明の第１実施形態１の第３具体例を示す回路図、図１５は本発明の第１実施形態１の第３具体例が交互に繰り返して取る２個の接続状態１Ｕ１、１Ｕ２を示す回路図であり、本発明の第１実施形態１の第３具体例は、入出力電圧変換比Ａを２とするものである。
【０１６５】
図１６は本発明の第１実施形態１の第４具体例を示す回路図、図１７は本発明の第１実施形態１の第４具体例が交互に繰り返して取る２個の接続状態１Ｒ１、１Ｒ２を示す回路図であり、本発明の第１実施形態１の第４具体例は、入出力電圧変換比Ａを−１とするものである。
【０１６６】
図１８は本発明の第１実施形態１の第５具体例を示す回路図、図１９は本発明の第１実施形態１の第５具体例が交互に繰り返して取る２個の接続状態１Ｄ１、１Ｄ２を示す回路図であり、本発明の第１実施形態１の第５具体例は、入出力電圧変換比Ａを２／３とするものである。
【０１６７】
図２０は本発明の第１実施形態１の第６具体例を示す回路図、図２１は本発明の第１実施形態１の第６具体例が交互に繰り返して取る２個の接続状態１Ｄ１、１Ｄ２を示す回路図であり、本発明の第１実施形態１の第６具体例は、入出力電圧変換比Ａを２／３とするものである。
【０１６８】
図２２は本発明の第１実施形態１の第７具体例を示す回路図、図２３は本発明の第１実施形態１の第７具体例が交互に繰り返して取る２個の接続状態１Ｕ１、１Ｕ２を示す回路図であり、本発明の第１実施形態１の第７具体例は、入出力電圧変換比Ａを３／２とするものである。
【０１６９】
図２４は本発明の第１実施形態１の第８具体例を示す回路図、図２５は本発明の第１実施形態１の第８具体例が交互に繰り返して取る２個の接続状態１Ｒ１、１Ｒ２を示す回路図であり、本発明の第１実施形態１の第８具体例は、入出力電圧変換比Ａを−１／２とするものである。
【０１７０】
図２６は本発明の第１実施形態１の第９具体例を示す回路図、図２７は本発明の第１実施形態１の第９具体例が交互に繰り返して取る２個の接続状態１Ｕ１、１Ｕ２を示す回路図であり、本発明の第１実施形態１の第９具体例は、入出力電圧変換比Ａを３とするものである。
【０１７１】
図２８は本発明の第１実施形態１の第１０具体例を示す回路図、図２９は本発明の第１実施形態１の第１０具体例が交互に繰り返して取る２個の接続状態１Ｒ１、１Ｒ２を示す回路図であり、本発明の第１実施形態１の第１０具体例は、入出力電圧変換比Ａを−２とするものである。
【０１７２】
図３０は本発明の第１実施形態１の第１１具体例を示す回路図、図３１は本発明の第１実施形態１の第１１具体例が交互に繰り返して取る２個の接続状態１Ｄ１、１Ｄ２を示す回路図であり、本発明の第１実施形態１の第１１具体例は、入出力電圧変換比Ａを３／５とするものである。
【０１７３】
図３２は本発明の第１実施形態１の第１２具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ３を設け、キャパシタ群８−２のキャパシタとしてＣ４〜Ｃ６を設け、図３２に示すように、接続状態１Ｕ１、１Ｕ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを５／３とする直流電圧変換回路を構成することができる。
【０１７４】
図３３は本発明の第１実施形態１の第１３具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ３を設け、キャパシタ群８−２のキャパシタとしてＣ４〜Ｃ６を設け、図３３に示すように、２個の接続状態１Ｒ１、１Ｒ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを−２／３とする直流電圧変換回路を構成することができる。
【０１７５】
図３４は本発明の第１実施形態１の第１４具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ３を設け、キャパシタ群８−２のキャパシタとしてＣ４〜Ｃ６を設け、図３４に示すように、２個の接続状態１Ｕ１、１Ｕ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａ＝５／２とする直流電圧変換回路を構成することができる。
【０１７６】
図３５は本発明の第１実施形態１の第１５具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ３を設け、キャパシタ群８−２のキャパシタとしてＣ４〜Ｃ６を設け、図３５に示すように、２個の接続状態１Ｒ１、１Ｒ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを−３／２とする直流電圧変換回路を構成することができる。
【０１７７】
図３６は本発明の第１実施形態１の第１６具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ４を設け、キャパシタ群８−２のキャパシタとしてＣ５〜Ｃ８を設け、図３６に示すように、２個の接続状態１Ｄ１、１Ｄ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを５／８とする直流電圧変換回路を構成することができる。
【０１７８】
図３７は本発明の第１実施形態１の第１７具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ４を設け、キャパシタ群８−２のキャパシタとしてＣ５〜Ｃ８を設け、図３７に示すように、２個の接続状態１Ｕ１、１Ｕ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを８／５とする直流電圧変換回路を構成することができる。
【０１７９】
図３８は本発明の第１実施形態１の第１８具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ４を設け、キャパシタ群８−２のキャパシタとしてＣ５〜Ｃ８を設け、図３８に示すように、２個の接続状態１Ｒ１、１Ｒ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを−３／５とする直流電圧変換回路を構成することができる。
【０１８０】
図３９は本発明の第１実施形態１の第１９具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ４を設け、キャパシタ群８−２のキャパシタとしてＣ５〜Ｃ８を設け、図３９に示すように、２個の接続状態１Ｕ１、１Ｕ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを８／３とする直流電圧変換回路を構成することができる。
【０１８１】
図４０は本発明の第１実施形態１の第２０具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ４を設け、キャパシタ群８−２のキャパシタとしてＣ５〜Ｃ８を設け、図４０に示すように、２個の接続状態１Ｒ１、１Ｒ２を交互に取ることができるように構成する場合には、入出力電圧変換比Ａを−５／３とする直流電圧変換回路を構成することができる。
【０１８２】
図４１は本発明の第１実施形態１の第２１具体例（入出力電圧変換比Ａ＝１／２）を示す回路図である。本発明の第１実施形態１の第２１具体例は、図１０に示す本発明の第１実施形態１の第１具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１８３】
図４２は本発明の第１実施形態１の第２２具体例（入出力電圧変換比Ａ＝１／２）を示す回路図である。本発明の第１実施形態１の第２２具体例は、図１２に示す本発明の第１実施形態１の第２具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１８４】
図４３は本発明の第１実施形態１の第２３具体例（入出力電圧変換比Ａ＝２）を示す回路図である。本発明の第１実施形態１の第２３具体例は、図１４に示す本発明の第１実施形態１の第３具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１８５】
図４４は本発明の第１実施形態１の第２４具体例（入出力電圧変換比Ａ＝−１）を示す回路図である。本発明の第１実施形態１の第２４具体例は、図１６に示す本発明の第１実施形態１の第４具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１８６】
図４５は本発明の第１実施形態１の第２５具体例（入出力電圧変換比Ａ＝２／３）を示す回路図である。本発明の第１実施形態１の第２５具体例は、図１８に示す本発明の第１実施形態１の第５具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１８７】
図４６は本発明の第１実施形態１の第２６具体例（入出力電圧変換比Ａ＝２／３）を示す回路図である。本発明の第１実施形態１の第２６具体例は、図２０に示す本発明の第１実施形態１の第６具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１８８】
図４７は本発明の第１実施形態１の第２７具体例（入出力電圧変換比Ａ＝３／２）を示す回路図である。本発明の第１実施形態１の第２７具体例は、図２２に示す本発明の第１実施形態１の第７具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１８９】
図４８は本発明の第１実施形態１の第２８具体例（入出力電圧変換比Ａ＝−１／２）を示す回路図である。本発明の第１実施形態１の第２８具体例は、図２４に示す本発明の第１実施形態１の第８具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１９０】
図４９は本発明の第１実施形態１の第２９具体例（入出力電圧変換比Ａ＝３）を示す回路図である。本発明の第１実施形態１の第２９具体例は、図２６に示す本発明の第１実施形態１の第９具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１９１】
図５０は本発明の第１実施形態１の第３０具体例（入出力電圧変換比Ａ＝−２）を示す回路図である。本発明の第１実施形態１の第３０具体例は、図２８に示す本発明の第１実施形態１の第１０具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１９２】
図５１は本発明の第１実施形態１の第３１具体例（入出力電圧変換比Ａ＝３／５）を示す回路図である。本発明の第１実施形態１の第３１具体例は、図３０に示す本発明の第１実施形態１の第１１具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０１９３】
（具体例についての補足説明）
図上、オンとされているスイッチング素子は、クロック信号φ１によりオン・オフが制御されるスイッチング素子であり、オフとされているスイッチング素子は、クロック信号φ２によりオン・オフが制御されるスイッチング素子である。各キャパシタに付した数字は、各キャパシタに割り当てられた整数値である。各キャパシタ群内では、キャパシタの容量値は、割り当てられた整数値に比例するように取るのが好適である。直列接続されているキャパシタの上下関係（どちらが高電位側にあるか）は、理論上、どちらでも良い。クロック信号φ１、φ２は、逆相の関係にあるが、スイッチング素子の導通状態の遷移時間を考慮し、両方の信号が同時にインアクティブになる休止期間を設けるのが好適である。また、キャパシタの容量値とデューティ比は、数１４〜数１６を満たすように設定することがキャパシタ利用効率の面で望ましい。
【０１９４】
ここで、図１８、図２２および図２６と、若干の考察から判るように、（ｎ、｜ｍ｜、｜ｎ−ｍ｜）の組み合わせが同じであれば、入力端子、出力端子、接地端子を入れ換えることで降圧型（１／２≦Ａ＜１）、昇圧型（１＜Ａ≦２）、昇圧型（２＜Ａ）、降圧型（０＜Ａ＜１／２）、反転型（−１≦Ａ＜０）、反転型（Ａ＜−１）の６個の直流電圧変換回路をほとんど同じように構成することができる。
【０１９５】
ただし、降圧型の場合には、図１２および図２０に示すように、一方のキャパシタ群の容量値を０としても効率が低下しないので、キャパシタやスイッチング素子の数を半分にすることができる。この場合、入力端子に流れる電流が２つのクロックサイクル間（期間Ｔ１、Ｔ２）で異なる値となる問題があるが、内部でのエネルギーロスとキャパシタの接続の切り換え時に入力側に流れるスパイク状の電流を著しく低減できるという特性上のメリットと、キャパシタやスイッチング素子やそれを制御するための配線を低減することができるというパターン設計上のメリットを得ることができる。特に、入出力電圧変換比が（ｎ−１）／ｎまたは１／ｎの場合には、理想的な場合の内部ロス、入力側に流れるスパイク状の電流を０とすることができる。
【０１９６】
また、一方のキャパシタ群の容量値を０としない場合でも、キャパシタ群間の容量が異なっていても良いということは、集積回路のパターン設計の自由度を増し、合計の容量値を大きく取れる可能性を高める。特に、入出力電圧変換比Ａ＝１／２の場合は、その容量値に係わらず、最適なデューティ比が１／２と一定であるため、集積回路中の空きスペースを比較的自由にキャパシタに割り当てることができる。
【０１９７】
また、図４１〜図５１に示す本発明の第１実施形態１の第２１具体例〜第３１具体例は、スイッチング素子の一部を整流素子で置き換えたものの例であるが、この場合、電圧関係により、どのスイッチング素子が整流素子で置き換え可能であるかが異なる。整流素子の一部をスイッチング素子に戻しても良い。整流素子は、スイッチング素子に比べてオン状態での電圧ドロップの面では不利な場合が多いが、オフ状態でのリークや開閉のタイミングのずれによるリークの面では有利である。また、制御信号が不要である。したがって、実際の使用条件に合わせて適切なものを選べば良い。
【０１９８】
また、整流素子は、通常の２端子素子を用いるだけでなく、２つの端子間の電位差を検出する手段と、その結果に基づいて２端子間の導通状態を制御する手段の組み合わせで構成しても良い。また、降圧型では、整流素子を用いることで、キャパシタの接続の切り換え時のスパイク状の電流をブロックすることができ、電流ノイズの低減と出力平均電圧の向上が可能となる。ただし、出力の終了電圧Ｖｅには影響を与えない。
【０１９９】
（立ち上がり時間を最小とする構成法）
これまでは定常状態の特性が最も良くなるようにするにはキャパシタの容量をどう配分すれば良いかということを説明してきた。しかし、入力電源がオン状態になった後、いかに速く定常状態になるかといった過渡特性が問題となる場合には、容量の選び方に若干の変更を加える必要がある。以下に入力電源の変化に対する応答時間を最小とするための構成法について説明する。
【０２００】
基本的な構成法、すなわち、キャパシタ群の位置やその接続状態は、これまでと変更はない。充電状態および放電状態のキャパシタ群は、一方の期間で中間電位にある端子と最高電位の端子の間、他方の期間で中間電位の端子と最低電位の端子に位置するように接続が切り替えられ、その内部接続関係は、ユークリッドの互除法を用いた方法で決定されたものを用いる。異なるのは、各キャパシタの容量の配分である。
【０２０１】
各電荷移動用キャパシタの容量値は、そのキャパシタに割り当てられた充電電圧に対応する整数値に関わらず、全て同じ値とする。これは、各キャパシタ群内だけでなく、キャパシタ群間でも同じとする。このようにすると、キャパシタ群の両端の電圧変動が、各電荷移動用キャパシタにその整数値に比例して割り振られるため、キャパシタ群内部の電圧は素早く定常状態に近づく。この条件により最適なデューティ比は常に１／２となる。
【０２０２】
降圧型の場合は、さらに、平滑用キャパシタを含めた入力端子と出力端子の間の合成容量と平滑用キャパシタを含めた出力端子と接地端子の間の合成容量の比がｍ：（ｎ−ｍ）となるように平滑用キャパシタの容量を決めることで、入力電位の変動を直に出力に伝えることができる。このためには、平滑用キャパシタの容量は以下のように決めれば良い。
【０２０３】
入出力電圧変換比をｍ／ｎ、電荷移動用キャパシタ１つの容量をＣとすると、整数値ｎ−ｍに対応する充電側キャパシタ群の合成容量はｍＣ／（ｎ−ｍ）、整数値ｍに対応する放電側キャパシタ群の合成容量は（ｎ−ｍ）Ｃ／ｍとなる。したがって、ｍ／ｎ＞１／２の場合は、容量がＣＬ＝（２ｍ−ｎ）Ｃ／ｍの平滑用キャパシタを出力端子と接地端子との間に接続し、ｍ／ｎ＜１／２の場合は、容量がＣＬ＝（ｎ−２ｍ）Ｃ／（ｎ−ｍ）の平滑用キャパシタを出力端子と入力端子との間に接続すると、上記の条件を満たすことができる。さらに大きな平滑用キャパシタが必要な場合は、その増分を２つのキャパシタにｍ：（ｎ−ｍ）で比例配分し、それぞれ出力端子と入力端子との間、出力端子と接地端子との間に接続すれば良い。
【０２０４】
したがって、本発明の第１実施形態１が降圧型とされ、かつ、立ち上がり時間が最小とされる場合には、図５２に示すように、平滑用キャパシタとして、入力端子３と出力端子７との間に平滑用キャパシタ６Ｈを接続するか、または、出力端子７と接地端子４との間に平滑用キャパシタ６Ｌを接続するか、または、入力端子３と出力端子７との間に平滑用キャパシタ６Ｈを接続すると共に、出力端子７と接地端子４との間に平滑用キャパシタ６Ｌを接続し、その他については、図２に示すと同様に構成される。
【０２０５】
昇圧型および反転型の場合には、平滑用キャパシタにより入力電圧変動が出力に伝わるのが抑制されるため、平滑用キャパシタは出来るだけ小さく選んだ方が立ち上がり時間が短くなる。また、昇圧型の場合は、平滑用キャパシタは入力端子と出力端子との間に入れた方が有利である。
【０２０６】
したがって、本発明の第１実施形態１が昇圧型とされ、かつ、立ち上がり時間が最小とされる場合には、図５３に示すように、平滑用キャパシタ６を入力端子３と出力端子７との間に接続し、その他については、図３に示すと同様に構成される。
【０２０７】
（立ち上がり時間を最小とする具体例）
図５４は本発明の第１実施形態１の第３２具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１、Ｃ２を設け、キャパシタ群８−２のキャパシタとしてＣ３、Ｃ４を設け、図５４に示すように、２個の接続状態１Ｄ１、１Ｄ２を交互に取ることができるように、かつ、Ｃ１〜Ｃ４＝Ｃ、ＣＬ＝Ｃ／２とする場合には、立ち上がり時間を最小とする入出力電圧変換比Ａ＝２／３の直流電圧変換回路を構成することができる。
【０２０８】
図５５は本発明の第１実施形態１の第３３具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１、Ｃ２を設け、キャパシタ群８−２のキャパシタとしてＣ３、Ｃ４を設け、図５５に示すように、２個の接続状態１Ｄ１、１Ｄ２を交互に取ることができるように、かつ、Ｃ１〜Ｃ４＝Ｃ、ＣＬ＝Ｃ／２とする場合には、立ち上がり時間を最小とする入出力電圧変換比Ａ＝１／３の直流電圧変換回路を構成することができる。
【０２０９】
図５６は本発明の第１実施形態１の第３４具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ３を設け、キャパシタ群８−２のキャパシタとしてＣ４〜Ｃ６を設け、図５６に示すように、２個の接続状態１Ｄ１、１Ｄ２を交互に取ることができるように、かつ、Ｃ１〜Ｃ６＝Ｃ、ＣＬ＝Ｃ／３とする場合には、立ち上がり時間を最小とする入出力電圧変換比Ａ＝３／５の直流電圧変換回路を構成することができる。
【０２１０】
図５７は本発明の第１実施形態１の第３５具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ３を設け、キャパシタ群８−２のキャパシタとしてＣ４〜Ｃ６を設け、図５７に示すように、２個の接続状態１Ｄ１、１Ｄ２を交互に取ることができるように、かつ、Ｃ１〜Ｃ６＝Ｃ、ＣＬ＝Ｃ／３とする場合には、立ち上がり時間を最小とする入出力電圧変換比Ａ＝２／５の直流電圧変換回路を構成することができる。
【０２１１】
図５８は本発明の第１実施形態１の第３６具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ４を設け、キャパシタ群８−２のキャパシタとしてＣ５〜Ｃ８を設け、図５８に示すように、２個の接続状態１Ｄ１、１Ｄ２を交互に取ることができるように、かつ、Ｃ１〜Ｃ８＝Ｃ、ＣＬ＝２Ｃ／５とする場合には、立ち上がり時間を最小とする入出力電圧変換比Ａ＝５／８の直流電圧変換回路を構成することができる。
【０２１２】
図５９は本発明の第１実施形態１の第３７具体例の構成の仕方を説明するための回路図であり、キャパシタ群８−１のキャパシタとしてＣ１〜Ｃ４を設け、キャパシタ群８−２のキャパシタとしてＣ５〜Ｃ８を設け、図５９に示すように、２個の接続状態１Ｄ１、１Ｄ２を交互に取ることができるように、かつ、Ｃ１〜Ｃ８＝Ｃ、ＣＬ＝Ｃ／３とする場合には、立ち上がり時間を最小とする入出力電圧変換比Ａ＝３／８の直流電圧変換回路を構成することができる。
【０２１３】
（効果）
以上のように、本発明の第１実施形態１によれば、入出力電圧変換比Ａを有理数に選ぶことができるので、無駄な電圧ドロップによる効率低下を避けることができる。また、入出力電圧変換比Ａに対して、それを実現するための最適なキャパシタ回路Ｃ１ａ、Ｃ１ｂ、Ｃ２ｃ、Ｃ２ｄの構成を容易に決定することができる。また、キャパシタ群８−１、８−２のキャパシタの容量値の変動に対して強い直流電圧変換回路とすることができる。また、キャパシタの接続の切り換え時に入力側に流れるスパイク状の電流を低減することができ、入力端子３や接地端子４に与える影響を低減することができる。また、回路特性に対する一般的な表式を得ることができるので、精密な設計をする前からその特性をある程度予想することができる。また、容量値の異なるキャパシタを使用し、すなわち、キャパシタの容量値を自由に選んで、入出力電圧変換比が整数分の１の直流電圧変換回路を構成することができるので、回路面積の有効利用を図ることができる。そして、これらにより、集積回路内部での直流電圧変換回路の効率を高めることができ、集積回路の性能向上を図ることができる。また、特に、キャパシタ群８−１、８−２のキャパシタの容量値を、キャパシタに割り当てられた充電電圧に対応する整数値に関わらず、全て同じ値とし、かつ、平滑用キャパシタの容量値を適切な値とする場合には、立ち上がり時間、すなわち、直流電圧源２がオン状態になった後、定常状態になるまでの時間を最小とすることができる。
【０２１４】
第２実施形態・・図６０
図６０は本発明の第２実施形態１１を直流電圧源２と共に示す回路図であり、本発明の第２実施形態１１は、キャパシタ回路として、４個のキャパシタＣ１〜Ｃ４と、２相のクロック信号によりオン・オフが制御されるスイッチング素子群からなるキャパシタ回路１２を設け、その他については、本発明の第１実施形態１と同様に構成したものである。
【０２１５】
本発明の第２実施形態１１によれば、キャパシタＣ１〜Ｃ４を２つずつ並列に用いる場合には、図１０に示す直流電圧変換回路と同様に入出力電圧変換比Ａを１／２とする直流電圧変換回路または図１４に示す直流電圧変換回路と同様に入出力電圧変換比Ａを２とする直流電圧変換回路または図１６に示す直流電圧変換回路と同様に入出力電圧変換比Ａを−１とする直流電圧変換回路として機能させることができる。
【０２１６】
また、キャパシタＣ１〜Ｃ４を２個ずつ２個のキャパシタ群にグループ化して用いる場合には、図１８に示す直流電圧変換回路と同様に入出力電圧変換比Ａを２／３とする直流電圧変換回路または図２０に示す直流電圧変換回路と同様に入出力電圧変換比Ａを２／３とする直流電圧変換回路または図２２に示す直流電圧変換回路と同様に入出力電圧変換比Ａを３／２とする直流電圧変換回路または図２４に示す直流電圧変換回路と同様に入出力電圧変換比Ａを−１／２とする直流電圧変換回路または図２６に示す直流電圧変換回路と同様に入出力電圧変換比Ａを３とする直流電圧変換回路または図２８に示す直流電圧変換回路と同様に入出力電圧変換比Ａを−２とする直流電圧変換回路として機能させることができる。
【０２１７】
また、キャパシタＣ１〜Ｃ４を全て一群として用いる場合には、入出力電圧変換比Ａを１／５、２／５、３／５、４／５、５／４、−１／４、５／３、−２／３、５／２、−３／２、５または−４とする直流電圧変換回路として機能させることができる。ただし、この場合、高い効率を得るためにはクロック信号のデューティ比Ａを適切に選ぶ必要がある。降圧型では、充電状態にあるデューティ比を入出力電圧変換比Ａと同じ値に選ぶのが良く、昇圧型および反転型では、充電が十分に行える範囲で出来るだけ小さく選ぶのが良い。
【０２１８】
また、２個のキャパシタを常に並列にし、キャパシタＣ１〜Ｃ４を３個のキャパシタと見なして全てを１群として用いる場合には、入出力電圧変換比Ａを１／４、３／４、４／３、−１／３、４または−３とする直流電圧変換回路として機能させることができる。なお、キャパシタＣ１〜Ｃ４の１つを余らせても、同じ入出力電圧変換比Ａが得られるが、並列にした方が実効容量Ｃｘが大きくなるので有利である。この場合も、クロック信号のデューティ比を選ぶのが良い。
【０２１９】
なお、本発明の第２実施形態１１においては、キャパシタの数が４個の場合について説明したが、キャパシタの数が４個以外の場合であっても、降圧型としても、昇圧型としても、反転型としても機能させることができる直流電圧変換回路を構成することができることは明らかである。
【０２２０】
第３実施形態・・図６１〜図１１１
（構成、動作）
図６１は本発明の第３実施形態１９を直流電圧源２と共に示す回路図である。本発明の第３実施形態１９は、キャパシタ回路として、多相のクロック信号φ１、／φ１〜φｍ、／φｍにより制御されるキャパシタ回路２０を備え、その他については、本発明の第１実施形態１と同様に構成され、降圧型または昇圧型または反転型のいずれかの直流電圧変換回路とされるものである。
【０２２１】
キャパシタ回路２０は、必ずしも容量値が同一であることを必要としないキャパシタをグループ化したｎ個のキャパシタ群２１−１、２１−２・・・２１−ｎ（ただし、ｎは３以上の整数）と、クロック信号φ１、／φ１・・・φｍ、／φｍにより制御され、キャパシタ群２１−１、２１−２・・・２１−ｎのキャパシタの接続状態を変化させるスイッチング素子群２２を設けて構成されるものであり、本発明の第３実施形態１９は、キャパシタ回路２０の構成、制御の仕方により、入出力電圧変換比Ａの異なる降圧型または昇圧型または反転型の直流電圧変換回路とされるものである。
【０２２２】
たとえば、本発明の第３実施形態１９が降圧型とされる場合において、たとえば、５個のキャパシタ群２１−１〜２１−５を備えるとした場合には、キャパシタ回路２０は、クロック信号φ１、／φ１〜φｍ、／φｍにより制御され、たとえば、図６２に示すように、５個の接続状態２０Ｄ１〜２０Ｄ５を順に繰り返して取ることができるように構成され、この結果、本発明の第３実施形態１９は、５個の接続状態１９Ｄ１〜１９Ｄ５を順に繰り返して取ることにより、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力することになる。
【０２２３】
ただし、Ｃ１ａ、Ｃ１ｂはキャパシタ群２１−１のキャパシタにより構成される双対関係にあるキャパシタ回路、Ｃ２ｃ、Ｃ２ｄはキャパシタ群２１−２のキャパシタにより構成される双対関係にあるキャパシタ回路、Ｃ３ｅ、Ｃ３ｆはキャパシタ群２１−３のキャパシタにより構成される双対関係にあるキャパシタ回路、Ｃ４ｇ、Ｃ４ｈはキャパシタ群２１−４のキャパシタにより構成される双対関係にあるキャパシタ回路、Ｃ５ｉ、Ｃ５ｊはキャパシタ群２１−５のキャパシタにより構成される双対関係にあるキャパシタ回路である（以下、同様）。この場合、各接続状態１９Ｄ１〜１９Ｄ５においては、入力端子３と出力端子７との間に接続されているキャパシタ回路が充電状態、出力端子７と接地端子４との間に接続されているキャパシタ回路が放電状態となる。
【０２２４】
また、たとえば、本発明の第３実施形態１９が昇圧型とされる場合において、たとえば、５個のキャパシタ群２１−１〜２１−５を備えるとした場合には、キャパシタ回路２０は、クロック信号φ１、／φ１〜φｍ、／φｍにより制御され、たとえば、図６３に示すように、５個の接続状態２０Ｕ１〜２０Ｕ５を順に繰り返して取ることができるように構成され、この結果、本発明の第３実施形態１９は、５個の接続状態１９Ｕ１〜１９Ｕ５を順に繰り返して取ることにより、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力することになる。この場合、各接続状態１９Ｕ１〜１９Ｕ５においては、入力端子３と接地端子４との間に接続されているキャパシタ回路が充電状態、出力端子７と入力端子３との間に接続されているキャパシタ回路が放電状態となる。
【０２２５】
また、たとえば、本発明の第３実施形態１９が反転型とされる場合において、たとえば、５個のキャパシタ群２１−１〜２１−５を備えるとした場合には、キャパシタ回路２０は、クロック信号φ１、／φ１〜φｍ、／φｍにより制御され、たとえば、図６４に示すように、５個の接続状態２０Ｒ１〜２０Ｒ５を順に繰り返して取ることができるように構成され、この結果、本発明の第３実施形態１９は、５個の接続状態１９Ｒ１〜１９Ｒ５を順に繰り返して取ることにより、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを出力することになる。この場合、各接続状態１９Ｒ１〜１９Ｒ５においては、入力端子３と接地端子４との間に接続されているキャパシタ回路が充電状態、出力端子７と接地端子４との間に接続されているキャパシタ回路が放電状態となる。
【０２２６】
このように、この例では、キャパシタ群２１−１〜２１−５は、その位置で決まるキャパシタ回路（内部接続状態）Ｃ１ａ、Ｃ１ｂ、Ｃ２ｃ、Ｃ２ｄ、Ｃ３ｅ、Ｃ３ｆ、Ｃ４ｇ、Ｃ４ｈ、Ｃ５ｉ、Ｃ５ｊを取りながら、制御信号により位置をローテーションさせる。その周期は、キャパシタ群２１−１〜２１−５の数に等しい。また、出力電圧Ｖｏｕｔの時間変化は、周期がキャパシタ群の数となること以外は、本発明の第１実施形態１の場合と同じである。
【０２２７】
キャパシタ群により構成されるキャパシタ回路のシフト量は、一般に、キャパシタ群の数と互いに素である数であれば任意で良いが、各キャパシタ群の充放電の時間間隔が短くなるように取ることが特性上有利であり、キャパシタ群により構成されるキャパシタ回路のシフト量を充電状態にあるキャパシタ群の数または放電状態にあるキャパシタ群の数に等しくすれば、この条件を満たすことができる。なお、ローテーションの向きは、特性に影響を与えない。
【０２２８】
（解析）
この構成は、非常に一般的であるので、全ての場合について当てはまる解析を行うことは困難である。したがって、以下では最も簡単な各キャパシタ群が単独のキャパシタで構成される場合の解析結果を示すのに留める。
【０２２９】
容易に想像がつくように、各接続状態に対するクロックサイクルの時間（各接続状態の期間）が全て同じである場合には、全てのキャパシタが等しい場合が最も有利である。特に理由がない限り、クロックサイクルは同じに選ぶのが簡単であるので、以下の説明は、この場合に対してのみ行う。この条件で各クロックサイクルの時間をＴとすると、出力終了電圧Ｖｅは、降圧型、昇圧型、反転型のどの場合も、
【０２３０】
【数３５】
0004441964.tif 000036
【０２３１】
となる。ただし、Ｃは各キャパシタの容量である。これを合計容量Ｃｔを用いて表すと、降圧型の場合は、
【０２３２】
【数３６】
0004441964.tif 000037
【０２３３】
となり、昇圧型の場合は、
【０２３４】
【数３７】
0004441964.tif 000038
【０２３５】
となり、反転型の場合は、
【０２３６】
【数３８】
0004441964.tif 000039
【０２３７】
となる。クロックサイクルの始めの出力電圧Ｖｓは、どの場合も、
【０２３８】
【数３９】
0004441964.tif 000040
【０２３９】
で表すことができる。
【０２４０】
数２６、数２８と比較すると、数３２、数３３は電圧ドロップが大きく不利に見える。ただし、キャパシタの接続の切り換え周期（２相クロック制御型では、Ｔ１＋Ｔ２、多相クロック制御型では、ｍａｘ［ｎ，ｍ，ｎ−ｍ］Ｔ）を同じとしたときには、ｍまたは｜ｎ−ｍ｜が２以下であるときは、むしろ、この方式の方が電圧ドロップは小さい。
【０２４１】
しかし、本発明の第３実施形態１９の特徴は数３９で表される出力電圧Ｖｓが高いことにある。特に、降圧型とされる場合、平滑用キャパシタ６の容量値ＣＬが小さいときは、出力電圧Ｖｅと出力電圧Ｖｓの平均値は、ほぼ無負荷出力電圧と等しい。このことは、本発明の第３実施形態１９による降圧型の直流電圧変換回路は、本質的には内部でのエネルギーロスの無い回路であることを意味する。このことは、キャパシタの接続の切り換え時に入力側に流れるスパイク状の電流が小さいことを意味する。ただし、前述のように、エネルギーロスが無い回路ではクロックサイクルの時間バラツキの影響を受けるので、必要に応じて、平滑用キャパシタ６の容量値ＣＬをある程度大きく取る必要がある。
【０２４２】
（具体例）
図６５は本発明の第３実施形態１９の第１具体例を示す回路図、図６６は本発明の第３実施形態１９の第１具体例が順に繰り返して取る３個の接続状態１９Ｄ１〜１９Ｄ３を示す回路図であり、本発明の第３実施形態１９の第１具体例は、入出力電圧変換比Ａを１／３とするものである。
【０２４３】
図６７は本発明の第３実施形態１９の第２具体例を示す回路図、図６８は本発明の第３実施形態１９の第２具体例が順に繰り返して取る３個の接続状態１９Ｄ１〜１９Ｄ３を示す回路図であり、本発明の第３実施形態１９の第２具体例は、入出力電圧変換比Ａを２／３とするものである。
【０２４４】
図６９は本発明の第３実施形態１９の第３具体例を示す回路図、図７０は本発明の第３実施形態１９の第３具体例が順に繰り返して取る３個の接続状態１９Ｕ１〜１９Ｕ３を示す回路図であり、本発明の第３実施形態１９の第３具体例は、入出力電圧変換比Ａを３／２とするものである。
【０２４５】
図７１は本発明の第３実施形態１９の第４具体例を示す回路図、図７２は本発明の第３実施形態１９の第４具体例が順に繰り返して取る３個の接続状態１９Ｒ１〜１９Ｒ３を示す回路図であり、本発明の第３実施形態１９の第４具体例は、入出力電圧変換比Ａを−１／２とするものである。
【０２４６】
図７３は本発明の第３実施形態１９の第５具体例を示す回路図、図７４は本発明の第３実施形態１９の第５具体例が順に繰り返して取る３個の接続状態１９Ｕ１〜１９Ｕ３を示す回路図であり、本発明の第３実施形態１９の第５具体例は、入出力電圧変換比Ａを３とするものである。
【０２４７】
図７５は本発明の第３実施形態１９の第６具体例を示す回路図、図７６は本発明の第３実施形態１９の第６具体例が順に繰り返して取る３個の接続状態１９Ｒ１〜１９Ｒ３を示す回路図であり、本発明の第３実施形態１９の第６具体例は、入出力電圧変換比Ａを−２とするものである。
【０２４８】
図７７は本発明の第３実施形態１９の第７具体例を示す回路図であり、本発明の第３実施形態１９の第７具体例は、入出力電圧変換比Ａを２／３とするものである。
【０２４９】
図７８は本発明の第３実施形態１９の第８具体例を示す回路図であり、本発明の第３実施形態１９の第８具体例は、入出力電圧変換比Ａを３／２とするものである。
【０２５０】
図７９は本発明の第３実施形態１９の第９具体例を示す回路図であり、本発明の第３実施形態１９の第９具体例は、入出力電圧変換比Ａを−１／２とするものである。
【０２５１】
図８０は本発明の第３実施形態１９の第１０具体例を示す回路図、図８１は本発明の第３実施形態１９の第１０具体例が順に繰り返して取る３個の接続状態１９Ｄ１〜１９Ｄ３を示す回路図であり、本発明の第３実施形態１９の第１０具体例は、入出力電圧変換比Ａを１／２とするものである。
【０２５２】
図８２は本発明の第３実施形態１９の第１１具体例を示す回路図、図８３は本発明の第３実施形態１９の第１１具体例が交互に繰り返して取る２個の接続状態１９Ｄ１、１９Ｄ２を示す回路図であり、本発明の第３実施形態１９の第１１具体例は、入出力電圧変換比Ａを１／２とするものである。
【０２５３】
図８４は本発明の第３実施形態１９の第１２具体例を示す回路図、図８５は本発明の第３実施形態１９の第１２具体例が交互に繰り返して取る２個の接続状態１９Ｒ１、１９Ｒ２を示す回路図であり、本発明の第３実施形態１９の第１２具体例は、入出力電圧変換比Ａを−１とするものである。
【０２５４】
図８６は本発明の第３実施形態１９の第１３具体例を示す回路図、図８７は本発明の第３実施形態１９の第１３具体例が交互に繰り返して取る２個の接続状態１９Ｄ１、１９Ｄ２を示す回路図であり、本発明の第３実施形態１９の第１３具体例は、入出力電圧変換比Ａを１／２とするものである。
【０２５５】
図８８は本発明の第３実施形態１９の第１４具体例を示す回路図である。本発明の第３実施形態１９の第１４具体例は、図６５に示す本発明の第３実施形態１９の第１具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２５６】
図８９は本発明の第３実施形態１９の第１５具体例を示す回路図である。本発明の第３実施形態１９の第１５具体例は、図６７に示す本発明の第３実施形態１９の第２具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２５７】
図９０は本発明の第３実施形態１９の第１６具体例を示す回路図である。本発明の第３実施形態１９の第１６具体例は、図６９に示す本発明の第３実施形態１９の第３具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２５８】
図９１は本発明の第３実施形態１９の第１７具体例を示す回路図である。本発明の第３実施形態１９の第１７具体例は、図７１に示す本発明の第３実施形態１９の第４具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２５９】
図９２は本発明の第３実施形態１９の第１８具体例を示す回路図である。本発明の第３実施形態１９の第１８具体例は、図７３に示す本発明の第３実施形態１９の第５具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２６０】
図９３は本発明の第３実施形態１９の第１９具体例を示す回路図である。本発明の第３実施形態１９の第１９具体例は、図７５に示す本発明の第３実施形態１９の第６具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２６１】
図９４は本発明の第３実施形態１９の第２０具体例を示す回路図である。本発明の第３実施形態１９の第２０具体例は、図７７に示す本発明の第３実施形態１９の第７具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２６２】
図９５は本発明の第３実施形態１９の第２１具体例を示す回路図である。本発明の第３実施形態１９の第２１具体例は、図７８に示す本発明の第３実施形態１９の第８具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２６３】
図９６は本発明の第３実施形態１９の第２２具体例を示す回路図である。本発明の第３実施形態１９の第２２具体例は、図７９に示す本発明の第３実施形態１９の第９具体例の一部のスイッチング素子を整流素子で置き換えたものである。
【０２６４】
図９７は本発明の第３実施形態１９の第２３具体例の構成の仕方を説明するための回路図であり、５個のキャパシタＣ１〜Ｃ５を１個ずつグループ化してなる５個のキャパシタ群２１−１〜２１−５を設け、図９７に示すように、５個の接続状態１９Ｄ１〜１９Ｄ５を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが３／５である直流電圧変換回路を構成することができる。
【０２６５】
図９８は本発明の第３実施形態１９の第２４具体例の構成の仕方を説明するための回路図であり、５個のキャパシタＣ１〜Ｃ５を１個ずつグループ化してなる５個のキャパシタ群２１−１〜２１−５を設け、図９８に示すように、５個の接続状態１９Ｕ１〜１９Ｕ５を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが５／３である直流電圧変換回路を構成することができる。
【０２６６】
図９９は本発明の第３実施形態１９の第２５具体例の構成の仕方を説明するための回路図であり、５個のキャパシタＣ１〜Ｃ５を１個ずつグループ化してなる５個のキャパシタ群２１−１〜２１−５を設け、図９９に示すように、５個の接続状態１９Ｒ１〜１９Ｒ５を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが−２／３である直流電圧変換回路を構成することができる。
【０２６７】
図１００は本発明の第３実施形態１９の第２６具体例の構成の仕方を説明するための回路図であり、５個のキャパシタＣ１〜Ｃ５を１個ずつグループ化してなる５個のキャパシタ群２１−１〜２１−５を設け、図１００に示すように、５個の接続状態１９Ｕ１〜１９Ｕ５を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが５／２である直流電圧変換回路を構成することができる。
【０２６８】
図１０１は本発明の第３実施形態１９の第２７具体例の構成の仕方を説明するための回路図であり、５個のキャパシタＣ１〜Ｃ５を１個ずつグループ化してなる５個のキャパシタ群２１−１〜２１−５を設け、図１０１に示すように、５個の接続状態１９Ｒ１〜１９Ｒ５を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが−３／２である直流電圧変換回路を構成することができる。
【０２６９】
図１０２は本発明の第３実施形態１９の第２８具体例の構成の仕方を説明するための回路図であり、８個のキャパシタＣ１〜Ｃ８を１個ずつグループ化してなる８個のキャパシタ群２１−１〜２１−８を設け、図１０２に示すように、８個の接続状態１９Ｄ１〜１９Ｄ８を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが５／８である直流電圧変換回路を構成することができる。
【０２７０】
図１０３は本発明の第３実施形態１９の第２９具体例の構成の仕方を説明するための回路図であり、８個のキャパシタＣ１〜Ｃ８を１個ずつグループ化してなる８個のキャパシタ群２１−１〜２１−８を設け、図１０３に示すように、８個の接続状態１９Ｕ１〜１９Ｕ８を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが８／５である直流電圧変換回路を構成することができる。
【０２７１】
図１０４は本発明の第３実施形態１９の第３０具体例の構成の仕方を説明するための回路図であり、８個のキャパシタＣ１〜Ｃ８を１個ずつグループ化してなる８個のキャパシタ群２１−１〜２１−８を設け、図１０４に示すように、８個の接続状態１９Ｒ１〜１９Ｒ８を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが−３／５である直流電圧変換回路を構成することができる。
【０２７２】
図１０５は本発明の第３実施形態１９の第３１具体例の構成の仕方を説明するための回路図であり、８個のキャパシタＣ１〜Ｃ８を１個ずつグループ化してなる８個のキャパシタ群２１−１〜２１−８を設け、図１０５に示すように、８個の接続状態１９Ｕ１〜１９Ｕ８を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが８／３である直流電圧変換回路を構成することができる。
【０２７３】
図１０６は本発明の第３実施形態１９の第３２具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１〜Ｃ８を１個ずつグループ化してなるキャパシタ群２１−１〜２１−８を設け、図１０６に示すように、８個の接続状態１９Ｒ１〜１９Ｒ８を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが−５／３である直流電圧変換回路を構成することができる。
【０２７４】
図１０７は本発明の第３実施形態１９の第３３具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１、Ｃ２からなるキャパシタ群２１−１と、キャパシタＣ３、Ｃ４からなるキャパシタ群２１−２と、キャパシタＣ５、Ｃ６からなるキャパシタ群２１−３を設け、図１０７に示すように、３個の接続状態１９Ｄ１〜１９Ｄ３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが４／５である直流電圧変換回路を構成することができる。
【０２７５】
図１０８は本発明の第３実施形態１９の第３４具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１、Ｃ２からなるキャパシタ群２１−１と、キャパシタＣ３、Ｃ４からなるキャパシタ群２１−２と、キャパシタＣ５、Ｃ６からなるキャパシタ群２１−３を設け、図１０８に示すように、３個の接続状態１９Ｕ１〜１９Ｕ３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが４／３である直流電圧変換回路を構成することができる。
【０２７６】
図１０９は本発明の第３実施形態１９の第３５具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１、Ｃ２からなるキャパシタ群２１−１と、キャパシタＣ３、Ｃ４からなるキャパシタ群２１−２と、キャパシタＣ５、Ｃ６からなるキャパシタ群２１−３を設け、３個の接続状態１９Ｒ１〜１９Ｒ３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが−１／３である直流電圧変換回路を構成することができる。
【０２７７】
図１１０は本発明の第３実施形態１９の第３６具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１、Ｃ２からなるキャパシタ群２１−１と、キャパシタＣ３、Ｃ４からなるキャパシタ群２１−２と、キャパシタＣ５、Ｃ６からなるキャパシタ群２１−３を設け、３個の接続状態１９Ｕ１〜１９Ｕ３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが５である直流電圧変換回路を構成することができる。
【０２７８】
図１１１は本発明の第３実施形態１９の第３７具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１、Ｃ２からなるキャパシタ群２１−１と、キャパシタＣ３、Ｃ４からなるキャパシタ群２１−２と、キャパシタＣ５、Ｃ６からなるキャパシタ群２１−３を設け、３個の接続状態１９Ｒ１〜１９Ｒ３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａが−４である直流電圧変換回路を構成することができる。
【０２７９】
（具体例についての補足説明）
図中、φ１、φ２、φ３はスイッチング素子に与える３相のクロック信号であり、図６５、図６７、図６９および図７３から判るように、全く同一の構成で、スイッチング素子に与える制御信号φ１、φ２、φ３の位相を変えるだけで、入出力電圧変換比を変更することができる。また、図６５、図６７、図６９、図７３に示す構成では、取り得る入出力電圧変換比Ａは、１／３、２／３、３／２、３の４通りであるが、キャパシタＣ１〜Ｃ３の低電位側から出力電圧Ｖｏｕｔを取り出す構成とすれば、取り得る入出力電圧変換比Ａは、１／３、２／３、−１／２、−２の４通りとなる。
【０２８０】
これは、入力端子３と接地端子４を入れ換えたことに相当し、これまでの説明どおりである。しかし、図７７に示す場合のように、キャパシタＣ１〜Ｃ３の上下両方から出力電圧Ｖｏｕｔを取り出す構成とすると、６通り全ての出力電圧が得られるだけでなく、入出力電圧変換比Ａが１／３、２／３の時にスイッチング素子の抵抗による電圧ドロップの影響を低減することができる。
【０２８１】
また、昇圧型（反転型）の場合は、図７８（図７９）に示すように、入力端子３（接地端子４）とキャパシタＣ１〜Ｃ３との間にスイッチング素子をもう１組（この例の場合は３個）追加することで、スイッチング素子の抵抗による電圧ドロップの影響を低減することができる。これも、図７７に示す構成の出力端子７と入力端子３（接地端子４）を入れ換えたことに相当する。
【０２８２】
さらに、制御信号の与え方を変えて、３個のキャパシタＣ１〜Ｃ３のうちの１つをオープンとすることで、入出力電圧変換比Ａを１／２、２とすることも可能である。図８０〜図８７は、この例を示したものである。図８０のように、制御信号を３相のままとするのが最も簡単であるが、降圧型の場合、特性が数２９〜数３１に比べてやや低下する。図８２、図８４に示すように、制御信号を２相とし、２つのキャパシタＣ３、Ｃ２のみを用いるようにすれば、当然ではあるが、特性が数２９〜数３１と一致する。また、オープンとする代わりにショートにすることで、電荷移動に係るキャパシタ数を減らしても良い。また、場合によっては、図８６に示すように、余ったキャパシタＣ１を他のキャパシタＣ２と並列にして用いることで、オープンとする場合に比べ、実効容量Ｃｘを増やすことができる場合もある。
【０２８３】
このように、各スイッチング素子への制御信号の与え方を変えるだけで、容易に入出力電圧変換比Ａを変更することができることが、本発明の第３実施形態１９のもう１つの利点である。図６５〜図８７では、キャパシタが３個の場合についてのみ例を示したが、この構成は非常に単純なものであるので、上記の説明をキャパシタ数が４個以上の場合に拡張するのは容易であり、同様に制御信号の与え方で様々な入出力電圧変換比が得られることは明らかである。ただし、図６９の動作は一般的ではない。
【０２８４】
また、図８８〜図９６は、スイッチング素子の一部を整流素子で置き換えたものの例である。この場合には、制御信号の与え方で様々な入出力電圧変換比が得られるという特徴は一部失われてしまう。たとえば、図８８に示す構成で制御信号の与え方を変えることで、入出力電圧変換比Ａ＝１／３、１／２の２通りのみが可能であり、図８９の構成では、入出力電圧変換比Ａ＝１／３、１／２、２／３の３通りが可能である。キャパシタＣ１〜Ｃ３の低電位側から出力電圧を取り出す構成では、整流素子を４つ用いて、入出力電圧変換比Ａ＝１／２、２／３の２通りのみが可能である。同じく、図９０に示す構成では、入出力電圧変換比Ａ＝２／３、２、３の３通り、図９２に示す構成では、入出力電圧変換比Ａ＝２、３の２通り、図９４に示す構成では、入出力電圧変換比Ａ＝１／２、２／３の２通り、図９５に示す構成では、入出力電圧変換比Ａ＝３／２、２の２通りが可能である。
【０２８５】
また、図１０７〜図１１１は、各キャパシタ群が複数個のキャパシタで構成される場合の直流電圧変換回路の例を、その接続状態をスイッチング素子を省略して示したものである。この例では、２個のキャパシタからなる３個のキャパシタ群で構成される場合を示しているが、他の場合も同様に構成できることは明らかである。この場合の回路特性は、概ね、数３２、数３３と数３６、数３７の中間となる。
【０２８６】
第４実施形態・・図１１２〜図１１６
（構成）
図１１２は本発明の第４実施形態２４を直流電圧源２と共に示す回路図であり本発明の第４実施形態２４は、キャパシタ回路として、多相のクロック信号φ１〜φｊにより制御され、多出力を可能としたキャパシタ回路２５を設けると共に、平滑用のキャパシタ６−１〜６−ｋと、出力端子７−１〜７−ｋとを設け、その他については、本発明の第３実施形態１９と同様に構成したものである。
【０２８７】
キャパシタ回路２５は、必ずしも容量値が同一であることを必要としないキャパシタをグループ化したｎ個のキャパシタ群２６−１〜２６−ｎと、クロック信号φ１〜φｊにより制御され、キャパシタ群２６−１〜２６−ｎのキャパシタの接続状態を変化させるスイッチング素子群２７を設けて構成される。
【０２８８】
図１１３は本発明の第４実施形態２４の構成例を示す回路図であり、スイッチング素子は図示を省略している。この例は、キャパシタ回路２５が６個のキャパシタ群２６−１〜２６−６を備え、キャパシタ群２６−１〜２６−６により構成されるキャパシタ回路が直列に接続される場合であり、キャパシタ群２６−１〜２６−６により構成されるキャパシタ回路は、充電状態と放電状態を取ることができるように、かつ、その位置に応じて、双対な回路構成のどちらか一方を取るように制御信号により制御されてローテーションする。なお、図１１３は、キャパシタ群２６−１〜２６−６により構成されるキャパシタ回路Ｃ１ａ〜Ｃ６ｋが直列接続され、キャパシタ回路Ｃ４ｇが充電状態、キャパシタ回路Ｃ１ａ、Ｃ５ｉ、Ｃ６ｋが放電状態にある場合を示している。キャパシタ回路Ｃ２ｃ、Ｃ３ｅが充電状態であるか、放電状態であるかは負荷電流の値により異なる。
【０２８９】
このように、各キャパシタ群からなる各キャパシタ回路を直列接続し、端点または接続点から出力電圧を取り出すという構成法の場合には、各出力電圧の電圧ドロップは、各負荷電流に対するものの重ね合わせで表せることを考慮すると、単一出力型の解析結果から容易に導くことができる。したがって、この構成法およびその特性が容易に得られるという点で優れている。しかし、各出力電圧は、その出力端子に流れる負荷電流だけでなく、他の出力端子に流れる負荷電流にも依存する。その依存関係は、ローテーションの向きにより異なるので、負荷特性に合わせて適切に選ぶと良い。
【０２９０】
（具体例）
図１１４は本発明の第４実施形態２４の第１具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１からなるキャパシタ群２６−１と、キャパシタＣ２からなるキャパシタ群２６−２と、キャパシタＣ３からなるキャパシタ群２６−３を設け、図１１４に示すように、３個の接続状態２４−１〜２４−３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１（但し、Ａ１＝Ｖｏｕｔ１／Ｖｉｎであり、以下、同様である。）を１／３、入出力電圧変換比Ａ２（但し、Ａ２＝Ｖｏｕｔ２／Ｖｉｎであり、以下、同様である。）を２／３とする直流電圧変換回路を構成することができる。
【０２９１】
図１１５は本発明の第４実施形態２４の第２具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１からなるキャパシタ群２６−１と、キャパシタＣ２からなるキャパシタ群２６−２と、キャパシタＣ３からなるキャパシタ群２６−３を設け、図１１５に示すように、３個の接続状態２４−１〜２４−３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／２、入出力電圧変換比Ａ２を３／２とする直流電圧変換回路を構成することができる。
【０２９２】
図１１６は本発明の第４実施形態２４の第３具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１からなるキャパシタ群２６−１と、キャパシタＣ２からなるキャパシタ群２６−２と、キャパシタＣ３からなるキャパシタ群２６−３を設け、図１１６に示すように、３個の接続状態２４−１〜２４−３を順に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／２、入出力電圧変換比Ａ２を−１／２とする直流電圧変換回路を構成することができる。
【０２９３】
第５実施形態・・図１１７〜図１２８
（構成）
図１１７は本発明の第５実施形態２９を直流電圧源２と共に示す回路図であり、本発明の第５実施形態２９は、キャパシタ回路として、２相のクロック信号φ１、φ２により制御され、多出力を可能としたキャパシタ回路３０を設け、その他については、本発明の第４実施形態２４と同様に構成したものである。
【０２９４】
キャパシタ回路３０は、必ずしも容量値が同一であることを必要としないキャパシタをグループ化したｎ個のキャパシタ群３１−１〜３１−ｎと、クロック信号φ１、φ２により制御され、キャパシタ群３１−１〜３１−ｎのキャパシタの接続状態を変化させるスイッチング素子群３２を設けて構成される。
【０２９５】
（具体例）
図１１８は本発明の第５実施形態２９の第１具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ、Ｃ２ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ、Ｃ２ｙからなるキャパシタ群３１−２を設け、図１１８に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／３、入出力電圧変換比Ａ２を２／３とする直流電圧変換回路を構成することができる。
【０２９６】
図１１９は本発明の第５実施形態２９の第２具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ、Ｃ２ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ、Ｃ２ｙからなるキャパシタ群３１−２を設け、図１１９に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／２、入出力電圧変換比Ａ２を３／２とする直流電圧変換回路を構成することができる。
【０２９７】
図１２０は本発明の第５実施形態２９の第３具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ、Ｃ２ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ、Ｃ２ｙからなるキャパシタ群３１−２を設け、図１２０に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／２、入出力電圧変換比Ａ２を−１／２とする直流電圧変換回路を構成することができる。
【０２９８】
図１２１は本発明の第５実施形態２９の第４具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ、Ｃ２ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ、Ｃ２ｙからなるキャパシタ群３１−２を設け、図１２１に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／２、入出力電圧変換比Ａ２を３／２とする直流電圧変換回路を構成することができる。
【０２９９】
図１２２は本発明の第５実施形態２９の第５具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ、Ｃ２ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ、Ｃ２ｙからなるキャパシタ群３１−２を設け、図１２２に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／２、入出力電圧変換比Ａ２を−１／２とする直流電圧変換回路を構成することができる。
【０３００】
図１２３は本発明の第５実施形態２９の第６具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ、Ｃ２ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ、Ｃ２ｙからなるキャパシタ群３１−２を設け、図１２３に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を２／３、入出力電圧変換比Ａ２を４／３とする直流電圧変換回路を構成することができる。
【０３０１】
図１２４は本発明の第５実施形態２９の第７具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ、Ｃ２ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ、Ｃ２ｙからなるキャパシタ群３１−２を設け、図１２４に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／３、入出力電圧変換比Ａ２を−１／３とする直流電圧変換回路を構成することができる。
【０３０２】
図１２５は本発明の第５実施形態２９の第８具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ〜Ｃ３ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ〜Ｃ３ｙからなるキャパシタ群３１−２を設け、図１２５に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／３、入出力電圧変換比Ａ２を４／３とする直流電圧変換回路を構成することができる。
【０３０３】
図１２６は本発明の第５実施形態２９の第９具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ〜Ｃ３ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ〜Ｃ３ｙからなるキャパシタ群３１−２を設け、図１２６に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を２／３、入出力電圧変換比Ａ２を−１／３とする直流電圧変換回路を構成することができる。
【０３０４】
図１２７は本発明の第５実施形態２９の第１０具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ〜Ｃ３ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ〜Ｃ３ｙからなるキャパシタ群３１−２を設け、図１２７に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１を１／４、入出力電圧変換比Ａ２を３／４とする直流電圧変換回路を構成することができる。
【０３０５】
図１２８は本発明の第５実施形態２９の第１１具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１ｘ〜Ｃ３ｘからなるキャパシタ群３１−１と、キャパシタＣ１ｙ〜Ｃ３ｙからなるキャパシタ群３１−２を設け、図１２８に示すように、２個の接続状態２９−１、２９−２を交互に繰り返して取ることができるように構成する場合には、入出力電圧変換比Ａ１＝１／３、入出力電圧変換比Ａ２＝２／３である直流電圧変換回路を構成することができる。
【０３０６】
（具体例についての補足説明）
本発明の第５実施形態２９に対し、その特性を表式化できる一般的な構成法は無い。単一出力型と異なり、充電電圧に対応する整数値に比例してキャパシタの容量値を配分するのが最適であるとは限らない。
【０３０７】
比較的容易な構成法として、単一出力型の直流電圧変換回路のキャパシタ群の内部接点からも出力を取り出すというものがある。図１１８〜図１２０に示す直流電圧変換回路はこうして得られるものである。図１１８に示す構成で、Ｃ１＝Ｃ２／２＝Ｃｔ／６とすると、一方の負荷電流が他方の出力電圧Ｖｅに影響を与えないようにすることができる。ただし、出力電圧Ｖｓは影響を受けるし、デューティ比のバラツキがある場合には、出力電圧Ｖｅも影響を受ける。
【０３０８】
図１１９に示す直流電圧変換回路のように、一方が昇圧出力、他方が降圧出力の場合は更に有効で、この例では、Ｃ１＝Ｃ２＝Ｃｔ／４とした場合、
【０３０９】
【数４０】
0004441964.tif 000041
【０３１０】
となり、他の負荷電流の影響を全く受けないだけでなく、出力電圧Ｖｅ２に対して単一出力型の場合と全く同じ結果となる。出力電圧Ｖｓも影響を受けない。したがって、昇圧型の直流電圧変換回路にスイッチング素子とその制御信号を付け加えるだけで、昇圧出力に全く影響を与えることなく、降圧出力を取り出せることが判る。このことは、一般に、入出力電圧変換比Ａ＝（ｎ＋１）／ｎの昇圧型の直流電圧変換回路に降圧出力を付け加える場合について成り立つ。出力電圧Ｖｅ１は単独で構成した場合より電圧ドロップが大きくなっているが、デューティ比のバラツキに対して強くなっている。
【０３１１】
また、降圧出力と昇圧出力の負荷電流の比があらかじめ判っている場合には、Ｃ２／Ｃ１＝｜Ｉ１−Ｉ２｜／（Ｉ１＋Ｉ２）とすることによって電力ロスを最小にすることができる。このときの直流電圧変換回路の電力ロスは、
【０３１２】
【数４１】
0004441964.tif 000042
【０３１３】
となり、Ｉ１≦Ｉ２の場合は、Ｉ１による電力ロスの増加が無いように構成することができる。ただし、キャパシタＣ２を小さくすると、出力電流の変動に弱くなるので、その影響を考慮して、キャパシタＣ２の値を選ぶ必要がある。
【０３１４】
図１２１〜図１２６は、図１１９の構成でキャパシタＣ２を小さくすることができる場合であることをヒントにこれに相当するキャパシタを取り去り、代わりに出力端子間にキャパシタを接続し、入力−接地間または出力−接地間と切り換える構成としたものである。この構成でも、容量値の選び方で出力電圧Ｖｅが他の影響を受けなくしたり、エネルギーロスを最小にしたりすることができる。前者の場合、昇圧側の特性は単一出力型と同じになる。ただし、図１１９に示す構成の場合と異なり、出力電圧Ｖｓは他の負荷電流の影響を受けるし、デューティ比のバラツキが無視できない場合には、出力電圧Ｖｅも他の負荷電流の影響により変動するという欠点がある。しかし、図１１９の構成の場合よりも負荷から見た容量値が小さいことにより出力電圧Ｖｓを大きくとれるので、平均電圧が重要な用途には有利である。
【０３１５】
図１２７、図１２８は、同様な考えを２つの降圧出力が必要とされる場合に適用したものである。この構成でも、容量値の選び方で出力電圧Ｖｅが他の負荷電流の影響を受けなくしたり、エネルギーロスを最小にしたりすることができる。
【０３１６】
ここでは、比較的簡単な構成で特徴のあるもののみを示したが、ここで述べた考え方は、他の出力電圧の場合にも有効である。同様に３つ以上の出力を持つものも得ることができる。また、キャパシタ群の内部接点から出力を取り出す手法や、出力端子間にキャパシタを接続する手法は２相クロック制御型だけでなく、多相クロック制御型にも適用することができる。
【０３１７】
第６実施形態・・図１２９〜図１５６
（構成）
図１２９は本発明の第６実施形態３４を直流電圧源２と共に示す回路図である。本発明の第６実施形態３４は、本発明の第１、第２、第３、第４または第５実施形態を縦列接続し、それぞれの入出力電圧変換比の積で表される入出力電圧変換比を得ることができるようにした直流電圧変換回路であり、図１２９中、３５、３６は本発明の第１、第２、第３、第４または第５実施形態の直流電圧変換回路である。
【０３１８】
図１３０〜図１４７は本発明の第６実施形態３４の第１構成例〜第１８構成例を説明するための回路図であるが、これら第１構成例〜第１８構成例では、直流電圧変換回路３５、３６として、本発明の第１実施形態１を使用した場合を示している。以下、第１構成例〜第１８構成例について説明する。
【０３１９】
図１３０は本発明の第６実施形態３４の第１構成例を説明するための回路図であり、図１３０に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、降圧型＊降圧型の直流電圧変換回路とすることができる。
【０３２０】
ただし、Ｃ１１ａ、Ｃ１１ｂはキャパシタ群８−１により構成される双対関係にあるキャパシタ回路、Ｃ１２ｃ、Ｃ１２ｄはキャパシタ群８−２により構成される双対関係にあるキャパシタ回路、Ｃ２１ａ、Ｃ２１ｂはキャパシタ群８−１により構成される双対関係にあるキャパシタ回路、Ｃ２２ｃ、Ｃ２２ｄはキャパシタ群８−２により構成される双対関係にあるキャパシタ回路である（以下、同様である。）。
【０３２１】
図１３１は本発明の第６実施形態３４の第２構成例を説明するための回路図であり、図１３１に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−降圧型＊降圧型）の直流電圧変換回路とすることができる。
【０３２２】
図１３２は本発明の第６実施形態３４の第３構成例を説明するための回路図であり、図１３２に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、昇圧型＊昇圧型の直流電圧変換回路とすることができる。
【０３２３】
図１３３は本発明の第６実施形態３４の第４構成例を説明するための回路図であり、図１３３に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−昇圧型＊昇圧型）の直流電圧変換回路とすることができる。
【０３２４】
図１３４は本発明の第６実施形態３４の第５構成例を説明するための回路図であり、図１３４に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−降圧型＊降圧型）の入出力を入れ換えた直流電圧変換回路とすることができる。
【０３２５】
図１３５は本発明の第６実施形態３４の第６構成例を説明するための回路図であり、図１３５に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−昇圧型＊昇圧型）の入出力を入れ換えた直流電圧変換回路とすることができる。
【０３２６】
図１３６は本発明の第６実施形態３４の第７構成例を説明するための回路図であり、図１３６に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、昇圧型＊反転型の直流電圧変換回路とすることができる。
【０３２７】
図１３７は本発明の第６実施形態３４の第８構成例を説明するための回路図であり、図１３７に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−昇圧型＊反転型）の直流電圧変換回路とすることができる。
【０３２８】
図１３８は本発明の第６実施形態３４の第９構成例を説明するための回路図であり、図１３８に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、反転型＊降圧型の直流電圧変換回路とすることができる。
【０３２９】
図１３９は本発明の第６実施形態３４の第１０構成例を説明するための回路図であり、図１３９に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−反転型＊降圧型）の直流電圧変換回路とすることができる。
【０３３０】
図１４０は本発明の第６実施形態３４の第１１構成例を説明するための回路図であり、図１４０に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−昇圧型＊反転型）の入出力を入れ換えた直流電圧変換回路とすることができる。
【０３３１】
図１４１は本発明の第６実施形態３４の第１２構成例を説明するための回路図であり、図１４１に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−反転型＊降圧型）の入出力を入れ換えた直流電圧変換回路とすることができる。
【０３３２】
図１４２は本発明の第６実施形態３４の第１３構成例を説明するための回路図であり、図１４２に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、昇圧型＊反転型の変形の直流電圧変換回路とすることができる。
【０３３３】
図１４３は本発明の第６実施形態３４の第１４構成例を説明するための回路図であり、図１４２に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−昇圧型＊反転型）の変形の直流電圧変換回路とすることができる。
【０３３４】
図１４４は本発明の第６実施形態３４の第１５構成例を説明するための回路図であり、図１４４に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、反転型＊降圧型の変形の直流電圧変換回路とすることができる。
【０３３５】
図１４５は本発明の第６実施形態３４の第１６構成例を説明するための回路図であり、図１４５に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−反転型＊降圧型）の変形の直流電圧変換回路とすることができる。
【０３３６】
図１４６は本発明の第６実施形態３４の第１７構成例を説明するための回路図であり、図１４６に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−昇圧型＊反転型）の変形の入出力を入れ換えた直流電圧変換回路とすることができる。
【０３３７】
図１４７は本発明の第６実施形態３４の第１８構成例を説明するための回路図であり、図１４７に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように構成する場合には、（１−反転型＊降圧型）の変形の入出力を入れ換えた直流電圧変換回路とすることができる。
【０３３８】
このように、直流電圧変換回路３５、３６として、本発明の第１実施形態１を使用する場合（２相クロック制御型を２段縦列接続する場合）には、１段目と２段目に降圧型、昇圧型、反転型を用いることで、９通りの直流電圧変換回路が得られるが、そのうち、キャパシタの利用効率が良いものは、降圧型＊降圧型、昇圧型＊昇圧型、昇圧型＊反転型、反転型＊降圧型である。これらを図１３０、図１３２、図１３６、図１３８に示している。これらの構成では、１段目の入出力電圧変換比をＡ３５、２段目の入出力電圧変換比をＡ３６とすると、入出力電圧変換比ＡはＡ＝Ａ３５＊Ａ３６が得られる。さらに、これらの入力端子と接地端子とを入れ換えることで、図１３１、図１３３、図１３７、図１３９の構成が得られる。これらの入出力電圧変換比Ａは、Ａ＝１−Ａ３５＊Ａ３６である。
【０３３９】
さらに、図１３１、図１３３、図１３７、図１３９の入力端子と出力端子とを入れ換えることで、図１３４、図１３５、図１４０、図１４１の構成が得られる。これらの入出力電圧変換比Ａは、Ａ＝１／（１−Ａ３５＊Ａ３６）である。また、図１４２〜図１４７は、それぞれ、図１３６〜図１４１の変形である。これらにおいて、１段目の入出力電圧変換比Ａ３５をｍ３５／ｎ３５、２段目の入出力電圧変換比Ａ３６をｍ３６／ｎ３６としたとき、ｎ３５＝１または｜ｎ３６｜＝１の場合に容量比を適切に選べば、Ｖｅにおける電圧ドロップは１段で構成した場合と同じになる。ただし、図１３４、図１３５、図１４０、図１４１、図１４６、図１４７におけるＡ３５、Ａ３６は、入出力を入れ換える前でのＡ３５、Ａ３６を言う。
【０３４０】
（具体例）
図１４８は本発明の第６実施形態３４の第１具体例を示す回路図である。図１４９は本発明の第６実施形態３４の第１具体例が交互に繰り返して取る２個の接続状態３４−１、３４−２を示す回路図であり、本発明の第６実施形態３４の第１具体例は、入出力電圧変換比Ａを１／２×１／２＝１／４とするものである。なお、容量の配分は、Ｃ１１＋Ｃ１２＝Ｃ２１＝Ｃ２２＝Ｃｔ／３と選び、クロック信号φ１のデューティ比は１／２と選ぶのが最も効率が良く、この場合、出力電圧Ｖｅの電圧ドロップは１段で構成した場合と同じとなる。
【０３４１】
図１５０は本発明の第６実施形態３４の第２具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１１、Ｃ１２を備え、入出力電圧変換比Ａ３５を２とする直流電圧変換回路３５と、キャパシタＣ２１、Ｃ２２を備え、入出力電圧変換比Ａ３６を２とする直流電圧変換回路３６とを、図１５０に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように縦列接続する場合には、入出力電圧変換比Ａを２×２＝４とする直流電圧変換回路を構成することができる。なお、容量の配分は、Ｃ１１＝Ｃ１２＝Ｃ２１＋Ｃ２２＝Ｃｔ／３と選び、クロック信号φ１のデューティ比はＣ２２／（Ｃ２１＋Ｃ２２）と選ぶのが最も効率が良く、この場合、出力電圧Ｖｅの電圧ドロップは１段で構成した場合と同じとなる。
【０３４２】
図１５１は本発明の第６実施形態３４の第３具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１１、Ｃ１２を備える直流電圧変換回路３５と、キャパシタＣ２１、Ｃ２２を備える直流電圧変換回路３６とを、図１５１に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように縦列接続する場合には、入出力電圧変換比Ａを１−２×２＝−３とする直流電圧変換回路を構成することができる。これは、図１５０に示す直流電圧変換回路の入力端子３と接地端子４とを入れ換えたものである。
【０３４３】
図１５２は本発明の第６実施形態３４の第４具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１１ｘ、Ｃ１１ｙ、Ｃ１２ｘ、Ｃ１２ｙを備え、入出力電圧変換比Ａ３５を１／３とする直流電圧変換回路３５と、キャパシタＣ２１、Ｃ２２を備え、入出力電圧変換比Ａ３６を１／２とする直流電圧変換回路３６とを、図１５２に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように縦列接続する場合には、入出力電圧変換比Ａを１／３×１／２＝１／６とする直流電圧変換回路を構成することができる。なお、容量の配分は、Ｃ１１＋Ｃ１２＝（Ｃ２１＋Ｃ２２）／３＝Ｃｔ／１０、Ｃ１１−Ｃ１２＝Ｃ２２−Ｃ２１と選び、クロック信号φ１のデューティ比は１／２と選ぶのが最も効率が良く、この場合、出力電圧Ｖｅの電圧ドロップは１段で構成した場合と同じとなる。
【０３４４】
図１５３は本発明の第６実施形態３４の第５具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１１、Ｃ１２を備え、入出力電圧変換比Ａ３５を１／２とする直流電圧変換回路３５と、キャパシタＣ２１ｘ、Ｃ２１ｙ、Ｃ２２ｘ、Ｃ２２ｙを備え、入出力電圧変換比Ａ３６を１／３とする直流電圧変換回路３６とを、図１５３に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように縦列接続する場合には、入出力電圧変換比Ａを１／２×１／３＝１／６とする直流電圧変換回路を構成することができる。なお、容量の配分は、Ｃ１１＋Ｃ１２＝Ｃ２１＝Ｃ２２＝Ｃｔ／５と選び、クロック信号φ１のデューティ比は１／２と選ぶのが最も効率が良く、この場合、出力電圧Ｖｅの電圧ドロップは１段で構成した場合と同じとなる。
【０３４５】
図１５４は本発明の第６実施形態３４の第６具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１１、Ｃ１２を備え、入出力電圧変換比Ａ３５を２とする直流電圧変換回路３５と、キャパシタＣ２１、Ｃ２２を備え、入出力電圧変換比Ａ３６を−１とする直流電圧変換回路３６とを、図１５４に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように縦列接続する場合には、入出力電圧変換比Ａを２×（−１）＝−２とする直流電圧変換回路を構成することができる。また、Ｃ１１＝Ｃ２１、Ｃ１２＝Ｃ２２、クロック信号φ１のデューティ比はＣ２２／（Ｃ２１＋Ｃ２２）と選ぶのが最も効率が良く、このようにすると、出力電圧Ｖｅの電圧ドロップは１段で構成した場合と同じとなる。
【０３４６】
図１５５は本発明の第６実施形態３４の第７具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１１、Ｃ１２を備える直流電圧変換回路３５と、キャパシタＣ２１ｘ、Ｃ２１ｙ、Ｃ２２ｘ、Ｃ２２ｙを備える直流電圧変換回路３６とを、図１５５に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように縦列接続する場合には、入出力電圧変換比Ａを１−１／２×１／３＝５／６とする直流電圧変換回路を構成することができる。これは、図１５３に示す直流電圧変換回路の入力端子３と接地端子４とを入れ換えたものである。同様に、図１５４に示す直流電圧変換回路の入力端子と接地端子を入れ換えると、入出力電圧変換比Ａ＝３の直流電圧変換回路を得ることができる。
【０３４７】
図１５６は本発明の第６実施形態３４の第８具体例の構成の仕方を説明するための回路図であり、キャパシタＣ１１、Ｃ１２を備える直流電圧変換回路３５と、キャパシタＣ２１、Ｃ２２を備える直流電圧変換回路３６とを、図１５６に示すように、２個の接続状態３４−１、３４−２を交互に繰り返して取ることができるように縦列接続する場合には、入出力電圧変換比Ａを｛１−２×（−１）｝＝３とする直流電圧変換回路を構成することができる。これは、図１５４に示す直流電圧変換回路の変形例である。これは、別の見方をすると、Ｃ１１、Ｃ１２で得られる入出力電圧変換比Ａ＝２の回路の出力でＣ２１、Ｃ２２を充電し、これを入力端子と出力端子の間に接続して放電することにより、入力電圧分だけかさ上げしていると見ることができる。
【０３４８】
（具体例についての補足説明）
図１５０〜図１５６に各接続状態を示す直流電圧変換回路の実際の構成例は、各段を本発明の第１実施形態１の具体例と同様に構成し、これらを組み合わせれば良いが、前段の出力に接続されるスイッチング素子と後段の入力に接続されるスイッチング素子は、一部を兼用とすることができる場合もある。図１４８に示す直流電圧変換回路はこのようにして構成したものである。
【０３４９】
これらの例では、前述のように容量比を適切に選べば、出力電圧Ｖｅの電圧ドロップは、１段で構成した場合と同じになる。しかし、必要とされるスイッチング素子の個数、出力から見た容量値、出力電圧Ｖｓ、キャパシタの接続の切り換え時に入力側に流れるスパイク状の電流、クロック信号のデューティ比のバラツキに対する出力変動などは一般に異なる。たとえば、入出力電圧変換比Ａを１／４とする直流電圧変換回路を１段で構成した場合と、同一回路で２段構成とした場合、それぞれ、スイッチング素子の個数は１８個と１４個、出力側から見た容量値は５／９Ｃｔと１／２Ｃｔ、デューティ比のバラツキの影響を決める容量値は４／９Ｃｔ＋４ＣＬと４ＣＬとなる。使用条件に合わせて適切な方を選択すれば良い。
【０３５０】
なお、多相クロック制御型の場合、３段以上縦列接続する場合、縦列接続する各段で異なるクロック信号で制御する場合、複数の出力を得る場合も同様な考え方で構成することができる。ただし、最適な効率を得るための容量比の選定や制御信号の考え方が複雑になる場合もある。また、このようにして構成された縦列接続型の直流電圧変換回路の内部の接続点または縦列接続の中間出力からも、出力電圧を取り出すことで、多出力型とすることもできる。
【０３５１】
本発明の第７実施形態・・図１５７〜図１６１
（構成）
図１５７は本発明の第７実施形態３８を直流電圧源２と共に示す回路図であり、３９は本発明の第１、第２、第３、第４、第５または第６実施形態、４０はインダクタである。
【０３５２】
すなわち、本発明の第７実施形態３８は、直流電圧変換回路として、本発明の第１、第２、第３、第４、第５または第６実施形態の直流電圧変換回路３９を設け、この直流電圧変換回路３９と出力端子７との間にインダクタ４０を挿入するというものである。
【０３５３】
（具体例）
図１５８は本発明の第７実施形態３８の第１具体例を示す回路図であり、本発明の第７実施形態３８の第１具体例は、直流電圧変換回路３９として、降圧型とされた本発明の第１実施形態を設けるとともに、キャパシタ４１を設けたものである。
【０３５４】
図１５９は本発明の第７実施形態３８の第２具体例を示す回路図であり、本発明の第７実施形態３８が備えるキャパシタ４１の代わりに、ダイオード４２を設け、その他については、本発明の第７実施形態３８の第１具体例と同様に構成したものである。
【０３５５】
図１６０は本発明の第７実施形態３８の第３具体例を示す回路図であり、本発明の第７実施形態３８の第３具体例は、直流電圧変換回路３９として、昇圧型とされた本発明の第１実施形態を設けるとともに、ダイオード４３を設けたものである。
【０３５６】
図１６１は本発明の第７実施形態３８の第４具体例を示す回路図であり、本発明の第７実施形態３８の第４具体例は、直流電圧変換回路３９として、反転型とされた本発明の第１実施形態を設けるとともに、ダイオード４４を設けたものである。
【０３５７】
なお、キャパシタ４１、ダイオード４２、４３、４４は、スイッチング素子の遷移時間のために直流電圧変換回路３９の出力端が開放になる期間があるので、この時にも、出力電圧Ｖｏｕｔを一定に保障するためのものである。
【０３５８】
本発明の第７実施形態３８によれば、本発明の第１、第２、第３、第４、第５または第６実施形態と同様の効果を得ることができると共に、本発明の第１、第２、第３、第４、第５または第６実施形態と出力端子との間にインダクタを挿入しているので、出力電圧Ｖｅを上げることができるとともに、出力電圧Ｖｏｕｔの安定化を図ることができる。
【０３５９】
ここで、本発明の内容を整理すると、本発明には、少なくとも、以下の直流電圧変換回路が含まれる。
【０３６０】
［１］  入力端子、接地端子および出力端子と、前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、前記電荷移動用キャパシタ回路は、１個以上の電荷移動用キャパシタと、前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、制御信号によりオン・オフが制御され、各電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように、前記電荷移動用キャパシタ回路の接続状態を変化させるスイッチング素子群を備えていることを特徴とする直流電圧変換回路（ただし、容量値の等しい電荷移動用キャパシタを用い、［前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和／前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和］が整数または１／２の場合を除く）。
【０３６１】
［２］  入力端子、接地端子および出力端子と、前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、前記電荷移動用キャパシタ回路は、１個以上の電荷移動用キャパシタと、前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、制御信号によりオン・オフが制御され、各電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように、前記電荷移動用キャパシタ回路の接続状態を３個以上に変化させるスイッチング素子群を備えていることを特徴とする直流電圧変換回路。
【０３６２】
［３］  入力端子、接地端子および出力端子と、前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、前記電荷移動用キャパシタ回路は、容量値の異なる２個の電荷移動用キャパシタを含む、２個以上の電荷移動用キャパシタと、前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、前記電荷移動用キャパシタ回路の接続状態を変化可能とするスイッチング素子群を有し、前記スイッチング素子群は、各電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記電荷移動用キャパシタ回路が取る各接続状態において、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように制御信号によりオン・オフが制御され、前記電荷移動用キャパシタ回路の接続状態を変化させることを特徴とする直流電圧変換回路。
【０３６３】
［４］  入力端子、接地端子および出力端子と、前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、前記電荷移動用キャパシタ回路は、１個以上の電荷移動用キャパシタと、前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、制御信号によりオン・オフが制御され、各電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、前記出力端子側から前記電荷移動用キャパシタ回路を見た合成容量値が一定となるように、かつ、各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように、前記電荷移動用キャパシタ回路の接続状態を変化させるスイッチング素子群を備えていることを特徴とする直流電圧変換回路（ただし、容量値の等しい電荷移動用キャパシタを使用し、かつ、［前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和／前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和］が２または−１または１／２の場合を除く）。
【０３６４】
［５］  入力端子、接地端子および出力端子と、前記入力端子、前記接地端子および前記出力端子が接続された電荷移動用キャパシタ回路を有し、前記電荷移動用キャパシタ回路は、１個以上の電荷移動用キャパシタと、前記電荷移動用キャパシタと共に前記電荷移動用キャパシタ回路を構成し、制御信号によりオン・オフが制御され、各電荷移動用キャパシタに充電期間と放電期間を与えるように、かつ、前記電荷移動用キャパシタに充電期間または放電期間のいずれか一方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、最高電位にあるものと中間電位となるものとの間に位置し、前記電荷移動用キャパシタに充電期間または放電期間のいずれか他方を与える場合には、前記電荷移動用キャパシタが前記入力端子、前記出力端子、前記接地端子のうち、中間電位にあるものと最低電位になるものとの間に位置するように、かつ、全ての電荷移動用キャパシタが同時に充電状態となり、全ての電荷移動用キャパシタが同時に放電状態となるように、かつ、各電荷移動用キャパシタに各電荷移動用キャパシタの充電電圧を反映させた正の整数値を割り当てた場合、前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和と、前記入力端子と前記出力端子との間を直列にたどった場合の前記整数値の和がそれぞれ一定となるように、前記電荷移動用キャパシタ回路の接続状態を変化させるスイッチング素子群を備えていることを特徴とする直流電圧変換回路（ただし、［前記出力端子と前記接地端子との間を直列にたどった場合の前記整数値の和／前記入力端子と前記接地端子との間を直列にたどった場合の前記整数値の和］が整数の場合を除く）。
【０３６５】
［６］  前記［１］〜［５］のいずれかに記載の直流電圧変換回路おいて、前記電荷移動用キャパシタ回路の電荷移動用キャパシタは、複数個の電荷移動用キャパシタ群にグループ化され、各電荷移動用キャパシタ群の電荷移動用キャパシタは、充電期間にある場合と放電期間にある場合とで双対な回路を取ること、または、その位置に応じて双対な回路のいずれか一方を取ることを特徴とする直流電圧変換回路。
【０３６６】
［７］  前記［６］に記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路は、周期的に接続状態を変化させるように制御されることを特徴とする直流電圧変換回路。
【０３６７】
［８］  前記［６］または［７」に記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路の接続状態の変更周期は、前記電荷移動用キャパシタ群の数と同一であることを特徴とする直流電圧変換回路。
【０３６８】
［９］  前記［６］または［７］に記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路は、接続状態の変更周期内においては、各接続状態ごとに、使用する電荷移動用キャパシタ群の組み合わせが異なるように制御されることを特徴とする直流電圧変換回路。
【０３６９】
［１０］  前記［６］〜［９」のいずれかに記載の直流電圧変換回路において、前記複数個の電荷移動用キャパシタ群により構成される複数個の電荷移動用キャパシタ回路は、直列に接続され、その両端と中間の接続点に入力端子、出力端子、接地端子が接続されることを特徴とする直流電圧変換回路。
【０３７０】
［１１］  前記［１０］に記載の直流電圧変換回路において、各電荷移動用キャパシタ群により構成される各電荷移動用キャパシタ回路は、前記電荷移動用キャパシタ群の数を周期として位置をローテーションさせることを特徴とする直流電圧変換回路。
【０３７１】
［１２］  前記［１１］に記載の直流電圧変換回路において、各電荷移動用キャパシタ群により構成される各電荷移動用キャパシタ回路の位置のシフト量は、充電状態にある前記電荷移動用キャパシタ群により構成される電荷移動用キャパシタ回路の数と、放電状態にある前記電荷移動用キャパシタ群により構成される電荷移動用キャパシタ回路の数のうち、いずれか少ない方に等しいことを特徴とする直流電圧変換回路。
【０３７２】
［１３］  前記［１］〜［１２］のいずれかに記載の直流電圧変換回路において、前記複数個の電荷移動用キャパシタ群は、２個の電荷移動用キャパシタ群であることを特徴とする直流電圧変換回路。
【０３７３】
［１４］  前記［６］〜［１３］のいずれかに記載の直流電圧変換回路において、各電荷移動用キャパシタ群により構成すべき電荷移動用キャパシタ回路の構成は、各電荷移動用キャパシタ群により構成すべき電荷移動用キャパシタ回路に割り当てられる整数値に対してユークリッドの互除法を用いて決定されることを特徴とする直流電圧変換回路。
【０３７４】
［１５］  前記［１］〜［１４］のいずれかに記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路の接続状態の時間配分が、その合計が一定のもとで、負荷電流による出力電圧のドロップが最低となる配分とされていることを特徴とする直流電圧変換回路。
【０３７５】
［１６］  前記［１］〜［１５］のいずれかに記載の直流電圧変換回路において、各電荷移動用キャパシタ群の電荷移動用キャパシタの容量値の配分が各電荷移動用キャパシタに割り当てられた整数値にほぼ比例した値であることを特徴とする直流電圧変換回路。
【０３７６】
［１７］  前記［１］〜［１４］のいずれかに記載の直流電圧変換回路において、電荷移動用キャパシタの容量配分が、入力の電圧変動に対する出力の応答時間が最小となるように割り当てられていることを特徴とする直流電圧変換回路。
【０３７７】
［１８］  前記［１７］に記載の直流電圧変換回路において、電荷移動用キャパシタの容量値が全て同じであることを特徴とする直流電圧変換回路。
【０３７８】
［１９］  前記［６］〜［１８］のいずれかに記載の直流電圧変換回路において、各電荷移動用キャパシタ群の電荷移動用キャパシタは、１個であることを特徴とする直流電圧変換回路。
【０３７９】
［２０］  前記［１］〜［１９］のいずれかに記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路は、１個の電荷移動用キャパシタを有し、前記電荷移動用キャパシタは、充電期間においては、前記入力端子と前記出力端子との間に接続され、放電期間においては、前記接地端子と前記出力端子との間に接続され、入力電圧の約１／２の電圧を出力することを特徴とする直流電圧変換回路。
【０３８０】
［２１］  前記［１］〜［１９］のいずれかに記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路は２個の電荷移動用キャパシタ群を有し、前記２個の電荷移動用キャパシタ群は容量値の異なる１個の電荷移動用キャパシタを有し、前記電荷移動用キャパシタ群により構成される電荷移動用キャパシタ回路は、充電期間においては、前記入力端子と前記出力端子との間に接続され、放電期間においては、前記接地端子と前記出力端子との間に接続され、入力電圧の約１／２の電圧を出力することを特徴とする直流電圧変換回路。
【０３８１】
［２２］  前記［１］〜［２１］のいずれかに記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路内の接続点のうち、前記出力端子が接続されている接続点以外の接続点に接続された出力端子を備えていることを特徴とする直流電圧変換回路。
【０３８２】
［２３］  前記［２２］に記載の直流電圧変換回路において、一部の電荷移動用キャパシタを取り除き、前記出力端子間と、前記入力端子と前記接地端子の間または前記出力端子と前記接地端子の間とで接続変更される電荷移動用キャパシタ群を備えることを特徴とする直流電圧変換回路。
【０３８３】
［２４］  前記［２２］または［２３］に記載の直流電圧変換回路において、容量値を適当に選択することで、ある出力の負荷電流が別のある出力の出力電圧の、前記電荷移動用キャパシタ回路の接続状態の切り換え直前の値に殆ど影響を与えないように構成されていることを特徴とする直流電圧変換回路。
【０３８４】
［２５］  前記［２２］または［２３］に記載の直流電圧変換回路において、各端子の負荷電流に応じた適当な容量配分を行うことで、エネルギーロスを低減していることを特徴とする直流電圧変換回路。
【０３８５】
［２６］  前記［１］〜［２５］のいずれかに記載の直流電圧変換回路において、出力端子に出力電圧の平滑化を図るための平滑用キャパシタを備えていることを特徴とする直流電圧変換回路。
【０３８６】
［２７］  前記［２６］に記載の直流電圧変換回路において、平滑用キャパシタの接続位置ならびに容量値が、入力の電圧変動に対する出力の応答時間が最小となるように決められていることを特徴とする直流電圧変換回路。
【０３８７】
［２８］  前記［２７］に記載の直流電圧変換回路において、前記スイッチング素子群のスイッチング素子のオン・オフを制御する制御信号のデューティ比のバラツキや前記スイッチング素子群のスイッチング素子の遷移のための時間を考慮した上で、前記平滑用キャパシタをできるだけ小さく選ぶことで、回路面積の低減とエネルギーロスの低減を図っていることを特徴とする直流電圧変換回路。
【０３８８】
［２９］  前記［１］〜［２８］のいずれかに記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路の出力ノードと前記出力端子との間にインダクタが挿入されていることを特徴とする直流電圧変換回路。
【０３８９】
［３０］  前記［１］〜［２９］のいずれかに記載の直流電圧変換回路を複数段縦列に接続していることを特徴とする直流電圧変換回路。
【０３９０】
［３１］  入出力電圧変換比としてＡが得られる前記［２７］に記載の直流電圧変換回路の入力端子と接地端子を入れ換えることにより、入出力電圧変換比として（１−Ａ）を得るように構成されていることを特徴とする直流電圧変換回路。
【０３９１】
［３２］  前記［１］〜［３１］に記載の直流電圧変換回路において、入出力電圧変換比としてＡ１が得られるとき、この電圧で電荷移動用キャパシタ群を充電し、その電荷移動用キャパシタ群を入出力電圧変換比としてＡ２を持つ双対な接続状態とし、入力端子と出力端子間に接続して放電することにより、入出力電圧変換比として（１＋Ａ１Ａ２）を得ることを特徴とする直流電圧変換回路。
【０３９２】
［３３］    前記［１］〜［３２］に記載の直流電圧変換回路の入力端子と出力端子とを入れ換えることにより、元の入出力電圧変換比の逆数の入出力電圧変換比を得るように構成されていることを特徴とする直流電圧変換回路。
【０３９３】
［３４］  前記［３０］〜［３３］に記載の直流電圧変換回路の縦列接続順序、入力端子と接地端子との入れ換え、出力電圧のかさ上げ、入力端子と出力端子との入れ換えを組み合わせて構成されていることを特徴とする直流電圧変換回路。
【０３９４】
［３５］  前記［３０］〜［３４］のいずれかに記載された直流電圧変換回路において、各段間の電荷移動用キャパシタの容量比を適切に選ぶことにより、電荷移動用キャパシタの容量値の合計値が一定のもとで負荷電流による出力電圧のドロップが最低となるように構成されていることを特徴とする直流電圧変換回路。
【０３９５】
［３６］  前記［１］〜［３５］のいずれかに記載の直流電圧変換回路において、出力電圧またはインダクタの前の電圧をモニタする回路を設け、無負荷時の出力電圧の絶対値よりやや小さい値とモニタした出力電圧の絶対値の比較結果を基に接続状態を変更するための信号を発生させることで、負荷電流に応じた切り換え周期で動作させ、エネルギーロスを低減するとともに、前記スイッチング素子群のスイッチング素子のオン・オフを制御する制御信号のデューティ比のバラツキの影響をなくすことを可能としていることを特徴とする直流電圧変換回路。
【０３９６】
［３７］  前記［１］〜［３６］のいずれかに記載の直流電圧変換回路において、前記電荷移動用キャパシタ回路の接続状態の切り換え時に、前記スイッチング素子群のスイッチング素子の遷移時間を考慮した休止期間を設けるように制御されることを特徴とする直流電圧変換回路。
【０３９７】
［３８］  前記［１］〜［３７］のいずれかに記載の直流電圧変換回路において、前記スイッチング素子群のスイッチング素子の一部は、整流素子とされていることを特徴とする直流電圧変換回路。
【０３９８】
［３９］  前記［１］〜［３８］のいずれかに記載の直流電圧変換回路において、電荷移動用キャパシタとスイッチング素子の接続は変えずに、制御信号の与え方を変更することで、理論入出力電圧変換比を変化させるように構成されていることを特徴とする直流電圧変換回路。
【０３９９】
［４０］  前記［１］〜［３９］のいずれかに記載の直流電圧変換回路において、入力電圧や負荷電流の変動に応じて、前記電荷移動用キャパシタ回路の接続状態の切り換え周期や理論入出力電圧変換比を時間的に変化させることで、出力電圧の安定化を図っていることを特徴とする直流電圧変換回路。
【０４００】
［４１］  前記［１］〜［４０］のいずれかに記載の直流電圧変換回路において、前記出力端子の後段に電圧安定化手段を付加することで、出力電圧の安定化を図っていることを特徴とする直流電圧変換回路。
【０４０１】
【発明の効果】
以上のように、本発明によれば、電荷移動用キャパシタの接続の切り換えを用いた直流電圧変換回路に関し、入出力電圧変換比を有理数に選ぶことができるため、無駄な電圧ドロップによる効率低下を避けることができる。また、入出力電圧変換比に対して、それを実現するための最適な電荷移動用キャパシタ群の構成を容易に得ることができ、また、容量値の変動に対して強い直流電圧変換回路を得ることができる。また、電荷移動用キャパシタの接続の切り換え時に入力側に流れるスパイク状の電流を低減することができ、出力電圧にノイズが含まれないようにすることができる。また、回路特性に対する一般的な表式を得ることができるので、精密な設計をする前からその特性をある程度予想することができる。
【０４０２】
また、従来より知られている入出力電圧変換比が１／２の場合に対しても、電荷移動用キャパシタの容量値が自由に選べることを明らかにすることで、回路面積の有効活用を図ることができる。入出力電圧変換比が整数分の１の場合についても、電荷移動用キャパシタの利用効率を高めるとともに、容量値の制約を緩めることで、回路面積の有効利用を可能としている。また、本発明によれば、多出力の構成を得ることもできる。
【０４０３】
したがって、本発明の直流電圧変換回路を集積回路に搭載すべき電源電圧変換回路に適用する場合には、集積回路内部での電源電圧変換の効率を高めることができ、集積回路の性能向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を直流電圧源と共に示す回路図である。
【図２】本発明の第１実施形態が降圧型とされる場合に、本発明の第１実施形態が交互に繰り返して取る２個の接続状態を示す回路図である。
【図３】本発明の第１実施形態が昇圧型とされる場合に、本発明の第１実施形態が交互に繰り返して取る２個の接続状態を示す回路図である。
【図４】本発明の第１実施形態が反転型とされる場合に、本発明の第１実施形態が交互に繰り返して取る２個の接続状態を示す回路図である。
【図５】本発明の第１実施形態が接続状態を変化させる時に休止期間が無い理想的な場合の定常状態における出力電圧の時間的変化を示す図である。
【図６】本発明の第１実施形態が接続状態を変化させる時に休止期間がある場合の定常状態における出力電圧の時間的変化を示す図である。
【図７】入出力電圧変換比として有理数が与えれた場合のキャパシタ回路の構成法を説明するための図である。
【図８】キャパシタ回路の構成例を示す回路図である。
【図９】キャパシタ回路の構成例を示す回路図である。
【図１０】本発明の第１実施形態の第１具体例を示す回路図である。
【図１１】本発明の第１実施形態の第１具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図１２】本発明の第１実施形態の第２具体例を示す回路図である。
【図１３】本発明の第１実施形態の第２具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図１４】本発明の第１実施形態の第３具体例を示す回路図である。
【図１５】本発明の第１実施形態の第３具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図１６】本発明の第１実施形態の第４具体例を示す回路図である。
【図１７】本発明の第１実施形態の第４具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図１８】本発明の第１実施形態の第５具体例を示す回路図である。
【図１９】本発明の第１実施形態の第５具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図２０】本発明の第１実施形態の第６具体例を示す回路図である。
【図２１】本発明の第１実施形態の第６具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図２２】本発明の第１実施形態の第７具体例を示す回路図である。
【図２３】本発明の第１実施形態の第７具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図２４】本発明の第１実施形態の第８具体例を示す回路図である。
【図２５】本発明の第１実施形態の第８具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図２６】本発明の第１実施形態の第９具体例を示す回路図である。
【図２７】本発明の第１実施形態の第９具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図２８】本発明の第１実施形態の第１０具体例を示す回路図である。
【図２９】本発明の第１実施形態の第１０具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図３０】本発明の第１実施形態の第１１具体例を示す回路図である。
【図３１】本発明の第１実施形態の第１１具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図３２】本発明の第１実施形態の第１２具体例の構成の仕方を説明するための回路図である。
【図３３】本発明の第１実施形態の第１３具体例の構成の仕方を説明するための回路図である。
【図３４】本発明の第１実施形態の第１４具体例の構成の仕方を説明するための回路図である。
【図３５】本発明の第１実施形態の第１５具体例の構成の仕方を説明するための回路図である。
【図３６】本発明の第１実施形態の第１６具体例の構成の仕方を説明するための回路図である。
【図３７】本発明の第１実施形態の第１７具体例の構成の仕方を説明するための回路図である。
【図３８】本発明の第１実施形態の第１８具体例の構成の仕方を説明するための回路図である。
【図３９】本発明の第１実施形態の第１９具体例の構成の仕方を説明するための回路図である。
【図４０】本発明の第１実施形態の第２０具体例の構成の仕方を説明するための回路図である。
【図４１】本発明の第１実施形態の第２１具体例を示す回路図である。
【図４２】本発明の第１実施形態の第２２具体例を示す回路図である。
【図４３】本発明の第１実施形態の第２３具体例を示す回路図である。
【図４４】本発明の第１実施形態の第２４具体例を示す回路図である。
【図４５】本発明の第１実施形態の第２５具体例を示す回路図である。
【図４６】本発明の第１実施形態の第２６具体例を示す回路図である。
【図４７】本発明の第１実施形態の第２７具体例を示す回路図である。
【図４８】本発明の第１実施形態の第２８具体例を示す回路図である。
【図４９】本発明の第１実施形態の第２９具体例を示す回路図である。
【図５０】本発明の第１実施形態の第３０具体例を示す回路図である。
【図５１】本発明の第１実施形態の第３１具体例を示す回路図である。
【図５２】本発明の第１実施形態が降圧型とされ、かつ、立ち上がり時間が最小とされる場合に、本発明の第１実施形態が交互に繰り返して取る２個の接続状態を示す回路図である。
【図５３】本発明の第１実施形態が昇圧型とされ、かつ、立ち上がり時間が最小とされる場合に、本発明の第１実施形態が交互に繰り返して取る２個の接続状態を示す回路図である。
【図５４】本発明の第１実施形態の第３２具体例の構成の仕方を説明するための回路図である。
【図５５】本発明の第１実施形態の第３３具体例の構成の仕方を説明するための回路図である。
【図５６】本発明の第１実施形態の第３４具体例の構成の仕方を説明するための回路図である。
【図５７】本発明の第１実施形態の第３５具体例の構成の仕方を説明するための回路図である。
【図５８】本発明の第１実施形態の第３６具体例の構成の仕方を説明するための回路図である。
【図５９】本発明の第１実施形態の第３７具体例の構成の仕方を説明するための回路図である。
【図６０】本発明の第２実施形態を直流電圧源と共に示す回路図である。
【図６１】本発明の第３実施形態を直流電圧源と共に示す回路図である。
【図６２】本発明の第３実施形態が降圧型とされる場合において、５個のキャパシタ群を備えるとした場合に、本発明の第３実施形態が順に繰り返して取る５個の接続状態を示す回路図である。
【図６３】本発明の第３実施形態が昇圧型とされる場合において、５個のキャパシタ群を備えるとした場合に、本発明の第３実施形態が順に繰り返して取る５個の接続状態を示す回路図である。
【図６４】本発明の第３実施形態が反転型とされる場合において、５個のキャパシタ群を備えるとした場合に、本発明の第３実施形態が順に繰り返して取る５個の接続状態を示す回路図である。
【図６５】本発明の第３実施形態の第１具体例を示す回路図である。
【図６６】本発明の第３実施形態の第１具体例が順に繰り返して取る３個の接続状態を示す回路図である。
【図６７】本発明の第３実施形態の第２具体例を示す回路図である。
【図６８】本発明の第３実施形態の第２具体例が順に繰り返して取る３個の接続状態を示す回路図である。
【図６９】本発明の第３実施形態の第３具体例を示す回路図である。
【図７０】本発明の第３実施形態の第３具体例が順に繰り返して取る３個の接続状態を示す回路図である。
【図７１】本発明の第３実施形態の第４具体例を示す回路図である。
【図７２】本発明の第３実施形態の第４具体例が順に繰り返して取る３個の接続状態を示す回路図である。
【図７３】本発明の第３実施形態の第５具体例を示す回路図である。
【図７４】本発明の第３実施形態の第５具体例が順に繰り返して取る３個の接続状態を示す回路図である。
【図７５】本発明の第３実施形態の第６具体例を示す回路図である。
【図７６】本発明の第３実施形態の第６具体例が順に繰り返して取る３個の接続状態を示す回路図である。
【図７７】本発明の第３実施形態の第７具体例を示す回路図である。
【図７８】本発明の第３実施形態の第８具体例を示す回路図である。
【図７９】本発明の第３実施形態の第９具体例を示す回路図である。
【図８０】本発明の第３実施形態の第１０具体例を示す回路図である。
【図８１】本発明の第３実施形態の第１０具体例が順に繰り返して取る３個の接続状態を示す回路図である。
【図８２】本発明の第３実施形態の第１１具体例を示す回路図である。
【図８３】本発明の第３実施形態の第１１具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図８４】本発明の第３実施形態の第１２具体例を示す回路図である。
【図８５】本発明の第３実施形態の第１２具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図８６】本発明の第３実施形態の第１３具体例を示す回路図である。
【図８７】本発明の第３実施形態の第１３具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図８８】本発明の第３実施形態の第１４具体例を示す回路図である。
【図８９】本発明の第３実施形態の第１５具体例を示す回路図である。
【図９０】本発明の第３実施形態の第１６具体例を示す回路図である。
【図９１】本発明の第３実施形態の第１７具体例を示す回路図である。
【図９２】本発明の第３実施形態の第１８具体例を示す回路図である。
【図９３】本発明の第３実施形態の第１９具体例を示す回路図である。
【図９４】本発明の第３実施形態の第２０具体例を示す回路図である。
【図９５】本発明の第３実施形態の第２１具体例を示す回路図である。
【図９６】本発明の第３実施形態の第２２具体例を示す回路図である。
【図９７】本発明の第３実施形態の第２３具体例の構成の仕方を説明するための回路図である。
【図９８】本発明の第３実施形態の第２４具体例の構成の仕方を説明するための回路図である。
【図９９】本発明の第３実施形態の第２５具体例の構成の仕方を説明するための回路図である。
【図１００】本発明の第３実施形態の第２６具体例の構成の仕方を説明するための回路図である。
【図１０１】本発明の第３実施形態の第２７具体例の構成の仕方を説明するための回路図である。
【図１０２】本発明の第３実施形態の第２８具体例の構成の仕方を説明するための回路図である。
【図１０３】本発明の第３実施形態の第２９具体例の構成の仕方を説明するための回路図である。
【図１０４】本発明の第３実施形態の第３０具体例の構成の仕方を説明するための回路図である。
【図１０５】本発明の第３実施形態の第３１具体例の構成の仕方を説明するための回路図である。
【図１０６】本発明の第３実施形態の第３２具体例の構成の仕方を説明するための回路図である。
【図１０７】本発明の第３実施形態の第３３具体例の構成の仕方を説明するための回路図である。
【図１０８】本発明の第３実施形態の第３４具体例の構成の仕方を説明するための回路図である。
【図１０９】本発明の第３実施形態の第３５具体例の構成の仕方を説明するための回路図である。
【図１１０】本発明の第３実施形態の第３６具体例の構成の仕方を説明するための回路図である。
【図１１１】本発明の第３実施形態の第３７具体例の構成の仕方を説明するための回路図である。
【図１１２】本発明の第４実施形態を直流電圧源と共に示す回路図である。
【図１１３】本発明の第４実施形態の構成例を示す回路図である。
【図１１４】本発明の第４実施形態の第１具体例の構成の仕方を説明するための回路図である。
【図１１５】本発明の第４実施形態の第２具体例の構成の仕方を説明するための回路図である。
【図１１６】本発明の第４実施形態の第３具体例の構成の仕方を説明するための回路図である。
【図１１７】本発明の第５実施形態を直流電圧源と共に示す回路図である。
【図１１８】本発明の第５実施形態の第１具体例の構成の仕方を説明するための回路図である。
【図１１９】本発明の第５実施形態の第２具体例の構成の仕方を説明するための回路図である。
【図１２０】本発明の第５実施形態の第３具体例の構成の仕方を説明するための回路図である。
【図１２１】本発明の第５実施形態の第４具体例の構成の仕方を説明するための回路図である。
【図１２２】本発明の第５実施形態の第５具体例の構成の仕方を説明するための回路図である。
【図１２３】本発明の第５実施形態の第６具体例の構成の仕方を説明するための回路図である。
【図１２４】本発明の第５実施形態の第７具体例の構成の仕方を説明するための回路図である。
【図１２５】本発明の第５実施形態の第８具体例の構成の仕方を説明するための回路図である。
【図１２６】本発明の第５実施形態の第９具体例の構成の仕方を説明するための回路図である。
【図１２７】本発明の第５実施形態の第１０具体例の構成の仕方を説明するための回路図である。
【図１２８】本発明の第５実施形態の第１１具体例の構成の仕方を説明するための回路図である。
【図１２９】本発明の第６実施形態を直流電圧源と共に示す回路図である。
【図１３０】本発明の第６実施形態の第１構成例を説明するための回路図である。
【図１３１】本発明の第６実施形態の第２構成例を説明するための回路図である。
【図１３２】本発明の第６実施形態の第３構成例を説明するための回路図である。
【図１３３】本発明の第６実施形態の第４構成例を説明するための回路図である。
【図１３４】本発明の第６実施形態の第５構成例を説明するための回路図である。
【図１３５】本発明の第６実施形態の第６構成例を説明するための回路図である。
【図１３６】本発明の第６実施形態の第７構成例を説明するための回路図である。
【図１３７】本発明の第６実施形態の第８構成例を説明するための回路図である。
【図１３８】本発明の第６実施形態の第９構成例を説明するための回路図である。
【図１３９】本発明の第６実施形態の第１０構成例を説明するための回路図である。
【図１４０】本発明の第６実施形態の第１１構成例を説明するための回路図である。
【図１４１】本発明の第６実施形態の第１２構成例を説明するための回路図である。
【図１４２】本発明の第６実施形態の第１３構成例を説明するための回路図である。
【図１４３】本発明の第６実施形態の第１４構成例を説明するための回路図である。
【図１４４】本発明の第６実施形態の第１５構成例を説明するための回路図である。
【図１４５】本発明の第６実施形態の第１６構成例を説明するための回路図である。
【図１４６】本発明の第６実施形態の第１７構成例を説明するための回路図である。
【図１４７】本発明の第６実施形態の第１８構成例を説明するための回路図である。
【図１４８】本発明の第６実施形態の第１具体例を示す回路図である。
【図１４９】本発明の第６実施形態の第１具体例が交互に繰り返して取る２個の接続状態を示す回路図である。
【図１５０】本発明の第６実施形態の第２具体例の構成の仕方を説明するための回路図である。
【図１５１】本発明の第６実施形態の第３具体例の構成の仕方を説明するための回路図である。
【図１５２】本発明の第６実施形態の第４具体例の構成の仕方を説明するための回路図である。
【図１５３】本発明の第６実施形態の第５具体例の構成の仕方を説明するための回路図である。
【図１５４】本発明の第６実施形態の第６具体例の構成の仕方を説明するための回路図である。
【図１５５】本発明の第６実施形態の第７具体例の構成の仕方を説明するための回路図である。
【図１５６】本発明の第６実施形態の第８具体例の構成の仕方を説明するための回路図である。
【図１５７】本発明の第７実施形態を直流電圧源と共に示す回路図である。
【図１５８】本発明の第７実施形態の第１具体例を示す回路図である。
【図１５９】本発明の第７実施形態の第２具体例を示す回路図である。
【図１６０】本発明の第７実施形態の第３具体例を示す回路図である。
【図１６１】本発明の第７実施形態の第４具体例を示す回路図である。
【符号の説明】
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
φｉ  クロック信号
【図１】
0004441964.tif 000043
【図２】
0004441964.tif 000044
【図３】
0004441964.tif 000045
【図４】
0004441964.tif 000046
【図５】
0004441964.tif 000047
【図６】
0004441964.tif 000048
【図７】
0004441964.tif 000049
【図８】
0004441964.tif 000050
【図９】
0004441964.tif 000051
【図１０】
0004441964.tif 000052
【図１１】
0004441964.tif 000053
【図１２】
0004441964.tif 000054
【図１３】
0004441964.tif 000055
【図１４】
0004441964.tif 000056
【図１５】
0004441964.tif 000057
【図１６】
0004441964.tif 000058
【図１７】
0004441964.tif 000059
【図１８】
0004441964.tif 000060
【図１９】
0004441964.tif 000061
【図２０】
0004441964.tif 000062
【図２１】
0004441964.tif 000063
【図２２】
0004441964.tif 000064
【図２３】
0004441964.tif 000065
【図２４】
0004441964.tif 000066
【図２５】
0004441964.tif 000067
【図２６】
0004441964.tif 000068
【図２７】
0004441964.tif 000069
【図２８】
0004441964.tif 000070
【図２９】
0004441964.tif 000071
【図３０】
0004441964.tif 000072
【図３１】
0004441964.tif 000073
【図３２】
0004441964.tif 000074
【図３３】
0004441964.tif 000075
【図３４】
0004441964.tif 000076
【図３５】
0004441964.tif 000077
【図３６】
0004441964.tif 000078
【図３７】
0004441964.tif 000079
【図３８】
0004441964.tif 000080
【図３９】
0004441964.tif 000081
【図４０】
0004441964.tif 000082
【図４１】
0004441964.tif 000083
【図４２】
0004441964.tif 000084
【図４３】
0004441964.tif 000085
【図４４】
0004441964.tif 000086
【図４５】
0004441964.tif 000087
【図４６】
0004441964.tif 000088
【図４７】
0004441964.tif 000089
【図４８】
0004441964.tif 000090
【図４９】
0004441964.tif 000091
【図５０】
0004441964.tif 000092
【図５１】
0004441964.tif 000093
【図５２】
0004441964.tif 000094
【図５３】
0004441964.tif 000095
【図５４】
0004441964.tif 000096
【図５５】
0004441964.tif 000097
【図５６】
0004441964.tif 000098
【図５７】
0004441964.tif 000099
【図５８】
0004441964.tif 000100
【図５９】
0004441964.tif 000101
【図６０】
0004441964.tif 000102
【図６１】
0004441964.tif 000103
【図６２】
0004441964.tif 000104
【図６３】
0004441964.tif 000105
【図６４】
0004441964.tif 000106
【図６５】
0004441964.tif 000107
【図６６】
0004441964.tif 000108
【図６７】
0004441964.tif 000109
【図６８】
0004441964.tif 000110
【図６９】
0004441964.tif 000111
【図７０】
0004441964.tif 000112
【図７１】
0004441964.tif 000113
【図７２】
0004441964.tif 000114
【図７３】
0004441964.tif 000115
【図７４】
0004441964.tif 000116
【図７５】
0004441964.tif 000117
【図７６】
0004441964.tif 000118
【図７７】
0004441964.tif 000119
【図７８】
0004441964.tif 000120
【図７９】
0004441964.tif 000121
【図８０】
0004441964.tif 000122
【図８１】
0004441964.tif 000123
【図８２】
0004441964.tif 000124
【図８３】
0004441964.tif 000125
【図８４】
0004441964.tif 000126
【図８５】
0004441964.tif 000127
【図８６】
0004441964.tif 000128
【図８７】
0004441964.tif 000129
【図８８】
0004441964.tif 000130
【図８９】
0004441964.tif 000131
【図９０】
0004441964.tif 000132
【図９１】
0004441964.tif 000133
【図９２】
0004441964.tif 000134
【図９３】
0004441964.tif 000135
【図９４】
0004441964.tif 000136
【図９５】
0004441964.tif 000137
【図９６】
0004441964.tif 000138
【図９７】
0004441964.tif 000139
【図９８】
0004441964.tif 000140
【図９９】
0004441964.tif 000141
【図１００】
0004441964.tif 000142
【図１０１】
0004441964.tif 000143
【図１０２】
0004441964.tif 000144
【図１０３】
0004441964.tif 000145
【図１０４】
0004441964.tif 000146
【図１０５】
0004441964.tif 000147
【図１０６】
0004441964.tif 000148
【図１０７】
0004441964.tif 000149
【図１０８】
0004441964.tif 000150
【図１０９】
0004441964.tif 000151
【図１１０】
0004441964.tif 000152
【図１１１】
0004441964.tif 000153
【図１１２】
0004441964.tif 000154
【図１１３】
0004441964.tif 000155
【図１１４】
0004441964.tif 000156
【図１１５】
0004441964.tif 000157
【図１１６】
0004441964.tif 000158
【図１１７】
0004441964.tif 000159
【図１１８】
0004441964.tif 000160
【図１１９】
0004441964.tif 000161
【図１２０】
0004441964.tif 000162
【図１２１】
0004441964.tif 000163
【図１２２】
0004441964.tif 000164
【図１２３】
0004441964.tif 000165
【図１２４】
0004441964.tif 000166
【図１２５】
0004441964.tif 000167
【図１２６】
0004441964.tif 000168
【図１２７】
0004441964.tif 000169
【図１２８】
0004441964.tif 000170
【図１２９】
0004441964.tif 000171
【図１３０】
0004441964.tif 000172
【図１３１】
0004441964.tif 000173
【図１３２】
0004441964.tif 000174
【図１３３】
0004441964.tif 000175
【図１３４】
0004441964.tif 000176
【図１３５】
0004441964.tif 000177
【図１３６】
0004441964.tif 000178
【図１３７】
0004441964.tif 000179
【図１３８】
0004441964.tif 000180
【図１３９】
0004441964.tif 000181
【図１４０】
0004441964.tif 000182
【図１４１】
0004441964.tif 000183
【図１４２】
0004441964.tif 000184
【図１４３】
0004441964.tif 000185
【図１４４】
0004441964.tif 000186
【図１４５】
0004441964.tif 000187
【図１４６】
0004441964.tif 000188
【図１４７】
0004441964.tif 000189
【図１４８】
0004441964.tif 000190
【図１４９】
0004441964.tif 000191
【図１５０】
0004441964.tif 000192
【図１５１】
0004441964.tif 000193
【図１５２】
0004441964.tif 000194
【図１５３】
0004441964.tif 000195
【図１５４】
0004441964.tif 000196
【図１５５】
0004441964.tif 000197
【図１５６】
0004441964.tif 000198
【図１５７】
0004441964.tif 000199
【図１５８】
0004441964.tif 000200
【図１５９】
0004441964.tif 000201
【図１６０】
0004441964.tif 000202
【図１６１】
0004441964.tif 000203