(57)【特許請求の範囲】
【請求項１】
少なくとも一つの光検出器と一つのターゲットの間の距離ｚを測定する方法であって、
（ａ）前記ターゲットに高周波成分Ｓ1（ω・ｔ）を含む変調された周期的な波形を有する光エネルギーを照射するステップと、
（ｂ）前記ターゲットから反射された前記光エネルギーの一部分を一つの集積回路上に隣接して作成された一対の半導体光検出器で差動的に検出するステップと、
（ｃ）前記隣接して作成された一対の半導体光検出器のそれぞれに前記高周波成分Ｓ1（ω・ｔ）と同一の変調周波数を有し且つ互いに逆位相の電圧を印加して前記半導体光検出器の空乏領域の幅を変化することによって、前記半導体光検出器の量子効率を変調し、ステップ（ａ）で放射された光エネルギーとステップ（ｂ）で検出された信号との間での位相変化を測定し、この位相変化から、前記距離ｚに比例するデータを出力するステップと、
から成り、前記量子効率が、入射フォトン数当りの光電流に寄与した電子−正孔ペアの数である、前記方法。
【請求項２】
一つの集積回路チップ上に製作された複数の半導体光検出器を更に含む方法であって、
前記集積回路チップがステップ（ｂ）とステップ（ｃ）を実行する回路構成を含むこと
を特徴とする請求項１に記載の該方法。
【請求項３】
前記半導体光検出器が（ｉ）フォトダイオード検出器、（ｉｉ）バイアスゲートの付いたＭＯＳ素子及び（ｉｉｉ）フォトゲートの付いたＭＯＳ素子のうちのいずれかの形態であることを特徴とする請求項１に記載の方法。
【請求項４】
ステップ（ｃ）が、前記変調された周期的な波形の供給源と結合しており、閉ループで動作している可変位相遅延を用いることを含み、前記可変位相遅延の位相遅延がステップ（ｂ）で検出された信号の位相遅延を示すことを特徴とする請求項１に記載の方法。
【請求項５】
ステップ（ｃ）が少なくとも一つの固定位相遅延を用いることを特徴とする請求項１に記載の方法。
【請求項６】
ステップ（ｃ）が前記半導体光検出器の逆バイアスを変化させることを特徴とする請求項１に記載の方法。
【請求項７】
前記半導体光検出器がフォトゲート検出器を含み、ステップ（ｃ）が前記フォトゲート検出器のゲートポテンシャルを変化させることを特徴とする請求項１に記載の方法。
【請求項８】
前記半導体光検出器のバンクを規定することと、
前記半導体光検出器のバンクを異なる位相で変調することにより前記量子効率変調の効率を高めることと、
を更に含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記半導体光検出器が半導体基板の上に形成され、
ステップ（ｃ）が、反射された前記光エネルギーにより前記基板内に放たれた光電荷の収集を促進するため、前記基板中に電流を発生させることを含み、
量子効率変調が高められることを特徴とする請求項１に記載の方法。
【請求項１０】
前記半導体光検出器が、エピタキシャル領域を含む半導体基板の上に形成され、
ステップ（ｃ）が、前記エピタキシャル領域が（ｉ）前記エピタキシャル領域がそれぞれ異なるドーピング濃度を有する複数の層から成り、前記複数の層の最上層が前記複数の層の下部層よりも低い濃度でドープされているという特徴と、（ｉｉ）前記エピタキシャル領域が、ドーピング濃度が前記領域の下部でその上部よりも高くなるようなドーパント勾配のある層を規定するという特徴と、から選択された少なくとも一つの特徴を有する基板が使われることを含む、ことを特徴とする請求項１に記載の方法。
【請求項１１】
その量子効率変調をコントロールする前記半導体光検出器の電圧ノードに結合した容量の少なくとも一部分を離調するようにインダクターを結合することを更に含む方法であって、
前記容量の電力損失が削減されることを特徴とする請求項１に記載の該方法。
【請求項１２】
それぞれのバンクが一定の位相で量子効率変調されている、少なくとも前記半導体光検出器の第一のバンク及び前記半導体光検出器の第二のバンクを規定することと、
前記第一のバンクからの半導体光検出器一つと前記第二のバンクからの半導体光検出器一つから成る少なくとも一つの画素を規定することと、
を更に含む方法であって、
ステップ（ｃ）が、一つ以上の前記画素に用いられる前記半導体光検出器の一つからの出力を処理することを含むことを特徴とする請求項１に記載の該方法。
【請求項１３】
複数のタイムフレームにわたって距離ｚを決定することを特徴とする方法であって、
ステップ（ｃ）が、
フレーム毎を基準にして、前記半導体光検出器を少なくとも第一の位相シフトで量子効率変調することと、前記半導体光検出器から前記第一の位相シフトの間に情報を得ることと、
を更に含み、
前記半導体光検出器から前記第一の位相シフトの間に得た情報は、前記タイムフレームのうち少なくとも二つに用いられる、
ことを特徴とする請求項１に記載の該方法。
【請求項１４】
前記半導体光検出器のそれぞれからのアナログ出力をデジタル変換する、
ことを更に含む請求項１に記載の方法。
【請求項１５】
ステップ（ａ）が（ｉ）少なくとも１００ＭＨｚの前記周波数ωを有する光エネルギーを放射することと、（ｉｉ）約８５０ｎｍの波長を有する光エネルギーを放射することと、のうち少なくとも一つを含むことを特徴とする請求項１に記載の方法。
【請求項１６】
ステップ（ｂ）とステップ（ｃ）のうち少なくとも一つを実行する電子回路構成を含む集積回路を提供することを更に含む請求項１に記載の方法。
【請求項１７】
放射された光エネルギーの一部分でターゲットから反射された部分の振幅を測定する方法で、
（ａ）前記ターゲットに高周波成分Ｓ1（ω・ｔ）を含む変調された周期的な波形を有する光エネルギーを照射するステップと、
（ｂ）前記ターゲットから反射された光エネルギーの前記一部分を検出するための一つの集積回路上に隣接して作成された一対の半導体光検出器を提供するステップと、
（ｃ）前記ターゲットから反射された前記光エネルギーの前記一部分を前記隣接して作成された一対の半導体光検出器で差動的に検出するステップと、
（ｄ）前記隣接する一対の半導体光検出器の一方に前記高周波成分Ｓ1（ω・ｔ）と同一の変調周波数を有する電圧と該電圧から９０°異なる電圧とを交替的に印加し、且つ前記隣接する一対の半導体光検出器の他方に前記高周波成分Ｓ1（ω・ｔ）と同一の変調周波数を有し且つ前記電圧と逆位相の電圧と前記９０°異なる電圧と逆位相の電圧とを交替的に印加して、隣接する一対の半導体光検出器で同一時に互いに逆位相の電圧が印加されるようにして、前記半導体光検出器の空乏領域の幅を変化することによって、前記半導体光検出器の量子効率を変調し、ステップ（ｃ）で検出された信号の前記各電圧に対応する信号成分を求め、これらの信号成分から前記振幅に比例するデータを出力するステップと、
から成り、前記量子効率が、入射フォトン数当りの光電流に寄与した電子−正孔ペアの数である、前記方法。
【請求項１８】
前記周波数ωが少なくとも１００ＭＨｚであることを特徴とする請求項１７に記載の方法。
【請求項１９】
少なくとも一つの半導体光検出器と一つのターゲットの間の距離ｚを測定するシステムであって、
高周波成分Ｓ1（ω・ｔ）を有する変調された周期的な波形を放射する光エネルギー供給源と、
前記ターゲットから反射された前記光エネルギーの一部分を差動的に検出するように一つの集積回路上に隣接して作成配置された一対の半導体光検出器と、
前記隣接して作成配置された一対の半導体光検出器のそれぞれに前記高周波成分Ｓ1（ω・ｔ）と同一の変調周波数を有し且つ互いに逆位相の電圧を印加して前記半導体光検出器の空乏領域の幅を変化することによって、前記半導体光検出器の量子効率を変調する手段と、
前記光エネルギー供給源から放射された光エネルギーと前記半導体光検出器のうち少なくとも幾つかで検出された信号との間での位相変化を測定し、この位相変化から、前記距離ｚに比例するデータを出力する回路と、
から成り、前記量子効率が、入射フォトン数当りの光電流に寄与した電子−正孔ペアの数である、前記システム。
【請求項２０】
前記複数の半導体光検出器及び前記変調手段が一つの集積回路チップ上に製作されることを特徴とする請求項１９に記載のシステム。
【請求項２１】
前記複数の半導体光検出器が（ｉ）フォトダイオード検出器、（ｉｉ）バイアスゲートの付いたＭＯＳ素子及び（ｉｉｉ）フォトゲートの付いたＭＯＳ素子のうち少なくとも一つの形態であることを特徴とする請求項１９に記載のシステム。
【請求項２２】
前記変調された周期的な波形の供給源と結合しており、閉ループで動作している可変位相遅延回路で、前記可変位相遅延の位相遅延が放射された光エネルギーに対する半導体光検出器で検出された信号の位相遅延を示す該可変位相遅延回路を更に含む請求項１９に記載のシステム。
【請求項２３】
前記光エネルギー供給源から放射された光エネルギーと前記半導体光検出器のうち少なくとも幾つかで検出された信号の間の位相変化を測るための前記回路が少なくとも一つの固定位相遅延を用いる、請求項１９に記載の該システム。
【請求項２４】
前記変調手段が前記半導体光検出器の逆バイアスを変化させることを特徴とする請求項１９に記載のシステム。
【請求項２５】
前記半導体光検出器がフォトゲート検出器を含み、前記変調手段が前記フォトゲート検出器のゲートポテンシャルを変化させることを特徴とする請求項１９に記載のシステム。
【請求項２６】
前記光エネルギー供給源から放射された光エネルギーと前記半導体光検出器で検出された信号の間の位相変化を測るための回路構成と、
前記半導体光検出器のバンクと、
を更に含むシステムであって、
前記変調手段が前記半導体光検出器の前記バンクを異なる位相で変調させることを特徴とする請求項１９に記載の該システム。
【請求項２７】
前記半導体光検出器が半導体基板の上に形成され、
反射された前記光エネルギーにより前記基板内に放たれた光電荷の収集を促進するため、前記基板中に電流を発生させる手段を更に含むことを特徴とするシステムであって、
量子効率変調が高められることを特徴とする請求項１９に記載の該システム。
【請求項２８】
前記半導体光検出器が、エピタキシャル領域を含む半導体基板の上に形成され、前記基板の前記エピタキシャル領域が（ｉ）前記エピタキシャル領域がそれぞれ異なるドーピング濃度を有する複数の層から成り、前記複数の層の最上層が前記複数の層の下部層よりも低い濃度でドープされているという特徴と、（ｉｉ）前記エピタキシャル領域が、ドーピング濃度が前記領域の下部でその上部よりも高くなるようなドーパント勾配のある層を規定するという特徴と、から選択された少なくとも一つの特徴を有することを特徴とする請求項１９に記載のシステム。
【請求項２９】
その量子効率変調をコントロールする前記半導体光検出器の電圧ノードに結合した容量の少なくとも一部分を離調するように結合されているインダクターを更に含むシステムであって、
前記容量の電力損失が削減されることを特徴とする請求項１９に記載の該システム。
【請求項３０】
前記半導体光検出器の第一のバンクと、
前記半導体光検出器の第二のバンクと、
前記変調手段が、一定の位相で前記第一のバンク及び前記第二のバンクを量子効率変調していて、
前記第一のバンクからの半導体光検出器一つと前記第二のバンクからの半導体光検出器一つから成る少なくとも一つの画素と、
を更に含むシステムであって、
前記回路が、二つ以上の前記画素に用いられる前記半導体光検出器の一つからの出力を処理することを特徴とする請求項１９に記載の該システム。
【請求項３１】
前記システムが複数のタイムフレームにわたって距離ｚを決定し、
フレーム毎を基準にして、前記量子効率変調手段が前記半導体光検出器を少なくとも第一の位相シフトで変調し、前記半導体光検出器から前記第一の位相シフトの間に情報を得て、
前記半導体光検出器から前記第一の位相シフトの間に得た情報は、少なくとも二つの前記タイムフレームに用いられる、
ことを特徴とする請求項１９に記載のシステム。
【請求項３２】
前記半導体光検出器のそれぞれからのアナログ出力をデジタル変換する手段を更に含む請求項１９に記載のシステム。
【請求項３３】
前記周波数ωが少なくとも１００ＭＨｚであることを特徴とする請求項１９に記載のシステム。
【請求項３４】
システムにコントロールされた光エネルギーの供給源と一つのターゲットとの間の距離ｚを測るＣＭＯＳで実施可能な集積回路であって、前記集積回路が
高周波成分Ｓ1（ω・ｔ）を有する変調された周期的な波形を放射する光エネルギーの供給源と結合可能なジェネレーターと、
前記ターゲットから反射された前記光エネルギーの一部分を差動的に検出するように一つの集積回路上に隣接して作成配置された一対の半導体光検出器と、
前記隣接して作成配置された一対の半導体光検出器のそれぞれに前記高周波成分Ｓ1（ω・ｔ）と同一の変調周波数を有し且つ互いに逆位相の電圧を印加して前記半導体光検出器の空乏領域の幅を変化することによって、前記半導体光検出器の量子効率を変調する手段と、
前記光エネルギーの供給源から放射された光エネルギーと前記半導体光検出器のうち少なくとも幾つかで検出された信号との間での位相変化を測定し、この位相変化から、前記距離ｚに比例するデータを出力する回路と、
から成り、前記量子効率が、入射フォトン数当りの光電流に寄与した電子−正孔ペアの数である、前記ＣＭＯＳで実施可能な集積回路。
【請求項３５】
前記複数の半導体検出器が（ｉ）フォトダイオード検出器、（ｉｉ）バイアスゲートの付いたＭＯＳ素子及び（ｉｉｉ）フォトゲートの付いたＭＯＳ素子、のうち少なくとも一つの形態であることを特徴とする請求項３４に記載の集積回路。
【請求項３６】
前記変調された周期的な波形の供給源と結合しており、閉ループで動作している可変位相遅延回路で、前記可変位相遅延の位相遅延が放射された光エネルギーに対する半導体光検出器で検出された信号の位相遅延を示す該可変位相遅延回路を更に含む請求項３４に記載の集積回路。
【請求項３７】
前記光エネルギー供給源から放射された光エネルギーと前記半導体光検出器のうち少なくとも幾つかで検出された信号の間の位相変化を測るための前記回路が少なくとも一つの固定位相遅延を用いる請求項３４に記載の該集積回路。
【請求項３８】
前記変調手段が前記半導体光検出器の逆バイアスを変化させることを特徴とする請求項３４に記載の集積回路。
【請求項３９】
前記半導体光検出器がフォトゲート検出器を含み、前記変調手段が前記フォトゲート検出器のゲートポテンシャルを変化させることを特徴とする請求項３４に記載の集積回路。
【請求項４０】
前記半導体光検出器のバンクと
を更に含む集積回路であって、
前記変調手段が前記半導体光検出器の前記バンクを異なる位相で変調させることを特徴とする請求項３４に記載の該集積回路。
【請求項４１】
反射された前記光エネルギーにより前記基板内に放たれた光電荷の収集を促進するため、前記基板中に電流を発生させる手段
を更に含む集積回路であって、
量子効率変調が高められることを特徴とする請求項３４に記載の該集積回路。
【請求項４２】
反射された前記光エネルギーにより前記基板内に放たれた光電荷の収集を促進するため、前記基板中に電流を発生させるバイアス回路を更に含む集積回路であって、
量子効率変調が高められることを特徴とする請求項３４に記載の該集積回路。
【請求項４３】
前記半導体光検出器が、エピタキシャル領域を含む半導体基板の上に形成され、前記基板の前記エピタキシャル領域が、（ｉ）前記エピタキシャル領域がそれぞれ異なるドーピング濃度を有する複数の層から成り、前記複数の層の最上層が前記複数の層の下部層よりも低い濃度でドープされているという特徴と、（ｉｉ）前記エピタキシャル領域が、ドーピング濃度が前記領域の下部でその上部よりも高くなるようなドーパント勾配のある層を規定するという特徴と、から選択された少なくとも一つの特徴を有することを特徴とする請求項３４に記載の集積回路。
【請求項４４】
その量子効率変調をコントロールする前記半導体光検出器の電圧ノードに結合した容量の少なくとも一部分を離調するように結合されているインダクターを更に含む集積回路であって、
前記容量の電力損失が削減されることを特徴とする請求項３４に記載の該集積回路。
【請求項４５】
前記半導体光検出器の第一のバンクと、
前記半導体光検出器の第二のバンクと、
前記変調手段が、一定の位相で前記第一のバンク及び前記第二のバンクを量子効率変調していて、
前記第一のバンクからの半導体光検出器一つと前記第二のバンクからの半導体光検出器一つから成る少なくとも一つの画素と、
を更に含む集積回路であって、
前記回路が、二つ以上の前記画素に用いられる前記半導体光検出器の一つからの出力を処理することを特徴とする請求項３４に記載の該集積回路。
【請求項４６】
前記システムが複数のタイムフレームにわたって距離ｚを測定し、
フレーム毎を基準にして、前記量子効率変調手段が前記半導体光検出器を少なくとも第一の位相シフトで変調し、前記半導体光検出器から前記第一の位相シフトの間に情報を得て、
前記半導体光検出器から前記第一の位相シフトの間に得た情報は、少なくとも二つの前記タイムフレームに用いられる、
ことを特徴とする請求項３４に記載の集積回路。
【請求項４７】
少なくとも前記変調手段の動作をコントロールするマイクロプロセッサーを更に含む請求項３４に記載の集積回路。
【請求項４８】
前記半導体光検出器のそれぞれからのアナログ出力をデジタル変換する手段を更に含む請求項３４に記載の集積回路。
【請求項４９】
前記周波数ωが少なくとも１００ＭＨｚであることを特徴とする請求項３４に記載の集積回路。
【請求項５０】
放射された前記光エネルギーが約８５０ｎｍの波長を有することを特徴とする請求項３４に記載の集積回路。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
（先行出願との関係）
出願人の２０００年１２月１１日に出願された同時係属の米国特許仮出願シリアル番号６０／２５４，８７３、「フォトダイオード量子効率変調を用いたＣＭＯＳ  ３Ｄマルチ画素センサー」より優先権を主張している。出願人は前記出願を参考し、ここに取り入れる。また、出願人は２００１年６月６日に出願された同時係属の米国実用新案出願シリアル番号０９／８７６，３７３、「削減されたピークエネルギーを用いたＣＭＯＳコンパチブルの三次元イメージセンシング」も参考し、ここに取り入れる。
【技術分野】
【０００２】
本発明は概してレンジファインダータイプのイメージセンサーに関係するもので、特に、ＣＭＯＳファブリケーションを用いた一つの集積回路で実施可能なイメージセンサーに関する。更に詳しくは、そのようなセンサーを利用したシステムの消費電力を削減することに関する。
【背景技術】
【０００３】
回路から対象物までの距離を測定する電子回路は当該技術においては知られており、図１のシステム１０に例示することができる。図１の一般化されたシステムでは、システム１０内のイメージング回路構成を用い、その最も上の部分がその最も下の部分より遠くに見せてある対象物２０までのおよその距離（例えばＺ１、Ｚ２、Ｚ３）を得る。一般的にシステム１０は光源３０を含み、光源３０の光出力をレンズ４０により集め、それを映される対象物、ここでは対象物２０に導く。その他の従来技術のシステムは光源３０を設けず、代わりに対象物が反射する周りの光に依存し、実際に周りの光を必要としている。
【０００４】
対象物２０の表面部分が光源３０からの光を様々な割合で反射し、レンズ５０がこの光を集める。この戻り光が、例えば集積回路（ＩＣ）７０上のアレイ内のフォトダイオードなどの様々な検出素子６０に入射する。素子６０は、この光景内の対象物（例えば１０）の明度の解釈を提供し、そこから距離データを推定する。アプリケーションによっては、素子６０が電荷結合されていたり（ＣＣＤ）、ＣＭＯＳ素子のアレイであったりすることもある。
【０００５】
一般的にＣＣＤは、第一のＣＣＤで光検出した電荷を隣接するＣＣＤに直列結合し、その出力を今度は第三のＣＣＤに結合するというような、所謂バケツリレーの形で設定される。このバケツリレー設定は通常ＣＣＤアレイを含む同一のＩＣ上に処理回路構成を製作することを妨げるものである。更に、ＣＣＤはランダム読み出しではなく直列的読み出しを提供する。例えば、ＣＣＤレンジファインダーシステムをデジタルズームレンズのアプリケーションに利用する場合、関係するデータのほとんどはアレイ中のほんの幾つかのＣＣＤにより提供されるにもかかわらず、その関係するデータをアクセスするためにはアレイ全体を読み出す必要があり、そのプロセスは時間のかかるものである。静止画及びある種の動画アプリケーションにおいては、ＣＣＤに基づくシステムはまだ実用性があるかもしれない。
【０００６】
記述したとおり、対象物２０の上部は意図的にその下部よりも遠くに見せてある。つまり、距離Ｚ３＞Ｚ２＞Ｚ１となっている。レンジファインダーのオートフォーカスのカメラ環境では、対象物から得られる相対的な明度データを検討することにより、カメラから（例えばＺ＝０から）対象物１０までのおよその平均距離を素子６０から得る。アプリケーションによっては、例えばレンジファインディング双眼鏡などでは、視野が極めて狭く、焦点を合わせた全ての対象物が実質的に同じ距離にある。しかし通常は、明度に基づくシステムはうまく働かない。例えば図１では、対象物２０の上部はその下部よりもより暗く示されており、おそらくはその下部よりも更に遠く離れている。しかしながら現実の世界では、対象物のより遠く離れた部分はより近いがより暗い部分よりむしろ光沢があったり光輝いている（つまり、より多くの光エネルギーを反射して）こともある。複雑なシーンでは、背景をバックに立っている対象物または被写体までの焦点距離を、被写体を背景から識別するために明度の変化を用いて概算することは大変困難である。そのような様々なアプリケーションにおいては、図１のシステム１０内の回路８０、回路９０及び回路１００がこの信号処理を補助する。記述したとおり、ＩＣ７０がＣＣＤ６０を含む場合、回路８０、回路９０及び回路１００などのその他の回路はチップ外に製作される。
【０００７】
対象物の反射率が不明なので、反射された明度のデータは残念ながら距離の本当に正確な解釈を提供するわけではない。したがって、遠く離れた対象物表面の光る表面は、近くの対象物の光沢のない表面と同じだけの（おそらくはそれ以上の）光を反射することもある。
【０００８】
当該技術においてはその他のフォーカスシステムが知られている。カメラや双眼鏡に用いられる赤外線（ＩＲ）オートフォーカスシステムは、視野内の全てのターゲットまでの平均距離もしくは最短距離である一つの距離を出す。その他のカメラのオートフォーカスシステムでは、距離を測定するためにレンズを被写体に機械的にフォーカスすることがしばしば必要となる。これらの従来技術のフォーカスシステムは、レンズを視野内の一つの対象物に合わせるのがせいぜいで、視野内の全ての対象物の距離を同時に測ることはできない。
【０００９】
一般的に、シーンにおける元の明度の再生や概算によって、人間の視覚システムがそのシーンにおいてどの対象物が存在したかを理解し、またそれらの相対的位置を両眼的に推定することが可能になる。普通のテレビ画面に映し出されたような悲両眼的なイメージについては、人間の脳は過去の経験を用いて対象物の外見上の大きさ、距離及び形を見極める。専門のコンピュータプログラムによって特別な条件下における対象物の距離を概算することもできる。
【００１０】
両眼的なイメージによって観測者はより正確に対象物の距離を判断することができる。しかしながら、コンピュータプログラムが両眼的イメージから対象物の距離を判断するのは難しい。しばしばエラーが発生し、必須信号処理には専門のハードウェアと計算が必要となる。両眼的イメージは、せいぜい直接コンピュータに使用するのに適した三次元イメージを作り出す間接的な方法といったところである。
【００１１】
多くのアプリケーションでは、シーンの三次元的解釈を直接得ることが必要である。しかし実際には、明度測定から視線軸に沿って距離と速度のデータを正確に抽出することは困難である。それでもなお、多くのアプリケーションにおいて距離と速度の正確な追跡が要求されている。例えば、組み立てラインの溶接ロボットは溶接する対象物の正確な距離と速度を測定しなければならない。必要とされる距離の測定は変化する照明条件や上述したその他の欠点により誤ったものになることもある。三次元イメージを直接捕らえることが可能なシステムはそのようなアプリケーションに恩恵をもたらすものである。
【００１２】
専門の三次元イメージングシステムは、核磁気共振と走査型レーザーの分野では存在するものの、そのようなシステムは相当の設備費がかかる。更に、これらのシステムはひどく邪魔なもので、また、例えば体内の臓器を映し出すなどの特定の仕事専用のものである。
【００１３】
その他のアプリケーションでは、走査型レーザー式レンジファインディングシステムで、ｘ軸面とおそらくはｙ軸面においてもレーザー光線を屈折させるミラーを用いて、イメージをラスター走査する。各ミラーの曲角度は、サンプリングするイメージ画素の座標を決定するために使われる。このようなシステムでは、どの画素を見ているのかを知るために各ミラーの角度を正確に検出する必要がある。当然のことながら、精密可動機械部品を提供しなければならないということは、そのようなレンジファインディングシステムをより大きく、複雑で、コストのかかるものにしている。更に、このようなシステムは各画素を直列的にサンプリングするため、単位時間毎にサンプリングできる完全なイメージフレームの数は限られている。「画素」という用語は検出器のアレイ中の一つ以上の検出器によって出された出力結果を指すものとする。
【００１４】
まとめると、好ましくは一つのＩＣ上にＣＭＯＳファブリケーション技術を用いて、必要とする個別の部品の数が少なく、可動部品を全く必要としない直接三次元イメージングを行えるシステムが求められている。オプションとして、システムは非直列的またはランダムに検出器からのデータを出力できる。より好ましくは、そのようなシステムは、必要とするピーク発光出力が比較的低く安価な発光体を用いることもでき、しかしながら高い感度を提供する。
本発明はそのようなシステムを提供するものである。
【発明の要約】
【００１５】
本発明は、明度のデータに依存するのではなく飛行時間（ＴＯＦ）データを用いてリアルタイムで距離と速度のデータを測るシステムを提供するものである。本システムはＣＭＯＳコンパチブルであり、可動部品を必要とすることなくこうした三次元イメージングを提供する。本システムは、フォトン光エネルギーを検出するＣＭＯＳコンパチブルの画素検出器と関連する処理回路構成の両方を含む一つのＩＣ上に製作することができる。
【００１６】
出願人の米国特許６，３２３，９４２Ｂ１（２００１）、「ＣＭＯＳコンパチブルな三次元イメージセンサーＩＣ」では、ＣＭＯＳコンパチブルのＩＣ上のマイクロプロセッサーが好ましくはＬＥＤまたはレーザー光供給源を連続的にトリガーし、イメージングする対象物の表面上の点が少なくとも部分的に光出力パルスを反射する。例えばｃｍなどの良好なイメージ解像度を得るには、光エネルギーの大きくしかし短いパルスが必要とされる。例えば、１０Ｗのピークパルスエネルギー、約１５ｎｓのパルス幅、そして約３ＫＨＺの繰り返し周波数といった具合である。出願人の先のシステムの平均エネルギーは僅か１ｍＷであるのに対し、１０Ｗのピーク電力が求められるということは、好ましいエネルギー光源として比較的高価なレーザーダイオードの使用を本質的に決定づけることになる。検出器アレイの各画素検出器は、光エネルギーパルスの発信からリターン信号の検出までの飛行時間を測る関連エレクトロニクスを有する。該発明では、高ピーク電力狭エネルギーパルスの発信に高バンド幅画素検出器増幅器が必要である。
【００１７】
参照されている出願人の同時係属の米国特許出願は、小さな平均電力と何Ｗではなく数十ｍＷといったと小さなピーク電力の高周波数成分を持つ周期的信号を送信するシステムを開示する。解析を簡単にするために、ｃｏｓ（ω・ｔ）などの理想的な正弦波波形の光エネルギーの周期的信号を仮定したが、ここでもそう仮定する。こうした低ピーク電力の高周波数成分の周期的信号を放射することにより、安価な光源や簡単な狭バンド幅の画素検出器を利用することができる。約２００ＭＨｚの動作（放射エネルギー変調）周波数に対し、バンド幅は数百ＫＨｚの桁でよい。良好な解像精度が、低ピーク電力の発光器を利用しても得られるが、これは狭パルスの高ピーク電力の発光器からの出力よりも有効繰り返し周波数が高いということである。
【００１８】
このようなシステムにおいて、及び本発明において、光源から放射されたエネルギーがおよそＳ1＝Ｋ・ｃｏｓ（ω・ｔ）であってＫが振幅係数で、ω＝２πｆであり、周波数ｆはおそらく２００ＭＨＺであるとする。更に、光エネルギー発光器とターゲット対象物とを隔てる距離がｚであるとする。数学的に分かり易く表現するために、Ｋ＝１とするが、１以下または１以上の係数を使ってもよい。「およそ」という言葉は完全な正弦波の波形を発生することは困難であるという認識のもとに使われている。エネルギーが距離ｚを横断するために必要な飛行時間のために、発信されたエネルギーとアレイ中の光検出器で検出されたエネルギーの間に、Ｓ2＝Ａ・ｃｏｓ（ω・ｔ＋φ）という位相シフトφがある。係数Ａは検出された反射された信号の輝度を表し、画素検出器が受信した同一の帰還信号を用いて別途測ることができる。
【００１９】
飛行時間による位相シフトφは：
Φ＝２・ω・ｚ／Ｃ＝２・（２・π・ｆ）・ｚ／Ｃ
となる。ここでＣは光の速度３００，０００Ｋｍ／秒である。したがって、エネルギー発光器から（及び検出器アレイから）の距離ｚは次のように求められる：
ｚ＝Φ・Ｃ／２・ω＝ΦＣ／｛２・（２・π・ｆ）｝
【００２０】
距離ｚは２πＣ／（２・ω）＝Ｃ／（２・ｆ）をモジュロとして得られる。必要に応じて、ｆ1、ｆ2、ｆ3、．．．．といった光放射エネルギーの幾つかの異なる変調周波数を用いて、Ｃ／（２・ｆ1）、Ｃ／（２・ｆ2）、Ｃ／（２・ｆ3）をモジュロとしてｚを測定してもよい。複数の異なる変調周波数を使用することは、エイリアシングを減らす効果がある。仮にｆ1、ｆ2、ｆ3が整数であるとすると、エイリアシングはＬＣＭ（ｆ1、ｆ2、ｆ3）と表されるｆ1、ｆ2、ｆ3の最小公倍数にまで減らされる。ｆ1、ｆ2、ｆ3が整数でない場合は、ａ1／Ｄ、ａ2／Ｄ、ａ3／Ｄと表現できる分数にモデル化することが好ましい。ここでａiのｉは整数で、Ｄ＝（ＧＣＤ）はａ1、ａ2、ａ3の最大公約数を表す。上記から距離ｚは、ＬＣＭ（ａ1、ａ2、ａ3）／Ｄをモジュロとして決定することができる。これと同様の分析的アプローチは、ここに後述する本発明の様々な実施例においても実施される。
【００２１】
位相Φと距離ｚは、各画素検出器が検出する信号Ｓ2＝Ａ・ｃｏｓ（ω・ｔ＋Φ）と光エネルギー発光器を駆動する信号Ｓ1＝ｃｏｓ（ω・ｔ）とを混合する（またはホモダイン受信する）ことにより測定できる。混合した結果Ｓ1・Ｓ2は、０．５・Ａ・｛ｃｏｓ（２・ω・ｔ＋Φ）＋ｃｏｓ（Φ）｝となり、時間平均値は０．５・Ａ・ｃｏｓ（Φ）となる。必要に応じて、検出された帰還信号の振幅つまり輝度Ａを別途各画素検出器出力から測ってもよい。
【００２２】
位相Φと距離ｚのホモダイン測定を実施するには、検出器アレイ中の各画素検出器が、関連する画素検出器が検出した信号を増幅する低ノイズ増幅器、可変位相遅延ユニット、ミキサー、ローパスフィルター及び積分器を含む専用のエレクトロニクスを有する。ミキサーは低ノイズ増幅器の出力を発信された正弦波信号を可変位相遅延したものと混合する。ミキサーの出力はローパスフィルターで処理され、積分されて、可変位相遅延ユニットのコントロール位相シフトにフィードバックされる。平衡状態において各積分器の出力は、関連する画素検出器と距離ｚ離れているターゲット対象物上の点との間の飛行時間ＴＯＦつまり距離ｚに関連する位相Ψ（Ψ＝Φ±π／２とする）となる。アナログ位相情報は直ちにデジタル変換され、チップ上のマイクロプロセッサーはそこで各画素検出器から関連するターゲット対象物上の点までのｚの値を計算できる。必要に応じて、マイクロプロセッサーは更にｄｚ／ｄｔ（及び／またはｄｘ／ｄｔ、ｄｙ／ｄｔ）も計算できる。
【００２３】
しかしながら、出願人が参考とした同時係属の特許仮出願では、低ピーク電力高周波数成分の周期的信号を用い、位相遅延を利用してＴＯＦ、ｄｚ／ｄｔ（及び／またはｄｘ／ｄｔ、ｄｙ／ｄｔ）及びその他の情報を測定する、こうしたシステムの検出感度が相当に高められている。より詳しくは、改善されたミキサーについての記述があり、その中で混合は、例えばＭＯＳトランジスターのゲートの使用や光検出器の逆バイアスの変更により検出器アレイ中の光検出器の量子効率（ＱＥ）を変調した結果として行われている。そのような混合のもたらす効果としては高周波感度の改善、検出信号／ノイズ比の改善、より小さなフォームファクター、電力消費の減少及び製作コストの削減などがある。
【００２４】
本発明では、ＱＥ変調の実施例を幾つか記載する。概念的にはそれらの実施例は二つの一般的なカテゴリーに分類できる。最初のカテゴリーは可変位相遅延アプローチ（出願人の同時係属出願シリアル番号０９／８７６，３７３に記載されたものと似ていなくはないもの）に関係するもので、ただし専用エレクトロニックミキサー（例えばギルバートセルなど）がＱＥ変調で置き換えているものである。２番目のカテゴリーはＱＥ変調を用いて固定位相で混合し、様々な空間的マルチプレクシングアプローチ及び時間的マルチプレクシングアプローチの実施に関わるものである。どちらの方法も、フォトダイオードの逆バイアスを変更することにより、またはＭＯＳで実施したフォトゲート付きのフォトダイオードにゲート電圧を加えた後変更することにより、ＭＯＳで実施したフォトダイオードのＱＥを変調する効果がある。どちらの方法にも、シングルエンドまたはダブルエンドの差動信号処理を用いてもよい。差動ＱＥ変調は、より迅速なＱＥ変調が可能になるという効果があり、かつ環境光やフォトダイオードの暗電流による共通モード効果を十分に除去する差動出力を提供する。一般的に、どちらの方法のカテゴリーも、フォトダイオードのキャパシターに光検出器信号電荷を蓄積するために有利である。必要に応じて、ＱＥ変調停止時に蓄積された電荷を周期的に調べてもよい。そのような信号蓄積アプローチは、高周波数で小振幅の光電流を直接測ろうとする方法よりも好ましい。
【００２５】
可変位相遅延（カテゴリー１）を用いて、ＱＥ変調された画素フォトダイオード（またはフォトゲートフォトダイオード）それぞれからの光電流を、広バンド幅、高周波数応答または高閉ループ利得を示す必要のない、関連する比較的高入力のインピーダンス増幅器に入力として結合する。増幅器の出力はローパスフィルター（ＬＰＦ）に直接加えられ、このＬＰＦの出力が積分器を駆動する。積分器の出力を、光検出器ダイオードを駆動するＱＥ変調信号をコントロールする可変位相遅延（ＶＰＤ）をコントロールするように結合する。ＶＰＤもまた光エネルギー発光器をコントロールする周期的信号ジェネレーターからの信号により駆動される。画素フォトダイオード検出器からの出力信号及びホモダイン駆動信号に関連するＤＣオフセットがあってもなくてもよい。オフセットがないと想定して、定常状態においてＬＰＦ出力はゼロとなる。適当なＤＣオフセットがあるものと想定すると、定常状態においてＬＰＦ出力は最小値または最大値となる。この方法はシングルエンドで実施してもよいが、ポジティブ信号とネガティブ信号をＱＥ変調され位相の揃っていないフォトダイオードから得る、相補型アプローチを用いてダブルエンドで実施する方が好ましい。
【００２６】
固定位相遅延（カテゴリー２）を用いる場合、固定ホモダイン信号を使って各光検出器をＱＥ変調する。カテゴリー２では、フォトダイオード検出器の異なるグループまたはバンクを、非局在の方法でアレイ中で規定することができる。例えば、フォトダイオード検出器の第一のバンクを固定の０度位相シフトでＱＥ変調し、第二のバンクを固定の９０度位相シフトでＱＥ変調し、第三のバンクを固定の１８０度位相シフトでＱＥ変調し、第四のバンクを固定の２７０度位相シフトでＱＥ変調することができる。各画素内には、四つのバンクそれぞれに対応するフォトダイオード検出器があってもよい。位相情報とターゲット対象物の輝度情報は、一つの画素内の各バンクの出力値を調べることにより測定できる。この固定遅延アプローチによれば、各画素に関連するエレクトロニック回路構成は簡易化され、電力消費が削減し、必要とするＩＣチップ面積を減らすこともでき、時間的マルチプレクシング及び空間的マルチプレクシングのための様々な技術をも適用可能にする。
【００２７】
本発明の様々な実施例において、チップ上の測定情報は、連続した順番ではなくランダムな出力でもよく、三次元のイメージを必要とする対象物のトラッキング及びその他の情報のオンチップ信号処理を直ちに行うことができる。システム全体は小さく、ロバストで、必要となるチップ外の個別部品点数は比較的少なく、改善された検出信号特徴を示す。チップ上の回路構成はこうしてＴＯＦデータを用い、直ちに対象物上の全ての点の距離と速度、あるいは一つのシーンの中の全ての対象物の距離と速度を同時に測ることが可能である。
【００２８】
本発明のその他の特徴や効果は、好ましい実施例を詳細に述べた以下の記載し、関連する図面とともに示す。
【好ましい実施例の詳細な説明】
【００２９】
本発明は、高周波成分を伴った周期的な光エネルギーを有利に送信し検出するものであり、飛行時間ひいては距離データｚを識別するため、送信波形と検出波形の間の位相シフトに依存する。パルスタイプの周期的な波形が使用されるが、波形が数学的に分析し易いので本発明では正弦波形の放射及び検出に関して記述するものである。しかしながら、不完全な正弦波形を含む高周波成分を持つ周期的なパルス波形は、様々な係数と周波数倍数の完全な正弦波形の集団として数学的に表現できると理解される。そのような波形の送信及び検出は、低ピーク電力の比較的安価な発光器を利用でき、バンド幅の比較的狭い増幅器の使用を可能にする、という効果がある。これは、パルス幅が狭くデューティサイクルの低い一連のパルスが、ピーク電力の非常に高い発光器によって放射されることを記載する、出願人が参考文献としている米国特許６，３２３，９４２Ｂ１（２００１年）とは対照的である。
【００３０】
図２Ａは、本発明において放射される典型的かつ理想的な周期的な光エネルギー信号、ここではｃｏｓ（ωｔ）として表される信号の高周波成分を描写している。波形の周期Ｔは、Ｔ＝２・π／ωで示される。信号は如何なる大きさのオフセットも存在していないという意味で、ＡＣ結合されているかのように描写されている。以下に記述するように、送信された信号の動作周波数は好ましくは数百ＭＨｚの範囲内であり、平均送信電力及びピーク送信電力は例えば約５０ｍＷ以下など、比較的弱いものである。
【００３１】
送信されたエネルギーの一部分はターゲットの対象物に到達し、少なくとも一部分は本発明の装置の方向へ反射され検出される。図２Ｂは、送信された波形の帰還してきたものを描写し、Ａ・ｃｏｓ（ωｔ＋φ）で表される。ここで、Ａは減衰係数、φは本発明の装置からターゲットの対象物までの距離を横断するためにかかるエネルギーの飛行時間（ＴＯＦ）の結果として生じる位相シフトがある。ＴＯＦを知ることは、例えばターゲット２０のようなターゲット対象物上の点から、本発明によるシステム内の検出器のアレイ中の受信画素検出器までの距離ｚを知ることと等しい。
【００３２】
図２Ｃは、本発明ではＤＣオフセットが存在していること除いて、図２Ｂに示したものと同様である。図２Ｂで示した波形は１＋Ａ・ｃｏｓ（ωｔ＋φ）として表すことができる。後述するように、フォトダイオードをバイアスする幾つかの実施例ではＤＣオフセットが望ましいが、基礎となる数学的計算にそれほど影響を与えるものではない。繰り返すが、図２Ｃの波形の周期Ｔは、図２Ａ及び図２Ｂに示してあるように、Ｔ＝２・π／ωであるものとする。
【００３３】
図２Ｄ及び図２Ｅは、ここで使用しているデューティーサイクルの概念を理解する際に有用である。図２Ｄで示すようなパルスタイプの周期的な信号では、デューティーサイクルｄは、時間の比ＴH／Ｔで定義され、ここでＴHは信号が所与の閾値ＶHより高い時間で、Ｔは信号の周期である。閾値レベルＶHは通常、最大信号レベルと最小信号レベルの平均である。本発明の内容においては、ＴHがフォトダイオード検出器２４０−Ｘがその間に変調される時間を表すことを除いて、上記の定義は類似しており、図２Ｅで示すようにＴは発光器２２０の変調をオンにしたりオフにしたりする繰り返し期間である。本発明の内容においては、平均電力を一定に保つために光エネルギー発光器２２０のピーク電力放射を適切に調整すれば、ＴH／Ｔを減少させることができる。記述したとおり、発光器２２０によって放射される光エネルギーが周期的であれば、それらは方形波あるいは方形波のようなものである必要はない。図２Ｅで示したような波形を放射し検出することができる。しかしながら、デューティーサイクルの上記定義は、図２Ｅのような波形にも適用できるものとする。
【００３４】
送信された周期的な光エネルギー信号の繰り返し率を特定することは、送信された波形及びデューティーサイクル、距離ｚを解像する際の望ましい精度及び光エネルギー発光器のピーク電力必要条件の考察を含むトレードオフを伴う。例えば、検出された位相シフト情報を８ビットでアナログ−デジタル変換すると仮定すると、その高周波成分が、例えば２００ＭＨｚといったように数百ＭＨｚである周期的な送信信号は、ｃｍ程度の距離ｚの解像度と一致している。実際には、連続的な正弦タイプ波形を仮定すると、光エネルギー発光器から要求されるピーク電力は約１０ｍＷである。もちろん、仮に送信波形のデューティーサイクルが１％に減少したとすると、光エネルギー発光器のピーク電力を約５００ｍＷ程度に増加させなければならない。低ピーク電力の発光器を使用する能力が、本発明と先に参考文献とした出願人の米国特許６，３２３，９４２Ｂ１（２００１年）との間の違いを示す要素の一つであると理解できる。
【００３５】
次に、図３を参照として、本発明の位相シフト情報の処理と使用について記述する。図３は、１つのＩＣ２１０上に製作されることが好ましい三次元イメージングシステムである本発明２００を描写するブロックダイヤグラムである。システム２００は、可動部分を必要とせず、チップ外の部品が比較的少なくてよい。図３は、参考文献とした出願人の同時系属の実用新案出願から抜粋したものであり、図３の様々な素子の回路の詳細は異なるものの、本発明を説明するために使用することが可能である。概要としては、本発明の様々な実施例において、アレイ２３０中の各光検出器２４０−ｘが、光検出器内でＱＥ変調を実施する関連エレクトロニクス２５０−ｘを有することが好ましい。可変位相遅延あるいは固定位相遅延のどちらの技術を使用するにしても、本発明ではｚ＝φ・Ｃ／２・ω＝φ・Ｃ／｛２・（２・π・ｆ）｝によって、距離ｚを決定する。
【００３６】
システム２００は、例えば数百ＭＨｚの繰り返し率で駆動される場合、５０ｍＷ程度のピーク電力を出力できる低ピーク電力レーザーダイオードや低ピーク電力ＬＥＤといった発光器を含んでおり、かつ好ましい実施例では、ここに定義されるようにデューティーサイクルが１００％に近い。現在では、有用な発光器は、バンドギャップエネルギーがＣＭＯＳ  ＩＣ２１０の好ましい素材であるシリコンとは大きく異なる、ＡｌＧａＡｓのような素材から作られる。それゆえ、図３では発光器２２０は２１０のチップ外であるように描写してあるが、発光器２２０を囲んでいるファントムラインは、代わりにＣＭＯＳコンパチブル素材から作られる発光器２２０をＩＣ２１０上に製作してもよいことを表している。
【００３７】
光源２２０は、他の波長でもかまわないができれば８００ｎｍの波長でエネルギーを放射する低ピーク電力ＬＥＤか、または、レーザーであることが好ましい。８００ｎｍ以下の波長では、放射された可視光になり始め、レーザー作製はより難しくなる。９００ｎｍ以上の波長では、ＣＭＯＳ／シリコンフォトダイオードの効率が急速に下がる。何れにせよ１１００ｎｍでは、ＩＣ２１０のようなシリコン基板上に製作された素子にとっては最も高い波長である。特定の波長を持った放射光を使用し、また異なる波長の入射光をフィルターにかけることによって、環境光の有無にかかわらずシステム２００は作動する。システム２００が暗闇内で機能できると、警備用及び軍用タイプのイメージング応用に有効である。チップ外に実装したレンズ２９０は、好ましくは画素検出器２４０ｘが視野内のある特定の一つの点（例えば対象物表面の点）からの光を受け取るように、フィルターした入射光をセンサーアレイ２３０上に集光する。
【００３８】
光波の伝達の特性により、普通のレンズ２９０を用いて光をセンサーアレイ上に集光することができる。レンズ（２９０´）が、発光器２２０から送信された光エネルギーを集光する必要がある場合、ミラータイプの配置を使用するとすると、２９０と２９０´には単一レンズが使用される。一般的なＬＥＤまたはレーザーダイオード発光器２２０は、おそらく１００ｐＦ程度の分流容量を有する。それゆえ発光器２２０を駆動する際、小さなインダクタンス（おそらく数ｎＨ程度）を容量と並列に配置し、結合したインダクタンス―容量が通常数百ＭＨｚという発光器の周期的な周波数で共振するようにすることが有利である。その代わりにインダクタンス（ここでも数ｎＨ）は、発光器とその寄生容量に直列結合することができる。そのようなインダクタンスは必要に応じて、発光器へのボンディングワイヤーを使用して作ることができる。
【００３９】
ＣＭＯＳコンチパブルＩＣ２１０の上には、発振器２２５ドライバー、（おそらく１００×１００の（またはそれ以上の）画素検出器２４０と１００×１００（またはそれ以上の）関連エレクトロニクス処理回路２５０から成る）アレイ２３０、マイクロプロセッサーまたはマイクロコントローラーユニット２６０、（好ましくはランダムアクセスメモリーすなわちＲＡＭと読み出し専用メモリーすなわちＲＯＭを含む）メモリー２７０、例えばアレイ２３０中の様々な画素検出器によって検出される位相情報φの８ビットのＡ／Ｄ変換を供与するアナログ／デジタル（Ａ／Ｄ）変換ユニットを含む様々な計算及び入力／出力（Ｉ／Ｏ）回路構成２８０を製作することが好ましい。実施によっては、各エレクトロニック処理回路２５０の一部分として、単一のチップ上に（Ａ／Ｄ）コンバーター機能を供するか、または専用のＡ／Ｄコンバーターを設置する。Ｉ／Ｏ回路２８０は、エネルギー発光器２２０を駆動する発振器２２５の周波数をコントロールする信号も与えることができることが好ましい。
【００４０】
図３に示したＤＡＴＡ出力ラインは、アレイ２３０中の様々な画像検出器２４０からの位相シフト情報を用いて本発明によって計算する情報の一部分あるいは全てを表している。好ましくは、マイクロプロセッサー２６０が視野シーン内の対象物を識別するために、ＲＡＭ２７０に蓄積された連続するフレームを調べる。それからマイクロプロセッサー２６０は距離ｚを計算し、対象物の速度ｄｚ／ｄｔ、ｄｘ／ｄｔ、ｄｙ／ｄｔを計算することができる。更に、マイクロプロセッサー２６０と関連するチップ上の回路構成は、例えばシステム２００を用いたアプリケーションがバーチャル入力デバイスを伴ったユーザーインターフェースを検出する場合には使用者の指といった具合に、所望されるイメージの形を認識するようにプログラムすることができる。そのようなアプリケーションでは、マイクロプロセッサー２６０によって与えられたデータは、キーストローク情報に変換される。この情報の一部分または全て（図３ではＤＡＴＡとして示してある）は、更なる処理をするために例えばユニバーサルシリアスバスを経由して、このＩＣから外部のコンピューターに転送することもできる。もしマイクロプロセッサー２６０が十分な計算能力を有していれば、追加的なチップ上の処理も行ってもよい。必要に応じて、ＣＭＯＳコンチパブル検出器２４０のアレイからの出力にランダムな方法でアクセスし、それによりＴＯＦデータを如何なる順序ででも出力できることも留意すべきである。
【００４１】
その他の機能としては、インターフェース回路２８０を通じて作動するマイクロプロセッサー２６０は、例えばｆ1＝２００ＭＨｚといった所望される周波数、所望されるデューティーサイクルでドライバー２２５を周期的に発振させる。発振器ドライバー２２５からの信号に応答して、レーザーダイオードまたはＬＥＤ２２０は、例えばｆ1＝２００ＭＨｚといった所望される周波数、デューティーサイクルで光エネルギーを放射する。ここでも数学的説明を容易にするため正弦波形または余弦波形を想定しているが、例えば方形波のような、類似したデューティーサイクル、繰り返し率、ピーク電力である周期的な波形を使用してもよい。記述したように、本発明では例えば１０ｍＷといったように、平均電力及びピーク電力がかなり低いという効果がある。その結果、米国特許６，３２３，９４２Ｂ１（２００１年）に記載されている出願人の先の発明における高ピーク電力レーザーダイオードでは何ドルもの費用がかかるのに対して、ＬＥＤ発光器２２０の費用は３０セント程度である。
【００４２】
周期的な高周波成分が理想的にはＳ1＝ｃｏｓ（ωｔ）で表現される光エネルギーは、ある距離ｚ離れたところにあるターゲット対象物２０上にレンズ２９０′によって集光される。ターゲット２０に降りかかる光エネルギーの少なくとも一部分はシステム２００に向かって反射され、アレイ２３０中の１つ以上の画素検出器２４０によって検出される。システム２００、より詳しくはアレイ２３０中の任意の画素検出器２４０と対象物２０上のターゲット点を隔てる距離ｚのために、位相は検出された光エネルギーが飛行時間つまり隔てる距離ｚに比例するある量φだけ遅延する。異なる画素検出器２４０によって検出される入射光エネルギーは、異なる飛行時間または距離ｚが関係するため、異なる位相φを持ち得る。図３を含む様々な図では、入射光エネルギーはＳ2＝Ａ・ｃｏｓ（ωｔ＋φ）で表され、例えば実際にはＤＣ成分を含む帰還信号のＡＣ成分である。しかしながら、ＤＣ成分は、比較的重要性はなく、図示はしていない。
【００４３】
後述するように、マイクロプロセッサー２６０及びマイクロプロセッサーによって実行されるメモリー２７０に搭載したソフトウェアと提携して、相対位相遅延を調べ決定することは、アレイ２３０中の各画素検出器２４０に関連したエレクトロニクス２５０の機能である。バーチャルキーボードといったような、システム２００がデータ入力メカニズムをイメージするアプリケーションでは、マイクロプロセッサー２６０が、幾つかのバーチャルキーのうちどれが、あるいは例えばバーチャルキーボードのようなバーチャルデバイスのどの領域が、使用者の指またはスタイラスで触られたかを識別するのに十分な検出データを処理する。それゆえシステム２００からのＤＡＴＡ出力は様々な情報を含む。こうした情報は、距離ｚ、対象物２０の速度ｄｚ／ｄｔ（及び／またはｄｘ／ｄｔ、ｄｙ／ｄｔ）の情報や、例えば使用者の手またはスタイラスによって触れられたバーチャルキーの識別のような対象物の識別を含むが、こうした例に限られるわけではない。
【００４４】
好ましいＩＣ２１０はまた、マイクロプロセッサーまたはマイクロコントローラーユニット２６０、（好ましくは、ランダムアクセスメモリーすなわちＲＡＭと読み出し専用メモリーすなわちＲＯＭを含む）メモリー２７０及び様々な計算、入力／出力（Ｉ／Ｏ）回路２８０を含む。例えば、Ｉ／Ｏ回路２８０からの出力は、エネルギー発光器２２０を駆動する発振器２２５の周波数をコントロールすることができる。他の機能としては、コントローラーユニット２６０は、対象物までの距離ｚと対象物の速度（ｄｚ／ｄｔ、ｄｙ／ｄｔ、ｄｘ／ｄｔ）の計算を行うことができる。図３で示したＤＡＴＡ出力ラインは、様々な画素検出器２４０からの位相シフト情報を用いて本発明によって計算されたそのような情報の一部分または全てを表している。
【００４５】
画素センシング検出器の二次元アレイ２３０は、標準的な商業用のシリコン技術を使用して製作することが好ましい。これにより、回路２２５、２６０、２７０、２８０だけでなく、様々な画素検出器２４０とそれらの関連回路２５０を含み、好ましくはエネルギー発光器２２０も含んだ単一ＩＣ２１０を製作できるという効果がある。当然のことながら、画素検出器のアレイと同一ＩＣ上にそのような回路とコンポーネントを製作できれば、信号パスが短くなり、処理時間及び遅延時間を短縮することが可能である。図３では、システム２００は集光レンズ２９０及び／または２９０′を含んでいてもよいが、それらのレンズはＩＣチップ２１０外にに製作されるものとする。
【００４６】
各画素検出器２４０は、電流源、理想的なダイオード、分流インピーダンス、ノイズ電流源の並列結合と等しく、その上に降りかかってくる入射フォトン光エネルギーの量に比例する電流を出力する。ＣＭＯＳ画素ダイオードまたはフォトゲート検出器素子のアレイを実現するために、ＣＭＯＳファブリケーションを利用することが好ましい。典型的なフォトダイオード製造技術は、井戸への拡散、基板への拡散、井戸から基板へのジャンクション及びフォトゲート構造を含む。井戸から基板構造のフォトダイオードは、赤外線（ＩＲ）に対する感度がより高く、少ない容量を示し、それゆえ、基板への拡散構造のフォトダイオードよりも好まれる。
【００４７】
記述したように、図４は出願人の同時係属実用新案出願に記載された実施例を表している。図４はＩＣ２１０の一部分とアレイ２３０の一部分を示しており、２４０−１から２４０−ｘの画素検出器と、２５０′−１から２５０′−ｘの典型的なダイオード関連エレクトロニクスを描写する。図４を含む様々な図では、分かりやすく図示するため、レンズ２９０は図示していない。図４は本発明に直接的には関係していないが、本発明がもたらす利益を評価するために、またよりよく理解されるように含めてある。その後に続く説明では、図９Ａ−９Ｃはカテゴリー１のＶＰＤでのＱＥ変調技術のためのもので、図１０Ａ―１０Ｃはカテゴリー２の固定位相変調技術のためのものであり、残りの図はこれら様々な技術の特徴を図示している。
【００４８】
実際のアレイは何百何千かそれ以上の画素検出器と関連エレクトロニクス回路を含んでいるが、図４は分かりやすく図示するために、２つの画素検出器２４０と２つの関連エレクトロニクス回路２５０′だけを図示している。記述したように、必要に応じてＩＣチップ２１０上にオムニバスＡ／Ｄ機能の実施するのではなく、専用Ａ／Ｄコンバーターを各エレクトロニクス回路２５０′―１から２５０′―ｘの一部として設置することができる。
【００４９】
次に、画素検出器２４０−１による入射光エネルギーの検出について考える。低電力ＬＥＤまたはレーザーダイオード等２２０が理想的な高周波成分Ｓ1＝ｃｏｓ（ω・ｔ）を有する光放射光を放射すると仮定すると、（距離がｚ離れたところにある）ターゲット２０の表面上の点で反射されたそのような放射光の一部分は、Ｓ2＝Ａ・ｃｏｓ（ω・ｔ＋φ）で与えられる。この入射する放射光を受け取ると、画素検出器２４０−１は低ノイズ増幅器３００が増幅する信号を出力する。典型的な増幅器３００は、１２ｄＢ程度の閉ループ利得を有する。
【００５０】
記述したように、光源２２０からの周期的な放射は、数百ＭＨｚの高周波成分を持つ正弦または正弦のような形が好ましい。この高い光変調周波数にもかかわらず、関心のある周波数全てはこの変調周波数に近いため、増幅器３００は１００ＫＨｚまたはその程度のバンド幅、おそらく数十ＫＨｚという低いバンド幅があれば十分である。ＩＣ２１０上に何百何千という低ノイズの比較的低いバンド幅の増幅器３００を設置することが、出願人の原発明におけるように狭いパルスを透過させる広バンド幅の増幅器を設置するより容易で、経済的な取り組みであることは、理解されるものである。それゆえ図４では、アレイ２３０は比較的小さなバンド幅の増幅器３００で機能し、各増幅器の出力は関連ミキサー３１０の第一の入力に直接結合している。関連ミキサー３１０の２番目の入力は、第一の入力における周波数と同様の周波数を持つ信号である。各増幅器３００と関連ミキサー３１０が単一のユニットとして実現されるならば、ユニット全体がおよそ数十ＫＨｚのバンド幅を持ち、高周波反応も数十ＫＨｚ程度で足りる。
【００５１】
図４に示したように、検出信号と送信信号を比較すると、ＴＯＦと距離ｚに関連した位相シフトφがある。各回路２５０′―ｘは、ミキサー３１０の第一の入力に関連する低ノイズ増幅器３００の出力を結合する。図４で説明する出願人の先の発明では、ミキサー３１０はギルバートセルや乗算機などとして実現可能である。
本質的に各ミキサー３１０は、関連画素検出器２４０からの増幅された検出出力信号Ｓ2をジェネレーター２２５信号Ｓ1とホモダイン検波する。放出光エネルギーが正弦波か余弦波として表現される理想的な高周波成分を持つと仮定すると、ミキサー出力の積Ｓ1・Ｓ2は、０．５・Ａ・｛ｃｏｓ（２・ω・ｔ＋φ）＋ｃｏｓ（φ）｝であり、平均値は０．５・Ａ・ｃｏｓ（φ）である。必要に応じて検出された帰還信号の振幅つまり輝度Ａは、各画素検出器出力から別々に測定してもよい。実際には、Ａ・ｃｏｓ（φ）の８ビットのアナログからデジタルへの解像度は、結果としてｚ測定における約１センチの解像度になる。
【００５２】
各ミキサー３１０は、可変位相遅延（ＶＰＤ）ユニット３２０の出力に結合した第二の入力を有している。ＶＰＤユニット３２０は、様々な方法で実施することができる。例えば、各インバーターの信号を送るスピードを速めたり遅くしたりするように動作電力供給電圧が変化する、直列結合した一連のインバーターを使用するといった方法である。各ＶＰＤユニット３２０への第一の入力は信号ジェネレーター２２５で作られ、Ｓ1＝ｃｏｓ（ωｔ）であり、精々信号係数を加えるか引くか与えるかしたものである。ＶＰＤ３２０がジェネレーター２２５で作られたｃｏｓ（ωｔ）信号に可変時間遅延ψを加えると想定する。そこでミキサー３１０は、増幅器３００によって出力された増幅されたｃｏｓ（ω・ｔ＋φ）信号と、ＶＰＤ３２０によって出力されたｃｏｓ（ω・ｔ＋ψ）信号を混合する。そして、ミキサー３１０は、０．５・Ａ・｛ｃｏｓ（φ−ψ）＋ｃｏｓ（２・ω・ｔ＋φ＋ψ）｝を含む信号を出力する。ミキサー３１０の出力はローパスフィルター３４０の入力に結合する。フィルター３４０は好ましくは１００Ｈｚ程度から数ＫＨｚ程度のバンド幅を有する。かくして、フィルター３４０からの出力が、０．５・Ａ・ｃｏｓ（φ−ψ）に比例する低周波信号になる。この低周波信号はここでインテグレーター３３０に入力される。インテグレーター３３０の出力は、画素検出器２４０―ｘに対するφxである。
【００５３】
ＶＤＰ３２０は、位相差が（φ−ψ）あるが発光器２２０が放射する変調周波数と同一の変調周波数をもった２つの信号によって駆動される。位相シフトがψ＝φ±９０度である場合、インテグレーター３３０の出力極性が変化することに留意すべきである。図４に示した構造では、各画素検知器２４０−ｘによって検出された帰還信号と関連した位相シフトψx＝φx±９０度が、画素検出器のインテグレーター３３０−ｘから得られる。
飛行時間による位相シフトφは、次のように求めることができる。
φ＝２・ω・ｚ／Ｃ＝２・（２・π・ｆ）・ｚ／Ｃ
ここでＣは、３００，０００Ｋｍ／秒の光の速度である。したがって、エネルギー発光器２２０からアレイ２３０中の画素検出器２４０−ｘまでの距離ｚは、次のように求められる。
ｚ＝φ・Ｃ／２・ω＝φ Ｃ／｛２・（２・π・ｆ）｝
【００５４】
距離ｚは、２πＣ／（２・ω）＝Ｃ／（２・ｆ）をモジュロとして分かる。ｆ1、ｆ2、ｆ3・・・といった幾つかの異なる変調周波数を使用することによって、距離ｚはＣ／（２・ｆ1）、Ｃ／（２・ｆ2）、Ｃ／（２・ｆ3）等をモジュロとして決定することが可能になり、更に、エイリアシングを避けるか、少なくとも減らすことができる。例えば、マイクロプロセッサー２６０はジェネレーター２２５に、例えばｆ1、ｆ2、ｆ3といった選択された周波数の正弦駆動信号を出力するよう命令することができる。例えばｉ＝整数のようにｆ1、ｆ2、ｆ3が整数であるとすると、エイリアシングはＬＣＭ（ｆ1、ｆ2、ｆ3）で表されるｆ1、ｆ2、ｆ3の最小公倍数にまで減少される。ｆ1、ｆ2、ｆ3が整数でない場合には、ａ1／Ｄ、ａ2／Ｄ、ａ3／Ｄのように表現できる分数としてモデル化されるのが好ましい。ここでａiは、整数ｉで、Ｄ＝ＧＣＤ（ａ1、ａ2、ａ3）であり、ここでＧＣＤは最大公約数を示す。そこで距離ｚは、ＬＣＭ（ａ1、ａ2、ａ3）／Ｄをモジュロとして決定される。
【００５５】
各ミキサー３１０への２つの入力信号が、例えば回路実施に応じてψx＝φx＋９０度またはψx＝φx−９０度のどちらか選択される位相において、お互いから９０度位相が外れた時図４の閉ループ帰還回路構成は安定した点に達する。適切な９０度の位相外定常状態では、各ローパスフィルター３４０からの出力信号は、理想的にはゼロである。例えば、ローパスフィルター３４０信号の出力信号が正であるとすると、関連インテグレーター３３０からの出力信号は、ローパスフィルターの出力がゼロ状態に戻るように駆動する位相シフトを更に加えることになる。
【００５６】
帰還システムが定常状態の時、アレイ２３０内の画素検出機エレクトロニクス２５０′−ｘは、ψX＝φX±９０度として、ψ1、ψ2、ψ3・・・ψNといった様々な位相角度を提供する。例えばエレクトロニクス２８０に関連するアナログ／デジタル変換機能を使用するなどして、アナログフォーマットからデジタルフォーマットへ位相角度を変換することが好ましい。必要に応じてエレクトロニクス２５０′−ｘは、全ての画素に対して一定の位相値を持つ信号を混合できる。マイクロプロセッサー２６０は、上記の数学的関係を使用して距離ｚ（及び／または他の情報）を計算するためのソフトウェア、例えばメモリー２７０に搭載した、または搭載可能なソフトウェアを実行することができるという効果がある。必要に応じて、マクロプロセッサー２６０は、エイリアシングエラーを減少、あるいは削除したりすることによってシステムの性能を向上させるために、例えば、ｆ1、ｆ2、ｆ3・・・といった不連続の周波数を出力するように、ジェネレーター２２５に命令することもできる。
【００５７】
引き続き図４を参照すると、位相角度ψ＝φ±９０度を生み出すためには、様々な実施方法を用いることができる。所与のアプリケーションでは３０フレーム／秒のフレーム率でイメージを得る必要があると仮定する。そのようなアプリケーションでは、約３０ｍｓのサンプル率で、Ａ／Ｄ変換がなされる間に位相角度ψをサンプリングすれば十分である。このサンプル率は、図４で示されるように、本来エレクトロニクス２５０′−ｘ内に存在する比較的低いバンド幅と同等である。実際には、システム２００は約１ｃｍの距離ｚの解像度を供与することができ、実際のアプリケーションでは、ｚの範囲は１００ｍ程度もしくはそれ以下である。
【００５８】
距離ｚは位相遅延ψから得られるＴＯＦ情報から決定されるが、ターゲット対象物２０から戻る信号の相対輝度もまた、有用な情報を供与できることに留意する。帰還信号上の振幅係数「Ａ」は相対輝度を示す。図４の帰還構造はローパスフィルター３４０からの最小出力信号を達成しようとするが、僅かな変更により最大ローパスフィルター出力信号を代わりに用いてもよく、そうすると出力信号は輝度係数Ａを示すことになる。このような構造は、低ノイズ増幅器３００の出力の別のコピーを変調するために、ＶＰＤ３２０からの出力と共に９０度位相のずれた信号を用いて実施することができる。こうして変調されたシグナルの平均振幅は、入射する検出された帰還信号における係数Ａに比例する。
【００５９】
出願人の先行発明の説明を完了したので、次に本発明の様々な実施例について、主に図９Ａ―９Ｃ（カテゴリー１）と図１０（カテゴリー２）を参照しながら記述する。本発明においては、（ここで図４で示しているような先行発明で使用されたような）専用のエレクトロニクスミキサーは使用せず、代わりに、量子効率（ＱＥ）変調技術を使用する。これらのＱＥ変調技術は、検出された信号電荷を蓄積することができるという効果があり、検出光電流によって生成された高周波で小振幅の信号を直接測定しようとする方法よりも好まれる。
【００６０】
本発明によるＱＥ変調回路トポグラフィーを分類する前に、ＭＯＳダイオードの働きと、ＭＯＳダイオード量子効率がいかにしてバイアスポテンシャル及び／またはフォトゲートポテンシャルによって変化するかということを記述することが有用である。図５Ａ及び図５Ｂは、ＩＣ２１０の一部分を描写したもので、ここではｐドープ基板４１０上に製作された様子を示した、単一フォトダイオード検出器２４０を描写したものである。フォトダイオード２４０には、幅がＷであり、その上にはドーピング濃度の低いｎ領域４３０とドーピング濃度のより高いｎ領域４４０がある空乏層４２０が示してある。（ここでは、空乏層と空乏領域という言葉は同義として使用している。）ｎ+ドープ領域４４０はフォトダイオード陽極として働き、それへの接続は４５０として示される。基板５２０の上部の領域に形成されたｐ+ドープ領域４６０はフォトダイオードの陰極として働き、それへの接続は４７０として示される。空乏幅がＷである空乏領域４８０は、−領域４３０とｐ基板領域４１０の間に存在する。（ここで記述しているドーピング極性は反転してもよく、記述したｐ基板素材の上ではなくｎ基板素材の上に構造を製作することもできると理解されるものである。）
【００６１】
空乏領域４８０の幅Ｗは、フォトダイオード陽極４５０とフォトダイオード陰極４７０の間に加えられた逆バイアス電圧を変化すると、変化つまり変調する。このバイアスポテンシャルは図５ＡにおいてＶｒ１と表され、図５ＢではＶｒ２で表されている。図５Ａ及び図５Ｂにおいては、Ｖｒ２＞Ｖｒ１であり、結果として空乏領域の幅Ｗが増加する。
例えば、ターゲット２０から反射されたエネルギーのような入射光エネルギーを表しているフォトンは、アレイ２３０中のフォトダイオード２４０―ｘの上に降りかかる。例えば図の中でも図３を参照のこと。フォトンは、これらのフォトダイオードの空乏領域と準中性領域に、電子―正孔ペアを生み出すことができる。これらの電子―正孔ペアは、再結合する前に比較的長い寿命をもつ。空乏領域に正孔のペアを生み出すフォトンは、基板の準中性領域に電子―正孔ペアを生み出すフォトンよりも、フォトン毎の光電流の発生がはるかに高いという効果がある。これは、空乏領域で生成される電子―正孔ペアは電界によって素早く掃引され、結果として生じる光電流に大きく寄与するからである。対照的に準中性領域で生成された電子―正孔ペアは暫くの間そこに留まり、光電流に実質的な寄与はないまま再結合をする可能性が高い。空乏層の幅Ｗを増加させることで、正孔ペアが生成され光電流に寄与するように素早く掃引されるような領域をより広く提供し、それによりフォトダイオードの量子効率が拡大する。
【００６２】
関連分野の当業者には、空乏層の幅Ｗが以下のように表現されることがわかるだろう。
Ｗ＝［２ε・（ψ0＋ＶR−ＶB）］0.5｛［ｑＮA・（１＋ＮA／ＮD）］｝-0.5＋［ｑＮD・（１＋ＮD／ＮA）］-0.5｝
ここで（ＶR−ＶB）は、フォトダイオード２４０の逆バイアス、ＮAとＮdはそれぞれダイオードのｎ領域及びｑ領域へのドーピング濃度であり、ψ0＝ＶTＩｎ（ＮAＮD／ｎi2）であり、ここでＶT＝ｋＴ／ｑ＝２６ｍＶで、ｎ＝１．５・１０10ｃｍ-3である。
【００６３】
本発明による量子効率（ＱＥ）変調では上記の等式から、フォトダイオード空乏幅Ｗをフォトダイオードの陽極、陰極の間に加えた様々な逆バイアスによって変調できることを認識する。これによりフォトダイオードの量子効率（ＱＥ）を変化させることを可能にし、結果としてシステム全体の検出の感度が向上する。表１は固定レベルの光にさらされた個別のＰＩＮフォトダイオードの典型的なデータを示しており、フォトダイオードに与えられた逆バイアス電圧の変化させた時のフォトダイオード電流の測定値である。ＣＭＯＳで実施したフォトダイオードのデータは、もちろん表１のデータとは異なり得る。
【００６４】
【表１】
0004533582.tif 000002
【００６５】
表１で留意すべきことは、典型的なＰＩＮフォトダイオードでは、逆バイアスが０．５ＶＤＣから２ＶＤＣの間で変化するにつれて、フォトダイオード電流（例えば光電流）の大きさはが４倍に変化することである。
フォトダイオード逆バイアスの変調は、アレイ中のフォトダイオードの検出感度を向上させるためにＱＥを変化させるメカニズムである。しかしながら、更に効率的なＱＥ変調検出の実施においては、フォトゲート構造を使用する。そのような実施例では、フォトゲートは、フォトダイオード構造のゲートに加えたポテンシャルを変えることによってＱＥを変調するフォトゲートＭＯＳフォトダイオードとして実施されることが好ましい。
【００６６】
次に図６Ａ及び図６Ｂを参照して、基板４１０がｐタイプ素材で、それぞれＳとＤするＭＯＳタイプのソース領域とドレイン領域がｎドープ素材のものであると仮定する。しかし先に記述したようにドーピング極性はもちろん逆でもかまわない。また、ソースＳとドレインＤは、図６Ａで示したように互いに結合していると仮定する。ゲートＧに与えた電圧Ｓ１（ｔ）が高い時、ここでもｎチャンネル素子であると仮定すると、素子２４０−ｘは空乏化し、それから反転する。この構成では、ゲートＧとその下にある薄い酸化物（ＴＯＸ）は、入射フォトンエネルギーＳ２（ｔ）に対し実質的に透明であると仮定する。この条件は、ゲートＧを作るために使われるポリシリコン素材がポリサイド化していない場合に満たされる。
【００６７】
図６Ａ及び図６Ｂを参照すると、ゲート構造ＧはＳ２（ｔ）で示される入射光エネルギーに対し実質的に透明である。図６Ａで示した構造は、Ｓ及びＤで表されるソース領域及びドレイン領域の両方を含んでいる。対照的に図６Ｂの構造は、量子効率変調を向上させるために、ドレイン構造がないものである。図６Ａではソース領域とドレイン領域が互いに結合しているので、素子２４０ｘは、図６Ｂで示したようにドレイン領域なしで作動することができる。記述したようにＩＣ７０を実現するためには、ＭＯＳ製造プロセスを用いることが好ましい。それにより本発明が実施されている。多くのＭＯＳファブリケーションプロセスでは、図６Ｂに示すように素子２４０ｘのドレイン領域は省かれてもよい。ドレイン領域を効果的に省略することによって、低感度動作状態と高感度動作状態の間の素子の収集効率の相対的変化を増加させる。以下に記述するように、光透明ゲートポテンシャルのバイアスの変化は、空乏層の形を変化させる。実質的にソース領域だけに限られた層４８０はゲートバイアスが低い時に存在し、その空乏層領域４８０′はゲートバイアスが高い時には、実質的にはゲート領域の下にまで及ぶ。
【００６８】
例えばＥＨ１、ＥＨ２などの光電荷は、フォトンエネルギーＳ２（ｔ）に応答してゲート領域下の基板で生成される。ゲート領域にチャンネルが存在しない場合には、ほとんどの光電荷が失われ、ソース領域とドレイン領域だけが光電荷を集める。しかし、ゲートの下の領域が反転及び／または空乏化していると、生成された光電荷は捕らえられソース領域とドレイン領域に掃引される。これによりフォトン収集構造２４０−ｘの効率が効果的に増加する。収集効率の増加は、ゲートＧ下の面積とソース領域及びドレイン領域の面積つまりＳとＤの面積との比率に大体比例する。フォトゲートダイオード２４０ｘが適当な大きさの場合、この比率は１０：１またはそれ以上である。この効率は突然増加し、電圧Ｓ１（ｔ）が閾値を超えると効率が急に増加する。チャンネル部分がドープされておらず基板ドーピング１０17以上の場合、閾値は約０Ｖであり、フォトゲート光検出器２４０ｘは約−０．１Ｖのゲート電圧で低感度モードであり、ゲート電圧が約＋０．１の時には高感度モードになる。ゲート電圧の比較的小さな変化が、素子の感度に大幅な変化をもたらすことが分かるだろう。
【００６９】
図６Ｃは、フォトゲートフォトダイオード２４０Ｘと、キャパシターＣ0に結合したより従来的なＭＯＳフォトダイオードＤ１の間の回路がおよそ等しいことを示している。当然のことながら、ＭＯＳフォトダイオードの電圧レベルは、フォトゲートフォトダイオードの電圧レベルと異なる場合もある。したがって、フォトダイオード、光検出器、画素検出器２４０ｘという用語は、図６Ａ−６Ｃに関連して上述したようなフォトゲートフォトダイオードを含むと理解される。同様に、ここで説明する従来的なＭＯＳフォトゲートに関してのＱＥ変調の様々な回路や分析も、上述したようなフォトゲートフォトダイオード２４０ｘに使用できると理解できる。分かり易く図示するため、ここでの実施例の殆どはフォトゲート検出器ではなくＭＯＳタイプのフォトダイオード検出器に関して図示したが、どちらのタイプの検出器でも使用できる。
【００７０】
図７Ａ及び図７Ｂは、Ｄ１で示されるフォトダイオード検出器２４０の等価回路を描写し、寄生分流キャパシターＣ1を含む。図７Ａは、変調信号がキャパシターＣ0を通じて結合している高側のＱＥ変調の図示として参照してもよい。図７Ｂでは、変調信号はキャパシターＣ１を経由して結合され、図は低側のＱＥ変調を図示している。図７Ｂでは、キャパシターＣ0は通常、画素検出器Ｄ１に関連したエレクトロニクス内の増幅器（図示はされていない）内に設置されている。
【００７１】
図７Ａの右部分では、Ｖ２に比例しているＬ１からの光電子放出を引き起こすように、励振源Ｖ２が、例えばレーザーダイオードやＬＥＤのような発光器Ｌ１に結合されている。図７Ａの左部分では、フォトダイオードＤ１がＬ１からそのようなフォトンエネルギーを受け取り、光電流Ｉ１がそれに応じて誘起される。フォトダイオードＤ１（例えば、アレイ２３０中のフォトダイオード２４０−ｘ）は逆バイアスされるので、バイアス源Ｖ１が電圧オフセットを含むと理解できる。もう一つの方法として、入射信号を検出する前に、フォトダイオードのノードＮdを初期化の間にプリチャージすることができる。図７Ａ及び図７Ｂにおいて、Ｖ２は周期的な波形のジェネレーター２２５に類似しており、Ｌ１は光エネルギー発光器２２０に類似していることが分かる。（他の図中の図を参照）
【００７２】
図７Ａ及び図７Ｂでは、フォトダイオードのバイアス電圧、したがってフォトダイオードのＱＥが、バイアス源Ｖ１によって変調される。図７Ａでは、逆バイアス電圧がＶｄ１＝Ｖ１・（Ｃ0）／（Ｃ0＋Ｃ1）によって与えられ、ここでＣ0はＶ１とＤ１の間に直列結合されている。表１と図５Ａ及び図５Ｂから、大きな振幅のＶ１は、フォトダイオード空乏層領域の幅Ｗを有利に増加できる大きな逆バイアスを表す。これが今度はフォトダイオードＤ１（または２４０）の感度を増加し、その結果フォトダイオード電流Ｉ１が、Ｌ１から入射するフォトンエネルギー（または、ターゲット対象物２０から反射され、入射するフォトンエネルギー）に対応して増加する。
【００７３】
励振源Ｖ2及びバイアス源Ｖ1が同一の周波数（ω）で動作する場合、サイクル毎の電流ソースＩ1が与える総電荷はＶ1及びＶ2が同位相にある時、例えばＶ1（ωｔ）及びＶ2（ωｔ）の振幅が同時に高い時に最大となる。これは、入射フォトンエネルギーが最大強度である時つまり最も輝度が高い時に、フォトダイオードの感度が最大になることによる結果である。反対に、入射フォトンエネルギーが最大の時にＤ１感度が最小になるならば、Ｉ1によって供給されるサイクル毎の電荷の量は最小になる。
【００７４】
所与のサイクル数後のフォトダイオードノードＮd上の電荷ΔＱNの量の変化は、そのサイクルの間にＩ1によって供給された電荷の量である。キャパシターＣ0及びＣ1が光電流Ｉ１によって放電される前後におけるノードＮd上の電圧ΔＶDの差を測定することによってΔＱNの変化は決定される。通常、光電流Ｉ1は非常に小さく、直接測定することが困難である。しかしながら、多くのサイクル後の蓄積効果の結果、測定可能な電圧の変化ΔＶDになる。
【００７５】
フォトダイオードの陽極端子及び陰極端子それぞれが図５Ｂの任意の電圧にセットされる場合、Ｃ0の上部リードを図７Ｂに示されるようにグランドポテンシャルにあるようにできる。いくつかの実施例に関して後述するように、一般的にノードＮdは増幅器入力に結合していて、分流キャパシターも同一入力ノードに結合している。図７Ｂの構成の効果は、増幅器の寄生分流容量を、追加のキャパシターまたは専用の分流キャパシターの代わりにＣ1として使用できることである。そのようにすることで、部品の数を減らし、ＩＣチップ上で本発明を実施するために必要とする面積を減らすことができる。更に、この構成ではノイズが少なく、生産技術における変動に過敏でない。
【００７６】
フォトンエネルギーがフォトダイオードに降りかかる際、入射フォトンエネルギーの到着と、放出された電子の収集には時間的遅れがある。この時間的遅れは、光エネルギーの波長が長く成るにつれ大きく増加し、約８５０ｎｍの波形の場合数ｎｓ程度である。したがって、光エネルギー発光器２２５は、アレイ２３０中のフォトダイオード２４０−ｘが早い反応をし、高い周波数ωでＱＥ変調できるように、短い波長を放射するように選択される。
【００７７】
当然のことながら本発明の様々な実施例で使用されるフォトダイオードは、効果的に検出するだけでなく、素早く検出することが望ましい。比較的短い波長の光エネルギーを送信できる発光器２２０を利用すれば検出器の効率性を促進するが、そのような発光器を製作することは長波長のエネルギーを与える発光器よりも高価になる。例えば、比較的安価なレーザーダイオードを波長が８５０ｎｍ程度のエネルギーを送信するための発光器２２０として利用できる。そのような発光器は比較的安価ではあるが、長波長は画素検出器の構造内に例えば７μｍといったように深く入り込み、その結果量子効率が損失し反応が遅くなる。
【００７８】
次に図７の典型的なＣＭＯＳ構造を参照すると、ターゲット対象物２０が反射した入射するフォトンエネルギーの大半が、画素検出器２４０のエピタキシャル領域４１０の奥深くで電子−正孔ペア（ＥＨｘ）を作り出し、構造の更に奥深くにある領域４１２にも電子−正孔ペア（ＥＨｘ’）を作り出すため、量子効率が落ちる。残念ながらこれらの深く放出された電子の多くは、光検出器の表面領域に到達できず、電子は表面領域で収集されるので、これらの電子はフォトダイオード検出信号電流には寄与することができない。更に、長めの波長を用いることで、信号電流が発生する前に好ましくない時間遅延が生じる。通常数ｎｓのこの遅延は、フォトダイオード電流に寄与できるように深く放出された電子を収集する際に、拡散効果がドリフト効果より優位になるために起こる。
【００７９】
仮にＥＨｘとＥＨｘ’に関連する電子がどうにかしてフォトダイオード構造の表面領域近くに動かされたとすると、ドリフト効果が拡散効果より優位になり、より早く検出電流を見ることができる。エピタキシャル層４１０のドーピングが非常に低いため、エピタキシャル層の奥深くで作られた電子を比較的小さな電流を用いて動かすことが可能である。
【００８０】
図７Ｃを参照すると、エピタキシャル層４１０は通常およそ７μｍの厚さで、そのドーパント濃度は約ＮA＝１０15／ｃｍ3であり、その下にあるドーパント濃度の高い基板領域４１２はおよそ数百μｍの厚さであり、そのドーパント濃度は約ＮA＝１０18／ｃｍ3である。図７Ｃに示すような構造は数多くの業者から簡単に入手可能である。
【００８１】
図７Ｃでは、ｎ井戸領域４３０とＰ＋＋領域４６０がエピタキシャル層４１０内に作られている。Ｎ＋領域４４０はｎ井戸領域４３０と共に形成される。以下に記述するとおり、収集リード４４５と収集リード４４７を設けて深く放出された電荷を動かし、好ましくは上方へ動かしｎ井戸４３０により収集する。（記載したドーパント極性は、例えば代わりにｎ型の基板を使うなど逆にすることもでき、またドーパントレベルと構造の厚さは変更できるものとする。）
【００８２】
次に、ＥＨｘに関連する電荷を上方に動かして一度電荷がｎ井戸に近づけば、最終的にはｎ井戸４３０が拡散効果により電荷を収集できるようにする方法について述べる。深く放出された電子を十分にゆっくりと促して、Ｐ＋＋領域に関連するリード４４７ではなく、ｎ井戸に関連するリード４４５に収集させることがゴールである。これから記述する方法では電子−正孔ペアＥＨｘに関連する電子をうまく収集することはできるが、構造の更に奥深くに到達してＥＨｘ’に関連する電子をも収集することはできない。そのような動きを図７ＣのＬ型鎖線によって示す。ＥＨｘ’の電子をも回収するには、層４１２に関連する高ドーパントレベルのために、許容できないような大きさの電流を必要とする。
【００８３】
次に本発明にしたがって電子を動かすために必要な電流の大きさについて考える。上から見て、図７Ｃに示す構造が１μｍＸ１μｍという大きさの正方形であり、その面積はＡsで示されると想定する。領域４１０の厚さを７μｍとすると、結果として体積は７Ｘ１０-12／ｃｍ3となる。そのような体積から除去されなければならない必要電荷は、１０15Ｘ１０-8Ｘ７Ｘ１０-4Ｘ１．６Ｘ１０-19Ａs＝１．１２Ｘ１０-15Ａsであり、ここで１．６Ｘ１０-19は電子一つに関連する電荷である。これだけの電荷を例えば１ｎｓ以内に除去することがゴールであるとすれば、必要な電流は約１．１２μＡとなる。この電流はごく僅かというわけではないが、光検出器アレイ２３０に関連する１平方マイクロンメートルごとにこの電流を提供することは実際に実行可能である。２００ＭＨｚで変調されている１ｍｍＸ１ｍｍという大きさのアレイで、電子を７μｍ上方に動かすには電流は全体で約２００ｍＡとなる。基板領域４１２に関連するドーパントレベルが高いので、この方法を用いてＥＨｘ’から電子を回収しようとすることはできないことが理解できる。
【００８４】
したがって、深く放出された電子をどうにか層４１０から収集のために上方に動かすアプローチの一つは、実質的に全ての正孔を約７μｍ下方に掃引することである。電子と正孔の移動度はかなり近いので、こうして自由になった電子を少なくとも７マイクロン上方に動かすことができ、ｎ井戸領域４３０に十分に近いところまでたどり着き、そこにある空乏領域の影響を好ましく受けさせることができる。空乏領域の影響は、そのような深く放出された電子が構造の上の方で収集されることを促進する。
【００８５】
ｎ井戸領域４３０の下に好ましくはパルス電流を流すことにより、その高い移動度により電子を同じ距離だけ上方に動かしながら、正孔を下方に７μｍほど動かすことができる。記述したとおり、一度電子が空乏領域がｎ井戸領域内に作り出す電界の影響を受けるのに十分な程近くに来ると、電子が収集される可能性は相当に高まる。
【００８６】
一実施例において、ｎ井戸領域４３０の外の基板上にオーミックコンタクト４６０を形成し、電子を空乏層近くに持ってくることを促進するために使用する。このアプローチは、エピタキシャル層４１０のドーパント濃度が比較的低く、電子を上方に約７μｍ掃引するために要する電荷の大きさが許容可能なものであり、うまく働く。構造２１０の上部にあるドーパント濃度の高い領域においては正孔が多過ぎるため、電子を上方に７μｍ以上動かすことを推奨する理由はない。必要に応じて、オーミックコンタクトではなくキャパシター構造を用いたＡＣ結合アプローチを代わりに用いてもよい。
【００８７】
次に、様々なタイプのエピタキシャル領域におけるドーピング勾配を用いた検出器構造について述べる。図７Ｄに示した構造は図７Ｃの構造に似ているが、図７Ｄの構造２４０’の深さは約７μｍより深くてもよい。図７Ｄでは、エピタキシャル層４１０’が、比較的高い濃度（ｐ１）から低めの濃度（ｐ３）の範囲にわたる異なるドーパント濃度を規定することが好ましい。ドーパント濃度の推移は連続していてもよいし、例えば、それぞれ関連するドーパント濃度の別個のエピタキシャル層を形成するなど、段階的に成っていてもよい。
【００８８】
当業者ならば各ドーピング領域の境界線に関連する電界が存在することを知っている。構造の上表面に近づくにつれドーパント濃度が低くなる構造２４０’では、電界の方向は下向きに規定することができる。ＥＨｘ’の中で領域４１２の上表面に近いところにある電子は、領域４１２とｐ１の間に存在するインターフェースを、そのインターフェースの電界によって、通り抜けて上方に動く。これらの電子は、そのインターフェースを通り抜けて下方には動かないため、次のエピタキシャルドーピングインターフェース（ｐ１、ｐ２）の近くに素早く上方に動くよう誘導できる（拡散効果により）可能性が非常に高く、それらの電子はそこから再び次のドーパント領域、ここではｐ２、に進入していくようにｐ１、ｐ２に存在する電界によって誘導される。一度その（ドーパント濃度のより低い）エピタキシャル領域（ここではｐ２）に入ると、電子はまたｐ１、ｐ２インターフェースを通り抜けて下方には動かなくなり、上方に動き次のドーパント領域（ｐ３）の影響を受ける可能性が非常に高くなり、そこから更にその領域に進入すべく誘導される。
【００８９】
当然のことながら、上述したのと同じ現象は、最初はエピタキシャル領域のどこかに開放されたＥＨｘペアからの電子にも最初は働く。またエピタキシャル領域内に、二つ以下または四つ以上のドーパント濃度を規定することができることは理解される。
【００９０】
したがって、エピタキシャル層から成るｐ１、ｐ２、ｐ３といった様々なインターフェースまたは境界線領域の中の電界に関連するドリフト電流現象は、ｐ１、ｐ２．．．のインタフェース領域の各々を通り抜けて電子が素早く上方に動くように誘導する。
【００９１】
以上に記載したとおり、段階的にドープされたエピタキシャル領域は、その領域に進入するために十分な程近くに辿り着いた電子のための「ステージング」領域あるいは「ホールディング」領域として機能する。しかしながら、エピタキシャル領域４１０’全体を通じて連続したドーパント勾配が規定されるとすると、（別個のエピタキシャル領域は本来存在しないので）一つの領域内で「ホールディング時間」はない。その効果は、ｎ井戸４３０による収集のために自由になった電子をより素早く捕らえて上方に掃引することである。
【００９２】
以下のセクションでは差動ＱＥ変調と、それがもたらすことのできる効果について記述する。繰り返すが、差動ＱＥ変調を含むＱＥ変調は、従来のＭＯＳタイプのフォトダイオード検出器及び／またはフォトゲート検出器を用いて実施してもよい。
【００９３】
再び図５Ａ及び５Ｂを参照して、入射するフォトンエネルギーが、図示したフォトダイオードの基板内に、任意の位置「Ｘ」に発生させる電子−正孔ペアＥＨ1を含む電子−正孔ペアを発生させるとする。図５Ａでは、位置Ｘは準中性領域であり、空乏領域（斜線で示した部分）ではない。本発明において、この時点で変調がＱＥを減らし、ＥＨ1を含む可能な限りの数の電子−正孔ペアを放棄することが望ましい。例えばフォトダイオードの逆バイアスを増加させるなどして、フォトダイオードのＱＥをそれからすぐに増加させたならば、位置Ｘを網羅するように空乏領域の幅Ｗを広げることができる（図５Ｂ参照）。
【００９４】
図５Ｂにおいて、ＥＨ1はこの時点では空乏領域にある位置Ｘにまだ残存しており、ＥＨ1は今度は光電流に大きく寄与する。一方では図５Ｂにある増加した空乏領域が、フォトン検出感度を高めることができる。しかし、ＱＥが低い時（図５Ａ）にフォトンが入ってきた時に発生した電子−正孔ペアは、ＱＥが高い時（図５Ｂ）に全光電流に寄与することができる。例えば、その寄与は別の時点でなされことになる。好ましくない結果としては、高変調率で効果的にＱＥを変更できないことである。しかしながら、高ＱＥ時に入ってきたフォトンのみが常に光電流に寄与することが好ましい。
【００９５】
上述した時間的遅れ効果を取り除くことによって、より早いフォトダイオードＱＥ変調を達成することが望ましい。環境光と所謂フォトダイオード暗電流とによって生じるフォトダイオード出力信号共通モード効果を除去することが、更に望ましい。全体として、ＱＥ変調は基本的にフォトダイオード構造内で電子のための収集ターゲットの大きさを変調することであるとわかる。他に収集ターゲットがなければ、たとえ小さなターゲットであって、ほとんどの電子は比較的長い寿命のために最終的には収集されることになる。したがって、電子の数に関しては、ＱＥ変調はターゲットエリアの変化に比べて相当に少ない。
【００９６】
代替隣接ターゲットの大きさを拡大したり縮小したりしながら、収集ターゲットの大きさを拡大したり縮小したりする差動ＱＥ変調技術を使用する本発明の様々な要素について次に記述する。その効果は、与えられたフォトダイオードのターゲットエリアを縮小しながら、電子と正孔のための大きな代替ターゲットを提供することである。これにより電子は寿命が尽きるよりかなり前に、代替ターゲットに収集され、縮小されたターゲットの対する循環から外されると共に、ＱＥが高められる。
【００９７】
本発明では、ＱＥ変調の最中にフォトダイオード内の幾つかの領域、通常は接合のドーパント濃度が低めの領域が、準中性領域になったり空乏領域になったり状態が入れ替わると認識している。これらの領域を最低限に抑えることができれば、フォトダイオードをより明確にＱＥ変調することができる。本文で後に図８Ａ及び図８Ｂに関して述べるように、そのような高められたＱＥ変調は差動変調アプローチを用いて促進される。図８Ａ及び図８Ｂは、ＡとＢで示される１８０度離れた二つの隣接するフォトダイオードの「スナップショット」を表している。好ましくはアレイ２３０において、隣接するフォトダイオードＡとフォトダイオードＢはお互いに十分に近く表面積が小さく、それぞれが常に実質的に同じ量の入射するフォトンエネルギーを受ける。フォトダイオードグループＡまたはバンクＡとフォトダイオードグループＢまたはバンクＢを、それぞれのＱＥが１８０度位相外れになるように、すなわちフォトダイオードＢのＱＥが最小の時にフォトダイオードＡのＱＥが最大に達し、かつ逆もまた同様になるように、バイアス変調する。
【００９８】
図８Ａ及び図８Ｂで留意すべきことは、隣接するフォトダイオードＡとＢの間の準中性領域５００は常にかなり小さいので、そこで作り出される電子−正孔ペアの数もかなり少ない。ＱＥ変調を減らすのは空乏領域付近の準中性領域なので、このことは好都合である。図８Ｂでは、フォトダイオードＢのＱＥが増加した時、フォトダイオードＡとフォトダイオードＢのダイオードの間の準中性領域５００にある電子−正孔ペアを隣接するフォトダイオードＢのための光電流の中へ掃引してもよい。準中性領域５００は小さいので、領域５００によるＱＥ変調の劣化が少なくて、有利である。
【００９９】
図８Ａ及び図８Ｂにおいて、ある時にフォトダイオードＡとフォトダイオードＢはそれぞれ０ＶＤＣと２ＶＤＣで逆バイアスされると想定する。例えば、仮にＡとＢが適当なＣＭＯＳ０．２５μｍプロセスにより製作されたとして、フォトダイオードＢは通常フォトダイオードＡに比べて最大で３０％多くのフォトンエネルギーを変換する。フォトダイオードＡのＱＥは０ＶＤＣから逆バイアスの僅かな増加に対して急速に増加するのに対し、１ＶＤＣほどで逆バイアスされたフォトダイオードＢは、逆バイアスの僅かな変化ではほとんど影響を受けない。したがって、フォトダイオードＡの逆バイアスが可能な限り小さいことが、最大ＱＥ変調にとっては有利である。このバイアス方式は、フォトダイオードＡとフォトダイオードＢの間の準中性領域５００にチャンネルが形成されるＭＯＳトランジスターに対応する。ＭＯＳトランジスターゲート構造は存在しないが、高いソース−ドレーン電圧下の閾値下の領域においてのある電圧値に対して存在すると想定できる。
【０１００】
図８Ａに示したタイムフレームの間、フォトダイオードＡには弱く逆バイアスをかける。結果として、フォトダイオードＡとフォトダイオードＢの間には相当量のの漏れ電流があり得、それは図８Ａ及び図８Ｂに示すフォトダイオードＡがソースとなりフォトダイオードＢがドレーンとなっているＭＯＳトランジスターの閾値下漏洩と合致する。そのような漏れ電流は、少なくともフォトダイオードＡとフォトダイオードＢの間の領域においては対象の光エネルギーに対して透明であると想定されるポリシリコンゲートＧ’を形成し、ゲートＧ’の下に薄い酸化物（ＴＯＸ）の絶縁層を形成することによって減らすことができる。そのようなゲートを製作した場合、ゲート電圧をコントロールすることによって閾値下漏れ電流をコントロールできる。ドープされていないチャンネルについては、漏れ電流を大幅に減らすには通常約−０．４ＶＤＣのゲート電圧で十分である。
【０１０１】
図８Ｃはアレイ２３０の一部の平面図で、ここではフォトダイオードＡまたはフォトダイオードＢと呼ばれるフォトダイオードの列と行を描写している。異なる斜線によって示されているとおり、全てのフォトダイオードＡのＱＥ変調ノードは並列に結合してあり、全てのフォトダイオードＢのＱＥ変調ノードは並列に結合してある。本質的に、図８Ｃは一つの大きなフォトダイオードＡと一つの大きなフォトダイオードＢの平面図と見ることができる。本発明の差動ＱＥ変調モードにおいて、全てのフォトダイオードＡは全てのフォトダイオードＢを変調する信号から１８０度の位相で変調できる。フォトダイオードＡとフォトダイオードＢの間にはごく小さな準中性領域しか存在しないので、ＡとＢ両方のクラスのフォトダイオードのそれぞれのＱＥを明確に変調できる。高変調周波数でＱＥ変調を顕著にぼかすのは、実質的に各フォトダイオードの底の領域にある準中性領域のみである。
【０１０２】
ＱＥ変調の基礎を成す概念の概要を説明したので、次にそのような技術を用いたシステムの様々な構成について記述する。実施例の第一のカテゴリーにおいて本発明では、専用のエレクトロニックミキサー（例えばギルバートセル）をＱＥ変調で置き換えた可変位相遅延（ＶＰＤ）技術を用いる。第一のカテゴリーを描写するシステムトポグラフィーは主に図９Ａから図９Ｃに示す。第二のカテゴリーの実施例では、固定位相遅延をＱＥ変調を用いて混合し、様々な空間的マルチプレクシングアプローチ及び時間的マルチプレクシングアプローチを実施する。第二のカテゴリーを描写するシステムトポグラフィーは主に図１０に示す。
【０１０３】
好都合なことに、どちらのカテゴリーの実施例でも、フォトダイオードの逆バイアスを変更することにより、あるいはＭＯＳ実装フォトダイオードにフォトゲートを付けてゲート電圧を変更することによって、ＭＯＳで実施したフォトダイオードのＱＥを変調することができる。どちらの方法でも、シングルエンドまたはダブルエンドの差動信号処理を用いてよい。差動ＱＥ変調には迅速なＱＥ変調が可能になるという効果があり、かつ環境光とフォトダイオードの暗電流による共通モード効果を大幅に取り除く差動出力を提供する。どちらの方法のカテゴリーでも、フォトダイオードのキャパシターに光検出器信号電荷を蓄積するので、有利である。各カテゴリーでも、ＱＥ変調停止時に電荷を周期的に調べてもよい。そのような信号蓄積アプローチは、高周波数小信号の光電流を直接測る方法よりも好ましい。
【０１０４】
次にカテゴリー１の実施例と呼ばれる本発明の可変位相遅延（ＶＰＤ）ＱＥ変調実施例に関して、図９Ａから図９Ｃを説明する。ＶＰＤ技術を用いて、ＱＥ変調された画素フォトダイオード（またはフォトゲートフォトダイオード）のそれぞれからの光電流を、広バンド幅、高周波数または高閉ループ利得を示す必要のない、関連する比較的高入力インピーダンスの増幅器に入力として結合する。増幅器の出力をローパスフィルター（ＬＰＦ）に直接フィードする。このローパスフィルターの出力は積分器を駆動する。積分器の出力は、可変位相遅延（ＶＰＤ）をコントロールするように結合する。可変位相遅延（ＶＰＤ）は、光検出器ダイオードを駆動するＱＥ変調信号をコントロールする。ＶＰＤはまた、光エネルギー発信器をコントロールする周期的信号ジェネレーターからの信号により駆動される。画素フォトダイオード検出器からの出力信号に関連するＤＣオフセット及びホモダイン駆動信号に関連するＤＣオフセットがあってもなくてもよい。オフセットがないと想定すると、定常状態においてＬＰＦ出力はゼロとなる。適当なオフセットがあるものと想定すると、定常状態においてＬＰＦ出力は最小値または最大値となる。この方法はシングルエンドで実施してもよいが、ポジティブ信号とネガティブ信号が位相がずれてＱＥ変調されたフォトダイオードから発生する相補型アプローチを用いて、ダブルエンドで実施するのが好ましい。
【０１０５】
分かり易く図示するために、フォトダイオード（またはフォトゲート）検出器のバイアス付与は明示していない。バイアスを付与するには、単にレファレンスソースからシングルエンドＱＥ変調、そして差動モードＱＥ変調のための様々な光検出器へとレジスターを結合するだけでよいことは、当業者の認識するところである。差動ＱＥ変調の場合、フィードバックを共通モードのバイアス付与レファレンスに加え、比較される二つの信号の合計が望ましいダイナミックレンジ内に確実に留まるようにすることが、更に好ましい。
【０１０６】
次に図９Ａを参照してカテゴリー１の可変位相遅延（ＶＰＤ）の実施例について説明する。図９Ａは、ＩＣ２１０の一部、アレイ２３０、画素検出器２４０−１から２４０−ｘ、及び各ダイオードの関連する典型的なエレクトロニクス２５０’−１から２５０’−ｘまでを描写している。図９Ａ中の要素で、前出の図の要素と同様な参照番号が付いているものは、それらと同一の場合もあるが、必ずしも同一でなければならないわけではない。例えば、図９Ａの可変位相遅延ユニット３２０あるいはフィルター３４０は、図４の部品と同一でもよいが、同一である必要はない。図９Ａの画素ダイオード２５０−ｘのそれぞれは、（図４の２５０’−ｘという表記とは対応して）２５０−ｘで示される関連するエレクトロニックユニットを有する。ここでもまた分かり易く図示するために、数千個ほどの画素ダイオード２４０のうち二つの画素ダイオードと関連する電子回路のみを描写する。繰り返すが、必要に応じて、オムニバスＡ／Ｄ機能をＩＣチップ２１０上に実施するのではなく、エレクトロニクス２５０’−１から２５０’−ｘのそれぞれの一部として専用のＡ／Ｄコンバーターを設けることもできる。
【０１０７】
図４の構成と図９Ａに示す構成を比べてみると、図４は各画素ダイオードに専用のエレクトロニクスミキサー３１０を設けているのに対し、図９Ａのエレクトロニクス２５０−ｘにはそのような別個の、明示されたミキサーは含まれていない。その代わりに、本発明によれば、図９Ａの構成はＱＥ変調を用い、データの中でも発信信号と受信信号の位相の差異を導き出し、ＴＯＦを導き出す。図９Ａとここに記載するその他のＱＥ変調の実施例は、ミキサーを使わず、ミキサーが混合のために入力として必要とする十分に増幅した信号がなくてもよい、という効果がある。
【０１０８】
図９Ａでは、アレイ２３０中の検出した波形信号フォトダイオード２４０−ｘは、図２Ｃに示すような.１＋Ａ・ｃｏｓ（ω・ｔ＋Φ）という形のＤＣオフセットを含む。この１＋Ａ・ｃｏｓ（ω・ｔ＋Φ）という信号の最小値は０ＶＤＣで、最大値はおそらく＋３ＶＤＣであることが好ましい。図２Ｃに関して先に述べたように、任意のＤＣオフセットを含むための表記の変更は、関係する数学的分析に影響を与えるものではない。
【０１０９】
図９Ａにおいて、アレイ２３０中のエレクトロニクスシステム２５０−ｘ毎に、可変位相遅延（ＶＰＤ）３２０からの出力信号は、キャパシターＣ0を経由して関連するフォトダイオード２４０−ｘのノードＮdに結合されている。Ｃ0結合された変調信号がＳ2＝Ａ・ｃｏｓ（ωｔ＋Φ）というように検出した光エネルギーと位相が合っている場合、増幅器４００の入力インピーダンスＲi両端に発生する信号が最大値となる。Ｒiは例えば＞１ＧΩと大きく、Ｒi両端の信号電圧の振幅は周期的信号ｃｏｓ（ωｔ）の数多くの周期にわたってゆっくりと増える。各エレクトロニクス２５０−ｘ内のフィードバックパスは、ローパスフィルター３４０と積分器３３０を含み、結果として生じるフィードバックにより例えばＲi両端の電圧といった増幅器４００の入力の振幅が最小になる。フォトダイオード２４０−ｘが受信した信号Ｓ2＝Ａ・ｃｏｓ（ωｔ＋Φ）が変調信号ｃｏｓ（ωｔ＋Ψ）と１８０度位相が外れている時に、Ｒｉ両端の振幅が最小になる。図５に示すように、各エレクトロニクス２５０−ｘのために、結果として生じた位相値Ψxを各積分器３３０の出力端子での電圧信号として読み出すことができる。
【０１１０】
したがって、図９Ａのエレクトロニクス２５０−ｘは図４のエレクトロニクス２５０’−ｘといくらか似た働きをし、入射する周期的なフォトンエネルギーを調べ、システムからターゲット対象物２０までの距離ｚを測ることのできる位相出力信号を作り出す。図９Ａにおいて、増幅器出力はそれぞれローパスフィルター３４０の入力へ直接伝えられるので、増幅器４００のための高周波数反応は必要ない。更に、各増幅器入力インピーダンスＲｉ両端の電圧信号は、数多くの周期的サイクルにわたって増えることができる。したがって、最終的に検出される信号は比較的大きくなり、例えば数ｍＶまたは数十ｍＶであると好ましい。結果として、図４の増幅器３００とは違い、図９Ａの実施例においては増幅器４００は極めて高利得で極めて低ノイズの高周波の装置である必要はない。その結果、増幅器４００はＩＣチップの小さい面積内に実施することができ、消費する電流もより少なく、しかしながら図４の複雑な構成よりも優れた距離ｚ解像度を提供することができる。
【０１１１】
次に図９Ｂを見てみると、もう一つのカテゴリー１のＶＰＤの実施例が描写されている。図９Ｂでは、相補的な１８０度位相がずれたＶＰＤ３２０からの出力を用い、そのうち一つのＶＰＤ出力はキャパシターＣ0を経由して関連するフォトダイオードＤつまり２４０−ｘに結合する。相補的ＶＰＤ出力は、同様のキャパシターＣ10を経由して同様のここではＤ’で示されるフォトダイオードと結合する。したがって、フォトダイオード２４０−ｘは一つのＶＰＤ出力によりＱＥ変調され、他方でダイオードＤ’は別のＶＰＤ出力で１８０度位相がずれてＱＥ変調される。本質的には、様々なフォトダイオードのＱＥ変調ノードは、フォトダイオードのグループが並列にＱＥ変調されるように、並列に結合されている。フォトダイオード２４０−ｘとフォトダイオードＤ’はそれぞれ放電し、各フォトダイオードへの逆バイアスを周期的に所定のレベルまでリフレッシュすることを必要とする共通モード信号が発生する。更に、図９Ｂの構成は増幅器４００’への差動入力を用い、アレイ２３０のフォトダイオード２４０−ｘに降りかかる環境光の影響は最小限である。図９Ｂの構成がもたらすもうひとつの効果は、フォトダイオード２４０−ｘと関連するフォトダイオードＤ’を、著しい遅れなしに急速にダイオードの組に対してＱＥ変調することを可能にする差動構成でもって実施できることである。したがって、アレイ２３０の各フォトダイオード２４０−ｘに対し、実質的に同一の特徴を有するフォトダイオードＤ’を各増幅器４００’の（図９Ｂの構成内の）反転入力に結合する。
【０１１２】
次に図９Ｃを見てみると、差動比較器とデジタル積分器を用いたＶＰＤのＱＥ変調の実施例を示している。繰り返すが、様々なフォトダイオードのためのＱＥ変調ノードは並列結合してあり、フォトダイオードが並列にＱＥ変調されるようなっている。図９Ｃでは、図９Ｂにおける増幅器４００’と一般的にアナログの積分器３３０を、差動比較器５１０及びデジタル積分器５２０で置き換えている。規則的なインターバルで、マイクロプロセッサー２６０（図３参照）はエネルギー発信器２２０に放射を停止するように、あるいはシャットダウンするように命令し、ＶＰＤ３２０の出力は双方とも一定の電圧に設定される。各差動比較器５１０はそこで、その入力ノードに示された差動信号を比較する。各デジタル積分器５２０はそこでこの比較の結果（Ｃ）を読み出し、Ｃ＝１の場合そのデジタル出力を少量分だけ増し、Ｃ＝０の場合はそのデジタル出力を少量分だけ減らす。必要に応じて、電圧比較を必要としないフォトダイオードのＱＥ変調中は、比較器５１０をシャットダウンしてもよい。
【０１１３】
引き続き図９Ｃを参照しながら、以下の例を考えてみる。定常状態において、デジタル比較器５１０からの出力は「０」と「１」との間でトグルする。デジタル積分器５２０からの出力は二つの値、例えば５と６との間でトグルする。ＶＰＤユニット３２０は（本実施例では）５と６との間でトグルしながら遅延を作り出す。光検出器Ｄはｃｏｓ（ωｔ＋５）とｃｏｓ（ωｔ＋６）との間でトグルする信号で引き続き変調される。上記の例において、５と６という値が実質的に近ければ、平衡状態ではフォトダイオードＤはｃｏｓ（ωｔ＋５．５）で変調されているように見える。
【０１１４】
次に固定位相ＱＥ変調を用いた所謂カテゴリー２の実施例を、主に図１０を参照しながら解説する。カテゴリー２の実施例では、各光検出器をＱＥ変調するために固定位相信号を用いる。フォトダイオード検出器の異なるグループまたはバンクを、アレイ内で非局在の方法で規定することができる。例えば、フォトダイオード検出器の第一のバンクを固定の０度位相シフトでＱＥ変調し、第二のバンクを固定の９０度位相シフトでＱＥ変調し、第三のバンクを固定の１８０度位相シフトでＱＥ変調し、第四のバンクを固定の２７０度位相シフトでＱＥ変調する。各画素内には、四つのバンク全てに対応するフォトダイオード検出器がある。位相情報とターゲット対象物の輝度情報は、画素内の各バンクの出力値を調べることにより決定できる。この固定遅延アプローチでは、各画素に関連するエレクトロニック回路構成が簡易化され、電力消費も削減され、必要なＩＣチップ面積を減らすこともでき、時間的マルチプレクシング及び空間的マルチプレクシングのための様々な技術をも可能にする。
【０１１５】
シングルエンドまたは差動の空間的マルチプレクシングと時間的マルチプレクシング、及び実際のフォトダイオードと画素の一対一に対応しないマッピングを含む、カテゴリー２のＱＥ変調の様々な側面について説明する。更に、カテゴリー２の実施例ではインダクターを用い、コンデンサー容量による損失を離調したり補ったりすることによって、電力消費を削減することができる。
【０１１６】
カテゴリー２の固定位相遅延ＱＥ変調について、図１０を参照しながら次に記述する。この構成の効果は、エレクトロニクス２５０−ｘをある程度簡易化でき、その他のＱＥ変調の実施例と同じく、輝度測定を出力できることである。図１０において、アレイ２３０のフォトダイオード２４０−ｘとフォトダイオードＤ’は固定位相変調器５３０で変調されている。固定位相変調器５３０の出力は、例えばマイクロコントローラー２６０（図３参照）によって０度の位相または９０度の位相を選択できる。メモリー２７０に含むことのできるソフトウェアが、画素へのパス遅延による画素フォトダイオード間の（固定）変調位相の差異を修正することが好ましい。変調信号とその相補的信号をアレイ２３０に提供してもよく、また相補的信号は各画素エレクトロニクス２５０−ｘ内で、固定位相遅延ユニット５３０の単一出力に結合した１８０度遅延ユニット５４０を含むことにより再生してもよい。
【０１１７】
図１０において、システム２００（図３参照）は数多くの（コア周波数がωの）周期の間動作することを許可されていて、その後はレーザーまたはその他のフォトンエネルギーの発信器２２０がシャットダウンされる。発信器２２０がシャットダウンされると、ダイオード変調電圧信号とその相補的信号は一定の振幅に設定される。以下の記述には、所謂「ｃｏｓ（ωｔ）＋１」分析が用いられる。ＱＥ変調がいくらかリニアであると想定して、フォトダイオード（Ｄ）信号（Ｂ｛ｃｏｓ（ωｔ＋Φ）＋１｝を変調信号（ｃｏｓ（ωｔ）＋１）と掛けた後、積分すると結果はＢ（０．５｛ｃｏｓ（Φ）｝＋１）となる。フォトダイオード（Ｄ’）信号（Ｂ｛ｃｏｓ（ωｔ＋Φ）＋１｝を変調信号（ｃｏｓ（ωｔ＋１８０°）＋１））と掛けた結果はＢ（−０．５｛ｃｏｓ（Φ）｝＋１）となる。二つの式を引算すると、差動増幅器４００’の出力で信号Ｖ0＝Ｂ・ｃｏｓ（Φ）となる。ここでＢは輝度係数である。そこで、元の変調信号とは９０度ずれた変調位相で新たな測定を実行する。すると差動増幅器４００’の出力での結果はＶ90＝Ｂ・ｓｉｎ（Ψ）となる。０度と９０度の測定で、角度Ψは次のようにして得ることができる：
ｔａｎ（Ψ）＝Ｖ90／Ｖ0
【０１１８】
輝度Ｂは次の式から求められる。
Ｂ＝√（Ｖ02＋Ｖ902）
好都合なことに、そして本文に前述した実施例とは対照的に、図１０の構成は各エレクトロニクス２４０−ｘ内に積分器を必要としないので、システムデザインが簡易化される。
図１０の構成の更なる効果は、システム動作電力を削減するためにインピーダンスの合ったインダクターを用いることができることである。例えば、フォトダイオード２４０−ｘがそれぞれ約１５μｍの正方形で、約１０ＦＦの容量（Ｃ）を有すると想定する。また、変調周波数ｆ＝ω／（２π）として、ｆが約１ＧＨｚであり、システム２００が例えば電池電源などの３ＶＤＣ電力供給源で動作していると想定する。フォトダイオード画素ごとの電力消費はＣ・Ｖ2・ｆに比例し、およそ８μＷになる。２００画素Ｘ２００画素から成るアレイ２３０では、電力消費は約０．３２Ｗとなる。
【０１１９】
電力消費は容量Ｃに直接比例するため、有効容量を減少することにより電力消費を削減できる。この望ましい結果は、同調インダクター（Ｌp）をフォトダイオードの容量に並列に結合することによって達成できる。しかしながら、仮に同調インダクターＬpを図１１に示すように各画素内に設置すると、１ＧＨｚで共振するには各インダクターＬpがおよそ１００μＨとなり、各画素フォトダイオード内に実装するには大き過ぎる値である。
【０１２０】
図９ＣのＶＰＤによるＱＥ変調の実施例とは対照的に図１０の実施例では、図８ＣのフォトダイオードＡ及びフォトダイオードＢと似たように並列結合されたフォトダイオードのバンクそれぞれのための共通変調信号を用いて、全ての画素を変調する。この構成の効果は、並列結合されたフォトダイオードのバンクの中の全てのフォトダイオードが並列に駆動されることである。並列結合されたフォトダイオードそれぞれのための様々な寄生分流容量はそれら自体が並列に結合されている。結果として、望ましい周波数での共振を達成するためには一つの（または比較的数少ない）インダクターを一つの並列バンク内の全てのフォトダイオードに結合すればよい。２００Ｘ２００アレイの上記の例では、各画素フォトダイオードに対し１００μＨが必要である。例えば２００Ｘ２００のフォトダイオードを並列結合すると、Ｌpの値は１００μＨ／（２００・２００）または０．２５ｎＨまで減少し、製作するには非常に現実的なインダクタンスの大きさとなる。更に、アレイの大きさは実際２００Ｘ２００よりも大きい場合もあり、その場合フォトダイオードの数が増えフォトダイオード全体の容量も増加し、望ましいＱＥ変調周波数で共振するために必要な一つのインダクターＬpの大きさが更に削減される。そのようなインダクタンスはＩＣチップ２１０の上に製作でき、あるいはチップ外に実装してもよい。上記の例では、図１１Ｂのおよそ０．２５ｎＨのレベルの一つのインダクターＬpが並列結合した２００Ｘ２００のフォトダイオードの有効容量を離調するが、図１１Ａでは各フォトダイオードが相当大きなインダクタンスを持つ別個のインダクターを必要とする。
【０１２１】
図１０の固定位相遅延（カテゴリー２）構成は、典型的な例として意図されたものである。実際には、様々な所謂空間的マルチプレクシング技術及び時間的マルチプレクシング技術が用いられる。アレイ内の光検出器の異なるグループまたはバンクで、グループとして固定位相で変調できるものについて、異なる空間的トポロジー（図８Ｃに示した差動ＱＥ変動がそのうちの一例である）を用いることができる。空間的トポロジーはフォトンエネルギーが光検出器内に放出した電荷の収集効率を高めるので、信号検出効率を高めることができる。時間的トポロジーとは、同じ光検出器のバンクを異なる時に異なる固定変調位相で変調することを指す。空間的トポロジーによっては、複数の画素全体にわたって光検出器を共有すること、例えば同じ光検出器を異なる画素に再利用することを含むことのできる、空間的マルチプレクシングが許される。時間的トポロジーは時間におけるマルチプレクシングを可能にし、それによってパイプライニングが促進できる。本発明では、様々な画素バンクトポロジー及び各種の時間−位相トポロジーを利用した、これらの側面のどれでも、また全てでも実施できる。
【０１２２】
図８Ｄにおいて実施した空間的マルチプレクシング技術は、図１０の典型例に示したもので、そこでの光検出器トポロジーは図８Ｃのそれであり、０度−１８０度、９０度−２７０度の時間トポロジーを用いている。更に、図１０の典型的な構成は、時間マルチプレクシングやパイプライニングのみならずフォトダイオードの空間的マルチプレクシングを支援するために用いることもできる。
【０１２３】
次に本発明の別の空間的トポロジーの実施例について、図１２Ａを参照して記載する。図１２Ａの空間的マルチプレクシングの実施例は原則的に、図１０の０度−１８０度−９０度−２７０度の時間分割トポロジーの実施例と同様に動作する。しかしながらその違いは、例えば図１２Ａの平面図に示す四つの光検出器ｄ1つまり２４０−（ｘ）、ｄ2つまり２４０−（ｘ＋１）、ｄ3つまり２４０−（ｘ＋２）及びｄ4つまり２４０−（ｘ＋３）を利用して、測定値が時間τ1において同時に求められることである。
前のとおり、ΔＶd＝［ΔＶd1（τ1）−ΔＶd2（τ1）］／［ΔＶd3（τ1）−ΔＶd4（τ1）］＝ｔａｎ（Φ）となる。
【０１２４】
次に図１２Ｂを見てみると、光検出器アレイ全体にわたり異なる画素によって光検出器を共有できることがわかる。図１２Ｂでは、図１２Ａで示した四つの光検出器が、その二重の役割が分かるように斜線を付けて描写してある。例えば、フォトダイオードｄ１−ｄ２−ｄ３−ｄ４は、アレイ２３０の一つの画素内に四つの光検出器のクラスターを形成すると言うことができる。しかし、フォトダイオードｄ１とｄ３はまた、フォトダイオードｄ１、ｄ５、ｄ３、ｄ６から成るフォトダイオードのクラスターの一部でもある、等々。留意すべきことは、個別のフォトダイオードは異なるクラスターにおいて複数の役割を果たすことができるが、示したような空間的的に多重化した実施例を実施するための追加のＩＣチップ部分が必要になることはなく、したがってＩＣチップ面積の効率的な利用を促進するということである。必要に応じて、空間測定の一部を再利用して更なるデータ測定を得ることもできる。
【０１２５】
これは最も効率的な実施例ではないかもしれないが、必要に応じて０度−１２０度−２４０度の時間分割ＱＥ変調の実施例を実施してもよい。このような実施例では、図８Ｃに示す画素のアレイからタイムフレームτ1及びタイムフレームτ2に行われた二つの測定を用いる。時間τ1における第一の測定に対しては、光検出器Ａから成る光検出器バンク（バンクＡ）が０度の位相におけるＳ１（ｔ）という正弦波の波形で作動し、一方隣接する光検出器Ｂから成る光検出器バンク（バンクＢ）がＳ２（ｔ）により１２０度位相がずれている。時間τ2における第二の測定に対しては、バンクＢの位相が１２０度ずらされていて、バンクＡの位相が２４０度ずらされている。位相の差異の合計は以下のように求められる：
【０１２６】
ΔＶd＝［ΔＶd2（τ2）−ΔＶd1（τ2）］／ΔＶd1（τ1）
であり、ここで時間τ1で、
ΔＶd1＝Ａ［１＋ｃｏｓ（ωｔ）］ｃｏｓ（ωｔ＋Φ）
ΔＶd1＝Ａｃｏｓ（ωｔ＋Φ）＋０．５Ａ｛ｃｏｓ（Φ）＋ｃｏｓ（２ωｔ＋Φ）｝
また時間τ2で、
ΔＶd1＝Ａ［１＋ｃｏｓ（ωｔ−１２０）］ｃｏｓ（ωｔ＋Φ）
ΔＶd1＝Ａｃｏｓ（ωｔ＋Φ）＋０．５Ａ｛ｃｏｓ（Φ＋１２０）＋ｃｏｓ（２ωｔ＋Φ−１２０）｝
ΔＶd2＝Ａ［１＋ｃｏｓ（ωｔ−２４０）］ｃｏｓ（ωｔ＋Φ）
ΔＶd2＝Ａｃｏｓ（ωｔ＋Φ）＋０．５Ａ［ｃｏｓ（Φ−１２０）＋ｃｏｓ（２ωｔ＋Φ＋１２０）］
であり、
【０１２７】
したがって、フィルタリング後は、
ΔＶd＝［ｃｏｓ（Φ−１２０）―ｃｏｓ（Φ＋１２０）］／ｃｏｓ（Φ）
ΔＶd＝２ｓｉｎ（Φ）ｓｉｎ（１２０）／ｃｏｓ（Φ）
ΔＶd＝Ｋ1ｓｉｎ（Φ）／ｃｏｓ（Φ）
ΔＶd＝Ｋ1ｔａｎ（Φ）となる。ここで、Ｋ1＝√３である。
次に図１２Ｃを参照すると、０度−１２０度−２４０度の変調（空間的マルチプレクシング）の実施例が示してある。この空間的多重化の実施例は、三つの検出器ｄ1、ｄ2及びｄ3を用いて測定値を時間τ1において同時に測定を行う以外は、上記の０度−１２０度−２４０度の時間分割多重化の実施例と同様である。
【０１２８】
上記と同様に、
ΔＶd＝［ΔＶd3（τ1）―ΔＶd2（τ1）］／ΔＶd1（τ1）＝Ｋ1ｔａｎ（Φ）で、Ｋ1＝√３となる。
図１２Ｂに関して述べたことからわかるように、図１２Ｃの光検出器を光検出器アレイ２３０の中の異なる画素全体に渡って共有してもよい。
再び図８Ｃを参照すると、バンクＡの中の各光検出器を、例えば上下左右の四つの画素にわたって共有することができることがわかる。例えば、光検出器の二番目の列において、第一の光検出器Ａは隣接する四つの光検出器Ｂのそれぞれと関連していてもよい。
【０１２９】
本発明の空間的マルチプレクシングを可能にするには、まずフォトダイオード検出器のバンクの間で差異信号を発生させて差動データを得るよりも、生データを各光検出器からシングルエンドで得ると有利であることがわかる。それでもＱＥ変調は差動で実行すること、つまり複数の検出器のバンクを異なる位相で変調することが好ましい。そのようなシングルエンドの生データは、データを信号処理する時に、差動データのみ利用可能な場合よりも高い柔軟性、例えば、隣接する光検出器からのデータを足したり引いたりすること（例えば、おそらくはデジタルで）、が存在するという点において好ましい。図１３Ａは光検出器出力の典型的な差動信号処理を示し、一方図１３Ｂはシングルエンドの信号処理を示している。
【０１３０】
図１０に示したような実施例に関するパイプライニングの概念について次に説明する。ここで用いられているように、パイプライニングとは、得たデータの連続するフレーム中の画素測定を得る時の待ち時間を削減することを指す。
次のように、全体の測定の処理量を増加させるために、得たデータのフレーム内の測定をインターレースすることができる。
０度−１８０度の測定：    ΔＶd（τ1）
９０度−２７０度の測定：  ΔＶd（τ2）→ΔＶd（τ2）］／ΔＶd（τ1）＝ｔａｎ（Φ）
０度−１８０度の測定：    ΔＶd（τ3）→ΔＶd（τ2）］／ΔＶd（τ3）＝ｔａｎ（Φ）
０度−２７０度の測定：    ΔＶd（τ4）→ΔＶd（τ4）］／ΔＶd（τ3）＝ｔａｎ（Φ）など。
【０１３１】
このように、測定情報の連続的なパイプラインを、計算速度を効果的に倍増しながら、しかしながら測定一つ分の待ち時間で計算できる。実際に、上記の時間分割マルチプレクシングＱＥ変調の実施例の効果の一つは、データ取得のフレーム率を相当に増加できるということである。述べたように、ここに述べた情報処理ステップを実行するためにチップ上のＣＰＵシステム２６０を用いることができ、またチップ上のエレクトロニクス２５０−ｘは、説明してきた様々な形のＱＥ変調及び信号処理を実施することができる。
再度図８Ａを参照して、隣り合う二つの光検出器２４０−（ｘ）（つまり検出器「Ａ」）と光検出器２４０−（ｘ＋１）（つまり検出器「Ｂ」）のそれぞれが、平面図で見ると実質的に同一の面積を有すると想定する。これから記述するのは、実際の光検出器の有効面積の差異に関連する影響を含む、これらの光検出器に降りかかる不均一な光量の悪影響を削減し、またこれらの光検出器と共に使用される増幅器の利得に関連する１／ｆノイズを削減する技術である。
【０１３２】
図３及び図８Ａを参照して、ターゲット対象物２０から帰還したフォトンエネルギーが光検出器Ａと光検出器Ｂに降りかかり、これら二つの光検出器が異なる信号、例えば異なる振幅を出力すると想定する。幾つかの理由により、検出した出力信号は異なることがある。光検出器Ａに降りかかる光量は光検出器Ｂに降りかかる光量と異なるかもしれない。光検出器Ａの有効検出面積と光検出器Ｂの有効検出面積は、部品不整合により異なるかもしれないし、あるいは光検出器Ａがただ単により良く製作されていて、より優れた検出特性を示すかもしれない。
再び図１０を参照し、説明を簡単にするため「１＋ｃｏｓ」分析を用いて、入射するフォトンエネルギー信号で光検出器Ａが見るものをＡ’｛ｃｏｓ（ωｔ＋Φ）＋１｝とし、入射するフォトンエネルギー信号で光検出器Ｂが見るものをＢ’｛ｃｏｓ（ωｔ＋Φ）＋１｝とする。仮にＡ’＝Ｂ’であるとすると、均一な光量であるが、それ以外の場合は均一な光量ではない。しかしながら、より一般的なケースではＡ’とＢ’は同一にはならない。
【０１３３】
図１０では、光検出器Ａが見たエネルギー信号であるＡ’｛ｃｏｓ（ωｔ＋Φ）＋１｝に｛ｃｏｓ（ωｔ）＋１｝を乗じて、蓄積後のＡ’（０．５ｃｏｓ（Φ）＋１）を得る。これ以後この式は式｛１｝と示す。同様に、光検出器Ｂが見たエネルギー信号であるＢ’｛ｃｏｓ（ωｔ＋Φ）＋１｝に｛ｃｏｓ（ωｔ＋１８０°）＋１｝を乗じて、蓄積後のＢ’（−０．５ｃｏｓ（Φ）＋１）を得る。これ以後この式は式｛２｝と示す。仮にＡ’＝Ｂ’であるとすると、Ａ’ｃｏｓ（Φ）を得るのは本文に前述したように簡単である。問題はＡ’とＢ’が同一でないということである。
先ほどの図１０の説明の中では、Ｋｂを輝度係数として、Ｋｂ｛ｃｏｓ（Φ）｝及びＫｂ｛ｓｉｎ（Φ）｝を得ることがゴールであった。不均一な光量の場合、本発明ではＡ’（ｃｏｓ（ωｔ＋Φ）＋１）に｛ｃｏｓ（ωｔ＋１８０°）＋１｝を乗じて、積分した後Ａ’（−０．５ｃｏｓ（Φ）＋１）を得る。これ以後この式は式｛３｝と示す。更に、本発明ではまた、Ｂ’｛ｃｏｓ（ωｔ＋Φ）＋１｝に｛ｃｏｓ（ωｔ）＋１｝を乗じて、Ｂ’（０．５ｃｏｓ（Φ）＋１）を得る。これ以後この式は式｛４｝と示す
【０１３４】
この時点で、本発明は（式｛１｝―式｛２｝―式｛３｝−式｛４｝）を実行して（Ａ’＋Ｂ’）｛ｃｏｓ（Φ）｝に至るための計算を実行する。同様に図１０に関して前述したように、同様な（Ａ’＋Ｂ’）｛ｓｉｎ（Φ）｝に至るために同じ演算を実行することができる。
したがって、（式｛１｝―式｛２｝）に基づいて一つの計算を実行し、（式｛３｝−式｛４｝）に基づいて同様の計算を実行してもよい。次に図８Ａ、図１０、図１４Ａ及び図１４Ｂを参照すると、概略的には以下のようにしてその手順を実行することができる。
（１）時間０＜ｔ＜ｔ１で、例えば０度と１８０度の変調では、検出器Ｄつまり２４０−（ｘ）に信号Ｓ１＝１＋ｃｏｓ（ωｔ）でバイアスをかけ、検出器２４０−（ｘ＋１）に信号Ｓ２＝１＋ｃｏｓ（ωｔ＋１８０°）でバイアスをかけ、
（２）それら二つの検出器から出力された信号を時間０＜ｔ＜ｔ１の間及び時間ｔ＝ｔ１の時において蓄積し、差動信号をデジタルまたはアナログの形で保存あるいはサンプルし、
（３）時間ｔ１＜ｔ＜ｔ２の間、検出器２４０−（ｘ）に信号Ｓ１＝１＋ｃｏｓ（ωｔ＋１８０°）でバイアスをかけ、検出器２４０−（ｘ＋１）に信号Ｓ２＝１＋ｃｏｓ（ωｔ）でバイアスをかけ、
（４）それら二つの検出器からの出力信号を蓄積し、時間ｔ＝ｔ２における蓄積の最後に、差動信号をデジタルまたはアナログの形で保存あるいはサンプルし、
（５）差分信号を、サンプルまたは保存されたアナログ及び／またはデジタル信号に対して計算する。
【０１３５】
図１４Ａ及び図１４Ｂは、それぞれアナログドメインとデジタルドメインにおける信号の引算のための典型的な技術を描写している。アナログまたはデジタルの「共有された」部品７００は、フォトダイオード画素検出器の外に設置でき、画素検出器の列―行アレイの中の行毎に一つの共有部品を用いるなどしてもよい。画素内のサンプル及びホールド（Ｓ／Ｈ）ユニットは、画素の列ごとに独立して繰り返される読み出し作業中の全ての時間において、両方の測定値をホールドする。代わりに、画素ブロック内で平均値算出を行ってもよいし、あるいはアナログ−デジタル変換（ＡＤＣ）を行うことすらできる。
図１４Ａにおいて、共有される回路構成７００はアナログ加算器７１０を含む。アナログ加算器７１０のアナログ出力は、アナログ−デジタルコンバーター７２０によってデジタル化される。図１４Ｂにおいて、共有回路構成は本質的には、その入力がネゲートされているデジタル加算器７３０である。加算器７３０からの出力はレジスター７４０へ入力される。レジスター７４０の出力は、加算器の入力にフィードバックされる。Ａ／Ｄコンバーター７２０は加算器にデジタル入力を提供する。図１４Ｂにおいて、平均値算出はデジタルドメインで行われ、アナログ−デジタル変換は画素の全ての列にわたって共有することができ、これは蓄積した電圧信号を変換のためにＡＤＣに送るまで信号をホールドしておくために、画素毎にＳ／Ｈが必要となることを意味する。したがって、図１４Ｂのデジタルドメインの実施例での信号の平均値算出には、図１４Ａのアナログドメインの実施例に比べ２倍の数のＡ／Ｄ変換が必要となる。時間分割マルチプレクシング及び空間的マルチプレクシングを含む、説明してきたその他様々な変調スキームにおいて、同様のアプローチを用いることができることを理解するものである。
【０１３６】
ここに記載する様々な実施例において、検出したイメージの輪郭内での個々の対象物の動きは、例えばマイクロプロセッサー２６０により得たデータのフレームとフレームの間の輪郭の動きを識別するなどして、計算することができる。輪郭内の画素検出器は全て、輪郭の速度である均一な速度を用いることができる。対象物は対象物の輪郭を用いて識別することができるので、チップ上のプロセッサー２６０を用いて当該対象物を追跡できる。そのような場合、必要に応じて、ＩＣチップ２１０は対象物２０がどこへ動いたとしても、対象物２０全体の位置の変化を表す一つの値（ＤＡＴＡ）をエクスポートできる。したがって、ＩＣチップからフレーム全体の画素をフレーム率でエクスポートする代わりに、当該対象物の位置の変化を表す一つのベクトルを送ってもよい。そうすることで結果としてＩＣチップの入力／出力が相当に削減され、チップ外で要求されるデータ処理量を大幅に削減することができる。チップ上のマイクロプロセッサー２６０は空間的トポロジー及び／または時間的トポロジーのシーケンス化を監督することもでき、また空間的マルチプレクシング及び／または時間的マルチプレクシングを最適化することもできることがわかる。
【０１３７】
その他のアプリケーションにおいてシステム２００は、例えばそのバーチャルキーがユーザーの指によって押されるキーボードといったような、バーチャル入力デバイスである対象物を認識するために利用されることもある。例えば、２０００年２月１１日に出願された同時系属米国出願シリアル番号０９／５０２，４９９、「バーチャル入力デバイスを用いてデータを入力するための方法及び装置」において、バーチャル入力デバイスを実施するために、三次元レンジファインディングＴＯＦシステムが用いられている。ユーザーの手あるいはスタイラスがバーチャルキーまたはそのようなデバイスの領域を「押す」と、ＴＯＦ測定を用いたシステムはどのキーまたはどの領域が「押された」のか決定する。その後システムは、例えばＰＤＡといった、バーチャル入力デバイスとユーザーとのインタラクションからの入力データを受け取る付随したデバイスに、キーストローク情報の等価物を出力することができる。本発明はそのようなアプリケーションに用いることもでき、その場合図３のＤＡＴＡは、マイクロプロセッサー２６０によってチップ上で処理されたキーストローク識別情報を表す。
【０１３８】
記述したとおり、おそらくはメモリー２７０と関連しているソフトウェアを実行するマイクロプロセッサー２６０は、ジェネレーター２２５の変調及び様々な電子回路２５０による検出をコントロールすることができる。必要に応じて、特別なイメージ処理ソフトウェアを用いて検出信号を処理してもよい。システム２００は好ましくはその電力消費量の低さゆえに電池で稼動するため、そのようなソフトウェアが十分なイメージ解像度が得られたと決定すると、アレイ２３０の様々な部分への動作電力を選択的に止めることができる。更に、適当な検出を確実にするに足る十分なフォトンエネルギーがアレイ２３０に達する場合は、発信器２２０が出力する信号の形を変えることができる。例えば、発信器エネルギーのピーク電力及び／またはデューティーサイクルを削減することができ、したがってシステム２００の電力消費全体を減らすことができる。光エネルギー出力信号の形を変えることによる設計トレードオフは、ｚ解像度の精度、ユーザーの安全及び発信器２２０の処理能力に関係する。
【０１３９】
まとめとして、発信器２２０からのピーク電力及び平均電力が好ましくは数十ｍＷの範囲であるという理由で、小さな電池でシステム全体を動かすことができるという効果がある。それにもかかわらず、距離解像度はｃｍの範囲内であり、信号／ノイズ比は許容できるものである。距離ｚに比例する情報を得ることに関して様々な実施例を記載してきたが、必要に応じて本発明をターゲット対象物の輝度のみに関係する情報を得るために実施してもよいことがわかる。そのようなアプリケーションにおいては、本発明は本質的に環境光の輝度情報に対する影響を大幅に減らすかなり良好なフィルターとして用いることができる。一方でｚ情報を得ることはエネルギー供給源を１００ＭＨｚを超える変調周波数で変調することに関係し、輝度情報を得るべく指示されたアプリケーションは、おそらく５０Ｋｈｚといったような相当に低い率でエネルギー供給源を変調する。
【０１４０】
ここに記述する請求項の範囲で定義する本発明の対象と本質を逸脱することなく、開示した実施例に修正や変化を加えてもよい。
【図面の簡単な説明】
【０１４１】
【図１】従来技術による一般的な明度に基づくレンジファインディングシステムを示すダイヤグラムである。
【図２Ａ】本発明によって発信された高周波成分を有する、発信された周期的な信号を図示しており、ここでは理想的な余弦波形である。
【図２Ｂ】本発明によって用いられるような、図２Ａで発信された信号の位相遅延を持つ帰還波形を図示している。
【図２Ｃ】図２Ｂで示されたものと類似の帰還波形を図示しているが、本発明で使用されるように、ＤＣオフセットレベルを有するものである。
【図２Ｄ】現在米国特許番号６，３２３，９４２Ｂ１と成って出願人の先行発明によるシステムによって放射されるような、放射光エネルギーのパルスタイプの周期的な波形を図示する。
【図２Ｅ】本発明による放射された光エネルギーの非パルスタイプ波形を図示する。
【図３】本発明の好ましい実施例のブロックダイヤグラムである。
【図４】出願人の原実用新案出願による二つの画素検出器とその関連エレクトロニクスとを示したブロックダイヤグラムである。
【図５Ａ】本発明による光検出器ダイオードの断面の斜視図であり、ＱＥ変調を実施するための空乏層幅の逆バイアス電圧変調を示している。
【図５Ｂ】本発明による光検出器ダイオードの断面の斜視図であり、ＱＥ変調を実施するための空乏層幅の逆バイアス電圧変調を示している。
【図６Ａ】本発明によるゲート電圧を変化させることにによってＱＥ変調できるフォトゲートフォトダイオードを図示している。
【図６Ｂ】本発明によるゲート電圧を変化させることにによってＱＥ変調できるフォトゲートフォトダイオードを図示している。
【図６Ｃ】本発明によるキャパシターに直列結合したＭＯＳタイプフォトダイオードと、図６Ａで示したようなフォトゲートフォトダイオードがほぼ等価であることを示している。
【図７Ａ】本発明による図５Ａと図５Ｂの典型的なフォトダイオードの等価回路と電圧バイアス構成であり、それぞれ、高めのＱＥ変調と低めのＱＥ変調を示している。
【図７Ｂ】本発明による図５Ａと図５Ｂの典型的なフォトダイオードの等価回路と電圧バイアス構成であり、それぞれ、高めのＱＥ変調と低めのＱＥ変調を示している。
【図７Ｃ】本発明による典型的な光検出器の構造の断面であり、フォトンのエネルギーが生み出した電荷が、如何にして電流を用いて回収されるかを図示している。
【図７Ｄ】本発明による典型的な光検出器の構造の断面であり、エピタキシャル層のドーパント濃度の連続変化または不連続変化を示し、フォトンのエネルギーが生み出した電荷を如何にして電流によって回収するかを図示している。
【図８Ａ】本発明による、１８０度位相をずらしてＱＥ変調された低リークゲート付きの二つの隣接したフォトダイオードの側面の断面図である。
【図８Ｂ】本発明による、１８０度位相をずらしてＱＥ変調された低リークゲート付きの二つの隣接したフォトダイオードの側面の断面図である。
【図８Ｃ】本発明によるフォトダイオードのアレイの平面図で、ＱＥ変調するためにフォトダイオードのバンクの変調ノードを交互に残りのフォトダイオードのバンクに、相補的に平行結合してある。
【図９Ａ】本発明のシングルエンドの可変位相遅延（ＶＰＤ）ＱＥ変調の実施例における二つの光検出器とそれらの関連エレクトロニクスを示したブロックダイヤグラムである。
【図９Ｂ】本発明による、フォトダイオードがＱＥ差動変調される４つの光検出器とそれらの関連エレクトロニクスとから成る、二つの画素を示したＶＰＤ実施例のブロックダイヤグラムである。
【図９Ｃ】本発明による、フォトダイオードがＱＥ差動変調される４つの光検出器とデジタル積分器を含むそれらの関連単純エレクトロニクスとから成る、二つの画素を示したＶＰＤ実施例のブロックダイヤグラムである。
【図１０】本発明による、フォトダイオードの選択可能な固定位相ＱＥ変調が用いられる４つのフォトダイオードとそれらの関連エレクトロニクスとから成る、二つの画素を示したブロックダイヤグラムである。
【図１１Ａ】本発明による、電力消費を削減するための、図１０の構成のフォトダイオードにおいてチューニングされたインダクターの使用を図示する。
【図１１Ｂ】本発明による、電力消費を削減するための、図１０の構成のフォトダイオードにおいてチューニングされたインダクターの使用を図示する。
【図１２Ａ】本発明による０度−９０度−１８０度−２７０度の空間的マルチプレクシングＱＥ変調の実施例の平面図であり、４つの隣接したフォトダイオードを示している。
【図１２Ｂ】本発明による、図１２Ａの空間的マルチプレクシングＱＥ変調の実施例のための異なる画素の間で光検出器を共有する様子を図示している。
【図１２Ｃ】本発明による、０度−１２０度−２４０度の空間的マルチプレクシングＱＥ変調の実施例を図示し、三つの光検出器を示す。
【図１３Ａ】本発明による光検出器出力の差動信号処理とシングルエンド信号処理を図示している。
【図１３Ｂ】本発明による光検出器出力の差動信号処理とシングルエンド信号処理を図示している。
【図１４Ａ】本発明による、不均一な照明と１／ｆノイズの光検出器に対する影響を減少させるための回路構成を図示している。
【図１４Ｂ】本発明による、不均一な照明と１／ｆノイズの光検出器に対する影響を減少させるための回路構成を図示している。
【図１】
0004533582.tif 000003
【図２Ａ】
0004533582.tif 000004
【図２Ｂ】
0004533582.tif 000005
【図２Ｃ】
0004533582.tif 000006
【図２Ｄ】
0004533582.tif 000007
【図２Ｅ】
0004533582.tif 000008
【図３】
0004533582.tif 000009
【図４】
0004533582.tif 000010
【図５Ａ】
0004533582.tif 000011
【図５Ｂ】
0004533582.tif 000012
【図６Ａ】
0004533582.tif 000013
【図６Ｂ】
0004533582.tif 000014
【図６Ｃ】
0004533582.tif 000015
【図７Ａ】
0004533582.tif 000016
【図７Ｂ】
0004533582.tif 000017
【図７Ｃ】
0004533582.tif 000018
【図７Ｄ】
0004533582.tif 000019
【図８Ａ】
0004533582.tif 000020
【図８Ｂ】
0004533582.tif 000021
【図８Ｃ】
0004533582.tif 000022
【図９Ａ】
0004533582.tif 000023
【図９Ｂ】
0004533582.tif 000024
【図９Ｃ】
0004533582.tif 000025
【図１０】
0004533582.tif 000026
【図１１Ａ】
0004533582.tif 000027
【図１１Ｂ】
0004533582.tif 000028
【図１２Ａ】
0004533582.tif 000029
【図１２Ｂ】
0004533582.tif 000030
【図１２Ｃ】
0004533582.tif 000031
【図１３Ａ】
0004533582.tif 000032
【図１３Ｂ】
0004533582.tif 000033
【図１４Ａ】
0004533582.tif 000034
【図１４Ｂ】
0004533582.tif 000035