(57)【特許請求の範囲】
【請求項１】
蓄電を行う第１静電容量要素を含みかつ光信号を電流信号に変換する光電変換素子と、
前記光電変換素子から出力される前記電流信号を弱反転状態で対数特性を有する電圧信号に変換するための変換用ＭＯＳ型トランジスタと、
前記電圧信号を保持する第２静電容量要素と、
前記第１静電容量要素と前記第２静電容量要素とを選択的に接続し電荷を移動させるための電荷移動用ＭＯＳ型トランジスタと、
前記第２静電容量要素が保持する前記電圧信号を駆動信号として電流信号を発生する増幅用ＭＯＳ型トランジスタと、
前記増幅用ＭＯＳ型トランジスタから出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタと、
前記電荷移動用ＭＯＳ型トランジスタのゲート駆動電圧を、前記変換用ＭＯＳ型トランジスタのゲート電圧よりも前記電荷移動用ＭＯＳ型トランジスタのゲートしきい値電圧だけ高くする電源部と、
を備えることを特徴とする光センサ回路。
【請求項２】
前記変換用ＭＯＳ型トランジスタのドレインにドレイン電圧を供給し、前記変換用ＭＯＳ型トランジスタの前記ドレイン電圧を所定時間だけ低いドレイン電圧値に設定するという初期設定を行う初期設定手段を備えることを特徴とする請求項１記載の光センサ回路。
【請求項３】
請求項１または２に記載された光センサ回路を１画素として１次元または２次元の撮像領域が形成されることを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光センサ回路およびイメージセンサに関し、特に、ＭＯＳ型イメージセンサの一画素として使用され、光信号を電気信号に変換しかつシャッタ機能を有する光センサ回路、およびこの光センサ回路で構成されるイメージセンサに関する。
【背景技術】
【０００２】
図９に、ＭＯＳ型イメージセンサの一画素分の構成要素となる光センサ回路の一例を示す。この光センサ回路は、入射される光に感応して当該光の信号を電圧信号としてサンプルしかつホールドする機能を有している。光センサ回路におけるサンプル・ホールド機能は「シャッタ機能」と呼ばれる。
【０００３】
光センサ回路１０１は、入射光（光信号）Ｌ１を検出して電気信号に変換する光センサ素子としてのフォトダイオードＰＤを備える。フォトダイオードＰＤは、寄生容量（配線の浮遊容量を含む）であるコンデンサＣ１を並列に有している。光センサ回路１０１は、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する第１のＭＯＳ型トランジスタＱ１を備える。ＭＯＳ型トランジスタＱ１ではゲートがドレインに電気配線で接続されている。
【０００４】
光センサ回路１０１は、さらに、センサ電圧を保持・蓄積するためのコンデンサＣ２と、コンデンサＣ１とコンデンサＣ２の間の電荷移動を行わせる第２のＭＯＳ型トランジスタＱ２と、コンデンサＣ２の保持されるセンサ電圧を増幅するための第３のＭＯＳ型トランジスタＱ３と、その増幅された端子電圧（Ｖout）を画素信号として選択的に出力させる第４のＭＯＳ型トランジスタＱ４を備えている。ＭＯＳ型トランジスタＱ４のドレイン端子には抵抗Ｒが接続されている。
【０００５】
上記光センサ回路１０１では、ＭＯＳ型トランジスタＱ１のドレイン端子に電圧Ｖ１が印加され、ＭＯＳ型トランジスタＱ２のゲート端子には電圧Ｖ２が印加され、ＭＯＳ型トランジスタＱ３のゲート端子には電圧Ｖ３が印加され、抵抗Ｒの一端には電圧Ｖ４が印加されている。
【０００６】
光センサ回路１０１においては、従来、電圧Ｖ１〜Ｖ４に関して、図１０に示すようなタイミングで各部を動作させている。
【０００７】
電圧Ｖ１は高電圧値に保持される。そのためＭＯＳ型トランジスタＱ１はオンになり、コンデンサＣ１は充電された状態になる。この状態で、時間間隔ｔ１〜ｔ２では電圧Ｖ２を高電圧値にしてＭＯＳ型トランジスタＱ２をオン状態にする。この状態で、フォトダイオードＰＤに光Ｌ１が入射すると、これによりＭＯＳ型トランジスタＱ１には、フォトダイオードＰＤで発生する光電流に相当する電流が流れる。この電流は、対数特性を有する電圧に変換される。フォトダイオードＰＤで発生する光電流に基づく電圧は、上記のコンデンサＣ１とコンデンサＣ２に充電される。図１０において、電圧ＶＣ１はコンデンサＣ１の端子電圧を意味し、電圧ＶＣ２はコンデンサＣ２の端子電圧を意味している。
【０００８】
次にｔ２〜ｔ５では、電圧Ｖ２を低電圧値にしてＭＯＳ型トランジスタＱ２をオフ状態にし、光Ｌ１に対応するセンサ電圧を蓄積するコンデンサＣ２の端子電圧ＶＣ２を保持する。さらにｔ３〜ｔ４では、電圧Ｖ３を高電圧値にしてＭＯＳ型トランジスタＱ４をオンにする。これにより、電源からの印加電圧Ｖ４に基づき電流が供給され、抵抗Ｒを介して、当該光センサ回路の画素信号がＶoutとして出力される。この時、ＭＯＳ型トランジスタＱ２がオフ状態である期間、すなわちコンデンサＣ２の端子電圧保持期間では、仮にコンデンサＣ１の端子電圧ＶＣ１が変化したとしても、画素信号としての出力電圧Ｖoutでは変化は生ぜず、同じ出力電圧を得ることが可能となる。図１０では、タイミングチャートの下段にて３つの電圧ＶＣ１，ＶＣ２，Ｖoutのそれぞれの変化状態が示されている。
【０００９】
図９に示した光センサ回路では、図１０に示したタイミングチャートによって上記のごとく動作させるため、画素単位で、入射光Ｌ１にフォトダイオードＰＤが感応し、光電効果を生じ、光電流に基づいてコンデンサＣ２の端子電圧ＶＣ２を生じさせ、かつ保持することができる。光センサ回路（画素）単位でコンデンサＣ２により光電流に対応する端子電圧ＶＣ２を保持することを「シャッタ機能」という。光センサ回路では上記シャッタ機能を持たせることができる。従ってＭＯＳ型イメージセンサでは、光センサ回路ごとに、すなわち画素ごとに、シャッタ機能の動作制御を行うことができる。
【００１０】
上記の光センサ回路において、コンデンサＣ２の端子電圧ＶＣ２を保持する機能を実現するＭＯＳ型トランジスタＱ２について、以下では「シャッタトランジスタＱ２」と呼ぶことにする。
【００１１】
本願発明の先行公知技術として特許文献１に記載された光センサ回路が存在する。この光センサ回路は基本的な回路構成として、上記の図９に示された回路構成を有している。シャッタ機能を有する光センサ回路において、再現性のよい画素信号を得ることを可能にしている。特許文献１の図１に示された光センサ回路は、上記の図９に示された光センサ回路と実質的に同一のものである。
【特許文献１】特開２００１−１４５０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図９に示した従来の光センサ回路に関して、各入射光強度に対するセンサ出力の関係を評価した例を図１１に示す。この図において、各入射光強度におけるセンサ出力電圧を、暗状態の出力電圧との差をとって描画したものである。本図に示したセンサ出力電圧の特性１０１では、特性傾向を表す直線１０２に対比すると、高い入射光強度の領域１０３で出力低下が見られる。なおここで、ＭＯＳ型トランジスタＱ１のゲート電圧（Ｖ１）とシャッタトランジスタＱ２のゲート電圧（Ｖ２）の差を「ΔＶｓｈ」と記述している。図１１で得たセンサ出力電圧の特性はΔＶｓｈが１．２Ｖであるときの評価結果である。
【００１３】
上記のごとく、高い入射光強度の領域１０３で出力低下が見られる原因について、以下に説明する。
【００１４】
上記の出力低下は、シャッタトランジスタＱ２がオンからオフへ動作する際に、シャッタトランジスタＱ２のゲートの寄生容量に蓄積された電子によって、光信号Ｌ１として電荷を蓄積するコンデンサＣ２の電位が変化してしまうという事象に起因している。
【００１５】
次に、フォトダイオードＰＤのコンデンサＣ１、および光信号として電荷を蓄積するコンデンサＣ２のそれぞれに蓄積される電荷の状態を示したモデルを、図１２を参照して説明する。
【００１６】
図１２では、先ず、左右で、入射光Ｌ１に関して低光強度の場合（Ａ）と高光強度の場合（Ｂ）が示される。さらに（Ａ）と（Ｂ）のそれぞれにおいて、露光時（状態ａ）、シャッタ・オフ過渡時（状態ｂ）、シャッタ・オフ後（状態ｃ）の各状態が示されている。各状態に関するモデル説明図１１１〜１１６に関し、横軸において、「Ｇ１」は第１ＭＯＳ型トランジスタ（対数変換用トランジスタ）Ｑ１のゲート、「Ｇ２」は第２ＭＯＳ型トランジスタ（シャッタトランジスタ）Ｑ２のゲート、「ＰＤ」は前述のフォトダイオード、「Ｃ２」は前述のコンデンサ、「Ｄ」は第１ＭＯＳ型トランジスタ（対数変換用トランジスタ）Ｑ１のドレインを意味している。さらにモデル説明図１１１〜１１６の縦軸は電位を意味しており、かつ矢印に示す方向（下側）が高い電位となることを意味している。モデル説明図１１１〜１１６において、灰色領域１０４は電子の存在状態を示し、矢印１０５は電子の移動状態を示している。当該矢印１０５に示されるように、電子の移動は低い電位から高い電位に向かって生じている。    
【００１７】
シャッタトランジスタＱ２をオンにして露光状態を作る時（状態ａ）、コンデンサＣ１の端子電位やコンデンサＣ２の端子電位は、フォトダイオードＰＤへ入射される光Ｌ１の強度に応じた電位となる。すなわち、タイミングｔ１〜ｔ２で、電圧Ｖ１が一定の高電圧値であって電圧Ｖ２が高電圧値の状態を保たれる時、フォトダイオードＰＤに光Ｌ１が入射されると、光Ｌ１の光強度のレベルに応じてコンデンサＣ２の電位ＶＣ２が生じる。図１２に示されるごとく、露光時（状態ａ）において低い光強度の場合（モデル説明図１１１）にはコンデンサＣ２の電位は高くなり、高い光強度の場合（モデル説明図１１４）にはコンデンサＣ２の電位は低くなる。
【００１８】
次いで、それぞれの光強度レベルの入射光Ｌ１においてシャッタトランジスタＱ２をオフすると、シャッタ・オフ過渡時（状態ｂ）になる。このシャッタ・オフ過渡時（状態ｂ）には、モデル説明図１１２，１１５に示すように、ゲートＧ２の電位が低くなり、シャッタトランジスタＱ２のゲート寄生容量に蓄積された電子が矢印１０５のごとく移動する。この電子の移動では、当該電子の一部がコンデンサＣ２の側へ移動し、さらに電子の残りはＭＯＳ型トランジスタＱ１のドレイン（Ｄ）へ排出される。
【００１９】
コンデンサＣ２へ移動する電子とＭＯＳ型トランジスタＱ１のドレイン（Ｄ）へ排出される電子との割合は、入射光Ｌ１の光強度レベルによって異なる。すなわち、高い光強度時のシャッタトランジスタＱ２のゲートＧ２下の電位は低い光強度時の同部の電位に比べて低くなり、このためシャッタトランジスタＱ２のゲートＧ２の電位とＭＯＳ型トランジスタＱ１のドレイン電位との電位差が大きくなり、電位勾配が大きくなるので、電子の移動が速くなり、ゲート寄生容量に蓄積された電子は、速やかにドレインへ排出される。この結果、高い入射光強度時には、シャッタトランジスタＱ２のゲートＧ２の寄生容量に蓄積された電子がコンデンサＣ２へ配分される割合は小さくなる。
【００２０】
以上の特性を式で表現すると、次のようになる。
シャッタトランジスタＱ２のオン・オフ前後のコンデンサＣ２の電位ＶＣ２の変動量については、モデル説明図１１３，１１４のそれぞれに示されるごとく、
ΔＶａ：低光強度でのシャッタトランジスタＱ２のオン・オフ前後の場合
ΔＶｂ：高光強度でのシャッタトランジスタＱ２のオン・オフ前後の場合
となる。そして、図１２に示されるごとく、コンデンサＣ２の電位ＶＣ２の変動量は、入射光強度によって異なり、ΔＶａ＞Δｂとなる。
【００２１】
この場合に、シャッタトランジスタＱ２のオフ時に得られる感度（高入射光強度時と低入射光強度時のコンデンサＣ２における電位差（ΔＶclose）)は、シャッタトランジスタＱ２のオン時に得られていた感度（ΔＶopen）よりも小さくなり、ΔＶclose＜ΔＶopenとなる。従って、シャッタトランジスタＱ２のオン時に得られていた感度は、シャッタトランジスタＱ２のオフ時には得られないことになる。
【００２２】
以上に説明した従来の光センサ回路における回路構成上の問題が、高い入射光強度の領域１０３で生じる出力低下の原因である。
【００２３】
本発明の目的は、上記の課題に鑑み、フォトダイオードに入射される光信号の光強度が高い領域でも出力低下を生ぜず、入射光の広い光強度レンジで光強度に比例した安定した線形的な出力特性を得ることができる光センサ回路およびイメージセンサを提供することにある。
【課題を解決するための手段】
【００２４】
本発明に係る光センサ回路およびイメージセンサは、上記目的を達成するために、次のように構成される。
【００２５】
第１の光センサ回路（請求項１に対応）は、蓄電を行う第１静電容量要素（コンデンサＣ１）を含みかつ光信号を電流信号に変換する光電変換素子（フォトダイオードＰＤ）と、光電変換素子（ＰＤ）から出力される電流信号を弱反転状態で対数特性を有する電圧信号に変換するための変換用ＭＯＳ型トランジスタ（Ｑ１）と、電圧信号を保持する第２静電容量要素（コンデンサＣ２）と、第１静電容量要素（Ｃ１）と第２静電容量要素（Ｃ２）とを選択的に接続し電荷を移動させるための電荷移動用ＭＯＳ型トランジスタ（Ｑ２）と、第２静電容量要素（Ｃ２）が保持する電圧信号を駆動信号として電流信号を発生する増幅用ＭＯＳ型トランジスタ（Ｑ３）と、増幅用ＭＯＳ型トランジスタ（Ｑ３）から出力される電圧信号を選択的に出力させるための出力選択用ＭＯＳ型トランジスタ（Ｑ４）と、電荷移動用ＭＯＳ型トランジスタ（Ｑ２）のゲート駆動電圧を、変換用ＭＯＳ型トランジスタ（Ｑ１）のゲート電圧よりも電荷移動用ＭＯＳ型トランジスタ（Ｑ２）のゲートしきい値電圧だけ高くする電源部とを備えるように構成される。
【００２６】
上記光センサ回路では、次の手法により、電位変動量の差異が少なくなるように動作させる。電源部により、光電変換要素での受光時に変換用ＭＯＳ型トランジスタＱ２のゲート寄生容量に蓄積される電子（電荷）を抑制するために、電荷移動用ＭＯＳ型トランジスタＱ２のゲート電圧を、ＭＯＳ型トランジスタＱ１のゲート電圧より、ＭＯＳ型トランジスタＱ２のゲートしきい値電圧（Ｖｔｈ）程度だけ高い所定値電圧に設定する。ＭＯＳ型トランジスタＱ１，Ｑ２のゲートにおける上記の電位設定により、ＭＯＳ型トランジスタＱ２の寄生容量に蓄積される電子数を抑制することが可能となる。これにより、ＭＯＳ型トランジスタＱ２がオフ動作するとき、ゲート下（ゲート寄生容量）に存在する電子は少ないため、ＭＯＳ型トランジスタ（シャッタトランジスタ）Ｑ２がオフした後の電子の配分による影響が小さくなり、入射光の光強度に依存する、上記ゲート寄生容量に蓄積された電子の影響が低減される。従って、ＭＯＳ型トランジスタＱ２のオフ時に得られる感度は、ＭＯＳ型トランジスタＱ２のオン時に得られていた感度と同程度でになり、その結果、ＭＯＳ型トランジスタＱ２のオン時に得られていた感度はオフ時にも得られることになる。
【００２７】
第２の光センサ回路（請求項２に対応）は、上記の第１の構成において、好ましくは、変換用ＭＯＳ型トランジスタ（Ｑ１）のドレインにドレイン電圧を供給し、変換用ＭＯＳ型トランジスタ（Ｑ１）のドレイン電圧を所定時間だけ低いドレイン電圧値に設定するという初期設定を行う初期設定手段を備えるように構成される。この構成では、初期設定手段による初期設定により静電容量要素Ｃ１とＣ２において入射光で生じた電荷の充電または放電を制御し、その後、変換用ＭＯＳ型トランジスタＱ１のドレイン電圧を、そのゲート電圧と同じ電圧に切り換え、一定の露光時間の経過後に、電荷移動用ＭＯＳ型トランジスタＱ２をオフ状態にして第１静電容量要素Ｃ２をオープン状態にした上で、出力選択用ＭＯＳ型トランジスタＱ４をオンしてセンサ信号を取出す。
【００２８】
また本発明に係るイメージセンサは、前述の第１または第２の光センサ回路を１画素として１次元または２次元の撮像領域が形成されることを特徴づけられる。
【発明の効果】
【００２９】
本発明によれば、光センサ回路において、電荷移動用ＭＯＳ型トランジスタＱ２のゲート電圧を、対数変換用ＭＯＳ型トランジスタのゲート電圧より、電荷移動用ＭＯＳ型トランジスタのゲートしきい値電圧（Ｖｔｈ）程度だけ高い所定値電圧に設定したため、電荷移動用ＭＯＳ型トランジスタのゲート下に蓄積される電荷を少なくすることができる。さらに、このため、電荷移動用ＭＯＳ型トランジスタ（シャッタトランジスタ）がオフした後の電子の配分による影響が小さくなり、入射光の光強度に依存する、上記ゲート寄生容量に蓄積された電子の影響を低減することができる。さらに本発明によれば、光電変換素子に入射される光信号の光強度が高い領域でも出力低下を生ぜず、入射光の広い光強度レンジで光強度に比例した安定した線形的な出力特性を得ることができ、ダイナミックレンジの広いシャッタ機能を有した光センサ回路およびイメージセンサを実現できる。さらに、初期設定手段により、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を有した光センサ回路およびイメージセンサを実現できる。
【発明を実施するための最良の形態】
【００３０】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００３１】
図１〜図４を参照して本発明に係る光センサ回路の第１実施形態を説明する。図１は第１実施形態に係る光センサ回路の回路構成を示し、図２は、図１における光センサ回路の各部での電圧信号の状態を示し、図３は本実施形態の光センサ回路のセンサ出力特性のグラフを示し、図４は本実施形態の光センサ回路の動作説明図を示す。なお図１〜図４において、前述の「背景技術」の説明で用いた図に示した要素と実質的に同一の要素には同一の符号を付している。
【００３２】
図１において、光センサ回路１０は、入射される光信号Ｌ１を検出して電気信号に変換する光センサ素子であるフォトダイオードＰＤと、フォトダイオードＰＤの寄生容量（配線等の浮遊容量を含む）であるコンデンサＣ１を備えている。コンデンサＣ１はフォトダイオードＰＤのアノード・カソード間に並列に接続されている。なおフォトダイオードＰＤは光電変換素子の一例であり、光電変換素子はこれに限定されない。
【００３３】
フォトダイオードＰＤに対して、そのセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する変換用の第１のＭＯＳ型トランジスタＱ１が備えられる。このＭＯＳ型トランジスタＱ１はドレイン１１ｄとソース１１ｓとゲート１１ｇを有する。フォトダイオードＰＤのカソードはＭＯＳ型トランジスタＱ１のソース１１ｓに接続されている。他方、フォトダイオードＰＤのアノードはアース端子に接続されている。ＭＯＳ型トランジスタＱ１ではゲートがドレインに電気配線で接続されている。
【００３４】
光センサ回路１０は、さらに、センサ電圧を保持・蓄積するためのコンデンサＣ２と、コンデンサＣ１とコンデンサＣ２の間の電荷移動を行わせる第２のＭＯＳ型トランジスタ（シャッタトランジスタ）Ｑ２と、コンデンサＣ２の保持されるセンサ電圧を増幅するための第３のＭＯＳ型トランジスタＱ３と、その増幅された端子電圧（Ｖout）を画素信号として選択的に出力させる第４のＭＯＳ型トランジスタＱ４を備えている。ＭＯＳ型トランジスタＱ４のドレイン端子には抵抗Ｒが接続されている。
【００３５】
上記光センサ回路１０では、ＭＯＳ型トランジスタＱ１のドレイン端子に電圧Ｖ１が印加され、ＭＯＳ型トランジスタＱ２のゲート端子には電圧Ｖ２が印加され、ＭＯＳ型トランジスタＱ３のゲート端子には電圧Ｖ３が印加され、抵抗Ｒの一端には電圧Ｖ４が印加されている。ＭＯＳ型トランジスタＱ１のドレイン電圧とゲート電圧は同じで、電圧Ｖ１となる。
【００３６】
上記の電圧Ｖ１〜Ｖ４について、電圧Ｖ１，Ｖ４は電圧源から一定電圧として供給され、電圧Ｖ２は電圧コントローラ１１によって供給され、電圧Ｖ３は画素選択回路１２から供給される。
【００３７】
ＭＯＳ型トランジスタＱ１のドレイン電圧とゲート電圧は所定の一定電圧（Ｖ１）に設定される。そして、フォトダイオードＰＤが光信号Ｌ１を受光する時、ＭＯＳ型トランジスタＱ２のゲート電圧（Ｖ２）は、ＭＯＳ型トランジスタＱ１のゲート電圧（Ｖ１）より、ＭＯＳ型トランジスタＱ２のゲートしきい値電圧（Ｖｔｈ）程度だけ高い所定の電圧に設定される。上記の条件の下で、ＭＯＳ型トランジスタＱ２をオンすると共に、一定の露光時間の経過後に、ＭＯＳ型トランジスタＱ２をオフにしてコンデンサＣ２をフォトダイオードＰＤから非接続にしオープン状態とした上で、ＭＯＳ型トランジスタＱ４をオンにして光信号を検出するようにしている。
【００３８】
光センサ回路１０において、上記電圧Ｖ１〜Ｖ４に関して、図２に示すようなタイミングで各部を動作させている。
【００３９】
タイミングｔ１〜ｔ２では、ＭＯＳ型トランジスタＱ２の駆動電圧Ｖ２を高い電圧値（Ｖ１＋Ｖｔｈ）にすることによってＭＯＳ型トランジスタＱ２をオン状態にし、対数変換用のＭＯＳ型トランジスタトランジスタＱ１にはフォトダイオードＰＤに光Ｌ１が入射することによって発生する光電流に相当する電流が流れ、それが対数特性を有する電圧に変換され、フォトダイオードＰＤのコンデンサＣ１とコンデンサＣ２とに電荷を充電または放電させる。
【００４０】
次にタイミングｔ２〜ｔ５でＭＯＳ型トランジスタＱ２をオフにして、コンデンサＣ２の電位ＶＣ２を保持する。そして、タイミングｔ３〜ｔ４においてＭＯＳ型トランジスタＱ４をオンにすると、電源からの電圧Ｖ４により電流が供給されてセンサ信号がＶoutとして出力される。この時、ＭＯＳ型トランジスタＱ２がオフの期間、すなわちコンデンサＣ２の電位保持期間では、フォトダイオードＰＤのコンデンサＣ１の端子電圧ＶＣ１が変化しても、センサ信号としては同じ出力が得られることになる。
【００４１】
本実施形態に係る光センサ回路によって各入射光強度に対するセンサ出力の関係を評価した例を図３に示す。この図は、各入射光強度におけるセンサ出力電圧を暗状態の出力電圧との差をとって描画したものである。図３において、感度特性２１についてはΔＶｓｈは０．５Ｖである。ここで「ΔＶｓｈ」は、第１ＭＯＳ型トランジスタＱ１のゲート電圧Ｖ１と第２ＭＯＳ型トランジスタＱ２のゲート電圧Ｖ２の差を意味する。ΔＶｓｈ＝Ｖ２−Ｖ１＞０である。ΔＶｓｈが０．５Ｖであるとき、この０．５Ｖは、第２ＭＯＳ型トランジスタＱ２のゲートしきい値電圧（Ｖｔｈ）に実質的に一致している。
【００４２】
上記のごとく、受光時にＭＯＳ型トランジスタＱ２のゲート電圧Ｖ２を、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖ１より、第２ＭＯＳ型トランジスタＱ２のゲートしきい値電圧（Ｖｔｈ）の程度だけ高い電圧値に設定した場合の感度は、高い入射光強度の領域２２でも出力低下はみられない。
【００４３】
ここで図４の動作説明図を参照して、上記の感度特性２１が得られる理由を説明する。
【００４４】
図４において、先ず左右で、入射光Ｌ１に関して低光強度の場合（Ａ）と高光強度の場合（Ｂ）が示される。さらに（Ａ）と（Ｂ）のそれぞれにおいて、露光時（状態ａ）、シャッタ・オフ過渡時（状態ｂ）、シャッタ・オフ後（状態ｃ）の各状態が示されている。各状態に関するモデル説明図３１〜３６に関し、横軸において、「Ｇ１」は第１ＭＯＳ型トランジスタ（対数変換トランジスタ）Ｑ１のゲート、「Ｇ２」は第２ＭＯＳ型トランジスタＱ２のゲート、「ＰＤ」は前述のフォトダイオード、「Ｃ２」は前述のコンデンサ、「Ｄ」は第１ＭＯＳ型トランジスタ（対数変換用トランジスタ）Ｑ１のドレインを意味している。さらにモデル説明図３１〜３６の縦軸は電位を意味しており、かつ矢印に示す方向（下側）が高い電位となることを意味している。モデル説明図３１〜３６において、灰色領域３７は電子の存在状態を示し、矢印３８は電子（電荷）の移動状態を示している。当該矢印３９に示されるように、電子の移動は低い電位から高い電位に向かって生じている。
【００４５】
本実施形態に係る光センサ回路によれば、低光強度と高光強度でのコンデンサＣ２の電位ＶＣ２での変動量の差異が少なくなるように動作させる。モデル説明図３１，３４に示されるごとく、前述した通り、受光時（露光時）にＭＯＳ型トランジスタＱ２のゲート寄生容量に蓄積される電子を抑制するため、ＭＯＳ型トランジスタＱ２のゲート電圧 Ｖ２を、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖ１より、ＭＯＳ型トランジスタＱ２のゲートしきい値電圧（Ｖｔｈ）程度だけ高い所定値電圧に設定する。
【００４６】
上記の電位設定により、ＭＯＳ型トランジスタＱ２のゲート寄生容量に蓄積される電子数を抑制することが可能となる。これにより、ＭＯＳ型トランジスタ（シャッタトランジスタ）Ｑ２がオフ動作するとき、ゲート下（ゲート寄生容量）に存在する電子は少ないため、シャッタトランジスタオフ後の電子の配分による影響が小さくなる（モデル説明図３２，３５）。
【００４７】
その結果、入射光強度に依存する上記ゲート寄生容量に蓄積された電子の影響が低減される。すなわち、ＭＯＳ型トランジスタ（シャッタトランジスタ）Ｑ２をオン・オフ駆動する前後のコンデンサＣ２の電位ＶＣ２の変動量を、それぞれ、モデル説明図３３，３４のそれぞれに示されるごとく、
ΔＶａ：低光強度での第２ＭＯＳ型トランジスタＱ２のオン・オフ前後の場合
ΔＶｂ：高光強度での第２ＭＯＳ型トランジスタＱ２のオン・オフ前後の場合
とすると、これらの電位変動量は、入射光強度に依存せず、ΔＶａ≒ΔＶｂとなる。
【００４８】
従って、ＭＯＳ型トランジスタＱ２のオフ時に得られる感度（高入射光強度時と低入射光強度時のコンデンサＣ２の電位差＝ΔＶclose）は、ＭＯＳ型トランジスタＱ２のオン時に得られていた感度（ΔＶopen）と同程度で、ΔＶclose≒ΔＶopenとなる。このため、ＭＯＳ型トランジスタ（シャッタトランジスタ）Ｑ２のオン時に得られていた感度は、オフ時にも得られることになる。
【００４９】
上記の感度特性２１を実現する電圧Δｓｈの範囲としては０．２Ｖ≦Δｓｈ≦０．７Ｖが好ましい。
【００５０】
なお図３中には、参考として、Δｓｈを大きくした場合の感度特性、すなわちΔｓｈ＝１．０Ｖの感度特性２３とΔｓｈ＝１．２Ｖの感度特性２４も描かれている。これらによれば、高い入射光強度で感度が低下しており、感度特性はΔＶｓｈに依存していることがわかる。
【００５１】
なお本発明の光センサ回路は、図１に示した電気回路構成に限定されるものではなく、光信号Ｌ１を検知して電気信号に変換する光電変換素子（ＰＤ）と、この光電変換素子のセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する第１ＭＯＳ型トランジスタ（Ｑ１）が含まれる回路に適用される。
【００５２】
上記光センサ回路１０を１画素分の構成要素として、それを１次元または２次元状に配設することによってイメージセンサを構成することができる。
【００５３】
図５に、第１実施形態に係る光センサ回路１０を１画素（Ｓ）として用いて２次元のマトリクス状に配設したイメージセンサの構成例を示している。図５において、１１は上記電圧コントローラであり、１２は各画素Ｓに共通に設けられた上記の画素選択回路であり、１３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。
【００５４】
マトリクス状に配された各画素Ｓの読出し走査が行われ、各画素Ｓとしての光センサ回路におけるＭＯＳ型トランジスタＱ４をオンにすると、電源電圧Ｖ４から電流が各画素Ｓに供給され、各画素Ｓの行に接続された抵抗Ｒを介して画素信号Ｖoutとして出力されることになる。
【００５５】
次に、図６と図７を参照して本発明に係る光センサ回路の第２実施形態を説明する。図６は光センサ回路の回路構成を示し、図７は動作タイミングの電圧波形図を示している。
【００５６】
図６に示した光センサ回路５０において、図１で示した要素と実質的に同一の要素には同一の符号を付している。光センサ回路５０の回路構造は、第１実施形態に係る光センサ回路１０と同じである。すなわち、光センサ回路５０は、フォトダイオードＰＤ、コンデンサＣ１、コンデンサＣ２、第１ＭＯＳ型トランジスタＱ１、第２ＭＯＳ型トランジスタＱ２、第３ＭＯＳ型トランジスタＱ３、第４ＭＯＳ型トランジスタＱ４、抵抗Ｒを備えている。
【００５７】
また光センサ回路５０では、ＭＯＳ型トランジスタＱ１のゲート端子に電圧Ｖ１が印加され、ＭＯＳ型トランジスタＱ２のゲート端子には電圧Ｖ２が印加され、ＭＯＳ型トランジスタＱ３のゲート端子には電圧Ｖ３が印加され、抵抗Ｒの一端には電圧Ｖ４が印加されている。これらの電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４は、第１実施形態に係る光センサ回路１０で説明した電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４とそれぞれ同じ特性を有するものである。これらの電圧Ｖ１〜Ｖ４について、電圧Ｖ１，Ｖ４は電圧源から一定電圧として供給され、電圧Ｖ２は電圧コントローラ１１によって供給され、電圧Ｖ３は画素選択回路１２から供給される。
【００５８】
光センサ回路５０で特徴点は、ＭＯＳ型トランジスタＱ１のドレイン電圧として、そのドレイン端子に、電圧Ｖ１’を供給する初期設定手段５１を設けた点である。この初期設定手段５１は、電圧コントローラとタイミング信号発生部に基づいて構成される。初期設定手段５１によってＭＯＳ型トランジスタＱ１のドレインに与えられる電圧Ｖ１’は、図７に示すごとく、タイミングｔ１〜ｔ２で低い電圧値（ローレベル）となり、時点ｔ２以降時点ｔ６まで高い電圧値（ハイレベル）となる特性を有している。すなわち、初期設定手段５１は、ＭＯＳ型トランジスタＱ１のドレイン電圧Ｖ１’を所定時間（ｔ２−ｔ１）だけ低い電圧値に設定してコンデンサＣ１，Ｃ２の充電または放電を制御する。
【００５９】
光センサ回路５０によれば、受光時に、ＭＯＳ型トランジスタＱ２のゲート電圧Ｖ２を、ＭＯＳ型トランジスタＱ１のゲート電圧Ｖ１より、ＭＯＳ型トランジスタＱ２のゲートしきい値電圧（Ｖｔｈ）の程度だけ高い所定値電圧に設定してＭＯＳ型トランジスタＱ２をオンにする。また、初期設定手段５１の出力電圧Ｖ１’を初期の所定時間低電圧値にしてコンデンサＣ１，Ｃ２の充電または放電を制御した後、ＭＯＳ型トランジスタＱ１のドレイン電圧をそのゲート電圧と同じ電圧に切り換えて、一定の露光時間の経過後に、ＭＯＳ型トランジスタＱ２をオフにしてコンデンサＣ２をオープン状態とした上で、ＭＯＳ型トランジスタをオンにする。
【００６０】
図７を参照してさらに光センサ回路５０の動作を詳述する。
【００６１】
ＭＯＳ型トランジスタＱ１のゲート電圧として設定される電圧Ｖ１は、ＭＯＳ型トランジスタＱ１に流れる電流が、電圧Ｖ１’を高電圧値状態としたときに弱反転状態で対数特性を有する検出電圧に変換される電圧値に設定されている。
【００６２】
上記の状態において、タイミングｔ１〜ｔ２において電圧Ｖ１’を低電圧値にすると、ＭＯＳ型トランジスタＱ１のドレイン・ソース間の電圧が大きくなることからＭＯＳ型トランジスタＱ１はオン状態となり、フォトダイオードＰＤのコンデンサＣ１とコンデンサＣ２に電荷を充電または放電させる。
【００６３】
次に、時点ｔ２で電圧Ｖ１’が高電圧値に切り換わり、タイミングｔ２〜ｔ３において、フォトダイオードＰＤに流れるセンサ電流とＭＯＳ型トランジスタＱ１から供給される電流がつり合うような電圧で、フォトダイオードＰＤのコンデンサＣ１とコンデンサＣ２に電荷を充電または放電される。このとき、ＭＯＳ型トランジスタＱ１に流れる電流は弱反転状態で対数特性を有する検出電圧に変換されているため、コンデンサＣ２の端子電圧ＶＣ２はフォトダイオードＰＤに入射した光Ｌ１の量を対数変換出力したものとなる。その間のタイミングｔ１〜ｔ３（シャッタ開放期間）ではＭＯＳ型トランジスタＱ２はオン状態になっており、コンデンサＣ１の端子電圧ＶＣ１と、コンデンサＣ２の端子電圧ＶＣ２は同一になっている。
【００６４】
タイミングｔ３におけるＭＯＳ型トランジスタＱ２のオフによってコンデンサＣ２の端子電圧ＶＣ２が保持状態になる。このとき、ＭＯＳ型トランジスタＱ２のゲート寄生容量の影響で、コンデンサＣ２の端子電圧ＶＣ２は端子電圧ＶＣ１より若干低くなる。次に、タイミングｔ４〜ｔ５においてＭＯＳ型トランジスタＱ４をオンにすると、電源電圧Ｖ４から電流が供給され、センサ信号がＶoutとして出力される。
【００６５】
なお、光センサ回路５０の構成では、時点ｔ３以後にＭＯＳ型トランジスタＱ２がオフ状態になると、コンデンサＣ２の電荷が保持され、次にＭＯＳ型トランジスタＱ２をオンにするまではコンデンサＣ２の電荷は一定となる。この時、ＭＯＳ型トランジスタＱ２がオフの期間（コンデンサＣ２の電位保持期間）は、フォトダイオードＰＤのコンデンサＣ１の端子電圧ＶＣ１が変化しても、光センサ回路５０のセンサ信号としては同じ出力が得られることになる。
【００６６】
従って、図６に示す光センサ回路を図７に示すように動作させることによって、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を有したセンサを実現できるようになる。
【００６７】
上記光センサ回路５０を１画素分の構成要素として、それを１次元または２次元状に配設することによってイメージセンサを構成することができる。図８は、光センサ回路５０を１画素（Ｓ）として２次元のマトリクス状に配設したときのイメージセンサの構成例を示している。図８において、１１は各画素Ｓ共通に設けられた上記電圧コントローラ、１２は各画素Ｓに共通に設けられた画素選択回路、１３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。このイメージセンサでも、前述した通り、マトリクス状に配された各画素Ｓの読出し走査が行われる。
【００６８】
なお、上記の各実施形態の説明ではＭＯＳ型トランジスタをｎチャネル型として説明したが、その代わりにｐチャネル型のＭＯＳ型トランジスタを用いることができるのは勿論である。
【００６９】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００７０】
本発明は、撮像装置であるＭＯＳ型イメージセンサの１次元または２次元のイメージセンサを形成する光センサ回路（または画素）として利用される。
【図面の簡単な説明】
【００７１】
【図１】本発明に係る光センサ回路の第１実施形態の電気回路図である。
【図２】第１実施形態に係る光センサ回路の各部の信号状態を示すタイミング波形図である。
【図３】第１実施形態に係る光センサ回路のセンサ出力特性を示すグラフである。
【図４】第１実施形態に係る光センサ回路の動作原理を説明するため動作説明図である。
【図５】第１実施形態に係る光センサ回路を利用して構成されたイメージセンサを示す電気回路図である。
【図６】本発明に係る光センサ回路の第２実施形態の電気回路図である。
【図７】第２実施形態に係る光センサ回路の各部の信号状態を示すタイミング波形図である。
【図８】第１実施形態に係る光センサ回路を利用して構成されたイメージセンサを示す電気回路図である。
【図９】従来の光センサ回路の電気回路図である。
【図１０】従来の光センサ回路の各部の信号状態を示すタイミング波形図である。
【図１１】従来の光センサ回路のセンサ出力特性を示すグラフである。
【図１２】従来の光センサ回路の動作原理を説明するため動作説明図である。
【符号の説明】
【００７２】
１０      光センサ回路
１１      電圧コントローラ
１２      画素選択回路
１３      信号選択回路
３１〜３６    モデル説明図
５０      光センサ回路
５１      初期設定手段
ＰＤ      フォトダイオード
Ｃ１      コンデンサ
Ｃ２      コンデンサ
Ｑ１      変換用ＭＯＳ型トランジスタ
Ｑ２      増幅用ＭＯＳ型トランジスタ
Ｑ３      出力選択用ＭＯＳ型トランジスタ
Ｑ４      電荷移動用ＭＯＳ型トランジスタ
【図１】
0004528221.tif 000002
【図２】
0004528221.tif 000003
【図３】
0004528221.tif 000004
【図４】
0004528221.tif 000005
【図５】
0004528221.tif 000006
【図６】
0004528221.tif 000007
【図７】
0004528221.tif 000008
【図８】
0004528221.tif 000009
【図９】
0004528221.tif 000010
【図１０】
0004528221.tif 000011
【図１１】
0004528221.tif 000012
【図１２】
0004528221.tif 000013