(57)【特許請求の範囲】
【請求項１】
バッテリの正極側端子と負極側端子との間に電気的に直列に接続され、中間接続点がモータへの出力端子に接続されている上アーム側ＩＧＢＴ及び下アーム側ＩＧＢＴと、
前記バッテリよりも低電位の駆動源により駆動され、かつ前記上アーム側ＩＧＢＴ及び前記下アーム側ＩＧＢＴの駆動信号を出力するマイコンと、
前記駆動信号に基づいて、前記上アーム側ＩＧＢＴ及び前記下アーム側ＩＧＢＴを駆動するドライバ回路と、を備え、
前記ドライバ回路は、
シリコン板の上に酸化膜を介して形成されかつ前記マイコンのアースと接続される第１配線と、絶縁物を介して当該第１配線と対向して形成されかつ前記下アーム側ＩＧＢＴのアースと接続される第２配線とにより構成される第１及び第２のパルストランスを内蔵した第１のＩＣチップと、
前記第１のパルストランスを介して前記下アームＩＧＢＴの駆動信号を取得し、かつ当該下アームＩＧＢＴに入力されるゲート信号を生成する下アーム側バッファ回路を内蔵した第２のＩＣチップと、
前記第２のパルストランスを介して前記上アームＩＧＢＴの駆動信号を取得し、当該駆動信号を高電位側にレベルシフトするｎＭＯＳチップと、
前記ｎＭＯＳチップによりレベルシフトされた前記上アームＩＧＢＴの駆動信号を取得し、かつ当該上アームＩＧＢに入力されるゲート信号を生成する上アーム側バッファ回路を内蔵した第３のＩＣチップと、を有し、
前記第２のＩＣチップは、前記ｎＭＯＳチップ及び前記第３のＩＣチップよりも前記第１のＩＣチップに近づけて配置され、かつ前記ｎＭＯＳチップは、前記第３のＩＣチップよりも前記第１のＩＣチップに近づけて配置され、さらに隣り合う当該チップ同士がワイヤーボンディングにより電気的に接続される電力変換装置。
【請求項２】
請求項１に記載された電力変換装置であって、
前記第１のＩＣチップは、前記上アームスイッチング素子の駆動信号を変調する第１送信回路と、前記下アームスイッチング素子の駆動信号を変調する第２送信回路を内蔵し、
前記第２のＩＣチップは、前記上アームスイッチング素子の駆動信号を復調する第１受信回路と、前記下アームスイッチング素子の駆動信号を復調する第２受信回路を内蔵する電力変換装置。
【請求項３】
請求項２記載の電力変換装置であって、
前記第１及び第２の送信回路は、前記マイコンからの駆動信号の立ち上がりと立下りで前記第１及び第２のパルストランスの前記第１配線に流れる電流をオン，オフする回路と、前記第１及び第２のパルストランスの前記第２配線側には電圧検出器によって前記マイコンからの駆動信号の立ち上がりと立ち下がりをそれぞれ検出する回路と、を有し、
前記第１及び第２の受信回路は、立ち上がり側の検出回路でフリップフロップをセットし、立ち下がり側の検出回路でフリップフロップをリセットすることによって前記マイコンからの駆動信号を復調する回路、を有する電力変換装置。
【請求項４】
請求項１ないし３記載のいずれかの電力変換装置であって、
前記第２のＩＣチップは、前記第１のパルストランスを介して前記下アームＩＧＢＴの駆動信号と前記第２のパルストランスを介して前記上アームＩＧＢＴの駆動信号を受信し、かつ当該下アームＩＧＢＴの駆動信号と当該上アームＩＧＢＴの駆動信号のデッドタイムを確保するデッドタイム回路をその内部に設ける電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
スイッチング素子を用いた電力変換装置でモータを制御することが広く利用されている。一般的に、電力変換を構成する上アームスイッチング素子のエミッタは、電力変換装置の出力に接続されているため、上アームスイッチング素子は主電源接地端子に対して電位的に浮動の状態で駆動される。例えば、上アームスイッチング素子がオン状態では主電源と同じ高電圧が加わる。このため上アームスイッチング素子を駆動するためには、マイコンの低電位系から主電源による高電位系に信号を伝える必要がある。
【０００３】
従来は、低電位系から高電位系に信号を伝える為の手段としてフォトカプラが使用されてきた。しかしながらフォトカプラは、発光素子として化合物半導体を使うため高価である、あるいは時間がたつと発光素子の発光強度が弱り動作しなくなるという問題があった。
【０００４】
フォトカプラを使わず、低電位系から高電位系に信号を伝える信号伝達手段として、パルストランスがある。しかし、パルストランスは体格が大きく、またフォトカプラより高価である。これに対して、半導体プロセスを応用し、ＩＣチップのシリコン上にパルストランスを作成する技術が知られている（例えば非特許文献１参照）。マイコンから入力された上アーム及び下アームの駆動信号は、送信回路によりパルストランスで送信できる信号に変換され、パルストランスを経てさらに受信回路で復調され、バッファ回路で増幅されスイッチング素子をオン，オフする。
【０００５】
【非特許文献１】「Coreless transformer a new technology for half bridge driver IC′s」ＰＣＩＭ Europe ２００３、２１７ページ〜２２０ページ
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＩＣチップ内に作られたパルストランスは、単位面積あたりの変位電流が大きいこと、絶縁物の厚さに制限があることから、巻線間の絶縁物にかかる電界が強い。このため、長時間使用すると絶縁劣化する可能性がある。従来の技術ではその点が十分に考慮されていなかった。
【０００７】
本発明の目的は、ＩＣチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、低電位系から高電位系への信号伝達手段を介して伝達された制御信号の電位変換を行うレベルシフト回路を有する電力変換装置である。
【発明の効果】
【０００９】
本発明によれば、ＩＣチップ内部に設けられた低電位系から高電位系への信号伝達手段の絶縁劣化を低減できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を説明する。
【００１１】
本実施形態は、主端子間に直列接続された第１および第２電力スイッチング素子からなる少なくとも１アームを有するモータ駆動装置に関わり、特にマイコン等の制御信号を低圧側回路から高圧側回路に伝達する回路を有する電力変換装置に関するものである。
【００１２】
以下、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いた場合を説明するが、他の半導体スイッチング素子を用いても良い。
【００１３】
マイコンのアースとＩＧＢＴが接続されている高圧電源のアース（下アーム側のアース）は一般的には、トランス等で絶縁されている。ただし、電圧差はほぼ一定である。これに対して、上アーム側のアースは上アームＩＧＢＴがオン、あるいは上アーム側のダイオードに電流が還流しているときは高電圧電源の高電位にほぼ等しい電圧、また、下アームＩＧＢＴがオン、あるいは下アーム側のダイオードに電流が還流している時は下アームアース電位にほぼ等しい電圧となる。すなわち、ＩＧＢＴのオン，オフにより上アームアース電位は変化する。このため、パルストランスにも上下アーム間アース電圧の時間変化（ｄＶ／ｄｔ）が加わる。このｄＶ／ｄｔとトランスの巻線間浮遊容量Ｃの積ｄＶ／ｄｔ×Ｃがトランスの巻線間の絶縁物を変位電流が流れる。手や機械でトランスに巻線を巻いていた従来のパルストランスでは巻線間が広く、浮遊容量が小さかったため、変位電流が小さかった。
【００１４】
これに対して、ＩＣチップ内に作られたパルストランスは絶縁物の厚さが半導体プロセスの制限により１０μｍ程度しか厚くできない。このため、ＩＣチップ内に作られたパルストランスは手や機械でトランスに巻線を巻いていた従来のパルストランスに比べて単位面積あたりの変位電流が１０倍以上大きい。さらに絶縁物の厚さも制限があり、従来のパルストランスにくらべて巻線間の絶縁物にかかる電界が強い。このため、高電圧で長時間使用すると絶縁劣化していく可能性がある。
【００１５】
このような問題を解決するためのいくつかの実施例を、以下に述べる。
【実施例１】
【００１６】
図１に本発明の一実施例をなす、電力変換装置のブロック回路図を示す。
【００１７】
下アームＩＧＢＴ１には並列にダイオード２が接続されている。上アームＩＧＢＴ３には並列にダイオード４が接続されている。上アームＩＧＢＴ３のエミッタと下アームＩＧＢＴ１のコレクタは接続されており、互いの接続点である中間接続点は出力１１として図示しないモータへの接続端子に接続されている。マイコン１０のマイコンアース１３と高圧電源５のアース１２は絶縁されている。マイコン１０からの下アーム駆動信号はドライバの下アーム側回路１４の送信回路２１により変調されパルストランス２３を通り受信回路２４で復調され、バッファ回路２６で増幅され下アームＩＧＢＴ１をオン，オフする。マイコン１０からの上アーム駆動信号は送信回路２０により変調されパルストランス２２を通り受信回路２５で復調される。さらに、レベルシフト回路送信回路２７で変調され、レベルシフト回路用高耐圧ｎＭＯＳ３０のゲートを駆動する。レベルシフト回路用高耐圧ｎＭＯＳ３０のドレインは、上アーム側回路１５のレベルシフト回路受信回路４１に接続され、レベルシフト回路送信回路２７の信号を復調する。レベルシフト回路受信回路４１の信号はバッファ回路４２で増幅され、上アームＩＧＢＴ３を駆動する。
【００１８】
本実施例では、マイコンと下アーム側回路１４との間の通信のみにパルストランスが使われている。マイコンアース１３と下アームアース１２間の電位は異なるが、時間により電位差の変動はないため、ｄＶ／ｄｔは発生しない。このため、長時間使用してもパルストランスが絶縁劣化することがない。一方、下アームから上アームの信号の伝達は、レベルシフト回路送信回路２７，レベルシフト回路用高耐圧ｎＭＯＳ３０，レベルシフト回路受信回路４１で構成されるレベルシフト回路で行う。このレベルシフト回路で、高電圧はレベルシフト回路用高耐圧ｎＭＯＳ３０のみに加わる。高耐圧ｎＭＯＳは耐圧以下の電圧であれば絶縁劣化しない。以上、本実施例によりＩＣ内に作られたパルストランスを長時間使用しても絶縁劣化しない上下アームＩＧＢＴの駆動回路が実現できる。
【００１９】
図２にＩＣ内に作られたパルストランスの断面斜視図を示す。シリコン上に薄い酸化膜８１上に渦巻状に配線８２が形成されており、１次側（マイコン側）のコイルを構成している。絶縁物８３を介して渦巻状に配線８４が形成されており、２次側（下アーム側）のコイルを構成している。
【００２０】
図３に図２のパルストランスを使用してマイコンから信号を伝達する図１の送信回路，受信回路の第１の回路を示す。パルストランス２３の１次側にはｎ型ＭＯＳＦＥＴ５２のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス２３の１次側のもう一方の端子は電源５０の高圧側に接続されている。ｎ型ＭＯＳＦＥＴ５２のゲートにはバッファ５１を介してマイコン信号が入力されている。パルストランス２３の２次側の両端には抵抗５３が接続され、その一方の端子はコンパレータ５５に入力されている。コンパレータ５５のもう一方の端子は基準電位５４が接続されている。コンパレータ５５の出力はフリップフロップ５６のセット側に入力されている。また、パルストランス２３′の１次側にはｎ型ＭＯＳＦＥＴ５８のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス２３′の１次側のもう一方の端子は電源５０の高圧側に接続されている。ｎ型ＭＯＳＦＥＴ５８のゲートにはＮＯＴ回路５７を介してマイコン信号が入力されている。パルストランス２３′の２次側には抵抗５９が接続され、その一方の端子はコンパレータ６１に入力されている。コンパレータ６１のもう一方の端子は基準電位６０が接続されている。コンパレータ６１の出力はフリップフロップ５６のリセット側に入力されている。
【００２１】
この回路は次のように動作する。マイコン信号が“Ｈ”になるとｎ型ＭＯＳＦＥＴ５２がオンし、パルストランス２３の１次側に電流が流れ、２次側に電圧が発生する。ただし、ＩＣ内に形成されたパルストランスは透磁率の高い物質を１次側と２次側のコアに使えないこと及びＩＣ面積が小さいことから、巻数が数１０ターンしか形成できないため、インダクタンスが小さく発生電圧が小さい。さらには、配線も細いため、大電流が流せず、パルス幅（時間）には制限があった。このため、本実施例ではマイコンの駆動信号のエッジを取り出し、短時間のみパルストランスに電流を流す。この短時間に２次側の抵抗両端に発生する電圧と基準電圧をコンパレータで比較し、信号を取り出す。２回路あるのは一方はオン用（セット用）、もう一方はオフ用（リセット用）であり、フリップフロップで復調する。
【００２２】
尚、ここでは下アームのパルストランス２３について説明したが、これを上アームのパルストランス２２に適用しても良い。以下の他の実施例についても同様である。
【００２３】
このように、主端子間に直列接続された第１および第２電力スイッチング素子からなる少なくとも１アームを有するモータ駆動装置において、マイコンから少なくともいずれかのアームへの制御信号の伝達にはＩＣ内に作られたパルストランスを使い、低圧側回路から高圧側回路に伝達する回路には高圧ＭＯＳＦＥＴを使用したレベルシフト回路を用いる。
【００２４】
また、マイコンからアームへの制御信号の伝達には、２個のパルストランスを使い、マイコンからの駆動信号の立ち上がりと立下りでパルストランス１次側の電流をオン，オフする回路を備え、２次側には電圧を検出する手段をマイコンからの駆動信号の立ち上がりと立下りおのおのを検出する回路を設け、立ち上がり側の検出回路でフリップフロップをセットし、立下り側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路を設ける。
【００２５】
これにより、マイコンとアーム間のアース電位はほぼ一定のため、ｄＶ／ｄｔがかからず、ＩＣ内に作られたパルストランスが高電圧で長時間使用すると絶縁劣化していくのを防止することができる。
【実施例２】
【００２６】
図４に、本発明の他の実施例をなす電力変換装置の回路図を示す。以下に示す事項以外は、上記実施例と同様である。
【００２７】
この実施例は、パルストランスを使用してマイコンから信号を伝達する送信回路，受信回路である。実施例１の回路ではパルストランスを２個使用していたが、本実施例では１個でよい。パルストランス２３の１次側にはｎ型ＭＯＳＦＥＴ５２のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス２３の１次側のもう一方の端子は電源５０の高圧側に接続されている。ｎ型ＭＯＳＦＥＴ５２のゲートにはバッファ５１を介してマイコン信号が入力されている。パルストランス２３の２次側には、下アームアースとの間に基準電源６２が挿入されている。パルストランス２３の２次側両端には抵抗５３が接続され、その一方の端子はコンパレータ５５に入力されている。コンパレータ５５のもう一方の端子は基準電位５４が接続されている。コンパレータ５５の出力はフリップフロップ５６のセット側に入力されている。抵抗の高電位側は、コンパレータ６１にも入力されている。コンパレータ６１のもう一方の端子は基準電位６０が接続されている。コンパレータ６０の出力はフリップフロップ５６のリセット側に入力されている。ｎ型ＭＯＳＦＥＴ５２がオンすると正のｄｉ／ｄｔが発生するため、２次側には正の電圧が発生する。ｎ型ＭＯＳＦＥＴ５２がオフすると負のｄｉ／ｄｔが発生するため、２次側には負の電圧が発生する。この電圧差を検知して、それにより２次側で１次側のオン，オフを復調する。基準電位６２はＩＣ内蔵のコンパレータはマイナス側の電位では動作しないため、電位をコンパレータが動作する電圧まで持ち上げる役目を果たしている。
【００２８】
このように、マイコンから下アームへの制御信号の伝達には、１個のパルストランスのみを使い、パルストランスの２次側に基準電源をアース間に挿入し、１次側のオン，オフにより２次側に発生する電圧を検出する回路を２つ設け、立ち上がり側の検出回路でフリップフロップをセットし、立下り側の検出回路でフリップフロップをリセットしてマイコンからの駆動信号を復調する回路を設ける。
【実施例３】
【００２９】
図５に、本発明の他の実施例をなす電力変換装置の回路図を示す。以下に示す事項以外は、上記実施例と同様である。
【００３０】
この実施例は、パルストランスを使用してマイコンから信号を伝達する送信回路，受信回路である。パルストランス２３の１次側にはｎ型ＭＯＳＦＥＴ５２のドレインが接続され、そのソースはマイコンアースに接地されている。パルストランス２３の１次側のもう一方の端子は電源５０の高圧側に接続されている。ｎ型ＭＯＳＦＥＴ５２のゲートにはマイコン信号と発振回路のＡＮＤが入力されている。パルストランス２３の２次側の両端には抵抗５３が接続され、その一方の端子はコンパレータ５５に入力されている。コンパレータ５５のもう一方の端子は基準電位５４が接続されている。コンパレータ５５の出力は１パルス保持回路７０に入力されている。
【００３１】
本実施例は次のように動作する。マイコンからの信号は、発振回路７１とのＡＮＤを取ることで長いオン信号は短いオン信号に分割される。この信号でｎ型ＭＯＳＦＥＴ５２を駆動するため、抵抗両端にはｎ型ＭＯＳＦＥＴ５２がオンするたびに正の電圧が発生する。この電圧を検知し、１パルス保持回路で１パルスごとに復調する。
【００３２】
このように、マイコンから下アームへの制御信号の伝達には、１個のパルストランスのみを使い、マイコンからのオン信号を時間的に分割して、その信号によりパルストランスの１次側の電流をオン，オフし、パルストランスの２次側に発生する電圧を検出し、１パルス保持回路で復調する。
【実施例４】
【００３３】
図６に、本発明の他の実施例をなす電力変換装置のブロック回路図を示す。以下に示す事項以外は、上記実施例と同様である。本実施例は、レベルシフト回路用高耐圧ｎＭＯＳ３０と３１の２個使用する。
【００３４】
図７に図６のレベルシフト回路を示す。パルス発生回路（送信回路）２７は駆動信号の立ち上がりで短時間セット側の高耐圧ｎＭＯＳ３０をオンする信号と、駆動信号の立ち下がりで短時間リセット側の高耐圧ｎＭＯＳ３１をオンする信号を発生する。高耐圧ｎＭＯＳ３０のドレインには抵抗９０が接続され、抵抗９０のもう一方は上アーム電源９４の高圧側に接続されている。抵抗９０の両端にはツエナーダイオード９１が接続されている。高耐圧ｎＭＯＳ３１のドレインには抵抗９２が接続され、抵抗９２のもう一方は上アーム電源９４の高圧側に接続されている。抵抗９２の両端にはツエナーダイオード９３が接続されている。高耐圧ｎＭＯＳ３０のドレインと抵抗９０の接点はフィルタ９５を通してフリップフロップ９６のセット側に入力されている。高耐圧ｎＭＯＳ３０のドレインと抵抗９０の接点はフィルタ９５を通してフリップフロップ９６のセット側に入力されている。高耐圧ｎＭＯＳ３１のドレインと抵抗９２の接点はフィルタ９５を通してフリップフロップ９６のリセット側に入力されている。図７中、点線で囲った抵抗９０，９２、ツエナーダイオード９１，９３、フィルタ９５、フリップフロップ９６で図６の受信回路４１を構成している。
【００３５】
このように、上アーム駆動信号の立ち上がりで短時間セット側の高耐圧ｎＭＯＳＦＥＴをオンするパルスを発生させ、上アーム駆動信号の立ち下がりで短時間リセット側の高耐圧ｎＭＯＳＦＥＴをオンするパルスを発生させる送信回路、２個の高耐圧ｎＭＯＳＦＥＴ、セット側の高耐圧ｎＭＯＳＦＥＴのドレインに接続した抵抗、その抵抗に発生する電圧を検出する回路、リセット側の高耐圧ｎＭＯＳＦＥＴのドレインに接続した抵抗、その抵抗に発生する電圧を検出する回路、電圧検出回路に接続したフリップフロップ回路で構成される受信回路で上アーム駆動信号を復調するレベルシフト回路を設ける。
【００３６】
実施例１のようにレベルシフト回路用の高耐圧ｎＭＯＳが１つの場合、信号を上アームに伝えるためには、高耐圧ｎＭＯＳをオンし続ける必要がある。この場合、高電圧が高圧ＭＯＳにかかりながら電流が流れるため、損失が大きい。本実施例では、短時間しかレベルシフト回路用の高耐圧ｎＭＯＳがオンしないため損失が小さい。
【００３７】
図８は、この実施例を１つのパッケージに搭載する場合のチップの分割方法を示す。送信回路２０，２１、パルストランス２２，２３を１つのチップ２００に集積し、受信回路２４，２５、バッファ回路２６、レベルシフト回路の送信回路２７を１つのチップ２０１に集積し、レベルシフト回路の受信回路４１、バッファ回路４２を１つのチップに集積し、レベルシフト回路用高耐圧ｎＭＯＳ３０，３１は個別チップとしている。
【００３８】
このように、パルストランスとその送信回路をワンチップに集積し、それ以外のパルストランスの受信回路，レベルシフト回路の送信回路をワンチップに集積し、高耐圧ＭＯＦＥＴを個別チップ、レベルシフト回路の受信回路をワンチップに集積する。また、パルストランスとその送信回路，受信回路をワンチップとし、高耐圧ＭＯＳＦＥＴを含むレベルシフト回路をワンチップに集積しても良い。
【００３９】
図９は、１つのパッケージに搭載する場合のチップのパッケージ内配置を示す。一番外側にチップ２００を配置し、その上にチップ２０１を配置する。チップ２０１とチップ２０２の間にはレベルシフト回路用高耐圧ｎＭＯＳ３０，３１を配置している。各チップ間はワイヤボンデング２１０で結ばれている。このように電位ごとにチップで分割することで、電位変動によるノイズの影響を小さくできる。
【実施例５】
【００４０】
図１０に、本発明の他の実施例をなす電力変換装置のブロック回路図を示す。以下に示す事項以外は、上記実施例と同様である。これは、図６に対して、発振回路１０１及びデッドタイム発生回路１００を内蔵し、デッドタイムをＩＣ内で生成するものである。また、本図は１つのパッケージに搭載する場合のチップへの分割方法も示している。送信回路２０，２１、パルストランス２２，２３を１つのチップ２００に集積し、受信回路２４，２５、バッファ回路２６、発振回路１０１、デッドタイム発生回路１００、レベルシフト回路の送信回路２７を１つのチップ２０１に集積し、レベルシフト回路の受信回路４１、バッファ回路４２を１つのチップに集積し、レベルシフト回路用高耐圧ｎＭＯＳ３０，３１は個別チップとしている。
【００４１】
このように、デッドタイム回路をパルストランスの受信回路，レベルシフト回路の送信回路とともに集積化する。
【実施例６】
【００４２】
図１１に、本発明の他の実施例をなす断面斜視図を示す。以下に示す事項以外は、上記実施例と同様である。
【００４３】
いままでの実施例では、信号伝達及び絶縁にシリコン上に形成したパルストランスを用いていたが、同様の機能はシリコン上に形成された容量でも実現できる。図１１では、シリコン８０上に薄い酸化膜３０１が形成されその上に電極３０２が形成されている。電極３０２と絶縁膜３０３で絶縁され電極３０４が形成されている。すなわち、電極３０２と３０４及び絶縁膜３０３を誘電体として容量が形成されている。
【００４４】
図１２は、図１１の実施例を用いたブロック回路図を示す。容量３００にはｐ型ＭＯＳＦＥＴ３１３及びｎ型ＭＯＳＦＥＴ３１１のドレインが接続されている。ｐ型ＭＯＳＦＥＴ３１３のソースは電源５０の高圧側が接続されている。ｎ型ＭＯＳＦＥＴ３１１のソースはマイコンアースに接地されている。ｐ型ＭＯＳＦＥＴ３１３及びｎ型ＭＯＳＦＥＴ３１１のゲートはバッファ５１を介してマイコン信号が入力されている。容量３００のもう一方の端子には抵抗５３が接続され、さらにコンパレータ５５に入力されている。抵抗５３のもう一方の端子は下アームアースに接地されている。コンパレータ５５のもう一方の端子には基準電源５４が接続されている。コンパレータ５５の出力はフリップフロップ５６のセット側に入力されている。リセット側は、容量３００′にはｐ型ＭＯＳＦＥＴ３２０及びｎ型ＭＯＳＦＥＴ３１０のドレインが接続されている。ｐ型ＭＯＳＦＥＴ３２０のソースは電源５０の高圧側が接続されている。ｎ型ＭＯＳＦＥＴ３１９のソースはマイコンアースに接地されている。ｐ型ＭＯＳＦＥＴ３２０及びｎ型ＭＯＳＦＥＴ３１９のゲートはインバータを介してマイコン信号が入力されている。容量３００′のもう一方の端子には抵抗５９が接続され、さらにコンパレータ６１に入力されている。抵抗５９のもう一方の端子は下アームアースに接地されている。コンパレータ６１のもう一方の端子には基準電源６０が接続されている。コンパレータ６１の出力はフリップフロップ５６のリセット側に入力されている。
【００４５】
本実施例は、マイコンからのオン信号が入ると、ｐ型ＭＯＳＦＥＴ３１３がオンし、容量３００を介して瞬間的に抵抗５３に電圧が発生する。その電圧変化をコンパレータ５５で検出して、フリップフロップ５６をセットし、オン信号が発生する。逆にマイコンからオフ信号が入ると、ｐ型ＭＯＳＦＥＴ３２０がオンし、容量３００′を介して瞬間的に抵抗５９に電圧が発生する。その電圧変化をコンパレータ６１で検出して、フリップフロップ５６をリセットし、オフ信号が発生する。
【図面の簡単な説明】
【００４６】
【図１】図１に本発明の一実施例をなす、電力変換装置のブロック回路図を示す。
【図２】図１のパルストランスの断面斜視図を示す。
【図３】図２のパルストランスを使用してマイコンから信号を伝達する送信，受信回路の例を示す。
【図４】本発明の他の実施例をなす電力変換装置の回路図を示す。
【図５】本発明の他の実施例をなす電力変換装置の回路図を示す。
【図６】本発明の他の実施例をなす電力変換装置のブロック回路図を示す。
【図７】図６のレベルシフト回路を示す。
【図８】図６のチップの分割方法を示す。
【図９】図６の実装例を示す。
【図１０】本発明の他の実施例をなす電力変換装置のブロック回路図を示す。
【図１１】本発明の他の実施例をなす電力変換装置のコンデンサの断面斜視図を示す。
【図１２】図１１を用いたブロック回路図を示す。
【符号の説明】
【００４７】
１  下アームＩＧＢＴ
３  上アームＩＧＢＴ
１０  マイコン
１４  下アーム側回路
１５  上アーム側回路
２２，２３  パルストランス
３０  高耐圧ｎＭＯＳ
【図１】
0004528841.tif 000002
【図２】
0004528841.tif 000003
【図３】
0004528841.tif 000004
【図４】
0004528841.tif 000005
【図５】
0004528841.tif 000006
【図６】
0004528841.tif 000007
【図７】
0004528841.tif 000008
【図８】
0004528841.tif 000009
【図９】
0004528841.tif 000010
【図１０】
0004528841.tif 000011
【図１１】
0004528841.tif 000012
【図１２】
0004528841.tif 000013