(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタに電気的に接続された画素電極を有する第１の基板と、第２の基板で液晶を挟み、前記第２の基板側から光が入射する液晶プロジェクター用の液晶パネルであって、
前記第１の基板の前記第２の基板と対向していない面には、前記第１の基板に接して形成された放熱膜と、該放熱膜に接して形成された反射防止膜と、該反射防止膜に接して形成された偏光板とが設けられていることを特徴とする液晶パネル。
【請求項２】
請求項１において、
前記放熱膜は、酸化アルミニウム層、窒化アルミニウム層、炭化シリコン層、窒化シリコン層、窒化ホウ素層、リン化ホウ素層、薄膜ダイヤモンド層のなかの少なくとも１層を有することを特徴とする液晶パネル。
【請求項３】
請求項１において、
前記放熱膜は、Ａｌ、Ｏ、Ｎを含む化合物層を有することを特徴とする液晶パネル。
【請求項４】
請求項１において、
前記放熱膜は、Ｓｉ、Ｎ、Ｏ、Ｍ（ＭはＡｌ、Ｙ、Ｌａ、Ｇｄ、Ｄｙ、Ｎｄから選ばれた少なくとも１つの元素）を含む化合物層を有することを特徴とする液晶パネル。
【請求項５】
請求項１乃至請求項４のいずれか１項において、前記第１の基板は、前記薄膜トランジスタを駆動するための薄膜トランジスタでなる駆動回路を有することを特徴とする液晶パネル。
【請求項６】
薄膜トランジスタに電気的に接続された画素電極を有する第１の基板と、第２の基板で液晶を挟んだ液晶パネルと、
前記液晶パネルを前記第２の基板側から照明する光源と、
前記液晶パネルを透過した光を投影するための光学部材と、
を有するプロジェクター型の液晶表示装置であって、
前記液晶パネルにおいて、前記第１の基板の前記第２の基板と対向していない面には、前記第１の基板に接して形成された放熱膜と、該放熱膜に接して形成された反射防止膜と、該反射防止膜に接して形成された偏光板とが設けられていることを特徴とする液晶表示装置。
【請求項７】
請求項６において、
前記放熱膜は、酸化アルミニウム層、窒化アルミニウム層、炭化シリコン層、窒化ホウ素層、リン化ホウ素層、薄膜ダイヤモンド層のなかの少なくとも１層を有することを特徴とする液晶表示装置。
【請求項８】
請求項６において、
前記放熱膜は、Ａｌ、Ｏ、Ｎを含む化合物層を有することを特徴とする液晶表示装置。
【請求項９】
請求項６において、
前記放熱膜は、Ｓｉ、Ｎ、Ｏ、Ｍ（ＭはＡｌ、Ｙ、Ｌａ、Ｇｄ、Ｄｙ、Ｎｄから選ばれた少なくとも１つの元素）を含む化合物層を有することを特徴とする液晶表示装置。
【請求項１０】
請求項６乃至請求項９のいずれか１項において、
前記第１の基板は、前記薄膜トランジスタを駆動するための薄膜トランジスタでなる駆動回路を有することを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プロジェクター型の液晶表示装置、及び投射型の液晶表示装置に用いられる液晶パネルに関するものである。
【０００２】
【従来の技術】
薄膜トランジスタを作製する技術が鋭意研究されたことにより、液晶表示装置は様々な電子機器の表示装置として用いられるようになっている。図１５を用いて、透過型のアクティブマトリクス型の液晶表示装置の表示原理を簡単に説明する。
【０００３】
液晶表示装置は液晶を通過した光の偏光を利用して階調を表現するものである。アクティブマトリクス基板の画素電極３と対向基板の対向電極５の間に電界を形成し、液晶層６の分子の配列を制御する。光源からの照明光は偏光板９により、１方向に振動する直線偏光とされ、対向基板の石英基板４、透明な導電膜でなる対向電極を通過し、液晶層６に入射する。液晶層６に入射した光の振動方向光は液晶分子の配列に沿って光の振動方向が変えられ、画素電極３、石英基板２を透過し、偏光板８に入射し、所定の１方向に振動する光の成分だけが偏光板８を通過する。偏光板８と偏光板９は、通過できる光の振動方向が直交するように配置されている。液晶分子の配列を制御することにより、偏光板８を通過する光量を変化させて階調表示をしている。
【０００４】
アクティブマトリクス型の液晶表示装置では、画素電極３の電圧を変化させることにより、画素３と対向電極５間の電界の大きさを変化させて、液晶分子の配列を制御しており、アクティブマトリクス基板のＴＦＴ２に印加する電圧を制御することにより、画素電極５に電圧をかけるタイミングおよびその大きさを制御している。
【０００５】
プロジェクター型の液晶表示装置は、数インチのサイズの液晶パネルで表示された映像を光学系によって拡大投影して、数１０インチの大画面を表示しており、直視型の液晶表示装置に比べて非常に光量の大きな光源が必要であるため、照明光によって液晶パネルは高温になる。一般に、偏光板は高分子フィルムを基体としており、直視用の液晶パネルには直接接着されているが、プロジェクター型の液晶パネルは高温になるため、図１５に示すようにパネルに直接接着することができない。
【０００６】
【発明が解決しようとする課題】
近年、液晶パネルはますます高画素化が、高精細化が求められている。コントラストを改善するには、プロジェクター型用の液晶パネルにも偏光板を貼り付けることが望まれる。しかし、図１５に示すアクティブマトリクス基板に偏光板８を接着した場合を想定すると、黒表示をした場合には、光が偏光板８に吸収される。このため偏光板８の温度が上昇し、この熱でアクティブマトリクス基板が熱せられてしまい、ＴＦＴ２や液晶６の最適動作条件から大きくずれが生じて、かえって画質を低下させてしまうおそれがある。まして、高分子フィルムを用いているため、偏光板８自体も劣化するおそれがある。
【０００７】
このため、従来では、図１５に示すように、偏光板はアクティブマトリクス基板から離され、石英基板１と偏光板８との間に空気が存在する。石英基板１と空気の屈折率の差のため、石英基板１に素直に入射した光の３％程度は石英基板１と空気の界面で反射されてしまう。基板にガラス基板を用いた場合には、４％程度反射されてしまい、光利用率を低下させる。また空気との界面で反射された光はＴＦＴ２の半導体層を照明することになり、光劣化を招く。プロジェクター型の場合には、光強度が非常に大きいため、数％の反射光でもＴＦＴの特性を大きく変動させてしまうおそれがある。
【０００８】
アクティブマトリクス基板に戻るような反射光を減らすには、基板１と、基板に接する媒質の屈折率の差を小さくすれば良く、光利用率やコントラストの点から、基板１に偏光板８を貼り付けることが望まれる。しかしながら、上述した偏光板の発熱の問題があるため、プロジェクター型の場合には偏光板を基板に直接貼り付けることができない
【０００９】
本発明は、上述した問題を解消し、プロジェクター型表示装置用の液晶パネルに偏光板を貼り付けるための構成に関する。
【００１０】
【課題を解決するための手段】
本発明は、上述した問題点を解消するため、プロジェクター型表示装置に用いられる液晶パネルにおいて、薄膜トランジスタに接続された画素電極を有するアクティブマトリクス基板（第１の基板）と、対向電極を有する対向基板（第２の基板）で液晶を挟んだアクティブマトリクス型の液晶パネルにおいて、アクティブマトリクス基板の対向の基板と対向していない面に放熱膜を設け、放熱膜と偏光板との間には空気を挟まないことを特徴とする。
【００１１】
即ち、アクティブマトリクス基板のガラスや石英基板に偏光板を貼り付けるために、基板と偏光板の間に空気を挟まない状態で放熱膜を設ける。放熱膜は、熱伝導率が高い、少なくとも１０W/m・K以上、より好ましくは５０Wm-1K-1以上の絶縁膜を用いればよい。放熱膜を形成することにより、薄膜トランジスタや偏光板で発生する熱を放熱することができるため、薄膜トランジスタ、偏光板の劣化を防止できる。この結果、液晶パネルの基板に空気を挟まないで偏光板を設けることができるため、偏光板により反射される光を小さくすることができる。
【００１２】
【発明の実施の形態】
図１〜図３を用いて、本発明の実施形態を説明する。
【００１３】
［実施形態１］  図１は本実施形態の透過型の液晶パネルの断面図である。液晶パネルは、基板１１の一方の表面上にＴＦＴ（薄膜トランジスタ）１２に接続された画素電極１３がマトリクス上に配置されアクティブマトリクス回路が形成されている。基板１１のもう一方の表面には、放熱膜１４が形成され、放熱膜１４に偏光板１５が貼り付けられている。
【００１４】
対向基板の基板２１には対向電極２２が形成されている。基板１１と基板２１は画素電極１３、対向電極２２を内側にして、隙間を空けて貼り合わされる。この隙間に液晶３０が充填されている。液晶パネルには、画素ごとに画素電極１３と対向電極２２を電極対に、液晶３０を誘電体とするコンデンサーが形成される。このコンデンサーの電位を制御することにより、液晶３０の液晶分子の配列を変化させる。基板１１、１２は石英やガラスが用いられ、基板サイズは０．５〜３インチ程度である。
【００１５】
光源からの照明光は液晶パネルから設けられている偏光板２３において直線偏光とされ、空気、基板２１、対向電極２２を透過し、液晶３０において偏光され、画素電極１３、基板１１、放熱膜１４を透過する。所定の一方向に振動する光の成分だけが偏光板１５を通過する。
【００１６】
本実施形態では、黒表示状態、即ち、偏光板１５から光を通過させないようにする状態でも、吸収した光によって偏光板１５が発生した熱が速やかに放熱膜１４により拡散するため、偏光板１５の温度上昇を防止できる。この結果、熱によってＴＦＴ１２の特性を変化させたり、劣化させたりすることがなくなる。基板１１と偏光板の間に空気を挟まないことで、偏光板１１で反射されることによって基板１１にもどる光量を小さくすることができる。
【００１７】
放熱膜１４としては透光性と熱伝導性を備えた絶縁層を少なくとも１層有す流膜を用いる。Ｂ、Ｃ、Ｎから選ばれた少なくとも１つの元素と、Ａｌ、Ｓｉ、Ｐから選ばれた少なくとも１つの元素を含む化合物は、可視光に対して透光性を有し、熱伝導性のよい材料として知られている。
【００１８】
例えば、アルミニウムの窒化物（窒化アルミニウム（ＡｌＮ））、シリコンの炭化物（炭化シリコン（ＳｉＣ））、シリコンの窒化物（窒化シリコン（ＳｉＮ））、ホウ素の窒化物（窒化ホウ素（ＢＮ））、ホウ素のリン化物（リン化ホウ素（ＢＰ））を用いることができる。
【００１９】
また、アルミニウムの酸化物（酸化アルミニウム（Ａｌ2Ｏ3））は透光性に優れ、熱伝導率が２０Wm-1K-1あり、放熱膜１４の材料に用いることができる。
【００２０】
上記化合物は化学量論比に限定されるものではなく、熱伝導率等特性を制御するため、他の元素を組成に含む材料を用いることができる。例えば、酸化アルミニウムに窒素を含ませて、ＡｌＮxＯ1-x（０．０２≦ｘ≦０．５）で示される化合物を用いることができる。
【００２１】
また、窒化シリコン（Ｓｉ3Ｎ4）の一部の元素をＯ（酸素）とＭ（ＭはＡｌ、Ｙ、Ｌａ、Ｇｄ、Ｄｙ、Ｎｄから選ばれた少なくとも１つの元素）に置換して、Ｓｉ、Ｎ、Ｏ、Ｍを含む化合物を用いることができる。
【００２２】
上述した化合物層はスパッタ法で成膜できる。所望の組成のターゲットを用い、アルゴンや窒素などの不活性ガスをスパッタガスに用いることで成膜できる。
【００２３】
また、熱伝導度が１０００Wm-1K-1に達する薄膜ダイヤモンド層やＤＬＣ（Diamond Like Carbon）層を有する膜を放熱膜として好ましい。薄膜ダイヤモンドはＣＶＤ法で成膜できる。
【００２４】
放熱膜１４は、ＴＦＴ１２、画素電極１３を作製した後に形成すればよい。ＴＦＴ１２の作製のアライメントの妨げにならないようであれば、ＴＦＴ１２を作製する前、作製途中に形成してもよい。放熱膜１４の変質を考慮すると、画素１３を作製した後のほうが好ましいが、少なくともＴＦＴ１１に用いられる半導体膜の結晶化工程や熱酸化工程など、６００℃に達する熱処理工程以降に形成するようにする。
【００２５】
また、偏光板１５は一般的に用いられている高分子フィルムを基体とする偏光フィルムを用いればよく、偏光フィルムに形成されている粘着剤を利用して、放熱膜１４に貼り付けられている。また、偏光板１５には、空気との境界面（光源からの照明光の出射面）での反射を防止するような反射防止層を設けると光利用率が向上し好ましい。
【００２６】
［実施形態２］  本実施形態は実施形態１の変形例である。図２は本実施形態の液晶パネルの断面図であり、図１と同じ符号は同じ構成要素を示す。
【００２７】
本発明では、基板１１に放熱膜１４を形成したため、液晶パネルの温度上昇が小さくなるので、図２に示すように対向基板の基板２１にも偏光板２５を貼り付けることが可能になる。
【００２８】
［実施形態３］  本実施形態は実施形態１の変形例である。図３は本実施形態の液晶パネルの断面図であり、図１と同じ符号は同じ構成要素を示す。
【００２９】
本実施形態は放熱膜１４と偏光板１５の間に反射防止膜１６を設けたものである。放熱膜１４の屈折率や膜厚によって、放熱膜１４と偏光板１５の境界で光が反射されてコントラストを低下させてしまうおそれがある。ここでの反射を防止するための膜１６を挿入する。少なくとも垂直入射する光の反射を防止するには、偏光板１５、反射防止膜１６、放熱膜１４の屈折率をｎ0、ｎ1、ｎ2とした場合、ｎ1＝（ｎ0ｎ2）1/2を満たすものが理想である。
【実施例】
図４〜図１３を用いて、本発明の実施例を説明する。
【００３０】
[実施例１] 本発明の実施例について図４〜図１０を用いて説明する。ここでは、同一基板上に画素回路とその画素回路を制御するための制御回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、制御回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示する。
【００３１】
図４（Ａ）において、基板１０１には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００３２】
そして、基板１０１のＴＦＴが形成される表面には、２０〜１００nm（好ましくは４０〜８０nm）の厚さの非晶質構造を含む半導体膜１０２を減圧熱ＣＶＤ方、プラズマＣＶＤ法またはスパッタ法で形成する。なお、本実施例では６０nm厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるのでこの膜厚が最終的なＴＦＴの活性層の膜厚になるわけではない）
【００３３】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００３４】
次に、非晶質シリコン膜１０２上に珪素（シリコン）を含む絶縁膜でなるマスク膜１０３を形成し、パターニングによって開口部１０４a、１０４bを形成する。この開口部は、次の結晶化工程の際に結晶化を助長する触媒元素を添加するための添加領域となる。（図４（Ａ））
【００３５】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯxＮyで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4、Ｎ2Ｏ及びＮＨ3を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。
【００３６】
また、このマスク膜１０３のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜１０３をエッチングする際に非晶質シリコン膜１０２も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。
【００３７】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００３８】
具体的には、非晶質構造を含む半導体膜の表面に触媒元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００３９】
なお、同公報では触媒元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、触媒元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００４０】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atomic％以下とすることが好ましい。
【００４１】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００４２】
本実施例では、触媒元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部１０４a、１０４bを起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）１０５a〜１０５dが形成される。(図４（Ｂ）)
【００４３】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜１０３をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１０４a、１０４bで露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）１０６a、１０６bを形成する。（図４（Ｃ））
【００４４】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１０６a、１０６bに捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜１０７a〜１０７dに含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【００４５】
次に、マスク膜１０３を除去し、結晶質シリコン膜１０７a〜１０７d上に後の不純物添加時のために保護膜１０８を形成する。保護膜１０８は１００〜２００nm（好ましくは１３０〜１７０nm）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜１０８は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするためのものである。
【００４６】
そして、その上にレジストマスク１０９を形成し、保護膜１０８を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００４７】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域１１０a、１１０bを形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。（図４（Ｄ））
【００４８】
次に、レジストマスク１０９を除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）１１１〜１１４を形成する。なお、活性層１１１〜１１４は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層１１１〜１４中に残存する触媒元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。（図４（Ｅ））
【００４９】
また、ｐチャネル型ＴＦＴの活性層１１１は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層１１２〜１１４はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層１１１〜１１４は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域が実質的に真性な領域と考えて良い。
【００５０】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００nm厚の珪素を含む絶縁膜を形成する。本実施例では、３０nm厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【００５１】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃８０分の熱処理工程を行う。なお、図４（Ｄ）の工程で添加されたボロンはこの熱酸化工程の間に活性化される。（図５（Ａ））
【００５２】
なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、１００％酸素雰囲気で行っても構わない。
【００５３】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層１１１〜１１４との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜１１５の膜厚が５０〜２００nm（好ましくは１００〜１５０nm）となるように調節する。本実施例の熱酸化工程では、６０nm厚の活性層のうち２５nmが酸化されて活性層１１１〜１１４の膜厚は４５nmとなる。また、３０nm厚の珪素を含む絶縁膜に対して５０nm厚の熱酸化膜が加わるので、最終的なゲート絶縁膜１１５の膜厚は１１０nmとなる。
【００５４】
次に、新たにレジストマスク１１６〜１１９を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１２０〜１２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図５（Ｂ））
【００５５】
この不純物領域１２０〜１２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００５６】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜１１５を介して結晶質シリコン膜にリンを添加する。
【００５７】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、図５（Ｂ）の工程で添加されたリンを活性化する。本実施例では８００℃１時間の熱処理を窒素雰囲気中で行う。（図５（Ｃ））
【００５８】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【００５９】
この工程によりｎ型不純物領域（ｂ）１２０〜１２２の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６０】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１導電膜１２３と第２導電膜１２４とでなる積層膜を形成する。（図５（Ｄ））
【００６１】
ここで第１導電膜１２３、第２導電膜１２４としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
【００６２】
なお、第１導電膜１２３は１０〜５０nm（好ましくは２０〜３０nm）とし、第２導電膜１２４は２００〜４００nm（好ましくは２５０〜３５０nm）とすれば良い。本実施例では、第１導電膜１２３として、５０nm厚の窒化タングステン（ＷＮ）膜を、第２導電膜１２４として、３５０nm厚のタングステン膜を用いる。なお、図示しないが、第１導電膜１２３の下にシリコン膜を２〜２０nm程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。
【００６３】
また、第１導電膜１２３として窒化タンタル膜、第２導電膜としてタンタル膜を用いることも有効である。
【００６４】
次に、第１導電膜１２３と第２導電膜１２４とを一括でエッチングして４００nm厚のゲート配線１２５〜１２８を形成する。この時、制御回路に形成されるゲート配線１２６、１２７はｎ型不純物領域（ｂ）１２０〜１２２の一部とゲート絶縁膜１１５を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線１２８a、１２８bは断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。（図５（Ｅ））
【００６５】
次に、レジストマスク１２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域１３０、１３１を形成する。本実施例ではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図６（Ａ））
【００６６】
次に、レジストマスク１２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク１３２〜１３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１３５〜１４１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。（図６（Ｂ））
【００６７】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１３５〜１４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域１３５〜１４１はｎ型不純物領域（ａ）と言い換えても構わない。
【００６８】
次に、レジストマスク１３２〜１３４を除去した後に、ゲート配線１２５〜１２８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１４３〜１４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図６（Ｃ））
【００６９】
この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）１４３〜１４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００７０】
但し、厳密にはｎ型不純物領域（ｂ）１４７、１４８のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００７１】
次に、第１層間絶縁膜１４９を形成する。第１層間絶縁膜１４９としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００nmとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００nm厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。
【００７２】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図６（Ｄ））
【００７３】
なお、本実施例では窒化シリコン膜１４２と窒化酸化シリコン膜１４９とを積層した状態でゲート配線を覆い、その状態で活性化工程を行っている。本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では窒化シリコン膜と窒化酸化シリコン膜を積層しているため、ピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【００７４】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７５】
活性化工程を終えたら、第１層間絶縁膜１４９上に５００nm〜１．５μm厚の第２層間絶縁膜１５０を形成する。本実施例では第２層間絶縁膜１５０として８００nm厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）１４９と第２層間絶縁膜（酸化シリコン膜）１５０との積層膜でなる１μm厚の層間絶縁膜を形成する。
【００７６】
なお、後の工程で耐熱性が許せば、第２層間絶縁膜１５０として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【００７７】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線１５１〜１５４と、ドレイン配線１５５〜１５７を形成する。なお、ＣＭＯＳ回路を形成するためにドレイン配線１５５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００nm、Ｔｉを含むアルミニウム膜５００nm、Ｔｉ膜１００nmをスパッタ法で連続して形成した３層構造の積層膜とする。（図７（Ａ））
【００７８】
次に、パッシベーション膜１５８として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００nm（代表的には２００〜３００nm）の厚さで形成する。この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜１５８の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００７９】
また、パッシベーション膜１５８を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、水素化工程後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５８に開口部（図示せず）を形成しておいても良い。
【００８０】
その後、有機樹脂からなる第３層間絶縁膜１５９を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系ＳｉＯ2化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００８１】
次に、画素回路となる領域において、第３層間絶縁膜１５９上に遮蔽膜１６０を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜１６０はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００nmの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５nmの厚さに形成する。
【００８２】
なお、第３層間絶縁膜１５９上に酸化シリコン膜等の絶縁膜を５〜５０nm形成しておくと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第３層間絶縁膜１５９の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【００８３】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、制御回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第３層間絶縁膜にコンタクトホールを形成しておく必要がある。
【００８４】
次に、遮蔽膜１６０の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００nm（好ましくは３０〜５０nm）の厚さの酸化物１６１を形成する。本実施例では遮蔽膜１６０としてアルミニウムを主成分とする膜を用いたため、陽極酸化物１６１として酸化アルミニウム膜（アルミナ膜）が形成される。
【００８５】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、遮蔽膜１６０が形成されている基板を溶液に浸し、遮蔽膜１６０を陽極として、一定（数mA〜数十mA）の直流電流を流す。
【００８６】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま１００V/minの昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして遮蔽膜１６０の表面には厚さ約５０nmの陽極酸化物１６１を形成することができる。また、その結果、遮蔽膜１６０の膜厚は９０nmとなる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００８７】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００nm（好ましくは３０〜５０nm）とする。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond Like Carbon）膜、酸化タンタル膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００８８】
次に、第３層間絶縁膜１５９、パッシベーション膜１５８にドレイン配線１５７に達するコンタクトホールを形成し、画素電極１６２を形成する。なお、画素電極１６３は隣接する別の画素の画素電極である。画素電極１６２、１６３は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０nmの厚さにスパッタ法で形成する。
【００８９】
また、この時、画素電極１６２と遮蔽膜１６０とが陽極酸化物１６１を介して重なり、保持容量（キャパシタンス・ストレージ）１６４を形成する。なお、この場合、遮蔽膜１６０をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【００９０】
こうして同一基板上に、制御回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図７（Ｂ）においては、制御回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４が形成される。
【００９１】
制御回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、厳密にはソース２０２領域及びドレイン領域２０３に１×１０16〜５×１０18atoms/cm3の濃度でリンを含んでいる。
【００９２】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）２０７が形成される。この時、Ｌov領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。
【００９３】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域を挟むようにしてＬＤＤ領域２１１、２１２が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にＬＤＤ領域が形成される。
【００９４】
なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【００９５】
また、画素ＴＦＴ３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成される。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域２１７〜２２０はｎ型不純物領域（ｃ）で形成される。
【００９６】
本実施例では、画素回路および制御回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【００９７】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などの制御回路に適している。即ち、チャネル形成領域とドレイン領域との間のみにＬov領域を形成することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。
【００９８】
但し、必要に応じてチャネル形成領域を挟んでＬov領域を形成することもできる。即ち、ソース領域とチャネル形成領域の間、及びドレイン領域とチャネル形成領域との間に形成することも可能である。
【００９９】
また、ｎチャネル型ＴＦＴ３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプルホールド回路）に適している。即ち、Ｌov領域を形成することでホットキャリア対策とし、さらにＬoff領域を形成することで低オフ電流動作を実現する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはＬov領域のみとすることもありうる。
【０１００】
また、ｎチャネル型ＴＦＴ３０４は低オフ電流動作を重視した画素回路、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるＬov領域を配置せず、Ｌoff領域のみを配置することで低オフ電流動作を実現している。また、制御回路のＬＤＤ領域よりも低い濃度のＬＤＤ領域をＬoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、ｎ型不純物領域（ａ）２２１はオフ電流値を低減する上で非常に有効であることが確認されている。
【０１０１】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ３０２のＬov領域２０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領域２１１a、２１２aの長さ（幅）は０．３〜３．０μｍ、代表的には０，５〜１．５μｍ、Ｌoff領域２１１b、２１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ３０４に設けられるＬoff領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１０２】
さらに、ｐチャネル型ＴＦＴ３０１は自己整合（セルフアライン）的に形成され、ｎチャネル型ＴＦＴ３０２〜３０４は非自己整合（ノンセルフアライン）的に形成されている点も本発明の特徴の一つである。
【０１０３】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１０４】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特願平９−３１６５６７号出願、特願平９−２７３４４４号出願または特願平１０−２５４０９７号出願に記載された構造の保持容量を用いることもできる。
【０１０５】
ここでアクティブマトリクス基板の裏面（ＴＦＴが作製されていない面）に放熱膜２３１を形成する。ここでは、スパッタ法でアルミナ（酸化アルミニウム）を成膜する。
【０１０６】
アクティブマトリクス基板と、対向基板をモジュール化して、液晶パネルを作製する工程を説明する。図８に示すように、図７（Ｂ）の状態の基板に対し、配向膜２４１を形成する。本実施例では配向膜としてポリイミド膜を用いる。対向基板２４２には、透明導電膜２４３と、配向膜２４４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１０７】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素回路と、制御回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶２４５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。そして、偏光板２３２を、偏光板２３２に設けられている粘着剤を利用して放熱膜２３１の表面に貼り付ける。このようにして図８に示すアクティブマトリクス型液晶表示パネルが完成する。
【０１０８】
次に、このアクティブマトリクス型液晶表示装置の構成を、図９の斜視図を用いて説明する。なお、図９は、図４〜図７の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、石英基板１０１上に形成された、画素回路３１１と、走査（ゲート）信号制御回路３１２と、画像（ソース）信号制御回路３１３で構成される。画素回路の画素ＴＦＴ３０４はｎチャネル型ＴＦＴであり、周辺に設けられる制御回路はＣＭＯＳ回路を基本として構成されている。走査信号制御回路３１２と、画像信号制御回路３１３はそれぞれゲート配線１２８とソース配線１５４で画素回路３１１に接続されている。また、ＦＰＣ８０４が接続された外部入出力端子３１５から制御回路の入出力端子までの接続配線３１６、３１７が設けられている。
【０１０９】
、図９に示したアクティブマトリクス型液晶表示装置の回路構成の一例を図１０に示す。本実施例のアクティブマトリクス型液晶表示装置は、画像信号制御回路３２１、走査信号制御回路（Ａ）３２７、走査信号制御回路（Ｂ）３３１、プリチャージ回路３３２、画素回路３２６を有している。なお、本明細書中において、制御回路には画像信号処理回路３２１および走査信号制御回路３２７が含まれる。
【０１１０】
画像信号制御回路３２１は、シフトレジスタ回路３２２、レベルシフタ回路３２３、バッファ回路３２４、サンプリング回路３２５を備えている。また、走査信号制御回路（Ａ）３２７は、シフトレジスタ回路３２８、レベルシフタ回路３２９、バッファ回路３３０を備えている。走査信号制御回路（Ｂ）３３１も同様な構成である。
【０１１１】
ここでシフトレジスタ回路３２２、３２８は駆動電圧が３．５〜１６Ｖ（代表的には５Ｖ又は１０Ｖ）であり、回路を形成するＣＭＯＳ回路に使われるｎチャネル型ＴＦＴは図６（Ｂ）の３０２で示される構造が適している。
【０１１２】
また、レベルシフタ回路３２３、３２９、バッファ回路３２４、３３０は、駆動電圧は１４〜１６Ｖと高くなるが、シフトレジスタ回路と同様に、図６（Ｂ）のｎチャネル型ＴＦＴ３０２を含むＣＭＯＳ回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。
【０１１３】
また、サンプリング回路３２５は駆動電圧が１４〜１６Ｖであるが、ソース領域とドレイン領域が反転する上、オフ電流値を低減する必要があるので、図６（Ｂ）のｎチャネル型ＴＦＴ３０３を含むＣＭＯＳ回路が適している。なお、図６（Ｂ）ではｎチャネル型ＴＦＴしか図示されていないが、実際にサンプリング回路を形成する時はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせて形成すると大電流を流しやすくなり好ましい。
【０１１４】
また、画素回路３２６は駆動電圧が１４〜１６Ｖであり、サンプリング回路３２５よりもさらに低いオフ電流値が要求されるので、Ｌov領域を配置しない構造とすることが望ましく、図６（Ｂ）のｎチャネル型ＴＦＴ３０４を画素ＴＦＴとして用いることが望ましい。
【０１１５】
なお、本実施例の構成は、図４〜図７に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素回路と制御回路の構成のみ示しているが、実施例１の作製工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１１６】
このように本発明は、同一基板上に画素回路と該画素回路を制御するための制御回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、制御回路および画素回路とを具備した半導体装置を実現しうる。
【０１１７】
また、本実施例の図５（Ｂ）までの工程を行うと、結晶格子に連続性を持つ特異な結晶構造の結晶質シリコン膜が形成される。このような結晶質シリコン膜に関する詳細は、本出願人による特願平１０−０４４６５９号、特願平１０−１５２３１６号、特願平１０−１５２３０８号または特願平１０−１５２３０５号の出願を参照すれば良い。以下、本出願人が実験的に調べた結晶構造の特徴について概略を説明する。なお、この特徴は、本実施例によって完成されたＴＦＴの活性層を形成する半導体層の特徴と一致する。
【０１１８】
上記結晶質シリコン膜は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できる。
【０１１９】
また、電子線回折及びエックス線（Ｘ線）回折を利用すると結晶質シリコン膜の表面（チャネルを形成する部分）が、結晶軸に多少のずれが含まれているものの主たる配向面として｛１１０｝面を有することを確認できる。この時、電子線回折で分析を行えば｛１１０｝面に対応する回折斑点がきれいに現れるのを確認することができる。また、各斑点は同心円上に分布を持っていることも確認できる。
【０１２０】
また、個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察すると、結晶粒界において結晶格子に連続性があることを確認できる。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認することができる。
【０１２１】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１２２】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１２３】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１２４】
実際に本実施例の結晶質シリコン膜を詳細にＴＥＭを用いて観察すれば、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、典型的には｛２１１｝双晶粒界であることが判る。
【０１２５】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。本実施例の結晶質シリコン膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界はΣ３の対応粒界であると言える。
【０１２６】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の対応粒界も存在する。いずれにしても不活性であることに変わりはない。
【０１２７】
この様な対応粒界は、同一面方位の結晶粒の間にしか形成されない。即ち、本実施例の結晶質シリコン膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【０１２８】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜は実質的に結晶粒界が存在しない見なすことができる。
【０１２９】
またさらに、８００〜１１５０℃という高い温度での熱処理工程（実施例１における熱酸化工程に相当する）によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【０１３０】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の結晶質シリコン膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×１０17spins/cm3以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近く、実際のスピン密度はさらに低いと予想される。
【０１３１】
以上の事から、本実施例の結晶質シリコン膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的に存在しないと見なせるため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。本出願人はこのような結晶構造を有する結晶質シリコン膜をＣＧＳ(Continuous Grain Silicon)と呼んでいる。
【０１３２】
［実施例２］  本実施例では、実施例１に示した構造を有する画素回路の構成について図１１を用いて説明する。なお、図１１に示す上面図では画素回路の任意の一画素に注目し、実施例１で用いた符号をそのまま引用する。
【０１３３】
図１１（Ａ）は活性層、ゲート配線、ソース配線の重ねあわせを示す上面図であり、同図（Ｂ）はその上に遮蔽膜、画素電極を重ねあわせた状態を示す上面図である。図１１（Ａ）において、ゲート配線１２８は、図示されていないゲート絶縁膜を介してその下の活性層１１４と交差している。また、図示はしていないが、活性層１１４には、ソース領域、ドレイン領域、ｎ型不純物領域（ｃ）でなるＬoff領域が形成されている。また、C1はソース配線１５４と活性層１１４とのコンタクト部、C2はドレイン配線１５７と活性層１１４とのコンタクト部である。
【０１３４】
また、図１１（Ｂ）において、画素ＴＦＴの上には表面に陽極酸化物（ここでは図示しないが、図６（Ｂ）の陽極酸化物１６１を指す）が形成された遮蔽膜１６０と、各画素ごとに設けられる画素電極１６２、１６３が形成されている。そして、遮蔽膜１６０と画素電極１６２とが陽極酸化物を介して重なる領域で保持容量１６４が形成される。なお、C3はドレイン配線１５７と画素電極１６２とのコンタクト部である。
【０１３５】
本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いることで、必要な容量を形成するための面積を少なくすることが可能である。さらに、本実施例のように画素ＴＦＴ上に形成される遮光膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１３６】
［実施例３］  本実施例はリア・プロジェクタ型の液晶表示装置に関するものである。図１２に本実施例のリア・プロジェクタ型の表示装置の構成図を示す。
【０１３７】
実施例１の方法で作製されたＣＧＳと呼ぶシリコン膜を用いることにより、アクティブマトリクス回路や走査信号制御回路、画像信号制御回路と共に、同一基板上に走査信号制御回路、画像信号制御回路等を制御するコントロール回路を作製することができる。本実施例はこのようなコントロール回路を有する液晶パネルを用いて、リア・プロジェクタ型の液晶表示装置を製造したものである。
【０１３８】
アクティブマトリクス基板に作製されるコントロール回路は、全体のシーケンスを決定するためのＣＰＵ、シーケンスプログラムを格納するＲＯＭ、設定データ、制御データ、ＣＰＵによる演算データを格納するＲＡＭ等でなる。
【０１３９】
図１２に示すように、筐体５００内部には、映像を投射するための光学エンジンが配置されており、光源５０１からスクリーン５０３に至る光路上には、液晶パネルを均一に照明するためのレンズアレイや偏光板などを有する光学系５０４、液晶パネル５０５、ミラー５０６、投影レンズ５０７、ミラー５０８が順次配置されている。光源５０１の背後にはリフレクター５０２が取り付けられいる。光学系５０４からミラー５０８でなる光学部材は、カバーに覆われている。カバー５０８の光の入り口（光源５０１の光の入射口）を覆ってリフレクター５０２が取り付けられ、光の出口を覆ってスクリーン５０３が取り付けられており、リフレクター５０２、スクリーン５０３、カバー５０８により、符号５０４〜５０８の光学部材を防塵している。
【０１４０】
液晶パネル５０５のコントロール回路には、主電源５１１、液晶パネル５０５にビデオ信号を入力するための映像表示回路５１２、音声制御回路５１３、赤外センサー５１５、電源スイッチ５１８が接続されている。コントロール回路はこれら回路を制御したり、これら回路からの入力信号に従って他の回路をコントロールする。LED５１７を点灯させることで電源のオン／オフや待機状態が示される。
【０１４１】
赤外センサー５１５はリモコンからの赤外光を受光し、受光光を電気信号に変換しコントロール回路へ出力する。するとコントロール回路は、主電源５１１、映像表示回路５１２、音声制御回路５１３を制御して、装置のオン／オフ、表示のコントラストや色調、音量の調節をする。装置のオン／オフ、音量の調節は、電源スイッチ５１８、ボリューム５１９を調節することでも可能になっている。
【０１４２】
筐体５００内部、特に主電源５１１、ランプ５０１を冷却するための、ファン５１１、ファン制御回路５１２が設けられている。コントロール回路は電源のオン／オフに合わせてファン制御回路５１２をコントロールし、ファン５１１を作動、停止させる。光源５０１を発熱量が小さいものを使用すれば、液晶パネル５０５の放熱はアクティブマトリクス基板に設けた放熱膜によって行われ、また光源５０１の光の利用効率を大きくすることができるため、低消費電力の光源が使用できるようになり、図１３のようにファン５１１やファン制御回路５１２をなくすことも可能になる。
【０１４３】
カバー５０８内に配置される光学部材は、単板式、３板式のいずれでも良い。単板式の場合には、液晶パネル５０５にカラーフィルターを設ける必要がある。３板式の場合には、カラーフィルタは不要だが、光源からの光を３原色に分光するための光学素子、分光された光を合成するための光学素子が必要になる。図１４に３板式の光学系の１例を示す。
【０１４４】
図１４は、３板式の液晶表示装置の光学系の構成図である。ＲＧＢ（赤、緑、青）の３原色を表示する３つの液晶パネルが用いられる。光源６０１から投影レンズ６０７に至る光路上には、ＩＲフィルター６０２、ホモジナイザー６０３、偏光板６０４、分光面６０５ａ、６０５ｂを有するダイクロイックプリズム６０５、緑色用液晶パネル６１２Ｇ、ダイクロイックプリズム６０６が順次に配置されている。ダイクロイックプリズム６０５の分光面６０５ａの反射方向の光路上には、ミラー６０８、６０９、青色用液晶パネル６１２Ｂが配置され、分光面６０５ｂの反射方向の光路上には、ミラー６１０、６１１、赤色用液晶パネル６１２Ｒが配置されている。更に、投影レンズの透過方向には、図示しないミラー、スクリーンが配置されている。
【０１４５】
ダイクロイックプリズム６０５、６０６は光を、ＲＧＢの３色の成分に分光するための光学素子である。分光面６０５ａ、６０６ａは赤色成分の波長を反射し他の成分の波長を透過し、分光面６０５ｂ、６０６ｂは青色成分の波長を反射し他の成分の波長を透過する。また、液晶パネルのアクティブマトリクス基板には、偏光板が取り付けられており、液晶パネルに貼り付けられた偏光板による偏光方向に対して、偏光板６０４の偏光方向は直交する。
【０１４６】
光源６０１を出射した光は、ＩＲフィルター６０２によって赤外成分が除去され、ホモジナイザー６０３によって強度が均一にされ、偏光板６０４によって、１方向に振動する直線偏光とされ、ダイクロイックプリズム６０５に入射する。ダイクロイックプリズム６０５に入射した光のうち、赤色成分は分光面６０５ａで反射され、青色成分は分光面６０５ｂで反射される。分光面６０５ａ、６０５ｂで反射されなかった緑色成分の光は液晶パネル６１２Ｇを照明する。分光面６０５ａで反射された赤色成分の光はミラー６０８、６０９で反射されて、液晶パネル６１２Ｒを照明する。分光面６０５ｂで反射された青色成分の光はミラー６１０、６１１で反射されて液晶パネル６１２Ｂを照明する。赤色、緑色、青色の３色の光は液晶パネルを透過することによって、光の２次元的な強度分布が変調され、赤色の画像、緑色の画像、青色の画像に対する光となる。
【０１４７】
各液晶パネル６１２Ｒ、Ｇ、Ｂを透過した、赤色、緑色、青色の３色の光は、ダイクロイックプリズム６０６の分光面６０６ａ、６０６ｂの作用によって、ダイクロイックプリズム６０６の同じ面から出射することで合成され、カラー画像となる。このカラー画像を投影するために、ダイクロイックミラー６０６からの出射を投影レンズ６０７によって拡大し、図示しないミラーによって反射してスクリーンに投射する。
【０１４８】
なお、３板式の光学系の構成は図１４に限定されるものではなく、もちろん他の構成のものでも良い。例えば、光を分光するのにダイクロイックプリズムを用いる代わりに、ダイクロイックミラーを用いて光学系を設計することもできる。
【０１４９】
本実施例はリア・プロジェクタの表示装置について説明したが、本発明の液晶パネルはフロント・プロジェクタにも適用でき、またヘッドマウント型の表示装置にも適用することができる。
【発明の効果】
放熱膜を設けることにより、偏光板を劣化させずに液晶パネルと一体化することができるため、液晶表示装置のコントラストが向上する。
【図面の簡単な説明】
【図１】  実施形態１の液晶パネルの断面図。
【図２】  実施形態２の液晶パネルの断面図。
【図３】  実施形態３の液晶パネルの断面図。
【図４】  画素回路と制御回路の作製工程を示す図。
【図５】  画素回路と制御回路の作製工程を示す図。
【図６】  画素回路と制御回路の作製工程を示す図。
【図７】  画素回路と制御回路の作製工程を示す図。
【図８】  アクティブマトリクス型液晶表示装置の断面構造図。
【図９】  アクティブマトリクス型液晶表示装置の斜視図。
【図１０】  アクティブマトリクス型液晶表示装置の回路ブロック図。
【図１１】  画素回路と制御回路の作製工程を示す図。
【図１２】  リア・プロジェクターの構成図。
【図１３】  リア・プロジェクターの構成図。
【図１４】  ３板式液晶表示装置の光学系。
【図１５】  従来の液晶パネルの断面図。
【図１】
0004393617.tif 000002
【図２】
0004393617.tif 000003
【図３】
0004393617.tif 000004
【図４】
0004393617.tif 000005
【図５】
0004393617.tif 000006
【図６】
0004393617.tif 000007
【図７】
0004393617.tif 000008
【図８】
0004393617.tif 000009
【図９】
0004393617.tif 000010
【図１０】
0004393617.tif 000011
【図１１】
0004393617.tif 000012
【図１２】
0004393617.tif 000013
【図１３】
0004393617.tif 000014
【図１４】
0004393617.tif 000015
【図１５】
0004393617.tif 000016