(57)【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物半導体デバイスを製造する方法であって、
基板の表面上にＩＩＩ族窒化物成長阻害部を形成することと、
前記ＩＩＩ族窒化物成長阻害部の一部分を選択的に除去し、前記基板の一部分を露出させ、ＩＩＩ族窒化物成長面として機能させることと、
前記露出部分の少なくとも１つの周囲にトレンチを形成することと、
前記露出部分の少なくとも１つの上にＩＩＩ族窒化物半導体部を成長することと
を含み、前記成長阻害部は、前記半導体デバイスの外部境界を画定することを特徴とする方法。
【請求項２】
前記ＩＩＩ族窒化物半導体部は、前記露出部分の前記少なくとも１つの上のバッファ層、および前記バッファ層上に形成されたＩＩＩ族窒化物半導体電力デバイスを備えることを特徴とする請求項１に記載の方法。
【請求項３】
前記バッファ層は、ＡｌＮを含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記バッファ層は、傾斜組成であることを特徴とする請求項２に記載の方法。
【請求項５】
前記バッファ層は、傾斜組成ＡｌＮを含むことを特徴とする請求項２に記載の方法。
【請求項６】
前記ＩＩＩ族窒化物電力半導体デバイスは、ＧａＮ部および前記ＧａＮ部上のＡｌＧａＮ部を備えることを特徴とする請求項２に記載の方法。
【請求項７】
前記ＩＩＩ族窒化物成長阻害部は、二酸化ケイ素を含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記ＩＩＩ族窒化物成長阻害部は、窒化ケイ素を含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記ＩＩＩ族窒化物成長阻害部は、ワッフル状であることを特徴とする請求項１に記載の方法。
【請求項１０】
前記トレンチをＩＩＩ族窒化物成長阻害部で充填することをさらに含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記露出部分の前記少なくとも１つの下の領域をアモルファスにすることをさらに含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記基板は、シリコンを含むことを特徴とする請求項１に記載の方法。
【請求項１３】
前記基板は、シリコンカーバイドを含むことを特徴とする請求項１に記載の方法。
【請求項１４】
前記基板は、サファイアを含むことを特徴とする請求項１に記載の方法。
【請求項１５】
ＩＩＩ族窒化物半導体部は、ＩｎＡｌＧａＮ系からの１つの合金、およびＩｎＡｌＧａＮ系からの別の合金を含む第１のＩＩＩ族窒化物半導体部を備えることを特徴とする請求項１に記載の方法。
【請求項１６】
前記ＩＩＩ族窒化物成長阻害部を、選択的に除去し、前記基板の上に格子パターンを形成することを特徴とする請求項１に記載の方法。
【請求項１７】
前記成長面は、少なくとも１平方ミリメートルであることを特徴とする請求項１に記載の方法。
【請求項１８】
前記ＩＩＩ族窒化物成長阻害部は、前記ＩＩＩ族窒化物デバイスの高さを画定することを特徴とする請求項１に記載の方法。
【請求項１９】
前記高さは、少なくとも１ミクロンであることを特徴とする請求項１８に記載の方法。
【請求項２０】
ＩＩＩ族窒化物ベースの半導体デバイスを製造する方法であって、
基板の表面上にＩＩＩ族窒化物成長障壁を形成することであって、各成長障壁は、対応するＩＩＩ族窒化物半導体成長面を画定することと、
前記画定された成長面の少なくとも１つの周囲にトレンチを形成することと、
前記画定された成長面の少なくとも１つの上にＩＩＩ族窒化物半導体部を成長することであって、前記ＩＩＩ族窒化物成長障壁のそれぞれは、それぞれの半導体デバイスの外部境界を画定することと
を含むことを特徴とする方法。
【請求項２１】
前記障壁は、二酸化ケイ素を含むことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記障壁は、窒化ケイ素を含むことを特徴とする請求項２０に記載の方法。
【請求項２３】
前記基板は、シリコンを含むことを特徴とする請求項２０に記載の方法。
【請求項２４】
前記基板は、シリコンカーバイドを含むことを特徴とする請求項２０に記載の方法。
【請求項２５】
前記基板は、サファイアを含むことを特徴とする請求項２０に記載の方法。
【請求項２６】
前記成長面の少なくとも１つの上に中間層を成長し、ついで、前記中間層上にＩＩＩ族窒化物半導体部を成長することをさらに含むことを特徴とする請求項２０に記載の方法。
【請求項２７】
前記中間層は、ＡｌＮを含むことを特徴とする請求項２６に記載の方法。
【請求項２８】
前記中間層は、傾斜組成ＡｌＮを含むことを特徴とする請求項２６に記載の方法。
【請求項２９】
前記ＩＩＩ族窒化物半導体部は、ＩｎＡｌＧａＮ系からの１つの半導体合金を含む１つのＩＩＩ族窒化物半導体部と、ＩｎＡｌＧａＮ系からの別の半導体合金を含む別のＩＩＩ族窒化物半導体部とを備えるヘテロ接合であることを特徴とする請求項２０に記載の方法。
【請求項３０】
前記成長面の少なくとも１つは、少なくとも１平方ミリメートルであることを特徴とする請求項２０に記載の方法。
【請求項３１】
前記成長障壁は、前記ＩＩＩ族窒化物ベースの半導体デバイスの高さを画定することを特徴とする請求項２０に記載の方法。
【請求項３２】
前記高さは、少なくとも１ミクロンであることを特徴とする請求項３１に記載の方法。
【請求項３３】
前記バッファ層は、ＩｎＡｌＧａＮ系からの傾斜組成ＩＩＩ族窒化物材料であることを特徴とする請求項２に記載の方法。
【請求項３４】
中間層は、ＩｎＡｌＧａＮ系からの傾斜組成ＩＩＩ族窒化物材料であることを特徴とする請求項２６に記載の方法。
【請求項３５】
前記バッファ層は、ＩｎＡｌＧａＮ系からのＩＩＩ族窒化物半導体の複数の層を含み、各層は、異なる組成であることを特徴とする請求項２に記載の方法。
【請求項３６】
前記中間層は、ＩｎＡｌＧａＮ系からのＩＩＩ族窒化物半導体の複数の層を含み、各層は、異なる組成であることを特徴とする請求項２６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、より詳細には、ＩＩＩ族窒化物半導体デバイスおよびＩＩＩ族窒化物半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ−Ｖ族半導体は、ＩＩＩ族元素およびＶ族元素からなる半導体材料である。ＩＩＩ−Ｖ族半導体は電力用途に望ましいが、製造の困難さに部分的に起因して、広汎には活用されてきていない。
【０００３】
例えば、商業的に望ましいＩＩＩ−Ｖ族半導体の１つは、ＩＩＩ族窒化物である。本明細書において使用されるとき、ＩＩＩ族窒化物半導体またはＧａＮベースの半導体は、ＩｎＡｌＧａＮ系からの半導体合金を指すことに注意されたい。ＩｎＡｌＧａＮ系からの半導体合金の例は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、およびＩｎＡｌＧａＮを含む。各合金中に窒素元素が存在するが、Ｉｎ、Ａｌ、またはＧａの存在および割合を変えて、ＩｎＡｌＧａＮ系の合金を得ることができることに注意されたい。
【０００４】
ＩＩＩ族窒化物半導体デバイスは、ＩＩＩ族窒化物半導体材料の大きなバンドギャップに主に起因して、電力用途に望ましい。ＩＩＩ族窒化物半導体デバイスを製造するには、少なくとも、基板上にＩＩＩ族窒化物半導体合金（すなわち、ＩｎＡｌＧａＮ系からの合金）を形成する必要がある。ＩＩＩ族窒化物半導体デバイスのための周知の基板材料には、サファイア、ＳｉＣ、およびＳｉの３つがある。
【０００５】
【特許文献１】米国特許第5,192,987号明細書
【特許文献２】米国特許第6,878,593号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
シリコン基板は、低価格および高熱伝導率のために商業的により望ましい。しかしながら、ＩＩＩ族窒化物半導体合金とシリコンとの格子不整合および熱膨張特性の差異に起因して、厚いＩＩＩ族窒化物半導体層（すなわち、１ミクロン以上の厚さ）は、シリコンウエハに亀裂を入れるか、またはシリコンウエハの湾曲を引き起こす。厚いＩＩＩ族窒化物半導体に関連するクラッキングの問題は、シリコン基板を使用するときにのみ生じるものではなく、したがって、この問題はシリコン基板上に形成されたＩＩＩ族窒化物半導体に限られるものではないことに留意されたい。
【０００７】
本発明の目的は、クラッキング、または類似の機械的損傷を防止するために、ＩＩＩ族窒化物半導体デバイスの製造における材料の不適合性に起因する応力を低減することにある。特に、本発明は、基板上に厚い（１ミクロン以上の）ＩＩＩ族窒化物半導体部を形成する際の材料の不適合性に起因する応力の低減を目的とする。
【課題を解決するための手段】
【０００８】
本発明によるプロセスにおいて、その表面上でのＩＩＩ族窒化物半導体の成長を阻害することができるＩＩＩ族窒化物半導体成長阻害部が、基板の表面上にあるパターンで形成され、基板上に、１つまたは複数の成長面が画定される。ついで、ＩＩＩ族窒化物半導体部が、画定された成長面上で成長される。阻害部が、阻害部の表面上でのＩＩＩ族窒化物半導体の成長を防止するため、ＩＩＩ族窒化物部の成長が画定された成長面に制限される。結果として、材料の不適合性に起因するＩＩＩ族窒化物半導体のクラッキングを防止するために、成長面の寸法を選択することができる。
【０００９】
本発明の一実施形態において、成長面下に広がるようにトレンチが形成されて、メサを画定する。そして、酸化物または類似の充填材により充填される。トレンチは、材料の不適合性に起因する応力をさらに軽減することができる。
【００１０】
さらに別の実施形態において、アモルファス領域を成長面下に形成し、材料の不適合性に起因する応力をさらに軽減することができる。
【００１１】
本発明によるプロセスは、ウエハ規模の製造用に構成することができる。したがって、ＩＩＩ族窒化物成長阻害部をウエハの表面上に形成し、選択的に除去して複数の成長面を画定することができる。ついで、ＩＩＩ族窒化物半導体部を各成長面上に成長させることができる。
【００１２】
本発明の他の特徴および利点は、添付の図面を参照する以下の本発明の説明から明らかになるだろう。
【発明を実施するための最良の形態】
【００１３】
図１を参照すると、本発明によるプロセスにおいて、ＩＩＩ族窒化物成長阻害部（ｇｒｏｗｔｈ  ｉｎｈｉｂｉｔｏｒ  ｂｏｄｙ）１０が、基板１４の表面１２上に形成される。基板１４は、Ｓｉ、ＳｉＣ、またはサファイアなどのその上にＩＩＩ族窒化物半導体部を形成されることのできる任意の材料からなるウエハである。本発明の好ましい実施形態においては、基板１４はシリコンの＜１１１＞単結晶からなる。さらに、成長阻害部１０は、選択されたＩＩＩ族窒化物半導体材料のその表面上での結晶成長を許容しない材料からなる。成長阻害部１０の形成のための好ましい材料は、二酸化ケイ素であり、二酸化ケイ素は、基板１４の表面１２を酸化すること、または基板１４の表面１２の上に酸化物を堆積することにより成長することができる。成長阻害部１０を形成するのに適した別の材料は、Si3N4である。
【００１４】
図２Ａを参照すると、成長阻害部１０が、基板１４の表面１２からその一部をエッチングなどにより選択的に除去することによりパターニングされ、格子状に配置された複数のセルを画定する。本発明の好ましい実施形態においては、格子は、ワッフル（ｗａｆｆｌｅ）の外観に似ている。
【００１５】
次に、図２Ａに示されている格子中の単一のセルを示している図２Ｂを参照すると、各セルはＩＩＩ族窒化物成長障壁１６を備え、ＩＩＩ族窒化物成長障壁１６は、それぞれの成長面１８を囲み、他の幾何学的形状も可能であるが好ましくは長方形である。また、図２Ｃに示されているように、成長障壁１６は、成長面１８の平面の上に、任意の所望の高さまで及ぶ。成長障壁１６の高さは、それぞれの成長面１８上に形成されるＩＩＩ族窒化物デバイスの所望に厚さに対応するように選択することができる。好ましくは、本発明による方法で形成されるデバイスは、１ミクロン以上の厚さである。
【００１６】
本発明によるプロセスにおいて、ＩＩＩ族窒化物半導体部２０を、成長障壁１６により定められた境界内の成長面１８上に成長することができる。つまり、成長障壁１６は、その表面のいずれの上においてもＩＩＩ族窒化物半導体材料の成長を許容しない材料からなるため、ＩＩＩ族窒化物半導体材料成長面１８上でのみ成長する。結果として、ＩＩＩ族窒化物半導体部２０の寸法を成長障壁１６により画定される面積により制限し、ＩＩＩ族窒化物半導体のクラッキングを回避するように材料の不適合性（格子不整合および／または熱的不整合）に起因する内部応力に対処することができる。換言すると、ＩＩＩ族窒化物半導体部２０内のクラッキングを防止するために、成長障壁１６により成長面１８の面積を画定し、材料の不適合性に起因する応力を最小化することができる。成長面の面積は、好ましくは１平方ミリメートル以上とすることができる。
【００１７】
ここで図３を参照すると、本発明の第１の実施形態によるプロセスにおいて、ＩＩＩ族窒化物半導体部２０が、成長面１８上の成長障壁１６のそれぞれにより画定される空間内に形成される。本明細書において言及されるとき、ＩＩＩ族窒化物半導体部２０は、傾斜組成である若しくは傾斜組成でない１つのＩＩＩ族窒化物半導体層、または異なる組成を有する複数のＩＩＩ族窒化物半導体層を含むことができる。つまり、本明細書において使用されるとき、ＩＩＩ族窒化物半導体部２０は、ＩＩＩ族窒化物半導体の単一の層のみに制限されるものとして理解されるべきでない。
【００１８】
特に、好まし実施形態において、成長面１８にまず中間層２２（時にバッファ層と言及される）が形成され、ついで中間層２２上にＩＩＩ族窒化物半導体部２０が形成される。成長障壁１６を形成するための材料は、中間層２２およびＩＩＩ族窒化物半導体部２０が成長障壁１６のいずれの表面上においても成長することを許容しないように選択されることに注意されたい。結果として、中間層２２が成長面１８上でのみ成長し、そしてＩＩＩ族窒化物半導体部２０が中間層２２上でのみ成長する。形成後、ＩＩＩ族窒化物半導体部は、成長障壁１６に隣接する外部表面において高転位の領域２４を備える可能性があることに注意されたい。
【００１９】
好ましくは、中間層２２は、例えばＡｌＮ、ＡｌＧａＩｎＮ、またはＡｌＧａＮなどのＩｎＡｌＧａＮ系からの、傾斜組成のＩＩＩ族窒化物半導体材料である。本明細書において言及されるとき、傾斜組成とは、好ましくは成長面１８に隣接した例えばＡｌＮなどのアルミニウム過剰組成（ａｌｍｉｎｕｍ  ｒｉｃｈ  ｃｏｍｐｏｓｉｔｉｏｎ）から、例えばＧａＮなどのアルミニウムが実質的に存在しない組成へと、中間層２２の厚さ方向に沿ってアルミニウム含有量が変化していることを意味する。あるいは、中間層２２は、それぞれが異なる組成である、ＩｎＡｌＧａＮ系からのＩＩＩ族窒化物半導体部の複数の層を備えることができる。
【００２０】
ＩＩＩ族窒化物半導体部２０は、好ましくはＧａＮからなり、厚さが１μｍ以上で電力関連用途に適している。つまり、ＩＩＩ族窒化物半導体部２０は、十分な厚さのＧａＮからなり、高電子移動度トランジスタ(ＨＥＭＴ)、金属絶縁体半導体ＨＥＭＴ（ＭＩＳＨＥＭＴ）などの電力半導体デバイス内の構成部として機能するように構成される。
【００２１】
次に、類似の数字は類似の形態を識別している図４を参照すると、本発明の第２の実施形態によるプロセスにおいて、トレンチ２６が、成長面１８から基板１４の本体内部へ所定の深さ広がるように形成される。トレンチ２６は、好ましくは上端に成長面１８を有するメサを画定し、好ましくは二酸化ケイ素２８などで充填される。第２の実施形態によるプロセスにおいて、トレンチ２６が充填された後、成長面１８上に中間層２２が形成される。中間層２２は、トレンチ２６内の二酸化ケイ素２８上に広がること、また成長障壁１６まで広がることもできることに留意されたい。中間層２２は、成長障壁１６に隣接する外部表面において高転位密度の領域３０を備える可能性がある。第２の実施形態によるプロセスの残りのステップは、第１の実施形態のそれらと同一であり、それゆえ繰り返して説明しない。トレンチ２６は、材料の不適合性に起因する応力のさらなる軽減を可能にし、そしてその結果、ＩＩＩ族窒化物半導体部２０のクラッキングを防止することができる。
【００２２】
次に図５を参照すると、本発明の第３の実施形態によるプロセスにおいて、メサの結晶構造がイオン注入などにより損傷され、メサ内にアモルファス領域３２が形成される。アモルファス領域３２は、材料の不適合性に起因する応力をさらに軽減することができ、それによってＩＩＩ族窒化物半導体部２０のクラッキングを防止する。代替プロセスにおいて、トレンチ２８を削除し、成長面１８下の結晶構造をアモルファスにして、所望の応力の軽減を得ることができることに注意されたい。第３の実施形態によるプロセスの残りのステップは第２または第１の実施形態（トレンチ２８を削除した場合）のそれらと同一であり、それゆえ簡潔性のために本明細書において繰り返して説明しない。
【００２３】
ＩＩＩ族窒化物半導体部２０を形成した後、望まれるならばさらなるプロセスを実行し、ＨＥＭＴなどの半導体デバイスを基板１４上の各セル内に形成することができる。それゆえ、例えばＨＥＭＴを作製するプロセスにおいて、（ＧａＮがＩＩＩ族窒化物半導体部２０を形成するのに使用された場合）ＧａＮ上にＡｌＧａＮ層を成長し、ヘテロ接合を形成することができる。
【００２４】
その後、ダイシングにより個別の半導体デバイスのダイを得ることができる。好ましくは、図６に示すように、ウエハ１５を成長障壁１６を通じて切断することによりダイシングし、個別の個片化されたダイ３４を得ることができ、ダイ３４は、外部表面に障壁１６を、障壁１６内に半導体デバイス３６を有することができる。例えば図７を参照すると、デバイス３６は、ＧａＮからなることができるＩＩＩ族窒化物半導体部２０、および半導体部２０上に形成されたＡｌＧａＮなどのＩｎＡｌＧａＮ系からの別の半導体合金からなる、別のＩＩＩ族窒化物半導体部２１を備え、ＩＩＩ族窒化物活性ヘテロ接合を得ることができる。デバイス３６の、例えばドレイン電極３８およびソース電極４０などの電源電極、制御電極４２も図式的に示されている。成長面１８上に作製することのできるＩＩＩ族窒化物ベースのデバイスの例は、特許文献１および２に記載されている。
【００２５】
本発明を特定の実施形態と関連して説明してきたが、当業者には、多くの他の変形形態および修正形態ならびに他の用途が明らかになるだろう。したがって、本発明は、本明細書における特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されることが好ましい。
【図面の簡単な説明】
【００２６】
【図１】本発明によるプロセスにおいて得られる中間構造の側面図を図式的に示す図である。
【図２】（Ａ）は、図１に示されている構造を図１中の矢印の方向から見た平面図を図式的に示す図であり、（Ｂ）は、図１および図２（Ａ）に示されている構造内の個別のセルの平面図を図式的に示す図であり、（Ｃ）は、図２（Ｂ）に示されている個別のセルの、図２（Ｂ）中の矢印の方向から見た２（Ｃ）―２（Ｃ）線に沿った断面図を図式的に示す図である。
【図３】本発明の第１の実施形態によるプロセスで作製された、ウエハ内の単一のセルの断面図を図式的に示す図である。
【図４】本発明の第２の実施形態によるプロセスで作製された、ウエハ内の単一のセルの断面図を図式的に示す図である。
【図５】本発明の第３の実施形態によるプロセスで作製された、ウエハ内の単一のセルの断面図を図式的に示す図である。
【図６】本発明によるプロセスを通じて作製された半導体デバイスのダイの平面図を図式的に示す図である。
【図７】図６に示されているダイの、図６中の矢印の方向から見た７−７線に沿った断面図を図式的に示す図である。
【図１】
0004495698.tif 000002
【図２】
0004495698.tif 000003
【図３】
0004495698.tif 000004
【図４】
0004495698.tif 000005
【図５】
0004495698.tif 000006
【図６】
0004495698.tif 000007
【図７】
0004495698.tif 000008