(57)【特許請求の範囲】
【請求項１】
放射線を光に変換する蛍光体と、基板と、前記基板上に配置された前記蛍光体で変換された光を電気信号に変換するＭＩＳ型構成の光電変換素子を有する複数の画素と、を有する放射線検出装置であって、
前記複数の画素の各々は、前記光電変換素子で変換された電気信号を転送するための第１の薄膜トランジスタと、前記第１の薄膜トランジスタで転送された電気信号を蓄積する容量と、前記容量に蓄積された電気信号を信号線に読み出す第２の薄膜トランジスタと、前記容量をリセットする第３の薄膜トランジスタと、を有し、
前記第１の薄膜トランジスタのゲート電極は同一の列に共通に接続され、且つ、複数の行にまたがって共通に接続され、
前記第３の薄膜トランジスタのゲート電極は同一の列に共通に接続され、且つ、複数の行にまたがって共通に接続され、
前記光電変換素子が前記蛍光体からの光を光電変換している期間に、前記容量から前記信号線への前記電気信号の読み出しと、前記容量のリフレッシュ動作と前記信号線の電荷リセットを行い、
前記光電変換素子及び前記容量はそれぞれ、下部電極、絶縁膜、半導体層、及びオーミック層が順に形成されており、
前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ、及び前記第３の薄膜トランジスタはそれぞれ、ゲート電極、ゲート絶縁膜、半導体層、及びオーミック層が順に形成されており、
前記光電変換素子の下部電極と、前記容量の下部電極と、前記第１の薄膜トランジスタのゲート電極と、前記第２の薄膜トランジスタのゲート電極と、前記第３の薄膜トランジスタのゲート電極とは同一層に形成され、
前記光電変換素子の絶縁膜と、前記容量の絶縁膜と、前記第１の薄膜トランジスタのゲート絶縁膜と、前記第２の薄膜トランジスタのゲート絶縁膜と、前記第３の薄膜トランジスタのゲート絶縁膜とは同一層に形成され、
前記光電変換素子の半導体層と、前記容量の半導体層と、前記第１の薄膜トランジスタの半導体層と、前記第２の薄膜トランジスタの半導体層と、前記第３の薄膜トランジスタの半導体層とは同一層に形成され、
前記光電変換素子のオーミック層と、前記容量のオーミック層と、前記第１の薄膜トランジスタのオーミック層と、前記第２の薄膜トランジスタのオーミック層と、前記第３の薄膜トランジスタのオーミック層とは同一層に形成されている
ことを特徴とする放射線検出装置。
【請求項２】
前記第１の薄膜トランジスタと前記第２の薄膜トランジスタとの間に配置された前記容量の一方の電極に、前記第３の薄膜トランジスタが接続されていることを特徴とする請求項１に記載の放射線検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、医療用の診断や産業用の非破壊検査に用いて好適な放射線検出装置に関する。なお、本明細書では、Ｘ線、γ線などの電磁波やα線、β線も放射線に含めるものとして説明する。
【０００２】
【従来の技術】
図１３は、従来の放射線検出装置の一画素分の模式的な平面図である。図１４は、図１３のＡ−Ａ’の断面図である。図１５は、図１３，図１４の等価回路図である。
【０００３】
従来の放射線検出装置の概略的な動作について説明する。従来の放射線検出装置は、保護層（１１５）下に形成されている蛍光体（１１４）で、放射線を光に変換し、その光をガラス基板（１０１）に配置された光電変換部（１０８）で電荷に変換し、光電変換部（１０８）で兼用する容量Ｃ１に蓄積する。容量Ｃ１に蓄積した電荷は、ＴＦＴ１部（１０７）を駆動することにより、信号線（１１３）を通じて、外部の図示しない信号処理部に読み出すようにしている。
【０００４】
ＴＦＴ１部（１０７）と光電変換部（１０８）とは同時にガラス基板（１０１）上に形成している。
【０００５】
つぎに、図１３〜図１５に示す放射検出装置の製造方法について説明する。まず、ガラス基板（１０１）上に、Ａｌ、Ｃｒ等を材料としたゲートメタルをスパッタ法・蒸着法等により成膜して、フォトリソ工程によりパターニング、及びエッチングし、ゲート配線部（１０２）、光電変換部（１０８）の下部電極（１０２’）、ＴＦＴ１部（１０７）のゲート電極（１０２”）を形成する。エッチングには、ウエットエッチングとドライエッチングの両方が使用される。
【０００６】
つぎに、ＳｉＮ、ＳｉＯ2等を材料としたゲート絶縁膜（１０３）をシラン、アンモニア、水素、ＴＥＯＳ等を原料ガスとするプラズマＣＶＤ(Chemical Vapor Deposition)法により形成する。
【０００７】
それから、アモルファスシリコン（ａ−Ｓｉ：Ｈ）、ポリシリコン等を用いた半導体層（１０４）をシランと水素とを原料ガスとするプラズマＣＶＤ法により連続成膜する。この時、半導体層（１０４）で光を十分な電気信号に変換するため半導体層（１０４）を厚く（例えば、４００ｎｍ〜１０００ｎｍ）成膜する必要がある。
【０００８】
次いで、オーミック層（１０５）をプラズマＣＶＤ法により連続成膜する。オーミック層（１０５）としては、成膜中にホスフィン（ＰＨ3）等をドーピングガスとして導入し、シランと水素を原料ガスとして作られるアモルファスシリコンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。
【０００９】
次いで、フォトリソ工程によりパターニング・エッチングにより素子分離を行い、光電変換部（１０８）、薄膜トランジスタ部（１０７）を形成する。
【００１０】
スパッタ法によりＡｌ、Ｃｒ等を材料とした配線メタルを成膜して、エッチングによりソース電極（１０９）、ドレイン電極（１０６）、信号線（１１３）、駆動用配線（バイアス配線）（１１０）を形成する。信号線（１１３）は、ドレイン電極（１０６）につながっている。
【００１１】
さらに、その上部にデバイス特性の安定化のためにＳｉＮ、ＰＩ等の保護層（１１２）を介してＧＯＳ、ＣｓＩ等のＸ線を光に変換する蛍光体（１１４）が形成される。この時、Ｘ線入射は、矢印方向（１１１）より入射し、蛍光体（１１４）にて可視光に変換され、その変換光を光電変換部（１０８）の半導体層（１０４）において光電変換する。蛍光体（１１４）の上部にはＰＥＴ等の保護層（１１５）が形成される。
【００１２】
また、Ｘ線を直接電荷に変換する変換層を用いた放射線検出装置が開示されている（例えば、特許文献１参照）。
【００１３】
【特許文献１】
特開平１１−４４７６４号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、従来の技術は、動画撮影に対しては、検討の余地が残されており転送、及び信号リセットに多くの時間を取られ、フレームレートがあがると検出時間が短くなり実際の被写体の動きをとらえきれなくなるという問題がある。
【００１５】
そこで、本発明は、動画の撮像に適した放射線検出装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、放射線を光に変換する蛍光体と、基板と、前記基板上に配置された前記蛍光体で変換された光を電気信号に変換するＭＩＳ型構成の光電変換素子を有する複数の画素と、を有する放射線検出装置であって、前記複数の画素の各々は、前記光電変換素子で変換された電気信号を転送するための第１の薄膜トランジスタと、前記第１の薄膜トランジスタで転送された電気信号を蓄積する容量と、前記容量に蓄積された電気信号を信号線に読み出す第２の薄膜トランジスタと、前記容量をリセットする第３の薄膜トランジスタと、を有し、前記第１の薄膜トランジスタのゲート電極は同一の列に共通に接続され、且つ、複数の行にまたがって共通に接続され、前記第３の薄膜トランジスタのゲート電極は同一の列に共通に接続され、且つ、複数の行にまたがって共通に接続され、前記光電変換素子が前記蛍光体からの光を光電変換している期間に、前記容量から前記信号線への前記電気信号の読み出しと、前記容量のリフレッシュ動作と前記信号線の電荷リセットを行い、前記光電変換素子及び前記容量はそれぞれ、下部電極、絶縁膜、半導体層、及びオーミック層が順に形成されており、前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ、及び前記第３の薄膜トランジスタはそれぞれ、ゲート電極、ゲート絶縁膜、半導体層、及びオーミック層が順に形成されており、前記光電変換素子の下部電極と、前記容量の下部電極と、前記第１の薄膜トランジスタのゲート電極と、前記第２の薄膜トランジスタのゲート電極と、前記第３の薄膜トランジスタのゲート電極とは同一層に形成され、前記光電変換素子の絶縁膜と、前記容量の絶縁膜と、前記第１の薄膜トランジスタのゲート絶縁膜と、前記第２の薄膜トランジスタのゲート絶縁膜と、前記第３の薄膜トランジスタのゲート絶縁膜とは同一層に形成され、前記光電変換素子の半導体層と、前記容量の半導体層と、前記第１の薄膜トランジスタの半導体層と、前記第２の薄膜トランジスタの半導体層と、前記第３の薄膜トランジスタの半導体層とは同一層に形成され、前記光電変換素子のオーミック層と、前記容量のオーミック層と、前記第１の薄膜トランジスタのオーミック層と、前記第２の薄膜トランジスタのオーミック層と、前記第３の薄膜トランジスタのオーミック層とは同一層に形成されていることを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態の放射線検出装置の一部の模式的な等価回路図である。図２は、図１の一画素の拡大図である。図３は、放射線検出装置の一画素分の模式的な平面図である。図４は、図３のＡ−Ａ’の断面図である。
【００２２】
本実施形態の間接型放射線検出装置の概略的な動作について説明する。本実施形態の放射線検出装置は、保護層（１１５）下に形成されている蛍光体（１１４）で、放射線を光に変換し、その光をガラス基板（１０１）に配置された光電変換部（１０８）で電荷に変換し、光電変換部（１０８）で兼用する容量Ｃ１に蓄積する。
【００２３】
容量Ｃ１に蓄積した電荷は、ＴＦＴ１部（１０７）を駆動することにより、容量Ｃ２（１１６）に転送し、そこで蓄積する。その後、水平走査回路に接続されたＴＦＴ２部（１１７）の駆動により信号線（１１３）を通じて、出力回路へ読み出し、外部の図示しない信号処理部に送られる。
【００２４】
ＴＦＴ１部（１０７）と光電変換部（１０８）と容量Ｃ２（１１６）とＴＦＴ２部１１７とは、逆スタガ型で同時にガラス基板（１０１）上に形成することができる。
【００２５】
つぎに、図１〜図４に示す放射検出装置の製造方法について、動作と共に説明する。
【００２６】
まず、ガラス基板（１０１）上に、Ａｌ、Ｃｒ等を材料としたゲートメタルをスパッタ法・蒸着法等により成膜して、フォトリソ工程によりパターニング、及びエッチングし、ゲート配線部（１０２）、光電変換部（１０８）及び容量Ｃ２（１１６）の各下部電極（１０２’）、ＴＦＴ１部（１０７）及びＴＦＴ２部（１１７）の各ゲート電極（１０２”）を形成する。エッチングには、ウエットエッチングとドライエッチングの両方が使用される。
【００２７】
つぎに、ＳｉＮ、ＳｉＯ2等を材料としたゲート絶縁膜（１０３）をシラン、アンモニア、水素、ＴＥＯＳ等を原料ガスとするプラズマＣＶＤ(Chemical Vapor Deposition)法により形成する。
【００２８】
それから、アモルファスシリコン（ａ−Ｓｉ：Ｈ）、ポリシリコン等を用いた半導体層（１０４）をシランと水素とを原料ガスとするプラズマＣＶＤ法により連続成膜する。この時、半導体層（１０４）で光を十分な電気信号に変換するため半導体層（１０４）を例えば、４００ｎｍ〜１０００ｎｍ成膜する。
【００２９】
次いで、オーミック層（１０５）をプラズマＣＶＤ法により連続成膜する。オーミック層（１０５）としては、成膜中にホスフィン（ＰＨ3）等をドーピングガスとして導入し、シランと水素を原料ガスとして作られるアモルファスシリコンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。なお、図面には１０３〜１０５を三層ＣＶＤ膜として示している。
【００３０】
次いで、フォトリソ工程によりパターニング・エッチングにより素子分離を行い、光電変換部（１０８）、ＴＦＴ１部（１０７）、容量Ｃ２（１１６）、ＴＦＴ２部（１１７）を形成する。
【００３１】
スパッタ法によりＡｌ、Ｃｒ等を材料とした配線メタルを成膜して、エッチングによりソース電極（１０９）、ドレイン電極（１０６）、信号線（１１３）、ＧＮＤ線（１１８）、駆動用配線（１１０）を形成する。信号線（１１３）は、ＴＦＴ２部（１１７）のドレイン電極（１０６）につながっている。
【００３２】
さらに、それらの上部にデバイス特性の安定化のためにＳｉＮ、ＰＩ等の保護層（１１２）を介してＧＯＳ、ＣｓＩ等のＸ線を光に変換する蛍光体（１１４）が形成される。この時、Ｘ線入射は、矢印方向（１１１）より入射し、蛍光体（１１４）にて可視光に変換され、その変換光を光電変換部（１０８）の半導体層（１０４）が読み取る。蛍光体（１１４）の上部にはＰＥＴ等の保護層（１１５）が形成される。
【００３３】
このように画素ごとにセンサとは別に容量を設け、且つセンサから容量への転送トランジスタのゲートを全画素共通な構成にすることにより、光電変換部（１０８）で光電変換中に、一回前に光電変換部（１０８）で光電変換され、容量Ｃ２に蓄積した電荷を読み出すことが可能となる。そのため、リセット動作（リフレッシュ）が必要な場合において動画撮影が容易となるために好適である。
【００３４】
本発明の構成を適用すれば、光電変換により発生したキャリアを全画素同時に容量に蓄積可能なので、容量にキャリアを転送したあとはセンサ蓄積がすぐに可能となる。これは、信号転送用のＴＦＴ１（１０７）のゲートを共通にすることによって容易に行なうことができる。
【００３５】
このような構成により、Ｃ１へのキャリア蓄積中に例えばラインごとのＣ２容量のリフレッシュ動作と信号線の電荷リセットが可能となる。これは動画撮影などの高速読出しが必要な場合には特に好適となるのである。
【００３６】
さらに、充分なセンサ容量（Ｃ１）へのキャリア蓄積の時間がとれる。特に、アモルファスシリコン・ポリシリコン等から形成されるＴＦＴは、オン抵抗（Ｒｏｎ）が高く、かつ大基板のＸ線センサでは信号線の寄生容量（Ｃｆ）が容易に５０ｐＦ以上になり、Ｒｏｎ×Ｃｆの時定数が大きくなり、転送時間が多くを占めるようになる。例えば、Ｒｏｎ（１００ｋΩ〜１０ＭΩ）、Ｃｆ（５０〜１００ｐＦ）などで、単結晶シリコンのＩＣなどに比較すると非常にＲＣ時定数が大きく、転送時間、リセット時間が大きい。このような場合でも、本発明の装置でもって充分な照射時間を確保しながら、動画像が可能となる。
【００３７】
また、光電変換部（１０８）で変換された電荷を蓄積する蓄積部と、蓄積部に蓄積された電荷を読み出すスイッチを同一層で形成することができ、製造プロセスを簡略化することができる。
【００３８】
また、具体的に動画撮影に関しては、照射された放射線を変換素子で信号電荷に変換し、その信号電荷を全画素に対して共通に接続された配線による信号パルスにより蓄積容量に一括転送し、列ごとにその蓄積容量に蓄積された信号を順次読み出して１フレームの画像を出力する動作を行い、その動作を繰り返し行なうことによって動画像を表示することによって得られる。このような駆動の場合には、特に本実施形態のようにＴＦＴ１（１０７）を全画素共通となっていることにより、信号転送をスムーズに行なうことができて好ましい。
【００３９】
（第２実施形態）
図５は、本発明の第２実施形態の放射線検出装置の一部の模式的な等価回路図である。図６は、同様に放射線検出装置の一部の模式的な等価回路図であり、図５とはリセット用ＴＦＴ３（２０１）のゲート駆動方法が異なる。図７は、図５の一画素の拡大図である。図８は、放射線検出装置の一画素分の模式的な平面図である。図９は、図８のＡ−Ａ’の断面図である。なお、図５〜図９において、図１〜図４に示した部分と同様の部分には同一符号を付している。
【００４０】
次に本実施形態の間接型放射線検出装置の概略的な動作について説明する。本実施形態の放射線検出装置は、保護層（１１５）下に形成されている蛍光体（１１４）で、放射線を光に変換し、その光をガラス基板（１０１）に配置された光電変換部（１０８）で電荷に変換し、光電変換部（１０８）で兼用する容量Ｃ１に蓄積する。
【００４１】
容量Ｃ１に蓄積した電荷は、ＴＦＴ１部（１０７）を駆動することにより、容量Ｃ２（１１６）に転送し、そこで蓄積する。その後、水平走査回路に接続されたＴＦＴ２部（１１７）の駆動により信号線（１１３）を通じて、出力回路へ読み出し、外部の図示しない信号処理部に送るようにしている。
【００４２】
容量Ｃ２（１１６）は、電荷を読み出した後に、ＴＦＴ３部（２０１）を駆動して所定の電位にリセットする。なお、ＴＦＴ３部（２０１）も、光電変換部（１０８）等と同様に、逆スタガ型で同時にガラス基板（１０１）上に形成している。
【００４３】
つぎに、図５〜図９に示す放射検出装置の製造方法について、動作と共に説明する。
【００４４】
まず、ガラス基板（１０１）上に、Ａｌ、Ｃｒ等を材料としたゲートメタルをスパッタ法・蒸着法等により成膜して、フォトリソ工程によりパターニング、及びエッチングし、ゲート配線部（１０２）、光電変換部（１０８）及び容量Ｃ２（１１６）の各下部電極（１０２’）、ＴＦＴ１部（１０７）及びＴＦＴ２部（１１７）及びＴＦＴ３部（２０１）の各ゲート電極（１０２”）を形成する。エッチングには、ウエットエッチングとドライエッチングの両方が使用される。
【００４５】
つぎに、ゲート絶縁膜（１０３）、半導体層（１０４）及びオーミック層（１０５）を第１実施形態と同様の手順により形成する。
【００４６】
次いで、フォトリソ工程によりパターニング・エッチングにより素子分離を行い、光電変換部（１０８）、ＴＦＴ１部（１０７）、容量Ｃ２（１１６）、ＴＦＴ２部（１１７）、ＴＦＴ３部（２０１）を形成する。
【００４７】
さらに、ソース電極（１０９）、ドレイン電極（１０６）、信号線（１１３）、ＧＮＤ線（１１８）、駆動用配線（１１０）を第１実施形態と同様の手順により形成する。
【００４８】
さらに、それらの上部にデバイス特性の安定化のためにＳｉＮ、ＰＩ等の保護層（１１２）を形成し、コンタクトホール（２０３）をドライエッチング法により形成する。
【００４９】
コンタクトホール（２０３）は、ＴＦＴ３部（２０１）のゲート電極（１０２”）とソース電極（１０９）との上部に形成される。３層目の配線となるＡｌ，Ｃｒ等を材料としたメタル層を成膜して、エッチングによりＴＦＴ３部（２０１）のソース配線（２０４）を形成する。
【００５０】
次いで、ＳｉＮ、ＰＩ等の保護層（２０２）を形成し、後は第１実施形態と同様に、蛍光体（１１４）及び保護層（１１５）を形成する。
【００５１】
このような構成にすることにより、動画撮影を可能とするだけでなく、画素毎の出力のばらつきを低減している。
【００５２】
本実施形態（図６）では、１ラインごとにリセット用ＴＦＴ３（２０１）のゲート電極を駆動しリセットする場合を示している。
【００５３】
また本実施形態（図５）では、リセット用ＴＦＴ３（２０１）のゲート電極を共通にした構成をとっている。このような構成によれば、すべての画素でその読出しが終わった後に、全画素の容量を一括でリセットできるため好ましい。
【００５４】
また、本実施形態では、３層目に用いたゲート配線（２０５）を２層目に用いた信号線（１１３）上に配置していないところに特徴がある。すなわち、２層目に用いた信号線（１１３）と直交させることにより、３層目に用いたゲート配線（２０５）と２層目に用いた信号線（１１３）の間の寄生容量を低減させることができ、これにより信号線のノイズを低減し、Ｓ／Ｎ比の向上を図ることができる。
【００５５】
各実施形態は、いわゆる間接型放射線検出装置を例に説明したが、アモルファスセレン等の直接型放射線検出装置を用いることも可能である。特に、上述したようにＴＦＴ１（１０７）のゲートを共通にする構成もしくは容量をリセットするためのＴＦＴ３（２０１）のゲート電極を共通にする構成は読み出し速度を向上させることができるため好ましい。また動画撮影を行なうような場合には、実施形態１で説明した動作を所定の回数繰り返した後、蓄積容量のリセットを行なうことによって更に高品質な画像を得ることができる。所定回数とは、毎回リセットを行なうことも可能であるし、ＦＰＳ(Flame Per Second)に応じて適宜選べばよい。
【００５６】
また、本実施形態で説明したＭＩＳ型センサ以外の、例えばＰＩＮ型センサを用いてもよい。
【００５７】
（第３実施形態）
図１０は、本発明の第３実施形態の放射線検出装置の一画素分の模式的な平面図である。本実施形態では、第２実施形態に対して３層目の配線のパターンを変えている。
【００５８】
３層目の配線は、入射光量の低下を防止するために光電変換部（１０８）上に形成しないようにすると共に、寄生容量の増加を防止するため信号線（１１３）上に形成しないようにしている。
【００５９】
ちなみに、図１０には、ＧＮＤ線上に形成する場合を示している。このような構成にすると、信号線（１１３）とのクロス部がなくなることにより第２実施形態で説明した場合よりもさらに、２層目に用いた信号線（１１３）との間の寄生容量を低減させることができ、信号線のノイズを低減し、Ｓ／Ｎ比の向上を図ることができる。このような配線レイアウトは、トランジスタの機能（転送、リセット等）に関わらず、画素に複数のトランジスタを有する場合には特に有効となる構成である。
【００６０】
（第４実施形態）
図１１は、本発明の第４実施形態の放射線検出装置のＴＦＴの模式的な断面図である。本実施形態では、ＴＦＴの基板上に、光電変換層（センサー素子）を積層した構成となっている。図１１では、説明のためＴＦＴが一つ（転送ＴＦＴ）しか描かれていないが、実施形態１〜３のように、読み出しＴＦＴやリセットＴＦＴを必要に応じて作り込めばよい。
【００６１】
３０１はガラス基板、３０２はＴＦＴ駆動配線、３０４は転送ＴＦＴゲート電極、３０５は第１のゲート絶縁膜、３０６は第１の真性ａ−Ｓｉ膜、３０７は第１のオーミックコンタクト層、３０８はバイアス配線、３０９は転送ＴＦＴ・ＳＤ電極、３１０は信号線、３２０は保護膜、４０１は第２のゲート絶縁膜、４０２は第２の真性ａ−Ｓｉ膜、４０３は第２のオーミックコンタクト層、４０４は透明電極層、４０６は接続孔である。
【００６２】
次に、本実施形態の放射線検出装置の製造方法の一例について述べる。第１に、ガラス基板上に、第１の金属層により、転送ＴＦＴ駆動配線３０２、転送ＴＦＴゲート電極３０４を形成する。第１の金属層としては、Ｃｒ、Ａｌ、Ｍｏ、Ｔｉ、Ａｌ−Ｎｄ合金、及びそれらの積層構造がスパッタ法により形成される。
【００６３】
第２に、第１のゲート絶縁膜３０５、第１の真性ａ−Ｓｉ膜３０６、チャネルストッパー（エッチストッパー）用の絶縁膜をプラズマＣＶＤ法により順次積層する。
【００６４】
第３に、裏面露光によりチャネルストッパー用の絶縁膜をエッチングする。
【００６５】
第４に、プラズマＣＶＤ法によりオーミックコンタクト層（ｎ＋層）３０７を積層する。
【００６６】
第５に、第２の金属層を積層する。第２の金属層としては、Ｃｒ、Ａｌ、Ｍｏ、Ｔｉ、Ａｌ−Ｎｄ合金、及びそれらの積層構造がスパッタ法により形成される。
【００６７】
第６に、レジストワークにより、転送ＴＦＴのソース・ドレイン電極３０９及び放射線信号変換素子の下電極を形成する。
【００６８】
第７に、第２のゲート絶縁膜４０１、第２の真性ａ−Ｓｉ膜４０２、第２のオーミックコンタクト層（ｎ＋層）４０３をプラズマＣＶＤ法により順次積層する。
【００６９】
第８に、コンタクトホール（接続孔）４０６を形成する。
【００７０】
第９に、第３の金属層を積層する。第３の金属層としては、Ｃｒ、Ａｌ、Ｍｏ、Ｔｉ、Ａｌ−Ｎｄ合金、及びそれらの積層構造がスパッタ法により形成される。
【００７１】
第１０に、レジストワークにより、光電変換素子のバイアス配線３０８を形成する。
【００７２】
第１１に、透明電極層４０４を積層する。透明電極層としては、ＩＴＯ(Indium Tin Oxide)、ＺｎＯ、酸化スズ（ＳｎＯ2）などが使用される。
【００７３】
第１２に、透明電極層と第２のオーミックコンタクト層をエッチングする。
【００７４】
その後、蛍光体を有機樹脂などで貼り合わせる。以上により、本発明の放射線検出装置が製造される。
【００７５】
蓄積容量に関しては、ＴＦＴと同一プロセスで、作り込むことも可能であるし、例えば、ＴＦＴのゲート電極とソース電極との間の容量を用いることもできる。
【００７６】
このような構成によれば、センサ素子との関係による制約が少ないために、ＴＦＴの設計自由度が向上し、センサ素子としても開口率が向上するため好ましい。
【００７７】
（第５実施形態）
図１２は、本発明による放射線検出装置のＸ線検出システムへの適用例を示したものである。
【００７８】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置（イメージセンサ）６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体が発光し、これを光電変換して、電気信号を得る。この信号はディジタル変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。
【００７９】
また、この画像情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【００８０】
以上の実施形態では、Ｘ線撮像システムを例に説明したが、α，β，γ線等の放射線を光に変換し、この光を光電変換する装置構成としても、同様である。
【００８１】
【発明の効果】
以上説明したように、本発明によれば、光電変換部で光電変換中に、容量の電荷を読み出すことができ、高速動作が可能となる。さらにリセットＴＦＴにより容量をリセットすることが可能となり、蓄積前に容量を一定電位にすることができ、画素出力のばらつきを低減することができる。
【００８２】
また、光電変換部で変換された電荷を蓄積する容量と、この容量に蓄積された電荷を読み出す転送ＴＦＴ、及び読み出し後に容量をリセットするリセットＴＦＴを同一層で形成することができ、構成を簡略化できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の放射線検出装置の一部の模式的な等価回路図である。
【図２】図１の一画素の拡大図である。
【図３】放射線検出装置の一画素分の模式的な平面図である。
【図４】図３のＡ−Ａ’の断面図である。
【図５】本発明の第２実施形態の放射線検出装置の一部の模式的な等価回路図である。
【図６】本発明の第２実施形態の放射線検出装置の一部の模式的な等価回路図である。
【図７】図５の一画素の拡大図である。
【図８】放射線検出装置の一画素分の模式的な平面図である。
【図９】図８のＡ−Ａ’の断面図である。
【図１０】本発明の第３実施形態の放射線検出装置の一画素分の模式的な平面図である。
【図１１】本発明の第４実施形態の放射線検出装置のＴＦＴの模式的な断面図である。
【図１２】本発明の第５実施形態のＸ線検出システムの模式的な構成図である。
【図１３】従来の放射線検出装置の一画素分の模式的な平面図である。
【図１４】図１３のＡ−Ａ’の断面図である。
【図１５】図１３，図１４の等価回路図である。
【符号の説明】
１０１  ガラス基板
１０２  ゲート配線部（ＡＬ，Ｃｒ等）
１０２’  下部電極（ＡＬ，Ｃｒ等）
１０２”  ゲート電極（ＡＬ，Ｃｒ等）
１０３  ゲート絶縁膜（ＳｉＮ，ＳｉＯ2等)
１０４  半導体層（ａ−Ｓｉ：Ｈ，ポリシリコン等）
１０５  オーミックコンタクト層（ｎ+層，ａ−Ｓｉ，μｃ−ｓｉ等）
１０３〜１０５  三層ＣＶＤ膜
１０６  ドレイン電極（ＡＬ，Ｃｒ等）
１０７  薄膜トランジスタ（ＴＦＴ１）部
１０８  光電変換部
１０９  ソース電極（ＡＬ，Ｃｒ等）
１１０  駆動配線（ＡＬ，Ｃｒ等）
１１１  Ｘ線入射方向
１１２  保護層
１１３  信号線
１１４  蛍光体
１１５  保護層（ＰＥＴ等）
１１６  容量Ｃ２
１１７  薄膜トランジスタ（ＴＦＴ２）部
１１８  ＧＮＤ線
２０１  薄膜トランジスタ（ＴＦＴ３）部
２０２  保護層
２０３  コンタクトホール
２０４  ソース配線部（ＡＬ，Ｃｒ等）
【図１】
0004393085.tif 000002
【図２】
0004393085.tif 000003
【図３】
0004393085.tif 000004
【図４】
0004393085.tif 000005
【図５】
0004393085.tif 000006
【図６】
0004393085.tif 000007
【図７】
0004393085.tif 000008
【図８】
0004393085.tif 000009
【図９】
0004393085.tif 000010
【図１０】
0004393085.tif 000011
【図１１】
0004393085.tif 000012
【図１２】
0004393085.tif 000013
【図１３】
0004393085.tif 000014
【図１４】
0004393085.tif 000015
【図１５】
0004393085.tif 000016