(57)【特許請求の範囲】
【請求項１】
Ｃｕ合金膜からなる配線・電極部と透明導電膜が、高融点金属薄膜を介することなく直接接続している表示デバイスであって、前記Ｃｕ合金膜中に、Ｚｎおよび／またはＭｇが総量で０．１〜３．０原子％含まれていることを特徴とする表示デバイス。
【請求項２】
Ｃｕ合金膜からなる配線・電極部と透明導電膜が、高融点金属薄膜を介することなく直接接続している表示デバイスであって、前記Ｃｕ合金膜中に、Ｎｉおよび／またはＭｎが総量で０．１〜０．５原子％含まれていることを特徴とする表示デバイス。
【請求項３】
前記Ｃｕ合金膜中に、更に、Ｆｅおよび／またはＣｏが総量で０．０２〜１．０原子％と、Ｐが０．００５〜０．５原子％含まれている請求項１または２に記載の表示デバイス。
【請求項４】
前記透明導電膜が、酸化インジウム錫（ＩＴＯ）もしくは酸化インジウム亜鉛（ＩＺＯ）である請求項１〜３のいずれかに記載の表示デバイス。
【請求項５】
前記Ｃｕ合金膜に透明導電膜を積層し、タブ接続電極としたものである請求項１〜４のいずれかに記載の表示デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜状の表示デバイスに関し、特に、液晶ディスプレイの如きアクティブおよびパッシブマトリクス型のフラットパネルディスプレイ（ＦＰＤ：Flat Panel Display）、反射膜、光学部品などに使用される透明導電膜とＣｕ合金膜を直接接続した構造の低抵抗配線部を構成要素として含む新規な表示デバイスに関するものである。
【背景技術】
【０００２】
液晶をはじめとするＦＰＤでは、近年、画面の大型化に伴って低抵抗配線材料に対する要求が高まっている。特に液晶では、画素を駆動するための薄膜トランジスタ（ＴＦＴ）のゲート線や信号線（ソース・ドレイン線）の低抵抗化が強く求められており、現在ではＡｌ−Ｎｄなどの耐熱性を有するＡｌ合金が使用されている。
【０００３】
しかし最近、液晶パネル、特に液晶ＴＶなどで４０型を超える大型のパネルサイズが登場するにつれて、ゲート線や信号線における信号遅延の問題から、Ａｌ合金よりも電気抵抗の低い素材としてＡｇやＣｕが注目を集めている。ところがＡｇやＣｕには、液晶パネルに応用していく上で幾つかの課題がある。例えば純Ａｇでは、ガラス基板やＳｉＮ絶縁膜との密着性、ウエットエッチングによる配線の加工性、Ａｇ元素の凝集性などである。またＣｕ金属やＣｕ合金を用いた例としては例えば特許文献１，２などが知られており、上記Ａｇと同様に幾つかの課題はあるが、既に一部のハイエンドモニタで実用化されている。
【特許文献１】特開２００３−５８０７９号公報
【特許文献２】特開２００３−２９７５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
Ｃｕ金属やＣｕ合金に指摘される課題の一つは酸化され易いことである。現在汎用されているＡｌ合金配線の場合、ゲート配線およびソース・ドレイン配線の何れについても、酸化インジウム錫（ＩＴＯ）などの透明電極と接続する際には、両者の間にＭｏ，Ｃｒやそれらの合金などのバリアメタルと呼ばれる高融点金属を介して接続している。これはＡｌにＩＴＯを直接接続させると、ＡｌとＩＴＯの界面に形成されているＡｌ酸化物皮膜によって電気的な接続抵抗が高まり、あるいは電気的に接続不能になるからである。
【０００５】
こうした問題は、ＣｕやＣｕ合金膜を使用する場合にも同様に生じてくる。即ち、Ｃｕ膜の表面は大気中で容易に酸化されてＣｕ酸化皮膜を形成し、また、レジスト剥離の際に使用される酸素プラズマアッシング工程でもＣｕ表面が容易に酸化されるからである。また、Ｃｕ膜と透明電極であるＩＴＯなどとを電気的に接続するためＣｕ膜の表面にＩＴＯをスパッタ成膜した場合は、ＩＴＯ成膜時にターゲット材から生じる酸素や成膜時に添加する酸素によって、ＩＴＯ／Ｃｕ界面となるＣｕ膜の表面に薄いＣｕ酸化皮膜が形成される。この酸化膜はＣｕ配線と透明電極間の接続抵抗を高め、例えば液晶パネルの階調などの表示品質を低下させる原因になる。
【０００６】
従来から、Ａｌ合金膜と透明電極間に用いられているＭｏなどのバリアメタルには、Ａｌ合金膜表面の酸化を防ぎ、Ａｌ合金膜と透明電極間の電気的接続を良好に保つ効果があり、Ａｌ合金に代えてＣｕやＣｕ合金を使用する場合も、同様にバリアメタルの使用が有効となる。
【０００７】
しかしそうした従来の方法では、Ｍｏなどのバリアメタル層を形成するためのバリアメタル形成用スパッタ成膜チャンバが必要になるため、設備費が増大する他、成膜に伴うタクトタイムの増大による生産性の低下やコストアップの原因になる。
【０００８】
本発明は上記の様な事情に着目してなされたものであって、その目的は、透明電極膜との接続にＡｌ合金よりも電気抵抗の低いＣｕ合金膜を使用し、且つ、バリアメタル層を形成せずとも透明電極との間で低抵抗の直接接続を可能とし、液晶パネルなどに適用した場合に高い表示品質を保障し得るような表示デバイスを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決することのできた本発明に係る表示デバイスとは、Ｃｕ合金膜からなる配線・電極部と透明導電膜が、高融点金属薄膜を介することなく直接接続している表示デバイスであって、前記Ｃｕ合金膜中に、Ｚｎおよび／またはＭｇが総量で０．１〜３．０原子％含まれており、もしくは、Ｎｉおよび／またはＭｎが総量で０．１〜０．５原子％含まれており、或いは更に、これらの元素に加えてＦｅおよび／またはＣｏが総量で０．０２〜１．０原子％と、Ｐが０．００５〜０．５原子％含まれているところに特徴を有している。
【００１０】
本発明の上記表示デバイスにおいて、前記透明導電膜として好ましいのは、酸化インジウム錫（ＩＴＯ）もしくは酸化インジウム亜鉛（ＩＺＯ）であり、上記特定の元素を含有させたＣｕ合金膜に透明導電膜を積層してタブ接続電極としたものは、電気的な接続抵抗が低く表示品質の高い液晶パネルなどとして極めて有用である。
【発明の効果】
【００１１】
本発明によれば、Ｃｕ合金膜とＩＴＯやＩＺＯなどの透明導電膜とを低い接触抵抗で直接コンタクトさせることができ、バリアメタル層の省略を可能にした高性能の表示デバイスを安価に提供できる。
【発明を実施するための最良の形態】
【００１２】
上記本発明によれば、透明導電膜とＣｕ金属膜を接触させる際に、該Ｃｕ金属膜中に、Ｚｎ，Ｍｇ，Ｎｉ，Ｍｎから選ばれる少なくとも１種の元素を微量含有させることにより、Ｃｕ金属膜表面に生成するＣｕ酸化皮膜の成長を抑制し、それにより、透明導電膜と直接接続した場合でもコンタクト抵抗を低く且つ安定な状態に制御することができ、延いては、液晶ディスプレイ等の表示品位を高レベルに維持しつつ、工程数と製造コストを大幅に削減できる。
【００１３】
以下、図面を参照しつつ、本発明に係る表示デバイスの実施形態をアクティブマトリクス型の表示装置を例にとって詳細に説明していくが、本発明はもとより図示例に限定される訳ではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能である。
【００１４】
図１は、本発明が適用される液晶表示装置に搭載される液晶パネル構造の概略断面拡大説明図である。
【００１５】
図１の液晶パネルは、ＴＦＴアレイ基板１と、該ＴＦＴアレイ基板１に対向して配置された対向基板２、およびこれらＴＦＴアレイ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３を備えている。ＴＦＴアレイ基板１は、絶縁性のガラス基板１ａ上に配置された薄膜トランジスタ（ＴＦＴ）４、透明導電膜（画素電極）５、走査線や信号線を含む配線部６からなる。
【００１６】
対向基板２は、ＴＦＴアレイ基板１側の全面に形成された共通電極７と、透明導電膜５に対向する位置に配置されたカラーフィルタ８、ＴＦＴアレイ基板１上の薄膜トランジスタ（ＴＦＴ）４や配線部６に対向する位置に配置された遮光膜９からなる。
【００１７】
また、ＴＦＴアレイ基板１および対向基板２を構成する絶縁性基板の外面側には、偏光板１０（ａ），１０（ｂ）が配置されると共に、対向基板２には、液晶層３に含まれる液晶分子を所定の向きに配向させるための配向膜１１が設けられている。
【００１８】
この様な構造の液晶パネルでは、対向電極２と透明導電膜（画素電極）５の間に形成される電界によって、液晶層３における液晶分子の配向方向が制御され、ＴＦＴアレイ基板１と対向基板２との間の液晶層３を通過する光が変調され、これにより、対向基板２を透過する光の透過光量が制御されて画像が表示される。
【００１９】
またＴＦＴアレイは、ＴＦＴアレイ外部へ引き出されたＴＡＢテープ１２により、ドライバ回路１３および制御回路１４によって駆動される。
【００２０】
図中、１５はスペーサー、１６はシール材、１７は保護膜、１８は拡散板、１９はプリズムシート、２０は導光板、２１は反射板、２２はバックライト、２３は保持フレーム、２４はプリント基板を夫々示している。
【００２１】
図２は、本発明で採用されるアレイ基板に適用される薄膜トランジスタ部の構造を例示する拡大断面説明図である。図２に示す如くガラス基板１ａ上には、Ｃｕ金属膜によって走査線２５が形成され、該走査線２５の一部は、薄膜トランジスタのオン・オフを制御するゲート電極２６として機能する。またゲート絶縁膜２７を介して走査線２５と交差するように、Ｃｕ金属膜によって信号線が形成され、該信号線の一部は、薄膜トランジスタのソース電極２８として機能する。このタイプは一般にボトムゲート型とも呼ばれる。
【００２２】
ゲート絶縁膜２７上の画素領域には、例えばＩｎ２Ｏ３に１０質量％程度のＳｎＯを含有させたＩＴＯ膜によって形成された透明導電膜５が配置されている。Ｃｕ合金膜で形成された薄膜トランジスタのドレイン電極２９は、透明導電膜５に直接コンタクトして電気的に接続される。
【００２３】
このＴＦＴアレイ基板１に、走査線２５を介してゲート電極２６からゲート電圧を供給すると、薄膜トランジスタがオン状態となり、予め信号線に供給された駆動電圧がソース電極２８からドレイン電極２９を介して透明導電膜５へ供給される。そして、透明導電膜５に所定レベルの駆動電圧が供給されると、対向電極２との間に電位差が生じ、液晶層３に含まれる液晶分子が配向して光変調が行われる（図１参照）。
【００２４】
次に、ＴＦＴアレイ基板の製造工程の概略を、図３〜９の例に沿って説明する。ここでスイッチング素子として形成される薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンＴＦＴを例示している。
【００２５】
まずガラス基板１ａに、スパッタリングで膜厚２００ｎｍ程度のＣｕ薄膜を成膜し、このＣｕ薄膜をウェットエッチングによりパターニングしてゲート電極２６と走査線２５を形成する（図３）。次に、図４に示す如く、プラズマＣＶＤ法等によって膜厚３００ｎｍ程度のゲート絶縁膜（シリコン窒化膜：ＳｉＮｘ）２７を基板温度３５０℃程度で形成する。その上に、膜厚１５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−ＳｉＨ）と、膜厚５０ｎｍ程度のＰをドーピングしたｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−ＳｉＨ）を、連続して基板温度３００℃程度で成膜する（図５）。
【００２６】
続いて図６に示す如く、水素化アモルファスシリコン膜（ａ−ＳｉＨ）とｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−ＳｉＨ）をドライエッチングでパターニングする。そして図７に示す如く、膜厚５０ｎｍ程度のＭｏ（下地）と膜厚２００ｎｍ程度のＣｕ金属膜を積層成膜し、Ｃｕ／Ｍｏ積層膜をウェットエッチングでパターニングすることにより、信号線と一体のソース電極と、ＩＴＯ透明導電膜にコンタクトするドレイン電極を形成する。更に、ソース電極とドレイン電極をマスクとしてｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−ＳｉＨ）をドライエッチングにより除去する。
【００２７】
次いで図８に示す如く、プラズマＣＶＤ装置で窒化シリコン膜（ＳｉＮｘ）を膜厚３００ｎｍ程度となる様に成膜して保護膜を形成する。この時の成膜温度は例えば２５０℃程度で行われることが多い。そしてこの窒化シリコン膜（ＳｉＮｘ）をパターニングし、ドライエッチングによって窒化シリコン膜（ＳｉＮｘ）にコンタクトホールを形成する。更に、酸素プラズマアッシングによるポリマー除去工程を経て、例えば非アミン系剥離液を用いたフォトレジストの剥離処理を行なった後、酸素プラズマアッシングによって生成したＣｕ酸化膜を希フッ酸で除去する。
【００２８】
最後に図９に示す如く、例えば膜厚１５０ｎｍ程度のＩＴＯ透明導電膜を室温でスパッタ成膜し、ウェットエッチングによるパターニングを行なって画素電極（ＩＴＯ透明導電膜）５を形成すると、ＴＦＴアレイ基板が完成する。
【００２９】
この製造工程に沿って形成されたＴＦＴアレイ基板は、ＩＴＯ透明導電膜（画素電極）５とＣｕ金属膜によって形成されたドレイン電極とが直接コンタクトされている。またゲート電極に繋がっている走査線のＴＡＢ部分にもＩＴＯ透明導電膜５が直接コンタクトされている。
【００３０】
本発明の表示デバイスは上記の様な工程で作製されるが、本発明最大の特徴は、配線部に使用するＣｕ合金膜として、Ｃｕに特定の選択された元素を決められた量で含有させるところにあり、以下、この特徴点について説明する。
【００３１】
Ｃｕ合金膜に含有させる元素としては、Ｚｎおよび／またはＭｇ、もしくはＮｉおよび／またはＭｎが選択される。これらの元素は、Ｃｕ金属には固溶するがＣｕ酸化膜には固溶しない元素として選択したものであり、これらの元素が固溶しているＣｕ合金が酸化されると、これらの元素（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）はＣｕ酸化膜に固溶しないため、これらの元素は酸化により生成したＣｕ酸化膜の界面下に掃き出されて濃化され、該濃化層によってＣｕ酸化膜の更なる成長を抑制する。このため、酸素アッシングやＩＴＯ透明導電膜との積層成膜工程でも、Ｃｕ酸化膜の成長が最小限に抑えられ、特にＩＴＯ積層成膜では、Ｃｕ合金膜と透明導電膜とが良好な電気的コンタクト状態に保たれる。
【００３２】
こうした濃化層の形成によって、例えば１０−５Ω・ｃｍ２台〜１０−４Ω・ｃｍ２台の低いコンタクト抵抗率を得るには、上記Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇから選ばれる１種以上の元素を、総量で０．１原子％以上、より好ましくは０．２原子％以上含有させるのがよく、これにより、バリアメタルを介在させることなく直接接続で十分な導電性を確保することができ、液晶ディスプレイの階調表示などの表示性能の劣化を防止できる。その結果、バリアメタル成膜工程の省略によるタクトタイムの短縮によって大幅な生産性アップが可能となる。
【００３３】
Ｃｕ合金膜中へ混入させる上記元素の量は、熱処理による電気抵抗率の低下も考慮して、Ｚｎおよび／またはＭｇの場合は総量で３．０原子％以下、より好ましくは２．０原子％以下、Ｎｉおよび／またはＭｎの場合は総量で０．５原子％以下、より好ましくは０．４原子％以下に抑えるのがよい。
【００３４】
Ｃｕ金属膜は、後工程の熱処理に起因する引張応力により、ボイドと呼ばれる粒界割れの様な欠陥を発生することがあるが、上記の様にＺｎ，Ｎｉ，Ｍｎ，Ｍｇの１種以上と共にＦｅとＰ、またはＣｏとＰを含有させると、これらが熱処理時にＦｅＰやＣｏＰ化合物として粒界に微小析出し、粒界を強化する作用を発揮してボイドの発生を抑える。従って、成膜後に３００℃を超える高温の熱履歴を受ける場合は、上記Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇの１種以上と共に、Ｆｅおよび／またはＣｏを総量で０．０２〜１．０原子％と、Ｐを０．００５〜０．５原子％添加することが好ましい。
【００３５】
前記透明導電膜としては、前述した通り酸化インジウム錫（ＩＴＯ）が多用されるが、酸化インジウム亜鉛（ＩＺＯ）を用いても勿論構わない。
【００３６】
前記Ｃｕ合金に透明導電膜を積層し、タブ接続電極として使用した表示デバイスも好ましい態様である。
【実施例】
【００３７】
以下、実施例を挙げて本発明の構成および作用効果をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではない。
【００３８】
実施例
純Ｃｕスパッタリングターゲット（サイズ：直径１０１．６ｍｍ×厚さ５ｍｍ）に、後記表１〜１３に示す合金元素のチップ（サイズ：５ｍｍ×５ｍｍ×厚さ１ｍｍ）を所定数配置した複合スパッタリングターゲットと、スパッタリング装置（島津製作所製：「ＨＳＭ−５５２」）を使用し、ＤＣマグネトロンスパッタリング法（背圧：０．２７×１０−３Ｐａ以下、Ａｒガス圧：０．２７Ｐａ、Ａｒガス流量：３０ｓｃｃｍ、スパッタパワー：ＤＣ２００Ｗ、極間距離：５０．４ｍｍ、基板温度：室温）によって、ガラス基板（コーニング社製の＃１７３７、サイズは、電気抵抗率と耐熱性の評価用が直径５０．８ｍｍ×厚さ０．７ｍｍ、コンタクト抵抗率評価用が直径１０１．６ｍｍ×厚さ０．７ｍｍ）上に、純Ｃｕ（試料番号１）、Ｃｕ−Ｚｎ合金（試料番号２〜６）、Ｃｕ−Ｍｇ合金（試料番号７〜１１）、Ｃｕ−Ｍｎ合金（試料番号１２〜１６）、Ｃｕ−Ｎｉ合金（試料番号１７〜２１）、Ｃｕ−Ｚｎ−Ｆｅ−Ｐ合金（試料番号２２〜２６）、Ｃｕ−Ｍｇ−Ｆｅ−Ｐ合金（試料番号２７〜３１）、Ｃｕ−Ｍｎ−Ｆｅ−Ｐ合金（試料番号３２〜３６）、Ｃｕ−Ｎｉ−Ｆｅ−Ｐ合金（試料番号３７〜４１）、Ｃｕ−Ｚｎ−Ｍｇ合金（試料番号４２〜４５）、Ｃｕ−Ｍｎ−Ｎｉ合金（試料番号４６〜４９）、Ｃｕ−Ｚｎ−Ｃｏ−Ｐ合金（試料番号５０〜５４）、Ｃｕ−Ｍｇ−Ｃｏ−Ｐ合金（試料番号５５〜５９）、Ｃｕ−Ｍｎ−Ｃｏ−Ｐ合金（試料番号６０〜６４）、Ｃｕ−Ｎｉ−Ｃｏ−Ｐ合金（試料番号６５〜６９）、の薄膜を膜厚３００ｎｍで形成した。
【００３９】
そして、これら評価用薄膜の金属組成をＩＣＰ（Inductively Coupled Plasma）発光分析法またはＩＣＰ質量分析法によって調べると共に、下記の方法で電気抵抗率、コンタクト抵抗率および耐熱性を評価した。
【００４０】
［電気抵抗率］
ガラス基板（コーニング社製の＃１７３７、サイズは直径５０．８ｍｍ×厚さ０．７ｍｍ）上に形成された各Ｃｕ薄膜を、フォトリソグラフィーとウエットエッチングによって線幅１００μｍ、線長１０ｍｍの電気抵抗評価用パターンに加工した。この際、ウエットエッチャントとしては、硫酸：硝酸：酢酸＝５０：１０：１０の混酸からなる混合液を用いた。そして、真空熱処理装置により２５０℃×３０分または３５０℃×３０分の真空熱処理（真空度：０．２７×１０−３Ｐａ以下）を施し、この真空熱処理の前後で、夫々の電気抵抗を直流四探針法により室温で測定した。
【００４１】
上記工程によって各Ｃｕ薄膜の電気抵抗率を測定する。電気抵抗率の合否判定は、２５０℃×３０ｍｉｎ熱処理後の電気抵抗率が５．０μΩ・ｃｍ未満であるものを合格（○）、５．０μΩ・ｃｍ以上であるものを不合格（×）とし、３５０℃×３０ｍｉｎ熱処理後の電気抵抗率が４．０μΩ・ｃｍ未満であるものを合格（○）、４．０μΩ・ｃｍ以上であるものを不合格（×）とした。
【００４２】
表１，２に、２５０℃×３０ｍｉｎもしくは３５０℃×３０ｍｉｎ熱処理した後に測定した電気抵抗率を示す。この表から明らかな様に、ＺｎとＭｇの合計が３．０原子％未満もしくは、ＮｉとＭｎの合計が０．５原子％未満の場合、電気抵抗率の目標値（２５０℃×３０ｍｉｎ熱処理後：５．０μΩｃｍ、３５０℃×３０ｍｉｎ熱処理後：４．０μΩｃｍ）を満たしている。また、更にＦｅまたはＣｏの合計含量が１．０原子％以下で、かつＰ含量が０．５原子％以下である場合も、電気抵抗率の目標値（２５０℃×３０ｍｉｎ：５．０μΩｃｍ、３５０℃×３０ｍｉｎ熱処理後：４．０μΩｃｍ）を満たしている。
【００４３】
【表１】
0004542008.tif 000002
【００４４】
【表２】
0004542008.tif 000003
【００４５】
［コンタクト抵抗率・ドライエッチングプロセス］
コンタクト抵抗率のエッチングプロセス依存性を調べるため、ドライエッチングプロセスにより形成したコンタクトホールについてコンタクト抵抗率を測定した。コンタクトを形成するプロセスの詳細は下記の通りである。
【００４６】
ガラス基板上に成膜した各Ｃｕ薄膜に対し、プラズマＣＶＤ装置によってＳｉＮ薄膜を膜厚３００ｎｍで成膜する。基板加熱温度は２５０℃または３５０℃とし、ガラス基板の予備加熱とＣＶＤ処理も含めた正味の熱処理時間は０．５時間とする。
【００４７】
次にコンタクトホールのフォトリソグラフィーを行い、ＩＣＰ型ドライエッチャーを用いてドライエッチングによりＳｉＮにコンタクトホール（１０×１０μｍ角：１個）を形成する。その後、酸素アッシングおよび非アミン系レジスト剥離液に浸漬してレジストを剥離し、バッファードフッ酸（ＢＨＦ）でコンタクト底面を洗浄する。次にＲＦマグネトロンスパッタリング法によってＩＴＯ膜を成膜し、フォトリソグラフィーとウエットエッチングによりＩＴＯ薄膜を線幅１００μｍ、線長４００ｍｍのケルビンパターンに加工する。この時、ウエットエッチャントとしては、ナガセケムテックス社製のＩＴＯエッチング液を使用する。抵抗率の測定は四端子法によって行い、Ｃｕ／ＩＴＯ界面のコンタクト部分での電圧降下分からコンタクト抵抗値を測定し、既知のコンタクトホール面積とコンタクト抵抗値から単位面積当たりのコンタクト抵抗率を算出した。
【００４８】
上記工程により、各Ｃｕ薄膜とＩＴＯ薄膜とのコンタクト抵抗の測定が可能なケルビンパターンを製作してコンタクト抵抗を測定する。コンタクト抵抗の合否判定は、測定箇所１００点のうち最大値５点、最小値５点を除く合計９０点の平均のコンタクト抵抗率が５×１０−４Ω・ｃｍ２未満のものを合格（○）、この値以上のものを不合格（×）とした。またバラツキの評価に関しては、１００箇所の測定結果のうち５×１０−４Ω・ｃｍ２を超えるコンタクト抵抗率を示す割合（不良率）が１０％未満である場合を合格（○）、１０％以上である場合を不合格（×）とする。
【００４９】
２５０℃または３５０℃でＣＶＤ成膜および熱処理を行い、ドライプロセスでコンタクトホールを形成した試料のコンタクト抵抗率の評価結果を、下記表３〜５および表６〜８に示す。表３〜８からも分かる様に、純Ｃｕ，Ｃｕ合金のいずれについても、平均コンタクト抵抗率の合格基準を満たしている。但し、純Ｃｕに比べて、Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇから選ばれる１以上の元素の総含有量が０．１原子％以上であるＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）合金、およびＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）−（Ｆｅ，Ｃｏ）−Ｐ合金膜は、コンタクト抵抗率のバラツキが小さく、信頼性の高い低コンタクト抵抗率が得られている。
【００５０】
［コンタクト抵抗率・ウエットエッチングプロセス］
コンタクト抵抗率のエッチングプロセス依存性を調べるため、ウエットエッチングプロセスにより形成したコンタクトホールについてコンタクト抵抗率を測定した。コンタクトを形成するプロセスの詳細は下記の通りである。
【００５１】
ガラス基板上に成膜した各Ｃｕ薄膜に対して、プラズマＣＶＤ装置によってＳｉＮ薄膜を膜厚３００ｎｍで成膜する。基板加熱温度は２５０℃または３５０℃とし、ガラス基板の予備加熱とＣＶＤ処理も含めた正味の熱処理時間は０．５時間とする。
【００５２】
次にコンタクトホールのフォトリソグラフィーを行い、ウエットエッチングによりＳｉＮにコンタクトホール（１０×１０μｍ角：１個）を形成する。ウエットエッチングにはバッファードフッ酸を使用する。その後、ＲＦマグネトロンスパッタリング法によってＩＴＯ膜を成膜し、フォトリソグラフィーとウエットエッチングによりＩＴＯ薄膜を線幅１００μｍ、線長４００ｍｍのケルビンパターンに加工し、コンタクト抵抗値を評価する。この時、ウエットエッチャントとしては、ナガセケムテックス社製のＩＴＯエッチング液を使用する。抵抗率の測定は、四端子法によって同形状のパターンで１００点行い、Ｃｕ／ＩＴＯ界面のコンタクト部分での電圧降下分からコンタクト抵抗値を測定し、既知のコンタクトホール面積とコンタクト抵抗値から単位面積当たりのコンタクト抵抗率を算出する。
【００５３】
上記工程により各Ｃｕ薄膜とＩＴＯ薄膜とのコンタクト抵抗の測定が可能なケルビンパターンを製作し、コンタクト抵抗を測定する。コンタクト抵抗の合否判定は、測定箇所１００点のうち最大値５点、最小値５点を除く合計９０点の平均のコンタクト抵抗率が５×１０−４Ω・ｃｍ２未満のものを合格（○）、この値以上のものを不合格（×）とした。またバラツキの評価に関しては、１００箇所の測定結果のうち５×１０−４Ω・ｃｍ２を超えるコンタクト抵抗率を示す割合（不良率）が１０％未満である場合を合格（○）、１０％以上である場合を不合格（×）とする。
【００５４】
２５０℃または３５０℃でＣＶＤ成膜および熱処理を行い、ウエットエッチングプロセスでコンタクトホールを形成した試料のコンタクト抵抗率の評価結果を、下記表３〜８に示す。これらの表からも分かる様に、バラツキに関しては、純Ｃｕに比べて、Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇから選ばれる１以上の元素の総含有量が０．１原子％以上であるＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）合金、およびＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）−（Ｆｅ，Ｃｏ）−Ｐ合金膜の方が優れている。但し、純Ｃｕ、Ｃｕ合金のいずれも、平均コンタクト抵抗率とバラツキの判定基準を満足しており、良好なコンタクトを実現していることが分かる。
【００５５】
［コンタクト抵抗率・コンタクト信頼性試験］
ウエットエッチングにより上記と同様の方法でコンタクト形成を行った後、意図的に酸素アッシングを行うことによってコンタクト信頼性試験を行った。これは、Ｃｕ・Ｃｕ合金膜を大気中に保管したときの大気酸化を模擬したもので、コンタクトを形成するプロセスの詳細は下記の通りである。
【００５６】
ガラス基板上に成膜した各Ｃｕ薄膜に対して、フォトリソグラフィーとウエットエッチングを施して配線加工を行う。ウエットエッチャントとしては、硫酸：硝酸：酢酸＝５０：１０：１０の混酸を使用する。次に、プラズマＣＶＤ装置によってＳｉＮ薄膜を膜厚３００ｎｍで成膜する。基板加熱温度は２５０℃または３５０℃とし、ガラス基板の予備加熱とＣＶＤ処理も含めた正味の熱処理時間は０．５時間とする。
【００５７】
次にコンタクトホールのフォトリソグラフィーを行い、ＳｉＮのコンタクトエッチをウエットエッチングによって行う。ウエットエッチングにはバッファードフッ酸を使用する。その後、アッシング装置を用いて酸素雰囲気でアッシング処理を行って、コンタクト底面を酸化させる。次いで、これらの試料に対してＲＦマグネトロンスパッタ装置で膜厚１００ｎｍのＩＴＯ膜を成膜し、その後、フォトリソグラフィーおよびウエットエッチングを行い、コンタクト抵抗値のアッシング時間依存性を評価する。抵抗率の測定は四端子法によって同形状のパターンで１００点行い、Ｃｕ／ＩＴＯ界面のコンタクト部分での電圧降下分からコンタクト抵抗値を測定し、既知のコンタクトホール面積とコンタクト抵抗値から単位面積当たりのコンタクト抵抗率を算出する。
【００５８】
上記工程により各Ｃｕ薄膜とＩＴＯ薄膜とのコンタクト抵抗の測定が可能なケルビンパターンを製作し、コンタクト抵抗を測定する。コンタクト抵抗の合否判定は、測定箇所１００点のうち最大値５点、最小値５点を除く合計９０点の平均のコンタクト抵抗率が５×１０−４Ω・ｃｍ２未満のものを合格（○）、この値以上のものを不合格（×）とした。またバラツキの評価に関しては、１００箇所の測定結果のうち５×１０−４Ω・ｃｍ２を超えるコンタクト抵抗率を示す割合（不良率）が１０％未満である場合を合格（○）、１０％以上である場合を不合格（×）とする。
【００５９】
２５０℃または３５０℃でＣＶＤ成膜および熱処理を行い、ウエットプロセスでコンタクトホールを形成した後にアッシング処理を１０ｍｉｎ行った試料のコンタクト抵抗率の評価結果を、下記表３〜８に示す。表３〜８からも分かる様に、純Ｃｕはコンタクト抵抗率が高く、またバラツキも大きい。一方、純Ｃｕに比べて、Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇから選ばれる１以上の元素の総含有量が０．１原子％以上であるＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）合金、およびＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）−（Ｆｅ，Ｃｏ）−Ｐ合金膜は、平均コンタクト抵抗率が低く且つバラツキも小さく、良好なコンタクトを実現していることが分かる。このことは、上記Ｃｕ合金を使用することで大気酸化を受け難くなり、製造工程中のプロセスマージンが改善されることを示している。
【００６０】
【表３】
0004542008.tif 000004
【００６１】
【表４】
0004542008.tif 000005
【００６２】
【表５】
0004542008.tif 000006
【００６３】
【表６】
0004542008.tif 000007
【００６４】
【表７】
0004542008.tif 000008
【００６５】
【表８】
0004542008.tif 000009
【００６６】
［耐熱性］
フォトレジストとしてクラリアントジャパン社製の「ＡＺ  Ｐ４１１０」、フォトレジスト現像液として同社製の「ＡＺデベロッパー」を用いたフォトリソグラフィー（工程：フォトレジスト塗布→プリベーキング→露光→フォトレジスト現像→水洗→乾燥）と、硫酸：硝酸：酢酸＝５０：１０：１０の混酸からなるウエットエッチャントを用いたウエットエッチング（工程：ウエットエッチング→水洗→乾燥→フォトレジスト剥離→乾燥）を行い、評価用の各Ｃｕ薄膜を線幅／線間隔＝１０μｍ／１０μｍのストライプパターン形状に加工した。その後、各Ｃｕ薄膜に対し３５０℃で３０分の真空熱処理（真空度：０．２７×１０−３Ｐａ以下）を施し、熱処理後に試料表面をウエットエッチャントで約１０ｎｍのライトエッチィングを行い、各Ｃｕ薄膜の耐熱性を評価した。
【００６７】
Ｃｕ膜は、熱処理を行うと配線の上面および側面に凹状の欠陥（ボイド）が発生する。そこで、熱処理後のＣｕ表面をライトエッチィングすることで、熱処理により発生したボイドをエンハンスして光学顕微鏡で観察し、単位面積当たりのボイド密度を測定した。そして、ボイド密度が１．０×１０８個／ｍ２以下のものを優秀（◎）、１．０×１０８個／ｍ２を超え１．０×１０１０個／ｍ２以下のものを良好（○）（◎，○はいずれも合格）、１．０×１０１０個／ｍ２超のものを不合格（×）とした。
【００６８】
結果は表９，１０に示す通りであり、３５０℃×３０ｍｉｎの真空熱処理を行った場合、純Ｃｕでは耐熱性が不十分であるのに対し、Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇから選ばれる１以上の元素の総含有量が０．１原子％以上であるＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）合金膜は、十分な耐熱性を有している。また、ＦｅまたはＣｏとＰを含有するＣｕ−（Ｚｎ，Ｎｉ，Ｍｎ，Ｍｇ）−（Ｆｅ，Ｃｏ）−Ｐ合金膜は、更に優れた耐熱性を有していることが分かる。
【００６９】
【表９】
0004542008.tif 000010
【００７０】
【表１０】
0004542008.tif 000011
【００７１】
上記実験で得た合否判定結果を表１１〜１３に纏めて示す。これらの表からも明らかな様に、Ｃｕ中に含まれる所定の合金元素の含有量が不足する場合は、コンタクト抵抗率の低減効果が不足気味となり、逆に多過ぎると、Ｃｕ合金膜自体の電気抵抗率が高くなり、いずれも本発明の目的にそぐわなくなる。
【００７２】
そして、Ｃｕに添加する合金元素の種類と量を適切に制御することで、本発明に係る表示デバイスにおけるＣｕ合金膜と透明導電膜との界面に酸化膜が生じる様なプロセス環境下においても、低抵抗の直接接続が可能となる。また、更にＦｅやＣｏとＰを複合添加したものの耐熱性は特に良好であり、高温の熱履歴を受ける場合に好適である。従って、このＴＦＴアレイ基板を備えた平面表示装置としての液晶表示装置であれば、画素電極（透明電極）と直接配線部との間でコンタクト抵抗の増大およびバラツキを最小限に抑えることができるので、表示画面の品位に与える悪影響を防止することができ、表示品位を大幅に改善できる。
【００７３】
【表１１】
0004542008.tif 000012
【００７４】
【表１２】
0004542008.tif 000013
【００７５】
【表１３】
0004542008.tif 000014
【００７６】
図１０は、上記実験のうち代表的な試料について、熱処理温度と電気抵抗率の関係を示したグラフである。この図からも分かる様に、何れの試料についても、１００〜４００℃の熱履歴で電気抵抗率は明らかに低下している。なお液晶の一般的な製造工程では、Ｃｕ配線の形成後に２５０〜３５０℃程度の熱処理温度が加わる。
【００７７】
図１１は、上記実験のうち代表的な試料について、熱処理温度とボイド密度の関係を示したグラフであり、熱処理温度が２５０℃では、Ｚｎ，Ｍｇ，Ｍｎ，Ｎｉから選ばれる１以上の元素を添加することで、ボイドの発生を抑制できる。更に高温である３５０℃の熱履歴を受ける場合は、ＦｅやＰを添加したＣｕ合金を使用することで、ボイドの発生を大幅に抑制できることが分かる。
【００７８】
上記実験結果からも明らかな様に、本発明に係る表示デバイスにおけるＣｕ合金膜と透明導電膜との界面には、従来例の様なバリアメタルなしでも低抵抗の直接接続が可能となる。従って、このＴＦＴアレイ基板を備えた平面表示装置としての液晶表示装置であれば、画素電極（透明電極膜）と接続配線部との間でコンタクト抵抗の増大を最小限に抑えることができるので、表示画面の品位に与える悪影響を防止することができ、表示品位を大幅に改善できる。
【図面の簡単な説明】
【００７９】
【図１】液晶表示装置に搭載される液晶パネル構造を例示する概略断面説明図である。
【図２】薄膜ドランジスタの断面構造を例示する拡大断面説明図である。
【図３】薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。
【図４】薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。
【図５】薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。
【図６】薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。
【図７】薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。
【図８】薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。
【図９】薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。
【図１０】実施例で用いた幾つかの試料における熱処理温度と電気抵抗率の関係を示すグラフである。
【図１１】実施例で用いた幾つかの試料における熱処理温度とボイド密度の関係を示すグラフである。
【図１】
0004542008.tif 000015
【図２】
0004542008.tif 000016
【図３】
0004542008.tif 000017
【図４】
0004542008.tif 000018
【図５】
0004542008.tif 000019
【図６】
0004542008.tif 000020
【図７】
0004542008.tif 000021
【図８】
0004542008.tif 000022
【図９】
0004542008.tif 000023
【図１０】
0004542008.tif 000024
【図１１】
0004542008.tif 000025