(57)【特許請求の範囲】
【請求項１】
板状のコア本体と、該コア本体の主面間を貫通する貫通孔あるいは第１主面に開口する凹部として形成された副コア収容部の内部に収容されたセラミック副コアと、を含むコア基板と、該コア基板の主面上に樹脂絶縁層および導体層が積層して形成された配線積層部と、を備える配線基板であって、
前記コア本体と前記セラミック副コアの隙間に充填形成された溝埋め部が、第１主面側の前記配線積層部の最下層をなす最下樹脂絶縁層と一体に形成されてなり、
当該最下樹脂絶縁層は、他の前記樹脂絶縁層よりも線膨張係数が小さく、前記セラミック副コアの第１主面に形成された導体パターンに接続するビア導体が貫通形成されてなり、
当該最下樹脂絶縁層における前記コア本体と前記セラミック副コアの隙間上に位置する層表面は、前記コア本体の内縁上端と前記セラミック副コアの外縁上端とを結ぶ面よりも、前記コア本体の第１主面に対する傾きが小さいことを特徴とする配線基板。
【請求項２】
前記最下樹脂絶縁層は、前記コア本体と前記セラミック副コアの隙間上及び前記セラミック副コア上に配置され、層表面は、前記コア本体の内縁上端と前記セラミック副コアの外縁上端とを結ぶ面よりも、前記コア本体の第１主面に対する傾きが小さい請求項１に記載の配線基板。
【請求項３】
板状のコア本体と、該コア本体の主面間を貫通する貫通孔あるいは第１主面に開口する凹部として形成された副コア収容部の内部に収容されたセラミック副コアと、を含むコア基板と、該コア基板の主面上に樹脂絶縁層および導体層が積層して形成された配線積層部と、を備える配線基板であって、
前記コア本体と前記セラミック副コアの隙間に充填形成された溝埋め部が、第１主面側の前記配線積層部の最下層をなす最下樹脂絶縁層と一体に形成されてなり、
当該最下樹脂絶縁層は、他の前記樹脂絶縁層よりも線膨張係数が小さく、前記セラミック副コアの第１主面に形成された導体パターンに接続するビア導体が貫通形成されてなり、
前記最下樹脂絶縁層における前記コア本体と前記セラミック副コアの隙間上及び前記セラミック副コア上に位置する層表面は、前記コア本体の第１主面と略平行に形成されてなることを特徴とする配線基板。
【請求項４】
第１主面側の前記配線積層部において、前記最下樹脂絶縁層に貫通形成された前記ビア導体は、当該最下樹脂絶縁層とそれに隣接する隣接樹脂絶縁層との複数層に跨って貫通形成された複数層貫通ビア導体の一部であり、前記セラミック副コアの第１主面に形成された導体パターンと該隣接樹脂絶縁層上の導体層とを接続する請求項１ないし３のいずれか１項に記載の配線基板。
【請求項５】
第１主面側の前記配線積層部において、前記最下樹脂絶縁層に貫通形成された前記ビア導体は、前記セラミック副コアの第１主面に形成された導体パターンと該最下樹脂絶縁層上の導体層とを接続する請求項１ないし３のいずれか１項に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックを主体とするセラミック副コアが収容されたコア基板を備える配線基板に関する。
【背景技術】
【０００２】
従来より、半導体集積回路素子（以下「ＩＣチップ」という）が搭載される配線基板には、ＩＣチップのスイッチングノイズの低減や動作電源電圧の安定化を図るために、コンデンサを配設することが行われている。コンデンサを配線基板に設ける場合、ＩＣチップとコンデンサとの間の配線長が長くなるほど配線のインダクタンス成分が増加して、上記の効果を十分に得ることが難しくなることから、コンデンサはなるべくＩＣチップの近傍に設けるほうが望ましい。そこで、特許文献１では、ＩＣチップの直下領域となるコア基板内に、コンデンサが組込まれたセラミック副コアを収容した構造を有する配線基板が提案されている。
【０００３】
【特許文献１】特開２００５−３９２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のようなコア基板を得るには、例えば、図１４（ａ）に示すように、副コア収容部（貫通孔）が形成されたコア本体ＣＭの第２主面ＭＰ２を、粘着剤ａｄを有する粘着シート材Ｓで覆い、セラミック副コアＣＳを第１主面ＭＰ１側の開口から粘着剤ａｄに固着させることで収容し、その後、コア本体ＣＭとセラミック副コアＣＳの隙間に、シリカフィラー等の無機フィラーを含む充填樹脂ＪＪを公知のディスペンス装置ＤＳにより注入する。
【０００５】
しかしながら、このようにディスペンス装置ＤＳを用いて充填樹脂ＪＪを注入する場合、セラミック副コアＣＳの第１主面ＭＰ１側には、次のような問題が生じる。すなわち、副コア収容部（貫通孔）の形状や、セラミック副コアＣＳの大きさや位置精度には多少のバラつきがあることから、ディスペンス装置ＤＳによる充填樹脂ＪＪの注入量が一定であっても、図１４（ｂ）に示すように、注入された充填樹脂ＪＪは、コア本体ＣＭとセラミック副コアＣＳの隙間から盛り上がったり陥没したりして、表面に凹凸を生じてしまう。この場合、その上に形成される絶縁樹脂層には、凹凸が反映されてしまって平坦化することが困難となる。
【０００６】
本発明は、上記問題を鑑みて為されたものであり、セラミック副コアが収容されたコア基板を備える場合において、コア基板上の絶縁樹脂層が平坦化された配線基板を提供することを目的とする。
【課題を解決するための手段及び発明の効果】
【０００７】
上記課題を解決するため、本発明の配線基板は、
板状のコア本体と、該コア本体の主面間を貫通する貫通孔あるいは第１主面に開口する凹部として形成された副コア収容部の内部に収容されたセラミック副コアと、を含むコア基板と、該コア基板の主面上に樹脂絶縁層および導体層が積層して形成された配線積層部と、を備える配線基板であって、
コア本体とセラミック副コアの隙間に充填形成された溝埋め部が、第１主面側の配線積層部の最下層をなす最下樹脂絶縁層と一体に形成されてなり、
当該最下樹脂絶縁層は、他の樹脂絶縁層よりも線膨張係数が小さく、セラミック副コアの第１主面に形成された導体パターンに接続するビア導体が貫通形成されてなり、
当該最下樹脂絶縁層におけるコア本体とセラミック副コアの隙間上に位置する層表面は、コア本体の内縁上端とセラミック副コアの外縁上端とを結ぶ面よりも、コア本体の第１主面に対する傾きが小さいことを特徴とする。
【０００８】
これによると、コア本体とセラミック副コアの隙間に充填形成される溝埋め部と、第１主面側の配線積層部の最下層をなす最下樹脂絶縁層とを一体に形成することで、最下樹脂絶縁層の表面を平坦にしており、ひいては配線積層部の全体を平坦化している。
【０００９】
ここで、最下樹脂絶縁層の平坦化の程度は、凹凸が最も問題となるコア本体とセラミック副コアの隙間上に位置する層表面において、コア本体の内縁上端とセラミック副コアの外縁上端とを結ぶ面よりも傾きがコア本体の第１主面に近い程度とされる（すなわち、コア本体とセラミック副コアの隙間上に位置する層表面において、コア本体の内縁上端とセラミック副コアの外縁上端とを結ぶ面よりもコア本体の第１主面に対する傾きが小さい程度とされる）。
【００１０】
また、上記本発明の配線基板は、
最下樹脂絶縁層は、コア本体とセラミック副コアの隙間上、セラミック副コア上及びコア本体上に配置され、層表面は、コア本体の内縁上端とセラミック副コアの外縁上端とを結ぶ面よりも、コア本体の第１主面に対する傾きを小さくすることができる。
【００１１】
これによると、コア本体とセラミック副コアの隙間上に位置する層表面のみならず、セラミック副コア上、さらにはコア本体上に位置する層表面についても、コア本体の内縁上端とセラミック副コアの外縁上端とを結ぶ面よりも傾きがコア本体の第１主面に近いことが、最下樹脂絶縁層の全体を平坦化する観点から好ましい。
【００１２】
このように溝埋め部と一体化された最下樹脂絶縁層は、例えば、セラミック副コアを副コア収容部に収容した状態で、セラミック副コア及びコア本体の第１主面側に対し、溝埋め部および最下樹脂絶縁層となるべき樹脂ペーストをスキージ等により印刷することで得ることができる。
【００１３】
次に、上記本発明の配線基板の具体的な態様の第１として、
第１主面側の配線積層部において、最下樹脂絶縁層に貫通形成されたビア導体は、当該最下樹脂絶縁層とそれに隣接する隣接樹脂絶縁層との複数層に跨って貫通形成された複数層貫通ビア導体の一部であり、セラミック副コアの第１主面に形成された導体パターンと該隣接樹脂絶縁層上の導体層とを接続するように構成することができる。
【００１４】
これによると、最下樹脂連続層は、隣接樹脂絶縁層よりも線膨張係数が小さい材料にて構成することができる。特には、最下樹脂連続層は、隣接樹脂絶縁層とセラミック副コアの中間の線膨張係数を有する材料にて構成することができる。これにより、厚さ方向の線膨張係数差を吸収する効果を良好に得ることができる。具体的には、最下樹脂連続層は、室温から２００℃までの平均の線膨張係数（以下、単に線膨張係数という）が３５ｐｐｍ／℃以下（好ましくは３３ｐｐｍ／℃以下）の材料にて構成することができる。かかる上限を超えると、高分子材料を主体とする配線積層部と同程度となってしまい、上記の効果を良好に得られない惧れがある。また、かかる線膨張係数を得るべく、最下樹脂連続層は、隣接樹脂絶縁層よりもフィラー含有量が多い材料にて構成することができる。具体的には、最下樹脂連続層のフィラー含有量を５０〜８０ｗｔ％とすることができる。
【００１５】
また、上記本発明の配線基板の具体的な態様の第２として、
第１主面側の配線積層部において、最下樹脂絶縁層に貫通形成されたビア導体は、セラミック副コアの第１主面に形成された導体パターンと該最下樹脂絶縁層上の導体層とを接続するように構成することができる。これによると、段差のない良好なビア孔を形成することができ、ひいては良好なビア導体による接続が可能となる。
【００１６】
また本発明の配線基板は、
板状のコア本体と、該コア本体の主面間を貫通する貫通孔あるいは第１主面に開口する凹部として形成された副コア収容部の内部に収容されたセラミック副コアと、を含むコア基板と、該コア基板の主面上に樹脂絶縁層および導体層が積層して形成された配線積層部と、を備える配線基板であって、
コア本体とセラミック副コアの隙間に充填形成された溝埋め部が、第１主面側の配線積層部の最下層をなす最下樹脂絶縁層と一体に形成されてなり、
当該最下樹脂絶縁層は、他の樹脂絶縁層よりも線膨張係数が小さく、前記セラミック副コアの第１主面に形成された導体パターンに接続するビア導体が貫通形成されてなり、
最下樹脂絶縁層におけるコア本体とセラミック副コアの隙間上及びセラミック副コア上に位置する層表面は、コア本体の第１主面と略平行に形成されてなることを特徴とする。
【００１７】
これによると、コア本体とセラミック副コアの隙間に充填形成される溝埋め部と、第１主面側の配線積層部の最下層をなす最下樹脂絶縁層とを一体に形成することで、最下樹脂絶縁層の表面がコア本体の第１主面に略平行となり、平坦に形成されたコア本体の第１主面に倣って最下樹脂絶縁層の表面が平坦化しており、ひいては配線積層部の全体を平坦化している。
【発明を実施するための最良の形態】
【００１８】
［第１実施形態］
本発明の配線基板の第１実施形態を、図面を参照しながら説明する。図１は、第１実施形態に係る配線基板１Ａの断面構造を概略的に表す図である。なお、説明中において、板状の部材は、図中で上側に表れている面を第１主面ＷＰ１とし、下側に表れている面を第２主面ＷＰ２とする。配線基板１Ａは、コア基板ＣＢのうち半田バンプ７の下部領域に、積層セラミックコンデンサとして構成されたセラミック副コア３を有しており、半導体集積回路素子（ＩＣチップ）Ｃのスイッチングノイズの低減や動作電源電圧の安定化を図るうえで、ＩＣチップＣとセラミック副コア（積層セラミックコンデンサ）３との間の配線長の短縮化により、配線のインダクタンス成分の減少に寄与している。また、絶縁材料からなるコア本体２よりも線膨張係数の小さいセラミックからなるセラミック副コア３が、コア基板ＣＢのうち半田バンプ７の下部領域に設けられることにより、ＩＣチップＣとの線膨張係数差を縮減し、熱応力による断線等を生じ難くしている。以下、詳細な説明を行う。
【００１９】
図２は、ＩＣチップＣと主基板（マザーボード等）ＧＢとの間に配置された配線基板１Ａを表す図である。ＩＣチップＣは、信号端子，電源端子，グランド端子を第２主面に有し（図示せず）、配線基板１Ａの第１主面ＷＰ１に形成された半田バンプ７（Ｐｂ−Ｓｎ系，Ｓｎ−Ａｇ系，Ｓｎ−Ｓｂ系，Ｓｎ−Ｚｎ系の半田等）にフリップチップ接続されている。また、ＩＣチップＣと配線基板１Ａの第１主面ＷＰ１の間には、半田バンプ７の熱疲労寿命を向上させるために、熱硬化性樹脂からなるアンダーフィル材（図示せず）が充填形成される。他方、主基板（マザーボード等）ＧＢは、セラミック粒子や繊維をフィラーとして強化された樹脂材料を主体に構成されており、配線基板１Ａの第２主面ＷＰ２に形成された半田ボールＢＬを介して端子パッド５６（図１参照）に接続されている。
【００２０】
図３は、配線基板１Ａの第１主面ＷＰ１を表す図である。半田バンプ７は、格子状（あるいは千鳥状でもよい）に配列しており、このうち、中央部には電源端子７ａとグランド端子７ｂとが互い違いに配置され、また、これらを取り囲む形で信号端子７ｓが配置されている。これらは、ＩＣチップＣの端子に対応する。
【００２１】
コア本体２は、耐熱性樹脂板（例えば、ビスマレイミド−トリアジン樹脂板）や繊維強化樹脂板（例えば、ガラス繊維強化エポキシ樹脂）等で板状に構成される。コア本体２内に配線パターン（内層パターン）が形成されていてもよい。このように構成すれば、配線基板１Ａのよりいっそうの高機能化を図ることができる。また、コア本体２は、コアに対して薄い絶縁層を積層することで形成されていてもよい。そして、半田バンプ７の下部領域を含む位置には、主面ＭＰ１，ＭＰ２間を貫通する副コア収容部２５（貫通孔）が形成され、その内部には板状のセラミック副コア３が収容され、コア基板ＣＢを為している。
【００２２】
セラミック副コア３は、積層セラミックコンデンサとして構成されている。これは、複数のセラミック層３３と複数の電極導体層３６，３７とが交互に積層されたものである。電極導体層３６，３７は、一方を電源端子７ａに対応する電源側電極導体層とし、他方をグランド端子７ｂに対応するグランド側電極導体層として、セラミック層３３により隔てられた形で直流的に分離されて積層方向に交互に配列している。また、セラミック副コアの各主面ＭＰ１，ＭＰ２には、電源側電極導体層またはグランド側電極導体層と繋がるメタライズパッド３１、及びそれを取り囲むダムメタライズ層３９が形成されている。
【００２３】
具体的には、図９の面内方向の断面図に示すように、電極導体層３６が面内に拡がっている層では（図９（ａ）参照）、面内に拡がった電極導体層３６と、セラミック層３３を隔てた上下に設けられたもう一方の電極導体層３７に接続される貫通導体３２と、が互いに分離されており、その隙間がセラミック層３３の一部で埋められている。これに対し、電極導体層３７が面内に拡がっている層では（図９（ｂ）参照）、面内に拡がった電極導体層３７と、セラミック層３３を隔てた上下に設けられたもう一方の電極導体層３６に接続される貫通導体３２と、が互いに分離されており、その隙間がセラミック層３３の一部で埋められている。このような構造によって、セラミック副コア３は、積層セラミックコンデンサとして機能する。
【００２４】
このような積層セラミックコンデンサは、セラミック材料と金属材料との同時焼成によって得ることができる。すなわち、図１０に示すように、セラミック材料の粉末を含有したセラミックグリーンシート（セラミック層３３となる）に、パンチングあるいはレーザ穿孔等により貫通孔を形成して、金属材料の粉末を含有した金属ペーストを印刷塗布によって、貫通孔を充填するとともに（貫通導体３２となる）、その表面に電極導体層３６，３７、メタライズパッド３１、ダムメタライズ層３９となるパターンを形成することで得られるセラミック板単位３Ｐを積層し、積層体を同時焼成することにより積層セラミックコンデンサを得ることができる。電極導体層３６同士あるいは３７同士は、貫通導体３２により積層方向に連結されており、これらは金属ペーストの印刷パターニング時に互いに分離されて形成される。
【００２５】
セラミック層３３を構成するセラミック材料としては、アルミナ，窒化珪素，窒化アルミニウム等や、ホウケイ酸系ガラス，ホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを４０重量部以上６０重量部以下添加したガラスセラミック等を使用できる。また、メタライズパッド３１、貫通導体３２、電極導体層３６，３７、ダムメタライズ層３９を構成する金属材料としては、ＮｉまたはＡｇを主成分とする金属を用いることができる。また、メタライズパッド３１及びダムメタライズ層３９の表面には、Ｃｕメッキが施されている。
【００２６】
本実施形態のセラミック副コア３（積層セラミックコンデンサ）は、縦１２．０mm×横１２．０mm×厚さ０．８mmの矩形平板状である。なお、セラミック副コア３の厚さは、０．２mm以上１．０mm以下であることが好ましい。仮に、０．２mm未満であると、その上部にある半田バンプ７に搭載されるＩＣチップＣを確実に支持できなくなる。他方、１．０mmを越えると、配線基板１Ａが肉厚になってしまう。また、セラミック副コア３は、四隅が面取りされている。
【００２７】
図１に戻り、副コア収容部２５内でセラミック副コア３とコア本体部２との隙間をなす空間には、樹脂材料からなる溝埋め部４が充填形成されている。この溝埋め部４は、第１主面ＭＰ１側に形成された配線積層部Ｌ１の最下層の樹脂絶縁層（最下樹脂絶縁層）Ｂ０と連続・一体のものとして構成されており、セラミック副コア３をコア本体部２に対して固定するとともに、セラミック副コア３とコア本体部２との面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。また、樹脂絶縁層Ｂ０と連続・一体に構成されているため、コア基板ＣＢと配線積層部Ｌ１との密着性が高いものとなっている。
【００２８】
コア基板ＣＢの両主面ＭＰ１，ＭＰ２上に設けられた配線積層部Ｌ１，Ｌ２は、樹脂絶縁層Ｂ０，Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４と導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４とが積層された構造を有する。
【００２９】
コア基板ＣＢの第１主面ＭＰ１には、溝埋め部４と連続・一体とされた樹脂絶縁層（最下樹脂絶縁層）Ｂ０が形成されている。この最下樹脂絶縁層Ｂ０は、溝埋め部４と同じ樹脂材料で構成されている。最下樹脂絶縁層Ｂ０がコア基板ＣＢを覆うことにより、セラミック副コア３と配線積層部Ｌ１上に実装されるＩＣチップＣ）との線膨張係数差（すなわち、厚さ方向の線膨張係数差）を、最下樹脂絶縁層Ｂ０の弾性変形により吸収させることができる。これにより、セラミック副コア３の周囲の配線に断線などの不具合が生じることを防止できる。ここで、溝埋め部４および最下樹脂絶縁層Ｂ０には、エポキシ樹脂に酸無水物を加えた樹脂を用いることができる他、アミン等の樹脂を用いることもできる。
【００３０】
樹脂絶縁層Ｂ１１〜Ｂ１４，Ｂ２１〜Ｂ２４は、エポキシ樹脂等の樹脂材料からなり、誘電率や絶縁耐圧を調整するシリカ粉末等の無機フィラーを適宜含んでいる。このうち樹脂絶縁層Ｂ１１〜Ｂ１３，Ｂ２１〜Ｂ２３は、ビルドアップ層，ビア層とも呼ばれ、導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４間を絶縁するとともに、層間接続のためのビア導体６，複数層貫通ビア導体６５が貫通形成されている。他方、樹脂絶縁層Ｂ１４，Ｂ２４は、ソルダーレジスト層であり、パッド５５，５６を露出させるための開口が形成されている。
【００３１】
なお、溝埋め部４・最下樹脂絶縁層Ｂ０と、樹脂絶縁層Ｂ１１〜Ｂ１４・Ｂ２１〜Ｂ２４とは、同じエポキシ系の樹脂からなるが、無機フィラーの含有量の違いにより、その線膨張係数が調整されている。すなわち、溝埋め部４および最下樹脂絶縁層Ｂ０は、樹脂絶縁層Ｂ１１〜Ｂ１４・Ｂ２１〜Ｂ２４と比較して、フィラー含有量が多く、これにより線膨張係数が小さいものとなっている。
【００３２】
また、最下樹脂絶縁層Ｂ０は、樹脂絶縁層Ｂ１１〜Ｂ１４・Ｂ２１〜Ｂ２４と、セラミック副コア３との中間の線膨張係数を有する。具体的には、樹脂絶縁層Ｂ１１〜Ｂ１４・Ｂ２１〜Ｂ２４の線膨張係数が４０ppm／℃以上５０ppm／℃以下であり、セラミック副コア３の線膨張係数が３ppm／℃以上１３ppm／℃以下であるのに対して、最下樹脂絶縁層Ｂ０の線膨張係数は３２ppm／℃以下（但し、０は含まず）とされる（特に、セラミック副コア３との線膨張係数のマッチングを意図する場合には２５ppm／℃以下が好ましい。）。また、かかる線膨張係数を得るべく、最下樹脂絶縁層Ｂ０のフィラー含有量は、５３wt％以上８０wt％以下とすることができる（特に、セラミック副コア３との線膨張係数のマッチングを意図する場合には７０wt％以上が好ましい。）。
【００３３】
また、図１３に示すように、コア本体２とセラミック副コア３は、高さが完全に同一であることは稀であり、どちらかが高くなったりして（図１３（ａ）・（ｂ））、コア本体２の内縁上端（第１主面ＭＰ１側の開口）２５Ａとセラミック副コア３の外縁上端３５Ａとを結ぶ面１０１が、コア本体２の第１主面ＭＰ１に対して傾いている場合が多い。一方、最下樹脂絶縁層Ｂ０は、樹脂ペーストの印刷によって形成されることから（詳細は後述）、コア本体２とセラミック副コア３の隙間上に位置する層表面１０２が、当該面１０１よりも傾きがコア本体２の第１主面ＭＰ１に近くなるように平坦化される。このように最下樹脂絶縁層Ｂ０が平坦に形成されることで、その上に形成される樹脂絶縁層Ｂ１１〜Ｂ１４を平坦化することができる。また、同様に、最下樹脂絶縁層Ｂ０のセラミック副コア３上に位置する層表面１０３，コア本体２上に位置する層表面１０４も、当該面１０１よりも傾きがコア本体２の第１主面ＭＰ１に近くなるように平坦化される。さらに、最下樹脂絶縁層Ｂ０のセラミック副コア３上に位置する層表面１０３，コア本体２上に位置する層表面１０４も、コア本体２の第１主面ＭＰ１と略並行に形成される。
【００３４】
ここで、傾きは、コア本体２の第１主面ＭＰ１を基準として求めることができる。つまり、コア本体２とセラミック副コア３との隙間上に位置する層表面１０２、セラミック副コア３上に位置する層表面１０３、コア本体２上に位置する層表面１０４、の配線基板厚み方向の断面に現れる部分（直線部分）と、コア本体２の第１主面ＭＰ１の配線基板厚み方向における断面に現れる部分（直線部分）と、の角度を傾きとすることができる。また、コア本体２の内縁上端２５Ａとセラミック副コア３の外縁上端３５Ａとを結ぶ面１０１の配線基板厚み方向の断面に現れる部分（直線部分）と、コア本体２の第１主面ＭＰ１の配線基板厚み方向の断面に現れる部分（直線部分）と、の角度を傾きとすることができる。
或いは、平面は、通過点と法線ベクトル（平面に対して垂直方向のベクトル）で決まるので、所定の基準位置を定め、コア本体２の第１主面ＭＰ１における法線ベクトルと、コア本体２とセラミック副コア３との隙間上に位置する層表面１０２、セラミック副コア３上に位置する層表面１０３、コア本体２上に位置する層表面１０４、並びにコア本体２の内縁上端２５Ａとセラミック副コア３の外縁上端３５Ａとを結ぶ面１０１におけるそれぞれの法線ベクトルと、の角度を平面の傾き（コア本体２の第１主面ＭＰ１に対する傾き）とすることができる。
【００３５】
導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４は、Ｃｕメッキからなる配線５１，５３やパッド５５，５６などにより構成されている。導体層Ｍ１１〜Ｍ１４，Ｍ２１〜Ｍ２４間は、ビア導体６，６５によって層間接続がなされており、これによって、パッド５５からパッド５６への導通経路（信号用，電源用，グランド用）が形成されている。また、パッド５５，５６は半田バンプ７や半田ボールＢＬを形成するためのものであり、その表面にはＮｉ−Ａｕメッキが施されている。
【００３６】
特に、ビア導体６５は、最下樹脂絶縁層Ｂ０とそれに隣接する樹脂絶縁層（隣接樹脂絶縁層）Ｂ１１との２層に跨って貫通形成された複数層貫通ビア導体であり、セラミック副コア３が第１主面ＭＰ１に有する導体パッド３１（導体層Ｍ１１）と隣接樹脂絶縁層Ｂ１１上の導体層Ｍ１２とを接続している。
【００３７】
コア基板ＣＢのコア本体部２及び樹脂絶縁層Ｂ０，Ｂ１１，Ｂ２１には、貫通孔が形成され、その内壁には配線積層部Ｌ１，Ｌ２間の導通を図るスルーホール導体２１が形成されている。このスルーホール導体２１は、信号端子７ｓに対応するものである。スルーホール導体２１の内側には、シリカフィラーなどの無機フィラーを含むエポキシ系の樹脂からなる樹脂製穴埋め材２３が充填形成されており、スルーホール導体２１の端部にはＣｕメッキからなる蓋導体５２が形成されている。なお、スルーホール導体２１及び蓋導体５２が形成された、コア基板を中心とする導体層Ｍ１２からＭ２２までの領域はコア領域ＣＲと称される。
【００３８】
次に、本発明の配線基板の製造方法の実施形態を、図面を参照しながら説明する。図４〜図８は、配線基板１Ａの製造工程を表す図である。
【００３９】
工程１では、コア本体部２の両主面ＭＰ１，ＭＰ２に導体パターン５４（導体層Ｍ１１，Ｍ２１）を形成する。これには、縦４００mm×横４００mm×厚み０．８mmの耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）または繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）の両主面に厚み３５μｍの銅箔が貼付された銅貼積層板を用いる。銅箔は、マスク材を用いてパターンエッチングされて、導体パターン５４となる。
【００４０】
工程２では、主面ＭＰ１，ＭＰ２間を貫通する貫通孔をルータにより形成して、副コア収容部２５を設ける。副コア収容部２５となる貫通孔は、一辺が１４．０mmで四隅にフィレットを有する断面略正方形状の孔である。また、副コア収容部２５（貫通孔）の側壁に対しては、過マンガン酸カリウム等により粗化処理を施すことにより、後に充填される溝埋め部４との密着性を向上させることができる。更には、有機系化合物（カップリング剤）を塗布しても良い。
【００４１】
工程３（粗化工程）では、コア本体２の両主面ＭＰ１，ＭＰ２に形成された導体パターン５４のうち、第１主面ＭＰ１側の導体パターン５４に対してのみ、樹脂材料との密着性を向上させるための表面化学処理を施す。このような表面化学処理の例としては、銅表面を粗化するＣｕ粗化処理（公知のマイクロエッチング法や黒化処理等の方法）が挙げられる。銅表面を粗化させることで、アンカー効果により配線積層部Ｌ１の最下層の樹脂絶縁層Ｂ０との密着性が十分なものとなる。この効果を十分に得るには、ＪＩＳ−Ｂ−０６０１に規定する十点平均粗さ（Ｒｚ）が０．３μｍ以上２０μｍ以下程度となるようにＣｕ粗化処理が施されていることが好ましい。また、Ｃｕ粗化処理が終了したら、洗浄処理を実施する。また、必要に応じて、シランカップリング剤を用いて、カップリング処理を行ってもよい。
【００４２】
また、表面化学処理のその他の例としては、銅表面にＣｕとＳｎを含む合金からなる極薄の接着層を形成する処理を挙げることもできる。かかる処理によれば、銅表面を粗化させることなく、配線積層部Ｌ１の最下層の樹脂絶縁層Ｂ０との密着性を十分なものとすることができる。具体的には、接着層は、ＣｕとＳｎに加えて第３の金属（Ａｇ，Ｚｎ，Ａｌ，Ｔｉ，Ｂｉ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｐｄ，Ａｕ，Ｐｔから選ばれる少なくとも１種の金属）からなる合金を含む。また、例えば、Ｃｕを１原子％以上５０原子％以下程度、Ｓｎを２０原子％以上９８原子％以下程度、第３の金属を１原子％以上５０原子％以下程度含むものである。また、接着層の厚さは、十分な密着効果を得るため０．００１μｍ以上１μｍ以下とするのがよい。
【００４３】
工程４（閉塞工程）では、副コア収容部２５（貫通孔）の第２主面ＭＰ２側の開口２５Ｂを、表面に粘着剤ａｄを有する粘着シート材Ｓで、粘着剤ａｄが副コア収容部２５の内側に露出するように塞ぐ。粘着シート材Ｓとしては、粘着材ａｄの粘着力が８．０N／25mm以上であるものが好ましい（１８０°引きはがし法（JIS Z 0237）により測定）。なお、単位［N／25mm］は、幅２５mmの粘着シート材を試料として測定された力を意味する。粘着シート材Ｓの材質（基材）は、例えばポリエステルやポリイミド、ＰＥＴ等の樹脂シートを用いることができる。また、粘着シート材Ｓの表面に付される粘着剤ａｄは、例えばシリコン系の粘着剤、アクリル系の粘着剤、熱可塑性ゴム系の粘着剤などを用いることができる。
【００４４】
工程５（副コア収容工程）では、副コア収容部２５の第１主面ＭＰ１側の開口２５Ａからセラミック副コア３を収容するとともに粘着剤ａｄに固着させる。これにより、セラミック副コア３は、第２主面ＭＰ２側から支持される。セラミック副コア３の収容は、マウント装置を用いることにより、セラミック副コア３を精度良く収容することができる。
【００４５】
また、ここで収容するセラミック副コア３は、第１主面ＭＰ１側のメタライズパッド３１及び導体パターン３９に対してのみ予めＣｕ粗化処理が施されている。図に示すように、コア本体２の第２主面ＭＰ２側の導体パターン５４およびセラミック副コア３の第２主面ＭＰ２側のメタライズパッド３１及び導体パターン３９には、粘着シート材Ｓの粘着剤ａｄが接着するが、これらには上記したＣｕ粗化処理が施されていないため、粗化面の凹凸に粘着剤ａｄが埋まってしまうようなことはない。
【００４６】
なお、配線基板１Ａの製造工程は、図１１（上方から見た図）に示すように、配線基板１Ａとなるべき製品部分が複数配列した製品部分領域ＰＲと、これを取り囲む捨代部分領域ＤＲとから構成される多数個取り製造基板Ｒに対して行われる。図１１は、工程５の終了時点、すなわちセラミック副コア３を副コア収容部２５に収容した時点の様子を表す。コア本体２とセラミック副コア３との間には隙間が生じており、以後の工程で、この隙間が最下樹脂絶縁層Ｂ０の形成に際して樹脂材料により充填されて、溝埋め部４が形成される。また、副コア収容部（貫通孔）２５及びセラミック副コア３は、矩形状に形成されるとともに、隙間に充填された溝埋め部４に亀裂を生じさせないために、副コア収容部（貫通孔）２５の角部分にはフィレットが施され、セラミック副コア３の角部分には面取りが施されている。
【００４７】
工程６（印刷工程）では、セラミック副コア３及びコア本体２の第１主面ＭＰ１側から樹脂ペースト４ＰをゴムスキージＳＫにより圧入印刷して、セラミック副コア３とコア本体２の隙間に樹脂ペースト４Ｐを充填する（充填樹脂４の形成）。ゴムスキージＳＫによる圧入印刷で、セラミック副コア３とコア本体２の隙間にはボイドを発生させることなく樹脂ペースト４Ｐが充填される。また、かかる圧入印刷は、セラミック副コア３及びコア本体２の第１主面ＭＰ１に対してマスク材を介さずに樹脂ペースト４Ｐを直接圧入印刷するため、セラミック副コア３とコア本体２の隙間への樹脂ペースト４Ｐの充填と同時に、これに一体・連続とされた層がセラミック副コア３及びコア本体２の第１主面ＭＰ１の全面に被覆形成される（最下樹脂絶縁層Ｂ０の形成）。以上のように充填形成・被覆形成された樹脂ペースト４Ｐは、加熱及び乾燥により硬化（いわゆるキュア）して、溝埋め部４及び最下樹脂絶縁層Ｂ０となる。
【００４８】
また、図１１を用いて説明すると、本工程６では、捨て代部分領域ＤＲに樹脂ペースト４Ｐを堆積させ、図６に示すようにゴムスキージＳＫを対岸の捨て代部分領域ＤＲへ向かって移動させることで、樹脂ペースト４Ｐをセラミック副コア３とコア本体２の隙間に充填するとともに、セラミック副コア３とコア本体２の第１主面ＭＰ１の全面を覆う層を被覆形成する。
【００４９】
ここで、樹脂ペースト４Ｐの粘度は、例えば、室温（例えば２５℃）以上１２０℃以下において６Pa・s以上５７Pa・s以下程度とされる（特には、３０Pa・s以上であることが好ましい）。また、かかる粘度を得るべく、樹脂ペースト４Ｐのフィラー含有量は５３wt％以上８０wt％以下とすることができる（特には、７０wt％以上が好ましい）。また、樹脂ペースト４Ｐは、エポキシ樹脂に酸無水物を加えた樹脂を用いることができる他、アミン等の樹脂を用いることもできる。
【００５０】
樹脂ペースト４Ｐを加熱及び乾燥させ、硬化（いわゆるキュア）させて溝埋め部４及び最下樹脂絶縁層Ｂ０を得た後は、過マンガン酸カリウム等により粗化処理を施すことにより、後に形成される樹脂絶縁層Ｂ１１，Ｂ２１との密着性を向上させることができる。
【００５１】
工程７以降は、セラミック副コア３が収容されたコア基板ＣＢの第１主面ＭＰ１上（詳しくは、最下樹脂絶縁層Ｂ０上），第２主面ＭＰ２上に、導体層Ｍ１２〜Ｍ１４・Ｍ２２〜Ｍ２４と樹脂絶縁層Ｂ１１〜１４・Ｂ２１〜２４とを交互に積層して配線積層部Ｌ１，Ｌ２を形成する。これには、公知のビルドアップ工程（セミアディティブ法やフォトリソグラフィ技術などを組み合わせた工程）を用いることで実現できる。
【００５２】
工程７では、セラミック副コア３が収容されたコア基板ＣＢの第１主面ＭＰ１上（詳しくは、最下樹脂絶縁層Ｂ０上），第２主面ＭＰ２上に樹脂絶縁層Ｂ１１，Ｂ２１をラミネート形成する。
【００５３】
工程８では、レーザビアプロセスあるいはフォトビアプロセスなどの手法により、第１主面ＭＰ１側では、最下樹脂絶縁層Ｂ０および樹脂絶縁層（隣接樹脂絶縁層）Ｂ１１を跨って貫通する複数層貫通ビアホール６５ａを穿設し、第２主面ＭＰ２側では、樹脂絶縁層Ｂ２１にビアホール６ａを穿設する。これにより、ビアホール６ａ，複数層貫通ビアホール６５ａの底には、導体パッド３１が露出する。また、ビアホール６ａ，複数層貫通ビアホール６５ａの形成後には、過マンガン酸カリウム等によりデスミア処理（樹脂残渣除去処理）が施されて、導体パッド３１の表面が洗浄される。
【００５４】
工程９では、コア基板ＣＢ及びその両主面ＭＰ１，ＭＰ２に形成された導体層Ｍ１１，Ｍ２１、樹脂絶縁層Ｂ０，Ｂ１１，Ｂ２１を板厚方向に貫く形でドリル等により貫通孔ＴＨを穿設する。工程１０では、Ｃｕメッキ（無電解Ｃｕメッキ後に電解Ｃｕメッキ）を全面に施すことにより、ビア孔６ａ，複数層貫通ビアホール６５ａ内を充填してビア導体６，複数層貫通ビア導体６５を形成するとともに、貫通孔ＴＨの内面にスルーホール導体２１を形成する。
【００５５】
工程１１では、スルーホール導体２１の内側に樹脂製穴埋め材２３を充填し、更にＣｕメッキを全面に施すことにより、蓋導体５２を形成する。工程１２では、樹脂絶縁層Ｂ１１，Ｂ２１を覆うＣｕメッキをパターンエッチングすることにより、配線５１等をパターン形成する。以上により、コア領域ＣＲが得られる。そして、同様に、樹脂絶縁層Ｂ１２〜Ｂ１４、Ｂ２２〜Ｂ２４と導体層Ｍ１３〜Ｍ１４、Ｍ２３〜Ｍ２４とを交互に積層し、樹脂絶縁層Ｂ１４，Ｂ２４にはレーザビアプロセスあるいはフォトビアプロセスなどの手法により開口を形成し、パッド５５，５６を露出させる。また、パッド５５，５６の表面にＮｉ−Ａｕメッキが施され、パッド５５には半田バンプ７が形成される。その後、電気的検査，外観検査等の所定の検査を経て、図１に示す配線基板１Ａが完成する。
【００５６】
［第２実施形態］
本発明の配線基板の第２実施形態を、図面を参照しながら説明する。図１２は、第２実施形態に係る配線基板１Ｂの断面構造を概略的に表す図である。以下、主に上述した第１実施形態に係る配線基板１Ａと異なる点について述べ、重複する箇所については同番号を付して説明を省略する。
【００５７】
第２実施形態に係る配線基板１Ｂは、第１実施形態に係る配線基板１Ａにおける樹脂絶縁層（隣接樹脂絶縁層）Ｂ１１を有さない。すなわち、第１主面ＭＰ１側の配線積層部Ｌ１において、最下樹脂絶縁層Ｂ１０に貫通形成されたビア導体６は、最下樹脂絶縁層Ｂ１０のみを貫通しており、セラミック副コア３が第１主面ＭＰ１に有する導体パッド３１（導体層Ｍ１１）と最下樹脂絶縁層Ｂ１０上の導体層Ｍ１２とを接続している。
【００５８】
このような配線基板１Ｂを得るには、上述の工程７（図７参照）において、コア基板の第２主面ＭＰ２上のみに樹脂絶縁層Ｂ２１をラミネート形成すればよい。
【００５９】
また、工程６〜工程１２を以下の工程（工程６’〜工程１４’）に変更することにより、配線基板１Ｂを製造することができる。
【００６０】
工程６’ないし８’は、成膜充填工程に該当する。まず、工程６’では、副コア収容部２５内にセラミック副コア３が粘着シート材Ｓにより第２主面ＭＰ２側から支持された状態で、コア本体２及びセラミック副コア３に第１主面ＭＰ１側から樹脂フィルム９１を圧着することで、第１主面ＭＰ１側の配線積層部Ｌ１の最下層となる樹脂絶縁層Ｂ１０を形成するとともに、コア本体２とセラミック副コア３の隙間のうち第１主面側の隙間を埋める、当該樹脂絶縁層Ｂ１０と連続する第１側溝埋め部４１を充填形成する。
【００６１】
樹脂フィルム９１は、離型シート９２が付された状態の離型シート付き樹脂フィルム９の状態で、真空ラミネーション法を実現するラミネート機により、減圧雰囲気下で、コア本体２及びセラミック副コア３の第１主面に圧着される。圧着はラミネート機の加熱・加圧ロールにより行われ、これにより、樹脂フィルム９１の一部が、コア本体２とセラミック副コア３の隙間のうち第１主面ＭＰ１側の途中（例えば、半分程度）まで充填され、第１溝埋め部４１となる。また、かかる隙間のうち、第１溝埋め部４１が形成されなかった第２主面ＭＰ２側の残部４Ｓは、後の工程で埋められる。かかる方法によれば、充填される第１溝埋め部４１が隙間の途中で止まるため、第２主面ＭＰ２側へ潜り込むこともない。
【００６２】
また、離型シート付き樹脂フィルム９における樹脂フィルム９１の厚さは、１００μｍ程度とされており、第１溝埋め部４を形成する必要から、他の樹脂絶縁層Ｂ１２〜Ｂ１３，Ｂ２２〜Ｂ２３をラミネート形成する場合の樹脂フィルムよりも厚いものが用いられる。具体的には、樹脂フィルム９１の厚さは、樹脂絶縁層Ｂ１０の硬化前の厚さに対しては１．５倍以上２倍以下程度、形成する樹脂絶縁層Ｂ１０の厚さに対しては３倍以上４倍以下程度、また、セラミック副コア３の板厚に対しては１０％以上２０％以上程度とされる。
【００６３】
工程７’では、コア本体２及びセラミック副コア３の第２主面ＭＰ２に貼付されている粘着シート材Ｓを剥離する。粘着シート材Ｓの剥離後は、アルコール系溶剤（ＩＰＡ）等の有機溶媒により粘着剤ａｄの残渣を除去する。その後、コア本体２の第２主面ＭＰ２側の導体パターン５４及びセラミック副コア３の第２主面ＭＰ２側の導体パターン（メタライズパッド３１及びダムメタライズ層３９）に対し、後に形成される樹脂絶縁層Ｂ２１との密着性を高めるためのＣｕ粗化処理を施す。
【００６４】
工程８’では、樹脂絶縁層Ｂ１０および第１側溝埋め部４１によりセラミック副コア３が第１主面ＭＰ１側から支持された状態で、コア本体２及びセラミック副コア３に第２主面ＭＰ２側から樹脂フィルム９１を圧着することで、第２主面ＭＰ２側の配線積層部Ｌ２の最下層となる樹脂絶縁層Ｂ２１を形成するとともに、コア本体２とセラミック副コア３の隙間のうち第１側溝埋め部４１に埋められていない残部４Ｓを埋めるように、当該側樹脂絶縁層Ｂ２１と連続する第２側溝埋め部４２を充填形成する。
【００６５】
第２主面ＭＰ２側の樹脂フィルム９１の圧着も、第１主面ＭＰ１側と同様に、樹脂フィルム９１に離型シート９２が付された状態の離型シート付き樹脂フィルム９の状態で、真空ラミネーション法を実現するラミネート機により、減圧雰囲気下で行われる。また、かかる樹脂フィルム９１の圧着は、第１主面ＭＰ１側の樹脂絶縁層Ｂ１０および第１側溝埋め部４１が半硬化の状態で行われる。これにより、工程９’に示すように、完全硬化後の第１側溝埋め部４１と第２側溝埋め部４２とが一体となって、コア本体２とセラミック副コア３との隙間を全て埋める溝埋め部４となる。なお、工程９’の図は、樹脂フィルム９１から離型シート９２を剥離した後の図である。
【００６６】
かかる工程により製造された配線基板１Ｂは、配線積層部Ｌ１における最下樹脂絶縁層Ｂ１０に加え、配線積層部Ｌ２における最下樹脂絶縁層Ｂ２１も以下の特徴を有する。配線積層部Ｌ２における最下樹脂絶縁層Ｂ２１も、前記セラミック副コアの第２主面に形成された導体パターンに接続するビア導体が貫通形成されてなり、前記最下樹脂絶縁層における前記コア本体と前記セラミック副コアの隙間上及び前記セラミック副コア上に位置する層表面は、前記コア本体の第２主面と略平行に形成されてなる、また、配線積層部Ｌ２における最下樹脂絶縁層Ｂ２１にも、最下樹脂絶縁層における前記コア本体と前記セラミック副コアの隙間上に位置する層表面は、前記コア本体の内縁上端と前記セラミック副コアの外縁上端とを結ぶ面よりも、前記コア本体の第１主面に対する傾きが小さく形成されてなる。
【００６７】
以上、本発明の実施形態について説明したが、本発明はこれらの形式に限定されるものではなく、これらに具現された発明と同一性の範囲内において適宜変更して実施し得る。
【図面の簡単な説明】
【００６８】
【図１】本発明の配線基板（第１実施形態）の断面構造を概略的に表す図
【図２】半導体集積回路素子（ＩＣチップ）と主基板（マザーボード等）との間に配置された配線基板を表す図
【図３】配線基板の第１主面を表す図
【図４】配線基板の製造工程を表す図
【図５】図４に続く図
【図６】図５に続く図
【図７】図６に続く図
【図８】図７に続く図
【図９】セラミック副コア（積層セラミックコンデンサ）の面内方向の断面図
【図１０】セラミック副コア（積層セラミックコンデンサ）の製造工程を表す図
【図１１】工程５（副コア収容工程）終了後の基板上面図
【図１２】本発明の配線基板（第２実施形態）の断面構造を概略的に表す図
【図１３】本発明の配線基板の要部拡大図
【図１４】従来の配線基板の製造工程を示す図
【図１５】配線基板の別の例の製造工程を表す図
【図１６】図１５に続く図
【図１７】図１６に続く図
【図１８】図１７に続く図
【図１９】図１８に続く図
【符号の説明】
【００６９】
１Ａ，１Ｂ  配線基板
２  コア本体
２５  副コア収容部（貫通孔）
２５Ａ  第１主面側の開口
２５Ｂ  第２主面側の開口
３  セラミック副コア（積層セラミックコンデンサ）
３１  導体パッド
３２  貫通導体
３３  セラミック層
３６，３７  電極導体層
４  溝埋め部
６，６５  ビア導体
７  半田バンプ（電源端子７ａ，グランド端子７ｂ，信号端子７ｓ）
ＣＢ  コア基板
ＣＲ  コア領域
Ｌ（Ｌ１，Ｌ２）  配線積層部
Ｂ  樹脂絶縁層
Ｂ０，Ｂ１０  第１側配線積層部の最下層をなす樹脂絶縁層（最下樹脂絶縁層）
Ｂ１１  最下樹脂絶縁層に隣接する樹脂絶縁層（隣接樹脂絶縁層）
Ｍ  導体層
Ｍ１１  コア本体およびセラミック副コアの第１主面に形成された導体パターン
Ｍ１２  最下樹脂絶縁層（若しくは隣接樹脂絶縁層）上の導体層
Ｃ  半導体集積回路素子（ＩＣチップ）
ＧＢ  主基板（マザーボード等）
Ｓ  粘着シート材
１０１  コア本体の内縁上端とセラミック副コアの外縁上端とを結ぶ面
１０２  コア本体とセラミック副コアの隙間上に位置する層表面
１０３  セラミック副コア上に位置する層表面
１０４  コア本体上に位置する層表面
【図１】
0004497548.tif 000002
【図２】
0004497548.tif 000003
【図３】
0004497548.tif 000004
【図４】
0004497548.tif 000005
【図５】
0004497548.tif 000006
【図６】
0004497548.tif 000007
【図７】
0004497548.tif 000008
【図８】
0004497548.tif 000009
【図９】
0004497548.tif 000010
【図１０】
0004497548.tif 000011
【図１１】
0004497548.tif 000012
【図１２】
0004497548.tif 000013
【図１３】
0004497548.tif 000014
【図１４】
0004497548.tif 000015
【図１５】
0004497548.tif 000016
【図１６】
0004497548.tif 000017
【図１７】
0004497548.tif 000018
【図１８】
0004497548.tif 000019
【図１９】
0004497548.tif 000020