(57)【特許請求の範囲】
【請求項１】
ドレインが発光素子接続端子とされ、ソースが一方の電源に接続されるＭＯＳトランジスタＱ１４と、
上記ＭＯＳトランジスタＱ１４のゲートにゲートとドレインが接続され、ソースが上記一方の電源に接続され、上記ＭＯＳトランジスタＱ１４と同極性でこのＭＯＳトランジスタＱ１４とカレントミラー回路を構成するＭＯＳトランジスタＱ１３と、
上記ＭＯＳトランジスタＱ１３のドレインに一端を接続し、他端を他方の電源に接続する定電流源と、
上記ＭＯＳトランジスタＱ１３のドレインに、ドレインが接続されるこのＭＯＳトランジスタＱ１３と極性が異なるＭＯＳトランジスタＱ１２と、
上記ＭＯＳトランジスタＱ１２のソースと上記他方の電源との間に接続される第２定電流源と、
上記ＭＯＳトランジスタＱ１２のソースにソースが接続され、ドレインが上記一方の電源に接続されるこのＭＯＳトランジスタＱ１２と同極性のＭＯＳトランジスタＱ１１と、
を具備し、上記ＭＯＳトランジスタＱ１２と上記ＭＯＳトランジスタＱ１１のゲートに、差動的に変化する信号がそれぞれ印加される発光素子駆動回路を構成したことを特徴とする半導体集積回路素子。
【請求項２】
ドレインが発光素子接続端子とされ、ソースが一方の電源に接続されるＭＯＳトランジスタＱ１４と、
上記ＭＯＳトランジスタＱ１４のゲートにゲートとドレインが接続され、ソースが上記一方の電源に接続され、上記ＭＯＳトランジスタＱ１４と同極性でこのＭＯＳトランジスタＱ１４とカレントミラー回路を構成するＭＯＳトランジスタＱ１３と、
上記ＭＯＳトランジスタＱ１３のドレインに一端を接続し、他端を他方の電源に接続する定電流源と、
上記ＭＯＳトランジスタＱ１３のドレインに、ドレインが接続され、ゲートにスイッチとして動作する信号が印加されるこのＭＯＳトランジスタＱ１３と極性が異なるＭＯＳトランジスタＱ１２と、
上記ＭＯＳトランジスタＱ１２のソースにドレインが接続され、ソースが上記他方の電源に接続され、ゲートにドレイン電流を任意の値に設定する信号が印加され、可変抵抗器として動作するこのＭＯＳトランジスタＱ１２と同極性のＭＯＳトランジスタＱ１１と、
を具備した発光素子駆動回路を構成したことを特徴とする半導体集積回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は例えば装置間を光伝送路によって接続し、光信号を授受して装置を動作させるような場合に用いて好適な半導体集積回路素子に関する。
【背景技術】
【０００２】
装置間において、信号の授受速度を高速化するために光信号を用いる場合がある。従来は図１２に示すように送信側装置Ａから受信側装置Ｂに光信号でデータを伝送する場合は、送信側装置Ａに発光素子１１と発光素子駆動回路１２を設け、この発光素子駆動回路１２に信号源となる集積回路素子１３から駆動信号を与え、その駆動信号を発光素子１１で光信号に変換し、その光信号を光ファイバから成る光伝送路１４で伝送する方式が採られる。
受信側装置Ｂには受光素子１５と、光電流検出回路１６と、送られて来た信号を取り込んで処理する半導体集積回路素子１７とが設けられ、送信側装置Ａ側から送られて来た信号を受け取って信号を処理する動作を行う。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来は半導体集積回路素子１３と、発光素子駆動回路１２とを別にして設けているため、この発光素子駆動回路１２を格納するためにスペースを要し、また電力消費量も多くなる欠点がある。特に装置ＡとＢの間で数１００〜数１０００チャンネルに及ぶチャンネル数で光伝送路を設ける場合には、これらの発光素子駆動回路１２を格納するためのスペースも大きくなり、装置ＡとＢを小型化する上で障害になる。
この発明の目的は装置間のチャンネル数が多くても発光素子駆動回路を格納するスペースを小さくし、且つ駆動回路と信号処理を行う集積回路とを一体化することによって、これらの間の信号伝送に係る電力を無くすことにより電力消費量も小さくできる機能を備えた半導体集積回路素子を提供しようとするものである。
【課題を解決するための手段】
【０００４】
この発明の半導体集積回路素子は発光素子駆動回路であり、ソースが一方の電源に接続される第１のＭＯＳトランジスタのドレインが発光素子接続端子とされ、第１のＭＯＳトランジスタと同極性の第２のＭＯＳトランジスタが、そのゲートとドレインを上記第１のＭＯＳトランジスタのゲートに接続し、ソースが上記一方の電源に接続されて第１のＭＯＳトランジスタとカレントミラー回路を構成する。カレントミラー回路を構成する第２のＭＯＳトランジスタのドレインに、他端を他方の電源に接続する定電流源の一端が接続される。
【発明の効果】
【０００５】
この発明による半導体集積回路素子によれば、発光素子が接続される発光素子接続端子と電源間に接続される素子を、第１のＭＯＳトランジスタのみで構成することができるので、電源電圧を下げることができる。また、電源電圧を下げることで低消費電力化が可能である。また、電源電圧を一定とすれば第１のＭＯＳトランジスタに印加できる電圧を高く採ることができるので、従来の回路よりも高速動作に適する。
【発明を実施するための最良の形態】
【０００６】
図１にこの発明が適用される装置間の光通信のシステム構成を説明するための構成図を示す。この例では、装置Ａから装置Ｂに光信号を伝送し、装置Ｂ側で受信した信号を処理する場合を示す。
このため送信側装置Ａには、この発明による半導体集積回路素子２０と発光素子１１とが設けられ、受信機装置Ｂには受光素子１５と、この発明による半導体集積回路素子３０とが設けられる。装置ＡとＢの間には光コネクタ１４Ａと１４Ｂを介して、例えば光ファイバで構成される光伝送路１４が接続される。
送信側装置Ａに設けられるこの発明による半導体集積回路素子２０には、受信側装置Ｂに伝送すべき信号を発生する信号源回路２１と発光素子駆動回路２２とが同一の半導体チップ内に形成される。更に、半導体集積回路素子２０には、発光素子駆動回路２２の出力端子に接続された発光素子接続端子２３が設けられる。従って発光素子１１は、この発光素子接続端子２３と電源端子２４との間に接続することにより配線が完了する。
装置Ｂ側では受光素子１５と、この発明による半導体集積回路素子３０とが設けられる。この発明による半導体集積回路素子３０は信号処理回路３１と、光電流検出回路３２と、受光素子接続端子３３とを有し、信号処理回路３１と光電流検出回路３２とが同一半導体チップ内に形成される。受光素子１５は受光素子接続端子３３と電源端子３４の間に接続され配線が完了する。
【０００７】
図１に示す送信側装置Ａに設けた半導体集積回路素子２０は、この出願の請求項１で提案する半導体集積回路素子の構成を具備し、受信側装置Ｂに設けた半導体集積回路素子３０がこの出願の請求項３で提案する半導体集積回路素子の構成を具備するものである。
図２は半導体集積回路素子２０と３０に設ける発光素子駆動回路２２と光電流検出回路３２の回路構造を具体的に示す。一般に半導体集積回路はＣＭＯＳ構造により構成される。従って、発光素子駆動回路２２と光電流検出回路３２をＣＭＯＳによって構成した場合を示す。
図２に示す発光素子駆動回路２２は電界効果トランジスタ（以下単にトランジスタと称す）Ｑ１１とＱ１２を差動接続し、発光素子が消光状態となるためにはトランジスタＱ１１をオンに、またトランジスタＱ１２をオフの状態に維持させる。トランジスタＱ１２のドレインは発光素子接続端子２３に接続される。トランジスタＱ１１とＱ１２のゲートには信号源回路２１から差動的に変化する信号が与えられる。この結果、トランジスタＱ１１がオフに反転するのと同時にトランジスタＱ１２がオンとなり、発光素子１１に駆動電流を流し発光させる。
【０００８】
このように、差動回路によって発光素子１１を駆動させることにより、トランジスタＱ１１に流れていた電流が、トランジスタＱ１２に切替わるだけの動作で発光素子１１を発光させるから、発光素子１１に流れる電流の立ち上がりが速く、高速動作が期待できる。なお、発光素子接続端子２３に接続した定電流回路２５は発光素子１１に一定のバイアス電流を流すために設けた定電流回路である。つまり、発光素子１１が例えばレーザダイオードの場合は、レーザダイオードに発光閾値近くの電流をバイアス電流として流しておき、トランジスタＱ１に電流を流すことによって発光量を変化させるための回路である。
受信装置Ｂ側に設けた光電流検出回路３２も同様にＣＭＯＳ回路によって構成される。トランジスタＱ２１，Ｑ２２と、Ｑ２３，Ｑ２４及びＱ２５，Ｑ２６はそれぞれカレントミラー回路を構成している。この光電流検出回路３２の特徴は、入力インピーダンスが極力小さくなるように構成している点である。つまり、入力インピーダンスを低くすることにより受光素子１５のアノード・カソード間に存在する容量Ｃ１と、受光素子接続端子３３と共通電位点との間に存在する浮遊容量Ｃ２による影響を軽減し、高速動作を可能とした回路構成としたものである。
【０００９】
この回路は電流比較回路として動作し、基準電流Ｉthと、トランジスタＱ２１を流れる電流Ｉ1 ＝（光電流Ｉin＋バイアス電流Ｉbias）とを比較することによって出力端子ＯＵＴからパルス信号Ｐを出力する。つまり、図３Ａに示すようにトランジスタＱ１３を流れる電流Ｉ1 ＝（光電流Ｉin＋Ｉbias）が基準電流Ｉthを越えると、出力端子ＯＵＴの電位は上昇し、出力端子ＯＵＴに図３Ｃに示すパルスＰが出力される。尚、カレントミラーの比率は１として説明したが、必要に応じて倍率を設けることもできる。
【００１０】
また、この図２に示す光電流検出回路３２は使用するトランジスタＱ２１〜Ｑ２６の中のＰチャンネル型（Ｑ２３，Ｑ２４）とＮチャンネル型（Ｑ２１，Ｑ２２，Ｑ２５，Ｑ２６）の特性に製造偏差、或いは環境温度変動により相対的にずれを生じた場合に、タイミング精度に影響を受けることが少なくなるように、回路を極力対称形に構成している。この結果、定電流のＩth及びＩbiasを流す電流源のペア性及びトランジスタＱ２１，Ｑ２２によって構成されるカレントミラーとトランジスタＱ２５，Ｑ２６によって構成されるカレントミラーのペア性はよく、製造偏差や環境温度変動によっても、これらのレシオ特性は保たれる。よって無調整で歩留まりがよく、動作環境に対して安定に精度を保つことができる。
図４乃至図７に発光素子駆動回路２２の変形例を示す。図４は図２に示した発光素子駆動回路２２と比較して構成を簡素化した実施例を示す。この実施例ではトランジスタＱ１１は電流スイッチとして動作し、トランジスタＱ１２はトランジスタＱ１２を流れる駆動電流の値を任意の値に設定するための可変抵抗器として動作する。
トランジスタＱ１１は発光素子１１を発光させるときだけオンとなり、発光素子１１に電流を流す。このため、図２に示す発光素子駆動回路２２より電力消費量を少なくできる利点が得られる。
【００１１】
〔実施例１〕
図５にこの発明の実施例１を示す。発光素子駆動回路２２は電源電圧を低くしたい場合に有効な回路例である。つまり、この図５に示す回路では、電源電圧＋Ｖと−Ｖとの間に発光素子１１とトランジスタＱ１４を直列接続とし、発光素子１１とトランジスタＱ１４から成る直列回路に電源電圧＋Ｖと−Ｖを印加する構造としたもので、図４と比較すれば明らかなようにトランジスタＱ１４に印加できる電圧を高く採ることができ、高速動作に適している。
【００１２】
〔実施例２〕
図６にこの発明の実施例２を示す。実施例２は図４と図５の特徴とする点を組合せた回路構造とした例である。図７は最も単純な回路構造とした例である。この回路はＣＭＯＳ回路のインバータによって簡単に駆動できる特徴を有し、更にＩＣ内において占有面積を少なくできる利点もあり、多チャンネル化の場合に適している。
図８乃至図１０に光電流検出回路３２の変形実施例を示す。図８に示す光電流検出回路３２は図２に示した電流検出回路を簡略化した回路例である。この図８の場合も、トランジスタＱ２１に流れる電流Ｉ1 ＝（Ｉin＋Ｉbias）が基準電流Ｉthより大きくなると、出力端子ＯＵＴにパルスＰを出力する。
これ以降は、この発明の実施例に対して用いられる受光側装置の受光回路の他の例を示す。
図９の例ではＩＣ内に抵抗を形成できる場合の例である。トランジスタＱ２１及びＱ２２は入力インピーダンスを下げることによって受光素子１５に形成される容量及び浮遊容量等により動作速度が劣化することを防ぐことを目的としたゲート接地回路である。トランジスタＱ２５，Ｑ２６は抵抗に置き換えることができる。トランジスタＱ２５，Ｑ２６を抵抗とした場合は、出力振幅は小さくなるが、動作を高速化することができ、差動出力を得ることができる。この図９の場合も、トランジスタＱ２１を流れる電流Ｉ1 ＝（Ｉin＋Ｉbias）が基準電流Ｉthより大きくなると、Ｐチャンネル型トランジスタＱ２４の電流が増加し、その電流の増加によって出力端子ＯＵＴにパルスＰを出力する。
【００１３】
図１０は図２，図８，図９で用いた基準電流Ｉthの代わりに、基準電圧Ｖthを用いた場合を示す。この図１０に示す回路では、受光によって入力電流Ｉinが増加し、抵抗器Ｒｄ１に発生する電圧Ｖｄ１が基準電圧Ｖthより下がると、トランジスタＱ２２の電流が減少し、代わってトランジスタＱ２３の電流Ｉ2 が増加し、この電流Ｉ2 の増加により出力端子ＯＵＴにパルスＰを出力する。トランジスタＱ２４とＱ２５は図９の場合と同様に抵抗としてもよい。
図１１は半導体集積回路素子に発光素子駆動回路２２と、光電流検出回路３２の双方を備えた場合の実施例を示す。４０は発光素子駆動回路２２と光電流検出回路３２の双方を備えた半導体集積回路素子を示す。
【００１４】
この半導体集積回路素子４０にはそれぞれに発光素子接続端子２３と、受光素子接続端子３３と、発光素子駆動回路２２，光電流検出回路３２を具備し、各発光素子接続端子２３に発光素子１１を接続し、受光素子接続端子３３に受光素子１５を接続し、発光素子１１と受光素子１５の間は光ファイバのような光伝送路１４が接続されて、信号の授受を行う。
各半導体集積回路素子４０に発光素子接続端子２３と受光素子接続端子３３を例えば数１００チャンネル分ずつ備えた半導体集積回路素子を用意することにより、この半導体集積回路素子を数個用意すればＩＣ試験装置の例えば主試験装置とテストヘッド間の信号の伝送に利用することができる。
【００１５】
以上説明したように、この発明によれば半導体集積回路素子の内部に発光素子駆動回路２２，電流検出回路３２をそれぞれ収納した構成としたから、半導体集積回路素子の外部に別体でこれらの回路２２及び３２を設ける必要がない。よって、多チャンネルの信号の授受を光信号で行うように構成する場合に適用することにより、装置の小型化と、低電力化がはかられる利点が得られる。
この発明の構成によれば、信号源となる半導体集積回路素子或いは信号処理回路を構成する半導体集積回路素子の内部に発光素子駆動回路または光電流検出回路を組み込んだ構造としたから、半導体集積回路素子に設けた発光素子接続端子及び受光素子接続端子に発光素子または受光素子を接続するだけでよい。従って半導体集積回路素子と発光素子または受光素子の部品だけで構成できるため、占有スペースを小さくすることができる。また、発光素子駆動回路及び光電流検出回路を半導体集積回路の特にＣＭＯＳ構造の半導体集積回路に形成することはより消費電力を小さくできる利点が得られる。
【図面の簡単な説明】
【００１６】
【図１】この発明が適用される装置間の光通信のシステム構成を説明するための構成図。
【図２】図１に示した構成図の要部の具体例を示す接続図。
【図３】図２に示した具体的回路の動作を説明するための波形図。
【図４】図２に示した発光素子駆動回路の変形例を示す接続図。
【図５】この発明の実施例１を示す図。
【図６】この発明の実施例２を示す図。
【図７】図４と同様の接続図。
【図８】図２に示した電流検出回路の変形例を示す接続図。
【図９】図８と同様の接続図。
【図１０】図８と同様の接続図。
【図１１】半導体集積回路素子に発光素子駆動回路と電流検出回路の双方を備えた場合の構成例を説明するためのブロック図。
【図１２】従来の技術を説明するためのブロック図。
【符号の説明】
【００１７】
Ａ    送信側装置
Ｂ    受信側装置
１１    発光素子
１４    光伝送路
１５    受光素子
２０    半導体集積回路素子
２１    信号源回路
２２    発光素子駆動回路
２３    発光素子接続端子
３０    半導体集積回路素子
３１    信号処理回路
３２    光電流検出回路
３３    受光素子接続端子
【図１】
0004528290.tif 000002
【図２】
0004528290.tif 000003
【図３】
0004528290.tif 000004
【図４】
0004528290.tif 000005
【図５】
0004528290.tif 000006
【図６】
0004528290.tif 000007
【図７】
0004528290.tif 000008
【図８】
0004528290.tif 000009
【図９】
0004528290.tif 000010
【図１０】
0004528290.tif 000011
【図１１】
0004528290.tif 000012
【図１２】
0004528290.tif 000013