(57)【特許請求の範囲】
【請求項１】
絶縁基材上に形成された下部電極と、
前記下部電極上に形成され、ＢｉＺｎＮｂ系非晶質金属酸化物からなる非晶質常誘電体膜と、
前記常誘電体膜上に形成された金属シード層と、
前記金属シード層上に形成された表面粗度Ｒａが３００ｎｍ以上である上部電極と、
を含む薄膜キャパシタが内蔵された印刷回路基板。
【請求項２】
前記下部電極と上部電極は、各々Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇから成るグループから選択された１種の金属で形成されることを特徴とする請求項１に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項３】
前記下部電極と上部電極は、各々Ｃｕで形成されることを特徴とする請求項２に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項４】
前記下部電極と上部電極は、各々その厚さが２．０μｍ以下であることを特徴とする請求項１〜３のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項５】
前記下部電極の表面粗度Ｒａが２５０ｎｍ以下であることを特徴とする請求項１〜４のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項６】
前記下部電極は、無電解メッキ後電解メッキすることによって形成されることを特徴とする請求項１〜５のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項７】
前記上部電極は、電解メッキで形成されることを特徴とする請求項１〜６のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項８】
前記ＢｉＺｎＮｂ系非晶質金属酸化物は、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５及びｚ＜１．６を満足するＢｉxＺｎyＮｂzＯ7金属酸化物であることを特徴とする請求項１に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項９】
前記非晶質常誘電体膜は、
１．３＜ｘ＜２．０、０．８＜ｙ＜１．５及びｚ＜１．６を満足するＢｉx（Ｍ’yＭz”）Ｏ7酸化物（ここで、Ｍ’＝Ｚｎ、Ｍｇ、Ｎｉ、Ｓｃ、Ｉｎ及びＣｕのうち選択された１種、Ｍ”＝ＮｂとＴａのうち１種）；
１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＺｒαＯ7酸化物；
１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＴｉαＯ7酸化物；
１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＧｄαＯ7酸化物；及び
１．３＜ｘ＜２．０、ｙ＜１．０を満足するＢｉxＮｂyＯ4酸化物
のうち選択された１種で組成されることを特徴とする請求項１〜８のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項１０】
前記非晶質常誘電体膜の厚さが２．０μｍ以下であることを特徴とする請求項１〜９のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項１１】
前記金属シード層は、Ｃｕ、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ及びＰｄのうち選択された１種の金属で形成されることを特徴とする請求項１〜１０のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項１２】
前記金属シード層は、３〜５００ｎｍの厚さを有することを特徴とする請求項１〜１１のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板。
【請求項１３】
絶縁基材上に下部電極を形成する工程と、
前記下部電極上に低温成膜工程を通じてＢｉＺｎＮｂ系非晶質金属酸化物からなる非晶質常誘電体膜を形成する工程と、
前記常誘電体膜上に金属シード層を形成する工程と、
前記金属シード層上に電解メッキを用いてその表面粗度Ｒａが３００ｎｍ以上である上部電極を形成する工程と、を含む薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項１４】
前記下部電極と上部電極は、各々Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇから成るグループから選択された１種の金属で形成されることを特徴とする請求項１３に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項１５】
前記上部電極の電解銅メッキで形成され、電解メッキ時、ＣｕＳＯ4・５Ｈ2Ｏ：２００ｇ／ｌ以下、Ｈ2ＳＯ4：３０〜２００ｇ／ｌ、Ｃｌ-：１００ｐｐｍ以下、安定剤（Ｌｅｖｅｌｅｒ）２０ｍｌ／ｌ以下、光沢剤（Ｂｒｉｇｈｔｎｅｒ）１．０ｍｌ／１以下を含むメッキ溶液を利用することを特徴とする請求項１３または１４に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項１６】
前記上部電極の電解メッキ時、電流密度を１．０〜３．０アンペア（ａｍｐｅｒｅ）／ｄｍ2、そしてメッキ時間を２０分以下に管理することを特徴とする請求項１５に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項１７】
前記下部電極は、無電解メッキ後電解メッキすることによって形成されることを特徴とする請求項１３〜１６のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項１８】
前記ＢｉＺｎＮｂ系非晶質金属酸化物は、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５及びｚ＜１．６を満足するＢｉxＺｎyＮｂzＯ7金属酸化物であることを特徴とする請求項１３に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項１９】
前記非晶質常誘電体膜は、２００℃以下の低温成膜工程を用いて形成されることを特徴とする請求項１３〜１８のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項２０】
前記金属シード層は、Ｃｕ、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ及びＰｄのうち選択された１種の金属で形成されることを特徴とする請求項１３〜１９のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項２１】
前記金属シード層は、物理蒸着（ＰＶＤ）法を用いて形成されることを特徴とする請求項１３〜２０のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【請求項２２】
前記非晶質常誘電体膜は、
１．３＜ｘ＜２．０、０．８＜ｙ＜１．５及びｚ＜１．６を満足するＢｉx（Ｍ’yＭz”）Ｏ7酸化物（ここで、Ｍ’＝Ｚｎ、Ｍｇ、Ｎｉ、Ｓｃ、Ｉｎ及びＣｕのうち選択された１種、Ｍ”＝ＮｂとＴａのうち１種）；
１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＺｒαＯ7酸化物；
１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＴｉαＯ7酸化物；
１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＧｄαＯ7酸化物；及び
１．３＜ｘ＜２．０、ｙ＜１．０を満足するＢｉxＮｂyＯ4酸化物
のうち選択された１種で組成されることを特徴とする請求項１３〜２１のいずれか一項に記載の薄膜キャパシタが内蔵された印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜キャパシタが内蔵された印刷回路基板及びその製造方法に関するものであって、より詳細には、薄膜キャパシタの上部電極を電解メッキ方法で形成してその表面粗度を制御することによって、製品の信頼性を向上させ費用を低減させることの出来る薄膜キャパシタが内蔵された印刷回路基板及びその製造方法に関するものである。
【背景技術】
【０００２】
最近、電子装置の高性能化のため高集積の受動素子に対する市場の要求が増大しつつある。ところが、印刷回路基板上に搭載されている各種の受動素子は、電子装置の小型化に大きな妨害要因であると認識されているのが一般的である。特に、半導体能動素子が漸次内蔵化され、その入出力端子数が増加するにつれ、その能動素子の周囲にさらに多くの受動素子の確保空間が要求されているが、これは簡単に解決出来る問題ではない。
【０００３】
代表的な受動素子にはキャパシタがある。このようなキャパシタは、運用周波数の高周波数に伴いインダクタンスを減少させるための適切な配置が要求される。例えば、安定的な電源供給に使用されるディカップリング用キャパシタは、高周波化による誘導インダクタンスを低減させるため入力端子と最近接距離に配置されるのが要される。
【０００４】
このような小型化と高周波化の要求を満足させるため、様々な形態の低ＥＳＬ積層型キャパシタが開発されてきたが、従来のＭＬＣＣはディスクリート素子であり、上記問題を克服するには根本的な限界がある。ところが、上記キャパシタは電気回路の素子として多く使用されているため、もしこれらが電気回路基板内に内蔵されることが出来れば、その基板の面積を効果的に減らすことが出来る。従って、この点に着目して、最近内蔵型キャパシタの具現方案が活発に研究されつつある。
【０００５】
内蔵型キャパシタはメモリカード、ＰＣメインボード及び各種ＲＦモジュールに使用される印刷回路基板に内蔵された形態であって、製品のサイズを画期的に減少させることが出来る。また、能動素子の入力端子の近接距離に配置することが出来るため、導線の長さを最小化し誘導インダクタンスを大きく低減出来るという長所がある。
【０００６】
このような内蔵型キャパシタの一例として特許文献１に開示された発明が挙げられる。上記特許文献１に示された通り、従来の薄膜キャパシタが内蔵された印刷回路基板１０は、図１に示すように、絶縁基材１１ａ、上記絶縁基材上に形成された下部電極１３、上記下部電極上に形成された誘電体薄膜１５、及び上記誘電体薄膜上に形成された上部電極１７を含んで内蔵された薄膜キャパシタを提示している。
【０００７】
しかし、このような従来の薄膜キャパシタを製造するにおいて、その上下部電極をスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、電子ビーム（Ｅ−ｂｅａｍ）等のような物理蒸着（ＰＶＤ；Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を適用して形成するため、その電極の厚さを所望の厚さにするのが費用の面で困難である。また、このようなＰＶＤ法で形成された電極の場合、その表面粗度Ｒａが通常１００ｎｍ以下である。従って、後続きの工程で上部電極１７の上部にプリプレグのような絶縁基材１１ｂを加圧積層する場合、その上部電極と積層された絶縁基材１１ｂが剥離１９される現象が発生して有機基板内にこのような薄膜キャパシタを適用することが困難であるという問題がある。
【０００８】
また、誘電体膜形成後、誘電率向上を４００℃の温度で加熱処理することによって、ポリマー複合体基板の絶縁基材である印刷回路基板等の製造に適用できないという問題がある。
【０００９】
【特許文献１】米国特許第６，８１８，４６９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記従来技術の問題点を解決するためのもので、低温で所望の誘電特性を有する非晶質常誘電体薄膜を形成すると共に、電解メッキ方法を用いてキャパシタの電極を形成することによって、製品の信頼性を高めることの出来る薄膜キャパシタが内蔵された印刷回路基板を提供することにその目的がある。
【００１１】
また本発明は、上記印刷回路基板を製造する方法を提供することにその目的がある。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明は、絶縁基材上に形成された下部電極と、上記下部電極上に形成されたＢｉＺｎＮｂ系非晶質金属酸化物からなる非晶質常誘電体膜と、上記常誘電体膜上に形成された金属シード層と、上記金属シード層上に形成された表面粗度Ｒａが３００ｎｍ以上である上部電極と、を含む薄膜キャパシタが内蔵された印刷回路基板に関する。
【００１３】
また本発明は、絶縁基材上に下部電極を形成する工程と、上記下部電極上に低温成膜工程を通じてＢｉＺｎＮｂ系非晶質金属酸化物からなる非晶質常誘電体膜を形成する工程と、上記常誘電体膜上に金属シード層を形成する工程と、上記金属シード層上に電解メッキを用いて表面粗度Ｒａが３００ｎｍ以上である上部電極を形成する工程とを含む薄膜キャパシタが内蔵された印刷回路基板の製造方法に関する。
【発明の効果】
【００１４】
本発明は、薄膜キャパシタが内蔵された印刷回路基板を通常のビルドアップ（ｂｕｉｌｄ−ｕｐ）工程を用いて製造することが出来るため工程費用を低減することができ、またこのようなビルドアップ工程で生じた上部電極と絶縁基材との剥離現象を効果的に防ぐことが出来るため製品の信頼性を高めることが出来る。
【発明を実施するための最良の形態】
【００１５】
以下、添付の図面を参照に本発明を詳細に説明する。
【００１６】
先ず、本発明の薄膜キャパシタが内蔵された印刷回路基板２０を説明する。
【００１７】
図２は、本発明の一実施例による薄膜キャパシタが内蔵された印刷回路基板の断面図である。図２に示された通り、本発明の印刷回路基板２０は、絶縁基材２１ａ上に下部電極２３、非晶質常誘電体膜２５、金属シード層２７及び上部電極２９が順次に積層された構造を有する。
【００１８】
この際、本発明では上記上部電極２９の表面粗度Ｒａを３００ｎｍ以上にするのが好ましい。これによって、その上部電極２９上に絶縁基材２１ｂを加圧積層して基板を製造する時、その上部電極２９と積層された絶縁基材２１ｂが剥離される現象が効果的に防止される。
【００１９】
本発明において上記絶縁基材２１ａ、２１ｂは、印刷回路基板の製造に広く使用されるポリイミド或いはエポキシであることが出来る。
【００２０】
また本発明では、上記非晶質常誘電体膜はＢｉＺｎＮｂ系非晶質金属酸化物で組成されるのが好ましく、より好ましくは１．３＜ｘ＜２．０、０．８＜ｙ＜１．５及びｚ＜１．６を満足するＢｉxＺｎyＮｂzＯ7金属酸化物で組成される。
【００２１】
また本発明では、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５及びｚ＜１．６を満足するＢｉx（Ｍ’yＭz”）Ｏ7酸化物（ここで、Ｍ’＝ Ｚｎ、Ｍｇ、Ｎｉ、Ｓｃ、Ｉｎ及びＣｕのうち１種、Ｍ”＝ＮｂとＴａのうち１種）； １．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＺｒαＯ7酸化物；１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＴｉαＯ7酸化物；１．３＜ｘ＜２．０、ｙ＜１．０、ｚ＜１．５、α＜２．０を満足するＢｉxＺｎyＮｂzＧｄαＯ7酸化物；及び１．３＜ｘ＜２．０、ｙ＜１．０を満足するＢｉxＮｂyＯ4酸化物のうち選択された１種を好ましく利用することが出来る。より好ましくは、上記誘電体膜の厚さを２．０μｍ以下にする。
【００２２】
また、上記上下部電極２３、２９は、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇから成るグループから選択された１種の金属で組成されるのが好ましい。より好ましくは、Ｃｕを上記上下部電極として利用する。さらに、上記上下部電極各々の厚さを２．０μｍ以下にするのが好ましい。
【００２３】
また上記金属シード層２７は、Ｃｕ、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ及びＰｄのうち選択された１種の金属で組成することが好ましく、その厚さを３〜５００ｎｍにするのがより好ましい。
【００２４】
さらに、本発明では上記下部電極２３の表面粗度Ｒａを２５０ｎｍ以下に制限するのが好ましい。上記常誘電体の膜厚を考慮した際、上記のように下部電極の表面粗度を制御することによって、上記下部電極２３の粗い表面に上記常誘電体膜が局所的に形成されず、上記上部電極２９と短絡されることを防ぐことが出来る。
【００２５】
次に、本発明の薄膜キャパシタが内蔵された印刷回路基板の製造工程を説明する。
【００２６】
図３は、本発明による印刷回路基板の製造工程を示した工程断面図である。図３（ａ）に示された通り、本発明では先ず、絶縁基材３１ａ上に下部電極３３を形成する。このような下部電極３３は、上記絶縁基材３１ａが熱に弱いポリマー基材であることを考慮して、低温スパッタリング、蒸発法或いは無電解メッキ法などのような低温成膜工程を利用するのが好ましい。
【００２７】
好ましくは、上記絶縁基材３１ａ上に無電解メッキを行った後、電解メッキして上記下部電極３３を形成する。この際、上記下部電極３３の厚さを２．０μｍ以下に制限するのが好ましい。より好ましくは、上記下部電極３３のうち無電解メッキで形成された部分３３ａと電解メッキで形成された部分３３ｂの厚さ各々を１．０μｍ以下に制限する。
【００２８】
また本発明では、上記下部電極３３はＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇから成るグループから選択された１種の金属で組成されるのが好ましい。より好ましくは、Ｃｕを上記の下部電極３３として利用する。
【００２９】
一方、本発明から利用する上記絶縁基材３１ａ、３１ｂは、印刷回路基板の製造に通常使用されるポリイミド或いはエポキシであることが出来る。
【００３０】
次に、本発明では図３（ｂ）に示すように、上記のように形成された下部電極３３上に非晶質常誘電体膜３５を形成する。上記誘電体膜３５は２００℃以下の低温成膜工程を用いて形成されるのが好ましい。このような工程には、スパッタリングまたはパルスレーザー堆積（ＰＬＤ；Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）工程、或いは各金属ソースを利用する化学蒸着（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。上記低温成膜工程によって得られた誘電体膜３５は非晶質金属酸化物で、これは充分の誘電率を表すため、結晶化のための高温の熱処理工程が要されない。
【００３１】
好ましくは、上記非晶質常誘電体膜３５をＢｉＺｎＮｂ系非晶質金属酸化物で組成し、より好ましくは１．３＜ｘ＜２．０、０．８＜ｙ＜１．５及びｚ＜１．６を満足するＢｉxＺｎyＮｂzＯ7金属酸化物で組成する。このような非晶質酸化物で組成された誘電体膜は３０以上、さらに低温熱処理を通じて４０以上の高誘電率を有することが出来る。より好ましくは、上記誘電体膜の厚さを２．０μｍ以下にする。
【００３２】
次いで、本発明で図３(c)に示すように、上記のように形成された非晶質常誘電体膜３５上に金属シード層３７を形成する。
【００３３】
本発明において上記金属シード層３７は、スパッタリング法或いは電子ビーム等のようなＰＶＤ法を用いて形成するのが好ましい。
【００３４】
より好ましくは、上記金属シード層３７をＣｕ、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ及びＰｄのうち選択された１種の金属で形成する。また、その形成された厚さを３〜５００ｎｍにするのが好ましい。
【００３５】
そして本発明では図３（ｄ）に示すように、上記金属シード層３７上に外部電極３９を形成する。この際、本発明では形成された外部電極の表面粗度Ｒａが３００ｎｍ以上になるよう電解メッキを通じて形成することが要される。このような表面粗度を有する上部電極を形成するためには電解メッキ時電流密度とメッキ時間の最適化が望ましい。
【００３６】
好ましくは、本願発明では上記上部電極の電解メッキ時、ＣｕＳＯ4・５Ｈ2Ｏ：２００ｇ／ｌ以下、Ｈ2ＳＯ4：３０〜２００ｇ／ｌ、Ｃｌ-：１００ｐｐｍ以下、安定剤（Ｌｅｖｅｌｅｒ）２０ｍｌ／ｌ以下、光沢剤（Ｂｒｉｇｈｔｎｅｒ）１．０ｍｌ／１以下を含むメッキ溶液を利用する。
【００３７】
より好ましくは、電解メッキ時電流密度を１．０〜３．０アンペア（ａｍｐｅｒｅ）／ｄｍ2、そしてメッキ時間を２０分以下に管理する。
【００３８】
また上記上部電極３９は、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇから成るグループから選択された１種の金属を電解メッキして形成するのが好ましい。より好ましくは、Ｃｕを上記上部電極３９として利用する。
【００３９】
次いで、本発明では図３（ｅ）に示すように、上記上部電極３９上に絶縁基材３１ｂを積層した後、その積層体を圧着する通常の工程を用いてその内部に薄膜キャパシタが内蔵された印刷回路基板を製造することが出来る。
【００４０】
この際、その表面粗度Ｒａが３００ｎｍ以上である上部電極３９上に、上記絶縁基材３１ｂを加圧積層して印刷回路基板を製造することによって、従来のＰＶＤ等の方法を用いて上部電極を利用する工程に比べ、上部電極と絶縁基材が剥離される現象を効果的に防ぐことが出来る。
【００４１】
上述の通り、本発明は絶縁基材上に薄膜キャパシタを順次に形成させ、これを通常のビルドアップ印刷回路基板の製造工程を通じて薄膜キャパシタが内蔵された印刷回路基板を効果的に製造することが出来る。
【００４２】
また、従来の薄膜キャパシタが内蔵された基板の製造工程から発見される上部電極と絶縁基材との間の剥離現象を効果的に防ぐことにより、製品の信頼性を高めることが出来る。
【実施例】
【００４３】
以下、本発明を実施例により説明し、これは単なる本願発明の一実施態様に過ぎず、本願発明はこのような実施例の記載内容に制限されないことを明らかにする。
【００４４】
ＡＢＦ  ＳＨ９Ｋから成る多数の基材上に無電解及び電解銅メッキに向けて厚さ２．０μｍ以下の下部電極を形成し、次いで上記下部電極上にスパッタリング法でＢＺＮ（Ｂｉ1.5Ｚｎ1Ｎｂ1.5Ｏ7）常誘電体膜を蒸着した。この際、蒸着圧力を２００ｍＴｏｒｒ以下、温度２００℃以下、蒸着時間を３時間以下にし、その蒸着された誘電体膜の厚さは略３００ｎｍであった。
【００４５】
また、上記形成された誘電体膜上にスパッタリング法でＣｕ金属シード層を形成した後、通常の電解銅メッキ工程を用いて上記金属シード層上に上部電極を形成した。この際、上記上部電極の電解銅メッキ形成時、ＣｕＳＯ4・５Ｈ2Ｏ：２００ｇ／ｌ、Ｈ2ＳＯ4：３０ｇ／ｌ、Ｃｌ-：４０ｐｐｍ以下、Ｌｅｖｅｌｅｒ  ２０ｍｌ／ｌ及びＢｒｉｇｈｔｎｅｒ  ０．５ｍｌ／ｌを含むメッキ溶液を利用し、その電流を１．５アンペア（ａｍｐｅｒｅ）／ｄｍ2そしてメッキ時間を４分にした。
【００４６】
一方、従来の場合のように、ＡＢＦ  ＳＨ９Ｋから成る多数の基材上に下部電極、誘電体膜及び略１．０μｍの厚さの上部電極を各々スパッタリング法により形成した。
【００４７】
そして上記のように形成された上部電極の表面粗度Ｒａを測定し、その結果を下記の表１に表した。
【００４８】
【表１】
0004409559.tif 000002
【００４９】
上記の表１に示すように、本発明の方法を用いて製造された薄膜キャパシタの場合、全て上部電極の表面粗度Ｒａが３００程度で、ＰＶＤ法を用いて上部電極を製造する従来例に比べより大きい表面粗度を有することが分かる。
【００５０】
そして、上記のように形成された外部電極上に、絶縁材のＡＢＦ  ＳＨ９Ｋを積層させ最終的に薄膜キャパシタが内蔵された基板を製造する場合、本発明では上部電極の大きい表面粗度によって上部電極と絶縁基材との剥離現象を効果的に防ぐことが出来るが、従来例の場合、図４に示すように上部電極と絶縁基材との間に剥離があることが分かる。
【００５１】
上述の通り、本発明は好ましい実施例を通じて詳細に説明されたが、本発明はこのような実施例に制限されない。本願が属する技術分野において通常の知識を有している者であれば、添付の特許請求の範囲内で多様な変更や変形が可能で、これら全ては本願発明の技術的範囲に属することは自明である。
【図面の簡単な説明】
【００５２】
【図１】従来の薄膜キャパシタが内蔵された印刷回路基板を示した断面図である。
【図２】本発明の一実施例による薄膜キャパシタが内蔵された印刷回路基板の断面図である。
【図３】本発明による印刷回路基板の製造工程を示した工程断面図である。
【図４】従来の薄膜キャパシタが内蔵された印刷回路基板の一例の断面を撮影したＳＥＭ写真である。
【符号の説明】
【００５３】
２０、３０  印刷回路基板
２１ａ、２１ｂ、３１ａ、３１ｂ  絶縁基材
２３、３３  下部電極
３３ａ  無電解メッキで形成された部分
３３ｂ  電解メッキで形成された部分
２５、３５  非晶質常誘電体膜
２７、３７  金属シード層
２９、３９  上部電極
【図１】
0004409559.tif 000003
【図２】
0004409559.tif 000004
【図３】
0004409559.tif 000005
【図４】
0004409559.tif 000006