(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の一方の面に形成された第１導電型のドリフト層と、
前記ドリフト層の表面に選択的に形成された第２導電型のウェル層と、
前記ウェル層の表面に選択的に形成された第１導電型のソース層と、
前記ソース層の表面から前記ウェル層を貫いて少なくとも前記ドリフト層内に至るまで形成されたトレンチ溝と、
前記トレンチ溝内の前記ドリフト層から前記半導体基板に至る領域に、第１の絶縁膜を介して形成された第１の部分、及び、前記第１の部分に連続し、前記第１の部分から終端部で前記トレンチ溝よりも外側まで引き出された第２の部分を有する埋め込み電極と、
前記トレンチ溝内の前記ソース層から前記ウェル層を通り前記ドリフト層に至る領域に、第２の絶縁膜を介して前記埋め込み電極と絶縁して形成された制御電極と、
前記半導体基板の他方の面に形成された第１の主電極と、
前記ソース層及び前記ウェル層に接続する第２の主電極と、
を具備し、前記ドリフト層の濃度が前記トレンチ溝の側壁付近で高くなっていることを特徴とする半導体素子。
【請求項２】
前記第１の絶縁膜の膜厚は、素子の静耐圧に２０Åを乗じた値よりも厚くなっていることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１の絶縁膜は、前記第２の絶縁膜の膜厚よりも厚くなっていることを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記ドリフト層の濃度は、前記半導体基板側に近づくに従って高くなっていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項５】
前記トレンチ溝は、ストライプ状であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項６】
前記トレンチ溝は、平面視で六角形状を残した溝であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項７】
前記埋め込み電極は、前記第１の主電極または前記第２の主電極に電気的に接続されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
【請求項８】
前記埋め込み電極は、フローティングにすることを特徴とする請求項１乃至７のいずれか１項に記載の半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用半導体スイッチング素子に係わり、特に低いオン抵抗の半導体素子に関する。
【０００２】
【従来の技術】
最近、自動車内の電源、コンピュータ機器の電源、モータ制御電源などに電力用ＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）が広く用いられるようになってきた。これらの電源では、効率と小ささが重要視されている。
【０００３】
一般的に広く用いられているいわゆるスイッチング電源では、パワーＭＯＳＦＥＴが従来のダイオードの役割もしているため（シンクロナス整流）、パワーＭＯＳＦＥＴの特性が非常に重要になってきている。特に、オン抵抗とスイッチングの速度との２つの特性が重要である。オン抵抗が低ければ、電流が流れている間のパワーＭＯＳＦＥＴで消費されるエネルギーが減少するため、電源の効率が向上する。また、スイッチングの速度が向上すれば、スイッチングの周波数があげられ、トランスなどの磁気回路を小さくできるため、電源の小型化が進められるとともに、磁気回路の効率も向上する。
【０００４】
図４４は、従来の縦型パワーＭＯＳＦＥＴの断面図を示している。
【０００５】
図４４に示すように、ｎ型の半導体基板１１１の一方の面にｎ型のドリフト層１１２がエピタキシャル成長により形成され、このドリフト層１１２の表面にＭＯＳ形成用のｐ型のウェル層１１３が選択的に形成され、このウェル層１１３の表面にｎ型のソース層１１４が選択的に形成されている。このソース層１１４の表面からウェル層１１３を貫いてドリフト層１１２内に至るまでトレンチ溝１１５が形成されている。このトレンチ溝１１５内に、シリコン酸化膜１１８を介してゲート電極１１９が形成されている。さらに、半導体基板１１１の他方の面にはドレイン電極１２０が形成され、ウェル層１１３上にソース層１１４及びウェル層１１３と接続するソース電極１２１が形成されている。
【０００６】
この種のパワーＭＯＳＦＥＴの特性は、理想的な設計の場合でも、常に耐圧とオン抵抗が式（１）の関係を満たす必要があるため、これ以上の特性は得られないと考えられていた。ここで、式（１）において、Ｖｂは静耐圧、Ｒｏｎはオン抵抗をそれぞれ示している。
【０００７】
Ｒｏｎ＜２．２×１０-5Ｖｂ2.25…（１）
ところが、最近、ドリフト層１１２中にｐ型拡散層を埋め込んで形成し、上限の特性限界を越えることが可能であると発表された。この埋め込み拡散層を有する構造によれば、確かにオン抵抗を低減するが、接合の距離（面積）が長い（広い）ため、接合容量が大きく、スイッチングの時間が遅いという問題がある。また、同じ理由から、素子内部に内蔵されている逆導通ダイオードでのキャリアの注入が多すぎ、ダイオードの逆回復時に素子が破壊しやすいという問題がある。
【０００８】
従って、実際、この構造による素子の用途は限られていた。さらに、素子形成の際、エピタキシャル成長とイオン注入を繰り返して多層のエピタキシャル層を形成するため、コストが増大するという問題もあった。
【０００９】
【発明が解決しようとする課題】
以上述べたように、従来のパワーＭＯＳＦＥＴでは、オン抵抗の低減が難しく、たとえオン抵抗を低減できても、スイッチングの速度や逆導通ダイオードの特性が悪化するという問題、さらにコストの増大という問題があった。
【００１０】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、オン抵抗を低減できるとともに、耐圧を向上することができる半導体素子を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００１３】
本発明の半導体素子は、第１導電型の半導体基板と、前記半導体基板の一方の面に形成された第１導電型のドリフト層と、前記ドリフト層の表面に選択的に形成された第２導電型のウェル層と、前記ウェル層の表面に選択的に形成された第１導電型のソース層と、前記ソース層の表面から前記ウェル層を貫いて少なくとも前記ドリフト層内に至るまで形成されたトレンチ溝と、前記トレンチ溝内の前記ドリフト層から前記半導体基板に至る領域に、第１の絶縁膜を介して形成された第１の部分、及び、前記第１の部分に連続し、前記第１の部分から終端部で前記トレンチ溝よりも外側まで引き出された第２の部分を有する埋め込み電極と、前記トレンチ溝内の前記ソース層から前記ウェル層を通り前記ドリフト層に至る領域に、第２の絶縁膜を介して前記埋め込み電極と絶縁して形成された制御電極と、前記半導体基板の他方の面に形成された第１の主電極と、前記ソース層及び前記ウェル層に接続する第２の主電極とを具備し、前記ドリフト層の濃度が前記トレンチ溝の側壁付近で高くなっていることを特徴とする。
【００１６】
前記半導体素子では、前記第１の絶縁膜の膜厚は、素子の静耐圧に２０Åを乗じた値よりも厚くなっていることが望ましい。
【００１７】
また、前記第１の絶縁膜は、前記第２の絶縁膜の膜厚よりも厚くなっていることが好ましい。
【００１８】
また、前記ドリフト層の濃度は、前記半導体基板側に近づくに従って高くなっていることが望ましい。
【００１９】
また、前記トレンチ溝は、ストライプ状に形成されてもよい。
【００２０】
また、前記トレンチ溝は、平面視で六角形状を残した溝に形成されてもよい。
【００２１】
また、前記埋め込み電極は、前記第１の主電極または前記第２の主電極に電気的に接続されていることが望ましい。
【００２３】
また、前記埋め込み電極は、フローティングに形成されてもよい。
【００２９】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００３０】
［第１の実施形態］
第１の実施形態は、埋め込み型のパワーＭＯＳＦＥＴの例である。
【００３１】
まず、第１の実施形態における第１の特徴について説明する。第１の特徴は、ドリフト層中にトレンチ溝が形成され、このトレンチ溝の内部にゲート電極の電圧とは独立した電圧が与えられている埋め込み電極が形成されていることである。
【００３２】
図１は、本発明の第１の実施形態に係る半導体素子の終端部までの平面図を示す。図２は、図１の２−２線に沿った断面図を示す。図３は、図１の３−３線に沿った終端部及び終端部の外側を含む断面図を示す。図４は、第１の実施形態に係る半導体素子の斜視図を示す。
【００３３】
図１に示すように、半導体基板１１内にストライプ状（帯状）の複数のトレンチ溝１５が形成されている。また、素子の終端部においては、終端トレンチ溝１５ａが形成されている。
【００３４】
図２に示すように、ｎ型の半導体基板１１の一方の面にｎ型のドリフト層１２がエピタキシャル成長により形成され、このドリフト層１２の表面にＭＯＳ形成用のｐ型のウェル層１３が選択的に形成され、このウェル層１３の表面にｎ型のソース層１４が選択的に形成されている。
【００３５】
このソース層１４の表面からウェル層１３及びドリフト層１２を貫いて半導体基板１１内に至るまでトレンチ溝１５が形成されている。このトレンチ溝１５内のドリフト層１２から半導体基板１１に至る領域に、第１の絶縁膜１６を介して埋め込み電極１７が形成されている。また、トレンチ溝１５内のソース層１４からウェル層１３を通りドリフト層１２に至る領域に、第２の絶縁膜１８を介して埋め込み電極１７と電気的に絶縁されて制御電極となるゲート電極１９が形成されている。
【００３６】
さらに、半導体基板１１の他方の面には第１の主電極となるドレイン電極２０が形成され、ウェル層１３上にソース層１４及びウェル層１３と接続する第２の主電極となるソース電極２１が形成されている。
【００３７】
このような構造の半導体素子においては、図３、図４に示すように、埋め込み電極１７はソース電極２１と接続されている。また、ゲート電極１９は、層間絶縁膜２２により埋め込み電極１７及びソース電極２１と絶縁され、上層の引き出しゲート電極２３に接続されている。また、図４に示すように、終端部において、図１に示す終端トレンチ溝１５ａが形成されている。
【００３８】
上記埋め込み型のパワーＭＯＳＦＥＴにおいて、埋め込み電極１７の電圧は、素子の耐圧とオン抵抗のトレードオフが最適になるように制御されている。
【００３９】
また、ドリフト層１２の濃度を上げ、オン抵抗を低減する場合には、図２、図３に示すように、埋め込み電極１７をソース電極２１に接続してソース電位に固定するのが望ましい。尚、埋め込み電極１７は、ドレイン電極２０に接続してドレイン電位に固定してもよいし、電気的に接続されていなくてもよい。
【００４０】
また、トレンチ溝１５は、半導体基板１１に至るまで形成されていなくてもよい。
【００４１】
また、第１、第２の絶縁膜１６、１９は例えばシリコン酸化膜（ＳｉＯ2膜）のような同一の絶縁膜であってもよいが、第１、第２の絶縁膜１６、１９が異なる絶縁膜であってもよい。この場合、第１の絶縁膜１６は例えばＳｉＯ2膜からなり、第２の絶縁膜１９は例えばＳｉＯ2膜／Ｓｉ3Ｎ4膜／ＳｉＯ2膜（ＯＮＯ膜）からなる。
【００４２】
また、第１の絶縁膜１６は第２の絶縁膜１９の膜厚よりも厚くすることが望ましい。この第１の絶縁膜１６の膜厚は耐圧で決定し、第２の絶縁膜１９の膜厚はしきい値電圧で決定するとよい。例えば、第１の絶縁膜１６の膜厚は、素子の静耐圧に２０Åを乗じた値よりも厚くすることが望ましく、例えば３０００Åにするとよい。また、第２の絶縁膜１９の膜厚は、例えば４００乃至４５０Åにするとよい。
【００４３】
尚、上述するドリフト層１２とは、ドレイン電圧の上昇とともに空乏化が進み、印加電圧を主に保持する半導体層を意味する。
【００４４】
次に、図５乃至図１３を参照して、上記第１の実施形態における埋め込み型のパワーＭＯＳＦＥＴの形成方法について以下に説明する。
【００４５】
まず、図５に示すように、ｎ型の半導体基板１１の表面にｎ型のドリフト層１２がエピタキシャル成長により形成され、このドリフト層１２の表面にｐ型のウェル層１３が選択的に形成され、このウェル層１３の表面にｎ型のソース層（図示せず）が選択的に形成される。
【００４６】
次に、図６に示すように、例えばＲＩＥ（Reactive Ion Etching）により、ソース層の表面からウェル層１３及びドリフト層１２を貫いて半導体基板１１内に至るまでトレンチ溝１５が形成される。
【００４７】
次に、図７に示すように、例えば熱酸化により、トレンチ溝１５の露出された面及び半導体基板１１の表面に、例えば３０００Åの膜厚を有する第１の絶縁膜１６が形成される。
【００４８】
次に、図８に示すように、全面に第１のポリシリコン膜１７ａが形成され、トレンチ溝１５が埋め込まれる。
【００４９】
次に、図９に示すように、第１のポリシリコン膜１７ａがエッチバックされ、このエッチバックされた第１のポリシリコン膜１７ａの表面がウェル層１３の表面より下に位置される。その後、図１０に示すように、エッチバックされた第１のポリシリコン膜１７ａの表面まで、第１の絶縁膜１６がエッチングされる。尚、第１のポリシリコン膜１７ａ及び第１の絶縁膜１６の除去は、同時に行われてもよい。
【００５０】
次に、図１１に示すように、例えば熱酸化により、トレンチ溝１５の露出された面及び第１のポリシリコン膜１７ａの表面に、例えば４００乃至４５０Åの膜厚を有する第２の絶縁膜１８が形成される。尚、第２の絶縁膜１８は堆積により形成されてもよい。
【００５１】
次に、図１２に示すように、全面に第２のポリシリコン膜１９ａが形成され、トレンチ溝１５が埋め込まれる。
【００５２】
次に、図１３に示すように、第２のポリシリコン膜１９ａがエッチバックされ、第２の絶縁膜１８の表面が露出される。その結果、トレンチ溝１５内に、埋め込み電極１７と、この埋め込み電極１７と絶縁されたゲート電極１９とが形成される。
【００５３】
以上のように、本発明の第１の特徴は、ドリフト層１２の中にトレンチ溝１５が形成され、このトレンチ溝１５の内部にゲート電極１９の電圧とは独立した電圧が与えられている埋め込み電極１７が形成されていることである。
【００５４】
通常、ドリフト層の濃度が高い場合、わずかな空乏化で大量の空間電荷が生じてしまう。このため、ドレイン電圧を上げるにつれて電界が急峻に強くなり、この電界が臨界値を越えて素子が破壊されてしまう。
【００５５】
しかし、上記第１の特徴によれば、ドリフト層１２で発生する正電荷と埋め込み電極１７の表面に誘起される負電荷とが打ち消し合うため、ドリフト層１２を大きく空乏化させることができる。従って、ドリフト層１２の濃度が高くても、高い耐圧が実現できる。これにより、高い耐圧を保ちながら、オン抵抗の低いパワーＭＯＳＦＥＴが実現できる。従って、電流が流れている間のパワーＭＯＳＦＥＴで消費されるエネルギーが減少するため、電源の効率を向上することができる。
【００５６】
尚、上記第１の特徴により、例えば、表１に示すようなドリフト層１２の濃度であっても高い耐圧が実現できる。
【００５７】
【表１】
0004528460.tif 000002
【００５８】
また、表２は、ドリフト層１２の幅と最高濃度との関係を示している。表２に示すように、ドリフト層１２の最高濃度は、トレンチ溝１５の相互間のドリフト層１２の幅で決まる。尚、ドリフト層１２の最高濃度とは、素子の最高耐圧で空乏化が進んだ部分での濃度をいう。
【００５９】
【表２】
0004528460.tif 000003
【００６０】
このように、トレンチ溝１５の相互間のドリフト層１２の幅を小さくすることにより、ドリフト層１２の最高濃度を高めることができる。これにより、さらにオン抵抗の低減を図ることができる。
【００６１】
次に、第１の実施形態における第２の特徴について説明する。第２の特徴は、従来半導体層だけで保持していた電圧を、トレンチ溝内の埋め込み電極表面の第１の絶縁膜にも分担させていることである。
【００６２】
図１４は、トレンチ溝の相互間のドリフト層と電圧との関係を示している。図１４に示すように、埋め込み電極１７は、トレンチ溝１５内において第１の絶縁膜１６を介して形成され、この第１の絶縁膜１６は上述したように厚く形成されている。また、トレンチ溝１５内の第１の絶縁膜１６において、ドリフト層１２中の電圧Ｖを低減させている。さらに、第１の絶縁膜１６中で高い電界Ｅを発生させている。
【００６３】
上記第２の特徴によれば、従来半導体層だけで保持していた電圧を、トレンチ溝１５内の埋め込み電極１７表面の第１の絶縁膜１６にも分担させている。従って、半導体層にかかる電圧は、全ドレイン電圧より大幅に低減でき、耐圧を向上させることが可能となる。特に、上述したようなドリフト層１２中の正電荷を埋め込み電極１７の負電荷で打ち消す際に発生する両者間の高い電界を、第１の絶縁膜１６中で発生させることができる。このため、半導体層中では比較的弱い電界に抑えることができる。
【００６４】
また、半導体基板１１としてシリコン基板を用い、第１の絶縁膜１６として酸化膜を用いた場合、酸化膜の誘電率はシリコンの誘電率の約３分の１なので、シリコンより３倍高い電圧を保持することが可能となる。このように、半導体基板１１の誘電率より、埋め込み電極１７を取り囲む第１の絶縁膜１６の誘電率を低くすれば、さらに耐圧を向上することができる。
【００６５】
次に、第１の実施形態における第３の特徴について説明する。第３の特徴は、ドリフト層の濃度に分布を付けることである。
【００６６】
図１５は、第１の実施形態におけるドリフト層の第１の濃度分布を示している。この第１の濃度分布では、図１５に示すように、基板１１側に近づくに従ってドリフト層１２の濃度が高くなっている。
【００６７】
上記第１の濃度分布によれば、基板１１側に近づくに従ってドリフト層１２の電位が上昇し、埋め込み電極１７との電位差が大きく、埋め込み電極１７中の負電荷も多くなる。このため、基板１１側に近づくに従ってドリフト層１２の濃度を濃くすることができる。これにより、ドリフト層１２の濃度が均一な構造に比べ、オン電圧を低くすることができる。
【００６８】
尚、ドリフト層１２の濃度は、基板１１側に近づくに従って一様に高くなるようにする必要はない。例えば、図１６（ａ）に示すように、ドリフト層１２の濃度は、基板１１側に近づくに従って平均的に高ければよい。また、図１６（ｂ）に示すように、基板１１側に近づくに従ってドリフト層１２の濃度が高くなるように、ガス濃度を変化しながらエピタキシャル成長させて、階段状にドリフト層１２の濃度を変化させてもよい。また、図１６（ｃ）に示すように、エピタキシャル成長とイオン注入を繰り返した後に熱拡散をして、基板１１側に近づくに従ってドリフト層１２の濃度が高くなるように、階層的にドリフト層１２の濃度を変化させてもよい。これらの場合も、上記と同様に、ドリフト層１２の濃度が均一な構造に比べ、オン電圧を低くすることができる。
【００６９】
また、上記のように、ドリフト層１２の濃度を変化させる代わりに、埋め込み電極１７の表面の第１の絶縁膜１６の膜厚を、基板１１側に近づくに従って厚くしてもよい。この場合も、上記と同様の効果を得ることができる。
【００７０】
図１７は、第１の実施形態におけるドリフト層の第２の濃度分布を示している。この第２の濃度分布では、図１７に示すように、トレンチ溝１５の側壁付近において、ドリフト層１２の濃度が高い高濃度領域１２ａが形成されている。この高濃度領域１２ａは、トレンチ溝１５を形成した後、トレンチ溝１５の側壁付近にイオン注入を斜めに行うことにより形成される。
【００７１】
上記第２の濃度分布によれば、ドリフト層１２の濃度は一定の値で本発明の効果が期待できるが、トレンチ溝１５の側壁付近にドリフト層１２の高濃度領域１２ａを形成することによって、さらに効果を高めることができる。また、このような構造では、先述したドリフト層１２の最高濃度を高くすることができる。従って、オン抵抗をさらに低減できる。
【００７２】
尚、ドリフト層１２の中心線での濃度が、ドリフト層１２の平均濃度より低くなっていればよい。特に、トレンチ溝１５の側壁表面のごく薄い部分のみに、高濃度領域１２ａが形成されると非常に効果的である。
【００７３】
以上のように、第３の特徴によれば、ドリフト層１２の濃度に分布を付けることにより、ドリフト層１２の濃度が均一な構造に比べ、オン電圧をさらに低くすることができ、かつオン抵抗もさらに低減できる。
【００７４】
上記第１乃至第３の特徴を有する第１の実施形態によれば、オン抵抗を低減できるとともに、耐圧を向上できる。さらに、オン電圧の低減も図ることができる。
【００７５】
尚、上記第１の実施形態において、埋め込み電極１７がゲート電極１９に接続されてもよい。この場合、上記実施形態よりも、さらにオン抵抗と耐圧の改善が望める。これは、オン状態では、埋め込み電極１７もＭＯＳゲートとして働き、ドリフト層１２とトレンチ溝１５の界面に電子の蓄積層ができ、電子の導通を促進するからである。さらに、この構造において、埋め込み電極１７は、ゲートのｈｉｇｈの電圧又はそれより高い電圧に固定することにより、ゲートの帰還容量が増加し、スイッチングの速度が遅くなることを回避できる。
【００７６】
［第２の実施形態］
第２の実施形態は、第１の実施形態における第１乃至第３の特徴をプレーナ型のパワーＭＯＳＦＥＴに適用した例である。第２の実施形態において、上記第１の実施形態と共通する部分には共通する参照符号を付す。以下、第１の実施形態と共通する構造については説明を省略し、異なる構造のみ説明する。
【００７７】
図１８は、本発明の第２の実施形態に係る半導体素子の断面図を示す。
【００７８】
図１８に示すように、ｎ型の半導体基板１１の一方の面にｎ型のドリフト層１２がエピタキシャル成長により形成され、このドリフト層１２の表面にＭＯＳ形成用のｐ型のウェル層１３が選択的に形成され、このウェル層１３の表面にｎ型のソース層１４が選択的に形成されている。
【００７９】
また、ドリフト層１２の表面からドリフト層１２を貫いて半導体基板１１内に至るまでトレンチ溝１５が形成されている。このトレンチ溝１５内に、第１の絶縁膜１６を介して埋め込み電極１７が形成されている。また、ドリフト層１２上にゲート絶縁膜２４を介して制御電極となるゲート電極１９が形成されている。
【００８０】
さらに、半導体基板１１の他方の面には第１の主電極となるドレイン電極２０が形成されている。また、ゲート電極１９と絶縁して、ウェル層１３上にソース層１４及びウェル層１３と接続する第２の主電極となるソース電極２１が形成されている。
【００８１】
ここで、第１の絶縁膜１６は、上記第１の実施形態と同様に、比較的厚く形成されており、例えばＳｉＯ2膜からなる。また、埋め込み電極１７は、ドレイン電極２０又はソース電極２１に接続されていてもよいし、電気的に接続されていなくてもよい。また、トレンチ溝１５は、半導体基板1１に至るまで形成されていなくてもよい。
【００８２】
上記第２の実施形態によれば、第１の実施形態と同様の効果が得られる。さらに、埋め込み型と比べて、プレーナ型には、トレンチ溝１５内にゲート電極１９を形成しないため、製造プロセスが容易になるという利点がある。
【００８３】
尚、プレーナ型のパワーＭＯＳＦＥＴは以下に示す構造でも、上記図１８に示すパワーＭＯＳＦＥＴと同様の効果が得られる。
【００８４】
例えば、図１９に示すように、トレンチ溝１５の両上端にウェル層１３及びソース層１４が形成され、トレンチ溝１５上にソース電極２１が形成されていてもよい。この場合、図１８に示すパワーＭＯＳＦＥＴよりも微細化を図ることができる。
【００８５】
また、図２０に示すように、トレンチ溝１５の片方の上端にウェル層１３及びソース層１４が形成され、トレンチ溝１５上にソース電極２１が形成されていてもよい。この場合、トレンチ溝１５の相互間を狭くすることができる。従って、図１８に示すパワーＭＯＳＦＥＴよりもドリフト層１２の濃度を高くすることができるため、オン抵抗をさらに低減できる。加えて、図２０に示す構造によれば、図１８に示すパワーＭＯＳＦＥＴよりも微細化を図ることができる。
【００８６】
［第３の実施形態］
第３の実施形態は、第１の実施形態における第１乃至第３の特徴をショットキーバリアダイオードに適用した例である。第３の実施形態において、上記第１の実施形態と共通する部分には共通する参照符号を付す。以下、第１の実施形態と共通する構造については説明を省略し、異なる構造のみ説明する。
【００８７】
図２１は、第３の実施形態に係る半導体素子の断面図を示している。
【００８８】
図２１に示すように、ｎ型の半導体基板１１の一方の面にｎ型のドリフト層１２がエピタキシャル成長により形成され、このドリフト層１２の表面からドリフト層１２を貫いて半導体基板１１内に至るまでトレンチ溝１５が形成されている。このトレンチ溝１５内に、第１の絶縁膜１６を介して埋め込み電極１７が形成されている。
【００８９】
さらに、半導体基板１１の他方の面には第１の主電極となるアノード電極３１が形成されている。また、ドリフト層１２上に第２の主電極となるカソード電極３２が形成されている。
【００９０】
ここで、第１の絶縁膜１６は、上記第１の実施形態と同様に、比較的厚く形成されており、例えばＳｉＯ2膜からなる。また、埋め込み電極１７は、アノード電極３１又はカソード電極３２に接続されていてもよいし、電気的に接続されていなくてもよい。さらに、トレンチ溝１５は、半導体基板11に至るまで形成されていなくてもよい。
【００９１】
上記第３の実施形態によれば、第１の実施形態と同様の効果が得られる。さらに、ショットキーバリアダイオードでは、スイッチング電源において、ＭＯＳＦＥＴによるシンクロナス整流を、構造の簡単なダイオードに置き換えることが可能になる。
【００９２】
尚、本発明は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）等にも適用できる。
【００９３】
［第４の実施形態］
第４の実施形態は、上記第１乃至第３の実施形態におけるトレンチ溝の形状について説明する。上記第１乃至第３の実施形態におけるトレンチ溝は上述するようなストライプ状でもよいが、以下に説明するような形状であってもよい。尚、第４の実施形態において、上記第１の実施形態と共通する部分には共通する参照符号を付す。
【００９４】
図２２は、第４の実施形態に係る円形状のトレンチ溝の平面図を示す。図２３は、第４の実施形態に係る終端部分のトレンチ溝の平面図及び断面図を示す。尚、図２２においては、簡単のために、トレンチ溝の平面位置のみを模式的に示している。
【００９５】
図２２に示すように、半導体基板１１において、正三角形の格子の頂点に円形状の複数のトレンチ溝４１が形成されている。
【００９６】
図２３に示すように、本実施形態では、ガードリング構造を本発明に適用しており、また、終端部分においてはｎ型拡散層４２が形成されている。尚、終端部分の埋め込みゲート１７は、素子領域１１ａの埋め込みゲート１７と電気的に接続するか、若しくはフローティングにしてもよい。
【００９７】
このように、上記第４の実施形態に係る円形状のトレンチ溝４１によれば、構造の等方性が高く、平面的な均一性を保てる。このため、平面方向の電界のアンバランスが起き難く、高電界による破壊の可能性が低くなる。また、半導体基板（シリコン基板）１１に穴をあける構造なので、ストライプ状にトレンチ溝１５を形成する構造に比べ、トレンチを微細化した場合、トレンチ溝１５の形成時にできるシリコン柱の倒れなどのトラブルを防ぐことができる。
【００９８】
尚、図２４に示すように、四角形状のトレンチ溝４３でもよい。この場合、半導体基板１１において、正四角形の格子の頂点に四角形状のトレンチ溝４３を形成すると、平面的な均一性を保てる。これにより、上記円形状のトレンチ溝４１の場合と同様の効果を得られる。
【００９９】
図２５は、第４の実施形態に係る六角形状の半導体基板を残して周囲に形成されたトレンチ溝の平面図を示す。図２６は、図２５に示す２６−２６線に沿った断面を有する斜視図を示す。図２７は、六角形状を残したトレンチ溝の斜視図を示す。尚、図２５においては、簡単のために、トレンチ溝の平面位置のみを模式的に示している。
【０１００】
図２５に示すように、半導体基板１１において、亀の子のような六角形状を残して周囲にトレンチ溝４４が形成されている。また、図２６に示すように、図３と同様に、トレンチ溝４４内の埋め込み電極１７はソース電極２１と接続されている。
【０１０１】
また、図２７に示すように、トレンチ溝４４がｐ型のウェル層１３及びｎ型のソース層１４などの素子部分を囲む構造になっている。従って、この構造における終端部分では、トレンチ溝４４が自然に終端している。尚、終端部分での埋め込み電極１７の電位は、素子領域での埋め込み電極１７の電位と同じにしておくことが望ましい。
【０１０２】
このように、上記第４の実施形態に係る六角形状を残したトレンチ溝４４によれば、トレンチ溝４４に挟まれたドリフト層１２の幅が広くても、実質的にドリフト層１２の幅を狭くした場合と同等の効果がある。このため、素子の微細化を行わずに、素子の性能を向上できる。
【０１０３】
［第５の実施形態］
第５の実施形態は、埋め込み型のパワーＭＯＳＦＥＴの例で、第１の実施形態とは、第１の特徴の点で異なり、第２及び第３の特徴は同じである。即ち、第１の実施形態では、ゲート電極と該ゲート電極と独立した電圧が与えられている埋め込み電極とがドリフト層中に形成された同じトレンチ溝の内部に形成されているのに対して、本実施形態では、ゲート電極と埋め込み電極とを別個のトレンチ溝に、各々、形成してなる点で異なる。なお、第５の実施形態において、上記第１の実施形態と共通する部分には共通する参照符号を付し、以下、第１の実施形態と共通する構造については詳細な説明を省略する。
【０１０４】
図２８は、本発明の第５の実施形態に係わる半導体素子の平面図で、図中、ソース電極及び絶縁膜等を省略している。図２９は、図２８の２８−２８線に沿った斜視図を示す。
【０１０５】
図２８及び図２９に示すように、ｎ＋型の半導体基板１１の一方の面にｎ型のドリフト層１２が形成され、このドリフト層１２の表面にｐ型のウエル１３が形成され、このウエル層１３の表面にストライプ状のｎ＋型のソース層１４が水平方向（紙面上の左右方向）に選択的に形成されている。
【０１０６】
このソース層１４の表面からウエル層１３を貫いてドリフト層１２内の半導体基板１１近辺に至るまでストリップ状の第１のトレンチ溝５１が垂直方向（紙面上の上下方向）に複数形成されている。この第１のトレンチ溝５１内には、耐圧を保持するための第１の絶縁膜５２を介して埋め込み電極５３が形成されている。
【０１０７】
また、ソース層１４の表面からウエル層１３を貫いてドリフト層１２内に至るまでストリップ状の第２のトレンチ溝６１が第１のトレンチ溝５１と交差、例えば直交するに複数形成されている。この第２のトレンチ溝６１は、第１のトレンチ溝５１よりも浅く形成されていることが望ましい。そして、この第２のトレンチ溝６１内には、チャンネルを形成するための第２の絶縁膜６２を介して制御電極となるゲート電極６３が形成されている。
【０１０８】
さらに、半導体基板１１の他方の面には、ドレイン電極２０が形成され、ウエル層１３上にソース層１４及びウエル層１３と接続するソース電極２１が形成されている。
【０１０９】
また、埋め込み電極５３は、ソース電極２１と接続され、ゲート電極６３は、層間絶縁膜により埋め込み電極５３及びソース電極２１と絶縁され、上層の引き出しゲート電極（図示省略）に接続されている。
【０１１０】
そして、上記第１の実施形態と同様に、埋め込み電極５３の電圧は、素子の耐圧とオン抵抗のトレードオフが最適になるように制御される。
【０１１１】
また、第１、第２の絶縁膜５２、６２は、例えばシリコン酸化膜（ＳｉＯ2膜）のような同一の絶縁膜であってもよいが、第１、第２の絶縁膜５２、６２が異なる絶縁膜であってもよい。この場合、第１の絶縁膜５２は例えばＳｉＯ2膜、第２の絶縁膜６２は例えばＳｉＯ2膜／Ｓｉ3Ｎ4／ＯＮＯ膜からなる。
【０１１２】
また、第１の絶縁膜５２は第２の絶縁膜６２の膜厚よりも厚くすることが望ましい。この第１の絶縁膜５２の膜厚は耐圧で決定し、第２の絶縁膜６２の膜厚はしきい値電圧で決定するとよい。
【０１１３】
また、ドリフト層１２の濃度を半導体基板１１に近づくに従って高くすることが望ましい。
【０１１４】
次に、図３０乃至図３７を参照して、上記第５の実施形態における埋め込み型のパワーＭＯＳＦＥＴの形成方法について以下に説明する。
【０１１５】
まず、第３０に示すように、ｎ＋型の半導体基板１１の表面にｎ型のドリフト層１２がエピタキシャル成長により形成され、このドリフト層１２の表面にｐ型のウエル層１３が形成され、図３１に示すように、このウエル層１３の表面にストライプ状のｎ＋型のソース層１４が水平方向に所定間隔をおいて選択的に拡散形成される。
【０１１６】
次に、図３２に示すように、例えばＲＩＥにより、ストライプ状の複数の第１のトレンチ溝５１がソース層１４を横切って垂直方向に形成される。この第１のトレンチ溝５１は、ウエル層１３の表面からウエル層１３を貫いてドリフト層１２内の半導体基板１１近傍に至る深さに形成される。
【０１１７】
次に、図３３に示すように、例えば熱酸化により、第１のトレンチ溝５１の内側面及び底面に、例えば３０００Å〜３００００Åの膜厚を有する第１の絶縁膜５２が形成される。
【０１１８】
次に、図３４に示すように、第１のトレンチ溝５１を含むウエル層１３の表面にポリシリコン膜が形成され、第１のトレンチ溝５１が埋め込まれる。続いて、このポリシリコン膜がエッチバックされ、このエッチバックされたポリシリコン膜の表面が、ウエル層１３の表面と同じ高さになるように形成される。その後、例えば熱酸化により、第１のトレンチ溝５１上部のポリシリコン膜の表面に第１の絶縁膜５２が形成される。尚、この第１のトレンチ溝５１上部の第１の絶縁膜５２は、堆積により形成されてもよい。その結果、第１のトレンチ溝５１内に、ポリシリコンからなる埋め込み電極５３が形成される。
【０１１９】
次に、図３５に示すように、例えばＲＩＥにより、第１のトレンチ溝５１間に、この第１のトレンチ溝５１と交差、例えば直交する方向、即ち、水平方向に複数の第２のトレンチ溝６１が形成される。尚、ソース層１４は、図３１に示した様にストライプ状にせずに全面に形成して、第２のトレンチ溝６１で図３５の様に形成することも当然可能である。この第２のトレンチ溝６１は、ソース層１４の表面からウエル層１３を貫いてドリフト層１２内に至る深さで、第１のトレンチ溝５１よりは浅く形成される。また、この第２のトレンチ溝６１は、第１のトレンチ溝５１と必ずしも接するように形成される必要はない。
【０１２０】
次に、図３６に示すように、例えば熱酸化により、第２のトレンチ溝６１の側面及び底面に、例えば４００乃至４５０Åの膜厚を有する第２の絶縁膜６２が形成される。
【０１２１】
次に、図３７に示すように、第２のトレンチ溝６１を含むウエル層１３の表面にポリシリコン膜が形成され、第２のトレンチ溝６１が埋め込まれる。続いて、このポリシリコン膜がエッチバックされ、このエッチバックされたポリシリコン膜の表面が、ウエル層１３の表面と同じ高さになるように形成される。その後、例えば熱酸化により、第２のトレンチ溝６１上部のポリシリコン膜の表面に第２の絶縁膜６２が形成される。尚、この第２のトレンチ溝６１上部の第２の絶縁膜６２は、堆積により形成されてもよい。その結果、第２のトレンチ溝６１内に、ポリシリコンからなるゲート電極６３が形成される。
【０１２２】
上記第５の実施形態においても、第１の実施形態と同様の効果が得られる。さらに、埋め込み電極及びゲート電極を、各々、別個のトレンチ溝内に形成しているので、第１の実施形態のように同一のトレンチ溝内に形成する場合に比べて、製造プロセスが容易になるという利点がある。
尚、上記の製造工程の例では、深いトレンチ溝を形成した後に、浅いトレンチ溝（後で述べるようにプレーナ構造でもよい）によるゲート構造を形成したが、逆にゲート構造を形成した後に、例えば電極工程の直前に深いトレンチ溝を形成して埋めてもよい。
上記第５の実施形態では、第２のトレンチ溝を第１のトレンチ溝と交差するように形成したが、第１のトレンチ溝に沿って形成し、ソース層を第２のトレンチ溝に接するように形成してもよい。
【０１２３】
また、上記第５の実施形態では、ゲート電極６３間のソース層１４は、前記ゲート電極６３に一端部が接し、且つ隣接する他端部が互に接触しないように離間して設けているが、隣接する前記ソース層１４の他端部を互に接触させてもよく、この場合には、図３１において、ソース層１４をウエル層１３の表面全面に形成し、図３５に示すように、トレンチ溝６１で自己整合形成すればよい。
【０１２４】
さらにまた、上記第５の実施形態では、第１のトレンチ溝及び第２のトレンチ溝の双方がストライプ状で且つそれぞれが直交しているが、本発明では、耐圧を出すための第１のトレンチ溝とゲートを形成する第２のトレンチ溝が独立していることが特徴であり、溝の構造がストライプ構造でなく先に述べた様に円形状、四角形状、六角形状等のいずれでも良く、また、それぞれの位置関係も直交以外の並列、６０度で交わる等いかなる形状も採りうることは明らかである。
【０１２５】
また、トレンチ溝５１は、半導体基板１１に至るまで形成してもよい。
【０１２６】
［第６の実施形態］
図３８は、本発明の第６の実施形態に係わるパワ−ＭＯＳＦＥＴ（半導体素子）の要部を示す断面図である。
【０１２７】
本実施形態は、上記第５の実施形態と埋め込みゲート電極の構造が異なる以外は、同じであり、上記第５の実施形態と共通する部分には共通する参照符号を付し、以下、第５の実施形態と共通する構造については詳細な説明を省略する。
【０１２８】
図３８に示すように、本実施形態では、第２のトレンチ溝５１の底面を除いた内側面に、ＳｉＯ2等の絶縁膜５５を形成し、そのトレンチ溝５１内にＳＩＰＯＳのような半絶縁性膜５６を埋め込むことにより、上記第６の実施形態における埋め込み電極と同じ機能を有する埋め込み電極を形成している。
【０１２９】
上記第６の実施形態においても、第５の実施形態と同様の効果が得られる。
【０１３０】
［第７の実施形態］
図３９は、本発明の第７の実施形態に係わるパワ−ＭＯＳＦＥＴ（半導体素子）の要部を示す断面図である。
【０１３１】
本実施形態は、上記第５の実施形態とゲート電極の構造が異なる以外は、同じであり、上記第５の実施形態と共通する部分には共通する参照符号を付し、以下、第５の実施形態と共通する構造については詳細な説明を省略する。
【０１３２】
図３９に示すように、本実施形態では、ゲート電極にプレーナ構造を採用している。第５の実施形態における第２の絶縁膜６２の代わりにゲート絶縁膜６２２、ゲート電極６３の代わりにゲート電極６３３を形成している。即ち、ドリフト層１２の表面にストライプ状のｐ型のウエル層１３が水平方向に選択的に形成され、このウエル層１３の表面にストライプ状のｎ＋型のソース層１４が選択的に形成されている。そして、ストリップ状のトレンチ溝５１が、ストリップ状のウエル層１３及びソース層と直交するように垂直方向に形成され、このトレンチ溝５１内に第１の絶縁膜５２を介して埋め込み電極５３が形成されている。一方、隣接する一方のソース層１４から他方のソース層１４に至るウエル層１３及びドリフト層１２の表面にゲート絶縁膜（第２の絶縁膜）６２２を介してゲート電極６３３が形成されている。
上記第７の実施形態においても、第５の実施形態と同様の効果が得られる。
【０１３３】
尚、上記第７の実施形態では、前記ウエル層及び前記ソース層は、前記トレンチ溝に対して交差するように形成したが、前記トレンチ溝に沿って形成してもよい。
【０１３４】
さらにまた、上記実施形態では、トレンチ溝及びゲート電極の双方がストライプ状で且つそれぞれが直交しているが、本発明では、耐圧を出すための第１のトレンチ溝とゲート電極が独立していることが特徴であり、トレンチ溝の構造がストライプ構造でなく先に述べた様に円形状、四角形状、六角形状等のいずれでも良く、また、それぞれの位置関係も直交以外の並列、６０度で交わる等いかなる形状も採りうることは明らかである。
【０１３５】
また、トレンチ溝５１は、半導体基板１１に至るまで形成されてもよい。
【０１３６】
［第８の実施形態］
図４０は、本発明の第８の実施形態に係わるパワ−ＭＯＳＦＥＴの要部を示す斜視図である。
【０１３７】
本実施形態は、上記第５の実施形態と埋め込みゲート電極の構造が異なる以外は、同じであり、上記第５の実施形態と共通する部分には共通する参照符号を付し、以下、第５の実施形態と共通する構造については詳細な説明を省略する。
【０１３８】
図４０に示すように、本実施形態では、ｎ＋型の半導体基板１１の一方の面にｎ型のドリフト層１２が形成され、このドリフト層１２の表面にｐ型のウエル層１３が形成されている。
【０１３９】
このソース層１４の表面からウエル層１３を貫いてドリフト層１２内の半導体基板１１近辺に至る深さにストリップ状の埋め込み電極となるｐ型の埋め込み拡散層７０が垂直方向（紙面上の上下方向）に複数形成されている。
【０１４０】
そして、ウエル層１３には、埋め込み拡散層７０と交差、例えば直交する方向、即ち水平方向にｎ＋型のソース層１４が所定間隔をおいて選択的に拡散形成されている。
【０１４１】
また、ソース層１４の表面からウエル層１３を貫いてドリフト層１２内に至るまでストリップ状の第２のトレンチ溝６１が埋め込み拡散層７０と交差、例えば直交するように複数形成されている。この第２のトレンチ溝６１は、埋め込み拡散層７０よりも浅く形成されていることが望ましい。そして、この第２のトレンチ溝６１内には、チャンネルを形成するための第２の絶縁膜６２を介して制御電極となるゲート電極６３が形成されている。
【０１４２】
尚、埋め込み拡散層７０上にゲート電極６３及びソース層１４が存在しても、この部分はＭＯＳＦＥＴの動作に関係ないため支障がない。また、埋め込み拡散層７０間の領域にのみ選択的にゲート電極６３及びソース層１４を形成することが好ましいが、この場合には、製造プロセスが若干複雑になる。
【０１４３】
さらに、半導体基板１１の他方の面には、ドレイン電極２０が形成され、ウエル層１３上にソース層１４及びウエル層１３と接続するソース電極２１が形成されている。
【０１４４】
また、埋め込み拡散層７０は、ソース電極２１と接続され、ゲート電極６３は、埋め込み拡散層７０及びソース電極２１と絶縁され、上層の引き出しゲート電極（図示省略）に接続されている。
【０１４５】
上記第８の実施形態においても、第５の実施形態と同様の効果が得られる。
【０１４６】
［第９の実施形態］
図４１は、本発明の第９の実施形態に係わるパワ−ＭＯＳＦＥＴ（半導体素子）の要部を示す断面図である。
【０１４７】
本実施形態は、上記第８の実施形態と埋め込み拡散層の構造が異なる以外は、同じであり、上記第８の実施形態と共通する部分には共通する参照符号を付し、以下、第８の実施形態と共通する構造については詳細な説明を省略する。
【０１４８】
図４１に示すように、本実施形態では、上記５の実施形態と同様に第１のトレンチ溝５１を形成し、例えば斜めインプラにより、第１のトレンチ溝５１の内側面にｐ型の不純物を注入した後、再拡散させて埋め込み電極となるｐ型の埋め込み拡散層７０を形成し、さらに、この第１のトレンチ溝５１内にＳｉＯ2等の絶縁膜７２を埋め込んでいる。
【０１４９】
上記第９の実施形態においても、第５の実施形態と同様の効果が得られる。
【０１５０】
［第１０の実施形態］
図４２は、本発明の第１０の実施形態に係わるパワ−ＭＯＳＦＥＴ（半導体素子）の要部を示す断面図である。
【０１５１】
本実施形態は、上記第８の実施形態と埋め込み拡散層の構造が異なる以外は、同じであり、上記第８の実施形態と共通する部分には共通する参照符号を付し、以下、第８の実施形態と共通する構造については詳細な説明を省略する。
【０１５２】
図４２に示すように、本実施形態では、上記５の実施形態と同様に第１のトレンチ溝５１を形成し、例えば斜めインプラにより、第１のトレンチ溝５１の内側面にｐ型及びｎ型の不純物を注入した後、再拡散させてトレンチ溝５１側にｎ型拡散層７２、このｎ型拡散層７２とドリフト層１２との間に埋め込み電極となるｐ型の埋め込み拡散層７０を形成し、さらに、この第１のトレンチ溝５１内にＳｉＯ2等の絶縁膜７２を埋め込んでいる。
上記第１０の実施形態においても、第５の実施形態と同様の効果が得られる。
以上述べた本発明の第５乃至第１０の実施形態においては、耐圧を出すための深いトレンチ領域と独立に、チャネル領域を形成していることが構造上の特徴である。すなわち、深いトレンチ領域を埋める材料や深いトレンチの構造に無関係にチャネル構造（例では、トレンチ構造及びプレーナ構造）を別の領域に形成することが特徴である。
【０１５３】
［第１１の実施形態］
図４３は、本発明の第１１の実施形態に係わるパワ−ＭＯＳＦＥＴ（半導体素子）の要部を示す断面である。
【０１５４】
図４３に示すように、ｎ＋型の半導体基板１１の一方の面にｎ型のドリフト層１２が形成され、このドリフト層１２の表面から半導体基板１１近傍に至る深さにストリップ状の埋め込み電極となるｐ型の埋め込み拡散層８０が所定間隔をおいて垂直方向に複数形成されている。この埋め込み拡散層８０を含むドリフト層１２の表面には、ｐ型のウエル層１３が形成されている。
【０１５５】
この埋め込み拡散層８０間のウエル層１３部分には、ストライプ状のｎ＋型ソース層１４が埋め込み拡散層８０に沿って選択的に拡散形成されている。
【０１５６】
また、ソース層１４の表面からウエル層１３を貫いてドリフト層１２内に至る深さにストリップ状の第２のトレンチ溝６１が埋め込み拡散層８０に沿って形成されている。この第２のトレンチ溝６１は、埋め込み拡散層７０よりも浅く形成されていることが望ましい。そして、この第２のトレンチ溝６１内には、チャンネルを形成するための第２の絶縁膜６２を介して制御電極となるゲート電極６３が形成されている。
【０１５７】
さらに、半導体基板１１の他方の面には、ドレイン電極２０が形成され、ウエル層１３上にソース層１４及びウエル層１３と接続するソース電極２１が形成されている。
【０１５８】
また、埋め込み拡散層８０は、ウエル層１３を介してソース電極２１と接続され、ゲート電極６３は、埋め込み拡散層８０及びソース電極２１と絶縁され、上層の引き出しゲート電極（図示省略）に接続されている。
【０１５９】
上記第１１の実施形態においても、第５の実施形態と同様の効果が得られる。
さらに、ゲート電極及びソース層と埋め込み拡散電極とを同一方向に形成するため、交差させる構造の実施形態に比べて、製造プロセスが容易であるという利点がある。
【０１６０】
以上のように、第１乃至第１１の実施形態によれば、オン抵抗を低減できるとともに、耐圧を向上することができる。さらに、オン電圧の低減や素子の微細化を図ることもできる。
【０１６１】
尚、本発明の構造によれば、オン抵抗の低減を実現するために、従来のように埋め込み拡散層を形成する必要がない。このため、スイッチングの速度や、逆導通ダイオードの特性が悪化するという問題は生じないことは言うまでもない。さらに、埋め込み拡散層を有する構造に比べて、本発明はコストの低減を図ることができる。
【０１６２】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【０１６３】
【発明の効果】
以上説明したように本発明によれば、オン抵抗を低減できるとともに、耐圧を向上することができる半導体素子を提供できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施形態に係わる半導体素子の終端部までを示す平面図。
【図２】図２は、図１の２−２線に沿った半導体素子の断面図。
【図３】図３は、図１の３−３線に沿った終端部及び終端部の外側を含む半導体素子の断面図。
【図４】図４は、本発明の第１の実施形態に係わる半導体素子を示す斜視図。
【図５】図５は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図６】図６は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図７】図７は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図８】図８は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図９】図９は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図１０】図１０は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図１１】図１１は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図１２】図１２は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図１３】図１３は、本発明の第１の実施形態に係わる半導体素子の製造工程を示す断面図。
【図１４】図１４は、トレンチ溝の相互間のドリフト層と電圧との関係を示す図。
【図１５】図１５は、第１の実施形態におけるドリフト層の第１の濃度分布を示す図。
【図１６】図１６は、第１の実施形態におけるドリフト層の第１の濃度分布の他の例を示す図。
【図１７】図１７は、第１の実施形態におけるドリフト層の第２の濃度分布を示す図。
【図１８】図１８は、本発明の第２の実施形態に係わる半導体素子を示す断面図。
【図１９】図１９は、本発明の第２の実施形態に係わる他の半導体素子を示す断面図。
【図２０】図２０は、本発明の第２の実施形態に係わる他の半導体素子を示す断面図。
【図２１】図２１は、本発明の第３の実施形態に係わる半導体素子を示す断面図。
【図２２】図２２は、第４の実施形態に係わる円形状のトレンチ溝を示す平面図。
【図２３】図２３は、第４の実施形態に係わる円形状のトレンチ溝を示す平面図及び断面図。
【図２４】図２４は、第４の実施形態に係わる四角形状のトレンチ溝を示す平面図。
【図２５】図２５は、第４の実施形態に係わる六角形状の半導体基板を残して周囲に形成されたトレンチ溝を示す平面図。
【図２６】図２６は、図２５の２６−２６線に沿った断面を有する斜視図。
【図２７】図２７は、第４の実施形態に係わる六角形状を残したトレンチ溝の一部を示す斜視図。
【図２８】図２８は、本発明の第５の実施形態に係わる半導体素子を示す平面図。
【図２９】図２９は、図２８の２８−２８線に沿った半導体素子の斜視図。
【図３０】図３０は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３１】図３１は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３２】図３２は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３３】図３３は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３４】図３４は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３５】図３５は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３６】図３６は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３７】図３７は、本発明の第５の実施形態に係わる半導体素子の製造工程を示す斜視図。
【図３８】図３８は、本発明の第６の実施形態に係わる半導体素子の要部を示す断面図。
【図３９】図３９は、本発明の第７の実施形態に係わる半導体素子を示す斜視図。
【図４０】図４０は、本発明の第８の実施形態に係わる半導体素子を示す斜視図。
【図４１】図４１は、本発明の第９の実施形態に係わる半導体素子の要部を示す断面図。
【図４２】図４２は、本発明の第１０の実施形態に係わる半導体素子の要部を示す断面図。
【図４３】図４３は、本発明の第１１の実施形態に係わる半導体素子を示す平面図。
【図４４】図４４は、従来技術による半導体素子を示す断面図。
【符号の説明】
１１…半導体基板、
１１ａ…素子領域、
１２…ｎ型ドリフト層、
１２ａ…ドリフト層の高濃度領域、
１３…ｐ型ウェル層、
１４…ｎ型ソース層、
１５…ストライプ状のトレンチ溝、
１５ａ…終端トレンチ溝、
１６、５２…第１の絶縁膜、
１７、５３…埋め込み電極、
１８、６２…第２の絶縁膜、
１９、６３…ゲート電極、
２０…ドレイン電極、
２１…ソース電極、
２２…層間絶縁膜、
２３…引き出しゲート電極、
２４…ゲート絶縁膜、
３１…アノード電極、
３２…カソード電極、
４１…円形状のトレンチ溝、
４２…ｎ型拡散層、
４３…四角形状のトレンチ溝、
４４…六角形状を残したトレンチ溝
５１…第１のトレンチ溝、
６１…第２のトレンチ溝、
７０、８０…埋め込み拡散層、
７１…絶縁膜、
７２…拡散層、
６２２…ゲート絶縁膜、
６３３…ゲート電極
【図１】
0004528460.tif 000004
【図２】
0004528460.tif 000005
【図３】
0004528460.tif 000006
【図４】
0004528460.tif 000007
【図５】
0004528460.tif 000008
【図６】
0004528460.tif 000009
【図７】
0004528460.tif 000010
【図８】
0004528460.tif 000011
【図９】
0004528460.tif 000012
【図１０】
0004528460.tif 000013
【図１１】
0004528460.tif 000014
【図１２】
0004528460.tif 000015
【図１３】
0004528460.tif 000016
【図１４】
0004528460.tif 000017
【図１５】
0004528460.tif 000018
【図１６】
0004528460.tif 000019
【図１７】
0004528460.tif 000020
【図１８】
0004528460.tif 000021
【図１９】
0004528460.tif 000022
【図２０】
0004528460.tif 000023
【図２１】
0004528460.tif 000024
【図２２】
0004528460.tif 000025
【図２３】
0004528460.tif 000026
【図２４】
0004528460.tif 000027
【図２５】
0004528460.tif 000028
【図２６】
0004528460.tif 000029
【図２７】
0004528460.tif 000030
【図２８】
0004528460.tif 000031
【図２９】
0004528460.tif 000032
【図３０】
0004528460.tif 000033
【図３１】
0004528460.tif 000034
【図３２】
0004528460.tif 000035
【図３３】
0004528460.tif 000036
【図３４】
0004528460.tif 000037
【図３５】
0004528460.tif 000038
【図３６】
0004528460.tif 000039
【図３７】
0004528460.tif 000040
【図３８】
0004528460.tif 000041
【図３９】
0004528460.tif 000042
【図４０】
0004528460.tif 000043
【図４１】
0004528460.tif 000044
【図４２】
0004528460.tif 000045
【図４３】
0004528460.tif 000046
【図４４】
0004528460.tif 000047