(57)【特許請求の範囲】
【請求項１】
差動通信線路に接続される半導体装置であって、
入力回路として、
前記差動通信線路の各相導体と接地ラインまたは電源ラインの間に挿入配置され、前記各相導体に所定電圧以上のサージが印加された時にブレークダウンして、サージを前記接地ラインまたは電源ラインに逃すブレークダウン素子と、
前記差動通信線路の各相導体間に挿入配置され、前記各相導体間の電位差が所定電圧より大きい場合に自身のインピーダンスを小さく変化させるインピーダンス制御回路とを有してなり、
前記ブレークダウン素子が形成される半導体基板に、前記インピーダンス制御回路に接続する配線の第３コンタクト領域が、前記ブレークダウン素子の前記接地ラインまたは電源ラインに接続する配線の第２コンタクト領域を間に挟んで、前記ブレークダウン素子の前記各相導体に接続する配線の第１コンタクト領域と反対側に形成されてなることを特徴とする半導体装置。
【請求項２】
前記ブレークダウン素子が、２個の対称的に直列接続された横型ＭＯＳトランジスタまたはダイオードで構成されてなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ブレークダウン素子が、１個の横型ＭＯＳトランジスタまたはダイオードで構成されてなることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、
前記ブレークダウン素子が、横型ＭＯＳトランジスタで構成されてなり、
該横型ＭＯＳトランジスタが、前記埋め込み酸化膜に達する絶縁分離トレンチで取り囲まれたＳＯＩ層領域内に形成されてなり、
前記第１コンタクト領域が、該横型ＭＯＳトランジスタのドレイン領域であり、
前記第２コンタクト領域が、該横型ＭＯＳトランジスタのソース領域であり、
前記第３コンタクト領域が、前記ＳＯＩ層領域内に形成されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、
前記ブレークダウン素子が、ダイオードで構成されてなり、
該ダイオードが、前記埋め込み酸化膜に達する絶縁分離トレンチで取り囲まれたＳＯＩ層領域内に形成されてなり、
前記第１コンタクト領域が、該ダイオードのカソード領域であり、
前記第２コンタクト領域が、該ダイオードのアノード領域であり、
前記第３コンタクト領域が、前記ＳＯＩ層領域内に形成されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項６】
前記第３コンタクト領域と前記第２コンタクト領域の間に、絶縁トレンチが配置されてなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記第３コンタクト領域と前記第２コンタクト領域の間に、前記半導体基板と逆導電型の拡散領域が配置されてなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項８】
前記インピーダンス制御回路が、
ＭＯＳトランジスタまたはバイポーラトランジスタで構成されてなることことを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体装置が、車載用であることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動通信線路に接続される半導体装置に関する。
【背景技術】
【０００２】
差動通信線路に接続される半導体装置が、例えば、特開２００７−３１８７３４号公報（特許文献１）と特開２００６−６７５４３号公報（特許文献２）に開示されている。
【０００３】
図１５は、特許文献１に開示された差動通信ネットワークの構成図である。
【０００４】
図１５に示す差動通信ネットワークは、車両に搭載される、ノード間の制御通信のために複数のノードが並列にバス接続されたネットワークである。この差動通信ネットワークは、複数のノード（半導体装置）１０と、それら複数のノード１０を互いに接続させる差動通信線路（バスライン）１２と、を備えている。
【０００５】
各ノード１０はそれぞれ、車両の状態を検出するためのセンサ類やセンサからの情報に基づいてアクチュエータをコントロールする制御用のコントローラ（以下、ＥＣＵと称す）である。また、差動通信線路１２は、センサやＥＣＵの間での制御通信信号を媒介する線路であって、２本一組のツイスト線よりなっている。以下、この差動通信線路１２の各相導体を１２ａ，１２ｂとする。差動通信線路１２の各相導体１２ａ，１２ｂには、互いに逆相の差動モード電流が流れ、電位差が生じるような差動信号が流れる。
【０００６】
各ノード１０にはそれぞれ、通信回路が設けられている。ノード１０は、通信回路において差動通信線路１２での通信プロトコルに従って送信データや受信データを変換して他のノード１０との差動通信線路１２を介した通信を行う。
【０００７】
差動通信線路１２は、車両のボデー１４上に搭載され、車体前後左右に張り巡らされる。差動通信線路１２の途中には、適宜、その差動通信線路１２を分岐するための２本のバスバーを内蔵するハブ１６、及び、ネットワークとの分離・着脱を自在にするためのスルーコネクタ１８が設けられる。
【０００８】
差動通信線路１２には、差動通信ネットワークとは異なる車載システムに用いられる種類の異なる通信線路やアクチュエータを駆動するパワーライン等のハーネス群２０が並走する部分（図１５においてはその一部）がある。並走ハーネス群２０には、差動ハーネスや車両ボデーを帰路とするシングルエンドハーネス等が混在する。差動通信線路１２と並走ハーネス群２０との並走部分は、予めテープ等で密接に束ねられたハーネス束２２となっている。このハーネス束２２の位置は、例えば、車両前部と後部とを繋ぐ車両ドア下の部位などである。
【特許文献１】特開２００７−３１８７３４号公報
【特許文献２】特開２００６−６７５４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１５に示す差動通信ネットワークの構成図では、差動通信線路１２の各相導体１２ａ，１２ｂにＥＳＤ（Electro Static Discharge）等のサージが印加されると、各ノード１０の半導体装置が破壊されるおそれがある。また、各ノード１０の半導体装置において、各相導体１２ａ，１２ｂからの入力信号の電圧立ち上り及び立ち下り時にオーバーシュート（リンギング）があると、該半導体装置において誤動作が生じてしまう。
【００１０】
そこで本発明の目的は、差動通信線路に接続される半導体装置であって、差動通信線路の各相導体にサージが印加された場合に当該半導体装置へのサージ電流の流れ込みを防止すると共に、各相導体からの入力信号波形に重畳するオーバーシュート（リンギング）を抑制して当該半導体装置の誤動作を防止することのできる半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
請求項１に記載の半導体装置は、差動通信線路に接続される半導体装置であって、入力回路として、前記差動通信線路の各相導体と接地ラインまたは電源ラインの間に挿入配置され、前記各相導体に所定電圧以上のサージが印加された時にブレークダウンして、サージを前記接地ラインまたは電源ラインに逃すブレークダウン素子と、前記差動通信線路の各相導体間に挿入配置され、前記各相導体間の電位差が所定電圧より大きい場合に自身のインピーダンスを小さく変化させるインピーダンス制御回路とを有してなり、前記ブレークダウン素子が形成される半導体基板に、前記インピーダンス制御回路に接続する配線の第３コンタクト領域が、前記ブレークダウン素子の前記接地ラインまたは電源ラインに接続する配線の第２コンタクト領域を間に挟んで、前記ブレークダウン素子の前記各相導体に接続する配線の第１コンタクト領域と反対側に形成されてなることを特徴としている。
【００１２】
上記半導体装置は、入力回路として、各相導体と接地ラインまたは電源ラインの間に挿入配置されるブレークダウン素子と、差動通信線路の各相導体間に挿入配置されるインピーダンス制御回路とを有している。ブレークダウン素子は、当該半導体装置の通常動作時には影響を与えず、差動通信線路の各相導体にサージが印加された時にブレークダウンしてサージ電流を接地ラインまたは電源ラインに逃し、当該半導体装置へのサージ電流の流れ込みを防止する。また、インピーダンス制御回路は、差動通信線路の各相導体からの入力信号波形にオーバーシュート（リンギング）があると、自身のインピーダンスを小さく変化させてオーバーシュート（リンギング）を抑制し、当該半導体装置の誤動作を防止する。
【００１３】
さらに、上記ブレークダウン素子の各相導体に接続する第１コンタクト領域にサージが印加された場合には、サージ電流が第１コンタクト領域から接地ラインまたは電源ラインに接続する第２コンタクト領域に速やかに流れ込む。このため、第２コンタクト領域を間に挟んで第１コンタクト領域と反対側に配置されたインピーダンス制御回路に接続する第３コンタクト領域へのサージ電流の流れ込みを抑制することができる。従って、当該半導体装置においては、サージ電流の内部回路への流れ込みだけでなく、上記インピーダンス制御回路への流れ込みも抑制することができ、インピーダンス制御回路のサージ電流による破壊を防止することができる。
【００１４】
以上のようにして、上記半導体装置は、差動通信線路に接続される半導体装置であって、差動通信線路の各相導体にサージが印加された場合に当該半導体装置へのサージ電流の流れ込みを防止すると共に、各相導体からの入力信号波形に重畳するオーバーシュート（リンギング）を抑制して誤動作を防止することのできる半導体装置となっている。
【００１５】
上記半導体装置における前記ブレークダウン素子は、例えば請求項２に記載のように、２個の対称的に直列接続された横型ＭＯＳトランジスタまたはダイオードで構成することができる。これによれば、差動通信線路の各相導体の入力信号が正電圧と負電圧の両方をとり得る場合にも対応することができる。
【００１６】
一方、差動通信線路の各相導体の入力信号が正電圧か負電圧のいずれか一方だけの場合には、例えば請求項３に記載のように、前記ブレークダウン素子を、１個の横型ＭＯＳトランジスタまたはダイオードで構成してもよい。
【００１７】
上記半導体装置は、例えば請求項４に記載のように、前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、前記ブレークダウン素子が、横型ＭＯＳトランジスタで構成されてなり、該横型ＭＯＳトランジスタが、前記埋め込み酸化膜に達する絶縁分離トレンチで取り囲まれたＳＯＩ層領域内に形成されてなり、前記第１コンタクト領域が、該横型ＭＯＳトランジスタのドレイン領域であり、前記第２コンタクト領域が、該横型ＭＯＳトランジスタのソース領域であり、前記第３コンタクト領域が、前記ＳＯＩ層領域内に形成されてなる構成とすることができる。
【００１８】
また、例えば請求項５に記載のように、前記半導体基板が、埋め込み酸化膜を有するＳＯＩ構造の半導体基板であり、前記ブレークダウン素子が、ダイオードで構成されてなり、該ダイオードが、前記埋め込み酸化膜に達する絶縁分離トレンチで取り囲まれたＳＯＩ層領域内に形成されてなり、前記第１コンタクト領域が、該ダイオードのカソード領域であり、前記第２コンタクト領域が、該ダイオードのアノード領域であり、前記第３コンタクト領域が、前記ＳＯＩ層領域内に形成されてなる構成としてもよい。
【００１９】
上記半導体装置においては、請求項６に記載のように、前記第３コンタクト領域と前記第２コンタクト領域の間に、絶縁トレンチが配置されてなることが好ましい。該絶縁トレンチによって、最短電流経路を遮るようにして、サージ電流のインピーダンス制御回路および内部回路への流れ込みを抑制することができる。
【００２０】
また、請求項７に記載のように、前記第３コンタクト領域と前記第２コンタクト領域の間に、前記半導体基板と逆導電型の拡散領域が配置されてなるようにしてもよい。この場合にも、該拡散領域によって、最短電流経路を遮るようにして、サージ電流のインピーダンス制御回路および内部回路への流れ込みを抑制することができる。
【００２１】
上記半導体装置における前記インピーダンス制御回路は、例えば請求項８に記載のように、ＭＯＳトランジスタまたはバイポーラトランジスタで構成することができる。
【００２２】
以上のようにして、上記半導体装置は、差動通信線路に接続される半導体装置であって、差動通信線路の各相導体にサージが印加された場合に当該半導体装置へのサージ電流の流れ込みを防止すると共に、各相導体からの入力信号波形に重畳するオーバーシュート（リンギング）を抑制して当該半導体装置の誤動作を防止することができる。
【００２３】
従って、上記半導体装置は、請求項９に記載のように、上記サージやオーバーシュート（リンギング）が発生し易い過酷な環境下で使用される、車載用の半導体装置として好適である。
【発明を実施するための最良の形態】
【００２４】
本発明は、差動通信線路に接続される半導体装置に関する。以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２５】
図１は、本発明の半導体装置の一例で、半導体装置１００のブロック図である。図２は、図１の半導体装置１００を回路素子により具体化した図で、半導体装置１００の等価回路図である。また、図３と図４は、図２の半導体装置１００をより具体化した図で、それぞれ半導体装置１００の構造を模式的に示した断面図と上面図である。
【００２６】
図１に示す半導体装置１００は、差動通信線路（バスライン）に接続される車載用の半導体装置で、図１５に示されている差動通信ネットワークで各ノード１０に相当する半導体装置である。図１では、差動通信線路の各相導体を、ＢＰ（バスラインプラス）とＢＭ（バスラインマイナス）で示している。
【００２７】
半導体装置１００は、図１に示すように、入力回路として、ブレークダウン素子Ｅ１，Ｅ２とインピーダンス制御回路Ｋ１とを有している。
【００２８】
ブレークダウン素子Ｅ１，Ｅ２は、差動通信線路の各相導体ＢＰ，ＢＭと接地ラインの間に挿入配置され、各相導体ＢＰ，ＢＭに所定電圧以上のサージが印加された時にブレークダウンして、サージを接地ラインに逃す。半導体装置１００におけるブレークダウン素子Ｅ１，Ｅ２は、それぞれ、図２に示すように２個の対称的に直列接続された横型ＭＯＳトランジスタＬ１１，Ｌ１２とＬ２１，Ｌ２２で構成されている。尚、半導体装置１００では、ブレークダウン素子Ｅ１，Ｅ２のどちらについても、差動通信線路の各相導体ＢＰ，ＢＭと接地ラインの間に挿入配置されている。しかしながら、これに限らず、ブレークダウン素子Ｅ１，Ｅ２のいずれか一方あるいは両者を各相導体ＢＰ，ＢＭと電源ラインの間に挿入配置して、各相導体ＢＰ，ＢＭに所定電圧以上のサージが印加された時にサージを電源ラインに逃すようにしてもよい。
【００２９】
以上のように、ブレークダウン素子Ｅ１，Ｅ２は、半導体装置１００の通常動作時には影響を与えず、差動通信線路の各相導体ＢＰ，ＢＭにサージが印加された時にブレークダウンしてサージ電流を接地ラインまたは電源ラインに逃し、半導体装置１００へのサージ電流の流れ込みを防止する。
【００３０】
インピーダンス制御回路Ｋ１は、差動通信線路の各相導体ＢＰ，ＢＭ間に挿入配置され、各相導体ＢＰ，ＢＭ間の電位差が所定電圧より大きい場合に自身のインピーダンスを小さく変化させる。図２に示すように、半導体装置１００のインピーダンス制御回路Ｋ１はＭＯＳトランジスタＭ１，Ｍ２で構成されているが、これに限らず、例えばバイポーラトランジスタで構成するようにしてもよい。
【００３１】
図５は、インピーダンス制御回路Ｋ１の機能を説明する図である。図５（ａ）は、差動通信線路の各相導体ＢＰ，ＢＭからのオーバーシュート（リンギング）がある入力信号波形を示した図であり、図５（ｂ）は、インピーダンス制御回路Ｋ１通過後の各相導体ＢＰ，ＢＭの信号波形を示した図である。図５に示すように、インピーダンス制御回路Ｋ１は、差動通信線路の各相導体ＢＰ，ＢＭからの入力信号波形にオーバーシュート（リンギング）があると、自身のインピーダンスを小さく変化させてオーバーシュート（リンギング）を抑制し、当該半導体装置１００の誤動作を防止する。
【００３２】
より詳細に説明すると、インピーダンス制御回路Ｋ１では、各相導体ＢＰ，ＢＭ間の電圧を検出し、その電位差により各相導体ＢＰ，ＢＭ間のインピーダンスを調整する。各相導体ＢＰ，ＢＭ間の電位差が小さい場合は、ハイインピーダンスとし、高速にスイッチングを行う。電位差がある閾値より大きくなった場合には、インピーダンスを低下させ、スイッチングスピードを低下させる。これにより電圧のリンギングが減少し、ノイズの放出を減少させることができるとともに、通信に必要な各相導体ＢＭ，ＢＭ間の電位差を充分確保できるようになる。
【００３３】
尚、前述したように、半導体装置１００におけるブレークダウン素子Ｅ１，Ｅ２は、それぞれ、２個の対称的に直列接続された横型ＭＯＳトランジスタＬ１１，Ｌ１２とＬ２１，Ｌ２２で構成されていた。これは、図５に示す差動通信線路の各相導体ＢＰ，ＢＭの入力信号が正電圧と負電圧の両方をとり得る場合に対応したものである。
【００３４】
図３に示すように、半導体装置１００は、埋め込み酸化膜２を有するＳＯＩ構造の半導体基板（ＳＯＩ層）１に形成されている。また、ブレークダウン素子Ｅ１，Ｅ２を構成する横型ＭＯＳトランジスタＬ１１，Ｌ１２，Ｌ２１，Ｌ２２が、埋め込み酸化膜２に達する絶縁分離トレンチＴ１で取り囲まれたＳＯＩ層領域内に形成されている。さらに、ブレークダウン素子Ｅ１の横型ＭＯＳトランジスタＬ１１が形成されているＳＯＩ層領域内においては、インピーダンス制御回路Ｋ１に接続する配線ＳＰの第３コンタクト領域Ｃ３が、接地ラインに接続する配線の第２コンタクト領域（ソース領域）Ｃ２を間に挟んで、各相導体ＢＰに接続する配線の第１コンタクト領域（ドレイン領域）Ｃ１と反対側に形成されている。同様に、ブレークダウン素子Ｅ２の横型ＭＯＳトランジスタＬ２１が形成されているＳＯＩ層領域内においては、インピーダンス制御回路Ｋ１に接続する配線ＳＭの第３コンタクト領域Ｃ６が、接地ラインに接続する配線の第２コンタクト領域（ソース領域）Ｃ５を間に挟んで、各相導体ＢＭに接続する配線の第１コンタクト領域（ドレイン領域）Ｃ４と反対側に形成されている。
【００３５】
上記半導体装置１００においては、ブレークダウン素子Ｅ１，Ｅ２の横型ＭＯＳトランジスタＬ１１，Ｌ２１における各相導体ＢＰ，ＢＭに接続する第１コンタクト領域（ドレイン領域）Ｃ１，Ｃ４にサージが印加された場合には、サージ電流が第１コンタクト領域Ｃ１，Ｃ４から接地ライン（または電源ライン）に接続する第２コンタクト領域（ソース領域）Ｃ２，Ｃ５に速やかに流れ込む。このため、第２コンタクト領域Ｃ２，Ｃ５を間に挟んで第１コンタクト領域Ｃ１，Ｃ４と反対側に配置されたインピーダンス制御回路に接続する第３コンタクト領域Ｃ３，Ｃ６へのサージ電流の流れ込みを抑制することができる。従って、半導体装置１００においては、サージ電流の内部回路への流れ込みだけでなく、インピーダンス制御回路Ｋ１への流れ込みも抑制することができ、インピーダンス制御回路Ｋ１のサージ電流による破壊を防止することができる。
【００３６】
以上のようにして、図１〜図４に示す半導体装置１００は、差動通信線路に接続される半導体装置であって、差動通信線路の各相導体ＢＰ，ＢＭにサージが印加された場合に当該半導体装置１００へのサージ電流の流れ込みを防止すると共に、各相導体ＢＰ，ＢＭからの入力信号波形に重畳するオーバーシュート（リンギング）を抑制して誤動作を防止することのできる半導体装置となっている。
【００３７】
図６〜図８は、別の半導体装置の例で、図６は、半導体装置１０１の等価回路図である。また、図７と図８は、それぞれ半導体装置１０１の構造を模式的に示した断面図と上面図である。尚、以下に例示する各半導体装置において、図１〜図４に示した半導体装置１００と同様の部分については、同じ符号を付した。また、以下に例示する各半導体装置の断面図では、簡単化のため、インピーダンス制御回路Ｋ１の図示を省略している。
【００３８】
図１〜図４に示した半導体装置１００では、ブレークダウン素子Ｅ１，Ｅ２が、それぞれ、２個の対称的に直列接続された横型ＭＯＳトランジスタＬ１１，Ｌ１２とＬ２１，Ｌ２２で構成されていた。これに対して、図６〜図８に示す半導体装置１０１では、ブレークダウン素子Ｅ３，Ｅ４を、それぞれ、１個の横型ＭＯＳトランジスタＬ１１とＬ２１で構成している。図５に示す差動通信線路の各相導体ＢＰ，ＢＭの入力信号が正電圧か負電圧のいずれか一方だけの場合には、図６〜図８に示す半導体装置１０１のように、１個の素子でサージ電流を接地ラインまたは電源ラインに逃すようにしてもよい。
【００３９】
また、半導体装置１０１においても、図７に示すように、それぞれ、ブレークダウン素子Ｅ３，Ｅ４の横型ＭＯＳトランジスタＬ１１，Ｌ２１が形成されているＳＯＩ層領域内において、インピーダンス制御回路Ｋ１に接続する配線ＳＰの第３コンタクト領域Ｃ３，Ｃ６が、接地ラインに接続する配線の第２コンタクト領域（ソース領域）Ｃ２，５を間に挟んで、各相導体ＢＰ，ＢＭに接続する配線の第１コンタクト領域（ドレイン領域）Ｃ１，Ｃ４と反対側に形成されている。従って、図６〜図８に示す半導体装置１０１においても、図１〜図４に示した半導体装置１００と同様に、サージ電流の内部回路への流れ込みだけでなく、インピーダンス制御回路Ｋ１への流れ込みも抑制することができ、インピーダンス制御回路Ｋ１のサージ電流による破壊を防止することができる。
【００４０】
上記効果を、図１〜図４の半導体装置１００に較べてより簡単な図６〜図８の半導体装置１０１でより詳細に説明する。半導体装置１０１のブレークダウン素子Ｅ３では、例えば各相導体ＢＰに印加された正電圧のＥＳＤサージは、横型ＭＯＳトランジスタＬ１１の第１コンタクト領域（ドレイン領域ｎ＋）Ｃ１からドレイン領域ｎを通り、半導体基板（ＳＯＩ層ｎ−）１に印加される。そこで、横型ＭＯＳトランジスタＬ１１のボディ領域ｐとの間でブレークダウンを生じて、第２コンタクト領域（ソース領域）Ｃ２を通って、低インピーダンスで接続された接地ライン（または電源ライン）にサージ電流が流れ去る。
【００４１】
上記電流経路の外に、第３コンタクト領域（拡散領域ｎ＋）Ｃ３が配置されて、配線ＳＰで、インピーダンス制御回路Ｋ１へ接続されている。このため、サージ電流の大部分が第２コンタクト領域（ソース領域）Ｃ２に流れ込み、サージ電流のインピーダンス制御回路Ｋ１への流れ込みが抑制される。また、第３コンタクト領域Ｃ３は、各相導体ＢＰが接続する横型ＭＯＳトランジスタＬ１１の第１コンタクト領域（ドレイン領域ｎ＋）Ｃ１と同じＮ導電型の半導体層で繋がっており、各相導体ＢＰとインピーダンス制御回路Ｋ１へ接続されている配線ＳＰは、ほぼ同一の電位となる。以上のようにして、半導体装置１０１では、各相導体ＢＰに接続されたインピーダンス制御回路Ｋ１のサージ電流による破壊を防止することができる。半導体装置１０１のブレークダウン素子Ｅ４も、上記と同様に機能する。
【００４２】
以上のようにして、半導体装置１０１では、各相導体ＢＰ，ＢＭの電位を配線ＳＰ，ＳＭでインピーダンス制御回路Ｋ１に導き、各相導体ＢＰ，ＢＭの電位差（配線ＳＰ，ＳＭの電位差）により、インピーダンス制御回路Ｋ１のインピーダンスを変化させる。
【００４３】
図９と図１０も、別の半導体装置の例で、図９は、半導体装置１０２の等価回路図であり、図１０は、半導体装置１０２の構造を模式的に示した断面図である。
【００４４】
図１〜図４に示した半導体装置１００では、ブレークダウン素子Ｅ１，Ｅ２が、それぞれ、２個の対称的に直列接続された横型ＭＯＳトランジスタＬ１１，Ｌ１２とＬ２１，Ｌ２２で構成されていた。これに対して、図９と図１０に示す半導体装置１０２では、ブレークダウン素子Ｅ５，Ｅ６を、２個の対称的に直列接続されたダイオードＤ１１，Ｄ１２とＤ２１，Ｄ２２で構成している。
【００４５】
半導体装置１０２においても、図１０に示すように、それぞれ、ブレークダウン素子Ｅ５，Ｅ６のダイオードＤ１１，Ｄ２１が形成されているＳＯＩ層領域内において、インピーダンス制御回路Ｋ１に接続する配線ＳＰの第３コンタクト領域Ｃ３，Ｃ６が、接地ラインに接続する配線の第２コンタクト領域（アノード領域）Ｃ２，５を間に挟んで、各相導体ＢＰ，ＢＭに接続する配線の第１コンタクト領域（カソード領域）Ｃ１，Ｃ４と反対側に形成されている。従って、図９と図１０に示す半導体装置１０２においても、図１〜図４に示した半導体装置１００と同様に、サージ電流の内部回路への流れ込みだけでなく、インピーダンス制御回路Ｋ１への流れ込みも抑制することができ、インピーダンス制御回路Ｋ１のサージ電流による破壊を防止することができる。
【００４６】
尚、半導体装置１０２におけるブレークダウン素子Ｅ５，Ｅ６は、それぞれ、２個の対称的に直列接続されたダイオードＤ１１，Ｄ１２とＤ２１，Ｄ２２で構成されている。これは、図５に示す差動通信線路の各相導体ＢＰ，ＢＭの入力信号が正電圧と負電圧の両方をとり得る場合に対応したものである。横型ＭＯＳトランジスタでブレークダウン素子が構成されている半導体装置１００，１０１の場合と同様にして、図５に示す差動通信線路の各相導体ＢＰ，ＢＭの入力信号が正電圧か負電圧のいずれか一方だけの場合には、ダイオードでブレークダウン素子が構成される半導体装置についても、ブレークダウン素子をそれぞれ１個のダイオードで構成することが可能である。
【００４７】
次に、上記半導体装置１００〜１０２のより好ましい形態について説明する。
【００４８】
図１１は、半導体装置１０３の構造を模式的に示した断面図である。
【００４９】
図１１の半導体装置１０３におけるブレークダウン素子Ｅ７，Ｅ８の構造では、図７に示す半導体装置１０１のブレークダウン素子Ｅ３，Ｅ４の構造と比較して、第３コンタクト領域Ｃ３，Ｃ６と第２コンタクト領域Ｃ２，Ｃ５の間に、最短電流経路を遮るようにして、埋め込み酸化膜２に達していない絶縁トレンチＴ２が配置されている。該絶縁トレンチＴ２によって、図１１の半導体装置１０３では、図７の半導体装置１０１に較べて、サージ電流のインピーダンス制御回路および内部回路への流れ込みをより抑制することができる。
【００５０】
図１２と図１３は、それぞれ、半導体装置１０４，１０５の構造を模式的に示した上面図である。
【００５１】
図１２と図１３の半導体装置１０４，１０５におけるブレークダウン素子Ｅ９，Ｅ１０およびＥ１１，Ｅ１２の構造では、図８に示す半導体装置１０１におけるブレークダウン素子Ｅ３，Ｅ４の構造と比較して、第３コンタクト領域Ｃ３，Ｃ６と第２コンタクト領域Ｃ２，Ｃ５の間に、最短電流経路を遮るようにして、絶縁分離トレンチＴ１から突き出るように形成された絶縁トレンチＴ３，Ｔ４が配置されている。該絶縁トレンチＴ３，Ｔ４によって、図１２と図１３の半導体装置１０４，１０５では、図８の半導体装置１０１に較べて、サージ電流のインピーダンス制御回路および内部回路への流れ込みをより抑制することができる。図１２と図１３の半導体装置１０４，１０５における絶縁トレンチＴ３，Ｔ４は、絶縁分離トレンチＴ１の形成工程により同時に形成できるため、工程コストが安い。また、絶縁トレンチＴ３，Ｔ４の隙間間隔で、第１コンタクト領域Ｃ１，Ｃ４と第３コンタクト領域Ｃ３，Ｃ６の間のインピーダンスを制御すことができる。
【００５２】
図１４は、半導体装置１０６の構造を模式的に示した断面図である。
【００５３】
図１４の半導体装置１０３におけるブレークダウン素子Ｅ１３，Ｅ１４の構造では、図７に示す半導体装置１０１のブレークダウン素子Ｅ３，Ｅ４の構造と比較して、第３コンタクト領域Ｃ３，Ｃ６と第２コンタクト領域Ｃ２，Ｃ５の間に、最短電流経路を遮るようにして、半導体基板１と逆導電型の拡散領域Ｓ１が配置されている。該拡散領域Ｓ１によって、図１４の半導体装置１０６では、図７の半導体装置１０１に較べて、サージ電流のインピーダンス制御回路および内部回路への流れ込みをより抑制することができる。
【００５４】
以上、図１１〜図１４では、１個の横型ＭＯＳトランジスタで構成されたブレークダウン素子を例にして説明したが、２個の対称的に直列接続された横型ＭＯＳトランジスタで
構成されるブレークダウン素子や、ダイオードで構成されるブレークダウン素子についても、絶縁トレンチＴ２〜Ｔ４や拡散領域Ｓ１を配置することで同様の効果が得られる。
【００５５】
また、半導体装置１００〜１０６ではＳＯＩ構造の半導体基板が用いられていたが、これに限らず、半導体基板としてバルクシリコン単結晶基板を用い、例えば各素子をＰＮ接合分離するようにしてもよい。
【００５６】
以上のようにして、上記半導体装置は、差動通信線路に接続される半導体装置であって、差動通信線路の各相導体にサージが印加された場合に当該半導体装置へのサージ電流の流れ込みを防止すると共に、各相導体からの入力信号波形に重畳するオーバーシュート（リンギング）を抑制して当該半導体装置の誤動作を防止することができる。
【００５７】
従って、上記半導体装置は、サージやオーバーシュート（リンギング）が発生し易い過酷な環境下で使用される、車載用の半導体装置として好適である。
【図面の簡単な説明】
【００５８】
【図１】本発明の半導体装置の一例で、半導体装置１００のブロック図である。
【図２】図１の半導体装置１００を回路素子により具体化した図で、半導体装置１００の等価回路図である。
【図３】図２の半導体装置１００をより具体化した図で、半導体装置１００の構造を模式的に示した断面図である。
【図４】図２の半導体装置１００をより具体化した図で、半導体装置１００の構造を模式的に示した上面図である。
【図５】インピーダンス制御回路Ｋ１の機能を説明する図で、（ａ）は、差動通信線路の各相導体ＢＰ，ＢＭからのオーバーシュート（リンギング）がある入力信号波形を示した図であり、（ｂ）は、インピーダンス制御回路Ｋ１通過後の各相導体ＢＰ，ＢＭの信号波形を示した図である。
【図６】別の半導体装置の例で、半導体装置１０１の等価回路図である。
【図７】半導体装置１０１の構造を模式的に示した断面図である。
【図８】半導体装置１０１の構造を模式的に示した上面図である。
【図９】別の半導体装置の例で、半導体装置１０２の等価回路図である。
【図１０】半導体装置１０２の構造を模式的に示した断面図である。
【図１１】半導体装置１０３の構造を模式的に示した断面図である。
【図１２】半導体装置１０４の構造を模式的に示した上面図である。
【図１３】半導体装置１０５の構造を模式的に示した上面図である。
【図１４】半導体装置１０６の構造を模式的に示した断面図である。
【図１５】特許文献１に開示された差動通信ネットワークの構成図である。
【符号の説明】
【００５９】
１００〜１０６  半導体装置
ＢＰ，ＢＭ  各相導体
Ｅ１〜Ｅ１４  ブレークダウン素子
Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２  横型ＭＯＳトランジスタ
Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２  ダイオード
Ｃ１  第１コンタクト領域
Ｃ２  第２コンタクト領域
Ｃ３  第３コンタクト領域
ＳＰ，ＳＭ  配線
Ｋ１  インピーダンス制御回路
Ｍ１，Ｍ２  ＭＯＳトランジスタ
１  半導体基板（ＳＯＩ層）
２  埋め込み絶縁膜
Ｔ１  絶縁分離トレンチ
Ｔ２〜Ｔ４  絶縁トレンチ
Ｓ１  拡散領域
【図１】
0004536788.tif 000002
【図２】
0004536788.tif 000003
【図３】
0004536788.tif 000004
【図４】
0004536788.tif 000005
【図５】
0004536788.tif 000006
【図６】
0004536788.tif 000007
【図７】
0004536788.tif 000008
【図８】
0004536788.tif 000009
【図９】
0004536788.tif 000010
【図１０】
0004536788.tif 000011
【図１１】
0004536788.tif 000012
【図１２】
0004536788.tif 000013
【図１３】
0004536788.tif 000014
【図１４】
0004536788.tif 000015
【図１５】
0004536788.tif 000016