(57)【特許請求の範囲】
【請求項１】
コンタクト領域及び画素領域を含む第１基板と、
前記第１基板上に形成され、前記コンタクト領域及び画素領域を定義するスキャン線、第１電源線及び第２電源線を含む信号線と、
前記信号線上に形成され、前記第１及び第２電源線の一部をそれぞれ露出させる第１及び第２ビアホールを含むゲート絶縁膜と、
前記ゲート絶縁膜上のコンタクト領域及び画素領域にそれぞれ形成された第１コンタクト層及び半導体層と、
前記第１コンタクト層上に形成された第２コンタクト層、並びに前記半導体層上に形成されたソース電極及びドレーン電極と、
前記第１ビアホールを通じて前記第２コンタクト層と前記第１電源線とを接続する第１接続配線と、
前記第２ビアホールを通じて前記ソース電極及びドレーン電極の中のいずれか１つと前記第２電源線とを接続する第２接続配線と、
前記第１基板と対向する第２基板と、
前記第２基板上に形成された第１電極と、
前記第１電極上に形成され、前記第１電極の一部を露出させる第１コンタクトホール及び開口部を含む画素定義膜と、
前記画素定義膜上に形成された第１及び第２スペーサと、
前記開口部内に形成された発光層と、
前記第１スペーサ上に形成され、前記第１電極と前記第２コンタクト層とを接続する第３接続配線と、
前記第２スペーサ及び発光層上に形成され、前記ソース電極及びドレーン電極の中のいずれか他の１つと電気的に接続する第２電極と
を備えたことを特徴とする電界発光表示装置。
【請求項２】
前記第１コンタクト層の高さは前記半導体層の高さと同一であり、前記第２コンタクト層の高さは前記ソース電極及びドレーン電極の高さと同一である
請求項１記載の電界発光表示装置。
【請求項３】
前記第１電極はアノードであり、前記第２電極はカソードである
請求項１記載の電界発光表示装置。
【請求項４】
前記発光層は、有機物からなる
請求項１記載の電界発光表示装置。
【請求項５】
前記第１電源線は正の電源線であり、前記第２電源線は負の電源線である
請求項１記載の電界発光表示装置。
【請求項６】
前記第２コンタクト層、ソース電極及びドレーン電極上に形成され、前記第２コンタクト層の一部を露出させる第３及び第４ビアホール、並びに前記ソース電極及びドレーン電極の一部をそれぞれ露出させる第５及び第６ビアホールを含むパッシベーション膜をさらに備えた
請求項１記載の電界発光表示装置。
【請求項７】
コンタクト領域及び画素領域を含む第１基板を準備する工程と、
前記第１基板上に、前記コンタクト領域及び画素領域を定義するように、ゲート電極、スキャン線、第１電源線及び第２電源線を含む信号線を形成する工程と、
前記信号線が形成された前記第１基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上のコンタクト領域及び画素領域に、第１コンタクト層及び前記ゲート電極と一定領域が対応する半導体層をそれぞれ形成する工程と、
前記第１コンタクト層上に第２コンタクト層を形成すると共に、前記半導体層上にソース電極及びドレーン電極を形成する工程と、
前記ゲート絶縁膜内に前記第１及び第２電源線の一部を露出させる第１及び第２ビアホールをそれぞれ形成する工程と、
前記第１ビアホールを通じて前記第１電源線と前記第２コンタクト層とを電気的に接続する第１接続配線を形成すると共に、前記第２ビアホールを通じて前記第２電源線と前記ソース電極またはドレーン電極とを電気的に接続する第２接続配線を形成する工程と、
コンタクト領域及び画素領域を含む第２基板を準備する工程と、
前記第２基板上に第１電極を形成する工程と、
前記第１電極上の前記コンタクト領域及び画素領域に前記第１電極の一部を露出させる第１コンタクトホール及び開口部を含む画素定義膜を形成する工程と、
前記開口部内に発光層を形成する工程と、
前記画素定義膜上の前記コンタクト領域及び画素領域に第１及び第２スペーサをそれぞれ形成する工程と、
前記第１コンタクトホールを通じて前記第１電極と電気的に接続されるように前記第１スペーサ上に第３接続電極を形成し、前記発光層及び第２スペーサ上に第２電極を形成する工程と、
前記第１基板と前記第２基板とを合着して、前記第３接続電極と前記第２コンタクト層とを電気的に接続させ、前記第２電極と前記ソース電極またはドレーン電極とを電気的に接続させる工程と
を含むことを特徴とする電界発光表示装置の製造方法。
【請求項８】
前記第１コンタクト層は前記半導体層と同一の物質で形成され、前記第２コンタクト層は前記ソース電極及びドレーン電極と同一の物質で同時に形成される
請求項７記載の電界発光表示装置の製造方法。
【請求項９】
前記第２コンタクト層、ソース電極及びドレーン電極上にパッシベーション膜を形成する工程と、
前記パッシベーション膜をエッチングして、前記第２コンタクト層の一部を露出させる第３及び第４ビアホールを形成し、前記ソース電極及びドレーン電極の一部をそれぞれ露出させる第５及び第６ビアホールを形成する工程とをさらに含む
請求項７記載の電界発光表示装置の製造方法。
【請求項１０】
前記第１及び第２ビアホールを形成する工程は、前記第３乃至第６ビアホールを形成する工程と同時に実行される
請求項９記載の電界発光表示装置の製造方法。
【請求項１１】
前記第１電極は、インジウム−スズ−オキサイド、インジウム−亜鉛−オキサイド、インジウム−セリウム−オキサイド及び酸化亜鉛からなる群から選択されたいずれか１つ以上で形成する
請求項７記載の電界発光表示装置の製造方法。
【請求項１２】
前記第２電極は、マグネシウム、銀、アルミニウム、カルシウム及びこれらの合金からなる群から選択されたいずれか１つ以上で形成する
請求項７記載の電界発光表示装置の製造方法。
【請求項１３】
前記発光層は、有機物で形成する
請求項７記載の電界発光表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界発光表示装置及びその製造方法に関するものである。
【背景技術】
【０００２】
フラットパネル表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）の中で、電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）は、応答速度が早くて、消費電力が少ないという長所を有する。また、電界発光表示装置はバックライトを必要としないので軽量薄型化が可能である。
【０００３】
特に、有機電界発光表示装置（ＯＥＬＤ：Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）は、アノードとカソードの間に有機発光層を含んでいるので、アノードから供給される正孔とカソードから供給される電子が有機発光層内で結合して正孔−電子対である励起子（ｅｘｃｉｔｏｎ）を形成し、また励起子が底状態に戻りながら発生するエネルギーにより発光することになる。
【０００４】
一般に、有機電界発光表示装置は、基板上に複数の薄膜トランジスタを形成し、各薄膜トランジスタ上にこれらと電気的に接続される有機発光ダイオードを形成した後、基板と封止基板を合着（封着）することにより製造される。
【０００５】
上記の方法により有機電界発光表示装置を製造する際、薄膜トランジスタが良好に形成されても、発光ダイオードに不良が発生する場合には、有機電界発光表示装置は不良と判定される。即ち、発光ダイオードの歩留まりが全体の歩留まりを決定することになるので、製造時間及び製造コストを増大するという問題点があった。これを解決するために、下記のような製造方法が提案された。
【０００６】
図１は、従来の電界発光表示装置の断面を示す図である。
【０００７】
図１において、コンタクト領域Ａ及び画素領域Ｂを含む第１基板１００上にバッファー層１０５が形成される。このバッファー層１０５上に、スキャン線（図示していない）、第１電源線１１０ａ、ゲート電極１１０ｂ、及び第２電源線１１０ｃを含む信号線が形成される。
【０００８】
信号線が形成された第１基板上に、第１電源線１１０ａ及び第２電源線１１０ｃの一部を露出させる第１及び第２ビアホール１３５ａ、１３５ｄが設けられたゲート絶縁膜１１５が形成される。
【０００９】
ゲート絶縁膜１１５上の画素領域Ｂにゲート電極１１０ｂと一定領域が対応するように半導体層１２０が形成される。この半導体層１２０の一定領域上にドレーン電極及びソース電極１２５ｂ、１２５ｃが形成される。一方、ゲート絶縁膜１１５上のコンタクト領域Ａに、第１ビアホール１３５ａを通じて第１電源線１１０ａに接続されるコンタクト層１２５ａが形成される。このコンタクト層１２５ａは、ドレーン電極及びソース電極１２５ｂ、１２５ｃと同一の物質から形成される。
【００１０】
コンタクト層１２５ａ、ドレーン電極及びソース電極１２５ｂ、１２５ｃが形成された第１基板１００上にパッシベーション膜１３０が形成される。このパッシベーション膜１３０は、コンタクト層１２５ａ及び第２ビアホール１３５ｄを露出させるように形成される。また、パッシベーション膜１３０内には、ドレーン電極１２５ｂ及びソース電極１２５ｃの一部を露出させる第３及び第４ビアホール１３５ｂ、１３５ｃが設けられている。
【００１１】
そして、ソース電極１２５ｃ上に、第４ビアホール１３５ｃ及び第２ビアホール１３５ｄを通じてソース電極１２５ｃと第２電源線１１０ｃを電気的に接続させる第１接続配線１４０が形成される。
【００１２】
第１基板１００と対向するように設けられた第２基板１５０上には、第１電極１５５が形成される。ここで、第１電極１５５はアノードであり得る。
【００１３】
第１電極１５５上に、第１電極１５５の一部を露出させる第１コンタクトホール１６５ａと開口部１６５ｂが設けられた画素定義膜１６０が形成される。第１コンタクトホール１６５ａはコンタクト領域Ａに位置し、開口部１６５ｂは画素領域Ｂに位置する。
【００１４】
画素定義膜１６０のコンタクト領域Ａ及び画素領域Ｂに、各々第１及び第２スペーサ１７５ａ、１７５ｂが形成される。そして、第１スペーサ１７５ａ上に、第１コンタクトホール１６５ａを通じて第１電極１５５に接続される第２接続配線１８０ａが形成され、第２スペーサ１７５ｂ及び発光層１７０上に第２電極１８０ｂが形成される。ここで、第２電極１８０ｂはカソードであり得る。
【００１５】
第１基板１００と第２基板１５０はシーラント１９０により合着され、合着時に第２接続配線１８０ａと第２電極１８０ｂは、各々第１基板１００に形成されたコンタクト層１２５ａ及びドレーン電極１２５ｂに電気的に接続される。
【００１６】
上記のような構造を有する有機電界発光表示装置は、第１基板１００と第２基板１５０を各々製造して、これらを合着して構成するため、突出したスペーサ１７５ａ、１７５ｂを用いて第１基板１００に形成された薄膜トランジスタと第２基板１５０に形成された電極を接続させる構造を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、第１基板１００のコンタクト領域Ａと画素領域Ｂの間に段差があるため、図１の符号Ｃに示すように、第１基板１００のコンタクト層１２５ａと第２基板１５０の第２接続配線１８０ａの接触不良が発生する。これにより、有機電界発光表示装置の駆動に必要な電圧が供給できなくなり、画面の品質を低下させることになる。また、接触不良の発生により、電界発光表示装置の信頼性を低下させ、製造歩留まりを減少させるという問題点があった。
【００１８】
本発明は、上述のような課題を解決するためになされたもので、その目的は、信頼性を確保することができ、画質及び製造歩留まりを向上させることができる電界発光表示装置及びその製造方法を得るものである。
【課題を解決するための手段】
【００１９】
本発明に係る電界発光表示装置は、コンタクト領域及び画素領域を含む第１基板と、前記第１基板上に形成され、前記コンタクト領域及び画素領域を定義するスキャン線、第１電源線及び第２電源線を含む信号線と、前記信号線上に形成され、前記第１及び第２電源線の一部をそれぞれ露出させる第１及び第２ビアホールを含むゲート絶縁膜と、前記ゲート絶縁膜上のコンタクト領域及び画素領域にそれぞれ形成された第１コンタクト層及び半導体層と、前記第１コンタクト層上に形成された第２コンタクト層、並びに前記半導体層上に形成されたソース電極及びドレーン電極と、前記第１ビアホールを通じて前記第２コンタクト層と前記第１電源線とを接続する第１接続配線と、前記第２ビアホールを通じて前記ソース電極及びドレーン電極の中のいずれか１つと前記第２電源線とを接続する第２接続配線と、前記第１基板と対向する第２基板と、前記第２基板上に形成された第１電極と、前記第１電極上に形成され、前記第１電極の一部を露出させる第１コンタクトホール及び開口部を含む画素定義膜と、前記画素定義膜上に形成された第１及び第２スペーサと、前記開口部内に形成された発光層と、前記第１スペーサ上に形成され、前記第１電極と前記第２コンタクト層とを接続する第３接続配線と、前記第２スペーサ及び発光層上に形成され、前記ソース電極及びドレーン電極の中のいずれか他の１つと電気的に接続する第２電極とが設けられている。
【００２０】
また、本発明に係る電界発光表示装置の製造方法は、コンタクト領域及び画素領域を含む第１基板を準備する工程と、前記第１基板上に、前記コンタクト領域及び画素領域を定義するように、ゲート電極、スキャン線、第１電源線及び第２電源線を含む信号線を形成する工程と、前記信号線が形成された前記第１基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上のコンタクト領域及び画素領域に、第１コンタクト層及び前記ゲート電極と一定領域が対応する半導体層をそれぞれ形成する工程と、前記第１コンタクト層上に第２コンタクト層を形成すると共に、前記半導体層上にソース電極及びドレーン電極を形成する工程と、前記ゲート絶縁膜内に前記第１及び第２電源線の一部を露出させる第１及び第２ビアホールをそれぞれ形成する工程と、前記第１ビアホールを通じて前記第１電源線と前記第２コンタクト層とを電気的に接続する第１接続配線を形成すると共に、前記第２ビアホールを通じて前記第２電源線と前記ソース電極またはドレーン電極とを電気的に接続する第２接続配線を形成する工程と、コンタクト領域及び画素領域を含む第２基板を準備する工程と、前記第２基板上に第１電極を形成する工程と、前記第１電極上の前記コンタクト領域及び画素領域に前記第１電極の一部を露出させる第１コンタクトホール及び開口部を含む画素定義膜を形成する工程と、前記開口部内に発光層を形成する工程と、前記画素定義膜上の前記コンタクト領域及び画素領域に第１及び第２スペーサをそれぞれ形成する工程と、前記第１コンタクトホールを通じて前記第１電極と電気的に接続されるように前記第１スペーサ上に第３接続電極を形成し、前記発光層及び第２スペーサ上に第２電極を形成する工程と、前記第１基板と前記第２基板とを合着して、前記第３接続電極と前記第２コンタクト層とを電気的に接続させ、前記第２電極と前記ソース電極またはドレーン電極とを電気的に接続させる工程とが設けられている。
【発明の効果】
【００２１】
本発明に係る電界発光表示装置及びその製造方法は、信頼性を確保することができ、画質及び製造歩留まりを向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明をより具体的に説明するために、本発明の一実施の形態を添付された図面を参照しつつ詳細に説明する。しかしながら、本発明は、ここに説明される実施の形態に限られるものではなく、他の形態で具体化することもできる。図面において、ある層（膜）が他の層（膜）または基板“上”にあると説明されている場合には、それは他の層（膜）または基板上に直接形成されているときか、または、それらの間に第３の層が介在しているときである。なお、明細書及び図面の全体に亘って同一符号は、同一又は相当部分を表す。
【００２３】
図２は、本発明の一実施の形態に係る電界発光表示装置を示す平面図である。
【００２４】
図２において、本発明の一実施の形態に係る電界発光表示装置は、スキャン駆動部２００、データ駆動部２１０、制御部（図示していない）、電圧供給部（図示していない）及び表示部２２０が設けられている。
【００２５】
制御部は、スキャン駆動部２００、データ駆動部２１０及び電源供給部に制御信号を出力する。スキャン駆動部２００は、制御部からの制御信号に応じて、スキャン駆動部２００に接続されたスキャン線２５０を通じて表示部２２０にスキャン信号を出力する。データ駆動部２１０は、制御部からの制御信号に応じて、スキャン駆動部２００から出力されるスキャン信号に同期して、データ駆動部２１０に接続されたデータ線２６０を通じて表示部２２０にデータ信号を出力する。制御信号を受信した電源供給部は、第１及び第２電源線２３０、２４０を通じて駆動に必要な電圧を表示部２２０に出力する。
【００２６】
表示部２２０は、複数個の画素Ｐを含み、画素領域はデータ線２６０とスキャン線２５０の交差によって定義される。画素Ｐは、少なくとも１つ以上の薄膜トランジスタ（図示していない）と、第１電極２７０、発光層（図示していない）及び第２電極（図示していない）を含む発光ダイオードとを含む。ここで、第１電極２７０は、画素Ｐ毎に形成されずに、表示部２２０の全体に共通に形成され、第１電源線２３０に電気的に接続される。そして、第２電極は、画素Ｐ毎に形成され、各々薄膜トランジスタ及び第２電源線２４０に接続される。
【００２７】
図３は、図２のＩ−Ｉ’線に沿って切断した電界発光表示装置の部分断面を示す図である。
【００２８】
図３において、第１基板３００上にバッファー層３０５が形成される。このバッファー層３０５上に、スキャン線（図示していない）、第１電源線３１０ａ、ゲート電極３１０ｂ、及び第２電源線３１０ｃを含む信号線が形成される。ここで、第１電源線３１０ａは正の電源線（ＶＤＤ）であり、第２電源線３１０ｃは負の電源線（ＶＳＳ）である。上記のような信号線の交差によって画素領域Ｂが定義される。また、第１電源線３１０ａの位置によってコンタクト領域Ａが定義される。
【００２９】
信号線を含む第１基板３００上にゲート絶縁膜３１５が形成される。このゲート絶縁膜３１５上のコンタクト領域Ａに第１コンタクト層３２０ａ及び第２コンタクト層３２５ａが形成され、ゲート絶縁膜３１５上の画素領域Ｂにゲート電極３１０ｂと一定領域が対応する半導体層３２０ｂ、ドレーン電極及びソース電極３２５ｂ、３２５ｃが形成される。ここで、第１コンタクト層３２０ａは半導体層３２０ｂと同一の物質であり、第２コンタクト層３２５ａはドレーン電極及びソース電極３２５ｂ、３２５ｃと同一の物質である。また、第１コンタクト層３２０ａの高さは、半導体層３２０ｂの高さと実質的に同一であり、第２コンタクト層３２５ａの高さは、ドレーン電極及びソース電極３２５ｂ、３２５ｃの高さと実質的に同一である。
【００３０】
第２コンタクト層３２５ａ、ドレーン電極及びソース電極３２５ｂ、３２５ｃを含んだ第１基板３００上にパッシベーション膜３３０が形成される。このパッシベーション膜３３０及びゲート絶縁膜３１５内に、第１電源線３１０ａの一部を露出させる第１ビアホール３３５ａ及び第２電源線３１０ｃの一部を露出させる第２ビアホール３３５ｆが形成される。また、パッシベーション膜３３０内には、第２コンタクト層３２５ａの一部を露出させる第３ビアホール３３５ｂ及び第４ビアホール３３５ｃが形成され、ドレーン電極３２５ｂ及びソース電極３２５ｃの一部を露出させる第５及び第６ビアホール３３５ｄ、３３５ｅが形成される。
【００３１】
第２コンタクト層３２５ａ上に、第１ビアホール３３５ａ及び第３ビアホール３３５ｂを通じて第１電源線３１０ａと第２コンタクト層３２５ａを電気的に接続する第１接続配線３４０ａが形成される。また、ソース電極３２５ｃ上に、第６ビアホール３３５ｅ及び第２ビアホール３３５ｆを通じてソース電極３２５ｃと第２電源線３１０ｃを電気的に接続する第２接続配線３４０ｂが形成される。
【００３２】
次に、第１基板３００と対向するように第２基板３５０が用意される。この第２基板３５０上に第１電極３５５が形成される。ここで、第１電極３５５はアノードであり得る。第１電極３５５上に、第１電極３５５の一部を露出させる第１コンタクトホール３６５ａと開口部３６５ｂを含む画素定義膜３６０が形成される。第１コンタクトホール３６５ａはコンタクト領域Ａ上に位置し、開口部３６５ｂは画素領域Ｂ上に位置する。そして、開口部３６５ｂ内には発光層３７０が形成される。
【００３３】
画素定義膜３６０上のコンタクト領域Ａに第１スペーサ３７５ａが形成され、画素定義膜３６０上の画素領域Ｂに第２スペーサ３７５ｂが形成される。第１スペーサ３７５ａ上に、第１コンタクトホール３６５ａを通じて第１電極３５５と電気的に接続される第３接続配線３８０ａが形成され、第２スペーサ３７５ｂ及び発光層３７０上に第２電極３８０ｂが形成される。
【００３４】
第１基板３００と第２基板３５０は、シーラント３９０により合着（接着）される。合着により、第３接続配線３８０ａと第２電極３８０ｂは、各々第４ビアホール３３５ｃ及び第５ビアホール３３５ｄを通じて第１基板３００に形成された第２コンタクト層３２５ａ及びドレーン電極３２５ｂと電気的に接続される。
【００３５】
以下、上記の構造を有する電界発光表示装置の製造方法を説明する。
【００３６】
図４Ａ乃至図４Ｈは、本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【００３７】
図４Ａにおいて、第１基板４００上にバッファー層４０５が形成される。このバッファー層４０５は、第１基板４００から流出されるアルカリイオンなどのような不純物から後続工程で形成される薄膜トランジスタを保護するために形成されるもの、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）などを使用して選択的に形成される。
【００３８】
バッファー層４０５上に第１導電層が形成される。この第１導電層は、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ  ａｌｌｏｙ）、モリブデン（Ｍｏ）、モリブデン合金（Ｍｏ  ａｌｌｏｙ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）からなる群から選択される１つで形成することが好ましい。次に、第１導電層をパターニングして、スキャン線（図示していない）、第１電源線４１０ａ、ゲート電極４１０ｂ、及び第２電源線４１０ｃを含む信号線が形成される。ここで、第１電源線４１０ａは正の電源線（ＶＤＤ）であり、第２電源線４１０ｃは負の電源線（ＶＳＳ）である。上記のような信号線の交差によって画素領域Ｂが定義される。また、第１電源線４１０ａの位置によってコンタクト領域Ａが定義される。上記のような信号線を含む第１基板４００上にゲート絶縁膜４１５が形成される。ゲート絶縁膜４１５は、シリコン酸化膜、シリコン窒化膜、他の絶縁物のいずれかで形成することができる。
【００３９】
図４Ｂにおいて、ゲート絶縁膜４１５上に非晶質シリコン層または多結晶シリコン層が形成される。次に、これをパターニングしてコンタクト領域Ａに第１コンタクト層４２０ａが形成され、画素領域Ｂにゲート電極４１０ｂと一定領域が対応するように半導体層４２０ｂが形成される。したがって、第１コンタクト層４２０ａの高さは半導体層４２０ｂの高さと同一である。
【００４０】
図４Ｃにおいて、第１コンタクト層４２０ａ及び半導体層４２０ｂが形成された第１基板４００上に第２導電層が形成される。ここで、第２導電層は、配線抵抗を低めるために低抵抗物質で形成されており、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、または、アルミニウム合金（Ａｌ  ａｌｌｏｙ）で形成することができる。
【００４１】
第２導電層をパターニングして第１コンタクト層４２０ａ上に第２コンタクト層４２５ａが形成され、半導体層４２０ｂの一定領域にドレーン電極及びソース電極４２５ｂ、４２５ｃが形成される。
【００４２】
次に、第２コンタクト層４２５ａ、ドレーン電極及びソース電極４２５ｂ、４２５ｃが形成された第１基板４００上にパッシベーション膜４３０が形成される。次に、パッシベーション膜４３０及びゲート絶縁膜４１５をエッチングして、第１ビアホール４３５ａ及び第２ビアホール４３５ｆが形成される。また、パッシベーション膜４３０をエッチングして第２コンタクト層４２５ａの一部を露出させる第３及び第４ビアホール４３５ｂ、４３５ｃ、ドレーン電極及びソース電極４２５ｂ、４２５ｃの一部をそれぞれ露出させる第５及び第６コンタクトホール４３５ｄ、４３５ｅが形成される。この際、第１及び第２ビアホール４３５ａ、４３５ｆと第３乃至第６ビアホール４３５ｂ、４３５ｃ、４３５ｄ、４３５ｅは各々形成してもよいし、ハーフトーンマスクを用いたドライエッチングを実行することによって、同時に形成してもよい。
【００４３】
図４Ｄにおいて、第１乃至第６ビアホール４３５ａ、４３５ｆ、４３５ｂ、４３５ｃ、４３５ｄ、４３５ｅが形成された第１基板４００上に第３導電層が形成される。次に、第３導電層をパターニングして第１ビアホール４３５ａ及び第３ビアホール４３５ｂを通じて第１電源線４１０ａと第２コンタクト層４２５ａを電気的に接続させる第１接続配線４４０ａが形成されると共に、第６ビアホール４３５ｅ及び第２ビアホール４３５ｆを通じてソース電極４２５ｃと第２電源線４１０ｃを電気的に接続させる第２接続配線４４０ｂが形成される。
【００４４】
図４Ｅにおいて、コンタクト領域Ａ及び画素領域Ｂを含む第２基板４５０を準備する。次に、第２基板４５０上に第４導電層である第１電極４５５が形成される。ここで、第１電極４５５はアノードであり、インジウム−スズ−オキサイドＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、インジウム−亜鉛−オキサイドＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、インジウム−セリウム−オキサイドＩＣＯ（Ｉｎｄｉｕｍ  Ｃｅｒｉｕｍ  Ｏｘｉｄｅ）または酸化亜鉛ＺｎＯ（Ｚｉｎｃ  Ｏｘｉｄｅ）のようなワーク関数の高い透明導電膜を使用して形成することができる。ここで、第１電極４５５は、図２の符号２７０に示すように、画素毎にパターニングすることなく、共通電極として形成することができる。
【００４５】
第１電極４５５上に画素定義膜４６０が形成される。次に、画素定義膜４６０をエッチングして第１電極４５５の一部を露出させる第１コンタクトホール４６５ａ及び開口部４６５ｂが形成される。第１コンタクトホール４６５ａはコンタクト領域Ａに位置し、開口部４６５ｂは画素領域Ｂに位置する。
【００４６】
図４Ｆにおいて、画素定義膜４６０上にフォトレジストを塗布した後、これを露光及び現像して第１及び第２スペーサ４７５ａ、４７５ｂが形成される。ここで、第１及び第２スペーサ４７５ａ、４７５ｂは、第２コンタクト層４２５ａ及びドレーン電極４２５ｂと対応する位置に形成される。これは、第１基板４００と第２基板４５０の合着の際、第１及び第２スペーサ４７５ａ、４７５ｂは、第２コンタクト層４２５ａ及びドレーン電極４２５ｂにそれぞれ接続されるためである。
【００４７】
本発明の一実施の形態では、第１及び第２スペーサ４７５ａ、４７５ｂをフォトレジストで形成したが、これに限られず、使用可能な他の物質で形成することができる。
【００４８】
次に、開口部４６５ｂ内に発光層４７０が形成される。ここに図示してはいないが、第１電極４５５と発光層４７０との間には正孔注入層、正孔輸送層のいずれかが形成され、発光層４７０上には電子輸送層、電子注入層のいずれかが形成される。
【００４９】
図４Ｇにおいて、第１及び第２スペーサ４７５ａ、４７５ｂ、第１コンタクトホール４６５ａ及び発光層４７０が形成された第２基板４５０上に第５導電層が形成される。この第５導電層は、配線抵抗及びワーク関数の低いマグネシウム（Ｍｇ）、銀（Ａｇ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、または、これらの合金から形成することができる。第５導電層をパターニングして第１スペーサ４７５ａ上に位置し、第１コンタクトホール４６５ａを通じて第１電極４５５と電気的に接続される第３接続配線４８０ａが形成されると共に、第２スペーサ４７５ｂ及び発光層４７０上に位置する第２電極４８０ｂが形成される。
【００５０】
図４Ｈにおいて、上記のように製造された第１基板４００と第２基板４５０を、シーラント４９０を用いて合着する。合着の際、第３接続配線４８０ａと第２電極４８０ｂは、各々第４ビアホール４３５ｃ及び第５ビアホール４３５ｄを通じて、第１基板４００に形成された第２コンタクト層４２５ａ及びドレーン電極４２５ｂに電気的に接続される。
【００５１】
上述したように、本発明の一実施の形態に係る電界発光表示装置の第１基板は、追加の工程なしにコンタクト領域Ａと画素領域Ｂの間に段差が発生しないように製造することができる。したがって、第１基板と第２基板の合着の際、第１電源線と第１電極は良好に接続され、第１電極は第１電源線から駆動に必要な電圧の供給を受けることができる。これは、電界発光表示装置の画面の品質を向上させることができ、電力線搬送通信装置の信頼性及び製造歩留まりを向上させることができる。
【図面の簡単な説明】
【００５２】
【図１】従来の電界発光表示装置の断面を示す図である。
【図２】本発明の一実施の形態に係る電界発光表示装置の平面図である。
【図３】図２のＩ−Ｉ’線に沿って切断した電界発光表示装置の部分断面を示す図である。
【図４Ａ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【図４Ｂ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【図４Ｃ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【図４Ｄ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【図４Ｅ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【図４Ｆ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【図４Ｇ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【図４Ｈ】本発明の一実施の形態に係る電界発光表示装置の製造方法を説明するための工程毎の断面図である。
【符号の説明】
【００５３】
３００、４００  第１基板、３０５、４０５  バッファー層、２３０、３１０ａ、４１０ａ  第１電源線、３１０ｂ、４１０ｂ  ゲート電極、２４０、３１０ｃ、４１０ｃ  第２電源線、３１５、４１５  ゲート絶縁膜、３２０ｂ、４２０ｂ  半導体層、３２５ｂ、４２５ｂ  ドレーン電極、３２５ａ、４２５ａ  ソース電極、３３０、４３０  パッシベーション膜、３５０、４５０  第２基板、２７０、３５５、４５５  第１電極、３４０ｂ、４４０ｂ  第２接続配線、３８０ｂ、４８０ｂ  第２電極、２００  スキャン駆動部、２１０  データ駆動部、２２０  表示部、２５０  スキャン線、２６０  データ線、３２０ａ、４２０ａ  第１コンタクト層、３２５ａ、４２５ａ  第２コンタクト層。
【図１】
0004542084.tif 000002
【図２】
0004542084.tif 000003
【図３】
0004542084.tif 000004
【図４Ａ】
0004542084.tif 000005
【図４Ｂ】
0004542084.tif 000006
【図４Ｃ】
0004542084.tif 000007
【図４Ｄ】
0004542084.tif 000008
【図４Ｅ】
0004542084.tif 000009
【図４Ｆ】
0004542084.tif 000010
【図４Ｇ】
0004542084.tif 000011
【図４Ｈ】
0004542084.tif 000012