(57)【特許請求の範囲】
【請求項１】
外部から入力された設定データに応じたデューティー比のパルス幅変調信号を出力する制御手段と、
この制御手段から出力された位相の異なる一対のパルス幅変調信号に応じて高電位側と低電位側に交互に接続することをパルス幅変調信号毎に行い、位相の異なる一対のパルス電圧Ｆ１，Ｆ２を発生させると共に、前記一対のパルス電圧Ｆ１，Ｆ２を蛍光表示管のフィラメントの両端に印加することで、前記フィラメントの両端が交互に高電位側に接続されるように交流のパルス電圧を前記フィラメントに印加する出力手段とを有することを特徴とする蛍光表示管用フィラメント駆動回路。
【請求項２】
請求項１に記載の蛍光表示管用フィラメント駆動回路において、
前記出力手段は、前記パルス幅変調信号に応じて前記パルス電圧Ｆ１，Ｆ２が共に印加停止となるフィラメント電圧のオフ時に、前記フィラメントの両端を低電位側に接続することを特徴とする蛍光表示管用フィラメント駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、蛍光表示管のフィラメント駆動回路に関するものである。
【０００２】
【従来の技術】
蛍光表示管（以下、ＶＦＤとする）は、セグメント（アノード）とグリットとフィラメント（カソード）とからなり、フィラメントに電力を供給してフィラメントを発熱させることで熱電子を発生させ、グリッドにより該熱電子を加速し、セグメントの蛍光体と熱電子が衝突することで発光する表示素子である。このＶＦＤのフィラメントに印加するフィラメント電圧は、ＶＦＤ内部のフィラメントの長さとフィラメントの径によって決定される。
【０００３】
【発明が解決しようとする課題】
フィラメント電圧は交流電圧が好ましいため、従来のフィラメント駆動回路は図４に示すように電源トランス２０を用いた構成となっている。図４において、２１はＶＦＤのフィラメントである。実際の製品では、ＶＦＤの大きさが多岐にわたるため、フィラメント電圧もＶＦＤの種類毎に異なる値を持つ。このため、図４に示す従来のフィラメント駆動回路では、ＶＦＤの種類毎にトランス２０の種類を変える必要があり、回路設計、信頼性試験及び部品手配等の作業が煩雑になるという問題点があった。また、従来のフィラメント駆動回路では、トランス２０を変更しない限り、フィラメント電圧を変更することが難しいという問題点があった。
本発明は、上記課題を解決するためになされたもので、ＶＦＤの種類毎にトランスを用意する必要がなく、フィラメント電圧の変更が容易なフィラメント駆動回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明の蛍光表示管用フィラメント駆動回路は、外部から入力された設定データに応じたデューティー比のパルス幅変調信号を出力する制御手段（１〜６）と、この制御手段から出力された位相の異なる一対のパルス幅変調信号に応じて高電位側と低電位側に交互に接続することをパルス幅変調信号毎に行い、位相の異なる一対のパルス電圧Ｆ１，Ｆ２を発生させると共に、前記一対のパルス電圧Ｆ１，Ｆ２を蛍光表示管のフィラメントの両端に印加することで、前記フィラメントの両端が交互に高電位側に接続されるように交流のパルス電圧を前記フィラメントに印加する出力手段（８，９）とを有するものである。
また、本発明の蛍光表示管用フィラメント駆動回路の１構成例として、前記出力手段は、前記パルス幅変調信号に応じて前記パルス電圧Ｆ１，Ｆ２が共に印加停止となるフィラメント電圧のオフ時に、前記フィラメントの両端を低電位側に接続するものである。
【０００５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の実施の形態となるフィラメント駆動回路の構成を示すブロック図、図２は図１のフィラメント駆動回路の動作を示すタイミングチャート図である。
図１のフィラメント駆動回路は、外部から入力されたクロック信号ＣＬＫをカウントするバイナリカウンタ１と、外部から入力された設定データＤ０〜Ｄ５とバイナリカウンタ１から入力されたデータＤＫ０〜ＤＫ５とを比較して、比較結果信号ＣＯＭＰを出力する比較回路２と、クロック信号ＣＬＫをカウントするカウンタ３と、カウンタ３の出力信号Ｔｃを論理反転するインバータ４と、比較結果信号ＣＯＭＰと信号Ｔｃとの論理積をとるＡＮＤ回路５と、比較結果信号ＣＯＭＰとインバータ４から入力された信号バーＴｃとの論理積をとるＡＮＤ回路６と、蛍光表示管１１（以下、ＶＦＤとする）のフィラメント１１ａに正電圧Ｖｆｓを供給するためのフィラメント電源７と、電圧ＶｆｓをＡＮＤ回路５から入力されたパルス幅変調信号ＣＴＬ１に応じてオン／オフする出力回路８と、電圧ＶｆｓをＡＮＤ回路６から入力されたパルス幅変調信号ＣＴＬ２に応じてオン／オフする出力回路９と、ＶＦＤ１１のアノード１１ｂとグリッド１１ｃに電源電圧を供給するための駆動電源１０とから構成される。
【０００６】
バイナリカウンタ１、比較回路２、カウンタ３、インバータ４及びＡＮＤ回路５，６は、外部から入力された設定データに応じたデューティー比のパルス幅変調信号ＣＴＬ１，ＣＴＬ２を出力する制御手段を構成している。
次に、このようなフィラメント駆動回路の動作を説明する。６ビットのバイナリカウンタ１は、外部から入力されたクロック信号ＣＬＫを０〜６３までカウントすることを繰り返し、カウント値を６ビットのディジタルデータＤＫ０〜ＤＫ５として出力する。
【０００７】
比較回路２は、外部から入力された６ビットのディジタルデータ（設定データ）Ｄ０〜Ｄ５とバイナリカウンタ１から入力された６ビットのディジタルデータＤＫ０〜ＤＫ５とを比較し、データＤＫ０〜ＤＫ５がデータＤ０〜Ｄ５よりも小さいときには「Ｈ」レベルの比較結果信号ＣＯＭＰを出力し、データＤＫ０〜ＤＫ５がデータＤ０〜Ｄ５以上のときには「Ｌ」レベルの比較結果信号ＣＯＭＰを出力する。これにより、図２（ａ）のような比較結果信号ＣＯＭＰが比較回路２から出力される。
【０００８】
６ビットのディジタルデータＤ０〜Ｄ５は、フィラメント１１ａに印加されるパルス状の出力電圧Ｆ１，Ｆ２のデューティー比を設定するための設定データであり、０〜６３の値をとることにより、デューティー比を０〜１に設定することができる。
【０００９】
次に、カウンタ３は、外部から入力されたクロック信号ＣＬＫを０〜６３までカウントすることを繰り返しながら、０〜６３までの６４回のカウントを終える度（カウント値が０にリセットされる度）に出力信号Ｔｃを反転させる。これにより、出力信号Ｔｃは、図２（ｂ）に示すように「Ｌ」レベルと「Ｈ」レベルとを交互に繰り返す。
【００１０】
インバータ４は、カウンタ３から入力された信号Ｔｃを論理反転させ、出力信号バーＴｃを出力する（図２（ｃ））。
ＡＮＤ回路５は、比較回路２から入力された比較結果信号ＣＯＭＰとカウンタ３から入力された信号Ｔｃとの論理積をとり、この論理積の結果をパルス幅変調信号ＣＴＬ１として出力する。
ＡＮＤ回路６は、比較回路２から入力された比較結果信号ＣＯＭＰとインバータ４から入力された信号バーＴｃとの論理積をとり、この論理積の結果をパルス幅変調信号ＣＴＬ２として出力する。
【００１１】
出力回路８，９は、フィラメント電源７から供給される正の直流電圧Ｖｆｓをパルス幅変調信号ＣＴＬ１，ＣＴＬ２に応じてオン／オフし、このオン／オフ制御によるパルス状の出力電圧Ｆ１，Ｆ２をフィラメント１１ａに印加する。
図３（ａ）は出力回路８，９の構成を示すブロック図、図３（ｂ）は出力回路８，９の実際の回路構成の１例を示す回路図である。
【００１２】
出力回路８を構成するスイッチ８ａは、パルス幅変調信号ＣＴＬ１が「Ｈ」レベルのときオン状態となってフィラメント１１ａの第１の端子を高電位側（電圧Ｖｆｓ）に接続し、信号ＣＴＬ１が「Ｌ」レベルのときオフ状態となって前記第１の端子を低電位側（接地）に接続する。
同様に、出力回路９を構成するスイッチ９ａは、パルス幅変調信号ＣＴＬ２が「Ｈ」レベルのときオン状態となってフィラメント１１ａの第２の端子を高電位側に接続し、信号ＣＴＬ２が「Ｌ」レベルのときオフ状態となって前記第２の端子を低電位側に接続する。
【００１３】
こうして、図２（ｄ）、図２（ｅ）に示すようなパルス状の出力電圧Ｆ１，Ｆ２がフィラメント１１ａに印加される。スイッチ８ａがオンして、スイッチ９ａがオフの場合、フィラメント電流は、スイッチ８ａ→フィラメント１１ａ→スイッチ９ａ→接地の方向に流れる。スイッチ９ａがオンして、スイッチ８ａがオフの場合、フィラメント電流は、スイッチ９ａ→フィラメント１１ａ→スイッチ８ａ→接地の方向に流れる。
【００１４】
実際の回路では、スイッチ８ａは、Ｎチャネルトランジスタ８ｂとＰチャネルトランジスタ８ｃとから構成され、スイッチ９ａはＮチャネルトランジスタ９ｂとＰチャネルトランジスタ９ｃとから構成される。
以上のように本実施の形態では、パルス幅変調方式の駆動回路を用いることにより、設定データによってフィラメント電圧を容易に変更することができる。
【００１５】
また、フィラメント１１ａには、自己発熱するという働き以外に、カソード電流が流れ込む陰極（カソード）としての働きがある。本実施の形態では、フィラメント電圧のオフ時に、出力回路８，９がフィラメント１１ａの端子を低電位側（接地）に接続するようにしているので、フィラメント電圧のオフ時においても陰極として動作させることができ、発光効率を向上させることができる。
【００１６】
【発明の効果】
本発明によれば、制御手段と出力手段とを設けることにより、外部から入力された設定データによって出力電圧のデューティー比を容易に変更することができ、これによりフィラメント電圧を容易に変更することができる。その結果、従来のように蛍光表示管の種類毎に電源トランスを用意する必要がなくなり、回路設計、信頼性試験及び部品手配等の作業が容易となる。また、フィラメント電圧を容易に変更することができるので、例えば夜間に省電力モードにしてフィラメント電圧を下げる等の従来の回路では不可能であった制御が可能となる。また、従来のフィラメント駆動回路のような電源トランスを用いる必要がなくなるので、回路の小型化が可能となる。
【００１７】
また、出力手段が、パルス幅変調信号に応じてオフ状態となるとき、フィラメント端子を低電位側に接続することにより、フィラメント電圧のオフ時においてもフィラメントを陰極として動作させることができ、発光効率を向上させることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態となるフィラメント駆動回路の構成を示すブロック図である。
【図２】  図１のフィラメント駆動回路の動作を示すタイミングチャート図である。
【図３】  出力回路の構成を示すブロック図及び出力回路の実際の回路構成の１例を示す回路図である。
【図４】  従来のフィラメント駆動回路の回路図である。
【符号の説明】
１…バイナリカウンタ、２…比較回路、３…カウンタ、４…インバータ、５、６…ＡＮＤ回路、７…フィラメント電源、８、９…出力回路、１０…駆動電源、１１…蛍光表示管、１１ａ…フィラメント、１１ｂ…アノード、１１ｃ…グリッド。
【図１】
0004409679.tif 000002
【図２】
0004409679.tif 000003
【図３】
0004409679.tif 000004
【図４】
0004409679.tif 000005