(57)【特許請求の範囲】
【請求項１】
受信信号を検波する検波回路からの検波信号に基づいて、検波用発振器の発振周波数の誤差を修正する際に、前記検波信号から周波数誤差を算出し、該算出結果に基づいて前記検波用発振器の発振周波数を制御する制御手段を有し、
該制御手段が、前記検波回路に入力するサンプリング周波数が第１のサンプリング周波数であるときの前記算出結果が所定範囲にある場合に、前記検波回路に入力するサンプリング周波数を前記第１のサンプリング周波数から第２のサンプリング周波数へと切り替えることによって該算出結果が遅れによるものであるか進みによるものであるかを判断する
ことを特徴とするＡＦＣ回路。
【請求項２】
前記受信信号の変調方式はＩ、Ｑ平面に展開できる直交方式であり、前記周波数誤差をＩ、Ｑ信号の振幅から算出することを特徴とする請求項１に記載のＡＦＣ回路。
【請求項３】
前記検波用発振器の発振周波数が、前記検波用発振器に入力される制御電圧によって制御可能であることを特徴とする請求項１に記載のＡＦＣ回路。
【請求項４】
前記検波回路が、入力されるクロックの、立ち上がりまたは立ち下がりエッジのみの検波から、両エッジ検波に変えることによって、検波スピードを２倍にすることが可能であることを特徴とする請求項１に記載のＡＦＣ回路。
【請求項５】
前記検波用発振器の発振周波数の誤差を制御する割合をユーザーが任意に設定できるできることを特徴とする請求項１に記載のＡＦＣ回路。
【請求項６】
前記サンプリング周波数を変化させるか否かを、周波数誤差が予め定めた周波数誤差スレショルドよりも大きいかどうかで判断し、該周波数誤差スレショルドをユーザが任意に設定できることを特徴とする請求項１に記載のＡＦＣ回路。
【請求項７】
前記検波用発振器を制御する際、周波数遷移時間（ロック時間）を予め記憶しておき、遷移中は引き込み制御を行わないことを特徴とする請求項１に記載のＡＦＣ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＡＦＣ（自動周波数制御）回路に関する。
【０００２】
【従来の技術】
従来から、無線受信装置のディジタル復調器において、周波数引き込みを行うＡＦＣ（自動周波数制御）回路が知られている。
【０００３】
従来のＡＦＣ回路では、一定のサンプリング周波数で同期用データを検出する場合、位相誤差が１８０度に近づくと遅れと進みを判断できなくなり、そこが引き込み限界となる。
【０００４】
【発明が解決しようとする課題】
その対応策としては精度の高い基準発振器を持つことが考えられるが、このように精度の高い基準発振器を持つようにすると、装置全体としての小型化、低価格化が困難になるという問題点があった。
【０００５】
本発明は上記の点にかんがみてなされたもので、引き込み可能周波数範囲を広げることができ、基準発信器の精度が低くてもよく、これによって装置全体の小型化、低価格化を実現することができるＡＦＣ回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は上記の目的を達成するために、基地局周波数から推定される自装置内基準発振器の周波数誤差量に応じて、検波回路に入力するサンプリング周波数を変化させることにより、引き込み可能な周波数誤差範囲を拡大することを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【０００８】
図１は、本発明によるＡＦＣ回路の一実施の形態を適用した無線受信装置の概略構成を示すブロック図である。
【０００９】
なお、本実施の形態では、この無線受信装置が、移動体通信における移動局装置であるものとして説明する。
【００１０】
図１に示すように、本実施の形態を適用した移動局装置は、基地局から信号受信を行うアンテナ１と、無線機２と、復調器３と、検波回路４と、周波数誤差判定回路５と、周波数誤差から基準発振器（ＴＣＸＯ）７の制御電圧を発生する周波数誤差→制御電圧変換回路６と、基準発振器７と、周波数誤差から検波周波数を算出しＰＬＬ回路１０への制御データを算出する検波周波数算出回路８と、検波用発振器９と、ＰＬＬ回路１０と、制御タイミング回路１１とを有して構成される。
【００１１】
次に、本実施の形態の動作について説明する。
【００１２】
基地局からはＡＦＣ動作の為に同期用既知データが送出され、移動局装置において同データを復調することによって自装置内の基準信号ずれを補正する。
【００１３】
ここで、既知データのスロット内配置例を、ＰＤＣ方式とＣＤＭＡ方式について記す。
【００１４】
図２は、既知データのスロット内配置例を示す図であり、（ａ）は、時分割多重通信方式の場合の図であり、（ｂ）は符号分割多重通信方式の場合の図である。
【００１５】
ＰＤＣ方式のように時分割多重の場合は、図２（ａ）に示すように、既知データすなわち同期用データが定期的にスロット内の所定位置に存在する。
【００１６】
また、ＣＤＭＡ方式のようにコード多重の場合は、図２（ｂ）に示すように、同期用チャネルが常に送出されているので、スロット内のすべてを同期用データとすることが可能である。
【００１７】
次に無線機動作について説明する。
【００１８】
アンテナ１で受信した電波は、無線機２でＩＦ信号にダウンコンバートされ、復調機３にてベースバンド信号となる。直交変調を使用する時はここでＩ信号、Ｑ信号に分配される。
【００１９】
次に、検波回路４では、Ｉ、Ｑ信号の振幅を検波用発振器９のタイミングでサンプリングする。この振幅情報は周波数誤差判定回路５において周波数情報に変換される。その変換方法としてはＣＯＲＤＩＣ方法が一例として挙げられる。周波数誤差判定回路５で周波数情報に変換し、Ｉ、Ｑ平面上に展開したものが図３である。
【００２０】
図３は、Ｉ、Ｑ平面上に表されたサンプリング点を示す図である。
【００２１】
図３に示す点Ａは発振器９で発生したクロックタイミングでサンプリングした点である。
【００２２】
なお、これ以降に記述する０゜（Ｉ＝１，Ｑ＝０）の定義は、前回のサンプリング点である。
【００２３】
基準発振器７と基地局との同期が取れている場合は、常に０゜の位置でサンプリングされる。
【００２４】
なお、点Ａと０゜の間に生じる角度を周波数誤差Δθとする。
【００２５】
図４は、図１に示した基準発振器７における制御電圧対発振周波数特性を示す図である。
【００２６】
発振周波数は制御電圧に対し、単調に増加しなければならない。また、単調に減少の場合もある。
【００２７】
周波数誤差→制御電圧発生回路６では、周波数誤差判定回路５で算出した周波数誤差Δθから基準発振器７の制御電圧値を算出し、制御する電圧を発生する。この算出値の制御割合はシステムによって異なる設計ができるようにユーザーが設定できるものとする。
【００２８】
周波数誤差判定回路５の周波数誤差値を検波周波数制御回路８に入力し、検波用発振周波数制御値を決定し、ＰＬＬＩＣ１０へデータを送出する。
【００２９】
検波周波数制御回路８〜ＰＬＬＩＣ１０の動作を以下に示す。
【００３０】
図５は、Ｉ、Ｑ平面上において本願発明を説明する図であり、（ａ）は周波数誤差が大きい場合のシンボル点を示す図であり、（ｂ）はクロックスピードを２倍にした場合のシンボル点を示す図である。
【００３１】
図５（ａ）中のＢ点は、Ｉ、Ｑ平面上で周波数誤差が１８０゜付近に位置するため、正規の（周波数誤差が存在しない場合の）シンボル点Ａに対して進み、遅れ両方の可能性が存在するため基準発振子７の周波数を上げる、下げるの判断を誤った場合、周波数を正しく引き込めない可能性がある。
【００３２】
シンボルの回転方向を図５（ａ）中に示す。
【００３３】
ここで簡単な例としてサンプリング周波数を２倍にした場合を示す。
【００３４】
図５（ａ）中のＢ点が遅れならばｄに、Ｂ点が進みならばＣでサンプリングされるようになるため、
例）  Ｂ点  １７０゜に位置する時
Ｃ点  （３６０＋１７０）／２＝２６５゜  進みであることがわかる
Ｄ点  １７０／２＝８５゜                遅れであることがわかる
正しく遅れ、進みを判断できることになり、結果として周波数の引き込みが可能となる。
【００３５】
なお、この動作をおこなうための周波数誤差スレショルドは図６のようにユーザが任意に設定可能である。
【００３６】
図６は、サンプリングクロックの可変を決める、ユーザー設定スレショルドを示す図である。
【００３７】
図６中の斜線を付した範囲にサンプリング点が存在するときにサンプリング周波数を変化させる。
【００３８】
図７は、図１に示した検波用発信器９における制御電圧対発信周波数特性を示す図である。
【００３９】
図７に示すように、発振周波数は制御電圧に対し、単調に増加しなければならない。また、単調に減少の場合もある。
【００４０】
すなわち、本実施の形態によれば、通信機装置内に基準発振器を持ち、基準局（基地局）からの受信波を利用して該基準発振器の周波数誤差を修正する無線機において、検波信号から周波数誤差を算出し、その結果から基準発振子を制御する手段を有し、この周波数誤差の計算値によってサンプリング周波数を変化させることができる。
【００４１】
また、基準発振器の周波数誤差を制御する割合はユーザーが任意に設定することができる。
【００４２】
次に、本発明の別の実施の形態について説明する。
【００４３】
図８は、検波タイミングの切り替えについて説明する図である。
【００４４】
単純に検波クロックを２倍する場合は、図８に示すように、検波回路４のクロック検出を立ち上がりエッジまたは立ち下がりエッジの一方だけではなく、両エッジで検出できるような切り替え機能を持たせておくことで実現可能である。
【００４５】
すなわち、本実施の形態では、前記のようにサンプリング周波数を変化させる際に、検波回路入力のクロックの立ち上がりまたは立ち下がりエッジのみの検波から両エッジ検波に変えるよって検波スピードを２倍にすることが可能である。
【００４６】
図９は、検波タイミングとクロック周波数の切り替えについて説明する図である。
【００４７】
検波用発振器９の周波数を変化させるとき、図９に示すように、目標とする周波数に切り替わるまでの遷移時間を要する。遷移期間中のサンプリング点は信頼できるものではないため、このサンプリング点から周波数誤差を計算して制御してはならない。
【００４８】
これを防ぐ手段として、本実施の形態では、制御タイミング回路１１で周波数変化幅から遷移時間を算出し、その間は周波数誤差→制御電圧変換回路６からの制御電圧を固定する。
【００４９】
すなわち、本実施の形態では、検波用発振器を制御する際、周波数遷移時間（ロック時間）を予め記憶しておき、遷移中は引き込み制御を行わないようにしている。
【００５０】
【発明の効果】
本発明を適用することにより、ＡＦＣ回路引き込み可能周波数範囲を広げることができる。
【００５１】
これにより基準発振器精度が低減でき、小型化、低価格化の実現が可能になる。
【図面の簡単な説明】
【図１】本発明によるＡＦＣ回路の一実施の形態を適用した無線受信装置の概略構成を示すブロック図である。
【図２】既知データのスロット内配置例を示す図であり、（ａ）は、時分割多重通信方式の場合の図であり、（ｂ）は符号分割多重通信方式の場合の図である。
【図３】Ｉ、Ｑ平面上に表されたサンプリング点を示す図である。
【図４】図１に示した基準発振器における制御電圧対発振周波数特性を示す図である。
【図５】Ｉ、Ｑ平面上において本願発明を説明する図であり、（ａ）は周波数誤差が大きい場合のシンボル点を示す図であり、（ｂ）はクロックスピードを２倍にした場合のシンボル点を示す図である。
【図６】サンプリングクロックの可変を決める、ユーザー設定スレショルドを示す図である。
【図７】図１に示した検波用発信器における制御電圧対発信周波数特性を示す図である。
【図８】検波タイミングの切り替えについて説明する図である。
【図９】検波タイミングとクロック周波数の切り替えについて説明する図である。
【符号の説明】
１  アンテナ
２  無線機
３  復調器
４  検波回路
５  周波数誤差判定回路
６  周波数誤差→制御電圧変換回路
７  基準発振器（ＴＣＸＯ）
８  検波周波数算出回路
９  検波用発振器
１０  ＰＬＬ回路
１１  制御タイミング回路
【図１】
0004449259.tif 000002
【図２】
0004449259.tif 000003
【図３】
0004449259.tif 000004
【図４】
0004449259.tif 000005
【図５】
0004449259.tif 000006
【図６】
0004449259.tif 000007
【図７】
0004449259.tif 000008
【図８】
0004449259.tif 000009
【図９】
0004449259.tif 000010