(57)【特許請求の範囲】
【請求項１】
メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続されてなる外付け素子が接続されてＤＣ−ＤＣコンバータを構成し、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動するＤＣ−ＤＣコンバータの制御回路において、
前記同期側スイッチング素子の駆動回路の電源電流を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する検出回路を備え、
前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止することを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項２】
メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続されてなる外付け素子が接続されてＤＣ−ＤＣコンバータを構成し、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動するＤＣ−ＤＣコンバータの制御回路において、
前記同期側スイッチング素子の駆動回路の電源電圧を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する検出回路を備え、
前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止することを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項３】
メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続されてなる外付け素子が接続されてＤＣ−ＤＣコンバータを構成し、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動するＤＣ−ＤＣコンバータの制御回路において、
前記同期側スイッチング素子の駆動回路の入力信号と出力信号を比較し、その比較結果に基づいて前記同期側スイッチング素子のオフ故障を検出する検出回路を備え、
前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止することを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項４】
前記検出回路の出力を受け、前記制御回路の駆動信号を停止すべく動作する保護回路を備えたことを特徴とする請求項１〜３のいずれか１つに記載のＤＣ−ＤＣコンバータの制御回路。
【請求項５】
前記保護回路は、前記メイン側スイッチング素子と前記同期側スイッチング素子がオフとなるようメイン側スイッチング素子と同期側スイッチング素子の駆動回路の入力を固定することを特徴とする請求項４に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項６】
前記保護回路は、前記検出回路の出力に応答して前記制御回路の駆動電源をオフするスイッチを備えたことを特徴とする請求項４に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項７】
メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続され、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動する制御回路を備えたＤＣ−ＤＣコンバータにおいて、
前記同期側スイッチング素子の駆動回路の電源電流を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する検出回路を備え、
前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止することを特徴とするＤＣ−ＤＣコンバータ。
【請求項８】
メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続され、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動する制御回路を備えたＤＣ−ＤＣコンバータにおいて、
前記同期側スイッチング素子の駆動回路の電源電圧を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する検出回路を備え、
前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止することを特徴とするＤＣ−ＤＣコンバータ。
【請求項９】
メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続され、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動する制御回路を備えたＤＣ−ＤＣコンバータにおいて、
前記同期側スイッチング素子の駆動回路の入力信号と出力信号を比較し、その比較結果に基づいて前記同期側スイッチング素子のオフ故障を検出する検出回路を備え、
前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止することを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器等の電源として用いられる同期整流型ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータに関するものである。
【０００２】
近年、各種電子機器に用いられるＣＰＵ等はその動作周波数の高速化が進められ、それに伴い電源電流が多くなっている。そのため、ＣＰＵ等の電源として用いられる同期整流型ＤＣ−ＤＣコンバータも大電力化が進められている。ＤＣ−ＤＣコンバータは、直列に接続されたメイン側スイッチング素子と同期側スイッチング素子を交互にオン／オフ駆動することで、一定電圧を負荷に供給する。これらスイッチング素子が短絡故障した場合、通常動作より多くの電流が他の外付け素子に流れ、それにより素子が破損する虞があることから、その保護機能の搭載が要求されている。
【０００３】
【従来の技術】
従来のＤＣ−ＤＣコンバータの一例を図６に示す。このＤＣ−ＤＣコンバータ１は、１チップの半導体集積回路装置上に形成された制御回路２と複数個の外付け素子とから構成されている。
【０００４】
制御回路２の第１駆動信号ＳＧ１は、メイン側スイッチング素子３に供給される。このスイッチング素子３はエンハンスメント形ＮチャネルＭＯＳトランジスタで構成され、そのゲートに駆動信号ＳＧ１が入力される。スイッチング素子３のドレインにはバッテリＥから電源電圧Ｖｉが供給される。スイッチング素子３のソースは同期側スイッチング素子４に接続されている。
【０００５】
同期側スイッチング素子４はエンハンスメント形ＮチャネルＭＯＳトランジスタで構成され、そのドレインがメイン側スイッチング素子３のソースに接続されている。同期側スイッチング素子４のゲートには制御回路２の第２駆動信号ＳＧ２が入力され、ソースはグランドＧＮＤに接続されている。
【０００６】
メイン側スイッチング素子３のソースはチョークコイル５を介して出力端子Ｔｏに接続されている。また、メイン側スイッチング素子３のソースはフライバックダイオード６のカソードに接続され、そのダイオード６のアノードはグランドＧＮＤに接続されている。
【０００７】
出力端子Ｔｏは、平滑用コンデンサ７を介してグランドＧＮＤに接続されている。出力端子Ｔｏは、図示しないＣＰＵ等の負荷に接続されている。そして、この出力端子Ｔｏからは出力電圧Ｖｏが出力される。また、出力電圧Ｖｏは、制御回路２に帰還される。
【０００８】
制御回路２は、図７に示すように、ほぼ相補なパルス信号である第１及び第２駆動信号ＳＧ１，ＳＧ２を出力し、これにより、メイン側スイッチング素子３と同期側スイッチング素子４が交互にオン／オフ駆動される。メイン側スイッチング素子３のスイッチング動作により両スイッチング素子３，４間のノードＮ１の電圧ＶＳがパルス状に変化し、それが同スイッチング素子３の出力電流はチョークコイル５及び平滑用コンデンサ７により平滑化されて所定の出力電圧Ｖｏが出力される。
【０００９】
そして、制御回路２は、帰還される出力電圧Ｖｏと基準電圧を比較して、第１及び第２駆動信号ＳＧ１，ＳＧ２のデューティー比を変更する。これにより、ＤＣ−ＤＣコンバータは出力電圧Ｖｏを設定電圧にほぼ一致させる。
【００１０】
また、メイン側スイッチング素子３がオフされるとき、同期側スイッチング素子４がオンされて、フライバックダイオード６の順方向電圧ＶＤによる電圧ＶＳの電圧降下をほぼ０［Ｖ］にする。よって、同期側スイッチング素子４は、フライバックダイオード６における電力消費を抑え、平滑効率の低下を抑える、即ちＤＣ−ＤＣコンバータ１の高効率化に寄与している。このため、大きい出力電流を必要とする機器には、同期整流型のＤＣ−ＤＣコンバータが用いられている。
【００１１】
【発明が解決しようとする課題】
ところで、メイン側スイッチング素子３のドレイン−ソース間がショートした場合、出力電圧Ｖｏは設定電圧より高くなる。このような故障に関しては、出力異常となるため、従来より保護対策が施されてきた。
【００１２】
一方、同期側スイッチング素子４のゲート−ソース間がショートした場合、そのスイッチング素子４はオフするため、ＤＣ−ＤＣコンバータ１は、同期整流機能を有していない通常のＤＣ−ＤＣコンバータと同様に動作する。このため、出力電圧Ｖｏは正常時とあまり変わらない。しかし、各素子３〜７は、同期整流型として定格等が設定されているため、メイン側スイッチング素子３やフライバックダイオード６にかかる負荷が大きくなり、発熱などによってそれらが故障する虞がある。この問題は、出力電流の大きなＤＣ−ＤＣコンバータについて顕著となる。
【００１３】
本発明は上記問題点を解決するためになされたものであって、その目的は同期側スイッチング素子のオフ故障時に他の素子を保護することのできるＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータを提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１〜３に記載の発明は、メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続されてなる外付け素子が接続されてＤＣ−ＤＣコンバータを構成し、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動するＤＣ−ＤＣコンバータの制御回路において、前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止する。これにより、制御回路は、外付け素子に通常より大きな電流が流れるのを防ぐ。
また、検出回路は、請求項１に記載の発明のように、前記同期側スイッチング素子の駆動回路の電源電流を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する。
【００１７】
検出回路は、請求項２に記載の発明のように、前記検出回路は、前記同期側スイッチング素子の駆動回路の電源電圧を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する。
【００１８】
検出回路は、請求項３に記載の発明のように、前記同期側スイッチング素子の駆動回路の入力信号と出力信号を比較し、その比較結果に基づいて前記同期側スイッチング素子のオフ故障を検出する。
【００１９】
請求項４に記載の発明のように、制御回路には、前記検出回路の出力を受け、前記制御回路の駆動信号を停止すべく動作する保護回路が備えられる。
保護回路は、請求項５に記載の発明のように、前記メイン側スイッチング素子と前記同期側スイッチング素子がオフとなるようメイン側スイッチング素子と同期側スイッチング素子の駆動回路の入力を固定する。
【００２０】
保護回路は、請求項６に記載の発明のように、前記検出回路の出力に応答して前記制御回路の駆動電源をオフするスイッチを備えた。
請求項７〜９に記載の発明は、メイン側スイッチング素子と同期側スイッチング素子が直列に接続され、前記両スイッチング素子の中点に平滑回路とフライバックダイオードが接続され、前記メイン側スイッチング素子と同期側スイッチング素子に駆動信号を出力して両素子を交互にオン／オフ駆動する制御回路を備えたＤＣ−ＤＣコンバータにおいて、前記同期側スイッチング素子のオフ故障を検出し、前記メイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止するようにした。これにより、外付け素子に通常より大きな電流が流れるのを防ぐ。
また、検出回路は、請求項７に記載の発明のように、前記同期側スイッチング素子の駆動回路の電源電流を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する。
また、検出回路は、請求項８に記載の発明のように、前記検出回路は、前記同期側スイッチング素子の駆動回路の電源電圧を監視し、その監視結果に基づいて前記同期側スイッチング素子のオフ故障を検出する。
また、検出回路は、請求項９に記載の発明のように、前記同期側スイッチング素子の駆動回路の入力信号と出力信号を比較し、その比較結果に基づいて前記同期側スイッチング素子のオフ故障を検出する。
【００２１】
【発明の実施の形態】
以下、本発明を具体化した第一実施形態を図１及び図２に従って説明する。
尚、説明の便宜上、従来例と同様の構成については同一の符号を付してその説明を一部省略する。
【００２２】
図１は、本実施形態の同期整流型ＤＣ−ＤＣコンバータの回路図である。このＤＣ−ＤＣコンバータ１０は、１チップの半導体集積回路装置１１と、それに外付けされるメイン側スイッチング素子３、同期側スイッチング素子４、チョークコイル５、フライバックダイオード６、平滑用コンデンサ７とから構成されている。
【００２３】
半導体装置１１は、外付け素子及びバッテリＥが接続される複数の端子Ｔ１〜Ｔ４を持つ。第１入力端子Ｔ１はバッテリＥに接続され、そのバッテリＥから半導体装置１１の駆動電源が供給される。第１出力端子Ｔ２はＮチャネルＭＯＳトランジスタよりなるメイン側スイッチング素子３のゲートに接続され、第２出力端子Ｔ３はＮチャネルＭＯＳトランジスタよりなる同期側スイッチング素子４のゲートに接続される。第２入力端子Ｔ４はＤＣ−ＤＣコンバータ１０の出力端子Ｔｏに接続され、その端子Ｔｏから出力される電圧Ｖｏが半導体装置１１に帰還される。
【００２４】
外付け素子について説明すれば、メイン側スイッチング素子３と同期側スイッチング素子４は直列に接続され、メイン側スイッチング素子３のドレインにはバッテリＥから電源電圧Ｖｉが供給される。スイッチング素子３のソースは同期側スイッチング素子４に接続されている。同期側スイッチング素子４のドレインはメイン側スイッチング素子３のソースに接続されている。同期側スイッチング素子４のソースはグランドＧＮＤに接続されている。
【００２５】
メイン側スイッチング素子３のソース、即ち両スイッチング素子３，４の中点であるノードＮ１はチョークコイル５と平滑用コンデンサ７からなる平滑回路１２を介して出力端子Ｔｏに接続されている。また、ノードＮ１にはフライバックダイオード６のカソードが接続されている。
【００２６】
半導体装置１１は、制御回路２１、検出部２２、保護回路２３を備えている。制御回路２１は、制御部前段回路２４、制御部後段回路を構成するドライブ回路２５，２６から構成されている。前段回路２４は第２入力端子Ｔ４に接続され、その端子Ｔ４を介して入力される出力電圧Ｖｏに応じたデューティー比を持つパルス信号Ｓ１，Ｓ２を出力する。
【００２７】
ドライブ回路２５，２６は例えばＣＭＯＳ形ドライブ回路であり、電源端子にに接続された直流電源２７からの電源電流によりパルス信号Ｓ１，Ｓ２から生成した第１及び第２駆動信号ＳＧ１，ＳＧ２をスイッチング素子３，４のゲートに供給し、それらにより両スイッチング素子３，４がオン・オフ駆動される。
【００２８】
尚、直流電源２７はドライブ回路２５，２６の駆動電源を機能的に示すものである。従って、ドライブ回路２５，２６は、制御部前段回路２４の駆動電源と同じ、即ちドライブ回路２５，２６の電源端子が第１入力端子Ｔ１に接続され、バッテリＥからの電源に基づいて動作するものであっても良い。
【００２９】
検出部２２は、同期側スイッチング素子４がオフ故障しているか否かを検出するために設けられ、その検出結果に応じた信号Ｋ１を保護回路２３に出力する。
保護回路２３は、同期側スイッチング素子４がオフ故障した場合に外付け素子を保護するために設けられ、検出部２２からの検出信号Ｋ１に応答して両スイッチング素子３，４のオンオフ動作を停止させる（オフさせる）ように働く。
【００３０】
本実施形態では、両スイッチング素子３，４としてＮチャネルＭＯＳトランジスタを用いているため、検出部２２は、トランジスタのゲート−ソース間がショートしているか否かを検出し、その検出結果に応じたレベルを持つ検出信号Ｋ１を出力する。
【００３１】
その検出方法として、ドライブ回路２６に直流電源２７から流れる電源電流を検出する。同期側スイッチング素子４を構成するトランジスタのゲート−ソース間がショートすると、ドライブ回路２６の出力端子がグランドＧＮＤに接続される。このため、ＣＭＯＳ構造のドライブ回路２６がＨレベルの駆動信号ＳＧ２を出力するとき、その電源端子から出力端子に向かって多大な電流が流れ、電源電流が通常よりも多くなる。従って、検出部２２は、電源電流を監視し、通常よりも多くの電流が流れるときに同期側スイッチング素子４がオフ故障したとして検出信号Ｋ１を出力する。
【００３２】
保護回路２３は、検出信号Ｋ１に応答して、同期側スイッチング素子４がオフ故障した場合に、両スイッチング素子３，４をオフさせる、即ち駆動信号ＳＧ１をＬレベルに固定するように働く。
【００３３】
これにより、出力電圧Ｖｏは０［Ｖ］となるため、外付け素子であるメイン側スイッチング素子３やフライバックダイオード６等に過電流が流れずに済み、それらの素子を保護することができる。
【００３４】
図２は、検出部２２及び保護回路２３の構成例を示す回路図である。
検出部２２は、抵抗３１，３２、ＰＮＰトランジスタ３３、及びコンデンサ３４から構成される。抵抗３１はドライブ回路２６と直流電源２７の間に接続されている。抵抗３１の一端はトランジスタ３３のエミッタに接続され、抵抗３１の他端はトランジスタ３３のベースに接続されている。トランジスタ３３のコレクタは抵抗３２を介してグランドＧＮＤに接続され、ベースはコンデンサ３４を介してグランドＧＮＤに接続されている。そして、トランジスタ３３と抵抗３２の間のノードＮ２が保護回路２３に接続されている。
【００３５】
このように構成された検出部２２は、同期側スイッチング素子４が故障していない通常動作の時には、トランジスタ３３がオフしているためノードＮ２はＬレベルとなり、Ｌレベルの検出信号Ｋ１が出力される。一方、同期側スイッチング素子４がオフ故障してドライブ回路２６に多大な駆動電流が流れるときには、トランジスタ３３がオンするためノードＮ２がＨレベルとなり、Ｈレベルの検出信号Ｋ１が出力される。
【００３６】
保護回路２３は、ドライブ回路２５，２６の入力端子にそれぞれ接続された２入力のアンド回路３５，３６からなり、それらアンド回路３５，３６には制御部前段回路２４からパルス信号Ｓ１，Ｓ２が入力される。また、アンド回路３５，３６には、検出信号Ｋ１が反転入力端子に入力される。従って、両アンド回路３５，３６は、Ｌレベルの検出信号Ｋ１に応答してパルス信号Ｓ１，Ｓ２をドライブ回路２５，２６に出力し、Ｈレベルの検出信号Ｋ１に応答してＬレベルの信号をドライブ回路２５，２６に供給する。従って、ドライブ回路２５，２６は、同期側スイッチング素子４のオフ故障時にＬレベルの駆動信号ＳＧ１，ＳＧ２を出力し、これによりメイン側スイッチング素子３と同期側スイッチング素子４がオフする。
【００３７】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）同期側スイッチング素子４のオフ故障を検出する検出部２２と、その検出部２２からの検出信号Ｋ１に応答してメイン側スイッチング素子３と同期側スイッチング素子４をオフするよう制御回路２１に働く保護回路２３を備えた。その結果、同期側スイッチング素子４がオフ故障した時に、外付け素子であるメイン側スイッチング素子３やフライバックダイオード６等に過電流が流れず、それらの素子を保護することができる。
【００３８】
（２）検出部２２は、同期側スイッチング素子４に供給する駆動信号ＳＧ２を出力するドライブ回路２６に流れる電源電流により、検出信号Ｋ１を出力するようにした。その結果、同期側スイッチング素子４の故障を容易に検出することができる。
【００３９】
（３）検出部２２及び保護回路２３を制御回路２１と同じチップ上に搭載したため、外付け素子の数が従来と同じで済み、本実施形態の半導体集積回路装置１１を従来の半導体集積回路装置と容易に置き換えることができる。
【００４０】
尚、上記実施形態は、以下の態様に変更してもよい。
○上記実施形態では、保護回路２３は、検出信号Ｋ１に応答してドライブ回路２５，２６の入力信号をＬレベルにしてメイン側スイッチング素子３と同期側スイッチング素子４をオフにしたが、他の方法により両スイッチング素子３，４をオフにするように構成しても良い。
【００４１】
例えば、図３に示すように、ＤＣ−ＤＣコンバータ４０は保護回路４１を備え、この保護回路４１は、検出信号Ｋ１に応答してオンオフするスイッチ４２から構成されている。このスイッチ４２は制御部前段回路２４に電源電圧を供給する配線に挿入接続されている、即ち前段回路２４と第１入力端子Ｔ１の間に挿入接続されている。このスイッチ４２がオフすることで、前段回路２４には電源電圧が供給されなくなるため、ドライブ回路２５，２６の入力レベルはＬレベルとなり、これにより両スイッチング素子３，４に供給する駆動信号ＳＧ１，ＳＧ２がＬレベル、即ち両スイッチング素子３，４がオフする。
【００４２】
○上記実施形態では、検出部２２は同期側スイッチング素子４を駆動するドライブ回路２６の電源電流によりその同期側スイッチング素子４のオフ故障を検出して検出信号Ｋ１を出力する構成としたが、その他の方法により同期側スイッチング素子４のオフ故障を検出する構成として実施しても良い。
【００４３】
例えば、図４に示すように、ＤＣ−ＤＣコンバータ５０は、検出部５１を備え、この検出部５１はドライブ回路２６の電源電圧を監視し、その監視結果に基づいて検出信号Ｋ１を出力する。上記実施形態と同様に、同期側スイッチング素子４がオフ故障、即ちゲート−ソース間がショートすると、ドライブ回路２６に大電流が流れその電源電圧が低下する。これを検出部５１にて検出する。
【００４４】
また、図５に示すように、ＤＣ−ＤＣコンバータ６０は、検出部６１を備え、この検出部６１はドライブ回路２６の入力信号Ｓ２と出力信号である駆動信号ＳＧ２を監視する。検出部６１は、入力信号Ｓ２と駆動信号ＳＧ２を比較し、その比較結果に基づいて検出信号Ｋ１を出力する。同期側スイッチング素子４がオフ故障、即ちゲート−ソース間がショートすると、駆動信号ＳＧ２はＬレベルとなる。しかし、制御回路２１は同期側スイッチング素子４をオンオフ制御しようとパルス信号である入力信号Ｓ２を出力する。従って、入力信号Ｓ２と駆動信号ＳＧ２のレベル変化が一致しない。これを検出部６１にて検出する。
【００４５】
これらのように構成した検出部５１，６１を用いて実施しても、上記実施形態と同様に、同期側スイッチング素子４のオフ故障を容易に検出することができ、それにより両スイッチング素子３，４をオフして外付け素子を保護することができる。
【００４６】
○上記各実施形態は、メイン側スイッチング素子３と同期側スイッチング素子４にＮチャネルＭＯＳトランジスタを用い、それに対応する回路構成としたが、スイッチング素子３，４の少なくとも一方にＰチャネルＭＯＳトランジスタを用いて実施しても良い。その場合、各回路は、上記各実施形態と逆に構成される。例えば、図２における検出部２２の場合、ドライブ回路２６の＋側の電源電流を検出したが、ＰチャネルＭＯＳトランジスタを用いる場合は−側（グランドＧＮＤ側）の電源電流を検出する構成となる。
【００４７】
○上記各実施形態では、半導体集積回路装置１１に検出部２２，５１，６１及び保護回路２３，４１を内蔵したが、少なくとも保護回路２３，４１を内蔵し、検出部２２，５１，６１からの検出信号Ｋ１を入力する入力端子を備える構成としても良い。
【００４８】
【発明の効果】
以上詳述したように、本発明によれば、同期側スイッチング素子のオフ故障を検出する検出回路と、その検出回路からの検出信号を受けメイン側スイッチング素子と同期側スイッチング素子の駆動信号の出力を停止する保護回路を備えた。その結果、スイッチング素子を含む外付け素子に通常より大きな電流が流れるのを防ぎ、素子の破損を防止することができる。
【図面の簡単な説明】
【図１】  一実施形態のＤＣ−ＤＣコンバータの回路図である。
【図２】  検出部及び保護回路の構成例を示す回路図である。
【図３】  別のＤＣ−ＤＣコンバータの回路図である。
【図４】  別のＤＣ−ＤＣコンバータの回路図である。
【図５】  別のＤＣ−ＤＣコンバータの回路図である。
【図６】  従来のＤＣ−ＤＣコンバータの回路図である。
【図７】  従来の動作波形図である。
【符号の説明】
３  メイン側スイッチング素子
４  同期側スイッチング素子
６  フライバックダイオード
１２  平滑回路
２１  制御回路
２２，５１，６１  検出回路（検出部）
２３，４１  保護回路
Ｔ２  第１出力端子
Ｔ３  第２出力端子
ＳＧ１，ＳＧ２  駆動信号
【図１】
0004463369.tif 000002
【図２】
0004463369.tif 000003
【図３】
0004463369.tif 000004
【図４】
0004463369.tif 000005
【図５】
0004463369.tif 000006
【図６】
0004463369.tif 000007
【図７】
0004463369.tif 000008