(57)【特許請求の範囲】
【請求項１】
入力信号の大きさを測定する高速かつ高ダイナミックレンジ光検出器システムであって、
陰極と、陽極と、前記陰極と前記陽極との間に離間して配置された複数のダイノードとを有する光電子増倍管と、
制御信号に応じて、約１ミリ秒未満において少なくとも概略値４より多く、光電子増倍管の利得を連続的に変動させる利得変動手段と、
前記光電子増倍管の陽極電流の対数である第１信号を生成する、前記光電子増倍管の陽極に結合された手段と、
前記光電子増倍管の陽極電流を安全な動作範囲に維持するように選択された大きさを有する前記制御信号を、前記第１信号から生成する、前記光電子増倍管の陽極に結合された手段と、
前記制御信号から前記光電子増倍管の前記陽極への寄生容量を補償する、前記制御信号に応答する手段と、
所定の底において、前記光電子増倍管の陽極電流の理想的と考えられる対数表示である第２信号を生成する、前記第１信号に応答する手段と、
前記所定の底において、前記光電子増倍管の利得の理想的と考えられる対数である第３信号を生成する、前記制御信号に応答する手段と、
前記所定の底において、入力信号の大きさの対数を表す信号を供給する、前記第３信号を前記第２信号から減算する手段と
を具備することを特徴とする高速かつ高ダイナミックレンジ光検出器システム。
【請求項２】
前記第３信号を生成する前記手段は、
伝達特性を有し、前記制御信号に連結された入力と、出力とを有する第１増幅器と、
前記第１増幅器の出力に連結された入力と、複数のディジタル出力とを有するアナログ−ディジタル変換器と、
前記アナログ−ディジタル変換器の複数のディジタル出力に連結された複数の入力と、複数のディジタル出力とを有する第１ルックアップテーブルと
を具備し、
前記第２信号を生成する前記手段は、
前記光電子増倍管の前記陽極に連結された入力と、出力とを有する第２対数増幅器と、
前記第２対数増幅器の出力に連結された入力と、複数のディジタル出力とを有する第２アナログ−ディジタル変換器と、
前記第２アナログ−ディジタル変換器の複数のディジタル出力に連結された複数の入力と、複数のディジタル出力とを有する第２ルックアップテーブルと
を具備し、
前記減算する手段は、前記第１ルックアップテーブルの前記複数の出力に連結された第１セットの入力と、前記第２ルックアップテーブルの前記複数の出力に連結された第２セットの入力と、出力とを有するディジタル減算回路を具備することを特徴とする請求項１に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項３】
前記第１増幅器の伝達関数は、線形であることを特徴とする請求項２に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項４】
前記第１増幅器の伝達関数は、対数であることを特徴とする請求項２に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項５】
前記第１増幅器の伝達関数は、べき法則であることを特徴とする請求項２に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項６】
前記第３信号を生成する前記手段は、
伝達特性を有し、前記制御信号に連結された入力と、出力とを有する第１増幅器と、
前記第１増幅器の出力に連結された入力と、複数のディジタル出力とを有するアナログ−ディジタル変換器と、
前記アナログ−ディジタル変換器の複数のディジタル出力に連結された複数の入力と、複数のディジタル出力とを有するルックアップテーブルと、
前記ルックアップテーブルの複数のディジタル出力に連結された複数のディジタル入力を有するディジタル−アナログ変換器と
を具備し、
前記第２信号を生成する前記手段は、
前記光電子増倍管の前記陽極に連結された入力と、出力とを有する第２対数増幅器
を具備し、
前記減算する手段は、前記ディジタル−アナログ変換器の出力に連結された第１入力と、前記第２対数増幅器の出力に連結された第２入力と、出力とを有するアナログ減算回路を具備することを特徴とする請求項１に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項７】
前記第１増幅器の伝達関数は、線形であることを特徴とする請求項６に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項８】
前記第１増幅器の伝達関数は、対数であることを特徴とする請求項６に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項９】
前記第１増幅器の伝達関数は、べき法則であることを特徴とする請求項６に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項１０】
前記第３信号を生成する前記手段は、
伝達特性を有し、前記制御信号に連結された入力と、出力とを有する第１増幅器
を具備し、
前記第２信号を生成する前記手段は、
前記光電子増倍管の前記陽極に連結された入力と、出力とを有する第２対数増幅器
を具備し、
前記減算する手段は、前記第１増幅器の出力に連結された第１入力と、前記第２対数増幅器の出力に連結された第２入力と、出力とを有するアナログ減算回路を具備することを特徴とする請求項１に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項１１】
前記第１増幅器の伝達関数は、線形であることを特徴とする請求項１０に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項１２】
前記第１増幅器の伝達関数は、対数であることを特徴とする請求項１０に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項１３】
前記第１増幅器の伝達関数は、べき法則であることを特徴とする請求項１０に記載の高速かつ高ダイナミックレンジ光検出器システム。
【請求項１４】
入力信号の大きさを測定する高速かつ高ダイナミックレンジ光検出器システムを動作させる方法であって、
陰極と、陽極と、前記陰極と前記陽極との間に離間して配置された複数のダイノードとを有する光電子増倍管を供給する段階と、
制御信号に応じて、約１ミリ秒未満において少なくとも概略値４より多く、光電子増倍管の利得を連続的に変動させる段階と、
前記光電子増倍管の陽極電流の対数である第１信号を生成する段階と、
前記光電子増倍管の陽極電流を安全な動作範囲に維持するように選択された大きさを有する前記制御信号を、前記第１信号から生成する段階と、
前記制御信号から前記光電子増倍管の前記陽極への寄生容量を補償する段階と、
所定の底において、前記光電子増倍管の陽極電流の理想的と考えられる対数表示である第２信号を生成する段階と、
前記所定の底において、前記光電子増倍管の利得の理想的と考えられる対数である第３信号を生成する段階と、
前記所定の底において、入力信号の大きさの対数を表す信号を供給する、前記第３信号を前記第２信号から減算する段階と
を具備することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光検出器に関する。より詳細には、本発明は、光電子増倍管を用いる光検出システムに関する。
【０００２】
【従来の技術】
光学的感知は、光信号（光子）を電気信号（電子）に変換する処理である。光信号が多いかまたは時間周波数（temporal frequency）が少ない大部分のアプリケーションにおいて、このことは、フォトダイオードとして知られる固体装置を用いて行われる。フォトダイオードは安価（通常は、１〜３０ドル）であり、用いるのが容易である。フォトダイオードは、高いダイナミックレンジを有しており、かつ、光レベルが高い場合には高速であり得る。
【０００３】
弱すぎて見えない光に関して、フォトダイオードは、相対的に大きなダイオード容量と前記弱い光により生成される弱い電流とに起因して一層遅くなる。フォトダイオードが優れたダイナミックレンジを有しているとしても（これらのフォトダイオードは、１４桁までの大きさの線状になっている）、これらの出力は、光信号に比例しており、したがって、実際に、これらの有用なダイナミックレンジは、後続の電気信号により急速に制限される（高速アナログ−ディジタル変換は、通常は、概略値３．６のダイナミックレンジしか有していない）。
【０００４】
光信号が弱くかつ周波数が高いときには、光電子増倍管が、通常は用いられる。光電子増倍管は、高価であり（通常は、１００〜１０００ドル以上）、通常の室内灯のような、過負荷の光信号からの損傷を受け易く、かつ、動作させるために高い電圧（通常は、１０００ボルト）を必要とする。光電子増倍管は、光電陰極と、１つ以上のダイノード（通常は１０個）と、陽極とからなっている。陰極に衝突する個々の光子は、電子を追い出す可能性を２５％まで有している。これらの光電子は、次に、電界により、第１ダイノードに向かって加速される。光電子がダイノードに衝突すると、これらの光電子は、さらなる電子を追い出し、これにより、信号を増幅させる。これらの二次的電子は、次に、これらの電子が再び増幅される次のダイノードに向かってカスケードする。ダイノード連鎖の終わりに、電子は、これらの電子を光電子増倍管の外側へ搬送する陽極により集められる。この地点において、信号は、アナログ−ディジタル変換器の前におけるトランスインピーダンス（transimpedance）増幅器のような従来の電子装置によって容易に測定するのに十分な大きさである。
【０００５】
各々のダイノードにおける利得は、このダイノードと以前の段階との間の電位に比例する入力電圧のエネルギーの関数である。この関係は、以下の形式である。
Ｇ（ｖ）＝ｋＨｖa
ここで、ａは、通常は、０．６〜０．８の範囲である。前記管の総利得は、全てのダイノードからの利得の積である。通常は、図１に示されるように、ダイノードに関するバイアス電圧は、陰極と全てのダイノードとアースとの間に、一連の分圧器抵抗器（voltage-divider resistor）を接続することにより生成される。通常は、全てのダイノード間、および、最後のダイノードと陽極との間における抵抗（したがって、電圧）は、同じである。この抵抗Ｒは、スケーリング定数として用いられる。通常は、陽極と第１ダイノードとの間の抵抗は、１．５〜３．５Ｒであり、ここで、Ｒは、通常は、１０〜１００ＫΩである。次に、大きな負電圧が陰極に印加され、かつ、電位は、分圧器抵抗器連鎖により、ダイノードにわたって均一に分割される。
【０００６】
従来のバイアス体系は、単一のプログラム可能利得において光電子増倍管を動作させるために有用である。印加された陰極電圧を変更することは、以下の関係によって、利得を変化させる。
Ｇ（ｖ）＝ｋＨｖa'
ここで、ａ’は、通常は、７．０〜８．０の範囲である。しかしながら、必要とされる大きな電圧は、寄生容量と、バイアスストリングにおけるパワー消失を制限するために必要な大きな抵抗値とに起因して、利得を迅速に変化させることを困難にしている。従来の用法は、管の利得を予め決め、適切な陰極電圧を設定し、かつ次に、前記管を、測定工程の間中、前記電圧にて動作させることである。
【０００７】
【発明が解決しようとする課題】
この構成において、光電子増倍管のダイナミックレンジは、トランスインピーダンス増幅器の雑音特性および利得特性により下限に制限され、かつ、光電子増倍管が陽極電流を伝える能力により上限に制限される。陽極電流は、前記管内における空間電荷効果と、バイアスストリングパワー消耗と、ダイノードを被覆している物質の消耗可能な性質とにより制限される。測定すべき光信号が、低いデューティサイクルを伴う短いパルスであれば、コンデンサについては、パルスの線形性を改善するために、最後のバイアス抵抗器数個にわたって配することができる。しかしながら、この仕組みは、高いデューティサイクルを伴う（すなわち、数十μ秒より長く続く）明るい信号には役立たない。
【０００８】
従来技術において、対数圧縮が、光濃度計のようなアプリケーションにおいて用いられてきた。これらは、露出されかつ処理されたフィルム片の暗さを検査するために、写真研究所（photographic labs）により用いられる装置である。しかしながら、これらの装置は、ミリ秒〜秒の時間的尺度においてしか動作しない。この技術の例は、米国特許第３，５８６，４４３号明細書と、米国特許第３，６５３，７６３号明細書と、米国特許第３，７３３，４９１号明細書とに見られる。
【０００９】
光電子増倍管の利得調整に関するさらなる例は、共通のＨＶ供給と、質的測定を行うためのＡＧＣ回路と、光電子増倍管過負荷保護回路と、高速利得切換回路とを共有する種々の管の利得を予め設定する方法を包含する多くの形式において現れる。
【００１０】
【課題を解決するための手段】
本発明によれば、光電子増倍管は、該管の利得を陽極電流の変化に応じて連続的に調整するために、高速フィードバック回路とともに用いられる。このフィードバック回路は、陽極電流を安全な動作範囲内に常に保つように設計される。前記管の利得および陽極電流は、独立的に、理想的な対数に変換される。次に、これらの信号は、光信号の真の対数表示を再構成するために、互いから減算される。この組み合わせ信号は、著しく大きな範囲の入力信号を、ＰＭＴが従来の固定バイアス体系を用いて測定し得るよりも正確に表すことが可能である。
【００１１】
【発明の実施の形態】
当業者は、本発明に関する以下の説明が例示的なものに過ぎず、決して制限的ではないことを理解する。本発明の他の実施形態についても、このような当業者には容易に提案される。
【００１２】
本発明によれば、光電子増倍管の利得を迅速かつ正確に制御するための装置及び方法が開発されている。光電子増倍管は、該管の利得を陽極電流に応じて連続的に調整するために、高速フィードバック機構とともに用いられる。前記管の利得および陽極電流は、独立的に、理想的な対数に変換される。次に、これらの信号は、光信号の真の対数表示を再構成するために、互いから減算される（除算と等価な対数間隔）。この方法により、光電子増倍管のダイナミックレンジについては、２５ＭＨｚまで（場合によってはそれ以上）の帯域によって信号を連続的に変動させるために、少なくとも概略値６に拡張することができる。
【００１３】
図２を参照すると、概略的な図が、本発明による光電子増倍管のバイアスかけ（biasing）を示している。本明細書に開示された本発明の例示的な実施形態においては、１０個のダイノードを備えられたHamamatsu R1166 のような光電子増倍管１０が示されているが、当業者には、様々な数のダイノードを有する様々なメーカーからの光電子増倍管に、本発明を容易に適合させることができることが理解される。
【００１４】
前記光電子増倍管１０は、２つの整合した一定の電源１２，１４により、バイアスをかけられる。これらの電源１２，１４は、別個のバイアス抵抗器ストリング１６，１８（一方は奇数番号ダイノード用であり、他方は偶数番号ダイノード用である）を駆動させる。偶数番号ダイノード２０，２２，２４，２６，２８用のバイアス抵抗器ストリング１６は、一定の電源１２により駆動される直列接続された抵抗器３０，３２，３４，３６，３８，４０を有し、かつ、アースを基準としている。抵抗器３２，３４，３６，３８は、同じ値２Ｒを有しており、その一方で、抵抗器３０は、２．５Ｒの値を有し、かつ、抵抗器４０は、Ｒの値を有している。
【００１５】
奇数番号ダイノード４２，４４，４６，４８，５０用の他方のバイアス抵抗器ストリング１８は、一定の電源１４により駆動される直列接続された抵抗器５２，５４，５６，５８，６０，６２を有している。バイアス抵抗器ストリング１８は、増幅器６４の出力における迅速に変動可能な電圧電源Ｖｃｔｒｌを基準としている。抵抗器５２，５４，５６，５８，６０は、同じ値２Ｒを有しており、その一方で、抵抗器６２は、０．５Ｒの値を有している。Ｖｃｔｒｌが急速に変動できるとしても、バイアスストリングを駆動させる一定の電源は、作動するのに固定の直流電圧しか必要としない。
【００１６】
当業者により理解されるように、抵抗器３０，４０，５２，６２の値は、隣接したダイノードにおける電圧をオフセットするように選択され、これにより、隣接したダイノード間の電圧は、陰極６６における電圧から降下する。さらに、Ｖｃｔｒｌが、ダイノード２８上の電圧の１．５倍に等しいときには、全てのダイノードの電圧は、図１の従来のバイアス体系が用いられる場合と同じ電圧である。この電圧は、Ｖｍａｘ（最大利得制御電圧）と称される。
【００１７】
２つのバイアス抵抗器ストリングの各々におけるダイノード間の電圧は一定であり、コンデンサ７０については、これらのバイアスストリングのダイナミックインピーダンスを低下させるために、抵抗器５２を除く全てのバイアス抵抗器と並列に配することができる。これらのコンデンサについては、本明細書に開示されている利得制御回路の速度に影響を与えずに、任意の大きさ（すなわち、０．１μＦ）に構成することができる。
【００１８】
前記ＶｃｔｒｌがＶｍａｘに等しいときには、光電子増倍管は、最大利得において動作する。Ｖｃｔｒｌの負特性が低くされるにつれて、ダイノード間の電圧は、図１の回路における従来の値よりも、交互に大きくなったり小さくなったりする。例えば、Ｖｃｔｒｌの負特性が低くされるにつれて、ダイノード４８，２６間の電位は降下し、その一方で、ダイノード４８，２４間の電位は上昇する。したがって、各々のダイノードにおける利得は、交互に増減する。しかしながら、利得は、奇数ダイノード上においてよりも、偶数ダイノード上において急速に降下する。結果として、光電子増倍管の利得全体は減少する。
【００１９】
前記Ｖｃｔｒｌがダイノード２８上における電圧の０．５倍に近づくにつれて、奇数ダイノードおよび偶数ダイノードの組は同じ電圧に近づき、かつ、前記管の利得全体が最小にされる。この電圧は、Ｖｍｉｎと称される。
【００２０】
前記ＶｃｔｒｌがＶｍｉｎに近づくにつれて、システムは、２つのバイアスストリングにおける構成要素の不整合に起因して、より不正確になる。しかしながら、回路は、さらに信号を減衰させ続ける。原則的に、Ｖｃｔｒｌの負特性をＶｍｉｎよりやや低く保つことにより、陽極電流を完全に遮断することができる。これにより、過負荷が終わった場合にも迅速に回復できる内蔵型の過負荷保護が可能となる。
【００２１】
図３は、光電子増倍管の理論利得応答を、７００ＶにおいてバイアスをかけられたＲ１１６６光電子増倍管に関するＶｃｔｒｌの関数として示すグラフである。対数−対数間隔において、利得が概略値４以上において、応答がほぼ直線であることが分かる。この利得調整の程度は、１００Ｖより少ない制御電圧の揺れ（swing）によって達成される。さらに、制御電圧は、ほぼアースされている。大きなバイアス電流をわたって光電子増倍管の陰極側へ、制御信号が送信される必要はない。比較的低い電圧揺れとほぼアースされた電位というこの組み合わせは、前記管の利得を制御するための簡素かつ高速のフィードバックループの設計を可能にする。
【００２２】
２つのバイアスストリングを駆動させるために必要とされる、図２における正確に整合した電源１２，１４については、２つの固定された電圧供給（すなわち、高電圧供給８２および低電圧供給８４）を用いた図４の回路８０に示されるように実施することができる。従来通りにバイアスをかけられたＰＭＴとともに用いられる供給とは違い、ＨＶ供給は特に安定である必要はない。その理由は、電源が、直列の調整器として作用するためである。高電圧供給８２は、EMCO High Voltage of Sutter Creek CAから入手可能なModel E06のような、市販の入手可能な高電圧供給であってもよく、かつ、低電圧供給８４は、DATEL of Mansfield MAから入手可能なModel UWR-12/250-D12のような、市販の入手可能な高アイソレーション電圧を伴う１２Ｖ ＤＣ−ＤＣ変換器であってもよい。電圧調整器８６は、調整された９Ｖの電圧を供給する標準３端子線形電圧調整器（standard 3-terminal linear voltage regulator）である。電圧調整器８８は、２．５００Ｖの電圧基準を供給する精密３端子電圧基準器（precision 3-terminal voltage reference）である。回線９０，９２，９４は、図４の回路素子の残りに電力供給するために用いられる。高電圧電力供給８２は、電源のために、回線９０において高電圧“浮動”アースＨＶＦＧＮＤを形成する。低電圧電力供給８４および電圧調整器８６，８８は、回線９２において２．５Ｖの基準電圧を発生させかつ回線９４において９Ｖの電圧供給を発生させるために（これらの基準電圧および電圧供給は、電源により用いられる）、この浮動アースを基準とする。
【００２３】
増幅器１０２は、適度な速度かつ低オフセットであり、演算増幅器およびＭＯＳトランジスタ１０４は、高電圧低容量ＮチャンネルＭＯＳＦＥＴである。これらの装置は当業者には公知の製品であり、かつ、適切な代用品が、Linear Technology, Analog Devices, BurrBrown, Supertex, Zetex, Motorola, National Semiconductorを包含する多数のメーカーから入手可能である。
【００２４】
抵抗器１０６は、通常は１％抵抗器である抵抗器１０８により１２５０Ωに整えられている精密１，３００Ω０．１％抵抗器（Panasonic）である。増幅器１０２は、ＭＯＳトランジスタ１０４のゲートにおける電圧を調整して、１，２５０Ωの抵抗器１０６，１０８の組み合わせを経てＨＶＦＧＮＤまで、一定の２．５００Ｖを維持する。これにより、精密な２．０００ｍＡの電流がＭＯＳトランジスタ１０４を通って流れる結果となる。ＭＯＳトランジスタ１０４のゲートは隔離されているので、全ての電流は、ＭＯＳトランジスタ１０４のドレーンにおける負荷から生じる必要がある。
【００２５】
抵抗器１１０，１１２、および、コンデンサ１１４は、標準的な実際の設計にしたがって用いられ、構成要素における非理想的な性質を修正する。示されている実施形態においては約５０Ωの値を有し得る抵抗器１１０は、増幅器１０２をＭＯＳトランジスタ１０４のゲート容量から隔離する。示されている実施形態においては約１，２５０Ωの値を有し得る抵抗器１１２は、増幅器１０２の入力バイアス電流を補償する。示されている実施形態においては約１μＦの値を有し得るコンデンサ１１４は、減結合コンデンサである。
【００２６】
図２の高電圧増幅器６４は、約３５の利得を伴う高速線形増幅器である。図５は、適切な増幅回路１２０の一手段を示す概略図である。図５の増幅回路１２０は、＋５Ｖ，−１２Ｖ，−１００，−２．５００Ｖの公称出力電圧をそれぞれ有する３つの電源と１つの電圧基準（図示せず）とを用いる。出力は、高利得かつ共通電源の構成において配線されている高電圧ＭＯＳトランジスタ１２２，１２４により駆動される。ドレーン容量を最小にするために、通常の出力動作範囲は、−２５〜−７５Ｖに制約される。増幅器１２６は、ＭＯＳトランジスタ１２２を直接的に制御するが、ＭＯＳトランジスタ１２４の高周波部分を制御するのみである。ＭＯＳトランジスタ１２４の直流成分は、トランジスタ１３０と抵抗器１３２とを介して、増幅器１２８により制御される。増幅器１２８は、能動的に、ＭＯＳトランジスタ１２４のバイアスを調整し、ＭＯＳトランジスタ１２２上において一定のソース電流を維持する。トランジスタ１２２上における一定のソース電流が、負荷に供給されるものとして考えられる最大の電流よりもやや大きくなるように構成することにより、トランジスタ１２２が常にやや前方にバイアスをかけられていることが保証される。
【００２７】
図５の回路の動作範囲と能動バイアシングを用いることとを制約することは、ＭＯＳトランジスタ１２２，１２４のいずれも飽和状態には駆動されないことを、または、ＭＯＳトランジスタ１２２，１２４が完全に停止することを許容されていないことを保証する。このことは、非常に迅速な増幅を確立することを可能にする。
【００２８】
能動バイアシング回路を用いることは、電源の変化を入念に追跡することと、両方のＭＯＳトランジスタの閾値電圧の変化を自動的に補償することとにより電力消耗を最小限にする。従来のバイアス体系が用いられた場合には、システムは、最悪の場合の成分値および供給電圧の組み合わせのために設計される必要がある。このことは、通常の動作の下では、電力消耗が著しく大きくなることを意味する。
【００２９】
抵抗器１３４，１３６は、増幅器の利得を設定する。抵抗器１３８は、増幅器１２６における入力バイアス電流を補償する。抵抗器１４０は、ＭＯＳトランジスタ１２２の直流バイアス電流を感知する。抵抗器１４２，１４４は、トランジスタ１２２のバイアス電流を設定するために用いられる基準電圧を設定する。抵抗器１４６は、コンデンサ１４８とともに、バイアス増幅器１２８の帯域を制限する。抵抗器１３２は、ＭＯＳトランジスタ１２４のゲートを、ＭＯＳトランジスタ１３０の出力容量から隔離する。抵抗器１５０は、コンデンサ１５２を帯電された状態に保つためのプルアップ抵抗器である。抵抗器１５４，１５６は、発振を防ぐために、バイアス増幅器１４０のループ利得を制限する。
【００３０】
示された実施形態においてそれぞれ０．１μＦおよび３０μＦの値を有するコンデンサ１４８，１５８は、安定性のために必要な帯域制限フィードバックコンデンサである。示された実施形態において０．１μＦの公称値を有するコンデンサ１５２は、増幅器１２６が、該増幅器１２６の動作範囲（＋５／１２Ｖ）外にあってもＭＯＳトランジスタ１２４を制御するのに必要な直流ブロッキングコンデンサである。コンデンサ１６０，１６２，１６４，１６６，１６８，１７０，１７２は、全てバイパスコンデンサであり、かつ、示された実施形態においては、０．１μＦの公称値を有している。
【００３１】
図６を参照すると、概略的な図が、本発明による光電子増倍管対数光検出器１８０の一実施形態を示している。制御信号Ｖｃｔｒｌを発生しかつ図１のバイアス抵抗器ストリング１８上における電圧を設定する図１の増幅器６４は、光電子増倍管１０の陽極６８からのフィードバックループの一部である。対数増幅器１８２は、（Analog Modules. Inc. of Longwood. FLから入力可能なmodel３８２対数増幅器のような）４０個１組の（four-decade）対数増幅器であり、かつ、光電子増倍管１０の陽極電流の対数である信号を生成する。その出力は、サーボ増幅器１８４により感知され、かつ、基準電圧Ｖｒｅｆと比較される。対数増幅器１８２の出力における信号がＶｒｅｆより低ければ、サーボ増幅器１８４は、高電圧増幅器６４への入力を増加させ、これにより、高電圧増幅器６４は、対数信号がＶｒｅｆに整合するか、または、最大ＰＭＴ利得が到達されるまで、前記管の利得を増加させる。対数増幅器１８２の出力における信号がＶｒｅｆより高ければ、信号が再びＶｒｅｆに整合するか、または、最小光電子増倍管利得が到達されるまで、前記管の利得は、サーボ増幅器１８４により減少する。
【００３２】
Ｖｃｔｒｌ（増幅器６４の出力）の通常の動作範囲は、ＶｍｉｎとＶｍａｘとの間である（通常は、約−２５〜約−７５Ｖである）。サーボ増幅器１８４の一手段は、Analog Devices of Norwood. MAから入手可能なModel AD8036のような、市販の入手可能な制限演算増幅器を用いる。その出力は、増幅器６４の入力を駆動させる。このような制限増幅器が用いられるときには、ＶｍｉｎＲｅｆ〜ＶｍａｘＲｅｆの範囲は、図６に示されるような増幅器への入力として設定され、これにより、増幅器６４の出力は、決して、Ｖｍｉｎ〜Ｖｍａｘの電圧範囲以上に駆動されない。
【００３３】
反転増幅器（inverting amplifier）１８６は、−０．０５の利得を有する。この反転増幅器は、Ｖｃｔｒｌの増幅（１／２０）である信号を生成する。コンデンサ１８８は、奇数の（調整された）ダイノードと陽極との間における全寄生容量の合計の２０倍の値を有するように選択される。コンデンサ１８８の通常の値は、約１０ｐＦである。増幅器１８６およびコンデンサ６８の純効果は、光電子増倍管１０の陽極６８内に、前記管内の寄生容量により増幅器６４から注入された電流を厳密に無効にする電流を注入することである。
【００３４】
２０個１組の対数増幅器１９０は、制御電圧の対数である信号を生成する。対数増幅器１９０から出力された対数Ｖｃｔｒｌ信号は、増幅器１９２における約３の係数により増幅され、これにより、光電子増倍管１０の利得を表す信号が生成される。増幅器１９２は、対数−利得信号を、信号減算を行う前の対数−電流信号と同じ底に変換するように、約３の係数にプログラムされた利得を有するプログラム可能利得増幅器である好ましい。増幅器１９２の利得に関する約３の値は、図３の対数利得〜対数電圧の曲線の勾配から引き出される。次に、増幅器１９２の出力は、差分増幅器１９４により対数増幅器１８２の出力から減算され、これにより、最終アナログ対数−光レベル信号（final analog log-light-level signal）が生成される。この信号は、アナログ−ディジタル変換器（ＡＤＣ）１９６においてディジタル化され、これにより、ディジタル化された対数−光レベル信号出力が生成される。ＡＤＣ１９６は、通常は、１２ビットの解像度を有していてもよい。
【００３５】
図７は、本発明による光電子増倍管の対数光検出器２００に関する他の実施形態を示す概略図である。図７の回路は、図６の回路と動作上類似しているが、より不正確でありさらに反復可能な準対数信号（quasi-logarithmic signal）が陽極電流と制御電圧とから生成される場合に有用である。図６の対数光検出器１８０のように、図７の対数光検出器２００は、対数増幅器１８２を伴うフィードバックループにおいて制御電圧増幅器６４を用い、かつ、光電子増倍管１０の陽極電流の対数である信号を生成する４０個１組の対数増幅器を用いる。その出力は、サーボ増幅器１８４により感知され、かつ、基準電圧と比較される。信号がＶｒｅｆより低ければ、サーボ増幅器は、高電圧増幅器６４への入力を増加させ、これにより、高電圧増幅器６４は、対数信号がＶｒｅｆに整合するか、または、前記管の最大利得が到達されるまで、管の利得を増加させる。対数増幅器１８２の出力がＶｒｅｆより高ければ、信号が再びＶｒｅｆに整合するか、または、前記管の最小利得が到達されるまで、前記管の利得は減少する。Ｖｃｔｒｌの通常の動作範囲は、ＶｍｉｎとＶｍａｘとの間である（通常は、約−２５〜約−７５Ｖである）。
【００３６】
光電子増倍管の実際の利得特性は、図３の曲線と異なってもよいので、または、対数増幅器１８２，１９０の誤差のために、対数増幅器１８２，１９０の出力は、ＡＤＣ２０２，２０４によりそれぞれ別個にディジタル化される。これらの出力は、プログラム可能ルックアップテーブル２０６，２０８にそれぞれ呼びかける（interrogate）ために用いられる。当業者には理解されるように、ルックアップテーブル２０６，２０８は、増幅器１９０，１８２の出力を、所定の共通の底を有する利得および陽極電流の理想的な対数表示に変換する完全に一般的な校正（calibrations）を実施するために用いられる。ルックアップテーブル２０８は、演算論理装置（ＡＬＵ）２１０において、ルックアップテーブル２０６の出力からディジタル的に減算され、これにより、同じ所定の底のディジタル化された対数−光レベル出力信号が生成される。
【００３７】
当業者には理解されるように、ルックアップテーブル２０６，２０８は、回路におけるあらゆるオフセット、利得誤差、またはより高い次数の非線形性を除去するように、本発明の個々の実施形態に対して経験的に決定される。用いられている特定の形式のＰＭＴに関する実際の利得特性に応じて、線形増幅器、または、べき法則（例えば、平方根、立方根など）のような他の何らかの非線形伝達関数を備えた増幅器を、本発明の本質を変更することなく、対数増幅器１９０の代わりに用いることができる。
【００３８】
図６に示されたアナログ手段と、図７に示されたディジタル手段とに加えて、ハイブリッドな解法が、さらに、本発明の他の特徴として意図される。以下、図８を参照すると、本発明による対数光検出器のハイブリッドアナログ／ディジタル回路手段２２０の概略図が表されている。図８に示された実施形態の回路素子の多くは、図６および図７の実施形態における対応する回路素子と同じであり、かつ、これらの実施形態における対応する回路素子と同じ参照番号が与えられている。当業者は、図６および図７の回路の動作に関する説明が、これらの回路の共通の回路素子の動作については、図８の回路の動作にも当てはまることを理解する。
【００３９】
図８の実施形態において、単一のルックアップテーブル２２２が用いられ、これにより、（ＡＤＣ２２４においてディジタル化された）光電子増倍管の利得応答における理想的な性質からの逸脱が補正され、かつ、アナログ減算を行う前の２つの対数信号間の勾配の整合がもたらされる。ルックアップテーブル２２２の出力は、ディジタル−アナログ変換器２２６により変換され、アナログ信号に戻される。
【００４０】
図８の実施形態の混成方法は、幾つかの利点を有している。完全に一般的な校正は、ルックアップテーブル２２２によりもたらされるが、同時に、単一のアナログ出力信号というシステム統合の利点が保持される。図８の実施形態において、高速ＡＤＣは、先に存在する機器設計の再利用可能な部分である可能性が高い。利得信号は、通常は、陽極電流よりもゆっくりと変化するので、ＡＤＣ２２４，ルックアップテーブル２２２，ディジタル−アナログ変換器（ＤＡＣ）２２６については、ＡＤＣ１９６よりも遅い速度で計時することができる。このことは、ディジタル回路２２２，２２４，２２６により発生する電子的雑音の量を低下させ、かつ、ＡＤＣ２２４、ルックアップテーブル２２２、ＤＡＣ２２６に関して、より安価な構成部品を用いることを可能にする。
【００４１】
従来の光電子増倍管の代わりに、１５ダイノードHamamatsu R3432-01のような細かい網目のダイノード光電子増倍管を、本発明において用いることができる。これらの光電子増倍管は、従来の光電子増倍管に比べ、より短い伝達時間と、より高いパルス線形性と、磁界に対するより優れた免疫性とを有する。このような管は、現在では一般に用いられていない可能性が高い。その理由は、網目ダイノードが、その小さな表面積により、保持された過負荷信号からの損傷を特に受け易いためである。本発明は、その長所を有効に利用し、かつさらに、これらの長所を過負荷による損傷から保護することができる。本発明において都合よく用いることができる他の光電子増倍管は、Hamamatsu Photonics, K.K. of Japanから入手可能なmodel R2801のような低雑音両アルカリ（bi-alkali）陰極光電子増倍管である。この管の陰極は、より低い暗電流のために設計されたが、従来の光電陰極よりもはるかに低い抵抗を有するという望ましい特性を有している。このことは、本発明にとって重要である。その理由は、明るい信号に対して、陰極内の光電子電流が、異常な利得損失につながる著しい電圧効果を生じさせ得るためである。
【００４２】
本発明の実施形態および応用について示しかつ説明してきた一方で、当業者には、上述したことより多くの変更が、本明細書中における発明の概念から逸脱することなく可能であることが明白である。例えば、所定の光電子増倍管に対し、奇数ダイノードの１つが異常に大きな容量結合を陽極に対して有していると分かれば、このダイノードを受動バイアスストリング１６内に挿入することができ、これにより、全体的ダイナミックレンジの低下を犠牲にして容量結合が除去される。速度と、電力消費と、雑音と、感度と、ダイナミックレンジとの間におけるごく普通の工学的トレードオフは、本明細書に開示された好ましい実施形態が任意の所定のアプリケーションに対して用いられるように、多くの些細な設計変更がなされる動機づけとなる。したがって、本発明は、添付された請求項の範囲以外において制限されるものではない。
【図面の簡単な説明】
【図１】  従来技術による光電子増倍管のバイアスかけを示す概略図である。
【図２】  本発明による光電子増倍管のバイアスかけを示す概略図である。
【図３】  光電子増倍管の理論利得応答を、制御電圧の関数として示すグラフである。
【図４】  図２の電源を実施するための例示的な回路の概略図である。
【図５】  図２の光電子増倍管においてアクティブダイノードバイアシングストリングを駆動するために用いられる増幅器の例示的な手段の概略図である。
【図６】  本発明による対数光検出器に関する一実施形態の概略図である。
【図７】  本発明による対数光検出器に関する他の実施形態の概略図である。
【図８】  本発明による対数光検出器のハイブリッドアナログ／ディジタル手段の概略図である。
【符号の説明】
１０  光電子増倍管
１２，１４  電源
１６，１８  バイアス抵抗器ストリング
２０，２２，２４，２６，２８  ダイノード
３０，３２，３４，３６，３８，４０  抵抗器
４２，４４，４６，４８，５０  ダイノード
５２，５４，５６，５８，６０，６２  抵抗器
６４  増幅器
６６  陰極
８０  回路
８２  高電圧供給
８４  低電圧供給
８６，８８  電圧調整器
９０，９２，９４  回線
１０２  増幅器
１０４  ＭＯＳトランジスタ
１０６，１０８  抵抗器
１１０，１１２  抵抗器
１１４  コンデンサ
１２０  増幅回路
１２２，１２４  ＭＯＳトランジスタ
１２６，１２８  増幅器
１３０  ＭＯＳトランジスタ
１３２，１３４，１３６，１３８，１４０，１４２，１４４，１４６，１５０，１５４，１５６  抵抗器
１４８，１５２，１５８  コンデンサ
１６０，１６２，１６４，１６６，１６８，１７０，１７２  コンデンサ
１８０  対数光検出器
１８２  対数増幅器
１８４  サーボ増幅器
１８６  反転増幅器
１８８  コンデンサ
１９０  対数増幅器
１９２  増幅器
１９４  差分増幅器
１９６，２０２，２０４  アナログ−ディジタル変換器（ＡＤＣ）
２００  対数光検出器
２０６，２０８  ルックアップテーブル
２１０  演算論理装置（ＡＬＵ）
２２０  ハイブリッドアナログ／ディジタル回路手段
２２２  ルックアップテーブル
２２４  アナログ−ディジタル変換器（ＡＤＣ）
２２６  ディジタル−アナログ変換器（ＤＡＣ）
【図１】
0004409764.tif 000002
【図２】
0004409764.tif 000003
【図３】
0004409764.tif 000004
【図４】
0004409764.tif 000005
【図５】
0004409764.tif 000006
【図６】
0004409764.tif 000007
【図７】
0004409764.tif 000008
【図８】
0004409764.tif 000009