(57)【特許請求の範囲】
【請求項１】
第１および第２の切換手段と、
キャパシタと、
入力電圧が所定のしきい値電圧を越えると出力論理が反転する論理回路と、
前記第１の切換手段のオン・オフを制御する切換制御手段と、
しきい値電圧設定回路と、
を備えた負荷駆動回路であって、
前記第１の切換手段の第１端に駆動負荷が接続され、
前記第１の切換手段がオフのときに前記第１の切換手段の第２端と前記キャパシタの第１端とに入力信号が供給され、
前記キャパシタの第２端は前記論理回路の入力端子に接続され、
前記しきい値電圧設定回路は、前記論理回路の出力論理に基づいて前記キャパシタの第２端の電圧を制御して、前記キャパシタに前記論理回路のしきい値電圧と前記入力電圧との差分電圧を保持させるようにし、
前記切換制御手段は前記第１の切換手段を、前記しきい値電圧設定回路により前記キャパシタが前記差分電圧を保持するまでの所定期間オフし、その後、前記第１の切換手段をオンし、
その後、前記第２の切換手段は前記論理回路の出力に応じて前記駆動負荷および前記第１の切換手段の前記第１端と前記基準電圧端子とを接続するか否かを切換制御することを特徴とする負荷駆動回路。
【請求項２】
第１、第２、第３、第４、第５および第６の切換手段と、
第１および第２のキャパシタと、
入力電圧が所定のしきい値電圧を越えると出力論理が反転する論理回路と、
前記第１、第３および第４の切換手段のオン・オフを制御する切換制御手段と、を備えた負荷駆動回路であって、
前記第１の切換手段の第１端に駆動負荷が接続され、
前記第１の切換手段の第２端、前記第１のキャパシタの第１端、および前記第２のキャパシタの第１端のそれぞれに入力信号が供給されるように接続され、
前記第１のキャパシタの第２端は、前記第３の切換手段の第１端と前記論理回路の入力端子とに接続され、
前記第３の切換手段の第２端は、第１の電圧端子に接続され、
前記第２のキャパシタの第２端は、前記第４の切換手段の第１端に接続され、
前記第４の切換手段の第２端は、第２の電圧端子に接続され、
前記切換制御手段は、前記入力信号に応じた電荷が前記第１および第２のキャパシタに蓄積されるように前記第１の切換手段をオフして前記第３および第４の切換手段をオンする第１の切換制御を行い、その後、前記第１、第３および第４の切換手段をオフする第２の切換制御を行い、その後、前記第１の切換手段をオンして前記第３および第４の切換手段をオフする第３の切換制御を行い、
前記第２の切換制御を行っている間に、前記第５および第６の切換手段は前記論理回路の出力に応じて前記第１および第２のキャパシタを相反的に充放電させて前記第１のキャパシタが前記論理回路の前記しきい値電圧と前記入力電圧との差分電圧を保持させるようにし、
前記第３の切換制御を行っている間に、前記第２の切換手段は前記論理回路の出力に応じて前記駆動負荷および前記第１の切換手段の前記第１端と前記基準電圧端子とを接続するか否かを切換制御することを特徴とする負荷駆動回路。
【請求項３】
第１、第２、第３、第４および第５の切換手段と、
第１および第２のキャパシタと、
入力電圧が所定のしきい値電圧を越えると出力論理が反転する論理回路と、
前記第１、第３および第４の切換手段のオン・オフを制御する切換制御手段と、を備えた負荷駆動回路であって、
前記第１の切換手段の第１端に駆動負荷が接続され、
前記第１の切換手段の第２端、前記第１のキャパシタの第１端、および前記第２のキャパシタの第１端のそれぞれに入力信号が供給されるように接続され、
前記第１のキャパシタの第２端は、前記第３の切換手段の第１端と前記論理回路の入力端子とに接続され、
前記第３の切換手段の第２端は、第１の電圧端子に接続され、
前記第２のキャパシタの第２端は、前記第４の切換手段の第１端に接続され、
前記第４の切換手段の第２端は、第２の電圧端子に接続され、
前記切換制御手段は、前記入力電圧に応じた電荷が前記第１および第２のキャパシタに蓄積されるように前記第１の切換手段をオフして前記第３および第４の切換手段をオンする第１の切換制御を行い、その後、前記第１、第３および第４の切換手段をオフする第２の切換制御を行い、その後、前記第１の切換手段をオンして前記第３および第４の切換手段をオフする第３の切換制御を行い、
前記第２の切換制御を行っている間に、前記第５の切換手段は前記論理回路の出力に応じて前記第１および第２のキャパシタの各第２端を互いに短絡するか否かを切換制御して前記第１のキャパシタが前記論理回路の前記しきい値電圧と前記入力電圧との差分電圧を保持させるようにし、
前記第３の切換制御を行っている間に、前記第２の切換手段は前記論理回路の出力に応じて前記駆動負荷および前記第１の切換手段の前記第１端と前記基準電圧端子とを接続するか否かを切換制御することを特徴とする負荷駆動回路。
【請求項４】
第１端に前記入力信号が供給され、第２端に前記第１の切換手段の第２端が接続される第７の切換手段を備え、
前記切換制御手段は、前記第１の切換手段がオフの間だけ前記第７の切換手段をオンすることを特徴とする請求項２または３に記載の負荷駆動回路。
【請求項５】
前記駆動負荷と前記第２の切換手段の間に接続される第８の切換手段を備え、
前記切換制御手段は所定期間経過後に前記第８の切換手段をオンすることを特徴とする請求項２〜４のいずれかに記載の負荷駆動回路。
【請求項６】
第１端に前記駆動負荷が接続され、第２端に所定の電圧が印加される第９の切換手段を備え、
前記切換制御手段は、前記第１の切換手段をオンする前に、前記第９の切換手段を所定期間オンして前記駆動負荷の一端を所定電圧に設定することを特徴とする請求項２〜５のいずれかに記載の負荷駆動回路。
【請求項７】
前記論理回路は、所定のしきい値電圧で出力論理が反転する反転増幅回路を２段以上縦続接続して構成されることを特徴とする請求項２〜６のいずれかに記載の負荷駆動回路。
【請求項８】
前記駆動負荷は、画素電極に画素データを供給するための信号線であることを特徴とする請求項２〜７のいずれかに記載の負荷駆動回路。
【請求項９】
信号線および走査線が縦横に形成され、これら各線の交点付近に列設された画素電極を有する画素アレイ部と、
走査線の駆動を行う走査線駆動回路と、
信号線の駆動を行う信号線駆動回路と、を同一基板上に形成した液晶表示装置において、
前記信号線駆動回路は、
信号線に供給する信号電圧の極性を切り換える極性切換回路と、
請求項１〜７のいずれかに記載した負荷駆動回路と同じ構成の第１の負荷駆動回路と、
請求項１〜７のいずれかに記載した負荷駆動回路と同じ構成の第２の負荷駆動回路と、を備え、
前記第１および第２の負荷駆動回路は、前記入力信号に基づいて、互いに異なる電圧レベルの信号電圧を出力し、
前記極性切換回路は、前記第１および第２の負荷駆動回路の出力のうちいずれか一方を所定のタイミングで交互に選択して信号線に供給することを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
外部からの入力信号を駆動負荷に供給する回路に関し、例えば、駆動回路一体型の液晶表示装置の信号線駆動回路などを対象とする。
【０００２】
【従来の技術】
液晶表示装置は、信号線および走査線がマトリクス状に配設された画素アレイ部と、信号線および走査線を駆動する駆動回路とを有する。従来は、画素アレイ部と駆動回路とを別個の基板に形成していたため、液晶表示装置のコストダウンを図ることが困難で、また、液晶表示装置の外形寸法に対する実画面サイズの比率を高めることも難しかった。
【０００３】
【発明が解決しようとする課題】
最近、ガラス基板上にポリシリコンを材料としてＴＦＴ(Thin Film Transistor)を形成する製造技術が進歩してきたため、この技術を利用することにより、画素アレイ部と駆動回路とを同一基板上に形成することも可能になった。
【０００４】
しかしながら、ガラス基板上に均一な特性のポリシリコンＴＦＴを形成することは現状では困難であり、しきい値電圧や移動度などがばらついてしまう。したがって、仮に画素アレイ部と駆動回路を同一基板上に形成したとしても、ＴＦＴの特性のばらつきにより輝度むら等の表示品質の低下が起きるおそれがあり、また、消費電力も増えてしまう。
【０００５】
本発明は、このような点に鑑みてなされたものであり、その目的は、駆動負荷に供給される電圧が、トランジスタの特性のばらつきの影響により変動しないようにした負荷駆動回路を提供することにある。
【０００６】
本発明の一態様によれば、第１および第２の切換手段と、
キャパシタと、
入力電圧が所定のしきい値電圧を越えると出力論理が反転する論理回路と、
前記第１の切換手段のオン・オフを制御する切換制御手段と、を備えた負荷駆動回路であって、
前記第１の切換手段の第１端に駆動負荷が接続され、
前記第１の切換手段がオフのときに前記第１の切換手段の第２端と前記キャパシタの第１端とに入力信号が供給され、
前記キャパシタの第２端は前記論理回路の入力端子に接続され、
前記切換制御手段は前記第１の切換手段を所定期間オフし、その後、前記第１の切換手段をオンし、
前記第２の切換手段は前記論理回路の出力に応じて前記駆動負荷と基準電圧端子とを接続するか否かを切換制御することを特徴とする負荷駆動回路が提供される。
【０００７】
本発明の一態様によれば、第１および第２の切換手段と、
キャパシタと、
入力電圧が所定のしきい値電圧を越えると出力論理が反転する論理回路と、
前記第１の切換手段のオン・オフを制御する切換制御手段と、を備えた負荷駆動回路であって、
前記第１の切換手段の第１端に駆動負荷が接続され、
前記第１の切換手段がオフのときに前記第１の切換手段の第２端と前記キャパシタの第１端とに入力信号が供給され、
前記キャパシタの第２端は前記論理回路の入力端子に接続され、
前記切換制御手段は前記第１の切換手段を、前記キャパシタの第２端の電圧が安定するまでの所定期間オフし、その後、前記第１の切換手段をオンし、
前記第２の切換手段は前記論理回路の出力に応じて前記駆動負荷と基準電圧端子とを接続するか否かを切換制御することを特徴とする負荷駆動回路が提供される。
【０００８】
本発明の一態様によれば、第１、第２、第３、第４、第５および第６の切換手段と、
第１および第２のキャパシタと、
入力電圧が所定のしきい値電圧を越えると出力論理が反転する論理回路と、
前記第１、第３および第４の切換手段のオン・オフを制御する切換制御手段と、を備えた負荷駆動回路であって、
前記第１の切換手段の第１端に駆動負荷が接続され、
前記第１の切換手段がオフのときに前記第１の切換手段の第２端、前記第１のキャパシタの第１端、および前記第２のキャパシタの第１端のそれぞれに入力信号が供給され、
前記第１のキャパシタの第２端は、前記第３の切換手段の第１端と前記論理回路の入力端子とに接続され、
前記第３の切換手段の第２端は、第１の電圧端子に接続され、
前記第２のキャパシタの第２端は、前記第４の切換手段の第１端に接続され、
前記第４の切換手段の第２端は、第２の電圧端子に接続され、
前記切換制御手段は、前記入力信号に応じた電荷が前記第１および第２のキャパシタに蓄積されるように前記第１の切換手段をオフして前記第３および第４の切換手段をオンする第１の切換制御を行い、その後、前記第１、第３および第４の切換手段をオフする第２の切換制御を行い、その後、前記第１のキャパシタの第２端の電圧が安定した後に前記第１の切換手段をオンして前記第３および第４の切換手段をオフする第３の切換制御を行い、
前記第５および第６の切換手段は前記論理回路の出力に応じて前記第１および第２のキャパシタを相反的に充放電させ、
前記第２の切換手段は前記論理回路の出力に応じて前記駆動負荷と基準電圧端子とを接続するか否かを切換制御することを特徴とする負荷駆動回路が提供される。
【０００９】
本発明の一態様によれば、第１、第２、第３、第４および第５の切換手段と、
第１および第２のキャパシタと、
入力電圧が所定のしきい値電圧を越えると出力論理が反転する論理回路と、
前記第１、第３および第４の切換手段のオン・オフを制御する切換制御手段と、を備えた負荷駆動回路であって、
前記第１の切換手段の第１端に駆動負荷が接続され、
前記第１の切換手段がオフのときに前記第１の切換手段の第２端、前記第１のキャパシタの第１端、および前記第２のキャパシタの第１端のそれぞれに入力信号が供給され、
前記第１のキャパシタの第２端は、前記第３の切換手段の第１端と前記論理回路の入力端子とに接続され、
前記第３の切換手段の第２端は、第１の電圧端子に接続され、
前記第２のキャパシタの第２端は、前記第４の切換手段の第１端に接続され、
前記第４の切換手段の第２端は、第２の電圧端子に接続され、
前記切換制御手段は、前記入力電圧に応じた電荷が前記第１および第２のキャパシタに蓄積されるように前記第１の切換手段をオフして前記第３および第４の切換手段をオンする第１の切換制御を行い、その後、前記第１、第３および第４の切換手段をオフする第２の切換制御を行い、その後、前記第１のキャパシタの第２端の電圧が安定した後に前記第１の切換手段をオンして前記第３および第４の切換手段をオフする第３の切換制御を行い、
前記第５の切換手段は前記論理回路の出力に応じて前記第１および第２のキャパシタの各第２端を互いに短絡するか否かを切換制御し、
前記第２の切換手段は前記論理回路の出力に応じて前記駆動負荷と基準電圧端子とを接続するか否かを切換制御することを特徴とする負荷駆動回路が提供される。
【００１０】
請求項１の発明を、例えば図１，２に対応づけて説明すると、「第１の切換手段」は図１のスイッチSW１に、「第２の切換手段」はアナログスイッチＱ１に、「キャパシタ」はキャパシタＣ１に、「論理回路」は論理回路１３に、「切換制御手段」は図２のスイッチ切換制御回路１２に、「駆動負荷」は信号線Ｓに、それぞれ対応する。
【００１１】
請求項２の発明を、例えば図２，６に対応づけて説明すると、「第１の切換手段」は図６のスイッチSW１に、「第２の切換手段」はアナログスイッチＱ１に、「第３の切換手段」はスイッチSW５に、「第４の切換手段」はスイッチSW６に、「第５の切換手段」はトランジスタＱ２に、「第６の切換手段」はトランジスタＱ３に、「第１のキャパシタ」はキャパシタＣ１に、「第２のキャパシタ」はキャパシタＣ３に、「論理回路」は論理回路１３に、「第１の電圧端子」は０Ｖの端子に、「第２の電圧端子」は10Ｖの端子に、それぞれ対応する。
【００１２】
請求項３の発明を、例えば図８に対応づけて説明すると、「第１の切換手段」は図８のスイッチSW１に、「第２の切換手段」はアナログスイッチＱ１に、「第３の切換手段」はスイッチSW５に、「第４の切換手段」はスイッチSW６に、「第５の切換手段」はトランジスタＱ４に、「第１のキャパシタ」はキャパシタＣ１に、「第２のキャパシタ」はキャパシタＣ３に、「論理回路」は論理回路１３に、「第１の電圧端子」は０Ｖの端子に、「第２の電圧端子」は10Ｖの端子に、それぞれ対応する。
【００１３】
請求項４の「第７の切換手段」は、図１，６，８のスイッチSW３に対応する。
【００１４】
請求項５の「第８の切換手段」は、図１，６，８のスイッチSW２に対応する。
【００１５】
請求項６の「第９の切換手段」は、図１，６，８のスイッチSW４に対応する。
【００１６】
請求項９の発明を、例えば図２，３に対応づけて説明すると、「画素アレイ部」は図３の画素アレイ部２に、「走査線駆動回路」は走査線駆動回路４に、「信号線駆動回路」は信号線駆動回路３に、「第１の負荷駆動回路」は負荷駆動部１１ａに、「第２の負荷駆動回路」は負荷駆動部１１ｂに、それぞれ対応する。
【００１７】
【発明の実施の形態】
以下、本発明に係る負荷駆動回路について、図面を参照しながら具体的に説明する。以下では、本発明に係る負荷駆動回路を、液晶表示装置の信号線駆動回路に適用した例を説明する。
【００１８】
（第１の実施形態）
図１は本発明に係る負荷駆動回路の主要部の構成を示す第１の実施形態の回路図、図２は負荷駆動回路全体の構成を示す概略ブロック図、図３は図２の負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図である。
【００１９】
図３に示す液晶表示装置は、信号線Ｓ1〜Ｓnおよび走査線Ｇ1〜Ｇnが縦横に形成されこれらの交点付近に画素表示用のＴＦＴ１が列設された画素アレイ部２と、各信号線Ｓ1〜Ｓnを駆動する信号線駆動回路３と、各走査線Ｇ1〜Ｇnを駆動する走査線駆動回路４とを備える。
【００２０】
図３の液晶表示装置を構成する各部は、同一基板上に形成され、信号線駆動回路３や走査線駆動回路４を構成するトランジスタは、画素表示用のＴＦＴ１と同じ製造プロセスで形成される。
【００２１】
信号線駆動回路３は、図２に示す負荷駆動回路を用いて構成される。図２の負荷駆動回路は、信号線のそれぞれに対応して設けられる正極性および負極性用の負荷駆動部１１ａ，１１ｂと、各負荷駆動部１１ａ，１１ｂ内の各種スイッチを切換制御するスイッチ切換制御回路１２とを有する。
【００２２】
正極性用の負荷駆動部１１ａと負極性用の負荷駆動部１１ｂを別々に設ける理由は、１画素単位、または１水平ライン単位、または１フレーム単位で信号線の駆動電圧の極性を切り換えるようにするためである。
【００２３】
図１は正極性用の負荷駆動部１１ａの回路図である。負荷駆動部１１ａのそれぞれは、図１に示すように、スイッチSW１〜SW４と、PMOSトランジスタからなるアナログスイッチＱ１と、インバータを２段縦続接続した論理回路１３と、キャパシタＣ１とを有する。負荷駆動部１１ａ，１１ｂにより駆動される信号線Ｓには、図３に示すように、画素表示用のＴＦＴ、液晶容量および補助容量等が接続されており、図１では簡略化のため、信号線Ｓの負荷を等価的に抵抗ＲとキャパシタＣ２とで表している。
【００２４】
スイッチSW１，SW２の一端は信号線Ｓに接続され、スイッチSW１の他端はスイッチSW３の一端とキャパシタＣ１の一端に接続され、スイッチSW３の他端には入力映像信号Ｖinが供給される。キャパシタＣ１の他端は論理回路１３の入力端子に接続され、論理回路１３の出力端子はアナログスイッチＱ１のゲート端子に接続される。アナログスイッチＱ１のソース端子には第１の電圧ＶDD（例えば、10Ｖ）が印加され、そのドレイン端子にはスイッチSW２の他端が接続される。スイッチSW４の一端には信号線Ｓが接続され、スイッチSW４の他端には第２の電圧ＶD（例えば、５Ｖ）が印加される。スイッチSW１〜SW４は、図２に示したスイッチ切換制御回路１２により切換制御される。
【００２５】
図１では、スイッチSW１とキャパシタＣ１との接続点をａ、キャパシタＣ１と論理回路１３との接続点をｂ、論理回路１３とアナログスイッチＱ１との接続点をｃ、スイッチSW１，SW２の接続点をｄとしている。
【００２６】
図４は図１の負荷駆動回路１１ａ内の各部のタイミング図であり、以下、このタイミング図を用いて図１の回路の動作を説明する。まず、時刻Ｔ１〜Ｔ２の期間内に、スイッチ切換制御回路１２は、スイッチSW１〜SW３をオフにしてスイッチSW４をオンする。これにより、信号線Ｓの電圧（図１のｄ点）は、第２の電圧ＶDと同じ電圧（例えば５Ｖ）になる。
【００２７】
次に、時刻Ｔ２〜Ｔ３の期間内に、スイッチ切換制御回路１２は、スイッチSW３のみをオンする。これにより、図１のａ点の電圧は入力映像信号Ｖinの電圧に等しくなる。図４では、入力映像信号Ｖinの電圧が7.5Ｖである例を示している。この期間内は、信号線Ｓ（図１のｄ点）の電圧は５Ｖになる。
【００２８】
ここで、論理回路１３の入力端子（図１のｂ点）の電圧が、論理回路１３のしきい値電圧より若干高い電圧（例えば、５Ｖ）であると仮定すると、論理回路１３の出力端子（図１のｃ点）の電圧は電源電圧とほぼ等しい10Ｖになる。したがって、この期間内はアナログスイッチＱ１はオフになる。
【００２９】
次に、時刻Ｔ３以降は、スイッチ切換制御回路１２は、スイッチSW１，SW２をオンして、スイッチSW３，SW４をオフする。時刻Ｔ３の時点では、図１のａ点は7.5Ｖであるのに対し、ｄ点は５Ｖであるため、スイッチSW１がオンすると、ａ点の電圧がｄ点に引きづられて低下する。これに応じて、キャパシタＣ１の他端側である図１のｂ点の電圧も低下し、論理回路１３の出力が反転してローレベル（例えば、０Ｖ）になる。これにより、アナログスイッチＱ１がオンし、第１の電圧ＶDDがアナログスイッチＱ１とスイッチSW２を介して信号線Ｓに供給され、信号線Ｓ（図１のｄ点）の電圧が徐々に上昇する。
【００３０】
信号線Ｓの電圧が上昇すると、それに応じて図１のａ点、ｂ点の電圧も上昇する。やがて、時刻Ｔ４になると、信号線Ｓの電圧が入力映像信号Ｖinの電圧である7.5Ｖに等しくなり、また、論理回路１３の入力電圧が論理回路１３のしきい値電圧（５Ｖ）を越え、論理回路１３の出力が再び反転してハイレベル（例えば、10Ｖ）になる。これにより、アナログスイッチＱ１がオフする。
【００３１】
アナログスイッチＱ１がオフすると、信号線Ｓ上の容量Ｃ２は徐々に放電して図１のｄ点の電圧は下がるが、論理回路１３の入力端子（図１のｂ点）の電圧が論理回路１３のしきい値電圧を下回った時点で再びアナログスイッチＱ１がオンして、図１のｄ点の電圧は再び上昇する。このような動作を繰り返すことにより、信号線Ｓ（図１のｄ点）の電圧は入力映像信号Ｖinの電圧である7.5Ｖに保持される。
【００３２】
図５は負極性用の負荷駆動部１１ｂの詳細構成を示す回路図である。図５に示すように、負荷駆動部１１ｂは、アナログスイッチＱ１がｎ型である点と、アナログスイッチＱ１のソース電極が接地されている点とが図１の負荷駆動部１１ａと異なり、その他の構成は同じである。
【００３３】
このように、第１の実施形態は、図１に示すスイッチSW１，SW2と、キャパシタＣ１と、論理回路１３と、アナログスイッチＱ１とで帰還ループを構成し、信号線Ｓの電圧が入力映像信号Ｖinの電圧よりも低くなれば、アナログスイッチＱ１をオンして信号線Ｓの電圧を引き上げる制御を行い、信号線Ｓの電圧が入力映像信号Ｖinの電圧よりも高くなれば、アナログスイッチＱ１をオフして信号線Ｓの電圧を引き下げる制御を行う。これにより、信号線Ｓの電圧は入力映像信号Ｖinの電圧と略等しい電圧に設定される。
【００３４】
また、第１の実施形態では、信号線駆動回路３内の論理回路１３の入力電圧を論理回路１３のしきい値電圧に略等しい電圧に予め設定した後に、信号線駆動回路３内に入力映像信号Ｖinを供給するため、信号線駆動回路３を構成するトランジスタの特性にばらつきがあっても、信号線Ｓの電圧はその影響を受けなくなる。
【００３５】
（第２の実施形態）
図１に示す論理回路１３は、トランジスタを組み合わせて構成されるため、トランジスタのしきい値や移動度のばらつきにより、論理回路１３の出力レベルが変化して回路が正常動作しなくなるおそれがある。
【００３６】
そこで、以下に示す第２の実施形態は、論理回路１３の特性のばらつきを相殺することを特徴とする。
【００３７】
図６は負荷駆動回路の第２の実施形態の回路図であり、第１の実施形態と同様に、液晶表示装置の信号線駆動回路３として用いられるものである。図６の回路は、図１と同様に、スイッチSW１〜SW４と、PMOSトランジスタからなるアナログスイッチＱ１と、インバータを２段縦続接続した論理回路１３と、キャパシタＣ１とを有する。この他、図６の回路は、キャパシタＣ３とスイッチSW５〜SW７とPMOSトランジスタＱ２，Ｑ３とを有する。
【００３８】
キャパシタＣ１，Ｃ３の各一端とスイッチSW１，SW３の各一端は互いに接続される。キャパシタＣ１の他端には、論理回路１３の入力端子とスイッチSW５の一端が接続され、スイッチSW５の他端は第３の電圧（例えば、0Ｖ）に設定される。キャパシタＣ３の他端にはスイッチSW６の一端が接続され、スイッチSW６の他端には第４の電圧（例えば、10Ｖ）が印加される。
【００３９】
論理回路１３の出力端子にはスイッチSW７の一端とアナログスイッチＱ１のゲート端子が接続され、スイッチSW７の他端にはトランジスタＱ２，Ｑ３の各ゲート端子が接続される。トランジスタＱ２のソース／ドレイン電極のうち一方はキャパシタＣ１とスイッチSW５との間に接続され、他方はＣＮ端子に接続される。
トランジスタＱ３のソース／ドレイン電極のうち一方はキャパシタＣ３とスイッチSW６との間に接続され、他方はＣＮＲ端子に接続される。
【００４０】
図６では、スイッチSW１，SW３とキャパシタＣ１，Ｃ３との接続点をａ、キャパシタＣ１と論理回路１３との接続点をｂ、論理回路１３とアナログスイッチＱ１との接続点をｃ、スイッチSW１，SW２の接続点をｄ、キャパシタＣ３とスイッチSW６との接続点をｅとしている。
【００４１】
図７は図６の負荷駆動回路内の各部のタイミング図であり、以下、このタイミング図を用いて図６の回路の動作を説明する。
【００４２】
まず、時刻Ｔ11〜Ｔ12の期間内に、スイッチ切換制御回路１２は、スイッチSW４のみをオンする。これにより、信号線Ｓの電圧は第２の電圧ＶDと同じ電圧（例えば５Ｖ）になる。
【００４３】
次に、時刻Ｔ12〜Ｔ13の期間内に、スイッチ切換制御回路１２は、スイッチSW１，SW２，SW４をオフしてスイッチSW３，SW５〜SW７をオンする。これにより、図６のａ点の電圧は入力映像信号Ｖinの電圧になる。図７では、入力映像信号Ｖinの電圧が7.5Ｖである例を示している。スイッチSW１がオフであるため、信号線（図６のｄ点）の電圧は５Ｖになる。また、スイッチSW５，SW６がオンであるため、キャパシタＣ１とスイッチSW５との接続点（図６のｂ点）は０Ｖに、キャパシタＣ２とスイッチSW６との接続点（図６のｅ点）は10Ｖになる。したがって、論理回路１３の出力もローレベル（約０Ｖ）になり、アナログスイッチＱ１とトランジスタＱ２，Ｑ３がいずれもオンする。
【００４４】
次に、時刻Ｔ13〜Ｔ15の期間内に、スイッチ切換制御回路１２は、スイッチSW７のみをオンする。また、時刻Ｔ13以降は、ＣＮ端子を10Ｖに、ＣＮＲ端子は０Ｖに設定する。なお、ＣＮ端子とＣＮＲ端子の電圧設定は、スイッチ切換制御回路１２か、あるいは他の回路ブロックで行われる。
【００４５】
時刻Ｔ13の時点では論理回路１３の出力はローレベルであるため、トランジスタＱ２，Ｑ３はともにオンし、キャパシタＣ１とスイッチSW５の接続点（図６のｂ点）の電圧は徐々に上昇し、キャパシタＣ３とスイッチSW６の接続点（図６のｅ点）の電圧は徐々に低下する。
【００４６】
時刻Ｔ14になると、図６のｂ点の電圧が論理回路１３のしきい値電圧（例えば、5.5Ｖ）を越え、論理回路１３の出力はハイレベル（約10Ｖ）になり、アナログスイッチＱ１とトランジスタＱ２，Ｑ３はともにオフする。このため、時刻Ｔ14〜Ｔ15の期間内は、図６のｂ点の電圧は論理回路１３のしきい値電圧（例えば、5.5Ｖ）になり、図６のｅ点の電圧は所定電圧（例えば、4.5Ｖ）になる。
【００４７】
すなわち、論理回路１３の入力電圧が論理回路１３のしきい値電圧よりも高くなればトランジスタＱ２がオフして論理回路１３の入力電圧が下がり、逆に、論理回路１３の入力電圧が論理回路１３のしきい値電圧より低くなればトランジスタＱ２がオンして論理回路１３の入力電圧が上がる。このような制御により、論理回路１３の入力端子（図６のｂ点）の電圧は、論理回路１３のしきい値電圧に等しくなるように制御される。
【００４８】
次に、時刻Ｔ15になると、スイッチ切換制御回路１２は、スイッチSW１，SW２，SW７をオンし、スイッチSW３，SW４，SW５，SW６をオフする。時刻Ｔ15の時点では、信号線Ｓの電圧は５Ｖで、図６のａ点の電圧は7.5Ｖであるため、信号線Ｓの電圧の影響を受けて図６のａ点の電圧が低下する。これにより、論理回路１３の入力端子（図６のｂ点）の電圧も低下して論理回路１３のしきい値電圧以下になり、論理回路１３の出力はローレベル（約０Ｖ）になる。よって、アナログスイッチＱ１がオンし、信号線Ｓ（図６のｄ点）の電圧が上昇し、それに応じて、図６のａ点、ｂ点およびｅ点の電圧も上昇する。
【００４９】
次に、時刻Ｔ16になると、論理回路１３の入力端子（図６のｂ点）の電圧が論理回路１３のしきい値電圧を越え、論理回路１３の出力端子はハイレベル（約10Ｖ）になる。これにより、アナログスイッチＱ１がオフして信号線Ｓ（図６のｄ点）の電圧は容量Ｃ２の放電により徐々に低下するが、ある程度まで低下すると、再びアナログスイッチＱ１がオンして信号線Ｓの電圧は再び上昇する。
【００５０】
このような動作を繰り返すことにより、信号線Ｓ（図６のｄ点）は入力映像信号Ｖinの電圧（約7.5Ｖ）に保持される。
【００５１】
なお、信号線Ｓの電圧が略一定になった以降（時刻Ｔ18以降）は、スイッチSW７をオフしてもよい。
【００５２】
このように、図６の回路は、互いに逆方向に充放電を行う２個のキャパシタＣ１，Ｃ３を設け、論理回路１３のしきい値電圧がばらついても、これらキャパシタＣ１，Ｃ３の接続点ａの電圧が変動しないようにしたため、入力映像信号Ｖinを信号線Ｓに供給する前に、論理回路１３の入力電圧を論理回路１３のしきい値電圧に略等しくすることができる。
【００５３】
また、第１の実施形態と同様に、信号線Ｓの電圧が入力映像信号Ｖinの電圧よりも高くなると、アナログスイッチＱ１をオフして信号線Ｓの電圧を引き下げ、信号線Ｓの電圧が入力映像信号Ｖinの電圧よりも低くなると、アナログスイッチＱ１をオンして信号線Ｓの電圧を引き上げるような制御を行うため、信号線Ｓの電圧を入力映像信号Ｖinの電圧に略等しくすることができる。
【００５４】
（第３の実施形態）
第３の実施形態は、第２の実施形態（図６）の回路を簡略化したものである。
図８は負荷駆動回路の第３の実施形態の回路図であり、第１および第２の実施形態と同様に、例えば図３に示す液晶表示装置の信号線駆動回路３として用いられるものである。
【００５５】
図８の回路は、図６の回路のトランジスタＱ２，Ｑ３の代わりに、トランジスタＱ４を設けたことを特徴とする。トランジスタＱ４のソース／ドレイン電極のうち一方はキャパシタＣ１とスイッチSW５との間に接続され、他方はキャパシタＣ３とスイッチSW６との間に接続される。また、トランジスタＱ４のゲート端子はスイッチSW７の一端に接続される。
【００５６】
図８では、スイッチSW１，SW３とキャパシタＣ１，Ｃ３との接続点をａ、キャパシタＣ１と論理回路１３との接続点をｂ、論理回路１３とアナログスイッチＱ１との接続点をｃ、スイッチSW１，SW２の接続点をｄ、キャパシタＣ３とスイッチSW６との接続点をｅとしている。
【００５７】
図９は図８の負荷駆動回路内の各部のタイミング図であり、以下、このタイミング図を用いて図８の回路の動作を説明する。
【００５８】
まず、時刻Ｔ21〜Ｔ22の期間内に、スイッチ切換制御回路１２はスイッチSW４のみをオンする。これにより、信号線Ｓの電圧は第２の電圧ＶDと同じ電圧（例えば５Ｖ）になる。
【００５９】
次に、時刻Ｔ22〜23の期間内に、スイッチ切換制御回路１３はスイッチSW１，SW２，SW４をオフしてスイッチSW３，SW５〜SW７をオンする。これにより、図８のａ点の電圧は入力映像信号Ｖinの電圧（例えば、7.5Ｖ）になる。この期間内は、スイッチSW１がオフであるため、信号線Ｓ（図８のｄ点）の電圧は５Ｖになる。また、スイッチSW６，SW７がオンであるため、図８のｂ点は０Ｖに、ｅ点は10Ｖになる。したがって、論理回路１３の出力もローレベル（約０Ｖ）になり、トランジスタＱ４はオン状態になる。
【００６０】
次に、時刻Ｔ23〜Ｔ25の期間内に、スイッチ切換制御回路１３はスイッチSW７のみをオンする。このとき、トランジスタＱ４はオン状態であるため、図８のｂ点とｅ点が短絡し、両電圧は一致する方向に変化する。具体的には、ｂ点の電圧は０Ｖから徐々に上昇し、ｅ点の電圧は10Ｖから徐々に低下する。
【００６１】
時刻Ｔ24になると、論理回路１３の入力端子（図８のｂ点）の電圧が論理回路１３のしきい値電圧を越え、論理回路１３の出力電圧がハイレベル（例えば、10Ｖ）に変化する。これにより、トランジスタＱ４がオフし、ｂ点の電圧はそれ以上には上昇しなくなる。
【００６２】
その後、キャパシタＣ１の放電によりｂ点の電圧が低下し、やがて論理回路１３のしきい値電圧以下になると、再び論理回路１３の出力がローレベル（例えば、０Ｖ）に変化し、トランジスタＱ４が再度オンして図８のｂ点の電圧が上昇する。このような動作を繰り返すことにより、論理回路１３の入力端子（図８のｂ点）の電圧は論理回路１３のしきい値電圧に略等しくなる。
【００６３】
次に、時刻Ｔ25になると、スイッチ切換制御回路１３はスイッチSW１，SW２，SW７をオンし、スイッチSW３，SW４，SW５，SW６をオフする。これにより、図８のａ点，ｂ点の電圧がいったん下がってアナログスイッチＱ１がオンし、信号線Ｓの電圧は徐々に上昇する。その後、時刻Ｔ26になると、ｂ点の電圧が論理回路１３のしきい値電圧を越えて論理回路１３の出力が反転してハイレベル（例えば、10Ｖ）になる。これにより、アナログスイッチＱ１がオフして信号線Ｓの電圧はそれ以上には上昇しなくなる。
【００６４】
このように、第３の実施形態は、キャパシタＣ１，Ｃ３の各一端をトランジスタＱ４のソース／ドレイン電極にそれぞれ接続し、トランジスタＱ４のゲート電極を論理回路１３の出力電圧に応じて制御するようにしたため、図８のｂ点の電圧とｅ点の電圧を相反的に制御でき、第２の実施形態と同様に、論理回路１３の入力端子（図８のｂ点）の電圧を論理回路１３のしきい値電圧に略等しくすることができる。
【００６５】
上述した第１〜第３の実施形態では、本発明に係る負荷駆動回路を液晶表示装置内の信号線駆動回路３に適用した例を説明したが、本発明は信号線駆動回路３以外にも幅広く適用することができる。
【００６６】
また、図１等に示す各種スイッチは、トランスファーゲートやアナログスイッチを用いて構成することができる。また、図１等に示すスイッチSW２やSW４は、必ずしも必要ではなく、省略しても構わない。
【００６７】
また、図１等では、インバータを２段縦続接続して論理回路１３を構成する例を説明したが、トランジスタを組み合わせて構成されるものであれば、論理回路１３の内部構成に特に制限はない。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、論理回路の入力端子の電圧を論理回路のしきい値電圧に略等しく設定した後に、外部からの入力信号を駆動負荷に供給するため、論理回路のしきい値がばらついても、駆動負荷に供給される電圧がその影響を受けなくなる。したがって、本発明を例えば液晶表示装置の信号線駆動回路に適用した場合には、輝度むらのない表示品質に優れた駆動回路一体型の液晶表示装置が得られる。
【図面の簡単な説明】
【図１】負荷駆動回路の主要部の構成を示す第１の実施形態の回路図。
【図２】負荷駆動回路全体の構成を示す概略ブロック図。
【図３】図２の負荷駆動回路を信号線駆動回路として用いた液晶表示装置の概略ブロック図。
【図４】図１の負荷駆動回路内の各部のタイミング図。
【図５】負極性用の負荷駆動部の詳細構成を示す回路図。
【図６】負荷駆動回路の第２の実施形態の回路図。
【図７】図６の負荷駆動回路の各部のタイミング図。
【図８】負荷駆動回路の第３の実施形態の回路図。
【図９】図８の負荷駆動回路内の各部のタイミング図。
【符号の説明】
１  ＴＦＴ
２  画素アレイ部
３  信号線駆動回路
４  走査線駆動回路
１１ａ，１１ｂ  負荷駆動部
１２  スイッチ切換制御回路
１３  論理回路
Ｑ１  アナログスイッチ
Ｑ２，Ｑ３  トランジスタ
SW１〜SW４  スイッチ
【図１】
0004542633.tif 000002
【図２】
0004542633.tif 000003
【図３】
0004542633.tif 000004
【図４】
0004542633.tif 000005
【図５】
0004542633.tif 000006
【図６】
0004542633.tif 000007
【図７】
0004542633.tif 000008
【図８】
0004542633.tif 000009
【図９】
0004542633.tif 000010