(57)【特許請求の範囲】
【請求項１】
フレーム構成された受信信号に対し、フレーム同期を司り同期状態遷移に同期保護をかけたフレーム終端部と、所定の複数のフレームからなるマルチフレーム同期を司り同期状態遷移に同期保護をかけたマルチフレーム終端部とを備えたフレーム同期回路であって、
前記受信信号を監視する入力異常監視部を設け、
該入力異常監視部が入力信号の断絶を検出した際に、
前記入力異常監視部からの出力に基づいて前記フレーム終端部及びマルチフレーム終端部の前方保護を強制的に同期外れ状態にすることにより、
前記フレーム終端部及びマルチフレーム終端部を直ちにハンティング状態に移行させたことを特徴とするフレーム同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフレーム同期回路に関し、特に、マルチフレームによる信号割当てが図られたディジタル多重化伝送装置等の受信側において、フレーム同期及びマルチフレーム同期が一旦外れて再度同期を確立するまでの時間を短縮可能なフレーム同期回路に関する。
【０００２】
【従来の技術】
従来、ディジタル多重化伝送置等においては、受信した入力データからフレームの特定位置に配置した特定パターン構成のフレーム同期ビットを検出してフレーム同期を確立することが必要であり、フレーム同期の監視にはフレーム同期の復帰特性、或いは、保持特性等が考慮された同期保護設計がなされている。
また、フレーム内に固有のタイムスロットを設け、このタイムスロットにマルチフレームを構成することによりデータを伝送する場合は、このマルチフレーム同期の確立も必要である。
【０００３】
具体的なフレーム構成の例として、伝送速度が２次群６．３Ｍｂｉｔ／ｓｅｃの伝送装置を上げて説明する。
図５は、６．３Ｍフレームの構成を示す図であり、この場合、６．３Ｍフレームは、１チャネル（１ｃｈ＝１タイムスロット）が８ビットで構成される９８個のタイムスロット（ＴＳ）と、５ビットで構成されるフレーム（Ｆ）ビットの７８９ビット（１２５μｓ）により１つのフレームとなっている。このうち１〜９６ＴＳは、データを搭載する情報用フィールドとして用いられ、９７及び９８ＴＳは、ステータス（ＳＴ）を搭載する信号用フィールドとして用いられる。また、９７及び９８ＴＳをＳＴフレームと呼び、このＳＴフレームは後述する６４マルチフレーム構成がなされている。なお、図中の＃１〜＃４は、６Ｍフレームに多重化された４回線分の１次群１．５Ｍｂ／ｓ論理パスを示している。
【０００４】
図６に１．５Ｍの論理パスフレーム構成を示す。この図は、２次群を構成する６．３Ｍインタフェースに多重化された４回線の１．５Ｍの論理パスフレームのうち、１回線（＃１）を抽出したものである。つまり、１．５Ｍフレームは、８ビットのタイムスロットからなるＴＳ１〜ＴＳ２４までの２４チャンネルと、４ビットのＳＴビットとで構成される。ここでは、前記ＳＴビットについて、６４マルチフレーム構成がなされており、ＳＴビットに割当てられたＦＳビットはフレーム同期ビットであり、他には、制御ビット（異常検出ビットや試験用ビット）や未定義ビット等がある。
この例では、１フレーム当り４ビットからなるＳＴビットは、８フレームおきにＦＳビットが１ビット（Ｓ１＃１の位置）挿入されており、８ビットからなるのフレーム同期パターンを構成するには、８フレーム×８ビットで６４個のフレームが必要であり、これを６４マルチフレームという。
【０００５】
図７は、従来のフレーム同期回路の第一の構成例を示す図である。
この図に示すフレーム同期回路は、伝送路からの受信信号（６．３Ｍのデータ）を入力してクロック（伝送路クロック）抽出を行うと共に、バイポーラ（複極性）伝送路符号をユニポーラ（単極性）装置内符号に変換するＢ／Ｕ変換部１と、前記Ｂ／Ｕ変換部１からのクロック信号に基づき、ユニポーラに変換された後の６．３Ｍ入力データに対しフレーム同期を確立すると共にフレーム同期監視を行う６．３Ｍフレーム終端部２と、６．３Ｍ入力データを伝送路クロックから装置内クロックへ変換するクロック変換部３と、前記クロック変換部３から出力される６．３Ｍ入力データに対し６４マルチフレームの同期を確立すると共にマルチフレームの同期監視を行う６４マルチフレーム終端部４とにより構成する。
【０００６】
図７の動作を説明すると、伝送路より入力する６．３Ｍのデータは、Ｂ／Ｕ変換部１において、バイポーラ信号を装置内信号であるユニポーラ信号に変換すると共に、パルスの繰り返し成分を抽出してクロック信号を生成する。６．３Ｍフレーム終端部２は、前記生成したクロック信号を用いて６．３Ｍ入力データのフレーム同期確立を行うと共に、フレーム同期外れを監視し、図示しないＡＬＭ  Ｉ／Ｏ（警報処理部）に警報（アラーム）を出力する。クロック変換部３は、エラスティックストアメモリを使用して、伝送路から抽出した伝送路クロック信号に基づいてデータを書き込み、装置内クロック信号に基づいてデータを読み出すことにより、動作クロック信号を装置内クロック信号に変換する。このとき、伝送路上において生じたジッタやワンダ等によるデータの特性変動が吸収される。次に、６４マルチフレーム終端部４は、装置内クロック信号により動作し、６．３Ｍ入力データのフレームを構成するタイムスロットの９７、９８（ＳＴフレーム）に設けた６４マルチフレームからなるデータのマルチフレーム同期確立を行うと共に、マルチフレーム同期外れを監視し、ＡＬＭ  Ｉ／Ｏに警報を出力する。
【０００７】
ところが、上述したフレーム同期回路においては、対向する伝送装置側のクロック供給機能に障害が生じて自走状態となった場合等、伝送路から抽出するクロック信号の精度（安定度）が低下すると、クロック変換部に備えたエラスティックストアでスリップが発生し、６．３Ｍフレーム終端部２のフレーム同期は正常に確立しているにもかかわらず、６４マルチフレーム終端部４では前方保護段数を経た後に同期外れを検出することになる。その際、６４マルチフレーム終端部４では、再度、同期の引き込み動作（ハンティングという）を行うため、前方及び後方の同期保護段数分のデータが欠落するという問題が生じていた。
【０００８】
そこで、この問題を解決するフレーム同期回路例として図８に示す構成が提供されている。
図８は、従来のフレーム同期回路の第二の構成例を示す図である。
この図に示すフレーム同期回路は、上述した第一の実施例と同様の機能ブロックである、６．３Ｍのデータを入力してクロック抽出を行うＢ／Ｕ変換部１と、６．３Ｍ入力データのフレーム同期を確立すると共にフレーム同期監視を行う６．３Ｍフレーム終端部２と、６４マルチフレームの同期を確立すると共にマルチフレームの同期監視を行う６４マルチフレーム終端部５と、６．３Ｍ入力データを装置内クロック信号で動作するよう変換するクロック変換部３とにより構成される。つまり、上述した第一の実施例とは、６４マルチフレーム終端部５の接続構成が異なっており、ここでは、６４マルチフレーム終端部５はＢ／Ｕ変換部１からの伝送路クロック信号に基づいて、クロック変換部３によるクロック変換前の６．３Ｍ入力データに対してマルチフレーム同期を図っている。
【０００９】
図８の動作を説明すると、Ｂ／Ｕ変換部１において、伝送路から入力する６．３Ｍのデータであるバイポーラ信号を、装置内信号であるユニポーラ信号に変換すると共に、パルスの繰り返し成分を抽出してクロック信号（伝送路クロック）を生成する。６．３Ｍフレーム終端部２は、前記生成したクロック信号を用いて６．３Ｍ入力データのフレーム同期確立を行うと共に、フレーム同期外れを監視し、図示しないＡＬＭ  Ｉ／Ｏに警報を出力する。６４マルチフレーム終端部４は、前記生成したクロック信号を用いて、６．３Ｍ入力データのフレームを構成するタイムスロット９７、９８（ＳＴフレーム）に設けた６４マルチフレームからなるデータの同期確立を行うと共に、マルチフレーム同期外れを監視し、ＡＬＭ  Ｉ／Ｏに警報を出力する。
クロック変換部３は、エラスティックストアメモリを使用して伝送路より抽出したクロック信号によりデータを書き込み、更に、装置内クロック信号により読み出すことにより、動作させるクロック信号を装置内クロック信号に変換させる。また、このエラスティックストアメモリにより伝送路上において生ずるジッタ、ワンダ等によるデータの変動を吸収する。
【００１０】
このように、図８のフレーム同期回路にあっては、クロック変換部３に備えたエラスティックストアメモリのスリップによる影響を避けられることができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のフレーム同期回路では、６．３Ｍの入力データ（受信信号）に瞬断などが発生し、伝送路から抽出する伝送路クロック信号が途絶えると、たとえクロック信号が１クロックの欠落であってもデータのビットずれが発生し、６．３Ｍフレーム同期、６４マルチフレーム同期共に同期外れとなり、再度フレーム同期の確立を行ことになる。また、ビットずれは、伝送路切り替え等が行われ入力データのフレーム位相が変化した際も同様に発生し、同期外れとなる。この同期外れを検出する際、前方保護に必要な前方保護段数Ｍをとり、又、同期の確立を検出する際、後方保護に必要な後方保護段数Ｎをとることから、データのビットずれが発生してからフレーム同期が確立するまで、保護段数に必要な時間データが欠落するという問題が生じている。このデータの欠落は、６４マルチフレーム同期において、６４フレーム×（Ｍ＋Ｎ）段となり、大きな影響を与える。
【００１２】
例えば、６．３Ｍフレーム終端部２が１フレームを単位にして１フレーム毎に同期保護段数をカウントし、６４マルチフレーム終端部５が６４フレームを単位にして６４フレーム毎に同期保護段数をカウントするものとし、６．３Ｍフレーム終端部２と６４マルチフレーム終端部５における前方保護及び後方保護の段数が共に３段であるとすれば、上述の同期復帰までの時間は、６．３Ｍフレーム終端部２では、１フレーム（１２５μｓ）×（前３＋後３）段により、７５０μｓの時間がかかり、また、６４マルチフレーム終端部５では、６４フレーム（８ｍｓ）×（前３＋後３）段により、４８ｍｓの時間がかかってしまうことになる。
【００１３】
本発明は、上述したような従来のフレーム同期の監視方法における問題を解決するためになされたものであって、受信信号の瞬断が発生し、フレーム同期が外れてしまう場合であっても、フレーム同期再確立までの復帰時間を短時間で行うことができるフレーム同期回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために本発明に係るフレーム同期回路は、以下の構成をとる。
フレーム構成された受信信号に対し、フレーム同期を司り同期状態遷移に同期保護をかけたフレーム終端部と、所定の複数のフレームからなるマルチフレーム同期を司り同期状態遷移に同期保護をかけたマルチフレーム終端部とを備えたフレーム同期回路であって、前記受信信号を監視する入力異常監視部を設け、該入力異常監視部が入力信号の断絶を検出した際に、前記入力異常監視部からの出力に基づいて前記フレーム終端部及びマルチフレーム終端部の前方保護を強制的に同期外れ状態にすることにより、前記フレーム終端部及びマルチフレーム終端部を直ちにハンティング状態に移行させるよう構成する。
【００１５】
【発明の実施の形態】
以下、図示した実施例に基づいて本発明を詳細に説明する。なお、ここでの説明は、上述の図５及び図６に示したフレーム構成を例にする。
【００１６】
図１は、本発明に係るフレーム同期回路の一実施例を示す構成図である。なお、図７又は図８に示したものと同様の機能ブロックについては、同一の符号を付してその説明を省略する。
同図は、受信信号として入力される６．３Ｍｂ／ｓのデータからクロック抽出を行い伝送路クロックを生成すると共にバイポーラ（複極性）伝送路符号をユニポーラ（単極性）装置内符号に変換するＢ／Ｕ変換部６と、前記Ｂ／Ｕ変換部１からのクロック信号に基づき、ユニポーラに変換された後の６．３Ｍ入力データに対しフレーム同期を確立すると共にフレーム同期監視を行う６．３Ｍフレーム終端部７と、前記Ｂ／Ｕ変換部１からのクロック信号に基づき、ユニポーラに変換された後の６．３Ｍ入力データに対し６４マルチフレームの同期を確立すると共にマルチフレームの同期監視を行う６４マルチフレーム終端８と、６．３Ｍ入力データを伝送路クロックから装置内クロックへ変換するクロック変換部３とを備えており、前記Ｂ／Ｕ変換部６には、６．３Ｍ入力データの瞬断、或いは断絶を検出し入力異常の旨を示すセット信号を出力する入力異常監視部９が内蔵されている。
【００１７】
図１の動作を説明する。６．３Ｍフレーム終端部７、及び、６４マルチフレーム終端部８は、Ｂ／Ｕ変換部６が抽出した伝送路クロック信号により動作し、６．３Ｍフレーム終端部７はフレーム同期の確立とフレーム同期の監視を行い、６４マルチフレーム終端部８はマルチフレーム同期の確立とマルチフレーム同期の監視を行なう。また、Ｂ／Ｕ変換部６に備えた入力異常監視部９は、例えば、Ｂ／Ｕ変換部６が抽出する伝送路クロックの位相を監視することにより受信信号が途絶えたことを検出して、６．３Ｍフレーム終端部７、及び、６４マルチフレーム終端部８に備えたフレーム同期回路の前方保護回路（図２により後述する）を、同期外れ検出状態にセットするためのセット信号を出力する。
【００１８】
つまり、このフレーム同期回路は、入力異常監視部９からの前記セット信号を用いて、前方保護回路を強制的に同期外れ検出状態にすることにより、前方保護機能を省略して直ちにハンティング状態に移行し、ほぼフレーム同期に係る後方保護に要する時間のみの復帰時間とすることで復帰時間を短縮しようとするものである。
一方、受信した入力データにビット誤りが生じた等の場合には、前記入力異常検出部９は、伝送路クロックが途絶えたわけでなければ、これにより入力異常を検出することはない。したがって、この場合は、６．３Ｍフレーム終端部７と６４マルチフレーム終端部８の夫々において、フレーム同期パターンとの一致行われ、所定の保護段数を加味した通常のフレーム同期動作が行われることになる。
【００１９】
次に、前記６．３Ｍフレーム終端部７及び６４マルチフレーム終端部８の概略構成について図を用いて説明する。
図２は、本発明に係わるフレーム終端部（６．３Ｍフレーム終端部７及び６４マルチフレーム終端部８）に備えたフレーム同期監視回路の一実施例を示す。
同図は、後述のハンティング回路１１からのフレーム位置パルスにより位置指定される入力データのビット列と予め設定されたフレーム同期パターンとの比較を繰り返し一致／不一致の比較結果を出力するフレームパターン検出回路１０と、入力されるクロック信号と前記フレームパターン検出回路１０からの比較結果とに基づいて、フレーム位置パルスをシフト制御するフレームカウンタからなるハンティング回路１１と、前記フレームパターン検出回路１０からの出力に基づき同期確立状態から同期外れ状態へ移行する際の前方保護段数をカウントする前方保護回路１２と、前記フレームパターン検出回路１０からの出力に基づき同期外れ状態から同期確立状態へ移行する際の後方保護段数をカウントする後方保護回路１３と、前記前方保護回路１２と後方保護回路１３からの出力により同期判定結果を保持するフリップフロップ１４とにより構成される。
そして、前記前方保護回路１２には、入力異常検出部９からのセット信号が接続される。
【００２０】
図２の動作を説明すると、入力データはフレームパターン検出回路１０に入力され、決められたフレーム同期パターンとの比較が行われる。フレームパターン検出回路１０はフレーム同期パターンとの一致が得られないと不一致を出力し、一致が得られれば一致を出力する。ハンティング回路１１は、フレームパターン検出回路１０の比較の結果、一致が得られない時はフレーム位置パルスによりフレームパターン検出回路１０の入力データのビット列を１ビットづつシフトさせ、フレームパターン検出回路１０により再び比較を行い、これを一致するまで繰り返す。こうして、一致が得られると、ハンティング回路１１は、次のフレーム同期ビット位置までシフトさせたフレーム位置パルスをフレームパターン検出回路１０に与え、フレームパターン検出回路１０はこれに基づいてフレーム同期パターンと比較する。つまり、フレームパターン検出回路１０とハンティング回路１１によりフレーム周期を捉えるよう動作するのである。
【００２１】
次に、フレームパターン検出回路１０の比較結果は次段の前方保護回路１２及び後方保護回路１３に入力される。
前方保護回路１２は、同期状態にある時にフレームパターン検出回路１０が不一致を検出しても直ちに同期外れと判定しないで、不一致の回数が連続して所定の回数発生した際に同期外れと認識するために、不一致の回数をカウントするものである。そこで、フレームパターン検出回路１０において不一致を検出すると、前方保護回路１２のカウント入力端子に信号を入力してカウントアップし、一方、一致が検出されるとリセット端子に信号を入力してカウント値を初期状態に戻し再度計数をし直すことを繰り返す。そして、前方保護回路１２は、所定の回数不一致をカウントして同期外れを認識すると、その認識信号をフリップフロップ１４のＳ端子に入力し、フリップフロップ１４は同期外れ信号を保持し、その後、同期引き込みのためハンティング動作に移る。
【００２２】
後方保護回路１３は、同期外れ状態にある時にフレームパターン検出回路１０が一致を検出しても直ちに同期確立と判定しないで、一致の回数が連続して所定の回数発生した際に同期確立と認識するために、一致の回数をカウントするものである。そこで、フレームパターン検出回路１０において、一致を検出すると後方保護回路１３のカウント入力端子に信号を入力してカウントアップし、一方、不一致が検出されるとリセット端子に信号を入力してカウント値を初期状態に戻し再度計数をし直すことを繰り返す。そして、後方保護回路１３は、所定の回数一致をカウントして同期確立を認識すると、その認識信号をフリップフロップ１４のＲ端子に入力し、フリップフロップ１４は同期の確立信号を保持する。
【００２３】
つまり、図１及び図２に示した本実施例の構成において、入力異常監視部９が同期外れの要因となる受信信号（入力データ）の断絶（伝送路クロックの位相飛び）を検出すると、入力異常監視部９から６．３Ｍフレーム終端部７及び６４マルチフレーム終端部８を構成するフレーム同期監視回路の前方保護回路１２にセット信号を出力し、前方保護回路１２を強制的にセット状態（所定の保護段数をカウントした状態）とすることにより、直ちにフレーム同期監視回路を同期外れ認識状態としてハンティング動作に入るのである。
このようにして、入力データの瞬断等が発生した場合は、前方保護機能を省略して短時間で同期の確立が得られるよう動作する。
【００２４】
図３は、本発明に係わるフレーム同期回路の動作の流れを示すフローチャートである。なお、ここでは６．３Mフレーム終端部７と６４マルチフレーム終端部８による同期監視動作を一つに纏めて説明する。フレーム同期確立中に（ステップ１）入力異常監視部により入力を監視判定し（ステップ２）、入力異常が検出されなければ（Ｎｏ）、フレーム同期状態を確認判定し（ステップ３）、フレーム同期外れを検出する（Ｙｅｓ）と、そのフレーム同期外れが何フレーム分続いたかをカウントして所定の前方保護段数を超えたか否かを判定し（ステップ４）、前方保護段数を超えた場合（Ｙｅｓ）は、フレーム同期が外れたと認識する（ステップ５）。
【００２５】
一方、ステップ５において、前方保護段数を越えない場合（Ｎｏ）は、ステップ２に戻る。また、ステップ３において、フレーム同期外れが検出されなければ（Ｎｏ）、ステップ２に戻る。
フレーム同期が外れたと認識されると、続いてハンティング状態となり（ステップ６）、入力データのビット列と決められたフレーム同期パターンとを比較することを繰り返して同期引き込み検出の判定を行ない（ステップ７）、同期引き込み検出の結果一致を検出する（Ｙｅｓ）と、その一致回数が所定の後方保護段数を超えたか否かを判定して（ステップ８）、後方保護段数を超えた場合（Ｙｅｓ）は、フレーム同期が復帰したと認識して（ステップ９）、以降、フレーム同期は確立中となる（ステップ１０）。
一方、ステップ８において、後方保護段数を越えない場合（Ｎｏ）は、ステップ７に戻る。また、ステップ７において、同期引き込み検出の結果不一致であれば（Ｎｏ）、ステップ７に戻る。
また、前記ステップ２において、入力信号の断絶を検出した際（Ｙｅｓ）は、フレーム同期監視回路に備えた前方保護回路１２を同期外れ状態にセットした後（ステップ１１）、ステップ５にて同期外れの認識をして、ステップ６のハンティング状態となる。これ以降、ステップ１０までが行われる。
【００２６】
従って、以上説明したように、本発明に係わるフレーム同期回路は、入力データの瞬断などの入力異常を検出すると、前方保護機能に係わらず必ず同期外れ状態になるため、この前方保護時間を省略してフレーム同期処理時間（復帰時間）を短縮することができる。
つまり、例えば、６．３Ｍフレーム終端部７が１フレームを単位にして１フレーム毎に同期保護段数をカウントし、６４マルチフレーム終端部８が６４フレームを単位にして６４フレーム毎に同期保護段数をカウントするものとし、６．３Ｍフレーム終端部７と６４マルチフレーム終端部８における前方保護及び後方保護の段数が共に３段であるとすれば、上述の入力データの瞬断などの入力異常を検出したときから同期復帰までの復帰時間は、６．３Ｍフレーム終端部７では、１フレーム（１２５μｓ）×後３段により、３７５μｓの時間となり、また、６４マルチフレーム終端部８では、６４フレーム（８ｍｓ）×後３段により、２４ｍｓの時間となり、この場合には従来の半分の時間に短縮することができる。
【００２７】
また、本発明に係わるフレーム同期回路の他の実施の形態例として、図４に示すように構成してもよい。即ち、図４は、図１の構成に、更に、ＯＲゲート１５を加え、このＯＲゲート１５は、入力異常監視部９からのセット信号と６．３Ｍフレーム終端部７からの同期外れパルスとの論理和をとった出力信号を、６４マルチフレーム終端部８の前方保護回路１２のセット入力端子へ与えるようにしたものである。
これにより、入力異常検出部９が入力異常を検出したとき以外の同期外れ要因が発生した場合、例えば、伝送路クロックが断絶することなく入力データが１ビット欠落してビットずれが発生した場合には、６．３Ｍフレーム終端部７、６４マルチフレーム終端部８共に、通常の前方保護を経た後に同期外れとなるが、６４マルチフレーム終端部８に比べてフレーム同期処理時間の短い６．３Ｍフレーム終端部７が、フレーム同期外れとなったことをもって直ちに６４マルチフレーム終端部８の前方保護回路１２を強制的に同期外れ状態として、ハンティング状態になるので、６４マルチフレーム終端部８の復帰時間を短縮できる。
【００２８】
なお、上述の例においては、６．３Ｍフレーム内に設けた６４マルチフレームに応用した例について説明したが、６．３Ｍのフレーム構成以外であっても、信号割当てをマルチフレームに構成することによりデータを伝送する場合であれば本発明を適用可能なことは言うまでもない。
【００２９】
【発明の効果】
本発明に係わるフレーム同期回路は、上述の如く構成し、受信する入力データの瞬断により同期外れ要因が発生した場合に、強制的にフレーム同期監視回路に備えた前方保護回路を同期外れ状態にセットすることにより、フレーム同期外れからフレーム同期の確立までの時間を短縮するので、フレーム内に固有のタイムスロットを設け、このタイムスロットにマルチフレームを構成することによりデータを伝送する場合は、伝送装置の機能を向上させる上で大きな効果を発揮することが可能となる。
【図面の簡単な説明】
【図１】本発明に係わるフレーム同期回路の一実施例を示す構成図である。
【図２】本発明に係わるフレーム同期回路のフレーム終端部に用いるフレーム同期監視回路の構成例を示す図である。
【図３】本発明に係わるフレーム同期回路の動作の流れを示すフローチャート例を示す図である。
【図４】本発明に係わる６４マルチフレーム終端部に備えたフレーム同期回路の一実施例である。
【図５】フレーム構成例として６．３Ｍフレームの構成を示す図である。
【図６】マルチフレーム構成を説明するための１．５Ｍ論理パスフレーム構成を示す図である。
【図７】従来のフレーム同期回路を示す第一の構成例を示す図である。
【図８】従来のフレーム同期回路を示す第二の構成例を示す図である。
【符号の説明】
１・・Ｂ／Ｕ変換部、
２・・６．３Ｍフレーム終端部、
３・・クロック変換部、
４・・６４マルチフレーム終端部、
５・・６４マルチフレーム終端部、
６・・Ｂ／Ｕ変換部、
７・・６．３Ｍフレーム終端部、
８・・６４マルチフレーム終端部、
９・・入力異常監視部、
１０・・フレームパターン検出回路、
１１・・ハンティング回路、
１２・・前方保護回路、
１３・・後方保護回路、
１４・・フリップフロップ
１５・・ＯＲゲート（論理和）
【図１】
0004441648.tif 000002
【図２】
0004441648.tif 000003
【図３】
0004441648.tif 000004
【図４】
0004441648.tif 000005
【図５】
0004441648.tif 000006
【図６】
0004441648.tif 000007
【図７】
0004441648.tif 000008
【図８】
0004441648.tif 000009