(57)【特許請求の範囲】
【請求項１】
スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したＨブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、
巻線の一端の一方のアームに設けられ過電流による遮断機能を有する第一のスイッチング素子と、
巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、
第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、
前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、
を備えたことを特徴とするモータ駆動回路。
【請求項２】
スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したＨブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、
巻線の一端の一方のアームに設けられ過熱による遮断機能を有する第一のスイッチング素子と、
巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、
第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、
前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、
を備えたことを特徴とするモータ駆動回路。
【請求項３】
請求項１または請求項２に記載のモータ駆動回路において、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを遅延させる遅延回路を備えたことを特徴とするモータ駆動回路。
【請求項４】
請求項３に記載のモータ駆動回路において、前記遅延回路は、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを、立ち下がりに比較して長い時間で遅延させることを特徴とするモータ駆動回路。
【請求項５】
請求項１または請求項２に記載のモータ駆動回路によってモータを駆動するモータ駆動方法であって、
前記第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力することを特徴とするモータ駆動方法。
【請求項６】
請求項５に記載のモータ駆動回路によってモータを駆動するモータ駆動方法であって、
前記第一のスイッチング素子を閉じるための制御信号と、前記第二のスイッチング素子を閉じるための制御信号と、の双方が取得されたときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力することを特徴とするモータ駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＨブリッジ構成を有するバイポーラ巻線を備えたモータ駆動回路、およびそのモータ駆動回路によるモータ駆動方法に関する。
【０００２】
【従来の技術】
従来より、ステッピングモータあるいはＤＣブラシレスモータ等のモータを、図３に示すようなＨブリッジ構成を有するバイポーラ巻線を備えたモータ駆動回路によって駆動する技術が、既に知られている。
【０００３】
図３にしめすモータ駆動回路５０は、文字通りＨ型の構成を備えたＨブリッジ回路である。すなわち、モータの巻線５２の両端に、それぞれ、電源Ｖｓが接続された高電圧側の上側アーム５４、および接地された低電圧側の下側アーム５６が接続され、各アーム（５４，５６）には、それぞれスイッチング素子（５８，６０）が設けられる。
【０００４】
このＨブリッジ回路５０では、これら複数のスイッチング素子（５８，６０）の開閉により、巻線５２に流れる電流の方向を二方向に切り替えることができる。すなわち、図３の左側の上側アーム５４ｌのスイッチング素子５８ｌと、図の右側の下側アーム５６ｒのスイッチング素子（すなわちスイッチング素子５８ｌに巻線５２を介して接続されるスイッチング素子）６０ｒと、が閉じられ、かつ残りのスイッチング素子（５８ｒ，６０ｌ）が開かれたときには、巻線５２には、図の左側から右側に向けて電流（ＩＬ）が流れ、他方、図３の右側の上側アーム５４ｒのスイッチング素子５８ｒと、図の左側の下側アーム５６ｌのスイッチング素子（すなわちスイッチング素子５８ｒに巻線５２を介して接続されるスイッチング素子）６０ｌと、が閉じられ、かつ残りのスイッチング素子（５８ｌ，６０ｒ）が開かれたときには、巻線５２には、図の右側から左側に向けて電流（ＩＲ）が流れる。このように、スイッチング素子の開閉状態を切り替えて巻線５２に流れる電流の方向を切り替えることにより、モータの回転および／または停止を制御することができる。
【０００５】
このようなＨブリッジ回路では、デッドショートおよびレアショートといった異常現象が問題となることがある。このうちデッドショートとは、上側アームから巻線を介さずに下側アームに電流が流れる現象である。例えば上記Ｈブリッジ回路５０の場合、巻線５２の左側のスイッチング素子５８ｌとスイッチング素子６０ｌとが同時に閉じられたときには、電源Ｖｓおよび接地が、左側の上側アーム５４ｌおよび下側アーム５６ｌを通じてショートされ、この経路に過大電流ＩＧが流れる。なお、右側アーム（５４ｒ，５６ｒ）の場合も同様である。また、レアショートとは、例えばいずれかのスイッチング素子（５８，６０）の内部で電流がリークした場合など、高圧側から低圧側に向けて電流がリークする現象である。このようなデッドショートおよびレアショートは、電力消費効率の低下、および素子の劣化の要因となる。
【０００６】
ところで、巻線に流れる電流を制御するためにその電流を検出する技術として、特開平１１−２０６１９１号公報に開示される技術が既に知られている。
【０００７】
【発明が解決しようとする課題】
上記公報に記載の技術でもデッドショートを検出することは可能である。しかしながら、この公報に記載のモータ制御回路は、電流を検出するための回路構成をＨブリッジ回路とは別に備えており、その分、回路構成が複雑化かつ大型化してしまう。また、この公報に記載のモータ制御回路では、レアショートに対する対策がなされていない。
【００１２】
【課題を解決するための手段】
本発明にかかるモータ駆動回路は、スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したＨブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、巻線の一端の一方のアームに設けられ過電流による遮断機能を有する第一のスイッチング素子と、巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、を備える。
【００１３】
本発明にかかるモータ駆動回路は、スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したＨブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、巻線の一端の一方のアームに設けられ過熱による遮断機能を有する第一のスイッチング素子と、巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、を備える。
【００１４】
上記第一のスイッチング素子は、例えばＩＰＤ（Intelligent Power Device）として構成することができる。このＩＰＤは、スイッチング素子、過電流検出／遮断回路、過熱検出／遮断回路、および昇圧回路等を、一チップに集積した素子である。このＩＰＤについては後に詳しく述べる。さらに、上記第二のスイッチング素子は、上記第一のスイッチング素子より開閉制御信号に対する応答性の高い素子例えばＭＯＳ−ＦＥＴ（Metal Oxyde Semiconductor- Field Effect Transistor）とするのが望ましい。第一のスイッチング素子の開閉応答性は、諸機能を搭載する分、それを搭載しない素子に比べて低くなってしまう場合がある。そこで本発明では、第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子を、第一のスイッチング素子より開閉応答性の高い素子とすることで、この第二のスイッチング素子を用いてより高い応答性の電流または電位（または電圧）制御（例えば後述のＰＷＭ制御等）を行うことができる。
【００１６】
このように、第二のスイッチング素子を反復的に（例えばＰＷＭ制御によって）開閉することで、巻線に流れる電流、巻線の両端間電圧、あるいは巻線の電位などを適切な値に制御することができる。これにより、モータの発熱防止、あるいはステッピングモータの動作電流あるいは保持電流を必要最小限にする等の効果がある。
【００１８】
このようにすれば、より簡素な回路構成およびその開閉制御によって、第二のスイッチング素子を、該第二のスイッチング素子とともに通電経路を形成する第一のスイッチング素子の開閉に、より確実に連動させ、デッドショートを抑制することができる。なお、上記制御信号入力部は、例えば、第一のスイッチング素子の閉制御信号と第二のスイッチング素子の閉制御信号との論理積を出力する回路として構成することができる。
【００１９】
また本発明にかかるモータ駆動回路は、さらに、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを遅延させる遅延回路を備えるのが好適である。また、その遅延回路は、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを、立ち下がりに比較して長い時間で遅延させるのが好適である。
【００２０】
このような構成により、スイッチング素子の開閉の切り替わりの過渡期において、既に閉状態にある第一のスイッチング素子（および第二のスイッチング素子）が開いた後に、新たに第一のスイッチング素子（および第二のスイッチング素子）を閉じることができるので、より簡素な回路構成およびその開閉制御によって、各スイッチング素子の切り替えの過渡期におけるデッドショートの発生を抑制することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。図１は、ステッピングモータの駆動回路として用いた本実施形態にかかるモータ駆動回路１０の概略構成図、また図２は、モータ駆動回路１０に用いる第一のスイッチング素子１２のブロック図である。
【００２２】
本実施形態では、モータ１４は、２相バイポーラステッピングモータとして構成される。図１に示すように、このモータ１４を駆動するために、モータ駆動回路１０が設けられている。
【００２３】
モータ駆動回路１０は、Ｈブリッジ回路１６と、Ｈブリッジ回路１６のスイッチング素子（１２，１８）を制御する制御部２０（例えばＣＰＵ）と、第一のスイッチング素子１２を閉じる制御信号の立ち上がりを遅延させる遅延回路２２と、を備える。
【００２４】
まず、Ｈブリッジ回路１６について説明する。Ｈブリッジ回路１６は、モータ１４の二つの巻線２４毎に形成されており、その巻線２４の両端にそれぞれ高電位の上側アーム２６と低電位側の下側アーム２８とが接続される。上側アーム２６は電圧源Ｖａ（例えば電圧値：１２Ｖ）に接続され、他方、下側アーム２８は接地点Ｇに接続される。
【００２５】
これら上側アーム（２６ｌ，２６ｒ）および下側アーム（２８ｌ，２８ｒ）には、それぞれ第一のスイッチング素子（例えばＩＰＤ）１２、または第一のスイッチング素子１２より開閉応答性の高い第二のスイッチング素子（例えばＭＯＳ−ＦＥＴ）１８が設けられる。そして、巻線２４を挟んで互いに対向する上側アームおよび下側アーム（すなわち、図１では２６ｌおよび２８ｒ，または２６ｒおよび２８ｌ）にそれぞれ設けられる二つのスイッチング素子（すなわち、図１では１２ｌおよび１８ｒ，または１２ｒおよび１８ｌ）が閉じられ、これにより、巻線２４における電流方向の異なる二通りの通電経路（ＩＲ，ＩＬ）が形成される。
【００２６】
本実施形態にかかるＨブリッジ回路１６では、上記各通電経路（ＩＲ，ＩＬ）に対し、第一のスイッチング素子１２および第二のスイッチング素子１８がそれぞれ一つずつ設けられる。すなわち、通電経路（ＩＲ）によって巻線２４に電流を流す場合も、通電経路（ＩＬ）によって巻線２４に電流を流す場合も、第一のスイッチング素子１２および第二のスイッチング素子１８の双方による電流または電位（または電圧）の制御が可能となる。なお、図１の例では、上側アーム（２６ｌ，２６ｒ）に第一のスイッチング素子１２が、また下側アーム（２８ｌ，２８ｒ）に第二のスイッチング素子１８が、それぞれ設けられている。
【００２７】
第一のスイッチング素子１２は、例えば図２に示すようなＩＰＤとして構成される。図２のように、第一のスイッチング素子１２は、開閉スイッチ（例えばＭＯＳ−ＦＥＴ）３０と、過電流を検出する過電流検出部３２と、過熱を検出する過熱検出部３４と、過電流若しくは過熱の検出結果または素子１２外部からの制御信号に基づいて開閉スイッチ３０を開閉制御する駆動部３６と、を備える。
【００２８】
駆動部３６は、入力された制御信号がハイレベル（例えば５Ｖ）である場合には開閉スイッチ３０を閉じ、ローレベルである場合には開閉スイッチ３０を開く。また制御信号に関係なく、過電流検出部３２において過電流が検出された場合、および過熱検出部３４において過熱が検出された場合には、開閉スイッチ３０を開く。このように、第一のスイッチング素子１２に、過電流を検出して開閉スイッチ３０を遮断する機能を持たせることで、より簡素な回路構成によって過電流を検出しデッドショートの抑制および回路の保護を図ることができる。また過熱を検出して開閉スイッチ３０を遮断する機能を持たせることで、より簡素な回路構成でレアショートを検出することができる。なお、これら検出結果は、端子３８を介して素子１２の外部に出力される。制御部２０は、この検出結果に基づいて第一および／または第二のスイッチング素子（１２，１８）の開閉を制御することができる。例えば、過熱が検出された際には、制御部２０により第二スイッチング素子１８の開閉を制御して、巻線２４に流れる電流を低下させるように制御することができる。また、制御部２０に第一、第二のスイッチング素子（１２，１８）を制御させることに代えて、第一のスイッチング素子１２（すなわちＩＰＤ）自身でスイッチング制御を行い、モータ電流を遮断または抑制できるようにしてもよい。なお、本実施形態にかかる第一のスイッチング素子１２は昇圧回路（図示せず）を内蔵している。第一のスイッチング素子１２を閉じるためには、ゲート端子にソース端子より高い（例えば５Ｖ高い）電圧を印加する必要がある。このため、この昇圧回路により、ゲート端子に制御部２０の出力（制御信号）のハイレベル電圧（５Ｖ）を昇圧して、ゲート端子に印加する電圧を生成している。
【００２９】
一方、第二のスイッチング素子１８を開閉制御する制御信号は、例えば図１に示すように、第二のスイッチング素子１８毎に設けられた制御信号入力部４０を介して入力される。この制御信号入力部４０は、第二のスイッチング素子１８を開閉するための制御信号（本実施形態では反復的に開閉する制御信号）と、その第二のスイッチング素子１８とともに通電経路を形成する第一のスイッチング素子１２を開閉するための制御信号と、を取得する。そして、それら制御信号がともにスイッチング素子（１２，１８）を閉じる信号であった場合にのみ、第二のスイッチング素子１８にそれを閉じる制御信号を入力する。その場合以外は、第二のスイッチング素子１８は開いた状態となる。本実施形態では、このように、第二のスイッチング素子１８の開閉を、通電経路のペアを成す第一のスイッチング素子１２の開閉に連動させ、第二のスイッチング素子１８が独立して開閉するのを防止することで、デッドショートの抑制を図っている。図１の例では、第一のスイッチング素子１２を閉じる制御信号と、第二のスイッチング素子１８を閉じる制御信号とは、同じ電圧レベル（ハイレベル）の信号とされ、この制御信号入力部４０は、論理積回路として構成されている。
【００３０】
次に制御部２０について説明する。制御部２０は、上記第一のスイッチング素子１２のそれぞれの開閉を制御する。図１の例では、制御部２０は、合計四個の出力端子（φ１〜φ４）を備える。これら出力端子（φ１〜φ４）は、二つのＨブリッジ回路１６に二個ずつ設けられた合計四個の第一のスイッチング素子１２に、それぞれ接続されている。また制御部２０は、その内部に、各出力端子（φ１〜φ４）と接地との接続／遮断を切り換えるトランジスタ（図示せず）を備える。これら出力端子（φ１〜φ４）は、それぞれ制御信号の電圧源Ｖｂ（例えば、電圧値：５Ｖ）に接続されている。このような構成において、制御部２０は、前記トランジスタの開閉を切り替えることにより、各出力端子（φ１〜φ４）の電位を制御する。すなわち、制御部２０は、トランジスタを閉じることで出力端子（φ１〜φ４）の電位を低くし、トランジスタを開くことで出力端子（φ１〜φ４）の電位を高くする。そして、トランジスタが開かれたときには、そのトランジスタに対応した第一のスイッチング素子１２に、電位の高い状態（ハイレベル：例えば５Ｖ）としてそれを開く制御信号が供給され、またトランジスタが閉じられたときには、そのトランジスタに対応した第一のスイッチング素子１２に、電位の低い状態（ローレベル：例えば０Ｖ）としてそれを閉じる制御信号が、それぞれ供給される。なお、上記制御部２０は、各出力端子（φ１〜φ４）から、第一のスイッチング素子１２を閉じるための高インピーダンス信号（上記トランジスタを開いた状態）と、開くための低インピーダンス信号（同トランジスタを閉じた状態）と、を切り替えて出力すると言うこともできる。
【００３１】
また制御部２０は、第二のスイッチング素子１８の開閉を制御し、巻線２４の電流または電位（または電圧）を制御する。本実施形態では、第二のスイッチング素子１８は、例えばＰＷＭ制御により、例えば約１０ｋＨｚで、反復的に開閉制御される。図１の例では、制御部２０は、一つの出力端子２１を備え、ここから、第二のスイッチング素子１８を開閉制御するために、例えば、ハイレベル：５Ｖ（閉じる制御信号），ローレベル：０Ｖ（開く制御信号）のＰＷＭ信号を出力する。図１の例では、第二のスイッチング素子１８はいずれも下側アームに設けられているが、巻線２４にかかる電圧（平均電圧）は、閉じている比率が高いほど高くなり、逆に開いている比率が高いほど低くなる。この出力端子２１には、複数（図１の例では合計四個）の制御信号入力部４０が、並列に接続される。上述したように、制御信号入力部４０は、第一のスイッチング素子１２を閉じる制御信号と第二のスイッチング素子１８を閉じるための制御信号とを取得したときのみ、第二のスイッチング素子１８を閉じる制御信号を出力し、それ以外のときは、第二のスイッチング素子１８を開く制御信号を出力する。すなわち、このような構成により、第二のスイッチング素子１８は、それとともに通電経路を形成する第一のスイッチング素子１２が閉じられているときにのみ反復的に開閉され、それ以外のときは開かれる。
【００３２】
次に遅延回路２２について説明する。遅延回路２２は、各電圧源Ｖｂと出力端子（φ１〜φ４）との間にそれぞれ抵抗成分Ｒ１、各出力端子（φ１〜φ４）と各第一のスイッチング素子１２との間にそれぞれ抵抗成分Ｒ２、各抵抗成分Ｒ２と各第一のスイッチング素子１２の間の点と接地との間にそれぞれ容量成分Ｃを備える。そして抵抗成分Ｒ１は抵抗成分Ｒ２より十分大きな値に設定される。なお、本実施形態では、上記抵抗成分Ｒ１，Ｒ２は適切な抵抗器を設けることにより、また上記容量成分Ｃは適切なコンデンサを設けることにより実現される。また抵抗成分Ｒ１は、低インピーダンス時（例えば、上述したように、制御部２０内のトランジスタが閉じられて出力端子［φ１〜φ４］が接地された状態）の制御部２０のインピーダンスより十分高く設定される。
【００３３】
制御部２０により、出力端子（φ１〜φ４）側がインピーダンスの高い状態（ハイ・インピーダンス）すなわち電位の高い状態に切り替えられると、電圧源Ｖｂから抵抗成分Ｒ１および抵抗成分Ｒ２を介して容量成分Ｃに電荷が供給され蓄積される。これにより、第一のスイッチング素子１２の電位の立ち上がりを、時定数Ｔｕ＝（Ｒ１＋Ｒ２）×Ｃに比例して遅らせることができる。こうして、遅延回路２２は、第一のスイッチング素子１２を閉じる制御信号の立ち上がりを遅らせることができる。
【００３４】
一方、制御部２０により、出力端子（φ１〜φ４）側がインピーダンスの低い状態（ロー出力状態）すなわち電位の低い状態に切り替えられると、容量成分Ｃから抵抗成分Ｒ２を介して制御部２０側に電荷が放出されるとともに、第一のスイッチング素子１２の電位が下がる。このとき、この電位の低下は、時定数Ｔｄ＝Ｒ２×Ｃに比例して遅れることとなるが、抵抗成分Ｒ２は抵抗成分Ｒ１より十分小さな値であるため、この時定数Ｔｄは、電位の立ち上がりの時定数Ｔｕより十分小さくなる。
【００３５】
Ｈブリッジ回路１６の各スイッチング素子（１２，１８）の切り替えの過渡期において、巻線２４の同じ端部側の上側アームおよび下側アームに設けられた二つのスイッチング素子（図１の例では、１２ｌおよび１８ｌ、または１２ｒおよび１８ｒ）が同時に閉じられた場合、デッドショートが発生する。この遅延回路２２によれば、第一のスイッチング素子１２（およびこれとともに通電経路を形成する第二のスイッチング素子１８）は、閉じた状態から開く状態には比較的素早く遷移し、逆に開く状態から閉じる状態には比較的ゆっくり遷移する。このため、第一のスイッチング素子１２ｌとこれに連動する第二のスイッチング素子１８ｒが開いた後、第一のスイッチング素子１２ｒとこれに連動する第二のスイッチング素子１８ｌが閉じることになる。すなわち、この遅延回路２２によれば、巻線２４の同じ端部側の上側アームおよび下側アームに接続された二つのスイッチング素子が同時に閉じられるのを防止し、これによりデッドショートが発生するのを抑制することができる。
【００３６】
なお、上記実施形態では、第一のスイッチング素子を上側アームに、また第二のスイッチング素子を下側アームに、それぞれ設けたが、これに替えて、第一のスイッチング素子を下側アームに、また第二のスイッチング素子を上側アームに、それぞれ設けてもよい。
【００３７】
【発明の効果】
以上、説明したように、本発明によれば、過電流および過熱による遮断機能を備えた第一のスイッチング素子を設けたので、より簡素な回路構成によって、デッドショートおよびレアショートの発生を検出し、回路の保護を図ることができる。
【図面の簡単な説明】
【図１】  本発明の実施形態にかかるモータ駆動回路の構成図である。
【図２】  本発明の実施形態にかかる第一のスイッチング素子のブロック図である。
【図３】  従来のモータ駆動回路（Ｈブリッジ回路）を示す図である。
【符号の説明】
１０  モータ駆動回路、１２  第一のスイッチング素子、１４  モータ、１６Ｈブリッジ回路、１８  第二のスイッチング素子、２０  制御部、２１  （第二のスイッチング素子１８を反復的に開閉制御するための）制御信号の出力端子、２２  遅延回路、２４  巻線、２６  上側アーム、２８  下側アーム、３０  開閉スイッチ、３２  過電流検出部、３４  過熱検出部、３６  駆動部、４０  制御信号入力部、Ｃ  容量成分、Ｇ  接地点、Ｒ１，Ｒ２  抵抗成分、Ｖａ，Ｖｂ  電圧源、φ１〜φ４  （第一のスイッチング素子１２を開閉制御するための）出力端子。
【図１】
0004449252.tif 000002
【図２】
0004449252.tif 000003
【図３】
0004449252.tif 000004