(57)【特許請求の範囲】
【請求項１】
レイヤを画定するフォトリソグラフィ・マスクのためのパターンを処理する段階であって、前記パターンは、前記レイヤ内に露光領域及び未露光領域を画定するようになっている段階を含み、
第１の特徴部サイズ未満の寸法を有する前記パターン内の露光領域を特定する段階を含み、
第２の特徴部サイズ未満の寸法を有する前記パターン内の未露光領域を特定する段階を含み、
それぞれの形状を有する位相シフト領域を有する位相シフトマスクを作成するために、前記特定された露光領域に対してレイアウト・ルールを使用して、不透明領域内に、前記レイアウト・ルールを使用して結果的に位相競合部をもたらす領域を含む位相シフト領域をレイアウトする段階を含み、
前記位相競合部を補正するために、前記位相シフトマスク内の１つ又はそれ以上の位相シフト領域の前記形状に対して修正を加える段階を含み、
露光領域の間の前記未露光領域のエッジ解像度を支援するために、前記特定された未露光領域に対する位相シフト領域を前記位相シフトマスク内にレイアウトする段階を含み、
前記形状の修正は、第１の位相を有する位相シフト領域を、前記第１の位相を有する第１の位相シフト領域と前記第１の位相を有する第２の位相シフト領域とに分割する段階と、前記第１の位相シフト領域と前記第２の位相シフト領域との間にサブ解像度特徴部を追加する段階と、前記第１の位相シフト領域と前記第２の位相シフト領域とを分離する不透明特徴部を前記マスクに追加する段階とを含み、
前記位相シフトマスク内の前記第１の位相シフト領域及び前記第２の位相シフト領域を使用して露光されるべき前記特徴部の露光を防止する不透明特徴部を含む相補マスクをレイアウトする段階を含み、前記相補マスクの不透明特徴部は、前記第１の位相シフト領域と前記第２の位相シフト領域との間の１つの除外されたコーナ部における位相遷移から生じる任意の特徴部を露光するために、前記第１の位相シフト領域と前記第２の位相シフト領域とを分離する不透明特徴部を覆う切抜き部を含む、
ことを特徴とする方法。
【請求項２】
前記露光領域を特定する段階は、前記パターン内の前記露光領域の寸法を特定するレイアウト・ファイルを読み取る段階と、前記レイアウト・ファイルを処理する段階とを含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記パターンは、臨界寸法に等しい特徴部サイズを有する１つ又はそれ以上の露光領域を含み、前記臨界寸法は、前記第１の特徴部サイズよりも小さいことを特徴とする請求項１に記載の方法。
【請求項４】
前記位相シフトマスクは、不透明領域と、前記不透明領域内に第１の位相を有する複数の透明領域と、前記不透明領域内に前記第１の位相に対して約１８０度位相がずれた第２の位相を有する複数の相補的透明領域とを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記位相シフトマスク内の１つ又はそれ以上の位相シフト領域の内側に、サブ解像度特徴部を追加する段階を含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記位相シフトマスク内の特定の位相シフト領域の内側にサブ解像度特徴部を追加する段階を含み、前記特定の位相シフト領域は境界線を有し、前記サブ解像度特徴部は、前記境界線の内側にあり、前記境界線に接触しないことを特徴とする請求項１に記載の方法。
【請求項７】
前記位相シフトマスクへサブ解像度特徴部を追加する段階を含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記第１の特徴部サイズ及び前記第２の特徴部サイズは等しいことを特徴とする請求項１に記載の方法。
【請求項９】
前記第１の特徴部サイズ及び前記第２の特徴部サイズは等しくないことを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、集積回路等の対象物の微小寸法特徴部を、フォトリソグラフィ・マスクを使用して製造することに関する。より詳細には、本発明は、集積回路及び類似対象物のための、複合レイアウトに対する位相シフトマスク技術の応用に関する。
【０００２】
（背景技術）
例えば、米国特許第５，８５８，５８０号に説明されている位相シフトマスク技術は、集積回路中に微小寸法特徴部を作るために使用されている。典型的に、この特徴部は、パターンの微小な臨界寸法をもつ選択された要素に限定される。集積回路中に微小寸法特徴部を製造することによって、結果的に速度及び性能の改善が可能になるが、そのような素子の製造において、位相シフトマスク技術をより広範囲に使用することが望ましい。しかしながら、位相シフトマスク技術をより複雑なパターンに対して拡張すると、結果的にマスクレイアウト問題の複雑性が増すことになる。例えば、高密度パターン上に位相シフト領域をレイアウトする場合、位相競合が発生することになる。位相競合の１つの形式は、レイアウト内の同一の位相を有する２つの位相シフト領域の区域が、例えば、露光パターン内の隣接するラインの実現が意図されている位相シフト領域の重ね合わせによって、マスクによって露光される特徴部に近接してレイアウトされる。この位相シフト領域が同一の位相を有する場合、結果として、それらは所望の効果を引き起こすのに必要な光学干渉をもたらさない。従って、位相競合状態にある位相シフト領域の不注意なレイアウトを防止することが必要である。
【０００３】
微小寸法特徴部に依存する複雑なパターンのレイアウトに関する別の問題は、未露光領域間又は線間の細い寸法を有する場合がある、絶縁された露光空間に起因して生じる。
【０００４】
前述の又は他の複雑性に起因して、複雑なパターンのための位相シフトマスク技術の実現には、位相シフトマスクのパターンの改善、及び新規の位相シフトレイアウト技術が必要となる。
【０００５】
（発明の開示）
本発明は、集積回路のレイヤの複合レイアウトのためのマスクの実施に対して、位相シフト技術の使用を、従来そのような構造が制限されてきたトランジスタ・ゲート等の選択された臨界寸法の特徴部の域を超えて、拡大適用するための手法を提供する。本発明は、位相シフト技術を適用可能な特徴部を特定する段階と、この特徴部を実施するための、位相シフト領域を自動的にマッピングする段階と、所定の設計規則に基づいて発生する場合がある位相競合を取り除く段階と、位相シフト領域内でサブ解像度支援特徴部を付加する段階とを含む方法を提供する。特に、本発明は、レイヤのレイアウトを完成させる上で必要な、相互接続された構造及び位相シフト技術を使用して特定されない他の形式の構造を規定するバイナリマスクと組み合わせて使用するように設計された、不透明領域位相シフトマスクに適する。
【０００６】
本発明の種々の態様は、このようなマスクを使用して製造される、集積回路レイヤ内の対応する複合レイアウトのためのマスクレイアウトを特定するためのコンピュータで実施される方法、このようなマスクレイアウトを有するマスクを製造するための方法、新規なマスクを使用して実施される改善された微小寸法特徴部を有する集積回路を製造するための方法、及び改善された微小寸法特徴部を有する改善された集積回路を含む。
【０００７】
本発明は、フォトリソグラフィ・マスク、及びフォトリソグラフィ・マスクのためのレイアウト・ファイルを作成するための方法を含み、露光されるパターン内の特定の特徴サイズ未満の寸法を有する特徴部を特定する段階と、位相シフト区域を有する位相シフトマスクを作成するために、特定された特徴部のためのレイアウト・ルールを使用して位相シフト領域をレイアウトする段階とを含む。本発明による特定の特徴部サイズは、実施される最小特徴部に関する臨界寸法である必要はない。どちらかと言えば、複合パターン全体のレイアウトにおいて、位相シフト技術を使用する実施に適するいかなる特徴部も本発明によって特定できる。
【０００８】
１つの実施形態において、位相シフト技術を使用する実施に適する特徴部を特定する段階プロセスは、露光される複合パターンの特徴部を特定するレイアウト・ファイルを読み取る段階を含む。
【０００９】
１つの好ましい実施形態において、位相シフトマスクは不透明領域を含み、位相シフト領域は、不透明領域内に第１の位相を有する複数の透明領域と、不透明領域内に第１の位相に対して位相が１８０度ずれた第２の位相を有する複数の相補的透明領域とを含む。不透明領域は、位相シフト領域によって形成された未露光ラインを、別の構造に対して未接続のまま残す。不透明領域によって遮光された領域内に相互接続される構造を形成するために、不透明領域位相シフトマスクと組み合わせて使用するための相補マスクがレイアウトされ、結果的に位相シフトマスクを使用して形成される特徴部は、大きな寸法特徴部に一体化される。１つの実施形態において、相補マスクは位相シフト特徴部をもたないバイナリマスクである。
【００１０】
レイアウト・ルールの結果として、位相シフトマスク内の領域は、位相競合部をもたらす場合がある。従って、本発明は、位相競合部を補正するために、位相シフトマスク内の１つ又はそれ以上の位相シフト領域へ修正を加える段階を含む。１つの好ましい実施形態において、修正は、第１の位相を有する位相シフト領域を、第１の位相を有する第１の位相シフト領域と第２の位相を有する第２の位相シフト領域とに分割する段階を含む。不透明特徴部は、第１の位相シフト領域と第２の位相シフト領域との間の位相シフトマスクに追加される。相補マスクは、位相シフトマスク内の第１の位相シフト領域及び第２の位相シフト領域を使用して、露光される特徴部の露光を防止する対応する不透明特徴部を含み、更に、第１の位相シフト領域と第２の位相シフト領域との間の位相差から生じる任意の特徴部を露光するために、第１の位相シフト領域と第２の位相シフト領域とを分離する、不透明な特徴部を覆う切抜き部を含む。１つの実施形態において、レイアウト内の位相競合を回避するために、修正から生じる固有の構造が最初にレイアウトされるので、レイアウト内の位相競合を補正する「修正」を考慮しなくてもよい。
【００１１】
例えば、位相競合は、奇数のライン区分の交差部で構成されるパターンを実施する場合に起こり得る。奇数のライン区分は、交差部で複数のコーナ部を規定する。この場合、位相シフト領域は、コーナ部の両側のどちらか一方のライン区分に隣接してレイアウトされるので、それらは同一の位相を有し、複数のコーナ部の１つを除く残り全てのコーナ部の周りに連続していることが好ましい。１つの除外されたコーナ部では、コーナ部の一方側のライン区分に隣接して第１の位相を有する第１の位相シフト領域がレイアウトされ、コーナ部の他方側のライン区分に隣接して第２の位相を有する第２の位相シフト領域がレイアウトされる。不透明特徴部は、一方側のコーナ部の第１の位相シフト領域と第２の位相シフト領域との間に追加される。相補マスクは、位相シフトマスクによって未露光のまま残された交差ライン区分の露光を防止する、対応する不透明特徴部を含み、更に、第１の位相シフト領域と第２の位相シフト領域と間の１つの除外されたコーナ部内の位相差から生じる任意の特徴部を露光するために、第１の位相シフト領域と第２の位相シフト領域とを分離する、不透明特徴部を覆う切抜き部を含む。
【００１２】
奇数のライン区分の交差部を規定する構造内に切抜き特徴部を有する１つの除外されたコーナ部を選択することは、設計規則に基づいて種々の実施形態で実行される。１つの設計規則において、１つの除外されたコーナ部は、１８０度未満の最大角度を規定するコーナ部である。別の設計規則において、１つの除外されたコーナ部は、集積回路上の活性領域から最も遠くに離れたコーナ部である。
【００１３】
１つの実施形態において、実施されるパターンは、露光領域及び未露光領域を含む。特定の特徴部サイズ未満を有する未露光領域（例えば、ライン又は他の構造間の空間）の間の露光領域は、支援特徴部を得るために特定される。未露光領域の間の露光領域を特定するために使用される特定の特徴部サイズは、位相シフトマスク技術を使用して実施される未露光領域（即ち、ライン）を選択するために使用した特徴部サイズと同じであってもよく、又は異なっていてもよい。本発明のこの態様によれば、本プロセスは、露光領域の間で未露光領域のエッジ解像度を支援するために、位相シフトマスク内に位相シフト領域をレイアウトする段階を含む。
【００１４】
本発明の別の形態によれば、本プロセスは、位相シフトマスク内の特定の位相シフト領域の内側に、サブ解像度支援特徴部を追加する段階を含む。種々の実施形態において、サブ解像度特徴部は、特定の位相シフト領域の境界線の内側にあり、境界線に接触をしない特徴部を含む。別の実施形態において、サブ解像度特徴部は、結果的に第１の位相を有する位相シフト領域を、同一位相を有する第１の位相シフト領域及び第２の位相シフト領域に分割する。第１の位相シフト領域と第２の位相シフト領域との間の不透明特徴部は、サブ解像度特徴部として機能し、結果として得られた露光領域及び未露光領域の形状を改善する。
【００１５】
サブ解像度特徴部は、露光されるイメージ内に「焼付け」を行わないが、例えば、イメージのコントラストを改善することでウエハ・レベルでの輝度プロフィールに影響を与え、結果的にプロセスの許容範囲を改善して、例えば、光学的近接効果補正ＯＰＣのために、サブ解像度特徴部がレイアウトされている位相シフト領域によって引き起こされた、焼付けイメージのサイズを変更する。
【００１６】
本発明の別の態様によれば、不透明領域内の位相シフト領域のレイアウトは、生成される露光パターンの輝度プロフィール又は他の指示（ｉｎｄｉｃａｔｉｏｎ）のシミュレーションを行う段階と、例えば、非常に高い輝度を有する露光パターン内の異常領域を見つける段階とを含む。次に、サブ解像度特徴部は、露光パターン内の異常領域を覆うレイアウトに追加される。
【００１７】
位相シフト領域内でサブ解像度特徴部の使用は、ＤＲＡＭ設計に使用されるコンデンサ・プレートのアレイ等の、接近して間隔をあけた形状のアレイの形成に唯一適用される。
【００１８】
レイアウト・ファイル、又はフォトリソグラフィ・マスクを生成するための全般的プロセスが提供され、位相シフト技術を使用して実施される特徴部を特定する段階と、位相競合を防止するか又は最小にするように位相シフト領域をレイアウトする段階と、サブ解像度支援特徴部を位相シフト領域へ付加する段階と、レイアウト・ファイルを作成する段階とを含む。次に、相補マスクは、露光パターンの解像度を完成するためにレイアウトされるので、位相シフトマスクを使用して実施されなかった特徴部は、位相シフトマスクによって実施された特徴部と相互接続される。
【００１９】
改善された微小寸法構造体を有する集積回路を製造するための方法は、感光性材料をウエハに適用する段階と、感光性の材料を前述のように実施された位相シフトマスクを使用して露光する段階と、感光性の材料を、前述のように実施された相補マスクを使用して露光する段階と、感光性材料を現像する段階とを含む。次の集積回路を製造する方法のプロセス段階は、結果として得られたパターンに基づいて感光性材料の下にある材料を除去するか、又は位相シフトマスク及び相補マスクの使用から生じるパターンに基づいてウエハ上に材料を追加することを含む。結果として得られた集積回路は、改善された均一なライン幅、及び素子上の各構造間で改善された均一な空間を有する。特定の実施形態において、結果として得られた集積回路は、位相シフトマスクで画定される交差ラインを有する。
【００２０】
従って、本発明は、微小寸法特徴部を画定するために位相シフト構造を広範囲に使用する複合設計を実施するのに適する、マスク・レイアウト・ファイル、及びこのレイアウト・ファイルに基づくフォトリソグラフィ・マスクを生成するための方法を提供する。従って、新しい製造技術及び改善された集積回路が提供される。
【００２１】
本発明の他の形態及び利点は、以下の図面、詳細な説明、及び特許請求の範囲を検討することで理解できであろう。
【００２２】
（発明を実施するための最良の形態）
図１から図１９に関連して本発明の詳細な説明を行う。図１から図３は、従来技術によるレイアウト及び微小寸法特徴部の製造に関する問題点を示す。図４から図６は、本発明による、図１から図３に示すレイアウト及び微小寸法特徴部の製造を改善するための方法を示す。図７から図１９は、別の特徴部及び手法を示す。
【００２３】
図１は、図２に示す不透明領域位相シフトマスクと組み合わせて使用するためのバイナリマスクを示す。図１のバイナリマスクは、不透明特徴部を透明領域１０内に含む。不透明特徴部は遮光領域１１を含み、遮光領域１１は図２の位相シフト構造を使用して形成される特徴部、つまり素子の活性領域内のトランジスタ・ゲートに対応する。細いライン１２、１３、及び１４は、遮光領域１１から各々のフラグ形状の素子１５、１６、及び１７へ延びる。本実施例の細いライン１２、１３、及び１４の各々は、遮光領域１１を通って延び、それぞれの延長部１８、１９、２０を生じる。図２の位相シフトマスクは、不透明領域２５内に形成され、不透明領域２５内には、０度位相シフト領域２６、２７、及び１８０度位相シフト領域２８、２９が形成される。位相シフト領域は、０度領域２６と１８０度領域２８との間、１８０度領域２８と０度領域２７との間、及び０度領域２７と１８０度領域２９との間の遷移部上の微細ラインの焼付けをもたらす。これらの微細ラインは、相互接続のために図１のバイナリマスク内のライン１２、１３、１４に接続されるが、遮光領域１１は、バイナリマスクを使用して露光時に微細ラインの露光を防止する。
【００２４】
図３は、レイアウトの活性領域内の結果として得られた微細ライン３０、３１、３２を示す。細長いライン１２、１３、１４は、微細ライン３０、３１、３２をフラグ形状の特徴部１５、１６、１７と相互に接続する。図において、領域３５及び３６は、焼付けしないが、高輝度領域であり、シミュレーション・プログラムを使用して作成したカラー画像の黒白印刷の加工物（ａｒｔｉｆａｃｔ）と同様の暗色を示す。
【００２５】
この手法に関連する問題としては、長いライン１２等の絶縁ライン、及び、例えば、フラグ形状の特徴部１６と特徴部１７との間の狭い空間の品質の劣るイメージを挙げることができる。これらイメージの寸法制御を改善するために従来の光学的近接効果補正技術を使用できるが、このような従来技術のプロセスは、プロセスの許容範囲を改善せず、構造体の製造を困難にする。
【００２６】
図４及び図５は、本発明で実施されるバイナリマスク及び位相シフトマスクを示し、位相シフト技術を活性領域内のトランジスタ・ゲートの域を超えて、より複雑な回路パターンへ拡大適用するものである。図４のバイナリマスクは、透明領域４０内に形成される。バイナリマスクは、遮光特徴部４１及び４２を含む。図１と共通のパターン要素は、同じ符号をもち、延長部１８、１９、２０及びフラグ形状の特徴部１５、１６、１７は、同じ参照符号をもつ。図５に示す対応する位相シフトマスクは、不透明領域５０を含む。本実施例において、位相シフト領域は、ラインの全長に沿って延びるが、延長部１８、１９、２０を含まない。更に、位相シフト領域４９は、それらの間の狭い空間内のフラグ形状の領域１６及び１７のエッジ解像度を改善するために使用される。つまり、０度位相シフト領域４５及び４７が形成され、１８０度位相シフト領域４６及び４８が形成される。位相シフト領域４５、４６、及び４７は、フラグ形状の領域１６、１７の下側エッジ５１、５２へ延びる。
【００２７】
図６は、図４及び５のマスクの応用例から生じるイメージのシミュレーション結果を示し、領域５４、５５、５６、及び５７は、カラー・シミュレーション・イメージの黒白印刷の前述のような非焼付け加工物である。図１のライン１２、１３、１４に対応する長いラインは、位相シフト技術を使用して完全に焼付けられるので、高品質の狭い寸法特徴部５１、５２、及び５３が生じる。フラグ形状のパターン１６、１７の間、及びフラグ形状のパターン１６、１７上の位相シフト支援特徴部は、領域１６、１７の間に高い解像度のエッジ５８、５９をもたらす。つまり、図４から図６は、素子の活性領域の範囲を超えて、複雑な回路パターンへの位相シフト技術の応用例を示す。
【００２８】
図７、８、及び９は、位相シフトマスク技術を使用して、奇数の交差ライン区分を含む複雑な構造のレイアウトに使用される手法を示す。図７は、透明領域６０内のバイナリマスクを示し、第１の交差ライン区分に対応する不透明な特徴部６１と、第２の交差ライン区分に対応する不透明な特徴部６２と、第３の交差ライン区分に対応する不透明な特徴部６３とを含む。コーナ部の切抜き領域６４は、本技術により形成され以下に詳細に説明する。図８は、交差ライン区分を形成し、図７の相補マスクと組み合わせて使用するための、不透明領域７０内の位相シフトマスクを示す。位相シフトマスクは、１８０度位相シフト領域７１、１８０度位相シフト領域７２、０度位相シフト領域７３、及び０度位相シフト領域７４を含む。図示のように、１８０度位相シフト領域７１は、領域６１及び６２、及び領域６１と６２との間のコーナ部の周囲に対応するライン区分に隣接して延びる。また、０度位相シフト領域７４は、ライン区分６２及び６３に隣接すると共に、２つのライン区分の交差により１８０度の角度に形成された「コーナ部」を通って延びる。位相シフト領域７２及び７３は、コーナ部の一方側に隣接するライン区分６３、及びコーナ部の他方側６１に沿ってそれぞれ延び、両者は逆の位相をもつ。不透明特徴部は、２つの位相シフト領域７２と７３との間のコーナ部にレイアウトされる。図７のバイナリマスク内の切抜き特徴部６４は、位相シフト領域７２と７３との間のコーナ部の位相遷移によって作ることができる加工物を露光するのに役立つ。
【００２９】
図９は、図７のバイナリマスクと一緒に図８の位相シフトマスクを使用して焼付けたイメージのシミュレーション結果を示す。特徴部８１、８２、８３、及び８４は、シミュレーション・プログラムの非焼付け加工物である。「Ｔ」形の特徴部８５は、コーナ部の切抜き部を有する位相シフトマスク技術から生じる。図示するように、細いラインは、比較的均一な厚さ及び真っ直ぐな側面でもって形成される。図７の切抜き特徴部６４に対応するコーナ部８６において、特徴部８５は、他方のコーナ部よりも僅かに鋭さに欠ける。焼付けコーナ部の形状は、切抜き部６４及び移相器７２、７３を多少修正することで改善できる。
【００３０】
図１０及び図１１は、５つの交差ライン区分を含む構造に対して適用する場合の「コーナ部切抜き」技術を示す。つまり、図１０は、第１のライン区分に対応する遮光構造１０１、第２のライン区分に対応する遮光構造１０２、第３ライン区分に対応する遮光構造１０３、第４ライン区分に対応する遮光構造１０４、及び第５ライン区分に対応する遮光構造１０５を備える不透明特徴部を含むバイナリマスク１００を示す。コーナ部の切抜き特徴部１０６は、ライン区分１０１と１０５との間に形成される。
【００３１】
図１１は、図１０のバイナリマスクと組み合わせて使用するようになった位相シフトマスクを示す。図１１の位相シフトマスクは、不透明領域１１０内に形成される。１８０度位相シフト領域１１１、１１２、及び１１３は、図１１に示すように、交互にレイアウトされる。０度位相シフト領域１１４、１１５、及び１１６は、５つの交差ライン区分を形成するように相補的にレイアウトされる。不透明特徴部は、位相シフト領域１１４と１１３との間で形成される。位相シフト領域１１３と１１４との間の位相遷移によって作られる加工物は、図１０のバイナリマスク内の切抜き部１０６によって露光される。更に、位相シフト領域１１３と１１４との間の位相シフトマスク内の不透明特徴部の形状は、光学的近接効果補正技術を使用して修正でき、同様に切抜き部１０６の形状も最適化でき、結果として得られたイメージが改善される。
【００３２】
複合構造の内側コーナ部の位相不整合を制御するための構造及びプロセスが提供される。内側コーナ部の切抜き部は、コーナ部の位相遷移の加工物を遮光するためにバイナリマスク上に形成され、位相シフト領域は、それらを第１の位相シフト領域と、逆の位相を有する第２の位相シフト領域とに分割し、内側コーナ延長部の影響に適応させて最適化するために内側コーナ部でそれらを作り直すことによって修正される。延長部が付加されたコーナ部は、コーナ部の形状が重要でない場合、単純に内側コーナ部の全てに付加するように決定できる。もしくは、コーナ部の延長部は、奇数の交差セグメントを有する構造の１つのコーナ部にのみ付加することができる。コーナ部は、例えば、素子上の活性区域から最大距離をもつ内側コーナ部、又は１８０度未満の最大角度をもつ内側コーナ部を選択するように選ばれる。
【００３３】
位相不整合延長部のためのコーナ部を選択することは、０度及び１８０度位相シフト領域の割当に影響を与える場合がある。従って、位相割当を用いてレイアウトを「着色」する前に、内側コーナ部の延長部のためのコーナ部を選択することが望ましいであろう。第１のコーナ部の競合を回避する方法は、単純に競合を引き起こさないように位相シフト区域を選択することである。勿論、これは常に可能とは限らない。第２の方法では、競合はチップ上の領域に残すことができ、ここでは設計規則は位相不整合で生じる加工物を許容できる。プロセスの一例として、コーナ延長部は、内側コーナ部の全てに付加され、次に、レイアウトは、割当位相に着色され、次に、コーナ部は、最適形状でもって再構築される。もしくは、全てのコーナ部に位相不整合延長部が与えられる場合、単純化された位相割当を利用することができる。
【００３４】
図１２及び図１３は、所謂ダブル「Ｔ」形構造のレイアウト内に生じる問題点を示す。図１２において、不透明領域１２０内の位相シフトマスクは、水平ライン区分１２３と交差する垂直ライン区分１２１及び１２２を有するダブル「Ｔ」形構造を形成するように示される。垂直ライン区分１２１及び１２２は、互いに接近しているので、単一位相シフト領域１２３はそれらの間に形成される。この場合、位相シフト領域１２３は、０度位相シフト領域である。また、ライン区分１２３の真下の位相シフト領域１２４は、０度位相シフト領域であり、垂直ライン区分１２１と１２２との間の領域１２９内に位相競合を引き起こす。１８０度位相シフト領域１２５、１２６、１２７、及び１２８は、図示のようにコーナ部のライン区分に沿って形成される。本実施例において、領域１２５、１２６、１２７、１２８は、コーナ部で最適化されていない。本実施例において、位相シフト領域は、ライン区分の交差部までずっと延びていない。領域１２９内の位相不整合は収差イメージをもたらすので、その領域内のライン区分の品質が損なわれる。１２１と１２２との間の距離は僅かなので、領域１２９を焼付けても危険はないであろうことが想定される。
【００３５】
図１３は、不透明領域１３０内に形成されている垂直ライン区分１３１及び１３２を有するダブル「Ｔ」構造を示す。この場合、別個の位相シフト領域１３３及び１３４は、垂直ライン区分１２１と１２２との間に形成される。１８０度位相シフト領域１３５は、水平ライン区分１３６に沿って位相シフト領域１３３と１３４との間に形成される。これは、図１２の構造による０度シフト領域１３７に発生するであろう位相不整合を解消し、イメージのより高品質な焼付けを可能にする。この場合、コーナ部切抜き手法は、コーナ部に、図８及び図１１に示す対角線形状ではなく、単純な四角形状の不透明特徴部を使用する。図１２及び図１３の四角形状は、省電力型プロセッサ内でレイアウト・プログラムを使用して実施することが容易であろう。
【００３６】
図１４は、集積回路構造のレイヤのための、不透明領域内の位相シフトマスクのレイアウト部分の拡大図を示す。図示のように、櫛歯形状の構造１４１は、概して左上側の０度位相シフト領域（斜線、例えば領域１４２）、及び概して右下側の１８０度領域（透明、例えば領域１４３）で形成される。本実施例において、全ての内側コーナ部は、位相競合を最小にするために四角形不透明特徴部（例えば、特徴部１４４）で遮光される。
【００３７】
複合構造体のための位相シフトマスクの生成は、重要な加工上の問題である。位相シフト領域の自動割当、及び前述の位相シフトの不整合を防止するための光学的近接効果補正特徴部及びコーナ部特徴部の追加は、加工を簡単にするために本実施例において提供される。設計規則検査プログラム言語（例えば、Ｃａｄｅｎｃｅ  Ｄｅｓｉｇｎ  Ｓｙｓｔｅｍ社のＶａｍｐｉｒｅ（登録商標）設計規則チェッカ）を使用して実施されるプロセスによる、位相シフトマスク・レイアウトを生成する３つの段階は、以下の通りである。
【００３８】
入力レイヤの定義：
Ｌ１３＝ｌａｙｅｒ（１３  ｔｙｐｅ（０））
Ｌ１３は、元のポリ・レイヤである。
Ｌ１２＝ｌａｙｅｒ（１１  ｔｙｐｅ（０））
Ｌ１２は、ｘ方向及びｙ方向に０．０２ミクロンだけシフトされた元のポリ・レイヤである。
出力レイヤの生成：
Ｌ２＝ｇｅｏｍＳｉｚｅ（Ｌ１３  −０．０１  エッジ）
サイズＬ１３×−０．０１  エッジのみ（内側コーナ部は除去せず）。
Ｌ２＿１＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ１３Ｌ２）
Ｌ２＿２＝ｇｅｏｍＳｉｚｅ（Ｌ２＿１  ０．０１）
Ｌ３＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ２＿２Ｌ１３）
マーカ：Ｌ１３の内側コーナ部の０．０１×０．０１四角形
Ｌ４＝ｇｅｏｍＳｉｚｅ（Ｌ１３  ０．０１）
Ｌ５＝ｇｅｏｍＳｉｚｅ（Ｌ１３  ０．０１  エッジ）
サイズＬ１３×０．０１  エッジのみ（外側コーナ部は除去せず）。
Ｌ５＿１＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ４Ｌ５）
Ｌ６＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ５＿１Ｌ１３）
マーカ：外側コーナ部の先端において０．０１×０．０１四角形
Ｌ６＿１＝ｇｅｏｍＳｉｚｅ（Ｌ６  ０．１４）
Ｌ６＿２＝ｇｅｏｍＳｉｚｅ（Ｌ１３  ０．１５  エッジ）
Ｌ６＿３＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ６＿１Ｌ６＿２）
Ｌ６＿４＝ｇｅｏｍＳｉｚｅ（Ｌ６＿３  ０．１４）
Ｌ６＿５＝ｇｅｏｍＳｉｚｅ（Ｌ６＿４  −０．１４）
０．２８以下のギャップは全て結合
Ｌ６＿６＝ｇｅｏｍＳｉｚｅ（Ｌ６＿５  −０．０２）
Ｌ６＿７＝ｇｅｏｍＳｉｚｅ（Ｌ６＿６  ０．０２）
０．０４以下の寸法は全て除去
Ｌ７＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ６＿７Ｌ１３）
Ｌ７＝外側コーナ部をカットするために位相レイヤから除去されるレイヤ
Ｌ３＿１＝ｇｅｏｍＳｉｚｅ（Ｌ３  ０．１５）
Ｌ８＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ３＿１Ｌ１３）
Ｌ８＝内側コーナ部をカットするために位相レイヤから除去されるレイヤ
Ｌ８＿１＝ｇｅｏｍＯｒ（Ｌ７Ｌ８）
位相レイヤから除去されるレイヤを一緒に追加
Ｌ８＿２＝ｇｅｏｍＳｉｚｅ（Ｌ１３  −０．１）
Ｌ８＿３＝ｇｅｏｍＳｉｚｅ（Ｌ８＿２  ０．１）
０．２ミクロン以下の寸法を全て除去
Ｌ８＿４＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ１３Ｌ８＿３）
０．２ミクロンを超える寸法をもたないＬ１３
Ｌ９＝ｇｅｏｍＳｉｚｅ（Ｌ８＿４  ０．１５）
Ｌ９＿１＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ９Ｌ８＿１）
Ｌ９＿２＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ９＿１Ｌ１３）
Ｌ９＿３＝ｇｅｏｍＳｉｚｅ（Ｌ９＿２  −０．０３）
Ｌ１０＝ｇｅｏｍＳｉｚｅ（Ｌ９＿３  ０．０３）
０．０６ミクロン以下の寸法を全て除去するための−０．０３／０．０３
Ｌ１０＝位相シフター・レイヤ（着色せず）
Ｌ１１＝ｇｅｏｍＯｖｅｒｌａｐ（Ｌ１０Ｌ１２）
０度位相シフト・レイヤ
Ｌ１４＝ｇｅｏｍＡｎｄＮｏｔ（Ｌ１０Ｌ１１）
１８０度位相シフト・レイヤ
【００３９】
設計規則チェッカは、最小特徴部寸法未満のサイズを有する、入力レイアウトの全ての露光特徴部（即ち、ライン）及び未露光特徴部（即ち、各ライン間の空間）を特定するために使用できる。最小特徴部寸法の特徴部対象は、構造又は構造間の空間を構成できる。１つの実施形態において、別の最小特徴部寸法は、ライン及び空間に適用される。従って、最小特徴部構造は、ラインに関する最小特徴部寸法の１／２よりも僅かに大きな寸法を入力構造の元のサイズから減算することによって特定できる。このことは最小寸法未満の寸法を有する全ての構造を除去するという結果をもたらす。従って、残りの構造は、最小寸法の１／２よりも若干大きい寸法を加えて元に再構成できる。従って、最小寸法構造体は、元の入力構造を取得して、再構築段階で生じる全ての構造を減じることによって特定できる。このプロセスは、縮小操作を行って、微小寸法特徴部を除去し、その後に残ったエッジに拡大操作を行って、計算済みレイアウトを生成する段階として特徴づけることができる。従って、微小寸法特徴部は、元のレイアウトＡＮＤ  ＮＯＴと計算済みレイアウトとの間の「ＡＮＤ  ＮＯＴ」操作を行うことで特定される。
【００４０】
狭い空間は、逆のプロセスで特定できる。特に、空間に関する最小特徴部寸法の１／２を僅かに超えるサイズを構造の元のサイズに加算する。この加算された長さ又は幅は、重なり合い、結合するように互いに近接する構造をもたらす。次に、残りの構造は、残りの構造の側面から最小特徴部寸法の１／２を僅かに超える寸法を減じることによって再構築される。狭い領域は、再構築された残りの構造体を利用し、全ての元の構造を減算することによって特定できる。従って、プロセスは、拡大操作を行って微小寸法空間を除去し、その後に残りのエッジへ縮小操作を行って、計算済みレイアウトを生成する段階として特徴づけることができる。従って、微小寸法空間は、元のレイアウトＡＮＤ  ＮＯＴと計算済みレイアウトとの間の「ＡＮＤ  ＮＯＴ」操作を行うことで特定される。
【００４１】
位相シフトマスク・レイアウトの自動生成手順に関する次の段階は、構造内の全てのコーナ部を特定する段階を含む。内側コーナ部及び外側コーナ部が特定される。外側コーナ部は、位相シフト領域の端部を形成するように遮光される。内側コーナ部は前述の位相不整合をもたらす場合がある。内側コーナ部は遮光され、結果的に四角形延長部等の不透明領域の延長部が形成され、位相シフト領域が内側コーナ部までずっと延びることがないように位相シフト領域の短縮化が行われる。この四角形延長部は、位相不整合の有無に関わらず全ての内側コーナ部に付加される。もしくは、延長部は、位相不整合が生じる場所だけに付加される。
【００４２】
位相シフト領域は、単純な場合は、最小寸法特徴部の入力構造をコピーして、１８０度（又は０度）移相器に対しては上側かつ左側に、０度（又は１８０度）移相器に対しては下側かつ右側にシフトすることによって形成される。外側コーナ部のために形成された遮光領域はシフト領域を入力構造の端部で切抜き、内側コーナ部上に形成された遮光構造はシフト領域を構造の内側コーナ部で切抜き、上手く形成された位相シフトマスク解像度をもたらす。位相「着色」は、手作業を含む別の方法でもって、結果とした得られた位相シフト領域へ適用できるので、０度及び１８０度領域は正確にレイアウトされる。
【００４３】
この単純な手法では、０度から９０度とは異なる角度の任意の多角形がある場合は、Ｘ方向及びＹ方向のシフトを注意深く選択する必要がある。
【００４４】
図１４に示す実施例において、全ての内側コーナ部は遮光される。しかしながら、好ましいシステムにおいて、位相競合が全くない内側コーナ部は、位相シフト領域で塞がれるであろう。
【００４５】
別の実施形態において、位相不整合を遮光する内側コーナ延長部は、選択可能であれば、コーナ部近傍の素子活性領域に隣接する内側コーナ部に付加されない。交差する奇数区分を有する構造に対しては、位相不整合の区域、及びコーナ延長部の付加は、素子の活性領域から最も遠い角度、又は最大角度で選択できる。
【００４６】
内側コーナ延長部を特定した状態で、延長部は、例えば、四角形を図８及び図１１に示す多角形の領域に変更することによって、結果として得られた露光パターンを改善するように最適に形作ることができる。別の光学的近接効果補正の原理を適用して、内側コーナ延長部の形状を一層良くすることができる。同様に、位相シフト領域を内側コーナ部に隣接して形成して性能を高めることもできる。システムの一例として、競合する０度位相シフト領域と１８０度位相シフト領域との間に９０度位相シフト領域を配置することによって、各位相シフト領域間で遷移を強化することができる。
【００４７】
図１５Ａ及び図１５Ｂは、ＤＲＡＭ素子のレイアウト内のコンデンサ・プレート・アレイ等の高密度アレイをレイアウトするための従来技術を示す。図１５Ａに示す位相シフト・マスクは、アレイを形成するために使用される。位相シフトマスクは、不透明領域２０１内に位相が交互する透明領域の列２００を含む。同様に、図示のように、隣接する列は相補的に位相が交互になる。このことは、結果として、交互位相シフト区域と、位相シフト領域内側の露光領域との間の遷移部上にラインを焼付けることになる。図１５Ｂは、露光パターンのシミュレーション結果を示す。図示のように、長円形パターンの高密度アレイは、図１５Ａのレイアウトによってもたらされる。更に高密度のアレイを得るには、露光パターンを更に長方形にすることが望ましい。
【００４８】
図１６Ａは、露光パターンを更に長方形にするための、本発明による位相シフトレイアウトの修正を示す。この手法によれば、位相シフト領域は、第１の位相シフト区域２１５と、第１の位相シフト領域２１５とサブ解像度特徴部２１７との間にある、不透明なサブ解像度特徴部２１７と同じ位相を有する第２の位相シフト区域２１６とで構成されるように修正されている。同様に、図示のように、位相シフト領域の全ては、その間にサブ解像度特徴部を備える２つの位相シフト領域に分割されている。位相シフト領域を分割する支援特徴部は、位相シフト領域よりも必ずしも小さいとは限らないことに留意されたい。ラインは、位相遷移部で焼付けられ、同一位相領域の間のサブ解像度特徴部は焼付けられない。結果として得られたパターンは、図１６Ｂに示されており、露光部は、図１５Ｂのものよりも非常に真っ直ぐな側面を有し、非常に広い領域を覆う特徴部を示す。図１６Ｂのシミュレーション図において、ライン２１１等の暗い輪郭は、露光領域の輪郭縁を示す。つまり、位相シフト区域を使用して得られたイメージを改善する手法は、特定の位相を有する位相シフト区域を、第１の位相シフト区域及び同一の特定の位相を有する第２の位相シフト区域に修正する段階と、その間にサブ解像度特徴部を追加する段階とを含む。
【００４９】
図１７Ａ及び図１７Ｂは、本発明の別の手法による、位相シフト領域内のサブ解像度特徴部の使用を示す。図１７Ａにおいて、不透明領域２５０は、第１の位相シフト領域２５１と、逆位相の第２の位相シフト領域２５２とを有するように示される。サブ解像度支援特徴部２５３及び２５４は、位相シフト領域２５１内に形成される。サブ解像度支援特徴部２５５及び２５６は、位相シフト領域２５２内に形成される。図示のように、位相シフト領域２５１及び２５２は、それぞれの境界線を有する。本実施例において、サブ解像度特徴部２５３、２５４、２５５、２５６は、位相シフト領域の内側にあり境界線に接触しない。
【００５０】
図１７Ｂは、図１７Ａの位相シフトマスクから生じる露光パターンのシミュレーションを示す。上側には図１７Ａの位相シフトマスクの使用に対応するイメージ２６０及び２６１が示される。イメージ２６２及び２６３は、サブ解像度支援特徴部２５３から２５６を使用しない場合の図１７Ａの位相シフトマスクの使用に対応する。図示のように、サブ解像度支援特徴部２５３から２５６を使用すると、ラインは非常に真っ直ぐであり、露光パターンは非常に均一になる。１つの手法によれば、サブ解像度特徴部は、最初にサブ解像度支援特徴部を使用しない露光パターンをシミュレーションすることによって、位相シフト領域内に配置する。シミュレーション・イメージ２６３内のホットスポット２６４又は他の異常点等のホットスポットを特定する。次に、異常点を覆ってサブ解像度特徴部を配置する。つまり、サブ解像度特徴部２５５は、ホットスポット２６４に一致する。
【００５１】
図１８は、前記に概要を説明した複合レイアウトのための位相シフトマスク技術を改善する手法を示し、位相シフト・レイアウト・データを作成する段階及び複合レイアウトのための位相シフトマスクを製造する段階のプロセスに組み合わされている。また、本プロセスは、改善された構造を有する集積回路の製造プロセスに拡大適用される。従って、本発明によれば、この製造プロセスは、集積回路の複合レイヤを特定するレイアウト・ファイルを読み取る段階（段階３００）を含む。例えば、１つの実施形態において、レイヤは、遷移ゲートとして使用されるポリシリコン又は別の導電性材料を含み、各構造を相互接続する。次に、第１の特定の値未満の寸法を有する、マスクによって未露光のままの特徴部を特定する（段階３０１）。次に、第２の特定の値未満の寸法を有する露光特徴部を特定する（段階３０２）。第１及び第２の特定の値は、特定の実施に適するように同一の値であってもよく、又は異なる値であってもよい。
【００５２】
次に、本プロセスは、設計規則により特定された特徴部に関する位相シフト領域をレイアウトする段階を含む（段階３０３）。設計規則の一例は、０度位相（又は１８０度位相）を有する位相シフト領域を左上側に、１８０度位相（又は０度位相）のような逆位相を有する位相シフト領域を右下側にレイアウトする段階を含む。この単純な位相シフト・レイアウト・ルールは、結果として位相競合をもたらし、隣接する位相シフト領域は同じ位相をもつので位相遷移は生じない。任意の別の位相割当手法を使用することができる。位相競合は、次の段階で特定される（段階３０４）。修正は、特定された位相競合に基づいて、位相シフト領域に対して適用される（段階３０５）。例えば、図７から図１１に関して説明したコーナ部切抜き手法が適用される。次の段階において、露光パターンがシミュレーションされ、このシミュレーションに基づいて、支援特徴部が位相シフト領域へ追加される(段階３０６)。シミュレーションを使用してサブ解像度支援特徴部の配置場所を決定するのではなく、設計規則に基づいてサブ解像度特徴部の設置場所を決定することもできる。例えば、１つの設計規則では、０．１μｍの四角形支援特徴部を、位相シフト領域のエッジから０．２μｍだけ離して配置することになる。つまり、位相シフト領域は、位相シフト領域の境界線内にサブ解像度支援特徴部を使用して、又は図１６Ａ及び図１７Ａを参照して説明したように、位相シフト領域を分割することによって修正することができる。
【００５３】
次の段階においては、別の光学的近接効果補正技術が適用され、位相シフトマスクのレイアウトが完了する（段階３０７）。次に、相補マスクがレイアウトされ、このマスクは、交差ライン区分等のためのコーナ部切抜きを必要に応じて含む（段階３０８）。
【００５４】
完成した位相シフトマスク及び相補マスクのレイアウトを用い、従来公知の手法を使用してマスクは焼付けられる（段階３０９）。位相シフトマスクを製造するための参考資料として、米国特許第６，０９６，４５８号、米国特許第６，０５７，０６３号、米国特許第５，２４６，８００号、米国特許第５，４７２，８１４号、及び米国特許第５，７０２，８４７号を参照されたい。最後に、結果として得られた位相シフトマスクを使用して、集積回路が製造される（段階３１０）。
【００５５】
全体的に、前述の実施形態は、集積回路レイアウトにおいて広範囲に位相シフトマスクを適用するための解決法を提供する。このことは、レイアウト全体又はレイアウトの重要部分を縮小する。本プロセスは、最初に、特定の最小寸法よりも小さな寸法を有する任意の特徴部を特定するためのコンピュータプログラムを使用して、特徴部を特定する段階を含む。同様に、本プロセスは、最小寸法よりも小さな各特徴部の間の空間を特定するために適用される。間隔に関する最小寸法は、構造に関する最小寸法と異なっていてもよい。最小寸法よりも小さな特徴部を検出した後に、位相シフト領域が割当られる。未焼付け位相シフト領域は、狭い絶縁空間において大きなコントラストを可能にするために使用できる。必要であれば、内側コーナ延長部は、位相競合部を遮光するために追加される。相補トリムマスクは、既存技術を使用して生成される。最後に、光学的近接効果補正モデル技術を使用して、実施される形状を最適化するようになっている。
【００５６】
また、本発明の実施形態は、「Ｔ」形、「Ｙ」形、「Ｕ」形、及びダブル「Ｔ」形等の特定の形状に対して位相シフト技術を適用するための手法を提供する。
【００５７】
光学的近接効果補正は、結果として得られた位相シフトレイアウトに適用できる。光学的近接効果補正モデル技術を使用して、セリフをコーナ部に追加でき、ラインサイズを調整でき、ハンマーヘッドを追加でき、位相シフト区域を一定の大きさで作ることができ、更に、支援不透明バーを位相シフト区域に追加することができる。
【００５８】
前述の本発明の種々の実施形態の説明は、例示及び説明のために示されている。本説明は、本発明を開示形態に限定することを意図したものではない。当業者であれば、多くの変更例及び均等物を理解できるであろう。
【図面の簡単な説明】
【図１】  従来の位相シフトマスク技術によるバイナリマスクを示す。
【図２】  従来技術の位相シフトマスク技術による位相シフトマスクを示す。
【図３】  従来技術による図１及び図２のマスクを使用して作られた露光の輝度プロフィールを示す。
【図４】  図１で実施されているものと同様の形状を実施するための、本発明によるバイナリマスクを示す。
【図５】  図２で実施されているものと同様の形状を実施するための、本発明による位相シフトマスクを示す。
【図６】  本発明による図４及び図５のマスクを使用して作られた露光の輝度プロフィールを示す。
【図７】  本発明による３つの交差ライン区分を備える特徴部を実施するためのバイナリマスクを示す。
【図８】  本発明による３つの交差ライン区分を備える特徴部を実施するための位相シフトマスクを示す。
【図９】  本発明による図７及び図８のマスクを使用して作られた露光の輝度プロフィールを示す。
【図１０】  本発明による５つの交差ライン区分を備える特徴部を実施するためのバイナリマスクを示す。
【図１１】  本発明による５つの交差ライン区分を備える特徴部を実施するための位相シフトマスクを示す。
【図１２】  ダブル「Ｔ」構造を実施するための位相シフトマスクを示す。
【図１３】  本発明による、ダブル「Ｔ」構造を実施するための別の位相シフトマスクを示す。
【図１４】  複雑なパターンのための本発明による位相シフトマスクのレイアウトの１つの実施例を示す。
【図１５Ａ】  集積回路上のコンデンサ・プレートの高密度アレイを実施するための、従来技術による位相シフトマスクのレイアウト及び輪郭図を示す。
【図１５Ｂ】  集積回路上のコンデンサ・プレートの高密度アレイを実施するための、従来技術による位相シフトマスクのシミュレーション及び輪郭図を示す。
【図１６Ａ】  集積回路上のコンデンサ・プレートの高密度アレイを実施するための、本発明による位相シフトマスクのレイアウト及び輪郭図を示す。
【図１６Ｂ】  集積回路上のコンデンサ・プレートの高密度アレイを実施するための、本発明による位相シフトマスクのシミュレーション及び輪郭図を示す。
【図１７Ａ】  図１７Ｂに示す露光パターンを実施するための、サブ解像度の支援特徴部を有する位相シフトマスクを示す。
【図１７Ｂ】  図１７Ａの位相シフトマスクから生じる露光パターン、及び支援特徴部を使用しない場合に図１７Ａの位相シフトマスクから生じるであろう露光パターンを示す。
【図１８】  レイアウト・ファイルを作成し、本発明による位相シフトマスク及び集積回路を製造するためのプロセスのフローチャートである。
【図１】
0004393063.tif 000002
【図２】
0004393063.tif 000003
【図３】
0004393063.tif 000004
【図４】
0004393063.tif 000005
【図５】
0004393063.tif 000006
【図６】
0004393063.tif 000007
【図７】
0004393063.tif 000008
【図８】
0004393063.tif 000009
【図９】
0004393063.tif 000010
【図１０】
0004393063.tif 000011
【図１１】
0004393063.tif 000012
【図１２】
0004393063.tif 000013
【図１３】
0004393063.tif 000014
【図１４】
0004393063.tif 000015
【図１５Ａ】
0004393063.tif 000016
【図１５Ｂ】
0004393063.tif 000017
【図１６Ａ】
0004393063.tif 000018
【図１６Ｂ】
0004393063.tif 000019
【図１７Ａ】
0004393063.tif 000020
【図１７Ｂ】
0004393063.tif 000021
【図１８】
0004393063.tif 000022