(57)【特許請求の範囲】
【請求項１】
モータで回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録装置であって、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御し、
前記ピックアップ装置の記録媒体上の位置と、前記ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により、データの出力速度を制御する記録制御回路と、
所定周波数の発振信号を分周して基準クロック信号を生成する基準クロック発生回路とを備え、
前記記録制御回路は、前記ウォブル信号の周波数により検知された前記記録媒体の回転数を所望の回転数となるように前記モータに制御信号を出力し、前記ピックアップ装置の位置情報と前記記録媒体の回転速度に基づいて記録データの出力速度を決定する前記基準クロック発生回路の分周比を設定することを特徴とするデータ記録装置。
【請求項２】
モータで回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録装置であって、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式又はゾーン線速度一定方式のデータを記録するように制御し、
前記ピックアップ装置の記録媒体上の位置と、前記ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により、データの出力速度を制御する記録制御回路と、
所定周波数の発振信号を分周して基準クロック信号を生成する基準クロック発生回路とを備え、
前記記録制御回路は、前記ウォブル信号の周波数により検知された前記記録媒体の回転数を所望の回転数となるように前記モータに制御信号を出力し、前記ピックアップ装置の位置情報と前記記録媒体の回転速度に基づいて記録データの出力速度を決定する前記基準クロック発生回路の分周比を設定することを特徴とするデータ記録装置。
【請求項３】
前記ピックアップ装置にて前記記録媒体から読み出されたウォブル信号の振幅を一定にして出力する可変利得増幅器を備えたことを特徴とする請求項１又は２に記載のデータ記録装置。
【請求項４】
前記基準クロック信号に応答して記憶したデータを出力するデータバッファと、
前記データバッファの出力信号をＥＦＭ変調し、該変調データを前記基準クロック信号に応答して出力する変調回路と、
前記変調回路の出力信号から前記線速度一定方式あるいはゾーン線速度一定方式のデータを生成し前記ピックアップ装置に出力するデータ発生回路と
を備えることを特徴とする請求項１乃至３のいずれか一項に記載のデータ記録装置。
【請求項５】
前記基準クロック発生回路は、ピックアップ装置の位置情報に応じて調整されるバイアスの入力に基づいて電圧制御発振器からの出力信号が段階的に調整され、該出力信号を基準クロック信号として出力することを特徴とする請求項４記載のデータ記録装置。
【請求項６】
前記データ発生回路は、前記変調回路の出力信号に内部クロック信号をロックさせ、該内部クロック信号に基づいて所定の方式のデータを前記ピックアップ装置に出力することを特徴とする請求項４又は５記載のデータ記録装置。
【請求項７】
モータで回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録方法であって、
前記ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により検知された前記記録媒体の回転数を所望の回転数となるように前記モータに制御信号を出力し、前記ピックアップ装置の位置情報と前記記録媒体の回転速度に基づいて記録データの出力速度を決定する分周比を設定し、所定周波数の発振信号を前記設定した分周比で分周して基準クロック信号を生成し、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の記録媒体上の位置と、前記ウォブル信号の周波数に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御することを特徴とするデータ記録方法。
【請求項８】
モータで回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録方法であって、
前記ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により検知された前記記録媒体の回転数を所望の回転数となるように前記モータに制御信号を出力し、前記ピックアップ装置の位置情報と前記記録媒体の回転速度に基づいて記録データの出力速度を決定する分周比を設定し、所定周波数の発振信号を前記設定した分周比で分周して基準クロック信号を生成し、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の記録媒体上の位置と、前記ウォブル信号の周波数に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式又はゾーン線速度一定方式のデータを記録するように制御することを特徴とするデータ記録方法。
【請求項９】
記録媒体を回転駆動するモータと、
前記記録媒体にデータを記録するピックアップ装置と、
前記記録媒体を角速度一定方式により回転駆動するように前記モータを制御し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御するデータ記録装置とを備え、
前記データ記録装置は、
前記ピックアップ装置の記録媒体上の位置と、前記ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により、データの出力速度を制御する記録制御回路と、
所定周波数の発振信号を分周して基準クロック信号を生成する基準クロック発生回路とを備え、
前記記録制御回路は、前記ウォブル信号の周波数により検知された前記記録媒体の回転数を所望の回転数となるように前記モータに制御信号を出力し、前記ピックアップ装置の位置情報と前記記録媒体の回転速度に基づいて記録データの出力速度を決定する前記基準クロック発生回路の分周比を設定することを特徴とするディスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＷ等の記録媒体にデータを記録するためのデータ記録装置、データ記録方法及びディスク装置に関するものである。
【０００２】
近年、マルチメディアにおける主要な記録媒体として、光ディスクの展開が注目され、ＬＤ，ＣＤ−ＲＯＭ、ＭＤ，ＰＤ等のさまざまな媒体が開発されている。また、ＣＤ−ＲＯＭと同じ大きさで、約７．５倍の記憶容量を備えたＤＶＤが開発されている。
【０００３】
近年のデータ処理システムにおいて、記録媒体の記憶容量の増大とともに、データ処理速度の高速化が求められているため、このような記録媒体にデータを記録するためのデータ記録装置での記録速度の高速化が必要となっている。また、携帯用パーソナルコンピュータの普及にともない、データ記録装置の小型化及び低消費電力化が必要となっている。
【０００４】
【従来の技術】
従来、ＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＷ等の光ディスクにデータを記録するデータ記録装置では、ディスクをディスク駆動モータで回転駆動し、データをピックアップ装置で光学的にディスク上に記録する。
【０００５】
上記のようなデータ記録装置で光ディスクへのデータの記録方式として、ＣＬＶ（Constant Linear Velocity）方式、ＺＣＬＶ（Zone Constant Linear Velocity ）方式、ＣＡＶ（Constant Angular Velocity ）方式等がある。
【０００６】
ＣＬＶ方式は、線速度一定方式と呼ばれ、図１７に示すフォーマットでデータが記録される。すなわち、ディスク上の各トラックＴに記録されるアドレスエリアＡ１とデータエリアＡ２とからなるセクタの長さは、トラックＴがディスクの内周であるか外周であるかに関わらず一定である。
【０００７】
この方式のデータ記録装置は、ディスクの径方向におけるピックアップ装置の位置に基づいて、図１８（ａ）に示すようにディスクの回転速度を制御し、各トラックＴの線速度を一定にする。そして、データ記録装置は、図１８（ｂ）に示すようにディスクに単位時間当たりに記録するデータ量であるデータレート、即ち記録データの周波数を、ディスクの内外周に関わらず一定にする。これにより、図１８（ｃ）に示すように、各セクタの長さは、ディスクの内外周に関わらず一定となる。
【０００８】
ＺＣＬＶ方式は、ゾーン線速度一定方式と呼ばれ、図１９に示すフォーマットでデータが記録される。すなわち、ディスク上の各トラックＴに記録されるアドレスエリアＡ１とデータエリアＡ２とからなるセクタの長さは、ディスクの径方向に複数設定された各ゾーンＺ毎に外周のトラックＴに位置するセクタほど長く設定され、各ゾーンＺのセクタの長さの変化範囲は同一となるように設定される。従って、各トラックＴのセクタは、各ゾーンＺ内では径方向に整列して、放射状に配列される。
【０００９】
この方式のデータ記録装置は、ディスクの径方向におけるピックアップ装置の位置に基づいて、図２０（ａ）に示すように、ディスクの回転速度は各ゾーンＺ毎に段階的に調整し、同一ゾーンに含まれる複数のトラックＺの線速度を一定にする。そして、データ記録装置は、図２０（ｂ）に示すようにディスクに単位時間当たりに記録するデータ量であるデータレート、即ち記録データの周波数を、ディスクの内外周に関わらずほぼ一定にする。これにより、図２０（ｃ）に示すように、記録ピット長が各ゾーン内で変化しており、その変化範囲は各ゾーンにおいて同一であるため、各セクタの長さも各ゾーン内で変化し、その変化範囲は各ゾーンにおいて同一となる。
【００１０】
ＣＡＶ方式は、角速度一定方式と呼ばれ、図２１に示すフォーマットでデータが記録される。すなわち、ディスク上の各トラックＴに記録されるアドレスエリアＡ１とデータエリアＡ２とからなるセクタの長さは、ディスクの外周に位置するほど長く設定される。従って、各トラックＴのセクタはディスクの径方向に整列して、放射状に配列される。
【００１１】
この方式のデータ記録装置は、図２２（ａ）に示すように、ディスクの回転速度を一定に制御する。そして、データ記録装置は、図２２（ｂ）に示すようにディスクに単位時間当たりに記録するデータ量であるデータレート、即ち記録データの周波数を、ディスクの内外周に関わらず一定にする。これにより、図２２（ｃ）に示すように、記録ピット長がディスクの外周に行くほど長く設定されるため、各セクタの長さは、ディスクの外周に位置するセクタほど長くなる。
【００１２】
上記のような各方式では、ＣＬＶ方式のディスクの記録密度が最も高くなり、従って同一の大きさのディスクであれば、ＣＬＶ方式のディスクの記憶容量が最も大きくなる。ＺＣＬＶ方式は記憶容量が大きいというＣＬＶ方式の利点を生かしながら、ディスク駆動モータの回転数制御を簡易化するようにしたものである。そして、ＺＣＬＶ方式の記録密度は、ＣＬＶ方式と、ＣＡＶ方式の中間の記録密度となり、ＣＡＶ方式の記録密度は上記３方式の中では最も低くなる。
【００１３】
そのため、ＣＤ−ＲやＤＶＤ−Ｒ等のようなディスクにおいては、記録密度において有利なＣＬＶ方式あるいはＺＣＬＶ方式でデータが記録される。
【００１４】
【発明が解決しようとする課題】
上記のようなＣＬＶ方式あるいはＺＣＬＶ方式のデータ記録装置において、記録速度を向上させるためには、ディスクの回転速度を速くする必要がある。ところが、上記ＣＬＶ方式でディスクの回転速度を速くすると、ディスク上において径方向に離れて位置するセクタをシークする際に、ディスクの回転速度を高速に変化させる必要がある。従って、ディスクを回転駆動するモータの駆動トルクを十分に確保する必要があるため、モータが大型化するとともに、消費電力も増大するという問題点がある。
【００１５】
一方、ＣＡＶ方式のデータ記録装置では、ディスクを等速度で回転駆動しているため、記録速度の向上が容易である。更に、このデータ記録装置では、駆動トルクの小さなモータを使用している。このため、ＣＬＶ方式あるいはＺＣＬＶ方式にフォーマットされたディスクを等速度で回転駆動し、書き込み速度を向上させるとともに、モータの小型化及び低消費電力化を図ることが考えられる。
【００１６】
しかし、ディスクを等速度で回転駆動してＣＬＶ方式あるいはＺＣＬＶ方式でデータを記録すると、その記録データはＣＡＶ方式による記録データとなってしまう。このため、このようにデータが記録されると、他のディスク装置にてディスクからデータを正しく読み出すことができない。即ち、ＣＬＶ方式あるいはＺＣＬＶ方式で記録されるべきディスクに、通常のＣＡＶ方式のディスク回転制御でデータを記録することは事実上困難であった。
【００１７】
本発明は上記問題点を解決するためになされたものであって、その目的は記録媒体を等速回転で駆動してモータの小型化及び低消費電力化を図りながら、ＣＬＶ方式及びＺＣＬＶ方式のフォーマットでデータを記録するデータ記録方法及びデータ記録装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１，２，７〜９に記載の発明によれば、記録媒体を角速度一定方式により回転駆動し、ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御することで、低トルクのモータが使用可能となり、データが記録され記録媒体の他の装置との互換性が保たれる。
【００１９】
また、ピックアップ装置の記録媒体上の位置と、ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により、データの出力速度を制御する記録制御回路が備えられる。さらに、ウォブル信号の周波数により検知されたディスクの回転数を所望の回転数となるようにモータに制御信号が出力され、記録媒体が角速度一定方式により回転駆動される。ピックアップ装置の位置情報と記録媒体の回転速度に基づいて記録データの出力速度を決定するように設定された基準クロック発生回路の分周比により所定周波数の発振信号が分周されて基準クロック信号が生成される。
【００２０】
請求項３に記載の発明によれば、ピックアップ装置にて記録媒体から読み出されたウォブル信号の振幅を一定にして出力する可変利得増幅器を備えることで、ウォブル信号の周波数の検知が容易になる。
【００２１】
請求項４に記載の発明によれば、ピックアップ装置の位置情報と記録媒体の回転速度に基づいて記録データの出力速度を決定するように設定された基準クロック発生回路の分周比により所定周波数の発振信号が分周されて生成された基準クロック信号がデータバッファ及び変調回路に供給され、記録データの速度に対応してデータが出力される。
【００２２】
請求項５に記載の発明によれば、基準クロック発生回路は、ピックアップ装置の位置情報に応じて調整されるバイアスの入力に基づいて電圧制御発振器からの出力信号が段階的に調整され、該出力信号を基準クロック信号として出力することで、基準クロック信号のロックが容易で外れにくい。
【００２３】
請求項６に記載の発明によれば、データ発生回路は、変調回路の出力信号に内部クロック信号をロックさせ、該内部クロック信号に基づいて所定の方式のデータをピックアップ装置に出力することで、タイミングを合わせて記録データが出力される。
【００２４】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図１〜図１４に従って説明する。
図１は、一実施形態の光ディスク装置１０のブロック図である。
【００２５】
光ディスク装置１０は、ＣＬＶ方式あるいはＺＣＬＶ方式で記録されることを目的とした（フォーマットされた）ＣＤ−Ｒ，ＤＶＤ−Ｒ等の記録媒体であるディスクＤにデータを記録する（書き込む）ように構成されている。
【００２６】
光ディスク装置１０は、ディスクＤへのデータの記録，情報の読み出しを行うピックアップ装置１１と、ディスクＤを回転駆動するスピンドルモータ１２と、スピンドルモータ１２を制御するとともに外部からのデータＷＤからディスクＤに対応して生成した書式データをピックアップ装置１１に出力するデータ記録装置１３を備えている。
【００２７】
ピックアップ装置１１は、ディスクＤからの反射光に基づいて、自装置１１のトラッキング及びフォーカス制御を行う。そして、ピックアップ装置１１は、ディスクＤ上のウォブル信号などの位置情報（ウォブル信号に重畳されたアドレス情報、あるいはセクタ間に記録されているアドレス情報）を読み取り、その位置情報ＰＯＳ及びウォブル信号ＳＧ１をデータ記録装置１３に出力する。
【００２８】
データ記録装置１３は、ウォブル信号ＳＧ１に基づいてディスクＤの回転速度（回転数）を検知し、それに基づいて、スピンドルモータ１２の回転数を一定にするように回転制御信号ＳＣ１を出力する。これにより、ディスクＤが、ＣＡＶ方式のように角速度一定で回転駆動される。
【００２９】
データ記録装置１３は、外部からのデータＷＤをＥＦＭ変調し、その変調データをピックアップ装置１１へ出力するその出力速度をピックアップ装置１１の位置情報とディスクＤの回転速度とに基づいて変更する。
【００３０】
詳述すると、ＣＬＶ方式で記録されたディスクＤをＣＡＶ方式で回転駆動した場合、ディスクＤの内周部のセクタと外周部のセクタを読みだす際にその線速度が異なるため、ピックアップ装置１１からデータ記録装置１３に出力されるアナログ信号の周波数Ｆは、図２に示すように、ディスクＤの内周から外周に向かって上昇し、最大で１：２．５となる。従って、データ記録装置１３は、ピックアップ装置１１の位置情報と、その装置１１から出力されるウォブル信号ＳＧ１に基づくディスクＤの回転速度とに応答してピックアップ装置１１に出力する記録データの出力速度を変更する。
【００３１】
これにより、ディスクＤには、ピックアップ装置１１の位置に応じた周波数でデータが記録され、その記録データはＣＬＶ方式で記録したものとフォーマットが一致する。
【００３２】
次に、データ記録装置１３の構成を説明する。
データ記録装置１３は、可変利得増幅器（以下、ＶＧＡという）２１、ウォブル回路２２、記録制御回路２３、サーボ回路２４、基準クロック発生回路２５、データインタフェース２６、データバッファ２７、ＥＦＭ変調回路２８、データ発生回路２９を備えている。
【００３３】
ＶＧＡ２１は、ピックアップ装置１１からのウォブル信号ＳＧ１を入力する。
ウォブル信号ＳＧ１の振幅Ｗは、図３に示すように、ピックアップ装置１１の読み取り位置に応じてディスクの内周から外周に向かって小さくなる。また、ウォブル信号ＳＧ１の振幅は、ディスクＤの回転速度に応じて、ディスクＤの回転速度が高いほど小さくなる。ＶＧＡ２１は、ピックアップ装置１１により読み出されたウォブル信号ＳＧ１を増幅して一定の振幅の信号ＳＧ２にしてウォブル回路２２に出力する。
【００３４】
ウォブル回路２２は、ＶＧＡ２１からの信号ＳＧ２からディスクＤの回転速度（回転数）を検知し、それを記録制御回路２３に出力する。信号ＳＧ２の振幅は、ＶＧＡ２１にて一定の振幅を持つ。このように、ＶＧＡ２１は、ウォブル回路２２によるディスクＤの回転速度の検知を確実にする。
【００３５】
記録制御回路２３は、ウォブル回路２２からの回転数、及びピックアップ装置１１からの位置情報を入力する。記録制御回路２３は、ウォブル回路２２からディスクＤの回転速度（回転数）情報、マイコン１４から与えられる設定値（倍速情報）をもとに、スピンドルモータ１２に回転制御信号ＳＣ１を出力する。
【００３６】
また、記録制御回路２３は、ディスクＤの回転数、ピックアップ装置１１の位置情報、及び設定値に基づいて基準クロック発生回路２５の分周比を算出し、これを出力する。
【００３７】
更に、記録制御回路２３は、マイコン１４から与えられる記録制御情報をもとに、ピックアップ装置１１に記録制御信号ＥＮＶを出力する。ピックアップ装置１１は、記録制御信号ＥＮＶに応答して記録動作の実行・停止を制御する。
【００３８】
サーボ回路２４は、ピックアップ装置１１からの位置情報を入力する。サーボ回路２４は、マイコン１４から与えられる設定値に基づいて位置制御信号ＳＣ２をピックアップ装置１１に出力し、該装置１１はその位置制御信号ＳＣ２に応答して目的とするトラックへ移動する。
【００３９】
基準クロック発生回路２５はＰＬＬ周波数シンセサイザよりなり、記録制御回路２３により設定された分周比に基づいて発振器の発振信号を分周して生成した基準クロック信号ＣＬＫをデータバッファ２７及びＥＦＭ変調回路２８に供給する。
【００４０】
ディスクＤは螺旋状のトラックを持ち、記録が進むとデータを記録するトラック、即ちピックアップ装置１１の位置は外周側へと変化する。この位置情報に応答して記録制御回路２３は、基準クロック発生回路２５の分周比を変更する。従って、基準クロック発生回路２５は、記録するトラック、即ちピックアップ装置１１の位置に対応した周波数を持つ基準クロック信号ＣＬＫを生成する。
【００４１】
データインタフェース２６は、外部からのデータＷＤを入力し、データバッファ２７に信号ＳＷ１を出力する。データバッファ２７は、インタフェース２６からの信号ＳＷ１をバッファリングし、そのバッファリングしたデータを基準クロック発生回路２５からの基準クロック信号ＣＬＫに応答してＥＦＭ変調回路２８に出力する。この出力信号ＳＷ２の速度（周波数）は、基準クロック信号ＣＬＫの周波数、即ちピックアップ装置１１の位置情報に応じた周波数となる。
【００４２】
ＥＦＭ変調回路２８は、基準クロック信号ＣＬＫに基づいて動作し、データバッファ２７から読み出された８ビットのデータの直流成分を少なくするために１４ビットのＥＦＭデータに変調する。更に、ＥＦＭ変調回路２８は、この１４ビットパターンと１４ビットパターン同士を結合する時の処理のためや、パワースペクトラムの低域周波数成分を少なくするために、３ビットのマージンビットを付加して生成した１７ビットのＥＦＭ変調信号ＳＷ３をデータ発生回路２９に出力する。
【００４３】
データ発生回路２９は、ＥＦＭ変調回路２８からのＥＦＭ変調信号ＳＷ３をディスクＤに対応する書式に整えて、ピックアップ装置１１に出力する。詳述すると、データ発生回路２９は、ＥＦＭ変調回路２８からのＥＦＭ変調信号ＳＷ３を基準とし、それに位相を一致させた内部クロック信号を生成する。そして、データ発生回路２９は、その内部クロック信号に同期して記録信号ＳＷ４を出力する。このように、データ発生回路２９は、ＥＦＭ変調信号ＳＷ３のタイミングで記録信号ＳＷ４を出力する。
【００４４】
次に、データ記録装置１３を構成する各回路の詳細を説明する。
図４は、ＶＧＡ２１の具体的構成を示す。
ＶＧＡ２１は、利得制御増幅器（以下ＧＣＡとする）３１と、比較器３２とから構成される。ＧＣＡ３１は、ピックアップ装置１１からのウォブル信号ＳＧ１を増幅して、出力信号ＳＧ２を出力する。
【００４５】
比較器３２には、出力信号ＳＧ２と、基準電圧Ｖref とが入力される。そして、比較器３２は信号ＳＧ２と基準電圧Ｖref とを比較して、制御信号ＣＮＴＬをＧＣＡ３１に出力し、ＧＣＡ３１はその制御信号ＣＮＴＬに基づいて増幅率を変化させて、出力信号ＳＧ２の振幅を一定とするように動作する。
【００４６】
ＧＣＡ３１の具体的構成を図５に示す。
入力信号ＳＧ１は、ＮチャネルＭＯＳトランジスタＴr1のゲートに入力され、同トランジスタＴr1のドレインは、ＰチャネルＭＯＳトランジスタＴr2を介して電源ＶDDに接続される。トランジスタＴr1のソースは、電流源３３ａを介して電源Ｖssに接続される。
【００４７】
トランジスタＴr2のゲートは、同トランジスタＴr2のドレインに接続されるとともに、ＰチャネルＭＯＳトランジスタＴr3のゲートに接続される。トランジスタＴr3のソースは、電源ＶDDに接続されるとともに、ドレインは抵抗Ｒ１を介して電源Ｖssに接続される。従って、トランジスタＴr2，Ｔr3とからカレントミラー回路が構成される。
【００４８】
入力信号ＳＧ１と相補信号をなす入力信号・バーＳＧ１は、ＮチャネルＭＯＳトランジスタＴr4のゲートに入力され、同トランジスタＴr4のドレインは、ＰチャネルＭＯＳトランジスタＴr5を介して電源ＶDDに接続される。トランジスタＴr4のソースは、電流源３３ｂを介して電源Ｖssに接続される。
【００４９】
トランジスタＴr5のゲートは、同トランジスタＴr5のドレインに接続されるとともに、ＰチャネルＭＯＳトランジスタＴr6のゲートに接続される。トランジスタＴr6のソースは、電源ＶDDに接続されるとともに、ドレインは抵抗Ｒ２を介して電源Ｖssに接続される。従って、トランジスタＴr5，Ｔr6とからカレントミラー回路が構成される。
【００５０】
トランジスタＴr1，Ｔr4のソースは、ＮチャネルＭＯＳトランジスタＴr7を介して接続され、同トランジスタＴr7のゲートには、制御信号ＣＮＴＬが入力される。
【００５１】
トランジスタＴr3のドレインは、ＮチャネルＭＯＳトランジスタＴr8のゲートに接続され、同トランジスタＴr8のドレインは電源ＶDDに接続され、ソースは抵抗Ｒ３を介して電源Ｖssに接続される。
【００５２】
トランジスタＴr6のドレインは、ＮチャネルＭＯＳトランジスタＴr9のゲートに接続され、同トランジスタＴr9のドレインは電源ＶDDに接続され、ソースは抵抗Ｒ４を介して電源Ｖssに接続される。
【００５３】
そして、トランジスタＴr8，Ｔr9のソースから相補出力信号ＳＧ２，バーＳＧ２が出力される。
このように構成されたＧＣＡ３１では、入力信号ＳＧ１，バーＳＧ１のレベル差に基づいて、トランジスタＴr3，Ｔr6のドレイン電流に差が生じ、トランジスタＴr8，Ｔr9のゲート電位に差が生じる。
【００５４】
そして、トランジスタＴr8，Ｔr9のゲート電位の差に基づいて、同トランジスタＴr8，Ｔr9のドレイン電流に差が生じ、同トランジスタＴr8，Ｔr9のソースから入力信号ＳＧ１，バーＳＧ１を増幅した出力信号ＳＧ２，バーＳＧ２が出力される。
【００５５】
上記のような動作において、制御信号ＣＮＴＬの電位が上昇すると、トランジスタＴr7のドレイン電流が増大する。すると、トランジスタＴr1，Ｔr4のドレイン電流の差が縮小されるため、出力信号ＳＧ２，バーＳＧ２の電位差が縮小される。
【００５６】
従って、制御信号ＣＮＴＬのレベルの上昇にともなって、増幅率は「１」以下まで低下し、制御信号ＣＮＴＬのレベルの低下にともなって、増幅率は「１」以上まで上昇するように動作する。
【００５７】
比較器３２の具体的構成を図６に示す。
入力信号ＳＧ２，バーＳＧ２は、それぞれＮチャネルＭＯＳトランジスタＴr10 ，Ｔr11 のゲートに入力され、同トランジスタＴr10 ，Ｔr11 のソースは電流源３３ｃを介して電源Ｖssに接続される。
【００５８】
トランジスタＴr10 ，Ｔr11 のドレインは、ＰチャネルＭＯＳトランジスタＴr12 ，Ｔr14 のドレインに接続され、同トランジスタＴr12 ，Ｔr14 のソースは、電源ＶDDに接続され、トランジスタＴr12 のゲートは同トランジスタＴr12 のドレインに接続される。
【００５９】
基準電圧Ｖref は、ＮチャネルＭＯＳトランジスタＴr16 のゲートに入力され、同トランジスタＴr16 のソースは、電流源３３ｃを介して電源Ｖssに接続される。
【００６０】
トランジスタＴr16 のドレインは、ＰチャネルＭＯＳトランジスタＴr13，Ｔr15 のドレインに接続され、同トランジスタＴr13 ，Ｔr15 のソースは電源ＶDDに接続され、トランジスタＴr15 のゲートは同トランジスタＴr15 のドレインに接続される。
【００６１】
また、トランジスタＴr13 のゲートは、トランジスタＴr12 のドレインに接続されトランジスタＴr14 のゲートは、トランジスタＴr15 のドレインに接続される。
【００６２】
このようなトランジスタＴr10 〜Ｔr16 により、差動回路が構成され、入力信号ＳＧ２，バーＳＧ２のピーク値が基準電圧Ｖref を越えると、トランジスタＴr10 ，Ｔr11 のドレイン電位であるノードＮ１の電位が低下し、入力信号ＳＧ２，バーＳＧ２のピーク値が基準電圧Ｖref を越えない状態では、ノードＮ１の電位が上昇する。
【００６３】
ノードＮ１は、ＰチャネルＭＯＳトランジスタＴr17 のゲートに接続され、同トランジスタＴr17 のソースは電源ＶDDに接続され、ドレインは抵抗Ｒ５を介して電源Ｖssに接続される。また、抵抗Ｒ５には容量Ｃ１が並列に接続される。
【００６４】
トランジスタＴr17 のドレインは、ＮチャネルＭＯＳトランジスタＴr18のゲートに接続され、同トランジスタＴr18 のソースは、電流源３３ｄを介して電源Ｖssに接続される。
【００６５】
トランジスタＴr18 のドレインは、ＰチャネルＭＯＳトランジスタＴr19を介して電源ＶDDに接続され、同トランジスタＴr19 のゲートはＰチャネルＭＯＳトランジスタＴr20 のゲートに接続される。
【００６６】
トランジスタＴr20 のソースは、電源ＶDDに接続され、ドレインはゲートに接続されるとともに、ＮチャネルＭＯＳトランジスタＴr21 のドレインに接続される。
【００６７】
トランジスタＴr21 のゲートには、固定電圧Ｖcst が入力され、ソースは電流源３３ｄを介して電源Ｖssに接続される。固定電圧Ｖcst は、定電圧生成回路（図示しない）により生成される。
【００６８】
このようなトランジスタＴr18 〜Ｔr21 で差動回路が構成され、トランジスタＴr18 のゲート電位が上昇すると、同トランジスタＴr18 のドレイン電位が低下するとともに、トランジスタＴr21 のドレイン電位が上昇する。
【００６９】
また、トランジスタＴr18 のゲート電位が低下すると、同トランジスタＴr18のドレイン電位が上昇するとともに、トランジスタＴr21 のドレイン電位が低下する。
【００７０】
トランジスタＴr18 ，Ｔr19 のドレインは、ＰチャネルＭＯＳトランジスタＴr22 のゲートに入力され、同トランジスタＴr22 のソースは電源ＶDDに接続され、ドレインは抵抗Ｒ６を介して電源Ｖssに接続される。そして、トランジスタＴr22 のドレインから制御信号ＣＮＴＬが出力される。
【００７１】
このように構成された比較器３２は、入力信号ＳＧ２，バーＳＧ２の振幅が増大されて、そのピーク値が基準電圧Ｖref を越えると、ノードＮ１の電位が低下して、トランジスタＴr17 のドレイン電流が増大する。
【００７２】
すると、トランジスタＴr18 のゲート電位が上昇して、同トランジスタＴr18のドレイン電流が増大し、トランジスタＴr22 のゲート電位が低下する。
この結果、トランジスタＴr22 のドレイン電流が増大して、制御信号ＣＮＴＬの電圧レベルが上昇する。
【００７３】
一方、入力信号ＳＧ２，バーＳＧ２の振幅が縮小されて、そのピーク値が基準電圧Ｖref を越えない状態となると、ノードＮ１の電位が上昇して、トランジスタＴr17 のドレイン電流が減少する。
【００７４】
すると、トランジスタＴr18 のゲート電位が低下して、同トランジスタＴr18のドレイン電流が減少し、トランジスタＴr22 のゲート電位が上昇する。
この結果、トランジスタＴr22 のドレイン電流が増大して、制御信号ＣＮＴＬの電圧レベルが低下する。なお、容量Ｃ１は、トランジスタＴr18 のゲート電圧の急激な変化を防止するように動作する。
【００７５】
上記のように構成されたＧＣＡ３１及び比較器３２とからなるＶＧＡ２１の動作を説明する。
図７（ａ）に示すように、ＧＣＡ３１の出力信号ＳＧ２の振幅がＶin1 となり、そのピーク値が基準電圧Ｖref と一致すると、図８に示すように、比較器３２から出力される制御信号ＣＮＴＬはＶc1となる。
【００７６】
そして、制御信号ＣＮＴＬがＶc1となったとき、ＧＣＡ３１の増幅率は「１」となるように、ＧＣＡ３１を構成する各トランジスタの定数及び比較器３２の固定電圧Ｖcst が設定される。
【００７７】
また、図７（ｂ）に示すように、ＧＣＡ３１の出力信号ＳＧ２の振幅がＶin2となり、そのピーク値が基準電圧Ｖref に達しないときは、図８に示すように、比較器３２から出力される制御信号ＣＮＴＬはＶc2に低下する。
【００７８】
すると、ＧＣＡ３１の増幅率が「１」以上となって、ＧＣＡ３１の出力信号ＳＧ２の振幅が増大される。
また、図７（ｃ）に示すように、ＧＣＡ３１の出力信号ＳＧ２の振幅がＶin3となり、そのピーク値が基準電圧Ｖref を越えると、図８に示すように、比較器３２から出力される制御信号ＣＮＴＬはＶc3に上昇する。
【００７９】
すると、ＧＣＡ３１の増幅率が「１」以下となって、ＧＣＡ３１の出力信号ＳＧ２の振幅が縮小される。
このような動作により、ＶＧＡ２１はピックアップ４の出力信号ＳＧ１の振幅が変化しても、そのピーク値が基準電圧Ｖref となる振幅の出力信号ＳＧ２を出力することができる。
【００８０】
図９は、記録制御回路２３の具体的構成を示す。
記録制御回路２３は、演算回路２３ａ、分周比設定回路２３ｂ、回転制御回路２３ｃ、記録制御判定回路２３ｄから構成される。
【００８１】
演算回路２３ａは、ウォブル回路２２からのディスクＤの回転速度（回転数）、ピックアップ装置１１からの位置情報、及びマイコン１４から与えられる設定値（倍速度）がそれぞれの回路から入力され、それらの値を用いて演算を行い、その演算結果を分周比設定回路２３ｂ及び回転制御回路２３ｃに出力する。
【００８２】
分周比設定回路２３ｂは、演算回路２３ａから入力された演算結果を基に、適切な分周比を決定し、基準クロック発生回路２５に分周比を設定する。
回転制御回路２３ｃは、演算回路２３ａから入力された演算結果を基に、回転速度（回転数）を適切な状態に維持できるように（上げるのか、下げるのか、保持するのか）生成した回転制御信号ＳＣ１をスピンドルモータ１２に出力する。
【００８３】
記録制御回路２３ｄは、マイコン１４から与えられる記録制御情報を基に、演算回路２３ａの演算結果を参考にして記録動作の実行・停止を判定し、判定結果に基づく記録制御信号ＥＮＶをピックアップ装置１１に出力する。
【００８４】
図１０は、基準クロック発生回路２５の具体的構成を示す。
基準クロック発生回路２５は、水晶発振器（X'tal ）４１、インバータ回路４２、第１分周器（第１カウンタ）４３、第２分周器（第２カウンタ）４４、位相・周波数比較器４５、チャージポンプ４６、ローパスフィルタ（ＬＰＦ）４７、電圧制御発振器（ＶＣＯ）４８から構成される。
【００８５】
水晶発振器４１は両端子がインバータ回路４２の入力端子と出力端子にそれぞれ接続され、それにより固有の発振周波数（ｆｘ）を持つ基準信号ｆｒが第１分周器４３に供給される。
【００８６】
第１分周器４３は、図１の記録制御回路２３にて分周比Ｎが設定され、その分周比Ｎにて基準信号ｆｒを分周した第１分周信号ＳＤ１を位相・周波数比較器４５に出力する。第２分周器４４は、図１の記録制御回路２３にて分周比Ｍが設定され、その分周比ＭにてＶＣＯ４８からの基準クロック信号ＣＬＫを分周した第２分周信号ＳＤ２を位相・周波数比較器４５に出力する。
【００８７】
位相・周波数比較器４５は、第１及び第２分周信号ＳＤ１，ＳＤ２の位相差及び周波数差に基づいてアップ信号ＵＰ１又はダウン信号ＤＮ１をチャージポンプ４６に出力する。チャージポンプ４６は、Ｌレベルのアップ信号ＵＰ１又はダウン信号ＤＮ１が出力されている時間に相対した電圧値の電圧信号Ｐ０１をＬＰＦ４７に出力する。
【００８８】
ＬＰＦ４７は、チャージポンプ４６の電圧信号Ｐ０１を平滑化することにより高周波成分を除去した制御電圧ＶＴ１をＶＣＯ４８に出力する。ＶＣＯ４８は、制御電圧ＶＴ１の電圧値に応じた周波数の基準クロック信号ＣＬＫを出力する。この基準クロック信号ＣＬＫは、図１のデータバッファ２７及びＥＦＭ変調回路２８に出力される。
【００８９】
図１１は、データ発生回路２９の具体的構成を示す。
データ発生回路２９は、位相比較器５１、チャージポンプ５２、ローパスフィルタ（ＬＰＦ）５３、電圧制御発振器（ＶＣＯ）５４、Ｄ／Ａ変換器５５、出力回路５６から構成される。
【００９０】
位相比較器５１は、図１のＥＦＭ変調回路２８からの信号（ＥＦＭ変調信号）ＳＷ３を入力するとともに、ＶＣＯからの内部クロック信号ＣＫ１を入力する。位相比較器５１は、ＥＦＭ変調信号ＳＷ３と内部クロック信号ＣＫ１との位相差に基づいてアップ信号ＵＰ２又はダウン信号ＤＮ２をチャージポンプ５２に出力する。
【００９１】
チャージポンプ５２は、Ｌレベルのアップ信号ＵＰ２又はダウン信号ＤＮ２が出力されている時間に相対した電圧値の電圧信号Ｐ０２をＬＰＦ５３に出力する。ＬＰＦ５３は、チャージポンプ５２の電圧信号Ｐ０２を平滑化することにより高周波成分を除去した制御電圧ＶＴ２をＶＣＯ５４に出力する。
【００９２】
また、ＶＣＯ５４には、Ｄ／Ａ変換器５５からバイアス電圧ＶＢが入力される。Ｄ／Ａ変換器５５は、ＶＣＯ５４の中心周波数を設定するために設けられている。Ｄ／Ａ変換器５５は、図１のピックアップ装置１１の位置情報に基づいて、記録制御回路２３から出力されるバイアス制御信号をアナログ値に変換して、バイアス電圧ＶＢとして出力するものである。
【００９３】
そして、ピックアップ装置１１が外周に向かって移動すると、バイアス電圧ＶＢが大きくなり、ピックアップ装置１１が内周に向かって移動すると、バイアス電圧ＶＢが小さくなる。
【００９４】
ＶＣＯ５４は、制御電圧ＶＴ２及びバイアス電圧ＶＢの電圧値に応じた周波数の内部クロック信号ＣＫ１を出力する。従って、ＶＣＯ５４は、ピックアップ装置１１の位置に応じて、Ｄ／Ａ変換器５５から出力されるバイアス電圧ＶＢが段階的に調整され、そのバイアス電圧ＶＢの変化により、図１４に示すように、チャージポンプ５２からの入力信号ＰＯ２に基づいて、内部クロック信号ＣＫ１が出力される。
【００９５】
このとき、内部クロック信号ＣＫ１の周波数が高くなるほど、ＶＣＯ５４の利得が大きくなるので、入力信号ＰＯの変化に対する内部クロック信号ＣＫ１の傾きが大きくなる。
【００９６】
この内部クロック信号ＣＫ１は、位相比較器５１に帰還される。又、内部クロック信号ＣＫ１は、出力回路５６に出力される。出力回路５６はフリップフロップ回路よりなり、そのデータ入力端子にＥＦＭ変調回路２８からのＥＦＭ変調信号ＳＷ３が入力され、クロック入力端子に内部クロック信号ＣＫ１が入力される。従って、出力回路５６は、内部クロック信号ＣＫ１によるタイミングでＥＦＭ変調信号ＳＷ３をラッチした信号ＳＷ４を出力する。これにより、ピックアップ装置１１には、ＥＦＭ変調信号ＳＷ３が持つ周波数で記録信号ＳＷ４が出力される。
【００９７】
図１２は、位相比較器５１のブロック回路図を示す。
この位相比較器５１は、４個の第１〜第４Ｄ型フリップフロップ（第１〜第４ＤＦという）６１〜６４、排他的論理和（ＥＯＲ）回路６５，６６を備えている。そして、ＥＦＭ変調信号ＳＷ３は直列に接続した第１〜第３ＤＦ６１〜６３の初段の第１ＤＦ６１のデータ入力端子Ｄに入力される。又、ＥＦＭ変調信号ＳＷ３はＥＯＲ回路６５に入力される。
【００９８】
一方、内部クロック信号ＣＫ１は、第４ＤＦ６４のクロック入力端子ＣＫに入力されて１／２に分周されてクロックＣＬＫと該クロックＣＬＫに対して反転した反転クロックＸＣＬＫとなる。そして、クロック信号ＣＬＫは第２ＤＦ６２のクロック入力端子ＣＫに入力される。又、反転クロック信号ＸＣＬＫは第１及び第３ＤＦ６１，６３のクロック入力端子ＣＫに入力される。
【００９９】
従って、第１ＤＦ６１は反転クロックＸＣＬＫの立上がりに応答してその時のＥＦＭ変調信号ＳＷ３の状態を出力端子Ｑから第２ＤＦ６２のデータ入力端子Ｄに出力する。第２ＤＦ６２はクロックＣＬＫの立上がりに応答してその時の第１ＤＦ６１の出力端子Ｑの状態を取り込み自身の出力端子Ｑから第３ＤＦ６３のデータ入力端子Ｄに出力するするとともにＥＯＲ回路６６に出力する。又、第３ＤＦ６３は反転クロックＸＣＬＫの立上がりに応答してその時の第２ＤＦ６２の出力端子Ｑの状態を取り込み自身の出力端子ＱからＥＯＲ回路６６に出力する。
【０１００】
ＥＯＲ回路６６は、第２及び第３ＤＦ６２，６３の出力端子Ｑからの出力信号に基づいてダウン信号ＤＮ２を図１１のチャージポンプ５２に出力する。又、ＥＯＲ回路６５はＥＦＭ変調信号ＳＷ３と第１ＤＦ６１の反転出力端子バーＱからの出力信号を入力し、両信号に基づいてアップ信号ＵＰ２をチャージポンプ５２に出力する。
【０１０１】
この位相比較器５１は、以下のようにアップ信号ＵＰ２，ダウン信号ＤＮ２を出力する。
（１）ＥＦＭ変調信号ＳＷ３と内部クロック信号ＣＫ１の立ち上がりが揃っている場合、両信号ＳＷ３，ＣＫ１の位相は合っている。この時、位相比比較器５１は、同一パルス幅のアップ信号ＵＰ２，ダウン信号ＤＮ２を出力する。
【０１０２】
（２）ＥＦＭ変調信号ＳＷ３の立ち上がりが内部クロック信号ＣＫ１のそれよりも遅い場合、信号ＳＷ３に対して信号ＣＫ１の位相が進んでいる。この時、位相比較器５１は、ダウン信号ＤＮ２のパルス幅よりも短いパルス幅のアップ信号ＵＰ２を出力する。
【０１０３】
（３）ＥＦＭ変調信号ＳＷ３の立ち上がりが内部クロック信号ＣＫ１のそれよりも早い場合、信号ＳＷ３に対して信号ＣＫ１の位相が遅れている。この時、位相比較器５１は、ダウン信号ＤＮ２のパルス幅よりも長いパルス幅のアップ信号ＵＰ２を出力する。
【０１０４】
このように構成された位相比較器５１を用いたデータ発生回路２９は、周波数が変化するＥＦＭ信号に内部クロック信号ＣＫ１をロックさせることができる。
ＥＦＭ信号は、図１３に示すように、規則性のない（即ち３Ｔ周期〜１１Ｔ周期という範囲の信号の組み合わせが並んで出力される）信号である。ＥＦＭ信号は、高電位（Ｈレベル）にある間隔と低電位（Ｌレベル）にある間隔の長短に意味を持たせていて、その両間隔の長短はそれぞれ３Ｔ〜１１Ｔ周期の９種類がある。従って、ＥＦＭ信号は、ＨレベルとＬレベルと交互に出力される波形がこの９種類の周期の中で組み合わさった波形となるため、周波数が安定しない信号である。
【０１０５】
しかも、ＣＬＶ方式に対応したＣＤ−Ｒ等のディスクＤを一定の回転数で回転駆動してデータを記録する場合には、そのＥＦＭ信号のの周波数Ｆはピックアップ装置（光学ヘッド）１１の位置に相対して変化することになる。
【０１０６】
従って、該ＥＦＭ信号を基準信号とすると、毎回基準（基準信号ＥＦＭ）の周波数が変化することから、いつまで経っても一般的な位相比較器を備えたＰＬＬ回路はロックしない。一般的な位相比較器は、基準信号の立下がりに対する帰還信号の位相比較をすることができるけれど、基準信号の立ち上がりに対する帰還信号の位相比較をすることができないからである。
【０１０７】
上記のように構成されたディスク装置１０の作用を説明する。
今、ＣＤ−Ｒ規格のディスクＤにデータを４倍速でＣＬＶ記録する。
ＣＬＶ方式により記録されるように設定されたディスクＤをＣＡＶ方式により回転駆動するため、ピックアップ装置１１の位置に対応してディスクＤの線速度（記録しようとするトラックの線速度）は変化する。その線速度は、最内周のトラックが最も小さく、最外周のトラックにおける線速度は最内周のそれに比べて約２．５２倍になる。従って、ディスクＤの最内周のトラックにおける線速度がＣＬＶ記録する時の線速度と等しくなるようにディスクＤを回転駆動すれば、ＣＬＶ方式による記録速度が得られる。
【０１０８】
これに基づき、ＣＡＶ方式により回転駆動したディスクＤにおける記録する線速度（Ｖ）、ディスクＤの回転数（φ）を求める。更に、基準クロック発生回路２５の分周比（Ｍ，Ｎ）をそれぞれ「１」に設定したときに、ＣＬＶ方式により記録する時のデータ送出速度と同等の速度が水晶発振器４１の発振周波数（ｆｘ）により得られるとする。
【０１０９】
今、ピックアップ装置１１の位置を（ｒ）とすると、そのピックアップ装置１１の位置におけるディスクＤの線速度（Ｖ）は、書き込みの倍速度を（ｘ）、ディスクＤの最内周半径を（ｒmin ）とすると、
（Ｖ）＝（ｘ）×（ｖ）×（ｒ）÷（ｒmin ）
（φ）＝（ｘ）×（ｖ）÷角速度（２π×（ｒmin ））
により求められる。
【０１１０】
更に、基準クロック発生回路の分周比（Ｍ，Ｎ）は、Ｎ＝１とすると、
Ｍ（ｒ）＝（ｘ）×（ｒ）÷（ｒmin ）
により得られ、データ発生回路２９のデータ送出速度（ｆ）は、
ｆ（ｒ）＝（ｆｘ）×Ｍ÷Ｎ
により得られる。そして、記録しようとするトラックにおけるウォブル信号の周波数（Ｆ）は、
Ｆ（ｒ）＝（Ｖ÷ｖ）×１倍速におけるウォブル周波数
により決定できる。
【０１１１】
一般的に、
１倍速の線速度（ｖ）＝１．２５ｍ／ｓ
ディスクの最外周半径（ｒmax ）＝５８ｍｍ
ディスクの最内周半径（ｒmin ）＝２３ｍｍ
ウォブル周波数（１倍速）＝２２．０５ｋＨｚ
であり、これらの数値はマイコン１４から記録制御回路２３に与えられる。
【０１１２】
記録制御回路２３は、これらの数値を用いて、記録する線速度（Ｖ）、ディスクの回転数（φ）、基準クロック発生回路２５の分周比（Ｍ，Ｎ）、データ発生回路２９のデータ送出速度（ｆ）を求める。
【０１１３】
例えば、記録を行うディスクＤ上のピックアップ装置１１の位置（ｒ）＝２５ｍｍ，Ｎ＝１とすると、記録する線速度（Ｖ）は、
（Ｖ）＝（ｘ）×（ｖ）×（ｒ）÷（ｒmin ）
＝４×１．２５×２５÷２３
＝５．４３（ｍ／ｓ）
となる。
【０１１４】
ディスクの回転数（φ）は、
（φ）＝（ｘ）×（ｖ）÷（２π×（ｒmin ））
＝４×１．２５×６０（秒）÷（２π×０．０２３）
＝２０７６（ｒｐｍ）
となる。
【０１１５】
基準クロック発生回路２５の分周比（Ｍ，Ｎ）は、
Ｍ（２５）＝（ｘ）×（ｒ）÷（ｒmin ）
＝４×２５÷２３
＝４．３４８
と得られ、従って、分周比（Ｍ，Ｎ）は、
Ｍ：Ｎ＝４．３４８：１≒８７：２０
となる。
【０１１６】
データ発生回路２９のデータ送出速度（ｆ）は、水晶発振器４１の発信周波数（ｆｘ）を１６．９３４４ＭＨｚとすると、
ｆ（２５）＝（ｆｘ）×Ｍ÷Ｎ
＝１６．９３４４×８７÷２０
＝７３．６６ＭＨｚ
となる。
【０１１７】
ディスクＤから読み出されるウォブル周波数（Ｆ）は、
Ｆ（ｒ）＝（Ｖ÷ｖ）×１倍速のウォブル周波数
＝５．４３÷１．２５×２２．０５
＝９５．８７ｋＨｚ
となる。
【０１１８】
従って、記録制御回路２３は、基準クロック発生回路２５がデータ発生回路２９に７３．６６ＭＨｚの基準クロック信号ＣＬＫを供給するように、基準クロック発生回路２５のＭカウンタを「８７」、Ｎカウンタを「２０」に設定する。
【０１１９】
また、記録制御回路２３は、ディスク２が２０７６（ｒｐｍ）で回転するように、スピンドルモータ１２に回転制御を行い、ウォブル回路２２からの回転数情報（ウォブル周波数が９５．８７ｋＨｚを維持しているか、どの程度ずれているか）を監視する。
【０１２０】
尚、ウォブル回路２２からの回転数情報は、ピックアップ位置及びディスクの回転数によって振幅が変化するので、ＶＧＡ２１により振幅が一定にされた後、記録制御回路２３に入力されている。
【０１２１】
そして、記録制御回路２３は、記録の準備が整うまでピックアップ３が記録を行わないように、記録制御信号ＥＮＶを出力して、記録動作を止めておく。
記録データは、データインタフェース２６を通してデータバッファ２７に送られる。データバッファ２７は、記録データを一時保存し、基準クロック発生回路２５からの基準クロックＣＬＫでＥＦＭ変調回路２８に送る。
【０１２２】
ＥＦＭ変調回路２８は、データバッファ２７から読み出した８ビットのデータを１７ビットのデータにフォーマット変換し、それをデータ発生回路２９に出力する。
【０１２３】
ここまでの工程を行い、フォーカス・トラッキングサーボが済み、データ記録の準備が整ったところで、記録制御信号ＥＮＶを出力して、ピックアップ装置１１がディスクＤに記録を行うようにする。
【０１２４】
記録を行っていくうちに、記録を行うディスクＤ上のピックアップ位置（ｒ）が外側に変化していくので、記録制御回路２３は、ピックアップ装置１１からのヘッド位置情報、ウォブル回路２２からの回転数情報をもとに、基準クロック発生回路２５の分周比（Ｍ，Ｎ）、データ発生回路２９のデータ送出速度（ｆ）を再設定する（徐々に変えていく）。
【０１２５】
尚、一回の記録動作中は、ディスクの回転速度（φ）は変わらない。また、記録するトラックの線速度（Ｖ）と読み出されるウォブル周波数（Ｆ）は変えない。
【０１２６】
例えば、ピックアップ装置１１の位置がｒ＝２５（ｍｍ）から２５．３（ｍｍ）になった場合、基準クロック発生回路２５の分周比（Ｍ，Ｎ）は、
Ｍ（２６）＝（ｘ）×（ｒ）÷（ｒmin ）
＝４×２５．３÷２３
＝４．４００
となる。従って、分周比（Ｍ，Ｎ）は、
Ｍ：Ｎ＝４．４００：１≒８８：２０
となる。また、データ発生回路２９のデータ送出速度（ｆ）は、
ｆ（２６）＝（ｆｘ）×Ｍ÷Ｎ
＝１６．９３４４×８８÷２０
＝７４．５１ＭＨｚ
となるため、基準クロック発生回路２５、データ発生回路２９が７４．５１ＭＨｚの速度で動作するように、基準クロック発生回路２５のＭカウンタを８７→８８に設定する。
【０１２７】
このようにして、スピンドルモータを回転数一定で回転させながら、ＣＬＶ書式で記録する。
途中でデータが途切れた場合や、記録装置の設定が整わない場合、記録制御回路２３は、記録の準備が整うまでピックアップ３が記録を行わないように、記録制御信号ＥＮＶを出力して記録動作を停止させる。
【０１２８】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）データ記録装置１３は、ディスクＤをスピンドルモータ１２にてＣＡＶ方式により回転駆動し、ピックアップ装置１１の位置情報に基づいて、該ピックアップ装置１１に出力する記録信号ＳＷ４の出力速度をそのディスクＤにＣＬＶ方式のデータを記録するように制御するようにした。その結果、低トルクのスピンドルモータ１２が使用可能となり、データが記録され記録媒体の他の装置との互換性を保つ、即ち正確にＣＬＶ方式による記録を行うことができる。
【０１２９】
（２）ＶＧＡ２１は、ピックアップ装置１１にてディスクＤから読み出されたウォブル信号ＳＧ１の振幅を一定にした信号ＳＧ２を出力するようにした。その結果、ウォブル回路２２において、その信号ＳＧ２に基づいてウォブル信号の周波数の検知を容易に行うことができる。
【０１３０】
尚、前記実施形態は、以下の態様に変更してもよい。
○上記実施形態において、ＶＧＡ２１の構成を適宜変更して実施してもよい。
図１５は、別のＶＧＡ２１ａの具体的構成を示す。ＶＧＡ２１ａは、利得制御増幅器（ＧＣＡ）３１、比較器３２、フィルタ７１とから構成される。ＧＣＡ３１は、ピックアップ４の出力信号ＳＧ１を増幅して、出力信号ＳＧ２を出力する。
【０１３１】
比較器３２には、出力信号ＳＧ２と、基準電圧Ｖref とが入力される。そして、比較器３２は信号ＳＧ２と基準電圧Ｖref とを比較して、制御信号ＣＮＴＬをＧＣＡ３１に出力し、ＧＣＡ３１はその制御信号ＣＮＴＬに基づいて増幅率を変化させて、出力信号ＳＧ２の振幅を一定とするように動作する。
【０１３２】
マイコン１４には、ピックアップ装置１１の位置情報ＰＯＳが入力され、その位置情報ＰＯＳに基づいてフィルタ７１に制御信号ＦＣＳＥＴを出力する。そして、フィルタ７１ではその制御信号ＦＣＳＥＴに基づいて容量等の定数が変更されて、入力信号ＳＧ２の周波数の変化に対応するように遮断周波数が調整される。そして、フィルタ７１は、ＧＣＡ３１の出力信号ＳＧ２の中から必要な周波数成分を抽出した信号ＳＧ３を出力する。このようにＶＧＡ２１ａにフィルタ７１を備えることで、ＶＧＡ２１の出力信号ＳＧ２の周波数、即ちピックアップ装置１１の出力信号ＳＧ１の周波数が変化しても、マイコン１４から出力される制御信号ＦＣＳＥＴに基づいてフィルタ７１の遮断周波数が調整されるので所要の周波数の信号が抽出され、出力信号ＳＧ２に含まれる不要な周波数成分を確実に除去することができる。それにより記録制御回路２３におけるディスクＤの回転数の検知が容易となる。
【０１３３】
尚、フィルタ７１は異なる遮断周波数を複数備えて、制御信号ＦＣＳＥＴによりそのいずれかを選択するようにしてもよい。また、フィルタ７１を図１のＶＧＡ２１とウォブル回路２２の間に挿入して実施してもよい。
【０１３４】
○上記実施形態における基準クロック発生回路２５とデータ発生回路２９を一体化させて実施してもよい。図１６は、基準クロック発生機能とデータ発生機能を持つ信号発生回路８１のブロック回路図である。この信号発生回路８１は、基準クロック発生回路２５を構成する水晶発振器４１、インバータ回路４２、第１及び第２分周器４３，４４、位相・周波数比較器４５、チャージポンプ４６と、データ発生回路２９を構成する位相比較器５１、チャージポンプ５２、ローパスフィルタ５３、ＶＣＯ５４、Ｄ／Ａ変換器５５、出力回路５６を備える。更に、信号発生回路８１は、スイッチＳＷＡ，ＳＷＢを備え、これらスイッチＳＷＡ，ＳＷＢは図１のマイコン１４により制御される。この制御を記録制御回路２３が行う構成としてもよい。
【０１３５】
第１スイッチＳＷＡは、第１のチャージポンプ４６の出力信号ＰＯ１又は第２のチャージポンプ５２の出力信号ＰＯ２をローパスフィルタ５３に供給するように接続されている。第２スイッチＳＷＢは、ＶＣＯ５４の出力信号である基準クロック信号ＣＬＫを第２分周器４４又は第２の位相比較器５１へ供給するように接続されている。
【０１３６】
マイコン１４は、先ず基準クロック発生機能を使用するように第１及び第２スイッチＳＷＡ，ＳＷＢを切り替える。信号発生回路８１は、先ずディスクＤから読み出したウォブル信号ＳＧ１及びピックアップ装置１１の位置情報ＰＯＳに基づいて第１及び第２分周器４３，４４の分周比Ｍ，Ｎが設定され、基準クロック信号ＣＬＫをピックアップ装置１１の位置に対応する周波数にロックする。マイコン１４はこれを検知し、データ発生機能を使用するように第１及び第２スイッチＳＷＡ，ＳＷＢを切り替える。すると、信号発生回路８１は、ＥＦＭ変調信号ＳＷ３を基準信号として、基準クロック信号ＣＬＫの位相を修正し、このクロック信号ＣＬＫに基づいて記録信号ＳＷ４をピックアップ装置１１へ出力する。
【０１３７】
このように、信号発生回路８１を構成することで、基準クロック発生回路２５又はデータ発生回路２９のローパスフィルタ及びＶＣＯを省略することができ、素子数を減らしてデータ記録回路の回路規模をその分小さくすることができる。
【０１３８】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）  モータで回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録装置であって、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御することを特徴とするデータ記録装置。
（付記２）  モータで回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録装置であって、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式又はゾーン線速度一定方式のデータを記録するように制御することを特徴とするデータ記録装置。
（付記３）  前記ピックアップ装置の記録媒体上の位置と、前記ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により、データの出力速度を制御する記録制御回路を備えたことを特徴とする付記１又は２記載のデータ記録装置。
（付記４）  前記ピックアップ装置にて前記記録媒体から読み出されたウォブル信号の振幅を一定にして出力する可変利得増幅器を備えたことを特徴とする付記３記載のデータ記録装置。
（付記５）  前記可変利得増幅器の出力信号から前記記録媒体の回転数を検知するウォブル回路を備え、前記記録制御回路は前記ウォブル回路からの回転数に基づいて前記データの出力速度を制御することを特徴とする付記４記載のデータ記録装置。
（付記６）  前記ピックアップ装置の記録媒体上の位置に応じて、遮断周波数を調整可能としたフィルタを備え、前記ウォブル回路は該フィルタの出力信号から前記記録媒体の回転数を検知することを特徴とする付記５記載のデータ記録装置。
（付記７）  所定周波数の発振信号を分周して基準クロック信号を生成する基準クロック発生回路と、
前記基準クロック信号に応答して記憶したデータを出力するデータバッファと、
前記データバッファの出力信号をＥＦＭ変調し、該変調データを前記基準クロック信号に応答して出力する変調回路と、
前記変調回路の出力信号から前記ＣＬＶ方式あるいはＺＣＬＶ方式のデータを生成し前記ピックアップ装置に出力するデータ発生回路とを備え、
前記記録制御回路は、前記ウォブル信号の周波数により検知された前記ディスクの回転数を所望の回転数となるように前記モータに制御信号を出力し、前記ピックアップ装置の位置情報と前記記録媒体の回転速度に基づいて記録データの出力速度を決定する前記基準クロック発生回路の分周比を設定する
ことを特徴とする付記３記載のデータ記録装置。
（付記８）  前記基準クロック発生回路は、ピックアップ装置の位置情報に応じて調整されるバイアスの入力に基づいて電圧制御発振器からの出力信号が段階的に調整され、該出力信号を基準クロック信号として出力することを特徴とする付記７記載のデータ記録装置。
（付記９）  前記データ発生回路は、前記変調回路の出力信号に内部クロック信号をロックさせ、該内部クロック信号に基づいて所定の方式のデータを前記ピックアップ装置に出力することを特徴とする付記７又は８記載のデータ記録装置。
（付記１０）  回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録方法であって、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御することを特徴とするデータ記録方法。
（付記１１）  回転駆動される記録媒体にピックアップ装置を介してデータを記録するデータ記録方法であって、
前記記録媒体を角速度一定方式により回転駆動し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式又はゾーン線速度一定方式のデータを記録するように制御することを特徴とするデータ記録方法。
（付記１２）  前記ピックアップ装置の記録媒体上の位置と、前記ピックアップ装置にて記録媒体から読み出されたウォブル信号の周波数により、データの出力速度を制御することを特徴とする付記１０又は１１記載のデータ記録方法。
（付記１３）  前記ピックアップ装置にて前記記録媒体から読み出されたウォブル信号の振幅を一定にすることを特徴とする付記１２記載のデータ記録方法。
（付記１４）  前記振幅が一定の信号から前記記録媒体の回転数を検知し、該回転数に基づいて前記データの出力速度を制御することを特徴とする付記１３記載のデータ記録方法。
（付記１５）  前記ピックアップ装置の記録媒体上の位置に応じて、遮断周波数を調整したフィルタを通過させた信号から前記記録媒体の回転数を検知することを特徴とする付記１４記載のデータ記録方法。
（付記１６）  所定周波数の発振信号を分周して基準クロック信号を生成し、外部からの記録データをＥＦＭ変調し、該変調データを前記基準クロック信号に応答して出力し、前記変調信号から前記ＣＬＶ方式あるいはＺＣＬＶ方式のデータを生成し、
前記ウォブル信号の周波数により検知された前記記録媒体の回転数を所望の回転数となるように前記モータに制御信号を出力し、前記ピックアップ装置の位置情報と前記記録媒体の回転速度に基づいて記録データの出力速度を決定する前記基準クロック信号を生成する分周比を設定する
ことを特徴とする付記１２記載のデータ記録方法。
（付記１７）  前記ピックアップ装置の位置情報に応じて調整されるバイアスの入力に基づいて前記基準クロック信号の周波数を段階的に調整することを特徴とする付記１６記載のデータ記録方法。
（付記１８）  前記変調後の信号に内部クロック信号をロックさせ、該内部クロック信号に基づいて前記変調後の信号を所定の方式のデータとして前記ピックアップ装置に出力することを特徴とする付記１６又は１７記載のデータ記録方法。
（付記１９）  記録媒体を回転駆動するモータと、
前記記録媒体にデータを記録するピックアップ装置と、
前記記録媒体を角速度一定方式により回転駆動するように前記モータを制御し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御するデータ記録装置と
を備えたことを特徴とするディスク装置。
（付記２０）  記録媒体を回転駆動するモータと、
前記記録媒体にデータを記録するピックアップ装置と、
前記記録媒体を角速度一定方式により回転駆動するように前記モータを制御し、前記ピックアップ装置の位置情報に基づいて、該ピックアップ装置に出力する記録データの出力速度を該記録媒体に線速度一定方式のデータを記録するように制御するデータ記録装置と
を備えたことを特徴とするディスク装置。
【０１３９】
【発明の効果】
以上詳述したように、本発明によれば、記録媒体を等速回転で駆動してモータの小型化及び低消費電力化を図りながら、ＣＬＶ方式及びＺＣＬＶ方式のフォーマットでデータを記録するデータ記録装置、データ記録方法及びディスク装置を提供することができる。
【図面の簡単な説明】
【図１】  一実施形態のデータ記録装置のブロック図である。
【図２】  ピックアップ装置の出力周波数特性図である。
【図３】  ピックアップ装置の出力振幅特性図である。
【図４】  ＶＧＡのブロック回路図である。
【図５】  ＧＣＡを示す回路図である。
【図６】  比較器を示す回路図である。
【図７】  ＶＧＡの動作を示す波形図である。
【図８】  比較器の入出力特性図である。
【図９】  記録制御回路のブロック回路図である。
【図１０】  基準クロック発生回路のブロック回路図である。
【図１１】  データ発生回路のブロック回路図である。
【図１２】  位相比較器のブロック回路図である。
【図１３】  ＥＦＭ信号の波形図である。
【図１４】  ＶＣＯの入出力特性図である。
【図１５】  別のＶＧＡのブロック回路図である。
【図１６】  基準クロック及びデータ発生回路のブロック回路図である。
【図１７】  ＣＬＶ方式のディスクフォーマットを示す説明図である。
【図１８】  ＣＬＶ方式の特性を示す説明図である。
【図１９】  ＺＣＬＶ方式のディスクフォーマットを示す説明図である。
【図２０】  ＺＣＬＶ方式の特性を示す説明図である。
【図２１】  ＣＡＶ方式のディスクフォーマットを示す説明図である。
【図２２】  ＣＡＶ方式の特性を示す説明図である。
【符号の説明】
１１  ピックアップ装置
１２  スピンドルモータ
１３  データ記録装置
２１  利得可変増幅器（ＶＧＡ）
２３  記録制御回路
２５  基準クロック発生回路
２７  データバッファ
２８  ＥＦＭ変調回路
２９  データ発生回路
【図１】
0004523117.tif 000002
【図２】
0004523117.tif 000003
【図３】
0004523117.tif 000004
【図４】
0004523117.tif 000005
【図５】
0004523117.tif 000006
【図６】
0004523117.tif 000007
【図７】
0004523117.tif 000008
【図８】
0004523117.tif 000009
【図９】
0004523117.tif 000010
【図１０】
0004523117.tif 000011
【図１１】
0004523117.tif 000012
【図１２】
0004523117.tif 000013
【図１３】
0004523117.tif 000014
【図１４】
0004523117.tif 000015
【図１５】
0004523117.tif 000016
【図１６】
0004523117.tif 000017
【図１７】
0004523117.tif 000018
【図１８】
0004523117.tif 000019
【図１９】
0004523117.tif 000020
【図２０】
0004523117.tif 000021
【図２１】
0004523117.tif 000022
【図２２】
0004523117.tif 000023