(57)【特許請求の範囲】
【請求項１】
絶縁性基板上に非晶質シリコン薄膜を製膜する工程と、
表面に触媒金属を含有する単結晶シリコン基板と前記非晶質シリコン薄膜とを接触させる工程と、
前記単結晶シリコン基板と前記非晶質シリコン薄膜との接触部分の温度が４００℃〜６００℃で熱処理して前記非晶質シリコン薄膜の一部に結晶化領域を形成する工程と、を具備する結晶性半導体薄膜の製造方法であって、
前記熱処理において、前記非晶質シリコン薄膜の前記触媒金属のない状態における結晶化温度よりも低い第１の温度に前記非晶質シリコン薄膜を設定し、前記単結晶シリコン基板を前記第１の温度よりも高い第２の温度に設定することを特徴とする結晶性半導体薄膜の製造方法。
【請求項２】
前記結晶化領域における隣接部分の結晶配向方向のずれが５度以下であることを特徴とする請求項１記載の結晶性半導体薄膜の製造方法。
【請求項３】
前記熱処理において、前記非晶質シリコン薄膜の前記触媒金属のない状態における結晶化温度よりも低い第１の温度に前記非晶質シリコン薄膜を設定し、前記単結晶シリコン基板を前記第１の温度よりも高い第２の温度に設定するとともに、
接触させた前記単結晶シリコン基板と前記非晶質シリコン薄膜とを４００℃〜６００℃で熱処理して前記非晶質シリコン薄膜の一部に結晶化領域を形成する第１の熱処理工程と、前記単結晶シリコン基板と前記非晶質シリコン薄膜とを分離する工程と、
前記単結晶シリコン基板と分離した前記非晶質シリコン薄膜を前記第１の熱処理工程よりも高い温度で熱処理して前記結晶化領域から結晶を成長させる第２の熱処理工程と、
をさらに具備することを特徴とする請求項１記載の結晶性半導体薄膜の製造方法。
【請求項４】
前記触媒金属に、Ｎｉ、Ｃｏ、Ａｕ、Ｐｄ、Ｐｔ、Ｃｕ、Ｆｅのうちの少なくとも１種類を用いることを特徴とする請求項１記載の結晶性半導体薄膜の製造方法。
【請求項５】
前記触媒金属が、前記単結晶シリコン基板に周期的に配置されていることを特徴とする請求項１記載の結晶性半導体薄膜の製造方法。
【請求項６】
前記単結晶シリコン基板表面に周期的に突部が形成されており、前記突部と前記非晶質シリコン薄膜とを接触させることを特徴とする請求項１記載の結晶性半導体薄膜の製造方法。
【請求項７】
前記非晶質シリコン薄膜表面に周期的に突部が形成されており、前記突部と前記単結晶シリコン基板とを接触させることを特徴とする請求項１記載の結晶性半導体薄膜の製造方法。
【請求項８】
前記非晶質シリコン薄膜表面の前記単結晶シリコン基板と接触していない部分の一部が絶縁膜で覆われることを特徴とする請求項６または７記載の結晶性半導体薄膜の製造方法。
【請求項９】
請求項１から８記載の方法で形成した結晶性半導体薄膜を半導体層として用いて薄膜トランジスタを形成することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は薄型・軽量であり、低電圧駆動が可能で更にカラー化も容易である等の特徴を有し、近年、パーソナルコンピュータ、ワープロなどの表示装置として利用されている。中でも各画素毎に、スィッチング素子として薄膜トランジスタ（ＴＦＴ）を設けたいわゆるアクティブマトリックス型液晶表示装置は、多画素でもコントラスト、レスポンス等において劣化が少なく、更に、中間調表示も可能であることから、フルカラーテレビや、ＯＡ用の表示装置として現在最適な表示方式となっている。
【０００３】
このアクティブマトリックス型液晶表示装置は、アレイ基板と対向基板の２枚の平面ガラス基板と、これらの基板間に挟まれた液晶層とからなる基板構成をとっている。具体的には一方のガラス基板、即ち、対向基板上に、各画素に対応したカラーフィルター配列と、透明電極（対向電極）とが形成されており、他方のアレイ基板に、マトリックス状に配列された透明電極からなる画素電極と、各画素電極にソース電極が接続されたＴＦＴが設けられている。ＴＦＴのゲート電極は、アドレス線に接続され、ドレイン電極はアドレス線と垂直方向に設けられたデータ線に接続されている。
【０００４】
このように構成された液晶表示装置は、所定のタイミングでアドレス線、データ線にそれぞれアドレス信号、データ信号を印加することにより、各画素電極に表示に対応した電圧を選択的に印加することができる。液晶層の配向、即ち光透過率は、対向電極と画素電極の電位差で制御でき、これにより任意の表示が可能となる。このような液晶表示装置の詳細はＴ．Ｐ．Ｂｒｏｄｙらの文献（ＩＥＥＥ  Ｔｒａｎｓ．  ｏｎ  Ｅｌｅｃｔｒｏｎ．  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．  ＥＤ−２０，  Ｎｏｖ．，  １９７３，  ｐｐ．９９５−１００１）に述べられている。
【０００５】
従来ＴＦＴの半導体材料としては、非晶質Ｓｉや多結晶Ｓｉなどが用いられていた。特に多結晶Ｓｉを用いたアクティブマトリックス型の液晶表示装置では、ゲート線およびデータ線に駆動信号を印加するための駆動回路を同一基板内に形成でき、表示パネルの小型化や配線の接続の高い信頼性が得られるなどの利点がある。この内蔵駆動回路の特性はＴＦＴの特性に大きく依存し、ＴＦＴ特性が優れているほど、高速回路や高機能回路が実現できる。例えば、ＴＦＴアクティブマトリックス型液晶表示装置を単なる表示装置機能だけでなく、各種入出力機能、演算機能、画像処理機能なども内蔵した高機能型表示装置とすることも可能となる。
【０００６】
図２７は従来のＴＦＴの半導体材料として用いる、多結晶Ｓｉ薄膜の表面を示す図である。また、図２８は図２７のａ−ａ′間の断面図である。絶縁性基板２８１上に、ＳｉＯ２などの絶縁膜２８２を介して多結晶Ｓｉ薄膜２８３が形成されている。絶縁性基板２８１は、主にガラス基板を用いる。この多結晶Ｓｉ薄膜２８３は、結晶粒とよばれる微小な結晶領域２７１から構成されており、各結晶領域２７１内部の結晶配向性がそれぞれ異なるため、粒と粒の境界には結晶の不連続面となる結晶粒界２７２が形成される。多結晶Ｓｉ薄膜２８３の製造方法は、非晶質Ｓｉ薄膜を熱処理により固相状態での結晶化を行う方法、エキシマレーザーを照射し、溶融結晶化を行う方法などがある。
【０００７】
しかし、多結晶Ｓｉ薄膜を半導体層として構成されたＴＦＴは、単結晶Ｓｉ基板に直接形成されるＭＯＳＦＥＴに比べれば移動度が低く、回路性能もＭＯＳＦＥＴを用いた回路よりも劣っている。これは、単結晶と異なり、多結晶Ｓｉが小さな結晶粒の集まりで構成されているため、結晶粒内では単結晶Ｓｉに近い物性が得られるものの、それぞれの結晶粒が接する結晶粒界において、結晶の連続性がないことにより、多くの欠陥を含むためである。この事から、多結晶Ｓｉ薄膜で形成されたＴＦＴは移動度が低くなり、かつオフ状態からオン状態への立上り特性、つまりＳファクターもそれほど急峻にはならないという問題があった。多結晶Ｓｉ薄膜の各結晶粒が粒界欠陥をもつのは、Ｓｉ結晶の配向が制御されておらず、各結晶粒の結晶配向方向が異なるためである。
【０００８】
結晶性の優れたＳｉ薄膜を得る方法としては、図２９に示す方法がある。これは、単結晶Ｓｉ基板２９１上にＳｉＯ２などの絶縁薄膜２９２を形成し、その一部に開口部２９３を設けて非晶質Ｓｉ薄膜２９４を成膜し、開口部２９３と単結晶Ｓｉ基板２９１とが接する部分を核として、熱処理による結晶化をその核から進行させる固相状態での結晶化である。この方法では結晶性はすぐれるものの、単結晶Ｓｉ基板２９１上に形成されるため、液晶表示装置やイメージセンサーなど、基板の透光性が必要な用途には使用できなかった。さらに、単結晶Ｓｉ基板は現状で８インチ（２００ｍｍ）長径程度の大きさが最大であり、大面積の電子装置には適用できなかった。
【０００９】
また、石英基板上に単結晶Ｓｉ基板を直接接着させ、石英基板と接しない側から単結晶Ｓｉ基板を研磨・エッチングにより削り取り、単結晶Ｓｉ薄膜を得る方法もある。しかしこの方法では、厚さ１００ｎｍ程度の膜厚で単結晶Ｓｉ薄膜を均一に形成することは極めて困難であり、また、接着界面での特性の不均一性などにより素子特性にも悪影響を及ぼすという問題があった。
【００１０】
【発明が解決しようとする課題】
上述のごとく、従来の絶縁性基板上に形成されたＳｉ半導体薄膜は、非晶質Ｓｉ，あるいは多結晶Ｓｉを用いているため、ＴＦＴ特性が単結晶ＳｉのＭＯＳＦＥＴに比べ大幅に劣るという問題があった。また、単結晶Ｓｉ基板上に、開口部を設けた絶縁膜を製膜し、その上に製膜した非晶質Ｓｉ薄膜を結晶化させる方法では、透光性が得られず、さらに、大面積のものは得られなかった。また、単結晶Ｓｉを絶縁性基板上に貼り付け、それを削り取る方法では、接着の不均一性や基板との結合不安定性、さらには接着したＳｉ基板のエッチング除去の際に、所望のＳｉ膜厚を高精度・高均一で実現すること等が極めて困難であった。このため、現在のＴＦＴは移動度などの特性に問題があり、液晶表示装置などに応用した場合、高速回路、高精度アナログ回路などの実現が困難であった。
【００１１】
これらに鑑み、本願はガラス基板等の絶縁性基板上に、結晶配向性の優れたＳｉ結晶薄膜を形成し、このＳｉ結晶薄膜を用いて形成したＴＦＴの移動度をあげることや、しきい値電圧制御を行なうこと、また急峻なオンーオフの電流立上り特性などの実現を目的とする。
【００１２】
【課題を解決するための手段】
そこで本発明の第１は、絶縁性基板上に非晶質シリコン薄膜を製膜する工程と、表面に触媒金属を含有する単結晶シリコン基板と前記非晶質シリコン薄膜とを接触させる工程と、前記単結晶シリコン基板と前記非晶質シリコン薄膜との接触部分の温度が４００℃〜６００℃で熱処理して前記非晶質シリコン薄膜の一部に結晶化領域を形成する工程と、を具備する結晶性半導体薄膜の製造方法であって、前記熱処理において、前記非晶質シリコン薄膜の前記触媒金属のない状態における結晶化温度よりも低い第１の温度に前記非晶質シリコン薄膜を設定し、前記単結晶シリコン基板を前記第１の温度よりも高い第２の温度に設定することを特徴とする結晶性半導体薄膜の製造方法を提供する。
【００１３】
本発明に係る結晶性半導体薄膜の製造方法は、前記熱処理において、前記非晶質シリコン薄膜の前記触媒金属のない状態における結晶化温度よりも低い第１の温度に前記非晶質シリコン薄膜を設定し、前記単結晶シリコン基板を前記第１の温度よりも高い第２の温度に設定するとともに、接触させた前記単結晶シリコン基板と前記非晶質シリコン薄膜とを４００℃〜６００℃で熱処理して前記非晶質シリコン薄膜の一部に結晶化領域を形成する第１の熱処理工程と、前記単結晶シリコン基板と前記非晶質シリコン薄膜とを分離する工程と、前記単結晶シリコン基板と分離した前記非晶質シリコン薄膜を前記第１の熱処理工程よりも高い温度で熱処理して前記結晶化領域から結晶を成長させる第２の熱処理工程と、をさらに具備することを特徴とするものである。
【００１４】
本発明に係る結晶性半導体薄膜の製造方法は、前記結晶化領域における隣接部分の結晶配向方向のずれが５度以下であることを特徴とするものである。
【００２７】
【発明の実施の形態】
（第1の実施形態）
図１、図２は、本発明による結晶性半導体薄膜の形成方法の第１の実施形態を示す図である。これらの図に沿って、第１の実施形態の結晶性半導体薄膜の形成方法を説明する。
【００２８】
まず、図１に示すように、ガラスからなる絶縁性基板１１上に、ＳｉＯ２やＳｉＮなどの絶縁層１２をスパッタ法あるいは気相反応成長法（ＣＶＤ法）などで約２００ｎｍの厚さとなるよう成膜し、その上に非晶質Ｓｉ薄膜１３をスパッタ法あるいはＣＶＤ法などで膜厚約１００ｎｍに成膜する。膜厚はデバイスの仕様で決まるが、結晶化を行なうためには、約１０ｎｍ以上の厚さであれば特に問題はない。また、本実施形態では絶縁性基板１１として、ガラス基板を使用するが、ＡｌＮセラミック基板、金属基板などを用いてもよい。なお、非晶質Ｓｉ膜中の不純物が多い場合は結晶化に支障がでるため、Ｂ，Ｐなどをドープする場合は約５×１０１８／ｃｍ３以下にすることが望ましい。また、ＣＶＤ法などで成膜した非晶質Ｓｉ薄膜は％オーダーの水素を含み、結晶化の障害となるので、熱処理により十分低減させることが好ましい。本実施形態では、約５００℃で約３０分間熱処理することにより、初期濃度約５％の膜中水素濃度を約１％以下まで低減させる。
【００２９】
つぎに、結晶配向制御用の単結晶Ｓｉ基板１４として、本実施形態では｛１１１｝面を主面とする、抵抗率約１０Ωｃｍのｐ型基板を使用する。そして結晶化を促進する触媒金属として、Ｎｉを単結晶Ｓｉ基板１４の表面に厚さ約１０ｎｍスパッタ法で成膜し、約３００℃で約３０分間熱処理をした後、表面のＮｉ層をエッチング除去する。なお、成膜中の反応において、Ｓｉ表面でＮｉ原子がＳｉと結合する場合は、この熱処理は必ずしも必要ではない。ここで、Ｎｉはイオン注入、拡散などの方法で単結晶Ｓｉ基板表面に導入してもよい。
【００３０】
次に、非晶質Ｓｉ薄膜１３の表面、および単結晶Ｓｉ基板１４の表面を十分洗浄し、自然酸化膜などを除去した後、両基板を接触させる。そして両基板を、Ｎ２雰囲気中に温度を約５００℃として、約１０時間保持する。通常、約５００℃では非晶質Ｓｉ薄膜１３の結晶化は起こらない。しかし、図1の拡大部分に示すように、非晶質Ｓｉ薄膜１３の接触部１５においては、結晶化温度を低下させるＮｉ触媒の効果により、低温固相成長が始まる。この非晶質Ｓｉ薄膜１３上で成長がはじまる結晶の結晶配向方向は、単結晶Ｓｉ基板１４と同じ方位となる。
【００３１】
その後、熱処理が進むと、Ｓｉ薄膜１３の接触部１５のまわりの結晶化領域１６が図２の矢印で示すように拡大することにより、非晶質領域１７も結晶化される。以上から非晶質Ｓｉ薄膜１３は全面が結晶化領域１６となり、この結晶化領域１６は全域にわたりほぼ実質的に、単結晶Ｓｉ基板１４と同じ｛１１１｝結晶面を有する単結晶薄膜となった。またこの結晶化領域１６の結晶配向方向は単結晶Ｓｉ基板１４と同じ結晶配向方向であるため、結晶の不連続面となる粒界はほとんど発生しない。
【００３２】
結晶化領域１６について、透過型電子顕微鏡を用いて、各領域の電子線回折パターンを観測し、結晶配向方向を評価すると、結晶核となる単結晶Ｓｉ基板からの結晶配向方向のずれはほぼ５度以下であり、隣接する結晶化領域間ではこれら面方位、および結晶配向方向のずれはほぼ３度以下であった。このため、隣接する結晶化領域１６間の結晶粒界はほとんど連続となり、明瞭な不連続領域はみられなかった。しかし、上記結晶化温度を例えば約４００℃以下等、極端に下げてくると、隣接する結晶化領域１６間の結晶配向方向のずれが大きくなり、結晶粒界が明瞭に現れてくる。これは、約４００℃以下とすると、触媒を用いても結晶の成長速度が著しく遅くなり、結晶面、結晶配向方向のそろった結晶核が大きく成長せず、その後に高温で結晶化を行なうと、多結晶化してしまうためである。ほぼ連続的な結晶粒界を得るためには、隣接する結晶化領域の結晶配向方向のずれが５度以下、より望ましくは３度以下になるよう結晶化温度を選択することが好ましい。
【００３３】
本実施形態は、絶縁層１２上に成膜された非晶質Ｓｉ薄膜１３を単結晶Ｓｉ基板１４と接触させ、本来ならば非晶質Ｓｉ薄膜１３の結晶化が起こらない温度で熱処理を行なっている。しかし、ここであらかじめ単結晶Ｓｉ基板１４表面に、結晶化温度を下げ結晶化促進の効果のある触媒金属を混入させておくことにより、両基板の接触部１５から結晶化が行われる。接触部１５は全て、結晶面、結晶配向方向のそろった単結晶Ｓｉ基板１４に接触しているために、結晶面、結晶配向方向のそろった結晶が成長し、非晶質Ｓｉ薄膜の結晶化の配向制御を可能とし、単結晶を形成する。
【００３４】
本実施形態では、単結晶Ｓｉ基板として、｛１１１｝面を主面とする抵抗率約１０Ωｃｍのｐ型基板を用いたが、結晶面方位、および基板の導電性は制約されるものではない。例えば、{１００}面を主面とする単結晶Ｓｉ基板を用いても良く、この場合、得られるＳｉ薄膜の面方位は{１００}面となる。
【００３５】
また、本発明において触媒金属とは、非晶質半導体薄膜の結晶化温度を下げることが可能な金属であれば良く、触媒金属の種類は限定されない。本実施形態ではＮｉ原子を用いたが、Ｎｉの他にもＣｏ、Ａｕ、Ｐｄ、Ｐｔ、ＣｕまたはＦｅ等のうち少なくとも１種類を用いてもよい。
【００３６】
この他、ガラス基板上の非晶質Ｓｉ薄膜１３と、単結晶Ｓｉ基板１４を接触させる際に、排気能力を有する密閉空間内で、両基板のＳｉ表面の酸化膜をドライエッチングした後、同一装置内で連続的に熱処理を開始すると、結晶核発生をより確実に行うことができる。
【００３７】
（第２の実施形態）
次に本発明の第２の実施形態について説明する。第２の実施形態については、第１の実施形態と異なる部分を中心に、第１の実施形態の説明で用いた図１を用いて説明する。
【００３８】
本実施形態では第１の実施形態と同様に、絶縁性基板１１上に、絶縁層１２として、ＳｉＯ２を約２００ｎｍとなるよう成膜し、その上に非晶質Ｓｉ薄膜１３をプラズマＣＶＤ法で膜厚約１００ｎｍとなるよう成膜する。その後、約５００℃で約３０分間熱処理を行い、非晶質Ｓｉ薄膜１３中の水素濃度を十分低減させる。
【００３９】
つぎに、｛１１１｝面を主面とする単結晶Ｓｉ基板１４の表面に結晶化を促進する触媒金属として、Ｎｉを厚さ約１０ｎｍとなるようスパッタ法で成膜し、約３００℃で約３０分間熱処理を行なった後、表面のＮｉ層をエッチング除去する。
【００４０】
次に、非晶質Ｓｉ薄膜１３表面および単結晶Ｓｉ基板１４の表面を十分洗浄し、自然酸化膜などを除去した後、両基板を接触させ、第１の熱処理工程として、Ｎ２雰囲気中で温度を約５００℃として、約２時間保持する。この間、両基板が接触している非晶質Ｓｉ薄膜１３の接触部１５において、Ｎｉ触媒の効果により低温固相成長が始まり、結晶化が行われる。
【００４１】
この後両基板を分離すると、非晶質Ｓｉ薄膜１３に結晶化した複数の結晶化領域１６を得ることができる。各結晶化領域１６内の結晶面、結晶配向方向は、単結晶Ｓｉ基板１４と同じとなっている。このため、第２の熱処理工程として、非晶質Ｓｉ薄膜１３を再びＮ２雰囲気中で、今度は約５５０℃で約３時間熱処理することにより、非晶質Ｓｉ薄膜１３の非晶質領域１７が、結晶化領域１６が拡大することにより結晶化される。結晶化領域１６の結晶面は、単結晶Ｓｉ基板１４と同じであるため、Ｓｉ薄膜１３は全域にわたり｛１１１｝結晶面を有する単結晶薄膜となった。また、結晶化領域１６の結晶配向方向も、単結晶Ｓｉ基板１４と同じであるために、結晶の不連続面となる粒界はほとんど発生しない。
【００４２】
本実施形態では、まず単結晶Ｓｉ基板１４と非晶質Ｓｉ薄膜１３を接触させ第１の熱処理工程を行なうことにより結晶化領域１６を形成し、その後に単結晶Ｓｉ基板１４と非晶質Ｓｉ薄膜１３を分離して第２の熱処理工程を行なうことにより全面を結晶化させる。このようにすることで、初期の結晶化領域１６形成のための第１の熱処理工程の条件と、全面にわたる結晶化の第２の熱処理工程の条件を独立に選ぶことが可能となり、工程時間を短縮することが可能である。
【００４３】
つまり、本来ならば非晶質Ｓｉ薄膜１３の結晶化が起こらない低温で第１の熱処理工程を行ない、触媒金属の作用により接触部１５のみで結晶の核となる結晶化領域１６を形成し、その後に高温で第２の熱処理工程を行ない全面を結晶化する際に、結晶化の速度を上げることができるのである。高温のみの1工程で熱処理を行なうと、非晶質Ｓｉ薄膜１３の様々な部分で、結晶面、結晶配向方向の制御されない結晶核が形成されるが、まず非晶質Ｓｉ薄膜１３の結晶化が起こらない低温で熱処理を行なうことにより、接触部１５のみで、結晶面、結晶配向方向の制御がなされた結晶化領域１６が形成される。その後に、高温で熱処理を行なう際は、新たに結晶面、結晶配向方向の制御されない結晶核が形成されても、既に低温で熱処理した際に形成された結晶化領域１６があり、結晶成長が行われているため、先に形成されたこの結晶化領域１６の成長によって新たな結晶核の成長は阻害され、最終的に結晶化領域１６が拡大して全面を覆い、結晶化される。よって、全面の結晶面、結晶配向方向が制御されることになる。なお、本実施形態では、第１の熱処理工程後に、非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４を分離してから、熱処理条件を変化させたが、両基板を分離せずに、熱処理条件を連続的に変化させてもよい。
【００４４】
なお、第２の熱処理工程の温度も、約６００℃以上とすると、非晶質領域１７においても独立に結晶化が進むようになり、結晶化領域１６と異なった結晶が高速に成長するため、単一の結晶が実現できなくなり、結晶粒界が発生するようになる。従って、熱処理温度は約６００℃以下が望ましい。
【００４５】
ただし、結晶化が完全に進み、結晶化領域１６が全て連続となった後に、例えば約６００℃程度の熱処理を施すと、結晶化領域１６内の微少な結晶欠陥を低減するのに効果的である。
【００４６】
（第３の実施形態）
図３、図４は、本発明による結晶性Ｓｉ薄膜の製造方法の第３の実施形態を示すものである。本実施形態は、単結晶Ｓｉ基板上の触媒金属を形成する場所を限定するものである。第３の実施形態について、第２の実施形態と異なる部分を中心に、図３、図４に沿って説明する。
【００４７】
本実施形態では、第２の実施形態と同様にして、図１のように絶縁性基板１１上に絶縁層１２を形成し、絶縁層１２上に非晶質Ｓｉ薄膜１３を形成する。
【００４８】
図３は単結晶Ｓｉ基板１４の表面であり、図３に示すように、単結晶Ｓｉ基板表面３１には、周期的に触媒金属を含有する触媒金属含有領域３２を形成する。この触媒金属含有領域３２は、あらかじめ単結晶Ｓｉ基板表面３１の触媒金属含有領域３２とする以外の部分にレジストを塗布形成し、全面にＮｉなどの触媒金属を成膜し、その後リフトオフすることにより触媒金属含有領域３２以外の触媒金属を除去する。本実施形態では、触媒金属含有領域３２は約５×５μｍ２の大きさで、Ｘ方向、Ｙ方向ともピッチが約３０μｍとなるよう形成した。
【００４９】
このほか、単結晶Ｓｉ基板表面３１を酸化し、酸化膜を形成して触媒金属含有領域３２を形成しても良い。この場合は、単結晶Ｓｉ基板表面３１の酸化膜の上にレジストをパターニングして、酸化膜をエッチングした後、レジストを剥離し、全面に触媒金属を製膜してから酸化膜をエッチングする。このことにより、酸化膜上の触媒金属も取り除かれ、レジストパターン以外の部分が触媒金属含有領域３２となる。
【００５０】
次に、第２の実施形態と同様な条件で、非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４を接触させて第１の熱処理工程を行なうことにより結晶化を行う。その後、両基板を分離する。図４は非晶質Ｓｉ薄膜１３の表面であり、図４に示すように、非晶質Ｓｉ薄膜表面４１には、触媒金属含有領域３２に対応した部分に、結晶化領域１６が形成される。この単結晶Ｓｉ基板１４と分離した非晶質Ｓｉ薄膜１３を、約５５０℃で約１０時間保持し、第２の熱処理工程を行なうことにより結晶化領域１６を拡大させ、非晶質Ｓｉ薄膜表面４１全体を結晶化する。
【００５１】
結晶化領域１６の形成された非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４とを分離する際には、両基板の接触部に微少な膜損傷が発生する場合がある。これは、この接触部で結晶化が起こり、両基板間に結合が生じているために、両基板の分離の際に膜損傷が起こるのである。この膜損傷は極めて軽微であるが、この部分にＴＦＴが形成された場合には、ＴＦＴ特性に影響が出る可能性がある。この膜損傷は、単結晶Ｓｉ基板１４との結合のある結晶化領域１６のみで起こるため、本実施形態では、結晶化領域１６となる部分を、非晶質Ｓｉ基板１４全面でなく、規則的に配置することにより、膜損傷の起こりうる場所を限定することができる。本実施形態では、両基板の剥離工程で発生しうる膜損傷が触媒金属含有領域３２内に限定されるため、必要に応じて、ＴＦＴ素子を触媒金属含有領域３２の外側に形成することにより、ＴＦＴ特性の劣化を避けることが可能となる。
【００５２】
（第４の実施形態）
図５〜図９は、本発明による結晶性Ｓｉ薄膜の形成方法の第４の実施形態を示す図である。図５〜図９を用いて第４の実施形態を説明する。
【００５３】
本実施形態では、結晶面、結晶配向方向を制御する為の単結晶Ｓｉ基板１４に、図５〜図８に示す手順で凸部を設け、その凸部と絶縁性基板１１上の非晶質Ｓｉ薄膜１３を接触させ、結晶化を行なう。
【００５４】
まず図５において、｛１００｝結晶面を主面とする単結晶Ｓｉ基板１４上に、ＳｉＯ２から成る酸化膜５１を約１００ｎｍの厚さで成長させる。しかる後、感光性レジストを塗布し露光現像を行なうことにより、大きさ約３×３μｍ２のパターン５２を約１０μｍピッチで形成する。そして、図6に示すようにこのパターン５２をマスクとして、酸化膜５１をエッチングする。
【００５５】
次に、パターニングされた酸化膜５１をマスクとして、単結晶Ｓｉ基板１４表面の異方性ウェットエッチングを行う。異方性エッチング液として、本実施形態では、エチレンジアミン（（ＮＨ２）２ＣＨ２）とピロカテコール(Ｃ６Ｈ４（ＯＨ）２)混合液を用いた。異方性ウェットエッチングを行なうことにより、図７に示すように、単結晶Ｓｉ基板１４表面に、側壁に｛１１１｝面を有する４角錘状のＳｉパターン７１が形成される。ここで、Ｓｉパターン７１の頂点は必ずしも点である必要はなく、平坦面を有していてもよい。
【００５６】
次に、図８に示すように、エッチングマスクであるパターニングされた酸化膜５１をエッチング除去する。その後、単結晶Ｓｉ基板１４全面にＮｉを厚さ約５ｎｍとなるようスパッタによって成膜し、約３００℃で約３０分間熱処理を行い、表面のＮｉ層をエッチング除去することにより、配向用単結晶Ｓｉ基板が完成する。
【００５７】
次に、図９に示すように、ガラスから成る絶縁性基板１１上の、ＳｉＯ２からなる約２００ｎｍの厚さの絶縁層１２の上に成膜された、約１００ｎｍの厚さの非晶質Ｓｉ薄膜１３と、前記単結晶Ｓｉ基板１４を対向させて接触させる。非晶質Ｓｉ薄膜１３の水素濃度は、第１の実施形態と同様な方法で低減させておく。これを、Ｎ２雰囲気中、温度約５５０℃で３０分間、熱処理を行う。この処理により、非晶質Ｓｉ薄膜１３のＳｉパターン７１との接触部分が結晶化され、結晶化領域１６を形成する。また、その結晶面は｛１００｝配向となる。
【００５８】
熱処理後、非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４を分離し、非晶質Ｓｉ薄膜１３を、約５５０℃で約４時間熱処理することにより、非晶質領域１７を完全に結晶化する。この非晶質領域１７は、結晶化領域１６が全て｛１００｝結晶面を有し、この結晶化領域１６が拡大することにより結晶化することから、同じ結晶配向方向となり、結果的に、非晶質Ｓｉ薄膜１３は、全面が単結晶Ｓｉ基板１４と同じ｛１００｝結晶面を有する結晶性Ｓｉ薄膜となる。
【００５９】
なお、本実施形態では、非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４の接触する箇所が、周期的に配置されていることから、第３の実施形態と同様な理由で、膜損傷の起こりうる場所を限定することができる。また、単結晶Ｓｉ基板１４に凸部を設けたことにより、両基板間の接触が改善される。この事から、全面の結晶化を行う際には、結晶化領域１６を形成した後、隣接するＳｉパターン７１間の距離が結晶化されるだけの温度と時間で行なえば良い。接触が不十分な箇所も発生しうるが、その場合は、全面の結晶化のための熱処理工程条件を、例えば、隣接するＳｉパターン７１間の、２倍の距離の結晶成長が行われるように選択すれば良い。具体的には、上記実施形態では、２つのＳｉパターン７１間の距離は約１０μｍであり、最大で約５μｍの結晶成長条件が必要となるが、非接触点の発生を想定して、２つのＳｉパターン７１間の距離を約２０μｍとし、約１０μｍの成長がなされるような条件とする。これは、約５５０℃の熱処理を行なう場合は、約４時間の処理時間を施せばこの条件が達成される。アニール温度を下げる場合には、より長い熱処理時間が必要となる。つまり、これらのＳｉパターン７１は、非晶質Ｓｉ薄膜１３が、実質的に単結晶Ｓｉ薄膜となるような配置になっていれば良い。
【００６０】
本実施形態では、単結晶Ｓｉ基板１４として、面方位が｛１００｝の基板を用いたが、これに限定されるものではない。たとえば、｛１１０｝面を主面とする単結晶Ｓｉ基板でも、異方性エッチングにより６角錐の突起を形成することができる。この場合も、各斜面の面方位は｛１１１｝面である。このように、｛１１１｝面以外の結晶面を有する単結晶Ｓｉ基板であれば、形状が非対称となる場合も存在するが突起を形成することができ、その斜面は｛１１１｝面となる。要するに、本実施形態では、絶縁性基板１１上に形成された非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４を、あらかじめ決められたピッチで接触させることができる。
【００６１】
（第５の実施形態）
図１０〜図１４は、本発明による結晶性Ｓｉ薄膜の形成方法の第５の実施形態を示す図である。図１０〜図１４を用いて第５の実施形態を説明する。
【００６２】
本実施形態では、第４の実施形態と同様に、単結晶Ｓｉ基板１４に凸部を形成し、その凸部と非晶質Ｓｉ薄膜１３を接触させ、結晶化するものである。第４の実施形態と異なるのは、凸部の形成方法であり、その工程を中心に説明を行なう。
【００６３】
まず、図１０において、{１１１}面を主面とする単結晶Ｓｉ基板１４上に、ＳｉＯ２から成る酸化膜５１を約１００ｎｍの厚さで形成する。その上に感光性レジストを塗布し、所定のパターン５２に露光現像する。ここでは、パターン５２の大きさを約３×３μｍ２、ピッチを約２０μｍとして形成した。つぎに、図１１に示すように、このパターン５２をマスクとして、酸化膜５１をエッチングする。
【００６４】
次に、図１２のようにパターニングされた酸化膜５１をマスクとして、ドライエッチングにより、単結晶Ｓｉ基板１４をエッチングし、溝１２１を形成する。その後、単結晶Ｓｉ基板１４の異方性ウェットエッチングを第４の実施形態と同様に行う。この時、図１３に示すように｛１１１｝面においてエッチングレートが極端におちるため、｛１１１｝面を斜面とする凸部１３１が形成される。すなわち、ドライエッチングで形成される溝１２１の側面は、｛１１１｝面とは異なる面方位となるため、異方性ウェットエッチングで、この面のエッチングが進行し、｛１１１｝面が現れたところで、エッチングが急激に遅くなるため、斜面が形成され凸部１３１が形成されるのである。
【００６５】
その後、図１４に示すように、第４の実施形態と同様に単結晶Ｓｉ基板１４の凸部１３１と非晶質Ｓｉ薄膜１３を接触させ、熱処理を行なうことにより、非晶質Ｓｉ薄膜１３を結晶化することができる。
【００６６】
第４の実施形態の方法では、{１１１}面のエッチングレートが極端に低いために、｛１１１｝面を主面とする単結晶Ｓｉ基板１４に凸部を形成することは困難であった。しかし本実施形態では、｛１１１｝面を主面とする単結晶Ｓｉ基板１４を用いても突起が形成できる。よって本実施形態の方法は、｛１１１｝面を主面とする単結晶Ｓｉ基板表面に突起を形成する場合に特に有効であるが、｛１１１｝面以外の面方位を主面とする単結晶Ｓｉ基板１４にも適用できる。本実施形態の方法は特に、溝１２１を深くして凸部１３１の高さを高くとった場合は、非晶質Ｓｉ薄膜１３との接触の際、微小なパーティクルの影響を低減するのに有効である。すなわち、凸部１３１が高いことにより、微小なパーティクルが存在しても、安定に非晶質Ｓｉ薄膜１３と接触し、パーティクルが両基板間に挟まり接触が不完全になることが防げる、という効果がある。
【００６７】
（第６の実施形態）
図１５は、本発明による結晶性Ｓｉ薄膜の形成方法の第６の実施形態を示す図である。図１５を用いて第６の実施形態を説明する。
【００６８】
本実施形態では、絶縁性基板１１上に凸部パターンを設けてから絶縁層１２、非晶質Ｓｉ薄膜１３を形成することにより、非晶質Ｓｉ薄膜１３に凹凸を設け、この凸部パターンに対応する部分を接触部として単結晶Ｓｉ薄膜１４と接触させ、熱処理を行なって非晶質Ｓｉ薄膜１３を結晶化する。
【００６９】
まず、図１５に示すように絶縁性基板１１上に凸部パターン１５１を形成する。凸部パターン１５１は、まず全面にＭｏＷ金属薄膜を厚さ約１５０ｎｍとなるよう製膜し、ＣＦ４とＯ２ガス系によるドライエッチングを行なうことにより大きさ約３×３μｍ２、ピッチ約２０μｍに加工し、形成する。
【００７０】
次に、この上に、プラズマＣＶＤ法により、厚さ約２００ｎｍのＳｉＯ２からなる絶縁層１２を、続いて厚さ約１００ｎｍの非晶質Ｓｉ膜１３を同じくプラズマＣＶＤ法により連続成膜する。このようにして、絶縁性基板１１上に規則的な凸部パターン１５１を有する非晶質Ｓｉ薄膜１３が形成される。
【００７１】
次に、非晶質Ｓｉ薄膜１３中の水素濃度を下げるため、約５００℃で約３０分間、熱処理を行う。これを、図１５に示すように、｛１１１｝面を主面とする単結晶Ｓｉ基板１４と接触させる。あらかじめ、単結晶Ｓｉ基板１４表面には触媒金属となるＮｉ原子を、これまでの実施形態と同様に含有させておく。この接触された状態の両基板に約５００℃で約１時間、Ｎ２雰囲気中で熱処理を施すことにより、非晶質Ｓｉ薄膜１３の、単結晶Ｓｉ基板１４と接触している接触部１５から結晶化が始まり、結晶化領域１６が形成される。
【００７２】
さらに、両基板を分離させ、非晶質Ｓｉ薄膜１３を約５５０℃のＮ２雰囲気中で約６時間熱処理することで、非晶質Ｓｉ薄膜１３中の非晶質領域１７も完全に結晶化される。この過程では、結晶化領域１６と非晶質領域１７の境界から結晶化が始まり、非晶質領域１７内へと結晶化が進行して、全面が結晶化される。
【００７３】
非晶質Ｓｉ薄膜１３は、最終的には単結晶Ｓｉ基板１４の面方位と同じ、｛１１１｝面となり、結晶配向方向も実質的に同一方向となるよう制御することができた。
【００７４】
本実施形態では、非晶質Ｓｉ薄膜１３の凸部パターン１５１を形成するためにＭｏＷ金属薄膜をパターン形成することにより行ったが、この方法に限定されるものではない。たとえば、絶縁性基板１１上に、プラズマＣＶＤ法により厚さ約３００ｎｍの酸化膜１２を成膜し、レジストパターンをマスクとして、酸化膜１２を厚さ約１００ｎｍエッチング除去しても同じ結果が得られる。この場合は、非晶質Ｓｉ薄膜１３の下に成膜する膜種が１種類であるため、工程が簡単となり実用上有効である。
【００７５】
なお、第４から第６の実施形態では、両基板の接触する部分となるパターンを点状の繰り返しパターンとして形成したが、図１６に示すような線状パターン１６１でもよい。図１６では、非晶質Ｓｉ薄膜表面４１に、線状パターン１６１をＭｏＷによって約２×２０μｍ２、ピッチを約２０×４０μｍ２として形成している。この場合、結晶化領域１６は、図１６に示すように両基板の接触する線状パターン１６１を中心に広がるため、約２０μｍの結晶成長が必要である。そのためには、両基板を分離させた後の第２の熱処理条件を、約５５０℃で、約６時間以上とすればよい。点状パターンでは接触面積が小さいため、結晶化領域１６の広がりとともにＮｉ原子の供給が減り、結晶化速度の低下や、一部未結晶領域が残る等の可能性がある。しかし線状パターン１６１を用いることにより、触媒金属の供給が不足する問題は無くなり、特に、長い距離あるいは広い領域の結晶化を進行させる場合に特に有効である。
【００７６】
（第７の実施形態）
図１７は、本発明による結晶性Ｓｉ薄膜の形成方法の第７の実施形態を示す図である。図１７を用いて第７の実施形態を説明する。
【００７７】
本実施形態では、熱処理方法として、熱処理炉による全体の加熱以外に、単結晶Ｓｉ基板１４に局部的な加熱手段を設けることで、より欠陥の少ない結晶性の優れたＳｉ薄膜を得るものである。
【００７８】
本実施形態ではまず、絶縁性基板１１に凸部パターン１５１を形成し、絶縁膜１２、非晶質Ｓｉ薄膜１３を積層して、非晶質Ｓｉ薄膜１３の水素濃度を下げるまでの工程を、第６の実施形態と同様にして行なう。
【００７９】
その後に、第６の実施形態と同様にして、｛１１１｝面を主面とする単結晶Ｓｉ基板１４表面にＮｉ原子を含有させた後、単結晶Ｓｉ基板１４を基板ホルダー１７１に取り付け、非晶質Ｓｉ薄膜１３と接触させる。基板ホルダー１７１にはヒーター１７２が埋め込まれており、単結晶Ｓｉ基板１４を加熱できる。
【００８０】
両基板を接触させた状態で、Ｎ２雰囲気中で約４５０℃に加熱する。一方、基板ホルダー１７１をヒーター１７２によって加熱し、両基板の接触する部分の温度が約６００℃となるように調整し、この状態で約１０分間、熱処理工程を行う。この熱処理工程で、非晶質Ｓｉ薄膜１３の凸部パターン１５１に対応する位置から結晶化が進行し、結晶化領域１６が形成される。その後、両基板を分離し、非晶質Ｓｉ基板１３を約５５０℃で約６時間、熱処理することにより、非晶質Ｓｉ薄膜１３は全面にわたり｛１１１｝結晶面に配向された結晶膜となる。
【００８１】
本実施形態では、最初の結晶核形成過程の雰囲気温度が約４５０℃と低いため、単結晶Ｓｉ基板１４と非接触の領域における非晶質Ｓｉ薄膜１３中の結晶化はほとんど皆無となる。従って、凸部パターン１５１を起点とする結晶成長の阻害となる、ランダムな結晶面、結晶配向方向を有する微少結晶粒の発生をほぼ完全に抑制することができる。しかも、非晶質Ｓｉ薄膜１３全面の温度を上げずに、両基板の接触部のみの温度を高くできるため、凸部パターン１５１での初期結晶化の速度を速めることができ、工程時間を大幅に短縮できる。
【００８２】
なお、本実施形態では両基板を接触させて結晶成長を行なう第１の熱処理工程と、両基板の分離後に行う第２の熱処理工程の２段階で結晶化を行なっているが、第１の熱処理工程で、非晶質Ｓｉ薄膜１３を全面にわたり結晶化することも短時間で実現できる。具体的には、非晶質Ｓｉ薄膜１３の凸部パターン１５１の大きさが約３×３μｍ２、ピッチが約２０μｍのとき、第１の熱処理工程の条件を、温度条件は同様とし、熱処理時間を約２時間とすることで、非晶質Ｓｉ薄膜１３を全面にわたって、良好な結晶膜とすることができる。つまり、本実施形態では、良質な結晶膜を得る条件、すなわち、非晶質領域１７でのランダムな結晶核発生を抑えるための低温条件と、単結晶Ｓｉ基板１４と接した凸部パターン１５１からの結晶核の発生と成長を早めるための、凸部パターン１５１における高温条件を、独立に制御することが可能となる。
【００８３】
（第８の実施形態）
図１８は、本発明による結晶性Ｓｉ薄膜の形成方法の第８の実施形態を示す図である。図１８を用いて第８の実施形態を説明する。
【００８４】
本実施形態ではまず、図１８に示すように、上述の各実施形態で示した方法でＮｉ原子を含有させた単結晶Ｓｉ基板１４を、円筒状の曲率を有する基板支持台１８１に取り付ける。
【００８５】
次に、第１の各実施形態と同様に絶縁層１２上に形成した、この非晶質Ｓｉ薄膜１３の端に、単結晶Ｓｉ基板１４の曲率を有する面を接触させることにより、両基板が線状に接する。そして、この基板支持台１８１を、図１８に示すように徐々に回転させ、接触領域が移動するようにする。つまり、この機構を約５５０℃に保ちながら、基板支持台１８１を順次傾けることで、非晶質Ｓｉ薄膜１３上に結晶核を含む結晶化領域１６を形成しながら、同時に結晶化領域１６の形成された非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４の分離も行うものである。
【００８６】
このようにして非晶質Ｓｉ薄膜１３全面に結晶化領域１６が形成された後、これを、たとえば約５５０℃で約１０時間熱処理し、非晶質Ｓｉ薄膜１３全域の結晶化を行えばよい。本実施形態においても、まず非晶質Ｓｉ薄膜１３に結晶面、結晶配向方向のそろった結晶核を多数形成して、その後に全面を結晶化することにより、全面を、結晶面、結晶配向方向のそろった結晶膜とすることができる。
【００８７】
（第９の実施形態）
図１９、図２０は、本発明による結晶性Ｓｉ薄膜の形成方法の第９の実施形態を示す図である。図１９、図２０を用いて第９の実施形態を説明する。
【００８８】
本実施形態ではまず、図１９に示すように、第４の実施形態と同様な材料を用いて、同様な方法により、非晶質Ｓｉ薄膜１３に結晶化領域１６を形成するまでの工程を行なう。非晶質Ｓｉ薄膜１３に結晶化領域１６を形成後、図２０に示すように、少なくともこの結晶化領域１６を含む島状のＳｉ薄膜パターン２０１を形成する。
【００８９】
次に、図２０に示すように、Ｓｉ薄膜パターン２０１の形成された絶縁層１２上の全面に、厚さ約１００ｎｍの第２の非晶質Ｓｉ薄膜２０２を成膜し、約４５０℃で約１時間の熱処理を行なうことにより、水素濃度の低減を行う。その後、今度は約５５０℃で約３時間、熱処理することにより、第２の非晶質Ｓｉ薄膜２０２を全面にわたり結晶化する。
【００９０】
本実施形態では、種結晶となる結晶性の高いＳｉ薄膜パターン２０１を並べ、その上に第２の非晶質Ｓｉ薄膜２０２を成膜した後に、全面を結晶化する。このように、種結晶を形成する第１の熱処理工程と、この第１の熱処理工程の際の汚染を全く受ける可能性のない、第２の非晶質Ｓｉ薄膜２０２の全面結晶化を行なう第２の熱処理工程を分離できるため、最終的に形成される結晶性Ｓｉ薄膜が種結晶化工程での汚染を受けにくいという効果がある。このため、イオン化しやすい不純物の混入を低減でき、かつ不純物等による結晶欠陥を低減できるため、このＴＦＴ特性を安定に再現できるという効果がある。また、第２の非晶質Ｓｉ薄膜２０２は、結晶面、結晶配向方向の制御されたＳｉ薄膜パターン２０１と同じ結晶面、結晶配向方向となるため、上述した実施形態と同様、結晶の不連続面となる結晶粒界は、ほとんど発生しない。
【００９１】
（第１０の実施形態）
図２１は、本発明による結晶性Ｓｉ薄膜の形成方法の第１０の実施形態を示す図である。図２１を用いて第１０の実施形態を説明する。
【００９２】
本実施形態ではまず、第９の実施形態と同様に結晶化領域１６を含む島状のＳｉ薄膜パターン２０１を形成するまでの工程を行なう。凸部１３１の設けられた単結晶Ｓｉ基板１４としては、{１１０}面を主面とするものを用いた。
【００９３】
次に、図２１に示すように、第２の非晶質Ｓｉ薄膜２０２を厚さが約５０ｎｍとなるよう成膜し、その後にエネルギービームの照射により、第２の非晶質Ｓｉ薄膜２０２を結晶化する。
【００９４】
ここでは、エネルギービームとして、ＸｅＣｌエキシマレーザーを照射した。レーザービームはパルス幅を約１５ｎｓｅｃとして、複数回（５〜２０回程度）照射する。レーザーエネルギーは、第２の非晶質Ｓｉ薄膜２０２を瞬時に溶融するように調整する。このようにレーザービームを照射する際、第２の非晶質Ｓｉ薄膜２０２は溶融後の再結晶化時に、Ｓｉ薄膜パターン２０１の結晶面、結晶配向方向と同じとなるよう結晶化が行われる。つまり本実施形態では、Ｓｉ薄膜パターン２０１が単結晶Ｓｉ基板１４と同じ｛１１０｝面に配向しているため、第２の非晶質Ｓｉ薄膜２０２も全面に渡り｛１１０｝面を主面とする結晶薄膜となる。また、結晶配向方向もＳｉ薄膜パターン２０１と同じになる。ここで、レーザーによる第２の非晶質Ｓｉ薄膜２０２の溶融、結晶化は瞬時に起こるため、Ｓｉ薄膜パターン２０１のピッチは小さくとる事が望ましい。本実施形態では、Ｓｉ薄膜パターン２０１は大きさを約２×２μｍ２、ピッチを約４μｍとしており、Ｓｉ薄膜パターン２０１のピッチは約５μｍ以下が望ましい。
【００９５】
本実施形態では、図２１の矢印で示すように、レーザービームを選択的に照射し結晶化させることが可能であるため、ＴＦＴが形成される領域、あるいは高移動度のＴＦＴが要求される領域のみ、結晶面、結晶配向方向の制御された結晶化を行うことができ、大型基板でも局部結晶化により処理時間を大幅に短縮できるという効果がある。また、第９の実施形態と同様に、最終的に形成される結晶性Ｓｉ薄膜が種結晶化工程での汚染を受けにくいという効果もある。
【００９６】
また、本実施形態では、結晶化領域１６を含むＳｉ薄膜パターン２０１をパターニングしたが、パターニングせずに非晶質領域１７もすべて全面結晶化した後、第２の非晶質Ｓｉ薄膜２０２を成膜し、この上からレーザービームを照射して、結晶性薄膜を形成してもよい。
【００９７】
（第１１の実施形態）
図２２は、本発明による結晶性Ｓｉ薄膜の形成方法の第１１の実施形態を示す図である。図２２を用いて第１１の実施形態を説明する。
【００９８】
本実施形態は、非晶質Ｓｉ薄膜１３を結晶化する際、単結晶Ｓｉ基板１４上の凸部１３１と接触しない部分の非晶質Ｓｉ薄膜１３表面に、酸化膜、窒化膜などの保護膜を形成した後、結晶化を行うものである。
【００９９】
まず、図２２に示すように、ガラスから成る絶縁性基板１１上に厚さ約１００ｎｍのＳｉＯ２から成る絶縁層１２、厚さ約１００ｎｍの非晶質Ｓｉ薄膜１３を形成し、その上に絶縁膜２２１を成膜する。本実施形態では、絶縁膜２２１として、非晶質Ｓｉ薄膜１３上にプラズマＣＶＤ法で厚さ約５０ｎｍのＳｉＯ２膜と、同じくプラズマＣＶＤ法により厚さ約５０ｎｍのＳｉＮ膜とを連続成膜した。
【０１００】
次に、これら絶縁膜２２１をエッチングしてパターンを形成し、局部的に非晶質Ｓｉ薄膜１３を露出させる。本実施形態では、約３×３μｍ２の大きさの開口部をピッチが約２０μｍとなるよう形成することにより非晶質Ｓｉ薄膜１３を露出させる。
【０１０１】
次に、第4の実施形態のような材料、方法を用いて、凸部１３１を有し、かつ表面にＮｉ原子を含む単結晶Ｓｉ基板１４を形成し、この凸部１３１が、非晶質Ｓｉ薄膜１３の露出部と接触するよう位置合せを行い、Ｎ２雰囲気中で約５５０℃に約１時間保持して第１の熱処理工程を行なうことにより、非晶質Ｓｉ薄膜１３の一部に、結晶化領域１６を形成する。
【０１０２】
その後、両基板を分離し、非晶質Ｓｉ薄膜１３を約５５０℃で約６時間、第２の熱処理工程を行なうことにより、非晶質Ｓｉ薄膜１３を全面にわたり結晶化する。この際、非晶質Ｓｉ薄膜１３の多くの部分は絶縁膜２２１に覆われているため、外部から非晶質Ｓｉ薄膜１３中に不純物が混入することが避けられ、熱処理工程における、不純物による結晶欠陥の発生を大幅に減らすことができる。
【０１０３】
つまり、非晶質Ｓｉ薄膜１３は単結晶Ｓｉ基板１４の凸部とのみ接触することから、本実施形態では、非晶質Ｓｉ薄膜１３表面の上記凸部と接触しない位置に、酸化膜、窒化膜などの保護膜を形成した後に、非晶質Ｓｉ薄膜１３と単結晶Ｓｉ基板１４を接触させ、熱処理を行なうことにより、熱処理の際に、非晶質Ｓｉ薄膜１３中に不純物が混入することを防ぎ、結晶欠陥の少ない良好な膜質を得ることができるのである。
【０１０４】
次に、図２３は本実施形態の第１の変形例を示すものであり、第６の実施形態と同様、絶縁性基板１１上に凸部パターン１５１を設けてから絶縁層１２、非晶質Ｓｉ薄膜１３を形成するものである。そしてこの凸部パターン１５１に対応しない、つまり単結晶Ｓｉ基板１４と接触しない部分の非晶質Ｓｉ薄膜１３表面に酸化膜、窒化膜などの保護膜を形成した後、結晶化を行うものである。
【０１０５】
本実施形態ではまず、第６の実施形態と同様な材料、方法を用いて、凸部パターン１５１を約３×３μｍ２の大きさで、ピッチが約２０μｍとなるよう形成し、絶縁層１２、非晶質Ｓｉ薄膜１３を積層した後、絶縁膜２２１を開口部が約５×５μｍ２の大きさとなるよう、全面に形成する。
【０１０６】
次に、第６の実施形態と同様にＮｉ原子を含有させた単結晶Ｓｉ基板１４と非晶質Ｓｉ薄膜１３を接触部１５において接触させ、第１の熱処理工程により結晶化を行い、結晶化領域１６を形成する。その後、両基板を分離し、非晶質Ｓｉ薄膜１３を約５５０℃で約６時間、第２の熱処理工程を行なうことで、非晶質Ｓｉ薄膜１３を全面にわたり結晶化する。本実施形態では、単結晶Ｓｉ基板１４との接触は、非晶質Ｓｉ薄膜１３の接触部１５で行われるため、接触に際し、両基板の精密な位置合せは不要となる。さらに、非晶質Ｓｉ薄膜１３のほとんどの領域は絶縁膜２２１で覆われているため、外部からの不純物の混入を抑え、良好な結晶Ｓｉ薄膜が得られる。
【０１０７】
次に、図２４は本実施形態の第２の変形例を示すものであり、第９の実施形態と同様に、絶縁性基板１１上に絶縁層１２を製膜し、その上に結晶化領域１６を含む島状のＳｉ薄膜パターン２０１を形成し、さらにその上に第２の非晶質Ｓｉ薄膜２０２を形成して第２の非晶質Ｓｉ薄膜２０２を結晶化するものである。しかし、第２の非晶質Ｓｉ薄膜２０２を形成した後に、絶縁膜２２１を形成してから第２の非晶質Ｓｉ薄膜２０２の結晶化を行なう点が第９の実施形態とは異なる。
【０１０８】
まず、第９の実施形態と同様な材料、方法を用いて、結晶化領域１６を含む島状のＳｉ薄膜パターン２０１を形成するまでの工程を行なった後、Ｓｉ薄膜パターン２０１の形成された絶縁層１２の全面に、厚さ約１００ｎｍの第２の非晶質Ｓｉ薄膜２０２を形成し、その上に、絶縁膜２２１として厚さ約１００ｎｍのＳｉＯ２膜、および厚さ約５０ｎｍのＳｉＮ膜をプラズマＣＶＤ法により連続成膜する。
【０１０９】
次に、第２の非晶質Ｓｉ薄膜２０２にＮ２雰囲気中で約５００℃となるよう、約２０時間、第２の熱処理工程を行なうことにより、第２の非晶質Ｓｉ薄膜２０２全面を結晶化する。ここで、Ｓｉ薄膜パターン２０１の結晶面、結晶配向方向は全て単結晶Ｓｉ基板１４と同じであるため、第２の非晶質Ｓｉ薄膜２０２も単一の結晶面、結晶配向方向を有する薄膜結晶となる。また、全面が絶縁膜２２１で覆われているため、第２の熱処理工程中に第２の非晶質Ｓｉ薄膜２０２中に不純物が混入することを防止でき、結晶欠陥の少ない良好なＳｉ結晶薄膜が得られる。
【０１１０】
（実施形態１２）
図２５は、本発明による結晶性Ｓｉ薄膜の形成方法の第１２の実施形態を示す図である。図２５を用いて第１２の実施形態を説明する。
【０１１１】
本実施形態では、大判ガラス基板上にＳｉ薄膜結晶を形成する方法を示している。
【０１１２】
まず、基板ホルダー２５１上に、大きさ約９０×９０ｍｍ２の単結晶Ｓｉ基板１４を並べる。ここで、各単結晶Ｓｉ基板１４には、上述した各実施形態と同様にＮｉ原子を含有させておく。図２５の様に３枚×４枚を並べることにより、有効領域約２７０×３６０ｍｍ２の単結晶Ｓｉ基板２５２となる。なお、各単結晶Ｓｉ基板１４は結晶面および結晶配向方向を揃えておく。
【０１１３】
次に、上述した各実施形態と同様に形成した、大きさ約３００×４００ｍｍ２の非晶質Ｓｉ薄膜１３と、この単結晶Ｓｉ基板２５２を接触させ熱処理を行なうことにより、大面積のＳｉ結晶が得られる。
【０１１４】
１枚の単結晶Ｓｉ基板１４では、現在のところ８インチ基板までのものしかない為、これ以上の大きさの非晶質Ｓｉ薄膜１３を結晶化するには、本実施形態の方法を行なえばよい。
【０１１５】
なお、大面積の非晶質Ｓｉ薄膜１３を結晶化させるためには、本実施形態の方法の他にも、１枚の単結晶Ｓｉ基板１４を非晶質Ｓｉ薄膜１３に順次接触させて結晶核を構成させることを第１の熱処理工程とし、その後全面の結晶化を行なうために第２の熱処理工程を行ってもよい。
【０１１６】
（第１３の実施形態）
図２６は、本発明の結晶性Ｓｉ薄膜を用いてＴＦＴを形成する実施形態を示す図である。図２６を用いて第１３の実施形態を説明する。
【０１１７】
まず、図２６のように、ガラスから成る絶縁性基板１１上に、厚さ約１００ｎｍのＳｉＯ２膜からなる絶縁層１２、約５０ｎｍの非晶質Ｓｉ薄膜を順次製膜し、第１〜第１２の各実施形態と同様に結晶化を行なう。結晶化された非晶質Ｓｉ薄膜をエッチングすることにより島状にパターニングし、ＴＦＴ領域２６１のみ残す。
【０１１８】
次に、プラズマＣＶＤ法により、厚さ約１００ｎｍのゲート酸化膜２６２を成膜する。そして、その上に厚さ約３００ｎｍのＭｏＷ合金薄膜を成膜し、レジストをパターニングし、レジスト部分以外のＭｏＷ合金薄膜をエッチングして、その後にレジストを剥離することにより、ゲート電極２６３を形成する。次に、ＴＦＴ領域２６１の一部に不純物原子をプラズマドーピング法により注入し、ソース、ドレイン領域２６４とする。この際、ｎｃｈＴＦＴ（Ａ）のソース・ドレイン領域を形成するには、ｎｃｈＴＦＴ（Ａ）のゲート電極２６３と、ｐｃｈＴＦＴ（Ｂ）上に形成するレジストパターンをマスクとして、約１×１０１５[／ｃｍ２]のＰ原子を注入すれば良い。また、ｐｃｈＴＦＴ（Ｂ）のソース・ドレイン領域を形成するには、ｐｃｈＴＦＴ（Ｂ）のゲート電極２６３と、ｎｃｈＴＦＴ（Ａ）上に形成するレジストパターンをマスクとして、約２×１０１５[／ｃｍ２]のＢ原子を注入すれば良い。さらに、必要に応じて、ドレイン電界を緩和するためのＬＤＤ領域２６５を設ける場合は、ｎｃｈＴＦＴ（Ａ）にはＰ原子を、ｐｃｈＴＦＴ（Ｂ）にはＢ原子を、この領域に注入すれば良い。その量はソース・ドレイン領域よりも少なく、かつこの部分の抵抗がチャンネル領域のオン抵抗よりも小さく、かつドレイン電界が緩和されるように設定すればよく、本実施形態では、それぞれ約１×１０１３[／ｃｍ２]とした。その後、約５００℃で約１時間、熱処理することにより、不純物注入により発生した非晶質Ｓｉ領域を再結晶化する。
【０１１９】
次に、プラズマＣＶＤ法により厚さ約５００ｎｍのＳｉＯ２膜２６６を全面に成膜する。電極とのコンタクトをとるためのコンタクトホール２６７を、この部分のみを開口したレジストパターンを形成しエッチングする事により形成する。その後、厚さ約５０ｎｍのＭｏ、厚さ約５００ｎｍのＡｌをスパッタ法により積層し、ソース・ドレイン電極とする部分以外を開口したレジストパターンを形成してエッチングすることにより、ソース・ドレイン電極２６８を形成する。このようにして、ｎｃｈＴＦＴ（Ａ）、ｐｃｈＴＦＴ（Ｂ）が形成される。
【０１２０】
本実施形態では、上述した方法で非晶質Ｓｉ薄膜を結晶面、結晶配向方向を制御して結晶化したことにより、この結晶薄膜の面方位、結晶配向方向のずれを、ほぼ３度以下とすることが可能となる。なお、ＴＦＴの特性であるキャリア移動度は、ＴＦＴ領域２６１の膜質に敏感であり、特にＴＦＴ領域２６１中の、隣接する結晶粒の間の結晶配向方向がずれるにしたがい、移動度が低下する。この移動度の低下は、隣接する結晶粒の結晶配向方向が５度を越えると著しくなり、このとき、結晶粒界に明確な欠陥領域を観測することができる。ＴＦＴのキャリア移動度低下の観点からは、隣接する結晶化領域間の結晶配向方向のずれは望ましくは約５度以下、好ましくは約３度以下にする。このようにすることにより、電子移動度の低下は約３０％以下を実現できる。また、結晶配向方向のずれは、結晶化温度が著しく低い場合や、単結晶Ｓｉ基板１４と非晶質Ｓｉ薄膜１３の接触する接点の間隔が長い場合ほど顕著になるので、所望のＴＦＴ特性が得られるようこれらの条件を選択すればよい。
【０１２１】
また、ＴＦＴは目的の電子装置に応じて回路が組み込まれ、例えば、液晶表示装置であれば、本実施形態のＴＦＴは、表示部の各画素のスィッチングＴＦＴとしてマトリックス状に形成され、これを駆動する駆動回路が表示領域の外側にＣＭＯＳ回路を基本として構成される。具体的には、シフトレジスタ、レベルシフタ、ラッチ回路、ＤＡコンバーター、アナログバッファ回路などを基本とした、走査線駆動回路および信号線駆動回路となる。
【０１２２】
なお、ＴＦＴを形成する本実施形態の別の方法として、非晶質Ｓｉ薄膜１３を結晶化する際、あらかじめ非晶質Ｓｉ薄膜１３を島状にエッチングしてＴＦＴ領域２６１を形成しておき、このＴＦＴ領域２６１を凸部パターン１５１として、単結晶Ｓｉ基板１４と直接接触させて結晶化を行ってもよい。この場合は、工程数が削減できると同時に、熱処理により結晶化すべき非晶質Ｓｉ薄膜１３の面積が狭いため、結晶化するための熱処理工程の時間を大幅に短縮できるという効果がある。
【０１２３】
以上詳細に説明した本発明によって、絶縁性基板上に成膜された非晶質Ｓｉ薄膜の単結晶化が可能となり、さらに結晶面、結晶配向方向も単結晶Ｓｉ基板で容易に制御できることから、任意の結晶面、結晶配向方向を実現することができる。また本発明は、単純な熱処理工程で実現できるため、高い生産性を有し、かつ高性能なＴＦＴが得られ、高速動作可能な駆動回路が実現できる。さらに、Ｓｉ薄膜中の欠陥が減少することから、これらの欠陥に起因するＴＦＴの閾値電圧の不均一性も大幅に改善されるため、動作電圧の低減や、高性能なアナログ回路、ディジタル・アナログコンバータなどが実現できる。このため、高機能な回路を内蔵した液晶表示装置のみならず、大面積あるいは長い基板を必要とする読み取り入力装置、プリンティング装置なども実現でる。
【０１２４】
なお、本発明は上述した各実施形態に限定されるものではない。例えば、基板はガラス基板だけでなく、ステンレスなどの金属基板や、アルミナなどのセラミック基板などの絶縁性基板も適用できる。但し、これら基板上には、ＳｉＯ２あるいはＳｉＮなどの無機絶縁膜で覆った後に非晶質Ｓｉ薄膜を形成し、基板からの不純物の混入を防止することが好ましい。非晶質Ｓｉ薄膜の形成方法も、プラズマＣＶＤ法に限定されるものではなく、減圧ＣＶＤ，常圧ＣＶＤなどの熱ＣＶＤ法や、電子ビーム蒸着、スパッタ法などで形成してもよい。
【０１２５】
また、非晶質Ｓｉ薄膜は微量の不純物を意図的に添加してもよい。この場合、ＴＦＴのしきい値電圧の制御を行うことが可能となる。また結晶化する際の熱処理は、Ｎ２雰囲気中に限定されるものでなく、不活性ガス雰囲気中や、真空中でもよい。但し、Ｓｉ薄膜表面が露出している部分の結晶化を行う場合は、雰囲気中の酸素濃度は極力低減することが好ましい。
【０１２６】
また、上述した各実施形態では、単結晶基板、非晶質薄膜については、Ｓｉのみの説明を行なったが、Ｓｉに限らず、Ｇｅ，Ｔｅなどの半導体を用いてもよい。
【０１２７】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１２８】
【発明の効果】
以上詳述したように、本発明によれば、絶縁性基板上に結晶配向性の優れたＳｉ結晶薄膜を形成でき、このＳｉ結晶薄膜を用いて形成したＴＦＴの移動度をあげることや、しきい値電圧制御を行なうことが可能となり、急峻なオンーオフの電流立上り特性などが実現できる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図２】  本発明の第１の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図３】  本発明の第３の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図４】  本発明の第３の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図５】  本発明の第４の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図６】  本発明の第４の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図７】  本発明の第４の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図８】  本発明の第４の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図９】  本発明の第４の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１０】  本発明の第５の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１１】  本発明の第５の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１２】  本発明の第５の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１３】  本発明の第５の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１４】  本発明の第５の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１５】  本発明の第６の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１６】  本発明の第４〜第６の実施形態の変形例に係る結晶性半導体薄膜の形成方法を説明する図。
【図１７】  本発明の第７の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１８】  本発明の第８の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図１９】  本発明の第９の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図２０】  本発明の第９の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図２１】  本発明の第１０の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図２２】  本発明の第１１の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図２３】  本発明の第１１の実施形態の第１の変形例に係る結晶性半導体薄膜の形成方法を説明する図。
【図２４】  本発明の第１１の実施形態の第２の変形例に係る結晶性半導体薄膜の形成方法を説明する図。
【図２５】  本発明の第１２の実施形態に係る結晶性半導体薄膜の形成方法を説明する図。
【図２６】  本発明の第１３の実施形態に係る薄膜トランジスタの形成方法を説明する図。
【図２７】  従来の半導体薄膜の形成方法を説明する図。
【図２８】  従来の半導体薄膜の形成方法を説明する図。
【図２９】  従来の半導体薄膜の形成方法を説明する図。
【符号の説明】
１１…絶縁性基板
１２…絶縁層
１３…非晶質Ｓｉ薄膜
１４…単結晶Ｓｉ基板
１５…接触部
１６…結晶化領域
１７…非晶質領域
３１…単結晶Ｓｉ基板表面
３２…触媒金属含有領域
４１…非晶質Ｓｉ薄膜表面
５１…熱酸化膜
５２…パターン
７１…Ｓｉパターン
１２１…溝
１３１…凸部
１５１…凸部パターン
１６１…線状パターン
１７１…基板ホルダー
１７２…ヒーター
１８１…基板支持体
２０１…Ｓｉ薄膜パターン
２０２…第２の非晶質Ｓｉ薄膜
２２１…絶縁膜
２５１…基板ホルダー
２５２…単結晶Ｓｉ基板
２６１…ＴＦＴ領域
２６２…ゲート酸化膜
２６３…ゲート電極
２６４…ソース、ドレイン領域
２６５…ＬＤＤ領域
２６６…ＳｉＯ２膜
２６７…コンタクトホール
２６８…ソース、ドレイン電極
２７１…結晶領域
２７２…結晶粒界
２８１…絶縁性基板
２８２…絶縁膜
２８３…多結晶Ｓｉ薄膜
２９１…単結晶Ｓｉ基板
２９２…絶縁薄膜
２９３…開口部
２９４…非晶質Ｓｉ薄膜
【図１】
0004495805.tif 000002
【図２】
0004495805.tif 000003
【図３】
0004495805.tif 000004
【図４】
0004495805.tif 000005
【図５】
0004495805.tif 000006
【図６】
0004495805.tif 000007
【図７】
0004495805.tif 000008
【図８】
0004495805.tif 000009
【図９】
0004495805.tif 000010
【図１０】
0004495805.tif 000011
【図１１】
0004495805.tif 000012
【図１２】
0004495805.tif 000013
【図１３】
0004495805.tif 000014
【図１４】
0004495805.tif 000015
【図１５】
0004495805.tif 000016
【図１６】
0004495805.tif 000017
【図１７】
0004495805.tif 000018
【図１８】
0004495805.tif 000019
【図１９】
0004495805.tif 000020
【図２０】
0004495805.tif 000021
【図２１】
0004495805.tif 000022
【図２２】
0004495805.tif 000023
【図２３】
0004495805.tif 000024
【図２４】
0004495805.tif 000025
【図２５】
0004495805.tif 000026
【図２６】
0004495805.tif 000027
【図２７】
0004495805.tif 000028
【図２８】
0004495805.tif 000029
【図２９】
0004495805.tif 000030