(57)【特許請求の範囲】
【請求項１】
複数の光センサを二次元マトリクス状に配列した光センサアレイと、前記光センサ個々に対応して信号検出する信号検出回路を二次元マトリクス状に配列した検出回路基板とを有する光検出器において、
しきい値電圧以下の直流ゲート電圧により制御され、直流定電流を出力する第１の定電流源トランジスタと、
定電流パルスを出力する第２の定電流源トランジスタと、
前記直流定電流を所定期間蓄積する蓄積容量と、
前記所定期間の経過後、前記第２の定電流源トランジスタのしきい値電圧以上に達した前記蓄積容量の電圧を保持して前記第２の定電流源トランジスタのゲートに供給するサンプルホールド回路と、
前記信号検出回路に設けられ、前記光センサ毎の暗電流を前記直流定電流及び前記定電流パルスにより相殺する暗電流相殺回路と、
を有することを特徴とする光検出器。
【請求項２】
前記信号検出回路は前記光センサと前記蓄積容量の接続を制御する入力トランジスタおよび前記蓄積容量の電荷を充放電するリセットトランジスタを有し、
前記第１及び第２の定電流源トランジスタは前記入力トランジスタおよび前記リセットトランジスタとは逆のチャネル特性であることを特徴とする請求項１記載の光検出器。
【請求項３】
前記第２の定電流源トランジスタは、ドレインがパルス電源に接続されることを特徴とする請求項１又は２記載の光検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は超波長赤外線フォトダイオードや量子井戸型赤外センサ（QWIP; Quantumn Well Infrared Photodetector) などの暗電流成分を除去する際に、除去成分のばらつきを抑圧するための暗電流相殺回路に関する。
【０００２】
【従来の技術】
赤外線のフォトンエネルギーが半導体のバンド構造における荷電粒子と相互作用することを利用した赤外線検出器には、荷電粒子の直接遷移によってバルク半導体の抵抗変化で赤外線輻射量を計るPC(Photo  Conductive) 型と、PN接合で生じる電圧あるいは電流で赤外線輻射量を計るPV(Photo  Voltaic)型がある。更には、半導体を多層の薄膜で形成した量子井戸のイントラバンド間遷移による抵抗変化で赤外線輻射量を計るQWIPなどがある。
【０００３】
近年のシリコン（Si）技術の進歩により、これらの赤外線検出器はSi集積回路を用いて実現される信号処理回路( 以降、Si信号読出回路と呼ぶ) と共に結合され、各画素において光電変換された信号を時系列の信号として処理するようになっている。図４は赤外線検出器の外観を示す図である。図中、31は赤外線検出器、32は赤外線センサアレイ、33はSi信号読出回路基板、35および36は二次元マトリクス状に配列された信号読出回路を逐次切り替えて時系列信号とするためのシフトレジスタ、34は供給電源、パルス、出力などを外部と接続するためのボンディングパッド、37は各赤外センサと信号読出回路を一対一で電気的に接続するとともに、機械的にも接続するためのInバンプである。赤外線検出器31は、真空容器に実装され、略液体窒素温度( 〜77K)に冷却して用いられる。
【０００４】
QWIPは感光波長が伸びると、バンド障壁の高さが低くなり、フォトンとの相互作用で励起される荷電粒子の数より熱励起の荷電粒子数の方が多く、その結果大きな暗電流に、小さな光電流が重畳するようになる。その結果、検出器の出力において、ダイナミックレンジの殆どを暗電流が占め、その後の電気回路での信号処理の性能に埋もれる程度に信号が小さくなってしまう。そこで、Si信号処理回路に暗電流相殺回路を設け、出力ダイナミックレンジを拡げることが望まれている。
【０００５】
（第１の従来例）
Si信号処理回路において、一定の電流を検出器の出力から相殺する方法がAlexander Krymski によって提案されている。("Offset-calibration current readout for LWIR photodiode FPA"; SPIE Vol.2745 pp.78-88 )
図５はカレントミラー回路を用いた暗電流相殺回路を示す図である。一定電流（Iref) を設定して、スイッチS1をオンすると、読出MOSFET M1 に電流Irefを流すように、M3のゲート電圧が容量C に記憶される。次にスイッチS1がオフして、フォトダイオードPDに光が入射するとIph 電流が発生し、フォトダイオードに流れる電流はIref+Iphとなる。この電流値に見合う電流をM1に供給するように読出MOSFET M1 がM2およびM3によって制御される結果、出力電流Iout=-Iph が得られる。即ち、暗電流を相殺してフォトダイオードPDで発生電流変化分だけが出力として観測されることになる。
（第２の従来例）
図６はQWIP光センサアレイの信号検出用の基本回路を示す図である。
【０００６】
図中の１はQWIPセンサ、２は入力ＦＥＴ、３は蓄積容量、４はリセットＦＥＴ、５はリセット電源、６は定電流源ＦＥＴ、７は前記定電流源ＦＥＴ6 の定電流源用電源、8 は光センサのバイアス電源、9 は前記蓄積容量３の両端に現われる出力電圧である。
【０００７】
まず、リセットＦＥＴ４をオンして、蓄積容量3 を充電する。次に、リセットＦＥＴ４をオフするとともに、入力ＦＥＴ２と定電流源ＦＥＴ６を同時にオンして、蓄積容量３に蓄えた電荷をQWIPセンサ１へ放電し、電荷量の減少の程度を測定することにより、QWIPセンサ１の抵抗値を計ろうとするものである。バイアス電源8 はQWIPセンサ１と入力ＦＥＴ２の動作点を設定するために用いる。この放電時、定電流源ＦＥＴ６はオンになっているので、放電量に近い電荷の充電がなされれば、出力は最初のリセットレベルに近い値を保つことになり、一定の暗電流除去が行われたことになる。
【０００８】
【発明が解決しようとする課題】
第１の従来例は、一画素の動作について述べたものであり、センサアレイの場合にはIrefを設定する場合、第２の従来例の定電流源トランジスタ６のようにp チャネルトランジスタのゲート電圧を制御して定電流源とすることになる。即ち、第１、第２の従来例ともゲート電圧で制御する定電流源を用いて、暗電流を相殺する電流値を設定していた。暗電流の電流値はnA〜μA オーダであるから、トランジスタとしては、サブスレッショールド(sub-threshold) 領域での動作となる。サブスレッショールド領域でのドレイン電流は、例えば、77K 冷却して、トランジスタのチャネル領域にトラップが無いと仮定すると、ゲートの閾値電圧が約15mVばらつくと、約1 桁電流値が違うことになる。実際のデバイスでは、チップ内のゲートの閾値電圧のばらつきが±数mV存在し、例えば±5mV の閾値ばらつきがあれば、Iref電流の最小値の最大値に対する比は約20％となり、全画素にわたって均一に暗電流を除去することはできない。
【０００９】
そこで、このばらつきを２段階で補正する方法を考案した。
【００１０】
【課題を解決するための手段】
（請求項１）
本発明の光検出器は、複数の光センサを二次元マトリクス状に配列した光センサアレイと、前記光センサ個々に対応して信号検出する信号検出回路を二次元マトリクス状に配列した検出回路基板とを有し、前記信号検出回路は前記光センサ毎の暗電流を二つの定電流源トランジスタを用いて相殺する暗電流相殺回路を有する。
【００１１】
即ち、暗電流相殺のために流す電流を設定するためには、第１の定電流源トランジスタの閾値電圧ばらつきに伴う電流値のばらつきを回避することは難しい。
そこで第１の定電流源トランジスタは検出器の外部から供給される電圧でゲート電圧を制御して供給電流の粗調整を行い、その時生じるばらつき量を補正できる微調整用の他の定電流源回路を構成して、２段階の補正を行う。
（請求項２）
本発明の光検出器では、前記信号検出回路は蓄積容量とサンプルホールド回路を有し、前記定電流源トランジスタの内、第１の定電流電源トランジスタは前記光検出器の外部からゲート電圧で前記暗電流を粗調整し、前記蓄積容量は前記粗調整された暗電流を積分し、前記サンプルホールド回路は前記蓄積容量の電圧を保持し、他の電流源トランジスタはサンプルホールドされた電圧でゲート電圧を制御することによって前記暗電流を微調整する。
【００１２】
即ち、第１の定電流源トランジスタによって設定された電流値は、蓄積容量でＶオーダの信号に変換でき、その電圧ばらつきを他の定電流源トランジスタのゲート電圧として供給することによって、閾値電圧以上の制御信号を得て微調整された暗電流相殺電流を発生することができる。
（請求項３）
本発明の光検出器では、前記信号検出回路は前記光センサと前記蓄積容量の接続を制御する入力トランジスタおよび前記蓄積容量の電荷を充放電するリセットトランジスタを有し、前記定電流源トランジスタは前記入力トランジスタおよび前記リセットトランジスタとは逆のチャネル特性である。
【００１３】
即ち、信号検出回路が基板電位を基準に動作するように設計されているのに対して（例えばｎチャネル）、定電流源のトランジスタはドレインの電源電圧を基準に動作させるようにしなければならない。従って、信号検出回路の他のトランジスタとは逆のチャネル特性（例えばｐチャネル）にしなければ定電流を発生できなくなる。また、サンプルホールドされた電圧が大きいと小さい電流値を微調整された電流として発生すれば良く、動作特性の整合性もとれる。
（請求項４）
本発明の光検出器では、前記第１の定電流源トランジスタは、ドレインがＤＣ電源に接続され、他の定電流源トランジスタは、ドレインがパルス電源に接続される。
【００１４】
第１の定電流源トランジスタは、定常電流を発生するために、DC電源をドレインに供給し、サブスレッショールド領域での制御を行う。これに対して、他の定電流源トランジスタはＶオーダのゲート電圧をサンプルホールドから供給されるので、その制御はトランジスタの自乗特性領域で動作する。電流値としてはｍＡオーダとなって、短時間で必要電荷を供給してしまう。しかし、暗電流除去の目的は検出器を経由する放電電流に見合う量を、検出器が信号検出している期間にわたって定常的に、供給することである。そこで、他の定電流源トランジスタは短時間電流を流しては、待機し、また流すという、繰り返しを信号検出期間に何度も行って、蓄積容量の電圧変化を大きくしないようにする必要がある。そのため、他の定電流源トランジスタのドレインはパルス電源とし、逐次必要な電荷をパルス状に供給する。
【００１５】
【発明の実施の形態】
図１は、暗電流除去のための回路構成を示す図である。
【００１６】
図中、図６と同じ番号を付したものは、同じ機能を果たすものである１４はリッセトレベルを２種類設けるための第２のリセットＦＥＴ、１５は前記第２のリセットＦＥＴ１４のドレイン電源、１１は２つのリセットＦＥＴのどちらかを使用する時のみＯＮにするリセットスイッチＦＥＴ、１２は蓄積容量３の電荷を浮遊容量とで分割するサンプルホールドＦＥＴ、１６は第２の定電流源ＦＥＴであり、そのゲートは前記サンプルホールドされた電圧が印加され、１７はその定電流源用電源、１３はサンプルホールドされた電圧をリセットするためのサンプルホールドリセットＦＥＴ、１８はサンプルホールドリセットＦＥＴ1 3 のドレイン電源である。
【００１７】
本回路構成を用いて、暗電流除去法を説明する。この暗電流除去量の決定は２つの動作モードからなり、第１のモードは粗い除去電流を設定し、第２のモードは第１の除去電流との合計で除去電流を揃える。
【００１８】
第１のモードでは、まず、蓄積容量３を第２のリセットＦＥＴ１４の第２のリセット電源１５のレベル( 約０．６）にリセットする。また、第２の定電流源ＦＥＴ１６が動作しないように、そのゲート電圧をサンプルホールドリセットＦＥＴ１３で、サンプルホールドリセット電源１８につり上げる。この状態で、第１の定電流源ＦＥＴ６から、蓄積容量３に電荷を蓄える。第１の定電流源ＦＥＴの閾値電圧が低い場合には、沢山の電荷が蓄積され、閾値電圧が高い場合は、少しの量しか電荷は蓄えられない。即ち、出力９には、閾値電圧の低い場合は大きな電圧、高い場合は小さな電圧が出力される。
【００１９】
第２のモードは、この時の蓄積容量端電圧をサンプルホールドＦＥＴ１２をオンして、第２の定電流源ＦＥＴ１６のゲート電極に供給する。この時、サンプルホールドＦＥＴ１２の拡散層、サンプルホールドリセットＦＥＴ１３の拡散層、第２の定電流源ＦＥＴ１６のゲートおよび配線からなる浮遊容量と蓄積容量３の電荷を分配するので、浮遊容量はできるだけ小さい方が良い。第２の定電流源ＦＥＴ１６のゲート電圧は、閾値電圧を遥かに越える大きな電圧であるから、このｐチャネルトランジスタは自乗特性領域の動作を示し、大きな電圧に対しては電流値を絞り、小さな電圧に対しては大電流を流すように動作する。しかし、第２の定電流源ＦＥＴ１６を流れる電流は第１の定電流源ＦＥＴ６で流した電流より２〜３桁大きいので、第１の定電流源で得た電荷量と合わせ込むには、第２の電流源で電流を流した時間で制御する必要がある。
【００２０】
以上の調整を行って、光センサアレイ個々での暗電流除去のレベルを揃えることが可能となる。
【００２１】
図２に本発明の回路動作（図１に示す回路）を説明するタイムチャートを示す。
１）蓄積容量３を放電する。（期間Ｔ１）
入力ＦＥＴ２、第１および第２の定電流源ＦＥＴ６、１６、サンプルホールドＦＥＴ１２をオフし、リセットスイッチＦＥＴ１１および第２のリセットＦＥＴ４をオンして、蓄積容量３を第２のリセット電源１５の電圧（略０．６Ｖ）にする。
２）第１の定電流源ＦＥＴ６から暗電流相殺電流を蓄積容量３に蓄え、蓄積容量端電圧が飽和しないように、ゲート電圧を調整する。（期間Ｔ２）
リセットスイッチＦＥＴ１１をオフし、第１の定電流源トランジスタ６のゲート電圧がトランジスタの閾値電圧未満とし、センサアレイをバイアスして流れる電流と同程度となる様にゲート電圧を調整する。
３）サンプルホールドＦＥＴ１２をオンして、第２の定電流源ＦＥＴ１６のゲートに電圧を供給する。（期間Ｔ２の最後）
一定の蓄積時間を経過した時点で第１の定電流源ＦＥＴ６をオフし、サンプルホールドＦＥＴ１２をオンして、蓄積容量端電圧を第２の定電流源ＦＥＴ１６のゲートに供給する。
４）第２の定電流源ＦＥＴ１６の第２の定電流源用電源１７をパルス駆動して蓄積容量端電圧が出力ダイナミックレンジ内に収まるようにパルスデューティを調整する。（期間Ｔ３）
図３の暗電流除去量の決め方を示す図によって、期間Ｔ２およびＴ３の動作をもう少し詳しく説明する。
【００２２】
期間Ｔ２で、第１の定電流源ＦＥＴ６のゲート電圧を調整して蓄積容量に電荷を蓄積した場合、第１の定電流源ＦＥＴ６の閾値電圧が低い場合は、図３のａに示すように電荷が蓄積される。一方、閾値電圧が高い場合には、ｂのようにその増加はａに較べ小さい。そして、期間２の最後にサンプルホールドスイッチＦＥＴがオンして、ａおよびｂの電圧が、それぞれ第２の定電流源ＦＥＴ１６のゲートにバイアスされ、期間３が始まる。ゲート電圧ａおよびｂが印加されるとドレイン電流としてそれぞれＩａおよびＩｂを流そうとする。しかし、この電流量は第１の定電流源ＦＥＴ６で流していた電流よりも数桁大きい量であるから、直ぐに蓄積容量３を満たしてしまう。そこで、第２の定電流源用電源１７をパルス状に印加すると、図３のａ１およびｂ１のような階段状の波形として増加させ、しかも、蓄積容量が飽和しないように、そのパルスデューティを調整することで可能となる。期間Ｔ１およびＴ２で、最終的に暗電流除去しようとする量はａ＋ａ１およびｂ＋ｂ１であり、第１の定電流源ＦＥＴ６だけで除去量を決めるより、ばらつきを小さくできることが判る。
５）蓄積容量を充電する。（期間Ｔ４）
リセットスイッチＦＥＴ１１および第２のリセットＦＥＴ１４をオンし、蓄積容量３を第２のリセット電源１５（＋Ｖｄｄ）の電圧に充電する。
６）入力ＦＥＴ２を開き、第１および第２の定電流源ＦＥＴ６および１６、から電流供給しながら赤外線の信号を検出する。（期間Ｔ５）
蓄積容量３に蓄えられた電荷は入力ＦＥＴ２およびセンサを経由して電流として流れ続けようとする。ここで、第１および第２の定電流源ＦＥＴ６および１６から電流供給を受けると、蓄積容量３においては、殆ど電荷の減少が無い。すなわち、暗電流を相殺することによって、センサの観測時間（蓄積時間）を延ばすことができ、赤外線検出器の感度を向上することができる。
【００２３】
以上の説明において、２つの定電流源トランジスタを用いた暗電流除去回路について述べたが、第２の定電流源トランジスタの自乗特性があり、更に、この自乗特性を補正する必要がある場合は、第３、第４の定電流源を設けることにより高度な補正が可能であることは明らかである。
【００２４】
以上の説明ではQWIPへの応用を主に行ってきたが、PV型やPC型検出器にも本暗案電流除去回路の適用が可能なことは言うまでもない。
【００２５】
【発明の効果】
閾値電圧以下のサブスレッショールド領域の電流を暗電流相殺に使用する場合、第１の定電流源回路でばらつきが大きい粗い電流値を設定し、そのばらつきを第２の定電流源回路にフィードバックするとともに、この第２の定電流源回路をパルス駆動することによって、均一な暗電流除去を実現できる。暗電流除去が均一にできる結果、蓄積時間を延ばして、検出器のＳＮ比を向上することができる。
【図面の簡単な説明】
【図１】QWIP光センサアレイの暗電流相殺用回路を示す図
【図２】各部の動作を示すタイムチャート
【図３】暗電流除去量の決め方を示す図
【図４】赤外線検出器の外観を示す図
【図５】カレントミラー回路を用いた暗電流相殺回路を示す図
【図６】QWIP光センサアレイの信号検出の基本回路を示す図
【符号の説明】
１  センサ
２  入力ＦＥＴ
３  蓄積容量
４  （第１の）リセットＦＥＴ
５  （第１の）リセット電源
６  （第１の）定電流源ＦＥＴ
７  （第１の）定電流源用電源
８  センサバイアス電源
９  信号出力
１１  リセットスイッチＦＥＴ
１２  サンプルホールドスイッチＦＥＴ
１３  サンプルホールドリセットスイッチＦＥＴ
１４  第２のリセットＦＥＴ
１５  第２のリセット電源
１６  第２の定電流源ＦＥＴ
１７  第２の定電流源用電源
１８  サンプルホールドリセット電源
【図１】
0004560988.tif 000002
【図２】
0004560988.tif 000003
【図３】
0004560988.tif 000004
【図４】
0004560988.tif 000005
【図５】
0004560988.tif 000006
【図６】
0004560988.tif 000007