(57)【特許請求の範囲】
【請求項１】
一対の自己消弧形半導体素子を直列接続したアーム構成の電圧形ブリッジ回路を有し、前記一対の素子をオン・オフゲート駆動することによって電力変換した交流電流出力または交流電流入力を得る半導体電力変換器において、
前記一対の素子のゲート駆動手段は、
前記電圧形ブリッジ回路の交流側の電流の正負極性を判定する電流符号検出手段と、
前記一対の素子をデッドタイム０で相補にオン・オフするゲート信号を発生するゲート信号発生手段と、
前記電流符号検出手段が交流電流の正負極性変化を検出したとき、該交流電流の流れる側の素子のデッドタイム設定値を発生する一対のデッドタイム処理手段と、
前記一対のデッドタイム処理手段が発生するデッドタイム設定値と前記ゲート信号との論理積演算をして前記一対の素子にゲート信号を供給する一対の論理積回路と、
前記電流符号検出手段が交流電流の正から負への極性変化を検出した時点で前記一対の素子の正側素子がオフしており、このオフしている時間が前記デッドタイム設定値よりも長い場合には負側の前記デッドタイム処理手段のデッドタイムを０に設定し、前記電流符号検出手段が交流電流の負から正への極性変化を検出した時点で前記一対の素子の負側素子がオフしており、このオフしている時間が前記デッドタイム設定値よりも長い場合には正側の前記デッドタイム処理手段のデッドタイムを０に設定するデッドタイム必要時間計算手段とを備えたことを特徴とする半導体電力変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自己消弧形半導体素子をスイッチング手段として電力変換する半導体電力変換器、特に電圧形ブリッジ回路に関する。
【０００２】
【従来の技術】
インバータやコンバータ、チョッパをはじめとして、電圧形ブリッジ回路は多くの電力変換機器に用いられている。図１０は電圧形ブリッジ回路の１アーム分を示したものであり、一対の自己消弧形半導体素子ＳP，ＳNの直列回路になるアームを直流回路に接続する。
【０００３】
ここでは自己消弧形半導体素子ＳP，ＳNの例としてＩＧＢＴを示してあるが、ＧＴ０・トランジスタ・ＦＥＴ等が使われることもある。これを単相交流機器の場合には２アーム、３相交流機器の場合には３アーム接続してブリッジ回路を構成するのが一般的な使用法である。なお、ダイオードＤP，ＤNは交流出力電流（または交流入力電流）ｉacで発生する素子への逆極性電流を迂回・循環させるためのものである。
【０００４】
このアームのスイッチングは上下のアームの半導体素子を交互にオンさせる方法が一般的である。すなわち、図１１の（ａ）に示すように、２つの半導体素子のＳPオン・ＳNオフの状態と、ＳPオフ・ＳNオンの状態を交互に繰り返す。
【０００５】
このような制御を行った場合、ターンオン特性とターンオフ特性の違いの影響などで、ＳPとＳNが同時にオンしてしまう危険がある。ＳPとＳNが同時にオンすると、直流電圧Ｖdcを短絡した状態となり、半導体素子の過電流破壊などを引き起こす。このため、一般には、図１１の（ｂ）に示すように、ターンオン信号を一定の微小時間（デッドタイム）だけ遅らせる処理回路を設ける。
【０００６】
【発明が解決しようとする課題】
通常、ゲート信号を発生する際にはデッドタイムの影響は考慮されていない。従って、デッドタイムを入れた結果として交流電圧の制御性が低下することになる。例えば、モータ駆動用ＰＷＭインバータでモータを定速で回転させた場合などにその影響は顕著であり、正確な制御ができなくなることが知られている。
【０００７】
本発明の目的は、デッドタイムの影響を低減した半導体電力変換器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、電圧形ブリッジ回路の交流側電流を監視し、これが正の時には正側の半導体素子のみに、負の時には負側の半導体素子のみにゲート信号を供給するゲート信号処理手段を設けることで、直流側の短絡を起こすことなくデッドタイムを０にしたスイッチング制御ができるようにしたもので、以下の構成を特徴とする。
【０００９】
一対の自己消弧形半導体素子を直列接続したアーム構成の電圧形ブリッジ回路を有し、前記一対の素子をオン・オフゲート駆動することによって電力変換した交流電流出力または交流電流入力を得る半導体電力変換器において、
前記一対の素子のゲート駆動手段は、
前記電圧形ブリッジ回路の交流側の電流の正負極性を判定する電流符号検出手段と、
前記一対の素子をデッドタイム０で相補にオン・オフするゲート信号を発生するゲート信号発生手段と、
前記電流符号検出手段が交流電流の正負極性変化を検出したとき、該交流電流の流れる側の素子のデッドタイム設定値を発生する一対のデッドタイム処理手段と、
前記一対のデッドタイム処理手段が発生するデッドタイム設定値と前記ゲート信号との論理積演算をして前記一対の素子にゲート信号を供給する一対の論理積回路と、
前記電流符号検出手段が交流電流の正から負への極性変化を検出した時点で前記一対の素子の正側素子がオフしており、このオフしている時間が前記デッドタイム設定値よりも長い場合には負側の前記デッドタイム処理手段のデッドタイムを０に設定し、前記電流符号検出手段が交流電流の負から正への極性変化を検出した時点で前記一対の素子の負側素子がオフしており、このオフしている時間が前記デッドタイム設定値よりも長い場合には正側の前記デッドタイム処理手段のデッドタイムを０に設定するデッドタイム必要時間計算手段とを備えたことを特徴とする。
【００１３】
【発明の実施の形態】
（実施形態１）
前記のように、一般的なブリッジ回路の場合、電流ｉacが正の場合には電流はＳPまたはＤNを流れ、逆にｉacが負の場合には電流はＳNまたはＤPを流れる。すなわち、電流ｉacの符号（極性）によって、これが正の場合には電流はＳNを流れることはなく、同様に負の場合にはＳPには電流が流れない。
【００１４】
本実施形態は、このことを利用して、電流の流れ得ないスイッチング素子を常にオフに保つことを特徴とする。すなわち、電流ｉacの符号によってこれが正の場合にはＳNを常にオフとしてＳPのみに通常のゲート信号を供給し、同様に負の場合にはＳPを常にオフとし、ＳNのみに通常のゲート信号を供給する。同時にスイッチング制御する素子はＳP，ＳNのうちの一方のみとなるため、デッドタイムを設けなくても直流側を短絡する危険はなくなり、デッドタイムを０とすることができる。
【００１５】
具体的な回路例を図１に、同図の回路動作波形例を図２に示す。デッドタイムを０にした元のゲート信号ＧP0，ＧN0は、ゲート駆動回路の論理積（ＡＮＤ）回路Ｇ１，Ｇ２を通して素子ＳＰ，ＳＮのオン・オフ駆動する。電流符号検出器ＤＥＴは電流ｉACの極性になる正負符号を検出し、この電流符号信号と反転（ＩＮＶ）回路Ｇ３で反転した信号を論理積回路Ｇ１，Ｇ２の入力とすることで、元のゲート信号ＧP0，ＧN0との間で論理演算を行う。
【００１６】
このようなゲート信号処理回路を設けることにより、図２に示すように、元のゲート信号ＧP0，ＧN0はデッドタイムを０にした相補信号にするが、電流ｉacが正の期間ではゲート信号ＧPが元の信号ＧP0に一致したオン・オフ波形になるのに対し、ゲート信号ＧNは常にオフになる。同様に、電流ｉacが負の期間ではゲート信号ＧNが元の信号ＧN0に一致したオン・オフ波形になるのに対し、ゲート信号ＧPは常にオフになる。
【００１７】
なお、最近のＰＷＭ変換器などでは、ゲート信号の発生部分はディジタル化する傾向にあり、この種の回路を組み込むのは容易と考えられる。
【００１８】
本方式の利点としては、デッドタイムが０にして制御性を高めることができるのに加えて、スイッチング信号を送る回路素子Ｇ１，Ｇ２が常に半数となるため１素子あたりの平均スイッチング回数を従来の方式の１／２にできることが挙げられる。これにより、ゲート駆動回路、特にＰＷＭ波形に変換したゲート駆動回路での損失を大幅に低減できる。
【００１９】
（実施形態２）
実施形態１の構成では、もとのゲート信号ＧP0，ＧN0のスイッチングのタイミングと電流ｉACの符号が変わるタイミングが同じ場合（もしくは非常に近い場合）に図３に示すような不都合が発生する可能性がある。
【００２０】
この例では電流ｉacの符号が正から負へと変わるタイミングがもとのゲート信号ＧP0，ＧN0のスイッチングのタイミングと同じになってしまっているため、素子ＳPとＳNのオン期問が連続してしまう。このため、素子ＳPとＳNで直流側を短絡してしまう危険がある。また、タイミングが一致しないまでも、デッドタイムよりも短い間隔しかない場合には、素子ＳPとＳNのオン期間の間隔がデッドタイムよりも短くなってしまうことがある。
【００２１】
これを防ぐためには、電流の符号が変化したとき、電流の流れる側の素子に直ちにゲート信号を供給するのではなく、デッドタイム分だけ待ってからゲート信号を供給すればよい。すなわち、電流符号が変化した場合には、まずそれまでゲート信号を供給していた素子のゲート信号をオフにし、その後デッドタイム分だけ待ってから、反対の素子にゲート信号を供給する。
【００２２】
上記の動作を実現する例を図４に、またこの回路の動作例を図５に示す。図４中のデッドタイム処理回路Ｇ４，Ｇ５は、検出した電流ｉacの符号信号およびそれを反転したものに対し、その立ち上がりをデッドタイム分だけ遅らせ、これらともとのゲート信号ＧP0，ＧN0との論理積を回路Ｇ１，Ｇ２に得ることで実際に用いるゲート信号を生成している。
【００２３】
本実施形態では、素子ＳPとＳNのオン期間の間は必ずデッドタイム以上になるので、直流側を短絡する危険はない。電流符号信号にはデッドタイムを入れているが、ＰＷＭ変換器などのスイッチング周波数の高い変換器ではスイッチング周波数に比較して電流符号の反転する回数は非常に少ないので、通常のゲート信号にデッドタイムを入れる方式と比較してデッドタイムに起因する悪影響を減らすことが可能である。
【００２４】
（実施形態３）
上記の実施形態２では、例えば図６に示す場合のように、本来はデッドタイムが不要な場所でも電流ｉacの符号が反転するときにデッドタイムが入ってしまう。これらの不要なデッドタイムが入らないようにするための実施形態を以下に示す。
【００２５】
不要なデッドタイムを入れないようにするには、電流の符号が反転するときにデッドタイムが必要かどうかを判断し、それに応じてデッドタイム処理を行えばよい。一例を図７に示す。デッドタイム必要時間計算部ＣＡＬでは常にゲート信号ＧP，ＧNを監視し、適切なデッドタイムを設定する。デッドタイム設定のアルゴリズムを図８に示す。
【００２６】
図８の例はクロック信号を供給されたディジタル回路で実現する方法である。ソフトウェア的に同様の機能を構成することも可能である。例えば電流符号が正から負へと変化した場合について説明する。図８の例では電流符号が正から負へと変化した時点で、それまでに連続してオフしていた時間（クロック数）がｔoffに保存されている。この時点で素子ＳPがオンしていた場合には、ｔoff＝０であるから、信号ＣNのデッドタイムをデッドタイム設定値に設定する。その時点で素子ＳPがオフしており、オフしている時間がデッドタイム設定値よりも長い場合には、信号ＣNのデッドタイムを０に設定する。その時点でＳＰがオフしており、オフしている時間がデッドタイム設定値よりも短い場合には、信号ＣNのデッドタイムをデッドタイム設定値からオフしている時間を引いた値に設定する。電流符号が負から正へと変化した場合も同様である。
【００２７】
以上により、いずれの場合にも必要最小限のデッドタイムが正しく設定される。
【００２８】
電流の符号が反転する回数に比較して、実際にデッドタイムが必要になる回数はかなり少ないものと思われる。従って、実施形態２のように信号ＣP，ＣNに常に同じデッドタイムを挿入する場合と比較すると、本実施形態の方がデッドタイムの影響をより減らすことが可能となる。
【００２９】
（実施形態４）
上記実施形態１〜３の構成では全て制御に電流の符号を用いている。電流を検出し、その符号を直接制御に用いた場合、測定ノイズや電流の微小振動の影響で、電流符号が反転する際に信号ＣP，ＣNが振動する可能性がある。スイッチング周波数よりも高い周波数のゲート信号が発生することも考えられるため、これは好ましくない。これを防ぐための電流符号検出部の構成を図９に示す。検出した電流を適切なヒステリシス幅を持たせたヒステリシスコンパレータＣＯＭで０と比較することで、電流の微小変化に信号ＣP，ＣNが反応しないようにする。
【００３０】
【発明の効果】
以上のとおり、本発明によれば、電圧形ブリッジ回路の交流側電流が正の時には正側の半導体素子のみに、負の時には負側の半導体素子のみにゲート信号を供給するゲート信号処理手段を設けるため、以下の効果がある。
【００３１】
・素子のゲート信号にデッドタイムを挿入する回数を滅らした変換器が実現でき、これによりデッドタイムの悪影響を低減することができる。
【００３２】
・ゲート駆動回路のスイッチング損失を低減できる。
【図面の簡単な説明】
【図１】本発明の実施形態１を示すゲート信号供給回路図。
【図２】図１の回路の動作波形例。
【図３】図１の回路で不具合が発生する場合の動作波形例。
【図４】実施形態２を示す図３の不具合を解決するための回路図。
【図５】図４の回路の動作波形例。
【図６】図４の回路で不要なデッドタイムが入る場合の動作波形例。
【図７】実施形態３を示す無駄なデッドタイムを挿入しない回路図。
【図８】図７のデッドタイム必要時間計算回路のデッドタイムの設定手順図。
【図９】実施形態４を示すヒステリシスコンパレータを用いた符号検出回路図。
【図１０】電圧形ブリッジ回路の１アーム分回路図。
【図１１】電圧形ブリッジ回路のゲート信号波形例。
【符号の説明】
ＳＰ，ＳＮ…自己消弧形半導体素子
ＤＥＴ…電流符号検出回路
Ｇ１，Ｇ２…論理積回路
Ｇ３…反転回路
Ｇ４，Ｇ５…デッドタイム処理回路
ＣＡＬ…デッドタイム必要時間計算回路
ＣＯＭ…ヒステリシスコンパレータ
【図１】
0004419312.tif 000002
【図２】
0004419312.tif 000003
【図３】
0004419312.tif 000004
【図４】
0004419312.tif 000005
【図５】
0004419312.tif 000006
【図６】
0004419312.tif 000007
【図７】
0004419312.tif 000008
【図８】
0004419312.tif 000009
【図９】
0004419312.tif 000010
【図１０】
0004419312.tif 000011
【図１１】
0004419312.tif 000012