(57)【特許請求の範囲】
【請求項１】
電力変換装置の各アームに複数個直列接続される電圧駆動型半導体素子をそれぞれオン，オフ駆動するためのゲート駆動装置であって、
前記電圧駆動型半導体素子に印加される電圧を検出し過電圧か否かを判断する過電圧判別回路と、電圧駆動型半導体素子のターンオン時に電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせるオーバドライブ回路とを備え、前記各直列接続された電圧駆動型半導体素子のターンオンタイミングの差により、各電圧駆動型半導体素子の印加電圧にアンバランスが発生し、前記過電圧判別回路にて過電圧を検出したときは、前記オーバドライブ回路にて過電圧が印加された電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせることにより、電圧駆動型半導体素子への過電圧印加およびこれにもとづく素子破壊を防止することを特徴とする電圧駆動型半導体素子のゲート駆動装置。
【請求項２】
前記電圧駆動型半導体素子のターンオフ時に過電圧が検出されたら、過電圧が検出された電圧駆動型半導体素子を再びオンさせる再オン回路を付加し、前記各直列接続された電圧駆動型半導体素子のターンオフ時の電圧アンバランスによる電圧駆動型半導体素子への過電圧印加、およびこれにもとづく素子破壊を防止することを特徴とする請求項1に記載の電圧駆動型半導体素子のゲート駆動装置。
【請求項３】
前記オーバドライブ回路は、電圧駆動型半導体素子に一定時間だけ通常の順バイアス電圧よりも高い電圧を印加する電圧印加回路を含むことを特徴とする請求項1または２のいずれかに記載の電圧駆動型半導体素子のゲート駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力変換装置を構成する電圧駆動型半導体素子のゲート駆動装置、特に電力変換装置を高電圧化するために、電圧駆動型半導体素子を直列接続して構成される電力変換装置に用いて好適なゲート駆動装置に関する。
【０００２】
【従来の技術】
図９に、電圧駆動型半導体素子としてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いたチョッパ回路の例を示す。これは、直流電源Ｅｄに対し上アームにはＩＧＢＴ１と、これに逆並列に接続されたフリーホイーリングダイオードＦＷＤ１と、下アームにはＩＧＢＴ２とこれに逆並列に接続されたＦＷＤ２とが設けられ、ＩＧＢＴ１には負荷が接続されている。ＧＤＵ１，ＧＤＵ２はゲート駆動装置で、具体的には例えば図１０に示すように、ＩＧＢＴをオン，オフさせるためのトランジスタＴＲ１，ＴＲ２、抵抗Ｒｇ（ｏｎ），Ｒｇ（ｏｆｆ）およびインターフェイス回路ＩＦなどから構成される。
【０００３】
いま、図９のＩＧＢＴ２をターンオンすると、負荷を通して電流が流れる。次に、ＩＧＢＴ２をターンオフすると負荷よりＩＧＢＴ２を流れていた電流は、ＦＷＤ１へ転流する（フリーホイーリングモード）。この状態でＩＧＢＴ２がターンオンするとＦＷＤ１は逆回復し、電流は再度負荷からＩＧＢＴ２を通るルートに切り替わる。このとき、ＦＷＤ１へ転流したフリーホイーリング電流が、素子の定格の１／１０以下の低電流時にＦＷＤ１が逆回復すると、大きなサージ電圧が発生することが指摘されている。そのときの様子を示すのが図１１，図１２で、ＦＷＤ１に定格以上のサージ電圧が印加された例が示されている。なお、図１２は図１１の部分（要部）拡大図である。
【０００４】
図９では１つのアームに１つの電圧駆動型半導体素子を用いる例であるが、上記の問題は図１３のように１つのアームに複数（図では２つ）の素子を設けて高電圧化を図る電力変換装置の場合も同様で、そのときの様子を図１４に点線で示している。これは、ゲート駆動装置ＧＤＵ３，４により下アーム素子ＩＧＢＴ３，４を動作させるときの上アームのＦＷＤ１，２の逆回復時にＩＧＢＴ１，２に印加される電圧波形を示している。ＩＧＢＴ１，２のいずれにも点線で示すような定格以上のサージ電圧が印加されていることが分かる。
【０００５】
【発明が解決しようとする課題】
このようなサージ電圧は時に素子の定格耐圧を大きく超え、最悪の場合は素子破壊に至るおそれがある。このため、従来は例えば図１０に示すゲートオン抵抗Ｒｇ（ｏｎ）の値を大きくすることで、ＩＧＢＴ２のターンオン時間を遅くしＩＧＢＴ２側で電圧を保持する時間を長くし、ＦＷＤ１に印加される電圧を低くしてサージ電圧を抑制する方法が用いられている。しかし、ゲート抵抗が大きいと電圧保持時間が増大し、ターンオン損失が増加する。このターンオン損失の増加は、素子全体の総損失を増加させ、動作周波数を低下させたり出力電流を低下させなければならないという問題が生じる。
【０００６】
また、１つのアームに複数の素子を設けて高電圧化を図る場合には、上記の問題に加えてさらに、素子特性のばらつき等による問題が発生する。この問題を説明するのが図１５で、複数の素子間の素子特性のばらつき等によりＩＧＢＴのターンオンタイミングに違いが生じ、電圧分担にアンバランスが生じた場合を示す。ここでは、例えば図１３の上アームのＩＧＢＴ２の方が早くオンし、このときＩＧＢＴ１がオフしているため、ＩＧＢＴ１にだけ電圧が印加されると言うアンバランスが生じている例である。このとき、ＩＧＢＴ１のコレクタ−エミッタ間電圧ＶＣＥ（１）と、ＩＧＢＴ２のコレクタ−エミッタ間電圧ＶＣＥ（２）を加えた電圧が直流電圧Ｅｄに等しくならない期間があるのは、スナバコンデンサＣと主回路浮遊インダクタンスＬｍとの共振動作によるものである。
【０００７】
このように電圧アンバランスが発生するが、その対策として、例えば図１３にも示すように各ＩＧＢＴにスナバコンデンサＣ，スナバ抵抗Ｒ等からなるＲＣスナバ回路を付加することによって、遅れてオンするＩＧＢＴ１の電圧上昇率（ｄｖ／ｄｔ）を低減させて、ＩＧＢＴ１にオン信号が入るまでの期間（Δｔ）、ＩＧＢＴ１に印加される電圧を抑制するようにしている。
【０００８】
ＩＧＢＴを直列接続して用いる場合、上述のように、各ＩＧＢＴにＲＣスナバ回路を付加することにより、ターンオンタイミングがずれた場合の電圧アンバランスによる過電圧印加およびそれによる素子破壊を防ぐことができるが、許容可能なターンオンタイミングの時間差を大きくしようとすると、付加するスナバのコンデンサ容量を大きくしなければならず、そうすると発生損失が増大するために抵抗Ｒの形状が大きくなり、装置全体も大きくなるなどの問題が生じる。
したがって、この発明の課題はターンオン損失を増加させたり、スナバのコンデンサ容量を大きくすることなく、ＩＧＢＴの保護を図ることにある。
【０００９】
【課題を解決するための手段】
このような課題を解決するため、請求項1の発明では、電力変換装置の各アームに複数個直列接続される電圧駆動型半導体素子をそれぞれオン，オフ駆動するためのゲート駆動装置であって、
前記電圧駆動型半導体素子に印加される電圧を検出し過電圧か否かを判断する過電圧判別回路と、電圧駆動型半導体素子のターンオン時に電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせるオーバドライブ回路とを備え、前記各直列接続された電圧駆動型半導体素子のターンオンタイミングの差により、各電圧駆動型半導体素子の印加電圧にアンバランスが発生し、前記過電圧判別回路にて過電圧を検出したときは、前記オーバドライブ回路にて過電圧が印加された電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせることにより、電圧駆動型半導体素子への過電圧印加およびこれにもとづく素子破壊を防止することを特徴とする。
【００１０】
上記請求項1の発明においては、前記電圧駆動型半導体素子のターンオフ時に過電圧が検出されたら、過電圧が検出された電圧駆動型半導体素子を再びオンさせる再オン回路を付加し、前記各直列接続された電圧駆動型半導体素子のターンオフ時の電圧アンバランスによる電圧駆動型半導体素子への過電圧印加、およびこれにもとづく素子破壊を防止することができる（請求項２の発明）。この請求項1または２の発明においては、前記オーバドライブ回路は、電圧駆動型半導体素子に一定時間だけ通常の順バイアス電圧よりも高い電圧を印加する電圧印加回路を含むことができる（請求項３の発明）。
【００１１】
【発明の実施の形態】
図１はこの発明の第1の実施の形態を示す構成図で、図１３と同じく、電圧駆動型半導体素子としてＩＧＢＴＱ１からＱ４を直列接続して構成されるインバータ1相分を示し、上アームはＱ１，Ｑ２、下アームはＱ３，Ｑ４の各直列接続回路からなり、各素子Ｑ1〜Ｑ４にはＲＣスナバ回路が設けられて構成される。すなわち、図１３に示すものに対し、検出抵抗Ｒ１〜Ｒ４を付加した程度であるが、ゲート駆動装置ＧＤＵが図2（ａ）のように、図１０に示す従来のゲート駆動装置に対して過電圧判別回路ＯＶとオーバドライブ回路ＯＤとを有する点で異なっている。過電圧判別回路ＯＶは、検出抵抗によって検出された電圧が過電圧かどうかを判別するものであり、オーバドライブ回路ＯＤはＩＧＢＴのターンオン時、これに順バイアス電圧を重畳させるものである。Ｄｄ１は逆流防止用のダイオードである。なお、ＦＷＤをＩＧＢＴから切り離して考える必要がない場合は、これらをまとめて電圧駆動型半導体素子ＱまたはＩＧＢＴと言うものとする。
【００１２】
図２（ｂ）を参照して、ゲート駆動装置の動作について説明する。
最初にＱ２がターンオンしたものとすると、Ｑ１のコレクタ−エミッタ間電圧ＶＣＥ（Ｑ１）が上昇を始め、検出抵抗によって検出される電圧が過電圧検知レベルに達すると、過電圧判別回路ＯＶは過電圧状態であると判断する。これによりオーバドライブ回路ＯＤが動作し、Ｑ１を通常の順バイアス電圧よりも高い電圧でターンオン動作（オーバドライブ動作）させる。Ｑ１をオーバドライブ回路ＯＤを介して動作させることで、通常のターンオン動作よりも速くターンオンさせるようにする。
【００１３】
その様子を示すのが図３で、オーバドライブ回路ＯＤを用いた場合は同図に実線で示すように、点線で示すオーバドライブ回路ＯＤを用いない場合に比べてΔＴだけ速くターンオンできることになる。
こうすることにより、Ｑ１への過電圧印加時に、コレクタ−エミッタ間電圧ＶＣＥが速やかに下降して行くので、過電圧印加によるＱ１の破壊を高速に防ぐことが可能となり、発生する損失も低減される。
【００１４】
図４にオーバドライブ回路ＯＤの具体例を示す。破線部分がオーバドライブ回路ＯＤであり、その他の部分は図２（ａ）と同様である。すなわち、オーバドライブ回路ＯＤはＭＯＳＦＥＴ等の電界効果トランジスタＴＲ３、インバータ，ノアゲート等のロジックＩＣ１，ＩＣ２、直流電源Ｖおよびタイマー回路ＴＭから構成される。
この回路ＯＤに、過電圧判別回路ＯＶから過電圧検知信号がタイマー回路ＴＭに入力されると、ロジックＩＣ１の出力がＨ（ハイ）からＬ（ロー）に変化し、ＴＲ１がオフする。これと同時にＴＲ３がオンし、ＩＧＢＴのゲート−エミッタ間電圧が直流電源電圧Ｖにバイアスされる。この電圧Ｖを通常の順バイアス電圧よりも高い電圧（ここでは順バイアス電圧１５Ｖ、オーバドライブ電圧２０Ｖ）としている。タイマー時間後にはＴＲ３がオフし、オーバドライブ回路ＯＤは切り離されるため、通常の順バイアス電圧に戻る。
【００１５】
図５はこの発明の第２の実施の形態を説明する説明図で、同図（ａ）はゲート駆動装置、同図（ｂ）はそのオーバドライブ回路の詳細例を示す。
これはオーバドライブ回路を同図（ｂ）のように構成したもので、図２（ａ）との相違点は、オーバドライブ回路ＯＤをＩＧＢＴのゲート端子（Ｇ）に直接接続した点、オーバドライブ回路動作時に通常オン回路を切り離す（ＴＲ１をオフにする）機能をインターフェイス回路ＩＦに持たせた点にある。この例では、オーバドライブ時にゲート抵抗（Ｒ）を任意に設定でき、電圧アンバランス発生時のＩＧＢＴの高速な保護が可能となる。なお、回路動作は図２（ａ）と同様なので説明は省略する。
【００１６】
図６はこの発明の第３の実施の形態を説明する説明図で、同図（ａ）はゲート駆動装置、同図（ｂ）はその動作説明図である。
図６（ａ）からも明らかなように、図２（ａ）に示すものに対し、オン・オフ判別回路ＯＦおよび再オン回路ＲＯを付加して構成される。オン・オフ判別回路ＯＦはＩＧＢＴ素子のターンオン，ターンオフを判別し、再オン回路ＲＯはＩＧＢＴのターンオフ時にこれを再オンさせるものである。
図６（ｂ）からも明らかなように、ターンオン時の動作は図２（ｂ）および図３と全く同様でなので、ターンオフ時の電圧アンバランス発生時についてのみ、以下に説明する。
【００１７】
いま、ＩＧＢＴ（Ｑ１）のターンオフ時に、検出抵抗を介して検出されるＩＧＢＴのコレクタ−エミッタ間電圧が過電圧検知レベルに達すると、過電圧判別回路ＯＶにより過電圧状態と判断される。オン・オフ判別回路ＯＦは回路ＯＶの出力を受けて再オン回路ＲＯを起動するので、再オン回路ＲＯによりターンオン動作（再オン）が開始される。Ｑ１が再オンすると、そのコレクタ−エミッタ間電圧は下降して行くので、Ｑ２がターンオフするまでの間、Ｑ１に過電圧が印加されるのを防ぐことができる。
このように、ターンオン時の電圧アンバランスはオーバドライブ回路により、またターンオフ時の電圧アンバランスは再オン回路により抑制することが可能となる。
【００１８】
図７はこの発明の応用例を示す構成図である。
これは、ＦＷＤ逆回復時のサージ電圧に対処するもので、図１０に示す従来のゲート駆動装置に対し、抵抗Ｒ，コンデンサＣからなる遅延回路、抵抗Ｒｇ（ｏｎ）１およびトランジスタＴＲ１０を付加して構成される。
したがって、インターフェイス回路ＩＦを介してＴＲ１をオンさせると、まず抵抗Ｒｇ（ｏｎ）を介してＩＧＢＴのゲートが駆動される。その後、遅延回路のＣＲ時定数で決まる一定時間が経過するとＴＲ１０がオンし、これによりＩＧＢＴのゲートは、抵抗Ｒｇ（ｏｎ）と抵抗Ｒｇ（ｏｎ）１の並列抵抗により駆動される。このとき、並列抵抗値は抵抗Ｒｇ（ｏｎ）よりも小さくなるので、このゲート駆動装置を用いれば、ＩＧＢＴのゲートは最初は高抵抗で、一定時間後は低抵抗で駆動されることになる。なお、トランジスタＴＲ２側の遅延回路は、ＴＲ１側で遅延させた分だけターンオフタイミングを調整するためのものである。
【００１９】
図８は図７の動作を説明するための波形図である。
図７のゲート駆動装置が先の図９に示すＧＤＵ２に対応するものとし、インターフェイス回路ＩＦを介してＴＲ１をオンとしＩＧＢＴ２を動作させる場合、図８のＧＤＵ２波形に示すように、ＦＷＤ１の低電流逆回復時の期間ｔ１までは高抵抗で駆動し、ＩＧＢＴ２側で電圧を保持することでＦＷＤ１側のサージ電圧を抑制する。また、大電流逆回復時である期間ｔ２では低抵抗で駆動することによりターンオン時間を早め、ターンオン損失を低減するようにしている。その結果、ＩＧＢＴ２のコレクタ−エミッタ間電圧，ＦＷＤ１電圧，電流波形は図示のようになり、図１１，１２の場合に比べてサージ電圧が抑制されていることが分かる。なお、ＩＧＢＴ２のコレクタ−エミッタ間電圧，ＦＷＤ１電圧，電流波形は実線で大電流時の動作を、また、点線で低電流時の動作を示している。
【００２０】
以上は、図９の如きアームの素子が１つの場合であるが、図１３のようにアームの素子が複数の場合も上記と同様に、図７に示すゲート駆動装置により最初は高抵抗で駆動し、一定時間後は低抵抗で駆動することにより、サージ電圧を抑制しターンオン損失を低減させることが可能となる。このときの様子を示すのが図１４で、ゲート駆動装置ＧＤＵ３，４で下アーム素子ＩＧＢＴ３，４を動作させるときの上アームのＦＷＤの逆回復時にＩＧＢＴ１，２に印加される電圧波形を示している。すなわち、Δｔだけ早く逆回復するＩＧＢＴ２側の電圧は、ＩＧＢＴ１側で分担する電圧が重畳し、点線で示すようにさらにサージ電圧が発生し、素子破壊に至る可能性がある。しかし、図７に示すゲート駆動装置を用いた場合の逆回復動作では、実線で示すようにサージ電圧の発生を抑制し、Δｔだけ早く
逆回復するＩＧＢＴ２側の電圧分担を最小限に抑えることが可能となり、素子破壊を防止できることになる。
【００２１】
【発明の効果】
請求項１の発明によれば、インバータを含む電力変換装置の各アームを、ＩＧＢＴ等の電圧駆動型スイッチング素子を直列接続して構成する場合、素子間の電圧アンバランスによって発生する過電圧から、素子を従来の場合より高速に保護することができ、かつ、充放電スナバのコンデンサ容量を低減できるため、装置の小型化が可能となる。また、オーバドライブ回路により通常の順バイアス電圧より高い電圧で動作させるため発生する損失も小さく、ターンオン損失の増加は殆どない。
さらに、請求項２，３のように再オン回路を付加することで、ターンオン時だけでなく、ターンオフ時の過電圧による素子破壊も防ぐことができる。
【図面の簡単な説明】
【図１】  この発明の第1の実施の形態を示す回路構成図である。
【図２】  ゲート駆動装置の具体例とその動作説明図である。
【図３】  オーバドライブ動作の説明図である。
【図４】  オーバドライブ回路の具体例を示す回路図である。
【図５】  この発明の第２の実施の形態を説明する説明図である。
【図６】  この発明の第３の実施の形態を説明する説明図である。
【図７】  この発明の応用例を示す構成図である。
【図８】  図７の動作を説明するための波形図である。
【図９】  チョッパ回路の従来例を示す構成図である。
【図１０】  ゲート駆動装置の従来例を示す回路図である。
【図１１】  図１０の動作説明図である。
【図１２】  図１１の要部拡大図である。
【図１３】  素子直列接続式電力変換装置の１相分を示す回路図である。
【図１４】  図１３の逆回復時の動作説明図である。
【図１５】  図１３の電圧アンバランス動作説明図である。
【符号の説明】
Ｑ…絶縁ゲートバイポーラトランジスタスイッチ（ＩＧＢＴ）、ＧＤＵ…ゲート駆動装置、Ｅｄ…直流電源、Ｒ…抵抗、Ｃ…コンデンサ、Ｄ，Ｄｄ１…ダイオード、ＴＲ…トランジスタ、ＩＦ…インターフェイス回路、ＯＶ…過電圧判別回路、ＯＤ…オーバドライブ回路、ＴＭ…タイマー回路、ＯＦ…オン・オフ判別回路、ＲＯ…再オン回路。
【図１】
0004449190.tif 000002
【図２】
0004449190.tif 000003
【図３】
0004449190.tif 000004
【図４】
0004449190.tif 000005
【図５】
0004449190.tif 000006
【図６】
0004449190.tif 000007
【図７】
0004449190.tif 000008
【図８】
0004449190.tif 000009
【図９】
0004449190.tif 000010
【図１０】
0004449190.tif 000011
【図１１】
0004449190.tif 000012
【図１２】
0004449190.tif 000013
【図１３】
0004449190.tif 000014
【図１４】
0004449190.tif 000015
【図１５】
0004449190.tif 000016