(57)【特許請求の範囲】
【請求項１】
回路仕様記述が入力され、前記回路仕様記述に含まれる、信号変化の関わりを有する２以上の信号の情報と、該２以上の信号の最大サイクル数の情報と、前記２以上の信号について前記回路仕様記述に定義されて確定している値とを、解析して得る回路仕様記述入力部と、
該回路仕様記述入力部において得られた、前記２以上の信号の数と前記最大サイクル数とに応じた表形式のデータであって、値の確定しているサイクルの箇所に確定している値を設定し、かつ値の確定していないサイクルの箇所に所定のフラグを設定した時系列の信号変化を示す信号変化データを生成する信号変化データ生成部と、
生成された前記信号変化データに設定された前記確定している値と前記所定のフラグに基づいて、前記時系列の信号変化を波形図の形式で表示するための波形図データを出力する波形図データ出力部と、
を有することを特徴とする回路仕様記述設計解析装置。
【請求項２】
前記信号変化データ中の前記所定のフラグの数に基づいて、前記回路仕様記述の多義性を示す値を算出して出力する多義性データ出力部を有することを特徴とする請求項１に記載の回路仕様記述設計解析装置。
【請求項３】
前記信号変化データに基づいてシーケンス情報を抽出し、その抽出された前記シーケンス情報に基づいてシーケンス記述を生成し出力するシーケンス記述出力部を有することを特徴とする請求項１に記載の回路仕様記述設計解析装置。
【請求項４】
前記回路仕様記述入力部に前記回路仕様記述が複数入力された場合、前記信号変化データ生成部は、前記２以上の信号と前記最大サイクル数に応じた前記信号変化データを、各回路仕様記述について生成し、同じ信号に関して複数の前記信号変化データがある場合は、サイクル数が大きい方の信号変化データに、サイクル数が小さい方の信号変化データの前記確定している値をマージすることを特徴とする請求項１に記載の回路仕様記述設計解析装置。
【請求項５】
回路仕様記述入力部と信号変化データ生成部と波形図データ出力部を具備したコンピュータで回路仕様記述の設計解析をする方法であって、
前記回路仕様記述入力部により、入力された回路仕様記述に含まれる、信号変化の関わりを有する２以上の信号の情報と、該２以上の信号の最大サイクル数の情報と、前記２以上の信号について前記回路仕様記述に定義されて確定している値とを、解析して得ること、
前記信号変化データ生成部により、得られた前記２以上の信号の数と前記最大サイクル数とに応じた表形式のデータであって、値の確定しているサイクルの箇所に確定している値を設定し、かつ値の確定していないサイクルの箇所に所定のフラグを設定した時系列の信号変化を示す信号変化データを生成すること、
前記波形図データ出力部により、生成された前記信号変化データに設定された前記確定している値と前記所定のフラグに基づいて、前記時系列の信号変化を波形図の形式で表示するための波形図データを出力すること、
を有することを特徴とする回路仕様記述設計解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路仕様記述設計解析装置及び回路仕様記述設計解析方法に関し、特に、回路仕様記述を用いた半導体集積回路を設計するための回路仕様記述設計解析装置及び回路仕様記述設計解析方法に関する。
【背景技術】
【０００２】
従来より、半導体回路の設計において、回路仕様は、自然言語、あるいはプロパティ記述言語を用いて記述され、その記述に基づいて、その半導体回路の設計が行われている。
【０００３】
回路仕様記述が自然言語で記述される場合、自然言語の持つ多義性すなわち曖昧さによって、設計者間で認識の不一致が生じ、結果として設計された回路が動作しない、等の不具合が発生する虞がある。回路仕様記述をプロパティ記述言語（SVA、PSL等）で記述することにより、記述の多義性すなわち曖昧さの一部は、解消され得るが、十分に解消されるわけではない。
【０００４】
例えば、「reqがアサートされたら、ackがアサートする」という自然言語で書かれた回路仕様をプロパティ記述言語で記述するときに、信号の極性及び、req-ack間のサイクル数が曖昧なままではプロパティ記述を記述することは出来ない。そのため、通常は、これらの曖昧さは自然言語からプロパティ記述言語へ変換する際に解消される。
【０００５】
しかし、たとえプロパティ記述言語を用いて回路仕様を記述したとしても、回路仕様記述の多義性すなわち曖昧さを十分に解消できるとは言いきれない。例えば、自然言語で記述された「reqがアサートされたら、ackがアサートする」という回路仕様を、プロパティ記述言語であるSVAで記述した「req  |=>  ack」という回路仕様で記述しても、reqが１になった次のサイクルでreqが１と０のいずれになるのか、ackは1に成るサイクルの前のサイクルで１と０のいずれであるのか、は不明である。なお、「req  |=>  ack」という回路仕様は、自然言語で正確に表現すると、reqが１のとき１サイクル後にackが１になる、ということを意味する。さらに、reqが１になる前のサイクルにおける、reqのステータス、すなわち１なのか０なのかも不明である。
【０００６】
言い換えれば、上述したようなプロパティ言語で記述した回路仕様においても、１つの回路仕様記述に対して複数の信号のパターン（以下、パスパターンという）が存在し得る。ところが、設計者は自分の記述した回路仕様記述がどの程度の多義性を持っているかを知る手段が無いために、設計者の意図が正確に伝わらない場合が多々生じて、上述したような不具合の発生に繋がっていた。
【０００７】
設計対象の回路の検証を円滑かつ効率的に行う論理回路動作検証装置も提案されている（例えば、特許文献１参照）。しかし、その提案においても、設計者は自分の記述した回路仕様記述がどの程度の多義性を持っているかを知る方法についてはなんら開示されていない。
【特許文献１】特開平５−１０１１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は、回路仕様記述の多義性を把握することができる回路仕様記述設計解析装置及び回路仕様記述設計解析方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、回路仕様記述が入力され、前記回路仕様記述に含まれる、信号変化の関わりを有する２以上の信号の情報と、該２以上の信号の最大サイクル数の情報と、前記２以上の信号について前記回路仕様記述に定義されて確定している値とを、解析して得る回路仕様記述入力部と、該回路仕様記述入力部において得られた、前記２以上の信号の数と前記最大サイクル数とに応じた表形式のデータであって、値の確定しているサイクルの箇所に確定している値を設定し、かつ値の確定していないサイクルの箇所に所定のフラグを設定した時系列の信号変化を示す信号変化データを生成する信号変化データ生成部と、生成された前記信号変化データに設定された前記確定している値と前記所定のフラグに基づいて、前記時系列の信号変化を波形図の形式で表示するための波形図データを出力する波形図データ出力部を有する回路仕様記述設計解析装置を提供することができる。
【発明の効果】
【００１０】
本発明の回路仕様記述設計解析装置及び回路仕様記述設計解析方法によれば、回路仕様記述の多義性を把握することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施の形態を説明する。  
（第１の実施の形態）
まず、図１に基づき、本発明の第１の実施の形態に係わる回路仕様記述設計解析装置の構成を説明する。図１は、本実施の形態に係わる回路仕様記述設計解析装置の構成を示す構成図である。以下、回路仕様記述設計解析装置を、設計解析装置という。
【００１２】
設計解析装置１は、中央処理装置（CPU）、ROM、RAM等を含む装置本体１１と、キーボード、マウス等の入力装置１２と、表示装置１３と、ハードディスク装置等の外部記憶装置１４とを有してなるパーソナルコンピュータ（PC）等のコンピュータである。後述するような回路仕様記述を解析する処理を行うプログラムと、設計者が作成する設計データとが外部記憶装置１４に記憶される。
【００１３】
半導体装置の回路を設計する設計者は、設計解析装置１を用いて、回路設計をするが、特に、後述するような回路仕様を各種言語で入力することができる。  
なお、本実施の形態では、設計解析装置１は、１つのコンピュータであるが、複数の設計者が設計解析装置１を利用する場合には、ネットワークに接続された端末装置からセンタ装置としての設計開発装置にアクセスできるようにして、複数の設計者が同様の回路仕様記述の入力ができるようにしてもよい。
【００１４】
また、設計解析装置１には、一般にEDA(Electronic Design Automation)等の設計支援のソフトウエアが搭載されており、その機能の一部を実現するツールとして、本実施の形態および後述する他の実施に形態における解析処理部が設けられている。よって、以下の説明では、その一部の機能としての解析処理部について説明し、他の機能の処理部については、説明は省略する。
【００１５】
図２は、設計解析装置１の解析処理部のソフトウエア構成を示すブロック図である。  
図２に示す解析処理部２１は、回路仕様記述入力部２２と、時系列信号変化データベース生成部２３と、多義性算出部２４と、時系列信号変化データ表示部２５とを含んで構成されている。
【００１６】
回路仕様記述入力部２２は、設計者が記述した回路仕様記述SPが入力される処理部である。回路仕様記述SPは、本実施の形態では、自然言語あるいはプロパティ記述言語である。入力された回路仕様記述SPは、回路仕様記述入力部２２において解析され、時系列信号変化データベース生成部２３により、信号変化データがデータベースとして生成される。その生成された信号変化データに基づいて、多義性算出部２４により算出された多義性の情報の表示データAR1と、時系列信号変化データ表示部２５により生成された信号変化を示す波形図の表示データAR2とが、表示装置１３に出力され、多義性の情報と波形図が表示される。回路仕様記述入力部２２と、時系列信号変化データベース生成部２３と、多義性算出部２４と、時系列信号変化データ表示部２５の各処理部の処理については後で詳述する。
【００１７】
後述するように、設計者は、設計解析装置１に回路仕様記述SPを入力すると、後述する所定の処理が実行されて、回路仕様記述の多義性の情報と、１以上の関係信号の変化の情報とが、表示装置１３に表示される。その結果、設計者は自分の記述した回路仕様記述SPの多義性の程度と、各関係信号の状態を知ることができる。その結果を見ることによって、意図した通りの設計となるように、さらに、設計者は、回路仕様記述を工夫することができる。
【００１８】
以下、具体的な回路仕様記述の例を挙げて、設計解析装置１の全体及び各処理部の動作を説明する。以下の動作は、本体装置１１のCPUによって実行される。  
いま、設計者が自然言語で、「reqが１のとき１サイクル後にackが１になる。」という記述を、回路仕様記述SPとして、キーボード、マウス等の入力装置１２を用いて設計解析装置１に入力したとする。あるいは、同じ意味のプロパティ記述言語であるSVAで記述した「req  |=>  ack」を、設計者が設計解析装置１に入力したとする。
【００１９】
入力された記述のテキストデータは、回路仕様記述入力部２２に入力される。回路仕様記述入力部２２では、図３の処理が実行される。  
図３は、回路仕様記述入力部２２の処理の流れの例を示すフローチャートである。回路仕様記述入力部２２は、回路仕様記述が入力されると、その回路仕様記述について構文解析を行う（ステップS1）。構文解析は、回路仕様記述をテキストとして扱い、形態素解析により、回路仕様記述の内容を解析する。
【００２０】
回路仕様記述入力部２２は、形態素解析により得られた情報から、回路仕様記述に含まれる１以上の関係する信号（以下、関係信号という）の情報を解析して得て、特定する（ステップS2）。上述した例の場合、reqが１のとき１サイクル後にackが１になるということにより、reqとackの２つの信号が関係信号である。
【００２１】
回路仕様記述入力部２２は、さらに、形態素解析により得られた情報から、関係信号と発生タイミングの情報から、最大サイクル数の情報を解析して得て、判定する（ステップS3）。上述した例の場合、reqが１のとき１サイクル後にackが１になるということにより、reqが１になるサイクルと、ackが１になるその次のサイクルの２つのサイクルがあることから、最大サイクル数は、２となる。
【００２２】
そして、回路仕様記述入力部２２は、形態素解析により得られた情報から、サイクル中の箇所における各関係信号について１又は０が定められて確定している値（以下、確定値という）を判定する（ステップS4）。上述した例の場合、reqが１のとき１サイクル後にackが１になるということにより、判定された確定値は、reqが１で、ackが１である。
【００２３】
以上のようにして、回路仕様記述入力部２２の処理が終了すると、時系列信号変化データベース生成部２３は、特定された２つの関係信号と、判定された最大サイクル数と、判定された確定値を入力データとして、時系列信号変化データベース生成部２３の処理が実行される。
【００２４】
図４は、時系列信号変化データベース生成部２３の処理の流れの例を示すフローチャートである。時系列信号変化データベース生成部２３は、まず、関係信号の数と、最大サイクル数から、いわゆる表形式のデータをデータベースとして生成する（ステップS11）。本実施の形態では、ステップS11で生成されるデータベースは、データがいわゆるブランク状態のテーブルであり、関係信号の数の分の行と、最大サイクルの数に１を加えた数の列を有するテーブルである。ここでは、生成されるデータベースは、２行３列のテーブルとなる。すなわち、回路仕様記述入力部２２で保持されている回路仕様記述SPに基づいて、１以上の関係信号の数と最大サイクル数幅を持ったテーブルが生成される。
【００２５】
次に、時系列信号変化データベース生成部２３は、生成されたテーブルの対応するセルに確定値を入力する（ステップS12）。そして、時系列信号変化データベース生成部２３は、確定値が入力されている以外のセルに所定のコード、ここではDのデータを入力する（ステップS13）。すなわち、値の確定していない箇所に、Dが、フラグデータとして設定される。
【００２６】
信号変化データ生成部である時系列信号変化データベース生成部２３は、回路仕様記述入力部２２において得られた、１以上の関係信号の数と最大サイクル数とに応じた表形式のデータであって、回路仕様記述SPに定義されている箇所に確定している値を設定し、かつ値の確定していない箇所に所定のフラグを設定した時系列の信号変化を示す信号変化データを生成する。
【００２７】
上述した例の場合、reqが１のとき１サイクル後にackが１になるということにより、図４の処理により生成されたテーブルは、図５のようになる。図５は、データベースの例としての、テーブルの例を示す図である。
【００２８】
テーブル３０では、req,ackの２つの行において、reqはサイクルT0において１になり、ackは、サイクルT1において１になる。そして、テーブル３０では、その２つの１のセル以外のセルは、Dとなっている。
【００２９】
次に、解析処理部２１は、多義性算出部２４の処理を実行する。図６は、多義性算出部２４の処理の流れの例を示すフローチャートである。  
多義性算出部２４は、テーブル３０中のDの数をカウントし、Dの数から２のD乗（すなわち２D）を計算する（ステップS21）。図５の場合、Dの数は、４であるので、２のD乗の値は、１６となる。すなわち、多義性算出部２４は、テーブル３０内のフラグDの数を計測し、２Dとして、対象の回路仕様記述がパスするパスパターンの総計を算出して、多義性データとして出力する多義性データ出力部である。出力される多義性データは、回路仕様記述の多様性を示す値である。言い換えると、多義性算出部２４は、時系列信号変化データベースであるテーブル３０から未定義部分を抽出し、回路仕様記述SPの全パスパターン総数を算出する。
【００３０】
次に、多義性算出部２４は、計算して得られた値すなわち多義性を示す値を、表示装置１３に表示するための表示データAR1として出力する（ステップS22）。  
また、解析処理部２１は、時系列信号変化データ表示部２５の処理を実行する。図７は、時系列信号変化データ表示部２５の処理の流れの例を示すフローチャートである。  
時系列信号変化データ表示部２５は、テーブル３０のデータに基づいて模式的な波形図データを生成して、その波形図データを表示装置１３に表示するための表示データAR2を出力する（ステップS31）。
【００３１】
すなわち、波形図データ出力部である時系列信号変化データ表示部２５は、テーブル３０に設定された確定している値と所定のフラグに基づいて、時系列の信号変化を波形図の形式で表示するための波形図データを出力する。
【００３２】
図８は、図７の処理により、テーブル３０のデータに基づいて表示される波形図の例を示す図である。言い換えると、図８は、パスパターンを示す図である。  
図８に示すように、最大サイクル数に１を加えた３のサイクルT-1,T0,T1が横軸方向に設定され、２つの関係信号req,ackが縦軸方向に設定され、reqがサイクルT0において１（確定値）であり、ackがサイクルT1において１（確定値）であり、reqは、サイクルT-1とT1においてDであり、ackは、サイクルT-1とT0においてDである。確定値が１の部分は、図８では、太線で示している。
【００３３】
図９は、解析処理部２１の処理の結果、表示装置１３に表示される解析結果の画面の例を示す図である。  
表示装置１３の表示画面４１には、多義性算出部２４からの表示データAR1に基づく、多義性を示す値を表示する多義性データ表示領域４２と、時系列信号変化データ表示部２５からの表示データAR2に基づく波形図を表示する波形図表示領域４３とが設けられる。
【００３４】
従って、設計者は、図９の表示を見ることによって、入力した回路仕様記述の多義性及び波形図から、設計の意図が正確に伝わらない部分を容易に認識することができ、設計の曖昧さの発生による不具合の発生を防止することができる。
【００３５】
設計者は、図９の画面表示を見て、回路仕様記述中に、設計の意図が正確に伝わらない虞のある多義性の存在に気がつく。そこで、回路仕様記述を、設計の意図をより反映した記述に直すことができる。
【００３６】
例えば、設計者は、上記の例の回路仕様記述を、「$rose(req)  |=>  !req && $rose(ack);」に書き換える。このSVAによる記述は、自然言語で正確に表現すると、reqが立ち上がりエッジのとき１サイクル後にreqは０でかつackが立ち上がりエッジである、となる。
【００３７】
図１０は、その書き直した記述の場合の波形を示す波形図である。回路仕様記述を上述のように書き換え、曖昧さを除去し、設計の意図が正確に反映されている。なお、図１０において、Dの部分があるが、Dの部分は、設計の意図通りである。図９の波形表示領域４３には、図１０のような波形が示され、多義性データ表示領域４２には、Dが１つに対応して、２が示される。
【００３８】
言い換えると、上述した本実施の形態の設計解析装置は、回路仕様記述の品質を多義性すなわち曖昧さの観点から定量化することと、解析のための情報を表示する機能を有している。回路仕様記述が入力されると、回路仕様記述から各関係信号の時系列の信号変化を記録したデータベースを作成し、そのデータベースを基に動作が未定義の領域の抽出を行う。さらに、本実施の形態の設計解析装置は、多義性の情報として、入力された回路仕様記述のパスパターンの総数を算出し、且つ、未定義部分を明示的に時系列の信号変化情報と共に表示する機能を有している装置である。
【００３９】
以上のように、本実施の形態に係る設計解析装置によれば、設計者は、自己の記述した回路仕様記述の品質を定量的に把握し、かつ定量的に比較することが可能となる。すなわち、設計者は、より明確な仕様記述を作成する作業の支援を受けることができる。
【００４０】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。  
本実施の形態は、回路仕様記述が時間幅を有している場合における解析処理の例である。  
なお、第２の実施の形態に係る設計解析装置１の構成は、第１の実施の形態に係る設計解析装置１の構成と略同じであるので、同じ構成要素については、同じ符号を用いて説明は省略し、異なる構成部分について主として説明する。
【００４１】
回路仕様記述入力部２２に入力される回路仕様記述が、時間幅を有している場合がある。例えば、回路仕様記述入力部２２へ、「$rose（req）  |->  ##[1:3] ack;」という回路仕様記述が入力されたとする。この記述は、自然言語で正確に表現すると、reqが立ち上がりエッジのとき１サイクルから３サイクル以内にackが１になる、の意である。
【００４２】
本実施の形態の場合、この回路仕様記述が、回路仕様記述入力部２２に入力されると、構文解析において、ステップS1において３つの場合があることが認識され、さらにステップS3においてもその３つの場合に対応した３つの最大サイクルが判定される。
【００４３】
時系列信号変化データベース生成部２３では、３つの場合に対応する、ステップS11からS13の処理が行われ、図１１から図１３の３つのテーブル３０ａ、３０ｂ、３０ｃが生成される。図１１は、reqが立ち上がりエッジのとき１サイクル後にackが１になる場合のテーブル３０ａのデータ例である。図１２は、reqが立ち上がりエッジのとき２サイクル後にackが１になる場合のテーブル３０ｂのデータ例である。図１３は、reqが立ち上がりエッジのとき３サイクル後にackが１になる場合のテーブル３０ｃのデータ例である。
【００４４】
図１１から図１３の３つのテーブルのそれぞれに対応して、図６及び図７の処理が実行される。図６のステップS21では、３つの場合のそれぞれにおける２のD乗の値を求めると共に、３つの場合における多義性の値の和も計算される。  
その結果、３つの場合について、図９に示すような解析結果の画面が、表示装置１３に表示される。その場合、図示しないが、３つのパスパターンの画面があることが設計者に示され、設計者は、３つの場合の中から見たい１つのパターンを、図９の波形図表示領域４３に表示させて見ることができる。  
図１１の場合は、値の確定していない２つの箇所にDのフラグデータが存在し、図１２の場合は、値の確定していない３つの箇所にDのフラグデータが存在し、図１３の場合は、値の確定していない４つの箇所にDのフラグデータが存在する。よって、多義性データ表示領域４２には、これら３つの場合の多義性の値の和（２２＋２３＋２４）である２８が表示される。
【００４５】
すなわち、第２の実施の形態では、図９の画面表示おいて、波形図表示領域４３には、３つの場合のパスパターンを表示可能であり、かつ多義性データ表示領域４２には、３つの場合の多義性の値の和が、多義性の情報として表示される。
【００４６】
図１４から図１６は、それぞれ、３つの場合におけるテーブル３０ａ、３０ｂ、３０ｃのデータに基づいて、波形図表示領域４３に表示される波形図の例を示す図である。図１４は、reqが立ち上がりエッジのとき１サイクル後にackが１になる場合の波形図の例である。図１５は、reqが立ち上がりエッジのとき２サイクル後にackが１になる場合の波形図の例である。図１６は、reqが立ち上がりエッジのとき３サイクル後にackが１になる場合の波形図の例である。
【００４７】
以上のように、本実施の形態では、回路仕様記述入力部２２に入力される回路仕様記述が時間幅を持っている場合、時系列信号変化データベース生成部２３において、関係信号と最大サイクル数幅を持った信号変化データのデータベースを、時間幅の数だけ生成する。
【００４８】
そして、回路仕様記述入力部２２で保持されている回路仕様記述より、各対応するデータベースに対し定義されている箇所の値を確定し、値の確定していない箇所にフラグDが入力される。時系列信号変化データ表示部２５では、表示装置１３に時系列信号変化データベース生成部２３で保持しているデータベースに対応する表示を行うが、このときどのデータベースを表示させるかは、ユーザである設計者により選択することができる。また、多義性算出部２４ではデータベース毎にDの数を計測し、２Dを算出して、入力された回路仕様記述が取り得るパスパターンの総計を算出し、最後に全データベースのパスパターンの値の総和を出力する。
【００４９】
従って、設計者は、図９の表示を見ることによって、入力した回路仕様記述の多義性及び波形図から、設計の意図が正確に伝わらない部分を容易に認識することができ、設計の曖昧さの発生による不具合の発生を防止することができる。
【００５０】
例えば、設計者は、回路仕様記述を、「$rose（req）  |->  !req[*1:3] ##0 ack;」に書き換える。このSVAによる記述は、自然言語で正確に表現すると、reqが立ち上がりエッジのとき１サイクルから３サイクルの範囲でreqが０であることが連続で繰り返された後、ackが１になる、の意である。よって、この書き換えられた回路仕様記述が入力された場合、時系列信号変化データ表示部２５が出力する表示データに基づく表示例は、図１７から図１９のようになる。図１７から図１９は、時系列信号変化データ表示部２５が出力する表示データに基づく表示例を示す波形図である。
【００５１】
図１７から図１９の場合、多義性算出部２４で算出された値は、６となる。
【００５２】
以上のように、本実施の形態に係る設計解析装置によれば、回路仕様記述が時間幅を有している場合でも、設計者は、自己の記述した回路仕様記述の品質を定量的に把握し、かつ定量的に比較することが可能となる。すなわち、設計者は、より明確な仕様記述を作成する作業の支援を受けることができる。
【００５３】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。  
設計された回路の検証を行う際に、テストパターンが用いられるが、そのテストパターンのカバレッジが充分でないと、回路動作が保証できない。そこで、本実施の形態は、シミュレーション等により設計された回路の検証を行いられるテストパターンのカバレッジを検証するシーケンス記述を自動生成するものである。言い換えると、本実施の形態の設計解析装置は、時系列信号変化データベースであるテーブルの情報から、入力された回路仕様記述SPの全パスパターンを表すシーケンス記述を自動生成する機能を有する。
【００５４】
なお、第３の実施の形態に係る設計解析装置１の構成は、第１の実施の形態に係る設計解析装置１の構成と略同じであるので、同じ構成要素については、同じ符号を用いて説明は省略し、異なる構成部分について主として説明する。
【００５５】
図２０は、第３の実施の形態に係る設計解析装置１の解析処理部のソフトウエア構成を示すブロック図である。図２０に示す解析処理部２１Aは、回路仕様記述入力部２２と、時系列信号変化データベース生成部２３と、多義性算出部２４と、時系列信号変化データ表示部２５とに加えて、カバレッジ取得用シーケンス生成部２６を含んで構成されている。
【００５６】
カバレッジ取得用シーケンス生成部２６は、検証用のシーケンス記述を生成して出力するシーケンス記述出力部である。図２１は、カバレッジ取得用シーケンス生成部２６の処理の流れの例を示すフローチャートである。
【００５７】
まず、CPUは、時系列信号変化データベース生成部２３において生成されたデータベースを参照し、そのデータベースすなわち信号変化データに基づいてシーケンス情報を抽出する（ステップS41）。
【００５８】
そして、シーケンス記述出力部であるカバレッジ取得用シーケンス生成部２６は、抽出されたシーケンス情報に基づいて、プロパティ言語（SVA等）のシンタックスに従って、シーケンス記述を生成し、出力する（ステップS42）。
【００５９】
例えば、図１１から図１３のテーブルの場合、出力されるシーケンス記述は、図２２のようになる。図２２は、「$rose（req）  |->  !req[*1:3] ##0 ack;」が設計者の意図したプロパティ記述であると決定された場合、カバレッジ取得用シーケンス生成部２６において自動生成されるシーケンス記述例を示す図である。このプロパティ記述は、上述したように、多義性が６であり、自然言語で正確に表現すると、reqが立ち上がりエッジのとき１サイクルから３サイクルの範囲でreqが０であることが連続で繰り返された後、ackが１になる、という意の記述である。
【００６０】
図１１の場合、サイクルT-1において、ackはDのフラグとなっており、１つのDがあり、２つのパスパターンがあることから２つのシーケンス記述が生成される。すなわち、図２２において、上から２行がその２つのシーケンス５１ａを示すシーケンス記述部である。
【００６１】
同様に、図１２の場合も、サイクルT-1において、ackはDのフラグとなっており、１つのDがあり、２つのパスパターンがあることから２つのシーケンス記述が生成される。すなわち、図２２において、上から３行目と４行目がその２つのシーケンス５１ｂを示すシーケンス記述部である。
【００６２】
同様に、図１３の場合も、サイクルT-1において、ackはDのフラグとなっており、１つのDがあり、２つのパスパターンがあることから２つのシーケンス記述が生成される。すなわち、図２２において、下から２行目がその２つのシーケンス５１ｃを示すシーケンス記述部である。
【００６３】
以上のように、ステップＳ４２においては、CPUは、シーケンス情報から機械的に、図２２のシーケンス記述を生成することができる。
【００６４】
図２２に示すシーケンス記述は、シミュレーションの場合は、プロパティ言語のシーケンスのカバレッジを取得する文と組み合わせて利用することができる。すなわち、図２２のシーケンス記述を、シミュレーション時にシミュレーションプログラムに添付して実行すれば、シミュレーション時にどのパスパターンが活性化されたかを知ることができ、結果として、カバレッジの情報を得ることができる。
【００６５】
また、図２２のシーケンス記述を、プロパティ言語のシーケンスのカバレッジを取得する文と組み合わせて形式検査を行うフォーマルツールに入力すれば、検証対象のRTLにおいて、そのパスパターンが活性化することがありえるかを静的に証明することができる。
【００６６】
以上のように、第１の実施の形態あるいは第２の実施の形態の設計解析装置１を用いて、回路仕様記述の解析及び修正を行った結果、設計者の意図している通りの回路仕様記述が生成された場合に、時系列信号変化データベース生成部２３に保持されているテーブルデータに基づいて、存在する全パスパターンのシーケンス記述をカバレッジ取得用シーケンス生成部２６によって自動生成することにより、テストパターンのカバレッジを検証することができる。
【００６７】
言い換えると、上述した本実施の形態の設計解析装置は、入力された回路仕様記述の多義性が設計者の意図であることを明確にすることによって、より高精度のカバレッジデータを取得するための記述を自動生成する機能を有する。すなわち、本実施の形態の設計解析装置によれば、回路仕様記述の多義性が設計者の意図通りであるかどうかを明確とし、仕様記述が曖昧であることに起因する設計者間の仕様の認識の不一致による不具合を回避することができる。よって、本実施の形態の設計解析装置によれば、設計者の意図した動作が確実に検証されているかどうかをカバレッジデータとして取得することができるので、検証漏れによるコーナケースバグを防止することが可能となる。
【００６８】
以上のように、本実施の形態に係る設計解析装置によれば、設計者は、自己の記述した回路仕様記述の品質を定量的に把握し、かつ定量的に比較することが可能となり、かつ、テストパターンによる検証時に、カバレッジを知ることができるので、より正確な回路動作の保証を行うことができる。
【００６９】
（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。  
以上の３つの実施の形態では、入力される回路仕様記述は１つであったが、本実施の形態の設計解析装置は、複数の回路仕様記述が存在する場合すなわち入力された場合、複数の回路仕様記述を考慮して多義性を小さくするようにすることができるようにしたものである。
【００７０】
なお、第４の実施の形態に係る設計解析装置１の構成は、第１及び第３の実施の形態に係る設計解析装置１の構成と略同じであるので、同じ構成要素については、同じ符号を用いて説明は省略し、異なる構成部分について主として説明する。
【００７１】
図２３は、第４の実施の形態に係る設計解析装置１の解析処理部のソフトウエア構成を示すブロック図である。図２３に示す解析処理部２１Bは、回路仕様記述入力部２２と、時系列信号変化データベース生成部２３と、多義性算出部２４と、時系列信号変化データ表示部２５と、カバレッジ取得用シーケンス生成部２６に加えて、統合処理部２７を含んで構成されている。
【００７２】
統合処理部２７は、時系列信号変化データベース生成部２３において生成された複数のテーブルを統合処理する処理部である。
【００７３】
以下、例を挙げて統合処理部２７を説明する。ここでは、２つの回路仕様記述がある場合で説明する。  
１つの回路仕様記述は、上述した「$rose（req）  |->  !req[*1:3] ##0 ack;」であり、他方の回路仕様記述が、「$rose(req) |-> $past(!ack)；」であったとする。
【００７４】
前者の回路仕様記述は、上述した図１７から図１９で説明したパスパターンを有するものである。従って、図１７から図１９を見ると判るように、多義性を示す値は、６である。  
後者の回路仕様記述は、自然言語で正確に表現すると、reqが立ち上がりエッジのとき１サイクルから３サイクルの範囲でreqが０であることが連続で繰り返された後、ackが１になる、という意の記述である。
【００７５】
図２４は、後者の回路仕様記述の波形図の例を示す図である。図２４から判るように、後者の回路仕様記述は、最大サイクル数は２であり、Dが１つなので、多義性を示す値は、２となる。
【００７６】
このような２つの回路仕様記述が入力されると、図１７から図１９の波形図と図２４の波形図とに対応する複数のテーブルすなわちデータベースが生成される。
【００７７】
統合処理部２７は、このような場合に、ユーザから、複数の回路仕様記述を同時に考慮するという指示あるいは設定がされていると、２つの回路仕様記述の情報を統合する処理を行う。
【００７８】
図２５は、統合処理部２７の処理の流れの例を示すフローチャートである。まず、CPUは、複数の回路仕様記述を同時に考慮するという設定あるいは指示が、ユーザによってなされているか否かを判断する（ステップS61）。その設定あるいは指示は、例えば、ユーザが予め入力装置１２を用いて設定される。
【００７９】
ステップS61でYESの場合、複数の回路仕様記述に基づいて、それぞれがデータベースである複数のテーブルを統合する処理を行う（ステップS62）。  
ステップS62における統合処理は、具体的には、各データベースの関係信号に関して比較を行い、同じ関係信号に関するデータベースが複数ある場合は、サイクル数が大きい方のデータベースへ、サイクル数が小さい方のデータベースの関係信号の確定情報をマージする処理である。
【００８０】
後者の回路仕様記述では、最大サイクル数が２であり、前者の回路仕様記述では、最大サイクル数が３から５である。よって、後者の回路仕様記述の方が、前者の回路仕様記述よりも、サイクル数が小さい。
【００８１】
従って、後者の回路仕様記述のデータベースにおける関係信号の確定情報を、前者の回路仕様記述のデータベースにおける関係信号の確定情報に、マージすることにより統合する。
【００８２】
なお、ステップS61でNOの場合は、統合処理は何もしないで終了する。
【００８３】
上述した例の場合、図２４に示すように、サイクルT-1においては、確定情報として、ackは０である。よって、統合処理が行われると、そのサイクルT-1におけるackが０であるという確定情報が、前者の回路記述仕様にマージされる。
【００８４】
その結果、図２６から図２８のように、データベースすなわちテーブルのデータは変更される。図２６から図２８は、テーブルデータの例を示す図である。
【００８５】
図２６から図２８の場合は、各テーブル３０Aから３０Cにおいて、サイクルT-1のackは、０となる。その結果、波形図は図２９から図３１に示すようになる。図２９から図３１は、それぞれ、３つの場合におけるテーブル３０A、３０B、３０Cのデータに基づいて、波形図表示領域４３に表示される波形図の例を示す図である。  
よって、統合処理の結果、多義性を示す値は、３となる。
【００８６】
以上のように、回路仕様記述入力部２２に複数の回路仕様記述が入力される場合、時系列信号変化データベース生成部２３において、関係信号と最大サイクル数幅を持ったデータベースすなわちテーブルを、各回路仕様記述に関して、生成する。そして、ユーザより、複数の回路仕様記述情報を同時に考慮する指定がなされた場合は、統合処理部２７により、各データベースの関係信号に関して比較を行い、同じ関係信号に関して複数のデータベースがある場合はサイクル数が大きい方のデータベースへ、サイクル数が小さい方のデータベースの信号確定情報をマージする。
【００８７】
その後は、時系列信号変化データ表示部２５は、時系列信号変化データベース生成部２３に保持されているデータを出力し、表示装置１３に波形図を表示させる。このときにどのデータベースを表示させるかはユーザが選択することができるようにしてもよい。また、多義性算出部２４では、データベース毎にDのフラグの数を計測し、２Dを算出し、対象の回路仕様記述がパスするパスパターンの総計を算出し出力する。
【００８８】
その結果、データベースの統合処理を行うことによって、多義性を低減させることができる。上述の例の場合であれば、マージをすることによって、多義性の値は、３に減らすことができたことになる。
【００８９】
以上のように、回路仕様記述が複数ある場合、統合処理を行うことによって、設計者は、自己の記述した回路仕様記述の品質を定量的に把握し、かつ定量的に比較することが可能となるだけでなく、多義性の値を低減させることができる。すなわち、設計者は、より明確な仕様記述を作成する作業の支援を受けることができる。
【００９０】
（第５の実施の形態）
次に本発明の第５の実施の形態について説明する。  
本実施の形態は、回路仕様記述が論理和を含む場合における解析処理の例である。  
なお、第５の実施の形態に係る設計解析装置１の構成は、第１、第３あるいは第４の実施の形態に係る設計解析装置１の構成と略同じであるので、同じ構成要素については、同じ符号を用いて説明は省略し、異なる構成部分について主として説明する。
【００９１】
回路仕様記述入力部２２に入力される回路仕様記述が、論理和を含む場合がある。例えば、回路仕様記述入力部２２へ、「$rose（req) && !ack |=>  (in1 or in2) ##1 $rose(ack) 」という回路仕様記述が入力されたとする。この記述は、自然言語で正確に表現すると、reqが立ち上がりエッジで、かつackが０の時に、１サイクル後にin1が１またはin2が１であり、さらに、１サイクル後にackが立ち上がりエッジである、の意である。
【００９２】
本実施の形態の設計解析装置１は、このような回路仕様記述が、回路仕様記述入力部２２に入力されると、時系列信号変化データベース生成部２３において、論理和によって示される各ケースのデータベースすなわちテーブルを比較し、同じ状態を示すケースが重複して存在するときは、片方のデータベースからその重複するケースを削除して、検証作業において、同じ状態を複数計測しないようにする。
【００９３】
図３２及び図３３は、論理和によって示される複数のケースの例を説明するための波形図である。上述した「$rose（req) && !ack |=>  (in1 or in2) ##1 $rose(ack) 」という回路仕様記述の場合、図３２に示すように、in1が１であるときにin2は０又は１を取り得る。同様に、図３３に示すように、in2が１であるときにin1が０又は１を取り得る。
【００９４】
図３２と図３３を比較すると、図３２におけるin1が１でin2が１のケースと、図３３におけるin1が１（点線で示す）でin2が１のケースとは重複する。もしもこのような重複するケースが存在したまま、検証作業が行われると、重複したケースについて、設計記述の修正、テストパターンによる検証、等が行われることになる。
【００９５】
そこで、本実施の形態によれば、論理和によって示される各ケースを比較して、重複するケースがあれば、データベースから重複するケースを削除する。
【００９６】
回路仕様記述入力部２２に入力される回路仕様記述が論理和を含む場合、時系列信号変化データベース生成部２３において、関係信号と最大サイクル数幅を持ったデータベースすなわちテーブルを、論理和によって示されるケース毎に生成する。次に、回路仕様記述入力部２２で保持されている回路仕様記述に基づいて、各ケースに対応するデータベースに対し定義されている箇所の値を確定し、値の確定していない箇所にDのフラグを入力する。この際、各ケースのデータベースを比較し、１以上の関係信号中に、同じ値の状態がある場合は片方のデータベースを削除し、同じ状態を複数計測しないようにする。その結果、重複したケースのデータベースが削除される。
【００９７】
そして、時系列信号変化データ表示部２５では、表示装置１３に時系列信号変化データベース生成部２３で保持している状態のデータベースを表示する。なお、このとき、どのデータベースを表示させるかはユーザが選択することができる。また、多義性算出部２４ではデータベース毎にDのフラグの数を計測し、２Dを算出して、入力された回路仕様記述のパスパターンの総計を算出し、最後に全データベースの値の総和を出力する。
【００９８】
上述した回路仕様記述「$rose（req) && !ack |=>  (in1 or in2) ##1 $rose(ack) 」の場合、時系列信号変化データ表示部２５により、画面上に表示される波形図は、図３２と図３３の波形図となる。なお、そのとき表示される図３３の波形図では、重複するケースが削除されるので、点線で示す部分は存在しない。そして、その場合、多義性算出部２４で算出された値は、１５３３６となる。
【００９９】
上述した削除処理は、時系列信号変化データベース生成部２３において行われる。図３４は、時系列信号変化データベース生成部２３における処理の流れの例を示すフローチャートである。図３４の処理は、図４と同じステップを含むので、図４と同じステップについては、説明を省略する。  
ステップS13の後に、CPUは、関係信号について同じ値をとるような重複したケースがあるか否かを判断し、重複があれば、その重複する１又は２以上のケースを削除する（ステップS14）。
【０１００】
以上のように、回路仕様記述が論理和を含む場合、重複するケースのデータベースを削除する処理を行うことによって、設計者は、自己の記述した回路仕様記述の品質を定量的に把握し、かつ定量的に比較することが可能となるだけでなく、重複したケースについて、回路仕様記述の修正、テストパターンによる検証、等が行われわれることがないようにすることができる。すなわち、設計者は、より明確な回路仕様記述を作成する作業の支援を受けることができる。
【０１０１】
なお、上述した本実施の形態に係る重複したケースの削除処理は、回路仕様記述がシーケンス論理和を含む場合にも、同様に適用できる。  
（第６の実施の形態）
次に本発明の第６の実施の形態について説明する。  
本実施の形態は、回路仕様記述中の関係信号が数値幅を有する場合における解析処理の例である。  
なお、第６の実施の形態に係る設計解析装置１の構成は、第１、第３あるいは第４の実施の形態に係る設計解析装置１の構成と略同じであるので、同じ構成要素については、同じ符号を用いて説明は省略し、異なる構成部分について主として説明する。
【０１０２】
回路仕様記述入力部２２に入力される回路仕様記述中の関係信号が数値幅を持っている場合、時系列信号変化データベース生成部２３において、関係信号と最大サイクル数幅を持ったデータベースが、数値幅の数だけ生成される。
【０１０３】
例えば、回路仕様記述入力部２２へ、回路仕様記述として「(addr >= 32’h0000_0000 && addr <= 32’h0000_ffff) |=> addr== $past(addr) && $rose(ack);」が入力されたとする。この回路仕様記述は、自然言語で正確に表現すると、addrが32’h0000_0000以上で32’h0000_ffff以下の場合、１サイクル後にaddrは１サイクル前の値と同じ値であり、かつackが立ち上がりエッジである、という意の記述である。この場合、通常は多義性算出部２４で算出される値は、６５５３５となる。さらに、時系列信号変化データ表示部２５により表示装置１３の画面には、図３５に示すような波形図が表示される。図３５は、回路仕様記述中の関係信号が数値幅を持っている場合の波形図の表示例を示す図である。
【０１０４】
しかし、３２ビットのデータについて６５５３５通りのケースがあるとしてデータベースを生成することは、ユーザである設計者には意味のない場合がある。データの取り得る値を、複数の範囲にグルーピングし、データが複数のグループの中のどのグループにあるかを示した方が、設計された回路の検証を容易にできる場合がある。
【０１０５】
そこで、本実施の形態の設計解析装置１は、ユーザから数値幅に関するグルーピング情報を与えることができるようにし、グルーピング情報が与えられている場合、グルーピング情報を考慮し、作成するデータベース数を変化させるように構成した。
【０１０６】
図３６は、グルーピング情報の定義情報の例を説明するための図である。図３６は、データaddrの値が、addr_map1,addr_map2,addr_map3,addr_map0の４つにグループ分けされている定義を示している。すなわち、定義情報は、少なくとも１つの関係信号の取る得る値を複数のグループに予めグルーピングした情報である。このような定義情報が、設計解析装置１に予め設定される。
【０１０７】
そして、回路仕様記述入力部２２へ、回路仕様記述として「(addr >= 32’h0000_0000 && addr <= 32’h0000_ffff) |=> addr== $past(addr) && $rose(ack);」が入力されると、回路仕様記述入力部２２の処理中、図３のステップS4の確定値を判定する処理において、図３６の定義情報の参照が行われる。そして、回路仕様記述に含まれる関係情報addrの数値がどのグループに属するかが判定される。
【０１０８】
上述した例の場合、回路仕様記述のaddrの値は、定義情報中、addr_map1のグループに属することが判定される。その結果、関係信号addrに、そのグループの値として、addr_map1を設定する。
【０１０９】
関係信号addrに対してグルーピング情報として図３６の定義情報を与えると、多義性算出部２４において算出された多義性を示す値は１となり、また、時系列信号変化データ表示部２５から出力される表示データによる表示例は図３７となる。図３７は、時系列信号変化データ表示部２５から出力される表示データによる表示例を示す図である。
【０１１０】
以上のように、回路仕様記述中の関係信号が数値幅を有する場合、関係信号の取る得る値を予めグルーピングし、定義情報として与えるようにすることによって、設計者は、自己の記述した回路仕様記述の品質を定量的に把握し、かつ定量的に比較することが可能となるだけでなく、数値幅をグループとして判定されるので、設計された回路の検証を容易に行うことができる。すなわち、設計者は、より明確な仕様記述を作成する作業の支援を受けることができる。
【０１１１】
以上説明したように、上述した各実施の形態に係る設計解析装置によれば、回路仕様記述の多義性すなわち曖昧さが、設計者の意図したものであることを明確になるので、設計者間の回路仕様の認識の不一致による生じ得る不具合の発生を削減することができる。
【０１１２】
更に、上述した実施の形態の一つによれば、設計者が意図した多義性の場合、各ケースについて確実に検証されているかの確認もすることができる仕組みを提供することにより、検証不足によるコーナケースバグも削減することが可能となる。
【０１１３】
なお、本明細書における各「部」は、実施の形態の各機能に対応する概念的なもので、必ずしも特定のハードウエアやソフトウエア・ルーチンに１対１には対応しない。従って、本明細書では、以下、実施の形態の各機能を有する仮想的回路ブロック（部）を想定して実施の形態を説明した。また、本実施の形態における各手順の各ステップは、その性質に反しない限り、実行順序を変更し、複数同時に実行し、あるいは実行毎に異なった順序で実行してもよい。
【０１１４】
さらになお、以上説明した動作を実行するソフトウエアのプログラムコードは、コンピュータプログラム製品として、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ等の可搬媒体や、ハードディスク等の記憶装置等に、その全体あるいは一部が記録され、あるいは記憶されている。そのプログラムコードがコンピュータにより読み取られて、動作の全部あるいは一部が実行される。あるいは、そのプログラムの全体あるいは一部を通信ネットワークを介して流通または提供することができる。利用者は、通信ネットワークを介してそのプログラムをダウンロードしてコンピュータにインストールしたり、あるいは記録媒体からコンピュータにインストールすることで、容易に本発明の設計解析装置を実現することができる。  
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１の実施の形態に係わる回路仕様記述設計解析装置の構成を示す構成図である。
【図２】本発明の第１の実施の形態に係わる、設計解析装置の解析処理部のソフトウエア構成を示すブロック図である。
【図３】本発明の第１の実施の形態に係わる、回路仕様記述入力部の処理の流れの例を示すフローチャートである。
【図４】本発明の第１の実施の形態に係わる、時系列信号変化データベース生成部の処理の流れの例を示すフローチャートである。
【図５】本発明の第１の実施の形態に係わる、データベースの例としての、テーブルデータの例を示す図である。
【図６】本発明の第１の実施の形態に係わる、多義性算出部の処理の流れの例を示すフローチャートである。
【図７】本発明の第１の実施の形態に係わる、時系列信号変化データ表示部の処理の流れの例を示すフローチャートである。
【図８】本発明の第１の実施の形態に係わる、テーブルのデータに基づいて表示される波形図の例を示す図である。
【図９】本発明の第１の実施の形態に係わる、表示装置に表示される解析結果の画面の例を示す図である。
【図１０】本発明の第１の実施の形態に係わる、書き直した記述の場合の波形を示す波形図である。
【図１１】本発明の第２の実施の形態に係わる、reqが立ち上がりエッジのとき１サイクル後にackが１になる場合のテーブルのデータ例である。
【図１２】本発明の第２の実施の形態に係わる、reqが立ち上がりエッジのとき２サイクル後にackが１になる場合のテーブルのデータ例である。
【図１３】本発明の第２の実施の形態に係わる、reqが立ち上がりエッジのとき３サイクル後にackが１になる場合のテーブルのデータ例である。
【図１４】本発明の第２の実施の形態に係わる、reqが立ち上がりエッジのとき１サイクル後にackが１になる場合の波形図の例である。
【図１５】本発明の第２の実施の形態に係わる、reqが立ち上がりエッジのとき２サイクル後にackが１になる場合の波形図の例である。
【図１６】本発明の第２の実施の形態に係わる、reqが立ち上がりエッジのとき３サイクル後にackが１になる場合の波形図の例である。
【図１７】本発明の第２の実施の形態に係わる、時系列信号変化データ表示部が出力する表示データに基づく表示例を示す波形図である。
【図１８】本発明の第２の実施の形態に係わる、時系列信号変化データ表示部が出力する表示データに基づく表示例を示す波形図である。
【図１９】本発明の第２の実施の形態に係わる、時系列信号変化データ表示部が出力する表示データに基づく表示例を示す波形図である。
【図２０】本発明の第３の実施の形態に係わる設計解析装置の解析処理部のソフトウエア構成を示すブロック図である。
【図２１】本発明の第３の実施の形態に係わる、カバレッジ取得用シーケンス生成部の処理の流れの例を示すフローチャートである。
【図２２】本発明の第３の実施の形態に係わる、カバレッジ取得用シーケンス生成部において自動生成されるシーケンス記述例を示す図である。
【図２３】本発明の第４の実施の形態に係わる設計解析装置の解析処理部のソフトウエア構成を示すブロック図である。
【図２４】本発明の第４の実施の形態に係わる、回路仕様記述の波形図の例を示す図である。
【図２５】本発明の第４の実施の形態に係わる、統合処理部の処理の流れの例を示すフローチャートである。
【図２６】本発明の第４の実施の形態に係わる、テーブルデータの例を示す図である。
【図２７】本発明の第４の実施の形態に係わる、テーブルデータの例を示す図である。
【図２８】本発明の第４の実施の形態に係わる、テーブルデータの例を示す図である。
【図２９】本発明の第４の実施の形態に係わる、テーブルのデータに基づいて、波形図表示領域に表示される波形図の例を示す図である。
【図３０】本発明の第４の実施の形態に係わる、テーブルのデータに基づいて、波形図表示領域に表示される波形図の例を示す図である。
【図３１】本発明の第４の実施の形態に係わる、テーブルのデータに基づいて、波形図表示領域に表示される波形図の例を示す図である。
【図３２】本発明の第５の実施の形態に係わる、論理和によって示される複数のケースの例を説明するための波形図である。
【図３３】本発明の第５の実施の形態に係わる、論理和によって示される複数のケースの例を説明するための波形図である。
【図３４】本発明の第５の実施の形態に係わる、時系列信号変化データベース生成部における処理の流れの例を示すフローチャートである
【図３５】本発明の第６の実施の形態に係わる、回路仕様記述中の関係信号が数値幅を持っている場合の波形図の表示例を示す図である。
【図３６】本発明の第６の実施の形態に係わる、グルーピング情報の定義の例を説明するための図である。
【図３７】本発明の第６の実施の形態に係わる、時系列信号変化データ表示部から出力される表示データによる表示例を示す図である。
【符号の説明】
【０１１６】
１  設計解析装置、１１  装置本体、１２  入力装置、１３  表示装置、１４  記憶装置、２１、２１A、２１B  解析処理部、３０、３０ａ、３０ｂ、３０ｃ、３０A、３０B、３０C  テーブル（データベース）、４１  表示画面、４２  多義性データ表示領域、４３  波形図表示領域
【図１】
0004533918.tif 000002
【図２】
0004533918.tif 000003
【図３】
0004533918.tif 000004
【図４】
0004533918.tif 000005
【図５】
0004533918.tif 000006
【図６】
0004533918.tif 000007
【図７】
0004533918.tif 000008
【図８】
0004533918.tif 000009
【図９】
0004533918.tif 000010
【図１０】
0004533918.tif 000011
【図１１】
0004533918.tif 000012
【図１２】
0004533918.tif 000013
【図１３】
0004533918.tif 000014
【図１４】
0004533918.tif 000015
【図１５】
0004533918.tif 000016
【図１６】
0004533918.tif 000017
【図１７】
0004533918.tif 000018
【図１８】
0004533918.tif 000019
【図１９】
0004533918.tif 000020
【図２０】
0004533918.tif 000021
【図２１】
0004533918.tif 000022
【図２２】
0004533918.tif 000023
【図２３】
0004533918.tif 000024
【図２４】
0004533918.tif 000025
【図２５】
0004533918.tif 000026
【図２６】
0004533918.tif 000027
【図２７】
0004533918.tif 000028
【図２８】
0004533918.tif 000029
【図２９】
0004533918.tif 000030
【図３０】
0004533918.tif 000031
【図３１】
0004533918.tif 000032
【図３２】
0004533918.tif 000033
【図３３】
0004533918.tif 000034
【図３４】
0004533918.tif 000035
【図３５】
0004533918.tif 000036
【図３６】
0004533918.tif 000037
【図３７】
0004533918.tif 000038