(57)【特許請求の範囲】
【請求項１】
上面と、底面と、前記上面から前記底面へ延在する開口とを有する絶縁基板と、
前記絶縁基板の前記上面に配設された第一連の導電配線と、前記絶縁基板の前記底面に配設され前記絶縁基板内のビアホールにより前記第一連の導電配線に接続された第二連の導電配線と、
前記絶縁基板の前記底面に固定され、キャビティが形成されるように前記開口を覆う０．０２５〜０．１ｍｍの厚さの薄いシート部材と、
前記キャビティ内に搭載され、それぞれが入力または出力に対応づけられた複数のボンドパッドを有する半導体素子と、
前記半導体素子の前記ボンドパッドを前記第一連の導電配線に接続する複数のワイヤボンドと、
前記第二連の導電配線に接続された複数の導電性ボールと、
前記半導体素子および前記絶縁基板の少なくとも一部を覆う封入材と、
を備えるロープロファイルボールグリッドアレイ半導体パッケージ。
【請求項２】
前記薄いシート部材は、ポリイミドをベースとする材料をさらに含む請求項１に記載のロープロファイルボールグリッドアレイ半導体パッケージ。
【請求項３】
前記薄いシート部材は、金属箔をベースとする材料をさらに含む請求項１に記載のロープロファイルボールグリッドアレイ半導体パッケージ。
【請求項４】
上面と、底面と、前記上面から前記底面へ延在する開口とを有する絶縁基板と、
前記絶縁基板の前記底面に配設された一連の導電配線と、
前記絶縁基板の前記上面に密に固定されて下向きのキャビティが形成されるように前記開口を覆い、０．０２５〜０．１ｍｍの範囲の厚さを有する薄いシート部材と、
前記下向きのキャビティ内に搭載され、それぞれが入力または出力に対応づけられた複数のボンドパッドを有する半導体素子と、
前記半導体素子の前記ボンドパッドを前記一連の導電配線に接続する複数のワイヤボンドと、
前記一連の導電配線に接続された複数の導電性ボールと、
前記半導体素子および前記絶縁基板の少なくとも一部を覆う封入材と、
を備え、０．３７５ｍｍから０．７ｍｍの厚みを有するロープロファイルボールグリッドアレイ半導体パッケージ。
【請求項５】
前記薄いシート部材は、ポリイミドをベースとする材料をさらに含む請求項４に記載のロープロファイルボールグリッドアレイ半導体パッケージ。
【請求項６】
前記薄いシート部材は、金属箔をベースとする材料をさらに含む請求項４に記載のロープロファイルボールグリッドアレイ半導体パッケージ。
【請求項７】
複数のロープロファイルボールグリッドアレイ半導体パッケージと、
前記複数のロープロファイルボールグリッドアレイ半導体パッケージを相互に接続して完全な回路を形成する複数のリードと、を備え、
前記ロープロファイルボールグリッドアレイ半導体パッケージは、厚さが０．０２５〜０．１ｍｍの薄いシート部材に接するキャビティ内に搭載された半導体素子をさらに含み、前記ロープロファイルボールグリッドアレイ半導体パッケージの厚さが０．３７５ｍｍから０．７ｍｍである、集積回路。
【請求項８】
前記ロープロファイルボールグリッドアレイ半導体パッケージは、
上面と、底面と、前記上面から前記底面へ延在する開口とを有する基板と、
前記基板の前記上面に配設された第一連の導電配線と、前記基板の前記底面に配設され前記基板内のビアホールにより前記第一連の導電配線に接続された第二連の導電配線と、
前記半導体素子に設けられ、それぞれが前記半導体素子の入力または出力に対応づけられた複数のボンドパッドと、
前記半導体素子の前記ボンドパッドを前記第一連の導電配線に接続する複数のワイヤボンドと、
前記第二連の導電配線に接続された複数の導電性ボールと、
前記半導体素子および前基板の少なくとも一部を覆う封入材と、
をそれぞれさらに含み、
前記薄いシート部材は、前記基板の前記底面に固定され、前記開口を覆って前記キャビティを形成し、
前記半導体素子は、前記薄いシート部材に接する前記キャビティ内に搭載される、
請求項７に記載の集積回路。
【請求項９】
前記ロープロファイルボールグリッドアレイ半導体パッケージは、
上面と、底面と、前記上面から前記底面へ延在する開口とを有する基板と、
前記基板の前記上面に固定され、前記開口を覆って下向きのキャビティを形成する薄いシート部材と、
前記下向きのキャビティ内に搭載された半導体素子と、
前記基板の前記底面に配設された一連の導電配線と、
前記半導体素子に設けられ、それぞれが前記半導体素子の入力または出力に対応づけられた複数のボンドパッドと、
前記半導体素子の前記ボンドパッドを前記一連の導電配線に接続する複数のワイヤボンドと、
前記一連の導電配線に接続された複数の導電性ボールと、
前記半導体素子および前記基板の少なくとも一部を覆う封入材と、
をそれぞれさらに含む請求項７に記載の集積回路。
【請求項１０】
複数のロープロファイルボールグリッドアレイ半導体パッケージと、
前記複数のボールグリッドアレイ半導体パッケージを相互に接続して完全な回路を形成する複数のリードと、を備える印刷回路板であって、
前記ロープロファイルボールグリッドアレイ半導体パッケージは、０．０２５〜０．１ｍｍの範囲の厚さを有する薄いシート部材に接するキャビティ内に搭載された半導体素子をさらに含み、
前記ロープロファイルボールグリッドアレイ半導体パッケージの厚さは０．７ｍｍである、印刷回路板。
【請求項１１】
前記ロープロファイルボールグリッドアレイ半導体パッケージは、
上面と、底面と、前記上面から前記底面へ延在する開口とを有する基板と、
前記基板の前記上面に配設された第一連の導電配線と、前記基板の前記底面に配設され前記基板内のビアホールにより前記第一連の導電配線に接続された第二連の導電配線と、
前記半導体素子に設けられ、それぞれが前記半導体素子の入力または出力に対応づけられた複数のボンドパッドと、
前記半導体素子の前記ボンドパッドを前記第一連の導電配線に接続する複数のワイヤボンドと、
前記第二連の導電配線に接続された複数の導電性ボールと、
前記半導体素子および前記基板の少なくとも一部を覆う封入材と、
をそれぞれさらに含み、
前記薄いシート部材は、前記基板の前記底面に固定され、前記開口を覆って前記キャビティを形成し、
半導体素子は、前記薄いシート部材に接する前記キャビティ内に搭載される、請求項１０に記載の印刷回路板。
【請求項１２】
前記ロープロファイルボールグリッドアレイ半導体パッケージは、
上面と、底面と、前記上面から前記底面へ延在する開口とを有する基板と、
前記基板の前記底面に配設された一連の導電配線と、
前記半導体素子に設けられ、それぞれが前記半導体素子の入力または出力に対応づけられた複数のボンドパッドと、
前記半導体素子の前記ボンドパッドを前記一連の導電配線に接続する複数のワイヤボンドと、
前記一連の導電配線に接続された複数の導電性ボールと、
前記半導体素子および前記基板の少なくとも一部を覆う封入材と、
をそれぞれさらに含み、
前記薄いシート部材は、前記基板の前記上面に固定され、前記開口を覆って下向きのキャビティを形成し、
前記半導体素子は、前記キャビティ内に搭載される、
請求項１０に記載の印刷回路板。
【請求項１３】
ロープロファイルボールグリッドアレイ半導体パッケージを製造する方法であって、
上面と底面と前記上面から前記底面へ延在する開口とを有する基板を提供する工程と、
前記基板の前記上面および前記底面のいずれかに一連の導電配線を提供する工程と、
前記一連の導電配線に接続された複数の導電性ボールを提供する工程と、
薄いシート部材を前記基板の底面に固定して前記開口を覆って上向きのキャビティを形成することにより、前記開口と前記薄いシート部材でキャビティを形成する工程と、
前記キャビティ内に半導体素子を搭載する工程と、
を備え、
前記薄いシート部材は、０．０２５ｍｍから０．１ｍｍの範囲内の厚さを有する、方法。
【請求項１４】
半導体ダイを搭載する方法であって、
上面と底面と前記上面から前記底面へ延在する開口とを有する基板を提供する工程と、
前記基板の前記上面および前記底面のいずれかに一連の導電配線を提供する工程と、
前記一連の導電配線に接続された複数の導電性ボールを提供する工程と、
前記開口を覆うために厚さが０．０２５〜０．１ｍｍの支持部材を前記基板に固定することによりキャビティを形成する工程と、
前記キャビティ内に前記半導体ダイを搭載してロープロファイルボールグリッドアレイ半導体パッケージを形成する工程と、
を備え、
前記ロープロファイルボールグリッドアレイ半導体パッケージの厚さは０．３７５ｍｍから０．７ｍｍである、方法。
【請求項１５】
前記キャビティを形成する工程は、上向きのキャビティを形成するために前記支持部材を前記基板の底面に固定する工程をさらに含む請求項１４に記載の半導体ダイを搭載する方法。
【請求項１６】
前記キャビティを形成する工程は、下向きのキャビティを形成するために前記支持部材を前記基板の上面に固定する工程をさらに含む請求項１４に記載の半導体ダイを搭載する方法。
【請求項１７】
前記半導体素子および前記基板の少なくとも一部を封入する工程をさらに備える請求項１４に記載の半導体ダイを搭載する方法。
【請求項１８】
中央演算装置と、
前記中央演算装置に接続された記憶装置であって、上面と底面と内部に設けられて前記上面から前記底面へ延在する開口とを有する絶縁基板を有する複数のボールグリッドアレイ半導体パッケージを含む記憶装置と、
キャビティを形成するために前記基板の前記上面に固定され、厚さが０．０２５〜０．１ｍｍの薄いシート部材と、
前記キャビティ内に搭載された半導体ダイと、
を備え、
前記ボールグリッドアレイ半導体パッケージの厚さは０．７ｍｍである、プロセサシステム。
【請求項１９】
前記薄いシート部材は、ポリイミドをベースとする材料をさらに含む請求項１８に記載のプロセサシステム。
【請求項２０】
前記薄いシート部材は、金属箔をベースとする材料をさらに含む請求項１８に記載のプロセサシステム。
【請求項２１】
中央演算装置と、
前記中央演算装置に接続された記憶装置であって、上面と底面と内部に設けられて前記上面から前記底面へ延在する開口とを有する絶縁基板を有する複数のボールグリッドアレイ半導体パッケージを含む記憶装置と、
キャビティを形成するために前記基板の前記底面に固定され、厚さが０．０２５〜０．１ｍｍの薄いシート部材と、
前記キャビティ内に搭載された半導体ダイと、
を備え、
前記ボールグリッドアレイ半導体パッケージの厚さは０．７ｍｍである、プロセサシステム。
【請求項２２】
前記薄いシート部材は、ポリイミドをベースとする材料をさらに含む請求項２１に記載のプロセサシステム。
【請求項２３】
前記薄いシート部材は、金属箔をベースとする材料をさらに含む請求項２１に記載のプロセサシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージおよびその製造方法に関し、特に、プロファイルが非常に小さい低コストキャビティ型のボールグリッドアレイ（ＢＧＡ）半導体パッケージおよびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置は、様々な種類の電子工学製品、消費財、プリント基板カードなどに幅広く利用されている。集積回路において、多数の半導体能動素子がシリコンのチップ上に形成され、リードによって適切に相互接続されて完全な回路を形成する。半導体装置のサイズとコストは、これらの応用の多くについて重要な特徴である。パッケージの製造コストをいくらかでも削減し、またはパッケージのサイズや厚さをいくらかでも小さくすると、重要な商業的利点を提供できる。
【０００３】
ボールグリッドアレイの半導体パッケージは、エレクトロニクス産業において周知である。現在利用可能な従来のタイプは、プラスチックボールグリッドアレイパッケージ（ＰＢＧＡ）、セラミックボールグリッドアレイ（ＣＢＧＡ）、およびテープボールグリッドアレイ（ＴＢＧＡ）を含む。一般的にＢＧＡパッケージは、基板、例えば上面に一連の金属配線を有するプリント回路板を備える。この一連の金属配線は、基板の周辺に配設された一連のワイヤチャネルを介して基板の底面の第二連の金属配線に接続される。それぞれが半導体ダイの入力または出力に対応づけられた複数のボンドパッドを有する半導体ダイは、基板の上面に搭載される。ボンドパッドは、基板上面の一連の金属配線にワイヤボンドにより接続される。一般的に、半導体ダイとワイヤボンドは、成形コンパウンドで封入される。基板の底面に配設された第二連の金属配線は、導電性のはんだボールが接着されたコンタクトパッドでそれぞれ終端となる。導電性はんだボールは、アレイパターンで配置され、次段の組立品に、または最終応用例における印刷配線板に接続される。
【０００４】
これに代わって、基板には、一連の金属配線を底面にのみ備えても良く、この場合に半導体ダイは基板の底に貼り付けられる。半導体ダイのボンドパッドは、基板底面の一連の金属配線に貼り付けられる。基板底面に配設された一連の金属配線は、導電性はんだボールが接着されたコンタクトパッドで終端となる。導電性はんだボールは、アレイパターンで配置され、次段の組立品に、または最終応用例における印刷配線板に接続される。
【０００５】
図１Ａは、先行技術における典型的なペリメータＢＧＡの集積回路パッケージ１０の断面図である。ＢＧＡパッケージ１０は、上面に形成された上面導電配線１２を有する基板１１を備える。基板１１は、一般的に有機エポキシガラス繊維樹脂をベースとする材料、例えばビスマレイミドトリアジン（ＢＴ）樹脂やＦＲ−４ボードから形成される。基板１１の厚さは、一般的に約０．３５ｍｍである。底面の導電配線１３は、基板１１のより下の面に形成され、ビアまたはメッキされたスルーホール１４を介して上面の導電配線１２に電気的に接続される。ビア１４は、基板１１の上面から下面へ延設される。ビア１４は、銅などの導電材料を含む。上面の導電配線１２は、ボンドポストまたはパッド２１で終端となる。底面の導電配線１３は、ボールパッドまたはターミナルパッド１６で終端となる。上面導電配線１２、底面導電配線１３、ボールパッド１６およびボンドポスト２１は、銅または金メッキされた銅などの電気的導電材料を備える。上面導電配線１２、底面導電配線１３およびビア１４は、図面の煩雑を避けるため、全てを図示してはいない。
【０００６】
ＢＧＡパッケージ１０は、基板１１の上面のダイ接着パッド２３に接着された半導体素子または半導体ダイ１８をさらに備える。半導体ダイ１８は、エポキシを用いてダイ接着パッド２３に接着される。半導体ダイ１８は、上面に形成された複数のボンディングパッド即ちボンドパッド２２を有する。複数のボンドパッド２２は、それぞれワイヤボンド１９で上面の導電配線１２に電気的に接続される。一般的に、半導体ダイ１８、ワイヤボンド１９、および基板１１の一部は、封入物、例えばエポキシ封入物２４により覆われる。
【０００７】
導電性はんだボール２６は、ボールパッド１６にそれぞれ接着される。導電性はんだボール２６は、リフローの工程の間ボールパッド１６に冶金的に濡らされる。最も内側の導電性はんだボール２６は、一般的に半導体ダイ１８の直下またはこれに近接している。導電性はんだボール２６は、その後標準的なリフロー工程を用いて次段の組立品または印刷配線板２８に接続される。導電性はんだボール２６は、コンタクトパッド２９に接続してソルダジョイント２５を形成する。搭載工程の後は、ソルダジョイント２５は、はんだの量および濡れ領域によって定義される、平坦化された球の形状をなす。基板１１の下面の導電性はんだボール２６の数量および配置は、入力／出力（Ｉ／Ｏ）、電源およびグランドの接続を含む回路仕様に依存する。
【０００８】
図１Ｂは、他の一般的な先行技術であるペリメータＢＧＡの集積回路パッケージ３０の断面図である。ＢＧＡパッケージ３０は、基板３１と基板３１に貼り付けられた支持基板またはベース基板３２を備える。基板３１および支持基板３２は、一般的に有機エポキシガラス繊維樹脂をベースとする材料、例えばビスマレイミドトリアジン（ＢＴ）樹脂やＦＲ−４ボードから形成される。基板３１および支持基板３２の厚さは、一般的にそれぞれ約０．３５ｍｍである。基板３１は、孔または開口３３を有し、これはその下面としての支持基板３２とともにキャビティをなす。支持基板３２の寸法（長さと幅）は、孔３３の寸法よりも大きく、基板３１の寸法よりも小さい。基板３１は、上面に形成された上面導電配線３４を有し、また底面に形成されてビアまたはメッキされたスルーホール３６を介して上面の導電配線３４に電気的に接続された底面導電配線３５を有する。上面導電配線３４は、ボンドポストまたはボンドパッド３８で一方の終端となる。底面導電配線３５は、導電性ボールパッドまたはコンタクト３９で終端となる。複数の導電性はんだボールまたはコンタクト４０は、それぞれ導電性ボールパッド３９に接続される。
【０００９】
ＢＧＡパッケージ３０はまた、支持基板３２の上面のダイ接着パッド４３に接着された半導体素子または半導体ダイ４８を含む。支持基板３２と孔３３は、半導体ダイ４８用のキャビティを備え、これによりダイの厚さがパッケージ全体の高さに及ぼす影響が最小化される。ボンドパッド４２は、ワイヤボンド４９により上面導電配線３４に電気的に接続される。一般的に、半導体ダイ４８、ワイヤボンド４９、および基板３１の一部は、封入物５０、例えばエポキシ封入物により覆われる。導電性はんだボール４０は、その後、次段の組立品または印刷回路板５２に標準的なリフロー工程を用いて接続される。
【００１０】
【発明が解決しようとする課題】
しかしながら、ＢＧＡ１０，３０には、高いプロファイルを含む不利な点がいくつかある。ＢＧＡパッケージ１０の高さ１７は、一般的に約２．４ｍｍであり、この一方、ＢＧＡパッケージ３０の高さ５４は、一般的に約０．９〜１．４６ｍｍである。半導体装置は、様々な種類の電子工学製品、携帯消費財、電話、ポケットベル、自動車、ＩＣカードなどに広く用いられるため、最終製品をできるだけ薄くするために、パッケージ化された半導体装置の厚さを最小にすることは、望ましい場合が多い。このように、エレクトロニクス産業においては、非常に低いプロファイルを有するＢＧＡパッケージへの需要がある。
【００１１】
ＢＧＡパッケージ１０，３０の他の不利益点は、製造コストである。ＢＧＡパッケージの製造において相当の量の基板を用いると、製造コストの全体が増大する。このように、エレクトロニクス産業においては、コスト面で有効なＢＧＡパッケージへの需要がある。
【００１２】
本発明は、エレクトロニクス産業のニーズに応えて低コストでかつロープロファイルのＢＧＡパッケージに関係するいくつかの制限を克服することを企図したものである。
【００１３】
【課題を解決するための手段】
本発明は、約０．７ｍｍの非常に小さいプロファイルを有する低コストの半導体装置およびこれを製造する方法を有利に提供する。
【００１４】
実施の一態様において、少なくとも上面と底面に導電配線を有する単層、または多層の基板が孔を有する。非常に薄い材料の層、例えばポリイミドまたは金属箔をベースとするテープが基板の底面に固定されて基板内の孔を覆う。半導体ダイが基板内の孔と上記テープにより形成されたキャビティ内に挿入される。半導体ダイは、その上面に複数の入力／出力端子を有し、これらの端子は、ボンディングワイヤにより基板上面の導電配線に電気的に接続される。積層板の上面導電配線は、ビアを介して基板の底面導電配線に接続される。次段の組立品または印刷回路板との接続のため、コンタクトまたははんだボールが基板の底面導電配線に接続される。半導体ダイ、ボンドワイヤ、および基板の一部は、一般的に封入材で封入される。
【００１５】
第２の実施の態様において、少なくとも底面に導電配線を有する単層、または多層の基板が孔を備える。非常に薄い材料の層、例えばポリイミドまたは金属箔をベースとするテープが基板の上面に固定されてこの孔を覆う。半導体ダイは、基板内の孔と上記テープにより形成されたキャビティに向かって、半導体ダイが表裏反転して下向きに搭載される。半導体ダイは、その上面に、今度は下方を向く複数の入力／出力端子を有し、これらの端子がワイヤボンドにより基板底面の導電配線に電気的に接続される。次段の組立品または印刷回路板との接続のため、コンタクトまたははんだボールが基板の底面導電配線に接続される。半導体ダイ、ボンドワイヤ、および基板の一部は、一般的に封入材で封入される。
【００１６】
このように、一側面によれば、本発明は、０．７ｍｍの非常に小さなプロファイルを有する半導体装置を提供する。
【００１７】
他の側面によれば、本発明は、非常に低いコストで製造できる非常に小さなプロファイルを有する半導体装置を提供する。
【００１８】
さらに他の側面によれば、本発明は、低コストでかつ非常に小さなプロファイルの半導体装置を製造する方法を提供する。
【００１９】
本発明の上述した、並びに他の目的、利点および特徴は、添付図面に関係して以下に提供する発明の詳細な説明から、より容易に明らかになる。
【００２０】
【発明の実施の形態】
以下、図２〜５に示される好適な実施の形態のいくつかを開示しながら本発明を説明する。本発明の技術的範囲を逸脱することなく、他の形態をも利用することができ、構造上または論理上の変更が可能である。
【００２１】
本発明にかかるボールグリッドアレイ（ＢＧＡ）半導体パッケージは、一般的に図２における符号１００で示される。ＢＧＡパッケージ１００は、基板１０２を備え、基板１０２は、その上面に形成された上面導電配線１０４を有する。基板１０２は、当技術分野で周知であるように、単層または多層で構成することができ、また、当技術分野で周知であるように、有機エポキシガラス繊維樹脂をベースとする材料、例えばビスマレイミドトリアジン（ＢＴ）樹脂やＦＲ−４ボードから一般的に形成される。基板１０２の厚さは、一般的に約０．３５ｍｍである。底面の導電配線１０６は、一般的に基板１０２の下面に形成され、ビアまたはメッキされたスルーホール１０８を介して上面の導電配線１０４に電気的に接続される。ビア１０８は、銅などの導電材料を含む。上面導電配線１０４は、ボンドポストまたはボンドパッド１１０で終端となる。底面導電配線１０６は、ボールパッドまたはターミナルパッド１１２で終端となる。上面導電配線１０４、底面導電配線１０６、ボールパッド１１２およびボンドポスト１１０は、当技術分野で周知であるように、銅または金でメッキされた銅などの電気的導電材料を備える。上面導電配線１０４、底面導電配線１０６およびビア１０８は、全てを図示しているわけではない。
【００２２】
基板１０２は、基板１０２の上面から基板１０２の底面へ延在する孔または開口１１４を有する。薄いシート部材１１６などの支持ベースを基板１０２の底面に固定して開口１１４を覆うことにより上向きのキャビティが形成される。薄いシート部材１１６は、一般的に、ポリイミドまたは銅もしくはアルミニウムなどの金属箔をベースとする材料もしくは金属で裏打ちされた材料のいずれかのタイプで形成され、約０．０２５〜０．０１ｍｍの厚さ、または好ましくは０．０５ｍｍの厚さを有し、かつ、はんだの一般的なリフロー工程において加えられる温度に劣化することなく耐えられるものでなければならない。薄いシート部材１１６を基板１０２に固定するために接着剤を用いても良い。接着剤を用いる場合は、熱可塑性樹脂接着剤、熱硬化性樹脂接着剤または粘着タイプが可能である。薄いシート部材１１６の寸法（長さおよび幅）は、開口１１４を完全に覆うように開口１１４の寸法（長さおよび幅）よりも大きいが、一般的に、基板１０２の寸法（長さおよび幅）よりも小さい。
【００２３】
ＢＧＡパッケージ１００は、開口１１４および薄いシート部材１１６により形成されたキャビティ内に搭載された半導体素子または半導体ダイ１２０をさらに備え、これにより、ダイの厚さがパッケージ全体の高さに及ぼす影響が最小化される。半導体素子１２０は、上面に形成された複数のボンディングパッド１２２を有する。複数のボンディングパッド１２２は、それぞれワイヤボンド１２４により上面の導電配線１０４に電気的に接続される。一般的に、ボンドポスト１１０およびボールパッド１１２を露出させる開口を有するソルダマスク材料（図示せず）が基板１０２の外表面に加えられる。一般的に、半導体素子１０２、ワイヤボンド１２４および、基板１０２の一部は、封入用のコンパウンド１２６、例えばエポキシで覆われる。
【００２４】
導電性のはんだボール１２８は、ボールパッド１１２にそれぞれ貼り付けられる。導電性はんだボール１２８は、後に標準的なリフロー工程を用いて次段の組立品または印刷回路板３０２（図４）に接続される。基板１０２の下面における導電性はんだボール１２８の数量および配置は、入力／出力、電源およびグランドの接続を含む回路の仕様に依存する。
【００２５】
図３は、本発明にかかるＢＧＡパッケージの他の実施形態であるＢＧＡパッケージ２００の部分断面図を示す。ＢＧＡパッケージ２００は、その下面に形成された底面導電配線２０４を有する基板２０２を備える。基板２０２は、当技術分野で周知であるように、単層または多層で構成することができ、また、当技術分野で周知であるように、有機エポキシガラス繊維樹脂をベースとする材料、例えばビスマレイミドトリアジン（ＢＴ）樹脂やＦＲ−４ボードから一般的に形成される。基板２０２の厚さは、一般的に約０．３５ｍｍである。底面の導電配線２０４は、ボールパッドまたはターミナルパッド２１２で終端となる。底面導電配線２０４およびボールパッド２１２は、当技術分野で知られているように、銅または金でメッキされた銅などの電気的導電材料を備える。底面導電配線２０４は、全てが図示されているわけではない。
【００２６】
基板２０２は、基板２０２の上面から基板２０２の底面へ延在する孔または開口２１４を有する。薄いシート部材２１６などの支持部材を基板２０２の上面へ固定して開口２１４を覆うことにより下向きのキャビティを形成する。薄いシート部材２１６は、一般的に、ポリイミドまたは銅もしくはアルミニウムなどの金属箔をベースとする材料もしくは金属で裏打ちされた材料のいずれかのタイプで形成され、約０．０２５〜０．０１ｍｍの厚さ、または好ましくは０．０５ｍｍの厚さを有し、かつ、はんだの一般的なリフロー工程において加えられる温度に劣化することなく耐えられるものでなければならない。薄いシート部材２１６を基板２０２に固定するために接着剤を用いても良い。接着剤を用いる場合は、熱可塑性樹脂接着剤、熱硬化性樹脂接着剤または粘着タイプが可能である。薄いシート部材２１６の寸法（長さおよび幅）は、開口２１４を完全に覆うように開口２１４の寸法（長さおよび幅）よりも大きいが、一般的に、基板２０２の寸法（長さおよび幅）よりも小さい。
【００２７】
ＢＧＡパッケージ２００は、開口２１４および薄いシート部材２１６によって形成されたキャビティ内に表裏反転されて搭載された半導体素子または半導体ダイ２２０をさらに備え、これによりダイの厚さがパッケージ全体の高さに及ぼす影響が最小化される。半導体素子２２０は、その上面に形成され、今度は下方を向く複数のボンディングパッド２２２を有する。複数のボンディングパッド２２２は、それぞれワイヤボンド２２４で底面の導電配線２０４に電気的に接続される。一般的に、ボンドパッド２２２およびボールパッド２１２を露出させる開口を有するソルダマスク材料（図示せず）が基板２０２の外表面に加えられる。一般的に、半導体素子２０２、ワイヤボンド２２４および、基板２０２の一部は、封入用コンパウンド２２６で覆われる。
【００２８】
導電性のはんだボール２２８は、ボールパッド２１２にそれぞれ貼り付けられる。導電性はんだボール２２８は、後に標準的なリフロー工程を用いて次段の組立品または印刷回路板３０２（図４）に接続される。基板２０２の下面における導電性はんだボール２２８の数量および配置は、入力／出力、電源およびグランドの接続を含む回路の仕様に依存する。
【００２９】
図４は、ＳＤＲＡＭやＳＬＤＲＡＭのメモリモジュールなどの集積回路３００を示す。この集積回路３００は、本発明にかかる多数のボールグリッドアレイパッケージを利用するものである。集積回路３００は、印刷回路板３０２を備える。印刷回路板３０２は、上面に形成された複数の上面導電配線３０４を含む。印刷回路板３０２は、底面または中間層に形成された導電配線を含んでも良いし、また含まなくとも良い。印刷回路板３０２の上には、集積回路３００の動作に必要不可欠なように、様々な電子部品３０４と、以下において図２および図３を参照しながら説明されるロープロファイルボールグリッドアレイパッケージ３０８とが搭載される。
【００３０】
印刷配線板３０２は、最終製品であるシステム（図５）に接続される入力／出力コネクタ３１０を備える。ロープロファイルボールグリッドアレイパッケージ３０８を用いることにより、集積回路３００の全体の高さが最小化され、また、より小さい最終製品のパッケージングが可能になる。
【００３１】
本発明にかかるロープロファイルボールグリッドアレイパッケージを含む、例えば記憶装置のような集積回路を備える典型的なプロセサシステムをブロック図形式の図５における符号４００で一般的に示す。記憶装置のような集積回路を有する装置の典型は、コンピュータシステムである。従来のコンピュータシステムは、相当量のデータの蓄積を可能にする記憶装置をほとんど含む。データは、コンピュータの動作中にアクセスされる。他の種類の専用処理システム、例えばラジオシステムや、テレビジョンシステム、ＧＰＳレシーバシステム、電話、電話システムもまた、本発明を利用できる集積回路装置を含む。
【００３２】
コンピュータシステムのようなプロセサシステムは、一般的に、ＳＤＲＡＭまたはＳＬＤＲＡＭのメモリモジュールなどの記憶装置４０２、記憶装置コントローラ４０３、中央処理装置（ＣＰＵ）４０４、入力装置４０６、表示装置４０８、および／または周辺機器４１０を備える。システムは、前述した機器のいくらかもしくは全てを含んでも、また含まなくても良く、また、同一種類の多数の機器を含んでも含まなくても良い、ということに留意されたい。
【００３３】
記憶装置４０２とＣＰＵ４０４は、以下において図２および図３を参照しながら説明する、本発明にかかるボールグリッドアレイパッケージを含む集積回路を備える。本発明にかかるロープロファイルボールグリッドアレイパッケージを用いることにより、集積回路のサイズおよびコストが低減し、最終製品であるプロセサシステムのサイズおよびコストが効果的に低減される。
【００３４】
本発明の説明にあたり好適な実施形態を参照してきた。しかしながら、当業者であり本発明の開示に精通するものであれば、特許請求の範囲において規定された本発明の技術的範囲に含まれる追加、削除、置換またはその他の変更を見いだすことができるであろう。特許請求の範囲の精神および範囲内から発生するいかなる変更も本発明の一部であるとみなされるべきである。
【００３５】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
【００３６】
即ち、本発明によれば、非常に低いコストで製造できる非常に小さなプロファイルを有する半導体装置が提供される。
【００３７】
さらに、本発明によれば、低コストでかつ非常に小さなプロファイルの半導体装置を製造する方法が提供される。
【図面の簡単な説明】
【図１Ａ】  先行技術におけるペリメータＢＧＡパッケージの断面図である。
【図１Ｂ】  先行技術におけるペリメータＢＧＡパッケージの断面図である。
【図２】  本発明にかかるボールグリッドアレイパッケージの断面図である。
【図３】  本発明にかかる代替的なボールグリッドアレイパッケージの断面図である。
【図４】  本発明にかかるボールグリッドアレイパッケージを複数個含む集積回路の平面図である。
【図５】  本発明が用いられる、プロセサで制御される一般的なシステムのブロック図である。
【符号の説明】
１００，２００  ＢＧＡ半導体パッケージ
１０２，２０２  基板
１０４，３０４  上面導電配線
１０６，２０４  底面導電配線
１０８  ビアまたはメッキされたスルーホール
１１０  ボンドポストまたはボンドパッド
１１２，２１２  ボールパッドまたはターミナルパッド
１１４，２１４  孔または開口
１１６，２１６  薄いシート部材
１２０，２２０  半導体素子または半導体ダイ
１２２，２２２  ボンディングパッド
１２４，２２４  ワイヤボンド
１２６，２２６  封入用コンパウンド
１２８，２２８  導電性はんだボール
３００  集積回路
３０２  印刷回路板
３０８  ロープロファイルボールグリッドアレイパッケージ
３１０  入力／出力コネクタ
４００  プロセサシステム
４０２  記憶装置
４０３  記憶装置コントローラ
４０４  中央処理装置（ＣＰＵ）
４０６  入力装置
４０８  表示装置
４１０  周辺機器
【図１Ａ】
0004476482.tif 000002
【図１Ｂ】
0004476482.tif 000003
【図２】
0004476482.tif 000004
【図３】
0004476482.tif 000005
【図４】
0004476482.tif 000006
【図５】
0004476482.tif 000007