(57)【特許請求の範囲】
【請求項１】
パルス巾制御波形を出力するスイッチング変換部と、出力トランスと、該出力トランスの交流出力を整流する整流回路を有する直流電源装置を2台備え、該夫々直流電源装置の出力端子を並列接続すると共に、一方の出力トランスの出力巻線の一端と、他方の出力トランスの出力巻線の他端とを共通に接続し、該夫々直流電源装置の並列接続点に平滑用フィルタを接続し、又、該夫々スイッチング変換部を同一周波数で同期運転すると共に、一方のスイッチング変換部と、他方のスイッチング変換部間の位相を任意の角度に可変するようにしたことを特徴とする定電力出力直流電源装置。
【請求項２】
パルス巾制御波形を出力するスイッチング変換部と、出力トランスと、該出力トランスの交流出力を整流する整流用ダイオードを有するフォワード型コンバータを2台備え、該夫々コンバータの出力端子を並列接続すると共に、該並列接続点に回生用ダイオード及び平滑用フィルタを接続し、又、該夫々スイッチング変換部を同一周波数で同期運転すると共に、一方のスイッチング変換部と、他方のスイッチング変換部間の位相を任意の角度に可変するようにしたことを特徴とする定電力出力直流電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関するもので、特に定電力出力を給電する直流電源装置及びその出力電力制御に関するものである。
【０００２】
【従来の技術】
成膜装置等の電源装置には、従来、図1９に示すような回路構成のスイッチング電源を使用している。図1９において、1はスイッチング変換部で、Dｏは整流ダイオード、C1は平滑コンデンサ、Q1〜Q4はスイッチング素子で、4個でフルブリッジを形成し、D1とD2は、夫々スイッチング素子Q3とQ4に対し、逆導通方向に接続されたダイオード、2は変換部の出力トランス、3はトランス出力の整流ダイオード、4と5は夫々平滑フィルタ用リアクトルとコンデンサである。
【０００３】
成膜装置を制御するには、定電力制御が必要であり、従って電源装置の出力特性は、図２１に示すような特性になる。図２１でVoは電源装置の出力電圧、Ioは出力電流である。
V1とI2は夫々最大出力電圧と最大出力電流である。V2とI1は夫々定電力特性の両端に位置する出力電圧と出力電流である。従って、A,B間が定電力範囲である。図２１において、例えばV1＝500V、I2＝40Aとすると、電源装置の出力容量は20kW（V1×I2）となるが、実際には定電力制御を行っているため、この装置の最大出力はI1×V1(＝I2×V2)で、I1＝20A、V2＝250Vとすると、10kWとなる。
【０００４】
従って出力トランスは、20kWの容量をもちながら10kWで使われてるにすぎず、利用率が悪い。一方スイッチング素子Q1〜Q4等で構成されるスイッチング部は、スイッチング素子Q1〜Q4がフルブリッジに構成され、一定周期T(図18)で良く知られているパルス巾制御(PWM)を行っている。図２０において(a)〜(d)の波形はQ1〜Q4がオン状態にあることを示し、フルブリッジの出力(トランスの一次入力)は、(e)の波形で示されるパルス巾tのパルス出力になる。定電力出力のため、電源装置出力電流が最大値になるときは、出力電圧が低くなり、従ってパルス巾も小さくなるため、この電圧を整流して（波形（ｆ））平滑するときに、平滑用フィルタが大きくなる。
上記のように、従来の制御方式ではトランスの利用率が低く、フィルタが大きくなる等の欠点があった。又、定電力出力時にはパルス巾が小さいため、スイッチング変換部、出力トランスの一次側巻き線等の実効値電流の増加により、出力トランス、スイッチング素子等で発生する損失も増加し、放熱用フィンが大きくなり小型化への障害となる。
【０００５】
【発明が解決しようとする課題】
本発明は、上記のような欠点を改善するためのもので、トランスの利用率を高め、出力電圧のリップル分の発生要因を低減し、トランスや平滑フィルタの小型化、スイッチング素子の定電力出力時の損失低減を図り、さらには電源装置の小型化を可能とする電源装置を提供するものである。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、請求項1の発明は、パルス巾制御波形を出力するスイッチング変換部と、出力トランスと、該出力トランスの交流出力を整流する整流回路を有する直流電源装置を2台備え、該夫々直流電源装置の出力端子を並列接続すると共に、一方の出力トランスの出力巻線の端と、他方の出力トランスの出力巻線の他端とを共通に接続し、該夫々直流電源装置の並列接続点に平滑用フィルタを接続し、又、該夫々スイッチング変換部を同一周波数で同期運転すると共に、一方のスイッチング変換部と固定し、他方のスイッチング変換部間の位相を任意の角度に可変するようにしたことを特徴とする。
【０００７】
又、上記の課題を解決するため請求項2の発明は、パルス巾制御波形を出力するスイッチング変換部と、出力トランスと、該出力トランスの交流出力を整流する整流用ダイオードを有するフォワード型コンバータを2台備え、該夫々コンバータの出力端子を並列接続すると共に、該並列接続点に回生用ダイオード及び平滑用フィルタを接続し、又、該夫々スイッチング変換部を同一周波数で同期運転すると共に、一方のスイッチング変換部と、他方のスイッチング変換部間の位相を任意の角度に可変するようにしたことを特徴とする。
【０００８】
【発明の実施の態様】
図1は、本発明の実施例を示す回路図で、1−1はスイッチング素子Q1〜Q4より成るフルブリッジ型スイッチング変換部。T1は、出力トランスで1次巻線ｎ1と2次巻線n2が、巻数比1：nの関係に巻装されている。3−1は整流用ダイオードD1〜D4より成る整流回路。Lは出力チョークコイル。Coは平滑用コンデンサ。RLは負荷であり、これにより1つの直流電源装置を構成する。
【０００９】
次に、1−2、T2及び3−2は上記同様のスイッチング変換部、出力トランス及び整流回路で、他方の直流電源装置Bを構成し、夫々電源装置A、Bの端子a、bは並列に接続されている。又一方の整流回路3−1の交流入力の(−)端(イ)と、他方の整流回路3−2の(＋)端(ロ)は、共通接続されている。CONTは、制御回路で負荷RLの電圧Vo及び電流信号ILを制御要素として、夫々スイッチング変換部1−1、1−2の各スイッチQ1,Q1’〜Q4,Q4’にパルス巾制御(PWM)信号を送出する。
【００１０】
この回路の基本動作は、変換部1−1と1−2は、同一周波数で同期運転し、変換部1−1のスイッチQ1,Q4とQ2,Q3、又変換部1−2スイッチQ1’,Q4’とQ2’,Q3’は、夫々ペアとなり、同じタイミングでオン、オフ動作を行う。又変換部1−1のスイッチQ1,Q4とスイッチQ2,Q3、及び変換部1−2のスイッチQ1’,Q4’とスイッチQ2’,Q3’は、夫々所定巾のデッドタイムをもち、固定した時比率で交互に動作する。更に変換部1−1のスイッチQ1〜Q4の点弧位相は固定され、一方変換部1−2のスイッチQ1’〜Q4’の点弧位相を可変し、その位相差を制御して定電圧及び定電力を出力する。
【００１１】
以下、本発明実施例回路の動作について詳述する。
図2は、本発明実施例回路の各部動作波形図、図3〜10は動作説明用の等価回路である。
【００１２】
【動作モード１（図２  時間ｔ０〜ｔ１）】
動作モード1の等価回路を図3に示す。この状態はスイッチング変換部1−1のスイッチQ1,Q4と変換部1−2のスイッチQ2’,Q3’は、図2の(a)及び(d)で示すゲート信号が与えられオンしているため、夫々のトランスT1、T2の2次巻線n2には図３にて矢印で示す方向にnVinが現れ、D1,D4及びD1’,D4’が導通する。従って、整流回路の出力電圧VDは、夫々の整流回路3−1及び3−2が並列接続となるためnVinが現れ、出力チョークLにはVo−nVinの電圧が印加され、出力チョーク電流ILは図３にて示す矢印の向きを正として、減少する方向に流れる。（スイッチング変換部1−1、1−2並列運転）
【００１３】
【動作モード２（時間ｔ１〜ｔ２）】
モード2の等価回路を図4に示す。この状態は変換部1−2の全てのスイッチQ1’〜Q4’にゲート信号が与えられず(デッドタイム期間)、変換部1−1のスイッチQ1,Q4のみがオンし、出力へのエネルギーは変換部1−1のみより送られる状態である。整流回路の出力電圧VDは、ダイオードD1,D4及びD4’(整流回路3−1のダイオードD3アノードとダイオードD4カソードとの接続点と、整流回路3−2のダイオードD3’アノードとダイオードD4’カソードとの接続点とを接続しているため、D4との並列接続)が導通してnVinが現れ、出力チョークLにはVo−nVinの電圧が印加される。従って状態1と同様に出力チョークLにはVo−nVinの電圧が印加され、出力チョーク電流ILは図４にて示す矢印の向きを正として、減少する方向に流れる。(変換部1−1単独運転)
【００１４】
【動作モード３（時間ｔ２〜ｔ３）】
モード3の等価回路を図5に示す。この状態は変換部1−1スイッチQ1,Q4及び変換部1−2のスイッチQ1’,Q4’がオンしているため、夫々のトランスT1,T2の2次巻線n2には図５にて示す矢印方向にnVinが現れる。本方式では、整流回路3−1のダイオードD3アノードとダイオードD4カソードとの接続点と、整流回路3−2のダイオードD3’アノードとダイオードD4’カソードとの接続点とを接続しているため、ダイオードD4及びD3’は逆バイアスされ、ダイオードD1,D2’が導通する。そのため、整流回路の出力電圧VDは、夫々のトランスT1,T2の2次側出力を直列接続したこととなり、2nVinの電圧が発生する。従って、出力チョークLには、2nVin−Voの電圧が印加され、出力チョーク電流ILは図５にて示す矢印の向きを正として、増加する方向に流れる。(変換部1−1、1−2 直列運転)
【００１５】
【動作モード４（時間ｔ３〜ｔ４）】
モード4の等価回路を図6に示す。この状態は、変換部1−1のスイッチQ1〜Q4にゲート信号が与えられず(デッドタイム期間)、変換部1−2のスイッチQ1’,Q4’のみがオンし、出力へのエネルギーは、変換部1−2のみより送られる状態である。
整流回路の出力電圧VDは、ダイオードD2’,D3’及びD3が導通してnVinが現れ、出力チョークLには、Vo−nVinの電圧が印加される。従って、出力チョークLにはVo−nVinの電圧が印加され、出力チョーク電流ILは図６にて示す矢印の向きを正として、減少する方向に流れる。(変換部1−2 単独運転)
【００１６】
モード5(t4〜t5)、モード6(t5〜t6)、モード7(t6〜t7)及び、モード8(t7〜t0)の等価回路を図7、図8、図9、及び図10に示す。この各モードの動作は、上記と同様な動作を繰り返し行うため省略するが、係わるモード(5~8)は、夫々変換部1−1、1−2のスイッチQ2,Q3及びQ1’〜Q4’に図2に示すゲート信号が与えられ、モード5は並列運転、モード6は変換部1−1の単独運転、モード7は直列運転、又モード8は変換部1−2の単独運転となる。
【００１７】
以上、本発明は、2台の直流電源を夫々単独運転と2台の並列運転及び直列運転を継続することにより所要の直流出力電圧Vo及び出力電流ILを得て、定電圧及び定電力出力を給電する。因みに図1において、制御回路CONTは電源装置の検出信号(Vo)及び(IL)を制御要素として、変換部1−1のスイッチQ1〜Q4にはスイッチング周期Tsで位相の固定されたゲート信号が与えられ、又、変換部1−2の各スイッチQ1’〜Q4’にはスイッチング周期Tsで且つ上記に比し一定位相遅れた(M・TS)ゲート信号が与えられ、この位相差を利用して定電圧及び定電力運転する。
【００１８】
次に、図1において入力電圧Vinと出力電圧Voの電圧変換比率は、以下により求められる。先ず、スイッチング周期をTs,トランスT1,T2の夫々1次、2次巻数比を１：ｎ、スイッチQ1とQ1’の位相差をφ(時間領域に変換すると、φ＝M・Ts、但し、Mはディレイ係数)、又、並列運転時(デッドタイム期間を含む) のチョーク電流IL(チョーク電流)の減少方向への変化量(ΔILP)は、
0004392975.tif 000002
【００１９】
直列運転時のチョーク電流ILの増加方向への変化量(ΔILS)は、
0004392975.tif 000003
【００２０】
定常状態では(3)式を満たす。
0004392975.tif 000004
【００２１】
従って、
0004392975.tif 000005
【００２２】
(4)式を整理すると、
0004392975.tif 000006
【００２３】
ここで、0≦M≦１より、
0004392975.tif 000007
となり、この範囲で入力電圧Vinと出力電圧Voの関係を制御できる。従って、図２１に示す出力特性を要求される電源装置では、上記制御方法により定電圧及び定電力制御を可能とする。
【００２４】
なお、図2において、(f)はチョーク電流波形、(g),(h)はスイッチQ1,Q2の電流波形、(ｉ),(ｊ)はスイッチQ1’,Q2’の電流波形、(ｋ),(ｌ)は整流ダイオードD1,D1’の電流波形、(m)は整流ダイオードD3(又D3’)の電流波形を示す。D3、D4及びD3’、D4’は、図１の回路図からも明らかなように、並列接続となるためD3’、D4’を削除することも可能である。
【００２５】
上記説明は、スイッチング変換部としてスイッチング素子を４個用いたフルブリッジ構成での説明であるが、ハーフブリッジ構成及びプッシュプル構成にしても、同じ効果を得られることは言うまでもない。又、図11及び図12は、ハーフブリッジ及びプッシュプル構成での実施例を示す回路図である。
【００２６】
図13は、本発明をフォワード型コンバータに適用した実施例を示す。又、図14には、その各部動作波形図、図15〜図18は本発明の動作モードを示す等価回路図である。この実施例の動作は上記実施例(図1)とほぼ同様であり、省略する。
【００２７】
なお、この実施例において、図15は動作モード1の状態（Q1動作）、図16は動作モード2の状態(スイッチQ1,Q2並列動作)、図17は動作モード３の状態（Q2動作）、図18は動作モード４の状態(スイッチQ1,Q2オフ、ダイオードD3の回生動作)を示す。
【００２８】
因みに、図13において、入力電圧Vinと出力電圧Voの電圧変換比率は、以下により求められる。先ず、スイッチング周期をTs、トランスT1,T2の夫々1次、2次巻数比を1：ｎ、スイッチQ1,Q2のオン巾は等しく(D・Ts)、又スイッチQ1とQ2の位相差をφ(時間領域に変換するとφ＝M・Ts、但し、Mはディレイ係数)、又チョーク電流ILの増加方向への変化量(ΔIon)は、（時間t0〜t3の期間）
0004392975.tif 000008
【００２９】
チョーク電流ILの減少方向への変化量(ΔILoff)は、（時間t3〜t0の期間）
0004392975.tif 000009
【００３０】
定常状態では、
0004392975.tif 000010
【００３１】
(3)式を整理すると、
0004392975.tif 000011
【００３２】
ここで、0≦M≦Dより、
0004392975.tif 000012
となり、この範囲で入力電圧Vinと出力電圧Voの関係を制御できる。従って、図２１に示す出力特性を要求される電源装置では、上記制御方法により定電圧及び定電力制御を可能とする。
【００３３】
【発明の効果】
上記の説明のように、定電力出力特性をもつ直流電源装置の変換回路において、２つの変換回路の位相差を利用した直・並列動作で出力電力制御を行わせることにより、夫々の回路の部品、特にトランスは自己の持つ容量を100%利用でき、その利用率の高さからトランスの小型化ができ、又、出力波形の変化分が少ないことから、出力フィルタを小型化でき、定電力出力時においても各スイッチング素子のパルス巾を固定のままで小さくする必要が無く実効値電流の増加を防ぎ、スイッチング素子の損失の低減により放熱フィンの小型化が可能となった。電源装置の構成において、比較的大きさと重量の比率の大きいこれらの部品の小型化により、電源装置の小型化ができる。
【図面の簡単な説明】
【図１】  本発明の実施例回路図
【図２】  本発明実施例の動作波形図
【図３】  本発明の動作説明用の等価回路
【図４】  本発明の動作説明用の等価回路
【図５】  本発明の動作説明用の等価回路
【図６】  本発明の動作説明用の等価回路
【図７】  本発明の動作説明用の等価回路
【図８】  本発明の動作説明用の等価回路
【図９】  本発明の動作説明用の等価回路
【図１０】  本発明の動作説明用の等価回路
【図１１】  本発明の実施例回路図（ハーフブリッジ）
【図１２】  本発明の実施例回路図（プッシュプル）
【図１３】  本発明の実施例回路図
【図１４】  本発明実施例(図11)の各部動作波形図
【図１５】  本発明実施例の動作説明用の等価回路
【図１６】  本発明実施例の動作説明用の等価回路
【図１７】  本発明実施例の動作説明用の等価回路
【図１８】  本発明実施例の動作説明用の等価回路
【図１９】  従来例
【図２０】  従来例の各部動作波形図
【図２１】  定電力装置の出力特性図
【符号の説明】
1−1,1−2・・・・・・スイッチング変換部
T1,T2・・・・・・・・・・・出力トランス
3−1,3−2・・・・・・・整流回路
L・・・・・・・・・・・・・・・出力チョークコイル
Co・・・・・・・・・・・・・・平滑用コンデンサ
RL・・・・・・・・・・・・・・負荷
Q1~Q4・・・・・・・・・・スイッチング素子
Q1’~Q4’・・・・・・・・・スイッチング素子
D1~D4・・・・・・・・・・ダイオード
D1’~D4’・・・・・・・・・ダイオード
CONT・・・・・・・・・・制御回路
【図１】
0004392975.tif 000013
【図２】
0004392975.tif 000014
【図３】
0004392975.tif 000015
【図４】
0004392975.tif 000016
【図５】
0004392975.tif 000017
【図６】
0004392975.tif 000018
【図７】
0004392975.tif 000019
【図８】
0004392975.tif 000020
【図９】
0004392975.tif 000021
【図１０】
0004392975.tif 000022
【図１１】
0004392975.tif 000023
【図１２】
0004392975.tif 000024
【図１３】
0004392975.tif 000025
【図１４】
0004392975.tif 000026
【図１５】
0004392975.tif 000027
【図１６】
0004392975.tif 000028
【図１７】
0004392975.tif 000029
【図１８】
0004392975.tif 000030
【図１９】
0004392975.tif 000031
【図２０】
0004392975.tif 000032
【図２１】
0004392975.tif 000033