(57)【特許請求の範囲】
【請求項１】
第１の化合物半導体から成る半導体基板に不純物を拡散することにより半導体装置を製造する方法において、
上記第１の化合物半導体と組成の異なる第２の化合物半導体を、上記半導体基板としての第１の化合物半導体上に部分的に形成し、
上記第１の化合物半導体と第２の化合物半導体の上部に不純物を含む膜を形成し、
この不純物を上記半導体基板中に熱拡散させ、
上記第２の化合物半導体の形成された領域での拡散深さを、上記第２の化合物半導体の形成されていない領域での拡散深さより深くし、
上記不純物はＺｎであり、上記第１の化合物半導体はＩｎＰであり、上記第２の化合物半導体は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓあるいはＡｌＩｎＡｓから成るグループの中から選ばれた少なくとも一つの材料であることを特徴とする半導体装置の製造方法。
【請求項２】
前記不純物を含んだ膜は、スパッタにより半導体基板上に形成されたスパッタ膜であり、このスパッタ膜に対して熱処理を施すことにより不純物を半導体基板中に熱拡散させることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記スパッタ膜はＺｎＯスパッタ膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ＺｎＯスパッタ膜は、前記半導体基板の表面にダメージを与えないような条件下で形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２の化合物半導体を前記半導体基板上にメッシュ状に形成し、面内で任意にメッシュ密度を変化させることにより、前記不純物の拡散深さを段階的に制御することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、広く、半導体装置の製造方法に関する。より具体的には、化合物半導体への不純物拡散方法に関し、特に、Ｚｎの拡散工程を必要とする半導体装置の製造方法に関する。
【０００２】
【従来の技術】
化合物半導体を用いた素子、例えば、半導体受光素子を作製する場合、制御性に優れかつ結晶性を損なうことのない不純物拡散技術が要求され研究が進んでいる。ＩｎＰ系へのｐ型不純物Ｚｎの拡散においては、拡散源（Ｚｎ３Ｐ２等）と被拡散試料を石英封入管に入れ熱処理をする封管拡散方法、またはＭＯＣＶＤ等を用いた開管拡散法、あるいはＺｎＯ膜を用いた固相拡散方法が知られている。
【０００３】
特に、長波系受光素子におては、図５（ａ）に示すように、ｎ−ＩｎＰ基板５０６にクロライドＶＰＥ法を用いてｎ＋−ＩｎＰ５０５、ｉ−ＩｎＧａＡｓ５０４、ｎ−−ＩｎＰ５０３を成長する。その後、受光領域にのみＺｎを拡散することによりＰＩＮ構造を形成する。
【０００４】
このとき、特性および信頼性に優れた素子を得るためには、Ｚｎ拡散深さの制御が必要であると同時に、拡散エッジ部で生じるエッジ・ブレークダウン（ｅｄｇｅ  ｂｒｅａｋｄｏｗｎ）を抑制することが必要である。
【０００５】
例えば、図５（ａ）に示すように、拡散周辺部に不純物拡散濃度勾配が小さく、曲率半径の大きな拡散領域を設けるガードリング構造を採用する。
【０００６】
上述した拡散フロント形状を作製するための従来の作製方法を図６を用いて説明する。  まず、図６（ａ）に示すように、ｎ−ＩｎＰ基板６０５上に、ｎ＋−ＩｎＰ６０４、ｉ−ＩｎＧａＡｓ光吸収層６０３、ｎ−−ＩｎＰ６０２を成長する。次に、半導体表面に拡散防止膜ＳｉＯ２６０１をパターニングする。
【０００７】
続いて、イオン注入を行い十分高温で熱処理を行うことにより、ｐｎ接合部の濃度勾配を小さくする。以上の工程により、ガードリング部を形成する。
【０００８】
その後、図６（ｂ）に示すように、受光部領域にＰ−Ｉ−Ｎ構造を形成するため拡散防止膜ＳｉＯ２６０６を形成し、封管拡散または固相拡散を用いてＺｎを拡散する。
【０００９】
また、同じ目的で、図５（ｂ）に示すように、２度の拡散工程を用いて、拡散エッジ部での拡散を受光中央部になだらかに深くなる形状を形成することにより、拡散エッジ部での曲率半径を大きくしたガードリング構造を形成する。
【００１０】
【発明が解決しようとする課題】
上述のように、拡散深さが面内で２段階になっている拡散形状を得るためには、イオン注入工程と熱拡散工程の２工程、または２回の拡散工程を必要とするため、良好な再現性を得ることが困難であると同時に、デバイスの低コスト化への妨げとなっていた。
【００１１】
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的とするところは、１回の熱拡散工程で任意の拡散フロント形状を得ることが可能な半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明では、第１の化合物半導体から成る半導体基板に不純物を拡散することにより半導体装置を製造する方法において、上記第１の化合物半導体と組成の異なる第２の化合物半導体を、上記半導体基板としての第１の化合物半導体上に部分的に形成し、上記第１の化合物半導体と第２の化合物半導体の上部に不純物を含む膜を形成し、この不純物を上記半導体基板中に熱拡散させ、上記第２の化合物半導体の有無により、不純物の拡散深さを面内で任意に制御する。
【００１３】
ここで、好ましくは、前記不純物を含んだ膜は、スパッタにより半導体基板上に形成されたスパッタ膜であり、このスパッタ膜に対して熱処理を施すことにより不純物を半導体基板中に熱拡散させる。
【００１４】
また、前記不純物はＺｎであり、前記スパッタ膜はＺｎＯスパッタ膜であることが望ましい。
【００１５】
この場合、前記ＺｎＯスパッタ膜は、前記半導体基板の表面にダメージを与えないような条件下で形成されるようにする。
【００１６】
好ましくは、前記第１の化合物半導体はＩｎＰであり、前記第２の化合物半導体は、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓあるいはＡｌＩｎＡｓから成るグループの中から選ばれた少なくとも一つの材料である。
【００１７】
また、前記第２の化合物半導体を前記半導体基板上にメッシュ状に形成し、面内で任意にメッシュ密度を変化させることにより、前記不純物の拡散深さを段階的にに制御するようにしても良い。
【００１８】
【作用】
本発明では、不純物を第１の化合物半導体に拡散させる工程において、化合物半導体と組成の異なる第２の化合物半導体を、第１の化合物半導体上に部分的に形成する工程を有することを特徴とし、不純物拡散深さを浅くする領域は第２の化合物半導体がない領域とする。ここで、第１の化合物半導体の構成元素の一部が、第２の化合物半導体の構成元素に比べて、不純物と熱処理により合金化反応を起こしやすいことを特徴とする。
【００１９】
その後、拡散不純物を含んだスパッタ膜を上記基板上にスパッタし、続いて、ＳｉＯ２スパッタ膜を形成する。その後、熱拡散を施して上記不純物を拡散させる。
【００２０】
第２の化合物半導体の有無により、上記不純物の拡散深さを面内で任意に制御することを特徴とする。特に、不純物をＺｎとすることを特徴とし、不純物を含んだスパッタ膜をＺｎＯスパッタ膜とすることを特徴とする。
【００２１】
ここで、ＺｎＯスパッタ膜の形成条件として、半導体表面にダメージが少ない条件で行う。また、化合物半導体がＩｎＰであり、第２の化合物半導体がＩｎＧａＡｓ、もしくはＩｎＧａＡｓＰ、もしくはＡｌＩｎＡｓしくはであることを特徴とする。
【００２２】
また、第２の化合物半導体を、二次元（２Ｄ）的にメッシュ状に形成し、面内でメッシュ密度を変化させることにより、任意の拡散フロント形状を得ることを特徴とする。
【００２３】
【発明の実施の形態】
図１を参照して、本発明によるＺｎ拡散方法を説明する。
【００２４】
まず、図１（ａ）に示すように、拡散を深くしたい領域ＡのみＩｎＧａＡｓ拡散バッファ層１０１（５００Ａ〜２０００Ａ）を形成する。領域ＢにはＩｎＧａＡｓ拡散バッファ層を形成しない。このＩｎＧａＡｓ拡散バッファ層１０１は素子を形成する各層を成長するときに同時に形成すれば良い。
【００２５】
次に、図１（ｂ）に示すように、ＺｎＯ１０４、ＳｉＯ２１０３を上記基板１０２の上にスパッタする。スパッタ条件は半導体表面ダメージを最小限に抑え、ＩｎＧａＡｓ拡散バッファ層１０１の形成された領域Ａと、形成していない領域ＢでのＺｎの拡散速度の差が大きくなる条件で行う。
【００２６】
ここで、図２は拡散深さのスパッタパワー依存性に関する実験結果である。
【００２７】
本実験においては、ＩｎＰ基板上にＩｎＧａＡｓ拡散バッファ層を形成した基板および形成していない基板の２種類を用意する。
【００２８】
その後、ＺｎＯスパッタ膜を３００〜９００Ｗのスパッタパワーで形成する。続いて、５２０℃で２５分熱処理を行い各々の拡散深さを評価した。グラフに示されるように、スパッタパワーが低いほど拡散深さの差が大きく取れることが分かる。例えば、スパッタパワー３００Ｗを用いて、図１（ｂ）に示すスパッタを行い、その後、熱拡散を行う。
【００２９】
図１（ｃ）は、拡散形状１０５を模式的に示す図である。領域Ａでの拡散深さは領域Ｂに比べ深くなり、ＩｎＧａＡｓ拡散バッファ層１０１の有無により拡散フロントの形状を制御することができる。
【００３０】
５２０℃で２５分熱拡散を行った場合、ＩｎＧａＡｓ拡散バッファ層１０１が形成されている領域Ａでは表面から約２．０μｍの深さまでＺｎが拡散するが、領域Ｂでは１．０μｍと約半分の深さになる。
【００３１】
これは、ＩｎＰとＺｎＯ膜の界面では、ＺｎとＰの合金化反応が生じやすく、半導体中へのＺｎの供給が律速されるが、ＺｎＯ膜とＩｎＧａＡｓ拡散バッファ層１０１の界面ではＰ原子が存在しないため、合金化反応が生じないためである。
【００３２】
その後、図１（ｄ）に示すように、ＨＦ及び硫酸系エッチングすることにより、スパッタ膜（ＺｎＯ膜１０４およぶＳｉＯ２膜１０３）、およびＩｎＧａＡｓ拡散バッファ層１０１を除去する。
【００３３】
図３は本発明の一実施例の受光素子を作製するための断面模式図である。
【００３４】
ＰＩＮホトダイオードやアバランシュホトダイオードでは、受光中央部より拡散エッジ部のｐｎ接合部でブレークダウン（エッジブレークダウン）が先に生じてしまう。そこで、エッジ部でのブレークダウン電圧を高くするために、拡散エッジ部での曲率半径を大きくするガードリング構造が用いられる。
【００３５】
本実施例では、エッジブレークダウンを抑制し、耐圧を向上するガードリング構造形成に本発明のＺｎ拡散方法を用いた。
【００３６】
まず、図３（ａ）に示すように、ｎ＋−ＩｎＰ基板上３０１にクロライドＶＰＥ法を用いて、ｎ＋−ＩｎＰバッファ層（厚さ１．５μｍ）３０２、ｉ−ＩｎＧａＡｓ光吸収層（厚さ２．０μｍ）３０３、ｎ−−ＩｎＰキャップ層（厚さ１．２μｍ）３０４、ＩｎＧａＡｓ拡散バッファ層（厚さ１μｍ）３０５を連続に成長する。  その後、Ｚｎ拡散を深くする領域（受光中央部領域）のみをレジスト３０６をパターニングする。
【００３７】
続いて、図３（ｂ）に示すように、ＩｎＧａＡｓ選択エッチャント（硫酸系）またはドライエッチングを用いてＩｎＧａＡｓ拡散バッファ層３０５のみを選択的にエッチングする。この工程により、受光中央部表面にのみＩｎＧａＡｓ拡散バッファ層３０５が形成される。
【００３８】
次に、図３（ｃ）に示すように、拡散防止膜ＳｉＯ２（厚さ２０００Ａ）３０７をＣＶＤを用いて形成しパターニングする。
【００３９】
続いて、図３（ｄ）に示すように、ＺｎＯ膜（厚さ１５００Ａ）３０８、ＳｉＯ２膜（厚さ１０００Ａ）３０９をスパッタにより形成する。その後、５２０度で２５分熱処理を行うことによりＺｎを拡散させる。
【００４０】
以上の工程により、図３（ｅ）に示すように、ＩｎＧａＡｓ拡散バッファ層３０５の無い拡散エッジ部でのＺｎ拡散深さが１．０μｍ、受光部中央部での拡散深さが２．０μｍとなり、拡散エッジ部の曲率半径が大きくなる。
【００４１】
次に、図３（ｆ）に示すように、ＨＦ系エッチングでＳｉＯ２膜３０７、ＺｎＯ膜３０８、ＳｉＯ２膜３０９をエッチングする。
【００４２】
その後、図５（ｂ）に示すように表面保護膜としてＳｉＮ膜５０２を形成し、さらにｐ側電極５０１をガードリング形成領域の上部に形成する。続いて、基板研磨を行いｎ側電極５０７を形成する。
【００４３】
上記実施例では、ガードリング領域でＩｎＧａＡｓバッファ層３０５なし、受光中央部でＩｎＧａＡｓバッファ層３０５有りと２段階に変化させたが、エッジ領域での拡散深さをよりなだらか（段階的）に変化させる場合について、図４を用いて説明する。
【００４４】
図４は、ＩｎＰ４０１上に、ＩｎＧａＡｓ拡散バッファ層４０２を形成した模式図である。拡散防止膜としてＳｉＯ２膜４０３を形成している。ここで、ＩｎＧａＡｓ拡散バッファ層４０２を二次元（２Ｄ）的にメッシュ状にパターニングを行い、メッシュ密度を変化させることにより、なだらかに（段階的）拡散深さを制御する。
【００４５】
上記実施例では、拡散バッファ層としてＩｎＧａＡｓを使用したが、ＩｎＧａＡｓ  の代わりに、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓあるいはＡｌＩｎＡｓ等を使用しても良い。
【００４６】
本実施例では、半導体受光素子におけるガードリング構造の形成について説明したが、他の化合物デバイスの作製に利用できる。例えば、半導体レーザにおいては、波長チャーピングを抑制するため、共振器方向において電流の不均一注入を行う。このためには、Ｚｎ拡散深さを共振記方向で任意に制御する必要がある。
【００４７】
また、ＦＥＴ作製プロセスでは、必要とするＺｎ拡散を深さが異なるオーミックコンタクト部とゲート部の一括形成が可能となる。上記の例以外においても、拡散フロントの形状を、制御する必要があるプロセスで使用可能である。
【００４８】
【発明の効果】
本発明によれば、１回の熱拡散工程で任意の拡散フロント形状を得ることが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための図である。
【図２】拡散深さのスパッタパワー依存性を示すための図である。
【図３】半導体受光素子を作製する際における、Ｚｎ拡散工程を説明するための図である。
【図４】Ｚｎ拡散方法を説明するための図である。
【図５】半導体受光素子のガードリング構造を説明するための図である。
【図６】従来のＺｎ拡散工程を説明するための図である。
【符号の説明】
１０１  ＩｎＧａＡｓ
１０２  ＩｎＰ
１０３  ＳｉＯ２スパッタ膜
１０４  ＺｎＯスパッタ膜
１０５  Ｚｎ拡散形状
３０１  ｎ−ＩｎＰ基板
３０２  ｎ＋−ＩｎＰバッファ層
３０３  ｉ−ＩｎＧａＡｓ光吸収層
３０４  ｎ−−ＩｎＰキャップ層
３０５  ＩｎＧａＡｓ拡散バッファ層
３０６  レジスト
３０７  ＳｉＯ２膜
３０８  ＺｎＯスパッタ膜
３０９  ＳｉＯ２スパッタ膜
４０１  ＩｎＰ
４０２  ＩｎＧａＡｓ拡散バッファ層
４０３  ＳｉＯ２拡散防止膜
４０４  ＺｎＯスパッタ膜
４０５  ＳｉＯ２スパッタ膜
５０１  ｐ側電極
５０２  ＳｉＮ膜
５０３  ｎ−−ＩｎＰ
５０４  ｉ−ＩｎＧａＡｓ光吸収層
５０５  ｎ＋−ＩｎＰバッファ層
５０６  ｎ−ＩｎＰ基板
５０７  ｎ側電極
６０１  ＳｉＯ２拡散防止膜
６０２  ｎ−−ＩｎＰ
６０３  ｉ−ＩｎＧａＡｓ光吸収層
６０４  ｎ＋−ＩｎＰ
６０５  ｎ−ＩｎＰ基板
６０６  ＳｉＯ２拡散防止膜
【図１】
0004518233.tif 000002
【図２】
0004518233.tif 000003
【図３】
0004518233.tif 000004
【図４】
0004518233.tif 000005
【図５】
0004518233.tif 000006
【図６】
0004518233.tif 000007