(57)【特許請求の範囲】
【請求項１】
位相線電流が負荷に対して流れ得るように且つ中立線電流が当該負荷から流れ得るように位相線および中立線のそれぞれに接続するための複数の抵抗性分流器を備えてなり、それぞれの検出器手段が各分流器に設けられ、前記それぞれの検出器手段の各々が各分流器用のアナログ／デジタル変換器を備え、前記アナログ／デジタル変換器からのデジタル信号を受け電流の不均衡が存在しているかどうかを判断するためのプロセッサをさらに備え、前記分流器を通って流れる電流間のあらゆる不均衡を検出することができることを特徴とする残留電流検出装置。
【請求項２】
各分流器が、端部に導電性部およびこの導電性部を相互に接続する抵抗部を有する複合帯片の形を取っていることを特徴とする請求項１に記載の残留電流検出装置。
【請求項３】
各分流器用の前記アナログ／デジタル変換器が、低い周波数でマルチビットデジタルデータストリームに除去フィルタ処理によって変換される高い周波数の単一デジタルデータストリームを発生するデルタ−シグマ変調器を有していることを特徴とする請求項１または２に記載の残留電流検出装置。
【請求項４】
各アナログ／デジタル変換器が、前記抵抗性分流器の対応する１つに取り付けられた集積回路の形であることを特徴とする請求項１，２または３に記載の残留電流検出装置。
【請求項５】
各集積回路が、前記抵抗性分流器の対応する１つに設けられた２つの銅端部にリード線によって接続されたアナログ入力端子を有していることを特徴とする請求項４に記載の残留電流検出装置。
【請求項６】
従来の回路遮断器および／または電力消費計としての付加的機能を実行するように動作することを特徴とする請求項１ないし５のいずれか１項に記載の残留電流検出装置。
【請求項７】
前記位相線と前記中立線とを結合し、残留電流検出装置に独立の基準を与える抵抗器チェーンを更に備えてなることを特徴とする請求項１ないし６のいずれか１項に記載の残留電流検出装置。
【請求項８】
前記抵抗器チェーンが、一対の外付け抵抗器および中間抵抗器を備えてなり、前記一対の外付け抵抗器が前記中間抵抗器より低いオーム値を有していることを特徴とする請求項７に記載の残留電流検出装置。
【請求項９】
前記検出器手段が各分流器用のアナログ／デジタル変換器を備えてなり、
当該装置には前記アナログ／デジタル変換器からのデジタル信号を受け電流の不均衡が存在しているかどうかを判断するためのプロセッサが設けられており、
当該装置には前記位相線と前記中立線とを結合し当該装置に独立の基準を与える抵抗器チェーンが設けられており、前記抵抗器チェーンが一対の外付け抵抗器および中間抵抗器を備えてなり、前記一対の外付け抵抗器が前記中間抵抗器より低いオーム値を有しており、それによって前記位相線および中立線のうちの一が前記独立の基準として採用され、
前記プロセッサが前記抵抗器チェーンからの電圧信号を受けて動作し前記中立線に対して前記位相線の各々をキャリブレートするソフトウェアを備えてなることを特徴とする請求項１ないし６のいずれか１項に記載の残留電流検出装置。
【請求項１０】
多相システムの各位相線と前記中立線とを結合するそれぞれの抵抗器チェーンを備えてなることを特徴とする請求項７ないし９のいずれか１項に記載の残留電流検出装置。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、回路遮断器において使用される残留電流補正装置に関する。
【０００２】
（背景技術）
従来、残留電流は、戻り電流が電流漏洩のため外方に向かって流れている電流と異なる場合に、出力電流信号が変流器の二次巻線に誘起されるように、単相装置の場合において、負荷電流が対向方向に流れる一次巻線を有する変流器を利用して検出される。多相装置の場合には、変流器の一次巻線は、位相線および中立線のすべてに接続される。通常の状態においては、電流漏洩がないとき、二次巻線に誘起される正味の電流はゼロであり、それゆえ出力は検出されない。
【０００３】
一次巻線に流れている電流が実質上正弦波であるときかなりの精度が得られることを可能にする、高性能の材料が変流器のコア用に開発された。しかしながら、スイッチモード電源がしはしばコンピュータおよび他の設備に使用され、かかる設備は電流の直流オフセットを発生するような傾向が増大している。このような展開は、変流器を利用している検出器の信頼性を低め、かつ疑似トリップを発生しまたは直流電流漏洩を検出し損う傾向がある。
【０００４】
これは、変流器の二次巻線が実際にアクチュエータを駆動する、直接動作の電気機械的装置の場合に特別な問題である。その状況は、二次巻線に接続された電子検出および増幅手段を有するとき、高周波遷移および直流オフセットによる問題が更にあるため、あまり改善されない。非常に小さな直流電流レベルがコアを飽和させる可能性があり、それにより電流漏洩を検出するための検出器の能力を大きく損う。
【０００５】
本発明の目的は、上述した問題が簡単かつ有効な方法で実質的に克服されるような残留電流検出装置を提供することにある。
【０００６】
（発明の開示）
本発明によれば、電流が負荷に対して流れ得るように複数のラインのそれぞれに接続するための複数の抵抗性分流器と、前記分流器を通って流れる電流間のあらゆる不均衡を検出するために前記分流器の各々を横切って発生された電圧を感知するための検出器手段とを備えてなる残留電流検出装置が提供される。
【０００７】
好ましくは、前記検出器手段が、各分流器用のアナログ／デジタル変換器と、前記変換器からのデジタル信号を受けかつ電流の不均衡が存在しているかどうかを判断するためのプロセッサとを有している。
【０００８】
各分流器は、好ましくは、端部に導電性部およびこの導電性部を相互に接続する抵抗部を有する複合帯片の形を取っている。かかる複合帯片は、これらをこの目的に極めて適したものとするような非常に高い許容誤差に対して安価に大量生産され得る。
【０００９】
各分流器用の前記アナログ／デジタル変換器は、低い周波数でマルチビットデジタルデータストリームに除去フィルタ処理によって変換される高い周波数の単一デジタルデータストリームを発生するデルタ−シグマ変調器を含むこともできる。
【００１０】
各分流器用の前記アナログ／デジタル変換器は、好ましくは、該変換器が使用する分流器の電圧レベルで浮動し得るように絶縁バリヤを介してプロセッサに接続される。除去（デシメーション）フィルタ処理は変換器内で完全に行われるか、プロセッサ内で完全に行われるか、または変換器とプロセッサとの間で分割され得る。
【００１１】
（発明を実施するための最良の形態）
図１に示された装置において、基板１０は２枚の複合導体帯片１１，１２を支持している。これらの各々は、銅からなる端部１３およびマンガン等の抵抗性材料からなる中間部１４を有している。前記帯片は、マンガン部分の対向する側への銅部分の電子ビーム溶接によって形成されたサンドイッチをスライスすることによって形成される。この方法によって製造された抵抗性部によって形成された分流器は、５％未満の許容誤差に対して０．２ｍΩの公称抵抗を有している。１つの装置に使用される２つの分流器１４がサンドイッチ原料の隣接する部分からプレスされるならば、それらは２％以内に整合される。２つの異なる温度でのユニットに組み込まれた分流器のキャリブレーションは、実質的に分流器の誤差を除去することができる。
【００１２】
図１に示された例においては、分流器１４の各々に取り付けられかつ関連する導体帯片の銅端部１３に接続された別個の信号前処理ＡＳＩＣ１５がある。２つのＡＳＩＣ１５は、絶縁変圧器アレー１６を介してメインプロセッサ１７に接続されている。ＡＳＩＣ１５は、分流器を横切る２つの電圧を絶縁変圧器アレーを介してプロセッサ１７に供給されるデジタル信号ストリームに変換するように動作する。メインプロセッサは、トリップアクチュエータ１８に駆動信号を供給するようにプログラムされている。
【００１３】
センサの実際の好適な構造的構成は図３ないし図５に示されている。これらは２つの銅端部にＡＳＩＣの２つのアナログ入力端子を接続するリード線４０を示している。他のリード線は、ＡＳＩＣ１５の他の端子をすべての他の外部接続をなすリードフレームに接続する。図５は、点線によって、カプセル材料からなるブロック４２を示しており、図４は、ＡＳＩＣが複合帯片１４，１５の中間部１４に取り付けられる電気絶縁接着剤層４１を示している。
【００１４】
図２は、３相装置をより電気的に詳細に示している。この場合、４つの分流器１４、すなわち、各位相線の分流器および中立線の第４の分流器がある。図１のＡＳＩＣ１５は、４つの別個のブロック２０，２１，２２，および２３として示されており、位相ラインから分流器１４の主側に電力を引きかつプロセッサ１７に制御された電圧を供給する電源ユニット２４がある。電力は、アレー１６を構成する絶縁バリヤ２５を介して４つのブロック２０ないし２３に供給される。ＡＳＩＣの各ブロックは、高周波１ビットデジタルデータストリームを供給するデルタ−シグマ変調器の形のアナログ／デジタル変換器を有している。マルチプレクサは、変換器がプロセッサに、それぞれの絶縁バリヤを介して、関連する分流器の電流およびその一端での電圧の両方を示す信号を供給することができるように、各変換器に含まれ得る。プロセッサは、各分流器の電流を監視しかつ不均衡が発生した場合にアクチュエータ１８を動作させるのにこれらの信号を使用する。
【００１５】
ＡＳＩＣへの電圧感知接続が各位相線と中立線との間に接続された抵抗器チェーンを介してなされるということに留意されたい。かかる各抵抗器チェーンは、比較的低いオーム値の一対の精密抵抗器および比較的高いオーム値の中間抵抗器からなっている。これらの抵抗器チェーンは、ＲＣＤに独立の基準を備えさせる。中立のＡＤＣが選択された装置基準として採用されるならば、メインプロセッサの動作ソフトウエアは、中立の基準に対して各位相をキャリブレートするように幾つかの抵抗器チェーンから引き出された多数の信号を使用することができる。
【００１６】
ＣＰＵは、不均衡の存在を判断するのに必要な計算を実行するようにプログラムされており、従来の装置が特に非正弦波電流波形の場合に正確に行い損うような残留電流の本当のＲＭＳ値を決定することができる。ＣＰＵは、該ＣＰＵが受けるデータから、特定のイベントが、事実上、従来の装置より信頼し得る許容できない漏洩であるかどうかを判断することができるようにプログラムされ得る。例えば、ＣＰＵは、漏洩電流しきい値を設定する際ユニットの履歴性能を考慮することができ、また認識可能な「サイン」を有するイベントを無視し得る。このようにして、厄介なトリッピングに対する改善された許容誤差が得られる。
【００１７】
高周波１ビットデータストリームの除去フィルタ処理は、各データストリームを所定のサンプル周波数でマルチビットデジタル信号に低減させるのに必要とされる。一例として、各電流信号は、主周波数の６４倍のサンプルレートで２３ビット信号であってもよいが、線形よりむしろ非線形変換が許容される際には、より低いサンプルレートでより低い解像度が採用され得る。除去フィルタ処理は代表的にはプロセッサの機能であり、４つのデータストリームのフィルタ処理は、サンプル値が４つの分流器すべてに関して同時に引き出されるように同時に実行される。このような構成を採用している回路は、図６に示されている。
【００１８】
図７に示された代替の実施例においては、除去フィルタ処理の１またはそれ以上の段は、ＡＳＩＣ内に含まれるハードウエアによって実行され得る。マルチビットデジタルワードは、１ビット信号ストリームの代わりに絶縁バリヤを横切ってシリアルに伝送される。フィルタ処理段は、ＡＳＩＣとプロセッサとの間で分割されてもよい。
【００１９】
電流および電圧を図２に示された装置におけるように両方とも監視しようとする場合に、回路１５は、２つの信号ストリーム用の個々の変調器およびフィルタ処理要素および共通のシリアルインターフェイスを備えた図８に示すように構成することができる。代替的に、個々のシリアルインターフェイスが使用されてもよい。
【００２０】
上述した構成は、スイッチング遷移および直流オフセットが存在している場合であっても、電流不均衡の極めて正確な検出を行うことを可能にする。変流器コアの電位飽和から生起する問題は完全に回避される。
【００２１】
ＣＰＵは、ブロック２０ないし２３の各々から実際のライン電流および電圧データを受けるため、電流制限および電力消費等の他の計算を実行するようにプログラムされ得る。かくして、上述したように構成されたＲＣＤ装置は、また、追加の感知またはアナログ／デジタル要素を必要とすることなしに、従来の回路遮断機の機能および／または電力消費計の機能を提供することができる。
【図面の簡単な説明】
【図１】  単相装置に適用された本発明の一例を示す斜視図である。
【図２】  ３相装置に適用された本発明の他の例を示すブロック図である。
【図３】  電流感知装置の１つを示す斜視図である。
【図４】  図３の電流感知装置の断面図である。
【図５】  図３の装置の正面図である。
【図６】  単一電流センサ装置の電子回路の簡単な形態を示すブロック図である。
【図７】  電子回路の代替の形態を示すブロック図である。
【図８】  電子回路の更に他の形態を示すブロック図である。
【図１】
0004416948.tif 000002
【図２】
0004416948.tif 000003
【図３】
0004416948.tif 000004
【図４】
0004416948.tif 000005
【図５】
0004416948.tif 000006
【図６】
0004416948.tif 000007
【図７】
0004416948.tif 000008
【図８】
0004416948.tif 000009