(57)【特許請求の範囲】
【請求項１】
シリコンから成る基板の一主面全面に第１耐エッチング膜を形成する工程と、
該第１耐エッチング膜に搭載溝形成用開口部及び凹部形成用開口部を有するフォトレジストパターンを形成する工程と、
前記搭載溝形成用開口部及び前記凹部形成用開口部にあたる部分の前記第１耐エッチング膜をドライエッチングにより除去して前記基板表面を露出させると同時に前記基板上に凹部を形成する工程と、
該凹部を含む前記基板の一主面全面を第２耐エッチング膜で覆う工程と、
前記搭載溝形成用開口部にあたる部分の前記第２耐エッチング膜を除去する工程と、
前記搭載溝形成用開口部に露出した前記基板表面をウエットエッチングして搭載溝を形成する工程と、
前記第１耐エッチング膜及び前記第２耐エッチング膜を除去する工程と、
前記凹部内に光半導体素子用の導体層を形成する工程と、
該導体層で覆われた前記凹部内部にはんだ層を形成する工程と、
を含むことを特徴とする光部品実装用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に光ファイバを含むファイバスタッブ、光ファイバ、光導波路等の光導波体、及び発光素子や受光素子等の光半導体素子を配置して、これら光部品を精度よく光学的に結合させることが可能な光部品実装用基板及びその製造方法並びに光モジュールに関する。
【０００２】
【従来の技術】
近年、光通信システムの大容量化及び多機能化が求められており、それに伴って光送信器や光受信器等の光通信用モジュールの小型化，高集積化，及び低コスト化が要望されている。
【０００３】
特に、光通信用モジュールの組み立てコストを削減する目的で、シリコン基板を用いた光部品実装用基板（シリコンプラットフォームともいう）上に、光ファイバや半導体光素子等の光部品を搭載する技術、いわゆる光ハイブリッド実装技術を用いた光モジュールが盛んに開発されている。
【０００４】
上記技術によれば、この光部品実装用基板は、光ファイバを配設するためのＶ溝と、光半導体素子を配設・固定するためのはんだバンプが形成されており、通常、レーザーダイオード等の光半導体素子と光ファイバを光結合させた時、光半導体素子の光軸と光ファイバの光軸が、水平および垂直方向に±１．０μｍ以下の精度で一直線に整列させなければ損失が大きくなるため、Ｖ溝とはんだバンプの相対位置が高精度である必要がある。
【０００５】
以下に、上記の光部品実装用基板の従来例について説明する。
まず図７（ａ）に示すように、シリコン基板５１の表面に第１絶縁膜５２が形成され、その後に、第１絶縁膜５２上に所定の形状の導体層５３が形成される。次に、図７（ｂ）に示すように、第１絶縁膜５２と導体層５３の上部に第２絶縁膜５４を形成し、導体層５３内の周囲と所定部分が重畳されず、第２絶縁膜５４を除去して導体層５３を露出させた第１開口部５８と、第１開口部５８と重畳されず、第１および第２絶縁膜５２，５４を除去してシリコン基板５１を露出させた第２開口部５９を形成する。次に、図７（ｃ）に示すように、第１および第２絶縁膜５２，５４をエッチングマスクに利用して、シリコン基板５１を露出させた第２開口部５９にＶ溝を形成する。最後に、図７（ｄ）に示すように、導体層５３が露出した第１開口部５８の上部にはんだバンプ５７を形成する。
【０００６】
ここで、第２開口部５９は第２絶縁膜５４にて形成されており、導体層と絶縁膜のはんだの濡れ性の違いにより、はんだの流れ防止機能（以下はんだダム）として作用する。したがって、Ｖ溝形成のための第１開口部５８とはんだ位置決め用の第２開口部５９とを同時に形成することによって、光半導体素子と光ファイバの光軸を高精度に整列させることが可能となる（特開平８−２２０３８５参照）。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の製造方法では、上記の通り薄膜の成膜工程・フォトリソグラフィー工程・エッチング工程を繰り返し行うという非常に複雑なプロセスを必要とする上、導体層形成後に異方性エッチングを行うため、Ｖ溝形成時に基板表面と導体層の界面や第１絶縁膜と第２絶縁膜の界面、または第２絶縁膜と導体層の界面にエッチャントが侵入し、膜剥離が生じたり、導体層や絶縁膜の下部にエッチピットが発生したりして、はんだダムの形状が崩れてしまうという問題がある。また、このことにより、はんだが導体層外部へはみ出してしまい、他の部分と接触してショートしたり、光半導体素子の配設位置がずれてしまって光半導体素子と光ファイバ間の光結合効率が低下するという問題があった。また、Ｖ溝形成後、ひさしとなって残った耐エッチング膜が工程を経る途中で割れてしまい、ごみとなって基板表面に再付着するという問題があった。
【０００８】
また、はんだバンプによる位置決めは、光軸方向とそれに垂直な横方向の位置決めは容易に行えるが、高さ方向の位置決めはバンプ高さに依存し、はんだバンプを溶融・加圧することにより所望の高さからずれてしまい、光軸合わせが確実に行えないという問題があった。
【０００９】
上記の方法以外でも、あるいははんだバンプで位置決めを行わずに位置合わせマーカ等を用いて行う場合は、Ｖ溝と位置合わせマーカを高い位置精度で作製する必要があるだけでなく、マーカとＶ溝の位置精度の誤差、マーカとＶ溝の作製誤差、マーカー認識の誤差、アライメントの誤差等複数の誤差要因が複雑に絡み合うことにより良好な光結合が得られなかったり、光半導体素子実装時のアライメントに時間を要するという問題があった。
【００１０】
そこで本発明では、光ファイバと光半導体素子の良好な光結合効率が得られる上に簡便に作製できる、セルフアライメント実装が可能なＶ溝とはんだダムの自己整合型の光部品実装用基板及びその製造方法並びに光モジュールを提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の光部品実装用基板の製造方法は、シリコンから成る基板の一主面全面に第１耐エッチング膜を形成する工程と、該第１耐エッチング膜に搭載溝形成用開口部及び凹部形成用開口部を有するフォトレジストパターンを形成する工程と、前記搭載溝形成用開口部及び前記凹部形成用開口部にあたる部分の前記第１耐エッチング膜をドライエッチングにより除去して前記基板表面を露出させると同時に前記基板上に凹部を形成する工程と、該凹部を含む前記基板の一主面全面を第２耐エッチング膜で覆う工程と、前記搭載溝形成用開口部にあたる部分の前記第２耐エッチング膜を除去する工程と、前記搭載溝形成用開口部に露出した前記基板表面をウエットエッチングして搭載溝を形成する工程と、前記第１耐エッチング膜及び前記第２耐エッチング膜を除去する工程と、前記凹部内に光半導体素子用の導体層を形成する工程と、該導体層で覆われた前記凹部内部にはんだ層を形成する工程と、を含むことを特徴とする。
【００１９】
【発明の実施の形態】
以下に、本発明に係る実施形態について模式的に図示した図面に基づき詳細に説明する。
【００２０】
図１に示すように、本発明による光部品実装用基板Ｓ１は、単結晶シリコン等の異方性エッチングが可能な材料からなる基板１上に、光導波体として光ファイバ７（図２を参照）を配設するための断面Ｖ字状の光導波体搭載溝２と、光半導体素子である発光素子８（図２を参照）および受光素子９（図２を参照）を配設する位置の所定部位が凹状となった導体層４とを有している。導体層４の凹部３内には光半導体素子を固定するためのはんだ層５が形成されている。また、光ファイバ７の先端を当接させて位置決めするストッパー溝６がダイシングにより形成されている。
【００２１】
ここで、基板１と導体層４との絶縁性を得るため、基板１の表面は絶縁性の高い酸化膜１３で覆われており、導体層４はその酸化膜１３の上に形成されている。導体層内凹部３および光導波体搭載溝２形成後に酸化膜１３を形成するため、凹部３の内部も含めた基板全体を絶縁膜１３で覆うことができる。
【００２２】
また、導体層４の一部に形成される光半導体素子位置決め用開口部３ａ（不図示）と光導波体搭載用開口部２ａ（不図示）のパターニングは同一マスクを用いたフォトリソグラフィー技術により行われており、０．５μｍ以下の非常に高い相対位置精度となっている。
【００２３】
光半導体素子の位置決め・固定は、導体層４の一部に作り込まれた凹部３とその内部に形成したはんだ層５によって行われる。凹部３は光導波体搭載溝２に対し非常に高い精度を有すると同時に、この凹部３内ではんだ層５を溶融することにより、凹部３がはんだ流れ出し防止（はんだダム）の役目を果たすので、光導波体搭載溝２と凹部（はんだダム）３をもちいたセルフアライメント実装が可能となる。また、光半導体素子を真上から押圧して固定することにより、光半導体素子の高さは凹部３の上面（基板表面）で決定されるので、確実に位置決め・固定できる。その様子を図３に示す。
【００２４】
この凹部３の深さは、任意の深さで作製可能であるが、光半導体素子の位置決め・固定に好適な深さとして０．１〜５．０μｍ程度が望ましい。その理由は、凹部３の深さが浅すぎるとダムの役目を果たさずに溶融したはんだが流れ出してしまう恐れがあり、また、はんだ層５は通常最大５μｍ程度で作製されるため、凹部３の深さもそれに応じて５μｍ程度が最大となる。
【００２５】
また、この凹部３の形状は、図１に図示しているように四角形１つのみである必要はなく、光半導体素子の電極形状に対応させて、複数個の四角形をならべたり、十字形やくさび型、円形にすることもできる（図４を参照）。例えば、光半導体素子の底面の一部に欠けがあるような場合、図４（ｂ）、（ｃ）のように、複数個ならべた凹部で位置決めすることにより、欠けによって光半導体素子の位置精度および高さ精度にばらつきが生じるのを防止できる。また、光半導体素子側の電極と合致するように、図４（ｄ），（ｅ），（ｆ）のような形状にすることで、前後左右方向を確実に位置決めできるだけでなく、光半導体素子の接続強度を保つのに十分な大きさの凹部面積を確保できる。
【００２６】
以下に、本発明における光部品実装用基板の製造方法の一例について、図５及び図６に基づき説明する。なお、図５（１）〜（７）はそれぞれ光部品実装用基板の作製工程を説明する上面図（平面図）であり、図６Ａ，Ｂ（１）〜（７）はそれぞれ図５（１）〜（７）のＡ−Ａ’線断面図、Ｂ−Ｂ’線断面図である。
【００２７】
本発明では、後記するように、シリコンから成る基板の一主面全面に第１耐エッチング膜を形成する工程と、該第１耐エッチング膜に搭載溝形成用開口部及び凹部形成用開口部を有するフォトレジストパターンを形成する工程と、前記搭載溝形成用開口部及び前記凹部形成用開口部にあたる部分の前記第１耐エッチング膜をドライエッチングにより除去して前記基板表面を露出させると同時に前記基板上に凹部を形成する工程と、該凹部を含む前記基板の一主面全面を第２耐エッチング膜で覆う工程と、前記搭載溝形成用開口部にあたる部分の前記第２耐エッチング膜を除去する工程と、前記搭載溝形成用開口部に露出した前記基板表面をウエットエッチングして搭載溝を形成する工程と、前記第１耐エッチング膜及び前記第２耐エッチング膜を除去する工程と、前記凹部内に光半導体素子用の導体層を形成する工程と、該導体層で覆われた前記凹部内部にはんだ層を形成する工程とを含むことを特徴としている。
【００２８】
例えば、図５（１）、図６Ａ，Ｂ（１）に示すように、まず、異方性エッチングが可能な主面がミラー指数で（１００）面の単結晶シリコンから成る基板１を用意し、熱酸化法、スパッタ法、プラズマＣＶＤ法、ＬＰ−ＣＶＤ法等、もしくはそれらを組み合わせた薄膜形成法により、基板１の一主面全面に第１耐エッチング膜（例えばＳｉＮｘ膜）１１を厚さ０．１〜１μｍで形成する。
【００２９】
その後、光導波体７を搭載するための光導波体搭載用開口部２ａパターンと光半導体素子位置決め用開口部３ａパターンを含む１枚のフォトマスクを用いて、第１耐エッチング膜２に光導波体７を搭載するための光導波体搭載用開口部２ａと光半導体素子位置決め用開口部３ａのフォトレジスト１４パターンを形成する。
【００３０】
次に、図５（２）および図６Ａ，Ｂ（２）に示すように、ＲＩＥ（リアクティブイオンエッチング）やＣＤＥ（ケミカルドライエッチング）などにより、光導波体搭載用開口部２ａと光半導体素子位置決め用開口部３ａの部分にあたる第１耐エッチング膜１１を開口させ、第１耐エッチング膜１１の厚さ以上にエッチングを行い、基板１に段差を付ける。図６Ａ（２）に示すように、この時の段差の深さから第１耐エッチング膜１１の厚さを差し引いたものが最終的に光半導体素子位置決め用の凹部３の段差となる。
【００３１】
次いで、図５（３）及び図６Ａ，Ｂ（３）に示すように、ＬＰ−ＣＶＤ、プラズマＣＶＤ法等により第２耐エッチング膜（例えば、窒化シリコン（Ｓｉ３Ｎ４等のＳｉＮｘ）膜）１２を厚さ０．１〜２μｍで形成する。
【００３２】
その後、フォトリソグラフィーおよびエッチングにより、上記において形成した光半導体素子位置決め用の凹部３を含む所定領域を第２耐エッチング膜１２で覆い、光導波体搭載用開口部２ａ上の第２耐エッチング膜１２を除去する。
【００３３】
次いで、図５（４）及び図６Ａ，Ｂ（４）に示すように、溶液温度４０〜８０℃、３０〜４５重量％のＫＯＨ水溶液を用い、基板１の結晶面のエッチングレート差を利用して、エッチングレートの小さい（１１１）面に等価な｛１１１｝面が溝の側面（基板１の表面に対して約５５°の傾斜面）にあらわれたＶ字状の搭載溝２を形成する。なお、凹部３の領域は、上部に第２耐エッチング膜１２が存在するためエッチングされない。
【００３４】
その後、図５（５）及び図６Ａ，Ｂ（５）に示すように、第１耐エッチング膜１１および第２耐エッチング膜１２をエッチングにより除去した後、光導波体搭載溝２および凹部３の内部を含む基板１全面に熱酸化膜に代表される絶縁膜１３を０．５〜２μｍ形成する。
【００３５】
さらに、図５（６）及び図６Ａ，Ｂ（６）に示すように、リフトオフ法により導体層４を形成する。この時導体層４は、電極材料であるＴｉ／Ｐｔ／Ａｕ，Ｔｉ／ＴｉＮ／Ｐｔ／Ａｕ，Ｔｉ／Ａｕ，Ｃｒ／Ｎｉ／Ａｕ，またはＣｒ／Ａｕ等を、電子ビーム蒸着法やスパッタ法などの薄膜形成法により厚さ０．２〜１μｍ程度に成膜する。なお、上記電極材料は下層／上層の順で表記している。続いて、導体層４で覆われた凹部３内部にはんだ層５を形成する。
【００３６】
最後に図５（７）及び図６Ａ，Ｂ（７）に示すように、導体層４と光導波体搭載溝２との間にダイシングにより溝切りを行い、光導波体ストッパー溝６形成した後、同じくダイシングによりチップ切り分けを行い、光部品実装用基板Ｓ１が作製される。
【００３７】
このように、光部品実装用基板Ｓ１に形成された光導波体搭載溝２に、光導波体として例えば光ファイバ７を搭載し、凹部３内部に形成したはんだ層５の上に発光素子８や受光素子９をパッシブアライメントにより実装し、光ファイバ７と光半導体素子８，９との光結合を非常に精度よく行うことが可能となる。これにより高精度なパッシブアライメントが実現された光モジュールＭ１（図２）を完成させることができる。この場合の精度は、従来の誤差（±０．２〜±１．５μｍ）に比して殆ど誤差の無い程の正確な位置合わせを実現することができる。
【００３８】
なお、フォトレジスト１４は光導波体搭載溝２形成前においては例えばスピンコートを行い、搭載溝２形成後においては、例えばスプレーコート法を用いることにより、フォトレジスト１４を均一に塗布形成させることができる。また、凹部３形状については、上記例に限定されるものではない。また、光ファイバ７の代わりに基板１の表層に導波路が形成された光導波路等の光導波体を設けてもよく、また、光半導体素子は発光素子８のみ、もしくは受光素子９のみとしてもよい。また、光部品実装用基板Ｓ１はシリコン単結晶以外に、ＧａＡｓ単結晶、水晶、樹脂、セラミックス等でも使用可能であるが、光導波体搭載溝２を異方性エッチングにより位置精度良く形成しやすい点でシリコン単結晶が好ましい。
【００３９】
かくして、本発明における光部品実装用基板によれば、光導波体搭載溝の開口部と光半導体素子用凹部の開口部とを同一製造プロセスにて位置ずれなく形成することができ、且つその幅や高さ精度をサブミクロンオーダーで形成することが可能となり、光部品実装用基板を迅速かつ高精度に提供することができると同時に、同一工程で行うため煩雑な工程を必要とせず工程を簡略化できる。
【００４０】
具体的には、光導波体用溝および導体層作製後に、新たにはんだダム用に薄膜成膜工程やフォトリソグラフィー、エッチング工程を行う必要が無いため、簡便な作製方法ではんだダムを作製できる。また、導体層の上部に薄膜を作製する必要が無く、また導体層は光導波体用溝形成後に作製するため、従来光導波体用溝のウェットエッチング時に生じたような絶縁膜や導体層の剥離やエッチピットが発生する事も無い。
【００４１】
また、凹部はドライエッチングで作製するため、ウェットエッチングでは作製不可能な円形などのさまざまな形状に対応できると同時にマスクパターンを正確に反映した形状が得られ、且つ形状が作製工程途中で崩れたり変形することがないので、セルフアライメント実装に必要な位置精度が工程途中で劣化することも無く、はんだダムとしての機能を失うこともない。
【００４２】
光半導体素子は、上述した凹部によって位置決めされると同時に、高さ方向は光半導体素子を上部から押圧し当接させるため基板表面で決定されるので、はんだの高さずれによる光半導体素子の高さずれが生じる事が無い。
【００４３】
また、導体層は凹部内部も含めて熱酸化膜上に形成することが可能であるため、絶縁性がよい。光導波体搭載溝エッチング時のマスク膜である第１および第２耐エッチング膜は、熱酸化膜に代表される絶縁膜形成前にすべて除去されるので、エッチングによって生じたひさし状の膜がごみとなって基板表面へ付着することもなく、清浄な基板表面を保てる。
【００４４】
さらに、光導波体と光半導体素子とが精度よく光結合されることにより、性能の非常に優れた光モジュールを提供することができる。
【００４５】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で適宜変更することが可能である。
【００４６】
【実施例】
以下に本発明をより具体化した実施例について説明する。
【００４７】
光部品実装用基板Ｓ１は、基板の主面が（１００）面で、厚さが１ｍｍの単結晶シリコン基板を用いた。この場合、光導波体搭載溝２は異方性エッチングによりＶ字状を形成でき、その斜面は（１１１）に等価な｛１１１｝面からなる。
【００４８】
まず、基板１に第１耐エッチング膜１１となるＳｉＮｘ膜をＬＰ−ＣＶＤ法により厚さ０．１μｍ形成した。次に、第１耐エッチング膜１１が成膜された基板１にスピンコート法によりフォトレジストを全面塗布し、光導波体搭載用開口部２ａと光半導体素子位置決め用開口部３ａを有するフォトマスクを用いて、フォトレジスト１４パターンを形成した。
【００４９】
次いで、このフォトレジスト１４パターンを用いて、光導波体搭載用開口部２ａと光半導体素子位置決め用開口部３ａ部分の第１耐エッチング膜１１をＲＩＥ（リアクティブイオンエッチング）装置によりエッチング除去すると同時に、凹部所望深さに相当する深さだけ基板１をエッチングした。
【００５０】
この場合、凹部３の深さは、光半導体素子の配設・固定に有するはんだ層５の厚さを２μｍとすると、凹部３の深さも２μｍとし、凹部形状もはんだ形状にあわせて四角形とした。第１耐エッチング膜１１の除去と同時に基板をエッチングし凹部３を形成することで、煩雑な工程を経ることなく、フォトマスクの形状をそのまま反映した凹部３を形成することができた。また、ＲＩＥなどのドライエッチング法で行うため、エッチングレートの制御が行いやすく、正確な深さの凹部３を得ることができた。
【００５１】
次に、フォトレジスト１４パターンを除去し、第２耐エッチング膜１２となるＳｉＮｘ膜を同じくＬＰ−ＣＶＤ法で０．１μｍ成膜した。この膜は光導波体搭載溝２形成時のエッチャントである水酸化カリウム水溶液に対する耐性が高いと同時にカバレッジ性に優れているので、凹部３の段差をエッチャントから完全に保護できた。第２耐エッチング膜１２成膜後、再度フォトリソグラフィーを行い、光導波体搭載溝開口部２ａ近傍の第２耐エッチング膜１２を除去し、凹部３のみを第２耐エッチング膜１２で覆った。
【００５２】
次に、フォトレジストパターン除去後、基板１を水酸化カリウム水溶液（４３ｗｔ％、６０℃）に浸漬し、異方性エッチングにより光導波体搭載用開口部２ａにＶ溝２を形成した。発光素子８の発光点は素子底面から約７μｍの高さにあるので、外径１２５μｍの光ファイバ７の光軸が基板から７μｍの高さにくるようにＶ溝幅は１４３μｍとした。
【００５３】
次に、第１および第２耐エッチング膜を除去し、基板１全体に絶縁膜となる酸化膜１３を熱酸化により０．５μｍ形成した。
その後、スプレイ塗布法により基板１に導体層パターンとなるフォトレジストパターンを形成し、蒸着法により導体層となるＴｉ／Ｐｔ／Ａｕ（ただし、下層／上層の順）の金属膜を０．８μｍ成膜し、リフトオフ法により導体層４を形成した。
【００５４】
同様にして、凹部３内にＡｕ−Ｓｎ合金はんだ層５を２μｍ形成した。
【００５５】
本実施例によれば、基板１自体に溝パターニングと同時に凹部３を形成し、ついで異方性エッチングによりＶ溝２を形成したので、凹部３のパターンが正確で且つ深さ方向も精度の高い凹部が得られると同時に、凹部３の形状が崩れること無くはんだダムとしての機能を果たせた。また、その後基板１表面全体に絶縁膜１３を形成しするので、凹部３内部の絶縁性は確実に得られた。
【００５６】
また、図２に示すように、本発明における光部品実装用基板１の内側導体層４上に発光素子８、外側導体層４上に受光素子９を、凹部３内部に形成したはんだ５のセルフアライメント実装で配設後、それぞれボンディングワイヤで接続し、光導波体搭載溝２に光ファイバ７を配設し接着剤で固定することにより光モジュールＭ１とし、本発明の有効性を確認することができた。
【００５７】
【発明の効果】
以上詳述したように、本発明の製造方法によって製造される光部品実装用基板によれば、光半導体素子は、凹部によって精度よく位置決めされるため、セルフアライメントが可能である。また、光半導体素子の高さ方向は光半導体素子を上部から押圧し当接させるため基板表面で決定されるので、はんだの高さずれによる光半導体素子の高さずれが生じない。
【００５８】
また、光半導体素子底面の電極パターンを基板凹部にはめ込む形になり、より正確にセルフアライメントが可能である。
【００５９】
また、凹部内部にはんだ層を有することにより、凹部をはんだダムとして使用でき、セルフアライメント時の位置決めに用いるだけでなく、はんだが流れ出して他の部分と接触してショートする恐れがない。
【００６０】
また、本発明の製造方法によれば、光導波体用溝と凹部を一枚のマスクで同時にパターニングを行うため、互いの位置精度がよく、溝と凹部を使ったセルフアライメントが可能となる。光導波体用溝および導体層作製後に、新たにはんだダム用に薄膜成膜工程やフォトリソグラフィー、エッチング工程を行う必要が無いため、簡便な作製方法ではんだダムを作製できる（溝と凹部のパターニング時に追加でエッチングして凹部を形成するので、新たに凹部用に成膜やフォトリソ工程を行う必要が無い）。
【００６１】
また、導体層の上部に薄膜を作製する必要が無く、また導体層は光導波体用溝形成後に作製するため、従来光導波体用溝のウェットエッチング時に生じたような絶縁膜や導体層の剥離やエッチピットが発生する事も無い。
【００６２】
凹部はドライエッチングで作製するため、ウェットエッチングでは作製不可能な円形などのさまざまな形状に対応できると同時にマスクパターンを正確に反映した形状が得られ、且つ形状が作製工程途中で崩れたり変形することがないので、セルフアライメント実装に必要な位置精度が工程途中で劣化することも無く、はんだダムとしての機能を失うこともない。
【００６３】
導体層は凹部内部も含めて熱酸化膜上に形成することが可能であるため、絶縁性がよい。
【００６４】
光導波体搭載溝エッチング時のマスク膜である第１および第２耐エッチング膜は、熱酸化膜に代表される絶縁膜形成前にすべて除去されるので、エッチングによって生じたひさし状の膜がごみとなって基板表面へ付着することもなく、清浄な基板表面を保てる。
【００６５】
さらに、本発明の製造方法によって製造される光部品実装用基板を用いる光モジュールによれば、光導波体と光半導体素子とが精度よく光結合されることにより、性能の非常に優れた光モジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明に係る光部品実装用基板の実施形態を模式的に説明する斜視図である。
【図２】本発明に係る光モジュールの実施形態を模式的に説明する斜視図である。
【図３】本発明に係る光部品実装用基板の実施形態を模式的に説明する拡大断面図である。
【図４】本発明に係る凹部形状の例を示す上面図である。
【図５】（１）〜（７）は、本発明に係る光部品実装用基板の製造方法を模式的に説明する上面図である。
【図６】Ａ，Ｂ（１）〜（７）は、本発明に係る光部品実装用基板の製造方法を模式的に説明する断面図である。
【図７】（１）〜（４）は、従来の光部品実装用基板の製造方法を説明する断面図である。
【符号の説明】
１：基板
２：Ｖ溝（光導波体搭載溝）
２ａ：光導波体搭載溝開口部
３：凹部
３ａ：凹部用開口部
４：導体層
５：はんだ層
６：ストッパー溝
７：光ファイバ（光導波体）
８：発光素子（光半導体素子）
９：受光素子（光半導体素子）
１０：光半導体素子側電極
１１：第１耐エッチング膜
１２：第２耐エッチング膜
１３：絶縁膜（熱酸化膜）
１４：フォトレジスト
【図１】
0004471508.tif 000002
【図２】
0004471508.tif 000003
【図３】
0004471508.tif 000004
【図４】
0004471508.tif 000005
【図５】
0004471508.tif 000006
【図６】
0004471508.tif 000007
【図７】
0004471508.tif 000008