(57)【特許請求の範囲】
【請求項１】
回路を備えた基板と、
前記基板の一面に形成されたソルダーレジストと、
前記回路に附着されるバンプを有して前記基板に実装されるチップを含むが、
前記ソルダーレジストは、前記回路の一部が露出されるようにする側溝と、前記側溝と繋がれた延長溝を具備し、
前記延長溝は、前記回路間に形成される第１延長溝と、前記第１延長溝上に形成されて一部が前記回路上に位置する第２延長溝を含み、
前記側溝及び前記延長溝には封入材が充填される半導体パッケージ。
【請求項２】
前記延長溝は、前記封入材の注入方向に対して所定の注入角を有する請求項１に記載の半導体パッケージ。
【請求項３】
前記ソルダーレジストは、前記側溝により仕分けられる内側部と外側部を具備し、前記延長溝は前記内側部に形成される請求項１に記載の半導体パッケージ。
【請求項４】
前記ソルダーレジストは、前記側溝により仕分けられる内側部と外側部を具備し、前記延長溝は前記外側部に形成される請求項１に記載の半導体パッケージ。
【請求項５】
前記回路及び前記バンプは、ソルダーにより接合される請求項１に記載の半導体パッケージ。
【請求項６】
前記封入材はエポキシ樹脂である請求項１に記載の半導体パッケージ。
【請求項７】
（ａ）回路の形成された基板の一面にソルダーレジストを形成する段階と、
（ｂ）前記ソルダーレジストに前記回路を露出させる側溝及び前記側溝と繋がれた延長溝を形成する段階と、
（ｃ）前記回路と結合するバンプを具備したチップを前記基板上に実装する段階と、
（ｄ）封入材を注入して前記側溝及び前記延長溝を充填する段階を含み、
前記延長溝を形成する段階は、
前記回路間に形成される第１延長溝を形成する段階と、
前記第１延長溝上に形成されて一部が前記回路上に位置する第２延長溝を形成する段階をさらに含む
半導体パッケージ作製方法。
【請求項８】
前記側溝及び前記延長溝は、前記ソルダーレジストを露光及び現像することから形成される請求項７に記載の半導体パッケージ作製方法。
【請求項９】
前記延長溝は、前記封入材の注入方向に対して所定の注入角を有する請求項７に記載の半導体パッケージ作製方法。
【請求項１０】
前記回路及び前記バンプはソルダーにより結合される請求項７に記載の半導体パッケージ作製方法。
【請求項１１】
前記ソルダーレジストは、前記側溝により仕分けられる内側部と外側部を具備し、前記延長溝は前記内側部に形成される請求項７に記載の半導体パッケージ作製方法。
【請求項１２】
前記ソルダーレジストは、前記側溝により仕分けられる内側部と外側部を具備し、前記延長溝は前記外側部に形成される請求項７に記載の半導体パッケージ作製方法。
【請求項１３】
前記封入材は、エポキシ樹脂である請求項７に記載の半導体パッケージ作製方法。
【請求項１４】
回路を備えた基板と、
前記基板の一面に形成されるソルダーレジストと、
前記ソルダーレジストは、前記回路の一部を露出させる側溝と、前記側溝と繋がれた延長溝を具備し、
前記延長溝は、前記回路間に形成された第１延長溝と、前記第１延長溝上に形成されて一部が前記回路上に位置する第２延長溝を含み、
前記側溝及び前記延長溝には封入材が充填されるパッケージ基板。
【請求項１５】
前記延長溝は、前記封入材の注入方向に対して所定の注入角を有する請求項１４に記載のパッケージ基板。
【請求項１６】
前記ソルダーレジストは、前記側溝により仕分けられる内側部と外側部を具備し、前記延長溝は前記内側部に形成される請求項１４に記載のパッケージ基板。
【請求項１７】
前記ソルダーレジストは、前記側溝により仕分けられる内側部と外側部を具備し、前記延長溝は前記外側部に形成される請求項１４に記載のパッケージ基板。
【請求項１８】
前記回路及びチップのバンプはソルダーにより接合される請求項１４に記載のパッケージ基板。
【請求項１９】
前記封入材はエポキシ樹脂である請求項１４に記載のパッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパッケージ基板、半導体パッケージ及び半導体パッケージ作製方法に関する。
【背景技術】
【０００２】
一般的に半導体チップは、パッケージを形成するために印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）上に実装される。チップスケールパッケージ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ、ＣＳＰ）、ウェハパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ、ＷＬＰ）、直接チップ付着（ＤＣＡ）パッケージ、ボールグリッドアレイ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ、ＢＧＡ）パッケージ、フリップチップパッケージ（ｆｌｉｐ  ｃｈｉｐ  ｐａｃｋａｇｅ）及びスルーホールパッケージにおいて、半導体チップのバンプ（ｂｕｍｐ）は基板上の回路に電気的に結合する。通常的に、半導体チップは、バンプと回路が整合されるように基板に相応して位置し、基板と半導体チップの間に形成されたソルダーをリフロー（ｒｅｆｌｏｗ）する方式で接合が進行される。フリップチップパッケージ及びチップスケールパッケージは、チップと基板の間に空間またはギャップを形成する。
【０００３】
半導体チップ及び基板は、一般的に異なる熱膨脹係数を有する互いに異なる材料から形成される。したがって、半導体パッケージの製造工程中の加わる熱により、基板と半導体チップ間の電気接続に著しい変形が発生する。このような熱膨脹の不均衡は、半導体チップの性能を悪化させてチップと基板間の接続を弱化させるのでパッケージ全体の故障を起こし得る。そして、このような現象は半導体チップの大きさが増加するとさらに著しく現われる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような問題点を解決して基板と半導体チップ間の電気接続の信頼性を向上させるために、基板とチップの間に形成されたギャップを封入材（ｅｎｃａｐｓｕｌａｎｔ  ｍａｔｅｒｉａｌ）で充填するアンダーフィル（ｕｎｄｅｒｆｉｌｌ）方法が用いられている。半導体パッケージ作製方法は、電気接続を雰囲気環境に対する露出から隔離させ、動的及び静的機械的負荷に抵抗するために、半導体パッケージに機械的強度を付与する。また、封入材は半導体チップから熱を除去して半導体チップと基板間の所定の温度差を減少させるように動作する熱導電路をさらに提供する。結果的に、封入材による半導体パッケージのアンダーフィル工程は半導体パッケージの寿命を著しく増加させる。
【０００５】
本発明は、封入材の充填性を良くしてチップと基板間の電気的接続の信頼性の優れたパッケージ基板、半導体パッケージ及び半導体パッケージ作製方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態による半導体パッケージは、回路を備えた基板と、基板の一面に形成されたソルダーレジストと、回路に附着されるバンプを有して基板に実装されるチップを含むが、ソルダーレジストは、回路の一部が露出されるようにする側溝と、側溝と繋がれた延長溝を具備し、側溝及び延長溝には封入材が充填される。
【０００７】
延長溝は、封入材の注入方向に対して所定の注入角を有しても良い。
【０００８】
ソルダーレジストは、側溝によって仕分けられる内側部と外側部を有し、延長溝は内側部または外側部に形成され得る。
【０００９】
延長溝がソルダーリングを必要としない回路部分を露出する場合、延長溝は回路の間に形成された第１延長溝と、第１延長溝上に形成されて一部が回路上に位置する第２延長溝を備えることができる。
【００１０】
回路及びバンプはソルダーにより接合され得る。そして、封入材はエポキシ樹脂であっても良い。
【００１１】
本発明の一実施形態による半導体パッケージ作製方法は、回路の形成された基板の一面にソルダーレジストを形成する段階と、ソルダーレジストに回路を露出させる側溝及び側溝と繋がれる延長溝を形成する段階と、回路と結合するバンプを備えたチップを基板上に実装する段階と、封入材を注入して側溝及び延長溝を充填する段階を含む。
【００１２】
側溝及び延長溝は、ソルダーレジストを露光及び現像することで形成され得る。
【００１３】
延長溝は、封入材の注入方向に対して所定の注入角を有して回路の側面に形成され得る。
【００１４】
回路及びバンプは、ソルダーにより結合され得る。ソルダーレジストは、側溝により仕分けられる内側部と外側部を具備し、延長溝は内側部に形成されることができる。封入材はエポキシ樹脂であっても良い。
【００１５】
延長溝によりソルダーリングが必要ではない回路まで露出される場合、延長溝を形成する段階は、回路の間に第１延長溝を形成する段階と、第1延長溝上に形成されて一部が回路上に位置する第２延長溝を形成する段階をさらに含むことができる。
【００１６】
本発明の一実施形態によるパッケージ基板は、回路を備えた基板と、基板の一面に形成されたソルダーレジストとを具備し、ソルダーレジストは回路の一部が露出されるようにする側溝と、側溝と繋がれた延長溝とを具備するし、側溝及び延長溝には封入材が充填される。
【００１７】
延長溝は封入材の注入方向に対して所定の注入角を有しても良い。
【００１８】
ソルダーレジストは、側溝により仕分けられる内側部と外側部を具備し、延長溝は内側部に形成され得る。そして、ソルダーレジストは側溝により仕分けられる内側部と外側部を具備し、延長溝は外側部に形成されることもできる。
【００１９】
延長溝は、回路の間に形成される第１延長溝と、第１延長溝上に形成されて一部が回路上に位置する第２延長溝を備えることができる。
【００２０】
回路及びバンプは、ソルダーにより接合され得るし、封入材はエポキシ樹脂であっても良い。
【発明の効果】
【００２１】
本発明は封入材の充填性を良くして、チップと基板間の電気的接続の信頼性が優れたパッケージ基板、半導体パッケージ及び半導体パッケージ作製方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明によるパッケージ基板、半導体パッケージ作製方法及び半導体パッケージの好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一であるかまたは対応する構成要素は同一の図面番号を付与してこれに対する重複される説明は略する。
【００２３】
図１は、多数の回路２１が形成された基板２０の斜視図である。
【００２４】
基板２０上には、チップのバンプと接続する多数の回路２１が絶縁層２３上に形成されている。回路２１は、一般的な銅箔積層版（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｉｏｎ、ＣＣＬ）の一面にエッチング（ｅｔｃｈｉｎｇ）などの方法により形成されることができる。図１では説明の便宜のために回路２１を基板２０のまわりに沿って一定間隔で配置したが、回路の配置形態がこれに限られるものではない。基板２０の裏面にも回路２１は形成されることができる。
【００２５】
絶縁層２３は、基板２０の上面及び下面にそれぞれ形成された回路２１を絶縁するし、多数の導通ホール（ｐｌａｔｅｄ  ｔｈｒｏｕｇｈ  ｈｏｌｅ）またはビアホール（ｖｉａ  ｈｏｌｅ）が形成されて上面及び下面に形成された回路２１をそれぞれ連結することができる。基板２０は図１に示されている印刷回路ボードだけではなくフリップチップモジュールまたはフリップチップキャリアのような有機またはセラミック材料基板が使用されることもできる。
【００２６】
図２は、図１の基板２０の上にソルダーレジスト３０が所定の厚さで形成された状態を示す斜視図である。
【００２７】
ソルダーレジスト３０は、熱（ｈｅａｔ）及び紫外線（ｕｌｔｒａ  ｖｉｏｌｅｔ）により硬化される感光性樹脂に硬化剤などが添加された高分子物質である。ソルダーレジスト３０は基板２０の一面に形成された回路２１を保護するし、基板表面の酸化（ｏｘｉｄａｔｉｏｎ）を防止して、回路２１間の電気的な絶縁安全性を維持する。そして、基板２０の上にチップを実装する場合、チップが実装される部分以外の部分にソルダー（ｓｏｌｄｅｒ）が附着されることを防止し、チップの実装時、回路間のショート（ｓｈｏｒｔ）を防止する役目をする。
【００２８】
ソルダーレジスト３０は、基板２０を前処理した後、ソルダーレジスト３０を塗布及び予備乾燥することで基板２０の上に形成される。
【００２９】
基板２０の前処理は、基板２０の異物質及び銅酸化皮膜と油脂成分を除去してソルダーレジストとの接着力を強化するための工程を意味する。前処理としては、バフ（ｂｕｆｆ）研磨とジェット（ｊｅｔ）研磨などのような物理的な方法と、ソフトエッチング（ｓｏｆｔ  ｅｔｃｈｉｎｇ）とＭｅｃ処理のような化学的方法がある。このようなソルダー基板の前処理及びソルダーレジスト３０の塗布及び予備乾燥は一般的な技術であるため、具体的な説明は略する。
【００３０】
図３及び図４は、本発明の一実施例による半導体パッケージ作製方法中のソルダーレジスト３０に側溝３１及び延長溝３３を形成した状態を示す斜視図であり、図４は図３の平面図である。
【００３１】
図３に示したようにソルダーレジスト３０には、基板２０に形成された回路２１を外部に露出させる側溝３１及び、側溝３１に繋がれた延長溝３３が形成されている。そして、ソルダーレジスト３０は、側溝３１により仕分けられる内側部３５及び外側部３７を具備する。側溝３１には基板２０に形成された回路２１の一部が露出されている。
【００３２】
側溝３１は、ソルダーレジスト３０の一面に四角形状で構成され得るし、これは基板２０に実装されるチップの形状に対応する。側溝３１には追後アンダーフィル工程により封入材（ｅｎｃａｐｓｕｌａｎｔ  ｍａｔｅｒｉａl）が充填される。側溝３１の一側には封入材を注入する分配器ニードル（図示せず）などが挿入されるが、図４に示したように、封入材の注入方向（矢印方向）に対して垂直に形成された回路２１ａの周りには注入方向と一致する回路２１ｂの周りに比べて封入材の充填性が相対的に落ちる。したがって、本実施例によるソルダーレジスト３０は、封入材の充填性を高めるために側溝３１と繋がれた延長溝３３を具備する。勿論、延長溝３３は封入材の注入方向に対して垂直に位置することができるが、所定の傾斜角度（ａ）を有することもできる。
【００３３】
延長溝３３は、ソルダーレジスト３０の内側部３５に封入材の注入方向に垂直した回路２１ａの周りに位置する。内側部３５には追後チップが実装される。延長溝３３はソルダーレジストの内側部３５だけではなく外側部３７にも形成され得る。延長溝３３は、側溝３１と繋がれているし、側溝３１に注入された封入材が流入されて注入方向に垂直に位置する回路２１ａの周りに封入材の充填性を良くする。すなわち、延長溝３３は、封入材の流動を良くして封入材の充填性を良くする役目をする。
【００３４】
延長溝３３は、図３ないし図４に示されている"『"形状以外に多様な形状を有することができる。例えば、延長溝を封入材の注入方向に対して所定の角度を有するように形成することができるし、曲線の形態に構成することもできる。
【００３５】
側溝３１及び延長溝３３は、ソルダーレジスト３０の露光（ｅｘｐｏｓｕｒｅ）及び現像（ｄｅｖｅｌｏｐｍｅｍｔ）により形成され得る。露光は、ソルダーレジスト３０の塗布された基板２０をイメージのできているワークフィルム（ｗｏｒｋ  ｆｉｌｍ）と一定位置に整合して紫外線をあてて必要な部分だけを光硬化させる工程を言う。現像は、露光工程中、紫外線に露出されなかったソルダーレジスト３０部分を現像液を用いて除去する工程である。現像液としては、炭酸ナトリウム（Ｎａ２ＣＯ３）溶液が使用され得る。
【００３６】
現像及び露光工程の後、未反応の光開始剤（ｐｈｏｔｏ  ｉｎｉｔｉａｔｏｒ）及びモノポリマー（ｍｏｎｏ  ｐｏｌｙｍｅｒ）を重合（ｐｏｌｙｍｅｒｉｚａｔｉｏｎ）反応させて完全な光反応になるようにする紫外線硬化（ＵＶ  ｃｕｒｅ）工程がさらに行われることもできる。そして、ソルダーレジスト３０を完全に硬化させるために上記紫外線硬化工程の後、最終熱乾燥（ｐｏｓｔｃｕｒｅ）工程を行うこともできる。最終熱乾燥工程では、１５０℃の温度で約３０〜６０分間ソルダーレジストを加熱する。
【００３７】
図５ａは、本発明の一実施例による半導体パッケージ作製方法中、延長溝３３の形成により回路の一部２１ａの露出された状態を示す平面図であり、図５ｂは回路が露出されないように１次延長溝を形成した状態を示す平面図であり、図５ｃは１次延長溝上に２次延長溝を形成した状態を示す平面図である。
【００３８】
図５ａに示したように、延長溝３３を形成する過程中、ソルダーレジスト３０の内側部３５に位置する回路の一部２１ａが露出され得るが、これはソルダーリング（ｓｏｌｄｅｒｉｎｇ）する過程にて必要としない部分２１ａがソルダーリングされてパッケージ全体の誤作動を誘発することもある。このような現象は延長溝３３が長く形成される場合または回路２１が複雑である場合発生され得る。
【００３９】
このように回路２１ａが露出される現象を防止するために、延長溝がソルダーリングを必要としない部分まで延長される場合、図５ｂに示されているように、ソルダーレジスト３０を塗布し、側溝３１を形成する過程中に回路２１ａの間に第１延長溝３８を形成する。第1延長溝３８は、回路２１ａを覆うソルダーレジスト３０により規定される溝であって、回路２１ａに近接して形成されるが、回路２１ａを露出させないように配置されている。第１延長溝３８は、追後第２延長溝３９の一部と重なってアンダーフィル工程により封入材が注入される。
【００４０】
そして、封入材の充填性を向上させるために、図４に示されている延長溝３３と同一形状を有する第２延長溝３９を第１延長溝３８上に形成する。第２延長溝３９の一部は回路２１ａの上部に位置することができるが、この時、回路２１ａはソルダーレジスト３０により覆われているので外部に露出されない。第２延長溝３９の一部は第１延長溝３８と重なって"『"形状を有することができる。第２延長溝３９には第１延長溝３８とともにアンダーフィル工程で封入材が挿入されるし、封入材の充填性が良くなる。第２延長溝３９の形成方法は、第１延長溝３８と同一であり得る。すなわち、第１延長溝３８の形成された基板上にソルダーレジストを塗布した後化学的な方法などにより第２延長溝３９の形状に該当する部分のソルダーレジストを除去することができる。
【００４１】
基板２０上にチップを実装する段階を図６ないし図７を介して説明する。
【００４２】
図６は、本発明の一実施例による半導体パッケージ作製方法中、側溝により露出された回路上にソルダーを塗布した状態を示す斜視図であり、図７は本発明の一実施例による半導体パッケージ作製方法中、基板上にチップを実装した状態を示す斜視図である。
【００４３】
チップは、図６ないし図７に示した四角形態に限定されなく所定の適切な形態を有することができる。そして、チップ５０の裏面にはチップと基板を電気的及び機械的に結合するためのバンプ５１が形成されている。バンプ５１の位置及び個数は側溝３１により露出された回路２１に対応する。
【００４４】
図６に示されているように、側溝３１により露出された回路２１上にはソルダー７０が塗布される。塗布方法は、メタルマスク（ｍｅｔａｌ  ｍａｓｋ）を用いてソルダーインク（ｓｏｌｄｅｒ  ｉｎｋ）を塗布するかまたは、インクジェットプリンタを用いてプリンティングする方法などがある。その後、チップ５０のバンプ５１を回路２１上に位置させた後リフロー（ｒｅｆｌｏｗ）工程を行って回路２１に位置したソルダーを溶融させる。リフロー（ｒｅｆｌｏｗ）は、チップ及び一般部品の実装された基板を一定温度で加熱してソルダー７０を溶融させる過程を言う。リフロー温度は用いられるソルダーの種類に応じて変わることができる。そしてリフロー時間は、基板の大きさ、チップの個数または種類に応じて変わる。
【００４５】
このようなリフロー工程により回路２１とバンプ５１が電気的及び機械的に接合することになり、図７のようにチップ５０が基板２０の上に実装される。その後、側溝３１及び延長溝３３に封入材を充填するためにアンダーフィル分配器（図示せず）を用いてアンダーフィル工程を行う。
【００４６】
アンダーフィル分配器は、液体封入またはアンダーフィル材料を分配するために本技術分野で既に公知された所定の形態が使用され得る。アンダーフィル分配器に封入材を分配するのに適するポンプは、Ｎｏｒｄｓｏｎ  Ａｓｙｍｔｅｋ（Ｃａｒｌｓｂａｄ、ＣＡ）社のＤＰ−３０００ポンプなどがある。アンダーフィル分配器及びポンプは、Ｎｏｒｄｓｏｎ  Ａｓｙｍｔｅｋ（Ｃａｒｌｓｂａｄ、ＣＡ）社のＭ−１０２０、Ｘ−１０２０、Ｍ−６２０及びＣ−７２０アンダーフィル分配システムのような自動化システムで構成することができる。
【００４７】
アンダーフィル工程により側溝３１及び延長溝３３に充填される封入材としては、一般的なエポキシ（ｅｐｏｘｙ）樹脂が使用され得る。封入材は、回路２１とバンプ５１間の接続を外部の露出から隔離させ、動的及び静的機械負荷に抵抗するために半導体パッケージに機械的強度を付与する。また、封入材は半導体チップから熱を除去して半導体チップと基板間の所定の温度差を減少させるように動作する熱導電路を提供する役目をする。
【００４８】
封入材の注入方向に対して垂直に位置した回路２１ａの周りには延長溝３３が形成されているので、封入材の流動が円滑になる。よって、注入方向と同一な方向に位置した回路２１ｂだけではなく注入方向と垂直に位置した回路２１ａの周りにも封入材の充填性が向上されるし、これにより基板とチップが安定に電気接続をすることができる。
【００４９】
図８は、本発明の別の実施例による半導体パッケージ作製方法中、延長溝３３を注入方向に対して所定の注入角を有するように形成した状態を示す平面図である。
【００５０】
図８に示したように、延長溝３３は、封入材の注入方向（矢印方向）に対して所定の注入角ａを有しても良い。注入角は０゜〜１８０゜の間の値を有することが好ましい。延長溝３３が注入角を有することで封入材の延長溝３３への流入がより促進され、これにより注入方向に垂直した回路２１ａの周りに対する封入材の充填性が向上される。
【００５１】
本発明は上記実施例に限定されないし、多くの変形が本発明の思想内で当分野の通常の知識を持った者によって可能である。
【図面の簡単な説明】
【００５２】
【図１】多数の回路が形成された基板の斜視図である。
【図２】本発明の一実施例による半導体パッケージ作製方法中、基板上にソルダーレジストの形成された状態を示す斜視図である。
【図３】本発明の一実施例による半導体パッケージ作製方法中、ソルダーレジストに側溝及び延長溝を形成した状態を示す斜視図である。
【図４】本発明の一実施例による半導体パッケージ作製方法中、ソルダーレジストに側溝及び延長溝を形成した状態を示した図３の平面図である。
【図５ａ】本発明の一実施例による半導体パッケージ作製方法中、延長溝の形成により回路の一部が露出された状態を示す平面図である。
【図５ｂ】回路が露出しないように１次延長溝を形成した状態を示す平面図である。
【図５ｃ】１次延長溝上に２次延長溝を形成した状態を示す平面図である。
【図６】本発明の一実施例による半導体パッケージ作製方法中、側溝により露出された回路上にソルダーを塗布した状態を示す斜視図である。
【図７】本発明の一実施例による半導体パッケージ作製方法中、基板上にチップを実装した状態を示す斜視図である。
【図８】本発明の別の実施例による半導体パッケージ作製方法中、延長溝を注入方向に対して所定の注入角を有するように形成した状態を示す平面図である。
【符号の説明】
【００５３】
１０：半導体パッケージ
２０：基板
２１：回路
２３：絶縁層
３０：ソルダーレジスト
３１：側溝
３３：延長溝
３５：内側部
３７：外側部
３８：1次延長溝
３９：２次延長溝
５０：チップ
５１：バンプ
【図４】
0004416776.tif 000002
【図５ａ】
0004416776.tif 000003
【図５ｂ】
0004416776.tif 000004
【図５ｃ】
0004416776.tif 000005
【図８】
0004416776.tif 000006
【図１】
0004416776.tif 000007
【図２】
0004416776.tif 000008
【図３】
0004416776.tif 000009
【図６】
0004416776.tif 000010
【図７】
0004416776.tif 000011