(57)【特許請求の範囲】
【請求項１】
第１および第２主電極を有する第１スイッチング素子と、
第３および第４主電極を有し、前記第４主電極が前記第１主電極に接続された第２スイッチング素子と、
外部から入力される第１制御信号にもとづいて前記第１スイッチング素子を駆動する第１駆動回路と、
外部から入力される第２制御信号にもとづいて前記第２スイッチング素子を駆動する第２駆動回路と、
ｎを２以上の整数として、ｎ段に縦続接続されることにより、前記第１制御信号をｎ段階にわたってレベルシフトして前記第１駆動回路へ伝達するｎ個のレベルシフト回路と、
前記第３主電極に一端が接続され、前記第１主電極に他端が接続され、前記一端の電位と前記他端の電位とを分圧することにより、第１ないし第ｎ−１中間電位を出力する分圧回路と、
互いに同じ向きに直列に接続された第１ないし第ｎダイオードと、
第１ないし第ｎコンデンサと、を備え、
前記第１ないし第ｎコンデンサの一端は、前記第１ないし第ｎダイオードの一方電極に、それぞれ接続され、
前記第１ないし第ｎコンデンサの他端は、前記第１ないし第ｎ−１中間電位の出力および前記第１主電極に、それぞれ接続されている、電力変換装置。
【請求項２】
前記第１スイッチング素子の動作状態を検出し、当該動作状態を表現する検出信号を出力するセンス回路と、
ｎ段に縦続接続されることにより、前記検出信号をｎ段階にわたってレベルシフトして外部へ伝達する別のｎ個のレベルシフト回路と、
をさらに備える、請求項１に記載の電力変換装置。
【請求項３】
前記別のｎ個のレベルシフト回路の各々の入力に接続されたワンショットパルス回路と、
前記別のｎ個のレベルシフト回路の各々の出力に接続されたラッチ回路とを、さらに備える、請求項２に記載の電力変換装置。
【請求項４】
前記ｎ個のレベルシフト回路の各々の入力に接続されたワンショットパルス回路と、
前記ｎ個のレベルシフト回路の各々の出力に接続されたラッチ回路とを、さらに備える、請求項１ないし請求項３のいずれかに記載の電力変換装置。
【請求項５】
前記ｎ個のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える、請求項１ないし請求項４のいずれかに記載の電力変換装置。
【請求項６】
前記別のｎ個のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える、請求項２に記載の電力変換装置。
【請求項７】
前記分圧回路が、
互いに直列接続された第１ないし第ｎ抵抗素子を備え、
前記第１ないし第２抵抗素子の間のｎ−１個の接続部から、前記第１ないし第ｎ−１中間電位が出力される、請求項１ないし請求項６のいずれかに記載の電力変換装置。
【請求項８】
前記第２ないし第ｎ抵抗素子に、それぞれ並列接続されたｎ−１個のダイオードを、さらに備える、請求項７に記載の電力変換装置。
【請求項９】
互いに直列接続されたｎ個のダイオードを、さらに備え、
前記第１駆動回路の一対の電源端子は、前記第ｎコンデンサの前記一端と前記他端とに、それぞれ接続され、
前記第２駆動回路の一対の電源端子の一方は、前記第３主電極に接続され、他方は、前記ｎ個のダイオードの一端に接続されている、請求項１ないし請求項８のいずれかに記載の電力変換装置。
【請求項１０】
前記第１ないし第ｎダイオードに、それぞれ並列接続されたｎ個の抵抗素子を、さらに備える、請求項１ないし請求項９のいずれかに記載の電力変換装置。
【請求項１１】
前記第１ダイオードに直列に接続された別の抵抗素子を、さらに備える、請求項１ないし請求項１０のいずれかに記載の電力変換装置。
【請求項１２】
前記第１および第２スイッチング素子に、それぞれ逆並列に接続された第１および第２フリーホイールダイオードを、さらに備える請求項１ないし請求項１１のいずれかに記載の電力変換装置。
【請求項１３】
第１電位を伝達する第１電位線に一端が接続され、第２電位を伝達する第２電位線に他端が接続され、前記第１電位と前記第２電位とを分圧することにより、第１ないし第ｎ−１中間電位を出力する分圧回路と、
互いに同じ向きに直列に接続された第１ないし第ｎダイオードと、
一端が前記第１ないし第ｎダイオードの一方電極に、それぞれ接続され、他端が前記第１ないし第ｎ−１中間電位の出力および前記第２電位線に、それぞれ接続されている、第１ないし第ｎコンデンサと、
ｎを２以上の整数として、ｎ段に縦続接続されることにより、前記第１電位を基準とする信号と前記第２電位を基準とする信号とのうち、一方信号をｎ段階にわたってレベルシフトして他方信号へ変換するｎ個のレベルシフト回路と、
を備える、信号レベル変換装置。
【請求項１４】
前記ｎ個のレベルシフト回路の各々の入力に接続されたワンショットパルス回路と、
前記ｎ個のレベルシフト回路の各々の出力に接続されたラッチ回路とを、さらに備える、請求項１３に記載の信号レベル変換装置。
【請求項１５】
前記ｎ個のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える、請求項１３または請求項１４に記載の信号レベル変換装置。
【請求項１６】
前記分圧回路が、
互いに直列接続された第１ないし第ｎ抵抗素子を備え、
前記第１ないし第２抵抗素子の間のｎ−１個の接続部から、前記第１ないし第ｎ−１中間電位が出力される、請求項１３ないし請求項１５のいずれかに記載の信号レベル変換装置。
【請求項１７】
前記第２ないし第ｎ抵抗素子に、それぞれ並列接続されたｎ−１個のダイオードを、さらに備える、請求項１６に記載の信号レベル変換装置。
【請求項１８】
前記第１ないし第ｎダイオードに、それぞれ並列接続されたｎ個の抵抗素子を、さらに備える、請求項１３ないし請求項１７のいずれかに記載の信号レベル変換装置。
【請求項１９】
前記第１ダイオードに直列に接続された別の抵抗素子を、さらに備える、請求項１３ないし請求項１８のいずれかに記載の信号レベル変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、インバータへの利用に好適な電力変換装置、および当該電力変換装置への利用に好適な信号レベル変換装置に関し、特に、複雑な製造工程を要することなく、かつ安定な動作を確保しつつ、装置の耐圧を高めるための改良に関する。
【０００２】
【従来の技術】
従来において、パワースイッチング素子とそれを駆動および制御するＭＰＵ（マイクロコンピュータ）とのインターフェースとして機能する信号レベル変換回路では、電気的絶縁のためにフォトカプラが使用されてきた。ところが近年において、小型、低コスト、および高寿命という利点のために、ＨＶＩＣ（高電圧集積回路;High Voltage Integrated Circuit）が使用されはじめている。
【０００３】
図１６は、ＨＶＩＣを用いた従来のインバータを示すブロック図である。このインバータ１５０は、同一に構成される３個の電力変換装置１５１〜１５３を備えている。３個の電力変換装置１５１〜１５３は、三相出力Ｕ，Ｖ，Ｗの各々を分担している。電力変換装置１５１〜１５３の各々は、高電位電源線ＰＰと低電位電源線（接地線）ＮＮの間に介挿されており、外部電源１６５から直流の電源電圧の供給を受けている。また、電力変換装置１５１〜１５３の各々には、外部のマイクロコンピュータ１６０から制御信号が入力される。
【０００４】
電力変換装置１５１は、パワースイッチング素子１７２，１７３，フリーホイールダイオード１７４，１７５、コンデンサ１７０、およびＨＶＩＣ（高電圧集積回路;High Voltage Integrated Circuit）１５４を備えている。図１６の例では、パワースイッチング素子１７２，１７３はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ；Insulated Gate Bipolar Transistor）である。互いに直列に接続されたパワースイッチング素子１７０と１７３との接続部には、配線ＯＵＴ（Ｕ）を通じて負荷が接続される。
【０００５】
ＨＶＩＣ１５４は、バッファ１６６，１６９，１７１、スイッチング素子１６７、および抵抗素子１６８を備えている。図１６の例では、スイッチング素子１６７は、Ｎチャネル型の高耐圧ＭＯＳＦＥＴである。バッファ１６６，１７１には、外部の直流電源１６１から電源電圧が供給される。配線ＯＵＴ（Ｕ）とともに電源電位が変化する駆動回路１６９には、コンデンサ１７０が保持する電圧が電源電圧として供給される。パワースイッチング素子１７３がオン・オフ動作をするのにともない、抵抗素子１６３およびダイオード１６４を通じて、直流電源１６１がコンデンサ１７０を反復的に充電する。
【０００６】
バッファ１６６と駆動回路１６９との間で、伝達すべき信号のレベルが異なる。バッファ１６６と駆動回路６９９との間に介挿されるスイッチング素子１６７と抵抗素子１６８との直列回路は、バッファ１６６と駆動回路６９９との間の信号のレベルを変換するレベルシフト回路として機能する。したがって、スイッチング素子１６７には、パワースイッチング素子１７２と同等ないしそれ以上の耐圧が要求される。
【０００７】
【発明が解決しようとする課題】
ＨＶＩＣでは耐圧が高くなるほど、製造プロセスが複雑になる、製造装置の新規導入が必要となる、ＨＶＩＣ自体の誤動作を抑えるのが容易でなくなる、などの問題が発生する。ＨＶＩＣでは、低圧部と高圧部とを分離する分離技術がキーテクノロジーとなる。分離技術として、接合分離技術および誘電体分離技術が知られている。接合分離技術では、通常のＩＣやＬＳＩに標準的に用いられる方法を用いて、分離用ｐ+層による分離島が形成され、その内側に素子、あるいは素子の集まりである回路が形成される。誘電体分離技術では、各素子あるいは回路を形成する単結晶シリコンの島の各々が、誘導体（例えば、多結晶シリコン）で囲まれており、それによって島どうしの間が電気的に絶縁される。
【０００８】
接合分離技術は、既存のＩＣ製造装置で実施することが可能であるという利点があるものの、スイッチング動作にともなうｄｖ／ｄｔ（電圧の変化率）によって、分離領域の浮遊容量にノイズ電流が流れ、回路の動作に影響を与える場合があり、耐圧が高くなるほど、その現象が顕著に現われるという問題点があった。他方の誘電体分離技術では、シリコン基板の貼り合わせなどの特殊なプロセスが含まれるために、製造プロセスが複雑になり単位チップ面積あたりのコストが高くなるという問題点があった。しかも、耐圧が高くなるほど、製造プロセスの複雑さは増大し、それにともないコストが増大するという問題点があった。
【０００９】
現在までに、６００Ｖの耐圧を有するＨＶＩＣが市販されている。しかしながら、耐圧をそれよりも高くしようとすると、上記の問題点が顕在化するために、ＨＶＩＣのさらなる高耐圧化は未だ実現されていない。
【００１０】
この発明は、従来の技術における上記した問題点を解消するためになされたもので、複雑な製造工程を要することなく、かつ安定な動作を確保しつつ、耐圧を高めることのできる電力変換装置、および信号レベル変換装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
第１の発明の装置は、電力変換装置であって、第１および第２主電極を有する第１スイッチング素子と、第３および第４主電極を有し、前記第４主電極が前記第１主電極に接続された第２スイッチング素子と、外部から入力される第１制御信号にもとづいて前記第１スイッチング素子を駆動する第１駆動回路と、外部から入力される第２制御信号にもとづいて前記第２スイッチング素子を駆動する第２駆動回路と、ｎを２以上の整数として、ｎ段に縦続接続されることにより、前記第１制御信号をｎ段階にわたってレベルシフトして前記第１駆動回路へ伝達するｎ個のレベルシフト回路と、前記第３主電極に一端が接続され、前記第１主電極に他端が接続され、前記一端の電位と前記他端の電位とを分圧することにより、第１ないし第ｎ−１中間電位を出力する分圧回路と、互いに同じ向きに直列に接続された第１ないし第ｎダイオードと、第１ないし第ｎコンデンサと、を備え、前記第１ないし第ｎコンデンサの一端は、前記第１ないし第ｎダイオードの一方電極に、それぞれ接続され、前記第１ないし第ｎコンデンサの他端は、前記第１ないし第ｎ−１中間電位の出力および前記第１主電極に、それぞれ接続されている。
【００１２】
第２の発明の装置は、第１の発明の電力変換装置において、前記第１スイッチング素子の動作状態を検出し、当該動作状態を表現する検出信号を出力するセンス回路と、ｎ段に縦続接続されることにより、前記検出信号をｎ段階にわたってレベルシフトして外部へ伝達する別のｎ個のレベルシフト回路と、をさらに備える。
【００１３】
第３の発明の装置は、第２の発明の電力変換装置において、前記別のｎ個のレベルシフト回路の各々の入力に接続されたワンショットパルス回路と、前記別のｎ個のレベルシフト回路の各々の出力に接続されたラッチ回路とを、さらに備える。
【００１４】
第４の発明の装置は、第１ないし第３のいずれかの発明の電力変換装置において、前記ｎ個のレベルシフト回路の各々の入力に接続されたワンショットパルス回路と、前記ｎ個のレベルシフト回路の各々の出力に接続されたラッチ回路とを、さらに備える。
【００１５】
第５の発明の装置では、第１ないし第４のいずれかの発明の電力変換装置において、前記ｎ個のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える。
【００１６】
第６の発明の装置では、第２の発明の電力変換装置において、前記別のｎ個のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える。
【００１８】
第７の発明の装置では、第１ないし第６のいずれかの発明の電力変換装置において、前記分圧回路が、互いに直列接続された第１ないし第ｎ抵抗素子を備え、前記第１ないし第２抵抗素子の間のｎ−１個の接続部から、前記第１ないし第ｎ−１中間電位が出力される。
【００１９】
第８の発明の装置は、第７の発明の電力変換装置において、前記第２ないし第ｎ抵抗素子に、それぞれ並列接続されたｎ−１個のダイオードを、さらに備える。
【００２０】
第９の発明の装置では、第１ないし第８のいずれかの発明の電力変換装置において、互いに直列接続されたｎ個のダイオードを、さらに備え、前記第１駆動回路の一対の電源端子は、前記第ｎコンデンサの前記一端と前記他端とに、それぞれ接続され、前記第２駆動回路の一対の電源端子の一方は、前記第３主電極に接続され、他方は、前記ｎ個のダイオードの一端に接続されている。
【００２１】
第１０の発明の装置は、第１ないし第９のいずれかの発明の電力変換装置において、前記第１ないし第ｎダイオードに、それぞれ並列接続されたｎ個の抵抗素子を、さらに備える。
【００２２】
第１１の発明の装置は、第１ないし第１０のいずれかの発明の電力変換装置において、前記第１ダイオードに直列に接続された別の抵抗素子を、さらに備える。
【００２３】
第１２の発明の装置は、第１ないし第１１のいずれかの発明の電力変換装置において、前記第１および第２スイッチング素子に、それぞれ逆並列に接続された第１および第２フリーホイールダイオードを、さらに備える。
【００２４】
第１３の発明の装置は、信号レベル変換装置であって、第１電位を伝達する第１電位線に一端が接続され、第２電位を伝達する第２電位線に他端が接続され、前記第１電位と前記第２電位とを分圧することにより、第１ないし第ｎ−１中間電位を出力する分圧回路と、互いに同じ向きに直列に接続された第１ないし第ｎダイオードと、一端が前記第１ないし第ｎダイオードの一方電極に、それぞれ接続され、他端が前記第１ないし第ｎ−１中間電位の出力および前記第２電位線に、それぞれ接続されている、第１ないし第ｎコンデンサと、ｎを２以上の整数として、ｎ段に縦続接続されることにより、前記第１電位を基準とする信号と前記第２電位を基準とする信号とのうち、一方信号をｎ段階にわたってレベルシフトして他方信号へ変換するｎ個のレベルシフト回路と、を備える。
【００２５】
第１４の発明の装置は、第１３の発明の信号レベル変換装置において、前記ｎ個のレベルシフト回路の各々の入力に接続されたワンショットパルス回路と、前記ｎ個のレベルシフト回路の各々の出力に接続されたラッチ回路とを、さらに備える。
【００２６】
第１５の発明の装置では、第１３または第１４の発明の信号レベル変換装置において、前記ｎ個のレベルシフト回路の各々が、互いに直列接続された抵抗素子とスイッチング素子とを備える。
【００２７】
第１６の発明の装置では、第１３ないし第１５のいずれかの発明の信号レベル変換装置において、前記分圧回路が、互いに直列接続された第１ないし第ｎ抵抗素子を備え、前記第１ないし第２抵抗素子の間のｎ−１個の接続部から、前記第１ないし第ｎ−１中間電位が出力される。
【００２８】
第１７の発明の装置は、第１６の発明の信号レベル変換装置において、前記第２ないし第ｎ抵抗素子に、それぞれ並列接続されたｎ−１個のダイオードを、さらに備える。
【００２９】
第１８の発明の装置は、第１３ないし第１７のいずれかの発明の信号レベル変換装置において、前記第１ないし第ｎダイオードに、それぞれ並列接続されたｎ個の抵抗素子を、さらに備える。
【００３０】
第１９の発明の装置は、第１３ないし第１８のいずれかの発明の信号レベル変換装置において、前記第１ダイオードに直列に接続された別の抵抗素子を、さらに備える。
【００３１】
【発明の実施の形態】
実施の形態の概略．
はじめに、以下の各実施の形態による電力変換装置１０１〜１１０に用いられる信号レベル変換装置の概略について説明する。図１に回路図を示す信号レベル変換装置１００は、ｎ個のレベルシフト回路Ｉ１〜Ｉｎ、ｎ個の信号伝達回路Ｓ１〜Ｓｎ、ｎ個のコンデンサＣ１〜Ｃｎ、ｎ個のダイオードＤＤ１〜ＤＤｎ、ｎ個の抵抗素子ＲＲ１〜ＲＲｎ、および分圧回路ＤＶを備えている。整数ｎは、ｎ≧２である。
【００３２】
分圧回路ＤＶは、第１電位を伝達する電位線Ｌ０に一端が接続され、第２電位を伝達する電位線Ｌｎに他端が接続され、第１電位と第２電位とを分圧することにより、第１ないし第ｎ−１中間電位を生成し、電位線Ｌ１〜Ｌｎ−１へそれぞれ出力する。電位線Ｌ１およびＬｎには、例えばスイッチング素子が接続されることにより、それらの間の電位差は、略０Ｖと所定の電圧（ここでは一例として、６００Ｖと仮定する）との間で反復的に変化する。それにともない、第１ないし第ｎ−１中間電位での互いの間隔は、略０Ｖと６００Ｖ／ｎの間で変化する。
【００３３】
分圧回路ＤＶは、好ましくは図１が示すように、互いに直列接続されたｎ個の抵抗素子Ｒ１〜Ｒｎを備え、それらの間のｎ−１個の接続部が電位線Ｌ１〜Ｌｎ−１にそれぞれ接続されている。さらに好ましくは図１が示すように、抵抗素子Ｒ２〜Ｒｎには、ｎ−１個のダイオードＤ１〜Ｄｎ−１が、それぞれ並列接続される。ダイオードＤ１〜Ｄｎ−１は、互いに同じ向きに接続されている。
【００３４】
ダイオードＤＤ１〜ＤＤｎは、互いに同じ向きに直列に接続されている。好ましくは、抵抗素子ＲＲ１〜ＲＲｎが、ダイオードＤＤ１〜ＤＤｎに、それぞれ並列に接続されている。電位線Ｌ０とダイオードＤ１のカソードとには、直流電源１０が接続される。直流電源１０が供給する直流電圧（ここでは一例として、１５Ｖと仮定する）は、電位線Ｌ０とＬｎとの間に印加される電圧（６００Ｖ）に比べてはるかに低い値に設定される。
【００３５】
コンデンサＣ１〜Ｃｎは、その一端がダイオードＤＤ１〜ＤＤｎのカソードにそれぞれ接続され、他端が電位線Ｌ１〜Ｌｎに、それぞれ接続されている。電位線Ｌ１の電位を基準とした電位線Ｌｎの電位が反復的に変化するのにともない、直流電源１０がダイオードＤ１〜Ｄｎを通じて供給する電流により、コンデンサＣ１〜Ｃｎが反復的に充電される。その結果、コンデンサＣ１〜Ｃｎは、略一定の電圧を保持する。
【００３６】
レベルシフト回路Ｉ１〜Ｉｎは、ｎ段に縦続接続されることにより、第１電位を基準とする信号と第２電位を基準とする信号とのうち、一方信号をｎ段階にわたってレベルシフトして他方信号へ変換する。レベルシフト回路Ｉ１〜Ｉｎの各々には、従来周知のレベルシフト回路（例えば、図１６のスイッチング素子１６７と抵抗素子１６８との直列回路）を用いることが可能である。
【００３７】
信号伝達回路Ｓ１〜Ｓｎは、信号を伝達する回路（例えばバッファ）であり、電源電圧として、コンデンサＣ１〜Ｃｎが保持する電圧の供給をそれぞれ受けて動作する。したがって、信号伝達回路Ｓ１〜Ｓｎの電源電圧は、直流電源１０が供給する直流電圧（１５Ｖ）に略等しく、互いに略同等であるが、電源電位は電位線Ｌ０〜Ｌｎの電位にそれぞれ対応しており、互いに段階的に異なっている。
【００３８】
以上のように、信号レベル変換回路１００では、レベルシフト回路Ｉ１〜Ｉｎが、複数段にわたって段階的に信号をレベルシフトするので、レベルシフト回路Ｉ１〜Ｉｎの各々への要求耐圧を高めることなく、レベルシフト幅を拡大することができる。段数ｎが大きいほど、レベルシフト幅をより大きく広げることが可能となる。また、分圧回路ＤＶ、ダイオードＤＤ１〜ＤＤｎ、およびコンデンサＣ１〜Ｃｎが用いられるので、レベルシフト回路Ｉ１〜Ｉｎの電源電圧が簡素な回路構成によって得られる。さらに、抵抗素子Ｒ１〜Ｒｎを用いることにより、分圧回路ＤＶをより簡素に構成することが可能である。また、ダイオードＤ１〜Ｄｎ−１が、抵抗素子Ｒ２〜Ｒｎに並列に接続されることにより、第１電位と第２電位との間の電位差が高速で変化する利用形態においても、装置の安定した動作を実現することができる。さらに、ダイオードＤＤ１〜ＤＤｎに抵抗素子ＲＲ１〜ＲＲｎが、それぞれ並列接続されることにより、同じく高速動作の安定性を高めることができる。
【００３９】
なお、伝達回路Ｓ１〜Ｓｎが設けられずに、レベルシフト回路Ｉ１〜Ｉｎのみで、信号の段階的なレベルシフトを達成することも可能である。
【００４０】
実施の形態１．
（装置の構成と動作）
図２は、実施の形態１による電力変換装置の構成を示す回路図である。この電力変換装置１０１は、パワースイッチング素子１ａ，１ｂ、フリーホイールダイオード２ａ，２ｂ、駆動回路３ａ，３ｂ及び、信号レベル変換回路１００（図１）を備えている。図２の例では、パワースイッチング素子１ａおよび１ｂはｎチャネル型のＩＧＢＴである。互いに直列接続されたパワースイッチング素子１ａおよび１ｂを有する直列回路が、高電位電源線ＰＰと低電位電源線（例えば接地線）ＮＮの間に介挿されている。電力変換装置１０１の使用時において、高電位電源線ＰＰと低電位電源線ＮＮとには、図示しない外部電源が接続されることにより、直流の高い電源電圧が印加される。パワースイッチング素子１ａおよび１ｂの接続部には、配線ＯＵＴを通じて負荷が接続される。すなわち、パワースイッチング素子１ａおよび１ｂは、上アームおよび下アームにそれぞれ属する。
【００４１】
より詳細には、パワースイッチング素子１ａの一方主電極（ｎチャネル型ＩＧＢＴの例ではエミッタ）は配線ＯＵＴに接続され、他方主電極（ｎチャネル型ＩＧＢＴの例ではコレクタ）は高電位電源線ＰＰに接続されている。また、パワースイッチング素子１ｂの一方主電極（ｎチャネル型ＩＧＢＴの例ではエミッタ）は低電位電源線ＮＮに接続され、他方主電極（ｎチャネル型ＩＧＢＴの例ではコレクタ）は配線ＯＵＴに接続されている。
【００４２】
パワースイッチング素子１ａおよび１ｂには、それぞれフリーホイールダイオード２ａおよび２ｂが、逆並列に接続されている。本明細書において、「逆並列接続」とは、スイッチング素子の一対の主電極に、ダイオードのアノードとカソードとの、一方と他方とが個別に接続される並列接続であって、しかも順電流が双方を環状に流れ得る方向での接続を意味する。したがって、図２が例示するように、ｎチャネル型のＩＧＢＴとダイオードとの逆並列接続は、エミッタとアノードとが接続され、コレクタとカソードとが接続される接続形態を意味する。フリーホイールダイオード２ａおよび２ｂは、還流電流をバイパスする機能を果たす。
【００４３】
パワースイッチング素子１ａおよび１ｂは、電力変換装置１０１の使用時において、高電位電源線ＰＰと低電位電源線ＮＮとに接続される図示しない外部電源によって、直流の高い電源電圧の供給を受ける。駆動回路３ａおよび３ｂの出力は、パワースイッチング素子１ａおよび１ｂの制御電極（ＩＧＢＴの例ではゲート）に接続されており、それによって、駆動回路３ａおよび３ｂはパワースイッチング素子１ａおよび１ｂを、それぞれ駆動する。パワースイッチング素子１ａ，１ｂがオン・オフするのにともない、配線ＯＵＴの電位は低電位電源線ＮＮの電位と高電位電源線ＰＰの電位との間で反復的に変化する。
【００４４】
電力変換装置１０１では、信号レベル変換回路１００の段数ｎは２である。電力変換装置１０１は、レベルシフト回路Ｉ１（図１）として、スイッチング素子１３と抵抗素子１４との直列回路を備え、レベルシフト回路Ｉ２として、スイッチング素子１６と抵抗素子１７との直列回路を備えている。図２の例では、スイッチング素子１３，１６は、ｎチャネル型の高耐圧ＭＯＳＦＥＴである。電力変換装置１０１は、さらに、信号伝達回路Ｓ１としてバッファ１２を備え、信号伝達回路Ｓ２としてバッファ１５を備えている。また、低電位電源線ＮＮおよび配線ＯＵＴは、信号レベル変換回路１００（図１）の電位線Ｌ０およびＬｎに、それぞれ該当する。
【００４５】
電力変換装置１０１には、その使用時において、外部の直流電源１０と外部のマイクロコンピュータ１１とが、さらに接続される。バッファ１２および駆動回路３ｂは、低電位電源線ＮＮおよび直流電源線ＥＥとを通じて、直流電源１０から電源電圧の供給を受ける。バッファ１５は、コンデンサＣ１が保持する電圧により電源電圧の供給を受け、駆動回路３ａは、コンデンサＣ２が保持する電圧によって、電源電圧の供給を受ける。好ましくは、図２が示すように、ダイオードＤＤ１と直流電源線ＥＥとの間には、抵抗素子６が介挿される。それにより、コンデンサＣ１およびＣ２を充電する突入電流を制限することができる。
【００４６】
マイクロコンピュータ１１は、パワースイッチング素子１ａを駆動するための制御信号Ａと、パワースイッチング素子１ｂを駆動するための制御信号Ｂとを出力する。制御信号Ａは、バッファ１２を通過した後、２段階のレベルシフト回路によってレベルシフトされ、駆動回路３ａへ入力される。制御信号Ｂは、駆動回路３ｂへ入力される。
【００４７】
電力変換装置１０１は、以上のように構成されるので、スイッチング素子１３，１６への要求耐圧を高めることなく、高電位電源線ＰＰと低電位電源線ＮＮとの間に印加し得る電圧、すなわち電力変換装置１０１の耐圧を高めることができる。あるいは、同等の装置耐圧を得るのに、耐圧の低いスイッチング素子１３，１６を使用することが可能である。
【００４８】
（実証データ）
つぎに、電力変換装置１０１について行った検証試験と、それによって得られた実証データとについて説明する。図３は、検証試験のために採用した条件を示す電力変換装置１０１の回路図である。高電位電源線ＰＰと低電位電源線ＮＮとには、６００Ｖの電圧を出力する外部電源４２が接続された。また、外部電源４２には、平滑用のコンデンサ３１が接続された。配線ＯＵＴと低電位電源線ＮＮとには、負荷として1.2mHのインダクタが接続された。直流電源１０が出力する直流電圧は、１５Ｖに設定された。制御信号ＡおよびＢの各々は、０Ｖ（ロウレベル）と１５Ｖ（ハイレベル）の２値をとることとした。各部の回路定数は、図３に挿入されている通りである。
【００４９】
図３に示す各部位(a) 〜(g) の電圧または電流について、検証試験によって得られたタイミングチャートを図４に示す。図４が示すように、制御信号ＡおよびＢが活性化した時刻０から、約１ｍｓｅｃの後には、コンデンサＣ１およびＣ２のいずれも、充電をほぼ完了している。その後に、スイッチング動作が開始された後においても、コンデンサＣ１およびＣ２の充電電圧は変動しておらず、その結果、バッファ１５および駆動回路３ａには、駆動回路３ｂと同様に、約１５Ｖの電源電圧が安定して供給されている。それにより、正常なスイッチング動作が実現している。また、抵抗素子Ｒ１に印加される電圧は、６００Ｖの１／２倍の３００Ｖであり、したがって、スイッチング素子１３には、３１５Ｖより高い電圧は印加されない。また、スイッチング素子１６についても同様のことが云える。このように、検証試験の結果は、レベルシフト回路に高耐圧を要求することなく、高い電圧の下で、電力変換装置１０１が正常に動作し得ることを実証している。
【００５０】
実施の形態２．
図５は、実施の形態２による電力変換装置の構成を示す回路図である。この電力変換装置１０２は、信号レベル変換回路１００（図１）の段数ｎが３へ設定されている点において、電力変換装置１０１とは特徴的に異なっている。電力変換装置１０２は、レベルシフト回路Ｉ３（図１）として、スイッチング素子３６と抵抗素子３７との直列回路を備え、信号伝達回路Ｓ３としてバッファ３５を備えている。同一耐圧のレベルシフト回路を用いても、電力変換装置１０２では電力変換装置１０１に比べて、高電位電源線ＰＰと低電位電源線ＮＮとに約１．５倍の電源電圧を印加することが可能となる。
【００５１】
実施の形態３．
図６は、実施の形態３による電力変換装置の構成を示す回路図である。この電力変換装置１０３は、パワースイッチング素子１ａの動作状態を検出し、この動作状態を表現する検出信号を出力するセンス回路２１と、検出信号を２段階にわたってレベルシフトしてマイクロコンピュータ１１へ伝達する別のレベルシフト回路とを備える点において、電力変換装置１０１とは特徴的に異なっている。センス回路２１は、例えばパワースイッチング素子１ａを流れる電流の大きさ、パワースイッチング素子１ａの温度などを検出する。マイクロコンピュータ１１は、検出信号を通じて、スイッチング素子１ａの動作状態をモニタすることができる。
【００５２】
センス回路２１は、駆動回路３ａと同様にコンデンサＣ２が保持する電圧によって電源電圧の供給を受ける。したがってセンス回路２１は、配線ＯＵＴの電位を基準とした信号として、検出信号を出力する。検出信号を伝達するレベルシフト回路は、制御信号Ａを伝達するレベルシフト回路とは、逆方向にレベルシフトを行う。言い換えると、電力変換装置１０２は、レベルシフト回路Ｉ１（図１）として、スイッチング素子１３と抵抗素子１４との直列回路の他に、スイッチング素子２７と抵抗素子２８との直列回路を備え、レベルシフト回路Ｉ２として、スイッチング素子１６と抵抗素子１７との直列回路の他に、スイッチング素子２３と抵抗素子２４との直列回路を備えている。図６の例では、スイッチング素子２３，２７は、ｐチャネル型の高耐圧ＭＯＳＦＥＴである。
【００５３】
電力変換装置１０２は、さらに、信号伝達回路Ｓ１としてバッファ１２の他にインバータ２９を備え、信号伝達回路Ｓ２としてバッファ１５の他に、インバータ２５とバッファ２６とを備えている。センス回路２１が出力する検出信号はバッファ２２を介して、スイッチング素子２３と駆動回路３ａとの双方に入力される。駆動回路３ａは、検出信号の値が所定の範囲を超えると、パワースイッチング素子１ａをオフするように駆動する。
【００５４】
電力変換装置１０２に用いられるスイッチング素子２３および２７についても、スイッチング素子１３および１６と同等に耐圧を低く抑えたままで、高電位電源線ＰＰと低電位電源線ＮＮとの間に印加し得る電圧を高めることができる。あるいは、同等の装置耐圧を得るのに、スイッチング素子１２，１６，２３，２７として耐圧の低い素子を使用することが可能である。
【００５５】
実施の形態４．
図７は、実施の形態４による電力変換装置の構成を示す回路図である。この電力変換装置１０４は、各段階のレベルシフト回路の入力側にワンショットパルス回路が接続され、出力側にラッチ回路が接続される点において、電力変換装置１０１とは特徴的に異なっている。すなわち、電力変換装置１０４は、電力変換装置１０１の構成要素に加えて、入力論理回路５０、ワンショットパルス回路５１、バッファ５２、スイッチング素子５３、抵抗素子５４、ラッチ回路５５、ワンショットパルス回路５６、バッファ５７、スイッチング素子５８、抵抗素子５９、およびラッチ回路６０を、備えている。図７の例では、スイッチング素子５３および５８は、スイッチング素子１３および１６と同様に、ｎチャネル型の高耐圧ＭＯＳＦＥＴである。
【００５６】
図８は、図７の各部位（ｐ）〜（ｕ）における電圧波形を示すタイミングチャートである。マイクロコンピュータ１１が出力する制御信号Ａは、入力論理回路５０によって波形が整えられた後、ワンショットパルス回路５１へ入力される（信号ｐ）。ワンショットパルス回路５１は、制御信号Ａの立ち下がりに同期したワンショットパルス（信号ｑ）と、立ち上がりに同期したワンショットパルス（信号ｒ）とを出力する。一方のワンショットパルス（信号ｑ）は、スイッチング素子１３と抵抗素子１４との直列回路によってレベルシフトされ、かつ反転された上で、ラッチ回路５５へ入力される（信号ｓ）。同様に、他方のワンショットパルス（信号ｒ）は、スイッチング素子５３と抵抗素子５４との直列回路によってレベルシフトされ、かつ反転された上で、ラッチ回路５５へ入力される（信号ｔ）。ラッチ回路５５は、これらの入力信号（ｓおよびｔ）の値を、交互に保持する（信号ｕ）。すなわち、ラッチ回路５５は、従来周知のＳＲラッチの機能を果たしている。
【００５７】
ラッチ回路５５の出力信号（ｕ）は、制御信号Ａに一段階のレベルシフトが加えられた信号に相当する。同様に、ラッチ回路５５の出力信号（ｕ）は、ワンショットパルス回路５６，バッファ１５および５７、スイッチング素子１６および５８、およびラッチ回路６０を経ることにより、もう一段階のレベルシフトを受ける。したがって、電力変換装置１０１と同様に、制御信号Ａは、２段階のレベルシフト回路によってレベルシフトされた上で、駆動回路３ａへ入力される。
【００５８】
しかしながら、各段階のレベルシフト回路に属するスイッチング素子１３，５３，１６，５８には、ワンショットパルスが入力されるので、オン状態にある期間が短縮される。このため、抵抗素子１４，５４，１７，５９で消費される電力、すなわち、各段階のレベルシフト回路で消費される電力が節減されるという利点が得られる。損失が低減されるので、各段階のレベルシフト回路を簡素な構成とすることも可能となり、さらにレベルシフト回路の信頼性も高められる。
【００５９】
図７では、制御信号Ａの伝達経路に、ワンショットパルス回路とラッチ回路とを介挿した例を示したが、同様に、図６に例示した検出信号の伝達経路に、ワンショットパルス回路とラッチ回路とを介挿することも可能である。その構成例を図９に示す。この電力変換装置１０４ａは、各段階のレベルシフト回路の入力側にワンショットパルス回路が接続され、出力側にラッチ回路が接続される点において、電力変換装置１０３とは特徴的に異なっている。より詳細には、電力変換装置１０４ａは、電力変換装置１０３の構成要素のうち、バッファ２２，２６、およびインバータ２５，２９に代えて、信号処理回路８０、ワンショットパルス回路８１、ラッチ回路８４、ワンショットパルス回路８５、出力側処理回路８８を備えている。電力変換装置１０４ａは、さらに、スイッチング素子８２、抵抗素子８３、スイッチング素子８６、および抵抗素子８７を備えている。
【００６０】
図９の例では、スイッチング素子８２および８６は、スイッチング素子２３および２７と同様に、ｐチャネル型の高耐圧ＭＯＳＦＥＴである。信号処理回路８０は、センス回路２１の出力信号を、駆動回路３ａとワンショットパルス回路８１とに伝える回路であり、例えばバッファを備えている。ワンショットパルス回路８１および８５は、電力変換装置１０４のワンショットパルス回路５１および５６と同様に、入力信号の立ち下がりに同期したワンショットパルスと、立ち上がりに同期したワンショットパルスとを出力する。ラッチ回路８４は、ラッチ回路５５および６０と同様に、ＳＲラッチの機能を果たす。出力側処理回路８８は、スイッチング素子２７および８６の出力信号をラッチするラッチ回路、およびこのラッチ回路の出力をマイクロコンピュータ１１へ伝えるバッファ回路とを備えている。
【００６１】
電力変換装置１０４ａにおいても、電力変換装置１０４と同様に、各段階のレベルシフト回路で消費される電力が節減されるという利点が得られる。損失が低減されるので、各段階のレベルシフト回路を簡素な構成とすることも可能となり、さらにレベルシフト回路の信頼性も高められる。
【００６２】
また、制御信号Ａの伝達経路と検出信号の伝達経路との双方に、ワンショットパルス回路とラッチ回路とを介挿することも可能である。それにより、消費電力をさらに有効に節減することができる。制御信号Ａの伝達経路と検出信号の伝達経路との双方に、ワンショットパルス回路とラッチ回路とを介挿した電力変換装置は、例えば、電力変換装置１０４（図７）と電力変換装置１０４ａ（図９）とを組み合わせることにより構成される。
【００６３】
実施の形態５．
図１０は、実施の形態５による電力変換装置の構成を示す回路図である。この電力変換装置１０５は、直流電源線ＥＥと駆動回路３ｂの電源端子との間に、２個のダイオード７０が介挿されている点において、電力変換装置１０１とは特徴的に異なっている。すなわち、駆動回路３ｂの電源端子の一方は低電位電源線ＮＮに接続され、他方はダイオード７０を通じて直流電源線ＥＥに接続されている。駆動回路３ａの一対の電源端子は、コンデンサＣ２の一端と他端とに接続されているため、駆動回路３ａの電源電圧は、直流電源１０が供給する直流電圧（例えば１５Ｖ）から、ダイオードＤＤ１およびＤＤ２の順電圧の分だけ低くなっている。電力変換装置１０５では、駆動回路３ｂの電源電圧も、直流電源１０が供給する直流電圧から、ダイオード７０の順電圧の分だけ低くなるので、双方の駆動回路３ａ，３ｂに供給される電源電圧の間の差異が減殺ないし相殺される。ｎ段のレベルシフト回路を備える一般の電力変換装置では、ダイオード７０の個数はｎ個に設定される。
【００６４】
実施の形態６．
以上の実施の形態１〜５による電力変換装置１０１〜１０６において、特定の装置部分は単一チップ化あるいはＩＣ化（集積回路化）するのが望ましい。本実施の形態６では、実施の形態１の電力変換装置１０１について、好ましい単一チップ化およびＩＣ化の例を示す。同様の単一チップ化およびＩＣ化は、他の電力変換装置１０２〜１０５についても可能である。
【００６５】
図１１に示す電力変換装置１０６では、図１１においてパワースイッチング素子１ａ，１ｂ、フリーホイールダイオード２ａ，２ｂ、容量素子Ｃ１，Ｃ２、抵抗素子Ｒ１，Ｒ２、ダイオードＤ１、抵抗素子６，ＲＲ１，ＲＲ２を除いた回路素子が単一チップに作り込まれる。それにより、装置の小型化を図ることができる。
【００６６】
図１２に示す電力変換装置１０７では、バッファ１２、スイッチング素子１３および抵抗素子１４が単一チップに作り込まれ、バッファ１５、スイッチング素子１６および抵抗素子１７が、別の単一チップに作り込まれる。それにより、装置の標準化とフレキシブル化とを図ることができる。
【００６７】
図１３に示す電力変換装置１０８では、バッファ１５、スイッチング素子１６、抵抗素子１７および駆動回路３ａが、単一チップに作り込まれる。それにより、装置の標準化とフレキシブル化とを図ることができる。
【００６８】
図１４に示す電力変換装置１０９では、バッファ１２、スイッチング素子１３、抵抗素子１４およびバッファ１５が、単一チップに作り込まれる。それにより、装置の標準化とフレキシブル化とを図ることができる。
【００６９】
図１５に示す電力変換装置１１０では、図１５において容量素子Ｃ１，Ｃ２、抵抗素子Ｒ１，Ｒ２、ダイオードＤ１、抵抗素子６，ＲＲ１，ＲＲ２を除いた回路部分が、ＩＣ化される。それにより、装置の小型化を図ることができる。
【００７０】
変形例．
以上に述べた各実施の形態の電力変換装置は、互いにその特徴を組み合わせて実施することが可能である。また、本発明の電力変換装置では、図１に示した信号レベル変換回路以外にも、信号のレベルシフトを複数段階にわたって段階的に行う信号変換レベルを、広く採用することも可能である。
【００７１】
【発明の効果】
第１の発明の装置では、複数段階にわたって制御信号がレベルシフトされるので、個々のレベルシフト回路への要求耐圧を高めることなく、装置の耐圧を高めることができる。個々のレベルシフト回路に高耐圧が要求されないので、複雑な製造工程を要することなく、かつ安定な動作を確保しつつ、装置の耐圧を向上させることができる。さらに、第１駆動回路およびｎ個のレベルシフト回路の電源電位が、分圧回路、第１ないし第ｎダイオード、および第１ないし第ｎコンデンサを用いた簡素な構成によって生成される。
【００７２】
第２の発明の装置では、複数段階にわたって検出信号がレベルシフトされるので、個々のレベルシフト回路への要求耐圧を高めることなく、装置の耐圧を高め、かつスイッチング素子の動作状態（例えば、電流および温度）を外部装置へ伝えることができる。
【００７３】
第３の発明の装置では、検出信号がワンショットパルスの形式に変換された後にレベルシフトされ、ラッチ回路でもとの波形に復元されるので、レベルシフト回路での電力損失を節減しつつ、検出信号のレベルシフトが達成される。
【００７４】
第４の発明の装置では、制御信号がワンショットパルスの形式に変換された後にレベルシフトされ、ラッチ回路でもとの波形に復元されるので、レベルシフト回路での電力損失を節減しつつ、制御信号のレベルシフトが達成される。
【００７５】
第５の発明の装置では、各レベルシフト回路が、互いに直列接続された抵抗素子とスイッチング素子とを用いて、簡素に構成される。
【００７６】
第６の発明の装置では、各レベルシフト回路が、互いに直列接続された抵抗素子とスイッチング素子とを用いて、簡素に構成される。
【００７８】
第７の発明の装置では、分圧回路が、互いに直列接続された第１ないし第ｎ抵抗素子を用いて、簡素に構成される。
【００７９】
第８の発明の装置では、前記第２ないし第ｎ抵抗素子に、ｎ−１個のダイオードがそれぞれ並列接続されているので、高速スイッチング動作が一層安定的に実現する。
【００８０】
第９の発明の装置では、互いに直列接続されたｎ個のダイオードが第２駆動回路の一方の電源端子に接続されているので、第１駆動回路の電源電圧と第２駆動回路の電源電圧との間での、第１ないし第ｎダイオードの順電圧による差異が解消される。
【００８１】
第１０の発明の装置では、第１ないし第ｎダイオードにｎ個の抵抗素子が、それぞれ並列接続されているので、高速スイッチング動作が一層安定的に実現する。
【００８２】
第１１の発明の装置では、抵抗素子が第１ダイオードに直列に接続されているので、第１ないし第ｎダイオード、および第１ないし第ｎコンデンサを流れる突入電流を低減することができる。
【００８３】
第１２の発明の装置では、第１および第２スイッチング素子の各々に、フリーホイールダイオードが接続されているので、外部にフリーホイールダイオードを接続することなく、インバータ等への利用に供することができる。
【００８４】
第１３の発明の装置では、第１電位を基準とする信号と第２電位を基準とする信号との間で、複数段階にわたって信号がレベルシフトされるので、個々のレベルシフト回路への要求耐圧を高めることなく、レベルシフト幅を拡大することができる。しかも、ｎ個のレベルシフト回路の電源電位が、分圧回路、第１ないし第ｎダイオード、および第１ないし第ｎコンデンサを用いた簡素な構成によって生成される。
【００８５】
第１４の発明の装置では、信号がワンショットパルスの形式に変換された後にレベルシフトされ、ラッチ回路でもとの波形に復元されるので、レベルシフト回路での電力損失を節減しつつ、信号のレベルシフトが達成される。
【００８６】
第１５の発明の装置では、各レベルシフト回路が、互いに直列接続された抵抗素子とスイッチング素子とを用いて、簡素に構成される。
【００８７】
第１６の発明の装置では、分圧回路が、互いに直列接続された第１ないし第ｎ抵抗素子を用いて、簡素に構成される。
【００８８】
第１７の発明の装置では、前記第２ないし第ｎ抵抗素子に、ｎ−１個のダイオードがそれぞれ並列接続されているので、第１電位と第２電位との間の電位差が高速で変化する利用形態においても、装置の安定した動作が実現する。
【００８９】
第１８の発明の装置では、第１ないし第ｎダイオードにｎ個の抵抗素子が、それぞれ並列接続されているので、第１電位と第２電位との間の電位差が高速で変化する利用形態においても、装置の安定した動作が実現する。
【００９０】
第１９の発明の装置では、抵抗素子が第１ダイオードに直列に接続されているので、第１ないし第ｎダイオード、および第１ないし第ｎコンデンサを流れる突入電流を低減することができる。
【図面の簡単な説明】
【図１】  各実施の形態による電力変換装置に用いられる信号レベル変換回路の回路図である。
【図２】  実施の形態１による電力変換装置の回路図である。
【図３】  実施の形態１による電力変換装置の検証試験に用いられた条件を示す回路図である。
【図４】  検証試験の結果を示すタイミングチャートである。
【図５】  実施の形態２による電力変換装置の回路図である。
【図６】  実施の形態３による電力変換装置の回路図である。
【図７】  実施の形態４による電力変換装置の回路図である。
【図８】  図７の電力変換装置の動作を示すタイミングチャートである。
【図９】  実施の形態４の別の例による電力変換装置の回路図である。
【図１０】  実施の形態５による電力変換装置の回路図である。
【図１１】  実施の形態６の第１の例による電力変換装置の回路図である。
【図１２】  実施の形態６の第２の例による電力変換装置の回路図である。
【図１３】  実施の形態６の第３の例による電力変換装置の回路図である。
【図１４】  実施の形態６の第４の例による電力変換装置の回路図である。
【図１５】  実施の形態６の第５の例による電力変換装置の回路図である。
【図１６】  従来技術によるインバータの回路図である。
【符号の説明】
１ａ  パワースイッチング素子（第１スイッチング素子）、１ｂ  パワースイッチング素子（第２スイッチング素子）、２ａ  第１フリーホイールダイオード、２ｂ  第２フリーホイールダイオード、３ａ  第１駆動回路、３ｂ  第２駆動回路、１３，１６，２３，２７，３６，８２，８６  スイッチング素子、１４，１７，２４，２８，３７，８３，８７  抵抗素子、２１  センス回路、５１，５６，８１，８５  ワンショットパルス回路、５５，６０，８４  ラッチ回路、８８  出力側処理回路（ラッチ回路）、７０，Ｄ１〜Ｄｎ−１  ダイオード、１００  信号レベル変換装置、１０１〜１１０  電力変換装置、Ａ  第１制御信号、Ｂ  第２制御信号、Ｃ１〜Ｃｎ  第１〜第ｎコンデンサ、ＤＶ  分圧回路、ＤＤ１〜ＤＤｎ  第１ないし第ｎダイオード、Ｉ１〜Ｉｎ  レベルシフト回路、Ｌ０，ＮＮ  第１電位線、Ｌｎ，ＯＵＴ  第２電位線、Ｒ１〜Ｒｎ  第１〜第ｎ抵抗素子。
【図１】
0004462776.tif 000002
【図２】
0004462776.tif 000003
【図３】
0004462776.tif 000004
【図４】
0004462776.tif 000005
【図５】
0004462776.tif 000006
【図６】
0004462776.tif 000007
【図７】
0004462776.tif 000008
【図８】
0004462776.tif 000009
【図９】
0004462776.tif 000010
【図１０】
0004462776.tif 000011
【図１１】
0004462776.tif 000012
【図１２】
0004462776.tif 000013
【図１３】
0004462776.tif 000014
【図１４】
0004462776.tif 000015
【図１５】
0004462776.tif 000016
【図１６】
0004462776.tif 000017