(57)【特許請求の範囲】
【請求項１】
半導体層上に形成された非磁性金属アモルファス層と、
前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、
前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金と、
を積層した構造を有することを特徴とする積層体。
【請求項２】
半導体層上に形成された非磁性金属アモルファス層と、
前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、
前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金と、
を積層した構造を有するソース及びドレイン電極を具備することを特徴とするスピンＭＯＳ電界効果トランジスタ。
【請求項３】
半導体層上に形成された絶縁体アモルファス層と、前記絶縁体アモルファス層上に形成され、（００１）配向したＭｇＯ層とを有するトンネルバリア層と、
前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金と、
を積層した構造を有し、
前記絶縁体アモルファス層は、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ビスマス、フッ化マグネシウム、フッ化カルシウム、チタン酸ストロンチウム、ランタンアルミネート、酸化窒化アルミニウム、酸化ハフニウムの少なくともいずれかを含むことを特徴とする積層体。
【請求項４】
半導体層上に形成された絶縁体アモルファス層と、前記絶縁体アモルファス層上に形成され、（００１）配向したＭｇＯ層とを有するトンネルバリア層と、
前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金と、
を積層した構造を有するソース及びドレイン電極を具備し、
前記絶縁体アモルファス層は、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ビスマス、フッ化マグネシウム、フッ化カルシウム、チタン酸ストロンチウム、ランタンアルミネート、酸化窒化アルミニウム、酸化ハフニウムの少なくともいずれかを含むことを特徴とするスピンＭＯＳ電界効果トランジスタ。
【請求項５】
多結晶金属層上に形成された非磁性金属アモルファス層と、
前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、
前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金と、
を積層した構造を有することを特徴とする積層体。
【請求項６】
電極層上に形成された非磁性金属アモルファス層と、
前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、
前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金からなる第１強磁性層と、
前記第１強磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成された第２強磁性層と、
を積層した構造を有することを特徴とするトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistance effect）素子。
【請求項７】
電極層上に形成された絶縁体アモルファス層と、
前記絶縁体アモルファス層上に形成され、（００１）配向したＭｇＯ層と、
前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金からなる第１強磁性層と、
前記第１強磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成された第２強磁性層と、
を積層した構造を有し、
前記絶縁体アモルファス層は、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ビスマス、フッ化マグネシウム、フッ化カルシウム、チタン酸ストロンチウム、ランタンアルミネート、酸化窒化アルミニウム、酸化ハフニウムの少なくともいずれかを含むことを特徴とするトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistance effect）素子。
【請求項８】
前記半導体層は、Ｓｉ、ＧｅもしくはＳｉ−Ｇｅからなることを特徴とする請求項１または３に記載の積層体。
【請求項９】
前記半導体層は、Ｓｉ、ＧｅもしくはＳｉ−Ｇｅからなることを特徴とする請求項２または４に記載のスピンＭＯＳ電界効果トランジスタ。
【請求項１０】
前記非磁性金属アモルファス層は、Ｅｒ（エルビウム）、Ｙｂ（イッテルビウム）、Ｙ（イットリウム）、Ｇｄ（ガドリウム）、Ｄｙ（ジスプロシウム）の希土類元素、またはＡｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｔａ（タンタル）、Ｃ（炭素）、Ｚｒ（ジリコニウム）、Ｉｎ（インジウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｍｇ（マグネシウム）の非磁性元素の少なくともいずれかを含むことを特徴とする請求項１または５に記載の積層体。
【請求項１１】
前記非磁性金属アモルファス層は、Ｅｒ（エルビウム）、Ｙｂ（イッテルビウム）、Ｙ（イットリウム）、Ｇｄ（ガドリウム）、Ｄｙ（ジスプロシウム）の希土類元素、またはＡｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｔａ（タンタル）、Ｃ（炭素）、Ｚｒ（ジリコニウム）、Ｉｎ（インジウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｍｇ（マグネシウム）の非磁性元素の少なくともいずれかを含むことを特徴とする請求項２に記載のスピンＭＯＳ電界効果トランジスタ。
【請求項１２】
前記非磁性金属アモルファス層は、Ｅｒ（エルビウム）、Ｙｂ（イッテルビウム）、Ｙ（イットリウム）、Ｇｄ（ガドリウム）、Ｄｙ（ジスプロシウム）の希土類元素、またはＡｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｔａ（タンタル）、Ｃ（炭素）、Ｚｒ（ジリコニウム）、Ｉｎ（インジウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｍｇ（マグネシウム）の非磁性元素の少なくともいずれかを含むことを特徴とする請求項６に記載のトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistance effect）素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホイスラー合金を有する積層体及びこの積層体を用いた半導体装置に関し、例えばホイスラー合金を有する積層体をソース／ドレインに用いたスピンＭＯＳ電界効果トランジスタ、磁気記憶装置、及びトンネル磁気抵抗ヘッド（ＴＭＲヘッド）に関する。
【背景技術】
【０００２】
近年、強磁性体/絶縁体/強磁性体のサンドイッチ構造で構成されるトンネル磁気抵抗効果(ＴＭＲ:Tunneling Magneto Resistance effect)素子を、記憶素子として用いた磁気記憶装置(ＭＲＡＭ:Magnetic Random Access Memory)への応用が提案されている。これは一つの強磁性体層のスピンを固定し(固定層)、もう一つの強磁性体層のスピンを制御する(フリー層)ことによってサンドイッチ構造間の抵抗を変化させ、メモリとして利用するものである。固定層とフリー層のスピンが平行の場合は抵抗が小さく、反平行の場合は抵抗が大きくなる。このスピン効率の指標となる磁気抵抗変化率(ＴＭＲ比)は数年前までは室温下で数１０％であったが最近では５００％にまで達し、ＭＲＡＭに限らず、さまざまなスピンデバイスとしての可能性が拡がっている。その一つにスピンＭＯＳ電界効果トランジスタ（スピンＭＯＳＦＥＴ）が提案されている。これは、通常のＭＯＳＦＥＴに強磁性体を組み合わせることでキャリアにスピンの自由度を付加したものである。
【０００３】
高効率な磁気記憶装置やスピンＭＯＳＦＥＴなどを実現するためには、ＴＭＲ比を大きくすることが重要である。そのためにはスピン偏極率(Ｐ)の大きい強磁性体を用いることが必要で、Ｐ＝１００％のハーフメタル材料を用いれば、Julliereの法則からＴＭＲ比は無限大を示すと考えられている。室温ハーフメタル材料の候補としては、ＣｒＯ２、Ｆｅ３Ｏ４、ホイスラー合金などがあり、近年ではＣｏ基ホイスラー合金で高いＴＭＲ比が実現しており、これらを用いたスピンデバイスが期待される。ホイスラー合金とは、Ｘ２ＹＺの化学組成をもつ金属間化合物の総称であり、ここで、Ｘは周期表上で、Ｃｏ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素、ＹはＭｎ、ＶあるいはＴｉ族の遷移金属、ＺはIII族からＶ族の典型元素である。
【０００４】
しかし、これまでホイスラー合金において高いＴＭＲ比を実現するためには、積層構造を形成する際、結晶構造が規則的なエピタキシャル成長が必要不可欠となっており（例えば、非特許文献１参照）、ホイスラー合金をスピンデバイスに用いるためには高い結晶性が必要とされてきた。特に、スピンＭＯＳＦＥＴにホイスラー合金を用いる場合、半導体層上にホイスラー合金をエピタキシャル成長させる技術が必要不可欠となる。
【０００５】
また、本発明に関連する従来技術として、アモルファス層上に、（００１）配向したＭｇＯ層を形成できることが開示されている（例えば、非特許文献２参照）。
【非特許文献１】N. Tezuka, et.al., J.Appl. Phys. 99(2006)08T314
【非特許文献２】S. Yuasa, et.al., Appl. Phys. Lett. 87(2005)242503
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、半導体層上にエピタキシャル成長したホイスラー合金を有する積層体、及び前記ホイスラー合金を有する積層体を用いたスピンＭＯＳ電界効果トランジスタ及びトンネル磁気抵抗効果素子などの半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１実施態様の積層体は、半導体層上に形成された非磁性金属アモルファス層と、前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金とを積層した構造を有することを特徴とする。
【００１０】
本発明の第２施態様のスピンＭＯＳ電界効果トランジスタは、半導体層上に形成された非磁性金属アモルファス層と、前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金とを積層した構造を有するソース及びドレイン電極を具備することを特徴とする。
【００１１】
本発明の第３実施態様の積層体は、半導体層上に形成された絶縁体アモルファス層と、前記絶縁体アモルファス層上に形成され、（００１）配向したＭｇＯ層とを有するトンネルバリア層と、前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金とを積層した構造を有し、前記絶縁体アモルファス層は、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ビスマス、フッ化マグネシウム、フッ化カルシウム、チタン酸ストロンチウム、ランタンアルミネート、酸化窒化アルミニウム、酸化ハフニウムの少なくともいずれかを含むことを特徴とする。
【００１２】
本発明の第４実施態様のスピンＭＯＳ電界効果トランジスタは、半導体層上に形成された絶縁体アモルファス層と、前記絶縁体アモルファス層上に形成され、（００１）配向したＭｇＯ層とを有するトンネルバリア層と、前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金とを積層した構造を有するソース及びドレイン電極を具備し、前記絶縁体アモルファス層は、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ビスマス、フッ化マグネシウム、フッ化カルシウム、チタン酸ストロンチウム、ランタンアルミネート、酸化窒化アルミニウム、酸化ハフニウムの少なくともいずれかを含むことを特徴とする。
【００１３】
本発明の第５実施態様の積層体は、多結晶金属層上に形成された非磁性金属アモルファス層と、前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金とを積層した構造を有することを特徴とする。
【００１４】
本発明の第６実施態様のトンネル磁気抵抗効果（ＴＭＲ）素子は、電極層上に形成された非磁性金属アモルファス層と、前記非磁性金属アモルファス層上に形成され、（００１）配向したＭｇＯ層と、前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金からなる第１強磁性層と、前記第１強磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成された第２強磁性層とを積層した構造を有することを特徴とする。
【００１５】
本発明の第７実施態様のトンネル磁気抵抗効果（ＴＭＲ）素子は、電極層上に形成された絶縁体アモルファス層と、前記絶縁体アモルファス層上に形成され、（００１）配向したＭｇＯ層と、前記ＭｇＯ層上に形成され、エピタキシャル成長したホイスラー合金からなる第１強磁性層と、前記第１強磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成された第２強磁性層とを積層した構造を有し、前記絶縁体アモルファス層は、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ビスマス、フッ化マグネシウム、フッ化カルシウム、チタン酸ストロンチウム、ランタンアルミネート、酸化窒化アルミニウム、酸化ハフニウムの少なくともいずれかを含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、半導体層上にエピタキシャル成長したホイスラー合金を有する積層体、及び前記ホイスラー合金を有する積層体を用いたスピンＭＯＳ電界効果トランジスタ及びトンネル磁気抵抗効果素子などの半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の実施形態を図面を参照して説明する。説明に際し、全図にわたり共通する部分には共通する参照符号を付す。
【００１８】
［第１実施形態］
まず、本発明の第１実施形態のホイスラー合金を有する積層体について説明する。図１は、第１実施形態のホイスラー合金を有する積層体の構造を示す断面図である。
【００１９】
第１実施形態の積層体は、図１に示すように、半導体基板３１の表面領域にイオン注入法によって形成された不純物拡散層３２、（００１）配向したＭｇＯ層３３、及びエピタキシャル成長したホイスラー合金３４が順次積層された構造を有している。詳述すると、半導体基板３１の表面領域には、イオン注入法により形成された不純物拡散層３２が形成されている。この不純物拡散層３２上には、（００１）配向したＭｇＯ層３３が形成されている。さらに、ＭｇＯ層３３上には、エピタキシャル成長したホイスラー合金３４が形成されている。なお、半導体基板３１は、少なくとも表面にＳｉ単結晶、Ｇｅ単結晶、Ｓｉ−Ｇｅ単結晶を有する基板、またはＳＯＩ(Silicon on Insulator)基板からなる。ホイスラー合金とは、Ｘ２ＹＺの化学組成をもつ金属間化合物の総称であり、ここで、Ｘは周期表上で、Ｃｏ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素、ＹはＭｎ、ＶあるいはＴｉ族の遷移金属、ＺはIII族からＶ族の典型元素である。また、イオン注入は、通常のＡｒなどを用いたイオンミリング法で行ってもよい。
【００２０】
次に、半導体基板３１に不純物拡散層３２を形成するためのイオン注入条件について説明する。置換するイオン候補としては、Ｐ(リン)、Ａｓ(砒素)、Ｂ(ボロン)などを用いることができる。イオン注入時のプロジェクションレンジは２０ｎｍ以下が望ましく、加速電圧は２０ｋｅＶ以下が望ましい。不純物拡散層３２のキャリア濃度は、１０１８／ｃｍ３〜１０２０／ｃｍ３とする。
【００２１】
次に、アニール条件について説明する。アニール方法としては、通常のアニールの他、ＲＴＡ(Rapid thermal annealing)を用いてもよい。アニールの実施時期は、ＭｇＯ層３３の形成後に行っても良いし、またホイスラー合金３４の形成後に行っても良い。望ましくは、ＭｇＯ層３３の形成後に行うほうがよい。ＭｇＯ層３３の形成後にアニールを行えば、ＭｇＯ層３３の結晶性が向上し、すなわち配向性が良くなり、ホイスラー合金３４の結晶性をより向上させることができる。
【００２２】
第１実施形態の積層体においては、半導体基板３１の表面領域にイオン注入を行い、不純物拡散層３２を形成すると、不純物拡散層３２中の結晶構造が乱される。結晶構造が乱された不純物拡散層３２上にＭｇＯ層３３を形成すると、ＭｇＯ層３３は（００１）配向して成長する。（００１）配向したＭｇＯ層３３上に、エピタキシャル成長法によりホイスラー合金を形成する。このようにして、エピタキシャル成長したホイスラー合金３４をＭｇＯ層３３上に形成することが可能となり、よって半導体基板３１上にエピタキシャル成長したホイスラー合金３４を形成することが可能となる。
【００２３】
［第２実施形態］
次に、本発明の第２実施形態のホイスラー合金を有する積層体を用いたスピンＭＯＳＦＥＴについて説明する。図２は、第２実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【００２４】
図２に示すように、半導体基板３５の表面領域には、ソースまたはドレイン部としての不純物拡散層３６がイオン注入法によって形成されている。不純物拡散層３６上には、（００１）配向したＭｇＯ層３７が形成され、このＭｇＯ層３７上にはエピタキシャル成長したホイスラー合金３８が形成されている。さらに、ソースとドレインとの間の半導体基板３５上にはゲート絶縁膜３９ａが形成され、このゲート絶縁膜３９ａ上にはゲート電極３９が形成されている。
【００２５】
次に、図２に示したスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板３５にイオン注入法およびアニールを用いてチャネル領域を形成した後、半導体基板３５上に、例えばシリコン酸化膜３９ａ及び多結晶シリコン膜３９を順次形成する。次に、半導体基板３５上において、ソースおよびドレインが形成される部分のシリコン酸化膜３９ａ及び多結晶シリコン膜３９をエッチングにより除去し、図３に示すように、ゲート絶縁膜３９ａ及びゲート電極３９を形成する。続いて、図２に示すように、ソースおよびドレインが形成される半導体基板３５の表面領域にイオン注入法により不純物拡散層３６を形成する。次に、不純物拡散層３６上に、スパッタ法により（００１）配向したＭｇＯ層３７を形成する。さらに、ＭｇＯ層３７上に、エピタキシャル成長したホイスラー合金３８を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ法などを用いて、ＭｇＯ層３７及びホイスラー合金３８をパターニングしてソース電極及びドレイン電極を形成する。
【００２６】
次に、スピンＭＯＳＦＥＴにおける不純物拡散層３６を形成するためのイオン注入条件について説明する。置換するイオン候補としては、Ｐ(リン)、Ａｓ(砒素)、Ｂ(ボロン)などを用いることができる。プロジェクションレンジは２０ｎｍ以下が望ましく、加速電圧は２０ｋｅＶ以下が好ましい。不純物拡散層３６におけるキャリア濃度は、１０１８／ｃｍ３〜１０２０／ｃｍ３とする。次に、アニール条件について説明する。アニール方法としては、通常のアニールの他、ＲＴＡ(Rapid thermal annealing)を用いてもよい。アニールの実施時期は、ＭｇＯ層３３の形成後に行っても良いし、またホイスラー合金３４の形成後に行っても良い。望ましくは、ＭｇＯ層３３の形成後に行うほうよい。ＭｇＯ層３３の形成後にアニールを行えば、ＭｇＯ層３３の結晶性が向上し、すなわち配向性が良くなり、ホイスラー合金３４の結晶性をより向上させることができる。
【００２７】
［第３実施形態］
次に、本発明の第３実施形態のホイスラー合金を有する積層体について説明する。図４は、第３実施形態のホイスラー合金を有する積層体の構造を示す断面図である。
【００２８】
第３実施形態の積層体は、図４に示すように、半導体基板または多結晶金属下地層１６上に、非磁性金属アモルファス層１７、（００１）配向したＭｇＯ層１８、エピタキシャル成長したホイスラー合金１９が順次積層された構造を有している。詳述すると、半導体基板または多結晶金属下地層１６上には、非磁性金属アモルファス層１７が形成されている。この非磁性金属アモルファス層１７上には、（００１）配向したＭｇＯ層１８が形成されている。さらに、（００１）配向したＭｇＯ層１８上には、エピタキシャル成長したホイスラー合金１９が形成されている。
【００２９】
第３実施形態の積層体においては、半導体基板または多結晶金属下地層１６上に非磁性金属アモルファス層１７を形成し、この非磁性金属アモルファス層１７上にＭｇＯ層を形成すると、ＭｇＯ層１８は（００１）配向して成長する。（００１）配向したＭｇＯ層１８上に、エピタキシャル成長したホイスラー合金１９を形成する。これにより、エピタキシャル成長したホイスラー合金１９を、ＭｇＯ層１８上に形成することが可能である。以上により、半導体基板または多結晶金属下地層１６上にエピタキシャル成長したホイスラー合金１９を形成することが可能となる。
【００３０】
［第４実施形態］
次に、本発明の第４実施形態のホイスラー合金を有する積層体を用いたスピンＭＯＳＦＥＴについて説明する。図５は、第４実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【００３１】
図５に示すように、半導体基板２０上には、ソースまたはドレイン部としての非磁性金属アモルファス層２１が形成されている。非磁性金属アモルファス層２１上には、（００１）配向したＭｇＯ層２２が形成され、このＭｇＯ層２２上にはエピタキシャル成長したホイスラー合金２３が形成されている。さらに、ソースとドレインとの間の半導体基板２０上にはゲート絶縁膜２４ａが形成され、このゲート絶縁膜２４ａ上にはゲート電極２４が形成されている。
【００３２】
なお、前述したソースおよびドレインは、図６に示すような埋め込み型で構成されていてもよい。図６は、第４実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの構造を示す断面図である。図６に示すように、半導体基板２５に加工された凹部（ソースまたはドレインが形成されるべき部分）には、非磁性金属アモルファス層２６が形成されている。この非磁性金属アモルファス層２６上には、（００１）配向したＭｇＯ層２７が形成され、ＭｇＯ層２７上にはエピタキシャル成長したホイスラー合金２８が形成されている。さらに、ソースとドレインとの間の半導体基板２５上にはゲート絶縁膜３０ａが形成され、このゲート絶縁膜３０ａ上にはゲート電極３０が形成されている。ゲート電極３０の側面には、側壁膜２９が形成されている。
【００３３】
次に、図５に示したスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板２０にイオン注入法およびアニールを用いてチャネル領域を形成した後、半導体基板２０上に、例えばシリコン酸化膜２４ａ及び多結晶シリコン膜２４を順次形成する。次に、半導体基板２０上において、ソースおよびドレインが形成される部分のシリコン酸化膜２４ａ及び多結晶シリコン膜２４をエッチングにより除去し、図７に示すように、ゲート絶縁膜２４ａ及びゲート電極２４を形成する。続いて、図５に示すように、ソースおよびドレインが形成される半導体基板２０上に、非磁性金属アモルファス層２１を形成する。この非磁性金属アモルファス層２１上に、（００１）配向したＭｇＯ層２２を形成する。さらに、ＭｇＯ層２２上にエピタキシャル成長したホイスラー合金２３を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ法などを用いて、非磁性金属アモルファス層２１、ＭｇＯ層２２及びホイスラー合金２３をパターニングしてソース電極及びドレイン電極を形成する。
【００３４】
次に、図６に示したスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板２５にイオン注入法およびアニールを用いてチャネル領域を形成した後、半導体基板２５上に、例えばシリコン酸化膜３０ａ及び多結晶シリコン膜３０を順次形成する。次に、半導体基板２５上において、ソースおよびドレインが形成される部分のシリコン酸化膜３０ａ及び多結晶シリコン膜３０をエッチングにより除去し、図８に示すように、ゲート絶縁膜３０ａ及びゲート電極３０を形成する。続いて、半導体基板２５上及びゲート電極３０上に絶縁膜２９を形成する。そして、この絶縁膜２９をエッチバックしてゲート電極３０の側面に側壁膜２９を形成する。次に、半導体基板２５において、ソースおよびドレインが形成される部分の半導体基板２５をエッチングにより除去し、図９に示すように、半導体基板２５に凹部を形成する。
【００３５】
次に、図６に示すように、半導体基板２５の凹部内に非磁性金属アモルファス層２６を形成する。この非磁性金属アモルファス層２６上に、（００１）配向したＭｇＯ層２７を形成する。さらに、ＭｇＯ層２７上に、エピタキシャル成長したホイスラー合金２８を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ法などを用いて、非磁性金属アモルファス層２６、ＭｇＯ層２７及びホイスラー合金２８をパターニングしてソース電極及びドレイン電極を形成する。
【００３６】
以上に説明した第３、第４実施形態において、非磁性金属アモルファス層１７、２１、２６の材料としては、Ｅｒ（エルビウム）、Ｙｂ（イッテルビウム）、Ｙ（イットリウム）、Ｇｄ（ガドリウム）、Ｄｙ（ジスプロシウム）などの希土類元素や、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｔａ（タンタル）、Ｃ（炭素）、Ｚｒ（ジリコニウム）、Ｉｎ（インジウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｐｔ（白金）、Ｎｉ（ニッケル）、Ｍｇ（マグネシウム）などの非磁性元素を用いることができる。
【００３７】
第４実施形態のスピンＭＯＳＦＥＴにおいては、ソース及びドレイン部から供給されるスピンを持ったキャリアは、バリア層であるＭｇＯ（００１）層をトンネルすることによって伝導する。その際、前述した非磁性金属アモルファス層において、スピン緩和を小さくするために非磁性体を用いることにより、スピンＭＯＳＦＥＴとして機能することが可能となる。
【００３８】
［第５実施形態］
次に、本発明の第５実施形態のホイスラー合金を有する積層体について説明する。図１０は、第５実施形態のホイスラー合金を有する積層体の構造を示す断面図である。
【００３９】
第５実施形態の積層体は、図１０に示すように、半導体基板または多結晶金属下地層１上に、絶縁体アモルファス層２、（００１）配向したＭｇＯ層３、エピタキシャル成長したホイスラー合金４が順次積層された構造を有している。詳述すると、半導体基板または多結晶金属下地層１上には、絶縁体アモルファス層２が形成されている。この絶縁体アモルファス層２上には、（００１）配向したＭｇＯ層３が形成されている。さらに、（００１）配向したＭｇＯ層３上には、エピタキシャル成長したホイスラー合金４が形成されている。
【００４０】
第５実施形態の積層体においては、半導体基板または多結晶金属下地層１上に絶縁体アモルファス層２を形成し、この絶縁体アモルファス層２上にＭｇＯ層を形成すると、ＭｇＯ層３は（００１）配向して成長することを我々は見出した。さらに、ホイスラー合金４は、（００１）配向したＭｇＯ層３上でエピタキシャル成長する。これにより、エピタキシャル成長したホイスラー合金４を、ＭｇＯ層３上に形成することが可能である。以上により、半導体基板または多結晶金属下地層１上にエピタキシャル成長したホイスラー合金４を形成することが可能となる。
【００４１】
［第６実施形態］
次に、本発明の第６実施形態のホイスラー合金を有する積層体を用いたスピンＭＯＳＦＥＴについて説明する。図１１は、第６実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【００４２】
図１１に示すように、半導体基板５上には、ソースまたはドレイン部としての絶縁体アモルファス層６が形成されている。絶縁体アモルファス層６上には、（００１）配向したＭｇＯ層７が形成され、このＭｇＯ層７上にはエピタキシャル成長したホイスラー合金８が形成されている。さらに、ソースとドレインとの間の半導体基板５上にはゲート絶縁膜９ａが形成され、このゲート絶縁膜９ａ上にはゲート電極９が形成されている。
【００４３】
なお、前述したソースおよびドレインは、図１２に示すような埋め込み型で構成されていてもよい。図１２は、第６実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの構造を示す断面図である。図１２に示すように、半導体基板１０に加工された凹部（ソースまたはドレインが形成されるべき部分）には、絶縁体アモルファス層１１が形成されている。この絶縁体アモルファス層１１上には、（００１）配向したＭｇＯ層１２が形成されている。ＭｇＯ層１２上には、エピタキシャル成長したホイスラー合金１３が形成されている。さらに、ソースとドレインとの間の半導体基板１０上にはゲート絶縁膜１４ａが形成され、このゲート絶縁膜１４ａ上にはゲート電極１４が形成されている。ゲート電極１４の側面には、側壁膜１５が形成されている。
【００４４】
次に、図１１に示したスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板５にイオン注入法およびアニールを用いてチャネル領域を形成した後、半導体基板５上に、例えばシリコン酸化膜９ａ及び多結晶シリコン膜９を順次形成する。次に、半導体基板５上において、ソースおよびドレインが形成される部分のシリコン酸化膜９ａ及び多結晶シリコン膜９をエッチングにより除去し、図１３に示すように、ゲート絶縁膜９ａ及びゲート電極９を形成する。続いて、図１１に示すように、ソースおよびドレインが形成される半導体基板５上に、絶縁体アモルファス層６を形成する。この絶縁体アモルファス層６上に、（００１）配向したＭｇＯ層７を形成する。さらに、ＭｇＯ層７上にエピタキシャル成長したホイスラー合金８を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ法などを用いて、絶縁体アモルファス層６、ＭｇＯ層７及びホイスラー合金８をパターニングしてソース電極及びドレイン電極を形成する。
【００４５】
次に、図１２に示したスピンＭＯＳＦＥＴの製造方法について説明する。まず、半導体基板１０にイオン注入法およびアニールを用いてチャネル領域を形成した後、半導体基板１０上に、例えばシリコン酸化膜１４ａ及び多結晶シリコン膜１４を順次形成する。次に、半導体基板１０上において、ソースおよびドレインが形成される部分のシリコン酸化膜１４ａ及び多結晶シリコン膜１４をエッチングにより除去し、図１４に示すように、ゲート絶縁膜１４ａ及びゲート電極１４を形成する。続いて、半導体基板１０上及びゲート電極１４上に絶縁膜１５を形成する。そして、この絶縁膜１５をエッチバックしてゲート電極１４の側面に側壁膜１５を形成する。次に、半導体基板１０において、ソースおよびドレインが形成される部分の半導体基板１０をエッチングにより除去し、図１５に示すように、半導体基板１０に凹部を形成する。
【００４６】
次に、図１２に示すように、半導体基板１０の凹部内に絶縁体アモルファス層１１を形成する。この絶縁体アモルファス層１１上に、（００１）配向したＭｇＯ層１２を形成する。さらに、ＭｇＯ層１２上に、エピタキシャル成長したホイスラー合金１３を形成する。続いて、リフトオフ法またはイオンミリング法、ＲＩＥ法などを用いて、絶縁体アモルファス層１１、ＭｇＯ層１２及びホイスラー合金１３をパターニングしてソース電極及びドレイン電極を形成する。
【００４７】
以上に説明した第５、第６実施形態において、絶縁体アモルファス層２、６、１１の材料としては、酸化マグネシウム、酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ビスマス、フッ化マグネシウム、フッ化カルシウム、チタン酸ストロンチウム、ランタンアルミネート、酸化窒化アルミニウム、酸化ハフニウムなどの各種の絶縁体を用いることができる。
【００４８】
バリア層となる絶縁体アモルファス層２、６、１１とＭｇＯ（００１）層３、７、１２とを合わせた膜厚は、キャリアのスピン緩和が起こらず、かつキャリアがトンネル可能な膜厚が望ましく、スピン拡散長より十分小さい３ｎｍ以下が望ましい。
【００４９】
前述した第６実施形態のスピンＭＯＳＦＥＴでは、移動度を向上させるために絶縁体アモルファス層６、１１は５ｎｍより薄く、より好ましくは３ｎｍより薄いことが好ましい。特に、情報書き込みにスピン注入法を用いる場合、トンネルバリアの破壊を防ぐために１．２ｎｍ以下の膜厚にする必要がある。
【００５０】
［第７実施形態］
次に、本発明の第７実施形態のＭＲＡＭについて説明する。このＭＲＡＭにおけるメモリセルには、ホイスラー合金を有する積層体をＭＴＪ（Magnetic tunnel junction）素子を用いている。図１６は、第７実施形態のＭＲＡＭにおけるメモリセルの構造を示す断面図である。
【００５１】
第７実施形態のＭＲＡＭにおけるメモリセルは、図１６に示すように、半導体基板４０に形成されたトランジスタ上に、電極層、多結晶金属下地配線４７、ＭＴＪ素子４８、金属ビア（または金属ハードマスク）４９を順次形成し、その上にビット線５０を形成した構造を有している。
【００５２】
以下に、ＭＲＡＭにおけるメモリセルの構造を詳述する。半導体基板４０には素子分離領域４１が形成され、素子分離領域４１に挟まれた半導体基板にはソース領域またはドレイン領域４２が形成されている。ソース領域とドレイン領域との間の半導体基板４０上には、ゲート絶縁膜４３が形成されている。さらに、このゲート絶縁膜４３上には、ゲート電極４４が形成されている。また、半導体基板４０上には層間絶縁膜４５が形成され、ソース領域またはドレイン領域４２上の層間絶縁膜４５内には、コンタクトプラグ４６を介して第１配線Ｍ１、第２配線Ｍ２、第３配線Ｍ３が順次形成されている。第３配線Ｍ３上のコンタクトプラグ４６上には、多結晶金属下地配線４７が形成されている。この多結晶金属下地配線４７上には、ＭＴＪ素子４８が形成されている。さらに、ＭＴＪ素子４８上には金属ビア（または金属ハードマスク）４９が形成され、この金属ビア４９上にはビット線５０が形成されている。
【００５３】
ここで、ＭＴＪ素子４８は、多結晶金属下地配線４７上に、アモルファス層（非磁性金属アモルファス層または絶縁体アモルファス層）５１を形成し、（００１）配向したＭｇＯ層５２、エピタキシャル成長したホイスラー合金／トンネルバリア／ホイスラー合金を順次積層した構造を有している。
【００５４】
ＭＴＪ素子４８の詳細な断面構造を図１７（ａ）または図１７（ｂ）に示す。図１７（ａ）に示すように、アモルファス層５１上にはＭｇＯ層５２が形成され、このＭｇＯ層５２上には体心立方格子(ｂｃｃ)構造を有する金属層（ｂｃｃ下地層）５３が形成されている。ｂｃｃ下地層５３上には、ホイスラー合金５４、トンネルバリア層（例えば、ＭｇＯ層）５５、ホイスラー合金５６、ＣｏＦｅ層５７、反強磁性層５８、キャップ層５９が順次形成されている。また、ＭＴＪ素子４８の他の断面構造は、図１７（ｂ）に示すように、アモルファス層５１上には、ＭｇＯ層５２、ｂｃｃ下地層５３、ホイスラー合金５４、トンネルバリア層（例えば、ＭｇＯ層）５５、ホイスラー合金５６、ＣｏＦｅ層５７、Ｒｕ層６０、ＣｏＦｅ層６１、反強磁性層５８、キャップ層５９が順次形成されている。
【００５５】
ここでは、ホイスラー合金５４の結晶性を向上させるため、（００１）配向したＭｇＯ層５２とエピタキシャル成長したホイスラー合金５４との界面に、前述したように、体心立方格子（ｂｃｃ）構造を有する金属層５３を形成している。ｂｃｃ構造を有する金属層５３としては、Ｃｒ（クロム）、Ｆｅ（鉄）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｗ（タングステン）、またはこれらの合金などを用いることができる。なお、体心立方格子構造を有する金属層５３は必ず必要なものではなく、（００１）配向したＭｇＯ層５２上に直接、エピタキシャル成長したホイスラー合金５４を形成してもよい。
【００５６】
［第８実施形態］
次に、本発明の第８実施形態のＴＭＲヘッドについて説明する。このＴＭＲヘッドは、ＭＴＪ素子を用いて形成されており、ハードディスクドライブ（ＨＤＤ）に使用される。図１８（ａ）及び図１８（ｂ）は、第８実施形態のＴＭＲヘッドの構造を示す断面図である。
【００５７】
このＴＭＲヘッドは、図１８（ａ）または図１８（ｂ）に示すように、ＭＴＪ素子が下部電極層７０と上部電極層７９の間に配置された構造を有している。ここでＭＴＪ素子は、下部電極７０上にアモルファス層（非磁性金属アモルファス層または絶縁体アモルファス層）７１、（００１）配向したＭｇＯ層７２、エピタキシャル成長したホイスラー合金７３を順次積層した構造を有している。詳述すると、図１８（ａ）に示すように、下部電極層（磁気シールド層）７０上には、アモルファス層７１、ＭｇＯ層７２、ホイスラー合金７３、トンネルバリア層（例えば、ＭｇＯ層）７４、ホイスラー合金７５、ＣｏＦｅ層７６、反強磁性層７７、キャップ層７８が順次形成されている。さらに、キャップ層７８上には、上部電極層（磁気シールド層）７９が形成されている。
【００５８】
また、ホイスラー合金７３の結晶性を向上させるため、図１８（ｂ）に示すように、（００１）配向したＭｇＯ層７２とエピタキシャル成長したホイスラー合金７３との界面に体心立方格子（ｂｃｃ）構造を有する金属層８０を形成してもよい。ｂｃｃ構造を有する金属層８０としては、Ｃｒ（クロム）、Ｆｅ（鉄）、Ｖ（バナジウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｗ（タングステン）などを用いることができる。
【００５９】
以上に説明した第７、第８実施形態においては、バリア層となる絶縁体アモルファス層５１，７１とＭｇＯ（００１）層５２，７２とを合わせた膜厚は、キャリアのスピン緩和が起こらず、かつキャリアがトンネル可能な膜厚が望ましく、スピン拡散長より十分小さい３ｎｍ以下が望ましい。
【００６０】
また、前述した各実施形態において、半導体基板は、Ｓｉ単結晶、またはＧｅ単結晶、Ｓｉ-Ｇｅ単結晶を有する基板、またはＳＯＩ(Silicon on Insulator)基板からなる。また、絶縁体アモルファス層は、ＭｇＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＢｉＯ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ａｌ−Ｎ−Ｏ、ＨｆＯなどからなる。非磁性金属アモルファス層は、Ｅｒ、Ｙｂ、Ｙ、Ｇｄ、Ｄｙなどの希土類元素や、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｒｕ、Ｔａ、Ｃ、Ｚｒ、Ｉｎ、Ｉｒ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｍｇなどの非磁性元素からなる。
【００６１】
以下、実施例を参照して本発明の実施形態をさらに詳細に説明する。
【００６２】
（実施例１）
本発明の実施例１として、ホイスラー合金を有する積層体を作製した。その作製手順を以下に示す。図１９は、実施例１のホイスラー合金を有する積層体の構造を示す断面図である。
【００６３】
（００１）配向したシリコン半導体単結晶基板６４上に、アモルファス層である自然酸化膜（ＳｉＯ２）６５が形成されている。シリコン基板６４上の自然酸化膜６５に対してスパッタクリーニングを行い、自然酸化膜６５の表面をクリーニングする。次に、自然酸化膜６５上に、スパッタ法によりＭｇＯ層６６を厚さ５ｎｍ形成する。さらに、ＭｇＯ層６６上に、スパッタ法によりＣｏ２ＦｅＡｌ０．５Ｓｉ０．５からなるホイスラー合金６７を厚さ１０ｎｍ形成する。
【００６４】
上記の手順で作製した実施例１の積層体において、電子線回折法により各層での反射高速電子回折(ＲＨＥＥＤ;Reflection High-Energy Electron Diffraction)像を観察した。図２０（ａ）は自然酸化膜（ＳｉＯ２）６５のＲＨＥＥＤ像を示し、図２０（ｂ）はＭｇＯ層６６のＲＨＥＥＤ像を、図２０（ｃ）はＣｏ２ＦｅＡｌ０．５Ｓｉ０．５ホイスラー合金６７のＲＨＥＥＤ像をそれぞれ示す。これらから判るように、図２０（ａ）は、自然酸化膜６５がアモルファス状態であることを示している。図２０（ｂ）は、自然酸化膜６５上に形成されたＭｇＯ層６６が（００１）配向した構造を有していることを示している。さらに、図２０（ｃ）は、ＭｇＯ層６６上に形成されたＣｏ２ＦｅＡｌ０．５Ｓｉ０．５ホイスラー合金６７がエピタキシャル成長した構造を有していることを示している。
【００６５】
従って、実施例１から半導体基板上に、エピタキシャル成長したホイスラー合金を形成することが可能であることがわかった。なお、実施例１では、半導体基板６４上の自然酸化膜（ＳｉＯ２）６５膜上にＭｇＯ層６６を介してホイスラー合金６７を形成した場合を示したが、その他、半導体基板上のＡｌ２ＯＸ膜上にＭｇＯ層を介してホイスラー合金を形成した場合でも同様の結果が得られた。また、半導体基板にイオン注入法、あるいはＡｒなどを用いたイオンミリング法により不純物拡散層を形成した後、この不純物拡散層上にＭｇＯ層、ホイスラー合金を順次形成した場合でも、良好なＭｇＯ層、ホイスラー合金の積層膜が形成されることが明らかになった。
【００６６】
(実施例２)
本発明の実施例２として、図２１に示すようなホイスラー合金を有する積層体を作製した。その作製手順を以下に示す。図２１は、実施例２のホイスラー合金を有する積層体の構造を示す断面図である。
【００６７】
まず、（００１）配向したシリコン半導体単結晶基板８１上の自然酸化膜をフッ酸処理によって除去する。次に、スパッタ法により希土類金属膜、例えばＥｒ（エルビウム）８２を厚さ３ｎｍ形成する。このＥｒ８２上にＭｇＯ層８３を厚さ２ｎｍ形成し、さらにＣｏ２ＦｅＡｌ０．５Ｓｉ０．５ホイスラー合金８４を厚さ１０ｎｍ形成する。
【００６８】
上記の手順で作製した実施例２の積層体において、電子線回折法により各層でのＲＨＥＥＤ像を観察した。図２２（ａ）は（００１）配向したシリコン半導体基板８１の表面のＲＨＥＥＤ像を示し、図２２（ｂ）はＥｒ８２のＲＨＥＥＤ像を、図２２（ｃ）はＭｇＯ層８３のＲＨＥＥＤ像を、図２２（ｄ）はＣｏ２ＦｅＡｌ０．５Ｓｉ０．５ホイスラー合金８４のＲＨＥＥＤ像をそれぞれ示す。これらから判るように、図２２（ａ）は、（００１）配向したシリコン半導体基板８１の表面の結晶性が非常に高いことを示している。図２２（ｂ）は、（００１）配向した半導体基板８１上に形成されたＥｒ８２がアモルファス状態であることを示している。図２２（ｃ）は、Ｅｒ８２上に形成されたＭｇＯ層８３が（００１）配向した構造を有していることを示している。図２２（ｄ）は、ＭｇＯ層８３上に形成されたＣｏ２ＦｅＡｌ０．５Ｓｉ０．５ホイスラー合金８４がエピタキシャル成長した構造を有していることを示している。
【００６９】
従って、実施例２から半導体基板上に、エピタキシャル成長したホイスラー合金を形成することが可能であることがわかった。なお、実施例２では、半導体基板８１上に非磁性金属アモルファス層としてＥｒ（エルビウム）８２を形成し、Ｅｒ（エルビウム）８２上にＭｇＯ層８３を介してホイスラー合金８４を形成した場合を示したが、その他、半導体基板上に非磁性金属アモルファス層としてＹｂ（イッテルビウム）、Ｙ（イットリウム）などの希土類金属層を形成し、Ｙｂ（イッテルビウム）あるいはＹ（イットリウム）上にＭｇＯ層を介してホイスラー合金を形成した場合でも同様の結果が得られた。
【００７０】
本発明の実施形態によれば、ホイスラー合金を用いたスピンＭＯＳＦＥＴを作製することが可能となり、高いＴＭＲ比をもつスピンＭＯＳＦＥＴの実現に極めて有用である。
【００７１】
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１実施形態のホイスラー合金を有する積層体の構造を示す断面図である。
【図２】本発明の第２実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【図３】第２実施形態のスピンＭＯＳＦＥＴの製造方法を示す工程の断面図である。
【図４】本発明の第３実施形態のホイスラー合金を有する積層体の構造を示す断面図である。
【図５】本発明の第４実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【図６】第４実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの構造を示す断面図である。
【図７】第４実施形態のスピンＭＯＳＦＥＴの製造方法を示す工程の断面図である。
【図８】第４実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの製造方法を示す第１工程の断面図である。
【図９】第４実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの製造方法を示す第２工程の断面図である。
【図１０】本発明の第５実施形態のホイスラー合金を有する積層体の構造を示す断面図である。
【図１１】本発明の第６実施形態のスピンＭＯＳＦＥＴの構造を示す断面図である。
【図１２】本発明の第６実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの構造を示す断面図である。
【図１３】第６実施形態のスピンＭＯＳＦＥＴの製造方法を示す工程の断面図である。
【図１４】第６実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの製造方法を示す第１工程の断面図である。
【図１５】第６実施形態の変形例の埋め込み型スピンＭＯＳＦＥＴの製造方法を示す第２工程の断面図である。
【図１６】本発明の第７実施形態のＭＲＡＭにおけるメモリセルの構造を示す断面図である。
【図１７】第７実施形態のメモリセルにおけるＭＴＪ素子の構造を示す断面図である。
【図１８】本発明の第８実施形態のＴＭＲヘッドの構造を示す断面図である。
【図１９】本発明の実施例１のホイスラー合金を有する積層体の構造を示す断面図である。
【図２０】実施例１の積層体における反射高速電子回折像を示す図である。
【図２１】本発明の実施例２のホイスラー合金を有する積層体の構造を示す断面図である。
【図２２】実施例２の積層体における反射高速電子回折像を示す図である。
【符号の説明】
【００７３】
１，１６…半導体基板（または多結晶金属下地層）、２，６，１１…絶縁体アモルファス層、３，７，１２，１８，２２，２７，３３，３７，５２，６６，７２，８３…ＭｇＯ層、４，８，１３，１９，２３，２８，３４，３８，５４，５６，６７，７３，７５，８４…ホイスラー合金、５，１０，２０，２５，３１，３５，４０…半導体基板、９，１４，２４，３０，３９，４４…ゲート電極、９ａ，１４ａ，２４ａ，３０ａ，３９ａ，４３…ゲート絶縁膜、１５，２９…側壁膜、１７，２１，２６…非磁性金属アモルファス層、３２，３６…不純物拡散層、４１…素子分離領域、４２…ソース領域またはドレイン領域、４５…層間絶縁膜、４６…コンタクトプラグ、４７…多結晶金属下地配線、４８…ＭＴＪ素子、４９…金属ビア（または金属ハードマスク）、５０…ビット線、５１…アモルファス層、５３…体心立方格子(ｂｃｃ)構造を有する金属層（ｂｃｃ下地層）、５５…トンネルバリア層（例えば、ＭｇＯ層）、５７…ＣｏＦｅ層、５８…反強磁性層、５９…キャップ層、６０…Ｒｕ層、６１…ＣｏＦｅ層、６４，８１…シリコン半導体単結晶基板、６５…自然酸化膜（ＳｉＯ２）、７０…下部電極層（磁気シールド層）、７１…アモルファス層、７４…トンネルバリア層（例えば、ＭｇＯ層）、７６…ＣｏＦｅ層、７７…反強磁性層、７８…キャップ層、７９…上部電極層（磁気シールド層）、８０…体心立方格子（ｂｃｃ）構造を有する金属層、８２…Ｅｒ（エルビウム）、Ｍ１…第１配線、Ｍ２…第２配線、Ｍ３…第３配線。
【図１】
0004580966.tif 000002
【図２】
0004580966.tif 000003
【図３】
0004580966.tif 000004
【図４】
0004580966.tif 000005
【図５】
0004580966.tif 000006
【図６】
0004580966.tif 000007
【図７】
0004580966.tif 000008
【図８】
0004580966.tif 000009
【図９】
0004580966.tif 000010
【図１０】
0004580966.tif 000011
【図１１】
0004580966.tif 000012
【図１２】
0004580966.tif 000013
【図１３】
0004580966.tif 000014
【図１４】
0004580966.tif 000015
【図１５】
0004580966.tif 000016
【図１６】
0004580966.tif 000017
【図１７】
0004580966.tif 000018
【図１８】
0004580966.tif 000019
【図１９】
0004580966.tif 000020
【図２０】
0004580966.tif 000021
【図２１】
0004580966.tif 000022
【図２２】
0004580966.tif 000023