(57)【特許請求の範囲】
【請求項１】
駆動制御データに基づいて印字ヘッドの駆動素子を駆動制御装置によって駆動する駆動制御方法において、
前記駆動制御装置は、制御部と、駆動制御データバッファと、駆動部とを備え、
単数ビット又は複数ビットで構成したスタートビットとそれに続く駆動制御データとを有するシリアルデータを外部から前記制御部および前記駆動制御データバッファに入力し、
前記制御部に前記シリアルデータ中の前記スタートビットを検出させ、同スタートビットを検出したタイミングで、前記駆動制御データバッファに対してイネーブル信号およびラッチ信号を出力させるとともに、前記駆動部に対して前記駆動素子への通電制御用の制御信号を出力させ、
前記駆動制御データバッファに、前記イネーブル信号の入力タイミングに基づいて前記シリアルデータ中の前記駆動制御データを認識させるとともに、認識した前記駆動制御データを前記ラッチ信号の入力タイミングに基づいてラッチさせ、
前記駆動部に、前記駆動制御データバッファでラッチされた前記駆動制御データと前記制御信号とに基づいて前記駆動素子を駆動させる、
ことを特徴とする駆動制御方法。
【請求項２】
前記シリアルデータは、複数ビットのスタートビットとその後に続く駆動制御データと固定レベルである定常状態により構成したことを特徴とする請求項１記載の駆動制御方法。
【請求項３】
前記シリアルデータは、最初のスタートビットと定常状態とを逆のレベルにしたことを特徴とする請求項２記載の駆動制御方法。
【請求項４】
前記シリアルデータは、装置リセット情報を含み、前記制御部に前記装置リセット情報を検出させるとともに、同装置リセット情報を検出したときに前記駆動制御装置をリセットするリセット信号を出力させることを特徴とする請求項１記載の駆動制御方法。
【請求項５】
前記駆動制御装置を複数接続し、
各駆動制御装置を駆動させようとするタイミングで各駆動制御装置に入力されたシリアルデータに基づいて各駆動制御装置における対応する前記駆動素子の相互間のタイミング制御を含む前記駆動素子の駆動制御を行うことを特徴とする請求項１記載の駆動制御方法。
【請求項６】
駆動制御データに基づいて印字ヘッドの駆動素子を駆動する駆動制御装置において、
単数ビット又は複数ビットで構成したスタートビットと駆動制御データとを有するシリアルデータの供給を受け、同シリアルデータから前記スタートビットを検出し、同スタートビットを検出したタイミングでイネーブル信号、ラッチ信号、および前記駆動素子への通電制御用の制御信号を出力する制御部と、
前記シリアルデータ、前記イネーブル信号および前記ラッチ信号の供給を受け、前記イネーブル信号が入力されるタイミングで前記シリアルデータ中の前記駆動制御データを認識し、前記ラッチ信号が入力されるタイミングで前記認識した前記駆動制御データをラッチする駆動制御データバッファと、
前記制御信号の供給を受け、入力された前記制御信号および前記駆動制御データバッファにラッチされた前記駆動制御データに基づいて前記駆動素子を駆動する駆動部と、
を設けたことを特徴とする駆動制御装置。
【請求項７】
前記制御部は、
前記シリアルデータから前記スタートビットを検出し、転送スタート信号、印字スタート信号、および前記ラッチ信号を出力するスタートビット検出部と、
前記転送スタート信号の供給を受け、前記転送スタート信号が入力されるタイミングで前記イネーブル信号を出力する転送制御部と、
前記印字スタート信号の供給を受け、前記印字スタート信号が入力されるタイミングで前記制御信号を出力する駆動制御部と、
を有することを特徴とする請求項６記載の駆動制御装置。
【請求項８】
前記転送制御部から出力される前記イネーブル信号は、前記スタートビット検出部にフィードバックされ、前記スタートビット検出部は、前記転送制御部から前記イネーブル信号がフィードバックされている間、前記スタートビットの検出を無効とする、ことを特徴とする請求項７記載の駆動制御装置。
【請求項９】
前記シリアルデータは、前記スタートビットと、それに続く前記駆動制御データおよび設定データのいずれか一方を含み、
前記駆動素子の駆動制御に必要な設定を行う設定モードと前記駆動素子の駆動制御を行う駆動制御モードとを判断するモード判断部を備え、
前記スタートビット検出部は、前記モード判断部が前記駆動制御モードを判断しているときに前記シリアルデータから前記スタートビットを検出すると前記転送スタート信号、前記印字スタート信号、および前記ラッチ信号を出力し、前記モード判断部が前記設定モードを判断しているときに前記シリアルデータから前記スタートビットを検出すると設定スタート信号を出力し、
前記シリアルデータおよび前記設定スタート信号の供給を受け、前記設定スタート信号が入力されたときに、前記シリアルデータに含まれる設定データを用いて前記駆動制御部の設定を行う設定部をさらに備えたことを特徴とする請求項７記載の駆動制御装置。
【請求項１０】
前記設定データは、データ転送数情報を含み、前記設定部は、前記データ転送数情報に基づいて前記駆動制御データバッファへの前記駆動制御データの転送数を設定し、
前記転送制御部は、前記設定部により設定された転送数の駆動制御データが前記駆動制御データバッファに記憶されるまで、前記イネーブル信号を出力することを特徴とする請求項９記載の駆動制御装置。
【請求項１１】
前記モード判断部は、外部からのリセット信号の入力を受けたときに設定モードになったと判断し、前記設定部が前記駆動素子の駆動制御に必要な設定を終了したことを検出することにより駆動制御モードになったと判断することを特徴とする請求項９記載の駆動制御装置。
【請求項１２】
前記モード判断部は、設定データが予め決められた所定データ数だけ前記設定部に転送されたことにより、前記設定部が前記駆動素子の駆動制御に必要な設定を終了したことを検出し、これによって駆動制御モードになったと判断することを特徴とする請求項９記載の駆動制御装置。
【請求項１３】
前記シリアルデータは、前記スタートビットに続く設定データ転送数情報を含み、
前記スタートビット検出部は、前記スタートビットを検出すると、同スタートビットに続く前記設定データ転送数情報を前記設定部へ転送し、
前記設定部は、前記シリアルデータから前記設定データ転送数情報が示す設定データ数分のデータを取り込んで設定を行うことを特徴とする請求項９記載の駆動制御装置。
【請求項１４】
前記設定部は、前記駆動素子の駆動制御に必要な設定が終了すると、設定終了信号を出力し、
前記モード判断部は、前記設定部からの設定終了信号を検出することにより、駆動制御モードになったと判断することを特徴とする請求項９記載の駆動制御装置。
【請求項１５】
前記シリアルデータは、前記スタートビットに続くモード情報を含み、前記スタートビット検出部は、前記スタートビットを検出したとき、同スタートビットに続く前記モード情報が設定モードへの切換えを示すならば、当該駆動制御装置の各部をリセットするリセット信号を出力し、
前記モード判断部は、前記スタートビット検出部から前記リセット信号が入力されたことに応じて設定モードになったと判断することを特徴とする請求項１１記載の駆動制御装置。
【請求項１６】
前記設定部は、設定モードにおける前記駆動素子の駆動制御に必要な設定を正常に終了したか否かを判定する正常終了判定手段を有することを特徴とする請求項９記載の駆動制御装置。
【請求項１７】
前記正常終了判定手段は、設定が正常に終了したか否かを、設定データの演算結果に基づいて判定することを特徴とする請求項１６記載の駆動制御装置。
【請求項１８】
前記シリアルデータは、設定データの和との理論和が所定値となるようなチェックデータを含み、
前記正常終了判定手段は、設定モードにおいて前記シリアルデータのうちの設定データの和を算出し、設定データに基づく設定が終了すると、設定データの和と前記シリアルデータのうちのチェックデータとの論理和が所定値となったときのみに設定が正常に終了したと判定することを特徴とする請求項１７記載の駆動制御装置。
【請求項１９】
前記正常終了判定手段は、設定データの和と前記シリアルデータのうちのチェックデータとの論理和における下位の数ビットが所定値となったときのみに設定が正常に終了したと判定することを特徴とする請求項１８記載の駆動制御装置。
【請求項２０】
前記モード判断部は、前記正常終了判定手段によって設定が正常に終了したと判定された場合は駆動制御モードになったと判断し、前記正常終了判定手段によって設定が正常に終了したと判定されない場合はまだ設定モードのままであると判断することを特徴とする請求項１６ないし請求項１９のうちいずれか１記載の駆動制御装置。
【請求項２１】
前記設定部は、前記正常終了判定手段によって設定が正常に終了したと判定されたときに設定終了信号を出力し、
前記モード判断部は、前記設定部からの設定終了信号を検出することにより、駆動制御モードになったと判断することを特徴とする請求項１６ないし請求項２０のうちいずれか１記載の駆動制御装置。
【請求項２２】
前記設定部は、設定モードにおいて設定データを入力するための設定データバッファを有することを特徴とする請求項９記載の駆動制御装置。
【請求項２３】
前記設定部は、設定モードにおいて前記設定データバッファに、そのビット幅分の設定データが入力されるごとに、入力されたビット幅分の設定データについての設定を行うことを特徴とする請求項２２記載の駆動制御装置。
【請求項２４】
前記駆動制御データバッファは、所定数の前記駆動素子に対して１つの割合で設けられた多段数のシフトレジスタを有し、前記レジスタ数よりも少数の前記駆動制御データを選択的に割り当てて前記各レジスタに記憶させることを特徴とする請求項７に記載の駆動制御装置。
【請求項２５】
外部へ設定データ又は駆動制御データを転送するデータ出力端子と、
前記モード判断部が設定モードを判断している場合は、前記設定データバッファのデータを前記データ出力端子を介して外部へ転送し、前記モード判断部が駆動制御モードを判断している場合は、前記駆動制御データバッファのデータを前記データ出力端子を介して外部へ転送する転送データ選択部と、
を設けたことを特徴とする請求項２２記載の駆動制御装置。
【請求項２６】
請求項６記載の駆動制御装置を複数カスケード接続して構成した駆動制御装置であって、
各駆動制御装置は、シリアルデータを入力するスタートビット検知端子をデータ入力端子及びデータ出力端子と別個に設け、
第１段の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、前記スタートビット検知端子と前記データ入力端子とを共通に接続し、
第２段以降の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、各駆動制御装置のスタートビット検知端子はパラレルに接続し、データ入力端子は前段の駆動制御装置のデータ出力端子に接続することによりシリーズにカスケード接続したことを特徴とする駆動制御装置。
【請求項２７】
請求項２５記載の駆動制御装置を複数カスケード接続して構成した駆動制御装置であって、
各駆動制御装置は、シリアルデータを入力するスタートビット検知端子とデータ入力端子とを別個に設け、
第１段の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、前記スタートビット検知端子と前記データ入力端子とを共通に接続し、
第２段以降の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、各駆動制御装置のスタートビット検知端子はパラレルに接続し、データ入力端子は前段の駆動制御装置のデータ出力端子に接続することによりシリーズにカスケード接続したことを特徴とする駆動制御装置。
【請求項２８】
各駆動制御装置の前記設定部は、前記モード判断部が設定モードを判断している場合に入力するシリアルデータの設定データに含まれる駆動制御データの転送長情報に基づいて、駆動制御データの転送長を設定し、
各駆動制御装置の前記転送制御部は、前記設定部に設定された駆動制御データの転送長情報に基づいて、前記イネーブル信号を出力することを特徴とする請求項２７記載の駆動制御装置。
【請求項２９】
各駆動制御装置の前記設定部は、入力されるシリアルデータのスタートビットに含まれる駆動制御データの転送長情報に基づいて、前記駆動制御データバッファに対する駆動制御データの転送を行うことを特徴とする請求項２７記載の駆動制御装置。
【請求項３０】
前記設定データは、各駆動制御装置の前記設定データバッファのビット幅とカスケード数の積を単位として各駆動制御装置の前記設定データバッファに転送するようにし、
各駆動制御装置は、上記転送単位で前記設定データバッファの設定データを設定することを特徴とする請求項２７記載の駆動制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サーマルプリンタやインクジェットプリンタのヘッド駆動装置、ＣＣＤドライバ、モータドライバ、液晶ドライバなどデータや駆動信号によって動作を行う媒体を駆動する駆動制御方法及び駆動制御装置に関する。
【０００２】
【従来の技術】
この種の駆動制御装置としては例えばインクジェットプリンタのヘッド駆動装置がある。従来のヘッド駆動装置として２値印字データによるヘッド駆動装置の一般的な構成を図２６に示す。
【０００３】
このヘッド駆動装置は、２ライン分のバッファを構成するシフトレジスタ１、ラッチ回路２を備える。また、１６２個のインクジェットヘッドの各インク室を配置したインクジェットヘッド（図示しない）を駆動する駆動波形を出力する出力ピンＤＯn （n ＝1 〜162 ）、ラッチ回路２からの出力と通電イネーブル（Ｅ）とに基づいて通電信号を出力するＡＮＤゲート３、このＡＮＤゲート３からの出力を増幅して各出力ピンＤＯn から駆動波形を出力する増幅器４を備える。
【０００４】
このような装置における動作タイミングを図２７に示す。
シリアルデータ（ＳＤ）は、データ転送イネーブル（ＤＳＥＮ）がＨレベルの間にシステムクロック（ＣＫ）に従ってシフトレジスタ１に転送される。そして、シフトレジスタ１に転送された印字データは、ラッチ信号（ＬＴ）に基づいてラッチ回路２にラッチされる。このラッチ回路２の各出力ピンＤＯn に対応するデータ（ＰＮＤＴＡ）が"１"のときに通電イネーブル（Ｅ）による制御により通電信号（ＰＮＥ）としてＡＮＤゲート３から出力される。また、上記データ（ＰＮＤＴＡ）が"０"のときは通電信号（ＰＮＥ）は出力されない。
【０００５】
そして、ＡＮＤゲート３から出力された通電信号（ＰＮＥ）は、増幅器４にて増幅され、ヘッド駆動信号出力ピンＤＯn から駆動波形として出力される。これにより、該当するインクジェットヘッドのインク室を駆動する。
なお、データ転送イネーブル（ＤＳＥＮ）の替わりにデータ転送クロックを用いることも可能である。これに類似する公知技術としては例えば特開昭６３−９２４６７号公報に開示されたものがある。
【０００６】
次に、従来の他のヘッド駆動装置としてバイナリデータによるマルチドロップ階調駆動を行うヘッド駆動装置の一般的な構成を図２８に示す。なお、ここで説明するヘッド駆動装置は、バブルジェット方式やノーマルモードピエゾヘッド駆動方式のように分割して駆動する必要のない方式を採用するものである。
【０００７】
このヘッド駆動装置は、バイナリデータの単位をＰＩＸＥＬとした場合、"バイナリデータ×ＰＩＸＥＬ"数に対応した容量を有するバイナリシフトレジスタ５とバイナリラッチ回路６とを備える。また、１６２個のインクジェットヘッドの各インク室を配置したインクジェットヘッド（図示しない）を駆動する駆動波形を出力する出力ピンＤＯn (n ＝1 〜162 ）、階調通電イネーブル（Ｅ１〜Ｅ７）を外部より直接パラレルに入力し、バイナリデータで対応する信号をセレクトして出力するセレクタ７、このセレクタ７からの出力を増幅して各出力ピンＤＯn から駆動波形を出力する増幅器８を備える。
【０００８】
このような装置における動作タイミングを図２９に示す。
ＰＩＸＥＬ単位でバイナリのシリアルデータ（ＳＤ）は、データ転送イネーブル（ＤＳＥＮ）がＨレベルの間にシステムクロック（ＣＫ）に従ってバイナリシフトレジスタ５に転送される。そして、バイナリシフトレジスタ５に転送された印字データは、ラッチ信号（ＬＴ）に基づいてバイナリラッチ回路６にラッチされる。このバイナリラッチ回路６の出力ピンＤＯn に対応するデータ（ＢＰＮＤＴＡ）は、ＰＩＸＥＬ単位でセレクタ７のセレクト信号として入力され、これにより階調通電イネーブル（Ｅ１〜Ｅ７）の中から対応する信号を選択し、階調通電信号（ＢＰＮＥ）としてセレクタ７から出力される。この階調通電信号（ＢＰＮＥ）は、１ドット当りの階調を変えるための信号で、同じ場所に複数吐出させることで１ドットの体積を変え、マルチブロック階調制御を可能とする。
【０００９】
上記階調通電信号（ＢＰＮＥ）は、増幅器８にて増幅され、ヘッド駆動信号出力ピンＤＯn から階調駆動波形として出力される。これにより、該当するインクジェットヘッドのインク室を駆動し、ＰＩＸＥＬ単位でバイナリの印字データに対応したドロップ数の出力が行われる。
【００１０】
なお、シェアモードピエゾヘッドを駆動する場合、その構造上から分割駆動を行う必要がある。この場合は印字周期内で奇数インク室／偶数インク室の様に分割して駆動が行われる。
【００１１】
上述した図２６に示すヘッド駆動装置においては、ヘッドを駆動するのに必要な駆動情報としてシリアルデータ（ＳＤ）、データ転送イネーブル（ＤＳＥＮ）、システムクロック（ＣＫ）、ラッチ信号（ＬＴ）、通電イネーブル（Ｅ）が必要となる。特に、階調印字を行う場合には図２８に示すヘッド駆動装置のように、さらに必要な階調数だけ階調通電イネーブル（Ｅ１〜Ｅ７）の信号が必要となる。
【００１２】
従って、このような従来のヘッド駆動装置では、ヘッドを駆動するために多くの制御線が必要となり、接続用のコネクタも多ピンのものが必要となってしまうという問題があった。
【００１３】
このような信号線数の増加を回避するため、信号線を削減しつつ、ヘッドの階調駆動を行う装置として、階調通電信号がある１つの駆動信号の繰返しであるマルチドロップ駆動の場合に階調通電信号を生成するという別の方式を採用するヘッド駆動装置がある。このような方式であれば、特に外部より階調通電信号を生成するために複数の階調通電イネーブルを並列に供給する必要はなく、その分だけ信号線数を削減することができる。
【００１４】
このようなヘッド駆動装置の構成を図３０に示し、その動作タイミングを図３１に示す。図２８に示すものと比較すると、セレクタ７が削除され、その代りに制御部９、コンパレータ１１、ＡＮＤゲート１２が設けられている。
この制御部９は、階調通電信号（ＢＰＮＥ）を生成するためのコモン通電イネーブル（ＥＣ）とバイナリドロップ信号（ＣＴＱ）を供給する目的で設けられている。
【００１５】
また、図２８に示すものと比較すると、セレクタ７で階調通電イネーブルを選択して出力する代りに、バイナリラッチ回路６からのデータ（ＢＰＮＤＴＡ）と制御部９からのドロップ信号（ＣＴＱ）をコンパレータ１１にて比較することにより、ＰＩＸＥＬ毎に各々のバイナリデータに応じたコンパレータ出力（ＢＰＮＣＰ）を生成する。そして、このコンパレータ出力（ＢＰＮＣＰ）は、ＡＮＤゲート１２にてコモン階調イネーブル（ＥＣ）と論理和演算され、階調通電信号（ＢＰＮＥ）として出力される。
【００１６】
なお、制御部９は、階調信号発生器等を備えるが、これは固定動作でも設定によって動作を定義してよい。また、制御部９は、動作イネーブル信号（ＥＮ）がＨレベルの状態で動作し、駆動制御が行われる。このようなヘッド駆動装置に類似する公知技術としては例えば特開平３―１９８４６９号公報に開示されたものがある。
【００１７】
また、図３０に示すようなヘッド駆動装置を複数個接続して幅広ヘッドに対応させるようにしたものを図３２、図３３に示す。
図３２に示すものは、ヘッド幅が広がった場合に複数のヘッド駆動装置をカスケード接続するのによく使用される方法であり、各ヘッド駆動装置を同一のタイミングで駆動させるものである。このものにおいては、ラッチ信号（ＬＴ）、データ転送イネーブル（ＤＳＥＮ）、シリアルデータ（ＳＤ）などの共通駆動制御信号群のうちでシリアルデータ（ＳＤ）のみがカスケード接続される。また、制御部９の動作イネーブル（ＥＮ）、ラッチ信号（ＬＴ）、データ転送イネーブル（ＤＳＥＮ）はパラレルに接続される。さらに、システムクロック（ＣＫ）、システムリセット（ＲＳＴ）も同様にパラレルに接続される。従って、図３２に示すようなものにおいては６本の信号線でカスケード接続された装置を駆動することとなる。
【００１８】
これに対し、図３３に示すものは、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）、Ｋ（ブラック）の４つのヘッドを用いてカラー印字を行わせる場合に代表されるように、各ヘッド駆動装置を独立したタイミングで駆動させるものである。
【００１９】
このものにおいては、各ヘッド駆動装置の駆動制御信号群は、それぞれヘッド駆動装置に対して独立して接続される。なお、システムクロック（ＣＫ）、システムリセット（ＲＳＴ）はパラレルに接続される。このように、ヘッド駆動装置単位で駆動制御信号群が独立して供給されることで、各々のタイミングでの駆動を可能としている。
【００２０】
【発明が解決しようとする課題】
しかしながら、このような図３０に示すような装置においても、ヘッドを駆動するのに必要な駆動情報として少なくともシリアルデータ（ＳＤ）、データ転送イネーブル（ＤＳＥＮ）、システムクロック（ＣＫ）、ラッチ信号（ＬＴ）の信号線は必要である。
【００２１】
また、図３０に示すような装置を複数個接続して幅広ヘッドに対応させる場合、図３２に示すものでは、単一のヘッド駆動装置で構成する場合に比して信号線数の増加はないものの、各ヘッド駆動装置を同一のタイミングで駆動させるため、ヘッド駆動装置間の印字タイミング調整が不可能であることから、各ヘッド駆動装置で駆動させるヘッドを主走査方向や副走査方向にずらして構成する場合などに、印字ずれがないように各ヘッド駆動装置で駆動するヘッドの印字タイミングを調整することができず、すなわちヘッド駆動装置間の段差ずれ等を解消できず良好な印字を行うことができないという問題がある。
【００２２】
また、図３３に示すものでは、各ヘッド駆動装置を独立のタイミングで駆動させるので、上述した印字タイミングの調整は可能であるが、その分だけ信号線数が増加してしまうという問題がある。特に、接続するヘッド駆動装置が多くなればなるほどヘッドを駆動するのに必要な信号線数が増加し、ケーブルやコネクタのピン数が膨大なものとなってしまう。
このように、ヘッドを駆動するのに必要な信号線数が多いほど、ケーブルやコネクタのピン数が多くなるが、このことはノイズを増加させ、接触の確実性等の信頼性も低下させる。さらにコストも増加するため好ましくない。
【００２３】
そこで、本発明は、少ない信号線数でヘッドを駆動しつつ被駆動媒体の駆動タイミングも調整でき、しかも信号線数を抑えつつ多数接続できる駆動制御方法及び駆動制御装置を提供しようとするものである。
【００２４】
【課題を解決するための手段】
請求項１の本発明は、駆動制御データに基づいて印字ヘッドの駆動素子を駆動制御装置によって駆動する駆動制御方法において、前記駆動制御装置は、制御部と、駆動制御データバッファと、駆動部とを備え、単数ビット又は複数ビットで構成したスタートビットとそれに続く駆動制御データとを有するシリアルデータを外部から前記制御部および前記駆動制御データバッファに入力し、前記制御部に前記シリアルデータ中の前記スタートビットを検出させ、同スタートビットを検出したタイミングで、前記駆動制御データバッファに対してイネーブル信号およびラッチ信号を出力させるとともに、前記駆動部に対して前記駆動素子への通電制御用の制御信号を出力させ、前記駆動制御データバッファに、前記イネーブル信号の入力タイミングに基づいて前記シリアルデータ中の前記駆動制御データを認識させるとともに、認識した前記駆動制御データを前記ラッチ信号の入力タイミングに基づいてラッチさせ、前記駆動部に、前記駆動制御データバッファでラッチされた前記駆動制御データと前記制御信号とに基づいて前記駆動素子を駆動させる、ことを特徴とする駆動制御方法である。
【００２５】
請求項２の本発明は、前記シリアルデータは、複数ビットのスタートビットとその後に続く駆動制御データと固定レベルである定常状態により構成したことを特徴とする請求項１記載の駆動制御方法である。
【００２６】
請求項３の本発明は、前記シリアルデータは、最初のスタートビットと定常状態とを逆のレベルにしたことを特徴とする請求項２記載の駆動制御方法である。
【００２７】
請求項４の本発明は、前記シリアルデータは、装置リセット情報を含み、前記制御部に前記装置リセット情報を検出させるとともに、同装置リセット情報を検出したときに前記駆動制御装置をリセットするリセット信号を出力させることを特徴とする請求項１記載の駆動制御方法である。
【００２８】
請求項５の本発明は、前記駆動制御装置を複数接続し、各駆動制御装置を駆動させようとするタイミングで各駆動制御装置に入力されたシリアルデータに基づいて各駆動制御装置における対応する前記駆動素子の相互間のタイミング制御を含む前記駆動素子の駆動制御を行うことを特徴とする請求項１記載の駆動制御方法である。
【００２９】
請求項６の本発明は、駆動制御データに基づいて印字ヘッドの駆動素子を駆動する駆動制御装置において、単数ビット又は複数ビットで構成したスタートビットと駆動制御データとを有するシリアルデータの供給を受け、同シリアルデータから前記スタートビットを検出し、同スタートビットを検出したタイミングでイネーブル信号、ラッチ信号、および前記駆動素子への通電制御用の制御信号を出力する制御部と、前記シリアルデータ、前記イネーブル信号および前記ラッチ信号の供給を受け、前記イネーブル信号が入力されるタイミングで前記シリアルデータ中の前記駆動制御データを認識し、前記ラッチ信号が入力されるタイミングで前記認識した前記駆動制御データをラッチする駆動制御データバッファと、前記制御信号の供給を受け、入力された前記制御信号および前記駆動制御データバッファにラッチされた前記駆動制御データに基づいて前記駆動素子を駆動する駆動部と、を設けたことを特徴とする駆動制御装置である。
【００３０】
請求項７の本発明は、前記制御部は、前記シリアルデータから前記スタートビットを検出し、転送スタート信号、印字スタート信号、および前記ラッチ信号を出力するスタートビット検出部と、前記転送スタート信号の供給を受け、前記転送スタート信号が入力されるタイミングで前記イネーブル信号を出力する転送制御部と、前記印字スタート信号の供給を受け、前記印字スタート信号が入力されるタイミングで前記制御信号を出力する駆動制御部と、を有することを特徴とする請求項６記載の駆動制御装置である。
【００３１】
請求項８の本発明は、前記転送制御部から出力される前記イネーブル信号は、前記スタートビット検出部にフィードバックされ、前記スタートビット検出部は、前記転送制御部から前記イネーブル信号がフィードバックされている間、前記スタートビットの検出を無効とする、ことを特徴とする請求項７記載の駆動制御装置である。
【００３２】
請求項９の本発明は、前記シリアルデータは、前記スタートビットと、それに続く前記駆動制御データおよび設定データのいずれか一方を含み、前記駆動素子の駆動制御に必要な設定を行う設定モードと前記駆動素子の駆動制御を行う駆動制御モードとを判断するモード判断部を備え、前記スタートビット検出部は、前記モード判断部が前記駆動制御モードを判断しているときに前記シリアルデータから前記スタートビットを検出すると前記転送スタート信号、前記印字スタート信号、および前記ラッチ信号を出力し、前記モード判断部が前記設定モードを判断しているときに前記シリアルデータから前記スタートビットを検出すると設定スタート信号を出力し、前記シリアルデータおよび前記設定スタート信号の供給を受け、前記設定スタート信号が入力されたときに、前記シリアルデータに含まれる設定データを用いて前記駆動制御部の設定を行う設定部をさらに備えたことを特徴とする請求項７記載の駆動制御装置である。
【００３３】
請求項１０の本発明は、前記設定データは、データ転送数情報を含み、前記設定部は、前記データ転送数情報に基づいて前記駆動制御データバッファへの前記駆動制御データの転送数を設定し、前記転送制御部は、前記設定部により設定された転送数の駆動制御データが前記駆動制御データバッファに記憶されるまで、前記イネーブル信号を出力することを特徴とする請求項９記載の駆動制御装置である。
【００３４】
請求項１１の本発明は、前記モード判断部は、外部からのリセット信号の入力を受けたときに設定モードになったと判断し、前記設定部が前記駆動素子の駆動制御に必要な設定を終了したことを検出することにより駆動制御モードになったと判断することを特徴とする請求項９記載の駆動制御装置である。
【００３５】
請求項１２の本発明は、前記モード判断部は、設定データが予め決められた所定データ数だけ前記設定部に転送されたことにより、前記設定部が前記駆動素子の駆動制御に必要な設定を終了したことを検出し、これによって駆動制御モードになったと判断することを特徴とする請求項９記載の駆動制御装置である。
【００３６】
請求項１３の本発明は、前記シリアルデータは、前記スタートビットに続く設定データ転送数情報を含み、前記スタートビット検出部は、前記スタートビットを検出すると、同スタートビットに続く前記設定データ転送数情報を前記設定部へ転送し、前記設定部は、前記シリアルデータから前記設定データ転送数情報が示す設定データ数分のデータを取り込んで設定を行うことを特徴とする請求項９記載の駆動制御装置である。
【００３７】
請求項１４の本発明は、前記設定部は、前記駆動素子の駆動制御に必要な設定が終了すると、設定終了信号を出力し、前記モード判断部は、前記設定部からの設定終了信号を検出することにより、駆動制御モードになったと判断することを特徴とする請求項９記載の駆動制御装置である。
【００３８】
請求項１５の本発明は、前記シリアルデータは、前記スタートビットに続くモード情報を含み、前記スタートビット検出部は、前記スタートビットを検出したとき、同スタートビットに続く前記モード情報が設定モードへの切換えを示すならば、当該駆動制御装置の各部をリセットするリセット信号を出力し、前記モード判断部は、前記スタートビット検出部から前記リセット信号が入力されたことに応じて設定モードになったと判断することを特徴とする請求項１１記載の駆動制御装置である。
【００３９】
請求項１６の本発明は、前記設定部は、設定モードにおける前記駆動素子の駆動制御に必要な設定を正常に終了したか否かを判定する正常終了判定手段を有することを特徴とする請求項９記載の駆動制御装置である。
【００４０】
請求項１７の本発明は、前記正常終了判定手段は、設定が正常に終了したか否かを、設定データの演算結果に基づいて判定することを特徴とする請求項１６記載の駆動制御装置である。
【００４１】
請求項１８の本発明は、前記シリアルデータは、設定データの和との理論和が所定値となるようなチェックデータを含み、前記正常終了判定手段は、設定モードにおいて前記シリアルデータのうちの設定データの和を算出し、設定データに基づく設定が終了すると、設定データの和と前記シリアルデータのうちのチェックデータとの論理和が所定値となったときのみに設定が正常に終了したと判定することを特徴とする請求項１７記載の駆動制御装置である。
【００４２】
請求項１９の本発明は、前記正常終了判定手段は、設定データの和と前記シリアルデータのうちのチェックデータとの論理和における下位の数ビットが所定値となったときのみに設定が正常に終了したと判定することを特徴とする請求項１８記載の駆動制御装置である。
【００４３】
請求項２０の本発明は、前記モード判断部は、前記正常終了判定手段によって設定が正常に終了したと判定された場合は駆動制御モードになったと判断し、前記正常終了判定手段によって設定が正常に終了したと判定されない場合はまだ設定モードのままであると判断することを特徴とする請求項１６ないし請求項１９のうちいずれか１記載の駆動制御装置である。
【００４４】
請求項２１の本発明は、前記設定部は、前記正常終了判定手段によって設定が正常に終了したと判定されたときに設定終了信号を出力し、前記モード判断部は、前記設定部からの設定終了信号を検出することにより、駆動制御モードになったと判断することを特徴とする請求項１６ないし請求項２０のうちいずれか１記載の駆動制御装置である。
【００４５】
請求項２２の本発明は、前記設定部は、設定モードにおいて設定データを入力するための設定データバッファを有することを特徴とする請求項９記載の駆動制御装置である。
【００４６】
請求項２３の本発明は、前記設定部は、設定モードにおいて前記設定データバッファに、そのビット幅分の設定データが入力されるごとに、入力されたビット幅分の設定データについての設定を行うことを特徴とする請求項２２記載の駆動制御装置である。
【００４７】
請求項２４の本発明は、前記駆動制御データバッファは、所定数の前記駆動素子に対して１つの割合で設けられた多段数のシフトレジスタを有し、前記レジスタ数よりも少数の前記駆動制御データを選択的に割り当てて前記各レジスタに記憶させることを特徴とする請求項７に記載の駆動制御装置である。
【００４８】
請求項２５の本発明は、外部へ設定データ又は駆動制御データを転送するデータ出力端子と、前記モード判断部が設定モードを判断している場合は、前記設定データバッファのデータを前記データ出力端子を介して外部へ転送し、前記モード判断部が駆動制御モードを判断している場合は、前記駆動制御データバッファのデータを前記データ出力端子を介して外部へ転送する転送データ選択部とを設けたことを特徴とする請求項２２記載の駆動制御装置である。
【００４９】
請求項２６の本発明は、請求項６記載の駆動制御装置を複数カスケード接続して構成した駆動制御装置であって、各駆動制御装置は、シリアルデータを入力するスタートビット検知端子をデータ入力端子及びデータ出力端子と別個に設け、第１段の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、前記スタートビット検知端子と前記データ入力端子とを共通に接続し、第２段以降の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、各駆動制御装置のスタートビット検知端子はパラレルに接続し、データ入力端子は前段の駆動制御装置のデータ出力端子に接続することによりシリーズにカスケード接続したことを特徴とする駆動制御装置である。
【００５０】
請求項２７の本発明は、請求項２５記載の駆動制御装置を複数カスケード接続して構成した駆動制御装置であって、各駆動制御装置は、シリアルデータを入力するスタートビット検知端子とデータ入力端子とを別個に設け、第１段の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、前記スタートビット検知端子と前記データ入力端子とを共通に接続し、第２段以降の駆動制御装置は、外部からのシリアルデータを転送するデータ線に対して、各駆動制御装置のスタートビット検知端子はパラレルに接続し、データ入力端子は前段の駆動制御装置のデータ出力端子に接続することによりシリーズにカスケード接続したことを特徴とする駆動制御装置である。
【００５１】
請求項２８の本発明は、各駆動制御装置の前記設定部は、前記モード判断部が設定モードを判断している場合に入力するシリアルデータの設定データに含まれる駆動制御データの転送長情報に基づいて、駆動制御データの転送長を設定し、各駆動制御装置の前記転送制御部は、前記設定部に設定された駆動制御データの転送長情報に基づいて、前記イネーブル信号を出力することを特徴とする請求項２７記載の駆動制御装置である。
【００５２】
請求項２９の本発明は、各駆動制御装置の前記設定部は、入力されるシリアルデータのスタートビットに含まれる駆動制御データの転送長情報に基づいて、前記駆動制御データバッファに対する駆動制御データの転送を行うことを特徴とする請求項２７記載の駆動制御装置である。
【００５３】
請求項３０の本発明は、前記設定データは、各駆動制御装置の前記設定データバッファのビット幅とカスケード数の積を単位として各駆動制御装置の前記設定データバッファに転送するようにし、各駆動制御装置は、上記転送単位で前記設定データバッファの設定データを設定することを特徴とする請求項２７記載の駆動制御装置である。
【００６６】
【発明の実施の形態】
以下、本発明をインクジェットプリンタのヘッド駆動装置に適用した場合の第１の実施の形態を図１ないし図８を参照して説明する。
本実施の形態に係るヘッド駆動装置は、ｎ個のインクジェットヘッドの各インク室を配置したインクジェットヘッドを階調駆動するものであって、設定モードと駆動制御モードとしての印字モードを有し、設定モードにて制御部の設定を行い、印字モードにて印字動作を行うものである。
【００６７】
図１は、本実施の形態に係るヘッド駆動装置の構成を示す回路図である。このヘッド駆動装置は、データ転送、ラッチ、通電制御等を行うための制御信号を生成する共通制御部（ＣＣ）２１、共通制御部（ＣＣ）２１で生成された制御信号に基づいてインクジェットヘッド（図示しない）を駆動する階調ヘッド駆動信号を生成し、出力ピンＤＯn （n ＝1 〜162 ）から出力する駆動手段としてのヘッド制御部（ＮＣ）２２、カスケード接続する場合に必要となる転送データ選択手段セレクタとしての（ＭＵＸ）２３を備える。
【００６８】
上記共通制御部（ＣＣ）２１は、印字モード時にヘッド駆動部（ＮＣ）２２に対して各種制御信号を出力してヘッド駆動部（ＮＣ）２２の駆動制御を行うものである。この共通制御部（ＣＣ）２１は、後述する設定データを入力する設定データバッファ（ＣＮＦＢＵＦ）を備え、設定モード時には設定データバッファ（ＣＮＦＢＵＦ）を介し、後述する内部設定レジスタ（図示しない）に対して設定が行われることにより機能する。また、印字動作の制御のみならず、印字データ転送、ラッチといったヘッド駆動部（ＮＣ）２２に設けられた印字データ入力用の駆動制御データバッファとしての印字データバッファ（ＰＲＴＢＵＦ）に対する制御も行う。なお、この印字データバッファ（ＰＲＴＢＵＦ）は、データ入力手段でもある。また、これらの設定データバッファ（ＣＮＦＢＵＦ）、印字データバッファ（ＰＲＴＢＵＦ）の出力は、セレクタ（ＭＵＸ）２３によって切換えられて出力される。
【００６９】
従って、本実施の形態に係るヘッド駆動装置を複数カスケード接続した場合に、設定モード、印字モードの各モード時において各バッファのカスケード接続が可能となる。これにより、設定データと印字データとを転送する信号線数を少なくすることができる。
なお、このセレクタ（ＭＵＸ）２３は、ヘッド駆動装置を複数接続する場合にのみ必要となり、ヘッド駆動装置を単体で使用する場合は不要となる。
【００７０】
本実施の形態に係るヘッド駆動装置は、外部からの入力としてシリアルデータ（ＳＤ）、システムクロック（ＣＫ）、システムリセット（ＲＳＴ）の３本、外部への出力としてデータ出力端子としてのシリアルデータ出力（ＳＤＯ）、設定終了信号（ＣＦＤＮ）の２本と階調ヘッド駆動信号出力（ＤＯn ）のｎ本から構成される。ここで、シリアルデータ（ＳＤ）は、スタートビット検知端子（ＣＤＩ）、データ入力端子（ＳＤＩ）の双方へ供給されるようになっている。なお、上記設定終了信号（ＣＦＤＮ）は、設定モード、印字モードの各モード状態を監視するための信号である。
【００７１】
次に、上記共通制御部（ＣＣ）２１の回路構成を図２を参照して説明する。  上記共通制御部（ＣＣ）２１は、後述するシリアルデータ（ＳＤ）の起動情報としてのスタートビットを検出してラッチ、データ転送、通電を制御するスタートビット検出手段、モード判断手段としてのスタートビット処理器（ＳＴＣ）２４、データ転送イネーブルを生成する印字データ転送制御器（ＤＴＣ）２５、上記ヘッド駆動部（ＮＣ）２２を制御するヘッド駆動制御器（ＰＲＣ）２７、上記設定データバッファ（ＣＮＦＢＵＦ）を介して所定の設定を行う設定制御器（ＣＦＣ）２６を備える。この共通制御部（ＣＣ）２１からの出力に従い、ヘッド駆動部（ＮＣ）２２が動作することとなる。
【００７２】
上記印字データ転送制御器（ＤＴＣ）２５及びヘッド駆動制御器（ＰＲＣ）２７には、設定モード時に設定データバッファ（ＣＮＦＢＵＦ）を介して設定が行われる内部設定レジスタ（図示しない）が設けられている。これらの内部レジスタは、設定データバッファ（ＣＮＦＢＵＦ）と同じビット幅で構成されている。
なお、図示はしないが、図２に示す上記スタートビット処理器（ＳＴＣ）２４、印字データ転送制御器（ＤＴＣ）２５、設定制御器（ＣＦＣ）２６、ヘッド駆動制御器（ＰＲＣ）２７には、システムクロック（ＣＫ）、システムリセット（ＲＳＴ）、後述するポートリセット（ＰＲＳＴ）が供給される。そして、これらはシステムクロック（ＣＫ）に基づいて動作し、システムリセット（ＲＳＴ）又はポートリセット（ＰＲＳＴ）によってリセットされる。後述する図９に示すものも同様である。
【００７３】
次に、ヘッド駆動装置に投入されるシリアルデータ（ＳＤ）の構成を図３を参照して説明する。
図３は、シリアルデータ（ＳＤ）のフォーマットを示す。このシリアルデータ（ＳＤ）は、起動情報としてのスタートビットとデータとＬレベルの定常状態（固定レベル）の箇所から構成されている。このように定常状態がＬレベルに固定されているので、定常状態とスタートビットとの誤認を防止できる。
【００７４】
このシリアルデータ（ＳＤ）は、クロック信号（ＣＫ）に同期してヘッド駆動装置へ投入される。ここでは、スタートビットはＨレベル及びＬレベルの２ビットで構成した場合の例を示す。
なお、スタートビットはＨレベルのみの単独1ビットで構成してもよい。また、シリアルデータ（ＳＤ）におけるデータが無い定常状態がＨレベル（固定レベル）の場合には、スタートビットをＬレベルの単独１ビット、又はＬレベルで始まる複数ビットで構成してもよい。
上記シリアルデータ（ＳＤ）のスタートビットの後に続くデータは、設定モードにおいては設定データとし、印字モードでは駆動制御データとしての印字データとする。上記設定データは印字データの転送長（駆動制御データの転送長情報）などを設定するものである。
【００７５】
次に、上記共通制御部（ＣＣ）２１の印字モード時における動作タイミングを図４を参照して説明する。なお、実際には、設定モードが先に行われることとなるが設定モードの説明は後述するため、ここでは共通制御部（ＣＣ）２１にヘッド駆動部（ＮＣ）２２の駆動制御のための設定が既にされているものとして印字モード時の説明を先に行う。
【００７６】
印字モード時において、スタートビットと印字データを含む印字モード時シリアルデータ（ＳＤ）が投入されると、この印字モード時シリアルデータ（ＳＤ）はスタートビット検知端子（ＣＤＩ）を介して共通制御部（ＣＣ）２１に入力されるとともに、データ入力端子（ＳＤＩ）を介してヘッド駆動部（ＮＣ）２２に入力される。
【００７７】
そして、印字モード時シリアルデータ（ＳＤ）のうち、スタートビットは共通制御部（ＣＣ）２１のスタートビット処理器（ＳＴＣ）２４に入力され、検知される。また、このスタートビットに続く印字データは、印字データ入力端子（ＳＤＩ）からヘッド駆動部（ＮＣ）２２へ転送される。
このように１本のシリアルデータ（ＳＤ）に時分割されたスタートビット及びデータの各情報は、２本の端子によりスタートビットとデータとに分離される。
【００７８】
上記スタートビット処理器（ＳＴＣ）２４において、印字モード時シリアルデータ（ＳＤ）のうちのスタートビットが検知されると、印字データ転送スタート（ＤＴＣＧＯ）、印字データラッチ信号（ＤＴＬＴ）、印字スタート信号（ＰＲＣＧＯ）の各制御信号が同時に生成される。
このとき、上記スタートビットは、データ入力端子（ＳＤＩ）にも供給されるが、この時点では印字データ転送制御部（ＤＴＣ）２５において印字データ転送イネーブル（ＤＳＥＮ）が発生していないため、スタートビットがデータ入力端子（ＳＤＩ）からヘッド駆動部（ＮＣ）２２へ転送されることはない。
【００７９】
このように、スタートビットが検知されると、データ転送起動のための印字データ転送スタート（ＤＴＣＧＯ）、データラッチのための印字データラッチ信号（ＤＴＬＴ）、駆動制御起動のための印字スタート信号（ＰＲＣＧＯ）の各制御信号が同時に生成され、それぞれの処理が開始されるので、このスタートビットは、装置を起動する起動情報として、データ転送起動情報、データラッチ情報、駆動制御起動情報を兼ねている。
【００８０】
上記スタートビット処理器（ＳＴＣ）２４からの印字データ転送スタート（ＤＴＣＧＯ）が印字データ転送制御部（ＤＴＣ）２５へ供給されると、印字データ転送制御部（ＤＴＣ）２５が起動して印字データ転送イネーブル（ＤＳＥＮ）を生成し、ヘッド駆動部（ＮＣ）２２に出力する。
【００８１】
この印字データ転送イネーブル（ＤＳＥＮ）がＨレベルのときにシリアルデータ（ＳＤ）上の情報を印字データと認識することとなる。ここで認識された印字データは、ヘッド駆動部（ＮＣ）２２の印字データ入力端子（ＳＤＩ）から印字データバッファ（ＰＲＴＢＵＦ）へ転送される。
【００８２】
上記印字データ転送制御器（ＤＴＣ）２５では、後述する設定モード時にヘッド駆動部（ＮＣ）２２の印字データバッファ（ＰＲＴＢＵＦ）における後述するシフトレジスタ３１の段数が設定されるため、印字データの転送数が設定値（印字データの転送長）に到達すると印字データ転送イネーブル（ＤＳＥＮ）をＬレベルとし、印字データのシフトレジスタ３１への転送を停止する。
【００８３】
このように、設定モード時に共通制御部（ＣＣ）における印字データ転送制御器（ＤＴＣ）２５に印字データの転送長（駆動制御データの転送長情報）を設定するため、印字データバッファ（ＰＲＴＢＵＦ）を組替えた場合にも柔軟に対応でき、印字データの転送が可能となる。また、従来は、データを投入する際、外部から転送イネーブルを同時に投入する必要があったが、本実施の形態ではこれを不要とすることができ、シリアルデータ（ＳＤ）のみでデータの転送を行うことができる。
【００８４】
なお、後述する設定モード時には、設定データを含む設定モード時シリアルデータ（ＳＤ）が投入されるが、この場合は例えば設定容量を所定値とし、共通制御部（ＣＣ）２１における設定制御器（ＣＦＣ）２６のハードウエアの動作を設定データの容量に合わせておくことにより、外部から転送イネーブルを同時に投入することなく、データの転送を行うことができる。
【００８５】
また、上記印字データ転送イネーブル（ＤＳＥＮ）は、スタートビット処理器（ＳＴＣ）２４にフィードバックされており、これを利用して印字データ転送中にスタートビット検知端子（ＣＤＩ）から入力されるスタートビットの検知を無効とすることで印字データとスタートビットを判別するとともに、スタートビットと印字データの誤認を防止している。
【００８６】
上記印字データ転送イネーブル（ＤＳＥＮ）がＨレベルの間は、印字モード時シリアルデータ（ＳＤ）のうちの印字データがヘッド駆動部（ＮＣ）２２における印字データバッファ（ＰＲＴＢＵＦ）へ転送され、上記スタートビット処理器（ＳＴＣ）２４で生成された印字データラッチ信号（ＤＴＬＴ）によりラッチされる。
【００８７】
また、これと同時に上記スタートビット処理器（ＳＴＣ）２４で生成された印字スタート（ＰＲＣＧＯ）がヘッド駆動制御器（ＰＲＣ）２７に供給されると、ヘッド駆動制御器（ＰＲＣ）２７が起動する。すると、ヘッド駆動制御器（ＰＲＣ）２７は、ヘッド駆動部（ＮＣ）２２に対し、コモン階調イネーブル（ＥＣ）、階調通電信号の幅を作る基準となるバイナリドロップ信号（ＣＴＱ）、インク室をグループ分けして分割駆動する場合にその振分けを行うための分割印字信号（ＤＩＶ）の各制御信号を出力する。これにより、後述のようにヘッド駆動部（ＮＣ）２２が駆動制御され、印字が行われる。
【００８８】
このように、スタートビットの投入タイミング、すなわち印字モード時シリアルデータ（ＳＤ）の投入タイミングを調整することにより、印字スタート（ＰＲＣＧＯ）のタイミングを変えることができる。従って、シリアルデータの投入タイミングのみで印字用紙上の印字位置を調整できる。
【００８９】
次に、上記ヘッド駆動部（ＮＣ）２２の回路構成を図５を参照して説明する。
上記ヘッド駆動部（ＮＣ）２２は、バイナリデータの単位をＰＩＸＥＬとした場合、"バイナリデータｘＰＩＸＥＬ"数に対応した容量を有するバイナリ構成の記憶手段としてのシフトレジスタ３１とラッチ回路３２とを備える。これらシフトレジスタ３１とラッチ手段としてのラッチ回路３２は上述した印字データバッファ（ＰＲＴＢＵＦ）を構成する。
【００９０】
また、上記ヘッド駆動部（ＮＣ）２２は、１６２個のインクジェットヘッドの各インク室を配置したインクジェットヘッド（図示しない）を駆動する駆動波形を出力する出力ピンＤＯn 、バイナリドロップ信号（ＣＴＱ）をバイナリ印字データと比較して、ＰＩＸＥＬ毎に各々のバイナリデータに応じた出力（ＢＰＮＣＰ）を生成するコンパレータ３３、このコンパレータ３３からの出力（ＢＰＮＣＰ）をコモン階調イネーブル（ＥＣ）と論理和演算して階調通電信号（ＢＰＮＥ）を出力するＡＮＤゲート３４、分割印字信号（ＤＩＶ）に基づいて分割駆動する場合に駆動するグループのインク室を選択する駆動インク室セレクタ３５、駆動インク室セレクタ３５からの出力を増幅して対応する出力ピンＤＯn から駆動波形を出力する増幅器３６から構成される。
【００９１】
次に、上記ヘッド駆動部（ＮＣ）２２の印字モード時における動作タイミングを図６を参照して説明する。なお、ここでは上記共通制御部（ＣＣ）２１を説明した場合と同様に、後述の設定モードによって既に所定の設定がされて機能定義がされているものとして、スタートビットを含む印字モード時シリアルデータ（ＳＤ）が入力されることにより印字制御を行う場合について説明する。
【００９２】
このヘッド駆動部（ＮＣ）２２は、上記共通制御部（ＣＣ）２１におけるスタートビット処理器（ＳＴＣ）２４からの印字データ転送イネーブル（ＤＳＥＮ）がＨレベルのときに、印字データ入力端子（ＳＤＩ）から供給されたシリアルデータ（ＳＤ）のうちの印字データをデータバッファ（ＰＲＴＢＵＦ）のシフトレジスタ３１に格納する。
【００９３】
そして、上記共通制御部（ＣＣ）２１におけるヘッド駆動制御器（ＰＲＣ）２７からの印字データラッチ信号（ＤＴＬＴ）によりシフトレジスタ３１に格納されたデータがラッチ回路３２にてラッチされる。このラッチ回路３２にラッチされたデータ（ＢＰＮＤＴＡ）は、上記ヘッド駆動制御器（ＰＲＣ）２７からのバイナリドロップ信号（ＣＴＱ）とともにコンパレータ３３に入力されて比較される。この比較結果は、ＰＩＸＥＬ毎に各々のバイナリデータに応じたコンパレータ出力（ＢＰＮＣＰ）となる。
【００９４】
このコンパレータ出力（ＢＰＮＣＰ）は、ＡＮＤゲート３４にてコモン階調イネーブル（ＥＣ）と論理和演算され、階調通電信号（ＢＰＮＥ）として出力され、駆動インク室セレクタ３５に供給される。この駆動インク室セレクタ３５は、上記ヘッド駆動制御器（ＰＲＣ）２７からの分割印字信号（ＤＩＶ）に基づいて２分割駆動する場合に駆動するグループのインク室を選択して該当インク室についての出力ピン（ＤＯn ）に対して増幅器３６を介して階調通電信号（ＢＰＮＥ）を出力する。また、ヘッド駆動部（ＮＣ）２２は、動作イネーブル信号（ＥＮ）がＨレベルの状態で動作し、駆動制御が行われる。なお、図７に図２に示す共通制御部（ＣＣ）２１の印字動作タイミングを示す。
【００９５】
次に、上記共通制御部（ＣＣ）２１の設定モード時における動作タイミングを図８を参照して説明する。
本実施の形態におけるヘッド駆動装置は、印字動作を行うのに先立って、設定モード時に共通制御部（ＣＣ）２１に対して設定を行い機能定義を行う必要がある。
【００９６】
この設定モード時に投入される設定モード時シリアルデータ（ＳＤ）は、上述した印字モード時シリアルデータ（ＳＤ）と同様に、図３に示すスタートビットとデータから構成される。従って、共通制御部（ＣＣ）２１は、設定モードの場合においても、上述した印字モードの場合と同様に設定モード時シリアルデータ（ＳＤ）におけるスタートビットによって起動する。
【００９７】
但し、設定モード時シリアルデータ（ＳＤ）は、データの内容が設定データである点で、データの内容が印字データである印字モード時シリアルデータ（ＳＤ）と異なる。この設定モード時シリアルデータ（ＳＤ）の設定データとしては、共通制御部（ＣＣ）２１における印字データ転送制御器（ＤＴＣ）２５及びヘッド駆動制御器（ＰＲＣ）２７の内部設定レジスタに設定するデータが搭載される。また、設定データのフォーマットは、例えば"設定レジスタのビット幅×（上記印字データ転送制御器（ＤＴＣ）２５、ヘッド駆動制御器（ＰＲＣ）２７の設定レジスタ数）"で構成される。
【００９８】
設定モードにおいて、スタートビットと設定データを含む設定モード時シリアルデータ（ＳＤ）が入力されると、この設定モード時シリアルデータ（ＳＤ）はスタートビット検知端子（ＣＤＩ）を介して共通制御部（ＣＣ）２１に入力されるとともに、データ入力端子（ＳＤＩ）を介して設定データ入力端子（ＣＦＳＤＩ）に入力される。
【００９９】
そして、設定モード時シリアルデータ（ＳＤ）のうち、スタートビットは共通制御部（ＣＣ）２１のスタートビット処理器（ＳＴＣ）２４に入力され、検知される。スタートビット処理器（ＳＴＣ）２４において、設定モード時シリアルデータ（ＳＤ）のうちのスタートビットが検知されると、設定スタート信号（ＣＦＣＧＯ）が生成される。
【０１００】
この設定スタート信号（ＣＦＣＧＯ）が設定制御器（ＣＦＣ）２６に供給されると、設定制御器（ＣＦＣ）２６は起動する。すると、設定制御器（ＣＦＣ）２６は、設定データ転送イネーブル（ＣＦＤＳＥＮ）をＨレベルとし、設定データバッファ（ＣＮＦＢＵＦ）への転送と印字データ転送制御器（ＤＴＣ）２５、ヘッド駆動制御器（ＰＲＣ）２７への設定を行う。この設定データ転送イネーブル（ＣＦＤＳＥＮ）は、設定動作終了とともに自動的にＬレベルとなり設定動作も停止する。
【０１０１】
また、上記設定データ転送イネーブル（ＣＦＤＳＥＮ）は、スタートビット処理器（ＳＴＣ）２４にフィードバックされており、これを利用して設定データ転送中にスタートビット検知端子（ＣＤＩ）から入力されるスタートビットの検知を無効とすることで設定データとスタートビットを判別するとともに、スタートビットと設定データの誤認を防止している。
【０１０２】
また、設定制御器（ＣＦＣ）２６は、上記設定データが転送されると同時に上記内部設定レジスタのアドレスを生成しながら設定データバッファ（ＣＮＦＢＵＦ）のビット幅単位で上記設定データを入力し、このバッファがフルになると設定データ（ＣＦＤ）としてライト信号（ＤＴＣＷ）及び（ＰＲＣＷ）を出力しながらそのデータを印字データ転送制御器（ＤＴＣ）２５、ヘッド駆動制御器（ＰＲＣ）２７へ設定し、これらの機能定義付けをする。
【０１０３】
このような動作によって設定を行い、"設定レジスタのビット幅×（上記内部設定レジスタ数）"の所定量の設定データが転送されると設定動作を終了する。
【０１０４】
次に、上記設定モードと印字モードの切換え方法について図８を参照して説明する。本実施の形態では、切換え用の専用信号を用いない構成となっている。
【０１０５】
すなわち、図８に示す共通制御部（ＣＣ）２１における動作タイミングでは、設定モードへの切換えはリセット信号（ＲＳＴ）が入力されることで行われるようになっている。このリセット信号（ＲＳＴ）が入力されると、設定制御器（ＣＦＣ）２６は設定終了信号（ＣＦＤＮ）をＬレベルに保持する。これは、リセット後は必ず設定を行い機能定義をする必要があるためである。つまり、リセット陣号（ＲＳＴ）を設定モードへの切換え信号と兼用している。
【０１０６】
そして、設定が終了すると自動的に印字モードに切換えられるようになっている。例えば、予め決められた所定量の設定データが転送され終わると設定制御器（ＣＦＣ）２６が設定データ転送終了による設定終了を認識し、設定終了信号（ＣＦＤＮ）をＨレベルにする。このようにしても、設定を行うべき設定レジスタの数は決められているため、所定量のデータを固定的に転送することのみでモードの切換えを行っても不都合は生じないからである。
【０１０７】
上記設定終了信号（ＣＦＤＮ）は、Ｌレベルのときは設定モードになっていることを示し、Ｈレベルのときは印字モードになっていることを示す。従って、この設定終了信号（ＣＦＤＮ）は、装置内部で現在のモードを認識するために使用されるとともに、装置外部から現在のモードを監視するために使用される。
【０１０８】
このように、本実施の形態においては、印字動作を行うのに先立って、設定モード時に共通制御部（ＣＣ）２１に対して設定を行う必要がある。このため、万が一、設定の対象となる印字データ転送制御器（ＤＴＣ）２５やヘッド駆動制御器（ＰＲＣ）２７の内部設定レジスタに誤った設定がなされると、その設定に従って印字が行われてしまうため、印字の乱れ等が発生する恐れがある。これを防止するため、本実施の形態では、次のような構成により設定の正常終了を確認するようにしている。
【０１０９】
設定モード時シリアルデータ（ＳＤ）は、設定データの最後に例えばすべての設定データを加算した総和との和が下位にて"０"（限定値）となるような図８に示すチェックデータ（ＣＨＫＤＴＡ）を付加してこれを設定データとする。
【０１１０】
また、設定制御器（ＣＦＣ）２６はこの設定データ（チェックデータ（ＣＨＫＤＴＡ）を含む）をすべて加算する加算器とこの加算器による合計値と限定値（下位にて"０"）とを比較し、これが等しい場合は設定終了信号（ＣＦＤＮ）をＨレベルに変化させ、等しくない場合は設定終了信号（ＣＦＤＮ）をＬレベルのまま保持する制御器とを備える正常終了判定手段としての正常終了判定器２６ａを設ける。
【０１１１】
そして、正常判定を行う場合の動作としては、図８に示すように設定制御器（ＣＦＣ）２６は、設定モード時に設定データバッファ（ＣＮＦＢＵＦ）から各設定レジスタに設定データ（ＣＦＤ）を書込むタイミング（書込信号（ＤＴＣＷ）、（ＰＳＣＷ）のタイミング）で全ての設定データを加算していく。
【０１１２】
これを繰返し、全ての設定データ（チェックデータ（ＣＨＫＤＴＡ）を含む）の総和が下位にて"０"となっていた場合、正常終了判定器２６ａは、設定終了信号（ＣＦＤＮ）をＬレベルからＨレベルに変化させる。これに対し、設定データの総和が下位にて"０"でない場合、設定終了信号（ＣＦＤＮ）をＬレベルに保持する。よって、設定が正常に終了した場合には設定モードから印字モードに切換えられるが、設定が正常が終了しない場合は印字モードに切換えられることはない。
【０１１３】
これにより、たとえ印字データ転送制御器（ＤＴＣ）２５やヘッド駆動制御器（ＰＲＣ）２７の内部設定レジスタに誤った設定がなされても、印字モードに切換えられることがないので、その誤った設定に従って印字が行われることを防止でき、印字の乱れ等を防止できる。
【０１１４】
なお、複数のヘッド駆動装置をカスケード接続する場合には、この設定終了信号（ＣＦＤＮ）は、複数のヘッド駆動装置間でワイヤードＯＲ接続される。これにより、全てのヘッド駆動装置の設定が終了しない限り、設定終了信号（ＣＦＤＮ）がＨレベルとならないため、複数のヘッド駆動装置の設定終了確認を最小の信号線にて行うことができる。
【０１１５】
また、チェックデータ（ＣＨＫＤＴＡ）は、必ずしも設定データの最後の部分に載せる必要はなく、また設定データ（チェックデータ（ＣＨＫＤＴＡ）を含む）の総和は予め決められた所定値であれば必ずしも"０"とする必要はない。
【０１１６】
上述したように、設定モード時においては、設定モード時シリアルデータ（ＳＤ）が共通制御部（ＣＣ）２１の設定データ入力端子（ＣＦＳＤＩ）から入力され、設定データバッファ（ＣＮＦＢＵＦ）に転送され、設定データ出力端子（ＣＦＳＤＯ）より出力される。また、印字モード時においては、印字モード時シリアルデータ（ＳＤ）がヘッド駆動部（ＮＣ）２２の印字データ入力端子（ＰＸＳＤＩ）から入力され、印字データバッファ（ＰＲＴＢＵＦ）に転送され、印字データ出力端子（ＰＸＳＤＯ）より出力される。
【０１１７】
この設定データ出力端子（ＣＦＳＤＯ）と印字データ出力端子（ＰＸＳＤＯ）は、それぞれセレクタ（ＭＵＸ）２３の入力端子（Ｃ）、（Ｐ）へと接続され、その出力はヘッド駆動装置をカスケード接続する場合に使用するシリアルデータ出力（ＳＤＯ）となる。
【０１１８】
上記セレクタ（ＭＵＸ）２３のセレクト端子（Ｓ）には、設定終了信号（ＣＦＤＮ）が入力されている。そして、このセレクタ（ＭＵＸ）２３は、設定終了信号（ＣＦＤＮ）がＬレベル（設定モード）のときは、セレクタ（ＭＵＸ）２３のシリアルデータ出力（ＳＤＯ）端子からは入力端子（Ｐ）から入力した上記設定データ出力端子（ＣＦＳＤＯ）からの設定データを出力し、また設定終了信号（ＣＦＤＮ）がＨレベル（印字モード）のときは、セレクタ（ＭＵＸ）２３のシリアルデータ出力端子（ＳＤＯ）からは入力端子（Ｐ）から入力した上記印字データ出力端子（ＰＸＳＤＯ）からの印字データを出力するようになっている。これにより、設定モード、印字モードのどちらのモードでも各ヘッド駆動装置の設定データバッファ（ＣＮＦＢＵＦ）、印字データバッファ（ＰＲＴＢＵＦ）をカスケード接続できる。
【０１１９】
このような本実施の形態であれば、装置を起動するスタートビットとデータとを有するシリアルデータ（ＳＤ）、クロック（ＣＫ）、リセット（ＲＳＴ）の３本の信号線を入力することによって、データの転送制御から装置内の設定や印字ヘッドにおける駆動素子の駆動制御まで確実に行うことができる。
【０１２０】
しかも、シリアルデータ（ＳＤ）のスタートビットを検出して得られたタイミングによって装置を起動するので、シリアルデータ（ＳＤ）の投入タイミングを調整することによって、印字タイミングを調整することができる。
また、設定モード時又は印字モード時において入力したシリアルデータ（ＳＤ）のうちのスタートビットとデータとを判別するので、スタートビットとデータの誤認を防止することができる。
【０１２１】
また、印字データによって印字ヘッドのインク室を駆動制御する印字モードのみならず、設定データによって上記印字制御に必要な設定を行う設定モードについても、スタートビットを含むシリアルデータを入力することによってそのスタートビットを検出して得られたタイミングで実行することができるので、設定を行うための信号線を増やす必要がない。
【０１２２】
さらに、設定モードを有することにより、設定により装置の定義付けを柔軟に変えることができる。これにより装置のハードウエアの構成、例えばバッファの組替え、装置をカスケード接続する場合のカスケード数などに応じた駆動制御を行うことができる。
また、リセット信号により設定モードの処理が行われ、設定が終了すると自動的に駆動制御モードに切換えられ、被駆動媒体の駆動制御が行われるので、モード切換えのための信号線を不要とすることができる。
【０１２３】
次に、本発明をインクジェットプリンタのヘッド駆動装置に適用した場合の第２の実施の形態を図９ないし図１２を参照して説明する。
本実施の形態は、上記第１の実施の形態と比較すると、外部からのリセット信号（ＲＳＴ）を入力すると設定モードに切換える代りに、シリアルデータのスタートビットを複数化（時分割）し、そのスタートビットにモード情報を持たせることにより、このモード情報に基づいてモードを切換える点、また設定モード時シリアルデータ（ＳＤ）のスタートビットに設定データ転送数情報を持たせることで、転送できる設定データを所定値に固定せずに設定を行う点で異なる。
【０１２４】
本実施の形態におけるシリアルデータ（ＳＤ）は、図１１に示すようにスタートビットを１０ビットとしている。そのスタートビットは、順に設定又は印字を起動するための１ビットのスタートフラグ、モード情報としての１ビットのポートリセット（ＰＲＳＴ）フラグ、設定データ転送数情報としての８ビットのスタートビットデータ（ＳＴＤ）からなる。
【０１２５】
図９は、本実施の形態における共通制御部（ＣＣ）２１の回路構成を示す図で、図２に示すもの比較すると、スタートビット処理器（ＳＴＣ）２４においてシリアルデータ（ＳＤ）のスタートビットが検出され、その検出結果に基づいてスタートビットデータ（ＳＴＤ）、（ＳＴＷＲ）が出力される点、設定制御器（ＣＦＣ）２６に設定制御器レジスタ（ＣＦＣＲＥＧ）２６ｂを設け、スタートビット処理器（ＳＴＣ）からのスタートビットデータ（ＳＴＤ）、スタートビットデータライト信号（ＳＴＷＲ）を入力して設定制御器レジスタ（ＣＦＣＲＥＧ）に設定を行う点、スタートビット処理器（ＳＴＣ）２４においてシリアルデータ（ＳＤ）のスタートビットのうちのモード切換データとしてのＰＲＳＴフラグに基づいて外部リセットと同様の機能（設定モードへの切換機能を含む）を有する内部リセット信号としてのポートリセット（ＰＲＳＴ）が生成される点で異なる。
【０１２６】
本実施の形態におけるスタートビット処理器（ＳＴＣ）２４は、図１０に示すように、シリアルデータ（ＳＤ）のスタートビットのデータを一時的に格納するスタートビットデータバッファ３８、スタートビット検知端子（ＣＤＩ）から入力されたシリアルデータ（ＳＤ）を入力してスタートフラグを検出する２入力ＡＮＤゲート３９及び３入力ＮＯＲゲート４０、スタートフラグが検出されるとスタートビットデータ（ＳＴＤ）をスタートビットデータバッファ３８に入力する間、３入力ＮＯＲゲート４０を利用してスタートフラグの検出などを禁止し、スタートビットの最終ビットまでをカウントするカウンタ４２を起動するＪＫフリップフロップ４１を備える。
【０１２７】
また、スタートビットのポートリセットフラグを検出するＪＫフリップフロップ４３、ＮＯＴゲート４４を介して入力する設定終了信号（ＣＦＤＮ）がＬレベル（印字モード）であって、上記カウンタ４２のカウント終了信号（ＲＣ）が入力されるとスタートビットデータライト信号（ＳＴＷＲ）にもなる設定スタート信号（ＣＦＣＧＯ）を出力するＮＡＮＤゲート４５を備える。
【０１２８】
さらに、ＪＫフリップフロップ４３でポートリセットフラグが"真"（Ｈレベル）を検出した場合にポートリセット（ＰＲＳＴ）を出力するＮＡＮＤゲート４７、入力した設定終了信号（ＣＦＤＮ）がＬレベル（印字モード）の場合に上記ＪＫフリップフロップ４３のＱ出力を反転させて印字データラッチ信号（ＤＴＬＴ）を出力するＮＯＴゲート４８、設定スタート信号（ＣＦＣＧＯ）と上記ＪＫフリップフロップ４３のＱ出力を入力しこれらに基づいて印字データ転送スタート（ＤＴＣＧＯ）でもある印字スタート（ＰＲＣＧＯ）を出力するＮＡＮＤゲート４９を備える。
【０１２９】
図９及び図１０に示す回路の設定モードにおける動作タイミングを図１２に示す。
上記スタートビット検知器（ＳＴＣ）において、上述したようなスタートビットを備える設定モード時シリアルデータ（ＳＤ）がスタートビット検知端子（ＣＤＩ）から入力され、そのスタートビットのスタートフラグが検出されると、これに続くポートリセットフラグの確認が行われる。そのポートリセットフラグの内容が"真"である場合（設定モードへの切換えの場合）、ポートリセット信号（ＰＲＳＴ）を生成し、各回路へ供給する。すなわち、このポートリセット信号（ＰＲＳＴ）は、システムリセットと同様の機能を有するため、装置のイニシャライズと設定モードへの切換えが行われる。
【０１３０】
また、スタートビットの次の８ビットは設定データ数情報を持つスタートビットデータ（ＳＴＤ）である。このスタートビットデータ（ＳＴＤ）は、スタートビット検知器（ＳＴＣ）において、スタートビットデータバッファ３８に入力され、データが揃うと設定制御器（ＣＦＣ）２６にスタートビットデータライト信号（ＳＴＷＲ）とともに供給される。このとき、設定スタート信号（ＣＦＣＧＯ）も設定制御器（ＣＦＣ）２６に供給される。
【０１３１】
これにより、設定制御器（ＣＦＣ）２６は、スタートビットデータ（ＳＴＤ）の設定データ数情報に基づいてシリアルデータ（ＳＤ）の設定データ数分だけデータを取込んで設定を行う。従って、その設定データ数情報をスタートビットのスタートビットデータ（ＳＴＤ）に載せるだけで、設定データ数が異なる設定モード時シリアルデータ（ＳＤ）によって設定が可能となる。
【０１３２】
なお、本実施の形態では、設定モード時シリアルデータ（ＳＤ）のスタートビットデータ（ＳＴＤ）に設定データ数情報を載せた場合について述べたが、必ずしもこれに限定されるものではなく、スタートビットデータ（ＳＴＤ）に印字データ数情報を載せた設定モード時シリアルデータ（ＳＤ）又は印字モード時シリアルデータ（ＳＤ）として入力させて、この印字データ数情報を印字データ転送制御器（ＤＴＣ）２５に設定するようにすれば、設定モードにおいて印字データ転送数を設定しなくても、印字データバッファ（ＰＲＴＢＵＦ）の容量に応じた印字データの転送が可能となる。
【０１３３】
また、本実施の形態では、モード情報としてスタートフラグにリセットフラグを設けて、スタートビット処理器（ＳＴＣ）２４でリセットフラグを検出することによりモードの判断をし、モードを切換えるようにしたものについて述べたが、必ずしもこれに限定されることはなく、リセットフラグの代りにスタートフラグに設定モードか印字モードかを判断できるモード情報を載せ又はこのようなモード情報を設定データに載せ、これを検出することによって、スタートビット処理器（ＳＴＣ）２４でモードを判断し、モードの切換えを行うようにしてもよい。これにより、リセット信号によらなくてもモードの判断を行うことができ、またモードを切換えることができる。
【０１３４】
このように、スタートビットを複数化（時分割化）し、設定モード、印字モードに関わらず、様々な情報をもたせることにより、設定時及び印字時における制御に柔軟性を持たせることも可能となる。
【０１３５】
次に、本発明をインクジェットプリンタのヘッド駆動装置に適用した場合の第３の実施の形態を図１３ないし図１７を参照して説明する。
本実施の形態では、上述した図１に示すヘッド駆動装置を複数カスケード接続して駆動制御装置を構成している。
【０１３６】
具体的には、図１３に示すように第１段のヘッド駆動装置（Ａ）５１1 のシリアルデータ出力端子（ＳＤＯ）を第２段のヘッド駆動装置（Ｂ）５１2 の印字データ入力端子（ＳＤＩ）に接続（カスケード接続）する。なお、外部から投入されるシリアルデータ（ＳＤ）は各ヘッド駆動装置５１1 ，５１2 のスタートビット検知端子（ＣＤＩ）と第１段のヘッド駆動装置５１1 のデータ入力端子（ＳＤＩ）に接続される。またシステムクロック（ＣＫ）、システムリセット信号（ＲＳＴ）については、各ヘッド駆動装置の対応する端子に共通に入力される。このようにスタートビット検知端子（ＣＤＩ）は各ヘッド駆動装置においてシリアルデータ（ＳＤ）をパラレルに接続するのは、各ヘッド駆動装置においてシリアルデータ（ＳＤ）のスタートビットの検知を時間的に同時に行う必要があるためである。
【０１３７】
また、第１段のヘッド駆動装置５１1 については、スタートビット検知端子（ＣＤＩ）とデータ入力端子（ＳＤＩ）の接続は、ヘッド駆動装置単体の接続と同様となる。
なお、カスケード接続により第１段のヘッド駆動装置５１1 から第２段のヘッド駆動装置５１2 に転送されるデータは、印字データ転送イネーブル（ＤＳＥＮ）又は設定データ転送イネーブル（ＣＦＤＳＥＮ）によって転送制御されるため、シリアルデータ（ＳＤ）のうちのスタートビットを除いた印字データ又は設定データとなる。
【０１３８】
また、印字モード時シリアルデータ（ＳＤ）の印字データについては、ヘッド駆動装置のカスケード段数が変わると、印字データの転送数も変わる。従って、上記第１の実施の形態のように設定モード時シリアルデータ（ＳＤ）に、カスケード数も含めた全ての印字データ転送数を設定データとして載せることにより、これに基づいて印字データ転送数を各ヘッド駆動装置の印字データ転送制御器（ＤＴＣ）２５に設定するか、又は第２の実施の形態のように印字モード時シリアルデータ（ＳＤ）のスタートビットにカスケード数も含めた全ての印字データ転送数を載せたものを各ヘッド駆動装置に与える必要がある。
【０１３９】
次に、印字モード時のカスケード転送状態を図１４及び図１５を参照して説明する。
図１４は、図１３に示すような２段のヘッド駆動装置５１1 ，５１2 をカスケード接続した場合の各ヘッド駆動装置５１1 ，５１2 の印字データバッファ（ＰＲＴＢＵＦ）の接続例を示す。全体として各ヘッド駆動装置５１1 ，５１2 のシフトレジスタ５２1 ，５２2 とラッチ回路５３1 ，５３2 がカスケード段数倍になることとなる。また、各ヘッド駆動装置装置５１1 ，５１2 の各データ転送イネーブル（ＤＳＥＮ）も同様にカスケード段数倍の時間有効となっている。
【０１４０】
図１５は、２段のヘッド駆動装置５１1 ，５１2 をカスケード接続した場合の印字モード時における転送タイミングを示す図である。
この場合の印字モード時シリアルデータ（ＳＤ）のフォーマットは、先頭のスタートビットとそれに続く第２段のヘッド駆動装置５１2 に供給する印字データＢ−ｎ（ｎ＝１，２…）、第１段のヘッド駆動装置５１1 に供給する印字データＡ−ｎ（ｎ＝１，２…）と、Ｌレベルの定常状態から構成される。
【０１４１】
図１４でこのような印字モード時シリアルデータ（ＳＤ）は、第１段のヘッド駆動装置５１1 のデータ入力端子（Ａ−ＳＤＩ）から入力されてシリアルデータ出力端子（Ａ−ＳＤＯ）から出力され、第２段のヘッド駆動装置５１2 のデータ入力端子（Ｂ−ＳＤＩ）へ供給される。そして、印字データ転送イネーブル（ＤＳＥＮ）により制御され、印字モード時シリアルデータ（ＳＤ）のうちの印字データが、各ヘッド駆動装置５１1 ，５１2 のシフトレジスタ５２1 ，５２2 に転送される。
【０１４２】
このシフトレジスタ５２1 ，５２2 に転送された印字データ（Ａ−Ｄａｔａ、Ｂ−Ｄａｔａ）は、各ヘッド駆動装置５１1 ，５１2 が次の印字モード時シリアルデータ（ＳＤ）のスタートビットを検出したタイミングで印字データラッチ信号（ＤＴＬＴ）により各ヘッド駆動装置５１1 ，５１2 のラッチ回路５３1 ，５３2 に転送される。
【０１４３】
次に、２段のヘッド駆動装置５１1 ，５１2 をカスケード接続した駆動制御装置において設定モード時に各ヘッド駆動装置５１1 ，５１2 に対して個別に設定を行う場合について図１６及び図１７を参照して説明する。
設定モード時においては、第１段のヘッド駆動装置５１1 における図１に示すセレクタ（ＭＵＸ）２３により、第１段のヘッド駆動装置５１1 のデータ入力端子（Ａ−ＳＤＩ）から入力された設定データがシリアルデータ出力端子（Ａ−ＳＤＯ）から出力され、第２段のヘッド駆動装置５１2 のデータ入力端子（Ｂ−ＳＤＩ）へ供給される。これにより、図１６に示すように各ヘッド駆動装置５１1 ，５１2 の設定データバッファ（ＣＮＦＢＵＦ）がカスケードに接続される。
【０１４４】
上記各設定データバッファ（ＣＮＦＢＵＦ）５４1 ，５４2 には、実際に設定データの情報が設定される内部設定レジスタ５５1 ，５５2 が接続している。上記設定データバッファ（ＣＮＦＢＵＦ）は、内部設定レジスタ５５1 ，５５2 と同じビット幅を有する。そして、この設定データバッファ（ＣＮＦＢＵＦ）に設定データが転送されて、設定データバッファ（ＣＮＦＢＵＦ）がＦｕｌｌになると、その設定データを内部設定レジスタ５５1 ，５５2 に順に書込んでいく。
【０１４５】
この場合の動作タイミングを図１７に示す。
設定モード時シリアルデータ（ＳＤ）のフォーマットは、先頭のスタートビットとそれに続く設定データとＬレベルの定常状態から構成される。この設定データについては、設定データバッファ（ＣＮＦＢＵＦ）のカスケード接続状態に合わせ、設定データバッファ（ＣＮＦＢＵＦ）のビット幅×カスケード数×設定レジスタ数となっている。すなわち、設定モード時シリアルデータ（ＳＤ）は、図１７に示すように（Ｂ−１，Ａ−１），（Ｂ−２，Ａ−２）…（Ｂ−ｎ，Ａ−ｎ）といった具合に、カスケード接続された各ヘッド駆動装置５１1 ，５１2 の同一番号の内部設定レジスタに設定する設定データが続き、さらにこのような設定データが設定レジスタ数ｎだけ続く構成となっている。
【０１４６】
このような設定モード時シリアルデータ（ＳＤ）は、第１段のヘッド駆動装置５１1 のデータ入力端子（Ａ−ＳＤＩ）から入力されてシリアルデータ出力端子（Ａ−ＳＤＯ）から出力され、第２段のヘッド駆動装置５１2 のデータ入力端子（Ｂ−ＳＤＩ）へ供給される。
【０１４７】
そして、各ヘッド駆動装置５１1 ，５１2 は、設定モード時シリアルデータ（ＳＤ）のスタートビットが検知されると、設定データ転送イネーブル（ＣＦＤＳＥＮ）を発生する。これにより、各設定データバッファ（ＣＮＦＢＵＦ）５４1 ，５４2 に設定データが取込まれる。
【０１４８】
例えば、（Ｂ−１，Ａ−１）の設定データが転送されると、第２段の設定データバッファ（ＣＮＦＢＵＦ）５４2 にはＢ−１の設定データが格納され、第１段の設定データバッファ（ＣＮＦＢＵＦ）５４1 にはＡ−１の設定データが格納される。
【０１４９】
この時、設定データバッファ（ＣＮＦＢＵＦ）５４1 ，５４2 に格納された設定データは、該当する設定レジスタ（この例では番号１のもの）に書込まれる。こうして、各ヘッド駆動装置５１1 ，５１2 で別々のデータを設定することが可能となる。
以上の操作を（Ｂｎ，Ａｎ）まで順に繰返すことにより、各々の装置の全ての設定レジスタに独立した設定を行うことができる。
【０１５０】
次に、設定データの転送開始と終了について説明する。
設定データの転送は、設定データ転送イネーブル（ＣＦＤＳＥＮ）が出力されている間に行われる。この場合、設定データ転送イネーブル（ＣＦＤＳＥＮ）は、設定モード時シリアルデータ（ＳＤ）のスタートビットを検出することによって発生するので、これによって設定データの転送が開始されるが、その転送終了については、カスケード数による可変要因のため、異なる場合もある。
そこで、設定データの転送終了は、以下のように行う。
【０１５１】
先ず、設定データの転送数については、
（設定データバッファのビット幅）×（設定レジスタ数）×（カスケード数）
…（１）式
で決まる。
【０１５２】
この（１）式において（設定データバッファのビット幅）×（設定レジスタ数）については各ヘッド駆動装置に固有の値であるため、（カスケード数）が変化すると、設定データの転送数も変化することとなる。
【０１５３】
従って、（カスケード数）が印字ヘッド幅などにより固有の場合は、（カスケード数）は固定値となるので、（１）式も固定値にすることができる。このような場合は、各ヘッド駆動装置の共通制御部（ＣＣ）２１の設定制御器（ＣＦＣ）２６に設定データ転送数として上記固定値を予め定義しておくとともに、その設定データ転送数だけカウントを行うカウンタを設ける。
【０１５４】
そして、設定モード時シリアルデータ（ＳＤ）のスタートビットが検出されると、設定制御器（ＣＦＣ）２６の設定データ転送イネーブル（ＣＦＤＳＥＮ）をＨレベルにして設定データの転送を開始させるとともに、カウンタを起動する。そして、カウンタにより設定データ数分のカウントを終了した時点で、設定データ転送イネーブル（ＣＦＤＳＥＮ）をＬレベルにして設定データの転送を終了するようにすればよい。
【０１５５】
これに対して、（カスケード数）が変化する場合は、上述した第２の実施の形態のように設定モード時シリアルデータ（ＳＤ）のスタートビットに設定データ転送データ数の情報を持たせて、これを設定制御器（ＣＦＣ）２６にカスケード数情報として設定することにより設定データ数を定義する。これにより、上記の場合と同様にカウンタで設定データ数分だけカウントさせて、それによって設定データ転送イネーブル（ＣＦＤＳＥＮ）をＬレベルにして設定データの転送を終了するようにすればよい。
【０１５６】
これにより、カスケード接続されたヘッド駆動装置の数に関わらず、また信号線を増加させることなく、カスケード接続されたヘッド駆動装置ごとに設定内容の異なる設定データを各ヘッド駆動装置に転送することができる。
【０１５７】
このような構成の本実施の形態では、カスケード接続によって複数のヘッド駆動装置を接続して駆動制御装置を構成しても、少ない信号線で各ヘッド駆動装置の設定モード及び印字モードの双方の動作を行うことができ、被駆動媒体の駆動制御を行うことができる。
【０１５８】
なお、本実施の形態では、２段のヘッド駆動装置を接続した場合について説明するが、３段以上のヘッド駆動装置を接続する場合においても、前段のシリアルデータ出力端子（ＳＤＯ）に後段の印字データ入力端子（ＳＤＩ）を接続することにより構成する。これにより、多数のヘッド駆動装置を接続しても、信号線数を増加させることなく、被駆動媒体を駆動制御させることができる。
【０１５９】
例えば、４段のヘッド駆動装置をカスケード接続して使用するものとして、図１８に示すように１ライン分の印字出力を行う一体で構成された印字ヘッド６１を用紙６２の搬送方向に対して直角方向に配置し、この印字ヘッド６１をＡ〜Ｄの４つに分割して構成する場合がある。この場合、印字ヘッド６１の各分割部Ａ〜Ｄをカスケード接続された４つのヘッド駆動装置に図１９に示すような印字モード時シリアルデータ（ＳＤ）を投入することによって駆動する。
【０１６０】
ところが、図１８に示すものは印字ヘッド６１が一体で構成された場合であるが、この印字ヘッド６１の各分割部Ａ〜Ｄが別体で構成される場合には、各分割部Ａ〜Ｄを用紙の搬送方向に対して直角方向に正確に並べて配置することは困難である。このため、実際には図２１に示すように取付誤差が生じる。ここでは、分割部Ａを基準として、ＢについてはΔＤAB、ＣについてはΔＤAC、ＤについてはΔＤADの取付誤差がそれぞれ生じているものとする。このような取付誤差は、印字のずれを発生させるため、印字品質に影響を与える。
【０１６１】
このような場合には、図２２に示すように上記取付誤差（ΔＤAB、ΔＤAC、ΔＤAD）をなくすような各ヘッド駆動装置の駆動タイミングのずれ量、すなわち取付誤差（ΔＤAB、ΔＤAC、ΔＤAD）に対応する図２２に示すような印字ギャップ時間（ΔＴAB、ΔＴAC、ΔＴAD）を試験等によって求めておく。
【０１６２】
そして、図２４に示すように各ヘッド駆動装置に対する印字モード時シリアルデータ（ＳＤ−Ａ〜ＳＤ−Ｄ）をそれぞれ独立に投入するとともに、その投入タイミングを上記印字ギャップ時間（ΔＴAB、ΔＴAC、ΔＴAD）の分だけずらすようにする。
【０１６３】
これにより、各ヘッド駆動装置は、上述したように印字モード時シリアルデータ（ＳＤ−Ａ〜ＳＤ−Ｄ）のスタートビットを検出することによって駆動制御を行うことから、各印字モード時シリアルデータ（ＳＤ−Ａ〜ＳＤ−Ｄ）の投入タイミングで印字ヘッド６１の各分割部Ａ〜Ｄが駆動する。従って、印字ヘッド６１の取付誤差などによる印字ずれを防止することができ、印字品質への影響を防止することができる。
【０１６４】
次に、本発明をインクジェットプリンタのヘッド駆動装置に適用した場合の第４の実施の形態を図２５を参照して説明する。
図２５は、印字ヘッドを４分割駆動させる場合のヘッド駆動部（ＮＣ）の回路構成を示す図であるが、印字ヘッドを２分割駆動させる場合の図５に示す回路の部分と同一部分は、同一符号を付してその詳細な説明を省略する。
【０１６５】
本実施の形態におけるヘッド駆動部（ＮＣ）２２は、図５に示すものと比較すると、シフトレジスタ６３にＰＩＸＥＬ（Ｐ２）とＰＩＸＥＬ（Ｐ３）の間、ＰＩＸＥＬ（Ｐ４）とＰＩＸＥＬ（Ｐ５）の間など２つのＰＩＸＥＬおきにその直前のＰＩＸＥＬからの印字データ又はその２つ前のＰＩＸＥＬからの印字データを選択して次のＰＩＸＥＬに供給することによって、印字データを振分けるデータセレクタ６４を設けた点、このデータセレクタ６４のセレクト信号である印字データ切換信号（ＰＸＳＥＬ）が追加された点で異なる。このような構成によって、２つのインク室に対して１つのＰＩＸＥＬの印字データ、又は４つのインク室に対して１つのＰＩＸＥＬの印字データが対応することになる。
【０１６６】
このような構成の本実施の形態においては、シフトレジスタ６３に転送される印字データは、印字データ切換信号（ＰＸＳＥＬ）によってＰＩＸＥＬ（Ｐ１），（Ｐ２），（Ｐ３），（Ｐ４）…又はＰＩＸＥＬ（Ｐ１），（Ｐ３），（Ｐ５），（Ｐ７）…にシフトされる。
【０１６７】
このようにシフト印字データは、印字データラッチ信号（ＤＴＬＴ）によりシフトレジスタ３１に格納されたデータがラッチ回路３２にてラッチされる。このラッチ回路３２にラッチされたデータ（ＢＰＮＤＴＡ）は、バイナリドロップ信号（ＣＴＱ）とともにコンパレータ３３に入力されて比較される。この比較結果は、ＰＩＸＥＬ毎に各々のバイナリデータに応じたコンパレータ出力（ＢＰＮＣＰ）となる。
【０１６８】
このコンパレータ出力（ＢＰＮＣＰ）は、ＡＮＤゲート３４にてコモン階調イネーブル（ＥＣ）と論理和演算され、階調通電信号（ＢＰＮＥ）として出力され、駆動インク室セレクタ３５に供給される。
この駆動インク室セレクタ３５は、上記ヘッド駆動制御器（ＰＲＣ）２７からの分割印字信号（ＤＩＶ）に基づいて４分割駆動する場合に駆動するグループのインク室を選択して該当インク室についての出力ピン（ＤＯn ）に対して増幅器３６を介して階調通電信号（ＢＰＮＥ）を出力する。また、ヘッド駆動部（ＮＣ）２２は、動作イネーブル信号（ＥＮ）がＨレベルの状態で動作し、駆動制御が行われる。
【０１６９】
こうして、シフトレジスタ６３のＰＩＸＥＬにシフトされた印字データに基づく出力は、駆動インク室セレクタ３５にて分割信号（ＤＩＶ）の状態に従い、対応する４つ又は２つのインク室に振分けられることとなる。
このように、印字データバッファ（ＰＲＴＢＵＦ）のシフトレジスタ６３にデータセレクタ６４を設けてバッファの組替えを可能としたことによって、本実施の形態におけるシフトレジスタ６３については、印字データバッファ切換信号（ＰＸＳＥＬ）の状態により段数が半分になるため、印字データ転送数も減らすことができる。
【０１７０】
この場合、既に述べたように、印字データ転送制御器（ＤＴＣ）２５のデータ転送数の設定を変更することにより、印字データ転送数の変更に対応できる。また、スタートビットに印字データ転送数情報を載せたシリアルデータ（ＳＤ）を投入することによって、設定モードにおいて印字データ転送制御器（ＤＴＣ）２５の該当する内部レジスタの設定を変更したり、印字モードにおいて印字データ転送数を設定したりしてもよい。
【０１７１】
以上の第１〜第４の実施の形態においては、被駆動媒体としてインクジェットプリンタにおける印字ヘッドのインク室を例に挙げて、これらを駆動するヘッド駆動装置で駆動制御装置を構成した場合について説明したが、必ずしもこれに限定されるものではなく、負荷や駆動素子など駆動制御データに基づいて駆動する被駆動媒体、例えばモータ、ＣＣＤ、液晶などを駆動する駆動制御装置に適用してもよい。
【０１７２】
また、第１〜第４の実施の形態においては、設定モードを必要とする場合について説明したが、必ずしもこれに限定されるものではなく、設定モードがない場合であっても、すなわち既に固有の設定が行われている場合などには、シリアルデータのみで駆動制御を行うようにしてもよい。
【０１７３】
【発明の効果】
以上詳述したように、請求項１ないし請求項３０の本発明によれば、スタートビットとデータ（設定データ又は駆動制御データ）を有するシリアルデータを入力することによって、スタートビットとデータとを判別し、このスタートビットを検出して得られたタイミングによって、上記データの転送、ラッチ、駆動制御するための制御信号など必要な信号を内部で生成し、それに基づいて駆動信号を生成し、被駆動媒体を駆動制御することにより、外部から取込む信号線数を大幅に削減しつつ、シリアルデータの投入タイミングを調整することによって被駆動媒体の駆動タイミングを調整することができる。さらに、スタートビットとデータとを判別するので、スタートビットとデータの誤認を防止することができる。
【０１７４】
特に、請求項２７ないし請求項３０駆動制御装置を複数個接続して使用する場合であっても、各駆動制御装置間相互の被駆動媒体の駆動タイミングの調整を少ない信号線数にて行うことができるので、例えばプリンタのヘッド駆動装置に適用した場合に各駆動制御装置間相互の印字位置調整を少ない信号線数にて行うことができる。
【０１７５】
また、本発明によれば、上記スタートビットに起動情報のみならず、駆動制御に必要な情報としてデータ転送起動情報やデータ転送数情報を含めて、これに基づいてデータの転送制御を行うことにより、上記効果に加えて、装置内に設けたバッファを組替えた場合にも柔軟に対応した駆動制御データの転送できるという効果を奏する。また、請求項１０の本発明によれば、データ転送数情報に基づいて装置内部で転送イネーブル信号を生成するので、従来はデータを投入する際に外部から転送イネーブルを同時に投入する必要があったが、これを不要とすることができる。
従って、これらによれば、シリアルデータのみでデータの転送を行うことができるという効果を奏する。
【０１７６】
また、請求項９ないし請求項１５の本発明によれば、駆動制御データによって被駆動媒体を駆動制御する駆動制御モードのみならず、設定データによって上記駆動制御に必要な設定を行う設定モードについても、スタートビットを含むシリアルデータを入力することによってそのスタートビットを検出して得られたタイミングで実行することができるので、駆動制御に必要な設定を行うための信号線を不要とする効果を奏する。さらに、設定モードを有することにより、設定により装置の定義付けを柔軟に変えることができる。これにより装置のハードウエアの構成、例えばバッファの組替え、装置をカスケード接続する場合のカスケード数などに応じた駆動制御を行うことができる。
【０１７７】
また、請求項１１ないし請求項１５の本発明によれば、リセット信号又は内部リセット信号により設定モードの処理が行われ、設定が終了すると自動的に駆動制御モードに切換えられ、被駆動媒体の駆動制御が行われるので、モード切換えのための信号線を不要とすることができる効果を奏する。また、請求項２４の本発明によれば、設定データに含まれたモード情報に基づいて設定モードか駆動制御モードかを判断することにより、リセット信号を使用しなくても、モードの判断を行うことができる。
【０１７８】
また、請求項１７ないし請求項２３によれば、設定モードにおける駆動制御に必要な設定を正常に終了したことを判定することにより、正常終了したことを判定したときに設定モードから駆動制御モードへ切換えられるようにすることができるので、たとえ装置内に誤った設定がなされても駆動制御モードに切換えられることがないため、その誤った設定に従って駆動制御が行われることを防止できる。従って、例えば本装置をプリンタのヘッド駆動装置に適用した場合には、印字の乱れ等を防止できる。
【０１７９】
また、請求項１４及び請求項２１の本発明によれば、設定モードにおける設定が終了すると設定終了信号を出力するので、複数の駆動制御装置をカスケード接続した場合に各駆動制御装置の設定終了信号をワイヤート゛ＯＲ接続することにより、全ての駆動制御装置の設定が終了しない限り、駆動制御モードに切換えられないようにすることができる。これにより、複数の駆動制御装置の全体としての設定終了確認（モード判断）を最小の信号線にて行うことができる。
【０１８０】
また、請求項２２ないし請求項２５の本発明によれば、設定モード時に設定データを入力する設定データバッファと駆動制御モード時に駆動制御データを入力する駆動制御データバッファとを別個に設け、設定モードにおいては設定データ数に応じたデータ処理を可能とし、駆動制御モードにおいては駆動制御データ数に応じたデータ処理を可能とする。例えば、設定モードにおいては設定データバッファのビット幅分ごとに設定を行い、駆動制御モードにおいては駆動制御データの転送長に応じて駆動制御を行うようにすることもできる。これにより、通電条件に応じてバッファを組替えた場合でも容易に対応することができる。
【０１８１】
また、駆動制御データバッファを組替え可能に構成することにより、シフトレジスタなどの段数を減らすことができるので、駆動制御データ転送数も減らすことができる。
【０１８２】
請求項２６ないし請求項３０の本発明によれば、シリアルデータを入力するデータ線に接続するスタートビット検知端子とデータ入力端子とを別個に設けたため、複数の駆動制御装置を接続する場合に、例えばデータ線に対してスタートビット検知端子をパラレルに接続し、データ入力端子を前段の駆動制御装置のデータ出力端子にシリーズに接続することよって、設定データバッファ、駆動制御データバッファをそれぞれカスケード接続することができるので、駆動制御データと設定データの双方の動作が可能となる。これにより、多数の駆動制御装置を接続しても少ない信号線数で被駆動媒体を駆動制御することができる。
【０１８３】
また、請求項２５及び請求項２７の本発明によれば、転送データ選択手段によって設定データと駆動制御データとを選択的にデータ出力端子から外部へ出力できるので、複数の駆動制御装置を接続する際に、前段の駆動制御装置のデータ出力端子を次段の駆動制御装置のシリアルデータを入力するデータ入力端子に接続することによって、設定データと駆動制御データとの双方を選択的に各駆動制御装置に転送することができる。これにより、設定データと駆動制御データを転送するための信号線数を減らすことができる。
【０１８４】
また、請求項２８および請求項２９の本発明によれば、駆動制御データ転送数、設定データ転送数の情報を設定データに含ませたり、スタートビットに含ませ、その情報に基づいてデータ転送を行うことにより、カスケード接続した駆動制御装置の数に関わらず、また信号線数を増やすことなく、各駆動制御装置ごとに異なる転送数の駆動制御データや設定データを制御することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るヘッド駆動装置の回路構成を示す図。
【図２】図１に示す共通制御部（ＣＣ）の回路構成を示す図。
【図３】本実施の形態に係るヘッド駆動装置に投入されるシリアルデータの構成を示す図。
【図４】本実施の形態における共通制御部（ＣＣ）の印字モード時における動作タイミングを示す図。
【図５】図１に示すヘッド駆動部（ＮＣ）の回路構成を示す図。
【図６】本実施の形態におけるヘッド駆動部（ＮＣ）の印字モード時における動作タイミングを示す図。
【図７】本実施の形態における共通制御部（ＣＣ）の印字モード時における動作タイミングを示す図。
【図８】本実施の形態における設定モード時の動作タイミングと、設定モードと印字モードとの切換え方法について説明するための動作タイミング図。
【図９】本発明の第２の実施の形態における共通制御部（ＣＣ）の回路構成を示す図。
【図１０】本実施の形態におけるスタートビット処理器（ＳＴＣ）の回路構成を示す図。
【図１１】本実施の形態に係るヘッド駆動装置に投入されるシリアルデータの構成を示す図。
【図１２】本実施の形態における図９、図１０に示す回路の設定モードにおける動作タイミングを示す図。
【図１３】本発明の第３の実施の形態に係るヘッド駆動装置の回路構成を示す図。
【図１４】図１３に示すヘッド駆動装置をカスケード接続した場合の各ヘッド駆動装置の印字データバッファ（ＰＲＴＢＵＦ）の接続例を示す図。
【図１５】図１４に示すようにカスケード接続した場合の印字モード時における転送タイミングを示す図。
【図１６】図１３に示すヘッド駆動装置をカスケード接続した場合の各ヘッド駆動装置の設定データバッファ（ＣＮＦＢＵＦ）の接続例を示す図。
【図１７】図１６に示すようにカスケード接続した場合の設定モード時における動作タイミングを示す図。
【図１８】本実施の形態にかかるヘッド駆動装置で駆動する印字ヘッドであって、一体で４分割して構成するものを示す図。
【図１９】図１８に示す印字ヘッドの各分割部を駆動するヘッド駆動装置に転送するシリアルデータを説明する図。
【図２０】図１８に示す印字ヘッドの各分割部を駆動する各ヘッド駆動装置に転送するシリアルデータの動作タイミングを示す図。
【図２１】本実施の形態で駆動する印字ヘッドの４つの分割部を別体で構成した場合の各分割部の取付誤差を説明する図。
【図２２】図２１に示す取付誤差をなくすような各ヘッド駆動装置の駆動タイミングのずれ量を説明する図。
【図２３】図２１に示すような取付誤差のある印字ヘッドの各分割部を駆動するヘッド駆動装置に転送するシリアルデータを説明する図。
【図２４】図２１に示す印字ヘッドの各分割部を駆動する各ヘッド駆動装置に転送するシリアルデータの転送タイミングを示す図。
【図２５】本発明の第４の実施の形態におけるヘッド駆動部（ＮＣ）の回路構成を示す図。
【図２６】従来のヘッド駆動装置の回路構成を示す図。
【図２７】図２６に示すヘッド駆動装置の動作タイミングを示す図。
【図２８】従来の他のヘッド駆動装置の回路構成を示す図。
【図２９】図２８に示すヘッド駆動装置の動作タイミングを示す図。
【図３０】従来の他のヘッド駆動装置の回路構成を示す図。
【図３１】図３０に示すヘッド駆動装置の動作タイミングを示す図。
【図３２】従来のカスケード接続したヘッド駆動装置の回路構成を示す図。
【図３３】従来のカスケード接続した他のヘッド駆動装置の回路構成を示す図。
【符号の説明】
２１…共通制御部（ＣＣ）
２２…ヘッド制御部（ＮＣ）
２３…セレクタ（ＭＵＸ）
２４…スタートビット処理器（ＳＴＣ）
２５…印字データ転送制御器（ＤＴＣ）
２６…設定制御器（ＣＦＣ）
２７…ヘッド駆動制御器（ＰＲＣ）
３１…シフトレジスタ
３２…ラッチ回路
３３…コンパレータ
３４…ＡＮＤゲート
３５…駆動インク室セレクタ
３６…増幅器
３８…スタートビットデータバッファ
３９…２入力ＡＮＤゲート
４０…３入力ＮＯＲゲート
４１…ＪＫフリップフロップ
４２…カウンタ
４３…ＪＫフリップフロップ
４４…ＮＯＴゲート
４５…ＡＮＤゲート
４７…ＮＡＮＤゲート
４８…ＮＯＴゲート
４９…ＮＡＮＤゲート
５１1 ，５１2 …ヘッド駆動装置
５２1 ，５２2 …シフトレジスタ
５３1 ，５３2 …ラッチ回路
５４1 ，５４2 …設定データバッファ（ＣＮＦＢＵＦ）
５５1 ，５５2 …内部設定レジスタ
６１…印字ヘッド
６２…用紙
６３…シフトレジスタ
６４…データセレクタ
【図１】
0004545879.tif 000002
【図２】
0004545879.tif 000003
【図３】
0004545879.tif 000004
【図４】
0004545879.tif 000005
【図５】
0004545879.tif 000006
【図６】
0004545879.tif 000007
【図７】
0004545879.tif 000008
【図８】
0004545879.tif 000009
【図９】
0004545879.tif 000010
【図１０】
0004545879.tif 000011
【図１１】
0004545879.tif 000012
【図１２】
0004545879.tif 000013
【図１３】
0004545879.tif 000014
【図１４】
0004545879.tif 000015
【図１５】
0004545879.tif 000016
【図１６】
0004545879.tif 000017
【図１７】
0004545879.tif 000018
【図１８】
0004545879.tif 000019
【図１９】
0004545879.tif 000020
【図２０】
0004545879.tif 000021
【図２１】
0004545879.tif 000022
【図２２】
0004545879.tif 000023
【図２３】
0004545879.tif 000024
【図２４】
0004545879.tif 000025
【図２５】
0004545879.tif 000026
【図２６】
0004545879.tif 000027
【図２７】
0004545879.tif 000028
【図２８】
0004545879.tif 000029
【図２９】
0004545879.tif 000030
【図３０】
0004545879.tif 000031
【図３１】
0004545879.tif 000032
【図３２】
0004545879.tif 000033
【図３３】
0004545879.tif 000034