(57)【特許請求の範囲】
【請求項１】
素子基板上に、互いに交差する方向に延在する第１信号線と第２信号線と、前記第１信号線と第２信号線の交差に対応して画素電極が配置された画素領域と、前記画素領域の外側に配置され、第２信号線に駆動信号を出力する信号出力回路と、前記信号出力回路と第２信号線を接続する接続配線を有する電気光学装置において、
前記画素領域の外周縁は、前記信号出力回路と対向する部分に曲線部分あるいは屈曲部分を備え、
前記第２信号線と直交する方向における前記信号出力回路が配置される領域の長さ寸法は、前記第２信号線の延在方向と直交する方向における前記画素領域の幅寸法より短く、
前記接続配線が配線される領域に、該領域を横切るように設定される複数の仮想基準線と、前記仮想基準線上に所定の間隔で設定される複数の仮想基準点と、隣接する仮想基準線の前記仮想基準点同士を結ぶ仮想接続配線を設けるとすると、
前記接続配線は、前記仮想接続配線上を通って、若しくは、前記仮想接続配線に沿って配線され、
前記所定の間隔は、等間隔であり、前記複数の仮想基準線は、前記接続配線が配線される領域で４箇所以上に設定されていることを特徴とする電気光学装置。
【請求項２】
前記複数の仮想基準線は、互いに平行に設定されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記素子基板には、前記画素領域の外側に前記第１信号線に駆動信号を出力する第２の信号出力回路が配置される領域が形成され、
前記接続配線が配線される領域は、少なくとも一部が前記画素領域と前記第２の信号出力回路が配置される領域との間に位置していることを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
前記第２信号線は、データ線であり、前記信号出力回路は、データ線駆動回路であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第２信号線は、走査線であり、前記信号出力回路は、走査線駆動回路であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の電気光学装置。
【請求項６】
前記画素領域の平面形状は、円形、あるいは曲線と直線とを組み合わせてなる形状であることを特徴とする請求項１乃至請求項５に記載の電気光学装置。
【請求項７】
前記素子基板の平面形状は、円形、三角形、五角形以上の多角形、あるいは曲線と直線とを組み合わせてなる形状であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の電気光学装置。
【請求項８】
前記素子基板は、当該素子基板に対して対向配置された対向基板との間に液晶層を保持していることを特徴とする請求項７に記載の電気光学装置。
【請求項９】
前記素子基板は、前記画素領域に有機エレクトロルミネッセンス素子を備えていることを特徴とする請求項７に記載の電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置や有機エレクトロルミネッセンス（以下有機ＥＬという）装置、無機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置などといった電気光学装置に関するものである。
【背景技術】
【０００２】
電気光学装置として代表的なものとしては、液晶装置や有機ＥＬ装置などが挙げられ、かかる電気光学装置は、素子基板上に、互いに交差する方向に延在する複数の走査線と複数のデータ線との交差に対応する画素が複数配列された画素領域が設けられている。画素領域の外側の複数の走査線が延在する方向には、前記走査線に信号を出力する走査線駆動回路が配置されている。また、複数のデータ線の延在する方向には、複数のデータ線に信号を出力するデータ線駆動回路が配置されている。また、画素領域の外側の前記走査線またはデータ線が延在する方向には、素子基板外部から信号が供給されるフレキシブル基板などが接続される接続端子が配置されている。また、前記駆動回路や接続端子が配置される領域と、前記走査線またはデータ線の間には、両者を接続する接続配線が引き回される領域が設けられている。
【０００３】
このような構成の電気光学装置において、素子基板および画素領域はいずれも、四角形の平面形状を有しているため、走査線駆動回路では、複数の走査線に対して１対１で対応する単位回路を画素領域の辺に沿って配置すればよかった。
【０００４】
一方、電気光学装置としては、六角形の素子基板上に円形の画素領域を備えたものが提案されている（特許文献１参照）。
【０００５】
【特許文献１】特開２００６−２７６３６１号公報（図１２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の電気光学装置では、走査線駆動回路がデータ線の延在方向に配置され、走査線の延在方向に配置されていないが、引用文献１に記載の電気光学装置において、データ線の延在方向に走査線駆動回路を直線的に配置すると、素子基板において画素領域の外側領域を幅広に形成する必要があり、画素領域の大きさの割には電気光学装置が大型化してしまうという問題点がある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、画素領域において信号線の延在方向に位置する外周部分が曲線部分あるいは屈曲部分からなる異形部分になっている場合に当該異形部分に沿って当該信号線に対する駆動回路を配置することができる電気光学装置を提供することにある。
【０００８】
また、図１５（ａ）に示すように、四角形以外の異形形状の素子基板１０上に円形の画素領域１０ｂを構成した場合、データ線駆動回路１０１の長さ寸法が、画素領域１０の幅寸法よりもかなり短いため、データ線６ａをそのまま直線的に延在することが不可能である。従って、図１５（ｂ）に示すように、データ線６ａの引き回し領域（配線領域）では、データ線６ａをできるだけ平行に延在させながら必要な箇所で屈曲させて、データ線駆動回路１０１まで引き回す必要がある。
【０００９】
しかしながら、図１５（ｂ）に示すようにデータ線６ａを引き回すと、データ線６ａの引き回し部分は、画素領域１０ｂの中央で延在するデータ線６ａではピッチが広いのに対して、画素領域１０ｂの両側で延在するデータ線６ａの引き回し部分はピッチが極めて狭く、ピッチが極端に相違する領域が発生してしまう。そのため、図１６（ａ）に示すように、画素領域１０ａの中央に位置するデータ線６ａでは、隣接するデータ線６ａの引き回し部分間に寄生する容量成分が小さいので、電圧の立ち上がりが早いのに対して、画素領域１０ｂの両端に位置するデータ線６ａでは、隣接するデータ線６ａの引き回し部分間に寄生する容量成分が大きいので、電圧の立ち上がりが遅くなる。その結果、画素領域１０ｂで画像を表示した際、画素領域１０ｂの中央と、画素領域１０ｂの両側との間で階調や輝度に明らかな差が発生し、画像の品位が低いという問題点がある。
【００１０】
なお、図１５（ａ）、（ｂ）に示す構成は、本発明を説明するために、本願発明者が案出した参考例であり、従来例ではない。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明は、素子基板（素子基板１０）上に、互いに交差する方向に延在する第１信号線（走査線３ａ若しくはデータ線６ａ）と第２信号線（データ線６ａ若しくは走査線３ａ）と、前記第１信号線と第２信号線の交差に対応して画素電極（画素電極９ａ）が配置された画素領域（画素領域１０ａ，１０ｂ）と、前記画素領域の外側に配置され、第２信号線に駆動信号を出力する信号出力回路（走査線駆動回路１０４、データ線駆動回路１０１、またはフレキシブル基板等との接続端子）と、前記信号出力回路と第２信号線を接続する接続配線（出力線４６または出力線４４）を有する電気光学装置（電気光学装置１００）において、前記画素領域の外周縁は、前記信号出力回路と対向する部分に曲線部分あるいは屈曲部分を備え、前記第２信号線と直交する方向における前記信号出力回路が配置される領域の長さ寸法は、前記第２信号線の延在方向と直交する方向における前記画素領域の幅寸法より短く、前記接続配線が配線される領域に、該領域を横切るように設定される複数の仮想基準線（仮想基準線Ｌ（仮想基準線Ｌ１、Ｌ２、Ｌ３、Ｌ４））と、前記仮想基準線上に所定の間隔で設定される複数の仮想基準点と、隣接する仮想基準線（仮想基準点Ｐ）の前記仮想基準点同士を結ぶ仮想接続配線を設けるとすると、前記接続配線は、前記仮想接続配線（仮想接続配線Ｑ（仮想接続配線Ｑ１、Ｑ２、Ｑ３））上を通って、若しくは、前記仮想接続配線に沿って配線され、前記所定の間隔は、等間隔であり、前記複数の仮想基準線は、前記接続配線が配線される領域で４箇所以上に設定されていることを特徴とする。
【００１２】
本発明では、信号出力回路が配置される領域に対向する側の画素領域の外周縁に曲線部分や屈曲部分を向け、かつ、信号出力回路が配置される領域の長さ寸法（例えば、データ線６ａ（第２信号線）の延在方向と直交する方向におけるデータ線駆動回路１０１（信号出力回路）が配置される領域の寸法）が、画素領域の幅寸法（例えば、データ線６ａ（第２信号線）の延在方向と直交する方向における画素領域１０ｂの寸法）よりも短いため、接続配線（例えば、出力線４６）が配線される領域には、狭い幅で、且つ、湾曲あるいは屈曲する部分が存在することなる。
【００１３】
しかるに本発明では、接続配線は各々、前記接続配線が配線される領域を横切るように設定された複数の仮想基準線で挟まれた各領域において、当該複数の仮想基準線上の所定の間隔で設定された複数の仮想基準点同士を結ぶ仮想接続線上を通って、若しくは、仮想接続配線に沿って、引き回され、配線されているため、仮想基準線で挟まされた領域では、隣接する接続配線同士の間隔に大きな差が発生しない。従って、画素領域の中央に位置する第２信号線と接続された接続配線と、画素領域の両端に位置する第２信号線と接続された接続配線との間には、隣接する接続配線同士の間隔に大きな差が発生しない。それ故、隣接する接続配線の引き回し部分間に寄生する容量成分に大きな差が発生しないので、電圧の立ち上がり速度に大きな差が発生しない。それ故、画素領域で画像を表示した際、画素領域の中央と、画素領域の両側との間で階調や輝度に差が発生しないので、画像の品位が高い。
【００１４】
また、仮想基準点を等間隔で設定することで、隣接する接続配線同士の間隔に大きな差が発生しない。また、４箇所以上に仮想基準線を設定すれば、多くの場合に接続配線を適正に引き回すことができる。
【００１５】
また、本発明において、さらに、前記複数の仮想基準線は、互いに平行に設定されていることを特徴とする。このように構成すると、接続配線の引き回し部分を容易に設計することができる。
【００１６】
また、本発明において、さらに、前記複数の仮想基準線はいずれも、前記第２信号線の前記画素領域内での延在方向に対して直交する方向に延びていることを特徴とする。このように構成すると、接続配線の引き回し部分を容易に設計することができる。
【００１７】
また、本発明において、さらに、前記素子基板には、前記画素領域の外側に前記第１信号線に信号を出力する第２の信号出力回路が配置される領域が形成され、前記接続配線が配線される領域は、少なくとも一部が前記画素領域と第２の信号出力回路が配置される領域との間に位置していることを特徴とする。すなわち、接続配線が配線される領域の少なくとも一部が画素領域と第２の信号出力回路が配置される領域との間に位置している場合には、その分、接続配線が配線される領域の幅が狭くなる、という制約があるが、係る制約があっても本発明によれば、接続配線を適正に引き回すことができる。
【００１８】
また、本発明において、さらに、第２信号線はデータ線であり、前記信号出力回路はデータ線駆動回路であることを特徴とする。または、第２信号線は走査線であり、前記信号出力回路は走査線駆動回路であることを特徴とする。このように、データ線駆動回路または走査線駆動回路に対応した電気光学装置を実現することができる。
【００１９】
また、本発明は、さらに、前記画素領域の平面形状は、円形、あるいは曲線と直線とを組み合わせてなる形状であることを特徴とする。尚、本発明における「円形」とは、真円形、楕円形、長方形の短辺両端に半円形を合わせた陸上競技トラックの形状（長円形、角丸長方形）、外周縁に円形を含む形状のいずれの形状をも含む意味である。また、本発明における「円形」とは、円周上に多少の凹凸や段部を有するものも含む意味である。
【００２０】
また、本発明は、さらに、素子基板の平面形状は、円形、三角形、五角形以上の多角形、あるいは曲線と直線とを組み合わせてなる形状であることを特徴とする。このように構成すると、素子基板の外周形状を画素領域の外周形状に沿うように形成できるので、曲線部分あるいは屈曲部分からなる異形部分の外側領域の幅寸法をさらに圧縮することができる。
【００２１】
本発明を適用した電気光学装置が液晶装置である場合、前記素子基板は、当該素子基板に対して対向配置された対向基板との間に液晶層を保持している構成となる。
【００２２】
本発明を適用した電気光学装置が有機ＥＬ装置である場合、前記素子基板において、前記複数の画素の各々に有機ＥＬ素子を備えている構成となる。
【００２３】
本発明を適用した電気光学装置は、時計や携帯電話機などの電子機器において直視型の表示部などとして用いられる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を説明する。以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。なお、薄膜トランジスタでは、印加する電圧によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。また、カラーフィルタや配向膜などの図示は省略してある。
【００２５】
［実施の形態１］
（全体構成）
図１は、本発明の実施の形態１に係る電気光学装置（液晶装置）の電気的な構成を示すブロック図である。図１に示すように、本形態の電気光学装置１００は液晶装置であり、素子基板１０上には、互いに交差するＸ方向およびＹ方向に延在する複数の走査線３ａ（第１信号線）および複数のデータ線６ａ（第２信号線）との交差に対応する位置に複数の画素１００ａが形成されている。また、素子基板１０上には、複数の画素１００ａが配列された領域によって画素領域１０ｂが構成されており、かかる画素領域１０ｂは、電気光学装置１００において画像を表示するための画像表示領域１０ａとして利用される。但し、画素領域１０ｂの外周に沿って、表示に直接寄与しないダミーの画素が形成される場合があり、この場合、画素領域１０ｂのうち、ダミーの画素を除いた領域によって画像表示領域１０ａが構成される。
【００２６】
素子基板１０において、画素領域１０ｂの外側領域では、走査線３ａが延在している両側にそれぞれ走査線駆動回路１０４ａ（信号出力回路）、１０４ｂ（信号出力回路）が形成され、データ線６ａが延在している側にデータ線駆動回路１０１（信号出力回路）が形成されている。かかる走査線駆動回路１０４ａ、１０４ｂおよびデータ線駆動回路１０１は、ＳＯＧ（システム・オン・グラス）技術により素子基板１０上に形成する薄膜トランジスタを利用して形成される構成の他、素子基板１０上に駆動用ＩＣとして実装される場合もある。いずれの場合も、走査線駆動回路１０４ａ、１０４ｂは走査線３ａの端部に対する信号出力回路が配置される領域として機能する。このため、全ての走査線３ａは、接続配線４４を介して走査線駆動回路１０４ａ、１０４ｂまで引き回されている。
【００２７】
図１に記載の電気光学装置１００は、走査線駆動回路１０４ａ、１０４ｂが走査線３ａの左右両側に接続された、所謂、両側入力の構成を取っている。よって、両側の走査線駆動回路１０４ａ、１０４ｂは、それぞれ同じ回路で構成され、且つ、同期して駆動されることで、走査線３ａの各ラインを両側の走査線駆動回路１０４ａ、１０４ｂから同時に駆動する。走査線駆動回路１０４ａ、１０４ｂからの駆動信号を走査線３ａの各ラインに両側から同時に入力することで、走査線３ａの抵抗成分による駆動信号のなまりや遅延による動作不良を防止することができ、電気光学装置１００の信頼性を向上させることができる。尚、走査線駆動回路１０４ａ、１０４ｂは、必ずしも走査線３ａの左右両側で接続する必要はなく、走査線３ａを１ライン毎若しくは複数ライン毎に、片側の走査線駆動回路１０４ａまたは１０４ｂに左右交互に接続するか、若しくは、走査方向の上下で、走査線３ａを分けて、それぞれに片側の走査線駆動回路１０４ａまたは１０４ｂを接続する構成としてもよい。また、走査線駆動回路１０４ａまたは１０４ｂを画素領域１０ｂの片側だけに配置して、すべての走査線３ａと接続する構成としてもよい。
【００２８】
また、データ線駆動回路１０１はデータ線６ａの端部に対する信号出力回路が配置される領域として機能する。このため、全てのデータ線６ａは、接続配線４６を介してデータ線駆動回路１０１にまで引き回されている。本形態では、走査線駆動回路１０４ａ、１０４ｂおよびデータ線駆動回路１０１のうち、走査線駆動回路１０４は素子基板１０上に形成された薄膜トランジスタを利用して形成され、データ線駆動回路１０１は素子基板１０に実装された駆動用ＩＣにより構成されている。
【００２９】
複数の画素１００ａの各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用の薄膜トランジスタ３０ａ（画素トランジスタ）が形成されている。データ線駆動回路１０１から延びたデータ線６ａは、薄膜トランジスタ３０ａのソースに電気的に接続されており、データ線駆動回路１０１は、データ線６ａに画像信号を線順次で供給する。走査線駆動回路１０４ａ、１０４ｂに接続された走査線３ａは、薄膜トランジスタ３０ａのゲートに電気的に接続されており、走査線駆動回路１０４ａ、１０４ｂは、走査線３ａに走査信号を線順次で供給する。画素電極９ａは、薄膜トランジスタ３０ａのドレインに電気的に接続されており、電気光学装置１００では、薄膜トランジスタ３０ａを一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号を各画素１００ａの液晶容量５０ａに所定のタイミングで書き込む。液晶容量５０ａに書き込まれた所定レベルの画像信号は、素子基板１０に形成された画素電極９ａと、後述する対向基板の共通電極との間で一定期間保持される。画素電極９ａと共通電極との間には保持容量６０が形成されており、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行なうことのできる電気光学装置１００が実現される。本形態では、保持容量６０を構成するにあたって、走査線３ａと並行するように容量線３ｂが形成されているが、前段の走査線３ａとの間に保持容量６０が形成される場合もある。なお、フリンジフィールドスイッチング（ＦＦＳ（Fringe Field Switching））モードの液晶装置の場合、共通電極は、画素電極９ａと同様、素子基板１０上に形成される。
【００３０】
（電気光学装置１００の具体的構成）
図２（ａ）、（ｂ）および、図３（ａ）、（ｂ）は各々、本発明の実施の形態１に係る電気光学装置１００の平面図、および素子基板１０の平面図である。図４（ａ）、（ｂ）は各々、本発明の実施の形態１に係る電気光学装置１００の素子基板１０において相隣接する画素２つ分の平面図、および画素１つ分の断面図である。なお、図４（ｂ）は図４（ａ）のＡ−Ａ’線における断面図であり、図４（ａ）では、画素電極９ａは長い点線で示し、データ線６ａおよびそれと同時形成された薄膜は一点鎖線で示し、走査線３ａは実線で示し、半導体層は短い点線で示してある。
【００３１】
本形態において、電気光学装置１００は、具体的には、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）および図４（ａ）、（ｂ）に示すように構成されている。まず、素子基板１０の上には、シール材１０７によって対向基板２０と素子基板１０とが貼り合わされており、シール材１０７で囲まれた領域内に液晶５０が保持されている。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。なお、素子基板１０と対向基板２０との間で電気的な接続を行なうための導通材（図示せず）が配置されている。
【００３２】
図４（ａ）、（ｂ）に示すように、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａが画素１００ａ毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａおよび走査線３ａが延在している。また、素子基板１０において、走査線３ａと並列して容量線３ｂが形成されている。
【００３３】
図４（ｂ）に示す素子基板１０の基体は、石英基板や耐熱性のガラス基板などの支持基板１０ｄからなり、対向基板２０の基体は、石英基板や耐熱性のガラス基板などの支持基板２０ｄからなる。素子基板１０には、支持基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａと対応する領域に薄膜トランジスタ３０ａが形成されている。薄膜トランジスタ３０ａは、島状の半導体層１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ（Lightly Doped Drain）構造を備えている。半導体層１ａの表面側には、シリコン酸化膜あるいはシリコン窒化膜からなるゲート絶縁層２が形成されており、ゲート絶縁層２の表面にゲート電極（走査線３ａ）が形成されている。半導体層１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。なお、半導体層１ａは単結晶シリコン層により形成される場合があり、ゲート絶縁層２は、半導体層１ａの表面に対する熱酸化により形成されることもある。
【００３４】
薄膜トランジスタ３０ａの上層側には、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７１、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７２、および厚さが１．５μｍ〜２．０μｍの厚い感光性樹脂からなる層間絶縁膜７３（平坦化膜）が形成されている。層間絶縁層７１の表面（層間絶縁膜７１、７２の層間）にはデータ線６ａおよびドレイン電極６ｂが形成され、データ線６ａは、層間絶縁層７１に形成されたコンタクトホール７１ａを介して高濃度ソース領域１ｄに電気的に接続している。また、ドレイン電極６ｂは、層間絶縁層７１に形成されたコンタクトホール７１ｂを介して高濃度ドレイン領域１ｅに電気的に接続している。層間絶縁層７３の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁層７２、７３に形成されたコンタクトホール７３ａを介してドレイン電極６ｂに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁層２と同時形成された絶縁層（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。
【００３５】
本形態において、走査線３ａおよび容量線３ｂは同時形成された導電膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、クロム膜などの金属単体膜、あるいはそれらの積層膜からなる。また、データ線６ａおよびドレイン電極６ｂは同時形成された導電膜であり、モリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、クロム膜などの金属単体膜、あるいはそれらの積層膜からなる。
【００３６】
対向基板２０では、素子基板１０に形成された画素電極９ａの間と重なる領域に遮光膜２３が形成されているとともに、遮光膜２３の上層側にＩＴＯ膜からなる共通電極２１が形成され、その表面に配向膜２２が形成されている。ここで、電気光学装置１００をカラー表示用として構成する場合、対向基板２０には、複数の画素１００ａの各々にカラーフィルタ（図示せず）が形成される。
【００３７】
このように構成した素子基板１０と対向基板２０とは、画素電極９ａと共通電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材１０７（図２（ａ）参照）により囲まれた空間内に電気光学物質としての液晶５０が封入されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６、２２により所定の配向状態をとる。
【００３８】
なお、本形態では、電気光学装置１００を透過型の液晶装置として構成したが、反射型の液晶装置、あるいは半透過反射型の液晶装置として構成してもよい。
【００３９】
（走査線駆動回路１０４ａ、１０４ｂの構成）
図５（ａ）、（ｂ）は、本発明の実施の形態１に係る電気光学装置１００の素子基板１０において、画素領域１０ｂの外側領域に回路ブロックを配置した様子を模式的に示す平面図、および回路ブロック１つ分の説明図である。図６は、本発明の実施の形態１に係る電気光学装置１００の素子基板１０において、画素領域１０ｂの外側領域に配置した回路ブロックと走査線との接続部分を拡大して模式的に示す平面図である。なお、図５（ａ）では、画素領域１０ｂでの走査線３ａ、容量線３ｂやデータ線６ａの図示を省略してある。また、図６では、画素領域１０ｂ内に形成された配線のうち、図示する走査線駆動回路に接続される走査線の一部のみを図示してあり、容量線３ｂ、データ線６ａおよび回路ブロック間を接続する配線の図示を省略してあるとともに、画素領域１０ｂに対して反対側に配置された走査線駆動回路に接続された走査線３ａの図示も省略してある。さらに、画素領域１０ｂの外周縁は、画素１００ａに沿って段部が発生しているが、実際の画素１００は、図２（ａ）および図６に示す形態よりも数が多く、かつ、小さいので、図２（ａ）、図５および図６では、画素領域１０ｂを完全な円として表してある。
【００４０】
図２（ａ）、（ｂ）、および図３（ａ）、（ｂ）に示すように、本形態の電気光学装置１００は、素子基板１０の平面形状は、半円と直線とを組み合わせた異形形状を有しており、かかる形状に対応して、対向基板２０の平面形状も、半円と直線とを組み合わせた異形形状を有している。また、画素領域１０ｂの平面形状は、やや縦長の長円形状あるいは楕円形状（図２（ａ）、図２（ｂ））、または、真円形状（図３（ａ）、図３（ｂ））になっている。このため、画素領域１０ｂは、走査線駆動回路１０４ａ、１０４ｂと対向する部分に曲線部分からなる異形の外周縁部分を備えている。
【００４１】
素子基板１０は、対向基板２０の直線状の一方の端部から、画素領域１０ｂでのデータ線６の延在方向に張り出した張り出し領域１９を備えている。かかる張り出し領域１９では、その辺部分に沿うように、データ線駆動回路１０１が配置され、さらに張り出し領域１９の端部に形成されたパッド１０２にフレキシブル基板１０８が接続されている。また、素子基板１０において、画素領域１０ｂの外側領域１０ｘには、走査線３ａの延在方向に位置する側に走査線駆動回路１０４ａ、１０４ｂが配置されており、走査線駆動回路１０４ａ、１０４ｂは、素子基板１０の外周縁に沿って延在するように形成されている。
【００４２】
このように構成した電気光学装置１００において、走査線３ａは、接続配線４４を介して走査線駆動回路１０４ａ、１０４ｂに接続されている。かかる構造を実現するにあたって、本形態では、画素領域１０ｂが走査線駆動回路１０４ａ、１０４ｂと対向する部分が曲線の異形形状になっていることから、以下の構成が採用されている。
【００４３】
まず、図５（ａ）および図６に示すように、走査線駆動回路１０４ａ、１０４ｂは、複数の回路ブロック４ａ、４ｂ、４ｃ、４ｄを有しており、かかる複数の回路ブロック４ａ、４ｂ、４ｃ、４ｄは、隣接する回路ブロック同士が互いに走査線３ａの延在方向（Ｘ方向）および／またはデータ線６ａの延在方向（Ｙ方向）にずれながら画素領域１０ｂの外周縁に沿って配列されている。
【００４４】
ここで、回路ブロック４ａ、４ｂ、４ｃ、４ｄは、図５（ｂ）に示すような単位回路ブロック４を１個乃至複数個の単位で組み合わせて構成される。単位回路ブロック４は、走査線３ａの端部に対して１対１で走査信号を出力する単位回路４０を複数、備えている。複数の単位回路４０は各々、例えば、２つのクロックドインバータおよび１つのインバータを備えたシフトレジスタ４１と、２つのインバータからなるバッファ４２とを備えており、複数の単位回路４０の各々から延在する出力線４４は、走査線３ａの端部に接続されている。このような回路ブロック４内で、複数の単位回路４０は互いに、回路構成や配線構造などといった構成が略同一であり、複数の出力線４４の各ピッチなども同一である。なお、バッファ４２にはＮＯＲゲートやＡＮＤゲートが用いられる場合もある。
【００４５】
本形態では、図５（ａ）および図６に示す複数の回路ブロック４ａ、４ｂ、４ｃ、４ｄにおいては、各々が備える単位回路ブロック４の単位回路４０の構成や数、出力線４４の数やピッチなどが同一であり、単位回路ブロック４はいずれも平面構成（平面サイズや平面形状）が同一である。それ故、走査線駆動回路１０１は１種類の単位回路ブロック４により構成されている。
【００４６】
回路ブロック４ａ、４ｂ、４ｃ、４ｃ、４ｃ、４ｃ、４ｄ、４ｄ、・・・は、単位回路ブロック４が、１個乃至複数個の単位で組み合わされて構成されている。単位回路ブロック４の数は、画素領域１０ｂの外周縁に沿って、配置しやすいように、適当に選択される。図５（ａ）および図６に示す例では、回路ブロック４ａは、４個の単位回路ブロック４が組み合わされて構成され、回路ブロック４ｂは、２個の単位回路ブロック４、回路ブロック４ｃ及び４ｄは、各１個の単位回路ブロック４で構成されている。
【００４７】
そして、回路ブロック４ａ、４ｂ、４ｃ、４ｄは、隣接する回路ブロック同士がデータ線６ａの延在方向（Ｙ方向）および走査線３ａの延在方向（Ｘ方向）の双方／または片方においてずれることにより湾曲しながら配置されている。
【００４８】
ここで、回路ブロック４ｃ、４ｃ、４ｃ、４ｃは、隣接する回路ブロック同士でのデータ線６ａの延在方向（Ｙ方向）におけるずれ量と、走査線３ａの延在方向（Ｘ方向）におけるずれ量が、隣接する回路ブロック間で等しく配列されている。
【００４９】
これに対して、回路ブロック４ｄ、４ｄ、・・・は、隣接する回路ブロック同士でのデータ線６ａの延在方向（Ｙ方向）におけるずれ量が、隣接する回路ブロック間で相違するとともに、走査線３ａの延在方向（Ｘ方向）におけるずれ量も、隣接する回路ブロック間で相違している。さらには、回路ブロック４ｄは、走査線３ａの延在方向（Ｘ方向）におけるずれ量が、回路ブロック４ｄのＸ方向の長さよりも大きくなる場合は、回路ブロック４ｄをＸ方向に並べてもよい。
【００５０】
このようにして、複数の回路ブロック４ａ、４ｂ、４ｃ、４ｄは、画素領域１０ｂの外周縁において走査線駆動回路１０４ａ、１０４ｂと対向する部分の曲線形状に忠実に沿うように曲線状に配列されている結果、走査線駆動回路１０４ａ、１０４ｂは、画素領域１０ｂに沿って曲線的に構成されている。
【００５１】
このように回路ブロック４ａ、４ｂ、４ｃ、４ｄを配列するにあたって、回路ブロック同士が走査線３ａの延在方向（Ｘ方向）でずれている、すなわち、回路ブロック同士が斜め方向でずれている。このため、回路ブロック４ａ、４ｂ、４ｃ、４ｄでは、回路ブロック同士を配線で接続する必要があり、かかる配線の引き回し領域４ｚを確保する必要がある。
【００５２】
そこで、本形態では、図６に示すように、全ての回路ブロック４において、回路ブロック４ａ、４ｂ、４ｃ、４ｄから引き出される出力線４４のピッチＰ４は、かかる出力線４４が接続すべき走査線３ａのピッチＰ３に比して狭くしてあり、出力線４４と走査線３ａとの間には、データ線６ａの延在方向に延在する中継部分４５を設けることにより、ピッチが相違する出力線４４と走査線３ａとを接続してある。それ故、走査線３ａの延在方向（Ｘ方向）で、回路ブロックが、ずれていても、配線の引き回し領域４ｚを十分かつ容易に確保することができる。
【００５３】
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００に用いた素子基板１０では、画素領域１０ｂの外側領域１０ｘには、複数の走査線３ａの延在方向に位置する領域に走査線駆動回路１０４ａ、１０４ｂを有しており、画素領域１０ｂの外周縁は、走査線駆動回路１０４ａ、１０４ｂと対向する部分に曲線部分からなる異形の外周部分を備えている。このため、走査線駆動回路１０４ａ、１０４ｂでは、走査線３ａに１対１で信号を出力する単位回路４０を直線的に配置することができないが、本形態では、複数の単位回路４０を備えた回路ブロック４ａ、４ｂ、４ｃ、４ｄを複数、走査線３ａの延在方向（Ｘ方向）および／またはデータ線６ａの延在方向（Ｙ方向）にずらしながら画素領域１０ｂの外周縁に沿って配列してある。このため、走査線３ａの延在方向に位置する外周部分が曲線部分になっている場合でも、かかる曲線部分に沿って走査線駆動回路１０４ａ、１０４ｂを配置することができる。それ故、素子基板１０では、画素領域１０ｂの外側領域１０ｘを幅広に構成する必要がない。
【００５４】
特に本形態では、複数の回路ブロック４ａ、４ｂ、４ｃ、４ｄは、隣接する回路ブロック同士を互いに走査線３ａの延在方向（Ｘ方向）およびデータ線６ａの延在方向（Ｙ方向）の双方にずらしてある。しかも、複数の回路ブロック４ａ、４ｂ、４ｃ、４ｄは、隣接する回路ブロック同士の走査線３ａの延在方向（Ｘ方向）におけるずれ量、およびデータ線６ａの延在方向（Ｙ方向）におけるずれ量を相違させてある。それ故、回路ブロック４ａ、４ｂ、４ｃ、４ｄを画素領域１０ｂの曲線部分に沿ってより忠実に配列することができるので、画素領域１０ｂの外側領域１０ｘの幅寸法をさらに圧縮することができる。
【００５５】
また、画素領域１０ｂの外周形状に沿って単位回路４０毎に位置をずらすのではなく、複数の単位回路４０を備えた単位回路ブロック４が１個乃至複数個からなる回路ブロック４ａ、４ｂ、４ｃ、４ｄの位置を画素領域１０ｂの外周形状に沿ってずらすため、走査線駆動回路１０４ａ、１０４ｂのレイアウトを簡素化でき、設計が容易である。しかも、本形態において、回路ブロック４ａ、４ｂ、４ｃ、４ｄを、単位回路４０の平面的なレイアウトが同一の１種類の単位回路ブロック４を１個乃至複数個組み合わせたものを用いるため、走査線駆動回路１０４ａ、１０４ｂの構成を簡素化できるので、設計が容易である。
【００５６】
さらに、単位回路ブロック４の出力線４４のピッチＰ４は、かかる出力線４４に接続する走査線３ａのピッチＰ３に比して狭いため、単位回路ブロック４からなる回路ブロック４ａ、４ｂ、４ｃ、４ｄを走査線３ａの延在方向にずらした場合でも、回路ブロック４ａ、４ｂ、４ｃ、４ｄ間に配線の引き回し領域４ｚを十分、確保することができる。
【００５７】
［実施の形態１の変形例］
上記実施の形態１では、複数の単位回路ブロック４においては、各々が備える単位回路４０の構成や数、出力線４４の数やピッチなどが同一であり、単位回路ブロック４はいずれも平面構成（平面サイズや平面形状）が同一であったが、画素領域１０ｂの形状によっては、単位回路４０の構成や数、出力線４４の数やピッチなどといった平面構成（平面サイズや平面形状）が相違する複数種類の単位回路ブロック４を採用してもよい。
【００５８】
［実施の形態２］
図７は、本発明の実施の形態２に係る電気光学装置１００の素子基板１０において、画素領域１０ｂの外側領域に回路ブロック４ｘ、４ｙを配置した様子を模式的に示す平面図である。なお、図７では、画素領域１０ｂでの走査線３ａ、容量線３ｂやデータ線６ａの図示を省略してある。また、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付して図示し、それらの説明を省略する。
【００５９】
実施の形態１では、回路ブロック４ａ、４ｂ、４ｃ、４ｄを構成する単位回路ブロック４として、平面構成（平面サイズや平面形状）が同一の１種類の単位回路ブロックを用いたが、図７に示すように、平面構成（平面サイズや平面形状）が相違する２種類もしくはそれ以上の単位回路ブロック４’、４”等を用いてもよい。すなわち、本形態において、単位回路ブロック４’と単位回路ブロック４”とでは、図５（ｂ）および図６を参照して説明した出力線４４の数は等しいが、出力線４４のピッチが相違する。なお、単位回路ブロック４’の出力線４４のピッチ、および単位回路ブロック４”の出力線４４のピッチは、これらの出力線４４に接続する走査線３ａのピッチと一方のみが等しい構成、あるいは双方が相違する構成のいずれを採用してもよい。そして、回路ブロック４ｘは、前記単位回路ブロック４’を１個乃至複数個組み合わせて構成され、回路ブロック４ｙは、前記単位回路ブロック４”を１個乃至複数個組み合わせて構成される。
【００６０】
ここで、素子基板１０は、画素領域１０ｂの外周部分の形状に略沿うように、走査線駆動回路１０４ａ、１０４ｂと対向する外周部分に直線部分１０ｓ、１０ｔを備え、かかる直線部分１０ｓ、１０ｔは、角部１０ｕを介して斜めに繋がっている。かかる構成に対応して、走査線駆動回路を構成する複数の回路ブロック４において、回路ブロック４ｘ、４ｙは、素子基板１０の２つの直線部分１０ｓ、１０ｔの各々に沿う２箇所で直線的に配列されている。すなわち、回路ブロック４ｘは全て、隣接する回路ブロック同士がデータ線６ａの延在方向（Ｙ方向）では、ずれた位置に配置されているが、走査線３ａの延在方向（Ｘ方向）では、ずれておらず、直線部分１０ｔに沿うように、データ線６ａの延在方向（Ｙ方向）で直線的に配置されている。また、回路ブロック４ｘでは、隣接する回路ブロック同士のデータ線６ａの延在方向（Ｙ方向）におけるずれ量が、隣接する回路ブロック間で同一である。
【００６１】
一方、回路ブロック４ｙは、隣接する回路ブロック同士がデータ線６ａの延在方向（Ｙ方向）および走査線３ａの延在方向（Ｘ方向）の双方において、ずれている。但し、実施の形態１の回路ブロック４ｃ、４ｄと違って、回路ブロック４ｘでは、隣接する回路ブロック同士の走査線３ａの延在方向（Ｘ方向）におけるずれ量が、隣接する回路ブロック間で同一であり、隣接する回路ブロック同士のデータ線６ａの延在方向（Ｙ方向）におけるずれ量も、隣接する回路ブロック間で同一である。従って、回路ブロック４ｙは、直線部分１０ｓに沿うように、斜めに直線状に配列されている。
【００６２】
このように本形態でも、複数の回路ブロック４ｘ，４ｙが画素領域１０ｂにおいて走査線駆動回路１０４ａ、１０４ｂと対向する部分の曲線形状に略沿った素子基板１０の外周縁に沿って配列されている結果、走査線駆動回路１０４ａ、１０４ｂは、画素領域１０ｂに沿って構成されている。従って、素子基板１０では、画素領域１０ｂの外側領域１０ｘを狭くすることができる。
【００６３】
［実施の形態１および実施の形態２の他の実施の形態］
上記実施の形態では、データ線６ａに対する信号出力回路であるデータ線駆動回路１０１が、素子基板１０に実装された駆動用ＩＣにより構成されていたが、データ線駆動回路１０１が、素子基板１０上にＳＯＧ（システム・オン・グラス）の技術により形成された薄膜トランジスタを利用して構成されている電気光学装置に本発明を適用してもよい。また、素子基板１０上にデータ線駆動回路１０１が構成されず、データ線６ａに対する信号出力が、素子基板１０に接続されたフレキシブル基板等を介して外部から行なわれる電気光学装置に本発明を適用してもよい。この場合、フレキシブル基板等との接続端子が配置される領域（接続領域）が、データ線６ａに対する信号出力回路が配置される領域として機能する。このような構成の電気光学装置に本発明を適用してもよい。
【００６４】
また、上記実施の形態では、画素領域１０ｂを挟む両側に走査線駆動回路１０４ａ、１０４ｂが構成されている例を説明したが、画素領域１０ｂの一方側のみに走査線駆動回路１０４ａまたは１０４ｂが構成されている電気光学装置に本発明を適用してもよい。
【００６５】
さらに、上記実施の形態では、走査線駆動回路１０４ａ、１０４ｂを構成するにあたって本発明を適用したが、データ線駆動回路１０１を構成するにあたって本発明を適用してもよい。すなわち、上記実施の形態では、走査線３ａを第１信号線とし、データ線６ａを第２信号線として説明したが、走査線３ａを第２信号線とし、データ線６ａを第１信号線とした電気光学装置に本発明を適用してもよい。
【００６６】
また、上記実施の形態１では、薄膜トランジスタ３０ａの半導体層１ａとしてポリシリコン膜が用いられていたが、薄膜トランジスタ３０ａの半導体層１ａとして単結晶シリコン層やアモルファスシリコン膜が用いられた電気光学装置１００に本発明を適用してもよい。
【００６７】
［実施の形態３］
（データ線６ａの引き回し構造）
図８は、本発明の実施の形態３に係る電気光学装置１００において素子基板１０上でデータ線６ａ（第２信号線）をデータ線駆動回路１０１（信号出力回路、信号出力回路が配置される領域）まで引き回した様子を拡大して模式的に示す平面図である。図９は、本発明の実施の形態３に係る電気光学装置１００においてデータ線６ａをデータ線駆動回路１０１まで引き回すために設定した仮想基準線および仮想基準点の説明図である。なお、図８および図９では、画素領域１０ｂでの走査線３ａ（第１信号線）の引き回し線の図示を省略してある。また、画素領域１０ｂの外周縁線は、画素１００ａに沿って段部が発生しているが、実際の画素１００ａは、図８および図９に示す形態よりも数が多く、かつ、小さいので、図８および図９では、画素領域１０ｂを完全な円として表してある。
【００６８】
図２（ａ）、（ｂ）、および図３（ａ）、（ｂ）に示すように、本形態の電気光学装置１００は、素子基板１０の平面形状は、半円と直線とを組み合わせた異形形状を有しており、かかる形状に対応して、対向基板２０の平面形状も、半円と直線とを組み合わせた異形形状を有している。また、画素領域１０ｂの平面形状は、やや縦長の長円形状あるいは楕円形状（図２（ａ）、（ｂ））、または、真円形状（図３（ａ）、（ｂ））になっている。このため、画素領域１０ｂは、データ線駆動回路１０１と対向する部分に曲線部分からなる異形の外周縁部分を備えている。
【００６９】
素子基板１０は、対向基板２０の直線状の一方の端部から、画素領域１０ｂでのデータ線６の延在方向に張り出した張り出し領域１９を備えている。かかる張り出し領域１９では、その辺部分に沿うように、データ線駆動回路１０１が配置され、さらに端部に形成されたパッド１０２にフレキシブル基板１０８が接続されている。また、素子基板１０において、画素領域１０ｂの外側領域には、走査線３ａの延在方向に位置する側に走査線駆動回路１０４ａ、１０４ｂが配置されており、走査線駆動回路１０４ａ、１０４ｂは、素子基板１０の外周縁に沿って延在するように形成されている。
【００７０】
このように構成した電気光学装置１００において、走査線３ａは、走査線駆動回路１０４ａ、１０４ｂと出力線４４を介して接続する必要があるとともに、データ線６ａは、データ線駆動回路１０１とデータ線６ａの出力線４６（接続配線）を介して接続する必要がある。ここで、データ線６ａのうち、画素領域１０ｂのＸ方向における両端部分で延在しているデータ線６ａの出力線４６については、出力線４６の引き回し領域１５（接続配線が配線される領域）のうち、素子基板１０の外周縁と画素領域１０ｂの外周縁とに挟まれた狭くて奥まった領域で引き回す必要がある。しかも、走査線駆動回路１０４ａ、１０４ｂは、素子基板１０の外周縁に沿って形成されているため、画素領域１０ｂのＸ方向における両端部分で延在しているデータ線６ａの出力線４６については、引き回し領域１５のうち、画素領域１０ｂと素子基板１０の外周縁とに挟まれた領域のうち、画素領域１０ｂと走査線駆動回路１０４ａ、１０４ｂとに挟まれた幅の狭い領域で引き回す必要がある。
【００７１】
ここで、画素領域１０ｂの平面形状は円形であり、引き回し領域１５は、画素領域１０ｂの両端からデータ線駆動回路１０１に近づくに従って幅が広くなっているが、その分、画素領域１０ｂから引き出されてくるデータ線６ａに接続された出力線４６の数が増大している。さらに、引き回し領域１５では、隣接する出力線４６同士の間隔に大きな差があると、図１６（ａ）を参照して説明したように、配線間に寄生する容量成分に大きな差が発生し、信号を印加した際、電位の立ち上がり速度に大きな差が発生してしまう。
【００７２】
そこで、本形態では、図２（ｂ）、図３（ｂ）および図８に示すように、データ線６ａの出力線４６の引き回し領域１５においては、データ線６ａの出力線４６の延在方向で離間する位置で、且つ、引き回し領域１５を横切るように複数の仮想基準線Ｌを設定し、前記複数の仮想基準線Ｌ上の各々には、等間隔で設定された複数の仮想基準点Ｐを設けている。そして、データ線６ａの出力線４６は、前記仮想基準線Ｌで挟まれた各領域において、前記複数の仮想基準点Ｐを結ぶ直線（仮想接続配線Ｑ（Ｑ１、Ｑ２、Ｑ３））上を通るように引き回されるとともに、仮想基準線Ｌ上の仮想基準点Ｐで屈曲しながら、データ線駆動回路１０１まで引き回されている。これにより、仮想基準線Ｌで挟まれたいずれの領域において、データ線６ａの出力線４６を、略等しい間隔をもって引き回すことができる。
【００７３】
尚、各データ線６ａの出力線４６は、前記複数の仮想基準点Ｐを結ぶ仮想接続配線Ｑに沿うように引き回されていてもよい。この場合でも仮想基準線Ｌで挟まれたいずれの領域においても、データ線６ａの出力線４６を略等しい間隔をもって引き回すことができる。また、前記仮想接続配線Ｑは、画素領域の外周縁に沿って曲線的に結んだ線としてもよく。この場合も当該仮想接続配線Ｑ上を通るように、若しくは、沿うように引き回されていてもよい。この場合でも仮想基準線Ｌで挟まれたいずれの領域においても、データ線６ａの出力線４６を略等しい間隔をもって引き回すことができる。
【００７４】
また、上記仮想基準点Ｐは、等間隔に限らず、素子基板１０の外側に向けてすこしずつ広くなる、若しくは、狭くなる間隔で、設定してもよい。間隔をすこしずつ異ならせることで、狭く、屈曲若しくは曲がった領域に、出力線４６をバランス良く配置することができ、且つ、出力線４６間に寄生する容量成分に大きな差が発生することも抑制することができる。
【００７５】
かかる構成を、図８を説明して詳述する。まず、データ線６ａの出力線４６の引き回し領域１５に対しては、引き回し領域１５の延在方向で離間する位置に、引き回し領域１５を横切るように複数の仮想基準線Ｌ、例えば、４本の仮想基準線Ｌ１、Ｌ２、Ｌ３、Ｌ４を設定する。本形態において、４本の仮想基準線Ｌ（仮想基準線Ｌ１、Ｌ２、Ｌ３、Ｌ４）は、互いに平行であり、いずれも画素領域１０ｂでのデータ線６ａの延在方向に対して直交している。
【００７６】
次に、４本の仮想基準線Ｌのいずれにも、通過するデータ線６ａの出力線４６の数に対応する複数の仮想基準点Ｐを設定する。その際、４本の仮想基準線Ｌの各々において、仮想基準点Ｐを等間隔に設定する。より具体的には、仮想基準線Ｌにおいて引き回し領域１５内に位置する部分を、通過するデータ線６ａの出力線４６で等間隔に分割し、仮想基準点Ｐを設定する。
【００７７】
例えば、図９に示す例では、４本の仮想基準線Ｌのうち、データ線駆動回路１０１から最も離間する仮想基準線Ｌ１では、そこを通るデータ線６の出力線４６が３本であるので、３個の仮想基準点Ｐを等間隔に設定する。次の仮想基準線Ｌ２では、そこを通るデータ線６の出力線４６が８本であるので、８個の仮想基準点Ｐを等間隔に設定する。さらに次の仮想基準線Ｌ３では、そこを通るデータ線６の出力線４６が１５本であるので、１５個の仮想基準点Ｐを等間隔に設定する。そして、データ線駆動回路１０１に最も近い仮想基準線Ｌ４では、そこを通るデータ線６の出力線４６が３１本であるので、３１個の仮想基準点Ｐを等間隔に設定する。
【００７８】
そして、図８に示すように、各データ線６ａの出力線４６は、画素領域１０ｂから引き出された後、対応する仮想基準点Ｐを辿ってデータ線駆動回路１０１まで引き回される。その結果、仮想基準線Ｌで挟まれた各領域において、データ線６ａの出力線４６は、仮想基準線Ｌで挟まれた領域では直線的に引き回されるとともに、仮想基準線Ｌで屈曲しながら、データ線駆動回路１０１まで引き回されることになる。このように構成すると、仮想基準線Ｌで挟まれたいずれの領域においても、全てのデータ線６ａの出力線４６が略等しい間隔をもって引き回されることになる。
【００７９】
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００では、画素領域１０ｂが四角形でないことなどに起因して、データ線６ａの出力線４６の引き回し領域１５の形状や幅に大きな制約があっても、隣接するデータ線６ａの出力線４６同士の間隔に大きな差が発生しない。従って、画素領域１０ｂの中央で延在するデータ線６ａと、画素領域１０ｂの外周縁からデータ線駆動回路１０１間を接続するデータ線６ａの出力線４６と間には、隣接する出力線４６同士の間隔に大きな差が発生しない。従って、隣接するデータ線６ａの出力線４６の引き回し部分に寄生する容量成分に大きな差が発生しないので、図１６（ｂ）に示すように、電圧の立ち上がり速度に大きな差が発生しない。それ故、画素領域１０ｂで画像を表示した際、画素領域１０ｂの中央と、画素領域１０ｂのデータ線６ａの延在方向に直交する方向（Ｘ方向）の両側との間で階調や輝度に差が発生しないので、画像の品位が高い。
【００８０】
特に本形態では、画素領域１０ｂの平面形状が円形であり、かつ、データ線６ａの出力線４６については、画素領域１０ｂと走査線駆動回路１０４ａまたは１０４ｂとに挟まれた幅の狭い奥まった領域で引き回す必要があるが、かかる場合でも、仮想基準線Ｌおよび仮想基準点Ｐを利用すれば、全てのデータ線６ａの出力線４６が略等しい間隔をもって引き回すことができる。
【００８１】
また、本形態では、データ線６ａの出力線４６は、仮想基準線Ｌで挟まれた各領域内では直線的に延びているが、仮想基準線Ｌの数が４本であるので、いずれのデータ線６ａの出力線４６も、適正に分布しており、隣接するデータ線６ａの出力線４６の間に適正な間隔を確保することができる。ここで、仮想基準線Ｌの本数は、データ線６ａの出力線４６の本数や、画素領域１０ｂの曲率に応じて最適な本数に設定すればよく、４本以上であれば、各種条件に適正に対応でき、８本であれば、概ね、全ての条件に対応することができる。
【００８２】
［実施の形態４］
図１０は、本発明の実施の形態４に係る電気光学装置１００においてデータ線６ａの出力線４６をデータ線駆動回路１０１まで引き回すために設定した仮想基準線および仮想基準点の説明図である。なお、本形態の基本的な構成は、実施の形態３と同様であるため、共通する部分には同一の符号を付して図示し、それらの説明を省略する。
【００８３】
実施の形態３では、複数の仮想基準線Ｌを互いに平行に設定し、かつ、画素領域１０ｂでのデータ線６ａの延在方向に対して直交する方向に仮想基準線Ｌを設定したが、図７に示すように、仮想基準線Ｌ同士が非平行な構成を採用してもよい。この場合、全ての仮想基準線Ｌ同士が非平行な構成、あるいは複数の仮想基準線Ｌのうち、一部の仮想基準線Ｌ同士は平行で他の仮想基準線Ｌ同士が非平行になっている構成を採用してもよい。さらに、全ての仮想基準線Ｌ同士が互いに平行であるが、画素領域１０ｂでのデータ線６ａの延在方向に対して交差する方向に仮想基準線Ｌを設定した構成を採用してもよい。
【００８４】
［実施の形態３および実施の形態４の他の実施の形態］
上記実施の形態３および４では、データ線６ａに対する信号出力回路が配置される領域には、データ線駆動回路１０１として、素子基板１０に実装された駆動用ＩＣが配置されていたが、これに限らず、データ線駆動回路１０１として、素子基板１０上にＳＯＧの技術により形成された薄膜トランジスタを利用して構成してもよい。この場合は、部品点数が減って、コストの削減が可能になり、産業上の利用価値を更に高めた電気光学装置とすることができる。また、素子基板１０上にデータ線駆動回路１０４ａ、１０４ｂが構成されず、データ線６ａに対する信号出力が、素子基板１０に接続されたフレキシブル基板を介して外部から行なわれる場合、フレキシブル基板の接続領域（例えば、パッド１０２）が、データ線６ａに対する信号出力回路が配置される領域として機能する。このような構成の電気光学装置に本発明を適用してもよい。
【００８５】
また、上記実施の形態３および４では、薄膜トランジスタ３０ａの半導体層１ａとしてポリシリコン膜が用いられていたが、薄膜トランジスタ３０ａの半導体層１ａとして単結晶シリコン層やアモルファスシリコン膜が用いられた電気光学装置１００に本発明を適用してもよい。さらに、上記実施の形態では、データ線６ａを第２信号線とし、走査線３ａを第１信号線として説明したが、走査線３ａを第２信号線とし、データ線６ａを第１信号線とした電気光学装置に本発明を適用してもよい。
【００８６】
また、上記実施の形態３および４では、各データ線６ａの出力線４６は、画素領域１０ｂから引き出された後、対応する仮想基準点Ｐを辿ってデータ線駆動回路１０１まで引き回される。その際に、仮想基準線Ｌで挟まれた各領域において、データ線６ａの出力線４６は、仮想基準線Ｌで挟まれた領域では直線的に引き回されるとともに、仮想基準線Ｌで屈曲しながら、データ線駆動回路１０１まで引き回されているが、これに限らず、仮想基準線Ｌで挟まれた領域では画素領域の外周縁に沿って曲線的に引き回されるとともに、仮想基準線Ｌで緩やかに屈曲させることで、仮想基準線Ｌで挟まれたいずれの領域においても、全てのデータ線６ａの出力線４６が略等しい間隔をもって引き回した構成でもよい。
【００８７】
［実施の形態５］
以下、本発明を有機ＥＬ装置に適用した例を説明する。なお、以下の説明では、実施の形態１、２、３、４との対応が分りやすいように、可能な限り、対応する部分には同一の符号を付して説明する。
【００８８】
（全体構成）
図１１は、本発明の実施の形態５に係る電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図である。図１２（ａ）、（ｂ）は各々、本発明の実施の形態５に係る電気光学装置１００の相隣接する画素２つ分の平面図、および画素１つ分の断面図である。なお、図１２（ｂ）は図１２（ａ）のＢ−Ｂ’線における断面図であり、図１２（ａ）では、画素電極９ａは長い点線で示し、データ線６ａおよびそれと同時形成された薄膜は一点鎖線で示し、走査線３ａは実線で示し、半導体層は短い点線で示してある。
【００８９】
図１１に示す電気光学装置１００は、有機ＥＬ装置であり、素子基板１０上には、複数の走査線３ａ（第１信号線）と、走査線３ａに対して交差する方向に延びる複数のデータ線６ａ（第２信号線）と、走査線３ａに対して並列して延在する複数の電源線３ｅとを有している。また、素子基板１０において、画素領域１０ｂには複数の画素１００ａがマトリクス状に配列されている。データ線６ａにはデータ線駆動回路１０１（信号出力回路）が接続され、走査線３ａには走査線駆動回路１０４ａ、１０４ｂ（信号出力回路）が接続されている。画素領域１０ｂの各々には、走査線３ａを介して走査信号がゲート電極に供給されるスイッチング用の薄膜トランジスタ３０ｂと、このスイッチング用の薄膜トランジスタ３０ｂを介してデータ線６ａから供給される画素信号を保持する保持容量７０と、保持容量７０によって保持された画素信号がゲート電極に供給される駆動用の薄膜トランジスタ３０ｃと、この薄膜トランジスタ３０ｃを介して電源線３ｅに電気的に接続したときに電源線３ｅから駆動電流が流れ込む画素電極９ａ（陽極層）と、この画素電極９ａと陰極層との間に有機機能層が挟まれた有機ＥＬ素子８０を構成している。
【００９０】
かかる構成によれば、走査線３ａが駆動されてスイッチング用の薄膜トランジスタ３０ｂがオンになると、そのときのデータ線６ａの電位が保持容量７０に保持され、保持容量７０が保持する電荷に応じて、駆動用の薄膜トランジスタ３０ｃのオン・オフ状態が決まる。そして、駆動用の薄膜トランジスタ３０ｃのチャネルを介して、電源線３ｅから画素電極９ａに電流が流れ、さらに有機機能層を介して対極層に電流が流れる。その結果、有機ＥＬ素子８０は、これを流れる電流量に応じて発光する。
【００９１】
なお、図１１に示す構成では、電源線３ｅは走査線３ａと並列していたが、電源線３ｅがデータ線６ａに並列している構成を採用してもよい。また、図１１に示す構成では、電源線３ｅを利用して保持容量７０を構成していたが、電源線３ｅとは別に容量線を形成し、かかる容量線によって保持容量７０を構成してもよい。
【００９２】
図１２（ａ）、（ｂ）に示すように、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａ（長い点線で囲まれた領域）が画素１００ａ毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す領域）、および走査線３ａ（実線で示す領域）が形成されている。また、素子基板１０において、走査線３ａと並列して電源線３ｅが形成されている。
【００９３】
図１２（ｂ）に示す素子基板１０の基体は、石英基板や耐熱性のガラス基板などの支持基板１０ｄからなる。素子基板１０では、支持基板１０ｄの表面にシリコン酸化膜などからなる下地絶縁層１２が形成されているとともに、その表面側において、画素電極９ａに対応する領域に薄膜トランジスタ３０ｃが形成されている。薄膜トランジスタ３０ｃは、島状の半導体層１ａに対して、チャネル領域１ｇ、ソース領域１ｈ、およびドレイン領域１ｉが形成されている。半導体層１ａの表面側にはゲート絶縁層２が形成されており、ゲート絶縁層２の表面にゲート電極３ｆが形成されている。かかるゲート電極３ｆは、薄膜トランジスタ３０ｂのドレインに電気的に接続されている。なお、薄膜トランジスタ３０ｂの基本的な構成は、薄膜トランジスタ３０ｃと同様であるため、説明を省略する。
【００９４】
薄膜トランジスタ３０ｃの上層側には、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７１、シリコン酸化膜やシリコン窒化膜からなる層間絶縁層７２、および厚さが１．５μｍ〜２．０μｍの厚い感光性樹脂からなる層間絶縁膜７３（平坦化膜）が形成されている。層間絶縁層７１の表面（層間絶縁膜７１、７２の層間）にはソース電極６ｇおよびドレイン電極６ｈが形成され、ソース電極６ｇは、層間絶縁層７１に形成されたコンタクトホール７１ｇを介してソース領域１ｈに電気的に接続している。また、ドレイン電極６ｈは、層間絶縁層７１に形成されたコンタクトホール７１ｈを介してドレイン領域１ｉに電気的に接続している。層間絶縁層７３の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁層７２、７３に形成されたコンタクトホール７３ｇを介してドレイン電極６ｈに電気的に接続している。
【００９５】
また、画素電極９ａの上層には、発光領域を規定するための開口部を備えたシリコン酸化膜などからなる隔壁層５ａ、および感光性樹脂などからなる厚い隔壁層５ｂが形成されている。隔壁層５ａおよび隔壁層５ｂで囲まれた領域内において、画素電極９ａの上層には、３、４−ポリエチレンジオシチオフェン／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）などからなる正孔注入層８１、および発光層８２からなる有機機能層が形成され、発光層８２の上層には陰極層８５が形成されている。このようにして、画素電極９ａ、正孔注入層８１、発光層８２および陰極層８５によって、有機ＥＬ素子８０が構成されている。発光層８２は、例えば、ポリフルオレン誘導体、ポリフェニレン誘導体、ポリビニルカルバゾール、ポリチオフェン誘導体、またはこれらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素、例えばルブレン、ペリレン、９、１０−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン６、キナクリドン等をドープした材料から構成される。また、発光層８２としては、二重結合のπ電子がポリマー鎖上で非極在化しているπ共役系高分子材料が、導電性高分子でもあることから発光性能に優れるため、好適に用いられる。特に、その分子内にフルオレン骨格を有する化合物、すなわちポリフルオレン系化合物がより好適に用いられる。また、このような材料以外にも、共役系高分子有機化合物の前駆体と、発光特性を変化させるための少なくとも１種の蛍光色素とを含んでなる組成物も使用可能である。本形態において、有機機能層は、インクジェット法などの塗布法により形成される。なお、塗布法としては、フレキソ印刷法、スピンコート法、スリットコート法、ダイコート法などが採用される場合もある。また、有機機能層については、蒸着法などにより形成される場合もある。さらに、発光層８２と陰極層８５との層間にはＬｉＦなどからなる電子注入層が形成されることもある。
【００９６】
トップエミッション型の有機ＥＬ装置の場合、支持基板１０ｄからみて有機ＥＬ素子８０が形成されている側から光を取り出すので、陰極層８５は、薄いアルミニウム膜や、マグネシウムやリチウムなどの薄い膜をつけて仕事関数を調整したＩＴＯ膜などといった透光性電極として形成され、支持基板１０ｄとしては、ガラスなどの透明基板の他、不透明基板も用いることができる。不透明基板としては、例えば、アルミナなどのセラミックス、ステンレススチールなどの金属板に表面酸化などの絶縁処理を施したもの、樹脂基板などが挙げられる。これに対して、ボトムエミッション型の有機ＥＬ装置の場合、支持基板１０ｄの側から光を取り出すので、支持基板１０ｄとしては、ガラスなどの透明基板が用いられる。
【００９７】
このように構成した電気光学装置１００でも、実施の形態１および実施の形態２と同様、画素領域１０ｂが走査線駆動回路１０４ａ、１０４ｂと対向する部分が曲線部分になっている場合には、図５〜図７を参照して説明した構成を採用して、走査線駆動回路１０４ａ、１０４ｂを構成すればよい。
【００９８】
［別の実施の形態］
図１３および図１４は各々、本発明を適用した別の電気光学装置の画素領域１０ｂおよび素子基板１０の平面形状を示す説明図である。
【００９９】
上記実施の形態では、素子基板１０の平面形状が円弧と直線とを組み合わせた異形形状を有し、画素領域１０ｂの平面形状が円形である構成であったが、かかる形状の他にも、画素領域１０ｂが、走査線駆動回路１０４ａ、１０４ｂと対向する部分に曲線部分あるいは屈曲部分からなる異形の外周縁部分を備えている場合に本発明を適用してもよい。すなわち、画素領域１０ｂが円形、三角形、五角形以上の多角形状、あるいは曲線と直線とを組み合わせてなる異形形状であって、走査線駆動回路１０４ａ、１０４ｂと対向する部分に曲線部分あるいは屈曲部分からなる異形の外周部分を備えている場合に本発明を適用してもよい。また、素子基板１０が円形、三角形、五角形以上の多角形状、あるいは曲線と直線とを組み合わせてなる異形形状である場合に本発明を適用してもよい。
【０１００】
例えば、図１３（ａ）に示すように、素子基板１０および画素領域１０ｂの平面形状がいずれも同一方向に延びた長円形状の電気光学装置１００、図１３（ｂ）に示すように、素子基板１０の平面形状が八角形で、画素領域１０ｂの平面形状が真円形状の電気光学装置１００、図１３（ｃ）に示すように、素子基板１０の平面形状が横長の八角形で、画素領域１０ｂの平面形状が横長の長円形状の電気光学装置１００などに本発明を適用してもよい。
【０１０１】
また、図１４（ａ）に示すように、素子基板１０が半円と直線とを組み合わせた異形形状で、画素領域１０ｂが八角形である電気光学装置１００、図１４（ｂ）に示すように、素子基板１０が横長の長円形状で、画素領域１０ｂが横長の八角形の電気光学装置１００、図１４（ｃ）に示すように、素子基板１０および画素領域１０ｂのいずれもが八角形の電気光学装置１００などに本発明を適用してもよい。
【０１０２】
さらに、素子基板１０および画素領域１０ｂがいずれも、走査線駆動回路１０４ａ、１０４ｂと対向する部分に屈曲部分を向けている構成であれば、素子基板１０および／または画素領域１０ｂが四角形である場合に本発明を適用してもよい。
【０１０３】
［他の実施の形態］
上記実施の形態では、データ線６ａに対する信号出力領域に配置されるデータ線駆動回路１０１として、素子基板１０に実装された駆動用ＩＣが配置されていたが、これに限らず、データ線駆動回路１０１が、素子基板１０上に形成された薄膜トランジスタを利用して構成されている電気光学装置に本発明を適用してもよい。また、素子基板１０上にデータ線駆動回路１０１が構成されず、データ線６ａに対する信号出力が、素子基板１０に接続されたフレキシブル基板等を介して外部から行なわれる電気光学装置に本発明を適用してもよい。この場合、フレキシブル基板等との接続端子（信号出力回路）が配置される領域（接続領域）が、データ線６ａに対する信号出力回路が配置される領域として機能する。このような構成の電気光学装置に本発明を適用してもよい。
【０１０４】
また、上記実施の形態では、画素領域１０ｂを挟む両側に走査線駆動回路１０４ａ、１０４ｂが構成されている例を説明したが、画素領域１０ｂの一方側のみに走査線駆動回路１０４ａ、１０４ｂが構成されている電気光学装置に本発明を適用してもよい。
【０１０５】
さらに、上記実施の形態では、走査線駆動回路１０４ａ、１０４ｂを構成するにあたって本発明を適用したが、データ線駆動回路１０１を構成するにあたって本発明を適用してもよい。すなわち、上記実施の形態では、走査線３ａを第１信号線とし、データ線６ａを第２信号線として説明したが、走査線３ａを第２信号線とし、データ線６ａを第１信号線とした電気光学装置に本発明を適用してもよい。
【０１０６】
また、上記実施の形態１では、薄膜トランジスタ３０ａの半導体層１ａとしてポリシリコン膜が用いられていたが、薄膜トランジスタ３０ａの半導体層１ａとして単結晶シリコン層やアモルファスシリコン膜が用いられた電気光学装置１００に本発明を適用してもよい。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施の形態１に係る電気光学装置（液晶装置）の電気的な構成を示すブロック図。
【図２】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る電気光学装置の平面図、および素子基板の平面図。
【図３】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る、更に別の電気光学装置の平面図、および素子基板の平面図。
【図４】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る電気光学装置に用いた素子基板において相隣接する画素２つ分の平面図、および画素１つ分の断面図。
【図５】（ａ）、（ｂ）は、本発明の実施の形態１に係る電気光学装置の素子基板において、画素領域の外側領域に回路ブロックを配置した様子を模式的に示す平面図、および回路ブロック１つ分の説明図。
【図６】本発明の実施の形態１に係る電気光学装置の素子基板において、画素領域の外側領域に配置した回路ブロックと走査線との接続部分を拡大して模式的に示す平面図。
【図７】本発明の実施の形態２に係る電気光学装置の素子基板において、画素領域の外側領域に回路ブロックを配置した様子を模式的に示す平面図。
【図８】本発明の実施の形態３に係る電気光学装置において素子基板上でデータ線をデータ線駆動回路まで引き回した様子を拡大して模式的に示す平面図。
【図９】本発明の実施の形態３に係る電気光学装置においてデータ線をデータ線駆動回路まで引き回すために設定した仮想基準線および仮想基準点の説明図。
【図１０】本発明の実施の形態４に係る電気光学装置においてデータ線をデータ線駆動回路まで引き回すために設定した仮想基準線および仮想基準点の説明図。
【図１１】本発明の実施の形態５に係る電気光学装置（有機ＥＬ装置）の電気的構成を示すブロック図。
【図１２】（ａ）、（ｂ）は各々、本発明の実施の形態５に係る電気光学装置の相隣接する画素２つ分の平面図、および画素１つ分の断面図。
【図１３】本発明を適用した別の電気光学装置の画素領域および素子基板の平面形状を示す説明図。
【図１４】本発明を適用したさらに別の電気光学装置の画素領域および素子基板の平面形状を示す説明図。
【図１５】参考例に係る電気光学装置に用いた画素領域および素子基板の平面形状を  示す説明図。
【図１６】（ａ）、（ｂ）は各々、隣接するデータ線の間隔に大きな差がある場合の電圧の立ち上がり速度を示す説明図、および隣接するデータ線の間隔に大きな差がない場合の電圧の立ち上がり速度を示す説明図。
【符号の説明】
【０１０８】
３ａ…走査線（第１信号線）、４…単位回路ブロック、４ａ，４ｂ，４ｃ，４ｄ，４ｘ，４ｙ…回路ブロック、６ａ…データ線（第２信号線）、９ａ…画素電極、１０…素子基板、１０ｂ…画素領域、１０ｘ…画素領域の外側領域、３０ａ，３０ｂ，３０ｃ…薄膜トランジスタ（画素トランジスタ）、４０…単位回路、４４…出力線、５０…液晶、８０…有機ＥＬ素子、１００…電気光学装置、１００ａ…画素、１０１…データ線駆動回路、１０４ａ，１０４ｂ…走査線駆動回路、Ｌ…仮想基準線、Ｐ…仮想接続点、Ｑ…仮想接続配線。
【図１】
0004518199.tif 000002
【図２】
0004518199.tif 000003
【図３】
0004518199.tif 000004
【図４】
0004518199.tif 000005
【図５】
0004518199.tif 000006
【図６】
0004518199.tif 000007
【図７】
0004518199.tif 000008
【図８】
0004518199.tif 000009
【図９】
0004518199.tif 000010
【図１０】
0004518199.tif 000011
【図１１】
0004518199.tif 000012
【図１２】
0004518199.tif 000013
【図１３】
0004518199.tif 000014
【図１４】
0004518199.tif 000015
【図１５】
0004518199.tif 000016
【図１６】
0004518199.tif 000017