(57)【特許請求の範囲】
【請求項１】
画像信号と、該画像信号を圧縮符号化し復号した信号とを含む互いに異なる画像信号を連続的に入力する複数の入力バッファを介してそれぞれ入力された互いに異なる複数の画像信号のうち、スイッチ手段より提供されたセレクト信号に応じて、上記複数の入力バッファ上記画像信号と、該画像信号を圧縮符号化し復号した上記信号の２つの画像信号を選択する選択手段と、
上記選択手段により選択された画像信号の空間的に同一位置の画素値間のそれぞれの差分値または加算値を演算可能であり、上記選択手段によって画像信号と該画像信号の復号画像信号とが選択された場合には、上記画像信号と該画像信号の上記復号画像信号との空間的に同一位置の画素値間のそれぞれの差分値を演算する演算手段と
を備え、圧縮符号化による誤差の大小を表す上記差分値を出力バッファに出力する演算ブロックを複数備え、
該複数の演算ブロックのそれぞれから出力された上記差分値を、複数の上記出力バッファを介して複数の出力チャンネルにそれぞれ出力する
画像信号処理装置。
【請求項２】
互いに異なる、連続するフレームの画像信号をフレーム順に入力する複数の入力バッファを介してそれぞれ入力された互いに異なる複数の画像信号のうち、スイッチ手段より提供されたセレクト信号に応じて、上記複数の入力バッファを介して入力された複数の画像信号のうちの１の画像信号を選択する選択手段と、
上記選択手段により選択された画像信号を記憶する記憶手段と、
上記選択手段により選択された画像信号と上記記憶手段に記憶された上記選択手段により選択された画像信号の１フレーム前の画像信号の空間的に同一位置の画素値間のそれぞれの差分値または加算値を演算可能であり、フレーム間で相関のない成分が除去された出力信号を得る場合には、上記画像信号と該画像信号の１フレーム前の画像信号との空間的に同一位置の画素値間のそれぞれの加算値を演算し、フレーム間の非相関成分を出力信号として得る場合には、上記画像信号と該画像信号の１フレーム前の画像信号との空間的に同一位置の画素値間のそれぞれの減算値を演算する演算手段と
を備え、上記差分値および上記加算値の一方を、出力バッファに出力する演算ブロックを複数備え、
該複数の演算ブロックのそれぞれから出力された上記差分値および上記加算値の一方を、複数の上記出力バッファを介して複数の出力チャンネルにそれぞれ出力する
とを備える画像信号処理装置。
【請求項３】
請求項１または２において、
上記スイッチ手段は、上記選択手段が上記複数の入力バッファを介して入力された複数の画像信号のうちいずれの画像信号を選択するかを制御するためのセレクト信号を、上記選択手段に対して出力する
ことを特徴とする画像信号処理装置。
【請求項４】
請求項１または２において、
上記スイッチ手段は、上記演算手段における演算モードを、加算および減算の一方に指定する
ことを特徴とする画像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数チャンネルの画像シーケンス中で選択された２つの画像シーケンスの差分値または加算値を選択された出力チャンネルに対して出力することによって、例えば原画像と復号画像との誤差を簡単に求めることが可能な画像信号処理装置に関する。
【０００２】
【従来の技術】
この発明は、画像解析に対して適用できる。画像解析の一つの例について説明する。ディジタル画像信号を圧縮符号化する種々の方式が知られている。圧縮符号化の性能を評価する時に、圧縮符号化し、復号した画像と、原画像との差を検出し、差の大小を調べることがある。また、このような符号化方法を評価する時には、種々の絵柄の画像を使用することが多い。例えば変化が少ない、平坦な画像と、変化が多く、細かな画像とのそれぞれについて、誤差を調べることが行われる。他の例としては、画像信号のフレーム間相関を利用したノイズ低減の効果を評価するための画像解析が挙げることができる。
【０００３】
従来、複数の画像シーケンスの中の所望の１または２以上の画像シーケンスを選択的に出力するマトリクススイッチャが知られている。このマトリクススイッチャに対して、減算装置を接続し、例えば原画像と復号画像との誤差を計算するようになされている。
【０００４】
【発明が解決しようとする課題】
複数の入力チャンネル中の２つのチャンネルを選択するためのスイッチャと加算または減算の演算装置とを必要とするために、ハードウエアの規模が大きくなり、また、各装置を操作、接続、制御することが面倒であった。
【０００５】
従って、この発明の目的は、ハードウエアの規模が小さく、また、操作、接続、制御の手間を軽減することが可能とされた画像信号処理装置を提供することにある。
【０００６】
【課題を解決するための手段】
第１の発明は、画像信号と、画像信号を圧縮符号化し復号した信号とを含む互いに異なる画像信号を連続的に入力する複数の入力バッファを介してそれぞれ入力された互いに異なる複数の画像信号のうち、スイッチ手段より提供されたセレクト信号に応じて、複数の入力バッファ画像信号と、画像信号を圧縮符号化し復号した信号の２つの画像信号を選択する選択手段と、
選択手段により選択された画像信号の空間的に同一位置の画素値間のそれぞれの差分値または加算値を演算可能であり、選択手段によって画像信号と画像信号の復号画像信号とが選択された場合には、画像信号と画像信号の復号画像信号との空間的に同一位置の画素値間のそれぞれの差分値を演算する演算手段と
を備え、圧縮符号化による誤差の大小を表す差分値を出力バッファに出力する演算ブロックを複数備え、
複数の演算ブロックのそれぞれから出力された差分値を、複数の出力バッファを介して複数の出力チャンネルにそれぞれ出力する
画像信号処理装置である。
【０００７】
第２の発明は、互いに異なる、連続するフレームの画像信号をフレーム順に入力する複数の入力バッファを介してそれぞれ入力された互いに異なる複数の画像信号のうち、スイッチ手段より提供されたセレクト信号に応じて、複数の入力バッファを介して入力された複数の画像信号のうちの１の画像信号を選択する選択手段と、
選択手段により選択された画像信号を記憶する記憶手段と、
選択手段により選択された画像信号と記憶手段に記憶された選択手段により選択された画像信号の１フレーム前の画像信号の空間的に同一位置の画素値間のそれぞれの差分値または加算値を演算可能であり、フレーム間で相関のない成分が除去された出力信号を得る場合には、画像信号と画像信号の１フレーム前の画像信号との空間的に同一位置の画素値間のそれぞれの加算値を演算し、フレーム間の非相関成分を出力信号として得る場合には、画像信号と画像信号の１フレーム前の画像信号との空間的に同一位置の画素値間のそれぞれの減算値を演算する演算手段と
を備え、差分値および加算値の一方を、出力バッファに出力する演算ブロックを複数備え、
複数の演算ブロックのそれぞれから出力された差分値および加算値の一方を、複数の出力バッファを介して複数の出力チャンネルにそれぞれ出力する
とを備える画像信号処理装置である。
【０００８】
請求項１の発明では、複数の入力画像信号の内の異なる二つの画像信号間の加算値または減算値を演算できる。請求項２の発明では、複数の入力画像信号中の選択した画像信号と、選択した画像信号を遅延した画像信号との間の加算値または減算値を演算できる。従って、画像信号の選択と演算とを共通のハードウエアで行うことが可能となる。
【０００９】
【発明の実施の形態】
以下、この発明の一実施形態について図１を参照して説明する。この一実施形態は、入力画像信号のチャンネル数が８チャンネルであり、出力画像信号のチャンネル数も８チャンネルの例である。画像信号は、ディジタル画像信号であるが、アナログ画像信号であっても良い。また、チャンネル数は、８以外であっても良い。図面では、第１チャンネルから第８チャンネルがＣＨ１、ＣＨ２、・・・、ＣＨ８で示されている。
【００１０】
入力画像信号が入力バッファ１1 、１2 、・・・、１8 を介して８個の選択および演算ブロック２1 〜２8 にそれぞれ供給される。選択および演算ブロック２1 〜２8 は、同一の構成を有し、図１では、選択および演算ブロック２1 のみの内部構成が示されている。選択および演算ブロック２1 〜２8 の出力信号は、それぞれ出力バッファ３1 〜３8 を介して８チャンネルの出力信号として取り出される。出力信号は、図示しないがディスプレイ装置、コンピュータ等の評価、解析のための装置に供給される。
【００１１】
選択および演算ブロック２1 についてより詳細に説明する。入力バッファ１1 〜１8 からの８チャンネルの入力画像信号がセレクタ４ａおよび４ｂに入力される。セレクタ４ａおよび４ｂのそれぞれから選択された１チャンネルの入力画像信号が出力される。セレクタ４ａおよび４ｂの選択動作を制御するために、スイッチ装置５から発生した信号をエンコーダ６で符号化したセレクト信号Ｓ１が使用される。セレクト信号Ｓ１は、例えば複数ビットのコードであって、セレクト信号Ｓ１によって、選択および演算ブロック２1 〜２8 に含まれるセレクタを選択することができる。しかしながら、セレクタ毎のセレクト信号を発生しても良い。
【００１２】
セレクタ４ａおよび４ｂのそれぞれの出力画像信号が加算または減算を行う演算部７に供給される。スイッチ装置５から演算部７に供給される制御信号Ｓ２によって、演算モードが加算および減算の一方に設定される。さらに、必要に応じて演算部７がスイッチング機能を持ち、外部から供給するタイミング信号によって、信号を切り替えたり、切り替え時にクロスフェードを行うようにしても良い。
【００１３】
演算部７の演算結果がオフセットおよびゲイン補正回路８に供給される。設定スイッチまたはマイクロコンピュータからなる設定部９が設けられ、設定部９からオフセットおよびゲインを設定するための制御信号が発生する。この制御信号に応じて、オフセットおよびゲインのそれぞれが適正に補正された出力信号が発生する。この出力信号が出力バッファ３1 を介して第１チャンネルＣＨ１に出力される。なお、他の選択および演算ブロック２2 〜２8 の構成も、上述した選択および演算ブロック２1 と同一であり、残りの出力チャンネルに対する出力信号をそれぞれ発生する。
【００１４】
一例として、セレクタ４ａによって第１チャンネルの入力画像信号が選択され、セレクタ４ｂによって第２チャンネルの入力画像信号が選択され、演算部７が減算モードに設定される。演算部７によって、選択した二つの画像信号の空間的に同一位置の画素値間の差分が演算される。第１チャンネルの入力画像信号が原画像信号であって、第２チャンネルの入力画像信号がこの原画像信号を圧縮符号化し、また、復号した信号である場合では、選択および演算ブロック２1 の出力信号（第１チャンネル）は、圧縮符号化による誤差の大小を表すものとなる。従って、この誤差を解析することによって、原画像信号に対する圧縮符号化の性能を評価することができる。
【００１５】
図２は、この発明の他の実施形態を示す。一実施形態と同様に、選択および演算ブロック２1 〜２8 に対して、８チャンネルのディジタル入力画像信号がそれぞれ供給され、各選択および演算ブロックから８チャンネルのディジタル出力信号が取り出される。選択および演算ブロック２1 について説明すると、８チャンネルの入力画像信号が入力バッファ１1 〜１8 を介してセレクタ４に供給される。セレクタ４によって、入力の８チャンネルの画像信号中の１チャンネルの画像信号が選択される。スイッチ装置５で発生し、エンコーダ６により形成されたセレクト信号Ｓ１に応じてセレクタ４が入力チャンネルを選択する。
【００１６】
選択された画像信号が演算部７およびフレームメモリ１０に供給される。フレームメモリ１０からの１フレーム前の画像信号が演算部７に供給される。演算部７は、スイッチ装置５からの制御信号Ｓ２によって、演算モードが加算および減算の一方に設定される。従って、演算部７からは、現フレームの画像信号と１フレーム前の画像信号との画素毎の加算値または減算値が出力される。この演算部７の出力信号がオフセットおよびゲイン補正回路６に供給され、オフセットおよびゲイン補正回路６によってオフセットおよびゲインのそれぞれが適正に補正される。そして、出力バッファ３1 を介して出力される。
【００１７】
一例として、セレクタ４によって第１チャンネルの入力画像信号が選択され、演算部７が加算モードに設定される。選択した入力画像信号が静止画像信号または殆ど静止画像に近い画像信号の場合では、演算部７によって、フレーム間で相関のない成分（ノイズ成分）が除去された出力信号が形成される。従って、ノイズ除去の効果を出力信号から評価することができる。演算部７の演算モードを減算に設定する時には、フレーム間の非相関成分を出力することができる。なお、フレームメモリ１０に代えて、フィールドメモリを使用しても良く、２フレーム以上のメモリを使用しても良い。
【００１８】
この発明の一実施形態および他の実施形態におけるスイッチ装置５は、図３に示すように、マトリクススイッチ１１およびモードスイッチ１２によって構成することができる。マトリクススイッチ１１は、８行８列のマトリクスの各要素としてスイッチが配列されたものであり、各行が各入力チャンネルに対応し、各列が各出力チャンネルに対応している。モードスイッチ１２は、１行分の８個のスイッチが配列されたものである。各スイッチは、例えば押しボタン方式のスイッチであり、押されたスイッチが所定の色で発光する。
【００１９】
８個の出力チャンネルが選択および演算ブロック２1 〜２8 のそれぞれの出力チャンネルである。図３において、斜線で示すスイッチが押されたスイッチを表している。押されたスイッチの行が選択された入力チャンネルを表す。一実施形態の場合には、各出力チャンネルにおいて、２個のスイッチが押される。図３の例では、出力の第１チャンネル（第１列）においては、第１行および第２行のスイッチが押され、発光している。従って、入力の第１および第２チャンネルの画像信号を選択するように、セレクタ４ａおよび４ｂを制御する制御信号Ｓ１がエンコーダ６から発生する。また、出力の第２チャンネル（第２列）では、第３行および第４行のスイッチが押されており、出力の第３および第４チャンネルが選択される。この発明の他の実施形態においては、マトリクススイッチ１１の各列（出力チャンネル）中で、一つのスイッチのみがオンとなる。このように、マトリクススイッチ１１によって、入力チャンネルと出力チャンネルとを同時に指定することが可能である。
【００２０】
モードスイッチ１２は、出力チャンネル（選択および演算ブロック２1 〜２8 ）にそれぞれ対応している。図３では、出力チャンネルの第１、第２、第３および第４チャンネルのスイッチが押され、発光している。スイッチが押されると、演算モードを減算モードとし、押されていないと、演算モードを加算モードとする制御信号Ｓ２が発生する。従って、図３の例では、選択および演算ブロック２1 、２2 、２3 および２4 の演算部が減算モードとなり、残りの選択および演算ブロックの演算部が加算モードとなる。
【００２１】
なお、スイッチ装置５としては、ハードウエア構成のスイッチ装置に限らず、コンピュータの画面上に表示されるソフトウェアスイッチ装置を使用しても良い。
【００２２】
【発明の効果】
この発明では、複数の入力チャンネルの内の所望のチャンネルを選択する選択部と、選択されたチャンネルに対する加算または減算を行う演算部とが一体的に構成されている。従って、選択部と演算部とを別々の装置で構成するシステムと比較して、ハードウエアの規模が小さくなり、装置間を接続したり、接続を変更したり、装置を操作する手間が少なくなる利点がある。
【図面の簡単な説明】
【図１】この発明の一実施形態の構成を示すブロック図である。
【図２】この発明の他の実施形態の構成を示すブロック図である。
【図３】この発明に使用することができるスイッチ装置の一例を示す略線図である。
【符号の説明】
２1 〜２8 ・・・選択および演算ブロック、４，４ａ，４ｂ・・・セレクタ、５・・・スイッチ装置、７・・・演算部、１１・・・マトリクススイッチ、１２・・・モードスイッチ
【図１】
0004438107.tif 000002
【図２】
0004438107.tif 000003
【図３】
0004438107.tif 000004