(57)【特許請求の範囲】
【請求項１】
貫通孔が形成された絶縁性の樹脂フィルムと、
前記樹脂フィルムの一方の面に形成され、第１の半導体素子用パッドと、少なくとも該一方の面における前記貫通孔の開口部を覆う第２の半導体素子用パッドとを有する配線パターンと、
前記配線パターンの前記第１の半導体素子用パッドと電気的に接続するように、該配線パターン上にフリップチップ接続された第１の半導体素子と、
前記貫通孔を介して前記配線パターンの前記第２の半導体素子用パッドと電気的に接続するように、前記樹脂フィルムの他方の面側にフリップチップ接続された第２の半導体素子と、
前記配線パターンと電気的に接続された外部接続端子とを備え、
前記第１の半導体素子と前記第２の半導体素子とが完全には重ならないように互いにずらして配置されると共に、前記第１の半導体素子用パッドと前記第２の半導体素子用パッドとが短絡しないように離間して配置されたことを特徴とする半導体装置。
【請求項２】
前記第１の半導体素子は前記第２の半導体素子に対して第１の方向にずらして配置され、
前記第１及び第２の半導体素子用パッドはそれぞれ少なくとも２つ設けられ、
前記第１の半導体素子と前記第２の半導体素子とが重なる領域の中心を前記第１の方向と垂直な方向に横切る中心線の前記第１の方向の側では、前記第１の半導体素子用パッドの一方は前記第２の半導体素子用パッドの一方よりも外側に配置され、
前記中心線の前記第１の方向と反対の第２の方向の側では、前記第１の半導体素子用パッドの他方は前記第２の半導体素子用パッドの他方よりも内側に配置されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記樹脂フィルムの前記第１の半導体素子が接続された前記一方の面と反対の前記他方の面の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域、及び、前記樹脂フィルムの前記第２の半導体素子が接続された前記他方の面と反対の前記一方の面の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域のうちの少なくとも一方に、ダミー半導体チップが固着されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の半導体素子及び前記第２の半導体素子として、同一機能及び同一の電極端子配列を有するものを用いることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記樹脂フィルムのいずれか一方の面の周縁領域に、補強板が固着されたことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置。
【請求項６】
絶縁性の樹脂フィルムの一方の面に、第１の半導体素子用パッドと、前記第１の半導体素子用パッドと短絡しないように離間して配置された第２の半導体素子用パッドを有する配線パターンを形成する工程と、
前記樹脂フィルムに、開口部が前記配線パターンの前記第２の半導体素子用パッドにより覆われた貫通孔を形成する工程と、
前記配線パターン上に第１の異方性導電膜を形成する工程と、
前記配線パターンを形成した後に、前記樹脂フィルムの他方の面及び前記貫通孔の内部に第２の異方性導電膜を形成する工程と、
突起状の電極端子を備えた第１の半導体素子の一方の面を、前記第１の異方性導電膜上に仮圧着する工程と、
突起状の電極端子を備えた第２の半導体素子の一方の面を、該電極端子が前記第２の異方性導電膜を介して前記貫通孔に挿入されるように、前記第２の異方性導電膜上に仮圧着して、前記第１の半導体素子と前記第２の半導体素子とを完全には重ねないように互いにずらして配置する工程と、
前記第１の異方性導電膜及び前記第２の異方性導電膜が加熱された状態で、前記第１の半導体素子及び前記第２の半導体素子の他方の面を同時に加圧して、前記第１の半導体素子の前記電極端子と前記配線パターンの前記第１の半導体素子用パッドとを電気的に接続すると共に、前記第２の半導体素子の前記電極端子と前記配線パターンの前記第２の半導体素子用パッドとを電気的に接続する本圧着工程とを含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記配線パターンを形成する工程では、前記第１及び第２の半導体素子用パッドをそれぞれ少なくとも２つ形成し、
前記第２の半導体素子を前記第２の異方性導電膜上に仮圧着する工程では、前記第２の半導体素子を前記第１の半導体素子に対して第１の方向にずらして配置し、
前記配線パターンを形成する工程では、前記第１の半導体素子と前記第２の半導体素子とが重なる領域の中心を、前記第１の方向と垂直な方向に横切る中心線の前記第１の方向の側では、前記第２の半導体素子用パッドの一方を前記第１の半導体素子用パッドの一方よりも外側に配置し、前記中心線の前記第１の方向と反対の第２の方向の側では、前記第２の半導体素子用パッドの他方を前記第１の半導体素子用パッドの他方よりも内側に配置することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
更に、ダミー半導体チップの一方の面を、前記第１の異方性導電膜上の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域、及び、前記第２の異方性導電膜上の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域のうちの少なくとも一方に仮圧着する工程を含み、
前記本圧着工程では、前記第１の異方性導電膜及び前記第２の異方性導電膜が加熱された状態で、前記第１の半導体素子、前記第２の半導体素子及び前記ダミー半導体チップの他方の面を同時に加圧することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子を備えた半導体装置及びその製造方法に関する。より詳細には、複数の半導体素子を備えた半導体装置の小型化、及び該半導体装置の製造方法の低コスト化に有用な技術に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴い、電子機器に搭載される半導体装置の小型化が要求されている。一例を挙げると、限られた実装領域で記憶容量を増やすために、複数の半導体素子（メモリ）を備えた半導体装置が求められている。この従来例に係る半導体装置について、図１０を参照しながら説明する。図１０は、従来例に係る半導体装置の断面図である。
【０００３】
図１０に示される半導体装置１０１は、配線基板１０９上に半導体素子１０６をフリップチップ接続して成る半導体装置１０８を上下に２つ積層した構造を有している。配線基板１０９は、ポリイミドフィルム１０２と配線パターン１０３とから成る。このうち、ポリイミドフィルム１０２には、スルーホール１０２ａ、１０２ａ、・・・が開口されている。そして、１０７、１０７、・・・は、はんだバンプであり、それらはスルーホール１０２ａ、１０２ａ、・・・を介して上記の配線パターン１０３と電気的に接続されている。なお、配線パターン１０３は、銅より成るものである。
【０００４】
また、半導体素子１０６に着目すると、その電極端子形成面上には、金より成るスタッドバンプ１０５、１０５、・・・が形成されている。このスタッドバンプ１０５、１０５、・・・は半導体素子１０６の電極端子であり、それらは異方性導電膜１０４を介して配線パターン１０３と電気的に接続されている。
図示の如く、下側の半導体装置１０８の配線パターン１０３上に、上側の半導体装置１０８のはんだバンプ１０７、１０７、・・・が接合されており、それにより上下の半導体装置１０８同士が電気的かつ機械的に接続されている。そして、下側の半導体装置１０８のはんだバンプ１０７、１０７、・・・が実装基板１１０に当接した状態で該はんだバンプ１０７、１０７、・・・をリフローすることにより、半導体装置１０１と実装基板１１０とが電気的かつ機械的に接続される。また、下側及び上側の半導体装置１０８の厚みは約３００μｍであり、半導体装置１０１の全体の厚みは約６００μｍである。
【０００５】
この半導体装置１０１によれば、その厚み方向に半導体素子１０６を２個備えているので、２つの半導体素子１０６を一平面内に配列する場合よりも実装面積を小さくすることができる。
次に、図１１乃至図１３を参照しながら、この従来例に係る半導体装置１０１の製造方法について説明する。図１１乃至図１３は、従来例に係る半導体装置の製造方法について示す断面図である。
【０００６】
まず最初に、上側の半導体装置１０８を製造するために、図１１（ａ）に示すように、銅箔１１１が接着された長尺状のポリイミドフィルム１０２を用意する。
次に、図１１（ｂ）に示すように、銅箔１１１上にフォトレジスト１１２を塗布する。
【０００７】
次いで、図１１（ｃ）に示すように、フォトレジスト１１２に配線パターンを露光する。図中、１１２ａは、この露光により感光したフォトレジストを示す。
続いて、図１１（ｄ）に示すように、フォトレジスト１１２を現像する。これにより、感光したフォトレジスト１１２ａのみが銅箔１１１上に残り、配線とならない部分にある銅箔１１１の表面が露出する。
【０００８】
次に、図１１（ｅ）に示すように、表面が露出している部分の銅箔１１１をエッチングする。この工程により、配線とならない部分にある銅箔１１１が除去され、配線パターン１０３（図１０参照）がポリイミドフィルム１０２上に形成される。
次いで、図１２（ａ）に示すように、配線パターン１０３を鉛直下方に向け、感光したフォトレジスト１１２ａを除去する。
【０００９】
続いて、図１２（ｂ）に示すように、ポリイミドフィルム１０２にレーザを照射し、スルーホール１０２ａ、１０２ａ、・・・（図１０参照）を開口する。ここまでの工程により、ポリイミドフィルム１０２と配線パターン１０３とで構成される配線基板１０９が完成する。
次に、図１２（ｃ）に示すように、配線パターン１０３を再び鉛直上方に向ける。
【００１０】
次いで、図１２（ｄ）に示すように、配線パターン１０３上に、フィルム状の異方性導電膜１０４を貼り付ける。
続いて、図１２（ｅ）に示すように、異方性導電膜１０４上に、半導体素子１０６を搭載する。この段階では、半導体素子１０６は、極弱い力で異方性導電膜１０４上に載せられており、半導体素子１０６と配線基板１０９との間にはまだ十分な接着力が得られていない。そして、スタッドバンプ１０５、１０５、・・・と配線パターン１０３との間にも、電気的な接続がまだ十分に得られていない。
【００１１】
続いて、図１３（ａ）に示すように、ステージ１１３上に配線基板１０９を載せ、ツール１１４を半導体素子１０６に押し当てると共に、異方性導電膜１０４を加熱する。これにより、異方性導電膜１０４が加熱・加圧されて硬化し、配線基板１０９と半導体素子１０６との間に十分な接着力が得られるようになる。また、加圧により、スタッドバンプ１０５、１０５、・・・と配線パターン１０３とで挟まれた部分にある異方性導電膜１０４が導電性を帯び、半導体素子１０６と配線基板とが電気的に接続されるようになる。以下では、異方性導電膜をこのように加熱・加圧する工程を、本圧着工程と称することにする。
【００１２】
この本圧着工程が終了すると、図１３（ｂ）に示される工程が次に行われる。この工程では、スルーホール１０２ａ、１０２ａ、・・・から露出する配線パターン１０３上に、はんだバンプ１０７、１０７、・・・を搭載する。
以上の図においては、一つの半導体装置１０８に対応する部分が拡大されて示されているが、実際には、図１３（ｃ）に示すように、長尺状のポリイミドフィルム１０２上に複数の半導体装置１０８が形成される。
【００１３】
その後、図１３（ｄ）に示すように、ポリイミドフィルム１０２を切断し、上記複数の半導体装置１０８を個片化する。
そして最後に、個片化した半導体装置１０８の各々について、その電気的特性が予め定められたスペックを満たしているかどうかを検査する。
以上により、図１０に示される上側の半導体装置１０８が完成する。
【００１４】
以上の製造工程の要点をまとめると、図１４のようになる。図１４は、従来例に係る半導体装置の製造方法の要点を示すフローチャートである。
図１４の左側に示されるように、上記した上側の半導体装置１０８の製造工程は、要約すると次の６工程から成る。
工程Ｐ１：異方性導電膜１０４の貼り付け（図１２（ｄ）の工程）
工程Ｐ２：半導体素子１０６搭載（図１２（ｅ）の工程）
工程Ｐ３：本圧着（図１３（ａ）の工程）
工程Ｐ４：はんだバンプ１０７搭載（図１３（ｂ）の工程）
工程Ｐ５：個片化（図１３（ｄ）の工程）
工程Ｐ６：検査
また、下側の半導体装置１０８（図１０）参照についても、図１４の右側に示されるように、上記した上側の半導体装置１０８の製造工程と同様の６工程を経て製造される。そして、下側の半導体装置１０８が完成すると、既に完成している上側半導体装置１０８と積層し、図１０に示される半導体装置１０１が完成する。
【００１５】
【発明が解決しようとする課題】
ところで、電子機器の小型化を更に進めるには、それに搭載される半導体装置の厚みはできるだけ薄いのが好ましい。
しかしながら、図１０に示されるように、従来例に係る半導体装置１０１では厚み方向に配線基板１０９を２つも備えているので、この配線基板１０９の厚みの分だけ半導体装置１０１の厚みが厚くなってしまう。
【００１６】
また、ポリイミド樹脂を主体に構成される配線基板１０９と、シリコンを主体に構成される半導体素子１０６のそれぞれの熱膨張率を比較すると、配線基板１０９の熱膨張率の方がはるかに大きい。そのため、はんだバンプ１０７、１０７、・・・をリフローする場合のように、半導体装置１０１が加熱される状況において、配線基板１０９と半導体素子１０６との熱膨張率の差により配線基板１０９に応力が生じ、該配線基板１０９に反りが生じてしまう。
【００１７】
しかしながら、配線基板１０９にこのように反りが生じると、スタッドバンプ１０５、１０５、・・・が異方性導電膜１０４から剥離し、半導体素子１０６と配線基板１０９との電気的な接続信頼性が低下してしまう。
一方、半導体装置の製造方法については、半導体装置の製造コストを低減するために、工程数ができるだけ少ないのが望ましい。
【００１８】
しかしながら、図１４に示されるように、従来では、上側の半導体装置１０８と下側の半導体装置１０８の各々が全く同じ工程を経て製造されるので、一つの半導体装置１０１を製造するのに同じ工程を２回行わなければならず、工程数が多くなってしまう。具体的には、図１４に示される工程Ｐ１乃至工程Ｐ６の６工程を上側及び下側の半導体装置１０８の各々について行わなければならず、全部で１２工程（＝６工程×２）もの工程が必要となってしまう。
【００１９】
本発明は係る従来例の問題点に鑑みて創作されたものであり、従来よりも厚みが薄く、且つ半導体素子と配線基板との電気的な接続信頼性が向上された半導体装置、及び、それを従来よりも少ない工程数で製造することができる製造方法を提供することを目的とするものである。
【００２０】
【課題を解決するための手段】
上記した課題は、第１の発明である、貫通孔が形成された絶縁性の樹脂フィルムと、前記樹脂フィルムの一方の面に形成され、第１の半導体素子用パッドと、少なくとも該一方の面における前記貫通孔の開口部を覆う第２の半導体素子用パッドとを有する配線パターンと、前記配線パターンの前記第１の半導体素子用パッドと電気的に接続するように、該配線パターン上にフリップチップ接続された第１の半導体素子と、前記貫通孔を介して前記配線パターンの前記第２の半導体素子用パッドと電気的に接続するように、前記樹脂フィルムの他方の面側にフリップチップ接続された第２の半導体素子と、前記配線パターンと電気的に接続された外部接続端子とを備え、前記第１の半導体素子と前記第２の半導体素子とが完全には重ならないように互いにずらして配置されると共に、前記第１の半導体素子用パッドと前記第２の半導体素子用パッドとが短絡しないように離間して配置されたことを特徴とする半導体装置によって解決する。
【００２１】
又は、第２の発明である、前記第１の半導体素子は前記第２の半導体素子に対して第１の方向にずらして配置され、前記第１及び第２の半導体素子用パッドはそれぞれ少なくとも２つ設けられ、前記第１の半導体素子と前記第２の半導体素子とが重なる領域の中心を前記第１の方向と垂直な方向に横切る中心線の前記第１の方向の側では、前記第１の半導体素子用パッドの一方は前記第２の半導体素子用パッドの一方よりも外側に配置され、前記中心線の前記第１の方向と反対の第２の方向の側では、前記第１の半導体素子用パッドの他方は前記第２の半導体素子用パッドの他方よりも内側に配置されたことを特徴とする第１の発明に記載の半導体装置によって解決する。
又は、第３の発明である、前記樹脂フィルムの前記第１の半導体素子が接続された前記一方の面と反対の前記他方の面の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域、及び、前記樹脂フィルムの前記第２の半導体素子が接続された前記他方の面と反対の前記一方の面の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域のうちの少なくとも一方に、ダミー半導体チップが固着されたことを特徴とする第１の発明に記載の半導体装置によって解決する。
又は、第４の発明である、前記第１の半導体素子及び前記第２の半導体素子として、同一機能及び同一の電極端子配列を有するものを用いることを特徴とする第１の発明乃至第３の発明のいずれか一の発明に記載の半導体装置によって解決する。
【００２２】
又は、第５の発明である、前記樹脂フィルムのいずれか一方の面の周縁領域に、補強板が固着されたことを特徴とする第１の発明乃至第４の発明のいずれか一の発明に記載の半導体装置によって解決する。
又は、第６の発明である、絶縁性の樹脂フィルムの一方の面に、第１の半導体素子用パッドと、前記第１の半導体素子用パッドと短絡しないように離間して配置された第２の半導体素子用パッドを有する配線パターンを形成する工程と、前記樹脂フィルムに、開口部が前記配線パターンの前記第２の半導体素子用パッドにより覆われた貫通孔を形成する工程と、前記配線パターン上に第１の異方性導電膜を形成する工程と、前記配線パターンを形成した後に、前記樹脂フィルムの他方の面及び前記貫通孔の内部に第２の異方性導電膜を形成する工程と、突起状の電極端子を備えた第１の半導体素子の一方の面を、前記第１の異方性導電膜上に仮圧着する工程と、突起状の電極端子を備えた第２の半導体素子の一方の面を、該電極端子が前記第２の異方性導電膜を介して前記貫通孔に挿入されるように、前記第２の異方性導電膜上に仮圧着して、前記第１の半導体素子と前記第２の半導体素子とを完全には重ねないように互いにずらして配置する工程と、前記第１の異方性導電膜及び前記第２の異方性導電膜が加熱された状態で、前記第１の半導体素子及び前記第２の半導体素子の他方の面を同時に加圧して、前記第１の半導体素子の前記電極端子と前記配線パターンの前記第１の半導体素子用パッドとを電気的に接続すると共に、前記第２の半導体素子の前記電極端子と前記配線パターンの前記第２の半導体素子用パッドとを電気的に接続する本圧着工程とを含むことを特徴とする半導体装置の製造方法によって解決する。
又は、第７の発明である、前記配線パターンを形成する工程では、前記第１及び第２の半導体素子用パッドをそれぞれ少なくとも２つ形成し、前記第２の半導体素子を前記第２の異方性導電膜上に仮圧着する工程では、前記第２の半導体素子を前記第１の半導体素子に対して第１の方向にずらして配置し、前記配線パターンを形成する工程では、前記第１の半導体素子と前記第２の半導体素子とが重なる領域の中心を、前記第１の方向と垂直な方向に横切る中心線の前記第１の方向の側では、前記第２の半導体素子用パッドの一方を前記第１の半導体素子用パッドの一方よりも外側に配置し、前記中心線の前記第１の方向と反対の第２の方向の側では、前記第２の半導体素子用パッドの他方を前記第１の半導体素子用パッドの他方よりも内側に配置することを特徴とする第６の発明に記載の半導体装置の製造方法によって解決する。
又は、第８の発明である、更に、ダミー半導体チップの一方の面を、前記第１の異方性導電膜上の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域、及び、前記第２の異方性導電膜上の前記第１の半導体素子と前記第２の半導体素子とが重ならない領域のうちの少なくとも一方に仮圧着する工程を含み、前記本圧着工程では、前記第１の異方性導電膜及び前記第２の異方性導電膜が加熱された状態で、前記第１の半導体素子、前記第２の半導体素子及び前記ダミー半導体チップの他方の面を同時に加圧することを特徴とする第６の発明に記載の半導体装置の製造方法によって解決する。
【００２３】
次に、本発明の作用について説明する。
本発明に係る半導体装置によれば、貫通孔の形成された絶縁性の樹脂フィルムを備えている。この樹脂フィルムの一方の面には、少なくとも該一方の面における上記開口部を覆う配線パターンが形成されている。そして、この配線パターン上には、該配線パターンと電気的に接続するように第１の半導体素子がフリップチップ接続されている。
【００２４】
一方、上記樹脂フィルムの他方の面には、上記貫通孔を介して上記配線パターンと電気的に接続するように、第２の半導体素子がフリップチップ接続されている。そして、外部接続端子が上記の配線パターンに電気的に接続されている。
この構造によると、上記の樹脂フィルムと配線パターンとで配線基板が構成されるが、該配線基板は半導体装置の厚み方向に１つしか備えられていない。そのため、半導体装置の厚み方向に配線基板を２つ備える従来例と比較して、半導体装置の厚みが薄くされる。
【００２５】
更に、上記の構造では、樹脂フィルムの両方の面側にそれぞれ第１の半導体素子と第２の半導体素子とを備えているので、樹脂フィルムと半導体素子の熱膨張率の差に起因して樹脂フィルムの両面に生じる応力が互いに相殺される。従って、半導体装置が加熱される状況下においても、従来のように配線基板に反りが生じることが無いので、上記半導体素子と配線基板との電気的な接続信頼性が向上される。
【００２６】
なお、上記第１の半導体素子と上記第２の半導体装置とをそれらが完全には重ならないように互いにずらして配置しても良い。このようにすると、上記配線パターンにおいて、第１の半導体素子と電気的に接続される部分と、第２の半導体素子と電気的に接続される部分とが互いに離間して配置されるので、これらの部分が短絡しなくなる。
【００２７】
そして、このように第１の半導体素子と第２の半導体素子とを互いにずらして配置する場合は、応力相殺板を設けても良い。この応力相殺板は、上記樹脂フィルムのいずれか一方の面側において、上記第１の半導体素子と上記第２の半導体素子とが重ならない領域に固着されるものである。この領域では、上記２つの半導体素子が重なっていないので、これらの半導体素子から樹脂フィルムに作用する応力が相殺されずに残っている。従って、この領域に応力相殺板を固着すると、この応力相殺板から樹脂フィルムに作用する応力と、相殺されずに残っている応力とが互いに相殺させられ、この領域における配線基板の反りが抑えられる。
【００２８】
また、第１の半導体素子と第２の半導体素子として、同一機能及び同一の電極端子配列を有するものを用いると、上記配線パターンのデザインが簡略化される。これは、同一の電極端子配列を有するものを用いると、樹脂フィルム上に対称軸が存在するようになり、上記２つの半導体素子の同一の電極端子同士がこの対象軸に関して線対称の位置関係になるので、該同一の電極同士を直線的に接続することができるようになるからである。なお、このように同一の電極端子同士を接続することができるのは、上記２つの半導体素子として同一の機能を有するものを用いたためであることに注意されたい。
【００２９】
更に、前記樹脂フィルムのいずれか一方の面の周縁領域に、補強板を固着しても良い。この補強板により、半導体装置の強度が高められる。
そして、本発明に係る半導体装置の製造方法によれば、上記第１の半導体装置と上記第２の半導体素子とが配線パターンに同時に電気的に接続される本圧着工程が含まれる。２つの半導体素子を配線パターンにこのように同時に電気的に接続することにより、半導体装置の製造工程数が削減されるので、該半導体装置の製造コストが安くされる。
【００３０】
【発明の実施の形態】
（１）本発明の実施の形態に係る半導体装置についての説明
まず最初に、本実施形態に係る半導体装置について、図１乃至図４を参照しながら説明する。
図１は、本実施形態に係る半導体装置の断面図である。図１に示されるように、本実施形態に係る半導体装置２０１は、厚みが約２０μｍのポリイミドフィルム２０２（絶縁性の樹脂フィルム）を備えている。このポリイミドフィルム２０２は、その一方の面上に、厚みが約１２μｍの銅から成る配線パターン２０３が形成され、更に、はんだバンプ用スルーホール２０２ｂ、２０２ｂ、・・・が開口されている。これらポリイミドフィルム２０２と配線パターン２０３とにより、配線基板２０４が構成される。
【００３１】
なお、ポリイミドフィルム２０２に代えて、ガラス・エポキシ樹脂やセラミック等から成るリジッドな基材を用いても良いが、半導体装置２０１の厚みを薄くするという観点からすると、本実施形態のようにポリイミドフィルム２０２を用いるのが好ましい。
また、ポリイミドフィルム２０２の他方の面上には、はんだバンプ２０５、２０５、・・・（外部接続端子）が接合されているが、このはんだバンプ２０５、２０５、・・・は、上記はんだバンプ用スルーホール２０２ｂを介して、はんだバンプ用電極パッド２０３ｃと電気的に接続されている。このはんだバンプ２０５、２０５、・・・が実装基板（図示せず）に当接した状態で該はんだバンプ２０５、２０５、・・・をリフローすることにより、半導体装置２０１が実装基板上に電気的かつ機械的に接続される。
【００３２】
そして、図示の如く、配線基板２０４の両面には、第１の半導体素子２０６と第２の半導体素子２０９とがフリップチップ接続されている。これら第１の半導体素子２０６と第２の半導体素子２０９の厚みは、いずれも約５０μｍである。
ここで、第１の半導体素子２０６の接続形態を見るために、図１の点線円内を参照する。これに示されるように、第１の半導体素子２０６は、金より成るスタッドバンプ（突起状の電極端子）２０７をその電極端子形成面上に備えている。このスタッドバンプ２０７の高さは約３０μｍである。そして、２０３ａは、第１の半導体素子用電極パッドであり、これは、配線パターン２０３においてスタッドバンプ２０７に対応する位置に形成されるものである。
【００３３】
また、第１の半導体素子２０６と配線基板２０４との間には、第１の異方性導電膜２０８が形成されている。この第１の異方性導電膜２０８は、スタッドバンプ２０７の先端部と第１の半導体素子用電極パッド２０３ａとで挟まれた部分においてのみ、厚み方向に導電性を帯びている。そして、この導電性を帯びた部分を介して、スタッドバンプ２０７と第１の半導体素子用電極パッド２０３ａとが電気的に接続されれている。このように、第１の半導体素子２０６と配線パターン２０３とは、第１の異方性導電膜２０８を介して電気的に接続されている。
【００３４】
引き続き図１の点線円内を参照し、今度は第２の半導体素子２０９の接続形態に着目する。この第２の半導体素子２０９は、金より成るスタッドバンプ（突起状の電極端子）２１１をその電極端子形成面に備えている。このスタッドバンプ２１１の高さは約３０μｍである。そして、ポリイミドフィルム２０２において、このスタッドバンプ２１１に対応する位置には、スタッドバンプ用スルーホール２０２ａ（貫通孔）が開口されている。
【００３５】
ポリイミドフィルム２０２の一方の面上には、上記のように配線パターン２０３が形成されているが、該配線パターン２０３には更に第２の半導体素子用電極パッド２０３ｂが形成されている。図示の如く、この第２の半導体素子用電極パッド２０３ｂは、スタッドバンプ用スルーホール２０２ａの開口部を覆うようにして形成されている。換言すると、配線パターン２０３は、スタッドバンプ用スルーホール２０２ａの開口部を覆うようにして形成されている。
【００３６】
スタッドバンプ用スルーホール２０２ａは、その内部が第２の異方性導電膜２１０で満たされていると共に、スタッドバンプ２１１が挿入されている。この第２の異方性導電膜２１０は、スタッドバンプ２１１の先端部と第２の半導体素子用電極パッド２０３ｂとで挟まれた部分においてのみ、厚み方向に導電性を帯びている。そして、この導電性を帯びた部分により、スタッドバンプ２１１と第２の異方性導電膜２１０とが電気的に接続されている。このように、第２の半導体素子２０９と配線パターン２０３とは、スタッドバンプ用スルーホール２０２ａを介して電気的に接続されている。
【００３７】
上のようにして成る半導体装置２０１によると、２つの半導体素子（第１の半導体素子２０６、第２の半導体素子２０９）をその厚み方向に備えているので、該２つの半導体素子を一平面内に配列する場合よりも実装面積を小さくすることができる。
これに加えて、半導体装置２０１は配線基板２０４を厚み方向に１つしか備えていないため、配線基板１０９を厚み方向に２つ備える従来例（図１０参照）と比較してその厚みを薄くすることができる。具体的には、半導体装置２０１の厚みは約３００μｍであり、これは従来例に係る半導体装置１０１の厚み（約６００μｍ）よりも格段に薄い値である。このことは、近年求められている電子機器の小型化に大きく寄与する。
【００３８】
また、従来の技術の項で説明したように、ポリイミドとシリコンのそれぞれの熱膨張率が大きく異なるため、従来では半導体装置１０８（図１０参照）が加熱される状況下において配線基板１０９（図１０参照）に反りが生じていた。
これに対し、半導体装置２０１の構造によれば、ポリイミドフィルム２０２の両方の面側にそれぞれ第１の半導体素子２０６と第２の半導体素子２０９とを備えている。そのため、第１の半導体素子２０６からポリイミドフィルム２０２の一方の面（配線パターン２０３の形成面）に作用する応力と、第２の半導体素子２０９からポリイミドフィルム２０２の他方の面に作用する応力とが互いに相殺される。
【００３９】
従って、はんだバンプ２０５、２０５、・・・をリフローする場合のように半導体装置２０１が加熱される状況下であっても、従来のように配線基板２０４が応力により反ることが無い。これにより、スタッドバンプ（２０７、２１１）が異方性導電膜（２０８、２１０）から剥離することが無くなり、配線パターン２０３と半導体素子（２０６、２０９）との間の電気的な接続信頼性を向上させることができる。
【００４０】
また、図１に示されるように、第１の半導体素子２０６と第２の半導体素子２０９とは、厚み方向から見た場合に完全には重ならないように配置されている。このように配置すると、第１の半導体素子用電極パッド２０３ａと第２の半導体素子用電極パッド２０３ｂとをそれらが短絡しないように互いに離間して配置することができる。これができるために、本実施形態においては、点線円内に示されるように、第１の半導体素子２０６の側壁２０６ａと、第２の半導体素子２０９の側壁２０９ａとを、紙面の左右方向に約１．２ｍｍ程ずらしてある。
【００４１】
なお、このように第１の半導体素子２０６と第２の半導体素子２０９とをずらして配置する場合、これらの半導体素子が重ならないで互いにずれている領域では、ポリイミドフィルム２０２に作用する応力が上のように相殺されずに残ることが考えられる。これは、この領域では、ポリイミドフィルム２０２の片方の面側にしか半導体素子が固着されていないので、この半導体素子から上記片方の面に作用する応力を相殺するような応力が存在しないためである。
【００４２】
この点が懸念される場合は、図２に示されるようなダミーチップ２１２（応力相殺板）を用いるのが良い。このダミーチップ２１２は、ポリイミドフィルム２０２の２つの面のうち配線パターン２０３が形成されてない方の面上に、第２の異方性導電膜２１０を介して固着されている。そして、図示の如く、このダミーチップ２１２が固着されている領域は、第１の半導体素子２０６と第２の半導体素子２０９とがずれている領域であり、第１の半導体素子２０６からポリイミドフィルム２０２に作用する応力が相殺されずに残っている領域である。
【００４３】
この領域にダミーチップ２１２を配置すると、該ダミーチップ２１２からポリイミドフィルム２０２に作用する応力と、該領域に相殺されずに残っている応力とを互いに相殺させることができる。
これにより、たとえ第１の半導体素子２０６と第２の半導体素子２０９とを互いにずらして配置しても、それに伴ってポリイミドフィルム２０２上に残る応力を相殺し、半導体装置２０１の反りを抑えることができるようになる。
【００４４】
なお、このダミーチップ２１２としては、回路が形成されていないシリコンチップ等が用いられる。また、図２においては、ポリイミドフィルム２０２の２つの面のうち、配線パターン２０３が形成されてない方の面上にダミーチップ２１２が固着されているが、配線パターン２０３が形成されている面上にダミーチップ２１２を固着しても、上記したのと同様の作用、効果が奏される。
【００４５】
ところで、上においては、第１の半導体素子２０６と第２の半導体素子２０９の種類について特に言及しなかったが、これらの半導体素子（２０６、２０９）として同一機能、及び同一の電極端子（スタッドバンプ）配列を有するものを用いると、配線パターン２０３のデザインを簡略化することができる。これについて、図３を参照しながら説明する。図３は、ポリイミドフィルム２０２とそれに形成された配線パターン２０３とを、第１の半導体素子２０６側から見た場合の平面図である。
【００４６】
図３において、小文字のアルファベットａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、ｉは、第１の半導体素子用電極パッド２０３ａの一つ一つを表す記号である。そして、大文字のアルファベットＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉは、第２の半導体素子用電極パッド２０３ｂの一つ一つを表す記号である。
上記したように、第１の半導体素子２０６と第２の半導体素子２０９とは同一の電極端子配列を有しているで、同じアルファベット（ａとＡ、ｂとＢ、・・・、ｈとＨ）で表される電極パッドには、２つの半導体素子（２０６、２０９）の同じスタッドバンプ（図１の２０７、２１１を参照）が電気的に接続されることになる。そして、２つの半導体素子（２０６、２０９）は同一の機能を有しているので、上記同じアルファベット（ａとＡ、ｂとＢ、・・・、ｈとＨ）で表される電極パッド同士は、配線パターン２０３により電気的に接続し、共通のはんだバンプ２０５（図１参照）により外部に引き出して構わない。
【００４７】
特に、記号Ｆ、Ｇ、Ｈ、Ｉで表されるパッド群と、記号ｆ、ｇ、ｈ、ｉで表されるパッド群に着目すると、それらは直線状の簡単な配線パターン２０３により電気的に接続されている。このように配線パターン２０３を直線状にできるのは、図中の対称軸に関して上記２群のパッド群が線対称の関係にあるからである。そして、このような対称軸が存在するのは、２つの半導体素子（２０６、２０９）として同一の電極端子配列を有するものを用いたためであることに注意されたい。
【００４８】
このように、２つの半導体素子（２０６、２０９）として同一機能、及び同一の電極端子配列を有するものを用いると、配線パターン２０３のデザインを簡略化することができる。
なお、図３の点線円内に示されるものは、配線パターン２０３の拡大図である。これに示されるように、本実施形態においては、配線幅は約５０μｍであり、そして配線間隔も５０μｍである。
【００４９】
更に、図４に示すように、半導体装置２０１の強度を高めるために、ポリイミドフィルム２０２の面の周縁領域に、補強板２１３を固着しても良い。図４は、補強板２１３を固着した場合の半導体装置２０１の斜視図である。
図４においては、ポリイミドフィルム２０２の２つの面のうち、第１の半導体素子２０６側の面上に補強板２１３が固着されているが、第２の半導体素子２０９側（図１参照）の面上に補強板２１３を固着しても、半導体装置２０１の強度を高めることができる。そして、この補強板２１３としては、例えば、ステンレス板、銅板、ＣＦＲＰ（Carbon Fiber  Reinforced Plastic）板等が用いられ、これらは接着剤（図示せず）によりポリイミドフィルム２０２上に接着される。
【００５０】
なお、本実施形態においては、半導体素子（２０６、２０９）が異方性導電膜（２０８、２１０）を介して配線基板２０４にフリップチップ接続されているが、本発明におけるフリップチップ接続はこれに限られるものではない。例えば、ＣＣＢ（Controlled Collapse Bonding Connection）実装、ＥＳＣ（Epoxy Solder Encapslated Connection)実装、ＳＢＢ（Stud Bump Bonding)実装、ＢＩＴ（Bump Interconnection technology ）実装等を用いたフリップチップ接続でも、上記したのと同様の作用、効果が奏される。
【００５１】
（２）本発明の実施の形態に係る半導体装置の製造方法についての説明
次に、上記した半導体装置２０１の製造方法について、図５乃至図９を参照しながら説明する。図５乃至図８は、本実施形態に係る半導体装置の製造方法について示す断面図である。そして、図９は、本実施形態に係る半導体装置の製造方法の要点を示すフローチャートである。
【００５２】
まず最初に、図５（ａ）に示すように、一方の面に銅箔２１４が接着された長尺状のポリイミドフィルム２０２（絶縁性の樹脂フィルム）を用意する。後述するように、銅箔２１４は、後でパターニングされて配線パターン２０３（図１参照）となるものである。このポリイミドフィルム２０２の厚みは２０μｍであり、銅箔２１４の厚みは１２μｍである。
【００５３】
次に、図５（ｂ）に示すように、銅箔２１４上にフォトレジスト２１５を塗布する。
続いて、図５（ｃ）に示すように、フォトレジスト２１５に配線パターンを露光する。図中、２１５ａは、露光により感光したフォトレジストを示し、そのパターンは配線パターン２０３（図１参照）と同様である。
【００５４】
次いで、図５（ｄ）に示すように、フォトレジスト２１５を現像する。この現像により、上記の露光で感光しなかった部分のフォトレジスト２１５が除去される。これにより、感光したフォトレジスト２１５ａのみが銅箔２１４上に残り、銅箔２１４において配線とならない部分の表面が露出する。
次に、図５（ｅ）に示すように、感光したフォトレジスト２１５ａをマスクにして、銅箔２１４をウエットエッチングする。このウエットエッチングにより、第１の半導体素子用電極パッド２０３ａ、第２の半導体素子用電極パッド２０３ｂ、及びはんだバンプ用電極パッド２０３ｃ等から成る配線パターン２０３が、ポリイミドフィルム２０２の一方の面に形成される。
【００５５】
続いて、図６（ａ）に示すように、感光したフォトレジスト２１５ａを除去する。
次いで、図６（ｂ）に示すように、ポリイミドフィルム２０２の２つの面のうち、配線パターン２０３が形成されている方の面を鉛直下向きに向ける。
次に、図６（ｃ）に示すように、ポリイミドフィルム２０２にレーザを照射し、はんだバンプ用スルーホール２０２ｂ、２０２ｂ、・・・とスタッドバンプ用スルーホール（貫通孔）２０２ａ、２０２ａ、・・・とを開口する。この際に用いるレーザとしては、例えばエキシマレーザ、ＹＡＧレーザ、ＣＯ2 レーザ等がある。
【００５６】
同図に示されるように、スタッドバンプ用スルーホール２０２ａ、２０２ａ、・・・の開口部は、配線パターン２０３の一部である第２の半導体素子用電極パッド２０３ｂにより覆われている。ここまでの工程により、配線基板２０４が作製されたことになる。
続いて、図６（ｄ）に示すように、ポリイミドフィルム２０２の２つの面のうち、配線パターン２０３が形成されていない方の面上に、フィルム状の第２の異方性導電膜２１０を接着する。この接着では、ポリイミドフィルム２０２の面上だけでなく、スタッドバンプ用スルーホール２０２ａ、２０２ａ、・・・の内部にも第２の異方性導電膜２１０が形成される。
【００５７】
次いで、図６（ｅ）に示すように、ポリイミドフィルム２０２の２つの面のうち、配線パターン２０３が形成されている方の面を鉛直上向きに向ける。そして、この配線パターン２０３上にフィルム状の異方性導電膜を接着することにより、第１の異方性導電膜２０８を形成する。
次に、図７（ａ）に示すように、第１の半導体素子２０６の電極端子形成面を第１の異方性導電膜２０８上に仮圧着する。ここで、仮圧着とは、第１の半導体素子２０６を鉛直下向きに向けても（すなわち、図に示される構造を上下に反転しても）、重力により第１の半導体素子２０６が第１の異方性導電膜２０８から剥離してしまわない程度に圧着することを意味する。
【００５８】
この仮圧着により、スタッドバンプ２０７（突起状の電極端子）が第１の異方性導電膜２０８中に埋め込まれ、該スタッドバンプ２０７の先端部が第１の半導体素子用電極パッド２０３ａの表面に近接するようになるが、該先端部と該表面とが接することはなく、それらは第１の異方性導電膜２０８により隔てられている（同図の点線円内を参照）。また、この仮圧着の段階では、第１の異方性導電膜２０８はまだ導電性を帯びておらず、スタッドバンプ２０７と第１の半導体素子用電極パッド２０３ａとは電気的に接続されていない。
【００５９】
続いて、図７（ｂ）に示すように、第１の半導体素子２０６を鉛直下向きに向けた状態で、第２の半導体素子２０９の電極端子形成面を第２の異方性導電膜２１０上に仮圧着する。
この仮圧着では、第２の異方性導電膜２１０を介して、スタッドバンプ２１１（突起状の電極端子）がスタッドバンプ用スルーホール２０２ａに挿入される。同図の点線円内に示されるように、この仮圧着により、スタッドバンプ２１１の先端部が第２の半導体素子用電極パッド２０３ｂの表面に近接するようになる。しかし、これら先端部と表面とが接することはなく、それらは第２の異方性導電膜２１０により隔てられている。
【００６０】
また、この仮圧着の段階では、第２の異方性導電膜２１０はまだ導電性を帯びておらず、スタッドバンプ２０７と第２の半導体素子用電極パッド２０３ｂとは電気的に接続されていない。
次いで、上の仮圧着が終了すると、図７（ｃ）に示される本圧着工程が行われる。この本圧着工程においては、まず、ステージ２１６上に、第１の半導体素子２０６の電極端子形成面の反対面を載せる。そして、第１の異方性導電膜２０８及び第２の異方性導電膜２１０の各々が加熱された状態で、第２の半導体素子２０９の電極端子形成面の反対面をツール２１７で加圧する。このようにすると、第１の半導体素子２０６の電極端子形成面の反対面も、ステージ２１６により加圧されるようになる。
【００６１】
第１の半導体素子２０６と第２の半導体素子２０９を上のように加圧すると、これらの半導体素子とポリイミドフィルム２０２とで挟まれた第１の異方性導電膜２０８及び第２の異方性導電膜２１０が、加熱下において加圧されることになる。
このように加熱・加圧すると、第１の異方性導電膜２０８において、スタッドバンプ２０７の先端部と第１の半導体素子用電極パッド２０３ａとの間にある部分（図７（ａ）の点線円内を参照）が、厚み方向に導電性を帯びるようになる。同様に、第２の異方性導電膜２１０も、スタッドバンプ２１１の先端部と第２の半導体素子用電極パッド２０３ｂとの間にある部分（図７（ｂ）の点線円内を参照）が、厚み方向に導電性を帯びるようになる。
【００６２】
これにより、スタッドバンプ２０７及びスタッドバンプ２１１が、それぞれ第１の半導体素子用電極パッド２０３ａ及び第２の半導体素子用電極パッド２０３ｂに電気的に接続されることになる。
更に、この加熱・加圧により、第１の異方性導電膜２０８と第２の異方性導電膜２１０とが硬化し、第１の半導体素子２０６と第２の半導体素子２０９とがこれらの異方性導電膜を介して十分な接着力で配線基板２０４に接着される。
【００６３】
このように、この本圧着工程では、２つの半導体素子（２０６、２０９）が配線基板２０４に同時に搭載することができる。そのため、２つの半導体素子を別々に搭載していた従来例と比較して工程数が減らせ、半導体装置２０１の製造コストを安くすることができるようになる。
この本圧着工程が終了すると、次に図７（ｄ）に示される工程が行われる。この工程では、はんだバンプ２０５がはんだバンプ用電極パッド２０３ｃ上に搭載される。
【００６４】
以上の図においては、一つの半導体装置２０１に対応する部分が拡大されて示されているが、実際には、図８（ａ）に示すように、長尺状のポリイミドフィルム２０２上に複数の半導体装置２０１が形成される。
その後、図８（ｂ）に示すように、ポリイミドフィルム２０２を切断し、上記複数の半導体装置２１０を個片化する。
【００６５】
この後は、個片化された半導体装置２０１の各々について、その電気的特性が予め定められたスペックを満たしているかどうかが検査される。
以上により、本実施形態に係る半導体装置２０１が完成する。以上の製造工程の要点をまとめると、図９のようになる。
図９に示されるように、半導体装置２０１の製造工程は、要約すると次の８工程から成る。
【００６６】
工程Ｓ１：第２の異方性導電膜２１０の形成（図６（ｄ）の工程）
工程Ｓ２：第１の異方性導電膜２０８の形成（図６（ｅ）の工程）
工程Ｓ３：第１の半導体素子２０６の仮圧着（図７（ａ）の工程）
工程Ｓ４：第２の半導体素子２０９の仮圧着（図７（ｂ）の工程）
工程Ｓ５：第１の半導体素子２０６及び第２の半導体素子２０９の本圧着（図７（ｃ）の工程）
工程Ｓ６：はんだバンプ２０５搭載（図７（ｄ）の工程）
工程Ｓ７：個片化（図８（ｂ）の工程）
工程Ｓ８：検査
従来例に係る半導体装置の製造方法では、図１４に示して説明したように、半導体装置１０１が完成するまでに全部で１２工程が必要であった。これに対し、本実施形態に係る半導体装置の製造方法では、従来よりも少ない８工程で半導体装置２０１を完成させることができる。特に、工程Ｓ５（本圧着工程）においては、２つの半導体素子（２０６、２０９）の本圧着が１工程で済まされており、工程数の大幅な削減が図られている。これにより、本実施形態に係る半導体装置の製造方法では、従来よりも安い製造コストで半導体装置２０１を製造することができる。
【００６７】
【発明の効果】
以上説明したように、本発明に係る半導体装置によると、樹脂フィルムと配線パターンとで構成される配線基板を厚み方向に１つしか備えていないので、厚み方向に配線基板を２つ備える従来例と比較して、その厚みを薄くすることができる。
【００６８】
また、この半導体装置は、樹脂フィルムの両方の面側にそれぞれ第１の半導体素子と第２の半導体素子とを備えているので、樹脂フィルムの両面に作用する応力が互いに相殺され、配線基板の反りを抑えることができる。これにより、半導体素子の電極端子が従来のように異方性導電膜から剥離することが無くなるので、半導体素子と配線基板との電気的な接続信頼性を向上させることができる。
【００６９】
更に、第１の半導体素子と第２の半導体素子とをそれらが完全には重ならないように配置すると、配線パターンにおいて、第１の半導体素子と電気的に接続される部分と、第２の半導体素子と電気的に接続される部分とを互いに離間して配置することができ、これらの部分が短絡しないようにすることができる。
そして、このように第１の半導体素子と第２の半導体素子とをずらして配置する場合は、樹脂フィルムのいずれか一方の面側において、上記第１の半導体素子と第２の半導体素子とが重ならない領域に応力相殺板を固着することにより、上記領域における配線基板の反りが抑えられる。
【００７０】
また、上記第１の半導体素子と第２の半導体素子として、同一機能及び同一の電極端子配列を有するものを用いると、上記配線パターンのデザインを簡略化することができる。
更にまた、樹脂フィルムのいずれか一方の面の周縁領域に補強板を固着することにより、半導体装置の強度が高められる。
【００７１】
そして、本発明に係る半導体装置の製造方法によると、本圧着工程において上記第１の半導体装置と上記第２の半導体素子とが配線パターンに同時に電気的に接続されるので、半導体装置の製造工程数の削減が図られ、該半導体装置の製造工程を安くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の断面図である。
【図２】応力相殺板を設けた場合の本発明の実施の形態に係る半導体装置の断面図である。
【図３】本発明の実施の形態に係る半導体装置の配線パターンの平面図である。
【図４】補強板を設けた場合の本発明の実施の形態に係る半導体装置の斜視図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法について示す断面図（その１）である。
【図６】本発明の実施の形態に係る半導体装置の製造方法について示す断面図（その２）である。
【図７】本発明の実施の形態に係る半導体装置の製造方法について示す断面図（その３）である。
【図８】本発明の実施の形態に係る半導体装置の製造方法について示す断面図（その４）である。
【図９】本発明の実施の形態に係る半導体装置の製造方法の要点を示す断面図である。
【図１０】従来例に係る半導体装置の断面図である。
【図１１】従来例に係る半導体装置の製造方法について示す断面図（その１）である。
【図１２】従来例に係る半導体装置の製造方法について示す断面図（その２）である。
【図１３】従来例に係る半導体装置の製造方法について示す断面図（その３）である。
【図１４】従来例に係る半導体装置の製造方法の要点を示すフローチャートである。
【符号の説明】
１０１、２０１・・・半導体装置、
１０２、２０２・・・ポリイミドフィルム、
１０２ａ・・・スルーホール、
１０３、２０３・・・配線パターン、
１０４・・・異方性導電膜、
１０５、２０７、２１１・・・スタッドバンプ、
１０６・・・半導体素子、
１０７、２０５・・・はんだバンプ、
１０８・・・半導体装置、
１０９、２０４・・・配線基板
１１０・・・実装基板、
１１１、２１４・・・銅箔、
１１２、２１５・・・フォトレジスト、
１１２ａ、２１５ａ・・・感光したフォトレジスト、
１１３、２１６・・・ステージ、
１１４、２１７・・・ツール、
２０２ａ・・・スタッドバンプ用スルーホール、
２０２ｂ・・・はんだバンプ用スルーホール、
２０３ａ・・・第１の半導体素子用電極パッド、
２０３ｂ・・・第２の半導体素子用電極パッド、
２０３ｃ・・・はんだバンプ用電極パッド、
２０６・・・第１の半導体素子、
２０８・・・第１の異方性導電膜、
２０９・・・第２の半導体素子、
２１０・・・第２の異方性導電膜、
２１２・・・ダミーチップ、
２１３・・・補強板。
【図１】
0004447143.tif 000002
【図２】
0004447143.tif 000003
【図３】
0004447143.tif 000004
【図４】
0004447143.tif 000005
【図５】
0004447143.tif 000006
【図６】
0004447143.tif 000007
【図７】
0004447143.tif 000008
【図８】
0004447143.tif 000009
【図９】
0004447143.tif 000010
【図１０】
0004447143.tif 000011
【図１１】
0004447143.tif 000012
【図１２】
0004447143.tif 000013
【図１３】
0004447143.tif 000014
【図１４】
0004447143.tif 000015