(57)【特許請求の範囲】
【請求項１】
受信ベースバンド信号から切り出した所定のビット数と拡散符号との相関値を検出し、該相関値の最大電力と雑音電力を求め、該雑音電力及び設定した乗算係数と前記最大電力との乗算結果に基づいてしきい値を設定し、相関値を該しきい値と比較して前記受信信号のパス検出を行うパス検出装置において、
所定時間内にパスが検出されるか否かを検出するパス検出手段と、
前記パス検出手段によるパス検出がない場合に、前記乗算係数または前記所定のビット数のいずれか一方、又は双方を変更する変更設定手段を設けたことを特徴とするパス検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＳ−ＣＤＭＡ（Ｄｉｒｅｃｔ  Ｓｅｑｕｅｎｃｅ−Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：直接拡散−符号分割多元接続）方式の受信機において、受信信号からパスを検出するパス検出装置に関するものである。
【０００２】
【従来の技術】
ＤＳ−ＣＤＭＡ方式の受信機では、受信ベースバンド信号をフィルタ処理する整合フィルタ（Ｍａｔｃｈｅｄ  Ｆｉｌｔｅｒ：以下、単にＭＦと称す）出力の相関ピークのみを用いて復調タイミングを得るため、相関ピークの検出（パス検出）が重要となる。しかし、一般的に、受信ベースバンド信号は、マルチパスフェージングの影響を受け激しく変動するためＭＦ出力も変動し、さらに、雑音に埋もれるため、パス検出は困難を極める。
【０００３】
パス検出の作用について図７を用いて説明する。図７は、従来のパス検出装置の回路構成を示す図である。図７において、一般的に、ＭＦ部１０２で処理する信号のビット数が大きいとＭＦ部１０２の回路構成が大きくなるので、処理する信号のビット数を小さくすることで小規模な回路構成を実現することが図られる。そのため、ビット数調整部１０１へ入力された受信ベースバンド信号は、制御部１０４より設定されたビットの切出し位置で切出され、ビット数が調整される。
【０００４】
ビット数が調整された受信ベースバンド信号は、ＭＦ部１０２へ入力され、拡散符号発生器１０３から出力される拡散符号で逆拡散される。ＭＦ部１０２は、乗算器や累算器を用いて、受信ベースバンド信号と拡散符号との１シンボル時間分の相関演算を行っている。受信ベースバンド信号の拡散符号と拡散符号発生器１０３から出力される拡散符号の位相が合致すれば、ＭＦ部１０２では、拡散符号特有の鋭い相関ピークが検出される。ＭＦ出力には伝搬路や情報信号による位相回転があるため、電力化回路１０５はＭＦ出力を自乗して位相変動を除去する。
【０００５】
電力化回路１０５により位相変動が除去されたＭＦ出力は、加算器１０６とメモリ１０７とで累積加算平均される。累積加算平均出力は、ノイズレベル測定部１０８に入力される。ノイズレベル測定部１０８は、累積加算平均出力に含まれているノイズレベルを測定する。ノイズレベル測定部１０８は、例えばカウンタで実現可能である。このカウンタは、初期値０であり、累積加算平均出力が前回の出力より大きければ＋２とし、小さければ−２とする。
【０００６】
図８（Ａ）は、時間軸で見た累積加算平均出力例とノイズレベル測定出力例を示す図である。図８（Ａ）において、ノイズレベル測定出力は、累積加算平均出力を時間平均した出力となっており、累積加算平均出力に比べて大きなピーク変動がない。図８（Ａ）から明らかなように、ノイズレベル測定出力のレベルを変えて、それをしきい値とし、中心に存在するパスのみがしきい値を上回るようにすれば、受信パスタイミングとして判定可能になることが想定できる。
【０００７】
ノイズレベル測定部１０８からのノイズレベル測定出力は、第１の比較器１０９に入力され、制御部１０４より設定された下限値と比較される。第１の比較器１０９は、ノイズレベル測定出力と下限値を比較し、ノイズレベル測定出力が下限値より小さいときは下限値を出力し、ノイズレベル測定出力が下限値より大きいときはノイズレベル測定出力を出力する。ノイズレベル測定出力例と下限値比較結果例を図８（Ｂ）に重ねて示す。図８（Ｂ）において、下限値比較結果は常に下限値以上となる。
【０００８】
また、累積加算平均出力は、最大値保持回路１１０でその最大値を保持される。累積加算平均出力の最大値は、乗算器１１１で制御部１０４より設定された乗算係数と乗算される。乗算結果は、加算器１１２で下限値比較結果と加算され、しきい値として生成される。下限値比較結果例としきい値例を図８（Ｃ）に重ねて示す。ノイズレベル測定出力は大きなピーク変動がなく、累積加算平均出力は大きなピーク変動があるため、しきい値を決定する要素として下限値より乗算係数の方がより支配的である。
【０００９】
累積加算平均出力は、第２の比較器１１３でしきい値と比較され、しきい値を上回る累積加算平均出力が受信パスタイミングとして判定される。しきい値例と累積加算平均出力例を図８（Ｄ）に重ねて示す。図８（Ｄ）から明らかなように、しきい値を上回った累積加算平均出力だけが受信パスタイミングとして判定される。判定された受信パスタイミングは、制御部１０４へ出力される。
【００１０】
次に、制御部１０４の動作について図９を用いて説明する。図９は、制御部１０４によるパス検出制御処理を示すフローチャートである。図９に示すように、制御部１０４は、まず、累積加算平均用のメモリ１０７をクリアし、過去の累積加算値の影響をなくす（ステップ３０１）。次に、制御部１０４は、ビット数調整部１０１へビットの切出し位置を設定し（ステップ３０２）、第１の比較器１０９へ下限値を設定し（ステップ３０３）、乗算器１１１へ乗算係数を設定する（ステップ３０４）。そして、制御部１０４は、ＭＦ出力に含まれるノイズが抑圧されるように、またＭＦ出力のフェージング変動を吸収するために、長区間（例えば４０ｍｓ）平均化するための時間待ちを行う（ステップ３０５）。
【００１１】
平均化待ち後、制御部１０４は、第２の比較器１１３からの受信パスタイミングを受け、パスを検出したか否かを判定し（ステップ３０６）、パスを検出すれば（ステップ３０６，Ｙｅｓ）、パス検出フラグをセットして（ステップ３０７）、パス検出制御処理を終了する。一方、ステップ３０６において、パスが検出されなければ（ステップ３０６，Ｎｏ）、パス検出フラグをクリアして（ステップ３０８）、パス検出制御処理を終了する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来のパス検出装置においては、フェージング変動で受信ベースバンド信号のレベルが変動する時、例えばレベルが変動して低くなる時、ビット数を調整したＭＦ入力レベルも同様に低くなり、ＭＦ出力で相関ピークが得られ難い。また、レベルの低下によりしきい値が多少下がるものの、乗算係数が高いまま固定されているためパス検出が極めて困難になるという問題が生じる。
【００１３】
受信ベースバンド信号レベルが変動する時の作用について図１０を用いて説明する。図１０は、受信ベースバンド信号レベルがビット単位で時間的に低下していく時の従来のパス検出装置におけるパス検出の失敗例を示す図である。図１０（Ａ）において、受信ベースバンド信号は符号ビットを含む１０ビットで構成され、ＭＦ入力信号は符号ビットを含む４ビットで構成されると仮定する。また、ＭＳＢは符号ビットであり、“０”は正の符号を表し“１”は負の符号を表す。ここでは説明を簡単にするため、全て正符号としている。
【００１４】
区間Ｔ１では、８ビット目が“１”であり受信ベースバンド信号レベルが最大となるが、区間Ｔ２では、８、７ビット目が“０”であり受信ベースバンド信号レベルが低くなる。ＭＦ入力信号の４ビットのうち符号ビットを除く残り３ビットの切出し位置を上位３ビット（８、７、６ビット目）とすると、結果的に太枠内の４ビットがＭＦ部１０２へ入力される。
【００１５】
ここで、図１０（Ｂ）は、区間Ｔ１における乗算係数設定後のしきい値と累積加算平均出力との関係を示している。図１０（Ａ）において、区間Ｔ１では受信ベースバンド信号レベルが最大であり、ＭＦ入力ビットの切出し位置を上位３ビットとしているため、ＭＦ入力レベルも最大となる。この時、累積加算平均出力も最大となり、しきい値を上回るパスのみが受信パスタイミングとなる。
【００１６】
一方、図１０（Ｃ）は、区間Ｔ２における乗算係数設定後のしきい値と累積加算平均出力との関係を示している。図１０（Ａ）において、区間Ｔ２では受信ベースバンド信号レベルが低下しており、ＭＦ入力ビットの切出し位置を上位３ビットとしているため、ＭＦ入力レベルが極めて小さくなる。図１０（Ｃ）に示すように、累積加算平均出力が低下すると、乗算係数が固定であっても乗算結果は若干低下するがしきい値は乗算結果に下限値比較結果を加算して生成されるため、これを上回るパスが無く受信パスタイミングは検出されない。
【００１７】
従来では、このようなレベル変動によるパス検出の不安定性を長区間（例えば４０ｍｓ程度）平均化することで回避していたが、長区間であるため時間がかかり、平均化中にレベルが回復しない場合はパス検出ができないという問題があった。
【００１８】
本発明は上述した課題に鑑みてなされたものであり、受信ベースバンド信号レベルが変動した場合のＭＦ入力レベルと乗算係数を最適化することにより、パス検出率を改善することができるパス検出装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るパス検出装置は、受信ベースバンド信号から切り出した所定のビット数を用いて相関値を検出し、該相関値の最大電力と雑音電力を求め、該雑音電力及び設定した乗算係数と前記最大電力との乗算結果に基づいてしきい値を設定し、該しきい値を用いて前記受信信号のパス検出を行うパス検出装置において、所定時間内にパスが検出されるか否かを検出するパス検出手段と、前記パス検出手段によるパス検出がない場合に、前記乗算係数または前記所定のビット数のいずれか一方、又は双方を変更する変更設定手段を設けたことを特徴とするものである。
【００２０】
このような構成によれば、受信ベースバンド信号レベルが変動した場合でも、周期的にＭＦ入力レベルを調整し乗算係数を変更することで、レベルの回復を待つことなく短区間でパスを検出することができる。
【００２１】
なお、本発明に係るパス検出装置において、所定時間内にパスが検出されない場合に、雑音電力測定出力の下限値を変更してもよい。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
実施の形態１．
図１は、実施の形態１におけるパス検出装置の構成を示すブロック図である。図１において、図７と同一符号は図７に示された対象と同一又は相当物を示しており、ここでの説明を省略する。本実施の形態では、図７の制御部１０４の代わりに制御部２０４を備えている。制御部２０４は、ＭＦ入力レベルを最適化するためビット数調整部１０１Ａへ切出し位置を出力する。また、制御部２０４は、第１の比較器１０９へ下限値を出力する。また、制御部２０４は、乗算係数を最適化し乗算器１１１Ａへ乗算係数を出力する。
【００２３】
次に、本実施の形態における制御部２０４の動作についての概略を図２を用いて説明する。図２は、制御部２０４によるパス検出制御処理を示すフローチャートである。図２に示すように、まず、累積加算用のメモリ１０７をクリアし、過去の累積加算値の影響をなくす（ステップ５０１）。次に、ビット数調整部１０１Ａへビットの切出し位置を設定し（ステップ５０２）、１０ビットで構成される受信ベースバンド信号から符号ビットを除く任意の３ビットをＭＦ入力とする。次に、第１の比較器１０９へ下限値を設定し（ステップ５０３）、乗算器１１１Ａへ乗算係数を設定し（ステップ５０４）、経過時間をカウントするカウンタを初期化し（ステップ５０５）、任意のパス検出最大時間（ＭＡＸ）を経過したか否かカウンタを調べ（ステップ５０６）、カウンタがパス検出最大時間（ＭＡＸ）内でなければ（ステップ５０６，Ｎｏ）、パス検出フラグをクリアして（ステップ５０８）、パス検出制御処理を終了する。
【００２４】
一方、ステップ５０６において、パス検出最大時間（ＭＡＸ）内であれば（ステップ５０６，Ｙｅｓ）、ＭＦ出力が平均化されるまで所定時間待つ（ステップ５０７）。ここで、所定時間は従来技術より短く、例えば２ｍｓ程度である。次に、パスが検出されたか否かを調べる（ステップ５０９）。パスが検出されたら（ステップ５０９，Ｙｅｓ）、パス検出フラグをセットし（ステップ５１０）、パス検出制御処理を終了する。
【００２５】
一方、ステップ５０９において、パスが検出されなければ（ステップ５０９，Ｎｏ）、乗算係数を変更し（ステップ５１１）、任意の周期時間経過したかカウンタを調べる。（ステップ５１２）。ここで、ステップ５１２は、カウンタ値と任意の周期との剰余を求め、剰余が０ならば任意の周期時間が経過したと判断し、剰余が０でなければ任意の周期時間が経過していないと判断する。任意の周期時間が経過していなければ（ステップ５１２，Ｎｏ）、ステップ５１５へ移行する。一方、ステップ５１２において、任意の周期時間経過していれば（ステップ５１２，Ｙｅｓ）、ＭＦ入力ビットを調整するため切出し位置を変更し（ステップ５１３）、乗算係数を再設定する（ステップ５１４）。
【００２６】
次に、メモリ１０７をクリアし（ステップ５１５）、カウンタを進め（ステップ５１６）、再び任意のパス検出最大時間（ＭＡＸ）を経過したか否かカウンタを調べる（ステップ５０６）。
【００２７】
カウンタ終了判断からカウンタを進めるまでの処理（ステップ５０６→ステップ５１６）は、ステップ５０６でカウンタがパス検出最大時間（ＭＡＸ）を経過するまでか（ステップ５０６，Ｎｏ）、またはステップ５０９でパス検出されるまで（ステップ５０９，Ｙｅｓ）、繰り返し行われる。
【００２８】
ここで、乗算係数変更（ステップ５１１）の作用について図３を用いて詳細に説明する。図３は、受信ベースバンド信号レベルがビット単位で時間的に低下していく場合における本発明のパス検出装置の乗算係数変更の作用を示す図である。図３（Ａ）において、受信ベースバンド信号は符号ビットを含む１０ビットで構成され、ＭＦ入力信号は符号ビットを含む４ビットで構成されると仮定する。また、ＭＳＢは符号ビットであり、“０”は正の符号を表し“１”は負の符号を表す。ここでは説明を簡単にするため、全て正符号としている。
【００２９】
区間Ｔ１では、８ビット目が“１”であり受信ベースバンド信号レベルが最大となるが、区間Ｔ２では、８ビット目が“０”であり受信ベースバンド信号レベルが若干低くなる。切出し位置設定（ステップ５０２）で、ＭＦ入力信号の４ビットのうち符号ビットを除く残り３ビットの切出し位置を上位３ビット（８、７、６ビット目）とすると、結果的に太枠内の４ビットがＭＦ部１０２へ入力される。
【００３０】
図３（Ｂ）は、区間Ｔ１における乗算係数設定（ステップ５０４）で乗算係数設定後のしきい値と累積加算平均出力との関係を示している。図３（Ａ）において、区間Ｔ１では受信ベースバンド信号レベルが最大であり、また、ＭＦ入力ビットの切出し位置を上位３ビットとしているためＭＦ入力レベルも最大となる。この時の累積加算平均出力も最大となり、しきい値を上回るパスのみが受信パスタイミングとなる。
【００３１】
一方、図３（Ａ）において、区間Ｔ２では受信ベースバンド信号レベルが１ビット低下しており、ＭＦ入力ビットの切出し位置を上位３ビットとしているためＭＦ入力レベルが区間Ｔ１より小さくなる。区間Ｔ２で区間Ｔ１と同じ乗算係数を使用すると、累積加算平均出力の低下により乗算結果は若干低下するが、しきい値は乗算結果に下限値比較結果を加算して生成されるため、これを上回るパスが無く受信パスタイミングは検出されない。受信パスタイミングが検出されないとき、乗算係数変更（ステップ５１１）で乗算係数を下げることによりしきい値が下がる。図３（Ｃ）は、区間Ｔ２における乗算係数を変更したしきい値と累積加算平均出力との関係を示している。図３（Ｃ）に示すように、しきい値を上回ったパスだけが受信タイミングと判定される。
【００３２】
次に、ＭＦ入力ビットの切出し位置変更（ステップ５１３）と乗算係数再設定（ステップ５１４）の作用について図４を用いて詳細に説明する。図４は、受信ベースバンド信号レベルがビット単位で時間的に低下していく場合における本発明のパス検出装置の切出し位置変更と乗算係数再設定の作用を示す図である。図４（Ａ）において、受信ベースバンド信号は符号ビットを含む１０ビットで構成され、ＭＦ入力信号は符号ビットを含む４ビットで構成されると仮定する。また、ＭＳＢは符号ビットであり、“０”は正の符号を表し“１”は負の符号を表す。ここでは説明を簡単にするため、全て正符号としている。
【００３３】
区間Ｔ１、Ｔ２では８、７ビット目が“０”であり受信ベースバンド信号レベルが低くなる。切出し位置設定（ステップ５０２）で、ＭＦ入力信号の４ビットのうち符号ビットを除く残り３ビットの切出し位置を上位３ビット（８、７、６ビット目）とすると、結果的に区間Ｔ１では太枠内の４ビットがＭＦ部１０２へ入力される。
【００３４】
図４（Ｂ）は、区間Ｔ１における乗算係数変更後のしきい値と累積加算平均出力との関係を示している。図４（Ｂ）において、区間Ｔ１では受信ベースバンド信号レベルが低いため、高い乗算係数ではパス検出されず、乗算係数変更（ステップ５１１）で乗算係数を下げると、累積加算平均出力が低いため誤ったパスを受信パスタイミングとしてしまう。そのため、乗算係数を下げすぎる前に任意の周期時間が経過してもパスが検出されない場合は、ＭＦ入力が最大レベルになるように切出し位置変更処理（ステップ５１３）でビットの切出し位置を変更する。さらに、周期時間経過前に下げた乗算係数を一旦上げる必要があるため、乗算係数を再設定する（ステップ５１４）。
【００３５】
図４（Ｃ）は、区間Ｔ２における切出し位置変更及び乗算係数再設定後のしきい値と累積加算平均出力との関係を示している。図４（Ａ）において、区間Ｔ２では、ＭＦ入力信号を受信ベースバンド信号の９、６、５、４ビット目に変更し、ＭＦ入力レベルを最大としている。よって、図４（Ｃ）に示すように累積加算平均出力も最大となる。図４（Ｃ）において、区間Ｔ２では、累積加算平均出力も最大となってパス検出が容易となり、しきい値を上回るパスのみが受信パスタイミングと判定される。
【００３６】
実施の形態２．
図５は、実施の形態２におけるパス検出装置の構成を示すブロック図である。図５において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態２では、図１の制御部２０４の代わりに制御部２１４を備えており、実施の形態１において固定であった下限値を再設定できるようにしている。制御部２１４は、ＭＦ入力レベルを最適化するためビット数調整部１０１Ｂへ切出し位置を出力する。また、制御部２１４は、下限値を最適化し第１の比較器１０９Ｂへ下限値を出力する。また、制御部２１４は、乗算係数を最適化し乗算器１１１Ｂへ乗算係数を出力する。
【００３７】
次に、本実施の形態における制御部２１４の動作について図６を用いて説明する。図６に示すように、まず、累積加算用のメモリ１０７をクリアし、過去の累積加算値の影響をなくす（ステップ６０１）。次に、ビット数調整部１０１Ｂへビットの切出し位置を設定し（ステップ６０２）、１０ビットで構成される受信ベースバンド信号から符号ビットを除く任意の３ビットをＭＦ入力とする。次に、第１の比較器１０９Ｂへ下限値を設定し（ステップ６０３）、乗算器１１１Ｂへ乗算係数を設定し（ステップ６０４）、経過時間をカウントするカウンタを初期化し（ステップ６０５）、任意のパス検出最大時間（ＭＡＸ）を経過したか否かカウンタを調べ（ステップ６０６）、カウンタがパス検出最大時間（ＭＡＸ）内でなければ（ステップ６０６，Ｎｏ）、パス検出フラグをクリアして（ステップ６０８）、パス検出制御処理を終了する。
【００３８】
一方、ステップ６０６において、パス検出最大時間（ＭＡＸ）内であれば（ステップ６０６，Ｙｅｓ）、ＭＦ出力が平均化されるまで所定時間待つ（ステップ５０７）。ここで、所定時間は従来技術より短く、例えば２ｍｓ程度である。次に、パスが検出されたか否かを調べる（ステップ６０９）。パスが検出されたら（ステップ６０９，Ｙｅｓ）、パス検出フラグをセットし（ステップ６１０）、パス検出制御処理を終了する。
【００３９】
一方、ステップ６０９において、パスが検出されなければ（ステップ６０９，Ｎｏ）、乗算係数を変更し（ステップ６１１）、任意の周期時間経過したかカウンタを調べる。（ステップ６１２）。ここで、ステップ６１２は、カウンタ値と任意の周期との剰余を求め、剰余が０ならば任意の周期時間が経過したと判断し、剰余が０でなければ任意の周期時間が経過していないと判断する。任意の周期時間が経過していなければ（ステップ６１２，Ｎｏ）、ステップ６１６へ移行する。一方、ステップ６１２において、任意の周期時間経過していれば（ステップ６１２，Ｙｅｓ）、ＭＦ入力ビットを調整するため切出し位置を変更し（ステップ６１３）、下限値を再設定し（ステップ６１４）、乗算係数を再設定する（ステップ６１５）。
【００４０】
次に、メモリ１０７をクリアし（ステップ６１６）、カウンタを進め（ステップ６１７）、再び任意のパス検出最大時間（ＭＡＸ）を経過したか否かカウンタを調べる（ステップ６０６）。
【００４１】
カウンタ終了判断からカウンタを進めるまでの処理（ステップ６０６→ステップ６１７）は、ステップ６０６でカウンタがパス検出最大時間（ＭＡＸ）を経過するまでか（ステップ６０６，Ｎｏ）、またはステップ６０９でパス検出されるまで（ステップ６０９，Ｙｅｓ）、繰り返し行われる。
【００４２】
【発明の効果】
以上に詳述したように本発明によれば、受信ベースバンド信号レベルが変動した場合でも、周期的にＭＦ入力レベルを調整し乗算係数を変更することで、レベルの回復を待つことなく短区間でパスを検出することができる。
【図面の簡単な説明】
【図１】実施の形態１におけるパス検出装置の構成を示すブロック図である。
【図２】図１に示す制御部２０４によるパス検出制御処理を示すフローチャートである。
【図３】受信ベースバンド信号レベルがビット単位で時間的に低下していく場合における本発明のパス検出装置の乗算係数変更の作用を示す図である。
【図４】受信ベースバンド信号レベルがビット単位で時間的に低下していく場合における本発明のパス検出装置の切出し位置変更と乗算係数再設定の作用を示す図である。
【図５】実施の形態２におけるパス検出装置の構成を示すブロック図である。
【図６】図５に示す制御部２１４によるパス検出制御処理を示すフローチャートである。
【図７】従来のパス検出装置の構成を示すブロック図である。
【図８】図７に示すパス検出装置の出力信号を説明する図である。
【図９】図７に示す制御部１０４によるパス検出制御処理を示すフローチャートである。
【図１０】受信ベースバンド信号レベルがビット単位で時間的に低下していく時の従来のパス検出装置におけるパス検出の失敗例を示す図である。
【符号の説明】
１０１Ａ，１０１Ｂ  ビット数調整部、１０２  ＭＦ部、１０３  拡散符号発生器、２０４，２１４  制御部、１０５  電力化回路、１０６  加算器、１０７メモリ、１０８  ノイズレベル測定部、１０９，１０９Ｂ  第１の比較器、１１０  最大値保持回路、１１１Ａ，１１１Ｂ  乗算器、１１２  加算器、１１３第２の比較器。
【図１】
0004499272.tif 000002
【図２】
0004499272.tif 000003
【図３】
0004499272.tif 000004
【図４】
0004499272.tif 000005
【図５】
0004499272.tif 000006
【図６】
0004499272.tif 000007
【図７】
0004499272.tif 000008
【図８】
0004499272.tif 000009
【図９】
0004499272.tif 000010
【図１０】
0004499272.tif 000011