(57)【特許請求の範囲】
【請求項１】
ベースに所定のバイアス電圧が印加され、エミッタに結合コンデンサを介して同期信号を含む映像信号が入力されるｎｐｎ形の第１のトランジスタが設けられる一方、
前記第１のトランジスタのエミッタには、ｎｐｎ形の第２のトランジスタのコレクタが、前記第１のトランジスタのコレクタには、ダイオード接続状態とされてなるｐｎｐ形の第３のトランジスタのコレクタがそれぞれ接続され、
前記第３のトランジスタのベースには、ｐｎｐ形の第４のトランジスタのベースが接続され、当該第４のトランジスタのコレクタには、ｎｐｎ形の第５のトランジスタのコレクタが接続され、前記第４のトランジスタのベースには、ｐｎｐ形の第６のトランジスタのベースが接続され、当該第６のトランジスタのコレクタには、ダイオード接続状態とされてなるｎｐｎ形の第７のトランジスタのコレクタが接続され、
前記第２のトランジスタのベースには、ｎｐｎ形の第８のトランジスタのベースが接続され、当該第８のトランジスタのベースには、ダイオード接続状態とされてなるｎｐｎ形の第９のトランジスタのベースが接続され、当該第９のトランジスタのコレクタには所定の電流を出力する定電流源が接続され、
前記第３、第４及び第６のトランジスタのエミッタは、各々のエミッタ面積比が、１：ｎ：ｍと設定されて、これら第３、第４及び第６のトランジスタにより第１のカレントミラー回路が構成され、
前記第５及び第７のトランジスタは、ベースが相互接続されると共に、第２のカレントミラー回路が構成され、
前記第２、第８及び第９のトランジスタと前記定電流源により定電流回路が構成され、
前記第８のトランジスタのコレクタは、前記第４及び第５のトランジスタのコレクタに接続され、前記第２及び第８のトランジスタのエミッタ面積比が、１：（ｎ−ｍ）と設定されて、前記第４、第５及び第８のトランジスタのコレクタ相互の接続点からは、前記第１のトランジスタのエミッタに同期信号が印加された場合、前記第１のトランジスタのコレクタ電流の変化分の（ｎ−ｍ）倍の電流が出力可能に構成されてなることを特徴とする同期分離回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン信号等の映像信号から同期信号を分離する同期分離回路に係り、特に、分離能力の向上を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の回路としては、例えば、図２や図３に示された構成のものが公知・周知となっている。
すなわち、まず、図２を参照しつつその構成、動作について説明すれば、この同期分離回路は、ｎｐｎ形の第１のトランジスタＱ１（以下「Ｑ１」と言う）を主たる構成要素としてなるもので、Ｑ１のベースには所定の直流バイアス電圧が印加されるように構成されている一方、エミッタには、定電流Ｉdが常時流されるようになっていると共に、結合コンデンサＣを介して外部から映像信号が印加されるようになっている。
ここで、同期信号は、外部から印加される映像信号に重畳されるものであり、結合コンデンサＣを介して印加された信号が、同期信号の部分となった場合、Ｑ１から結合コンデンサＣに対して充電電流ΔＩEが流れる一方、映像信号の内、同期信号以外の期間においては、定電流Ｉdによって結合コンデンサＣの電荷が放電されるものとなっている。
ここで、仮に、映像信号の内、同期信号の期間をＴc、同期信号以外の期間をＴdとすると、充電電流ΔＩEは次のようにして求められるものである。
【０００３】
ΔＩE＝Ｉd×（Ｔd／Ｔc）
【０００４】
Ｑ１のコレクタには、この充電電流ΔＩEと定電流Ｉdとの和の電流が流れることとなり、コレクタ電流の変化分となるΔＩEが電圧変化として取り出されたものが、同期信号となるものである。
そのため、ΔＩEを電圧変化として取り出すための一つの構成として、Ｑ１のコレクタには、ｐｎｐ形の第２のトランジスタＱ２を介して出力抵抗器４１が接続されており、電圧出力として同期信号が得られるようになっている。
【０００５】
図３には、ΔＩEを電圧変化として取り出すための他の構成を用いてなる同期分離回路の例が示されている。
この図３に示された回路は、ｐｎｐ形の第２及び第３のトランジスタＱ２，Ｑ３からなるいわゆるカレントミラー回路を介してＱ１のコレクタ電流の変化が、出力抵抗器４１に流されて、電圧変化として同期信号が得られる構成となっているものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、映像信号が無線伝送される場合などは、弱電界等の状況下において入力される同期信号の振幅が小さくなるため、電流変化分としてのΔＩEとＩdとの差が小さくなってしまう。ところで、電圧変換のための出力抵抗器４１に流れる電流は、ΔＩEと定電流Ｉdとの和であるため、ΔＩEがＩdに比して小さくなると同期信号の分離精度が低下し、同期分離レベルを小さく設定することが困難であるという問題があった。
このような問題を回避するため、例えば、ΔＩEとＩdとの関係だけで考えるなら、Ｉdを小さく設定することが考えられるが、実際には、映像信号における垂直同期期間においては、充電と放電の周期が逆転するため、同期信号部分の電圧が上昇して、同期分離ができなくなってしまい、単純にＩdの調整だけでは同期信号の分離精度の向上ができない。
本発明は、上記実状に鑑みてなされたもので、入力された同期信号のレベルが小さい場合であっても十分な出力レベルの同期信号を得ることができ、同期分離精度の高い同期分離回路を提供するものである。
【０００７】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る同期分離回路は、
ベースに所定のバイアス電圧が印加され、エミッタに結合コンデンサを介して同期信号を含む映像信号が入力されるｎｐｎ形の第１のトランジスタが設けられる一方、
前記第１のトランジスタのエミッタには、ｎｐｎ形の第２のトランジスタのコレクタが、前記第１のトランジスタのコレクタには、ダイオード接続状態とされてなるｐｎｐ形の第３のトランジスタのコレクタがそれぞれ接続され、
前記第３のトランジスタのベースには、ｐｎｐ形の第４のトランジスタのベースが接続され、当該第４のトランジスタのコレクタには、ｎｐｎ形の第５のトランジスタのコレクタが接続され、前記第４のトランジスタのベースには、ｐｎｐ形の第６のトランジスタのベースが接続され、当該第６のトランジスタのコレクタには、ダイオード接続状態とされてなるｎｐｎ形の第７のトランジスタのコレクタが接続され、
前記第２のトランジスタのベースには、ｎｐｎ形の第８のトランジスタのベースが接続され、当該第８のトランジスタのベースには、ダイオード接続状態とされてなるｎｐｎ形の第９のトランジスタのベースが接続され、当該第９のトランジスタのコレクタには所定の電流を出力する定電流源が接続され、
前記第３、第４及び第６のトランジスタのエミッタは、各々のエミッタ面積比が、１：ｎ：ｍと設定されて、これら第３、第４及び第６のトランジスタにより第１のカレントミラー回路が構成され、
前記第５及び第７のトランジスタは、ベースが相互接続されると共に、第２のカレントミラー回路が構成され、
前記第２、第８及び第９のトランジスタと前記定電流源により定電流回路が構成され、
前記第８のトランジスタのコレクタは、前記第４及び第５のトランジスタのコレクタに接続され、前記第２及び第８のトランジスタのエミッタ面積比が、１：（ｎ−ｍ）と設定されて、前記第４、第５及び第８のトランジスタのコレクタ相互の接続点からは、前記第１のトランジスタのエミッタに同期信号が印加された場合、前記第１のトランジスタのコレクタ電流の変化分の（ｎ−ｍ）倍の電流が出力可能に構成されてなるものである。
【０００８】
かかる構成においては、同期信号が印加されない状態においては、第１のトランジスタのコレクタには、第２のトランジスタと第９のトランジスタとのカレントミラー作用により、所定の定電流Ｉdが流れ、これが第４のトランジスタにおいては、ｎ倍のコレクタ電流として、また、第６のトランジスタにおいては、ｍ倍のコレクタ電流として流れることとなる。同時に、第５及び第７のトランジスタのいわゆるカレントミラー作用により、第５のトランジスタには、第６のトランジスタのコレクタ電流と同一の電流が流れる。さらに、第８のトランジスタにおいては、第９のトランジスタとの間のカレントミラー作用により、第９のトランジスタに流される定電流Ｉdの（ｎ−ｍ）倍の定電流が流れることとなる。
一方、第１のトランジスタに同期信号が印加されると、第１のトランジスタのコレクタ電流は、先の定電流に加えて、その同期信号の印加に応じた変化分の電流ΔＩEが流れ、その結果、第４のトランジスタにおいては、ｎ×Ｉdの定電流に加えて、ｎ×ΔＩEの電流変化分が、また、第６のトランジスタにおいては、ｍ×Ｉdの定電流に加えて、ｍ×ΔＩEの電流変化分が、それぞれコレクタ電流として流れることとなる。同時に、第５のトランジスタには、第６のトランジスタのコレクタ電流と同一の電流、すなわち、ｍ（Ｉd＋ΔＩE）が流れることとなる。
そして、第８のトランジスタには、（ｎ−ｍ）Ｉdの電流しか流れないため、第４のトランジスタのコレクタ電流であるｎ（Ｉd＋ΔＩE）と、第５のトランジスタのコレクタ電流であるｍ（Ｉd＋ΔＩE）との差、すなわち、｛ｎ（Ｉd＋ΔＩE）−ｍ（Ｉd＋ΔＩE）｝から、第８のトランジスタのコレクタ電流である（ｎ−ｍ）Ｉdを差し引いた残りである（ｎ−ｍ）ΔＩE、換言すれば、第１のトランジスタの電流変化分ΔＩEの（ｎ−ｍ）倍された電流が同期信号として出力できることとなるものである。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、回路構成について図１を参照しつつ説明すれば、この同期分離回路は、外部からの映像信号を印加するための結合コンデンサ２１に充電電流を供給するｎｐｎ形の第１のトランジスタ（図１においては「Ｑ１」と表記）１と、この第１のトランジスタ１のコレクタ側に接続される第１のカレントミラー回路１０１と、この第１のカレントミラー回路１０１の出力段に接続される第２のカレントミラー回路１０２と、第１のトランジスタ１のエミッタに定電流を通電するための定電流回路１０３と、出力振幅制限回路１０４とに大別されて構成されたものとなっている。
【００１０】
第１のトランジスタ１のベースには、所定の直流バイアス電圧が印加されるようになっている一方、エミッタには、結合コンデンサ（図１においては「Ｃ」と表記）２１を介して外部から映像信号が印加されるようになっていると共に、定電流回路１０３が接続されて第１のトランジスタ１のエミッタには、同期信号の有無に関わらず少なくとも定電流Ｉdが流されるようになっている。
すなわち、この発明の実施の形態における定電流回路１０３は、ｎｐｎ形の第２のトランジスタ（図１においては「Ｑ２」と表記）２と、ｎｐｎ形の第８のトランジスタ（図１においては「Ｑ８」と表記）８と、第９のトランジスタ（図１においては「Ｑ９」と表記）９と、定電流源３１とを有して構成されたものとなっている。
第２のトランジスタ２のコレクタは、第１のトランジスタ１のエミッタに接続される一方、エミッタは、アースに接続されたものとなっている。
また、第８のトランジスタ８は、そのコレクタが後述する第１のカレントミラー回路１０１と第２のカレントミラー回路１０２の出力段に接続されると共に、同じく後述する出力振幅制限回路１０４に接続されて、これらの接続点は、同期分離信号が出力される出力端となっている。
一方、第９のトランジスタ９は、そのベースとコレクタとが相互に接続されて、いわゆるダイオード接続状態とされ、この第９のトランジスタ９のベースと第２及び第８のトランジスタ２，８のベースとが相互に接続されていわゆるカレントミラー回路が構成されたものとなっている。なお、第８及び第９のトランジスタ９のエミッタは、アースに接続されたものとなっている。
そして、第９のトランジスタ９のコレクタには、直流電源Ｖccによって動作し、定電流Ｉdを出力する定電流源３１が接続されており、この定電流Ｉdが第９のトランジスタ９を介して第２のトランジスタ２のコレクタに流れ、その結果、第１のトランジスタ１のエミッタに定電流Ｉdが流されるようになっている。
また、この発明の実施の形態においては、第２のトランジスタ２のエミッタ面積と第８のトランジスタ８のエミッタ面積との比は、Ｓe2：Ｓe8＝１：（ｎ−ｍ）と設定されたものとなっている。ここで、Ｓe2は、第２のトランジスタ２のエミッタ面積であり、Ｓe8は、第８のトランジスタ８のエミッタ面積である。
【００１１】
第１のカレントミラー回路１０１は、ｐｎｐ形の第３、第４及び第６のトランジスタ（図１においては、それぞれ「Ｑ３」、「Ｑ４」、「Ｑ６」と表記）３，４，６を用いてなり、第３のトランジスタ３のベースとコレクタが相互に接続され、いわゆるダイオード接続状態とされており、そのベースは、第４及び第６のトランジスタ４，６のベースと相互に接続されている。一方、第３のトランジスタ３のコレクタは、第１のトランジスタ１のコレクタに接続されたものとなっている。
また、第３、第４及び第６のトランジスタ３，４，６のエミッタは、相互に接続されて、電源電圧Ｖccが印加されるようになっている。
そして、第４のトランジスタ４のコレクタは、次述する第２のカレントミラー回路１０２の一方の出力段、すなわち、第５のトランジスタ５のコレクタに、第６のトランジスタ６のコレクタは、第２のカレントミラー回路１０２の他方の出力段、すなわち、第７のトランジスタ７のコレクタに、それぞれ接続されたものとなっている。
さらに、この第１のカレントミラー回路１０１においては、第３のトランジスタ３のエミッタ面積をＳe3、第４のトランジスタ４のエミッタ面積をＳe4、第６のトランジスタ６のエミッタ面積をＳe6とすれば、これらのエミッタ面積比、すなわち、Ｓe3：Ｓe4：Ｓe6は、Ｓe3：Ｓe4：Ｓe6＝１：ｎ：ｍと設定されたものとなっている。
【００１２】
第２のカレントミラー回路１０２は、ｎｐｎ形の第５及び第７のトランジスタ５，７を有して構成されたものとなっており、第７のトランジスタ７は、そのベースとコレクタとが相互に接続されていわゆるダイオード接続状態とされると共に、そのベースは、第５のトランジスタ５のベースとも相互に接続されたものとなっている。また、第５及び第７のトランジスタ５，７のエミッタは、共にアースに接続されたものとなっている。
そして、第５のトランジスタ５のコレクタは、先の第４のトランジスタ４のコレクタに接続されると共に、この接続点には、先の第８のトランジスタ８のコレクタが接続されたものとなっている。また、第７のトランジスタ７のコレクタは、先の第６のトランジスタ６のコレクタに接続されたものとなっている。
【００１３】
出力振幅制限回路１０４は、第４及び第５のトランジスタ４，５のコレクタ端における電圧レベルの制限のために設けられたもので、ｎｐｎ形の第１０のトランジスタ（図１においては「Ｑ１０」と表記）１０とｐｎｐ形の第１１のトランジスタ（図１においては「Ｑ１１」と表記）１１とを有して構成されたものとなっている。すなわち、第１０及び第１１のトランジスタ１０，１１のベースは、相互に接続されて、所定の直流バイアス電圧が印加されるようになっている一方、第１０及び第１１のトランジスタ１０，１１のエミッタは相互に接続されると共に、先の第４及び第５のトランジスタ４，５のコレクタと第８のトランジスタ８のコレクタとが接続されたものとなっている。
そして、第１０のトランジスタ１０のコレクタには、電源電圧Ｖccが印加されるようになっている一方、第１１のトランジスタ１１のコレクタは、アースに接続されたものとなっている。
【００１４】
次に、かかる構成における動作について説明する。
まず、結合コンデンサ２１を介して外部から映像信号が入力されるが、その映像信号の内、同期信号が印加されない区間においては、第１のトランジスタ１のエミッタ電流は、第２のトランジスタ２による定電流Ｉdのみとなる。また、結合コンデンサ２１は、この場合、この第２のトランジスタ２のコレクタに流れる定電流Ｉdによって放電状態となる。
一方、結合コンデンサ２１を介して外部から同期信号が印加される区間となると、結合コンデンサ２１には、第１のトランジスタ１のエミッタから充電電流ΔＩEが流入され、充電状態とされることとなる。すなわち、第１のトランジスタ１のエミッタ電流は、先の同期信号のない区間における電流Ｉdから、充電電流ΔＩE分だけ増加することとなる。
この場合の第１のトランジスタ１のコレクタ電流Ｉc1、すなわち、換言すれば、第３のトランジスタ３のコレクタ電流Ｉc3は、次のように表される。
【００１５】
Ｉc1＝Ｉd＋ΔＩE＝Ｉc3
【００１６】
ここで、同期信号が印加された場合における第３、第４、第５、第６及び第８のトランジスタ３，４，５，６，８のコレクタ電流を、それぞれＩc3、Ｉc4、Ｉc5、Ｉc6、Ｉc8として、その電流の方向を図１に実線矢印で表された向きとすると共に、第４及び第５のトランジスタ４，５の相互のコレクタの接続点から第８のトランジスタ８のコレクタへ向かって流れる電流をＩ1とし、また、第８のトランジスタ８のコレクタから外部に同期分離信号として出力される出力電流をΔＩoとすると（図１参照）、出力電流ΔＩoは、次のように表される。
【００１７】
ΔＩo＝Ｉ1−Ｉc8＝Ｉc4−Ｉc6−Ｉc8
【００１８】
Ｉc4は、第３のトランジスタ３のエミッタ面積と第４のトランジスタ４のエミッタ面積の比が、Ｓe3：Ｓe4＝１：ｎとなっていることから次のように表される。
【００１９】
Ｉc4＝ｎ×Ｉc3＝ｎ（Ｉd＋ΔＩE）
【００２０】
同様にＩc6は、第３のトランジスタ３のエミッタ面積と第６のトランジスタ６のエミッタ面積の比と、第５のトランジスタ５のコレクタ電流Ｉc5は、第２のカレントミラー回路１０２の動作により第６のトランジスタ６のコレクタ電流Ｉc6と等しくなるという関係とにより、次のように表される。
【００２１】
Ｉc6＝ｍ×Ｉc3＝ｍ（Ｉd＋ΔＩE）＝Ｉc5
【００２２】
また、Ｉc8は、第２のトランジスタ２のエミッタ面積と第８のトランジスタ８のエミッタ面積の比により、次のように表されるものである。
【００２３】
Ｉc8＝（ｎ−ｍ）Ｉd
【００２４】
したがって、これらＩc4、Ｉc6及びＩc8の式を用いて先の出力電流ΔＩoの式を整理すれば、次のように表される。
【００２５】
ΔＩo＝ｎ（Ｉd＋ΔＩE）−ｍ（Ｉd＋ΔＩE）−（ｎ−ｍ）Ｉd＝（ｎ−ｍ）ΔＩE
【００２６】
したがって、第１のトランジスタ１に流れた同期信号の印加による電流変化分であるΔＩEが（ｎ−ｍ）倍で出力されたこととなる。
例えば、ｎ＞ｍで、ｎ：ｍ＝４：２に設定したとすると、ΔＩo＝２ΔＩEとなり、同期信号が印加されたことで、第１のトランジスタ１に生じた電流変化を２倍にして取り出せることとなる。このように、ｎ：ｍは、ｎ＞ｍを満足する範囲で任意に設定できるものである。
先に従来回路として図２に示された回路においては、−１５ｄＢまでの同期信号しか分離できなかったが、本発明に係る同期分離回路の場合、ｎ：ｍ＝１０：２と設定した際に、−３０ｄＢまで同期分離可能であることが確認されている。
【００２７】
なお、上述した回路構成例において、第１のトランジスタ１を除いた他のトランジスタを、電界効果トランジスタ等の他の種類のトランジスタを用いて回路構成しても良く、上述した回路構成例と同様の回路動作を得ることができる。
また、出力振幅制限回路１０４は、第４及び第５のトランジスタ４，５のコレクタ端における電圧レベルの制限を行うものであり、同期分離動作に対して本質的なものではなく、この出力振幅制限回路１０４の部分は、同期分離回路の後段に接続される回路との関係によって、種々変え得るものである。
【００２８】
【発明の効果】
以上、説明したように、本発明によれば、同期信号の入力に伴う電流変化分がカレントミラー回路の作用により、予め設定された所望の倍率で得られるので、倍率を宜設定することで、入力された同期信号のレベルが小さい場合であっても十分な出力レベルの同期信号を得ることができ、同期分離精度の高い同期分離回路を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態における同期分離回路の構成例を示す回路図である。
【図２】従来回路の第１の構成例を示す回路図である。
【図３】従来回路の第２の構成例を示す回路図である。
【符号の説明】
１０１…第１のカレントミラー回路
１０２…第２のカレントミラー回路
１０３…定電流回路
１０４…出力振幅制限回路
【図１】
0004546608.tif 000002
【図２】
0004546608.tif 000003
【図３】
0004546608.tif 000004