(57)【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極およびスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスを順次シフトすることによって、前記データ線または前記走査線を選択するための選択信号を順次生成するシフトレジスタであって、
クロック信号とこれを反転した反転クロック信号に同期して前記開始パルスを順次シフトして出力信号を出力するとともに転送方向を指示する転送方向信号に基づいて前記開始パルスの転送方向を制御可能な複数のシフト単位回路を縦続接続したシフト手段と、
前記各シフト単位回路に各々対応して設けられ、前記クロック信号および前記反転クロック信号に基づいて第１制御信号および第２制御信号を生成する複数の制御単位回路を有するクロック信号制御手段と、を備え、
前記転送方向信号は、転送方向制御信号と前記転送方向制御信号を反転した反転転送方向制御信号とを含み、
前記シフト単位回路は、前段のシフト単位回路と一方の端子が接続され、中間接続点と他方の端子が接続される第１論理回路と、前記中間接続点と一方の端子が接続され、後段のシフト単位回路と他方の端子が接続される第２論理回路とを備え、前記転送方向信号が前段から後段に向けて前記開始パルスを転送することを指示する場合、前記第１論理回路は前記第１制御信号によって制御されるサンプリング回路として機能するとともに前記第２論理回路は保持回路として機能し、前記転送方向信号が後段から前段に向けて前記開始パルスを転送することを指示する場合、前記第１論理回路は保持回路として機能するとともに前記第２論理回路は前記第２制御信号によって制御されるサンプリング回路として機能し、
前記制御単位回路は、当該制御単位回路と対応するシフト単位回路に対して、前段のシフト単位回路の前記中間接続点における信号電圧と後段のシフト単位回路の前記中間接続点における信号電圧とのうち、いずれか一方がアクティブになる選択期間に、前記クロック信号および前記反転クロック信号を前記第１制御信号または前記第２制御信号として出力し、
前記制御単位回路は、当該制御単位回路と対応するシフト単位回路に対して、前段のシフト単位回路の前記中間接続点における信号電圧と後段のシフト単位回路の前記中間接続点における信号電圧とがともに非アクティブになる選択期間に、前記転送方向制御信号および前記反転転送方向制御信号を前記第１制御信号または前記第２制御信号として出力する、
ことを特徴とするシフトレジスタ。
【請求項２】
前記シフト単位回路は、中間接続点を介して相互に接続され、制御入力端子に供給される信号がアクティブのときインバータとして動作する一方、当該信号が非アクティブのとき出力端子をハイインピーダンス状態とする第１乃至第４インバータを備え、
前記第１インバータは、入力端子が前段のシフト単位回路と接続され、出力端子が中間接続点と接続され、前記制御単位回路から前記第１制御信号が制御入力端子に供給され、
前記第２インバータは、入力端子が後段のシフト単位回路と接続され、出力端子が前記中間接続点と接続され、前記制御単位回路から前記第２制御信号が制御入力端子に供給され、
前記第３インバータは、入力端子が前記中間接続点と接続され、出力端子が前記第１インバータの入力端子と接続され、前記反転転送方向制御信号が制御入力端子に供給され、
前記第４インバータは、入力端子が前記中間接続点と接続され、出力端子が前記第２インバータの入力端子に接続され、前記転送方向制御信号が制御入力端子に供給され、
前記第１論理回路は、前記第１インバータおよび前記第３インバータを備え、
前記第２論理回路は、前記第２インバータおよび前記第４インバータを備える
ことを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
前記クロック信号制御手段を構成する複数の単位制御回路のうち、奇数段の単位制御回路は、前記選択期間に、前記クロック信号を前記第１制御信号として出力するとともに前記反転クロック信号を前記第２制御信号として出力し、偶数段の単位制御回路は、前記選択期間に、前記反転クロック信号を前記第１制御信号として出力するとともに前記クロック信号を前記第２制御信号として出力することを特徴とする請求項１または２に記載のシフトレジスタ。
【請求項４】
前記シフト手段に含まれる前記シフト単位回路の数および前記クロック信号制御手段に含まれる前記単位制御回路の数は偶数個であることを特徴とする請求項１乃至３のうちいずれか１項に記載のシフトレジスタ。
【請求項５】
前記制御単位回路は、当該制御単位回路と対応するシフト単位回路に対して、前段のシフト単位回路の前記中間接続点における信号電圧と後段のシフト単位回路の前記中間接続点における信号電圧とに基づいて、各信号電圧のうちいずれか一方がアクティブになる期間にアクティブとなる出力信号を出力する論理回路と、
前記論理回路の出力信号に基づいて、前記クロック信号または前記反転クロック信号を、前記第１インバータに供給する第１トランスファーゲートおよび前記第２インバータに供給する第２トランスファーゲートと、
前記論理回路の出力信号に基づいて、当該出力信号が非アクティブの期間に前記第１インバータの制御入力端子に前記反転転送方向制御信号を供給する第３トランスファーゲートと、
前記論理回路の出力信号に基づいて、当該出力信号が非アクティブの期間に前記第２インバータの制御入力端子に転送方向制御信号を供給する第４トランスファーゲートと
を備えることを特徴とする請求項２乃至４のうちいずれか１項に記載のシフトレジスタ。
【請求項６】
前記開始パルスはハイレベルでアクティブとなり、前記論理回路はナンド回路で構成される請求項５に記載のシフトレジスタ。
【請求項７】
前記開始パルスはローレベルでアクティブとなり、前記論理回路はノア回路で構成される請求項５に記載のシフトレジスタ。
【請求項８】
請求項１乃至７のうちいずれか１項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記選択信号に基づいて、入力画像信号をサンプリングし、サンプリング結果に基づいて各データ線を駆動するデータ線駆動回路。
【請求項９】
請求項１乃至７のうちいずれか１項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記選択信号に基づいて、前記各走査線を駆動する走査線駆動回路。
【請求項１０】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、
請求項８に記載したデータ線駆動回路と、
前記走査線を駆動するための走査線駆動回路と
を備えたことを特徴とする電気光学パネル。
【請求項１１】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、
前記データ線を駆動するためのデータ線駆動回路と、
請求項９に記載の走査線駆動回路と
を備えたことを特徴とする電気光学パネル。
【請求項１２】
請求項１０または１１に記載した電気光学パネルを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の走査線及び複数のデータ線と、それらの交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルを駆動するために用いられるシフトレジスタ、これを用いたデータ線駆動回路および走査線駆動回路に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、液晶装置の駆動回路は、画像表示領域に配線されたデータ線や走査線などに、データ線信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路や、走査線駆動回路などから構成されている。
【０００３】
データ線駆動回路の基本構成は、入力される画像信号がアナログ信号かデジタル信号かによって相違する。ただし、いずれの場合であっても、データ線駆動回路は、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトするシフトレジスタを備えている。
【０００４】
このシフトレジスタとして、特開平１０−１９９２８４号公報には図１３に示す回路が開示されている。このシフトレジスタは、基本ユニットが多段接続され、各基本ユニットはクロック信号ＨＣＫとこれを反転した反転クロック信号ＨＣＫＸによって駆動される。ここで、第ｎ段目の基本ユニットＵｎは、インバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３、ノア回路ＮＯＲ、および制御電圧がローレベルでオン状態となりハイレベルでオフ状態となるスイッチＳＷａ，ＳＷｂから構成されている。インバータＩＮＶ１，ＩＮＶ２は、制御電圧がハイレベルのときに各入力信号を反転して出力し、制御電圧がローレベルのときに出力端子をハイインピーダンス状態にする。
【０００５】
このような回路において、インバータＩＮＶ１，ＩＮＶ２は常に動作する必要はなく、信号Ｄｎがアクティブとなっている期間または信号Ｄｎ＋１がアクティブとなっている期間のみ動作すれば足りる。このため、ノア回路ＮＯＲは、信号Ｄｎと信号Ｄｎ＋１の反転論理和を算出し、算出結果に基づいてスイッチＳＷａ，ＳＷｂを制御している。この結果、クロック信号ＨＣＫおよび反転クロック信号ＨＣＫＸは、所定期間においてのみインバータＩＮＶ１，ＩＮＶ２に供給される。
【０００６】
したがって、シフトレジスタを構成する各基本ユニットにクロック信号ＨＣＫおよび反転クロック信号ＨＣＫＸを供給する期間を制限することができる。この結果、シフトレジスタの消費電力を低減させることが可能となる。
【０００７】
【発明が解決しようとする課題】
図１４は従来のシフトレジスタのタイミングチャートである。このシフトレジスタにおいて、信号Ｄｎがローレベルからハイレベルに立ち上がると、信号ＤｎはインバータＩＮＶ１とインバータＩＮＶ３とを経由して伝送され、信号Ｄｎ＋１として出力される。すなわち、信号Ｄｎ＋１の立ち上がりエッジＥ１は、インバータＩＮＶ１による遅延と、インバータＩＮＶ３を構成するトランジスタの応答特性の影響をうける。このため、同図に示すように立ち上がりエッジＥ１は、本来の立ち上がり時刻ｔ１よりも遅れ、しかも立上時間が長くなる。
【０００８】
一方、信号Ｄｎ＋１の立ち下がりエッジＥ２は、インバータＩＮＶ１による遅延と、インバータＩＮＶ２を構成するトランジスタの応答特性の影響をうける。このため、同図に示すように立ち上がりエッジＥ１は、本来の立ち上がり時刻ｔ１よりも遅れ、しかも立下時間が長くなる。信号Ｄｎ＋２についても同様に立ち上がりエッジと立下がりがエッジが遅延するとともに、それらの傾斜が緩やかになる。
【０００９】
基本ユニットＵｎ＋１のノア回路ＮＯＲの出力信号は、信号Ｄｎ＋１と信号Ｄｎ＋２に基づいて生成されるから、その信号波形は、同図に示すようにクロック信号ＨＣＫおよび反転クロック信号ＨＣＫＸのエッジから遅れてしまう。このため、インバータＩＮＶ１およびＩＮＶ２に供給されるクロック信号ＣＫＡおよび反転クロック信号ＣＫＢは、ノア回路ＮＯＲによってゲートされ、図示するように一部が欠落してまう。
【００１０】
すなわち、従来のシフトレジスタでは、データ転送方向が、単方向あるいは単一方向にしか対応しておらず、また、動作マージンが低下し、誤動作し易いといった問題があった。
【００１１】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、シフトレジスタの動作マージンを増やし、これを安定して動作させる点にある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るシフトレジスタは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極およびスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスを順次シフトすることによって、前記データ線または前記走査線を選択するための選択信号を順次生成するものであって、クロック信号とこれを反転した反転クロック信号に同期して前記開始パルスを順次シフトして出力信号を出力するとともに転送方向を指示する転送方向信号に基づいて前記開始パルスの転送方向を制御可能な複数のシフト単位回路を縦続接続したシフト手段と、前記各シフト単位回路に各々対応して設けられ、前記クロック信号および前記反転クロック信号に基づいて第１制御信号および第２制御信号を生成する複数の制御単位回路を有するクロック信号制御手段とを備え、前記転送方向信号は、転送方向制御信号と前記転送方向制御信号を反転した反転転送方向制御信号とを含み、前記シフト単位回路は、前段のシフト単位回路と一方の端子が接続され、中間接続点と他方の端子が接続される第１論理回路と、前記中間接続点と一方の端子が接続され、後段のシフト単位回路と他方の端子が接続される第２論理回路とを備え、前記転送方向信号が前段から後段に向けて前記開始パルスを転送することを指示する場合、前記第１論理回路は前記第１制御信号によって制御されるサンプリング回路として機能するとともに前記第２論理回路は保持回路として機能し、前記転送方向信号が後段から前段に向けて前記開始パルスを転送することを指示する場合、前記第１論理回路は保持回路として機能するとともに前記第２論理回路は前記第２制御信号によって制御されるサンプリング回路として機能し、前記制御単位回路は、当該制御単位回路と対応するシフト単位回路に対して、前段のシフト単位回路の前記中間接続点における信号電圧と後段のシフト単位回路の前記中間接続点における信号電圧とのうち、いずれか一方がアクティブになる選択期間に、前記クロック信号および前記反転クロック信号を前記第１制御信号または前記第２制御信号として出力し、
前記制御単位回路は、当該制御単位回路と対応するシフト単位回路に対して、前段のシフト単位回路の前記中間接続点における信号電圧と後段のシフト単位回路の前記中間接続点における信号電圧とがともに非アクティブになる選択期間に、前記転送方向制御信号および前記反転転送方向制御信号を前記第１制御信号または前記第２制御信号として出力する、ことを特徴とする。
【００１３】
この発明によれば、制御単位回路は、前段および後段のシフト単位回路における中間接続点の信号電圧に基づいて、クロック信号および反転クロック信号をシフト単位回路に供給するか否かを制御することになる。中間接続点の信号電圧の変化は、第１または第２論理回路がクロックドインバータとして機能し、その出力信号がアクティブから非アクティブに遷移するとき、あるいは非アクティブからアクティブに遷移するときに生じ、その遷移タイミングはクロック信号と反転クロック信号に直接同期している。したがって、制御単位回路は、少ない遅延時間でクロック信号および反転クロック信号をシフト単位回路に供給することが可能となる。くわえて、クロック信号および反転クロック信号の供給に際して他のインバータの応答特性の影響を受けない。この結果、動作マージンを拡大させることができ、シフトレジスタの信頼性を高めることができる。さらに、クロック制御単位回路は、前段および後段のシフト単位回路における中間接続点の信号電圧に基づいて、クロック信号および反転クロック信号をシフト単位回路に供給するか否かを制御するから、クロック信号の周波数が高くともシフト手段をクロック信号および反転クロック信号を確実に供給できる。
【００１４】
より具体的には、転送方向制御信号とこれを反転した反転転送方向制御信号とを含み、前記シフト単位回路は、中間接続点を介して相互に接続され、制御入力端子に供給される信号がアクティブのときインバータとして動作する一方、当該信号が非アクティブのとき出力端子をハイインピーダンス状態とする第１乃至第４インバータを備え、前記第１インバータは、入力端子が前段のシフト単位回路と接続され、出力端子が中間接続点と接続され、前記制御単位回路から前記第１制御信号が制御入力端子に供給され、前記第２インバータは、入力端子が後段のシフト単位回路と接続され、出力端子が前記中間接続点と接続され、前記制御単位回路から前記第２制御信号が制御入力端子に供給され、前記第３インバータは、入力端子が前記中間接続点と接続され、出力端子が前記第１インバータの入力端子と接続され、前記反転転送方向制御信号が制御入力端子に供給され、前記第４インバータは、入力端子が前記中間接続点と接続され、出力端子が前記第２インバータの入力端子に接続され、前記転送方向制御信号が制御入力端子に供給され、前記第１論理回路は、前記第１インバータおよび前記第３インバータを備え、前記第２論理回路は、前記第２インバータおよび前記第４インバータを備えることが好ましい。
【００１５】
また、前記クロック信号制御手段を構成する複数の単位制御回路のうち、奇数段の単位制御回路は、前記選択期間に、前記クロック信号を前記第１制御信号として出力するとともに前記反転クロック信号を前記第２制御信号として出力し、偶数段の単位制御回路は、前記選択期間に、前記反転クロック信号を前記第１制御信号として出力するとともに前記クロック信号を前記第２制御信号として出力することが好ましい。これにより、開始パルスが順次転送されることになる。
【００１６】
また、前記シフト手段に含まれる前記シフト単位回路の数および前記クロック信号制御手段に含まれる前記単位制御回路の数は偶数個であることが好ましい。これにより、シフト手段おびクロック信号制御手段を、初段側から見ても終段側から見ても対称に構成することができ、双方向に開始パルスを転送することが可能となる。
【００１７】
また、前記制御単位回路は、当該制御単位回路と対応するシフト単位回路に対して、前段のシフト単位回路の前記中間接続点における信号電圧と後段のシフト単位回路の前記中間接続点における信号電圧とに基づいて、各信号電圧のうちいずれか一方がアクティブになる期間にアクティブとなる出力信号を出力する論理回路と、前記論理回路の出力信号に基づいて、前記クロック信号または前記反転クロック信号を、前記第１インバータに供給する第１トランスファーゲートおよび前記第２インバータに供給する第２トランスファーゲートと、前記論理回路の出力信号に基づいて、当該出力信号が非アクティブの期間に前記第１インバータの制御入力端子に前記反転転送方向制御信号を供給する第３トランスファーゲートと、前記論理回路の出力信号に基づいて、当該出力信号が非アクティブの期間に前記第２インバータの制御入力端子に転送方向制御信号を供給する第４トランスファーゲートとを備えることが好ましい。
【００１８】
さらに、前記開始パルスがハイレベルでアクティブとなるならば、前記論理回路はナンド回路で構成することが好ましく、一方、前記開始パルスがローレベルでアクティブとなるならば、前記論理回路はノア回路で構成することが好ましい。
【００１９】
次に、本発明に係るデータ線駆動回路は、上述したシフトレジスタを備え、当該シフトレジスタから出力される前記選択信号に基づいて、入力画像信号をサンプリングし、サンプリング結果に基づいて各データ線を駆動するものである。これにより、データ線の選択動作にマージンを持たせることができ、高い信頼性の下にデータ線を駆動することが可能となる。
【００２０】
次に、本発明に係る走査線駆動回路は、上述したシフトレジスタを備え、当該シフトレジスタから出力される前記選択信号に基づいて、前記各走査線を駆動するものである。これにより、データ線の選択動作にマージンを持たせることができ、高い信頼性の下にデータ線を駆動することが可能となる。
【００２１】
次に、本発明に係る電気光学パネルにあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、上述したデータ線駆動回路と前記走査線を駆動するための走査線駆動回路とを備えることを特徴とする。また、本発明に係る電気光学パネルにあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、前記データ線を駆動するためのデータ線駆動回路と、上述した走査線駆動回路とを備えたことを特徴とする。これらの電気光学パネルによれば、高い信頼性の下に画像を表示させることができる。また、これらの構成によれば、電気光学パネル上に駆動回路が作り込まれるものとなる。この場合、画素領域に構成されるスイッチング素子は薄膜トランジスタであり、駆動回路も薄膜トランジスタで構成することが望ましい。
【００２２】
次に、本発明の電子機器は、上述した電気光学パネルを備えることを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２４】
＜１：液晶装置の全体構成＞
【００２５】
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【００２６】
図１は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡ、タイミング発生回路３００および画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、サンプリング回路２４０および画像信号供給線Ｌ１〜Ｌ３を備える。
【００２７】
この液晶装置に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢを生成して、走査線駆動回路１００およびデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００２８】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間を特定し、反転Ｙクロック信号ＹＣＫＢはＹクロック信号ＹＣＫの論理レベルを反転したものである。Ｘクロック信号ＸＣＫは、データ線３を選択する期間を特定し、反転Ｘクロック信号ＸＣＫＢはＸクロック信号ＸＣＫの論理レベルを反転したものである。また、Ｙ転送開始パルスＤＹは走査線２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線３の選択開始を指示するパルスである。さらに、転送方向制御信号ＤＩＲは、走査線２およびデータ線３の選択順序を指示する信号である。その論理レベルがハイレベルのとき、転送方向制御信号ＤＩＲは、各走査線２を上から下に順次選択するとともに各データ線３を左から右に選択することを指示する。一方、その論理レベルがローレベルのとき、転送方向制御信号ＤＩＲは、各走査線２を下から上に順次選択するとともに各データ線３を右から左に選択することを指示する。
【００２９】
この例では、走査線駆動回路１００およびデータ線駆動回路２００に対して、共通の転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢを供給しているが、タイミング発生回路３００において、走査線の選択用の信号とデータ線の選択用の信号とを個別に生成して、これらを走査線駆動回路１００およびデータ線駆動回路２００に供給してもよいことは勿論である。
【００３０】
画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号４０Ｒ、４０Ｇ、４０Ｂを生成して液晶パネルＡＡに供給する。
【００３１】
＜１−２：画像表示領域＞
【００３２】
次に、画像表示領域Ａには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００３３】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００３４】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００３５】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００３６】
＜１−３：データ線駆動回路およびサンプリング回路＞
【００３７】
次に、データ線駆動回路２００は、Ｘクロック信号ＸＣＫに同期して順次アクティブとなるサンプリング信号ＳＲ１〜ＳＲｎを生成する。また、データ線駆動回路２００は、転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢによってサンプリング信号ＳＲ１〜ＳＲｎをアクティブにする順番を制御することが可能である。具体的には、転送方向制御信号ＤＩＲがハイレベル且つ反転転送方向制御信号ＤＩＲＢがローレベルである場合、サンプリング信号はＳＲ１→ＳＲ２→…ＳＲｎの順にアクティブとなり、転送方向制御信号ＤＩＲがローレベル且つ反転転送方向制御信号ＤＩＲＢがハイレベルである場合、サンプリング信号はＳＲｎ→ＳＲｎ−１→…ＳＲ１の順にアクティブとなる。
【００３８】
サンプリング回路２４０は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オン状態となる。すると、画像信号供給線Ｌ１〜Ｌ３を介して供給される画像信号４０Ｒ、４０Ｇ、４０Ｂがサンプリングされ、各データ線３に順次供給される。したがって、ＳＲ１→ＳＲ２→…ＳＲｎの順にサンプリング信号がアクティブとなれば、データ線３は左から右に順次選択される一方、ＳＲｎ→ＳＲｎ−１→…ＳＲ１の順にサンプリング信号がアクティブとなれば、データ線３は右から左に順次選択されることになる。なお、サンプリング回路２４０をデータ線駆動回路２００に含めてもよいことは勿論である。
【００３９】
次に、図２はデータ線駆動回路２００の詳細な構成を示す回路図である。図に示すようにデータ線駆動回路２００は、シフトレジスタ部２１０とクロック信号制御部２２０とを含んでいる。
【００４０】
まず、シフトレジスタ部２１０は、縦続接続されたシフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２と、論理演算単位回路Ｕｂ１〜Ｕｂｎと、インバータＺ１およびＺ２を含む。
【００４１】
各論理演算単位回路Ｕｂ１〜Ｕｂｎは、シフトレジスタ単位回路Ｕａ２〜Ｕａｎ＋１に対応して各々設けられており、サンプリング信号ＳＲ１〜ＳＲｎを出力する。各論理演算単位回路Ｕｂ１〜Ｕｂｎは、ナンド回路５１１とインバータ５１２とを備える。そして、ｊ（ｊは１からｎまでの自然数）番目の論理演算単位回路Ｕｂｊにおいてナンド回路５１１にはシフトレジスタ単位回路Ｕａｊ＋１の入力信号と出力信号とが供給される。
【００４２】
各シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２は、クロックドインバータ５０１〜５０４を備える。また、シフトレジスタ部２１０は、シフトレジスタ単位回路Ｕａ１の前段にインバータＺ１とシフトレジスタ単位回路Ｕａｎ＋２の後段にインバータＺ２とを備える。
【００４３】
クロックドインバータ５０１〜５０４は、制御端子電圧がハイレベルのときに各入力信号を反転して出力し、制御端子電圧がローレベルのときに出力端子をハイインピーダンス状態にする。クロックドインバータ５０１および５０２の各制御端子には、所定期間だけアクティブとなるクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢとが供給されるようになっている。また、クロックドインバータ５０３の制御端子には反転転送方向制御信号ＤＩＲＢが供給される一方、クロックドインバータ５０４の制御端子には転送方向制御信号ＤＩＲが供給される。
【００４４】
転送方向制御信号ＤＩＲがハイレベルで反転転送方向制御信号ＤＩＲＢがローレベルの場合を想定すると、クロックドインバータ５０３はハイインピーダンス状態となる一方、クロックドインバータ５０４はインバータとして機能する。したがって、転送方向制御信号ＤＩＲがハイレベルの場合には、シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２は、図３（Ａ）に示す回路と等価である。
【００４５】
逆に、転送方向制御信号ＤＩＲがローレベルで反転転送方向制御信号ＤＩＲＢがハイレベルの場合を想定すると、クロックドインバータ５０４はハイインピーダンス状態となる一方、クロックドインバータ５０３はインバータとして機能する。したがって、転送方向制御信号ＤＩＲがローレベルの場合には、シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２は、図３（Ｂ）に示す回路と等価である。
【００４６】
ここで、転送方向制御信号ＤＩＲの論理レベルがハイレベルの場合を想定する（図３（Ａ）を参照）。各シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２のクロックドインバータ５０１には第１制御信号Ｑ１、Ｑ２、…、Ｑｎ＋２が供給される一方、クロックドインバータ５０２には第１制御信号Ｑ１’、Ｑ２’、…、Ｑｎ＋２’が供給される。第２制御信号の論理レベルは、第１制御信号の論理レベルを反転したものとなっている。
【００４７】
シフトレジスタ単位回路Ｕａ１において、第１制御信号Ｑ１がハイレベルのときクロックドインバータ５０１はＸ転送開始パルスＤＸを反転して出力する。このとき、第２制御信号Ｑ１’はローレベルとなるので、クロックドインバータ５０２の出力端子はハイインピーダンス状態となる。この場合には、Ｘ転送開始パルスＤＸがクロックドインバータ５０１とインバータ５０３とを介して出力される。一方、第２制御信号Ｑ１’がハイレベルのときクロックドインバータ５０２はＸ転送開始パルスＤＸを反転して出力する。このとき、第１制御信号Ｑ１はローレベルとなっているので、クロックドインバータ５０１の出力端子はハイインピーダンス状態となっている。この場合には、クロックドインバータ５０２とインバータ５０４とによってラッチ回路が構成されることになる。
【００４８】
すなわち、シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２は、クロックドインバータ５０１および５０３から構成される第１論理回路と、クロックドインバータ５０２および５０４から構成される第２論理回路とを備えていると考えることができる。そして、転送方向制御信号ＤＩＲがハイレベルの場合（転送方向が左から右）、第１制御信号によって制御されるクロクッドインバータ５０１として機能するとともに第２論理回路はラッチ回路として機能する。また、転送方向制御信号ＤＩＲがハイレベルの場合（転送方向が右から左）、第１論理回路はラッチ回路として機能するとともに第２論理回路は第２制御信号によって制御されるクロクッドインバータとして機能する。
【００４９】
また、シフトレジスタ部２１０はｎ＋２個のシフトレジスタ単位回路によって構成されるが、総数ｎ＋２は偶数である。これは、図３（Ａ）に示すようにＸ転送開始パルスＤＸを第１番目のシフトレジスタ単位回路Ｕａ１に供給して、右から左に転送する場合と、図３（Ｂ）に示すようにＸ転送開始パルスＤＸを第１番目のシフトレジスタ単位回路Ｕａ１に供給して、右から左に転送する場合に対応するためである。なお、この例においてデータ線３は偶数本からなるが、仮に奇数本である場合には、シフトレジスタ単位回路Ｕａ１の前段、またはシフトレジスタ単位回路Ｕａｎ＋２の後段にシフトレジスタ単位回路を１個追加し、追加したシフトレジスタ単位回路に合わせて制御単位回路を追加すればよい。
【００５０】
説明を図２に戻す。クロック信号制御部２２０は、各シフトレジスタ単位回路Ｕａ１，Ｕａ２，…，Ｕａｎ＋２に各々対応して設けられた制御単位回路Ｕｃ１〜Ｕｃｎ＋２を縦続接続して構成され。制御単位回路Ｕｃ１〜Ｕｃｎ＋２はナンド回路５２１、インバータ５２２、およびトランスファーゲート５２３〜５２６を備える。
【００５１】
ここで、第２番目の制御単位回路Ｕｃ２に着目すると、ナンド回路５２１の一方の入力端子には、信号Ｐ１が供給され、他方の入力端子には信号Ｐ３が供給される。信号Ｐ１およびＰ３は、クロックドインバータ５０１および５０２の接続点Ａ１およびＡ３の信号電圧として与えられる。
【００５２】
このように信号Ｐ１と信号Ｐ３とに基づいて、トランスファーゲート５２３〜５２６を制御するクロック制御信号Ｎ２を生成するようにしたのは、インバータ５０３または５０４による波形特性の劣化を防止するためである。
【００５３】
説明を簡略化するため、転送方向制御信号ＤＩＲがハイレベルであるものとする。図１３に示す従来のシフトレジスタにあっては、隣接する各基本ユニット間の出力信号、すなわちインバータＩＮＶ３（本実施形態のインバータ５０４に相当）の出力信号に基づいて、クロック制御信号を生成していた。このため、クロック制御信号の立ち上がりエッジと立ち下がりエッジは、インバータＩＮＶ３の応答特性の影響を受けて、その傾斜が緩やかになってしまっていた。
【００５４】
これに対して、接続点Ａ１，Ａ２，…の電圧は、クロックドインバータ５０１または５０２の出力電圧によって定まる。後述する図４に示すように信号Ｐ３は信号Ｐ２を転送したものであるから、クロック制御信号Ｎ２は、信号Ｐ１の立ち下がりエッジと信号Ｐ３の立ち上がりエッジとに同期して論理レベルが遷移する。信号Ｐ１と信号Ｐ３の論理レベルは、Ｘクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢに基づいて定まるので、Ｘクロック信号ＸＣＫや反転Ｘクロック信号ＸＣＫＢに対するクロック制御信号Ｎ２の遅延時間を短縮することができるとともに、インバータ５０４による波形劣化を防止することが可能となる。
【００５５】
さらに、信号Ｐ１は前段のシフトレジスタ単位回路Ｕａ１から出力され、信号Ｐ２は後段のシフトレジスタ単位回路Ｕａ３から出力される。したがって、クロック制御信号Ｎ２のパルス幅を広くすることができ、余裕のある動作マージンを確保することができる。
【００５６】
次に、制御単位回路Ｕｃ２においてトランスファーゲート５２４および５２５は、反転Ｘクロック信号ＸＣＫＢをクロックドインバータ５０１に供給するためのものである。これらによって、ナンド回路５２１の出力信号がハイレベルの状態において、クロックドインバータ５０１の制御入力端子に反転Ｘクロック信号ＸＣＫが供給される一方、当該出力信号がローレベルの状態において、トランスファーゲート５２５はハイインピーダンス状態となり、反転Ｘクロック信号ＸＣＫＢの供給が停止される。
【００５７】
また、トランスファーゲート５２３および５２６は、Ｘクロック信号ＸＣＫをクロックドインバータ５０２に供給するためのものである。これらによって、ナンド回路５２１の出力信号がハイレベルの状態において、クロックドインバータ５０２の制御入力端子にＸクロック信号ＸＣＫが供給される一方、当該出力信号がローレベルの状態において、トランスファーゲート５２６はハイインピーダンス状態となるので、Ｘクロック信号ＸＣＫの供給が停止される。
【００５８】
すなわち、ある制御単位回路Ｕｃｊは、対応するシフトレジスタ単位回路Ｕａｊの前段のシフトレジスタ単位回路Ｕａｊ−１における接続点Ａｊ−１の信号電圧と、の後段のシフトレジスタ単位回路Ｕａｊ＋１における接続点Ａｊ＋１の信号電圧とのうちいずれか一方がアクティブになる期間（この例では、ローレベル）にのみ、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢをシフトレジスタ単位回路Ｕａｊに供給する。
【００５９】
＜１−５：Ｘシフトレジスタの動作＞
【００６０】
次に、データ線駆動回路２００の動作について図４を参照しつつ説明する。図４は、データ線駆動回路２００の動作を示すタイミングチャートである。
【００６１】
まず、第１番目のシフトレジスタ単位回路Ｕａ１および制御単位回路Ｕｃ１の動作について説明する。また、転送方向制御信号ＤＩＲはハイレベルであるものとする。時刻Ｔ１において、Ｘ転送開始パルスＤＸがローレベル（非アクティブ）からハイレベル（アクティブ）に立ち上がると、信号Ｐ０がローレベルに遷移し、クロック制御信号Ｎ１はハイレベルになる。トランスファーゲート５２５および５２６は、クロック制御信号Ｎ１がハイレベルのときオン状態となるのから、時刻Ｔ１からＸクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢが、第１番目のクロックドインバータ５０１および５０２に各々供給されることになる。
【００６２】
時刻Ｔ２に至ると、Ｘクロック信号ＸＣＫがハイレベルになり、クロックドインバータ５０１がアクティブとなる。このため、信号Ｐ１は、時刻Ｔ２においてハイレベルからローレベルに立ち下がる。
【００６３】
次に、時刻Ｔ３に至ると、Ｘクロック信号ＸＣＫがローレベルとなる一方、反転Ｘクロック信号ＸＣＫＢがハイレベルとなるから、クロックドインバータ５０１が非アクティブとなる一方、クロックドインバータ５０２がアクティブとなる。クロックドインバータ５０２とインバータ５０４はラッチ回路を構成しているので、信号Ｐ１はローレベルのまま維持される。
【００６４】
この後、時刻Ｔ４においてＸ転送開始パルスＤＸがハイレベルからローレベルに立ち下がると、信号Ｐ０がローレベルからハイレベルに遷移するが、このとき信号Ｐ１はローレベルのままなので、クロック制御信号Ｎ１はハイレベルを維持する。
【００６５】
そして、時刻Ｔ５に至ると、信号Ｐ２がローレベルからハイレベルに遷移する。時刻Ｔ５における信号Ｐ０はハイレベルであるから、この時点でクロック制御信号Ｎ１がハイレベルからローレベルに遷移する。すると、トランスファーゲート５２５および５２６は、オフ状態となる一方、トランスファーゲート５２３および５２５がオン状態になる。
【００６６】
この例では、転送方向制御信号ＤＩＲはハイレベルであるから、時刻Ｔ５以降、クロックドインバータ５０１はハイインピーダンス状態になる一方、クロックドインバータ５０２はインバータとして機能する。したがって、信号Ｐ０の論理レベルは、インバータ５０２および５０４からなるラッチ回路によって、ローレベルが維持されることになる。
【００６７】
トランスファーゲート５２３および５２４を用いて、転送方向制御信号ＤＩＲをクロックドインバータ５０２に供給する一方、反転転送方向制御信号ＤＩＲＢをクロックドインバータ５０１に供給したのは、以下の理由による。
【００６８】
トランスファーゲート５２３および５２４を設けなくとも、理論的にはシフトレジスタは動作する。この場合には、ナンド回路５２１の出力信号が非アクティブになると、クロックドインバータ５０１および５０２の制御端子はハイインピーダンスとなる。したがって、それらの制御端子に、ノイズが飛び込み易くなり、誤動作する可能性がある。そこで、実際の回路では、トランスファーゲート５２３および５２４を設け、クロックドインバータ５０１および５０２の各制御端子に所定の電圧を供給したのである。
【００６９】
次に、第２番目のシフトレジスタ単位回路Ｕａ２にあっては、信号Ｐ１と信号Ｐ３とに基づいてクロック制御信号Ｎ２が生成され、他のシフトレジスタ単位回路Ｕａ３〜Ｕｃｎ＋３についても同様にクロック制御信号Ｎ３、Ｎ４、…Ｎｎ＋２が生成される。
【００７０】
本実施形態にあっては、クロック制御信号Ｎ１、Ｎ２、…をクロックドインバータ５０１と５０２の接続点Ａ１、Ａ２、…の信号電圧Ｐ１、Ｐ２、…から生成したので、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢのエッジが発生してからクロック制御信号のエッジが発生するまでの遅延時間を短縮することができ、かつ、その波形の立ち上がりおよび立ち下りを急峻にすることができる。
【００７１】
さらに、クロック制御信号Ｎ１、Ｎ２、…を前段のシフトレジスタ単位回路の信号と後段のシフトレジスタ単位回路の信号に基づいて生成したので、確実にＸクロック信号ＣＫＸと反転Ｘクロック信号ＣＫＸＢとを各シフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２に供給することが可能である。
【００７２】
これらにより、データ線駆動回路２００の動作マージンが拡大するから、温度変化や経年変化があってもＸ転送開始パルスＤＸを確実に転送することができる。
【００７３】
次に、液晶装置の消費電力について検討する。液晶装置の電源を投入した時点において、接続点Ａ１、Ａ２、…の論理レベルがハイレベルになるかローレベルになるかは確率の問題である。しかし、１水平走査期間を経過すると、接続点Ａ１、Ａ２、…の論理レベルは定常状態になる。定常状態におけるＸクロック信号ＸＣＫの入力端子からクロック信号制御部２２０の内部を見た入力容量Ｃを検討する。ここで、クロックドインバータ５０１または５０２の制御端子から、トランスファーゲート５２５または５２６までの容量値をＣａで表すものとすると、Ｘクロック信号ＸＣＫの入力端子からクロック信号制御部２２０の内部を見た負荷容量Ｃは、最大４Ｃａとなる。例えば、液晶パネルＡＡが１２８０本のデータ線を有するＳＸＧＡ形式であったとすると、クロック信号制御部２２０を用いない場合には、負荷容量Ｃは１２８０Ｃａになる。したがって、クロック信号制御部２２０を用いることによって、負荷容量を１／３２０に低減することができる。よって、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢを供給する駆動回路（図示せず）の消費電力を大幅に削減することができる。
【００７４】
＜１−６：データ線駆動回路の他の構成例＞
【００７５】
上述したデータ線駆動回路２００は、Ｘ転送開始パルスＤＸがハイレベルでアクティブとなる正論理に対応するのものであった。この変形例のデータ線駆動回路２００’は、Ｘ転送開始パルスＤＸ’がローレベルでアクティブとなる負論理に対応するものである。
【００７６】
図５は、データ線駆動回路２００’の詳細な構成を示す回路図であり、図６は、そのタイミングチャートである。データ線駆動回路２００’は、論理演算単位回路Ｕｂ１〜Ｕｂｎにおいてナンド回路５１１をノア回路５１３に置き換えた点および制御単位回路Ｕｃ１〜Ｕｃｎ＋２においてナンド回路５１１をノア回路５１３に置き換えた点を除いて、上述したデータ線駆動回路２００と同一である。
【００７７】
図６に示すようにＸ転送開始パルスＤＸ’はローレベルでアクティブとなるため、信号Ｐ０および接続点Ａ１，Ａ２，…の信号電圧Ｐ１，Ｐ２，…はハイレベルでアクティブとなる。くわえて、クロック制御信号Ｎ１，Ｎ２，…はローレベルでアクティブとなる。
【００７８】
したがって、この例においても、正論理の場合と同様に、ある制御単位回路Ｕｃｊは、前段の接続点Ａｊ−１の信号電圧Ｐｊ−１と後段の接続点Ａｊ＋１の信号電圧Ｐｊ＋１とのうちいずれか一方がアクティブになる期間（この例では、ハイレベル）にのみ、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢをシフトレジスタ単位回路Ｕａｊに供給している。
【００７９】
＜１−７：走査線駆動回路＞
【００８０】
次に、走査線駆動回路１００について説明する。図６は、走査線駆動回路１００の構成を示すブロック図である。この図に示すように走査線駆動回路１００は、クロック制御回路１０１、Ｙシフトレジスタ１０２、レベルシフタ１０３およびバッファ１０４を備えている。
【００８１】
クロック制御回路１０１は、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢの代わりにＹクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢが供給される点およびｍ本の走査線に対応するｍ個の制御単位回路を備える点を除いて、上述したデータ線駆動回路２００のクロック信号制御部２２０と同様である。また、Ｙシフトレジスタ１０２は、Ｘ転送開始パルスＤＸの替わりにＹ転送開始パルスＤＹが供給される点およびｍ＋２個のシフトレジスタ単位回路および論理演算単位回路を備える点を除いて、上述したデータ線駆動回路２００のシフトレジスタ部２１０と同様である。
【００８２】
したがって、走査線駆動回路１００は、上述したデータ線駆動回路２００と同様に動作マージンが大きいので、温度変化や経年変化があってもＹ転送開始パルスＤＹを確実に転送することができる。
【００８３】
レベルシフタ１０３は、Ｙシフトレジスタ１０２の各出力信号のレベルをシフトして走査線２を駆動するのに適したレベルに変換している。また、バッファ１０４は、レベルシフタ１０３の各出力信号をローインピーダンスに変換し、走査線駆動信号Ｙ１、Ｙ２、…Ｙｍとして各走査線２に出力する。
【００８４】
なお、この走査線駆動回路１００において、クロック制御回路１０１およびＹシフトレジスタ１０２として図５に示す負論理で構成されたものを適用してもよいことは勿論である。
【００８５】
＜１−８：液晶パネルの構成例＞
【００８６】
次に、上述した電気的構成に係る液晶パネルの全体構成について図８および図９を参照して説明する。ここで、図８は、液晶パネルＡＡの構成を示す斜視図であり、図９は、図８におけるＺ−Ｚ’線断面図である。
【００８７】
これらの図に示されるように、液晶パネルＡＡは、画素電極６等が形成されたガラスや半導体等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを、スペーサ１５３が混入されたシール材１５４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１５５を封入した構造となっている。なお、シール材１５４は、対向基板１５２の基板周辺に沿って形成されるが、液晶１５５を封入するために一部が開口している。このため、液晶１５５の封入後に、その開口部分が封止材１５６によって封止されている。
【００８８】
ここで、素子基板１５１の対向面であって、シール材１５４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、タイミング発生回路３００からの各種信号や画像信号４０Ｒ、４０Ｇ、４０Ｂを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。
【００８９】
一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。
【００９０】
くわえて、素子基板１５１および対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００９１】
なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００９２】
＜３．応用例＞
【００９３】
＜３−１：素子基板の構成など＞
【００９４】
上述した各実施形態においては、液晶パネルの素子基板１５１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ５０）やデータ線駆動回路２００、および走査線駆動回路１００の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【００９５】
例えば、素子基板１５１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板１５１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極６をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１５１を透明基板として、画素電極６を反射型にしても良い。
【００９６】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素のスイッチング素子として２端子素子を用いる場合には、走査線２を一方の基板に形成し、データ線３を他方の基板に形成するとともに、２端子素子を、走査線２またはデータ線３のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線２とデータ線３との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【００９７】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【００９８】
＜３−２：電子機器＞
【００９９】
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
【０１００】
＜３−２−１：プロジェクタ＞
【０１０１】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、プロジェクタの構成例を示す平面図である。
【０１０２】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１０３】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０４】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０５】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０６】
＜３−２−２：モバイル型コンピュータ＞
【０１０７】
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１１は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１０８】
＜３−２−３：携帯電話＞
【０１０９】
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１０】
なお、図１０〜図１２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１１】
【発明の効果】
以上説明したように本発明よれば、シフトレジスタの転送方向を双方向に切り替えることができ、また、動作マージンを拡大して安定して動作させることができる。くわえて、クロック信号を駆動する回路の消費電力を低減させることができる。
【図面の簡単な説明】
【図１】  本発明に係る液晶装置ＡＡの全体構成を示すブロック図である。
【図２】  同装置のデータ線駆動回路２００の詳細な構成を示す回路図である。
【図３】  （Ａ）は転送方向制御信号ＤＩＲがハイレベルの場合におけるシフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２の等価回路図であり、（Ｂ）は転送方向制御信号ＤＩＲがローレベルの場合におけるシフトレジスタ単位回路Ｕａ１〜Ｕａｎ＋２の等価回路図である。
【図４】  データ線駆動回路２００のタイミングチャートである。
【図５】  負論理に対応するデータ線駆動回路２００’の回路図である。
【図６】  データ線駆動回路２００’のタイミングチャートである。
【図７】  走査線駆動回路１００の構成を示すブロック図である。
【図８】  同液晶パネルの構造を説明するための斜視図である。
【図９】  同液晶パネルの構造を説明するための一部断面図である。
【図１０】  同液晶装置を適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図１１】  同液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】  同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１３】  従来のシフトレジスタの構成を示す回路図である。
【図１４】  図２０に示すシフトレジスタの動作を示すタイミングチャートである。
【符号の説明】
２……走査線
３……データ線
６……画素電極
５０……ＴＦＴ（スイッチング素子）
ＳＲ１〜ＳＲｎ……サンプリングパルス
１００……走査線駆動回路
２００……データ線駆動回路
２１０……シフトレジスタ部（シフト手段）
２２０……クロック制御部（クロック信号供給手段）
３００……タイミング発生回路
Ｕａ１〜Ｕａｎ＋２……シフトレジスタ単位回路（シフト単位回路）
Ｕｃ１〜Ｕｃｎ＋２……制御単位回路
【図１】
0004474821.tif 000002
【図２】
0004474821.tif 000003
【図３】
0004474821.tif 000004
【図４】
0004474821.tif 000005
【図５】
0004474821.tif 000006
【図６】
0004474821.tif 000007
【図７】
0004474821.tif 000008
【図８】
0004474821.tif 000009
【図９】
0004474821.tif 000010
【図１０】
0004474821.tif 000011
【図１１】
0004474821.tif 000012
【図１２】
0004474821.tif 000013
【図１３】
0004474821.tif 000014
【図１４】
0004474821.tif 000015