(57)【特許請求の範囲】
【請求項１】
データ入出力ピン及び制御信号入力ピンを具備した半導体装置をテストするためのテスタにおいて、
排他的論理和ゲートを含み、前記データ入出力ピンから出力される３個のデータの排他的論理和を演算し、“ハイ”レベルを示す第１状態または“ロー”レベルを示す第２状態の信号を発生する信号発生手段と、
前記信号発生手段の出力信号が前記第１状態から前記第２状態、または前記第２状態から前記第１状態に変化した時刻から、変化した後に前記信号発生手段の出力信号が一度元の状態に戻り、さらに前記信号発生手段の出力信号に再度同じ状態の変化が起きる時刻までの時間間隔を測定する測定手段と、
を備えることを特徴とするテスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のテスタに係り、特に、半導体装置のテストのときに半導体装置のデータ入出力ピンから出力されるデータ間のスキュー(skew)を測定することができるテスタに関する。
【０００２】
【従来の技術】
図５は、従来の半導体装置のテスタのブロック図であって、半導体装置100とテスタ200が示されている。半導体装置100は、制御信号入力ピンとデータ入出力ピンを有し、テスタ200は、制御信号入力ドライバ10、データ入力ドライバ12-1,12-2,...,12-n、比較回路14-1,14-2,...,14-n,16-1,16-2,...,16-n、インバーター18-1,18-2,...,18-n、ANDゲート20-1,20-2,..,20-n,22-1,22-2,...,22-n,26-1,26-2,...,26-n、ORゲート24-1,24-2,...,24-n、Dフリップフロップ28-1,28-2,...,28-n、テストパターン発生器30、及びタイミング発生回路32を有する。
【０００３】
図５の構成は、半導体装置のデータ入力ピンと出力ピンとが共通している場合の例であり、半導体装置のデータ入力ピンと出力ピンとが共通していない場合は、データ入力ドライバをデータ入力ピンに連結し、比較回路をデータ出力ピンに連結するように構成すればよい。
【０００４】
以下、上述のような構成を有するテスタによる半導体装置のテスト動作を説明する。
【０００５】
まず、テスタ200は、制御信号入力ドライバ10を通じて半導体装置100の制御信号入力ピンとテストパターン発生器30に制御信号を入力する。これにより、テストパターン発生器30から出力されるテストパターンを半導体装置100のそれぞれのデータ入出力ピンに連結されたデータ入力ドライバ12-1,12-2,...,12-nを通じて半導体装置100に入力することが可能になる。
【０００６】
次いで、テスタ200は、制御信号入力ドライバ10を通じて半導体装置100の制御信号入力ピンに制御信号を入力すると共にテストパターン発生器30を起動することにより半導体装置100のデータ入出力ピンにテストパターンを入力する。これにより、半導体装置100は、入力されたテストパターンに応じたデータを出力し、一方、テストパターン発生器30は、期待値を出力する。
【０００７】
比較回路14-1,14-2,...,14-nのそれぞれは、対応する入出力ピンを通じて出力される電圧が電圧VOHよりも高い場合は"ハイ"レベルの信号を発生し、比較回路16-1,16-2,..,16-nのそれぞれは対応する入出力ピンを通じて出力される電圧が電圧VOLよりも低い場合は"ハイ"レベルの信号を発生する。
【０００８】
ANDゲート20-1,20-2,...,20-nのそれぞれは、対応する比較回路14-1,14-2,...,14-nの出力信号とテストパターン発生器30から出力される"ハイ"レベルの値との論理積を演算して両入力が"ハイ"レベルである場合に"ハイ"レベルの信号を発生する。
【０００９】
ANDゲート22-1,22-2,...,22-nのそれぞれは、対応する比較回路16-1,16-2,..,16-nの出力信号とテストパターン発生器30から出力される"ロー"レベルの信号をインバーター18-1,18-2,...,18-nにより反転した"ハイ"レベルの信号との論理積を演算して両入力が"ハイ"レベルである場合に"ハイ"レベルの信号を発生する。
【００１０】
即ち、比較回路14-1,14-2,...,14-nのそれぞれと対応するANDゲート20-1,20-2,...,20-nは、入出力ピンを通じて出力される"ハイ"レベルの値を検出し、比較回路16-1,16-2,...,16-nのそれぞれと対応するANDゲート22-1,22-2,...,22-nは、入出力ピンを通じて出力される"ロー"レベルの値を検出する。
【００１１】
ORゲート24-1,24-2,...,24-nのそれぞれは、ANDゲート20-1,20-2,...,20-nを通じて"ハイ"レベルの値が検出されるか、或いは、ANDゲート22-1,22-2,...,22-nを通じて"ロー"レベルの値が検出されると、"ハイ"レベルの信号を発生する。ORゲート24-1,24-2,...,24-nの出力信号が"ロー"レベルである場合は、半導体装置100が不良であるものと判断され、"ハイ"レベルである場合は、半導体装置100が正常であるものと判断される。
【００１２】
ANDゲート26-1,26-2,...,26-nのそれぞれは、テストパターン発生器30から出力される"ハイ"レベルの信号COM ENとORゲート24-1,24-2,...,24-nから出力される"ハイ"レベル又は"ロー"レベルの出力信号との論理積を演算して"ハイ"レベル又は"ロー"レベルの信号をそれぞれ発生する。
【００１３】
Dフリップフロップ28-1,28-2,...,28-nは、タイミング発生回路32から発生されるストローブ(strobe)信号の立上がりエッジに応じて、ANDゲート26-1,26-2,...,26-nの出力信号をラッチして、それぞれ出力信号OUT1,OUT2,...,OUTnとして出力する。即ち、ストローブ信号の立上がりエッジの時刻において半導体装置100の出力が期待値と一致している場合は、ストローブ信号の立上がりエッジの前にデータの遷移があったと判断され、ストローブ信号の立上がりエッジの時刻において半導体装置100の出力が期待値と一致していない場合は、データの遷移がなかったと判断される。
【００１４】
【発明が解決しようとする課題】
ところが、従来のテスタは、半導体装置をテストするときに特定ピンの出力データの遷移を検出するか、又は特定ピンのデータ出力速度を検出することは可能であったが、半導体装置のデータ入出力ピンから出力されるデータ間のスキューを測定することはできなかった。
【００１５】
しかし、半導体装置の高速化の他、半導体装置を採用したシステムの高速化に従って、半導体装置のデータ入出力ピンから出力されるデータ間のスキューを減らすことが重要になっている。半導体装置の出力データ間のスキューが大きい場合は、半導体装置を採用するシステムが誤動作する場合もある。
【００１６】
つまり、従来のテスタは、ストローブ信号の発生時点で出力データの遷移が発生したか否かを判断するだけであり、異なる出力データ間の遷移時刻の差（スキュー）は測定することができないという問題点があった。
【００１７】
本発明の目的は、例えば、半導体装置の入出力ピンから出力されるデータ間のデータスキューを測定し得るテスタを提供することにある。
【００１８】
【課題を解決するための手段】
このような目的を達成するため本発明に係るテスタは、データ入出力ピン及び制御信号入力ピンを具備した半導体装置をテストするためのテスタにおいて、前記データ入出力ピンから出力される所定数のデータの排他的論理和を演算する第１信号発生手段と、前記データ入出力ピンから出力される所定数のデータの非排他的論理和を演算する第２信号発生手段と、前記第１信号発生手段の出力信号に応じてセットされ、前記第２信号発生手段の出力信号に応じてリセットされる信号を発生する第３信号発生手段とを備えたことを特徴とする。
【００１９】
本発明の他の側面に係るテスタは、半導体装置の２以上の出力ピンから出力されるデータの排他的論理和を演算する第１信号発生手段と、該出力ピンから出力されるデータの非排他的論理和を演算する第２信号発生手段と、前記第１信号発生手段の出力信号に応じて出力信号の論理状態を反転し、前記第２信号発生手段の出力信号に応じて該出力信号の論理状態を反転する第３信号発生手段とを備えることを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の好適な実施の形態に係るテスタを説明する。
【００２１】
図１は、本発明の第１の実施の形態に係るテスタの構成を示すブロック図である。この実施の形態に係るテスタ300は、図５に示すテスタ200の構成にXORゲート42-1,42-2,...,42-(n/2)、XNORゲート44-1,44-2,...,44-(n/2)、及びSRフリップフロップ40-1,40-2,...,40-(n/2)を追加した構成を有する。
【００２２】
即ち、図１に示すテスタは、半導体装置100の２つの入出力ピンから出力される出力データをそれぞれ入力するXORゲート42-1,42-2,...,42-(n/2)と、XNORゲート44-1,44-2,...,44-(n/2)と、XORゲート42-1,42-2,...,42-(n/2)の出力信号が印加されるS（セット）入力端子とXNORゲート44-1,44-2,...,44-(n/2)の出力信号が印加されるR（リセット）入力端子とを有するSRフリップフロップ40-1,40-2,...,40-(n/2)とを、図５に示すテスタ200に追加しした構成を有する。
【００２３】
図１に示すテスタによって半導体装置をテストする動作は、図５に示す従来のテスタのテスト動作と同様であるので、これに関する説明は省略する。
【００２４】
ここでは、半導体装置のデータ入出力ピン間のデータスキューを測定する方法に関して説明する。
【００２５】
まず、テスタ300は、制御信号入力ドライバを通じて半導体装置100に制御信号を入力する。これにより、XORゲート42-1,42-2,...,42-nは、それぞれ２つのデータ入出力ピンから出力されるデータを入力して、両者が一致してい場合は"ロー"レベルの信号を発生し、両者が一致していない場合は"ハイ"レベルの信号を発生する。XNORゲート44-1,44-2,...,44-nは、それぞれ２つのデータ入出力ピンから出力されるデータを入力して、両者が一致していない場合は"ロー"レベルの信号を発生し、両者が一致している場合は"ハイ"レベルの信号を発生する。
【００２６】
SRフリップフロップ40-1,40-2,...,40-nは、S（セット）入力端子に印加される信号が"ハイ"レベルで、R（リセット）入力端子に印加される信号が"ロー"レベルである場合に、"ハイ"レベルの信号を発生し、S（セット）入力端子に印加される信号が"ロー"レベルで、R（リセット）入力端子に印加される信号が"ハイ"レベルである場合に、"ロー"レベルの信号を発生する。そして、S入力端子とR入力端子に印加される信号が共に"ロー"レベルであると以前の状態をそのまま維持し、両者が共に"ハイ"レベルであると不定状態となる。
【００２７】
図２Ａ〜図２Ｄは、図１に示すテスタの動作を説明するための動作タイミング図である。
【００２８】
図２Ａは、半導体装置100の２個のデータ入出力ピンから出力されるデータA,Bが共に"ハイ"レベルから"ロー"レベルに遷移する場合の動作を説明する動作タイミング図である。データAが時刻t1に"ハイ"レベルから"ロー"レベルに遷移し、データBがその所定時間後の時刻t2に"ハイ"レベルから"ロー"レベルに遷移すると、時刻t1までは２個のデータが共に"ハイ"レベルであるので、XORゲートの出力信号Cは"ロー"レベルであり、XNORゲートの出力信号Dは"ハイ"レベルである。従って、SRフリップフロップの出力信号Eは"ロー"レベルである。
【００２９】
そして、時刻t1からt2までの期間は、２個のデータがそれぞれ"ロー"レベル、"ハイ"レベルであるので、XONRゲートの２個の出力信号Cは"ハイ"レベルに遷移し、XNORゲートの出力信号Dは"ロー"レベルに遷移する。従って、SRフリップフロップの出力信号Eは"ハイ"レベルとなる。
【００３０】
そして、時刻t2の以後は、２個のデータが共に"ロー"レベルに遷移するのでXORゲートの出力信号Cは"ロー"レベルに遷移し、XNORゲートの出力信号Dは"ハイ"レベルに遷移する。従って、SRフリップフロップの出力信号Eは"ロー"レベルに遷移する。
【００３１】
図２Ｂは、半導体装置100の２個のデータ入出力ピンから出力されるデータが共に"ロー"レベルから"ハイ"レベルに遷移する場合の動作を説明するための動作タイミング図である。データAが時刻t1に"ロー"レベルから"ハイ"レベルに遷移し、データBがその所定時間後の時刻t2に"ロー"レベルから"ハイ"レベルに遷移すると、時刻t1までは２個のデータが共に"ロー"レベルであるので、XORゲートの出力信号Cは"ロー"レベルであり、XNORゲートの出力信号Dは"ハイ"レベルである。従って、SRフリップフロップの出力信号Eは"ロー"レベルである。
【００３２】
そして、時刻t1からt2までの期間は、データAが"ハイ"レベルで、データBが"ロー"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルに遷移し、XNORゲートの出力信号Dは"ロー"レベルに遷移する。従って、SRフリップフロップの出力信号Ｅは"ハイ"レベルとなる。
【００３３】
そして、時刻t2の以後にデータが共に"ハイ"レベルに遷移するので、XORゲートの出力信号Cは"ロー"レベルに遷移し、XNORゲートの出力信号Ｄは"ハイ"レベルに遷移する。従って、SRフリップフロップの出力信号Eは"ロー"レベルになる。
【００３４】
即ち、図２Ａ及び図２Ｂに示したように、２個の出力データが共に同一の状態に遷移する場合は、SRフリップフロップの出力信号Ｅがイネーブルされる時刻からディスエーブルされる時刻までの時間を測定することによって２個の出力データのスキューを測定することができる。  図２Ｃは、半導体装置100の２個のデータ入出力ピンから出力されるデータの１つは"ハイ"レベルから"ロー"レベルに遷移し、他の１つは"ロー"レベルから"ハイ"レベルに遷移する場合の動作を説明するための動作タイミング図である。
【００３５】
データAが時刻t1に"ハイ"レベルから"ロー"レベルに遷移し、データBがその所定時間後の時刻t2に"ロー"レベルから"ハイ"レベルに遷移すると、時刻t1まではデータAが"ハイ"レベルで、データBが"ロー"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルであり、XNORゲートの出力信号Dは"ロー"レベルである。従って、SRフリップフロップの出力信号Eは"ハイ"レベルである。
【００３６】
そして、時刻t1〜t2までは、データが共に"ロー"レベルであるので、XORゲートの出力信号Cは"ロー"レベルになり、XNORゲートの出力信号Dは"ハイ"レベルになる。従って、SRフリップフロップの出力信号Eは"ロー"レベルになる。そして、時刻t2の以後にデータAが"ロー"レベルで、データ"B"が"ハイ"レベルに遷移するので、XORゲートの出力信号Cは"ハイ"レベルとなり、XNORゲートの出力信号Dは"ロー"レベルとなる。従って、SRフリップフロップの出力信号Eは"ハイ"レベルとなる。
【００３７】
図２Dは、半導体装置100の２個のデータ入出力ピンから出力されるデータの１つは"ロー"レベルから"ハイ"レベルに遷移し、他の１つは"ハイ"レベルから"ロー"レベルに遷移する場合の動作を説明するための動作タイミング図である。
【００３８】
時刻t1までは、データAが"ロー"レベルで、データBが"ハイ"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルになり、XNORゲートの出力信号Dは"ロー"レベルとなる。従って、SRフリップフロップの出力信号Eはハイ"レベルとなる。
【００３９】
そして、時刻t1からt2までは、データが"ハイ"レベルであるのでXORゲートの出力信号Cは"ロー"レベルになり、XONRゲートの出力信号Dは"ハイ"レベルとなる。従って、SRフリップフロップの出力信号Eは"ロー"レベルとなる。
【００４０】
そして、時刻t2の以後は、データAが"ハイ"レベルで、データ(B)が"ロー"レベルであるので、XORゲートの出力信号Eは"ハイ"レベルとなり、XNORゲートの出力信号は"ロー"レベルとなる。従って、SRフリップフロップの出力信号Eは"ハイ"レベルとなる。
【００４１】
即ち、図２Ｃ及び図２Ｄに示したように、２個の出力データが互いに異なった状態に遷移する場合は、SRフリップフロップの出力信号Eがディスエーブルされる時刻からイネーブルされる時刻までの時間を測定することにより２個の出力データのスキューを測定することができる。
【００４２】
上述のように、半導体装置の２個の入出力ピンから出力されるデータ間のスキューを測定するために、該２個の入出力ピンから出力されるデータの排他的論理和を演算し、その出力信号をSRフリップフロップのS入力端子に印加し、また、該２個の入出力ピンから出力されるデータの排他的論理和の反転を演算し、その出力信号を該SRフリップフロップのR入力端子に印加して、該SRフリップフロップから出力されるデータがイネーブルされる時刻からディスエーブルされる時刻までの時間を測定することにより、データスキューを測定することができる。このテスタ300は、この時間を測定するための測定装置を含む。
【００４３】
図３は、本発明の第２の実施の形態に係るテスタの構成を示すブロック図である。この実施の形態に係るテスタは、図５に示すテスタ200に対して、半導体装置100の入出力ピンから出力される３つの出力データをそれぞれ入力するXNORゲート42-1,42-2,...,42-(n/3)と、XNORゲート44-1,44-2,...,44-(n/3)と、XORゲート42-1,42-2,...,42-(n/3)の出力信号がそれぞれ印加されるS（セット）入力端子とXNORゲート44-1,44-2,...,44-(n/3)の出力信号がそれぞれ印加されるR（リセット）入力端子とを有するSRフリップフロップ40-1,40-2,..,40-(n/3)とを追加した構成を有する。
【００４４】
図３に示すテスタ400の半導体装置のテスト動作は図１に示す半導体装置のテスト動作と同一である。
【００４５】
但し、図３に示すテスタ400は、半導体装置100の３個のデータ入出力ピンから出力されるデータ間のスキューを測定するために、XORゲート42-1,42-2,...,42-n及びXNORゲート44-1,44-2,...,44-nに対して、それぞれ３個のデータ入出力ピンから出力されるデータが印加されるように構成したことが図１に示したテスタ300の構成と異なる。  図４Ａ〜図４Ｄは、図３に示すテスタの動作を説明するための動作タイミング図である。
【００４６】
図４Ａは、３個のデータの全てが"ハイ"レベルから"ロー"レベルに遷移する場合の動作を説明するための動作タイミング図である。時刻t1までは、データX,Y,Zの全てが"ハイ"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルになり、XNORゲートの出力信号Dは"ロー"レベルになる。従って、SRフリップフロップの出力信号Fは"ハイ"レベルとなる。
【００４７】
そして、時刻t1から時刻t2までは、データXが"ロー"レベルで、データB,Cが"ハイ"レベルであるので、XORゲートの出力信号Cは"ロー"レベルになり、XNORゲートの出力信号Dは"ハイ"レベルになる。従って、SRフリップフロップの出力信号Fは"ロー"レベルになる。
【００４８】
そして、時刻t2から時刻t3までは、データX,Yが"ロー"レベルで、データZが"ハイ"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルになり、XNORゲートの出力信号Dは"ロー"レベルになる。従って、SRフリップフロップの出力信号Fは"ハイ"レベルになる。
【００４９】
そして、時刻t3の以後は、データX,Y,Zの全てが"ロー"レベルであるので、XORゲートの出力信号Cは"ロー"レベルになり、XNORゲートの出力信号Dは"ハイ"レベルになる。従って、SRフリップフロップの出力信号Fは"ロー"レベルになる。
【００５０】
即ち、３個のデータ入出力ピン間のデータスキューを測定する場合は、テスタ300では、時刻t1から時刻t2までの時間と時刻t2から時刻t3までの時間とを例えば内蔵の測定装置によって測定すればよい。
【００５１】
図４Ｂは、３個のデータの全てが"ロー"レベルから"ハイ"レベルに遷移する場合の動作を説明するための動作タイミング図である。時刻t1までは、データX,Y,Zの全てが"ロー"レベルであるので、XORゲートの出力信号Cは"ロー"レベルになり、XNORゲートの出力信号Dは"ハイ"レベルになる。従って、SRフリップフロップの出力信号Fは"ロー"レベルになる。
【００５２】
そして、時刻t1から時刻t2までは、データXが"ハイ"レベルで、データB,Cが"ロー"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルになり、XNORゲートの出力信号Dは"ロー"レベルになる。従って、SRフリップフロップの出力信号Fは"ハイ"レベルになる。
【００５３】
そして、時刻t2から時刻t3までは、データX,Yが"ハイ"レベルになり、データZは"ロー"レベルであるので、XORゲートの出力信号Cは"ロー"レベルになり、XNORゲートの出力信号Dは"ハイ"レベルになる。従って、SRフリップフロップの出力信号Fは"ロー"レベルになる。
【００５４】
そして、時刻t3の以後は、データX,Y,Zの全てが"ハイ"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルになり、XNORゲートの出力信号Dは"ロー"レベルになる。従って、SRフリップフロップの出力信号Fは"ハイ"レベルになる。  即ち、図４Ｂのように、半導体装置100の３個のデータ入出力ピン間のデータスキューを測定する場合は、テスタによって、時刻t1から時刻t2までの時間と時刻t2から時刻t3までの時間、又は、時刻t1から時刻t3までの時間を例えば内蔵の測定装置によって測定すればよい。
【００５５】
図４Ｃは、データXが"ロー"レベルから"ハイ"レベルに遷移し、データYが"ハイ"レベルから"ロー"レベルに遷移し、データZが"ロー"レベルから"ハイ"レベルに遷移する場合の動作を説明するための動作タイミング図である。
【００５６】
時刻t1までは、データX,Y,Zがそれぞれ"ロー"レベル、"ハイ"レベル、"ロー"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルであり、XNORゲートの出力信号Dは"ロー"レベルである。従って、SRフリップフロップの出力信号Fは"ハイ"レベルである。
【００５７】
そして、時刻t1から時点t2までは、データX,Y,Zがそれぞれ"ハイ"レベル、"ハイ"レベル、"ロー"レベルであるので、XORゲートの出力信号Cは"ロー"レベルになり、XNORゲートの出力信号Dは"ハイ"レベルになる。従って、SRフリップフロップの出力信号Fは"ロー"レベルになる。
【００５８】
そして、時刻t2から時刻t3までは、データX,Y,Zがそれぞれ"ハイ"レベル、"ロー"レベル、"ロー"レベルであるので、XORゲートの出力信号Cは"ハイ"レベルになり、XNORゲートの出力信号Dは"ロー"レベルになる。従って、SRフリップフロップの出力信号Fは"ハイ"レベルになる。
【００５９】
そして、時刻t3の以後は、データX,Y,Zが"ハイ"レベル、"ロー"レベル、"ハイ"レベルであるので、XORゲートの出力信号Cは"ロー"レベルになり、XNORゲートの出力信号Dは"ハイ"レベルになる。従って、SRフリップフロップの出力信号Fは"ロー"レベルになる。
【００６０】
図４Ｄは、データXが"ロー"レベルから"ハイ"レベルに遷移し、データYが"ロー"レベルから"ハイ"レベルに遷移し、データZが"ハイ"レベルから"ロー"レベルに遷移する場合の動作タイミング図である。即ち、図４Ｄの場合は、図４Ｃの場合と同一の出力信号Fが生成される。
【００６１】
上述の第１及び第２の実施の形態では、２個のデータ入出力ピン間のデータスキューと３つのデータ入出力ピン間のデータスキューを測定する方法に対し説明したが、この方法は、４個以上のデータ入出力ピン間のデータスキューを測定する方法にも拡張することができる。
【００６２】
本発明は、上記の実施の形態に限定されず、本発明の技術的思想の範囲内で様々な変形や改良をなすことができ、そのような実施の形態も本発明の技術的範囲に含まれる。
【００６３】
【発明の効果】
本発明に係るテスタによれば、例えば、半導体装置のデータ出力ピン間、或いは、データ入出力ピン間のデータスキューを測定することができる。従って、結果として、本発明に係るテスタでテストされた半導体装置を採用するシステムの性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置のテスタの構成を示すブロック図である。
【図２Ａ】図１に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図２Ｂ】図１に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図２Ｃ】図１に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図２Ｄ】図１に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図３】本発明の第２の実施の形態に係る半導体装置のテスタの構成を示すブロック図である。
【図４Ａ】図３に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図４Ｂ】図３に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図４Ｃ】図３に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図４Ｄ】図３に示すテスタによる半導体装置の出力データ間のスキュー測定方法を説明するための動作タイミング図である。
【図５】従来の半導体装置のテスタの構成を示すブロック図である。
【図１】
0004499211.tif 000002
【図２Ａ】
0004499211.tif 000003
【図２Ｂ】
0004499211.tif 000004
【図２Ｃ】
0004499211.tif 000005
【図２Ｄ】
0004499211.tif 000006
【図３】
0004499211.tif 000007
【図４Ａ】
0004499211.tif 000008
【図４Ｂ】
0004499211.tif 000009
【図４Ｃ】
0004499211.tif 000010
【図４Ｄ】
0004499211.tif 000011
【図５】
0004499211.tif 000012