(57)【特許請求の範囲】
【請求項１】
四探針法により半導体シリコン基板の抵抗率を測定する方法において、シリコン単結晶棒の一部から切り出された半導体シリコン基板の抵抗率の被測定面を化学エッチ面として抵抗率を事前に測定し、その測定値が５０００Ω・ｃｍを超える場合には化学エッチ面を被測定面とし、５０００Ω・ｃｍ以下の場合には化学エッチ面又は平面研削面を被測定面として、前記シリコン単結晶棒の他の部分から切り出された半導体シリコン基板の抵抗率を、前記抵抗率に代わる真の抵抗率として測定することを特徴とする半導体シリコン基板の抵抗率測定方法。
【請求項２】
四探針法により半導体シリコン基板の抵抗率を測定する方法において、測定対象となる半導体シリコン基板(以下、被測定基板という)の抵抗率が５０００Ω・ｃｍ以下と見込まれる場合には、前記被測定基板の被測定面を化学エッチ面または平面研削面とし、前記抵抗率が５０００Ω・ｃｍを超えると見込まれる場合には前記被測定面を化学エッチ面とし、該被測定面の抵抗率を真の抵抗率として測定することを特徴とする半導体シリコン基板の抵抗率測定方法。
【請求項３】
測定対象となる半導体シリコン基板(以下、被測定基板という)の被測定面の酸化膜を、化学エッチング又は平面研削により除去するか又は０．５ｎｍ以下の膜厚とする処理を行なった後、４時間以内に前記被測定面において前記真の抵抗率を測定することを特徴とする請求項１又は２に記載の半導体シリコン基板の抵抗率測定方法。
【請求項４】
熱起電力法により半導体シリコン基板の導電型を判定する方法において、シリコン単結晶棒の一部から切り出された半導体シリコン基板の抵抗率の被測定面を化学エッチ面として抵抗率を測定し、その測定値が５０００Ω・ｃｍを超える場合には化学エッチ面を、５０００Ω・ｃｍ以下の場合には化学エッチ面又は平面研削面を被測定面として、前記半導体シリコン基板又は前記シリコン単結晶棒の他の部分から切り出された半導体シリコン基板の導電型を判定することを特徴とする半導体シリコン基板の導電型の測定方法。
【請求項５】
請求項１ないし３のいずれかに記載の方法により、半導体シリコン基板の前記真の抵抗率を測定する抵抗率測定工程と、
その抵抗率測定結果に基づいて、前記半導体シリコン基板を選別する選別工程と、
を含むことを特徴とする半導体シリコン基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、シリコン単結晶基板等の半導体シリコン基板の抵抗率の測定方法及び導電型の判定方法、特に、抵抗率が５０００Ω・ｃｍを超える高抵抗率シリコン基板に対して好適な抵抗率の測定方法及び導電型の判定方法と、それを用いた半導体シリコン基板の製造方法に関する。
【０００２】
【従来の技術】
従来、高耐圧パワーデバイスやサイリスタ用として、フローティングゾーン法（ＦＺ法）により製造されたＦＺ単結晶シリコン基板が使用されてきた。また、近年では、移動体通信用の半導体デバイスや、最先端のＣ−ＭＯＳデバイスにおいて、寄生容量の低下と大口径化を同時に満たすことが可能な高抵抗率単結晶シリコン基板として、チョクラルスキー法（ＣＺ法）により作製され、高抵抗率を有するＣＺ単結晶シリコン基板が注目されるようになってきた。
【０００３】
ところで、上記単結晶シリコン基板等の半導体シリコン基板の抵抗率測定方法として最も一般的に使用されている方法は、四探針法と呼ばれる方法である。これは、図３に示すように、基板の被測定面上に一直線に探針となる４本の電極を立て、測定電流通電電極を介して定電流電源により一定電流を流し、その状態で測定用電極間の電位差を測定することにより、その電位差と測定用電極間距離とにより抵抗率を算出するものである。測定電流通電電極と測定電極とを分離することにより、電極接触抵抗の影響を排除することができる。
【０００４】
四探針法を用いたシリコン基板の測定方法は、ＡＳＴＭ（American Society for Testing and Materials）により標準化されており（ＡＳＴＭ  Ｆ８４−７３）、それによると、所定の表面処理（エッチング、ラッピング、アセトン洗浄、メタノール乾燥）を行なうことにより、ｐ型の場合は２０００Ω・ｃｍまで、ｎ型の場合は６０００Ω・ｃｍまでの測定が可能とされている。
【０００５】
一方、導電型の判定方法としては、点接触による整流を利用したものやホール係数を測定する方法もあるが、測定の簡便性から熱起電力法が採用されることが多い。熱起電力法に用いられる装置は主に、図４に示すような加熱プローブ式が用いられている。この方法では、２本のプローブのうち一方を室温に保っておき、もう一方は取り付けられたヒータコイル(可変電源により通電発熱する）により４０〜６０℃に昇温した状態で試料に接触させる。すると、接点間の温度差によって熱起電力が発生するので、その熱起電力の向きを零指示計（ガルバノメータ）等にて検出することにより、導電型を判定することができる。この導電型判定法についてもＡＳＴＭにより標準化されており（ＡＳＴＭ  Ｆ４２−７７）、ｐ型、ｎ型共に１０００Ω・ｃｍまでは信頼すべき値が得られることになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来法で測定精度が保証されているのは上記の抵抗率までであるため、これらを超えるような極めて高抵抗率を測定する場合には信頼性に問題があった。また、導電型判定を行なう場合においても、抵抗率の高い半導体シリコン基板の場合、従来の方法では電子とホールとの移動度の差の影響を受けやすくなり、その判定が不正確となりやすい問題がある（例えば多数キャリアの種類によらず、導電型がｎ型と判定されてしまうなど）。
【０００７】
また、上記従来の抵抗率測定方法あるいは導電型判定方法では、基板をラップ研磨して、そのラップ研磨面を被測定面として用いていたが、近年の直径３００ｍｍ以上の大口径基板（ＣＺ基板）の多数枚を一度に均一にラップするためには、高価な大型ラップ機を使用しない限り不可能であった。
【０００８】
本発明の課題は、抵抗率が５０００Ω・ｃｍを超えるような極めて高抵抗率であっても、簡便な方法で再現性よくその抵抗率および導電型を測定することができ、また、大口径基板の面内分布も簡易に測定することのできる半導体シリコン基板の抵抗率測定方法及び導電型判定方法、及びその抵抗率測定方法を用いた半導体シリコン基板の製造方法を提供することにある。
【０００９】
【課題を解決するための手段及び作用・効果】
上記課題を解決するため、本発明に係る半導体シリコン基板の抵抗率測定方法の第一は、四探針法により半導体シリコン基板の抵抗率を測定する方法において、測定対象となる半導体シリコン基板（被測定基板）の被測定面の酸化膜を除去するか又は０．５ｎｍ以下の膜厚とする処理を行なった後、４時間以内に被測定面において抵抗率を測定することを特徴とする。
【００１０】
上記本発明に係る半導体シリコン基板の抵抗率測定方法の第一によると、基板表面に自然酸化膜や熱酸化膜が形成されていたとしても、基板の被測定面の酸化膜を除去するか又は０．５ｎｍ以下の膜厚とする処理（以下、酸化膜除去処理という）を行なうことで、抵抗率測定の精度を高めること、特に、５０００Ω・ｃｍを超える高抵抗率の基板であっても、その抵抗率を高精度で再現性よく測定することができる。また、酸化膜除去処理を行なったあと、抵抗率測定を行なうまでの時間を４時間以内に留めることで、抵抗率測定値の変動やバラツキを著しく低減することができ、測定精度と再現性の向上に大きく寄与することができる。なお、酸化膜除去処理は、例えば弗酸を含有する水溶液を用いて行なうことができる。
【００１１】
半導体シリコン基板の抵抗率の被測定面は、平面研削面もしくは化学エッチング面とすることが望ましい。これらの方法は、大型の基板、特に直径が３００ｍｍ（１２インチ）以上の基板の処理を行なう場合でも、ラップ研磨のような専用の大型装置を必要としないので、簡易にかつ安価に実施できる利点がある。
【００１２】
また、本発明者らが鋭意検討したところによると、半導体シリコン基板の測定すべき抵抗率レベルによって、最適の表面状態が異なり、抵抗率レベルに応じて半導体シリコン基板の表面処理の種別を使い分けることにより、広い抵抗率範囲において高精度に再現性よく抵抗率を測定できることが判明した。具体的には、本発明に係る抵抗率測定方法の第二は、四探針法により半導体シリコン基板の抵抗率を測定する方法において、シリコン単結晶棒の一部から切り出された半導体シリコン基板の抵抗率の被測定面を化学エッチ面として測定し、その測定値が５０００Ω・ｃｍを超える場合には化学エッチ面を、５０００Ω・ｃｍ以下の場合には化学エッチ面又は平面研削面を被測定面として、半導体シリコン基板又はシリコン単結晶棒の他の部分から切り出された半導体シリコン基板の抵抗率を測定することを特徴とする。
【００１３】
なお、本明細書において化学エッチ面とは、化学エッチング液中にて半導体シリコン基板の表面（シリコン自体の表面）をエッチング処理した面をいい、エッチング処理する直前の半導体シリコン基板の表面がラップ面、平面研削面あるいは鏡面研磨面等のいずれであるかは問わない。また、平面研削面とは、砥石により平面研削した面のことである。
【００１４】
すなわち、５０００Ω・ｃｍを超える高抵抗率の基板については、化学エッチングにより被測定面を処理することが、バラツキや変動の小さい高精度の抵抗率測定を行なう上で極めて有効である。一方、５０００Ω・ｃｍ以下の低抵抗率の基板では、平面研削仕上げされた被測定面を用いても、バラツキや変動の小さい精度の高い抵抗率測定が可能となる。また、平面研削は通常は枚葉処理であるため、抜き取り検査等で少量枚数を測定する場合、多数枚のバッチ処理が必要とされる化学エッチングと比較してコスト的に有利である。なお、低抵抗率の基板においても化学エッチングを採用することができ、同様に良好な測定が可能である。
【００１５】
上記本発明の抵抗率測定方法の第二は、当然に本発明の抵抗率測定方法の第一と組み合わせることができる。この場合、被測定基板の被測定面の酸化膜を、化学エッチング又は平面研削により、除去するか又は０．５ｎｍ以下の膜厚とする処理を行なった後、４時間以内に被測定面において抵抗率を測定することとなる。これにより、抵抗率測定の精度が一層向上し、測定値の変動やバラツキもさらに抑制することができる。
【００１６】
また、上記抵抗率測定方法にて採用される基板被測定面の処理態様は、該被測定面を用いて熱起電力法により基板の導電型の判別を行なう場合にも有効である。すなわち、被測定基板の被測定面の酸化膜を除去するか又は０．５ｎｍ以下の膜厚とする処理を行なった後、４時間以内に被測定面において導電型判別測定を行なうことにより、判定の精度及び再現性が向上する。
【００１７】
また、本発明に係る半導体シリコン基板の導電型の判定方法は、熱起電力法により半導体シリコン基板の導電型を判定する方法において、シリコン単結晶棒の一部から切り出された半導体シリコン基板の抵抗率の被測定面を化学エッチ面として測定し、その測定値が５０００Ω・ｃｍを超える場合には化学エッチ面を、５０００Ω・ｃｍ以下の場合には化学エッチ面又は平面研削面を被測定面として、半導体シリコン基板又はシリコン単結晶棒の他の部分から切り出された半導体シリコン基板の導電型を判定することを特徴とする。抵抗率が５０００Ω・ｃｍを超える基板については、化学エッチ面を被測定面とすることで、高抵抗率であるにもかかわらず熱起電力法により導電型を簡便かつ正確に判定することが可能となる。なお、抵抗率が５０００Ω・ｃｍ以下の基板の場合は、化学エッチ面及び平面研削面のいずれを用いても正確な判定が可能である。
【００１８】
なお、本発明の抵抗率測定方法及び導電型判定方法では、基板の被測定面の光沢度が１０〜９０％となるように、化学エッチングないし平面研削による前記被測定面の処理を行なうことが望ましい。なお、本発明における光沢度は、ＪＩＳ：Ｚ８７４１（１９６２）の３．１において規定される鏡面光沢度を意味する。光沢度が１０％未満では、特に高抵抗の基板の抵抗率測定ないし導電型判定に際して、その精度や再現性が不十分となる場合がある。他方、９０％以上の光沢度は、測定精度や再現性確保の観点においては過剰であり、平面研削では原理的に達成が困難である一方、化学エッチングを使用する場合でもエッチング時間を極端に長くしなければならず、非効率である。
【００１９】
次に、半導体シリコン基板の製造方法の第一は、上記本発明の半導体シリコン基板の抵抗率を測定する抵抗率測定工程と、その抵抗率測定結果に基づいて、半導体シリコン基板を選別する選別工程とを含むことができる。
【００２０】
本発明の方法による抵抗率測定結果に応じて、半導体シリコン基板を選別することにより、半導体シリコン基板製品の不良率低減、あるいは抵抗率保証値の信頼性改善による基板品質向上等に寄与することができる。なお、測定対象となる半導体シリコン基板は、鏡面研磨後洗浄された鏡面ウェーハのような最終製品であってもよいし、あるいは最終製品となる途上で生ずる中間製品であってもよい。また、選別は、製品ロットに含まれる基板の全数について抵抗率測定を行い、抵抗率が規格外のものについて、これを不良品として除去する形で行なってもよいし、製品ロットから所定数の基板サンプルを抜き取って抵抗率測定を行い、その抜き取った基板サンプルにおいて抵抗率が規格外のものが一定数以上含まれていた場合に、その製品ロット全体を不良としてロットアウト選別する形で行なってもよい。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。図１は、半導体シリコン基板である鏡面ウェーハの製造工程の一例を、概略的に示す流れ図である。まず、ＦＺ法あるいはＣＺ法等の公知の方法にてシリコン単結晶インゴットを製造する（工程ａ）。シリコン単結晶インゴットには、所定種類及び所定量のドーパントが添加され、ｎ型あるいはｐ型のいずれかに導電型が調整される。なお、高抵抗率を得るためにドーパントを意図的に添加しない場合もある。こうして得られる単結晶インゴットは外径研削が施され（工程ｂ）、オリエンテーションフラットあるいはオリエンテーションノッチが形成され（工程ｃ）、さらに一定の抵抗率範囲のブロックに切断される（工程ｄ）。このように仕上げられたブロックは、内周刃切断等によりスライシングされる（工程ｅ）。スライシング後のシリコン単結晶ウェーハの両面外周縁にはベベル加工により面取りが施される（工程ｆ）。
【００２２】
面取り終了後のシリコン単結晶ウェーハは、遊離砥粒を用いて両面がラッピングされる（工程ｇ）。次に、これをエッチング液に浸漬することにより、両面が化学エッチング処理される（工程ｈ）。化学エッチング工程（工程ｈ）は、工程ｂ〜工程ｇの機械加工工程においてシリコン単結晶基板の表面に生じたダメージ層を除去するために行われる。このダメージ層の化学エッチングによる除去は、弗酸と硝酸と酢酸からなる混酸水溶液による酸エッチング、あるいは、水酸化ナトリウム水溶液によるアルカリエッチングと前記酸エッチングとの両方により行われる。
【００２３】
化学エッチング工程（工程ｈ）の後に、鏡面研磨工程（工程ｉ）が行われる。鏡面研磨では、例えば、回転研磨ブロックにワックス等で化学エッチング終了後のシリコン単結晶基板を貼り付け、研磨クロスを接着した回転研磨定盤上に、所定の圧力にて押し付ける。そして、研磨クロスに、例えばＳｉＯ２を主成分としたアルカリ性コロイダルシリカ等の研磨液を供給しながら定盤を回転させ、研磨を行なう。この研磨は、コロイダルシリカ等を砥粒とした機械的研磨と、アルカリ液による化学エッチングとの複合作用による、いわゆる機械的化学的研磨である。主表面が鏡面研磨されたシリコン単結晶基板は、洗浄・乾燥後、製品として包装される。なお、ＣＺウェーハの場合、通常は工程（ｅ）〜工程（ｉ）のいずれかの工程終了後に酸素ドナーを消去するためのドナーキラー熱処理が行なわれる。
【００２４】
抵抗率測定及び導電型の判定（以下、両者を総称する場合は検査測定という）は、工程ｂで切断されたブロック両端から切り出され、ドナーキラー熱処理が行なわれたスラブ（平板）又はウェーハを用いて行なわれることが多いが、工程（ｅ）〜（ｉ）のいずれかの工程が終了した製品（ドナーキラー熱処理を実施してあるもの）の中から検査用サンプルとして所定枚数抜き取って行なうこともできる。また、場合によっては鏡面研磨工程（ｉ）の後に所定の追加熱処理を行い、熱処理後の変化を検査する場合にも本発明の方法を用いることができる。測定されるシリコン単結晶基板の表面には、洗浄・乾燥や、その後の大気中での保管あるいは熱処理に伴い酸化被膜が形成されている。そこで、上記検査測定に先立って、被測定面の酸化膜除去処理がなされる。
【００２５】
酸化膜除去処理が終了した基板は、酸化膜除去処理の完了後、４時間以内に、図３に例示した四探針法により抵抗率測定がなされ、また、図４に例示した熱起電力法により導電型の判定がなされる。これらの測定法自体は、前記したＡＳＴＭ等に記載の公知の手法を採用できる。化学エッチングにより処理された面は比較的活性であるため、大気中に長く放置すると水分等の吸着や酸化膜の再形成が特に生じやすく、高抵抗率域の測定には影響しやすいと考えられることから、上記のように４時間以内に、望ましくはなるべく速やかに測定を行なうことが、変動やバラツキの少ない安定した測定を行なう上で特に有効である
【００２６】
上記酸化膜除去処理は、図２（ａ）に示すような多数枚を一度に処理するラッピング装置を用いて行なうこともできるが、直径が３００ｍｍ以上の大型ウェーハの場合、ラッピング装置は非常に大掛かりで高価であり、検査測定のみの目的でこれを使用することはコスト的にも不利である。そこで、本発明においては、弗酸水溶液等に浸漬して酸化膜のみを除去する処理のほか、図２（ｂ）に示すような平面研削あるいは図２（ｃ）に示すような化学エッチングにより、酸化膜除去処理と同時にシリコン単結晶基板表面を少量除去するように処理してもよい。
【００２７】
シリコン単結晶基板は、被測定面の表面状態により抵抗率の測定値および導電型の判定結果にバラツキが生ずる。特に、基板の抵抗率が大きい場合にはその影響が顕著になる。そこで、シリコン単結晶棒（又はブロック）の一部から切り出された被測定基板の被測定面を化学エッチ面として測定し、その測定値が５０００Ω・ｃｍを超える場合には化学エッチ面の測定値を真の抵抗率と判断し、５０００Ω・ｃｍ以下の場合には化学エッチ面の測定値又は平面研削面を真の抵抗率と判断することができる。
【００２８】
例えば、図１の工程（ｂ）におけるブロックの両端からスラブを切り出した場合には、このスラブを混酸水溶液によりダメージ層をエッチングして化学エッチ面として抵抗率を測定する。そして、その測定値が５０００Ω・ｃｍを超える場合には、これを真の抵抗率とする。また、測定値が５０００Ω・ｃｍ以下を示した場合には、この値を真の抵抗率と判断することもできるが、当該基板を平面研削した後の表面にて測定を行い、その値を真の抵抗率とすることもできる。すなわち、抵抗率の測定値が５０００Ω・ｃｍ以下であれば、スラブを切り出した残りのブロックから作製したシリコン基板の抵抗率を抜き取り検査する場合に、その被測定面の加工方法として枚葉式平面研削を用いることが可能となり、コストメリットが得られる。
【００２９】
また、導電型の測定に関しても抵抗率の測定と同様に、化学エッチ面における四探針法による測定を行い、その測定値が５０００Ω・ｃｍを超える場合と５０００Ω・ｃｍ以下の場合とに分けて判断すればよい。この場合、上記エッチングまたは平面研削直後の被測定面は、これらの処理により基板表面のシリコンが露出した状態であるので、ここでも４時間以内に抵抗率を測定することが好ましい。
【００３０】
次に、工程ｅから被測定基板を抜き取る場合も、基板表面がスライス面であるという点では工程ｂと共通であるので、上記の例と同一の方法で測定が可能である。また、工程ｇや工程ｉから被測定基板を抜き取る場合も、基板表面がラップ面または鏡面研磨面であるという点では工程ｂと異なるが、混酸水溶液によりエッチングして化学エッチ面として抵抗率を測定して判断するという一連の手順に関しては同一である。一方、工程ｈから被測定基板を抜き取った場合には、被測定面は既に化学エッチ面となっているのでそのまま測定し、測定された抵抗率により判断することができる。なお、上記の測定例は被測定基板の抵抗率が未知の場合の測定方法に関するものであったが、被測定基板を作製するためのシリコン単結晶棒の製造条件により、その抵抗率がある程度予測される場合には、被測定基板の抵抗率が５０００Ω・ｃｍ以下と見込まれる場合には、被測定面を化学エッチ面または平面研削面とし、抵抗率が５０００Ω・ｃｍを超えると見込まれる場合には被測定面を化学エッチ面として、該被測定面において抵抗率を測定する方法も可能である。
【００３１】
シリコン単結晶基板の被処理面は、化学エッチ面及び平面研削面のいずれを採用する場合でも、処理後の被測定面の光沢度が１０〜９０％となるように処理条件が調整される。ただし、化学エッチ面のほうが光沢度が高く、例えば４０〜９０％程度となる。また、平面研削面の光沢度は１０〜３０％程度である。
【００３２】
上記抵抗率測定及び導電型判定が終了すれば、その結果に応じて製品ロットの良否が判定される。例えば、抵抗率が規定範囲外となっている基板サンプルが一定数以上検出された場合、さらには、抵抗率の統計値、例えば平均値、標準偏差、最大値、最小値、範囲が規定値を満たさない場合など、適宜判定基準を設定し、その判定基準から外れた製品ロットは不良ロットとして除外する。また、ロットアウト品は、全数測定を行なって良品のみ抽出して使用することも可能である。
【００３３】
【実施例】
本発明の効果を確認するために、以下の実験を行なった。
ＣＺ法により、ドーパントを添加せずに引き上げられた３種類のシリコン単結晶棒（図１の工程ａ）のそれぞれから、同図の工程ｂ〜工程ｇを通して鏡面研磨された、直径３００ｍｍ、結晶面方位略（１００）の３種類の鏡面研磨シリコン単結晶基板（以下、基板Ａ、Ｂ及びＣと称する）を準備した（ドナーキラー熱処理済み）。これらに対し、以下の３段階の処理を行なった。
▲１▼弗酸と硝酸と酢酸とからなる混酸により、片面につき約１０μｍの化学エッチング後、直ちに純水により５分リンス処理する（化学エッチ処理）。
▲２▼▲１▼の処理を行なった基板の一方の面のみダイヤモンド砥石により平面研削した後、ＳＣ−１洗浄を行なう（平面研削処理）。
▲３▼▲２▼の処理を行なった基板をさらに、５％弗酸水溶液により両面の自然酸化膜を除去する（酸化膜除去処理）。
【００３４】
そして、▲３▼の酸化膜除去処理後において１時間以内に、基板の各面（片面が化学エッチ面、他方の面が平面研削面となっている）の導電型（ｐ／ｎ）判定を行い、さらに四探針法により抵抗率測定を行なった。なお、抵抗率測定は、基板主表面中心からの測定位置距離を変えながら行なった。導電型判定に関しては、熱起電力法を用い、基板の中心１点について測定を行なった。
【００３５】
図５（ａ）、（ｂ）及び（ｃ）は、それぞれ基板Ａ、Ｂ及びＣの測定結果を示すものである。これによれば、比較的低抵抗率（３０００〜４０００Ω・ｃｍ）の基板Ａの場合は化学エッチ面、平面研削面ともにほぼ同一の抵抗率および同一の導電型（ｎ型）を示した。これに対し、高抵抗率を示した基板Ｂ、基板Ｃの場合は、抵抗率に関しては両者の間で大きな差異が見られ、また、導電型に関しては化学エッチ面がｎ型、平面研削面がｐ型と、異なる値を示した。
【００３６】
また、これらの基板の導電型を別途ホール係数の測定により確認したところ、いずれの基板もｎ型を示した。ホール係数測定による導電型測定は原理的に信頼性が高いので、高抵抗率基板に対する熱起電力法による上記測定結果としては、化学エッチ面の測定結果のほうがより信頼できるといえる。さらに、高抵抗率基板に対する四探針法による抵抗率測定に関しても、化学エッチ面の方が測定値のバラツキが少なく、ホール係数測定による抵抗率により近い値を示していることがわかった。これらの測定結果（中心１点）を表１にまとめて示す。
【００３７】
【表１】
0004600707.tif 000002
【００３８】
次に、基板Ａ及びＢを切り出したものと同一のシリコン単結晶棒から作製された別の基板に対し、▲１▼の処理を施した後、大気中に各種時間放置した表面を四探針法により抵抗率の測定を行った結果を図６に示す。これによれば、放置時間が４時間程度までは抵抗率測定値は略安定しているが、４時間を越えると測定値が増加し、不安定化していることがわかる。特に、抵抗率が１００００Ω・ｃｍを超える高抵抗率の基板についてはこの傾向が著しいことがわかる。
【図面の簡単な説明】
【図１】本発明に係るシリコン単結晶基板の製造方法の一例を示す流れ図。
【図２】酸化膜除去処理の種々の形態を示す模式図。
【図３】四探針法による抵抗率測定の概念を説明する図。
【図４】熱起電力法による導電型判定の概念を説明する図。
【図５】抵抗率測定に及ぼす酸化膜除去処理の種類の影響を確認する実験結果を示すグラフ。
【図６】抵抗率測定に及ぼす酸化膜除去処理後の放置時間の影響を確認する実験結果を示すグラフ。
【図１】
0004600707.tif 000003
【図２】
0004600707.tif 000004
【図３】
0004600707.tif 000005
【図４】
0004600707.tif 000006
【図５】
0004600707.tif 000007
【図６】
0004600707.tif 000008