(57)【特許請求の範囲】
【請求項１】
表示部に設けられた複数のデータバス線と、
前記データバス線の信号入力側にそれぞれ接続され、かつそれぞれの前記データバス線への入力信号の対向電極電位に対する極性に応じて駆動能力の調整が可能な複数のアナログスイッチと、
前記アナログスイッチを駆動するデータドライバとを備え、
前記アナログスイッチは、当該アナログスイッチを流れる電流の向きに応じてチャネル幅の調整が可能なスイッチであり、当該アナログスイッチは並列に接続された複数の同一極性のＭＯＳトランジスタで構成され、当該アナログスイッチを流れる電流の向きに応じてオンするトランジスタの数が変わることを特徴とする液晶表示装置。
【請求項２】
前記データドライバは、複数の前記アナログスイッチを順次選択することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記アナログスイッチはｎチャネルＭＯＳトランジスタで構成されることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記アナログスイッチはｐチャネルＭＯＳトランジスタで構成されることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項５】
表示部に設けられた複数のゲートバス線を駆動するゲートドライバをさらに具備し、
前記表示部、前記アナログスイッチ、前記データドライバおよび前記ゲートドライバは同一基板上に配置され、かつ前記表示部、前記アナログスイッチ、前記データドライバおよび前記ゲートドライバのそれぞれを構成するＭＯＳトランジスタは同一極性であることを特徴とする請求項１〜４のいずれか一つに記載の液晶表示装置。
【請求項６】
前記ＭＯＳトランジスタは低温ポリシリコンよりなる薄膜トランジスタであることを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示部とともにその駆動回路等を基板上に搭載したアクティブマトリクス方式の液晶表示装置に関し、特に表示部および周辺駆動回路等を構成する薄膜トランジスタ（ＴＦＴ）を単一極性（Ｎ型またはＰ型）のトランジスタで構成した液晶表示装置に関する。
【０００２】
近年注目されているポリシリコン（以下、ｐ−Ｓｉとする）ＴＦＴよりなる液晶表示装置は、表示部とともに周辺駆動回路を内蔵し、高性能でかつ低価格であるという利点を有する。このｐ−ＳｉＴＦＴ液晶表示装置では、表示部にＮ型のＴＦＴが用いられる。また、周辺駆動回路にはＮ型のＴＦＴとＰ型のＴＦＴからなるＣＭＯＳ型のＴＦＴが用いられる。したがって、ｐ−ＳｉＴＦＴ液晶表示装置では、Ｐ型ＴＦＴを形成するためのフォトパターニング工程およびＰ型不純物添加工程等が必要となる。そのため、ＴＦＴとしてＮ型のアモルファスシリコン（ａ−Ｓｉ）ＴＦＴのみを用いた液晶表示装置に比べて、製造工程が複雑である。そこで、近時、単一極性、すなわちＮ型のみ、またはＰ型のみのｐ−ＳｉＴＦＴを用いて表示部および周辺駆動回路を構成する動向が見られる。
【０００３】
【従来の技術】
図３３は、液晶表示装置の一般的な交流駆動方法（フレーム反転駆動法）について説明するための図である。図３３に示すように、フレーム周波数ｆｒが６０Ｈｚの場合、１秒間の表示フレーム数は６０である。この場合、直流ＤＣによる液晶の劣化を抑制するため、各画素には、振幅が同じで、対向電極電位に対して正極性の入力信号（以下、正極性信号とする）ＶＨと、対向電極電位に対して負極性の入力信号（以下、負極性信号とする）ＶＬとがフレームごとに交互に供給される。つまり、各画素には１秒間に３０対の正極性信号と負極性信号が供給され、６０フレームの表示がおこなわれる。
【０００４】
なお、正極性信号ＶＨを表示するフレーム（以下、正フレームとし、図面では“＋”と表記する）を正フィールドとし、負極性信号ＶＬを表示するフレーム（以下、負フレームとし、図面では“−”と表記する）を負フィールドと定義する場合には、１秒間に６０フィールドが表示され、１秒間の表示フレーム数は３０となる。このように一対の正負のフィールドで１フレームを定義する場合には、本明細書および添付図面中の記載において「フレーム」を「フィールド」と読み替えるものとする。
【０００５】
図３４は、フレーム反転駆動法における入力信号レベルの変化について説明するための図である。図３４に示すように、正フレーム期間Ｔｆｈにおいて電圧レベルがＶｗｈ（白）〜Ｖｂｈ（黒）間の正極性信号ＶＨが供給される。負フレーム期間Ｔｆｌにおいては、電圧レベルがＶｂｌ（黒）〜Ｖｗｌ（白）間の負極性信号ＶＬが供給される。ここで、正極性信号ＶＨと負極性信号ＶＬとは、対向電極電位Ｖｃｏｍに対して対称になるのが理想である。
【０００６】
図３５および図３６は、従来の単一極性（ここではＮ型）のｐ−ＳｉＴＦＴで構成した液晶表示装置におけるアナログスイッチの構成およびその動作原理について説明するための図である。図３５または図３６に示すように、入力信号を供給するための信号入力線１１には、アナログスイッチ１のソース電極（Ｓ）またはドレイン電極（Ｄ）の一方が接続される。表示部のデータバス線１２には、ソース電極（Ｓ）またはドレイン電極（Ｄ）のもう一方が接続される。
【０００７】
アナログスイッチ１のゲート電極（Ｇ）はブロック線（ＢＬ）１３に接続されており、アナログスイッチ１のオン、オフは、ブロック線１３を介して供給されるアナログスイッチ制御信号により切り替えられる。また、充放電の負荷としてデータバス線１２には複数の画素セル２が接続されている。各画素セル２は、Ｎ型のＴＦＴよりなるスイッチング素子（アクティブ素子）２１、液晶セル２２および蓄積容量２３により構成されている。データバス線１２の信号電位Ｖｂｓ（ｔ）は時間の関数である。
【０００８】
図３５に示すように、正フレーム期間になって、入力信号が負極性信号ＶＬから正極性信号ＶＨに立ち上がると、信号入力線１１の電位がデータバス線１２よりも高くなるので、アナログスイッチ１の信号入力側がドレイン電極（Ｄ）となり、信号出力側がソース電極（Ｓ）となる。このとき、アナログスイッチ１が選択されてオンすると、アナログスイッチ１を介してデータバス線１２に電流Ｉｄｓが流れ、液晶セル２２および蓄積容量２３が充電される。
【０００９】
一方、図３６に示すように、負フレーム期間になって、入力信号が正極性信号ＶＨから負極性信号ＶＬに立ち下がると、信号入力線１１の電位がデータバス線１２よりも低くなるので、アナログスイッチ１の信号入力側がソース電極（Ｓ）、信号出力側がドレイン電極（Ｄ）となる。このとき、アナログスイッチ１が選択されてオンすると、液晶セル２２および蓄積容量２３が放電し、データバス線１２からアナログスイッチ１を介して信号入力線１１に電流−Ｉｄｓが流れる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来の単一極性ｐ−ＳｉＴＦＴで構成した液晶表示装置ではつぎのような問題点がある。すなわち、図３４に示すように、ＴＦＴの極性がＮ型の場合、正フレームの充電期間において充電が進むにつれてデータバス線１２の電位Ｖｇｓが上昇するので、アナログスイッチ１のゲート−ソース間電圧Ｖｇｓはデータバス線の信号電位Ｖｂｓに依存して変化し、充電開始時点でのＶｇｓｈ（充電開始）から充電完了時点のＶｇｓｈ（充電完了）にまで下がる。それによって、アナログスイッチ１の充電電流Ｉｄｓは初期値より急激に減少する。
【００１１】
それに対して、ＴＦＴの極性がＮ型の場合、負フレームの放電期間においてはアナログスイッチ１のゲート−ソース間電圧Ｖｇｓｌはデータバス線電位Ｖｂｓに依存せず、不変であるため、アナログスイッチ１の放電電流−Ｉｄｓは初期値より緩やかに減少する。つまり、Ｎ型ＴＦＴからなるアナログスイッチ１の充電能力は放電能力よりも小さい。
【００１２】
したがって、図３７に示すように、負フレームにおいてはデータバス線電位Ｖｂｓ、すなわちアナログスイッチ１の出力電位が負極性の入力信号ＶＬの電圧レベルに達する。図３７は、図３６に示す液晶表示装置の負フレームにおけるデータバス線電位の経時変化を模式的に示す図である。それに対して、図３８に示すように、正フレームにおいては充電能力が低い分、データバス線電位Ｖｂｓは正極性の入力信号ＶＨの電圧レベルよりもΔＶＨだけ低くなってしまう。図３８は、図３６に示す液晶表示装置の正フレームにおけるデータバス線電位の経時変化を模式的に示す図である。
【００１３】
それによって、図３９に示すように、本来、正フレームと負フレームとでは入力信号の振幅が同じであるが、アナログスイッチ１の出力信号の振幅は負フレームよりも正フレームにおいて小さくなってしまう。つまり、アナログスイッチ１の入力信号は対称性を有しているが、出力信号は非対称となってしまう。このように、正フレームと負フレームで信号が非対称であるため、フリッカが発生するという問題点がある。図３９は、図３６に示す液晶表示装置の入力信号の波形（図３９（ａ））とアナログスイッチ出力信号の波形（図３９（ｂ））を模式的に示す図である。
【００１４】
上述した問題点は、表示部および周辺駆動回路をＮ型のｐ−ＳｉＴＦＴで構成した液晶表示装置に限らず、Ｐ型のｐ−ＳｉＴＦＴで構成した液晶表示装置においても同様である。図４０に、表示部および周辺駆動回路をＮ型のｐ−ＳｉＴＦＴで構成した場合と、Ｐ型のｐ−ＳｉＴＦＴで構成した場合の欠点および利点を、周辺駆動回路をＣＭＯＳ型のＴＦＴで構成した場合と比較して示す。
【００１５】
図４０に示すように、Ｎ型またはＰ型の場合にはＣＭＯＳ型の場合よりもフォトパターニング工程で用いる加工マスクが１枚少なくて済むという利点がある。しかし、ＣＭＯＳ型の場合に正フレームと負フレームの駆動能力が同じであるのに対して、Ｎ型の場合には正フレームにおける駆動能力が負フレームにおける駆動能力よりも小さくなり、またＰ型の場合にはその逆となるという欠点があった。
【００１６】
本発明は、上記問題点に鑑みてなされたものであって、フリッカのない高表示品質の単一極性ＴＦＴよりなる液晶表示装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、各データバス線の信号入力側に、ｎ個のｎチャネルＭＯＳトランジスタを並列に接続した構成のアナログスイッチを接続し、各データバス線について、データバス線への入力信号が対向電極電位に対して正極性であるときにｎ個のｎチャネルＭＯＳトランジスタをオンさせ、一方、データバス線への入力信号が対向電極電位に対して負極性であるときにｍ個（ただし、ｍ＜ｎ）のｎチャネルＭＯＳトランジスタをオンさせる構成とし、それによって、アナログスイッチの、画素セルへの充電電流を流す駆動能力と画素セルからの放電電流を流す駆動能力とが同じになるように調整する。
【００１８】
この発明によれば、アナログスイッチの、画素セルへの充電電流を流す駆動能力と画素セルからの放電電流を流す駆動能力とが同じになるように、入力信号が正極性信号のときにはアナログスイッチを構成するｎ個のｎチャネルＭＯＳトランジスタがオンし、一方、入力信号が負極性信号のときにはアナログスイッチを構成するｍ個のｎチャネルＭＯＳトランジスタがオンする。アナログスイッチを構成するＭＯＳトランジスタがｐチャネルの場合にはこの逆となる。
【００１９】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１および図２は、本発明の実施の形態にかかる液晶表示装置の要部の構成を示す回路図である。図１または図２に示すように、この液晶表示装置は、単一極性ＴＦＴよりなるアナログスイッチ３が、入力信号を供給するための信号入力線３１と表示部のデータバス線３２との間に接続された構成となっている。
【００２０】
アナログスイッチ３は、その数を特に限定しないが、たとえば並列に接続された２個のｎチャネルＭＯＳトランジスタ（ＴＦＴ）Ｔ１，Ｔ２を有する。これら２個のＭＯＳトランジスタＴ１，Ｔ２を区別するため、以下の説明では一方をａ系統のＭＯＳトランジスタＴ１とし、他方をｂ系統のＭＯＳトランジスタＴ２とする。なお、以下の説明では、特に断らない限り、ＭＯＳトランジスタの極性はｎチャネルとする。
【００２１】
ａ系統のＭＯＳトランジスタＴ１およびｂ系統のＭＯＳトランジスタＴ２の、それぞれソース（Ｓ）またはドレイン（Ｄ）となる２つの電極のうちの一方は信号入力線３１に共通接続されており、もう一方はデータバス線３２に共通接続されている。ａ系統のＭＯＳトランジスタＴ１のゲート電極（Ｇ）およびｂ系統のＭＯＳトランジスタＴ２のゲート電極（Ｇ）はそれぞれａ系統のブロック線３３ａおよびｂ系統のブロック線３３ｂに接続されている。ａ系統ブロック線３３ａおよびｂ系統ブロック線３３ｂには、たとえば図示しないデータドライバから互いに独立したアナログスイッチ制御信号ＢＬａ，ＢＬｂが供給される。すなわち、ａ系統のＭＯＳトランジスタＴ１およびｂ系統のＭＯＳトランジスタＴ２はそれぞれのアナログスイッチ制御信号ＢＬａ，ＢＬｂに基づいて互いに独立してオン、オフする。
【００２２】
特に限定しないが、充放電の負荷としてデータバス線３２に接続された複数の画素セル４は、ｎチャネルＭＯＳトランジスタ（ＴＦＴ）よりなるスイッチング素子（アクティブ素子）４１、液晶セル４２および蓄積容量４３により構成されている。図１または図２において、符号４４はゲートバス線であり、またＶｂｓはデータバス線３２の信号電位である。
【００２３】
つぎに、上述したアナログスイッチ３の動作について説明する。図１に示すように、正フレーム期間になって、入力信号が負極性信号ＶＬから正極性信号ＶＨに立ち上がると、信号入力線３１の電位がデータバス線３２よりも高くなるので、アナログスイッチ３を構成する２個のＭＯＳトランジスタＴ１，Ｔ２は、その信号入力側がドレイン電極（Ｄ）となり、信号出力側がソース電極（Ｓ）となる。このとき、ａ系統およびｂ系統の各ブロック線３３ａ，３３ｂを介してａ系統のＭＯＳトランジスタＴ１およびｂ系統のＭＯＳトランジスタＴ２にそれぞれアナログスイッチ制御信号ＢＬａ，ＢＬｂが供給され、それによって両トランジスタＴ１，Ｔ２がオン状態となる。したがって、正極性信号ＶＨの入力により、データバス線３２はａ系統およびｂ系統の２つのＭＯＳトランジスタＴ１，Ｔ２を電流パスとして充電される。
【００２４】
一方、図２に示すように、負フレーム期間になって、入力信号が正極性信号ＶＨから負極性信号ＶＬに立ち下がると、信号入力線３１の電位がデータバス線３２よりも低くなるので、ａ系統およびｂ系統のＭＯＳトランジスタＴ１，Ｔ２は、その信号入力側がソース電極（Ｓ）となり、信号出力側がドレイン電極（Ｄ）となる。このときには、ａ系統のブロック線３３ａにアナログスイッチ制御信号ＢＬａが供給されるだけであるため、ａ系統のＭＯＳトランジスタＴ１のみがオン状態となる。ｂ系統のＭＯＳトランジスタＴ２はオフ状態のままである。したがって、負極性信号ＶＬの入力により、データバス線３２はａ系統のＭＯＳトランジスタＴ１のみを電流パスとして放電される。このように、オン状態となるＭＯＳトランジスタの数をフレームごとに調整することにより、単一極性アナログスイッチ３の充放電能力の差を補正する。
【００２５】
図３は、アナログスイッチの他の例を示す回路図である。図３に示すアナログスイッチ５は、３個以上の単一極性のＭＯＳトランジスタを並列に接続した構成となっている。すなわち、たとえば第１、第２、第３、・・・、第ｍ、第ｍ＋１、・・・、第ｎのｎ個のｎチャネルＭＯＳトランジスタＴ１〜Ｔｎについて、それぞれのソース（Ｓ）またはドレイン（Ｄ）となる２つの電極のうちの一方は信号入力線３１に共通接続されており、もう一方はデータバス線３２に共通接続されている。第１〜第ｍのＭＯＳトランジスタＴ１〜Ｔｍはａ系統であり、第ｍ＋１〜第ｎのＭＯＳトランジスタＴｍ＋１〜Ｔｎはｂ系統である。つまり、第１〜第ｍのＭＯＳトランジスタＴ１〜Ｔｍの各ゲート電極はａ系統のブロック線３３ａに接続されている。また、第ｍ＋１〜第ｎのＭＯＳトランジスタＴｍ＋１〜Ｔｎの各ゲート電極はｂ系統のブロック線３３ｂに接続されている。ただし、ｍ＜ｎである。
【００２６】
図４は、図３に示す構成のアナログスイッチ５の動作を説明するための図表である。正フレームにおいては、ａ系統およびｂ系統の両方のブロック線３３ａ，３３ｂにそれぞれアナログスイッチ制御信号ＢＬａ，ＢＬｂが供給され、第１〜第ｎのＭＯＳトランジスタＴ１〜Ｔｎがオン状態となる。このときの総チャネル幅ＷＨはＷ１＋Ｗ２＋・・・＋Ｗｍ＋・・・＋Ｗｎとなる。また、総駆動電流はＩ１＋Ｉ２＋・・・＋Ｉｍ＋・・・＋Ｉｎとなる。ここで、第ｋのＭＯＳトランジスタのチャネル幅および駆動電流をそれぞれＷｋおよびＩｋとする（ｋ＝１、２、・・・、ｎ）。負フレームにおいては、ａ系統のブロック線３３ａにのみアナログスイッチ制御信号ＢＬａが供給される。それによって、第１〜第ｍのＭＯＳトランジスタＴ１〜Ｔｍがオン状態となり、総チャネル幅ＷＨはＷ１＋Ｗ２＋・・・＋Ｗｍ、総駆動電流はＩ１＋Ｉ２＋・・・＋Ｉｍとなる。したがって、負フレームよりも正フレームのときのほうが総チャネル幅が大きくなる。
【００２７】
図５および図６は、アナログスイッチ制御信号ＢＬａ，ＢＬｂとゲート走査信号Ｖｇとの関係を説明するための波形図である。水平期間Ｔｈはゲートオン期間Ｔｇとブランク期間Ｔｂｋとから構成される。ゲートオン期間Ｔｇにおいて、ゲート走査信号Ｖｇがゲートバス線に印加され、ある一行の画素セル群のスイッチング素子（ＴＦＴ）がオン状態となる。そして、図５（ａ）〜（ｃ）に示すように正フレームのときには、ａ系統およびｂ系統の両方のアナログスイッチ制御信号ＢＬａ，ＢＬｂが同じタイミングでゲートオン期間Ｔｇよりも短い期間（Ｔａ、Ｔｂ）供給される。それによって、ａ系統およびｂ系統のＭＯＳトランジスタがオン状態となり、２つの電流パスを用いた充電状態になる。一方、図６（ａ）〜（ｃ）に示すように負フレームにおいては、ａ系統のアナログスイッチ制御信号ＢＬａは供給されるが、ｂ系統のアナログスイッチ制御信号ＢＬｂは供給されない。したがって、ａ系統のＭＯＳトランジスタのみがオン状態となり、一つの電流パスを用いた放電状態となる。
【００２８】
図７は、アナログスイッチを構成するＭＯＳトランジスタの正フレームおよび負フレームにおける電流−電圧特性を模式的に示す特性図である。図７において、縦軸はドレイン電流Ｉｄｓであり、横軸はドレイン−ソース間電圧Ｖｄｓである。また、パラメータはゲート電圧Ｖｇｓであり、その変化範囲は４〜１３Ｖ（ステップ幅：１Ｖ）である。充電状態におけるＭＯＳトランジスタの電流−電圧特性を実線で示し、放電状態におけるＭＯＳトランジスタの電流−電圧特性を破線で示す。
【００２９】
図７に示すように、負フレームではＭＯＳトランジスタが放電状態にあるため、ゲート電圧Ｖｇｓは不変であり、ドレイン−ソース間電圧Ｖｄｓのみが変化する。この場合、ドレイン電流（放電電流）Ｉｄｓは図７に点線ａ）で示す軌跡に沿って変化する。一方、正フレームではＭＯＳトランジスタは充電状態にあるため、ゲート電圧Ｖｇｓおよびドレイン−ソース間電圧Ｖｄｓの両方が変化する。この場合、ドレイン電流（充電電流）Ｉｄｓは図７に破線ｂ）で示す軌跡に沿って変化する。なお、比較のため、図３５に示す従来構成におけるドレイン電流（充電電流）Ｉｄｓの変化の軌跡を図７に点線ｃ）で示す。このように、充放電状態に応じてアナログスイッチのＤＣ駆動能力を調整する。アナログスイッチがｎチャネルＭＯＳトランジスタで構成される場合には充電時のＤＣ駆動能力を大きくする。
【００３０】
図８は正フレームにおける充放電特性を模式的に示す特性図である。図８において、アナログスイッチがｎチャネルＭＯＳトランジスタで構成される場合、正フレームの充電期間においてアナログスイッチの駆動能力を大きくすることによって、従来構成のアナログスイッチよりも、目標電圧に到達するまでの充電時間が短くなる。したがって、従来はアナログスイッチのオン期間Ｔａで目標電圧ＶＨに到達することができなかったが、本実施の形態では目標電圧ＶＨに到達することができる。図９は負フレームにおける放電特性を模式的に示す図面である。放電時には、アナログスイッチのオン期間Ｔａで目標電圧ＶＬに到達することができる。
【００３１】
図１０は入力信号の波形（図１０（ａ））とアナログスイッチ出力信号の波形（図１０（ｂ））を模式的に示す図である。図１０において、アナログスイッチがｎチャネルＭＯＳトランジスタで構成される場合、従来は、正フレーム（Ｔｆｈ）においてアナログスイッチの出力電圧がΔＶＨだけ低くなり、負フレーム（Ｔｆｌ）における出力電圧ＶＬの振幅と異なってしまう。それに対して、本実施の形態ではアナログスイッチの充電能力を補正することによって、正フレーム（Ｔｆｈ）におけるアナログスイッチの出力電圧がＶＨとなる。それによって、信号振幅のフレーム依存性がなくなり、フレームによらずほぼ一定の信号振幅を得ることができる。
【００３２】
図１１は、従来（図１１（ａ））と本発明の実施の形態（図１１（ｂ））との比較をまとめた模式図である。図１１（ａ）および（ｂ）に示すように、本実施の形態ではアナログスイッチの正フレームにおける透過率（電圧振幅の関数）ＴＨと負フレームにおける透過率ＴＬとがほぼ同じになり、フリッカの発生が抑制される。
【００３３】
図１２に、正フレームにおけるアナログスイッチの透過率Ｔと印加電圧Ｖとの関係を模式的に示す。また、図１３に、負フレームにおけるアナログスイッチの透過率Ｔと印加電圧Ｖとの関係を模式的に示す。ここで、本実施の形態において採用することができる駆動方式について簡単に説明する。なお、この駆動方式の説明においては、便宜上、第１フレームを正フレームとし、第２フレームを負フレームとする。また、図１４〜図２１に模式的に示す表示部において、正のデータを“＋”で表し、負のデータを“−”で表す。図１４および図１５はフレーム反転方式について説明するための模式図である。
【００３４】
フレーム反転方式では、図１４に示すように正フレームにおいて全表示画素に正のデータ（ＶＨ）を送り、図１５に示すように負フレームにおいて全表示画素に負のデータを送ることにより、データ反転が実現される。図１６および図１７はデータライン反転方式（縦ライン反転方式）について説明するための模式図である。データライン反転方式では、図１６に示すように正フレームにおいて奇数画素列に正のデータ（ＶＨ）を送り、かつ偶数画素列に負のデータ（ＶＬ）を送る。負フレームにおいては、図１７に示すように奇数画素列に負のデータ（ＶＬ）を送り、かつ偶数画素列に正のデータ（ＶＨ）を送る。
【００３５】
図１８および図１９はゲートライン反転方式（横ライン反転方式）について説明するための模式図である。ゲートライン反転方式では、図１８に示すように正フレームにおいて奇数画素行に正のデータ（ＶＨ）を送り、かつ偶数画素行に負のデータ（ＶＬ）を送る。負フレームにおいては、図１９に示すように奇数画素行に負のデータ（ＶＬ）を送り、かつ偶数画素行に正のデータ（ＶＨ）を送る。図２０および図２１はドット反転方式について説明するための模式図である。ドット反転方式では、図２０に示すように隣接する画素のデータが互いに反転するように正のデータと負のデータを送り、さらにその状態を図２１に示すようにフレームごとに反転させる。
【００３６】
本実施の形態では、上述した４種の反転方式のいずれにも対応可能であるが、ここまではフレーム反転方式に基づいて説明していたので、他の３つの反転方式では若干説明内容が異なる。たとえば、データライン反転方式では“＋”となっているデータラインを充電状態とし、“−”となっているデータラインを放電状態として制御する。また、ゲートライン反転方式では“＋”となっているゲートラインを充電状態とし、“−”となっているゲートラインを放電状態として制御する。また、ドット反転方式では“＋”となっている画素を充電状態とし、“−”となっている画素を放電状態として制御する。
【００３７】
つぎに、本発明の実施の形態にかかる液晶表示装置を低温ｐ−ＳｉＴＦＴで構成した例について説明する。図２２は、本発明の実施の形態にかかる液晶表示装置を構成するＴＦＴ基板の概略構成を示す全体図である。ここで、ＴＦＴ基板とは、ガラスまたはプラスティック製の基板上に、表示部を構成するＴＦＴアレイや画素電極、およびドライバ等の周辺回路を形成したものである。液晶表示装置は、このＴＦＴ基板と、対向電極を備えた対向基板（図示せず）との間に液晶層が封入された構成となる。
【００３８】
図２２に示すように、ＴＦＴ基板６は、マトリクス状に配置された複数の画素セル６１からなる表示部６２、（単一極性）データドライバ６３、（単一極性）ゲートドライバ６４、複数のアナログスイッチ６５からなるアナログスイッチ部６６、静電防止／リペア／予備充電回路６７、および入力端子部６８を備えている。ここで、各画素セル６１のスイッチング素子であるＴＦＴ、データドライバ６３を構成するＴＦＴ、ゲートドライバ６４を構成するＴＦＴ、各アナログスイッチ６５を構成するＴＦＴ、および静電防止／リペア／予備充電回路６７を構成するＴＦＴなど、ＴＦＴ基板６上に形成されているすべてのＴＦＴは低温ｐ−Ｓｉでできており、かつ同一の極性（ｎチャネルまたはｐチャネル）である。以下の説明において、特に限定しないが、このＴＦＴ基板６を用いた液晶表示装置はたとえばデータライン反転方式により駆動されるとする。
【００３９】
図２３は液晶表示装置の要部の縦断面図である。図２３に示すように、液晶表示装置は、画素ＴＦＴ６１１と画素電極６１２からなるＴＦＴアレイおよび上述したデータドライバ６３やゲートドライバ６４等の周辺回路を備えたＴＦＴ基板６と、対向電極７１やブラックマトリクス７２やカラーフィルタ７３を備えた対向基板７との間に、液晶８がシール８１により封入された構成となっている。図２３において、符号８２および８３は配向膜であり、符号８４および８５は偏向板等の光学フィルムであり、符号８６および８７は平坦化絶縁膜である。
【００４０】
図２４はアナログスイッチ６５の構成の一例を示す回路図である。このアナログスイッチ６５は図１または図２に示すアナログスイッチ３と同様の構成である。すなわち、信号入力側と信号出力側との間に、ａ系統のＭＯＳトランジスタＴ１とｂ系統のＭＯＳトランジスタＴ２とが並列に接続され、かつａ系統およびｂ系統のＭＯＳトランジスタＴ１，Ｔ２の各ゲート電極がそれぞれａ系統のアナログスイッチ制御信号ＢＬａの供給端子およびｂ系統のアナログスイッチ制御信号ＢＬｂの供給端子に接続されている。
【００４１】
図２５は画素セル６１の構成の一例を示す回路図である。画素セル６１は、ダブルゲートＴＦＴを構成する２個のＭＯＳトランジスタ６１３，６１４、液晶セル６１５および蓄積容量６１６を有する。たとえば、ＵＸＧＡフォーマットの場合、画素セル６１の数は４８００×１２００個であり、ゲートバス線４４の数は１２００本であり、データバス線３２の数は４８００本である。
【００４２】
つぎに、アナログスイッチ６５を構成するａ系統のＭＯＳトランジスタＴ１とｂ系統のＭＯＳトランジスタＴ２の極性がともにｎチャネルである場合の、データライン反転方式におけるアナログスイッチ６５の動作について説明する。図２６に示すように、正フレーム期間では、奇数番目のデータバス線Ｄｎに正極性信号が送られる。偶数番目のデータバス線Ｄｎ＋１には負極性信号が送られる。この場合、奇数番目のデータバス線Ｄｎに接続されたアナログスイッチ６５は充電状態にあり、ａ系統およびｂ系統の両方のＭＯＳトランジスタＴ１，Ｔ２がオン状態となる。偶数番目のデータバス線Ｄｎ＋１に接続されたアナログスイッチ６５は放電状態にあり、ａ系統のＭＯＳトランジスタＴ１のみがオン状態となる。
【００４３】
一方、図２７に示すように、負フレーム期間では、奇数番目のデータバス線Ｄｎに負極性信号が送られるので、このデータバス線Ｄｎに接続されたアナログスイッチ６５は放電状態にあり、ａ系統のＭＯＳトランジスタＴ１のみがオン状態となる。偶数番目のデータバス線Ｄｎ＋１には正極性信号が送られるので、このデータバス線Ｄｎ＋１に接続されたアナログスイッチ６５は充電状態にあり、ａ系統およびｂ系統の両方のＭＯＳトランジスタＴ１，Ｔ２がオン状態となる。
【００４４】
アナログスイッチ６５を構成するａ系統のＭＯＳトランジスタＴ１とｂ系統のＭＯＳトランジスタＴ２の極性がともにｐチャネルである場合にはつぎのようになる。図２８に示すように、正フレーム期間では、奇数番目のデータバス線Ｄｎに正極性信号が送られるので、このデータバス線Ｄｎに接続されたアナログスイッチ６５は充電状態にあり、ａ系統のＭＯＳトランジスタＴ１のみがオン状態となる。偶数番目のデータバス線Ｄｎ＋１には負極性信号が送られるので、このデータバス線Ｄｎ＋１に接続されたアナログスイッチ６５は放電状態にあり、ａ系統およびｂ系統の両方のＭＯＳトランジスタＴ１，Ｔ２がオン状態となる。
【００４５】
一方、図２９に示すように、負フレーム期間では奇数番目のデータバス線Ｄｎに負極性信号が送られるので、このデータバス線Ｄｎに接続されたアナログスイッチ６５は放電状態にあり、ａ系統およびｂ系統の両方のＭＯＳトランジスタＴ１，Ｔ２がオン状態となる。偶数番目のデータバス線Ｄｎ＋１には正極性信号が送られるので、このデータバス線Ｄｎ＋１に接続されたアナログスイッチは充電状態にあり、ａ系統のＭＯＳトランジスタＴ１のみがオン状態となる。
【００４６】
図３０はアナログスイッチの具体的なレイアウトの一例を示す図である。図３０に示す例では、たとえばＡＳＷ１〜ＡＳＷ４の４個のアナログスイッチが４本のデータバス線に一つずつ接続されており、各データバス線に入力信号（ビデオ信号）を供給する。４個のアナログスイッチＡＳＷ１〜ＡＳＷ４は８個のアナログスイッチ制御信号ＢＬ１ａ〜ＢＬ４ａ，ＢＬ１ｂ〜ＢＬ４ｂによって制御される。１組のアナログスイッチを構成するｎチャネルＭＯＳトランジスタの総チャネル幅は４００×２μｍである。充電状態のときのチャネル幅は８００μｍであり、放電状態のときには４００μｍのチャネル幅となる。
【００４７】
図３１および図３２はブロック順次駆動方式におけるアナログスイッチ制御信号のタイミング図である。図３１に示すように、正フレームのときには、ゲートオン期間ＴｇにおいてアナログスイッチＡＳＷ１〜ＡＳＷ４にａ系統のアナログスイッチ制御信号ＢＬ１ａ〜ＢＬ４ａを順次供給するとともに、ａ系統のアナログスイッチ制御信号ＢＬ１ａおよびＢＬ３ａに同期してｂ系統のアナログスイッチ制御信号ＢＬ１ｂ，ＢＬ３ｂを供給する。図３２に示すように、負フレームのときには、ゲートオン期間ＴｇにおいてアナログスイッチＡＳＷ１〜ＡＳＷ４にａ系統のアナログスイッチ制御信号ＢＬ１ａ〜ＢＬ４ａを順次供給するとともに、ａ系統のアナログスイッチ制御信号ＢＬ２ａおよびＢＬ４ａに同期してｂ系統のアナログスイッチ制御信号ＢＬ２ｂ，ＢＬ４ｂを供給する。
【００４８】
上述した実施の形態によれば、各データバス線３２の信号入力側に、複数の同一極性のＭＯＳトランジスタＴ１，Ｔ２を並列に接続した構成のアナログスイッチ３が接続されており、充電状態のときと放電状態のときとでアナログスイッチ３のオンするトランジスタの数が変わり、チャネル幅が調整されるので、アナログスイッチ３の、画素セル４への充電電流を流す駆動能力と画素セル４からの放電電流を流す駆動能力とがほぼ同じになる。したがって、単一極性のアナログスイッチを用いた液晶表示装置においてフリッカを低減することができ、ＣＭＯＳ型駆動回路と同等の良好な表示特性を得ることができる。また、ＴＦＴ基板６上の表示部６２や周辺回路を構成するトランジスタを単一極性のＴＦＴで構成することができ、それによって表示性能を損なわずに製造プロセスの簡略化およびコスト削減を図ることができる。
【００４９】
以上において本発明は種々変更可能である。たとえばアナログスイッチを構成するＭＯＳトランジスタ（ＴＦＴ）の数は３個以上でもよい。また、本発明はフレーム反転方式やデータライン反転方式以外にも、ゲートライン反転やドット反転の駆動方式にも適用できる。また、データドライバやゲートドライバはＴＦＴ基板６上に形成されていなくてもよい。つまり、本発明は周辺回路一体型の液晶表示装置に限らない。
【００５０】
（付記１）表示部に設けられた複数のデータバス線と、
前記データバス線の信号入力側にそれぞれ接続され、かつそれぞれの前記データバス線への入力信号の対向電極電位に対する極性に応じて駆動能力の調整が可能な複数のアナログスイッチと、
前記アナログスイッチを駆動するデータドライバと、
を具備することを特徴とする液晶表示装置。
【００５１】
（付記２）表示部に設けられた複数のデータバス線と、
前記データバス線の信号入力側にそれぞれ接続され、かつ表示フレームごとに駆動能力の調整が可能な複数のアナログスイッチと、
前記アナログスイッチを駆動するデータドライバと、
を具備することを特徴とする液晶表示装置。
【００５２】
（付記３）前記アナログスイッチは、当該アナログスイッチを流れる電流の向きに応じてチャネル幅の調整が可能なスイッチであることを特徴とする付記１または２に記載の液晶表示装置。
【００５３】
（付記４）前記アナログスイッチは並列に接続された複数の同一極性のＭＯＳトランジスタで構成され、当該アナログスイッチを流れる電流の向きに応じてオンするトランジスタの数が変わることを特徴とする付記３に記載の液晶表示装置。
【００５４】
（付記５）前記データドライバは、ブロック順次駆動方式により複数の前記アナログスイッチを順次選択して駆動させるための制御信号を、それぞれの前記データバス線への入力信号の対向電極電位に対する極性に応じて変化させることを特徴とする付記１または２に記載の液晶表示装置。
【００５５】
（付記６）前記データドライバは、ブロック順次駆動方式により複数の前記アナログスイッチを順次選択して駆動させるための制御信号を表示フレームごとに変化させることを特徴とする付記１または２に記載の液晶表示装置。
【００５６】
（付記７）前記アナログスイッチはｎチャネルＭＯＳトランジスタで構成されることを特徴とする付記１〜６のいずれか一つに記載の液晶表示装置。
【００５７】
（付記８）前記アナログスイッチはｐチャネルＭＯＳトランジスタで構成されることを特徴とする付記１〜６のいずれか一つに記載の液晶表示装置。
【００５８】
（付記９）表示部に設けられた複数のゲートバス線を駆動するゲートドライバをさらに具備し、
前記表示部、前記アナログスイッチ、前記データドライバおよび前記ゲートドライバは同一基板上に配置され、かつ前記表示部、前記アナログスイッチ、前記データドライバおよび前記ゲートドライバのそれぞれを構成するＭＯＳトランジスタは同一極性であることを特徴とする付記１〜８のいずれか一つに記載の液晶表示装置。
【００５９】
（付記１０）前記ＭＯＳトランジスタは低温ポリシリコンよりなる薄膜トランジスタであることを特徴とする付記９に記載の液晶表示装置。
【００６０】
（付記１１）表示部に設けられた複数のデータバス線の信号入力側にそれぞれ、並列に接続されたｎ個のｎチャネルＭＯＳトランジスタよりなるアナログスイッチが接続されており、前記各アナログスイッチは、当該データバス線への入力信号が対向電極電位に対して正極性であるときにｎ個の前記ｎチャネルＭＯＳトランジスタがオンし、一方、当該データバス線への入力信号が対向電極電位に対して負極性であるときにｍ個の前記ｎチャネルＭＯＳトランジスタがオンするように制御されることを特徴とする液晶表示装置。ただし、ｍ＜ｎである。
【００６１】
（付記１２）表示部に設けられた複数のデータバス線の信号入力側にそれぞれ、並列に接続されたｎ個のｐチャネルＭＯＳトランジスタよりなるアナログスイッチが接続されており、前記各アナログスイッチは、当該データバス線への入力信号が対向電極電位に対して正極性であるときにｍ個の前記ｐチャネルＭＯＳトランジスタがオンし、一方、当該データバス線への入力信号が対向電極電位に対して負極性であるときにｎ個の前記ｐチャネルＭＯＳトランジスタがオンするように制御されることを特徴とする液晶表示装置。ただし、ｍ＜ｎである。
【００６２】
（付記１３）ｍ＝１、ｎ＝２であることを特徴とする付記１１または１２に記載の液晶表示装置。
【００６３】
【発明の効果】
本発明によれば、入力信号の極性に応じて、アナログスイッチを構成する複数の単一極性ＭＯＳトランジスタのうちのオンするトランジスタの数が異なるので、単一極性のアナログスイッチの、画素セルへの充電電流を流す駆動能力と画素セルからの放電電流を流す駆動能力との非対称性を解消することができる。したがって、単一極性のアナログスイッチを用いた液晶表示装置においてフリッカを低減することができ、ＣＭＯＳ型駆動回路と同等の良好な表示特性を得ることができる。
【００６４】
また、同一基板上に作製される表示部、アナログスイッチ、データドライバおよびゲートドライバのそれぞれを構成するトランジスタを単一極性のＴＦＴで構成することによって、表示性能を損なわずに製造プロセスの簡略化およびコスト削減を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる液晶表示装置の要部の構成および動作を示す回路図である。
【図２】本発明の実施の形態にかかる液晶表示装置の要部の構成および動作を示す回路図である。
【図３】本発明の実施の形態にかかる液晶表示装置のアナログスイッチの他の例を示す回路図である。
【図４】図３に示すアナログスイッチの動作を説明するための図表である。
【図５】アナログスイッチ制御信号とゲート走査信号との関係を説明するための波形図である。
【図６】アナログスイッチ制御信号とゲート走査信号との関係を説明するための波形図である。
【図７】アナログスイッチを構成するＭＯＳトランジスタの正フレームおよび負フレームにおける電流−電圧特性を模式的に示す特性図である。
【図８】正フレームにおける充放電特性を模式的に示す特性図である。
【図９】負フレームにおける充放電特性を模式的に示す特性図である。
【図１０】入力信号とアナログスイッチ出力信号の波形を模式的に示す図である。
【図１１】本実施の形態と従来との比較をまとめた模式図である。
【図１２】アナログスイッチの正フレームにおける透過率と印加電圧との関係を模式的に示す特性図である。
【図１３】アナログスイッチの負フレームにおける透過率と印加電圧との関係を模式的に示す特性図である。
【図１４】フレーム反転方式について説明するための模式図である。
【図１５】フレーム反転方式について説明するための模式図である。
【図１６】データライン反転方式について説明するための模式図である。
【図１７】データライン反転方式について説明するための模式図である。
【図１８】ゲートライン反転方式について説明するための模式図である。
【図１９】ゲートライン反転方式について説明するための模式図である。
【図２０】ドット反転方式について説明するための模式図である。
【図２１】ドット反転方式について説明するための模式図である。
【図２２】本発明の実施の形態にかかる液晶表示装置を構成するＴＦＴ基板の概略構成を示す全体図である。
【図２３】本発明の実施の形態にかかる液晶表示装置の要部の構成を示す縦断面図である。
【図２４】図２２に示すＴＦＴ基板に作製されたアナログスイッチの構成の一例を示す回路図である。
【図２５】図２２に示すＴＦＴ基板に作製された画素セルの構成の一例を示す回路図である。
【図２６】データライン反転方式におけるアナログスイッチの動作を説明するための図である。
【図２７】データライン反転方式におけるアナログスイッチの動作を説明するための図である。
【図２８】データライン反転方式におけるアナログスイッチの動作を説明するための図である。
【図２９】データライン反転方式におけるアナログスイッチの動作を説明するための図である。
【図３０】アナログスイッチの具体的なレイアウトの一例を示す図である。
【図３１】ブロック順次駆動方式におけるアナログスイッチ制御信号のタイミング図である。
【図３２】ブロック順次駆動方式におけるアナログスイッチ制御信号のタイミング図である。
【図３３】液晶表示装置の一般的な交流駆動方法であるフレーム反転駆動法について説明するための図である。
【図３４】フレーム反転駆動法における表示信号レベルの変化について説明するための図である。
【図３５】従来の単一極性のｐ−ＳｉＴＦＴで構成した液晶表示装置におけるアナログスイッチの構成および充電時の動作原理について説明するための図である。
【図３６】従来の単一極性のｐ−ＳｉＴＦＴで構成した液晶表示装置におけるアナログスイッチの構成および放電時の動作原理について説明するための図である。
【図３７】図３６に示す液晶表示装置の負フレームにおけるデータバス線電位の経時変化を模式的に示す図である。
【図３８】図３６に示す液晶表示装置の正フレームにおけるデータバス線電位の経時変化を模式的に示す図である。
【図３９】図３６に示す液晶表示装置の入力信号とアナログスイッチ出力信号の波形を模式的に示す図である。
【図４０】単一極性ＴＦＴよりなる液晶表示装置の欠点および利点をＣＭＯＳ型のＴＦＴよりなる液晶表示装置と比較して示す図表である。
【符号の説明】
Ｔ１，Ｔ２  ＭＯＳトランジスタ（ＴＦＴ）
３，５，６５  アナログスイッチ
３２  データバス線
６２  表示部
６３  データドライバ
６４  ゲートドライバ
【図１】
0004518717.tif 000002
【図２】
0004518717.tif 000003
【図３】
0004518717.tif 000004
【図４】
0004518717.tif 000005
【図５】
0004518717.tif 000006
【図６】
0004518717.tif 000007
【図７】
0004518717.tif 000008
【図８】
0004518717.tif 000009
【図９】
0004518717.tif 000010
【図１０】
0004518717.tif 000011
【図１１】
0004518717.tif 000012
【図１２】
0004518717.tif 000013
【図１３】
0004518717.tif 000014
【図１４】
0004518717.tif 000015
【図１５】
0004518717.tif 000016
【図１６】
0004518717.tif 000017
【図１７】
0004518717.tif 000018
【図１８】
0004518717.tif 000019
【図１９】
0004518717.tif 000020
【図２０】
0004518717.tif 000021
【図２１】
0004518717.tif 000022
【図２２】
0004518717.tif 000023
【図２３】
0004518717.tif 000024
【図２４】
0004518717.tif 000025
【図２５】
0004518717.tif 000026
【図２６】
0004518717.tif 000027
【図２７】
0004518717.tif 000028
【図２８】
0004518717.tif 000029
【図２９】
0004518717.tif 000030
【図３０】
0004518717.tif 000031
【図３１】
0004518717.tif 000032
【図３２】
0004518717.tif 000033
【図３３】
0004518717.tif 000034
【図３４】
0004518717.tif 000035
【図３５】
0004518717.tif 000036
【図３６】
0004518717.tif 000037
【図３７】
0004518717.tif 000038
【図３８】
0004518717.tif 000039
【図３９】
0004518717.tif 000040
【図４０】
0004518717.tif 000041