(57)【特許請求の範囲】
【請求項１】
少なくとも二つのマイクロフォン（２ａ，２ｂ）のための少なくとも二つのマイクロフォンチャネル（１ａ，１ｂ）および少なくとも一つのプログラム可能なまたはプログラム制御のディジタル信号プロセッサ(5)を持つ，少なくとも全方向指向性を含む複数の指向性パターンを提供するビーム形成特性を有する補聴器であり，
上記マイクロフォンチャネル（１ａ，１ｂ）のそれぞれは，
上記マイクロフォンからのアナログ音声信号をディジタル音声データに変換して，ディジタル音声データを高クロック周波数の１ビットストリームで出力するシグマ−デルタタイプのアナログ／ディジタル変換器（３ａ，３ｂ），および
上記アナログ／ディジタル変換器から出力されるディジタル音声データを表す高クロック周波数の１ビットストリームを，低クロック周波数のディジタルワード列に変換するディジタルローパスフィルタ／デシメータ(4)を含み，
上記少なくとも二つのマイクロフォンチャネル（１ａ，１ｂ）の少なくとも一つは，上記アナログ／ディジタル変換器と上記ディジタルローパスフィルタ／デシメータとの間に接続された制御可能な遅延装置(6) を含み，
上記遅延装置(6) は上記ディジタル信号プロセッサ(5) によって制御可能であることを特徴とする，
ビーム形成特性を有する補聴器。
【請求項２】
上記遅延装置(6) は，上記シグマ−デルタタイプのアナログ／ディジタル変換器（ＡＤＣ；３）内に内蔵されていることを特徴とする，請求項１に記載のビーム形成特性を有する補聴器。
【請求項３】
一次のシグマ−デルタ変換器が，上記少なくとも二つのマイクロフォンチャネルに使用されることを特徴とする，請求項１または２に記載のビーム形成特性を有する補聴器。
【請求項４】
二次またはより高次のシグマ−デルタ変換器が，上記少なくとも二つのマイクロフォンチャネルに使用されることを特徴とする，請求項１または２に記載のビーム形成特性を有する補聴器。
【請求項５】
上記シグマ−デルタタイプのアナログ／ディジタル変換器(3) 用クロック周波数は１ＭＨｚ以上の周波数域であり，上記ディジタルワード列用の上記低周波数は10ＫＨｚから50ＫＨｚの周波数域であることを特徴とする，請求項１から請求項３に記載のビーム形成特性を有する補聴器。
【請求項６】
上記少なくとも一つの遅延装置は，上記ビットストリーム信号が上記ディジタルローパスフィルタ／デシメータに達するより前に，上記ビットストリーム信号に各種遅延を与えるためのプログラム可能なまたはプログラム制御のタップ付きシフトレジスタを含むことを特徴とする，請求項１に記載のビーム形成特性を有する補聴器。
【請求項７】
上記少なくとも二つのマイクロフォンチャネルの出力信号は，上記出力信号に対する更なる処理またはフィルタリングを含むディジタル信号プロセッサに直接に結合されていることを特徴とする，請求項１から請求項６に記載のビーム形成特性を有する補聴器。
【請求項８】
上記少なくとも二つのマイクロフォンチャネルの出力信号は，上記ディジタル信号プロセッサを制御するために加算回路(7) で結合されることを特徴とする，請求項１から請求項６に記載のビーム形成特性を有する補聴器。
【請求項９】
上記少なくとも二つのマイクロフォンチャネル（１ａ，１ｂ）のそれぞれのシグマ−デルタ変換器（３ａ，３ｂ）は，制御可能な遅延装置（６ａ，６ｂ）を含むことを特徴とする，請求項１に記載のビーム形成特性を有する補聴器。
【請求項１０】
上記少なくとも二つのマイクロフォンチャネルの一つは上記加算回路(7)に接続され，
上記少なくとも二つのマイクロフォンチャネルの他の一つは積算段(8) の第一入力に接続され，上記積算段(8) の出力は上記加算回路(7) に接続され，
上記積算段(8) の第二入力は上記ディジタル信号プロセッサ(5) によって制御されることを特徴とする，請求項８に記載のビーム形成特性を有する補聴器。
【請求項１１】
上記制御可能な遅延装置の出力は，少なくとも一つの上記ディジタル信号プロセッサ(5) の入力側に接続された結合回路内で結合されていることを特徴とする，請求項１に記載のビーム形成特性を有する補聴器。
【請求項１２】
上記少なくとも二つのマイクロフォンチャネルの少なくとも一つは，二つのディジタルローパスフィルタ／デシメータに作用する少なくとも二つの並列接続された遅延装置を含むシグマ−デルタタイプのアナログ／ディジタル変換器を備え，
上記すべてのディジタルローパスフィルタ／デシメータからの出力は，上記少なくとも一つのディジタル信号プロセッサの入力側に接続された結合回路内で結合されるか，または，個々のまたは別個の信号として直接上記信号プロセッサに接続されることを特徴とする，請求項１に記載のビーム形成特性を有する補聴器。
【請求項１３】
上記信号プロセッサを制御するための遠隔制御装置を更に含むビーム形成特性を有する補聴器であって，上記信号プロセッサが各種遅延を与えるための少なくとも一つの上記遅延装置に対して作動することによって，上記少なくとも二つのマイクロフォンの各種ビーム形成が方向づけられることを特徴とする，請求項１に記載のビーム形成特性を有する補聴器。
【発明の詳細な説明】
【０００１】
この発明は，請求項１の前文に記載のビーム形成特性（beam forming properties ）を有する補聴器に関する。
【０００２】
空間的に離れている少なくとも二つのマイクロフォンを使用したビーム（有効可聴範囲）形成は古くから知られている。
【０００３】
【発明の背景】
EP 0820210 A2 は以下のようなマイクロフォン特性によるビーム形成のための方法と装置を開示している。空間的に離れている少なくとも二つのマイクロフォンによって，音響信号の入射方向に依存した所定の増幅特性が得られる。即ち，２つのマイクロフォンの出力信号に基づいて相互遅延信号が繰り返し決定され，２つのマイクロフォンの受信遅延に従って，出力信号の一つがフィルタされる。このようにして，フィルタリング転送特性が相互遅延信号に依存して制御される。フィルタリングの出力信号は電気受信信号として使用される。
【０００４】
したがって，原則的に，二つのマイクロフォンの二つの出力信号の間の時間遅延または位相後れがビーム形成処理に使用される。
【０００５】
ディジタル補聴器では，例えば，通常32マイクロ秒のサンプリング周波数で等分された時間差で，単一サンプルが取り出される。二つ以上のマイクロフォン間の所望の遅延時間は，典型的には32マイクロ秒よりも短かく，例えば，15マイクロ秒である。単一サンプルによって得られる遅延時間よりも短い遅延時間を得る方法として，ある遅延時間を持つ二つの信号間のＤＳＰ補間信号値を得，それらの遅延サンプル値をその後の処理において使用することがある。しかしながら，この方法は多くの計算が必要であり，ＤＳＰの貴重な領域および処理能力を使う。
【０００７】
しかし，指向性補聴器におけるビーム形成特性をアクティブ制御することによって，発生し得るこの遅延時間は，サンプル周波数および従来のシフトレジスタ技術に立脚するものについては，長すぎて有用ではなかった。
【０００８】
１マイクロ秒程度の短いサンプル遅延を実現するためには，従来技術は使用できない。
【０００９】
したがって，この発明の目的は，ビーム形成特性を持つ新しい補聴器を作成することである。この補聴器では，少なくとも二つのマイクロフォンを有する補聴器の入力信号の少なくとも一つについての遅延時間のアクティブ制御を，アクティブなビーム形成に使用することができる。このような補聴器によって，補聴器における多数の様々な方向づけ（オリエンテーション）が，アクティブ（能動的）かつ制御可能に実現できる。
【００１０】
特に，高速サンプリングレートを使用すると，時間間隔が短いのでサンプルがそのまま使用でき，所望の短さの遅延が得られる。
【００１１】
例えば１ＭＨｚのサンプリングレートまたはクロック周波数のシグマ−デルタ変換器を用いる場合で，複数のシグマ−デルタ変換器の一つからその変換器に対応するデシメータへのビットストリームに１ビットの調節可能かつ制御可能なディジタル遅延線を挿入することによって，１マイクロ秒刻みの遅延差を得ることができる。
【００１２】
【発明の要旨】
この目的を達成するために，ビーム形成特性を有する補聴器が開発された。この補聴器は，少なくとも二つのマイクロフォンのための少なくとも二つのマイクロフォンチャネルを持つ。上記マイクロフォンチャネルはそれぞれアナログ／ディジタル変換器と，少なくとも一つのプログラム可能なまたはプログラムされたディジタル信号プロセッサと，ディジタル／アナログ変換器と，少なくとも一個の受信機と，電力供給用の電池とを含む。
【００１３】
この発明による新しい補聴器では，上記マイクロフォンチャネルのそれぞれは，高クロック周波数の１ビットストリームを低クロック周波数のディジタルワード列に変換するためのディジタルローパスフィルタ／デシメータを含むシグマ−デルタ型アナログ／ディジタル変換器を含む。上記少なくとも二つのマイクロフォンチャネルの少なくとも一つは，上記チャネルのそれぞれの上記ディジタルローパスフィルタ／デシメータの入力側に接続された制御可能な遅延装置を含み，上記遅延装置は上記少なくとも一つの信号プロセッサによって制御可能である。
【００１４】
上記遅延装置を上記シグマ−デルタタイプのアナログ／ディジタル変換器内に内蔵すれば有利である。
【００１５】
特に重要なことは，遅延装置として，上記ビットストリーム信号が上記ディジタルローパスフィルタ／デシメータに達するより前に，各種遅延を上記ビットストリーム信号に与えるためのプログラム可能なまたはプログラム制御のタップ付きシフトレジスタを使用することである。１マイクロ秒程度の制御可能な短い遅延時間を実現するためには，シグマ−デルタＡＤＣ用に１ＭＨｚ以上の周波数域のクロック周波数を，ディジタルローパスフィルタおよびデシメータフィルタ用に10ＫＨｚから50ＫＨｚの周波数域のクロック周波数を，それぞれ使用するとよい。
【００１６】
ここで，明らかなことであるが，ビーム形成補聴器の入力側のこのような構成によって，さらに各種の可能性があり，それらは他の請求項に記載される。特に，この新しい補聴器によって，極めて高い分解能を持つ遅延が達成できる。
【００１７】
【実施例】
いくつかの実施例と添付の図面を参照してこの発明をさらに詳述する。
【００１８】
図１は，異なる４つのパターンを極座標によるグラフで示す。
【００１９】
図１ａは，極めて望ましい指向性効果を持つハイパーカルジオイド・システムを示している。図１ｂは，二つのマイクロフォンのいずれに対しても遅延のない双指向性システムで，二つのマイクロフォンは側部から直接到達する全ての音を互いに打ち消し合うのでそれゆえ，側部（90度および 270度）から直接到達する全ての音が減衰される。図１ｃに示すカルジオイドでは，正面のマイクロフォン内において，二つのマイクロフォンの入力ポート間の長手方向遅延に等しい遅延を持たなければならない。最後に，図１ｄは，全方向または球面状システムで，単一のマイクロフォン（他のマイクロフォンはオフにされている）か，または，二つのマイクロフォンの信号が加算され，減算はなされないことを示す。
【００２０】
しかし，各種遅延装置を制御することによって，他の指向性パターンを実現できる。これは，以下の図２から図７の説明から明らかになろう。
【００２１】
上記のように，この発明による補聴器を実現するにあたり，１マイクロ秒刻みの範囲内の遅延を実現するために，16ＫＨｚまたは32ＫＨｚのクロック周波数で作動する通常のアナログ／ディジタル変換器は使用できないであろう。
【００２２】
図２は，周知のタイプのシグマ−デルタタイプのアナログ／ディジタル変換器で，基本的に，加算回路，積分器，コンパレータ段（１ビットＡＤＣ），およびディジタルローパスフィルタ／デシメータフィルタ４を含む。コンパレータ段は，１ＭＨｚ以上の周波数域のクロックパルスを供給する高周波クロック発生器によって制御される。積分器の出力は１ビットＤＡＣ（１−ＢｉｔＤＡＣ）に接続され，このＤＡＣの出力は加算回路の第二の入力に接続される。ディジタルローパスフィルタとデシメータフィルタは，例えば32ＫＨｚのクロック周波数で作動し，約１ＭＨｚのクロック周波数の１ビットストリームを，例えば16ＫＨｚまたは32ＫＨｚの低周波数のデータワード列に変換する。これらのデータワードは例えば20ビット幅でよい。続いて，これらのデータワードは，通常，プログラム可能なまたはプログラム制御のディジタル信号プロセッサに供給される。
【００２３】
当然ながら，１ＭＨｚ以上の周波数域の高クロック周波数を用いてコンパレータを制御するとすれば，この発明の全ての実施例はこのようなシグマ−デルタタイプのＡＤＣを使用することになろう。
【００２４】
図３は，この発明の設計概念の第１の例を示す概略図である。
【００２５】
二つのマイクロフォンチャネル１ａ，１ｂは，マイクロフォン２ａ，２ｂ，シグマ−デルタタイプのアナログ／ディジタル変換器３ａ，３ｂを含み，これらの変換器はデータワードをプログラム可能なまたはプログラム制御のディジタル信号プロセッサ（ＤＳＰ）５に供給するためのディジタルローパスフィルタ／デシメータフィルタ４ａ，４ｂを含む。
【００２６】
一方のマイクロフォンチャネルには制御可能な遅延装置６が含まれる。この遅延装置は典型的にはマルチタップのシフトレジスタであり，ＤＳＰ５からの制御信号は，各ビットストリームサンプルがタップで取り出されてシステム内において更に転送されるより前に，ここでは，ディジタルローパスフィルタ／デシメータフィルタ４に転送されるより前に，何個の１ビット段を通るか（遅延を受けるか）を決定する。結果として，遅延時間は，例えば１ＭＨｚである逆サンプリングレートと上記１ビット段数との積に等しい。
【００２７】
シグマ−デルタＡＤＣが高分解能を持つので，遅延の基本であるクロックを使ったＤＳＰ内部における時間分解能よりも，30倍から40倍の時間分解能になり得る。通常，この設定は正面または後部からのみビーム形成を取り扱えるが，正面と後部の双方からは不可能である。ＤＳＰによって制御可能な遅延時間が制御されるので，ＤＳＰは所望の方向にビームを向けることができる。
【００２８】
図４はこの発明の他の実施例を示す。図３と同じ全てのパーツおよび要素には同じ参照番号を付し，重複説明は省略する。これは他の図にも同様で，差異のみ詳述する。
【００２９】
図４では，各マイクロフォンチャネル１ａ，１ｂは制御可能な遅延装置６ａ，６ｂを含む。これらの遅延装置は，当然ながら，独立して別々に制御可能である。二つの遅延装置が含まれているが，一方のみが制御され，他方はオフにされる。
【００３０】
ディジタルローパスフィルタ／デシメータフィルタ４ａ，４ｂの出力信号は加算回路７でまとめられてＤＳＰに送られる。したがって，両方のシグマ−デルタ変換器に制御可能な遅延時間を持たせることによって，ビーム形成処理を逆にでき，正面と後部の両方で使用できる。
【００３１】
図５は図４とあらゆる点でほぼ同一であるが，二つのマイクロフォンチャネルの下側のチャネル１ｂからの出力信号が乗算段８の第一の入力に接続され，乗算段８の第二の入力はＤＳＰからの制御入力を受ける。
【００３２】
乗算段８の出力は加算回路７の第二の入力に供給され，ＤＳＰに送られる。
【００３３】
例えば，ハイパーカルジオイド特性から全方向特性に移行することは望ましい。このために，一方または両方のマイクロフォンのためのディジタルローパスフィルタ／デシメータフィルタの後段に，乗算器８が加えられる。こうすると，ＤＳＰはサンプルと，−１と＋１との間の係数とを掛け合わせることができる。
【００３４】
図６は，二つのマイクロフォンチャネルから多数のマイクロフォンチャネルへの拡張例を示す。ここでも，制御可能な遅延装置を，一つ，二つ，または全てのチャネルに備えてもよい。全チャネルからの出力は結合回路９で結合され，結合回路９の出力はＤＳＰに送られる。この結合では，適宜，−１と＋１との間の他の係数を用いてもよい。
【００３５】
最後に，図７はこの発明による回路の他の変形例を示し，少なくとも一つのマイクロフォンチャネルは一つの遅延装置と一つのディジタルローパスフィルタ／デシメータフィルタだけでなく，これらをそれぞれ二つずつ並列に有する。これらの並列の構成を一つ以上のチャネルに，さらに，全チャネルに有することも考え得る。
【００３６】
二つ以上の遅延装置を，上記マイクロフォンチャネルの少なくとも一つに並列に使用することも可能である。それらの遅延装置はすべて，上記少なくとも一つのマイクロフォンチャネルのディジタルローパスフィルタ／デシメータフィルタに接続される。
【図面の簡単な説明】
【図１】  この発明により実現可能なビーム方向変化を示す極座標によるいくつかのグラフの概略を示す。
【図２】  シグマ−デルタタイプのアナログ／ディジタル変換器(ＡＤＣ)の全体構成の該略図である。
【図３】  この発明の第一実施例の該略図である。
【図４】  この発明の他の実施例の該略図である。
【図５】  この発明の他の実施例の該略図である。
【図６】  この発明の他の実施例の該略図である。
【図７】  この発明の他の実施例の該略図である。
【図１】
0004468588.tif 000002
【図２】
0004468588.tif 000003
【図３】
0004468588.tif 000004
【図４】
0004468588.tif 000005
【図５】
0004468588.tif 000006
【図６】
0004468588.tif 000007
【図７】
0004468588.tif 000008