(57)【特許請求の範囲】
【請求項１】
入力電圧を出力電圧に昇圧又は降圧する同期整流型ＤＣ／ＤＣコンバータであって、
前記入力電圧と前記出力電圧との比率に応じたデューティでオンオフすることにより、前記入力電圧を断続してパルス電圧に変換するスイッチングトランジスタと、
前記スイッチングトランジスタのオン駆動に同期してオフ駆動する転流用トランジスタと、
前記スイッチングトランジスタのスイッチング周期に同期したランプ波を出力するランプ波生成器と、
前記出力電圧のフィードバック信号と前記出力電圧の基準電圧とを入力するエラーアンプと、
前記ランプ波生成器から出力されるランプ波のピーク電圧を一時保持するための保持回路と、
前記保持回路に保持されたピーク電圧を不揮発性メモリに格納されている第一の値に応じて増幅する可変増幅器と、
前記ランプ波の電圧と前記エラーアンプの出力電圧とを比較し、前記ランプ波の電圧が前記エラーアンプの出力電圧未満のときに前記スイッチングトランジスタをオン駆動させるための論理信号を出力し、前記ランプ波の電圧が前記エラーアンプの出力電圧を越えるときに前記スイッチングトランジスタをオフ駆動させるための論理信号を出力する第一の比較器と、
前記可変増幅器の出力電圧と前記エラーアンプの出力電圧とを比較し、前記可変増幅器の出力電圧が前記エラーアンプの出力電圧を超えるときに前記転流用トランジスタをオン駆動させるための論理信号を出力し、前記可変増幅器の出力電圧が前記エラーアンプの出力電圧未満のときに前記転流用トランジスタをオフ駆動させるための論理信号を出力する第二の比較器と、
前記可変増幅器の出力電圧と前記ランプ波の電圧とを比較し、前記可変増幅器の出力電圧が前記ランプ波の電圧を超えるときに前記転流用トランジスタをオン駆動させるための論理信号を出力し、前記可変増幅器の出力電圧が前記ランプ波の電圧未満のときに前記転流用トランジスタをオフ駆動させるための論理信号を出力する第三の比較器と、
前記第一の比較器から出力される論理信号に遅延時間を挿入する遅延回路と、
前記遅延回路、前記第二の比較器、及び第三の比較器のそれぞれから出力される論理信号の論理積を演算する論理積演算器と、を備え、
前記スイッチングトランジスタは、前記第一の比較器から出力される論理信号に基づいてオンオフ駆動し、
前記転流用トランジスタは、前記論理積演算器から出力される論理信号に基づいてオンオフ駆動する、同期整流型ＤＣ／ＤＣコンバータ。
【請求項２】
請求項１に記載の同期整流型ＤＣ／ＤＣコンバータであって、
前記第一の値は、前記スイッチングトランジスタ及び転流用トランジスタのそれぞれのゲート電荷充放電時間の和を前記スイッチング周期の標準値と前記ランプ波の周期誤差との和で割った値を１から減じた値と同等である、同期整流型ＤＣ／ＤＣコンバータ。
【請求項３】
請求項１又は請求項２に記載の同期整流型ＤＣ／ＤＣコンバータであって、
前記遅延時間は、前記スイッチングトランジスタのゲート電荷充放電時間と同等又はそれ以上の時間である、同期整流型ＤＣ／ＤＣコンバータ。
【請求項４】
請求項１乃至請求項３のうち何れか１項に記載の同期整流型ＤＣ／ＤＣコンバータであって、
前記ランプ波生成器は、前記不揮発性メモリに格納されている第二の値に基づいて前記ランプ波の勾配を変えることによって、前記スイッチング周期の誤差を補正する、同期整流型ＤＣ／ＤＣコンバータ。
【請求項５】
請求項１乃至請求項４のうち何れか１項に記載の同期整流型ＤＣ／ＤＣコンバータであって、
前記不揮発性メモリは、通常動作時の上限値を超えた入力電圧が供給されているときに測定された前記ランプ波のピーク電圧を格納する、同期整流型ＤＣ／ＤＣコンバータ。
【請求項６】
請求項４又は請求項５に記載の同期整流型ＤＣ／ＤＣコンバータであって、
前記第二の値は、通常動作時の上限電圧を超えた入力電圧の値に前記ランプ波の設計上のピーク値を乗じた値に対して、通常動作時の設計上の入力電圧に前記通常動作時の上限電圧を超えた入力電圧が供給されているときに測定された前記ランプ波のピーク電圧を乗じた値で割った値と同等である、同期整流型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は同期整流型ＤＣ／ＤＣコンバータに関し、特に、高周波スイッチングに好適なデッドタイム制御に関する。
【背景技術】
【０００２】
携帯機器の多機能化等に伴い、携帯機器に搭載される電源回路の動作電圧は多様化しつつある。例えば、携帯電話では、ベースバンドＩＣ用電源、ＬＣＤドライバ用電源、パワーアンプモジュール用電源などがあり、それぞれの電源回路の動作電圧は異なる。バッテリから供給される電圧を各電源回路の動作電圧に変換するための電源回路として、スイッチングトランジスタと転流用トランジスタとを入力電源とグランドとの間に直列接続し、これらを相補的にオンオフ駆動することにより、転流用トランジスタに並列接続される平滑回路のキャパシタに直流電圧を供給する同期整流型ＤＣ／ＤＣコンバータが知られている。同期整流型ＤＣ／ＤＣコンバータでは、例えば、特開２００１−１１２２４１号公報等に開示されているように、スイッチングトランジスタ及び転流用トランジスタを貫通する短絡電流が流れないようにデッドタイムを制御し、電力効率を高めている。従来のデッドタイム制御方式としては、スイッチングトランジスタ及び転流用トランジスタを駆動制御するゲート信号に一定の遅延時間を挿入する方式や、或いはエラーアンプの出力電圧をシフトさせて、そのシフト量に応じたデッドタイムを発生させる方式などが用いられている。
【特許文献１】特開２００１−１１２２４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述のデッドタイム制御方式は、低周波領域における時間的余裕のある場合には実現可能な手段であり、デッドタイムの最適化による電力効率の向上に一応の期待を持てる。しかし、携帯機器用のＤＣ／ＤＣコンバータでは、スイッチング周波数を高周波化することにより、インダクタンスやキャパシタの定数を小さくし、部品を小型化する傾向にあり、近い将来、１０ＭＨｚ以上のスイッチング動作が予測されている。このような高周波領域では、デッドタイムに割く時間的余裕が殆どなくなることが予想される。
【０００４】
このような事情に加えて、ＤＣ／ＤＣコンバータの各種パラメータ（インダクタの直流抵抗、ＰＭＯＳトランジスタのオン抵抗、発信器のスイッチング周期など）の標準値やそのバラツキは悪化の傾向にあるので、各種パラメータの製品固有のバラツキを考慮した上で、転流用トランジスタの駆動制御を高精度かつ厳格に遵守できるデッドタイム制御方式の開発が要望されている。
【０００５】
例えば、携帯機器内臓バッテリ（リチウムイオン電池）の入力電圧下限値を２．８Ｖ、ＤＣ／ＤＣコンバータの出力電圧を１．８Ｖ、出力電流の上限値を１．２Ａ、インダクタの直流抵抗を１２０ｍΩ、ＭＯＳトランジスタのオン抵抗を３５０ｍΩ、スイッチング周波数の最大誤差を１５％とすると、デッドタイムの許容時間は、１５ｎｓｅｃ以下に制限されてしまう。従来の静的手法に頼ったデッドタイム制御方式では、このように厳しく制限された時間内にデッドタイム制御を実施することは非常に困難である。
【０００６】
そこで、本発明は、同期整流型ＤＣ／ＤＣコンバータに固有のデッドタイムの許容マージンを特定するとともに、同期整流型ＤＣ／ＤＣコンバータの一時的な出力電圧変動等によって、転流用トランジスタをオン駆動させることのできないクリティカルな状況では、斯かる状況を認識した上で、適応的に転流用トランジスタのオン駆動を禁止するデッドタイム制御方式を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明に係わる同期整流型ＤＣ／ＤＣコンバータは、入力電圧を出力電圧に昇圧又は降圧する同期整流型ＤＣ／ＤＣコンバータであって、入力電圧と出力電圧との比率に応じたデューティでオンオフすることにより、入力電圧を断続してパルス電圧に変換するスイッチングトランジスタと、スイッチングトランジスタのオン駆動に同期してオフ駆動する転流用トランジスタと、スイッチングトランジスタのスイッチング周期に同期したランプ波を出力するランプ波生成器と、出力電圧のフィードバック信号と出力電圧の基準電圧とを入力するエラーアンプと、ランプ波生成器から出力されるランプ波のピーク電圧を一時保持するための保持回路と、保持回路に保持されたピーク電圧を不揮発性メモリに格納されている第一の値に応じて増幅する可変増幅器と、ランプ波の電圧とエラーアンプの出力電圧とを比較し、ランプ波の電圧がエラーアンプの出力電圧未満のときにスイッチングトランジスタをオン駆動させるための論理信号を出力し、ランプ波の電圧がエラーアンプの出力電圧を越えるときにスイッチングトランジスタをオフ駆動させるための論理信号を出力する第一の比較器と、可変増幅器の出力電圧とエラーアンプの出力電圧とを比較し、可変増幅器の出力電圧がエラーアンプの出力電圧を超えるときに転流用トランジスタをオン駆動させるための論理信号を出力し、可変増幅器の出力電圧がエラーアンプの出力電圧未満のときに転流用トランジスタをオフ駆動させるための論理信号を出力する第二の比較器と、可変増幅器の出力電圧とランプ波の電圧とを比較し、可変増幅器の出力電圧がランプ波の電圧を超えるときに転流用トランジスタをオン駆動させるための論理信号を出力し、可変増幅器の出力電圧がランプ波の電圧未満のときに転流用トランジスタをオフ駆動させるための論理信号を出力する第三の比較器と、第一の比較器から出力される論理信号に遅延時間を挿入する遅延回路と、遅延回路、第二の比較器、及び第三の比較器のそれぞれから出力される論理信号の論理積を演算する論理積演算器と、を備える。ここで、スイッチングトランジスタは、第一の比較器から出力される論理信号に基づいてオンオフ駆動し、転流用トランジスタは、論理積演算器から出力される論理信号に基づいてオンオフ駆動する。
【０００８】
斯かる構成によれば、同期整流型ＤＣ／ＤＣコンバータに固有のデッドタイムの許容マージンを特定するとともに、同期整流型ＤＣ／ＤＣコンバータの一時的な出力電圧変動等によって、転流用トランジスタをオン駆動させることのできないクリティカルな状況では、斯かる状況を認識した上で、適応的に転流用トランジスタのオン駆動を禁止することができる。
【０００９】
ここで、第一の値は、スイッチングトランジスタ及び転流用トランジスタのそれぞれのゲート電荷充放電時間の和をスイッチング周期の標準値とランプ波の周期誤差との和で割った値を１から減じた値と同等であるのが望ましい。これにより、同期整流型ＤＣ／ＤＣコンバータに固有の素子のバラツキを考慮したデッドタイム制御を実現できる。
【００１０】
また、遅延回路が挿入する遅延時間は、スイッチングトランジスタのゲート電荷充放電時間と同等又はそれ以上の時間であるのが望ましい。これにより、スイッチングトランジスタが確実にオフ駆動されるのを待った上で、転流用トランジスタをオン駆動させることができる。
【００１１】
ランプ波生成器は、不揮発性メモリに格納されている第二の値に基づいてランプ波の勾配を変えることによって、スイッチング周期の誤差を補正するのが望ましい。これは、電源投入直後の収束時間を短縮する上で又は安定した制御を得る上で効果的な手段である。
【００１２】
不揮発性メモリは、通常動作時の上限値を超えた入力電圧が供給されているときに測定されたランプ波のピーク電圧を格納する。ランプ波のピーク電圧を基に上述の第一及び第二の値を算出することができる。例えば、第二の値は、通常動作時の上限電圧を超えた入力電圧の値にランプ波の設計上のピーク値を乗じた値に対して、通常動作時の設計上の入力電圧に通常動作時の上限電圧を超えた入力電圧が供給されているときに測定されたランプ波のピーク電圧を乗じた値で割った値と同等である。
【発明の効果】
【００１３】
本発明によれば、同期整流型ＤＣ／ＤＣコンバータに固有のデッドタイムの許容マージンを特定するとともに、同期整流型ＤＣ／ＤＣコンバータの一時的な出力電圧変動等によって、転流用トランジスタをオン駆動させることのできないクリティカルな状況では、斯かる状況を認識した上で、適応的に転流用トランジスタのオン駆動を禁止することができる。
【発明を実施するための最良の形態】
【００１４】
以下、各図を参照しながら本発明の実施形態について説明する。
本実施形態に係わる同期整流型ＤＣ／ＤＣコンバータ１０は、バッテリ等から供給される入力電圧Ｖinを所望の出力電圧Ｖoに降圧し、負荷Ｒに動作電圧Ｖoを供給するための降圧型コンバータである。この同期整流型ＤＣ／ＤＣコンバータ１０は、入力電圧Ｖinと出力電圧Ｖoとの比率に応じてデューティ制御されたパルス電圧を出力する電源制御回路２０と、このパルス電圧を平滑化して、負荷Ｒに直流電圧Ｖoを供給する平滑回路３０とを備える。電源制御回路２０は、スイッチングトランジスタＴｒ１、転流用トランジスタＴｒ２、ランプ波生成器４０、エラーアンプＡＭＰ１、可変増幅器ＡＭＰ２、比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３、論理積演算器５１、論理インバータ５２、遅延回路７１、ラッチ回路（保持回路）７２、不揮発性メモリ８０、Ａ／Ｄコンバータ８２、及びＤ／Ａコンバータ８１，８３を備える。スイッチングトランジスタＴｒ１及び転流用トランジスタＴｒ２は、入力電源電圧ＶinとグランドＧＮＤとの間に直列接続されている。平滑回路３０は、スイッチングトランジスタＴｒ１及び転流用トランジスタＴｒ２の接続点とグランドＧＮＤとの間に直列接続されるインダクタＬ及びキャパシタＣを含むローパスフィルタである。
【００１５】
スイッチングトランジスタＴｒ１は、入力電圧Ｖinと出力電圧Ｖoとの比率に応じたデューティでオンオフ駆動することにより、直流電圧Ｖinを断続してパルス電圧に変換する。このパルス電圧は、平滑回路３０にて平滑化され、直流電圧Ｖoとなって、負荷Ｒに供給される。スイッチングトランジスタＴｒ１及び転流用トランジスタＴｒ２は、相補的にオンオフ駆動するようにスイッチング制御される。例えば、スイッチングトランジスタＴｒ１がオン駆動するときは、転流用トランジスタＴｒ２はオフ駆動し、インダクタＬにエネルギーが蓄積される。一方、スイッチングトランジスタＴｒ１がオフ駆動するときは、転流用トランジスタＴｒ２はオン駆動し、インダクタＬに蓄積されたエネルギーを負荷Ｒに供給するための電流経路が形成される。
【００１６】
なお、本実施形態では、回路構成を簡略化する観点から、スイッチングトランジスタＴｒ１としてＰＭＯＳトランジスタを採用し、転流用トランジスタＴｒ２としてＮＭＯＳトランジスタを採用する例を示すが、この例に限られるものではなく、ブートストラップ回路を付加することにより、両方のトランジスタＴｒ１，Ｔｒ２をＮＭＯＳで構成することも可能である。また、用途によっては、バイポーラトランジスタやＩＧＢＴなどの増幅器を使用してもよい。
【００１７】
ここで、電源制御回路２０の各部について詳述する前に、図２を参照しながら、スイッチングトランジスタＴｒ１を駆動制御するためのＰＷＭ（Pulse Width Modulation）パルスと、スイッチングトランジスタＴｒ１及び転流用トランジスタＴｒ２のデッドタイムとの関係について説明する。同図において、Ｔはスイッチング周期の標準値、Ｔerrorはスイッチング周期誤差、ＴonはスイッチングトランジスタＴｒ１のオン期間中心値、ΔＴonはＰＷＭ制御によるオン期間の調整時間、ｔ１はスイッチングトランジスタＴｒ１のゲート電荷充放電時間、ｔ２は転流用トランジスタＴｒ２のゲート電荷充放電時間を示す。またＰＭＯＳゲート信号は、ＰＭＯＳトランジスタ（スイッチングトランジスタＴｒ１）のゲート端子に入力される論理信号（負論理）を示し、ＮＭＯＳゲート信号は、ＮＭＯＳトランジスタ（転流用トランジスタＴｒ２）のゲート端子に入力される論理信号（正論理）を示す。この図から解かるように、スイッチングトランジスタＴｒ１の立ち上がり及び立下りには、一定時間ｔ１の遅延が生じ、転流用トランジスタＴｒ２の立ち上がり及び立下りには、一定時間ｔ２の遅延が生じる。デッドタイム制御をする上で、１スイッチングサイクル中に最低限必要なデッドタイムの時間長は、（ｔ１＋ｔ２）である。ここで、各スイッチングサイクルにおけるデューティと、デッドタイム（ｔ１＋ｔ２）に対する許容マージンＴmarginについて、下式が成立する。
【００１８】
（Ｔon＋ΔＴon）／（Ｔ＋Ｔerror）＝Ｆ（Ｉo，Ｖo）／Ｖin  …（１）
Ｆ（Ｉo，Ｖo）＝（Ｒon＋Ｒdc）×（Ｉo＋ΔＩo）＋（Ｖo−ΔＶo）  …（２）
Ｔmargin≦（Ｔ＋Ｔerror）−（Ｔon＋ΔＴon）−（ｔ１＋ｔ２）  …（３）
ここで、Ｆ（Ｉo，Ｖo）は、Ｉo及びＶoの関数、ＲonはスイッチングトランジスタＴｒ１のオン抵抗値、ＲdcはインダクタＬの直流抵抗値、Ｉoは負荷Ｒに供給される出力電流の平均値、ΔＩoは負荷変動による出力電流の増減値、Ｖoは負荷Ｒに供給される出力電圧の標準値、ΔＶoは負荷変動による出力電圧の増減値を示す。
【００１９】
ここで、図１に戻り、ランプ波生成器４０の構成について説明する。ランプ波生成器４０は、トランジスタＴｒ３、キャパシタＣramp、発信器６０、スイッチＳ１，Ｓ２、及び論理インバータ５２を備える。発信器６０は、発振周期Ｔで発振する発振回路である。この発振周期Ｔは、スイッチングトランジスタＴｒ１のスイッチング周期Ｔを規定するものである。トランジスタＴｒ３は、線形領域で動作し、キャパシタＣrampの充電経路を流れる充電電流Ｉrampの利得を制御する。スイッチＳ２には、発信器６０からスイッチＳ１に供給される論理信号を論理インバータ５２にて反転した論理信号が供給されるので、これらのスイッチＳ１，Ｓ２は、発振周期Ｔにて相補的にオンオフする。スイッチング周期Ｔの開始時点から終了時点直前までスイッチＳ１はオンになる一方で、スイッチＳ２はオフになる。このとき、入力電圧ＶinからトランジスタＴｒ３を経由してキャパシタＣrampに一定の充電電流Ｉrampが流入する。すると、キャパシタＣrampには、ランプ電圧Ｖrampが充電され、キャパシタＣrampの一端に接続するノードＡの電位は、電位０Ｖから線形的に昇圧する。そして、スイッチング周期Ｔの終了時点から次のスイッチング周期Ｔの開始時点直前までの微小時間の間、スイッチＳ１はオフになる一方で、スイッチＳ２はオンになる。このとき、キャパシタＣrampに充電された電荷は一瞬にして放出され、ノードＡの電位は瞬間的に０Ｖに低下する。スイッチＳ１，Ｓ２をこのように周期的に開閉制御することで、スイッチング周期Ｔに同期したランプ波（三角波）ＶrampがノードＡから出力される。
【００２０】
次に、図３を参照しながら、スイッチング周期誤差Ｔerrorを補正する方法について説明する。このスイッチング周期誤差Ｔerrorは、発信器６０の素子定数のバラツキに起因するものであり、発信器６０に固有の誤差である。スイッチング周期誤差Ｔerrorについて、下式が成立する。
Ｖramp,pk＝Ｉramp×（Ｔ＋Ｔerror）／Ｃramp  …（４）
ｔａｎθ＝Ｖramp,pk／（Ｔ＋Ｔerror）  …（５）
ｔａｎθ＝（Ｇ１×Ｖin）／Ｃramp  …（６）
ここで、Ｖramp,pkはキャパシタＣrampに充電されるランプ電圧Ｖrampのピーク電圧値、θはランプ電圧Ｖrampの勾配（時間変化率）、Ｇ１はトランジスタＴｒ３のコンダクタンスを示す。同図から解かるように、トランジスタＴｒ３のゲート電位を制御し、そのコンダクタンスを加減することで、ランプ電圧Ｖrampの勾配θを調整し、スイッチング周期誤差Ｔerrorを見かけ上ゼロにできる。なお、ランプ波のピーク電圧Ｖramp,pkは、必ずしも一定ではなく、入力電圧Ｖinの電源変動に伴い変化し得る。ラッチ回路７２は、各スイッチングサイクルのランプ波のピーク電圧Ｖramp,pkを一時的に保持するとともに、その一時保持しているランプ波のピーク電圧の値を次回のスイッチングサイクルのランプ波のピーク電圧に更新する。
【００２１】
ここで、Ｇ１の算出方法について説明する。Ｇ１とピーク電圧Ｖramp,pkとの間には、下式に示す関係が成立する。
Ｇ１＝（Ｔ＋Ｔerror）／Ｔ  …（７）
Ｇ１＝（Ｖin,test×Ｖramp,dv）／（Ｖin,dv×Ｖramp,pk）  …（８）
ここで、Ｖin,testは試験時の入力電源Ｖinの電圧、Ｖin,dvは回路設計上（又は回路仕様上）の入力電源Ｖinの規格電圧、Ｖramp,dvは回路設計上のランプ波Ｖrampの規格ピーク電圧を示す。なお、（８）式のＶramp,pkはラッチ回路７２に一時保持されている１スイッチングサイクル前のランプ波のピーク電圧であることに留意されたい。Ｖin,testは、上述のＧ１及び後述のＧ２を算出するために、試験的にＤＣ／ＤＣコンバータ１０に入力されるテストバイアス電圧であり、例えば、ＤＣ／ＤＣコンバータ１０の仕様上の上限値を一定値以上超える電圧であって、且つ、トランジスタの推奨動作電源電圧範囲内の電圧であることが望ましい。ＤＣ／ＤＣコンバータ１０へのテストバイアス電圧の入力は、例えば製品出荷時などの段階で実施すればよい。
【００２２】
試験時ピーク電圧Ｖramp,pkは、Ａ／Ｄコンバータ８２によってデジタルデータに変換され、不揮発性メモリ８０に格納される。デジタルデータとして不揮発性メモリ８０に格納された試験時ピーク電圧Ｖramp,pkは、外部テスターなどの公知の読み取り手段によって読み出され、Ｇ１の算出に利用される。（６）式に基づいて算出されたＧ１は、トランジスタＴｒｔ３のゲート電位に変換された上で、デジタルデータとして不揮発性メモリ８０に格納される。ＤＣ／ＤＣコンバータ１０の動作時において、Ｄ／Ａコンバータ８３は、不揮発性メモリ８０に格納されているＧ１に相応するゲート電位をトランジスタＴｒ３のゲート端子に供給する。すると、ランプ波Ｖrampの勾配は、スイッチング周期誤差Ｔerrorがゼロになるように補正される。なお、デッドタイム制御を実施する上で、スイッチング周期誤差補正は、必ずしも必須ではないが、電源投入直後の収束時間を短縮する上で又は安定した制御を得る上で効果的な手段である。
【００２３】
ここで、再び図１に戻り、エラーアンプＡＭＰ１及び比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３の動作について、図４を適宜参照しつつ説明する。エラーアンプＡＭＰ１は、積分型の伝達特性を有しており、その反転入力端子には、出力電圧Ｖoのフィードバック信号が供給される一方、その非反転入力端子には、出力電圧Ｖoの基準電圧（規格出力電圧）が供給される。比較器ＣＭＰ１の反転入力端子には、エラーアンプＡＭＰ１の出力信号Ｖoffが供給される一方、その非反転入力端子には、ランプ波生成器４０から出力される周波数誤差補正後のランプ波Ｖrampが供給される。図４のタイミングチャートに示すように、比較器ＣＭＰ１は、ランプ波Ｖrampの電圧値とＶoffとを比較し、ランプ波Ｖrampの電圧値がＶoff未満のとき、スイッチングトランジスタＴｒ１をオン駆動させるためのローレベルの論理信号を出力し、ランプ波Ｖrampの電圧値がＶoff以上になると、スイッチングトランジスタＴｒ１をオフ駆動させるためのハイレベルの論理信号を出力する。比較器ＣＭＰ１から出力される信号は、図２に示すＰＷＭパルスである。図４から解かるように、Ｖoffの値は必ずしも一定ではなく、負荷Ｒの消費電力等に起因して変動するフィードバック信号と基準電圧との差分を収束させるために変化し得る。遅延回路７１は、比較器ＣＭＰ１から出力されるＰＷＭパルスに遅延時間を挿入する。この遅延時間は、スイッチングトランジスタＴｒ１のゲート電荷充放電時間ｔ１と同等又はそれ以上の時間である。図４に示すタイミングチャートでは、説明を簡略化するため、遅延回路７１が挿入する遅延時間は、スイッチングトランジスタＴｒ１のゲート電荷充放電時間ｔ１と同等である。
【００２４】
比較器ＣＭＰ２の反転入力端子には、エラーアンプＡＭＰ１の出力電圧Ｖoffが供給される一方、その非反転入力端子には、電圧Ｖtが供給される。図４に示すように、電圧Ｖtはスイッチングサイクルの終了時点からデッドタイム（ｔ１＋ｔ２）の時間長だけ過去に遡った時点のランプ波Ｖrampの電圧値である。ＶoffがＶtに等しくなると、（３）式の右辺がゼロになる。そして、ＶoffがＶtを超えると、（３）式の右辺が負の値になるので、転流用トランジスタＴｒ２をスイッチング制御する上で必要なデッドタイムが不足する。比較器ＣＭＰ２は、ＶoffとＶtとを比較し、ＶoffがＶt未満のとき（即ち、転流用トランジスタＴｒ２をスイッチング制御する上で必要なデッドタイムが足りているとき）には、転流用トランジスタＴｒ２をオン駆動させるためのハイレベルの論理信号を出力し、ＶoffがＶt以上になると（即ち、転流用トランジスタＴｒ２をスイッチング制御する上で必要なデッドタイムが不足すると）、転流用トランジスタＴｒ２をオフ駆動させるためのローレベルの論理信号を出力する。
【００２５】
比較器ＣＭＰ３の反転入力端子には、ランプ波生成器４０から出力される周波数誤差補正後のランプ波Ｖrampが供給される一方、その非反転入力端子には、上述の電圧Ｖtが供給される。比較器ＣＭＰ３は、ランプ波Ｖrampの電圧値とＶtとを比較し、ランプ波Ｖrampの電圧値がＶt未満のとき、転流用トランジスタＴｒ２をオン駆動させるためのハイレベルの論理信号を出力し、ランプ波Ｖrampの電圧値がＶt以上になると、次回のスイッチングサイクルの開始時点からデッドタイム（ｔ１＋ｔ２）の時間長だけ過去に遡った時点から転流用トランジスタＴｒ２をオフ駆動させるために、ローレベルの論理信号を出力する。
【００２６】
論理積演算器５１は、遅延回路７１、比較器ＣＭＰ２、及び比較器ＣＭＰ３のそれぞれの出力信号を論理積して得られる論理信号を転流用トランジスタＴｒ２のゲート端子に供給し、転流用トランジスタＴｒ２をスイッチング制御する。
【００２７】
ここで、電圧Ｖtの生成方法について説明する。電圧Ｖtとピーク電圧Ｖramp,pkとの間には、下式に示す関係が成立する。
Ｖt＝Ｇ２×Ｖramp,pk  …（９）
Ｇ２＝｛（Ｔ＋Ｔerror）−（ｔ１＋ｔ２）｝／（Ｔ＋Ｔerror）  …（１０）
なお、（９）式のＶramp,pkはラッチ回路７２に一時保持されている１スイッチングサイクル前のランプ波のピーク電圧であることに留意されたい。Ｇ２の値は、例えば、製品出荷時などの段階で（１０）式に基づいて算出され、不揮発性メモリ８０に格納される。このＧ２の値は、同期整流型ＤＣ／ＤＣコンバータ１０の動作時に不揮発性メモリ８０から読み出され、更にＤ／Ａコンバータ８１によりアナログデータに変換された上で、可変増幅器ＡＭＰ２に供給される。可変増幅器ＡＭＰ２は、Ｇ２の値に基づいて、（９）式に示すようにピーク電圧Ｖramp,pkを減衰させて、電圧Ｖtを出力する。
【００２８】
なお、図４に示すタイミングチャートでは、ＶoffがＶt以上となるスイッチングサイクルにおいて、転流用トランジスタＴｒ２のオン駆動が禁止されているが、スイッチングトランジスタＴｒ１のオン駆動時にインダクタＬに蓄積されたエネルギーは、転流用トランジスタＴｒ２に形成されている寄生ダイオードを通じて負荷Ｒに流れる。また、このタイミングチャートは、比較器ＣＭＰ１，ＣＭＰ２，ＣＭＰ３の動作の理解を容易にする観点から、転流用トランジスタＴｒ２のデッドタイム制御可能なスイッチングサイクルと、転流用トランジスタＴｒ２のデッドタイム制御不能なスイッチングサイクルとを示すために例示的に作成したものであり、Ｖoff及びＶtの電圧値は、負荷Ｒの消費電力変動、温度上昇による抵抗成分増大、バッテリ使用時の入力電圧降下などの各種の要因に応じて、図４とは異なる電圧変化をなし得る点に留意されたい。また、本実施形態では、降圧型ＤＣ／ＤＣコンバータを例示したが、本実施形態のデッドタイム制御は、原理的には、昇圧型ＤＣ／ＤＣコンバータにも適用できる。
【図面の簡単な説明】
【００２９】
【図１】本実施形態に係わる同期整流型ＤＣ／ＤＣコンバータの回路図である。
【図２】ＰＷＭパルスとデッドタイムとの関係を示すタイミングチャートである。
【図３】スイッチング周期誤差補正の説明図である。
【図４】本実施形態に係わる同期整流型ＤＣ／ＤＣコンバータの動作を説明するタイミングチャートである。
【符号の説明】
【００３０】
１０…同期整流型ＤＣ／ＤＣコンバータ  ２０…電源制御回路  ３０…平滑回路  ４０…ランプ波生成器  ５１…論理積演算器  ５２…論理インバータ  ６０…発信器  ７１…遅延回路  ７２…ラッチ回路  ８０…不揮発性メモリ  ＡＭＰ１…エラーアンプ  ＡＭＰ２…可変増幅器  ＣＭＰ１，ＣＭＰ２，ＣＭＰ３…比較器
【図１】
0004438879.tif 000002
【図２】
0004438879.tif 000003
【図３】
0004438879.tif 000004
【図４】
0004438879.tif 000005