(57)【特許請求の範囲】
【請求項１】
バースト的に発生するデータを含んだバーストデータ信号に応じて半導体レーザを駆動する半導体レーザの駆動回路において、
少なくともデータの非発出時に、半導体レーザを自然発光領域内の所定領域で駆動させる第１バイアス電流を発生し、該第１バイアス電流を半導体レーザに供給する第１バイアス電流供給手段と、
前記バーストデータ信号のみが入力され、該バーストデータ信号を遅延させたパルス電流制御信号を生成すると共に、該パルス電流制御信号に含まれるバーストデータの立ち上がりよりも所定の時間だけ早く立ち上がる第２バイアス電流制御信号を、前記バーストデータ信号のみを用いた信号処理により生成する信号処理手段と、
該信号処理手段で生成されたパルス電流制御信号に従ってパルス電流を発生し、該パルス電流を半導体レーザに供給するパルス電流供給手段と、
前記信号処理手段で生成された第２バイアス電流制御信号に従って半導体レーザを自然発光領域内の所定領域で駆動させる第２バイアス電流を発生し、該第２バイアス電流を半導体レーザに供給する第２バイアス電流供給手段と、を備えて構成されたことを特徴とする半導体レーザの駆動回路。
【請求項２】
請求項１に記載の半導体レーザの駆動回路であって、
前記第１バイアス電流供給手段が、温度変動による半導体レーザの特性変化に対応して前記第１バイアス電流を変化させる温度補償部を含むことを特徴とする半導体レーザの駆動回路。
【請求項３】
請求項２に記載の半導体レーザの駆動回路であって、
前記温度補償部が、温度変動により抵抗値の変化するサーミスタを有することを特徴とする半導体レーザの駆動回路。
【請求項４】
請求項１に記載の半導体レーザの駆動回路であって、
半導体レーザから出力される光のパワーを検出する光出力検出手段と、
該光出力検出手段の検出結果に基づいて、バーストデータの非発出時における半導体レーザの光出力パワーが一定レベルとなるように、前記第１バイアス電流供給手段の動作をフィードバック制御する第１バイアス電流制御手段と、を備えて構成されたことを特徴とする半導体レーザの駆動回路。
【請求項５】
請求項１に記載の半導体レーザの駆動回路であって、
前記第２バイアス電流供給手段が、差動増幅型の回路構成を有することを特徴とする半導体レーザの駆動回路。
【請求項６】
請求項１に記載の半導体レーザの駆動回路であって、
前記第２バイアス電流供給手段が、温度変動による半導体レーザの特性変化に対応して前記第２バイアス電流を変化させる温度補償部を含むことを特徴とする半導体レーザの駆動回路。
【請求項７】
請求項６に記載の半導体レーザの駆動回路であって、
前記温度補償部が、温度変動により抵抗値の変化するサーミスタを有することを特徴とする半導体レーザの駆動回路。
【請求項８】
請求項１に記載の半導体レーザの駆動回路であって、
前記信号処理手段は、前記パルス電流制御信号に含まれるバーストデータの立ち上がりよりも、所定のビット数あるいは所定のバイト数に相当する時間だけ早く立ち上がる前記第２バイアス電流制御信号を生成することを特徴とする半導体レーザの駆動回路。
【請求項９】
請求項８に記載の半導体レーザの駆動回路であって、
前記信号処理手段は、バーストデータ発生期間のうちの少なくとも先頭側の所定期間に亘ってハイレベルを維持した前記第２バイアス電流制御信号を生成することを特徴とする半導体レーザの駆動回路。
【請求項１０】
請求項１に記載の半導体レーザの駆動回路であって、
前記第１バイアス電流供給手段が、前記第２バイアス電流供給手段と同様の回路構成を有し、前記信号処理手段で生成された第２バイアス電流制御信号を反転させた信号に従って前記第２バイアス電流を発生することを特徴とする半導体レーザの駆動回路。
【請求項１１】
請求項１に記載の半導体レーザの駆動回路であって、
前記第２バイアス電流の立ち上がり時間がバーストデータの１ビット長に相当する時間よりも短いとき、
前記信号処理手段が、前記バーストデータ信号を所定の時間だけ遅延させる遅延部と、該遅延部の出力信号と前記バーストデータ信号の論理和を求める論理和演算部と、を備え、前記遅延部の出力信号をパルス電流制御信号として出力し、前記論理和演算部の出力信号を第２バイアス電流制御信号として出力することを特徴とする半導体レーザの駆動回路。
【請求項１２】
請求項１に記載の半導体レーザの駆動回路であって、
前記第２バイアス電流の立ち上がり時間がバーストデータの１ビット長に相当する時間よりも短く、かつ、前記第２バイアス電流が前記パルス電流に比べて十分に大きいとき、
前記信号処理手段が、前記バーストデータ信号を所定の時間だけ遅延させる遅延部を備え、該遅延部の出力信号をパルス電流制御信号として出力し、前記バーストデータ信号を第２バイアス電流制御信号として出力することを特徴とする半導体レーザの駆動回路。
【請求項１３】
バースト的に発生するデータを含んだバーストデータ信号に応じて半導体レーザを駆動する半導体レーザの駆動方法において、
少なくともデータの非発出時に、半導体レーザを自然発光領域内の所定領域で駆動させる第１バイアス電流を発生し、該第１バイアス電流を半導体レーザに供給する過程と、
前記バーストデータ信号のみが入力され、該バーストデータ信号を遅延させたパルス電流制御信号を生成すると共に、該パルス電流制御信号に含まれるバーストデータの立ち上がりよりも所定の時間だけ早く立ち上がる第２バイアス電流制御信号を、前記バーストデータ信号のみを用いた信号処理により生成する過程と、
前記パルス電流制御信号に従ってパルス電流を発生し、該パルス電流を半導体レーザに供給する過程と、
前記第２バイアス電流制御信号に従って、半導体レーザを自然発光領域内の所定領域で駆動させる第２バイアス電流を発生し、該第２バイアス電流を半導体レーザに供給する過程と、
を含んでなることを特徴とする半導体レーザの駆動方法。
【発明の詳細な説明】
【０００１】
技術分野
本発明は、半導体レーザの駆動回路および駆動方法に関し、特に、バースト伝送を行う場合に好適な半導体レーザの駆動回路および駆動方法に関するものである。
【０００２】
背景技術
近年、光ファイバの広帯域性を利用した光通信ネットワークが注目されており、例えばＦＴＴＨ（Fiber To The Home）のように各家庭に光ファイバを敷設して、ＣＡＴＶやＶＯＤなどのマルチメディアサービスを提供する光アクセスネットワークが大いに注目されている。
【０００３】
図１は、光アクセスネットワークを実現する１つとして注目されているＡＴＭ−ＰＯＮ(Passive Optical Network)の構成を示す図である。
図１において、ＡＴＭ−ＰＯＮは、ＡＴＭ網に接続する１つの局側装置に対し、複数の加入者側装置＃１〜＃ｎが光カプラを介して接続される基本構成を有する。このようなＡＴＭ−ＰＯＮでは、各加入者側から局側にデータ（上りデータ）を送信する場合にバースト送信技術が要求される。このバースト送信技術として、各加入者側装置の送信部については、従来の幹線系に比べて高い消光比が要求されると共に、「０」レベルの光出力は限りなく無発光が望ましいとされている。
【０００４】
具体的には、例えば図２（Ａ）に示すように、加入者側装置＃１〜＃３からそれぞれ送信され光カプラで合波された後の各光出力Ｄ１〜Ｄ３について、すべての光出力Ｄ１〜Ｄ３における「１」レベルの最小値Ｌ1min（図では光出力Ｄ２の「１」レベル）が「０」レベルの最大値Ｌ0max（図では光出力Ｄ３の「０」レベル）を上回る必要があり、図２（Ｂ）に示すように、「１」レベルの最小値Ｌ1minが「０」レベルの最大値Ｌ0max以下になってはならない。
【０００５】
加入者側における従来の半導体レーザ（ＬＤ）の駆動方式としては、例えば、図３のＬＤについての電流−光出力（Ｉ−Ｌ）特性に示すように、すべての加入者側装置において「０」レベルのＬＤ電流を０ｍＡまたはシステム上許容される微小な電流に設定する方式がある。
【０００６】
また、例えば、特開昭６１−８０９２２号公報等に記載された駆動方式においては、図４のＩ−Ｌ特性に示すように、「１」レベルの光出力を発生する直前および直後に、ＬＤにバイアス電流を供給する方式が開示されている。さらに、例えば、本出願人の先願である特開平９−８３０５０号公報等に記載された駆動方式においては、図５に示すように、バーストデータ（例えば、固定長のセル・パケット等）を送信する直前および送信中の期間のみについて、ＬＤにバイアス電流を供給する方式が開示されている。このような駆動方式は、バーストデータの送信期間に応じてバイアス電流を供給し、非送信期間にはバイアス電流の供給を行わない、いわゆるプリバイアス方式を採用したものである。
【０００７】
加えて、例えば、特開昭６１−１３１６３１号公報に記載された駆動方式においては、バーストデータの送信を開始する際におけるＬＤの起動時間を短縮させるため、データの非送信期間についても微小な固定バイアス電流をＬＤに供給して、上記のプリバイアス電流と固定バイアス電流を併用する方式が開示されている。
【０００８】
しかしながら、上述したような公知の駆動方式は次のような問題点がある。
図３に示した駆動方式では、ＬＤの発振遅延時間を考慮すると、伝送速度が高速になった場合に対応できない可能性があり、現状では、１００〜２００Ｍｂ／ｓ程度の伝送速度に対応するのが限界である。
【０００９】
また、図４に示した駆動方式においては、伝送速度が高速になるほど、「１」レベルの光出力を発生させる直前および直後に、プリバイアス電流を正確かつ確実に供給することが難しくなる。具体的には、プリバイアス電流のタイミングを決定する回路等の実現が困難であった。
【００１０】
さらに、図５に示した駆動方式については、プリバイアス電流の供給を開始する際の立ち上げ時間が問題になる可能性がある。高速で立ち上げを行わない限りは、図３に示した駆動方式と等価になり、当該駆動方式の効果が十分には得られなくなってしまう。例えば、容量の大きなＬＤを使用することになると、高速での立ち上げは困難であると考えられる。
【００１１】
加えて、プリバイアスと固定バイアスを併用する駆動方式では、バーストデータの送信後において、プリバイアスから固定バイアスに移行する際に要する時間が問題となる虞がある。具体的には、上記公報に記載された内容のように、コンデンサの放電によってバイアスの移行を実現しようとすると、伝送速度が高速の場合、バイアスの移行がデータの１ビット内に収束しない可能性が有り得る。また、バーストデータの送信期間および非送信期間を判断するための信号（例えば、バーストデータに付随するイネーブル信号等）が外部から与えられることを必要とするため、各種の通信システムに柔軟に対応することが難しいという欠点もある。
【００１２】
本発明は上記の点に着目してなされたもので、バーストデータを高速かつ確実に送信できる半導体レーザの駆動回路および駆動方法を提供することを目的とする。
【００１３】
発明の開示
このため、本発明の半導体レーザの駆動回路は、バースト的に発生するデータを含んだバーストデータ信号に応じて半導体レーザを駆動する半導体レーザの駆動回路において、少なくともデータの非発出時に、半導体レーザを自然発光領域内の所定領域で駆動させる第１バイアス電流を発生し、該第１バイアス電流を半導体レーザに供給する第１バイアス電流供給手段と、前記バーストデータ信号のみが入力され、該バースト信号を遅延させたパルス電流制御信号を生成すると共に、該パルス電流制御信号に含まれるバーストデータの立ち上がりよりも所定の時間だけ早く立ち上がる第２バイアス電流制御信号を、前記バーストデータ信号のみを用いた信号処理により生成する信号処理手段と、該信号処理手段で生成されたパルス電流制御信号に従ってパルス電流を発生し、該パルス電流を半導体レーザに供給するパルス電流供給手段と、信号処理手段で生成された第２バイアス電流制御信号に従って半導体レーザを自然発光領域内の所定領域で駆動させる第２バイアス電流を発生し、該第２バイアス電流を半導体レーザに供給する第２バイアス電流供給手段と、を備えて構成されるものである。
【００１４】
かかる構成によれば、半導体レーザに対して、少なくともバーストデータの非発出時には第１バイアス電流が供給され、また、バーストデータの発出直前には第２バイアス電流が供給されて、バーストデータの発出に備えて半導体レーザが自然発光領域で駆動される。そして、第２バイアス電流の供給開始後所定の時間が経過すると、パルス電流が半導体レーザに供給され、バーストデータ信号に対応したバースト光信号が半導体レーザから出力されるようになる。これにより、半導体レーザの光出力波形は、バーストデータの先頭波形から、発振遅延等によって波形が劣化することなく確実に立ち上がり、高速なバーストデータの発出を確実に行うことができる。また、バーストデータ信号のみに基づいて第１バイアス電流およびパルス電流の供給タイミングが決まり、バーストデータの発出状態を示す信号を外部から与える必要がないため、各種の通信システムに柔軟に対応することができる。
【００１５】
また、上記半導体レーザの駆動回路については、第１バイアス電流供給手段が、温度変動による半導体レーザの特性変化に対応して第１バイアス電流を変化させる温度補償部を含むのが好ましい。具体的には、温度補償部が、温度変動により抵抗値の変化するサーミスタを有するようにしてもよい。
かかる構成によれば、半導体レーザの温度特性に追従して、第１バイアス電流が変化するようになるため、バーストデータの発出をより確実に行うことが可能となる。
【００１６】
さらに、上記半導体レーザの駆動回路は、半導体レーザから出力される光のパワーを検出する光出力検出手段と、該光出力検出手段の検出結果に基づいて、バーストデータの非発出時における半導体レーザの光出力パワーが一定レベルとなるように、第１バイアス電流供給手段の動作をフィードバック制御する第１バイアス電流制御手段と、を備えて構成されるようにしてもよい。
かかる構成によれば、バーストデータの非発出時において、第１バイアス電流がフィードバック制御され、いわゆるＡＰＣ（自動パワー制御）が実行されるようになる。これにより、バーストデータの発出を一層確実に行うことが可能となる。
【００１７】
また、前述した半導体レーザの駆動回路については、第２バイアス電流供給手段が、差動増幅型の回路構成を有するようにしてもよい。
かかる回路構成とすることで、第２バイアス電流の立ち上がりおよび立ち下がりに要する時間が短くなるため、より高速のバーストデータ伝送に対応可能となる。
【００１８】
さらに、第２バイアス電流供給手段については、温度変動による半導体レーザの特性変化に対応して前記第２バイアス電流を変化させる温度補償部を含むようにするのが好ましい。具体的には、温度補償部が、温度変動により抵抗値の変化するサーミスタを有するようにしてもよい。
かかる構成によれば、半導体レーザの温度特性に追従して、第２バイアス電流が変化するようになるため、バーストデータの発出をより確実に行うことが可能となる。
【００１９】
また、前述した半導体レーザの駆動回路の具体的な構成として、信号処理手段が、パルス電流制御信号に含まれるバーストデータの立ち上がりよりも、所定のビット数あるいは所定のバイト数に相当する時間だけ早く立ち上がる第２バイアス電流制御信号を生成するようにしてもよい。さらに、信号処理手段が、バーストデータ発生期間のうちの少なくとも先頭側の所定期間に亘ってハイレベルを維持した前記第２バイアス電流制御信号を生成するようにしても構わない。加えて、第１バイアス電流供給手段が、第２バイアス電流供給手段と同様の回路構成を有し、信号処理手段で生成された第２バイアス電流制御信号を反転させた信号に従って第２バイアス電流を発生するようにしてもよい。
【００２０】
また、上述した半導体レーザの駆動回路については、第２バイアス電流の立ち上がり時間がバーストデータの１ビット長に相当する時間よりも短いとき、信号処理手段が、バーストデータ信号を所定の時間だけ遅延させる遅延部と、該遅延部の出力信号と前記バーストデータ信号の論理和を求める論理和演算部と、を備え、遅延部の出力信号をパルス電流制御信号として出力し、論理和演算部の出力信号を第２バイアス電流制御信号として出力するようにしてもよい。
【００２１】
あるいは、第２バイアス電流の立ち上がり時間がバーストデータの１ビット長に相当する時間よりも短く、かつ、第２バイアス電流が前記パルス電流に比べて十分に大きいときには、信号処理手段が、バーストデータ信号を所定の時間だけ遅延させる遅延部を備え、該遅延部の出力信号をパルス電流制御信号として出力し、バーストデータ信号を第２バイアス電流制御信号として出力するようにしても構わない。
上記のような構成とすることにより、信号処理手段を実現する回路構成の簡略化を図ることが可能となる。
【００２２】
本発明による半導体レーザの駆動方法は、バースト的に発生するデータを含んだバーストデータ信号に応じて半導体レーザを駆動する半導体レーザの駆動方法において、少なくともデータの非発出時に、半導体レーザを自然発光領域内の所定領域で駆動させる第１バイアス電流を発生し、該第１バイアス電流を半導体レーザに供給する過程と、前記バーストデータ信号のみが入力され、該バーストデータ信号を遅延させたパルス電流制御信号を生成すると共に、該パルス電流制御信号に含まれるバーストデータの立ち上がりよりも所定の時間だけ早く立ち上がる第２バイアス電流制御信号を、前記バーストデータ信号のみを用いた信号処理により生成する過程と、前記パルス電流制御信号に従ってパルス電流を発生し、該パルス電流を半導体レーザに供給する過程と、前記第２バイアス電流制御信号に従って、半導体レーザを自然発光領域内の所定領域で駆動させる第２バイアス電流を発生し、該第２バイアス電流を半導体レーザに供給する過程と、を含んでなる方法である。
【００２３】
発明を実施するための最良の形態
以下に、本発明による半導体レーザの駆動回路について添付図面に基づいて説明する。
図６は、第１実施形態に係る半導体レーザ駆動回路の基本構成を示すブロック図である。
図６において、本駆動回路は、半導体レーザ（ＬＤ）１００に固定バイアス電流Ｉb1（第１バイアス電流）を与える、第１バイアス電流供給手段としての固定バイアス電流供給部１０と、外部からのバーストデータ（データ信号）を基に、第２バイアス電流制御信号に相当するプリバイアス信号Ｓｂおよびパルス電流制御信号に相当するパルス信号Ｓｐを生成する、信号処理手段としてのバーストデータ処理部２０と、パルス信号Ｓｐに従って生成したパルス電流ＩｐをＬＤ１００に与えるパルス電流供給手段としてのパルス電流供給部３０と、プリバイアス信号Ｓｂに従って生成したプリバイアス電流Ｉb2（第２バイアス電流）をＬＤ１００に与える、第２バイアス電流供給手段としてのプリバイアス電流供給部４０と、から構成される。
【００２４】
図７は、固定バイアス電流供給部１０およびパルス電流供給部３０の具体的な回路構成の一例を示す図である。なお、図７においては、バイポーラトランジスタを使用する例を示しているが、本発明はこれに限らず、ＭＯＳトランジスタ等の公知の能動素子を使用してもよい。このことは、以下に示す他の実施形態においても同様である。
【００２５】
図７において、固定バイアス電流供給部１０は、例えば、トランジスタ１１および抵抗１２〜１４を有する。トランジスタ１１は、コレクタ端子がＬＤ１００の一端に接続され、エミッタ端子が抵抗１２を介して接地され、ベース端子が抵抗１３，１４間の共通の接続点に接続されている。なお、ＬＤ１００の他端には電源電圧Ｖ＋が印加されている。抵抗１３，１４は、電源電圧Ｖ１０が印加される電源端子と接地端子の間に直列に接続され、互いの接続点における分圧をトランジスタ１１のベース端子に与える。
【００２６】
パルス電流供給部３０は、例えば、電流スイッチを構成するトランジスタ３１，３２、該電流スイッチの電流源としてのトランジスタ３３および抵抗３４〜３６を有する。トランジスタ３１は、コレクタ端子がＬＤ１００の一端に接続され、エミッタ端子がトランジスタ３２のエミッタ端子およびトランジスタ３３のコレクタ端子に接続され、ベース端子にはバーストデータ処理部２０から出力されるパルス信号Ｓｐが印加される。トランジスタ３２は、コレクタ端子に電源電圧Ｖ＋が印加され、ベース端子にはバーストデータ処理部２０から出力される反転パルス信号／Ｓｐが印加される。トランジスタ３３は、エミッタ端子が抵抗３４を介して接地され、ベース端子が抵抗３５，３６間の共通の接続点に接続される。抵抗３５，３６は、所要の電源電圧Ｖ３０が印加される電源端子と接地端子の間に直列に接続され、互いの接続点における分圧をトランジスタ３３のベース端子に与える。
【００２７】
図８は、プリバイアス電流供給部４０の具体的な回路構成の一例を示す図である。
図８において、プリバイアス電流供給部４０は、プリバイアス電流Ｉb2の立ち上がりおよび立ち下がりを高速にするために、例えば、基本的な回路構成として差動増幅回路を採用するものとし、ここでは、トランジスタ４１〜４５、ダイオード４６および抵抗４７〜５６によって構成される。
【００２８】
具体的には、トランジスタ４１は、バーストデータ処理部２０から出力されるプリバイアス信号Ｓｂがベース端子に入力され、コレクタ端子には電源電圧Ｖ＋が印加され、エミッタ端子がダイオード４６および抵抗４７を介して接地されている。トランジスタ４２は、ベース端子が抵抗４８，４９間の共通の接続点に接続され、エミッタ端子には電源電圧Ｖ＋が抵抗５０を介して印加される。抵抗４８，４９は、電源電圧Ｖ＋が印加される電源端子と接地端子の間に直列に接続されており、互いの接続点における分圧をトランジスタ４２のベース端子に与える。トランジスタ４３は、ベース端子がダイオード４０および抵抗４７の間の共通の接続点に接続され、エミッタ端子がトランジスタ４２のコレクタ端子およびトランジスタ４４のエミッタ端子に接続され、コレクタ端子が抵抗５１を介して接地されている。トランジスタ４４は、ベース端子が抵抗５３，５４間の共通の接続点に接続され、コレクタ端子が抵抗５２を介して接地されている。抵抗５３，５４は、電源電圧Ｖ＋が印加される電源端子と接地端子の間に直列に接続されており、互いの接続点における分圧をトランジスタ４４のベース端子に与える。トランジスタ４５は、ベース端子が抵抗５５を介してトランジスタ４４のコレクタ端子に接続され、コレクタ端子がＬＤ１００の一端に接続され、エミッタ端子が抵抗５６を介して接地されている。
【００２９】
ここで、上記のような構成のＬＤ駆動回路の動作について説明する。
まず、ＬＤ駆動回路が起動されると、固定バイアス電流供給部１０が作動して、固定バイアス電流Ｉb1がＬＤ１００に供給される。この固定バイアス電流Ｉb1は、光出力の非発出時において、システム上で許容されるバイアス電流をＬＤ１００に予め供給しておくものであるため、ＬＤ１００の自然発光領域内で限りなく０に近い電流値（例えば、数１０μＡ〜１００μＡ程度）に設定する必要がある。なお、図９に示すように、電流値Ｉb1が微小であってもＬＤ１００に与えられる電圧として考えると、比較的大きな値の電圧Ｖb1がＬＤ１００に印加されていることに注意を要する。
【００３０】
そして、外部からＬＤ駆動回路にバーストデータが入力されると、該バーストデータに基づいて、ＬＤ１００に対するプリバイアス電流Ｉb2およびパルス電流Ｉｐの供給が行われる。ここでは、プリバイアス電流Ｉb2およびパルス電流Ｉｐの供給動作の一例を、図１０のタイムチャートを用いて具体的に説明する。
【００３１】
ＬＤ駆動回路には、図１０（Ａ）に示すような固定長のセル信号を含んだバーストデータが外部よりバーストデータ処理部２０に入力される。このバーストデータは、例えば、上述の図１に示したようなＡＴＭ−ＰＯＮにおいて各加入者側装置の送信部に本ＬＤ駆動回路が適用される場合、ＰＯＮ上への上りデータの送信を許可する信号が局側装置から加入者側装置に送られることに応じて、該当する加入者側装置のバーストデータが許可された期間（例えば、１セル長を単位とする）に立ち上がる。バーストデータの入力を受けたバーストデータ処理部２０では、該バーストデータに基づいてプリバイアス信号Ｓｂおよびパルス信号Ｓｐが生成される。
【００３２】
図１１は、バーストデータ処理部２０の具体的な動作の一例を説明するための機能ブロック図である。
図１１に示すように、バーストデータ処理部２０では、入力されたバーストデータが、遅延回路２１、立ち上がり検出回路２２および０連続検出回路２３にそれぞれ送られる。遅延回路２１では、バーストデータが２セル長＋プリバイアスビット分に相当する時間だけ遅延（シフト）され、図１０（Ｂ）に示すようなパルス信号Ｓｐが出力される。上記のプリバイアスビットは、パルス信号Ｓｐの立ち上がりに対してプリバイアス信号Ｓｂをどれだけ早く立ち上げるかを規定し、ＬＤ１００の動作特性等に応じて予め設定される値である。
【００３３】
また、立ち上がり検出回路２２では、入力されるバーストデータの立ち上がり（「０」レベルから「１」レベルへの変化）が検出され、図１０（Ｃ）に示すような短パルスが出力される。なお、立ち上がり検出回路２２は、バーストデータの立ち上がりを一旦検出すると、後述する０連続検出回路２３で０連続が検出されるまでの間、立ち上がり検出結果をマスク処理するものとする。これにより、「１」「０」レベルが連続して変化するバーストデータの最初の立ち上がりのみが検出されるようになる。
【００３４】
そして、立ち上がり検出回路２２の出力信号は、遅延回路２４に送られ、２セル長分に相当する時間だけ遅延されて、図１０（Ｄ）に示すような信号が遅延回路２４から出力される。さらに、この遅延回路２４の出力信号がラッチ回路２６のセット入力端子Ｓに送られて、ラッチ回路２６の出力がローレベルからハイレベルに変化し、図１０（Ｇ）に示すようなプリバイアス信号Ｓｂとして出力される。
【００３５】
また、０連続検出回路２３では、入力されるバーストデータの連続する「０」レベルの計数がカウンタ等を用いて行われ、例えば１セル長に相当する数の０連続が検出されると、図１０（Ｅ）に示すような短パルスが出力される。そして、０連続検出回路２３の出力信号は、遅延回路２５に送られ、１セル長＋プリバイアスビット分に相当する時間だけ遅延されて、図１０（Ｆ）に示すような信号が遅延回路２５から出力される。さらに、この遅延回路２５の出力信号がラッチ回路２６のリセット入力端子Ｒに送られて、ラッチ回路２６の出力、すなわち図１０（Ｇ）のプリバイアス信号Ｓｂがハイレベルからローレベルにリセットされる。
【００３６】
上記のような一連の処理動作が繰り返されることで、バーストデータに対して、２セル長＋プリバイアスビット分だけ遅延したパルス信号Ｓｐと、２セル長分だけ遅延したプリバイアス信号Ｓｂとが自動的に生成されるようになる。
【００３７】
そして、バーストデータ処理部２０で生成されたプリバイアス信号Ｓｂは、プリバイアス電流供給回路４０に送られ、プリバイアス信号Ｓｂがハイレベルとなっている間、所要の値のプリバイアス電流Ｉb2がＬＤ１００に供給される。このプリバイアス電流Ｉb2は、バーストデータの送信直前および送信中において、システム上で許容されるバイアス電流をＬＤ１００に予め供給しておくものであって、その電流値は、固定バイアス電流Ｉb1を加えた時の値Ｉｂ（＝Ｉb1＋Ｉb2）が、ＬＤ１００のしきい値電流Ｉthよりも小さくなる、すなわち、自然発光領域内となるように設定される（図９参照）。固定バイアス電流Ｉb1およびプリバイアス電流Ｉb2の具体的な設定値としては、例えば、固定バイアス電流Ｉb1が上記電流値Ｉｂに対して１／１０倍程度となるようにするのが好ましい。ただし、本発明はこれに限られるものではない。
【００３８】
また、バーストデータ処理部２０で生成されたパルス信号Ｓｐは、その反転信号／Ｓｐとともにパルス電流供給回路３０に送られ、バーストデータに対応したパルス電流ＩｐがＬＤ１００に供給される。
【００３９】
図１２は、ＬＤ１００に供給される、固定バイアス電流Ｉb1、プリバイアス電流Ｉb2およびパルス電流Ｉｐの一例を示した図である。
図１２に示すように、固定バイアス電流Ｉb1は、バーストデータが送信されるか否かに関係なく常時ＬＤに供給され、一方、プリバイアス電流Ｉb2は、バーストデータの立ち上がりよりもプリバイアスビット分だけ早く立ち上がり、バーストデータの終了とともに立ち下がる。このような固定バイアス電流Ｉb1およびプリバイアス電流Ｉb2がパルス電流Ｉｐに重畳され、図１２の下段に示すようなバイアス電流がＬＤ１００に供給されるようになる。
【００４０】
これにより、バーストデータの非送信時においては、固定バイアス電流Ｉb1の極微小な電流がＬＤ１００に流れているが、この時の光出力は、システム上で許容されるレベル、すなわち、他の加入者側装置から送信される光出力の「０」レベルよりも十分低いレベルとなるので、バースト伝送に影響を及ぼすことはない。
【００４１】
また、プリバイアス電流Ｉb2をＬＤ１００に供給する直前においては、固定バイアス電流Ｉb1を与えてあるので、プリバイアス電流Ｉb2の立ち上げ時間を短縮することが可能になる。これはすなわち、プリバイアス電流の供給時間を短縮させることにつながる。加えて、プリバイアス電流Ｉb2を供給することで、ＬＤ１００内のキャリア密度がしきい値キャリア密度付近まで達することになるので、バーストデータの送信時において、ＬＤ１００の光出力波形は、バーストデータの先頭波形から、発振遅延等によって波形が劣化することなく確実に立ち上がることが可能になる。
【００４２】
このように第１実施形態によれば、バーストデータの送信状態に応じて固定バイアス電流およびプリバイアス電流の供給を適切なタイミングで制御することによって、高速なバーストデータの送信を確実に行うことが可能なＬＤ駆動回路を実現できる。また、本ＬＤ駆動回路は、バーストデータを処理してプリバイアス電流の供給タイミングを決めるようにしたことによって、従来のようにバーストデータの送信・非送信を示す信号（イネーブル信号等）をバーストデータとは別に外部から与える必要がなくなるため、各種の通信システムに柔軟に対応することができる。
【００４３】
次に、本発明の第２実施形態について説明する。第２実施形態では、固定バイアス電流Ｉb1が周囲温度の変動に応じて可変となるようにした場合を考える。
図１３は、第２実施形態で用いる固定バイアス電流供給部の構成を示した回路図である。なお、固定バイアス電流供給部以外の他の部分の構成は、第１実施形態の場合と同様であるため説明を省略する。
【００４４】
図１３において、固定バイアス電流供給部１０’は、第１実施形態の固定バイアス電流供給部１０の構成について、例えば、固定の抵抗値を与える抵抗１３に代えてサーミスタ１３’を設けたものである。上記以外の部分の構成は第１実施形態の場合と同様である。
【００４５】
サーミスタ１３’は、周囲の温度に応じてその抵抗値が変化し、抵抗１４との接続点における電圧レベルが周囲温度に対応して変化する。ここではサーミスタ１３’がＬＤ１００の付近に配置されることにより、ＬＤ１００の温度変化に応じてトランジスタ１１のベース端子に印加される電圧が変動して、ＬＤ１００に供給される固定バイアス電流Ｉb1が制御される。なお、サーミスタ１３’の温度特性はＬＤ１００の温度特性に対応するように予め設定されているものとする。
【００４６】
上記のような構成の固定バイアス電流供給部１０’を用いることにより、ＬＤ１００の温度変化による特性変動に追従して、固定バイアス電流Ｉb1も変化するようになるため、バーストデータの送信をより確実に行うことが可能となる。
【００４７】
次に、本発明の第３実施形態について説明する。第３実施形態では、ＬＤ１００の出力光をモニタして固定バイアス電流Ｉb1をフィードバック制御するようにした場合を考える。
図１４は、第３実施形態のＬＤ駆動回路の構成を示すブロック図である。
図１４において、本ＬＤ駆動回路は、第１実施形態の構成について、光出力検出手段としてのモニタ用受光部６０と、第１バイアス電流制御手段としての固定バイアス電流制御部７０とを付加した構成である。
【００４８】
モニタ用受光部６０は、ＬＤ１００から出力される光の一部を受光してモニタ電流を発生し、該モニタ電流を固定バイアス電流制御部７０に出力する。このモニタ用受光部６０は、バーストデータの非送信時に、固定バイアス電流Ｉb1の供給によってＬＤ１００から発出される微弱な光（自然放出光）に対しても十分な受光感度を持つ受光素子（ＰＤ）を備えるものとし、また、受光素子から出力されるモニタ電流が十分なレベルに達していない場合には、モニタ電流を所要のレベルまで増幅する増幅器等を設けるようにしても構わない。
【００４９】
固定バイアス電流制御部７０は、例えば図１５に示すように、電流／電圧変換器（Ｉ／Ｖ）７１、比較器（Ｃｏｍｐ）７２、Ｕ／Ｄカウンタ７３およびＤ／Ａコンバータ７４を有する。Ｉ／Ｖ変換器７１は、モニタ用受光部６０から送られてくるモニタ電流を電圧に変換し、該電圧信号を比較器７２の一方の入力端子に送る。比較器７２の他方の入力端子には、予め設定された参照電圧Ｖrefが印加されており、比較器７２は、Ｉ／Ｖ変換器７１の出力電圧と参照電圧Ｖrefを比較し、電圧レベルの差に応じた信号をＵ／Ｄカウンタ７３に出力する。Ｕ／Ｄカウンタ７３は、外部からのホールド信号に応じて、バーストデータが非発出のときに比較器７２からの出力信号をＤ／Ａコンバータ７４に伝える。このホールド信号としては、例えば、プリバイアス信号Ｓｂ等を利用することが可能であり、プリバイアス信号Ｓｂがローレベルのときに、Ｕ／Ｄカウンタ７３が比較器７２からの出力信号をＤ／Ａコンバータ７４に伝達し、ハイレベルのときには出力信号の伝達を中断する。Ｄ／Ａコンバータ７４は、比較器７２からＵ／Ｄカウンタ７３を介して送られてきたデジタル信号をアナログ信号に変換して、固定バイアス電流供給部１０に出力する。
【００５０】
上記のような構成のＬＤ駆動回路では、バーストデータの非送信時において、ＬＤ１００からの出力光のパワーがモニタ用受光部６０によってモニタされ、該モニタ電流に基づいて非送信時の出力光パワーが予め設定した一定レベルとなるように固定バイアス電流Ｉb1を制御する信号が固定バイアス電流制御部７０で生成されて、固定バイアス電流供給部１０にフィードバックされる。具体的には、固定バイアス電流制御部７０からの出力信号に従って、例えば、固定バイアス電流供給部１０の抵抗１３の一端に印加される電源電圧Ｖ１０の値を変化させることなどにより、固定バイアス電流Ｉb1のフィードバック制御を行う。ただし、固定バイアス電流供給部１０における固定バイアス電流Ｉb1の制御方法は上記に限定されるものではない。
【００５１】
このように第３実施形態によれば、バーストデータの非送信時について、固定バイアス電流Ｉb1がフィードバック制御され、いわゆるＡＰＣ（自動パワー制御）が実行されることによって、バーストデータの送信を一層確実に行うことが可能となる。
【００５２】
なお、上記の第３実施形態について、第２実施形態の場合と同様に、固定バイアス電流供給部１０に代えて、サーミスタ１３’を用いた固定バイアス電流供給部１０’を使用することも、もちろん可能である。
【００５３】
次に、本発明の第４実施形態について説明する。第４実施形態では、プリバイアス電流Ｉb2が周囲温度の変動に応じて可変となるようにした場合を考える。
図１６は、第４実施形態で用いるプリバイアス電流供給部の構成を示した回路図である。なお、プリバイアス電流供給部以外の他の部分の構成は、第１〜３実施形態のいずれかに示した場合と同様であるため説明を省略する。
【００５４】
図１６において、プリバイアス電流供給部４０’は、例えば、第１実施形態の固定バイアス電流供給部１０の構成（図８参照）について、固定の抵抗値を与える抵抗４９に並列の関係でサーミスタ４９’を設けたものである。上記以外の部分の構成は第１実施形態の場合と同様である。
【００５５】
サーミスタ４９’は、周囲の温度に応じてその抵抗値が変化し、抵抗４８との接続点における電圧レベルが周囲温度に対応して変化する。ここではサーミスタ４９’がＬＤ１００の付近に配置されることにより、ＬＤ１００の温度変化に応じて、プリバイアス電流供給部４０’ＬＤ１００に供給されるプリバイアス電流Ｉb2が制御される。なお、サーミスタ４９’の温度特性はＬＤ１００の温度特性に対応するように予め設定されているものとする。
【００５６】
上記のような構成のプリバイアス電流供給部４０’を用いることにより、ＬＤ１００の温度変化による特性変動に追従して、プリバイアス電流Ｉb2が変化するようになるため、バーストデータの送信をより確実に行うことが可能となる。
【００５７】
次に、本発明の第５実施形態について説明する。
上述した第１〜４実施形態では、バーストデータを送信するすべての領域（期間）に亘って、ＬＤ１００にプリバイアス電流Ｉb2を供給するようにしていた。しかし、プリバイアス電流Ｉb2がパルス電流Ｉｐに比べて十分に小さい場合には、一旦バーストデータの送信が始まれば、ＬＤ１００内のキャリア密度を考慮すると、プリバイアス電流Ｉb2をバーストデータの送信領域すべてに対して与えなくても先頭側の一部の領域に与えれば、バーストデータを高速に送信することができる。第５実施形態では、上記のような場合の具体例について説明する。
【００５８】
図１７は、第５実施形態で用いるバーストデータ処理部の構成を示した機能ブロック図である。なお、バーストデータ処理部以外の他の部分の構成は、上述した各実施形態のいずれかの場合と同様であるため説明を省略する。
【００５９】
図１７において、本実施形態で用いるバーストデータ処理部２０’は、上述の図１１に示したバーストデータ処理部２０について、遅延回路２１に代えて遅延回路２１’を用いるとともに、遅延回路２４，２５およびラッチ回路２６に代えてカウンタ回路２７を設けた構成である。その他の部分の構成は上述の各実施形態の場合と同様である。
【００６０】
遅延回路２１’は、入力されるバーストデータを、上述したプリバイアスビット分に相当する時間だけ遅延（シフト）させ、パルス信号Ｓｐとしてパルス電流供給部３０に出力する。カウンタ回路２７は、立ち上がり検出回路２２から送られてくる立ち上がり検出信号を受けると、出力レベルがハイレベルに転じると同時にカウンタが起動して、所定の期間（例えば、バーストデータの１〜Ｎビットに相当する期間など）、ハイレベルの出力を維持する。
【００６１】
上記のようなバーストデータ処理部２０’を用いたＬＤ駆動回路の動作は、バースデータからパルス信号Ｓｐおよびプリバイアス信号Ｓｂを生成する過程が異なるだけで、その他の過程については上述した各実施形態の場合と同様である。ここでは、バーストデータ処理部２０’の動作を図１８のタイムチャートを用いで詳しく説明する。
【００６２】
図１８（Ａ）に示すようなバーストデータがバーストデータ処理部２０’に入力されると、該バーストデータが遅延回路２１’、立ち上がり検出回路２２および０連続検出回路２３にそれぞれ送られる。遅延回路２１’では、バーストデータがプリバイアスビット分だけ遅延され、図１８（Ｂ）に示すようなパルス信号Ｓｐとして出力される。これと同時に、立ち上がり検出回路２２では、バーストデータの立ち上がりが検出され、図１８（Ｃ）に示すような短パルスが出力される。なお、立ち上がり検出回路２２は、バーストデータの立ち上がりを一旦検出すると、図１８（Ｄ）に示すように０連続検出回路２３で０連続が検出されるまでの間、立ち上がり検出結果をマスク処理するものとする。
【００６３】
そして、立ち上がり検出回路２２から短パルスが出力されると、カウンタ回路２７が起動して、バーストデータの先頭側の１〜Ｎビットに相当する期間に亘ってハイレベルを維持する出力信号が生成され、図１８（Ｂ）に示すようなプリバイアス信号Ｓｂとして出力される。
【００６４】
このように第５実施形態によれば、プリバイアス電流Ｉb2がパルス電流Ｉｐに比べて十分に小さい場合には、プリバイアス電流Ｉb2の供給をバーストデータの先頭側Ｎビットの範囲だけとしても、バーストデータの送信を確実に行うことが可能である。この場合、バーストデータ（パルス信号Ｓｐ）の遅延量はプリバイアスビット分で十分であり、しかも、プリバイアス電流Ｉb2を駆動する時間も短くなるため、回路動作の高速化を図ることが可能である。
【００６５】
次に、本発明の第６実施形態について説明する。
上述の各実施形態においては、プリバイアス電流Ｉb2をバーストデータの先頭の数ビット前（プリバイアスビット分前）からＬＤ１００に供給することを前提としてきた。しかし、光信号の伝送速度が比較的遅く、例えばプリバイアス信号Ｓｂの立ち上がり時間がバーストデータの１ビット長に相当する時間より短い場合は、１ビット長以下に相当する時間だけ前に、ＬＤ１００にプリバイアス電流を供給しても正常なバースト伝送を実現できる。そこで、第６実施形態では、上記のような場合の具体例について説明する。
【００６６】
図１９は、第６実施形態で用いるバーストデータ処理部の構成を示した機能ブロック図である。なお、バーストデータ処理部以外の他の部分の構成は、上述した各実施形態の場合と同様であるため説明を省略する。
【００６７】
図１９において、本実施形態で用いるバーストデータ処理部２０”は、遅延回路２１”および論理和回路２８から構成される。遅延回路２１”は、入力されるバーストデータを所定の時間だけ遅延させ、パルス信号Ｓｐとしてパルス電流供給部３０および論理和回路２８にそれぞれ出力する。この遅延時間は、バーストデータの１ビット長以下に相当する時間に設定される。論理和回路２８は、一方の入力端子にバーストデータが入力され、他方の入力端子に遅延回路２１”からの信号が入力され、バーストデータおよび遅延されたバーストデータの論理和を演算し、プリバイアス信号Ｓｂとして出力する。
【００６８】
上記のような構成のバーストデータ処理部２０”を用いたＬＤ駆動回路では、図２０に例示したような、固定バイアス電流Ｉb1、プリバイアス電流Ｉb2およびパルス電流ＩｐがＬＤ１００に供給される。すなわち、パルス信号Ｓｐの「１」レベルにそれぞれ対応して、プリバイアス電流Ｉb2がＬＤ１００に供給される。これにより、各ビットの「１」レベルを示す光出力は、ＬＤ１００の発振遅延による波形劣化を生じることなく立ち上がるようになる。
【００６９】
このように第６実施形態によれば、光信号の伝送速度が比較的遅く、プリバイアス信号Ｓｂの立ち上がりが急峻な場合には、より簡略な構成のバーストデータ処理部２０”を用いても、バーストデータの送信を確実に行うことが可能である。
【００７０】
なお、上記の第６実施形態では、プリバイアス信号Ｓｂおよびパルス信号Ｓｐ（バーストデータ）の各立ち下がり時間を一致させる構成について説明したが、例えば、プリバイアス電流Ｉb2がパルス電流Ｉｐに比べて十分に小さいときなどには、上述の第５実施形態の場合と同様に、ＬＤ１００内のキャリア密度を考慮すると、バーストデータの各「１」レベルのビットの立ち上がり部分の前後について、プリバイアス電流をＬＤ１００に供給するようにしても、バーストデータを高速に送信することができる。この場合のバーストデータ処理部の構成例を図２１に示しておく。図２１のバーストデータ処理部２０'''では、遅延回路２１”によって遅延されたバーストデータがパルス信号Ｓｐとして出力されるとともに、入力されたバーストデータがそのままプリバイアス信号Ｓｂとして出力される。
【００７１】
また、上述した第１〜６実施形態では、固定バイアス電流供給部１０を設けてＬＤ１００に固定バイアス電流Ｉb1を与える構成を採用している。しかしながら、ＬＤ駆動回路を構成するトランジスタ等の特性如何ではリーク電流などによって、固定バイアス電流供給部１０を備えていない構成であっても、固定バイアス電流Ｉb1に相当する電流がＬＤ１００に供給されるような場合が想定される。このような場合には、固定バイアス電流供給部１０を別途設けるまでもなく、上述の各実施形態の場合と同様の作用効果を得ることが可能である。
【００７２】
さらに、固定バイアス電流供給部およびプリバイアス電流供給部をそれぞれ異なる回路構成としたが、例えば、固定バイアス電流供給部の回路構成として、プリバイアス電流供給部の回路構成を適用することも可能である。この場合、固定バイアス電流供給部に対しては、プリバイアス信号Ｓｂの反転信号を与えると共に、上述した固定バイアス電流と同じ値の電流が流れるように各回路素子を設定すればよい。
【００７３】
産業上の利用可能性
本発明は、バーストデータの送信を行う光送信装置に適用される半導体レーザの駆動方式として産業上の利用可能性が大であり、特に、送信速度が高速な光通信システムへの適用が有用である。
【図面の簡単な説明】
図１は、一般的なＡＴＭ−ＰＯＮの構成を示す図である。
図２は、ＡＴＭ−ＰＯＮにおける上りデータ送信について説明する図である。
図３は、従来の半導体レーザ駆動方式を説明する原理図である。
図４は、従来の他の半導体レーザ駆動方式を説明する原理図である。
図５は、従来のさらに別の半導体レーザ駆動方式を説明する原理図である。
図６は、第１実施形態に係る半導体レーザ駆動回路の基本構成を示すブロック図である。
図７は、同上第１実施形態における固定バイアス電流供給部およびパルス電流供給部の具体的な回路構成の一例を示す図である。
図８は、同上第１実施形態におけるプリバイアス電流供給部の具体的な回路構成の一例を示す図である。
図９は、同上第１実施形態についてＬＤに供給される電流と電圧の関係を示した図である。
図１０は、同上第１実施形態におけるプリバイアス電流およびパルス電流の供給動作の一例を説明するタイムチャートである。
図１１は、同上第１実施形態におけるバーストデータ処理部の一例を示す機能ブロック図である。
図１２は、同上第１実施形態においてＬＤに供給される、固定バイアス電流、プリバイアス電流およびパルス電流の一例を示した図である。
図１３は、第２実施形態で用いる固定バイアス電流供給部の構成を示した回路図である。
図１４は、第３実施形態のＬＤ駆動回路の構成を示すブロック図である。
図１５は、同上第３実施形態における固定バイアス電流制御部の構成を示すブロック図である。
図１６は、第４実施形態で用いるプリバイアス電流供給部の構成を示した回路図である。
図１７は、第５実施形態で用いるバーストデータ処理部の構成を示した機能ブロック図である。
図１８は、同上第５実施形態におけるバーストデータ処理部の動作を説明するタイムチャートである。
図１９は、第６実施形態で用いるバーストデータ処理部の構成を示した図である。
図２０は、同上第６実施形態においてＬＤに供給される、固定バイアス電流、プリバイアス電流およびパルス電流の一例を示した図である。
図２１は、同上第６実施形態に関連するバーストデータ処理部の他の構成例を示した図である。
【図１】
0004557481.tif 000002
【図２】
0004557481.tif 000003
【図３】
0004557481.tif 000004
【図４】
0004557481.tif 000005
【図５】
0004557481.tif 000006
【図６】
0004557481.tif 000007
【図７】
0004557481.tif 000008
【図８】
0004557481.tif 000009
【図９】
0004557481.tif 000010
【図１０】
0004557481.tif 000011
【図１１】
0004557481.tif 000012
【図１２】
0004557481.tif 000013
【図１３】
0004557481.tif 000014
【図１４】
0004557481.tif 000015
【図１５】
0004557481.tif 000016
【図１６】
0004557481.tif 000017
【図１７】
0004557481.tif 000018
【図１８】
0004557481.tif 000019
【図１９】
0004557481.tif 000020
【図２０】
0004557481.tif 000021
【図２１】
0004557481.tif 000022