(57)【特許請求の範囲】
【請求項１】
対向して配置された第１及び第２の絶縁基板と、前記第１の絶縁基板における前記第２の絶縁基板との対向面側に交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極と、前記第２の絶縁基板における前記第１の絶縁基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極と、前記走査電極及び前記共通電極を覆うように形成された第１の誘電体層と、前記データ電極を覆うように形成された第２の誘電体層と、前記第１の絶縁基板と前記第２の絶縁基板との間に格子状をなすように配置された隔壁と、を有し、この隔壁に囲まれて複数個の画素が区画され、前記各画素が前記データ電極における前記走査電極との最近接点及び前記データ電極における前記共通電極との最近接点を各１ヶ所含むＡＣ型プラズマディスプレイパネルを駆動する際に、
１つの画像を表示する１フィールドを１又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化すると共に放電を起こしやすくする予備放電期間と、表示データに基づいて選択された画素に壁電荷を形成する走査期間と、前記走査電極及び前記共通電極に交互に電圧を印加して前記壁電荷が形成された画素において維持放電を発生させる維持期間と、を備えたＡＣ型プラズマディスプレイパネルの駆動方法において、
前記走査電極と前記共通電極に壁電荷が存在しない状態で放電が発生する最小の電圧を面放電開始電圧とし、かつ前記維持期間の最終時点における前記走査電極側の電位が前記共通電極側の電位よりも高いとき、前記予備放電期間の最初にある維持消去期間において、前記走査電極には前記データ電極に対して正電位の電圧Ｖｓｅ１を印加すると共に、前記共通電極には前記データ電極に対して正電位の電圧Ｖｓｅ２を印加した後、接地電位に向かって徐々に減少するランプ波形電圧を印加し、前記共通電極に印加する電圧Ｖｓｅ２は前記走査電極に印加する電圧Ｖｓｅ１よりも高く、前記電圧Ｖｓｅ２と前記電圧Ｖｓｅ１との電位差は前記面放電開始電圧から前記維持期間に印加する維持電圧を差し引いた電圧よりも高く且つ前記面放電開始電圧よりも低くなるような電圧であることを特徴とするＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項２】
対向して配置された第１及び第２の絶縁基板と、前記第１の絶縁基板における前記第２の絶縁基板との対向面側に交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極と、前記第２の絶縁基板における前記第１の絶縁基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極と、前記走査電極及び前記共通電極を覆うように形成された第１の誘電体層と、前記データ電極を覆うように形成された第２の誘電体層と、前記第１の絶縁基板と前記第２の絶縁基板との間に格子状をなすように配置された隔壁と、を有し、この隔壁に囲まれて複数個の画素が区画され、前記各画素が前記データ電極における前記走査電極との最近接点及び前記データ電極における前記共通電極との最近接点を各１ヶ所含むＡＣ型プラズマディスプレイパネルを駆動する際に、
１つの画像を表示する１フィールドを１又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化すると共に放電を起こしやすくする予備放電期間と、表示データに基づいて選択された画素に壁電荷を形成する走査期間と、前記走査電極及び前記共通電極に交互に電圧を印加して前記壁電荷が形成された画素において維持放電を発生させる維持期間と、を備えたＡＣ型プラズマディスプレイパネルの駆動方法において、
前記走査電極と前記共通電極に壁電荷が存在しない状態で放電が発生する最小の電圧を面放電開始電圧とし、かつ前記維持期間の最終時点における前記共通電極側の電位が前記走査電極側の電位よりも高いとき、前記予備放電期間の最初にある維持消去期間において、前記共通電極には前記データ電極に対して正電位の電圧Ｖｓｅ１を印加すると共に、前記走査電極には前記データ電極に対して正電位の電圧Ｖｓｅ２を印加した後、接地電位に向かって徐々に減少するランプ波形電圧を印加し、前記走査電極に印加する電圧Ｖｓｅ２は前記共通電極に印加する電圧Ｖｓｅ１よりも高く、前記電圧Ｖｓｅ２と前記電圧Ｖｓｅ１との電位差は前記面放電開始電圧から前記維持期間に印加する維持電圧を差し引いた電圧よりも高く且つ前記面放電開始電圧よりも低くなるような電圧であることを特徴とするＡＣ型プラズマディスプレイパネルの駆動方法。
【請求項３】
前記予備放電期間は、前記維持消去期間に引き続きプライミング期間及びプライミング消去期間を有し、前記プライミング期間において、前記走査電極に徐々に増加するランプ波形電圧を印加すると共に、前記共通電極及び前記データ電極を接地することによりプライミング放電を発生させ、前記プライミング消去期間において、前記走査電極に徐々に減少するランプ波形電圧を印加すると共に、共通電極を正の電位に一定に保ち、前記プライミング消去期間の最終時における前記走査電極と前記共通電極との間の電位差を前記面放電開始電圧に等しくすることを特徴とする請求項１又は２に記載のＡＣ型プラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、維持電圧の範囲が広く、低電圧で駆動できるＡＣ型プラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
一般に、プラズマディスプレイパネル（以下、ＰＤＰともいう）は、薄型で大画面表示が比較的容易にできること、視野角が広いこと、応答速度が速いことなど、数多くの特長を有している。このため、近時、フラットディスプレイとして壁掛テレビ及び公共表示板等に利用されている。ＰＤＰは、その動作方式により、電極を放電ガスが充填された放電空間に露出させ、前記電極間に直流放電を発生させることにより動作させる直流放電型（ＤＣ型）ＰＤＰと、電極を誘電体層により被覆して放電ガスには直接露出させず、交流放電の状態で動作させる交流放電型（ＡＣ型）ＰＤＰとに分類される。ＤＣ型ＰＤＰでは電圧が印加されている期間中放電が持続し、ＡＣ型ＰＤＰでは電圧の極性を反転させることにより放電を持続させる。また、ＡＣ型ＰＤＰには、１セル内の電極数が２であるものと３であるものとがある。このような構造のＰＤＰが記載されている文献には、「ソサエティ・フォー・インフォメーション・ディスプレイ９８ダイジェスト、２７９頁〜２８１頁、１９９８年５月（ＳＩＤ；９８；ＤＩＧＥＳＴ，ｐ２７９−２８１，Ｍａｙ，１９９８）」がある。
【０００３】
以下、従来の３電極ＡＣ型プラズマディスプレイパネルの構造及び駆動方法について説明する。図７は従来のプラズマディスプレイパネルにおけるセルの構成を示す断面図であり、図８はこの従来のプラズマディスプレイの電極配置を示す平面図である。
【０００４】
図７に示すように、この従来の３電極ＡＣ型プラズマディスプレイパネルにおいては、前面基板２０と、この前面基板２０に対向する背面基板２１とが設けられている。前面基板２０及び背面基板２１は例えばガラスからなる。前面基板２０における背面基板２１に対向する表面には、複数本の走査電極２２及び共通電極２３が所定の間隔を隔てて交互に且つ相互に平行に配置されている。走査電極２２及び共通電極２３は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：酸化インジウム）等からなる透明電極であり、図７における紙面奥側から手前側に向かう方向に延びている。
【０００５】
また、走査電極２２及び共通電極２３上には配線抵抗を下げるために金属電極３２が積層されている。更に、走査電極２２及び共通電極２３を覆うように透明誘電体層２４が設けられ、透明誘電体層２４上にはＭｇＯ等からなる保護層２５が形成されている。
【０００６】
一方、背面基板２１における前面基板２０に対向する表面には複数本のデータ電極２９が設けられている、データ電極２９は走査電極２２及び共通電極２３と直交する方向（図示の縦方向）に延びている。データ電極２９上には白色誘電体層２８及び蛍光体層２７が設けられている。
【０００７】
また、前面基板２０と背面基板２１との間には隔壁（図示せず）が設けられている。この隔壁は前面基板２０の表面に直交する方向から見て格子状に設けられ、前面基板２０と背面基板２１との間の空間を放電空間２６として確保すると共に、放電空間２６を表示セル（画素）として区画している。各表示セル３１（図８参照）内には、各１本の走査電極２２、共通電極２３及びデータ電極２９が挿通しており、データ電極２９における走査電極２２との最近接点及び共通電極２３との最近接部分を１ずつ含んでいる。放電空間２６内にはＨｅ、Ｎｅ、Ｘｅ等の混合ガスが放電ガスとして封入されている。
【０００８】
また、図８に示すように、ＰＤＰのディスプレイ表示画面３１においては、走査電極２２（Ｓｉ（ｉ＝１〜ｍ））及び共通電極２３（Ｃｉ（ｉ＝１〜ｍ））と、データ電極２９（Ｄｊ（ｊ＝１〜ｎ））との各最近接部分を含むように、表示セル３１が行列状に配置されている。走査電極Ｓｉと共通電極Ｃｉとの間は、面放電が発生する放電ギャップ３７であり、走査電極Ｓｉと共通電極Ｃｉ−１との間は、面放電が発生しない非放電ギャップ３８になっている。
【０００９】
次に、この従来のＰＤＰの駆動方法について説明する。従来、ＰＤＰの駆動方法として主流の方法は、走査期間と維持期間が分離されている走査維持分離方式（ＡＤＳ方式）である。以下、この走査維持分離方式の駆動方法について説明する。図９は、従来の３電極ＡＣ型プラズマディスプレイパネルの駆動方法を示す波形図である。また、図１０（ａ）乃至（ｅ）はこの従来のＰＤＰの駆動方法を示す模式的断面図である。図１０（ａ）乃至（ｅ）においては、正壁電荷３５及び負壁電荷３６を多角形で示しており、正壁電荷３５及び負壁電荷３６の高さは、壁電荷によって誘電体層に発生する壁電圧の大きさを示す。
【００１０】
図９に示すように、このＰＤＰの駆動方法においては、１フィールドが複数のサブフィールド（以下、ＳＦという）からなり、１のサブフィールド８は予備放電期間７、走査期間５及び維持期間６の３つの期間により構成されている。
【００１１】
先ず、予備放電期間７について説明する。予備放電期間７の開始時点においては、サブフィールド８の１つ前のサブフィールド１（以下、前ＳＦ１ともいう）における放電に伴い、セル内の誘電体層上に壁電荷が発生している。この壁電荷の発生状態は、サブフィールド１においてこのセルが点灯していたか非点灯であったかにより異なる。予備放電期間７には、この壁電荷を初期化する役割と、後の工程において表示データに基づいて線順次にデータを書込む際に放電を行いやすくするプライミング効果を発生させる役割とがある。
【００１２】
予備放電期間７は維持消去期間２、プライミング期間３及びプライミング消去期間４から構成されている。維持消去期間２はサブフィールド１（前ＳＦ１）において維持放電が発生したセルにおいて放電を発生させる。前ＳＦ１において維持放電が発生しているセルは、前ＳＦ１の最終維持パルスによって、図１０（ａ）に示すような壁電荷配置、即ち、透明誘電体層２４の表面上における走査電極Ｓ上に相当する領域（以下、走査電極Ｓ上という）に負壁電荷３６が形成され、透明誘電体層２４の表面上における共通電極Ｃ上に相当する領域（以下、共通電極Ｃ上という）及び白色誘電体層２８の表面上におけるデータ電極Ｄ上に相当する領域（以下、データ電極Ｄ上という）に正壁電荷３５が形成された壁電荷配置になっている。
【００１３】
このような状態において、サブフィールド１から予備放電期間７の維持消去期間２に移行する。維持消去期間２においては、走査電極Ｓ及びデータ電極Ｄの電位を接地電位とし、共通電極Ｃに正電位Ｖｓを印加する。これにより、走査電極Ｓと維持電極Ｃの間の電位差が徐々に大きくなり、走査電極Ｓ上と共通電極Ｃ上との間で弱い放電（弱放電）が発生する。これにより、図１０（ｂ）に示すように、走査電極Ｓ上と共通電極Ｃ上との間に形成される面放電ギャップの近傍の壁電荷が変化する。
【００１４】
一方、前ＳＦ１において維持放電が発生していないセルは、維持消去期間２に移行する前に図１０（ｂ）に示すような壁電荷配置になっており、維持消去期間２では放電が発生しない。従って、維持消去期間２の終了時点では、各セルが前ＳＦ１において点灯状態であったか非点灯状態であったかに関係なく、図１０（ｂ）に示すような壁電荷配置になる。即ち、各セルの初期化が行われる。
【００１５】
プライミング期間３においては、後述する走査期間５において書込放電を低い電圧で起こすために、プライミング放電を発生させ、プライミング効果を得る。図９に示すように、プライミング期間３においては、走査電極Ｓに所定の正電位から電圧Ｖｐまで連続的に増加する正極性のランプ波形を印加すると共に、共通電極Ｃ及びデータ電極Ｄに接地電位を印加する。これにより、走査電極Ｓ上と共通電極Ｃ上との間に弱放電を発生させ、図１０（ｃ）に示すような走査電極Ｓ上における共通電極Ｃ側の端部及び共通電極Ｃ上における走査電極Ｓ側の端部において壁電荷が大きい壁電荷配置にする。
【００１６】
次に、プライミング消去期間４において、データ電極Ｄに接地電位を印加したまま、共通電極Ｃに電圧Ｖｓを印加する。また、走査電極Ｓの電位を所定の正電位から連続的に減少させる。これにより、プライミング期間３で発生した壁電荷を戻すような弱放電を発生させ、壁電荷配置を図１０（ｄ）に示すような状態にする。これにより、予備放電期間７が終了する。
【００１７】
走査期間５においては、走査電極Ｓに正の電圧Ｖｂｗを印加し、共通電極Ｃに正の電圧Ｖｓｗを印加する。そして、走査電極Ｓ１〜Ｓｍの電位を順次接地電位とすることにより、走査電極Ｓ１〜Ｓｍに順次走査パルス９を印加する。この走査パルス９のタイミングに合わせて、データ電極Ｄ１〜Ｄｎに表示データに基づいてデータパルス１０を選択的に印加する。
【００１８】
データ電極Ｄにデータパルス１０が印加された画素では、走査電極Ｓ上とデータ電極Ｄ上との間（以下、対向間という）の電位差が、対向間の放電開始電圧を超える。このため、対向間において書込放電が発生し、走査電極Ｓ上に大きな正の壁電荷が形成される。また、この放電に伴い、正の電圧Ｖｓｗが印加され、正極性電位に大きくバイアスされている共通電極Ｃ上と走査電極Ｓ上との間（以下、面間という）においても電荷の移動が発生し、図１０（ｅ）に示すような壁電荷配置となる。一方、データパルス１０が印加されない画素では、対向間の電位差が放電開始電圧に達しないため書込放電が発生せず、壁電荷配置は変化しない。このように、データパルス１０の有無により、２種類の壁電荷の状況を作り出すことができる。図９におけるデータパルス１０の斜線は表示データによってデータパルス１０の有無が変わることを意味する。全ての走査電極Ｓ（Ｓ１〜Ｓｍ）に走査パルス９を印加し終わると、維持期間６に移行する。
【００１９】
維持期間６においては、全走査電極Ｓと全共通電極Ｄに維持パルスを交互に印加する。維持パルスの電圧値Ｖｓは面放電開始電圧よりも小さく設定する。書込放電が発生したセルにおいては、図１０（ｅ）に示すように、走査電極Ｓ上に正壁電荷が形成され、共通電極Ｃ上に負壁電荷が形成されているため、面間（走査電極Ｓ上と共通電極Ｃ上との間）には壁電圧が発生している。このため、走査電極Ｓに最初の正の維持パルス（第１維持パルスという）を印加すると、この第１維持パルスに前記壁電圧が重畳され、面間の電位差が放電開始電圧よりも大きくなり、維持放電が発生する。この維持放電により、走査電極Ｓ上に負の壁電荷が形成され、共通電極Ｃ上に正の壁電荷が形成される。そして、共通電極Ｃに次の維持パルス（第２維持パルスという）を印加すると、この第２維持パルスに前記壁電荷が重畳され、再び維持放電が発生する。この結果、第１維持パルスが発生したときとは逆の極性の壁電荷が走査電極Ｓ上及び共通電極Ｃ上に蓄積される。これ以降も、走査電極Ｓ及び共通電極Ｃに交互に維持パルスを印加することにより、同様の原理で維持放電が持続的に発生する。即ち、ｘ回目の維持放電により発生した壁電荷による壁電圧が、（ｘ＋１）回目の維持パルスに重畳され維持放電が持続される。この維持放電の持続回数により発光量が決定される。
【００２０】
一方、走査期間５において書込放電が発生しなかった画素においては、維持パルスに壁電荷が重畳されない。前述の如く、維持パルスのみでは放電開始電圧に到達しないため、維持放電は発生しない。
【００２１】
上述の予備放電期間７、走査期間５及び維持期間６を合わせてサブフィールド８という。ＰＤＰに画像を表示させる場合は、１画面の画像情報を表示する期間である１フィールド内において、各サブフィールドにおける維持パルス数を相互に異ならせ、各サブフィールドを点灯させるか非点灯にするかを選択して１フィールド内の維持放電の数を制御することよって、画像の階調表示を行う。
【００２２】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には以下に示す問題点がある。上述のような従来のＰＤＰの駆動方法においては、駆動のための電源数を可及的に少なくするために、駆動波形における各パルスの設定電圧できるだけ共通化している。このため、維持消去期間及びプライミング消去期間の共通電極電位を、維持電圧Ｖｓと同じ電圧にしている。しかしながら、維持電圧ＶｓはＰＤＰの各セルにおける面放電開始電圧よりも低く設定されている。このため、プライミング消去期間の放電が不十分となり、走査電極における共通電極に近い側の端部に形成される壁電荷の大きさが、共通電極における走査電極に近い側の端部に形成される壁電荷の大きさに等しくならない。即ち、面放電ギャップを挟む共通電極及び走査電極における面放電ギャップ近傍の壁電荷が等しくならない。
【００２３】
この結果、非点灯セルにおいて、維持放電の誤放電が発生しやすくなる。このため、維持電圧Ｖｓを高く設定することができない。この結果、プライミング消去期間の放電が不十分のままであると共に、維持電圧Ｖｓの駆動マージンが狭くなり、維持電圧Ｖｓが変動すると、ＰＤＰの動作が不安定になるという問題点がある。
【００２４】
また、上述のような従来のＰＤＰの駆動方法においては、データパルス電圧が約７０Ｖと高く、ドライバコストが高いという問題がある。
【００２５】
本発明はかかる問題点に鑑みてなされたものであって、維持電圧の駆動マージンが広く、低電圧で駆動できるＡＣ型プラズマディスプレイパネルの駆動方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明に係るＡＣ型プラズマディスプレイパネルの駆動方法は、対向して配置された第１及び第２の絶縁基板と、前記第１の絶縁基板における前記第２の絶縁基板との対向面側に交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極と、前記第２の絶縁基板における前記第１の絶縁基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極と、前記走査電極及び前記共通電極を覆うように形成された第１の誘電体層と、前記データ電極を覆うように形成された第２の誘電体層と、前記第１の絶縁基板と前記第２の絶縁基板との間に格子状をなすように配置された隔壁と、を有し、この隔壁に囲まれて複数個の画素が区画され、前記各画素が前記データ電極における前記走査電極との最近接点及び前記データ電極における前記共通電極との最近接点を各１ヶ所含むＡＣ型プラズマディスプレイパネルを駆動する際に、１つの画像を表示する１フィールドを１又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化すると共に放電を起こしやすくする予備放電期間と、表示データに基づいて選択された画素に壁電荷を形成する走査期間と、前記走査電極及び前記共通電極に交互に電圧を印加して前記壁電荷が形成された画素において維持放電を発生させる維持期間と、を備えたＡＣ型プラズマディスプレイパネルの駆動方法において、前記走査電極と前記共通電極に壁電荷が存在しない状態で放電が発生する最小の電圧を面放電開始電圧とし、かつ前記維持期間の最終時点における前記走査電極側の電位が前記共通電極側の電位よりも高いとき、前記予備放電期間の最初にある維持消去期間において、前記走査電極には前記データ電極に対して正電位の電圧Ｖｓｅ１を印加すると共に、前記共通電極には前記データ電極に対して正電位の電圧Ｖｓｅ２を印加した後、接地電位に向かって徐々に減少するランプ波形電圧を印加し、前記共通電極に印加する電圧Ｖｓｅ２は前記走査電極に印加する電圧Ｖｓｅ１よりも高く、前記電圧Ｖｓｅ２と前記電圧Ｖｓｅ１との電位差は前記面放電開始電圧から前記維持期間に印加する維持電圧を差し引いた電圧よりも高く且つ前記面放電開始電圧よりも低くなるような電圧であることを特徴とする。
【００２７】
本発明に係る他のＡＣ型プラズマディスプレイパネルの駆動方法は、対向して配置された第１及び第２の絶縁基板と、前記第１の絶縁基板における前記第２の絶縁基板との対向面側に交互に設けられ第１の方向に延びる複数本の走査電極及び共通電極と、前記第２の絶縁基板における前記第１の絶縁基板との対向面側に設けられ前記第１の方向に直交する第２の方向に延びる複数本のデータ電極と、前記走査電極及び前記共通電極を覆うように形成された第１の誘電体層と、前記データ電極を覆うように形成された第２の誘電体層と、前記第１の絶縁基板と前記第２の絶縁基板との間に格子状をなすように配置された隔壁と、を有し、この隔壁に囲まれて複数個の画素が区画され、前記各画素が前記データ電極における前記走査電極との最近接点及び前記データ電極における前記共通電極との最近接点を各１ヶ所含むＡＣ型プラズマディスプレイパネルを駆動する際に、１つの画像を表示する１フィールドを１又は複数のサブフィールドから構成し、このサブフィールドが、前記各画素内の電荷状態を初期化すると共に放電を起こしやすくする予備放電期間と、表示データに基づいて選択された画素に壁電荷を形成する走査期間と、前記走査電極及び前記共通電極に交互に電圧を印加して前記壁電荷が形成された画素において維持放電を発生させる維持期間と、を備えたＡＣ型プラズマディスプレイパネルの駆動方法において、前記走査電極と前記共通電極に壁電荷が存在しない状態で放電が発生する最小の電圧を面放電開始電圧とし、かつ前記維持期間の最終時点における前記共通電極側の電位が前記走査電極側の電位よりも高いとき、前記予備放電期間の最初にある維持消去期間において、前記共通電極には前記データ電極に対して正電位の電圧Ｖｓｅ１を印加すると共に、前記走査電極には前記データ電極に対して正電位の電圧Ｖｓｅ２を印加した後、接地電位に向かって徐々に減少するランプ波形電圧を印加し、前記走査電極に印加する電圧Ｖｓｅ２は前記共通電極に印加する電圧Ｖｓｅ１よりも高く、前記電圧Ｖｓｅ２と前記電圧Ｖｓｅ１との電位差は前記面放電開始電圧から前記維持期間に印加する維持電圧を差し引いた電圧よりも高く且つ前記面放電開始電圧よりも低くなるような電圧であることを特徴とする。
本発明においては、画素内における走査電極領域の共通電極に近い側の端部に蓄積された壁電荷による壁電圧を、共通電極領域の走査電極に近い側の端部に蓄積された壁電荷による壁電圧に実質的に等しくすることにより、維持期間において誤放電が発生しにくくなる。この結果、維持電圧を増加させることができ、維持電圧の駆動マージンを広げることができる。また、プライミング消去期間の放電を十分に発生させることができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施例について説明する。本第１実施例におけるＡＣ型プラズマディスプレイパネル（ＰＤＰ）の構成は、図７及び図８に示す従来のＰＤＰの構成と同一である。本実施例のＰＤＰのセルは、例えば、走査電極上と共通電極上との間において、走査電極と共通電極に壁電荷が存在しない状態で放電が発生する最小の電圧である面放電開始電圧が約１９０Ｖになり、走査電極上又は共通電極上とデータ電極上との間の対向放電開始電圧も約１９０Ｖになるように設計する。このため、例えば、面放電ギャップを約１００μｍ、対向放電ギャップを約１２０μｍとする。１セルのサイズは、縦が０．８１ｍｍ、横が０．２７ｍｍである。
【００２９】
次に、本実施例に係るＰＤＰの駆動方法について説明する。図１は本第１実施例に係るＰＤＰの駆動方法を示す波形図であり、図２（ａ）乃至（ｅ）は、このＰＤＰの駆動方法を示す模式的断面図である。図２（ａ）乃至（ｅ）においては、セル内に形成される壁電荷を、正壁電荷３５及び負壁電荷３６として多角形で示している。正壁電荷３５及び負壁電荷３６の高さは、壁電荷によって誘電体層に発生する電位差である壁電圧の大きさを示す。また、Ｓは走査電極を示し、Ｃは共通電極を示し、Ｄはデータ電極を示す。
【００３０】
図１に示すように、本実施例に係るＰＤＰの駆動方法においては、１フィールドが複数のサブフィールド（１及び８）からなり、サブフィールド８が予備放電期間７、走査期間５及び維持期間６からなる。また、予備放電期間７は維持消去期間２、プライミング期間３及びプライミング消去期間４からなる。
【００３１】
サブフィールド８の前のサブフィールド１（前ＳＦ１）の最終時点におけるセルの壁電荷配置は、前ＳＦ１においてこのセルが点灯状態であったか非点灯状態であったかによって異なる。前ＳＦ１において点灯状態であった場合、即ち、維持放電が発生していた場合は、図２（ａ）に示すような状態になっていると考えられる。即ち、透明誘電体層２４上における走査電極Ｓ上に相当する領域（走査電極Ｓ上）には負壁電荷３６が形成され、透明誘電体層２４上における共通電極Ｃ上に相当する領域（共通電極Ｃ上）には正壁電荷３５が形成され、白色誘電体層２８上におけるデータ電極Ｄ上に相当する領域（データ電極Ｄ上）には負壁電荷３６が形成されている。前ＳＦ１において走査電極Ｓ及び共通電極Ｃに印加された維持パルス電圧Ｖｓを例えば約１７０Ｖとすると、走査電極Ｓ上及び共通電極Ｃ上に形成される壁電圧は合計でＶｓ、即ち、約１７０Ｖとなる。そして、図１に示すように、本第１実施例においては、維持期間の最終時点における走査電極Ｓ側の電位が共通電極Ｃの電位側よりも高くなる。
【００３２】
一方、前ＳＦ１において非点灯状態であった場合は、前ＳＦ１の予備放電期間終了時における壁電荷配置のままであるため、図２（ｅ）に示すような壁電荷配置、即ち、走査電極Ｓ上及び共通電極Ｃ上に負壁電荷が形成され、共通電極Ｃ上の負壁電荷が走査電極Ｓ上の負壁電荷よりも大きく、データ電極Ｄ上に正壁電荷が形成され、データ電極Ｄ上における走査電極Ｓに対向する領域の正壁電荷が共通電極Ｃに対向する領域の正壁電荷よりも大きい壁電荷配置となる。
【００３３】
このような状態で、サブフィールド１からサブフィールド８の予備放電期間７の最初にある維持消去期間２に移行する。維持消去期間２は、矩形波形期間２ａとこれに続くランプ波形期間２ｂとからなる。矩形波形期間２ａにおいては、走査電極Ｓ１乃至Ｓｍにデータ電極に対して正電位の定電圧Ｖｓｅ１を印加する。また、共通電極Ｃ１乃至Ｃｍにデータ電極に対して正電位の定電圧Ｖｓｅ２を印加する。データ電極Ｄ１乃至Ｄｎは接地電位とする。例えば、Ｖｓｅ１は１６０Ｖであり、Ｖｓｅ２は２８０Ｖであり、共通電極Ｃ１乃至Ｃｍに印加する電圧Ｖｓｅ２の方が走査電極Ｓ１乃至Ｓｍに印加する電圧Ｖｓｅ１よりも高い。
【００３４】
前ＳＦ１にて点灯状態であったセルにおいては、走査電極Ｓと共通電極Ｃとの間の電位差は、Ｖｓｅ２−Ｖｓｅ１＝１２０Ｖに壁電圧の１７０Ｖが重畳されるため、合計で約２９０Ｖの電圧が面放電ギャップに印加される。面放電開始電圧は１９０Ｖであるため、走査電極Ｓと共通電極Ｃとの間には面放電が発生する。また、このとき、走査電極Ｓ上とデータ電極Ｄ上との間には、放電によって合計でＶｓｅ２に近い壁電圧が発生する。これにより、図２（ｂ）に示すような壁電荷配置になる。
【００３５】
一方、前ＳＦ１にて非点灯状態であったセルにおいては、図２（ｅ）に示すように走査電極Ｓ及び共通電極Ｃに相互に略等しい負壁電圧が形成されているため、走査電極Ｓと共通電極Ｃとの間には、Ｖｓｅ２−Ｖｓｅ１＝１２０Ｖの電位差のみが印加される。この電圧（１２０Ｖ）は面放電開始電圧（１９０Ｖ）よりも小さいため、このセルでは放電が発生しない。即ち、共通電極Ｃ１乃至Ｃｍへの印加電圧Ｖｓｅ２と走査電極Ｓ１乃至Ｓｍへの印加電圧Ｖｓｅ１との電位差は、面放電開始電圧よりも低くなるように設定されている。
【００３６】
維持消去期間２の矩形波形期間２ａに続くランプ波形期間２ｂにおいては、走査電極Ｓ及びデータ電極Ｄの電位を維持したまま、データ電極Ｄに対する共通電極Ｃの電位をＶｓｅ２から接地電位に向かって徐々に低くするようにランプ波形電圧を印加する。前ＳＦ１にて点灯状態であったセルにおいては、走査電極Ｓ上とデータ電極Ｄ上との間に約２８０Ｖの壁電圧が形成されている。従って、共通電極Ｃの電位を下げていくに従い、共通電極Ｃ上とデータ電極Ｄ上との間で対向の弱放電が発生し、共通電極Ｃ上の負壁電圧及びデータ電極Ｄ上における共通電極Ｃに対向する領域の正壁電圧が減少する。このようにして、維持消去期間２の終了時点においては、図２（ｃ）に示すような壁電荷配置となる。
【００３７】
各画素内の電荷状態を初期化する予備放電期間７のうち、プライミング期間３は、ランプ波形期間３ａ及びこれに続く矩形波形期間３ｂからなる。ランプ波形期間３ａにおいては、走査電極Ｓに電圧Ｖｓｅ１からこの電圧Ｖｓｅ１よりも高い電圧Ｖｐまで徐々に増加するランプ波形の電圧を印加する。Ｖｐは例えば３６０乃至４００Ｖとする。共通電極Ｃ及びデータ電極Ｄは接地電位とする。走査電極Ｓにランプ波形の電圧を印加するため、主に面電極間（走査電極Ｓ上と共通電極Ｃ上との間）において弱放電が発生する。この弱放電により、面放電ギャップ近傍の壁電荷の状態が変化し、図２（ｄ）に示すような壁電荷配置になる。その後、矩形波形期間３ｂにおいて、共通電極Ｃ及びデータ電極Ｄを接地電位に保ったまま、走査電極Ｓに電圧Ｖｐを印加し続ける。
【００３８】
プライミング消去期間４においては、プライミング期間３とは逆に、共通電極Ｃの電位に対して走査電極Ｓの電位が徐々に低くなるように、走査電極Ｓに徐々に減少するランプ波形の電圧を印加する。即ち、共通電極Ｃに電圧Ｖｐｅ１を印加する。そして、走査電極Ｓの電位を不連続的に電圧Ｖｐｅ１よりも低い正電位に下げた後、電圧Ｖｐｅ２まで連続的に下げる。これにより、プライミング期間３において発生した面放電ギャップ近傍の壁電荷が、プライミング消去期間４においては減少するように面の弱放電が発生する。また、データ電極Ｄの電位は接地電位とする。
【００３９】
プライミング消去期間４において、走査電極Ｓの電位をデータ電極Ｄの電位よりも高くすることにより、図２（ｅ）に示すように、走査電極Ｓ上における面放電ギャップ側の端部に他の部分よりも高い負壁電圧を残すことができる。この負壁電圧により、書込み時のデータパルス電圧の低減を図ることができる。一方、この負壁電圧が高すぎると、走査期間５において誤った書込放電が発生し、この結果、維持期間６において誤点灯が発生する。本実施例においては、Ｖｐｅ２を２０Ｖより高くすると誤点灯が発生するため、Ｖｐｅ２を例えば２０Ｖとする。
【００４０】
また、維持期間６で誤放電を発生しにくくするためには、面放電ギャップ近傍における走査電極Ｓ上の壁電圧と共通電極Ｃ上の壁電圧とをなるべく等しくする方がよい。弱放電は、放電ギャップ間の電圧をほぼ放電開始電圧に保ちながら、弱い放電が持続する現象である。２つの電極間で弱放電が発生する場合、電極間に印加される電位差と壁電荷により発生する壁電圧との合計が放電開始電圧を超えると、この超えた分の壁電荷が一方の電極上から他方の電極上に移動する。このため、電極間の電位差を連続的に増大させ、弱放電終了時に放電開始電圧に略等しくなるようにすれば、壁電圧による電位差は零になり、放電ギャップ近傍の壁電圧を等しくすることができる。本実施例においては、セルの特性により面放電開始電圧は約１９０Ｖであるため、Ｖｐｅ１＝Ｖｐｅ２＋１９０Ｖ＝２１０Ｖとする。これにより、図２（ｅ）に示すように、面放電ギャップ近傍の壁電荷がほぼ等しくなる。しかも、図２（ｃ）に示すように、プライミング期間３の直前に走査電極上及び共通電極上の双方に負壁電荷が形成されているため、走査電極上にピークを持つ負壁電荷を形成しやすい。これにより、書込み時のデータパルス電圧を低減することができる。
【００４１】
走査期間５における駆動方法は、図９に示す従来の駆動方法と同じである。即ち、走査電極Ｓ１乃至Ｓｍに線順次に走査パルス９を印加する。走査パルス９の印加は、正電位Ｖｂｗを基準として、接地電位をパルス状に印加することにより行う。そして、表示データに基づいて、データ電極Ｄにデータパルス１０を走査パルス９と同一タイミングで印加する。これにより、データ電極Ｄにデータパルス１０が印加されたセルにおいては、走査パルス９及びデータパルス１０の合計電圧が対向放電開始電圧を超え、書込放電が発生する。従来の駆動方法においては、図１０（ｄ）に示すように、書込放電発生前に共通電極Ｃ上に正の壁電荷があり、書込放電によって、図１０（ｅ）に示すように共通電極Ｃ上に負の壁電荷が形成される。これに対して、本実施例においては、図２（ｅ）に示すように、書込み前に既に共通電極Ｃ上に負の壁電荷が存在するため、面放電ギャップにおける電荷の移動はほとんどない。
【００４２】
維持期間６における駆動方法も、図９に示す従来の駆動方法と同じである。即ち、走査電極Ｓ及び共通電極Ｃに交互に維持電圧Ｖｓを印加する。データ電極Ｄは接地電位とする。これにより、従来の駆動方法と同様に、走査期間５において書込放電が発生したセルにおいてのみ維持放電が発生し、点灯状態となる。このようにして、点灯／非点灯を制御することができる。なお、本実施例において、ランプ波形の幅は例えば４０乃至８０μ秒である。
【００４３】
本実施例においては、プライミング消去期間４において、走査電極Ｓにランプ波形の電圧を印加することにより走査電極Ｓ上と共通電極Ｃ上との間に弱放電を発生させ、この弱放電終了時における電位差を放電開始電圧に等しくすることにより、面放電ギャップ近傍の壁電荷をほぼ等しくすることができる。これにより、維持期間６において誤放電が発生しにくくなり、維持電圧Ｖｓを増加させることができる。
【００４４】
また、本実施例においては、プライミング消去期間４における走査電極Ｓの電位を、データ電極Ｄの電位よりも高くすることにより、走査電極Ｓ上における面放電ギャップ側の端部に高い負壁電圧を残すことができる。この負壁電圧により、書込み時のデータパルス電圧の低減を図ることができる。
【００４５】
次に、本発明の第２の実施例について説明する。本実施例におけるＰＤＰの構成は前述の第１の実施例におけるＰＤＰの構成と同一である。図３は本第２実施例に係るＰＤＰの駆動方法を示す波形図であり、図４（ａ）乃至（ｅ）は、このＰＤＰの駆動方法を示す模式的断面図である。本第２実施例に係る駆動方法は、前述の第１の実施例に係る駆動方法と比較して、維持期間６における最終維持パルスの極性が反転している。前述の第１の実施例においては、前ＳＦ１の終了時において、走査電極Ｓの電位は共通電極Ｃの電位よりも高くなっているが、本第２実施例においては、走査電極Ｓの電位は共通電極Ｃの電位よりも低くなっている。即ち、本第２実施例においては、維持期間の最終時点における共通電極側の電位が走査電極側の電位よりも高くなっている。
【００４６】
このため、本第２実施例においては、維持消去期間２において走査電極Ｓ及び共通電極Ｃに印加する電圧の駆動波形を前述の第１の実施例に対して、夫々相互に逆転させている。即ち、走査電極Ｓの電位を先ずＶｓｅ２とし、その後、接地電位に向かって徐々に減少するランプ波形電圧を走査電極Ｓに印加する。また、共通電極Ｃには電圧Ｖｓｅ１を印加する。これにより、図４（ａ）乃至（ｃ）に示す本実施例における維持消去期間２の壁電荷配置は、図２（ａ）乃至（ｃ）に示す壁電荷配置において、走査電極Ｓと共通電極Ｃとを入れ替えた配置と同一になる。
【００４７】
本第２実施例における上記以外の駆動方法は、前述の第１の実施例における駆動方法と同様である。これにより、プライミング期間３の終了時点における壁電荷配置は図４（ｄ）に示すような状態となり、プライミング消去期間４の終了時点における壁電荷配置は、図４（ｅ）に示すような状態となる。
【００４８】
【実施例】
以下、本発明の実施例の効果について具体的に説明する。前述の第１の実施例に係るＰＤＰの駆動方法（図１参照）を実施し、維持電圧の上限値及び下限値のＶｐｅ１依存性、並びに、最小データパルス電圧のＶｐｅ２依存性を調査した。維持電圧の上限値及び下限値とは、ＰＤＰが正常に動作する維持電圧の上限値及び下限値である。また、最小データパルス電圧とは、書込み時にデータパルスを印加したセルが正常に点灯する最小のデータパルス電圧のことである。図５は、横軸に電圧Ｖｐｅ１をとり、縦軸に維持電圧Ｖｓの上限値及び下限値をとって、維持電圧の上限値及び下限値のＶｐｅ１依存性を示すグラフ図である。なお、電圧Ｖｐｅ２は２０Ｖとした。また、図６は、横軸に電圧Ｖｐｅ２をとり、縦軸に最小データパルス電圧をとって、最小データパルス電圧のＶｐｅ２依存性を示すグラフ図である。なお、電圧Ｖｐｅ１は、Ｖｐｅ１＝１９０＋Ｖｐｅ２（Ｖ）となるようにした。
【００４９】
図５に示すように、Ｖｐｅ１を約２１０Ｖ（＝放電開始電圧（１９０Ｖ）＋Ｖｐｅ２（２０Ｖ））にすることにより、維持電圧の上限を最も高くすることができた。従来、１７５Ｖ程度であった維持電圧の上限値が、本実施例においては約１９０Ｖまで向上した。また、Ｖｐｅ１を変化させても、維持電圧の下限値はほとんど変化しなかった。従って、Ｖｐｅ１を約２１０Ｖとすることにより、維持電圧の駆動マージンを広げることができた。
【００５０】
また、図６に示すように、従来、約４８Ｖ必要だったデータパルス電圧を、Ｖｐｅ２＝２０Ｖとすることにより、約２５Ｖまで低減することができた。
【００５１】
【発明の効果】
以上詳述したように、本発明によれば、維持電圧の駆動マージンが広く、低電圧で駆動できるＡＣ型プラズマディスプレイパネルの駆動方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＰＤＰの駆動方法を示す波形図である。
【図２】（ａ）乃至（ｅ）は、本第１実施例に係るＰＤＰの駆動方法を示す模式的断面図である。
【図３】本発明の第２の実施例に係るＰＤＰの駆動方法を示す波形図である。
【図４】（ａ）乃至（ｅ）は、本第２実施例に係るＰＤＰの駆動方法を示す模式的断面図である。
【図５】横軸に電圧Ｖｐｅ１をとり、縦軸に維持電圧Ｖｓの上限値及び下限値をとって、維持電圧の上限値及び下限値のＶｐｅ１依存性を示すグラフ図である。
【図６】横軸に電圧Ｖｐｅ２をとり、縦軸に最小データパルス電圧をとって、最小データパルス電圧のＶｐｅ２依存性を示すグラフ図である。
【図７】従来の３電極ＡＣ型プラズマディスプレイパネルにおけるセルの構成を示す断面図である。
【図８】従来の３電極ＡＣ型プラズマディスプレイの電極配置を示す平面図である。
【図９】従来の３電極ＡＣ型プラズマディスプレイパネルの駆動方法を示す波形図である。
【図１０】（ａ）乃至（ｅ）はこの従来のＰＤＰの駆動方法を示す模式的断面図である。
【符号の説明】
１；前サブフィールド
２；維持消去期間
２ａ；矩形波形期間
２ｂ；ランプ波形期間
３；プライミング期間
３ａ；ランプ波形期間
３ｂ；矩形波形期間
４；プライミング消去期間
５；走査期間
６；維持期間
７；予備放電期間
８；サブフィールド
９；走査パルス
１０；データパルス
２０；前面基板
２１；背面基板
２２；走査電極
２３；共通電極
２４；透明誘電体層
２５；保護層
２６；放電空間
２７；蛍光体層
２８；白色誘電体層
２９；データ電極
３０；ディスプレイ表示画面
３１；セル
３２；金属電極
３５；正壁電荷
３６；負壁電荷
３７；放電ギャップ
３８；非放電ギャップ
Ｓ；走査電極
Ｃ；共通電極
Ｄ；データ電極
【図１】
0004493250.tif 000002
【図２】
0004493250.tif 000003
【図３】
0004493250.tif 000004
【図４】
0004493250.tif 000005
【図５】
0004493250.tif 000006
【図６】
0004493250.tif 000007
【図７】
0004493250.tif 000008
【図８】
0004493250.tif 000009
【図９】
0004493250.tif 000010
【図１０】
0004493250.tif 000011