(57)【特許請求の範囲】
【請求項１】
スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有し、第１の電源電圧から出力電圧を生成するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、
スイッチングレギュレータの出力電圧を検出する検出回路と、
上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、
三角波信号を生成する三角波信号生成回路と、
上記三角波信号を入力し、電源電圧に応じて上記三角波信号の振幅中心電圧を変化させて調整三角波信号を出力する振幅中心調整回路と、
上記誤差信号と上記調整三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較器と、
上記比較器から出力される上記パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路と、
を有し、
上記振幅中心調整回路が、上記第１の電源電圧に応じた調整電流を供給する電源電圧検出部と、第２の電源電圧に接続され、上記三角波信号と上記調整電流とを入力して上記調整三角波信号を供給する三角波整形部とを含み、
上記三角波整形部が、
制御端子に上記三角波信号を受ける第１のトランジスタと、制御端子に定電圧を受ける第２のトランジスタとを有する差動回路と、
上記差動回路に接続され、上記第１のトランジスタの制御端子と上記第２のトランジスタの制御端子との電圧差に応じた制御電流を供給するカレントミラー回路と、
上記制御電流と上記調整電流とを受けて上記調整三角波信号を出力する出力回路と、
を含む、
駆動信号供給回路。
【請求項２】
上記調整三角波信号の振幅が一定である請求項１に記載の駆動信号供給回路。
【請求項３】
スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有し、第１の電源電圧から出力電圧を生成するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、
スイッチングレギュレータの出力電圧を検出する検出回路と、
上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、
三角波信号を生成する三角波信号生成回路と、
上記三角波信号を入力し、電源電圧に応じて上記三角波信号の振幅を変化させて調整三角波信号を出力する振幅調整回路と、
上記誤差信号と上記調整三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較器と、
上記比較器から出力される上記パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路と、
を有し、
上記振幅調整回路が、上記第１の電源電圧に応じた調整電流を供給する電源電圧検出部と、第２の電源電圧に接続され、上記三角波信号と上記調整電流とを入力して上記調整三角波信号を供給する三角波整形部とを含み、
上記三角波整形部が、
制御端子に上記三角波信号を受ける第１のトランジスタと、制御端子に定電圧を受ける第２のトランジスタとを有する差動回路と、
上記調整電流を受けて第１及び第２のバイアス電圧を生成するバイアス電圧生成回路と、
上記第１のバイアス電圧を制御端子に受け、上記第１のトランジスタに電流を供給する第３のトランジスタと、上記第１のバイアス電圧を制御端子に受け、上記第２のトランジスタに電流を供給する第４のトランジスタとを有する第１の回路と、
上記第２のバイアス電圧を制御端子に受け、上記第１のトランジスタに電流を供給する第５のトランジスタと、上記第２のバイアス電圧を制御端子に受け、上記第２のトランジスタに電流を供給する第６のトランジスタとを有する第２の回路と、
上記第４及び第５のトランジスタ又は上記第３及び第６のトランジスタに電流を供給し、上記第１のトランジスタの制御端子と上記第２のトランジスタの制御端子との電圧差に応じた制御電流を供給するカレントミラー回路と、
上記制御電流を受けて上記調整三角波信号を出力する出力回路と、
を含む、
駆動信号供給回路。
【請求項４】
上記調整三角波信号の振幅中心電圧が一定である請求項３に記載の駆動信号供給回路。
【請求項５】
スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有し、第１の電源電圧から出力電圧を生成するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、
スイッチングレギュレータの出力電圧を検出する検出回路と、
上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、
三角波信号を生成する三角波信号生成回路と、
上記三角波信号を入力し、電源電圧に応じて上記三角波信号の振幅中心電圧及び上記三角波信号の振幅を変化させて調整三角波信号を出力する調整回路と、
上記誤差信号と上記調整三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較器と、
上記比較器から出力される上記パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路と、
を有し、
上記調整回路が、上記第１の電源電圧に応じた第１の調整電流を供給する第１の電源電圧検出部と、上記第１の電源電圧に応じた第２の調整電流を供給する第２の電源電圧検出部と、第２の電源電圧に接続され、上記三角波信号と上記第１及び第２の調整電流とを入力して上記調整三角波信号を供給する三角波整形部とを含み、
上記三角波整形部が、
制御端子に上記三角波信号を受ける第１のトランジスタと、制御端子に定電圧を受ける第２のトランジスタとを有する差動回路と、
上記第２の調整電流を受けて第１及び第２のバイアス電圧を生成するバイアス電圧生成回路と、
上記第１のバイアス電圧を制御端子に受け、上記第１のトランジスタに電流を供給する第３のトランジスタと、上記第１のバイアス電圧を制御端子に受け、上記第２のトランジスタに電流を供給する第４のトランジスタとを有する第１の回路と、
上記第２のバイアス電圧を制御端子に受け、上記第１のトランジスタに電流を供給する第５のトランジスタと、上記第２のバイアス電圧を制御端子に受け、上記第２のトランジスタに電流を供給する第６のトランジスタとを有する第２の回路と、
上記第４及び第５のトランジスタ又は上記第３及び第６のトランジスタに電流を供給し、上記第１のトランジスタの制御端子と上記第２のトランジスタの制御端子との電圧差に応じた制御電流を供給するカレントミラー回路と、
上記制御電流と上記第１の調整電流とを受けて上記調整三角波信号を出力する出力回路と、
を含む、
駆動信号供給回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスイッチングレギュレータの駆動信号供給回路に関し、特に、電源電圧の変動に拘わらず出力電圧を安定にすることができるスイッチングレギュレータの駆動信号供給回路に関する。
【０００２】
【従来の技術】
一般に、安定な直流電圧を負荷に供給する装置として、スイッチングレギュレータが多く用いられている。
【０００３】
従来のスイッチングレギュレータの一例を図１３の符号１０１に示す。このスイッチングレギュレータ１０１は、スイッチングトランジスタ１０２と、整流平滑回路１８０と、後述する制御回路１２７とを有している。
【０００４】
スイッチングトランジスタ１０２は、ｎチャネルＭＯＳトランジスタ(以下ｎＭＯＳＦＥＴと称する。)で構成され、そのドレイン端子が電源電圧Ｖccを供給する電源電圧供給線に接続されている。そのゲート端子は後述する制御回路１２７に接続され、スイッチングトランジスタ１０２は制御回路１２７の出力信号に応じてオン／オフできるように構成されている。
【０００５】
整流平滑回路１８０は、整流用ＭＯＳＦＥＴ１０３と、チョークコイル１０５と、平滑コンデンサ１０６とを有しており、スイッチングトランジスタ１０２のソース端子はチョークコイル１０５の一端に接続されている。チョークコイル１０５の他端は、平滑コンデンサ１０６の一端に接続されるとともに、出力端子１０７を介して、一端が接地された負荷１０８の他端に接続されている。平滑コンデンサ１０６の他端は接地されている。
【０００６】
整流用ＭＯＳＦＥＴ１０３は、ｎＭＯＳＦＥＴで構成されており、そのドレイン端子がスイッチングトランジスタ１０２のソース端子に接続され、そのソース端子は接地され、ゲート端子は制御回路１２７に接続されており、制御回路１２７の出力信号に応じて、スイッチングトランジスタ１０２がオンしている間はオフし、スイッチングトランジスタ１０２がオフしている間はオンできるように構成されている。なお、図中符号１０４は、整流用ＭＯＳＦＥＴ１０３の内部寄生ダイオードを示している。
【０００７】
上述のスイッチングレギュレータ１０１において、整流用ＭＯＳＦＥＴ１０３がオフし、スイッチングトランジスタ１０２がオフした状態からオンすると、スイッチングトランジスタ１０２を介してチョークコイル１０５が電源電圧供給線に接続され、チョークコイル１０５に電流が流れ、その電流は出力端子１０７から負荷１０８にも流れる。
【０００８】
この状態から、スイッチングトランジスタ１０２がオフし、整流用ＭＯＳＦＥＴ１０３がオンすると、チョークコイル１０５の両端子間に起電力が生じ、この起電力により、整流用ＭＯＳＦＥＴ１０３のドレイン端子に負電圧が印加され、その結果、整流用ＭＯＳＦＥＴ１０３内部の寄生ダイオード１０４が順バイアスされ、チョークコイル１０５に蓄積されたエネルギーが負荷１０８に供給される。
【０００９】
かかるスイッチングトランジスタ１０２のオン／オフは、後述する制御回路１２７のドライバ１２５から出力される電圧に応じて制御され、スイッチングトランジスタ１０２がオン／オフを繰り返すと、出力端子１０７の電位はそれに応じて変動するが、平滑コンデンサ１０６が負荷１０８と並列に接続されており、この平滑コンデンサ１０６がオン／オフに伴って充放電を繰り返すことにより、出力端子１０７の電位は平滑化される。この平滑化された電圧は出力電圧として、出力端子１０７から負荷１０８に印加される。この出力電圧は、負荷１０８に印加されるとともに、制御回路１２７にも入力される。
【００１０】
制御回路１２７は、分圧回路１２２と、基準電圧生成源１１９と、誤差アンプ１１１と、コンパレータ１１２と、三角波生成回路１１３と、ドライバ１２５と、負帰還回路１２８とを有している。分圧回路１２２は、出力端子１０７と接地電位との間に直列接続された２個の抵抗１２１1、１２１2からなる。出力電圧は分圧回路１２２に入力され、抵抗１２１1、１２１2の抵抗比で分圧されてサンプリング電圧が生成され、誤差アンプ１１１の反転入力端子に入力される。他方、誤差アンプ１１１の非反転入力端子には基準電圧生成源１１９が接続され、基準電圧生成源１１９から基準電圧Ｖrefが入力されている。誤差アンプ１１１の出力端子と、反転入力端子との間には、抵抗とコンデンサの直列接続回路で構成された負帰還回路１２８が形成されており、誤差アンプ１１１からは、基準電圧Ｖrefとサンプリング電圧との誤差分の電圧が、負帰還回路１２８のインピーダンスで定まる一定のゲインで増幅されて出力される。
【００１１】
誤差アンプ１１１の出力電圧は、コンパレータ１１２の非反転入力端子に入力される。他方、コンパレータ１１２の反転入力端子には、三角波生成回路１１３から三角波が入力されており、コンパレータ１１２で、誤差アンプ１１１の出力電圧と三角波とが比較されることで、スイッチングトランジスタ１０２の導通期間を規定するパルス信号が出力される。
【００１２】
上述したドライバ１２５は、パルス信号に応じてスイッチングトランジスタ１０２をオン／オフさせ、出力電圧が所定の電圧値よりも高くなると、出力電圧を下降させ、逆に、出力電圧が所定の電圧値よりも低くなると、出力電圧を上昇させるように動作している。このように動作することにより、出力電圧は一定値を保つようになっている。
【００１３】
上述した従来のスイッチングレギュレータ１０１では、誤差アンプ１１１の応答速度が遅いため、電源電圧Ｖccが急峻に変動すると、その変動に誤差アンプ１１１が追従できずに、出力電圧が不安定になることがあった。
【００１４】
図１４の曲線(Ｊ)〜(Ｍ)に、電源電圧Ｖccが一定の場合における従来のスイッチングレギュレータ１０１を構成する各回路の動作波形を示す。
曲線(Ｊ)は、三角波生成回路１１３から出力される三角波の波形を示し、曲線(Ｋ)は、誤差アンプ１１１の出力波形を示している。曲線(Ｌ)は、コンパレータ１１２の出力波形を示しており、曲線(Ｍ)は、スイッチングトランジスタ１０２のソース端子の電位の波形を示している。
【００１５】
電源電圧Ｖccが急峻に減少した場合の各回路の動作を図１５に示す。図１５において曲線(Ｎ)は、急峻に立ち下がる電源電圧Ｖccの波形を示し、曲線(Ｏ)は、コンパレータ１１２の出力電圧波形を示している。曲線(Ｐ)はスイッチングトランジスタ１０２のソース端子の電位の波形を示し、曲線(Ｑ)は三角波の波形を示している。曲線(Ｒ)は誤差アンプ１１１の出力波形を示しており、曲線(Ｓ)は出力電圧の波形を示している。
【００１６】
曲線(Ｎ)に示すように電源電圧Ｖccが急峻に立ち下がると、その急峻な変化に誤差アンプ１１１が追従できないので、誤差アンプ１１１の出力は不安定になり、その結果出力電圧も曲線(Ｓ)に示すように不安定になり、図１５の遷移期間Ｔ1が経過した後に安定することになる。
【００１７】
図１６に、電源電圧Ｖccが急峻に立ち上がったときの各回路の動作を示す。図１６の曲線(Ｔ)は、急峻に立ち上がる電源電圧Ｖccの波形を示し、曲線(Ｕ)は、コンパレータ１１２の出力電圧波形を示している。曲線(Ｖ)はスイッチングトランジスタ１０２のソース端子の電位の波形を示し、曲線(Ｗ)は三角波の波形を示している。曲線(Ｘ)は誤差アンプ１１１の出力波形を示しており、曲線(Ｙ)は出力電圧の波形を示している。
【００１８】
曲線(Ｔ)に示すように電源電圧Ｖccが急峻に立ち上がると、その急峻な変化に誤差アンプ１１１が追従できず、その結果、曲線(Ｙ)に示すように、出力電圧にピーク電圧Ｖpeakが生じてしまう。
このように、電源電圧Ｖccの急峻な変化に対応できずに、スイッチングレギュレータの出力電圧が不安定になってしまうという問題が生じていた。
【００１９】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、電源電圧の変動に拘わらず出力電圧を安定にすることができるスイッチングレギュレータの駆動信号供給回路を提供することにある。
【００２０】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載の発明は、スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、スイッチングレギュレータの出力電圧を検出する検出回路と、上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、三角波信号を生成する三角波信号生成回路と、上記三角波信号を入力し、電源電圧に応じて上記三角波信号の振幅中心電圧を変化させて調整三角波信号を出力する振幅中心調整回路と、上記誤差信号と上記調整三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較器と、上記比較器から出力される上記パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路とを有する。
請求項２に記載の発明は、請求項１に記載の駆動信号供給回路であって、上記調整三角波信号の振幅が一定である。
請求項３に記載の発明は、スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、スイッチングレギュレータの出力電圧を検出する検出回路と、上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、三角波信号を生成する三角波信号生成回路と、上記三角波信号を入力し、電源電圧に応じて上記三角波信号の振幅を変化させて調整三角波信号を出力する振幅調整回路と、上記誤差信号と上記調整三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較器と、上記比較器から出力される上記パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路とを有する。
請求項４に記載の発明は、請求項３に記載の駆動信号供給回路であって、上記調整三角波信号の振幅中心電圧が一定である。
請求項５に記載の発明は、スイッチングトランジスタと、コイルと、平滑コンデンサと、フライホイールダイオードとを有するスイッチングレギュレータのスイッチングトランジスタに駆動信号を供給する駆動信号供給回路であって、スイッチングレギュレータの出力電圧を検出する検出回路と、上記検出回路から出力される検出電圧と基準電圧とを比較して誤差信号を生成する誤差アンプと、三角波信号を生成する三角波信号生成回路と、上記三角波信号を入力し、電源電圧に応じて上記三角波信号の振幅中心電圧及び上記三角波信号の振幅を変化させて調整三角波信号を出力する調整回路と、上記誤差信号と上記調整三角波信号とを比較して上記スイッチングトランジスタの導通期間を制御するためのパルス信号を生成する比較器と、上記比較器から出力される上記パルス信号に基づいて駆動信号を生成して上記スイッチングトランジスタに供給する駆動回路とを有する。
【００２１】
本発明のスイッチングレギュレータは、振幅中心調整回路を有しており、電源電圧を検出して、電源電圧の大きさに応じて、三角波信号の振幅中心電圧を変化させて比較器に出力している。
【００２２】
このため、電源電圧が急峻に変動しても、その急峻な変動に応じて三角波信号の中心電圧を高速に増減させ、比較器に出力することができるので、比較器から出力されるパルス信号は電源電圧の急峻な変動に追従できる。従って、出力電圧は電源電圧の急峻な変動に追従することができるので、従来のように、出力電圧が電源電圧の変動に追従できずに不安定になることはない。
【００２３】
なお、スイッチングレギュレータ全体のゲインは、誤差アンプと、比較器と、出力段のゲインの積で示される。このうち比較器のゲインは(電源電圧)／(三角波信号の振幅)で示され、電源電圧の変動に最も大きく依存している。
【００２４】
このため、従来のスイッチングレギュレータでは電源電圧が変動すると、比較器のゲインがそれに応じて変動してスイッチングレギュレータ全体のゲインが変動し、出力電圧にノイズが乗りやすくなるなどの問題があった。
【００２５】
しかしながら、本発明の他のスイッチングレギュレータは、振幅調整回路を有しており、電源電圧の大きさに応じて三角波信号の振幅を変化させ、比較器に出力している。
【００２６】
このため、電源電圧が大きくなると三角波信号の振幅も大きくなり、電源電圧が小さくなると三角波信号の振幅も小さくなるので、電源電圧と三角波信号の振幅との比で示される比較器のゲインは、電源電圧の変動によらずほぼ一定になる。
【００２７】
従って、電源電圧が変動しても、スイッチングレギュレータ全体のゲインはほぼ一定になるので、出力電圧にノイズが乗りにくくなる。
【００２８】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図１の符号１に、本実施形態のスイッチングレギュレータを示す。このスイッチングレギュレータ１は、スイッチングトランジスタ２と、整流平滑回路８０と、後述する制御回路２７とを有している。
【００２９】
スイッチングトランジスタ２は、ｎチャネルＭＯＳトランジスタ(以下ｎＭＯＳＦＥＴと称する。)で構成され、そのドレイン端子が電源電圧Ｖccを供給する電源電圧供給線に接続されている。そのゲート端子は制御回路２７に接続され、スイッチングトランジスタ２は後述する制御回路（駆動信号供給回路）２７のドライバ２５の出力信号に応じてオン／オフできるように構成されている。
【００３０】
整流平滑回路８０は、整流用ＭＯＳＦＥＴ３と、チョークコイル５と、平滑コンデンサ６とを有しており、スイッチングトランジスタ２のソース端子はチョークコイル５の一端に接続されている。チョークコイル５の他端は、平滑コンデンサ６の一端に接続されるとともに、出力端子７を介して、一端が接地された負荷８の他端に接続されている。平滑コンデンサ６の他端は接地されている。
【００３１】
整流用ＭＯＳＦＥＴ３は、ｎＭＯＳＦＥＴで構成されており、そのドレイン端子がスイッチングトランジスタ２のソース端子に接続され、そのソース端子は接地され、ゲート端子は制御回路２７に接続されており、後述する制御回路２７のドライバ２５から入力される信号に応じてオン／オフする。ここではスイッチングトランジスタ２がオンしている間はオフし、スイッチングトランジスタ２がオフしている間はオンできるようになっている。なお、図中符号４は、整流用ＭＯＳＦＥＴ３の内部寄生ダイオードを示している。
【００３２】
上述のスイッチングレギュレータ１において、整流用ＭＯＳＦＥＴ３がオフし、スイッチングトランジスタ２がオフした状態からオンすると、スイッチングトランジスタ２を介してチョークコイル５が電源電圧供給線に接続され、チョークコイル５の一端に電流が流れ、その電流は出力端子７から負荷８にも供給される。
【００３３】
この状態から、スイッチングトランジスタ２がオフし、整流用ＭＯＳＦＥＴ３がオンすると、チョークコイル５の両端子間に起電力が生じ、この起電力により、整流用ＭＯＳＦＥＴ３のドレイン端子に負電圧が印加され、その結果、整流用ＭＯＳＦＥＴ３の内部ダイオード４が順バイアスされ、チョークコイル５に蓄積されたエネルギーが負荷８に供給される。
【００３４】
かかるスイッチングトランジスタ２のオン／オフは、上述したように制御回路２７のドライバ２５から出力される電圧に応じて制御され、スイッチングトランジスタ２がオン／オフを繰り返すと、出力端子７の電位はそれに応じて変動するが、平滑コンデンサ６が負荷８と並列に接続されており、この平滑コンデンサ６がオン／オフに伴って充放電を繰り返すことにより、出力端子７の電位が平滑化される。この平滑化された電圧は出力電圧として、出力端子７から負荷８に印加される。この出力電圧は、負荷８に印加されるとともに、制御回路２７にも入力される。
【００３５】
制御回路２７は、分圧回路２２と、基準電圧生成源１９と、誤差アンプ１１と、コンパレータ１２と、三角波生成回路１３と、振幅中心調整回路２０と、ドライバ２５と、負帰還回路２８とを有している。分圧回路２２は、出力端子７と接地電位との間に直列接続された２個の抵抗２１1、２１2からなり、出力電圧は、分圧回路２２に入力される。出力電圧はこれらの抵抗２１1、２１2の抵抗比で分圧され、サンプリング電圧が生成され、誤差アンプ１１の反転入力端子に入力される。他方、誤差アンプ１１の非反転入力端子には基準電圧生成源１９が接続され、基準電圧生成源１９から基準電圧Ｖrefが入力されている。誤差アンプ１１の出力端子と、反転入力端子との間には、抵抗とコンデンサの直列接続回路で構成された負帰還回路２８が接続されており、誤差アンプ１１からは、基準電圧Ｖrefとサンプリング電圧との誤差分の電圧が、負帰還回路２８のインピーダンスで定まる一定のゲインで増幅されて出力される。
【００３６】
誤差アンプ１１の出力電圧は、コンパレータ１２の非反転入力端子に出力される。他方、コンパレータ１２の反転入力端子には、振幅中心調整回路２０の出力端子が接続されている。
【００３７】
振幅中心調整回路２０の入力端子には、三角波生成回路１３が接続されており、三角波生成回路１３から所定周波数の三角波が入力される。
振幅中心調整回路２０の詳細な構成を図２に示す。振幅中心調整回路２０は、三角波整形部７１を有している。
三角波整形部７１は、差動増幅回路７３と、カレントミラー回路７４と、出力回路７５と、中心電圧生成回路３５とを有している。
【００３８】
差動増幅回路７３は、２個のＮＰＮトランジスタ３１7、３１8を有している。各ＮＰＮトランジスタ３１7、３１8の各エミッタ端子は、それぞれ定電流回路３３1、３３2に接続されており、また、ＮＰＮトランジスタ３１7、３１8のエミッタ端子は、抵抗３２2によって互いに接続されている。
【００３９】
定電流回路３３1、３３2には、等しい定電流Ｉoが流れるように構成されており、ここでは２個のＮＰＮトランジスタ３１7、３１8のドライブ能力が互いに等しくされているため、２個のＮＰＮトランジスタ３１7、３１8のベース端子の電位が等しい場合には、各ＮＰＮトランジスタ３１7、３１8には等しい電流ＩOが流れ、その結果、抵抗３２2の両端の電位差はゼロになる。
【００４０】
他方、いずれか一方のＮＰＮトランジスタのベース端子の電位が上昇し、他方のＮＰＮトランジスタのベース端子の電位が低下した場合には、ベース端子の電位が上昇したＮＰＮトランジスタに流れる電流は増加し、低下した方のＮＰＮトランジスタに流れる電流は減少する。
【００４１】
この場合でも、定電流回路３３1、３３2に流れる電流に変化はないから、増加した分の電流は、抵抗３２2を介して、ベース端子の電位が低い方のＮＰＮトランジスタのエミッタ端子に接続された定電流回路へと流れる。
【００４２】
カレントミラー回路７４は、２個のｐＭＯＳＦＥＴ３１5、３１6を有しており、一方のｐＭＯＳＦＥＴ３１5はダイオード接続されている。ダイオード接続されたｐＭＯＳＦＥＴ３１5のドレイン端子は、差動増幅回路７３の２個のＮＰＮトランジスタ３１7、３１8のうち、一方のＮＰＮトランジスタ３１7のコレクタ端子に接続されているので、一方のＮＰＮトランジスタ３１7のコレクタ電流は、ダイオード接続された側のｐＭＯＳＦＥＴ３１5に流れる。
【００４３】
ダイオード接続された側のｐＭＯＳＦＥＴ３１5のゲート端子は、ダイオード接続されていない側のｐＭＯＳＦＥＴ３１6のゲート端子に接続されており、ダイオード接続された側のｐＭＯＳＦＥＴ３１5に流れる電流と同じ大きさの電流が、ダイオード接続されていない側のｐＭＯＳＦＥＴ３１6にも流れる。
【００４４】
ダイオード接続されていない側のｐＭＯＳＦＥＴ３１6のドレイン端子は、後述する出力回路７５を構成する抵抗３２3を介して接地されており、ｐＭＯＳＦＥＴ３１6に流れ、差動増幅回路７３の一方のＮＰＮトランジスタ３１7のコレクタ電流と同じ大きさの電流は、その抵抗３２3に流れる。その結果、差動増幅回路７３の２個のＮＰＮトランジスタ３１7、３１8のベース端子の電位の差に応じた電圧が、抵抗３２3の高電圧側の端子に現れる。
【００４５】
上述した差動増幅回路７３のＮＰＮトランジスタ３１7、３１8の各ベース端子には、それぞれ三角波生成回路１３と、中心電圧生成回路３５とが接続されており、三角波生成回路１３からは所定周波数の三角波が、中心電圧生成回路３５からは定電圧が、それぞれ出力されている。従って、差動増幅回路７３に入力された三角波は、一定電圧の中心電圧を中心にして、ロジック側電源電圧Ｖcc′と接地電位との間に、その振幅がおさまるように波形整形され、その波形整形された三角波(以下で仮の三角波と称する。)が、上述した抵抗３２3の高電圧側の端子に現れる。
【００４６】
振幅中心調整回路２０には、上述した三角波整形部７１に加えて、電源電圧検出部７２がさらに設けられている。
この電源電圧検出部７２は、シンク側カレントミラー回路７６と、ソース側カレントミラー回路７７と、電圧検出抵抗３２1とを有している。
【００４７】
シンク側カレントミラー回路７６は、ダイオード接続されたｎＭＯＳＦＥＴ３１1と、ダイオード接続されていないｎＭＯＳＦＥＴ３１2とを有しており、各ｎＭＯＳＦＥＴ３１1、３１2のソース端子は接地され、各ゲート端子は互いに接続されている。ダイオード接続されたｎＭＯＳＦＥＴ３１1は、そのドレイン端子が電圧検出抵抗３２1を介して電源電圧供給線に接続されている。このため、ダイオード接続されたｎＭＯＳＦＥＴ３１1には、電源電圧Ｖccに応じた大きさの電流が流れ、ダイオード接続されていない側のｎＭＯＳＦＥＴ３１2にも、電源電圧Ｖccに応じた大きさの電流が流れる。
【００４８】
ソース側カレントミラー回路７７は、ダイオード接続されたｐＭＯＳＦＥＴ３１3と、ダイオード接続されていないｐＭＯＳＦＥＴ３１4とを有しており、ダイオード接続された側のｎＭＯＳＦＥＴ３１3のドレイン端子は、シンク側カレントミラー回路７６のダイオード接続されていないｎＭＯＳＦＥＴ３１2のドレイン端子に接続されている。このため、ダイオード接続されたｎＭＯＳＦＥＴ３１3には、電源電圧Ｖccに応じた大きさの電流が流れる。各ｐＭＯＳＦＥＴ３１3、３１4のソース端子はロジック側電源電圧Ｖcc′に接続され、各ゲート端子は互いに接続されており、ダイオード接続されていない側のｐＭＯＳＦＥＴ３１4にも、電源電圧Ｖccに応じた大きさの電流が流れる。
【００４９】
ソース側カレントミラー回路７７のダイオード接続されていないｐＭＯＳＦＥＴ３１4のドレイン端子は、出力回路７５の抵抗３２3の高電位側端子に接続されており、出力回路７５の抵抗３２3には、電源電圧Ｖccに応じた大きさの電流が流れ込む。
【００５０】
上述したように、出力回路７５の抵抗３２3の高電位側端子には、仮の三角波が現れるが、抵抗３２3に、電源電圧Ｖccに応じた大きさの電流が流れ込むため、抵抗３２3の高電位側端子に現れる電圧は、仮の三角波に、電源電圧Ｖccに応じた大きさの直流電圧が重畳された電圧となるので、結果として、電源電圧Ｖccの大きさに応じてその振幅中心電圧が変動する三角波となる。
【００５１】
出力回路７５は、上述した抵抗３２3に加えて、出力トランジスタ３１9と、定電流回路３３3とを有しており、出力トランジスタ３１9は、そのベース端子が抵抗３２3の高電位側の端子に接続され、そのコレクタ端子がロジック側電源電圧Ｖcc′に接続され、そのエミッタ端子が定電流回路３３3を介して接地されている。抵抗３２3の高電位側の端子には、上述したように電源電圧Ｖccの大きさに応じてその振幅中心電圧が変動する三角波が現れるが、この三角波は出力トランジスタ３１9のベース端子に印加され、出力トランジスタ３１9で増幅された後に、出力トランジスタ３１9のエミッタ端子から前述したコンパレータ１２へと出力される。
【００５２】
振幅中心調整回路２０の動作を示すグラフを図３(ａ)、(ｂ)に示す。図３(ａ)の曲線(Ａ)には、時間に応じて上昇する電源電圧Ｖccを示し、図３(ｂ)の曲線(Ｂ)には、電源電圧Ｖccの上昇に応じた振幅中心調整回路２０の出力電圧を示す。図３(ｂ)の曲線(Ｂ)に示すように、電源電圧Ｖccが上昇すると、三角波の振幅や周波数は変動しないが、振幅中心電圧のみが上昇していることがわかる。
【００５３】
上述したように、誤差アンプ１１の出力電圧は、コンパレータ１２の非反転入力端子に入力される。他方、コンパレータ１２の反転入力端子には、振幅中心調整回路２０から、電源電圧Ｖccに応じてその振幅中心電圧が変動する三角波が入力されており、コンパレータ１２で、誤差アンプ１１の出力電圧と、電源電圧Ｖccに応じてその振幅中心電圧が変動する三角波とが比較されることで、スイッチングトランジスタ２の導通期間を規定するパルス信号が出力される。ここでは、誤差アンプ１１の出力電圧が三角波より高い期間においてパルス波が出力され、スイッチングトランジスタ２が導通するものとしている。このパルス信号は、ドライバ２５に出力される。
【００５４】
上述したドライバ２５は、パルス信号に応じた電圧をスイッチングトランジスタ２のゲート端子に印加し、その結果、スイッチングトランジスタ２は、パルス信号に応じてオン／オフする。
【００５５】
上述したように、本実施形態では誤差アンプ１１の出力電圧が三角波より高くなっている期間でスイッチングトランジスタ２を導通させるものとしており、出力電圧が所定の電圧値よりも上昇すると、誤差アンプ１１の出力電圧が低下し、誤差アンプ１１の出力電圧が、三角波より高くなっている期間が短くなるので、パルス信号のパルス幅が短くなり、出力電圧が下降する。他方、出力電圧が、所定の電圧値よりも下降すると、誤差アンプ１１の出力電圧が上昇し、パルス信号のパルス幅が長くなり、出力電圧が上昇する。このように動作することにより、出力電圧が一定値を保つように動作する。
【００５６】
従来のスイッチングレギュレータでは、誤差アンプの応答速度が遅いため、電源電圧Ｖccが急峻に変動すると、その変動に誤差アンプが追従できずに、出力電圧が不安定になることがあったが、上述の振幅中心調整回路２０は、抵抗とカレントミラー回路とで電源電圧Ｖccを検出し、誤差アンプ１１とは別に制御対象を制御しているので、電源電圧Ｖccが急峻に変動しても、その急峻な変動に応じて三角波の中心電圧を高速に増減させてコンパレータ１２に出力することができる。
【００５７】
このため、電源電圧Ｖccが急峻に変動しても、その急峻な変動に応じて中心電圧が高速に変動する三角波がコンパレータ１２に入力されるので、コンパレータ１２から出力されるパルス信号は電源電圧の急峻な変動に追従して変動する。従って、従来のように、出力電圧が電源電圧Ｖccの変動に追従できずに不安定になることはない。
【００５８】
振幅中心調整回路２０の動作波形図を図４に示す。図４の曲線(Ｃ)は、急峻に立ち下がった後に再び急峻に立ち上がる電源電圧Ｖccの波形を示しており、曲線(Ｄ)は、振幅中心調整回路２０から出力される三角波の出力波形を示し、曲線(Ｅ)は、誤差アンプ１１の出力電圧を示している。また、図４の曲線(Ｆ)は、本実施形態のスイッチングレギュレータ１の出力電圧を示している。
【００５９】
電源電圧Ｖccが急激に低下した後に再び上昇した場合には、曲線(Ｄ)に示すように、三角波の振幅中心電圧が、電源電圧Ｖccの変動に応じて変動する。このため、誤差アンプ１１の出力電圧は曲線(Ｅ)に示すように、電源電圧Ｖccの変動によらずほぼ一定の振幅レベルを保っており、スイッチングレギュレータ１の出力電圧も、曲線(Ｆ)に示すようにほぼ一定の範囲内に収まっており、安定になっている。
【００６０】
なお、上述したスイッチングレギュレータ１では、スイッチングトランジスタ２をｎＭＯＳＦＥＴで構成したが、本発明はこれに限らず、図５の符号４３に示すように、ｐＭＯＳＦＥＴで構成されたスイッチングトランジスタ３８を用いてもよい。
【００６１】
さらに、図６の符号４４に示すように、整流用ＭＯＳＦＥＴ３を設けずに、整流素子としてダイオード４１を用いるように構成してもよい。
さらにまた、振幅中心調整回路２０の構成も、図２に示すようにカレントミラー回路で電源電圧Ｖccを検出するような構成に限らず、例えば図７の符号４７に示すように、出力トランジスタ３１9のベース端子と、電源電圧端子との間に１個の抵抗４２を挿入して、単に抵抗４２だけで電源電圧Ｖccを検出するような構成の振幅調整回路としてもよい。
【００６２】
ところで、従来のスイッチングレギュレータにおいては、電源電圧Ｖccが変動すると、その変動に応じてスイッチングレギュレータ全体のゲインが電源電圧の変動に依存して変動してしまうという問題も生じていた。
【００６３】
その結果、例えば電源電圧が増加すると、スイッチングレギュレータ全体のゲインが高くなってノイズを拾いやすくなり、出力電圧にノイズが乗りやすくなる。逆に電源電圧が減少すると、スイッチングレギュレータ全体のゲインが小さくなるので、反応が遅くなり、精度が低下してしまうなどの支障が生じていた。
【００６４】
かかる事情に基づいて、本発明の発明者等により、図８に示すようなスイッチングレギュレータ５１が創作された。
このスイッチングレギュレータ５１は、図８に示すように、図１に示すスイッチングレギュレータ１とほぼ同様の構成であるが、振幅調整回路５０を有しており、その振幅調整回路５０が、振幅中心調整回路２０に代えて三角波生成回路１３とコンパレータ１２との間に挿入された点が図１のスイッチングレギュレータ１と異なる。
【００６５】
この振幅調整回路５０の詳細な構成を図９に示す。
この振幅調整回路５０は、差動増幅回路９３と、負荷回路９４と、電圧増幅回路９５と、カレントミラー回路９６と、出力回路９７と、バイアス電流設定抵抗６２2とを有している。差動増幅回路９３は、２個のＮＰＮトランジスタ６１1、６１2を有している。各ＮＰＮトランジスタ６１1、６１2の各エミッタ端子は、それぞれ定電流回路６３1、６３2に接続されており、また、ＮＰＮトランジスタ６１1、６１2のエミッタ端子は、抵抗６２3によって互いに接続されている。
【００６６】
定電流回路６３1、６３2には、等しい定電流Ｉoが流れるように構成されており、ここでは２個のＮＰＮトランジスタ６１1、６１2のドライブ能力は互いに等しくされているため、２個のＮＰＮトランジスタ６１1、６１2のベース端子の電位が等しい場合には、各ＮＰＮトランジスタ６１1、６１2には等しい電流Ｉ0が流れ、その結果、抵抗３２2の両端の電位差はゼロになる。
【００６７】
他方、いずれか一方のＮＰＮトランジスタのベース端子の電位が上昇し、他方のＮＰＮトランジスタのベース端子の電位が低下した場合には、ベース端子の電位が上昇したＮＰＮトランジスタに流れる電流は増加し、低下した方のＮＰＮトランジスタに流れる電流は減少する。
【００６８】
この場合でも、定電流回路６３1、６３2に流れる電流に変化はないから、増加した分の電流は、抵抗６２3を介して、ベース端子の電位が低い側のＮＰＮトランジスタのエミッタ端子に接続された側の定電流回路へと流れる。
【００６９】
負荷回路９４は２個のＮＰＮトランジスタ６１4、６１5を有している。これらのＮＰＮトランジスタ６１4、６１5のベース端子は互いに接続され、エミッタ端子は、差動増幅回路９３のＮＰＮトランジスタ６１1、６１2の各コレクタ端子にそれぞれ接続されている。差動増幅回路９３のＮＰＮトランジスタ６１1、６１2にコレクタ電流が流れると、ＮＰＮトランジスタ６１4、６１5のそれぞれに電流が流れる。ここでは、負荷回路９４の各ＮＰＮトランジスタ６１4、６１5に流れる電流をそれぞれ電流Ｉb1、Ｉb2とする。
【００７０】
また、電圧増幅回路９５は、２個のＮＰＮトランジスタ６１3、６１6を有している。各ＮＰＮトランジスタ６１3、６１6の各ベース端子は互いに接続され、各エミッタ端子は、差動増幅回路９３のＮＰＮトランジスタ６１1、６１2の各コレクタ端子にそれぞれ接続されている。差動増幅回路９３のＮＰＮトランジスタ６１1、６１2にコレクタ電流が流れると、ＮＰＮトランジスタ６１3、６１6のそれぞれに電流が流れる。ここでは、電圧増幅回路９５の各ＮＰＮトランジスタ６１3、６１6に流れる電流を、それぞれ電流Ｉa1、Ｉa2とする。
【００７１】
従って、差動増幅回路９３の２個のＮＰＮトランジスタ６１1、６１2にコレクタ電流が流れる場合には、各コレクタ電流は、ＮＰＮトランジスタ６１4、６１5、６１3、６１6から供給される。
【００７２】
差動増幅回路９３のＮＰＮトランジスタ６１1、６１2の各ベース端子が同電位であるときには、一方のＮＰＮトランジスタ６１1のコレクタ電流は定電流回路６３1に流れる定電流Ｉoであるから、
【００７３】
Ｉa1＋Ｉb1＝Ｉo…(１)
なる関係が成立し、また、同様にして他方の、ＮＰＮトランジスタ６１2のコレクタ電流は定電流回路６３2に流れる定電流Ｉoであるから、
【００７４】
Ｉa2＋Ｉb2＝Ｉo…(２)
なる関係が成立する。上式(１)から上式(２)を減じると、
Ｉb1−Ｉb2＝Ｉa2−Ｉa1…(３)
となるが、このとき、負荷回路９４のＮＰＮトランジスタ６１4、６１5は、各エミッタ端子の電位が互いに等しく、又、各ベース端子の電位も互いに等しいので、
【００７５】
Ｉb1−Ｉb2＝０…(４)
を得る。上式(４)を上式(３)に代入すると、
Ｉa1−Ｉa2＝０…(５)
を得る。上式(４)、(５)より、差動増幅回路９３のＮＰＮトランジスタ６１1、６１2の各ベース端子が同電位であるときには、電圧増幅回路９５のＮＰＮトランジスタ６１3、６１6にそれぞれ流れる電流Ｉa1、Ｉa2は互いに等しくなり、また、負荷回路９４のＮＰＮトランジスタ６１4、６１5にそれぞれ流れる電流Ｉb1、Ｉb2も、互いに等しくなる。
【００７６】
差動増幅回路９３のＮＰＮトランジスタ６１1、６１2の各ベース端子が同電位であった状態から、差動増幅回路９３の一方のＮＰＮトランジスタ６１1のベース端子の電圧が上昇し、他方のＮＰＮトランジスタ６１2のベース端子の電圧が下降したものとすると、ベース端子の電位が高い側のＮＰＮトランジスタ６１1のコレクタ電流が増大し、逆にベース端子の電位が低い側のＮＰＮトランジスタ６１2のコレクタ電流が減少する。
【００７７】
このため、コレクタ電流が増加した方のＮＰＮトランジスタ６１1にエミッタ端子が接続されたＮＰＮトランジスタ６１3、６１4に流れる電流は増加し、コレクタ電流が減少した方のＮＰＮトランジスタ６１2にエミッタ端子が接続されたＮＰＮトランジスタ６１5、６１6に流れる電流は減少する。
【００７８】
カレントミラー回路９６は、２個のｐＭＯＳＦＥＴ６４3、６４4を有し、そのうち一方のｐＭＯＳＦＥＴ６４3はダイオード接続されている。ダイオード接続されたｐＭＯＳＦＥＴ６４3のドレイン端子は、電圧増幅回路９５内の電流が増加する方のＮＰＮトランジスタ６１3のコレクタ端子と、負荷回路９４内の電流が減少する方のＮＰＮトランジスタ６１5のコレクタ端子とに接続されている。
【００７９】
ここで、電圧増幅回路９５の二個のＮＰＮトランジスタ６１3、６１6の電流の増加量をΔＩａ、減少分を−ΔＩａとし、負荷回路９４の二個のＮＰＮトランジスタ６１4、６１5の、電流の増加量をΔＩｂ、減少量を−ΔＩｂとすると、カレントミラー回路９６のダイオード接続されたｐＭＯＳＦＥＴ６４3の電流の変化分は、（ΔＩa−ΔＩb)となる。
【００８０】
振幅調整回路５０には、電圧増幅回路９５の二個のＮＰＮトランジスタ６１3、６１6のベース電位及び負荷回路９４の二個のＮＰＮトランジスタ６１4、６１5のベース電位を与えるＮＰＮトランジスタ６１7が設けられている。このＮＰＮトランジスタ６１7のコレクタ端子はロジック電源電圧Ｖcc′に接続され、エミッタ端子は電圧増幅回路９５の二個のＮＰＮトランジスタ６１3、６１6のベース端子に接続されている。このエミッタ端子は、バイアス電流設定抵抗６２2を介して、負荷回路９４の二個のＮＰＮトランジスタ６１4、６１5のベース端子にも接続されている。
【００８１】
ＮＰＮトランジスタ６１7のベース端子に所定電圧が与えられ、バイアス電流設定抵抗６２2に電流が流れ、その両端に電位差が生じると、電圧増幅回路９５の二個のＮＰＮトランジスタ６１3、６１6のベース電位は、負荷回路９４の二個のＮＰＮトランジスタ６１4、６１5のベース電位よりも高くなる。
【００８２】
このため、電圧増幅回路９５、負荷回路９４のＮＰＮトランジスタ６１3〜６１6のドライブ能力が全て等しければ、電圧増幅回路９５の二個のＮＰＮトランジスタ６１3、６１6のバイアス電流は、負荷回路９４の二個のＮＰＮトランジスタ６１4、６１5のバイアス電流よりも必ず大きくなる。
【００８３】
カレントミラー回路９６のダイオード接続されたｐＭＯＳＦＥＴ６４3に流れる電流の変化分は、バイアス電流の大きさに比例するから、(ΔＩa−ΔＩb)は正であり、上述のダイオード接続されたｐＭＯＳＦＥＴ６４3の電流は増加する。
【００８４】
逆に、差動増幅回路９３の一方のＮＰＮトランジスタ６１1のベース端子の電位が低下し、他方のＮＰＮトランジスタ６１2のベース端子の電位が上昇した場合には、(ΔＩa−ΔＩb)は負になるから、上述のダイオード接続されたｐＭＯＳＦＥＴ６４3の電流は減少する。このように、カレントミラー回路９６のダイオード接続されたｐＭＯＳＦＥＴ６４3に流れる電流量は増減するが、その電流量の増減率は、電圧増幅回路９５の二個のＮＰＮトランジスタ６１3、６１6のバイアス電流と、負荷回路９４の二個のＮＰＮトランジスタ６１4、６１5のバイアス電流の差に比例しており、これらのバイアス電流の差は、バイアス電流設定抵抗６２2の両端に生じる電位差に応じて定まる。
【００８５】
カレントミラー回路９６のダイオード接続されたｐＭＯＳＦＥＴ６４3のゲート端子は、カレントミラー回路９６内の他のｐＭＯＳＦＥＴ６４4のゲート端子に接続されており、そのｐＭＯＳＦＥＴ６４4には、ダイオード接続されたｐＭＯＳＦＥＴ６４3に流れる電流と同じ大きさの電流が流れる。
【００８６】
ｐＭＯＳＦＥＴ６４4のドレイン端子は、後述する出力回路９７の抵抗６２4の一端に接続されており、ｐＭＯＳＦＥＴ６４4に流れる電流は、抵抗６２4に流れる。抵抗６２4の他端は接地されており、抵抗６２4に流れた電流に応じた電圧が、抵抗６２4の高電位側の端子に現れる。抵抗６２4の高電位側の端子に現れる電圧は、差動増幅回路９３の２個のＮＰＮトランジスタ６１1、６１2のベース端子に印加される電圧の差分が、バイアス電流設定抵抗６２2の両端に生じる電位差に応じた増幅率で増幅された電圧になっている。
【００８７】
差動増幅回路９３のＮＰＮトランジスタ６１1、６１2のベース端子には、それぞれ、三角波生成回路１３と、中心電圧生成回路６５とが接続されており、三角波生成回路１３からは所定周波数の三角波が、中心電圧生成回路６５からは定電圧が、それぞれ出力されているので、出力回路９７の抵抗６２4の高電位側の端子には、差動増幅回路９３に入力された三角波の振幅が、バイアス設定抵抗６２2の両端に生じる電位差に応じた増幅率で増幅された電圧が現れる。以下でこの電圧を仮の三角波と称する。
【００８８】
バイアス設定抵抗６２2の両端に生じる電位差が一定であれば、仮の三角波の振幅は一定値であるが、振幅調整回路５０には、電圧検出抵抗６２1と、カレントミラー回路９８とが更に設けられている。
【００８９】
カレントミラー回路９８は、２個のｎＭＯＳＦＥＴ６４1、６４2を有している。その一方のｎＭＯＳＦＥＴ６４1はダイオード接続されており、ダイオード接続されたｎＭＯＳＦＥＴ６４1のドレイン端子は、電流検出抵抗６２1を介して電源電圧Ｖccに接続されている。このため、ダイオード接続された側のｎＭＯＳＦＥＴ６４1には、電源電圧Ｖccに応じた大きさの電流が流れる。２個のｎＭＯＳＦＥＴ６４1、６４2は、各ゲート端子が互いに接続されており、ダイオード接続されていない側のｎＭＯＳＦＥＴ６４2にも、電源電圧Ｖccに応じた大きさの電流が流れる。
【００９０】
ダイオード接続されていない側のｎＭＯＳＦＥＴ６４2のドレイン端子は、バイアス設定抵抗６２2の低電位側端子に接続されており、その結果、バイアス設定抵抗６２2の両端には、電源電圧Ｖccに応じた大きさの電流が流れ、その両端には、電源電圧Ｖccに応じた大きさの電位差が生じる。
【００９１】
上述したように、仮の三角波の振幅は、バイアス設定抵抗６２2の両端に生じる電位差に応じた増幅率で増幅され、バイアス設定抵抗６２2の両端に生じる電位差は電源電圧Ｖccに応じて増減するので、電源電圧Ｖccが大きいときには増幅率が増大し、逆に電源電圧Ｖccが小さいときには増幅率が減少する。従って、電源電圧Ｖccが大きいときには振幅が大きく、電源電圧Ｖccが小さいときには振幅が小さい三角波が、出力回路９７の抵抗６２4の高電位側端子に現れる。
【００９２】
出力回路９７は、抵抗６２4の他に、出力トランジスタ６１8と、定電流回路６３3とを有している。出力トランジスタ６１8は、そのベース端子が抵抗６２4の高電位側の端子に接続され、そのコレクタ端子がロジック側電源電圧Ｖcc′に接続され、そのエミッタ端子が定電流回路６３3を介して接地されている。上述したように、出力回路９７の抵抗６２4の高電位側の端子には、電源電圧Ｖccの大きさに応じて振幅が増減する三角波が現れるが、その三角波は出力トランジスタ６１8のベース端子に印加され、出力トランジスタ６１8で増幅された後に、そのエミッタ端子からコンパレータ１２へと出力される。
【００９３】
振幅調整回路５０の動作波形を図１０(ａ)、(ｂ)の曲線(Ｇ)、(Ｈ)に示す。図１０(ｂ)の曲線(Ｈ)は、時間に応じて上昇する電源電圧Ｖccを示し、図１０(ａ)の曲線(Ｇ)は、電源電圧Ｖccの上昇に応じた振幅調整回路５０の出力電圧を示す。曲線(Ｇ)に示すように、電源電圧Ｖccが上昇すると、三角波の振幅中心電圧や周波数は変動しないが、振幅のみが増加していることがわかる。
【００９４】
上述したように、誤差アンプ１１の出力電圧は、コンパレータ１２の非反転入力端子に入力される。他方、コンパレータ１２の反転入力端子には、振幅調整回路５０から、電源電圧Ｖccに応じてその振幅のみが変動する三角波が入力されており、コンパレータ１２で、誤差アンプ１１の出力電圧と、電源電圧Ｖccに応じてその振幅が変動する三角波とが比較されることで、スイッチングトランジスタ２の導通期間を規定するパルス信号が出力される。ここでは、誤差アンプ１１の出力電圧が三角波より高い期間においてパルス波が出力され、スイッチングトランジスタ２が導通するものとしている。このパルス信号は、ドライバ２５に出力され、図１に示したスイッチングレギュレータ１と同様の動作により、スイッチングトランジスタ２の導通時間を調整して、出力電圧が一定になるように動作している。
【００９５】
ところで、スイッチングレギュレータ全体のゲインＧ(source)は、誤差アンプ１１のゲインをＧ(err)とし、コンパレータ１２のゲインをＧ(comp)とし、出力段のゲインをＧ(LC)とすると、
【００９６】
Ｇ(source)＝Ｇ(err)×Ｇ(comp)×Ｇ(LC)    …(６)
と示される。
【００９７】
また、コンパレータ１２に入力される三角波の振幅電圧をＶpp(Ｖosc)とすると、コンパレータ１２のゲインＧ(comp)は、
Ｇ(comp)＝Ｖcc／Ｖpp(Ｖosc)  …(７)
で示されるから、上式(７)より、コンパレータ１２のゲインＧ(comp)は、電源電圧Ｖccに大きく依存していることがわかる。このため、従来のスイッチングレギュレータ１０１では、電源電圧Ｖccが増減すると、それに応じてコンパレータ１２のゲインＧ(comp)が増減した結果、スイッチングレギュレータ全体のゲインが増減してしまう。
【００９８】
しかしながら、図８に示したスイッチングレギュレータ５１は、振幅調整回路５０を有しており、電源電圧Ｖccが大きいときには、三角波の振幅を増加させ、電源電圧Ｖccが小さいときには三角波の振幅を減少させている。
【００９９】
このため、上式(７)の分子である電源電圧Ｖccが増加しても、それに応じて上式(７)の分母となる三角波の振幅Ｖpp(Ｖosc)が増加し、逆に上式(７)の分子である電源電圧Ｖccが減少しても、それに応じて上式(７)の分母となる三角波の振幅Ｖpp(Ｖosc)も減少するので、電源電圧Ｖccが増減しても、上式(７)で示されるコンパレータ１２のゲインＧ(comp)はほぼ一定になる。
【０１００】
このため、スイッチングレギュレータ全体のゲインＧ(source)も、電源電圧Ｖccの変動によらずほぼ一定値を保つようにすることができるので、従来生じていた、出力電圧にノイズが乗りやすくなったり、精度が低下する等の問題は生じなくなる。
【０１０１】
なお、図８に示すスイッチングレギュレータ５１では、スイッチングトランジスタ２をｎＭＯＳＦＥＴで構成しているが、本発明はこれに限らず、図１１の符号８５に示すように、ｐＭＯＳＦＥＴで構成されたスイッチングトランジスタ３８を用いてもよい。さらに、図１２の符号８７に示すように、整流用ＭＯＳＦＥＴ３を設けずに、整流素子としてダイオード４１を用いるように構成してもよい。
【０１０２】
さらに、図１７に示すように、振幅中心調整回路２０や、振幅調整回路５０に代えて、電源電圧Ｖccに応じて三角波の振幅と、振幅中心電圧とをともに増減させる波形調整回路８６を用いてもよい。
【０１０３】
この波形調整回路８６は、図９で説明した振幅調整回路５０の出力回路９７に設けられた抵抗６２4の高電位側端子に、図２で説明した電源電圧検出部７２の出力を接続した構成となっており、抵抗６２4の高電位側端子には、電源電圧Ｖccに応じて振幅が変動する三角波に、電源電圧Ｖccに応じた大きさの直流電圧が重畳された電圧が現れるようになっている。この電圧は、電源電圧Ｖccの大きさに応じて、振幅及び振幅中心電圧が変動する三角波となり、この電圧が出力トランジスタ６１8で増幅されてコンパレータ１２に出力されることになる。
【０１０４】
この波形調整回路８６は、上述した振幅中心調整回路２０と、振幅調整回路５０の機能を併せ持っているので、かかる調整回路８６をスイッチングレギュレータに設けることにより、電源電圧Ｖccが急峻に変動しても、その出力電圧は安定であるのみならず、電源電圧Ｖccの変動によらず、ゲインが安定する。
また、図１及び図８におけるダイオードとして、個別のダイオードをフライホイールダイオードとして設けてもよいことは、当業者には明らかであろう。
【０１０５】
【発明の効果】
電源電圧の変動によらず、出力電圧が安定なスイッチングレギュレータを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のスイッチングレギュレータの一例を示す回路図
【図２】本発明の振幅中心調整回路の一例を示す回路図
【図３】(ａ)：電源電圧の上昇を示す図
(ｂ)：電源電圧の上昇に伴う本実施形態の振幅中心調整回路の出力波形を説明する図
【図４】本発明の一実施形態のスイッチングレギュレータの動作を説明する波形図
【図５】本発明の一実施形態のスイッチングレギュレータにおいて、スイッチングトランジスタとしてｐＭＯＳＦＥＴを用いた例を示す回路図
【図６】本発明の一実施形態のスイッチングレギュレータにおいて、整流素子としてダイオードのみを用いた例を説明する回路図
【図７】本発明の一実施形態のスイッチングレギュレータにおいて、振幅中心調整回路の他の例を説明する回路図
【図８】本発明の他の実施形態のスイッチングレギュレータを説明する回路図
【図９】本発明の他の実施形態のスイッチングレギュレータにおいて、振幅調整回路を説明する回路図
【図１０】(ａ)：電源電圧の上昇に伴う本実施形態の振幅調整回路の出力波形を説明する図
(ｂ)：電源電圧の上昇を示す図
【図１１】本発明の他の実施形態のスイッチングレギュレータにおいて、スイッチングトランジスタとしてｐＭＯＳＦＥＴを用いた例を示す回路図
【図１２】本発明の他の実施形態のスイッチングレギュレータにおいて、整流素子としてダイオードのみを用いた例を説明する回路図
【図１３】従来のスイッチングレギュレータを説明する回路図
【図１４】電源電圧が一定の場合の従来のスイッチングレギュレータの動作を説明する図
【図１５】電源電圧が急峻に低下した場合の従来のスイッチングレギュレータの動作を説明する図
【図１６】電源電圧が急峻に上昇した場合の従来のスイッチングレギュレータの動作を説明する図
【図１７】本実施形態の波形調整回路を説明する回路図
【符号の説明】
１……スイッチングレギュレータ    ２……スイッチングトランジスタ    １１……誤差アンプ    １２……コンパレータ(比較器)    ２０……振幅中心調整回路    ５０……振幅調整回路    ８０……整流平滑回路
【図１】
0004471451.tif 000002
【図２】
0004471451.tif 000003
【図３】
0004471451.tif 000004
【図４】
0004471451.tif 000005
【図５】
0004471451.tif 000006
【図６】
0004471451.tif 000007
【図７】
0004471451.tif 000008
【図８】
0004471451.tif 000009
【図９】
0004471451.tif 000010
【図１０】
0004471451.tif 000011
【図１１】
0004471451.tif 000012
【図１２】
0004471451.tif 000013
【図１３】
0004471451.tif 000014
【図１４】
0004471451.tif 000015
【図１５】
0004471451.tif 000016
【図１６】
0004471451.tif 000017
【図１７】
0004471451.tif 000018