(57)【特許請求の範囲】
【請求項１】
ランド面で外部と電気的に接続されるためのモジュール回路基板と、
モジュール回路基板のパッケージ接合側に搭載された第一チップスケールパッケージであって、モジュール回路基板とワイヤボンドで電気的に接続される第一パッケージ回路基板と、第一パッケージ回路基板のダイ接合側に接合された第一パッケージダイと、モジュール回路基板に搭載されるための面を有する第一パッケージモールディングとを備える第一チップスケールパッケージと、
第一パッケージ回路基板のランド面に搭載された第二チップスケールパッケージであって、第一パッケージ回路基板とワイヤボンドで電気的に接続される第二パッケージ回路基板を備える第二チップスケールパッケージと、
ワイヤボンドを囲んで保護し、しかも、モジュール回路基板のランド面と第二パッケージ回路基板のランド面の一部との両方が露出されるように設けられているモジュールモールディングとを備えていることを特徴とするスタックドパッケージモジュール。
【請求項２】
モジュール回路基板のランド面の部分でマザーボードのような基礎となる回路に接続される請求項１記載のスタックドパッケージモジュール。
【請求項３】
第二パッケージ回路基板のランド面の露出された部分でマザーボードのような基礎となる回路に接続される請求項１記載のスタックドパッケージモジュール。
【請求項４】
モジュール回路基板のランド面に搭載し電気的に接続された付加的な機器を備える請求項１記載のスタックドパッケージモジュール。
【請求項５】
付加的な機器がダイを含む請求項４記載のスタックドパッケージモジュール。
【請求項６】
付加的な機器が半導体パッケージを含む請求項４記載のスタックドパッケージモジュール。
【請求項７】
付加的な機器が受動機器を含む請求項４のスタックドパッケージモジュール。
【請求項８】
第二パッケージ回路基板のランド面の露出された部分に搭載され電気的に接続された付加的な機器を備える請求項１記載のスタックドパッケージモジュール。
【請求項９】
付加的な機器がダイを含む請求項８記載のスタックドパッケージモジュール。
【請求項１０】
付加的な機器が受動機器を含む請求項８記載のスタックドパッケージモジュール。
【請求項１１】
付加的な機器が半導体パッケージを含む請求項８記載のスタックドパッケージモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００５年６月２０日に出願された「スタックドチップスケール半導体パッケージを有するモジュール」と題されたアメリカ合衆国仮出願Ｎｏ．６０／６９３，０３３，に基づく優先権を主張する。該仮出願は、ここに参照することによってここに組込まれる。
【０００２】
本出願は、全て２００６年３月３１日に出願した「上面と下面とに露出された回路基板面を有するスタックドパッケージアセンブリ」と題されたアメリカ合衆国出願シリアルＮｏ．１１／３９５，５２９，と、「チップスケールパッケージと第二回路基板を含み、上面と下面とに露出された回路基板面を有する半導体アセンブリ」と題されたアメリカ合衆国出願シリアルＮｏ．１１／３９７，０２７，と、「第二回路基板を含み、上面と下面とに露出された回路基板面を有する半導体アセンブリ」と題されたアメリカ合衆国出願シリアルＮｏ．１１／３９４，６３５，とに関連がある。前記関連ある出願のどれであってもここに参照することによってここに組込まれる。
【０００３】
本発明は半導体パッケージに関連する。
【背景技術及び発明が解決しようとする課題】
【０００４】
携帯電話、携帯コンピュータ及びさまざまな消費者製品のような携帯用電子機器は、より高度な半導体の機能性と性能とを限られた設置面積と最小の厚み及び重量において低コストで要求する。これは、個々の半導体チップにおける集積化を増大することと、さらに「Ｚ軸」における集積化、すなわち、スタックドパッケージアセンブリ（スタックドマルチパッケージモジュール）を形成する積層チップ又は積層ダイパッケージにより改良することを推進した。
【０００５】
スタックドパッケージアセンブリは、最小の設置面積と厚みとを有するアセンブリにおける高度な機能の統合化を提供する必要性がある用途に採用される。携帯電話のような携帯通信機器は、例えばキャプチャ及び画像、オーディオ、ビデオのディスプレイ又は再生の性能を含む通信機器がそのような用途の一例である。
【０００６】
望ましく集積されうる機能例としては、ディジタルシグナル（ＤＳＰ）、ＡＳＩＣ、グラフィック（ＧＰＵ）を含むさまざまなプロセッサや、フラッシュ（ＮＡＮＤ）、フラッシュ（ＮＯＲ）、ＳＲＡＭ、ＤＲＡＭ、ＭＲＡＭを含むさまざまなメモリや、メモリに備えられている光学センサを含む画像及びビデオキャプチャや、プロセッサとメモリとを有するマイクロ電子技術としての機器を含む。
【０００７】
スタックドパッケージアセンブリにおけるパッケージ間のＺ軸の相互接続は、製造可能性と設計の融通性とコストとの見地からの重要な技術である。スタックドパッケージは、ワイヤボンド又は半田ボール又はフリップチップ相互接続を用いるＺ軸におけるそれらの積層と電気的相互接続により集積回路とパッケージを組み立てる。
【０００８】
スタックドパッケージは多数の利点がある。特に、それぞれのダイ又は１つ以上のダイは、性能を最大限生かしコストを最小限に抑えるために、ワイヤボンドやフリップチップのようなチップタイプと構成機器とに対する最も効果的な第一段階の相互接続技術を用いる積層においてそれぞれのパッケージにまとめることができる。
【０００９】
パッケージが積層される前にもし満足いく性能が発揮されなければ、その構成部品が廃棄されるために、積層された構成部品（ダイやパッケージ）を電気的に試験できることが好ましい。これは、最終的なスタックドパッケージアセンブリの生産量を最大化することを可能とする。実際この利点を認識するために、パッケージは、構築された試験基板を用いて試験できるように構成されなければならない。一般的に、個別のダイを試験することはダイの上の相互接続接合点の損傷をもたらす可能性があるため、まとめられたダイをテストすることは個別のダイを試験することよりもさらに好ましい。
【００１０】
しばしば、（特に例えば製品が携帯電話のような携帯通信機器である場合には）製品の製造業者は、アセンブリが適合しなければならない空間の大きさを決定する。それはつまり、特定の機能性を有するアセンブリが特に仕様書の中に全体の設置面積（長さと幅）と厚みとを示すことを製造業者は要求することになる。そのような制限を受けて、コスト制限の中で、厚みと設置面積との制限の中での機能性に対する要求を満たすパッケージと積層化設計と工程とを選択することが設計者はできなければならない。
【００１１】
従って、機能設計者として設計の融通性を備えるマルチパッケージ積層構造と積層化工程とを選択することが好ましい。実際には、例えば、構造や工程を再設計することなしに、即ち、利用できる業者のどんな種類のパッケージ又はチップを選択するため或いは構成部品のコストを最小限に抑えるため、及びアセンブリの中のチップ又はパッケージを換えるため或いは換えられたアセンブリを再度適合させることを避けるため、及び面実装アセンブリ工程で最終製品段階のアセンブリ積層化工程を完了するため或いは最短の商品化までの時間における市場により要求された構成機器生産を可能とするための融通性を備えるべきである。
【００１２】
市場の要求の変化に即座に対応することが課題として提示できる。例えば、携帯電話のような一般消費者向け装置を設計する一般的な時間枠は市場動向に対する時間枠よりも通常長い。特定の機能性が（例えば、携帯電話のウェブ閲覧機能）一般消費者向け装置において望まれ、設計者はアセンブリの中へその機能を構築することとなり、その時、短時間で市場の要求が認識されなかったことを明らかにし、そして、その機能性を排除すること又は意見としてその市場の中でそれを提示することが望まれるという認識が産業の中で発達することとなる。従って、すぐさま装置を構成すること、即ち、全体アセンブリを再設計する必要なしに装置の機能を加えること又は取り除くことができることが望ましい。
【００１３】
例えば、携帯通信機器（例えば携帯電話）又はコンピュータのような組立製品としての産業に採用された面実装を用いるアセンブリの他のパッケージにメモリ（Ｆｌａｓｈ、ＳＲＡＭ、ＤＲＡＭ）のような既製のパッケージ化されたチップを積層できることもまた望ましい。製品のメモリのタイプは、実際には、異なる機能によって異なることとなり、例えば、画像キャプチャ機能は携帯電話において望まれれば、高速メモリ（ＤＲＡＭ）が要求されることとなる。
【００１４】
スタックドパッケージアセンブリに採用されるパッケージと製造工程とは、選択された構造に対する選択された工程を用いるそれらの間のパッケージの実態的積層化と電気的相互接合の形成との両方を可能とするように構成されなければならない。
【００１５】
スタックドマルチパッケージアセンブリは、二つのカテゴリ、すなわち、いわゆるパッケージ・オン・パッケージ（ＰｏＰ）アセンブリと、いわゆるパッケージ・イン・パッケージ（ＰｉＰ）アセンブリとに一般的に分類される。
【００１６】
２積層ＰｏＰマルチパッケージモジュールの例は、例えば２００３年１０月８日に出願された同時係属アメリカ合衆国出願Ｎｏ．１０／６８１，５７２に示される。一例として、（「ボトム」パッケージといわれる）第一パッケージは、ＢＧＡ回路基板のダイ接合側（「上方」側）に取り付けられ電気的に接続されたダイを有して、そして、ダイと電気的な接続点とを覆っているモールドキャップを提供するためにキャビティを形成し、しかし、露出した回路基板のダイ接合側の縁部を残している標準的なＢＧＡと同様である。ダイ付着側（すなわち 「ランド」側といわれる「下方」側）に対するボトムパッケージ回路基板側は、例えばマザーボードのような、基礎をなす回路を有するモジュールの第二段階の相互接続のために半田ボールを備えている。（「トップ」パッケージといわれる）第二パッケージは、ボトムパッケージの上に積層され、それらは、ボトムパッケージのダイ接合側の露出された縁部で相互接続側に基づくために、トップパッケージのランド面上に備えられた半田ボールがトップパッケージ回路基板の面に配置されることを除いては、標準的なＢＧＡとまた同様である。ボールを配置した周辺は、ボトムパッケージで相互接続側に配置された周辺と接続されその上リフローで接合する場合、それらは、ボトムＢＧＡのモールドキャップへの干渉なしにＺ相互接続をもたらす。上面パッケージダイ及び電気的接続部もまたカプセル化される。
【００１７】
ＰｏＰモジュールで用いられるＺ相互接続の型は、トップ及びボトムパッケージ回路基板がＺ相互接続ボールとしてパッドに適合するように設計されることを要求する。パッケージの１つが、回路基板が異なったパッドの配列（異なる大きさや異なるデザイン）を有するものと交換される場合、他のパッケージの回路基板はその時それに応じて再設計される必要がある。これはマルチパッケージモジュールの製造にかかるコストの増大につながる。ＰｏＰ設計において、トップ及びボトムパッケージの間隔は０．２５ｍｍ或いはそれ以上あり、そして通常それは０．５ｍｍから１．５ｍｍの間の範囲であり、多くのダイに基づいており、ダイから回路基板への電気的接続がフリップチップであれ或いはワイヤボンドであれ基づいているボトムパッケージのカプセル高さと少なくとも同じ大きさでなければならない。例えば、ボトムパッケージのダイを接着された１つのワイヤにとって、３００ｕｍのモールドキャップは７５umの厚みのダイを通常適合できる。Ｚ相互接続半田ボールは、一般的にそれらがリフローで接合された時に、それらがボトムＢＧＡと接合するパッドとの接触を保証するにトップパッケージのランド面とボトムパッケージモジュールキャップの下面との間で接触なしに十分に大きい直径のものでなければならない。すなわち、半田ボールの直径は、リフローの間の半田ボールカプセルを考慮に入れ、加えてボールと回路基板との間のカプセル化しないものの許容範囲の総計によるカプセル高さよりも大きくなくてはならない。カプセル化されたボールの高さとボトムモールドキャップの高さとの間の標準的な設計の差（付加的な隙間）は約２５ｕｍである。厚み約３００ｕｍを有するモールドキャップにとっては、例えば、３００ｕｍより大きいＺ相互接続の半田ボールが採用されなければならない。より大きいボール直径は、より大きいボール間隔（一般的に、例えば、３００ｕｍに対して約０．６５ｍｍ間隔）を決定づける。それは次に、ボトムパッケージの回路基板の周辺における有効な空間に適合し得るボールの数を制限する。さらに、半田ボールの周辺機器の配置は、標準的なＢＧＡのモールドキャップよりかなり大きくなることをボトムＢＧＡに強いる。そして、半田ボールの周辺機器の配置は、全体的なパッケージサイズ（そのサイズはボール横列とボール間隔との数により増加させる。）を増大させる。標準的なＢＧＡの本体サイズはモールドキャップより約２〜３ｍｍ大きい程度である。さらに、ＰＯＰの構成機器のトップパッケージは、ずっと少ない相互接続を具備する小さいチップを含むかもしれないが、ボトムパッケージのそれと同じくらいのサイズで作られなければならない。ボール接合（例えば、ボールの付加的な横列）のためより大きい範囲を必要するため、パッケージの設置面積を増大させることは、特定の適用のための大きさの制限を超えることとなる。そしてどのような場合でも、より長いワイヤボンドとより大きい回路基板範囲とが必要となり、その両方がこれらの構成要素のコストを増大させる。パッケージ間の相互接続の数を増やすことは、回路基板の電気的接続における工程計画を容易にするための少なくとも２つ（しばしば２つ以上）の金属層をトップパッケー���回路基板が有することを要求することとなる。ある適用においてボトムパッケージの２つのダイを積層することは、上述の問題を悪化させ、ボトムモールドキャップが実に厚くなるということを引き起こすために、これはＰｏＰの構成機器において実用的ではないかもしれない。
【００１８】
トップ及びボトムパッケージ回路基板の上方に面する側の間のワイヤボンドによるＺ相互接続を有する２積層ＰｉＰモジュールの例としては、２００３年８月２日に出願された同時係属のアメリカ合衆国出願Ｎｏ．１０／６３２，５４９と２００３年１０月８日に出願された同時係属のアメリカ合衆国出願Ｎｏ．１０／６８１，５７２とにおいて例えば示される。ＰｉＰ構成機器において、トップパッケージは、ボトムパッケージ（すなわち、同じ方向に面している両方のパッケージ回路基板のダイ接合側を有して）に対して同じ方向にも配置されることとなり；或いは、トップパッケージは、ボトムパッケージ（すなわち、お互いに面している対照的なパッケージ回路基板のダイ接合側を有して）に対してひっくり返されることとなる。第二段階の相互接続の半田ボールは、例えばマザーボードのような基礎的な回路を有するモジュールの接続のためのボトムパッケージ回路基板のランド面の上に備えられる。トップパッケージがひっくり返される構成機器において、Ｚ相互接続ワイヤボンドは、ボトムパッケージ回路基板のダイ接合側の上の周辺に配置されたワイヤボンド位置を具備するトップ回路基板のランド面にワイヤボンド位置に接続する。トップ及びボトムパッケージが同じように配置される場合には、Ｚ相互接続ワイヤボンドは、周辺に配置されたワイヤボンド部を具備するトップ回路基板のボトムパッケージ回路基板のダイ接合側で周辺に配置されたワイヤボンド部を接続する。両方の構成機器において、トップパッケージは、ワイヤボンド加工を適用するためのボトムパッケージよりも小さい（Ｚ相互接続を有する各々の余裕で少なくとも０．５ｍｍより狭く及び／又はより短い）必要がある。
【００１９】
ＰｏＰモジュールとＰｉＰモジュールとは、トップパッケージとパッケージ間のワイヤボンド相互接続とを全体に覆うオーバーモールドにより仕上げられる。一旦、モジュールがオーバーモールドされたらもはや集積化は成し得ない。すなわち、設計者は、生産アセンブリ段階で（すなわち、面マウントアセンブリ段階で）アセンブリを再設計するための自由度を持たず、そして、相手先商標製品の製造会社は、コストを削減するためにさまざまな供給業者からさまざまなパッケージをうまく組み合わせることができない。
【発明の開示】
【課題を解決するための手段】
【００２０】
本発明は、モールディング側と回路基板側とを有するモールドされた第一（「トップ」）チップスケールパッケージとトップチップスケールパッケージの回路基板側に接合された第二（「ボトム」）パッケージとを備え、該第二パッケージは、第一と第二パッケージ回路基板との間をワイヤボンディングにより第一パッケージへ電気的に接続されており、スタックドＣＳＰ（チップスケールパッケージ）モジュールの一般的特徴である。本発明は、チップスケールパッケージの積層及び電気的相互接続（「Ｚ相互接続」）を備え、実施例において、モールドされた基板とソーダイシングされたチップスケールパッケージの積層と電気的相互接続（「Ｚ相互接続」）とを備える。
【００２１】
また、本発明は、第一パッケージ回路基板のダイ接合側と適合し電気的に相互接続される少なくとも１つの第一パッケージを含みモールドされ半田ボールを有さない第一（「トップ」）チップスケールパッケージを供給し、第一パッケージ回路基板のランド面に接着剤を塗布しており、第二パッケージ回路基板のダイ接合側と接合され電気的に相互接続されている少なくとも１つの第二パッケージを含むダイシングされてモールドされ半田ボールを有さない第二（「ボトム」）パッケージを供給し、第一パッケージ回路基板のランド面の上に第二パッケージを加え、その第二パッケージのモールディング面が第一パッケージ回路基板のランド面の接着剤に接触しており、接着剤を除去し、プラズマ除去を形成し、第二パッケージ回路基板のランド面と第一パッケージ回路基板のランド面の縁領域の部分との間のワイヤボンド相互接続を形成し、プラズマ除去を形成し、縁領域の中へ配置される第二回路基板のランド面の露出した領域をそのままにして、第一回路基板のランド面の縁領域、及びＺ相互接続ワイヤボンドとワイヤループ、及び第二パッケージの頂点、及び第二パッケージのランド面の縁領域を取り囲むための操作を形成して、第二パッケージ回路基板の露出された領域の部分へ第二段階相互接続半田ボールを接合し、（第一回路基板がストリップ又はアレイを備えられた場合）ユニットアセンブリを完成するためにソーダイシングして成るスタックドチップスケールモジュール製造方法である。
【００２２】
他の一般的特徴として、本発明は、モジュール回路基板をひっくり返して搭載され電気的に相互接続された第一及び第二ＣＳＰスタックドパッケージを有するスタックドＣＳＰアセンブリを提供する。第二ＣＳＰパッケージを有する第一ＣＳＰパッケージさらにモジュール回路基板を有するＣＳＰパッケージのＺ相互接続は、モジュール回路基板のパッケージ接合側を有するそれぞれのＣＳＰパッケージ回路基板のランド面を接続しているワイヤボンドにより構成される。第二段階相互接続と付加的な構成要素を有する相互接続がなされることがあるため、（アセンブリの一側面で）モジュール回路基板と（アセンブリのそれに対向する側で）第一ＣＳＰパッケージ回路基板の部分とが露出されるようにアセンブリはカプセル化される。
【００２３】
実施例において、アセンブリの第一ＣＳＰパッケージ側は第二段階相互接続側であり、即ち、（例えばマザーボードのような）基礎となる回路へのアセンブリの第二段階相互接続は、第一ＣＳＰのランド面の露出された領域のランドで半田ボール（又は電気的接続手段）による。従って、モジュール回路基板の露出されたランド面はアセンブリに積層される付加的な構成要素を有する相互接続に利用される。さらに、その時、本発明は、アセンブリの一側面で露出されたモジュール回路基板とアセンブリの他方の側で露出された第一ＣＳＰパッケージ回路基板の部分とを有して、さらにＣＳＰパッケージ回路基板の露出された部分で形成される第二段階相互接続とＬＧＡパッケージ回路基板で１つ以上の付加的な構成要素を有する相互接続とを有するスタックドパッケージアセンブリを特徴とする。一部実施例では、付加的な構成要素は、積層されたダイＢＧＡであるボールグリッドアレイ（ＢＧＡ）パッケージ、或いは積層されたダイＬＧＡである付加的なＬＧＡ、或いは積層されたダイクワッドフラットパッケージ（ＳＤ  ＱＦＰ）であるクワッドフラットパッケージ（ＱＦＰ）、或いは積層されたダイクワッドフラットパッケージ（ＳＤ  ＱＦＰ）であるクワッドフラット無鉛（ＱＦＮ）パッケージ又はリードフレームチップスケールパッケージ（ＬＦＣＳＰ）、或いは一帯モールドされるワイヤボンドされたダイ（又はワイヤボンドされたダイのスタック）、或いは光学センサパッケージ、或いは微小電気機械センサ（ＭＥＭＳ）パッケージを１つ以上含み、従って、付加的な構成要素は１つ以上の受動機器を備えることとなる。一部実施例では、熱拡散器がモジュール回路基板の露出されたランド面に搭載される。
【００２４】
発明の他の一般的特徴として、アセンブリのモジュール回路基板は第二段階相互接続側であり、即ち、（例えばマザーボードのような）基礎となる回路へのアセンブリの第二段階相互接続は、第一ＣＳＰのランド面の露出された領域のランドで半田ボール（又は電気的接続手段）によるものである。従って、ＣＳＰ回路基板の露出されたランド面はアセンブリに積層される付加的構成要素を有する相互接続に利用される。さらに、その時、本発明は、アセンブリの一側面で露出されたモジュール回路基板とアセンブリの他方の側で露出された第一ＣＳＰパッケージ回路基板の部分との両方を有して、さらにモジュール回路基板の露出された部分で形成されたダイに段階相互接続と露出されたＣＳＰパッケージ回路基板で１つ以上の付加的な構成要素を有する相互接続とを有する積層パッケージアセンブリを特徴とする。一部実施例では、付加的構成要素は、積層されたダイＢＧＡであるボールグリッドアレイ（ＢＧＡ）パッケージ、或いは積層されたダイＬＧＡである付加的なＬＧＡ、或いは積層されたダイクワッドフラットパッケージ（ＳＤ  ＱＦＰ）であるクワッドフラットパッケージ（ＱＦＰ）、或いは積層されたダイクワッドフラットパッケージ（ＳＤ  ＱＦＰ）であるクワッドフラット無鉛（ＱＦＮ）パッケージ又はリードフレームチップスケールパッケージ（ＬＦＣＳＰ）、或いは一帯モールドされるワイヤボンドされたダイ（又はワイヤボンドされたダイのスタック）、或いは光学センサパッケージ、或いは微小電気機械センサ（ＭＥＭＳ）パッケージを１つ以上含み、従って、付加的な構成要素は１つ以上の受動機器を備えることとなる。一部実施例では、熱拡散器が第一ＣＳＰパッケージの露出されたランド面に搭載される。
【００２５】
一部実施例では少なくとも１つの第一及び第二ＣＳＰパッケージがスタックドダイパッケージである。
【００２６】
一部実施例では、第一（「トップ」）パッケージがモールドされソーダイシングされた基板であり、ある実施例では第一パッケージがモールドされたキャビティである。ある実施例では第二（「ボトム」）パッケージがモールドされソーダイシングされた基板であり、ある実施例では第二パッケージがモールドされたキャビティである。
【００２７】
本発明はすぐれた製造可能性と高いデザイン自由度とを備え、薄型で小さい設置面積を有する積層パッケージモジュールを低コストで生産できる。
【００２８】
ＣＳＰと他のパッケージとが最も低コストと最も広い有用性との選択的に提供することは工業においての標準的なことである。
【００２９】
標準的な単一のワイヤボンドされたダイＣＳＰ厚さは０．８ｍｍである。本発明によるＣＳＰの回路基板のランド面の第二パッケージの積層は、１０〜５０ミクロンの範囲の完成厚さを有する接着剤を用いることを可能とする。本発明によるモジュールの設置面積はスタックの最大チップサイズにより決定される。ワイヤボンドＺ相互接続は、回路基板に金属端面を短絡することなしにワイヤを適合するために約０．５ｍｍから１．０ｍｍの間で第二回路基板より小さいボトムＣＳＰを通常要求する。選択されたボトムＣＳＰパッケージがトップ回路基板よりも著しく小さいので、ワイヤボンディングは、少なくとも８ｍｍ又はそれ以上まで異なる大きさを適合することができる。従って、所定の選択されたＣＳＰにとって、ＣＳＰより著しく大きい設置面積を有するトップ回路基板の選択が可能となる。このことは、アセンブリに積層された付加的な構成要素を選択するため、設計者にとって非常に自由度が高いものを提供する。
【００３０】
本発明によるパッケージアセンブリは、コンピュータを構築することや通信機器及び消費者及び工業エレクトロニクスデバイスに用いられる。
【００４０】
また、本発明に係るスタックドパッケージモジュールにおいて、ランド面で外部と電気的に接続されるためのモジュール回路基板と、モジュール回路基板のパッケージ接合側に搭載された第一チップスケールパッケージであって、モジュール回路基板とワイヤボンドで電気的に接続される第一パッケージ回路基板と、第一パッケージ回路基板のダイ接合側に接合された第一パッケージダイと、モジュール回路基板に搭載されるための面を有する第一パッケージモールディングとを備える第一チップスケールパッケージと、第一パッケージ回路基板のランド面に搭載された第二チップスケールパッケージであって、第一パッケージ回路基板とワイヤボンドで電気的に接続される第二パッケージ回路基板を備える第二チップスケールパッケージと、ワイヤボンドを囲んで保護し、しかも、モジュール回路基板のランド面と第二パッケージ回路基板のランド面の一部との両方が露出されるように設けられているモジュールモールディングとを備えていることを特徴とする。
【００４１】
特に、請求項１記載のモジュールにおいて、モジュール回路基板のランド面の部分でマザーボードのような基礎となる回路に接続されることが好ましい。
【００４２】
また更に、請求項１記載のモジュールにおいて、第二パッケージ回路基板のランド面の露出された部分の位置でマザーボードのような基礎となる回路に接続されることが好ましい。
【００４３】
更に、請求項１記載のモジュールにおいて、モジュール回路基板のランド面に搭載し電気的に接続された付加的な機器を備えることが好ましい。
【００４４】
また、請求項４記載のモジュールにおいて、付加的な機器がダイを含むことが好ましい。
【００４５】
また更に、請求項４記載のモジュールにおいて、付加的な機器が半導体パッケージを含むことが好ましい。
【００４６】
また、請求項４記載のモジュールにおいて、付加的な機器が受動機器を含むことが好ましい。
【００４９】
また、請求項１記載のモジュールにおいて、第二パッケージ回路基板のランド面の露出された部分に搭載され電気的に接続された付加的な機器を備えることが好ましい。
【００５０】
更に、請求項８記載のモジュールにおいて、付加的な機器がダイを含むことが好ましい。
【００５１】
また、請求項８記載のモジュールにおいて、付加的な機器が受動機器を含むことが好ましい。
【００５２】
また更に、請求項８記載のモジュールにおいて、付加的な機器が半導体パッケージを含むことが好ましい。
【発明を実施するための最良の形態】
【００６５】
本発明は、本発明の選択的な実施形態を示す図面を参照することによって、ここにさらに詳しく説明される。図は、本発明の特徴と、それらと他の特徴及び構成との関係とを示す概略図であり、一定の比率ではない。説明の一層の明確化のために、本発明の実施形態を示す図において、他の図面において示される要素と一致する要素すべては、すべての図においてすぐに同一視可能であるが、特に名称を付けているわけではない。
【００６６】
以下のある時点で、「水平な」、「垂直な」、「上に」、「上側に」、「下側に」、「上の」、「下の」、「トップ」、「ボトム」、「上方の」、「下方の」、及びその他のような相対配向の条件が、図において示される特徴の相対配向と関連して用いられることとなる。認識されることとして、本発明に従うさまざまなアセンブリは、ユーザにおいて或いは工程の間でどんな配置にもあてはめられる。
【００６７】
ここに参照されたすべての特許及び特許出願は、ここに参照されることによってここに組み込まれる。
【００６８】
図１を参照すると、１で半田ボールのない一般的なチップスケールパッケージと、モールドされた基板と、ソーダインジングとの概略断面図が示される。図１で示されるＣＳＰ１は、少なくとも１つの金属層を有する回路基板１１２の上に接合されたダイ１１４を含む。さまざまな回路基板の型のどれもが、例えば：２〜６の金属層を有する積層板、或いは４〜８の金属層を有する構築された回路基板、或いは１〜２の金属層を有する弾力性のあるポリイミドテープ、或いはセラミック多層構造の回路基板を含みながら使用されることとなる。図１に一例として示される回路基板１１２は、適切な回路を提供するために各々がパターン化されたバイス１２２を手段として接続された２つの金属層１２１、１２３を備える。ダイは、接着剤を用いる回路基板の面に従来接合され、一般的にはダイ接合エポキシと呼ばれ、図１の１１３で示され、そして、ダイ接合側が使用の際にある特性の配置を有する必要がないけれども、図１の構成機器において、ダイが接合される（「ダイ接合」側）の上の回路基板の側が「上方の」側と呼ばれることとなる。
【００６９】
図１のＣＳＰパッケージにおいて、ダイは、電気的接続を開設するための回路基板の上方の金属層のワイヤボンド側の上の接合されたワイヤである。ダイ１１４とワイヤボンド１１６とは、モールドされた基板とソーダインシングとによる本例において、取り扱い作業を容易にするために周辺及び機械的なストレスからの保護を提供する成形材料１１７を具備してカプセル化される。接着パッド１１９はパッケージを試験するため或いは他の特性に対する又は例えばマザーボード（図示しない）の基礎回路に対するパッケージの第二段階相互接続のために回路基板１１２の下方の金属層１２３に備えられる。ソルダーレジスト１１５、１２７は、電気的接続のための接着側、例えば、ワイヤボンド側で基礎となる金属及びワイヤボンド１１６と他の主要なものとを接着するための接着パッド、又は第二段階相互接続のための半田ボールを露出するための金属層１２１、１２３一面にパターン化される。
【００７０】
第二段階相互接続ボールパッド１１９は、マザーボードのような、基礎回路に対してＣＳＰの付属品を提供する。
【００７１】
図２は、一般的に２で、本発明による積層されたＣＳＰモジュールを示している概略断面図である。ここで、「ボトム」ＣＳＰ１２０は、ＣＳＰ回路基板１１２のダイ接合側の上へ加えられたダイ１１４と１４４とを備えて、また、第一ダイを回路基板へ接合し、第二ダイを第一ダイへ接合するための接着剤を使用する積層されたダイＣＳＰである。ダイは、ワイヤボンド１１６、１４６により回路基板へ電気的に相互接続される。ダイ１１４と１４４及びワイヤボンド１１６と１４６とは、基板成形とソーダイシングとにより、周辺及び機械的なストレスからの保護を提供して、第二（「トップ」）パッケージが積層され得る２２９上面のボトムパッケージ成形材料１１７を有してカプセル化される。
【００７２】
さらに図２を参照すると、第二（「トップ」）パッケージは、第一側と第二側、及び少なくとも１つの金属層、及びダイ２４４と積層され回路基板１２へワイヤボンドされた２１４とを含んでモールドされた基板とソーダイシングされたＣＳＰ１０とを同様に構成される。図２に一例として示される回路基板１２は、適合した回路を各々パターン化され、バイス２２手段で接続された２つの金属層２１と２３とを有する。第一パッケージと面する第二回路基板の側は、「ランド」側と呼ばれるアセンブリである。
【００７３】
図２における実施例の第二パッケージ回路基板１２において、ソルダーレジスト１２及び２７は、電気的接続のための接着面、例えば、ワイヤボンド１１８を接着するためのワイヤボンド面で基礎をなす金属を露出するため金属層２１及び２３一面にパターン化される。
【００７４】
トップパッケージ１０とボトムパッケージ１２０との間のＺ相互接続は、ボトムパッケージ回路基板の下位の金属層１２３の回線を備えるトップ回路基板の金属層（金属層２１）と下方で向かい合っている配線を接続しているワイヤボンド２１８手段により取り付けられる。一方で、トップ回路基板１２の金属層２１上にパッドの下方に向かい合っている面へ各々のワイヤボンド１１８が電気的に接続されると、もう一方では、各々のワイヤボンドが、ボトムパッケージ回路基板１１２の下位の金属層１２３上のパッドの下側の面に接続される。例えば、参照することによってここに組込まれるアメリカ合衆国５，２２６，５８２に記載されるような、当技術分野で周知のように、ワイヤボンドはいかなるワイヤ接着技術によっても形成されることとなる。トップ回路基板の下側の金属層のパッドの面上にビード又はバンプを形成して、そしてその時、ボトム回路基板の下側の金属層におけるパッドに向けてワイヤを張り、それを溶解することにより作られた時に、パッケージからパッケージへのＺ相互接続ワイヤボンドは一例として図２に示される。上記内容からわかるように、逆方向に、すなわち、ボトム回路基板の下側の金属層パッドの下側の面上にビードやバンプを形成して、そしてその時、トップ回路基板の金属層のパッドに向けてワイヤを敷き、それを溶解することにより、ワイヤボンドは取り付けられることができる。上記内容からわかるように、パッケージからパッケージへのＺ相互接続のためのワイヤボンディング方法の選択は、積層された回路基板とそれらの接着面との隙間の幾何学的配置に従って決定されることとなる。また、上記内容からわかるように、従来のワイヤボンディング装置においてワイヤボンドキャピラリーは、配置されたボンドパッドの上側へ下向きに取り付けられ、そして、実際には、アセンブリは、少なくともワイヤボンド手段のための発明によりひっくり返されることとなる。
【００７５】
さらに、トップパッケージ回路基板は取り付けられる第一パッケージのモールドキャップの面よりも大きく、ボンドパッドがワイヤボンド１１８から露出されたトップパッケージ回路基板の第一側の周辺範囲に残したままである。トップ回路基板は（実際に後では）パンチ又はソーダイシングされる。
【００７６】
ボトムパッケージ基板のダイ接合側がモールドにより覆われるために、ボトムパッケージは、（図２の一例の）モールド及び（図２に示されるようにモールドのための垂直壁を備えるために）ソーダインシングされた基板である。ボトムパッケージ回路基板のダイ接合側の上方の金属層のボンドパッドは、ワイヤボンドによりダイと接続され、回路基板のダイ接合側へバイスを通じてボトムパッケージ回路基板のランド面の下方の金属層へ上方の金属層は接続され、ボトムパッケージ回路基板のランド面の下方の金属層は、Ｚ相互接続ワイヤ１１８を有する接続のための周辺に配置されたボンドパッドを備えるためにパターン化される。
【００７７】
アセンブリの前に不適合なパッケージの排除を可能にするため、そして高度な最終モジュールテスト収率を保証するために、本発明による構造はＣＳＰの予備試験を可能にする。
【００７８】
図２の積層されたパッケージの実施例において、それぞれのパッケージ回路基板上のＺ相互接続パッドはパッケージ回路基板の縁近くの金属層の上に配置される。トップパッケージ回路基板上のＺ相互接続パッドがパッケージが積層された時にボトムパッケージ上の対応するＺ相互接続パッドの上におおよそ被さるために、Ｚ相互接続パッドの配置と順序は一般的に決められる。好都合なことに、回路基板の金属層の縁部に対して電気的に絶縁することなしにワイヤボンドのための隙間を設けるために、ボトムパッケージ１２０の設置面積より大きい回路基板の設置面積をトップ回路基板１０は備える。
【００７９】
一旦、Ｚ相互接続ワイヤボンドが積層された第一パッケージと第二回路基板との接続を形成したら、Ｚ相互接続ワイヤボンドを囲んで保護するために、そして完成したアセンブリに対する機械的安全性を備えるために、アセンブリカプセル化２０７は形成される。アセンブリカプセル化２０７は、トップパッケージ回路基板の下を向いて直面しているランド面の縁の領域で覆い、Ｚ相互接続ワイヤボンドとワイヤループと垂直壁とボトムパッケージの頂点とを取り囲み、そしてワイヤボンドが接続されているワイヤループとワイヤボンドパッドとを含むボトムパッケージ回路基板のランド面の縁の領域で覆う。このことは、第二段階相互接続のために露出されたボトムパッケージ回路基板のランド面の領域を残したままにする。図２を参照すると、半田ボール３１８は、例えば、コンピュータのような最終製品のマザーボード（図示しない）のような、基礎となる回路に対する相互接続を備えるために回路基板の下方の金属層の露出された領域の接着パッド１１９の上へリフローされる。
【００８０】
図２の一例として示されるように、モジュールはそれ自体でソーダイシングされる。或いは、モジュールはソーダイシングされるというよりむしろ個々にモールドされることとなる。あきらかなように、ＣＳＰパッケージは、ワイヤボンディングよりむしろ、第一パッケージ回路基板に対するダイのフリップチップの相互接続を備えることとなる。
【００８１】
図５Ａと５Ｂとは、図２の１１２で示されるような適合する第一パッケージ回路基板のそれぞれランド面とダイ接合側とを示す平面図における概略図である。図５Ａを参照すると、ランド面の面のほとんどが、金属層の上の部分がソルダーレジストの開口により露出されることを除いて、パターン化された金属層の下でソルダーレジストにより覆われている。回路基板の端面５２付近の余裕のある範囲に配置され、回路基板面の中間領域に配列されたボールパッド（例えば５３）とボンドフィンガー（例えば５６）とを含む回路基板のランド面でパターン化された金属層の部分をソルダーレジストの開口は露出する。ソルダーレジストにより覆い隠されるものは、ボールパッド５３とボンドフィンガー５６とを接続し、及び／又は、回路基板のダイ接合側でパターン化された金属層の配線を有して回路基板のランド面でパターン化された金属層の配線を電気的に接続するバイス（例えば５２２）を有するボールパッド５３を接続する金属層の配線（例えば５２３）である。
【００８２】
さらに、アセンブリカプセル化は、ボンドパッド５６とパッド５６で形成されたワイヤループとを覆う。すなわち、カプセル化は、第一パッケージ回路基板のランド面の領域が最低限のカプセル化により拘束されているので、すなわち、破線５８の中で、アセンブリモールディングの明らかにされた以下の構成のままであるので、破線５８で図５Ａに示された縁の領域に対して回路基板のランド面で制限される。従って、ボールパッド５３は、例えば、（例えば図３に示されるような）基礎となる回路に対するアセンブリのＺ水準の相互接続として半田ボールの接合として利用される。さらに、ボールパッド５３は、アセンブリする前のパッケージをテストするための、或いは必要であれば、第二段階相互接続半田ボールを乗せる前のパッケージアセンブリをテストするためのテストプローブとして利用される。カプセル化された縁の領域は、ボンドフィンガーとボンドフィンガーに対する配線の長さとソーの通る幅との長さの合計により決められる幅（図５ＡにおけるＭＷ）を有する。さらに、射出成形は、（図５Ａの破線５８で）縁側の内端で回路基板の面を明確にすることとなる。回路基板が細長いもの又は配列として設けられる場合、端部で回路基板の材料は、第一パッケージのソーダイシングの間のソー幅のために失われる。実際、ボンドフィンガー長は約２５０ｕｍであり、フィンガー配線長は約５０ｕｍであり、そしてモールド樹脂抽出のための遊びは約５００ｕｍ必要となる。ソーは実際約５０ｕｍを必要とする。
【００８３】
実際には、ボールパッド５３の数と配列とは、カプセル化された場合、ボールがお互い接触或いは近接してはいけないので、ボールの呼び径に依存する。さらにまた、実際には、ボールパッド５３の大きさと近接とは、配線と特にソルダーレジスト開口とを組み込むときの分解能の限界によって制限される。１つの実施例において、ボールパッドは、直径約２８０ｕｍの円形であり、中心間距離５００ｕｍで四角形又は矩形の配列で並べられている。（ソルダーレジスト開口の最も近い端との距離は実際には中心間距離の０．２倍以下もない。）
【００８４】
ダイが接合された状態の第一パッケージ回路基板のダイ接合側は図５Ｂに示される。第一ダイ１１４は、回路基板のダイ接合側の上のアクティブな側の上方に加えられる。本例として、ダイは、四角形を規定する４つの頂点を備える。ワイヤボンドパッド５１は、ダイの４つの頂点の近くに列をなして配置される。回路基板のランド面では、ダイ接合側の面のほとんどがソルダーレジストにより覆われるので、金属層の部分を以外では、ボンドフィンガー（例えば５４）の特定の列（本実施例では、ダイの各々の頂点に沿った列）を含むソルダーレジストの開口により露出される。ソルダーレジストにより覆い被されたものは、ボンドフィンガー５４をランド面でパターン化された金属層の配線を有する回路基板のダイ接合側でパターン化された金属層の配線を電気的に接続するバイス（例えば５２２）に対して接続する金属層の配線（例えば５２１）である。従って、第一パッケージダイは、第一パッケージ回路基板のダイ接合側の金属層の配線に対してワイヤ手段により、そしてランド面の金属層の配線とＺ相互接続ワイヤボンドフィンガーとに対してバイス手段により接続される。Ｚ相互接続ワイヤは、第二パッケージ回路基板のダイ接合側のボンドフィンガーに対して第一パッケージ回路基板のランド面のボンドフィンガーを接続する。第二ダイ１１４の設置面積は破線５３３により図５Ｂに示される。
【００８５】
トップパッケージ１０の回路基板は図５Ａと５Ｂとに同様に示される。
【００８６】
図３によると、ボトムスタックドダイと回路基板とはカプセル化される必要はない。ボトムパッケージダイが回路基板へワイヤボンドされた場合、ボトムダイのワイヤボンドを有するトップ回路基板の干渉を防ぐためにスペーサが設けられなければならない。
【００８７】
図４によると、トップパッケージの底面の１つ、或いは（図に示す）ボトム及びトップパッケージ両方は、モールド及びソーダイシングされた基板よりむしろモールドされたキャビティに違いない。
【００８８】
図に示唆されるように、第二パッケージ回路基板は、パッケージ回路基板間のＺ相互接続に適合するために第一パッケージ回路基板よりも広い設置面積が必要となる。実施例では、Ｚ相互接続は、パッケージの４つ全ての頂点に沿って配列され、従って、第二パッケージは第一パッケージよりも広く且つ長くなる。本発明によるいくつかのアセンブリでわかるように、Ｚ相互接続は、例えば１つの頂点のみ、又は対向する２つの頂点のような、４つ全ての頂点未満のボンドフィンガー間で使用されることとなる。（第二回路基板のより大きいダイがより大きい設置面積を必要としなければ、）そのような実施例では、第二パッケージは、単一の方向でのみ第一パッケージよりも大きい（長い又は広い）必要がある。
【００８９】
第一及び第二パッケージ回路基板はいくつかの多様な機能性を備えることとなる。例えば、ＣＳＰは、ＤＳＰ又はＡＳＩＣ又はＧＰＵになり得て、そしてＬＧＡパッケージは、Ｆｌａｓｈ又はＤＲＡＭ又はＳＲＡＭのようなメモリになり得る。
【００９０】
本発明の特徴によればフリップチップボトムパッケージのプロセッサチップは、例えばＡＳＩＣ又はＧＰＵ又はＣＰＵ又は時にＡＳＩＣになり得て、そしてトップパッケージは、例えばプロセッサチップ或いは例えばメモリパッケージ又はＡＳＩＣパッケージになり得る。トップパッケージがメモリパッケージである場合、それは、積層されたダイメモリパッケージとなり得る。シールドされたフリップチップダイアップボトムパッケージは、携帯通信アプリケーションの中のような特に無線周波処理のための高速アプリケーションに特に適合することができる。
【００９１】
第一パッケージはいくつかの多様な機能性を備えることとなる。例えば、ＣＳＰパッケージは、ＤＳＰ又はＡＳＩＣ又はＧＰＵになり得て、或いはＣＳＰパッケージは、Ｆｌａｓｈ又はＤＲＡＭ又はＳＲＡＭのようなメモリになり得る。
【００９２】
本発明の特徴によればフリップチップボトムパッケージのプロセッサチップは、例えばＡＳＩＣ又はＧＰＵ又はＣＰＵ又は時にＡＳＩＣになり得る。トップパッケージがメモリパッケージである場合、それは、積層されたダイメモリパッケージとなり得る。シールドされたフリップチップダイアップボトムパッケージは、携帯通信アプリケーションの中のような特に無線周波処理のための高速アプリケーションに特に適合することができる。
【００９３】
図６は、図２のようなアセンブリを製作するための工程の手順を示しているフローチャートである。ステップ６０２において、“第一”ＣＳＰは、通常“第一”ＣＳＰのダイシングされないストリップとして備えられている。ステップ６０４において、接着剤は、“第一”ＣＳＰの露出したランド面の上へ塗布される（例えば粘着フィルムとして貼り付けられ又は設けられる）。ステップ６０６において、“第二”ＣＳＰは設けられ、そしてステップ６０８において、ピックアンドプレース機を用いて“第二”ＣＳＰは“第一”ＣＳＰの上へ加えられる。このように、接着剤は、“第一”ＣＳＰ回路基板のランド面の上というよりむしろモールドしている又はカプセル化した“第二”ＣＳＰの面に選択的に塗布される。ステップ６１０において、接着剤は少なくとも一部分は取り除かれ、そしてステップ６１２において、第一及び第二ＣＳＰ回路基板のランド面上のボンドフィンガー間のＺ相互接続を設けるために、ステップ６１４で実行されるワイヤボンディングのためのボンディング面を用意するために、前工程で堆積したゴミと汚れとをプラズマ洗浄機が取り除く。モールディング又はステップ６１８で実行されるカプセル化のために汚れのない面を用意するため、ステップ６１６でプラズマ洗浄がさらに行われる。その際に、第二段階相互接続半田ボールは、第一ＣＳＰのランド面の露出した部分のボールパッドの上へリフローされ、パッケージは、ステップ６２０と６２２とでソー又はパンチによりダイシングされる。
【００９４】
積層されたＣＳＰと、追加機器の相互接続又は基礎となる回路に対する第二段階相互接続のためモジュールの両側を露出した回路基板とを有するＣＳＰパッケージモジュールを図７及び８は示す。
【００９５】
本発明によるモジュールにおいて、「第一」ＣＳＰ１０はモジュール回路基板７１２のパッケージ接合側の上へ搭載され、そして「第二」ＣＳＰ１２０は「第一」ＣＳＰパッケージのモールディング又はカプセル化の面の上へ搭載される。「第二」パッケージは、それぞれのＣＳＰパッケージ回路基板のランド面の縁のボンドフィンガーを接続するワイヤボンドにより「第一」パッケージへ電気的に接続され、及び／又は「第二」パッケージは、モジュール回路基板のパッケージ接合側ボンドフィンガー又はボンドパッドを有する「第二」ＣＳＰパッケージ回路基板のランド面の縁のボンドフィンガーを接続するワイヤボンドによりモジュール回路基板へ接続され、及び／又は「第一」パッケージは、モジュール回路基板のパッケージ接合側のボンドフィンガー又はボンドパッドを有する「第一」ＣＳＰパッケージ回路基板のランド面の縁のボンドフィンガーを接続しているワイヤボンドによりモジュール回路基板と電気的に接続される。
【００９６】
図７を参照すると、一旦Ｚ相互接続ワイヤボンドが、積層された第一及び第二パッケージを接続するように形成されると、アセンブリカプセル化７０７は、Ｚ相互接続ワイヤボンドを取り囲んで保護するために、そして完成されたモジュールへ機械的な整合性を設けるために形成される。アセンブリカプセル化７０７は、モジュール回路基板のパッケージ接合側の縁領域を覆い、Ｚ相互接続ワイヤボンドとワイヤループと垂直壁と「第一」及び「第二」ＣＳＰパッケージとを取り囲み、ワイヤループとワイヤボンドが接続されるワイヤボンドパッドを含む「第二」パッケージ回路基板のランド面の縁領域を覆う。これにより第二段階相互接続のため露出された「第二」パッケージ回路基板のランド面の領域はそのままの状態となる。つまり、キャビティは、露出された（カプセル化されていない）第二パッケージ回路基板のランド面の内側をそのままの状態にしている第二パッケージ側のアセンブリカプセル化に形成される。図７を参照すると、半田ボール８１８は、例えばコンピュータのような最終製品のマザーボード（図示しない）の基礎となる回路への相互接続を備えるために、カプセル化のキャビティの中の回路基板の下方の金属層のボンディングパッド１１９の上へリフローされる。以下で詳細に説明されるように、付加的なパッケージ又はダイは、モジュール回路基板のランド面に搭載され電気的に接続されることが可能である。
【００９７】
図に一例として示されるように、モジュールアセンブリはそれ自体ソーダイシングされ、或いは、モジュールアセンブリはソーダイシングされるというよりむしろそれぞれ搭載されることとなる。
【００９８】
あきらかなように、一方又は両方の第一及び第二パッケージは、それぞれのパッケージ回路基板へのダイの相互接続にワイヤボンディングよりむしろフリップチップを備えることとなる
【００９９】
第一パッケージ又は第二パッケージのどちらか或いは両方のパッケージは積層されたダイパッケージである。
【０１００】
他の実施例では、モジュール回路基板７１２の露出側は第二段階相互接続を備える。一例として、図８に示される実施例では、マザーボードのような基礎となる回路へのアセンブリの接続のため露出した金属層のパッド７１９の上に搭載された第二段階相互接続半田ボール７１８を有する。これらのような実施例では、「第二」パッケージ回路基板の露出した部分は、パッケージ又はダイ又は受動機器のような付加的な構成要素を積層するために利用される。そのような実施例では、第二段階相互接続のために第二パッケージ回路基板のランド面をより大きな範囲を活用し、一方で、第二回路基板の露出した部分は、第二回路基板側を形成し得る相互接続の数を制限するモジュール回路基板よりもさらに制限された範囲しか備えない。しかしながら、第二パッケージ回路基板のランド面の縁領域を覆うアセンブリモールディング７０７の部分は、Ｚ相互接続ワイヤボンドのループ高さ（加えて許容範囲）に適合するに十分の厚みを必要とする。一般的に、ワイヤループでのモールディングの厚みは約５０ｕｍから約２００umの範囲である。逆のワイヤボンディングが用いられる場合、ワイヤループの端が第一パッケージのランド面のパッドの上へ縫い合わされるために、ワイヤループ高さはわずか約３５ｕｍとなり、従って、わずか約１００ｕｍの縁領域に渡るモールディング厚さがそのような実施例では実現できる。より大きいモールド高さは、上位のワイヤボンディングが用いられる場合に、ボール（又はバンプ）に渡るワイヤループ高さとして、約１ミル厚さを有するワイヤを形成している現在可能なワイヤボンディング技術を用いる通常約１００ｕｍ又はそれより大きいものまで要求されることとなる。
【０１０１】
この効果は、第一パッケージ回路基板の露出した範囲の周りの低い壁を作り、第一パッケージ回路基板のランド面の上に積層されることになる機器のサイズと構造とを制限できる。第二パッケージ回路基板のランド面の露出した領域で第二段階相互接続が用いられる例えば図７に示される実施例は、例えば図１１と１３とに示されるように、アセンブリに渡るさらに大きい付加的な構成要素の積層を可能にする。
【０１０２】
モジュール回路基板のランド面で第二段階相互接続が用いられる例えば図８に示される実施例は、例えば図２０と２１とに示される。１つ以上の付加的な構成要素は、カプセル化においてキャビティの中の第二パッケージ回路基板のランド面の上に搭載され電気的に接続される。
【０１０３】
図９Ａと９Ｂとは、図７と８とにおける７１２で示されるような適合するモジュール回路基板のそれぞれランド面とパッケージ接合側とを示す平面図の概略図である。図９Ａを参照すると、ランド面の面のほとんどが半田ボールで覆われており、半田ボールは、金属層の位置が半田ボールの開口により露出される以外、パターン化された金属層の下方に覆い隠される。回路基板面の中間領域に配置される特定のボールパッド（例えば９３）を含む回路基板のランド面でパターン化された金属層の位置をソルダーレジストの開口は露出させる。半田ボールに覆い隠されたものは、回路基板のパッケージ接合側でパターン化された金属層の配線を有する回路基板のランド面でパターン化された金属層の配線を電気的に接続するバイス（例えば９２２）とボールパッド５３をさまざまに接続する金属層の配線（例えば９２３）とがある。
【０１０４】
実際には、ボールパッド５３の数と配列は、カプセル化された場合、ボールがお互い接触或いは近接してはいけないのでボールの呼び径に依存する。さらにまた、実際には、ボールパッド５３の大きさと近接とは、配線と特にソルダーレジスト開口とを組み込むときの分解能の限界によって制限される。ある実施例において、ボールパッドは、直径約２８０ｕｍの円形であり、中心間距離５００ｕｍで四角形の矩形の配列で並べられている。（ソルダーレジスト開口の最も近い端との距離は実際は中心間距離の０．２倍以下もない。）
【０１０５】
第一パッケージ回路基板のパッケージ接合側は図９Ｂで説明される。「第一」ＣＳＰパッケージ（図示しない）は、回路基板のパッケージ接合側の上に搭載される。この例として、パッケージは四角形を定めている４つの頂点を有して、設置面積は破線９８により示される。ワイヤボンドパッド９６は、パッケージ設置面積の４つの頂点近くに列をなして配置される。回路基板のランド面では、金属層の位置がソルダーレジストの開口により露出される以外、ダイ接合側の面のほとんどがソルダーレジストにより覆われる。ソルダーレジストにより覆い隠されたものは、ランド面でパターン化された金属層の配線を有してモジュール回路基板のパッケージ接合側でパターン化された金属層の配線を電気的に接続するバイスに対してボンドパッド９６を接続している金属層の配線である。従って、「第一」ＣＳＰパッケージは、モジュール回路基板のパッケージ接合側の金属層の配線に対するワイヤ手段として、そしてランド面の金属層の配線とＺ相互接続ワイヤボンドフィンガーとに対するバイス手段として接続される。
【０１０６】
従って、本発明による構成では、パッケージ又はダイ又は受動的構成要素のような１つ以上の付加的な特徴又は機器が適用する（露出した）回路基板面のアセンブリに接合される。
【０１０７】
いくつかの実施例では、付加的なパッケージは、モジュール回路基板の露出したランド面のアセンブリへ接合される。そのような実施例では、例えば図７又は８に示されるようなアセンブリは、例えば図１０〜１９に示されるように、付加的な機能性を有する構成要素を積層するための通常の基板を備えることができる。第二パッケージ回路基板は完全に露出されるので、あらゆる多様な構成要素（ダイ又はパッケージ）の構造と大きさとを適合することができ、構成要素を有するアセンブリの互換性を求められる全ては、露出した第二パッケージ回路基板の配線が付加的な構成要素に対応するために適合される。
【０１０８】
例えば、図１０と１１とに示すように、ボールグリッドアレイ（ＢＧＡ）パッケージは、図７の参照と共に前述したように構築されたアセンブリに搭載されうる。図１０において、相互接続半田ボール１０１８を有するＢＧＡパッケージ１０１０は、モジュール回路基板７１２のランド面と一致して搭載され、そして半田ボールは、モジュール１０００を形成するために回路基板７１２のランド面の金属層のボールパッドの中へリフローされる。このＢＧＡ設置面積はアセンブリのそれよりも小さく、図１１に示されるモジュール１１００において、ＢＧＡの設置面積はアセンブリのそれよりも大きく、そしてボールアレイは、より多くの相互接続半田ボールを有して、相互接続半田ボールは、モジュール回路基板７１２上のより多くのボールパッドをそれに応じて占有する。また、図１１の例として、図１０においてＢＧＡが単一のダイパッケージである場合、ＢＧＡはスタックドダイパッケージである。
【０１０９】
さらに例えば、図１２と１３とに示されるように、付加的なランドグリッドアレイ（ＬＧＡ）パッケージは、図７の参照と共に前述したように構築されたアセンブリに搭載されうる。図１２において、ランド相互接続１２１８を有するＬＧＡパッケージ１２１０は、モジュール回路基板７１２のランド面と一致して搭載され、そしてランド相互接続は、モジュール１２００を形成するために回路基板のランド面の金属層のパッドの中へリフローされる。ここでＬＧＡ設置面積は、アセンブリのそれより小さく、図１３に示されるモジュール１３００において、ＬＧＡ１３２０の設置面積はアセンブリのそれより大きく、そしてアレイはより多くのランド相互接続を有して、ランド相互接続は、パッケージ回路基板７１２のより多くのパッドをそれに応じて占有する。また、図１３の例においては、ＬＧＡは、図１２においてＬＧＡが単一のダイパッケージである場合に、スタックドダイパッケージである。
【０１１０】
図１２と１３とに示されるようにスタックドパッケージアセンブリに搭載されたより大きい付加的パッケージを有する構造は、例えば、第一及び第二パッケージと、付加的パッケージ１２１０又は１３２０のようなメモリパッケージとにおけるプロセッサを含むこととなる。アセンブリにおけるそれぞれのＣＳＰ１００の設置面積はそれぞれのパッケージにおけるダイの大きさによりまず決定され、そしてこれはダイの機能性と一般的に関係する。例えば、ＡＳＩＣは比較的とても小さく、異なるプロセッサはかなり異なる大きさとなる。一方でメモリダイは比較的大きい。例えば、デジタルシグナルプロセッサ（ＤＳＰ）パッケージは、通常１２×１２ｍｍから１６×１６ｍｍまでの範囲の設置面積を有する。一方で、例えば、メモリパッケージは、通常８×１０ｍｍから１８×１８ｍｍまでの範囲の設置面積を有する。従って、図７においてアセンブリが、アセンブリのために１６×１６ｍｍの設置面積を必要とするアセンブリの第一及び第二ＤＳＰにおけるＤＳＰを含むのであれば、製造業者は、より小さいＬＧＡメモリパッケージ（例えばモジュール１２００を構成している、図１２の１２１０）又はより大きいＬＧＡメモリパッケージ（例えばモジュール１３００を構成している、図１３の１３２０）を顧客の仕様により選択することとなる。このように、図１０、１１、１２及び１３における実施例のために、製造業者は、機能（メモリ容量と速度、すなわちメモリタイプ）とさまざまな供給者からのコストとにより選択されたＢＧＡ又はＬＧＡアセンブリ基板をうまく組み合わせることができる。
【０１１１】
他の付加的な構成要素又は機器は、第二パッケージ回路基板のランド面が構成要素から電気的な相互接続に対応するために適切に決められることのみを要求するアセンブリに搭載され得る。図１４は、スタックド・ダイ・クワッド・フラット・パッケージ１４１０を有して、受動機器１４０６により付加され図７のように一般的に構成されたスタックドパッケージアセンブリに搭載されたモジュール１４００を示す。図１５は、スタックド・ダイ・クワッド・フラット・無鉛・リード・フレーム・チップ・スケール・パッケージ１５１０を有して、受動的な機器１５０６により付加され図７のように一般的に構成されたスタックドパッケージアセンブリに搭載されたモジュール１５００を示して、ダイとワイヤとは、カプセル樹脂を塗布しているシリンジにより形成された、いわゆる“グロップトップ”カプセルに覆われる。図１７は、ダイ１７１０に搭載されたフリップチップを有して受動機器１７０６により適合され、図７のように一般的に構成されたスタックドパッケージアセンブリに搭載されたモジュール１７００を示し、下部充填はフリップチップ相互接続を保護する。図１８は、光学センサパッケージ１８１０を有して、受動機器１８０６により適合される、図７のように一般的に構成されたスタックドパッケージアセンブリに搭載されたモジュール１８００を示し、光は、ワイヤボンドされた光センサダイのアクティブ側に到達するために矢印１８２０で示される透明なカバー又はレンズ１８０２を通過する。
【０１１２】
図１９は、図７のように一般的に構成されたスタックドパッケージアセンブリを含み、第二パッケージ回路基板のランド面の上に搭載された熱拡散器１９１０を有したアセンブリ１９００を示す。
【０１１３】
他の実施例において、付加的なパッケージは、アセンブリカプセルのキャビティの中の第一パッケージ回路基板のランド面の露出された領域のアセンブリと接合される。これらの実施例において、図８に示されるようにアセンブリは、例えば図２０〜２７に示されるように、付加的な機能性を有する構成要素を積層するための通常の基板を備えることができる。図８の基板を用いている実施例において、第一パッケージ回路基板の配線は、付加的な構成要素と対応するために適合されなければならない。
【０１１４】
例えば、図２０に示されるように、ボールグリッドアレイ（ＢＧＡ）パッケージは、図８の参照と共に前述したように構築されたアセンブリに搭載され得る。図２０において、相互接続半田ボール１６１８を有するＢＧＡパッケージ１６１０は、第二ＣＳＰパッケージ１２０の回路基板１１２のランド面の露出された領域の上に搭載され、そして半田ボールは、モジュール１０００を形成するために金属層１２３のランド面の金属層のボールパッドの中へリフローされる。そして例えば、図２１に示されるように、付加的なダイは、図８の参照と共に前述したように構築されたアセンブリにフリップチップ方法で搭載され電気的に接続され得る。図２１において、フリップチップ１７１０は、第二ＣＳＰパッケージ１２０の回路基板１１２のランド面の露出された領域の上のキャビティにおいて一致させて搭載され、そして半田ボールは、モジュール１０００を形成するために金属層１２３のランド面の金属層のボールパッドの中へリフローされる。そして例えば、図２２に示されるように、受動機器は、図８の参照と共に前述したように構築されたアセンブリにフリップチップ方法で搭載され電気的に接続され得る。図２２において、受動機器２２８２は、第二ＣＳＰパッケージ１２０の回路基板１１２のランド面の露出された領域の上のキャビティにおいて搭載され、そして半田ボールは、モジュール２２００を形成するために金属層１２３のランド面の金属層のボールパッドの中へリフローされる。そして例えば、図２３に示されるように、スタックド・ダイ・クワッド・フラット・パッケージは、図８の参照と共に前述したように構築されたアセンブリに搭載され電気的に接続され得る。図２３において、ダイ・クワッド・フラット・パッケージ１４１０は、第二ＣＳＰパッケージ１２０の回路基板１１２のランド面の露出された領域の上のキャビティにおいて搭載され、そして半田ボールは、モジュール２３００を形成するために金属層１２３のランド面の金属層のボールパッドの中へリフローされる。そして例えば、付加的なダイは、図８の参照と共に前述したように構築されたアセンブリにワイヤボンディングにより搭載され電気的に接続され得る。図２４において、ダイ１６１０は、第二ＣＳＰパッケージ１２０の回路基板１１２のランド面の露出された領域の上のキャビティにおける上方のアクティブ側に搭載され、そして半田ボールは、モジュール２４００を形成するために金属層１２３のランド面の金属層のボールパッドの中へリフローされる。そして例えば、図２５に示されるように、スタックド・ダイ・クワッド・フラット・無鉛・リード・フレーム・チップ・スケール・パッケージ１５１０は、通常図８にあるように構築された積層パッケージアセンブリに搭載される。図２５において、スタックド・ダイ・クワッド・フラット・無鉛・リード・フレームＣＳＰ１５１０は、第二ＣＳＰパッケージ１２０の回路基板１１２のランド面の露出された領域の上のキャビティに搭載され、そして半田ボールは、モジュール２５００を形成するために金属層１２３のランド面の金属層のボールパッドの中へリフローされる。そして例えば、図２６に示すように、画像形成装置である光学センサパッケージ１８１０は、通常図８にあるように構築された積層パッケージアセンブリに搭載される。図２６において、光学センサパッケージ１８１０は、第二ＣＳＰパッケージ１２０の回路基板１１２のランド面の露出された領域の上のキャビティに搭載され、そして半田ボールは、モジュール２６００を形成するために金属層１２３のランド面の金属層のボールパッドの中へリフローされる。光は、ワイヤボンドされた光センサダイのアクティブ側に到達するために矢印１８２０で示される透明なカバー又はレンズ１８０２を通過する。そして例えば、図２７に示すように、画像形成装置である光学センサダイは、通常図８にあるように構築された積層パッケージアセンブリに搭載される。図２７において、ダイは、モジュール２７００を形成するためにワイヤボンドによりパッド１２３へ接続される。透明カバー或いはレンズ２７０２は、アセンブリカプセル７０７の上に搭載されたフレーム２７０４により支持されている。光は、ワイヤボンドされた光センサダイのアクティブ側に到達するために矢印２７２０で示される透明カバー又はレンズ２７０２を通過する。
【０１１５】
図７及び図８のようにアセンブリを組み立てる工程の手順は図２８のフローチャートに示される。ステップ２８０２においてモジュール回路基板は、通常ダイシングされない回路基板のストリップ又は基板として備えられる。ステップ２８０４において第一ＣＳＰは備えられ、ステップ２８０６において第一ＣＳＰ又はモジュール回路基板へ適用されることとなる接着剤を使用して、図６の参照と共に前述したように、第一パッケージがモジュール回路基板のパッケージ接合側の上へ搭載される。ステップ２８０８において第二ＣＳＰは備えられ、ステップ２８１０における第一パッケージは、第一又は第二パッケージへ適用されることとなる接着剤を使用して第一パッケージの上へ搭載される。接着剤の除去とプラズマ洗浄（２８１２）は、第一又は第二パッケージのどちらかのｍ接合をうけて実行されることとなる。第二パッケージ及び／又はモジュール回路基板への第一パッケージのワイヤボンド相互接続（２８１４）は、それぞれのパッケージ接合手順を受けて実行されることとなる。ワイヤボンドの後、プラズマ除去（２８１６）へと続き、パッケージはモールド又はカプセル化され、ステップ２８１８及び２８２０で、半田ボールはモジュール回路基板のランド面の上へリフローされる。それぞれのモジュールはソーイング又はパンチングによりダイシングされる。
【０１１６】
認識されることとして、本発明に従う工程の多様なステップそれぞれの手順はここで説明された方法により、実質的には一般的な技術を用い、ここで説明されることとして、一般的な加工施設のいかなる修正も実行され得る。そのような一般的な技術と一般的な加工装置の修正とは、過度の実験なしにここでの説明に用いることを可能にする。
【０１１７】
他の実施形態は特許請求の範囲にある。
【図面の簡単な説明】
【０１１８】
【図１】ＣＳＰの断面図の概略図である。
【図２】本発明の特徴による半導体アセンブリの実施形態の断面図の概略図である。
【図３】本発明の他の特徴による半導体アセンブリの実施形態の断面図の概略図である。
【図４】本発明の他の特徴による半導体アセンブリの実施形態の断面図の概略図である。
【図５】（Ａ）は、図３に示されるように本発明の実施形態の使用のため適した配置における本発明の実施形態のボトムＣＳＰ回路基板のランド面を示す平面図の概略図である。（Ｂ）は、図３に示されるように本発明の実施形態の使用のため適した配置における本発明の実施形態によるＣＳＰに適したダイ接合側を示し、接合されたダイを有する平面図の概略図である。
【図６】本発明の実施例による半導体アセンブリを生産するための工程の手順を示すフローチャートである。
【図７】本発明の他の特徴による半導体アセンブリの実施形態の断面図の概略図である。
【図８】本発明の他の特徴による半導体アセンブリの実施形態の断面図の概略図である。
【図９】（Ａ）は、図７のように本発明の実施形態の使用のため適したモジュール回路基板のランド面を示す平面図の概略図である。（Ｂ）は、図７のように本発明の実施形態の使用のため適したモジュール回路基板のパッケージ結合側を示す平面図の概略図である。
【図１０】図７に示すようなアセンブリ一帯に積層されたＢＧＡをそれぞれ備える本発明の実施形態による半導体アセンブリの断面図の概略図である。
【図１１】図７に示すようなアセンブリ一帯に積層されたＢＧＡをそれぞれ備える本発明の実施形態による半導体アセンブリの断面図の概略図である。
【図１２】図７に示すようなアセンブリ一帯に積層されたＬＧＡをそれぞれ備える本発明の実施形態による半導体アセンブリの断面図の概略図である。
【図１３】図７に示すようなアセンブリ一帯に積層されたＬＧＡをそれぞれ備える本発明の実施形態による半導体アセンブリの断面図の概略図である。
【図１４】図７に示すように本発明の実施形態によるアセンブリ一帯に積層されたＳＤ  ＱＦＰを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図１５】図７に示すように本発明の実施形態によるアセンブリ一帯に積層されたＳＤ  ＱＦＮ／ＬＦＣＳＰを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図１６】図７に示すように本発明の実施形態によるアセンブリ一帯に積層されたワイヤボンドされたダイを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図１７】図７に示すように本発明の実施形態によるアセンブリ一帯に積層されたフリップチップダイを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図１８】図７に示すように本発明の実施形態によるアセンブリ一帯に積層された光学センサパッケージを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図１９】図７に示すように本発明の実施形態によるアセンブリ一帯に積層された熱拡散器を備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２０】図８に示すように本発明の実施形態によるアセンブリ一帯に積層されたＢＧＡを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２１】図８に示すように本発明の実施形態によるアセンブリ一帯に積層されたフリップチップダイを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２２】図８に示すように本発明の実施形態によるアセンブリ一帯に積層された受動機器を備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２３】図８に示すように本発明の実施形態によるアセンブリ一帯に積層されたＳＤ  ＱＥＰを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２４】図８に示すように本発明の実施形態によるアセンブリ一帯に積層されたワイヤボンドされたダイを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２５】図８に示すように本発明の実施形態によるアセンブリ一帯に積層されたＳＤ  ＱＦＮ／ＬＦＣＳＰを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２６】図８に示すように本発明の実施形態によるアセンブリ一帯に積層された光学センサパッケージを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２７】図８に示すように本発明の実施形態によるアセンブリ一帯に積層されたアセンブリに搭載された光学センサダイを備える本発明の実施形態による積層パッケージアセンブリの断面図の概略図である。
【図２８】本発明の実施例による半導体アセンブリを生産するための工程の手順を示すフローチャートである。
【符号の説明】
【０１１９】
１１２・・・回路基板、１１４・・・ダイ、１２１、１２３・・・金属層、１２２・・・バイス
【図１】
0004416760.tif 000002
【図２】
0004416760.tif 000003
【図３】
0004416760.tif 000004
【図４】
0004416760.tif 000005
【図５】
0004416760.tif 000006
【図６】
0004416760.tif 000007
【図７】
0004416760.tif 000008
【図８】
0004416760.tif 000009
【図９】
0004416760.tif 000010
【図１０】
0004416760.tif 000011
【図１１】
0004416760.tif 000012
【図１２】
0004416760.tif 000013
【図１３】
0004416760.tif 000014
【図１４】
0004416760.tif 000015
【図１５】
0004416760.tif 000016
【図１６】
0004416760.tif 000017
【図１７】
0004416760.tif 000018
【図１８】
0004416760.tif 000019
【図１９】
0004416760.tif 000020
【図２０】
0004416760.tif 000021
【図２１】
0004416760.tif 000022
【図２２】
0004416760.tif 000023
【図２３】
0004416760.tif 000024
【図２４】
0004416760.tif 000025
【図２５】
0004416760.tif 000026
【図２６】
0004416760.tif 000027
【図２７】
0004416760.tif 000028
【図２８】
0004416760.tif 000029