(57)【特許請求の範囲】
【請求項１】
表面（１０１）と、裏面（１０２）と、内側領域（１０３）と、エッジ（１０５）と、上記内側領域（１０３）と上記エッジ（１０５）との間に配置されたエッジ領域（１０４）とを備え、上記内側領域（１０３）と上記エッジ領域（１０４）とに第１導電型の第１半導体域（２０）が配置され、上記内側領域（１０３）内に含まれる表面（１０１）の領域に第１導電型に対して相補的な第２導電型をした少なくとも１つの第２半導体域（３０）が配置された半導体基板を設けて、
上記半導体基板の表面（１０１）に含まれる第２半導体域（３０）上に、端子電極（４０）を形成し、
該端子電極（４０）をマスクとして用いて、高エネルギー粒子を表面（１０１）に照射し、上記第１導電型および第２導電型の電荷キャリアを再結合させて、上記端子電極（４０）の下の上記第２半導体域（３０）内に再結合中心部を備えた再結合域（８０Ａ）を形成するとともに、上記エッジ領域（１０４）の第１半導体域（２０）内に上記再結合域（８０Ａ）よりも深く、再結合中心部を備えた再結合域（８０Ｂ）を形成することを特徴とする垂直半導体素子の製造方法。
【請求項２】
上記高エネルギー粒子の照射に続いて、上記半導体基板（１００）に再結合中心部を安定させるために加熱を行うことを特徴とする、請求項１に記載の方法。
【請求項３】
上記加熱を、２２０℃〜３６０℃の温度で３０分〜４時間行うことを特徴とする、請求項２に記載の方法。
【請求項４】
上記高エネルギー粒子は、陽子またはヘリウム原子であることを特徴とする、請求項１〜３のいずれか１項に記載の方法。
【請求項５】
上記半導体基板（１００）は、エッジ領域（１０４）内に含まれる表面（１０１）の領域に、第２導電型をした少なくとも１つの第３半導体域（６０；６２、６４）を備えており、エッジ領域（１０４）の第１半導体域（２０）に、再結合中心部を形成するように高エネルギー粒子のエネルギーを選択することを特徴とする、請求項１〜４のいずれか１項に記載の方法。
【請求項６】
上記半導体基板（１００）が第３半導体域（６０）を備えており、上記第３半導体域の不純物濃度が、内側領域（１０３）からエッジ（１０５）に近づくにつれて、一つの上記第３半導体域内で減少していることを特徴とする、請求項５に記載の方法。
【請求項７】
上記第３半導体域（６０）が、第２半導体域に隣接していることを特徴とする、請求項６に記載の方法。
【請求項８】
上記半導体基板（１００）が、少なくとも２つの第３半導体域（６２、６４）を備え、上記第３半導体域は、エッジ（１０５）に向かって行く方向に互いに距離を隔てて配置し、第２半導体域（３０）に対しても間隔を空けて配置することを特徴とする、請求項５に記載の方法。
【請求項９】
上記半導体基板（１００）の裏面（１０２）の領域に、第１域（２０）よりも高濃度にドープされた第１導電型の第４域（５０）を形成することを特徴とする、請求項１〜８のいずれか１項に記載の方法。
【請求項１０】
表面（１０１）と、裏面（１０２）と、内側領域（１０３）と、上記内側領域（１０３）とエッジ（１０５）との間に配置されたエッジ領域（１０４）とを備え上記内側領域（１０３）と上記エッジ領域（１０４）とに第１導電型の第１半導体域（２０）が配置され、上記内側領域（１０３）に含まれる表面（１０１）の領域に第１導電型に対して相補的な第２導電型をした少なくとも１つの第２半導体域（３０）が配置された、半導体基板（１００）と、
上記半導体基板の表面（１０１）の第２半導体域（３０）の上に形成されている、端子電極（４０）と、
上記端子電極（４０）の下の上記第２半導体域（３０）内に形成された再結合中心部を備えた再結合域（８０Ａ）と、上記再結合域（８０Ａ）よりも深く、上記エッジ領域（１０４）の第１半導体域（２０）内に形成された再結合中心部を備えた再結合域（８０Ｂ）とを備えていることを特徴とする、垂直半導体素子。
【請求項１１】
上記エッジ領域（１０４）に含まれる表面（１０１）の領域に、第２導電型をした少なくとも１つの第３半導体域（６０；６２、６４）が備えられていることを特徴とする、請求項１０に記載の垂直半導体素子。
【請求項１２】
不純物濃度が、内側領域（１０３）からエッジ（１０５）に近づくにつれて、一つの第３半導体域内で減少する第３半導体域（６０）が備えられていることを特徴とする、請求項１１に記載の垂直半導体素子。
【請求項１３】
上記第３半導体域（６０）が、第２半導体域（３０）に隣接していることを特徴とする、請求項１２に記載の垂直半導体素子。
【請求項１４】
上記エッジ（１０５）に向かって行く方向に互いに間隔をあけて配置され、第２半導体域（３０）とも間隔をあけて配置された少なくとも２つの第４半導体域（６２、６４）が備えられていることを特徴とする、請求項１１に記載の垂直半導体素子。
【請求項１５】
上記半導体基板（１００）の裏面（１０２）の領域に、第１域（２０）よりも高濃度にドープされた第１導電型の第４域（５０）が備えられていることを特徴とする、請求項１１〜１４のいずれか１項に記載の垂直半導体素子。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、内側領域と、この内側領域に存在している少なくとも１つのｐｎ接合部と、内側領域とエッジとの間に配置されたエッジ領域とを備えた半導体基板を有する、垂直半導体素子の製造方法に関するものである。このような垂直半導体素子は、適度な電圧を垂直方向に（つまり、半導体基板の表面および裏面に対して垂直方向に）受けると、この垂直半導体素子に電流が貫流する。このような、ｐｎ接合部が存在している内側領域と、内側領域に隣接しているエッジ領域とを備えた垂直半導体素子については、例えば、米国特許第６，３５１，０２４  Ｂ１号公報に記載されている。
【０００２】
このような垂直半導体素子をＯＦＦ状態にする場合、つまり、ｐｎ接合部に逆バイアス電圧を印加する場合、後に簡潔に説明するように、エッジ領域が特に重要となる。ｐｎ接合部に順バイアス電圧が印加されている場合は、逆バイアス電圧を印加する場合と同様に、エッジ領域は電荷の拡散により電荷キャリア（つまり、電子および正孔）で溢れる。垂直半導体素子がＯＦＦ状態である場合には、これらの電荷キャリアをエッジ領域から取り除く必要がある。これにより、エッジ領域に隣接している内側領域の電荷キャリアで溢れた領域において、内側領域の他の領域に位置する電荷よりも著しく多くの電荷を分散させる必要がある。このとき、ＯＦＦ状態中にエッジ領域から流出する電荷キャリア、特に正孔は、さらなる電荷キャリアを形成するために用いられる（このように、電荷キャリアがさらに新しい電荷キャリアを形成する効果をアバランシェ効果という）。このように力学的な現象でおこるアバランシェ効果により、スイッチング損失が増大し、最悪の場合には、垂直半導体素子の破壊が引き起こされる。また、ＯＦＦ状態中は、内側領域の電流密度よりも、エッジ領域の電流密度の方が高いので、垂直半導体素子を用いた全てのスイッチング可能な電流が制限されてしまう。
【０００３】
これらの問題を低減するために、上記の米国特許第６，３５１，０２４  Ｂ１号公報には、基本的には、エッジ領域において電荷キャリアの寿命を短くすることが開示されている。エッジ領域において電荷キャリアの寿命を短くすることは、例えば、高エネルギー粒子をエッジ領域に照射することによって、他の再結合中心部を形成することにより行われる。公知の方法の問題点は、調節が困難な金属性マスクを用いた複雑な技術が必要であるという点である。さらに、公知の方法の問題点は、垂直半導体素子の内側領域における電荷キャリアの寿命も短くすることが好ましく、内側領域における電荷キャリアの寿命を短くするために、第２の複雑なマスク技術・照射技術が必要であるという点である。
【０００４】
したがって、本発明の目的は、改良されたＯＦＦ特性を有する垂直半導体素子を提供し、当該垂直半導体素子を簡単でコストをかけずに製造する方法を提示することにある。
【０００５】
この目的は、請求項１の特徴部分に記載の方法、および、請求項１０の特徴部分に記載の垂直半導体素子によって、達成される。
【０００６】
本発明の、半導体素子の製造方法は、表面と、裏面と、内側領域と、エッジと、上記内側領域と上記エッジとの間に配置されたエッジ領域とを備え、上記内側領域と上記エッジ領域とに第１導電型の第１半導体域が配置され、上記内側領域の表面の領域に第１導電型に対して相補的な第２導電型をした少なくとも１つの第２半導体域が配置された半導体基板を設ける工程を含んでいる。内側領域とエッジ領域とにｐｎ接合部を有するこのような半導体基板を形成することは、十分に開示されているので、ここでは説明を省略する。
【０００７】
続いて、半導体基板の表面に位置する第２半導体域の上に、端子電極を形成する。この端子電極は、その後の半導体素子の第２半導体域と電気的に接続できる。次に、高エネルギー粒子（例えば、陽子またはヘリウム原子）を半導体基板の表面に照射する。このとき、端子電極が、照射方法用のマスクとして用いられる。また、端子電極は、高エネルギー粒子を半導体基板の端子電極によって覆われていないエッジ域の領域よりも、端子電極によって覆われた内域の領域に深く侵入させない。
【０００８】
半導体基板に注入された粒子は、再結合中心部を形成する。ここで、露光工程に続いて、加熱工程が行われることが好ましい。この加熱工程は、再結合中心部を安定させる。再結合中心部として、照射、および任意に続く加熱工程によって生成される、二重ブランク（二重格子点）またはＡ中心（ブランク（格子点）／酸素錯体）が用いられる。このような熱処理を、例えば、２２０℃〜３６０℃の温度で行い、この温度に応じて３０分〜４時間熱処理を行う。
【０００９】
照射により生じる再結合中心部として用いられる欠陥は、ｎ型ドーピング領域において、ｐ型ドーピング領域における再結合効果よりも高い再結合効果を有している。また、これらの欠陥はｎ型ドーピング領域において、電荷キャリアの寿命をより短くする。端子電極の下の第２半導体域に少なくとも１つ再結合中心部を形成するように、高エネルギー粒子の照射エネルギー、およびマスクとして用いられる端子電極の厚さを互いに調整する。
【００１０】
これにより、第１半導体域をｎ型にドープし、第２半導体域をｐ型にドープすると、内側領域の第２半導体域において動的および静的な特性を調整するために望ましい電荷キャリアの寿命を短くすることができる。他方、エッジ領域の第１半導体域では、電荷キャリアの寿命を所望のように著しく短くすることができる。これにより、ＯＦＦ状態の中に上記のアバランシェ効果を低減できる。
【００１１】
エッジ領域において絶縁耐力を上げるために、半導体基板におけるエッジ領域の表面の領域には、第２導電型の少なくとも１つの第３半導体域が存在している。一実施形態では、エッジに向かって行く方向に互いに間隔を空けて、少なくとも２つの第３半導体域が存在している。また、この第３半導体域は、内側領域を環状に取り巻いていることが好ましく、それゆえに環状領域と呼ばれている。このような第３半導体域の効果については、例えば、Baliga、「パワー半導体デバイス」（ＰＷＳ出版、１９９５年、９８‐１００ページ）に記載されている。
【００１２】
また、他の実施形態では、第３半導体域は第２半導体域に隣接している。ここでは、この第３半導体域の不純物量は、エッジ方向に進むほど少なくなっている。このような半導体域は、ＶＬＤ域（ＶＬＤ＝Variation of Lateral Doping）とも呼ばれている。
【００１３】
高エネルギー粒子の照射エネルギーは、エッジ領域の粒子が半導体基板に深く進入するように選択されている。侵入の深さは、エッジ領域の絶縁耐力を上げるために用いられる第３半導体域のほぼ下に（つまり、第１半導体域に）、再結合域が形成されるような深さである。また、半導体基板はエッジで傾斜していることが好ましい。このことは、本方法の効果という点では必要ではないが、エッジ領域の絶縁耐力を上げるための、さらによく知られている措置である。
【００１４】
本発明の方法により、端子電極をマスクとして使用することにより、内側領域の第２半導体域に位置する再結合効果の低い再結合域と、エッジ領域の第１半導体域に位置する再結合効果の高い再結合域とを簡単に製造できる。
【００１５】
本発明の半導体素子は、表面と、裏面と、内側領域と、エッジと、上記内側領域と上記エッジとの間に配置されたエッジ領域とを備え、上記内側領域と上記エッジ領域とに第１導電型の第１半導体域が配置され内側領域の表面の領域に第１導電型に対して相補的な第２導電型の少なくとも１つの第２半導体域が配置された半導体基板を含んでいる。第２半導体域には、半導体基板の表面に、端子電極が形成されている。さらに、再結合中心部を備えた再結合域が存在している。この再結合域は、端子電極の下の第２半導体域と、エッジ領域の第１半導体域とに位置している。
【００１６】
エッジ領域の絶縁耐力を上げるために、第２導電型の環状領域、または、ＶＬＤ域が、エッジ領域の表面下に存在していることが好ましい。
【００１７】
次に、本発明の実施形態を、図面を参照しながら詳述する。
【００１８】
図１は、本発明の方法の半導体基板の一部を示す断面図である。
図２は、半導体素子の製造方法の次の工程における、図１に記載の半導体基板を示す図である。
図３は、本発明の方法によって製造された半導体素子の一部を示す断面図である。
図４は、図３に記載の半導体素子を概略的に示す平面図である。
図５は、本発明の一実施形態の方法の開始前の、他の半導体基板の一部を示す断面図である。
図６は、半導体素子の他の製造方法の工程中における、図５に記載の半導体基板を示す図である。
図７は、本発明の半導体素子の一部を示す断面図である。
【００１９】
上記の図面において、同様の機能を有する部材には、同一の符号を付している。
【００２０】
垂直パワーダイオードを製造するための本発明の半導体素子の製造方法について、図１〜図３を用いて詳細に説明する。
【００２１】
この方法は、半導体基板１００を設ける工程を含んでいる。なお、図１は、半導体基板１００を示す、部分断面図である。半導体基板１００は、表面１０１と、裏面１０２と、本実施形態においては傾斜しているエッジ（端面）１０５とを有している。この半導体基板は、エッジ１０５から間隔を空けて配置された内側領域１０３、および、内側領域１０３とエッジとの間に配置されたエッジ領域１０４を含んでいる。図示した半導体基板１００は、初めからｎ型にドーピングされている。この初めからｎ型にドーピングされている半導体領域を、以下では、第１半導体域２０と呼ぶ。この第１半導体域２０には、内側領域１０３に含まれる表面１０１の直下に、ｐ型にドープされた第２半導体域３０が埋め込まれている。これにより、内側領域１０３では、この第２半導体域３０と第１半導体域２０との間にｐｎ接合部が形成される。エッジ領域１０４に含まれる表面１０１の直下には、ｐ型にドープされた環状領域６２、６４が存在している。これら環状領域６２、６４は、第２半導体域３０からエッジ１０５に向かって行く方向に、互いに間隔をあけて配置され、第２半導体域３０とも間隔をあけて配置されている。エッジ領域１０４に含まれる表面１０１の直下において、ｎ型にドープされた半導体域７０が、直接、エッジ１０５に隣接している。この半導体域７０は、チャネルストッパとして用いられる。
【００２２】
さらに、半導体基板１００は、強くｎ型にドープされた第５半導体域５０を含んでいる。この半導体域５０は、裏面１０２の領域において第１半導体域２０に隣接している。この強くｎ型にドープされ、ｎ型エミッタとして用いられる半導体域５０は、強くｎ型にドープされた結果生じた半導体素子の陰極域をダイオードの型に形成する。また、内側領域１０３において、第１半導体域２０はｎ型ベースを形成し、ｐ型エミッタとして用いられるｐ型にドープされた第２半導体域３０は陽極域を形成する。エッジ領域１０４に位置する環状領域６２、６４は、知られているように、エッジ領域中の素子の絶縁耐力を高めるために用いられる。同様に、エッジ１０５の傾斜も、同じ目的に用いられることが知られている。
【００２３】
図１に示した半導体域を備えた半導体基板の形成については、十分に知られているので、これ以上は説明しない。
【００２４】
次に、図２に示すように、第２半導体域３０（ｐ型エミッタ）の領域における、半導体基板１００の表面１０１に、端子電極４０を形成する。
この端子電極は、形成後、ｐ型エミッタ３０との電気的接触に用いられる。
【００２５】
半導体基板１００に高エネルギー粒子（例えば、陽子またはヘリウム原子）を照射して、この高エネルギー粒子を半導体基板１００に侵入させる。この高エネルギー粒子が半導体基板１００に侵入する前に、端子電極４０が高エネルギー粒子の侵入を抑制する。そのため、端子電極４０下への高エネルギー粒子の侵入の深さは、他の領域における高エネルギー粒子の侵入の深さよりも浅くなる。高エネルギー粒子の半導体基板１００への照射は、半導体基板において再結合中心部を形成するために行われる。再結合中心部を形成する目的は、電荷キャリアの寿命を短くすることである。これらの再結合中心部、例えば、二重ブランク（二重格子点）またはＡ中心部は、高エネルギー粒子によって引き起こされる結晶格子の欠陥によって形成される。この場合、照射粒子がエネルギーの大部分を放出し、それにより上記粒子の速度が落ちる幅の比較的狭い域（いわゆる「End-of-range」領域）において、（例えば、陽子またはヘリウム原子を）照射している間、欠陥濃度が最も高くなるという効果がある。
【００２６】
高エネルギー粒子の照射に続いて、熱処理方法を行うことが好ましい。この熱処理方法は、半導体基板を、３０分〜４時間、２２０℃〜３６０℃の温度で加熱する。これにより、再結合中心部を安定させる。
【００２７】
高エネルギー粒子の侵入の深さは、照射エネルギーに応じて決まり、端子電極４０の領域では、この端子電極４０の厚さに応じて決まる。照射エネルギーとこの端子電極４０の厚さとを互いに調整することにより、ｐ型にドープされた第２半導体域３０に端子電極４０下の再結合中心部を形成できる。ｐ型にドープされた半導体域３０における再結合中心部の有する効果は、エッジ領域のｎ型にドープされた第１半導体域２０における再結合中心部の有する効果よりも低い。従って、このｐ型にドープされた半導体領域３０における再結合中心部の電荷キャリアの寿命は、ｎ型にドープされた半導体領域１０における再結合中心部の電荷キャリアの寿命よりも短くなる。電荷キャリアの寿命をある程度短くすることは、エッジ領域１０４の第１半導体域２０だけではなく、ｐ型にドープされた陽極域３０においても望ましい。これにより、半導体素子の静特性と動特性とを設定できる。
【００２８】
さらに、エッジ領域１０４の再結合中心部が、環状領域６２、６４とチャネルストッパ７０との下のほぼ第１半導体域２０（ｎ型ベース）において形成されるように、高エネルギー粒子の照射エネルギーを選択する。
【００２９】
上記の結果として、内側領域１０３とエッジ領域１０４とにおける、端子電極４０下の再結合中心部の空間的位置を概略的に図３に示す。ここで、参照符号８０Ａは、陽極域３０の再結合域である一方、参照符号８０Ｂは、エッジ領域１０４の再結合域である。端子電極の下の再結合域８０Ａは、表面１０１に近接している。高エネルギー粒子が半導体基板１００に侵入する前に、この領域において端子電極４０によって速度を落とされる。そのため、端子電極下の再結合域８０Ａは、表面１０１に近接している。端子電極が存在していないエッジ領域１０４では、高エネルギー粒子は、適切な深さまで半導体基板１０１に侵入する。これにより、再結合域８０Ｂは、再結合域８０Ａよりも表面１０１から離れて位置する。個々の粒子の照射エネルギーが揺らぎ、および上記エネルギーが半導体格子のランダムな散乱効果のため、半導体基板の垂直方向に、特定幅を有する再結合域８０Ａ、８０Ｂが生じる。この幅は、とりわけ、照射エネルギーによって決まる。再結合中心部の大部分は、いわゆる照射のEnd-of-Range領域に位置している。
【００３０】
本発明の方法により、エッジ領域１０４においては、再結合中心部によって電荷キャリアの寿命を効果的に短くすることができ、かつ、ダイオードとなった場合にｐ型エミッタとして用いられる内側領域１０３の第２半導体域３０でも、電荷キャリアの寿命をエッジ領域でのそれよりも短くすることができる、ｐｎ接合部を有する垂直半導体素子を簡単に製造できる。
【００３１】
また、本発明の方法を、半導体ダイオードの製造に限定しておらず、むしろ、内側領域にｐｎ接合部を有し、かつ、エッジ領域の電荷キャリアの寿命の短縮が望ましい、任意の垂直半導体素子（例えば、ＭＯＳトランジスタ、ＩＧＢＴ、または、サイリスタ）に用いることができる。
【００３２】
また、上記したように内側領域１０３への高エネルギー粒子の侵入の深さを端子電極４０の厚さ以上に深く設定できるとともに、さらに電極材料を選択することにより、侵入の深さを変えることができる。この場合、高エネルギー粒子が半導体基板１００を深く侵入しないほど、電極材料の密度は「より高い」といえる。適切な電極材料の例として、金（Ａｕ）、銅（Ｃｕ）、モリブデン（Ｍｂ）、チタン（Ｔｉ）、または、タングステン（Ｗ）が挙げられる。
【００３３】
図４は、周辺をとりまくエッジ１０５とエッジ領域１０４とによって、例えば円形に形成されている図３に示した半導体素子の表面１０１を示す概略的な平面図である。図４は、平面的に見て、エッジ領域１０４が内側領域１０３よりも著しく大きくなっているが、縮尺どおりではない。
【００３４】
図５〜図７は、ダイオードとして形成された他の半導体素子の製造方法を示している。この方法と図１〜図３の方法との違いは、図５〜図７では、環状領域（図１〜図３の参照符号６２、６４）の代わりに、第３半導体域としてＶＬＤ域６０を用いられる半導体基板を備えている、という点にある。このＶＬＤ域は、エッジ１０５に向かっていく方向において第２半導体域３０に隣接しており、このＶＬＤ域の不純物は、第２半導体域３０からエッジ１０５に近づくにつれて減少する。このようなＶＬＤ域６０は、例えば、互いに横方向に配置されている複数の半導体域６０Ａ、６０Ｂ、６０Ｃから構成することにより、得ることができる。これらの半導体域６０Ａ〜６０Ｃ内の不純物は、均質であってもよいし、半導体域６０Ａ、６０Ｂから半導体域６０Ｂ、６０Ｃへと、エッジ１０５に近づくにつれて減少していてもよい。
【００３５】
上記半導体素子を製造するための残りの方法工程、つまり、端子電極４０を形成する工程、高エネルギー粒子を半導体基板の表面１０１に照射する工程、および任意工程としての照射に続く熱処理工程は、図１〜図３を用いて説明した方法によって行われる。高エネルギー粒子のエネルギーは、ここでも、エッジ領域１０４の再結合域８０Ｂがほぼｎ型ベース２０に（つまり、ＶＬＤ域６０の下で）形成されるように選択されている。
【００３６】
なお、半導体素子をより完全にするために、強くｎ型にドープされた半導体域と電気的に接触でき、かつ、ダイオードが形成された場合に陰極電極として用いられる他の端子電極９０を、裏面１０２に形成してもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の方法の半導体基板の一部を示す断面図である。
【図２】半導体素子の製造方法の次の工程における、図１の半導体基板を示す図である。
【図３】本発明の方法によって製造された半導体素子の一部を示す断面図である。
【図４】図３に記載の半導体素子を概略的に示す平面図である。
【図５】本発明の一実施形態の方法の開始前の、他の半導体基板の一部を示す断面図である。
【図６】半導体素子の他の製造方法の工程中における、図５に記載の半導体基板を示す図である。
【図７】本発明の半導体素子の一部を示す断面図である。
【符号の説明】
【００３８】
２０                            第１半導体域、ｎ型ベース
３０                            第２半導体域、ｐ型エミッタ
５０                            第４半導体域、ｎ型エミッタ
６０、６０Ａ、６０Ｂ、６０Ｃ    ＶＬＤ域
６２、６４                      第３半導体域、環状領域
７０                            チャネルストッパ
８０Ａ、８０Ｂ                  再結合域
１００                          半導体基板
１０１                          表面
１０２                          裏面
１０３                          内側領域
１０４                          エッジ領域
１０５                          エッジ
【図１】
0004518076.tif 000002
【図２】
0004518076.tif 000003
【図３】
0004518076.tif 000004
【図４】
0004518076.tif 000005
【図５】
0004518076.tif 000006
【図６】
0004518076.tif 000007
【図７】
0004518076.tif 000008