(57)【特許請求の範囲】
【請求項１】
絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶に電荷を蓄積することで情報を記憶する記憶層を備え、前記記憶層は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータサイズの微結晶が、微結晶を被覆する絶縁膜を介して３次元的に近接して並設され、各微結晶それぞれを被覆している各絶縁膜の膜厚が微結晶の結晶粒径よりも小さいことを特徴とするメモリ装置。
【請求項２】
前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層の単位領域内で複数の微結晶にキャリアを閉じ込めることを特徴とする請求項１記載のメモリ装置。
【請求項３】
前記記憶層は、帯電した微結晶の数に応じた多値の情報を記憶することを特徴とする請求項２記載のメモリ装置。
【請求項４】
光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層に蓄積させる電荷量を制御することを特徴とする請求項３記載のメモリ装置。
【請求項５】
光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の強度を変化させることで前記記憶層に蓄積させる電荷量を制御することを特徴とする請求項３記載のメモリ装置。
【請求項６】
前記記憶層へ電気的に書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層への印加電圧を変化させることで前記記憶層に蓄積させる電荷量を制御することを特徴とする請求項３記載のメモリ装置。
【請求項７】
前記記憶層は、帯電した微結晶の位置に基づいた情報を記憶することを特徴とする請求項２記載のメモリ装置。
【請求項８】
光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層内における電荷を蓄積させる位置を制御することを特徴とする請求項７記載のメモリ装置。
【請求項９】
前記記憶層は、基板の一表面上に形成され、厚み方向において前記基板の一表面から離れるほど微結晶の粒径が小さいことを特徴とする請求項８記載のメモリ装置。
【請求項１０】
前記絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶は、柱状の半導体結晶間に設けられてなることを特徴とする請求項１記載のメモリ装置。
【請求項１１】
前記記憶層は、導電性層上の絶縁層上に形成されてなることを特徴とする請求項１ないし請求項１０のいずれかに記載のメモリ装置。
【請求項１２】
前記絶縁層は、ＳＩＭＯＸ基板のＳｉＯ２膜により構成され、前記導電性層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ２膜下のシリコン基板により構成され、前記記憶層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ２膜上のシリコン層に形成されてなることを特徴とする請求項１１記載のメモリ装置。
【請求項１３】
前記導電性層は、ガラス基板上に形成されてなることを特徴とする請求項１１記載のメモリ装置。
【請求項１４】
請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、半導体層を陽極酸化処理により多孔質化することにより前記ナノメータオーダの微結晶を形成する工程と、酸化処理によって微結晶の表面に前記絶縁膜を形成する工程とを備えることを特徴とするメモリ装置の製造方法。
【請求項１５】
請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、基板の一表面側にマトリックス状にトレンチを形成する工程と、絶縁膜により被覆されたナノメータオーダの微結晶を前記トレンチに埋め込む工程とを備えることを特徴とするメモリ装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報を記憶するメモリ装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路技術の進展によって、半導体メモリの集積度は３年に４倍のスピードで向上してきた。
【０００３】
【発明が解決しようとする課題】
しかし、従来技術の延長では高集積化の限界が見えており、今後のマルチメディア時代に対応するため、新しい原理に基づいた技術が望まれている。
【０００４】
このような要求に対応するため、ナノ領域で起こる新しい動作原理を利用したデバイスの研究が各所で行われている。しかしながら、ナノメータサイズの構造を制御性良く実現することは、技術的に非常に困難であった。
【０００５】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型且つ低コストで大容量のメモリ装置およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶に電荷を蓄積することで情報を記憶する記憶層を備えることを特徴とするものであり、電荷を蓄積しておく場所がナノメータオーダの微結晶なので、従来の半導体集積回路技術を利用した半導体メモリに比べて、小型且つ低コストで記憶容量の大容量化を図ることができる。
【０００７】
また、請求項１の発明では、前記記憶層は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータサイズの微結晶が、微結晶を被覆する絶縁膜を介して３次元的に近接して並設され、各微結晶それぞれを被覆している各絶縁膜の膜厚が微結晶の結晶粒径よりも小さいので、記憶容量をより高めることが可能になる。
【０００８】
請求項２の発明は、請求項１の発明において、前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層の単位領域内で複数の微結晶にキャリアを閉じ込めるので、書き込み手段によって複数の微結晶を帯電させることができる。
【０００９】
請求項３の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の数に応じた多値の情報を記憶するので、多値の情報を記憶させることが可能になる。
【００１０】
請求項４の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御される。
【００１１】
請求項５の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の強度を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の強度を変化させることで帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御される。
【００１２】
請求項６の発明は、請求項３の発明において、前記記憶層へ電気的に書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層への印加電圧を変化させることで前記記憶層に蓄積させる電荷量を制御するので、前記記憶層へ電気的に多値の情報を書き込むことが可能になる。
【００１３】
請求項７の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の位置に基づいた情報を記憶するので、記憶容量をさらに大きくすることができる。
【００１４】
請求項８の発明は、請求項７の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層内における電荷を蓄積させる位置を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の位置を制御できる。
【００１５】
請求項９の発明は、請求項８の発明において、前記記憶層は、基板の一表面上に形成され、厚み方向において前記基板の一表面から離れるほど微結晶の粒径が小さいので、前記記憶層の深さ方向において微結晶の光学ギャップが変化するから、前記記憶層の深さ方向における書き込み精度を向上させることができる。
【００１６】
請求項１０の発明は、請求項１の発明において、前記絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶は、柱状の半導体結晶間に設けられてなるので、一対の柱状の半導体結晶をそれぞれドレイン、ソース、この一対の柱状の半導体結晶間に介在し前記絶縁膜により被覆された微結晶半導体よりなる部分をゲート酸化膜としたＭＯＳトランジスタ構造を得ることが可能となり、多値の記憶を行うことができる。
【００１７】
請求項１１の発明は、請求項１ないし請求項１０の発明において、前記記憶層は、導電性層上の絶縁層上に形成されてなるので、前記記憶層へ電界を印加することで微結晶中で発生した電子・ホール対を分離することができ、微結晶に閉じ込められたキャリアの寿命を長くすることができて記憶時間を長くすることが可能となる。
【００１８】
請求項１２の発明は、請求項１１の発明において、前記絶縁層は、ＳＩＭＯＸ基板のＳｉＯ２膜により構成され、前記導電性層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ２膜下のシリコン基板により構成され、前記記憶層は、前記ＳＩＭＯＸ基板における前記ＳｉＯ２膜上のシリコン層に形成されてなることを特徴とする。
【００１９】
請求項１３の発明は、請求項１１の発明において、前記導電性層は、ガラス基板上に形成されてなるので、基板としてガラス基板を用いた一般的な液晶ディスプレイ駆動用のＴＦＴの製造プロセスを流用することが可能となる。
【００２０】
請求項１４の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、半導体層を陽極酸化処理により多孔質化することにより前記ナノメータオーダの微結晶を形成する工程と、酸化処理によって微結晶の表面に前記絶縁膜を形成する工程とを備えることを特徴とし、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になる。
【００２１】
請求項１５の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、基板の一表面側にマトリックス状にトレンチを形成する工程と、絶縁膜により被覆されたナノメータオーダの微結晶を前記トレンチに埋め込む工程とを備えることを特徴とし、絶縁膜により被覆されたナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になる。
【００２２】
【発明の実施の形態】
（実施形態１）
本実施形態のメモリ装置は、図１に示すような基本構成を有し、導電性層１ａ上に絶縁層１ｂが形成された基板１上に記憶層２が形成されている。ここにおいて、記憶層２は、絶縁膜３に被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶たるシリコン微結晶４が近接して並設されている。シリコン微結晶４の結晶粒径（サイズ）は３〜１０ｎｍの範囲で分布しており、絶縁膜３の膜厚は、シリコン微結晶４の結晶粒径よりも小さくしてある。
【００２３】
記憶層２は、図２に示すようなバンド構造を有している。すなわち、記憶層２は、Ｓｉ（シリコン微結晶４）がＳｉＯＸ（絶縁膜３）により挟まれた多重量子井戸構造となっている。ここにおいて、絶縁膜３のバンドギャップは５〜１０ｅＶ程度であり、シリコン微結晶４のバンドギャップは２〜３ｅＶ程度である。なお、シリコンのバンドギャップは、バルクでは約１．１ｅＶであるが、微結晶では２〜３ｅＶ程度まで広がることが知られている。
【００２４】
本実施形態では、記憶層２のシリコン微結晶４が絶縁膜３のバリアに挟まれているので、シリコン微結晶４にキャリアを蓄積させることで、情報を記憶するメモリ機能を実現することができる。なお、シリコン微結晶４のバンドギャップは上述のようにバルクと比較して大きいので、例えば薄膜成長時に形成された微結晶シリコンの場合、バルク中に微結晶シリコンが孤立して存在することになり、微結晶シリコン中にキャリアを閉じ込めることは難しい。これに対して、本実施形態では、絶縁膜３により被覆されたシリコン微結晶４が近接して並設されてなるので、シリコン微結晶４へキャリアを閉じ込めることができる。
【００２５】
しかして、本実施形態のメモリ装置は、絶縁膜３により被覆されキャリアの閉じ込めが可能なナノメータオーダのシリコン微結晶４に電荷を蓄積することで情報を記憶する記憶層２を備えるものであり、電荷を蓄積しておく場所がナノメータオーダのシリコン微結晶４なので、従来の半導体集積回路技術を利用した半導体メモリに比べて、小型且つ低コストで記憶容量の大容量化を図ることができる。
【００２６】
ところで、記憶層２は、図示しない書き込み手段により書き込みが行われる。この書き込み手段は、記憶層２の単位領域内で複数のシリコン微結晶４にキャリアを閉じ込めることができるように構成することで、書き込み手段によって複数のシリコン微結晶４を帯電させることができる。一方、記憶層２が、帯電したシリコン微結晶４の数に応じた多値の情報を記憶するようにすれば、記憶層２へ多値の情報を記憶させることが可能になる。
【００２７】
書き込み手段としては、例えば光照射によって記憶層２への書き込みを行う書き込み手段を用いればよく、書き込み手段が、光の波長を変化させることで記憶層２に蓄積させる電荷量を制御するようにすれば、記憶層２へ照射する光の波長を変化させることで記憶層２への光の侵入深さなどを調節できて、光の波長が長くなるほど記憶層２におけるより深い領域のシリコン微結晶４を帯電させることができるとともに大きな結晶粒径のシリコン微結晶４を帯電させることができ、光の波長が短くなるほど記憶層２におけるより浅い領域のシリコン微結晶４を帯電させることができるとともにより小さな結晶粒径のシリコン微結晶４を帯電させることができるから、帯電するシリコン微結晶４の数を制御できて、記憶層２に蓄積される電荷量が制御される。また、書き込み手段が、光の強度を変化させることで記憶層２に蓄積させる電荷量を制御するようにすれば、記憶層２へ照射する光の強度を変化させることで帯電するシリコン微結晶４の数を制御できて、記憶層２に蓄積される電荷量が制御される。
【００２８】
また、書き込み手段としては、記憶層２へ電気的に書き込みを行う書き込み手段を用いてもよく、書き込み手段が、記憶層２への印加電圧を変化させることで記憶層２に蓄積させる電荷量を制御するようにすれば、記憶層２へ電気的に多値の情報を書き込むことが可能になる。
【００２９】
また、記憶層２が、帯電したシリコン微結晶４の位置に基づいた情報を記憶するようにすれば、記憶容量をさらに大きくすることができる。したがって、書き込み手段が、上述のように光の波長を変化させることで記憶層２内における電荷を蓄積させる位置を制御するようにすれば、記憶層２へ照射する光の波長を変化させることで記憶層２への光の侵入深さなどを調節できて、光の波長が長くなるほど記憶層２におけるより深い領域のシリコン微結晶４を帯電させることができるとともに大きな結晶粒径のシリコン微結晶４を帯電させることができ、光の波長が短くなるほど記憶層２におけるより浅い領域のシリコン微結晶４を帯電させることができるとともにより小さな結晶粒径のシリコン微結晶４を帯電させることができるから、帯電するシリコン微結晶４の位置を制御できる。ここに、記憶層２を例えば厚み方向において基板１から離れるほどシリコン微結晶４の結晶粒径が小さくなるように構成しておくことで、記憶層２の深さ方向においてシリコン微結晶４の光学ギャップが変化するから、記憶層２の深さ方向における書き込み精度を向上させることができる。
【００３０】
本実施形態のメモリ装置では、例えば、絶縁膜３により被覆された粒径が５ｎｍのシリコン微結晶４が２．５４ｃｍ×２．５４ｃｍ（つまり、１インチ□）の基板１に並んでいるとすると、
（２．５４×１０-2／５×１０-9）2≒２．５８×１０13＞１×１０12
となるから、１個のシリコン微結晶４に１ｂｉｔの情報を記憶させることにより、０．１５５Ｔｂｉｔ／ｃｍ2（１Ｔｂｉｔ／ｉｎ2）もの大容量メモリを実現することができる。
【００３１】
ところで、図３に示すように、記憶層２へ電界を印加するためのプローブ１５を設けて、導電性層１ａを直流電源Ｅの負極に接続しプローブ１５を直流電源Ｅの正極に接続し、プローブ１５の先端部を記憶層２へ近づけてプローブ１５により記憶層２へ電界を印加するようにすれば、シリコン微結晶４中で発生した電子・ホール対を分離することができ、シリコン微結晶４に閉じ込められたキャリアの寿命を長くすることができて記憶時間を長くすることが可能となる。ここに、図３における導電性層１ａ、絶縁層１ｂ、シリコン層１ｃそれぞれは、例えばＳＩＭＯＸ（Separation  by  Implanted  Oxygen）基板におけるシリコン基板、シリコン基板上のＳｉＯ2膜、ＳｉＯ2膜上のシリコン層により構成することができる。ただし、ＳＩＭＯＸ基板を利用せずに、導電性層１ａをメタル層や、その他の導電性を有する材料により構成してもよいことは勿論である。
【００３２】
なお、記憶層２に記憶された情報の消去や読み出しは、例えば記憶層２への光照射による書き込み時とは異なる適宜波長若しくは適宜強度の光を照射することにより行うことができる。
【００３３】
ところで、上述のメモリ装置における記憶層２は、基板１の一表面側に例えば多結晶シリコン層をＣＶＤ法などによって形成し、この多結晶シリコン層を陽極酸化処理により多孔質化することにより量子閉じ込め効果が現れるナノメータオーダのシリコン微結晶４を形成し、その後、例えばＲＴＯ（Rapid  Thermal  Oxidation）法などの酸化処理によってシリコン微結晶４の表面にシリコン酸化膜よりなる絶縁膜３を形成することにより、絶縁膜３により被覆されたナノメータオーダのシリコン微結晶４を３次元的に多数個近接して設けることができ、図２に示すような多重量子井戸構造を有する記憶層２を形成することができるから、小型且つ低コストで大容量のメモリ装置を実現することが可能になる。
【００３４】
なお、導電性層１ａを導電性薄膜としてガラス基板上に形成する場合には、基板としてガラス基板を用いた一般的な液晶ディスプレイ駆動用のＴＦＴの製造プロセスを流用することが可能となり、ＴＦＴの製造装置も流用することができる。
【００３５】
また、上述の記憶層２は、フラッシュメモリなどの既存の半導体メモリに代わる新規なメモリとして用いることができ、例えば、図４に示すように、絶縁膜３により被覆されたナノメータオーダのシリコン微結晶４を柱状の半導体結晶５間に設け、一対の柱状の半導体結晶５，５をそれぞれドレインＤ、ソースＳ、この一対の柱状の半導体結晶５，５間に介在し絶縁膜３により被覆されたナノメータオーダのシリコン微結晶４よりなる部分をゲート酸化膜６（記憶層２）、ゲート酸化膜６上に形成された導電性膜をゲート電極７としたＭＯＳトランジスタ構造を得ることができ、多値の記憶を行うことができる。このようなＭＯＳトランジスタ構造は、上述のように基板１の一表面側に例えば多結晶シリコン層をＣＶＤ法などによって形成し、この多結晶シリコン層を陽極酸化処理により多孔質化することにより多結晶シリコンのグレインよりなる柱状の半導体結晶５および量子閉じ込め効果が現れるナノメータオーダのシリコン微結晶４を形成し、その後、例えばＲＴＯ（Rapid  Thermal  Oxidation）法などの酸化処理によってシリコン微結晶４の表面にシリコン酸化膜よりなる絶縁膜３を形成するようにすれば、自己整合的に製造することができる。
【００３６】
（実施形態２）
ところで、図５に示すようなフォトマスクＭを利用してシリコン基板１（図６参照）にマトリックス状にトレンチ１ｄ（図６参照）を形成し、その後、微結晶を高分子樹脂からなる絶縁膜にてカプセル化した微粒子が分散されたアセトンなどの有機溶剤（あるいは水）よりなる溶液を回転塗布（スピンコート）することによって、該溶液を上記トレンチ１ｄに充填し、ベーキング（乾燥）して不要な上記有機溶剤（あるいは水分）を取り除く（飛ばす）ことによって記憶層２を形成するようにしてもよい。ここにおいて、本実施形態では、上記微結晶として、粒径が３ｎｍ〜１０ｎｍのシリコンを採用しているが、カーボン（Ｃ）や金属（例えば、チタン、クロム、ニッケル、鉄、コバルト、銅、銀、亜鉛、モリブデン、タングステン、イリジウム、白金、金、錫、アンチモンなど）を採用してもよい。また、上記絶縁膜としては、高分子樹脂のような有機物を採用している。
【００３７】
【発明の効果】
請求項１の発明は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶に電荷を蓄積することで情報を記憶する記憶層を備えるものであり、電荷を蓄積しておく場所がナノメータオーダの微結晶なので、従来の半導体集積回路技術を利用した半導体メモリに比べて、小型且つ低コストで記憶容量の大容量化を図ることができるという効果がある。
【００３８】
また、請求項１の発明では、前記記憶層は、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータサイズの微結晶が近接して並設されてなるので、記憶容量をより高めることが可能になるという効果がある。
【００３９】
請求項２の発明は、請求項１の発明において、前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層の単位領域内で複数の微結晶にキャリアを閉じ込めるので、書き込み手段によって複数の微結晶を帯電させることができるという効果がある。
【００４０】
請求項３の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の数に応じた多値の情報を記憶するので、多値の情報を記憶させることが可能になるという効果がある。
【００４１】
請求項４の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御されるという効果がある。
【００４２】
請求項５の発明は、請求項３の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の強度を変化させることで前記記憶層に蓄積させる電荷量を制御するので、書き込み手段が前記記憶層へ照射する光の強度を変化させることで帯電する微結晶の数を制御できて、前記記憶層に蓄積される電荷量が制御されるという効果がある。
【００４３】
請求項６の発明は、請求項３の発明において、前記記憶層へ電気的に書き込みを行う書き込み手段を備え、書き込み手段は、前記記憶層への印加電圧を変化させることで前記記憶層に蓄積させる電荷量を制御するので、前記記憶層へ電気的に多値の情報を書き込むことが可能になるという効果がある。
【００４４】
請求項７の発明は、請求項２の発明において、前記記憶層は、帯電した微結晶の位置に基づいた情報を記憶するので、記憶容量をさらに大きくすることができるという効果がある。
【００４５】
請求項８の発明は、請求項７の発明において、光照射によって前記記憶層への書き込みを行う書き込み手段を備え、書き込み手段は、光の波長を変化させることで前記記憶層内における電荷を蓄積させる位置を制御するので、書き込み手段が前記記憶層へ照射する光の波長を変化させることで前記記憶層への光の侵入深さなどを調節でき、光の波長が長くなるほど前記記憶層におけるより深い領域の微結晶を帯電させることができるとともに大きな結晶粒径の微結晶を帯電させることができ、光の波長が短くなるほど前記記憶層におけるより浅い領域の微結晶を帯電させることができるとともにより小さな結晶粒径の微結晶を帯電させることができるから、帯電する微結晶の位置を制御できるという効果がある。
【００４６】
請求項９の発明は、請求項８の発明において、前記記憶層は、基板の一表面上に形成され、厚み方向において前記基板の一表面から離れるほど微結晶の粒径が小さいので、前記記憶層の深さ方向において微結晶の光学ギャップが変化するから、前記記憶層の深さ方向における書き込み精度を向上させることができるという効果がある。
【００４７】
請求項１０の発明は、請求項１の発明において、前記絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶は、柱状の半導体結晶間に設けられてなるので、一対の柱状の半導体結晶をそれぞれドレイン、ソース、この一対の柱状の半導体結晶間に介在し前記絶縁膜により被覆された微結晶半導体よりなる部分をゲート酸化膜としたＭＯＳトランジスタ構造を得ることが可能となり、多値の記憶を行うことができるという効果がある。
【００４８】
請求項１１の発明は、請求項１ないし請求項１０の発明において、前記記憶層は、導電性層上の絶縁層上に形成されてなるので、前記記憶層へ電界を印加することで微結晶中で発生した電子・ホール対を分離することができ、微結晶に閉じ込められたキャリアの寿命を長くすることができて記憶時間を長くすることが可能となるという効果がある。
【００４９】
請求項１３の発明は、請求項１１の発明において、前記導電性層は、ガラス基板上に形成されてなるので、基板としてガラス基板を用いた一般的な液晶ディスプレイ駆動用のＴＦＴの製造プロセスを流用することが可能となるという効果がある。
【００５０】
請求項１４の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、半導体層を陽極酸化処理により多孔質化することにより前記ナノメータオーダの微結晶を形成する工程と、酸化処理によって微結晶の表面に前記絶縁膜を形成する工程とを備えるので、絶縁膜により被覆されキャリアの閉じ込めが可能なナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になるという効果がある。
【００５１】
請求項１５の発明は、請求項１ないし請求項１３のいずれかに記載のメモリ装置の製造方法であって、基板の一表面側にマトリックス状にトレンチを形成する工程と、絶縁膜により被覆されたナノメータオーダの微結晶を前記トレンチに埋め込む工程とを備えるので、絶縁膜により被覆されたナノメータオーダの微結晶を、微結晶を被覆する絶縁膜を介して３次元的に多数個近接して並設することができ、小型且つ低コストで大容量のメモリ装置を実現することが可能になるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す概略構成図である。
【図２】同上のバンド図である。
【図３】同上の他の構成例の説明図である。
【図４】同上の応用例の概略構成図である。
【図５】実施形態２の製造方法を説明するためのマスク図である。
【図６】同上の概略断面図である。
【符号の説明】
１  基板
２  記憶層
３  絶縁膜
４  シリコン微結晶
【図１】
0004438156.tif 000002
【図２】
0004438156.tif 000003
【図３】
0004438156.tif 000004
【図４】
0004438156.tif 000005
【図５】
0004438156.tif 000006
【図６】
0004438156.tif 000007