(57)【特許請求の範囲】
【請求項１】
過電圧に対する保護対策を必要とする負荷とグランドとの間に接続され、前記負荷の駆動を制御するための電圧駆動形の半導体スイッチング素子と、
この半導体スイッチング素子の前記負荷側端子と制御端子との間に接続される定電圧発生素子と、
電源の異常電圧を検出する異常電圧検出手段と、
前記半導体スイッチング素子の制御端子に駆動電圧を印加すると共に、前記異常電圧検出手段により前記電源の異常電圧が検出されると、前記半導体スイッチング素子の制御端子をハイインピーダンス状態とするように構成される駆動手段とを備えてなることを特徴とする負荷駆動装置。
【請求項２】
過電圧に対する保護対策を必要とする負荷とグランドとの間に接続され、前記負荷の駆動を制御するための電圧駆動形の半導体スイッチング素子と、
この半導体スイッチング素子の前記負荷側端子と制御端子との間に接続される定電圧発生素子と、
電源の異常電圧を検出する異常電圧検出手段と、
前記半導体スイッチング素子の制御端子に駆動電圧を印加すると共に、前記異常電圧検出手段により前記電源の異常電圧が検出されると、前記半導体スイッチング素子の制御端子をプルダウンするように構成される駆動手段とを備え、
前記駆動手段は、
前記電源に接続される電流源と、
この電流源とグランドとの間にトーテムポール接続される２つのトランジスタと、
前記２つのトランジスタの共通接続点と、前記半導体スイッチング素子の制御端子との間に接続されるプルダウン抵抗とで構成され、
前記２つのトランジスタの内、電源側のトランジスタをオンすることで前記制御端子に前記駆動電圧を印加し、前記異常電圧検出手段により前記電源の異常電圧が検出されると、グランド側のトランジスタをオンすることで前記制御端子をプルダウンすることを特徴とする負荷駆動装置。
【請求項３】
前記負荷は、車両用ランプであることを特徴とする請求項１または２記載の負荷駆動装置。
【請求項４】
前記半導体スイッチング素子は、パワーＭＯＳＦＥＴであることを特徴とする請求項１乃至３の何れかに記載の負荷駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷を駆動すると共に、電源の異常電圧を検出した場合は負荷を過電圧より保護するように構成される負荷駆動装置に関する。
【０００２】
【従来の技術】
例えば、車両が走行中の状態にある場合は、エンジンの回転によりオルタネータを駆動させて発電を行いバッテリを充電するようになっている。この走行中の状態において、バッテリの給電端子と給電線との接続が外れてしまう所謂ロードダンプが発生すると、オルタネータの負荷量が激減するため給電線に数１０Ｖの正極性サージ電圧が発生してしまう。
【０００３】
従って、夜間などに車両がヘッドライトを点灯させて走行している場合にロードダンプが発生すると、ランプに過大な電流が流れてフィラメントの断線を招くおそれがある。そこで、ロードダンプの発生からランプを保護するため、保護用のバリスタやツェナーダイオード等の素子を配置することが行われている。
【０００４】
図５は、従来のランプの駆動系に保護用素子を配置した回路構成の一例を示すものである。バッテリ１の両端には、ランプ２ａ，２ｂの並列回路及びパワーＭＯＳＦＥＴ３の直列回路が接続されている。即ち、パワーＭＯＳＦＥＴ３のドレインは、ランプ２ａ，２ｂ側に接続されており、ソースは、グランドに接続されている。
【０００５】
駆動回路４は、図示しないコンビネーションスイッチの操作信号に応じてランプ２ａ，２ｂの通電を行うものであり、その出力端子はパワーＭＯＳＦＥＴ３のゲートに接続されている。そして、ランプ２ａ，２ｂ及びパワーＭＯＳＦＥＴ３の直列回路に対して並列に、パワーツェナーダイオード５が接続されている。斯様な構成において、ロードダンプが発生した場合は、ランプ２ａ，２ｂ及びパワーＭＯＳＦＥＴ３の両端電圧は、パワーツェナーダイオード５のツェナー電圧によってクランプされサージ電圧が吸収されるので、これらの素子を保護することができるようになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、パワーツェナーダイオード５やバリスタ等の保護用素子は、コストが高く、素子のサイズが大きいという問題があった。また、パワーＭＯＳＦＥＴ３をオフさせることで、パワーＭＯＳＦＥＴ３の耐圧によってランプ２ａ，２ｂを保護することも一般的に行われるが、この場合、車両のヘッドライトを消灯させることになり好ましくない。更に、スイッチング素子を介してランプをＰＷＭ信号によって駆動し、異常電圧の発生時にはＰＷＭ信号のデューティを絞ることでランプの保護を図るものもあるが、構成が複雑になるという問題がある。本発明は上記事情に鑑みてなされたものであり、その目的は、簡単に低コストで構成でき、且つ回路のサイズを大きくすることなく負荷の保護を図ることができる負荷駆動装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の負荷駆動装置によれば、負荷の駆動を制御する半導体スイッチング素子における、負荷側端子と制御端子との間に定電圧発生素子を接続し、駆動手段は、異常電圧検出手段によって電源の異常電圧が検出されると、半導体スイッチング素子の制御端子をハイインピーダンス状態とする。
【０００８】
すると、半導体スイッチング素子の負荷側端子と制御端子との間の端子電圧は定電圧発生素子が発生する定電圧によってクランプされるので、その定電圧を適宜選択設定することによって、負荷と半導体スイッチング素子との耐電圧分配比を設定することができる。従って、負荷及び半導体スイッチング素子の直列回路に異常電圧が印加された場合に、これらが破壊されることがないように比較的簡単な構成によって保護することができる。
【０００９】
また、上記構成によれば、従来構成とは異なり、定電圧発生素子は異常電圧の全てをクランプする必要はなく、半導体スイッチング素子が負荷と共に分担する電圧に略相当する電圧をクランプすれば良い。そのため、定電圧発生素子としては、例えばパワーツェナーダイオードのような大電力対応の高価な素子を用いる必要がなく、通常の小電力用ツェナーダイオードを使用することが可能となる。従って、コストの上昇を抑制し、また、回路のサイズが大型化することを極力防止できる。
【００１０】
請求項２記載の負荷駆動装置によれば、駆動手段は、異常電圧検出手段によって電源の異常電圧が検出されると、半導体スイッチング素子の制御端子をプルダウンする。すると、請求項１と同様に、半導体スイッチング素子の負荷側端子と制御端子との間の端子電圧は定電圧発生素子が発生する定電圧によってクランプされる。従って、定電圧発生素子による定電圧とプルダウン抵抗の抵抗値とを適宜選択設定することにより負荷と半導体スイッチング素子との耐電圧分配比を設定することができるので、プルダウン抵抗にも電圧を負担させることで、その分だけ負荷や定電圧発生素子の電圧負担比率を低下させることができる。
【００１１】
請求項３記載の負荷駆動装置によれば、負荷を車両用ランプとする。即ち、異常電圧が発生すると、定電圧発生素子を介して半導体スイッチング素子の制御端子に印加される電圧により該半導体スイッチング素子がオンするので、負荷たる車両用ランプは通電される。従って、電源たるバッテリ部においてロードダンプ等が発生した場合でも車両用ランプは殆ど消灯せず、車両が夜間走行中であっても、安全性を低下させることがない。
【００１２】
請求項４記載の負荷駆動装置によれば、半導体スイッチング素子をパワーＭＯＳＦＥＴとすることで、耐電圧性が良好になると共に、導通時のオン抵抗を小さくすることができる。
【００１３】
【発明の実施の形態】
（第１実施例）
以下、本発明を車両のヘッドランプを負荷として駆動する装置に適用した場合の第１実施例について図１乃至図３を参照して説明する。尚、図５と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
【００１４】
バッテリ（電源）１とグランドとの間には、抵抗１１及び１２の直列回路が接続されており、これらの抵抗１１及び１２の共通接続点は、コンパレータ１３の非反転入力端子に接続されている。そのコンパレータ１３の反転入力端子には、基準電源１４が接続されている。これらは過電圧検出回路（異常電圧検出手段）１５を構成している。
【００１５】
過電圧検出回路１５は、ロードダンプなどによって電源ラインＬに印加されるサージ電圧を検出すると、過電圧の検出信号ＡＢを、図５における駆動回路４に代わる駆動回路（駆動手段）１６に出力するようになっている。検出信号ＡＢは、電源ラインＬの電圧レベルが、後述するツェナーダイオード２３のツェナー電圧ＶZ に相当する程度に達した時点でハイレベルとなるように、抵抗１１及び１２の抵抗値や基準電源１４の電圧が設定されている。
【００１６】
駆動回路１６は、２つのＡＮＤゲート１７及び１８，２つのＮＰＮ型トランジスタ１９及び２０並びに電流源２１によって構成されている。ＡＮＤゲート１７の一方の入力端子及びＡＮＤゲート１８の一方の負論理入力端子には、図示しないライトスイッチのＯＮ／ＯＦＦ信号ＳＷが与えられている。また、ＡＮＤゲート１７の他方の負論理入力端子及びＡＮＤゲート１８の他方の負論理入力端子には、過電圧検出信号ＡＢが与えられている。そして、ＡＮＤゲート１７及び１８の出力端子は、トランジスタ１９及び２０のベースに夫々接続されている。
【００１７】
トランジスタ１９及び２０は、トーテムポール接続されており、トランジスタ１９のコレクタは電流源２１を介してバッテリ１に接続され、トランジスタ２０のエミッタはグランドに接続されている。そして、トランジスタ１９のエミッタ及びトランジスタ２０のコレクタは、パワーＭＯＳＦＥＴ（半導体スイッチング素子）３のゲート（制御端子）に接続されている。
【００１８】
パワーＭＯＳＦＥＴ３のドレイン（負荷側端子）には、ダイオード２２のアノードが接続されており、ゲートにはツェナーダイオード（定電圧発生素子）２３のアノードが接続されている。そして、これらのダイオード２２及び２３のカソードは共通に接続されており、両者は互いに逆方向接続となっている。
尚、図５に示すパワーツェナーダイオード５は取り除かれている。
【００１９】
ここで、ツェナーダイオード２３のツェナー電圧の設定が高すぎるとパワーＭＯＳＦＥＴ３のドレイン−ゲート間に印加される電圧が大きくなり、パワーＭＯＳＦＥＴ３が破壊されるおそれがある。逆に、ツェナー電圧の設定が低すぎると、ランプ（負荷）２ａ，２ｂが負担する電圧が大きくなるため、フィラメントが断線するおそれがある。従って、ツェナー電圧は、両者の保護のバランスを考慮した上で適切に設定する必要がある。
【００２０】
次に、本実施例の作用について図２及び図３をも参照して説明する。ヘッドライトが消灯状態にあり、ライトスイッチの出力信号ＳＷがロウレベルの場合は、ＡＮＤゲート１７，１８の各出力信号レベルが夫々ロウ，ハイとなり、トランジスタ１９，２０は夫々オフ，オンとなる。従って、ＦＥＴ３は、ゲート電位がロウレベルでオフとなるから、ランプ２ａ，２ｂには通電されず、ヘッドライトは点灯しない。
【００２１】
一方、ライトスイッチの出力信号ＳＷがハイレベルの場合は、ＡＮＤゲート１７，１８の各出力信号レベルが夫々ハイ，ロウとなり、トランジスタ１９，２０は夫々オン，オフとなる。従って、ＦＥＴ３は、ゲート電位がハイレベルでオンとなり、ランプ２ａ，２ｂは通電されてヘッドライトが点灯する。この時、ＦＥＴ３のゲートの電位は、バッテリ１の電源電圧にほぼ等しく、また、ＦＥＴ３がターンオンするとその直後にドレインの電位は若干低下する。その結果、一時的に、（ゲート電位）＞（ドレイン電位）となるが、ゲートからドレイン側に流れ込もうとする電流は逆方向のダイオード２２によって阻止される。
【００２２】
ここで、図２は、ロードダンプなどの発生によって、ランプ２ａ，２ｂのバッテリ１側にサージ電圧が印加された場合における、各部の波形を示すタイミングチャートである。図２（ｃ），（ｄ）に示すようにランプ２ａ，２ｂを点灯させている状態で図２（ａ）に示すようにサージ電圧が印加されたとする。その場合、サージ電圧が上昇してツェナー電圧ＶZ 程度に達した時点で、異常検出回路１５のコンパレータ１３が検出信号ＡＢ（ハイレベル）を出力する（図２（ｂ）参照）。すると、ＡＮＤゲート１７，１８の各出力信号レベルが何れもロウとなり、トランジスタ１９，２０は何れもオフとなって（図２（ｃ），（ｄ）参照）ＦＥＴ３のゲートはハイインピーダンス状態となるのでＦＥＴ３は遮断する。
【００２３】
この時、ＦＥＴ３のドレイン→ツェナーダイオード２３→ゲート→ソースの経路で僅かに電流が流れ、サージ電圧ＶS がツェナー電圧ＶZ を超えると、ＦＥＴ３のドレイン−ゲート間電圧はツェナーダイオード２３によってクランプされ、２２Ｖで一定となる（図２（ｅ）参照）。すると、ランプ２ａ，２ｂの両端には、その抵抗分に応じた電圧ＶL が印加されることになり、ＦＥＴ３のゲート−ソース間電圧ＶGSは次式のように定まる。
ＶGS＝ＶS −ＶL −ＶZ
【００２４】
その結果、電圧ＶGSがハイレベルに確定するとＦＥＴ３は導通し、ドレイン−ソース間に電流が流れてサージ電圧は吸収される。この時、ＦＥＴ３が導通することによって、ＦＥＴ３のドレイン−ソース間電圧ＶDSは結果的にツェナーダイオード２３のツェナー電圧ＶZ にほぼ等しくなる。
【００２５】
ここで、図２（ｅ）には電圧ＶDSの波形を示すが、過電圧検出回路１５が検出信号ＡＢを出力した時点からＦＥＴ３のゲートがハイインピーダンス状態となるまでの時間ｔf が、サージ電圧がランプ２ａ，２ｂを断線させるレベルに上昇するまでの時間ｔo よりも短くなるように設定することで、ランプ２ａ，２ｂを保護することができる。
【００２６】
そして、ＦＥＴ３が導通してサージ電圧が吸収され、その電圧がツェナー電圧ＶZ よりも低下すると、過電圧検出回路１５による検出信号ＡＢの出力が停止するので、駆動回路１６のトランジスタ１９はオンになり、ＦＥＴ３のゲート電位はハイレベルとなってヘッドライトは引き続き点灯する。
【００２７】
尚、駆動回路１６が、過電圧の検出時にＦＥＴ３のゲートをハイインピーダンス状態にしても、以上のプロセスは極めて短期間内に進行してＦＥＴ３が導通するので、車両のヘッドライトが消灯状態となる期間は殆どない。
【００２８】
ここで、図３には、本発明の発明者らが測定した実験の結果を示す。例えば、パワーＭＯＳＦＥＴをモトローラ社製のＭＴＰ７５Ｎ０６ＨＤ（ＴＯ−２２０）とし、ランプを５５Ｗ／６０Ｗ（ロウビーム／ハイビーム用のダブルフィラメント構成）として、サージ電圧をシミュレートしたピーク値８０Ｖで減衰時定数τ＝０．１８８ｓ（試験規格値）の電圧を印加した。また、ツェナーダイオードのツェナー電圧ＶZ は２２Ｖに設定している。測定したのは、ＦＥＴのドレイン−ソース間電圧ＶDS，ゲート−ソース間電圧ＶGS及びドレイン電流Ｉである。尚、この実験では、ＦＥＴのゲートは開放状態にして測定しており、また、ドレイン−ゲート間には、ダイオード２３に相当するもの接続されていない。
【００２９】
この測定結果より、ＦＥＴは、サージ電圧の印加と略同時に導通してドレイン電流Ｉが流れ、ドレイン−ソース間電圧ＶDSは直ちにツェナー電圧ＶZ にクランプされている。ゲート−ソース間電圧ＶGSは５Ｖ程度となっている。結果として、ランプの負担電圧は５０Ｖ強となるが、フィラメントは断線せずに保護することができた。
【００３０】
また、この測定では、サージ電圧の印加から過電圧検出回路１５及び駆動回路１６が動作するまでの時間は考慮されていないが、これらを構成するコンパレータ１３，ＡＮＤゲート１７及び１８，トランジスタ１９及び２０の伝搬遅延時間は凡そ数ｎｓ〜数１０ｎｓ程度であるから、ｔf ＜ｔo となるように構成することは十分可能である。
【００３１】
以上のように本実施例によれば、パワーＭＯＳＦＥＴ３のドレイン−ゲート間にツェナーダイオード２３を接続し、駆動回路１６は、過電圧検出回路１５により電源線Ｌにサージ電圧が印加されたことが検出されると、ＦＥＴ３のゲートをハイインピーダンス状態として、ドレイン−ゲート間をツェナー電圧ＶZ によってクランプさせるようにした。
【００３２】
従って、ツェナー電圧ＶZ の値を選択設定することによって、サージ電圧の印加時におけるランプ２ａ，２ｂとＦＥＴ３との耐電圧分配比を適宜設定することができ、これらが何れも破壊されないように比較的簡単な構成によって保護することができる。
【００３３】
そして、ツェナーダイオード２３はサージ電圧の全てをクランプする必要はなく、ＦＥＴ３がランプ２ａ，２ｂと分担する電圧に略相当する電圧をクランプすれば良いので、パワーツェナーダイオードのような大電力対応の高価な素子を用いる必要がなく、通常の小電力用ツェナーダイオードを使用することが可能となる。従って、コストの上昇を抑制し、また、回路のサイズが大型化することを極力防止できる。
【００３４】
また、駆動回路１６が、過電圧検出時にＦＥＴ３のゲートをハイインピーダンス状態にしても、ＦＥＴ３は直ぐに導通し、車両のヘッドライトが消灯状態となる期間は殆どないので、車両が夜間走行中の場合においてロードダンプ等が発生した場合でも安全性を低下させることがない。加えて、半導体スイッチング素子にパワーＭＯＳＦＥＴ３を使用することで、耐電圧性が良好になると共に導通時のオン抵抗を小さくすることができる。
【００３５】
（第２実施例）
図４は、本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第２実施例では、トランジスタ１９及び２０の共通接続点と、ツェナーダイオード２３のアノードとの間に抵抗（プルダウン抵抗）２４が介挿されている。また、駆動回路１６のＡＮＤゲート１８は、一方が負論理入力のＯＲゲート２５に置き換わっており、その負論理入力端子にはライトスイッチの出力信号ＳＷが与えられ、以て、駆動回路（駆動手段）２６が構成されている。その他の構成は第１実施例と同様である。
【００３６】
次に、第２実施例の作用について説明する。ヘッドライトが消灯状態にあり、ライトスイッチの出力信号ＳＷがロウレベルの場合は、ＡＮＤゲート１７の出力信号レベルはロウ，ＯＲゲート２５の出力信号レベルはハイとなり、トランジスタ１９，２０は第１実施例と同様に夫々オフ，オンとなる。従って、ＦＥＴ３はゲート電位がロウレベルでオフとなり、ヘッドライトは点灯しない。
【００３７】
一方、ライトスイッチの出力信号ＳＷがハイレベルの場合は、ＡＮＤゲート１７の出力信号レベルがハイ，ＯＲゲート２５の出力信号レベルがロウとなり、トランジスタ１９，２０はやはり第１実施例と同様に夫々オン，オフとなる。従って、ＦＥＴ３は、ゲート電位がハイレベルでオンとなり、ランプ２ａ，２ｂは通電されてヘッドライトが点灯する。
【００３８】
そして、第１実施例と同様に、ランプ２ａ，２ｂを点灯させている状態で電源線Ｌにサージ電圧が印加されたとする。その場合、異常検出回路１５のコンパレータ１３が検出信号ＡＢ（ハイレベル）を出力すると、ＡＮＤゲート１７の出力信号レベルがロウ，ＯＲゲート２５の出力信号レベルがハイとなり、ランプ２ａ，２ｂの消灯時と同様にトランジスタ１９はオフ，トランジスタ２０はオンとなり、ＦＥＴ３のゲートは抵抗２４を介してプルダウンされる。
【００３９】
この時、ＦＥＴ３のドレイン→ツェナーダイオード２３→抵抗２４→グランドの経路で電流が流れ、ＦＥＴ３のドレイン−ゲート間電圧はツェナーダイオード２３によってクランプされる。そして、ランプ２ａ，２ｂの両端には、サージ電圧ＶS からツェナー電圧ＶZ を差し引いた電圧を、フィラメント等の抵抗分と抵抗２４とで分圧した電圧ＶL が印加される。
【００４０】
また、抵抗２４の端子電圧によってＦＥＴ３のゲート−ソース間電圧ＶGSがハイレベルに確定するとＦＥＴ３は導通し、ドレイン−ソース間に電流が流れてサージ電圧は吸収される。
【００４１】
以上のように第２実施例によれば、駆動回路２６は、過電圧検出回路１５により電源線Ｌにサージ電圧が印加されたことが検出されると、ＦＥＴ３のゲートをプルダウンさせて、ドレイン−ゲート間をツェナー電圧ＶZ によってクランプさせるようにした。
【００４２】
従って、ツェナーダイオード２３によるツェナー電圧ＶZ と抵抗２４の抵抗値とを適宜選択設定することによりランプ２ａ，２ｂとＦＥＴ３との耐電圧分配比を設定することができるので、抵抗２４にも電圧を負担させることで、その分だけランプ２ａ，２ｂやツェナーダイオード２３の電圧負担比率を低下させることができる。
【００４３】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
半導体スイッチング素子はパワーＭＯＳＦＥＴ３に限ることなく、電圧駆動型の素子であれば良い。
負荷は、ランプ２ａ，２ｂに限らず、過電圧に対する保護対策を必要とする負荷であれば何でも良い。
【図面の簡単な説明】
【図１】本発明を、車両用ヘッドランプの駆動装置に適用した場合の第１実施例であり、電気的構成を示す図
【図２】サージ電圧が印加された場合における各部のタイミングチャート
【図３】本発明の発明者らが行った実測結果の波形を示す図
【図４】本発明の第２実施例を示す図１相当図
【図５】従来技術を示す図１相当図
【符号の説明】
１はバッテリ（電源）、２ａ，２ｂはランプ（負荷）、３はパワーＭＯＳＦＥＴ（半導体スイッチング素子）、１５は過電圧検出回路（異常電圧検出手段）、１６は駆動回路（駆動手段）、２３はツェナーダイオード（定電圧発生素子）、２４は抵抗（プルダウン抵抗）、２６は駆動回路（駆動手段）を示す。
【図１】
0004423765.tif 000002
【図２】
0004423765.tif 000003
【図３】
0004423765.tif 000004
【図４】
0004423765.tif 000005
【図５】
0004423765.tif 000006