(57)【特許請求の範囲】
【請求項１】
複数の振動素子の各々に対応した複数の検波部を有する超音波診断装置の受信回路であって、
各検波部は、対応する振動素子に応じた位相遅延を伴う参照信号で検波処理を実行し、
各検波部には、対応する振動素子に応じて、互いに位相が反転関係にある正参照信号と負参照信号のいずれか一方の参照信号が供給され、
正参照信号に対応した振動素子の検波部によって検波処理された出力信号と、負参照信号に対応した振動素子の検波部によって検波処理された出力信号の、二つの出力信号の差信号を抽出する、
ことを特徴とする受信回路。
【請求項２】
請求項１に記載の受信回路において、
前記複数の検波部は、正参照信号を供給される複数の検波部を収めたＩＣパッケージと負参照信号を供給される複数の検波部を収めたＩＣパッケージで構成され、
各ＩＣパッケージ内に収められた各検波部の出力信号は、各検波部ごとに一本の出力ピンによってＩＣパッケージ外に出力される、
ことを特徴とする受信回路。
【請求項３】
請求項２に記載の受信回路において、
前記各検波部は、ギルバートセルミキサを備え、ギルバートセルミキサの差動出力のうちの一方に前記一本の出力ピンが割り当てられる、
ことを特徴とする受信回路。
【請求項４】
超音波診断装置の連続波ドプラの受信回路であって、
複数の受信用の振動素子の各々に対応した複数の検波部を有し、
各検波部は、対応する振動素子に応じた位相遅延を伴う参照信号で検波処理を実行し、
各検波部には、対応する振動素子に応じて、互いに位相が反転関係にある正参照信号と負参照信号のいずれか一方の参照信号が供給され、
正参照信号に対応した複数の振動素子の検波部によって検波処理された複数の正出力信号同士が加算され、負参照信号に対応した複数の振動素子の検波部によって検波処理された複数の負出力信号同士が加算され、
さらに、複数の正出力信号の加算結果信号と複数の負出力信号の加算結果信号の、二つの加算結果信号の差信号が演算され、
これにより、複数の受信用の振動素子から得られる出力信号が整相加算される、
ことを特徴とする受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波診断装置の受信回路に関する。
【背景技術】
【０００２】
超音波診断装置は、被検体に対して超音波を送受波してエコー信号を取得し、被検体内の様々な情報を非侵襲的に取得することができる装置である。例えば、被検体内の組織の断層画像や三次元画像などを表示することができる。また、エコー信号からドプラ情報を抽出して、被検体内の血流などを計測する装置も知られている（特許文献１，２参照）。
【０００３】
さらに、ドプラ情報を抽出する超音波診断装置には、超音波パルス波を送波してドプラ情報を抽出するパルスドプラ法を利用する装置や、超音波連続波を送波してドプラ情報を抽出する連続波ドプラ法を利用する装置が知られている。
【０００４】
超音波診断装置は、被検体から反射される超音波を受波して、それを電気信号に変換して各種情報を抽出する。超音波診断装置内の電気信号処理の流れにおいて、最上流に位置するのが受信回路である。このため、受信回路における特性、例えば耐ノイズ性などについては、各装置において慎重に設計検討されている。
【０００５】
耐ノイズ性を高めるための一般的な回路技術として、差動増幅器などのように差動信号を利用する技術が知られている。超音波診断装置の受信回路においても、その差動信号処理の原理を利用した技術が提案されている。例えば、特許文献２には、ディファレンシャルモード（差動モード）で動作するドプラ受信機が提案されている。
【０００６】
【特許文献１】特許第２５５３６３５号公報
【特許文献２】特表２００５−５１１２２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、差動信号は二本の信号で形成されるため、いわゆるシングルエンドの動作モード、つまりグランドなどを基準とした一本の信号を利用する場合に比べると、差動モードの場合には信号線の増加が懸念される。例えば、信号線の増加に伴って、回路規模が大きくなることやＩＣ化において出力ピン数が増加することなどが予想される。特に、複数の振動素子から得られる複数の電気信号を取り扱う超音波診断装置では、各振動素子ごとに信号線が増加することは、受信回路規模を縮小する面で好ましいとは言えない。
【０００８】
本発明は、このような背景において成されたものであり、その目的は、耐ノイズ性を向上させつつ回路規模を小さく抑える技術を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の好適な態様である超音波診断装置の受信回路は、複数の振動素子の各々に対応した複数の検波部を有する超音波診断装置の受信回路であって、各検波部は、対応する振動素子に応じた位相遅延を伴う参照信号で検波処理を実行し、各検波部には、対応する振動素子に応じて、互いに位相が反転関係にある正参照信号と負参照信号のいずれか一方の参照信号が供給され、正参照信号に対応した振動素子の検波部によって検波処理された出力信号と、負参照信号に対応した振動素子の検波部によって検波処理された出力信号の、二つの出力信号の差信号を抽出する、ことを特徴とする。
【００１０】
望ましい態様において、前記複数の検波部は、正参照信号を供給される複数の検波部を収めたＩＣパッケージと負参照信号を供給される複数の検波部を収めたＩＣパッケージで構成され、各ＩＣパッケージ内に収められた各検波部の出力信号は、各検波部ごとに一本の出力ピンによってＩＣパッケージ外に出力される、ことを特徴とする。望ましい態様において、前記各検波部は、ギルバートセルミキサを備え、ギルバートセルミキサの差動出力のうちの一方に前記一本の出力ピンが割り当てられる、ことを特徴とする。
【００１１】
また、上記目的を達成するために、本発明の好適な態様である超音波診断装置の受信回路は、超音波診断装置の連続波ドプラの受信回路であって、複数の受信用の振動素子の各々に対応した複数の検波部を有し、各検波部は、対応する振動素子に応じた位相遅延を伴う参照信号で検波処理を実行し、各検波部には、対応する振動素子に応じて、互いに位相が反転関係にある正参照信号と負参照信号のいずれか一方の参照信号が供給され、正参照信号に対応した複数の振動素子の検波部によって検波処理された複数の正出力信号同士が加算され、負参照信号に対応した複数の振動素子の検波部によって検波処理された複数の負出力信号同士が加算され、さらに、複数の正出力信号の加算結果信号と複数の負出力信号の加算結果信号の、二つの加算結果信号の差信号が演算され、これにより、複数の受信用の振動素子から得られる出力信号が整相加算される、ことを特徴とする。
【発明の効果】
【００１２】
本発明により、超音波診断装置の受信回路について、耐ノイズ性を向上させつつ回路規模を小さく抑えることが可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【００１４】
図１には、本発明に係る受信回路の好適な実施形態が示されており、図１は超音波診断装置の受信回路系のブロック図である。本発明に係る受信回路１００は、例えば、連続波ドプラの計測機能を備えた超音波診断装置に利用される。なお、図１においては、送信回路系を図示省略している。
【００１５】
振動子１０は、複数の超音波振動素子によって構成される。本実施形態においては、受信系の振動子１０が２Ｎ個（Ｎは１以上の自然数）の振動素子で構成され、２Ｎチャンネルの受信信号を取得する。２Ｎチャンネルの受信信号は、各々、プリアンプ２０で増幅されて２Ｎチャンネルの信号Ｓ１（Ｓ１（１）〜Ｓ１（２Ｎ））となる。そして、２Ｎチャンネルの信号Ｓ１は、実数部ミキサブロック３０および虚数部ミキサブロック３０´へ供給される。
【００１６】
実数部ミキサブロック３０および虚数部ミキサブロック３０´は、互いに位相が９０度異なる参照信号を利用して２Ｎチャンネルの信号Ｓ１に対して検波処理を実行する。その結果、実数部ミキサブロック３０から同相成分の信号Ｓ２（Ｓ２（１）〜Ｓ２（ｎ））が検出され、虚数部ミキサブロック３０´から直交成分の信号Ｓ２´（Ｓ２´（１）〜Ｓ２´（ｎ））が検出される。なお、本実施形態では、実数部ミキサブロック３０および虚数部ミキサブロック３０´において位相遅延処理が施される。つまり、各チャンネル（各振動素子）に応じた位相遅延を伴う局発クロックで各チャンネルの信号に対してミキサ処理が実行され、その結果、多数チャンネルの信号の位相が互いに揃えられる。
【００１７】
実数部ミキサブロック３０から出力される同相成分の信号Ｓ２は、ＬＰＦブロック４０へ供給され、ＬＰＦブロック４０において信号Ｓ２に含まれるベースバンド信号Ｓ３が抽出される。また、虚数部ミキサブロック３０´から出力される直交成分の信号Ｓ２´は、ＬＰＦブロック４０´へ供給され、ＬＰＦブロック４０´において信号Ｓ２´に含まれるベースバンド信号Ｓ３´が抽出される。
【００１８】
さらに、加算回路５０においてベースバンド信号Ｓ３（Ｓ３（１）〜Ｓ３（ｎ））が加算処理され、また、加算回路５０´においてベースバンド信号Ｓ３´（Ｓ３´（１）〜Ｓ３´（ｎ））が加算処理される。本実施形態では、実数部ミキサブロック３０および虚数部ミキサブロック３０´において位相遅延処理が施され、そして、加算回路５０および加算回路５０´においてベースバンド信号が加算処理されることにより、複数の受信用の振動素子から得られる信号が整相加算される。
【００１９】
加算回路５０における加算処理の結果として得られた信号Ｓ４は、アナログデジタル変換回路（Ａ／Ｄ）６０においてデジタル化されて信号処理部７０へ供給される。また、加算回路５０´における加算処理の結果として得られた信号Ｓ４´は、アナログデジタル変換回路（Ａ／Ｄ）６０´においてデジタル化されて信号処理部７０へ供給される。
【００２０】
信号処理部７０は、同相成分から得られる信号と直交成分から得られる信号からドプラ情報を抽出する。そして、例えば、血流の速度などが計測され、図示しないモニタなどに血流の速度情報が表示される。
【００２１】
次に、図１に示す受信回路１００の各部の内部構成について詳述する。
【００２２】
図２は、実数部ミキサブロック３０、ＬＰＦフィルタ４０および加算回路５０の内部構成を示す図である。
【００２３】
実数部ミキサブロック３０は、複数のミキサ集積部３２ａ，３２ｂを含んでいる。図２においては、ＬＰＦブロック４０へ信号Ｓ２（１）を供給するミキサ集積部３２ａと、ＬＰＦブロック４０へ信号Ｓ２（４）を供給するミキサ集積部３２ｂの、二つのミキサ集積部３２ａ，３２ｂのみが図示されている。つまり、ＬＰＦブロック４０へ信号Ｓ２（２），Ｓ２（３），Ｓ２（５），Ｓ２（６）を供給するミキサ集積部が図示省略されている。図示省略されているミキサ集積部の内部構成は、図示されているミキサ集積部３２ａ，３２ｂの内部構成と同じである。
【００２４】
ミキサ集積部３２ａは、複数の検波回路３４を備えている。各検波回路３４は、振動子（図１の符号１０）に含まれる複数の振動素子の各々に対応している。各検波回路３４には、対応する振動素子からプリアンプ（図１の符号２０）を介して受信ＲＦ信号Ｓ１（ｉ）が供給される。受信ＲＦ信号Ｓ１（ｉ）は、各検波回路３４内のミキサ３６へ供給される。また、ミキサ３６には検波の参照信号として局発クロックＬｏ＋（ｉ）も供給されている。図２においては、複数の検波回路３４のうちの一つの回路の内部構成のみを図示しているが、内部構成が図示省略されている検波回路３４もミキサ３６を備えており、対応する振動素子の受信ＲＦ信号Ｓ１（ｉ）や局発クロックＬｏ＋（ｉ）が供給される。
【００２５】
図３は、ミキサ（図２の符号３６）の内部構成を示す図である。ミキサは、ギルバートセルミキサ３７と出力回路３８によって構成されている。ギルバートセルミキサ３７は、差動信号処理の原理を利用した乗積検波回路であり、ＲＦＩＮ端子から供給される受信ＲＦ信号に対して、局発クロックＬｏ＋，Ｌｏ−を参照信号として検波処理を実行する。
【００２６】
ＲＦＩＮ端子から供給される受信ＲＦ信号は、対応する振動素子から得られる受信ＲＦ信号（図２におけるＳ１（ｉ）またはＳ１（ｋ））である。受信ＲＦ信号は、コンデンサＣｉを介してＳｉｇＩＮ＋となってトランジスタＱ１に供給される。また、トランジスタＱ１，Ｑ２は、差動アンプ構成であり、コンデンサＣｉｉによりトランジスタＱ２のベースが接地されているため、トランジスタＱ１のコレクタ信号とトランジスタＱ２のコレクタ信号は、互いに極性が反転した信号となる。このような構成としているため、ギルバートセルミキサ３７では、１つの受信ＲＦ信号の入力に対しても、２つの差動信号が入力された場合と同様の処理が行われる。
【００２７】
参照信号として供給される局発クロックＬｏ＋，Ｌｏ−は、互いに位相が反転されている。そして、局発クロックＬｏ＋によってトランジスタＱ４，Ｑ６のスイッチング動作が制御され、また、局発クロックＬｏ−によってトランジスタＱ３，Ｑ５のスイッチング動作が制御される。このため、トランジスタＱ３およびＱ４が交互に動通状態となり、また、トランジスタＱ５およびＱ６が交互に動通状態となる。
【００２８】
さらに、トランジスタＱ３およびＱ４の動通状態に応じて、トランジスタＱ１を介してＳｉｇＩＮ＋が出力回路３８のＯＵＴ＋またはＯＵＴ−端子のいずれか一方に交互に出力される。また、トランジスタＱ５およびＱ６の動通状態に応じて、トランジスタＱ２を介して、ＳｉｇＩＮ＋の反転信号が、出力回路３８のＯＵＴ＋またはＯＵＴ−端子のいずれか一方に交互に出力される。こうして、ＲＦＩＮ端子から供給される受信ＲＦ信号に対して、局発クロックＬｏ＋，Ｌｏ−を参照信号とした検波処理が実行される。
【００２９】
図２に戻り、ミキサ集積部３２ａの複数の検波回路３４の各々に供給される局発クロックＬｏ＋（ｉ）は、ミキサ３６へ局発クロックＬｏ＋（図３参照）として直接供給されるとともに、位相反転されて局発クロックＬｏ−（図３参照）として供給される。また、複数の検波回路３４の各々に供給される局発クロックＬｏ＋（ｉ）は、対応する振動素子に応じた位相遅延処理が施されている。このため、ミキサ集積部３２ａ内の複数の検波回路３４の各々から出力される信号ＡＦ（ｉ）〜ＡＦ（ｉ＋３）をワイヤード電流加算することによって、複数の振動素子から得られる信号を整相加算した信号Ｓ２（１）を得ることができる。また、図示省略しているミキサ集積部においてもミキサ集積部３２ａと同様な動作が実行され、整相加算された信号Ｓ２（２），Ｓ２（３）が出力される。
【００３０】
そして、ＬＰＦブロック４０内のローパスフィルタ（ＬＰＦ）４２によって、信号Ｓ２（１），Ｓ２（２），Ｓ２（３）の各々から、ベースバンド信号Ｓ３（１），Ｓ３（２），Ｓ３（３）が抽出される。さらに、信号Ｓ３（１）〜Ｓ３（３）は、各々、加算回路５０内において抵抗Ｒ１〜Ｒ３を通過した後に加算され、差動アンプ５２の非反転入力端子（＋端子）に供給される。なお、複数の検波回路３４の各々において、対応する振動素子に応じた位相遅延処理が施されているため、加算される信号Ｓ３（１）〜Ｓ３（３）の位相も互いに揃えられている。
【００３１】
以上、ミキサ集積部３２ａから差動アンプ５２の非反転入力端子に信号が供給されるまでの処理を説明した。これに対し、ミキサ集積部３２ｂから差動アンプ５２の反転入力端子（−端子）に信号が供給されるまでの信号処理の原理についても、ミキサ集積部３２ａの場合と同じである。
【００３２】
つまり、ミキサ集積部３２ｂの複数の検波回路３４の各々に供給される局発クロックＬｏ−（ｋ）は、ミキサ３６へ局発クロックＬｏ＋（図３参照）として直接供給されるとともに、位相反転されて局発クロックＬｏ−（図３参照）として供給される。また、複数の検波回路３４の各々に供給される局発クロックＬｏ−（ｋ）は、対応する振動素子に応じた位相遅延処理が施されており、信号ＡＦ（ｋ）〜ＡＦ（ｋ＋３）をワイヤード電流加算することによって、複数の振動素子から得られる信号を整相加算した信号Ｓ２（４）を得ることができる。また、図示省略しているミキサ集積部からも、整相加算された信号Ｓ２（５），Ｓ２（６）が出力され、ＬＰＦブロック４０を経て抽出されたベースバンド信号Ｓ３（４）〜Ｓ３（６）が、加算回路５０内において加算され、差動アンプ５２の反転入力端子（−端子）に供給される。
【００３３】
ただし、ミキサ集積部３２ｂに供給される局発クロックＬｏ−（ｋ）は、ミキサ集積部３２ａに供給される局発クロックＬｏ＋（ｉ）に対して位相が反転されている。つまり位相が１８０度ずれている。このため、ミキサ集積部３２ｂによる処理を経て差動アンプ５２の反転入力端子（−端子）へ供給される信号は、差動アンプ５２の非反転入力端子（＋端子）へ供給される信号に対して位相が反転されている。これにより得られる利点は以下に説明するとおりである。
【００３４】
本実施形態においては、図２に示すように、ミキサ３６の差動出力（ＯＵＴ＋，ＯＵＴ−）のうちのＯＵＴ＋端子から出力される信号のみを利用している。通常の差動信号処理では、差動出力（ＯＵＴ＋，ＯＵＴ−）の両信号の差信号を利用する。これにより、例えば、コモンモードノイズを効率的に除去することができる。ただし、ミキサ３６の差動出力の両信号を利用する場合、両信号の差信号を得るための差動アンプを各ミキサ３６ごとに設ける必要がある。あるいは、ミキサ集積部３２ａ，３２ｂの各々が、集積回路化（ＩＣ化）されている場合には、各ミキサ３６ごとに差動信号を出力するための出力ピンを二本ずつ設ける必要がある。差動アンプを各ミキサ３６ごとに設ける場合にも、あるいは、各ミキサ３６ごとに差動信号を出力するための出力ピンを二本ずつ設ける場合にも、振動素子の個数が多い場合には、回路規模を増大させる可能性がある。
【００３５】
これに対し、本実施形態においては、各ミキサ３６のＯＵＴ＋端子から出力される信号のみを利用しているため、差動アンプを各ミキサ３６ごとに設ける必要がない。また、ミキサ集積部３２ａ，３２ｂの各々がＩＣ化されている場合においても、各ミキサ３６ごとに、ＯＵＴ＋端子に対応した出力ピンを一本ずつ設けるのみでよい。このため、ミキサ集積部のＩＣ化において、ＩＣパッケージの出力ピンを大幅に少なくすることができ、ＩＣパッケージを小さくすることができる。このように、本実施形態により回路規模の縮小が可能になる。
【００３６】
さらに、本実施形態においては、ミキサ集積部３２ａに供給される局発クロックＬｏ＋（ｉ）と、ミキサ集積部３２ｂに供給される局発クロックＬｏ−（ｋ）の位相を互いに反転させていることにより、差動アンプ５２の非反転入力端子（＋端子）へ供給される信号と差動アンプ５２の反転入力端子（−端子）へ供給される信号が、互いに位相反転されている。そして、差動アンプ５２によって、非反転入力端子（＋端子）へ供給される信号と反転入力端子（−端子）へ供給される信号の差信号Ｓ４が形成される。このため、例えばミキサ部３４およびＬＰＦブロック４０などで発生したコモンモードノイズが効率的に除去された差信号Ｓ４を得ることができる。
【００３７】
このように、本実施形態の受信回路構成により、差動信号処理の原理を利用して耐ノイズ性を向上させつつ、回路規模の縮小を実現することができる。
【００３８】
なお、図１に示す虚数部ミキサブロック３０´、ＬＰＦフィルタ４０´および加算回路５０´は、各々、図２に示した実数部ミキサブロック３０、ＬＰＦフィルタ４０および加算回路５０と同じ内部構成を備えている。そして、虚数部ミキサブロック３０´、ＬＰＦフィルタ４０´および加算回路５０´においても、図２，３を利用して説明した信号処理が実行される。ただし、虚数部ミキサブロック３０´は、実数部ミキサブロック３０に供給される参照信号（局発クロック）に対して、位相が９０度異なる参照信号を利用して検波処理を実行する。その結果、実数部ミキサブロック３０および虚数部ミキサブロック３０´によって、いわゆる直交検波が実現される。
【００３９】
また、図３に示す出力回路３８に換えて、図４に示す出力回路３８´を利用してもよい。図４に示す出力回路３８´は、カレントミラー回路を利用したものであり、図３に示すトランジスタＱ３，Ｑ６のコレクタを介して供給される信号と、トランジスタＱ４，Ｑ５のコレクタを介して供給される信号の、二つの信号を利用して出力ＯＵＴ＋を得ている。図４の出力回路３８´によって形成される出力ＯＵＴ＋は、図２における信号ＡＦ（ｉ）〜ＡＦ（ｉ＋３）、信号ＡＦ（ｋ）〜ＡＦ（ｋ＋３）として利用される。
【００４０】
図４に示す出力回路３８´により、トランジスタＱ３，Ｑ６を介して供給される信号と、トランジスタＱ４，Ｑ５を介して供給される信号の、二つの信号を有効に利用することができる。しかも、図３に示した出力回路３８の場合と同様に、最終的に、図２の差動アンプ５２において、互いに位相反転された信号同士の差が演算されるため、コモンモードノイズなどが効率的に除去された差信号Ｓ４を得ることができる。
【００４１】
以上、本発明の好適な実施形態を説明したが、上述した実施形態は、あらゆる点で単なる例示にすぎず、本発明の範囲を限定するものではない。例えば、図２において、ミキサ集積部３２ａ，３２ｂに収容されている検波回路３４の個数は、図示された４個に限定されるものではない。また、ミキサ集積部３２ａ，３２ｂが、例えば同一のＩＣパッケージ内に構成されてもよい。
【００４２】
さらに、図１の実施形態では、ミキサ集積部３２ａ，３２ｂの各々に供給される局発クロックを互いに反転させることにより、差動アンプ５２に供給される二つの信号の位相を反転させる原理を利用した。これに換えて、ミキサ集積部３２ａ，３２ｂの各々に供給される局発クロックは互いに反転させずに、ミキサ集積部３２ａ，３２ｂの各々に供給される受信ＲＦ信号を互いに反転させることにより、差動アンプ５２に供給される二つの信号の位相を反転させてもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る受信回路系の全体構成を示すブロック図である。
【図２】実数部ミキサブロック３０から加算回路５０の内部構成を示す図である。
【図３】ミキサの内部構成を示す図である。
【図４】出力回路の変形例を示す図である。
【符号の説明】
【００４４】
３０  実数部ミキサブロック、３２ａ  ミキサ集積部、３４  検波回路、３７  ギルバートセルミキサ、５０  加算回路、５２  差動アンプ。
【図１】
0004504303.tif 000002
【図２】
0004504303.tif 000003
【図３】
0004504303.tif 000004
【図４】
0004504303.tif 000005