(57)【特許請求の範囲】
【請求項１】
ＤＣ負荷（１９）と１セットの３相のＡＣ幹線（ａ，ｂ，ｃ）の間でＤＣマトリックスコンバータ（１８）を通る電流を制御する方法であって、前記ＤＣマトリックスコンバータは、それぞれ前記ＡＣ幹線の対応するものと前記ＤＣマトリックスコンバータの第１ＤＣ出力（Ｊ）との間に接続された複数の上部スイッチ（at-,at+,bt-,bt+,ct-,ct+）と、それぞれ前記ＡＣ幹線の対応するものと前記ＤＣマトリックスコンバータの第２ＤＣ出力（Ｋ）との間に接続された複数の下部スイッチ（ab-,ab+,bb-,bb+,cb-,cb+）と、を備える、方法において、
前記ＡＣ幹線の対応するものを前記ＤＣ出力の関連する特定のものに接続させるように前記上部スイッチおよび下部スイッチの各スイッチが動作している時、この時に導通しているスイッチとは異なるスイッチが前記ＡＣ幹線の１つを前記特定のＤＣ出力に接続するように作動するまで前記上部スイッチおよび下部スイッチの各スイッチがそのままの状態で動作しているように、かつ、１つのＡＣ幹線に関連した上部スイッチと前記１つのＡＣ幹線以外のＡＣ幹線に関連した下部スイッチとからなる各対として或いは同一のＡＣ幹線に共に関連する上部スイッチと下部スイッチとからなる各組として、前記上部スイッチの１つが前記下部スイッチの１つと同時に作動するように、前記上部スイッチおよび下部スイッチを作動させることを含み、
前記ＤＣ出力端子によって前記負荷に供給されるべき電圧を示す電圧命令信号Ｖ*（５２）を供給し、
静止ｄ，ｑ座標の前記ＡＣ幹線の電圧の瞬間の大きさＶ（５７）に対する前記電圧命令信号Ｖ*の比率である変調命令ｍ*を供給し（５３）、
同相変調命令成分、ｍｑ＝ｍ*ｃｏｓθ（７１，１０１）と、直交変調命令成分、ｍｄ＝ｍ*ｓｉｎθ（７２，１０２）とを供給し、
量ｍ１＝√３ｍｄ／２−ｍｑ／２（１０３）を供給し、
量ｍ２＝√３ｍｄ／２＋ｍｑ／２（１０４）を供給し、
前記ＡＣ幹線（ａ）の所定のものの位相と整列された直交座標の前記瞬間のＡＣ幹線電圧の同相成分Ｖｑ及び直交成分Ｖｄを供給し（５６）、
｜Ｖｄ√３｜＜｜Ｖｑ｜（１２５）の時に、第１部分の時間ｄαは、Ｖｑ＞０の場合にｄα＝−ｍ１で、Ｖｑ＜０の場合にｄα＝ｍ１となり、第２部分（１１５）の時間ｄβは、Ｖｑ＞０（１１９）の場合にｄβ＝ｍ２で、Ｖｑ＜０の場合にｄβ＝−ｍ２となり、
ＶｄＶｑ√３＞Ｖｑ2（１２５）の時、前記第１部分の時間ｄαは、Ｖｑ＞０の場合にｄα＝ｍｑで、Ｖｑ＜０の場合にｄα＝−ｍｑとなり、前記第２部分の時間ｄβは、Ｖｑ＞０の場合にｄβ＝ｍ１（１１６）で、Ｖｑ＜０の場合（１１７）にｄβ＝−ｍ１となり、
｜Ｖｄ√３｜＜｜Ｖｑ｜とＶｄ／Ｖｑ√３＞Ｖｑ３（１１６）の何れでもない時に、前記第１部分の時間ｄαは、Ｖｑ＞０の場合にｄα＝−ｍ２で、Ｖｑ＜０の場合にｄα＝ｍ２となり、前記第２部分の時間ｄβは、Ｖｑ＞０の場合にｄβ＝ｍｑで、Ｖｑ＜０の場合にｄβ＝−ｍｑ（１１８）となり、
前記ＡＣ幹線の電圧の周期と比較して短い変調周期の各周期において、前記変調周期の前記第１部分の時間ｄαに第１対の前記スイッチを作動させ、前記変調周期の前記第２部分の時間ｄβに第２対の前記スイッチを作動させ、前記変調周期の残りの時間に１組のスイッチを作動させる、
ことを含むことを特徴とする方法。
【請求項２】
前記変調周期において、前記第１部分の時間は前記第２部分の時間に先行する請求項１に記載の方法。
【請求項３】
前記変調周期において、前記変調周期の残りは前記第１部分の時間及び第２部分の時間に従う請求項１に記載の方法。
【請求項４】
ＤＣ負荷（１９）と１セットの３相のＡＣ幹線（ａ，ｂ，ｃ）の間でＤＣマトリックスコンバータ（１８）を通る電流を制御する方法であって、前記ＤＣマトリックスコンバータは、それぞれ前記ＡＣ幹線の対応するものと前記ＤＣマトリックスコンバータの第１ＤＣ出力（Ｊ）との間に接続された複数の上部スイッチ（at-,at+,bt-,bt+,ct-,ct+）と、それぞれ前記ＡＣ幹線の対応するものと前記ＤＣマトリックスコンバータの第２ＤＣ出力（Ｋ）との間に接続された複数の下部スイッチ（ab-,ab+,bb-,bb+,cb-,cb+）と、を備える、方法において、
前記ＡＣ幹線の対応するものを前記ＤＣ出力の関連する特定のものに接続させるように前記上部スイッチおよび下部スイッチの各スイッチが動作している時、この時に導通しているスイッチとは異なるスイッチが前記ＡＣ幹線の１つを前記特定のＤＣ出力に接続するように作動するまで前記上部スイッチおよび下部スイッチの各スイッチがそのままの状態で動作しているように、かつ、１つのＡＣ幹線に関連した上部スイッチと前記１つのＡＣ幹線以外のＡＣ幹線に関連した下部スイッチとからなる各対として或いは同一のＡＣ幹線に共に関連する上部スイッチと下部スイッチとからなる各組として、前記上部スイッチの１つが前記下部スイッチの１つと同時に作動するように、前記上部スイッチおよび下部スイッチを作動させることを含み、
前記ＡＣ幹線の電圧の周期と比較して短い変調周期の各周期において、前記変調周期の第１部分の時間ｄαに第１対の前記スイッチを作動させ、前記変調周期の第２部分の時間ｄβに第２対の前記スイッチを作動させ、前記変調周期の残りの時間に１組のスイッチを作動させ、
前記ＡＣ幹線（ａ）の所定のものの位相と整列された直交座標の瞬間のＡＣ幹線電圧の同相成分Ｖｑ及び直交成分Ｖｄを供給し（５６）、
Ｖｄ√３＜｜Ｖｑ｜の場合（１３０）には、前記第１対のスイッチは前記ＡＣ幹線の前記所定のものよりも位相が進んでいる第３ＡＣ幹線に接続された上部スイッチ（Ｂｔ）を含み、Ｖｄ√３≧｜Ｖｑ｜かつＶｑ＞０の場合（１３１）には、前記第１対のスイッチは前記ＡＣ幹線の前記所定のものに接続された上部スイッチ（Ａｔ）を含み、どちらでもない場合には、前記第１対のスイッチは前記ＡＣ幹線の前記所定のものよりも位相が遅れている第２ＡＣ幹線に接続された上部スイッチ（Ｃｔ）を含み、
Ｖｄ√３＞｜Ｖｑ｜の場合には、前記第１対のスイッチは前記第３ＡＣ幹線に接続された下部スイッチ（Ｂｂ）を含み、Ｖｄ√３≦｜Ｖｑ｜かつ−Ｖｑ＜０の場合には、前記第１対のスイッチは前記ＡＣ幹線の前記所定のものに接続された下部スイッチ（Ａｂ）を含み、どちらでもない場合には、前記第１対のスイッチは前記第２ＡＣ幹線（Ｃｂ）に接続された下部スイッチを含み、
Ｖｄ√３＞｜Ｖｑ｜の場合には、前記第２対のスイッチは前記第２ＡＣ幹線（Ｃｔ）に接続された上部スイッチを含み、Ｖｄ√３≦｜Ｖｑ｜かつＶｑ＞０の場合には、前記第２対のスイッチは前記ＡＣ幹線の前記所定のものに接続された上部スイッチ（Ａｔ）を含み、どちらでもない場合には、前記第２対のスイッチは前記第３ＡＣ幹線に接続された上部スイッチ（Ｂｔ）を含み、
Ｖｄ√３＜｜Ｖｑ｜の場合には、前記第２対のスイッチは前記第２ＡＣ幹線に接続された下部スイッチ（Ｃｂ）を含み、Ｖｄ√３≧｜Ｖｑ｜かつＶｑ＜０の場合には、前記第２対のスイッチは前記ＡＣ幹線の前記所定のものに接続された下部スイッチ（Ａｂ）を含み、どちらでもない場合には、前記第２対のスイッチは前記第３ＡＣ幹線に接続された下部スイッチ（Ｂｂ）を含む、
ことを含むことを特徴とする方法。
【請求項５】
前記変調周期において、前記第１部分の時間（α）は第２部分の時間（β）に先行する請求項４に記載の方法。
【請求項６】
前記変調周期において、前記変調周期の残りは前記第１部分の時間（α）及び第２部分の時間（β）に従う請求項４に記載の方法。
【請求項７】
ＤＣ負荷（１９）と１セットの３相のＡＣ幹線（ａ，ｂ，ｃ）の間でＤＣマトリックスコンバータを通る電流を制御する方法であって、前記ＤＣマトリックスコンバータは、それぞれ前記ＡＣ幹線の対応するものと前記ＤＣマトリックスコンバータの第１ＤＣ出力（Ｊ）との間に接続された複数の上部スイッチ（at,-at,bt,-bt,ct,-ct）と、それぞれ前記ＡＣ幹線の対応するものと前記ＤＣマトリックスコンバータの第２ＤＣ出力（Ｋ）との間に接続された複数の下部スイッチ（ab,-ab,bb,-bb,cb,-cb）と、を備える、方法において、
前記ＡＣ幹線の対応するものを前記ＤＣ出力の関連する特定のものに接続させるように前記上部スイッチおよび下部スイッチの各スイッチが動作している時、この時に導通しているスイッチとは異なるスイッチが前記ＡＣ幹線の１つを前記特定のＤＣ出力に接続するように作動するまで前記上部スイッチおよび下部スイッチの各スイッチがそのままの状態で動作しているように、かつ、１つのＡＣ幹線に関連した上部スイッチと前記１つのＡＣ幹線以外のＡＣ幹線に関連した下部スイッチとからなる各対として或いは同一のＡＣ幹線に共に関連する上部スイッチと下部スイッチとからなる各組として、前記上部スイッチの１つが前記下部スイッチの１つと同時に作動するように、前記上部スイッチおよび下部スイッチを作動させることを含み、
前記ＤＣ出力端子によって前記負荷に供給されるべき電圧を示す電圧命令信号Ｖ*（５２）を供給し、
静止ｄ，ｑ座標の前記ＡＣ幹線の電圧の瞬間の大きさＶ（５７）に対する前記電圧命令信号Ｖ*の比率である変調命令ｍ*を供給し（５３）、
同相変調命令成分、ｍｑ＝ｍ*ｃｏｓθ（７１，１０１）と、直交変調命令成分、ｍｄ＝ｍ*ｓｉｎθ（７２，１０２）を供給し、
量ｍ１＝√３ｍｄ／２−ｍｑ／２（１０３）を供給し、
量ｍ２＝√３ｍｄ／２＋ｍｑ／２（１０４）を供給し、
前記ＡＣ幹線（ａ）の所定のものの位相と整列された直交座標の瞬間のＡＣ幹線電圧の同相成分Ｖｑ及び直交成分Ｖｄを供給し（５６）、
｜Ｖｄ√３｜＜｜Ｖｑ｜の時（１２５）に、第１部分の時間ｄαは、Ｖｑ＞０の場合にｄα＝−ｍ１で、Ｖｑ＜０の場合にｄα＝ｍ１となり、第２部分の時間ｄβ（１１５）は、Ｖｑ＞０の場合（１１９）にｄβ＝ｍ２で、Ｖｑ＜０の場合にｄβ＝−ｍ２となり、
Ｖｄ√３＞Ｖｑ2の時（１２５）、前記第１部分の時間ｄαは、Ｖｑ＞０の場合にｄα＝ｍｑで、Ｖｑ＜０の場合にｄα＝−ｍｑとなり、前記第２部分の時間ｄβは、Ｖｑ＞０の場合にｄβ＝ｍ１（１１６）で、Ｖｑ＜０の場合にｄβ＝−ｍ１となり、
｜Ｖｄ√３｜＜｜Ｖｑ｜とＶｄ／Ｖｑ√３＞Ｖｑ３の何れでもない時（１１６）に、前記第１部分の時間ｄαは、Ｖｑ＞０の場合にｄα＝−ｍ２で、Ｖｑ＜０の場合にｄα＝ｍ２となり、前記第２部分の時間ｄβは、Ｖｑ＞０の場合にｄβ＝ｍｑで、Ｖｑ＜０の場合にｄβ＝−ｍｑ（１１８）となり、
前記ＡＣ幹線の電圧の周期と比較して短い変調周期の各周期において、前記変調周期の前記第１部分の時間ｄαに第１対の前記スイッチを作動させ、前記変調周期の前記第２部分の時間ｄβに第２対の前記スイッチを作動させ、前記変調周期の残りの時間に１組のスイッチを作動させ、さらに、
Ｖｄ√３＜｜Ｖｑ｜の場合（１３０）には、前記第１対のスイッチは前記ＡＣ幹線の前記所定のものよりも位相が進んでいる第３ＡＣ幹線に接続された上部スイッチ（Ｂｔ）を含み、Ｖｄ√３≧｜Ｖｑ｜かつＶｑ＞０の場合（１３１）には、前記第１対のスイッチは前記ＡＣ幹線の前記所定のものに接続された上部スイッチ（Ａｔ）を含み、どちらでもない場合には、前記第１対のスイッチは前記ＡＣ幹線の前記所定のものよりも位相が遅れている第２ＡＣ幹線に接続された上部スイッチ（Ｃｔ）を含み、
Ｖｄ√３＞｜Ｖｑ｜の場合には、前記第１対のスイッチは前記第３ＡＣ幹線に接続された下部スイッチ（Ｂｂ）を含み、Ｖｄ√３≦｜Ｖｑ｜かつ−Ｖｑ＜０の場合には、前記第１対のスイッチは前記ＡＣ幹線（Ａｂ）の前記所定のものに接続された下部スイッチを含み、どちらでもない場合には、前記第１対のスイッチは前記第２ＡＣ幹線（Ｃｂ）に接続された下部スイッチを含み、
Ｖｄ√３＞｜Ｖｑ｜の場合には、前記第２対のスイッチは前記第２幹線（Ｃｔ）に接続された上部スイッチを含み、Ｖｄ√３≦｜Ｖｑ｜かつＶｑ＞０の場合には、前記第２対のスイッチは前記ＡＣ幹線の前記所定のものに接続された上部スイッチ（Ａｔ）を含み、どちらでもない場合には、前記第２対のスイッチは前記第３ＡＣ幹線に接続された上部スイッチ（Ｂｔ）を含み、
Ｖｄ√３＜｜Ｖｑ｜の場合には、前記第２対のスイッチは前記第２ＡＣ幹線に接続された下部スイッチ（Ｃｂ）を含み、Ｖｄ√３≧｜Ｖｑ｜かつＶｑ＜０の場合には、前記第２対のスイッチは前記ＡＣ幹線の前記所定のものに接続された下部スイッチ（Ａｂ）を含み、どちらでもない場合には、前記第２対のスイッチは前記第３ＡＣ幹線に接続された下部スイッチ（Ｂｂ）を含む、
ことを含むことを特徴とする方法。
【請求項８】
前記変調周期において、前記第１部分の時間（α）は前記第２部分の時間（β）に先行する請求項７に記載の方法。
【請求項９】
前記変調周期において、前記変調周期の残りは前記第１部分の時間（α）及び第２部分の時間（β）に従う請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
（技術分野)
この発明は、正確に制御されたパルス幅変調を使用して制御されたＤＣ電源を負荷に供給する直接ＡＣ・ＤＣマトリックスコンバータに関する。
【０００２】
（本発明の背景）
米国特許4,599,685と同様に、ここに同時に出願された共有の米国特許6,163,472において、直接の３相ＡＣ・ＤＣマトリックスコンバータは、ＡＣ電源と同相のシヌソイド波形としてＡＣ入力線間でＤＣ出力電流を同時に分配しながら、ＤＣモータの入力端子での所望の平均ＤＣ電圧波形を直接、合成する手順で制御されるスイッチを用いている。前記特許の直接ＤＣマトリックスコンバータと従来のＤＣ−ＰＷＭコンバータとの差は、従来のコンバータが電池とまったく同一の一定電圧のＤＣ電力を作り、その後、必要な時に、電圧の幾らかの部分を使用し、パルス幅変調により平均して正確なＤＣ電圧を合成し、前記出願では、ＡＣ入力電流のシヌソイド均衡及び力率１を保持しながら、所望電流での所望電圧はＡＣ幹線から直接、パルス幅変調により合成されることである。
【０００３】
前記出願のシステムでは、各スイッチはそれぞれの変調期間で入り切りされる。公知なように、電力スイッチの切換え損失は非電導と電導状態との間の移行の間にのみ発生し、そのため、切換え数を減少することはスイッチの電力損失を著しく減少させる。
【０００４】
（本発明の概要）
本発明の目的は、最小の切換え損失で、最小の計算（プロセッサステップ）で、ＤＣ電源及び電流の最小のリップルを供給する１０ｋＨｚほどの高さの変調周波数で、ＡＣ幹線での最小の歪み及び力率で、３相ＡＣ幹線から直接、ＤＣ電源のパルス幅変調合成を含んでいる。
【０００５】
この発明は、適切な手順で作動した時、同一又は近接のパルス幅変調期間の３つの部分からの２つのためＤＣマトリックスコンバータのすべてのスイッチが入れられると共にその状態のままでいられ、各パルス幅変調期間の２つの電圧生成部分及び１つの非電圧生成部分を含むという発見において予測されている。
【０００６】
この発明によれば、ＤＣマトリックス電力スイッチのスイッチオンの時間は、静止ｄｑ座標の前記ＡＣ幹線電圧の現在の瞬間位相と前記ＡＣ幹線のサイクルに及ぶ６相領域の進み及び遅れ境界との位相関係と共に、静止ｄｑ座標の３相のＡＣ幹線の瞬間の大きさＶに対する（前記ＤＣマトリックスコンバータにより供給される電圧を示す）瞬間の電圧命令信号Ｖ*の割合により決定される。
【０００７】
さらに本発明によると、位相関係はｄｑ量によって表わされ、三角法の角度合計関係を使用して、直交ｄｑ座標で表わされたＡＣ幹線の電圧とゼロの間にある不等式により識別される。
【０００８】
さらにまた本発明によると、パルス幅変調期間の各部分で使用されるスイッチ対は直交ＤＱ座標のＡＣ幹線電圧の成分間の関係により選択される。本発明は、単方向電流、両方向電流を、再生して又は再生なしで供給するＤＣマトリックスコンバータで実行されてもよい。
【０００９】
本発明の他の目的、特徴及び利点は、添付した図面に示されているように、その例示の実施例の以下の詳細な説明からより明らかとなるであろう。
【００１０】
（好適な実施例の説明）
図１を参照すると、ＤＣマトリックスコンバータ１８はＤＣモータ１９に電流を供給し、この実施例では、エレベータ車２２及び釣合いおもり２３にロープでつなぐことにより接続される滑車２０に機械的に接続されて示されている。ＤＣマトリックスコンバータ１８は選択的に各種対の３相ＡＣ幹線ａ，ｂ、ｃをコンバータｊ，ｋの出力端子に直接接続する。電圧は、例えば、エレベータが重負荷で上方に駆動されている時、端子ｊで正、端子ｋで負となり、従来の正電流は端子ｊから端子ｋへ流れ、又、例えば、エレベータが軽負で下方に駆動されている時、端子４は正、端子ｊは負となり、従来の正電流はｋからｊに流れ、これは「モータリング」と呼ばれる。エレベータが軽負荷で上方に、重負荷で下方に移動している時、又は減速している時はいつも、滑車２０は実際にモータ１９を駆動し、モータ１９が発電機として作動するようになっている。そのような場合には、モータ１９を流れる正電流は端子ｊ，ｋで電圧の極性と反対の極性となり、これは「回生」と呼ばれる。ＤＣマトリックスコンバータ１８は図１のＤＣマトリックスコンバータ制御器に供給される速度命令の大きさ及び方向、及びモータ１９がモータリングモード又は回生モードで作動しているかどうかにより適切にスイッチに接続する。
【００１１】
ここの例では、結局、所望な様式でＤＣマトリックスコンバータにモータ１９を駆動させる命令は伝統的なエレベータ作動コントローラ（図示せず）により供給され、滑車２０（又は場合によってはモータ１９）に結合される適切で伝統的なエンコーダ（図示せず）からの線３４上での信号に応じて伝統的な位置及び速度の変換回路により供給される線３２で実際の速度を減じる加算器３１への線３０に速度命令を供給する。線３７上の回路３３の位置出力は作動コントローラにフィードバックされ、所望の様式でエレベータを移動させる必要のある命令の連続性を決定するようになっており、すべてが周知なように、本発明の一部を形成しない。加算器３１の出力は伝統的な速度エラーへの信号線４０で比例積分利得回路４１を供給され、線４２でのその出力は加算器４３に与えられる電流命令Ｉ*を備えている。加算器４３は線４４上の実際のモータ電流を減じ、伝統的な電流センサ４５から得られ、線４６で電流エラー信号を供給する。電流エラー信号は回路５１の伝統的な比例積分利得で処理され、線５２のその出力は電圧命令Ｖ*を備えている。
【００１２】
本発明によると、静止ｄｑ座標において、入力ＡＣ幹線電圧ベクトルの大きさに対する電圧命令の大きさの割合は変調指数ｍ*を決定し、モータ１９のように、負荷への適用のため所望のＤＣ電圧を達成するため、ＡＣ入力幹線の電圧のパルス幅変調の間、スイッチオンの時間の期間を決定するために使用される。
【００１３】
ＡＣ幹線ａ，ｂ，ｃの電圧は静止ｄｑ座標の変換回路５６の伝統的な静止３相に供給され、公知なように、直交座標のＡＣ幹線の３相入力電圧３を規定する出力Ｖｄ，Ｖｑを供給する。線５７のＡＣ幹線Ｖの大きさは、単純に、伝統的な装置５８で実行されるＶｄ，Ｖｑの二乗の合計の平方根である。直交の大きさＶｄ，Ｖｑはまた伝統的なフェーズロックループ６３に与えられ、線６５及び６６の出力は、それぞれsineθ及びcosineθを示す信号である。これらは同期のｄｑ座標の変調指標ｍ*を静止ｄｑ座標の所望の変調指標成分ｍｑ，ｍｄに変換する回路６８に適用される。線７１，７２のｍｑ及びｍｄ信号は期間及び選択関数７３に与えられ、選択関数は選択された対又は組のスイッチを入れるべき期間を決定し、対又は組のスイッチが所定の瞬間にオンになり、ＤＣマトリックスコンバータ１８の出力端子ｊ，ｋでの所望のＤＣ電圧を合成するため必要なパルス幅変調を実行する。関数７３は以下により詳細に説明される。スイッチオンの時間の期間を示す信号、及び入れられるように選択された対のスイッチは、実時間で実際にパルスを計算する時限回路７８への線７７の主要部上で供給され、ＤＣマトリックスコンバータ１８への１２線７９の主要部上のゲート信号でスイッチを供給することにより所望の期間を実行するようになっている。時限回路は伝統的な転換方法によりスイッチを入り切りし、出力端子のそれぞれが常に回路ギャップを開放することなく、ＡＣ幹線に接続され、公知な電流制限の連続性を満たすようになっている。１つの転換例は、1992年、１月のIEEE Trans.Power Elec.のHolmes及びLipoによる「ＡＣ−ＡＣマトリックスコンバータ理論を使用して制御された整流器の実行」に示されている。
【００１４】
図１には示されていないが、本発明のＤＣマトリックスコンバータはＡＣ入力に亘る線間の静電容量を要求し、後述するスイッチ転換を支持する。これらは入力フィルタ８２内の直列の誘導子と共に含まれていてもよい。同様に、ＤＣマトリックスコンバータは、好ましくは、直列インダクタンス及び分流静電容量を有する出力フィルタ８３を備え、両方のフィルタは前述した適用において示されている。
【００１５】
ＤＣマトリックスコンバータ１８の１実施例は図２に示されている。ＡＣ幹線ａ，ｂ，ｃの各位相のため、図２の上部に２つのパワートランジスタスイッチがあり、図２の下部に２つのスイッチがある。図２の上部、at+，bt+，ct+での１つのスイッチはＡＣ幹線の対応するものから端子ｊを通ってモータ１９へ電流を伝え、対応する下部スイッチab+，bb+，cb+の１つはモータ１９から端子ｋを通ってＡＣ幹線の対応するものに電流を伝える。ここで例示の目的のため、端子ｉからモータ１９を通り端子ｋまで下方への電流の流れは正電流となると考えられる。負電流のため、負の下部スイッチab-，bb-，cb-の１つは、ＡＣ幹線の対応する１つから端子ｋ、モータ１９を通り、端子ｊまで電流を伝え、上部の負のスイッチat-，bt-，ct-の１つは端子ｊからＡＣ幹線の対応するものまで電流を伝える。
【００１６】
ＤＣマトリックスコンバータの作動の一般的な性質は図３に示されている。そこに、ＡＣ幹線のシヌソイド電圧Ｖａ，Ｖｂ，Ｖｃは時間に対して描かれている。図３には、図２でパワートランジスタスイッチat+，bt+...cb-を伝えるいろいろな組合せから起こる複数の異なる電流ベクトルｉ１，ｉ２...ｉ６も描かれている。これらは負電圧から正電圧に延びる垂直な矢印として表わす。それぞれの垂直な矢印は括弧に同一の支持を持つ水平矢印を伴い、対応する電流ベクトルが（後述する例ではサイクル毎に約５５回）切換えられ、入力命令が正（ｍ*＞０）の時はいつも出力端子で正電圧を作る（Ｖｊ＞Ｖｋ）。それぞれの場合には、矢印の上部は、ａ，ｂ又はｃで示されたスイッチを流れる電流として示され、指示Ａｔは、後述するように、電流が正又は負となるべきかどうかにより、トランジスタat+又はトランジスタat-のいずれかがその特定の時間に伝わることを示している。同様に、電流ベクトルｉ１のための指示Ｃｂは、電流がそれぞれ正又は負であるべきかどうかによりトランジスタcb+，cb-の１つが伝わることを示している。したがって、電流ベクトルｉ１のため、（後述するように、それが正又は負であるかどうか）はＡＣ幹線の位相ｃ及びＡＣ幹線の位相ａをそれぞれマトリックスの端子ｋ及びｊに接続することにより達成される。電流ベクトルｉ１はＶｃ＝０の点からＶａ＝０の点までの時間に存在可能である。
【００１７】
ＤＣマトリックスコンバータのための命令された変調指数ｍ*は、以下のように、ｄｑ座標の静止座標系に変換される。
ｍｄ＝ｍ*ｓｉｎθ
ｍｑ＝ｍ*ｃｏｓθ  ０＜θ＜２π
θ＝０は同期座標系のＡＣ幹線電圧のｑ軸に対応する（図１の６３〜６８）。
【００１８】
電流ｉ１〜ｉ６は出力端子でゼロではない電圧（Ｖｋに等しくないＶｊ）を発生させる実現可能な電流であり、一度に図２のスイッチの２つの選択動作により実現可能である。例えば、スイッチat+が図２のスイッチbb+と同時に動作した場合、これは図３に示されているような電流ｉ６となる。スイッチat+がcb+と同時に動作した場合、これは図３の電流ｉ１となる。at+がab+と同時に動作した場合、これは出力端子で作られた電圧に差がなく（Ｖｊ＝Ｖｋ）、端子ｊ，ｋと短絡し、電流はat+及びab+を循環し、ここではゼロベクトルとして定義されている。ＤＣ電圧の合成は、１０ｋＨｚのようなＡＣ幹線の周波数に対して非所に高い周波数でのパルス幅変調により達成され、１００μｓのような短い変調周期となる。それぞれの１００μｓの変調周期内で、（Ａｔ，Ｂｂ等の）第１対のスイッチは（「デューティ率」ないし「持続時間」として定義された）変調周期のある部分の間、伝え、（Ａｔ，Ｃｂ等の）第２対のスイッチはその変調周期のある部分の間、伝え、Ｂｔ，Ｂｂ等の同相に関連する１組のスイッチにより形成されたゼロベクトルは、後述するように残りの部分の間、伝える。
【００１９】
図４を参照すると、ＤＣマトリックスコンバータを制御するための方法論を示す空間ベクトル図は、後述するように、選択された対のスイッチを入れることになる各電流ベクトルｉ１〜ｉ６を含んでいる。電流ベクトルｉ１〜ｉ６は６相部分、ｓ＝０，．．．ｓ＝５を分離する境界である。各境界は１つの位相区域のための遅れ境界及び次の位相区域のための進み境界である。図４では、正の出力電圧が作られる場合（ｍ*＞０）について、特別のトルク電流基準ｉ*が、ｉ６が使用されると共にｉ１が使用される時の一点に存在する変調周期内に示されている。これは位相区域がゼロ（ｓ＝０）として定義されている。結果として生じる変調指数ｍ*及び関連量ｍｄ，ｍｑもまた示されている。図４に示されている。図４に示された変調周期については、１αとして定義された進み電流ベクトル（または境界）は電流ベクトルｉ６であり、１βとして定義された遅れ電流ベクトル（又は境界）は電流ベクトルｉ１である。基準ベクトルｉ*を近似するために、対応する電流ベクトル１α，１βについて対のスイッチが入れられるデューティ率ないし持続時間ｄα，ｄβは、基準ベクトルと、対応する進み及び遅れ電流ベクトル１α，１βと、の間の角度のサインに比例するものとする。各区域で使用されるデューティ率は、
ｄα＝ｍ*ｓｉｎ（π／３−φ）  ｄβ＝ｍ*ｓｉｎ（φ）  ０＜φ＜π／３
ｄ０＝１−ｄα−ｄβ
φ＝０及びφ＝π／３はそれぞれαベクトル及びβベクトルの角度位置に対応する。
【００２０】
さらに本発明によれば、切換え回数を決定するため、上記変調関数は、以下のように、各区域の三角法の角度合計関係を使用することによりｄｑ量によって表わされる。上式及びφ＝π／６＋θ−ｓπ／３であり、ｓが図４の区域で、０＜ｓ＜５であるという事実を使用して、
dα=m*sin{π/3-(π/6+θ-sπ/3)}=m*sin(π/6+sπ/3-θ)
=m*sin(π/6+sπ/3)cosθ-m*cos(π/6+sπ/3)sinθ
=sin(π/6+sπ/3)mq-cos(π/6+sπ/3)md
dβ=m*sin(π/6+θ-sπ/3)=m*sin(π/6-sπ/3+θ)
=m*sin(π/6-sπ/3)cosθ-m*cos(π/6-sπ/3)sinθ
=sin(π/6-sπ/3)mq+cos(π/6-sπ/3)md
と表わすことができる。
【００２１】
参照のため、各区域ｓ＝０からｓ＝５の、上式のサイン及びコサイン係数の値は下表で与えられる。
0004499300.tif 000002
【００２２】
以下の量が
0004499300.tif 000003
で定義される場合、変調関数（α及びβ衝撃係数）は下表で与えられた量による各区域で決定される。
0004499300.tif 000004
【００２３】
これは図５及び６の空間ベクトル図に示されている。したがって、両方のベクトルｄα及びｄβのためのデューティサイクルは、量ｍｑ，ｍ１及びｍ２により単独で決定され、図８のステップ１０１〜１０４に示されているような前式を使用してデジタル信号プロセッサで容易に計算可能である。
【００２４】
区域の始めの変調期間の間、αベクトルのための切換え時間は重要であり、βベクトルのための切換え時間は僅かとなるだろう。区域を中途では、αベクトルのための切換え時間はβベクトルの切換え時間に等しくなろう。区域の端部近くでは、βベクトルのためのオンタイムは重要となり、αベクトルのためのオンタイムは僅かとなるだろう。各変調期間の残りでは、ｄ０＝１−ｄαーｄβ（ゼロベクトルのための期間）であり、Ｂｔ，Ｂｂ等の同一のＡＣ幹線に関連する一対のスイッチはゼロベクトルを供給するように入れられ、それにより、スイッチの転換の最小数を使用しながら、出力電圧の大きさを調整する。αベクトルを伝わるように各種上部スイッチが入れられる時間は図９に示され、βベクトルを伝わる時間は図１０に示されている。αベクトルを伝わるように各種下部スイッチが入れられる時間は図１１に示され、βベクトルを伝わるようにそれらが入れられる時間は図１２に示されている。それぞれの量（ｍｑ，ｍ１，ｍ２）使用する時はＡＣ幹線入力電圧ベクトルがある区域を決定する必要があり、不平等試験により達成され、ｍ*が正か負かどうかを試験する。ｍ*＞０のための区域境界を定義する不平等は図７に示されている。そこに。Ｖｄ及びＶｑは静止座標の入力ＡＣ幹線に関する（図１の５６）。負の命令（ｍ*＜０）のため、電流ベクトルＩ*は図４に示されるそれからπラジアンずれている。以下の表は、上部及び下部α及びβスイッチを選択するのに使用する量を示している。
0004499300.tif 000005
【００２５】
そのため、テスト１０７及びステップ１０８〜１１１は、不等式が試験される前にｍ*の正負に対して適切にＶｄ’及びＶｑ’を確定する。図６から、区域０及び３において｜ｄβ｜＝ｍ２であり、以下の不等式によって確定される。
【００２６】
0004499300.tif 000006
0004499300.tif 000007
0004499300.tif 000008
これは図８の試験１１５に示されているようなデジタル信号プロセッサで容易に試験される。同様に、区域１及び４において｜ｄβ｜＝ｍ１であり、以下の不等式により定義される。
0004499300.tif 000009
0004499300.tif 000010
0004499300.tif 000011
これは図８の試験１１６で決定される。
【００２７】
残りの区域２及び５は、｜ｄβ｜＝ｍｑであり、除去処理を介して決定される（図８のテスト１１５及び１１６で負）。ｄβの記号は図８のテスト１１７〜１１９でＶｑの記号を試験することにより決定され、すなわち、図８のステップ１２０〜１２２に示されているように、Ｖｑ＜０の場合、ｄβ＝−ｄβである。
【００２８】
衝撃係数ｄαは図５に示すことにより容易に得られ、ｄαは図６のｄβに対して２π／３ラジアンずれている。このため、ｄαの決定は、上記不等式を試験する時に以下の代わりを使用することにより上記割当てと同一となる。
【００２９】
0004499300.tif 000012
これは、代わりをするステップ１２３及び１２４（図８）、及びステップ及び試験１１５〜１２２等を繰返すステップ及び試験１２５により達成される。
【００３０】
一度、オンタイムがα及びβベクトルのために決定されると、図４によりベクトルを作るためにどのスイッチが入れられるべきかを決定する必要がある。これは、ゼロでないベクトルのためのスイッチの決定と、それに続くゼロベクトルのためのスイッチ割当ての２つのステップの処理である。
【００３１】
上記デューティ率ないし持続時間が適用される位相（すなわち、スイッチ割り当て）は、電圧ベクトルがある区域により決定される。例えば、αベクトルおよびβベクトルについてのＤＣマトリックスコンバータでの上部電力スイッチのスイッチ割り当ては、図９及び１０に示されている。ベクトルがＢｔで表示された区域の１つにあった場合、スイッチ割り当てはＢｔになされる。図１０を参照すると、スイッチＢｔについて、区域ｓ＝１であるかｓ＝２であるかは以下の不等式を試験することにより、一度に判別することができる。
【００３２】
0004499300.tif 000013
βベクトルのための上部スイッチの残りの配列は、図７に示されたようにＶｑのサインを試験することにより、領域１及び２を除去後、決定され、Ｖｑ’＞０（試験１３１で肯定的）の場合、領域は０又は５で上部βスイッチはＡｔであり、Ｖｑ＜０（試験１３１で否定的）の場合、領域は３及び４で上部βスイッチはＣｔである。
【００３３】
αベクトルのための上部スイッチの配列は、図９に注目することにより、図１０のβベクトルのための上部スイッチ排列に対してπ／３ラジアンの位相のずれを容易に得ることができる。このため、αベクトルのための上部スイッチの決定は、以下の代わりの式が最初に成された場合（図１３のステップ１３５，１３６）、上記配列と同一になる。
Ｖｄ’＝１／２Ｖｄ’−√３Ｖｑ’／２
Ｖｑ’＝−１／２Ｖｑ’＋√３Ｖｄ’／２
これらの配列は図１３の試験及びステップ１３８に示されている。
【００３４】
αベクトル及びβベクトルのための下部スイッチ配列の決定は、２つのグループのための配列の間のπラジアンの位相のずれを除いて、上記したものと同一である。このため、決定は、以下の代わりの式を使用する時に上記したものと同一となる（図１３でステップ１４０，１４１）。
Ｖｄ”＝−Ｖｄ”
Ｖｑ”＝−Ｖｑ”
これらの配列は図１３のステップ及び試験１４３でなされる。
【００３５】
前述したように、ゼロベクトルｉ０は１組の同位相スイッチＡｔ，Ａｂ；Ｂｔ；Ｃｔ，Ｃｂにより出力端子ｊ，ｋの短絡として定義される。ゼロベクトルを表わすのに使用する組のスイッチの選択は同相モードの出力電圧に影響を及ぼす。それぞれのベクトルｉ１〜ｉ６の適用は、各出力端子ｊ，ｋとなり、ＡＣ幹線電圧Ｖａ，Ｖｂ又はＶｃの１つに接続される。負荷ＶＤに加えられる電圧差は出力位相電圧の差、Ｖｊ−Ｖｋであり、中性のシステムに関連する同相モードの電圧ＶＣＭは出力位相の数により分割された２つの出力線間電圧の合計、（Ｖｊ＋Ｖｋ）／２である。結果として生じる差及び各ベクトルにより作られた同相モードの電圧は下表で与えられる。
0004499300.tif 000014
【００３６】
0004499300.tif 000015
【００３７】
線間電圧Ｖａ，Ｖｂ及びＶｃはシヌソイドであるので、ＡＣサイクル上のゼロでないベクトル、ｉ１からｉ６により達成されるピークの同相モード電圧は
ＶＣＭ（peak）＝1/2√2/3VLL，０＜ωｔ≦２π
として容易に計算される。ＶＬＬは平方自乗平均線間電圧で、ωｔはラジアンでのＡＣ位相角である。対照的に、同一期間にゼロベクトルにより達成されたピークの同相モード電圧は、
ＶＣＭ（peak）＝√2/3VLL，０＜ωｔ≦２π
である。結果として、ゼロベクトルの識別力のない使用は、ゼロでないベクトルのためのそれの２倍のピークの同相モード電圧を発生させる。
【００３８】
しかし、ゼロベクトルはピークの同相電圧を減少させるような方法で選択可能である。例えば、ゼロベクトル（Ａｔ，Ａｂ）の使用は、
π／３≦ωｔ≦２π／３及び４π／３≦ωｔ≦５π／３
ωｔ＝０は線間電圧Ｖａのピークに対応し、最大の同相モード電圧は、
0004499300.tif 000016
により与えられ、
0004499300.tif 000017
に等しい。したがって、このゼロベクトルにより作られたピークの同相モード電圧は、ＡＣサイクルの間のその使用を制限することにより半分に減少される。全体のＡＣサイクルに亘りこの減少因子を実現するため、同様の制限が他のゼロベクトルに配置される。これは下表に要約され、図１４に示されている。
0004499300.tif 000018
【００３９】
ＳＷ０で表わされたゼロベクトルのためのスイッチ組の決定はＤＣマトリックスコンバータの上部及び下部グループの両方に適用される。電圧ベクトルがどの領域にあるかの決定は不等式試験により達成される。領域の境界を規定する不等式は図１４に示されている。ＳＷ０＝Ａである領域は以下の不等式により定義される（図１５の試験１３９で正の結果）。
0004499300.tif 000019
同様に、ＳＷ０＝Ｂは以下の不等式を試験することにより識別される（図１５の試験１４０で正の結果）。
0004499300.tif 000020
ＳＷ０＝Ｃは除去により決定される（図１５の試験１４０で負の結果）。
【００４０】
所望の場合、以下の置き換えがなされるとすれば、デューティ率を設定するためのアルゴリズムとの類似点に注目することによりプログラミングは簡略化される。
Ｖｄ＝Ｖｑ
Ｖｑ＝Ｖｄ
【００４１】
図１４及び１５に関連させて前述されたゼロベクトルスイッチの選択は、同時に出願された共有の米国特許No.6,166,930に開示されていると共にクレームされている。
【００４２】
各変調期間内で、いろいろな対及び組みのスイッチがαベクトル、βベクトル、及びゼロベクトルのために動作される順序は重要ではない。したがって、順序はα，β，ゼロ；β，α，ゼロ；β，ゼロ，α；又は他の順序であってもよい。別のスイッチが入れられ、ＡＣ幹線からその端子まで伝わるまで、ＡＣ幹線の１つと出力端子の１つの間を伝えるスイッチが閉じられないように拘束して、（図９〜１２及び１４とと共に）図４に示されたスイッチ対（α及びβ）及び組（ゼロベクトル）の関係は、本発明を実施することによりスイッチの転換が最小にされることを示している。例えば、スイッチＡｔは、αベクトルが（位相領域ｓ＝０の進み境界を有する）ｉ６である時、αベクトルの一部分として入れられ、各変調期間のβ部分の間、電流ベクトルｉ１のための対の一部分としてオンのままである。他方、スイッチＡｔは、位相領域ｓ＝０内の変調期間のそれぞれの中で、電流ベクトルｉ１の一部分として最初に入れられ、電流ベクトルｉ６の一部分としてオンのままであってもよい。そして、１つの変調期間でゼロベクトルスイッチ組がαスイッチ対とβスイッチ対の間で動作している場合でさえ、例えば、Ａｔスイッチは１つの変調期間の終わりにｉ６のために入れられ、次の変調期間の始めにｉ１のためオンのままであってもよい。したがって、従来技術で公知な３つのスイッチが変調期間毎に入れられるのとは対照的に、如何なる場合でも、２つのスイッチ変調期間毎に１値だけ入れられるだろう。したがって、ゼロでないベクトルを形成するためのスイッチの転換数は３分の１に減少される。同一の関係がゼロベクトルの転換のために存在する。
【００４３】
したがって、図４に示された空間ベクトル図に表わされた発明の空間ベクトルアプローチにより提供された転換の減少という利点は、同相モードの磁気構成部品の減少要求と組み合わされてもよく、前記米国特許No.6,166,938に示されている、ゼロベクトルのための適用の許容期間を短縮することにより実現される減少された同相モード電圧により提供される。ｍ*＞０のためのすべての許容可能なベクトルの組合せ戦略は下表で与えられる。
【００４４】
0004499300.tif 000021
【００４５】
図４を参照すると、各パルス幅変調周期内の区域０内の小さい位相角φで、スイッチＡｔはαベクトルＩ６に関して（スイッチＢｂと共に）比較的長時間オンとなり、βベクトルＩ１に関して（スイッチＣｂと共に）比較的短時間オンとなる。区域０内の大きい位相角φでは、反対のことが起こる。スイッチＡｔはαベクトルとβベクトルの両方に関連する部分の間、継続的にオンのままである。区域０の中央では、Ａｔスイッチがオンのままである時間が最長となり、図１６（ａ）のデューティ波形を生じさせる。図１６（ｂ）は、スイッチat,bt及びctについてのオンの時間の例示の設定を示し、図１６（ｃ）は結果として生じるであろう瞬間の（フィルタリングされていない理想的な）ＤＣ出力を示している。
【００４６】
計算が行われる順序（図８の１３及び１５）は本発明には不適切である。勿論、その対又は組が各変調期間に作動可能となる前に、各対又は組のための期間と同様にスイッチ選択（各対又は組）が知られなければならない。時限回路７８内の選択及び期間の使用は伝統的であり、ＡＣ−ＡＣマトリックスコンバータで使用されるのと実質的に同じである。
【００４７】
本発明は、両方の方向及び再生で負荷を適合するため、１２個のスイッチat+ at-,...cb+,cb-がある実施例において説明されている。しかし、本発明は、駆動力ツールのためのような再生なしの単一方向、又は他の適用において負荷を駆動するＤＣマトリックスコンバータで使用されてもよい。
【００４８】
本発明は、ｎ型で突抜け現象の絶縁ゲート二極式トランジスタ電力スイッチを使用して行われるように示されている。しかし、本発明はｐ型トランジスタ、又は、アンチパラレル対で接続された突抜け現象のない絶縁ゲート二極式トランジスタを使用して実行されてもよい。
【図面の簡単な説明】
【図１】本発明により制御されたＤＣマトリックスコンバータを使用するエレベータシステムの概略ブロック図である。
【図２】本発明により制御される通常のエミッタ、ＤＣマトリックスコンバータの概略図である。
【図３】本発明に関する電流ベクトルの指示を含むＡＣ幹線電圧の作図である。
【図４】本発明の原理を示す空間ベクトル図である。
【図５】サイクルの各種領域の本発明の各種パラメータを示す図である。
【図６】サイクルの各種領域の本発明の各種パラメータを示す図である。
【図７】本発明によりＤＣマトリックスを制御するために使用される不等式を示す空間ベクトル図である。
【図８】本発明によりスイッチオン期間を決定するための例示ルーティンの簡略した論理フロー図である。
【図９】各種スイッチが作動されるサイクルの領域を示す図である。
【図１０】各種スイッチが作動されるサイクルの領域を示す図である。
【図１１】各種スイッチが作動されるサイクルの領域を示す図である。
【図１２】各種スイッチが作動されるサイクルの領域を示す図である。
【図１３】ゼロでないベクトルスイッチ選択ルーティン（簡略化した例示）の論理フロー図である。
【図１４】ゼロベクトルを選択するために使用される不等式を示す空間ベクトル図である。
【図１５】例示したゼロベクトルスイッチ選択ルーティンの簡略化した論理フロー図である。
【図１６】本発明の原理を示す通常の位相ベースにおける一連の波形である。
【図１】
0004499300.tif 000022
【図２】
0004499300.tif 000023
【図３】
0004499300.tif 000024
【図４】
0004499300.tif 000025
【図５】
0004499300.tif 000026
【図６】
0004499300.tif 000027
【図７】
0004499300.tif 000028
【図８】
0004499300.tif 000029
【図９】
0004499300.tif 000030
【図１０】
0004499300.tif 000031
【図１１】
0004499300.tif 000032
【図１２】
0004499300.tif 000033
【図１３】
0004499300.tif 000034
【図１４】
0004499300.tif 000035
【図１５】
0004499300.tif 000036
【図１６】
0004499300.tif 000037