(57)【特許請求の範囲】
【請求項１】
電界効果型トランジスタのゲート電極に電気的に接続しうるパルス発生装置と、
前記電界効果型トランジスタの第１のソース・ドレイン領域に電気的に接続しうる第１の入力端子を有する第１の電流・電圧変換装置と、
前記電界効果型トランジスタの第２のソース・ドレイン領域に電気的に接続しうる第２の端子を一端に有し、断線と結線とを選択可能なスイッチと、
前記スイッチの他端に電気的に接続しうる第２の定電圧源と、を備え、
前記第２の定電圧源を用いて、前記第１の入力端子と前記第２の端子との間に電位差を形成し、
前記スイッチを断線した第１状態で、前記パルス発生装置を用いて、前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を前記ゲート電極に印加し、
前記第１状態における単パルス電圧の印加時に、前記第１の入力端子に流れる第１電流の時間変化を計測し、
前記第１電流の時間積分値から、前記電界効果型トランジスタの動作状態での反転層電荷量を導出し、
前記スイッチを結線した第２状態で、前記パルス発生装置を用いて、前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を前記ゲート電極に印加し、
前記第２状態における単パルス電圧の印加時に、前記第１の入力端子に流れる第２電流の時間変化を計測し、
前記第２電流の収束値から、前記電界効果型トランジスタの動作状態でのチャネル電流を求め、
前記チャネル電流および前記反転層電荷量から、キャリアの移動度を導出しうることを特徴とする半導体素子評価装置。
【請求項２】
電界効果型トランジスタのゲート電極に電気的に接続しうるパルス発生装置と、
前記電界効果型トランジスタの第１のソース・ドレイン領域に電気的に接続しうる第１の入力端子を有する第１の電流・電圧変換装置と、
前記第１の電流・電圧変換装置の第１の出力端子に電気的に接続しうる第１の定電圧源と、
前記電界効果型トランジスタの第２のソース・ドレイン領域に電気的に接続しうる第２の入力端子を有する第２の電流・電圧変換装置と、
前記第２の電流・電圧変換装置の第２の出力端子に電気的に接続しうる第２の定電圧源と、を備え
前記第１もしくは第２の定電圧源を用いて、前記第１の入力端子と前記第２の入力端子との間に電位差を形成し、
前記パルス発生装置を用いて、前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を、前記ゲート電極に印加し、
前記単パルス電圧の印加時において、前記第１の入力端子に流れる第１電流の時間変化を計測し、
前記単パルス電圧の印加時において、前記第２の入力端子に流れる第２電流の時間変化を計測し、
前記第１の電流と前記第２電流との代数差を２で割ることで求まる電流値から、前記電界効果型トランジスタの動作状態でのチャネル電流を導出し、
前記第１の電流と前記第２電流との代数和として求まる電流値の時間積分値から、前記電界効果型トランジスタの動作状態での反転層電荷量を導出し、
前記チャネル電流および前記反転層電荷量から、キャリアの移動度を導出しうることを特徴とする半導体素子評価装置。
【請求項３】
前記電界効果型トランジスタの半導体基板に電気的に接続しうる第３の定電圧源を備えることを特徴とする請求項１または２に記載の半導体素子評価装置。
【請求項４】
前記第１もしくは第２の電流・電圧変換装置の出力電圧を計測できる電圧計を備えることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子評価装置。
【請求項５】
電界効果型トランジスタのソース領域に電気的に接続された第１のソース・ドレイン用端子と、前記電界効果型トランジスタのドレイン領域に電気的に接続された第２のソース・ドレイン用端子と、の間に電位差を形成するステップと、
前記電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を、前記電界効果型トランジスタのゲート電極に印加するステップと、
前記単パルス電圧の印加時において、前記第１のソース・ドレイン用端子に流れるソース電流の時間変化を計測するステップと、
前記単パルス電圧の印加時において、前記第２のソース・ドレイン用端子に流れるドレイン電流の時間変化を計測するステップと、
前記ソース電流と前記ドレイン電流との代数差を２で割ることで求まる電流値から、前記電界効果型トランジスタの動作状態でのチャネル電流を導出するステップと、
前記ソース電流と前記ドレイン電流との代数和として求まる電流値の時間積分値から、前記電界効果型トランジスタの動作状態での反転層電荷量を導出するステップと、
前記チャネル電流および前記反転層電荷量から、キャリアの移動度を導出するステップとを備えることを特徴とする半導体素子評価方法。
【請求項６】
前記単パルス電圧のパルス幅は、10nsec以上0.1sec以下であることを特徴とする請求項５に記載の半導体素子評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型半導体素子の評価装置および半導体素子評価方法に係わる。
【背景技術】
【０００２】
MISFET（Metal-Insulator-Semiconductor  Field  Effect  Transistor）の微細化に伴い、ゲート絶縁膜として用いるSiO2の薄膜化が進んでいる。例えば、ゲート長が50nmを下回る世代のMISFETでは1nm以下のSiO2膜厚が必要と考えられている。
【０００３】
しかし、このようなSiO2薄膜においては、ゲート絶縁膜を通してのリーク電流の増大が問題となり、この対策としてSiO2と比較して誘電率の高い物質をゲート絶縁膜として用いる試みがなされている。
【０００４】
ここで、そのような高誘電率ゲート絶縁膜（所謂High-k絶縁膜）を実デバイスへ適用した場合には、MISFETのキャリア移動度がSiO2の場合と比較して異なることが知られている。従って、高集積化回路内でHigh-k絶縁膜を使いこなすためには、高誘電率材料に応じて異なるMISFETのキャリア移動度を正確に把握した上で、適切な設計をする必要がある。
【０００５】
ところが、High-k MISFETの移動度の評価は容易ではない。一般に、SiO2の場合と異なり、High-k絶縁膜中には、電荷を捕獲しうる準位が数多く存在する。従来の評価法（Split-CV法）では、ゲート電圧の印加によって膜中の準位が電荷を捕獲し帯電してしまう。このことが解析する上で悪影響を及ぼすため、正しい移動度を見積もることができない。
【０００６】
近年、High-k絶縁膜中の準位が電荷を捕獲しないように、ゲート電圧の印加時間を短く（パルス電圧を入力）し、正確な移動度を見積もる方法がいくつか提案されている（非特許文献１および２参照。）。
【非特許文献１】A.Kerber et al. “Direct Measurement of the Inversion Charge in MOSFETs : Application to Mobility Extraction in Alternative Gate Dielectrics”, Symp. on VLSI Tech., p.159 (2003)
【非特許文献２】D.V.Singh et al. “Ultra-fast Measurements of the Inversion Charge in MOSFETs and Impact on Measured Mobility in High-k MOSFETs”, Tech. Dig. of IEDM, p.863 (2004)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、これらの評価方法は、次に示す何れかの問題を抱えている。
【０００８】
まず、非特許文献１に代表される評価方法では、計測のために、“連続”パルスを印加することが必要である。
【０００９】
連続パルスを用いると、パルス電圧であってもゲート電圧の印加が電荷の捕獲を発生させてしまう。この問題は、周波数が高いほど顕著に現れる。また、測定精度を挙げるために、連続パルスの印加時間を長く設定すると、評価対象のMISFETの特性が変化もしくは破壊してしまう。従って正確な移動度の算出が難しかった。
【００１０】
次に、非特許文献２に代表される評価方法では、移動度の導出に必要となる反転層キャリア密度Nsと反転層シート抵抗率ρchとの測定系は異なる。
【００１１】
２つの物理量Nsとρchとを異なる測定系にて計測する場合、両物理量の厳密な対応関係が損なわれ、測定条件によるばらつきが大となり、結果として正確な移動度を見積もることができない。また、一方から他方の測定系へと移行する場合に時間と手間がかかる。
【００１２】
具体的に説明すると、ρch測定時では、ソース用端子はグランドに電気的に接続されている。従ってMISFET表面に形成される反転層の電位は、計測中に一定に保持されている。一方、Ns測定時では、ソース・ドレイン用端子は、互いに電気的に接続され、キャパシタを介してグラウンドに電気的に接続されている。従ってMISFET表面に形成される反転層の電位は計測中に変化してしまう。この結果、双方の測定時における反転層の電位環境は、異なるものとなる。
【００１３】
従って、High-k MISFETの移動度を正確に見積もるためには、上記の２つの問題を同時に解決した評価方法を構築することが必要であった。
【課題を解決するための手段】
【００１４】
本発明の半導体素子評価装置は、電界効果型トランジスタのゲート電極に電気的に接続しうるパルス発生装置と、電界効果型トランジスタの第１のソース・ドレイン領域に電気的に接続しうる第１の入力端子を有する第１の電流・電圧変換装置と、電界効果型トランジスタの第２のソース・ドレイン領域に電気的に接続しうる第２の端子を一端に有し、断線と結線とを選択可能なスイッチと、スイッチの他端に電気的に接続しうる第２の定電圧源と、を備え、第２の定電圧源を用いて、第１の入力端子と第２の端子との間に電位差を形成し、スイッチを断線した第１状態で、パルス発生装置を用いて、電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧をゲート電極に印加し、第１状態における単パルス電圧の印加時に、第１の入力端子に流れる第１電流の時間変化を計測し、第１電流の時間積分値から、電界効果型トランジスタの動作状態での反転層電荷量を導出し、スイッチを結線した第２状態で、パルス発生装置を用いて、電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧をゲート電極に印加し、第２状態における単パルス電圧の印加時に、第１の入力端子に流れる第２電流の時間変化を計測し、第２電流の収束値から、電界効果型トランジスタの動作状態でのチャネル電流を求め、チャネル電流および反転層電荷量から、キャリアの移動度を導出しうることを特徴とする。
【００１５】
本発明の半導体素子評価装置は、電界効果型トランジスタのゲート電極に電気的に接続しうるパルス発生装置と、電界効果型トランジスタの第１のソース・ドレイン領域に電気的に接続しうる第１の入力端子を有する第１の電流・電圧変換装置と、第１の電流・電圧変換装置の第１の出力端子に電気的に接続しうる第１の定電圧源と、電界効果型トランジスタの第２のソース・ドレイン領域に電気的に接続しうる第２の入力端子を有する第２の電流・電圧変換装置と、第２の電流・電圧変換装置の第２の出力端子に電気的に接続しうる第２の定電圧源と、を備え第１もしくは第２の定電圧源を用いて、第１の入力端子と第２の入力端子との間に電位差を形成し、パルス発生装置を用いて、電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を、ゲート電極に印加し、単パルス電圧の印加時において、第１の入力端子に流れる第１電流の時間変化を計測し、単パルス電圧の印加時において、第２の入力端子に流れる第２電流の時間変化を計測し、第１の電流と第２電流との代数差を２で割ることで求まる電流値から、電界効果型トランジスタの動作状態でのチャネル電流を導出し、第１の電流と第２電流との代数和として求まる電流値の時間積分値から、電界効果型トランジスタの動作状態での反転層電荷量を導出し、チャネル電流および反転層電荷量から、キャリアの移動度を導出しうることを特徴とする。
【００１６】
本発明の半導体素子評価方法は、電界効果型トランジスタのソース領域に電気的に接続された第１のソース・ドレイン用端子と、電界効果型トランジスタのドレイン領域に電気的に接続された第２のソース・ドレイン用端子と、の間に電位差を形成するステップと、電界効果型トランジスタを空乏状態から反転状態へと変化させる単パルス電圧を、電界効果型トランジスタのゲート電極に印加するステップと、単パルス電圧の印加時において、第１のソース・ドレイン用端子に流れるソース電流の時間変化を計測するステップと、単パルス電圧の印加時において、第２のソース・ドレイン用端子に流れるドレイン電流の時間変化を計測するステップと、ソース電流とドレイン電流との代数差を２で割ることで求まる電流値から、電界効果型トランジスタの動作状態でのチャネル電流を導出するステップと、ソース電流とドレイン電流との代数和として求まる電流値の時間積分値から、電界効果型トランジスタの動作状態での反転層電荷量を導出するステップと、チャネル電流および反転層電荷量から、キャリアの移動度を導出するステップとを備えることを特徴とする。
【発明の効果】
【００１７】
本発明は、単パルス測定が可能であり、かつ、反転層キャリア密度Nsと反転層シート抵抗率ρchとを同一測定系にて測定できる半導体素子評価装置および半導体素子評価方法を提供できる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の各実施の形態について図面を参照しながら説明する。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００１９】
（第１の実施の形態）
第１の実施の形態で電気的特性を評価する半導体素子は、図１に示すような、半導体基板１（例えばシリコン基板）の上にゲート絶縁膜２が設けられ、ゲート絶縁膜２の上にゲート電極３（例えば多結晶シリコン）が設けられ、ゲート電極３の両側の半導体基板１にソース領域４とドレイン領域５が設けられた、MIS型電界効果トランジスタ（以下、MISFETという）である。MISFETはN型MISFETとP型MISFETのいずれであってもよい。
【００２０】
半導体基板１は、Si、SiGe、Ge、歪Si等が挙げられる。
【００２１】
ゲート絶縁膜２は、シリコン酸化膜またはシリコン酸化膜よりも誘電率が高い絶縁膜材料（高誘電体絶縁膜）を用いる。高誘電体絶縁膜としては、例えば、Si3N4, Al2O3, Ta2O5, TiO2, La2O5, CeO2, ZrO2, HfO2, SrTiO3, Pr2O3等が挙げられる。また、ZrシリケートやHfシリケートのように、シリコン酸化物に金属イオンを混ぜた材料も有効であるし、それらの材料を組み合わせたものでもよい。具体的には、ZrSiO, HfSiO, LaSiO, ZrSiON, HfSiON, LaSiON等が挙げられる。
【００２２】
第１の実施の形態における半導体素子評価装置は、高誘電体絶縁膜を用いた半導体素子の評価に特に優れる。
【００２３】
第１の実施の形態における半導体素子評価装置の一例を図２に示す。
【００２４】
MISFET101のゲート電極には、パルス発生装置102を電気的に接続する。MISFET101の基板には、定電圧源103を電気的に接続する。MISFET101のドレイン領域には、結線と断線とを選択することのできるスイッチ104を介して定電圧源105を電気的に接続する。MISFET101のソース領域には、電流・電圧変換装置106を電気的に接続する。電流・電圧変換装置106の出力電圧は、オシロスコープ（電圧計）104により計測する。
【００２５】
無論、装置やMISFETは、入力端子、出力端子、ゲート電極端子、ソース端子、ドレイン端子、基板端子等の端子を介して電気的に接続されている。
【００２６】
このとき、オシロスコープ104の応答速度は、電流・電圧変換装置106の応答速度よりも速いことが望ましい。具体的には、10倍以上である。
【００２７】
電流・電圧変換装置106としては、例えばKeithlay社製Model428を用いることができる。
【００２８】
定電圧源103は、任意の装置だが、これを用いると、MISFET101の基板に任意の電圧を印加することができる。これにより、任意の基板バイアス条件下での移動度の評価が可能となる。無論、定電圧源103によって電圧値0Vを印加することもでき、この場合は基板バイアスがかからない下での移動度の評価が可能となる。
【００２９】
以下では、第１の実施の形態における半導体素子評価装置を利用した半導体素子評価方法の一例を、図２のMISFET101がN型MISFETの場合を例として記す。
【００３０】
まず、定電圧源105は絶対値の小さな正の電圧Vdを発生するように設定する（例えばVd=+10mV）。
【００３１】
図３にMISFETの移動度を導出する手続きを示す。ステップS102，S103，S104，S105の複数のステップにより構成される反転層キャリア密度Nsを見積もる一連の手続きと、ステップS106，S107，S108，S109の複数のステップにより構成されるチャネルシート抵抗率ρchを見積もる一連の手続きは、どちらを先に実施してもよい。以下では各ステップについて詳しく述べる。
【００３２】
○ステップS101：図２のパルス発生装置102からMISFET101のゲート電極へ印加するパルス電圧の波形を決定する。パルス電圧は、MISFET101空乏状態から反転状態へと変化させる波形を為す。
【００３３】
図４は、パルス波形の一例である。
【００３４】
図４に示すように、一定電圧で、パルスをゲート電極に印加している。印加時間以外では、ゲート電圧は常に基準電圧に保持されている。基準電圧を印加している間はMISMETの反転層が完全に消失した状態、すなわち空乏状態であることが必須である。従って基準電圧の電圧値はMISFETの閾値よりも低い電圧値であることが必要で、例えば-1Vでよい。高電圧を印加する時間範囲内でMISFETは反転状態になる。この高電圧の電圧値はMISFETの閾値よりも高い値に設定する必要があり、電圧値を変えることで反転状態の強さを制御することができる。
【００３５】
また、パルス波形は図５に示すような形状でもよい。
【００３６】
図５に示すように、基準電圧に比して低い電圧を一定に印加した後、基準電圧に比して高い電圧を一定に印加している。一定時間パルスをゲート電極に入力する時間以外ではゲート電圧は常に基準電圧に保持されている。基準電圧は任意の電圧値を設定することができ、例えば0Vでよい。高電圧を印加する時間の範囲内でMISFETは反転状態になる。この高電圧の電圧値はMISFETの閾値よりも高い値に設定する必要があり、電圧値を変えることで反転状態の強さを制御することができる。低電圧を印加する時間の範囲内でMISFETは反転層が完全に消失した状態、すなわち空乏状態であることが必須である。従って低電圧の電圧値はMISFETの閾値よりも低い電圧値であることが必要で、例えば-1Vでよい。
【００３７】
図５に示すパルス波形を用いることは、図４のパルス形状を用いることに比べて以下の利点がある。
【００３８】
パルス電圧を印加する時間の以外の間はゲート電圧を常に基準電圧に保持するため、図４、５いずれのパルス波形を用いる場合でも、絶縁膜中の準位の荷電状態は基準電圧によって制御することができる。図４のパルス波形の場合には基準電圧は閾値以下であることが要請され任意に設定することができないのに対して、図５のパルス波形の場合には任意である。従って図５のパルス波形を用いることで、例えば前記の準位の荷電状態と移動度の相関を詳細に調べることが可能となる。
【００３９】
図４および図５のパルス波形において、高電圧を印加する時間（パルス幅）が長すぎると高電圧の印加によって絶縁膜中の準位が電荷を捕獲し帯電するため、パルス幅の上限は電荷が捕獲される特徴的時間で規定される。一方で、MISFETのチャネルを流れる電流を電流・電圧変換装置106を通してオシロスコープ107で計測するには、電流・電圧変換装置の応答速度に応じたある一定時間の間、高電圧を印加したまま保持する必要がある。電流・電圧変換装置の応答速度は変換装置内部のOPアンプの帰還ループで決まり、帰還ループに抵抗（R）とキャパシタ（C）を並列に用いると、特徴的な応答時間はRCとなり、これがパルス幅の下限を規定する。
【００４０】
従ってパルス幅は前記の上下限内であることが望ましい。
【００４１】
例えば、High-k絶縁膜では、電荷の捕獲の特徴的時間が0.1sec以下であり、帰還ループに1kΩの抵抗と10pFのキャパシタを並列に用いる場合には、パルス幅は10nsec以上0.1sec以下が望ましく、100nsec以上1μs以下がより望ましい。
【００４２】
特に、窒化ハフニウムシリケートでは、電荷の捕獲の特徴的時間が100μsecであり、帰還ループに1kΩの抵抗と10nFのキャパシタを並列に用いる場合には、パルス幅は10μsec以上100μsecが望ましい。
【００４３】
また、図５のパルス波形において、低電圧を印加する時間が長すぎると、低電圧の印加によって絶縁膜中の準位が電荷を放出し帯電する。一方で、電流・電圧変換装置がMISFETの反転状態の変化に追随するためには、前記の電流・電圧変換装置の応答速度に応じたある一定時間の間、低電圧を印加したまま保持する必要がある。
【００４４】
従って、低電圧を印加する時間は、高電圧を印加する時間と同程度にすることが望ましい。
【００４５】
なお、図４および図５においては、便宜上、パルスは矩形状として示したが、無論、通常の周辺回路の影響の範囲内で、矩形状の立ち上がりは傾斜していても良いし、矩形状の角は曲線状であっても良い。
【００４６】
○ステップS102，103，S104，S105：反転層キャリア密度Nsを見積もるための一連の手続きについて述べる。
【００４７】
ステップS102：スイッチ104をOFF（断線状態）にする。
【００４８】
ステップS103：パルス発生装置102からMISFET101のゲート電極へステップS101で決定した電圧パルスを入力する。図４あるいは図５に示すパルス波形を単パルスとして入力する。
【００４９】
ここで、絶縁膜中の準位の荷電状態を基準電圧によって制御するには、基準電圧に保持する時間が前期の準位が電荷を捕獲する特徴的時間よりも十分に長ければよい。従って、図４あるいは図５に示すパルス波形を捕獲に関する特徴的時間を下限とした間隔で、単パルスを複数回にわたって印加してもよい。
【００５０】
単パルスを複数回印加することで、後述のステップS104において、電流・電圧変換装置106の出力電圧をオシロスコープ107で数値的に平均化しノイズの影響を低減する効果がある。
【００５１】
例えば、High-k絶縁膜の場合、典型的に100μsec以上で前期の準位の荷電状態は十分に平衡状態に達する。このため、複数回にわたって単パルスを印加する際、その印加間隔は、100μsec以上採ることが好ましい。
【００５２】
特に、窒化ハフニウムシリケートの場合、典型的には1secで前期の準位の荷電状態は十分に平衡状態に達する。このため、複数回にわたって単パルスを印加する際、その印加間隔は、1sec以上採ることが好ましい。
【００５３】
ステップS104：パルス電圧の入力に応じた、ソース電流を、電流・電圧変換装置106により電圧信号によって変換し、この電圧信号をオシロスコープ107で計測する。オシロスコープ107の計測した電圧の時間変化は、電流・電圧変換装置106の変換率に基づきソース電流（Is）の時間変化に換算する。ここでIsは電流・電圧変換装置からソース端子に電流が流れる方向を正の符号として定義する。ソース電流の時間変化は典型的には図６のようになる。高電圧の印加されている時間内（パルス幅の間）で、ソース電流は最大値を示した後にゼロに収束する。
【００５４】
ステップS105：図６に示したソース電流は、反転層が形成される過程でソース領域から反転層へ流入する電荷の流れである。そこでパルス幅の時間内でソース電流を時間積分することで反転層の総電荷量Qinvが求まる。反転層キャリア密度Nsは、Ns=Qinv/(eWL)によって求まる。ここでeは素電荷、WはMISFET101のゲート幅、LはMISFET101のゲート長である。
【００５５】
なお、ステップS105の後に、定電圧源105で設定した電圧Vdの影響を考慮して、反転層キャリア密度Nsを補正するステップを行っても良い。このステップにより、測定精度をさらに挙げることができる。
【００５６】
補正の方法の一例を、以下で具体的に示す。定電圧源103をVdだけ電圧を低く設定し、パルス波形は高電圧の電圧値がVdだけ低い新たな形状を設定し、ステップS102，103，S104，S105の一連の手続きを再度実施する。この新たな条件下での反転層キャリア密度をNs’として、前記の反転層キャリア密度Nsとの平均(Ns+Ns’)/2をVdの影響を考慮した補正後の反転層キャリア密度とすることができる。
【００５７】
○ステップS106，S107，S108，S109：チャネルシート抵抗率ρchを見積もるための一連の手続きについて述べる。
【００５８】
ステップS106：スイッチ104をON（結線状態）にする。
【００５９】
ステップS107：パルス発生装置102からMISFET101のゲート電極へステップS101で決定した電圧パルスを入力する。図４あるいは図５に示すパルス波形を単パルスとして入力する。
【００６０】
ここで、絶縁膜中の準位の荷電状態を基準電圧によって制御するには、基準電圧に保持する時間が、前記の準位が電荷を捕獲する特徴的時間よりも十分に長ければよい。従って、図４あるいは図５に示すパルス波形を捕獲に関する特徴的時間を下限とした間隔で、単パルスを複数回にわたって印加してもよい。
【００６１】
単パルスを複数回印加することで、後述のステップS108において、電流・電圧変換装置106の出力電圧をオシロスコープ107で数値的に平均化しノイズの影響を低減する効果がある。
【００６２】
例えば、High-k絶縁膜の場合、典型的には100μsec以上で前期の準位の荷電状態は十分に平衡状態に達する。このため、複数回にわたって単パルスを印加する際、その印加間隔は、100μsec以上採ることが好ましい。
【００６３】
特に、窒化ハフニウムシリケートの場合、典型的には1secで前期の準位の荷電状態は十分に平衡状態に達する。このため、複数回にわたって単パルスを印加する際、その印加間隔は、1sec以上採ることが好ましい。
【００６４】
ステップS108：パルス電圧の入力に応じた、ソース電流を、電流・電圧変換装置106により電圧信号によって変換し、この電圧信号をオシロスコープ107で計測する。オシロスコープ107の計測した電圧の時間変化は、電流・電圧変換装置106の変換率に基づきソース電流（Is）の時間変化に換算する。ここでIsは電流・電圧変換装置からソース端子に電流が流れる方向を正の符号として定義する。ソース電流の時間変化は典型的には図７のようになる。高電圧の印加されている時間内（パルス幅の間）で、電流は一定値Ichに収束する。
【００６５】
ステップS109：ステップS108のIchは、MISFET101のチャネルを流れる電流である。チャネルシート抵抗率ρchはρch=(Vd/Id)(W/L)によって求まる。
【００６６】
○ステップS110：移動度μeffはμeff=1/(eρchNs)によって導く。
【００６７】
移動度はMISFETの反転状態の強さに依存して変化する物理量である。反転状態の強さは、ゲート電極へ印加するパルス電圧の高電圧の電圧値によって一意に定まる。従ってMISFETの反転状態の変化に応じた移動度の変化を評価する必要がある場合は、ステップS101に戻り、再度、高電圧の電圧値を適宜変更し、ステップS102，S103，S104，S105，S106，S107，S108，S109，S110の手続きを繰り返せばよい。
【００６８】
典型的な評価結果の一例を図８および図９に示す。図８は、ゲート酸化膜がシリコン酸化物の場合である。図９は、ゲート酸化膜が高誘電率材料のひとつである窒化ハフニウムシリケート（HfSiON）の場合である。図８および図９において、縦軸は移動度、横軸はMISFETの反転状態の強さを表す指標である実効垂直電界である。実効垂直電界が強いほど反転状態は強い。
【００６９】
ゲート絶縁膜がシリコン酸化物の場合（図８）は、従来の評価法（Split-CV法）に基づく結果と、本発明に基づく結果は極めてよい一致を示している。ゲート絶縁膜中の電荷を捕獲しうる準位の数が少ないシリコン酸化物の場合には、従来のSplit-CV法によって十分正確に移動度を見積もることができることが知られている。これから、第１の実施の形態の半導体素子評価装置もしくは半導体素子評価方法を用いて、移動度が正確に導出されることがわかる。
【００７０】
一方、ゲート絶縁膜が高誘電率材料のひとつである窒化ハフニウムシリケート（HfSiON）の場合（図９）には、従来のSplit-CV法に基づく結果と、本発明に基づく結果の間には差が見られる。さらに、従来のSplit-CV法に基づく結果は、ばらつきがあるのに対し、本発明に基づく結果は、いずれも同様の結果が得られた。
【００７１】
これは窒化ハフニウムシリケートのようにゲート絶縁膜中に電荷を捕獲しうる準位が多数存在する場合には、これらの準位の影響により従来のSplit-CV法では移動度を正しく見積もることができないのに対して、本発明の評価装置を用いることで前記の準位による影響を受けることなく移動度を正確に見積もることができることを示している。
【００７２】
第１の実施の形態によれば、“単”パルスをゲート電極に印加し移動度を見積もることができる。従ってMISFET101内のゲート絶縁膜の荷電状態がゲート電圧の印加によって乱されることを十分に抑制できる。
【００７３】
また、第１の実施の形態によれば、Nsとρchの両方を、同一の測定系を用い、同一の波形のパルス電圧をゲート電極に入力することで移動度を見積もることができる。従って厳密な対応関係をもったNsとρchから導き出される移動度は非常に精度が高いという利点がある。
【００７４】
（第２の実施の形態）
第２の実施の形態で電気的特性を評価する半導体素子については、第１の実施形態と同様である。
【００７５】
第２の実施の形態における半導体素子評価装置は、高誘電体絶縁膜を用いた半導体素子の評価に特に優れる。
【００７６】
第２の実施の形態における半導体素子評価装置の一例を図１０に示す。
【００７７】
MISFET201のゲート電極には、パルス発生装置202を電気的に接続する。MISFET201の基板には、定電圧源203を電気的に接続する。MISFET201のソース領域には、電流・電圧変換装置204を電気的に接続する。電流・電圧変換装置204の入力端子の電位は、定電圧源205によって決定する。MISFET201のドレイン領域には、電流・電圧変換装置206を電気的に接続する。電流・電圧変換装置206の入力端子の電位は、定電圧源207によって決定する。電流・電圧変換装置204と電流・電圧変換装置206の出力電圧は、複数の計測端子を有するオシロスコープ（電圧計）208により同時に計測する。
【００７８】
無論、装置やMISFETは、入力端子、出力端子、ゲート電極端子、ソース端子、ドレイン端子、基板端子等の端子を介して電気的に接続されている。
【００７９】
このとき、電流・電圧変換装置204と電流・電圧変換装置206について、応答速度と増幅率は、等しいことが望ましい。具体的には、プラスマイナス15%までが好ましい。より好ましくは、プラスマイナス1%である。
【００８０】
オシロスコープ（電圧計）208の応答速度は、電流・電圧変換装置204および電流・電圧変換装置206の応答速度よりも速いことが望ましい。具体的には、10倍以上である。
【００８１】
電流・電圧変換装置204と定電圧源205の機能を同時に兼ね備えた装置や、電流・電圧変換装置206と定電圧源207の機能を同時に兼ね備えた装置として、例えばKeithlay社製Model428を用いることができる。
【００８２】
定電圧源203は、任意の装置だが、これを用いると、MISFET201の基板に任意の電圧を印加することができる。これにより、任意の基板バイアス条件下での移動度の評価が可能となる。もちろん定電圧源203によって電圧値0Vを印加することもでき、この場合は基板バイアスがかからない下での移動度の評価が可能となる。
【００８３】
以下では、第２の実施の形態における半導体素子評価装置を利用した半導体素子評価方法の一例を、図１０のMISFET201がN型MISFETの場合を例として記す。
【００８４】
まず、ソース端子とドレイン端子に電位差を形成する。具体的には、定電圧源205を用いて、MISFET201のソース領域に接続したソース端子に電圧を印加する。同様に、定電圧源207を用いて、MISFET201のドレイン領域に接続したドレイン端子に電圧を印加する。
【００８５】
典型的には、定電圧源205は0Vとしてソース端子には電圧を印加せず、定電圧源207によって絶対値の小さな正の電圧（例えばVd=+10mV）をドレイン端子に印加する。
【００８６】
なお、特殊な場合として、何らかの事情でドレイン端子がソース端子と比較して電気的性質に不具合をかかえており、ドレイン端子に定電圧源207によって電圧を印加することに問題があるような場合には、定電圧源207を0Vとしてドレイン端子には電圧を印加しないようにし、定電圧源205によって絶対値の小さな正の電圧（例えばVd=+10mV）をソース端子に印加することで、移動度の評価は可能となる。従って定電圧源205と定電圧源207を同時に具備することによって、このような電気的特性が特殊なMISFETを評価することも可能となる利点がある。
【００８７】
上記の特殊な場合の具体例としては、ドレイン領域と基板との間のPN接合に不良を有する、あるいはドレイン領域とゲート電極の間の絶縁性に不良を有するMISFETである。またドレイン領域を形成する不純物元素と基板中の不純物元素とが同型の（PN接合をなさない）MISFETである。またドレイン領域と基板とが金属半導体接合（ショットキー接合）をなすMISFET等である。
【００８８】
図１１にMISFETの移動度を導出する手続きを示す。ステップS204，S205の２つのステップにより構成される反転層キャリア密度Nsを見積もる連続した手続きと、ステップS206，S207の２つのステップにより構成されるチャネルシート抵抗率ρchを見積もる連続した手続きは、どちらを先に実施してもよい。以下では各ステップについて詳しく述べる。
【００８９】
○ステップS201：図１０のパルス発生装置202からMISFET201のゲート電極へ入力するパルス電圧の波形を決定する。
【００９０】
詳細は、下記に示す箇所以外は、ステップS101と同様である。
【００９１】
図４および図５のパルス波形において、高電圧を印加する時間（パルス幅）が長すぎると高電圧の印加によって絶縁膜中の準位が電荷を捕獲し帯電するため、パルス幅の上限は電荷が捕獲される特徴的時間で規定される。一方で、MISFETのチャネルを流れる電流を電流・電圧変換装置204と電流・電圧変換装置206を通してオシロスコープ208で計測するには、電流・電圧変換装置の応答速度に応じたある一定時間の間、高電圧を印加したまま保持する必要がある。電流・電圧変換装置の応答速度は変換装置内部のOPアンプの帰還ループで決まり、帰還ループに抵抗（R）とキャパシタ（C）を並列に用いると、特徴的な応答時間はRCとなり、これがパルス幅の下限を規定する。
【００９２】
○ステップS202：パルス発生装置202からMISFET201のゲート電極へステップS201で決定した電圧パルスを入力する。図４あるいは図５に示すパルス波形を単パルスとして入力する。
【００９３】
ここで、絶縁膜中の準位の荷電状態を基準電圧によって制御するには、基準電圧に保持する時間が前期の準位が電荷を捕獲する特徴的時間よりも十分に長ければよい。従って、図４あるいは図５に示すパルス波形を捕獲に関する特徴的時間を下限とした間隔で、単パルスを複数回にわたって印加してもよい。
【００９４】
単パルスを複数回印加することで、後述のステップS203において、電流・電圧変換装置204および電流・電圧変換装置206の出力電圧をオシロスコープ208で数値的に平均化しノイズの影響を低減する効果がある。
【００９５】
例えば、High-k絶縁膜の場合、典型的には100μsec以上で前期の準位の荷電状態は十分に平衡状態に達する。このため、複数回にわたって単パルスを印加する際、その印加間隔は、100μsec以上採ることが好ましい。
【００９６】
特に、窒化ハフニウムシリケートの場合、典型的には1secで前期の準位の荷電状態は十分に平衡状態に達する。このため、複数回にわたって単パルスを印加する際、その印加間隔は、1sec以上採ることが好ましい。
【００９７】
○ステップS203：パルス電圧の入力に応じた、ソース電流とドレイン電流を、電流・電圧変換装置204と電流・電圧変換装置206により電圧信号によって変換し、これらの電圧信号をオシロスコープ208で計測する。オシロスコープ208の計測した電圧の時間変化は、電流・電圧変換装置204と電流・電圧変換装置206の変換率に基づきソース電流（Is）とドレイン電流（Id）の時間変化に換算する。ここでIsとIdは電流・電圧変換装置からソース端子とドレイン端子それぞれに電流が流れる方向を正の符号として定義する。電流の時間変化は典型的には図１２のようになる。高電圧の印加されている時間内（パルス幅の間）で、ソース電流とドレイン電流は極小値を示した後にそれぞれ異なる一定電流値に収束する。
【００９８】
○ステップS204，205：反転層キャリア密度Nsを見積もるための手続きについて述べる。
【００９９】
ステップS204：−(Id＋Is)を計算し時間変化をプロットすると図１３のようになる。
【０１００】
ステップS204：図１３に示した−(Id＋Is)は、反転層が形成される過程でソース領域とドレイン領域から反転層へ流入する電荷の流れである。パルス幅の時間内で−(Id＋Is)を時間積分することで反転層の総電荷量Qinvが求まる。反転層キャリア密度Nsは、Ns=Qinv/(eWL)によって求まる。ここでeは素電荷、WはMISFET101のゲート幅、LはMISFET101のゲート長である。
【０１０１】
○ステップS206，S207：チャネルシート抵抗率ρchを見積もるための一連の手続きについて述べる。
【０１０２】
ステップS206：(Id−Is)/2を計算し時間変化をプロットすると図１４のようになる。(Id−Is)/2は、高電圧の印加されている時間内（パルス幅の間）で、一定値Ichに収束する。
【０１０３】
ステップS207：ステップS206のIchは、MISFET101のチャネルを流れる電流である。チャネルシート抵抗率ρchはρch=(Vd/Id)(W/L)によって求まる。
【０１０４】
○ステップS208：移動度μeffはμeff=1/(eρchNs)によって導く。
【０１０５】
移動度はMISFETの反転状態の強さに依存して変化する物理量である。反転状態の強さは、ゲート電極へ印加するパルス電圧の高電圧の電圧値によって一意に定まる。従ってMISFETの反転状態の変化に応じた移動度の変化を評価する必要がある場合は、ステップS201に戻り、再度、高電圧の電圧値を適宜変更し、ステップS202，S203，S204，S205，S206，S207，S208の手続きを繰り返せばよい。
【０１０６】
典型的な評価結果の一例を図１５および図１６に示す。図１５は、ゲート酸化膜がシリコン酸化物の場合である。図１６は、ゲート酸化膜が高誘電率材料のひとつである窒化ハフニウムシリケート（HfSiON）の場合である。図１５および図１６において、縦軸は移動度、横軸はMISFETの反転状態の強さを表す指標である実効垂直電界である。実効垂直電界が強いほど反転状態は強い。
【０１０７】
ゲート酸化膜がシリコン酸化物の場合（図１５）は、従来の評価法（Split-CV法）に基づく結果と、本発明に基づく結果は極めてよい一致を示している。ゲート絶縁膜中の電荷を捕獲しうる準位の数が少ないシリコン酸化物の場合には、従来のSplit-CV法によって十分正確に移動度を見積もることができることが知られている。これから、第２の実施の形態の半導体素子評価装置もしくは半導体素子評価方法を用いて、移動度が正確に導出されることがわかる。
【０１０８】
一方、ゲート絶縁膜が高誘電率材料のひとつである窒化ハフニウムシリケート（HfSiON）の場合（図１６）には、従来のSplit-CV法に基づく結果と、本発明に基づく結果の間には差が見られる。さらに、従来のSplit-CV法に基づく結果は、ばらつきがあるのに対し、本発明に基づく結果は、いずれも同様の結果が得られた。
【０１０９】
これは窒化ハフニウムシリケートのようにゲート絶縁膜中に電荷を捕獲しうる準位が多数存在する場合には、これらの準位の影響により従来のSplit-CV法では移動度を正しく見積もることができないのに対して、本発明の評価装置を用いることで前記の準位による影響を受けることなく移動度を正確に見積もることができることを示している。
【０１１０】
第２の実施の形態によれば、“単”パルスをゲート電極に印加し移動度を見積もることができる。従ってMISFET101内のゲート絶縁膜の荷電状態がゲート電圧の印加によって乱されることを十分に抑制できる。
【０１１１】
また、第２の実施の形態によれば、Nsとρchの両方を、同一の測定系を用い、同一の波形のパルス電圧をゲート電極に入力することで移動度を見積もることができる。従って厳密な対応関係をもったNsとρchから導き出される移動度は非常に精度が高いという利点がある。
【０１１２】
第２の実施の形態によれば、第１の実施の形態に比して、以下の利点がある。
【０１１３】
三極間動作状態のMISFETではソース端子とドレイン端子の間での微小な電位差の影響により反転層キャリア密度はチャネル内で空間的に不均一であることが知られている。公知の評価方法では、ソース端子とドレイン端子が同電位の状況下での反転層キャリア密度を見積もっているため、反転層キャリア密度の空間的不均一性を無視した近似的な移動度しか導出することができない。従って、厳密な移動度評価が求められる場合には公知の評価方法で導出した反転層キャリア密度は何らかの方法で電位差の影響を考慮したものに補正する必要がある。
【０１１４】
一方で、第２の実施の形態によれば、三極管動作状態の反転層キャリア密度を直接的に見積もるため、追加的な補正の必要がなく、空間的不均一性を考慮した正確な移動度評価が可能となる。
【０１１５】
また、第２の実施の形態によれば、第１の実施の形態に比して、以下の利点がある。
【０１１６】
第１の実施の形態では、Nsとρchそれぞれを見積もるための計測を図２のスイッチ104を切り替えて２回実施する必要がある。これに対し、第２の実施の形態では、１回の計測によりNsとρch両方を同時に見積もることができる。
【０１１７】
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
【図面の簡単な説明】
【０１１８】
【図１】MIS型電界効果トランジスタの一般的な構造を示す断面断面図。
【図２】第１の実施の形態にかかる半導体素子評価装置の一例を示す回路図。
【図３】第１の実施の形態にかかる半導体素子評価方法の一例を示すフローチャート。
【図４】移動度の導出をするためにゲート電極に印加するパルス電圧の波形の一例を説明する図。
【図５】移動度の導出をするためにゲート電極に印加するパルス電圧の波形の一例を説明する図。
【図６】反転層キャリア密度を見積もるため計測するソース電流の時間変化を示す図。
【図７】チャネルシート抵抗率を見積もるため計測するソース電流の時間変化を示す図。
【図８】従来の評価方法および第１の実施の形態の評価方法を用いて導出した、シリコン酸化物を絶縁膜とするMISFETの移動度を比較する図。
【図９】従来の評価方法および第１の実施の形態の評価方法を用いて導出した、高誘電率材料を絶縁膜とするMISFETの移動度を比較する図。
【図１０】第１の実施の形態にかかる半導体素子評価装置の一例を示す回路図。
【図１１】第１の実施の形態にかかる半導体素子評価方法の一例を示すフローチャート。
【図１２】パルス電圧の印加に応じた、ソース電流とドレイン電流の時間変化を示す図。
【図１３】反転層キャリア密度を見積もるため利用する電流の時間変化を示す図。
【図１４】チャネルシート抵抗率を見積もるために利用する電流の時間変化を示す図。
【図１５】従来の評価方法および第２の実施の形態の評価方法を用いて導出した、シリコン酸化物を絶縁膜とするMISFETの移動度を比較する図。
【図１６】従来の評価方法および第２の実施の形態の評価方法を用いて導出した、高誘電率材料を絶縁膜とするMISFETの移動度を比較する図。
【符号の説明】
【０１１９】
1…シリコン基板
2…ゲート絶縁膜
3…ゲート電極
4…拡散層（ソース）
5…拡散層（ドレイン）
101 … MIS型電界効果トランジスタ(MISFET)
102 …パルス発生装置
103 …定電圧源
104 …スイッチ
105 …定電圧源
106 …電流・電圧変換装置
107 … オシロスコープ
201 … MIS型電界効果トランジスタ(MISFET)
202 …パルス発生装置
203 …定電圧源
204 …電流・電圧変換装置
205 …定電圧源
206 …電流・電圧変換装置
207 …定電圧源
208 … オシロスコープ
【図１】
0004504264.tif 000002
【図２】
0004504264.tif 000003
【図３】
0004504264.tif 000004
【図４】
0004504264.tif 000005
【図５】
0004504264.tif 000006
【図６】
0004504264.tif 000007
【図７】
0004504264.tif 000008
【図８】
0004504264.tif 000009
【図９】
0004504264.tif 000010
【図１０】
0004504264.tif 000011
【図１１】
0004504264.tif 000012
【図１２】
0004504264.tif 000013
【図１３】
0004504264.tif 000014
【図１４】
0004504264.tif 000015
【図１５】
0004504264.tif 000016
【図１６】
0004504264.tif 000017