(57)【特許請求の範囲】
【請求項１】
予め定める端子数を有するパッケージ形状のＲＯＭに適合し、予めデータ通信領域とＲＯＭ種別認識領域とに区分されるソケットと、
該ソケットのデータ通信領域の端子に信号をシリアルデータとして与えることが可能なデータ書込手段と、
データを書込むべきＲＯＭが装着された状態で該ソケットに挿入可能なアダプタであって、
該ソケットへの挿入時にデータ通信領域から与えられる信号に基づいて、該ＲＯＭに対するデータを生成する変換回路を有し、
ＲＯＭ種別認識領域の端子間の接続状態で該ＲＯＭの識別情報を与え、
前記ソケットに適合するパッケージの端子数よりも端子数が多いパッケージ形状のＲＯＭを装着可能であるアダプタと、
該ソケットのＲＯＭ種別認識領域の端子間の接続状態が入力され、該接続状態に基づいて、予め登録されている複数種類のＲＯＭの種別のうちから、該アダプタに装着されているＲＯＭの種別を認識する種別認識手段とを含み、
前記データ書込手段は、前記種別認識手段によって認識されるＲＯＭに適合してデータの書込が行えるように、該ソケットのデータ通信領域の端子に信号を与え、
前記ＲＯＭの端子数が、ソケットに適合するパッケージの端子数よりも多いときには、
前記データ書込手段は、前記データ通信領域にシリアルデータを与え、
前記変換回路は、データ通信領域から与えられるシリアルデータに基づいて、前記ＲＯＭに対するデータをパラレルデータとして生成することを特徴とするＲＯＭ書込装置。
【請求項２】
前記アダプタには、前記ソケットのＲＯＭ種別認識領域の端子に対応する複数のピンが立設され、
前記端子間の接続状態は、該ピンを選択的に短絡して設定可能であることを特徴とする請求項１記載のＲＯＭ書込装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Read Only MemoryからＲＯＭと略称される不揮発性の読出し専用メモリであって、データの書込も可能なＰＲＯＭなどに対して、データの書込を行うＲＯＭ書込装置に関する。
【０００２】
【従来の技術】
従来から、マイクロコンピュータの動作用プログラムやデータの格納などの用途に、ＲＯＭが使用されている。大量生産品などには、半導体製造プロセスのマスクでデータを設定するマスクＲＯＭが使用される。マスクＲＯＭでは、データの書換えはできない。生産量が少ない製品や、大量生産品でも、開発から初期生産に至る期間などでプログラムを改良する必要があるような場合は、Programable ＲＯＭからＰＲＯＭと略称される書換え可能なＲＯＭが用いられる。ＰＲＯＭであれば、データを書込んで直ぐに製品に装着することができるからである。
【０００３】
図６は、従来からＰＲＯＭへのデータ書込に使用している典型的なＲＯＭライタ１の外観を示す。ＲＯＭライタ１は、筐体２の表面にソケット３を備える。ソケット３には、レバー４が設けられ、レバー４の操作で固定状態を解除すれば、Rrasable  ＰＲＯＭからＥＰＲＯＭ５などと略称される電気的にプログラム可能なＲＯＭを容易に装着することができる。ＥＰＲＯＭ５をソケット３に装着した後でレバー４を操作し、ＥＰＲＯＭ５の端子をソケット３に固定することができる。レバー４を再操作して、ソケット３での固定を解除すれば、ＥＰＲＯＭ５をソケット３から容易に取外すことができる。
【０００４】
ＥＰＲＯＭ５は、１回だけデータの書込ができる種類と、複数回の書込が可能な種類とに分けられる。ただし、複数回のデータ書込のためには、前回のデータを消去可能である必要がある。データ消去は、メモリセルに紫外線を照射して行う形式と、電気的に行う形式とがある。電気的にデータ消去が可能な形式は、Electrically  ＥＰＲＯＭからＥＥＰＲＯＭと呼ばれる。ＥＥＰＲＯＭの中でも、フラッシュ・メモリと呼ばれる形式の不揮発性メモリが今日では広く利用されている。
【０００５】
図６に示すようなＲＯＭライタ１は、一般に、矩形形状で対向する長辺に端子が配列されているデュアルインライン（ＤＩＬ）型のパッケージに適合するソケット３を備える。ＤＩＬ型のパッケージを有するＥＰＲＯＭ５には、記憶容量に応じて端子数が異なる複数の品種が製造されている。標準的なＤＩＬパッケージでは、接地ＧＮＤ端子の位置がパッケージの特定の角隅になるように共通化されている。また、ＧＮＤ端子を各品種で共通の位置に合わせたときに、データ信号端子や共通の範囲のアドレス信号端子の位置は品種間で一致し、上位のアドレス信号端子、制御信号端子、電源端子などを品種に応じて切換えることによって、端子数がソケット３の端子数以内であるＥＰＲＯＭ５であれば、ソケット３に装着してプログラムが可能であるように構成されている。
【０００６】
ＥＰＲＯＭ５では、パッケージが記憶容量に応じてある程度標準化されていても、書込フォーマットなどは製造メーカによって異なる場合がある。このため、ＥＰＲＯＭ５には、予め製造メーカや品種毎に異なるＩＤコードが付与され、ＲＯＭライタ１で読取り、読取ったＩＤコードに応じて、端子の切換えや書込フォーマットの変更を行っている。たとえば特開平２−６１８９７号公報には、携帯型コンピュータに装着可能なカートリッジタイプのＰＲＯＭライタで、書込対象のＰＲＯＭからメーカコードとデバイスコードとからなるＩＤコードを読取り、予め準備されている書込条件を読取ったＩＤコードに従って選択して、ＰＲＯＭの書込を行う先行技術が開示されている。書込条件としては、書込電圧、電源電圧、リトライ回数などが選択される。この先行技術は、図６に示すような専用のＲＯＭライタ１でＥＰＲＯＭ５のＩＤコードが自動判定に利用されていることを前提にして、携帯型のＰＲＯＭライタでも同様の実現を図っているけれども、単一の品種を対象としていると想定される。なお、特開昭６１−９２４９８号公報には、マスクＲＯＭで設定されているコード内容の違いを容易に識別可能にするため、識別用の外部端子を設ける考え方が開示されている。
【０００７】
また、図６に示すＲＯＭライタ１のようにソケット３が１つだけの製品以外に、複数個のソケット３を備えて、複数個のＥＰＲＯＭ５に対し、同時に同一のデータを書込可能な製品も用いられている。特開平１１−２５０６８４号公報には、パーソナルコンピュータによって制御されるＲＯＭライタに、ＲＯＭボードを接続し、複数個のＲＯＭに異なるデータを書込可能な構成が開示されている。
【０００８】
近年、ＥＰＲＯＭ５は、大容量でかつ小型化が要求され、図６に示すようなＤＩＬ型のパッケージ用のソケット３には装着不能な品種が多くなってきている。多様なパッケージに合わせてソケット３を用意することは不可能なので、各種のパッケージに対しては、アダプタで対応することが行われている。
【０００９】
アダプタを使用するＲＯＭライタ１は、次のような手順で使用されている。
▲１▼ＲＯＭライタ１に対し、各ＲＯＭアダプタをソケット３の同じ位置に差込んで使用する。
▲２▼異なるＲＯＭを一つのＲＯＭライタ１で使用可能にするため、書込を行うたびに、書込フォーマットやアドレス等の設定を行う。
▲３▼最後に使用したＲＯＭの設定が次回まで残る。
▲４▼同じＲＯＭアダプタを使用しても、設定が異なる場合があるので、そのような場合は、必要となる都度、設定の変更を行う。
【００１０】
【発明が解決しようとする課題】
図６に示すようなＲＯＭライタ１で多品種のＥＰＲＯＭ５などに対応可能にするためには、次のような問題点がある。
▲１▼異なったＥＰＲＯＭ５を使用するたびに、設定をマニュアルで行う手間が必要となり、利用者の負担が大きい。
▲２▼設定のメモリが１つしかないので、多品種に対応させることが困難である。
【００１１】
本発明の目的は、簡単な操作で多品種に対応させることができるＲＯＭ書込装置を提供することである。
【００１２】
【課題を解決するための手段】
本発明は、予め定める端子数を有するパッケージ形状のＲＯＭに適合し、予めデータ通信領域とＲＯＭ種別認識領域とに区分されるソケットと、
該ソケットのデータ通信領域の端子に信号をシリアルデータとして与えることが可能なデータ書込手段と、
データを書込むべきＲＯＭが装着された状態で該ソケットに挿入可能なアダプタであって、
該ソケットへの挿入時にデータ通信領域から与えられる信号に基づいて、該ＲＯＭに対するデータを生成する変換回路を有し、
ＲＯＭ種別認識領域の端子間の接続状態で該ＲＯＭの識別情報を与え、
前記ソケットに適合するパッケージの端子数よりも端子数が多いパッケージ形状のＲＯＭを装着可能であるアダプタと、
該ソケットのＲＯＭ種別認識領域の端子間の接続状態が入力され、該接続状態に基づいて、予め登録されている複数種類のＲＯＭの種別のうちから、該アダプタに装着されているＲＯＭの種別を認識する種別認識手段とを含み、
前記データ書込手段は、前記種別認識手段によって認識されるＲＯＭに適合してデータの書込が行えるように、該ソケットのデータ通信領域の端子に信号を与え、
前記ＲＯＭの端子数が、ソケットに適合するパッケージの端子数よりも多いときには、
前記データ書込手段は、前記データ通信領域にシリアルデータを与え、
前記変換回路は、データ通信領域から与えられるシリアルデータに基づいて、前記ＲＯＭに対するデータをパラレルデータとして生成することを特徴とするＲＯＭ書込装置である。
【００１３】
本発明に従えば、ＲＯＭ書込装置は、予め定める端子数を有するパッケージ形状のＲＯＭに適合するソケットを備え、アダプタと、種別識別手段と、データ書込手段とを含む。ソケットは、予めデータ通信領域とＲＯＭ種別認識領域とに区分され、アダプタは、データを書込むべきＲＯＭを装着した状態でソケットに挿入可能である。アダプタは、ソケットへの挿入時にデータ通信領域から与えられる信号に基づいて、ＲＯＭに対するデータの書込を行う。アダプタは、ＲＯＭの識別情報を、ＲＯＭ種別認識領域の端子間の接続状態で種別認識手段に与える。ソケットのＲＯＭ種別認識領域の端子間の接続状態が入力されると、種別認識手段は、接続状態に基づいて、予め登録されている複数種類のＲＯＭのうちから、該アダプタに装着されているＲＯＭの種別を認識する。データ書込手段は、種別認識手段によって認識されるＲＯＭに適合してデータの書込が行えるように、ソケットのデータ通信領域の端子に信号を与える。データを書込むべきＲＯＭに適合するアダプタを用意すれば、アダプタをソケットに挿入するだけの簡単な操作で、ＲＯＭに適合する書込条件で、データの書込を行うことができる。データの書込を行うべきＲＯＭはアダプタに装着可能であればよく、ソケットには適合しなくてもよいので、多品種のＲＯＭに対して書込可能とすることができる。
また、ＲＯＭライタに備えられるソケットに、アダプタを挿入して、ソケットの端子数よりも端子数が多いパッケージ形状のＲＯＭに対して、容易にデータの書込を行うことができる。
【００１４】
また本発明で、前記アダプタには、前記ソケットのＲＯＭ種別認識領域の端子に対応する複数のピンが立設され、
前記端子間の接続状態は、該ピンを選択的に短絡して設定可能であることを特徴とする。
【００１５】
本発明に従えば、アダプタに立接される複数のピンを、ショートコネクタなどで選択的に短絡させれば、種別認識手段にＲＯＭの種別を認識させることができる。
【００１８】
【発明の実施の形態】
図１は、本発明の実施の一形態によるＲＯＭ書込装置としてのＲＯＭライタ１１の外観構成を示す。図１（ａ）は、ＲＯＭライタ１１の全体的な外観構成を示す。ＲＯＭライタ１１の筐体１２の表面には、たとえば標準的なＤＩＬ型ＥＰＲＯＭが挿入可能なソケット１３が備えられる。ソケット１３には、レバー１４が設けられ、レバー１４の操作で固定状態を緩めれば、ＥＰＲＯＭをゼロプレッシャ状態で容易に着脱可能である。本実施形態では、ソケット１３にアダプタ１５を着脱することもできる。アダプタ１５は、基板１６の底面側から、ソケット１３に挿入可能な複数の端子１７が立設され、表面側にはカバー１８内に、ＥＰＲＯＭなどが収納されている。
【００１９】
図１（ｂ）および図１（ｃ）は、ソケット１３およびアダプタ１５で、端子をグループ分けしている状態をそれぞれ平面視して示す。図１（ｃ）に示すように、アダプタ１５では、ソケット１３へ接続可能な端子の位置に対応して、表面側にはピン２０が立設される。ソケット１３へ挿入される端子は、ＲＯＭ種別認識領域２１に属するＲＯＭ種別識別用と、データ通信領域２２に属するデータ通信用とに分けられる。すなわち、本実施形態のＲＯＭライタ１１では、予め定める端子数を有するパッケージのＲＯＭに適合するソケット１３を備え、ソケット１３は、予めＲＯＭ種別認識領域２１とデータ通信領域２２とに区分される。アダプタ１５は、データを書込むべきＲＯＭを装着した状態でソケット１３に挿入可能である。
【００２０】
図１（ｃ）では、ソケット１３のＲＯＭ種別認識領域２１のピン２０間にショートコネクタ２４を挿入し、短絡状態とする端子間の接続状態を設定し、その接続状態に基づいて、予め登録されている複数種類のＲＯＭのうちから、アダプタ１５に装着されているＲＯＭの種別を認識可能にしている。図１（ｃ）に示すように、ＲＯＭ種別認識領域２１に、Ａ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２、Ｄ１＾Ｄ２，Ｅ１−Ｅ２の５組のピン２０が割当てられていると、ショートプラグ２３による選択的な短絡で、２の５乗＝３２通りのＲＯＭを識別することが可能となる。
【００２１】
図２は、図１のＲＯＭライタ１１の概略的な電気的構成を示す。図２（ａ）はアダプタ１５の電気的構成を示し、図２（ｂ）は本体側の電気的構成を示す。アダプタ１５では、データ通信領域２２のピン２０に、ＥＥＰＲＯＭ２４の外部端子をそれぞれ接続し、ＲＯＭ種別認識領域２１では、たとえばＢ１−Ｂ２間をショートコネクタ２３で短絡する。ＥＥＰＲＯＭ２４としては、データやアドレスをシリアルで入力し、端子数を削減した品種を用いる。
【００２２】
図２（ｂ）に示すように、ＲＯＭライタ１１にはＣＰＵ３０、ＲＯＭ３１およびＲＡＭ３２など、一般的なマイクロコンピュータを構成する主要な半導体集積回路素子が含まれる。ソケット１３のデータ通信領域２２には、各端子毎に入出力を設定可能なＩ／Ｏ回路３３が接続される。Ｉ／Ｏ回路３３を介する入出力処理は、ＣＰＵ３０によって制御される。ＲＯＭライタ１１には、電源回路３４も設けられる。電源回路３４は、ＲＯＭライタ１１のＣＰＵ３０などの動作用電力を供給するとともに、Ｉ／Ｏ回路３３を介して、アダプタ１５側のＥＥＰＲＯＭ２４に高電圧が必要な場合は、高電圧も供給する。データ書込手段としてのＣＰＵ３０は、書込条件をテーブル３５を参照して選択する。テーブル１５は、たとえば特定のアドレスに対応するＥＥＰＲＯＭ２４の書込条件をデータとして記憶しているＲＯＭを使用する。ソケット１３のＲＯＭ種別認識領域２１にショートコネクタ２３などでデータを設定すれば、テーブル３５のアドレスが指定され、そのアドレスに記憶されているデータが書込条件として、ＣＰＵ３０に入力される。データ書込手段としてのＣＰＵ３０は、書込条件に従って、データ通信領域２２の各端子の機能を調整し、ＥＥＰＲＯＭ２４に対するデータ書込を行う。
【００２３】
ＲＯＭライタ１１には、液晶表示装置（ＬＣＤ）などの表示装置３６や、キーボードなどの入力装置３７も設けられ、マニュアル操作による書込条件の設定で書込を行うことができる。また、インタフェース用のＩ／Ｆ回路３８を介して、パーソナルコンピュータ３８などの上位コンピュータとも接続可能であり、書込条件データや書込データなどを受入れることができる。
【００２４】
図３は、図２のテーブル３５の設定内容の一例を示す。前述のように、５組の端子Ａ〜Ｅを短絡するか否かで、ＲＯＭタイプを選択することができる。「０」は短絡状態、「１」は遮断状態とする。選択されたＲＯＭタイプに対しては、ＲＯＭライタ１１のＲＡＭ３２に記憶されているデータの先頭アドレスおよび最終アドレスが指定され、電源電圧や書込電圧も指定される。シリアルＥＥＰＲＯＭ２４に対しては、アドレスやデータをシリアルデータとして送込むためのデータ速度などのプロトコルも指定される。また、データの誤りを検出しやすくするためのパリティの付加の有無についても指定される。
【００２５】
図４は、図２のＣＰＵ３０による概略的な制御手順を示す。ステップｓ０から手順を開始し、ステップｓ１では電源を投入する。ステップｓ２では、ＲＯＭ種別認識領域２１の短絡状態を、ＲＯＭ種別認識信号として読込む。ステップｓ３では、アダプタ１５が装着されているか否かを判断する。アダプタ１５の有無を容易に判別可能にするためには、ＲＯＭ種別認識領域２１から特定の端子の組、たとえばＥ１−Ｅ２の組を有無判別用に割当てることができるけれども、識別可能なＲＯＭの数が半分になってしまうので、全ての組が遮断状態のときに、アダプタ１５が装着されていないと判断することもできる。すなわち、全て「１」のときには装着されていないと判断すれば、識別可能なＲＯＭの数は、１だけ減少するに留めることができる。
【００２６】
ステップｓ３でアダプタ１５が装着されていると判断されるときは、ステップｓ４に移り、ＲＯＭ種別認識領域２１の端子Ａ１〜Ｅ１を順次ローレベルの「０」に設定する。次にステップｓ５で、端子Ａ２〜Ｅ２の出力を順次読込む。Ｉ／Ｏ回路３３の入力側が、電源電圧側にプルアップ接続され、入力がオープン状態では「１」が入力されるものとする。ステップｓ６では、入力されたデータに対応するＲＯＭがテーブル３５に登録されていて、ＲＯＭ種別が識別可能となっているか否かを判断する。識別可能と判断されるときは、テーブル３５に従い、ステップｓ７で読込みアドレスを設定し、ステップｓ８で通信プロトコルを設定し、ステップｓ９で書込電圧を設定する。同様にして、電源電圧やデータフォーマットなど、他の書込条件を設定することもできる。
【００２７】
ステップｓ９が終了した後は、ステップｓ１０でＲＯＭライタ１１としての通常動作、すなわち、書込開始のスイッチ投入などを行う。ステップｓ３やステップｓ６で条件が成立しないときは、ステップｓ１０の通常動作で、書込条件の設定なども行う。ステップｓ１０での書込が終了すると、ステップｓ１１で全体の手順も終了する。
【００２８】
図５は、本発明の実施の他の携帯としてのアダプタ４５の外観構成を示す。本実施形態のアダプタ４５は、矩形のパッケージの４辺に端子を設けたフラッシュ・メモリを装着可能なソケット４６を備える。ソケット４６は、アダプタ４５を挿入する図１のソケット１３よりも端子数が多い。アダプタ４５は、ソケット１３のデータ通信領域からシリアルデータを受信し、アドレス信号やデータ信号としてのパラレルデータに変換する変換回路４７を備えている。
【００２９】
すなわち、本実施形態では、ソケット１３に適合するパッケージの端子数よりも端子数が多いパッケージ形状のＲＯＭが装着可能であり、変換回路４７は、ＲＯＭの端子に与える書込信号を、データ通信領域２２の端子から与えられる信号に基づいて生成する書込手段としても機能する。これによって、図１のＲＯＭライタ１１に備えられるソケット１３に、アダプタ４５を挿入して、ソケット１３の端子数よりも端子数が多いパッケージ形状のＲＯＭに対して、容易にデータの書込を行うことが可能になる。
【００３０】
【発明の効果】
以上のように本発明によれば、ＲＯＭ書込装置は、予め定める端子数を有するソケットを備える。ソケットは、予めデータ通信領域とＲＯＭ種別認識領域とに区分される。アダプタは、データを書込むべきＲＯＭを装着した状態でソケットに挿入可能であり、ソケットへの挿入時にデータ通信領域から与えられる信号に基づいて、ＲＯＭに対するデータの書込を行い、ＲＯＭの識別情報を、ＲＯＭ種別認識領域の端子間の接続状態で種別認識手段に与える。種別認識手段は、接続状態に基づいて、予め登録されている複数種類のＲＯＭのうちから、ＲＯＭの種別を認識する。データ書込手段は、認識されたＲＯＭに適合してデータの書込が行えるように、ソケットのデータ通信領域の端子に信号を与える。データを書込むべきＲＯＭに適合するアダプタを用意すれば、アダプタをソケットに挿入するだけの簡単な操作で、ＲＯＭに適合する書込条件に従ってデータの書込を行うことができるので、多品種のＲＯＭにも容易に対応させることができる。
また、ＲＯＭライタに備えられるソケットの端子数よりも端子数が多いパッケージ形状のＲＯＭに対しても、容易にデータの書込を行うことができる。
【００３１】
また本発明によれば、アダプタに立接される複数のピン間を、ショートコネクタなどで選択的に短絡させることによって、多品種のＲＯＭを選択して種別を認識させることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態として、ＲＯＭライタ１１の外観構成を示す斜視図および部分的な平面図である。
【図２】図１のＲＯＭライタ１１の概略的な電気的構成を示すブロック図である。
【図３】図２のテーブル３５の内容の一例を示す図表である。
【図４】図２のＣＰＵ３０の制御手順を示すフローチャートである。
【図５】本発明の実施の他の形態として、アダプタ４５の外観構成を示す斜視図である。
【図６】従来からのＲＯＭライタの外観構成を示す斜視図である。
【符号の説明】
１１  ＲＯＭライタ
１２  筐体
１３，４６  ソケット
１４  レバー
１５，４５  アダプタ
１７  端子
２０  ピン
２１  ＲＯＭ種別認識領域
２２  データ通信領域
２３  ショートコネクタ
２４  ＥＥＰＲＯＭ
３０  ＣＰＵ
３３  Ｉ／Ｏ回路
３５  テーブル
【図１】
0004447802.tif 000002
【図２】
0004447802.tif 000003
【図３】
0004447802.tif 000004
【図４】
0004447802.tif 000005
【図５】
0004447802.tif 000006
【図６】
0004447802.tif 000007