(57)【特許請求の範囲】
【請求項１】
交点に像点又は画素が配置されるＮ本のデータ線とＭ本の選択線を有するマトリックスディスプレイにデータを表示する方法であって、
データ線は、各ブロックがＮ’本のデータ線を含むＰ個のブロックにグループ化され、
ここで、Ｎ＝Ｐ×Ｎ’であり、
各ブロックは、並列に、該ブロックのＮ’本のデータ線に分離されるＰ個のデータ信号の１つを受け、
Ｎ、Ｎ’、Ｐ、Ｍは自然数であり、
ブロック内で、データ線は、所定の走査方向と、関数
【数１】
0004521079.tif 000006
により決定される空間順序とに従って選択され、
Ｅｎｔは数の整数部、Ｎ’はブロック毎のデータ項目の数であり且つ３以上であり、ｉは１からＮ’まで変化する、
ことを特徴とする方法。
【請求項２】
各ブロック内の走査方向は、選択線ごとに交互に逆にされることを特徴とする請求項１記載の方法。
【請求項３】
２つの連続した選択線の期間では、前記走査方向に従って、選択が行われ、
２つの他の続いて起こる連続した選択線の期間では、逆の走査方向に従って、選択が行われることを特徴とする請求項１記載の方法。
【請求項４】
マトリックスディスプレイにデータを表示することを制御するために請求項１乃至３の何れか一項記載の方法を実行するように適応されたプログラム可能な論理回路であって、
前記マトリックスディスプレイは、交点に像点又は画素が配置されるＮ本のデータ線とＭ本の選択線を有し、データ線は、Ｎ＝Ｐ×Ｎ’として、Ｎ’本のデータ線よりなるＰ個のブロックにグループ化され、各ブロックは、並列に、該ブロックのＮ’本のデータ線に分離されるＰ個のデータ信号の１つを受け、データ線は、２つの隣接するブロックのデータ線の間の結合誤差を最小にするよう、所定の走査方向及び空間順序に従って選択され、
当該プログラム可能な論理回路は、
入力としてクロック信号を受け、選択線番号に対応するワードの順序２のビットに対応する信号を出力するように適応された線カウンタと、
データクロックによって制御され、前記線カウンタの出力を受信し、且つビデオデータを格納したメモリに信号を出力するように適応された、Ｎ’進カウンタと、
多重信号の数をカウントし、前記線カウンタの出力を受信し、クロックによって制御され、前記マトリックスディスプレイのドライバに送信される信号を出力するように適応されたカウンタと、
を有する、プログラム可能な論理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリックスディスプレイにデータを表示する方法に関し、特に、交点に像点又は画素が配置されるＮ本のデータ線とＭ本の選択線を有するマトリックスディスプレイに関するものである。更に、本発明は、Ｎ本のデータ線が、１ブロック当りＮ’本のＰブロック（Ｎ＝Ｐ×Ｎ’）にグループ化されて制御される上記形式のマトリックスディスプレイに関するものである。
【０００２】
【従来の技術】
マトリックスディスプレイでは、特に、直視又は、投射モードで使用される液晶スクリーンが知られている。これらのスクリーンは、一般に、その交点が像点を示す、選択線（以後、線と呼ぶ。）とデータ線（以後、コラムと呼ぶ。）が配置された第１の基板と、対抗電極が配置された第２の基板を有し、２つの基板間に液晶が挿入されている。像点又は画素は、特に、トランジスタ等のスイッチング回路により、選択線とデータ線に結合されている画素電極より成る。選択線とデータ線は、一般に「ドライバ」と呼ばれる周辺制御回路にそれぞれ接続される。線ドライバは、選択線を走査しスイッチング回路を閉じる、即ち、各線のトランジスタを連続して通す。一方、コラムドライバは、情報項目に対応する信号を各コラムに加える。即ち、選択された画素の電極を充電し、２つの基板間に挿入されている液晶の光学特性を変更する。これにより、画像をスクリーン状に映す。マトリックスディスプレイの線の数とコラムの数が制限されているときには、各コラムは、自分自身の接続線でスクリーンのコラムドライバに接続される。しかし、高精細スクリーンの場合には、コラム数が非常に多く、トラック数を減少させるために、コラムドライバの出力とスクリーンのコラムとの間で多重されることが好ましい。この様に、１９９６年１月１１日にＴＨＯＭＳＯＮ−ＬＣＤ名で出願されたフランス国特許出願番号９６００２５９では、多重の原理を使ったマトリックスディスプレイのコラムドライバが開示されている。図１は、このコラムドライバを示す。この場合には、コラムは、Ｎ’コラム、即ち、実施例に示されている６個のコラムＣ１，Ｃ２，Ｃ３，．．．Ｃ６より成るＰ個のブロックＢ１にグループ化されている。各ブロックＢ１は、トランジスタ３のようなスイッチング回路を有し、トランジスタの電極の１つはコラムＣｉに接続され、他の電極は他のトランジスタの同じ電極に接続される。この電極の組は、第１のブロックではデータ入力ＤＢ１に、第２のブロックではデータ入力ＤＢ２に、最後のブロックではデータ入力ＤＢＰに接続される。各トランジスタ３のゲートは分離信号ＤＷ１，ＤＷ２，ＤＷ３，．．．ＤＷ６を受ける。各ブロックは同じ構造を有する。
【０００３】
もし、液晶ディスプレイが、ＳＶＧＡの１６／９の２：２型で、線当り１０８０画素、６００本の走査線の値を有するなら、図１の構造は、各６コラムを持つ１８０ブロックを有する。特に、各サンプリング信号ＤＷ１からＤＷ６は１８０個のコラムに接続され、１８０Ｄビットより成るビデオ信号は、１８０のブロックの対応する画素に、ＤＷ１からＤＷ６の順番に、６つの制御信号で、順次転送される。このように、例えば、信号ＤＷ１が活性化されているなら、アナログ信号ＤＢ１は、第１ブロックのコラムＣ１の、画素０に転送される。アナログ信号ＤＢ２は、第２ブロックのコラムＣ１の、画素６に転送される。アナログ信号ＤＢ３は、第３ブロックのコラムＣ１の、画素１２に転送される。アナログ信号ＤＢ１８０は、第１８０ブロックのコラムＣ１の、画素１０７４に転送される。同様に、サンプリング信号ＤＷ２が活性化されているなら、アナログ信号ＤＢ１は、第１ブロックのコラムＣ２の、画素１に転送される。アナログ信号ＤＢ２は、第２ブロックのコラムＣ２の、画素７に転送される。記載されている実施例では、６つのサンプリング信号が使用されている。
【０００４】
このアドレスモードが使用されているときには、灰色画像に対しては、サンプリングに関連しまた、線／コラム結合による、暗い固定のコラム構造が現れる。
これは、第１サンプリング信号ＤＷ１がトランジスタ３の１８０個のゲートを活性化するとき、ビデオの内容は画素０，６，１２，１０７４に与えられ、活性化される。同様に、第２サンプリング信号ＤＷ２はビデオの内容を画素１，７，１３，１０７５に与え、他のサンプリング信号の場合も同様である。しかし、サンプリング信号ＤＷ２により与えられる画素電圧は、容量性分割器として働く線／コラム結合のために、サンプリング信号ＤＷ１により与えられる画素電圧とは等しくない。もし、サンプリング信号ＤＷ２が１つの結合の影響を受けるなら、サンプリング信号ＤＷ３は２つの結合の影響を受ける。図２は、ブロックＢ１のサンプリングコマンドＤＷｉ関数としての画素電圧の変化を示す。画素電圧は各データ転送と共に減少する。
【０００５】
図３に示すように、減少は、ブロック内のコラムに対する輝度信号に関して観測される。画素６と７、１３と１４、等の隣接ブロックに対応する画素では輝度が非常に大きく異なる。輝度のこの差は、上述の固定のコラム構造を引き起こす。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、上述の欠点を除いた、マトリックスディスプレイにデータを表示するための処理方法を提供することにある。
【０００７】
【課題を解決するための手段】
従って、本発明は、交点に像点又は画素が配置されるＮ本のデータ線とＭ本の選択線を有するマトリックスディスプレイにデータを表示する処理方法であって、データ線は、Ｎ’本のデータ線よりなるＰ個のブロックにグループ化され、ここで、Ｎ＝Ｐ×Ｎ’であり、各ブロックは、並列に、前記ブロックのＮ’本のデータ線に分離されるＰ個のデータ信号の１つを受け、ブロック内で、データ線は、２つの隣接するブロックのデータ線の間の結合誤差を最小にするように選択された空間的順序に従って選択されることを特徴とする。
【０００８】
好ましくは、空間順序は、連続に選択された２つのデータ線の間の結合誤差２εを得るために選択され、ここでεはブロックの２つの隣接データ線の間の結合誤差を示す。
好適な実施例に従って、Ｅｎｔは数の整数部、Ｎ’はブロック毎のデータ項目の数を示し、ｉは１からＮ’まで変化し、
空間順序は、関数
【０００９】
【数２】
0004521079.tif 000002
【００１０】
により決定される。
本発明の他の特徴によれば、ブロック内の選択された空間順序は、選択線に従って、交互に逆にされる。
好ましくは、２つの連続した選択線の期間では、選択された空間順序に従って、選択が行われ、２つの他の続いて起こる連続した選択線の期間では、逆の空間順序に従って、選択が行われる。
【００１１】
本発明は更に、装置はプログラム可能な論理回路を有することを特徴とする上述の処理を行う装置である。
【００１２】
【発明の実施の形態】
以下、同一の番号の構成要素は、同一の構成要素を示す。
本発明に従った処理方法は、特に図１に示すマトリックスディスプレイに適用される。このディスプレイは、交点にキャパシタで表された像点又は画素２が配置されるＮ本のデータ線又はコラムと、Ｍ本の選択線を有する。Ｎ本のコラムは、各々Ｎ’本のコラムのＰ個のブロックにグループ化される。例では、６個のコラムのブロックＢ１が図１に示されている。ＳＶＧＡ型の値を持つビデオディスプレイに使用されるスクリーンの場合には、コラム制御回路は、６個の隣接コラムを有する１８０ブロックを有し、約５００ｋＨｚのサンプリング周波数で動作する。図１に示されるように、各ブロックＢ１は、ＤＷ１からＤＷ６によりブロックの６個のコラムに分離されるＰ又は、１８０個のデータ信号の１つを、並列に受ける。
【００１３】
本発明によれば、連続して信号ＤＷ１からＤＷ６をサンプリングする代わりに、隣接ブロックのデータ線間の結合誤差を最小にするように選択された空間順序に従ってデータ線の選択が行われる。このように、６個のコラムのサンプリングを行う場合に、以下の順序で、即ち、ＤＷ３，ＤＷ４，ＤＷ２，ＤＷ５，ＤＷ１，ＤＷ６の順番に、分離信号が選択される。選択の特定のモードでは、２つの隣接画素間は２つの結合のみとなり、これにより、図４に示すように、輝度は非常に少しの差のみ上昇する。実際、本発明の処理方法により、輝度信号の誤差は、ビデオ線に亘って空間的に分散される。更に一般的に、信号数ＤＷｉがＮ’の時には、空間順序は次の関数で決定される。
【００１４】
【数３】
0004521079.tif 000003
【００１５】
ここで、Ｅｎｔは整数部、Ｎ’はブロック毎のデータ項目の数、ｉは１からＮ’まで変化する。
本発明の他の特徴によれば、ブロックのコラムの走査方向は、各線毎に、又は、好ましくは２本の線毎に、逆にされる。更に、信号Ｄｗｉは、第１の線又は、最初の２本の線では、３，４，２，５，１，６の順序でそれぞれ読まれ、それに続く線又は、それに続く第３又は、第４の線では、６，１，５，２，４，３の順序で読まれる。
【００１６】
本発明は、この処理方法を実行できる回路にも関する。この回路は、主に、プログラム可能な論理回路より成り、走査の方向を逆転させる、線カウンタを伴っている。
図５は、この型の回路を示す。この型の回路は、プログラム可能な論理回路ＥＰＬＤ１０を有し、分離信号ＤＷｉ（ｉ＝１からＮ’）の操作の方向とともに、ＲＡＭメモリ１３に蓄積されたビデオデータＤＢをＬＣＤスクリーン１８に送る順序を管理する。このプログラム可能な回路１０は、入力にクロック信号ＣＬを受ける線カウンタ１１を有し、線カウンタ１１の出力は、ワードの順序２のビットに対応する信号Ｐｒｅｓｅｔより成り、Ｎ’進のカウンタ１５と、多重信号ＤＷｉの数を数えるカウンタＤＷ１６に送られる。Ｎ’進カウンタ１５はデータクロックＣＤで制御され、他方の入力にカウンタ１６からの出力を受ける。以下に動作を詳しく説明する。カウンタＤＷ１６は、クロックＤＷ、即ち、信号ＤＷＣにより制御され、動作は以下に詳しく説明する。Ｎ’進カウンタ１５の出力は、ＲＡＭメモリ１３に入力され、ＤＷｉ値の順序で、Ｐビデオデータを、ＬＣＤスクリーン１８とＲＡＭメモリ１３の間に設けられたディジタル／アナログ変換回路１４へ送る。他方、カウンタＤＷ１６からの出力は、レベルシフト回路１７へ送られ、ＬＣＤスクリーン１８の選択線を選択し、Ｎ’進カウンタ１５へも接続される。
【００１７】
プログラム回路１０の動作を更に詳しく説明する。本発明に従い、ブロックの信号ＤＷｉの走査順序は連続して発生しないが、２つの隣接コラムの間の結合の誤差が最小となるように、３，４，２，５，１，６の順又は、６，１，５，２，４，３の順で行われる。
この様に、本実施例の場合には、各線毎の走査方向の逆転ができる。もし、線カウンタ１１の出力の順序２のビットが０（ＸＸＸＸＸＸ００又は、ＸＸＸＸＸＸ０１）なら、信号ＤＷｉは順序３，４，２，５，１，６で読まれ、ラインメモリ１３に蓄積されたビデオデータのＰ又は、１８０項目は、以下の表に従った順序ＤＷｉで、ＬＣＤスクリーン１８の前に設けられたＤ／Ａ回路１４に送られる。
【００１８】
【表１】
0004521079.tif 000004
【００１９】
もし、線カウンタ１１の出力の順序２のビットが１（ＸＸＸＸＸＸ１０又は、ＸＸＸＸＸＸ１１）なら、信号ＤＷｉは順序６，１，５，２，４，３で読まれ、ビデオデータの１８０項目は、以下の表に従った順序で、Ｄ／Ａ回路１４に送られる。
【００２０】
【表２】
0004521079.tif 000005
【００２１】
更に詳しくは、線カウンタ１１によるＰｒｅｓｅｔで参照される出力は、Ｎ’進カウンタ１５と回路ＤＷ１６にそれぞれ送られる。Ｎ’進カウンタ１５は、データクロックＣＤで制御され以下のように動作する。
Ｐｒｅｓｅｔ＝０の場合には、ビデオデータがそのまま伝送され、
Ｐｒｅｓｅｔ≠０の場合には、（Ｎ’＋１）引くビデオデータが伝送される。
【００２２】
同様に、クロックＤＷＣで制御されるカウンタＤＷ１６は以下のように動作する。
Ｐｒｅｓｅｔ＝０の場合には、ワードは通常の順序で、即ち、３，４，２，５，１，６で伝送される。
Ｐｒｅｓｅｔ≠０の場合には、信号ＤＷｉは、逆の順序で伝送される。
【００２３】
本実施例は、単に１つの実施例であり、本発明の範囲を超えることなく変更できることは、当業者には明らかである。
【００２４】
【発明の効果】
本発明により、暗い固定のコラム構造が現れることを防止した、マトリックスディスプレイにデータを表示するための処理を提供できる。
【図面の簡単な説明】
【図１】本発明の内で使用される実施例に従って、コラムがブロックにグループ化されるマトリックスディスプレイの概略図である。
【図２】ブロック間のサンプリングコマンドの関数として、画素電圧の変化を示す図である。
【図３】ブロック間のサンプリングコマンドの関数として、連続するブロック内の輝度信号の変化を示す図である。
【図４】本発明に従った処理に従ってコラムが選択されるときの、選択線に沿った輝度信号の変化を示す図である。
【図５】本発明の処理を行うプログラム可能な論理回路の概略図である。
【符号の説明】
０、１，２，６，７  画素
３  トランジスタ
Ｂ１  ブロック
Ｃ１、Ｃ２，Ｃ３，Ｃ６  コラム
ＤＢ１  データ入力
ＤＷ１，ＤＷ２，ＤＷ３，ＤＷ６  分離信号
１０  プログラム可能な論理回路ＥＰＬＤ１０
１１  線カウンタ
１２  Ｐｒｅｓｅｔ信号
１３  ＲＡＭメモリ
１４  ディジタル／アナログ変換回路
１５  Ｎ’進のカウンタ
１６  カウンタＤＷ
１７  レベルシフト回路
１８  ＬＣＤスクリーン
ＤＷＣ  クロック
【図１】
0004521079.tif 000007
【図２】
0004521079.tif 000008
【図３】
0004521079.tif 000009
【図４】
0004521079.tif 000010
【図５】
0004521079.tif 000011