(57)【特許請求の範囲】
【請求項１】
トランジスタを含み、第１モードと第２モードとを有する主回路と、
上記主回路のトランジスタが形成されたウェルに印加される基板バイアス電圧を切り替える基板バイアス切り替え回路と、
上記第１モードに移行する命令の実行または上記第２モードに移行する割り込みに応答して動作する動作モード制御回路とを備えるマイクロプロセッサであって、
上記マイクロプロセッサはバッテリーから電源の供給を受けるものであって、
上記動作モード制御回路は、上記バッテリーの電圧が所定の値を下回った時に、上記主回路を上記第１モードに移行する命令に応答して上記基板バイアス電圧を上記第１モード用の電圧に切り替えるように上記基板バイアス切り替え回路を制御し、上記主回路を上記第２モードに移行する割り込みに応答して上記基板バイアス電圧を上記第２モード用の電圧に切り替えるように上記基板バイアス切り替え回路を制御し、
上記主回路は、上記バッテリーの電圧が所定の値を下回った時に、上記命令の実行に応答して上記主回路の入力が変化しないように制御され、
上記第１モード用の電圧が印加されたトランジスタのしきい値電圧の絶対値は上記第２モード用の電圧が印加されたトランジスタのしきい値電圧の絶対値よりも高くされ、
上記第１モード用の電圧から上記第２モード用の電圧に切り替える際には、その切り替えた基板バイアス電圧が安定したことを検知した後に上記主回路の動作を開始させるマイクロプロセッサ。
【請求項２】
上記マイクロプロセッサを形成する基板は多重ウェル構造を有し、
上記多重ウェル構造は、第１導電型の第１の半導体領域の中に第２導電型の第２の半導体領域を形成し、上記第２の半導体領域の中に第１導電型の第３の半導体領域を形成し、
上記第２の半導体領域に第１導電型のトランジスタを形成し、上記第３の半導体領域に第２導電型のトランジスタを形成する請求項１記載のマイクロプロセッサ。
【請求項３】
請求項２において、
上記主回路のトランジスタが形成される上記第３の半導体領域は、上記基板バイアス切り替え回路と上記動作モード制御回路のトランジスタが形成される半導体領域とは異なるマイクロプロセッサ。
【請求項４】
請求項１乃至３のいずれかにおいて、
上記動作モード制御回路は、上記基板バイアス電圧の安定に必要な時間の経過を計測するためのタイマーを備えるマイクロプロセッサ。
【請求項５】
請求項１乃至３のいずれかにおいて、
上記動作モード制御回路は  、上記基板バイアス電圧が所定のレベルに安定したことを検知するセンサを備えるマイクロプロセッサ。
【請求項６】
請求項１乃至５のいずれかにおいて、
上記基板バイアス切り替え回路は上記基板バイアス電圧を発生する基板バイアス発生回路を有するマイクロプロセッサ。
【請求項７】
請求項１乃至６のいずれかにおいて、
上記第１モードは上記主回路の動作がスタンバイ状態となるスタンバイモードであり、上記第２モードは上記主回路が通常の動作を行う通常モードであるマイクロプロセッサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプロセッサなどの半導体集積回路装置に関し、特に、プロセッサの動
作モードに応じてＭＯＳトランジスタにより構成されるプロセッサ回路の基板バ
イアスを制御することにより高速動作かつ低消費電力を実現するマイクロプロセ
ッサに関する。
【背景技術】
【０００２】
現在、マイクロプロセッサの実現にはＣＭＯＳによる集積回路が広く用いられ
ている。ＣＭＯＳ回路の消費電力にはスイッチング時の充放電によるダイナミッ
クな消費電力とリーク電流によるスタティックな消費電力によるものがある。こ
のうちダイナミックな消費電力は電源電圧Ｖｄｄの２乗に比例し、大きな消費電
力を占めるため、低消費電力化のためには電源電圧を下げることが効果的であり
、近年多くのマイクロプロセッサの電源電圧は低下してきている。
【０００３】
現在の低消費電力型のマイクロプロセッサには、パワーマネージメント機構を
備え、プロセッサに複数の動作モードを設け、それに従って待機時に実行ユニッ
トへのクロックの供給を停止しているものがある。このクロック供給の停止によ
り、不要な実行ユニットにおけるスイッチングによるダイナミックな消費電力を
可能な限り削減することができる。しかしながら、リーク電流によるスタティッ
クな消費電力は削減することができず、残存したままである。
【０００４】
ＣＭＯＳ回路の動作速度は電源電圧の低下に伴い遅くなるため、動作速度の劣
化を防ぐためには電源電圧の低下に連動してＭＯＳトランジスタのしきい値電圧
を下げる必要がある。しかし、しきい値電圧を下げると極端にリーク電流が増加
するため、電源電圧の低下が進むにつれて、従来はそれほど大きなものではなか
ったリーク電流によるスタティックな消費電力の増大が顕著になってきた。この
ため、高速性と低消費電力性の２点を両立したマイクロプロセッサを実現するこ
とが問題になっている。
【０００５】
ＭＯＳトランジスタ回路の動作速度およびリーク電流に関する問題を解決する
方法として、基板バイアスを可変設定することによりＭＯＳトランジスタのしき
い値電圧を制御する方法が特開平６―５３４９６号公報に示されている。
【０００６】
図２により基板バイアスを可変設定するためのデバイス構造を説明する。図２
はＣＭＯＳ構造の回路の断面図を示しており、ｐウェル（ｐ型基板）２０１の表
面層の一部に、ｎウェル２０５が形成されており、ｐウェル２０１の表面にはｎ
＋型のソース・ドレイン領域２０２、ゲート酸化膜２０３、およびゲート電極２
０４からなるｎＭＯＳトランジスタが形成され、ｎウェル２０５の表面にはｐ＋
型のソース・ドレイン領域２０６、ゲート酸化膜２０７、およびゲート電極２０
８からなるｐＭＯＳトランジスタが形成されている。
【０００７】
通常ｐＭＯＳトランジスタとｎＭＯＳトランジスタのソースはそれぞれ電源電
圧（以下Ｖｄｄと称す）と接地電位（以下Ｖｓｓと称す）に接続され、ｎＭＯＳ
トランジスタとｐＭＯＳトランジスタのドレインは出力信号に接続される。基板
バイアスを与えるための端子として、ｐＭＯＳトランジスタのｎウェル２０５に
Ｖｂｐ２０９、ｎＭＯＳトランジスタのｐウェル２０１にＶｂｎ２１０が設けら
れている。
【０００８】
図２のようなデバイスを用いて、通常はＶｂｐ２０９はＶｄｄに、Ｖｂｎ２１
０はＶｓｓに接続するが、回路の非動作時にはこれらの基板バイアスを切り替え
てＶｂｐ２０９はより高い電位に、Ｖｂｎ２１０はより低い電位に接続すること
によりＭＯＳトランジスタのしきい値電圧を高くすることができリーク電流を削
減できる。
【特許文献１】特開平６−５３４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
高速性と低消費電力を両立したマイクロプロセッサを実現するためには、プロ
セッサ回路に対して上記のような基板バイアスの可変制御を行ない、プロセッサ
の動作時はＭＯＳトランジスタのしきい値電圧を低くして高速性を維持し、待機
時はしきい値電圧を高くしてリーク電流を低減する必要がある。しかしながら、
プロセッサの基板バイアスを可変制御するためには基板バイアスの切り替え時に
おけるプロセッサの動作モードの移行、特に待機状態から動作状態への移行時の
プロセッサを再起動するタイミングを正確に制御し、プロセッサの誤動作を防止
しなければならない。
【００１０】
本発明の目的はこのような問題点を解決し、プロセッサ・チップ上において上
記基板バイアス制御を実現しプロセッサの各種動作モードに適用することにより
、高速な低消費電力プロセッサを提供することにある。
【課題を解決するための手段】
【００１１】
上記問題を解決するため、本発明のプロセッサの特徴は、プロセッサ・チップ
上にプログラム命令列を実行するプロセッサ主回路と、その基板に印加される基
板バイアスの電圧を切り替える基板バイアス切り替え装置と、プロセッサ主回路
におけるスタンバイモードに移行する命令の実行を受けて前記バイアスをスタン
バイモード用の電圧に切り替えるように前記基板バイアス切り替え装置を制御し
、外部からスタンバイ解除の割り込みを受け取るとバイアスを通常モード用の電
圧に切り替えるように基板バイアス切り替え装置を制御し、その切り替えたバイ
アス電圧が安定した後にプロセッサ主回路のスタンバイを解除し動作を再開させ
る動作モード制御部を備えることである。
【００１２】
また、本発明のプロセッサの他の特徴は、プロセッサ・チップの半導体デバイ
スは３重ウェル構造をしており、プロセッサ主回路は基板バイアス切り替え装置
と動作モード制御部とは異なるウェル領域上に形成されることである。
【００１３】
また、本発明の他の特徴は、動作モード制御部は、バイアスの切り替え時にプ
ロセッサ主回路の動作を再開させる前にその切り替えたバイアス電圧が安定する
まで待機する手段として、バイアスの安定に必要な時間の経過を計測するための
オンチップタイマ、または、バイアスが所定の電圧に安定したことを検知するセ
ンサを備えることである。
【００１４】
また、本発明のプロセッサの他の特徴は、プロセッサ・チップの半導体デバイ
スは３重ウェル構造をしており、複数の機能モジュールに分割され、それらがそ
れぞれ異なるウェル領域上に形成されているプロセッサ主回路と、各機能モジュ
ールの基板に印加される基板バイアスを切り替える基板バイアス切り替え装置と
、プロセッサ主回路における一つ又は複数の前記機能モジュールをスタンバイに
する命令の実行を受けてその機能モジュールの基板バイアスをスタンバイモード
用の電圧に切り替えるように基板バイアス切り替え装置を制御し、外部またはプ
ロセッサ主回路からその機能モジュールのスタンバイ解除の信号を受け取るとバ
イアスを通常モード用の電圧に切り替えるように基板バイアス切り替え装置を制
御し、その切り替えたバイアス電圧が安定した後にプロセッサ主回路に機能モジ
ュールのスタンバイが解除されたことを通知する動作モード制御部を備えること
である。
【００１５】
また、本発明のプロセッサは、プロセッサ主回路の動作速度を動的に切り替え
る手段と、プロセッサ主回路における動作周波数変更する命令の実行を受けて基
板バイアス切り替え装置をプロセッサ主回路または機能モジュールの基板バイア
スをその動作周波数に適した電圧に切り替えるように制御し、その切り替えたバ
イアス電圧が安定した後に前記プロセッサ主回路に動作速度の切り替えが完了し
たことを通知する動作モード制御部を備えることである。
【００１６】
更に、本発明のプロセッサの特徴は、基板バイアス切り替え装置は内部で基板
バイアスの電圧を発生する基板バイアス発生回路により構成されることである。
【００１７】
本発明はまた装置の低消費電力化に寄与する制御方法を提案するものである。
すなわち、しきい値の低いトランジスタは高速だが、ソースドレイン間のリーク
電流が大きく消費電力が増大するため、これを防止することが重要である。
【００１８】
このための構成は、半導体基板上に構成されたトランジスタを有しクロック信
号に基づいて動作する複数の要素回路ブロックを有する半導体集積回路装置の消
費電力を制御する制御方法であって、要素回路ブロックの全てがクロックに基づ
いて動作する第１のモードと、要素回路ブロックの少なくとも一つへのクロック
信号の供給を停止する第２のモードと、要素回路ブロックの全てへのクロック信
号の供給を停止するとともに半導体基板上に構成されたトランジスタの少なくと
も一部の基板バイアスを制御してトランジスタのしきい値を上げる第３のモード
とを切り換えて用いることを特徴とする。
【００１９】
主回路は例えば、ＣＰＵ等を含むプロセッサである。第１のモードは主回路が
通常の動作（演算、記憶など）を行っているモードである。
【００２０】
第２のモードはプロセッサの一部分へのクロックが停止されている状態であり
、例えばスリープモード、ディープスリープモード等と呼ばれる。クロックを停
止する範囲を選択することにより、必要な機能のみ維持しながら、低消費電力を
図ることができる。
【００２１】
第３のモードはプロセッサの回路に対して基板バイアスを制御して、これを構
成するトランジスタのしきい値を上げ、サブスレッショルドリーク電流による消
費電力を低減するモードであり、例えばスタンバイモードやハードウエアスタン
バイモードと称する。スタンバイモードは割り込み制御により通常状態に復帰で
きるが、ハードウエアスタンバイモードではリセットによらなければ復帰ができ
ない。第３のモードでは主回路の機能は停止している。
【００２２】
回路全体の構成としては、要素回路ブロックは第１の回路ブロックに含まれ、
クロック信号は第２の回路ブロックに含まれる発振回路により形成され、第２の
回路ブロックから第１の回路ブロックにクロック信号、及び、第１の回路ブロッ
クで処理されるべき情報信号が入力される。第２の回路ブロックにはその他、入
出力回路や基板バイアスを制御する制御回路が含まれる。通常は第２の回路ブロ
ックは主回路を含む第１の回路ブロックほど高速の動作を要求されない。そこで
、第２の回路ブロックを構成するトランジスタは、第１の回路ブロックを構成す
るトランジスタよりも、しきい値が大きく、動作電圧も高くすることが望ましい
。また、第１の回路ブロックの主回路を構成するトランジスタは他の回路とは別
個のウェル上に形成されることで他の回路の影響を低減することができる。
【００２３】
第１と第２の回路ブロックの動作電圧が異なる場合には、両者の間にはレベル
変換回路が必要となる。例えば、第１の回路ブロックにレベルダウン回路を設け
、第２の回路ブロックにはレベルアップ回路を設けて、信号レベルの変換を行う
。
【００２４】
本発明では、モードの切り替えにより、基板バイアス電圧を動的に切り換えて
いるために、信頼性の確保のためにはその動作シーケンスが重要である。
【００２５】
第１または第２のモードから第３のモードに切り換える際には、第２の回路ブ
ロックから第１の回路ブロックに入力されるクロック信号や、第１の回路ブロッ
クで処理されるために第１の回路ブロックに入力される情報信号をまず停止し、
次に、半導体基板上に構成されたトランジスタの少なくとも一部の基板バイアス
を制御してトランジスタのしきい値を上げる。これにより、第１の回路ブロック
の動作が不安定な状態での第１の回路ブロックへの入力を阻止することができ、
第１の回路ブロックの誤動作を防ぐことができる。
【００２６】
この動作のために、第１の回路ブロックへの信号入力を停止し、タイマー等に
より所定時間（例えば６０マイクロ秒程度）待機した後、基板バイアスを制御す
るなどの構成を採用することができる。待機するためのタイマーは第１の回路ブ
ロックの外に配置し、例えば第２の回路ブロックの中、あるいは、装置外部に配
置する。
【００２７】
また、第３のモード（スタンバイモード）から第１のモードに切り換える際に
は、半導体基板上に構成されたトランジスタの少なくとも一部の基板バイアスを
制御してトランジスタのしきい値を下げ、次に、第２の回路ブロックから第１の
回路ブロックに入力される上記クロック信号や第１の回路ブロックで処理される
べき情報信号の入力を開始する。すなわち、第１の回路ブロックの誤動作を防止
するために、第１の回路ブロックの基板電圧が安定してから信号の入力を開始す
る。
【００２８】
このために、第３のモードから第１のモードに切り換える際には、第１の回路
ブロックの基板バイアスを制御してトランジスタのしきい値を下げ、タイマーに
より所定時間待機して、動作が安定した後、第１の回路ブロックに入力されるク
ロック信号その他の信号の入力を開始する。
【００２９】
別の方法としては、トランジスタのしきい値の状態を電圧モニタなどで確認し
た後、第１の回路ブロックへの信号入力を開始する。あるいは、基板電圧を制御
する基板バイアス発生回路の状態に基づいて、基板バイアス発生回路から出力さ
れるスタンバイ解除を知らせる信号に従って、第１の回路ブロックに入力される
クロック信号その他の信号の入力を開始する。
【００３０】
第１のブロックに対する情報信号、クロック信号の停止の方法としては、第２
の回路ブロックに設けた出力固定回路（レベルホールド回路）によって、信号レ
ベルを固定することが考えられる。第１のモード時には信号は出力固定回路を経
由してレベルダウン回路に入力されるが、第３のモードではレベルダウン回路へ
の入力が固定されることになる。
【発明の効果】
【００３１】
本発明により、高速性と低消費電力を両立したマイクロプロセッサを実現する
ことができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施例について図面を参照しながら説明する。
【００３３】
図１は本発明の第１の実施例を実現するためのプロセッサ・チップの構成例を
示すブロック図である。図１において、プロセッサ・チップ１０１はＣＭＯＳ構
造の回路を持つＬＳＩチップであり、プロセッサ主回路１０２、動作モード制御
部１０３、基板バイアス切り替え装置１０４を含む。基板バイアス切り替え装置
１０４には、基板バイアスの通常モードにおける電圧ＶｄｄおよびＶｓｓとスタ
ンバイモードにおける電圧ＶｄｄｂおよびＶｓｓｂが信号１１０から入力されて
いる。基板バイアス切り替え装置１０４は動作モード制御部の出力する信号１０
７に従って、プロセッサ主回路１０２を構成するｐＭＯＳトランジスタの基板バ
イアスとしてＶｄｄかＶｄｄｂのどちらかを選択して信号Ｖｂｐ１１１に出力し
、ｎＭＯＳトランジスタの基板バイアスとしてＶｓｓまたはＶｓｓｂのどちらか
を選択して信号Ｖｂｎ１１２に出力する。基板バイアス選択用の電圧値は例えば
Ｖｄｄ＝１．５Ｖ、Ｖｄｄｂ＝３．０Ｖ、Ｖｓｓ＝０．０Ｖ、Ｖｓｓｂ＝−１．
５Ｖである。
【００３４】
なお、後に述べるようにプロセッサ主回路１０２の形成されるウェル３０２は
基板バイアス切り替え装置１０４や動作モード制御部が形成されるウェルとは別
個独立に形成されている。
【００３５】
図３はプロセッサ・チップ１０１のデバイス構造を示す断面図である。図３が
図２と異なるのはｎ型基板３０１にｐウェル３０２が形成され、その表面相の一
部にｎウェル２０５が形成されている、すなわち３重ウェル構造のデバイスにな
っている点である。ｐウェル３０２の表面にｎＭＯＳトランジスタが、ｎウェル
２０５の表面にｐＭＯＳトランジスタが形成され、ＣＭＯＳ回路を構成されてい
る。また、基板バイアスを与えるための端子として、ｐＭＯＳトランジスタのｎ
ウェル２０５にＶｂｐ２０９、ｎＭＯＳトランジスタのｐウェル３０２にＶｂｎ
２１０が設けられている点は図２と同様である。この実施例ではプロセッサ主回
路１０２は動作モード制御部１０３と基板バイアス切り替え装置１０４とは異な
るｐウェル３０２内に形成される。これにより、基板バイアス制御の影響はプロ
セッサ主回路１０２のみに及び、動作モード制御部１０３と基板バイアス切り替
え装置１０４はその影響を避けることができる。
【００３６】
図４で本実施例におけるプロセッサ・チップ１０１の動作について説明する。
プロセッサ主回路１０２の動作モードには通常の命令実行を行う通常モードと命
令実行を行わないスタンバイモードがある。図４は、プロセッサ主回路１０２の
動作モードが通常モードからスタンバイモードへ遷移し、そしてスタンバイモー
ドから通常モードへと遷移する場合のプロセッサ・チップ１０１上における処理
を示したフローチャートである。
【００３７】
最初にプロセッサ主回路１０２が通常モードで動作している。この時基板バイ
アス切り替え装置１０４は基板バイアスＶｂｐ１１１とＶｂｎ１１２にそれぞれ
ＶｄｄとＶｓｓを選択している。この例における通常モードの基板バイアスの電
圧値はＶｂｐ＝１．５Ｖ、Ｖｂｎ＝０Ｖである（ステップ４０１）。
【００３８】
プロセッサ主回路１０２は、スリープ命令を実行すると信号１０５に「スタン
バイ要求」を出力し動作モード制御部１０３に伝えた後、命令実行動作を停止し
スタンバイモードに移行する（ステップ４０２）。
【００３９】
動作モード制御部１０３はプロセッサ主回路からこの信号１０５を受け取ると
プロセッサ主回路１０２の基板バイアスをスタンバイモード用の電圧に切り替え
るために信号１０７を出力する。基板バイアス切り替え装置１０４はこの信号１
０７を受けて基板バイアスＶｂｐ１１１とＶｂｎ１１２にそれぞれＶｄｄｂとＶ
ｓｓｂを入力電圧１１０から選択して出力する（ステップ４０３、４０４）。こ
の例ではスタンバイモードの基板バイアスの電圧値はＶｂｐ＝３．０Ｖ、Ｖｂｎ
＝−１．５Ｖである。
【００４０】
動作モード制御部１０３は、プロセッサ主回路１０２がスタンバイ状態にある
ときに、外部から信号１０８に「スタンバイ解除割り込み」がアサートされたこ
とを検出すると（ステップ４０５）、プロセッサ主回路１０２の基板バイアスを
通常モード用の電圧に切り替えるために信号１０７を出力し、基板バイアス切り
替え装置１０４はこの信号１０７を受けて、基板バイアスＶｂｐ１１１とＶｂｎ
１１２をそれぞれＶｄｄ（１．５Ｖ）とＶｓｓ（０．０Ｖ）に切り替える（ステ
ップ４０６）。
【００４１】
基板バイアスの切り替え後、そのバイアス電圧が安定するまでにはいくらかの
時間を必要とするため、すぐにプロセッサ主回路１０２の動作を再開させると誤
動作する可能性がある。それを避けるため動作モード制御部１０３はプロセッサ
主回路１０２の動作モードを切り替える前に、オンチップタイマ１０９に切り替
えた基板バイアス電圧の安定に必要な十分な時間を設定してスタートさせ（ステ
ップ４０７）、タイムアウトするまで待つ（ステップ４０８）。そしてタイムア
ウトした後に、動作モード制御部１０３は「スタンバイ解除」を信号１０６に出
力し、プロセッサ主回路１０２に伝える。プロセッサ主回路１０２はこの信号１
０６を受けて、通常モードに移行し命令実行動作を再開する（ステップ４０９）
。
【００４２】
以上のようにして、プロセッサ主回路１０２の基板バイアスＶｂｐ１１１およ
びＶｂｎ１１２を制御して、動作時にはプロセッサ主回路を構成するＭＯＳトラ
ンジスタのしきい値電圧を低くして高速動作に対応させ、スタンバイ時にはしき
い値電圧を高くしてリーク電流を削減することができる。
【００４３】
図５は本発明の第２の実施例におけるプロセッサ・チップの構成を示すブロッ
ク図である。この実施例では、動作モード制御部１０３はプロセッサ主回路１０
２の基板に印加されるバイアス電圧を検知するセンサ５０１を備えている。プロ
セッサ主回路１０２の動作モードが通常モードからスタンバイモードへ遷移する
ときは、前記第１の実施例における処理手順と同じである。プロセッサ主回路１
０２の動作モードがスタンバイモードから通常モードへ遷移するときは前記第１
の実施例と同様に動作モード制御部１０３は基板バイアス切り替え装置１０４を
制御して基板バイアスを通常モードの電圧に切り替えた後、センサ５０１が切り
替えた基板バイアスの電圧が所定の値、すなわち本実施例では、Ｖｂｐ＝１．５
Ｖ、Ｖｂｎ＝０．０Ｖに安定したことを信号５０２に出力するまで待つ。センサ
５０１が基板バイアスの安定を信号５０２に出力すると動作モード制御部１０３
は信号１０６に「スタンバイ解除」を出力し、プロセッサ主回路１０２の動作を
再開させる。
【００４４】
図６は本発明の第３の実施例におけるプロセッサ・チップの構成を示すブロッ
ク図である。プロセッサ・チップ６０１の基本デバイス構造としては図３に示し
た３重ウェル構造を考える。図６のプロセッサ・チップ６０１においてプロセッ
サ主回路はＣＰＵ６０４、モジュールＡ６０６、モジュールＢ６０８のように複
数の機能モジュールから構成される。各機能モジュールはそれぞれ異なるウェル
領域上に分離して存在し、他の機能モジュールの基板バイアス制御の影響を受け
ない。機能モジュールは、ＣＰＵ、ＦＰＵ、キャッシュ、あるいは演算器等のよ
り小さい単位のものを含む。基板バイアス切り替え装置６０５、６０７、６０９
は各機能モジュール６０４、６０６、６０８に対応してそれぞれ設けられており
、対応する機能モジュールの基板バイアスを前記実施例の場合と同様に切り替え
ることができる。命令の実行は機能モジュールの一つであるＣＰＵ６０４を中心
に行なわれ、実行に不要な機能モジュールをスタンバイにする命令を実行すると
動作モード制御部６０２に機能モジュールのスタンバイが伝えられる。
【００４５】
本実施例におけるプロセッサ・チップ６０１の動作について次に説明する。最
初に全機能モジュールが通常モードで動作しているものとする。ＣＰＵ６０４は
モジュールＡをスタンバイにする命令を実行すると、このスタンバイ要求を信号
６１０に出力し、以後モジュールＡ６０６のスタンバイが解除されるまでこのモ
ジュールの使用が不可能になる。動作モード制御部６０２はこの信号６１０を受
けて、基板バイアス切り替え装置６０７に信号６１２を出力し、モジュールＡ６
０６の基板バイアスをスタンバイモード用の電圧に切り替える。モジュールＡ６
０６がスタンバイ状態にあるときに動作モード制御部６０２はＣＰＵ６０４の出
力信号６１０、あるいはプロセッサ・チップ６０１の外部の信号６１３からモジ
ュールＡ６０６のスタンバイ解除の信号を受け取ると信号６１２を基板バイアス
切り替え装置６０７に出力し、モジュールＡの基板バイアスを通常モード用の電
圧に切り替える。そして動作モード制御部６０２は本発明第１の実施例と同様に
オンチップタイマ６０３を用いて切り替えた基板バイアスの安定を待ち、安定後
、ＣＰＵ６０４に信号６１１を通してモジュールＡのスタンバイが解除されたこ
とを通知する。ＣＰＵ６０４はこの信号６１１を受け取るとモジュールＡを使用
した命令の実行が可能になる。
【００４６】
モジュールＢ６０８やその他の機能モジュールのスタンバイ制御についても同
様である。また、ＣＰＵ６０４自身もスタンバイ制御の対象である。この場合、
ＣＰＵ６０４はスタンバイモードに移行すると全ての命令実行を停止し、外部信
号６１３にＣＰＵ６０４のスタンバイ解除の信号がアサートされると動作モード
制御部６０２はＣＰＵ６０４の基板バイアスの切り替えが完了した後信号６１１
にＣＰＵ６０４のスタンバイ解除をアサートし、ＣＰＵ６０４の命令実行を再開
させる点を除いては、前記モジュールＡ６０６の場合と同様に制御される。
【００４７】
本実施例における機能モジュール単位のスタンバイ制御により、プロセッサの
動作時に不要な機能モジュールのリーク電流を削減することができる。
【００４８】
図７は本発明の第４の実施例におけるプロセッサ・チップの構成を示すブロッ
ク図である。第１の実施例と異なる点は外部から基板バイアス切り替え装置１０
４に供給される電圧７０１の種類が増えており、基板バイアス切り替え装置１０
４はそれらの中から適当なものを基板バイアスとして選択し、プロセッサ主回路
１０２に印加することができることである。本実施例では、プロセッサ主回路１
０２の動作速度、すなわち動作周波数は命令により動的に変更する手段を備えて
おり、プロセッサ主回路１０２の動作モードには高速モードと低速モードがある
ものとする。本実施例では、高速モードに対応した基板バイアスとしてＶｄｄ（
ｐＭＯＳ用）とＶｓｓ（ｎＭＯＳ用）、低速モードに対応した基板バイアスとし
てＶｄｄｂ２（ｐＭＯＳ用）とＶｓｓｂ２（ｎＭＯＳ用）、スタンバイモードに
対応した基板バイアスとしてＶｄｄｂ１（ｐＭＯＳ用）とＶｓｓｂ１（ｎＭＯＳ
用）を選択する。
【００４９】
次に本実施例におけるプロセッサ・チップ１０１の動作を説明する。ここで、
プロセッサ主回路１０２の動作モードを高速モードから低速モードに切り替える
場合を考える。プロセッサ主回路１０２が高速モードで動作中、基板バイアス切
り替え装置１０４はプロセッサ主回路の基板バイアスとしてＶｂｐ１１１にＶｄ
ｄを、Ｖｂｎ１１２にＶｓｓを選択している。プロセッサ主回路１０２は、低速
モードへ移行する命令を実行するとその要求を信号１０５に出力し、命令実行動
作を中断する。プロセッサ主回路１０２に供給されるクロックはこの低速モード
へ移行する命令の実行により低周波数に切り替わる。動作モード制御部１０３は
信号１０５を受けてプロセッサ主回路１０２の基板バイアスを低速モード用の電
圧に切り替えるために信号１０７に出力する。基板バイアス切り替え装置１０４
はこの信号１０７を受けて基板バイアスＶｂｐ１１１とＶｂｎ１１２をそれぞれ
Ｖｄｄｂ２とＶｓｓｂ２に切り替える。動作モード制御部１０３は上記実施例と
同様にオンチップタイマ１０９を使用して、切り替えた基板バイアスの安定を待
ち、プロセッサ主回路１０２に低速モードへ移行が完了したことを信号１０６を
通して通知する。プロセッサ主回路１０２はこの信号１０６を受けて中断してい
た命令実行動作を低速モードで再開する。
【００５０】
本実施例における低速モードから高速モードへの切り替え、高速モードまたは
低速モードからスタンバイモードへの切り替え、またはスタンバイモードから高
速モードあるいは低速モードへの切り替え時における動作も上記と同様であるの
で詳細は省略する。本実施例では動作速度をさらに細分し、それに対応した基板
バイアス制御を行なうことも可能である。さらに、第３の実施例におけるように
、プロセッサ主回路１０２を機能モジュール単位にデバイスの３重ウェル構造を
用いて分離し、各機能モジュール別にその動作周波数の切り替えと連動して基板
バイアスを制御することも可能である。
【００５１】
本実施例のように、プロセッサの動作周波数に適した基板バイアス制御を行な
うことにより、低速な動作モードにおけるリーク電流の削減が可能である。さら
に、この低速モードにおいてはＣＭＯＳ回路のｐＭＯＳとｎＭＯＳの両方のトラ
ンジスタが同時に導通してしまう入力電圧の範囲が高速な動作モードの時より狭
くなるためスイッチング時の貫通電流を削減する効果も得られる。
【００５２】
図８は本発明の第５の実施例におけるプロセッサ・チップの構成を示すブロッ
ク図である。この実施例が前記第１の実施例と異なるのは前記基板バイアス切り
替え装置が基板バイアス発生回路８０１により構成されていることである。基板
バイアス発生回路８０１は動作モード制御部１０３の出力信号８０２によって制
御され、内部で基板バイアスの電圧を発生しＶｂｐ１１１とＶｂｎ１１２に出力
する。動作モード制御部１０３の制御のもとでプロセッサ主回路１０２の動作モ
ードに対応して発生する基板バイアスＶｂｐ１１１とＶｂｎ１１２の電圧値は第
１の実施例と同様の値である。プロセッサ主回路１０２および動作モード制御部
１０３の動作は第１の実施例と同様であるので詳細は省略する。また、本実施例
と同様に第２、第３および第４の実施例における基板バイアス切り替え装置をこ
の基板バイアス発生回路８０１で構成することにより、プロセッサ・チップ内部
で基板バイアスを発生させ、動作モードに応じて切り替えることができる。
【００５３】
以上のようにこれらの実施例によれば、タイマまたはセンサを用いて待機状態
から動作状態への移行時のプロセッサを再起動するタイミングを正確に制御する
ので、プロセッサの動作モードに応じた最適な基板バイアス制御が可能になる。
それにより、プロセッサの動作モードが通常モードにおいて高速性を維持したま
ま、スタンバイモードにおいてリーク電流を削減できる。また、機能モジュール
別の動作モードに応じて基板バイアス制御を行なうことにより、プロセッサが動
作中であっても実行に不要な機能モジュールのリーク電流の削減が可能である。
さらに、プロセッサの動作周波数に適した基板バイアス制御を行なうことにより
、低速モードにおけるリーク電流の削減に加え、スイッチング時の貫通電流を削
減する効果も得られる。
【００５４】
その結果、消費電力の削減を効果的に実現でき、高速性と低電力性を兼ね備え
たマイクロプロセッサを提供することができる。
【００５５】
以下、マイコンの実施例として、具体的に基板バイアスを制御する動作モード
に関して説明する。マイコンは、１．８Ｖと３．３Ｖの２電源を有し、１．８Ｖ
のみ基板バイアス制御を行うものとする。１．８Ｖを供給する回路は比較的低い
閾値（例えばＶｔｈ＜０．４Ｖ程度）のＭＯＳトランジスタで構成するのが望ま
しい。
【００５６】
図９にマイコンの動作モードの一例を示す。動作モードとしては、通常に動作
している通常動作モード９８２、およびリセットモード９８１がある。低消費電
力で動作するモードとしては、スリープ９８３、ディープスリープ９８４、スタ
ンバイ９８５、ハードウエアスタンバイ９８６、ＲＴＣ（リアルタイムクロック
）電池バックアップモードがある。また、テストモードとしては、ＩＤＤＱ測定
がある。
【００５７】
通常動作９８２の時には、高速動作が必要なので、基板バイアスの制御は行わ
ない。リセット９８１の時は、全ての機能をリセットする必要があるので、基板
バイアスの制御は行わない。低消費電力モードにおいては、低消費電力モードか
らの復帰時間が短いスリープ９８３、ディープスリープ９８４では、基板バイア
スの制御は行わないが、復帰時間よりも消費電力を小さくすることに重点を置く
スタンバイ９８５、ハードウエアスタンバイ９８６の場合には、基板バイアス制
御を行う。ＲＴＣ電池バックアップモードは、３．３Ｖで動作するＲＴＣ回路の
電源のみを供給するモードである。このモードへは、低消費電力モードから遷移
するので、基板バイアス制御を行なう。また、ＩＤＤＱの測定は、スタンバイ電
流を測定して、トランジスタのショートや不良による貫通電流を測定するモード
であるから、この場合には必ず基板バイアスを制御して、チップのリーク電力を
小さくして、不良を発見しやすくする必要がある。
【００５８】
図１０で、低消費電力の動作モードを説明する前に、プロセッサ主回路９０２
の内部ブロックの構成に関して説明する。この図は、プロセッサ主回路の主な構
成ブロックの一例である。演算回路としては、ＣＰＵ（中央演算処理装置）９７
１、ＦＰＵ（浮動小数点演算ユニット）９７２がある。また、チップに内蔵する
メモリであるキャッシュ９７３、外部メモリとのインタフェースを行うＢＳＣ（
バス制御部）９７４、ＤＭＡ（ダイレクトメモリアクセス）を行うＤＭＡＣ（Ｄ
ＭＡ制御部）９７５、シリアルポートを制御するＳＣＩ（シリアル制御部）９７
６、割り込み入力を制御するＩＮＴＣ（割り込み制御部）９７７、クロックを制
御するＣＰＧ（クロック制御部）９７８等がある。
【００５９】
図１１で、低消費電力モードであるスリープ９８３、ディープスリープ９８４
、スタンバイ９８５に関して説明する。
【００６０】
スリープ９８３では、ＣＰＵ９７１、ＦＰＵ９７２、キャッシュ９７３等の演
算装置のクロックのみが止まっている状態で、かつ基板バイアス制御をしていな
いので、消費電力は大幅に減少できないものの、ＤＭＡＣ９７５によるＤＭＡ転
送やＢＳＣ９７４によるＤＲＡＭ（ダイナミックＲＡＭ）やＳＤＲＡＭ（シンク
ロナスダイナミックＲＡＭ）の通常リフレッシュ（１０２４回／１６ミリ秒のリ
フレッシュ）が可能である。ＣＰＧ９７８は動作しており、また、基板バイアス
制御をしていないので、スリープ９８３から通常動作モード９８２への復帰時間
は早い。
【００６１】
スタンバイ９８５モードは、全ての動作クロックを止め、なおかつ基板バイア
ス制御も行なうため、消費電力は極めて少ない。クロックが止っているため、Ｄ
ＭＡ転送はできない。また、ＤＲＡＭやＳＤＲＡＭのリフレッシュに関しては、
スタンバイ９８５に入る前に、メモリが自分自身でリフレッシュを行なうセルフ
リフレッシュモードになるようにＢＳＣ９７４を用いて各メモリの制御信号（Ｒ
ＡＳ信号、ＣＡＳ信号）を設定しておく必要がある。ただし、スタンバイ９８５
から通常動作９８２までの復帰時間は、クロックが止っているので、クロック発
振の安定待ちや基板バイアス状態からの復帰時間のため長くなってしまう。
【００６２】
ディープスリープ９８４モードは、スリープ９８３とスタンバイ９８５の中間
の低消費電力モードである。
【００６３】
図１２にスリープ９８３とディープスリープ９８４の動作モジュールの違いを
示す。スリープ９８３時には、動作しているＢＳＣ９７３、ＤＭＡＣ９７４、Ｓ
ＣＩ９７５がディープスリープ９８４では、停止しているため、その分消費電力
を削減できている。
【００６４】
ただし、ディープスリープ９８４モードでは、ＤＭＡ転送ができなくなり、メ
モリのリフレッシュもセルフリフレッシュになる。ディープスリープ９８４から
通常動作モード９８２への復帰時間は、スリープモードと同様に早い。
【００６５】
このように３種類の低消費電力モードを設けることにより、用途に応じたきめ
細かな低消費電力制御を行なうことができる。
【００６６】
図１３で動作モードの状態遷移図を示し説明する。全ての電源がオフ状態９８
０からＲＥＳＥＴ＃９５２（または、パワーオンリセット）ピン入力により、プ
ロセッサチップは、リセット状態９８１に遷移する。ＲＥＳＥＴ＃９５２がネゲ
ートされると通常動作９８２に遷移する。この状態から低消費動作モードに遷移
する。
【００６７】
遷移の方法には２通りある。一つは命令による遷移である。これはＣＰＵ９７
１がスリープ命令を実行することにより遷移する。スリープ命令実行時にモード
レジスタを設定して、スリープ９８３、ディープスリープ９８４、スタンバイ９
８５を選択でき、それぞれのモードに遷移できる。各モードから通常動作モード
９８２への復帰は、割り込み９５８である。
【００６８】
もう一つの遷移方法は、ＨＡＲＤＳＴＢ＃９５１ピンによる遷移である。この
ピンがアサートされると、ハードウエアスタンバイ状態９８６に遷移する。この
状態はスタンバイ９８５と同様に全てのクロックが停止し、基板バイアス制御も
行なわれている状態である。
【００６９】
このモードで、入出力バッファをハイインピーダンスにすれば、３．３Ｖ系の
回路も貫通電流の流れるトランジスタがなくなりＩＤＤＱの測定が可能になる。
【００７０】
また、３．３Ｖ系に置かれたＲＴＣ回路の入力バッファを固定すれば、ＲＴＣ
回路以外の電源をオフした場合にも、ＲＴＣ回路の入力信号がフローティング（
中間レベル）にならないので、ＲＴＣ回路の誤動作を防止でき、ＲＴＣ回路のみ
動作させることが可能である。
【００７１】
次にハードウエアスタンバイの応用例を説明する。
【００７２】
図１４にハードウエアスタンバイを適用してプロセッサチップ９０１の電源９
０４（バッテリ）を交換可能にするプロセッサチップ９０１の構成と電源制御回
路の構成を示す。
【００７３】
プロセッサチップ９０１は１．８Ｖで動作する１．８Ｖ領域回路９３０と３．
３Ｖで動作する３．３Ｖ領域回路９３１から構成されている。１．８Ｖ領域回路
９３０はプロセッサ主回路９０２と３．３Ｖから１．８Ｖにレベル変換するレベ
ルダウン回路９０５、９０６から構成されている。３．３Ｖ領域の回路９３１は
基板バイアス発生回路９０３、クロック発振回路９０８、ＩＯ回路９０９、動作
モード制御部９１３、ＲＴＣ回路９１４および１．８Ｖから３．３Ｖにレベル変
換するレベルアップ回路９０４、９１０、３．３Ｖから１．８Ｖへの信号を固定
する出力固定回路９０７、９１１から構成されている。
【００７４】
電源系の制御回路としては、電源９０４、電源監視回路９２１、表示器９２２
、１．８Ｖ系の電圧を生成する電圧生成回路９２０がある。
【００７５】
以下動作を説明する。プロセッサチップ９０１が、通常動作モード９８２の時
は、基板バイアス発生回路９０３は、基板バイアスを引かずに通常の基板レベル
（例えばＰＭＯＳについてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）を保
持している。クロック発振回路９０８はＰＬＬ（フェイズロックドループ）等か
らなり、内部動作用のクロックを生成して、出力固定回路９０７、レベルダウン
回路９０５を介してプロセッサ主回路９０２へ送る。ＩＯ回路９０９は、外部か
らの信号を取り込み、出力固定回路９０７、レベルダウン回路９０５を介してプ
ロセッサ主回路９０２へ送る。また、プロセッサ主回路９０２からの信号をレベ
ルアップ回路９０４を介して外部へ信号を出力する。ＲＴＣ回路９１４は、３．
３Ｖで動作し、レベルアップ回路９１０を介して、プロセッサ主回路９０２から
制御信号を受け取り、レベルダウン回路９０６、出力固定回路９１１を介して、
プロセッサ主回路９０２に制御信号を送信する。動作モード制御部９１３は、特
に基板バイアス発生回路９０３の制御を行なう。
【００７６】
電源監視回路９２１は、電源９０４の電圧レベルを監視する。電圧レベルが所
定のレベルより下がる（バッテリが切れている状態を検出）とＨＡＲＤＳＴＢ＃
９５１をローレベルにする。同時に表示器９２２にバッテリ切れのアラームを表
示し、利用者に知らせる。電圧レベルが下がった状態でも電圧保持回路９２３は
、所定の期間（数分間から数時間）電圧レベルを保持できる。この期間に利用者
は、電源９０４を交換できる。
【００７７】
図１５を用いて、以下、電源交換シーケンスに関して、説明する。
（１）ＨＡＲＤＳＴＢ＃９５１がローレベルになることにより、動作モードはハ
ードウエアスタンバイ状態９８６に入る。ここで、動作モード制御部９１３から
１．８Ｖ信号固定９５３を出力し、３．３Ｖから１．８Ｖへの信号を固定し、１
．８Ｖ系のクロックも停止させる。これにより、基板バイアスを引いた時も、１
．８Ｖ系の信号が動作しないので、基板バイアスを引いている状態（ＭＯＳトラ
ンジスタのしきい値電圧が高くなり、その動作速度が遅くなっている状態で、基
板電位が不安定な状態）での１．８Ｖ系の回路の誤動作を防止する。この状態で
、基板バイアス生成回路９０３に基板バイアス制御開始信号９５５を出力する。
（２）その後、１．８Ｖ信号固定９５３のタイミングに基づいて、基板バイアス
生成回路９０３に基板バイアス制御開始信号９５５を出力する。信号固定９５３
と基板バイアス制御開始９５５の間には、実際に信号が固定されて、１．８Ｖ領
域への信号の供給が停止するまでの時間差が設定されている。この時間差はＲＴ
Ｃ回路９１４のＲＴＣクロックに基づいたタイマーで測定することができる。
（３）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３
は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期
間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（４）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しな
い。さらに、リーク電流も少ないので、電流の消費量は少ない。これにより、電
圧保持回路９２３の保持時間も長くなる。
（５）この状態で電源９０４を交換する。
（６）電源交換後は、電源電圧が正常のレベルに戻るので、ＨＡＲＤＳＴＢ＃９
５１がハイレベルに戻る。
（７）その後、パワーオンリセット回路が動作し、ＲＥＳＥＴ＃９５２が入力さ
れる。このリセット入力により、動作モード制御部９１３から出力している基板
バイアス制御開始信号９５５が解除される。
（８）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路
９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位（例えばＰＭＯＳに
ついてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）に戻し始める。基板バイ
アスの回復まで所定の時間が必要であり、基板バイアスを戻し終わると基板バイ
アス制御中信号９５６の解除により動作モード制御部９１３へそれを通知する。
（９）基板バイアス制御中信号９５６の解除を受けて、動作モード制御部９１３
から出力している１．８Ｖ信号固定９５３が解除され、プロセッサ主回路９０２
等の１．８Ｖ系の回路に信号が入力される。
（１０）リセット状態９８１が終了後、通常状態９８２に入り、プロセッサ主回
路９０２は通常の動作を開始する。
【００７８】
以上のようにハードウエアスタンバイによる低消費電力モードを利用して、電
源９０４の交換が可能になる。
【００７９】
次にハードウエアスタンバイの第２の応用例を説明する。
【００８０】
図１６にＲＴＣ電源バックアップモードを実現する構成例を示す。ＲＴＣ回路
９１４は、リアルタイムカウンタと呼ばれ、時計やカレンダの機能を実現するも
のである。このため、常時動作していないと時計の機能を実現できない。電源９
０４が遮断されてもＲＴＣ回路９１４は動作している必要がある。
【００８１】
ここで示す実施例では、ＲＴＣ電源バックアップモードを実現するために、３
．３Ｖ領域が通常の３．３Ｖ領域９９１とＲＴＣの３．３Ｖで動作する領域９９
２に分けている。また、ＲＴＣの３．３Ｖ領域９９２では、入力回路に入力固定
回路９１２、および入力固定レベルアップ回路９６０が付加されており、他の電
源（１．８Ｖ、通常の３．３Ｖの電源）が遮断されている状態で、入力信号がフ
ローティングになってもＲＴＣの３．３Ｖで動作する領域９９２には、中間レベ
ルの信号が伝達しないようになっていて、誤動作を防止している。
【００８２】
電源系の制御回路としては、電源９０４、電源監視回路９２１、表示器９２２
、１．８Ｖ系の電圧を生成する電圧生成回路９２０に加えて、バックアップ電池
９６２、ダイオード９６３、９６４がある。
【００８３】
以下動作を説明する。通常動作モード９８２の時は、基板バイアス発生回路９
０３は、基板バイアスを引かずに通常の基板レベルを保持している。クロック発
振回路９０８はＰＬＬ（フェイズロックドループ）等からなり、内部動作用のク
ロックを生成して、出力固定回路９０７、レベルダウン回路９０５を介してプロ
セッサ主回路９０２へ送る。ＩＯ回路９０９は、外部から信号を取り込み、出力
固定回路９０７、レベルダウン回路９０５を介してプロセッサ主回路９０２へ送
る。また、プロセッサ主回路９０２からの信号をレベルアップ回路９０４を介し
て外部へ信号を出力する。ＲＴＣ回路９１４は、３．３Ｖで動作し、入力固定レ
ベルアップ回路９６０を介してプロセッサ主回路９０２から制御信号を受け取り
、レベルダウン回路９０６、出力固定回路９１１を介して、プロセッサ主回路９
０２に制御信号を送信する。動作モード制御部９１３は、入力固定回路９１２を
介して、制御信号を受け取り、特に基板バイアス発生回路９０３の制御を行なう
。
【００８４】
電源監視回路９２１は、電源９０４の電圧レベルを監視する。電圧レベルが所
定のレベルより下がる（バッテリが切れている状態を検出）とＨＡＲＤＳＴＢ＃
９５１をローレベルにし、ＲＴＣ３．３Ｖ領域９９２の入力を固定し、ＲＴＣ回
路９１４の誤動作を防止する。同時に表示器９２２にバッテリ切れのアラームを
表示する。この後、電圧レベルが下がり続けて、３．３Ｖと１．８Ｖ系の電圧は
プロセッサチップ９０１に供給されなくなる。この時バックアップ電池９６２か
らダイオード９６３を介してＲＴＣの３．３Ｖ領域にのみ電圧（ＶＤＤ−ＲＴＣ
、ＶＳＳ−ＲＴＣ）が供給され、電源９０４がなくても、ＲＴＣ回路９１４（カ
レンダ用カウンタ回路）のみ正常に動作する。ダイオード９６４はＲＴＣ回路９
１４以外に電流が流れるのを防止する。
【００８５】
図１７を用いて、ＲＴＣ電源バックアップシーケンスに関して、詳細に説明す
る。
（１）ＨＡＲＤＳＴＢ＃９５１がローレベルになることにより、動作モードはハ
ードウエアスタンバイ状態９８６に入る。ここで、動作モード制御部９１３から
１．８Ｖ信号固定９５３を出力し、３．３Ｖから１．８Ｖへの信号を固定し、１
．８Ｖ系のクロックも停止させる。これにより、基板バイアスを引いた時も、１
．８Ｖ系の信号が動作しないので、基板バイアスを引いている状態での１．８Ｖ
系の回路の誤動作を防止する。同時にＲＴＣ回路９１４への入力固定信号９５４
を出力し入力信号を固定する。これにより他の電源が遮断されたときに、ＲＴＣ
回路９１４に不安定な中間レベルの信号が入るのを防ぐ。
（２）その後、１．８Ｖ信号固定９５３のタイミングに基づいて、基板バイアス
生成回路９０３に基板バイアス制御開始信号９５５を出力する。信号固定９５３
と基板バイアス制御開始９５５の間には、実際に信号が固定されて、１．８Ｖ領
域への信号の供給が停止するまでの時間差が設定されている。この時間差はＲＴ
Ｃ回路９１４のＲＴＣクロックに基づいたタイマーで測定することができる。
（３）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３
は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期
間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（４）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しな
い。さらに、リーク電流も少ないので、電流の消費量は少ない。
（５）電源９０４の遮断期間は長くてもよい。また、電源９０４の交換ができる
。
（６）電源９０４遮断からの復帰後（または電源９０４交換後）は、電源電圧が
正常のレベルに戻るので、ＨＡＲＤＳＴＢ＃９５１がハイレベルに戻る。
（７）その後、パワーオンリセット回路が動作し、ＲＥＳＥＴ＃９５２が入力さ
れる。このリセット入力により、基板バイアス制御開始信号９５５が解除される
。
（８）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路
９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位（例えばＰＭＯＳに
ついてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）に戻し始める。基板バイ
アスの回復まで所定の時間が必要であり、基板バイアスを戻し終わると基板バイ
アス制御中信号９５６の解除により動作モード制御部９１３へそれを通知する。
（９）基板バイアス制御中信号９５６の解除を受けて、動作モード制御部９１３
から出力している１．８Ｖ信号固定９５３が解除され、プロセッサ主回路９０２
等の１．８Ｖ系の回路に信号が入力される。
（１０）リセット状態９８１が終了後、通常状態９８２に入り、プロセッサ主回
路９０２は通常の動作を開始する。
【００８６】
上記シーケンスで、電源９０４に電源スイッチを設けて、電源オフの期間にＲ
ＴＣ回路９１４のみ動作させることも可能である。
【００８７】
以上のようにハードウエアスタンバイを利用して、ＲＴＣ回路９１４のみ電池
バックアップして動作させることが可能になる。
【００８８】
図１８に通常のスリープ命令９５９を使用して、スタンバイ状態９８５に入り
、割り込み信号９５８で通常状態９８２に復帰するシーケンスを説明する。
（１）スリープ命令９５９により、動作モードはスタンバイ状態９８５に入る。
ここで、動作モード制御部９１３から１．８Ｖ信号固定９５３を出力し、３．３
Ｖから１．８Ｖへの信号を固定し、１．８Ｖ系のクロックも停止させる。これに
より、基板バイアスを引いた時の１．８Ｖ系の回路の誤動作を防止する。
（２）その後、１．８Ｖ信号固定９５３のタイミングに基づいて、基板バイアス
生成回路９０３に基板バイアス制御開始信号９５５を出力する。信号固定９５３
と基板バイアス制御開始９５５の間には、実際に信号が固定されて、１．８Ｖ領
域への信号の供給が停止するまでの時間差が設定されている。この時間差はＲＴ
Ｃ回路９１４のＲＴＣクロックに基づいたタイマーで測定することができる。
（３）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３
は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期
間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（４）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しな
い。さらに、リーク電流も少ないので、電流の消費量は少ない。
（５）この状態で、制御信号９５７（外部ピン）からＩＯ回路９０９を介して、
割り込み信号９５８を受け付けると、動作モード制御部９１３は、基板バイアス
制御開始信号９５５を解除する。
（６）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路
９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位（例えばＰＭＯＳに
ついてはＶＤＤ電位、ＮＭＯＳについてはＶＳＳ電位）に戻し始める。基板バイ
アスの回復まで所定の時間が必要であり、基板バイアスを戻し終わると基板バイ
アス制御中信号９５６の解除により動作モード制御部９１３へそれを通知する。
（７）基板バイアス制御中信号９５６の解除を受けて、動作モード制御部９１３
は、１．８Ｖ信号固定９５３を解除する。基板バイアス制御中信号が解除されて
から１．８Ｖ信号固定９５３を解除することにより、１．８Ｖ系の回路が誤動作
するのを防いでいる。
（５）プロセッサ主回路９０２等の１．８Ｖ系の回路に信号が入力され、通常状
態９８２に入り、プロセッサ主回路９０２は通常の動作を開始する。
【００８９】
以上により、プロセッサチップ９０１は低消費電力モードに入り、割り込みに
より復帰できる。
【００９０】
図１９に通常のスリープ命令９５９を使用して、スタンバイ状態９８５に入り
、ＲＥＳＥＴ＃９５２で通常状態９８２に復帰するシーケンスを説明する。
（１）スリープ命令９５９により、動作モードはスタンバイ状態９８５に入る。
ここで、動作モード制御部９１３から１．８Ｖ信号固定９５３を出力し、３．３
Ｖから１．８Ｖへの信号を固定し、１．８Ｖ系のクロックも停止させる。これに
より、基板バイアスを引いた時の１．８Ｖ系の回路の誤動作を防止する。
【００９１】
その後、１．８Ｖ信号固定９５３により信号固定が完了したことを計測し、基
板バイアス生成回路９０３に基板バイアス制御開始信号９５５を出力する。
（２）基板バイアス制御開始信号９５５を受けて、基板バイアス発生回路９０３
は１．８Ｖ系の基板の基板バイアスを引き始める。基板バイアスを引いている期
間は、基板バイアス制御中９５６信号を動作モード制御部９１３へ返す。
（３）基板バイアスを引いている状態では、プロセッサ主回路９０２は動作しな
い。さらに、リーク電流も少ないので、電流の消費量は少ない。
（４）この状態で動作モード制御部９１３は、ＲＥＳＥＴ＃９５２を受け付けて
、基板バイアス制御開始信号９５５を解除する。
（５）基板バイアス制御開始信号９５５の解除を受けて、基板バイアス発生回路
９０３は１．８Ｖ系の基板の基板バイアスを動作状態の電位に戻し始める。基板
バイアスを戻し終わると、基板バイアス制御中信号９５６を用いて動作モード制
御部９１３へ知らせる。
（６）この解除信号を受けて、１．８Ｖ信号固定９５３を解除する。
（７）リセット状態９８１が終了後、プロセッサ主回路９０２等の１．８Ｖ系の
回路に信号が入力され、通常状態９８２に入り、プロセッサ主回路９０２は通常
の動作を開始する。
【００９２】
以上により、プロセッサチップ９０１は低消費電力モードに入り、リセットに
より復帰できる。
【００９３】
以上で説明したように、プロセッサチップ９０１は１．８Ｖが電源電圧として
供給されている部分と、３．３Ｖが電源電圧として供給されている部分がある。
１．８Ｖが供給されている部分としては、例えばプロセッサ主回路９０２等があ
る。この部分は回路規模が大きく、さらに高速に動作させる必要がある部分であ
る。回路規模が大きくかつ高速動作が要求されることからこの部分の消費電力が
大きくなる。本実施例では、この消費電力を削減するために電源電圧を下げてい
る。
【００９４】
また、電源電圧を低く（例えば１．８Ｖ）すると動作速度が遅くなるので、Ｍ
ＯＳトランジスタのしきい値電圧を低く（例えばＶｔｈ＜０．４Ｖ程度）してい
る。さらに本実施例では、この低いしきい値化によるサブスレッショルドリーク
電流を削減するために基板電圧制御を行う。
【００９５】
一方、３．３Ｖが電源電圧として供給されている部分は例えばＲＴＣ回路９１
４がある。これらの回路は小規模で低速動作であるから、消費電力が小さい。よ
って、このような回路ブロックは電源電圧を低くする必要がない。例えば、Ｖｔ
ｈ＞０．５Ｖ程度に設定できる。ＭＯＳトランジスタの閾値を低くする必要がな
いことから、サブスレッショルドリーク電流を削減するため基板制御による電流
対策の必要がないという利点がある。
【００９６】
本実施例のプロセッサチップ９０１はこの両者の電源電圧を使い分けている。
すなわち、大規模高速動作が必要な部分は低電圧低しきい値ＭＯＳを基板制御し
て使用し、高電圧高しきい値ＭＯＳを基板制御無しで使用している。しきい値の
異なるＭＯＳトランジスタを作る方法は特に限定しないが、チャネルインプラ量
を変えることで実現できる。また、ゲート酸化膜の厚さを変えることでも実現で
きる。後者の場合、ＭＯＳトランジスタの構成を酸化膜厚を厚くすることでしき
い値が大きくなるようにすればよい。高いしきい値ＭＯＳは高電圧で動作させる
ので酸化膜厚を厚くする必要があるからである。酸化膜を厚くすることでしきい
値を高くできればプロセスを簡略化できる。
【００９７】
さらに、入出力回路９０９は外部信号振幅３．３Ｖを送受信する必要があるこ
とから、高電圧しきい値ＭＯＳと同じＭＯＳトランジスタを用いると、プロセス
を共通化でき望ましい。  
【図面の簡単な説明】
【００９８】
【図１】本発明の第１の実施例におけるプロセッサ・チップのプロック図である。
【図２】基板バイアス制御に用いる一般的なデバイス構造を示す断面図である。
【図３】本発明の第１の実施例におけるデバイス構造を示す断面図である。
【図４】本発明の第１の実施例における動作の説明に用いるフローチャートである。
【図５】本発明の第２の実施例におけるプロセッサ・チップのプロック図である。
【図６】本発明の第３の実施例におけるプロセッサ・チップのプロック図である。
【図７】本発明の第４の実施例におけるプロセッサ・チップのプロック図である。
【図８】本発明の第５の実施例におけるプロセッサ・チップのプロック図である。
【図９】本発明の動作モードと基板バイアス制御の関係を説明する図である。
【図１０】本発明のプロセッサ主回路の構成を説明する図である。
【図１１】本発明の低消費電力モードを説明する図である。
【図１２】本発明のスリープとディープスリープを説明する図である。
【図１３】本発明の動作モードの遷移図である。
【図１４】本発明のプロセッサチップの構成と電源制御回路の第１の構成図である。
【図１５】本発明の電源交換のシーケンスを説明する図である。
【図１６】本発明のプロセッサチップの構成と電源制御回路の第２の構成図である。
【図１７】本発明のＲＴＣ電源バックアップのシーケンスを説明する図である。
【図１８】本発明の低消費電力モードから割り込みにて復帰するまでのシーケンスを説明する図である。
【図１９】本発明の低消費電力モードからリセットにて復帰するまでのシーケンスを説明する図である。
【符号の説明】
【００９９】
１０１…プロセッサ・チップ、１０２…プロセッサ主回路、１０３…動作モー
ド制御部、１０４…基板バイアス切り替え装置、１０９…タイマ、５０１…セン
サ、８０１…基板バイアス発生回路。
【図１】
0004521619.tif 000002
【図２】
0004521619.tif 000003
【図３】
0004521619.tif 000004
【図４】
0004521619.tif 000005
【図５】
0004521619.tif 000006
【図６】
0004521619.tif 000007
【図７】
0004521619.tif 000008
【図８】
0004521619.tif 000009
【図９】
0004521619.tif 000010
【図１０】
0004521619.tif 000011
【図１１】
0004521619.tif 000012
【図１２】
0004521619.tif 000013
【図１３】
0004521619.tif 000014
【図１４】
0004521619.tif 000015
【図１５】
0004521619.tif 000016
【図１６】
0004521619.tif 000017
【図１７】
0004521619.tif 000018
【図１８】
0004521619.tif 000019
【図１９】
0004521619.tif 000020