(57)【特許請求の範囲】
【請求項１】
無線周波数信号を電圧電流変換した第１の電流信号が入力される第１の端子にソースが接続され、第１の局部発振信号が第１の容量を介してゲートに入力され、前記第１の局部発振信号を重畳した第２の電流信号を出力する第２の端子にドレインが接続された、第１のＭＯＳトランジスタ、および、前記第１の端子にソースが接続され、前記第１の局部発振信号の反転信号である第２の局部発振信号が第２の容量を介してゲートに入力され、前記第２の局部発振信号を重畳した第３の電流信号を出力する第３の端子にドレインが接続された、前記第１のＭＯＳトランジスタと同一の導電型の第２のＭＯＳトランジスタ、を有するミキサ回路と、
第１の電位にドレインが接続され、前記第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタと同一の導電型であるとともに同じ閾値を有する第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのソースと第２の電位との間に接続された電流源と、
前記第１の電位と前記第２の電位との間に接続され、前記第１の電位と前記第２の電位との間の電圧を分圧し、この分圧を基準電圧として出力する分圧回路と、
前記基準電圧がその同相入力に入力されるとともに前記第３のＭＯＳトランジスタのソースの電位がその逆相入力に入力され、出力が前記第３のＭＯＳトランジスタのゲートに接続された差動増幅回路と、を備え、
前記差動増幅回路の出力電圧が、第１の抵抗を介して前記第１のＭＯＳトランジスタのゲートに印加されるとともに第２の抵抗を介して前記第２のＭＯＳトランジスタのゲートに印加され、
前記第１および第２のＭＯＳトランジスタのソースおよびドレインの直流電圧が、前記基準電圧に等しくなるように制御される
ことを特徴とする半導体集積回路。
【請求項２】
前記電流源は、可変電流源であることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１、第２、および、第３のＭＯＳトランジスタは、同一の製造条件で形成されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記無線周波数信号が入力される無線周波数信号入力端子と前記第１の端子との間に接続され、前記無線周波数信号を電圧電流変換し前記第１の電流信号を出力する電圧電流変換回路と、
前記第２の端子と第１の中間周波数信号が出力される第１の中間周波数信号出力端子との間に接続され、前記第２の電流信号を電流電圧変換し前記第１の中間周波数信号を出力する第１の電流電圧変換回路と、
前記第３の端子と第２の中間周波数信号が出力される第２の中間周波数信号出力端子との間に接続され、前記第３の電流信号を電流電圧変換し前記第２の中間周波数信号を出力する第２の電流電圧変換回路と、をさらに備え、
前記分圧回路が出力する前記基準電圧に応じて、前記第１および第２のＭＯＳトランジスタのソースの直流電圧が前記電圧電流変換回路により前記基準電圧に等しくなるように制御され、
前記第１のＭＯＳトランジスタのドレインの直流電圧が前記第１の電流電圧変換回路により前記基準電圧と等しくなるように制御され、
前記第２のＭＯＳトランジスタのドレインの直流電圧が前記第２の電流電圧変換回路により前記基準電圧と等しくなるように制御されることを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
前記基準電圧は、前記第１の電位と前記第２の電位との中間の電圧であることを特徴とする請求項１ないし４の何れかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、無線通信用LSI（Large Scale Integration）に用いられるミキサ回路に関するものである。
【背景技術】
【０００２】
従来、無線通信において、ＲＦ（Radio Frequency：無線周波数）信号の周波数変換を行うミキサ回路が用いられている。
【０００３】
このミキサ回路には、入力信号が電流で与えられ、ＬＯ（Local Oscillation：局部発振）信号が入力されるＭＯＳスイッチのオン、オフで電流経路を切り替えるタイプのアクティブミキサがある。この電流経路の切り替えにより、出力端子には入力電圧信号の周波数とＬＯ信号の周波数の和および差の周波数の電流信号が出力される。
【０００４】
このアクティブミキサにおいて、ミキサ回路を構成する上記ＭＯＳスイッチに定常電流が流れると1/周波数に比例するフリッカ雑音が発生する。
【０００５】
特に、ミキサ回路が、ダイレクトコンバージョン、あるいはＬｏｗ−ＩＦ（Intermediate Frequency：中間周波数）方式の受信機に用いられるダウンコンバージョンミキサの場合、このフリッカ雑音が問題となる。
【０００６】
この問題を解決するために、ミキサ回路として、定常電流を流さないパッシブミキサが採用される。このパッシブミキサは、一般に、ＭＯＳスイッチのソース電位とドレイン電位に、それぞれコモンモードフィードバック技術を用いて、例えば電源電圧を抵抗で分割した適当な電位が与えられる。さらに、ＭＯＳスイッチのゲート電位は、例えば、電源電圧を抵抗で分割した別の電位に設定される。
【０００７】
しかし、このパッシブミキサでは、一般的に、十分な変換利得を得るためには振幅の大きな局部発振信号を必要とし、消費電流が増大する。
【０００８】
また、上記ＭＯＳスイッチのバイアス電位を、既述のように電源電圧の抵抗分割などで生成した固定電位とすると、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきにより閾値電圧が低くなったときに、上記ＭＯＳスイッチが定常状態でオンした状態となり、定常電流が流れてフリッカ雑音が発生する。したがって、パッシブミキサを採用してもプロセスばらつき、温度ばらつきおよび電源電圧ばらつきにより雑音特性の劣化が生じてしまう。
【０００９】
ここで、従来のミキサ回路には、例えば、ＩＦ信号が入力されるＭＯＳスイッチのゲートに印加するバイアス電圧を供給するためのバイアス回路を備えるものがある。このバイアス回路は、構成要素であるＭＯＳトランジスタが５極管領域で動作する電圧を基準として差動増幅器を用いてバイアス電圧を出力する（例えば、特許文献１参照。）。
【００１０】
上記従来の半導体集積回路は、既述のように、ＩＦ信号が入力されるＭＯＳスイッチのゲート電圧を制御するものであり、局部発振信号が入力されるＭＯＳスイッチのゲート電圧を制御するものではない。
【００１１】
そして、上記従来の半導体集積回路は、局部発振信号が入力されＭＯＳスイッチのソース、ドレインに印加される電圧については言及されていない。したがって、上記バイアス回路によりバイアス電圧を制御してもプロセスばらつき、温度ばらつきおよび電源電圧ばらつきにより該ＭＯＳスイッチの閾値がばらつくこととなる。
【００１２】
すなわち、上記従来の半導体集積回路よっても、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきにより既述のようなフリッカ雑音が発生し雑音特性の劣化が生じ得るという問題がある。
【特許文献１】特開２００５−１８４１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、上記課題を解決するものであり、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきによる、ミキサ回路の変換利得および雑音特性の低下を抑えることが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体集積回路は、
無線周波数信号を電圧電流変換した第１の電流信号が入力される第１の端子にソースが接続され、第１の局部発振信号が第１の容量を介してゲートに入力され、前記第１の局部発振信号を重畳した第２の電流信号を出力する第２の端子にドレインが接続された、第１のＭＯＳトランジスタ、および、前記第１の端子にソースが接続され、前記第１の局部発振信号の反転信号である第２の局部発振信号が第２の容量を介してゲートに入力され、前記第２の局部発振信号を重畳した第３の電流信号を出力する第３の端子にドレインが接続された、前記第１のＭＯＳトランジスタと同一の導電型の第２のＭＯＳトランジスタ、を有するミキサ回路と、
第１の電位にドレインが接続され、前記第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタと同一の導電型であるとともに同じ閾値を有する第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのソースと第２の電位との間に接続された電流源と、
前記第１の電位と前記第２の電位との間に接続され、前記第１の電位と前記第２の電位との間の電圧を分圧し、この分圧を基準電圧として出力する分圧回路と、
前記基準電圧がその同相入力に入力されるとともに前記第３のＭＯＳトランジスタのソースの電位がその逆相入力に入力され、出力が前記第３のＭＯＳトランジスタのゲートに接続された差動増幅回路と、を備え、
前記差動増幅回路の出力電圧が、第１の抵抗を介して前記第１のＭＯＳトランジスタのゲートに印加されるとともに第２の抵抗を介して前記第２のＭＯＳトランジスタのゲートに印加され、
前記第１および第２のＭＯＳトランジスタのソースおよびドレインに等しくなるように制御されることを特徴とする。
【発明の効果】
【００１５】
本発明の一態様に係る半導体集積回路によれば、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきによる、ミキサ回路の変換利得および雑音特性の低下を抑えることができる。
【発明を実施するための最良の形態】
【００１６】
本発明の一態様に係る半導体集積回路は、ミキサ回路のスイッチトランジスタをオンとオフの境界の状態にバイアスすることにより、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきによる、ミキサ回路の変換利得および雑音特性の低下を抑える。
【００１７】
以下、本発明に係る各実施例について図面を参照しながら説明する。
【００１８】
なお、以下の各実施例においては、ＭＯＳトランジスタにｎ型ＭＯＳトランジスタを用いた場合について説明するが、回路の極性を逆にすることにより、ｐ型ＭＯＳトランジスタについても同様に適用が可能である。
【実施例１】
【００１９】
図１は、本発明の一態様である実施例１に係る半導体集積回路が用いられる伝送システムを示す図である。
【００２０】
図１に示すように、半導体集積回路１００は、ＲＦ信号を電圧電流変換した第１の電流信号Ｓ１が入力される第１の端子１にソースが接続され、第１の局部発振信号ＬＯ＋が第１の容量２を介してゲートに入力され、第１の局部発振信号ＬＯ＋を重畳した第２の電流信号Ｓ２を出力する第２の端子３にドレインが接続された第１のＭＯＳトランジスタ４、および、第１の端子１にソースが接続され、第１の局部発振信号ＬＯ＋の反転信号である第２の局部発振信号ＬＯ−が第２の容量５を介してゲートに入力され、第２の局部発振信号ＬＯ−を重畳した第３の電流信号Ｓ３を出力する第３の端子６にドレインが接続された、第２のＭＯＳトランジスタ７、を有するミキサ回路８を備える。
【００２１】
第２のＭＯＳトランジスタ７は、第１のＭＯＳトランジスタ４と同一の導電型のｎ型ＭＯＳトランジスタである。
【００２２】
ミキサ回路８は、第１、第２の局部発振信号ＬＯ＋、ＬＯ−の入力に応じて、第１、第２のＭＯＳトランジスタ４、７を交互にオン、オフし、入力される第１の電流信号Ｓ１の経路を局部発振信号の周波数で切り替える。
【００２３】
これにより、第２、第３の端子３、６にはＲＦ信号の周波数と局部発振信号の周波数の和および差の周波数の第２、第３の電流信号Ｓ２、Ｓ３が出力される。
【００２４】
さらに、半導体集積回路１００は、第１の電位である電源電位ＶＤＤにドレインが接続され、第１のＭＯＳトランジスタ４および第２のＭＯＳトランジスタ７と同一の導電型（ｎ型）であるとともに同じ閾値を有する第３のＭＯＳトランジスタ９と、この第３のＭＯＳトランジスタ９のソースと第２の電位である接地電位との間に接続された電流源１０と、を備える。
【００２５】
第３のＭＯＳトランジスタ９は、第１、第２のＭＯＳトランジスタ４、７と同一の製造条件、すなわち同時に実行されるプロセスで同一の半導体基板に形成されている。これにより、第１、第２、および、第３のＭＯＳトランジスタ４、７、９は、同じサイズを有しその閾値が等しく設定されている。さらに、各ＭＯＳトランジスタが同一の製造条件、同時に実行されるプロセスで同一の半導体基板に形成されているため、閾値に対するプロセスばらつきの影響が低減される。
【００２６】
電流源１０は、ここでは、小さい定電流を出力する定電流源である。これにより、第３のＭＯＳトランジスタ９は、小さい定電流でバイアスされたソースフォロワ回路を構成する。したがって、第３のＭＯＳトランジスタ９のゲート−ソース間の電圧Ｖｇｓは、第３のＭＯＳトランジスタ９の閾値電圧Ｖｔｈと等しくなるように近似される。
【００２７】
さらに、半導体集積回路１００は、電源電位ＶＤＤと接地電位との間に接続され、電源電位ＶＤＤと接地電位との間の電圧を分圧し、この分圧を基準電圧Ｖｒｅｆとして出力する分圧回路１１と、基準電圧Ｖｒｅｆがその同相入力に入力されるとともに第３のＭＯＳトランジスタ９のソースの電位がその逆相入力に入力され、出力が第３のＭＯＳトランジスタのゲートに接続された差動増幅回路１２と、を備える。
【００２８】
分圧回路１１から出力される基準電圧Ｖｒｅｆは、例えば、電源電位ＶＤＤと接地電位との中間の電圧ＶＤＤ/２に設定される。
【００２９】
差動増幅回路１２、第３のＭＯＳトランジスタ９、電流源１０、および分圧回路１１は、フィードバックループを構成している。これにより、差動増幅回路１２の同相入力電位と逆相入力電位（基準電圧Ｖｒｅｆ）が等しくなるように制御される。したがって、差動増幅回路１２は、基準電圧Ｖｒｅｆと第３のＭＯＳトランジスタ９の閾値電圧Ｖｔｈとの和の出力電圧を出力する。
【００３０】
この差動増幅回路１２の出力電圧は、第１の抵抗１３を介して第１のＭＯＳトランジスタ４のゲートに印加されるとともに第２の抵抗１４を介して第２のＭＯＳトランジスタ７のゲートに印加される。
【００３１】
さらに、半導体集積回路１００は、ＲＦ信号が入力されるＲＦ信号入力端子１５と第１の端子１との間に接続され、ＲＦ信号を電圧電流変換し第１の電流信号Ｓ１を出力する電圧電流変換回路１６を備える。
【００３２】
さらに、半導体集積回路１００は、第２の端子３と第１のＩＦ信号ＯＵＴ＋が出力される第１のＩＦ信号出力端子１７との間に接続され、第２の電流信号Ｓ２を電流電圧変換し第１のＩＦ信号ＯＵＴ＋を出力する第１の電圧電流変換回路１８と、第３の端子６と第２のＩＦ信号ＯＵＴ−が出力される第２のＩＦ信号出力端子１９との間に接続され、第３の電流信号Ｓ３を電流電圧変換し第２のＩＦ信号ＯＵＴ−を出力する第２の電圧電流変換回路２０と、を備える。
【００３３】
電圧電流変換回路１６は、分圧回路１１が出力する基準電圧Ｖｒｅｆに応じて、第１および第２のＭＯＳトランジスタ４、７のソースの直流電圧が基準電圧Ｖｒｅｆに等しくなるように制御する。
【００３４】
第１の電流電圧変換回路１８は、分圧回路１１が出力する基準電圧Ｖｒｅｆに応じて、第１のＭＯＳトランジスタ４のドレインの直流電圧が基準電圧Ｖｒｅｆに等しくなるように制御する。
【００３５】
第２の電流電圧変換回路２０は、分圧回路１１が出力する基準電圧Ｖｒｅｆに応じて、第２のＭＯＳトランジスタ７のドレインの直流電圧が基準電圧Ｖｒｅｆに等しくなるように制御する。
【００３６】
このようにして、第１および第２のＭＯＳトランジスタ４、７のソースおよびドレインの直流電圧が基準電圧Ｖｒｅｆと等しくなるように制御される。
【００３７】
なお、他の回路構成により、第１および第２のＭＯＳトランジスタ４、７のソースおよびドレインの直流電圧が基準電圧Ｖｒｅｆに等しくなるようにしてもよい。
【００３８】
以上の構成により、第１、第２のＭＯＳトランジスタ４、７のゲートの直流電圧は、閾値電圧Ｖｔｈ＋基準電圧Ｖｒｅｆとなり、第１、第２のＭＯＳトランジスタ４、７のソース、ドレインの直流電圧は、基準電圧Ｖｒｅｆとなる。したがって、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきによらず、第１、第２のＭＯＳトランジスタ４、７のゲート−ソース間の直流電圧Ｖｇｓは、閾値電圧Ｖｔｈと等しい状態が保たれる。
【００３９】
これにより、第１、第２のＭＯＳトランジスタ４、７のゲート−ソース間の直流電圧Ｖｇｓが所望の値に維持されるので、所望の変換利得を得るために必要以上に振幅の大きな局部発振信号を用いる必要がない。すなわち、比較的小さな振幅の局部発振信号で、所望の変換利得を得ることができる。
【００４０】
さらに、第１、第２のＭＯＳトランジスタ４、７のゲート−ソース間の直流電圧Ｖｇｓが所望の値に維持されるので、従来技術のように定常電流が流れるのを防止しフリッカ雑音の発生、すなわち雑音特性の低下を抑えることができる。
【００４１】
以上のように、本実施例に係る半導体集積回路によれば、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきによる、ミキサ回路の変換利得および雑音特性の低下を抑えることができる。
【実施例２】
【００４２】
実施例１では、電流源が定電流源であり、第１、第２のＭＯＳトランジスタのゲート−ソース電圧を閾値電圧と等しくした構成について詳細に述べたが、本実施例では、ミキサ回路を構成するＭＯＳトランジスタのゲートに印加する電圧を制御できるように、電流源に可変電流源を選択した構成について述べる。
【００４３】
図２は、本発明の一態様である実施例２に係る半導体集積回路２００の要部構成を示す回路図である。なお、図中、実施例１と同じ符号は、実施例１と同様の構成を示している。
【００４４】
図２に示すように、半導体集積回路２００は、第３のＭＯＳトランジスタ９のソースと第２の電位である接地電位との間に接続された電流源２１０を備える。
【００４５】
電流源２１０は、第３のＭＯＳトランジスタ９に流れるバイアス電流Ｉを制御することが可能な可変電流源である。例えば、バイアス電流Ｉを０Ａ近傍から増加させると、差動増幅回路１２から出力される出力電圧は、基準電圧Ｖｒｅｆと閾値電圧Ｖｔｈとの和の値から増加する。これにより、第１、第２のＭＯＳトランジスタ４、７のゲートに印加される電圧は、基準電圧Ｖｒｅｆと閾値電圧Ｖｔｈとの和の値から増加（＋α）する。したがって、第１、第２のＭＯＳトランジスタ４、７のゲート−ソース間直流電圧Ｖｇｓは、閾値電圧Ｖｔｈとの和の値から増加（＋α）する。
【００４６】
このように、可変電流源２１０で電流Ｉを制御することにより、第１、第２のＭＯＳトランジスタ４、７のゲート−ソース間直流電圧Ｖｇｓを増加させることができる。
【００４７】
ここで、ゲート−ソース間直流電圧Ｖｇｓを大きくすることにより、変換利得を上げることができるが、雑音特性が劣化する。一方、ゲート−ソース間直流電圧Ｖｇｓを小さくすることにより変換利得は下がるが、雑音特性を改善することができる。
【００４８】
このように変換利得と雑音特性との間にはトレードオフの関係があるため、半導体集積回路２００に要求される性能に応じて、第３のＭＯＳトランジスタ９のバイアス電流Ｉを制御して、特性を調整することが可能である。
【００４９】
以上のように、本実施例に係る半導体集積回路によれば、実施例１と同様に、プロセスばらつき、温度ばらつきおよび電源電圧ばらつきによる、ミキサ回路の変換利得および雑音特性の低下を抑えることができる。
【００５０】
さらに、第３のＭＯＳトランジスタのバイアス電流Ｉを制御して、半導体集積回路の特性を調整することが可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の一態様である実施例１に係る半導体集積回路の要部構成を示す回路図である。
【図２】本発明の一態様である実施例２に係る半導体集積回路の要部構成を示す回路図である。
【符号の説明】
【００５２】
１  第１の端子
２  第１の容量
３  第２の端子
４  第１のＭＯＳトランジスタ
５  第２の容量
６  第３の端子
７  第２のＭＯＳトランジスタ
８  ミキサ回路
９  第３のＭＯＳトランジスタ
１０  電流源
１１  分圧回路
１２  差動増幅回路
１３  第１の抵抗
１４  第２の抵抗
１５  ＲＦ信号入力端子
１６  電圧電流変換回路
１７  第１のＩＦ信号出力端子
１８  第１の電圧電流変換回路
１９  第２のＩＦ信号出力端子
２０  第２の電圧電流変換回路
１００、２００  半導体集積回路
【図１】
0004580882.tif 000002
【図２】
0004580882.tif 000003