(57)【特許請求の範囲】
【請求項１】
半導体基板上にゲートパターンを形成し、
前記ゲートパターンを含む半導体基板の全面に第１絶縁膜を形成し、
前記ゲートパターン側面の第１絶縁膜上に順次に積層され、水平突出部を有するＬ字形態を有する第３スペーサ及び第２スペーサを形成し、
前記第２スペーサの側壁及び前記ゲートパターンをイオン注入マスクとして用いた高濃度イオン注入工程を実施して、前記第２スペーサ周辺の半導体基板及び前記第２スペーサの水平突出部の下部の半導体基板に各々高濃度接合領域及び中濃度接合領域を同時に形成し、
前記高濃度イオン注入工程が実施された半導体基板を熱処理し、
前記第２スペーサを除去し、
前記第３スペーサの側壁及び前記ゲートパターンをイオン注入マスクとして用いた低濃度イオン注入工程を実施して、前記第３スペーサの水平突出部の下部に低濃度接合領域を形成することを含む半導体トランジスタの製造方法。
【請求項２】
前記第３スペーサ及び第２スペーサを形成する工程は、
前記第１絶縁膜上に順次に積層された第２絶縁膜、第３絶縁膜及び第４絶縁膜を形成し、
前記第４絶縁膜を異方性エッチングして前記第３絶縁膜の側壁に第１スペーサを形成し、
前記第１スペーサをエッチングマスクとして用いて前記第３絶縁膜をエッチングすることによって、前記第１スペーサの下部に水平突出部を有するＬ字型第２スペーサを形成し、
前記第１スペーサを除去する同時に前記第２絶縁膜をエッチングして、前記第２スペーサの下部に水平突出部を有するＬ字型第３スペーサを形成することを含む請求項１に記載の半導体トランジスタの製造方法。
【請求項３】
前記第１絶縁膜はシリコン酸化膜で形成することを特徴とする請求項１に記載の半導体トランジスタの製造方法。
【請求項４】
前記第２絶縁膜は前記第１絶縁膜に対してエッチング選択比を有する物質膜で形成することを特徴とする請求項２に記載の半導体トランジスタの製造方法。
【請求項５】
前記第３絶縁膜は前記第２絶縁膜に対してエッチング選択比を有する物質膜で形成することを特徴とする請求項２記載の半導体トランジスタの製造方法。
【請求項６】
前記第４絶縁膜は前記第３絶縁膜に対してエッチング選択比を有する物質膜で形成することを特徴とする請求項２に記載の半導体トランジスタの製造方法。
【請求項７】
前記第１スペーサを除去する工程は等方性エッチングの方法で実施することを特徴とする請求項２に記載の半導体トランジスタの製造方法。
【請求項８】
前記第２スペーサを除去する工程は等方性エッチングの方法で実施することを特徴とする請求項１に記載の半導体トランジスタの製造方法。
【請求項９】
前記第２スペーサを除去する工程は前記ゲートパターンの上部及び前記第３スペーサ周辺に露出された前記第１絶縁膜を共にエッチングし、前記ゲートパターンの上部面を露出させ、同時に前記第３スペーサの下部に水平突出部を有するＬ字型第４スペーサを形成することを含む請求項１に記載の半導体トランジスタの製造方法。
【請求項１０】
前記低濃度イオン注入工程後に、前記第４スペーサの両側の半導体基板及び前記ゲートパターン上にシリサイド膜を同時に形成する工程をさらに含むことを特徴とする請求項９に記載の半導体トランジスタの製造方法。
【請求項１１】
前記熱処理工程は急速熱処理方法で実施されることを特徴とする請求項１に記載の半導体トランジスタの製造方法。
【請求項１２】
前記中濃度接合領域及び前記高濃度接合領域を形成する工程は前記第２及び第３スペーサの水平突出部及び前記第１絶縁膜をイオンチャネルリング防止膜として使用して、前記中濃度接合領域が前記高濃度接合領域より低い不純物濃度を有するように実施することを特徴とする請求項１に記載の半導体トランジスタの製造方法。
【請求項１３】
前記第３スペーサは前記低濃度イオン注入工程を実施する前に除去することを特徴とする請求項９に記載の半導体トランジスタの製造方法。
【請求項１４】
前記低濃度イオン注入工程を実施する前に、前記半導体基板上にシリコン酸化膜を形成することを特徴とする請求項１に記載の半導体トランジスタの製造方法。
【請求項１５】
前記第２絶縁膜はシリコン窒化膜及びシリコン酸化窒化膜のうちで選択された一つの物質で形成することを特徴とする請求項４に記載の半導体トランジスタの製造方法。
【請求項１６】
前記第３絶縁膜は、シリコン酸化膜で形成することを特徴とする請求項４に記載の半導体トランジスタの製造方法。
【請求項１７】
前記第４絶縁膜はシリコン窒化膜及びシリコン酸化窒化膜のうちで選択された一つの物質で形成することを特徴とする請求項６に記載の半導体トランジスタの製造方法。
【請求項１８】
前記第１絶縁膜は２ｎｍ乃至５ｎｍの間の厚さで形成することを特徴とする請求項１に記載の半導体トランジスタの製造方法。
【請求項１９】
前記第１絶縁膜及び第２絶縁膜の厚さの合計は５ｎｍ乃至２０ｎｍであることを特徴とする請求項２記載の半導体トランジスタの製造方法。
【請求項２０】
前記第３絶縁膜は２０ｎｍ乃至７０ｎｍの間の厚さで形成することを特徴とする請求項２に記載の半導体トランジスタの製造方法。
【請求項２１】
前記第４絶縁膜は３０ｎｍ乃至９０ｎｍの間の厚さで形成することを特徴とする請求項２に記載の半導体トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、特に、Ｌ字型スペーサを利用する半導体トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置は、半導体装置の高集積化によって問題になる短チャネル現象（ｓｈｏｒｔ  ｃｈａｎｎｅｌ  ｅｆｆｅｃｔ）を抑制するため、一般的にドレインの高濃度接合領域の側壁に低濃度の接合領域を配置するＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ、ＬＤＤ）接合構造が使用されている。
【０００３】
図１及び図２は従来技術による半導体トランジスタの製造方法の一例を説明するための工程断面図である。
【０００４】
この製造方法は、図１を参照すると、半導体基板１０に順次に積層されたゲート酸化膜パターン１１及びゲート導電膜パターン１２を形成する。前記ゲート導電膜パターン１２を含む半導体基板の全面に第１酸化膜１３を形成する。前記ゲート導電膜パターン１２をイオン注入マスクとして用いたＬＤＤイオン注入工程を実施することによって、前記ゲート導電膜パターン１２周辺の半導体基板に低濃度接合領域１６を形成する。
【０００５】
前記低濃度接合領域１６を含む半導体基板の全面にシリコン窒化膜１４及び第２酸化膜を形成する。前記第２酸化膜を異方性エッチングして前記シリコン窒化膜１４の側壁に第１スペーサ１５を形成する。
【０００６】
続いて、図２を参照すると、前記第１スペーサ１５をエッチングマスクとして用いて前記シリコン窒化膜１４を等方性エッチングすることによって、前記第１酸化膜１３と前記第１スペーサ１５との間に介されるＬ字型の第２スペーサ１７を形成する。前記第１スペーサ１５及び前記ゲート導電膜パターン１２をイオン注入マスクとして用いた高濃度イオン注入工程を実施することによって、前記第１スペーサ１５の両側の半導体基板１０に高濃度接合領域１８を形成する。前記高濃度接合領域１８に含まれた不純物を活性化するために、前記高濃度イオン注入工程を過ぎた半導体基板に対して熱処理工程を実施する。
【０００７】
しかし、前述した工程順序に従う場合、前記熱処理工程により予め注入された前記低濃度接合領域１６の不純物も拡散される問題がある。このような問題を解決するための方法として、高濃度イオン注入工程、熱処理工程及び低濃度イオン注入工程のように通常の工程順序を変えて進行する方法がある。
【０００８】
しかし、前記低濃度接合領域１６は不純物濃度が低いので、ソース／ドレインの抵抗値が大きくなる短所がある。これを克服するための方法としては、高濃度接合領域と低濃度接合領域との間に中濃度接合領域をさらに形成する方法が使用されている。
【０００９】
図３乃至図５は従来の他の半導体装置製造方法であり、高濃度接合領域と低濃度接合領域との間に中濃度接合領域をさらに形成し、熱処理工程以後に低濃度接合領域を形成する方法を説明するための工程断面図である。
【００１０】
まず、図３を参照すると、半導体基板５０上に順次に積層されたゲート酸化膜パターン５１及びゲート導電膜パターン５２を形成する。前記ゲート導電膜パターン５２を含む半導体基板の全面に窒化膜５５及び多結晶シリコン膜を順次に形成する。前記多結晶シリコン膜を異方性エッチングして前記窒化膜５５の側壁に接する第１スペーサ６０形成する。前記多結晶シリコンからなった第１スペーサ６０を酸化させ、その露出された表面に酸化膜からなる第２スペーサ６２を形成する。
【００１１】
前記第２スペーサ６２をイオン注入マスクとして用いたソース／ドレインイオン注入工程８０を実施することによって、前記第２スペーサの６２両側の半導体基板５０に高濃度接合領域８１を形成する。
【００１２】
図４を参照すると、前記高濃度接合領域８１を形成した後、前記第２スペーサ６２を除去して、前記第１スペーサ６０を露出させる。前記第１スペーサ６０をイオン注入マスクとして用いた中濃度イオン注入工程８２を実施することによって、前記第１スペーサ６０両側の半導体基板５０に中濃度接合領域８３を形成する。前記中濃度接合領域８３を含む半導体基板に対して熱工程を実施する。
【００１３】
図５を参照すると、前記第１スペーサ６０を除去した後、前記窒化膜５５の側壁をイオン注入マスクとして用いた低濃度イオン注入工程８４を実施することによって、前記窒化膜５５の側壁の両側の半導体基板５０に低濃度接合領域８５を形成する。
【００１４】
前記図３乃至図５に示した方法を通じて、低濃度接合領域８５と高濃度接合領域８１との間に中濃度の接合領域８３を形成することによって、ソース／ドレインの抵抗値を減らすことができる。
【００１５】
しかし、前記図３乃至図５に示した従来の方法は、前記中濃度接合領域８３を形成するために３回のイオン注入工程を実施するため非効率的である。
【００１６】
【発明が解決しようとする課題】
本発明の課題は、低濃度接合領域で不純物拡散を最小化し、低濃度接合領域の抵抗値を減らすことができる半導体トランジスタの製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
前述の目的を達成するために本発明は、Ｌ字型のスペーサを用いて中濃度接合領域を高濃度接合領域と同時に形成した後、熱処理工程及び低濃度接合領域形成工程を順次に実施する半導体トランジスタの製造方法を提供する。
【００１９】
この方法は、半導体基板上にゲートパターンを形成した後、その半導体基板の全面に第１絶縁膜を形成する段階を含む。前記ゲートパターンの側壁の第１絶縁膜上に順次に積層された第３スペーサ及び第２スペーサを形成する。前記第２及び第３スペーサは水平突出部を有するＬ字形態である特徴とする。前記第２スペーサの側壁及び前記ゲートパターンをイオン注入マスクとして用いた高濃度イオン注入工程を実施し、前記第２スペーサ周辺の半導体基板及び前記第２スペーサの水平突出部の下部の半導体基板に各々高濃度接合領域及び中濃度接合領域を同時に形成する。前記高濃度イオン注入工程が実施された半導体基板を熱処理した後、前記第２スペーサを除去する。前記第３スペーサの側壁及び前記ゲートパターンをイオン注入マスクとして用いた低濃度イオン注入工程を実施して、前記第３スペーサの水平突出部の下部の半導体基板に低濃度接合領域を形成する。
【００２０】
前記第３スペーサ及び第２スペーサを形成する段階は、前記第１絶縁膜上に順次に積層された第２絶縁膜、第３絶縁膜及び第４絶縁膜を形成する段階を含む。前記第４絶縁膜を異方性エッチングして前記第３絶縁膜の側壁に第１スペーサを形成する。前記第１スペーサをエッチングマスクとして用いて前記第３絶縁膜をエッチングすることによって、前記第１スペーサの下部に水平突出部を有するＬ字型第２スペーサを形成する。前記第１スペーサを除去すると同時に、前記第２絶縁膜をエッチングして前記第２スペーサの下部に水平突出部を有するＬ字型第３スペーサを形成する。
【００２１】
前記中濃度接合領域及び高濃度接合領域を形成する段階は前記第２及び第３スペーサの水平突出部及び前記第１絶縁膜をイオンチャネルリング防止膜として使用して、前記中濃度接合領域が前記高濃度接合領域より低い不純物濃度となるように実施する。又、前記熱処理工程は急速熱処理（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）方法で実施することが望ましい。
【００２４】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態で具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容を徹底で完全なものとし、そして、当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。又、層が他の層、又は基板の上にあると言及される場合に、それは他の層、又は基板の上に直接形成されるもの、又はそれらの間に第３の層が介されることができるものである。
【００２５】
図６乃至図１０は本発明の望ましい実施形態による半導体トランジスタの製造方法を説明するための工程断面図である。
【００２６】
図６を参照すると、半導体基板１００上に順次に積層されたゲート酸化膜パターン１１０及びゲート導電膜パターン１２０で構成されたゲートパターン３００を形成する。前記ゲートパターン３００を含む半導体基板の全面に第１絶縁膜１３０、第２絶縁膜１４０、第３絶縁膜１５０、及び第４絶縁膜１６０を順次に形成する。
【００２７】
前記第１絶縁膜１３０は前記ゲートパターン３００の電気的特性の向上と前記半導体基板１００に対するストレス防止等のため、熱酸化工程又はＣＶＤ蒸着により形成される酸化膜であることが望ましい。
【００２８】
前記第２絶縁膜１４０、前記第３絶縁膜１３０及び前記第４絶縁膜１６０は各々その下部の絶縁膜、即ち、前記第１絶縁膜１３０、前記第２絶縁膜１４０及び前記第３絶縁膜１３０に対するエッチング工程でエッチング選択比を有する物質膜で形成することが望ましい。従って、前記第２絶縁膜１４０及び前記第４絶縁膜１６０はシリコン窒化膜及びオキシ窒化膜のうち一つであることが望ましい。前記第３絶縁膜１５０は酸化膜であることが望ましい。
【００２９】
前記第１絶縁膜１３０は２〜５ｎｍの厚さで形成することが望ましい。前記第２絶縁膜１４０は前記第１絶縁膜１３０との厚さの合計が５〜２０ｎｍになるように形成することが望ましい。
【００３０】
図７を参照すると、前記第４絶縁膜１６０を異方性エッチングして前記第３絶縁膜１５０の側壁に通常的な模様の第１スペーサ１６１を形成する。その後、前記第１スペーサ１６１をエッチングマスクとして用いて前記第３絶縁膜１５０をエッチングすることによって、前記第２絶縁膜１４０と前記第１スペーサ１６１との間に介されるＬ字型の第２スペーサ１５１を形成する。即ち、前記第２スペーサは前記第１スペーサ１６１の下部に水平突出部を有することを特徴とする。
【００３１】
前記第２スペーサ１５１形成のためのエッチング工程は、シリコン窒化膜に対してエッチング選択比を有するシリコン酸化膜エッチングレシピで実施される異方性エッチングであることが望ましい。その結果、図６で説明したように、シリコン窒化膜又はオキシ窒化膜からなった前記第２絶縁膜１４０は前記第２スペーサ１５１形成のためのエッチング工程でエッチング停止膜の役割を果たす。
【００３２】
前記工程の結果、前記ゲートパターン３００を含む半導体基板は順次に積層された第１絶縁膜１３０及び第２絶縁膜１４０により覆われる。又、前記第２絶縁膜１４０の側面にはＬ字型の第２スペーサ１５１が配置され、前記第２スペーサ１５１の水平突出部上には第１スペーサ１６１が配置される。又、前記第２スペーサ１５１周辺及び前記ゲートパターン３００の上部には前記第２絶縁膜１４０が露出される。
【００３３】
図８を参照すると、前記第２スペーサ１５１を含む半導体基板に対して、シリコン酸化膜に対してエッチング選択比を有するシリコン窒化膜エッチングレシピで前記第１スペーサ１６１を除去する。前記第１スペーサ１６１除去のためのエッチング工程は等方性エッチングの方法で実施することが望ましい。図７の結果、シリコン窒化膜又はオキシ窒化膜からなった前記第２絶縁膜１４０は前記第２スペーサ１５１周辺及び前記ゲートパターン３００の上部で露出された状態である。従って、前記第１スペーサ１６１除去のための窒化膜エッチング工程で前記露出された第２絶縁膜１４０もエッチングされる。
【００３４】
しかし、図６で説明したように、シリコン酸化膜からなった前記第１絶縁膜１３０は前記すペーサ１６１の除去のためのエッチング工程でエッチング停止膜の役割を果たす。その結果、前記第２スペーサ１５１と前記第１絶縁膜１３０との間にはＬ字型の第３スペーサ１４２が形成され、前記第２スペーサ１５１周辺及び前記ゲートパターン３００の上部の第１絶縁膜１３０は露出される。
【００３５】
前記第１絶縁膜１３０は図６で説明したように、２０〜５０Åの厚さを有する薄い物質膜である。従って、前記第１スペーサ１６１除去のためのシリコン窒化膜エッチング工程は、できるだけ大きいエッチング選択比を有するエッチングレシピを用いることが望ましい。
【００３６】
前記ゲートパターン３００及び前記第２スペーサ１５１の垂直側壁をイオン注入マスクとして用いた高濃度イオン注入工程１７０を実施する。これにより、前記第２スペーサ１５１周辺の半導体基板及び前記第２スペーサ１５１の水平突出部の下の半導体基板に各々高濃度接合領域１８０及び中濃度接合領域１８２が同時に形成される。
【００３７】
この時、前記第１絶縁膜１３０は前記高濃度イオン注入工程１７０で高濃度接合領域１８０形成のためのイオンチャネルリング防止膜として使用される。又、前記第１絶縁膜１３０、第３スペーサ１４２の水平突出部及び前記第２スペーサ１５１の水平突出部は前記高濃度イオン注入工程１７０で中濃度接合領域１８２の形成のためのイオンチャネルリング防止膜として使用される。
【００３８】
一般的に、イオン注入工程により注入された不純物の濃度プロファイルは表面からの距離によりガウス分布（ｇａｕｓｓｉａｎ  ｄｉｓｔｒｉｂｕｔｉｏｎ）を示す。従って、不純物濃度が最高である表面からの位置を示す射影飛程Ｒｐ（ｐｒｏｊｅｃｔｅｄ  ｒａｎｇｅ）は少なくとも表面よりさらに深い位置で形成される。
【００３９】
ところで、前記中濃度接合領域１８２での射影飛程Ｒｐは前記第２及び第３スペーサ１５１、１４２の水平突出部の厚さにより、前記高濃度接合領域１８０での射影飛程の位置よりさらに高い位置で形成される。従って、前記第２スペーサ１５１の厚さを調節して前記中濃度接合領域１８２での射影飛程を前記半導体基板１００の上部に形成する。
【００４０】
その結果、前記中濃度接合領域１８２での不純物濃度を前記高濃度接合領域１８０に比べて低く形成することができる。従って、前記第２スペーサ１５１を形成する第３絶縁膜１５０の厚さは前記高濃度イオン注入工程１７０のイオンエネルギーを考慮して決めなければならない工程パラメータである。本実施形態の場合、前記第３絶縁膜１５０の厚さは２０〜７０ｎｍであることが望ましい。
【００４１】
そして、前記第４絶縁膜１６０の厚さは第１スペーサ１６１の厚さ、さらに高濃度接合領域１８０とゲートパターン３００との間の間隔を決めるパラメータなので、本実施形態の場合、３０〜９０ｎｍであることが望ましい。
【００４２】
前記高濃度イオン注入工程１７０により注入される不純物は前記半導体基板１００に格子欠陥を誘発し、注入された大部分の不純物はシリコン原子と共有結合をできない。従って、前記高濃度イオン注入工程１７０を過ぎた半導体基板に対して３０秒間１０００℃の温度で実施する熱処理工程を実施することが望ましい。その結果、前記高濃度接合領域１８０及び中濃度接合領域１８２に注入された不純物が活性化され、シリコン原子の格子欠陥はキュアされる。前記熱処理工程を３０秒間実施する急速熱処理方式を選択することによって、注入された不純物の拡散を最小化することができる。
【００４３】
図９を参照すると、前記熱処理工程を過ぎた半導体基板に対して、前記第２スペーサ１５１を除去するためのエッチング工程を実施する。前記第２スペーサ１５１除去のためのエッチング工程は等方性エッチングの方法で実施されることが望ましい。又、窒化膜に対してエッチング選択比を有する酸化膜エッチングレシピで実施されることが望ましい。これにより、前記ゲートパターン３００の上部の露出された第１絶縁膜１３０及び前記第２スペーサ１５１周辺に露出された第１絶縁膜１３０もエッチングされて、前記ゲートパターン３００の上部面及び前記高濃度接合領域１８０の上部面は露出される。その結果、前記第３スペーサ１４２の下部に水平突出部を有するＬ字型の第４スペーサ１３１が形成される。
【００４４】
前記第１及び絶縁膜１３０の厚さは前記第２スペーサ１５１の厚さより薄いので、前記第２スペーサ１５１の除去のためのエッチング工程で前記第１絶縁膜１３０は過度エッチングされる。従って、前記Ｌ字型の第４スペーサ１３１は前記第３スペーサ１４２の下部でアンドーカットされた水平突出部と、前記ゲートパターン３００の側面でリセスされた側壁を有する。このような前記第４スペーサ１３１のプロファイルは前記ゲートパターン３００の上部にシリサイド層を形成する後続工程でさらに多いシリサイド反応面積を形成するという点において望ましい。
【００４５】
前記第４スペーサ１３１が形成された前記半導体基板に対して低濃度イオン注入工程１７５を実施する。前記低濃度イオン注入工程１７５は前記第３スペーサ１４２の側壁、前記第４スペーサ１３１の側壁及び前記ゲート電極１２０をイオン注入マスクとして用いる。これによって、前記第３スペーサ１４２の水平突出部の下部の半導体基板に低濃度接合領域１９０が形成される。前記中濃度接合領域１８２も前記第３スペーサ１４２の水平突出部の下部の半導体基板に形成される。しかし、前記中濃度接合領域１８２は前記第２スペーサ１５１の垂直した側壁の下部には形成されずに、前記第２スペーサ１５１の水平突出部の下部の半導体基板にのみ形成されるという点において、前記低濃度接合領域１９０と異なる。即ち、前記低濃度接合領域１９０は前記中濃度接合領域１８２及び前記ゲートパターン３００の下部の半導体基板の間に形成される。
【００４６】
前記第３スペーサはその薄い厚さにより、前記第２スペーサ１５１の除去工程で過度エッチングされて除去されることができ、又は、第４スペーサ１３１とのエッチング選択比を利用して除去されることができる。前記第３スペーサ１４２が除去される場合、前記低濃度イオン注入工程１７５でイオンチャネルリング防止膜は前記第４スペーサ１３１のみが残られるので、さらに低いイオンエネルギーで低濃度接合領域１９０を形成することができる。さらに低いイオンエネルギーを使用したイオン注入工程はさらに低いイオン分散の結果を得ることができるので、浅い接合領域形成に望ましい。従って、前記第３スペーサ１４２を除去した後、前記低濃度イオン注入工程１７５を実施することもできる。
【００４７】
又、前記低濃度イオン注入工程１７５において、前記高濃度接合領域１８０ではイオンチャネルリング防止膜で使用される物質膜が全部エッチングされたエッチング状態なので、イオンチャネルリングが発生することができる。しかし、もう形成された高濃度接合領域１８０の深さが低濃度接合領域１９に比べて深く、低濃度イオン注入工程１７５で使用されるイオンエネルギー及び不純物注入量が少ない。従って、イオンチャネルリングの問題はあまり深刻ではない。しかし、イオンチャネルリングの問題を完全に除去しようとする場合、前記低濃度イオン注入工程１７５前に熱酸化工程又はＣＶＤ蒸着による酸化膜をさらに形成することができる。
【００４８】
図１０を参照すると、上部面が露出された前記ゲート導電膜パターン１２０及び前記高濃度接合領域１８０の上部に各々ゲートシリサイド膜２００及び接合領域シリサイド膜２０５を形成する。一般的に、前記ゲート導電膜１２０及び前記半導体基板１００の結晶性の差により、前記ゲートシリサイド膜２００が前記接合領域シリサイド膜２０５に比べてさらに厚く形成される。又、前述したように、前記第４スペーサ１３１の上部面は前記ゲートパターン３００の上部面より低くリセスされた状態なので、前記シリサイド形成工程で十分な反応面積が確保される。その結果、前記ゲートシリサイド膜２００は第４スペーサ１３１がリセスされない場合に比べてさらに安定的に、又、さらに厚く形成される。
【００４９】
図１１は本発明の望ましい実施形態による半導体トランジスタを説明するための斜視図である。
【００５０】
図１１を参照すると、半導体基板１００上に順次に積層されたゲート酸化膜パターン１１０及びゲート電極１２０で構成されたゲートパターン３００が配置される。前記ゲートパターン３００の側面には水平突出部を有するＬ字型第３スペーサ１４２が配置される。前記第３スペーサ１４２は、窒化膜又はオキシ窒化膜で構成されることが望ましい。
【００５１】
前記第３スペーサ１４２の側壁と前記ゲートパターン３００との間及び前記第３スペーサ１４２の水平突出部と前記半導体基板１００との間に各々側壁及び水平突出部を有するＬ字型第４スペーサ１３１が配置される。前記第４スペーサ１３１は酸化膜で構成されることが望ましい。
【００５２】
前記第３スペーサ１４２周辺の半導体基板には高濃度接合領域１８０が配置され、前記第３スペーサ１４２水平突出部の下部の半導体基板１００には低濃度接合領域１９０が配置される。前記高濃度接合領域１８０及び前記低濃度接合領域との間には中濃度接合領域１８２が配置される。前記中濃度接合領域１８２及び前記低濃度接合領域１９０は全部前記第３スペーサ１４２の水平突出部の下に形成される。
【００５３】
【発明の効果】
本発明によると、高濃度接合領域及び中濃度接合領域を同時に形成し、不純物の活性化のために熱処理工程を実施した後、低濃度接合領域を形成する。その結果、注入された不純物の拡散を最小化して、ソース／ドレインの抵抗値を効果的に減らすことができる。
【図面の簡単な説明】
【図１】  従来技術による半導体トランジスタの製造方法の一例を示す工程断面図である。
【図２】  従来技術半導体トランジスタの製造方法の一例を示す工程断面図である
【図３】  従来技術による半導体トランジスタの製造方法の他の例を示す工程断面図である。
【図４】  従来技術による半導体トランジスタの製造方法の他の例を示す工程断面図である。
【図５】  従来技術による半導体トランジスタの製造方法の他の例を示す工程断面図である。
【図６】  本発明の望ましい実施形態による半導体トランジスタの製造方法を示す工程断面図である。
【図７】  本発明の望ましい実施形態による半導体トランジスタの製造方法を示す工程断面図である。
【図８】  本発明の望ましい実施形態による半導体トランジスタの製造方法を示す工程断面図である。
【図９】  本発明の望ましい実施形態による半導体トランジスタの製造方法を示す工程断面図である。
【図１０】  本発明の望ましい実施形態による半導体トランジスタの製造方法を示す工程断面図である。
【図１１】  本発明の望ましい実施形態による半導体トランジスタを示す斜視図である。
【符号の説明】
１０，５０，１００  半導体基板
１２，５２，１２０  ゲート導電膜パターン
１５，６０，１６１  第１スペーサ
１７，６２，１５１  第２スペーサ
１８，８１，１８０  高濃度接合領域
８３，１８２  中濃度接合領域
８４，１７５  低濃度イオン注入工程
８５，１９０  低濃度接合領域
１１０  ゲート酸化膜パターン
１６０  第１、第２、第３及び第４絶縁膜
１３１  第４スペーサ
１４２  第３スペーサ
１７０  高濃度イオン注入工程
２００  ゲートシリサイド膜
２０５  接合領域シリサイド膜
３００  ゲートパターン
【図１】
0004493259.tif 000002
【図２】
0004493259.tif 000003
【図３】
0004493259.tif 000004
【図４】
0004493259.tif 000005
【図５】
0004493259.tif 000006
【図６】
0004493259.tif 000007
【図７】
0004493259.tif 000008
【図８】
0004493259.tif 000009
【図９】
0004493259.tif 000010
【図１０】
0004493259.tif 000011
【図１１】
0004493259.tif 000012