(57)【特許請求の範囲】
【請求項１】
映像信号供給源から供給される映像信号に応じてゲインを可変処理して表示手段に映像を表示するための制御をする表示制御装置において、
上記映像信号の１フィールド分の輝度レベルを蓄積して上記映像信号を検波した後に、上記蓄積した輝度レベルにＮＴＳＣ方式またはＰＡＬ方式に対応したレベル正規化補正を施す積分型レベル検波部と、
上記積分型レベル検波部で検波された輝度レベル値を４フィールド分保持する検波値保持部と、
上記検波値保持部で保持される４フィールド分の輝度レベル値のうち、１フィールド分と２フィールド分の輝度レベル値を加算すると共に３フィールド分と４フィールド分の輝度レベル値を加算し、両加算出力を加算して加算出力を１／４に除算すると共に１フィールド分と２フィールド分の輝度レベル値の加算出力を１／２に除算し、１フィールド分の輝度レベル値、１／２除算出力または１／４除算出力のいずれかを応答時間切り換え選択に応じて切替え、上記切替出力を予め定められた範囲に制限した後に所望出力レベルにゲインを演算する応答時間選択ゲイン演算部と
を備えたことを特徴とする表示制御装置。
【請求項２】
請求項１記載の表示制御装置において、
上記積分型レベル検波部は、
制御部からのフィールドパルスを２クロック分だけ遅延させるディレイ回路と、
映像１フィールド分の輝度信号レベルを蓄積するレベル検波回路と、
ＮＴＳＣ方式に対応したレベル正規化補正回路と、
ＰＡＬ方式に対応したレベル正規化補正回路と、
制御部からのＮＴＳＣ／ＰＡＬ切り換え信号によりＮＴＳＣ／ＰＡＬ検波レベルのいずれか一方を選択して検波レベル値として出力するセレクタと
を有して構成されることを特徴とする表示制御装置。
【請求項３】
請求項１記載の表示制御装置において、
上記検波値保持部は、上記積分型レベル検波部で検波されたレベル値を制御部からのフィールドパルスにより連続して４フィールド分保持するための直列に接続された第１〜第４レジスタの４つのレジスタを有して構成されることを特徴とする表示制御装置。
【請求項４】
請求項３記載の表示制御装置において、
上記応答時間選択ゲイン演算部は、
上記第１レジスタの出力と上記第２レジスタの出力とを加算する第１加算回路と、
上記第１加算回路の出力を１／２に除算して出力する第１除算回路と、
上記第３レジスタの出力と上記第４レジスタの出力とを加算する第２加算回路と、
上記第１加算回路の出力と上記第２加算回路の出力を加算する第３加算回路と、
上記第３加算回路の出力を１／４に除算して出力する第２除算回路と
を有して構成されることを特徴とする表示制御装置。
【請求項５】
請求項３記載の表示制御装置において、
上記応答時間選択ゲイン演算部は、
上記第1レジスタ３１の出力が第１固定接点に供給され、上記第１除算回路の出力が第２固定接点に供給され、上記第２除算回路の出力が第３固定接点に供給され、可動接点を制御部からの応答時間切り換え信号により選択的に可動接点を上記第１固定接点、上記第
２固定接点または上記第３固定接点のいずれかに結合させて出力レベル値を出力するセレクタと、
上記セレクタの出力レベル値を所定範囲に制限して制限レベル値を出力するゲイン制限リミッタと、
上記ゲイン制限リミッタの制限レベル値から所定の演算によりゲインを演算して出力するゲイン演算回路と
を有して構成されることを特徴とする表示制御装置。
【請求項６】
被写体を撮像して映像信号に変換する撮像手段、映像信号を記録媒体に記録または記録媒体から再生する記録再生手段または外部から供給される映像信号に応じてゲインを可変処理して表示手段に映像を表示するための制御をするカメラ一体型ビデオ記録再生装置において、
上記映像信号の１フィールド分の輝度レベルを蓄積して上記映像信号を検波した後に、上記蓄積した輝度レベルにＮＴＳＣ方式またはＰＡＬ方式に対応したレベル正規化補正を施す積分型レベル検波部と、
上記積分型レベル検波部で検波された輝度レベル値を４フィールド分保持する検波値保持部と、
上記検波値保持部で保持される４フィールド分の輝度レベル値のうち、１フィールド分と２フィールド分の輝度レベル値を加算すると共に３フィールド分と４フィールド分の輝度レベル値を加算し、両加算出力を加算して加算出力を１／４に除算すると共に１フィールド分と２フィールド分の輝度レベル値の加算出力を１／２に除算し、１フィールド分の輝度レベル値、１／２除算出力または１／４除算出力のいずれかを応答時間切り換え選択に応じて切替え、上記切替出力を予め定められた範囲に制限した後に所望出力レベルにゲインを演算する応答時間選択ゲイン演算部と
を備えたことを特徴とすることを特徴とするカメラ一体型ビデオ記録再生装置。
【請求項７】
請求項６記載のカメラ一体型ビデオ記録再生装置において、
上記応答時間選択ゲイン演算部は、上記表示手段の表示仕様に応じて上記応答時間切り換え選択を可変することを特徴とするカメラ一体型ビデオ記録再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示手段に映像を表示するための制御をする表示制御装置及びカメラ一体型ビデオ記録再生装置に関する。
【０００２】
【従来の技術】
従来、カメラ一体型ビデオテープレコーダ（以下、「カメラ一体型ＶＴＲ」という。）は、カメラ部とＶＴＲ部とにより構成され、カメラ部により撮像された被写体の映像が電気信号に変換され、ＶＴＲ部により所定の信号処理を施された後に磁気テープに磁気記録されるようになされていた。
【０００３】
そして、ＶＴＲ部で磁気テープに記録された映像信号は再生されてモニタに供給され、映像信号の画像を表示するようにしていた。また、カメラ部からの映像は液晶ファインダーに供給され、同時に画像を表示するようにしていた。
【０００４】
このようなカメラ一体型ＶＴＲでは、コンデンサおよび抵抗器を組み合わせた充放電回路のコンデンサの充放電特性を用いて応答時間の設定を行って、設定された応答時間によりモニタや液晶ファインダーへの映像の表示をさせるのが主であった。
【０００５】
【発明が解決しようとする課題】
しかし、上述した従来のカメラ一体型ＶＴＲでは、モニタが変わる度に最適な応答速度が異なるため、充放電回路のコンデンサの容量値の変更等の定数の変更、および充放電回路に搭載するコンデンサおよび抵抗器の切り替えが必要となるため、設定変更のためのこれら電子部品の切り替えが煩雑になるという不都合があった。
【０００６】
また、カメラ一体型ＶＴＲでは携帯を可能とするため小型化が要求されるが、その性質上回路基板上の実装面積には制約があるため、大容量値の必要な長応答時間の設定や、モニタの表示サイズの異なる場合の他の容量値への変更は困難かつ限度があるという不都合があった。
【０００７】
本発明は以上の点を考慮してなされたもので、表示手段の応答時間の設定の変更を簡易に行うことができる表示制御装置及びカメラ一体型ビデオ記録再生装置を提案しようとするものである。
【０００８】
【課題を解決するための手段】
かかる課題を解決するため本発明の表示制御装置は、映像信号の１フィールド分の輝度レベルを蓄積して映像信号を検波した後に、蓄積した輝度レベルにＮＴＳＣ方式またはＰＡＬ方式に対応したレベル正規化補正を施す積分型レベル検波部と、積分型レベル検波部で検波された輝度レベル値を４フィールド分保持する検波値保持部と、検波値保持部で保持される４フィールド分の輝度レベル値のうち、１フィールド分と２フィールド分の輝度レベル値を加算すると共に３フィールド分と４フィールド分の輝度レベル値を加算し、両加算出力を加算して加算出力を１／４に除算すると共に１フィールド分と２フィールド分の輝度レベル値の加算出力を１／２に除算し、１フィールド分の輝度レベル値、１／２除算出力または１／４除算出力のいずれかを応答時間切り換え選択に応じて切替え、切替出力を予め定められた範囲に制限した後に所望出力レベルにゲインを演算する応答時間選択ゲイン演算部とを備えたものである。
【０００９】
また、この発明のカメラ一体型ビデオ記録再生装置は、映像信号の１フィールド分の輝度レベルを蓄積して映像信号を検波した後に、蓄積した輝度レベルにＮＴＳＣ方式またはＰＡＬ方式に対応したレベル正規化補正を施す積分型レベル検波部と、積分型レベル検波部で検波された輝度レベル値を４フィールド分保持する検波値保持部と、検波値保持部で保持される４フィールド分の輝度レベル値のうち、１フィールド分と２フィールド分の輝度レベル値を加算すると共に３フィールド分と４フィールド分の輝度レベル値を加算し、両加算出力を加算して加算出力を１／４に除算すると共に１フィールド分と２フィールド分の輝度レベル値の加算出力を１／２に除算し、１フィールド分の輝度レベル値、１／２除算出力または１／４除算出力のいずれかを応答時間切り換え選択に応じて切替え、切替出力を予め定められた範囲に制限した後に所望出力レベルにゲインを演算する応答時間選択ゲイン演算部とを備えたものである。
【００１０】
本発明の表示制御装置によれば、以下の作用をする。
まず、入力レベル検波手段を構成する積分型レベル検波回路の動作を説明する。レベル検波回路は１フィールド分の映像輝度信号レベルを全て加算する累加器として動作し、積分型レベル検波回路からレベル検波値が出力される。
【００１１】
次に、出力応答時間可変手段を構成する検波値保持レジスタの動作を説明する。ここでは、複数フィールド分の検波値を保持できるように、シフトレジスタを複数段従属接続する。フィールドパルスが入力される度に、最前段レジスタは積分型レベル検波回路からのレベル検波値を取り込み、後段のレジスタは各々前段のレジスタに格納されているレベル検波値を順次取り込む。
【００１２】
従って、レジスタには、そのフィールドパルスの入力された時点の映像輝度入力信号に対して複数フィールド前のレベル検波値が常に保持されている状態となる。また、レジスタにおいて、そのレベル検波値が更新されるのはフィールドパルスが入力されるときだけであり、次のフィールドパルスが入力されるまでレベル検波値の値が変わることはない。
【００１３】
次に、出力応答時間可変手段を構成する応答時間選択セレクタ付きゲイン演算回路の動作を説明する。まず、レジスタに保持されているレベル検波値の値のデータから、各応答時間選択に必要な各フィールドごとのレベルを並列に算出する。
【００１４】
この場合の各応答時間設定は、第１の応答時間の設定では前フィールドの検波値のみを使用し、第２の応答時間の設定では前２フィールドの検波値を使用し、第３の応答時間の設定では前４フィールドの検波値を使用する。なお、上述した第２および第３の場合は各フィールドの検波値の平均値を用いる。
【００１５】
これにより、制御手段からの応答時間切換信号の所定ビットの値を通信を介して任意に制御することにより、応答時間選択セレクタ付きゲイン演算回路から所望の応答時間に対応したレベル値が出力される。
【００１６】
次に、検波値レベルが大のときゲインが小となり、検波値レベルが小のときゲインが大となる演算を行う。このとき、直接レベル値の逆数をゲインに用いるとレベル値が小さい場合ゲインが必要以上に大きくなってしまうため、これを制限するゲイン制限リミッタを設けてゲインの最大値を予め制限しておく。次に、出力応答時間可変手段を構成するゲイン演算回路では、ゲイン制限値の逆数を取ってゲインを決めて、ゲインデータが本線の本線出力レベル演算回路に伝送される。
【００１７】
最後に、出力応答時間可変手段を構成する本線出力レベル演算回路の動作を説明する。ゲインデータが乗算回路に供給され、映像入力輝度信号と乗算される。
そして、出力リミッタで所定レベルに制限して、オーバーフローを無くして、出力する。
【００１８】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。本実施の形態はカメラ一体型ＶＴＲに適用されるものである。
【００１９】
カメラ一体型ＶＴＲにおいて液晶等のモニタは、一般的に表示ダイナミックレンジが狭く、このため、入力輝度レベルが大きくて明るすぎる部分と、入力輝度レベルが小いさくて暗すぎる部分とで飽和する特性があり、その部分の階調差が認識しにくくなる欠点があるが、この特性を補うために映像信号の相関性を利用し、入力信号レベルに応じてゲインを可変するＡＰＬ（Ａｖｅｒａｇｅ  Ｐｉｃｔｕｒｅ  Ｌｅｖｅｌ）制御をかけて、入力レベルが大のときゲインを小さく、入力レベルが小のときゲインを大きくして、なるべく液晶の飽和しない領域を有効に活用するようにしている。本実施の形態では、このゲインおよび出力応答時間を後述するマイクロコンピュータ（以下、マイコンという。）通信の設定次第で多段階に可変するようにした。
【００２０】
［カメラ一体型ＶＴＲの構成］
図１は、本発明の実施の形態のカメラ一体型ＶＴＲ（以下、ビデオカメラ装置という。）を示す図である。図１において、ビデオカメラ装置は、外部から供給されるビデオ信号を入力するビデオライン入力端子１と、被写体を撮像してＲＧＢ信号に変換するカメラ部２と、ビデオライン入力端子１から供給されるビデオ信号の入力インターフェースを行うと共にカメラ部２から供給されるＲＧＢ信号を後段の信号処理可能に色差信号および輝度信号からなるビデオ信号に変換するビデオ信号処理回路３と、ビデオ信号処理回路３で信号処理されたビデオ信号を記録信号として記録信号処理してテープに記録すると共にテープに記録されたビデオ信号を再生信号として再生信号処理するＶＴＲ部４とを有して構成される。
【００２１】
また、ビデオカメラ装置は、ビデオライン入力端子１、カメラ部２またはＶＴＲ部４から供給されるビデオ信号をライン出力端子６を介して外部のモニターへ出力可能に出力インターフェースを行う出力系信号処理回路５と、ビデオライン入力端子１、カメラ部２またはＶＴＲ部４から供給されるビデオ信号を液晶ファインダー８に表示可能に信号処理するファインダー系信号処理回路７と、ビデオライン入力端子１、カメラ部２またはＶＴＲ部４から供給されるビデオ信号の映像を表示する液晶ファインダー８と、ビデオ信号処理回路３、出力系信号処理回路５およびファインダー系信号処理回路７の制御を所定の通信により行うマイコン９とを有して構成される。
【００２２】
なお、一点鎖線で囲んだファインダー系信号処理回路７は、映像信号のレベルを検波し、検波された入力レベルに応じたゲインコントロールをかけるときの液晶ファインダー８への出力応答時間を可変する本実施の形態の特徴部分である表示制御装置に相当する。なお、図１において、実線はビデオ信号の流れを示し、点線は制御信号の通信の流れを示す。
【００２３】
［ファインダー系信号処理回路の構成］
図２は、本実施の形態のファインダー系信号処理回路の構成を示すブロック図である。図２は、図１に示したファインダー系信号処理回路７の詳細な構成を示す図である。
図２において、ファインダー系信号処理回路は、映像入力輝度信号Ｖｉのレベルを検波してマイコンからのＮＴＳＣ／ＰＡＬ切り換え信号Ｓ１によりＮＴＳＣ／ＰＡＬ検波レベルを出力する積分型レベル検波回路２０と、積分型レベル検波回路２０により検波されたＮＴＳＣ／ＰＡＬ検波レベルをマイコンからのフィールドパルスＳ２により４フィールド分保持する検波値保持レジスタ３０と、積分型レベル検波回路２０により検波された入力レベルに応じたゲインコントロールをかけるときの液晶ファインダー８への出力応答時間をマイコンからの応答時間切り換え信号Ｓ３により選択的に可変する応答時間選択セレクタ付きゲイン演算回路４０と、応答時間選択セレクタ付きゲイン演算回路４０から出力されたゲインを映像入力輝度信号Ｖｉと演算して液晶ファインダー８への出力する本線出力レベル演算部５０とを有して構成される。なお、フィールドパルスＳ２は映像入力輝度信号Ｖｉに同期している。
【００２４】
積分型レベル検波回路２０は、マイコンからのフィールドパルスＳ２を例えば２クロック分だけ遅延させるディレイ回路２１と、映像１フィールド分の輝度信号レベルを蓄積するレベル検波回路２２と、ＮＴＳＣ方式に対応したレベル正規化補正回路２３と、ＰＡＬ方式に対応したレベル正規化補正回路２４と、マイコンからのＮＴＳＣ／ＰＡＬ切り換え信号Ｓ１によりＮＴＳＣ／ＰＡＬ検波レベルのいずれか一方を選択して検波レベル値Ｖａとして出力するセレクタ２５とを有して構成される。
【００２５】
検波値保持レジスタ３０は、積分型レベル検波回路２０で検波されたレベル値ＶａをマイコンからのフィールドパルスＳ２により連続してＶｂ１〜Ｖｂ４の４フィールド分保持するための直列に接続された４つのレジスタ３１〜３４を有して構成される。
【００２６】
応答時間選択セレクタ付きゲイン演算回路４０は、レジスタ３１の出力Ｖｂ１とレジスタ３２の出力Ｖｂ２とを加算する加算回路４１と、加算回路４１の出力を１／２に除算してＶｃ２として出力する除算回路４２と、レジスタ３３の出力Ｖｂ３とレジスタ３４の出力Ｖｂ４とを加算する加算回路４３と、加算回路４２の出力と加算回路４３の出力を加算する加算回路４４と、加算回路４４の出力を１／４に除算してＶｃ３として出力する除算回路４５とを有して構成される。
【００２７】
また、応答時間選択セレクタ付きゲイン演算回路４０は、レジスタ３１の出力Ｖｂ１がＶｃ１として固定接点ａに供給され、除算回路４２の出力がＶｃ２として固定接点ｂに供給され、除算回路４５の出力がＶｃ３として固定接点ｃに供給され、可動接点ｄをマイコンからの応答時間切り換え信号Ｓ３により選択的に可動接点ａ，ｂ，ｃのいずれかに結合させて出力レベル値αを出力するセレクタ４６と、セレクタ４６の出力レベル値αを所定範囲に制限して制限レベル値βを出力するゲイン制限リミッタ４７と、ゲイン制限リミッタ４７の制限レベル値βから所定の演算によりゲインγを演算して出力するゲイン演算回路４８とを有して構成される。
【００２８】
本線出力レベル演算部５０は、応答時間選択セレクタ付きゲイン演算回路４０から出力されたゲインγを映像入力輝度信号Ｖｉと乗算する乗算回路５１と、乗算回路５１の出力を所定値で除算して出力レベル値δを出力する除算回路５２と、除算回路５２からの出力レベル値δを所定範囲に制限して出力Ｖｏを液晶ファインダー８への出力する出力リミッタ５３とを有して構成される。
【００２９】
［ファインダー系信号処理回路の動作］
このように構成された本実施の形態のファインダー系信号処理回路の動作を以下に説明する。
【００３０】
［積分型レベル検波回路の動作］
まず、積分型レベル検波回路２０の動作を説明する。レベル検波回路２２は１フィールド分の映像入力輝度信号レベルを全て加算する累加器として動作する。
マイコンからのフィールドパルスＳ２はディレイ回路２１により約１５０ｎｓ（２クロック）遅れたディレイパルスＳ２’とされる。ディレイパルスＳ２’は、レベル検波回路２２のクリアー端子ＣＬＲに供給されて、クリアー信号として用いられる。クリアー信号がレベル検波回路２２のクリアー端子ＣＬＲに供給されたときは、それまで加算されて求められた積分値を一旦「０」にする。
【００３１】
例えば、まず映像入力輝度信号Ｖｉとして、８ビット長（０〜２５５）のＲＥＣ６０１フォーマットに準拠したＮＴＳＣ信号を想定する。また、基準クロックを１３．５ＭＨｚとした場合、水平有効７２０サンプル、垂直有効２４０ラインとなるので、レベル検波回路２２の出力の最大値Ｖｍａｘ（ＮＴＳＣ）は、以下の数１式となる。
【００３２】
【数１】
Ｖｍａｘ（ＮＴＳＣ）＝２５５×７２０×２４０＝４４０６４０００
【００３３】
また、映像入力輝度信号ＶｉがＰＡＬ信号の場合には、垂直有効２８８ラインであるため、レベル検波回路２２の出力の最大値Ｖｍａｘ（ＰＡＬ）は、以下の数２式となる。
【００３４】
【数２】
Ｖｍａｘ（ＰＡＬ）＝２５５×７２０×２８８＝５２８７６８００＜２26
従って、最大で、２６ビット長のレベル検波回路２２を設ければよい。
【００３５】
次に、レベル正規化補正回路２３では、この最大値Ｖｍａｘ（ＮＴＳＣ）を最大値２５５に変換する。また、レベル正規化補正回路２４では、最大値Ｖｍａｘ（ＰＡＬ）を最大値２５５に変換する。
【００３６】
具体的には、ＮＴＳＣ用としては、レベル正規化補正回路２３において、４４０６４０００／２５５＝１７２８００であるから、１／１７２８００の除算器としての動作をする。また、ＰＡＬ用としては、レベル正規化補正回路２４において、５２８７６８００／２５５＝２０７３６０であるから、１／２０７３６０の除算器としての動作をする。
【００３７】
このようにして、レベル正規化補正回路２３，２４の出力は、最大値２５５の８ビット長となる。レベル正規化補正回路２３，２４の出力は、セレクタ２５の固定接点ａ，ｂに供給される。セレクタ２５では、マイコンからのＮＴＳＣ／ＰＡＬ切り換え信号Ｓ１により、可動接点ｃが選択的に固定接点ａまたはｂに接続され、結果として、積分型レベル検波回路３０からレベル検波値Ｖａが出力される。
【００３８】
また、フィールドパルスＳ２は１クロック幅（７４ｎｓｅｃ）で、垂直同期信号のＶｓｙｎｃ内で、かつ、画像有効エリア外のタイミングにあるようにし、これを２クロック（１５０ｎｓｅｃ）遅らせたディレイパルスｓ２’も同様に、画像有効エリア外にあるものとする。なお、ディレイパルスｓ２’をフィールドパルスｓ２よりも２クロック遅らせている理由は、後段の検波値保持レジスタ３０へ検波値が取り込まれる前にレベル検波回路２２における積分値がクリアされないようにするためである。なお、フィールドパルスＳ２およびディレイパルスＳ２’共に、周期は、ＮＴＳＣ信号では１６．６ｍｓｅｃ（６０Ｈｚ）、ＰＡＬ信号では２０．０ｍｓｅｃ（５０Ｈｚ）となる。
【００３９】
［検波値保持レジスタの動作］
次に、検波値保持レジスタの動作を説明する。ここでは、４フィールド分の検波値を保持できるように、８ビット長のシフトレジスタ３１〜３４を４段従属接続した場合を説明する。
【００４０】
レジスタ３１〜３４のイネーブル端子ＥＮにフィールドパルスＳ２が入力される度に、レジスタ３１は積分型レベル検波回路３０からのレベル検波値Ｖａを取り込み、レジスタ３２〜３４は各々前段のレジスタ３１〜３３に格納されているレベル検波値Ｖｂ１〜Ｖｂ３を取り込む。
【００４１】
従って、レジスタ３１〜３４には、そのフィールドパルスＳ２の入力された時点の映像入力輝度信号Ｖｉに対して１〜４フィールド前のレベル検波値Ｖｂ１〜Ｖｂ４が常に保持されている状態となる。また、レジスタ３１〜３４において、そのレベル検波値Ｖｂ１〜Ｖｂ４が更新されるのはフィールドパルスＳ２が入力されるときだけであり、次のフィールドパルスＳ２が入力されるまでレベル検波値Ｖｂ１〜Ｖｂ４の値が変わることはない。従って、同一フィールドの画像有効エリア内でレベル検波値Ｖｂ１〜Ｖｂ４のデータが変化することがないように考慮されている。また、レジスタ３１〜３４では、５フィールド以前の検波値Ｖｂ５〜は順に押し出され、保持されないが、さらに長応答時間の設定が必要であればその分だけ多くレジスタを設ければよい。
【００４２】
［応答時間選択セレクタ付きゲイン演算回路の動作］
次に、応答時間選択セレクタ付きゲイン演算回路４０の動作を説明する。まず、レジスタ３１〜３４に保持されているレベル検波値Ｖｂ１〜Ｖｂ４のデータから、各応答時間選択に必要な各フィールドごとのレベルを並列に算出する。例として、マイコンからの応答時間切り換え信号Ｓ３が２ビットで、３種類の応答時間を選択する場合を説明する。
【００４３】
この場合の各応答時間設定は、ＮＴＳＣ信号では、以下の通りとなる。第１に応答時間切り換え信号Ｓ３が「００」、「０１」（「０＊」で＊は０または１である。）のとき前フィールドの検波値Ｖｂ１のみを使用して応答時間は１６．６ｍｓｅｃとし、第２に応答時間切り換え信号Ｓ３が「１０」のとき前２フィールドの検波値Ｖｂ１，Ｖｂ２を使用して応答時間は３３．３ｍｓｅｃとし、第３に応答時間切り換え信号Ｓ３が「１１」のとき前４フィールドの検波値Ｖｂ１，Ｖｂ２，Ｖｂ３，Ｖｂ４を使用して応答時間は６６．６ｍｓｅｃとする。なお、上述した第２および第３の場合は各フィールドの検波値の平均値を用いる。
【００４４】
具体的には、下記の各検波値がセレクタ４６の各固定接点ａ，ｂ，ｃに供給される。上述した第１の場合には、レジスタ３１から数３式で示す検波値Ｖｃ１が直接セレクタ４６の固定接点ａに供給される。
【００４５】
【数３】
Ｖｃ１＝Ｖｂ１
【００４６】
第２の場合には、レジスタ３１からの検波値Ｖｂ１とレジスタ３２からの検波値Ｖｂ２とが加算回路４１で加算されて除算回路４２で１／２に除算された数４式で示す検波値Ｖｃ２がセレクタ４６の固定接点ｂに供給される。
【００４７】
【数４】
Ｖｃ２＝（Ｖｂ１＋Ｖｂ２）／２
【００４８】
第３の場合には、レジスタ３１からの検波値Ｖｂ１とレジスタ３２からの検波値Ｖｂ２とが加算回路４１で加算され、レジスタ３３からの検波値Ｖｂ３とレジスタ３４からの検波値Ｖｂ４とが加算回路４３で加算され、さらに、加算回路４１の加算出力と加算回路４３の加算出力とが加算回路４４で加算されて除算回路４５で１／４に除算された数５式で示す検波値Ｖｃ３がセレクタ４６の固定接点ｃに供給される。
【００４９】
【数５】
Ｖｃ３＝（Ｖｂ１＋Ｖｂ２＋Ｖｂ３＋Ｖｂ４）／４
【００５０】
これらにより、マイコンからの応答時間切換信号Ｓ３の２ビットの値「０＊」、「１０」、「１１」を通信を介して任意に制御することにより、セレクタ４６の可動接点ｄが選択的に固定接点ａ，ｂ，ｃのいずれかと接続され、所望の応答時間に対応したレベル値αがセレクタ４６の可動接点ｄから出力される。
【００５１】
次に、検波値レベルが大のときゲインが小となり、検波値レベルが小のときゲインが大となる演算を行う。このとき、直接レベル値αの逆数をゲインに用いるとレベル値αが小さい場合ゲインが必要以上に大きくなってしまうため、これを制限するゲイン制限リミッタ４７を設けてゲインの最大値を予め制限レベル値βに制限しておく。具体的には、以下の数６式のレベル値αの範囲に対して制限レベル値βを下記のように定める。
【００５２】
【数６】
０≦α＜６５のとき、β＝６５
【００５３】
上式のようにしてレベル値αが小さい場合に制限レベル値βに制限することにより、ゲイン（１２８／β）の最大値が２倍以内となるようにした。もちろん、ゲインの可変範囲は自由に設定してかまわない。ゲイン制限リミッタ４７の出力をβとすると、以下の数７式の範囲となる。
【００５４】
【数７】
６５≦β≦２５５
【００５５】
次に、ゲイン演算回路４８では、βの逆数を取ってゲイン（１２８／β）を決めるが、その際に併せて映像入力輝度信号Ｖｉのレベルが５０％入力時（８ビット入力の最大値２５６に対してα＝β＝１２８）のときのゲインが「１」となるように正規化を行う。具体的には、ゲイン演算回路４８の出力をゲインデータγとすると、以下の数８式のようになる。
【００５６】
【数８】
γ＝（１２８／β）×２５６（ゲイン＝１のときゲインデータγ＝２５６）
【００５７】
制限レベル値βが上述した数７式の範囲であるからゲインデータγの可変範囲は、以下の数９式の範囲となる。
【００５８】
【数９】
１２９≦γ≦５０４
【００５９】
このようにして、９ビット長のゲインデータγが本線の本線出力レベル演算回路５０に伝送される。
【００６０】
［本線出力レベル演算回路の動作］
最後に、本線出力レベル演算回路５０の動作を説明する。ゲインデータγが乗算回路５１に供給され、映像入力輝度信号Ｖｉと乗算される。この乗算結果を除算回路５２により１／２５６に除算してレベル合わせを行い除算結果をδとして、さらに、出力リミッタ５３で除算結果δが２５６以上のときに２５５に制限して、オーバーフローを無くして、８ビット長の出力Ｖｏとして出力する。
【００６１】
［各部のレベルおよびタイミング］
図３および図４は本実施の形態の各部のレベルおよびタイミングを示す図である。図３および図４はＮＴＳＣ信号の場合を示す。
図３において、フィールドパルスＳ２に対応する時間ｔ１で映像入力レベルＶｉが０％（０）から、ｔ２〜ｔ６までの７５％（１９１）へ変化した場合を示す。
図３Ａで示す時間ｔ１で映像入力レベルＶｉが０％（０）のとき、図３Ｂの検波回路出力Ｖａ、図３Ｄのレジスタ出力Ｖｂ１〜Ｖｂ４はいずれも「０」であり、図３Ｅの応答時間切り換え信号Ｓ３のいずれの選択でも、α＝０、β＝６５、γ＝５０４、δ＝０、出力Ｖｏ＝０である。
【００６２】
図３Ａで示す時間ｔ２で映像入力レベルＶｉが７５％（１９１）のとき、図３Ｂの検波回路出力Ｖａの値に対して、図３Ｄのレジスタ出力Ｖｂ１〜Ｖｂ４はいずれも「０」であり、図３Ｅの応答時間切り換え信号Ｓ３のいずれの選択でも、α＝０、β＝６５、γ＝５０４、δ＝３７６、出力Ｖｏ＝２５５である。
【００６３】
図３Ａで示す時間ｔ３で映像入力レベルＶｉが７５％（１９１）のとき、図３Ｂの検波回路出力Ｖａの値に対して、図３Ｄのレジスタ出力Ｖｂ１は「１９１」であり、Ｖｂ２〜Ｖｂ４はいずれも「０」であり、図３Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、α＝１９１，９６，４８、β＝１９１，９６，６５、γ＝１７２，３４１，５０４、δ＝１２８，２５４，３７６、出力Ｖｏ＝１２８，２５４，２５５である。
【００６４】
図３Ａで示す時間ｔ４で映像入力レベルＶｉが７５％（１９１）のとき、図３Ｂの検波回路出力Ｖａの値に対して、図３Ｄのレジスタ出力Ｖｂ１，Ｖｂ２は「１９１」であり、Ｖｂ３，Ｖｂ４はいずれも「０」であり、図３Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、α＝１９１，１９１，９６、β＝１９１，１９１，９６、γ＝１７２，１７２，３４１、δ＝１２８，１２８，２５４、出力Ｖｏ＝１２８，１２８，２５４である。
【００６５】
図３Ａで示す時間ｔ５で映像入力レベルＶｉが７５％（１９１）のとき、図３Ｂの検波回路出力Ｖａの値に対して、図３Ｄのレジスタ出力Ｖｂ１〜Ｖｂ３はいずれも「１９１」であり、Ｖｂ４は「０」であり、図３Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、α＝１９１，１９１，１４３、β＝１９１，１９１，１４３、γ＝１７２，１７２，２２９、δ＝１２８，１２８，１７１、出力Ｖｏ＝１２８，１２８，１７１である。
【００６６】
図３Ａで示す時間ｔ６で映像入力レベルＶｉが７５％（１９１）のとき、図３Ｂの検波回路出力Ｖａの値に対して、図３Ｄのレジスタ出力Ｖｂ１〜Ｖｂ４はいずれも「１９１」であり、図３Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、いずれもα＝１９１、β＝１９１、γ＝１７２、δ＝１２８、出力Ｖｏ＝１２８である。
【００６７】
図４において、フィールドパルスＳ２に対応する時間ｔ７で映像入力レベルＶｉが７５％（１９１）から、ｔ８〜ｔ１２までの２５％（６４）へ変化した場合を示す。
図４Ａで示す時間ｔ７で映像入力レベルＶｉが７５％（１９１）のとき、図４Ｂの検波回路出力Ｖａの値に対して、図４Ｄのレジスタ出力Ｖｂ１〜Ｖｂ４はいずれも「１９１」であり、図４Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、いずれもα＝１９１、β＝１９１、γ＝１７２、δ＝１２８、出力Ｖｏ＝１２８である。
【００６８】
図４Ａで示す時間ｔ８で映像入力レベルＶｉが２５％（６４）のとき、図４Ｂの検波回路出力Ｖａの値に対して、図４Ｄのレジスタ出力Ｖｂ１〜Ｖｂ４はいずれも「１９１」であり、図４Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、いずれもα＝１９１、β＝１９１、γ＝１７２、δ＝４３、出力Ｖｏ＝４３である。
【００６９】
図４Ａで示す時間ｔ９で映像入力レベルＶｉが２５％（６４）のとき、図４Ｂの検波回路出力Ｖａの値に対して、図４Ｄのレジスタ出力Ｖｂ１は「６４」であり、Ｖｂ２〜Ｖｂ４はいずれも「１９１」であり、図４Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、α＝６４，１２８，１５９、β＝６５，１２８，１５９、γ＝５０４，２５６，２０６、δ＝１２６，６４，５２、出力Ｖｏ＝１２６，６４，５２である。
【００７０】
図４Ａで示す時間ｔ１０で映像入力レベルＶｉが２５％（６４）のとき、図４Ｂの検波回路出力Ｖａの値に対して、図４Ｄのレジスタ出力Ｖｂ１，Ｖｂ２は「６４」であり、Ｖｂ３，Ｖｂ４は「１９１」であり、図４Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、α＝６４，６４，１２８、β＝６５，６５，１２８、γ＝５０４，５０４，２５６、δ＝１２６，１２６，６４、出力Ｖｏ＝１２６，１２６，６４である。
【００７１】
図４Ａで示す時間ｔ１１で映像入力レベルＶｉが２５％（６４）のとき、図４Ｂの検波回路出力Ｖａの値に対して、図４Ｄのレジスタ出力Ｖｂ１〜Ｖｂ３はいずれも「６４」であり、Ｖｂ４は「１９１」であり、図４Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、α＝６４，６４，９６、β＝６５，６５，９６、γ＝５０４，５０４，３４１、δ＝１２６，１２６，８５、出力Ｖｏ＝１２６，１２６，８５である。
【００７２】
図４Ａで示す時間ｔ１２で映像入力レベルＶｉが２５％（６４）のとき、図４Ｂの検波回路出力Ｖａの値に対して、図４Ｄのレジスタ出力Ｖｂ１〜Ｖｂ４はいずれも「６４」であり、図４Ｅの応答時間切り換え信号Ｓ３が「０＊」、「１０」、「１１」のとき、いずれもα＝６４、β＝６５、γ＝５０４、δ＝１２６、出力Ｖｏ＝１２６である。
【００７３】
このように、図３Ｅおよび図４Ｅで示すマイコンからの応答時間切り換え信号Ｓ３の通信設定を変えることにより、図３Ｃおよび図４ＣのフィールドパルスＳ２で示す各フィールド毎の出力レベルの変化の仕方が異なり、しかも出力応答時間が可変できることが分かる。
【００７４】
上述した本実施の形態では、使用対象機器をビデオカメラ装置に適用する場合について説明したが、液晶表示装置を用いる電子機器であれば、これに限らず、他の、電子機器、例えば、ノート型パーソナルコンピュータ、携帯型電話機、ＰＨＳ（パーソナルハンディーフォン），ＰＯＳ（ポイントオブセールス）端末、リモートコントロール装置などに適用してもよい。
【００７５】
本実施の形態の表示制御装置は、映像信号供給源から供給される映像信号に応じてゲインを可変処理して表示手段としての液晶ファインダー８に映像を表示するための制御をする表示制御装置において、映像信号のレベルを検波する入力レベル検波手段としての積分型レベル検波回路２０と、入力レベル検波手段により検波された入力レベルに応じたゲインコントロールをかけるときの表示手段への出力応答時間を可変する出力応答時間可変手段としての応答時間選択セレクタ付きゲイン演算回路４０とを備えたので、表示手段に対する最適な応答時間の設定を、外付け回路の定数変更等を必要とせずに簡単な構成で実現することができる。
【００７６】
また、本実施の形態の表示制御装置は、上述において、入力レベル検波手段は、１フィールド分の映像信号の輝度レベルを蓄積する積分型レベル検波回路２０を有するので、各フィールド毎の出力レベルを検出することができ、これにより、容易に各フィールド毎に出力応答時間を設定することができる。
【００７７】
また、本実施の形態の表示制御装置は、上述において、出力応答時間可変手段は、入力レベル検波手段により検波された入力レベルを複数フィールド分保持するレジスタとしての検波値保持レジスタ３０を有するので、各応答時間選択に必要な複数フィールドの出力レベルの変化を検出することができ、これにより、容易に各フィールド毎に出力応答時間を設定することができる。
【００７８】
また、本実施の形態の表示制御装置は、上述において、出力応答時間可変手段は、所定の設定により選択的に応答時間が可変されて、入力レベルに応じたゲインを演算するゲイン演算回路４８を有するので、任意の設定により表示手段に対する最適な応答時間を選択でき、しかも、入力レベルに応じたゲインを得ることができる。
【００７９】
また、本実施の形態の表示制御装置は、上述において、出力応答時間可変手段は、入力映像信号に対してゲインを乗算して出力映像信号レベルを決定する本線出力レベル演算部５０を有するので、表示手段に最適となるように出力応答時間を可変して、しかも、同時に出力映像信号レベルをゲインコントロールすることができる。
【００８０】
また、本実施の形態のカメラ一体型ビデオ記録再生装置は、被写体を撮像して映像信号に変換する撮像手段としてのカメラ部２、映像信号を記録媒体に記録または記録媒体から再生する記録再生手段としてのＶＴＲ部４または外部から供給される映像信号に応じてゲインを可変処理して表示手段としての液晶ファインダー８に映像を表示するための制御をするカメラ一体型ビデオ記録再生装置において、映像信号のレベルを検波する入力レベル検波手段としての積分型レベル検波回路２０と、入力レベル検波手段により検波された入力レベルに応じたゲインコントロールをかけるときの表示手段への出力応答時間を可変する出力応答時間可変手段としての応答時間選択セレクタ付きゲイン演算回路４０とを備えたので、表示手段に対する最適な応答時間の設定を、外付け回路の定数変更等を必要とせずに簡単な構成で実現でき、回路構成の小型化を図ることができる。
【００８１】
また、本実施の形態のカメラ一体型ビデオ記録再生装置は、上述において、出力応答時間可変手段は、表示手段の表示仕様に応じて出力応答時間を可変するので、表示手段の表示方式、サイズ、解像度などの表示種類に適した出力応答時間の選択を行うことができ、各表示手段に最適な設定を部品等の変更なしに直接実現することができる。
【００８２】
【発明の効果】
本発明の表示制御装置は、映像信号供給源から供給される映像信号に応じてゲインを可変処理して表示手段に映像を表示するための制御をする表示制御装置において、上記映像信号のレベルを検波する入力レベル検波手段と、上記入力レベル検波手段により検波された入力レベルに応じたゲインコントロールをかけるときの上記表示手段への出力応答時間を可変する出力応答時間可変手段とを備えたので、表示手段に対する最適な応答時間の設定を、外付け回路の定数変更等を必要とせずに簡単な構成で実現することができるという効果を奏する。
【００８３】
また、本発明の表示制御装置は、上述において、上記入力レベル検波手段は、１フィールド分の映像信号の輝度レベルを蓄積する積分型レベル検波回路を有するので、各フィールド毎の出力レベルを検出することができ、これにより、容易に各フィールド毎に出力応答時間を設定することができるという効果を奏する。
【００８４】
また、本発明の表示制御装置は、上述において、上記出力応答時間可変手段は、上記入力レベル検波手段により検波された入力レベルを複数フィールド分保持するレジスタを有するので、各応答時間選択に必要な複数フィールドの出力レベルの変化を検出することができ、これにより、容易に各フィールド毎に出力応答時間を設定することができるという効果を奏する。
【００８５】
また、本発明の表示制御装置は、上述において、上記出力応答時間可変手段は、所定の設定により選択的に応答時間が可変されて、入力レベルに応じたゲインを演算するゲイン演算回路を有するので、任意の設定により表示手段に対する最適な応答時間を選択でき、しかも、入力レベルに応じたゲインを得ることができるという効果を奏する。
【００８６】
また、本発明の表示制御装置は、上述において、上記出力応答時間可変手段は、入力映像信号に対してゲインを乗算して出力映像信号レベルを決定する本線出力レベル演算部を有するので、表示手段に最適となるように出力応答時間を可変して、しかも、同時に出力映像信号レベルをゲインコントロールすることができるという効果を奏する。
【００８７】
また、本発明のカメラ一体型ビデオ記録再生装置は、被写体を撮像して映像信号に変換する撮像手段、映像信号を記録媒体に記録または記録媒体から再生する記録再生手段または外部から供給される映像信号に応じてゲインを可変処理して表示手段に映像を表示するための制御をするカメラ一体型ビデオ記録再生装置において、上記映像信号のレベルを検波する入力レベル検波手段と、上記入力レベル検波手段により検波された入力レベルに応じたゲインコントロールをかけるときの上記表示手段への出力応答時間を可変する出力応答時間可変手段とを備えたので、表示手段に対する最適な応答時間の設定を、外付け回路の定数変更等を必要とせずに簡単な構成で実現でき、回路構成の小型化を図ることができるという効果を奏する。
【００８８】
また、本発明のカメラ一体型ビデオ記録再生装置は、上述において、上記出力応答時間可変手段は、上記表示手段の表示仕様に応じて上記出力応答時間を可変するので、表示手段の表示方式、サイズ、解像度などの表示種類に適した出力応答時間の選択を行うことができ、各表示手段に最適な設定を部品等の変更なしに直接実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態のカメラ一体型ＶＴＲの構成を示すブロック図である。
【図２】本発明の実施の形態のファインダー系信号処理回路の構成を示すブロック図である。
【図３】本発明の実施の形態の各部のレベルおよびタイミングを示す図であり、図３Ａは時間ｔ１〜ｔ６の映像入力レベルＶｉ、図３Ｂは検波回路出力Ｖａ、図３ＣはフィールドパルスＳ２およびディレイパルスＳ２’、図３Ｄはレジスタ出力Ｖｂ１〜Ｖｂ４、図３Ｅは応答時間切り換え信号Ｓ３、各レベルα、β、γ、δ、出力Ｖｏである。
【図４】本発明の実施の形態の各部のレベルおよびタイミングを示す図であり、図４Ａは時間ｔ７〜ｔ１２の映像入力レベルＶｉ、図４Ｂは検波回路出力Ｖａ、図４ＣはフィールドパルスＳ２およびディレイパルスＳ２’、図４Ｄはレジスタ出力Ｖｂ１〜Ｖｂ４、図４Ｅは応答時間切り換え信号Ｓ３、各レベルα、β、γ、δ、出力Ｖｏである。
【符号の説明】
１……ビデオライン入力端子、２……カメラ部、３……ビデオ信号処理回路、４……ＶＴＲ部、５……出力系信号処理回路、６……ライン出力端子、７……ファインダー系信号処理回路、８……液晶ファインダー、９……マイコン、２０……積分型レベル検波回路、３０……検波値保持レジスタ、４０……応答時間選択セレクタ付きゲイン演算回路、５０……本線出力レベル演算部、
【図１】
0004580483.tif 000002
【図２】
0004580483.tif 000003
【図３】
0004580483.tif 000004
【図４】
0004580483.tif 000005