(57)【特許請求の範囲】
【請求項１】
多重電圧発生回路チップ内の電圧発生回路を制御するための装置において、
発生回路系と、集中型発生回路制御装置とを有しており、
前記発生回路系は、複数の電圧発生回路を有しており、
前記集中型発生回路制御装置は、前記複数の電圧発生回路のそれぞれ、及びチップ上の所定のデバイスに接続されたコントローラを有しており、該コントローラは、前記チップ上の前記所定のデバイスからの信号に応答して、前記発生回路系の動作の複数の別個の期間のそれぞれの間、前記複数の電圧発生回路のそれぞれに異なる所定シーケンスの出力制御信号を発生し、前記動作の複数の別個の期間は、パワーオン期間、通常動作期間、ならびにテスト及びバーンイン期間を含んでおり、該出力制御信号により、所定の時間期間に、前記複数の電圧発生回路及び前記チップ上の前記所定のデバイスの論理動作のシーケンスが制御され、前記複数の電圧発生回路から、前記チップ上の所定の回路への、所要の安定した出力電圧を形成するように構成し、
前記コントローラは、各動作期間の間、前記発生回路系を制御するための別個のプログラムシーケンスで動作するステートマシンを有しており、
前記集中型発生回路制御装置は、更に、前記複数電圧発生回路の所定の１つの電圧発生回路の電圧閾値レベルを検出するため、及び、検出された前記電圧レベルを示す前記コントローラへの出力信号を発生するための電圧検出装置を有している
ことを特徴とする装置。
【請求項２】
ステートマシンを有しており、該ステートマシンは、入力論理回路とラッチ回路と出力論理回路とを有しており、
前記入力論理回路は、前記ステートマシンへの論理入力信号を受信し、該受信された論理入力信号への応答に相応する所定の出力制御信号を発生し、
前記ラッチ回路は、前記入力論理回路からの前記出力制御信号、及び所定の他の入力信号に応答して、所定の出力信号を発生し、
前記出力論理回路は、前記ステートマシンへの論理入力信号及び前記ラッチ回路からの前記出力信号を受信し、前記ステートマシンの所定の出力制御信号を発生する請求項１記載の装置。
【請求項３】
チップは、ダイナミックランダムアクセスメモリチップである請求項１記載の装置。
【請求項４】
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップにおいて、
発生回路系と、集中型発生回路制御装置とを有しており、
前記発生回路系は、所定の他の電圧発生回路及びチップ上の他のデバイスに電圧を発生するための複数の電圧発生回路を有しており、
前記集中型発生回路制御装置は、前記複数の電圧発生回路のそれぞれ、及びチップ上の所定のデバイスに接続されたコントローラを有しており、該コントローラは、前記チップ上の前記所定のデバイスからの信号に応答して、前記発生回路系の動作の複数の別個の期間のそれぞれの間、前記複数の電圧発生回路のそれぞれに異なる所定シーケンスの出力制御信号を発生し、前記動作の複数の別個の期間は、パワーオン期間、通常動作期間、ならびにテスト及びバーンイン期間を含んでおり、該出力制御信号により、所定の時間期間に、前記複数の電圧発生回路及び前記チップ上の前記所定のデバイスの論理動作のシーケンスが制御され、前記複数の電圧発生回路から、前記チップ上の所定の回路への、所要の安定した出力電圧を形成するように構成し、
前記コントローラは、各動作期間の間、前記発生回路系を制御するための別個のプログラムシーケンスで動作するステートマシンを有しており、
前記集中型発生回路制御装置は、更に、前記複数電圧発生回路の所定の１つの電圧発生回路の電圧閾値レベルを検出するため、及び、検出された前記電圧レベルを示す前記コントローラへの出力信号を発生するための電圧検出装置を有していることを特徴とするダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップ。
【請求項５】
ステートマシンを有しており、該ステートマシンは、入力論理回路とラッチ回路と出力論理回路とを有しており、
前記入力論理回路は、前記ステートマシンへの論理入力信号を受信し、該受信された論理入力信号への応答に相応する所定の出力制御信号を発生し、
前記ラッチ回路は、前記入力論理回路からの前記出力制御信号、及び所定の他の入力信号に応答して、所定の出力信号を発生し、
前記出力論理回路は、前記ステートマシンへの論理入力信号及び前記ラッチ回路からの前記出力信号を受信し、前記ステートマシンの所定の出力制御信号を発生する請求項４記載のチップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップのようなチップで使用される多重電圧発生回路の種々の位相の操作を制御するための装置に関する。
【０００２】
【従来の技術】
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップのような最近のチップは、種々の動作期間中、多数の異なった電圧が、複数の発生回路によってチップ上で発生され、複数の発生回路は、そのスタートアップ時間シーケンスに関して制御される。
【０００３】
１９９４年６月７日付け米国特許明細書第５３１９６０１号公報（Ｋａｗａｔａ他）には、ＤＲＡＭ用の電力給電スタートアップ回路が開示されており、その際、電力がスイッチオンされた後、中間電位の立ち上がり時間は短くなり、電流消費は低いままである。この電力給電回路は、パワーオン検出回路と内部電力給電回路の両方を有しており、パワーオン検出回路は、外部電力給電電位が所定電位に達して、第１及び第２の検出信号を発生する時点を検出し、内部電力給電回路は、内部電力給電電位を発生する。電力給電回路は、更に、第１の中間電位発生回路を有しており、この中間電位発生回路は、外部電力給電電位からの第１の中間電位を発生して、この電位を中間電位給電ノードに供給する。第１検出信号が形成され、第１の中間電位が所定電位に達した際、第１の中間電位発生回路は、第１の中間電位の、中間電位給電ノードへの給電及び中間電位発生機能を停止する。第２の検出信号が発生されて、第２の中間電位が給電ノードに供給された際に、第２の中間電位発生回路は、内部電力源電位からの第２の中間電位を発生する。第１の中間電位発生回路は、第２の中間電位発生回路よりも大きな駆動能力を有しており、それにより、電力がスイッチオンされた後の中間電位の立ち上がり時間を短くすることができ、その結果、全電流消費を低減することができる。
【０００４】
図１には、従来技術の、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）チップでの電圧を発生する、発生回路制御用の発生回路制御装置のブロック図が示されている。この装置１０は、パワーオン回路２０、発生回路系（ジェネレータ：ＧＥＮＥＲＡＴＯＲＳ）２２（基準電圧発生回路（基準電圧：ＲＥＦ．ＶＯＬＴ．）２３を有している）、及び、複数の電圧発生回路（図示していない）、初期化回路２４、プルアップ回路２６、及び第１及び第２のオアゲート装置２８及び３０のそれぞれを有している。プルアップ回路２６及び第１及び第２のオアゲート装置２８及び３０は、プルアップ回路２６及びオアゲート装置２８及び３０によって受信されて並列処理される幾つかの信号に依存する、１つ又は複数の、そのような回路又はゲートを有している。
【０００５】
関連のチップ上のボンディングパッド及びテストパッドからの信号は、プルアップ回路２６で受信される。プルアップ回路２６では、入力パッドが接続されていない場合には、デフォルトにより、出力信号は、論理ハイレベル（論理”１”）にプルアップされ、入力信号が、パッド又はコネクションから活性的にプルダウンされる場合には、論理”０”が出力される。プルアップ回路２６からの出力信号は、論理的に第１のオアゲート装置２８内でテストモードレジスタ信号と結合され、このテストモードレジスタ信号は、関連の初期化回路２４で初期化される。第１のオアゲート２８からの出力は、パワーオン回路２０及び発生回路系２２に結合される。テストモードレジスタ信号は、関連の初期化回路２４で初期化され、それから、発生回路系２２に結合される。関連のチップ上のフューズ（図示していない）からの信号は、関連の初期化回路２４で初期化され、発生回路系２２の基準発生回路２３に結合される。フューズ信号は、論理的に第２のオアゲート装置３０で入力テストモードレジスタ信号と結合され、それから、発生回路系２２に結合される。パワーオン回路２０は、出力信号を第１のオアゲート装置２８から受信し、種々異なる信号を初期化回路２４から受信し、初期化回路２４及び発生回路系２２の発生回路への出力制御信号を発生する。発生回路系２２は、基準発生回路２３を有する複数の電圧発生回路を有しており、外部電圧（ＶＥＸＴ）、系信号（ＳＹＳ．ＳＩＧＳ．）を受信し、第１及び第２のオアゲート装置２８及び３０、所期化回路２４及びパワーオン回路２０からの信号を受信し、初期化回路２４への出力信号及び関連のチップ上のリモート回路によって要求される種々の電圧（図示していない）を発生する。
【０００６】
これら発生回路の動作を制御するために、多数の論理制御回路が、各発生回路機能内に含まれており、これら各発生回路機能は、通常、個別発生回路ブロック（図示していない）内の発生回路系２２の至るところに設けられている局所論理回路（図示していない）によって実行される。通常の発生回路系２２は、成長プロセスの結果得られたものであり、その際、新たな電圧レベル及び関連の発生回路ブロックが付加される場合には何時でも、又は、制御機能を変える必要がある場合には何時でも、付加的な論理回路が局所的に付加される。
【０００７】
【発明が解決しようとする課題】
本発明の課題は、発生回路系の至る所に設けられている論理回路を必要とせず、発生回路系又はチップを将来変更するために必要な何らかの変化に適応するフレキシビリティが得られる、チップ上の電圧発生回路の制御装置乃至ダイナミックランダムアクセスメモリを提供することにある。
【０００８】
【課題を解決するための手段】
この課題は、本発明によると、多重電圧発生回路チップ内の電圧発生回路を制御するための装置において、発生回路系と、集中型発生回路制御装置とを有しており、前記発生回路系は、複数の電圧発生回路を有しており、前記集中型発生回路制御装置は、前記複数の電圧発生回路のそれぞれ、及びチップ上の所定のデバイスに接続されたコントローラを有しており、該コントローラは、前記チップ上の前記所定のデバイスからの信号に応答して、前記発生回路系の動作の少なくとも２つの別個の期間のそれぞれの間、所定シーケンスの出力制御信号を前記個別発生回路に発生し、動作の少なくとも２つの別個の期間は、パワーオン及び動作の通常期間を有しており、該出力制御信号により、所定の時間期間に、前記複数の電圧発生回路及び前記チップ上の前記所定のデバイスの、論理の動作シーケンスが制御され、前記複数の電圧発生回路から、前記チップ上の前記所定の回路への、所要の安定した出力電圧を形成するように構成し、コントローラは、各動作期間の間、発生回路系を制御するための別個のプログラムシーケンスで動作するステートマシンを有しており、集中型発生回路制御装置は、更に、複数電圧発生回路の所定の１つの電圧発生回路の電圧閾値レベルを検出するため、及び、検出された電圧レベルを示すコントローラへの出力信号を発生するための電圧検出装置を有していることによって解決される。
【０００９】
この課題は、本発明によると、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップにおいて、発生回路系と、集中型発生回路制御装置とを有しており、発生回路系は、所定の他の発生回路及びチップ上の他のデバイスに電圧を発生するための複数の電圧発生回路を有しており、集中型発生回路制御装置は、複数の電圧発生回路のそれぞれ、及びチップ上の所定のデバイスに接続されたコントローラを有しており、該コントローラは、チップ上の所定のデバイスからの信号に応答して、発生回路系の動作の少なくとも２つの別個の期間のそれぞれの間、所定シーケンスの出力制御信号を個別発生回路に発生し、動作の少なくとも２つの別個の期間は、パワーオン及び動作の通常期間を有しており、該出力制御信号により、所定の時間期間に、複数の電圧発生回路及びチップ上の所定のデバイスの論理動作のシーケンスが制御され、複数の電圧発生回路から、チップ上の所定の回路への、所要の安定した出力電圧を形成するように構成し、コントローラは、各動作期間の間、発生回路系を制御するための別個のプログラムシーケンスで動作するステートマシンを有しており、集中型発生回路制御装置は、更に、複数電圧発生回路の所定の１つの電圧発生回路の電圧閾値レベルを検出するため、及び、検出された電圧レベルを示すコントローラへの出力信号を発生するための電圧検出装置を有していることによって解決される。
【００１０】
【発明の実施の形態】
本発明は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び、他のモジュールによって要求される種々の電圧を形成するための複数の発生回路ブロックを含む他のモジュール内で使用される電圧発生回路系の種々のモードを制御するための装置に関する。
【００１１】
本発明の有利で合目的的な構成は、従属請求項に記載されている。
【００１２】
【実施例】
以下、図示の実施例を用いて、本発明を詳細に説明する。
【００１３】
図２には、本発明による、ダイナミックＲＡＭチップのような、多重電圧発生回路を有する集積回路チップ上の種々の電圧発生回路（図３に示されている）を制御するための例示的な集中型発生回路制御装置４０のブロック図が示されている。集中型発生回路制御装置４０は、コントローラ５０（二点鎖線の矩形で示されている）と、コントローラ５０にクロック信号を供給するためのオシレータ４２、電圧検出回路４４を有しており、電圧検出回路４４は、コントローラ５０から信号を受信し、発生した制御信号を再度コントローラ５０に伝送して戻す。コントローラ５０は、ステートマシン５２とＡＮＤゲート５４を有している。ステートマシン５２は、公知の装置であって、プロセッサを有しており、このプロセッサは、メモリ（図示していない）を使用して、所定の形式でプロセッサを操作するためのプログラム命令を記憶している。
【００１４】
図６によると、ステートマシン５２は、択一選択的に入力論理回路７０、出力論理回路７２、及び状態ラッチ回路７４を有している。入力論理回路７０と出力論理回路７２は、一般的に、コントローラへの全ての論理入力信号を受信し（例えば、ボンディングパッド／テストパッド、テストモードレジスタ、フューズ、及び電圧検出回路４４の各信号）、種々のゲートを用いて、所要の論理関数を供給して、適切な出力制御信号を発生する。状態ラッチ回路７４は、フリップフロップ（図示していない）を有しており、フリップフロップは、入力論理回路７０から信号を受信し、そして、リセット信号及びクロック信号のような他の信号も受信し、入出力論理回路７０及び７２に適切な出力信号を発生する。
【００１５】
図２に戻って、ステートマシン５２は、クロック信号をオシレータ４２から受信し、制御信号を電圧検出回路４４から受信し、そして、種々のフューズ、ボンディングパッド、テストパッド、及びテストモードレジスタから信号を受信し、そのメモリ内に記憶されているプログラム命令に基づいて出力信号を発生する。ＡＮＤゲート５４は、クロックイネーブル信号を受信し、所定の出力信号をステートマシン５２から受信し、ステートマシン５２からの所定の出力信号と結合されて、集中型発生回路制御装置４０から、スタティックイネーブル及びコンフィグレーション出力信号”Ｃ”を形成し、スタティックイネーブル及びコンフィグレーション出力信号”Ｃ”は、制御されるべき種々の電圧発生回路に伝送される。コントローラ５０の例示的な動作について、図４、図５を用いて、以下説明する。
【００１６】
電圧検出回路４４は、外部給電電圧（図３に示されたＶＥＸＴ）、及び、複数の発生回路（図３に示された）の所定の１つによって発生された所定の電圧を測定し、これらの値が、その特定の限界値に達すると、コントローラ５０にそれぞれの信号を送信する。これらの機能を実行するのに、何らかの適切な公知電圧検出回路を使用することができる。
【００１７】
図３には、本発明の例示的な電圧発生系１００（二点鎖線の矩形で示されている）のブロック図が示されている。系１００は、例えば、ダイナミックＲＡＭ（図２の集中型発生回路制御装置によって制御される）多重電圧発生回路チップ上に複数の電圧発生回路１１１−１２４（それぞれＧＥＮ．１−ＧＥＮ．１４）を有している。例示的な電圧発生系１００では、電圧発生回路１１１−１２４のそれぞれは、図２のコントローラ５０から別個の制御信号”Ｃ”、及び所定の外部電圧（ＶＥＸＴ）を受信する。図を単純化するために、制御信号”Ｃ”及び所定の外部電圧（ＶＥＸＴ）は、電圧発生回路１１１−１２４のそれぞれに、信号入力導体を介して供給されるように図示されている。実際には、これらの入力信号は、電圧発生回路１１１−１２４のそれぞれに別個の導体を介して供給される。
制御信号”Ｃ”及び所定の外部電圧（ＶＥＸＴ）に付加して、電圧発生回路１１３からの出力信号（Ｖ３）が電圧発生回路１１５−１２４のそれぞれに供給され、電圧発生回路１１６からの出力信号（Ｖ６）は、電圧発生回路１２３への入力信号として供給される。
【００１８】
例示的な電圧発生系１００では、電圧発生回路１１１（ＧＥＮ．１）は、コントローラ５０からの制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）に応答し、電圧発生回路１１２（ＧＥＮ．２）及び１１３（ＧＥＮ．３）のそれぞれの両第１の入力側に接続された第１の出力電圧（Ｖ１Ａ）及び電圧発生回路１１２の第２の入力側に接続された第２の出力電圧（Ｖ１Ｂ）を発生する。電圧発生回路１１２は、電圧発生回路１１１からの第１及び第２の電圧Ｖ１Ａ及びＶ１Ｂ、つまり、制御信号”Ｃ”、所定の外部電圧（ＶＥＸＴ）に応答し、電圧発生回路１１３の第２の入力側、及び、電圧発生回路１１４（ＧＥＮ．４）及び１１５（ＧＥＮ．５）のそれぞれの入力側に供給される出力電圧（Ｖ２）を発生する。電圧発生回路１１３は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）及び電圧発生回路１１１及び１１２からの電圧Ｖ１Ａ及びＶ２に応答し、それぞれ、電圧発生回路１１５−１２４への入力側として、及び電圧発生系１００からの出力信号として供給される出力電圧（Ｖ３）を発生する。
【００１９】
電圧発生回路１１４は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）及び電圧発生回路１１２から受信された電圧Ｖ２に応答して、出力電圧（Ｖ４）を発生し、この出力電圧は、電圧発生系１００からの出力信号として供給される。電圧発生回路１１５は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１２及び１１３のそれぞれから受信された電圧Ｖ２及びＶ３に応答して、出力電圧（Ｖ５）を発生し、この出力電圧（Ｖ５）は、電圧発生回路１１６（ＧＥＮ．６）への入力信号として供給される。電圧発生回路１１６は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１５のそれぞれから受信された電圧Ｖ３及びＶ５に応答して、出力電圧（Ｖ６）を発生し、この出力電圧（Ｖ６）を発生し、この出力電圧（Ｖ６）は、電圧発生回路１１７（ＧＥＮ．７）及び１２３（ＧＥＮ．１３）への入力信号として供給される。電圧発生回路１１７は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１６のそれぞれから受信された電圧Ｖ３及びＶ６に応答して、出力電圧（Ｖ７）を発生し、この出力電圧（Ｖ７）は、電圧発生回路１１８，１２１，１２３及び１２４への入力信号として供給される。
【００２０】
電圧発生回路１１８（ＧＥＮ．８）は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１７のそれぞれから受信された電圧Ｖ３及びＶ７に応答して、出力電圧（Ｖ８）を発生し、この出力電圧（Ｖ８）は、電圧発生回路１１９（ＧＥＮ．９）及び１２０（ＧＥＮ．１０）への入力信号として供給される。電圧発生回路１１９は、制御信号Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１８のそれぞれから受信された電圧Ｖ３及びＶ８に応答して、出力電圧（Ｖ９）を発生し、この出力電圧（Ｖ９）は、電圧発生回路１００からの出力信号として供給される。電圧発生回路１２０は、制御信号Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１８のそれぞれから受信された電圧Ｖ３及びＶ８に応答して、出力電圧（Ｖ１０）を発生し、この出力電圧（Ｖ１０）は、電圧発生回路１００からの出力信号として供給される。電圧発生回路１２１（ＧＥＮ．１１），１２２（ＧＥＮ．１２）、及び１２８（ＧＥＮ．１４）は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１３及び１１７のそれぞれから受信された電圧Ｖ３及びＶ７に応答して、出力電圧Ｖ１１，Ｖ１２，Ｖ１３，及びＶ１４を発生し、この出力電圧Ｖ１１，Ｖ１２，Ｖ１３，及びＶ１４は、電圧発生系１００からの出力信号として供給される。電圧発生回路１２３（ＧＥＮ．１３）は、制御信号”Ｃ”、つまり、所定の外部電圧（ＶＥＸＴ）、電圧発生回路１１３，１１６及び１１７のそれぞれから受信された電圧Ｖ３，Ｖ６及びＶ７に応答して、出力電圧Ｖ１３を発生し、この出力電圧Ｖ１３は、電圧発生系１００からの出力信号として供給される。
【００２１】
電圧発生系１００は、最近のＤＲＡＭチップ及びシンクロナスＤＲＡＭチップ上の発生回路系と同一視することができ、これら、最近のＤＲＡＭチップ及びシンクロナスＤＲＡＭチップは、多数の電圧発生回路によってチップ上で発生される１０ボルト以上である。これらの電圧は、幾つかの基準電圧（例えば、入／出力受信器用、及びアナログ回路でのバイアス電流発生用）、同様に、幾つかの電圧を含み、この電圧は、高い、又は低い動作電流のＤＲＡＭの種々の機能ブロック（図示していない）に給電される（例えば、センスアンプ又はワード線ドライバ用）。基本的には、図１の電圧発生系２２及び図３の電圧発生系１００内の種々の発生回路に対して、３つの異なった動作期間が生じ、これら、３つの異なった動作期間は、（ａ）通常動作期間、（ｂ）テスト及びバーンイン期間、及び（ｃ）パワーオン期間として示すことができる。
【００２２】
図１の電圧発生系２２及び図３の電圧発生系１００内の”通常動作”期間中、発生回路（例えば、図３の発生回路１１１−１２４）により、チップ上に供給される電圧全てが安定しているようにされ、幾つかの電力網（図示していない）から引き込まれた所要の電流全てがチップ上に供給されるようにする必要がある。しかも、発生回路自体は、大して電流消費しないようにする必要がある（例えば、差動増幅器内のバイアス電流、及び、抵抗分圧器を流れる電流）。
【００２３】
従って、ピーク電流（例えば、検出動作用）を給電すべき電力網は、通常、スタンバイ発生回路、能動発生回路、ピーク電流発生回路のような幾つかのタイプの発生回路の１つ以上の発生回路によって給電される。スタンバイ発生回路は、常に、ターンオンされ、僅かな電流しか給電することができず、スタンバイ発生回路自体でも僅かながら電流が消費される。スタンバイ発生回路の目的は、これらの時間中及びチップがアクティブでない期間中電圧レベルを維持することである。能動発生回路は、チップが、それぞれの電力網からの電流を要求する機能を実行する場合に動作状態にされるにすぎない。能動発生回路は、大電流を給電することができるが、大電流も消費する。能動発生回路を動作状態にするために、他のチップ機能（例えば、センスアンプを動作状態にするセンスアンプイネーブル信号）（図示していない）からの信号が、図１の発生回路系２２又は図２のコントローラ５０によって評価される。電力網から引き込まれた電流の高いピーク値を給電するのに、ピーク電流発生回路が使用されることがある。ピーク電流発生回路は、例えば、それぞれの電力網と、外部電圧給電源（ＶＥＸＴ）、又は、この電力網への電流源のどちらかとの間のトランジスタスイッチからのみ構成される。ピーク電流発生回路は、ピーク電流が電力網から引き込まれた丁度その瞬間に、短い時間期間の間ターンオンされる。ピーク電流発生回路は、通常、それ自体調整機能を持っていないが、ピーク電流発生回路からの電圧の最終調整は、上述の能動発生回路によって行われる。正確な瞬間に、ピーク電流発生回路をターンするために、他のチップ機能からの信号が、発生回路系に供給される（例えば、センスアンプイネーブル信号）。
【００２４】
更に、異なった電力網用の各電圧発生回路間に、何らかの相互作用がある。例えば、ＲＡＭチップでのワード線ブースト用の電圧を給電する電圧発生回路の第１の電圧発生回路（例えば、発生回路１２３）が、完全な電圧レベルに回復されるように動作状態にされた場合、この電圧発生回路は、所定の電圧発生回路の第２の電圧発生回路（例えば、発生回路１１６）に信号を送信する。この信号は、所定の電圧発生回路の第２の電圧発生回路がターンオフされないようにする。と言うのは、電圧発生回路の第１の電圧発生回路自体は、電圧発生回路の第２の電圧発生回路からの電流を消費するからである。ＤＲＡＭチップは、所定の電圧発生回路の異なった駆動能力を必要とする異なった形態のメモリデバイス用に使用されることが屡々あり、電圧発生回路は、これらの状況用に構成される必要がある。これは、ボンディングパッド又はフューズによって行われ、そこでは、ボンディングパッド及び／又はフューズからの情報が、第１図の通常の発生回路系２２、又は、図２のコントローラ５０に伝送される。
【００２５】
図１の通常の電圧発生回路系２２で、異なった動作期間中これらの発生回路を制御するために、多数の論理制御回路は、発生回路機能内に含まれており、発生回路機能は、発生回路系２２の至る所に配設された局所論理回路（図示していない）によって、個別発生回路ブロック（図示していない）内で実行される。その結果、通常の電圧発生回路系２２は、複合した制御スキーマを含んでいる。本発明によると、論理制御回路は、最早、発生回路１１１−１２４の全てに亘って配設する必要はない。その代わり、適切な発生回路１１１−１２４をターンオンするか、動作の可能な各期間のそれぞれの間の所定の時間でターンオフするために、コントローラ５０のステートマシン５２が入力信号の全てを受信して、個別制御信号を発生回路１１１−１２４のそれぞれに供給するようにプログラミングされている。動作の各期間の間、ステートマシン５２用のプログラムは、任意に、動作の各可能な期間の間、回路設計者が、動作の所望のシーケンスを定義する必要がする。一旦、そのような、動作シーケンスが決定されると、動作シーケンスは、容易に、ステートマシン５２用の相応のプログラム命令シーケンスに変換することができ、それにより、ステートマシン５０によって受信された所定の入力信号に応じて、発生回路系１００が相応に動作される。
【００２６】
テスト及びバーンイン期間中、発生回路は、その通常の動作以外の多数の付加的な機能を実行する必要がある。例えば、１機能としては、所定の、又は、全ての発生回路を、テストの目的のために使用不可能にすることができる。第２の機能としては、通常の動作状態との比較として、所定の電圧が種々異なった値に設定される。第３の機能としては、発生回路のダイナミックなモードを決定する、発生回路内の所定の時定数を、最適なチップ機能用の最良の値を決定するために変えることができる。第４の機能としては、チップにストレスを加えるために（バーンインテスト）、大抵の内部電圧は、通常動作状態での値よりも高い値に設定すべきであり、この設定は、ＶＥＸＴを高い値に設定して、内部基準電圧が、外部電圧の、この上昇に追従するようにすることによって実行することができる。
【００２７】
パワーオン期間は、外部電圧ＶＥＸＴが既にチップに印加されているが、内部電圧は形成されていない間の遷移状態として定義される。パワーオン期間に対しては、２つの主要な条件がある。そのような条件は、パワーオン期間が、短い（例えば、１００μ秒）必要がある点と、十分に定義されたやり方で生起する必要がある点である。パワーオン期間を短く保持するためには、幾つかの付加的な機能を、発生回路系１００によって実行する必要がある。全ての電力網は、ゼロボルトから、その、それぞれのレベルに短い時間内に変化する必要があり、幾つかの発生回路ブロックの駆動能力では十分でない。幾つかの可能な解決手段によって、この問題を克服することができる。第１に、パワーオン期間の第１の期間中、電力網が、ＶＥＸＴをスイッチングするトランジスタによって、その所望の値にほぼ達する迄短絡される。それから、これらのスイッチは、再度開かれ、それぞれの発生回路ブロックが、この電圧の調整を引き継ぐ。第２に、幾つかの発生回路（例えば、ポンプ回路）の駆動能力は、これらポンプ回路を駆動するオシレータの周波数に依存している。パワーオンの間、高周波オシレータは、ポンプ回路に接続されて、高速ポンピング動作を可能にし、それから、パワーオン期間後、これらのポンプ回路を駆動するのに、遅いオシレータが使用され、それから、電力節約のために、高速オシレータがターンオフされる。コントローラ５０の出力側に供給されるスタティックイネーブル信号が、一般的に、発生回路ブロックをイネーブルするために使用され（例えば、パワーオン期間内、又は、テストモード期間中、発生回路ブロックをターンオフする間）、この信号は、時間が臨界的ではない。コントローラ５０の出力側でのコンフィグレーション信号は、所定の１つ以上の発生回路ブロックモードを変えるために使用され、その際、特定のやり方で、例えば、その電圧レベルを変えることによって（トリミング）、その駆動能力を変えることによって、その内部時定数を変えることによって、又は、テストモード用の特定の機能によって変えるために使用される。これらの信号は、時間が臨界的ではなく、チップの通常の動作中変化しない。発生回路系１００内には、発生されたダイナミックイネーブル信号及びメッセージ信号がある。ダイナミックイネーブル信号は、発生回路の出力電圧を調整し始めるべきである場合、又は、電流（例えば、ピーク発生回路）を発生し始めるべきである場合に、発生回路を動作するために使用される。これらの信号は、時間が臨界的であり、全ての発生回路が、そのような入力信号を必要とするわけではない（例えば、スタンバイ発生回路）。メッセージ信号は、各発生回路ブロック間のコミュニケーション用に使用される信号であり、各発生回路ブロックとしては、例えば、入力ポンプ電圧レベルが未だ形成されておらず、しかも、ポンプ電圧を給電するポンピング発生回路が依然として稼働しているような１発生回路である。その結果、この１発生回路により、そのターンオフが遅延されるが、この回路へのダイナミックイネーブル信号は、既にターンオフされているようになる。つまり、これらの信号は、時間が臨界的であり、全ての発生回路が、そのような入力信号を���要とするわけではない。
【００２８】
図４，図５には、パワーオンシーケンステーブルが示されており、それを用いて、図２の例として集中型発生回路制御装置４０によって動作されるパワーオン期間の間、図３の発生回路系１００を制御するためのシーケンスの例について説明する。このテーブルのセクション２００では、外部電圧（ＶＥＸＴ）が、シーケンスの始めで、チップに印加される。チップに外部電圧（ＶＥＸＴ）を印加することによって、コントローラ５０内のステートマシン５２が、コントローラ５０内の所定のフリップフロップ（図２に示されていない）をリセットし、”Ｖ６ｏｎ”信号をロー状態にし、その結果、コントローラ５０から”Ｖ６ｏｎ”信号を受信した回路は全て非動作状態になる。この時点で、発生回路１１１は、電圧Ｖ１Ａ及びＶ１Ｂを発生し始めるように動作され、発生回路１１２は、電圧Ｖ２を発生し始めるように動作され、発生回路１１３は、電圧Ｖ３を発生し始めるように動作され、発生回路１１４は、電圧Ｖ４を発生し始めるように動作され、発生回路１１５は、Ｖ５を発生するように動作されて、ノード（図示していない）の所期プルダウンを行い、発生回路１１７は、Ｖ７を発生するように動作されて、ブーストスイッチ（図示していない）の所期動作を行い、発生回路１１６が動作されて、スタンバイモードにされて、Ｖ６ａｃｃ（Ｖ６アクティブ）及びＶ６ｓｂｍ（Ｖ６スタンバイモード）信号を発生し、発生回路１１８は、電圧Ｖ８、開始された信号Ｖ６ｏｓｂ（Ｖ６オンスタンバイ）を発生し始めるように動作され、発生回路１１９は、電圧Ｖ９を発生し始め、発生回路１２０は、電圧Ｖ１０を発生し始める。コントローラ５０では、”ｂＦＩＮＩＴ”（ｂフューズイニシャライズ）フューズラッチ信号がロー状態にされ、”ｂＦＳＥＴ”（ｂフューズセット）信号がハイ状態にされる。”ｂＦＩＮＩＴ”及び”ｂＦＳＥＴ”信号は、チップ上のフューズ用の例示的な信号である。これらフューズの情報は、チップに適用されず、例示的なパワーオン期間中、このフューズ情報は、所定のフリップフロップ（図示していない）、例えば、コントローラ５０内にラッチされる。これらは、２つのフューズ信号であり、フューズ情報を所定のフリップフロップ内にラッチするのを形成又は制御するために、２つのフューズ信号がハイになったり、又は、ローになったりする時点に関する所定のタイミングを２つのフューズ信号は必要とする。フューズは、チップ全体に亘って設けられているので、電圧Ｖ６は、フューズ情報がラッチされる以前にチップ全体に亘って既に十分に形成されており、さもなければ、論理”０”は、それが実際には論理”１”である場合にはラッチされる。と言うのは、回路、及び、これらの回路に給電する電圧は、未だ安定していないからである。
【００２９】
テーブルのセクション２０１では、コントローラ５０は、発生回路１１６（動作されて、セクション２００でスタンバイモードにされる）からの電圧Ｖ６が、所定レベルに達する必要があることが分かった時点で、コントローラ５０は、所定数のＸクロックサイクル（例えば、Ｘ＝１０）の間待機する。テーブルのセクション２０２では、電圧検出器４４によって、Ｖ１３（発生回路１２３からの電圧）が、要求レベル（ロー又はハイ）であることが検出され、電圧検出器４４は、電圧Ｖ６が所定のハイスレッショールドレベルに達していることを検出し、電圧検出器４４はＶ６ＤＥＴ信号をコントローラ５０に伝送し、コントローラ５０は、電圧Ｖ６がチップ全体に亘って十分に形成されていることを指示している。テーブルのセクション２０３では、電圧Ｖ６が、その適切なレベルであることを検知しているコントローラは、セクション２０４を開始する以前に、別のＸクロックサイクルを待機する。テーブルのセクション２０４では、コントローラ５０内の”Ｖ６ｏｎ”信号がハイとなり、電圧Ｖ３駆動能力は低減し、電圧Ｖ５は、最早プルダウン状態ではなく、ブーストスイッチの電圧Ｖ７活性化はターンオフされる。パワーオン期間の開始中、発生回路１１７は、大きなＶ７駆動能力を要求しているものとし、この大きなＶ７駆動能力は、セクション２００で、そのブーストスイッチによって活性化され、それから、大きなＶ７駆動能力が最早必要でない時点で、セクション２０４で低減される。
【００３０】
テーブルのセクション２０５で、コントローラ５０は、”Ｖ１４ｓｂｃｔ”（Ｖ１２スタンバイ回路）信号を発生し、発生回路１２４は、電圧Ｖ１４を発生し始める。テーブルのセクション２０６では、コントローラ５０は、”Ｖ１３ａｃｃｔ”（Ｖ１３活性化回路）及び”Ｖ１３ｓｂｃｔ”（Ｖ１３スタンバイ回路）信号を発生し、それにより、発生回路１２３は、活性化されて、スタンバイモードにされる。テーブルのセクション２０７では、コントローラは、フューズラッチ信号を発生し、ｂＦＩＮＩＴ信号をハイにする。テーブルのセクション２０８−２１１では、コントローラは、Ｙクロックサイクルの待機シーケンス中（セクション２０８）、ｂＦＳＥＴをローにし（セクション２０９）、ｂＦＳＥＴをハイにする（セクション２１１）前にＺクロックサイクル（セクション２１０）の間待機する。ｂＦＩＮＩＴ信号及びｂＦＳＥＴ信号は、チップ上の他の回路に供給され、発生回路１１１−１２４のどれにも供給されない（と言うのは、発生回路は、列に「Ｇｅｎｅｒａｔｏｒ  Ｃｉｒｃｕｉｔｓ：発生回路」とラベル表示された、何らかのアクションを実行するように示されていないからである）。ｂＦＩＮＩＴ信号及びｂＦＳＥＴ信号によって制御されたフリップフロップは、一般的に中間回路によって制御され、これらの回路は、ｂＦＩＮＩＴ信号及びｂＦＳＥＴ信号の特殊なタイミングを必要とする。
【００３１】
図３に示されている現在の発生回路装置１００では、発生回路１２３は、ＶＥＸＴ電圧（基準によって所定の最大値を有することができるにすぎない）を受け取る関連の電力網を含むポンプジェネレータであるとされており、負の出力信号Ｖ１３（例えば、−０．５ボルト）を供給するように、この入力電圧をポンピングする。同様に、発生回路１２２は、ＶＥＸＴ電圧を受け取るポンプジェネレータであって、正の出力信号Ｖ１２（例えば、３．５ボルト）を供給するように、この入力電圧をポンピングする。テーブルのセクション２１２では、発生回路１２３からの電圧Ｖ１３は、その所定レベルに達し、Ｖ１３ＬＭＴ（Ｖ１３リミット）検出信号が発生されて、コントローラ５０は”Ｖ１３ａｃｃｔ”（セクション２０６から）をローにし、発生回路１２３内での”Ｖ１３ａｃ”活性化信号をターンオフする。テーブルのセクション２１３では、コントローラ５０は、”Ｖ１２ｐｏｃｔ”（Ｖ１２パワーオン回路）制御信号を発生し、この信号はハイとなり、発生回路１２２に関連した電力網（図示していない）が始動される。テーブルのセクション２１４では、電圧Ｖ１２は、電圧Ｖ６の値の所定レベル（８５％）に達し、電圧検出器４４からのＶ１２ＤＥＴ（Ｖ１２検出）は、所定のハイレベルになる。これにより、コントローラ５０は、Ｖ１２ｐｏｃｔ（セクション２１３からの）を発生し、このＶ１２ｐｏｃｔはローとなり、その結果、発生回路１２２の電力網がターンオフされる。テーブルのセクション２１５では、コントローラは、”Ｖ１２ａｃｃｔ”及び”Ｖ１２ｓｂｃｔ”を発生し、この”Ｖ１２ａｃｃｔ”及び”Ｖ１２ｓｂｃｔ”はハイとなり、これにより、今度は、発生回路１２２が活性化されて、スタンバイ状態になる。テーブルのセクション２１２−２１５の理由は、ポンプ発生回路１２２及び１２３がターンオンすることができず、０ボルトから直ぐに、その適切な出力電圧になり、この出力電圧は、ＶＥＸＴ印加電圧よりも極めて高いか、又は、低い。従って、これにより、このタイプの発生回路のターンオンを引き延ばすことが要求される。例えば、発生回路１２３と関連した電力網（図示していない）は、ハイに引き上げられて所定レベル、例えば、発生回路１１６からの電圧Ｖ６の８５％になり、それから初めて、ポンプ発生回路１２３は、適切に機能し始めることができる。これは、”Ｖ１３ｐｏｗｅｒ”回路と呼ばれるデバイス（図示していない）をターンオンすることによって行われ、この”Ｖ１３ｐｏｗｅｒ”回路は、ポンプそのものであり、発生回路１２３電力網をハイ状態に引き上げる。電力網が所定レベルに達すると、電力網は、再度ターンオフし、ポンプ発生回路１１３が動作し始める。
【００３２】
テーブルのセクション２１６では、コントローラは、”Ｖ８ｆｒｃｔ”（Ｖ８フィードバックレギュレーター回路）制御信号を発生し、この”Ｖ８ｆｒｃｔ”制御信号はハイとなり、それにより、発生回路１１８のフィードバックレギュレーター回路が動作し始め、電圧Ｖ８が発生される。セクション２１７−２２０では、コントローラ５０は、Ｘクロックサイクル（セクション２１７）の間待機し、それから、Ｖ１１ａｃｃｔ”制御信号を発生して、発生回路１２１が電圧Ｖ１１（セクション１１８）を発生し始め、コントローラ５０は、再度、”Ｖｄｅｔ”（電圧検出器）制御信号を発生する前にＸクロックサイクルの間待機し、”Ｖｄｅｔ”（電圧検出器）制御信号は、最早、電圧検出器４４は必要ないので、この電圧検出器４４をターンオフして、この電圧検出器４４で使用されるバイアス電流を節約するようにする。テーブルのセクション２２１及び２２２では、コントローラ５０は、”ＰＷＲｏｎ”（パワーオン）制御信号を出力し、この”ＰＷＲｏｎ”（パワーオン）制御信号は、発生回路１１１−１２４からの電圧の全てが安定していることを指示し（セクション１２１）、発生回路は、始動しており、正確なパワーオンレベルに達しているので、パワーオン期間は終了される（セクション１２２）。
【００３３】
同様のシーケンステーブルは、チップ上で要求される動作期間の何れかの間、回路設計者によって形成することができ、それから、種々要求される各動作期間の間、発生回路１１１−１２４を制御するために、コントローラ５０のステートマシン５２によって使用されるために相応のプログラム命令に変換される。
【００３４】
この、集中型発生回路制御装置４０の利点は、論理制御機能と電圧発生機能とが明らかに分離されている点にある。従って、系全体を容易に検証することができる。と言うのは、機能は全て、個別に検証することができ、その機能の信号アスペクトは、他の機能への副次的な作用なしに切換乃至置換することができるので、極めて大きなフレキシビリティで切り換えることができる。特に、この系の論理的なモードは、ステートマシン５２の仕様によって決定され、論理モードでの切換は単純に行われ、電圧発生回路に作用しない。しかも、例のように、動作のパワーオン期間のシーケンス構成は、付加的な遅延回路を必要としない。と言うのは、遅延は全て、ステートマシン５２は本質的に「シーケンサ：ｓｅｑｕｅｎｃｅｒ」であるので、ステートマシン５２で実行される。付加的に、テストモード信号及びフューズ信号の初期化は、付加的な回路を必要としない。と言うのは、この初期化は、パワーオンシーケンス中、これらの信号が評価されるということを示しさえすればよいので、本質的にステートマシン５２で実行されるからである。
【００３５】
本発明の上述の特定の実施例は、本発明の一般的な原理を示したに過ぎない。
上述の原理に整合している限りで、当業者は、種々の変形実施例を構成することができる。例えば、同様のシーケンステーブルを、チップ上で必要な動作期間のそれぞれに対して形成することもでき、それから、種々の動作期間のそれぞれに対する発生回路１１１−１２４を制御するために、コントローラ５０のステートマシン５２によって使用されるための相応のプログラム命令に変換される。更に、図４，図５のシーケンステーブルは、パワーオン期間、及び、そのために構成することができる、他の何れかの所望のシーケンス用に使用される、単に例示的なシーケンスにすぎない。
【００３６】
要するに、本発明は、チップ上の電圧発生回路系を構成する複数の電圧発生回路は、集中型電圧発生回路制御装置により制御される。電圧発生回路制御装置は、例えば、クロックジェネレータ、電圧検出器、ボンディングパッド、テストパッド、フューズ、及び所定のレジスタのような、チップ上の種々のデバイスからの制御信号を受信するステートマシンを有するコントローラを有している。受信信号から、コントローラは、発生回路によって必要とされる動作の各期間中の所定のプログラムシーケンスに従って、電圧発生回路系及びチップ上の他の回路への制御信号を発生して、チップ上の回路への所要の安定した電圧を給電する。
【００３７】
【発明の効果】
本発明によると、発生回路系の至る所に設けられている論理回路を必要とせず、発生回路系又はチップを将来変更するために必要な何らかの変化に適応するフレキシビリティが得られるという効果を奏することができる。
【図面の簡単な説明】
【図１】ダイナミックＲＡＭチップのような、多重電圧発生回路チップ内の電圧を制御するための、従来技術の発生回路制御装置のブロック図
【図２】本発明による、ダイナミックＲＡＭチップのような、多重電圧発生回路チップ上の種々の電圧を制御するための例示的な集中型発生回路制御装置のブロック図
【図３】図２の集中型発生回路制御装置によって制御される、ダイナミックＲＡＭのような、多重電圧チップ上に複数の電圧発生回路を有している、本発明による例示的な電圧発生回路系のブロック図
【図４】図２の例示的な集中型多重電圧発生回路制御装置によって図３の発生回路装置を制御するための例示的なパワーオンシーケンスを示すためのパワーオンシーケンス表を示す図
【図５】図２の例示的な集中型多重電圧発生回路制御装置によって図３の発生回路装置を制御するための例示的なパワーオンシーケンスを示すためのパワーオンシーケンス表を示す図
【図６】図２の例示的な集中型発生回路制御装置でのステートマシーン用の例示的な装置を示す図
【符号の説明】
１０  発生回路制御用の発生回路制御装置
４０  集中型発生回路制御装置
５２  ステートマシン
１００  発生回路系
１１１−１２４  発生回路
【図１】
0004518344.tif 000002
【図２】
0004518344.tif 000003
【図３】
0004518344.tif 000004
【図４】
0004518344.tif 000005
【図５】
0004518344.tif 000006
【図６】
0004518344.tif 000007