(57)【特許請求の範囲】
【請求項１】
メモリシステムのバスライン上に所定方向に沿って配列される多数個のメモリ装置のパッケージ方法であって、前記多数個のメモリ装置の各々は、相互に独立してデータを入出力し、一定の期間中に順次に入力される一群の信号によって動作が独立的に制御される、パッケージ方法において、
隣接させるべき前記メモリ装置を２つずつ選択してメモリ装置対を構成する段階と、
前記メモリ装置対として選択された２つの前記メモリ装置のうち１つを非回転型パッケージでパッケージする段階と、
前記メモリ装置対として選択された２つの前記メモリ装置のうち残り１つを、前記非回転型パッケージを１８０度回転させた形態の回転対称構造の回転型パッケージで、パッケージする段階と、
第１群の信号を伝送する第１群のバスラインを前記非回転型パッケージのデータピンに連結する段階と、
第２群の信号を伝送する第２群のバスラインを前記回転型パッケージのデータピンに連結する段階と、
第３群の信号を伝送する第３群のバスラインを前記非回転型パッケージの命令ピン及び前記回転型パッケージの命令ピンに共通に連結する段階とを具備し、
前記第１群、第２群および第３群のバスラインは、前記所定方向に延びるように配置され、かつ、前記第１群のバスラインと前記第２群のバスラインとの間に前記第３群のバスラインが配置され、
前記非回転型パッケージのデータピンは、前記メモリ装置の上部に配置され、
前記第１及び第２群の信号はデータ信号であり、
前記第３群の信号は命令信号であることを特徴とするパッケージ方法。
【請求項２】
前記メモリ装置はラムバスＤＲＡＭであることを特徴とする請求項１に記載のパッケージ方法。
【請求項３】
前記非回転型パッケージでパッケージされる前記メモリ装置は前記バス構造に奇数番目に配列される前記メモリ装置であり、
前記回転型パッケージでパッケージされる前記メモリ装置は前記バス構造に偶数番目に配列される前記メモリ装置であることを特徴とする請求項１に記載のパッケージ方法。
【請求項４】
メモリシステムのバスライン上に所定方向に沿って配列される多数個のメモリ装置のパッケージ方法であって、前記多数個のメモリ装置の各々は、相互に独立してデータを入出力し、一定の期間中に順次に入力される一群の信号によって動作が独立的に制御される、パッケージ方法において、
隣接する前記メモリ装置を２つずつ選択してメモリ装置対を構成する段階と、
前記メモリ装置対として選択された２つの前記メモリ装置のうち１つを非回転型パッケージでパッケージする段階と、
前記メモリ装置対として選択された２つの前記メモリ装置のうち残り１つを、前記非回転型パッケージを１８０度回転させた形態の回転対称構造の回転型パッケージで、パッケージする段階と、
第１群の信号を伝送する第１群のバスラインを前記非回転型パッケージのデータピンと前記回転型パッケージのデータピンに連結する段階と、
第２群の信号を伝送する第２群のバスラインを前記非回転型パッケージのデータピンと前記回転型パッケージのデータピンに連結する段階と、
第３群の信号を伝送する第３群のバスラインを前記非回転型パッケージの命令ピン及び前記回転型パッケージの命令ピンに共通に連結する段階とを具備し、
前記第１群、第２群および第３群のバスラインは、前記所定方向に延びるように配置され、かつ、前記第１群のバスラインと前記第２群のバスラインとの間に前記第３群のバスラインが配置され、
前記第１群のバスラインに連結する前記回転型パッケージのデータピンは前記メモリ装置の内部回路と連結されず、前記第２群のバスラインに連結される前記非回転型パッケージのデータピンは前記メモリ装置の内部回路と連結されず、
前記非回転型パッケージのデータピンは、前記メモリ装置の上部に配置され、
前記第１及び第２群の信号はデータ信号であり、
前記第３群の信号は命令信号であることを特徴とするパッケージ方法。
【請求項５】
前記メモリ装置はラムバスＤＲＡＭであることを特徴とする請求項４に記載のパッケージ方法。
【請求項６】
前記非回転型パッケージでパッケージされる前記メモリ装置は前記バス構造に奇数番目に配列される前記メモリ装置であり、
前記回転型パッケージでパッケージされる前記メモリ装置は前記バス構造に偶数番目に配列される前記メモリ装置であることを特徴とする請求項４に記載のパッケージ方法。
【請求項７】
メモリシステムのバスライン上に所定方向に沿って配列される多数個のメモリ装置のパッケージ方法であって、前記多数個のメモリ装置の各々は、相互に独立してデータを入出力し、一定の期間中に順次に入力される一束の信号によって動作が独立的に制御される、パッケージ方法において、
隣接する前記メモリ装置を２つずつ選択してメモリ装置対を構成する段階と、
前記メモリ装置対として選択された２つの前記メモリ装置のうち１つを非反転型パッケージでパッケージする段階と、
前記メモリ装置対として選択された２つの前記メモリ装置のうち残り１つを前記非反転型パッケージに対してミラー対称構造の反転型パッケージでパッケージする段階と、
第１群の信号を伝送する第１群のバスラインを前記非反転型パッケージのデータピンと前記反転型パッケージのデータピンに連結する段階と、
第２群の信号を伝送する第２群のバスラインを前記非反転型パッケージのデータピンと前記反転型パッケージのデータピンに連結する段階と、
第３群の信号を伝送する第３群のバスラインを前記非反転型パッケージの命令ピン及び前記反転型パッケージの命令ピンに共通に連結する段階とを具備し、
前記第１群、第２群および第３群のバスラインは、前記所定方向に延びるように配置され、かつ、前記第１群のバスラインと前記第２群のバスラインとの間に前記第３群のバスラインが配置され、
前記非反転型パッケージと前記反転型パッケージは１対をなし、同一のプリント回路ボードの前面と背面に設けられ、
前記第１群のバスラインに連結される前記反転型パッケージのピンは前記メモリ装置の内部回路と連結されず、前記第２群のバスラインに連結される前記非反転型パッケージのピンは前記メモリ装置の内部回路と連結されず、
前記非反転型パッケージのデータピンは、前記メモリ装置の上部に配置され、
前記第１及び第２群の信号はデータ信号であり、
前記第３群の信号は命令信号であることを特徴とするパッケージ方法。
【請求項８】
前記メモリ装置はラムバスＤＲＡＭであることを特徴とする請求項７に記載のパッケージ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はメモリをパッケージする方法に係り、特に伝送率(bandwidth)を向上させるメモリパッケージ方法に関する。
【０００２】
【従来の技術】
最近、コンピュータシステムに対する研究は、速い動作速度と高周波動作性能を求める傾向がある。一方、コンピュータシステムでは主メモリとしてDRAMのようなメモリ装置が用いられる。このようなDRAMはコンピュータシステムの要求に応じた高性能化のために、同期式DRAM(SDRAM)、二重データ率(Double  Data  Rate)SDRAMを経て、ラムバスDRAM(以下、‘RDD'という)に発展した。
【０００３】
ラムバスDRAMは次のような特徴を有する。即ち、多数個のラムバスDRAMがラムバスシステムのようなメモリシステムのバスライン上に直列に配列される。そして、ラムバスDRAMの各々は一定の期間中に順次に受信される一群(packet)の信号によって動作が制御される。そしてラムバスDRAMの各々は相互に独立してデータを入出力する。現在、コンピュータシステムのモジュールとして用いられるRiMM(Rambus  inline  memory  module)はラムバスDRAMで構成される。ラムバスDRAMは基本的には１本のデータピンから連続して８個のデータを順に出力する。連続的に出力されるデータの速度とデータピンの数によりバンド幅(bandwidth)が決定される。
【０００４】
図１は一般のラムバスシステムの構成を示す図面である。ラムバスシステムに適用されるRiMMは多数のラムバスDRAM(RDD)を１つのモジュール上に一定の間隔に配置し、ピンまたはボール(パッケージのタイプによって表現が異なる)を順次に連結してなる。そして、クロック信号に同期した命令語信号によって動作するラムバスDRAMが決定される。
【０００５】
図２は既存のパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。図２には１６個のデータピンを有する２つの８MのRDDを用いて、１つの１６Mの×１６-RDDが構成される例を示す。図３は図２のA部分を拡大した図面である。ここで、×８、×１６は各々１つのメモリから８個、１６個のデータを同時に出力できることを意味する。
【０００６】
一方、同一の記憶容量とデータピンを有するRDDを実現する方法として多様な方法がある。例えば、１６M-RDDは、８Mの×１６-RDDを２つ結合して実現することもできし、１６Mの×８-RDDを２つ結合して実現することもできる。ところが、×８-RDDの場合にはSDRAM対比で約１５%以上チップサイズが増加する反面、×１６-RDDの場合にはSDRAM対比で約２５%以上のチップサイズの増加を招く。従って、図２に示された既存のパッケージ方法によってデータピンの数またはデータ容量を拡張すれば、ラムバスDRAMのチップサイズが大きく増加する。そして、このようなラムバスDRAMの増加はコスト高の原因となり、さらにコンピュータシステムのコストも上昇させる。
【０００７】
ラムバスDRAMのチップサイズはデータピンの数に応じて大きく左右される。ラムバスDRAMのチップサイズの増加は製造コスト及びコンピュータシステムのコストを上昇させる要因として作用する。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、データピンの数を最小に保ちながらも、データ伝送率を維持または増加させるパッケージ方法を提供することである。例えば、１６Mの×８ビットRDDを２つ結合し、１６Mの×１６ビットRDDを実現するようなパッケージ方法を提供することである。
【０００９】
【課題を解決するための手段】
前記本発明の目的を達成するための本発明の一面は、メモリシステムのバスライン上に配列される多数個のメモリ装置のパッケージ方法に関する。前記多数個のメモリ装置の各々は、相互に独立してデータを入出力し、一定の期間中に順次に入力される一群の信号によって動作が独立的に制御される。そして、このパッケージ方法は、隣接する前記メモリ装置を２個ずつ選択してメモリ装置対を構成する段階と、前記メモリ装置対として選択された２つの前記メモリ装置のうち１つを非回転型パッケージでパッケージする段階と、２つの前記メモリ装置のうち残り１つを前記非回転型パッケージに対して回転対称構造の回転型パッケージでパッケージする段階と、第１群の信号を伝送する第１群のバスラインを前記非回転型パッケージのピンに連結する段階と、第２群の信号を伝送する第２群のバスラインを前記回転型パッケージのピンに連結する段階と、第３群の信号を伝送する第３群のバスラインを前記非回転型パッケージのピン及び前記回転型パッケージに共通に連結する段階とを具備する。
【００１０】
前記本発明の目的を達成するための本発明の他の一面は、メモリシステムのバスライン上に配列される多数個のメモリ装置のパッケージ方法に関し、隣接する前記メモリ装置を２つずつ選択してメモリ装置対を構成する段階と、前記メモリ装置対として選択された２つの前記メモリ装置のうち１つを非反転型パッケージでパッケージする段階と、２つの前記メモリ装置のうち残り１つを前記非反転型パッケージに対してミラー対称構造の反転型パッケージでパッケージする段階と、第１群の信号を伝送する第１群のバスラインを前記非反転型パッケージのピンに連結する段階と、第２群の信号を伝送する第２群のバスラインを前記反転型パッケージのピンに連結する段階と、第３群の信号を伝送する第３群のバスラインを前記非反転型パッケージのピン及び前記反転型パッケージに共通に連結する段階とを具備する。そして、前記非反転型パッケージと前記反転型パッケージは１対をなし、同一なプリント回路ボードの前面と背面に設けられる。
【００１１】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施の形態を説明する。
【００１２】
まず、本発明の実施の形態を説明する前に、バス線路のインピーダンスの決定についての一般的な事項を説明する。RDDを使用するメモリシステムでは、チャチャルインピーダーダンスが例えば２８Ωであり、従来の一般のチャンネルインピーダンスである５０Ω乃至８０Ωに比べて非常に低い値が要求される。そして、チャンネル内の全ての線路のインピーダンス偏差が+/-１０%以内に管理されるからこそ正確なデータの伝送ができる。これは実際のシステムにおいて重要であり、またRiMMにおいても同じ条件が要求される。通常、実際のRiMMにおけるインピーダンスを設計するに当って、RDDを実装せず外部との連結部分のRiMMのタブイン(Tab-in)部とタブアウト(Tab-out)部(または、RDDの実装されない部分)は実際に２８Ω+/-１０%を有するように製作される。しかし、RDDの実装される部分は、RiMMのプリント回路ボード(PCB:Printed  Circuit  Board)の製作時、２８Ωよりかなり高いインピーダンスを有するように製作される。これは、RDDがRiMMに実装される時、RDDの入力キャパシタンスと線路インピーダンスとが結合して実際のインピーダンスを２８Ω+/-１０%にするためである。即ち、RDDの実装されない線路インピーダンスはp(LL/CL)に決定され、RDDの実装される線路のRDD実装後の線路インピーダンスはppLL/(CL+Ci))と近似的に計算される。ここでLLは線路自体のインダクタンスを、CLは線路自体のキャパシタンスを、CiはRDDの入力キャパシタンスを各々示す。従って、RDDの実装される線路のインピーダンスはRDDの入力キャパシタンスの容量を考慮して決定される。
【００１３】
以下、添付した図面に基づいて発明の望ましい実施の形態を説明することによって、本発明のパッケージ方法を詳しく説明する。各図面において、同一な部材番号は同一な部材であることを示す。
【００１４】
図４乃至図９に示された各実施例において黒色円は第１群または第２群のデータDQA、DQBを入出力するデータピンを示し、白色円は命令を受信する命令ピン、電源電圧VDDまたは接地電圧VSSなどのパワーを受信するパワーピンなどを示す。そして本明細書では、説明の便宜上、外部線路には代表的に１つのデータピンまたは命令ピンが連結されると示したが、データラインの数分のデータピンがそれぞれのパッケージに連結され、命令ラインも線路の数分の命令ピンがそれぞれのパッケージに連結される。
【００１５】
図４は本発明の第１の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。図４は２つの１６Mの×８-RDDを用いて、１つの１６Mの×１６-RDDの動作を可能にする例が示される。
【００１６】
図４を参照すれば、多数個のラムバスDRAMがメモリシステムのバスラインBUS１、BUS２、BUS３上に配列されている。隣接する２つのメモリ回路(例えば、RDD１、RDD２）が１つのメモリ対として選択される。バスライン上に配列される奇数番目のRAMバスDRAM（RDD１、RDD３）は非回転型のパッケージ、即ち通常のパッケージによってパッケージされる。そして、バスライン上に配列される偶数番目のラムバスDRAM（RDD２、RDD４）は回転型のパッケージ、即ち通常のパッケージを１８０°回転した形態のパッケージによってパッケージされる。
【００１７】
ここで、第１群の信号DQAを伝送する第１群のバスラインBUS１は非回転型パッケージによってパッケージされた奇数番目のラムバスDRAM（RDD１、RDD３）のパッケージピンに連結される。そして、第２群の信号DQBを伝送する第２群のバスラインBUS２は回転型パッケージによってパッケージされた偶数番目のラムバスDRAM（RDD２、RDD４）のパッケージピンに連結される。ここで、第１群及び第２群の信号DQA、DQBはデータを示す。
【００１８】
一方、第３群の信号RQを伝送する第３バスラインBUSは非回転型のパッケージ及び回転型のパッケージに共通に連結される。換言すれば、データを除いた残りの信号、即ち命令信号や電源電圧VDDなどを伝送する第３群のバスラインBUS３はバスラインに配列された全てのRDDのピンに連結される。
【００１９】
従って、本発明の第１の実施の形態に係るパッケージ方法によって、非回転型パッケージ及び回転型パッケージによってパッケージされる１対の１６Mの×８-RDDは、見かけ上は１つの１６Mの×１６-RDDのように動作する。従って、従来のパッケージ方法で２つの８Mの×１６-RDDを用いて１６Mの×１６-RDDを実現する場合に８Mの×１６-RDDのチップサイズがSDRAM対比で約２５%増加したことに比べて、本発明の第１の実施の形態による場合のチップサイズはSDRAM対比で約１５%増加するだけである。
【００２０】
しかし、本発明の第１の実施の形態によってパッケージされる場合には、第３群の信号RQを伝送する第３バスラインBUS３は全てのラムバスDRAMに連結される反面、第１群及び第２群の信号DQA、DQBを伝送する第１及び第２バスラインBUS１、BUS２は１つおきに１つずつ連結される。従って、第１及び第２バスラインBUS１、BUS２と第３バスラインBUS３は相互インピーダンスを別に製作すべきであるという難点がある。そして、RDDのピンピッチや線幅/絶縁条件などの物理的な制約条件が発生し得る。
【００２１】
このような難点を解決するために本発明の第２の実施の形態が提供される。図５は本発明の第２の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。
【００２２】
図５に示されたように、本発明の第２の実施の形態に係るパッケージ方法によれば、第１群及び第２群のバスラインBUS１、BUS２も全てのRDDのピンに連結される。
【００２３】
ここで、第１群のバスラインBUS１に連結される回転型パッケージでパッケージされたラムバスDRAM（RDD２、RDD４）のピンは自己の内部回路とは連結されない。そして、第２群のバスラインBUS２に連結される非回転型パッケージでパッケージされたラムバスDRAM（RDD１、RDD３）のピンも自己の内部回路とは連結されない。
【００２４】
従って、本発明の第２の実施の形態に係るパッケージ方法によれば、第１及び第２群のバスラインBUS１、BUS２を形成する伝送線は第３群のバスラインBUS３を形成する伝送線と同じインピーダンスを有する線路となる。そして、第１の実施の形態と同様に、非回転型パッケージ及び回転型パッケージによってパッケージされる１対の１６Mの×８-RDDは、見かけ上は１つの１６Mの×１６-RDDのように動作する。
【００２５】
図６は本発明の第３の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。そして、図７は図６の第３の実施の形態に係るパッケージ方法によって形成されるRDDの前面と背面を示す図面である。
【００２６】
本発明の第３の実施の形態においても、２つの１６Mの×８-RDDを用いて、１つの１６Mの×１６-RDDの動作を可能にする例が提供される。
【００２７】
図６を参照すれば、多数個のラムバスDRAMがメモリシステムのバスラインBUS１、BUS２、BUS３上に配列されている。隣接する２つのメモリ回路(例えば、RDD１、RDD２)が１つのメモリ対として選択される。バスライン上に配列される奇数番目のラムバスDRAM（RDD１、RDD３）は非反転型のパッケージ、即ち通常のパッケージによってパッケージされる。そして、バスライン上に配列される偶数番目のラムバスDRAM（RDD２、RDD４）は反転型のパッケージ、即ち通常のパッケージをミラー対称にした形態のパッケージによってパッケージされる。１対をなす非反転型パッケージと反転型パッケージは同じプリントボードの前面と背面に各々設けられる。
【００２８】
第１群の信号DQAを伝送する第１バスラインBUS１は非反転型パッケージによってパッケージされた奇数番目のラムバスDRAM（RDD１、RDD３）のパッケージのピンに連結される。そして、第２群の信号DQBを伝送する第２バスラインBUS２は反転型パッケージによってパッケージされた偶数番目のラムバスDRAM（RDD２、RDD４）のパッケージのピンに連結される。前述したように、第１群及び第２群の信号DQA、DQBはデータを示す。
【００２９】
しかし、第３群の信号RQを伝送する第３バスラインBUSは非反転型のパッケージ及び反転型のパッケージに共通に連結される。即ち、第３バスラインBUS３はバスラインに配列された全てのRDDのピンに連結される。
【００３０】
そして、本発明の第３の実施の形態に係るパッケージ方法で形成されるRDDは、第１の実施の形態と同様な原理で、非反転型パッケージ及び反転型パッケージによってパッケージされた１対の１６Mの×８-RDDは、見かけ上は１つの１６Mの×１６-RDDのように動作する。
【００３１】
しかし、本発明の第３の実施の形態によってパッケージされる場合にも、第１の実施の形態と同様に、第１及び第２群のバスラインBUS１、BUS２と第３群のバスラインBUS３は相互インピーダンスを別にして製作すべきであるという難点がある。
【００３２】
第３の実施の形態の難点を解決するために本発明の第４の実施の形態が提供される。図８は本発明の第４の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。そして、図９は図８の第４の実施の形態に係るパッケージ方法によって形成されるRDDの前面と背面を示す図面である。
【００３３】
本発明の第４の実施の形態に係るパッケージ方法によれば、第１群及び第２群のバスラインBUS１、BUS２も全てのRDDのピンに連結される。しかし、第２の実施の形態と同様に、第１群のバスラインBUS１に連結された反転型パッケージでパッケージされたラムバスDRAM（RDD２、RDD４）のピンは自己の内部回路とは連結されない。そして、第２群のバスラインBUS２に連結された非反転型パッケージでパッケージされたラムバスDRAM（RDD１、RDD３）のピンも自己の内部回路とは連結されない。
【００３４】
つまり、本発明の第４の実施の形態に係るパッケージ方法によって、第１及び第２群のバスラインBUS１、BUS２を形成する伝送線も第３群のバスラインBUS３を形成する伝送線と同一のインピーダンスを有する線路となる。
【００３５】
本発明を幾つかの実施の形態に基づいて説明したが、これは例示的なものに過ぎず、当業者であれば、これに多様な変形を加え及び均等な他の形態を実施可能であることを理解できる。例えば、本明細書では２つの×８の１６M-RDDを用いて、１つの×１６の１６M-RDDの動作を可能にする実施の形態が代表的に記述されているが、本発明の技術的思想は多様な集積度または多様な伝送率(出力データの数)のRDDに対しても適用され得る。
【００３６】
従って、本発明の真の技術的範囲は特許請求の範囲の技術的思想によって定められるべきである。
【００３７】
【発明の効果】
本発明のパッケージング方法によれば、データピンの数を最小に保ちながらも、データ伝送率を維持または向上させることができる。
【図面の簡単な説明】
【図１】一般のラムバスシステムの構成を示す図面である。
【図２】従来のパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。
【図３】図２のA部分を拡大した図面である。
【図４】本発明の第１の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。
【図５】本発明の第２の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。
【図６】本発明の第３の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。
【図７】図６の第３実施の形態に係るパッケージ方法によって形成されるメモリの前面と背面を示す図面である。
【図８】本発明の第４の実施の形態に係るパッケージ方法によって形成されるメモリを用いて構成されるRiMMを示す図面である。
【図９】図８の第４実施の形態に係るパッケージ方法によって形成されるメモリの前面と背面を示す図面である。
【図１】
0004416933.tif 000002
【図２】
0004416933.tif 000003
【図３】
0004416933.tif 000004
【図４】
0004416933.tif 000005
【図５】
0004416933.tif 000006
【図８】
0004416933.tif 000007
【図９】
0004416933.tif 000008