(57)【特許請求の範囲】
【請求項１】
複数の走査線、これら走査線に交差する複数の信号線、これら走査線および信号線の交差位置近傍にそれぞれ配置される複数の薄膜トランジスタ、少なくとも前記複数の薄膜トランジスタを覆って形成される絶縁性カラーフィルタ、および前記絶縁性カラーフィルタ上に形成される複数の画素電極を含むアレイ基板と、このアレイ基板に対向する対向基板と、これらアレイ基板および対向基板間に保持される液晶層とを備え、
前記絶縁性カラーフィルタは、互いに異なる色に着色され隣接画素電極にそれぞれ割当てられる複数の着色層を含み、前記複数の画素電極を前記複数の薄膜トランジスタに接続する複数のコンタクトホールが、前記複数の着色層のうち特定着色層のみに形成され、 
前記複数の着色層は、前記特定着色層が残り２つを取囲むように配置される３色の着色層で構成されることを特徴とする液晶表示装置。
【請求項２】
前記複数のコンタクトホールが前記残り２つの着色層に対して開放された複数の湾状部として前記特定着色層に配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記複数のコンタクトホールが形成された着色層上に複数の柱状スペーサが形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記柱状スペーサおよび前記特定着色層はいずれも有機絶縁膜で構成されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記アレイ基板はさらに前記着色層の下方において各走査線と平行に配置される複数の補助容量線をさらに含み、前記複数の柱状スペーサがこれら補助容量線に沿って並ぶことを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は一般に複数の画素電極がマトリクス状に配置されるアレイ基板と、対向電極がこれら複数の画素電極に対向して配置される対向基板と、これらアレイ基板および対向基板間に保持される液晶層で構成される。
【０００３】
近年では、液晶表示装置の高機能化および高精細化が多数の画素電極を高密度でアレイ基板上に配置することにより図られている。液晶表示装置がアクティブマトリクス型である場合には、複数のスイッチング素子が各々対応画素電極の電位を設定するために複数の走査線および複数の信号線の交差位置近傍にそれぞれ配置される。スイッチング素子として薄膜トランジスタを利用した場合、高コントラストの画像が隣接画素間のクロストークを十分低減して得ることができる。
【０００４】
ところで、カラー表示用の液晶表示装置はさらに３原色の着色層で構成されるカラーフィルタを持つ。これら着色層は複数の画素電極をそれぞれ透過する透過光を赤色、緑色、青色成分に限定するように画素電極に対向して配置される。カラーフィルタは従来対向基板側に形成されていたが、最近ではこのカラーフィルタをアレイ基板側に形成する試みもなされている。この場合、各着色層は対応薄膜トランジスタを覆って形成される有機絶縁膜で構成され、対応画素電極がこの有機絶縁膜に形成されるコンタクトホールを介して対応薄膜トランジスタのソース電極に接続される。すなわち、各着色層はアレイ基板と対向基板との位置ずれに依存することなく画素電極に対応することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、各着色層は数ミクロンという厚い膜厚を必要する。このような状況で、高精細化が進むと、コンタクトホールの形成において十分な加工精度を得ることが困難となる。すなわち、コンタクトホールのサイズが不均一となるため、コンタクト不良による画素欠陥が発生しやすくなる。
【０００６】
また、アレイ基板と対向基板間のギャップを一定に保つ有機絶縁膜のスペーサをアレイ基板側に形成する場合、開口率の低下を防止するためにコンタクトホールとスペーサとを効率よく配置するが必要になる。具体的には、３原色の着色層が互いに重なった境界領域にスペーサを配置することが好ましい。しかし、この境界領域では、着色層間の位置ずれや加工精度の変動により重なり具合にバラツキが生じる。すなわち、スペーサの台座が平坦でないため、スペーサの高さが不均一となり、ギャップムラによる表示不良が発生しやすくなる。
【０００７】
例えば図７および図８に示す従来の液晶表示装置では、複数のコンタクトホールが赤色着色層、緑色着色層、および青着色層にそれぞれ配置されるため、各コンタクトホールは色毎に独立した着色層の形成プロセスで形成される。コンタクトホールのパターン変換誤差および加工性等は着色層の形成プロセス相互間で異なることが一般的であり、これをプロセス制御で完全になくすことは困難である。従って、コンタクトホールのサイズがばらつき易い。さらに、柱状スペーサを形成する場合、セルギャップムラの発生を防ぐために、着色層と着色層とが重なる重畳領域を避けて柱状スペーサを配置することが望ましいが、薄膜トランジスタが画素ピッチの低減に伴って高精細化される場合は、この重畳領域を台座にして柱状スペーサを形成することが必要になる。従って、この重畳領域は凸凹であるため、表示品質がセルギャップムラによっても低下するという問題がある。
【０００８】
本発明の目的は、上述のような問題を解消し、製造時の歩留まりを低下させることなく良好な表示品質を得ることができる液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明によれば、複数の走査線、これら走査線に交差する複数の信号線、これら走査線および信号線の交差位置近傍にそれぞれ配置される複数の薄膜トランジスタ、少なくとも前記複数の薄膜トランジスタを覆って形成される絶縁性カラーフィルタ、および前記絶縁性カラーフィルタ上に形成される複数の画素電極を含むアレイ基板と、このアレイ基板に対向する対向基板と、これらアレイ基板および対向基板間に保持される液晶層とを備え、前記絶縁性カラーフィルタは、互いに異なる色に着色され隣接画素電極にそれぞれ割当てられる複数の着色層を含み、前記複数の画素電極を前記複数の薄膜トランジスタに接続する複数のコンタクトホールが、前記複数の着色層のうち特定着色層のみに形成され、前記複数の着色層は、前記特定着色層が残り２つを取囲むように配置される３色の着色層で構成される液晶表示装置が提供される。
【００１０】
この液晶表示装置では、コンタクトホールが複数の着色層のうち１つだけに形成される。この場合、単一の着色層のみを加工することにより全てのコンタクトホールを形成するので、複数の着色層間での加工プロセスの違いに依存したコンタクトホールサイズのバラツキがなくなり、コンタクト不良による画素欠陥の発生を防止できる。また、これらコンタクトホールが形成された着色層上に複数のスペーサを形成すれば、複数の着色層が重なる境界領域にこれらを形成するよりもスペーサの高さを均一化することができるため、ギャップムラによる表示不良が発生しにくくなる。従って、製造時の歩留まりを低下させることなく良好な表示品質を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１２】
図１はこの液晶表示装置を概略的に示し、図２は図１に示すカラー表示画素の平面構造を示し、図３は図２に示す着色層の関係を詳細に示し、図４は図２に示す位置Ａ，Ｂ，Ｃ，Ｄを結ぶカラー表示画素の断面構造を示す。この液晶表示装置はｍ×ｎ個の画素電極ＥＰがマトリクス状に配置されるアレイ基板ＡＲと、単一の対向電極ＥＴがこれら画素電極ＥＰのマトリクスアレイに対向するように配置された対向基板ＣＴと、これらアレイ基板ＡＲおよび対向基板ＣＴ間に保持される液晶層ＬＱ、およびこの液晶層ＬＱに対して反対側においてアレイ基板ＡＲおよび対向基板ＣＴにそれぞれ貼り付けられる偏光板ＰＬ１およびＰＬ２とを備える。
【００１３】
アレイ基板ＡＲでは、高歪点ガラス板や石英板などの透光性絶縁基板６０がｍ×ｎ個の画素電極ＥＰを形成するために用いられる。アレイ基板ＡＲはｍ×ｎ個の画素電極ＥＰに加えて、これら画素電極ＥＰの行に沿ってそれぞれ形成されるｎ本の走査線Ｙ（Ｙ１からＹｎ）、これら画素電極ＥＰの列に沿って形成されるｍ本の信号線Ｘ（Ｘ１からＸｍ）、各々対応走査線Ｙおよび対応信号線Ｘの交差位置近傍にスイッチング素子として形成されるｍ×ｎ個の画素用薄膜トランジスタＷ、および各々補助容量ＣＳを構成するよう対応行の画素電極ＥＰに容量結合してｎ本の走査線Ｙと略平行に形成される補助容量線ＡＹを有する。各補助容量線ＡＹは対向基板ＣＴの対向電極ＥＴに電気的に接続される。アレイ基板ＡＲはさらにｎ本の走査線Ｙに接続される走査線ドライバＹＤ、ｍ本の信号線Ｘに接続される信号線ドライバＸＤ、およびこれら走査線ドライバＹＤおよび信号線ドライバＸＤを制御するコントローラＣＮＴを有する。走査線ドライバＹＤはこれらｎ本の走査線Ｙに順次走査信号を供給し、信号線ドライバＸＤは各行の薄膜トランジスタＷが走査信号によってオンする毎にｍ本の信号線Ｘに映像信号を供給する。これにより、各行の画素電極ＥＰは対応薄膜トランジスタＷを介して供給される映像信号に応じた画素電位にそれぞれ設定される。走査線ドライバＹＤおよび信号線ドライバＸＤは画素電極ＥＰのマトリクスアレイと一緒に表示領域ＤＳＰに配置される画素用薄膜トランジスタＷと同一プロセスでこの表示領域ＤＳＰの外側となる駆動回路領域ＤＣＴに形成される複数の回路用薄膜トランジスタＷ’で構成される。これら回路用薄膜トランジスタＷ’はＰチャネル薄膜トランジスタＷＰ’およびＮチャネルトランジスタＷＮ’で構成される。このＮチャネルトランジスタＷＮ’は配線先を除いて画素用薄膜トランジスタＷと同様な構造を持つ。
【００１４】
アレイ基板ＡＲにおいて、各画素用薄膜トランジスタＷはＮチャネル薄膜トランジスタであり、１本の走査線Ｙに接続されるゲートＷＧ、１個の画素電極ＥＰに接続されるソース電極ＷＳ、および１本の信号線Ｘに接続されるドレイン電極ＷＤを有する。ゲート電極ＷＧは走査線Ｙから延出するように形成された電極である。薄膜トランジスタＷはさらに透光性絶縁基板６０上に形成されるポリシリコン半導体層ＳＣと、この半導体層ＳＣを覆うゲート絶縁膜６１とを有する。走査線Ｙ、ゲート電極ＷＧ、および補助容量線ＡＹはこのゲート絶縁膜６１上に形成され、層間絶縁膜７５により覆われる。ソース電極ＷＳおよびドレイン電極ＷＤは、ゲート電極ＷＧの両側において半導体層ＳＣに形成されるソースおよびドレイン領域ＳＲおよびＤＲにコンタクトした電極である。ドレイン電極ＷＤは信号線Ｘの一部に接続され、ソース電極ＷＳは上部ソース電極ＷＳＵを介して画素電極ＥＰに接続される。信号線Ｘおよび上部ソース電極ＷＳＵは層間絶縁膜７５上に形成される。上部ソース電極ＷＳＵは補助容量線ＡＹに重なるように層間絶縁膜７５上において薄膜トランジスタＷから延出する。信号線Ｘおよび上部ソース電極ＷＳＵは保護絶縁膜７９で覆われる。画素電極ＥＰは保護絶縁膜７９を覆い画素電極ＥＰの透過光をフィルタする絶縁性カラーフィルタ８１上に形成され、補助容量線ＡＹの上方で上部ソース電極ＷＳＵに接続される。ちなみに、画素用薄膜トランジスタＷはゲート電極ＷＧ下方のチャネル領域ＣＨとドレインおよびソース領域ＤＲ，ＳＲとの間にＬＤＤ（Lightly Doped Drain）７４ａ，７４ｂを持つ。ちなみに、回路用のＮチャネル薄膜トランジスタＷＮ’も画素用薄膜トランジスタＷと同様にゲート電極ＷＧ下方のチャネル領域ＣＨとドレインおよびソース領域ＤＲ，ＳＲとの間にＬＤＤ（Lightly Doped Drain）７４ｃ，７４ｄを持つ。
【００１５】
絶縁性カラーフィルタ８１は緑色、青色、および赤色という３原色にそれぞれ着色された着色層８１ａ，８１ｂ，８１ｃ、およびこれら着色層８１ａ，８１ｂ，８１ｃのうち１つだけに形成される複数のコンタクトホール８２を含む。緑色着色層８１ａ，青色着色層８１ｂ，赤色着色層８１ｃは行方向において隣接する緑色用、青色用および赤色用の画素電極ＥＰを１組として、これら画素電極ＥＰにそれぞれ割当てられる。
【００１６】
緑色着色層および青色着色層はそれぞれ緑色用および青色用画素電極ＥＰにそれぞれ重なるよう島状に配置される。赤色着色層は緑色着色層８１ａおよび青色着色層８１ｂを取囲み赤色用画素電極ＥＰおよび対応補助容量線ＡＹに重なるように配置される。複数のコンタクトホール８２は補助容量線ＡＹに沿って赤色着色層８１ｃに形成される。赤色用、緑色用、および青色用画素電極ＥＰは赤色着色層８１ｃを介してそれぞれの薄膜トランジスタＷの上部ソース電極ＷＳＵにコンタクトする。画素電極ＥＰのマトリクスアレイは配向膜８８で全体的に覆われる。また、アレイ基板ＡＲは複数のコンタクトホール８２の間隙において赤色着色層８１ｃ上に形成される複数の黒色着色層８１ｄを複数の柱状スペーサとしてさらに有する。
【００１７】
対向基板ＣＴでは、透光性絶縁基板８４が対向電極ＥＴを形成するために用いられる。対向電極ＥＴは画素電極ＥＰのマトリクスアレイに対向するように形成され、配向膜８９で全体的に覆われる。
【００１８】
液晶層ＬＱはこれらアレイ基板ＡＲの配向膜８８と対向基板ＣＴの配向膜８９との間隙に封入された液晶組成物で構成される。
【００１９】
ここで、上述の液晶表示装置の製造方法について説明する。
【００２０】
アレイ基板ＡＲの製造では、アモルファスシリコン（ａ−Ｓｉ）半導体膜がＣＶＤ法などにより５０ｎｍ程度の厚さで透光性絶縁性基板６０上に被着される。４５０℃で１時間炉アニールを行った後、ＸｅＣｌエキシマレーザがアモルファスシリコン（ａ−Ｓｉ）半導体膜に照射される。これにより半導体膜のａ−Ｓｉが多結晶化してポリシリコン半導体膜となる。その後、ポリシリコン半導体膜はフォトエッチング法によりパターンニングされ、画素用薄膜トランジスタＷおよび回路用薄膜トランジスタＷ’の半導体層ＳＣを形成する。次に、ＳｉＯｘのゲート絶縁膜６１がＣＶＤ法により絶縁基板６０の全面に１００ｎｍ程度の厚さで被着される。
【００２１】
続いて、Ｔａ，Ｃｒ，Ａl，Ｍｏ，Ｗ，Ｃｕなどの単体又はその積層膜あるいは合金膜が４００ｎｍ程度の厚さでゲート絶縁膜６１上に全体的に被着され、さらに走査線Ｙ、補助容量線ＡＹ、画素用薄膜トランジスタＷおよび回路用薄膜トランジスタＷ’のゲート電極ＷＧおよび駆動回路領域ＤＣＴ内の各種配線を得るためにフォトエッチング法により所定の形状にパターニングされる。
【００２２】
その後、不純物の注入がゲート電極ＷＧをマスクとして用いたイオン注入またはイオンドーピング法により行われる。この不純物注入では、ＰＨ３／Ｈ２の雰囲気が用いられ、リンが例えば加速電圧８０ｋｅＶ、ドーズ量５×１０１５atoms/cm2で高濃度注入される。これに続き、画素用薄膜トランジスタＷのドレイン電極ＷＤおよびソース電極ＷＳ、並びに回路用のＮチャネル薄膜トランジスタＷＮ’のソース電極ＷＳおよびドレイン電極ＷＤが形成される。
【００２３】
次に、画素用薄膜トランジスタＷおよび回路用Ｎチャネル薄膜トランジスタＷＮ’は不必要な不純物注入を避けるためにレジストで被覆される。この後、不純物の注入が回路用Ｐチャネル薄膜トランジスタＷＰ’のゲート電極ＷＧをそれぞれマスクとして用いてイオン注入またはイオンドーピング法により行われる。不純物注入では、Ｂ２Ｈ６／Ｈ２雰囲気が用いられ、ボロンが加速電圧８０ｋｅＶ、ドーズ量５×１０１５atoms/cm2で高濃度注入される。これに続き、Ｐチャネル薄膜トランジスタＷＰ’のソース電極ＷＳおよびドレイン電極ＷＤが形成される。
【００２４】
その後、不純物の注入がさらにＬＤＤ領域７４ａ，７４ｂ，７４ｃ，７４ｄを形成するために行われ、注入不純物は基板アニールにより活性化される。
【００２５】
さらに、Ｓｉ０２の層間絶縁膜７５が例えばＰＥＣＶＤ法を用いて基板露出面を全体に覆うように５００ｎｍ程度の厚さで被着される。この層間絶縁膜７５は画素用薄膜トランジスタＷのドレイン電極ＷＤおよびソース電極ＷＳを露出するコンタクトホール７６，７７、並びに回路用薄膜トランジスタＷＰ’，ＷＮ’のソース電極ＷＳおよびドレイン電極ＷＤをそれぞれ露出するコンタクトホールを形成するためにフォトエッチング法により選択的に除去される。
【００２６】
次に、Ｔａ，Ｃｒ，Ａｌ，Ｍｏ，Ｗ，Ｃｕなどの単体又はその積層膜あるいは合金膜が５００ｎｍ程度の厚さで被着され、さらに信号線Ｘ、画素用薄膜トランジスタＷのドレイン電極ＷＤと信号線Ｘとの接続、およびソース電極ＷＳと上部ソース電極ＷＳＵとの接続、および駆動回路領域ＤＣＴ内の回路用薄膜トランジスタＷ’の各種配線を行うためにフォトエッチング法により所定の形状にパターニングされる。
【００２７】
さらに、ＳｉＮｘの保護絶縁膜７９がＰＥＣＶＤ法により基板露出面を全体に覆うように形成され、上部ソース電極ＷＳＵを露出するコンタクトホール８２を形成するためにフォトエッチング法により選択的に除去される。
【００２８】
次に、絶縁性カラーフィルタ８１が形成される。ここでは、緑色の有機絶縁膜が基板露出面を全体的に覆うように３μｍ程度の厚さで塗布され、表示領域ＤＳＰに島状の着色層８１ａを残すようにパターニングされる。次に、青色の有機絶縁膜が基板露出面を全体的に覆うように３μｍ程度の厚さで塗布され、表示領域ＤＳＰに島状の着色層８１ｂを残するようにパターニングされる。次に、赤色の有機絶縁膜が基板露出面を全体的に覆うように３μｍ程度の厚さで塗布され、表示領域ＤＳＰに着色層８１ａおよび８１ｂを取囲む着色層８１ｃを残すと共に上部ソース電極ＷＳＵを露出するコンタクトホール８２を形成するようにパターニングされる。
【００２９】
次に、例えばｌＴＯ（Indium Titan Oxide）がスパッタ法により１００ｎｍ程度の厚さで堆積され、上部ソース電極ＷＳＵにコンタクトした画素電極ＥＰを残すようにフォトエッチング法により所定の形状にパターニングされる。
【００３０】
最後に、黒色の有機絶縁膜が基板露出面を全体的に覆うように５μｍ程度の厚さで塗布され、補助容量線ＡＹに沿ってコンタクトホール８２の間隙に配設される柱状スペーサを構成する着色層８１ｄを形成するためにパターニングされる。このとき、同時に表示領域の周辺部を遮光するためのパターンを形成してもよい。続いて、低温キュア型のポリイミドが配向膜８８を形成するために画素電極ＥＰのマトリクスアレイを全体的に覆って塗布されラビング処理される。
【００３１】
対向基板ＣＴの製造では、透光性の対向電極ＥＴが例えばｌＴＯをスパッタ法により堆積させてパターニングすることにより絶縁基板８４上に形成される。続いて、低温キュア型のポリイミドが配向膜８９を形成するために対向電極ＥＴＰを全体的に覆って塗布されラビング処理される。ここで、配向膜８９の配向軸は配向膜８８の配向軸に対して９０度ずれるように設定される。
こうして得られたアレイ基板ＡＲおよび対向基板ＣＴは液晶層ＬＱを挟んで互いに貼合わされる。液晶層ＬＱはアレイ基板ＡＲと対向基板ＣＴとの間隙をシール材で囲んだセルにネマティック液晶を注入し封止することにより得られる。アレイ基板ＡＲおよび対向基板ＣＴの貼合せ後、偏光板ＰＬ１およびＰＬ２がそれぞれ液晶層ＬＱとは反対側においてアレイ基板ＡＲと対向基板ＣＴに貼り付けられる。
【００３２】
本実施形態の液晶表示装置では、全てのコンタクトホール８２が単一の着色層８１ｃを加工することにより得られるため、これらコンタクトホール８２のサイズのバラツキを小さく抑えることができる。さらに、柱状スペーサが着色層８１ｃと同じ有機絶縁膜の着色層８１ｄで構成され、着色層８１ｃを台座として形成されるため、高さのバラツキを抑えて安定に固定することができる。従って、薄膜トランジスタＷが画素ピッチの低減に伴って高精細化される場合でもセルギャップのバラツキによる表示品質の低下を防止できる。加えて、柱状スペーサの着色層８１ｄがこれらコンタクトホール８２の間隙において補助容量線ＡＹに沿って並べられるため、着色層８１ｃの凹凸をより均一化できる。
また、本発明は上述の実施形態に限定されずその要旨を逸脱しない範囲で様々に変形することが可能である。
【００３３】
上述の実施形態では、複数のコンタクトホール８２がすべて着色層８１ｃで囲まれるように形成されたが、これらコンタクトホール８２は例えば図５および図６に示すように着色層８１ａおよび８１ｃに対して開放された複数の湾状部として着色層８１ｃに配置されてもよい。この構成により、開口率をより向上させることができる。
【００３４】
また、上述の実施形態では、薄膜トランジスタＷの半導体層ＳＣがポリシリコンで構成されたが、例えばアモルファスシリコンような他の半導体から構成されても、上述したものと同様の効果を得ることができる。
【００３５】
【発明の効果】
以上のように、本発明によれば製造時の歩留まりを低下させることなく良好な表示品質を得ることができる液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる液晶表示装置を概略的に示す回路図である。
【図２】図１に示すカラー表示画素の平面構造を示す図である。
【図３】図２に示す着色層の関係を詳細に示す図である。
【図４】図２に示す位置Ａ，Ｂ，Ｃ，Ｄを結ぶカラー表示画素の断面構造を示す図である。
【図５】図２に示すコンタクトホールの変形例を示す平面図である。
【図６】図５に示す着色層の関係を詳細に示す図である。
【図７】従来の液晶表示装置のカラー表示画素の平面構造を示す図である。
【図８】図７に示す着色層の関係を詳細に示す図である。
【符号の説明】
ＡＲ…アレイ基板
ＣＴ…対向基板
ＬＱ…液晶層
Ｘ…信号線
Ｙ…走査線
ＥＰ…画素電極
ＥＴ…対向電極
ＡＹ…補助容量線
Ｗ…画素用薄膜トランジスタ
ＷＮ’…回路用Ｎチャネル薄膜トランジスタ
ＷＰ’…回路用Ｐチャネル薄膜トランジスタ
ＷＳＵ…上部ソース電極
６０，８４…透光性絶縁基板
６１…ゲート絶縁膜
７４ａ〜７４ｄ…Ｎ型ＬＤＤ
７５…層間絶縁膜
７９…保護絶縁膜
８１…絶縁性カラーフィルタ
８１ａ…緑色着色層
８１ｂ…青色着色層
８１ｃ…赤色着色層
８１ｄ…黒色着色層
８２…コンタクトホール
【図１】
0004601770.tif 000002
【図２】
0004601770.tif 000003
【図３】
0004601770.tif 000004
【図４】
0004601770.tif 000005
【図５】
0004601770.tif 000006
【図６】
0004601770.tif 000007
【図７】
0004601770.tif 000008
【図８】
0004601770.tif 000009