(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の一表面上の所定の第１領域に製造された送信端フィルタと、
前記基板の一表面上の所定の第２領域に製造された受信端フィルタと、
前記第１領域と第２領域との間の領域で前記基板を貫通する形態に製造され、前記送信端フィルタ及び前記受信端フィルタを隔離させるエアキャビティと、を含み、
前記送信端フィルタ及び前記受信端フィルタそれぞれは、少なくとも１つのエアギャップ型直列共振器及び少なくとも１つのエアギャップ型並列共振器を含み、
前記エアキャビティは、前記送信端フィルタ及び前記受信端フィルタの配置方向に垂直した方向に配置され、かつ点線状に形成されることを特徴とするデュプレックサー。
【請求項２】
前記基板の一表面と接して前記送信端フィルタ及び前記受信端フィルタをパッケージングする上部パッケージング基板と、
前記基板の他表面と接して前記送信端フィルタ及び前記受信端フィルタをパッケージングする下部パッケージング基板と、
を更に含むことを特徴とする請求項１に記載のデュプレックサー。
【請求項３】
前記上部パッケージング基板は、前記基板との接合面のうち前記送信端フィルタ及び前記受信端フィルタに対応する前記上部パッケージング基板の表面領域がエッチングされることを特徴とする請求項２に記載のデュプレックサー。 
【請求項４】
基板と、
前記基板上の第１領域に製造された第１回路素子と
前記基板上の第２領域に製造された第２回路素子と、
前記第１領域と第２領域との間で前記基板を貫通する形態で製造され、前記第１回路素子及び前記第２回路素子を隔離させるエアキャビティと、を含み、
前記エアキャビティは、前記第１回路素子及び前記第２回路素子の配置方向に垂直した方向に配置され、かつ点線状に形成されることを特徴とするシステムオンチップ構造物。
【請求項５】
前記第１回路素子はエアギャップ型ＦＢＡＲであり、前記第２回路素子はＲＦＩＣであることを特徴とする請求項４に記載のシステムオンチップ構造物。
【請求項６】
（ａ）基板一表面上の所定の第１領域及び第２領域にそれぞれ下部電極を積層するステップと、
（ｂ）前記各下部電極上に圧電層を積層するステップと、
（ｃ）前記各下部電極上に積層された圧電層上に上部電極を積層するステップと、
（ｄ）前記第１領域及び前記第２領域と、前記第１領域及び前記第２領域の間の領域の基板下部を貫通するようにエッチングし、前記第１領域上に送信端フィルタを製造し、前記第２領域上に受信端フィルタを製造し、前記第１領域と前記第２領域との間の領域に前記送信端フィルタ及び前記受信端フィルタを隔離させるエアキャビティを製造するステップと、を含み、
前記エアキャビティは、前記送信端フィルタ及び前記受信端フィルタの配置方向に垂直した方向に配置され、かつ点線状に形成されることを特徴とするデュプレックサー製造方法。
【請求項７】
上部パッケージング基板を前記基板の一表面と接合させ、前記基板の上部をパッケージングするステップと、
下部パッケージング基板を前記基板の他の表面と接合させ、前記基板の下部をパッケージングするステップと、
を更に含むことを特徴とする請求項６に記載のデュプレックサー製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシステムオンチップ、デュプレックサー及びその製造方法に関し、詳細には、エアキャビティを利用して素子間の隔離を図るシステムオンチップ、デュプレックサー及びその製造方法に関する。
【背景技術】
【０００２】
電子技術の発達に伴って小型の多機能電子機器にその要求が増大されている。これにより、システムオンチップ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ:ＳｏＣ）技術が導入されている。システムオンチップとは、複数の素子が１つのチップに集積されて１システムを具現する技術である。システムオンチップ技術で製造されたチップをシステムオンチップ構造物と言う。特に、最近ではＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）技術が導入され、様々なチップをＳｏＣ形態で製造するための試みが進んでいる。
【０００３】
しかしながら、複数の素子が１つの基板上に集積されることになると素子間の干渉発生が生じてしまう。また、１つの素子が駆動される場合、その素子で発生した熱が基板を介して他の素子に伝達され、他の素子の動作に影響を及ぼす恐れもある。これによって、システムオンチップ構造物が駆動する時に多くの誤動作が起こり得る問題があった。
【０００４】
一方、最近、無線通信技術の発達により様々な機種の携帯電話機、ＰＤＡ、ノート型パソコンなどが開発かつ普及されている。かかる携帯用通信機器はデュプレックサーを必須に使用する。デュプレックサーとは、フィルタを複合的に用いる代表的な素子の一種であって、周波数分割方式（ＦＤＤ）方式により具現される通信システムにおいて１つのアンテナを通じて送信される信号及び受信される信号を適切に分岐することによって、同じアンテナを効率よく共有できるような役割をする素子である。デュプレックサーは基本的に送信端フィルタ及び受信端フィルタを含む。送信端フィルタは送信したい周波数のみを通過させるバンドパスフィルタ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）であり、受信端フィルタは受信したい周波数のみを通過させるバンドパスフィルタである。各フィルタで所定の周波数帯域信号のみを通過させることにより１つのアンテナを効率よく共有できるようになる。
【０００５】
かかるデュプレックサーもシステムオンチップ形態に製造するための試みがなされている。そのうち、送信端フィルタ及び受信端フィルタと、位相遷移部（Ｐｈａｓｅ  ｓｈｉｆｔｅｒ）を単一基板上に製造する技術が一般的である。位相遷移部は通常、コンデンサー及びインダクターの組み合わせにより具現され、送信信号及び受信信号の周波数位相差を９０゜にし、なるべく相互影響を与えることを防止する。
【０００６】
しかし、位相遷移部は相互間の信号位相が隔離されるようにその役割を行なっているものの、基板を通じて伝達される熱やノイズなどのような物理的な影響は効率よく遮断できない。特に、システムオンチップ形態で製造するためには非常に小さい基板面積を用いることから、熱やノイズが他の素子に容易に伝達される恐れが発生する。これによって、全体的なシステムの誤動作が発生する問題がある。
【特許文献１】韓国特許出願公開第２００５−００７２５７６号明細書
【特許文献２】韓国特許出願公開第２００４−００１１０３５号明細書
【特許文献３】韓国特許出願公開第２００４−００９０８９１号明細書
【特許文献４】米国特許第６７１０６８１号明細書
【特許文献５】米国特許第５７１４９１７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上述した問題点を解決するためのものであって、本発明の目的はエアキャビティを利用して複数の素子を相互隔離させるシステムオンチップを提供することにある。
【０００８】
本発明の他の目的は、単一基板上に製造された送信端フィルタ及び受信端フィルタを、エアキャビティを用いて相互隔離させるデュプレックサー及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
前述した目的を達成するための本発明の一実施の形態に係るデュプレックサーは、基板と、前記基板の一表面上の所定の第１領域に製造された送信端フィルタと、前記基板の一表面上の所定の第２領域に製造された受信端フィルタと、前記第１領域と第２領域との間の領域で前記基板をエッチングした形態に製造され、前記送信端フィルタ及び前記受信端フィルタを隔離させるエアキャビティと、を含む。
【００１０】
好ましくは、前記エアキャビティは、前記基板上において前記送信端フィルタ及び前記受信端フィルタの配置方向に垂直した形態に製造されることができる。
【００１１】
また、前記基板の一表面と接して前記送信端フィルタ及び前記受信端フィルタをパッケージングする上部パッケージング基板と、前記基板の他表面と接して前記送信端フィルタ及び前記受信端フィルタをパッケージングする下部パッケージング基板と、を更に含むことが好ましい。
【００１２】
より好ましくは、前記上部パッケージング基板は、前記基板との接合面のうち前記送信端フィルタ及び前記受信端フィルタに対応する前記上部パッケージング基板の表面領域がエッチングされることができる。
【００１３】
この場合、前記送信端フィルタ及び前記受信端フィルタのそれぞれは、少なくとも１つのエアギャップ型直列共振器及び少なくとも１つのエアギャップ型並列共振器を含むことが好ましい。
【００１４】
なお、前記エアキャビティは点線状に製造されることが好ましい。
【００１５】
さらに、前記エアキャビティは長いバー状に製造されることがより好ましい。
【００１６】
本発明の一実施の形態に係るシステムオンチップ構造物（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ：ＳｏＣ）は、基板と、前記基板上の第１領域に製造された第１回路素子と、前記基板上の第２領域に製造された第２回路素子と、前記第１領域と第２領域との間で前記基板をエッチングした形態で製造され、前記第１回路素子及び前記第２回路素子を隔離させるエアキャビティと、を含む。
【００１７】
この場合、前記第１回路素子はエアギャップ型ＦＢＡＲ（Ａｉｒ  Ｇａｐ  Ｔｙｐｅ  Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）であり、前記第２回路素子はＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）であることが好ましい。
【００１８】
本発明の一実施の形態に係るデュプレックサー製造方法は、（ａ）基板一表面上の所定の第１領域及び第２領域にそれぞれ下部電極を積層するステップと、（ｂ）前記各下部電極上に圧電層を積層するステップと、（ｃ）前記各下部電極上に積層された圧電層上に上部電極を積層するステップと、（ｄ）前記第１領域及び前記第２領域と、前記第１領域及び前記第２領域の間の領域の基板下部をエッチングし、前記第１領域上に送信端フィルタを製造し、前記第２領域上に受信端フィルタを製造し、前記第１領域と前記第２領域との間の領域に前記送信端フィルタ及び前記受信端フィルタを隔離させるエアキャビティを製造するステップと、を含む。
【００１９】
この場合、前記エアキャビティは、前記基板上において前記送信端フィルタ及び前記受信端フィルタの配置方向に垂直した形態に製造されることが好ましい。
【００２０】
さらに、上部パッケージング基板を前記基板の一表面と接合させ、前記基板の上部をパッケージングするステップと、下部パッケージング基板を前記基板の他の表面と接合させ、前記基板の下部をパッケージングするステップと、を更に含むことが好ましい。
【発明の効果】
【００２１】
本発明によると、システムオンチップ形態に製造されたチップで集積された素子間の物理的な影響についてエアキャビティを用いることにより効率よく遮断することができる。これによって、熱やノイズが他の素子に伝達されて誤動作を引き起こす恐れが防止される。また、エアギャップを要するＦＢＡＲのような素子を製造する場合、エアギャップ製造時にエアキャビティを同時に製造することにより工程の簡素化を図ることができる。よって、システムオンチップやデュプレックサーの構成が簡単になる。
【発明を実施するための最良の形態】
【００２２】
以下、添付された図面に基づいて本発明を詳説する。
【００２３】
図１は本発明の一実施の形態に係るデュプレックサー構成を示す模式図である。同図に示すように、本デュプレックサー１００は、基板１１０、送信端フィルタ１２０、受信端フィルタ１３０、及び、エアキャビティ１４０を含んでなる。
【００２４】
送信端フィルタ１２０は、送信したい周波数帯域信号を通過させ、受信端フィルタ１３０は受信したい周波数帯域信号を通過させる。送信端フィルタ１２０は基板１００の一表面上で所定の第１領域に製造され得ると共に、受信端フィルタ１３０は送信端フィルタ１２０と同一表面上で第２領域に製造されることができる。
【００２５】
この場合、第１領域及び第２領域間の空間にはエアキャビティ(air cavity)１４０が配置されている。エアキャビティ１４０は、送信端フィルタ１２０及び受信端フィルタ１３０間で熱伝達、ノイズ伝達、信号伝達などを遮断する役割を果す。詳細には、エアキャビティ１４０は、第１及び２領域間の基板１１０がエッチングされて熱やノイズなどの伝達を物理的に遮断させる。
【００２６】
図２は図１のデュプレックサーの構成を示す平面図である。同図に示すように、エアキャビティ１４０は、送信端フィルタ１２０及び受信端フィルタ１３０の配置方向に垂直した方向に配置された１つの長いバー(bar)状に製造されることができる。あるいは、エアキャビティ１４０は少なくとも１つの両側領域が互い連結された点線状に製造されることもできる。この場合、長いバー状に製造された時より更に堅固になる。
【００２７】
送信端フィルタ１２０及び受信端フィルタ１３０はそれぞれ複数のエアギャップ型共振器で製造されることができる。図３は送受信端フィルタ１２０、１３０のうち送信端フィルタ１２０の構成の一例を示した模式図である。
【００２８】
図３に示すように、送信端フィルタ１２０は複数のエアギャップ型直列共振器３１０ないし３４０、複数のエアギャップ型並列共振器３５０ないし３７０、及びトリミングインダクター３８０を含む。同図に示すように、直列共振器３１０ないし３４０及び並列共振器３５０ないし３７０を組み合わせて具現されたフィルタの動作原理につき具体的に説明すると次のとおりである。なお、直列共振器の反共振周波数(anti-resonance frequency)及び共振周波数がそれぞれ周波数ｆ１及ｆ２であり、並列共振器の反共振周波数及び共振周波数がそれぞれ周波数ｆ３及びｆ４の場合を例に挙げて説明する。かかる状態で、直列共振器または並列共振器の周波数特性を調整し、並列共振器の反共振周波数ｆ３が直列共振器の共振周波数ｆ２と一致すれば、周波数帯域ｆ１ないしｆ４間の信号のみを通過するバンドパスフィルタとして動作するようになる。この場合、バンドパスフィルタの共振周波数はｆ２（＝ｆ３）になる。
【００２９】
トリミングインダクター３８０は、フィルタの減殺(attenuation)特性を向上させるために加えられる。すなわち、トリミングインダクター３８０はフィルタにて通過させる周波数帯域よりも高域においての周波数を減殺させるようになって、ノイズの減少を図る。一方、図３では１つのトリミングインダクター３８０が使用されたが、複数のトリミングインダクターが第１及び第２並列共振器３５０、３６０にそれぞれ連結された形態で製造されることもできる。しかし、素子のサイズが著しく増えることから、図３で示すように、１つのトリミングインダクター３８０を第１及び第２並列共振器３５０、３６０に共通連結することが好ましい。
【００３０】
一方、第１並列共振器３５０のキャパシタンス値を第１及び２直列共振器３１０、３２０の全体キャパシタンス値より大きく設計し、第２並列共振器３６０のキャパシタンス値を第３及び４直の列共振器３３０、３４０の全体キャパシタンス値より大きく設計することができる。これにより、割り合い低いインダクタンスを持つインダクターをトリミングインダクター３８０で使用できるようになる。具体的には、第１及び第２並列共振器３５０、３６０の面積を第１ないし４直列共振器３１０ないし３４０それぞれの面積より大きく製造することでもっと大きいキャパシタンス値を有するべく具現する。
【００３１】
一方、第３並列共振器３７０は、フィルタの周波数通過帯域より低帯域での減殺特性を向上させるためのものである。第３並列共振器３７０の一方は第４直列共振器３４０及び外部ポート間の連結ノードに連結され、第３並列共振器３７０の他方はグラウンド端子に連結される。
【００３２】
図４は図３の送信端フィルタ３００の構成を示す平面図である。図４に示すように、第１ないし第４直列共振器３１０ないし３４０が直列に配置され送信端ポート３９０ａとアンテナポート３９０ｂとを連結する。トリミングインダクター３８０の一方と第３並列共振器３７０の一方はグラウンドポート３９０ｃに連結される。一方、図２の受信端フィルタも図３及び図４に示すような構造で具現できる。
【００３３】
図５は本発明の他の実施形態に係るデュプレックサーの構成を示す垂直断面図である。同図に示すように、本デュプレックサーは、基板５１０、送信端フィルタ８１０、受信端フィルタ８２０、エアキャビティ６２０、上部パッケージング基板７１０、及び下部パッケージング基板７２０を含む。
【００３４】
送信端フィルタ８１０は、基板５１０の一表面のうち第１領域上に位置する。送信端フィルタ８１０は、エアギャップ６１０ａ、下部電極５２０ａ、圧電層５３０ａ、上部電極５４０ａ、及びチューニング層５５０を含む。下部電極５２０ａ及び上部電極５４０ａに電源が印加され通電すれば、圧電層５３０ａは電気的エネルギーを音響波状（acoustic wave form）の機械的エネルギーに切り替える圧電現象を引き起こして共振を誘発させる。下部電極５２０ａ、圧電層５３０ａ、上部電極５４０ａは共振を起こす部分であって、以下「共振部」と称する。エアギャップ６１０ａは共振部と基板５１０とを隔離させ、音響波が基板５１０の影響を受けないようにする。チューニング層５５０は上部電極５４０ａ上に積層される。チューニング層５５０の厚さによって送信端フィルタ８１０の共振部の厚さが変化することから、チューニング層５５０の厚さを調整し、共振周波数帯域を調整する。すなわち、共振周波数ｆ０はｆ０＝ｖ／２ｄの式で近似されるが（ｖは圧電層での音響波速度、ｄは共振部の厚さ）、チューニング層５５０をパターニングして厚さｄを調節すると、共振周波数チューニングが行なわれる。
【００３５】
一方、受信周波数帯域より低い帯域を送信周波数帯域にて使用する場合、送信端フィルタ８１０内にチューニング層５５０を製造する。図５に示したように、チューニング層５５０は上部電極５４０aと別の物質を追加して積層して図示されているが、上部電極５４０ａと同一物質で具現されることもできる。すなわち、上部電極５４０ａを製造する際に受信端フィルタ８２０の上部電極５４０ａより厚く製造することにより、チューニング層５５０を具現できる。
【００３６】
受信端フィルタ８２０は、基板５１０の一表面のうち第２領域上に位置する。受信端フィルタ８２０はエアギャップ６１０ｂ、下部電極５２０ｂ、圧電層５３０ｂ、上部電極５４０ｂを含む。受信端フィルタ８２０は、チューニング層５５０を取り除いては送信端フィルタ８１０の構成と同一であることから、受信端フィルタ８２０の構成に対する具体的な説明は省略する。
【００３７】
第１領域及び第２領域間の領域においては、エアキャビティ６２０が製造される。エアキャビティ６２０は送受信端フィルタ８１０、８２０の配置方向に垂直した方向に配置されることができ、長いバー状または点線状に製造されることができる。エアキャビティ６２０は基板５１０の後面エッチングを介して製造できる。この場合、送受信端フィルタ８１０、８２０内のエアギャップ６１０ａ、６１０ｂも共に製造され得る。
【００３８】
基板５１０と上部パッケージング基板７１０は接合物質５９０ａないし５９０ｄを通じて互いに接合されて基板５１０上部をパッケージングする。この場合、上部パッケージング基板７１０の接合面を一部エッチングし、送信端フィルタ８１０及び受信端フィルタ８２０がエッチング領域内に位置すれば、全体素子の高さを減少させることができ、かつ接合が堅固になるという点で望ましい。図５には送信端フィルタ８１０に対応されるエッチング領域７１５及び受信端フィルタ８２０に対応されるエッチング領域７１６が図示されている。
【００３９】
一方、上部パッケージング基板７１０は上下部を貫通する複数の接続電極７１１ａ、７１２ａ、７１３ａ、７１４ａ、複数の上部パッド７１１ｂ、７１２ｂ、７１３ｂ、７１４ｂ、複数の下部パッド７１７ａ、７１７ｂ、７１７ｃ、７１７ｄを含んでいる。各接続電極７１１ａ、７１２ａ、７１３ａ、７１４ａは上部パッド７１１ｂ、７１２ｂ、７１３ｂ、７１４ｂを通じて外部電源と接続される。また、各接続電極７１１ａ、７１２ａ、７１３ａ、７１４ａは下部パッド７１７ａ、７１７ｂ、７１７ｃ、７１７ｄを通じて送信端フィルタ８１０の入出力端子及び受信端フィルタ８２０の入出力端子と接続できる。具体的には、第１下部パッド７１７ａは送信端フィルタ８１０の連結パッド５６０ａと接続される。連結パッド５６０ａは送信端フィルタ８１０の下部電極５２０ａと基板５１０表面または内部を通じて電気的に接続される。さらに、第２下部パッド７１７ｂは送信端フィルタ８１０の上部電極５４０ａと接続される。同一方式で第３及び第４下部パッド７１７ｃ、７１７ｄも受信端フィルタ８２０の連結パッド５６０ｂ及び上部電極５４０ｂと接続される。これによって、送受信端フィルタ８１０、８２０それぞれを通電させることができるようになる。
【００４０】
基板５１０と下部パッケージング基板７２０も接合物質７２１、７２２、７２３、７２４を通じて互いに接合され、基板５１０下部をパッケージングする。これにより、エアギャップ６１０ａ、６１０ｂ及びエアキャビティ６２０内部に異物の流入を防止できる。
【００４１】
図６Ａないし図６Ｃは図５のデュプレックサーの製造過程を説明するための垂直断面図である。まず、図６Ａに示すように、送信端フィルタ８１０の共振部、受信端フィルタ８２０の共振部、連結パッド５６０ａ、５６０ｂ、接合物質５９０ａないし５９０ｄを積層する。
【００４２】
具体的には、基板５１０の上部表面に金属を積層した後、パターニングし、一部領域の金属のみを残す方式により下部電極５２０ａ、５２０ｂ、連結パッド５６０ａ、５６０ｂを製造する。詳細には、アルミニウム（Ａｌ）、タングステン（Ｗ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、パラジウム（Ｐｄ）、及びモリブデン（Ｍｏ）などの金属が使用される。
【００４３】
それから、下部電極５２０ａ、５２０ｂ上の一部領域及び基板５１０領域にわたって、圧電層５３０ａ、５３０ｂを積層する。圧電層５３０ａ、５３０ｂも下部電極５２０ａ、５２０ｂの製造方法と同様に積層及びパターニング方式で製造する。圧電層５３０ａ、５３０ｂは窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）のような通常の圧電物質で製造され得る。次に、各圧電層５３０ａ、５３０ｂ上に金属を積層してからパターニングする方式により上部電極５４０ａ、５４０ｂを製造する。一方、下部電極５２０ａ、５２０ｂや上部電極５４０ａ、５４０ｂの製造のためパターニング過程において基板５１０の表面上の金属を一部残存し、複数の接合物質５９０ａないし５９０ｄを備える。あるいは、これとは別の工程を介して複数の接合物質５９０ａないし５９０ｄを基板５１０上に備えることもできる。
【００４４】
次に、図６Ｂに示すように、基板５１０の下部表面をエッチングし送信端フィルタ８１０及び受信端フィルタ８２０にそれぞれエアギャップ６１０ａ、６１０ｂを備えると同時に、エアキャビティ６２０を製造する。エアギャップ６１０ａ、６１０ｂの製造時にエアキャビティ６２０を製造することにより工程の簡素化が図れる。
【００４５】
次に、図６Ｃに示すように、別に製造された上部パッケージング基板７１０及び下部パッケージング基板７２０を基板５１０の上下部表面に接合させて、基板５１０の上下部をパッケージングする。接合方法として、接着剤を利用する方法、または共晶接合方法などにより行なわれる。かかる方法により図５に示す構造のデュプレックサーが製造される。
【００４６】
一方、本発明の思想は様々な実施形態のシステムオンチップ構造物９００に適用され得る。図７は本発明の他の実施形態によって製造されたシステムオンチップ構造物９００の構成を示す模式図である。同図に示すように、本システムオンチップ構造物９００は基板９１０、ＦＢＡＲ９２０、ＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）９３０、エアキャビティ９４０を含む。同図においてＦＢＡＲ９２０及びＲＦＩＣ９３０が集積された場合について図示しているが、その他に様々な種類の回路素子が基板９１０上に集積されることができる。この時、エアキャビティ９４０を各素子の間に配置することにより熱やノイズの伝達を遮断することができる。
【００４７】
以上、本発明の好適な実施形態を図示及び説明してきたが、本発明の技術的範囲は前述の実施形態に限定するものではなく、特許請求の範囲に基づいて定められ、特許請求の範囲において請求する本発明の要旨から外れることなく当該発明が属する技術分野において通常の知識を有する者であれば誰もが多様な変形実施が可能であることは勿論のことであり、該変更した技術は特許請求の範囲に記載された発明の技術的範囲に属するものである。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係るデュプレックサーの構成を示す模式図である。
【図２】図１のデュプレックサー構成を示す平面図である。
【図３】図１のデュプレックサーで使用されるフィルタの構成を示す模式図である。
【図４】図３のフィルタ構成を示す平面図である。
【図５】本発明の他の実施形態にかかるデュプレックサーの構成を示す垂直断面図である。
【図６Ａ】図５のデュプレックサーを製造する方法を説明するための垂直断面図である。
【図６Ｂ】図５のデュプレックサーを製造する方法を説明するための垂直断面図である。
【図６Ｃ】図５のデュプレックサーを製造する方法を説明するための垂直断面図である。
【図７】本発明の一実施形態に係る他のシステムオンチップ構造物の構成を示す模式図である。
【符号の説明】
【００４９】
１１０  基板
１２０  送信端フィルタ
１３０  受信端フィルタ
１４０  エアキャビティ
３１０  第１直列共振器
３２０  第２直列共振器
３３０  第３直列共振器
３４０  第４直列共振器
３５０  第１並列共振器
３６０  第２並列共振器
３７０  第３並列共振器
【図１】
0004546441.tif 000002
【図２】
0004546441.tif 000003
【図３】
0004546441.tif 000004
【図４】
0004546441.tif 000005
【図５】
0004546441.tif 000006
【図６Ａ】
0004546441.tif 000007
【図６Ｂ】
0004546441.tif 000008
【図６Ｃ】
0004546441.tif 000009
【図７】
0004546441.tif 000010