(57)【特許請求の範囲】
【請求項１】
画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、水平周期の位相差をもって順次制御信号を各走査線に供給するスキャナと、各水平周期内で基準電位と信号電位が切り替わる映像信号を信号線に供給するセレクタと、各水平周期内で高電位と低電位で切り換わる電源電圧を各給電線に共通に供給する電源とを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有し、
前記サンプリング用トランジスタは、給電線が低電位で信号線が基準電位のとき、制御信号に応じてオンし駆動用トランジスタのゲートを該基準電位にセットしソースを該低電位にセットする準備動作を行い、
続いて給電線が低電位から高電位に切り替わった後制御信号に応じてオフするまでの間に、駆動用トランジスタの閾電圧をそのゲートとソース間に接続した保持容量に書込む補正動作を行い、
給電線が高電位で信号線が信号電位にあるとき、制御信号に応じてオンし信号電位を該保持容量に書込む書込動作を行い、
前記駆動用トランジスタは、保持容量に書込まれた信号電位に応じた駆動電流を該発光素子に供給して発光動作を行う表示装置。
【請求項２】
前記セレクタは、各水平周期内で、基準電位及び信号電位のほかに該基準電位より低い停止電位を加えた三レベルで映像信号を切り換え、
前記サンプリング用トランジスタは、該補正動作を複数の水平周期に分けて時分割的に繰返し行い、各補正動作で基準電位の後停止電位を駆動用トランジスタのゲートに印加して補正動作を停止することを特徴とする請求項１記載の表示装置。
【請求項３】
前記停止電位は、該低電位との差が駆動用トランジスタの閾電圧以下であることを特徴とする請求項２記載の表示装置。
【請求項４】
前記サンプリング用トランジスタは、該準備動作の後、該停止電位を該駆動用トランジスタのゲートに印加してこれをオフすることを特徴とする請求項２記載の表示装置。
【請求項５】
前記スキャナは、書込動作の後該サンプリング用トランジスタをオフして発光動作を開始した後、該サンプリング用トランジスタをオンして信号線から所定電位を該駆動用トランジスタのゲートに書込んで該発光素子を消灯することを特徴とする請求項１記載の表示装置。
【請求項６】
前記発光素子は、そのアノードが該駆動用トランジスタのソースに接続し、そのカソードが所定のカソード電位に接続し、
前記所定電位は、該カソード電位に発光素子の閾電圧と駆動用トランジスタの閾電圧を足した電位よりも低いことを特徴とする請求項５記載の表示装置。
【請求項７】
前記セレクタは、所定電位として該基準電位を信号線に供給することを特徴とする請求項６記載の表示装置。
【請求項８】
請求項１に記載された表示装置を有する電子機器。
【請求項９】
画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、水平周期の位相差をもって順次制御信号を各走査線に供給するスキャナと、各水平周期内で基準電位と信号電位が切り替わる映像信号を信号線に供給するセレクタと、各水平周期内で高電位と低電位で切り換わる電源電圧を各給電線に共通に供給する電源とを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有する表示装置の駆動方法であって、
給電線が低電位で信号線が基準電位のとき、前記サンプリング用トランジスタが制御信号に応じてオンし駆動用トランジスタのゲートを該基準電位にセットしソースを該低電位にセットする準備動作を行い、
続いて給電線が低電位から高電位に切り替わった後前記サンプリング用トランジスタが制御信号に応じてオフするまでの間に、駆動用トランジスタの閾電圧をそのゲートとソース間に接続した保持容量に書込む補正動作を行い、
給電線が高電位で信号線が信号電位にあるとき、前記サンプリング用トランジスタが制御信号に応じてオンし信号電位を該保持容量に書込む書込動作を行い、
前記駆動用トランジスタが、保持容量に書込まれた信号電位に応じた駆動電流を該発光素子に供給して発光動作を行う表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【０００４】
図１６は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２の制御端であるゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図１７は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図１６に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図１８は、従来の画素回路の他の例を示す回路図である。先に示した図１６の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら図１８の回路構成では、駆動用トランジスタＴ２がＮチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースＳが発光素子ＥＬのアノードに接続することになる。従って発光素子ＥＬの特性が経時変化した場合、ソースＳの電位に影響が現れるため、Ｖｇｓが変動し駆動用トランジスタＴ２が供給するドレイン電流Ｉｄｓが経時的に変化してしまう。このため発光素子ＥＬの輝度が経時的に変動する。また発光素子ＥＬばかりでなく、駆動用トランジスタＴ２の閾電圧Ｖｔｈも画素毎にばらつく。パラメータＶｔｈは前述したトランジスタ特性式に含まれるため、Ｖｇｓが一定でもＩｄｓが変化してしまう。これにより画素毎に発光輝度が変化し画面のユニフォーミティが得られない。従来から画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈを補正する機能（閾電圧補正機能）を備えた表示装置が提案されており、例えば前述の特許文献３に開示がある。
【００１０】
画素ごとに閾電圧補正機能を組み込むと、画素の回路構成が複雑となり、構成素子数も増えてくる。トランジスタはサンプリング用と駆動用の他に１個または２個以上のスイッチング用トランジスタが必要である。
【００１１】
画素を構成するトランジスタの数を増やすことなく、閾電圧補正機能を各画素ごとに組み込むためには、走査線を走査するライトスキャナの他に、電源電圧を行単位で走査する電源スキャナが必要である。しかしながら単にゲートパルスを出力するライトスキャナと異なり、電源スキャナは各電源ラインに駆動電流を供給する必要があり、出力バッファはデバイスサイズが大きくなる。電源スキャナはライトスキャナと同様に線順次走査を行うためのシフトレジスタに加え、大電流を供給するためにシフトレジスタの各段にサイズの大きな出力バッファを設ける必要がある。この様な電源スキャナ（ドライブスキャナ）は表示パネルの周辺面積を大きく占めるばかりでなく、製造コストも高く、解決すべき課題となっている。
【課題を解決するための手段】
【００１２】
上述した従来の技術の課題に鑑み、本発明は電源電圧を走査することなく、各画素ごとに閾電圧補正機能を組み込んだ表示装置を提供することを目的とする。かかる目的を達成するための以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とを有し、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線（電源ライン）とを備え、前記駆動部は、水平周期の位相差をもって順次制御信号を各走査線に供給するスキャナと、各水平周期内で基準電位と信号電位が切り替わる映像信号を信号線に供給するセレクタと、各水平周期内で高電位と低電位で切り換わる電源電圧を各給電線に共通に供給する電源とを有し、前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量とを有し、前記サンプリング用トランジスタは、給電線が低電位で信号線が基準電位のとき、制御信号に応じてオンし駆動用トランジスタのゲートを該基準電位にセットしソースを該低電位にセットする準備動作を行い、続いて給電線が低電位から高電位に切り替わった後制御信号に応じてオフするまでの間に、駆動用トランジスタの閾電圧をそのゲートとソース間に接続した保持容量に書込む補正動作を行い、給電線が高電位で信号線が信号電位にあるとき、制御信号に応じてオンし信号電位を該保持容量に書込む書込動作を行い、前記駆動用トランジスタは、保持容量に書込まれた信号電位に応じた駆動電流を該発光素子に供給して発光動作を行う。
【００１３】
一態様では、前記セレクタは、各水平周期内で、基準電位及び信号電位のほかに該基準電位より低い停止電位を加えた三レベルで映像信号を切り換え、前記サンプリング用トランジスタは、該補正動作を複数の水平周期に分けて時分割的に繰返し行い、各補正動作で基準電位の後停止電位を駆動用トランジスタのゲートに印加して補正動作を停止する。この場合、前記停止電位は、該低電位との差が駆動用トランジスタの閾電圧以下である。又前記サンプリング用トランジスタは、該準備動作の後、該停止電位を該駆動用トランジスタのゲートに印加してこれをオフする。好ましくは、前記スキャナは、書込動作の後該サンプリング用トランジスタをオフして発光動作を開始した後、該サンプリング用トランジスタをオンして信号線から所定電位を該駆動用トランジスタのゲートに書込んで該発光素子を消灯する。この場合、前記発光素子は、そのアノードが該駆動用トランジスタのソースに接続し、そのカソードが所定のカソード電位に接続し、前記所定電位は、該カソード電位に発光素子の閾電圧と駆動用トランジスタの閾電圧を足した電位よりも低い。例えば前記セレクタは、所定電位として該基準電位を信号線に供給する。
【発明の効果】
【００１４】
本発明によれば、表示装置の駆動部は、従来の電源スキャナに代えて単純なパルス電源を用いている。従来の電源スキャナは閾電圧補正動作を行うため、給電線を線順次で走査している。これに対し本発明のパルス電源は、水平周期内で高電位と低電位で切換る電源電圧を各給電線に共通に供給しており、これで画素ごとに閾電圧補正機能を実現している。パルス電源はなんら給電線を線順次で走査する必要がないため、構成が簡単であり、デバイスサイズも小さい。したがって表示装置のパネルに容易に搭載することができ、歩留り的にもコスト的にも有利である。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示す模式的なブロック図である。図示するように、本表示装置は画素アレイ部１と駆動部とを有する。好ましくはこの画素アレイ部１とその周辺に配された駆動部は、１枚のパネルに集積形成されており、フラットディスプレイとなっている。画素アレイ部１は、行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各走査線ＷＳと各信号線ＳＬとが交差する部分に行列状に配された画素２と、各走査線ＷＳと平行に配された給電線ＤＳとを備えている。これに対し駆動部は、水平周期の位相差をもって順次制御信号を各走査線ＷＳに供給するライトスキャナ４と、各水平周期内で基準電位と信号電位が切換る映像信号を信号線ＳＬに供給する水平セレクタ３と、各水平周期内で高電位と低電位で切換る電源電圧を各給電線ＤＳに共通に供給する電源５とを有する。
【００１６】
ライトスキャナ４は行状の走査線ＷＳに線順次で制御信号を供給するため、基本的にシフトレジスタで構成されている。このシフトレジスタは外部から供給されるクロック信号ＷＳｃｋに応じて動作し、同じく外部から供給されるスタート信号ＷＳｓｐを順次転送することで、各段ごとに制御信号を行状の走査線ＷＳに出力している。これに対しパルス電源５は、各水平周期内で高電位と低電位で切換る電源電圧を各給電線ＤＳに共通に出力しており、単純なパルス電源構造となっている。
【００１７】
図２は、図１に示した画素２の具体的な構成を示す回路図である。図示するように、この画素２は、一方の電流端が信号線ＳＬに接続し制御端が走査線ＷＳに接続したサンプリング用トランジスタＴ１と、ドレイン側となる電流端が給電線ＤＳに接続しゲートＧとなる制御端がサンプリング用トランジスタＴ１の他方の電流端に接続した駆動用トランジスタＴ２と、駆動用トランジスタＴ２のソースＳ側となる電流端に接続した発光素子ＥＬと、駆動用トランジスタＴ２のソースＳとゲートＧとの間に接続した保持容量Ｃ１とを有する。なお発光素子ＥＬはダイオード型で、そのアノードが駆動用トランジスタＴ２のソースＳに接続する一方、カソードは所定のカソード電位Ｖｃａｔに接続している。
【００１８】
サンプリング用トランジスタＴ１は、給電線ＤＳが低電位Ｖｓｓで信号線ＳＬが基準電位Ｖｏｆｓのとき、制御信号に応じてオンし駆動用トランジスタＴ２のゲートＧを基準電位ＶｏｆｓにセットしソースＳを低電位Ｖｓｓにセットする準備動作を行う。サンプリング用トランジスタＴ１は続いて給電線ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに切換った後制御信号に応じてオフするまでの間に、駆動用トランジスタＴ２の閾電圧ＶｔｈをそのゲートＧとソースＳ間に接続した保持容量Ｃ１に書き込む補正動作を行う。サンプリング用トランジスタＴ１はその後給電線ＤＳが高電位Ｖｃｃで信号線ＳＬが信号電位Ｖｓｉｇにあるとき、制御信号に応じてオンし信号電位Ｖｓｉｇを保持容量Ｃ１に書き込む書込動作を行う。駆動用トランジスタＴ２は、保持容量Ｃ１に書き込まれた信号電位Ｖｓｉｇに応じた駆動電流Ｉｄｓを発光素子ＥＬに供給して発光動作を行う。
【００１９】
一態様ではセレクタ３は、各水平周期内で、基準電位Ｖｏｆｓ及び信号電位Ｖｓｉｇの他に基準電位Ｖｏｆｓより低い停止電位Ｖｉｎｉを加えた３レベルで映像信号を切換える。この場合、サンプリング用トランジスタＴ１は、補正動作を複数の水平周期に分けて時分割的に繰り返し行い、各補正動作で基準電位Ｖｏｆｓの後停止電位Ｖｉｎｉを駆動用トランジスタＴ２のゲートＧに印加して補正動作を停止する。停止電位Ｖｉｎｉは、低電位Ｖｓｓとの差が駆動用トランジスタＴ２の閾電圧Ｖｔｈ以下に設定されている。好ましくはサンプリング用トランジスタＴ１は、準備動作の後停止電位Ｖｉｎｉを駆動用トランジスタＴ２のゲートＧに印加してこれをオフする。
【００２０】
他の態様では、スキャナ４は、書込動作の後サンプリング用トランジスタＴ１をオフして発光動作を開始した後、サンプリング用トランジスタＴ１をオンして信号線ＳＬから所定電位を駆動用トランジスタＴ２のゲートＧに書き込んで発光素子ＥＬを消灯する。この所定電位は、カソード電位Ｖｃａｔに発光素子ＥＬの閾電圧Ｖｔｈｅｌと駆動用トランジスタＴ２の閾電圧Ｖｔｈを足した電位よりも低い。好ましくはセレクタは、この所定電位として基準電位Ｖｏｆｓを信号線ＳＬに供給する。
【００２１】
図３は、図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。時間軸を合わせて、給電線（電源ライン）ＤＳの電位変化、信号線ＳＬに入力される映像信号（入力信号）の電位変化、走査線ＷＳに供給されるサンプリング用トランジスタＴ１のゲート制御信号の電位変化、駆動用トランジスタＴ２のゲートＧの電位変化、同じく駆動用トランジスタＴ２のソースＳの電位変化を表している。
【００２２】
図示するように、電源ライン（ＤＳ）は１水平周期（１Ｈ）で低電位Ｖｓｓと高電位Ｖｃｃが切換る。また入力信号（ＳＬ）は１Ｈで基準電位Ｖｏｆｓと信号電位Ｖｓｉｇが切換る。制御信号（ＷＳ）は３個のパルスを含んでおり、サンプリング用トランジスタＴ１は一連の動作で３回オンオフを繰り返す。その間駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓは図示のように変化する。この一連の動作シーケンスは、タイミングチャートに示すように期間（１）〜（１０）に分かれている。これらの期間は、発光期間（１）、消灯期間（２）、準備期間（５）、補正期間（６）、書き込み期間（８）、発光期間（１０）を含んでいる。
【００２３】
以下図４−１〜図４−１０を参照して、図１〜図３に示した本発明にかかる表示装置の動作を詳細に説明する。図４−１は、図３のタイミングチャートに示した発光期間（１）における画素の動作状態を示す模式図である。まず、発光素子ＥＬの発光状態は図４−１のようにサンプリング用トランジスタＴ１がオフした状態となっている。この時、電源は前述のように１ＨでＶｃｃとＶｓｓという値をとるために発光素子ＥＬは発光と非発光を高速で繰り返す。従って視覚的には連続的に発光しているように見える。発光時、駆動用トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる電流Ｉｄｓは駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じて先のトランジスタ特性式に示される値をとることとなる。
【００２４】
図４−２は、消灯期間（２）における画素の動作状態を示す模式図である。発光素子ＥＬの消灯期間において、電源ラインＤＳがＶｃｃ、信号線ＳＬの電位が基準電位Ｖｏｆｓの時にサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートにＶｏｆｓを入力する。この時Ｖｏｆｓを入力することで駆動用トランジスタＴ２のソースには容量に応じたカップリングが入力される。ここで駆動用トランジスタＴ２のゲートソース電圧Ｖｇｓがその閾値電圧Ｖｔｈ以下であれば、発光素子ＥＬは非発光となる。このカップリングによる駆動用トランジスタＴ２のソース電圧（発光素子ＥＬのアノード電圧）が発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和以下であればその電圧は保持される。逆にＶｔｈｅｌ＋Ｖｃａｔ以上であれば発光素子ＥＬの放電により、Ｖｔｈｅｌ＋Ｖｃａｔという電位となる。ここでは一例として発光素子ＥＬのアノード電圧はＶｔｈｅｌ＋Ｖｃａｔとなるとしている。ここで具体的にＶｏｆｓは、カソード電圧Ｖｃａｔと発光素子ＥＬの閾値電圧Ｖｔｈｅｌと駆動用トランジスタＴ２の閾値電圧Ｖｔｈの和であるＶｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ以下であればよい。
【００２５】
図４−３は期間（３）における画素の状態を示す模式図である。サンプリング用トランジスタＴ１をオフして電源電圧をＶｃｃからＶｓｓとする。Ｖｓｓは後で行う閾値補正動作を正常に行うためにＶｏｆｓ−Ｖｓｓ＞Ｖｔｈとなる電圧である必要がある。よって電源ラインＤＳが駆動用トランジスタＴ２のソースとなり、発光素子ＥＬのアノード電圧は低下する。ここでサンプリング用トランジスタＴ１はオフしているために発光素子ＥＬのアノード電圧の低下に伴ってゲート電位も低下する。最終的にゲート電圧がＶｓｓ＋Ｖｔｈｄとなった時に駆動用トランジスタＴ２はカットオフする。ここでＶｔｈｄは駆動用トランジスタＴ２のゲートと電源間における閾値電圧である。また、駆動用トランジスタＴ２のゲートと発光素子ＥＬのアノード間の電圧はその閾電圧以下となっている。
【００２６】
図４−４は、期間（４）における画素の状態を示す模式図である。一定時間経過後再び電源電圧はＶｃｃとなるが、前述の通り駆動用トランジスタＴ２のゲートと発光素子ＥＬのアノード間の電圧は閾電圧以下となっているので、駆動用トランジスタＴ２はカットオフしたままとなる。
【００２７】
図４−５は、閾値補正準備期間（５）における画素の動作状態を示す模式図である。  閾値補正準備期間において電源電圧がＶｓｓ、映像信号がＶｏｆｓの時にサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートにＶｏｆｓを、発光素子ＥＬのアノード（駆動用トランジスタＴ２のソース）にＶｓｓを入力する。
【００２８】
図４−６は、閾電圧補正期間（６）における画素の動作状態を示す模式図である。閾値補正期間において電源電圧を再びＶｃｃとする。この時、図４−６のように電流が流れる。発光素子ＥＬの等価回路は図に示すようにダイオードＴｅｌと容量Ｃｅｌで表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌとなれば、つまり発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さければ駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するために使用される。この時、Ｖｅｌは時間と共に図４−７のように上昇する。一定時間経過後、駆動用トランジスタＴ２のゲートソース間電圧はＶｔｈとなっている。その後サンプリング用トランジスタＴ１をオフして閾値補正動作を終了させる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
【００２９】
図４−８は、書き込み期間（８）における画素の動作状態を示す模式図である。信号線電位がＶｓｉｇとなった時、サンプリング用トランジスタＴ１を再度オンする。Ｖｓｉｇは階調に応じた電圧である。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためにＶｓｉｇとなるが、電源から電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタＴ２のソース電圧が発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さければ）駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するのに使用される。この時駆動用トランジスタＴ２の閾値補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソースの上昇△Ｖも早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇△Ｖは遅くなる（図４−９）。これによって駆動用トランジスタＴ２のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するＶｇｓとなる。
【００３０】
図４−１０は、発光期間（１０）における画素の動作状態を示す模式図である。サンプリング用トランジスタＴ１をオフして書込みが終了し発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲートソース間電圧は一定であるので駆動用トランジスタＴ２は一定電流Ｉｄｓ’を発光素子ＥＬに流し、アノード電位Ｖｅｌは発光素子ＥＬにＩｄｓ’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する。一定時間経過後、電源電圧はＶｃｃからＶｓｓとなり再びＶｃｃに戻るが、駆動用トランジスタＴ２のゲートソース間電圧は一定であるため、電源電圧がＶｃｃの時は信号書込み時の状態を維持したまま発光することとなる。本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｓ点の電位も変化する。しかしながら、駆動用トランジスタＴ２のゲートソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
【００３１】
ところで図３に示した動作シーケンスでは、閾電圧補正動作を１Ｈで１回だけ行っている。表示パネルが高精細化、高速化するにつれて１Ｈ（１水平期間）の時間は短くなる。このために１水平期間内で閾電圧補正動作を完了することが困難となる。そこで閾電圧補正動作を複数の水平周期にわたって繰り返し時分割的に行うことが必要となる。図５は、この様な時分割方式の動作シーケンスを示すタイミングチャートである。図示するように、図５の動作シーケンスでは閾値補正準備期間（５）の後、閾値補正期間（６）が３回繰り返されている。
【００３２】
図５のタイミングチャートは、３回繰り返される閾値補正期間（６）に合わせて、駆動用トランジスタＴ２のゲート電位及びソース電位の変化も表してある。図２に示した画素回路構成で、図５に示した動作シーケンスにしたがって分割閾電圧補正動作を行うと、駆動用トランジスタＴ２のソース電圧は完全にその閾電圧Ｖｔｈとはならず、電源ライン（ＤＳ）が高電位Ｖｃｃのときの閾値補正期間（６）における駆動用トランジスタＴ２のソース電位の上昇量と、電源ライン（ＤＳ）が低電位Ｖｓｓのときの閾値補正期間における駆動用トランジスタＴ２のソース電位の下降量が一致する電位で分割補正動作を繰り返すことになる。このため分割補正動作の終了後、駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓは、必ずしも駆動用トランジスタＴ２の閾電圧Ｖｔｈを完全に反映していない状態となり、低階調表示時にはムラやスジといった画質不良が発生する可能性がある。
【００３３】
図６は、図５に示した動作シーケンスの欠点に対処した時分割補正方式を示すタイミングチャートである。理解を容易にするため、図６のタイミングチャートは、図５に示したタイミングチャートと同様の表記を採用している。本動作シーケンスの特徴事項として、信号線ＳＬに供給される入力信号（映像信号）は１Ｈの間で基準電圧Ｖｏｆｓ、信号電圧Ｖｓｉｇに加え、Ｖｏｆｓよりも低い停止電圧Ｖｉｎｉをとる。本例では、停止電圧Ｖｉｎｉは信号電圧Ｖｓｉｇの後に信号線ＳＬに出力されており、且Ｖｓｉｇ、Ｖｉｎｉ、Ｖｏｆｓはすべて少なくとも電源ライン（ＤＳ）が高電位Ｖｃｃにあるときに出力されている。映像信号に含まれる停止電位Ｖｉｎｉは、各分割閾値補正期間（６）の間に閾値補正停止期間（７）を導入するためのものである。
【００３４】
以下図６を参照して、分割閾電圧補正動作のシーケンスを詳細に説明する。発光素子ＥＬの発光動作及び消灯動作については、図５に示したタイミングチャートと同様である。本動作シーケンスでは、消灯期間（２）で信号線ＳＬが基準電位Ｖｏｆｓのときにサンプリング用トランジスタＴ１をオンして発光素子ＥＬを消灯しているが、必ずしもこれに限られるものではなく、信号線ＳＬがＶｉｎｉのときにサンプリング用トランジスタＴ１をオンして、発光素子ＥＬを消灯しても良い。
【００３５】
一定時間経過後、閾値補正準備期間（５）において信号線がＶｏｆｓ、電源がＶｓｓの時にサンプリング用トランジスタＴ１をオンする。この動作によって駆動用トランジスタＴ２のゲートにＶｏｆｓ、ソースにＶｓｓが入力される。ここで前述の通りＶｏｆｓ−Ｖｓｓ＞Ｖｔｈである必要がある。その後電源電圧をＶｃｃとし、閾値補正動作を開始する。
【００３６】
閾値補正動作開始から一定期間経過後サンプリング用トランジスタＴ１をオフする。この時、駆動用トランジスタＴ２のゲートソース間電圧ＶｇｓはＶｔｈよりも大きいため、電源から電流が流れる。これにより、駆動用トランジスタＴ２のゲート、ソース電圧は上昇してゆく。この時、正常に閾値補正動作を行うためにソース電位が発光素子ＥＬの閾値電圧とカソード電圧の和以下であり、一定期間経過後再びサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートにＶｏｆｓを入力した時に駆動用トランジスタＴ２のＶｇｓが閾値電圧以上とする必要がある。
【００３７】
一定期間経過後、信号線を停止電位Ｖｉｎｉとしてサンプリング用トランジスタＴ１をオンし駆動用トランジスタＴ２のゲートに停止電位Ｖｉｎｉを入力する。この時Ｖｉｎｉ−Ｖｓｓが駆動用トランジスタＴ２のゲートと電源ラインＤＳ間の閾値電圧Ｖｔｈｄ以下であり、尚且つゲートアノード間電圧をＶｔｈよりも小さくする必要がある。
【００３８】
駆動用トランジスタＴ２のゲートに停止電位Ｖｉｎｉを入力した後、サンプリング用トランジスタＴ１をオフして電源電位を再びＶｓｓ、信号線電位をＶｏｆｓとする。前述のようにＶｉｎｉ−Ｖｓｓは駆動用トランジスタＴ２のゲートと電源間の閾電圧以下であるので電流はほとんど流れずゲート、ソース電位は保持される。
【００３９】
次に電源電位をＶｓｓからＶｃｃとしてサンプリング用トランジスタＴ１を再びオンすることで閾値補正動作を再開する。この動作を繰り返すことで最終的に駆動用トランジスタＴ２のゲートソース間電圧はＶｔｈという値をとる。この時、発光素子ＥＬのアノード電圧はＶｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
【００４０】
最後に信号線電位がＶｓｉｇとなった時、サンプリング用トランジスタＴ１を再度オンし、信号書込みと移動度補正を同時に行う。そして一定期間経過後にサンプリング用トランジスタＴ１をオフして書込みを終了させ、発光素子ＥＬを発光させる。電源ラインＤＳは１水平期間内でＶｃｃとＶｓｓという値をとっているが、駆動用トランジスタＴ２のゲートソース間電圧は一定であるため、電源電圧がＶｃｃの時は信号書込み時の状態を維持したまま発光することとなる。
【００４１】
本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。しかしながら、駆動用トランジスタＴ２のゲートソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。本発明では閾値補正の後に駆動用トランジスタＴ２に電流が流れるため、閾値補正動作を早く行うことができる。
【００４２】
図７は、本発明にかかる表示装置の動作シーケンスの他の実施形態を示すタイミングチャートである。理解を容易にするため、図６に示したタイミングチャートと同様の表記を採用している。図７では、図６で信号出力順がＶｏｆｓ→Ｖｓｉｇ→Ｖｉｎｉであったのに対してＶｏｆｓ→Ｖｉｎｉ→Ｖｓｉｇとなっている。本実施形態においてもＶｓｉｇ、Ｖｉｎｉ、Ｖｏｆｓは全て少なくとも電源電圧がＶｃｃの時に出力されている。本実施形態では閾値補正動作の終了時に駆動用トランジスタＴ２のゲートに停止電位Ｖｉｎｉを入力して電源電圧がＶｓｓの時に発光素子ＥＬのアノード電位が変動しないよう電位設定している。
【００４３】
図８は、本発明にかかる表示装置の動作シーケンスのさらに別の実施形態を表すタイミングチャートである。  図８では１水平期間内で発光素子ＥＬのアノード電位をＶｓｓに充電できない場合に備えて、閾値補正準備期間（５）も分割して行っている。以下、本実施形態における閾値補正準備動作について説明する。
【００４４】
まず、閾値補正準備期間（５）の開始において電源がＶｓｓ、信号線がＶｏｆｓの時にサンプリング用トランジスタＴ１をオンする。サンプリング用トランジスタＴ１をオンすることで駆動用トランジスタＴ２のゲート電圧はＶｏｆｓとなり、ソース電圧はＶｓｓに向かって下降し始める。一定期間経過後電源はＶｃｃとなるため、ここでサンプリング用トランジスタＴ１をオフしてしまうと発光素子ＥＬは発光する恐れがある。そのため、サンプリング用トランジスタＴ１をオンし続け、信号線が停止電位Ｖｉｎｉとなり駆動用トランジスタＴ２のゲートに停止電位Ｖｉｎｉを入力した後にオフさせる。これが補正準備停止期間（５ａ）である。サンプリング用トランジスタＴ１をオフした後電源をＶｃｃからＶｓｓへと変化させ、信号線がＶｏｆｓの時に再びサンプリング用トランジスタＴ１をオンする。この動作を繰り返し行うことで、駆動用トランジスタＴ２のソース電圧は電源電圧Ｖｃｃにおける上昇量と電源電圧Ｖｓｓにおける下降量が一致する電位で上記動作を繰り返すこととなる。
【００４５】
ここで、電源ラインＤＳがＶｃｃの時に駆動用トランジスタＴ２のソースが上昇するということは駆動用トランジスタＴ２に電流が流れているということである。つまり、駆動用トランジスタＴ２のＶｇｓが閾値電圧Ｖｔｈ以上であるため、閾値補正準備動作は正常に行われているといえる。よって正常に閾値補正動作を行うことができる。
【００４６】
本発明により、電源ラインＤＳをパネルで共通化することができ、低コスト化を実現することができる。また電源がＶｓｓとなる前に駆動用トランジスタＴ２のゲートに停止電位Ｖｉｎｉを入力することで正常に分割閾値補正動作を行うことができ、ムラやスジといった画質不良は起こらない。
【００４７】
本発明により、閾値補正準備期間を分割することができるため、閾値補正準備期間において駆動用トランジスタＴ２のゲートソース間電圧をその閾値電圧以上とすることができ、高速化、高精細化が実現できる。
【００４８】
本発明にかかる表示装置は、図９に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４９】
本発明にかかる表示装置は、図１０に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００５０】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００５１】
図１１は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００５２】
図１２は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００５３】
図１３は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００５４】
図１４は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５５】
図１５は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５６】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に組み込まれる画素の構成を示す回路図である。
【図３】図１及び図２に示した表示装置の動作説明に供するタイミングチャートである。
【図４−１】同じく動作説明に供する模式図である。
【図４−２】同じく動作説明に供する模式図である。
【図４−３】同じく動作説明に供する模式図である。
【図４−４】同じく動作説明に供する模式図である。
【図４−５】同じく動作説明に供する模式図である。
【図４−６】同じく動作説明に供する模式図である。
【図４−７】同じく動作説明に供するグラフである。
【図４−８】同じく動作説明に供する模式図である。
【図４−９】同じく動作説明に供するグラフである。
【図４−１０】同じく動作説明に供する模式図である。
【図５】本発明にかかる表示装置の他の動作シーケンスを示すタイミングチャートである。
【図６】同じく別の動作シーケンスを示すタイミングチャートである。
【図７】さらに別の動作シーケンスを示すタイミングチャートである。
【図８】さらに別の動作シーケンスを示すタイミングチャートである。
【図９】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１０】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１１】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１２】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１３】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１４】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図１５】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図１６】従来の表示装置の一例を示す回路図である。
【図１７】従来の表示装置の問題点を表すグラフである。
【図１８】従来の表示装置の別の例を示す回路図である。
【符号の説明】
【００５７】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・電源、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線
【図１】
0004438869.tif 000002
【図２】
0004438869.tif 000003
【図３】
0004438869.tif 000004
【図４−１】
0004438869.tif 000005
【図４−２】
0004438869.tif 000006
【図４−３】
0004438869.tif 000007
【図４−４】
0004438869.tif 000008
【図４−５】
0004438869.tif 000009
【図４−６】
0004438869.tif 000010
【図４−７】
0004438869.tif 000011
【図４−８】
0004438869.tif 000012
【図４−９】
0004438869.tif 000013
【図４−１０】
0004438869.tif 000014
【図５】
0004438869.tif 000015
【図６】
0004438869.tif 000016
【図７】
0004438869.tif 000017
【図８】
0004438869.tif 000018
【図９】
0004438869.tif 000019
【図１０】
0004438869.tif 000020
【図１１】
0004438869.tif 000021
【図１２】
0004438869.tif 000022
【図１３】
0004438869.tif 000023
【図１４】
0004438869.tif 000024
【図１５】
0004438869.tif 000025
【図１６】
0004438869.tif 000026
【図１７】
0004438869.tif 000027
【図１８】
0004438869.tif 000028