(57)【特許請求の範囲】
【請求項１】
測定対象（９）から受信した入力データと該測定対象から受信されるべき既知のデータとを比較して誤りビットを測定するビット誤り測定装置において、
複数のブロックを有する比較データ記憶部（１６）と、
前記受信した入力データと前記既知のデータとを比較し、検出された誤りビットを含むビット列の比較データを、該検出されることに応じて前記複数のブロックへ順次格納する比較部（１５）と、
前記複数のブロックそれぞれに格納された前記比較データから得られるそれぞれの前記ビット列を前記比較部に入力されたビット列にそれぞれ復元し、前記誤りビットに対応した位置を基準にして並べて表示機器（１９）に表示する表示制御部（１８）とを備えたことを特徴とするビット誤り測定装置。
【請求項２】
測定対象（９）から受信した入力データと該測定対象から受信されるべき既知のデータとを比較して誤りビットを測定するビット誤り測定装置において、
複数のブロックを有する比較データ記憶部（１６）と、
前記受信した入力データと前記既知のデータとを比較し、検出された所定のビットパターンを含むビット列の比較データを、該検出されることに応じて前記複数のブロックへ順次格納する比較部（１５）と、
前記複数のブロックそれぞれに格納された前記比較データから得られるそれぞれの前記ビット列を前記比較部に入力されたビット列にそれぞれ復元し、前記所定のビットパターンに対応した位置を基準にして並べて表示機器（１９）に表示する表示制御部（１８）とを備えたことを特徴とするビット誤り測定装置。
【請求項３】
前記表示制御部は、前記表示機器に表示させるビットの配色を前記比較部による比較結果に応じて選択することを特徴とする請求項１または請求項２に記載のビット誤り測定装置。
【請求項４】
前記表示制御部は、誤って０になったビットと、誤って１になったビットとに対して、互いに異なる色を選択することを特徴とする請求項３に記載のビット誤り測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信したデジタル信号に含まれる誤りビットを測定するビット誤り測定装置に関する。
【背景技術】
【０００２】
ビット誤り測定装置は、通信機器などのビット誤り率を測定するものであり、基準になるデータと同じデータを通信機器などに送信させたものを受信し、受信した入力データと基準になるデータとを比較してビットの誤りを検出し、ビット列に対する誤りのあるビットの割合であるビット誤り率およびビット誤り個数を表示機器に表示している。
【０００３】
従来のビット誤り測定装置としては、受信した入力データと基準になるデータである参照データと比較し、入力データ中の誤りビットを検出し、誤りビットを表示器に表示する際、入力データ中の誤りビットの前に受信した２８ビットを表示すると共に、この誤りビットの後に受信した３ビットを表示するものが知られている（例えば特許文献１参照）。試験者等は、ビット誤り測定装置の表示器に表示された誤りビットの前後のデータを確認することで、誤りビットが発生する要因を解析していた。
【特許文献１】特開平８−２１３９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来のビット誤り測定装置では、誤りビットを検出したときに誤りビットと前後のデータが表示されるだけである。その結果、特定のビットやビットパターンに共通に起因して誤りビットが発生する現象に、試験者等が容易に気付くことができないという問題があった。
また、特定のパターンを連続して受信することに、試験者等が容易に気付くことができないという問題があった。
【０００５】
本発明は、従来の問題を解決するためになされたもので、誤りビットが発生する要因を容易に解析することができるビット誤り測定装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のビット誤り測定装置は、測定対象から受信した入力データと該測定対象から受信されるべき既知のデータとを比較して誤りビットを測定するビット誤り測定装置において、複数のブロックを有する比較データ記憶部と、前記受信した入力データと前記既知のデータとを比較し、所定の検出条件で検出される１または複数の検出ビットを含むビット列の比較データを、該検出されることに応じて前記複数のブロックへ順次格納する比較部と、前記複数のブロックそれぞれに格納された前記比較データから得られるそれぞれの前記ビット列を、所定の配置条件に従った位置を基準にして並べて表示機器に表示する表示制御部とを備えた構成を有している。
この構成により、複数のブロックそれぞれに格納された比較データから得られるビット列を、所定の配置条件に従った位置を基準にして表示するため、誤りビットの前に特定のビットパターンが存在する度合いが高い場合や、特定のビットパターンの後に誤りビットが存在する度合いが高い場合などの見分けが容易にできるようになり、誤りビットが発生する要因を容易に解析することができる。
【０００７】
また、本発明のビット誤り測定装置において、所定の検出条件は、誤りビットの検出である構成を有している。
この構成により、複数のブロックそれぞれに格納された比較データから得られるビット列を、誤りビットに従った位置を基準にして表示するため、誤りビットの前に特定のビットパターンが存在する度合いが高い場合の見分けが容易にできるようになり、誤りビットが発生する要因を容易に解析することができる。
【０００８】
また、本発明のビット誤り測定装置において、所定の検出条件は、所定のビットパターンの検出である構成を有している。
この構成により、複数のブロックそれぞれに格納された比較データから得られるビット列を、所定のビットパターンに従った位置を基準にして表示するため、特定のビットパターンの後に誤りビットが存在する度合いが高い場合の見分けが容易にできるようになり、誤りビットが発生する要因を容易に解析することができる。
【０００９】
また、本発明のビット誤り測定装置において、前記表示制御部は、さらに前記所定の配置条件に従った位置にあるビットに色付けして前記比較データから得られる前記ビット列を前記表示機器に表示する構成を有している。
この構成により、所定の配置条件に従った位置にあるビットに色付けしたビット列を表示するため、配置条件に従った位置が見やすくなり、誤りビットが発生する要因を容易に解析することができる。
【００１０】
また、本発明のビット誤り測定装置において、前記表示制御部は、さらに前記検出ビットに色付けして前記比較データから得られる前記ビット列を前記表示機器に表示する構成を有している。
この構成により、誤りビットに色付けしたビット列を表示するため、誤りビットがより見やすくなり、誤りビットが発生する要因を容易に解析することができる。
【発明の効果】
【００１１】
本発明は、誤りビットが発生する要因を容易に解析することができるビット誤り測定装置を提供するものである。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態に係るビット誤り測定装置について、図面を用いて説明する。
【００１３】
図１は、本発明の実施の形態に係るビット誤り測定装置の構成図を示したものである。本発明の実施の形態では、ビット誤り測定装置１０が基準になるデータを表す信号を測定対象９に送信し、測定対象９が、ビット誤り測定装置１０から送信された信号を受信し、受信した信号をビット誤り測定装置１０に送信するようになっている。
なお、測定対象９へ信号を送信するのは、ビット誤り測定装置１０以外の装置でもよく、測定対象９自身が信号を生成して送信するようになっていてもよい。
【００１４】
ビット誤り測定装置１０は、測定対象９から受信した入力データと、基準になるデータとを比較して誤りビットを検出するようになっている。また、ビット誤り測定装置１０は、入力データのビット数に対する誤りビットの割合であるビット誤り率（ＢＥＲ）を算出することができる。
【００１５】
また、測定対象９は、ビット列からなるデータを表す信号を送信するものであれば如何なるものでもよい。なお、ビット誤り測定装置１０と測定対象９との間で送受信される信号は、電気信号でもよく、または光信号でもよい。
【００１６】
以下、ビット誤り測定装置１０について説明する。ビット誤り測定装置１０は、ＲＡＭなどのメモリによって構成されるデータ記憶部１１、比較データ記憶部１６、および位置情報記憶部１７と、集積回路などによって構成される信号送信部１２、信号受信部１３、同期検出部１４、比較部１５、表示制御部１８と、ＣＲＴや液晶ディスプレイなどの表示機器１９、およびキーボード等の操作部２０とによって構成される。
【００１７】
また、図１に示したように、ビット誤り測定装置１０は、各部を一体化したものとして構成してもよいが、必ず一体化する必要はなく、表示制御部１８、表示機器１９、および操作部２０をパソコンで代用したり、信号受信部１３、同期検出部１４、比較部１５、比較データ記憶部１６、および位置情報記憶部１７をパッケージとして構成してもよい。
【００１８】
データ記憶部１１は、例えば１２８Ｍビットサイズからなる基準になるデータを予め記憶している。信号送信部１２は、データ記憶部１１から読み込んだデータを表す信号を測定対象９に送信するようになっている。
【００１９】
信号受信部１３は、測定対象９から送信された信号を受信し、受信した信号の入力データを同期検出部１４に出力するようになっている。
【００２０】
同期検出部１４は、データ記憶部１１から読み込んだ基準となるデータと、受信した入力データとの同期を取るようになっている。そして、比較部１５へ同期が取れたことを通知するとともに、基準となるデータの同期が取れた位置を表す同期位置を位置情報記憶部１７に記憶させる。
【００２１】
同期検出部１４で同期が確立した後、操作部２０を介した試験者等の指示により、比較部１５は、ビット誤り測定を開始するときの位置にあるデータ記憶部１１のビットから順に、同期検出部１４から出力されたビットと比較して誤りビットを検出するようになっている。
【００２２】
比較部１５は、例えば、排他的論理和回路（ＥＸ−ＯＲ）により構成され、同期検出部１４から出力されたビットとデータ記憶部１１に記憶されているビット（基準となるデータのビット）とを順次比較し、比較した結果である比較データを比較データ記憶部１６のブロックに順次格納するようになっている。
【００２３】
詳細には、比較部１５は、入力された入力データのビットそれぞれと、データ記憶部１１に記憶されている基準となるデータのビットとを順次比較する。比較部１５は、比較した結果を比較データとして、比較データ記憶部１６の予め定めたブロックに記憶する。比較データ記憶部１６の複数のブロックはそれぞれリングバッファとして管理されており、割り当てられた記憶容量一杯に記憶させると、ブロックの先頭から上書きされて記憶され続ける。そして、比較部１５が誤りビットを検出すると、検出した誤りビットが基準となるデータでの位置から所定ビット数分記憶を続けた後、そのブロックへの記憶を終了する。すると、次のブロックが指定され、引き続き比較データが記憶される。このようにして、誤りビットの検出に応じて、各ブロックに比較データが記憶される。ここで、比較部１５は、誤りビットを１とし、誤りのないビットを０とした比較データを比較データ記憶部１６の各ブロックに記憶している。また、比較部１５は、ブロックへの記憶を終了するトリガとなる誤りビットを検出したとき、その誤りビットが基準となるデータでの位置（すなわちトリガ位置）を同期位置と共に、各ブロック毎に対応させて位置情報記憶部１７に記憶する。ここで、ビット誤り測定装置１０について説明するための図を図２に示す。
【００２４】
例えば、比較部１５は、入力データと基準となるデータとを順次比較して、比較データを順次比較データ記憶部１６の１つ目のブロックであるブロック１に記憶していく。なお、トリガ位置からの所定ビット数を２としている。ここで、比較部１５に入力された図２（Ａ）に示した入力データは、位置１のビットが誤りであるため、比較部１５は、図２（Ｂ）に示すように、位置１から所定ビット数の２ビット分後である位置３でブロック１への記憶を終了させると共に、位置１を位置情報記憶部１７にトリガ位置情報として記憶させる。続いて、比較部１５は、比較データを次のブロックであるブロック２に記憶していくが、比較部１５に入力された入力データは、位置６のビットが誤りであるため、比較部１５は、位置６を位置情報記憶部１７に記憶させる。ここで、位置８のビットは誤りビットであるが、位置６での誤りビット検出後に所定ビット数分記憶させることが優先され、ブロック２に記憶される。ここで、誤りビットは、下線で表している。なお、測定対象９に対して測定を複数回行う場合において、例えば、最初の測定でブロック１からブロック５までに比較データが記憶されたとき、次回の測定で、続きのブロック６から比較データが記憶される。
【００２５】
なお、比較部１５に入力された入力データの全てのビットに対応する情報ではなく、誤りビットのみ、または誤りビットおよびその周辺のビットのみについて、比較データ記憶部１６に記憶させるようにしてもよい。この場合、比較データ記憶部１６において少量のメモリ容量で実現することができる。
【００２６】
表示制御部１８は、複数のブロックそれぞれに格納された比較データから得られるビット列を表示機器１９に表示するようになっている。例えば、表示制御部１８は、図２（Ｂ）に示した比較データ記憶部１６のブロック１のデータと、ブロック１のデータに対応する位置にあるデータ記憶部１１のビットとに基づいて、実際に比較部１５に入力されたビット列を図２（Ｃ）の上段に示すように復元して表示機器１９に表示する。さらに、表示制御部１８は、図２（Ｂ）に示した比較データ記憶部１６のブロック２のデータと、ブロック２のデータに対応する位置にあるデータ記憶部１１のビットとに基づいて、実際に比較部１５に入力されたビット列を図２（Ｃ）の下段に示すように復元して表示機器１９に表示する。その際、位置情報記憶部１７にある、図２（Ｃ）の上段に示すビット列の位置１のビットと、下段に示すビット列の位置６のビットとの位置を合わせて表示する。
【００２７】
なお、比較部１５は、図２では、誤りビットの検出から所定の２ビット分後である位置でブロックへの記憶を終了させているが、この所定のビット数は任意に設定可能であり、０でもよい。また、比較部１５は、誤りビットを検出した場合の比較データを比較データ記憶部１６に格納しているが、誤りビットを検出した場合だけには限定されない。例えば、比較部１５は、所定の検出条件を満たすと判定したとき、比較データ記憶部１６への比較データの記憶を終了させるようにしてもよい。
【００２８】
なお、所定の検出条件は、例えば、特定パターンのあるビット配列を検出した場合、試験者等が操作部２０を介して比較部１５に指示した場合、一定の周期毎の場合、または、既知の通信プロトコルに準拠したデータの開始フラグを検出した場合などを含む。
【００２９】
また、表示制御部１８は、表示機器１９に表示しようとする比較データから得られるビット列や検出ビット列を、所定の配置条件に従った位置を基準にして表示するようになっている。ここで、基準位置に基づいてビット列をウィンドウ形式で表示機器１９に表示するときのイメージ図を図３に示す。図３では、１ブロック毎に３２個を超えた数のビットを表示ことが可能であることを示しており、３３ビット以降のビットを表示させたい場合には、スクロールバーで操作する。
【００３０】
例えば図３では、所定の検出条件を一定の周期毎とした結果、この周期内で受信したビット列が各ブロックに格納され表示されており、所定の配置条件を、各ブロックにおいて本当は１であったところが誤って０になっていた最初のビットの位置とし、表示制御部１８は、誤って０になっていたビットの基準位置に揃えて、実際に比較部１５に入力された復元したビット列を表示していることを示している。
【００３１】
さらに、表示制御部１８は、誤りビットや特定のビットパターンに色付けして表示するようにしてもよい。例えば、図３に示すように、本当は１であったところが誤って０になっていたビットを黄色、本当は０であったところが誤って１になっていたビットを赤色などに色付けして表示される。また、表示制御部１８は、所定の配置条件に従った位置にあるビットに色付けして表示するようにしてもよい。例えば、所定の配置条件が８ビットの特定のビットパターン「０１１１１１１０」であった場合には、ビットパターン「０１１１１１１０」の箇所が特定の色に色付けして表示される。図４にその例を示す。
【００３２】
ここで、本発明の実施の形態に係るビット誤り測定装置の動作について図面を参照しながら説明する。図５は、本発明の実施の形態に係る比較部の動作の一例を表したフローチャートである。
【００３３】
まず、比較データ記憶部１６のブロックを表すブロック番号が初期化される（Ｓ１１）。なお、ブロック番号を初期化したときには、初期化したブロック番号が指定される。また、データ記憶部１１から読み込んだ基準となるデータと、受信した入力データとの同期が取れたときには、同期検出部１４が比較部１５にその旨を通知する。
【００３４】
次に、比較部１５は、入力データとデータ記憶部１１に記憶されている基準となるデータと比較し、比較した結果を比較データとして、指定されているブロック番号のブロックに記憶させる（Ｓ１２）。
【００３５】
また、試験者等が操作部２０を介して比較部１５に終了指示を行っているか否かが判定され（Ｓ１３）、終了指示を行っている場合には、比較部１５の動作が終了し、終了指示を行っていない場合には、動作がステップＳ１４へ進む。
【００３６】
比較部１５は、入力データと基準となるデータと比較している際に、誤りビットの検出などの所定の検出条件を満たすか否かを判定し（Ｓ１４）、所定の検出条件を満たさない場合、動作がステップＳ１２へ戻る。
【００３７】
また、所定の検出条件を満たす場合、比較部１５は、所定の検出条件で検出されたときのトリガ位置から所定ビット数になるまで、指定されているブロック番号のブロックに、比較データを記憶し続けると共に、その検出条件となるデータでのトリガ位置を位置情報記憶部１７に記憶する（Ｓ１５）。
【００３８】
次に、トリガ位置を位置情報記憶部１７に記憶した後、次のブロックの有無が判定され（Ｓ１６）、次のブロックがある場合には次のブロックが指定され（Ｓ１７）、次のブロックがない場合には、比較部１５の動作が終了する。
【００３９】
図６は、本発明の実施の形態に係る表示制御部の動作の一例を表したフローチャートである。
【００４０】
まず、比較データ記憶部１６のブロックや位置情報記憶部１７に比較データが記録される動作が、終了したか否かが判定される（Ｓ２１）。比較データの記録が終了した場合、１番目のブロックが選択される。なお、１番目のブロックが選択された以降は、順に次のブロックが選択される（Ｓ２２）。
【００４１】
表示制御部１８は、図２（Ｃ）で説明したように、ブロックに記憶されたデータ、位置情報記憶部１７に記憶された情報、およびデータ記憶部１１のビットとに基づいて、実際に受信したビット列を復元する（Ｓ２３）。次に、ブロックに記憶された比較データに基づいて、復元したビット列のうち、誤りビットに色付けしていく（Ｓ２４）。
【００４２】
引き続き、表示制御部１８は、例えば、誤って０になっていたビットの基準位置等の配置条件で、復元したビット列を揃え、さらにこの配置条件に従った位置にあるビットに色付けして表示機器１９に表示する（Ｓ２５）。ブロックにある復元したビット列を表示した後、全てのブロックが選択したか否かが判定され（Ｓ２６）、全てのブロックが選択していない場合には、ステップＳ２２以降が繰返して実行される。
【００４３】
以上説明したように、本発明の実施の形態に係るビット誤り測定装置は、複数のブロックそれぞれに格納された比較データから得られるビット列を、誤りビットの検出などの所定の配置条件に従った位置を基準にして並べて表示機器１９に表示するため、誤りビットの前に特定のビットパターンが存在する度合いが高い場合や、特定のビットパターンの後に誤りビットが存在する度合いが高い場合などの見分けが容易にできるようになり、誤りビットが発生する要因を容易に解析することができる。
【００４４】
また、本発明の実施の形態に係るビット誤り測定装置は、複数のブロックそれぞれに格納された比較データから得られるビット列を、所定の配置条件に従った位置を基準にして並べて表示機器１９に表示するため、ビット列に含まれる検出ビット列が見やすくなり、誤りビットが発生する要因を容易に解析することができる。
【産業上の利用可能性】
【００４５】
以上のように、本発明は、誤りビットが発生する要因を容易に解析することができるという効果を有し、デジタル信号のビット誤り率を測定するビット誤り測定装置等として有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態に係るビット誤り測定装置の構成図
【図２】本発明の実施の形態に係るビット誤り測定装置について詳細に説明するための図
【図３】ウィンドウ形式でビット列を表示するときのイメージ図
【図４】特定のビットパターン「０１１１１１１０」を特定の色に色付けして表示するときのイメージ図
【図５】本発明の実施の形態に係る比較部の動作の一例を表したフローチャート
【図６】本発明の実施の形態に係る表示制御部の動作の一例を表したフローチャート
【符号の説明】
【００４７】
９  測定対象
１０  ビット誤り測定装置
１１  データ記憶部
１２  信号送信部
１３  信号受信部
１４  同期検出部
１５  比較部
１６  比較データ記憶部
１７  位置情報記憶部
１８  表示制御部
１９  表示機器
２０  操作部
【図１】
0004468322.tif 000002
【図２】
0004468322.tif 000003
【図３】
0004468322.tif 000004
【図４】
0004468322.tif 000005
【図５】
0004468322.tif 000006
【図６】
0004468322.tif 000007