(57)【特許請求の範囲】
【請求項１】
スター結線された励磁コイルの通電を制御する通電タイミング制御用スイッチ素子と電流量制御用スイッチ素子とを含むブリッジ出力回路と、前記励磁コイルのフローティング相の誘起電圧を検出し検出信号を生成する検出回路と、前記検出信号に基づき前記通電タイミング制御用スイッチ素子と前記電流量制御用スイッチ素子への制御信号を生成する制御回路とを具備したＰＷＭ制御方式のブラシレスモータ駆動回路において、前記検出回路は、前記励磁コイルの一端側端子電位と中点電位である他端側端子電位とをサンプリングするトランスファゲートと、非サンプリング時に直前のサンプリング電圧をホールドするコンデンサと、前記サンプリング電圧およびホールド電圧を前記一端側端子電位と前記他端側端子電位とで比較し、前記検出信号を生成する比較器とを含み、前記ＰＷＭ制御の信号に同期して前記サンプリングをすることを特徴とするブラシレスモータ駆動回路。
【請求項２】
前記検出回路が、前記検出信号の１／２周期をカウントするπ計数器と、このπ計数器のカウント値に基づき、前記誘起電圧の発生期間のうちフローティング開始直後のフライバック電圧の発生期間を少なくとも含む所定期間、前記サンプリングを停止するマスク信号および通電タイミングを設定するための通電タイミング信号を生成するマスク信号・通電タイミング信号発生回路とを有し、前記ＰＷＭ制御の信号と前記マスク信号とで論理処理した信号で前記サンプリングを行うことを特徴とする請求項１記載のブラシレスモータ駆動回路。
【請求項３】
前記所定期間が、前記検出信号の１／２周期の８分の１であることを特徴とする請求項２記載のブラシレスモータ駆動回路。
【請求項４】
前記所定期間が、前記検出信号の周期に基づき、前記検出信号が生成された相の次の相に指定されることを特徴とする請求項３記載のブラシレスモータ駆動回路。
【請求項５】
前記励磁コイルが３相からなることを特徴とする請求項４記載のブラシレスモータ駆動回路。
【請求項６】
前記マスク信号・通電タイミング信号発生回路が、前記π計数器のカウント値に基づきπ／８ラディアンを演算し、前記所定期間を設定するための信号を生成するπ／８演算回路と、前記π計数器のカウント値に基づきπ／２ラディアンを演算し、位相シフト信号および前記通電タイミング信号を生成するπ／２演算回路と、前記π／８演算回路からの信号を前記π／２演算回路からの信号により前記検出信号の立ち下がりおよび立ち上がりからπ／２ラディアンだけ位相シフトしたマスク信号を生成する位相シフト回路とを有することを特徴とする請求項５記載のブラシレスモータ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路からなるモータ駆動回路に関し、特に、ブラシレスモータの回転中に励磁コイルの端子が電源電位および接地電位から開放されたときのその励磁コイル（以下、フローティング相という）の誘起電圧を検出することにより回転子の位置を検出して相励磁タイミングを制御し、ＰＷＭ方式（Pulse Width Modulation）の電流量制御によりモータを回転制御するブラシレスモータ駆動回路に関する。
【０００２】
【従来の技術】
従来のモータ駆動用半導体集積回路１００は、図５に示すように、例えば、ハードディスクのスピンドルモータとして一方向に角速度が一定に制御されて駆動されるスター結線３相ブラシレスモータ１と、モータ１の期待回転周波数と同じ周波数の基本クロックＣＬＫを生成する基準発振器２と、直流電源ＶDDと、接地端子とが接続されて使用される。モータ１の励磁コイル３，４，５は、Ｕ相，Ｖ相，Ｗ相としてスター結線されており、一端側がＵ相端子Ｕ，Ｖ相端子Ｖ，Ｗ相端子Ｗに接続され、他端側が中点として共通接続されて中点端子Ｃに接続されている。
【０００３】
半導体集積回路１００は、ＰＷＭ制御により電流量が制御された相励磁のための電流を所定のタイミングで励磁コイル３，４，５に供給するブリッジ出力回路６と、励磁コイル３，４，５のフローティング相に発生する誘起電圧を検出し、検出信号を生成する検出回路７と、基準発振器２からの基本クロックＣＬＫおよび検出回路７からの検出信号に基づいて、ブリッジ出力回路６に対して通電タイミング制御およびＰＷＭ制御を行う制御回路８とを具備している。
【０００４】
ブリッジ出力回路６は、各励磁コイル３，４，５への通電タイミングを制御するＰチャネル型のＭＯＳトランジスタＱ１，Ｑ２，Ｑ３と、各励磁コイル３，４，５への電流量を所定のタイミングでＰＷＭ制御するＮチャネル型のＭＯＳトランジスタＱ４，Ｑ５，Ｑ６とを有している。ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートには通電タイミング制御信号が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートには電流量制御信号が制御回路８からそれぞれ供給される。トランジスタＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６はそれぞれ直列接続されており、トランジスタＱ１，Ｑ２，Ｑ３のソース及びトランジスタＱ４，Ｑ５，Ｑ６のソースはそれぞれ共通接続されており、電源端子ＶDDと接地間に接続される。トランジスタＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６の接続点はモータ１の端子Ｕ，Ｖ，Ｗにそれぞれ接続される。
【０００５】
検出回路７は、コンデンサおよび抵抗からなる積分回路９，１０，１１，１２と、比較器１３，１４，１５とを有している。積分回路９，１０，１１，１２は、入力側が端子Ｕ，Ｖ，Ｗ，Ｃにそれぞれ接続され、端子Ｕ，Ｖ，Ｗ，Ｃの電位をフィルタリングする。比較器１３，１４，１５は、非反転入力側が積分回路９，１０，１１の出力側に、および、反転入力側が積分回路１２の出力側にそれぞれ接続されており、積分回路１２の出力に対して積分回路９，１０，１１の出力を比較し、検出信号Ｐ１，Ｐ２，Ｐ３を生成する。
【０００６】
制御回路８は、基準発振器２から基本クロックＣＬＫが、および、検出回路７から検出信号Ｐ１，Ｐ２，Ｐ３が供給され、各励磁コイル３，４，５への通電タイミングを設定するとともに、ＰＷＭ信号を生成して、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに出力する通電タイミング制御信号およびＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートに出力する電流量制御信号を生成する。
【０００７】
以上の構成の半導体集積回路１００をモータ１に接続した場合の動作を図６および図７を併用して説明する。各励磁コイル３，４，５への通電タイミングおよび電流量の制御は後述するが、制御回路８で通電タイミングが図６（ａ）に示すように設定され、ＰＷＭ信号が生成されると、制御回路８からＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに通電タイミング制御信号が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートに電流量制御信号が供給され、図６（ｂ）に示す順に、トランジスタＱ１，Ｑ２，Ｑ３がオン制御されるとともに，トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御され、モータ１は、３相のうちハイサイドに接続される相とロウサイドに接続される相との２相ずつ、図６（ａ）に示す相の順に、電流が流れ励磁されて回転子が回転し、その電流方向は端子ＵからＶ、ＵからＷ、ＶからＷ、ＶからＵ、ＷからＵ、ＷからＶの順で切り替わる６状態を繰り返す。このときの端子Ｕ，Ｖ，Ｗ，Ｃの電位波形は、図６（ｃ）に示すようになる。
【０００８】
モータ１の各励磁コイル３，４，５への通電タイミングは以下のように制御される。端子Ｕ，Ｖ，Ｗ，Ｃの電位を積分回路９，１０，１１，１２を介して比較器１３，１４，１５で端子Ｕ，Ｖ，Ｗの電位と端子Ｃの電位とをそれぞれ比較し、検出信号Ｐ１，Ｐ２，Ｐ３として図６（ｄ）に示す波形の信号を制御回路８に供給する。例えば、検出信号Ｐ２の波形は、図６（ｃ）に示す端子Ｖの波形と端子Ｃの波形との合成波形で、端子Ｖの電位＞端子Ｃの電位のとき“Ｈ（ハイ）”レベル、および、端子Ｖの電位＜端子Ｃの電位のとき“Ｌ（ロウ）”レベルとなる。検出信号Ｐ１，Ｐ２，Ｐ３が制御回路８に供給されると、制御回路８にて検出信号Ｐ１，Ｐ２，Ｐ３により通電タイミングが設定され、図６（ｂ）に示すタイミングで、トランジスＱ１，Ｑ２，Ｑ３がオン制御されるとともに、トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御される。
【０００９】
一方、モータ１の各励磁コイル３，４，５への電流量は以下のように制御される。基準発振器２からモータ１の期待回転周波数と同じ周波数の基本クロックＣＬＫが制御回路８に供給されると、検出回路７からの検出信号Ｐ１と基本クロックＣＬＫとの位相差に基づいて、モータ１の回転数が上記期待回転周波数となるように電流制御するＰＷＭ信号が生成され、このＰＷＭ信号によりＵ相，Ｖ相，Ｗ相の各相を上記で設定された通電タイミングに基づき、図６（ｂ）に示すタイミングでＰＷＭ制御する電流量制御信号が生成され、トランジスタＱ４，Ｑ５，Ｑ６のゲートに供給され、トランジスＱ１，Ｑ２，Ｑ３のオン制御のタイミングとの組合せで端子Ｕ，Ｖ，Ｗに図６（ｃ）に示すＰＷＭ出力が得られ、モータ１は、上述の６状態の順に繰り返し電流の方向が切り替わり回転する。
【００１０】
以上のようにして、基準発振器２からの基本クロックＣＬＫと検出回路７からの検出信号Ｐ１の周波数が一致するように、検出信号Ｐ１と基本クロックＣＬＫとの位相差に基づいてＰＷＭ信号のデューティを決定することでトランジスタＱ４，Ｑ５，Ｑ６のオンデューティを制御してモータ１に流れる電流量を制御することで、モータ１を角速度一定に定速制御する。尚、図６（ｃ）中のＰＷＭ波形は実際は高周波発振状態で、例えば、図５（ｅ）中のＰ１が３００Ｈｚ程度に対し、ＰＷＭ波形は１００ｋＨｚ程度の周波数である。
【００１１】
【発明が解決しようとする課題】
ところで、図６（ｃ）に示すように、端子Ｕ，Ｖ，Ｗの波形において、フローティング相の誘起電圧波形は、フローティング相への切替わり直後はフライバック電圧による波形となり、この電圧成分を積分回路９，１０，１１でフィルタリングすることにより減衰させてから比較器１３，１４，１５に供給している。この減衰が、例えば、積分回路１０の出力信号波形を図６（ｅ）に示すように、不十分であると、図６（ｆ）に示すような検出信号Ｐ２’になり、位置検出を誤検出する虞がある。また、図６（ｃ）に示す端子Ｕ，Ｖ，Ｗの波形において、フローティング相の誘起電圧波形は、例えば、○印で示した拡大位置を図７（ａ）に拡大して示すように、ＰＷＭ信号による高周波成分が重畳されており、積分回路９，１０，１１でフィルタリングして図７（ｂ）に示すように高周波成分を減衰させてから比較器１３，１４，１５に供給している。この減衰が不十分であると、図７（ｃ）に示す位置検出誤差ｔ１が大きくなる。従って、検出回路７からの検出信号を精度よく出力するには、フライバック電圧成分およびＰＷＭ信号による高周波成分をできるだけ減衰させる必要がある。そのための時定数を有する積分回路を半導体集積回路内に設計しようとすると、非現実的な素子面積が必要となり、積分回路を外付け回路としなければならないという問題がある。
例えば、積分回路の時定数１００μＳＥＣを実現するには、コンデンサ容量Ｃ＝５ｐＦとすると、抵抗Ｒ＝２０ＭΩが必要となり、半導体集積回路内に設計するのは非現実的である。
本発明は上記問題点に鑑み、積分回路を外付けする必要のない半導体集積回路からなるブラシレスモータ駆動回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
（１）本発明のブラシレスモータ駆動回路は、励磁コイルのフローティング相の誘起電圧を検出することにより回転子の位置検出を行うＰＷＭ制御方式のブラシレスモータ駆動回路において、前記ＰＷＭ制御のオン信号に同期して前記誘起電圧をサンプリングするとともに非サンプリング時に直前のサンプリング電圧をホールドして前記誘起電圧を検出することを特徴とする。上記構成のブラシレスモータ駆動回路では、ＰＷＭ信号による高周波成分を含まない誘起電圧により位置検出が可能となり、時定数の大きな積分回路を必要としない。
（２）本発明のブラシレスモータ駆動回路は、上記（１）において、前記誘起電圧の発生期間のうちフローティング開始直後のフライバック電圧の発生期間を少なくとも含む所定期間は前記サンプリングを停止することを特徴とする。これにより、フローティング相への切替わり直後のフライバック電圧を含まない誘起電圧により位置検出が可能となり、時定数の大きな積分回路を必要としない。
（３）本発明のブラシレスモータ駆動回路は、上記（２）において、前記所定期間は、前記誘起電圧の検出周期に基づき指定されることを特徴とする。
（４）本発明のブラシレスモータ駆動回路は、スター結線された励磁コイルの通電を制御する通電タイミング制御用スイッチ素子と電流量制御用スイッチ素子とを含むブリッジ出力回路と、前記励磁コイルのフローティング相の誘起電圧を検出し検出信号を生成する検出回路と、前記検出信号に基づき前記通電タイミング制御用スイッチ素子と前記電流量制御用スイッチ素子への制御信号を生成する制御回路とを具備したＰＷＭ制御方式のブラシレスモータ駆動回路において、前記検出回路は、前記励磁コイルの一端側端子電位と中点電位である他端側端子電位とをサンプリングするトランスファゲートと、非サンプリング時に直前のサンプリング電圧をホールドするコンデンサと、前記サンプリング電圧およびホールド電圧を前記一端側端子電位と前記他端側端子電位とで比較し、前記検出信号を生成する比較器とを含み、前記ＰＷＭ制御の信号に同期して前記サンプリングをすることを特徴とする。
（５）本発明のブラシレスモータ駆動回路は、上記（４）において、前記検出回路が、前記検出信号の１／２周期をカウントするπ計数器と、このπ計数器のカウント値に基づき、前記誘起電圧の発生期間のうちフローティング開始直後のフライバック電圧の発生期間を少なくとも含む所定期間、前記サンプリングを停止するマスク信号および通電タイミングを設定するための通電タイミング信号を生成するマスク信号・通電タイミング信号発生回路とを有し、前記ＰＷＭ制御の信号と前記マスク信号とで論理処理した信号で前記サンプリングを行うことを特徴とする。
（６）本発明のブラシレスモータ駆動回路は、上記（５）において、前記所定期間が、前記検出信号の１／２周期の８分の１であることを特徴とする。
（７）本発明のブラシレスモータ駆動回路は、上記（６）において、前記所定期間が、前記検出信号の周期に基づき、前記検出信号が生成された相の次の相に指定されることを特徴とする。
（８）本発明のブラシレスモータ駆動回路は、上記（７）において、前記励磁コイルが３相からなることを特徴とする。
（９）本発明のブラシレスモータ駆動回路は、上記（８）において、前記マスク信号・通電タイミング信号発生回路が、前記π計数器のカウント値に基づきπ／８ラディアンを演算し、前記所定期間を設定するための信号を生成するπ／８演算回路と、前記π計数器のカウント値に基づきπ／２ラディアンを演算し、位相シフト信号および前記通電タイミング信号を生成するπ／２演算回路と、前記π／８演算回路からの信号を前記π／２演算回路からの信号により前記検出信号の立ち下がりおよび立ち上がりからπ／２ラディアンだけ位相シフトしたマスク信号を生成する位相シフト回路とを有することを特徴とする。
【００１３】
【発明の実施の形態】
以下、この発明の一実施例について図１乃至図４を参照して説明する。図１において、２００はモータ駆動用半導体集積回路で、例えば、ハードディスクのスピンドルモータとして一方向に角速度が一定に制御されて駆動されるスター結線３相ブラシレスモータ１と、モータ１の期待回転周波数と同じ周波数の基本クロックＣＬＫを生成する基準発振器２と、直流電源ＶDDと、接地端子とが接続されて使用される。モータ１の励磁コイル３，４，５は、Ｕ相，Ｖ相，Ｗ相としてスター結線されており、一端側がＵ相端子Ｕ，Ｖ相端子Ｖ，Ｗ相端子Ｗに接続され、他端側が中点として共通接続されて中点端子Ｃに接続されている。
【００１４】
半導体集積回路２００は、ＰＷＭ制御により電流量が制御された相励磁のための電流を所定のタイミングで励磁コイル３，４，５に供給するブリッジ出力回路２６と、励磁コイル３，４，５のフローティング相に発生する誘起電圧を検出し、検出信号を生成する検出回路２７と、基準発振器２からの基本クロックＣＬＫおよび検出回路２７内の検出信号に基づいて、ブリッジ出力回路２６に対して通電タイミング制御およびＰＷＭ制御を行う制御回路２８とを具備している。
【００１５】
ブリッジ出力回路２６は、各励磁コイル３，４，５への通電タイミングを制御するスイッチ素子としてのＰチャネル型のＭＯＳトランジスタＱ１，Ｑ２，Ｑ３と、各励磁コイル３，４，５への電流量を所定のタイミングでＰＷＭ制御するスイッチ素子としてのＮチャネル型のＭＯＳトランジスタＱ４，Ｑ５，Ｑ６とを有している。ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートには通電タイミング制御信号が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートには電流量制御信号が制御回路２８からそれぞれ供給される。トランジスタＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６はそれぞれ直列接続されており、トランジスタＱ１，Ｑ２，Ｑ３のソース及びトランジスタＱ４，Ｑ５，Ｑ６のソースはそれぞれ共通接続されており、電源端子ＶDDと接地間に接続される。トランジスタＱ１とＱ４，Ｑ２とＱ５，及びＱ３とＱ６の接続点はモータ１の端子Ｕ，Ｖ，Ｗにそれぞれ接続される。
【００１６】
検出回路２７は、トランスファゲート３６，３７，３８，３９と、コンデンサ４０，４１，４２，４３と、比較器３３，３４，３５と、π計数器４４，４５，４６と、マスク信号・通電タイミング信号発生回路４７と、論理回路４８とを有している。トランスファゲート３６，３７，３８，３９は、入力側が端子Ｕ，Ｖ，Ｗ，Ｃにそれぞれ接続されており、ゲートに論理回路４８からサンプリング制御信号が供給され、各端子Ｕ，Ｖ，Ｗの電位と励磁コイルの中点端子Ｃの電位とをサンプリングする。コンデンサ４０，４１，４２，４３は、トランスファゲート３６，３７，３８，３９の出力側と接地間にそれぞれ接続されており、非サンプリング時に直前のサンプリング電圧をホールドする。比較器３３，３４，３５は、非反転入力側がトランスファゲート３６，３７，３８の出力側に、および、反転入力側がトランスファゲート３９の出力側にそれぞれ接続されており、サンプリング電圧およびホールド電圧を端子Ｕ，Ｖ，Ｗの電位と中点端子Ｃの電位とで比較し、検出信号Ｐ１，Ｐ２，Ｐ３を生成する。π計数器４４，４５，４６は、比較器３３，３４，３５から検出信号Ｐ１，Ｐ２，Ｐ３が供給され、この検出信号Ｐ１，Ｐ２，Ｐ３の１／２周期（πラディアン）をそれぞれ、“Ｈ（ハイ）”レベルおよび“Ｌ（ロウ）”レベルでカウントする。マスク信号・通電タイミング信号発生回路４７は、π計数器４４，４５，４６からカウント値が供給され、検出信号Ｐ１，Ｐ２，Ｐ３の “Ｈ（ハイ）”レベルでのカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ相のハイサイド通電からのフローティング相、および、“Ｌ（ロウ）”レベルでのカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ相のロウサイド通電からのフローティング相への切替わり直後のフライバック電圧の検出をマスクするためのＶ，Ｗ，Ｕ相マスク信号および制御回路２８へ供給する通電タイミング信号を生成する。論理回路４８は、マスク信号・通電タイミング信号発生回路４７からＵ，Ｖ，Ｗ相マスク信号が、および、制御回路２８からＰＷＭ信号が供給され、このＵ，Ｖ，Ｗ相マスク信号とＰＷＭ信号とを論理処理してトランスファゲート３６，３７，３８，３９にサンプリング制御信号を供給する。
【００１７】
論理回路４８は、３入力ＡＮＤ回路４９と、２入力ＡＮＤ回路５０，５１，５２，５３とを有している。３入力ＡＮＤ回路４９は、マスク信号・通電タイミング信号発生回路４７からＵ，Ｖ，Ｗ相マスク信号が供給され、Ｕ，Ｖ，Ｗ相マスク信号の論理積信号を生成する。２入力ＡＮＤ回路５０，５１，５２は、一方の入力側に制御回路２８からＰＷＭ信号が、および、他方の入力側にマスク信号・通電タイミング信号発生回路４７からＵ，Ｖ，Ｗ相マスク信号が供給され、両入力の論理積信号を生成する。２入力ＡＮＤ回路５３は、一方の入力側に制御回路２８からＰＷＭ信号が、および、他方の入力側に３入力ＡＮＤ回路４９から論理積信号が供給され、両入力の論理積信号を生成する。２入力ＡＮＤ回路５０，５１，５２，５３からの論理積信号は、トランスファゲート３６，３７，３８，３９のゲートにサンプリング制御信号として供給される。
【００１８】
マスク信号・通電タイミング信号発生回路４７は、図２に示すように、π／８演算回路５４，５５，５６と、π／２演算回路５７，５８，５９と、位相シフト回路６０，６１，６２とを有している。π／８演算回路５４，５５，５６は、π計数器４４，４５，４６からカウント値がそれぞれ供給され、このカウント値に基づきπ／８ラディアンを演算し、相切り替え直後のフライバック電圧の検出をマスクする期間を設定するための信号を生成する。π／２演算回路５７，５８，５９は、同じく、π計数器４４，４５，４６からカウント値がそれぞれ供給され、このカウント値に基づきπ／２ラディアンを演算し、π／８演算回路５４，５５，５６からの信号を検出信号Ｐ１，Ｐ２，Ｐ３の波形の立ち下がりと立ち上がり時点からπ／２ラディアンだけ位相シフトさせるための位相シフト信号、および、制御回路２８での通電タイミングを設定するための通電タイミング信号を生成する。位相シフト回路６０，６１，６２は、π／２演算回路５７，５８，５９から位相シフト信号が、および、π／８演算回路５４，５５，５６からマスクする期間を設定するための信号が供給され、検出信号Ｐ１，Ｐ２，Ｐ３の“Ｈ（ハイ）”レベルでのカウント値に基づき検出信号Ｐ１，Ｐ２，Ｐ３の立ち下がりから、および“Ｌ（ロウ）”レベルでのカウント値に基づき検出信号Ｐ１，Ｐ２，Ｐ３の立ち上がりからπ／２ラディアンだけ位相シフトして、すなわち、“Ｈ（ハイ）”レベルでのカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ相のハイサイド通電からのフローティング相、および、“Ｌ（ロウ）”レベルでのカウント値に基づき、検出信号Ｐ１，Ｐ２，Ｐ３が生成されたＵ，Ｖ，Ｗ相の次の相であるＶ，Ｗ，Ｕ相のロウサイド通電からのフローティング相への切替わり直後から、検出信号Ｐ１，Ｐ２，Ｐ３の１／１６周期（π／８ラディアン）分のみ“Ｌ（ロウ）”レベルのＶ，Ｗ，Ｕ相マスク信号をそれぞれ生成する。位相シフト回路６０，６１，６２からのＶ，Ｗ，Ｕ相マスク信号は、３入力ＡＮＤ回路４９と２入力ＡＮＤ回路５１，５２，５０の他方の入力側とに供給される。
【００１９】
制御回路２８は、基準発振器２から基本クロックＣＬＫが、および、検出回路２７から通電タイミング信号が供給され、各励磁コイル３，４，５への通電タイミングを設定し、ＰＷＭ信号、通電タイミング制御信号および電流量制御信号を生成する。制御回路２８からＰＷＭ信号が論理回路４８に、通電タイミング制御信号がＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに、および、電流量制御信号がＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートに供給される。
【００２０】
以上の構成の半導体集積回路２００をモータ１に接続した場合の動作を図３および図４を併用して説明する。各励磁コイル３，４，５への通電タイミングおよび電流量の制御は後述するが、制御回路２８で通電タイミングが図３（ａ）に示すように設定され、ＰＷＭ信号が生成されると、制御回路２８からＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに通電タイミング制御信号が、および、ＭＯＳトランジスタＱ４，Ｑ５，Ｑ６のゲートに電流量制御信号が供給され、図３（ｂ）に示す順に、トランジスタＱ１，Ｑ２，Ｑ３がオン制御されるとともに，トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御され、モータ１は、３相のうちハイサイドに接続される相とロウサイドに接続される相との２相ずつ、図３（ａ）に示す相の順に、電流が流れ励磁されて回転子が回転し、その電流方向は端子ＵからＶ、ＵからＷ、ＶからＷ、ＶからＵ、ＷからＵ、ＷからＶの順で切り替わる６状態を繰り返す。このときの端子Ｕ，Ｖ，Ｗの電位波形は、図３（ｃ）に示すようになる。
【００２１】
モータ１の各励磁コイル３，４，５への通電タイミングは以下のように制御される。上述の動作において、論理回路４８からトランスファゲート３６，３７，３８，３９に、後述するように、サンプリング制御信号のオン信号が供給されると、トランスファゲート３６，３７，３８，３９はオン制御され、端子Ｕ，Ｖ，Ｗ，Ｃの電位をサンプリングするとともに、コンデンサ４０，４１，４２，４３はトランスファゲート３６，３７，３８，３９がオフ制御されている非サンプリング期間はサンプリングされた直前の端子Ｕ，Ｖ，Ｗ，Ｃの電位を保持する。トランスファゲート３６，３７，３８，３９のサンプリング電圧およびコンデンサ４０，４１，４２，４３の保持電位は比較器３３，３４，３５に供給され、比較器３３，３４，３５で端子Ｕ，Ｖ，Ｗの電位と端子Ｃの電位とを比較し、検出信号Ｐ１，Ｐ２，Ｐ３として図３（ｄ）に示す波形の信号をπ計数器４４，４５，４６に供給する。例えば、検出信号Ｐ２の波形は、図３（ｃ）に示す端子Ｖの波形と端子Ｃの波形との合成波形で、端子Ｖの電位＞端子Ｃの電位のとき“Ｈ（ハイ）”レベル、および、端子Ｖの電位＜端子Ｃの電位のとき“Ｌ（ロウ）”レベルとなる。検出信号Ｐ１，Ｐ２，Ｐ３がπ計数器４４，４５，４６に供給されると、π計数器４４，４５，４６で検出信号Ｐ１，Ｐ２，Ｐ３の１／２周期（πラディアン）が１／２周期ごと、すなわち、“Ｈ（ハイ）”レベルおよび“Ｌ（ロウ）”レベルのそれぞれの期間ごとにカウントされ、このカウント値がマスク信号・通電タイミング信号発生回路４７に供給される。このカウント値がマスク信号・通電タイミング信号発生回路４７に供給されると、マスク信号・通電タイミング信号発生回路４７を構成するπ／２演算回路５７，５８，５９でπ／２ラディアンが演算されて通電タイミング信号が生成され、この通電タイミング信号が制御回路２８に供給される。この通電タイミング信号が制御回路２８に供給されると、制御回路２８で通電タイミングが設定され、図３（ｂ）に示すタイミングで、トランジスＱ１，Ｑ２，Ｑ３がオン制御されるとともに、トランジスタＱ４，Ｑ５，Ｑ６がＰＷＭ制御される。
【００２２】
一方、モータ１の各励磁コイル３，４，５への電流量は以下のように制御される。基準発振器２からモータ１の期待回転周波数と同じ周波数の基本クロックＣＬＫが制御回路２８に供給されると、検出信号Ｐ１と基本クロックＣＬＫとの位相差に基づいて、モータ１の回転数が上記期待回転周波数となるように電流制御するＰＷＭ信号が生成され、このＰＷＭ信号によりＵ相，Ｖ相，Ｗ相の各相を上記で設定された通電タイミングに基づき、図３（ｂ）に示すタイミングでＰＷＭ制御する電流量制御信号が生成され、トランジスタＱ４，Ｑ５，Ｑ６のゲートに供給され、トランジスＱ１，Ｑ２，Ｑ３のオン制御のタイミングとの組合せで端子Ｕ，Ｖ，Ｗに図３（ｃ）に示すＰＷＭ出力が得られ、モータ１は、上述の６状態の順に繰り返し電流の方向が切り替わり回転する。
【００２３】
論理回路４８からトランスファゲート３６，３７，３８，３９へのサンプリング制御信号は以下のように制御される。例えば、Ｖ相がフローティング相→ハイサイド通電相→フローティング相と切替わったときに比較器３４から出力される検出信号Ｐ２、すなわち、検出信号Ｐ２の１／２周期のうち、“Ｈ（ハイ）”レベルの期間がπ計数器４５でカウントされると、このカウント値がマスク信号・通電タイミング信号発生回路４７に供給され、マスク信号・通電タイミング信号発生回路４７のπ／８演算回路５５およびπ／２演算回路５８でπ／８およびπ／２がそれぞれ演算され、位相シフト回路６１から、図３（ｅ）に示すように、検出信号Ｐ２のＨ（ハイ）”レベルの立ち下がり時点からπ／２ラディアン遅れた時点、すなわち、Ｗ相がハイサイド通電相からフローティング相に切替わる時点から検出信号Ｐ２の１／１６周期（π／８ラディアン）分のみ“Ｌ（ロウ）”レベルのＷ相マスク信号を論理回路４８に供給する。次に、Ｖ相がフローティング相→ロウサイド通電相→フローティング相と切替わったときに比較器３４から出力される検出信号Ｐ２、すなわち、検出信号Ｐ２の１／２周期のうち、“Ｌ（ロウ）”レベルの期間がπ計数器４５でカウントされると、このカウント値がマスク信号・通電タイミング信号発生回路４７に供給され、同様に、マスク信号・通電タイミング信号発生回路４７から検出信号Ｐ２の“Ｌ（ロウ）”レベルの立ち上がり時点からπ／２ラディアン遅れた時点、すなわち、Ｗ相がロウサイド通電相からフローティング相に切替わる時点から検出信号Ｐ２の１／１６周期（π／８ラディアン）分のみ“Ｌ（ロウ）”レベルのＷ相マスク信号を論理回路４８に供給する。同様に、図３（ｅ）に示すように、検出信号Ｐ１に基づいてＶ相マスク信号を、および、検出信号Ｐ３に基づいてＵ相マスク信号をマスク信号・通電タイミング信号発生回路４７から論理回路４８に供給する。論理回路４８にＵ，Ｖ，Ｗ相マスク信号が供給されると、Ｕ，Ｖ，Ｗ相マスク信号は論理回路４８内の３入力ＡＮＤ回路４９に供給されるとともに、２入力ＡＮＤ回路５０，５１，５２の他方の入力側にそれぞれ供給され、３入力ＡＮＤ回路４９からの出力であるＵ，Ｖ，Ｗ相マスク信号の論理積信号は２入力ＡＮＤ回路５３に供給される。一方、制御回路２８からＰＷＭ信号が２入力ＡＮＤ回路５０，５１，５２，５３の一方の入力側にそれぞれ供給される。２入力ＡＮＤ回路５０，５１，５２，５３の出力であるマスク信号とＰＷＭ信号の論理積信号がサンプリング制御信号として、トランスファゲート３６，３７，３８，３９のゲートに供給される。トランスファゲート３６，３７，３８，３９にサンプリング制御信号が供給されると、マスク信号が、図３（ｅ）に示す“Ｌ（ロウ）”レベルの期間、トランスファゲート３６，３７，３８，３９はオフ制御されて、図３（ｃ）に示す端子波形のうち、フライバック電圧成分はサンプリングされないため、検出信号Ｐ１，Ｐ２，Ｐ３は、図６（ｆ）のような波形にはならず、また、ＰＷＭ信号がオフ信号の期間も、トランスファゲート３６，３７，３８，３９はオフ制御されて、例えば、図４（ａ）に図３（ｃ）の丸印で示した拡大位置を拡大して示す端子Ｖの波形���重畳されているＰＷＭによる高周波成分は、図４（ｂ）に示すように、サンプリングされないため、図４（ｃ）に示すように、検出信号Ｐ２の立ち上がり位置の誤差ｔ２が図７（ｃ）に示す誤差ｔ１より小さく、図３（ｄ）に示す検出信号Ｐ１，Ｐ２，Ｐ３は、精度よく回転子の位置を検出することができる。
【００２４】
以上のようにして、基準発振器２からの基本クロックＣＬＫと検出回路２７からの検出信号Ｐ１の周波数が一致するように、検出信号Ｐ１と基本クロックＣＬＫとの位相差に基づいてＰＷＭ信号のデューティを決定することでトランジスタＱ４，Ｑ５，Ｑ６のオンデューティを制御してモータ１に流れる電流量を制御することで、モータ１を角速度一定に定速制御する。従来の半導体集積回路１００では、検出信号を精度よく出力するには、非現実的な素子面積が必要となり、積分回路を外付け回路としなければならず、また、位置検出精度をある程度落として積分回路を半導体集積回路内に内臓する場合でも、素子面積をかなり大きくする必要があったが、半導体集積回路２００では、比較器３３，３４，３５に供給される端子Ｕ，Ｖ，Ｗ，Ｃの電位は、フローティング相への切替わり直後のフライバック電圧、および、ＰＷＭ信号による高周波成分を含まないため、積分回路によるフィルタリングが不要で、従って、コンデンサ４０，４１，４２，４３の容量はトランスファゲート３６，３７，３８，３９がオフ期間に直前の端子Ｕ，Ｖ，Ｗ，Ｃの電位を保持できるのに必要な大きさであれば、検出信号Ｐ１，Ｐ２，Ｐ３を高精度に生成でき、例えば、３〜５ｐＦと小さくでき、半導体集積回路に内臓しても、素子面積をあまり大きくする必要がない。
【００２５】
尚、上記実施例では、一方向に角速度が一定に制御されて駆動されるスター結線３相ブラシレスモータが接続される半導体集積回路で説明しているが、この実施例に限定されることはない。請求項１乃至請求項７の発明の実施例として、４相以上のブラシレスモータが接続される半導体集積回路であってもよい。また、請求項１乃至請求項３の発明の実施例として、スター結線の励磁コイルではなく３相デルタ結線のように励磁コイルの一端側が他相の励磁コイルの他端側に接続された励磁コイルを有するブラシレスモータが接続される半導体集積回路であってもよい。また、請求項１乃至請求項９の発明の実施例として、周速度が一定、または、正逆両方向回転のブラシレスモータが接続される半導体集積回路であってもよい。
【００２６】
【発明の効果】
以上のように、この発明のブラシレスモータ駆動回路は、ブラシレスモータの励磁コイルのフローティング相に発生する誘起電圧を検出して回転子の位置検出をするとき、励磁コイルの端子Ｕ，Ｖ，Ｗの電位と中点端子Ｃの電位とをトランスファゲートでＰＷＭ制御のオン信号に同期してサンプリングするとともに、フローティング相への切替わり直後の所定期間は、サンプリングを停止し、サンプリング電圧をコンデンサに保持しながら比較器で比較するので、フローティング相への切替わり直後のフライバック電圧成分およびＰＷＭ信号による高周波成分を含まない誘起電圧により位置検出が可能となり、外付けの積分回路を使わずに、また、素子面積をあまり大きくせずに、高精度の位置検出が可能となる。
【図面の簡単な説明】
【図１】  本発明の一実施例のモータ駆動用半導体集積回路のブロック図。
【図２】  図１に示す半導体集積回路に使用されるマスク信号・通電タイミング信号発生回路のブロック図。
【図３】  図１に示す半導体集積回路の動作を説明するためのタイムチャート。
【図４】  図３の一部拡大を含むタイムチャート。
【図５】  従来のモータ駆動用半導体集積回路のブロック図。
【図６】  図５の半導体集積回路の動作を説明するためのタイムチャート。
【図７】  図６の一部拡大を含むタイムチャート。
【符号の説明】
１  ３相ブラシレスモータ
２  基準発振器
３，４，５  励磁コイル
２６  ブリッジ出力回路
２７  検出回路
２８  制御回路
３３，３４，３５  比較器
３６，３７，３８，３９  トランスファゲート
４０，４１，４２，４３  コンデンサ
４４，４５，４６  π計数器
４７  マスク信号・通電タイミング信号発生回路
４８  論理回路
４９  ３入力ＡＮＤ回路
５０，５１，５２，５３  ２入力ＡＮＤ回路
５４，５５，５６  π／８演算回路
５７，５８，５９  π／２演算回路
６０，６１，６２  位相シフト回路
Ｑ１，Ｑ２，Ｑ３  Ｐチャネル型ＭＯＳトランジスタ
Ｑ４，Ｑ５，Ｑ６  Ｎチャネル型ＭＯＳトランジスタ
【図１】
0004447109.tif 000002
【図２】
0004447109.tif 000003
【図３】
0004447109.tif 000004
【図４】
0004447109.tif 000005
【図５】
0004447109.tif 000006
【図６】
0004447109.tif 000007
【図７】
0004447109.tif 000008