(57)【特許請求の範囲】
【請求項１】
制御領域および感知領域を有する基板と、
前記制御領域上方に位置するスイッチ素子および駆動素子と、
前記感知領域上方に位置するフォトセンサと、
前記感知領域内に配置されると共に前記フォトセンサを照射するよう作動するＯＬＥＤ素子と、
前記フォトセンサおよび前記駆動素子に接続される蓄積容量と、
を備えた画素エレメントを含む有機エレクトロルミネセントデバイスであって、
前記スイッチ素子内に配置される第１のアクティブ層と、
前記駆動素子内に配置される第２のアクティブ層と、
前記第１および第２のアクティブ層ならびに前記感知領域上方に配置されるゲート誘電体層と、
前記制御領域上方の前記ゲート誘電体層上に配置されると共に前記スイッチ素子内に位置する第１のゲート、および前記制御領域上方の前記ゲート誘電体層上に配置されると共に前記駆動素子内に位置する第２のゲートと、
前記感知領域上方の前記ゲート誘電体層上に配置される第３のゲートと、
少なくとも前記第１、第２および第３のゲートを覆う誘電体層と、
前記感知領域上方における前記誘電体層の一部上方に配置される第３のアクティブ層と、
をさらに含み、
前記第１、第２および第３のゲートが同一の層にあり、
前記ＯＬＥＤ素子からの前記フォトセンサへの照射に応答し、前記フォトセンサが前記ＯＬＥＤ素子の輝度に対応する光電流を発生させることで、前記蓄積容量の電圧が該光電流により調整されて前記駆動素子を通る電流が制御され、よって前記ＯＬＥＤ素子の輝度が変化する有機エレクトロルミネセントデバイス。
【請求項２】
前記第１のアクティブ層および前記第２のアクティブ層がポリシリコン層である請求項１記載の有機エレクトロルミネセントデバイス。
【請求項３】
前記第３のアクティブ層がアモルファスシリコン層である請求項１記載の有機エレクトロルミネセントデバイス。
【請求項４】
前記第３のアクティブ層上方に配置されるフォトセンサドープ層と、
前記フォトセンサドープ層の対向するサイドにそれぞれ電気的に接続するフォトセンサソースおよびフォトセンサドレインと、
をさらに含む請求項１記載の有機エレクトロルミネセントデバイス。
【請求項５】
前記誘電体層が、前記第１および第２のゲートならびに前記第１および第２のアクティブ層の一部を露出させる複数の開口をさらに備え、かつ、該開口は導電コンタクトで充填される請求項１記載の有機エレクトロルミネセントデバイス。
【請求項６】
前記導電コンタクト、前記誘電体層、前記フォトセンサソースおよび前記フォトセンサドレイン上方に配置される保護層と、
前記保護層およびその下の前記フォトセンサの上方に配置される平坦化層と、
をさらに含む請求項５記載の有機エレクトロルミネセントデバイス。
【請求項７】
前記平坦化層上方に位置する第１の電極と、
前記第１の電極上に配置される有機発光層と、
前記有機発光層上方に配置される第２の電極と、
をさらに含み、
前記第１の電極、前記有機発光層および前記第２の電極が前記ＯＬＥＤ素子を形成する請求項６記載の有機エレクトロルミネセントデバイス。
【請求項８】
ディスプレイパネルをさらに含み、前記画素エレメントが、該ディスプレイパネルの画素エレメントのアレイとして配列される請求項１記載の有機エレクトロルミネセントデバイス。
【請求項９】
前記ディスプレイパネルに接続されて、前記ディスプレイパネルに画像を表示させるべく前記ディスプレイパネルへ入力を供給するよう作動する入力ユニットをさらに含む請求項８記載の有機エレクトロルミネセントデバイス。
【請求項１０】
前記ディスプレイパネルに入力を供給するための手段をさらに含む請求項８記載の有機エレクトロルミネセントデバイス。
【請求項１１】
前記ディスプレイパネルが電子装置の一部である請求項８記載の有機エレクトロルミネセントデバイス。
【請求項１２】
制御領域および感知領域を備える基板を準備する工程と、
前記基板の前記制御領域上方にアクティブ層を形成する工程と、
前記アクティブ層および前記基板の前記感知領域上方にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上に導電層を形成する工程と、
前記導電層をパターニングして、前記制御領域内に第１および第２のゲートを、前記感知領域内に第３のゲートを形成する工程と、
少なくとも前記第１、第２および第３のゲートを覆うように誘電体層を形成する工程と、
前記感知領域上方における前記誘電体層の一部上にフォトセンサアクティブ層を形成する工程と、
前記フォトセンサアクティブ層上にフォトセンサドープ層を形成する工程と、
前記フォトセンサドープ層の対向するサイドにそれぞれ電気的に接続するフォトセンサソースおよびフォトセンサドレインを形成する工程と、
前記感知領域および前記制御領域の一部上方にＯＬＥＤ素子を形成する工程と、
を含む有機エレクトロルミネセントデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示デバイスに関し、より詳細には有機エレクトロルミネセントデバイスおよびその製造方法に関するものである。
【背景技術】
【０００２】
有機エレクトロルミネセントデバイスは有機発光ダイオード（ＯＬＥＤ）とも呼ばれる。ＯＬＥＤの発光原理は、有機分子材料または高分子材料に電圧を印加して発光を生じさせるというものである。ＯＬＥＤは、その自発光特性により、軽量、薄型、高コントラスト、低電力消費、高解像度、高速応答、バックライト光源不要および広視野角といった特長を持つドットマトリクスタイプの表示器に作製され、その適用可能な範囲は４ｍｍのマイクロディスプレイから１００インチの屋外電光掲示板までにも及ぶことから、人気のタイプのフラットパネルディスプレイ（ＦＰＤ）となっている。図１を参照されたい。従来の有機エレクトロルミネセントデバイスにおいて、有機エレクトロルミネセント素子１０６はスイッチトランジスタ１０２により制御され、駆動トランジスタ１０４は電源線Ｖｐに接続される。しかしながら、一般的に、従来の有機エレクトロルミネセントデバイスには、画素間の輝度が不均一になるという問題、特に、長期間の動作の後に輝度が減衰するという問題が存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述に鑑みて、本発明の目的は、画素間の輝度の不均一、または長時間の動作後の輝度減衰を解決できるような有機エレクトロルミネセントデバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を解決するため、本発明の１実施形態による有機エレクトロルミネセントデバイスは、制御領域および感知領域を備える基板を含んでなる。制御領域上方にはスイッチ素子および駆動素子が配置される。感知領域上方にはフォトセンサが配置される。ＯＬＥＤ素子は感知領域内に配置され、フォトセンサを照射する。フォトセンサおよび駆動素子に蓄積容量が接続される。ＯＬＥＤ素子による照射に応答し、フォトセンサにてＯＬＥＤ素子の輝度に対応した光電流が発生することで、蓄積容量の電圧が該光電流により調整されて駆動素子を通る電流が制御され、よってＯＬＥＤ素子の輝度が変化することになる。
【０００５】
本発明の別の実施形態による有機エレクトロルミネセントデバイスは、制御領域および感知領域を備える基板と、制御領域上方に位置するスイッチ素子および駆動素子と、感知領域上方に位置するフォトセンサと、感知領域内に配置され、フォトセンサを照射するように作動するＯＬＥＤ素子と、フォトセンサおよび駆動素子に接続される蓄積容量と、を含む。ＯＬＥＤ素子による照射に応答し、フォトセンサにてＯＬＥＤ素子の輝度に対応した光電流が発生することで、蓄積容量の電圧が該光電流により調整されて駆動素子を通る電流が制御され、よってＯＬＥＤ素子の輝度が変化することになる。スイッチ素子はトップゲートトランジスタであり、フォトセンサはボトムゲートトランジスタである。
【０００６】
また、本発明の１実施形態による有機エレクトロルミネセントデバイスの製造方法は、制御領域および感知領域を備える基板を準備する工程と、基板の制御領域上方にアクティブ層を形成する工程と、アクティブ層および基板の感知領域上方にゲート誘電体層を形成する工程と、ゲート誘電体層上に導電層を形成する工程と、導電層をパターニングして制御領域内に第１および第２のゲートを、感知領域内に第３のゲートを形成する工程と、少なくとも第１、第２および第３のゲートを覆うように誘電体層を形成する工程と、感知領域上方における誘電体層の一部上にフォトセンサアクティブ層を形成する工程と、フォトセンサアクティブ層上にフォトセンサドープ層を形成する工程と、フォトセンサドープ層の対向するサイドにそれぞれ電気的に接続されるフォトセンサソースおよびフォトセンサドレインを形成する工程と、感知領域および制御領域の一部上方にＯＬＥＤ素子を形成する工程と、を含む。
【発明の効果】
【０００７】
本発明によれば、ＯＬＥＤ素子による照射に応答し、フォトセンサにてＯＬＥＤ素子の輝度に対応した光電流が発生することで、蓄積容量の電圧が該光電流により調整されて駆動素子を通る電流が制御され、ひいてはＯＬＥＤ素子の輝度が変化することとなって補償がなされる。したがって、有機エレクトロルミネセントデバイスの輝度の均一性がかかる補償によって改善され、かつ輝度減衰の問題も解決される。
【発明を実施するための最良の形態】
【０００８】
本発明の上述およびその他の目的、特徴ならびに長所がより明らかに理解されるよう、以下に好ましい実施形態を挙げ、図面と対応させながら詳細に説明する。図中、類似および／または対応する構成要素には同等の符号を用いる。
【０００９】
本明細書において、例えば“基板の上方に（overlying the substrate）”、“層上方に（above the layer）”または“膜上に（on the film）”なる表現は、中間層の存在にかかわらず、ベースとなる層の表面に対する相対位置関係を説明するものに過ぎない。したがって、これらの表現は、層どうしの直接的な接触のみならず、１または複数の層の非接触状態をも示し得る。
【００１０】
図２に示すのは、本発明の１実施形態による補償素子を備える有機エレクトロルミネセントデバイスである。図２を見るとわかるように有機エレクトロルミネセントデバイスは画素エレメント２０を含んでいる。画素エレメント２０において、有機エレクトロルミネセント素子２０２は例えばスイッチ集積回路（ＩＣ）またはスイッチトランジスタであるスイッチ素子２０６により制御される。画素エレメント２０はさらに、電源線Ｖｐに接続され、駆動集積回路（駆動ＩＣ）と呼ぶこともできる駆動素子２０４を含んでいる。該駆動素子２０４を通る電流を制御することで、有機エレクトロルミネセント素子２０２の輝度２１２が決まる。スイッチ素子２０６は、行データ線（column data line）２２０と列ワード線（row word line）２３０によって制御される。この実施形態において、蓄積容量２０８は駆動素子２０４のゲート電極に接続される。蓄積容量２０８はさらにフォトセンサ２１０とも接続される。フォトセンサ２１０が感知した有機エレクトロルミネセント素子２０２の輝度に基づいて蓄積容量２０８の電圧が調整されることで駆動素子２０４を通る電流が制御され、これにより有機エレクトロルミネセント素子２２０の輝度が変化することとなって、補償がなされる。
【００１１】
図３Ｎは、本発明の１実施形態による有機エレクトロルミネセントデバイスの画素エレメントの断面図であり、図３Ａ〜３Ｍは、該有機エレクトロルミネセントデバイスの製造工程の中間の断面図である。
【００１２】
図３Ａを参照されたい。先ず、制御領域３０４、感知領域３０６および蓄積容量領域３０７を備える基板３０２を準備する。基板３０２上には緩衝層３０８が形成される。この緩衝層３０８は、酸化シリコン、窒化シリコン、酸窒化シリコンまたはこれらの組み合わせを含んでなるものであってよく、酸化シリコン層と窒化シリコン層の堆積からなるのが好ましく、その場合、窒化シリコン層の厚さが約３５０〜６５０Å、酸化シリコン層の厚さが約１０００〜１６００Åであると好ましい。
【００１３】
次に、緩衝層３０８上に導電層（図示しない）を形成する。導電層はポリシリコンを含んでなるものとすることができる。その場合、例えば、先ず化学気相堆積法によりアモルファスシリコン層を堆積させて形成してから、エキシマレーザで結晶化またはーアニーリング（ＥＬＡ）を行ってポリシリコン層を形成する。さらに、導電層にリソグラフィーおよびエッチングを施して、基板３０２の制御領域３０４上方に第１のアクティブ層３１０および第２のアクティブ層３１２を、基板３０２の蓄積容量領域３０７上方にボトム電極３０９を形成し、感知領域３０６上方の導電層は除去する。
【００１４】
図３Ｂを参照されたい。第２のアクティブ層３１２をフォトレジスト層３１４で覆い、チャネルドーピングを行ってドーパント３１６を第１のアクティブ層３１０に入れる。ドーパント３１６としてはＢ+を含むことが好ましく、その量（dosage）は通常、約０〜１Ｅ13／ｃｍ2である。
【００１５】
図３Ｃを参照されたい。第１のアクティブ層３１０のチャネル領域３２０を別のフォトレジスト層３１８で覆ってから、第１のアクティブ層にＮ+イオン３２２を打ち込んで、ｎ型トランジスタのソース３２４およびドレイン３２６を形成する。本発明の好ましい１実施形態においては、Ｎ+イオンはリンであり、その量（dosage）は約１Ｅ14〜１Ｅ16／ｃｍ2とするのが好ましい。
【００１６】
図３Ｄを参照されたい。フォトレジスト層３１４および３１８を除去し、第１のアクティブ層３１０、第２のアクティブ層３１２、緩衝層３０８および蓄積容量領域３０７内のボトム電極３０９上に、例えば酸化シリコン、窒化シリコン、酸窒化シリコン、これらの組み合わせ、これらの堆積層またはその他の高誘電率材料（high-K dielectric material）からなるゲート誘電体層３２８を全面的に堆積する（blanketly deposited）。注目すべきなのは、このゲート誘電体層３２８は、蓄積容量領域３０７において蓄積容量誘電体層として機能するという点である。
【００１７】
図３Ｅを参照されたい。ゲート誘電体層３２８上に、例えばドープトポリシリコンまたは金属からなるゲート導電層（図示しない）を形成する。本発明の好ましい１実施形態では、ゲート導電層はＭｏからなり、厚さは約１５００〜２５００Åである。
【００１８】
続いて、ゲート導電層をリソグラフィおよびエッチングによってパターニングして、第１のアクティブ層３１０上方にｎ型トランジスタゲート３３０を、第２のアクティブ層３１２上方にｐ型トランジスタゲート３３２を、感知領域３０６上方のゲート誘電体層３２８上にフォトセンサゲート３３４を、蓄積容量領域３０７上方にトップ電極３３５を形成する。よって、ボトム電極３０９、ゲート誘電体層３２８およびトップ電極３３５により図２に示される蓄積容量２０８を構成されることとなる。
【００１９】
本発明の好ましい１実施形態において、ゲート３３０、３３２および３３４の形成に続き、例えばイオン注入などの軽ドープ工程を行い、ｎ型トランジスタの第１のアクティブ層３１０におけるチャネル領域３２０の対向するサイドに薄くドープされたソース／ドレイン（ＬＤＤ）３３６を形成させることができる。こうすると、制御領域３０４内に、図２に示されるｎ型のスイッチ素子２０６およびｐ型の駆動素子２０４が形成されることとなる。本発明の一部実施形態において、スイッチ素子２０６および駆動素子２０４はトップゲートトランジスタである。
【００２０】
図３Ｆを参照されたい。フォトレジスト層３３８を、第１のアクティブ層３１０を覆うように形成してから、イオン注入３４０を行ってｐ型トランジスタのチャネル領域３４２の対向するサイドにソース３４４およびドレイン３４６を形成する。このようなイオン注入工程において、フォトセンサゲート３３４下方の層は、フォトセンサゲート３３４に覆われているために、ドープされてしまうことはない。
【００２１】
図３Ｇを参照されたい。フォトレジスト層３３８を除去してから、制御領域３０４上方のゲート誘電体層３２８、ｎ型トランジスタのゲート３３０、ｐ型トランジスタのゲート３３２、感知領域３０６上方のフォトセンサゲート３３４、および蓄積容量領域３０７上方のトップ電極３３５上に、誘電体層３４８を全面的に堆積する。制御領域３０４上方における誘電体層３４８の一部は、例えばｎ型トランジスタおよび／またはｐ型トランジスタである制御素子の金属配線の層間誘電体層（inter-metal dielectric layer）となり、感知領域３０６上方における他の一部は、フォトセンサのゲート誘電体層として機能し得る。
【００２２】
通常、誘電体層３４８の厚さと組成は、製品の仕様またはプロセスウィンドウに応じて決めることができる。例えば、誘電体層３４８は、二酸化シリコン、ポリイミド、スピンオンガラス（ＳＯＧ）、フッ化物ドープシリケートガラス（ＦＳＧ）、ブラックダイアモンド（カリフォルニア州、サンタクララ、アプライドマテリアル社製）、キセロゲル、エーロゲル、アモルファスフッ素化カーボン、および／またはその他の材料を含んでなるものとすることができる。本発明の好ましい１実施形態では、誘電体層３４８は、酸化シリコンおよび窒化シリコンの堆積層で、下側の窒化層／酸化層／上側の窒化層からなる構造であるとより好ましい。この場合、下側の窒化層の厚さは約２５００〜３５００Å、酸化層の厚さは約２５００〜３５００Å、上側の窒化層の厚さは約５００〜１５００Åである。
【００２３】
図３Ｈを参照されたい。感知領域３０６上方における誘電体層３４８の一部の上に、フォトセンサアクティブ層３５０およびフォトセンサドープ層３５２を形成する。フォトセンサアクティブ層３５０は、例えば結晶シリコン、アモルファスシリコンおよび／またはポリシリコンのような基本的な半導体を含むものとすることができる。１部実施形態においては、フォトセンサアクティブ層３５０をアモルファスシリコン層とすることができ、こうすると、後にその上に形成されるＯＬＥＤ素子に照射されるときに、フォトセンサアクティブ層３５０はより高感度となる。
【００２４】
フォトセンサドープ層３５２は、フォトセンサアクティブ層３５０の材料を主な材料としてなるドープ層とすることができる。本発明の好ましい１実施形態では、フォトセンサアクティブ層３５０は非ドープのアモルファスシリコンからなり、フォトセンサドープ層３５２は、例えばリンであるＮ+イオンがドープされたアモルファスシリコンからなる。そして、フォトセンサアクティブ層３５０の厚さが約１０００〜１００００Å、フォトセンサドープ層３５２の厚さが約１００〜１０００Åであるとより好ましい。
【００２５】
図３Ｉを参照されたい。誘電体層３４８およびゲート誘電体層３２８をリソグラフィーおよびエッチングによりパターニングして複数の開口３５４を形成する。これにより、ｎ型トランジスタのソース３２４、ゲート３３０およびドレイン３２６、ならびにｐ型トランジスタのソース３４４、ゲート３３２およびドレイン３４６がそれぞれ露出され、これらは後続の工程において金属配線の接続に用いられることとなる。
【００２６】
図３Ｊを参照されたい。金属層（図示しない）を全面的に堆積してから、リソグラフィーおよびエッチングによりパターニングし、開口３５４中に導電コンタクト３５６を形成すると共に、同工程において、フォトセンサアクティブ層３５０およびフォトセンサドープ層３５２の対向するサイドにフォトセンサソース３５８およびフォトセンサドレイン３６０を形成する。これにより、図２に示されるフォトセンサ２１０が形成される。この実施形態では、フォトセンサ２１０はトランジスタ、例えばボトムゲートトランジスタとすることができる。
【００２７】
本発明の１つの実施形態によれば、スイッチ素子、駆動素子およびフォトセンサが、同一の層に位置するゲートを備えるようにすることができる。例として、図３Ｊを参照されたいが、スイッチ素子２０６のゲート３３０、駆動素子２０４のゲート３３２、およびフォトセンサ２１０のゲート３３４はいずれも同一の層にある。
【００２８】
図３Ｋを参照されたい。導電コンタクト３５６、誘電体層３４８、フォトセンサソース３５８およびフォトセンサドレイン３６０上に、例えば窒化シリコンまたは酸窒化シリコンからなる保護層３６２を形成する。保護層３６２は、厚さ約１０００〜５０００Åの窒化シリコンからなるのが好ましい。
【００２９】
図３Ｌを参照されたい。保護層３６２上に、例えば有機物または酸化物からなる平坦化層３６４を形成する。平坦化層３６４の厚さは約１００００〜５００００Åであると好ましい。続いて、リソグラフィおよびエッチングにより平坦化層３６４および保護層３６２をパターニングして、導電コンタクト３５６に対応するコンタクト開口３６６を形成する。本発明の好ましい１実施形態において、コンタクト開口３６６はｐ型トランジスタのドレイン３４６の導電コンタクト３５６を露出させる。
【００３０】
図３Ｍを参照されたい。例えば酸化インジウムスズ（ＩＴＯ）からなる画素電極層３６８（陽極となる）を、導電コンタクト３５６と電気的に接続するように平坦化層３６４上に形成する。次いで、平坦化層３６４および画素電極層３６８の一部上に、例えば有機物または酸化物からなる画素定義層（pixel definition layer）３７０を形成する。ここで特別なのは、画素定義層３７０が、フォトセンサの一部または全体を露出させるという点である。
【００３１】
図３Ｎを参照されたい。画素電極層３６８および画素定義層３７０上方に有機発光層３７２を形成する。本発明の１実施形態において、画素電極層３６８（陽極層と呼んでもよい）上方に配置される有機発光層３７２は、順次形成された正孔注入層、正孔輸送層、有機発光材料層、電子輸送層、および電子注入層を含んでなる。該陽極層は、エッチングが容易、膜形成温度および抵抗が低いといった長所を持つ酸化インジウムスズ（Ｉｎ2Ｏ3：Ｓｎ、ＩＴＯ）からなる。ＯＬＥＤ素子にバイアス電圧が印加されると、電子と正孔は電子輸送層と正孔輸送層をそれぞれ通って有機発光材料層に入り、結合して励起子を形成してから、エネルギーを放出して基底状態に戻る。用いる有機発光材料の特性に応じて、放出されるエネルギーは、赤（Ｒ）、緑（Ｇ）および青（Ｂ）を含むそれぞれ異なる色の光となる。
【００３２】
続いて、有機発光層３７２上に陰極３７４を形成する。陰極３７４は、例えば高反射率のＡｌ、Ａｇまたはその他の適した材料からなる反射層であり得る。こうして、画素電極層３６８、有機発光層３７２および陰極３７４により、図２に示される有機エレクトロルミネセント素子（ＯＬＥＤ素子）２０２が構成されることとなって、ボトムエミッション有機エレクトロルミネセントデバイスが形成される。
【００３３】
図２および図３Ｎに示されるように、本発明の一部実施形態によれば、ＯＬＥＤ素子２０２がフォトセンサ２１０を照射したときに、フォトセンサ２１０にて光電流が生じる。光電流の大小は、ＯＬＥＤ素子２０２の輝度によって決まる。したがって、フォトセンサ２１０が感知したＯＬＥＤ素子２０２の輝度に応じて、駆動素子２０４に接続された蓄積容量２０８の電圧が調整され、それにより駆動素子２０４を通る電流が制御されるようになる。このようにして、ＯＬＥＤ素子２０２の輝度が変化することとなり、補償がなされる。よって、経年劣化（aging）後、ＯＬＥＤ素子の輝度の均一性が、かかる内部補償（internal compensation）により改善を得る。図４は、例えば図２ないし図３Ｎに示されるような画素エレメント２０である画素エレメントが、ＯＬＥＤパネルであり得るパネル（ここではパネル３０）中に組み込み可能であることを示している。このパネルは各種電子装置（ここでは電子装置５０）の一部となり得る。通常、電子装置５０は、ＯＬＥＤパネル３０および入力ユニット４０を含んでいる。さらに、入力ユニット４０は、ＯＬＥＤパネル３０に操作可能に接続して、画像を生成させるために入力信号（例えば画像信号）をパネル３０に供給する。該電子装置は、例えばＰＤＡ（パーソナルデータアシスタント）、ノートブックコンピュータ、タブレットコンピュータ、携帯電話、車載テレビまたはデジタルカメラなどである。
【００３４】
本発明を好ましい実施形態によって以上のように開示したが、これは本発明を限定しようとするものではなく、当業者であれば、本発明の精神と範囲を逸脱しない限りにおいて変更および修飾を施すことができる。よって、本発明の保護範囲は、添付の特許請求の範囲で定義されたものが基準とされる。
【図面の簡単な説明】
【００３５】
【図１】従来の有機エレクトロルミネセントデバイスを示すものである。
【図２】本発明の１実施形態による補償素子を備えた有機エレクトロルミネセントデバイスを示すものである。
【図３Ａ】Ａは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｂ】Ｂは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｃ】Ｃは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｄ】Ｄは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｅ】Ｅは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｆ】Ｆは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｇ】Ｇは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｈ】Ｈは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｉ】Ｉは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｊ】Ｊは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｋ】Ｋは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｌ】Ｌは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｍ】Ｍは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図３Ｎ】Ｎは、補償素子を備えた有機エレクトロルミネセントデバイスの作製中の断面図である。
【図４】パネルに組み入れられた画素エレメントを示すものである。
【符号の説明】
【００３６】
Ｖｐ      電源線
２０      画素エレメント
３０      パネル
４０      入力ユニット
５０      電子装置
２０２    有機エレクトロルミネセント素子（ＯＬＥＤ素子）
２０４    駆動素子
２０６    スイッチ素子
２０８    蓄積容量
２１０    フォトセンサ
２１２    輝度
３０２    基板
３０４    制御領域
３０６    感知領域
３０７    蓄積容量領域
３０８    緩衝層
３０９    ボトム電極
３１０    第１のアクティブ層
３１２    第２のアクティブ層
３１４    フォトレジスト層
３１６    ドーパント
３１８    フォトレジスト層
３２０    チャネル領域
３２２    Ｎ+イオン
３２４    ソース
３２６    ドレイン
３２８    ゲート誘電体層
３３０    ｎ型トランジスタのゲート
３３２    ｐ型トランジスタのゲート
３３４    フォトセンサゲート
３３５    トップ電極
３３６    軽ドープソース／ドレイン（ＬＤＤ）
３４０    イオン注入
３４４    ｐ型トランジスタのソース
３４６    ｐ型トランジスタのドレイン
３４８    誘電体層
３５０    フォトセンサアクティブ層
３５２    フォトセンサドープ層
３５４    開口
３５６    導電コンタクト
３５８    フォトセンサソース
３６０    フォトセンサドレイン
３６２    保護層
３６４    平坦化層
３６６    コンタクト開口
３６８    画素電極層
３７０    画素定義層
３７２    有機発光層
３７４    陰極
【図１】
0004471225.tif 000002
【図２】
0004471225.tif 000003
【図３Ａ】
0004471225.tif 000004
【図３Ｂ】
0004471225.tif 000005
【図３Ｃ】
0004471225.tif 000006
【図３Ｄ】
0004471225.tif 000007
【図３Ｅ】
0004471225.tif 000008
【図３Ｆ】
0004471225.tif 000009
【図３Ｇ】
0004471225.tif 000010
【図３Ｈ】
0004471225.tif 000011
【図３Ｉ】
0004471225.tif 000012
【図３Ｊ】
0004471225.tif 000013
【図３Ｋ】
0004471225.tif 000014
【図３Ｌ】
0004471225.tif 000015
【図３Ｍ】
0004471225.tif 000016
【図３Ｎ】
0004471225.tif 000017
【図４】
0004471225.tif 000018