(57)【特許請求の範囲】
【請求項１】
基板と、該基板と所定の間隙を介して搭載されると共に、同基板と突起電極により電気的に接続された半導体チップと、前記基板と前記半導体チップとの間隙に充填された第１の樹脂材料と、前記基板に搭載された半導体チップを封止する第２の樹脂材料とを備える半導体装置において、
前記基板の前記半導体チップ側表面に、所定の検査光を反射する第１の反射体が形成されると共に、
前記半導体チップの前記基板側表面に、前記所定の検査光を反射する第２の反射体が形成された
ことを特徴とする半導体装置。
【請求項２】
前記第１の反射体は、前記基板の配線と同工程で形成された
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の反射体は、前記半導体チップの配線と同工程で形成された
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の反射体及び前記第２の反射体を重ね合わせることで所定の形状を構成する
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記所定の検査光は赤外線レーザである
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
第１の半導体チップと、該第１の半導体チップと所定の間隙を介して配置されると共に、同第１の半導体チップと突起電極により電気的に接続された第２の半導体チップと、前記第１の半導体チップと前記第２の半導体チップとの間隙に充填された樹脂材料とを備える半導体装置において、
前記第１の半導体チップの前記第２の半導体チップ側表面に、所定の検査光を反射する第１の反射体が形成されると共に、
前記第２の半導体チップの前記第１の半導体チップ側表面に、前記所定の検査光を反射する第２の反射体が形成された
ことを特徴とする半導体装置。
【請求項７】
基板と、該基板と所定の間隙を介して搭載されると共に、同基板と突起電極により電気的に接続された半導体チップとを備え、前記基板の前記半導体チップ側表面に第１の反射体が形成され、前記半導体チップの前記基板側表面に第２の反射体が形成された半導体装置の検査方法であって、
前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する工程と、
前記第１の反射体及び前記第２の反射体に照射した赤外線レーザの反射光に基づいて、前記基板と前記半導体チップの間隙を算出する工程とを備える
半導体装置の検査方法。
【請求項８】
第１の半導体チップと、該第１の半導体チップと所定の間隙を介して配置されると共に、同第１の半導体チップと突起電極により電気的に接続された第２の半導体チップとを備え、前記第１の半導体チップの前記第２の半導体チップ側表面に第１の反射体が形成され、前記第２の半導体チップの前記第１の半導体チップ側表面に第２の反射体が形成された半導体装置の検査方法であって、
前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する工程と、
前記第１の反射体及び前記第２の反射体に照射した赤外線レーザの反射光に基づいて、前記第１の半導体チップと前記第２の半導体チップの間隙を算出する工程とを備える
半導体装置の検査方法。
【請求項９】
基板と、該基板と所定の間隙を介して搭載されると共に、同基板と突起電極により電気的に接続された半導体チップとを備え、前記基板の前記半導体チップ側表面に第１の反射体が形成され、前記半導体チップの前記基板側表面に第２の反射体が形成された半導体装置の検査装置であって、
前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する赤外線レーザ照射手段と、
前記第１の反射体及び前記第２の反射体に照射された赤外線レーザの反射光を受光し、前記基板と前記半導体チップの間隙を算出する間隙算出手段とを備える
半導体装置の検査装置。
【請求項１０】
第１の半導体チップと、該第１の半導体チップと所定の間隙を介して配置されると共に、同第１の半導体チップと突起電極により電気的に接続された第２の半導体チップとを備え、前記第１の半導体チップの前記第２の半導体チップ側表面に第１の反射体が形成され、前記第２の半導体チップの前記第１の半導体チップ側表面に第２の反射体が形成された半導体装置の検査装置であって、
前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する赤外線レーザ照射手段と、
前記第１の反射体及び前記第２の反射体に照射された赤外線レーザの反射光を受光し、前記第１の半導体チップと前記第２の半導体チップの間隙を算出する間隙算出手段とを備える
半導体装置の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び半導体装置の検査方法、並びに半導体装置の検査装置に関する。詳しくは、フリップチップ方式により半導体チップが実装された半導体装置及びこうした半導体装置の検査方法、並びにこうした半導体装置の検査装置に係るものである。
【背景技術】
【０００２】
現在、各種電化製品の小型化、高性能化に伴い、その内部に使用される半導体パッケージの高密度化が進み、半導体パッケージを高密度に回路基板に実装するための高密度技術も益々進歩している。その１つとして、半導体チップを回路基板に直接フェースダウンで電気的に接続するフリップチップ方式による実装技術がある（例えば、特許文献１参照。）。
【０００３】
以下、フリップチップ方式によって実装する半導体パッケージの製造方法について図面を用いて説明する。
従来のフリップチップ方式による実装では、先ず、図４（ａ）で示す様に、半導体チップ１０１の電極１０２に、はんだを主成分とし、一般的にバンプと称される約１５μｍの高さを有する突起電極１０３（以下、チップ側バンプと称する。）を形成する。
【０００４】
また、チップ側バンプの形成とは別に、図４（ｂ）で示す様に、半導体チップを実装するガラスエポキシ基板から成る回路基板１０４の電極１０５に、はんだを主成分とし、約１５μｍの高さを有する突起電極１０６（以下、基板側バンプと称する。）を形成する。
【０００５】
次に、図４（ｃ）で示す様に、チップ側バンプが形成された半導体チップを反転して実装ノズル１０７で吸着固定を行い、半導体チップを吸着固定した状態の実装ノズルを回路基板の上方より下降させる。ここで、半導体チップに形成されたチップ側バンプと回路基板に形成された基板側バンプが接触した後も、実装ノズルを下降させる方向に荷重を印加して半導体チップに所定の荷重を印加する。なお、半導体チップに形成されたチップ側バンプと回路基板に形成された基板側バンプが接触し、チップ側バンプと基板側バンプとが突き合わせられた状態では、チップ側バンプ及び基板側バンプが潰れていないと仮定すると、図中符号Ａで示す回路基板と半導体チップとのギャップは約３０μｍである。
【０００６】
次に、図４（ｄ）で示す様に、加熱処理を行いながら回路基板と半導体チップとのギャップが約２５μｍとなるまで実装ノズルを下降させ、即ち、チップ側バンプ及び基板側バンプを成すはんだを溶融させた状態で実装ノズルを約５μｍ下降させることによってチップ側バンプと基板側バンプとを一体化し、回路基板と半導体チップを電気的に接続する。
【０００７】
続いて、回路基板と半導体チップの間隙にアンダーフィル材１０９を充填し、その後、アンダーフィル材が充填された回路基板を、上金型と下金型とから成るモールド成型金型（図示せず）に装填し、ガラスエポキシ樹脂から成るモールド樹脂１０８をモールド成型金型内に注入することによって、図４（ｅ）で示す様な半導体パッケージを得ることができる。
【０００８】
ところで、（１）半導体パッケージの電気的特性の確保及び（２）半導体パッケージの製品耐性の確保という観点から、回路基板と半導体チップとのギャップを高精度に制御することが求められる。以下、その理由について詳細に説明する。
【０００９】
（１）半導体パッケージの電気的特性の確保
回路基板と半導体チップとのギャップの大小によって、チップ側バンプと基板側バンプとが一体化したバンプの抵抗値が変化することが知られており、回路基板と半導体チップとのギャップが小さい場合にはチップ側バンプと基板側バンプとが一体化したバンプの抵抗値が高くなってしまい、回路基板と半導体チップとのギャップが大きい場合にはチップ側バンプと基板側バンプとが一体化したバンプの抵抗値が低くなってしまう。
従って、半導体パッケージ内の回路基板と半導体チップとの電気的抵抗値を所望の値とするためには、即ち、半導体パッケージの電気的特性を確保するためには、回路基板と半導体チップとのギャップを高精度に制御することが求められる。
【００１０】
（２）半導体パッケージの製品耐性の確保
上記した従来の半導体パッケージの製造方法で述べた様に、半導体パッケージを得る際には、回路基板と半導体チップとの接合信頼性を向上させるべく、回路基板と半導体チップとの間隙にアンダーフィル材を充填するのであるが、回路基板と半導体チップとのギャップの大小に拘らず回路基板と半導体チップとの間隙に充填するアンダーフィル材の量は一定であるために、回路基板と半導体チップのギャップが大き過ぎる場合には、回路基板と半導体チップとの間隙にアンダーフィル材が充分に充填されず、半導体パッケージの製品耐性が低下してしまう。
一方、回路基板と半導体チップのギャップが小さ過ぎる場合には、回路基板と半導体チップとの間隙に入りきれないアンダーフィル材が半導体チップの上面に回り込んで付着してしまう。そして、アンダーフィル材とモールド樹脂とは一般に親和性を有しないために、半導体チップの上面にアンダーフィル材が付着することによりモールド樹脂が充分に充填されず、半導体パッケージの製品耐性が低下してしまう。
従って、半導体パッケージの製品耐性の低下を抑制するためには、即ち、半導体パッケージの製品耐性を確保するためには、回路基板と半導体チップとのギャップを高精度に制御することが求められる。
【００１１】
以上の様な理由から、回路基板と半導体チップとのギャップを高精度に制御することが求められており、半導体パッケージを製造した後に、半導体パッケージ内の回路基板と半導体チップとのギャップを測定することによって半導体パッケージの出来栄えの評価が行なわれている。
【００１２】
ここで、半導体パッケージ内の回路基板と半導体チップとのギャップを測定する方法の一例として、直径数ｎｍの電子ビームで系統的に試料の表面を掃引し、電子ビームと試料の相互作用により生じる二次電子や反射電子の強度を一次ビーム走査と同期して記録する電子顕微鏡である走査型電子顕微鏡（ＳＥＭ）を利用する方法が考えられる。
【００１３】
また、半導体パッケージ内の回路基板と半導体チップとのギャップを測定する方法の他の一例として、焦点深度の特性を用いた測定顕微鏡検査を利用する方法が考えられる。
即ち、基準位置から回路基板表面（回路基板の半導体チップ側の面）までの距離（図４中符合Ｂで示す距離）と、基準位置から半導体チップ表面（半導体チップの回路基板側の面と対向する面）までの距離（図４中符合Ｃで示す距離）を測定し、基準位置から回路基板表面までの距離（Ｂ）から、基準位置から半導体チップ表面までの距離（Ｃ）及び半導体チップの厚さ（図４中符合Ｄで示す距離）を減じることで、回路基板と半導体チップのギャップを測定していた。
【００１４】
なお、上記ではフリップチップ方式によって回路基板の上に半導体チップを実装した半導体パッケージを例に挙げ、回路基板と半導体チップとのギャップを高精度に制御することが求められている点や回路基板と半導体チップとのギャップを測定する方法について説明を行ったが、フリップチップ方式によって半導体チップ同士を突起電極で電気的に接続し、こうして接続された半導体チップを回路基板に実装した半導体パッケージの場合には半導体チップ同士のギャップを高精度に制御することが求められることとなる。また、回路基板と半導体チップとのギャップを測定する方法と同様の方法によって半導体チップ同士のギャップを測定することが可能である。
【００１５】
【特許文献１】特開平１０−５０７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記した様な検査方法で回路基板と半導体チップのギャップや半導体チップ同士のギャップを測定することができるものの、ＳＥＭは破壊検査であるために、測定後は製品として利用することができず、全数測定が不可能であると共に、測定結果を得るために長時間を要していた。
また、焦点深度の特性を用いた測定顕微鏡検査を利用する方法は、非破壊検査であり全数測定は可能であるものの、数μｍレベルでのギャップを測定するには測定誤差が大きく、回路基板と半導体チップのギャップや半導体チップ同士のギャップを測定するには、測定精度の点で不充分である。
【００１７】
本発明は以上の点に鑑みて創案されたものであって、基板と半導体チップとのギャップや半導体チップ同士のギャップを高精度に非破壊検査することができる半導体装置を提供することを目的とするものである。また、基板と半導体チップとのギャップや半導体チップ同士のギャップを高精度に非破壊検査する半導体装置の検査方法並びにこうした検査方法を実現する半導体装置の検査装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、本発明に係る半導体装置は、基板と、該基板と所定の間隙を介して搭載されると共に、同基板と突起電極により電気的に接続された半導体チップと、前記基板と前記半導体チップとの間隙に充填された第１の樹脂材料と、前記基板に搭載された半導体チップを封止する第２の樹脂材料とを備える半導体装置において、前記基板の前記半導体チップ側表面に、所定の検査光を反射する第１の反射体が形成されると共に、前記半導体チップの前記基板側表面に、前記所定の検査光を反射する第２の反射体が形成されている。
【００１９】
また、本発明に係る半導体装置は、第１の半導体チップと、該第１の半導体チップと所定の間隙を介して配置されると共に、同第１の半導体チップと突起電極により電気的に接続された第２の半導体チップと、前記第１の半導体チップと前記第２の半導体チップとの間隙に充填された樹脂材料とを備える半導体装置において、前記第１の半導体チップの前記第２の半導体チップ側表面に、所定の検査光を反射する第１の反射体が形成されると共に、前記第２の半導体チップの前記第１の半導体チップ側表面に、前記所定の検査光を反射する第２の反射体が形成されている。
【００２０】
また、上記の目的を達成するために、本発明に係る半導体装置の検査方法は、基板と、該基板と所定の間隙を介して搭載されると共に、同基板と突起電極により電気的に接続された半導体チップとを備え、前記基板の前記半導体チップ側表面に第１の反射体が形成され、前記半導体チップの前記基板側表面に第２の反射体が形成された半導体装置の検査方法であって、前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する工程と、前記第１の反射体及び前記第２の反射体に照射した赤外線レーザの反射光に基づいて、前記基板と前記半導体チップの間隙を算出する工程とを備える。
【００２１】
また、本発明に係る半導体装置の検査方法は、第１の半導体チップと、該第１の半導体チップと所定の間隙を介して配置されると共に、同第１の半導体チップと突起電極により電気的に接続された第２の半導体チップとを備え、前記第１の半導体チップの前記第２の半導体チップ側表面に第１の反射体が形成され、前記第２の半導体チップの前記第１の半導体チップ側表面に第２の反射体が形成された半導体装置の検査方法であって、前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する工程と、前記第１の反射体及び前記第２の反射体に照射した赤外線レーザの反射光に基づいて、前記第１の半導体チップと前記第２の半導体チップの間隙を算出する工程とを備える。
【００２２】
更に、上記の目的を達成するために、本発明に係る半導体装置の検査装置は、基板と、該基板と所定の間隙を介して搭載されると共に、同基板と突起電極により電気的に接続された半導体チップとを備え、前記基板の前記半導体チップ側表面に第１の反射体が形成され、前記半導体チップの前記基板側表面に第２の反射体が形成された半導体装置の検査装置であって、前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する赤外線レーザ照射手段と、前記第１の反射体及び前記第２の反射体に照射された赤外線レーザの反射光を受光し、前記基板と前記半導体チップの間隙を算出する間隙算出手段とを備える。
【００２３】
また、本発明に係る半導体装置の検査装置は、第１の半導体チップと、該第１の半導体チップと所定の間隙を介して配置されると共に、同第１の半導体チップと突起電極により電気的に接続された第２の半導体チップとを備え、前記第１の半導体チップの前記第２の半導体チップ側表面に第１の反射体が形成され、前記第２の半導体チップの前記第１の半導体チップ側表面に第２の反射体が形成された半導体装置の検査装置であって、前記第１の反射体及び前記第２の反射体に赤外線レーザを照射する赤外線レーザ照射手段と、前記第１の反射体及び前記第２の反射体に照射された赤外線レーザの反射光を受光し、前記第１の半導体チップと前記第２の半導体チップの間隙を算出する間隙算出手段とを備える。
【００２４】
ここで、基板の半導体チップ側表面に所定の検査光を反射する第１の反射体が形成されると共に、半導体チップの基板側表面に所定の検査光を反射する第２の反射体が形成されたことによって、第１の反射体と第２の反射体との距離を算出することが可能となり、結果として基板と半導体チップとのギャップを算出することが可能となる。
即ち、第１の反射体と第２の反射体に所定の検査光を照射して、その反射光（第１の反射体からの反射光及び第２の反射体からの反射光）の波形から第１の反射体と第２の反射体との距離を算出することができ、第１の反射体と第２の反射体との距離から基板と半導体チップとのギャップを算出することが可能となるのである。
【００２５】
同様に、第１の半導体チップの第２の半導体チップ側表面に所定の検査光を反射する第１の反射体が形成されると共に、第２の半導体チップの第１の半導体チップ側表面に所定の検査光を反射する第２の反射体が形成されたことによって、第１の反射体と第２の反射体との距離を算出することが可能となり、結果として第１の半導体チップと第２の半導体チップとのギャップを算出することが可能となる。
即ち、第１の反射体と第２の反射体に所定の検査光を照射して、その反射光（第１の反射体からの反射光及び第２の反射体からの反射光）の波形から第１の反射体と第２の反射体との距離を算出することができ、第１の反射体と第２の反射体との距離から第１の半導体チップと第２の半導体チップとのギャップを算出することが可能となるのである。
【００２６】
また、半導体装置の製造工程の増加を抑えるべく、第１の反射体は基板の配線と同工程で形成される方が好ましい。即ち、基板に所定の配線を形成する際に併せて第１の反射体を形成することで、新たな工程を追加することなく第１の反射体を形成することができるために、第１の反射体は基板の配線と同工程で形成される方が好ましい。
更に、半導体装置の製造工程の増加を抑えるべく、第２の反射体は半導体チップの配線と同工程で形成される方が好ましい。即ち、半導体チップに所定の配線を形成する際に併せて第２の反射体を形成することで、新たな工程を追加することなく第２の反射体を形成することができるために、第２の反射体は半導体チップの配線と同工程で形成される方が好ましい。
【００２７】
同様に、半導体装置の製造工程の増加を抑えるべく、第１の反射体は第１の半導体チップの配線と同工程で形成される方が好ましい。即ち、第１の半導体チップに所定の配線を形成する際に併せて第１の反射体を形成することで、新たな工程を追加することなく第１の反射体を形成することができるために、第１の反射体は第１の半導体チップの配線と同工程で形成される方が好ましい。
また、半導体装置の製造工程の増加を抑えるべく、第２の反射体は第２の半導体チップの配線と同工程で形成される方が好ましい。即ち、第２の半導体チップに所定の配線を形成する際に併せて第２の反射体を形成することで、新たな工程を追加することなく第２の反射体を形成することができるために、第２の反射体は第２の半導体チップの配線と同工程で形成される方が好ましい。
【００２８】
また、第１の反射体及び第２の反射体を重ね合わせることで所定の形状をなす様に、第１の反射体及び第２の反射体を構成することによって、第１の反射体及び第２の反射体がいわゆるアライメントマークとして機能することができ、基板に半導体チップを搭載する際の位置合わせの容易化が実現する。また、検査工程においては、基板と半導体チップとのギャップ（垂直方向の位置）のみならず、基板に対する半導体チップのズレ（水平方向の位置）の確認をも行なうことができる。
【００２９】
同様に、第１の反射体及び第２の反射体を重ね合わせることで所定の形状をなす様に、第１の反射体及び第２の反射体を構成することによって、第１の反射体及び第２の反射体がいわゆるアライメントマークとして機能することができ、第１の半導体チップと第２の半導体チップの位置合わせの容易化が実現する。また、検査工程においては、第１の半導体チップと第２の半導体チップとのギャップ（垂直方向の位置）のみならず、第１の半導体チップに対する第２の半導体チップのズレ（水平方向の位置）の確認をも行なうことができる。
【００３０】
ここで、半導体装置の非破壊検査には一般に赤外光（ＩＲ光）を利用した測定が行なわれるが、検査光として通常のＩＲ光を用いたＩＲ金属顕微鏡を利用したのでは、ＩＲ光が検査対象（測定対象）である試料全体を照射してしまって、試料の各部で散乱したＩＲ光がフレアとして重なり、像が劣化する要因となり得る。そこで、点光源から射出した光を一点に集中させて照射することで周辺からの不要な散乱光を抑制し、コントラストが高い二次元画像を取得して高精度な検査を可能とすべく、検査光としてＩＲレーザ光を用いた非破壊検査を行なう方が好ましい。
【発明の効果】
【００３１】
上記した本発明の半導体装置及び半導体装置の検査方法、並びに半導体装置の検査装置では、半導体装置内の基板と半導体チップとのギャップを高精度に非破壊検査することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１（ａ）は本発明を適用した半導体装置の一例である半導体パッケージを説明するための模式的な断面図であり、ここで示す半導体パッケージ１は、ガラスエポキシ基板から成る回路基板２と、回路基板に搭載された半導体チップ３を有しており、回路基板の電極４と半導体チップの電極５ははんだを主成分とするバンプと称される突起電極６で電気的に接続されている。
【００３３】
また、回路基板と半導体チップの間隙には、バンプにて接合された部分への外部からの応力（熱応力等も含む）を緩和させて接続信頼性を高めることを目的として樹脂材料から成るアンダーフィル材７が充填してある。更に、回路基板に搭載されて、同回路基板との間隙にアンダーフィル材が充填された半導体チップは樹脂材料から成るモールド樹脂８で封止されている。なお、アンダーフィル材は第１の樹脂材料の一例であり、モールド樹脂は第２の樹脂材料の一例である。
【００３４】
また、回路基板の半導体チップ側表面には銅から成る約１．１２μｍ厚さのアライメントマーク９（以下、基板側アライメントマークと称する。）が形成され、半導体チップの回路基板側表面にはアルミニウムから成る約１．１２μｍ厚さのアライメントマーク１０（以下、チップ側アライメントマークと称する。）が形成されている。なお、基板側アライメントマークは回路基板の銅配線を形成する際に併せて設けられたものであり、チップ側アライメントマークは半導体チップのアルミニウム配線を形成する際に併せて設けられたものである。なお、基板側アライメントマークは第１の反射体の一例であり、チップ側アライメントマークは第２の反射体の一例である。
【００３５】
ここで、１３００ｎｍの赤外波長光は半導体チップ本体を構成するシリコンは透過するものの、アルミニウムや金、銅などの材料は透過しない性質を有しているために、半導体パッケージの上方からＩＲレーザを照射した際に、チップ側アライメントマークにＩＲレーザが照射されるようにすべく、チップ側アライメントマークは、その下層に赤外線波長を透過しない物質（アルミニウムや金、銅など）から成る配線層が形成されていない領域に形成される必要がある。
同様に、半導体パッケージの上方からＩＲレーザを照射した際に、基板側アライメントマークにＩＲレーザが照射されるようにすべく、基板側アライメントマークは、チップ側アライメントマークが形成されておらず、かつチップ側アライメントマークより下層の赤外線を透過しない物質から成る配線層が形成されていない領域に対応した領域に形成される必要がある。
【００３６】
更に、基板側アライメントマークの上層には、約１．０μｍ厚さのエポキシ樹脂膜１１が成膜され、チップ側アライメントマークの上層には、半導体チップの表面特性の安定化を図るために窒化シリコンから成る約１．０μｍ厚さのパッシベーション膜１２が成膜されている。
【００３７】
また、基板側アライメントマーク及びチップ側アライメントマークは、両者（基板側アライメントマーク及びチップ側アライメントマーク）を重ね合わせた際に、所定の形状をなす様に構成されている。
具体的には、［１］基板側アライメントマークを図２（ａ−１）で示す形状にし、対応するチップ側アライメントマークを図２（ｂ−１）で示す形状にすることで、両者を重ね合わせた際に図２（ｃ−１）で示す形状をなすように構成したり、［２］基板側アライメントマークを図２（ａ−２）で示す形状にし、対応するチップ側アライメントマークを図２（ｂ−２）で示す形状にすることで、両者を重ね合わせた際に図２（ｃ−２）で示す形状をなすように構成したり、［３］基板側アライメントマークを図２（ａ−３）で示す形状にし、対応するチップ側アライメントマークを図２（ｂ−３）で示す形状にすることで、両者を重ね合わせた際に図２（ｃ−３）で示す形状をなすように構成したり、［４］基板側アライメントマークを図２（ａ−４）で示す形状にし、対応するチップ側アライメントマークを図２（ｂ−４）で示す形状にすることで、両者を重ね合わせた際に図２（ｃ−４）で示す形状をなすように構成したりする。
【００３８】
また、図１（ｂ）は本発明を適用した半導体装置の他の一例である半導体パッケージを説明するための模式的な断面図であり、ここで示す半導体パッケージ１は、ガラスエポキシ基板から成る回路基板２と、回路基板にダイボンド材１３を介して実装された第１の半導体チップ１４と、第１の半導体チップと所定の間隙を介して配置された第２の半導体チップ１５を有しており、第１の半導体チップの電極１６と第２の半導体チップの電極１７ははんだを主成分とするバンプと称される突起電極６で電気的に接続されている。
【００３９】
また、第１の半導体チップと第２の半導体チップの間隙には、バンプにて接続された部分への外部からの応力（熱応力等も含む）を緩和させて接続信頼性を高めることを目的として樹脂材料から成るアンダーフィル材７が充填してある。更に、第１の半導体チップはボンディングワイヤー１８によって回路基板と電気的に接続されており、第１の半導体チップ及び第２の半導体チップは樹脂材料から成るモールド樹脂８で封止されている。
【００４０】
また、第１の半導体チップの第２の半導体チップ側表面にはアルミニウムから成る約１．１２μｍ厚さのアライメントマーク１９（以下、第１の半導体チップ側アライメントマークと称する。）が形成され、第２の半導体チップの第１の半導体チップ側表面にはアルミニウムから成る約１．１２μｍ厚さのアライメントマーク２０（以下、第２の半導体チップ側アライメントマークと称する。）が形成されている。なお、第１の半導体チップ側アライメントマークは第１の半導体チップのアルミニウム配線を形成する際に併せて設けられたものであり、第２の半導体チップ側アライメントマークは第２の半導体チップのアルミニウム配線を形成する際に併せて設けられたものである。なお、第１の半導体チップ側アライメントマークは第１の反射体の一例であり、第２の半導体チップ側アライメントマークは第２の反射体の一例である。
【００４１】
ここで、１３００ｎｍの赤外波長光は第２の半導体チップ本体を構成するシリコンは透過するものの、アルミニウムや金、銅などの材料は透過しない性質を有しているために、半導体パッケージの上方からＩＲレーザを照射した際に、第２の半導体チップ側アライメントマークにＩＲレーザが照射されるようにすべく、第２の半導体チップ側アライメントマークは、その下層に赤外線波長を透過しない物質から成る配線層が形成されていない領域に形成される必要がある。
同様に、半導体パッケージの上方からＩＲレーザを照射した際に、第１の半導体チップ側アライメントマークにＩＲレーザが照射されるようにすべく、第１の半導体チップ側アライメントマークは、第２の半導体チップ側アライメントマークが形成されておらず、かつ第２の半導体チップ側アライメントマークより下層の赤外線を透過しない物質から成る配線層が形成されていない領域に対応した領域に形成される必要がある。
【００４２】
更に、第１の半導体チップ側アライメントマークの上層には、第１の半導体チップの表面特性の安定化を図るために窒化シリコンから成る約１．０μｍ厚さのパッシベーション膜２１（第１の半導体チップ側パッシベーション膜）が成膜され、第２の半導体チップ側アライメントマークの上層には、第２の半導体チップの表面特性の安定化を図るために窒化シリコンから成る約１．０μｍ厚さのパッシベーション膜２２（第２の半導体チップ側パッシベーション膜）が成膜されている。
【００４３】
また、第１の半導体チップ側アライメントマーク及び第２の半導体チップ側アライメントマークは、両者（第１の半導体チップ側アライメントマーク及び第２の半導体チップ側アライメントマーク）を重ね合わせた際に、所定の形状をなす様に構成されている。
【００４４】
以下、図１（ａ）で示す様に構成された半導体パッケージ内の回路基板と半導体チップのギャップ検査方法を説明する。即ち、本発明を適用した半導体装置の検査方法の一例を説明する。
上記した半導体パッケージ内の回路基板と半導体チップのギャップを検査する際には、先ず、半導体パッケージの検査装置（図示せず）のＩＲレーザ照射手段によって、半導体パッケージの上方から基板側アライメントマーク及びチップ側アライメントマークに向けてＩＲレーザを照射する。次に、基板側アライメントマーク及びチップ側アライメントマークに照射されたＩＲレーザの反射光を受光することで、図３に示す様な反射光の強度変化を得ることができ、こうした反射光の強度変化から回路基板と半導体チップとのギャップを求めることができる。
なお、図３の横軸は距離を、縦軸は反射光の強度を表しており、回路素子によって反射光が定まらずにノイズが生じた状態から移動し、アライメントマークでは反射光が定まって綺麗な波形が表れている。
【００４５】
以下、反射光の強度変化から回路基板と半導体チップとのギャップを求めることができる点について詳細に説明する。なお、以下では回路基板の最表面層に形成されたエポキシ樹脂膜から半導体チップの最表面層に形成されたパッシベーション膜までの距離（図１中符合ｄで示す距離）を算出する方法について説明を行う。
【００４６】
即ち、図３中符合Ｘで示す箇所はチップ側アライメントマークの裏面の位置を表しており、図３中符合Ｙで示す箇所は基板側アライメントマークの表面の位置を表していることから、図３中符合Ｚで示す距離が基板側アライメントマークの表面からチップ側アライメントマークの裏面までの距離（図１中符合ａで示す距離）ということになる。
【００４７】
そして、エポキシ樹脂膜からパッシベーション膜までの距離ｄについては、反射光の強度変化から求めることができる図３中符合Ｚで示す距離からパッシベーション膜の膜厚を減じ（図１中符合ｂで示す距離）、基板側アライメントマークの厚さを加算する（図１中符合ｃで示す距離）と共に、エポキシ樹脂膜の膜厚を減じることによって算出することができる。
即ち、ｄ＝Ｚ−１．０μｍ（パッシベーション膜の膜厚）＋１．１２μｍ（基板側アライメントマークの厚さ）−１．０μｍ（エポキシ樹脂膜の膜厚）
の関係式が成立するために、
ｄ＝Ｚ−０．８８μｍ  という関係式が成立することとなる。
従って、反射光の強度変化を得ることができれば、即ち、基板側アライメントマークの表面からチップ側アライメントマークまでの距離を得ることができれば、エポキシ樹脂膜からパッシベーション膜までの距離を求めることが可能である。
【００４８】
なお、上記ではＩＲレーザを基板側アライメントマーク及びチップ側アライメントマークに照射し、反射光を受光することで回路基板と半導体チップとのギャップを算出する方法について説明を行ったが、同様の方法によって、図１（ｂ）で示す様に構成された半導体パッケージ内の第１の半導体チップと第２の半導体チップのギャップを検査することができる。即ち、ＩＲレーザを第１の半導体チップ側アライメントマーク及び第２の半導体チップ側アライメントマークに照射し、反射光を受光することで第１の半導体チップと第２の半導体チップとのギャップを算出することができる。
【００４９】
上記した本発明を適用した半導体パッケージでは、回路基板に基板側アライメントマークが形成され、半導体チップにチップ側アライメントマークが形成されているために、半導体パッケージの上方からＩＲレーザを照射して、その反射光の強度変化に基づいて回路基板と半導体チップのギャップを算出することができ、回路基板と半導体チップとのギャップを高精度に非破壊検査することが可能である。
【００５０】
同様に、第１の半導体チップに第１の半導体チップ側アライメントマークが形成され、第２の半導体チップに第２の半導体チップ側アライメントマークが形成されているために、半導体パッケージの上方からＩＲレーザを照射して、その反射光の強度変化に基づいて第１の半導体チップと第２の半導体チップのギャップを算出することができ、第１の半導体チップと第２の半導体チップを高精度に非破壊検査することが可能である。
【００５１】
また、基板側アライメントマークは回路基板の銅配線を形成する際に併せて設けられ、チップ側アライメントマークは半導体チップのアルミニウム配線を形成する際に併せて設けられたものであるために、基板側アライメントマークやチップ側アライメントマークの形成にあたって特別の工程を追加する必要がない。即ち、本発明を適用した半導体パッケージは、回路基板と半導体チップとのギャップを高精度に非破壊検査ができるにもかかわらず、従来の半導体パッケージの製造方法に特段の工程を追加することなく製造することが可能である。
【００５２】
同様に、第１の半導体チップ側アライメントマークは第１の半導体チップのアルミニウム配線を形成する際に併せて設けられ、第２の半導体チップ側アライメントマークは第２の半導体チップのアルミニウム配線を形成する際に併せて設けられたものであるために、第１の半導体チップ側アライメントマークや第２の半導体チップ側アライメントマークの形成にあたって特別の工程と追加する必要がない。即ち、本発明を適用した半導体パッケージは、第１の半導体チップと第２の半導体チップとのギャップを高精度に非破壊検査ができるにもかかわらず、従来の半導体パッケージの製造方法に特段の工程を追加することなく製造することが可能である。
【００５３】
更に、基板側アライメントマーク及びチップ側アライメントマークが重なり合うことによって所定の形状を構成するアライメントマークとして機能するために、回路基板に半導体チップを搭載する際の位置合わせを容易に行なうことができる。
同様に、第１の半導体チップ側アライメントマーク及び第２の半導体チップ側アライメントマークが重なり合うことによって所定の形状を構成するアライメントマークとして機能するために、第１の半導体チップと第２の半導体チップの位置合わせを容易に行なうことができる。
【００５４】
また、図２（ａ−１）と図２（ｂ−１）のアライメントマークの組合せや、図２（ａ−２）と図２（ｂ−２）のアライメントマークの組合せの場合には、回路基板と半導体チップとのギャップや第１の半導体チップと第２の半導体チップとのギャップのみならず、半導体パッケージ内の回路基板と半導体チップや第１の半導体チップと第２の半導体チップの位置ズレ（水平方向の位置ズレ）についても検査を行なうことが可能である。
即ち、ＩＲレーザを照射して基板側アライメントマーク及びチップ側アライメントマークからの反射光に基づいて、基板側アライメントマークの重心位置（基板側重心位置）及びチップ側アライメントマークの重心位置（チップ側重心位置）を算出し、基板側重心位置とチップ側重心位置とのズレから、回路基板と半導体チップの位置ズレ（水平方向の位置ズレ）についても検査を行なうことができる。同様に、ＩＲレーザを照射して第１の半導体チップ側アライメントマーク及び第２の半導体チップ側アライメントマークからの反射光に基づいて、第１の半導体チップ側アライメントマークの重心位置（第１の半導体チップ側重心位置）及び第２の半導体チップ側アライメントマークの重心位置（第２の半導体チップ側重心位置）を算出し、第１の半導体チップ側重心位置と第２の半導体チップ側重心位置とのズレから、第１の半導体チップと第２の半導体チップの位置ズレ（水平方向の位置ズレ）についても検査を行なうことができる。
【図面の簡単な説明】
【００５５】
【図１（ａ）】本発明を適用した半導体パッケージの一例を説明するための模式的な断面図である。
【図１（ｂ）】本発明を適用した半導体パッケージの他の一例を説明するための模式的な断面図である。
【図２】アライメントマークを説明するための模式図である。
【図３】反射光の強度変化を表すグラフである。
【図４】従来の半導体パッケージの製造方法を説明するための模式的な断面図である。
【符号の説明】
【００５６】
１    半導体パッケージ
２    回路基板
３    半導体チップ
４    回路基板の電極
５    半導体チップの電極
６    突起電極
７    アンダーフィル材
８    モールド樹脂
９    基板側アライメントマーク
１０    チップ側アライメントマーク
１１    エポキシ樹脂膜
１２    パッシベーション膜
１３    ダイボンド剤
１４    第１の半導体チップ
１５    第２の半導体チップ
１６    第１の半導体チップの電極
１７    第２の半導体チップの電極
１８    ボンディングワイヤー
１９    第１の半導体チップ側アライメントマーク
２０    第２の半導体チップ側アライメントマーク
２１    第１の半導体チップ側パッシベーション膜
２２    第２の半導体チップ側パッシベーション膜
【図１（ａ）】
0004462193.tif 000002
【図１（ｂ）】
0004462193.tif 000003
【図２】
0004462193.tif 000004
【図３】
0004462193.tif 000005
【図４】
0004462193.tif 000006