(57)【特許請求の範囲】
【請求項１】
ストリートラインによって区画された複数の領域のそれぞれに半導体素子が形成された半導体ウェハを個々の半導体素子毎に分割して半導体部品を製造する半導体部品の製造方法であって、
前記半導体ウェハの回路形成面の反対面を前記ストリートラインに沿ってハーフカットすることにより前記半導体ウェハの厚みよりも浅い溝を形成する溝形成工程と、前記溝形成工程後の前記反対面に前記ストリートラインの位置に対応して前記溝よりも幅が広い開口部を有するマスクを形成するマスク形成工程と、前記マスク形成工程後の半導体ウェハを前記マスク形成面側からフッ素プラズマを用いて等方性エッチングするエッチング工程と、前記エッチング工程後の半導体ウェハから前記マスクを除去するマスク除去工程とを含み、
前記エッチング工程において、前記開口部に対応したエッチング対象範囲に作用するフッ素プラズマにより前記溝を前記半導体ウェハの回路形成面まで到達させて前記半導体ウェハを半導体素子毎に分割するとともに、前記エッチング対象範囲を所定除去深さで凹形断面状に除去することにより、前記半導体部品の前記反対面側の外縁部が前記所定除去厚さだけ形状不連続のない丸み部を有する断面形状で除去された段差部を形成することを特徴とする半導体部品の製造方法。
【請求項２】
前記溝形成工程を、プラズマ処理によるエッチングによって行うことを特徴とする請求項１記載の半導体部品の製造方法。
【請求項３】
前記溝形成工程を、ダイシングブレードを用いたダイシングによって行うことを特徴とする請求項１記載の半導体部品の製造方法。
【請求項４】
ストリートラインによって区画された複数の領域のそれぞれに半導体素子が形成された半導体ウェハを個々の半導体素子毎に分割して半導体部品を製造する半導体部品の製造方法であって、
前記半導体ウェハの回路形成面側を前記ストリートラインに沿ってハーフカットすることにより前記半導体ウェハの厚みよりも浅い溝を形成する溝形成工程と、前記溝形成工程後の前記回路形成面に前記ストリートラインの位置に対応して前記溝よりも幅が広い開口
部を有するマスクを形成するマスク形成工程と、前記マスク形成工程後の半導体ウェハを前記マスク形成面側からフッ素プラズマを用いて等方性エッチングするエッチング工程と、前記エッチング工程後の半導体ウェハから前記マスクを除去するマスク除去工程とを含み、
前記エッチング工程において、前記開口部に対応したエッチング対象範囲に作用するフッ素プラズマによりこのエッチング対象範囲を除去した除去部分を前記溝と連通させて前記半導体ウェハを半導体素子毎に分割するとともに、前記エッチング対象範囲を所定除去深さで凹形断面状に除去することにより、前記半導体部品の前記反対面側の外縁部が前記所定除去厚さだけ形状不連続のない丸み部を有する断面形状で除去された段差部を形成することを特徴とする半導体部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子が形成された半導体ウェハを個々の半導体素子に分割して半導体部品を製造する半導体部品の製造方法に関するものである。
【背景技術】
【０００２】
近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる実装基板の実装密度を更に高密度化することが求められている。このような高密度実装に対応するための実装形態として、複数の半導体素子を重ね合わせた積層構造が採用されるようになっている（例えば特許文献１参照）。この文献例では、表面に回路パターンが形成された半導体素子を、回路形成面側を上に向けた状態で接着剤によって複数層重ねた構成が採用されている。そしてそれぞれの半導体素子を個別にワイヤボンディングによって基板と接続するための隙間を確保することを目的として、接着剤層を厚めに形成して半導体素子相互を隔てるスペーサとして機能させるようにしている。
【特許文献１】特開平８−２７９５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、近年半導体素子の薄型化に伴って上述のように複数層の半導体素子を積層する用途に接着剤を用いる従来工法をそのまま適用することが困難になってきている。すなわち半導体素子を基板に良好な状態で接着するには、基板と半導体素子の間に薄膜状の接着剤を均一に介在させることが求められるが、撓みやすくて剛性が小さい薄型の半導体素子を接着剤上に搭載する場合には、予め塗布された接着剤を半導体素子自体の剛性によって押し広げることが難しい。また薄型の半導体素子を接着剤上に押しつけると、接着剤は半導体素子の上面に這い上がりやすく、搭載ツールを汚損して正常な部品保持動作を妨げる不具合を生じやすい。
【０００４】
またこのような接着剤を用いることによる不都合を避ける方法として、近年半導体素子を個片に分割する前の半導体ウェハ状態において、予め半導体ウェハに半硬化状態の接着用樹脂をフィルム状にしたダイアタッチフィルムを貼着して半導体素子自体に接着層を形成する方法が採用されるようになっている。しかしながらこの方法では、フィルム自体が高価でコスト上昇要因となるとともに、接着用樹脂を熱硬化させるために熱圧着ツールによって半導体素子を基板に対して押圧した状態を所定時間保持する必要があり、熱圧着に要する時間が遅延して生産性の向上が困難であるという難点がある。
【０００５】
そこで本発明は、複数の半導体部品を重ねた積層構造を高い生産性で実現することが可能な半導体部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体部品の製造方法は、ストリートラインによって区画された複数の領域のそれぞれに半導体素子が形成された半導体ウェハを個々の半導体素子毎に分割して半導体部品を製造する半導体部品の製造方法であって、前記半導体ウェハの回路形成面の反対面を前記ストリートラインに沿ってハーフカットすることにより前記半導体ウェハの厚みよりも浅い溝を形成する溝形成工程と、前記溝形成工程後の前記反対面に前記ストリートラインの位置に対応して前記溝よりも幅が広い開口部を有するマスクを形成するマスク形成工程と、前記マスク形成工程後の半導体ウェハを前記マスク形成面側からフッ素プラズマ
を用いて等方性エッチングするエッチング工程と、前記エッチング工程後の半導体ウェハから前記マスクを除去するマスク除去工程とを含み、前記エッチング工程において、前記開口部に対応したエッチング対象範囲に作用するフッ素プラズマにより前記溝を前記半導体ウェハの回路形成面まで到達させて前記半導体ウェハを半導体素子毎に分割するとともに、前記エッチング対象範囲を所定除去深さで凹形断面状に除去することにより、前記半導体部品の前記反対面側の外縁部が前記所定除去厚さだけ形状不連続のない丸み部を有する断面形状で除去された段差部を形成する。
【０００７】
また本発明の半導体部品の製造方法は、ストリートラインによって区画された複数の領域のそれぞれに半導体素子が形成された半導体ウェハを個々の半導体素子毎に分割して半導体部品を製造する半導体部品の製造方法であって、前記半導体ウェハの回路形成面側を前記ストリートラインに沿ってハーフカットすることにより前記半導体ウェハの厚みよりも浅い溝を形成する溝形成工程と、前記溝形成工程後の前記回路形成面に前記ストリートラインの位置に対応して前記溝よりも幅が広い開口部を有するマスクを形成するマスク形成工程と、前記マスク形成工程後の半導体ウェハを前記マスク形成面側からフッ素プラズマを用いて等方性エッチングするエッチング工程と、前記エッチング工程後の半導体ウェハから前記マスクを除去するマスク除去工程とを含み、前記エッチング工程において、前記開口部に対応したエッチング対象範囲に作用するフッ素プラズマによりこのエッチング対象範囲を除去した除去部分を前記溝と連通させて前記半導体ウェハを半導体素子毎に分割するとともに、前記エッチング対象範囲を所定除去深さで凹形断面状に除去することに
より、前記半導体部品の前記反対面側の外縁部が前記所定除去厚さだけ形状不連続のない丸み部を有する断面形状で除去された段差部を形成する。
【発明の効果】
【０００９】
本発明によれば、エッチング対象範囲にフッ素プラズマを作用させて等方性エッチングによりエッチング対象範囲を除去して、半導体ウェハを半導体チップ毎に分割するとともに、エッチング対象範囲を所定除去深さで凹形断面状に除去して、半導体部品の外縁部に回路形成面の反対面側の縁部が所定除去厚さだけ形状不連続のない断面形状で除去された段差部を形成することにより、複数の半導体部品を重ねた積層構造を高い生産性で実現することができる。
【発明を実施するための最良の形態】
【００１０】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の半導体部品の製造工程を示すフロー図、図２、図３，図４，図５は本発明の一実施の形態の半導体部品の製造方法の工程説明図、図６は本発明の一実施の形態の半導体装置の製造工程を示すフロー図、図７，図８は本発明の一実施の形態の半導体部品の製造方法の工程説明図である。
【００１１】
まず半導体部品の製造方法について、図１のフローに沿って各図を参照しながら説明する。この半導体部品の製造方法は、分割位置を示すストリートラインによって区画された複数の領域のそれぞれに半導体素子が形成された半導体ウェハを、個々の半導体素子毎に分割して半導体部品を製造するものである。
【００１２】
まず半導体ウェハについて説明する。図２（ａ）に示すように、半導体ウェハ１には複数の半導体素子１ａが、各半導体素子１ａの分割線の位置を示すストリートライン１ｂ（平面視して格子状に設定されている）によって区分されて形成されている。半導体ウェハ１の片面は機能回路が作り込まれた回路形成面１ｃとなっており、以下に説明する各工程の実行に先立って、回路形成面１ｃには保持シート２が貼着される。
【００１３】
図１に示すフローにおいて、まず半導体ウェハ１にハーフカットのためのマスクを形成する（ＳＴ１）。すなわち図２（ｂ）に示すように、それぞれの半導体素子１ａの上面（回路形成面１ｃの反対面）には、ストリートライン１ｂを挟んでマスク３が幅ｂだけ相互に隔てて形成される。幅ｂは、半導体素子１ａを分離させるために適正な幅寸法に設定される。この後半導体ウェハ１は、図２（ｃ）に示すプラズマ処理装置４に送られ、ここでプラズマエッチングによる半導体ウェハ１のハーフカット（ＳＴ２）およびプラズマアッシングによるマスク除去（ＳＴ３）がプラズマ処理によって順次行われる。
【００１４】
プラズマ処理装置４の構造について説明する。プラズマ処理装置４は、真空チャンバ５の内部に平板型の下部電極６および上部電極７を上下対向配置で配設し、真空排気部８、ガス供給部９、高周波電源部１０を備えた構成となっている。ガス供給部９は第１のガス供給部９ａ、第２のガス供給部９ｂより成り、異なる２種類のプラズマ発生用ガスを切り替えて供給することができるようになっている。
【００１５】
プラズマ処理に際しては、まず処理対象の半導体ウェハ１をマスク３を上向き視した姿勢で、下部電極６上に保持シート２を介して載置する。次いで真空チャンバ５の内部に形成された処理室５ａを真空排気部８によって真空排気し、第１のガス供給部９ａによって処理室５ａ内にアルゴンガスやフッ素系ガスなどのエッチング用のガスをプラズマ発生用ガスとして供給する。そしてこの状態で、高周波電源部１０によって下部電極６と上部電極７との間の高周波電圧を印加することにより、処理室５ａ内にはプラズマが発生し、これにより半導体ウェハ１の上面においてマスク３によって覆われていない範囲、すなわちストリートライン１ｂを挟んだ幅ｂの範囲はプラズマのエッチング作用により除去される。このとき、半導体ウェハ１の深さ方向の除去範囲が半導体ウェハ１の厚みの中間程度と成るように、すなわち半導体ウェハ１がハーフカットされるように、プラズマ処理時間を調整する。
【００１６】
この後マスク除去が行われる。ガス供給部９においてプラズマ発生用ガスの供給元を切り替えることにより、処理室５ａ内には第２のガス供給部９ｂによって酸素ガスが供給される。この状態で高周波電源部１０を駆動することにより、処理室５ａ内には酸素ガスのプラズマが発生し、これにより樹脂などの有機物を成分とするマスク３が酸素ガスのプラズマの作用によって灰化し、各半導体素子１ａの上面から除去される。
【００１７】
すなわち、プラズマ処理装置４を用いたプラズマ処理においては、まず半導体ウェハ１の回路形成面１ｃの反対面をストリートライン１ｂに沿ってハーフカットすることにより、図２（ｄ）に示すように、半導体ウェハ１の厚みよりも浅い溝１ｄを形成する（溝形成工程）。そしてこの溝形成工程は、プラズマ処理によるエッチングによって行われる。なお溝形成工程を、ダイシングブレードを用いた機械的なダイシングによって行うようにしてもよい。
【００１８】
次いで、半導体素子１ａの外縁部をエッチングするためのマスク形成が行われる（ＳＴ４）。すなわち、図３（ａ）に示すように、溝形成工程後の半導体ウェハ１の各半導体素子１ａには、マスク１１が溝部１ｄを挟んで形成される。このとき、各マスク１１を相互に隔てる幅Ｂは、溝部１ｄの幅ｂよりも広い幅寸法に設定される。ここでは、溝形成工程後の半導体ウェハ１における回路形成面１ｃの反対面に、ストリートライン１ｂの位置に
対応して、溝１ｄよりも幅が広い開口部１２を有するマスク１１を形成する（マスク形成工程）。
【００１９】
この後、半導体ウェハ１は再度図３（ｂ）に示すプラズマ処理装置４に送られ、半導体素子１ａの外縁部を対象とした等方性エッチング（ＳＴ５）と、プラズマアッシングによるマスク除去（ＳＴ６）が順次行われる。まずマスク形成後の半導体ウェハ１をマスク１１を上向きにした姿勢で下部電極６上に載置して、マスク形成面側からフッ素プラズマを用いて等方性エッチングする（エッチング工程）。
【００２０】
このエッチング工程においては、処理室５ａを真空排気部８によって真空排気し、次いで第１のガス供給部９ａによって処理室５ａ内に６フッ化硫黄（ＳＦ６）や４フッ化炭素（ＣＦ４）などのフッ素系ガスをプラズマ発生用ガスとして供給した状態で、高周波電源部１０によって下部電極６と上部電極７との間の高周波電圧を印加する。
【００２１】
これにより、処理室５ａ内にはフッ素系ガスがプラズマ化したフッ素ラジカルを含むプラズマ（フッ素プラズマ）が発生し、半導体ウェハ１の上面においてマスク１１によって覆われていない範囲、すなわちストリートライン１ｂを挟んだ幅Ｂの開口部１２は、フッ素プラズマの等方性エッチング作用により特定方向に偏らずにエッチングされる。すなわちフッ素ラジカルの化学作用によってプラズマ照射方向のみならず全方向についてシリコンが除去される。
【００２２】
この後マスク除去が行われる。すなわち（ＳＴ３）と同様に、ガス供給部９においてプラズマ発生用ガスの供給元を切り替えることにより、処理室５ａ内には酸素ガスのプラズマが発生し、これにより、マスク１１が酸素ガスのプラズマの作用によって灰化し、エッチング工程後の半導体ウェハ１の各半導体素子１ａからマスク１１を除去する（マスク除去工程）。
【００２３】
図３（ｃ）は、このようにして半導体素子１ａの外縁部を対象として等方性エッチングを行い、さらにマスク１１を除去した後の状態を示している。すなわち（ＳＴ５）においては、マスク１１によって覆われていない開口部１２に対応したエッチング対象範囲を対象として等方性エッチングが行われることにより、溝部１ｄの底部が逐次除去されて、溝部１ｄが回路形成面１ｃに到達するに至る。
【００２４】
また溝部１ｄの範囲外においては、開口部１２内に等方性エッチング作用が及ぶことにより、開口部１２内で露呈された半導体素子１ａは上面側から方向性に関係なく除去される。これにより溝部１ｄのエッジ部分が消滅して、拡大図に示すように、半導体素子１ａの外縁部には、回路形成面１ｃの反対面側から予め定められた所定除去厚さｄだけ形状不連続のない丸み部を有する略Ｒ断面形状で凹状に除去された段差部１ｅが形成される。そしてこれにより、半導体素子１ａの外縁部にこのような形状の段差部１ｅが形成された半導体部品１ａ＊が完成する。なお所定除去厚さｄは、後述するように、複数の半導体素子を積層する構造において、外縁部に形成された端子にワイヤボンディングによってワイヤを接続するための逃がし空間を形成するのに必要な寸法（例えば約１５０μｍ）に設定される。
【００２５】
すなわち（ＳＴ５）においては、前述のエッチング対象範囲に作用するフッ素プラズマによって半導体ウェハ１を厚み方向にエッチングすることにより、溝１ｄを半導体ウェハ１の回路形成面１ｃまで到達させて、半導体ウェハ１を半導体素子１ａ毎に分割するとともに、エッチング対象範囲を所定除去深さｄで凹形断面状に除去することにより、半導体部品１ａ＊の反対面側の外縁部が所定除去厚さｄだけ形状不連続のない丸み部を有する断面形状で除去された段差部１ｅを形成する。
【００２６】
このようにして形成された段差部１ｅには、鋭いコーナ部などの形状不連続部がない。このため以降の工程における半導体部品１ａ＊のハンドリング時や、基板に実装されて半導体装置を形成した状態において、外力やヒートサイクルによる熱応力などが作用した場合に、応力集中によって高い応力が発生する度合いを低減することができるという効果を有する。
【００２７】
この後、半導体部品１ａ＊の取り出しを可能にするために、シート張り替えが行われる（ＳＴ７）、すなわち、図４（ａ）に示すように、マスク除去後の半導体ウェハ１を反転して、保持シート２を上向きにした状態で、半導体部品１ａ＊の回路形成面１ｃの反対面側を保持シート１３に貼着し、次いで図４（ｂ）に示すように、回路形成面１ｃから保持シート２を剥離する。
【００２８】
これにより、複数の半導体部品１ａ＊が保持シート１３に貼着されたウェハシートが完成し、半導体部品１ａ＊はこの状態で部品実装装置に供給される。そして部品実装装置においては、図４（ｃ）に示すように、取り出し対象の半導体部品１ａ＊は部品保持ツール１４によって個別にピックアップされる。このとき、開口部１２の下面側からシート剥離促進機構１５を当接させることにより、半導体部品１ａ＊の開口部１２からの剥離が促進される。
【００２９】
なお上記実施の形態においては、（ＳＴ２）にて行われる半導体ウェハ１のハーフカットを回路形成面１ｃの反対面側から行う例を示しているが、図５に示すように、回路形成面１ｃ側から半導体ウェハ１のハーフカットを行うようにしてもよい。図５（ａ）において、半導体ウェハ１は図２に示すものと同様であり、回路形成面１ｃの反対面には保持シート２が貼着される。次いで回路形成面１ｃには、図５（ｂ）に示すように、半導体ウェハ１も厚みよりも浅い溝部１ｄ＊が、ダイシングにより形成される。すなわち、半導体ウェハ１の回路形成面側１ｃをストリートライン１ｂに沿って幅ｂにてハーフカットすることにより、半導体ウェハ１の厚みよりも浅い溝１ｄ＊を形成する（溝形成工程）。
【００３０】
この後シート張り替えが行われ、図５（ｃ）に示すように、半導体ウェハ１を反転して回路形成面１ｃを保持シート２＊に貼着した後、保持シート２を反対面から除去する。次いで、半導体素子１ａの外縁部をエッチングするためのマスク形成が行われる）。すなわち、図５（ｄ）に示すように、溝形成工程後の半導体ウェハ１の各半導体素子１ａには、マスク１１が溝部１ｄ＊を挟んで形成される。このとき、図３（ａ）に示す場合と同様に、各マスク１１を相互に隔てる幅Ｂは、溝部１ｄ＊の幅ｂよりも広い幅寸法に設定される。すなわち、ここでは、溝形成工程後の回路形成面１ｃに、ストリートライン１ｂの位置に対応して溝１ｄ＊よりも幅が広い開口部１２を有するマスク１１を形成する（マスク形成工程）。
【００３１】
この後、半導体ウェハ１は図５（ｅ）に示すプラズマ処理装置４に送られ、図１に示す半導体素子１ａの外縁部を対象とした等方性エッチング（ＳＴ５）と、プラズマアッシングによるマスク除去（ＳＴ６）が、図３にて説明した方法と同様に順次実行される。この等方性エッチングにより、この場合においても、図３（ｃ）に示すような形状の段差部１ｅが形成される。すなわち、マスク１１によって覆われていない開口部１２に対応したエッチング対象範囲を対象として、等方性エッチングが行われることにより、回路形成面１ｃの反対面のうち開口部１２内に露呈された範囲は、上面側から方向性に関係なく除去される。
【００３２】
そして等方性エッチングが進行して、除去部分が溝部１ｄ＊と連通することにより、半導体ウェハ１は半導体素子１ａ毎に分割される。これにより図３（ｃ）の拡大図に示すよ
うに、半導体素子１ａの外縁部には、回路形成面１ｃの反対面側から前述の所定除去厚さｄだけ形状不連続のない丸み部を有する断面形状で除去された段差部１ｅが形成される。そしてこれにより、図３に示す例と同様に、半導体素子１ａの外縁部にこのような形状の段差部１ｅが形成された半導体部品１ａ＊が完成する。
【００３３】
すなわちこの場合の（ＳＴ５）においては、開口部１２に対応したエッチング対象範囲に作用するフッ素プラズマにより、このエッチング対象範囲を除去した除去部分を溝１ｄ＊と連通させて、半導体ウェハ１を半導体素子１ａ毎に分割するとともに、エッチング対象範囲を所定除去深さｄで凹形断面状に除去することにより、半導体部品の反対面側の外縁部が所定除去厚さｄだけ形状不連続のない丸み部を有する断面形状で除去された段差部１ｅを形成する。
【００３４】
次に、上述の半導体部品１ａ＊を積層して成る半導体装置の製造フローについて、図６のフローに沿って、図７，図８を参照して説明する。なお図７，図８においては、複数の半導体装置が所定配列で形成される基板２０のうち、１つの半導体装置の部分のみを取り出して示している。
【００３５】
まず、上面に接続用の電極２１が形成された基板２０に、第１の半導体部品を基板に実装する（ＳＴ１１）。すなわち、図７（ａ）に示すように、予め接着剤２２が塗布された基板２０に対して、部品保持ヘッド２４によって回路形成面２３ａを保持された第１の半導体部品２３を下降させ、接着剤２２を基板２０上で押し広げて固着させる。次いで第１の半導体部品を対象としてワイヤボンディングを実行する（ＳＴ１２）。すなわち図７（ｂ）に示すように、回路形成面２３ａの外縁部に形成された端子２３ｂと電極２１とをボンディングワイヤ２５によって電気的に接続する。
【００３６】
この後、図３に示す第２の半導体部品１ａ＊を、基板２０に既に実装された第１の半導体部品２３に実装する（ＳＴ１３）。まず、図７（ｃ）に示すように第１の半導体部品２３の回路形成面２３ａに接合用の接着剤２２を塗布した後、図７（ｄ）に示すように、部品保持ヘッド２４によって保持された半導体部品１ａ＊（以下、第２の半導体部品１ａ＊と記述する。）を第１の半導体部品２３に対して下降させ、接着剤２２を押し広げながら半導体部品１ａ＊と第１の半導体部品２３とを接合する。
【００３７】
このとき、半導体部品１ａ＊の外縁部に形成された段差部１ｅと回路形成面２３ａとの間の隙間空間Ｓは、回路形成面２３ａの外縁部に形成された端子２３ｂとボンディングワイヤ２５との接続部を逃がすための逃がし空間として機能する。すなわち半導体部品１ａ＊は、このような逃がし空間を形成するために従来必要とされたスペーサ機能を部品自体で備えた構成となっている。このスペーサ機能は、従来はスペーサとして別部品を介在させるか、または上下２つの半導体部品を接着するための接着層を厚めに形成するなどの方法によって行われていたものである。
【００３８】
次いで、第２の半導体部品１ａ＊を対象としてワイヤボンディングを実行する（ＳＴ１４）。すなわち図８（ａ）に示すように、回路形成面１ｃの外縁部に形成された端子（図示省略）と電極２１とをボンディングワイヤ２５によって電気的に接続する。次いで、第１の半導体部品２２と第２の半導体部品１ａ＊との積層体を覆って、樹脂封止が行われる（ＳＴ１５）。これにより、図８（ｂ）に示すように、第１の半導体部品２３、半導体部品１ａ＊およびボンディングワイヤ２５が封止樹脂２６によって覆われる。そして封止樹脂２６が硬化した後、図８（ｃ）に示すように、樹脂封止された基板２０を個片の半導体装置毎に分割する（ＳＴ１６）。すなわち図８（ｃ）に示すように、ダイシングブレード２８によって周囲をカットすることにより、複数の半導体装置が作り込まれた基板２０から、個片の半導体装置２７を切り出す。
【００３９】
すなわち上述の半導体装置は、基板２０に回路形成面２３ａ側を上向きにして実装され回路形成面２３ａの外縁部に形成された端子２３ｂと基板２０の電極２１とがボンディングワイヤ２５によって接続された第１の半導体部品２３の上に、前述の半導体部品の製造方法によって製造された第２の半導体部品１ａ＊を積層して成り、端子２３ｂにボンディングワイヤ２５が接続された接続部が、第２の半導体部品１ａ＊の外縁部に形成された段差部１ｅと第１の半導体部品の回路形成面２３ａとの間に形成される隙間空間Ｓ内に位置した形態となっている。
【００４０】
半導体部品を積層した構成の半導体装置において、下層の第１の半導体部品の上に実装される第２の半導体部品として、上述構成の半導体部品１ａ＊を用いることにより、従来工法と比較して以下のような優れた効果を得る。すなわち本実施の形態においては、前述のように基板との電気的接続のためのワイヤボンディングにおける接続部の逃がし空間を設けるための別部品によるスペーサなどを必要としないため、完成した半導体装置の厚みを薄くすることが求められる場合においても、半導体部品１ａ＊自体の厚みをスペーサ分の厚みまで含めたものとすることができる。
【００４１】
したがって、下層の半導体部品の上面に塗布された接着剤を半導体部品自体の剛性によって均一に押し広げることができ、薄型の半導体部品を接着剤によって実装する場合において生じていた不具合を、ダイアタッチフィルムを用いることなく防止することが可能となっている。
【００４２】
これにより、ダイアタッチフィルムを使用する場合の難点、すなわち高価な資材であるダイアタッチフィルムを用いることによる資材コスト上昇と、実装工程において熱圧着に要する時間が遅延するという工程コストを招くことなく、複数の半導体部品を重ねた積層構造を、低コスト且つ高生産性で実現することが可能となっている。
【産業上の利用可能性】
【００４３】
本発明の半導体部品の製造方法は、複数の半導体部品を重ねた積層構造を高い生産性で実現することができるという効果を有し、複数の半導体素子が形成された半導体ウェハを個々の半導体素子に分割して半導体部品を製造する分野に有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施の形態の半導体部品の製造工程を示すフロー図
【図２】本発明の一実施の形態の半導体部品の製造方法の工程説明図
【図３】本発明の一実施の形態の半導体部品の製造方法の工程説明図
【図４】本発明の一実施の形態の半導体部品の製造方法の工程説明図
【図５】本発明の一実施の形態の半導体部品の製造方法の工程説明図
【図６】本発明の一実施の形態の半導体装置の製造工程を示すフロー図
【図７】本発明の一実施の形態の半導体部品の製造方法の工程説明図
【図８】本発明の一実施の形態の半導体部品の製造方法の工程説明図
【符号の説明】
【００４５】
１  半導体ウェハ
１ａ  半導体素子
１ａ＊  半導体部品
１ｂ  ストリートライン
１ｃ  回路形成面
１ｄ  溝部
１ｅ  段差部
３、１１  マスク
４  プラズマ処理装置
１２  開口部
２０  基板
２１  電極
２２  接着剤
２３  第１の半導体部品
２７  半導体装置
【図１】
0004462221.tif 000002
【図２】
0004462221.tif 000003
【図３】
0004462221.tif 000004
【図４】
0004462221.tif 000005
【図５】
0004462221.tif 000006
【図６】
0004462221.tif 000007
【図７】
0004462221.tif 000008
【図８】
0004462221.tif 000009