(57)【特許請求の範囲】
【請求項１】
装置に設けられ、この装置の電源が投入されたときに直流電源から電力を受けて出力端子にその電力を送出するＭＯＳＦＥＴトランジスタを有し前記装置の電源が遮断されたときに前記出力端子にバックアップ電池からの電流が加わる電源回路において、
前記ＭＯＳＦＥＴトランジスタを第１のトランジスタとし、この第１のトランジスタに並列に設けられたＮチャンネルＭＯＳＦＥＴの第２のトランジスタおよびＰチャネルＭＯＳＦＥＴの第３のトランジスタとからなり、これら第２および第３のトランジスタの接続点が前記第１のトランジスタのバックゲートに接続されているバックゲートバイアス回路と、
前記装置の電源が投入されたときに前記第１のトランジスタをＯＮにする制御信号を前記第１のトランジスタのゲートに加えかつ前記第２および第３のトランジスタのゲートに制御信号を送出していずれか一方のトランジスタをＯＮにしいずれか他方のトランジスタをＯＦＦにして前記第１のトランジスタのバックゲートを前記第１のトランジスタのソースに接続し、前記装置の電源が遮断されたときに前記第１のトランジスタをＯＦＦにする制御信号を前記第１のトランジスタのゲートに加えかつ前記第２および第３のトランジスタのゲートに制御信号を送出して前記いずれか一方のトランジスタをＯＦＦにし前記いずれか他方のトランジスタをＯＮにして前記第１のトランジスタのバックゲートに前記バックアップ電池からの電圧を加えて前記第１のトランジスタの寄生ダイオードを逆バイアスする制御回路とを備えることを特徴とする電源回路。
【請求項２】
前記直流電源は電池であり、前記第１のトランジスタはＰチャネルＭＯＳＦＥＴトランジスタであり、前記第２のトランジスタはＮチャネルＭＯＳＦＥＴトランジスタであり、前記第３のトランジスタはＰチャネルＭＯＳＦＥＴトランジスタであって、第２、第３の順に前記直流電源と前記出力端子との間に前記第２および第３のトランジスタが接続され、前記制御回路は、電源が投入されたか否かを検出する検出回路と、この検出回路からの信号を受けて検出信号に応じてＨＩＧＨレベルあるいはＬＯＷレベルの出力を発生するバッファアンプと、このバッファアンプの出力を受けるインバータとからなり、前記バッファアンプの出力が前記制御信号として前記第２および第３のトランジスタのゲートに加えられ、前記インバータの出力が前記制御信号として前記第１のトランジスタのゲートに加えられる請求項１記載の電源回路。
【請求項３】
装置に設けられ、この装置の電源が投入されたときに直流電源から電力を受けて出力端子に電力を送出するＭＯＳＦＥＴトランジスタを有し前記装置の電源が遮断されたときに前記出力端子にバックアップ電池からの電流が加わる携帯用電子機器において、
前記ＭＯＳＦＥＴトランジスタを第１のトランジスタとし、この第１のトランジスタに並列に設けられたＮチャンネルＭＯＳＦＥＴの第２のトランジスタおよびＰチャネルＭＯＳＦＥＴの第３のトランジスタとからなり、これら第２および第３のトランジスタの接続点が前記題１のトランジスタのバックゲートに接続されたバックゲートバイアス回路と、
前記装置の電源が投入されたときに前記第１のトランジスタをＯＮにする制御信号を前記第１のトランジスタのゲートに加えかつ前記第２および第３のトランジスタのゲートに制御信号を送出していずれか一方のトランジスタをＯＮにしいずれか他方のトランジスタをＯＦＦにして前記第１のトランジスタのバックゲートを前記第１のトランジスタのソースに接続し、前記装置の電源が遮断されたときに前記第１のトランジスタをＯＦＦにする制御信号を前記第１のトランジスタのゲートに加えかつ前記第２および第３のトランジスタのゲートに制御信号を送出して前記いずれか一方のトランジスタをＯＦＦにし前記いずれか他方のトランジスタをＯＮにして前記第１のトランジスタのバックゲートに前記バックアップ電池からの電圧を加えて前記第１のトランジスタの寄生ダイオードを逆バイアスする制御回路とを備えることを特徴とするバックアップ電池を有する携帯用電子機器。
【請求項４】
前記直流電源は電池であり、前記第１のトランジスタはＰチャネルＭＯＳＦＥＴトランジスタであり、前記第２のトランジスタはＮチャネルＭＯＳＦＥＴトランジスタであり、前記第３のトランジスタはＰチャネルＭＯＳＦＥＴトランジスタであって、第２、第３の順に前記直流電源と前記出力端子との間に前記第２および第３のトランジスタが接続され、前記制御回路は、電源が投入されたか否かを検出する検出回路と、この検出回路からの信号を受けて検出信号に応じてＨＩＧＨレベルあるいはＬＯＷレベルの出力を発生するバッファアンプと、このバッファアンプの出力を受けるインバータとからなり、前記バッファアンプの出力が前記制御信号として前記第２および第３のトランジスタのゲートに加えられ、前記インバータの出力が前記制御信号として前記第１のトランジスタのゲートに加えられる請求項３記載のバックアップ電池を有する携帯用電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電源回路およびバックアップ電池を有する携帯用電子機器に関し、詳しくは、装置が動作停止時にバックアップ電池の電力により時計機構（時計回路）を動作させて時間計測を続行するようなパーソナルコンピュータをはじめとして、ＰＨＳ、携帯電話等の携帯用電話機、ＰＤＡなどのバックアップ電池を有する携帯型電子機器の電源回路において、この電源回路の主要部分をＩＣ化した場合にバックアップ電池への電源切換えのためのトランジスタ素子の占有面積を低減でき、バックアップ電池からの逆流を容易に阻止できるようなＩＣ化に適した電源回路に関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータをはじめとして、ＰＨＳ、携帯電話等の携帯用電話機、携帯用電子機器などにおいては、装置の電源が遮断された状態でもバックアップ電池により動作が必要な内部回路に電力が供給されている。
そのような回路として、例えば、正しい時刻を表示するために時間計測をする時計機構やＳＲＡＭ等のデータ保持、受信待機回路などがある。
特に、携帯用電子機器にあっては、通常、装置の電源が投入されたときに電池駆動（メイン電池）により装置が動作するが、このときメイン電池からバックアップ電池への充電が行われる。そして、装置の電源が遮断されたときにはバックアップ電池から遮断状態において必要とされる各回路に電力が供給される。そのために電源の切換が内部で行われる。
図６は、この場合の電源切換回路を有する電源回路１０であって、１１は、内蔵されている電池、１２は、電池１１の電圧を昇圧するＤＣ／ＤＣコンバータ、１３は、昇圧された電力を受けて電圧を安定化するレギュレータ、１４は、切換スイッチ回路であり、ＰチャネルＭＯＳＦＥＴ（Ｐ−ＭＯＳ）トランジスタＱ1，Ｑ2の直列回路からなり、レギュレータ１３の出力と出力端子１８との間に挿入されている。１５は、切換制御回路であり、１６は、バックアップ電池、１７は、バックアップ電池１６と出力端子（パッド）１８との間にバックアップ電池１６の出力電流の方向において順方向に接続されたダイオード、１９は、出力端子１８とバックアップ電池１６との間に挿入された充電電流調整のための抵抗である。
また、２０は、電源投入に応じて動作する出力端子１８に接続された負荷回路であり、２１は、装置の電源が遮断されたときにはバックアップ電池１６からの電力で動作し続ける出力端子１８に接続された時計機構（時計回路）等の負荷回路、そして２２は、電源投入スイッチである。
なお、負荷回路２０は、電源スイッチ２２が遮断されたときに電力供給を停止するために電源スイッチ２２と連動してＯＦＦになるスイッチ２２ａが負荷回路２０の電力供給ラインに設けられている。
【０００３】
電源スイッチ２２により装置の電源が投入されているときには、切換制御回路１５がそれを受けて切換制御回路１５は、トランジスタＱ1のゲートにＬＯＷレベル（以下“Ｌ”）の制御信号を加えて、“Ｌ”アクティブのトランジスタＱ1をＯＮ状態に設定してＯＮ状態のトランジスタＱ1と、ドレイン−バックゲートの寄生ダイオードを形成しているトランジスタＱ2を介して負荷回路２０に電力が供給される。なお、この場合、レギュレータ１３側から出力端子１８に向かってトランジスタＱ1，Ｑ2は、それぞれソース−ドレイン−ドレイン−ソースの順に接続されていて、それぞれのトランジスタのバックゲートがソース側に吊られているので、ドレイン側の電圧が高くなったトランジスタＱ2は、寄生ダイオードにより導通する。もちろん、このときトランジスタＱ2には、これがＯＮになるように制御信号を加えてもよい。
ところで、ＭＯＳトランジスタをＩＣ化した場合には、通常、バックゲートとソースあるいはドレイン間でＰＮ接合の寄生ダイオードが形成される。この寄生ダイオードがバックアップ電池からの電流を出力端子からメイン電源側にリークさせる悪影響を与える。そのために、この例のように２つのトランジスタＱ1，Ｑ2が必要になる。
【０００４】
電源スイッチ２２が遮断されたときには、切換制御回路１５は、トランジスタＱ1のゲートにＨＩＧＨレベル（以下“Ｈ”）の制御信号を加えてあるいはハイインピーダンスの状態に設定してトランジスタＱ1をＯＦＦ状態にする。このときには、負荷回路２０は、電源スイッチ２２に連動するスイッチ２２ａがＯＦＦ状態になって電力供給が遮断されるが、負荷回路２１には、バックアップ電池１６、ダイオード１７を介して電力が供給される。このときにバックアップ電池１６からの電流がダイオード１７あるいは抵抗１９を介してトランジスタＱ2に加えられるが、トランジスタＱ2のソース側が高い電圧となるので、トランジスタＱ2により構成されるドレイン−バックゲートの寄生ダイオードが逆バイアスされるのでトランジスタＱ2のＯＦＦ状態が維持される。
なお、図中、一点鎖線で示す枠部分がＩＣとして集積化された回路である。
ところで、バッテリを複数有する電子装置の電源切換回路がすでに公知であり（特許文献１）、また、電池駆動での電源切換回路が公知である（特許文献２）。
［特許文献１］特開平８−３３６２４３号公報
［特許文献２］特開昭６２−１５５７３７号公報
【０００５】
【発明が解決しようとする課題】
このような電源切換回路にあっては、逆流防止のためにスイッチ回路としてのトランジスタとダイオード動作をするトランジスタとを直列に設けなければならず、しかも、これらトランジスタの電流容量が大きいためにＩＣ化した場合にこれら２つのＭＯＳトランジスタにより占有面積が増加する問題点がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、電源切換えのためのトランジスタ素子の占有面積を低減でき、バックアップ電池からの逆流を容易に阻止でき、ＩＣ化に適した電源回路を提供することにある。
この発明の他の目的は、電源切換えのためのトランジスタ素子の占有面積を低減でき、バックアップ電池からの逆流を容易に阻止でき、ＩＣ化に適したバックアップ電池を有する携帯用電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するためのこの発明の電源回路および携帯型携帯用電子機器の特徴は、装置に設けられ、この装置の電源が投入されたときに直流電源から電力を受けて出力端子にその電力を送出するＭＯＳＦＥＴトランジスタを有し、装置の電源が遮断されたときに出力端子にバックアップ電池からの電流が加わる電源回路において、ＭＯＳＦＥＴトランジスタを第１のトランジスタとし、この第１のトランジスタに並列に設けられたＮチャンネルＭＯＳＦＥＴの第２のトランジスタおよびＰチャネルＭＯＳＦＥＴの第３のトランジスタとからなり、これら第２および第３のトランジスタの接続点が第１のトランジスタのバックゲートに接続されているバックゲートバイアス回路と、装置の電源が投入されたときに第１のトランジスタをＯＮにする制御信号を第１のトランジスタのゲートに加えかつ第２および第３のトランジスタのゲートに制御信号を送出していずれか一方のトランジスタをＯＮにしいずれか他方のトランジスタをＯＦＦにして第１のトランジスタのバックゲートを第１のトランジスタのソースに接続し、電源が遮断されたときに第１のトランジスタをＯＦＦにする制御信号を第１のトランジスタのゲートに加えかつ第２および第３のトランジスタのゲートに制御信号を送出していずれか一方のトランジスタをＯＦＦにしいずれか他方のトランジスタをＯＮにして第１のトランジスタのバックゲートにバックアップ電池からの電圧を加えて第１のトランジスタの寄生ダイオードを逆バイアスする制御回路とを備えるものである。
【０００７】
【発明の実施の形態】
このように、電源が投入されたときに第１のトランジスタがＯＮになり、電源が遮断されたときには第１のトランジスタがＯＦＦになりかつ第１のトランジスタの寄生ダイオードを逆バイアスするように第１のトランジスタのバックゲートを第２、第３のトランジスタのいずれかをＯＮにしてバックアップ電池の電圧でバイアスするので、電源が遮断されたときにバックアップ電池からの電流が直流電源側にリークすることがほとんどない。
そこで、比較的大きな電流を流す電源切換用のトランジスタ素子は、１個で済む。この場合のバックゲートバイアスのためのトランジスタは、微少電流を流せば済むので専有面積が小さいトランジスタになる。制御回路も各トランジスタのＯＮ／ＯＦＦ制御を行う回路であるので、その電流値は小さくて済む。その結果、電源切換えのためのトランジスタ素子は１個となって、結果としてこれら回路をＩＣ化した場合にその占有面積を低減できる。
【０００８】
【実施例】
図１は、この発明のバックアップ電池を有する電源回路を適用した一実施例のブロック図、図２は、図１における各トランジスタを中心とする半導体断面構造による接続状態の模式図、図３は、その動作を説明するためのタイミングチャート、図４は、この発明のバックアップ電池を有する電源回路を適用した他の実施例のブロック図、図５は、その動作を説明するためのタイミングチャートである。なお、図６と同一の構成要素は同一の符号で示す。
図１において、１は、電源回路であり、２は、図６の切換スイッチ回路１４に換えて設けられた切換スイッチ回路であり、３は、図６の切換制御回路１５に換えてもうけられた切換制御回路である。その他の構成は、図６と同様である。
【０００９】
切換スイッチ回路２は、Ｐ−ＭＯＳトランジスタＱ1と、ＮチャネルＭＯＳＦＥＴ（Ｎ−ＭＯＳ）トランジスタＱ3，Ｐ−ＭＯＳトランジスタＱ4の直列回路とを有していて、この直列回路がＰ−ＭＯＳトランジスタＱ1と並列に接続され、トランジスタＱ1のバックゲートのバイアス回路となっている。
すなわち、トランジスタＱ3のソース（Ｓ）側がレギュレータ１３の出力側に接続され、トランジスタＱ3のドレイン（Ｄ）がトランジスタＱ4のドレイン（Ｄ）に接続され、トランジスタＱ4のソース（Ｓ）が出力端子１８に接続され、トランジスタＱ1のバックゲートがトランジスタＱ3のドレイン（Ｄ）とトランジスタＱ4のドレイン（Ｄ）との接続点Ｎに接続ライン８を介して接続されている。また、トランジスタＱ3のバックゲートはグランドＧＮＤに接続され、トランジスタＱ4のバックゲートはそのソース（Ｓ）側に接続されている。
【００１０】
トランジスタＱ1のゲートは、切換制御回路３から制御信号を受てＯＮ／ＯＦＦする。また、トランジスタＱ3，Ｑ4のゲートも切換制御回路３から制御信号を受けてＯＮ／ＯＦＦする。
切換制御回路３は、電源投入スイッチ２２のＯＮ／ＯＦＦ状態を検出する電源電圧検出回路（ＤＥＴ）４と、バッファアンプ５、バッファアンプ５の出力とグランドＧＮＤ間に挿入された負荷抵抗Ｒ、インバータ６、そして相互にカソード側が接続されたダイオードＤ1，Ｄ2からなる電源切換回路７とからなる。ダイオードＤ1のアノード側は、ＤＣ／ＤＣコンバータ１２の出力ラインに接続され、ダイオードＤ2のアノード側は、出力端子１８に接続されていて、相互接続されたカソードは、インバータ６の電源供給ラインに接続されている。これにより、インバータ６は、電源スイッチ２２が投入（ＯＮ）されているときにはＤＣ／ＤＣコンバータ１２からの電力で動作し、電源スイッチ２２がＯＦＦし、電源が遮断されているときには、出力端子１８を介してバックアップ電池１６からの電力で動作する。
なお、一点鎖線で示す枠がＩＣ化された部分である。
【００１１】
ＤＥＴ４は、ＤＣ／ＤＣコンバータ１２の出力ラインの電圧と基準電圧ＶREFと比較するコンパレータで構成され、電源スイッチ２２が投入されたときに検出信号が“Ｈ”となり、電源遮断状態のとき（電源スイッチ２２がＯＦＦのとき）には検出信号は、“Ｌ”となる。バッファアンプ５は、この“Ｈ”、“Ｌ”の信号をバッファ増幅して負荷抵抗Ｒに、“Ｈ”、“Ｌ”の電圧信号を発生する。インバータ６がそれを受けて反転して電源が投入されているときにはトランジスタＱ1のゲートに“Ｌ”を加える。このときに、バッファアンプ５の“Ｈ”の出力は、トランジスタＱ3，Ｑ4のゲートに供給される。トランジスタＱ3のゲートに“Ｈ”が加えられることで、トランジスタＱ3がＯＮとなり、トランジスタＱ1のバックゲートは、自己のソース側に接続される。その結果、ゲートに“Ｌ”の信号が加えられたトランジスタＱ1がＯＮとなり、負荷回路２０、２１に電力が供給される。
このとき、トランジスタＱ4のゲートには“Ｈ”が加えられるので、このトランジスタは、ＯＦＦ状態になっている。
【００１２】
電源スイッチ２２が遮断されたときには、検出信号が“Ｌ”となり、バッファアンプ５の出力が“Ｌ”になる。そこで、インバータ６の出力が“Ｈ”となって、それがトランジスタＱ1のゲートに加えられる。これによりトランジスタＱ1はＯＦＦ状態になる。バッファアンプ５の“Ｌ”の出力は、トランジスタＱ3，Ｑ4のゲートに供給され、トランジスタＱ4のゲートに“Ｌ”が加えられることで、トランジスタＱ4がＯＮとなり、トランジスタＱ1のバックゲートは、ドレイン側に接続される。その結果、トランジスタＱ1のバックゲート−ドレイン間の寄生ダイオードが逆バイアスされて寄生ダイオードもＯＦＦ状態となる。
これによりバックアップ電池１６からの電流がレギュレータ１３側（電源回路ＩＣ側）に流れることが阻止される。
このとき、トランジスタＱ3は、ＯＦＦとなっている。さらにこのとき、トランジスタＱ4がＯＮしているのでトランジスタＱ3のドレイン側がバックアップ電池１６から出力端子１８を介して高い電圧を受けてＮチャンネルのトランジスタＱ3のドレインと、グランドＧＮＤに接続されているバックゲートとの間が逆バイアスとなり、トランジスタＱ3の寄生ダイオードもＯＦＦ状態となる。これにより並列に接続されているトランジスタＱ3，Ｑ4のバックゲートバイアス回路もレギュレータ１３側とは遮断される。
なお、電源スイッチ２２が遮断されたときには、バッファアンプ５には、バックアップ電池１６側からの電力供給がないので、前記の“Ｌ”は、プルダウン抵抗により発生することになる。また、ここでの各トランジスタのＯＮ／ＯＦＦ状態は、電圧がトランジスタに加わっていない状態も含めた意味である。
【００１３】
図２は、図１におけるトランジスタＱ1，Ｑ3，Ｑ4を中心とする半導体断面構造による接続状態の模式図であって、それぞれのソースとドレインそしてバックゲートとの関係を示すものである。なお、これらトランジスタは、１つのＩＣに集積されるので、そのサブストレートは、１つでるが、説明の都合上、それぞれに分けて部分記載してある。
電源スイッチ２２が遮断されたときには、ＤＥＴ４の検出信号が“Ｌ”となり、トランジスタＱ3，Ｑ4のゲートＧ3，Ｇ4がそれぞれ“Ｌ”となる。それぞれのバックゲートは、バックゲートの接続ライン８により接続されている。このバックゲートの電圧は、ＯＮ状態のトランジスタＱ4、接続ライン８を介してトランジスタＱ1のバックゲートに加えられる。これによりトランジスタＱ1のソース（Ｓ）とバックゲート（ウエル領域）間のＰＮ接合が逆バイアスされることになる。その結果、バックアップ電池１６からの電流がレギュレータ１３側に流れないで、阻止される。
ここでのトランジスタＱ3，Ｑ4は、トランジスタＱ1のバックゲートにバイアスをかけるだけのトランジスタであるので、理論的には電流が“０”であり、電流がほとんどながれない。そのため小さな電流容量のトランジスタで済むので、その占有面積は、図６における削除された大きな電流を流す図６のトランジスタＱ2よりも非常に小さくなる。もちろん、切換制御回路３の各回路を含めても、トランジスタＱ2よりも小さな占有面積で済む。
【００１４】
図３は、この場合の電源が投入された状態から遮断状態に移るときの各トランジスタの動作と電圧の関係を示したものであり、図３において、（ａ）はＤＣ／ＤＣコンバータ１２の出力電圧（例えば３．９Ｖ）、（ｂ）はトランジスタＱ1のゲートの電圧、（ｃ）はトランジスタＱ3のゲートの電圧、（ｄ）はトランジスタＱ4のゲートの電圧、（ｅ）は出力端子１８の電圧、（ｆ）は、トランジスタＱ1のバックゲートの電圧、（ｇ）は、各トランジスタのＯＮ／ＯＦＦの状態をそれぞれ示している。
【００１５】
図４は、他の実施例であって、図２のインバータ６をＣＭＯＳインバータとして、図２のバッファアンプ５をこのＣＭＯＳインバータ５ａ、５ｂを２段接続することにより構成した具体例である。
その他の構成は、図１と同様である。
図３のタイミングチャートに対応して各部のバッファアンプ５のインバータ５ａ，５ｂとインバータ６の各部の波形を示すと、図５のようになる。図５において、（ａ）はＤＣ／ＤＣコンバータの出力電圧（例えば３．９Ｖ）、（ｂ）はＤＥＴ４の検出信号の電圧、（ｃ）はインバータ５ａの出力電圧、（ｄ）はインバータ５ｂの出力電圧、（ｅ）はインバータ６の出力電圧であり、それぞれの波形は、図３と同様に電源がＯＮからＯＦＦにされたときの過渡現象の状態を表している。
なお、全体的な動作は、図１と同様なものであるので割愛する。
この実施例では、切換制御回路３の主要部がインバータで済むので、回路が簡単になる利点がある。
【００１６】
以上説明してきたが、ＭＯＳＦＥＴは、バイディレクショナルで動作するので、実施例では、トランジスタＱ3のソース側をレギュレータ１３の出力に接続し、ドレイン側をトランジスタＱ4のドレイン側に接続しているが、これを、逆に、トランジスタＱ3のドレイン側をレギュレータ１３の出力に、ソース側をトランジスタＱ4のドレイン側に接続してもよいことはもちろんである。
また、この明細書および特許請求の範囲におけるバックアップ電池には、通常のボタン電池等をはじめとして強誘電体コンデンサ等の電池機能を持つコンデンサも含むものである。
【００１７】
【発明の効果】
以上説明してきたように、この発明にあっては、電源が投入されたときに第１のトランジスタがＯＮになり、電源が遮断されたときには第１のトランジスタがＯＦＦになりかつ第１のトランジスタの寄生ダイオードを逆バイアスするように第１のトランジスタのバックゲートを、第２、第３のトランジスタのいずれかをＯＮにしてバックアップ電池の電圧でバイアスするので、電源が遮断されたときにバックアップ電池からの電流が直流電源側にリークすることがほとんどない。
そこで、比較的大きな電流を流す電源切換用のトランジスタ素子は、１個で済む。この場合のバックゲートバイアスのためのトランジスタは、微少電流を流せば済むので専有面積が小さいトランジスタになる。制御回路も各トランジスタのＯＮ／ＯＦＦ制御を行う回路であるので、その電流値は小さくて済む。その結果、電源切換えのためのトランジスタ素子は１個となって、結果としてこれら回路をＩＣ化した場合にその占有面積を低減できる。
【図面の簡単な説明】
【図１】図１は、この発明のバックアップ電池を有する電源回路を適用した一実施例のブロック図である。
【図２】図２は、図１における各トランジスタを中心とする半導体断面構造による接続状態の模式図である。
【図３】図３は、その動作を説明するためのタイミングチャートである。
【図４】図４は、この発明のバックアップ電池を有する電源回路を適用した他の実施例のブロック図である。
【図５】図５は、その動作を説明するためのタイミングチャートである。
【図６】図６は、従来のバックアップ電池を有する電源回路の説明図である。
【符号の説明】
１，１０…電源回路、２…切換スイッチ回路、３…切換制御回路、
４…電源電圧検出回路（ＤＥＴ）、５…バッファアンプ、
６…インバータ、７…電源切換回路、
８…接続ライン、
１１…電池、１２…ＤＣ／ＤＣコンバータ、
１３…レギュレータ、１４…バイアス回路、
１５…切換制御回路、１６…バックアップ電池、
１７…ダイオード、１８…出力端子、
２０…１８とバックアップ、２０，２１…負荷回路、
２２…電源投入スイッチ、Ｒ…負荷抵抗、
Ｄ1，Ｄ2…ダイオード、Ｑ1〜Ｑ4…ＭＯＳＦＥＴトランジスタ。
【図１】
0004499251.tif 000002
【図２】
0004499251.tif 000003
【図３】
0004499251.tif 000004
【図４】
0004499251.tif 000005
【図５】
0004499251.tif 000006
【図６】
0004499251.tif 000007