(57)【特許請求の範囲】
【請求項１】
チャネル領域を有する化合物半導体基板と、該基板にオーミック接触するソース電極およびドレイン電極と、該チャネル領域の上側のゲート電極とを有する電界効果トランジスタを形成する工程と、
該電界効果トランジスタのしきい値電圧を測定する工程と、
該測定されたしきい値電圧が所望の値より負の方向にずれているとき、前記基板中の前記チャネル領域よりも深い位置に、不純物イオンがくるように、当該不純物イオンを前記基板の基板面に対し斜め方向に注入することによって、前記チャネル領域の下側にダメージ層を形成し、前記電界効果トランジスタのしきい値電圧を上昇させる工程と、
しかる後、前記基板をアニールする工程と
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
請求項１に記載の半導体素子の製造方法において、
前記位置に、前記不純物イオンの濃度のピークがくるようにすることを特徴とする半導体素子の製造方法。
【請求項３】
請求項１に記載の半導体素子の製造方法において、
前記斜め方向を、前記ドレイン電極側から前記ゲート電極側へ向かう斜め方向としたことを特徴とする半導体素子の製造方法。
【請求項４】
請求項１に記載の半導体素子の製造方法において、
前記不純物イオンの注入を、前記ドレイン電極側から前記ゲート電極側へ向かう斜め方向および前記ソース電極側から前記ゲート電極側へ向かう斜め方向の双方向から行うことを特徴とする半導体素子の製造方法。
【請求項５】
請求項１に記載の半導体素子の製造方法において、
前記斜め方向を、前記ゲート電極の前記基板面と対向する底面の真下に位置する前記基板の領域であって、かつ、前記チャネル領域よりも深い位置の領域の少なくとも一部分を見通せる方向としたことを特徴とする半導体素子の製造方法。
【請求項６】
請求項１に記載の半導体素子の製造方法において、
前記不純物イオンを、前記ゲート電極を貫通しない程度の運動エネルギーを有する不純物イオンとしたことを特徴とする半導体素子の製造方法。
【請求項７】
請求項１に記載の半導体素子の製造方法において、
前記ゲート電極が、下側電極部と、該下側電極部と連続して設けられていて、かつ、ゲート長方向に該下側電極部よりも膨大している上側電極部とを含むとき、前記不純物イオンの注入工程を、前記下側電極部を形成した後であって、前記上側電極部を形成する前に行うことを特徴とする半導体素子の製造方法。
【請求項８】
請求項１に記載の半導体素子の製造方法において、
前記アニールを、３００℃〜４５０℃の温度のアニールとすることを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子の製造方法、特に、しきい値電圧を調節して半導体素子を製造する方法に関する。
【０００２】
【従来の技術】
従来、化合物半導体のしきい値電圧の制御は、活性層を形成する際に不純物イオンの濃度を調節して行っていた。例えば、活性層をイオン注入により形成する場合、基板の活性層形成予定領域に注入するイオンの注入量（ドーズ量）を調節していた。一方、化合物半導体基板をエピタキシャル成長させて形成する場合、活性層に含ませるドナー等の量を調節していた。
【０００３】
ところが、上述の二つの調節方法では、充分に活性層の不純物濃度を制御することができなかった。この原因は、プロセスにアニール工程などの不安定要素があるため、或いは、化合物半導体基板自体の結晶性の良否にバラツキがあるためである。特に、ＧａＡｓ系化合物半導体基板では、シリコン基板と比べると比較にならない程の結晶欠損があるため、不純物イオンの濃度の調節のみでは、しきい値電圧を調節するのが、困難であった。
【０００４】
そこで提案されたのが、文献Ｉ（特公平７−６０８３０号）に開示されている方法である。文献Ｉに開示されている方法は、基板にＦＥＴ構造を形成したのち、基板に不純物イオンの注入を行う方法である。この方法によれば、注入イオンによる損傷等の効果によってチャネル領域の特性を変化させることにより、しきい値電圧を調節する。なお、このしきい値電圧の調節は、しきい値電圧が負の方向にずれている場合、すなわち、しきい値電圧の設計値よりも小さい値となっている場合に行う。
【０００５】
【発明が解決しようとする課題】
一方、ＦＥＴの高集積化および高速化のためゲート長を短くすることが望まれている。しかし、ゲート長の短縮に伴いゲート電極自体が小さくなるため、ゲート抵抗が増加することが知られている。そして、このようなゲート抵抗の増加を抑制するために、ゲート電極の上部を下部に比べ膨大化したゲート電極構造（いわゆるマッシュルーム構造）が用いられている。このようなマッシュルーム構造のゲート電極では、ゲート長方向の位置によってゲート電極の厚み（基板に垂直な方向の高さ）が異なる。基板面から垂直な方向から不純物イオンを注入しても、厚みの不均一なゲート電極が設けられた基板に対しては均一な深さに不純物イオンを注入できず、このため、しきい値電圧を精度良く調節することが困難であった。
【０００６】
したがって、基板にＦＥＴ構造を作り込んだ後に、基板に不純物イオンを注入する方法であっても、しきい値電圧を精度よく調節できることが可能な具体的な方法の確立が望まれていた。特に、上述のようにゲート電極の厚さが不均一である場合において、その方法の確立が望まれていた。
【０００７】
【課題を解決するための手段】
そこで、この発明の半導体素子の製造方法によれば、チャネル領域を有する化合物半導体基板と、この基板にオーミック接触するソース電極およびドレイン電極と、このチャネル領域の上側のゲート電極とを有する電界効果トランジスタを形成する工程と、この電界効果トランジスタのしきい値電圧を測定する工程と、測定されたしきい値電圧が所望の値より負の方向にずれているとき、この基板中のチャネル領域よりも深い位置に、不純物イオンがくるように不純物イオンをこの基板の基板面に対し斜め方向に注入することによって、チャネル領域の下側にダメージ層を形成し、電界効果トランジスタのしきい値電圧を上昇させる工程と、しかる後、この基板をアニールする工程とを含むことを特徴とする。
【０００８】
この構成によれば、基板面に対して斜め方向に不純物イオンを注入しているため、たとえ、化合物半導体基板に設けられたゲート電極の厚みがゲート長方向の位置によって異なる場合であっても、不純物イオンのプロファイルが均一な深さとなるように不純物イオンを注入することができる。したがって、しきい値電圧を精度良く調節することができる。
【０００９】
なお、チャネル領域とは、ソース電極およびドレイン電極の間の基板中の領域であって、ＦＥＴの動作中に実際にチャネルが形成される領域を意味する。もちろん、理論上、キャリアが存在し得る領域という意味ではなく、導通に実際に寄与するキャリアの濃度ピークの近傍の領域を意味する。また、チャネル領域は、活性層（ドナーまたはアクセプターを注入した層）の中に形成されていても良いし、或いは、活性層の外に形成されていても良い。例えば、チャネル領域が活性層の外に形成されるのは、二次元電子ガスをキャリアとして利用するＨＥＭＴの場合などである。また、しきい値電圧とは、ノーマリオン型またはノーマリオフ型のいずれのＦＥＴにおいてもオンオフ変化点におけるゲート電極に印加する電圧を意味する。
【００１０】
また、ゲート電極が注入される不純物イオンの運動エネルギーに対して十分な阻止能を有している場合には、基板面に垂直な方向から不純物イオンを注入しても所定深さにイオン注入できないが、上述したこの発明の方法によれば、所定の深さにイオン注入することができる。
【００１１】
なお、不純物イオンをチャネル領域の下の位置に注入することでしきい値電圧が上昇するのは、不純物イオンの飛跡に沿ってチャネル領域中に形成された格子欠損などの損傷、または、チャネル領域よりも深い位置で制動を受け静止した、不純物イオンの近傍に形成された格子欠損などの損傷が生ずるからである。
【００１２】
これらの損傷、特に前者の損傷を放置しておくと、電界効果トランジスタ（ＦＥＴ）の相互コンダクタンス（ｇm ）が低く実用的ではないので、アニールを行う必要がある。このアニールによってチャネル領域中の損傷、主に前者の損傷を修復し、実用上問題の無いｇm に回復させることができる。
【００１３】
また、アニールを、３００℃〜４５０℃の温度で行うのが好適である。この温度範囲であると、主として前者の損傷のみを緩和させることができる。これよりも高い温度であると、前者および後者の両方の損傷を修復させてしまうことがあるためである。
【００１４】
このような理由で、形成されたＦＥＴのしきい値電圧が所望の値よりも負の方向にずれている場合、イオン注入することによりしきい値電圧を所望の値に調節することができる。
【００１５】
また、チャネル領域よりも深い位置に、不純物イオンの濃度のピークがくるように不純物イオンの注入を行うのが好適である。不純物イオンの濃度のピークがチャネル領域よりも下にくることにより、主としてチャネル領域の下に不純物イオンが分布することとなるため、チャネル領域中に大きな損傷を与えることなく、しきい値電圧を調節することができる。
【００１６】
また、しきい値電圧調節用の不純物イオンに対して特に制限はないが、質量数の小さいイオンを用いると、より少ないエネルギーでイオンの加速を行うことができる。そのため、典型的には、不純物イオンとして質量数の小さいＨ+ イオンを用いると、チャネル領域よりも深い位置にイオン注入する際に必要なエネルギーが最小となるため好適である。
【００１７】
また、この発明の実施に当たり、より好適には、前述の斜め方向を、前述のドレイン電極側から前述のゲート電極側へ向かう斜め方向とするのが良い。
【００１８】
このようにすれば、ドレイン電極側から不純物イオン注入をおこなっているため、チャネル領域中のソース電極側に、不純物イオンの注入濃度が低下する領域が形成される。したがって、文献Ｉに開示された方法とは異質の効果、すなわち、ソース抵抗を抑制しつつ、しきい値電圧を調節できるという効果を有する。そして、ソース抵抗を抑制することにより、ｇm の低下を抑制することができる。
【００１９】
また、この発明の実施に当たり、より好適には、前述の斜め方向への不純物イオンの注入を、前述のドレイン電極側から前述のゲート電極側へ向かう斜め方向、および、前述のソース電極側から前述のゲート電極側へ向かう斜め方向の双方向から行うのが良い。
【００２０】
このようにすれば、不純物イオンの注入を、基板面に対して斜め方向であってドレイン電極側からゲート電極側へ向かう方向への不純物イオンの注入と、基板面に対してソース電極側からゲート電極側へ向かう方向への不純物イオンの注入との両方向からの不純物イオンの注入を行っている。よって、注入された不純物イオンのソース電極側およびドレイン電極側におけるプロファイルが、片側から注入する場合のプロファイルに比べ、基板面に平行な面内において、より均一になる。したがって、しきい値電圧をより精度良く調節することができる。
【００２１】
また、この発明の実施に当たり、より好適には、前述の斜め方向を、前述したゲート電極の前述した基板面と対向する底面の真下に位置する前述した基板の領域であって、かつ、前述のチャネル領域よりも深い位置の領域の少なくとも一部分を見通せる方向とするのが良い。
【００２２】
このようにすれば、不純物イオンをチャネル領域よりも深い位置の、少なくとも一部に注入することができる。よって、注入された不純物イオンの拡散などに依ることなく直接イオン注入できる。したがって、より確実に不純物イオンを所定の位置に注入することができる。
【００２３】
また、この発明の実施に当たり、より好適には、前述の不純物イオンを、前述のゲート電極を貫通しない程度の運動エネルギーを有する不純物イオンとするのが良い。
【００２４】
この構成によれば、不純物イオンに与える加速エネルギーを小さくして、この発明の目的を達成することができる。そのため、イオンの加速エネルギーがより小さい装置で、不純物イオンを注入することができる。
【００２５】
また、この発明の実施に当たり、より好適には、前述のゲート電極が、下側電極部と、この下側電極部と連続して設けられていて、かつ、ゲート長方向にこの下側電極部よりも膨大している上側電極部とを含むとき、前述の不純物イオンの注入工程を、この下部電極部を形成した後であって、この上側電極部を形成する前に行うのが良い。
【００２６】
このようにすれば、ゲート長の小さい下側電極部を形成したのち、不純物イオンの注入をしている。そのため、下側電極部に比べて大きい上側電極部を形成する前に、しきい値電圧を測定し不純物イオンの注入を行うことができる。したがって、ゲート電極を大きくできるため、ゲート抵抗を低減できる。なお、下側電極部および上側電極部は、それぞれ複数の電極からなる構成となる場合があっても良い。
【００２７】
【発明の実施の形態】
以下、この発明の半導体素子の製造方法の実施の形態につき、第１の実施の形態および第２の実施の形態として、それぞれ図を用いて説明する。なお、この説明に用いる各図は、これら発明を理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるに過ぎない。また、各図において同様な構成成分については、同一の符号を付して示し、その重複する説明を省略することがある。
【００２８】
（第１の実施の形態）
図１〜図３は、第１の実施の形態の半導体素子の製造方法の主な工程を、各工程における断面の切り口で示した図である。図示例では、エピタキシャル成長させたＧａＡｓ系化合物半導体基板を用いたリセス構造のショットキーゲートを有するＭＥＳＦＥＴを示している。なお、この化合物半導体基板は、ＧａＡｓ系化合物半導体基板に限らず、ＩｎＰ系化合物半導体基板等の従来周知のいかなる化合物半導体基板も用いることができる。また、図示例の素子構造のＭＥＳＦＥＴ以外にも、ＨＥＭＴ、逆ＨＥＭＴ、ダブルへテロ接合、絶縁ゲート型ヘテロ接合またはＳＩＳＦＥＴ構造などのＨＥＭＴとして形成しても良い。これらのＨＥＭＴでも、以下に述べる方法を用いて、しきい値電圧を調節することができると考えられる。したがって、この発明は、その特徴部分が基板面に対して斜め方向に不純物イオン注入することであるため、以下の方法で形成した半導体素子にのみ適用されるものではない。
【００２９】
先ず、チャネル領域を有する化合物半導体基板１１を形成する（図１（Ａ））。この化合物半導体基板１１は、ＧａＡｓ基板１３の上に、ＭＢＥ法などによってＧａＡｓバッファ層１５、ｎ−ＧａＡｓ層１７およびｎ+ −ＧａＡｓ層１９を順次に形成することで得られる。例えば、化合物半導体基板１１を、ＭＢＥ法などにより形成するのが好適である。ＭＢＥ法を用いると、活性層形成のためのイオン注入をすることなく活性層を形成することができるためである。また、イオン注入により活性層を形成しても良い。
【００３０】
次に、チャネル領域を有する化合物半導体基板１１に、基板１１とオーミック接触をなすソース電極２１およびドレイン電極２３を形成する（図１（Ｂ））。
【００３１】
続いて、オーミック電極を形成した化合物半導体基板１１に、リセスエッチング用膜２５を形成する（図１（Ｃ））。例えば、このリセスエッチング用膜２５は、窒化シリコン膜として１０００Åの厚さでプラズマＣＶＤ法などにより形成する。
【００３２】
次に、リセスエッチング用膜２５の上にオーバーハング状のレジストパターン２７を形成する（図１（Ｄ））。このようなオーバーハング状のレジストパターン２７を形成するためには、例えば、ＦＳＭＲ（富士薬品工業（株）製）などのネガレジストを用いる。ここで用いるネガレジストは、塗布した面に選択的に光を照射すると、塗布されたネガレジストの深さ方向にエッチングレートが上昇するように硬化するという性質を有している。そのため、ゲート電極形成予定領域であるレジスト開口部２４以外を部分的に硬化させたのち、不要部分をエッチング除去すると、基板に近い側のレジストのエッチングレートが高いため、図に示すようにオーバーハング状に加工することができる。なお、このようにレジストパターン２７をオーバーハング状としたのは、後述のリセスエッチングを効果的に行うためである。例えば、このレジストパターン２７は、０．７μｍの膜厚に形成する。
【００３３】
続いて、上述のリセスエッチング用膜２５に、レジストパターン２７をエッチングマスクとして異方性エッチングを行い、レジスト開口部２４に対応する開口部２６を形成してリセス形成マスク２５ａを形成する（図２（Ａ））。この異方性エッチングには、例えば、ＲＩＥ法等を用いる。
【００３４】
次に、化合物半導体基板１１にリセス構造を形成するために、開口部形成済みのリセスエッチング用膜すなわちリセス形成マスク２５ａを用いてエッチング（リセスエッチングとも称する）を行い、リセス２８を形成する（図２（Ｂ））。
【００３５】
このリセスが形成された化合物半導体基板を、リセス構造付き基板（またはリセス構造形成済み基板）１１ａと称する。また、このリセス２８が形成されたｎ+ −ＧａＡｓ層およびｎ−ＧａＡｓ層を、それぞれ、穴付きｎ+ −ＧａＡｓ層１９ａおよび穴付きｎ−ＧａＡｓ層１７ａと称する。例えば、このリセスエッチングには、リン酸系ウェットエッチャントを用いる。なお、周知のごとく、リセス構造のＦＥＴでは基板１１ａの表面からのリセス深さによってしきい値を制御することができるため、所望のしきい値に応じたリセス深さとなるようにエッチングする。
【００３６】
続いて、上述のレジストパターン２７とレジスト開口部２４とを覆うようにゲートメタルを形成したのち（図示せず）、レジストパターン２７をリフトオフすることにより、ゲート電極２９を形成する（図２（Ｃ））。このゲートメタルの材料およびその厚さは、特に限定する必要はない。なぜなら、詳細は後述するが、基板面に対して斜め方向から不純物イオン注入を行うことにより、ゲート電極２９の厚さ、形状、および材料などの諸条件に左右されることなく、チャネルの下に不純物イオン濃度のピークがくるように不純物イオンを注入できるためである。例えば、このゲート電極２９は、基板に近い側からチタン−アルミニウム等の積層構造を有するゲート電極として形成する。また、例えば、ゲート電極２９の膜厚は、チタンが２００Åおよびアルミニウムが５０００Åのように厚く形成しても良い。このようなゲート電極の形成には、レジストパターン２７およびレジスト開口部２４を覆うようにゲートメタルを電子ビーム蒸着法などによって形成したのち、不要メタル部分を有機溶剤などでリフトオフさせて形成すればよい。
【００３７】
ゲート電極２９を形成したのち、リセス形成マスク２５ａを除去してＭＥＳＦＥＴ３１を形成する（図２（Ｄ））。例えば、この除去には、プラズマアッシング等を用いればよい。
【００３８】
次に、以上の工程で得られたＭＥＳＦＥＴ３１のしきい値電圧を測定する。このしきい値電圧の測定は、従来と同様にソース電極２１およびドレイン電極２３にプローブ針を当てて行う。そして、ＭＥＳＦＥＴ３１が設計上の値である所望のしきい値電圧よりも小さいしきい値電圧を有する場合は、以下の不純物イオンの注入を行う。なお、以下では、チャネル領域よりも深い位置に、不純物イオンの濃度ピークがくるように不純物イオンを注入する例を説明するが、この例のみには限定されない。
【００３９】
図３（Ａ）および（Ｂ）は、上述の工程を経て形成されたＭＥＳＦＥＴ３１に図中の矢印Ｐのように、化合物半導体基板１１の基板面に対して斜め方向から不純物イオンの注入を行う様子を概略的に示した図である。特に、図３（Ｂ）は、図３（Ａ）の、破線で囲まれた部分を拡大して、ゲート電極２９の近傍のみを示した図である。なお、図を分かり易くするために図３（Ｂ）はハッチングを一部除いて示してある。
【００４０】
上述のＭＥＳＦＥＴ３１では、穴付きｎ−ＧａＡｓ層１７ａが活性層となっている。また、ＧａＡｓバッファ層１５および穴付きｎ−ＧａＡｓ層１７ａの接合により、ＭＥＳＦＥＴ動作中は、穴付きｎ−ＧａＡｓ層１７ａの内部領域であって、ゲート電極２９の下側の領域にチャネルが形成される。そのチャネルが形成される領域をチャネル領域３３として概略的に図３（Ｂ）に図示してある。
【００４１】
上述のしきい値電圧を測定したのち、図３（Ｂ）に示すように、チャネル領域３３の下に不純物濃度のピークＤP がくるように不純物イオンを注入する。ここで、このイオン注入は基板面に対して斜め方向から行う。図３（Ｂ）に示すように、基板面に対してθの角度をなす方向にイオン注入すると、イオン注入方向から見たときのゲート電極２９の射影に相当する領域（図中α−α線およびβ−β線に挟まれる領域）以外では、チャネル領域３３の下側にダメージ層３５が形成される。なお、ダメージ層３５については後述する。なお、図３（Ａ）および（Ｂ）では、ドレイン電極２３側からゲート電極２９側へ向かう方向にイオン注入をした例を示しているが、もちろん、この発明をこの一形態のみに限定するものでは無い。
【００４２】
また、図に示すように、ゲート電極２９は、その厚み（化合物半導体基板１１に垂直な方向の長さ）がゲート長方向の位置によって異なっている。すなわち、ゲート電極２９の断面は、台形となっておりゲート電極２９の頂点に向かって両端の部分で幅が先細状に減少する構造を成している。したがって、例えば、不純物イオンを垂直入射させた場合は、不純物イオンのプロファイルがゲート電極２９の下側において、偏りを生じる。そこで、この発明では、基板面に斜め方向にイオン注入を行って、この偏りをできるだけ無くそうとしてる。
【００４３】
なお、この不純物イオン注入に用いる物質は、イオン化できる原子であればよい。また、このとき、質量数の小さいイオンとするのが好適である。質量数の小さいイオンでは、所望の注入深さに必要とされるエネルギー、すなわち、加速電圧を小さくすることができるためである。したがって、Ｈ+ を用いるのが特に好適である。また、質量数が２１以下のボロン（Ｂ+ ）、炭素（Ｃ+ ）などを用いるのが好適である。
【００４４】
また、不純物イオン注入の際、この不純物イオンを、ゲート電極２９を通過しない程度の運動エネルギーを有する不純物イオンとするのが好適である。基板面に対して斜め方向からイオン注入しているため、不純物イオンはゲート電極２９を通過しない程度の運動エネルギーを有していれば充分である。したがって、イオンの加速エネルギーの小さい、より安価なイオン注入装置を用いてしきい値電圧を調節することが可能となる。また、後述するように、不純物イオンの注入量は、しきい値電圧を増加させる量に対応する注入量ととするのが好適である。
【００４５】
図３（Ｂ）に示すように、チャネル領域３３よりも深い位置に不純物イオンの濃度のピークＤP がくるようにイオン注入することにより、チャネル領域３３中には注入イオンの飛跡に沿った格子欠損による軽いダメージ（軽ダメージ層３７）を形成することができ、更に、チャネル領域３３よりも深い位置には静止した注入イオンの周囲の格子欠損による大きいダメージ（ダメージ層３５）を形成することができる。したがって、チャネル幅の縮小、または、キャリア密度の低下などの現象により、ＭＥＳＦＥＴ３１のしきい値電圧を上昇させることができる。
【００４６】
そして、斜め方向から不純物イオンを注入することにより、実質的にゲート電極２９のイオン阻止能に影響を受けることなくイオン注入することができる。よって、不純物イオンが注入された領域において、ゲート長方向のどの位置においても、濃度のピークが基板面したがってリセスの底面から均一な深さのところに形成されるように不純物イオンを注入することができる。その結果、ＦＥＴのしきい値電圧を精度良く調節することができる。
【００４７】
また、このとき、イオンの注入角度θは、ゲート電極２９の基板面と対向する底面の真下に位置する基板の領域であって、かつ、チャネル領域３３よりも深い位置の領域の少なくとも一部を見通せる角度とするのが良い。なお、図示例では、ゲート電極２９に遮られて、この領域の一部のみが見通せる角度となっている。仮にゲート電極２９により完全に注入イオンが阻止される場合は、図３（Ｂ）に示すα−α線およびβ−β線に挟まれる領域には、ダメージ層３５を形成できない。しかしながら、実際は不純物イオンの拡散により、図示例の場合でもα−α線およびβ−β線に挟まれる内側の領域にまでダメージ層３５を形成することができる。なお、この領域の全てが見通せる角度から、不純物イオン注入を行うと、このように拡散を利用することなくダメージ層を形成することができる。したがって、少なくとも一部を見通せる角度から不純物イオンを注入することにより、チャネル領域３３の下側において、ゲート長方向における不純物の濃度ピークの分布を更に均一化させることができる。
【００４８】
以上説明した不純物イオンの注入に続いて、アニールを行う。また、このアニールを、３００℃〜４５０℃の範囲の温度で行うのが好適である。例えば、このアニール温度は、３８０℃で５分程度行えば良い。このアニール処理につき以下に説明する。
【００４９】
図３（Ｃ）は、アニールによってＭＥＳＦＥＴ３１中に生じる現象を、図３（Ｂ）と同様に模式的に示した図である。なお、図３（Ｃ）においても、ゲート電極２９の近傍のみ（図３（Ａ）の破線で囲まれた部分）を示し、更に、図を分かり易くするためにハッチングを一部除いて示してある。このアニールは、チャネル領域３３中に形成された軽ダメージ層３７の格子欠損などを回復させることにより、ＭＥＳＦＥＴの相互コンダクタンスｇm を増加させるために行う。
【００５０】
また、アニール温度を３００℃〜４５０℃とすると、次の二つの理由によって好適である。５００℃以上でアニールすると、ＭＥＳＦＥＴ上のオーミック電極に悪影響を及ぼしＦＥＴ特性が著しく劣化するためである。また、３００℃〜４５０℃のアニールとすると、図３（Ｃ）に示すように、主として軽ダメージ層３７における格子欠損などのダメージを回復させ、かつ、ダメージ層３５のダメージをそのまま残存させることができるためである。そして、軽ダメージ層３７を消失させ、かつ、ダメージ層３５のみを残存させることにより、ｇm の低下を抑制しつつ、しきい値電圧を調節することができる。また、アニール処理を行う場合には、以下のようなメリットもある。
【００５１】
図６は、アニール処理をしない場合、および、アニール処理をした場合のそれぞれのＭＥＳＦＥＴについて、不純物イオンの注入量（ドーズ量）としきい値電圧の変化量との関係を示したグラフである。このグラフは、この出願に係る発明者らが行った実験の結果を定性的に示すグラフである。横軸はドーズ量（ｉｏｎｓ／ｃｍ2 ）であり、縦軸はしきい値電圧の変化量（Ｖ）である。
【００５２】
図６に示すように、イオン注入したのちアニール処理を行わない場合、ｇm が大きく低下していると共に、しきい値電圧が高くなっている。また、アニール処理を行った場合は、ｇm が増加すると共に、図中の矢印のようにしきい値電圧が若干低下する。この出願に係る発明者らによると、アニール処理を行わない場合ではしきい値電圧のドーズ量依存性がノンリニア（非線形的）であるのに対し、アニール処理を行った場合ではしきい値電圧のドーズ量依存性がリニア（線形的）となる。よって、アニール処理をする場合は、注入イオンのドーズ量に対するしきい値電圧の変化量を予め少なくとも二点で測定しておけば、ドーズ量−しきい値電圧変化量の直線を得ることができるため、所望のしきい値電圧からのずれを測定することにより、直ちに必要なイオン注入量を知ることができる。
【００５３】
ここで、図３（Ａ）の例では、不純物イオンを、基板面に対して斜め方向であって、ドレイン電極２３側からゲート電極２９側へ向かう方向にイオン注入している。そのため、ダメージ層３５が形成されない領域、すなわち高抵抗化されない領域が、ソース電極２１およびゲート電極２９の間に形成される（図３（Ｂ）参照）。よって、ソース抵抗の増加を抑制しつつ、しきい値電圧を調節することができる。
【００５４】
既に説明したように、図３（Ａ）の例に限らず、不純物イオンを注入する斜め方向を、ドレイン電極２３側からゲート電極２９側へ向かう方向、および、ソース電極２１側からゲート電極２９側へ向かう方向の両方向からのイオン注入を行っても良い。このようにイオン注入すると、片側からイオン注入する場合に比べ、注入されたイオンのプロファイルが、ゲート電極２９に関し、ソース電極２１側およびドレイン電極２３側にて左右対称のプロファイルとすることができる。したがって、ゲート電極２９の下側で、チャネル幅やキャリア濃度を均一にすることができる。よって、しきい値電圧を、更に精度良く調節することができる。なお、この双方向注入は、双方向から同時に行っても良いし、或いは、各方向から交互に行っても良く、設計上の問題である。
【００５５】
上述のようなＧａＡｓ系のＭＥＳＦＥＴにおいて、例えば、ボロンイオン（11Ｂ）を加速電圧２００ｋｅｖで注入すると、ＭＥＳＦＥＴ３１の表面からイオンの飛跡に沿ったピークの深さは約２８００Åとなる。例えば、イオン注入方向の基板面に対する角θが４５度であるときは、不純物イオンの濃度ピークの位置は、基板面からの深さ（基板面に垂直な方向に沿った長さ）が約２０００Åの位置となる。したがって、チャネル領域３３の深さが５００Åであるとき、不純物イオンの濃度ピークの位置は、チャネル領域３３よりも深くなる。
【００５６】
（第２の実施の形態）
第１の実施の形態にて説明した半導体素子の製造方法の変形例につき、以下に第２の実施の形態として説明する。
【００５７】
図４〜図５は、この実施の形態の半導体素子の製造方法の主な工程を、各工程における断面の切り口で示した図である。なお、図４〜図５は、図１（Ａ）〜（Ｄ）、図２（Ａ）および図２（Ｂ）に続く工程を示した図である。この図示例では、第１の実施の形態と同様にエピタキシャル成長させたＧａＡｓ系化合物半導体基板を用いたリセス構造のショットキーゲートを有するＭＥＳＦＥＴを示してあるが、ここでは特に、ＭＥＳＦＥＴのゲート電極が、下側電極部と、下側電極部を覆うようにゲート長方向に膨大している上側電極部とを含む場合を示している。このようなゲート電極は、いわゆるマッシュルームゲート電極とも呼ばれる。後述の図に示すように、この実施の形態では、ゲート電極が上側および下側電極部の二つの電極からなる場合を説明する。また、この実施の形態の製造方法は、上述した第１の実施の形態の変形例であるため、第１の実施の形態と重複する説明については省略することがある。
【００５８】
先ず、第１の実施の形態につき図１（Ａ）〜図２（Ｂ）を参照して説明した方法に従って、リセス構造付き基板１１ａを形成する（図２（Ｂ））。
【００５９】
続いて、上述のレジストパターン２７と開口部とを覆うようにゲートメタルを形成したのち（図示せず）、レジストパターン２７をリフトオフすることにより、下側電極部３９を形成する（図４（Ａ））。この下側電極部３９は断面がキノコ型となっていて、キノコの軸に相当する部分はリセス形成マスク２５ａの穴（開口部）２６で規制されてリセス２８の底面上に垂直に形成されている。また、キノコの傘に相当する部分は、リセス形成マスク２５ａの穴２６の端部上に膨らんで形成されている。下側電極部３９は、第１の実施の形態におけるゲート電極２９と同様に、ゲートメタルの電子ビーム蒸着法などによって、形成することができる。また、例えば、下側電極部３９は、基板に近い側からチタン−アルミニウム等の積層構造を有する下側電極部３９として形成しても良い。また、このとき、下側電極部３９は、チタンが２００Åおよびアルミニウムが２０００Åのように厚く形成しても良い。
【００６０】
以上のような工程の後、各電極を形成して動作可能となったＭＥＳＦＥＴのしきい値電圧を、従来と同様な方法で測定する。そして、所望のしきい値電圧よりも小さいしきい値電圧を有する場合は、第１の実施の形態に記載した各方法を用いて不純物イオンを注入したのちアニールを行い、しきい値電圧を調節する（図４（Ｂ））。ここで、この第２の実施の形態においても、第１の実施の形態にて説明したイオン注入方法、および、アニール方法をそのまま適用することができる。
【００６１】
図４（Ｂ）では、ドレイン電極２３側から下側電極部３９側へ向かう方向へイオン注入の形態を示している。しかし、この形態以外、例えば、ソース電極２１側から下側電極部３９側へ向かう方向としても良い。或いは、ソース電極２１側から下側電極部３９側へ向かう方向およびドレイン電極２３側から下側電極部３９側へ向かう方向の双方向としても良い。また、この双方向からの注入は、同時に或いは一方から交互に行っても良い。
【００６２】
このように、しきい値電圧を調節したのち、再び、上側電極部形成のためのレジストパターン３８を形成する（図４（Ｃ））。
【００６３】
続いて、上述の下側電極部３９の形成と同様に電子ビーム蒸着したのちリフトオフする方法等を用いて、下側電極部３９よりもゲート長方向に大きく膨大している上側電極部４１を形成する（図５（Ａ））。例えば、上側電極部４１は、基板１１ａに近い側からチタン−アルミニウムの積層構造等の積層構造を有する上側電極部４１として形成しても良い。また、このとき、チタンが２００Åおよびアルミニウムが３０００Åのように厚く形成しても良い。この上側電極部４１は、下側電極部３９に被さるように下側電極部３９に連続して形成され両電極部３７および４１を以ていわゆるマッシュルーム型のゲート電極２９が形成される。
【００６４】
その後、リセス形成マスク２５ａを除去してＭＥＳＦＥＴ３１を形成する（図５（Ｂ））。例えば、この除去には、第１の実施の形態と同様にプラズマアッシング等を用いればよい。
【００６５】
以上説明したように、下側電極部３９を形成したのち第１の実施の形態につき図３（Ａ）〜図３（Ｃ）を参照して説明したのと同様に、イオン注入およびアニールをそれぞれ行うことにより、しきい値電圧を調節することができる。そして、そののち下側電極部３９の上に上側電極部４１を形成することで、上述のようにゲート電極２９がマッシュルームゲート電極の場合であっても、しきい値電圧を精度良く制御することができる。
【００６６】
【発明の効果】
上述した説明から明らかなように、この発明によれば、ＦＥＴを形成する工程と、このＦＥＴのしきい値電圧を測定し、しきい値電圧が所望の値よりも負の方向にずれているＦＥＴに、チャネル領域よりも深い位置に不純物イオンがくるように、当該不純物イオンを基板の基板面に対して斜め方向に注入する工程と、しかる後この基板をアニールする工程とを含んでいる。したがって、化合物半導体基板に設けられたゲート電極の厚さがゲート長方向に異なる場合であっても、不純物イオンの濃度ピークが均一な深さとなるように不純物イオンを注入することができる。よって、しきい値電圧を精度良く調節することが可能となる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体素子の断面製造工程図（その１）である。
【図２】第１の実施の形態の半導体素子の断面製造工程図（その２）である。
【図３】第１の実施の形態の半導体素子の断面製造工程図（その３）である。
【図４】第２の実施の形態の半導体素子の断面製造工程図（その１）である（図２（Ｂ）に続く工程図）。
【図５】第２の実施の形態の半導体素子の断面製造工程図（その２）である。
【図６】第１の実施の形態の説明に供する、イオン注入量（ドーズ量  ｉｏｎｓ／ｃｍ2 ）としきい値電圧の変化量（Ｖ）との関係を定性的に示した図である。
【符号の説明】
１１：化合物半導体基板
１１ａ：リセス構造付基板
１３：ＧａＡｓ基板
１５：ＧａＡｓバッファ層
１７：ｎ−ＧａＡｓ層
１７ａ：穴付きｎ−ＧａＡｓ層
１９：ｎ+ −ＧａＡｓ層
１９ａ：穴付きｎ+ −ＧａＡｓ層
２１：ソース電極
２３：ドレイン電極
２５：リセスエッチング用膜
２５ａ：リセス形成マスク
２６：開口部
２７：レジストパターン
２８：リセス
２９：ゲート電極
３１：ＭＥＳＦＥＴ
３３：チャネル領域
３５：ダメージ層
３７：軽ダメージ層
３８：レジストパターン
３９：下側電極部
４１：上側電極部
【図１】
0004503107.tif 000002
【図２】
0004503107.tif 000003
【図３】
0004503107.tif 000004
【図４】
0004503107.tif 000005
【図５】
0004503107.tif 000006
【図６】
0004503107.tif 000007