(57)【特許請求の範囲】
【請求項１】
複数の受信側ポート対応の受信メモリから宛先を示すＭＡＣアドレスを含むパケットをバッファメモリに転送し、該バッファメモリから送信側ポート対応の送信メモリに転送するパケット転送処理装置に於いて、
ＭＡＣアドレスに対応した送信側ポート情報を格納し、宛先を示すＭＡＣアドレスと一致するＭＡＣアドレス対応の送信側ポート情報を読出す内容参照可能メモリと、
前記受信メモリに受信格納したパケットの宛先を示すＭＡＣアドレスにより前記内容参照可能メモリにアクセスして前記送信側ポート情報を読出し、該送信側ポート情報から送信メモリを特定し、特定した送信メモリに前記バッファメモリからパケットを転送する手段と、
前記ＭＡＣアドレスを読出アドレスとして前記送信側ポート情報を格納した配信先ポートテーブルと、
前記内容参照可能メモリに前記パケットの宛先ＭＡＣアドレスと一致するＭＡＣアドレスが格納されていない時に、前記配信先ポートテーブルから読出した送信側ポート情報と該宛先ＭＡＣアドレスとを前記内容参照可能メモリに書込む学習制御手段と、
前記受信側ポートからのパケットのパケット長をレングスとして、該パケットの先頭に付加して前記受信メモリに書込む手段と、
前記パケットのパケット長が所定長より長いか否かを前記パケットの先頭に付加したレングスにより判定し、所定長より長い場合に該所定長のブロックに分割して該ブロック単位で前記受信メモリから前記バッファメモリに転送し、且つ該バッファメモリに前記レングスに対応した連続領域を確保して、前記ブロック単位のデータを書込む手段
とを備えたことを特徴とするパケット転送処理装置。
【請求項２】
複数の前記受信メモリからブロック単位で前記バッファメモリに転送するパケットをそれぞれ識別可能とするモジュロ番号を各ブロックに付加するモジュロ付加部と、前記バッファメモリの該モジュロ番号対応の領域にブロック単位のデータを順次書込む手段とを備えたことを特徴とする請求項１記載のパケット転送処理装置。
【請求項３】
前記受信メモリから前記バッファメモリにブロック単位で転送し、１パケットの先頭ブロックに含まれる宛先ＭＡＣアドレスにより前記内容参照可能メモリをアクセスして送信側ポート情報を読出し、前記受信メモリから前記バッファメモリへ前記１パケットの全ブロックの転送終了により、該バッファメモリから前記送信側ポート情報により特定される送信メモリに１パケットとして転送する手段を備えたことを特徴とする請求項１記載のパケット転送処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の受信側ポートからそれぞれ可変長のパケットを受信し、各パケットの宛先に対応した送信側ポートからパケットを送出するパケット転送処理装置に関する。
【０００２】
【従来の技術】
可変長パケットを送受信するネットワークは、パケットを、その宛先アドレスに転送する為のパケット転送処理装置を単一或いは複数備えている。例えば、図８に示すように、パケット転送処理装置５１を、加入者ノード装置５５を含むローカル網とインターネット網５４との間に設け、受信したパケットを宛先アドレスに従って配信するものである。
【０００３】
パケット転送処理装置５１は、複数の加入者ノード装置５５を接続した加入者ノードインタフェース部５２と、パケットを宛先アドレスに従って配信処理するパケット配信部５３とを含む構成を有し、又加入者ノード装置５５は複数のパソコン（パーソナルコンピュータ）５６を接続し、インターネット網５４からのパケットを宛先アドレスに対応したパソコン５６に転送し、又パソコン５６からのパケットを宛先アドレスに対応したインターネット網５４に含まれるプロバイダー等に転送する。
【０００４】
図９は従来例のパケット転送処理装置の説明図であり、６１は加入者側終端部、６２はインターネット網終端部、６３はバッファメモリ、６４は配信先ポートテーブル、６５は送受信制御部、６６は加入者側パケット生成部、６７はインターネット網パケット生成部、Ｐｉｎ１１〜Ｐｉｎ１ｎ，Ｐｉｎ２１〜Ｐｉｎ２ｎはパケットの受信側ポート、Ｐｏｕｔ１１〜Ｐｏｕｔ１ｎ，Ｐｏｕｔ２１〜Ｐｏｕｔ２ｎは送信側ポートを示す。
【０００５】
パケットは、宛先ＭＡＣ（Ｍedia  Ａccess Ｃontrol）アドレスと、送信元ＭＡＣアドレスと、ｎバイトのデータと、ＣＲＣ（Ｃyclic Ｒedundancy Ｃheck）（又はＦＣＳ；Ｆrame  Ｃheck  Ｓequence ）を含み、ｎバイトのデータは可変長のものである。配信先ポートテーブル６４は、宛先ＭＡＣアドレスと送信側ポートＰｏｕｔ１１〜Ｐｏｕｔ１ｎ，Ｐｏｕｔ２１〜Ｐｏｕｔ２ｎとを対応させたテーブルである。又加入者側終端部６１とインターネット網終端部６２とは、それぞれ受信したパケットを一時的に蓄積する受信メモリを備え、又加入者側パケット生成部６６は、送信するパケットを一時的に蓄積する送信メモリと、ローカル網対応のフォーマットのパケットを生成する機能とを備え、インターネット網パケット生成部６７は、送信メモリと、インターネット網対応のフォーマットのパケットを生成する機能を備えている。
【０００６】
送受信制御部６５は、加入者側終端部６１とインターネット網終端部６２との受信メモリにパケットを受信完了した時に、受信完了順に従ってパケットをバッファメモリ６３に転送すると共に、宛先ＭＡＣアドレスを基に配信先ポートテーブル６４を検索し、その宛先ＭＡＣアドレスに対応する送信側ポートを読取って、その送信側ポートが属する加入者側パケット生成部６６又はインターネット網パケット生成部６７の送信メモリに、バッファメモリ６３からのパケットを転送する。それによって、加入者側終端部６１の受信メモリに受信したパケットを、宛先ＭＡＣアドレスに従って、加入者側パケット生成部６６からローカル網パケットのフォーマットとして転送する。又はインターネット網パケット生成部６７からインターネット網パケットのフォーマットとして転送する。
【０００７】
【発明が解決しようとする課題】
パケット長は可変であるから、加入者側終端部６１又はインターネット側終端部６２の受信メモリからバッファメモリ６３へパケットを転送する時に、例えば、最大長又はそれに近いパケット長のパケットを転送すると、その間、他の受信メモリにパケットが受信蓄積されても、バッファメモリ６３へ転送することができないものである。即ち、パケット長の長いパケットの装置内の転送に於いて、他のパケットの装置内の転送が待ち合わされることになり、パケットの転送遅延が大きくなる問題がある。
【０００８】
又配信先ポートテーブル６４から順次ＭＡＣアドレスを読出し、このＭＡＣアドレスと、バッファメモリ６３に転送するパケットの宛先ＭＡＣアドレスとを比較し、一致したＭＡＣアドレスに対応する送信側ポート番号を送受信制御部６５が読出すことにより、バッファメモリ６３から宛先ＭＡＣアドレスに対応した送信側ポートにパケットを転送することができるが、多数のＭＡＣアドレスの検索処理に要する時間が長くなる。それにより、パケットの転送遅延が大きくなる問題がある。
本発明は、パケットの装置内の転送を高速化することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のパケット転送処理装置は、図１を参照して説明すると、複数の受信側ポート対応のパケット終端部内の受信メモリからパケットをバッファメモリ１１に転送し、このバッファメモリ１１から宛先対応の送信側ポートのパケット生成部内の送信メモリに転送するパケット転送処理装置であって、ＭＡＣアドレスに対応した送信側ポート情報（例えば、ポート番号）を格納し、宛先ＭＡＣアドレスと一致するＭＡＣアドレス対応の送信側ポートを読出す内容参照可能メモリ１２（ＣＡＭ）と、受信メモリに受信格納したパケットの宛先ＭＡＣアドレスにより、内容参照可能メモリ１２をアクセスして送信側ポート情報を読出し、この送信側ポート対応の送信メモリにバッファメモリ１１からパケットを転送する転送先制御部１３や送信制御部１５等の手段とを備えている。
【００１０】
又総ての送信側ポートについてＭＡＣアドレスを読出アドレスとして格納した配信先ポートテーブルと、内容参照可能メモリ１２にパケットの宛先ＭＡＣアドレスと一致するＭＡＣアドレスが格納されていない時に、配信先ポートテーブルから読出した送信側ポートと宛先ＭＡＣアドレスとを書込む学習制御手段とを備えることができる。又受信側ポートからのパケットのパケット長をレングスとして、パケットの先頭に付加して受信メモリに書込む手段と、パケットのパケット長が所定長より長いか否かをレングスにより判定し、所定長より長い場合にブロックに分割して、このブロック単位で受信メモリからバッファメモリ１１に転送し、且つバッファメモリ１１にレングスに対応した連続領域を確保して、ブロック単位のデータを書込む手段とを備えることができる。
【００１１】
又複数の受信メモリからブロック単位でバッファメモリ１１に転送する時に、異なるパケットをそれぞれ識別可能とする情報（例えば、モジュロ番号）を各ブロックに付加するモジュロ付加部と、バッファメモリ１１のモジュロ番号対応の領域にブロック単位のデータを順次書込む手段とを備えることができる。又受信メモリからバッファメモリ１１にブロック単位で転送し、１パケットの先頭ブロックに含まれる宛先ＭＡＣアドレスにより、内容参照可能メモリをアクセスして送信側ポートを読出し、受信メモリからバッファメモリ１１へ１パケットの全ブロックの転送終了により、バッファメモリ１１から送信側ポートに対応した送信メモリに１パケットとして転送する手段を備えることができる。
【００１２】
【発明の実施の形態】
図１は本発明の実施の形態の説明図であり、１はパケット転送処理装置、２はローカル網、３はインターネット網、１１はバッファメモリ、１２は内容参照可能メモリ（ＣＡＭ；Ｃontent  Ａddressable  Ｍemory ，連想メモリ）、１３は転送先制御部、１４は受信制御部、１５は送信制御部、１６，１７はパケット終端部、１８，１９はパケット生成部を示す。
【００１３】
ローカル網２と接続したパケット終端部１６は、加入者側終端部に相当し、又インターネット網３に接続したパケット終端部１７はインターネット側終端部に相当し、それぞれ複数の受信側ポートと受信メモリとを備えている。又ローカル網と接続したパケット生成部１８は、加入者側パケット生成部に相当し、又インターネット網３に接続したパケット生成部１９は、インターネット網パケット生成部に相当し、それぞれ複数の送信側ポートと送信メモリとを備えている。
【００１４】
又内容参照可能メモリ１２（ＣＡＭ）は、ＭＡＣアドレスと送信側ポート情報とを格納したものであり、パケット終端部１７，１８で終端処理したパケットの宛先ＭＡＣアドレスを用いてアクセスすることにより、この宛先ＭＡＣアドレスと一致するＭＡＣアドレスに対応した送信側ポート情報を読出すものである。従って、ＭＡＣアドレスを読出して宛先ＭＡＣアドレスと比較する処理を行うことなく、宛先ＭＡＣアドレスに対応した送信側ポート情報を高速で求めることができる。そして、この送信側ポート情報を用いて転送先制御部１３は、送信制御部１５を制御して、バッファメモリ１１から、送信側ポート対応のパケット生成部１８，１９の送信メモリにパケットを転送する。
【００１５】
又受信制御部１４により制御するパケット終端部１６，１７の図示を省略した受信メモリからバッファメモリ１１へのパケットの転送は、所定長のブロック対応で行うものである。即ち、パケット長の長いパケットは、所定長のブロックに分割し、複数のパケットについて、ブロック単位で順次転送する。その場合、転送過程のパケットを識別する為の情報として、モジュロ番号をブロックに付加して転送し、バッファメモリ１１には、モジュロ番号を削除し、且つ同一モジュロ番号のブロックを連続領域に順次格納して、１パケットを形成する。
【００１６】
例えば、第１〜第３の受信側ポートから受信した第１〜第３のパケットについて、ブロック単位で交互に転送する場合、第１のパケットについての転送ブロックには“０１”、第２のパケットの転送ブロックには“１０”、第３のパケットの転送ブロックには“１１”のモジュロ番号を付加して転送することができる。又転送終了時にモジュロ番号を“００”とする。又ブロック単位の転送過程に於ける新たなパケットについてのブロック単位の転送が開始された時は、転送終了によるモジュロ番号“００”を、使用中でない他のモジュロ番号と異なるモジュロ番号として付加することができる。
【００１７】
従って、パケット長の長いパケットの全体の転送終了を待つことなく、或るモジュロ番号のパケットの１ブロックの転送終了により、他のモジュロ番号のパケットの１ブロックを転送することができるから、パケット長の短いパケットの待ち合わせの時間を短縮することができる。即ち、装置内転送の処理時間を短縮することができる。
【００１８】
図２及び図３は本発明の実施の形態のパケット転送処理装置の説明図であり、図２に於いて、２１は加入者側終端部、２２はインターネット網側終端部、２３，２５は受信メモリ、２４，２６読出要求管理部、２７は読出要求受付部、２８は読出順序管理部、２９は読出待ち管理部、３０はモジュロ付加部、３１はレングス取込部、３２はブロックサイズ判定部、３３はデータ読出制御部、３４はデータ先頭指示部、３５はＤＰＲＡＭ書込制御部、３９は読出終了データ管理部、Ｐｉｎ１１〜Ｐｉｎ２１，Ｐｉｎ２１〜Ｐｉｎ２ｍは受信側ポートを示す。
【００１９】
又図３に於いて、３６はバッファメモリ（デュアル・ポート・メモリＤＰＲＡＭ）、３７はデータ先頭取込部、３８はメモリ（ＦＩＦＯ）、４０はＣＡＭ検索部、４１はＣＡＭ学習制御部、４２は内容参照可能メモリ（ＣＡＭ）、４３は配信先ポートテーブル、４４は配信先判定部、４５はＤＰＲＡＭ読出制御部、４６，４８は送信メモリ、４７は加入者側パケット生成部、４９はインターネット網パケット生成部、Ｐｏｕｔ１１〜Ｐｏｕｔ１ｎ，Ｐｏｕｔ２１〜Ｐｏｕｔ２ｍは送信側ポートを示す。なお、複数のハイウェイを含むものであるが、簡略化の為に１本のハイウェイとして図示している。
【００２０】
バッファメモリ３６が図１のバッファメモリ１１に対応し、内容参照可能メモリ４２が図１の内容参照可能メモリ１２に対応し、受信側ポートＰｉｎ１１〜Ｐｉｎ２１と送信側ポートＰｏｕｔ１１〜Ｐｏｕｔ１ｎとが図１のローカル網２に接続され、受信側ポートＰｉｎ２１〜Ｐｉｎ２ｍと送信側ポートＰｏｕｔ２１〜Ｐｏｕｔ２ｍが図１のインターネット網３に接続される。
【００２１】
受信側ポートＰｉｎ１１〜Ｐｉｎ２１，Ｐｉｎ２１〜Ｐｉｎ２ｍからのパケットを加入者側終端部２１及びインターネット網終端部２２により終端し、受信メモリ２３，２５に対して書込みを行う。その時、宛先ＭＡＣアドレスや送信元ＭＡＣアドレスを含むパケット長を、書込時のビットをカウントするカウンタ等により求めることができる。それにより求めたパケットのレングス情報を、受信メモリ２３，２５に書込んだパケットの先頭に付加する。このレングス付加機能は、加入者側終端部２１及びインターネット網終端部２２に設けることができる。なお、パケットにはレングス情報が付加されている場合があるが、通常はデータ長を示すもので、宛先ＭＡＣアドレス等のヘッダを含むパケット長を示す情報は付加されていないものである。そして、読出要求管理部２４，２６は、受信メモリ２３，２５に１パケットの書込みが終了すると、読出要求受付部２７に読出要求を送出する。
【００２２】
この読出要求が競合しない場合、読出順序管理部２８から読出要求をデータ読出制御部３３に通知し、又競合する場合は、読出待ち管理部２９の待ち行列（キュー；ｑｕｅｕｅ）により管理され、読出順序管理部２８の制御に従った順序で待ち行列から読出要求を取り出してデータ読出制御部３３に通知する。又レングス取込部３１により受信メモリ２３，２５に格納したパケットのレングス情報を取込み、ブロックサイズ判定部３２に於いてパケットを分割するブロックサイズを定めてデータ読出制御部３３に通知する。例えば、最小パケット長のパケットをブロックサイズとして、他のパケットをこのブロックサイズに分割する。或いは、予め固定的にブロックサイズを定めることもできる。又ブロックサイズに従って分割したパケットについて最後のブロックが端数的となっても、そのまま１ブロックとして転送処理するものである。この場合のブロックに分割する所定長によりパケット長が長いか否かは、前述のレングス情報により直ちに判定することができる。
【００２３】
データ読出制御部３３は、ブロックサイズ判定部３２からのブロックサイズ情報と、読出順序管理部２８からの読出要求とに基づいて、読出要求管理部２４，２６を制御し、受信メモリ２３，２５からブロック単位で読出してバッファメモリ３６に転送する。その時、モジュロ付加部３０に於いて異なるパケットを識別可能とするモジュロ番号を付加してバッファメモリ３６に転送する。又データ読出制御部３３からの読出制御情報を基にＤＰＲＡＭ書込制御部３５による書込手段によって、バッファメモリ３６に対するブロック単位の書込みが制御される。その場合、図示を省略したバッファメモリ３６に対する書込制御機能によって、ブロック対応に付加されたモジュロ番号を削除し、且つ同一モジュロ番号のブロックを順次同一の連続した領域に書込むものである。その場合、パケット長を示すレングスを判定できるから、連続した領域の確保は簡単に行うことができる。そして、全ブロックの転送が終了すると、バッファメモリ３６に１パケット分の転送が終了したことになる。
【００２４】
又データ先頭取込部３７は、受信メモリ２３，２５からバッファメモリ３６にブロック単位で転送されるパケットの先頭部分、即ち、宛先ＭＡＣアドレスを含むブロックを取込んで、先入れ先出しのメモリ３８（ＦＩＦＯ）に宛先ＭＡＣアドレスを順次書込み、ＣＡＭ検索制御部４０に順次宛先ＭＡＣアドレスを読出して転送する。
【００２５】
ＣＡＭ検索制御部４０は、宛先ＭＡＣアドレスを用いて、内容参照可能メモリ４２（ＣＡＭ）に格納されたＭＡＣアドレス対応の送信側ポート情報を読出し、配信先判定部４４に通知する。この場合、宛先ＭＡＣアドレスが内容参照可能メモリ４２に存在しない時に、ＣＡＭ学習制御部４１を起動し、ＣＡＭ学習制御部４１により配信先ポートテーブル４３から宛先ＭＡＣアドレスに対応する送信側ポート情報を読出し、そのＭＡＣアドレスと対応させて送信側ポート情報を、内容参照可能メモリ４２に書込む。従って、内容参照可能メモリ４２には、実際にパケット転送に使用するＭＡＣアドレスと送信側ポート情報とを、ＣＡＭ学習制御部４１等による学習制御手段によって格納することができる。それにより、次回からは、このＭＡＣアドレスに対応した送信側ポート情報を内容参照可能メモリ４２から直ちに読出すことができる。
【００２６】
配信先判定部４４は、バッファメモリ３６にブロック単位のデータが１パケット分転送された時に、ＣＡＭ検索制御部４０からの送信側ポート番号をＤＰＲＡＭ読出制御部４５に通知する。ＤＰＲＡＭ読出制御部４５は、送信側ポートに対応する送信メモリ４６又は送信メモリ４８に、バッファメモリ３６から１パケット分のデータを読出して転送させる。加入者側パケット生成部４７は、ローカル網対応のパケット形式に変換して、指定された送信側ポートＰｏｕｔ１１〜Ｐｏｕｔ１ｎにパケットを送信する。又インターネット網パケット生成部４８は、インターネット網対応のパケット形式に変換して、指定された送信側ポートＰｏｕｔ２１〜Ｐｏｕｔ２ｍにパケットを送信する。
【００２７】
図４は配信先判定処理の説明図であり、内容参照可能メモリ４２（ＣＡＭ）と配信先ポートテーブル４３とについて示し、Ｒ／Ｗはリード／ライト制御信号、ＣＭＤ／ＤＴはコマンドデータ切替制御信号、ＤＴＢはＭＡＣアドレスを転送するデータバス、ＭＦはマッチフラグを示す。配信先ポートテーブルは、ＭＡＣアドレスを読出アドレスとした領域に、配信先ハイウェイ情報ＨＷと配信先ポート情報（送信側ポート情報）Ｐとを格納した構成を有し、配信先ハイウェイ情報ＨＷと配信先ポート情報Ｐとは、例えば、上位オペレーティングシステム等によって、パケット転送装置に於ける全配信先ポートについて設定する。
【００２８】
又内容参照可能メモリ４２は、ＣＡＭ学習制御部４１（図３参照）によりＭＡＣアドレスについての学習を行い、ＭＡＣアドレス対応に、配信先ハイウェイ情報ＨＷと配信先ポート情報Ｐとを格納する。又内容参照可能メモリ４２は、ＣＡＭ検索制御部４０（図３参照）からデータバスＤＴＢを介して加えられた宛先ＭＡＣアドレスと一致するＭＡＣアドレスが格納されている場合に、マッチフラグＭＦをセットするフラグ領域を有するものである。
【００２９】
前述のように、ＣＡＭ検索制御部４０から宛先ＭＡＣアドレスを用いて内容参照可能メモリ４２をアクセスし、リード／ライト制御信号Ｒ／Ｗはリードを示し、宛先ＭＡＣアドレスと一致するＭＡＣアドレスが格納されている時に、配信先ハイウェイ情報ＨＷと配信先ポート情報Ｐとを読出すことができる構成であり、その時にマッチフラグＭＦをセットして、読出した配信先ハイウェイ情報ＨＷと配信先ポート情報ＰとをＣＡＭ検索制御部４０に転送する。このマッチフラグＭＦは、再読出しによりリセットされる構成とするか、又は次のＭＡＣアドレス検索開始時にリセットされる構成とすることができる。
【００３０】
ＣＡＭ検索制御部４０は、マッチフラグＭＦがセットされた時に、内容参照可能メモリ４２から読出した配信先ハイウェイ情報ＨＷと配信先ポート情報Ｐとを配信先判定部４４に転送する。又マッチフラグＭＦがセットされない場合、内容参照可能メモリ４２に宛先ＭＡＣアドレスと一致するＭＡＣアドレスが格納されていないことが判定される。そこで、ＣＡＭ学習制御部４１が起動され、配信先ポートテーブル４３から読出した宛先ＭＡＣアドレス対応の配信先ハイウェイ情報ＨＷと配信先ポート情報Ｐと、ライトを示すリード／ライト制御信号Ｒ／Ｗとを内容参照可能メモリ４２に加えて、ＭＡＣアドレスとそれに対応する配信先ハイウェイ情報ＨＷと配信先ポート情報Ｐとを書込むものである。このようにして内容参照可能メモリ４２は、実際に使用する配信先ハイウェイＨＷと配信先ポートとを学習することができる。
【００３１】
図５はブロック単位の転送説明図であり、送信元ＭＡＣアドレスと、宛先ＭＡＣアドレスと、ｎバイトのデータと、ＣＲＣとを含む可変長のパケットを受信メモリに書込む時に、前述のように、このパケット長を求めてレングスとして先頭に付加する。そして、受信メモリからバッファメモリに転送する時に、分割したブロック単位で読出して転送する。なお、１〜４ブロックをそれぞれｍバイトのブロックとして転送し、５ブロック目はｍバイト以下のバイト数のブロックとなった場合を示している。
【００３２】
図６は複数パケットのブロック単位の転送説明図であり、受信側ポートＰａ，Ｐｂ，Ｐｃから受信したパケットについて、ブロック単位で転送する場合に於いて、例えば、時刻ｔ０に受信側ポートＰａ，Ｐｂ，Ｐｃ対応の受信メモリにパケットＡ１，Ｂ１，Ｃ１を受信完了し、時刻ｔ１にパケットＢ２を受信完了したとすると、パケット長の短いパケットＢ１を１ブロックとして、他のパケットＡ１，Ｃ１を分割し、例えば、時刻ｔ１１にパケットＡ１の全長を転送することなく、パケットＡ１を分割したブロックＡ１−１を受信メモリからバッファメモリに転送し、次の時刻ｔ１２にパケットＢ１を転送し、次の時刻ｔ１３にパケットＣ１のブロックＣ１−１を転送し、次の時刻ｔ１４にパケットＡ１のブロックＡ１−２を転送するように、ブロック単位でそれぞれ順次転送する。
【００３３】
その場合に、パケットＡ１のブロックＡ１−１〜Ａ１−６にはそれぞれモジュロ番号の例えば“０１”を付加してパケットＡ１であることを示し、パケットＢ１は、モジュロ番号を付加した場合、例えば“１０”とし、パケットＣ１のブロックＣ１−１〜Ｃ１−３にはそれぞれモジュロ番号“１１”を付加する。そして、バッファメモリに書込む場合に、それぞれのモジュロ番号に対応した連続領域に、モジュロ番号を取り除いてブロック単位で順次書込むものである。従って、パケット長の短いパケットＢ１は、パケット長の長いパケットＡ１の転送が終了するまで待つことなく、バッファメモリに転送することができる。即ち、装置内転送の高速化を図ることができる。
【００３４】
図７は装置内転送の従来例と本発明との対比説明図であり、（Ａ）は従来例、（Ｂ）は本発明の場合を示す。又受信側ポートＰａ〜ＰｃからのパケットＡ１，Ｂ１，Ｂ２，Ｃ１の受信完了時刻がそれぞれ相違する場合に於いて、パケットＡ１，Ｃ１についてはブロック単位に分割した状態をＡ１−１〜Ａ１−６，Ｃ１−１〜Ｃ１−３として示す。
【００３５】
同図の（Ａ）の従来例に於いては、先に受信完了したパケットＡ１に対して、受信メモリからバッファメモリに転送し、このパケットＡ１の転送終了後に、パケットＢ１を受信メモリからバッファメモリに転送し、次にパケットＣ１を転送し、このパケットＣ１の転送終了後に、次のパケットＢ２の転送を行うものである。即ち、パケットＡ１の受信完了後のパケットＢ１は、パケット長の長いパケットＡ１の転送終了まで待ち合わせとなり、パケットＢ１の装置内転送の遅延が大きいものである。
【００３６】
これに対して、本発明は、（Ｂ）に示すように、パケット長の長いパケットは例えばｍバイトのブロックに分割し、先ず受信完了のパケットＡ１のブロックＡ１−１を受信メモリからバッファメモリに転送し、次のブロックＡ１−２も転送した時に、１ブロック長のｍバイトのパケットＢ１の受信が完了していると、ブロックＡ１−２の次にこのパケットＢ１を転送して、次にパケットＡ１のブロックＡ１−３を転送する。
【００３７】
この時、３ブロック長のパケットＣ１の受信が完了しているとすると、ブロックＡ１−３の次にパケットＣ１のブロックＣ１−１を転送し、次にパケットＡ１のブロックＡ１−４を転送し、次にパケットＣ１のブロックＣ１−２を転送し、次にパケットＡ１のブロックＡ１−５を転送する。この時、１ブロック長のｍバイトのパケットＢ２の受信が完了しているとすると、ブロックＡ１−５の次に、パケットＢ２を転送し、次にパケットＣ１のブロックＣ１−３を転送し、次にパケットＡ１のブロックＡ１−６を転送する。従って、パケット長の短いパケットが、パケット長の長いパケットの転送終了まで待ち合わされることがなく、全体としての装置内転送の高速化を図ることができる。
【００３８】
【発明の効果】
以上説明したように、本発明は、ＭＡＣアドレスに対応した送信側ポート情報を格納した内容参照可能メモリ（ＣＡＭ）１２，４２と、宛先ＭＡＣアドレスに対応した送信側ポートに、バッファメモリ１１，３６から送信側ポート対応の送信メモリ４６，４８に転送する配信先判定部４４やＤＰＲＡＭ読出制御部４５等の手段を備えており、パケットの宛先ＭＡＣアドレスに対応した送信側ポート情報の高速読出しが可能であるから、装置内のパケット転送処理の高速化を図ることができる利点がある。又内部参照可能メモリ４２に対してＣＡＭ学習制御部４１等の学習制御手段によって、ＭＡＣアドレスと送信側ポート情報とについて学習させることができるから、システムの拡張等による対応が簡単となる利点がある。
【００３９】
又受信側ポート対応の受信メモリ２１，２２からバッファメモリ３６に対して転送するパケットを、所定長のブロックに分割して、ブロック単位で転送することにより、複数のパケットについて、パケット長の短いパケットも、パケット長の長いパケットの転送終了を待つことなく、ブロック単位の転送終了により、バッファメモリ３６に転送することができるから、待ち合わせの時間を短縮して、パケットの装置内転送の高速化を図ることができる利点がある。
【図面の簡単な説明】
【図１】本発明の実施の形態の説明図である。
【図２】本発明の実施の形態のパケット転送処理装置の説明図である。
【図３】本発明の実施の形態のパケット転送処理装置の説明図である。
【図４】配信先判定処理の説明図である。
【図５】ブロック単位の転送説明図である。
【図６】複数パケットのブロック単位の転送説明図である。
【図７】装置内転送の従来例と本発明との対比説明図である。
【図８】ネットワーク構成の説明図である。
【図９】従来例のパケット転送処理装置の説明図である。
【符号の説明】
１  パケット転送処理装置
１１  バッファメモリ
１２  内容参照可能メモリ（ＣＡＭ）
１３  転送先制御部
１４  受信制御部
１５  送信制御部
１６，１７  パケット終端部
１８，１９  パケット生成部
【図１】
0004447137.tif 000002
【図２】
0004447137.tif 000003
【図３】
0004447137.tif 000004
【図４】
0004447137.tif 000005
【図５】
0004447137.tif 000006
【図６】
0004447137.tif 000007
【図７】
0004447137.tif 000008
【図８】
0004447137.tif 000009
【図９】
0004447137.tif 000010