(57)【特許請求の範囲】
【請求項１】
第１基板と、該第１基板上に積層される埋め込み絶縁膜と、該埋め込み絶縁膜上に積層される第２基板とを備え、該第２基板上に圧電膜及び電極が積層して形成されており、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部が除去されてなる半導体圧力センサであって、
前記電極は、前記第２基板上に形成される下部電極と、該下部電極上に積層された前記圧電膜上に形成される上部電極とからなり、
前記上部電極は、前記圧電膜上の電極形成領域において中心に設けられる中心電極と、
該中心電極と離間して設けられ、且つ、該中心電極を囲むように形成される外部電極とからなり、
前記中心電極に正バイアスを印加し、前記外部電極にグランドを接続し、
前記中心電極は前記中心からの距離がｒ１より小さい範囲に設けられ、
前記圧電膜には圧電定数ｄ３３がｄ３３＞０である材料を用い、前記外部電極は前記圧電膜の圧電定数ｄ３１がｄ３１＜０の場合は前記中心からの距離がｒ２より大きい範囲（ただし、ｒ１＜ｒ２）に設けられ、ｄ３１＞０の場合は前記中心からの距離がｒ１より大きくｒ２より小さい範囲（ただし、ｒ１＜ｒ２）に設けられ、
ポアソン比をνとしたときに、前記ｒ1はｒ1＝（（１＋ν）／（３＋ν））1/2で与えられ、前記ｒ2はｒ2＝（（１＋ν）／（１＋３ν））1/2で与えられることを特徴とする半導体圧力センサ。
【請求項２】
第１基板と、該第１基板上に積層される埋め込み絶縁膜と、該埋め込み絶縁膜上に積層される第２基板とを備え、
前記第２基板上に圧電膜及び電極が積層して形成されるとともに、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部が除去されることによってなる圧力センサ領域が備えられており、
前記電極は、前記第２基板上に形成される下部電極と、該下部電極上に積層された前記圧電膜上に形成される上部電極とからなり、
前記上部電極は、前記圧電膜上の電極形成領域において中心に設けられる中心電極と、
該中心電極と離間して設けられ、且つ、該中心電極を囲むように形成される外部電極とからなり、
前記中心電極に正バイアスを印加し、前記外部電極にグランドを接続し、
前記中心電極は前記中心からの距離がｒ１より小さい範囲に設けられ、
前記圧電膜には圧電定数ｄ３３がｄ３３＞０である材料を用い、前記外部電極は前記圧電膜の圧電定数ｄ３１がｄ３１＜０の場合は前記中心からの距離がｒ２より大きい範囲（ただし、ｒ１＜ｒ２）に設けられ、ｄ３１＞０の場合は前記中心からの距離がｒ１より大きくｒ２より小さい範囲（ただし、ｒ１＜ｒ２）に設けられ、
ポアソン比をνとしたときに、前記ｒ1はｒ1＝（（１＋ν）／（３＋ν））1/2で与えられ、前記ｒ2はｒ2＝（（１＋ν）／（１＋３ν））1/2で与えられ、
前記埋め込み絶縁膜上に、前記電極の各々と電気的に接続され、前記圧電膜に印加された圧力を検知して圧力検知信号を出力する半導体回路が形成されてなることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体圧力センサ、又は、請求項２に記載の半導体装置が備えられてなる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体圧力センサ及びその製造方法、半導体装置並びに電子機器に関するものである。
【背景技術】
【０００２】
近年、半導体業界において、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）とＩＣとの融合が進み、複合化された種々の半導体装置が開発されている。このようなものとして、特に、加速度センサやジャイロセンサ、或いはタイミングデバイスとしてのリゾネータ等の開発が精力的に行なわれるようになっている。また、ＭＥＭＳデバイスとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と融合や集積化については、まだ課題が多く残されており、様々な技術開発が進められている。
【０００３】
また、従来、圧力を検知するための圧力センサとしては、一般的に、静電容量型、ピエゾ抵抗型、ピエゾ圧電型等のものが用いられており、特に、ピエゾ抵抗型と呼ばれるものが主流となっている（例えば、特許文献１を参照）。
ここで、静電容量型の圧力センサは、例えば、図１７（ａ）に示す例の圧力センサ１００のように、一定のギャップを有するダイアフラム１０１が圧力差によって可動とされており、その容量変化を検出する構成とされていることから、作動に要する消費電力が小さいため、特に、低消費電力が必要とされる用途に用いられている。しかしながら、このような静電容量型の圧力センサは感度が低いため、一定以上の感度を確保するためにはダイアフラム１０１を大面積とする必要があるとともに構造が複雑になる。このため、例えば、上述したようなＭＥＭＳの分野において、図１７（ａ）に示すような静電容量型の圧力センサ１００を適用しようとしても、静電容量型の圧力センサと、該圧力センサに印加された圧力を検知するためのＣＭＯＳ回路等とを一体に形成することが困難であるという問題がある。
【０００４】
また、ピエゾ抵抗型の圧力センサは、例えば、図１７（ｂ）及び図１７（ｃ）に示す例の圧力センサ１１０、１２９のように、半導体薄膜１１１、１２１上のブリッジ抵抗１１２が圧力を受けて歪を生じ、この際の抵抗値の変化を電圧変換して検出する構成とされており、高い感度を有するとともに、上述のＭＥＭＳの分野に適用する場合においても、圧力センサとＣＭＯＳ回路等を容易に一体化させることが可能である。しかしながら、このようなピエゾ抵抗型の圧力センサ１１０、１２０では、ブリッジ抵抗１１２に常時、定電流を流し続ける必要があるため、低消費電力を要する用途には不向きであるという問題がある。特に、高温域における動作精度を確実に向上させるためには、さらに定電流回路等を付加する必要があるため、一層の消費電流の増大を招くという問題がある。
【０００５】
また、ピエゾ圧電型の圧力センサは、例えば、シリコン基板が薄膜化されてなるダイアフラム上の圧電膜が圧力を受けて歪を生じ、この際の電圧変位を検出する構成とされており、消費電力が小さく、また、上述のＭＥＭＳの分野に適用する場合においても、圧力センサとＣＭＯＳ回路等を容易に一体化させることが可能である。しかしながら、従来のピエゾ圧電型の圧力センサは、圧力検知の感度が低く、特に微小な圧力変化の検知が必要な用途に用いることが困難であるという問題があった。
このため、ＣＭＯＳ回路等の半導体回路との一体形成が容易であるとともに、消費電力が小さく、また、圧力検知の感度に優れる半導体圧力センサが求められていた。
【特許文献１】特開平７−２７６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記問題に鑑みてなされたものであり、ＣＭＯＳ等の半導体回路との一体化が容易であり、また、圧力検知の感度に優れる半導体圧力センサ及びその製造方法、半導体装置並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体圧力センサは、第１基板と、該第１基板上に積層される埋め込み絶縁膜と、該埋め込み絶縁膜上に積層される第２基板とを備え、該第２基板上に圧電膜及び電極が積層して形成されており、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部が除去されてなる半導体圧力センサであって、前記電極は、前記第２基板上に形成される下部電極と、該下部電極上に積層された前記圧電膜上に形成される上部電極とからなり、該上部電極が、少なくとも２以上設けられていることを特徴とする。
また、ある実施形態では、第１基板と、該第１基板上に積層される埋め込み絶縁膜と、該埋め込み絶縁膜上に積層される第２基板とを備え、該第２基板上に圧電膜及び電極が積層して形成されており、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部が除去されてなる半導体圧力センサであって、前記電極は、前記第２基板上に形成される下部電極と、該下部電極上に積層された前記圧電膜上に形成される上部電極とからなり、前記上部電極は、前記圧電膜上の電極形成領域において中心に設けられる中心電極と、該中心電極と離間して設けられ、且つ、該中心電極を囲むように形成される外部電極とからなり、前記中心電極に正バイアスを印加し、前記外部電極にグランドを接続し、前記中心電極は前記中心からの距離がｒ1より小さい範囲に設けられ、前記外部電極は前記圧電膜の圧電定数ｄ33とｄ31がｄ33＞０且つｄ31＜０の場合は前記中心からの距離がｒ2より大きい範囲（ただし、ｒ1＜ｒ2）に設けられ、ｄ33＞０且つｄ31＞０の場合は前記中心からの距離がｒ1より大きくｒ2より小さい範囲（ただし、ｒ1＜ｒ2）に設けられ、ポアソン比をνとしたときに、前記ｒ1はｒ1＝（（１＋ν）／（３＋ν））1/2で与えられ、前記ｒ2はｒ2＝（（１＋ν）／（１＋３ν））1/2で与えられることを特徴とする。
【０００８】
係る構成の半導体圧力センサによれば、上記構成の如く、電極が、第２基板上に形成される下部電極と、該下部電極上の圧電膜上に形成される複数の上部電極とからなるものなので、圧電膜における電位の変化を、複数の圧電容量を基にして検出することができることから、低消費電力であるとともに優れた圧力検知感度を有し、また、半導体回路との一体形成が容易な半導体圧力センサを実現することが可能となる。
【０００９】
なお、上記構成の半導体圧力センサにおいては、前記複数の上部電極が、前記圧電膜上の電極形成領域において略中心に設けられる中心電極と、該中心電極と離間して設けられ、且つ、該中心電極を囲むように形成される外部電極とからなる構成とすることが好ましい。
係る構成の半導体圧力センサによれば、上部電極が、中心電極を囲むように該中心電極から離間して設けられているので、圧電膜における微小な電位変化を検出することが可能となり、圧力検知感度がさらに向上する。
【００１０】
また、上記構成の半導体圧力センサにおいては、前記外部電極が複数設けられた構成とすることができる。
係る構成の半導体圧力センサによれば、外部電極を複数設けることにより、圧力検知感度が一層向上する。
【００１１】
また、上記構成の半導体圧力センサにおいては、前記外部電極が環状に形成されてなる構成とすることができる。
係る構成の半導体圧力センサによれば、外部電極を環状に形成することで、圧電膜における微小な電位変化をより確実に検出することができ、圧力検知感度がより一層向上する。
【００１２】
また、上記構成の半導体圧力センサにおいては、前記第１基板及び第２基板がシリコン或いは同等の半導体材料からなる構成とすることができる。
係る構成の半導体圧力センサによれば、シリコン或いは同等の半導体材料からなる第１基板及び第２基板を用いることにより、半導体回路との一体化が容易になる。
【００１３】
また、上記構成の半導体圧力センサにおいては、前記埋め込み絶縁膜がシリコン酸化膜或いは同等の半導体酸化膜である構成とすることができる。
係る構成の半導体圧力センサによれば、上記酸化膜を埋め込み絶縁膜に用いることにより、ＣＭＯＳ等の半導体回路と一体化した場合の製造プロセスが容易になる。
【００１４】
本発明の半導体装置は、第１基板と、該第１基板上に積層される埋め込み絶縁膜と、該埋め込み絶縁膜上に積層される第２基板とを備え、前記第２基板上に圧電膜及び電極が積層して形成されるとともに、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部が除去されることによってなる圧力センサ領域が備えられており、前記電極は、前記第２基板上に積層される下部電極と、該下部電極上に積層された前記圧電膜上に形成される上部電極とからなり、前記上部電極が、少なくとも２以上設けられており、前記埋め込み絶縁膜上に、前記電極の各々と電気的に接続され、前記圧電膜に印加された圧力を検知して圧力検知信号を出力する半導体回路が形成されてなることを特徴とする。
また、ある実施形態では、第１基板と、該第１基板上に積層される埋め込み絶縁膜と、該埋め込み絶縁膜上に積層される第２基板とを備え、前記第２基板上に圧電膜及び電極が積層して形成されるとともに、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部が除去されることによってなる圧力センサ領域が備えられており、前記電極は、前記第２基板上に形成される下部電極と、該下部電極上に積層された前記圧電膜上に形成される上部電極とからなり、前記上部電極は、前記圧電膜上の電極形成領域において中心に設けられる中心電極と、該中心電極と離間して設けられ、且つ、該中心電極を囲むように形成される外部電極とからなり、
前記中心電極に正バイアスを印加し、前記外部電極にグランドを接続し、前記中心電極は前記中心からの距離がｒ1より小さい範囲に設けられ、前記外部電極は前記圧電膜の圧電定数ｄ33とｄ31がｄ33＞０且つｄ31＜０の場合は前記中心からの距離がｒ2より大きい範囲（ただし、ｒ1＜ｒ2）に設けられ、ｄ33＞０且つｄ31＞０の場合は前記中心からの距離がｒ1より大きくｒ2より小さい範囲（ただし、ｒ1＜ｒ2）に設けられ、ポアソン比をνとしたときに、前記ｒ1はｒ1＝（（１＋ν）／（３＋ν））1/2で与えられ、前記ｒ2はｒ2＝（（１＋ν）／（１＋３ν））1/2で与えられ、前記埋め込み絶縁膜上に、前記電極の各々と電気的に接続され、前記圧電膜に印加された圧力を検知して圧力検知信号を出力する半導体回路が形成されてなることを特徴とする。
【００１５】
係る構成の半導体装置によれば、第２基板上に圧電膜及び電極が積層して形成されるとともに、第２基板上において圧電膜及び電極が配置される領域に対応する第１基板の少なくとも一部が除去され、電極が、第２基板上に形成される下部電極と、該下部電極上の圧電膜の上に形成される複数の上部電極とからなる構成の圧力センサ領域が備えられたものなので、圧電膜における電位の変化を、複数の圧電容量を基にして検出することができることから、低消費電力であるとともに圧力検知感度に優れたものとなる。また、埋め込み絶縁膜上に、圧電膜に印加された圧力を検知する半導体回路が形成された構成なので、埋め込み絶縁膜がエッチングストッパとして作用し、圧力センサ領域を構成する圧電膜及び電極、並びに半導体回路を形成した後に、第１基板の一部の除去処理をエッチングによって行なうことができ、製造プロセスを容易にすることが可能となる。
【００１６】
なお、本発明の半導体装置においては、前記複数の上部電極が、前記圧電膜上の電極形成領域において略中心に設けられる中心電極と、該中心電極と離間して設けられ、且つ、該中心電極を囲むように形成される外部電極とからなる構成とすることが好ましい。
係る構成の半導体装置によれば、上部電極が、中心電極を囲むように該中心電極から離間して設けられているので、圧電膜における微小な電位変化を検出することが可能となり、圧力センサ領域における圧力検知感度がより向上する。
【００１７】
また、本発明の半導体装置においては、前記外部電極が複数設けられた構成とすることができる。
係る構成の半導体装置によれば、外部電極を複数設けることにより、圧力検知感度が一層向上する。
【００１８】
また、本発明の半導体装置においては、前記外部電極が環状に形成されてなる構成とすることができる。
係る構成の半導体装置によれば、外部電極を環状に形成することで、圧電膜における微小な電位変化をより確実に検出することができ、圧力検知感度がより一層向上する。
【００１９】
また、本発明の半導体装置においては、前記第１基板及び第２基板がシリコン或いは同等の半導体材料からなる構成とすることができる。
係る構成の半導体装置によれば、シリコン或いは同等の半導体材料からなる第１基板及び第２基板を用いることにより、圧力センサ領域と半導体回路との一体化が容易になる。
【００２０】
また、本発明の半導体装置においては、前記埋め込み絶縁膜がシリコン酸化膜或いは同等の半導体酸化膜である構成とすることができる。
係る構成の半導体装置によれば、上記酸化膜を埋め込み絶縁膜に用いることにより、圧力センサ領域と半導体回路とを一体化して形成する際の製造プロセスが容易になる。
【００２１】
本発明の半導体圧力センサの製造方法は、第１基板上に埋め込み絶縁膜及び第２基板をこの順で積層して形成し、前記第２基板上に圧電膜及び電極を積層して形成するとともに、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部をエッチングによって除去する半導体圧力センサの製造方法であって、前記電極として、前記第２基板上に下部電極を形成するとともに、該下部電極上に積層される前記圧電膜上に、上部電極を少なくとも２以上の複数で形成し、前記圧電膜を反応性スパッタ法によって形成し、前記埋め込み絶縁膜をエッチングストッパとして、前記第２基板上において前記圧電膜及び電極が配置される領域に対応する前記第１基板の少なくとも一部をエッチングして除去することを特徴とする。
【００２２】
係る構成の半導体圧力センサの製造方法によれば、圧電膜を、反応性スパッタ法を用いて形成する方法なので、結晶方位を制御することにより、所望の配向を有する圧電膜を効率良く形成することが可能となる。また、埋め込み絶縁膜をエッチングストッパとして、第２基板上における圧電膜及び電極の配置領域に対応する第１基板の少なくとも一部をエッチングして除去する方法なので、基板を深堀りエッチングによって除去する際の薄膜の膜厚制御性を向上させることが可能となる。
【００２３】
本発明の電子機器は、上記の何れかに記載の構成を有する半導体圧力センサ、又は、半導体装置が備えられていることを特徴とする。
係る構成の電子機器によれば、上記構成の半導体圧力センサ、又は、半導体装置が備えられた構成なので、小型で機器特性に優れたものとなる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明の実施形態である半導体圧力センサ及びその製造方法、半導体装置並びに電子機器について、図面を適宜参照しながら説明する。図１は本実施形態の半導体圧力センサの一例を示す断面模式図であり、図２は半導体圧力センサの他例を示す断面模式図、図３は半導体圧力センサに印加される圧力を検出するための半導体回路の一例を示す概略図、図４は本実施形態の半導体装置を示す断面模式図、図５は半導体圧力センサと半導体回路とを接続した場合の等価回路を示す概略図、図６〜１４は本実施形態の半導体圧力センサに備えられる圧電膜、下部電極及び上部電極と、これらによって得られる複数の圧電容量との関係を説明するための模式図、図１５は本実施形態の半導体圧力センサの製造方法の一例を説明する工程図、図１６は本実施形態の電子機器の一例である腕時計型電子機器を示す模式図、である。なお、以下の説明において参照する図面は、半導体圧力センサ及びその製造方法、半導体装置並びに電子機器を説明するための図面であり、図示される各部の大きさや厚さや寸法等は、実際の半導体圧力センサ等の寸法関係とは異なっている。
【００２５】
［半導体圧力センサ］
「半導体圧力センサの積層構造」
図１に示す例の半導体圧力センサ１は、第１基板２１と、該第１基板上２１に積層される埋め込み酸化膜（埋め込み絶縁膜）３と、該埋め込み酸化膜３上に積層される第２基板２２とを備え、該第２基板２２上に圧電膜４及び電極５が積層して形成されており、第２基板２２上において圧電膜４及び電極５が配置される領域に対応する第１基板２１の少なくとも一部が除去され、電極５は、第２基板２２上に形成される下部電極５１と、該下部電極５１上に積層された圧電膜４上に形成される上部電極５２とからなり、該上部電極５２が少なくとも２以上設けられ、概略構成されている。また、図示例では、基板２及び基板２上に形成された各層を覆うように、被覆層８が設けられている。
本実施形態の半導体圧力センサ１は、上記構成により、ピエゾ圧電型の圧力センサとされる。
【００２６】
第１基板２１及び第２基板２２は、単結晶シリコンからなる半導体支持基板であり、図示例のように、第２基板２２が、第１基板２１上に積層された埋め込み酸化膜３上に積層して設けられており、これによって、所謂ＳＯＩ（Ｓｉｌｉｃｏｎ  On  Ｉｎｓｕｌａｔｏｒ）構造を有する基板２が構成される。また、第１基板２１及び第２基板２２は、シリコンと同等の半導体材料からなる構成とすることも可能である。
第２基板２２の表面２２ａには、下部電極５１、圧電膜４、上部電極５２が積層されている。また、図２に示す第１基板２１は、第２基板２２上において上記圧電膜４及び下部電極５１が配された領域に対応する部分の、ほぼ全体に相当する領域が深堀エッチングによって除去され、裏面２１ａ側から埋め込み酸化膜３が露出している。これにより、第１基板２１の除去部分に対応する部分の埋め込み酸化膜３及び第２基板２２がダイアフラム６とされている。
【００２７】
埋め込み酸化膜３の材料としては、シリコン酸化膜やシリコン窒化膜、或いはこれらと同等の半導体酸化膜等、この分野で知られる従来公知の材料を何ら制限無く用いることができ、ＣＶＤ法等を用いて第１基板２１上に形成することができる。但し、このような場合には、第２基板２２として、ＣＶＤ法による多結晶シリコン膜を用いる。
【００２８】
半導体圧力センサ１は、上述のようなＳＯＩ構造を有する基板２が備えられてなるので、上述のように、第１基板２１の一部を深堀りエッチングによって除去する際、埋め込み酸化膜３がエッチングストッパとして作用する。これにより、第１基板２１においてエッチングで除去された部分に対応し、第２基板２２及び埋め込み酸化膜３からなる薄膜とされたダイアフラム６の膜厚制御性をより向上させることが可能となる。
【００２９】
圧電膜４は、半導体圧力センサ１を用いて圧力を検知する際、印加された圧力によって生じる歪に応じて電荷量が変化するものであり、図示例では第２基板２２の表面２２ａに形成された下部電極５１上に積層されている。また、図示例の圧電膜４は、略円形に形成されており、膜上に上部電極５２を構成する中心電極５３及び外部電極５４が形成されている。
【００３０】
圧電膜４の材料としては、圧電作用を有する従来公知の圧電材料を何ら制限無く用いることができるが、中でも、Ｃ軸方向に配向しやすいＩＩＩ−Ｖ族又はＩＩＩ―ＶＩ族元素からなる六方晶ウルツ鉱型のものを好適に用いることができ、例えば、ＺｎＯ（酸化亜鉛）、ＡｌＮ（窒化アルミニウム）や、ペロブスカイト構造を有するＰＺＴ（チタン酸ジルコン酸鉛）等を用いることが好ましい。本実施形態では、上記材料を、詳細を後述する反応性スパッタ法を用いて堆積させることにより、圧電膜４を、所望の配向及び圧電定数を有する膜として成膜することができる。
【００３１】
電極５は、圧電膜４で生じる電圧変位を検出するための電極であり、上述したように、第２基板２２の表面２２ａに形成される下部電極５１と、該下部電極５１上に積層された圧電膜４上に形成される上部電極５２とからなる。
下部電極５１には、図１では図示を省略するが、図３（ｂ）の平面図に例示するような、後述のコンタクト電極と接続するための端子部５１ｂが備えられており、図３（ｂ）に示す例では、略円形の圧電膜４の外周からはみ出て露出するように形成されている。
また、図示例の上部電極５２は、圧電膜４上の電極形成領域Ｅにおいて略中心に設けられる中心電極５３と、該中心電極５３と離間して設けられ、且つ、該中心電極５３を囲むように環状に形成される外部電極５４とからなる構成とされている。
【００３２】
電極５の材料としては、従来公知の金属からなる電極材料を何ら制限無く用いることができ、例えば、Ｐｔ（白金）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、ＴｉＮ（窒化チタン）、Ｒｕ（ルテニウム）等を好適に用いることができる。
【００３３】
本実施形態の半導体圧力センサ１は、上述のように、上部電極５２が中心電極５３及び外部電極５４からなる構成により、下部電極５１と中心電極５３の間の圧電膜４で得られる圧電容量と、下部電極５１と外部電極５４の間の圧電膜４で得られる圧電容量とがそれぞれ異なるので、２つの異なる圧電容量を有するものとなる。
そして、図３（ａ）、（ｂ）に示すように、各電極と後述の検知回路９とを電気的に接続することにより、図５の等価回路に示すように、２つの異なる圧電容量を生成する回路が直列に接続された状態となる。このような状態で圧電膜４に定電圧を印加しておくと、圧電膜４に圧力が印加された際に、該圧電膜４の内部電界に変化が生じる。この際、下部電極５１と中心電極５３との間、並びに、下部電極５１と外部電極５４との間の、２つの異なる圧電容量を基にした圧電膜４内部の電圧変位を検知し、この電圧差を導き出すことにより、圧電膜４内部における微小な電圧変位を検知することができるので、高感度で圧力を検知することが可能となる。
【００３４】
本実施形態の半導体圧力センサ１を用いて圧力検知を行なう際は、例えば、図３（ａ）に示すような、フィードバック・キャパシタＣＦが用いられてなるＳｗｉｃｈｅｄ  Ｃａｐａｃｉｔｏｒ  Ｃｈａｒｇｅ  Ｉｎｔｅｇｒａｔｏｒ回路によって構成される検知回路９を用いることができる。この検知回路９は、フィードバック・キャパシタＣＦとオペアンプ９１とが備えられ、圧電膜４の下に配される下部電極５１がオペアンプ９１のＶ−側に接続されるとともに、圧電膜４上に配される中心電極５３には電源９２の正極側が接続され、外部電極５４がオペアンプ９１のＶ＋側に接続される。オペアンプ９１は、外部電極５４の電圧値と下部電極５１から出力される分圧値とを比較することにより、下部電極５１−中心電極５３間と、下部電極５１−外部電極５４間の電圧差を検出して、オペアンプ９１のＶｏｕｔ側から圧力検知信号として出力する。
【００３５】
被覆層８は、上述したように、基板２及び基板２上に形成された各層を覆うように設けられた保護被覆膜である。被覆層８は、従来公知のＣＶＤ法を用いて、例えば、酸化シリコンあるいは窒化シリコンから形成することができる。
【００３６】
以下に、半導体圧力センサ１及び検知回路９を用いて圧力検知を行なう際の原理について詳細に説明する。
まず、中心電極５３に正バイアス、外部電極５４にＧＮＤを印加した状態で、第１基板２１の裏面２１ａ側からダイアフラム６に圧力が印加されると、ダイアフラム６が変形し、圧電膜４に応力が加わる。この際、圧電膜４の膜中において、印加される応力に応じて内部電界が変化し、圧電膜４の内部に電圧変位が生じるが、下部電極５１−中心電極５３間と、下部電極５１−外部電極５４間とでは発生する応力が異なるため、それぞれの応力に応じた電化が発生し、電圧変位が生じる。この結果、下部電極５１の電位は、無負荷状態での電位とは異なる電位となり、これをオペアンプ９１のＶ−側に入力する。オペアンプ９１は、フィードバック・キャパシタＣＦを有するので、入力された電位に応じて、圧力検知信号をＶｏｕｔ側から出力する。
ここで、本実施形態の半導体圧力センサ１は、上述したように、下部電極５１、中心電極５３及び外部電極５４を備え、圧電膜４の内部において、下部電極５１−中心電極５３間、及び、下部電極５１−外部電極５４間がそれぞれ異なる圧電容量として構成されていることから、詳細を後述する理由により、高感度の圧力検知が可能となる。
【００３７】
なお、図１（図３（ａ）、（ｂ）も参照）に例示する半導体圧力センサ１は、圧電膜４上に形成される上部電極５２が、一対の中心電極５３及び外部電極５４から構成されているが、本発明は、これに限定されるものではない。例えば、中心電極５３を囲むように複数の外部電極が設けられた構成とすることも可能である。
【００３８】
また、本実施形態の半導体圧力センサは、図１に示す例のような、ＳＯＩ構造を有する基板２が用いられた構成には限定されない。例えば、図２に示す例の半導体圧力センサ１０のように、シリコン単層からなる基板１２上に、圧電膜１４及び各電極が形成された構成とすることも可能である。
【００３９】
「内部に２以上の異なる圧電容量を有する圧電膜について」
本実施形態の半導体圧力センサは、上述したように、圧電膜の下側に配される下部電極と、圧電膜上に配される複数の上部電極とを備え、実質的に、圧電膜の内部に２以上の異なる圧電容量を有した構成とされることにより、高感度の圧力検知を可能としている。以下に、図６〜９を適宜参照しながら、その原理について詳述する。
【００４０】
なお、本例では、図６（ａ）、（ｂ）の模式図に示すような、センシング領域Ｓが円形にエッチング除去された基板Ｓｕｂ１上に、センシング領域Ｓを覆うようにして下部電極Ｍ１が配され、この下部電極Ｍ１上に圧電膜Ｐ１が積層されており、上部電極として、圧電膜Ｐ１上の電極形成エリアの中心の位置に中心電極Ｍ２を配し、中心電極Ｍ２を囲むように環状に形成された外部電極Ｍ３が備えられてなる半導体圧力センサＣを例に挙げて説明する。
図６（ａ）、（ｂ）に示す例の半導体圧力センサＣは、電極形成エリアの中心に配された中心電極Ｍ２が、該中心電極Ｍ２の中心Ｍ２ａから外周部Ｍ２ｂまでが距離ｒ１、中心電極Ｍ２の中心Ｍ２ａから外部電極Ｍ３の内周部Ｍ３ａまでが距離ｒ２、中心電極Ｍ２の中心Ｍ２ａから外部電極Ｍ３の内周部Ｍ３ｂまでが距離ｒ３とされている。
【００４１】
図６（ａ）、（ｂ）に示す例の半導体圧力センサＣにおいては、上記した下部電極Ｍ１、圧電膜Ｐ１、中心電極Ｍ２及び外部電極Ｍ３からなる積層体が円形の薄膜ダイアフラムをなす。このような薄膜ダイアフラムに対して差圧（ゲージ圧）ΔＰが印加された際、薄膜ダイアフラムの下面に発生する応力は、図７の模式図に示すような形で表されるとともに、下記一般式（１）、（２）、（３）で解析的に与えられる（参考文献：“Ｔｈｅ  ＭＥＭＳ  Ｈａｎｄｂｏｏｋ”Ｍｏｈａｍｅｄ  Ｇａｄ−ｅｌ−Ｈａｋ，ＣＲＣ  Ｐｒｅｓｓ，ｐ．２５−２）。
【００４２】
【数１】
0004600468.tif 000002
【００４３】
【数２】
0004600468.tif 000003
【００４４】
【数３】
0004600468.tif 000004
但し、上記各一般式において、ｈは薄膜の厚さ、ａはダイアフラム半径、νは薄膜のポアソン比、σｒ、σｔは、それぞれダイアフラム中心から外周側へ距離ｒの位置における法線方向の応力と接線方向の応力であり、以下の各一般式においても同様である。
ここで、σｒ（ｒ）、σｔ（ｒ）は、中心からの距離ｒにより、ｔｅｎｓｉｌｅ／ｃｏｍｐｒｅｓｓｉｖｅが変化する。また、この際のポアソン比νと応力ｆｒ、ｆｔの関係は、下記一般式（４）、（５）、（６）、（７）によって表される。
【００４５】
【数４】
0004600468.tif 000005
【００４６】
【数５】
0004600468.tif 000006
【００４７】
【数６】
0004600468.tif 000007
【００４８】
【数７】
0004600468.tif 000008
また、上記一般式（４）、（５）、（６）、（７）において、ポアソン比は、通常は次式（−１  ＜  ν  ＜  １／２）で表される範囲となる。
上述のような関係とされた薄膜ダイアフラムの様子を図示すると、図８に示すグラフ及び図９に示す模式図のような状態で表される。図９中、記号（Ｔ）はｔｅｎｓｉｌｅを表し、記号（Ｃ）はｃｏｍｐｒｅｓｓｉｖｅを表す。また、薄膜ダイアフラム中心からの距離ｒとσｒ、σｔとの関係によって変化するｔｅｎｓｉｌｅ／ｃｏｍｐｒｅｓｓｉｖｅは、下記表１に示す関係で表される。
【００４９】
【表１】
0004600468.tif 000009
【００５０】
また、図８及び図９並びに上記表１において示すｒ１、ｒ２とポアソン比νの関係は、下記一般式（８）、（９）で表される関係が成り立つ。
【００５１】
【数８】
0004600468.tif 000010
【００５２】
【数９】
0004600468.tif 000011
【００５３】
一方、圧電膜Ｐ１として、ＺｎＯ、ＡｌＮ等の六方晶ウルツ鉱型の材料（ｃｌａｓｓ  ６ｍｍ）を適用した場合、応力によって発生する電圧変位Ｄ（電束密度）は、下記一般式（１０）で表される。
【００５４】
【数１０】
0004600468.tif 000012
但し、上記一般式（１０）は、電界圧＝０とした場合であり、また、Ｔ１及びＴ２はσｔに相当し、Ｔ３は−σｒに相当する。
【００５５】
ここでで、本実施形態では、図１０（ａ）、（ｂ）に示す模式図における結晶軸方向の内、結晶軸３の電束密度Ｄ３のみを捉えれば良いので、下記一般式（１１）で表されるような関係が成り立つ。
【００５６】
【数１１】
0004600468.tif 000013
ここで、上記一般式（１１）において、ｄ３３＞０、ｄ３１＜０である場合には、σｒ、σｔ及びＤ３と、薄膜ダイアフラム中心からの距離ｒとは、下記表２に示すような関係となり、ｄ３３＞０、ｄ３１＞０である場合には、下記表３に示すような関係となる。
【００５７】
【表２】
0004600468.tif 000014
【００５８】
【表３】
0004600468.tif 000015
【００５９】
従って、上述したようなＡｌＮやＺｎＯ等、ｄ３３＞０、ｄ３１＜０である材料を圧電膜に用いた場合には、図１１の模式図に示すように、中心電極Ｍ２を、中心Ｍ２ａからの距離がｒ１以内となる範囲で形成し、外部電極Ｍ３を、中心Ｍ２ａからの距離がｒ２以上となる範囲で形成すれば、圧電膜Ｐ１内部における微小な電圧変位を検知することができ、圧力検知感度を向上させることが可能となる。
【００６０】
また、Ｌｉ2Ｂ4Ｏ7やＬｉＮｂＯ3等、ｄ33＞０、ｄ31＞０である材料を圧電膜に用いた場合には、図１２の模式図に示すように、中心電極Ｍ２を、中心Ｍ２ａからの距離がｒ1以内となる範囲で形成し、外部電極Ｍ３を、中心Ｍ２ａからの距離がｒ1より大きくｒ2より小さい範囲で形成すれば、圧電膜Ｐ１内部における微小な電圧変位を検知することができ、圧力検知感度を向上させることが可能となる。
【００６１】
また、図１３の模式図に示すように、複数の外部電極が設けられた構成とすることも可能であり、図示例では２つの外部電極Ｍ３、Ｍ４が設けられている。このような場合には、例えば、中心電極Ｍ２を、中心Ｍ２ａからの距離がｒ1以内となる範囲で形成し、その外側の外部電極Ｍ３を、中心Ｍ２ａからの距離がｒ1より大きくｒ2より小さい範囲で形成し、その外側の外部電極Ｍ４を、中心Ｍ２ａからの距離がｒ2以上となる範囲で形成する。これにより、圧電膜Ｐ１内部における微小な電圧変位を検知することができ、圧力検知感度を向上させることが可能となる。
【００６２】
なお、図６（ａ）、（ｂ）の模式図に示す例では、上記説明の都合上、センシング領域Ｓにおいて、基板Ｓｕｂ１が貫通するように除去された例の半導体圧力センサＣを用いて説明しているが、上記原理は、図１及び図２等に示すような、基板の一部が薄膜化されてなり、この領域に圧電膜及び各電極が積層されてなる半導体圧力センサについても同様に適用することができる。
ここで、例えば、図１４の模式図に示す例のように、シリコンからなる基板Ｓｕｂ２上に下部電極Ｍ２１が形成され、この上に積層された圧電膜Ｐ２１の上に、上部電極として、中心電極Ｍ２２及び外部電極Ｍ２３が設けられてなる半導体圧力センサＧとした場合、ポアソン比は下記一般式（１２）を用いて概算で算出できる。
【００６３】
【数１２】
0004600468.tif 000016
但し、上記一般式（１２）において、ｔ１は基板Ｓｕｂ２の薄膜部厚さ、ｔ２は圧電膜Ｐ２１の厚さ、ν１は基板Ｓｕｂ２のポアソン比、ν２は圧電膜Ｐ２１のポアソン比である。
上記一般式（１２）を用いることにより、図１４の模式図に示す例のような半導体圧力センサＧにおいて、中心電極Ｍ２２の中心Ｍ２２ａからの距離ｒ１、ｒ２の最適値を算出することが可能である。
【００６４】
以下に、図６（ａ）、（ｂ）の模式図に示す例の半導体圧力センサＣにおいて、圧電膜Ｐ１の材料としてＺｎＯ又はＡｌＮを用いた場合の距離ｒ１、ｒ２について、下記表４に示す実際の物性値を基に算出する。
【００６５】
【表４】
0004600468.tif 000017
【００６６】
圧電膜Ｐ１にＡｌＮを用いた場合、上記表４に示すｄ31、ｄ33、ｄ15、νの各物性値から、上記各距離ｒ1、ｒ2が、下記一般式（１３）、（１４）で求まるｒ1´、ｒ2´にセンシング領域ｓの半径を乗ずることで決定される。
【００６７】
【数１３】
0004600468.tif 000018
【００６８】
【数１４】
0004600468.tif 000019
これにより、圧電膜Ｐ１にＡｌＮを用い、センシング領域sの半径を１００μｍとした場合には、ｒ1が約６２μｍ、ｒ2が約８４μｍとなる。
また、圧電膜Ｐ１にＺｎＯを用いた場合、上記表４に示すｄ31、ｄ33、ｄ15、νの各物性値から、上記各距離ｒ1、ｒ2が、下記一般式（１５）、（１６）で求まるｒ1´、ｒ2´にセンシング領域ｓの半径を乗ずることで決定される。
【００６９】
【数１５】
0004600468.tif 000020
【００７０】
【数１６】
0004600468.tif 000021
上記一般式（１５）、（１６）より、圧電膜の材料にＡｌＮを用いた場合と、ＺｎＯを用いた場合とでは、上記各距離ｒ１、ｒ２が近似していることから、中心電極Ｍ２と外部電極Ｍ３を、同様の寸法関係で配置可能であることがわかる。
【００７１】
本実施形態の半導体圧力センサは、上記各一般式を用いて説明した原理により、圧電膜の内部で発生した微小な電圧変位を検知することが可能であり、圧力検知感度に優れたものとなる。
【００７２】
以上説明したような本実施形態の半導体圧力センサによれば、第１基板２１と、該第１基板上２１に積層される埋め込み酸化膜３と、該埋め込み酸化膜３上に積層される第２基板２２とを備え、該第２基板２２上に圧電膜４及び電極５が積層して形成されており、第２基板２２上において圧電膜４及び電極５が配置される領域に対応する第１基板２１の少なくとも一部が除去され、電極５は、第２基板２２上に形成される下部電極５１と、該下部電極５１上に積層された圧電膜４上に形成される上部電極５２とからなり、該上部電極５２が中心電極５３及び外部電極５４からなるものなので、圧電膜４における電位の変化を、複数の圧電容量を基にして検出することができ、低消費電力であるとともに優れた圧力検知感度を有し、また、半導体回路との一体形成が容易な半導体圧力センサが実現できる。
【００７３】
「半導体圧力センサの製造方法」
以下、本実施形態の半導体圧力センサの製造方法の一例について説明する。
本実施形態の製造方法は、図１に例示するような半導体圧力センサ１を製造する際、第１基板２１上に埋め込み絶縁膜３及び第２基板２２をこの順で積層して形成し、第２基板２２上に圧電膜４及び電極５を積層して形成するとともに、第２基板２２上において圧電膜４及び電極５が配置される領域に対応する第１基板２１の少なくとも一部を除去する方法であり、電極５として、第２基板２２上に下部電極５１を形成するとともに、該下部電極５１上に積層される圧電膜４上に、上部電極５２を少なくとも２以上形成し、圧電膜４を反応性スパッタ法によって形成し、埋め込み絶縁膜３をエッチングストッパとして、第２基板２２上において圧電膜４及び電極５が配置される領域に対応する第１基板２１の少なくとも一部をエッチングして除去する方法である。また、本例では、上部電極５２として、電極形成エリアＥにおいて略中心に中心電極５３を形成し、これを囲むように環状の外部電極５４を形成する。
【００７４】
本実施形態の製造方法では、第１基板２１の裏面２１ａ側から深堀りエッチングを行ない、第２基板２２上において圧電膜４及び下部電極５１が配された領域に対応する部分の、ほぼ全体に相当する領域を除去し、裏面２１ａ側から埋め込み酸化膜３を露出させる。これにより、第１基板２１が除去された部分に対応する埋め込み酸化膜３及び第２基板２２が、ダイアフラム６となるように形成する方法としている。
【００７５】
以下に、本実施形態の製造方法によって半導体圧力センサを製造する際の工程の一例を、図１５（ａ）〜（ｉ）に示す模式図を用いて説明する。図１５（ａ）〜（ｉ）は、半導体圧力センサ７（図１５（ｉ）参照）の製造工程を示す工程図である。
【００７６】
まず、図１５（ａ）に示すような、シリコンからなる厚さが３００μｍ程度の第１基板７１ａと、シリコンからなる厚さが１〜４０μｍの第２基板７１ｃの間に、１〜５μｍの埋め込み酸化膜７１ｂが備えられたＳＯＩ基板７１を準備する。埋め込み酸化膜７１ｂとしては、例えば、シリコン酸化膜を形成したシリコンウェハと別のシリコンウェハとを貼合せて、不要な部分のシリコン膜を研磨やエッチング等の方法で除去することにより得られる。
なお、本例では、このＳＯＩ基板７１を用いた例を説明するが、本実施形態ではこれには限らず、例えば、シリコン基板に熱酸化膜を形成し、更に多結晶シリコン層を数μｍ形成した基板を用いても良い。
【００７７】
次に、図１５（ｂ）に示すように、第２基板７１ｃ上に、下部電極７３を、材料としてＰｔを用いて厚さ１０００Å程度で形成し、従来公知のフォトリソグラフィ法によってパターニングを施す。この際、下地となるシリコンの第２基板７１ｃとの密着性を向上させるため、この第２基板７１ｃ上に、予め、チタン、モリブデン他の金属層を成膜しても良い。
【００７８】
次に、図１５（ｃ）に示すように、圧電膜７２、上部電極７４を、ＲＦスパッタリング法を用いて、この順で連続して形成する。この際、例えば、圧電膜７２の材料としてＡｌＮを用いる場合は、圧電膜７２を、純Ａｌからなるターゲットに対して、チャンバ内におけるＮ２とＡｒのガス流量比を１：１とした状態でプラズマを放電させることによって成膜する。また、上部電極７４は、圧電膜７２上に、チャンバ内へのＮ２ガスの供給を止めてＡｒのみの供給としたガス雰囲気下とし、スパッタリングを行なうことにより、純Ａｌの上部電極７４を形成する。また、上記圧電膜７２を形成する工程において、電極７３がフォトリソグラフィ法によってパターニング除去された部分には、圧電性を伴わないアモルファスＡｌＮ膜７７が形成される。
【００７９】
なお、本例においては、圧電膜７２の材料としてＡｌＮを用い、上部電極７４の材料として純Ａｌを用い、各層を反応性スパッタ法で成膜する例を説明しているが、これには限定されない。例えば、ターゲットにＺｎ（亜鉛）を用い、チャンバ内を、Ｏ２ガスを含有するガス雰囲気とし、このＯ２ガスの導入切り替えを行なうことにより、圧電膜（ＺｎＯ）及び上部電極（Ｚｎ）を連続して形成することも可能である。
【００８０】
次に、図１５（ｄ）に示すように、フォトリソグラフィ法により、レジスト７８を用いたパターニングを行なうことにより、圧電膜７２、上部電極７４の一部をエッチングによって除去する。この際のエッチング方法として、本例では、アルカリ溶液（水酸化テトラメチルアンモニウム溶液：１〜２５％）を用いたウェットエッチング法を用いる。この際、ＡｌＮ及び純Ａｌは、アルカリ溶液に容易に溶解するので、圧電膜７３、上部電極７４は所定のパターニングに沿って除去される一方、Ｐｔからなる下部電極７２は除去されずに残る。
そして、図１５（ｅ）に示すように、レジスト７８を除去する。
【００８１】
次に、図１５（ｆ）に示すように、再度、レジスト７９を用いたフォトリソグラフィ法により、上部電極７４のパターニングを行なってエッチング除去処理を施すことにより、上部電極７４を、略円形の中心電極７４ａと、これを囲むように配される環状の外部電極７４ｂに分割して形成する。この際も、上記同様、アルカリ溶液を用いたウェットエッチングを行なうが、アルカリ濃度を低濃度とするとともにエッチング時間を管理することにより、図示例のように、上部電極７４の一部のみを除去することが可能となる。あるいは、上述のようなアルカリ溶液を用いたウェットエッチングに代えて、ＨＢｒとＣｌ２の混合ガスを用いたドライエッチング法を採用することも可能である。
【００８２】
次に、図１５（ｇ）に示すように、従来公知のＣＶＤ法を用いて、酸化シリコンあるいは窒化シリコンからなる被覆層７５を、第２基板７１ｂ上に形成された各層を覆うように堆積させる。
次に、図１５（ｈ）に示すように、ドライエッチング法を用いて、被覆層７５の一部を除去することにより、中心電極７４ａと接続されるコンタクト電極７６ａ、並びに、外部電極７４ｂと接続されるコンタクト電極７６ｂを形成する。
【００８３】
そして、最後に、図１５（ｉ）に示すように、第１基板７１ａの裏面側から、従来公知のディープＲＩＥ法（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性エッチング法）を用いて深堀エッチングを行ない、センシング部分を開口させ、この部分の埋め込み酸化膜７１ｂを露出させる。この際、埋め込み酸化膜７１ｂがエッチングストッパとして作用するので、第１基板７１ａのみがエッチング除去されるとともに、膜厚を正確に制御しながらエッチング処理を行なうことができる。
このような各工程により、図１５（ｉ）に示すような半導体圧力センサ７が得られる。
【００８４】
本実施形態の半導体圧力センサの製造方法によれば、圧電膜を反応性スパッタ法で形成する方法なので、結晶方位を制御しながら、均一な特性を有する圧電膜を効率良く形成することが可能となる。
【００８５】
また、本実施形態の半導体圧力センサの製造方法によれば、図１に例示するような半導体圧力センサ１を製造する際、埋め込み絶縁膜３をエッチングストッパとして、第２基板２２上において圧電膜４及び電極５が配置された領域に対応する第１基板２１の少なくとも一部をエッチングして除去する方法なので、基板２１を深堀エッチングによって除去してダイアフラム６を形成する際の、薄膜の膜厚制御性を向上させることが可能となる。
【００８６】
［半導体装置］
以下に、本実施形態の半導体装置について、図４（ａ）、（ｂ）を参照しながら説明する。
本実施形態の半導体装置３０は、第１基板３１と、該第１基板３１上に積層される埋め込み酸化膜（埋め込み絶縁膜）３３と、該埋め込み酸化膜上に積層される第２基板３２とを備え、第２基板３２上に圧電膜３４及び電極３５が積層して形成されるとともに、第２基板３２上において圧電膜３４及び電極３５が配置される領域に対応する第１基板３１の少なくとも一部が除去されることによってなる圧力センサ領域Ａが備えられており、電極３５は、第２基板３２上に形成される下部電極３６と、該下部電極３６上に積層された圧電膜３４上に形成される上部電極３７とからなり、この上部電極３７が、少なくとも２以上設けられており、埋め込み酸化膜３３上に、電極３５の各々と電気的に接続され、圧電膜３４に印加された圧力を検知して圧力検知信号を出力するＣＭＯＳ回路（半導体回路）３８が形成され、概略構成されている。
また、図示例の半導体装置３０は、上部電極３７が、圧電膜３４上の電極形成領域Ｅにおいて略中心に設けられる中心電極３７ａと、該中心電極３７ａと離間して設けられ、且つ、中心電極３７ａを囲むように環状に形成される外部電極３７ｂとから構成されている。
【００８７】
本実施形態の半導体装置３０は、上記構成のように、圧電膜３４及び電極３５が第２基板３２上に配され、これら圧電膜３４及び電極３５が配置される領域に対応する第1基板３１の少なくとも一部、図示例では、圧電膜３４及び第２基板３１ｂ全体に対応する位置で第1基板３１が除去され、この部分が埋め込み酸化膜３３及び第２基板３２からなる薄膜のダイアフラム３９として形成されることにより、上述したような本実施形態の半導体圧力センサ１と同様の圧力センサ領域Ａが含まれる構成とされている。
また、本実施形態の半導体装置３０に備えられる圧力センサ領域Ａは、該圧力センサ領域Ａを構成する第１基板３１、第２基板３２、埋め込み酸化膜３３、圧電膜３４及び電極３５の各々を、上述した本実施形態の半導体圧力センサと同様の材料を用い、同様の方法で得ることができる。
【００８８】
さらに、本実施形態の半導体装置３０は、埋め込み酸化膜３上にＣＭＯＳ回路３８が備えられている。このＣＭＯＳ回路３８は、図３に例示した検知回路９と同様の回路を内蔵するものであり、各電極との間で、図示略の配線手段によって電気的に接続されている。
また、図示例の半導体装置３０は、埋め込み酸化膜３上において、ＣＭＯＳ回路３８、第２基板３２及びその上の各層が配されている領域を除き、表面に、酸化シリコンあるいは窒化シリコンからなる被覆層３７が形成されている。
【００８９】
本実施形態の半導体装置３０によれば、第２基板３２上に圧電膜３４及び電極３５が積層して形成されるとともに、第２基板３２上において圧電膜３４及び電極３５が配置される領域に対応する第１基板３１の少なくとも一部が除去され、電極３５が、第２基板３２上に形成される下部電極３６と、該下部電極３６上の圧電膜３４の上に形成される中心電極３７ａ及び外部電極３７ｂとからなる構成の圧力センサ領域Ａが備えられたものなので、圧電膜３４における電位の変化を、２つの異なる圧電容量を基にして検出することができることから、低消費電力であるとともに圧力検知感度に優れたものとなる。
【００９０】
また、埋め込み酸化膜３３上に、圧電膜３４に印加された圧力を検知するＣＭＯＳ回路３８が形成された構成なので、埋め込み酸化膜３３がエッチングストッパとして作用し、圧力センサ領域Ａを構成する圧電膜３４及び電極３５、並びにＣＭＯＳ回路３８を形成した後に、第１基板３１の一部の除去処理をエッチングによって行なうことができ、製造プロセスを容易にすることが可能となる。
従って、低消費電力であるとともに圧力検知感度に優れ、製造プロセスが容易となる半導体装置を実現することができる。
【００９１】
なお、図４（ａ）、（ｂ）に示す例の半導体装置３０は、圧電膜３４及び下部電極３６が配された領域において、第１基板３１のみがエッチングによって除去された構成とされているが、これには限定されない。例えば、上記圧電膜３４及び下部電極３６が配された領域において、少なくとも埋め込み酸化膜３３及び第２基板３２の一部が除去されてなる構成とすることも可能である。
また、図示例の半導体装置３０においては、圧電膜３４上において、中心電極３７ａを囲むように、環状の外部電極３７ｂを１箇所に設けた構成としているが、これには限定されず、例えば、中心電極３７ａを囲むように複数の外部電極が備えられた構成としても良い。
【００９２】
［電子機器］
以下に、本実施形態の電子機器について説明する。
本実施形態の電子機器は、上述した半導体圧力センサ、又は、半導体装置を備えるものであり、具体的には図１６に示すようなものが一例として挙げられる。図１０に示す例の腕時計型電子機器８０の本体８１には、本発明に係る半導体圧力センサが備えられている。図１６に示す例の腕時計型電子機器６は、上述したような本発明に係る半導体圧力センサを備えたものなので、製造が容易であるとともに、小型で機器特性に優れたものとなる。
【００９３】
なお、本実施形態では、本発明に係る電子機器として腕時計型電子機器を例に挙げて説明したが、本発明に係る電子機器は、図１６に示す例の腕時計型電子機器８０には限定されず、本発明に係る半導体圧力センサは、各種電子機器に好適に用いることができる。
さらに、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【図面の簡単な説明】
【００９４】
【図１】本発明に係る半導体圧力センサの一例を示す断面模式図である。
【図２】本発明に係る半導体圧力センサの他例を示す断面模式図である。
【図３】本発明に係る半導体圧力センサに印加された圧力を検知するための検知回路の一例を示す模式図である、（ａ）は半導体圧力センサの断面図及び検知回路、（ｂ）は（ａ）のＵ方向から観た平面図である。
【図４】本発明に係る半導体装置の一例を示す断面模式図である。
【図５】本発明に係る半導体圧力センサの一例を説明する模式図であり、半導体圧力センサと検知回路を接続した際の等価回路を示す概略図である。
【図６】本発明に係る半導体圧力センサの動作の一例を説明するための模式図である。
【図７】本発明に係る半導体圧力センサの動作の一例を説明するための模式図である。
【図８】本発明に係る半導体圧力センサの動作の一例を説明するための模式図である。
【図９】本発明に係る半導体圧力センサの動作の一例を説明するための模式図である。
【図１０】本発明に係る半導体圧力センサの動作の一例を説明するための模式図である。
【図１１】本発明に係る半導体圧力センサの動作の一例を説明するための模式図である。
【図１２】本発明に係る半導体圧力センサの動作の一例を説明するための模式図である。
【図１３】本発明に係る半導体圧力センサの動作の他例を説明するための模式図である。
【図１４】本発明に係る半導体圧力センサの動作の他例を説明するための模式図である。
【図１５】本発明に係る半導体圧力センサの製造方法を説明するための模式図であり、各工程を説明する工程図である。
【図１６】本発明に係る電子機器の一例を示す模式図であり、腕時計型電子機器を示す概略図である。
【図１７】従来の圧力センサを説明するための模式図である。
【符号の説明】
【００９５】
１、７、１０、Ｃ、Ｇ…半導体圧力センサ、２１…第１基板（半導体圧力センサ）、２２…第２基板（半導体圧力センサ）、２１ａ…裏面、２２ａ…表面、３…埋め込み酸化膜（半導体圧力センサ）、４、１４、Ｐ１、Ｐ２１…圧電膜（半導体圧力センサ）、５…電極（半導体圧力センサ）、５１…下部電極（半導体圧力センサ）、５２…上部電極（半導体圧力センサ）、５３…中心電極（半導体圧力センサ）、５４…外部電極（半導体圧力センサ）、６、１８…ダイアフラム、９…検知回路、３０…半導体装置、３１…第１基板（半導体装置）、３２…第２基板（半導体装置）、３３…埋め込み酸化膜（埋め込み絶縁膜：半導体装置）、３４…圧電膜（半導体装置）、３５…電極（半導体装置）、３６…下部電極（半導体装置）、３７…上部電極（半導体装置）、３７ａ…中心電極（半導体装置）、３７ｂ…外部電極（半導体装置）、３８…ＣＭＯＳ回路（半導体回路）、８０…腕時計型電子機器（電子機器）
【図１】
0004600468.tif 000022
【図２】
0004600468.tif 000023
【図３】
0004600468.tif 000024
【図４】
0004600468.tif 000025
【図５】
0004600468.tif 000026
【図６】
0004600468.tif 000027
【図７】
0004600468.tif 000028
【図８】
0004600468.tif 000029
【図９】
0004600468.tif 000030
【図１０】
0004600468.tif 000031
【図１１】
0004600468.tif 000032
【図１２】
0004600468.tif 000033
【図１３】
0004600468.tif 000034
【図１４】
0004600468.tif 000035
【図１５】
0004600468.tif 000036
【図１６】
0004600468.tif 000037
【図１７】
0004600468.tif 000038