(57)【特許請求の範囲】
【請求項１】
第１の制御パルス信号（ＳＧ）に応答して、第１の制御電流（Ｉ１）の流出を制御するための第１のトランジスタスイッチング手段と、第２の制御パルス信号（ＳＧ）に応答して、第２の制御電流（Ｉ２）の流出を制御するための第２のトランジスタスイッチング手段を有するチャージポンプ式ＤＣ−ＤＣコンバータにおいて、
前記第１及び前記第２のトランジスタスイッチング手段にそれぞれ第１及び第２の電流制限抵抗（Ｒ１，Ｒ２）が接続されており、
前記第１のトランジスタスイッチング手段はＮチャネルＭＯＳトランジスタ及び第１のＰチャネルＭＯＳトランジスタ（Ｍ２，Ｍ３）で、前記第２のトランジスタスイッチング手段は第２及び第３のＰチャネルＭＯＳトランジスタ（Ｍ１，Ｍ４）で構成され、
前記第１の電流制限抵抗（Ｒ１）の両端は、それぞれ前記第１のＰチャネルＭＯＳトランジスタ（Ｍ３）のバックゲートとドレインに接続され、
前記第２の電流制限抵抗（Ｒ２）の両端は、それぞれ前記第３のＰチャネルＭＯＳトランジスタ（Ｍ４）のバックゲートとドレインに接続されていることを特徴とするチャージポンプ式ＤＣ−ＤＣコンバータ。
【請求項２】
前記第１の制御パルス信号（ＳＧ）がハイレベル（Ｈ）のとき、前記ＮチャネルＭＯＳトランジスタ及び前記第１のＰチャネルＭＯＳトランジスタ（Ｍ２，Ｍ３）がオンすると共に、前記第１のＰチャネル型ＭＯＳトランジスタ（Ｍ３）の寄生トランジスタ（Ｑ３）も瞬間的にオンするが、前記寄生トランジスタ（Ｑ３）のベースから前記第１の電流制限抵抗（Ｒ１）を通ってベース電流（Ｉｂ１）が流れ、第１の無効電流（Ｉａ１）が制限され、
前記第２の制御パルス信号（ＳＧ）がローレベル（Ｌ）のとき、前記第２及び前記第３のＰチャネル型ＭＯＳトランジスタ（Ｍ１，Ｍ４）がオンすると共に、前記第３のＰチャネル型ＭＯＳトランジスタ（Ｍ４）の寄生トランジスタ（Ｑ４）も瞬間的にオンするが、前記寄生トランジスタ（Ｑ４）のベースから前記第２の電流制限抵抗（Ｒ２）を通ってベース電流（Ｉｂ２）が流れ、第２の無効電流（Ｉａ２）は制限されることを特徴とする請求項１記載のチャージポンプ式ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はチャージポンプ式ＤＣ−ＤＣコンバータに関し、特に携帯端末機器の電源装置として用いられるチャージポンプ式ＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
以下、図２及び図３を参照して従来のチャージポンプ式ＤＣ−ＤＣコンバータについて、特に図３に示されている出力段であるチャージポンプ回路に着目して説明する。
【０００３】
従来のチャージポンプ式ＤＣ−ＤＣコンバータには、例えば図３に示すようなチャージポンプ回路が設けられている。チャージポンプ式ＤＣ−ＤＣコンバータ全体は図２に示すように比較器１０１、ＯＳＣ（発振器）１０２、出力段（チャージポンプ回路）１０３で構成されている。その原理は、チャージポンプ回路１０３が制御パルス信号に応答して、制御電流を流出してコンデンサに電荷を充電させ、その後、再び入力された制御パルス信号に応答して、コンデンサに蓄えられた電荷を放出するというものである。以下、具体的に図３を参照して従来のチャージポンプ回路の動作について説明する。
【０００４】
まず、制御パルス信号ＳＧがＯＳＣ１０２より出力される。その制御パルス信号ＳＧによってＭＯＳトランジスタＭ１〜Ｍ４がオン／オフ制御されチャージポンプとして動作する。尚、制御パルス信号ＳＧは出力電圧ＶＯＵＴの負荷条件によりデューティー（ｄｕｔｙ）比を変えるものとする。
【０００５】
例えば、送出する制御パルス信号ＳＧがハイレベル（Ｈ）のとき、Ｎチャネル型ＭＯＳトランジスタＭ２及び第１のＰチャネル型ＭＯＳトランジスタＭ３がオンし、Ｐチャネル型ＭＯＳトランジスタＭ１，Ｍ４はオフとなる。このとき、電流Ｉ１がコンデンサＣ１に流れ、コンデンサＣ１には電荷が蓄えられ充電される。そしてこのときコンデンサＣ１の端子間電圧Ｖｃ１は入力電圧Ｖｉｎと同じになる。
【０００６】
次に、送出する制御パルス信号ＳＧがローレベル（Ｌ）のとき、Ｐチャネル型ＭＯＳトランジスタＭ１，Ｍ４がオンし、Ｎチャネル型ＭＯＳトランジスタＭ２及びＰチャネル型ＭＯＳトランジスタＭ３はオフとなる。このとき、コンデンサＣ１から放電電流Ｉ２が流れ、出力電圧ＶＯＵＴは、入力電圧ＶｉｎとコンデンサＣ１の端子間電圧Ｖｃ１の和となり昇圧動作に移行する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来のチャージポンプ式ＤＣ−ＤＣコンバータでは、ハイレベル（Ｈ）の制御パルス信号ＳＧが流出されたとき、Ｐチャネル型ＭＯＳトランジスタＭ３の寄生トランジスタＱ３が瞬間的にオンして図の矢印方向に無効電流Ｉａ１が流れる。その後ローレベル（Ｌ）の制御パルス信号ＳＧが流出されたとき、Ｐチャネル型ＭＯＳトランジスタＭ４の寄生トランジスタＱ４が瞬間的にオンして図の矢印方向に無効電流Ｉａ２が流れ、回路全体の効率の低下を招いていた。
【０００８】
本発明の目的は、上記問題点を解消し、高効率のチャージポンプ式ＤＣ−ＤＣコンバータを提供することである。
【０００９】
【課題を解決するための手段】
本発明によれば、第１の制御パルス信号（ＳＧ）に応答して、第１の制御電流（Ｉ１）の流出を制御するための第１のトランジスタスイッチング手段と、第２の制御パルス信号（ＳＧ）に応答して、第２の制御電流（Ｉ２）の流出を制御するための第２のトランジスタスイッチング手段を有するチャージポンプ式ＤＣ−ＤＣコンバータにおいて、前記第１及び前記第２のトランジスタスイッチング手段にそれぞれ第１及び第２の電流制限抵抗（Ｒ１，Ｒ２）が接続されており、前記第１のトランジスタスイッチング手段はＮチャネルＭＯＳトランジスタ及び第１のＰチャネルＭＯＳトランジスタ（Ｍ２，Ｍ３）で、前記第２のトランジスタスイッチング手段は第２及び第３のＰチャネルＭＯＳトランジスタ（Ｍ１，Ｍ４）で構成され、前記第１の電流制限抵抗（Ｒ１）の両端は、それぞれ前記第１のＰチャネルＭＯＳトランジスタ（Ｍ３）のバックゲートとドレインに接続され、前記第２の電流制限抵抗（Ｒ２）の両端は、それぞれ前記第３のＰチャネルＭＯＳトランジスタ（Ｍ４）のバックゲートとドレインに接続されていることを特徴とするチャージポンプ式ＤＣ−ＤＣコンバータが得られる。
【００１０】
【発明の実施の形態】
以下、本発明の一実施の形態について図１及び図２を参照して説明する。図１は本発明のチャージポンプ式ＤＣ−ＤＣコンバータの出力段の構成を示した図である。図２は従来の説明でも用いているチャージポンプ式ＤＣ−ＤＣコンバータの全体図である。本発明も図２に示すように比較器、ＯＳＣ（発振器）、出力段（チャージポンプ回路）で構成されている。この内、チャージポンプ回路の構成が従来とは異なる。以下、そのチャージポンプ回路の構成について説明する。尚、チャージポンプ回路の原理は、上記した従来技術の欄で説明しているのでここでは省略する。
【００１１】
本実施の形態におけるチャージポンプ回路の構成は、図３に示された回路構造と以下の点を除いては全く同一である。すなわち、寄生トランジスタＱ３，Ｑ４のベースに電流制限抵抗Ｒ１，Ｒ２を入れている点である。さらに電流制限抵抗Ｒ１，Ｒ２の両端は、それぞれＭＯＳトランジスタＭ３，Ｍ４のバックゲートとドレインに接続されている。
【００１２】
上記した構成による回路動作について述べる。まず、制御パルス信号ＳＧがＯＳＣより出力される。その制御パルス信号ＳＧによってＭＯＳトランジスタＭ１〜Ｍ４がオン／オフ制御されチャージポンプとして動作する。尚、制御パルス信号ＳＧは出力電圧ＶＯＵＴの負荷条件によりデューティー（ｄｕｔｙ）比を変えるものとする。
【００１３】
例えば、送出する制御パルス信号ＳＧがハイレベル（Ｈ）のとき、Ｎチャネル型ＭＯＳトランジスタＭ２及びＰチャネル型ＭＯＳトランジスタＭ３がオンし、Ｐチャネル型ＭＯＳトランジスタＭ１，Ｍ４はオフとなる。このとき、電流Ｉ１がコンデンサＣ１に流れ、コンデンサＣ１には電荷が蓄えられ充電される。そしてこのとき入力電圧ＶｉｎはコンデンサＣ１の端子間電圧Ｖｃ１と同じになる。ここで、Ｐチャネル型ＭＯＳトランジスタＭ３の寄生トランジスタＱ３も同時にオンするが、寄生トランジスタＱ３のベースから電流制限抵抗Ｒ１を通ってベース電流Ｉｂ１が流れるので図３に示される無効電流Ｉａ１は制限される。
【００１４】
次に、送出する制御パルス信号ＳＧがローレベル（Ｌ）のとき、Ｐチャネル型ＭＯＳトランジスタＭ１，Ｍ４がオンし、Ｎチャネル型ＭＯＳトランジスタＭ２及びＰチャネル型ＭＯＳトランジスタＭ３はオフとなる。このとき、コンデンサＣ１から放電電流Ｉ２が流れ、出力電圧ＶＯＵＴは、入力電圧ＶｉｎとコンデンサＣ１の端子間電圧Ｖｃ１の和となり昇圧動作に移行する。ここで、Ｐチャネル型ＭＯＳトランジスタＭ４の寄生トランジスタＱ４も同時にオンするが、寄生トランジスタＱ４のベースから電流制限抵抗Ｒ２を通ってベース電流Ｉｂ２が流れるので図３に示される無効電流Ｉａ２は制限される。
【００１５】
【発明の効果】
本発明によれば、従来に比して無効電流の流出を制限できるので、無効電流による回路全体の効率の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明のチャージポンプ式ＤＣ−ＤＣコンバータの出力段の構成を示した図である。
【図２】チャージポンプ式ＤＣ−ＤＣコンバータの全体図である。
【図３】従来のチャージポンプ式ＤＣ−ＤＣコンバータの出力段の構成を示した図である。
【符号の説明】
１０１    比較器
１０２    発振器
１０３    出力段
【図１】
0004600619.tif 000002
【図２】
0004600619.tif 000003
【図３】
0004600619.tif 000004