(57)【特許請求の範囲】
【請求項１】
パルス幅変調制御装置において、
Ｖｃｃノードと、
前記パルス幅変調制御装置の内部にあり、かつ前記Ｖｃｃノードに結合されたスタートアップ電流源であって、前記パルス幅変調制御装置は、前記パルス幅変調制御装置を動作させるための動作電圧を形成するために、前記スタートアップ電流源が前記Ｖｃｃノードに電流を供給する第１の動作フェーズで動作するように構成され、前記スタートアップ電流源は、第３の動作フェーズの間にターンオフされる、スタートアップ電流源と、
前記Ｖｃｃノードに結合されるドライバ回路であって、前記ドライバ回路は、前記第１の動作フェーズの間にターンオフされ、第２の動作フェーズの間に動作電圧から電流を引き込むためにイネーブルにされ、かつ前記第３の動作フェーズの間にターンオフされる、ドライバ回路と、
前記動作電圧が第１の下限電圧レベルを下回るとき前記第３の動作フェーズを起動し、かつ前記動作電圧が第２の下限電圧レベルを下回るとき前記第３の動作フェーズを終了するために、前記Ｖｃｃノード上の前記動作電圧を検出する検出器と、
前記第３の動作フェーズの期間を制御するためのフェーズ期間制御装置であって、前記フェーズ期間制御装置は、前記第１および第２の下限電圧レベル、および、前記Ｖｃｃでの動作電圧が前記第１の下限電圧レベルから第２の下限電圧レベへ低下するレートを変更する、フェーズ期間制御装置と、
を含むことを特徴とするパルス幅変調制御装置。
【請求項２】
前記フェーズ期間制御装置は、前記パルス幅変調制御装置によって前記Ｖｃｃノードから前記第３の動作フェーズの間に引き出される電流の量を制御するためのフェーズ電流制御装置を含むことを特徴とする請求項１項に記載のパルス幅変調制御装置。
【請求項３】
前記フェーズ電流制御装置は、前記Ｖｃｃノードから前記パルス幅変調制御装置によって前記第３の動作フェーズの間に引き出される電流の量が適切なプログラム用抵抗を選択することにより設定できるように外部プログラム用抵抗が接続されるプログラム用ノードを含むことを特徴とする請求項２に記載のパルス幅変調制御装置。
【請求項４】
さらに、前記プログラム用ノードが最終的には前記Ｖｃｃノードから給電される第１の電源に接続される第１のポジションと前記プログラム用ノードが分離されるかまたは最終的にＶｃｃノードから給電される第２の電源に接続されるが、与えられたプログラム用抵抗に対して、第１のポジションにある場合よりも前記Ｖｃｃノードからより少ない電流を引き出させる第２のポジションとの間で切り換え可能なスイッチを含むことを特徴とする請求項３に記載のパルス幅変調制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はパルス幅変調（ＰＷＭ）制御装置またはパルス幅変調コントローラに関し、より特定的には排他的ではないがスイッチドモード（ｓｗｉｔｃｈｅｄ−ｍｏｄｅ）電源を制御するために使用されるそのような装置に関する。
【０００２】
【従来の技術】
スイッチドモード電源（Ｓｗｉｔｃｈｅｄ−Ｍｏｄｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｉｅｓ：ＳＭＰＳ）は数多くの家庭用および産業用の用途においてますます多用されるようになってきている。テレビジョンまたはコンピュータ用のモニタ装置のような用途においては、そのような用途は数多くの動作状態またはモードを必要とするであろう。装置に電源が供給されていない場合、あるいは主スイッチまたはマスタスイッチがオフになっている場合、第１の「オフ」モードが生じ、装置が電源投入されて通常の動作を行なっている場合に第２の「オン」モードが生じ、かつ装置が給電状態に留まっているが低減された機能および低減された電力消費を有する場合に第３のモード、スタンバイモードと称される、が生じる。スタンバイモードはテレビジョンにおいてはリモートコントロール装置の「オフ」スイッチによって生じることができ、これは典型的にはテレビジョンを完全にオフには切り替えないが、テレビジョン内のある回路が給電された状態に留まることができるようにし、したがってもしリモートコントロール装置の「オン」ボタンが押圧されれば、テレビジョンは「オン」モードに戻ることになる。
【０００３】
スタンバイモードの間に前記ＳＭＰＳによって消費される電力を低減する必要があり、したがって主電源の電気の使用を低減することが必要とされる。現在、スタンバイモードの間の電力消費を１ワットのオーダーの値まで低減したいという目標がある。
【０００４】
【発明が解決しようとする課題】
バーストモードＳＭＰＳが知られており、これはスタンバイモードにおいて効率的な電力消費を有する。しかしながら、バーストモードで動作するＳＭＰＳに伴う問題があり、これはバーストの周期性、またはバースト化（バースティング：ｂｕｒｓｔｉｎｇ）の周波数または頻度、が典型的には可聴周波数範囲内にあることである。これはよく理解されておらずかつ完成したプロトタイプに先立ち予測できない理由のため可聴ノイズを発生する傾向がある。バースト化の周波数を変えることはノイズを低減することを助けることができ、それは各バーストの間にＳＭＰＳによって発生されるピーク電流を変えることができるからである。これはバースト化の周波数、あるいはバースト化のデューティレートの何らかの割合またはレート、がＳＭＰＳの２次側においてマイクロプロセッサに供給される平均電力を低減することなしに増大されれば達成できることに注意を要する。しかしながら、典型的にはバースト化の周波数を変える方法はなく、それは設計者は単に完成した製品がスタンバイモードにおいてあまりにも多くのノイズを出さないことを希望するにすぎないことを意味する。
【０００５】
この発明は前述の不都合を除去するＰＷＭコントローラを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明によれば、パルス幅変調制御装置または回路が提供され、該パルス幅変調制御装置はＶｃｃノード、該Ｖｃｃノードに接続されたスタートアップ電流源、および前記Ｖｃｃノードに接続された駆動回路を含み、前記パルス幅制御装置は前記スタートアップ電流源が前記Ｖｃｃノードに電流を供給するが前記駆動回路がターンオフされている第１のフェーズ、前記駆動回路がイネーブルまたは動作可能にされておりかつ前記Ｖｃｃノードから電流を引き出す第２のフェーズ、および前記スタートアップ電流源および前記駆動回路の双方がターンオフされる第３のフェーズで動作するよう構成され、前記第３のフェーズの間において前記Ｖｃｃノードから引き出す電流を低減したことを特徴とする。
【０００７】
ラッチドオフフェーズとも称することができる、第３フェーズの動作を有するこのようなＰＷＭ制御装置または制御回路の利点は、スタンバイモードの動作の間におけるバーストまたはバースト化のデューティサイクルおよび周波数が大幅に低減できることであり、これはスタートアップ電流源が、しばしばスタートアップフェーズと称される、第１のフェーズの間にＶｃｃノードに電流を供給するレートを特に適合させる必要なしに達成できる。ラッチドオフフェーズは、スタンバイモードにある場合に、他のフェーズと比較して長くすることができるためである。
【０００８】
さらに、前記第３のモードの期間を制御するための第３モード期間制御装置を含むと好都合である。この利点はバーストの周波数が異なる環境に対応するために変えることができることである。例えば、ＰＷＭ制御回路がバーストモードの動作に入ることができる２つの主な理由がある。第１の理由は２次側によって供給される装置における回路のショートの結果などにより、２次側が余りにも多くの電力を必要とする、すなわちＳＭＰＳが伝達するよう設計されたより多くの電力を必要とする、場合のような障害状態による。この状態では、バースト周波数はできるだけ低いことが望ましく、かつこの状態は望ましくない状態を表わすから、ＳＭＰＳによって何らかの可聴ノイズが発生されても害はなく、それはこの障害は耐えるよりも修正されるべきことが望まれるからである。ＰＷＭ制御回路がバーストモードの動作に入る第２の理由はＳＭＰＳがスタンバイモードにある場合である。このモードでは、変圧器またはＳＭＰＳの他の部分における何らかの機械的共振の結果として、ＳＭＰＳ全体によって発生される可聴ノイズの量が最も重要な考慮事項である。障害状態と比較してスタンバイモードの間にバースト周波数を変えることができる第３モード期間制御装置を持つことにより、最も少ない可聴ノイズを生じるスタンバイバースト周波数が使用できるようになる。
【０００９】
さらに、前記Ｖｃｃノードに接続され前記Ｖｃｃノードの電圧を検出するためのＶｃｃ検出器を含み、前記第３のフェーズは前記Ｖｃｃノードの検出された電圧が第１の過小または下限電圧レベルより低く低下した時に始まりかつ前記Ｖｃｃノードにおける検出された電圧が第２の過小または下限電圧レベルより低く低下した時に終了すると好都合である。これはＰＷＭ制御回路が第３のまたはラッチドオフフェーズにあるべきことを決定する非常に簡単な方法を提供する。
【００１０】
前記第３フェーズ期間制御装置は前記第１および第２の過小または下限電圧レベルの内の１つまたはそれ以上を変えるよう動作しかつ前記Ｖｃｃノードが前記第１のレベルから前記第２のレベルに低下する速度またはレートをも変えるよう動作可能であると好都合である。これは第３のまたはラッチドオフフェーズの期間を変える直接的な方法を提供する。
【００１１】
前記第３フェーズ期間制御装置は前記パルス幅変調制御装置によって前記Ｖｃｃノードから前記第３のフェーズの間に引き出される電流の量を制御するための第３フェーズ電流制御装置を含むと好都合である。また、好ましくは、前記第３フェーズ電流制御装置は外部プログラム用抵抗が、前記プログラム用ノードおよびグランドの間に、接続できるプログラム用ノードを含み、それによって前記Ｖｃｃノードから前記パルス幅変調制御装置によって引き出される電流の割合またはレートが適切なプログラム用抵抗を選択することにより設定できるようにすることができる。
【００１２】
これは可聴ノイズを最も少なくするためにスタンバイモードの間におけるバーストの周波数を変えるために設計者がＰＷＭ制御回路を使用する特に都合の良い方法を提供する。それは抵抗は安価でありかつ、数多くの異なるバーストの周波数に対応して、数多くの異なる大きさの抵抗値を得ることができるからである。
【００１３】
さらに、前記プログラム用ノードが最終的には前記Ｖｃｃノードから給電される第１の電源に接続される第１のポジションと前記プログラム用ノードが分離されるかまたは最終的にＶｃｃノードから給電される第２の電源に接続されるが、与えられたプログラム用抵抗に対して、第１のポジションにある場合よりも前記Ｖｃｃノードからより少ない電流を引き出させる第２のポジションとの間で切り換え可能なスイッチを含むと好都合である。このようにして、バーストの周波数はスタンバイモードにある場合、すなわち前記スイッチが第１のポジションにある場合、の第１の周波数と障害モードにある場合の第２の、通常より低い、周波数との間で変えることが可能になる。
【００１４】
【発明の実施の形態】
次に図面を参照して本発明の例示的な実施形態を説明する。
図１を参照すると、テレビジョンのような、高い電圧の電源を必要とする家庭用の装置または電気器具（ａｐｐｌｉａｎｃｅ）に見られる、スイッチドモード電源構成またはスイッチドモード電源部（ＳＭＰＳ）５が示されている。この種の典型的な家庭用の装置は動作のスタンバイモード（ｓｔａｎｄｂｙ  ｍｏｄｅ）の特徴的機能を含み、それによって該装置はオンに留まっているが、低減された機能および低減された電力消費を備えたモードとなる。ＳＭＰＳ構成５はＰＷＭ制御回路１０、主電源構成部２０、変圧器構成３０、およびマイクロプロセッサ並びに電圧調整（ｒｅｇｕｌａｔｉｏｎ）構成４０を含む。
【００１５】
後に図２を参照してさらに説明する、ＰＷＭコントローラまたはＰＷＭ制御回路１０は８つの接続ピンを有する半導体パッケージとして集積されている。
【００１６】
主電源構成部２０は、フィルタ２１、ノード（ｎｏｄｅ）２５に整流された信号を提供するよう構成されたダイオードブリッジ２２およびバルク容量２３を具備している。さらに他のノード２６は、ダイオード２７を介して、ＰＷＭ制御回路１０のピン８に対しフィルタ２１から直接信号を供給する。
【００１７】
前記変圧器構成または構造部３０は磁気コア３１、該コアの一方の側に配置された１次巻線３２および補助巻線３３を有する。該１次巻線３２はノード２５に結合された１つのノード、および後にさらに説明するクランプ用トランジスタ１８に結合された別のノードを有する。前記補助巻線３３はグランドに結合された１つのノードおよびさらに別のノードを有し、該さらに別のノードは抵抗１４を介してＰＷＭ制御回路１０のピン１に結合され、かつ蓄積容量１６を備えたダイオード１５を介してＰＷＭ制御回路１０のピン６に結合されている。
【００１８】
前記コアの他方の側には高電圧２次巻線３５および低電圧２次巻線３６ａ，３６ｂ，３６ｃおよび３６ｄが配置されている。高電圧巻線３５は通常の動作モードの間に例えば電気器具（図示せず）の適切な高電圧部品に高電圧の電源、例えば１００Ｖ程度（〜１００Ｖ）、を提供するよう構成されている。前記低電圧巻線３６ａ，３６ｂ，３６ｃおよび３６ｄは電気器具の種々の低電圧部品に低い電圧の電源、例えば１０Ｖ程度（〜１０Ｖ）、を提供するよう構成されている。２次巻線３６ｄは、電圧調整の目的でも設けられている、マイクロプロセッサ並びに電圧調整構成４０のための低電圧電源を提供するよう結合されており、これについては後にさらに説明する。
【００１９】
制御回路１０が調整またはレギュレーションが必要であると判定した場合、回路１０のピン５からの信号はクランプ用トランジスタ１８をターンオンし、これはダイオード１９および抵抗３４のクランプ用ネットワークを介して、１次巻線３２の両方のノードをノード２５にクランプする。このようにして、クランプ用トランジスタ１８は電源スイッチまたは電力用スイッチとして作用する。
【００２０】
前記マイクロプロセッサ並びに電圧調整構成４０は、他の機能（図示せず）に加えて、ＳＭＰＳの動作のスタンバイモード（およびノーマルモード）の管理を制御するよう構成されたマイクロプロセッサ４５を有する。変圧器構成または構造３０の２次側に供給される電源が所望の電圧レベルに到達した時、調整用ダイオード（ｒｅｇｕｌａｔｉｎｇ  ｄｉｏｄｅ）４７と直列の光カプラ構成により電圧または電流の調整あるいはレギュレーション（ｒｅｇｕｌａｔｉｏｎ）が達成される。
【００２１】
調整用ダイオード４７のブレークダウン電圧は高電圧巻線３５の出力に結合された、抵抗４１と出力レベル可変抵抗器４２の分圧回路によって調整可能である。このようにして、前記調整用ダイオードは抵抗４１と出力レベル可変抵抗器４２の抵抗分圧構成によって得られる電圧に従って電流を導通する。この電流は光カプラ構成の発光ダイオード（ＬＥＤ）４６を流れ、その光起電または光電セル１７に信号を誘起する。前記光電セル１７は蓄積容量１６とＰＷＭ制御回路１０のピン３の間に結合されている。
【００２２】
電気器具がスタンバイモードに切り替わった時、該電気器具の高電圧部品はもはや電力を必要としない。マイクロプロセッサ４５はトランジスタ３７をターンオンすることにより変圧器構成３０の２次巻線を再配列または再構成し（ｒｅｃｏｎｆｉｇｕｒｅｓ）、これは高電圧巻線３５をダイオード構成３７を介して効果的に２次巻線３６ｄの整流された電圧にクランプする。マイクロプロセッサはまたトランジスタ４９をターンオンし、これは第２のツェナーダイオード４８をＬＥＤ４６の経路に効果的に挿入し、したがってスタンバイモードにおける電圧調整の手段を提供する。
【００２３】
次に図２をも参照すると、ＰＷＭ制御回路１０のブロック図が示されている。概略的に、３つの制御ピン、すなわちピン１，２および３、はＳＭＰＳを制御するために使用される全ての必要な可変信号のための入力を提供する。ピン１はゼロ電流検出入力および負電圧クランプを提供する。ピン２は過電流保護をスタンバイピーク電流制限値と組み合わせる。ピン３は電流検知電圧（ｒｅｇｕｌａｔｉｏｎ）入力をスタンバイレギュレーションと組み合わせる。
【００２４】
残りのピンは電源および出力の接続を提供する。ピン４はグランドに接続され、ピン５はクランプ用トランジスタ１８の電力または電源スイッチ構成を駆動し、ピン６は補助容量１６を介して補助巻線３３（Ｖｃｃ）に結合され、そしてピン８は主電源構成２０のノード２６（高電圧）に結合される。
【００２５】
電圧調整は次のようにして行なわれる。制御ブロック１３０はピン３から前記調整用信号を受けるよう結合されている。これはＰＷＭ制御ブロック１４０を介して、駆動制御ブロック１５０に対し出力の所望のデューティサイクルを通知するために使用され、この出力は次にそれに従ってクランプ用トランジスタ１８の電源スイッチ構成を制御するために出力バッファ１９０を駆動するのに使用される。駆動制御ブロック１５０および出力バッファ１９０は一緒になって駆動回路１５０，１９０を形成し、これは共にＰＷＭ制御回路１０がその第２のまたはスイッチングフェーズにある時に要求される電力の大部分を引き出し（ｄｒａｗ）または流す。
【００２６】
スタンバイモードおよびノーマルモードはスタンバイ管理ブロックによって検出され、該スタンバイ管理ブロックは消磁ブロック１１０からの入力（ピン１）、電流検知ブロック１２０（ピン２）、および制御ブロック１３０からの入力（駆動制御ブロック１５０を介してピン３により）を受ける。モード検出は図４を参照して後にさらに説明する。
【００２７】
スタンバイモードが始まった時、マイクロプロセッサ４５は上に述べたように変圧器構成３０の２次側を再構成する。変圧器構成３０の再構成により、調整用信号Ｖｐｗｍは効果的に高電圧巻線３５を１０Ｖのオーダの電圧レベルに調整する。全ての２次巻線の電圧は低減され、これは次に補助巻線３３に流れる電流を制御回路１０への電力を維持するのに必要なものより低く低下させる。この時点で、電力はバルク容量１６から排出され、これはＶｃｃがゆっくり低下するようにさせる。
【００２８】
次に図３をも参照すると、スタンバイモードの間におけるＶｃｃのふるまいに関して、ＰＷＭ制御回路１０の３つの動作フェーズを図示するグラフが示されている。
【００２９】
第１のフェーズ、いわゆるスタートアップフェーズ、２１５においては、補助巻線３３によってＰＷＭ制御回路１０に給電するためには不十分な電流が供給される。これによって、後にさらに説明するように、Ｖｃｃが第２の低電圧または下限電圧レベル（ｕｎｄｅｒｖｏｌｔａｇｅ  ｌｅｖｅｌ）２６０より低くなる（例えば、前記構成がターンオンされた時、または前に説明したようにスタンバイモードにある時）。この第１のフェーズ２１０の間に、スタートアップ電流源１８０はノード２６およびダイオード２７を介してフィルタ２１から電流を直接引き出し、かつ該電流を蓄積容量１６に供給し、これはＶｃｃが、Ｖｃｃがスタートアップしきい値２４０（Ｖｃｃ管理ブロック１７０内で決定されかつ検出される）に到達するまでこのフェーズの間に定常的に上昇するようにさせる（ライン２１０）。
【００３０】
第２のフェーズ、いわゆる作動フェーズ（ｗｏｒｋｉｎｇ  ｐｈａｓｅ）、２２５においては、ＰＷＭ制御回路１０は通常動作を行ない、Ｖｃｃから電流を流す。もし装置がノーマルモードにあれば、Ｖｃｃは第１の低電圧または下限電圧レベル２５０かまたはそれより高くなり、かつ回路１０は通常動作を続ける。スタンバイモードでは、Ｖｃｃは補助巻線３３から供給される不十分な電流のため、Ｖｃｃが第１の下限電圧レベル２５０に到達するまで低下する（ライン２２０）。
【００３１】
第３のフェーズ、いわゆるラッチドオフフェーズ（ｌａｔｃｈｅｄ−ｏｆｆ  ｐｈａｓｅ）２３５においては、スタートアップ電流源１２０と同様に、ＰＷＭ制御回路１０はオフに切り換えられる。したがって、この第３のフェーズにおいては、Ｖｃｃから非常に少しの電流が流れるのみであり、したがってＶｃｃはそれが前記第２の下限電圧レベル２６０に到達するまで非常にゆっくりと低下するのみであり、第２の下限電圧レベル２６０に到達すると、スタートアップ電流源は再びターンオンされ、再び第１のフェーズ２１５に戻る。
【００３２】
次に図４をも参照すると、この場合単に第３フェーズ電流制御装置またはコントローラを備えた、第３フェーズ期間制御装置が示されており、該装置は、最終的にはＶｃｃノード（ピン６）から給電される、第１の電源３０５、スタンバイ対障害スイッチ（ｓｔａｎｄｂｙ  ｖｅｒｓｕｓ  ｆａｕｌｔ  ｓｗｉｔｃｈ）３１０、スタンバイ対障害およびラッチドオフ対スタートアップまたはスイッチングフェーズ論理ゲート３２０、プログラム用抵抗３３０、ピン３に対応するプログラム用ノード３４０、およびスイッチングフェーズスイッチ３５０を含む。スタンバイ対障害スイッチ３１０はそれがその第１のオンポジションにある時第１の電源３０５をプログラム用ノード３４０に接続し、かつそれがその第２のポジションにある時プログラム用ノード３４０を第１の電源３０５から切り離す。スイッチ３１０のポジションは論理ゲート３２０によって決定され、該論理ゲート３２０はＰＷＭ制御回路１０がその第３のまたはラッチドオフフェーズにありかつＳＭＰＳが全体として障害モードではなくスタンバイモードにある場合にのみスイッチ３１０をその第１のポジションに切り換えるよう作用する。ＰＷＭ制御回路によってこれが検出される方法は後により詳細に説明する。プログラム用抵抗３３０はプログラム用ノード３４０とグランドの間に接続され、かつスイッチ３１０がその第１のポジションにある場合にプログラム可能な量の電流を電源３０５、かつ最終的にはＶｃｃノード（ピン６）から引き出すよう作用する。最後に、スイッチングフェーズスイッチ３５０は、ＰＷＭ制御回路がスイッチングまたは第２のフェーズになくしたがってピン３が異なるフェーズの間に異なる機能のために使用できる場合にピン３をＰＷＭ制御回路１０内のレギュレーション制御手段から切り離すよう作用する。
【００３３】
次に図５を参照すると、前記スタンバイブロックの一部を形成するラッチ構成４００が示されている。該ラッチ構成４００は第１のラッチ４１０、第２のラッチ４４０、第１のＡＮＤゲート４２０および第２のＡＮＤゲート４３０を有する。
【００３４】
前記第１のラッチ４１０は前記電流検知ブロック１２０および駆動制御ブロック１５０から得られる過電流信号によってセットされ、かつ制御ブロック１３０およびＰＷＭ制御ブロック１４０から得られる調整信号（ｒｅｇｕｌａｔｉｏｎ
ｓｉｇｎａｌ：Ｖｐｗｍ）によってリセットされる。
【００３５】
前記第１のラッチ４１０の値または出力は第１のＡＮＤゲート４２０へとクロック入力され（ｃｌｏｃｋｅｄ）、前記第１のＡＮＤゲート４２０はまた、後に説明する、スタートアップフェーズ信号を受ける。
【００３６】
前記第１のラッチ４１０の反転された値すなわち反転出力は第２のＡＮＤゲート４３０にクロック入力され、該第２のＡＮＤゲート４３０はまた、後に説明する、ラッチドオフフェーズ信号を受ける。
【００３７】
前記第２のラッチ４４０は第２のＡＮＤゲート４３０の出力によってセットされ、かつ第１のＡＮＤゲート４２０の出力によってリセットされる。
【００３８】
スタンバイモードの決定は次のようにして行なわれる。ラッチオフフェーズ２３５はＶｃｃが第１の下限電圧レベル２５０より低く減衰した時に生じ、これは補助巻線３３に不十分な電力が展開されることによって生じる。２つの理由によってこれが生じる。
ａ）過電流状態が生じ、コントローラ１０がＳＭＰＳを効果的にオフに切り換えるようにさせる場合。
ｂ）上に述べたようにマイクロプロセッサ４５によってスタンバイモードに入る場合。
【００３９】
後者の場合、変更または再構成（ｒｅｃｏｎｆｉｇｕｒａｔｉｏｎ）の瞬間に存在する過剰電圧により、作動フェーズ２２５の間に調整信号を受けることになる。したがって、第１のラッチ４１０はローの値になり、その反転出力はハイになり、第２のＡＮＤゲート４３０への２つの入力も同様になり、結果として第２のラッチ４４０がセットされ、したがってスタンバイモードを示すことになる。
【００４０】
同様に、ノーマルモードの決定は次のようにして行なわれる。ＰＷＭ制御回路１０が既にスタンバイモードにあるものと仮定すると、別の電流源（図示せず）はオンに切り換えられ、比較器（図示せず）の電圧しきい値レベルを効果的に低下させる。したがって、マイクロプロセッサ４５がノーマルモードに再び入ることを決定し、かつそれにしたがって２次巻線を再構成する時、多量の電流がスタートアップフェーズの間に要求されることになる。これは、調整（ｒｅｇｕｌａｔｉｏｎ）なしで、過電流保護信号につながることになる。このようにして、第１のラッチ４１０はハイの値によってラッチされ、かつその結果第１のＡＮＤゲート４２０の出力はハイになり、スタートアップフェーズ信号も存在する。これは第２のラッチ４４０がリセットされることにつながり、ＰＷＭ制御回路１０内のスタンバイモードを効果的に打ち消し、かつノーマルモードに戻る。
【００４１】
上で述べた実施形態とは異なる実施形態が可能なことが理解されるべきである。例えば、ＳＭＰＳの詳細な構成は上で述べたものと異なってもよく、それでもＰＷＭ制御回路１０が実質的に上で述べたように動作することができるであろう。
【００４２】
さらに、前記ラッチ構成４００は実質的に同じ機能を行なう別の論理構成に置き換えることができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施形態に係わるＰＷＭコントローラを導入したスイッチドモード電源を示すブロック回路図である。
【図２】図１のスイッチドモード電源の一部を形成するＰＷＭコントローラを示すブロック図である。
【図３】図２の制御回路の動作フェーズを示すグラフである。
【図４】図２のＰＷＭコントローラの一部を形成する第３フェーズ期間制御回路を示すブロック回路図である。
【図５】スタンバイモードと障害モードとの間を区別するためのラッチ構成部分を示すブロック回路図である。
【符号の説明】
５  スイッチドモード電源構造（ＳＭＰＳ）
１０  ＰＷＭ制御回路
２０  主電源構造
３０  変圧器構造
４０  マイクロプロセッサおよびレギュレーション構造
２１  ＲＦＩフィルタ
２２  ダイオードブリッジ
２３  バルク容量
３２  １次巻線
３３  補助巻線
１８  クランプ用トランジスタ
１４，３４，４１  抵抗
３５  高電圧２次巻線
３６ａ，３６ｂ，３６ｃ，３６ｄ  低電圧２次巻線
４５  マイクロプロセッサ
４７  調整用ダイオード
４２  可変抵抗器
４６  発光ダイオード
１７  光電セル
１６  蓄積容量
１５，１９，２７  ダイオード
３７，４９  トランジスタ
１１０  消磁ブロック
１２０  電流検知ブロック
１３０  制御ブロック
１４０  ＰＷＭ制御部
１５０  駆動制御部
１６０  スタンバイ管理ブロック
１７０  Ｖｃｃ管理部
１８０  スタートアップ電流源
１９０  出力バッファ
【図１】
0004471454.tif 000002
【図２】
0004471454.tif 000003
【図３】
0004471454.tif 000004
【図４】
0004471454.tif 000005
【図５】
0004471454.tif 000006