(57)【特許請求の範囲】
【請求項１】
基板に貫通孔を形成するステップと、
少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記貫通孔にダミー物質を埋めるステップと、
前記貫通孔が前記ダミー物質で埋められた前記基板の前面上にＭＥＭＳを組立てるステップと、
前記ＭＥＭＳが組立てられた前記基板から前記ダミー物質を取り除くステップと、
前記基板の背面上に前記ＩＣを接着するステップと、
前記貫通孔を経由して前記ＭＥＭＳと前記ＩＣを電気的に接続するステップと、
を有することを特徴とする基板にＭＥＭＳとＩＣを組付ける方法。
【請求項２】
基板に貫通孔を形成するステップと、
少なくとも前記貫通孔の内部表面上に誘電体膜を堆積させるステップと、
前記貫通孔にダミー物質を埋めるステップと、
前記貫通孔が前記ダミー物質で埋められた前記基板の前面上にＩＣを組立てるステップと、
前記ＩＣが組立てられた前記基板から前記ダミー物質を取り除くステップと、
前記基板の背面上にＭＥＭＳを接着するステップと、
前記貫通孔を経由して前記ＩＣと前記ＭＥＭＳを電気的に接続するステップと、
を有することを特徴とする基板にＭＥＭＳとＩＣを組付ける方法。
【請求項３】
前記ＩＣと前記ＭＥＭＳの電気的な接続は、前記貫通孔の内部に金属物質を堆積することにより行われることを特徴とする請求項１または２に記載の基板にＭＥＭＳとＩＣを組付ける方法。
【請求項４】
前記基板がシリコン基板であり、前記貫通孔の内部表面上の前記誘電体物質を４００ ℃以上の高温プロセスによって堆積することを特徴とする請求項１〜３のいずれかに記載の基板にＭＥＭＳとＩＣを組付ける方法。
【請求項５】
ＭＥＭＳとＩＣを備えたＭＥＭＳデバイスの製造方法において、請求項１〜４のいずれかの方法により基板に前記ＭＥＭＳと前記ＩＣを組付けることを特徴とするＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板にＭＥＭＳとＩＣを組付ける方法およびＭＥＭＳデバイスの製造方法に関し、特に、より高い温度で基板に形成された貫通孔の側壁に高品質の誘電体物質を堆積させ、貫通孔には基板の前面と背面にそれぞれに設けられたＭＥＭＳとＩＣを接続する金属によって充填される技術に関するものである。
【背景技術】
【０００２】
微小電気機械システム（ＭＥＭＳ：Micro-Electro-Mecanical System）の応用は半導体、自動車、通信、バイオ工学等のごとき多くの分野において次第に増加しつつある。現在のところ、例えば、バイオ技術において応用されるバイオＭＥＭＳ、微小電気機械システムが光学と結合されるところの光学ＭＥＭＳ（ＯＭＥＭＳ）、ＭＥＭＳがｒｆ（高周波）機械装置の一部として働くｒｆ−ＭＥＭＳのような、いくつかの種類のＭＥＭＳがある。以下では、すべてのこれらの微小な、電気的、光学的、そしてｒｆ（高周波）の機械的システムは、簡易化のため、「ＭＥＭＳ」と呼ばれる。一般的に、１つのまたはいくつかの集積回路(ＩＣまたはＩＣｓ)はＭＥＭＳの動作を制御する。それ故に、１つのデバイス（装置）または基板にＭＥＭＳとＩＣを組付ける集積方法は重要な工程である。加えて、ＭＥＭＳとＩＣをデバイスまたは基板等に容易に組付けるための適当なまたは簡単な構造を採用することは重要である。
【０００３】
特許文献１は、ＭＥＭＳとしてのマイクロマシン（微小機械）とＩＣとしての電子回路とを備えた半導体デバイスに組立てる方法を開示している。特許文献１の半導体デバイスは、当該特許文献１の図４に示されるごとく、半導体基板（１）、この基板（１）の一方の側の表面に形成された、マイクロマシン（３）および当該マイクロマシンを制御するための電子回路（５）を備えている。マイクロマシンと電子回路は基板において同じ共通の表面の上に形成される。特許文献１で説明される上記半導体デバイスを組立てる方法は、基板の一方の表面の上にマイクロマシンを形成するステップと、当該マイクロマシンを覆う保護膜を備えた状態で同じ表面の上に電子回路を形成するステップと、そして保護膜を取り除いた後にマイクロマシンと電子回路を電気的に接続するステップを含んでいる。
【０００４】
特許文献１によって開示される半導体デバイスの構造によれば、マイクロマシンと電子回路の両方は基板の同じ表面の上に作り込まれる。それ故に、当該半導体デバイスを作る方法は、電子回路が形成されるときにはマイクロマシンを保護するステップを含むことになり、そのため複雑となる。現在、半導体デバイスのための簡単なまたは新しい構造が要求されている。
【０００５】
加えて、現在、ＭＥＭＳの大部分はシリコン（Ｓｉ）の基板上に組立てられ、特に低い抵抗値を有する基板上に組立てられる。その理由は、低抵抗Ｓｉウェハはコストがかからないからである。Ｓｉ基板のより高い導電性のために、もし、表面上にＭＥＭＳを形成した後に、基板上の前面（表面）から背面に導体を通すために貫通孔が設けられるならば、当該貫通孔の内部表面は絶縁体層に覆われなければならない。しかしながら、絶縁体層の堆積は、低い温度で、例えば４００℃より低い温度で実行されなければならない。その理由は、高温プロセスは、先に製作されたＭＥＭＳの当該製作場所のいくつかを破壊するかもしれないからである。それ故に、現在では一般的に、化学的気相成長（ＣＶＤ）で作られたＳｉＯ2膜が、当該目的のために用いられている。ＣＶＤＳｉＯ2膜は、熱的に成長するＳｉＯ2膜と比較すると、良好な品質を持つものではない。それ故に、貫通孔での絶縁層としてＣＶＤＳｉＯ2膜を用いることで、電圧および電流の制限を設けている。
【特許文献１】特開平９−１６２４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、上記要求を満たしあるいは上記問題を解決するものであり、半導体デバイスまたはＭＥＭＳデバイスのための新しい構造を提案し、この新しい構造は基板と、ＭＥＭＳおよびＩＣ（または電子回路）と、基板上にＭＥＭＳとＩＣを組付けるまたは形成する新しい方法とから成っている。この方法はＭＥＭＳデバイスの新しい構造を選択することによって用いることができるものであり、この方法によれば高温プロセスがＳｉ基板の貫通孔の側壁上に高品質の誘電体物質を堆積させるのに利用することができる。
【０００７】
本発明の目的は、貫通孔を作ることができかつＳｉＯ２膜を熱的に成長させる時に高温 プロセスを実行できる基板上にＭＥＭＳとＩＣを組付ける方法を提供すること、そして基板上にＭＥＭＳとＩＣを組付けるための新しい構造を備えたＭＥＭＳデバイスの製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明にかかる基板上にＭＥＭＳとＩＣを組付ける方法およびＭＥＭＳデバイスの製造方法は、上記目的を達成するため、次のように構成される。
【０００９】
本発明に係る基板にＭＥＭＳとＩＣを組付ける方法は、
基板に貫通孔を形成するステップと、
少なくとも貫通孔の内部表面上に誘電体膜を堆積させるステップと、
貫通孔にダミー物質を埋めるステップと、
貫通孔がダミー物質で埋められた基板の前面上にＭＥＭＳを組立てるステップと、
ＭＥＭＳが組立てられた基板からダミー物質を取り除くステップと、
基板の背面上にＩＣを接着するステップと、
貫通孔を経由してＭＥＭＳとＩＣを電気的に接続するステップとを有する。
【００１０】
他の本発明に係る基板にＭＥＭＳとＩＣを組付ける方法は、
基板に貫通孔を形成するステップと、
少なくとも貫通孔の内部表面上に誘電体膜を堆積させるステップと、
貫通孔にダミー物質を埋めるステップと、
貫通孔がダミー物質で埋められた基板の前面上にＩＣを組立てるステップと、
ＩＣが組立てられた基板からダミー物質を取り除くステップと、
基板の背面上にＭＥＭＳを接着するステップと、
貫通孔を経由してＩＣとＭＥＭＳを電気的に接続するステップとを有する。
【００１１】
上記の方法において、ＩＣとＭＥＭＳの電気的な接続は、貫通孔の内部に金属物質を堆積することにより行われる。
【００１２】
上記の方法において、基板がシリコン基板であり、貫通孔の内部表面上の誘電体物質を４００ ℃以上の高温プロセスによって堆積する。
【００１３】
本発明に係るＭＥＭＳデバイスの製造方法は、ＭＥＭＳとＩＣを備えたＭＥＭＳデバイスの製造方法において、上記に記載したいずれかの方法により基板にＭＥＭＳとＩＣを組付ける。
【発明の効果】
【００１７】
本発明の方法によれば、半導体デバイスに対してＭＥＭＳとＩＣを組付ける新しい手順が提案され、そして高温プロセスに基づいて熱的に成長する高品質の誘電体膜の形成が実行される。本発明のプロセスにおいて誘電体膜は、好ましくは、ＭＥＭＳおよびＩＣの組立てが行われる前に堆積させられる。それ故に，貫通孔の内部表面上にまたはＳｉ基板の側壁上に高品質の誘電体物質を堆積するときに高温プロセスが用いられる。
【発明を実施するための最良の形態】
【００１８】
以下に好ましい実施形態が図面に従って説明される。当該実施形態の説明を通して本発明の詳細が明らかにされる。
[実施形態１]
【００１９】
本発明の第１実施形態は図１Ａ〜図１Ｄを参照して説明される。図１Ｄに示される半導体デバイスまたはＭＥＭＳデバイス１０を組立てる方法は、基板１１の上にＭＥＭＳ１２とＩＣ１３を組付けるまたは組立てるプロセスを含んでいる。ＭＥＭＳデバイス１０は、Ｓｉ基板１１と、当該基板１１の前の表面（または上面）１１ａおよび背後の表面（または下面）１１ｂのそれぞれの上に設けられたＭＥＭＳ１２およびＩＣ１３とから構成されている。基板１１はＭＥＭＳデバイス１０を形成する基礎部材である。前面１１ａに設けられたＭＥＭＳ１２は背面１１ｂの上に接着されたＩＣ１３と金属ワイヤ１４を用いて電気的に接続されている。基板１１で金属ワイヤ１４を形成するために、基板１１において前面１１ａから背面１１ｂへ貫通孔１５が形成される。基板１１の上にＭＥＭＳ１２とＩＣ１３を組付けることによってＭＥＭＳデバイス１０を製作する方法は、次の（１）から（４）のステップを含んでいる。
【００２０】
ステップ（１）：
図１Ａに示されるこのステップ（１）において、Ｓｉ基板１１の上にプラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いることで貫通孔１５が作られる。貫通孔１５は前面１１ａから背面１１ｂの方向に形成される。基板１１はＳｉウェハーの一部を示している。貫通孔１５は基板１１に組付けられるＭＥＭＳとＩＣの間において金属による相互接続が必要とされる場所に形成される。
【００２１】
ステップ（２）：
図１Ｂに示されるこのステップ（２）において、誘電体膜１６、例えばＳｉＯ2またはＳｉ3Ｎ4が、基板１１の表面１１ａ，１１ｂおよび貫通孔１５の内部表面（側壁）の上に堆積する。誘電体膜１６は、好ましくは、４００℃またはそれ以上の温度で、さらに最も好ましくは７００℃またはそれ以上の温度（高温プロセス）で熱的に成長させられる。基板１１の前面１１ａ上の誘電体の層または膜は、それから、適当な方法、例えば化学機械的研磨（ＣＭＰ）またはドライエッチングプロセスによって取り除かれる。
【００２２】
ステップ（３）：
図１Ｃに示されるこのステップ（３）において、ＭＥＭＳ１２は基板１１の前面１１ａ上に組立てられ、または組付けられる。
【００２３】
ステップ（４）：
図１Ｄに示されるこのステップ（４）において、ＩＣ１３は基板１１の背面１１ｂ上に接着されまたは組付けられ、そして基板１１の貫通孔１５に金属ワイヤ１４が設けられ、それはＭＥＭＳ１２とＩＣ１３を相互に接続する。金属ワイヤ１４は例えば貫通孔１５の内部に金属物質を堆積することによって作られる。
【００２４】
第１実施形態は、高温プロセスによって貫通孔の内部表面の上に高品質の誘電体膜を作ることを容易化し、そして、金属の相互接続がより高い電流および電圧の条件を満たすように当該金属相互接続を形成するという技術的効果を有している。
［実施形態２］
【００２５】
本発明に係る第２実施形態は図２Ａ〜図２Ｇを参照して説明される。図２Ａ，２Ｆ，２Ｇによって示されるステップはそれぞれ図１Ａ，１Ｃ，１Ｄによって示されたステップと同一である。図２Ｂ，２Ｃ，２Ｄ，２Ｅによって示されるステップは、第２実施形態における特徴的なステップである。第１実施形態によれば、ＭＥＭＳ１２を組立てる上記ステップ（３）は成膜やエッチングのごとき多くの異なる繰り返されるプロセスを含んでいる。これらのプロセスは貫通孔１５の内部表面に堆積した誘電体膜１６にダメージまたは変形を与えるかもしれない。
【００２６】
第２実施形態は誘電体膜１６の上記ダメージを避けるためのものである。これを避けるために、ダミー物質２１が、誘電体膜１６が堆積された後でかつＭＥＭＳの組立てが開始される前に貫通孔１５の中に充填される。このダミー物質２１は、Ｓｉやフォトレジストのごとき任意のタイプの物質である。ダミー物質２１を挿入することは同様にまたＭＥＭＳ１２の組立ての工程の前にＳｉ基板１１の前面１１ａに堆積した誘電体膜１６を除去することにとって有用である。ＭＥＭＳ１２が組立てられた後には、ダミー物質２１は適当な方法を用いることによって取り除かれ、そして金属ワイヤ１４または金属の相互接続を作るために適当な物質で充填される。ＭＥＭＳ１２が組立てられる前に貫通孔１５の中にダミー物質２１を堆積するプロセスの手順、そしてＭＥＭＳ１２が組立てられた後にダミー物質２１が取り除かれるプロセスの手順は、図２Ｃ〜図２Ｆに概略的に示されている。図２Ａ〜図２Ｇに示される要約されたステップは次の通りである。
【００２７】
図２Ａに示されたステップ（１）：
このステップ（１）は、プラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いて、基板１１に貫通孔１５を作るためのものである。
【００２８】
図２Ｂに示されたステップ（２）：
このステップ（２）は、高温プロセスを用いて誘電体膜１６を堆積させるためのものである。
【００２９】
図２Ｃに示されたステップ（３）：
このステップ（３）は、貫通孔１５の各々においてダミー物質２１を堆積するためのものである。
【００３０】
図２Ｄに示されたステップ（４）：
このステップ（４）は、基板１１の前面１１ａから誘電体膜１６を除去するためのものである。
【００３１】
図２Ｅに示されたステップ（５）：
このステップ（５）はＭＥＭＳ１２を組立てるためのものである。
【００３２】
図２Ｆに示されたステップ（６）：
このステップ（６）は貫通孔１５からダミー物質２１を取り除くためのものである。
【００３３】
図２Ｇに示されたステップ（７）：
このステップ（７）は、基板１１の背面１１ｂにＩＣ１３を接着し、そして金属による配線接続（ワイヤ）１６を形成するためのものである。
［実施形態３］
【００３４】
第３実施形態は第２実施形態のわずかな変形のみであり、図３Ａ〜図３Ｇを参照して説明される。ここで唯一の違いは、貫通孔１５が、Ｓｉ基板１１上でＩＣ１３が組立てられる箇所に作られるということである。ＩＣ１３の組立てが完了した後に、ＭＥＭＳ１２が基板１１の背面１１ｂに接着され、そして金属の相互接続すなわち金属ワイヤ１６が形成される。完成した手順は次の通り進行する。
【００３５】
図３Ａに示されたステップ（１）：
このステップ（１）は、プラズマ支援ドライエッチングプロセスまたはイオンミリングプロセスのごとき適当なプロセスを用いてＳｉ基板１１に貫通孔１５を作るためのものである。
【００３６】
図３Ｂに示されたステップ（２）：
このステップ（２）は、高温プロセスを用いて誘電体膜１６を堆積するためのものである。
【００３７】
図３Ｃに示されたステップ（３）：
このステップ（３）は、貫通孔１５の各々にダミー物質２１を堆積させるためのものである。
【００３８】
図３Ｄに示されたステップ（４）：
このステップ（４）は、基板１１の前面１１ａから誘電体膜１６を取り除くためのものである。
【００３９】
図３Ｅに示されたステップ（５）：
このステップ（５）はＩＣ１３を組立てるためのものである。
【００４０】
図３Ｆに示されたステップ（６）：
このステップ（６）は貫通孔１５からダミー物質２１を取り除くためのものである。
【００４１】
図３Ｇに示されたステップ（７）：
このステップ（７）は、基板１１の背面１１ｂにＭＥＭＳ１２を接着するためのものであり、金属ワイヤ１６を形成するためのものである。
【００４２】
ＩＣ１３とＭＥＭＳ１２を交換することを除いて、すべての他の手順は第２実施形態で説明されたそれらと同じである。
［実施形態４］
【００４３】
本発明に係る第４実施形態は図４Ａ〜図４Ｄを参照して説明される。第４実施形態によるＭＥＭＳデバイスを組立てる方法は、次のステップ（１）〜（４）を含んでいる。
【００４４】
図４に示されたステップ（１）：
このステップ（１）は、基板１１の前面１１ａの上にＭＥＭＳ１２を組立てるためのものである。
【００４５】
図４Ｂに示されたステップ（２）：
このステップ（２）はＳｉ基板１１に貫通孔１５を作るためのものである。
【００４６】
図４Ｃに示されたステップ（３）：
このステップ（３）は、基板１１の表面１１ａ，１１ｂの上に誘電体膜１６を堆積させるためのものであり、そして貫通孔１５の内部表面に誘電体膜１６を堆積させ、それから表面１１ａ，１１ｂ上の誘電体膜１６を取り除くためのものである。
【００４７】
図４Ｄに示されたステップ（４）：
このステップ（４）は、基板１１の背面１１ｂにＩＣ１３を接着し、基板１１の貫通孔１５でＭＥＭＳ１２とＩＣ１３との間に金属ワイヤ１４を設けるためのものである。
【産業上の利用可能性】
【００４８】
本発明は、ＭＥＭＳデバイスを製作すること、貫通孔の内部表面および基礎部材としての基板の前面または背面に膜を堆積する時、高温プロセスを用いてＭＥＭＳデバイスを製作する方法に利用される。
【図面の簡単な説明】
【００４９】
【図１Ａ】この図は第１実施形態のステップ（１）を示すプロセス図である。
【図１Ｂ】この図は第１実施形態のステップ（２）を示すプロセス図である。
【図１Ｃ】この図は第１実施形態のステップ（３）を示すプロセス図である。
【図１Ｄ】この図は第１実施形態のステップ（４）を示すプロセス図である。
【図２Ａ】この図はダミー物質が用いられる第２実施形態におけるステップ（１）を示すプロセス図である。
【図２Ｂ】この図はダミー物質が用いられる第２実施形態におけるステップ（２）を示すプロセス図である。
【図２Ｃ】この図はダミー物質が用いられる第２実施形態におけるステップ（３）を示すプロセス図である。
【図２Ｄ】この図はダミー物質が用いられる第２実施形態におけるステップ（４）を示すプロセス図である。
【図２Ｅ】この図はダミー物質が用いられる第２実施形態におけるステップ（５）を示すプロセス図である。
【図２Ｆ】この図はダミー物質が用いられる第２実施形態におけるステップ（６）を示すプロセス図である。
【図２Ｇ】この図はダミー物質が用いられる第２実施形態におけるステップ（７）を示すプロセス図である。
【図３Ａ】この図はダミー物質が用いられる第３実施形態におけるステップ（１）を示すプロセス図である。
【図３Ｂ】この図はダミー物質が用いられる第３実施形態におけるステップ（２）を示すプロセス図である。
【図３Ｃ】この図はダミー物質が用いられる第３実施形態におけるステップ（３）を示すプロセス図である。
【図３Ｄ】この図はダミー物質が用いられる第３実施形態におけるステップ（４）を示すプロセス図である。
【図３Ｅ】この図はダミー物質が用いられる第３実施形態におけるステップ（５）を示すプロセス図である。
【図３Ｆ】この図はダミー物質が用いられる第３実施形態におけるステップ（６）を示すプロセス図である。
【図３Ｇ】この図はダミー物質が用いられる第３実施形態におけるステップ（７）を示すプロセス図である。
【図４Ａ】この図は第４実施形態のステップ（１）を示すプロセス図である。
【図４Ｂ】この図は第４実施形態のステップ（２）を示すプロセス図である。
【図４Ｃ】この図は第４実施形態のステップ（３）を示すプロセス図である。
【図４Ｄ】この図は第４実施形態のステップ（４）を示すプロセス図である。
【符号の説明】
【００５０】
１０    半導体デバイス（ＭＥＭＳデバイス）
１１    Ｓｉ基板
１２    ＭＥＭＳ
１３    ＩＣ
１４    金属ワイヤ
１５    貫通孔
１６    誘電体膜
【図１Ａ】
0004471673.tif 000002
【図１Ｂ】
0004471673.tif 000003
【図１Ｃ】
0004471673.tif 000004
【図１Ｄ】
0004471673.tif 000005
【図２Ａ】
0004471673.tif 000006
【図２Ｂ】
0004471673.tif 000007
【図２Ｃ】
0004471673.tif 000008
【図２Ｄ】
0004471673.tif 000009
【図２Ｅ】
0004471673.tif 000010
【図２Ｆ】
0004471673.tif 000011
【図２Ｇ】
0004471673.tif 000012
【図３Ａ】
0004471673.tif 000013
【図３Ｂ】
0004471673.tif 000014
【図３Ｃ】
0004471673.tif 000015
【図３Ｄ】
0004471673.tif 000016
【図３Ｅ】
0004471673.tif 000017
【図３Ｆ】
0004471673.tif 000018
【図３Ｇ】
0004471673.tif 000019
【図４Ａ】
0004471673.tif 000020
【図４Ｂ】
0004471673.tif 000021
【図４Ｃ】
0004471673.tif 000022
【図４Ｄ】
0004471673.tif 000023