(57)【特許請求の範囲】
【請求項１】
基板と、
該基板の一部分の上に設けられた金属触媒層と、
該金属触媒層の上に互いに間隔をおいて設けられた複数個の金属粒子触媒と、
該複数個の金属粒子触媒のそれぞれから、前記基板の表面に対して垂直方向に延び且つ互いに離隔した複数個のカーボン・ナノチューブと、
該複数個のカーボン・ナノチューブのそれぞれの周囲に設けられたゲート誘電体の第１の部分と、
前記複数個のカーボン・ナノチューブの上端に接して設けられたドレインと、
前記金属触媒層、複数個のカーボン・ナノチューブ、ゲート誘電体及びドレインの周囲に設けられ、且つ、前記ゲート誘電体の前記第１の部分、前記ドレインの下面の第２の部分及び前記金属触媒層の上面の第３の部分に接するように設けられたゲート金属層と、
前記ドレインと前記ゲート金属との間に設けられたスペーサと、
前記基板の上であって、前記金属触媒層と前記ゲート金属との間に設けられ、前記ゲート誘電体の前記第３の部分に接し且つ前記金属触媒層の外周部を取り囲む第１の窒化物層と、
前記第１の窒化物層の上方に該第１の窒化物層から間隔をおいて設けられ、前記スペーサの下面、及び、前記ゲート誘電体の前記第２の部分に接する第２の窒化物層とを備え、
前記第１の窒化物層及び前記第２の窒化物層の間の間隔内に前記ゲート金属が延在している、カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項２】
前記基板の材料が、シリコンである、請求項１に記載の半導体デバイス。
【請求項３】
前記金属粒子触媒の材料が、モリブデン粒子状のコバルトである、請求項１に記載の半導体デバイス。
【請求項４】
前記スペーサが、窒化物である、請求項１に記載の半導体デバイス。
【請求項５】
基板の表面の一部に金属触媒層を形成するステップと、
前記基板及び前記金属触媒層の上に第１の窒化物層を形成し、該第１の窒化物層の上に酸化物層を形成し、そして該酸化物層の上に第２の窒化物層を形成するステップと、
前記金属触媒層の一部を露出するステップと、
該金属触媒層の一部に互いに離隔された複数個の金属粒子触媒を形成するステップと、
該複数個の金属粒子触媒のそれぞれから前記基板の表面に対して垂直方向に延び且つ互いに離隔した複数個のカーボン・ナノチューブを成長させるステップと、
前記複数個のカーボン・ナノチューブを囲むようにアモルファス・シリコンを形成するステップと、
前記アモルファス・シリコンの一部及び前記複数個のカーボン・ナノチューブの一部を前記第２の窒化物層まで除去し、平坦化するステップと、
前記複数個のカーボン・ナノチューブ、前記金属触媒層及び前記アモルファス・シリコンを取り囲む柱を形成するように、前記第１の窒化物層、前記酸化物層及び前記第２の窒化物層を除去するステップと、
前記第２の窒化物層、前記アモルファス・シリコン及び前記複数個のカーボン・ナノチューブの上に犠牲層を形成するステップと、
前記第１の窒化物層及び前記第２の窒化物層の間にある前記酸化物層を除去し、前記アモルファス・シリコンを除去するステップと、
前記複数個のカーボン・ナノチューブのそれぞれの周囲の第１の部分と、前記犠牲層の下面の第２の部分と、前記金属触媒層の上面の第３の部分からなるゲート誘電体を形成するステップと、
前記犠牲層を除去するステップと、
前記ゲート誘電体の前記第１の部分、前記第２の部分及び前記第３の部分に接し、且つ前記複数個のカーボン・ナノチューブの上端よりも高くなるようにゲート金属を形成するステップと
少なくとも前記複数個のカーボン・ナノチューブの上端及び前記ゲート誘電体の前記第２の部分を露出するように前記ゲート金属の一部を除去するステップと、
前記複数個のカーボン・ナノチューブの上端及び前記ゲート誘電体の前記第２の部分を露出したまま残し、且つ前記ゲート金属の残存部を取り囲むようにスペーサを形成するステップと、
前記複数個のカーボン・ナノチューブの上端及び前記ゲート誘電体の前記第２の部分に接するようにドレインを形成するステップとを含む、カーボン・ナノチューブ電界効果トランジスタ半導体デバイスの製造方法。
【請求項６】
前記基板の材料が、シリコンである、請求項５に記載の方法。
【請求項７】
前記金属粒子触媒の材料が、モリブデン粒子上のコバルトである、請求項５に記載の方法。
【請求項８】
前記スペーサが、窒化物である、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、更に具体的には、カーボン・ナノチューブ（carbon nanotube）電界効果トランジスタに関する。
【背景技術】
【０００２】
分子ナノエレクトロニクス（molecularnanoelectronics）の分野において、ナノチューブほどの将来性がある材料はほとんど無く、特に、カーボン・ナノチューブは、グラファイトから成る中空の円柱（hollow cylinder）で構成され、直径がオングストロームのオーダーである。ナノチューブは、ナノチューブの電気的特性に応じて、ダイオードおよびトランジスタ等の電子デバイスにおいて実装することができる。ナノチューブは、大きさ、形状、および物理的特性が独特である。構造的には、カーボン・ナノチューブは、炭素の六方格子（hexagonal lattice）を丸めて円柱にしたものに似ている。
【０００３】
低温で興味深い量子挙動を示すことに加えて、カーボン・ナノチューブは、少なくとも２つの重要な特徴を示す。すなわち、ナノチューブは、そのカイラリティ（chirality）（すなわち立体配座形状(conformational geometry)）に応じて、金属または半導体のいずれかであり得る。金属ナノチューブは、一定の抵抗で、極めて大きい電流密度を伝導することができる。半導体ナノチューブは、電界効果トランジスタ（ＦＥＴ：field effect transistor）として、電気的にオンおよびオフを切り替えることができる。この２つのタイプは、共有結合することができる（電子を共有する）。これらの特徴により、ナノチューブは、ナノメータの大きさの半導体回路を形成するために優れた材料として示唆される。
【０００４】
更に、カーボン・ナノチューブは、一次元の導電体であり、これは、一次元のみの量子機械（quantum mechanical）モードが電流を伝えるということを意味する。これは、カーボン・ナノチューブに基づくトランジスタのデバイス性能に関して著しい利点となり得る。なぜなら、この材料では散乱が大きく抑えられるからである。散乱が抑えられることは、デバイスの性能向上を意味する。
【０００５】
ＦＥＴ等の３端子デバイスでは、ゲート（第３の端子）は、電気的にアクティブなチャネル領域ならびにソースおよびドレインから分離する必要がある。この目的のため、誘電物質、例えば二酸化シリコンを用いることができる。シリコン・デバイスにおいてデバイス特性を向上させるためには、この層の厚さを小さくすれば良い。この低減により、ゲート容量が増大し、ゲート−チャネル結合（coupling）が改善する。標準的なシリコン電界効果デバイスでは、ゲート容量の大きさは、誘電体膜の厚さに反比例する。現在製造されている高性能プロセッサでは、ＳｉＯ2の厚さは４ｎｍ未満である。明らかに、４ｎｍ未満の酸化物厚さでは、誘電体膜を介するゲート・リークが指数的に増すので、更にこれを薄くすることは難しいと言える。
【０００６】
しかしながら、カーボン・ナノチューブ・トランジスタのゲート容量の大きさは、誘電体膜の厚さに反比例しない。むしろ、カーボン・ナノチューブは、対数目盛りの法則に従う。標準的なシリコン電界効果トランジスタに比べると、カーボン・ナノチューブ・トランジスタは、これらの物体の円柱形状のため、ゲート容量が大きい場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
既知のどのシステムも方法も、ＦＥＴにおいて性能および小型化を達成するナノチューブを実装していない。従って、ナノチューブに基づくＦＥＴを作成するシステムおよび方法に対する要望がある。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によれば、自己整合型（self-aligned）カーボン・ナノチューブ電界効果トランジスタ半導体デバイスが提供される。このデバイスは、基板上に堆積したカーボン・ナノチューブと、カーボン・ナノチューブの第１の端部（end）および第２の端部にそれぞれ形成されたソースおよびドレインと、誘電体膜によってカーボン・ナノチューブから分離された、実質的にカーボン・ナノチューブの一部の上に形成されたゲートと、を備える。
【０００９】
基板は、シリコン基板上に堆積した熱酸化物を備える。熱酸化物は、約１５０ナノメートルの厚さである。
【００１０】
ゲートは、酸化物層によってカーボン・ナノチューブから更に分離されている。ゲートの一部は、窒化物スペーサによってソースおよびドレインから分離されている。
【００１１】
デバイスは、更に、デバイス上にパッシベーション誘電体層を備える。
【００１２】
デバイスは、ソースおよびドレインを整合させる（位置を合わせる）ために基板内のアライメント・マークを備える。
【００１３】
ゲートは、誘電体膜およびカーボン・ナノチューブを取り囲んで、カーボン・ナノチューブの裏側に接触する。
【００１４】
本発明の一実施形態によれば、カーボン・ナノチューブ電界効果トランジスタ半導体デバイスが提供される。このデバイスは、誘電体材料に取り囲まれた垂直カーボン・ナノチューブと、カーボン・ナノチューブの第１の側および第２の側に形成されたソースおよびドレインと、二層窒化物複合体（complex）であって、これを介してソースおよびドレインの各々のバンド・ストラップ（band strap）を形成し、誘電体材料に取り囲まれたカーボン・ナノチューブをソースおよびドレインに接続する、二層窒化物複合体と、カーボン・ナノチューブの一部の上に実質的に形成されたゲートと、を備える。
【００１５】
このデバイスは、カーボン・ナノチューブの基部（ベース）に金属触媒（metal catalyst）を含む。
【００１６】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部に金属コンタクトを形成するステップであって、第１の金属コンタクトがソースであり第２の金属コンタクトがドレインであるステップと、デバイスの上にアモルファス・シリコン層を堆積するステップと、を備える。この方法は、更に、各金属コンタクトの対向側に窒化物スペーサを形成するステップと、デバイス上に高ｋ誘電体膜を堆積するステップと、アモルファス・シリコンを酸化させるステップと、実質的にソースおよびドレインの間でかつナノチューブの上にゲートを形成するステップと、を備える。
【００１７】
この方法は、デバイス上にパッシベーション誘電体を堆積するステップを備える。
【００１８】
ナノチューブは、単一壁（single-walled）ナノチューブである。金属コンタクトはフォトレジストを用いて形成される。
【００１９】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部に反応性イオン・エッチングにより金属コンタクトを形成するステップであって、第１の金属コンタクトがソースであり第２の金属コンタクトがドレインであるステップと、各金属コンタクトの対向側に窒化物スペーサを形成するステップと、を備える。この方法は、デバイス上に高ｋ誘電体膜を堆積するステップと、実質的にソースおよびドレインの間でかつナノチューブの上にゲートを形成するステップと、を更に備える。
【００２０】
この方法は、デバイス上にパッシベーション誘電体を堆積するステップを備える。
【００２１】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部上にアモルファス・シリコンの柱を形成するステップと、を備える。この方法は、アモルファス・シリコンの柱（pillar）を酸化物の層によって分離するステップと、アモルファス・シリコンの柱の間にゲート誘電体層を形成するステップと、実質的にアモルファス・シリコンの柱の間でかつナノチューブの上にゲートを形成するステップと、を更に備える。この方法は、ゲートの上に窒化物層を形成するステップと、ゲートの各側に酸化物スペーサを形成するステップと、アモルファス・シリコンを金属コンタクトに置き換えるステップであって、第１の金属コンタクトがソースであり第２の金属コンタクトがドレインであるステップと、デバイスの上にパッシベーション誘電体を堆積するステップと、を備える。
【００２２】
本発明の別の実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上に金属触媒を堆積するステップと、デバイス上に低温酸化物層を堆積するステップと、酸化物、金属触媒を貫通して、金属触媒の下にある熱酸化物内にトレンチをエッチングするステップと、低温酸化物層をエッチングして酸化物アイランド（island）を形成するステップと、を備える。この方法は、露出した金属触媒を剥離するステップと、酸化物アイランドの下の金属触媒間にナノチューブを成長させるステップと、ナノチューブをゲート誘電体で取り囲むステップと、を更に備える。この方法は、酸化物アイランドの対向面に窒化物スペーサを形成するステップと、化学的気相堆積法（chemical vapor deposition）によって実質的に酸化物アイランドの間でかつナノチューブの上にゲートを形成するステップと、デバイス上にパッシベーション誘電体を堆積するステップと、を備える。
【００２３】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、半導体デバイスの表面上に形成した金属触媒から垂直にナノチューブを成長させるステップと、窒化物ブロック構造を形成するステップと、ナノチューブをゲート誘電体で取り囲むステップと、を備える。この方法は、誘電体層によって金属触媒から分離して、ゲート金属を堆積するステップと、窒化物層を堆積するステップと、窒化物層でキャップした（capped）ゲート金属の柱を形成するステップと、を備える。この方法は、柱の周りに窒化物スペーサを形成し、誘電体層によってゲート金属から分離して、実質的に柱の間にドレイン金属を堆積し、デバイス上にパッシベーション誘電体を堆積する。
【００２４】
本発明の好適な実施形態について、添付図面を参照して、以下で更に詳細に説明する。
【発明を実施するための最良の形態】
【００２５】
本発明の実施形態によれば、電界効果トランジスタ（ＦＥＴ）のゲート、ソース、およびドレインを自己整合し、これによってオーバーラップ（重なり）容量を低減させる。
【００２６】
本発明の一実施形態によれば、リフト・オフ・エッチング（lift-off etch）によるパターン転写（patterntransfer）を用いて、カーボン・ナノチューブＦＥＴを製造することができ、ソースおよびドレインはゲートの前に形成する。図１〜９を参照すると、熱酸化物１０２およびシリコン基板１０３に、アライメント・マーク１０１が形成されている。アライメント・マーク１０１は、パターンを位置決めする場合に基準として使用可能な高精度な構造体（feature）である。熱酸化物１０２は、シリコン１０３上に堆積されている。シリコンは、例えば、Ｐ＋ドープ（０．０１Ω−ｃｍ、約３ｘ１０１８ｃｍ−３）とすることができる。熱酸化物１０２の上にナノチューブ１０４を堆積し、フォトリソグラフィによってフォトレジスト１０５を配置することができる。ナノチューブ堆積がランダム（random）である場合、ナノチューブは、スラリー（slurry）の形態で堆積させることができる。ナノチューブは、後で述べるように、方向付け（directed）アセンブリによって堆積することができる。フォトレジストは、ナノチューブの端部を露出させる。ナノチューブの端部を露出させるトレンチ内に、金属コンタクト１０６〜１０７を形成する。金属は、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはチタン（Ｔｉ）とすることができる。デバイスの上にこの金属を堆積させて、ナノチューブ１０４の端部を露出させるトレンチを充填する。フォトレジスト１０５を剥離することができる。トレンチ内に堆積した金属が、ソース／ドレイン・コンタクト１０６〜１０７を形成する。デバイス上に、アモルファス・シリコン（ａ−Ｓｉ）を堆積することができる。ａ−Ｓｉ層の上に、窒化物層１０９を堆積することができる。窒化物をエッチングして、金属コンタクト１０６〜１０７の側部に、スペーサ例えば１１０を形成することができる。アモルファス・シリコン１０８を、選択的に除去するか、または湿式化学酸化（wet chemically oxidized）させることができる。デバイス上に、ゲート誘電体膜１１１を堆積することができる。ここで、以下の方法において、誘電体は、二酸化シリコンおよび他のいずれかの高ｋ誘電体材料であり、例えばＨｆＯ2とすることができる。ソースおよびドレインを形成する金属コンタクト１０６〜１０７のほぼ間に、例えばＣＶＤおよびエッチングによって、ゲート１１２を形成することができる。デバイス上に、パッシベーション（passivation）誘電体層１１３を堆積する。ソース、ドレインに対してゲート１１２は自己整合している（位置合わせされる）。
【００２７】
あるいは、反応性イオン・エッチング（ＲＩＥ：reactiveion etch）によって、ゲートの前にソース／ドレインを形成することができる。図１０〜１１を参照すると、この方法は、最初にＲＩＥを用いて、ソース／ドレイン１０６〜１０７を形成して、ソース／ドレイン金属を画定する。ＲＩＥは、カーボン・ナノチューブ１０４から分離する必要がある。デバイス上に、窒化物層２０１を堆積して、金属コンタクトの周囲の領域からエッチングすることができる。金属コンタクトの側部に、窒化物スペーサ例えば２０２を形成することができる。デバイス上に、ゲート誘電体２０３を堆積する。ソースおよびドレイン１０６〜１０７の間に、ゲート金属２０４を実質的に形成する。デバイス上に、パッシベーション誘電体２０５を堆積することができる。熱酸化物は、約１５０ｎｍの厚さとすることができる。
【００２８】
本発明の別の実施形態によれば、ソース／ドレインの前にゲートを形成することができる。ナノチューブ１０４の端部上に、アモルファス・シリコン３０１を堆積することができる。ａ−Ｓｉを、酸化物層３０２によって被覆することができる。ａ−Ｓｉ例えば３０１の間に、ゲート誘電体３０３を堆積することができる。例えば３０１のようなａ−Ｓｉ柱の間に、ゲート３０４を実質的に形成することができる。ゲート金属３０４上に、窒化物層３０５を形成することができる。ゲート金属３０４の端部に、酸化物スペーサ例えば３０６を形成することができる。ａ−Ｓｉ／酸化物の露出したコーナーを剥離して、ａ−Ｓｉを露出させる。ゲート金属を囲む残りのａ−Ｓｉを、ＲＩＥによって除去することができる。先にａ−Ｓｉによって占有されていた領域に、金属コンタクト３０７〜３０８を堆積することができる。金属コンタクト３０７〜３０８は、ゲート誘電体３０３およびゲート金属３０４の下に延在するナノチューブ１０４に接続される。金属コンタクト３０７〜３０８は、デバイスのソースおよびドレインを形成する。金属コンタクト３０７〜３０８は、熱酸化物１０２およびシリコン１０３基板に堆積されたアライメント・マーク１０１に位置合わせをすることができる。デバイス上に、パッシベーション誘電体３０９を堆積することができる。
【００２９】
本発明の一実施形態によれば、カーボン・ナノチューブＦＥＴを、所定の位置に（in place）成長させることができる。ゲートの前にソース／ドレインを形成することができる。熱酸化物層１０２の上に、アモルファス・シリコン層４０１を堆積する。金属触媒の上に、低温酸化物（ＬＴＯ：low temperature oxide）層４０２を堆積することができる。酸化物４０２、アモルファス・シリコン４０１、および熱酸化物１０２から、トレンチをエッチングすることができる。アモルファス・シリコン４０１を、酸化物４０２の下から部分的にアンダーカットすることができる。アンダーカットしたアモルファス・シリコン膜４０１の縁部に、例えば、Ｆｅ、Ｃｏ、Ｎｉ、またはＦｅ／Ｍｏである金属触媒４０１Ｂを、セルフアセンブル（self-assembled）することができる。金属触媒４０１Ｂの残りの部分の間に、カーボン・ナノチューブ４０３を成長させることができ、熱酸化物１０２上にナノチューブの一部を延在（suspend）させる。化学的気相堆積法（ＣＶＤ：chemical vapor deposition）によって、ゲート誘電体膜４０４を堆積し、ナノチューブ４０３を包み込むことができる。このため、ナノチューブ４０３は、例えばＳｉＯ2であるゲート誘電体によって完全に覆うことができる。酸化物例えば４０２の側部に、スペーサ例えば４０５を形成することができる。酸化物例えば４０２の間に、ゲート４０６を実質的に形成することができる。熱酸化物１０２のエッチングが充分に深い場合、ゲート金属４０６はナノチューブ４０３全体および誘電体膜４０４のスタックを囲む。この目的のため、ゲート金属を化学的気相堆積法によって堆積して、ナノチューブ／誘電体膜スタックの裏側を覆うようにすれば良い。この取り囲む構成は、良好なゲート−ナノチューブ結合を提供する。デバイスの表面上に、パッシベーション誘電体４０６を堆積することができる。
【００３０】
本発明の別の実施形態では、カーボン・ナノチューブを、所定の位置に垂直に成長させることができる。ナノチューブは、例えば、基部（ベース）にある金属ソースまたは金属粒子触媒から、垂直に成長させることができる。図２３〜３６を参照すると、シリコン基板５０２上に金属触媒５０１を形成することができる。デバイス上に、第１の窒化物層５０３を堆積することができる。第１の窒化物層５０３の上に、酸化物層５０４を堆積することができる。酸化物５０４の上に、第２の窒化物層５０５を堆積することができる。デバイスの上に、フォトリソグラフィによって、フォトレジスト例えば５０６を形成することができ、金属触媒５０１を露出させる。デバイス上に、複数の第２の金属触媒例えば５０７を堆積する。フォトレジスト例えば５０６を剥離して、第１の金属触媒５０１上に形成された第２の触媒例えば５０７が残るようにすることができる。各第２の金属触媒例えば５０７から、ナノチューブ例えば５０８を垂直に成長させることができる。このため、ナノチューブの二次元および三次元アレイを形成することができる。
【００３１】
基板に対して垂直に配列した穴（pore）に金属粒子触媒を配置した場合に、ナノチューブの垂直成長が起こる。この場合、成長のための空間が制限され、チューブを垂直方向に従って成長させる。原理上は、レジストおよびパターン転写を用いて、図２４におけるような垂直の穴を形成することができる。
【００３２】
デバイス上に、アモルファス・シリコン層５０９を堆積することができる。デバイスを、第２の窒化物層５０５まで平坦化することができる。デバイスから、窒化物−酸化物−窒化物層５０３〜５０５の一部を除去することができる。ナノチューブ例えば５０８ならびに金属触媒５０１および５０７を取り囲む柱が残る。窒化物層５０５、ナノチューブ５０８、およびａ−Ｓｉ５０９上に、犠牲層（sacrificial layer）５１０を形成することができる。コンタクト層（contact layer）は、例えば、チタンまたはタングステンとすることができる。窒化物層５０３および５０５間から、酸化物層５０４を除去することができる。ナノチューブ例えば５０８の周囲から、酸化物層５０４と同時にａ−Ｓｉ５０９をエッチングすることができる。あるいは、酸化物層５０４を除去した後に、ａ−Ｓｉ５０９を除去することができる。金属触媒５０１の上でかつ犠牲層５１０の下に、ナノチューブ例えば５０８の周囲に、ゲート誘電体例えば５１１を形成することができる。あるいは、ナノチューブの二次元アレイでは、ナノチューブ間にゲート誘電体５１１を堆積することができる。例えばエッチングによって、犠牲層５１０を除去することができる。デバイスの表面上に、ゲート金属５１２を堆積することができる。ゲート金属５１２上に、第３の窒化物層５１３を堆積することができる。ゲート金属５１２および第３の窒化物層５１３の部分を除去することができる。ゲート金属および窒化物スペーサ例えば５１２および５１３の柱は、金属触媒−ナノチューブ構造の周りに残る。各柱の周りに、窒化物スペーサ例えば５１４を形成する。金属触媒−ナノチューブ構造上にドレイン５１５を形成して、ＦＥＴを形成することができる。ＦＥＴ間に、パッシベーション誘電体５１６を堆積することができる。
【００３３】
金属触媒からのナノチューブ成長の正確な機構は既知でないことに留意すべきである。しかしながら、アルミナ補助の（supported）モリブデン（Ｍｏ）粒子上の金属触媒、例えばコバルト（ＣＯ）から、単一壁ナノチューブ（single-walled nanotube）を成長させるプロセスは、多数の方法で実施することができる。
【００３４】
本発明の一実施形態によれば、上述のような堆積または成長ではなく、方向付けアセンブリ（directed assembly）の方法によって、ナノチューブを所定の位置に配置することができる。方向付けアセンブリは、化学的または物理的プロセスによってもたらされる選択的堆積を用いてナノチューブを水平および垂直に堆積させるために用いることができる。選択的堆積は、レセプタ（receptor）として機能する接着層または化学基（chemical group）を形成して所与の位置におけるチューブの所望の堆積を容易にすることを含み得る。図３７および３８は、それぞれ、水平および垂直方向付けアセンブリのための方法を示す。ナノチューブ６０１は、各端部における所定の化学基６０２例えばＤＮＡストランド（strand）またはチオール基を備えるように作成することができる。ナノチューブ６０１を、レセプタ６０４を備えた基板６０３に近接させることができる。例えば、ＤＮＡを実装する場合、相補的な（complementary）ＤＮＡストランドを使用可能である。チオール基を用いる場合、金の粒子または金から成る接点の形状を設計して、ナノチューブ６０１の化学基６０２と結合することができる。このように、方向付けアセンブリに従って、ナノチューブ６０１を基板６０３上に配置することができる。
【００３５】
高ｋ誘電体膜の性能向上のため、高誘電率を有するものをゲート絶縁物として使用可能である。カーボン・ナノチューブＦＥＴの容量は、誘電体膜の厚さの関数として大きく変化することはない。このため、薄いゲート誘電体膜であっても、所望の容量を達成することが難しい場合がある。これに関連して、酸化アルミニウムＡｌ2Ｏ3（ｋ＝９）および酸化ハフニウム（ＨｆＯ2）（ｋ＝２０）は、有望な候補である。ＣＶＤ−アルミニウムを酸化させて、高ｋゲート誘電体を生成することができ、または、ＣＶＤ−Ａｌ2Ｏ3（ＨｆＯ2）を直接堆積することができる。ＳｉＯ2に比べると、これらの材料は、ゲート容量を５倍増大させ、誘電体膜の厚さを小さくするよりもデバイス性能に大きな影響を与えることができる。ナノチューブは、大気（air）環境ではｐＦＥＴであり、真空およびアニーリング後のアルゴン（Ａｒ）等の不活性ガス内ではｎＦＥＴとなるので、誘電体膜の堆積を加える前に、デバイスをアニーリングすることができる。これによって、チューブをｎＦＥＴに変換する。また、それらに元の位置（in situ）で誘電体をかぶせることによって、チューブが再びｐＦＥＴになるのを防止する。補足的な技術では、ｐＦＥＴに変換しなければならないＦＥＴ上の誘電体膜を局所的に除去することができ、これによってもＦＥＴをドーピングすることができる。低温でのＣＶＤ堆積により、これらのデバイスを再び被覆する（従前に付加的なアニーリング・ステップを行うことなく）。
【００３６】
全ての構造（ｐＦＥＴおよびｎＦＥＴ）を酸化物（または他のいずれかの適切な誘電体膜）によって被覆するので、ゲート電極を製造した場合に短絡は発生しない。ゲートの堆積には、ＣＶＤを使用可能である。図１９ないし３６において前述した製造方式のために化学的気相堆積法を用いることにより、すでに誘電体膜に包まれているナノチューブは、金属ゲートによって完全に包囲されることを確実とすることができる。これは、良好なゲート−ナノチューブ結合のために重要であり得る。所望の場合、ゲート金属をパターニングし除去することができる。ソースおよびドレイン電極は、電気的アクセスのため開放する（open）ことができる。
【００３７】
カーボン・ナノチューブＦＥＴおよびこれを形成する方法について、好適な実施形態を説明したが、上述の教示を考慮して、当業者によって変更および変形を行い得ることに留意されたい。従って、特許請求の範囲に規定された本発明の範囲および精神内にある本発明の開示した特定の実施形態において、変更を行い得ることは理解されよう。このように本発明をその詳細によって、特に特許法が求めるように説明したので、特許証（Letters Patent）によって保護される、請求および要求する事項は、請求の範囲に述べる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図２】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図３】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図４】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図５】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図６】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図７】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図８】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図９】本発明の一実施形態による、ソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１０】本発明の一実施形態による、別のソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１１】本発明の一実施形態による、別のソース／ドレイン第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１２】本発明の一実施形態による、ゲート第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１３】本発明の一実施形態による、ゲート第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１４】本発明の一実施形態による、ゲート第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１５】本発明の一実施形態による、ゲート第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１６】本発明の一実施形態による、ゲート第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１７】本発明の一実施形態による、ゲート第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１８】本発明の一実施形態による、ゲート第１のカーボン・ナノチューブ電界効果トランジスタを示す。
【図１９】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２０】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２１】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２２】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２３】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２４】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２５】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２６】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２７】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２８】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図２９】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３０】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３１】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３２】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３３】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３４】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３５】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３６】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図３７】本発明の一実施形態による、ナノチューブの方向付けアセンブリを示す。
【図３８】本発明の一実施形態による、ナノチューブの方向付けアセンブリを示す。
【図１】
0004493344.tif 000002
【図２】
0004493344.tif 000003
【図３】
0004493344.tif 000004
【図４】
0004493344.tif 000005
【図５】
0004493344.tif 000006
【図６】
0004493344.tif 000007
【図７】
0004493344.tif 000008
【図８】
0004493344.tif 000009
【図９】
0004493344.tif 000010
【図１０】
0004493344.tif 000011
【図１１】
0004493344.tif 000012
【図１２】
0004493344.tif 000013
【図１３】
0004493344.tif 000014
【図１４】
0004493344.tif 000015
【図１５】
0004493344.tif 000016
【図１６】
0004493344.tif 000017
【図１７】
0004493344.tif 000018
【図１８】
0004493344.tif 000019
【図１９】
0004493344.tif 000020
【図２０】
0004493344.tif 000021
【図２１】
0004493344.tif 000022
【図２２】
0004493344.tif 000023
【図２３】
0004493344.tif 000024
【図２４】
0004493344.tif 000025
【図２５】
0004493344.tif 000026
【図２６】
0004493344.tif 000027
【図２７】
0004493344.tif 000028
【図２８】
0004493344.tif 000029
【図２９】
0004493344.tif 000030
【図３０】
0004493344.tif 000031
【図３１】
0004493344.tif 000032
【図３２】
0004493344.tif 000033
【図３３】
0004493344.tif 000034
【図３４】
0004493344.tif 000035
【図３５】
0004493344.tif 000036
【図３６】
0004493344.tif 000037
【図３７】
0004493344.tif 000038
【図３８】
0004493344.tif 000039