(57)【特許請求の範囲】
【請求項１】
ドライブパターン及び期待値パターンを発生するテストパターン発生部と、
前記期待値パターンが入力され、ストローブ信号を出力するタイミング発生器と、
前記ドライブパターンが入力されたＩＣの出力データと前記期待値パターンとを、前記ストローブ信号によって規定されるタイミングで比較し、前記ＩＣの良否を判定する論理比較回路とを備えたＩＣ試験装置であって、
前記タイミング発生器及び論理比較回路へ入力される前記期待値パターンを、同一サイクル数ずつシフトさせるサイクルシフト部を備え、
前記サイクルシフト部が、前記テストパターン発生部から前記論理比較回路及びタイミング発生器への信号経路上に設けられ、前記タイミング発生器及び論理比較回路へ入力される前の期待値パターンをシフトさせる
ことを特徴とするＩＣ試験装置。
【請求項２】
前記サイクルシフト部が、
複数段のフリップフロップと、
前記フリップフロップを経由しない期待値パターン、又は、いずれかの前記フリップフロップの出力を選択的に出力するマルチプレクサと
により構成してあることを特徴とする請求項１記載のＩＣ試験装置。
【請求項３】
前記サイクルシフト部が、前記期待値パターンをサイクルシフトする際に、シフトしたサイクル数分の最初の出力をリセットする
ことを特徴とする請求項１又は２記載のＩＣ試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ試験装置に関し、特に、被測定デバイスの出力のサイクルずれに、期待値パターンを書き替えることなく容易に対応することができるＩＣ試験装置に関する。
【０００２】
【従来の技術】
ＩＣ（集積回路）が所定の機能通りに動作するか否かを確認するため、ＡＴＥ等のＩＣ試験装置によりファンクションテストが実施されている。ファンクションテストにおいては、被測定デバイスの入力端子にテストパターンを順次に印加して、出力端子に現れるパターンが期待値の通りであるか否かを比較チェックする。
【０００３】
ここで、図５を参照して、従来のＩＣ試験装置の基本構成例について説明する。従来のＩＣ試験装置は、測定対象デバイス（ＤＵＴ）４を試験するために、テストパターン発生部１、タイミング発生器３及び論理比較回路２を基本構成として備えている。
【０００４】
テストパターン発生部１は、ＤＵＴ４へ入力されるドライブパターン（入力信号データ群）Ｓ１と、そのドライブパターンＳ１が入力されたＤＵＴ４が所定の機能通りに動作した場合に出力されるべきデータとしての期待値パターン（出力信号データ群）Ｓ２とをそれぞれ発生する。
また、論理比較回路２は、ドライブパターンＳ１が入力されたＩＣの出力データＳ４と、期待値パターンＳ２とを比較して、ＩＣの良否を判定する。
【０００５】
比較にあたっては、ドライブパターンＳ１中の同一信号にそれぞれ対応する出力値と期待値とを比較しなければならない。一方、ドライブパターンＳ１の信号がＩＣに入力されてから、その信号に対応する出力データＳ４が出力されるまでにはタイムラグがある。
そこで、タイミング発生器３によって期待値パターンＳ２からストローブ信号Ｓ３を発生させ、そのストローブ信号Ｓ３によって規定されるタイミングで、論理比較回路２が出力データＳ４と期待値パターンＳ２とを比較している。
【０００６】
【発明が解決しようとする課題】
ところで、被測定デバイスであるＩＣの出力データが、サイクルずれを起こすことがある。その場合、ドライブパターン中の同一信号に対応する出力値と期待値とが、それぞれ論理比較回路へ入力するサイクルがずれてしまう。その結果、ストローブで規定されたタイミングで比較をしても、正しい比較を行うことが困難となる。このため、従来は、出力データのサイクルずれに合わせて、期待値パターンを書き替えなければならなかった。
【０００７】
なお、特開平９−５３９４号公報に記載のＩＣテストシステムの比較回路においては、比較回路に入力される期待値信号のみを、期待値サイクルシフト回路によりサイクルシフトさせているが、ストローブ側の信号についてはサイクルシフトさせておらず、改善の余地がある。
【０００８】
本発明は、上記の問題を解決すべくなされたものであり、被測定デバイスの出力データにサイクルずれが生じた場合においても、テストパターンを書き替えることなく容易に対応することができるＩＣ試験装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
この目的の達成を図るため、本発明のＩＣ試験装置によれば、ドライブパターン及び期待値パターンを発生するテストパターン発生部と、期待値パターンが入力され、ストローブ信号を出力するタイミング発生器と、ドライブパターンが入力されたＩＣの出力データと期待値パターンとを、ストローブ信号によって規定されるタイミングで比較し、ＩＣの良否を判定する論理比較回路とを備えたＩＣ試験装置であって、
タイミング発生器及び論理比較回路へ入力される期待値パターンを、同一サイクル数ずつシフトさせるサイクルシフト部を設けた構成としてある。
【００１０】
このように、本発明のＩＣ試験装置によれば、サイクルシフト部を設けている。このため、被測定デバイスであるＩＣの出力データがサイクルずれを起こした場合に、そのサイクルずれに合わせて、期待値パターンをサイクルシフトさせることができる。その結果、テストパターンを書き替えることなく、サイクルずれに容易に対応することができる。
【００１１】
特に、論理比較回路へ入力される期待値パターンだけでなく、タイミング発生器へ入力される期待値パターンも、同一サイクル数だけシフトさせることにより、ストローブ信号も同一サイクル数だけシフトさせることができる。その結果、サイクルシフトした場合においても、正確なタイミングで出力データと期待値データとを比較することができる。
【００１２】
また、本発明によれば、サイクルシフト部が、複数段のフリップフロップと、フリップフロップを経由しない期待値パターン、又は、いずれかのフリップフロップの出力を選択的に出力するマルチプレクサとにより構成してある。このような構成とすれば、簡単な構成で、期待値パターンを所望のサイクルだけシフトさせることができる。
【００１３】
なお、論理比較回路へ入力する期待値パターンと、タイミング発生器に入力する期待値パターンとを、個別のサイクルシフト部でそれぞれシフトさせる場合には、各サイクルシフト部で、同一段数のフリップフリップからの出力をマルチプレクサで選択するとよい。
【００１４】
ところで、期待値パターンをサイクルシフトさせた場合に、サイクルシフト部から出力される最初のシフトサイクル数分の期待値パターンは、テストパターン発生部から入力された期待値パターンではない。例えば、最初の数サイクル数分として、前回のＩＣ試験時に使用した残存パターンの最後部分が最初に出力されることがある。その結果、論理比較回路において、期待値パターンと出力データとの正確な比較を行うことが困難となる。
【００１５】
そこで、本発明によれば、サイクルシフト部が、期待値パターンをサイクルシフトする際に、シフトしたサイクル数分の最初の出力をリセットする構成としてある。
このように最初の出力をリセットすれば、最初のシフトサイクル数分の期待値パターンは、無効パターンとなる。その結果、論理比較回路において、この最初の出力が比較対象とされなくなる。このため、本来の基体値パターンと出力データとの正確な比較を行うことができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
［第一実施形態］
まず、第一実施形態として、図１を参照して、本発明のＩＣ試験装置の基本構成例について説明する。第一実施形態のＩＣ試験装置は、測定対象デバイス（ＤＵＴ）としてのＩＣ４を試験するために、テストパターン発生部１、タイミング発生器３及び論理比較回路２に加えて、サイクルシフト部５を設けている。
【００１７】
テストパターン発生部１は、ドライブパターンＳ１と期待値パターンＳ２とをそれぞれ発生する。また、期待値パターンＳ２が入力されるタイミング発生器３は、ストローブ信号Ｓ３を出力する。そして、論理比較回路２では、ドライブパターンＳ１が入力されたＩＣ４の出力データＳ４と期待値パターンＳ２とを、ストローブ信号Ｓ３によって規定されるタイミングで比較し、ＩＣ４の良否を判定する。
【００１８】
さらに、図１に示すように、本実施形態では、テストパターン発生部１から、論理比較回路２とタイミング発生器３への信号経路上に、それぞれサイクルシフト部５を設けている。
ここで、図２に、各サイクルシフト部５の構成を示す。
なお、各サイクルシフト部５の回路構成は同一である。
【００１９】
図２に示すように、サイクルシフト部５が、複数段のフリップフロップ５１とマルチプレクサ５２とにより構成されている。そして、マルチプレクサ５２によって、フリップフロップ５１を経由しない期待値パターン、又は、いずれかのフリップフロップ５１の出力を選択的に出力する。
【００２０】
そして、各サイクルシフト部５では、タイミング発生器３へ入力される期待値パターンＳ２と、論理比較回路２へ入力される期待値パターンＳ２とを、ＩＣ４の出力データＳ４のサイクルずれに合わせて、互いに同一サイクル数ずつシフトさせる。すなわち、各サイクルシフト部５において、同一段数のフリップフリップ５１からの出力をマルチプレクサ５２で選択するようにする。
【００２１】
このようにすれば、論理比較回路２へ入力される期待値パターンＳ２だけでなく、タイミング発生器３へ入力される期待値パターンＳ２も、同一サイクル数だけシフトさせることができる。このため、ストローブ信号Ｓ３も同一サイクル数だけシフトさせることができる。その結果、期待値パターンＳ２をサイクルシフトさせた場合においても、正確なタイミングで出力データと期待値データとを比較することができる。その結果、テストパターンを書き替えることなく、サイクルずれに容易に対応することができる。
【００２２】
さらに、本実施形態では、期待値パターンＳ２をサイクルシフトさせた場合に、各サイクルシフト部５において、シフトしたサイクル数分の最初の出力をリセットする。具体的には、各サイクルシフト部５において、シフトサイクル数分、各フリップフロップ５をそれぞれリセットする。
このように最初の出力をリセットすれば、最初のシフトサイクル数分の期待値パターンは無効パターンとなり、論理比較回路２において比較対象とされなくなる。その結果、サイクルシフトした場合においても、正確に比較を行うことができる。
【００２３】
［第二実施形態］
次に、第二実施形態として、図３を参照して、本発明のＩＣ試験装置の具体的構成例について説明する。
なお、図３では、図１に示したＤＵＴ４と、ドライブパターンＳ１及び出力データＳ４の信号経路との図示を省略する。
【００２４】
第二実施形態においては、テストパターン発生部１は、「ＥｘｐＨ」と「ＥｘｐＬ」とにより構成されている。「ＥｘｐＨ」からは、期待値パターンＥｘｐＨが出力され、「ＥｘｐＬ」からは期待値パターンＥｘｐＬが出力される。また、ＥｘｐＨからは、インバータを介して期待値パターンＯｐｅｎＨが生成され、ＥｘｐＬからは、インバータを介して期待値パターンＯｐｅｎＬが生成される。
【００２５】
そして、各期待値パターンＥｘｐＨ、ＥｘｐＬ、ＯｐｅｎＨ及びＯｐｅｎＬは、それぞれサイクルシフト部５を介して、論理比較回路２へ入力される。各サイクルシフト部５の構成は、図２に示した第一実施形態におけるサイクルシフト部５の構成と同一である。
【００２６】
さらに、図１に示すように、期待値パターンＯｐｅｎＨ及びＯｐｅｎＬは、サイクルシフト部５を介して、タイミング発生器３へ入力される。各タイミング発生器３では、期待値パターンを遅延信号（ＲＡＴＥ）によって遅延させ、さらに、基準クロック信号（ＣＬＫ）に同期させ、ストローブ信号Ｓ３として出力する。ストローブ信号Ｓ３は、論理比較回路２へ入力する。
【００２７】
第二実施形態においても、第一実施形態と同様に、各サイクルシフト部５において、期待値パターンをＤＵＴの出力データのサイクルずれに合わせて、互いに同一サイクル数ずつシフトさせる。これにより、ストローブ信号Ｓ３も期待値信号Ｓ２と同一サイクル数だけシフトさせることができる。その結果、テストパターンを書き替えることなく、サイクルずれに容易に対応することができる。
【００２８】
［第三実施形態］
次に、図４を参照して、本発明の第三実施形態について説明する。
なお、第三実施形態におけるＩＣ試験装置の構成は、サイクルシフト部５の配置以外は、図１に示した第一実施形態におけるＩＣ試験装置の構成を同一であるので、その詳細な説明を省略する。
【００２９】
図４に示すように、第三実施形態のＩＣ試験装置においは、単一のサイクルシフト部５が設けられている。そして、この単一のサイクルシフト部５から出力された期待値データＳ２が、それぞれ論理比較回路２及びタイミング発生器３へ入力されている。
【００３０】
このように、単一のサイクルシフト部５によって期待値パターンＳ２をサイクルシフトさせれば、タイミング発生器３及び論理比較回路２へ入力される期待値パターンＳ２を、確実に同一サイクル数ずつシフトさせることができる。
また、サイクルシフト部５を単一としたので、装置構成を簡単にすることができる。
【００３１】
上述した実施の形態においては、本発明を特定の条件で構成した例について説明したが、本発明は、種々の変更を行うことができる。例えば、上述した実施の形態においては、サイクルシフトに三段のフリップフロップを設けた例について説明したが、本発明では、フリップフロップの段数、すなわち、シフトと可能な最大サイクル数はこれに限定されない。
【００３２】
また、サイクルシフト部の構成は、フリップフロップとマルチプレクサに限定されず、例えば、フリップフロップの代わりに、直列入力並列出力型シフトレジスタを用いてもよい。
【００３３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、サイクルシフト部を設けている。このため、被測定デバイスであるＩＣの出力データがサイクルずれを起こした場合に、そのサイクルずれに合わせて、期待値パターンをサイクルシフトさせることができる。その結果、テストパターンを書き替えることなく、サイクルずれに容易に対応することができる。
【００３４】
特に、論理比較回路へ入力される期待値パターンだけでなく、タイミング発生器へ入力される期待値パターンも、同一サイクル数だけシフトさせることにより、ストローブ信号も同一サイクル数だけシフトさせることができる。その結果、サイクルシフトした場合においても、正確なタイミングで出力データと期待値データとを比較することができる。
【図面の簡単な説明】
【図１】第一実施形態のＩＣ試験装置の基本構成を説明するためのブロック図である。
【図２】サイクルシフト部の構成を説明するためのブロック図である。
【図３】第二実施形態のＩＣ試験装置の要部構成を説明するための回路図である。
【図４】第三実施形態のＩＣ試験装置の基本構成を説明するためのブロック図である。
【図５】従来のＩＣ試験装置の構成を説明するためのブロック図である。
【符号の説明】
１  テストパターン発生部
２  論理比較回路
３  タイミング発生器
４  ＤＵＴ
５  サイクルシフト部
５１  フリップフロップ
５２  マルチプレクサ
【図１】
0004526176.tif 000002
【図２】
0004526176.tif 000003
【図３】
0004526176.tif 000004
【図４】
0004526176.tif 000005
【図５】
0004526176.tif 000006