(57)【特許請求の範囲】
【請求項１】
半田ボールを有するパッケージが実装された電子機器であって、
前記半田ボールから選択された複数の半田ボールにおける状態を監視し、当該複数の半田ボールの中から異常が生じた半田ボールを特定するための回路と、
前記複数の半田ボールのそれぞれと前記回路とを接続する導電部材と
を含み、
前記回路は、前記半田ボールに対する電位の変化が生じたときにその状態を保持するラッチ回路を備えたことを特徴とする電子機器。
【請求項２】
前記回路は、前記複数の半田ボールの中から少なくとも何れか１つの半田ボールについて異常があったことを検知するＯＲ回路と、前記電子機器を制御するシステム側からの指示に基づいて個々に異常箇所を検知するためのセレクタ回路とを含む請求項１記載の電子機器。
【請求項３】
前記複数の半田ボールは、当該パッケージが有するアース(ＧＮＤ)層に接続されていることを特徴とする請求項１記載の電子機器。
【請求項４】
半田ボールが配列されたパッケージと当該パッケージの受け基板とにより形成されたシステム基板が実装された電子機器であって、
前記パッケージのコーナー領域の半田ボールに接続される配線と、
前記配線に接続され、前記コーナー領域の半田ボールの状態を監視する回路と、
前記回路に接続され、前記半田ボールの異常を認識するＣＰＵと、
前記ＣＰＵによって認識された異常に関する情報を記憶するメモリと
を含み、
前記配線は、前記受け基板と前記パッケージを形成する基板とによって、前記コーナー領域の複数個の半田ボールがデイジーチェーンを形成し、
前記回路は、前記デイジーチェーンを形成する複数個の半田ボールの何れかにクラックが入ったことを、前記システム基板のアウトプットレベルから検知し、
前記ＣＰＵは、前記回路から異常のある半田ボールを特定し、
前記メモリは、前記特定された半田ボールの情報を履歴として記憶することを特徴とする電子機器。
【請求項５】
半田ボールを用いたパッケージが実装された電子機器にて当該半田ボールに生じた異常を検知する異常状態検知方法であって、
前記パッケージのコーナー領域の半田ボールに生じた異常状態を検知回路を用いて検知し、
検知された異常状態を、前記電子機器を制御するシステム側に前記検知回路から伝え、
前記システム側では、検知された異常状態に関する情報をメモリに格納するものであり、
前記パッケージを形成する基板と当該パッケージの受け基板とによって前記コーナー領域の半田ボールの一端がアース(ＧＮＤ)に他端が電流ソースに接続され、
前記半田ボールの前記一端と前記他端との電位の変化を検知することにより当該半田ボールに生じた異常状態を検知することを特徴とする異常状態検知方法。
【請求項６】
更に、前記システム側は、異常状態にある半田ボールの場所を前記検知回路を用いて特定することを特徴とする請求項５記載の異常状態検知方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パーソナルコンピュータ(ＰＣ)をはじめとする各種電子機器などに係り、より詳しくは、半田ボールが配置されるパッケージ基板を搭載した電子機器などに関する。
【背景技術】
【０００２】
ノートブック型ＰＣやデスクトップ型ＰＣなどの電子機器では、近年、その主要コンポーネントとして、パッケージ基板が広く用いられている。このパッケージ基板は、例えばＢＧＡ(Ball Grid Array：ボール・グリッド・アレイ)パッケージやＣＳＰ(Chip Size Package：チップ サイズ パッケージ)などの小型電子部品に代表されるプリント基板である。そしてこれらには、ＬＳＩ(大規模集積回路)が内蔵されて、シリコンチップとＬＳＩの外部とを電気的に接続する機能を備えている。このＢＧＡパッケージは、集積回路(ＩＣ)パッケージのひとつであり、パッケージの裏面に入出力用のパッドが並べられ、多ピンのＩＣを表面実装するために広く用いられている。ＢＧＡパッケージにおけるＩＣチップと基板との接続はワイヤーボンディングやフリップチップが採用されている。そして、プリント基板との接続は、二次元格子状に配置された半田ボールの電極にて行なわれている。一方、ＣＳＰは、ＢＧＡパッケージと同じ基本構造にて、ＩＣチップとほぼ同じ大きさを実現する超小型パッケージである。そして、これが二次元格子状に配置され、プリント基板との接続がなされる。
【０００３】
公報記載の従来技術として、例えば、ＢＧＡパッケージを搭載したＢＧＡ基板において、温度ストレスに弱いＢＧＡ基板の内周部を連結し、定電流回路および電圧監視回路に接続されるように構成したものが存在する。そして、ＢＧＡ接合部の良否を、ＢＧＡ基板、ＢＧＡ、ＢＧＡ受け基板を接続する配線とこの配線に一定の電流を供給する定電流回路と電圧監視回路とで判定することで、温度ストレスによるＢＧＡ基板の接合部の状態を常時監視している(例えば、特許文献１参照。)。また、矩形(方形状)パッケージであるＢＧＡ/ＣＳＰ型の電子部品のコーナー部に配置された半田ボールと、プリント配線基板の各コーナー部に設けられた半田接続パッドとの接続不良を検査する技術の開示もある(例えば、特許文献２参照。)。ここでは、実使用環境においてＢＧＡ/ＣＳＰ型の電子部品に機械的ストレスが加わった場合に、ＢＧＡ/ＣＳＰ型の電子部品とプリント配線との物理的な接続不良が発生し易いコーナー部の接触不良を検出している。
【０００４】
【特許文献１】特開２００２−７６１８７号公報(第３頁、図１)
【特許文献２】特開２００１−２４４３５９号公報(第６頁、図１)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、ＢＧＡ/ＣＳＰ型の電子部品である半田ボールを用いたパッケージ基板は、曲げ等のストレスに対して他のパッケージよりも強度的には弱い。そのために、基板に過度のストレスが加わると、半田ボールにクラックが生じ、導通不良となり、システムの動作異常を引き起こしてしまう。かかる半田ボールを用いたパッケージ基板の問題に対し、上記特許文献１および特許文献２に記載した技術を用いることで、ＢＧＡ接合部の接続状態を把握することは可能である。しかしながら、例えば、特許文献１に記載の技術では、ＬＳＩの実装に最も重要な領域であるＢＧＡ基板の内周部を、検査用に確保している。そのために、この技術は、特殊な基板仕様が採用可能な場合を除き、通常の使用状態にて実現することは困難であり、実用上、好ましいものではない。
【０００６】
また、上記特許文献１および特許文献２では、図１１に示すように、半田ボールをチェーン状に連結する方法が採用されている。この図１１に示すシステム基板２００では、ＢＧＡパッケージ２０１とＢＧＡ受け基板２０４とを備えている。ＢＧＡパッケージ２０１は、ＢＧＡ基板２０２上に半田ボール２０３が配列され、ＢＧＡ基板２０２が半田ボール２０３を介してＢＧＡ受け基板２０４と接続可能に構成されている。また、ＢＧＡ受け基板２０４には連結パターン２０６が設けられ、ＢＧＡ基板２０２にも連結パターン２０５が設けられている。これらの連結パターン２０５、２０６と、半田ボール２０３とによって、図１１に示す例ではデイジーチェーンが形成されている。上記特許文献１および特許文献２では、このようなデイジーチェーンを用いて複数の半田ボール２０３のループを作り、その両端の導通を確認することで、これらの複数の半田ボール２０３における検査を実現している。
【０００７】
しかしながら、この特許文献１および特許文献２には、検査対象の基板や実装形態については説明があるものの、具体的な欠陥の認識方法やその認識結果のソフトウェア処理などについては言及されていない。そのために、例えばノートブック型ＰＣなどの電子機器に搭載された状態にて欠陥を認識するために必要な技術については未解決のままである。即ち、市場において最も問題となるのは、実際の使用環境下において、どのような使用態様のときに半田ボールのクラックが生じたか、であるが、従来技術では、電子機器への実装時に生じた異常状態を監視することは困難である。
【０００８】
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、ＢＧＡパッケージやＣＳＰなどの半田ボールを用いたパッケージが機器に実装された状態にて、半田ボールにクラックが入ったときの欠陥を良好に認識することにある。
また他の目的は、装置へ実装された状態において、半田ボールにクラックが入ったことによる欠陥について、クラックの場所などを特定することにある。
更に他の目的は、装置へ実装された状態において、半田ボールにクラックが入ったことによる欠陥について、クラックの状況をメモリに格納し、履歴として利用することにある。
また更に他の目的は、半田ボールを用いたパッケージが実装される装置の稼働状態にて、故障の早期発見、および解決時間の短縮を図ることにある。
【課題を解決するための手段】
【０００９】
かかる目的のもと、本発明は、ＢＧＡパッケージやＣＳＰなどの半田ボールを有するパッケージが実装された電子機器であって、半田ボールから選択された複数の半田ボールにおける状態を監視し、複数の半田ボールの中から異常が生じた半田ボールを特定するための回路と、この複数の半田ボールのそれぞれと回路とを接続する導電部材とを含むことを特徴としている。
【００１０】
ここで、このパッケージの複数箇所にある半田ボールは、パッケージの複数のコーナー領域にある半田ボールであることを特徴とすることができる。一般に、パッケージのコーナー領域はＬＳＩの信号端子として用いられる場合が少ないことから、検査用の配線を組み込みやすい。またパッケージのコーナー領域は半田ボールのクラックが最も生じやすい箇所である。そこで、パッケージのコーナー領域にて異常状態を検知することが好ましい。
【００１１】
また、回路は、複数の半田ボールの中から少なくとも何れか１つの半田ボールについて異常があったことを検知するＯＲ回路と、電子機器を制御するシステム側からの指示に基づいて個々に異常箇所を検知するためのセレクタ回路とを含む。
更に、この回路は、半田ボールに対する電位の変化が生じたときにその状態を保持するラッチ回路を備えたことを特徴とすることができる。
【００１２】
また、この複数の半田ボールは、パッケージが有するアース(ＧＮＤ)層に接続されていることを特徴とすることができる。
更に、この複数の半田ボールは、電源(ＶＤＤ)に接続されていることを特徴とすることができる。この電源(ＶＤＤ)接続では、このパッケージが有する電源(ＶＤＤ)層に接続されていることを特徴とすることができる。
【００１３】
他の観点から捉えると、本発明は、半田ボールが配列されたパッケージとパッケージの受け基板とにより形成されたシステム基板が実装された電子機器であって、パッケージのコーナー領域の半田ボールに接続される配線と、この配線に接続され、コーナー領域の半田ボールの状態を監視する回路と、この回路に接続され、半田ボールの異常を認識するＣＰＵと、このＣＰＵによって認識された異常に関する情報を記憶するメモリとを含むことを特徴としている。
【００１４】
ここで、この配線は、受け基板とパッケージを形成する基板とによって、コーナー領域の複数個の半田ボールがデイジーチェーンを形成し、この回路は、デイジーチェーンを形成する複数個の半田ボールの何れかにクラックが入ったことを、システム基板のアウトプットレベルから検知することを特徴とすることができる。
【００１５】
また、このＣＰＵは、回路から異常のある半田ボールを特定し、メモリは、特定された半田ボールの情報を履歴として記憶することを特徴とすることができる。
【００１６】
一方、本発明は、半田ボールを用いたパッケージが実装された電子機器にて半田ボールに生じた異常を検知する異常状態検知方法であって、パッケージのコーナー領域の半田ボールに生じた異常状態を検知回路を用いて検知し、検知された異常状態を検知回路から電子機器を制御するシステム側に伝え、このシステム側では、検知された異常状態に関する情報をメモリに格納することを特徴とすることができる。
ここで、このシステム側は、異常状態にある半田ボールの場所を検知回路を用いて特定することを更に特徴としている。
【００１７】
また、パッケージを形成する基板と、このパッケージの受け基板とによってコーナー領域の半田ボールの一端がアース(ＧＮＤ)に他端が電流ソースに接続され、この半田ボールの一端と他端との電位の変化を検知することにより半田ボールに生じた異常状態を検知することを特徴とすることができる。
【００１８】
更に、このパッケージを形成する基板とパッケージの受け基板とによってコーナー領域の複数個の半田ボールがデイジーチェーンを形成し、このデイジーチェーンの一端がアース(ＧＮＤ)に他端が電流ソースに接続され、この一端と他端の電位の変化を検知することによりデイジーチェーンを形成する半田ボールに生じた異常状態を検知することを特徴とすることができる。
【００１９】
また、このシステム側のＢＩＯＳ(Basic Input/Output System)は、取得した情報をメモリに記憶するとともに、コンピュータの電源投入時に実行されるＰＯＳＴ(Power On Self Test)時に、異常状態を検知した際および異常状態の履歴によりエラー表示を行なうことを特徴とすることができる。
また、このシステム側は、ＯＳが稼働中に異常状態を取得した際、このＯＳの制御下で実行されるアプリケーションソフトウェアによりエラー表示を行なうことを特徴とすることができる。
【発明の効果】
【００２０】
本発明によれば、ＢＧＡパッケージやＣＳＰなどの半田ボールを用いたパッケージが機器に実装された状態にて、半田ボールにクラックが入ったときの欠陥を良好に認識することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
〔実施の形態１〕
図１は、ノートブック型パーソナルコンピュータ(ノートブック型ＰＣ)などのコンピュータ装置１の外観を示した図である。本実施の形態はノートブック型ＰＣに代表される電子機器に対して適用されるが、必ずしもノートブック型ＰＣに限定されるものではなく、他の電子機器に適用できる。特に、内装される基板に対して曲げ等のストレス発生が高い頻度で発生することが予測される電子機器(携帯電話やＰＤＡ、携帯型ＤＶＤ装置など)に適用されて好適である。
【００２２】
図１に示すコンピュータ装置１は、主要コンポーネント(ＬＳＩ)が実装されたシステム基板や各種ボード、周辺機器類を収容するベース側筐体２と、蓋体である表示パネル側筐体３とを備えている。この表示パネル側筐体３は、回動軸４によってベース側筐体２に結合され、開閉可能に構成されている。ベース側筐体２は、その表面に、ユーザがキー入力を行うためのキーボード５や、カーソルを移動させるためのトラックポイント６、カーソルで指示された項目を指定するクリックボタン７等を備えている。また、表示パネル側筐体３の内側の略中央部には、表示手段としてのＬＣＤ(液晶表示装置)８が埋設されている。表示パネル３の例えば外周側面の両側には、無線通信を行なうためのアンテナ構造９が配置されている。
このベース側筐体２には、ＣＰＵや各種システム基板等の各種コンポーネントが内蔵されている。この各種コンポーネントの中には、ＢＧＡ(Ball Grid Array)パッケージやＣＳＰ(Chip Size Package)等の半田ボールにより接続されるデバイス(パッケージ基板)が用いられたものが存在している。
【００２３】
図２は、コンピュータ装置１のハードウェアから見たシステム構成を示した図である。ＣＰＵ１１は、コンピュータ装置１全体の頭脳として機能しＯＳの制御下で各種プログラムを実行している。このＣＰＵ１１は、システムバスであるＦＳＢ(Front Side Bus)１２、高速のＩ/Ｏ装置用バスであるＰＣＩ(Peripheral Component Interconnect)バス２０、ＩＳＡ(Industrial Standard Architecture)バスに代わるインタフェースであるＬＰＣ(Low Pin Count)バス４０を介して、各構成要素と相互接続されている。また、ＣＰＵ１１の内部に設けられる１次キャッシュの容量不足を補うために、専用バスであるＢＳＢ(Back Side Bus)１３を介して２次キャッシュ１４が置かれる場合がある。
【００２４】
ＦＳＢ１２とＰＣＩバス２０は、ＣＰＵブリッジ１５によって連絡されている。このＣＰＵブリッジ１５は、メインメモリ１６へのアクセス動作を制御する機能や、ＦＳＢ１２とＰＣＩバス２０との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ１６は、ＣＰＵ１１の実行プログラムの読み込み領域、処理データを書き込む作業領域として利用される書き込み可能メモリである。この実行プログラムには、ＯＳや各種ドライバ、各種アプリケーションプログラム(後述するクラック・エラー・ディテクション・ソフトウェア)、ＢＩＯＳ(Basic Input/Output System)等のファームウェアが含まれる。ビデオサブシステム１７は、ＣＰＵ１１からの描画命令を処理して描画情報をＬＣＤ８に出力している。
【００２５】
ＰＣＩバス２０には、Ｉ/Ｏブリッジ２１、カードバスコントローラ２２、オーディオサブシステム２５、ドッキングステーションインターフェース(Dock Ｉ/Ｆ)２６、miniＰＣＩコネクタ(スロット)２７等が夫々接続されている。カードバスコントローラ２２は、ＰＣＩバス２０のバスシグナルをカードバススロット２３のカードバスに直結させるための専用コントローラであり、このカードバススロット２３には、ＰＣカード２４を装填することが可能である。ドッキングステーションインターフェース２６は、コンピュータ装置１の機能拡張装置を接続する際に用いられる。また、miniＰＣＩコネクタ２７には、例えばミニＰＣＩ(miniＰＣＩ)カード２８が接続される。
Ｉ/Ｏブリッジ２１は、ＰＣＩバス２０とＬＰＣバス４０とのブリッジ機能を備えている。また、ハードディスクドライブ(ＨＤＤ)３１、ＣＤ−ＲＯＭドライブ３２、ＵＳＢコネクタ３０が接続される。更に、Ｉ/Ｏブリッジ２１には、ＳＭバスを介してＥＥＰＲＯＭ３３が接続されている。また、Ｉ/Ｏブリッジ２１からＡＣ９７(Audio CODEC '97)、ＬＣＩ(LAN Connect Interface)、ＵＳＢ等を介して、コネクタ４７が接続され、コミュニケーションカード４８が接続可能に構成されている。更に、Ｉ/Ｏブリッジ２１は、ＡＣアダプタやバッテリなどから電力の供給を受ける電源回路２９に接続されている。
【００２６】
ＬＰＣバス４０には、サブＣＰＵであるエンベデッドコントローラ(ＥＣ)４１、フラッシュＲＯＭ４４、SuperＩ/Ｏコントローラ４５が接続されている。エンベデッドコントローラ４１は、電源回路２９に対する電源管理機能の一部を担っており、また、ゲートアレイロジック４２が接続されている。SuperＩ/Ｏコントローラ４５にはＩ/Ｏポート４６が接続されている。更に、ＬＰＣバス４０には、ＣＰＵ１１にて実行されるＢＩＯＳの設定等を保持するＮＶＲＡＭ(non-volatile RAM)４９が接続されている。本実施の形態において、エンベデッドコントローラ４１は、ＢＧＡパッケージやＣＳＰ等の半田ボールにより接続されるデバイスが用いられたＬＳＩにおいて、この半田ボールのクラックが起きた際の検知結果をＢＩＯＳに通知している。
【００２７】
次に、本実施の形態の特徴的な構成である、半田ボールのクラック検知について説明する。
図３は、半田ボールのクラック検知のための仕組みを有するシステム基板５０と、クラック検知回路７０の構成例を示した図である。また、図４は、図３に示すシステム基板５０の一部について、その断面を示した図である。
【００２８】
システム基板５０は、図３および図４に示すＢＧＡパッケージ５１と、図４に示すＢＧＡ受け基板５６とを備えている。このＢＧＡパッケージ５１では、ＢＧＡ基板５２上に複数の半田ボール５３が互いに微小な間隔を隔てて配置されている。ＢＧＡ基板５２のコーナー部分の４箇所には、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄが配置されている。そして、図４に示すＢＧＡ受け基板５６には、これらの半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄに各々接続される配線パターン５７が形成されている。一方、ＢＧＡ基板５２には、図４に示すように、その内部にＧＮＤ層５４が形成されている。そして、このＢＧＡ基板５２には、図３および図４に示すように、コーナー部分の４箇所の半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄとＧＮＤ層５４とを結ぶＧＮＤ配線５５が形成されている。
【００２９】
コーナー部分の４箇所の半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄから伸びる配線パターン５７は、クラック検知回路７０に接続されている。このクラック検知回路７０は、図３に示すように、電位測定回路７１と、セレクタ回路７５と、ＯＲ回路７６とを備えている。電位測定回路７１は、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄの各々について、ＧＮＤからの電位を測定する回路である。この電位測定回路７１は、例えば３.３Ｖの電位を供給するプルアップ(電流ソース)７２と、電位の変化(エッジ)が生じたときにその状態を保持するラッチ回路７３とを備えている。このプルアップ７２およびラッチ回路７３は、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄからの配線パターン５７であるＯＵＴ１〜ＯＵＴ４の各々に設けられており、図３の例では４組が備えられている。
ＯＲ回路７６は、何れかのラッチ回路７３が動作することにより、エンベデッドコントローラ４１に対して割り込みをかける。セレクタ回路７５は、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄの中の、どの半田ボールに対してクラック障害が生じたかをエンベデッドコントローラ４１が認識する際に用いられる。
【００３０】
例えば、図１に示すコンピュータ装置１に実装されたシステム基板５０が、何らストレスを受けていない状態では、プルアップ７２からの電流は、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄを介してＧＮＤ層５４に流れる。その後、コンピュータ装置１に実装されたシステム基板５０に何らかのストレスがかかり、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄの少なくとも何れか一つに割れや剥がれ等のクラック障害が生じた場合に、ＯＵＴ１〜ＯＵＴ４からの電位に変化が生じる。この電位の変化は、ラッチ回路７３に保持される。このとき、ＯＲ回路７６は、何れかのラッチ回路７３による動作に応じて、割り込み信号(ＩＮＴ)をエンベデッドコントローラ４１に出力する。エンベデッドコントローラ４１は、ＯＲ回路７６から割り込みがかけられた際、セレクタ回路７５を動作させて、ＯＵＴ１〜ＯＵＴ４に接続されたラッチ回路７３の状態を順次、観察する。これによって、エンベデッドコントローラ４１は、ＢＧＡパッケージ５１における四隅の、どこに障害が生じたかを認識することが可能となる。
【００３１】
ここで、半田ボールを用いたパッケージでは、四隅についてはクラック障害が大きいことが知られており、従来のパッケージでは、敢えて四隅には半田ボールを設けないように設計されるものも存在する。本実施の形態では、一般に利用され難いコーナー部分について、その四隅の半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄから一方をＧＮＤに接続し、他方から電位を測定している。このように四隅の半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄに簡単な配線を施すだけであり、システム基板５０を製造する製造者にとって、設計の負担が大幅に軽減される。尚、完全な四隅である必要はなく、コーナー部分の一定の領域にあって実装に際して用いられていない半田ボール５３に対して、同様な配線を接続し、回路を形成するように構成することもできる。
【００３２】
また、ラッチ回路７３によるラッチ状態は、意図的にクリアされるまで保持されるように構成することができる。例えばエンベデッドコントローラ４１が問題箇所を特定できた後に、任意にリセットをかけるように構成しても良い。例えば、故障回数の積算をとるような場合には、任意にリセットをかけることが必要となる。例えばユーザによる装置の使用中に半田ボールの一部にクラック等の障害が生じた場合でも、ユーザは「問題なし」として継続して使用する場合がある。このような場合には、故障状態をメモリに一旦、格納した後、ラッチ回路７３をリセットし、故障回数の積算をとることで、ユーザの使用状態に応じた故障診断等を実行することが可能となる。
【００３３】
次に、ソフトウェアによる処理について説明する。
図５は、エンベデッドコントローラ４１によるクラック検知処理の流れを示すフローチャートである。まず、ＢＧＡパッケージ５１にて、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄの少なくとも何れか一つについてクラックが発生した場合に(ステップ１０１)、クラック検知回路７０によってクラックが検知される(ステップ１０２)。より詳しくは、各ピンのアウトプット(ＯＵＴ１〜ＯＵＴ４)に対してラッチ回路７３がハイレベル出力をモニタし続ける。何れかのアウトプットがハイレベルになるとクラックが発生したとしてラッチし、ＯＲ回路７６によりそのＯＲ結果を割り込み信号としてエンベデッドコントローラ４１に伝達する。ステップ１０１でクラックが発生していない場合には、ステップ１０２以下の処理は行なわれずに、そのまま処理が終了する。クラック検知回路７０のＯＲ回路７６を介してクラックの発生が検知されると、エンベデッドコントローラ４１は、クラック検知回路７０のセレクタ回路７５を制御し、どのラッチ回路７３が割り込みの原因になっているかを調べることにより、クラックの場所を特定する(ステップ１０３)。またエンベデッドコントローラ４１は、自らが有する所定のメモリ(図示せず)にクラック発生情報を保持する(ステップ１０４)。そして、エンベデッドコントローラ４１は、ＢＩＯＳ９３に対してＳＭＩ/ＳＣＩを通知して(ステップ１０５)、処理が終了する。
【００３４】
次に、クラックのエラーが生じた場合の処理について説明する。
図６は、ＯＳ稼働時にクラックのエラーが生じた場合のソフトウェア処理を実行する機能図である。ここでは、ソフトウェア機能として、図２に示すＣＰＵ１１にて実行されコンピュータ装置１の全体を管理する基本ソフトウェアであるＯＳ９１と、ＯＳ９１の制御下にて実行されるアプリケーションソフトウェアであるクラック・エラー・ディテクション・ソフトウェア９２と、コンピュータ装置１に接続される各種デバイスを制御するＢＩＯＳ９３とが示されている。クラック・エラー・ディテクション・ソフトウェア９２は、ＯＳ９１の稼働時にエラー表示を行い、ユーザに対してクラックのエラーが生じたことを知らせるために実行される。
【００３５】
エンベデッドコントローラ４１は、クラック検知回路７０によりクラックが検知されると、ＢＩＯＳ９３にＳＭＩ(System Management Interrupt)/ＳＣＩ(System Control Interrupt)を通知する。ＢＩＯＳ９３は、クラック・エラー・ディテクション・ソフトウェア９２にクラック発生を通知し、ＮＶＲＡＭ４９にクラック発生情報を書き込む。このＮＶＲＡＭ４９に書き込まれるクラック発生情報としては、クラックの発生箇所(場所)に関する情報の他に、クラックが発生した時刻に関する情報などを格納することが可能である。
【００３６】
図７は、ＯＳ稼働時にクラックのエラーが生じた場合の処理の流れを示したフローチャートである。まず、ＢＧＡパッケージ５１にて、半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄの少なくとも何れか一つについてクラックが発生した場合に(ステップ２０１)、クラック検知回路７０によってクラックが検知される(ステップ２０２)。ステップ２０１でクラックが発生していない場合には、ステップ２０２以下の処理は行なわれずに、そのまま処理が終了する。クラック検知回路７０のＯＲ回路７６を介してクラックの発生が検知されると、エンベデッドコントローラ(ＥＣ)４１は、クラック検知回路７０のセレクタ回路７５を制御してクラック場所を特定し、ＢＩＯＳ９３に対してＳＭＩ/ＳＣＩを通知する(ステップ２０３)。ＳＭＩ/ＳＣＩを受けたＢＩＯＳ９３は、エンベデッドコントローラ４１からクラックの場所情報を読み取る(ステップ２０４)。またＢＩＯＳ９３は、読み取られた場所情報から、クラックの発生情報(クラック場所情報、日付)をＮＶＲＡＭ４９に書き込む(ステップ２０５)。更にＢＩＯＳ９３は、クラック・エラー・ディテクション・ソフトウェア９２にクラックの発生を伝える(ステップ２０６)。クラックの発生を伝えられたクラック・エラー・ディテクション・ソフトウェア９２は、ＯＳ９１にエラーの発生を伝える(ステップ２０７)。また、クラック・エラー・ディテクション・ソフトウェア９２は、図１および図２に示すＬＣＤ８にエラーの表示を行ない(ステップ２０８)、処理が終了する。
【００３７】
次に、ＰＯＳＴ(Power On Self Test)時にクラックのエラーを認識した場合の処理について説明する。ここで、ＰＯＳＴは、コンピュータ装置１の電源投入時に自動的に実行される各機器のテストである。
図８は、ＰＯＳＴ時にてクラックエラー処理を実行するソフトウェアの機能図である。ＰＯＳＴ時ではＯＳが動作していないことから、図８に示す機能図では、図６に示すＯＳ９１とクラック・エラー・ディテクション・ソフトウェア９２とが示されていない。
エンベデッドコントローラ４１は、クラック検知回路７０によりクラックが検知されると、ＢＩＯＳ９３にＳＭＩ/ＳＣＩを通知し、ＢＩＯＳ９３により、クラックエラーの表示を行なう。また、ＢＩＯＳ９３は、ＮＶＲＡＭ４９にクラック発生情報を書き込むと共に、履歴表示などの必要に応じて、クラック発生情報をＮＶＲＡＭ４９から読み出す。
【００３８】
図９は、ＰＯＳＴ時において、ＢＩＯＳ９３にて実行されるクラックエラーの処理の流れを示したフローチャートである。まず、システムの立ち上げでＣＰＵ１１がパワーオンすると、ＢＩＯＳ９３は、エンベデッドコントローラ(ＥＣ)４１よりクラック発生状況を確認する(ステップ３０１)。クラックが発生しているとの情報が得られると(ステップ３０２)、ＢＩＯＳ９３は、エンベデッドコントローラ(ＥＣ)４１よりクラックの場所情報を読み取る(ステップ３０３)。また、ＢＩＯＳ９３は、クラックの発生情報(クラック場所情報、日付)をＮＶＲＡＭ４９に書き込む(ステップ３０４)。そして、ＢＩＯＳ９３によりＬＣＤ８にＰＯＳＴエラーの表示を行なう(ステップ３０５)。
【００３９】
一方、ステップ３０２でクラックが発生しているとの情報が得られない場合には、ＢＩＯＳ９３は、ＮＶＲＡＭ４９よりクラックの発生情報を読み取る(ステップ３０６)。ＮＶＲＡＭ４９内にクラックの発生経歴の情報がある場合には(ステップ３０７)、ステップ３０５へ移行し、ＢＩＯＳ９３によりＬＣＤ８にＰＯＳＴエラーの表示が行われる。一方、ステップ３０７でクラックの発生経歴の情報がないと判断される場合には、ＢＩＯＳ９３によるノーマル・ブートが実行され、ＨＤＤ３１からＯＳ９１がメモリに読み込まれて起動し、コンピュータ装置１は操作可能な状態になる。
【００４０】
以上、詳述したように、本実施の形態によれば、実装されたシステム基板５０などに用いられるＢＧＡ/ＣＳＰデバイスにて、半田ボール５３にクラックが入ったときなどの異常状態が生じたときに、電気的にいち早くその現象を検知し、動作不良が発生することをユーザに知らせることができる。また、本実施の形態によれば、クラックの発生を検知するだけではなく、クラックの場所を特定することも可能である。これによって、不具合の検証を容易にし、検証時間や解析時間を大幅に短縮することが可能となる。尚、実施の形態１では、ＢＧＡパッケージ５１の例を挙げて説明したが、ＣＳＰでも同様に適用できる。また、図３に示す例では四隅の半田ボール５３ａ, ５３ｂ, ５３ｃ, ５３ｄの一端をＧＮＤ層５４に接続したが、プルアップ電流の供給源に接続し、他方で電圧値を得るように構成することも可能である。 即ち、ＧＮＤを電源に、プルアップをプルダウンとすることにより、立下りエッジのラッチにより異常を検知することが可能となる。また、極性が逆になることから、ＯＲ回路を使用する場合には、極性を反転しておく必要がある。
【００４１】
〔実施の形態２〕
実施の形態１では、クラックの発生を検知するだけではなく、クラックの場所を特定可能としている。この実施の形態２では、クラックの場所を特定することはできないが、システム側にて簡易にクラックの発生を検出し、ユーザに知らせることを特徴としている。尚、実施の形態１と同様の機能については同様の符号を用い、ここではその詳細な説明を省略する。
【００４２】
図１０(ａ)〜(ｃ)は、実施の形態２における半田ボールのクラック検知方法を説明するための図である。図１０(ａ)に示すシステム基板６０にて、ＢＧＡパッケージ５１の検知対象となるコーナー部分の半田ボール５３は、実装によってデイジーチェーンを構成する。このデイジーチェーンは、図１０(ｂ)に示すＢＧＡパッケージ５１上の基板設計と、図１０(ｃ)に示すＢＧＡ受け基板６５側の配線６６によって形成されている。ＢＧＡパッケージ５１上の基板設計では、最も四隅にある半田ボール５３(図３に示した５３ａ〜５３ｄに対応)と、それらと隣接するコーナー部分(一定の領域)にある半田ボール５３とが配線６１で接続されてショートされている。デイジーチェーンの一方の側(ＩＮ側)は、ＧＮＤまたは隣接する同様の構造を持った次のＢＧＡパッケージ５１に接続されている。また他方の側(ＯＵＴ側)は、配線８１によってエンベデッドコントローラ４１に接続されている。配線８１には電流ソースであるプルアップ８２が接続され、配線８１の先のエンベデッドコントローラ４１内には、ＯＵＴ側の状態を保持するためのラッチ８３が設けられている。また、電圧検知機能(図示せず)を備えている。更に、エンベデッドコントローラ４１内には、システム側への伝達やＮＶＲＡＭ４９などに記録するためのソフトウェアを備えている。
尚、このＩＮ側は、電源に接続されていても構わない。但し、この場合には、プルアップの代わりにプルダウン、またラッチは立ち下がりエッジとなる。
【００４３】
ここで、ＩＮ側をＧＮＤに接続しておくと、ＯＵＴ側からＬＯＷレベルが出力され続ける。ところが、デイジーチェーンの途中の半田ボール５３にクラックが入ると、ＯＵＴ側に接続されている電流ソース(プルアップ８２)により、アウトプットのレベルはＨｉｇｈとなる。エンベデッドコントローラ４１は、この変化を検出し、システム(例えば図８に示すＢＩＯＳ９３)に伝達することにより、ユーザに対してハードウェア(Ｈ/Ｗ)による動作不安定な状況が起こることを知らせることができる。またエンベデッドコントローラ４１は、クラック発生が検知されたことを、フラッシュメモリ等のＮＶＲＡＭ４９に直接、またはＢＩＯＳ９３等を介して記録する。これによって、再現がされ難いクラック発生の初期状態についても、後から知ることが可能となる。
【００４４】
以上、詳述したように、本実施の形態(実施の形態１および/または実施の形態２)によれば、ＢＧＡパッケージやＣＳＰなどの半田ボールを用いたパッケージが、ノートブック型パーソナルコンピュータなどの各種電子機器(装置)に実装された状態にて、半田ボールに生じたクラックなどの異常状態を良好に認識することができる。また、電子機器への実装時、半田ボールに生じた異常状態について、クラックなどの異常箇所を特定することが可能となる。更に、電子機器への実装時、半田ボールにクラックが入ったこと等による欠陥について、クラックの状況をメモリに格納し、履歴として利用することもできる。また更に、半田ボールを用いたパッケージが実装される電子機器の稼働状態にて、故障の早期発見、および解決時間の短縮を図ることが可能となる。
【産業上の利用可能性】
【００４５】
本発明は、ノートブック型ＰＣやデスクトップＰＣなどのコンピュータ装置や各種電子機器などに適用することができる。
【図面の簡単な説明】
【００４６】
【図１】ノートブック型パーソナルコンピュータ(ノートブック型ＰＣ)などのコンピュータ装置の外観を示した図である。
【図２】コンピュータ装置のハードウェアから見たシステム構成を示した図である。
【図３】半田ボールのクラック検知のための仕組みを有するシステム基板と、クラック検知回路の構成例を示した図である。
【図４】図３に示すシステム基板の一部について、その断面を示した図である。
【図５】エンベデッドコントローラによるクラック検知処理の流れを示すフローチャートである。
【図６】ＯＳ稼働時にクラックのエラーが生じた場合のソフトウェア処理を実行する機能図である。
【図７】ＯＳ稼働時にクラックのエラーが生じた場合の処理の流れを示したフローチャートである。
【図８】ＰＯＳＴ時にてクラックエラー処理を実行するソフトウェアの機能図である。
【図９】ＰＯＳＴ時において、ＢＩＯＳにて実行されるクラックエラーの処理の流れを示したフローチャートである。
【図１０】(ａ)〜(ｃ)は、実施の形態２における半田ボールのクラック検知方法を説明するための図である。
【図１１】従来の半田ボールをチェーン状に連結する方法を説明するための図である。
【符号の説明】
【００４７】
１…コンピュータ装置、８…ＬＣＤ(液晶表示装置)、１１…ＣＰＵ、４１…エンベデッドコントローラ、４９…ＮＶＲＡＭ(non-volatile RAM)、５０…システム基板、５１…ＢＧＡパッケージ、５２…ＢＧＡ基板、５３…半田ボール、５４…ＧＮＤ層、５５…ＧＮＤ配線、５６…ＢＧＡ受け基板、５７…配線パターン、６０…システム基板、６１…配線、７０…クラック検知回路、７１…電位測定回路、７２…プルアップ、７３…ラッチ回路、７５…セレクタ回路、７６…ＯＲ回路、９１…ＯＳ、９２…クラック・エラー・ディテクション・ソフトウェア、９３…ＢＩＯＳ
【図１】
0004577839.tif 000002
【図２】
0004577839.tif 000003
【図３】
0004577839.tif 000004
【図４】
0004577839.tif 000005
【図５】
0004577839.tif 000006
【図６】
0004577839.tif 000007
【図７】
0004577839.tif 000008
【図８】
0004577839.tif 000009
【図９】
0004577839.tif 000010
【図１０】
0004577839.tif 000011
【図１１】
0004577839.tif 000012