(57)【特許請求の範囲】
【請求項１】
走査線駆動装置と、１つの表示絵素が分割された複数の副絵素と、を備え、
上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、
上記各補助容量配線に供給される補助容量駆動信号に基づいて上記補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、
上記走査線駆動装置は、複数個かつ複数段備えられており、
複数個の上記走査線駆動装置の各々は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給するバッファを備え、
最後段の走査線駆動装置よりも前段に備えられる各走査線駆動装置に設けられた配線であって、入力された上記補助容量駆動信号を上記各補助容量配線とは別の外部に出力するための配線はそれぞれ、当該各走査線駆動装置の次段に備えられる走査線駆動装置の上記バッファに対して上記補助容量駆動信号を供給するために、当該次段に備えられる走査線駆動装置に接続されており、
複数個の上記走査線駆動装置の各々に設けられた、上記バッファにより波形が整形された補助容量駆動信号の出力端子に接続されている基幹配線であって、かつ、上記補助容量配線が接続されている当該基幹配線は、１個の上記走査線駆動装置に設けられた上記出力端子に接続されているもの毎に、分断されて設けられていることを特徴とする表示装置。
【請求項２】
複数個の上記走査線駆動装置のうち、少なくとも１個は、上記バッファを複数個備えることを特徴とする請求項１に記載の表示装置。
【請求項３】
上記基幹配線は、バッファを複数個備えた上記走査線駆動装置に設けられた、１個のバッファにより波形が整形された補助容量駆動信号の出力端子に接続されているもの毎に、さらに分断されて設けられていることを特徴とする請求項２に記載の表示装置。
【請求項４】
上記バッファのうち、少なくとも１個は、自身に入力された補助容量駆動信号を、オーバーシュート駆動により上記各補助容量配線に供給することを特徴とする請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
走査線駆動装置と、１つの表示絵素が分割された複数の副絵素と、を備え、
上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、
上記各補助容量配線に供給される補助容量駆動信号に基づいて上記補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、
上記走査線駆動装置は、複数個かつ複数段備えられており、
複数個の上記走査線駆動装置の各々は、少なくとも、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給する第１のバッファと、当該各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線とは別の外部に出力する第２のバッファと、を備え、
最終段の走査線駆動装置よりも前段に備えられる各走査線駆動装置の第２のバッファに設けられた、波形が整形された上記補助容量駆動信号の出力端子はそれぞれ、当該各走査線駆動装置の次段に備えられる走査線駆動装置の第１のバッファに設けられた、上記補助容量駆動信号の入力端子と接続されており、
複数個の上記走査線駆動装置の各々に設けられた、上記第１のバッファにより波形が整形された補助容量駆動信号の出力端子に接続されている基幹配線であって、かつ、上記補助容量配線が接続されている当該基幹配線は、１個の上記走査線駆動装置に設けられた上記出力端子に接続されているもの毎に、分断されて設けられていることを特徴とする表示装置。
【請求項６】
上記第１のバッファのうち、少なくとも１個は、自身に入力された補助容量駆動信号を、オーバーシュート駆動により上記各補助容量配線に供給することを特徴とする請求項５に記載の表示装置。
【請求項７】
最前段の上記走査線駆動装置には、上記各補助容量配線に供給すべき補助容量駆動信号が、コントローラから入力されていることを特徴とする請求項１〜６のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワードプロセッサ、パーソナルコンピュータ、及びテレビジョン放送の受信機等に用いられる表示装置に関する。特に、本発明は、アクティブマトリクス型液晶表示装置等の表示装置、及び当該表示装置に設けられている走査線を駆動する走査線駆動装置に関する。
【背景技術】
【０００２】
液晶表示装置は、高精細、薄型、軽量、及び低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上、及び他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。
【０００３】
こうした液晶表示装置では、表示品位の改善が進んでいる。しかしながら、当該表示品位の改善が進む状況下において、今日では、視野角特性に関する問題として、白抜き等、γ特性の視角依存性の問題が新たに顕在化してきている。このγ特性の視角依存性の問題とは、即ち、正面方向からの観測時におけるγ特性と、斜方向からの観測時におけるγ特性とが異なるという問題である。ここで、γ特性とは、表示輝度の階調依存性を意味する。つまり、γ特性が正面方向と斜方向とで異なるということは、階調表示状態が観測方向によって異なるということを意味する。そのため、上記γ特性の視角依存性の問題は、写真等の画像を表示する場合、受信機が受信したテレビジョン放送を表示する場合等において、特に大きな問題となる。
【０００４】
上記γ特性の視角依存性の問題を改善する技術としては、マルチ絵素駆動と呼ばれる技術が提案されている（特許文献１参照）。このマルチ絵素駆動とは、１つの表示絵素を、輝度の異なる２つ以上の副絵素で構成することにより、視野角特性、即ち、γ特性の視角依存性を改善する技術である。
【０００５】
まずは、マルチ絵素駆動の原理について、図１１ないし図１６を参照して説明を行う。
【０００６】
図１１は、液晶表示装置の液晶表示パネルのγ特性を示すグラフである。なお、図１１に示すグラフにおいて、縦軸は、輝度比である。また、図１１に示すグラフにおいて、横軸は、階調（電圧）である。
【０００７】
図１１に示すグラフにおいて、実線により示されている特性は、通常の駆動方式で駆動される上記液晶表示パネルを、正面方向から観測した場合におけるγ特性である。こうしたγ特性を有する場合は、最も正常な視認性が得られる。なおここで、通常の駆動方式とは、１つの表示絵素が複数の副絵素に分割されない駆動方式のことである。
【０００８】
図１１に示すグラフにおいて、破線により示されている特性は、通常の駆動方式で駆動される上記液晶表示パネルを、斜方向から観測した場合におけるγ特性である。こうしたγ特性を有する場合は、正常な視認性に対して、γ特性のズレが生じている。かつ、当該ズレの度合いは、輝度比が０または１に近い部分で小さくなっており、輝度比が０または１に遠い部分で大きくなっている。つまり、当該ズレの度合いは、明輝度及び暗輝度を示す部分で小さくなっており、中間調を示す部分で大きくなっているということがわかる。以上のことから、斜方向からの視認においては、中間調の表示輝度が非常に大きくなり、結果、白浮き等が生じる。
【０００９】
一方、マルチ絵素駆動では、１つの表示絵素において目標となる輝度を得ようとする場合に、当該１つの表示絵素を構成する、輝度の異なる複数の副絵素における平均輝度を、当該目標となる輝度とすべく駆動を制御する。
【００１０】
マルチ絵素駆動では、正面方向から観測した場合におけるγ特性が、通常の駆動方式で駆動される場合と同様の特性となる。つまり、マルチ絵素駆動で駆動される上記液晶表示パネルを、正面方向から観測した場合におけるγ特性は、図１１に示すグラフにおいて、実線により示されている特性となる。そのため、正面方向から観測した場合は、最も正常な視認性が得られる。
【００１１】
一方、マルチ絵素駆動では、斜方向から観測した場合におけるγ特性が、図１１に示すグラフにおいて、一点鎖線により示されている特性となる。これは、通常の駆動方式で輝度のズレが大きくなる中間調において、目標となる輝度を得ようとする場合、副絵素では、輝度のズレが小さい明輝度付近及び暗輝度付近の領域の表示を行うこと、及び、表示絵素全体では、当該副絵素の輝度の平均によって中間調輝度を得ることによる。これにより、輝度のズレは低減される。
【００１２】
次に、マルチ絵素駆動で駆動される液晶表示装置の表示絵素の構成例を図１２に示す。
【００１３】
図１２に示すとおり、１つの表示絵素１２０は、複数の副絵素１２１、１２２に分割されている。また、副絵素１２１は、ＴＦＴ（Thin Film Transistor）１２３を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。また、副絵素１２２は、ＴＦＴ１２４を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。即ち、ＴＦＴ１２３、１２４のゲート電極は、共通（同一）の走査線Ｇｎに接続されている。また、ＴＦＴ１２３、１２４のソース電極は、共通（同一）の信号線Ｓｍに接続されている。
【００１４】
副絵素１２１は、液晶容量ＣＬＣ１００と補助容量ＣＣＳ１００とを有している。液晶容量ＣＬＣ１００及び補助容量ＣＣＳ１００は共に、一方の電極がＴＦＴ１２３のドレイン電極に接続されている。副絵素１２１における液晶容量ＣＬＣ１００の他方の電極は、対向電圧ＶＣＯＭ１００に接続されている。副絵素１２１における補助容量ＣＣＳ１００の他方の電極は、補助容量配線１２５に接続されている。これにより、副絵素１２１における補助容量ＣＣＳ１００には、補助容量配線１２５から補助容量対向電圧（以下、ＣＳ電圧と称する）が印加され得る。
【００１５】
また、副絵素１２２は、液晶容量ＣＬＣ１０１と補助容量ＣＣＳ１０１とを有している。液晶容量ＣＬＣ１０１及び補助容量ＣＣＳ１０１は共に、一方の電極がＴＦＴ１２４のドレイン電極に接続されている。副絵素１２２における液晶容量ＣＬＣ１０１の他方の電極は、対向電圧ＶＣＯＭ１０１に接続されている。副絵素１２２における補助容量ＣＣＳ１０１の他方の電極は、補助容量配線１２６に接続されている。これにより、副絵素１２２における補助容量ＣＣＳ１０１には、補助容量配線１２６から、上記補助容量ＣＣＳ１００に供給され得るＣＳ電圧と異なるＣＳ電圧が印加され得る。
【００１６】
図１２に示す液晶表示装置において、副絵素１２１、１２２のそれぞれに印加されるソース電圧及びＣＳ電圧の波形の一例を図１３に示す。
【００１７】
図１２に示す構成を有する液晶表示装置では、分割された副絵素１２１、１２２に対して、それぞれ異なるＣＳ電圧を印加する。これにより、ＴＦＴ１２３におけるドレイン電圧は、ＴＦＴ１２４におけるドレイン電圧と異なる電圧となる。そして、副絵素１２１、１２２では、表示される階調も互いに異なることとなる。なお、この場合ＣＳ電圧は、ＡＣ（alternating current）により駆動される。
【００１８】
具体的には、ＴＦＴ１２３、１２４のソース電極は、互いに同じゲートタイミングでオンされる。しかしながら、ＴＦＴ１２３、１２４のドレイン電極に接続されるＣＳ電極（即ち、補助容量ＣＣＳ１００、ＣＣＳ１０１）の電圧は、互いに異なる。そのため、ＴＦＴ１２３とＴＦＴ１２４とでは、実際に保持される電圧が異なる。そして、これにより、副絵素１２１、１２２では、互いに異なる輝度、即ち、互いに異なる階調の表示が可能となる。
【００１９】
なお、補助容量配線１２５におけるＣＳ電圧の振幅と、補助容量配線１２６におけるＣＳ電圧の振幅とは、図１３に示すとおり、互いに略同一の振幅及び周波数を有し、かつ、位相が概ね１８０度異なる。また、次フレームにおいては、ＴＦＴ１２３、１２４のソース電圧の反転に合わせてＣＳ電圧も反転する。こうして、ＣＳ電圧は、ＡＣにより駆動される。
【００２０】
副絵素１２１に印加される電圧Ｖａ、及び副絵素１２２に印加される電圧Ｖｂは、目標となる輝度を与える本来の印加電圧Ｖｍに対して、
Ｖｍ＝（Ｖａ＋Ｖｂ）／２
という関係を満足する。このことから、目標となる輝度は、副絵素１２１、１２２の表示輝度の平均によって得られる。
【００２１】
特許文献２には、水平走査期間の短い高精細のパネルに対して、ＣＳ電圧の反転をフレーム周期より長い周期にて行う技術が開示されている。
【００２２】
高精細の液晶表示パネルにおいては、水平走査期間が短くなり、かつ、補助容量の数が多くなる。そのため、当該液晶表示パネルでは、ＣＳ電圧を与える補助容量駆動信号の波形に鈍りが発生する。また、この波形鈍りの程度は、液晶表示パネル内の場所によって異なる。このため、副絵素電極へと印加される実効的な電圧も、当該液晶表示パネル内の場所によって異なる。そして、これにより、当該液晶表示パネルでは、表示の輝度のムラが発生する問題が発生していた。
【００２３】
この問題を解決するため、特許文献２に開示されている技術では、ＣＳ電圧の振動周期を長くしている。そして、これにより、特許文献２に開示されている技術では、上記表示の輝度のムラを低減している。
【００２４】
例えば、図１３に示すとおり、１フレーム毎にＣＳ電圧の波形を反転させる場合は、２種類のＣＳ電圧波形を用意する必要がある。
【００２５】
また、図１４（ａ）・（ｂ）では、２フレーム毎にＣＳ電圧の波形を反転させる例について図示している。こうした場合は、位相が１フレーム分だけずれた波形をさらに用意する必要がある。そのため、図１４（ａ）・（ｂ）に示す例では、「ＶＣＳＶｔｙｐｅＡ１」〜「ＶＣＳＶｔｙｐｅＡ４」という、４種類のＣＳ電圧波形を用意する必要がある。この場合、液晶表示パネル上でのＣＳ電圧の信号線は、図１５に示すとおり、絵素の両端に、かつ補助容量配線１５０に直交する方向に、「ＣＳＶｔｙｐｅＡ１」〜「ＣＳＶｔｙｐｅＡ４」からなる幹線１５１が配置されている。そして、ＣＳ電圧は、この幹線１５１から引き出された補助容量配線１５０により、各補助容量１５２へと供給されている。
【００２６】
図１６は、液晶表示パネルのガラス基板における、補助容量駆動信号の配線を示す。
【００２７】
液晶表示パネル１６０のガラス基板１６１には、信号線Ｓｍに表示信号を供給するソースドライバ１６２と、走査線Ｇｎに走査線駆動信号（走査線信号）を与えるゲートドライバ１６３とが実装されている。
【００２８】
ソースドライバ１６２を制御する信号、ゲートドライバ１６３を制御する信号、及び補助容量駆動信号は、図示しないコントローラにて生成され、ソースドライバ１６２に供給されている。このうち、ゲートドライバ１６３を制御する信号及び補助容量駆動信号は、ソースドライバ１６２のパッケージ上に設けられた配線１６４を通じ、ガラス基板１６１上の配線１６５へ与えられている。さらにこのうち、ゲートドライバ１６３を制御する信号は、ガラス基板１６１上の配線１６５を介して、ゲートドライバ１６３Ａの入力端子に供給されている。
【００２９】
ゲートドライバ１６３Ａは、上記走査線駆動信号を生成すると共に、次段のゲートドライバ１６３Ｂへと、上記制御信号を供給する。
【００３０】
補助容量駆動信号を供給するガラス基板１６１上の配線１６５は、まず基幹信号線として、基幹配線１６６を、走査線と直交する方向に伸長している。そして、補助容量駆動信号は、この基幹配線１６６から引き出された補助容量配線ＣＳＬにより、各補助容量ＣＣＳへ供給されている。なお、説明を行っていない図１６の参照符号「ＣＬＣ」は液晶容量、参照符号「ＶＣＯＭ」は対向電圧である。
【特許文献１】特開２００４−６２１４６号公報（２００４年２月２６日公開）
【特許文献２】特開２００５−１８９８０４号公報（２００５年７月１４日公開）
【発明の開示】
【発明が解決しようとする課題】
【００３１】
特許文献１に開示されている技術において、上述した、液晶表示パネルにおける表示の輝度のムラを低減するためには、補助容量駆動信号を補助容量へと供給する配線のインピーダンスを低下させる必要がある。そして、当該配線のインピーダンスを低下させるためには、当該配線の線幅を太くする必要がある。
【００３２】
上記配線は、表示を行う画素と同一のパネル、即ち、表示を行う画素と同一のガラス基板上に配置されている。ここで、当該ガラス基板上に設けられた配線は、配線抵抗が大きい。そのため、当該配線の線幅は、充分に太くしなければならない。これにより、当該液晶表示パネルでは、上記基幹配線が非常に太くなり、表示画素以外の領域が大きくなってしまう。そして結果として、当該液晶表示パネルでは、額縁の狭小化が困難であるという問題が発生する。
【００３３】
また、特許文献２に開示される技術では、ＣＳ電圧の振動周期を長くすることで、波形鈍りの影響を抑制し、上記表示の輝度のムラを低減している。
【００３４】
しかしながら、この場合は、用いるＣＳ電圧の波形の種類が多くなる。このため、液晶表示パネルでは、ＣＳ電圧生成のための電圧源が多数必要となることで、表示画素以外の領域が大きくなってしまう。そしてこれにより、特許文献２に開示される技術でも同様に、額縁の狭小化が困難であるという問題が発生する。
【００３５】
本発明は、上記の問題に鑑みて為されたものであり、その目的は、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能である表示装置及び走査線駆動装置を提供することにある。
【課題を解決するための手段】
【００３６】
本発明に係る表示装置は、上記の問題を解決するため、走査線駆動装置と、１つの表示絵素が分割された複数の副絵素と、を備え、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記各補助容量配線に供給される補助容量駆動信号に基づいて上記補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給するバッファを備えることを特徴としている。
【００３７】
ここで「補助容量駆動信号の波形を整形する」処理とは、当該補助容量駆動信号に発生する鈍りを低減させる処理等の、当該補助容量駆動信号による補助容量の駆動を好適に行う、即ち、当該補助容量の駆動能力を向上させるための処理を意味する。一般的にバッファは、シュミット・トリガ機能を有しており、こうした処理を容易に実施することが可能である。
【００３８】
上記の構成によれば、補助容量駆動信号は、一旦走査線駆動装置に設けられたバッファに入力される。そして、バッファは、自身に入力された補助容量駆動信号の波形を整形し、各補助容量配線に供給する。本発明に係る表示装置は、こうして、走査線駆動装置のバッファにより補助容量の駆動を行う。
【００３９】
これにより、本発明に係る表示装置では、補助容量駆動信号を、バッファを介して各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を各補助容量配線に供給することが可能となる、即ち、補助容量の駆動能力を向上させることができる。このことから、本発明に係る表示装置では、基幹配線を構成する配線の線幅を細くする場合であっても、波形鈍り、表示の輝度のムラ等の発生による影響を抑制することができる。またこのため、本発明に係る表示装置では、波形鈍りの影響を抑制し、表示の輝度のムラを低減すべく、用いるＣＳ電圧の波形の種類を増加させる必要がない。
【００４０】
以上のことから、本発明に係る表示装置では、表示画素以外の領域を小さくすることが可能となる。
【００４１】
従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。
【００４２】
また、本発明に係る表示装置は、上記走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号を、そのまま当該各補助容量配線とは別の外部に出力する配線をさらに備えることを特徴としている。また、本発明に係る表示装置は、上記走査線駆動装置を複数個備え、上記各走査線駆動装置は、上記配線により接続されていることを特徴としている。
【００４３】
上記の構成によれば、走査線駆動装置は、補助容量駆動信号を上記補助容量配線とは別の外部に出力する配線をさらに備える。そのため、本発明に係る表示装置では、当該配線を介して、複数個の走査線駆動装置同士を接続するのが効果的である。これにより、当該複数個の走査線駆動装置間においては、補助容量駆動信号を、一方の走査線駆動装置から他方の走査線駆動装置に入力することが可能となる。そして、当該他方の走査線駆動装置では、補助容量駆動信号を、自身が有するバッファを介して各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を各補助容量配線に供給することが可能となる、即ち、補助容量の駆動能力を向上させることができる。
【００４４】
複数個の走査線駆動装置が補助容量を駆動するということは、即ち、複数個のバッファを用いて補助容量を駆動するということである。従って、この場合は、補助容量の駆動能力をさらに向上させることができる。このことから、本発明に係る表示装置では、基幹配線を構成する配線の線幅をさらに細くすることが可能となる。
【００４５】
また、本発明に係る表示装置は、上記各補助容量配線は、上記各走査線駆動装置のいずれかにおけるバッファに接続されるもの毎に分断して設けられていることを特徴としている。
【００４６】
上記の構成によれば、走査線駆動装置毎に、補助容量駆動信号の供給を独立して行うことにより、本発明に係る表示装置では、基幹配線の分断が可能となる。これにより、当該基幹配線においては、インピーダンスの低下が容易となるため、当該基幹配線を構成する配線の線幅をさらに細くすることが可能となる。
【００４７】
また、本発明に係る表示装置は、上記走査線駆動装置は、上記バッファを複数個備えることを特徴としている。
【００４８】
上記の構成によれば、複数個のバッファを用いて補助容量を駆動することで、補助容量の駆動能力をさらに向上させることができる。このことから、本発明に係る表示装置では、基幹配線を構成する配線の線幅をさらに細くすることが可能となる。
【００４９】
また、本発明に係る表示装置は、上記各補助容量配線は、上記複数のバッファにおけるいずれかのバッファに接続されるもの毎に分断して設けられていることを特徴としている。
【００５０】
上記の構成によれば、複数のバッファ毎に、補助容量駆動信号の供給を独立して行うことにより、本発明に係る表示装置では、基幹配線の分断が可能となる。これにより、当該基幹配線においては、インピーダンスの低下が容易となるため、当該基幹配線を構成する配線の線幅をさらに細くすることが可能となる。
【００５１】
また、本発明に係る表示装置は、上記走査線駆動装置のバッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により上記各補助容量配線に供給することを特徴としている。
【００５２】
上記の構成によれば、走査線駆動装置のバッファは、補助容量駆動信号をオーバーシュート駆動により各補助容量配線に供給する。これにより、各補助容量配線に接続される補助容量が充電される時間を短縮することができるため、複数の副絵素の駆動を速やかに実施することができる。そして、これにより、本発明に係る表示装置では、走査線の増加に起因して、駆動時間が短くなる場合においても、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。
【００５３】
本発明に係る表示装置は、上記の問題を解決するために、走査線駆動装置と、１つの表示絵素が分割された複数の副絵素と、を備え、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記各補助容量配線に供給される補助容量駆動信号に基づいて上記補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、少なくとも、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給する第１のバッファと、当該各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線とは別の外部に出力する第２のバッファと、を備えることを特徴としている。
【００５４】
上記の構成によれば、補助容量駆動信号は、一旦走査線駆動装置に設けられたバッファに入力される。そして、バッファは、自身に入力された補助容量駆動信号の波形を整形し、各補助容量配線に供給する。本発明に係る表示装置は、こうして、走査線駆動装置のバッファにより補助容量の駆動を行う。
【００５５】
ここで、本発明に係る表示装置では、補助容量駆動信号がさらに、走査線駆動装置において、第１のバッファとは別に設けられた第２のバッファに一旦入力される。そして、第２のバッファは、自身に入力された補助容量駆動信号の波形を整形し、各補助容量配線とは別の外部に出力する。
【００５６】
これにより、本発明に係る表示装置では、補助容量駆動信号を、第１のバッファを介して各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を各補助容量配線に供給することが可能となる、即ち、補助容量の駆動能力を向上させることができる。このことから、本発明に係る表示装置では、基幹配線を構成する配線の線幅を細くする場合であっても、波形鈍り、表示の輝度のムラ等の発生による影響を抑制することができる。またこのため、本発明に係る表示装置では、波形鈍りの影響を抑制し、表示の輝度のムラを低減すべく、用いるＣＳ電圧の波形の種類を増加させる必要がない。
【００５７】
以上のことから、本発明に係る表示装置では、表示画素以外の領域を小さくすることが可能となる。
【００５８】
従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。
【００５９】
また、上記の構成によれば、走査線駆動装置の第２のバッファに入力された補助容量駆動信号を外部に出力することにより、波形の鈍りが低減された当該補助容量駆動信号を外部の装置に入力することができる。
【００６０】
また、本発明に係る表示装置は、上記走査線駆動装置を複数段備え、最後段の走査線駆動装置よりも前段に備えられる各走査線駆動装置の第２のバッファはそれぞれ、当該各走査線駆動装置の次段に備えられる走査線駆動装置の第１のバッファと接続されていることを特徴としている。
【００６１】
上記の構成によれば、本発明に係る走査線駆動装置では、最後段の走査線駆動装置よりも前段に備えられる各走査線駆動装置の第２のバッファが、当該各走査線駆動装置の次段に備えられる走査線駆動装置の第１のバッファと接続されている。本発明に係る表示装置では、こうして当該各走査線駆動装置同士を順次接続するのが効果的である。これにより、当該各走査線駆動装置間においては、波形の鈍りが低減された補助容量駆動信号を、各走査線駆動装置に順次入力することが可能となる。そして、当該各走査線駆動装置においては、補助容量駆動信号を、自身が有する第１のバッファを介して各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を各補助容量配線に供給することが可能となる、即ち、補助容量の駆動能力を向上させることができる。
【００６２】
複数段の走査線駆動装置が補助容量を駆動するということは、即ち、複数個の第１のバッファを用いて補助容量を駆動するということである。従って、この場合は、補助容量の駆動能力をさらに向上させることができる。このことから、本発明に係る表示装置では、基幹配線を構成する配線の線幅をさらに細くすることが可能となる。
【００６３】
また、上記の構成によれば、補助容量駆動信号は、走査線駆動装置の第２のバッファを介して次段の走査線駆動装置に出力されるため、補助容量駆動信号の鈍り及び遅延に起因する、上記複数の走査線駆動装置間における、当該補助容量駆動信号の波形の変動を抑制することができる。
【００６４】
また、本発明に係る表示装置は、上記走査線駆動装置の第１のバッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により上記各補助容量配線に供給することを特徴としている。
【００６５】
上記の構成によれば、走査線駆動装置の第１のバッファは、補助容量駆動信号をオーバーシュート駆動により各補助容量配線に供給する。これにより、各補助容量配線に接続される補助容量が充電される時間を短縮することができるため、複数の副絵素の駆動を速やかに実施することができる。そして、これにより、本発明に係る表示装置では、走査線の増加に起因して、駆動時間が短くなる場合においても、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。
【００６６】
また、本発明に係る表示装置は、上記走査線駆動装置には、上記各補助容量配線に供給すべき補助容量駆動信号が入力されていることを特徴としてもよい。
【００６７】
本発明に係る走査線駆動装置は、上記の問題を解決するため、１つの表示絵素が分割された複数の副絵素を備え、当該複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、当該各補助容量配線に供給される補助容量駆動信号に基づいて当該補助容量を駆動することにより、当該複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置に備えられ、上記表示装置に設けられている走査線を駆動する走査線駆動装置であって、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給するバッファを備えることを特徴としている。
【００６８】
上記の構成によれば、補助容量駆動信号は、一旦走査線駆動装置自身に設けられたバッファに入力される。そして、バッファは、自身に入力された補助容量駆動信号の波形を整形し、表示装置の各補助容量配線に供給する。本発明に係る走査線駆動装置は、こうして、自身に設けられたバッファにより補助容量の駆動を行う。
【００６９】
これにより、本発明に係る走査線駆動装置では、補助容量駆動信号を、バッファを介して表示装置の各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を表示装置の各補助容量配線に供給することが可能となる、即ち、当該表示装置における補助容量の駆動能力を向上させることができる。このことから、本発明に係る走査線駆動装置では、表示装置における基幹配線を構成する配線の線幅を細くする場合であっても、波形鈍り、表示の輝度のムラ等の発生による影響を抑制することができる。またこのため、本発明に係る走査線駆動装置を備える表示装置では、波形鈍りの影響を抑制し、表示の輝度のムラを低減すべく、用いるＣＳ電圧の波形の種類を増加させる必要がない。
【００７０】
以上のことから、本発明に係る走査線駆動装置では、マルチ絵素駆動で駆動される表示装置における表示画素以外の領域を小さくすることが可能である。
【００７１】
従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。
【００７２】
また、本発明に係る走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号を、そのまま当該各補助容量配線とは別の外部に出力する配線をさらに備えることを特徴としている。
【００７３】
上記の構成によれば、入力された補助容量駆動信号を、そのまま補助容量配線とは別の外部に出力する配線をさらに備える。そのため、当該配線を介して、本発明に係る走査線駆動装置と外部の装置とを接続することにより、当該補助容量駆動信号を当該外部の装置に入力することができる。
【００７４】
また、本発明に係る走査線駆動装置は、上記バッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により上記各補助容量配線に供給することを特徴としている。
【００７５】
上記の構成によれば、バッファは、補助容量駆動信号をオーバーシュート駆動により各補助容量配線に供給する。これにより、各補助容量配線に接続される補助容量が充電される時間を短縮することができるため、複数の副絵素の駆動を速やかに実施することができる。そして、これにより、本発明に係る走査線駆動装置を備える表示装置では、走査線の増加に起因して、駆動時間が短くなる場合においても、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。
【００７６】
本発明に係る走査線駆動装置は、上記の問題を解決するため、１つの表示絵素が分割された複数の副絵素を備え、当該複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、当該各補助容量配線に供給される補助容量駆動信号に基づいて当該補助容量を駆動することにより、当該複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置に備えられ、上記表示装置に設けられている走査線を駆動する走査線駆動装置であって、少なくとも、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給する第１のバッファと、当該各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線とは別の外部に出力する第２のバッファと、を備えることを特徴としている。
【００７７】
上記の構成によれば、補助容量駆動信号は、一旦走査線駆動装置自身に設けられた第１のバッファに入力される。そして、第１のバッファは、自身に入力された補助容量駆動信号の波形を整形し、各補助容量配線に供給する。本発明に係る走査線駆動装置は、こうして、自身に設けられた第１のバッファにより補助容量の駆動を行う。
【００７８】
ここで、本発明に係る走査線駆動装置では、補助容量駆動信号がさらに、第１のバッファとは別に設けられた第２のバッファに一旦入力される。そして、第２のバッファは、自身に入力された補助容量駆動信号の波形を整形し、各補助容量配線とは別の外部に出力する。
【００７９】
これにより、本発明に係る走査線駆動装置では、補助容量駆動信号を、第１のバッファを介して表示装置の各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を表示装置の各補助容量配線に供給することが可能となる、即ち、当該表示装置が有する補助容量の駆動能力を向上させることができる。このことから、本発明に係る走査線駆動装置では、表示装置における基幹配線を構成する配線の線幅を細くする場合であっても、波形鈍り、表示の輝度のムラ等の発生による影響を抑制することができる。またこのため、本発明に係る走査線駆動装置を備える表示装置では、波形鈍りの影響を抑制し、表示の輝度のムラを低減すべく、用いるＣＳ電圧の波形の種類を増加させる必要がない。
【００８０】
以上のことから、本発明に係る走査線駆動装置では、マルチ絵素駆動で駆動される表示装置における表示画素以外の領域を小さくすることが可能である。
【００８１】
従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。
【００８２】
また、上記の構成によれば、第２のバッファに入力された補助容量駆動信号を外部に出力することにより、波形の鈍りが低減された当該補助容量駆動信号を外部の装置に入力することができる。
【００８３】
また、本発明に係る走査線駆動装置は、上記第１のバッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により上記各補助容量配線に供給することを特徴としている。
【００８４】
上記の構成によれば、第１のバッファは、補助容量駆動信号をオーバーシュート駆動により各補助容量配線に供給する。これにより、各補助容量配線に接続される補助容量が充電される時間を短縮することができるため、複数の副絵素の駆動を速やかに実施することができる。そして、これにより、本発明に係る走査線駆動装置を備える表示装置では、走査線の増加に起因して、駆動時間が短くなる場合においても、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。
【００８５】
また、本発明に係る走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号が入力されていることを特徴としてもよい。
【発明の効果】
【００８６】
以上のとおり、本発明に係る表示装置は、走査線駆動装置と、１つの表示絵素が分割された複数の副絵素と、を備え、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記各補助容量配線に供給される補助容量駆動信号に基づいて上記補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給するバッファを備える構成である。
【００８７】
また、本発明に係る表示装置は、走査線駆動装置と、１つの表示絵素が分割された複数の副絵素と、を備え、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記各補助容量配線に供給される補助容量駆動信号に基づいて上記補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、少なくとも、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給する第１のバッファと、当該各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線とは別の外部に出力する第２のバッファと、を備える構成である。
【００８８】
以上のとおり、本発明に係る走査線駆動装置は、１つの表示絵素が分割された複数の副絵素を備え、当該複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、当該各補助容量配線に供給される補助容量駆動信号に基づいて当該補助容量を駆動することにより、当該複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置に備えられ、上記表示装置に設けられている走査線を駆動する走査線駆動装置であって、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給するバッファを備える構成である。
【００８９】
また、本発明に係る走査線駆動装置は、１つの表示絵素が分割された複数の副絵素を備え、当該複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、当該各補助容量配線に供給される補助容量駆動信号に基づいて当該補助容量を駆動することにより、当該複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置に備えられ、上記表示装置に設けられている走査線を駆動する走査線駆動装置であって、少なくとも、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線に供給する第１のバッファと、当該各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された当該補助容量駆動信号の波形を整形して当該各補助容量配線とは別の外部に出力する第２のバッファと、を備える構成である。
【００９０】
従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。
【発明を実施するための最良の形態】
【００９１】
〔実施の形態１〕
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。
【００９２】
図１は、本発明の一実施形態を示すものであり、走査線駆動装置の概略構成を示すブロック図である。
【００９３】
図１に示すゲートドライバ（走査線駆動装置）１は、コントロールロジック１１Ａ、１１Ｂ、双方向シフトレジスタ１２、レベルシフタ１３及び出力回路１４を備える構成である。
【００９４】
さらに、ゲートドライバ１は、バッファ２１Ａ、２１Ｂを備える構成である。
【００９５】
なお、図１に図示されている円形の部材はいずれも、ゲートドライバ１に設けられる端子であり、当該円形の部材の横に付されている符号（文字）は、当該ゲートドライバ１に設けられる端子の端子名である。
【００９６】
ゲートドライバ１に設けられる端子「ＬＢＲ」は、双方向シフトレジスタ１２のシフト方向を示す制御信号が入力される入力端子である。この端子「ＬＢＲ」は、状態「Ｈ」と状態「Ｌ」とを有しており、当該制御信号に応じて、状態「Ｈ」と状態「Ｌ」とを切り替えることで、双方向シフトレジスタ１２のシフト方向を制御する。そしてこれにより、ゲートドライバ１では、出力回路１４が出力する走査線駆動信号の走査方向が決定される。
【００９７】
ゲートドライバ１に設けられる端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、入力端子と出力端子とを、上記端子「ＬＢＲ」に入力される制御信号に応じて切り替える機能を有するＩＯ（Input/Output）端子である。ここで、上記端子「ＬＢＲ」が状態「Ｈ」である場合は、端子「ＧＳＰＯＩ」が入力端子となり、端子「ＧＳＰＩＯ」が出力端子となる。反対に、上記端子「ＬＢＲ」が状態「Ｌ」である場合は、端子「ＧＳＰＯＩ」が出力端子となり、端子「ＧＳＰＩＯ」が入力端子となる。なお、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」のうち、入力端子の機能を有する端子は、双方向シフトレジスタ１２の動作を開始させるための信号（以下、「走査開始信号」と称する）が入力される。また、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」のうち、出力端子の機能を有する端子は、当該走査開始信号を、ゲートドライバ１とカスケード接続された図示しない次段のゲートドライバに出力する。例えばゲートドライバ１が、後述する図４に示すゲートドライバ１Ａである場合、「次段のゲートドライバ」とは、図４に示すゲートドライバ１Ｂである。
【００９８】
ゲートドライバ１に設けられる端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」は、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」と同様に、入力端子と出力端子とを、上記端子「ＬＢＲ」に入力される制御信号に応じて切り替える機能を有するＩＯ端子である。上記端子「ＬＢＲ」が状態「Ｈ」である場合は、端子「ＧＣＫＯＩ」が入力端子となり、端子「ＧＣＫＩＯ」が出力端子となる。反対に、上記端子「ＬＢＲ」が状態「Ｌ」である場合は、端子「ＧＣＫＯＩ」が出力端子となり、端子「ＧＣＫＩＯ」が入力端子となる。なお、端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」のうち、入力端子の機能を有する端子は、双方向シフトレジスタ１２の駆動クロック信号が入力される。また、端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」のうち、出力端子の機能を有する端子は、当該駆動クロック信号を、上記次段のゲートドライバに出力する。
【００９９】
ゲートドライバ１に設けられる端子「ＶＧＬ」、「ＶＧＨ」は、出力回路１４を動作させるための、図示しない電源が接続される電源端子である。なお、出力回路１４は、走査線駆動信号を、後述する端子「ＯＧ１」〜「ＯＧ２７２」に出力するものである。端子「ＶＧＬ」に印加される当該電源の電源電圧をｖｇｌ、端子「ＶＧＨ」に印加される当該電源の電源電圧をｖｇｈとすると、出力回路１４は、当該走査線駆動信号を、ｖｇｌからｖｇｈまでの振幅を有する信号として出力する。
【０１００】
ゲートドライバ１に設けられる端子「ＶＣＣ」は、ゲートドライバ１を動作させるための、図示しない電源が接続される電源端子である。ゲートドライバ１に設けられる端子「ＧＮＤ」は、接地端子である。
【０１０１】
また、ゲートドライバ１には、２７２個の端子「ＯＧ１」〜「ＯＧ２７２」が設けられる。なお、本願図面ではいずれも、図面の簡略化のため、端子「ＯＧ２」〜「ＯＧ２７１」までの、２７０個の端子について図示を省略している。この端子「ＯＧ１」〜「ＯＧ２７２」は、出力回路１４からの走査線駆動信号を、ゲートドライバ１の外部に出力する走査線駆動信号の出力端子である。また、端子「ＯＧ１」〜「ＯＧ２７２」は、走査線Ｇｎ（図４参照）が接続されることで、走査線Ｇｎに当該走査線駆動信号を与えて走査線Ｇｎを駆動する、ゲートドライバ１の走査線駆動端子である。図１に示すゲートドライバ１では、「ＯＧ１」〜「ＯＧ２７２」という２７２個の端子が設けられているため、最大２７２本の走査線を駆動することができる。
【０１０２】
ゲートドライバ１に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」は、補助容量駆動信号をバッファ２１Ａ、２１Ｂに入力するための、補助容量駆動信号の入力端子である。ゲートドライバ１に設けられる端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」は、バッファ２１Ａ、２１Ｂから出力された補助容量駆動信号を、補助容量配線（例えば、図４の補助容量配線５１参照）に出力するための、補助容量駆動信号の出力端子である。
【０１０３】
端子「ＣＳＶｔｙｐｅＡ１Ｒ」は、「ＣＳＶｔｙｐｅＡ１Ｌ」と接続される。端子「ＣＳＶｔｙｐｅＡ２Ｒ」は、「ＣＳＶｔｙｐｅＡ２Ｌ」と接続される。端子「ＣＳＶｔｙｐｅＡ３Ｒ」は、「ＣＳＶｔｙｐｅＡ３Ｌ」と接続される。端子「ＣＳＶｔｙｐｅＡ４Ｒ」は、「ＣＳＶｔｙｐｅＡ４Ｌ」と接続される。
【０１０４】
端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」と端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」との接続部分には、バッファ２１Ａの一端（入力端子）及びバッファ２１Ｂの一端（入力端子）が接続される。バッファ２１Ａの他端（出力端子）は、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」に接続され、バッファ２１Ｂの他端（出力端子）は、端子「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に接続される。
【０１０５】
ゲートドライバ１に入力された補助容量駆動信号は、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」と端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」との接続部分からバッファ２１Ａ、２１Ｂに入力される。バッファ２１Ａ、２１Ｂは、入力された補助容量駆動信号の波形を整形し、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に出力する。ゲートドライバ１では、こうして、バッファ２１Ａ、２１Ｂにより波形の鈍りが低減された補助容量駆動信号を上記補助容量配線に供給し、当該補助容量配線に接続される補助容量（図４参照）を駆動する。なお、本発明に係る表示装置、走査線駆動装置において使用されるバッファは、入力のファン・イン数の調節、出力の駆動能力の向上等に使用するものである。入力用として使用されるバッファの多くは、シュミット・トリガ機能を有しており、入力信号の雑音除去、波形整形を行う。また、ここで「補助容量駆動信号の波形を整形する」処理とは、当該補助容量駆動信号に発生する鈍りを低減させる処理、当該補助容量駆動信号の振幅を増幅させる処理等の、当該補助容量駆動信号による補助容量の駆動を好適に行う、即ち、当該補助容量の駆動能力を向上させるための処理を意味する。一般的に上記のようなバッファは、上記シュミット・トリガ機能により、こうした処理を容易に実施することが可能である。
【０１０６】
ゲートドライバ１に設けられる端子「ＶＣＳＨ」、「ＶＣＳＬ」は、本発明に係る走査線駆動装置に設けられるバッファを動作させるための、図示しない電源が接続される電源端子である。即ち、ゲートドライバ１における端子「ＶＣＳＨ」、「ＶＣＳＬ」は、バッファ２１Ａ、２１Ｂを動作させるための、図示しない電源が接続される電源端子である。なお、端子「ＶＣＳＨ」、「ＶＣＳＬ」に印加される、当該電源からの電源電圧は、
端子「ＶＣＳＨ」の電源電圧＞端子「ＶＣＳＬ」の電源電圧
の関係を有する。
【０１０７】
図２は、バッファ２１Ａ、及びバッファ２１Ｂの回路構成を示す図である。
【０１０８】
図２に示すバッファ２１０は、バッファ２１Ａ、及びバッファ２１Ｂとして好適に使用されるものである。図２に示すバッファ２１０は、入力端子２１１、２つのインバータ２１２Ａ、２１２Ｂ、及び出力端子２１３が、この順番に直列接続される構成である。
【０１０９】
図２に示すバッファ２１０は、入力端子２１１が、図１に示すゲートドライバ１における、端子「ＣＳＶｔｙｐｅＡ１Ｒ」と端子「ＣＳＶｔｙｐｅＡ１Ｌ」との間、端子「ＣＳＶｔｙｐｅＡ２Ｒ」と端子「ＣＳＶｔｙｐｅＡ２Ｌ」との間、端子「ＣＳＶｔｙｐｅＡ３Ｒ」と端子「ＣＳＶｔｙｐｅＡ３Ｌ」との間、及び端子「ＣＳＶｔｙｐｅＡ４Ｒ」と端子「ＣＳＶｔｙｐｅＡ４Ｌ」との間に接続される。これは、図２に示すバッファ２１０を、図１に示すバッファ２１Ａとして用いる場合であっても、図１に示すバッファ２１Ｂとして用いる場合であっても同様である。
【０１１０】
また、図１に示すバッファ２１Ａとして用いる場合、バッファ２１０の出力端子２１３は、図１に示すゲートドライバ１における、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」に接続される。また、図１に示すバッファ２１Ｂとして用いる場合、バッファ２１０の出力端子２１３は、図１に示すゲートドライバ１における、端子「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に接続される。
【０１１１】
また、図２に示すバッファ２１０に設けられる、２つのインバータ２１２Ａ、２１２Ｂはいずれも、電源ラインＶＣＳＨが、図１に示すゲートドライバ１に設けられる端子「ＶＣＳＨ」に接続され、電源ラインＶＣＳＬが、図１に示すゲートドライバ１に設けられる端子「ＶＣＳＬ」に接続される。
【０１１２】
インバータ２１２Ａは、端子「ＶＣＳＨ」からの電圧がソースに印加されるｐチャネル型のＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタ２１２ＡＰと、端子「ＶＣＳＬ」からの電圧がソースに印加されるｎチャネル型のＭＯＳ電界効果トランジスタ２１２ＡＮとを備えるインバータ回路である。また、インバータ２１２Ｂは、端子「ＶＣＳＨ」からの電圧がソースに印加されるｐチャネル型のＭＯＳ電界効果トランジスタ２１２ＢＰと、端子「ＶＣＳＬ」からの電圧がソースに印加されるｎチャネル型のＭＯＳ電界効果トランジスタ２１２ＢＮとを備えるインバータ回路である。
【０１１３】
そして、図２に示すバッファ２１０は、インバータ２１２Ａ、２１２Ｂを、２段に接続して構成されるものである。
【０１１４】
ここで、本発明に係る走査線駆動装置において、走査線駆動信号を生成する原理について、その概要を説明する。
【０１１５】
まず、図１に示すゲートドライバ１の端子「ＬＢＲ」には、該端子「ＬＢＲ」を「Ｈ」状態または「Ｌ」状態とするための制御信号が供給される。これにより、ゲートドライバ１では、双方向シフトレジスタ１２のシフト方向が決定され、走査線駆動信号の走査方向が決定される。なお、ここでは、端子「ＬＢＲ」を「Ｈ」状態とする場合を想定し、上記概要を説明する。このとき、出力回路１４が出力する走査線駆動信号の走査方向、即ち、走査線駆動信号が供給される走査線の順番は、端子「ＯＧ１」に接続される走査線、端子「ＯＧ２」に接続される走査線、・・・、端子「ＯＧ２７２」に接続される走査線、となる。
【０１１６】
垂直同期信号を基に生成された走査開始信号が、ゲートドライバ１の端子「ＧＳＰＯＩ」から入力されると、双方向シフトレジスタ１２は、ゲートドライバ１の端子「ＧＣＫＯＩ」から入力される駆動クロック信号に同期してシフト動作を開始し、該シフト動作によりパルス信号である第１のパルスを生成する。なお、この駆動クロック信号には、水平同期信号を基に生成された信号が使用される。
【０１１７】
上記第１のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号にレベル変換され、出力回路１４から端子「ＯＧ１」に接続される走査線へと出力される。次に、双方向シフトレジスタ１２は、上記シフト動作により、第１のパルスとは別のパルス信号である第２のパルスを生成する。この第２のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号にレベル変換され、出力回路１４から端子「ＯＧ２」に接続される走査線へと出力される。
【０１１８】
即ち、双方向シフトレジスタ１２は、上記シフト動作により、第ｎのパルスとは別のパルス信号である第（ｎ＋１）のパルスを生成する。この第（ｎ＋１）のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号にレベル変換され、出力回路１４から端子「ＯＧ（ｎ＋１）」に接続される走査線へと出力される。次に、双方向シフトレジスタ１２は、上記シフト動作により、第（ｎ＋１）のパルスとは別のパルス信号である第（ｎ＋２）のパルスを生成する、といった具合に、以上の動作を、端子「ＯＧ２７２」に接続される走査線へとパルス（第２７２のパルス）が出力されるまで繰り返す。なお、ここで、「ｎ」とは、双方向シフトレジスタ１２の場合、１〜２７０の間の任意の自然数である。
【０１１９】
上記双方向シフトレジスタ１２におけるシフト動作では、水平同期信号と同期する信号が使用される。そのため、端子「ＯＧ１」〜「ＯＧ２７２」から出力する走査線駆動信号は、該水平同期信号の１周期毎に、走査線を１本駆動することとなる。
【０１２０】
上記シフト動作が終了すると、即ち、端子「ＯＧ２７２」に接続される走査線へと走査線駆動信号を出力すると、ゲートドライバ１は、端子「ＧＳＰＩＯ」から走査開始信号を出力すると共に、端子「ＧＣＫＩＯ」から駆動クロック信号を出力する。当該走査開始信号及び駆動クロック信号は、上記次段のゲートドライバに入力される。これにより、当該次段のゲートドライバでは、ゲートドライバ１と同様の、走査線駆動装置における走査線駆動信号生成動作を開始する。ゲートドライバ１が、２７２本の走査線を駆動する場合、上記次段のゲートドライバでは、２７３本目の走査線から、２７４本目の走査線、２７５本目の走査線、・・・、といった具合に、走査線に走査線駆動信号を与える。
【０１２１】
図３は、ゲートドライバ１の外形を示す図である。
【０１２２】
なお、本発明に係る走査線駆動装置の特徴をより明確に図示するため、図３に示すゲートドライバ１、後述する図８に示すゲートドライバ２、及び後述する図１０に示すゲートドライバ３ではいずれも、補助容量駆動信号が通過する部材を透視した状態で図示している。
【０１２３】
ゲートドライバ１は、テープ３１に、バッファ２１Ａ、２１Ｂを備える集積回路３２を実装した構成である。なお、図３に示すゲートドライバ１において、各種端子が設けられる端子部３３に付されている符号は、ゲートドライバ１の端子に対応する、テープ３１の端子名である。
【０１２４】
ゲートドライバ１の端子は、端子部３３の中央に、端子「ＯＧ１」〜「ＯＧ２７２」が配置され、その両側に、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」が配置される。
【０１２５】
その他の端子は、端子部３３において、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」よりも、ゲートドライバ１の両端側に配置される。また、図示はしていないが、図３に２端子設けられる、端子「ＶＧＬ」、端子「ＶＧＨ」、端子「ＧＮＤ」、端子「ＬＢＲ」、端子「ＶＣＣ」、端子「ＶＣＳＨ」、及び端子「ＶＣＳＬ」はいずれも、当該２端子における、一方の端子と他方の端子とが接続される。
【０１２６】
端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と接続される。
【０１２７】
なお、便宜上、図３以下の図面では、補助容量駆動信号が通過する配線（例えば、端子「ＣＳＶｔｙｐｅＡ１Ｒ」と端子「ＣＳＶｔｙｐｅＡ１Ｌ」とを接続する配線）が複数存在する箇所を、１本の太線で図示している。
【０１２８】
なお、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、一方が入力端子となると他方が出力端子となる入出力関係を有する。即ち、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、一方の端子から入力された信号を、他方の端子から出力する。端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、端子部３３の両端に配置されるのが好適である。また、端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」についても同様に、端子部３３の両端に配置されるのが好適である。
【０１２９】
バッファ２１Ａ、２１Ｂは、上述したとおり、バッファ２１Ａの入力端子及びバッファ２１Ｂの入力端子が、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」と端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」との接続部分に接続され、バッファ２１Ａの出力端子が、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」に接続され、バッファ２１Ｂの出力端子が、端子「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に接続される。
【０１３０】
図４は、ゲートドライバ１を、表示装置の基板へと実装した状態を示す図である。
【０１３１】
なお、本発明に係る表示装置の特徴をより明確に図示するため、図４に示す液晶表示パネル（表示装置）４０、後述する図１７に示す液晶表示パネル１７０、及び後述する図１８に示す液晶表示パネル１８０ではいずれも、当該各液晶表示パネル自身に設けられるゲートドライバ内部を、部分的に（即ち、ゲートドライバ内部において、走査線駆動信号が通過しない部材を）透視した状態で図示している。
【０１３２】
なお、図４、後述する図１７、及び後述する図１８ではいずれも、本発明に係る表示装置として、表示装置に本発明に係る走査線駆動装置を２個実装する例について説明するが、これには限定されない。即ち、本発明に係る走査線駆動装置は、表示装置の基板へと１個だけ実装されてもよいし、３個以上実装されてもよい。
【０１３３】
以下、図４を用いて、本発明に係る表示装置の構成及び動作原理について説明する。
【０１３４】
図４に示すとおり、液晶表示パネル４０では、１つの表示絵素４１が、複数の副絵素４２、４３に分割されている。また、副絵素４２は、ＴＦＴ４４を介して走査線Ｇｎ及び信号線（データ線）Ｓｍに接続されている。また、副絵素４３は、ＴＦＴ４５を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。即ち、ＴＦＴ４４、４５のゲート電極は、共通（同一）の走査線Ｇｎに接続されている。また、ＴＦＴ４４、４５のソース電極は、共通（同一）の信号線Ｓｍに接続されている。
【０１３５】
副絵素４２、４３は、液晶容量と補助容量とを有している。これらの液晶容量及び補助容量は共に、一方の電極がＴＦＴ４４、４５のドレイン電極に接続されている。液晶容量の他方の電極は、対向電圧に接続されている。補助容量の他方の電極は、補助容量配線４６、４７に接続されている。これにより、副絵素４２、４３における補助容量には、補助容量配線４６、４７からＣＳ電圧が印加され得る。即ち、副絵素４２、４３は、図１２に示す副絵素１２１、１２２と同様の接続関係を有する。そのため、副絵素４２における補助容量に印加されるＣＳ電圧と、副絵素４３における補助容量に印加されるＣＳ電圧とは、互いに異なる電圧となり得る。
【０１３６】
つまり、図４に示す表示絵素４１は、図１２に示す表示絵素１２０と同様の構成を有するものである。
【０１３７】
液晶表示パネル４０ではまず、コントローラ４８から図１に示すゲートドライバ１と同一の構成を有するゲートドライバ１Ａへと、補助容量駆動信号、走査線駆動信号の基となるゲートドライバの制御信号（走査開始信号及び駆動クロック信号）、及び各種電源電圧が入力される。このとき、ゲートドライバ１Ａは、端子群Ｃ１の端子「ＬＢＲ」と端子「ＶＣＣ」とが接続されることで「Ｈ」状態に固定される。なお、ゲートドライバ１Ａには、補助容量駆動信号が、端子群Ｃ１の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」から入力される。また、ゲートドライバ１Ａの端子「ＬＢＲ」が「Ｈ」状態であるため、ゲートドライバの制御信号は、ゲートドライバ１Ａの端子群Ｃ１の端子「ＧＳＰＯＩ」、「ＧＣＫＯＩ」から入力される。また、各種電源電圧は、ゲートドライバ１Ａの端子群Ｃ１の端子「ＶＧＬ」、「ＶＧＨ」、「ＧＮＤ」、「ＶＣＣ」、「ＶＣＳＬ」、及び「ＶＣＳＨ」から入力される。
【０１３８】
ここで、図４において、端子「ＬＢＲ」、「ＶＧＬ」、「ＶＧＨ」、「ＧＮＤ」、「ＶＣＣ」、「ＶＣＳＬ」、及び「ＶＣＳＨ」は、端子群Ｃ１、Ｃ２で示すとおり、ゲートドライバ１Ａにおけるテープ３１の端子部３３両端に設けられている。そして、端子群Ｃ１に設けられるこれらの端子と、端子群Ｃ２に設けられるこれらの端子とは、互いに同一の端子名を有する端子同士が接続される。
【０１３９】
また、図４に示すとおり、端子群Ｃ１に端子「ＧＳＰＯＩ」、「ＧＣＫＯＩ」が設けられる場合、端子「ＧＳＰＩＯ」、「ＧＣＫＩＯ」は、端子群Ｃ２に設けられる。この場合、端子群Ｃ１に設けられる端子「ＧＳＰＯＩ」は、端子群Ｃ２に設けられる端子「ＧＳＰＩＯ」に接続され、端子群Ｃ１に設けられる端子「ＧＣＫＯＩ」は、端子群Ｃ２に設けられる端子「ＧＣＫＩＯ」に接続される。
【０１４０】
同様に、図４に示すとおり、端子群Ｃ１に端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」が設けられる場合、端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」は、端子群Ｃ２に設けられる。そして、端子群Ｃ１に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、端子群Ｃ２に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」に接続される。
【０１４１】
そのため、ゲートドライバ１Ａの端子群Ｃ２に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、ゲートドライバ１Ａと同一の構成を有するゲートドライバ１Ｂの端子群Ｃ１に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」とを、例えばガラス基板４９上の配線により接続することで、液晶表示パネル４０では、ゲートドライバ１Ａに入力される、補助容量駆動信号、ゲートドライバの制御信号、及び各種電源電圧を、当該ゲートドライバ１Ａからゲートドライバ１Ｂに供給することができる。
【０１４２】
次に、液晶表示パネル４０では、コントローラ４８から入力された走査線駆動信号の基となる信号を用いて、上述した原理により、ゲートドライバ１Ａが走査線駆動信号を生成する。ゲートドライバ１Ａの端子「ＯＧ１」〜「ＯＧ２７２」は、各々の液晶表示パネル４０の走査線Ｇｎに接続される。そして、ゲートドライバ１Ａは、端子「ＯＧ１」〜「ＯＧ２７２」に接続される各走査線Ｇｎに走査線駆動信号を与える。
【０１４３】
一方、コントローラ４８から入力された補助容量駆動信号は、ゲートドライバ１Ａの集積回路３２の内部に設けられるバッファ２１Ａ、２１Ｂで波形整形が行われ、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」から出力される。端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」は、液晶表示パネル４０における補助容量の基幹ライン（基幹配線）５０に接続される。さらに、当該基幹ライン５０には、補助容量配線５１が接続される。バッファ２１Ａ、２１Ｂから端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に出力される、波形の鈍りが低減された補助容量駆動信号は、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に接続されている当該補助容量配線５１全てに与えられ、これにより、当該補助容量配線５１に接続される補助容量が駆動される。
【０１４４】
上記の構成によれば、基幹ライン５０は、ゲートドライバ１Ａの端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」に接続される補助容量配線５１単位での分断が可能である。即ち、基幹ライン５０は、特定の１個のバッファに接続されている補助容量配線５１毎に分断して設けられてもよい。
【０１４５】
以上のとおり、図４に示す液晶表示パネル４０では、補助容量駆動信号が入力されるゲートドライバ１Ａ、１Ｂを備える。そして、ゲートドライバ１Ａ、１Ｂはそれぞれ、補助容量駆動信号が入力され、当該補助容量駆動信号の波形を整形するバッファ２１Ａ、２１Ｂを備える。さらに、バッファ２１Ａ、２１Ｂはそれぞれ、自身に入力された補助容量駆動信号の波形を整形して、上記各補助容量配線５１に出力することで、当該各補助容量配線５１に波形の鈍りが低減された当該補助容量駆動信号を供給する。
【０１４６】
本発明に係る表示装置では、基幹配線を設ける必要こそあるが、当該基幹配線は、従来技術に係る表示装置のように、液晶表示パネル全体に伸長した状態で設ける必要がない。即ち、本発明に係る表示装置では、従来技術に係る表示装置のように、液晶表示パネル全体の補助容量配線に接続される補助容量を駆動する必要がない。このため、本発明に係る表示装置では、基幹配線を構成する配線の線幅を、従来技術に係る表示装置の基幹配線を構成する配線の線幅と比較して細くすることができる。なお、バッファの大きさにも関係するため一概には言えないが、従来技術に係る表示装置が４個のゲートドライバにより補助容量を駆動する場合、当該表示装置のかわりに、図４に示す液晶表示パネル４０の構成を採用することにより、従来技術に係る表示装置の基幹配線は、８つの基幹配線に分割することができる。このため、図４に示す液晶表示パネル４０では、基幹ライン５０を構成する配線の線幅を例えば、従来技術に係る表示装置における基幹配線の線幅の１／８とすることができる。
【０１４７】
従って、本発明に係る表示装置では、額縁の狭小化を実現することが可能であるという効果を奏する。
【０１４８】
本発明に係る表示装置は、基幹配線が分断されずに、該表示装置に設けられる走査線駆動装置毎に、上述した機能を有するバッファを１個または複数個設け、当該各バッファから、補助容量駆動信号を各補助容量配線に供給するものであってもよい。これは、各走査線駆動装置が、表示装置に分散して実装されており、これに伴い、当該各表示装置内部に設けられるバッファも分散されて複数個実装されていることによる。この場合は、各バッファ総計の駆動能力が充分に高ければ、上記基幹ラインを分断せずに、基幹配線を構成する配線の線幅を細くすることも可能である。
【０１４９】
〔実施の形態２〕
本発明の一実施形態について図５ないし図８、図１７に基づいて説明すると以下の通りである。
【０１５０】
図５は、本発明の別の実施形態を示すものであり、走査線駆動装置の概略構成を示すブロック図である。
【０１５１】
図５に示すゲートドライバ２は、図１に示すゲートドライバ１の構成において、端子「ＣＳＶｔｙｐｅＡ１´Ｒ」〜「ＣＳＶｔｙｐｅＡ４´Ｒ」、または、端子「ＣＳＶｔｙｐｅＡ１´Ｌ」〜「ＣＳＶｔｙｐｅＡ４´Ｌ」が省略される。即ち、図５に示すゲートドライバ２は、補助容量駆動信号の出力端子として、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」が設けられる。また、図５に示すゲートドライバ２は、図１に示すゲートドライバ１の構成において、端子「ＯＶＣＳＨ」、「ＯＶＣＳＬ」が追加される構成である。
【０１５２】
図５に示すゲートドライバ２は、１個のバッファ２２を備える。これに伴い、本実施の形態において、端子「ＶＣＳＨ」、「ＶＣＳＬ」は、バッファ２２を動作させるための、図示しない電源が接続される電源端子となる。
【０１５３】
端子「ＯＶＣＳＨ」、「ＯＶＣＳＬ」は、端子「ＶＣＳＨ」、「ＶＣＳＬ」と同様に、バッファ２２を動作させるための、図示しない電源が接続される電源端子である。ここで、端子「ＯＶＣＳＨ」に印加される、当該電源からの電源電圧は、端子「ＶＣＳＨ」に印加される、当該電源からの電源電圧よりも数Ｖ高い。また、端子「ＯＶＣＳＬ」に印加される、当該電源からの電圧の電位は、端子「ＶＣＳＬ」に印加される、当該電源からの電源電圧よりも数Ｖ低い。
【０１５４】
図６は、図５に示す走査線駆動装置に設けられるバッファの回路構成を示す図である。
【０１５５】
図６に示すバッファ２２０は、バッファ２２、及び後述するバッファ２３（図９参照）として好適に使用されるものである。図６に示すバッファ２２０は、図２に示すバッファ２１０の構成において、インバータ２１２Ｂのかわりに、インバータ回路２１２Ｃを備える構成である。インバータ回路２１２Ｃは、インバータ２１２Ｂの構成において、トランジスタ２１２ＢＰのソースにスイッチＳＷ１をさらに備え、トランジスタ２１２ＢＮのソースにスイッチＳＷ２をさらに備える構成である。
【０１５６】
スイッチＳＷ１、ＳＷ２は共に、例えば、ｃ接点動作を行う単極の切替スイッチにより構成される。スイッチＳＷ１は、自身のオンオフを切り替えることで、トランジスタ２１２ＢＰのソースが、端子「ＶＣＳＨ」に接続される状態と、端子「ＯＶＣＳＨ」に接続される状態とを切り替える。スイッチＳＷ２は、自身のオンオフを切り替えることで、トランジスタ２１２ＢＮのソースが、端子「ＶＣＳＬ」に接続される状態と、端子「ＯＶＣＳＬ」に接続される状態とを切り替える。
【０１５７】
ここで、スイッチＳＷ１は、入力端子２１１から入力される補助容量駆動信号の立ち上がりの瞬間から所定の時間だけ、トランジスタ２１２ＢＰのソースが、端子「ＯＶＣＳＨ」に接続される状態とし、それ以外の時間においては、トランジスタ２１２ＢＰのソースが、端子「ＶＣＳＨ」に接続される状態とする。同様に、スイッチＳＷ２は、上記補助容量駆動信号の立ち下がりの瞬間から所定の時間だけ、トランジスタ２１２ＢＮのソースが端子「ＯＶＣＳＬ」に接続される状態とし、それ以外の時間においては、トランジスタ２１２ＢＮのソースが端子「ＶＣＳＬ」に接続される状態とする。
【０１５８】
図６に示すバッファ２２０において、スイッチＳＷ１、ＳＷ２の切り替え動作を上述したとおりに制御する場合、上記バッファが出力する信号は、図７に示す波形となる。
【０１５９】
図７は、バッファ２２０により、いわゆるオーバーシュート処理が実施された後の、信号の波形を示すグラフである。なお、図７に示すグラフにおいて、縦軸は、上記補助容量駆動信号のレベルであり、横軸は、時間である。
【０１６０】
スイッチＳＷ１は、図７に波形を示す上記補助容量駆動信号の立ち上がりの瞬間Ｔ１から、当該立ち上がりの瞬間Ｔ１から所定時間経過後のＴ２までの間Ｔ３において、トランジスタ２１２ＢＰのソースと、端子「ＶＣＳＨ」の電位よりも数Ｖ高い電位を有する端子「ＯＶＣＳＨ」とを接続する。また、Ｔ３以外の時間において、スイッチＳＷ１は、トランジスタ２１２ＢＰのソースと、端子「ＶＣＳＨ」とを接続する。
【０１６１】
スイッチＳＷ２は、図７に波形を示す上記補助容量駆動信号の立ち下がりの瞬間Ｔ４から、当該立ち下がりの瞬間Ｔ４から所定時間経過後のＴ５までの間Ｔ６において、トランジスタ２１２ＢＮのソースと、端子「ＶＣＳＬ」の電位よりも数Ｖ低い電位を有する端子「ＯＶＣＳＬ」とを接続する。また、Ｔ６以外の時間において、スイッチＳＷ２は、トランジスタ２１２ＢＮのソースと、端子「ＶＣＳＬ」とを接続する。
【０１６２】
図５に示すゲートドライバ２では、バッファ２２として、図６に示すバッファ２２０を用いる。そして、図５に示すゲートドライバ２では、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」からバッファ２２に入力される補助容量駆動信号に対して、上述した図７に示すオーバーシュート処理を行い、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」から出力する。これにより、図５に示すゲートドライバ２では、上記オーバーシュート処理により、補助容量駆動信号の立ち上がりにおいては、出力されるべき電圧より高い電位を一旦出力し、その後、目的の電位を出力する。同様に、図５に示すゲートドライバ２では、上記オーバーシュート処理により、補助容量駆動信号の立ち下がり時においては、出力されるべき電圧より低い電位を一旦出力し、その後、目的の電位を出力する。これにより、補助容量及び液晶容量の充電時間を早め、目的の電圧に到達するまでの時間を短時間とすることができる。そして、これにより、図５に示すゲートドライバ２では、走査線の増加に起因して、補助容量の駆動時間が短くなる場合においても、対応が可能となる。即ち、図５に示すゲートドライバ２では、走査線の増加に起因して、補助容量の駆動時間が短くなる場合においても、補助容量を適切に駆動することができるため、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。
【０１６３】
図８は、図５に示すゲートドライバ２の外形の一例を示す図である。
【０１６４】
図８に示すゲートドライバ２は、テープ３１に、バッファ２２を備える集積回路６２を実装した構成である。また、図８に示すゲートドライバ２は、端子部６３を有する。
【０１６５】
図８に示すゲートドライバ２では、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」が端子部６３の中央に配置される。
【０１６６】
また、端子「ＯＶＣＳＨ」は、端子部６３における端子「ＶＣＳＨ」と端子「ＶＣＳＬ」との間に設けられる。また、端子「ＯＶＣＳＬ」の一方は、端子部６３における端子「ＶＣＳＬ」の一方と端子「ＧＳＰＯＩ」との間に設けられ、端子「ＯＶＣＳＬ」の他方は、端子部６３における端子「ＶＣＳＬ」の他方と端子「ＧＳＰＩＯ」との間に設けられる。
【０１６７】
さらに、図８に示すゲートドライバ２は、図１７に示すとおり、図４と同様の要領により、ゲートドライバ２Ａ、２Ｂとして、表示装置としての液晶表示パネル１７０に実装することが可能である。端子「ＯＶＣＳＨ」、「ＯＶＣＳＬ」は、一方が図１７に示す液晶表示パネル１７０に係る端子群Ｃ１１（図４に示すゲートドライバ１Ａの端子群Ｃ１に対応する端子群）に、他方が端子群Ｃ１２（図４に示すゲートドライバ１Ａの端子群Ｃ２に対応する端子群）に設けられる。そして、端子群Ｃ１１に設けられる端子「ＯＶＣＳＨ」は、端子群Ｃ１２に設けられる端子「ＯＶＣＳＨ」に接続され、端子群Ｃ１１に設けられる端子「ＯＶＣＳＬ」は、端子群Ｃ１２に設けられる端子「ＯＶＣＳＬ」に接続される。端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」は、液晶表示パネル１７０における補助容量の基幹ライン１７１に接続される。さらに、当該基幹ライン１７１には、補助容量配線１７２等の補助容量配線が接続される。バッファ２２から端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に出力される、波形の鈍りが低減された補助容量駆動信号は、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続されている当該補助容量配線全てに与えられる。
【０１６８】
図１７に示す液晶表示パネル１７０の構成によっても、図４に示す液晶表示パネル４０と同様の効果を奏する。
【０１６９】
なお、本実施の形態では、バッファ２２として、図６に示すバッファ２２０を用いているが、これに限定されず、バッファ２２として、図２に示すバッファ２１０を用いてもよい。また、反対に、上述した図１に係る形態におけるバッファ２１Ａ及び／またはバッファ２１Ｂは、図６に示すバッファ２２０が用いられてもよい。
【０１７０】
〔実施の形態３〕
本発明の一実施形態について図９、図１０、図１８に基づいて説明すると以下の通りである。
【０１７１】
図９は、本発明の別の実施形態を示すものであり、走査線駆動装置の概略構成を示すブロック図である。
【０１７２】
図９に示すゲートドライバ３は、図５に示すゲートドライバ２の構成において、バッファ（第２のバッファ）２３をさらに備える構成である。これに伴い、本実施の形態において、端子「ＶＣＳＨ」、「ＶＣＳＬ」は、バッファ（第１のバッファ）２２及びバッファ２３を動作させるための、図示しない電源が接続される電源端子となる。
【０１７３】
また、図９に示すゲートドライバ３には、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」のかわりに、端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」、「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」が設けられる。
【０１７４】
ゲートドライバ３に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４」は、補助容量駆動信号をバッファ２３に入力するための、補助容量駆動信号の入力端子である。ゲートドライバ３に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」は、バッファ２３から入力された上記補助容量駆動信号を、補助容量配線とは別の外部に出力するための、補助容量駆動信号の出力端子である。
【０１７５】
つまり、ゲートドライバ３に設けられる端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」は、ゲートドライバ３と同一の構成を有する、図示しない次段のゲートドライバに設けられる端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」と接続されることで、当該次段のゲートドライバに補助容量駆動信号を供給することができる。例えば、本発明に係る走査線駆動装置として、図８に示すゲートドライバ３を２個（即ち、後述する図１８に示すゲートドライバ３Ａ、３Ｂ）、図４に示す要領と同様の要領により実装する場合、ゲートドライバ３Ａに設けられる端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」は、ゲートドライバ３Ｂに設けられる端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」に接続される（図１８参照）。
【０１７６】
バッファ２３は、一端（入力端子）が、ゲートドライバ３の端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」に接続され、他端（出力端子）が、ゲートドライバ３の端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」に接続される。なお、バッファ２３は、端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」と端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」との間において、バッファ２２が接続される部分よりも、当該端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」に近い部分に設けられている。
【０１７７】
図９に示すゲートドライバ３では、端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」から入力される上記補助容量駆動信号を、バッファ２２を介して、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」から補助容量配線に出力する。
【０１７８】
一方、図９に示すゲートドライバ３では、端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」から入力される上記補助容量駆動信号を、バッファ２３を介して、端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」から、上記補助容量配線とは別の外部（例えば、上記次段のゲートドライバ）へと出力する。
【０１７９】
これにより、複数の走査線駆動装置を備える表示装置においては、上記補助容量駆動信号の鈍り及び遅延に起因する、当該複数の走査線駆動装置間における、上記補助容量駆動信号の波形の変動を抑制することができる。
【０１８０】
従って、図９に示すゲートドライバ３は、表示装置に走査線駆動装置が多数実装される場合において非常に効果的である。
【０１８１】
なお、バッファ２３として使用されるバッファは、当然ながら図２に示すバッファ２１０であっても構わないが、図６に示すバッファ２２０であるのがより好適である。
【０１８２】
図１０は、図９に示すゲートドライバ３の外形を示す図である。
【０１８３】
図１０に示すゲートドライバ３は、テープ３１に、バッファ２２、２３を備える集積回路７２を実装した構成である。また、図１０に示すゲートドライバ３は、端子部７３を有する。なお、図１０に示すゲートドライバ３では、端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」が端子部７３の一端に、端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」が端子部７３の他端に設けられる。
【０１８４】
さらに、図９に示すゲートドライバ３は、図１８に示すとおり、図４と同様の要領により、ゲートドライバ３Ａ、３Ｂとして、表示装置としての液晶表示パネル１８０に実装することが可能である。
【０１８５】
図１８に示す液晶表示パネル１８０では、補助容量駆動信号が入力されるゲートドライバ３Ａ、３Ｂを備える。そして、ゲートドライバ３Ａ、３Ｂはそれぞれ、自身に入力された補助容量駆動信号が入力されるバッファ２２、２３を備える。バッファ２２は、自身に入力された補助容量駆動信号の波形を整形して、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」から、基幹ライン１８１に接続された補助容量配線１８２等の補助容量配線に出力することで、当該補助容量配線１８２に当該補助容量駆動信号を供給する。一方、バッファ２３は、自身に入力された補助容量駆動信号の波形を整形して、端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」から、補助容量配線１８２とは異なる外部に出力する。なお、一例として、ゲートドライバ３Ａのバッファ２３は、自身に入力された補助容量駆動信号を、ゲートドライバ３Ａの端子「ＣＳＶｔｙｐｅＡ１Ｏ」〜「ＣＳＶｔｙｐｅＡ４Ｏ」から、ゲートドライバ３Ｂの端子「ＣＳＶｔｙｐｅＡ１Ｉ」〜「ＣＳＶｔｙｐｅＡ４Ｉ」に出力している。
【０１８６】
なお、本発明に係る表示装置では、走査線駆動装置内部で補助容量駆動信号を生成し、当該走査線駆動装置に設けられたバッファにより当該補助容量駆動信号の波形を整形して、各補助容量配線に供給する構成であってもよい。同様に、本発明に係る走査線駆動装置では、自身の内部で補助容量駆動信号を生成し、自身に設けられたバッファにより当該補助容量駆動信号の波形を整形して、表示装置の各補助容量配線に供給する構成であってもよい。
【０１８７】
本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１８８】
本発明は、例えば、ワードプロセッサ、パーソナルコンピュータ、及びテレビジョン放送の受信機等に用いられる表示装置に好適に利用することができる。また、本発明は、アクティブマトリクス型液晶表示装置等の表示装置、及び当該表示装置に設けられている走査線を駆動する走査線駆動装置に好適に利用することができる。
【図面の簡単な説明】
【０１８９】
【図１】本発明の一実施形態を示すものであり、走査線駆動装置の概略構成を示すブロック図である。
【図２】上記走査線駆動装置に設けられるバッファの回路構成を示す図である。
【図３】上記本発明の一実施形態に係る走査線駆動装置の外形を示す図である。
【図４】本発明に係る表示装置を示す図であり、上記走査線駆動装置を、表示装置の基板へと実装した状態を示す図である。
【図５】本発明の別の実施形態を示すものであり、走査線駆動装置の概略構成を示すブロック図である。
【図６】上記走査線駆動装置に設けられるバッファの回路構成を示す図である。
【図７】上記バッファにより、オーバーシュート処理が実施された後の、補助容量駆動信号の波形を示すグラフである。
【図８】上記本発明の別の実施形態に係る走査線駆動装置の外形を示す図である。
【図９】本発明の別の実施形態を示すものであり、走査線駆動装置の概略構成を示すブロック図である。
【図１０】上記本発明の別の実施形態に係る走査線駆動装置の外形を示す図である。
【図１１】液晶表示装置の液晶表示パネルのγ特性を示すグラフである。
【図１２】マルチ絵素駆動で駆動される液晶表示装置の表示絵素の構成例を示す図である。
【図１３】上記液晶表示装置において、副絵素のそれぞれに印加されるソース電圧及び補助容量対向電圧の波形の一例を示す図である。
【図１４】図１４（ａ）・（ｂ）は、２フレーム毎に上記補助容量対向電圧の波形を反転させる例を示すグラフである。
【図１５】上記液晶表示装置の等価回路を模式的に示す図である。
【図１６】液晶表示パネルのガラス基板における、補助容量駆動信号の配線を示す図である。
【図１７】本発明に係る別の表示装置を示す図であり、図５に示す走査線駆動装置を、表示装置の基板へと実装した状態を示す図である。
【図１８】本発明に係る別の表示装置を示す図であり、図９に示す走査線駆動装置を、表示装置の基板へと実装した状態を示す図である。
【符号の説明】
【０１９０】
１〜３、１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ
ゲートドライバ（走査線駆動装置）
２１Ａ、２１Ｂ、２２、２３、２１０、２２０
バッファ
４０、１７０、１８０
液晶表示パネル（表示装置）
【図１】
0004478710.tif 000002
【図２】
0004478710.tif 000003
【図３】
0004478710.tif 000004
【図４】
0004478710.tif 000005
【図５】
0004478710.tif 000006
【図６】
0004478710.tif 000007
【図７】
0004478710.tif 000008
【図８】
0004478710.tif 000009
【図９】
0004478710.tif 000010
【図１０】
0004478710.tif 000011
【図１１】
0004478710.tif 000012
【図１２】
0004478710.tif 000013
【図１３】
0004478710.tif 000014
【図１４】
0004478710.tif 000015
【図１５】
0004478710.tif 000016
【図１６】
0004478710.tif 000017
【図１７】
0004478710.tif 000018
【図１８】
0004478710.tif 000019