(57)【特許請求の範囲】
【請求項１】
互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御システムであって、
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御手段を含み、
前記電源投入制御手段は、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御システム。
【請求項２】
互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御方法であって、
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御ステップを含み、
前記電源投入制御ステップは、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電源投入制御システム及び電源投入制御方法に関し、特に互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御システム及び電源投入制御方法に関するものである。
【０００２】
【従来の技術】
情報処理装置や通信制御装置などの電子装置においては、電源投入の失敗時に、電源投入のリトライ制御が行われるものがある。例えば、特開平９−３２５８３４号公報には、情報処理装置の電源投入後、特定のプログラムから所定のコマンドが設定時間内に出力されたならば、電源投入状態を継続し、設定時間内に出力されなければ、情報処理装置が正常な動作状態にならなかったものと見なして、電源を一旦切断する。そして、しかる後に、所定時間経過後に電源装置の電源を再度投入する制御を行う。また、所定のコマンドが設定時間内に出力されなければ、予め定めた通電時間だけ電源の投入状態を継続した後、電源を切断し、次の再投入制御に移行するというものである。
【０００３】
【発明が解決しようとする課題】
ところが、このような従来の技術では、電源再投入のシーケンスが毎回同じとなり、複数の電源電圧が存在した場合の電源投入順序の制御および電源の立ち上がりスロープの制御ができないために、装置に使用するＬＳＩの特性のバラツキや使用環境の違い等のクリティカルな要素により、電源の切断／再投入を繰り返しても立ち上がらない可能性が残るという問題がある。
【０００４】
本発明の目的は、部品の特性のバラツキや使用環境に左右されないようにした電子装置への電源投入制御システム及び電源投入制御方法を提供することである。
【０００５】
【課題を解決するための手段】
本発明によれば、互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御システムであって、
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御手段を含み、
前記電源投入制御手段は、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御システムが得られる。
【０００６】
また、本発明によれば、互いに異なる電源電圧で動作する複数の回路ブロックを有する電子装置の電源投入制御方法であって、
電源再投入時において、電源電圧投入の順序を示すパラメータと電源電圧の立上がりのスロープの条件を示すパラメータとの組合わせを、前回の電源投入時とは異なるパラメータの組合わせでなすよう制御する電源投入制御ステップを含み、
前記電源投入制御ステップは、前記電源の初回投入時には、前記パラメータの組合わせを、前記電源電圧間で同一に設定し、前記回路ブロックの立上がりを示す信号の未到来時に、電源再投入の制御を行うことを特徴とする電源投入制御方法が得られる。
【０００７】
本発明の作用を述べる。第１回目の電源投入後に所定の時間が経過しても、装置からシステム立ち上げＯＫのコマンドが出力されない場合、電源を切断し、一定時間経過後に第２回目の電源投入を行うが、この時、電源電圧の投入順序および電源電圧の立ち上がりスロープの組合わせ（パラメ−タの組合わせ）を第１回目とは変更して、電源の再投入を行う。この様にして、電源の再投入毎にパラメータの組合わせを変更して電源を立ち上げることを特徴としている。
【０００８】
更に述べると、通信装置などの電子装置の電源投入後、所定の時間内に、装置からシステム立ち上げＯＫのコマンドが出力されたならば、電源投入を継続し、所定の時間内に出力されなければ、装置が正常状態に立ち上がらなかったと見なし、電源を一旦切断する。そして一定時間経過後、電源立ち上げパラメータの組合わせを変更して電源の再投入を行う。この電源再投入に対して、電源立ち上げパラメ−タの組合わせを変更しつつ繰り返し行うことにより、電源電圧の投入順序、ＬＳＩの特性のバラツキ、および使用環境の違い等のクリティカルな要素による、通信装置の立ち上げ失敗があっても、その後の電源再投入によって確実に通信装置を正常状態に立ち上げることが可能になる。
【０００９】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明を適用した通信装置のシステム構成図である。図１において、６００は電源投入／切断を制御する電源制御部であり、７００は電源制御の対象となる通信制御部である。電源制御部６００は、電源３０１、ＡＣ電源を投入する電源スイッチ（ＳＷ）３０２、電源３０１の電源電圧を監視する１次電源監視部３０３、電源投入／切断を制御する装置立ち上げ監視部１００、通信制御部７００に＋５Ｖ電源を供給するＮｃｈ−ＦＥＴ部３０４、そのＦＥＴを制御するＦＥＴ制御部２００、通信制御部７００に＋３Ｖ電源を供給するＮｃｈ−ＦＥＴ部３０５、そのＦＥＴを制御するＦＥＴ制御部２２０からなる。
【００１０】
このＦＥＴより内側の電源制御部６００側の電源を１次側、外側の通信制御部７００側の電源を２次側と呼ぶ。通信制御部７００は、＋５Ｖ系の負荷である＋５Ｖ系ＬＳＩ部５０９、＋３Ｖ系の負荷である＋３Ｖ系ＬＳＩ部５１０、装置が正常状態に立ち上がった時に電源制御部６００へコマンドを返送するＡＣＫ返送部５１１からなる。
【００１１】
図２は本発明の特徴を表す、装置立ち上げ監視部１００、＋５Ｖ系のＦＥＴ制御部２００および＋３Ｖ系のＦＥＴ制御部２２０の構成図である。装置立ち上げ監視部１００は、所定の時間内に通信制御部７００からコマンドが出力されるか監視し、２次電源の切断／再投入を制御する装置立ち上げ制御部１０２、装置立ち上げ制御部１０２の指示により２次側電源の電源立ち上げパラメータを生成する２次電源立ち上げパラメータ生成部１０１からなる。
【００１２】
＋５Ｖ系のＦＥＴ制御部２００は、ディジタルレベルでＦＥＴがオンになるタイミングを遅らせるＤＥＬＡＹ（遅延）部２０１、ディジタルレベルで遅延の要／不要を選択するＤＳＥＬ（選択）部２０２、ＦＥＴのゲート電圧を生成するＦＥＴ昇圧ドライバ２０３、アナログレベルでＦＥＴのゲート電圧の上昇を遅らせるＲＵＭＰ（スロープ）部２０４、アナログレベルでＲＵＭＰ  ＵＰの要／不要を選択するＡＳＥＬ部２０５からなる。
【００１３】
＋３Ｖ系のＦＥＴ制御部２２０は、ディジタルレベルでＦＥＴがオンになるタイミングを遅らせるＤＥＬＡＹ部２０１、ディジタルレベルで遅延の要／不要を選択するＤＳＥＬ部２０２、ＦＥＴのゲート電圧を生成するＦＥＴ昇圧ドライバ２０３、アナログレベルでＦＥＴのゲート電圧の上昇を遅らせるＲＵＭＰ部２０４、アナログレベルでＲＵＭＰ  ＵＰの要／不要を選択するＡＳＥＬ部２０５からなる。
【００１４】
次に、本発明の実施例の実際の動作について図１，図２の構成図を中心に、図６の２次電源立ち上げパラメータの組合わせ、図３のＤＥＬＡＹパラメータ波形、図４のＲＵＭＰパラメータ波形、図５の２次電源切断／再投入フローを参照しつつ説明する。
【００１５】
まず最初に、電源ＳＷ３０２をオンして電源３０１にＡＣ１００Ｖを入力する（ステップＳ１）。電源３０１は１次側の＋５Ｖ出力５０４および＋３Ｖ出力５０５の出力を開始する。１次電源監視部３０３はこの出力電圧を監視し、正常なレベルまで電圧が上昇した時に、ＰＷＯＫ信号４０１を出力する（ステップＳ２）。このＰＷＯＫ信号４０１を受けた装置立ち上げ監視部１００は、２次電源立ち上げパラメータ生成部１０１により２次電源立ち上げパラメータを設定する。ここで設定されるパラメータは図６のパラメータ番号０になる。すなわち＋５Ｖ系はＤＥＬＡＹなし／ＲＵＭＰなし、＋３Ｖ系はＤＥＬＡＹなし／ＲＵＭＰなしのパラメータが設定される（ステップＳ３）。
【００１６】
パラメータ設定後、装置立ち上げ制御部１０２は、２次側の電源をオンさせるべくＦＥＴＯＮ信号４０７を出力する（ステップＳ４）。ＦＥＴＯＮ信号４０７を受けた＋５Ｖ系ＦＥＴ制御部２００は、パラメータ設定に従ってＤＥＬＡＹ動作およびＲＵＭＰ  ＵＰ動作を実行する。ＤＳＥＬ部２０２では、ＤＥＬＡＹなしを選択しＤ−ＦＥＴＯＮ信号２０７を出力する。ＤＥＬＡＹあり／なしによる遅延の違いを、図３のＤＥＬＡＹパラメータ波形に示す。
【００１７】
ＦＥＴＯＮ信号４０７の入力に対してＤＥＬＡＹなしの場合、Ｄ−ＦＥＴＯＮ信号２０７は遅延が発生しない（図３のＷ２）。ＤＥＬＡＹありの場合、Ｄ−ＦＥＴＯＮ信号２０７にＤＥＬＡＹ部２０１で設定した遅延分が発生する（図３のＷ３）。
【００１８】
Ｄ−ＦＥＴＯＮ信号２０７を受けたＦＥＴ昇圧ドライバ２０３はＦＥＴのゲートに与えるバイアスを生成する。ＡＳＥＬ部２０５では、ＲＵＭＰなしを選択しＡ−ＦＥＴＯＮ信号４０８を出力する。Ｎｃｈ−ＦＥＴ部３０４は、Ａ−ＦＥＴＯＮ信号４０８に従い２次側に＋５Ｖ電源を供給する。
【００１９】
ＲＵＭＰあり／なしによる２次電源の立ち上がりスロープの違いを、図４のＲＵＭＰパラメータ波形に示す。Ｄ−ＦＥＴＯＮ信号２０７に対してＲＵＭＰなしの場合、Ａ−ＦＥＴＯＮ信号４０８の立ち上がりが急峻になる（図４のＷ５）。このＡ−ＦＥＴＯＮ信号４０８がＦＥＴのゲートに与えられる。そのため２次電源の立ち上がりも同じく急峻になる（図４のＷ６）。
【００２０】
ＲＵＭＰなしの場合、Ａ−ＦＥＴＯＮ信号４０８の立ち上がりがゆるやかになる（図４のＷ７）。このＡ−ＦＥＴＯＮ信号４０８がＦＥＴのゲートに与えられる。そのため、２次電源の立ち上がりも同じくゆるやかになる（図４のＷ８）。ＦＥＴＯＮ信号４０７を受けた＋３Ｖ系ＦＥＴ制御部２２０は、パラメータ設定に従ってＤＥＬＡＹ動作およびＲＵＭＰ動作を実行する。ＤＳＥＬ部２０２では、ＤＥＬＡＹなしを選択しＤ−ＦＥＴＯＮ信号２０７を出力する。
【００２１】
Ｄ−ＦＥＴＯＮ信号２０７を受けたＦＥＴ昇圧ドライバ２０３はＦＥＴのゲートに与えるバイアスを生成する。ＡＳＥＬ部２０５では、ＲＵＭＰなしを選択しＡ−ＦＥＴＯＮ信号４０９を出力する。Ｎｃｈ−ＦＥＴ部３０５は、Ａ−ＦＥＴＯＮ信号４０９に従い２次側に＋３Ｖ電源を供給する。電源制御部６００は、上記のようにして、通信制御部７００に対して２次側の電圧を供給している。
【００２２】
ここで、装置立ち上げ制御部１０２は、通信制御部７００からのＳＹＳＯＫ信号４０２待ちになる（ステップＳ５，Ｓ６）。通信制御部７００では、装置が正常な状態まで立ち上がると、ＡＣＫ返送部５１１よりＳＹＳＯＫ信号４０２を出力する。装置立ち上げ監視部１００では、このＳＹＳＯＫ信号４０２が所定の時間内に出力された場合、装置が正常に立ち上がったと見なし、２次電源の供給を継続し、装置は運用状態に移行する（ステップＳ５，Ｓ６，Ｓ１０）。
【００２３】
しかし、このＳＹＳＯＫが所定の時間内に出力されない場合、装置の立ち上げに失敗したと見なし、装置立ち上げ制御部１０２はＦＥＴＯＮ信号４０７の出力を停止する（ステップＳ７）。このＦＥＴＯＮ信号４０７の出力が停止されるとＤ−ＦＥＴＯＮ信号２０７、Ａ−ＦＥＴＯＮ信号４０８および４０９も停止する。そのため２次側への電源供給は停止される。これにより２次側の電源は一旦切断されたことになる。
【００２４】
装置立ち上げ制御部１０２は、ＦＥＴＯＮ信号４０７の出力停止後、２次側の電源が十分に放電できるだけの時間を取ったあと（ステップＳ８）、２次電源立ち上げパラメータ生成部１０１に対して、パラメータ番号（すなわち、パラメータの組合わせＮｏ．であり、図６参照のこと）をインクリメントするようＩＮＣ信号１０３を出力する。ＩＮＣ信号１０３を受けた２次電源立ち上げパラメータ生成部１０１では、パラメータ番号を以前より＋１して設定する。ここで設定されるパラメータ番号は図６の「パラメータ番号１」になる。すなわち、＋５Ｖ系はＤＥＬＡＹなし／ＲＵＭＰなし，＋３Ｖ系はＤＥＬＡＹなし／ＲＵＭＰありのパラメータの組合わせが設定される（ステップＳ９）。
【００２５】
パラメータ設定後、装置立ち上げ制御部１０２は、２次側の電源をオンさせるべくＦＥＴＯＮ信号４０７を出力する（ステップＳ４）。これ以降は、パラメータに従って２次側の電源が立ち上げられ、装置立ち上げ部１０２ではＳＹＳＯＫ信号４０２待ちになる（ステップＳ５，Ｓ６）。
【００２６】
通信制御部７００では、装置が正常な状態まで立ち上がるとＡＣＫ返送部５１１よりＳＹＳＯＫ信号４０２を出力する。装置立ち上げ監視部１００では、このＳＹＳＯＫ信号４０２が所定の時間内に出力された場合、装置が正常に立ち上がったと見なし、２次電源の供給を継続し、装置は運用状態に移行する（ステップＳ５，Ｓ６，Ｓ１０）。
【００２７】
しかし、このＳＹＳＯＫが所定の時間内に出力されない場合、装置の立ち上げに失敗したと見なし、装置立ち上げ制御部１０２はＦＥＴＯＮ信号４０７の出力を停止する（ステップＳ７）。このＦＥＴＯＮ信号４０７の出力が停止されるとＤ−ＦＥＴＯＮ信号２０７、Ａ−ＦＥＴＯＮ信号４０８および４０９も停止する。このため２次側への電源供給は停止される。これにより２次側の電源は一旦切断されたことになる。
【００２８】
装置立ち上げ制御部１０２は、ＦＥＴＯＮ信号４０７の出力停止後、２次側の電源が十分に放電できるだけの時間を取ったあと（ステップＳ８）、２次電源立ち上げパラメータ生成部１０１に対して、パラメータ番号をインクリメントするようＩＮＣ信号１０３を出力する。ＩＮＣ信号１０３を受けた２次電源立ち上げパラメータ生成部１０１では、パラメータ番号を以前より＋１して設定する。ここで設定されるパラメータ番号は図６の「パラメータ番号２」になる。
【００２９】
すなわち、＋５Ｖ系はＤＥＬＡＹなし／ＲＵＭＰあり，＋３Ｖ系はＤＥＬＡＹなし／ＲＵＭＰなしのパラメータが設定される（ステップＳ９）。パラメータ設定後、装置立ち上げ制御部１０２は、２次側の電源をオンさせるべくＦＥＴＯＮ信号４０７を出力する（ステップＳ４）。これ以降は、パラメータに従って２次側の電源が立ち上げられ、装置立ち上げ部１０２ではＳＹＳＯＫ信号４０２待ちになる（ステップＳ５，Ｓ６）。
【００３０】
このように、装置立ち上げ制御部１０２は、所定の時間内に通信制御部７００からのＳＹＳＯＫ信号４０２が出力されるまで、２次電源立ち上げパラメータの組合わせを変更しつつ２次電源の切断／投入を繰り返すのである。この一連の動作により、電源電圧の投入順序、ＬＳＩの特性のバラツキ、および使用環境の違い等のクリティカルな要素による、通信装置の立ち上げ失敗があっても、その後の電源再投入によって確実に通信装置を正常状態に立ち上げることが可能になる。
【００３１】
本発明の他の実施例として、その基本構成は上記の通りであるが、ＤＥＬＡＹおよびＲＵＭＰのパラメータを各２パターンからＮ個のパターンへ拡張することが可能である。すなわち、２次電源の立ち上げパラメータの組合わせをより詳細かつ広範囲（多種）にすることができるものである。また、電源電圧の種類を＋５Ｖと＋３Ｖの２種類からＮ個に拡張することも可能である。これにより、劣悪な環境での使用など、更にクリティカルな要素が加わっても通信装置を正常に立ち上げることが可能になる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、装置が正常に立ち上がらない場合、２次電源の立ち上げにディジタルレベルでの遅延パラメータと、アナログレベルでのＲＵＭＰ  ＵＰパラメータとを変更しつつ２次電源を切断／再投入することにより、電源電圧の投入順序、ＬＳＩの特性のバラツキ、および使用環境の違い等のクリティカルな要素があっても、確実に通信装置を正常状態に立ち上げることが可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例のシステム構成図である。
【図２】図１の装置立ち上げ監視部およびＦＥＴ制御部の構成図である。
【図３】ＤＥＬＡＹパラメータ波形の例である。
【図４】ＲＵＭＰパラメータ波形の例である。
【図５】２次電源切断／再投入フロー図である。
【図６】２次電源立ち上げパラメータの組合わせ例を示す図である。
【符号の説明】
１００  装置立ち上げ監視部
１０１  ２次電源立ち上げパラメータ生成部
１０２  装置立ち上げ制御部
２００  ＦＥＴ制御部（＋５Ｖ系）
２０１  ＤＥＬＡＹ部（ディジタルレベルの遅延回路）
２０２  ＤＳＥＬ部（ディジタルレベルの遅延選択）
２０３  ＦＥＴ昇圧ドライバ部
２０４  ＲＵＭＰ部（アナログレベルのＲＵＭＰ  ＵＰ回路）
２０５  ＡＳＥＬ部（アナログレベルのＲＵＭＰ  ＵＰ選択）
２２０  ＦＥＴ制御部（＋３Ｖ系）
３０３  １次電源監視部
３０４  Ｎｃｈ−ＦＥＴ部（＋５Ｖ系）
３０５  Ｎｃｈ−ＦＥＴ部（＋３Ｖ系）
４０１  ＰＷＯＫ信号（１次電源ＯＫ）
４０３  ＤＥＬＡＹ０信号（＋５Ｖ系のＤＥＬＡＹパラメータ）
４０４  ＤＥＬＡＹ１信号（＋３Ｖ系のＤＥＬＡＹパラメータ）
４０５  ＲＵＭＰ０信号（＋５Ｖ系のＲＵＭＰパラメータ）
４０６  ＲＵＭＰ１信号（＋３Ｖ系のＲＵＭＰパラメータ）
５０９  ＋５Ｖ系ＬＳＩ
５１０  ＋３Ｖ系ＬＳＩ
５１１  ＡＣＫ返送部
６００  電源制御部
７００  通信制御部
【図１】
0004583587.tif 000002
【図２】
0004583587.tif 000003
【図３】
0004583587.tif 000004
【図４】
0004583587.tif 000005
【図５】
0004583587.tif 000006
【図６】
0004583587.tif 000007