(57)【特許請求の範囲】
【請求項１】
発光素子、前記発光素子を発光させるための駆動電流を制御する駆動トランジスタ、及び前記発光素子と前記駆動トランジスタとの間に接続され前記発光素子の発光期間を規定する発光制御トランジスタを備え、前記発光素子をデータ信号に応じた輝度で発光させるための複数の画素回路が、複数の走査線と複数のデータ線との交差に対応して配列された表示部と、
第１フレーム期間での表示に対応する第１原画像および、前記第１フレーム期間の後の第２フレーム期間での表示に対応する第２原画像から両者の中間的な態様の中間画像を生成する中間画像生成手段と、
前記複数の画素回路のうち、第１の走査線に接続されていて第１グループに属する各画素回路に対して前記第１原画像に応じたデータ信号を供給する一方、第２の走査線に接続されていて前記第１グループとは異なる第２グループの各画素回路に対して前記中間画像に応じたデータ信号を供給するデータ線駆動手段と、
前記第１フレーム期間内の第１期間において、前記第１グループの各画素回路に前記第１原画像に応じたデータ信号が供給された後、前記第１グループの各画素回路の発光制御トランジスタをオン状態にし、かつ前記第１グループの各画素回路の発光素子に対して前記第１原画像に応じて前記駆動トランジスタが前記駆動電流を供給することで発光を行わせる一方、前記第２グループの各画素回路に前記中間画像に応じたデータ信号が供給されるとともに、前記第２グループの各画素回路の発光制御トランジスタをオフ状態にすることで前記第２グループの各画素回路の発光素子を消灯させ、前記第1フレーム期間内の第２期間において、前記第２グループの各画素回路の発光制御トランジスタをオン状態にし、かつ前記第２グループの各画素回路の発光素子に対して前記中間画像に応じて前記駆動トランジスタが前記駆動電流を供給することで発光を行わせるとともに、前記第１グループの各画素回路の発光制御トランジスタをオフ状態にすることで前記第１グループの各画素回路の発光素子を消灯させる発光制御手段と
を具備する発光装置。
【請求項２】
前記表示部は、前記第１グループに属する所定数の画素回路と前記第２グループに属する所定数の画素回路とを各々が含む複数の単位領域に区分される
請求項１に記載の発光装置。
【請求項３】
前記表示部は、第１方向に沿って配列する所定数の画素回路を各々が含む複数の回路群を前記第１方向と交差する第２方向に配列してなり、
前記各単位領域は、前記第１グループに属する回路群と当該回路群に隣接して前記第２グループに属する回路群とを含み、
前記発光制御手段は、ひとつの回路群の各画素回路に対して共通の発光制御信号を供給することによって当該各画素回路の発光素子を発光または消灯させる
請求項２に記載の発光装置。
【請求項４】
前記表示部は、第１方向に沿って配列する所定数の画素回路を各々が含む複数の回路群を前記第１方向と交差する第２方向に配列してなり、
前記複数の回路群のうち奇数番目の回路群における各画素回路は第１グループに属するとともに、偶数番目の回路群における各画素回路は第２グループに属し、
前記発光制御手段は、ひとつの回路群の各画素回路に対して共通の発光制御信号を供給することによって当該各画素回路の発光素子を発光または消灯させる
請求項１に記載の発光装置。
【請求項５】
前記表示部は、相互に交差する第１方向および第２方向にわたって前記複数の画素回路を配列してなり、
前記複数の画素回路は、前記第１グループに属する画素回路の前記第１方向および前記第２方向に前記第２グループの画素回路が隣接するように各グループに区分される
請求項１に記載の発光装置。
【請求項６】
前記表示部は、第１方向に沿って配列する所定数の画素回路を各々が含む複数の回路群を前記第１方向と交差する第２方向に配列してなり、
前記複数の回路群のうち一の回路群における第１グループの各画素回路と、前記一の回路群に隣接する他の回路群における第１グループの各画素回路とは第１の発光制御線に共通に接続される一方、前記一の回路群における第２グループの各画素回路と、前記他の回路群における第２グループの各画素回路とは第２の発光制御線に共通に接続され、
前記発光制御手段は、前記各発光制御線を介した発光制御信号の供給によって各画素回路の発光素子を発光または消灯させる
請求項１から請求項５の何れかに記載の発光装置。
【請求項７】
前記表示部には、第１方向に延在する走査線と前記第１方向に延在する発光制御線とを各々が含む複数の配線対が前記第１方向と交差する第２方向に配列されるとともに、前記第２方向に沿って相隣接する各配線対の間隙に、前記第１方向に配列する所定数の画素回路を含む回路群が配置され、
前記各回路群における第１グループの各画素回路は、当該回路群からみて前記第２方向の一方の側に隣接する配線対の走査線および発光制御線に接続され、第２グループの各画素回路は、当該回路群からみて前記第２方向の他方の側に隣接する配線対の走査線および発光制御線に接続され、
前記各走査線を順次に選択する選択手段を具備し、
前記データ線駆動手段から出力されるデータ信号は、前記選択手段が選択した走査線に接続された各画素回路に供給され、
前記発光制御手段は、前記各発光制御線を介した発光制御信号の供給によって各画素回路の発光素子を発光または消灯させる
請求項１から請求項５の何れかに記載の発光装置。
【請求項８】
前記データ信号は、前記各走査線と前記各発光制御線とを覆う絶縁層の面上にて前記第２方向に延在するデータ線を介して前記各画素回路に供給され、
前記各画素回路と前記走査線とを電気的に接続する第１配線部と、前記各画素回路と前記発光制御線とを電気的に接続する第２配線部とが前記絶縁層の面上に前記データ線と同層から形成され、
前記第１配線部は、前記画素回路から前記第２方向に延在するとともに前記絶縁層のコンタクトホールを介して前記走査線に導通し、前記第２配線部は、前記画素回路から前記
第２方向に延在するとともに前記絶縁層のコンタクトホールを介して前記発光制御線に導通する
請求項７に記載の発光装置。
【請求項９】
前記データ線駆動手段は、前記第１期間のうち前記第１グループの各画素回路の発光前のタイミングで当該第１グループの各画素回路にデータ信号を供給する一方、前記第２期間のうち前記第２グループの各画素回路の発光前のタイミングで当該第２グループの各画素回路にデータ信号を供給する
請求項１から請求項８の何れかに記載の発光装置。
【請求項１０】
請求項１から請求項９の何れかに記載の発光装置を具備する電子機器。
【請求項１１】
発光素子、前記発光素子を発光させるための駆動電流を制御する駆動トランジスタ、及び前記発光素子と前記駆動トランジスタとの間に接続され前記発光素子の発光期間を規定する発光制御トランジスタを備え、前記発光素子をデータ信号に応じた輝度で発光させる複数の画素回路が、複数の走査線と複数のデータ線との交差に対応して配列された表示部を備えた発光装置の駆動方法であって、
第１フレーム期間での表示に対応する第１原画像および、前記第１フレーム期間の後の第２フレーム期間での表示に対応する第２原画像から両者の中間的な態様の中間画像を生成し、
前記複数の画素回路のうち、第１の走査線に接続されていて第１グループに属する各画素回路に対して前記第１原画像に応じたデータ信号を供給する一方、第２の走査線に接続されていて前記第１グループとは異なる第２グループの各画素回路に対して前記中間画像に応じたデータ信号を供給し、
前記第１フレーム期間内の第１期間において、前記第１グループの各画素回路に前記第１原画像に応じたデータ信号を供給した後、前記第１グループの各画素回路の発光制御トランジスタをオン状態にし、かつ前記第１グループの各画素回路の発光素子に対して前記第１原画像に応じて前記駆動トランジスタが前記駆動電流を供給することで発光を行わせる一方、前記第２グループの各画素回路に前記中間画像に応じたデータ信号を供給するとともに、前記第２グループの各画素回路の発光制御トランジスタをオフ状態にすることで前記第２グループの各画素回路の発光素子を消灯させ、
前記第1フレーム期間内の第２期間において、前記第２グループの各画素回路の発光制御トランジスタをオン状態にし、かつ前記第２グループの各画素回路の発光素子に対して前記中間画像に応じて前記駆動トランジスタが前記駆動電流を供給することで発光を行わせるとともに、前記第１グループの各画素回路の発光制御トランジスタをオフ状態にすることで前記第１グループの各画素回路の発光素子を消灯させることを特徴とする発光装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「OLED（Organic Light Emitting Diode）」とい
う）素子などの発光素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
面状に配列された各発光素子の輝度を制御することによって画像を表示する発光装置が
従来から提案されている。この種の発光装置のうちひとつのフレーム期間の略全長にわた
って各発光素子の発光が維持されるタイプの発光装置はホールド型と呼ばれる。
【０００３】
非特許文献１に開示されるように、ホールド型の表示装置においては、画像に含まれる
被写体の移動とこれに追従しようとする観察者の視点の移動とのズレに起因して、観察者
によって知覚される被写体の輪郭が不明瞭となる現象（以下「動画ボケ」という）が発生
する。この動画ボケを解決するための方策としては、各発光素子の階調をフレーム期間の
全長にわたって維持するのではなく、ＣＲＴ（Cathode Ray Tube）に代表されるインパル
ス型の表示装置のように各発光素子を間欠的に発光させるという方法がある。
【非特許文献１】信学技法，EID2001-84（2002-01）p13-p18「ディスプレイの時間応答と動画の高画質化」，栗田泰市郎／電子情報通信学会（特に図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、各発光素子を発光させる各期間に間隔があると、画像全体の明度が周期
的に変動するフリッカと呼ばれる現象が顕著となる。本発明は、このような事情に鑑みて
なされたものであり、動画ボケおよびフリッカの双方を抑制するという課題の解決を目的
としている。
【課題を解決するための手段】
【０００５】
この課題を解決するために、本発明に係る発光装置は、発光素子をデータ信号に応じた
輝度で発光させる複数の画素回路を配列した表示部と、ひとつのフレーム期間のうち互い
に相違する各時点に対応した態様の第１画像および第２画像を取得する画像取得手段（例
えば各実施形態における画像処理装置１０）と、複数の画素回路のうち第１グループに属
する各画素回路に対して第１画像に応じたデータ信号を供給し、第１グループとは異なる
第２グループの各画素回路に対して第２画像に応じたデータ信号を供給するデータ線駆動
手段と、ひとつのフレーム期間のうちの第１期間において第１グループの各画素回路の発
光素子を発光させ、当該フレーム期間のうち第１期間とは異なる第２期間において第２グ
ループの各画素回路の発光素子を発光させる発光制御手段とを具備する。
【０００６】
この構成において第１グループの画素回路と第２グループの画素回路とを含む領域に着
目すると、第１期間や第２期間の区別なくフレーム期間ごとに各画素回路の発光素子が発
光および消灯する構成と比較して、各発光素子の実質的な発光の周期は増加する。したが
って、フリッカを抑制することができる。また、第１期間および第２期間にて表示される
各画像は、ひとつのフレーム期間のうち互いに相違する各時点に対応した態様の画像であ
る。したがって、表示部に表示される画像がひとつのフレーム期間にわたって維持される
構成と比較して動画ボケを抑制することができる。
【０００７】
なお、本発明において表示部を区分したグループの総数は任意である。例えば、表示部
に配列された複数の画素回路が３個以上のグループに区分された構成においては、各グル
ープに対応した画像が画像取得手段によって取得され、各グループの画素回路に対して当
該グループに対応した画像のデータ信号が供給されたうえで、ひとつのフレーム期間にグ
ループごとに定められた各期間において当該グループの各画素回路の発光素子を発光制御
手段が発光させる。このように表示部の画素回路が３個以上のグループに区分された構成
であっても、ひとつのグループを第１グループと把握するとともに他のひとつのグループ
を第２グループと把握すれば、その他のグループに着目するまでもなく当然に本発明の範
囲に含まれる。
【０００８】
また、各グループに属する画素回路の分布の態様も任意である。ただし、各画素回路を
駆動するための配線の配置や各画素回路の制御の容易性を考慮すると、複数の画素回路が
不規則に各グループに区分された構成よりも、各々に含まれる画素回路の配列が共通する
複数の単位領域に表示部を区分した構成が望ましい。例えば、表示部が、第１方向に沿っ
て配列する所定数の画素回路を各々が含む複数の回路群を第１方向と交差する第２方向に
配列してなる構成（例えば、Ｘ方向に沿って配列する所定数の画素回路を各々が含む複数
行をＸ方向と直交するＹ方向に配列してなる構成）においては、各単位領域が、第１グル
ープに属する回路群と当該回路群に隣接して第２グループに属する回路群とを含み、発光
制御手段が、ひとつの回路群の各画素回路に対して共通の発光制御信号を供給することに
よって当該各画素回路の発光素子を発光または消灯させるといった構成が採用される（例
えば第１実施形態および第２実施形態）。より具体的には、複数の回路群のうち奇数番目
の回路群における各画素回路は第１グループに属するとともに、偶数番目の回路群におけ
る各画素回路は第２グループに属し、発光制御手段は、ひとつの回路群の各画素回路に対
して共通の発光制御信号を供給することによって当該各画素回路の発光素子を発光または
消灯させる（例えば第１実施形態）。これらの態様のように第１方向に配列する各発光素
子ごとに第１グループおよび第２グループの何れかに区分される構成によれば、第１方向
に配列する各発光素子を共通の発光制御信号によって制御することができる。また、各グ
ループの画素回路が第２方向にわたって分散的に分布するから、より効果的にフリッカを
抑制することができる。
【０００９】
もっとも、第１方向および第２方向の何れかに沿った画素回路の集合を共通のグループ
に区分する必要は必ずしもなく、例えば、複数の画素回路が、第１グループに属する各画
素回路の第１方向および第２方向に第２グループの画素回路が隣接するように各グループ
に区分される構成としてもよい（例えば後述する第３実施形態）。換言すると、第１グル
ープおよび第２グループのうち一方の各発光素子を発光させるとともに他方の各発光素子
を消灯したときに市松模様が表示されるように、複数の画素回路を各グループに区分して
もよい。この構成によれば、各グループの画素回路が第１方向および第２方向の双方にわ
たって分散的に分布するから、第１方向および第２方向の何れか一方に沿った画素回路の
配列ごとに各グループに区分した構成と比較して、より確実にフリッカを抑制することが
できる。
【００１０】
このように画素回路が市松模様状に各グループに区分された構成は、発光制御信号が供
給される配線と各画素回路との接続の態様を適宜に選定することによって実現される。す
なわち、例えば、図１５や図３１に示されるように、複数の回路群のうち一の回路群にお
ける第１グループの各画素回路と、一の回路群に隣接する他の回路群における第１グルー
プの各画素回路とを第１の発光制御線に共通に接続する一方、一の回路群における第２グ
ループの各画素回路と、他の回路群における第２グループの各画素回路とを第２の発光制
御線に共通に接続したうえで、発光制御手段は、各発光制御線を介した発光制御信号の供
給によって各画素回路の発光素子を発光または消灯させる。この態様によれば、発光制御
信号の生成を煩雑化することなく本発明の所期の効果を得ることができる。
【００１１】
なお、各画素回路に関わる配線の態様は適宜に変更される。例えば、本発明の好適な態
様において、表示部には、第１方向（例えば図２３や図２９のＸ方向）に延在する走査線
と第１方向に延在する発光制御線とを各々が含む複数の配線対が第１方向と交差する第２
方向（例えば図２３や図２９のＹ方向）に配列されるとともに、第２方向に沿って相隣接
する各配線対の間隙に、第１方向に配列する所定数の画素回路を含む回路群（例えば各行
に属する画素回路の集合）が配置され、各回路群における第１グループの各画素回路は、
当該回路群からみて第２方向の一方の側に隣接する配線対の走査線および発光制御線に接
続され、第２グループの各画素回路は、当該回路群からみて第２方向の他方の側に隣接す
る配線対の走査線および発光制御線に接続され、各走査線を順次に選択する選択手段を具
備し、データ線駆動手段から出力されるデータ信号は、選択手段が選択した走査線に接続
された各画素回路に供給され、発光制御手段は、各発光制御線を介した発光制御信号の供
給によって各画素回路の発光素子を発光または消灯させる。この態様によれば、各画素回
路がこれに隣接する配線対の走査線または発光制御線に接続されるから、画素回路を走査
線や発光制御線に接続する配線が簡素化されるという利点がある。なお、この態様の具体
例は第４実施形態（図２１から図２９）として後述される。
【００１２】
この態様において、データ信号は、各走査線と各発光制御線とを覆う絶縁層の面上にて
第２方向に延在するデータ線を介して各画素回路に供給され、各画素回路と走査線とを電
気的に接続する第１配線部（例えば図２３や図２９の配線部５１１）と、各画素回路と発
光制御線とを電気的に接続する第２配線部（例えば図２３や図２９の配線部５３１）とが
絶縁層の面上にデータ線と同層から形成され、第１配線部は、画素回路から第２方向に延
在するとともに絶縁層のコンタクトホール（例えば図２３や図２９のコンタクトホールＣ
Ｈ1）を介して走査線に導通し、第２配線部は、画素回路から第２方向に延在するととも
に絶縁層のコンタクトホール（例えば図２３や図２９のコンタクトホールＣＨ2）を介し
て発光制御線に導通する。
この態様によれば、第１配線部や第２配線部がデータ線と同層から形成されるため、各
々が別層から形成される構成と比較して製造コストの低減や製造工程の簡素化が実現され
る。また、各画素回路がこれに隣接する配線対の走査線または発光制御線に接続されるか
ら、第１配線部や第２配線部が絶縁層を挟んで走査線や発光制御線と重なり合う箇所が削
減される。したがって、各配線の容量的な結合（容量の寄生）を抑制することが可能であ
る。なお、本発明において、複数の要素が「同層から形成される」とは、共通の膜体（単
層であるか複数層であるかは不問である）の選択的な除去によって複数の要素が同工程で
形成されることを意味する。
【００１３】
なお、各画素回路に対するデータ信号の供給のタイミングと各画素回路の発光素子をデ
ータ信号に応じた輝度で発光させるタイミングとの関係は任意である。例えば、グループ
の区別を問わず総ての画素回路に対して順番にデータ信号を供給したうえで、第１期間で
第１グループの各発光素子を発光させるとともに第２期間で第２グループの各発光素子を
発光させる構成が採用される。ただし、データ信号の供給から実際の発光までの時間長が
各グループの画素回路で相違すると両者の輝度がバラつく可能性がある。したがって、本
発明の望ましい態様においては、第１期間のうち第１グループの各画素回路の発光前のタ
イミングで当該第１グループの各画素回路にデータ信号が供給する一方、第２期間のうち
第２グループの各画素回路の発光前のタイミングで当該第２グループの各画素回路にデー
タ信号が供給される。この構成によれば、データ信号の供給から実際の発光までの時間長
が各画素回路で均等化されるから輝度のムラを抑制することができる。
【００１４】
本発明における画像取得手段が各画像を取得する方法は任意である。例えば、外部から
のデータの受信によって各画像を取得する構成が採用される。また、外部から受信したデ
ータに基づいて画像取得手段が各画像を生成してもよい。すなわち、この構成における画
像取得手段は、相前後するフレーム期間での表示が指示された第１原画像および第２原画
像から両者の中間的な態様の中間画像を生成する中間画像生成手段と、中間画像生成手段
が生成した中間画像を含む複数の画像の何れかを第１画像としてデータ線駆動手段に指示
するとともに他の画像を第２画像としてデータ線駆動手段に指示する制御手段とを含む。
この態様においては、中間画像および原画像の双方がデータ線駆動手段に指示されてもよ
いし、中間画像生成手段が生成した中間画像のみがデータ線駆動手段に指示されてもよい
。
【００１５】
本発明に係る電子機器は、以上に説明した各態様の発光装置を具備する。この電子機器
の典型例は、発光装置を表示装置として利用した機器である。この種の電子機器としては
、パーソナルコンピュータや携帯電話機などがある。
【００１６】
本発明は、発光装置を駆動するための方法としても特定される。この方法は、ひとつの
フレーム期間のうち互いに相違する各時点に対応した態様の第１画像および第２画像を取
得し、複数の画素回路のうち第１グループに属する各画素回路に対して第１画像に応じた
データ信号を供給し、第１グループとは異なる第２グループの各画素回路に対して第２画
像に応じたデータ信号を供給する一方、ひとつのフレーム期間のうちの第１期間において
第１グループの各画素回路の発光素子を発光させ、当該フレーム期間のうち第１期間とは
異なる第２期間において第２グループの各画素回路の発光素子を発光させることを特徴と
する。この方法によっても本発明の発光装置と同様の効果が奏される。
【発明を実施するための最良の形態】
【００１７】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置の構成を示すブロック図である。同図に
示されるように、この発光装置１００は、画像処理装置１０とフレームメモリ２０と表示
パネル３０とを有する。画像処理装置１０は、第１画像データＤ1から第２画像データＤ2
を生成する手段である。第１画像データＤ1は、動画像を構成する各フレーム画像の態様
（各画素の色彩や階調）を指定するデジタルデータであり、発光装置１００が搭載される
電子機器のＣＰＵといった上位装置から供給される。一方、第２画像データＤ2は、表示
パネル３０に実際に表示される画像の態様を指定するデジタルデータである。なお、画像
処理装置１０の構成や動作の詳細は後述する。
【００１８】
表示パネル３０は、第２画像データＤ2に基づいて画像を表示する手段であり、複数の
画素回路６０が面状に配列された表示部３２と、各画素回路６０を第２画像データＤ2に
応じて駆動する駆動回路（選択回路３４、データ線駆動回路３６および発光制御回路３８
）とを含む。なお、駆動回路や画像処理装置１０は、各画素回路６０が配列される基板の
表面やこの基板に接合された配線基板にＩＣチップの形態で実装されてもよいし、この基
板の表面に直接的に作り込まれたスイッチング素子（典型的には薄膜トランジスタ）によ
って構成されてもよい。
【００１９】
表示部３２には、Ｘ方向（行方向）に延在する480本の走査線５１と、各走査線５１に
対を成してＸ方向に延在する480本の発光制御線５３と、Ｘ方向に直交するＹ方向（列方
向）に延在する640本のデータ線５５とが形成される。各画素回路６０は、走査線５１お
よび発光制御線５３の対とデータ線５５との各交差に対応した位置に配置される。したが
って、これらの画素回路６０は縦480行×横640列のマトリクス状に配列する。ただし、画
素回路６０の総数や配列の態様は以上の例示に何ら限定されない。
【００２０】
駆動回路は、選択回路３４とデータ線駆動回路３６と発光制御回路３８とを含む。選択
回路３４は、ｍ本の走査線５１の各々を順番に選択するための走査信号Ｙ（Ｙ1、Ｙ2、…
…、Ｙ480）を各走査線５１に供給する回路である。さらに詳述すると、選択回路３４は
、図２に示されるように、ひとつのフレーム期間Ｐfを２等分した第１期間Ｐf1および第
２期間Ｐf2のうち前半の第１期間Ｐf1において水平走査期間（１Ｈ）ごとに走査線５１を
順次に選択し、この選択した走査線５１に供給される走査信号Ｙをハイレベルに遷移させ
るとともに、非選択の各走査線５１に供給される走査信号Ｙをローレベルに維持する。一
方、発光制御回路３８は、図２に示されるように、各フレーム期間Ｐfのうち各行の画素
回路６０が実際に発光する期間（以下「発光期間」という）Ｐonを規定する発光制御信号
Ｃ（Ｃ1、Ｃ2、……、Ｃ480）を生成して各発光制御線５３に出力する。選択回路３４と
発光制御回路３８とによっていわゆる走査線駆動回路（Ｙドライバ）が構成される。
【００２１】
データ線駆動回路３６は、選択回路３４による選択行に属する640個の画素回路６０に
データ線５５を介してデータ信号Ｘ（Ｘ1、Ｘ2、……、Ｘ640）を供給する。各画素回路
６０に供給されるデータ信号Ｘは、第２画像データＤ2によって当該画素回路６０に指定
された階調に応じた電流量の信号である。
【００２２】
次に、図３は、ひとつの画素回路６０の構成を示す回路図である。なお、同図において
は、第ｉ行（ｉは１≦ｉ≦480を満たす整数）に属する第ｊ列目（ｊは１≦ｊ≦640を満た
す整数）の画素回路６０のみが図示されているが、その他の画素回路６０も同様の構成で
ある。
【００２３】
図３に示されるように、画素回路６０は、ｐチャネル型の駆動トランジスタＴdrと、ｎ
チャネル型の３個のトランジスタ（発光制御トランジスタＴel・選択トランジスタＴsel
・スイッチングトランジスタＴsw）と、電圧を保持する容量素子Ｃと、電源の高位側の電
位Ｖddが供給される電源線と低位側の電位Ｇndが供給される接地線との間に介挿された発
光素子６３とを含む。発光素子６３は、有機ＥＬ材料からなる発光層を陽極と陰極との間
隙に介在させたOLED素子であり、駆動電流Ｉelの電流量に応じた階調（輝度）に発光する
。
【００２４】
駆動トランジスタＴdrは、駆動電流Ｉelの電流量を制御するための手段であり、電源の
高位側の電位Ｖddが供給される電源線にソースが接続されるとともにドレインが発光制御
トランジスタＴelのドレインに接続される。この発光制御トランジスタＴelは、駆動電流
Ｉelが実際に発光素子６３に供給される発光期間Ｐonを規定するためのスイッチング素子
であり、ソースが発光素子６３の陽極に接続されるとともにゲートが発光制御線５３に接
続される。
【００２５】
一方、スイッチングトランジスタＴswは、駆動トランジスタＴdrのゲートとドレインと
の間に介挿されたスイッチング素子であり、そのゲートは選択トランジスタＴselのゲー
トとともに走査線５１に接続される。選択トランジスタＴselは、駆動トランジスタＴdr
のドレインとデータ線５５との導通および非導通を切り替えるスイッチング素子である。
【００２６】
以上の構成において、走査信号Ｙiがハイレベルに遷移すると、スイッチングトランジ
スタＴswがオン状態に遷移することによって駆動トランジスタＴdrがダイオード接続され
る。このときに選択トランジスタＴselもオン状態となっているから、電源線から駆動ト
ランジスタＴdrおよび選択トランジスタＴselを経由してデータ信号Ｘjの電流がデータ線
５５に流れ込む。したがって、容量素子Ｃには、駆動トランジスタＴdrのゲートの電位に
応じた電荷（すなわちデータ信号Ｘjに応じた電荷）が蓄積される。
【００２７】
一方、走査信号Ｙiがローレベルになると、スイッチングトランジスタＴswおよび選択
トランジスタＴselはともにオフ状態となる。したがって、駆動トランジスタＴdrのゲー
ト−ソース間の電圧はその直前の水平走査期間で容量素子Ｃに蓄積された電荷に応じた電
圧に維持される。この状態において発光制御信号Ｃiがハイレベルに遷移すると発光制御
トランジスタＴelがオン状態に遷移し、この結果として駆動トランジスタＴdrのゲートの
電位に応じた駆動電流（すなわちデータ信号Ｘjの電流量に応じた電流）Ｉelが電源線か
ら駆動トランジスタＴdrおよび発光制御トランジスタＴelを経由して発光素子６３に供給
される。そして、発光素子６３は駆動電流Ｉelに比例した輝度に発光する。以上のように
発光素子６３の輝度が画素回路６０ごとに制御されることによって表示部３２には第２画
像データＤ2に応じた所望の画像が表示される。
【００２８】
次に、画像処理装置１０の具体的な構成および動作を説明する。図１に示されるように
、画像処理装置１０は、中間画像生成部１２と制御部１４とを含む。中間画像生成部１２
は、第１画像データＤ1によって表現される各フレーム画像（以下「原画像」という場合
がある）を補間することによって、相前後する各原画像の中間的な態様の画像（以下「中
間画像」という）を生成する。
【００２９】
図４は、画像処理装置１０による処理の内容を示す説明図である。各原画像（Ｖ1、Ｖ2
）に対応する第１画像データＤ1は、フレーム期間Ｐf（時間長Ｔf（例えば1/60秒））ご
とに順次に画像処理装置１０に供給されてフレームメモリ２０に書き込まれる。中間画像
生成部１２は、相前後する原画像Ｖ1および原画像Ｖ2の第１画像データＤ1に基づいて、
原画像Ｖ1が表示されるべき時刻「0」からフレーム期間Ｐfの半分の時間長が経過した時
刻「1/2*Ｔf」における中間画像Ｅ1を生成してその画像データをフレームメモリ２０に格
納する。例えば、中間画像生成部１２は、原画像Ｖ1および原画像Ｖ2から抽出される被写
体Ｏbの動きベクトルに基づいて中間画像Ｅ1を生成する。この中間画像Ｅ1は、原画像Ｖ1
における被写体Ｏbの位置と原画像Ｖ2における被写体Ｏbの位置との略中点に被写体Ｏbが
配置された画像となる。なお、中間画像Ｅ1を生成する方法は以上の例示に限定されず、
公知である総ての方法を採用することができる。
【００３０】
一方、図１に示される制御部１４は、原画像Ｖ1の第１画像データＤ1と中間画像Ｅ1の
画像データとから第２画像データＤ2を生成してデータ線駆動回路３６に出力する。この
第２画像データＤ2は、図５に示されるように、原画像Ｖ1の奇数行に属する各画素Pixと
中間画像Ｅ1の偶数行に属する各画素Pixとを縦方向に交互に配列した画像Ｒ1を示すデー
タである。つまり、第２画像データＤ2が示す画像Ｒ1のうち、第１行に属する各画素Pix
は原画像Ｖ1の第１行に相当し、第２行に属する各画素Pixは中間画像Ｅ1の第２行に相当
し、第３行に属する各画素Pixは原画像Ｖ1の第３行に相当する。
【００３１】
次に、図６は、以上の手順で生成された第２画像データＤ2に基づいてデータ線駆動回
路３６がデータ信号Ｘjを出力する動作と選択回路３４による選択の動作との関係を示す
タイミングチャートである。同図に示されるように、奇数行目の走査線５１が選択される
各水平走査期間においては、原画像Ｖ1の奇数行の画素（Ｖ1[1,j]、Ｖ1[3,j]、……、Ｖ1
[479,j]）に対応したデータ信号Ｘjが選択行（奇数行）の各画素回路６０に供給される。
一方、偶数行目の走査線５１が選択される各水平走査期間においては、中間画像Ｅ1の偶
数行の画素（Ｅ1[2,j]、Ｅ1[4,j]、……、Ｅ1[480,j]）に対応したデータ信号Ｘjが選択
行（偶数行）の各画素回路６０に供給される。
【００３２】
一方、発光制御回路３８は、フレーム期間Ｐfのうち前半の第１期間Ｐf1において奇数
行目の各画素回路６０の発光素子６３が発光し、かつ、後半の第２期間Ｐf2において偶数
行目の各画素回路６０の発光素子６３が発光するように、発光制御信号Ｃ1ないしＣ480を
生成して各発光制御線５３に出力する。さらに詳述すると、発光制御回路３８は、図２に
示されるように、第１期間Ｐf1において奇数行（第（2k+1）行）の各走査線５１に供給さ
れる走査信号Ｙ2k+1がハイレベルからローレベルに立ち下がると（本実施形態におけるｋ
は０≦ｋ≦２３９を満たす整数）、その走査線５１と対を成す発光制御線５３に供給され
る発光制御信号Ｃ2k+1を発光期間Ｐonにわたってハイレベルに維持する。また、発光制御
回路３８は、偶数行目の発光制御線５３に供給される発光制御信号Ｃ2k+2を第１期間Ｐf1
においてローレベルに維持する。一方、第２期間Ｐf2において、発光制御回路３８は、偶
数行（第（2k+2）行）の発光制御線５３に供給される発光制御信号Ｃ2k+2を発光期間Ｐon
にわたって順次にハイレベルに遷移させるとともに、奇数行の発光制御信号Ｃ2k+1をロー
レベルに維持する。
【００３３】
以上の動作の結果、図２に示した第１期間Ｐf1においては、図４に画像Ｇ1として示さ
れるように、ハイレベルの発光制御信号Ｃ2k+1によって発光した奇数行目の発光素子６３
によって原画像Ｖ1の奇数行目の各画素が表示され、偶数行目の発光素子６３はローレベ
ルの発光制御信号Ｃ2k+2によって消灯する（同図において黒色に塗り潰された領域）。一
方、第２期間Ｐf2においては、図４に画像Ｇ2として示されるように、ハイレベルの発光
制御信号Ｃ2k+2によって発光した偶数行目の発光素子６３によって中間画像Ｅ1の偶数行
目の各画素が表示され、奇数行目の発光素子６３はローレベルの発光制御信号Ｃ2k+1によ
って消灯する。以上の動作がフレーム期間Ｐfごとに繰り返される。
【００３４】
ここで、各発光素子６３の発光がフレーム期間Ｐfの全区間にわたって維持されるホー
ルド型の表示ではなく、各発光素子６３を間欠的に発光させる方法を採用した場合には、
各発光素子６３の発光と消灯との周期的な切り替わりに起因してフリッカが顕在化する可
能性がある。この間欠的な発光に起因したフリッカを抑制するための方策としては、フレ
ームレートの上昇（すなわち発光と消灯との切り替わりの周期の短縮）が考えられる。本
実施形態においては、奇数行目の各画素回路６０がひとつのフレーム期間Ｐfの第１期間
Ｐf1で順次に発光するとともに偶数行目の各画素回路６０がそのフレーム期間Ｐfの第２
期間Ｐf2で順次に発光する。つまり、Ｙ方向に隣接する２行を単位（ブロック）として考
えると、第１画像データＤ1について予定されたフレーム期間Ｐfの略半分の周期で発光と
消灯とが繰り返される。したがって、本実施形態によれば、観察者によって知覚されるフ
リッカを、表示パネル３０のフレームレートを実質的に２倍に上昇させた場合と同等に抑
制することができる。
【００３５】
ところで、以上の効果を得るための構成としては、奇数行目の各画素回路６０および偶
数行目の各画素回路６０の双方によって原画像（Ｖ1やＶ2）を表示する構成（以下「対比
例」という）も考えられる。すなわち、原画像（Ｖ1、Ｖ2）を指定する第１画像データＤ
1をそのままの内容でデータ線駆動回路３６に供給し、第１期間Ｐf1においては奇数行目
の各画素回路６０の発光によって原画像の奇数行目の各画素を表示する一方、第２期間Ｐ
f2においては偶数行目の各画素回路６０の発光によって原画像の偶数行目の各画素を表示
するのである。しかしながら、この対比例においては、観察者によって知覚される動画ボ
ケが顕著となるという問題がある。この問題点について詳述すると以下の通りである。
【００３６】
図７(a)は、縦４行×横２４列の画素回路６０に指示される原画像（Ｖ1、Ｖ2、Ｖ3）の
態様を示す図であり、図７(b)は、各フレーム期間Ｐfの第１期間Ｐf1および第２期間Ｐf2
にて実際に表示パネル３０に表示される画像の態様を示す図である。同図(a)における縦
軸は時間を示す。ここでは、各発光素子６３の発光によって表示される被写体Ｂが黒色（
ハッチングが施された領域）を背景としてフレーム期間Ｐfごとに画素の８個分ずつ右方
に移動していく場合が想定されている。
【００３７】
図７(a)に示されるように、各画素回路６０には、ひとつのフレーム期間Ｐfの始点から
終点までにわたってひとつの原画像（Ｖ1ないしＶ3）の表示が指示される。そして、図７
(b)に示されるように、各フレーム期間Ｐfの第１期間Ｐf1においては、原画像のうち奇数
行の各画素が奇数行の発光素子６３の発光によって表示され、第２期間Ｐf2においては原
画像の偶数行の各画素が偶数行の発光素子６３の発光によって表示される。
【００３８】
一方、この画像を視認する観察者は被写体Ｂの移動に追従するように視点を移動させる
。いま、被写体Ｂの移動に対して精度よく充分に滑らかに視点が追従すると仮定すると、
観察者の視点は、図７(b)の矢印ＶＬによって示されるように、被写体Ｂに追従するよう
に略一定の速度で連続的に右方に移動していく。
【００３９】
ここで、図７(c)は、以上の画像（被写体Ｂ）を視認する観察者の網膜上の特定の部位
に形成される被写体Ｂの画像を、この部位を基準とした相対的な位置に配置した説明図で
ある。以上に説明したように観察者の視点は略定速で右方に移動するのに対して被写体Ｂ
はフレーム期間Ｐfごとに離散的に右方に移動していくから、第２期間Ｐf2にて観察者に
知覚される被写体Ｂの位置は、第１期間Ｐf1で知覚される被写体Ｂの位置よりも相対的に
左方にズレる。したがって、観察者に実際に知覚される被写体Ｂの輪郭はひとつのフレー
ム期間Ｐf内で範囲Δにわたって変動する。この結果として被写体Ｂの輪郭が不明確に知
覚されるのである。換言すると、被写体Ｂの階調とその背景の階調とがひとつのフレーム
期間Ｐfにわたって平均化（積分）されるためにその輪郭が不明瞭に知覚されると説明す
ることもできる。
【００４０】
これに対し、本実施形態においては、図８(a)に示されるように、各フレーム期間Ｐfの
第１期間Ｐf1において原画像（Ｖ1、Ｖ2、Ｖ3）が表示される一方、相前後する各原画像
から生成された中間画像（Ｅ1、Ｅ2）が各フレーム期間Ｐfの第２期間Ｐf2にて表示され
る。図８(b)は、各フレーム期間Ｐfの第１期間Ｐf1および第２期間Ｐf2の各々で実際に表
示パネル３０に表示される画像の態様を示す図である。同図に示されるように、第２期間
Ｐf2に表示される被写体Ｂは、その直前の第１期間Ｐf1で表示された被写体Ｂを画素の４
個分だけ右方に移動させたものとなる。すなわち、利用者に知覚される被写体Ｂは、第１
期間Ｐf1および第２期間Ｐf2の各々において、図８(b)に矢印ＶＬで示される視線の移動
に追従するように移動していく。したがって、図８(c)に示されるように、観察者によっ
て知覚される被写体Ｂの位置にズレは生じない。なお、ここでは被写体Ｂが水平方向に移
動する場合を想定したが、被写体Ｂが鉛直方向に移動する場合にも同様の作用および効果
が得られる。以上に説明したように、本実施形態によればフリッカおよび動画ボケの双方
を有効に抑制することができる。
【００４１】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下に例示する各実施形態のう
ち第１実施形態と同様の要素については共通の符号を付してその説明を適宜に省略する。
【００４２】
第１実施形態においては、画素回路６０を奇数行目と偶数行目とで２個のグループに区
分し、奇数行目のグループの各画素回路６０を第１期間Ｐf1に発光させるとともに偶数行
目のグループの各画素回路６０を第２期間Ｐf2に発光させる構成を例示した。しかしなが
ら、本発明において表示部３２を区分したグループの総数は任意である。本実施形態にお
いては、表示部３２を構成する複数の画素回路６０が３個のグループに区分された場合を
例示する。
【００４３】
図９は、本実施形態における各グループの区分の仕方を説明するための図である。同図
に示されるように、本実施形態においては、Ｙ方向に連続して並列する３行を単位として
表示部３２が複数の単位領域Ｂ（Ｂ1ないしＢ160）に区分される。そして、各単位領域Ｂ
における第１行目（表示部３２の全体としてみると第（3k+1）行目）の各画素回路６０が
第１グループに区分され、各単位領域Ｂにおける第２行目（表示部３２の全体における第
（3k+2）行目）の各画素回路６０が第２グループに区分され、各単位領域Ｂにおける第３
行目（第（3k+3）行目）の各画素回路６０が第３グループに区分される（本実施形態にお
けるｋは０≦ｋ≦１５９を満たす整数）。一方、本実施形態における各フレーム期間Ｐf
（時間長Ｔf）は、各々の時間長が「1/3*Ｔf」である第１期間Ｐf1と第２期間Ｐf2と第３
期間Ｐf3とに区分される。発光制御回路３８は、第１グループの各画素回路６０を第１期
間Ｐf1にて発光させ、第２グループの各画素回路６０を第２期間Ｐf2にて発光させ、第３
グループの各画素回路６０を第３期間Ｐf3にて発光させる。本実施形態における各部の具
体的な動作は以下の通りである。
【００４４】
図１０は、本実施形態における画像処理装置１０による処理の内容を示す説明図である
。同図に示されるように、本実施形態における中間画像生成部１２は、相前後する各原画
像（Ｖ1、Ｖ2）の第１画像データＤ1に基づいて、原画像Ｖ1が表示されるべき時刻（0）
から原画像Ｖ2が表示されるべき時刻（Ｔf）までのフレーム期間Ｐfを３等分する各時点
（1/3*Ｔf、2/3*Ｔf）に対応した態様の中間画像（Ｅ1，Ｅ2）を生成し、その画像データ
をフレームメモリ２０に格納する。例えば、原画像Ｖ1および原画像Ｖ2から抽出される動
きベクトルに時点「1/3*Ｔf」に対応した係数「1/3」を乗算し、この乗算の結果から中間
画像Ｅ1が生成される。また、この動きベクトルに時点「2/3*Ｔf」に対応した係数「2/3
」を乗算した結果から中間画像Ｅ2が生成される。このように、中間画像Ｅ1およびＥ2は
、ひとつの動きベクトルに乗算される按分比を変更することによって生成され、各々につ
いて動きベクトルを算定する必要はない。したがって、複数の中間画像を生成するとは言
っても、第１実施形態と比較して演算量が大幅に増大することはない。
【００４５】
制御部１４から出力される第２画像データＤ2の画像は、原画像Ｖ1を３行ごとに区分し
た各ブロックに属する第１行目の画像と、中間画像Ｅ1を３行ごとに区分した各ブロック
に属する第２行目の画素と、中間画像Ｅ2を３行ごとに区分した各ブロックに属する第３
行目の画素とを順番に配列した態様となる。したがって、図１１に示されるように、第（
3k+1）行目の走査信号Ｙ（Ｙ1、Ｙ4、Ｙ7、……、Ｙ478）がハイレベルとなる水平走査期
間においては、第１グループに属する第（3k+1）行目の各画素回路６０に対して、原画像
Ｖ1の第（3k+1）行目の画素（Ｖ1[1,j]、Ｖ1[4,j]、……、Ｖ1[478,j]）に応じたレベル
のデータ信号Ｘjが供給される。同様に、第２グループに属する第（3k+2）行目の各画素
回路６０には、中間画像Ｅ1のうち第（3k+2）行目の画素（Ｅ1[2,j]、Ｅ1[5,j]、……、
Ｅ1[479,j]）に応じたレベルのデータ信号Ｘjが供給され、第３グループに属する第（3k+
3）行目の各画素回路６０には、中間画像Ｅ2のうち第（3k+3）行目の画素（Ｅ2[3,j]、Ｅ
2[6,j]、……、Ｅ2[480,j]）に応じたレベルのデータ信号Ｘjが供給される。
【００４６】
図１２は、選択回路３４および発光制御回路３８の動作を示すタイミングチャートであ
る。同図に示されるように、選択回路３４は、フレーム期間Ｐfを３等分した期間（第１
期間Ｐf1・第２期間Ｐf2・第３期間Ｐf3）のうち第１期間Ｐf1において480本の走査線５
１の各々を順番に選択する。一方、発光制御回路３８は、第（3k+1）行目の各発光制御線
５３に供給される発光制御信号Ｃ3k+1を第１期間Ｐf1に順番にハイレベルに遷移させるこ
とによって、第１グループに属する発光素子６３（各単位領域Ｂに属する第１行目の発光
素子６３）を第１期間Ｐf1内に順番に発光させる。また、発光制御回路３８は、第（3k+2
）行目に対応する各発光制御信号Ｃ3k+2を第２期間Ｐf2に順番にハイレベルに遷移させる
ことによって第２グループに属する各発光素子６３を第２期間Ｐf2内に順番に発光させる
。さらに、発光制御回路３８は、各発光制御信号Ｃ3k+3を第３期間Ｐf3内にハイレベルに
遷移させることによって第３グループの各発光素子６３を第３期間Ｐf3内に順番に発光さ
せる。
【００４７】
以上の動作の結果、図１０に示した時刻「0」から時刻「1/3*Ｔf」までの第１期間Ｐf1
においては、同図に画像Ｇ1として示されるように、第１グループに属する各発光素子６
３の発光によって原画像Ｖ1が表示され、第２グループおよび第３グループに属する各発
光素子６３は消灯する。同様に、時刻「1/3*Ｔf」から時刻「2/3*Ｔf」までの第２期間Ｐ
f2においては第２グループの各発光素子６３のみの点灯によって中間画像Ｅ1が表示され
（画像Ｇ2）、時刻「2/3*Ｔf」から時刻「Ｔf」までの第３期間Ｐf3においては第３グル
ープの各発光素子６３によって中間画像Ｅ2が表示される（画像Ｇ3）。以上の動作がフレ
ーム期間Ｐfごとに繰り返される。
【００４８】
以上のように、本実施形態においては、フレーム期間Ｐfを３等分した周期でひとつの
単位領域Ｂの各行の発光素子６３が発光と消灯とを繰り返す。したがって、観察者によっ
て知覚されるフリッカを、表示パネル３０のフレームレートを３倍に上昇させた場合と実
質的に同等の程度まで抑制することができる。また、観察者に知覚される画像が保持され
る発光期間Ｐonの時間長は短縮されるから、第１実施形態よりも動画ボケを抑制すること
ができる。
【００４９】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。第１実施形態および第２実施形態にお
いては、複数の画素回路６０が行単位でグループに区分される構成を例示したが、グルー
プの区分の仕方は任意である。図１３は、本実施形態における各グループの区分の仕方を
説明するための図である。同図において「１」が付記された矩形は第１グループの画素回
路６０を示し、「２」が付記された矩形は第２グループの画素回路６０を示している。
【００５０】
図１３に示されるように、本実施形態においては、Ｘ方向およびＹ方向の双方にわたっ
て第１グループの画素回路６０と第２グループの画素回路６０とが隣接するように（つま
り第１グループに属するひとつの画素回路６０のＸ方向およびＹ方向に第２グループの画
素回路６０が隣接するように）、複数の画素回路６０が第１グループおよび第２グループ
に区分される。したがって、第１グループおよび第２グループの一方の画素回路６０を発
光させるとともに他方の画素回路６０を消灯させた場合には、白色の画素と黒色の画素と
がＸ方向およびＹ方向にわたって互い違いに配列された市松模様が表示部３２に表示され
ることになる。
【００５１】
図１４は、本実施形態の動作を示す説明図である。同図に示されるように、本実施形態
においては第１実施形態と同様に、フレーム期間Ｐfにおける始点（時刻「0」）と終点（
時刻「Ｔf」）との中点に相当する時刻「1/2*Ｔf」にて表示されるべき中間画像Ｅ1が中
間画像生成部１２によって生成される。制御部１４は、原画像Ｖ1のうち奇数行目に属す
る奇数列目の画素および偶数行目に属する偶数列目の画素と、中間画像Ｅ1のうち奇数行
目に属する偶数列目の画素および偶数行目に属する奇数列目の画素とを組み合わせた画像
の第２画像データＤ2を生成してデータ線駆動回路３６に出力する。そして、第１期間Ｐf
1においては第１グループの各画素回路６０の発光によって原画像Ｖ1が表示されるととも
に（図１４の画像Ｇ1）、第２期間Ｐf2においては第２グループの各画素回路６０の発光
によって中間画像Ｅ1が表示される（同図の画像Ｇ2）。
【００５２】
一方、各画素回路６０の発光素子６３を以上のようなパターンで発光および消灯させる
ために、本実施形態における表示部３２は図１５に例示される構成となっている。いま、
Ｙ方向に隣接する第（2k+1）行目と第（2k+2）行目とに着目する。同図に示されるように
、第（2k+1）行に属する640個の画素回路６０のうち奇数列目の画素回路６０は第（2k+1
）行目の発光制御線５３に接続される一方、同行に属する偶数列目の画素回路６０は第（
2k+2）行目の発光制御線５３に接続される。また、第（2k+2）行に属する奇数列目の画素
回路６０は第（2k+2）行目の発光制御線５３に接続される一方、同行に属する偶数列目の
画素回路６０は第（2k+1）行目の発光制御線５３に接続される。例えば、発光制御信号Ｃ
1が供給される第１行目の発光制御線５３には、第１行に属する奇数列目の画素回路６０
と第２行に属する偶数列目の画素回路６０とが接続され、発光制御信号Ｃ2が供給される
第２行目の発光制御線５３には、第１行に属する偶数列目の画素回路６０と第２行に属す
る奇数列目の画素回路６０とが接続される。
【００５３】
本実施形態における発光制御信号Ｃ（Ｃ1ないしＣ480）の波形は第１実施形態（図２）
と同様である。しかしながら、本実施形態においては各発光制御線５３と各画素回路６０
とが図１５のように接続されているから、第１期間Ｐf1において例えば第１行目の発光制
御線５３に供給される発光制御信号Ｃ1がハイレベルになると、図１４に画像Ｇ1として例
示されるように、第１行目に属する奇数列目の発光素子６３と第２行目に属する偶数列目
の発光素子６３とが同時に発光する。一方、第２期間Ｐf2において例えば第２行目の発光
制御線５３に供給される発光制御信号Ｃ2がハイレベルになると、図１４に画像Ｇ2として
例示されているように、第１行目に属する偶数列目の発光素子６３と第２行目に属する奇
数列目の発光素子６３とが同時に発光する。
【００５４】
本実施形態においても第１実施形態と同様の効果が奏される。加えて、本実施形態にお
いては、第１グループの画素回路６０と第２グループの画素回路６０とが第１実施形態よ
りも分散的に分布するから、表示部３２の全体にわたる画質を容易に均一化することがで
きる。なお、Ｘ方向およびＹ方向の双方にわたってグループを区分する方法は以上の例示
に何ら限定されない。例えば以下の各態様を採用することもできる。
【００５５】
＜Ｃ−１：第１の態様＞
図１６(b)は、第１期間Ｐf1および第２期間Ｐf2の各々における各発光素子６３の点灯
および消灯の様子を示す図である。同図においてハッチングが施された矩形は消灯中の画
素回路６０を示し、ハッチングが施されていない矩形は発光中の画素回路６０を示す。本
実施形態においては、図１６(a)に示されるように、表示部３２を構成する複数の画素回
路６０が縦４行×横２列の単位領域Ｂに区分される。図１６(a)において「１」が付され
た矩形は第１グループに区分される画素回路６０を示し、「２」が付された矩形は第２グ
ループに区分される画素回路６０を示している。
【００５６】
ひとつの単位領域Ｂのうち第１グループに属する４個の画素回路６０（第１列の第１行
および第４行ならびに第２列の第２行および第３行）は、図１６(b)に示されるように各
フレーム期間Ｐfの第１期間Ｐf1にて発光する。一方、ひとつの単位領域Ｂのうち第２グ
ループに属する４個の画素回路６０は、図１６(b)に示されるように各フレーム期間Ｐfの
第２期間Ｐf2にて発光する。このようなパターンでの発光は、図１５の例示と同様に、発
光制御線５３と各画素回路６０との接続の態様を適宜に選定することによって実現される
。
【００５７】
＜Ｃ−２：第２の態様＞
単位領域Ｂの形状は矩形に限定されない。例えば、図１７(a)に示されるように、本態
様における単位領域Ｂは、Ｘ方向に配列する４個の画素回路６０と、これらの画素回路６
０のうち中間の２個の画素に対してＹ方向の正側に隣接する２個の画素回路６０と、この
中間の２個の画素に対してＹ方向の負側に隣接する２個の画素とを含む凹１２角形である
。表示部３２が図１７(a)の形状の単位領域Ｂに区分された構成のもとでは、第１期間Ｐf
1および第２期間Ｐf2の各々における各発光素子６３の発光および消灯のパターンは図１
７(b)のようになる。
【００５８】
＜Ｃ−３：第３の態様＞
第１および第２の態様においては表示部３２が２個のグループに区分された構成を例示
したが、第２実施形態のように表示部３２が３個（あるいは４個以上）のグループに区分
される態様においても同様の構成が採用される。
【００５９】
例えば、図１８(a)に示されるように、表示部３２を縦２行×横３列の単位領域Ｂに区
分し、この単位領域Ｂに属する６個の画素回路６０のなかから相互に重複しないように選
択された２個の画素回路６０の組み合わせごとに別個のグループに区分してもよい。すな
わち、図１８(a)の例示では、各単位領域Ｂに属する６個の画素回路６０のうち、第１行
第１列および第２行第３列に属する２個の画素回路６０が第１グループに区分され、第１
行第２列および第２行第１列に属する２個の画素回路６０が第２グループに区分され、第
１行第３列および第２行第２列に属する２個の画素回路６０が第３グループに区分される
。そして、図１８(b)に示されるように、第１グループに属する各画素回路６０の発光素
子６３はひとつのフレーム期間Ｐfの第１期間Ｐf1にて発光し、第２グループの各発光素
子６３は第２期間Ｐf2にて発光し、第３グループの各発光素子６３は第３期間Ｐf3にて発
光する。
【００６０】
なお、本態様においても単位領域Ｂの形態（形状やサイズ）は任意に変更される。例え
ば、表示部３２を図１９(a)の単位領域Ｂに区分した場合における各発光素子６３の発光
のパターンは図１９(b)のようになる。また、表示部３２を図２０(a)の単位領域Ｂごとに
区分することによって複数の画素回路６０を４個のグループに区分してもよい。この態様
においても、図２０(a)に示されるように、ひとつのフレーム期間Ｐfを４等分した各期間
（Ｐf1、Ｐf2、Ｐf3、Ｐf4）において各グループの発光素子６３が発光する。
【００６１】
以上のように様々な発光のパターンが採用され得る。実際の設計の場面では、各発光制
御線５３のレイアウトの簡素性や画素回路６０との接続の確実性が担保されるように表示
パネル３０の構成（例えば画素回路６０や走査線５１やデータ線５５の配置の態様）に応
じて何れかの態様が採用される。あるいは、各態様のもとで発生するフリッカの程度や画
像の品位などの評価の結果を踏まえて何れかの態様が採用される。このように本実施形態
においては、各行を単位として画素回路６０がグループに区分される第１実施形態や第２
実施形態と比較して発光のパターンが多様化されるから、発光装置１００の設計の自由度
を向上させることができるという利点がある。
【００６２】
＜Ｄ：第４実施形態＞
図１５に例示した形態（第３実施形態）においては、画素回路６０を走査線５１や発光
制御線５３に接続するための配線を多くの箇所で走査線５１や発光制御線５３と交差させ
る必要がある。例えば、図１５において、第２行に属する偶数列目（例えば第２行第２列
）の画素回路６０と第１行目の発光制御線５３とを接続する配線は、第１行目の走査線５
１および第２行目の走査線５１・発光制御線５３という計３本の配線と交差する。このよ
うに各配線の交差が多い構成においては、配線間に容量が寄生して信号の波形を鈍化させ
るという問題や、画素回路６０における開口率（画素回路６０が占有する面積のうち実際
に発光素子６３からの放射光が出射する領域の割合）が低下するといった問題が生じ得る
。本実施形態は、各配線の形態を簡素化して以上の問題を解消するための形態である。
【００６３】
図２１は、本実施形態における表示部３２の電気的な構成を示すブロック図である。同
図に示すように、本実施形態の表示部３２には、Ｘ方向に延在する走査線５１および発光
制御線５３を各々が含む481組の配線対がＹ方向に沿って配列される。Ｙ方向に沿って相
隣接する配線対の間隙（480行）の領域には640個の画素回路６０がＸ方向に配列する。図
２１に示すように、第ｉ行に属する640個の画素回路６０のうち奇数列目の画素回路６０
はそのＹ方向における負側に隣接する第ｉ行目の配線対（走査線５１および発光制御線５
３）に接続され、偶数列目の画素回路６０はそのＹ方向における正側に隣接する第(i+1)
行目の配線対（走査線５１および発光制御線５３）に接続される。
【００６４】
図２２は、選択回路３４および発光制御回路３８の動作を説明するためのタイミングチ
ャートである。同図に示されるように、本実施形態の選択回路３４は、フレーム期間Ｐf
の前半である第１期間Ｐf1において、奇数行目の各走査線５１に供給される走査信号Ｙ2k
+1（Ｙ1，Ｙ3，……，Ｙ479，Ｙ481）を水平走査期間ごとに順番にハイレベルに遷移させ
る。また、選択回路３４は、フレーム期間Ｐfの後半である第２期間Ｐf2において、偶数
行の走査信号Ｙ2k+2（Ｙ2，Ｙ4，……，Ｙ480）を水平走査期間ごとに順番にハイレベル
に遷移させる。一方、発光制御回路３８は、第ｉ行目の発光制御線５３に供給される発光
制御信号Ｃiを、走査信号Ｙiがローレベルに立ち下がった直後から発光期間Ｐonにてハイ
レベルに維持する。
【００６５】
図２１の構成から理解されるように、第１期間Ｐf1の各水平走査期間に続いて奇数行の
各発光制御信号Ｃ2k+1がハイレベルに遷移すると、奇数行に属する奇数列目および偶数行
に属する偶数列目に属する奇数列目の各画素回路６０（第１グループ）において発光素子
６３が発光する。また、第２期間Ｐf2の各水平走査期間に続いて偶数行の各発光制御信号
Ｃ2k+2がハイレベルに遷移すると、奇数行に属する偶数列目および偶数行に属する奇数列
目の各画素回路６０（第２グループ）において発光素子６３が発光する。すなわち、本実
施形態においても第３実施形態と同様の態様（図１３）で複数の画素回路６０が第１グル
ープと第２グループとに区分される。図２１においては、第１グループの各画素回路６０
については符号「１」が、第２グループの各画素回路６０については符号「２」が、各画
素回路６０を示す四角形の内側に併記されている（図２８や図３２においても同様である
）。
【００６６】
データ線駆動回路３６は、第１期間Ｐf1の各水平走査期間において、原画像Ｖ1のうち
奇数行に属する奇数列目および偶数行に属する偶数列目の各画素（第１グループ）に対応
したデータ信号Ｘjを出力する。また、第２期間Ｐf2の各水平走査期間において、データ
線駆動回路３６は、中間画像Ｅ1のうち奇数行に属する偶数列目および偶数行に属する奇
数列目の各画素（第２グループ）に対応したデータ信号Ｘjを出力する。以上の動作によ
って、図１４に例示した第３実施形態と同様に、第１グループの各発光素子６３の発光に
よって原画像Ｖ1が表示され、第２グループの各発光素子６３の発光によって中間画像Ｅ1
が表示される。
【００６７】
図２３は、各配線および画素回路６０の具体的な構造を示す平面図である。各走査線５
１および各発光制御線５３はアルミニウムなどの導電性材料によって基板（図示略）の面
上に形成される。本実施形態における走査線５１および発光制御線５３は、基板に形成さ
れた導電膜の選択的な除去によって同一の工程にて一括的に形成される（すなわち同層か
ら形成される）。走査線５１と発光制御線５３とが形成された基板の表面は絶縁層（図示
略）に覆われる。この絶縁層の面上には、図２３に示されるように、データ線５５と電源
線５８と配線部５１１および配線部５３１とが、アルミニウムなどの導電性材料によって
同層から形成される。以上のように複数の要素が同層から形成される構成によれば、各々
が別層から形成される構成と比較して製造工程の簡素化や製造コストの低減が実現される
。
【００６８】
電源の高位側の電位Ｖddを供給するための電源線５８は、図２３に示されるようにデー
タ線５５と間隔をあけてＹ方向に延在する。画素回路６０は、基板に垂直な方向からみて
、Ｙ方向に隣接する各配線対とＸ方向に隣接するデータ線５５および電源線５８とに四方
を包囲された領域に配置される。画素回路６０は、相互に接続された駆動部６１と発光素
子６３とを含む。駆動部６１は、発光素子６３を駆動するための回路（図３の画素回路６
０のうち発光素子６３を除外した部分）であり、Ｘ方向に隣接するデータ線５５および電
源線５８の各々に対して電気的に接続される。
【００６９】
配線部５１１は、駆動部６１と走査線５１とを電気的に接続する配線である。この配線
５１１は、駆動部６１（スイッチングトランジスタＴswのゲート電極および選択トランジ
スタＴselのゲート電極）からＹ方向に延在し、絶縁層を貫通するコンタクトホールＣＨ1
を介して走査線５１に導通する。一方、配線部５３１は、駆動部６１と発光制御線５３と
を電気的に接続する配線である。この配線部５３１は、駆動部６１（発光制御トランジス
タＴelのゲート電極）からＹ方向に延在し、絶縁層を貫通するコンタクトホールＣＨ2を
介して発光制御線５３に導通する。
【００７０】
図２３に示されるように、各画素回路６０の駆動部６１は、この画素回路６０の接続先
となる走査線５１および発光制御線５３とこの画素回路６０の発光素子６３との間隙に配
置される。したがって、図２３に示すように、奇数列（例えば図２３の左列および右列）
の各画素回路６０における配線部５１１および配線部５３１は、駆動部６１からＹ方向の
負側に延在して走査線５１や発光制御線５３と重なり合う。また、偶数列（例えば図２３
の中央列）の各画素回路６０における配線部５１１および配線部５３１は、駆動部６１か
らＹ方向の正側に延在して走査線５１や発光制御線５３と重なり合う。
【００７１】
以上に説明したように、本実施形態における各画素回路６０は、そのＹ方向の正側また
は負側の何れかに隣接する配線対（走査線５１および発光制御線５３）に接続される。こ
の構成によれば、配線部５１１や配線部５３１の形態（形状）が簡素化されるから、各配
線のレイアウトの自由度を維持しながら、各々の断線や短絡を防止するとともに画素回路
６０の開口率を抑制することができる。また、本実施形態においては、他の要素（走査線
５１や発光制御線５３など）と複数回にわたって交差するように配線部５１１や配線部５
３１を引き廻す必要はない。この構成によれば、図１５の構成と比較して、各配線に寄生
する容量（走査線５１または発光制御線５３と配線部５１１または配線部５３１との間に
寄生する容量）が低減される。したがって、走査信号Ｙiや発光制御信号Ｃiといった各信
号の波形の鈍りを抑制して画素回路６０の各トランジスタを高速に動作させることができ
る。
【００７２】
なお、以上の形態においては、第480行に属する第１グループの各画素回路６０を駆動
するために、画素回路６０の行数よりも多い481組の配線対が形成された構成を例示した
。しかしながら、第480行に属する第１グループの各画素回路６０が画像の表示に際して
目立たない場合（例えば筐体の背後に隠れる場合）や、第480行に属する各画素回路６０
が表示に使用されない場合（例えば第２画像データＤ2によって指定される画像の行数が
表示部３２における画素回路６０の行数よりも少ない場合）には、第481行目の配線対を
省略してもよい。
【００７３】
本実施形態においても複数の画素回路６０を各グループを区分する方法は任意である。
例えば以下の各態様を採用することもできる。
【００７４】
＜Ｄ−１：第１の態様＞
図２４(a)に例示されるように、表示部３２が３個（あるいは４個以上）のグループに
区分された構成としてもよい。同図においては、表示部３２が縦３行×横２列の単位領域
Ｂに隙間なく区分された場合が例示されている。各単位領域Ｂに属する６個の画素回路６
０のうち、第１行第１列および第３行第２列の２個の画素回路６０は第１グループ（図２
４(a)の符号「１」）に区分され、第１行第２列および第２行第１列の２個の画素回路６
０は第２グループ（同図の符号「２」）に区分され、第２行第２列および第３行第１列の
２個の画素回路６０は第３グループ（同図の符号「３」）に区分される。
【００７５】
以上のようなグループの区分は、図２１および図２３と同様の構成のもとで、選択回路
３４および発光制御回路３８を図２５のように動作させることで実現される。図２５に示
されるように、本実施形態においてはひとつのフレーム期間Ｐfが３個の期間（Ｐf1・Ｐf
2・Ｐf3）に分割される。第１期間Ｐf1においては、走査信号Ｙ3k+1（Ｙ1，Ｙ4，……，
Ｙ478，Ｙ481）が水平走査期間ごとに順番にハイレベルとなる。同様に、第２期間Ｐf2に
おいては走査信号Ｙ3k+2（Ｙ2，Ｙ5，……，Ｙ479）が順番にハイレベルとなり、第３期
間Ｐf3においては走査信号Ｙ3k+3（Ｙ3，Ｙ6，……，Ｙ480）が順番にハイレベルとなる
。また、発光制御信号Ｃiは、走査信号Ｙiがローレベルに立ち下がった直後から発光期間
Ｐonにわたってハイレベルを維持する。
【００７６】
図２１および図２３の構成のもとで図２５のように各信号を生成することによって、図
２４(b)に示されるように、第１期間Ｐf1では第１グループの各発光素子６３が発光し、
第２期間Ｐf2では第２グループの各発光素子６３が発光し、第３期間Ｐf3では第３グルー
プの各発光素子６３が発光する。一方、第１期間Ｐf1のうち第１グループの各画素回路６
０が選択される水平走査期間においては原画像Ｖ1に対応したデータ信号Ｘjが当該画素回
路６０に供給される。同様に、第２期間Ｐf2においては中間画像Ｅ1に対応したデータ信
号Ｘjが第２グループの各画素回路６０に供給され、第３期間Ｐf3においては中間画像Ｅ2
に対応したデータ信号Ｘjが第３グループの各画素回路６０に供給される。
【００７７】
以上の動作の結果、図２６に示されるように、第１期間Ｐf1においては第１グループの
各発光素子６３によって原画像Ｖ1が表示され（画像Ｇ1）、第２期間Ｐf2においては第２
グループの各発光素子６３によって中間画像Ｅ2が表示され（画像Ｇ2）、第３期間Ｐf3に
おいては第３グループの各発光素子６３によって中間画像Ｅ3が表示される（画像Ｇ3）。
すなわち、本実施形態によれば、図２３のように配線部５１１や配線部５３１の形態を簡
素化しながら、第２実施形態と同様の効果を得ることができる。
【００７８】
＜Ｄ−２：第２の態様＞
本態様においては、図２７(a)に例示されるように、表示部３２が縦３行×横４列の単
位領域Ｂに区分される。各単位領域Ｂに属する１２個の画素回路６０は、相互に重複しな
いように選択された４個の画素回路６０の組み合わせごとに３個のグループ（図２７(a)
の符号「１」ないし符号「３」）に区分される。
【００７９】
図２８は、本態様における表示部３２の電気的な構成を示すブロック図である。同図に
示されるように、第ｉ行の各画素回路６０は、第ｉ行目の配線対（走査線５１および発光
制御線５３）および第（i+1）行目の配線対の何れかに接続される。より具体的には、第
（3k+1）行目の各配線対には第１グループの各画素回路６０が接続され、第(3k+2)行目の
各配線対には第２グループの各画素回路６０が接続され、第(3k+3)行目の各配線対には第
３グループの各画素回路６０が接続される。以上の構成において、図２５に例示した波形
の走査信号Ｙiおよび発光制御信号Ｃiが各画素回路６０に供給される。この構成によって
も、第１の態様と同様に、第１グループの各画素回路６０によって原画像Ｖ1が表示され
、第２グループの各画素回路６０によって中間画像Ｅ1が表示され、第３グループの各画
素回路６０によって中間画像Ｅ2が表示される。
【００８０】
図２９は、各配線と画素回路６０との具体的な構造を示す平面図である。同図に示され
るように、各画素回路６０の駆動部６１は、Ｙ方向に延在する配線部５１１および配線部
５３１を介して、そのＹ方向の正側または負側の何れかに隣接する配線対（走査線５１お
よび発光制御線５３）に接続される。したがって、図２３に例示した構成と同様に、本実
施形態においても、配線部５１１や配線部５３１の形態が簡素化されるとともに各配線の
容量的な結合が抑制される。
【００８１】
＜Ｅ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００８２】
（１）変形例１  
第１実施形態から第３実施形態においては、第１期間Ｐf1内に総ての画素回路６０にデ
ータ信号Ｘが供給される構成を例示した。この構成においては、第１期間Ｐf1に発光する
第１グループの各画素回路６０にデータ信号Ｘが供給されてから発光素子６３が駆動され
るまでの時間長が、他のグループの各画素回路６０にデータ信号Ｘが供給されてから発光
素子６３が駆動されるまでの時間長よりも短い。一方、各画素回路６０の容量素子Ｃには
電流のリークが発生し得る。このリークの程度は、データ信号Ｘに応じた電荷量が容量素
子Ｃに蓄積されてから経過した時間に応じて相違する。したがって、各発光素子６３が実
際に発光し始める時点で容量素子Ｃに蓄積されている電荷量はグループごとにバラつく場
合がある。そして、この電荷量のバラつきは、各発光素子６３の輝度のバラつきとして観
察者に知覚される。
【００８３】
このような発光素子６３の輝度のバラつきを抑制するために、例えば第１実施形態にお
いては、第１期間Ｐf1で発光する各画素回路６０に対して第１期間Ｐf1にデータ信号Ｘを
供給する一方、第２期間Ｐf2で発光する各画素回路６０に対して第２期間Ｐf2における発
光の直前にデータ信号Ｘを供給する構成としてもよい。図３０は、この態様における選択
回路３４および発光制御回路３８の動作を説明するためのタイミングチャートである。同
図に示されるように、選択回路３４は、第１期間Ｐf1において、奇数行目の各走査線５１
に供給される走査信号Ｙ2k+1を順番にハイレベルに遷移させる一方、第２期間Ｐf2におい
ては、偶数行目の各走査線５１に供給される走査信号Ｙ2kを順番にハイレベルに遷移させ
る。一方、発光制御回路３８は、第ｉ行目の発光制御線５３に供給される発光制御信号Ｃ
iを、走査信号Ｙiがローレベルに立ち下がった直後から発光期間Ｐonにわたってハイレベ
ルに維持する。
【００８４】
本変形例の構成によれば、各画素回路６０にデータ信号Ｘが供給されてから実際に発光
素子６３が発光するまでの時間長を奇数行目の画素回路６０と偶数行目の画素回路６０と
で略一致させることができるから、容量素子Ｃにおけるリークの程度の相違に起因した発
光素子６３の輝度のバラつきは抑制される。なお、ここでは第１実施形態の構成に本変形
例を適用した場合を例示したが、第２実施形態や第３実施形態にも同様の構成を適用する
ことができる。また、第４実施形態（図２２や図２５）でも同様の効果が奏される。
【００８５】
（２）変形例２  
各実施形態においては、原画像Ｖ1と中間画像Ｅ1（第２実施形態においてはＥ1および
Ｅ2）とを合成した画像Ｒ1の第２画像データＤ2がデータ線駆動回路３６に出力される構
成を例示したが、原画像Ｖ1の第１画像データＤ1および中間画像Ｅ1の画像データの双方
がデータ線駆動回路３６に供給される構成としてもよい。この構成におけるデータ線駆動
回路３６は、例えば、原画像Ｖ1の第１画像データＤ1から奇数行目の画素回路６０に対応
したデータ信号Ｘを生成して各データ線５５に出力するとともに、中間画像Ｅ1の画像デ
ータから偶数行目の画素回路６０に対応したデータ信号Ｘを生成して各データ線５５に出
力する。
【００８６】
（３）変形例３  
各実施形態においては、説明の便宜のために、全画素に対応した１枚のフレーム画像が
中間画像Ｅ1（あるいはＥ2）として生成される構成を例示したが、中間画像生成部１２が
生成する中間画像はフレーム画像の一部であってもよい。例えば、第１実施形態における
中間画像Ｅ1は偶数行目の画素回路６０によってのみ表示されるから、偶数行目の画素の
みを含む画像が中間画像Ｅ1として中間画像生成部１２によって生成される構成としても
よい。
【００８７】
（４）変形例４  
各々が別個の色彩（例えば赤色と緑色と青色）に対応する複数の画素回路６０の配列に
よってカラー画像を表示する発光装置にも各実施形態が適用される。この種の発光装置に
おいては、ひとつの画素に対応する複数の画素回路６０（例えば赤色・緑色・青色の各色
に対応する３個の画素回路６０）が共通のグループに属するように表示部３２が各グルー
プに区分される。したがって、例えばカラー画像を表示する発光装置に第３実施形態を適
用した場合には、図３１に示されるように、赤色（Ｒ）と緑色（Ｇ）と青色（Ｂ）とに対
応する３個の画素回路６０が共通の発光制御線５３に接続されることになる。すなわち、
例えば、第（2k+1）行目の発光制御線５３には、第（2k+1）行に属する偶数列の各画素Ｐ
ix（図３１において破線で囲まれた領域）に対応した赤色・緑色・青色の各画素回路６０
と、第（2k+2）行に属する奇数列の各画素Ｐixに対応した赤色・緑色・青色の各画素回路
６０とが共通に接続される。一方、第（2k+2）行目の発光制御線５３には、第（2k+1）行
に属する奇数列の各画素Ｐixに対応した３色の画素回路６０と、第（2k+2）行に属する偶
数列の各画素Ｐixに対応した３色の画素回路６０とが共通に接続される。この構成におい
ても、第３実施形態と同様の機能および作用によって本発明の所期の効果が奏される。
【００８８】
また、図３２は、カラー画像を表示する発光装置に第４実施形態（図２１ないし図２３
）を適用したときの表示部３２の構成を示すブロック図である。また、図３３は、この表
示部３２における各部のレイアウトを例示する平面図である。図３２および図３３に示さ
れるように、奇数行（図３３の上下行）のうち第１グループの各画素Ｐixを構成する３個
の画素回路６０は、そのＹ方向の負側に位置する配線対に対して共通に接続され、第２グ
ループの各画素Ｐixを構成する３個の画素回路６０はそのＹ方向の正側に位置する配線対
に接続される。同様に、偶数行（図３３の中央行）のうち第１グループの各画素Ｐixを構
成する３個の画素回路６０と第２グループの各画素Ｐixを構成する３個の画素回路６０と
は、Ｙ方向に沿って相互に反対側の各配線対に接続される。図３３に示されるように、こ
の構成によっても図２３や図２９と同様に配線部５１１や配線部５３１の構造が簡素化さ
れるから、第４実施形態と同様の作用および効果が奏される。
【００８９】
（５）変形例５  
画素回路６０の構成は図３の例示に限定されない。例えば、図３に例示した電流プログ
ラミング方式（データ線５５の電流に応じて発光素子６３の階調が調整される方式）の画
素回路６０に代えて、データ線５５の電圧に応じて発光素子６３の階調が調整される電圧
プログラミング方式の画素回路６０を採用してもよい。また、例えば特開2000-221942号
公報に開示された画素回路を採用してもよい。この構成においては、発光期間の最後の期
間がブランキング期間（発光素子６３が発光しない期間）とされる。
【００９０】
（６）変形例６  
各実施形態においてはOLED素子を発光素子６３として例示したが、本発明における発光
素子はこれに限定されない。例えば、OLED素子に代えて、無機ＥＬ素子、フィールド・エ
ミッション（FE）素子、表面導電型エミッション（SE：Surface-conduction Electron-em
itter）素子、弾道電子放出（BS：Ballistic electron Surface emitting）素子、ＬＥＤ
（Light Emitting Diode）素子など様々な発光素子を利用することができる。
【００９１】
＜Ｆ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図３４は、以上に
説明した何れかの形態に係る発光装置１００を表示装置として採用したモバイル型のパー
ソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表
示装置としての発光装置１００と本体部２０１０とを備える。本体部２０１０には、電源
スイッチ２００１およびキーボード２００２が設けられている。この発光装置１００の表
示パネル３０は発光素子６３にOLED素子を利用しているので、視野角が広く見易い画面を
表示できる。
【００９２】
図３５に、発光装置１００を適用した携帯電話機の構成を示す。携帯電話機３０００は
、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置として
の発光装置１００を備える。スクロールボタン３００２を操作することによって、発光装
置１００の表示パネル３０に表示される画面がスクロールされる。
【００９３】
図３６に、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assis
tants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源
スイッチ４００２、ならびに表示装置としての発光装置１００を備える。電源スイッチ４
００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１００の表
示パネル３０に表示される。
【００９４】
なお、本発明に係る発光装置１００が適用される電子機器としては、図３４から図３６
に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーショ
ン装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーシ
ョン、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチ
パネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００９５】
【図１】本発明の第１実施形態に係る発光装置の構成を示すブロック図である。
【図２】選択回路および発光制御回路の動作を示すタイミングチャートである。
【図３】ひとつの画素回路の構成を示す回路図である。
【図４】発光装置の全体の動作を説明するための概念図である。
【図５】画像処理装置における制御部の動作を説明するための概念図である。
【図６】データ線駆動回路および選択回路の動作を示すタイミングチャートである。
【図７】対比例のもとで動画ボケが発生する原理を説明するための概念図である。
【図８】本実施形態で動画ボケが抑制される原理を説明するための概念図である。
【図９】本発明の第２実施形態における各グループの態様を示す図である。
【図１０】発光装置の全体の動作を説明するための概念図である。
【図１１】データ線駆動回路および選択回路の動作を示すタイミングチャートである。
【図１２】選択回路および発光制御回路の動作を示すタイミングチャートである。
【図１３】本発明の第３実施形態における各グループの態様を示す図である。
【図１４】発光装置の全体の動作を説明するための概念図である。
【図１５】表示部の構成を示すブロック図である。
【図１６】各発光素子の発光および点灯のパターンを説明するための図である。
【図１７】各発光素子の発光および点灯のパターンを説明するための図である。
【図１８】各発光素子の発光および点灯のパターンを説明するための図である。
【図１９】各発光素子の発光および点灯のパターンを説明するための図である。
【図２０】各発光素子の発光および点灯のパターンを説明するための図である。
【図２１】本発明の第４実施形態における表示部の構成を示すブロック図である。
【図２２】走査信号および発光制御信号の波形を示すタイミングチャートである。
【図２３】表示部における各要素のレイアウトを示す平面図である。
【図２４】第１の態様における各発光素子の発光のパターンを示す図である。
【図２５】走査信号および発光制御信号の波形を示すタイミングチャートである。
【図２６】発光装置の全体の動作を説明するための概念図である。
【図２７】第２の態様における各発光素子の発光のパターンを示す図である。
【図２８】表示部の構成を示すブロック図である。
【図２９】表示部における各要素のレイアウトを示す平面図である。
【図３０】選択回路および発光制御回路の動作例を示すタイミングチャートである。
【図３１】変形例に係る表示部の構成を説明するためのブロック図である。
【図３２】変形例に係る表示部の構成を示すブロック図である。
【図３３】表示部における各要素のレイアウトを示す平面図である。
【図３４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図３５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図３６】本発明に係る電子機器の具体的な形態を示す斜視図である。
【符号の説明】
【００９６】
１００……発光装置、１０……画像処理装置、１２……中間画像生成部、１４……制御部
、２０……フレームメモリ、３０……表示パネル、３２……表示部、３４……選択回路、
３６……データ線駆動回路、３８……発光制御回路、５１……走査線、５３……発光制御
線、５５……データ線、６０……画素回路、６３……発光素子。
【図１】
0004552844.tif 000002
【図２】
0004552844.tif 000003
【図３】
0004552844.tif 000004
【図４】
0004552844.tif 000005
【図５】
0004552844.tif 000006
【図６】
0004552844.tif 000007
【図７】
0004552844.tif 000008
【図８】
0004552844.tif 000009
【図９】
0004552844.tif 000010
【図１０】
0004552844.tif 000011
【図１１】
0004552844.tif 000012
【図１２】
0004552844.tif 000013
【図１３】
0004552844.tif 000014
【図１４】
0004552844.tif 000015
【図１５】
0004552844.tif 000016
【図１６】
0004552844.tif 000017
【図１７】
0004552844.tif 000018
【図１８】
0004552844.tif 000019
【図１９】
0004552844.tif 000020
【図２０】
0004552844.tif 000021
【図２１】
0004552844.tif 000022
【図２２】
0004552844.tif 000023
【図２３】
0004552844.tif 000024
【図２４】
0004552844.tif 000025
【図２５】
0004552844.tif 000026
【図２６】
0004552844.tif 000027
【図２７】
0004552844.tif 000028
【図２８】
0004552844.tif 000029
【図２９】
0004552844.tif 000030
【図３０】
0004552844.tif 000031
【図３１】
0004552844.tif 000032
【図３２】
0004552844.tif 000033
【図３３】
0004552844.tif 000034
【図３４】
0004552844.tif 000035
【図３５】
0004552844.tif 000036
【図３６】
0004552844.tif 000037