(57)【特許請求の範囲】
【請求項１】
第１のバイアス電圧端子から共通に各ゲート端子にバイアスされた充電用電流源トランジスタと充電用ダミートランジスタ、第２のバイアス電圧端子から共通に各ゲート端子にバイアスされた放電用電流源トランジスタと放電用ダミートランジスタ、前記充電用電流源トランジスタと前記充電用ダミートランジスタの各ソース端子にそれぞれ接続され、前記各ソース端子の電位を充電用制御信号に基づいて変化させる第１の切り替え手段と第２の切り替え手段、前記放電用電流源トランジスタと前記放電用ダミートランジスタの各ソース端子にそれぞれ接続され、前記各ソース端子の電位を放電用制御信号に基づいて変化させる第３の切り替え手段と第４の切り替え手段、前記充電用電流源トランジスタと前記放電用電流源トランジスタの各ドレイン端子に共通に接続され、前記各ドレイン端子からの充電電流または放電電流を出力する出力端子、を備え、
前記第１の切り替え手段と前記第２の切り替え手段は前記充電用電流源トランジスタと前記充電用ダミートランジスタの各ソース端子の電位を、一方のソース端子での電位の増加量と他方のソース端子での電位の減少量を等しくするよう前記充電用制御信号に基づいて切り替え、前記第３の切り替え手段と前記第４の切り替え手段は前記放電用電流源トランジスタと前記放電用ダミートランジスタの各ソース端子の電位を、一方のソース端子での電位の増加量と他方のソース端子での電位の減少量を等しくするよう前記放電用制御信号に基づいて切り替えるチャージポンプ回路。
【請求項２】
請求項１記載のチャージポンプ回路において、前記第１の切り替え手段を電源に接続する第１のスイッチ回路とし、前記充電用制御信号により前記充電用電流源トランジスタのソース端子の電位を前記電源に基づく電位と開放に切り替え、前記第２の切り替え手段を２値の電位への接続に切り替える第１のＳＰＤＴスイッチとし、前記充電用制御信号により前記充電用ダミートランジスタのソース端子の電位を前記２値の電位に切り替え、前記第３の切り替え手段をグランドに接続する第２のスイッチ回路とし、前記放電用制御信号により前記放電用電流源トランジスタのソース端子の電位を前記グランド電位と開放に切り替え、前記第４の切り替え手段を２値の電位への接続に切り替える第２のＳＰＤＴスイッチとし、前記放電用制御信号により前記放電用ダミートランジスタのソース端子の電位を前記２値の電位に切り替えることを特徴とするチャージポンプ回路。
【請求項３】
請求項１記載のチャージポンプ回路において、前記第１の切り替え手段を電源に接続する第１のＳＰＳＴスイッチとし、前記充電用制御信号により前記充電用電流源トランジスタのソース端子の電位を前記電源に基づく電位と開放に切り替え、前記第２の切り替え手段を前記電源と前記出力端子への接続に切り替える第３のＳＰＤＴスイッチとし、前記充電用制御信号により前記充電用ダミートランジスタのソース端子の電位を前記電源に基づく電位と前記出力端子の電位に切り替え、前記第３の切り替え手段をグランドに接続する第２のＳＰＳＴスイッチとし、前記放電用制御信号により前記放電用電流源トランジスタのソース端子の電位を前記グランド電位と開放に切り替え、前記第４の切り替え手段を前記グランドと前記出力端子への接続に切り替える第４のＳＰＤＴスイッチとし、前記放電用制御信号により前記放電用ダミートランジスタのソース端子の電位を前記グランド電位と前記出力端子の電位に切り替えることを特徴とするチャージポンプ回路。
【請求項４】
請求項３記載のチャージポンプ回路において、正相入力端子を前記出力端子に接続し、出力を逆相入力端子に入力して負帰還をかけ、出力端子を前記第３のＳＰＤＴスイッチと前記第４のＳＰＤＴスイッチに共通に接続したオペアンプを設け、前記第３のＳＰＤＴスイッチと前記第４のＳＰＤＴスイッチを前記オペアンプを介して前記出力端子に接続したことを特徴とするチャージポンプ回路。
【請求項５】
請求項１記載のチャージポンプ回路において、前記第１の切り替え手段を２値の電位への接続に切り替える第５のＳＰＤＴスイッチとし、前記充電用制御信号により前記充電用電流源トランジスタのソース端子の電位を前記２値の電位に切り替え、前記第２の切り替え手段を２値の電位への接続に切り替える第６のＳＰＤＴスイッチとし、前記充電用制御信号により前記充電用ダミートランジスタのソース端子の電位を前記２値の電位に切り替え、前記第３の切り替え手段を２値の電位への接続に切り替える第７のＳＰＤＴスイッチとし、前記放電用制御信号により前記放電用電流源トランジスタのソース端子の電位を前記２値の電位に切り替え、前記第４の切り替え手段を２値の電位への接続に切り替える第８のＳＰＤＴスイッチとし、前記放電用制御信号により前記放電用ダミートランジスタのソース端子の電位を前記２値の電位に切り替えることを特徴とするチャージポンプ回路。
【請求項６】
請求項１記載のチャージポンプ回路において、前記第１の切り替え手段を電源とグラウンドへの接続に切り替える第９のＳＰＤＴスイッチとし、前記充電用制御信号により前記充電用電流源トランジスタのソース端子の電位を前記電源に基づく電位と前記グランド電位に切り替え、前記第２の切り替え手段を前記電源とグランドへの接続に切り替える第１０のＳＰＤＴスイッチとし、前記充電用制御信号により前記充電用ダミートランジスタのソース端子の電位を前記電源電位と前記グランド電位に切り替え、前記第３の切り替え手段を前記電源とグランドへの接続に切り替える第１１のＳＰＤＴスイッチとし、前記放電用制御信号により前記放電用電流源トランジスタのソース端子の電位を前記電源電位とグランド電位に切り替え、前記第４の切り替え手段を前記電源とグランドへの接続に切り替える第１２のＳＰＤＴスイッチとし、前記放電用制御信号により前記放電用ダミートランジスタのソース端子の電位を前記電源電位と前記グランド電位に切り替えることを特徴とするチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、通信などの分野で周波数シンセサイザやクロック生成回路などとして用いられるＰＬＬ回路に用いるチャージポンプ回路に関する。
【背景技術】
【０００２】
ＰＬＬは、通信などの分野で周波数シンセサイザやクロック生成回路として広く用いられる、入力信号と出力信号の位相を比較するフィードバック回路である。チャージポンプ型ＰＬＬ回路のブロック図を図９に示す。このブロックにおけるＰＬＬは、ＶＣＯの出力を基準信号のＮ／Ａ倍の周波数にロックさせる動作を行う。
【０００３】
図９に示すＰＬＬの動作は以下の通りである。まず、ＰＬＬに入力されたＶＣＯの出力信号はメインカウンタでＮ分周され、基準信号はリファレンスカウンタでＡ分周される。位相周波数比較器はこの２つのカウンタの出力を比較し、２信号の位相差に応じて充電用制御信号（アップ信号）または放電用制御信号（ダウン信号）を出力する。この制御信号が入力されたチャージポンプ回路は、アップ信号がＯＮの時には充電電流を、ダウン信号がＯＮの時には放電電流を次段のループフィルタへ出力する。ループフィルタはこのパルス状の出力電流の平滑と電流-電圧変換を行い、ＶＣＯの制御電圧端子へ出力電圧を印加する。ここで、位相周波数比較器がどちらの位相差が進んでいる場合にアップ信号を出力するかは、ＶＣＯの極性に依存する。以上のような操作を継続して行うことで、ＶＣＯの周波数を基準信号の周波数のＮ／Ａ倍に収束させることができる。
【０００４】
以上のように、ＰＬＬ回路に含まれるチャージポンプ回路は、位相周波数比較器より出力される制御信号に応じて充電電流または放電電流を生成し、負荷（ループフィルタ）に供給する回路である。ＶＣＯへ供給する制御電圧の元となる電流を出力する回路であり、この出力電流が位相周波数比較器からの制御信号に正確に追従して生成されないと、ＶＣＯ出力信号の位相雑音やスプリアスの増大につながる。
【０００５】
図７に従来のチャージポンプ回路の構成を示す。Ｓｕｐは充電用制御信号（アップ信号）、Ｓｄｗは放電用制御信号（ダウン信号）、ＭＰ１は充電用電流源トランジスタ、ＭＮ１は放電用電流源トランジスタ、ＳＷ１は充電電流制御用のＳＰＳＴスイッチ、ＳＷ２は放電電流制御用のＳＰＳＴスイッチ、Ｔｏｕｔは出力端子、ＶＤＤは電源である。また、Ｖｇｐ、Ｖｇｎには電流源トランジスタから出力させる電流に応じた適当なバイアス電圧が印加される。
【０００６】
アップ信号ＳｕｐがＯＮとなったとき、スイッチＳＷ１が閉じられ、充電用電流源トランジスタＭＰ１のソースが電源電位に引き上げられる。このときこのトランジスタのゲート-ソース間の電位に応じた電流がＭＰ１のドレインから放出され、出力端子から出力される。逆にアップ信号ＳｕｐがＯＦＦになると、スイッチＳＷ１が開き、充電電流は遮断される。放電の際の動作もこれと同様に、ダウン信号ＳｄｗがＯＮになったときＳＷ２が閉じられ充電電流が出力端子より引き抜かれ、ダウン信号ＳｄｗがＯＦＦになったときＳＷ２が開き充電電流を遮断する。
【０００７】
【特許文献１】特開２０００-１５１３９８
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、図７の従来回路ではＳＷ１が開いた状態から閉じられた状態へ変化する際、電流源トランジスタＭＰ１のソース電位が急激に変化するため、電流源トランジスタＭＰ１のゲート-ソース間容量を十分な速さで充電できなければ、ゲート電位がソース電位の変化に追従してしまい一定でなくなるという問題が生じる。つまり、電流源トランジスタのゲート電位はある初期値Ｖｇｐ０から一度電源電位付近まで変化した後、Ｖｇｐ０に戻るという過程をたどる。この時、電流源トランジスタのゲート-ソース間電圧がゆっくり変化するため、このトランジスタからの出力電流の立ち上がりに遅延が発生することになる。図８にこの動作を説明するための各部の電圧・電流波形図を示す。ここでは充電時の動作を示したが放電時の動作も同様で、ＳＷ２が開いた状態から閉じた状態へ変化する際の放電電流の立ち上がりにはＭＮ１のゲート-ソース間容量の影響で遅延が発生する。
【０００９】
充放電電流の立ち上がりが遅れると、チャージポンプ回路へ入力されるアップ信号、ダウン信号が短いパルスであった場合、完全に電流が立ち上がる前にＳＷ１またはＳＷ２がＯＦＦになってしまい、パルス幅に比例した正確な電荷を出力へ充放電できなくなり、不感帯が発生する。これは、ＰＬＬの入出力信号の位相差がある値より小さい場合、チャージポンプ回路からの出力が何も発生しなくなるためＶＣＯを制御することができず、位相雑音の増大につながることを意味する。
【００１０】
本発明は、上記のような課題を解決するためになされたもので、チャージポンプ回路へ入力されるアップ信号、ダウン信号が短いパルスであった場合でも、電流源トランジスタのゲート電位の変動を防ぎ、出力電流の立ち上がり時間を小さくし、高速で動作する、不感帯が低減されたチャージポンプ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係るチャージポンプ回路は、第１のバイアス電圧端子から共通に各ゲート端子にバイアスされた充電用電流源トランジスタと充電用ダミートランジスタ、第２のバイアス電圧端子から共通に各ゲート端子にバイアスされた放電用電流源トランジスタと放電用ダミートランジスタ、前記充電用電流源トランジスタと前記充電用ダミートランジスタの各ソース端子にそれぞれ接続され、前記各ソース端子の電位を充電用制御信号に基づいて変化させる第１の切り替え手段と第２の切り替え手段、前記放電用電流源トランジスタと前記放電用ダミートランジスタの各ソース端子にそれぞれ接続され、前記各ソース端子の電位を放電用制御信号に基づいて変化させる第３の切り替え手段と第４の切り替え手段、前記充電用電流源トランジスタと前記放電用電流源トランジスタの各ドレイン端子に共通に接続され、前記各ドレイン端子からの充電電流または放電電流を出力する出力端子、を備え、前記第１の切り替え手段と前記第２の切り替え手段は前記充電用電流源トランジスタと前記充電用ダミートランジスタの各ソース端子の電位を、一方のソース端子での電位の増加量と他方のソース端子での電位の減少量を等しくするよう前記充電用制御信号に基づいて切り替え、前記第３の切り替え手段と前記第４の切り替え手段は前記放電用電流源トランジスタと前記放電用ダミートランジスタの各ソース端子の電位を、一方のソース端子での電位の増加量と他方のソース端子での電位の減少量を等しくするよう前記放電用制御信号に基づいて切り替えるものである。
【発明の効果】
【００１２】
この発明は、第１の切り替え手段と第２の切り替え手段が充電用電流源トランジスタと充電用ダミートランジスタの各ソース端子の電位を、一方のソース端子での電位の増加量と他方のソース端子での電位の減少量をほぼ等しくするよう充電用制御信号に基づいて切り替え、第３の切り替え手段と第４の切り替え手段は放電用電流源トランジスタと放電用ダミートランジスタの各ソース端子の電位を、一方のソース端子での電位の増加量と他方のソース端子での電位の減少量をほぼ等しくするよう前記放電用制御信号に基づいて切り替えるので、チャージポンプ回路へ入力されるアップ信号、ダウン信号が短いパルスであった場合でも、電流源トランジスタのゲート電位の変動を防ぎ、出力電流の立ち上がり時間を小さくし、高速で動作する、不感帯が低減されたチャージポンプ回路を得られる効果がある。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
図１は、この発明の実施の形態１に係わるチャージポンプ回路を示す回路構成説明図である。ここで、Ｓｕｐは充電用制御信号（アップ信号）、Ｓｄｗは放電用制御信号（ダウン信号）、ＭＰ１は充電用電流源トランジスタ、ＭＮ１は放電用電流源トランジスタであり、Ｖｇｐ、Ｖｇｎには電流源トランジスタから出力させる電流に応じた適当なバイアス電圧が印加される。Ｔｏｕｔは出力端子、ＶＤＤは電源である。ＳＷＣ１は充電電流制御用スイッチ回路、ＳＷＣ２は放電電流制御用スイッチ回路であり、電流源トランジスタＭＰ１、ＭＮ１がドレインから出力する電流のＯＮ／ＯＦＦを制御する。ＭＰ２はＭＰ１と同じサイズの充電用ダミートランジスタであり、このゲート端子はＭＰ１のゲート端子に接続される。ＭＮ２についても同様に、ＭＮ１と同じサイズの放電用ダミートランジスタであり、ゲート端子はＭＮ１のゲート端子に接続される。ＳＷ３はＭＰ２のソース端子を定電位Ｖｐ１もしくは定電位Ｖｐ２に切り替えて接続するためのＳＰＤＴスイッチであり、ＳＷ４はＭＮ２のソース端子を定電位Ｖｎ１もしくは定電位Ｖｎ２に切り替えて接続するためのＳＰＤＴスイッチである。
【００１４】
なお、ここで、充電用電流源トランジスタＭＰ１と放電用電流源トランジスタＭＰ２を同じサイズにすることにより、Ｓｕｐが切り替わるときの、ＭＰ１のゲート-ソース間容量の充電電荷と、ＭＰ２のゲート-ソース間容量の放電電荷を等しくできる。同様に、充電用ダミートランジスタＭＮ１と放電用ダミートランジスタＭＮ２を同じサイズにすることにより、ＭＮ１のゲート-ソース間容量の充電電荷と、ＭＮ２のゲート-ソース間容量の放電電荷を等しくできる。また、これらトランジスタのサイズの違いにより充電電流の立ち上がりに遅延が生じるため、それぞれのトランジスタは許容範囲内で選定する。
【００１５】
ここでは充電時の動作を説明する。図２は動作を説明するための各部の電圧・電流波形図である。アップ信号ＳｕｐがＯＦＦからＯＮに変化するとスイッチ回路ＳＷＣ１の状態が変化し、ＭＰ１に電流を流す状態となる。この時、ＭＰ１のソース電位はある定電位Ｖｓｐ１ＡからＶｓｐ１Ｂへと変化する。また同時にアップ信号ＳｕｐによりＳＷ３の状態が変化し、ＭＰ２のソース電位をＶｐ２からＶｐ１へと切り替える。ただし、ここでＶｐ１とＶｐ２の電位は、その電位差がＶｓｐ１ＡとＶｓｐ１Ｂの電位差と等しくなるように設定されている。
【００１６】
なお、Ｖｐ１とＶｐ２の電位差とＶｓｐ１ＡとＶｓｐ１Ｂの電位差の一致精度の要求は、充電電流の立ち上がり遅延をどこまで許容するかに係わる。また、この実施の形態では、トランジスタのサイズと電位差の両方が等しい場合を例示して説明したが、理論上はトランジスタのサイズと電位差の積を等しくするように選定すればよく、充電電流の立ち上がり遅延の許容範囲で選定する。
【００１７】
以上のように、アップ信号がＯＦＦからＯＮに変化したとき、ＭＰ１とＭＰ２のソース電位はそれぞれ同じ電位だけ、逆向きに変化することになる。またここではＭＰ１とＭＰ２はまったく同じサイズのトランジスタを用いた場合を例示しており、ゲート-ソース容量も等しい。このため図７で説明した従来回路で生じていたゲート電位Ｖｇｐの変動は、２つのトランジスタで相殺され、ここでは発生しないことになる。すなわちＭＰ１からの出力ドレイン電流値（Ｉｐ）もＳｕｐ入力からの遅延が発生することなく、高速に立ち上がることができる。
【００１８】
また、放電時の動作についても充電時と同じである。ダウン信号がＯＦＦからＯＮに変化したとき、スイッチ回路ＳＷＣ２の動作によるＭＮ１のソース電位変化量と同じ変化量が逆向きに発生するようにＶｎ１とＶｎ２の電位を設定することにより、ＭＮ１のゲート-ソース間容量の影響をＭＮ２のゲート-ソース間容量で相殺して、ゲート電位Ｖｇｎの電位を一定に保つことができる。すなわち、ＭＮ１の出力電流を高速に立ち上げることができる。
【００１９】
次に、上記充電時と放電時の動作において、Ｖｇｐ、Ｖｇｎを与えるバイアス回路から電荷の注入／放出を行うことなく充電用電流源トランジスタＭＰ１または放電用電流源トランジスタＭＮ１のゲート電位を初期値に保つことができる理由を説明する。
まず、充電用電流源トランジスタＭＰ１のみに着目してみると、ＳｕｐがＯＦＦからＯＮに変化するとき、ＭＰ１のゲート電圧が初期値Ｖｇｐ０を保つためには、（Ｖｓｐ１Ｂ−Ｖｓｐ１Ａ）×Ｃｇｓｍｐ１だけの電荷をゲート電極に注入する必要がある。（ただし、Ｃｇｓｍｐ１はＭＰ１のソース-ゲート間容量である。）しかし一般的にＶｇｐを与えるバイアス回路は消費電流を抑えており電荷供給能力が低いため、バイアス回路からの電荷注入には時間がかかり、ＭＰ１のゲート電圧が再びＶｇｐ０に戻るまでの時間が大きくなる。つまり、充電用ダミートランジスタＭＰ２がない場合は、ドレイン電流の立ち上がりが遅れることになる。
次に充電用ダミートランジスタＭＰ２の動作を考える。ＳｕｐがＯＦＦからＯＮに変化するとき、ＭＰ２のソース電圧はＶｐ２からＶｐ１へ変化するため、ＭＰ２のゲート電圧が初期値Ｖｇｐ０を保つためには（Ｖｐ２−Ｖｐ１）×Ｃｇｓｍｐ２の電荷をゲート電極から放出する必要がある。（ただし、Ｃｇｓｍｐ２はＭＰ２のソース-ゲート間容量である。）
ここで図１の回路では、（Ｖｓｐ１Ｂ−Ｖｓｐ１Ａ）と（Ｖｐ２−Ｖｐ１）は等しく設定されており、ＭＰ１とＭＰ２のトランジスタサイズが等しいため、Ｃｇｓｍｐ１＝Ｃｇｓｍｐ２が成り立っている。つまり、ＭＰ１へ注入する電荷量と、ＭＰ２から放出される電荷量が等しい。すなわち、Ｖｇｐを与えるバイアス回路から電荷の注入／放出を行うことなくＭＰ１のゲート電位を初期値Ｖｇｐ０に保つことができるため、ＳｕｐがＯＮに変化した後のＭＰ１からドレイン電流を高速に立ち上げることができる。
また、放電時の動作についても充電時と同様である。ダウン信号がＯＦＦからＯＮに変化したとき、スイッチ回路ＳＷＣ２の動作によるＭＮ１のソース電位変化量と同じ値で符号が逆の変化量がＭＮ２のソース電位に発生するように、Ｖｎ１とＶｎ２の電位が設定されている。ここで、ＭＮ１とＭＮ２のトランジスタサイズが等しいためゲート-ソース間容量も等しく、充電時の動作原理と同様で、Ｖｇｎを与えるバイアス回路から電荷の注入／放出を行うことなく、ＭＮ１のゲート電極への電荷注入とＭＮ２のゲート電極からの電荷放出で電荷のやりとりがキャンセルされてＶｇｎは一定値に保持される。すなわち、ＳｄｗがＯＮに変化した後のＭＮ１からのドレイン電流を高速に立ち上げることができる。
【００２０】
したがって、この発明の実施の形態１に係わるチャージポンプ回路によれば、充電用電流源トランジスタのゲート電位の変動が低減され、出力電流の立ち上がり時間が小さく、高速で動作可能であるため、チャージポンプ回路へ入力されるアップ信号、ダウン信号が短いパルスであった場合でも、不感帯が低減されたチャージポンプ回路を得られる効果がある。
【００２１】
実施の形態２．
図３は、この発明の実施の形態２に係わるチャージポンプ回路を示す回路構成説明図である。ここでは、図１に示したスイッチ回路ＳＷＣ１を、電源ＶＤＤと充電用電流源トランジスタＭＰ１のソースとの間に挿入したＳＰＳＴスイッチとし、スイッチ回路ＳＷＣ２を、グランドと放電用電流源トランジスタＭＮ１のソースとの間に挿入したＳＰＳＴスイッチとした場合のチャージポンプ回路を例示する。ここでＳＷ３は、充電用ダミートランジスタＭＰ２のソースを、電源とチャージポンプ回路の出力端子Ｔｏｕｔのどちらかに切り替えて接続するＳＰＤＴスイッチであり、ＳＷ４は、放電用ダミートランジスタＭＮ２のソースを、グランドとチャージポンプ回路の出力端子Ｔｏｕｔのどちらかに切り替えて接続するＳＰＤＴスイッチである。
【００２２】
アップ信号ＳｕｐがＯＦＦのとき、ＳＷ１が開いているため、Ｖｓｐ１は出力端子の電圧Ｖｏｕｔと等しくなる。ここでアップ信号がＯＮに変化するとＳＷ１が閉じてＶｓｐ１はＶＤＤと等しくなる。また、ＳＷ３については、アップ信号ＳｕｐがＯＦＦのときダミートランジスタＭＰ２のソースをＶＤＤに接続し、アップ信号がＯＮのときは出力端子Ｔｏｕｔに接続する動作を行う。つまり、アップ信号ＳｕｐがＯＦＦからＯＮへ変化した時、充電用電流源トランジスタＭＰ１のソース電位は（ＶＤＤ−Ｖｏｕｔ）だけ変化し、充電用ダミートランジスタＭＰ２のソース電位は（Ｖｏｕｔ−ＶＤＤ）だけ変化する。
【００２３】
以上の動作から、実施の形態１での説明と同様に、ここでもＭＰ１とＭＰ２のサイズが等しくゲート-ソース間容量も等しいため、ＭＰ１のゲートに注入される電荷とＭＰ２のゲートから放出される電荷がキャンセルされて、ＭＰ１とＭＰ２のゲート電位Ｖｇ１は定電位に保たれる。すなわち、ＭＰ１からのドレイン電流を高速に立ち上げることができる。
【００２４】
また、放電側の動作についても同様である。ダウン信号ＳｄｗがＯＦＦからＯＮに変化した時、放電用電流源トランジスタＭＮ１のソース電位は（−Ｖｏｕｔ）だけ変化し、放電用ダミートランジスタＭＮ２のソース電位は（Ｖｏｕｔ）だけ変化する。また、ＭＮ１とＭＮ２のゲート-ソース間容量は等しいため、ＭＮ１のゲートに注入される電荷とＭＮ２のゲートから放出される電荷がキャンセルされて、ゲート電位Ｖｇ２は一定に保たれる。よって放電電流の高速な立ち上がりが実現される。
【００２５】
したがって、この発明の実施の形態２に係わるチャージポンプ回路によれば、充電用電流源トランジスタのゲート電位の変動が低減され、出力電流の立ち上がり時間が小さく、高速で動作可能であるため、チャージポンプ回路へ入力されるアップ信号、ダウン信号が短いパルスであった場合でも、不感帯が低減されたチャージポンプ回路を得られる効果がある。
【００２６】
実施の形態３．
図４は、この発明の実施の形態３に係わるチャージポンプ回路を示す回路構成説明図である。図４は、前記実施の形態２で例示した図３の変形例であり、チャージポンプ回路の出力端子ＴｏｕｔとＳＷ３、ＳＷ４を接続する経路にバッファとして使用するオペアンプＯＰ１を挿入している。ＯＰ１は、正相入力端子にＴｏｕｔを接続し、逆相入力端子にＯＰ１の出力を直結して負帰還をかける。これによりＴｏｕｔからＳＷ３、ＳＷ４側を見た場合、スイッチ側の寄生容量が見えなくなり、ＳＷ３、ＳＷ４が動作したときＴｏｕｔの電位変化が抑えられる。Ｔｏｕｔの充放電電流に起因しない電位変化はＶＣＯ出力のスプリアス増大につながるため、ＯＰ１の挿入によりＶＣＯ出力スプリアスの低減が実現される。
【００２７】
実施の形態４．
図５は、この発明の実施の形態４に係わるチャージポンプ回路を示す回路構成説明図である。ここでは、実施の形態１で例示した図１のチャージポンプ回路におけるスイッチ回路ＳＷＣ１およびスイッチ回路ＳＷＣ２を、ＳＰＤＴスイッチとした場合のチャージポンプ回路の一例である。電流源トランジスタＭＰ１のソース端子はＳＷ１によって定電位Ｖｐ４もしくは定電位Ｖｐ３のどちらかに切り替えて接続され、電流源トランジスタＭＮ１のソース端子はＳＷ２によって定電位Ｖｎ３もしくは定電位Ｖｎ４のどちらかに接続される。ここで、Ｖｐ４は（Ｖｇ１＋ＭＰ１の閾値電圧）より高く、Ｖｐ３は（Ｖｇ１＋ＭＰ１の閾値電圧）より低い電位であり、Ｖｎ４は（Ｖｇ２−ＭＮ１の閾値電圧）より低く、Ｖｎ３は（Ｖｇ２−ＭＮ１の閾値電圧）より高い電位に設定されている。
【００２８】
スイッチＳＷ１、ＳＷ３は、アップ信号ＳｕｐがＯＮの時、ＭＰ１のソースをＶｐ４に、ＭＰ２のソースをＶｐ１に接続し、ＳｕｐがＯＦＦの時、ＭＰ１のソースをＶｐ３に、ＭＰ２のソースをＶｐ２に接続する動作を行う。また、スイッチＳＷ２、ＳＷ４は、ダウン信号ＳｄｗがＯＮの時、ＭＮ１のソースをＶｎ４に、ＭＮ２のソースをＶｎ１に接続し、ＳｄｗがＯＦＦの時、ＭＮ１のソースをＶｎ３に、ＭＮ２のソースをＶｎ２に接続する動作を行う。ここで、（Ｖｐ４−Ｖｐ３）＝（Ｖｐ２−Ｖｐ１）かつ（Ｖｎ３−Ｖｎ４）＝（Ｖｎ１−Ｖｎ２）が成り立っている。
【００２９】
したがって、図５の回路の場合も実施の形態１と同様の原理が成り立ち、充電出力電流もしくは放電出力電流の立ち上がり時に電流源トランジスタのゲート電位の変動を防ぐことが出来るので、電流出力の立ち上がり時間を小さくすることができる。
ここで実施の形態１と異なるのは出力電流を遮断する場合の立下り時間である。
例えば図３の回路の場合、ＳｕｐがＯＮからＯＦＦに変化したとき、ＳＷ１は開放されＭＰ１のドレインから出力される充電電流を遮断するが、ＭＰ１内に蓄積された電荷は出力端子へ放出するしかないため、ＳＷ１が開放された後の電流の立下り時間が大きくなることが問題である。
ここで図５のような構成の場合、ＳｕｐがＯＮからＯＦＦに変化するとき、ＭＰ１のソース電位を強制的に低い電位（Ｖｐ３）に接続するので、ＭＰ１内の電荷がソース側に放出され、ドレイン電流の立ち下がり時間が小さくなる。また、ＳｄｗがＯＮからＯＦＦに変化する場合も同様であり、ＭＮ１内の電荷がソース側に放出され、ドレイン電流の立ち下がり時間が小さくなる。
【００３０】
また、ダミートランジスタＭＰ２、ＭＮ２はそれぞれアップ信号Ｓｕｐ、ダウン信号ＳｄｗのＯＦＦからＯＮへの変化時にゲート電位の変動を防ぐだけでなく、ＯＮからＯＦＦへの変化時にも、電流源トランジスタのゲート電極への充放電電荷を供給するため、ゲート電位の変動を抑えることができる。
【００３１】
実施の形態５．
図６は、この発明の実施の形態５に係わるチャージポンプ回路を示す回路構成説明図である。図６は、前記実施の形態４で例示した図５の変形例であり、Ｖｐ４、Ｖｐ２、Ｖｎ３、Ｖｎ１をグランド電位に、Ｖｐ３、Ｖｐ１、Ｖｎ４、Ｖｎ２を電源電位に設定している。これらの端子を電源もしくはグランド電位に接続することにより、各電流源トランジスタ、ダミートランジスタのソース電位に常に安定した電圧を与えることができ、Ｖｎ１〜４、Ｖｐ１〜４の電位を生成するバイアス回路も不要になる。また、ダミートランジスタによって電流源トランジスタの充放電時間の高速化を図っているため、ソース電位にグランド電位から電源電位までの大振幅をかけても速度の低下を防ぐことができる。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１に係わるチャージポンプ回路の構成を説明するための構成説明図である。
【図２】この発明の実施の形態１に係わるチャージポンプ回路の動作を説明するための図である。
【図３】この発明の実施の形態２に係わるチャージポンプ回路の構成を説明するための構成説明図である。
【図４】この発明の実施の形態３に係わるチャージポンプ回路の構成を説明するための構成説明図である。
【図５】この発明の実施の形態４に係わるチャージポンプ回路の構成を説明するための構成説明図である。
【図６】この発明の実施の形態５に係わるチャージポンプ回路の構成を説明するための構成説明図である。
【図７】従来のチャージポンプ回路の構成を説明するための構成説明図である。
【図８】従来のチャージポンプ回路の動作を説明するための図である。
【図９】従来のチャージポンプ型ＰＬＬ回路を示すブロック図である。
【図１】
0004539555.tif 000002
【図２】
0004539555.tif 000003
【図３】
0004539555.tif 000004
【図４】
0004539555.tif 000005
【図５】
0004539555.tif 000006
【図６】
0004539555.tif 000007
【図７】
0004539555.tif 000008
【図８】
0004539555.tif 000009
【図９】
0004539555.tif 000010