(57)【特許請求の範囲】
【請求項１】
半導体基板に不純物イオンを加速して注入するイオン注入後の活性化アニールにランプアニール（ＲＴＡ）を用い、アニール後の降温時にウエハ内外温度差Δがスリップ発生臨界温度差Δｃに達する前に、ランプパワーを一時的に上げ降温速度を一時的に低下させウエハ内外温度差Δを減らす待機ステップを設けたことを特徴とする半導体の熱処理方法。
【請求項２】
半導体基板に不純物イオンを加速して注入するイオン注入後の活性化アニールにランプアニール（ＲＴＡ）を用い、アニール後の降温時にウエハ内外温度差Δがスリップ発生臨界温度差Δｃに達した後に、ランプパワーを一時的に上げ降温速度を一時的に低下させウエハ内外温度差Δをスリップ発生臨界温度差Δｃより小さくするような待機ステップを設けたことを特徴とする半導体の熱処理方法。
【請求項３】
待機ステップにおいてランプパワーを一時的に上げる時間が、待機ステップ温度でのイオンの拡散長が最高温度時のイオン拡散長の２０％以下であるようにしたことを特徴とする請求項１または２に記載の半導体の熱処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
半導体デバイス製造工程において各種の熱処理が行われる。その一つにイオン注入後の活性化アニール工程がある。本発明はイオン注入後のアニールの改善方法を提案する。例えばＧａＡｓのＦＥＴを作製する場合にアニールが必要になる。Ｓｉの電子移動度よりＧａＡｓの電子移動度はかなり大きい。電子移動度の高速性を生かしたＧａＡｓ−ＦＥＴが利用される。ＧａＡｓは電子移動度は高いが、正孔移動度は低いので、電子をキャリヤとするｎ−チャネル型のＦＥＴがおもに用いられる。
【０００２】
Ｓｉと違って真正半導体のＧａＡｓは半絶縁性である。これはＦＥＴを作製する上で好都合な性質である。ＧａＡｓのＦＥＴ基板としては半絶縁性のＧａＡｓを用いる。基板の表面の一部にｎチャネルを作り、チャネルの両端にドレイン領域とソース領域を作製し、ドレイン電極、ソース電極を設け中間にゲート電極を形成することによってＦＥＴ素子とする。あるいは、ＧａＡｓ基板上にＡｌＧａＡｓ層とＧａＡｓ層をエピタキシャル成長し、バンドギャップの違いを利用し、薄い層に局在する二次元電子ガスを作って、これをキャリヤとするＨＥＭＴとすることもある。
【０００３】
半絶縁性ＧａＡｓ基板に直接ｎチャネルの部分を短冊状に形成するためにはマスクを介してｎ型ドーパントを熱拡散、イオン注入すればよい。熱拡散は表面のドーパント濃度が高くなり内部にまで浸透しにくい。一定濃度のｎ型領域を形成するにはイオン注入の方が適している。そこでｎ型のドーパントを短冊状にイオン注入することによってＧａＡｓ表面近くにｎチャネルを形成する。そのためにはＳｉイオンが用いられる。Ｓｉイオンを加速してＧａＡｓに注入してＧａＡｓのＧａをＳｉイオンによって置換すると、これがｎ型不純物となりｎチャネルを形成する。ところがイオン注入しただけでは、Ｓｉイオンの位置は未だランダムでありＧａサイトに入らない。それにＧａＡｓ格子もイオン注入によって乱れている。そこで格子を修復しＳｉがＧａサイトを置換するためアニールする。熱を掛けることによってＳｉをｎ型不純物としＳｉ注入領域をｎチャネルとする。チャネルの深さはイオン注入の加速エネルギーによって制御できる。ドーパント密度はイオンビ−ムの電流密度と注入時間によって決まる。
【０００４】
【従来の技術】
従来は１００ｋｅＶ程度或いはそれ以上の加速エネルギーで低電流密度のＳｉイオン注入をし厚いｎチャネルを形成していた。ところが、より高速のＧａＡｓ−ＦＥＴが求められるようになってきた。高速化の要求に応じるため、より薄いｎチャネルが求められる。ゲート電極に加えた電圧によってｎチャネルに空乏層を作り空乏層の大きさをかえることによって電流を制御するというのがＦＥＴの原理である。だから薄いチャネルの方が高速化に向いている。薄いチャネルを作るには低い加速エネルギーでイオン注入しなければならない。低エネルギー注入によって急峻な密度プロファイルのＳｉ層を形成することができる。しかし、ただ薄いだけではいけない。オン時の充分な電流密度を取るためにｎチャネルには高濃度のキャリヤが存在することが望まれる。つまり低エネルギーで高電流密度のイオンビ−ムを注入する必要がある。
【０００５】
それだけでなくアニールによってイオンが拡散するのを抑制する必要がある。
アニールは熱処理であるからイオンが動き易くなり濃度差を下げる拡散運動を引き起こす。拡散によって密度分布が平均化し急峻な濃度プロファイルが崩れる可能性がある。これは困ったことである。アニールはＧａＡｓ格子の乱れを修復しＳｉをＧａサイトにはめ込むために不可欠の処理であるが、これには必ず拡散が伴う。折角薄いＳｉ注入層を形成してもＳｉが拡散すると厚いｎチャネルになってしまう。設計値より厚いチャネルができると高速化できないし漏れ電流が発生したりして不都合である。
【０００６】
▲１▼  特開昭６２−１１４２１８号「化合物半導体のアニール方法」（発明者；野中敏夫、高橋誠一、木村健一、池政弘、出願人；沖電気工業株式会社）は、ＧａＡｓ基板にＳｉイオンをイオン注入してアニールする際、熱歪が入り結晶欠陥が発生するということを問題にする。とくに大口径のＧａＡｓウエハでアニールによる欠陥の発生が著しいとしている。従来のアニールはアニール温度Ｔａと時間ｔを指定するだけで昇温速度Ｕ、降温速度Ｗについては何等制御されていないので結晶欠陥が生ずるのであるとしている。これを解決するために４００℃〜６００℃の砒素が解離しない温度範囲でＧａＡｓ基板を加熱しておき、Ｕ＝５℃／分〜１５℃／分の速度で昇温し、アニール温度Ｔａ（８００℃〜９００℃）に到達してから、例えば２０分その温度に保持してアニールし、Ｗ＝−５℃／分〜−１５℃／分の速度で降温する。Ｓｉイオンは６０ｋｅＶ〜１００ｋｅＶに加速した１０１２〜１０１３ｃｍ−２の程度のドーズ量である。
【０００７】
これは昇温速度Ｕと降温速度Ｗの範囲を明確に規定したというところに意義がある。５℃／分〜１５℃／分というように温度変化の速度を明らかにしている。イオン注入のエネルギーは高くて注入深さは深い。ｎチャネルの厚みも大きい。温度変化速度は遅い。温度変化の速度は一様である。ｄＷ／ｄｔ＝０，ｄＵ／ｄｔ＝０である。
【０００８】
▲２▼  特開平９−１２９５７０号「半導体装置の製造方法」（発明者；吉田昭吾、出願人；株式会社村田製作所）は、Ｓｉ注入されたＧａＡｓ基板がアニール中に、スリップが発生するのを防ごうとする。Ｓｉイオン注入されたＧａＡｓをＳｉＮ膜で覆い、赤外線ランプアニール炉に入れて基板温度を８２５℃（図では８５０℃）まで昇温させ１５分間保持し、１００℃／分以下、好ましくは５０℃／分の降温速度で３００℃まで降温させる。２００℃／分で降温させるとスリップラインが多数発生したが、１００℃／分以下ならスリップライン発生が少なかったという。イオン注入エネルギーは１５０ｋｅＶでありドーズ量は５×１０１２ｃｍ−２である。これも、アニール後の降温速度の範囲を１００℃／分以下といっているだけで、降温速度は一様であって速度を一時的に変えるというようなものでない。注入エネルギーが高いので注入は深くｎチャネルの厚みも大きい。
【０００９】
▲３▼  特開平１０−１７２９７７号「化合物半導体基板の熱処理方法及び熱処理装置」（発明者；斉藤吉広、出願人；住友電気工業株式会社）は、３インチＧａＡｓウエハ６枚を水平に上下に並べ電気炉で熱処理するが、ヘリウムガスを導入して熱伝導を盛んにしウエハの中央部と周辺部の温度差を減らすような工夫をしている。ヘリウムの優れた熱伝導によってウエハ内外温度差をなくしスリップラインが発生しないようにしたものである。６枚のウエハを一括して処理するので炉との関係がそれぞれのウエハに対してどうしても一様でない。それで熱伝導に優れたＨｅを用いる。ＧａＡｓを２５分間８００℃でアニールするが昇温速度Ｕは３０℃／分である。降温速度は１００℃／分でいずれも一様速度である。電気炉の他にランプ加熱炉の場合についてもＨｅの使用を推賞している。
【００１０】
電気炉は炉材の中にカンタル線などのヒ−タ線を巻いてジュール熱を発生させて炉壁からの赤外輻射で対象を加熱する。炉材の熱容量が大きいから温度変化が鈍い。ランプ加熱の場合は、多数のランプを炉の円周上下左右に並べてランプ光を対象に当てて光学的に加熱する。炉材の熱容量は無関係である。対象とサセプタの熱容量だけが関係する。だから急速加熱に向いている。ＲＴＡ（Rapid Thermal Annealing）というのはランプ加熱によって急速加熱急速冷却できるようにしたものである。ＲＴＡは公知の技術であり、例えば、
【００１１】
▲４▼  H. Kohzu et al.,"Infrared rapid thermal annealing for GaAs device fabrication", J. Appl. Phys.,Vol.54(9), p4998-5003 (1983)は、ＧａＡｓ−ＭＥＳＦＥＴのためＳｉドープＧａＡｓのアニールについてハロゲンランプを使ったランプアニールを提案する。上部に８個、下部に９個合わせて１７個のハロゲンランプを付けてＳｉ注入ＧａＡｓウエハを赤外加熱する。Ｓｉ注入エネルギーは１００ｋｅＶ、１５０ｋｅＶである。それまでの電気炉アニールは時間を掛けてアニールするからＡｓ抜けを防止する必要があった。これを防ぐためウエハ表面にはＳｉＯ２やＳｉＮ膜を付けて時間を掛けてアニールしていたのである。ランプアニールの場合は１００℃／ｓの速度で加熱し、９５０℃２秒のアニールをして自然放冷する。１５０℃からランプ加熱を開始したとすると７．５秒程度で９５０℃に達し２秒保持してそのあとは放冷する。
【００１２】
１５０℃から加熱を始めアニールして自然放冷で１５０℃に戻るまでの時間は８０秒程度で極極短い。アニール時間が２秒の場合、最適のアニール温度は９００℃程度であるとしている。８５０℃の場合は１０秒保持すべきだとしている。アニールの目的は、打ち込んだＳｉがＧａサイトを置換することと、結晶性の回復にある。アニールの成果は、ＧａサイトにＳｉが置換していること、結晶性改善によって測定されるべきである。ここではキャリヤ濃度（電子濃度）を測定している。ＳｉがＧａサイトを置換すると電子が一つ発生する。ＳｉがＡｓサイトを置換すると電子が一つ消滅する。電子濃度が高いということはＳｉがＧａを置換したということを示唆する。打ち込んだＳｉ量で電子数を割ったものが活性化率と呼ばれる。この論文は活性化率（電子／Ｓｉ）によってアニールの効果を測っている。８５０℃の電気炉で１５分アニールする場合と、９５０℃で２秒ＲＴＡした場合を比較している。
【００１３】
１５０ｋｅＶで打ち込んだ場合は、ＲＴＡの方が電気炉アニールよりキャリヤ濃度の深さ方向の広がりが大きくなっている。電子移動度も電気炉アニールの方がＲＴＡよりも高いようである。注入エネルギーが１００ｋｅＶのときはＲＴＡの方が電気炉アニール（ＦＡ）よりキャリヤの深さ方向分布が浅くなっている。
【００１４】
このようにＲＴＡは一般的なアニール技術である。ＧａＡｓのアニールについては上記の▲１▼〜▲３▼の他に本出願人による次の文献がある。
【００１５】
▲５▼  特願平９−４２３５１号（特開平９−３２１１０５号）「半導体ウエハの評価方法、熱処理方法、および熱処理装置」（発明者；木山誠、出願人；住友電気工業株式会社）は、ＧａＡｓにエピタキシャル成長（６００℃〜７００℃）、イオン注入、活性化アニール（８００℃）を行った場合に発生するスリップ欠陥を問題にする。エピタキシャル成長、アニールにおいてＧａＡｓウエハを加熱すると、温度が内外で一様でないため周辺部にスリップが発生する。スリップの面は（１１１）面でズレの方向は［−１１０］である。４インチウエハをサセプタで支持し、サセプタの下方に同心の３つのヒ−タを設け、ＧａＡｓウエハの半径方向に任意の温度分布を与えることができるようになっている。炉の上方に開口を設け二次元運動できる放射温度計によってウエハ面内温度分布を測定できるようになっている。
【００１６】
４インチウエハの内外の温度差Δ＝Ｔ（０）−Ｔ（Ｒ）を様々に与えてスリップが生じるかどうかを調べた。内外温度差Δが大きいほど、温度Ｔ（Ｒ）が高いほどスリップが起こり易い。スリップはウエハの周囲で発生しやすい。ついで中央部にも発生することがある。中間部ではスリップは生じにくい。周囲でのスリップは角度方向の応力σθが大きくなることによって発生する。Δが正（凸型温度分布）でも負（凹型温度分布）でもスリップは生ずる。例えばΔが正の場合、周辺部には引っ張り応力がはたらき、スリップ発生は引っ張り応力を緩和させる。スリップが発生する臨界の温度差が温度の関数Δｃ（Ｔ）として得られる。温度が増加するとこれは減少するような関数である。
【００１７】
この発明はＧａＡｓのアニールにおいてスリップがどのような場合に起こるかを明らかにしている。しかし実際の製造にはこれは使えない。実際のアニールにおいてウエハの内外の温度をつねにモニタすることは難しい。装置が複雑であり操作も煩雑になる。それに内外３重の抵抗加熱ヒ−タを備えた炉は実験用の特殊なものである。製造現場にはそのような精密制御できるような炉は使いにくい。それにランプを用いる場合ランプは真空チャンバの外にあるからウエハの内外３重に設けるということはできない。この発明の意義は、Ｓｉ注入ＧａＡｓウエハをアニールするときにスリップが発生するのはウエハ中心部と周辺部の温度差Δのためであり、臨界温度差Δｃは温度Ｔによって変化するということ、臨界温度変化Δｃ（Ｔ）を具体的に与えたというところにある。
【００１８】
▲６▼  M.Kiyama, T. Takebe & K. Fujita,"Quantitative analysis of slip defect generation during thermal processes in GaAs wafers", Inst. Phys. Conf. Ser. No155, Chapter 12 presented at 23 rd Int. Symp. Compound Semiconductors, St Petersburg, Russia, 23-27 September 1996, p945-948 (1996)
これはノンド−プ４インチＧａＡｓウエハを加熱したときのスリップ欠陥の発生の条件を求めたものである。Ｓｉ注入したものでなくノンドープのＳＩ（半絶縁性）−ＧａＡｓである。４インチＧａＡｓウエハにＳｉイオンを注入し活性化アニールをするがサセプタの下に三重の同心円ヒ−タを設け（中心ヒ−タ、中間ヒ−タ、周辺ヒ−タ）を設けてウエハ面内半径方向に自在に温度分布｛Ｔ（ｒ）｝を与える事ができるようになっている。ウエハの実際の温度は上から放射温度計によって測定する。放射温度計は二次元運動できるので任意の部位（ｒ，θ）での温度を非接触計測できる。ヒ−タパワーを調整して凸型温度分布を与えたり、凹型温度分布を与えたりする。温度は４００℃〜７５０℃の範囲である。凸型温度分布でも凹型温度分布でもΔ＝Ｔ（０）−Ｔ（Ｒ）の絶対値が大きいときは周辺部にスリップが生ずる。Δが正のとき（凸型）は周辺部の角度方向の熱応力は引っ張り応力σθ＞０である。Δが負のとき（凹型）は、周辺部の角度方向の熱応力は圧縮応力である。Δの絶対値が小さい内はスリップは生じないが、これが大きくなるとスリップが周辺部に生じる。スリップが発生しない許容範囲は温度が高いほど狭い。
温度の関数として降伏熱応力σθｃ（Ｔ）、臨界剪断応力τｃ（Ｔ）、スリップ発生臨界内外温度差Δｃを求めている。以下に概要を説明する。
実験において、ウエハ面内の温度分布は、中心部が周辺部より高温である放物線分布で近似できることがわかった。そこで放物線温度分布を仮定すると、ウエハ周辺部の角度方向の熱応力σθはウエハ面内の温度の関数として、
【００１９】
σθ（Ｒ）＝αＥ（Ｔ（０）−Ｔ（Ｒ））／２    （１）
【００２０】
のように与えられる。ここでαは熱膨張率、Eはヤング率である。
ＧａＡｓには異方性があるため、スリップは＜１１０＞／｛１１１｝滑り系（｛１１１｝面で＜１１０＞方向に滑る）で発生する。この時の分解剪断応力τとσθの関係はτ＝０．４９３σθの関係があることが一般に知られており、（１）式を用いて、
【００２１】
τ  ＝０．４９３×αＥ（Ｔ（０）−Ｔ（Ｒ））／２  （２）
【００２２】
と示される。
一方、Ｔ（０）とＴ（Ｒ）を変えてスリップ発生条件を求めた実験結果から、（２）式を用いてスリップが発生する臨界剪断応力τｃは、
【００２３】
τｃ（Ｔ）＝２．３×１０−２ｅｘｐ（０．３８ｅＶ／ｋＴ）ＭＰａ（３）
【００２４】
であることがわかった。そこでτ＝０．４９３×σθの関係から逆算して、スリップが発生する時の降伏熱応力（＝σθｃ）を求めると、
【００２５】
σθｃ（Ｔ）＝４．６×１０−２ｅｘｐ（０．３８ｅＶ／ｋＴ）ＭＰａ  （４）
【００２６】
で得られることがわかる。尚、（１）式を再度用いてスリップが発生するウエハ中心部と周辺部の温度差Δ＝Ｔ（０）−Ｔ（Ｒ）を求めたものが、スリップ発生臨界内外温度差Δｃである。これは（１）、（４）式から、
【００２７】
Δｃ（Ｔ）＝９．２×１０−２ｅｘｐ（０．３８ｅＶ／ｋＴ）／αＥ   （５）
【００２８】
で与えられる。スリップ発生降伏熱応力（＝σθｃ）は、４５０℃では約２０ＭＰａ、６００℃で約７ＭＰａ、８００℃では約３ＭＰａである。
ここでは、スリップ発生の降伏熱応力を温度の関数として実験から求め、さらにどれほどのウエハ面内の温度差によってスリップが発生するかということを明らかにしたところに意味がある。ただし対象はノンドープＧａＡｓである。
【００２９】
【発明が解決しようとする課題】
ＳｉやＧａＡｓを初めとする半導体デバイスでは、しばしば薄く急峻なドーピング層を形成する必要がある。特にＧａＡｓのＭＥＳＦＥＴやＨＥＭＴでは浅くて高濃度で急峻な活性層形成がデバイス性能向上のためには不可欠になってきている。ＦＥＴの場合ＳＩ−ＧａＡｓにｎチャネルを形成し、その両端にソース電極、ドレイン電極を付け、中間に絶縁膜を介してゲート電極を設ける。ｎチャネルはｎ型不純物をマスクを介してイオン注入することによって形成する。ゲート電極に掛かった電圧によってチャネルに空乏層を発生させ、ゲート電圧の大きさによって空乏層の厚みを変化させて電流を制御する。ゲート電極に印加した電圧変化に対応して空乏層変化が迅速に起こるようにするためにはチャネル厚みが薄い方がよい。薄いだけでは電流がとれない。電流を大きくするにはキャリヤ密度を高くする必要がある。高速動作するＦＥＴはつまり、薄くてキャリヤ濃度の高いチャネルを要求する。高速化がすすむとチャネルの薄層化の要求はますます厳しくなる。
【００３０】
チャネルの厚みはイオン注入のエネルギーが大きいと厚くなる。チャネルのキャリヤ密度はイオンビ−ム電流に比例する。薄いチャネルを形成するにはイオン注入エネルギーを低くしなければならない。これまで従来例として説明してきたものは、いずれも１００ｋｅＶとか１５０ｋｅＶとかいうように１００ｋｅＶを越すエネルギーでＳｉをＧａＡｓに注入している。当然に注入深さは深い。例えば前記の▲４▼の場合１５０ｋｅＶ、５×１０１３ｃｍ−２でＳｉを打ち込んだ場合、Ｓｉ濃度のピークをもつ深さは１００ｎｍ程度であり、Ｓｉドープ層は３００ｎｍ程度の厚みを持つ。１００ｋｅＶ、５×１０１２ｃｍ−２でＳｉを注入した場合Ｓｉ濃度が１０１６ｃｍ−３以上の部分を厚みとみれば約３００ｎｍの厚みとなる。いずれも数百ｎｍの厚みのあるチャネルとなる。
【００３１】
本発明が対象にするのはもはやそのような分厚いチャネルでない。５０ｎｍとか７０ｎｍとかいった１００ｎｍ以下の薄いチャネルが強く要求される。すると注入エネルギーも一桁小さくならざるを得ない。例えば１０ｋｅＶとか１５ｋｅＶといったような低エネルギーイオン注入をするということになる。このように小さいエネルギーで注入すると、Ｓｉは内部奥深くに入らずＧａＡｓの表面近くに局在する。深さ方向に極めて急峻な勾配をもつＳｉ濃度プロファイルが形成される。
【００３２】
イオン注入を含むプロセスの場合、注入後に活性化アニールと呼ばれる熱処理を行う。イオン注入によってＳｉがＧａＡｓ格子を乱すので結晶性の回復という目的と、ＳｉをＧａサイトに入れるという目的がある。これは８００℃以上の高温での熱処理である。このような高温かつ長時間の熱処理時には、基板中に注入した原子（ここではＳｉ）やエピ層の中の原子（Ｓｉ）は拡散してしまう。折角急峻な濃度プロファイルに形成した注入層であっても、アニール時の原子拡散によって濃度プロファイルがだれてしまう。プロファイルのだれは結果としてデバイスの性能の低下につながる。ＦＥＴとする場合、所望の薄さのチャネルとはならない。より厚いものになる。チャネルが厚いとゲート電圧の変動が空乏層の増減を引き起こす時間が遅くなる。ＦＥＴとしての動作速度が低下する。アニール時の不純物の内方への拡散はこれまでのものでも問題であったが、チャネル深さが浅いのでより深刻な問題になる。
【００３３】
従来は１００ｋｅＶ〜２００ｋｅＶの加速エネルギーでＳｉをＧａＡｓに注入し２００ｎｍ〜３００ｎｍ程度のチャネルを形成していた。例えばアニール時の拡散によってＳｉ濃度プロファイルが内部へ３０ｎｍ広がったとしてもチャネル幅は１割増えたに過ぎない。ところが現在のＧａＡｓ−ＦＥＴやＨＥＭＴが要求するチャネルは２０ｎｍ〜５０ｎｍといった極薄いものである。たとえば拡散でＳｉ分布が内側へ３０ｎｍ広がったとすると、チャネル幅は約２倍も増えたことになる。これは深刻な問題である。もともと注入層が薄いので同じ拡散量であっても影響が異なる。
【００３４】
それだけではない。薄いだけでなくＧａＡｓ−ＦＥＴのｎチャネルは高濃度キャリヤが含まれていなければならない。時間τにおける拡散長は（Ｄτ）１／２によって評価でき、これは濃度を含まない。しかし拡散の速さ自体は濃度に比例する。拡散流はｊ＝−ＤδＮ／δｚだからである（ＮはＳｉ濃度、ｚは深さ方向）。高濃度のチャネル形成をするので同じ拡散係数Ｄであっても拡散量は濃度Ｎに比例して格段に多くなる。薄い層であって高濃度であるから拡散の影響がより重大になるのである。アニール時の拡散の抑制ということが重要になる。
【００３５】
注入したイオンの急峻な濃度プロファイルを維持するためアニール時に原子の拡散を小さく抑えなければならない。熱処理中の原子拡散を小さく抑えるためには、半導体ウエハが高温にさらされている時間をできる限り短くすることである。そのためにはアニールに長時間掛けてはいけない。その場合に、急昇温、急降温できる短時間のアニールであるＲＴＡが有効であることが知られている。赤外線を発するランプによって加熱するものであり熱容量が小さいので急速加熱、急速冷却に向いている。そこでＳｉ注入ＧａＡｓのアニールに、急昇温急降温を行うことのできるＲＴＡがしばしば用いられる。
【００３６】
しかしながら急昇温、急降温を行う場合、特に大口径の基板では、中心部と周辺部で温度差が付き易い。加熱、冷却は周辺部からなされるので中心部の温度変化が遅れる傾向にある。つまり加熱の時はウエハの中心部より周辺部が高温になり易い。冷却の場合はウエハの周辺部より中心部が高温になりやすい。そのためにウエハ面内で温度差が生じる。ウエハ内での温度差が甚だしいと、ウエハ反りやスリップ欠陥などが発生する。
【００３７】
反りやスリップのために、露光時にアライメントずれがおこる。特に周辺部においてデバイス製造の歩留まりが低下するという問題があった。
【００３８】
昇温の場合はウエハ内での温度差を緩和する手段がある。赤外ランプの強度分布を最適化することによってウエハ中心、周辺部の温度差をより均一にすることができる。これは積極的に加熱するから可能なのである。
【００３９】
ところが降温時は自然放冷によるのでランプパワーによって制御するというわけにはゆかない。自然放冷であるからウエハ周辺部からの放熱が優勢である。それに対して中央部からの熱伝導や輻射による損失が追い付かない。降温速度が大きければ大きいほど中心と周辺での温度差が著しくなる。ウエハ面内での温度分布の均一化が難しくなる。その結果ウエハ面内に応力が発生し、ウエハが反ってしまう。また臨界剪断応力を越える応力が発生した場合にはスリップ転移が生じる。露光の際に基板周辺部でのパターンずれを起こし、デバイス製造の歩留まりを低下させてしまう。
【００４０】
このような現象は、ＧａＡｓにおいて特に顕著に現れる。Ｓｉよりも臨界剪断応力が小さく熱伝導度が低いからである。
【００４１】
これまでにＳｉをイオン注入してＧａＡｓのＦＥＴを作製するためにイオン注入後ＧａＡｓをアニールしなければならないことを説明した。アニールの際にＳｉが拡散しないように急速にアニールする必要があることを述べた。急速に温度変化を与えるとウエハにスリップ欠陥が生じ歪が発生することも説明した。次に実際に本発明者がＳｉドープＧａＡｓについてＲＴＡ、電気炉アニールして残留歪とスリップを調べた結果を具体的に述べる。
【００４２】
［本発明者の行ったＧａＡｓへのＳｉイオン注入］
４インチＧａＡｓウエハ全面にＳｉイオンを１０ｋｅＶ、１．５×１０１３ｃｍ−２の密度でイオン注入した。ＦＥＴを作製する場合はマスクを使って選択的にチャネル部分だけにイオン注入するのであるが、ここではウエハ全面での残留歪とスリップ欠陥を調べるのが目的なので全面にイオン注入したのである。１０ｋｅＶというのは従来例として説明した加速エネルギー（１００ｋｅＶ〜１５０ｋｅＶ）の１／１０以下のエネルギーである。Ｓｉイオン濃度分布は表面から２０ｎｍ〜３０ｎｍの薄いものである。これをＲＴＡ（８７０℃、２秒）、電気炉アニール（８００℃、２０分）の二つの方法によってアニールした。
【００４３】
［１．ＲＴＡ（ランプ加熱）によるアニール］
このＳｉ注入ＧａＡｓウエハをＲＴＡ装置によって、最高温度８７０℃で２秒保持する条件の活性化アニールをした。昇温は一定速度で行った。降温はランプを消して自然冷却に任せた。
その前後のウエハ面内歪（ここでは｜Ｓｒ−Ｓｔ｜のみを示した）を光弾性法によって測定した。これは結晶の歪と複屈折とが比例することを利用して光学的に歪を測定するものである。歪というのは伸びを元の長さで割ったものである。歪に弾性係数（ヤング率など）を掛けると単位面積あたりの力になる。ウエハは薄くて回転対称だから半径方向の歪Ｓｒと接線方向の歪Ｓｔに分けて考えることができる（厚み方向は考えなくてよい）。光弾性法では二つの歪の差の絶対値｜Ｓｒ−Ｓｔ｜しか分からない。
【００４４】
図１はＲＴＡ処理をする前の残留歪（左）、ＲＴＡ処理後の残留歪（中央）、顕微鏡観察したスリップパターン（右）を示すものである。残留歪は白地から黒字へ連続的に変化する諧調によって表現した。白地は歪が０である。黒字は２×１０−５を示す。残留歪は伸びを元の長さで割ったものだから無次元の数である。これに弾性係数を掛けると圧力（ＭＰａ）の単位になるが、それは応力であって歪でない。ときに応力で歪を表現することもあるが、両者を区別するべきである。
【００４５】
ＲＴＡ前（図１左）、残留歪は中心と周辺では小さい。中間部◇部分で残留歪が高くなっている。（１００）ウエハであって、図の手元側にオリエンテーションフラット（ＯＦ）があるこれは（０１１）面である。中間部の［０±１０］、［００±１］方向に残留歪の大きい部分ができる。残留歪の面内の平均値は４．７５×１０−６である。熱処理前はスリップが発生しないからスリップパターンは図示しない。
【００４６】
８７０℃２秒のＲＴＡを行った後の残留歪（図１中間）は全体的に増大する。
熱を掛けるから歪が増えるのは当然である。中心部がより黒くなっている。つまり中心部で残留歪が増えている。それよりもっと顕著な違いは周辺部での残留歪の増加である。残留歪が最大であるのは中間部の◇部である。全体的に残留歪が増えているから残留歪平均値は６．４７×１０−６に増加している。図１の右端は顕微鏡で見たスリップパターンを示す。周辺部で幾つものスリップが生じている。いずれもスリップの起こる面は｛１１１｝面である。スリップの方向はスリップ面に直交する＜１１０＞の方向である。残留歪が６．４７×１０−６のように大きいのでスリップが発生するし歪が生じる。
【００４７】
［２．電気炉アニール（ＦＡ）］
同じＳｉ注入ＧａＡｓウエハを電気炉によって、最高温度８００℃で２０分保持する条件の活性化アニールをした。一定速度で昇温して、冷却は自然放冷で行っている。
【００４８】
図２は電気炉アニール処理をする前の残留歪（左）、電気炉アニール処理後の残留歪（中央）、顕微鏡観察したスリップパターン（右）を示すものである。図１と同じく残留歪は白地から黒字へ連続的に変化する諧調によって表現した。
【００４９】
アニール前（図２左）は同じイオン注入をしたものだから図１のＲＴＡ前と同じ特性をもつ。残留歪は中心と周辺では小さい。中間部◇部分で、［０±１０］、［００±１］方向に残留歪が高くなっている。残留歪の面内の平均値は４．７５×１０−６である。熱処理前はスリップが発生しないからスリップパターンは示さない。
【００５０】
８００℃２０分のＦＡ（電気炉アニール）を行った後の残留歪（図２中間）は全体的に大きく増大する。熱を掛けるから歪が増えるのは当然であるが処理前と分布が異なっている。中心部がより白くなっている。つまり中心部で残留歪が減少している。アニール前に残留歪の大きかった中間◇部分での残留歪が減っている。中心近くで残留歪の顕著に集中している部分が新たに発生している。周辺部では残留歪が大きく増えている。アニール前と後では残留歪分布が反転したような感がある。アニール後での残留歪の平均値は１．０３×１０−５である。アニールによって２倍以上に増大している。ＲＴＡ後の残留歪と比較しても１．６倍になる。増えている。それよりもっと顕著な違いは周辺部での残留歪の増加である。図２の右端は顕微鏡で見たスリップパターンを示す。周辺部での残留歪が大きいにも関わらずスリップは生じていない。ＲＴＡの場合にはスリップが多数発生しているがＦＡの場合はスリップが殆どない。
【００５１】
電気炉アニールの場合、長時間の加熱にもかかわらずスリップが発生しないのは長所である。しかし電気炉アニールには別異の欠点がある。長時間加熱するからＳｉイオンが熱拡散して内部奥深くまで侵入してしまうということである。拡散によって、Ｓｉが内部に侵入すると設計値よりも厚いチャネルができてしまう。チャネルが厚いと漏れ電流が発生したりする。またＦＥＴとしての応答速度が低くなる。つまりスリップと歪だけが問題でないということである。
【００５２】
［深さ方向のＳｉ原子の分布］
そこでＳＩＭＳ（Secondary Ion Mass Spectrography）によってウエハの深さ方向のＳｉイオン分布プロファイルを調べた。これはアルゴンイオン等を試料表面に打ち込んで飛び出してくる二次イオン量を測定するものである。ウエハ表面をエッチングしながら二次イオンとして飛び出してくるＳｉイオンの量を測定すると深さ方向のＳｉ濃度が求められる。
【００５３】
ＲＴＡ後のウエハとＦＡ後のＧａＡｓウエハについてＳＩＭＳで調べた注入Ｓｉイオンの深さ方向のプロファイルを図３に示した。横軸は深さ（ｎｍ）、縦軸はＳｉイオン濃度（ｃｍ−３）である。
ＲＴＡ後のＳｉ濃度は表面で１．５×１０１８ｃｍ−３である。５ｎｍ深さでピークになり５×１０１８ｃｍ−３に達する。以後濃度は深さとともに下降する。３０ｎｍ程度で１×１０１８ｃｍ−３に低下し、５０ｎｍ深さでは２×１０１７ｃｍ−３になる。６１ｎｍ深さで１×１０１７ｃｍ−３となる。
【００５４】
電気炉アニール（ＦＡ）後のＳｉ濃度は表面で１．５×１０１８ｃｍ−３である。４ｎｍ深さでピークになり３×１０１８ｃｍ−３に達する。以後濃度は深さとともに下降する。４５ｎｍ程度で１×１０１８ｃｍ−３に低下し、５０ｎｍ深さでは８×１０１７ｃｍ−３になる。７０ｎｍで１×１０１７ｃｍ−３となる。
【００５５】
この二つのＳｉ濃度分布を比較すると、電気炉アニールによってＳｉ原子が内部へ拡散していることが分かる。チャネルの幅は、基板であるノンドープＧａＡｓのキャリヤ濃度によって多少定義が変動する。Ｓｉ−ＦＥＴと違ってｐｎ接合はできないが基板のＧａＡｓよりもキャリヤ濃度が格段に大きいというところがチャネルである。
【００５６】
例えばｎ≧５×１０１７ｃｍ−３までをｎチャネルと定義するとすれば、ＲＴＡによるものは約４０ｎｍとなり、これはイオン注入での幅と殆ど変わらない。ＦＡによるものは約５７ｎｍとなり、イオン注入での分布から１．４倍にも広がっている。
【００５７】
あるいは例えばｎ≧２×１０１７ｃｍ−３までをｎチャネルと定義するとすれば、ＲＴＡによるものは約５０ｎｍとなりこれはイオン注入での幅と殆ど変わらない。ＦＡによるものは約６３ｎｍとなりイオン注入での分布から１．３倍に広がっていることになる。つまり、この範囲では電気炉アニール（８００℃、２０分）によってＳｉが内部へ１３〜１７ｎｍも拡散したということである。
【００５８】
もしもイオン注入エネルギーが１５０ｋｅＶのように大きくＳｉ濃度分布が３００ｎｍ程度まで広がっているとすれば、１５ｎｍ程度拡散してもチャネル幅増加はたかだか１．０５倍程度で大した問題にならない。ところが本発明は極めて低いエネルギーでＳｉを注入して格段に薄いチャネルを作ろうとしているから僅かな熱拡散による幅の増加であってもその割合は大きくなる。
【００５９】
これらの結果から、ＲＴＡによる活性化アニールは、電気炉アニールに比べ、注入したＳｉイオンの拡散を小さく抑えられることがわかる。それはアニール時間が短いからである。Ｓｉの拡散を抑制し設計通りの浅いチャネルを作成するにはＲＴＡが適しているということである。それはそうなのであるが先述のようにＲＴＡにも欠点がある。その欠点は図１（ＲＴＡ）の右端の図と、図２（ＦＡ）の右端の図を比較すればわかる。ＲＴＡは、電気炉アニールより、アニール時にウエハ面内に歪が生じ易い。為にＲＴＡは電気炉アニールよりもスリップ、歪みが発生し易い。浅いＳｉの拡散が起こらないようにするにはＲＴＡが適するがスリップ、歪が発生しないようにということでは電気炉アニールが良い。
【００６０】
ＲＴＡによる急速アニールによってもスリップや歪が発生しないような改善されたアニール法を提供することが本発明の目的である。
【００６１】
【課題を解決するための手段】
本発明は、半導体デバイス製造工程におけるＲＴＡを含む熱処理において、降温時或いは昇温時に温度変化を一時的に止めたり減速する待機ステップを設けることを特徴とする。降温時や昇温時に待機ステップを設けて周辺部と中央部の温度を接近させる。ステップは１回だけでもよいが２回、３回と挿入しても良い。特に降温時に待機ステップを設けるのが有効である。降温時のほうが内外温度差が顕現しやすいからである。もちろん昇温時にも待機ステップを設けても良い。
【００６２】
ここで待機ステップというのはウエハの温度変化を一時的に停止あるいは減速するものである。温度変化を完全に停止するものを待機ステップ、減速するものを減速ステップとよんで区別することもできるが、本発明では両者を含めて待機ステップと呼ぶことにする。というのは両者を区別するのが難しいからである。ランプやヒ−タパワーは調整可能であるから完全に一定値に固定できる。その場合を待機ステップとよび、パワー変化を減少させるものを減速ステップと呼ぶようにはできる。しかし、それは制御変数の変化のモードが異なるだけである。ウエハの温度変化は完全に一定値に固定できない。温度変化が遅くなるという点では待機ステップも減速ステップもあまり変わらない。だから結果からいって両者を区別する利益はない。以下においても待機ステップと減速ステップとを区別することもあるが、両者を含めて待機ステップと言っているところもある。
【００６３】
ウエハの温度というのは事後的に決まるものであり直接に制御できない。ランプ出力Ｗが直接に決定できる変数である。ランプ出力を変えることによってウエハ温度変化を停止させるのであるが、その関係を決める必要がある。だから待機ステップを与えるためのランプ出力というのは予め計算や実験によって決めておく必要がある。降温時と昇温時の待機ステップは互いに相反する温度シーケンスに対応する。
【００６４】
降温時の方が理解が容易であろう。ランプを消して自然放冷（δＴ／δｔ＜０）している時に待機ステップを設けるということは一時的にランプを点灯してウエハ加熱することである。ランプからウエハへの給熱とウエハから廻りへの放熱が釣りあって温度変動が一時的に停止（δＴ／δｔ＝０）するか、一時的に減少する（δＴ／δｔ≧０）。ランプ点灯時刻をｔｎとし消灯時刻をｔｆとする。これがいくつか繰り返されるとする。点灯時間ｔｎ〜ｔｆは待機ステップの長さに等しくする。これは簡単であるがランプ出力をどれだけにするか？ということは実験或いは計算によって決める必要がある。
【００６５】
昇温時に待機ステップを挿入するという場合は、一時的に昇温を停止、或いは減速するようなランプ出力を設定するということである。ランプを消すかランプ出力を微弱にすることである。ランプは消すという事以上に弱くできない。それで温度によっては昇温時に待機ステップを設けることができないということもありうる。その場合であっても減速ステップを挿入することは可能である。
【００６６】
ＲＴＡ時における基板面内の温度差は、使用するＲＴＡ炉や熱処理条件によって異なる。昇降温時の待機ステップの条件は、炉やＲＴＡ条件に合わせて設計する必要がある。また完全にδＴ／δｔ＝０とする完全待機ステップでなくても、昇温降温の速度を一時的に落とすような温度シーケンス（減速ステップ）でも同様な効果が期待できる。減速ステップも炉やＲＴＡ条件に合わせて設計する必要がある。
【００６７】
待機ステップ、減速ステップを含む本発明の温度シーケンスを適用する事により、急速な降温、昇温を伴う熱処理であっても基板の歪およびスリップの発生を抑制できる。ＲＴＡのような急速熱処理によれば注入層やエピ層を形成する各種原子の拡散を抑制することができる。本発明はスリップ、歪のない急速熱処理法を与えるので、これによってデバイス製造の特性向上、歩留まり向上が期待できる。
【００６８】
【発明の実施の形態】
ＲＴＡ後のＧａＡｓウエハにおいて周辺部に多数のスリップ欠陥が発生する（図１右欄）のはどうしてか？これが問題である。その原因を明らかにするために、４インチＳｉウエハの中心と周辺に熱電対を埋め込んだ。中心の温度Ｔ１と周辺の温度Ｔ２を知るためである。このＳｉウエハはＧａＡｓではないしＳｉ注入もしていない。単なるＳｉウエハである。問題とするウエハそのものでない。が、ＲＴＡにおけるウエハ内の温度分布の変動を知るためにはこれでも有用である。ＳｉはＧａＡｓよりも熱伝導率が高いので、ＧａＡｓであるとこの結果よりも大きな温度差が生じるはずである。
【００６９】
このＳｉウエハをＲＴＡによって熱処理した。ランプ出力Ｗとウエハ中心の温度Ｔ１と周辺の温度Ｔ２の時間（ｔ）変化を測定した結果が図４である。横軸はアニール時間（秒）であり、縦軸はパワー、温度である。一点鎖線はランプパワーＷ、実線は中心部温度Ｔ１、破線は周辺部温度Ｔ２である。
【００７０】
ランプ出力はイロでは一定の出力であってウエハは約５２０℃まで加熱されている。昇温は５２０℃（Ａ）程度から開始する。これは拡散などが起こらない温度である。ｔ＝５．７秒の時、ロハというようにランプパワーＷを瞬時に増やす。ハからランプパワーを一定割合で増加させ、ニ点（ｔ＝２１．４秒）にいたる。ここで２秒間ランプパワーを一定最大値ニホに保つ。ホ点（ｔ＝２３．４秒）までである。ホ点でパワーをホヘというように瞬時に落とす。ヘ点（ｔ＝２３．４秒）から３秒程度同じパワーをト点（ｔ＝２６．８秒）まで保つ。ト点でパワーを最小値にトチというように落とす。チ点（ｔ＝２６．８秒）以後ワ点まで同じ最小のパワーである。最大パワーニホ、最小パワーチワというのはこの温度シーケンスでの最大、最小ということで装置性能の最大、最小ということでない。
ランプ出力であるからパワーの急激な増加減少を実現するのは容易である。またランプ加熱であるから熱容量が小さくてランプパワー変動が短時間でウエハ温度変化に反映される。
【００７１】
５２０℃から、Ａ、Ｂ、Ｃと、ウエハ温度は急激に連続的に上昇する。最高昇温速度は＋２１℃／秒である。Ｃ点（ｔ＝２５秒）で最高温度８７０℃に達する。これがアニール温度である。ニホ点の中点（ｔ＝２２．４秒）からの遅れは２．５秒に過ぎない。このようにパワー変動が直ちにウエハ温度変動に結びつくのがＲＴＡの長所である。以後はＣＨＪのように温度が下降して行く。平均の降温速度は−６℃／秒である。昇温と降温に速度の差がある。昇温はランプによって強制加熱するから温度は急上昇できる。降温は自然放冷であって熱を強制的に除くということができないから時間がかかる。降温速度が遅いのは放冷に時間がかかるからである。
【００７２】
昇温時（ＡＢＣ）は中心部温度Ｔ１と、周辺部温度Ｔ２にあまり差がない。開始から約２５秒で最高温度８７０℃になる。その後（ＣＨＪ）は温度が減少する。降温時に中心部と周辺部の温度の差が現れる。ウエハ周辺からの輻射や熱伝導による冷却が主であるから周辺部の方（破線で示す）が先に降温する。降温開始から５秒後に温度差がはっきりと現れる。降温し始めてから２０秒経たｔ＝４５秒では１７℃の内外温度差がある。６０秒では２３℃の温度差がある。７５秒ではやはり２３℃の内外温度差がある。自然放冷であるから放熱は周辺から輻射によって行われる。だから中心の温度下降は周辺より遅れる傾向にある。
【００７３】
昇温時はウエハの周辺部は中心部より先に暖められるが、その温度差は小さい。といっても昇温時にも内外温度差はありうる。これを防ぐためにランプの最適化を行い、５００℃付近で昇温を５．７秒間停止するという待機ステップ（イロ）を設けている。それによって昇温時の内外温度差は小さく押さえられている。
【００７４】
しかし降温時は自然放冷によるからどうしても熱が周辺部から先に逃げ周辺部温度の方が低い（Ｔ１＞Ｔ２）。この場合のような急降温の時は中心部Ｔ１と周辺部Ｔ２の温度差は大きくなる。急降温時には、ウエハ中心と周辺部の温度差が大きくウエハの反りを生じたりスリップが発生したりする。スリップは熱応力により生じる結晶の滑り面での分解剪断応力が臨界剪断応力を越えたときに発生する。臨界剪断応力τｃは温度の関数である。ウエハ中心部と周辺部の温度差が大きいほど分解剪断応力は大きくなりスリップが発生しやすくなる。
【００７５】
図４では中心部と周辺部に温度差があることは分かるが温度差自体は分かりにくい。そこでアニール時間ｔと内外温度差（Δ＝Ｔ１−Ｔ２）を実線によって図５に示した。
【００７６】
図５には破線によって予想されるスリップ発生臨界温度差Δｃをｔの関数として書いている。特殊な表現であるから注意しなければならない。分かりにくいので詳しく述べる。本来スリップ発生臨界温度差Δｃはウエハ周辺温度Ｔ２だけの関数Δｃ（Ｔ２）であるが、ここでは時間ｔの関数Δｃ（ｔ）として描かれている。時間ｔとウエハ周辺温度Ｔ２の関係Ｔ２（ｔ）は予め分かっており、図４に示すような関係にあるからΔｃを時間の関数Δｃ（Ｔ２（ｔ））として書くことができるのである。それは温度プロファイルＴ２（ｔ）が決まっているから可能なのであって温度プロファイルＴ２（ｔ）が異なるともはや図５のような関数でなくなる。
【００７７】
図５のような時間ｔ−スリップ発生温度差Δｃの関係を与えるには次のようにする。時間ｔと温度Ｔ１、Ｔ２は図４によって与えられる。つまりＴ１（ｔ）、Ｔ２（ｔ）が与えられる。これは昇温降温のプロファイルによって異なる関係である。温度Ｔ１とＴ２によって臨界剪断応力τｃが決まる。これは前記の従来例▲５▼、▲６▼などにも記載がある。▲６▼の中で述べた式（３）は臨界剪断応力τｃそのものである。ただし、その値を本発明に使うわけには行かない。臨界剪断応力τｃは結晶によって異なる。ドーパント、ドーズ量によっても変わる可能性がある。▲６▼はノンドープＧａＡｓに具体的なτｃを与えている。本発明が対象にするのはＳｉ注入ＧａＡｓであるからτｃはそれとは異なる。目的とするＳｉ−ＧａＡｓについて温度の関数としてのτｃを予め求めておく必要がある。
【００７８】
分解剪断応力τも熱応力σも応力が働く面を決めて初めて値が決まる。任意の方位の熱応力σと任意の方位の分解剪断応力τは比例する。比例定数は角度だけであり熱応力σから分解剪断応力τを計算することができる。スリップが起こるのは｛１１１｝面であり、ずれの方向は＜０１１＞である。その面を介したその方向の分解剪断応力が重要である。ここでは分解剪断応力τで論じることにする。ここで分解剪断応力というのは｛１１１｝面の両側に働く＜１１０＞方向の力である。その他の面のその他の方向の剪断応力は重要でないのでこれだけを考える。面と方位がわかっているからτにつくべきテンソル記号をここでは省略する。
【００７９】
円筒対称のウエハであって内部歪がない場合、一般に分解剪断応力τは内外温度差Δのみの関数である。だからτ（Ｔ１−Ｔ２）によって与えられる。
分解剪断応力は内外温度差Δが大きいほど大きくなるであろう。一方臨界剪断応力τｃは温度Ｔが低いほど大きく温度が高いほど小さい。分解剪断応力τが臨界剪断応力τｃに等しいとおいて、τｃ（Ｔ）＝τ（Ｔ１−Ｔ２）、臨界剪断応力τｃを与える臨界温度差Δｃ＝（Ｔ１−Ｔ２）ｃが温度Ｔの関数（Ｔ１−Ｔ２）ｃ（Ｔ）として得られる。τはΔが大きいほど大きいし、τｃは温度が高いと減少するのであるから、τ＝τｃとしてτを消去したものにおいて、臨界内外温度差Δｃは温度Ｔの増加とともに減少する筈である。多少分かりにくいが、そういうことである。このようにしたのものは従来例▲５▼である。▲５▼は臨界温度差Δｃを温度の関数Δｃ（Ｔ）として求めている。本発明もそのような考え方をとるが対象が違うから▲５▼の関数をそのまま採用できない。本発明はＳｉイオン注入ＧａＡｓ基板であるから、これについて実験によって臨界温度差の温度依存性Δｃ（Ｔ）を求める。これだけでは図５のようなグラフを描く事ができない。時間軸に引き直す必要があるからである。
【００８０】
アニールのモードを決めると（図４のように）時間ｔと温度Ｔ１、Ｔ２の関係Ｔ１（ｔ）、Ｔ２（ｔ）が決まる。だから臨界剪断応力を与える臨界温度差Δｃ＝（Ｔ１−Ｔ２）ｃが時間ｔの関数として得られる。臨界温度差Δｃは、温度Ｔ２が低いと大きく、温度Ｔ２が高いと小さい。時間軸に引き直すとｔが２５秒までは温度が上がるから｜Δｃ｜は減少する。２５秒以後は温度が下がるので｜Δｃ｜は増加する。これが図５に破線によって示した上下の臨界温度差曲線Δｃ±である。上下二分肢存在するのは、Δが正（Ｔ１＞Ｔ２）の場合も、Δが負（Ｔ１＜Ｔ２）の場合も同様にスリップが起こり得るからである。上分肢をΔｃ＋、下分肢をΔｃ−とする。
【００８１】
臨界温度差曲線の上分肢Δｃ＋は、アニールの最初（カ）で高く、減少して、最高温度（Ｔ＝８７０℃、ｔ＝２５秒）（ヨ点）でもっとも低くなる。以後の降温時（ヨタレソ）には温度が下がり臨界温度差が増える。臨界剪断応力は内外の温度差の絶対値にだいたい依存するから、上分肢Δｃ＋を、基線Ｔ１−Ｔ２＝０に関して折り返したような下分肢Δｃ−（ツネナラ）が存在する。下分肢は初め（ツ）絶対値の大きい負数であるが最高温度（Ｔ＝８７０℃、ｔ＝２５秒）で絶対値の小さい負数（ネ）になる。降温時（ネナラ）にはより絶対値の大きい負数になってゆく。上分肢Δｃ＋と下分肢Δｃ−に挟まれた領域は、熱による分解剪断応力τが臨界剪断応力τｃよりも小さい範囲である。昇温時の温度が低いときは（Ｔ１−Ｔ２）ｃの上下分肢の間隔は広い。温度が上昇すると、上下分肢の間隔が狭くなる。最高温度（Ｔ＝８７０℃、ｔ＝２５秒）で最も狭く（ヨネ間）なる。これを過ぎると温度が下がるから臨界温度差（Ｔ１−Ｔ２）ｃが開いてくる。
【００８２】
以上に述べたものは、臨界温度差Δｃの時間変化である。黒点と実線は内外温度差Δ＝Ｔ１−Ｔ２の時間変化を示す。加熱の初め（Ｋ；ｔ＝０）は周辺部が温度が高く中心部が低いのでΔ＝Ｔ１−Ｔ２は負である。１３秒まではΔ＝−４．２℃程度の差である。昇温とともに内外温度差は上昇しＬ点（ｔ＝２１秒）で０を切る。温度差は正になる。８７０℃の最高温度に達した時（Ｍ点；ｔ＝２５秒）であるがその時の温度差は２℃で小さい。これから自然放冷を始めるので周辺部の温度下降が先行して温度差が開いてゆく。ｔ＝３０秒で６℃となる。
【００８３】
重要な事は、Ｎ点（ｔ＝３２秒）で温度差Δが、臨界温度差Δｃ＋に交差するということである。Ｎ点でΔ＝Δｃ＋＝７℃となる。温度Ｔ＝８２５℃である。内外温度差が７℃であり、この温度で臨界内外温度差が７℃なのである。ここでスリップ発生が許容される状態になる。以後ΔはΔｃより大きくなるからスリップ発生により熱応力が緩和されるまでスリップ欠陥が増殖してゆく。４５秒でΔ＝１７℃、６０秒（Ｐ点）でΔ＝２３℃程度になり以後最終点Ｑ（ｔ＝７８秒、Ｔ＝５７０℃）まであまり変わらない。Ｎ点（３２秒）〜Ｑ点（７８秒）までスリップが発生し得る状態が長らく続く。これらの考察から、スリップ欠陥は降温時の８５０℃〜７５０℃の付近で発生し始めたものと推定される。
【００８４】
スリップ発生を抑制するにはどうすれば良いのか？ウエハの中心部温度Ｔ１と周辺部温度Ｔ２の差が大きくなりすぎないようにすれば良い。特に温度が高い時に、温度差（Ｔ１−Ｔ２）が大きくならないようにすることが必要である。特に降温時に内外温度差を縮めることができればよい。ここまでが本発明がなされるべき課題の提示である。内外温度差を縮めれば良いということ、どれほど縮めればよいのかということも定量的に分かってきた。ここで途が分かれる。従来例として述べた▲５▼、▲６▼はともに出願人の手になるものであるがウエハ内外温度差を縮めるためにまことに直載な手法を採用している。▲５▼、▲６▼はウエハの面内の温度分布を二次元的に計測する放射温度計と、内外方向３重同心円のヒ−タＨ１、Ｈ２、Ｈ３を設けている。放射温度計によってウエハの至るところでの温度Ｔ（ｘ，ｙ）を繰り返し求め、内外温度差が生じた時は低温になった領域に近いヒ−タパワーを高め、より高温になった部分のヒ−タパワーを低くする。温度計測とヒ−タパワー調整を組み合わせ温度変化を厳密に制御しようとするものである。しかし、そのようにするにはヒ−タを同心状に３種類設ける必要がある。また上方から放射温度計で常時温度を計測していなければならない。内外３重にヒ−タを設けるというのはランプ加熱には応用できない。なにより構造が複雑になりすぎる。熱電対一つだけで計測するというわけに行かない。
【００８５】
［本発明の制御方法］
より簡単な装置と、より単純な制御が望ましい。本発明者は降温時（叉は昇温時）に一時的に温度低下を中止する（待機ステップ）か温度低下速度を落とすようにする、ということを思いついた。
（ａ）昇温時；  昇温時に一時的に昇温を停止する、あるいは昇温速度を落とす。中心部の温度Ｔ１が周辺部温度Ｔ２に追いつくから平均化されるであろう。ランプパワーを落とすことによって昇温停止、昇温減速できる。ランプを消してしまうのも有効であろう。昇温時の待機ステップの場合、何度（Ｔｓ？）で昇温停止するかというのが一つの問題である。温度上昇を停止する時間の長さ（ｔｓ？）がどれほどであるかがもう一つの問題である。
（ｂ）降温時；  降温時に一時的に降温を停止する、或いは降温速度を落とす。中心部の温度Ｔ１が周辺部温度Ｔ２に追いつくから平均化されるであろう。自然放冷している場合はランプ、ヒ−タを一時的に点灯して加熱する。加熱と放冷が釣りあうようにすれが降温を一時停止（待機ステップ）できる。加熱が厳密に釣りあわなくても降温速度を一時的に低下させることができる（減速ステップ）。自然冷却の場合でなくランプ加熱しながら冷却する場合でも待機ステップ、減速ステップを設けることができる。降温の場合も何度で（Ｔｓ）で降温停止するのか？何秒間停止するのか（ｔｓ）という問題がある。
【００８６】
降温でも昇温でも待機ステップ、減速ステップを温度シーケンスに挿入する事によってスリップ発生を防止することができる。本発明の温度シーケンスの設計において留意する点は、以下の２点である。
（１）スリップが発生する温度帯付近で待機ステップを設ける。
（２）待機ステップの時間を可能な限り短くする。
【００８７】
注入したＳｉイオンの拡散を小さく抑えるには、ウエハが高温にさらされる時間をできるだけ短くする必要がある。Ｓｉが拡散するとチャネル幅がひろがりＦＥＴの漏れ電流が発生するのである。待機ステップを設けるとそれだけ拡散時間が増えるから拡散が増える。だから待機ステップは短い方がよい。これが条件（２）の要求するところである。ただ短ければよいというものでない。スリップが発生するような温度で待機ステップを設けないと意味がない。これが条件（１）のいうところである。スリップが発生するような温度というのはτｃ（Ｔ）が特に低下するような温度のことである。スリップが発生しやすい温度帯というのは単にτｃ（Ｔ）だけでなくて降温時、昇温時において内外温度差が集積されて増大しているときである。（２）の問題についてさらに述べる。ＧａＡｓ中のＳｉイオンの拡散距離は次式で与えられる。
【００８８】
Δｄ＝  （Ｄτ）１／２      （６）
【００８９】
ここでＤは拡散係数であり温度の関数である。高温であるほどＤは大きい。τはその温度にさらされる時間である。拡散係数は次のような形をしている。
【００９０】
Ｄ＝Ｄ０ｅｘｐ（−Ｅ／ｋＴ）    （７）
【００９１】
ＧａＡｓ中のＳｉの拡散に対して、Ｄ０＝０．７ｃｍ２／ｓ、Ｅ＝３．２ｅＶである。これは
【００９２】
▲７▼  ダダンスダンディ、松本智「ＬＥＣ半絶縁性ＧａＡｓのＳｉ拡散におけるメルトストイキオメトリの影響」（１９８８年、春の応用物理学会、２８ｐ−ＺＥ−１０、ｐ９４３）
に掲載された値である。つまりＧａＡｓ中のＳｉの拡散係数は
【００９３】
Ｄ＝０．７ｅｘｐ（−３．２／ｋＴ）    （８）
【００９４】
ということである。ｋはボルツマン定数、Ｔは絶対温度である。今問題にしているアニールは、８７０℃で２秒保持するような熱処理である。最高温度時におこるイオンの移動距離Δｄ０は（６）、（８）から求めることができる。これはΔｄ０＝１ｎｍと計算できる。降温時に与える待機ステップの大きさはその間におきるＳｉイオンの拡散長Δｄｓによって評価できる。待機ステップで拡散はできるだけ起こらない方がよい。待機ステップでの拡散長Δｄｓは最高温度時の拡散長Δｄ０の約２０％以下にしたい（Δｄｓ≦０．２Δｄ０）。
【００９５】
例えば７５０℃に待機ステップを設けたとする。その時間ｔｓは式（６）において、拡散長Δｄｓ＝０．２Δｄ１＝０．２ｎｍ、となるようなτとして計算することができる。すると待機ステップの時間は、ｔｓ＝４秒あるいはこれ以下である。
【００９６】
【実施例】
ＧａＡｓ４インチウエハ２枚に同じ条件（１０ｋｅＶ、１．５×１０１３ｃｍ−２）でＳｉイオンを注入した。一方は通常のＲＴＡでアニールし、他方は待機ステップを設けてＲＴＡアニールし、両者を比較する実験を行った。
【００９７】
［ＲＴＡ］  ＲＴＡアニールは８７０℃、２秒である。
【００９８】
［待機ステップ］  待機ステップは７５０℃で４秒保持するものである。
【００９９】
Ａ．待機ステップを行わない試料ついて
ＲＴＡ前の歪、ＲＴＡ後の歪、スリップパターンは図１に示した通りであった。ＲＴＡ前の残留歪は中央部と周辺部で小さく、中間◇部で大きい。平均残留歪は４．７５×１０−６である。ＲＴＡ後の残留歪は周辺部で大きくなり平均は６．４７×１０−６であった。周辺部にスリップが多数発生している。
【０１００】
Ｂ．待機ステップを設けた試料について
待機ステップを含むＲＴＡを行ったときのウエハの中央部温度Ｔ１、周辺部温度Ｔ２、ランプパワーＷの時間変化を図８に示す。５２０℃程度から始める。ランプ出力はイロで一定出力である。ｔ＝５．７秒のロ点で瞬時にパワーをハまで上げる。ハから２１．４秒のニ点まで一様にパワーを上げる。２３．４秒のホ点まで同じパワーを保つ。ホ点でランプパワーをヘ点（２６．８秒）まで落とす。ヘト間は一定パワーとする。ト点（２６．８秒）でさらにパワーを一定値に落とす（トチ）。チ点からリ点（４１．４秒）まで一定パワーである。リ点で、リヌというように急にパワーを上げる。ル点（４４．５秒）まで３秒間これを維持する。ル点からヲ点まで瞬時にパワーを下げる。以後ヲワまで最低パワーを保持する。リヌルヲが待機ステップである。最低パワーというのは完全消灯ということもありうる。待機ステップというのはイロ、ヘトも含まれるが、ここで新たに追加されているのはリヌルヲの部分である。ここでランプパワーが一時的に増大している。これによってウエハの内外温度差が減少する。温度差が減少するからスリップが起こらなくなる。温度差減少は、実線の中心温度Ｔ１、破線の周辺温度Ｔ２をみることによってわかる。待機ステップと減速ステップとを区別する利益のないことがＥＦ間の温度変動によってわかる。ヌル間でパワーが一定であるので待機ステップとよびたくなる。が、ウエハ温度はＥＦで一定でない。さればこれは減速ステップということになる。ウエハに及ぶ影響という点でパワーがステップ（δＷ／δｔ＝０）となっていようといまいとそれはどうでもよいことである。
【０１０１】
５２０℃から、Ａ、Ｂ、Ｃと、ウエハ温度は急激に連続的に上昇する。最高昇温速度は＋２１℃／秒である。Ｃ点（ｔ＝２５秒）で最高温度８７０℃に達する。これがアニール温度である。ニホ点の中点（ｔ＝２２．４秒）からの遅れは２．６秒である。ウエハが８７０℃に達したときランプパワーを２秒一定にするから、８７０℃、２秒のアニールという。以後はＣＤとウエハ温度が下降して行く。中央部（実線）より周辺部（破線）の方が下降速度が速い。
【０１０２】
ランプパワーをリヌルヲというように上げた効果は、ウエハ温度曲線ＥＦの部分にすぐに現れる。ウエハ降温の速度が減少している。降温速度＝０とはならないが減少していることがわかる。重要な事はＥＦの部分において中央部温度下降が周辺部温度下降により接近して来たということである。Ｅでの温度差ΔＥより、Ｆでの温度差ΔＦは小さい（ΔＥ＞ΔＦ）。Ｆ点では縮小した温度差から降温を始める。図５のΔ曲線のＯ点でΔをＯＲのように引き下げたということに等しい。Δが、臨界温度差Δｃより下へ引っ張られる（Ｒ点）。以後も温度差Δが増えるがΔｃを越えないで最終点Ｓに至る。つまりΔ（ＲＳ）＜Δｃを維持できる。最高温度ＮからＯまで僅かにスリップ発生の危険性がある。しかしその間にスリップが必ず発生するものではない。むしろ後のＯＱ間でスリップの発生する確率が大きい。待機ステップによってＯＱ間でのスリップ発生の可能性を排除することができる。だからＲＴＡ処理後のウエハにはスリップが殆ど生じない。これが待機ステップの効果である。
【０１０３】
もちろん短所もある。待機ステップを設けたため降温時間が余分にかかる。ＤＥＦＧでの平均の降温速度は−４．７℃／秒である。８７０℃から６００℃まで温度が下がる時間は６秒長くなっている。降温時間の増加は待機ステップの時間（ここでは４秒）と同じでない。
【０１０４】
待機ステップを含む温度シーケンスでＲＴＡした同じ試料について、ＲＴＡ前の歪、ＲＴＡ後の歪スリップパターンを図６に示す。ＲＴＡ前は残留歪は中央部と周辺部で小さく中間の◇部で大きい。平均の残留歪は４．６９×１０−６であった。ＲＴＡ後の残留歪分布はＲＴＡ前と同程度である。中央部と周辺部で残留歪が少ないという分布は維持されている。平均の残留歪は４．５３×１０−６である。待機ステップのため残留歪が増大しなかったのである。スリップパターンをみればその効果はいっそう顕著である。ウエハ周辺部にスリップ欠陥が全く発生していない。またウエハ反りもなかった。
【０１０５】
待機ステップによって拡散が進行してしまっては効果が減殺される。そこでＳＩＭＳによって、ＲＴＡ後の試料Ａ（待機ステップなし）と試料Ｂ（待機ステップあり）のＳｉ濃度を測定した。図７にその結果を示す。待機ステップありの試料Ｂの方が分布が僅かに右にずれているように見えるがそうでなく、Ｓｉの総量が多いので全体に上にもちあがった分布になっている。だから待機ステップによるＳｉの内奥への拡散は僅かなものであるということがわかる。
【０１０６】
Ｃ．よりはやい待機ステップを設けた場合
Ｂの試料は４１秒から待機ステップを開始しているから、少し遅くて図５のＮＯ間ではスリップが発生する恐れがある。図５でΔがΔｃを切るのはｔ＝３２秒であるから、８７０℃、２秒保持のｔ＝２６秒から、３２秒の間に待機ステップを設けると、つねにΔ＜Δｃとすることができる。例えば２９秒〜３２秒（８５０℃〜８３０℃）においてより短い待機ステップを設けるとよい。すると図９のように、つねにΔ＜Δｃというようにできる。図９で３０秒〜４５秒で、ΔはΔｃに接近しているがこれを越える事がない。こうであればスリップが発生する可能性は０になる。当然に残留歪も小さくなって、ウエハ反りも起こらない。
【０１０７】
【発明の効果】
本発明は、半導体の急速な昇温降温を含む熱処理において、一時的に温度変化を停止或いは減速する待機ステップを設ける。周辺温度Ｔ２と中心温度Ｔ１が接近するのでウエハ内部の熱応力が減少する。ためにウエハの反りが発生せず、スリップの発生も少なくなる。デバイス製造時の歩留まりを上げることができる。
まだデバイスの性能を向上させることができる。
【図面の簡単な説明】
【図１】４インチ（１００）ＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した直後のウエハ面内残留歪の図と、８７０℃、２秒のＲＴＡを行ったあとの残留歪の分布図と、ウエハ面内スリップパターンの図。残留歪は０が白で、２×１０−５が黒で表されている。スリップはウエハ周辺部において、｛１１１｝面でおこり＜１１０＞方向に滑る。
【図２】４インチ（１００）ＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した直後のウエハ面内残留歪の図と、８００℃、２０分の電気炉アニールをした後の残留歪の分布図、ウエハ面内のスリップパターンの図。残留歪は０が白で２×１０−５が黒で表されている。スリップはウエハ周辺部において、｛１１１｝面でおこり＜１１０＞方向に滑る。
【図３】４インチＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した後、８７０℃、２秒のＲＴＡを行ったウエハと、８００℃、２０分の電気炉アニールを行ったウエハについて深さ方向のＳｉ原子濃度分布の測定図。横軸は表面からの深さ（ｎｍ）、縦軸はＳｉ原子濃度（ｃｍ−３）である。
【図４】４インチＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した後、８７０℃、２秒のＲＴＡを行ったときのウエハ中心での温度Ｔ１（実線）と周辺での温度Ｔ２（破線）の時間変化を示すグラフ。横軸はアニール時間（秒）、縦軸は温度（℃）である。
【図５】４インチＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した後、８７０℃、２秒のＲＴＡを行ったときのウエハ中心温度Ｔ１と周辺温度Ｔ２の差（Ｔ１−Ｔ２）の時間変化と、スリップ発生臨界温度差（Ｔ１−Ｔ２）ｃの時間変化とを示すグラフ。横軸はアニール時間（秒）、縦軸は温度差（℃）である。
【図６】４インチＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した直後の残留歪の図と、８７０℃、２秒のＲＴＡを行ったあと７５０℃で４秒間の待機ステップを設けた場合のウエハ残留歪の分布図と、ウエハ面内スリップパターンの図。残留歪は０が白で、２×１０−５が黒で表されている。
【図７】４インチＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した後、８７０℃、２秒のＲＴＡを行ったウエハ（待機ステップなし）と、８７０℃、２秒のＲＴＡの後降温過程において７５０℃で４秒の待機ステップを設けたウエハについて深さ方向のＳｉ原子濃度分布の測定図。横軸は表面からの深さ（ｎｍ）、縦軸はＳｉ原子濃度（ｃｍ−３）である。
【図８】４インチＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した後、８７０℃、２秒のＲＴＡを行い、降温の過程で７５０℃において４秒の待機ステップを設けた時のウエハ中心での温度Ｔ１（実線）と周辺での温度Ｔ２（破線）の時間変化を示すグラフ。横軸はアニール時間（秒）、縦軸は温度（℃）である。
【図９】４インチＧａＡｓウエハに、１０ｋｅＶで１．５×１０１３ｃｍ−２のＳｉイオンを注入した後、８７０℃、２秒のＲＴＡを行い、降温中の８５０℃〜８３０℃の間に約２秒の待機ステップを設けた時のウエハ中心温度Ｔ１と周辺温度Ｔ２の差（Ｔ１−Ｔ２）の時間変化と、スリップ発生臨界温度差（Ｔ１−Ｔ２）ｃの時間変化とを示すグラフ。横軸はアニール時間（秒）、縦軸は温度差（℃）である。
【図１】
0004577462.tif 000002
【図２】
0004577462.tif 000003
【図３】
0004577462.tif 000004
【図４】
0004577462.tif 000005
【図５】
0004577462.tif 000006
【図６】
0004577462.tif 000007
【図７】
0004577462.tif 000008
【図８】
0004577462.tif 000009
【図９】
0004577462.tif 000010