(57)【特許請求の範囲】
【請求項１】
絶縁基板と、
該絶縁基板上にマトリックス状に形成される薄膜トランジスタと、
前記絶縁基板上に形成され、前記薄膜トランジスタに電気的に接続された導電配線と、
前記導電配線を被覆して形成された絶縁膜と、
前記絶縁膜の上側に形成され、端部が形成され、前記導電配線が前記端部から露出した有機ポリマーを含むポリマー絶縁膜と、
前記ポリマー絶縁膜の端部から突出するように前記絶縁膜の上部に形成されたエッチング・ストッパと、
前記ポリマー絶縁膜上に堆積され、画素電極を形成するための透明導電膜と
を含む薄膜トランジスタ・アレイ基板。
【請求項２】
前記ポリマー絶縁膜は、アクリル樹脂、ポリイミド樹脂、ポリベンゾシクロブテンから選択される感光性樹脂または感光性樹脂組成物を含む、請求項１に記載の薄膜トランジスタ・アレイ基板。
【請求項３】
前記絶縁膜は、第１の絶縁膜と第２の絶縁膜とを含み、前記エッチング・ストッパは、前記第１の絶縁膜上に形成される、請求項１または２のいずれか１項に記載の薄膜トランジスタ・アレイ基板。
【請求項４】
前記絶縁膜は、第１の絶縁膜と第２の絶縁膜とを含み、前記エッチング・ストッパは、前記第２の絶縁膜上に形成される、請求項１または２に記載の薄膜トランジスタ・アレイ基板。
【請求項５】
前記導電配線は、第１の導電配線と第２の導電配線とを含み、前記第１の導電配線は、引出パターンを含み、前記エッチング・ストッパは、第２の導電配線と同一の材料から形成される、請求項１〜４のいずれか１項に記載の薄膜トランジスタ・アレイ基板。
【請求項６】
前記導電配線は、第１の導電配線と第２の導電配線とを含み、前記第１の導電配線または前記第２の導電配線の少なくとも一方は、前記端部から露出する部分が被覆する絶縁膜により形成された絶縁構造内に配置される、請求項１〜４のいずれか１項に記載の薄膜トランジスタ・アレイ基板。
【請求項７】
絶縁基板上に導電材料を堆積してパターニングし、引出パターンを含む導電配線を形成するステップと、
第１の絶縁膜を含む薄膜トランジスタ構造を形成するステップと、
少なくとも前記薄膜トランジスタ構造を被覆する第２の絶縁膜を形成するステップと、
前記第２の絶縁膜上に有機ポリマーを含むポリマー絶縁膜を形成し、パターニングして前記ポリマー絶縁膜に端部を形成するステップと、
少なくとも前記第１の絶縁膜を、エッチング・ストッパを使用してエッチングし、前記端部から前記ポリマー絶縁膜の外部へと突出する前記導電配線を被覆する絶縁構造を形成するステップと
透明導電膜を堆積させ、フォトリソグラフィー・プロセスおよびエッチング・プロセスを使用してエッチングするステップと
を含む、薄膜トランジスタ・アレイ基板の製造方法。
【請求項８】
前記ポリマー絶縁膜は、アクリル樹脂、ポリイミド樹脂、ポリベンゾシクロブテンから選択される感光性樹脂または感光性樹脂組成物を含む、請求項７に記載の薄膜トランジスタ・アレイ基板の製造方法。
【請求項９】
前記エッチング・ストッパは、前記第１の絶縁膜上に形成される、請求項７または８のいずれか１項に記載の薄膜トランジスタ・アレイ基板の製造方法。
【請求項１０】
前記エッチング・ストッパは、前記第２の絶縁膜上に形成される、請求項７〜９のいずれか１項に記載の薄膜トランジスタ・アレイ基板の製造方法。
【請求項１１】
さらに、別の導電配線を形成するステップを含み、前記エッチング・ストッパは、前記別の導電配線と同一の材料から形成される、請求項７〜１０のいずれか１項に記載の薄膜トランジスタ・アレイ基板の製造方法。
【請求項１２】
請求項１〜６のいずれか１項に記載の薄膜トランジスタ・アレイ基板を含む、表示装置。
【請求項１３】
前記表示装置は、液晶表示装置またはエレクトロ・ルミネッセンス・ディスプレイ・デバイスから選択される、請求項１２に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ・アレイ基板に関し、より詳細には、薄膜トランジスタ構造から露出する引出線の間の短絡を防止することにより信頼性を向上し、高生産性を提供することを可能とする薄膜トランジスタ・アレイ基板、該薄膜トランジスタ・アレイ基板の製造方法、および該薄膜トランジスタ・アレイ基板を使用した表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置、または無機、有機の活性材料を使用したエレクトロ・ルミネッセンス表示装置といった表示装置は、小型、・軽量という点から広く使用されている。このような表示装置を駆動するため、多くの場合薄膜トランジスタ（ＴＦＴ）をガラスといった絶縁基板上にアレイ状に複数配列して形成した薄膜トランジスタ・アレイ基板（以下、ＴＦＴアレイ基板という。）が使用される。
【０００３】
特に小型・軽量化を達成しつつ、高精細化の要求に応えるため、上述したＴＦＴアレイ基板には、近年ではＴＦＴを含む基板全面に絶縁性の有機ポリマーを含むポリマー絶縁膜からなる層間絶縁膜を形成する構造（以下、ＰＦＡ構造という。）の使用が検討されている。このＰＦＡ構造は、画素電極の有効面積を増加させることができるので、小型化・高輝度化といった特性が要求される液晶表示装置において特に注目されている。このＰＦＡ構造を含むＴＦＴアレイ基板では、層間絶縁膜にコンタクトホールを形成し、下層の配線と層間絶縁膜上に形成される画素電極との間の接続が行われている。
【０００４】
一方、このようなＰＦＡ構造を含むＴＦＴアレイ基板に対する従来のコンタクトホールの形成では、層間絶縁膜に形成されるコンタクトホールと、層間絶縁膜の下層側に形成される薄膜トランジスタ構造にまで達するスルーホールとに対して別々のフォトリソグラフィー工程が必要とされる。このためＰＦＡ構造を含むＴＦＴアレイ基板は、画素電極の有効面積を増大させるという効果を得ることができる反面、製造コストが増加してしまうといった不都合を生じさせていた。
【０００５】
上述した不都合を解決するべく、層間絶縁膜を感光性樹脂、または感光性樹脂組成物から形成し、フォトマスクを利用するフォトリソグラフィー工程を１段階に低減させることが検討されている。図１４には、従来のＰＦＡ構造を含む薄膜トランジスタ・アレイ基板の製造プロセスの一部を示す。
【０００６】
層間絶縁膜として感光性樹脂または感光性樹脂組成物を使用する従来のＴＦＴアレイ基板の製造プロセスにおいては、図１４（ａ）に示すように、絶縁基板８０上にゲート配線８２、ゲート絶縁膜８４、パッシベーション膜８６を含む薄膜トランジスタ構造を形成した後に、感光性樹脂または感光性樹脂組成物といった絶縁性の有機ポリマーを塗布して、層間絶縁膜８８を形成する。この層間絶縁膜に対してフォトリソグラフィーを適用して層間絶縁膜８８をエッチングする。このエッチング・プロセスにより、層間絶縁膜８８の基板端部や、コンタクトホールなどが層間絶縁膜８８に形成される。図１４（ａ）に示した従来例は、層間絶縁膜８８の端部を含む基板部分を断面として示している。
【０００７】
従来の製造方法においては、次いで、図１４（ｂ）に示すように層間絶縁膜８８を含む構造に対して画素電極を形成させるための透明導電膜９０がケミカル・ベーパ・デポジッション（ＣＶＤ）、スパッタリング、蒸着といった方法により堆積される。その後、堆積された透明導電膜９０をパターニングして画素電極などの構造を形成させるために、フォトレジスト９２をＴＦＴアレイ基板上に塗布し、露光・現像した後、適切なドライ・エッチング・プロセス、またはウエット・エッチング・プロセスを使用して透明導電膜９０をエッチングする。この透明導電膜９０のエッチングの後、図１４（ｃ）に示される画素電極９４などの種々の導電構造が形成される。
【０００８】
ところで、ＰＦＡ構造においては、層間絶縁膜８８の下層側の配線と画素電極９４との間の寄生容量を低く抑えると共に、下層に形成されたパターンによる段差を充分に平坦化するため、層間絶縁膜８８の膜厚を厚くする必要がある。このためＰＦＡ構造を１段階のフォトリソグラフィー工程で製造しようとする場合には、透明導電膜９０のエッチングのために使用するフォトレジストが、図１４（ｂ）に示すように層間絶縁膜８８の上部では薄く、層間絶縁膜８８の端部が形成される部分では厚く塗布されることになる。
【０００９】
このような状態においてフォトレジストの現像を行うと、フォトレジストの膜厚が厚い部分では、層間絶縁膜に形成された端部の下側付近において、露光に使用する光線の透過量が小さくなり、充分な現像コントラストが得られないことになる。このため、フォトレジスト９０は、層間絶縁膜８８の端部下側付近に残留することになる。このように残留したフォトレジストの下側においては、透明導電膜がエッチングにより除去されないので、透明導電膜は、層間絶縁膜の端部に沿って延びる導電構造を与え、短絡を生じさせる原因となる。
【００１０】
図１５は、層間絶縁膜８８の端部の下側において、上述したエッチング不良により残留した透明導電膜９０を示した概略斜視図である。図１５に示されるように、上述したフォトレジストの膜厚が大きく異なる状況下で、同一の現像条件の下で現像を行う場合には、フォトレジストが充分に除去されずに透明導電膜９０が端部の下側において残留し、この結果、ＴＦＴに接続するゲート配線などから形成される引出パターン８２相互の間を短絡させてしまうことになる。このような短絡は、信号配線を形成するソース配線について形成される引出パターン９６についても発生し、製品歩留まりを低下させてしまうことになると共に、コストを上昇させる原因となる。
【００１１】
なお、図１５では、説明のため模式的にゲート配線と信号配線とに形成される引出パターン８２、９６隣接して示している。また、上述した層間絶縁膜の端部は、必ずしも引出パターンが形成される基板端部ばかりではなく、薄膜トランジスタが形成される領域に、コンタクトホールを形成する場合にも発生する可能性がある。
【００１２】
このような不都合を改善するため、これまで種々の検討が行われている。例えば、特開平１０−２０３３９号公報では、層間絶縁膜に形成される端部から露出する短絡防止用絶縁膜が、層間絶縁膜と、断線防止用導電膜との間に形成されている。しかしながら、特開平１０−２０３３９号公報に開示された方法は、層間絶縁膜をレジストとして１度のフォトリソグラフィー・プロセスで下層側のエッチングを行うプロセスにおいては、短絡防止用絶縁膜の端部が当然の如く層間絶縁膜の端部と一致してしまう。このため、特開平１０−２０３３９号公報の方法では、短絡防止用の絶縁膜を、層間絶縁膜から露出させつつ形成することができない、という不都合がある。このため、コンタクトホールの形成を一度のフォトリソグラフィー・プロセスで行い、コンタクトホールの自己整合性を向上させるプロセスにおいては、特開平１０−２０３３９号公報に記載の方法は適切に使用することができない。
【００１３】
また、特開平１０−１７０９５１号公報においては、導電配線を陽極酸化膜と、ＣＶＤで堆積された膜との２層構造として形成し、表面に形成された陽極酸化膜を短絡防止用の絶縁膜として使用する方法が開示されている。しかしながら、特開平１０−１７０９５１号公報に記載された方法は、フォトリソグラフィー工程に加え、別に陽極酸化プロセスを必要とし、プロセス工程を著しく複雑化させてしまうという不都合がある。これら以外にも、レーザ等を使用して残留したフォトレジストおよび透明導電膜を除去する方法も提案されているものの、コストが高く、また生産性も満足することができるものではない。
【００１４】
【発明が解決しようとする課題】
上述したように、これまで層間絶縁膜を１度のフォトリソグラフィー・ステップにより形成することができ、引出線間の短絡を生じさせずに高い生産性および歩留まりで製造することが可能な薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および該薄膜トランジスタ・アレイ基板を使用する表示装置が必要とされていた。
【００１５】
さらに、簡単なプロセス・ステップにより引出線といった層間絶縁膜から露出した導電配線の間を短絡させることなく、層間絶縁膜のパターニングと同時に引出線の短絡防止を達成することが可能な、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法、および該薄膜トランジスタ・アレイ基板を含む表示装置が必要とされていた。
【００１６】
【課題を解決するための手段】
本発明は、上記課題に鑑みなされたものであり、本発明は、エッチング・ストッパを、引出線といった層間絶縁膜から露出する導電配線の位置に対応させて、層間絶縁膜の端部部分に形成するものである。このエッチング・ストッパをいったん形成してしまえば、層間絶縁膜に端部を形成するための１度のフォトリソグラフィー・ステップで、該端部の形成と同時に絶縁膜によりエッチング・ストッパの下部に形成される絶縁構造で導電配線を確実に絶縁できる。このため、透明導電膜の堆積といった後続の各プロセス・ステップにおいて、層間絶縁膜から露出した導電配線間の短絡を考慮すること無く、以後に適用される種々のプロセス・ステップを行うことが可能となる。
【００１７】
すなわち、本発明によれば、
絶縁基板と、
該絶縁基板上にマトリックス状に形成される薄膜トランジスタと、
前記絶縁基板の上側に形成され、前記薄膜トランジスタに電気的に接続された導電配線と、
前記導電配線に隣接して形成された絶縁膜と、
前記絶縁膜の上側に形成され、端部が形成された有機ポリマーを含むポリマー絶縁膜と、
前記ポリマー絶縁膜の端部から突出するように前記絶縁膜の上部に形成されたエッチング・ストッパと
を含む薄膜トランジスタ・アレイ基板を提供することができる。
【００１８】
本発明の薄膜トランジスタ・アレイ基板においては、前記ポリマー絶縁膜は、アクリル樹脂、ポリイミド樹脂、ポリベンゾシクロブテンから選択される感光性樹脂または感光性樹脂組成物を含んでいてもよい。また、前記絶縁膜は、第１の絶縁膜と第２の絶縁膜とを含み、前記エッチング・ストッパは、前記第１の絶縁膜上に形成することができる。
【００１９】
本発明の薄膜トランジスタ・アレイ基板においては、前記絶縁膜は、第１の絶縁膜と第２の絶縁膜とを含み、前記エッチング・ストッパは、前記第２の絶縁膜上に形成することができる。本発明においては、前記導電配線は、第１の導電配線と第２の導電配線とを含み、前記第１の導電配線は、引出パターンを含み、前記エッチング・ストッパは、第２の導電配線と同一の材料から形成される。また、本発明においては、画素電極を形成するための透明導電膜をさらに含む。
【００２０】
また、本発明においては、前記第１の導電配線または前記第２の導電配線の少なくとも一方は、前記端部から露出する部分が隣接する絶縁膜により形成された絶縁構造内に配置されることが好ましい。
【００２１】
また、本発明の薄膜トランジスタ・アレイ基板の製造方法によれば、絶縁基板上に導電材料を堆積してパターニングし、引出パターンを含む導電配線を形成するステップと、
第１の絶縁膜を含む薄膜トランジスタ構造を形成するステップと、
少なくとも前記薄膜トランジスタ構造を被覆する第２の絶縁膜を形成するステップと、
前記第２の絶縁膜上に有機ポリマーを含むポリマー絶縁膜を形成し、パターニングして前記有機ポリマー絶縁膜に端部を形成するステップと、
少なくとも前記第１の絶縁膜を、エッチング・ストッパを使用してエッチングし、前記端部から前記ポリマー絶縁膜の外部へと突出する前記導電配線を被覆する絶縁構造を形成するステップとを含む、
薄膜トランジスタ・アレイ基板の製造方法が提供される。
【００２２】
本発明の製造方法においては、前記ポリマー絶縁膜は、アクリル樹脂、ポリイミド樹脂、ポリベンゾシクロブテンから選択される感光性樹脂または感光性樹脂組成物を含婿とができる。また、前記エッチング・ストッパは、前記第１の絶縁膜上に形成することができる。さらに、前記エッチング・ストッパは、前記第２の絶縁膜上に形成することができる。
【００２３】
本発明の製造方法においては、さらに、別の導電配線を形成するステップを含み、前記エッチング・ストッパは、前記別の導電配線と同一の材料から形成される。本発明においては、前記ポリマー絶縁膜をパターニングする前に、前記ポリマー絶縁膜上に、画素電極を形成するための透明導電膜を形成する。
【００２４】
さらに、本発明においては、上述したいずれかに記載の薄膜トランジスタ・アレイ基板を含む、表示装置が提供される。本発明においては、前記表示装置は、液晶表示装置またはエレクトロ・ルミネッセンス・ディスプレイ・デバイスから選択することができる。
【００２５】
【発明の実施の形態】
以下、本発明を図面に示した実施の形態をもって詳細に説明するが、本発明は、後述する具体的な実施の形態に限定されるものではない。
【００２６】
図１は、本発明のＴＦＴアレイ基板１０の上面図を示す。本発明のＴＦＴアレイ基板１０は、ガラスといった絶縁基板１２上に堆積された複数の膜がパターニングされ、ゲートバス・ライン１６と、ソースバス・ライン１４とが形成されている。図１に示した本発明の実施の形態においては、ゲートバス・ライン１６と、ソースバス・ライン１４との交点付近には薄膜トランジスタが形成され、マトリックス状にＴＦＴアレイ基板１０上に配置されている。
【００２７】
なお、本発明において第１の導電配線とは、引出線を含むが、さらに一般には、引出端子に接続するための導電配線、または特に引出線を形成するために形成される引出パターンのことを意味し、具体的には特に引出線を形成することがなく直接ソースバス・ライン１４や、ゲートバス・ライン１６を引出端子１８に接続させる場合には、接続端子１８に接続されるこれらのソースバス・ライン１４や、ゲートバス・ライン１６といった導電配線も含むものを意味する。
【００２８】
また同様に、本発明において第２の導電配線とは、ソースバス・ライン１４や、ゲートバス・ライン１６、またはゲート材料から形成される引出端子１８に直接接続されない導電配線、またはソース配線（信号配線）材料から形成される引出端子１８に直接接続されない導電配線をいう。
【００２９】
絶縁性基板１２の薄膜トランジスタが形成される領域を取囲む部分には、ゲートバス・ライン１６とソースバス・ライン１４とがそれぞれ延ばされていて、それぞれが引出端子１８へと接続されているのが示されている。この引出端子１８は、層間絶縁膜がエッチングされることにより、層間絶縁膜の端部から外部に露出されている。引出端子１８は、絶縁基板１２の端部にゲートバス・ライン１６およびソースバス・ライン１４の数に対応して形成されている。同様に層間絶縁膜から導出された各種の導電配線に接続する引出線を介して、それぞれ薄膜トランジスタへと電気的に接続される構成とされている。
【００３０】
図２は、図１のＡで示され薄膜トランジスタが形成された領域を拡大して示した図である。図２に示すように、本発明のＴＦＴアレイ基板１０を構成する薄膜トランジスタ２０は、ゲートバス・ライン１６と、ソースバス・ライン１４との交点付近に形成されている。図２に示す薄膜トランジスタは、それぞれソース電極２２と、ドレイン電極２４と、ゲート電極２６とを含む構成とされている。図２に示すように、本発明において使用する薄膜トランジスタにおけるソース電極２４には、ソースバス・ライン１４が接続され、ゲート電極２６には、ゲートバス・ライン１６が接続されている。
【００３１】
さらに図２に示したＴＦＴアレイ基板の実施の形態においては、ドレイン電極２４は、コンタクトホール４４を通してＩＴＯにより形成された画素電極２８へと接続されている。また、図２に示された実施の形態では、補助容量ライン３０が形成されていて、ＴＦＴアレイ基板１０の容量を調節する構成とされている。また、ゲートバス・ライン１６と、ソースバス・ライン１４とにより囲まれた領域に形成された画素電極２８は、図示しない液晶セルに対して薄膜トランジスタにより制御される電界を印加することにより、適切に表示装置の駆動を行う構成とされている。
【００３２】
図３は、図２の切断線Ｓ−Ｓに沿って、本発明のＴＦＴアレイ基板１０の構成を詳細に示した断面図である。本発明のＴＦＴアレイ基板１０は、ガラスといった透明な絶縁基板１２上に形成されたゲート電極２６と、このゲート電極２６上に形成されたゲート絶縁膜３２とを含んだ構成とされ、いわゆる逆スタガ型の構成の薄膜トランジスタから形成されている。ゲート絶縁膜３２の上側には、多結晶シリコンや、アモルファス・シリコンを含む半導体層３４が形成されており、この半導体層３４の上側には、チャネル保護膜３６が形成され、チャネル保護膜３６に隣接してソース電極２２と、ドレイン電極２４とが形成されているのが示されている。本発明においては、薄膜トランジスタ２０を構成する際には、図３に示した逆スタガ型ばかりではなく、正スタガ型、すなわちトップゲート型の薄膜トランジスタを採用することができる。
【００３３】
図３に示した本発明において使用することができる薄膜トランジスタ構造には、さらに、薄膜トランジスタ構造を覆うパッシベーション膜３８が堆積されていて、薄膜トランジスタ構造を保護している。さらに、本発明のＴＦＴアレイ基板１０には、表示を行うために必要とされる領域にわたり、画素電極２８と、その下層側に形成される各種導電配線または電極との間の寄生容量を低減すると共に、下層パターンにより形成される凹凸を低下させるために、層間絶縁膜４２が設けられている。
【００３４】
画素電極２８は、層間絶縁膜４２に形成されたコンタクトホール４４を介してドレイン電極２４へと、配線４０を介して接続されている。さらに図３に示した本発明のＴＦＴアレイ基板１０には、ソースバス・ライン１４が形成され、ソース電極２２に接続されているのが示されている。
【００３５】
図４は、図１のＢで示された領域を示した拡大図である。図４に示すように、上述した構成のＴＦＴアレイが形成される領域からは、それぞれゲートバス・ライン１６と、ソースバス・ライン１４とが、層間絶縁膜の端部から露出した引出線を介して引出端子１８に接続される。図４に示した本発明の実施の形態においては、マトリックス状に形成された薄膜トランジスタ２０の形成された領域から引き出されたソースバス・ライン１４が、それぞれ対応する引出端子１８へと電気的に接続されているのを示している。
【００３６】
接続部をより詳細に説明すると、ＴＦＴアレイ基板１０の薄膜トランジスタ２０が形成された領域から引出されたソースバス・ライン１４は、接続部に形成されたコンタクトホール４４ａを通して、層間絶縁層上に形成されたＩＴＯ膜５４へと上方向へといったん接続される。その後ＩＴＯ膜５４により接続されて、引出端子１８から延びる引出線４６へと再度コンタクトホール４４ｂにより下側に向かって延ばされて、接続されている。
【００３７】
図４においては、図示しない層間絶縁膜がエッチングされて、引出線４６が層間絶縁膜から外部へと露出する部位となる層間絶縁膜の端部４８を破線で示している。エッチング・ストッパ５０は、図４に示した実施の形態では、層間絶縁膜４２の下層側で、かつ図示しないゲート絶縁膜３２の上側に形成されている。このエッチング・ストッパ５０は、本発明においては例えばソースバス・ライン１４を形成する導電材料から形成することができる。
【００３８】
図５は、図４に示した接続部の切断線Ｔ−Ｔに沿った断面図である。図５に示されるように、接続部は、絶縁基板１２上に形成され、接続端子１８と引出線４６とを形成するゲート配線を形成する材料から堆積された引出パターン５２と、この引出パターン５２上に形成されたゲート絶縁膜３２とを含んで構成されている。さらには、ゲート絶縁膜３２上には、ソースバス・ライン１４が形成され、さらには、これらを覆うようにしてパッシベーション膜３８が堆積されている。パッシベーション膜３８の上側には、層間絶縁膜４２が設けられていて、本発明のＴＦＴアレイ基板１０が構成されている。層間絶縁層４２には、複数のコンタクトホール４４ａ、４４ｂが形成されていて、層間絶縁層４２に沿って堆積されたＩＴＯといった材料から形成された透明導電膜５４により、図４および図５に示した実施の形態では、ソースバス・ライン１４と引出端子１８との間を接続する。
【００３９】
図５に示されるように、本発明のＴＦＴアレイ基板１０には、層間絶縁膜４２の端部４８に隣接して、エッチング・ストッパ５０が形成されているのが示されている。このエッチング・ストッパ５０は、特にパッシベーション膜３８をフォトリソグラフィー・プロセスを使用して形成する際に使用される緩衝フッ化水素酸といったエッチャントにより、エッチング・ストッパ５０の下側部分のゲート絶縁膜３２が除去されてしまわないようにすることで、後述する絶縁構造５６を形成させる。
【００４０】
上述した絶縁構造５６は、エッチング・ストッパ５０の下側にエッチングされずに残留したゲート絶縁膜３２がエッチング・ストッパ５０に沿って、層間絶縁層４２の端部４８から突出し、引出線４６を被覆する構造とされている。本発明においては、上述したエッチング・ストッパ５０の幅は、形成される絶縁構造が確実にその下部の導電配線を被覆できるような寸法とすることができ、具体的には、エッチングにより形成されるテーパ形状を考慮すれば、少なくとも被覆する導電配線の幅以上とされることが好ましい。
【００４１】
図６は、図５において説明した絶縁構造５６が形成された層間絶縁膜４２の端部４８部分の拡大斜視図を示す。図６に示すように、層間絶縁膜４２の端部４８からはエッチング・ストッパ５０が突出しており、このエッチング・ストッパ５０の下側に絶縁構造５６が形成されている。この絶縁構造５６は、図６に示した実施の形態では、上述したようにゲート絶縁膜３２から構成されており、絶縁構造５６の下層側に形成された引出パターン５２に含まれて形成された引出線４６を被覆している。
【００４２】
図６において示した実施の形態においては、エッチング・ストッパ５０は、引出線４６に沿って延長されているのが示されているが、本発明においては、エッチング・ストッパ５０は、少なくとも引出線４６を充分に被覆できる絶縁構造５６を与えることができる限り、いかなる形状、幅、長さ、寸法とすることができ、製造性、コスト、空間的制限を考慮して適宜設定することができる。
【００４３】
図７は、本発明のＴＦＴアレイ基板１０の画素電極を形成するプロセスにおいて堆積されたＩＴＯといった透明導電膜５４が、層間絶縁層４２の端部４８近傍においてエッチングしきれずに残留したところを模式的に示した斜視図である。図７に示されるように、透明導電膜５４は、層間絶縁膜４２の端部４８の付近において、フォトレジストの膜厚が厚くなるため、充分にフォトレジストが除去されず、このためフォトレジストのストリッピング・プロセスの後に端部４８を覆うようにして引出線４６の付近に残留することになる。
【００４４】
本発明のＴＦＴアレイ基板１０においては、引出線４６は絶縁構造５６に被覆されているため、透明導電膜５４が残留しても、引出線４６の間の短絡を生じさせることがない。このため、本発明によれば、引出線４６の間の短絡による製品歩留まりの低下を効果的に防止することができると共に、後続するプロセスに対する柔軟性を付与することを可能とする。
【００４５】
図８は、本発明のＴＦＴアレイ基板１０の第２の実施の形態を示した図である。図８に示した実施の形態では、エッチング・ストッパ５０を、パッシベーション膜３８上に形成している。図８に示した第２の実施の形態においても、エッチング・ストッパ５０は、その下層側のパッシベーション膜３８およびゲート絶縁膜３２を、エッチング・プロセスにおいて残留させて絶縁構造５６を形成させている。
【００４６】
また、図５〜図７および図８に示した本発明の第１の実施の形態および第２の実施の形態においては、ゲートバス・ライン１６、ゲート電極２６などを形成するゲート配線用の導電材料から形成される引出パターン５２として形成される導電配線、特に引出線４６について適用するものとして説明している。しかしながら、本発明は、ゲートバス・ライン１６などを形成する導電配線に適用することができるばかりではなく、図８に示す実施の形態のように、エッチング・ストッパ５０を形成する膜を選択することにより、エッチング・ストッパ５０の下層側に形成されるソースバス・ライン１４といった信号配線など、ソース電極２４などに接続される導電配線についても適用することができる。
【００４７】
さらに本発明は、ＴＦＴアレイ基板１０の引出端子１８の領域ばかりではなく、層間絶縁膜４２の端部が形成され、透明導電膜５４が残留する可能性があるコンタクトホールといった領域についても同様に適用することができる。
【００４８】
図９〜図１１を使用して、本発明のＴＦＴアレイ基板１０の製造方法について説明する。図９〜図１１に示す実施の形態においては、本発明のＴＦＴアレイ基板１０を、引出パターン５２に沿って断面として示している。本発明のＴＦＴアレイ基板１０の製造プロセスは、図９（ａ）に示すように、まず、ガラスといった透明な絶縁基板１２上に適切な導電材料、例えばタンタル、チタン、モリブデン、アルミニウム、銅、またはこれらの合金、ＩＴＯ、ドープされたポリシリコンといった導電材料、またはこれらの材料を多層に構成した複合導電材をスパッタリング、蒸着といった適切な方法を使用して堆積させる。
【００４９】
次いで、図９（ｂ）に示すように、引出パターンを適切なフォトリソグラフィー・プロセスを使用してパターニングする。次いで、図９（ｂ）に示すように適切な堆積プロセス、例えばケミカル・ベーパ・デポジッション（ＣＶＤ）などを使用してゲート絶縁膜３２を堆積する。ゲート絶縁膜３２として、本発明においてはＳｉＯ２、ＳｉＯｘ、ＳｉＮｙ、ＳｉＯｘＮｙ（ｘおよびｙは、正の実数である。）といった材料を使用することができる。この後、引出パターン５２に隣接して形成された引出端子１８を露出させるように、ゲート絶縁膜３２をパターニングする。
【００５０】
次いで、図９（ｃ）に示すように、半導体層３４を形成するための多結晶シリコン、またはアモルファス・シリコンを堆積させ、さらにチャネル保護膜３６を形成するためのＳｉＮｙなどを堆積させ、パターニングすることにより半導体層３４を形成する。なお、図９〜図１１においては、説明を簡略化するため、オーミック・コンタクト層については図示していない。
【００５１】
その後、図９（ｃ）に示すように、モリブデン、アルミニウム、タンタル、チタン、銅、ＩＴＯといった導電材料を堆積させ、適切なパターニング・プロセスを使用して、本発明において使用するエッチング・ストッパ５０を堆積させる。このエッチング・ストッパ５０の堆積のためには、例えばスパッタリング、蒸着といった適切なプロセスを使用することができる。さらに、図９（ｄ）に示すように、エッチング・ストッパ５０は、堆積された導電材料をパターニングすることにより形成される。
【００５２】
この際、エッチング・ストッパ５０を形成する材料には特に制限はなく、エッチング・ストッパ５０を、ソースバス・ライン１４などと同一の導電材料から構成することもでき、この場合には、図示しないソースバス・ライン１４、ソースバス・ライン１４のための引出パターン５２、ソース電極２２、ドレイン電極２４などを、同時に形成することもできる。また、エッチング・ストッパ５０は、例えばソースバス・ライン１４と、ゲートバス・ライン１６とを同一の材料で形成する場合には、ゲート配線およびソース配線を形成する同一の材料で形成することができる。また、プロセス・ステップの低減といった観点からは、エッチング・ストッパ５０は、ゲート配線またはソース配線を形成する材料と同一の材料をパターニングして形成することが好ましい。さらに、プロセス・ステップは付け加わることになるものの、エッチング・ストッパ５０をゲート配線またはソース配線とは別の材料から形成することもできるし、ゲート配線を形成する材料またはソース配線を形成する材料を含む合金、多層構造として構成することもできる。
【００５３】
その後、図９（ｄ）に示すようにＳｉＯ２、ＳｉＯｘ、ＳｉＮｙ、ＳｉＯｘＮｙといった材料をＣＶＤといった適切な堆積プロセスを使用して図９（ｃ）で示した構造の上に堆積させ、パッシベーション膜３８を形成する。
【００５４】
さらに、本発明のＴＦＴアレイ基板１０の製造方法においては、図９（ｅ）に示すようにアクリル樹脂、ポリイミド樹脂、ポリベンゾシクロブテンといった有機ポリマーを含んで形成される感光性樹脂または感光性樹脂組成物を、スピンコーティング法により塗布し、層間絶縁膜４２を形成する。
【００５５】
図１０は、図９に示した各プロセス・ステップに続いて行われるステップを示した図である。図１０（ｆ）に示すように、層間絶縁膜４２に対してフォトマスクを用いて露光後、アルカリまたは溶剤といった適切なエッチャントを使用して第１のエッチングを行う。次いで、図１０（ｇ）に示すように、緩衝フッ化水素酸溶液などの適切なエッチャントを使用して第２のエッチングを行い、引出パターン５２にまで達するように、パッシベーション膜３８をエッチングする。
【００５６】
図１０（ｇ）のエッチングの後には、引出パターン５２の層間絶縁膜４２から露出する部分は、絶縁構造５４により被覆されるので、後に堆積されるＩＴＯといった透明導電膜が残留する領域において引出線４６相互が短絡してしまうことを防止することができる。
【００５７】
次いで、図１１（ｈ）に示すように本発明のＴＦＴアレイ基板１０の製造方法においては、ＩＴＯ、ＩＺＯ、二酸化スズといった透明導電膜５４を、スパッタリング、または蒸着といった適切なプロセスを使用して堆積させる。次いで、この透明導電膜５４を、フォトリソグラフィー・プロセスおよびエッチング・プロセスを使用してエッチングして、図１１（ｉ）に示すように、引出線４６および図示しない引出端子１８を露出させる。
【００５８】
図１２には、本発明のＴＦＴアレイ基板の製造方法の第２の実施の形態を示す。図１２に示す本発明のＴＦＴアレイ基板の製造方法の第２の実施の形態においては、図９（ｄ）のプロセスにより形成された図１２（ａ）の構造に対して、まずパッシベーション膜３８を予めエッチングして、図１２（ｂ）に示す絶縁構造５６を形成させる。この際に、引出端子１８に対応する部分などを、パッシベーション膜３８をフォトリソグラフィー・プロセスを使用して露出させる。その後、図１０および図１１に示したプロセスと同様のプロセスを適用して、本発明のＴＦＴアレイ基板１０を製造するものである。
【００５９】
図１３は、本発明のＴＦＴアレイ基板１０を使用する表示装置の実施の形態を示した概略図である。図１３に示した実施の形態においては、表示装置の例として、液晶表示装置６２が示されている。
【００６０】
図１３に示されるように、本発明の実施の形態である液晶表示装置６２は、表示ウインドウ６３を構成するための開口が形成されたフレーム６４と、バックライト・ユニットを構成する導光板６６と、フレーム６４と導光板６６との間に保持される本発明のＴＦＴアレイ基板１０と、このＴＦＴアレイ基板１０に隣接して配置された液晶セル６８と、から構成されている。この他、図１３に示した液晶表示装置６２は、導光板６６に隣接して配置されたプリズムシート７０および拡散シート７２を含んで構成されている。
【００６１】
導光板６６の側部には、リフレクタ７３内に冷陰極管７４が保持されていて、導光板６６と、プリズムシート７０と、拡散シート７２と、リフレクタ７３と、冷陰極管７４とが、液晶セル６８へと光線を照射させるためのバックライト・ユニットを構成している。本発明においては、さらに図示しない反射シートといった部材など、これまで知られたいかなる部材を使用して、液晶表示装置６２を構成することができる。
【００６２】
本発明のＴＦＴアレイ基板１０のマトリックス状の薄膜トランジスタが形成された表示ウインドウ６３の内側領域には、図示しない画素電極が形成されていて、隣接して配置される液晶セル６８に対して、表示のために必要な電界を発生させる構成とされている。図１３に示したＴＦＴアレイ基板１０の外周部には、ＴＣＰ（tape carrier package)タイプのドライバを搭載するＴＡＢ（tape automate bonding）ＩＣ７６が配列されているのが示されている。これらのＴＡＢＩＣ７６は、図示しない引出端子へと接続され、さらにソースバス・ラインおよびゲートバス・ラインを介して薄膜トランジスタへと駆動信号を供給している。
【００６３】
本発明の液晶表示装置６２においては、上述したＴＡＢＩＣ７６を使用する以外にも、ドライバＬＳＩのベアチップを薄膜アレイ基板１２に直付けするＣＯＧ（chip on glass）方式など、これまで知られたいかなる実装方式でも使用することができる。
【００６４】
これまで本発明を図面に示した実施の形態をもって詳細に説明してきたが、本発明は、図面に示した実施の形態に限定されるものではなく、形状、寸法、製造プロセスの細部における順序の変更などについて、本発明の効果を得ることができる限り適用することができる。
【００６５】
また、本発明のＴＦＴアレイ基板は、図面に示した実施の形態の他、反射型液晶表示装置および有機材料または無機材料を活性物質として使用するエレクトロ・ルミネッセンス表示装置を駆動するためのＴＦＴアレイ基板としても使用することができる。この場合には、絶縁基板１２は特に透明とされる必要はなく、いかなる絶縁性の材料からでも形成することができる。
【図面の簡単な説明】
【図１】  本発明のＴＦＴアレイ基板の上面図。
【図２】  図１に示した本発明のＴＦＴアレイ基板のＡで示された領域の拡大図。
【図３】  図２に示した本発明のＴＦＴアレイ基板の切断線Ｓ−Ｓに沿った断面図。
【図４】  図１に示した本発明のＴＦＴアレイ基板のＢで示した領域の拡大図。
【図５】  図４の切断線Ｔ−Ｔに沿った断面図。
【図６】  本発明のＴＦＴアレイ基板の層間絶縁膜の端部付近の拡大斜視図。
【図７】  本発明のＴＦＴアレイ基板に対して透明導電層が残留した状態を示した概略図。
【図８】  本発明のＴＦＴアレイ基板の第２の実施の形態を示した図。
【図９】  本発明のＴＦＴアレイ基板の製造プロセスを示した図。
【図１０】  本発明のＴＦＴアレイ基板の製造プロセスを示した図。
【図１１】  本発明のＴＦＴアレイ基板の製造プロセスを示した図。
【図１２】  本発明のＴＦＴアレイ基板の第２の実施の形態の製造プロセスを示した図。
【図１３】  本発明の表示装置の実施の形態を示した図。
【図１４】  従来のＰＦＡ構造を含むＴＦＴアレイ基板の製造方法を示した図。
【図１５】  従来の層間絶縁膜の端部付近に透明導電膜が残留した状態を示した図。
【符号の説明】
１０…ＴＦＴアレイ基板
１２…絶縁基板
１４…ソースバス・ライン
１６…ゲートバス・ライン
１８…引出端子
２０…薄膜トランジスタ
２２…ソース電極
２４…ドレイン電極
２６…ゲート電極
２８…画素電極
３０…補助容量ライン
３２…ゲート絶縁膜
３４…半導体層
３６…チャネル保護層
４０…配線
４２…層間絶縁膜
４４、４４ａ、４４ｂ…コンタクトホール
４６…引出線
４８…端部
５０…エッチング・ストッパ
５２…引出パターン
５４…透明導電膜
５６…絶縁構造
６２…液晶表示装置
６３…表示ウインドウ
６４…フレーム
６６…導光板
６８…液晶セル
７０…プリズムシート
７２…拡散シート
７３…リフレクタ
７４…冷陰極管
７６…ドライバＩＣ（ＴＡＢ）
【図１】
0004398601.tif 000002
【図２】
0004398601.tif 000003
【図３】
0004398601.tif 000004
【図４】
0004398601.tif 000005
【図５】
0004398601.tif 000006
【図６】
0004398601.tif 000007
【図７】
0004398601.tif 000008
【図９】
0004398601.tif 000009
【図１１】
0004398601.tif 000010
【図１２】
0004398601.tif 000011
【図１３】
0004398601.tif 000012
【図１４】
0004398601.tif 000013
【図１５】
0004398601.tif 000014
【図８】
0004398601.tif 000015
【図１０】
0004398601.tif 000016