(57)【特許請求の範囲】
【請求項１】
磁気損失部材が一部に形成されてなる半導体基板であって、前記磁気損失部材はＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成り、前記半導体基板の半導体素子が形成される面と反対側の表面に所定パターンに形成されており、該磁気損失部材及び前記表面における半導体基板領域とが絶縁膜にて一様に被覆されていることを特徴とする半導体基板。
【請求項２】
請求項１記載の半導体基板において、前記磁気損失部材は、半導体基板の略全面に形成されていることを特徴とする半導体基板。
【請求項３】
請求項１記載の半導体基板において、前記磁気損失部材が形成される所定のパターンは、ストライプ状であることを特徴とする半導体基板。
【請求項４】
請求項１記載の半導体基板において、前記磁気損失部材が形成される所定のパターンは、格子状であることを特徴とする半導体基板。
【請求項５】
請求項１記載の半導体基板において、前記磁気損失部材が形成される所定のパターンは、島状であることを特徴とする半導体基板。
【請求項６】
請求項１乃至５記載の半導体基板において、前記絶縁膜は、酸化シリコン、窒化シリコン、又は窒化酸化シリコンから成る群より選択される少なくとも一の材料から成ることを特徴とする半導体基板。
【請求項７】
請求項１乃至６記載の半導体基板において、前記磁気損失部材は、前記所定のパターンにて複数形成されており、該複数の磁気損失部材のそれぞれは、少なくとも当該半導体基板から個々に分割される各半導体素子の領域より狭い面積の領域に形成されていることを特徴とする半導体基板。
【請求項８】
第１の半導体基板部材と、第２の半導体基板部材とが、半導体素子が形成されるのとは反対側の面で貼り合わされて形成され、磁気損失部材が一部に形成されてなる半導体基板であって、前記第１の半導体基板部材或いは前記第２の半導体基板部材のうち、少なくとも一方の半導体基板部材には、前記貼り合わされる側の面上にトレンチ部が形成されており、前記トレンチ部内にＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る前記磁気損失部材が埋め込まれていることを特徴とする半導体基板。
【請求項９】
請求項８記載の半導体基板において、前記トレンチ部は、所定のパターンにて複数形成されており、該複数のトレンチ部のそれぞれは、少なくとも当該半導体基板から個々に分割される各半導体素子の領域より狭い面積の領域に形成されていることを特徴とする半導体基板。
【請求項１０】
請求項１乃至９記載の半導体基板において、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれシリコンから成ることを特徴とする半導体基板。
【請求項１１】
請求項１乃至９記載の半導体基板において、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれガリウム砒素から成ることを特徴とする半導体基板。
【請求項１２】
請求項１乃至１１のいずれかに記載の半導体基板上に所定のパターン状に繰り返し形成された複数の半導体素子であって、前記複数の半導体素子の各々は、前記磁気損失部材が形成された単位領域の少なくともひとつを含むことを特徴とする半導体素子。
【請求項１３】
磁気損失部材を一部に形成する半導体基板の製造方法であって、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る前記磁気損失部材を、前記半導体基板の半導体素子が形成される面と反対側の表面に、所定パターン、所定の膜厚にて形成する第１の工程と、該第１の工程の後、前記磁気損失部材及び前記表面における半導体基板領域を絶縁膜にて一様に被覆する第２の工程とを有することを特徴とする半導体基板の製造方法。
【請求項１４】
少なくとも第１の半導体基板部材にトレンチ構造を形成し、該トレンチ構造内に磁気損失部材を形成した後、前記第１の半導体基板部材の前記トレンチ構造を形成した面に第２の半導体基板部材を貼り合わせて半導体基板を製造する半導体基板の製造方法であって、
前記第１の半導体基板部材に絶縁膜パターンを形成する工程と、該絶縁膜パターンを形成した後、前記第１の半導体基板部材にエッチング処理を施して、所定の深さ前記トレンチ構造を形成する工程と、該トレンチ構造を形成した後、前記第１の半導体基板部材から前記絶縁膜パターンを除去する工程と、該絶縁膜パターンを除去した後、前記第１の半導体基板部材に一様にＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る磁気損失部材を成膜させる工程と、該磁気損失部材を成膜させた後、前記トレンチ構造以外の領域の基板面が露出するように前記第１の半導体基板部材の全面に研磨処理を施す工程と、該研磨処理を施した前記第１の半導体基板部材に前記第２の半導体基板部材を密着させて、貼り合わせ処理を施す工程とを有することを特徴とする半導体基板の製造方法。
【請求項１５】
少なくとも第１の半導体基板部材にトレンチ構造を形成し、該トレンチ構造内に磁気損失部材を形成した後、前記第１の半導体基板部材の前記トレンチ構造を形成した面に第２の半導体基板部材を貼り合わせて半導体基板を製造する半導体基板の製造方法であって、
前記第１の半導体基板部材に絶縁膜パターンを形成する工程と、該絶縁膜パターンを形成した後、前記第１の半導体基板部材にエッチング処理を施して、所定の深さ前記トレンチ構造を形成する工程と、該トレンチ構造を形成した後、前記第１の半導体基板部材から前記絶縁膜パターンを除去する工程と、該絶縁膜パターンを除去した後、前記第１の半導体基板部材に一様にＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る磁気損失部材を成膜させる工程と、該磁気損失部材を成膜させた後、前記トレンチ構造以外の領域の基板面が露出するように前記第１の半導体基板部材の全面に研磨処理を施す工程と、前記トレンチ構造を形成していない第２の半導体基板部材の前記第１の半導体基板部材と対向する面の全面を熱酸化させる工程と、該対向面を熱酸化させた前記第２の半導体基板部材を前記第１の半導体基板部材に、静電接合によって貼り合わせる処理を施す工程とを有することを特徴とする半導体基板の製造方法。
【請求項１６】
請求項１３乃至１５記載の半導体基板の製造方法において、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれシリコンから成ることを特徴とする半導体基板の製造方法。
【請求項１７】
請求項１３乃至１５記載の半導体基板の製造方法において、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれガリウム砒素から成ることを特徴とする半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、産業用乃至民生用の各種の半導体素子の製造に使用される半導体基板に関し、特に、ノイズ対策を施した電磁波吸収半導体基板及びその製造方法、並びに当該半導体基板を用いて製造される半導体素子に関する。
【０００２】
【従来の技術】
従来より、産業用乃至民生用の半導体素子は、いわゆるシリコンウエハ等の半導体基板上に個々の回路パターンを形成することにより製造されている。かかる半導体素子の形成に従来より使用されている半導体基板、及び当該半導体基板を用いて製造される半導体素子について、図６（ａ）及び（ｂ）を参照して説明する。図６に、従来の半導体基板の概観図を示す。図６（ａ）は平面図であり、図６（ｂ）は、図６（ａ）のＤＤ線における断面図である。
【０００３】
半導体基板１１Ｃは、材質をシリコンとしており、図６（ａ）及び（ｂ）での半導体基板１１Ｃは、半導体素子の製造工程の初期の状態を示す。半導体基板１１Ｃに、周知の各種半導体製造工程を施すことにより、上述した個々の半導体素子の回路パターンが形成された半導体基板となる。この半導体基板の最終形態を図７に示す。図７（ａ）は平面図であり、図７（ｂ）は、図７（ａ）のＥＥ線における断面図である。図７（ａ）及び（ｂ）にて、半導体基板１１Ｃにおける、個々の回路パターン領域２０１は、各半導体素子の機能部分に相当する。そして、半導体基板１１Ｃからそれぞれ回路パターン領域２０１を含む個々の半導体素子を切り出すことにより、各半導体素子が製作される。
【０００４】
図８は、半導体基板１１Ｃを切断後に完成された１個の半導体素子２００´の説明図である。図８（ａ）は、概観斜視図であり、図８（ｂ）は、図８（ａ）のＦＦ線における断面図である。
【０００５】
【発明が解決しようとする課題】
従来の半導体基板１１Ｃでは、基板そのものでは、ノイズ対策を行ってない。
そのため、図８（ａ）及び（ｂ）に示す半導体素子２００´を作成した後、半導体素子２００´の回路パターン領域２０１´からノイズが発生しても、このノイズは、そのまま外部に漏れていき、他のデバイス、装置を誤作動させる場合があった。
【０００６】
そこで半導体素子へのノイズ対策として、個々の半導体素子ごとに、半導体素子裏面に電磁波の吸収材料を塗布する等して、新たな電磁波吸収層を形成していた。図９は、従来の半導体素子でのノイズ対策例の説明図である。図９（ａ）は、ノイズ対策後の概観斜視図であり、図９（ｂ）は、図９（ａ）のＧＧ線における断面図である。即ち、この図９（ａ）及び（ｂ）に示す半導体素子２００ａ´では、半導体基板から個々の半導体素子を切り出した後、半導体素子２００ａ´裏面（回路パターン領域２０１´が形成されていない側の面）に電磁波の吸収材料２１０を塗布する等して、新たな電磁波吸収層を形成していた。
【０００７】
しかし、この従来の半導体素子２００ａ´のノイズ対策では、ノイズ吸収部材（電磁波の吸収材料２１０）を後工程にて、半導体素子２００ａ´の１個ごとに、その裏面に塗布するため、ノイズ対策のための工程に多大の時間を要するという問題点があった。また、半導体素子２００ａ´の１個ごと、その裏面に塗布することから、ノイズ吸収部材（電磁波の吸収材料２１０）の厚みには、ばらつきが生じやすく、個々の半導体素子のノイズ吸収特性にも、ばらつきが生ずるという問題点があった。
【０００８】
本発明は、上記のような種々の課題に鑑みなされたものであり、その目的は、ＭＨｚ帯域からＧＨｚ帯域までの妨害電磁波を効率良く吸収でき、個々の半導体素子に分割された時に、電磁波吸収の効果を示すことができ、ノイズ対策された半導体素子を量産することに優れた半導体基板及びその製造方法、並びに該半導体基板を用いた半導体素子を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的達成のため、本発明の請求項１記載の半導体基板では、磁気損失部材が一部に形成されてなる半導体基板であって、前記磁気損失部材はＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成り、前記半導体基板の半導体素子が形成される面と反対側の表面に所定パターンに形成されており、該磁気損失部材及び前記表面における半導体基板領域とが絶縁膜にて一様に被覆されていることを特徴とする。
【００１０】
また、請求項２記載の半導体基板においては、前記磁気損失部材は、半導体基板の略全面に形成されていることを特徴とする。更に、請求項３記載の半導体基板においては、前記磁気損失部材が形成される所定のパターンは、ストライプ状であることを特徴とする。
【００１１】
更にまた、請求項４記載の半導体基板においては、前記磁気損失部材が形成される所定のパターンは、格子状であることを特徴とする。尚、請求項５記載の半導体基板においては、前記磁気損失部材が形成される所定のパターンは、島状であることを特徴とする。
【００１２】
そして、請求項６記載の半導体基板においては、前記絶縁膜は、酸化シリコン、窒化シリコン、又は窒化酸化シリコンから成る群より選択される少なくとも一の材料から成ることを特徴とする。また、請求項７記載の半導体基板においては、前記磁気損失部材は、前記所定のパターンにて複数形成されており、該複数の磁気損失部材のそれぞれは、少なくとも当該半導体基板から個々に分割される各半導体素子の領域より狭い面積の領域に形成されていることを特徴とする。
【００１３】
一方、本発明の請求項８記載の半導体基板では、第１の半導体基板部材と、第２の半導体基板部材とが、半導体素子が形成されるのとは反対側の面で貼り合わされて形成され、磁気損失部材が一部に形成されてなる半導体基板であって、前記第１の半導体基板部材或いは前記第２の半導体基板部材のうち、少なくとも一方の半導体基板部材には、前記貼り合わされる側の面上にトレンチ部が形成されており、前記トレンチ部内にＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る前記磁気損失部材が埋め込まれていることを特徴とする。
【００１４】
また、請求項９記載の半導体基板においては、前記トレンチ部は、所定のパターンにて複数形成されており、該複数のトレンチ部のそれぞれは、少なくとも当該半導体基板から個々に分割される各半導体素子の領域より狭い面積の領域に形成されていることを特徴とする。
【００１５】
また、請求項１０記載の半導体基板においては、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれシリコンから成ることを特徴とする。更に、請求項１１記載の半導体基板においては、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれガリウム砒素から成ることを特徴とする。
【００１６】
一方、本発明の請求項１２記載の半導体素子では、請求項１乃至１１のいずれかに記載の半導体基板上に所定のパターン状に繰り返し形成された複数の半導体素子であって、前記複数の半導体素子の各々は、前記磁気損失部材が形成された単位領域の少なくともひとつを含むことを特徴とする。
【００１７】
また一方、本発明の請求項１３記載の半導体基板の製造方法では、  磁気損失部材を一部に形成する半導体基板の製造方法であって、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る前記磁気損失部材を、前記半導体基板の半導体素子が形成される面と反対側の表面に、所定パターン、所定の膜厚にて形成する第１の工程と、該第１の工程の後、前記磁気損失部材及び前記表面における半導体基板領域を絶縁膜にて一様に被覆する第２の工程とを有することを特徴とする。
【００１８】
しかして、本発明の請求項１４記載の半導体基板の製造方法では、少なくとも第１の半導体基板部材にトレンチ構造を形成し、該トレンチ構造内に磁気損失部材を形成した後、前記第１の半導体基板部材の前記トレンチ構造を形成した面に第２の半導体基板部材を貼り合わせて半導体基板を製造する半導体基板の製造方法であって、
前記第１の半導体基板部材に絶縁膜パターンを形成する工程と、該絶縁膜パターンを形成した後、前記第１の半導体基板部材にエッチング処理を施して、所定の深さ前記トレンチ構造を形成する工程と、該トレンチ構造を形成した後、前記第１の半導体基板部材から前記絶縁膜パターンを除去する工程と、該絶縁膜パターンを除去した後、前記第１の半導体基板部材に一様にＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る磁気損失部材を成膜させる工程と、該磁気損失部材を成膜させた後、前記トレンチ構造以外の領域の基板面が露出するように前記第１の半導体基板部材の全面に研磨処理を施す工程と、該研磨処理を施した前記第１の半導体基板部材に前記第２の半導体基板部材を密着させて、貼り合わせ処理を施す工程とを有することを特徴とする。
【００１９】
また、本発明の請求項１５記載の半導体基板の製造方法では、少なくとも第１の半導体基板部材にトレンチ構造を形成し、該トレンチ構造内に磁気損失部材を形成した後、前記第１の半導体基板部材の前記トレンチ構造を形成した面に第２の半導体基板部材を貼り合わせて半導体基板を製造する半導体基板の製造方法であって、
前記第１の半導体基板部材に絶縁膜パターンを形成する工程と、該絶縁膜パターンを形成した後、前記第１の半導体基板部材にエッチング処理を施して、所定の深さ前記トレンチ構造を形成する工程と、該トレンチ構造を形成した後、前記第１の半導体基板部材から前記絶縁膜パターンを除去する工程と、該絶縁膜パターンを除去した後、前記第１の半導体基板部材に一様にＭ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成る磁気損失部材を成膜させる工程と、該磁気損失部材を成膜させた後、前記トレンチ構造以外の領域の基板面が露出するように前記第１の半導体基板部材の全面に研磨処理を施す工程と、前記トレンチ構造を形成していない第２の半導体基板部材の前記第１の半導体基板部材と対向する面の全面を熱酸化させる工程と、該対向面を熱酸化させた前記第２の半導体基板部材を前記第１の半導体基板部材に、静電接合によって貼り合わせる処理を施す工程とを有することを特徴とする。
【００２０】
尚、請求項１６記載の半導体基板の製造方法においては、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれシリコンから成ることを特徴とする。
【００２１】
更に、請求項１７記載の半導体基板の製造方法においては、当該半導体基板及び、前記第１の半導体基板部材並びに前記第２の半導体基板部材の材質は、それぞれガリウム砒素から成ることを特徴とする。
【００２２】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態に係る半導体基板及びその製造方法、並びに当該半導体基板を用いた半導体素子について説明する。図１は、本発明の第１の実施形態に係る半導体基板を説明するための図である。図１（ａ）は、本実施形態の半導体基板の平面図を、図１（ｂ）は、図１（ａ）のＡＡ線における断面図を示す。また、図２は、本実施形態による半導体基板の製造方法を説明するための図である。
【００２３】
図１（ａ）及び（ｂ）に示す半導体基板１０１は、シリコン基板１の上に、所定の領域にてパターン化された磁気損失部材２が形成され、全体が絶縁膜３に覆われている。また、図１（ｂ）に示すように、本実施形態の半導体基板１０１において、半導体素子が形成される面は、磁気損失部材２が形成された面と反対側の面である。尚、シリコン基板１は、最終形態品となる各種半導体素子に対応して、所定の不純物濃度に設定されている。
【００２４】
また、磁気損失部材２の材質は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成り、例えば、磁気損失部材２の組成は、Ｆｅ72、Ａｌ11、Ｏ17に設定されるものである。かかる組成の磁気損失部材は、特にＭＨｚ帯の電磁波から、ＧＨｚ帯の電磁波までの吸収特性が優れており、シリコン基板１上に形成される各種半導体素子から発生する上記帯域の電磁波を効率良く吸収するものである。
【００２５】
また、上記組成の磁気損失部材２は、電磁波吸収による極めて大きな磁気損失を示す配合であるため、その分、磁気損失部材２の厚みを格段に薄くすることができる。これにより、磁気損失部材２の厚みは、数１０ミクロン以下にすることができる。
【００２６】
さて、本実施形態の半導体基板１０１を用いて製作した半導体素子に関して、磁気損失部材２による電磁波の吸収特性を調べてみた。その結果、電磁波対策を行わない、従来の半導体基板（例えば、図６（ａ）及び（ｂ）に示す半導体基板１１Ｃ）を用いた半導体素子の場合に比較して、磁気損失部材２により、約３ＧＨｚの周波数において、略１０デシベル程度の電磁波の吸収効果が得られた。
【００２７】
また、磁気損失部材２をシリコン基板１上に形成する方法としては、まず、例えば、スパッタ法或いは蒸着法を用いて、シリコン基板１の上述した半導体素子が形成される面と反対側の全面に磁気損失部材２の層を形成し、その後、リソグラフィ法によって、ストライプ状、格子状、島状等の所定のパターン形状の磁気損失部材２を形成する。尚、シリコン基板１上に磁気損失部材２の層を形成するには、上記スパッタ法及び蒸着法以外の製膜法、例えば、化学気相成長法（ＣＶＤ法）等を用いても良い。尚、絶縁膜３の材質は、酸化シリコン、窒化シリコン、或いは、窒化酸化シリコンのいずれかとするものである。また、磁気損失部材２のそれぞれは、少なくとも半導体基板１０１から個々に分割される各半導体素子領域［その一辺の長さを図１（ａ）にＬ1で示す］より狭い面積の領域に形成されている。
【００２８】
ここで、本実施形態の半導体基板１０１の製造方法を説明する。本実施形態の半導体基板１０１を製造するには、まず、図２（ａ）に示すように、シリコン基板１の上述した半導体素子が形成される面と反対側の面に、上述したスパッタ法或いは蒸着法等を用いて、磁気損失部材の層２´を全面に形成する。
【００２９】
次に、この磁気損失部材の層２´から、上述したリソグラフィ法を用いて所定のパターン形状の磁気損失部材２を形成する。即ち、図２（ｂ）に示すように、磁気損失部材の層２´上にレジストパターン７を形成し、続いて、図２（ｃ）に示すように、図２（ｂ）で磁気損失部材の層２´のレジストパターン７が付加された部分のみ残して、磁気損失部材２を上述したストライプ状、格子状、島状等の所定のパターン形状に形成する。
【００３０】
この後、図２（ｄ）に示すように、シリコン基板１の、図２（ｃ）で磁気損失部材２のパターンを形成した面を、上述した酸化シリコン、窒化シリコン、或いは、窒化酸化シリコンから成る絶縁膜３にて被覆する。これにより、図２（ｄ）に示す本実施形態の半導体基板１０１が完成する。
【００３１】
この半導体基板１０１の磁気損失部材２が形成された面と反対側の面の個々の領域ごとに、各半導体素子の回路パターンが形成され、当該個々の領域を切り出して各半導体素子が製造される。尚、上述したように、磁気損失部材２をストライプ状、格子状、島状等に形成した場合、半導体素子の各々は磁気損失部材２が形成された単位領域の少なくともひとつを含むものとする。
【００３２】
本実施形態によれば、いわば基板そのものの段階でノイズ対策を行うので、ノイズ対策された半導体素子を量産することに優れた技術を提供し得る。即ち、この半導体基板１０１を用いて各半導体素子を製造すれば、半導体素子からノイズが発生しても、このノイズは、そのまま外部に漏れることなく、半導体素子裏面に形成された磁気損失部材２に吸収される。その結果、他のデバイス、装置を誤作動させることが無い。また、ノイズ吸収部材を後工程にて、半導体素子の１個ごとに、その裏面に塗布する等してノイズ対策を行う従来例に比べて、ノイズ対策のための工程に多くの時間を必要としない。更に、半導体基板１０１上の個々の半導体素子形成領域の裏面に、磁気損失部材２を同一工程にて形成することから、磁気損失部材２（ノイズ吸収部材）の厚みにも、ばらつきを生じにくく、従って、個々の半導体素子のノイズ吸収特性に、ばらつきを生ずることを防止できる。
【００３３】
図３は、本発明の第２の実施形態に係る半導体基板を説明するための図である。図３（ａ）は、本実施形態の半導体基板の平面図を、図３（ｂ）は、図３（ａ）のＢＢ線における断面図を示す。また、図４は、本実施形態による半導体基板の製造方法を説明するための図である。
【００３４】
図３（ａ）及び（ｂ）に示す半導体基板１０２は、第１のシリコン基板１１ａと、第２のシリコン基板１１ｂとが、シリコン基板どうしの貼り合わせ、あるいは静電接合によって貼り合わされている。ここで、第１のシリコン基板１１ａには、所定のパターンにてトレンチ部４が形成されており、各トレンチ部４の内部には、磁気損失部材２１が埋め込まれて形成されている。
【００３５】
ここで、図３（ｂ）に示すように、半導体基板１０２における半導体素子の形成面は、第１のシリコン基板１１ａに対応する（半導体素子形成の）第１の面と、第２のシリコン基板１１ｂに対応する（半導体素子形成の）第２の面のどちらでも良い。尚、各シリコン基板１１ａ又は１１ｂは、最終的に作製される半導体素子に対応して、あらかじめ所定の不純物濃度に設定される。
【００３６】
また、磁気損失部材２１の材質は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、若しくはそれらの混合物）−Ｘ（Ｘは、Ｍ及びＹ以外の元素、若しくはそれらの混合物）−Ｙ（Ｙは、Ｆ、Ｎ、Ｏのいずれか、若しくはそれらの混合物）から成り、例えば、磁気損失部材２１の組成は、Ｆｅ72、Ａｌ11、Ｏ17に設定されるものである。かかる組成の磁気損失部材は、特にＭＨｚ帯の電磁波から、ＧＨｚ帯の電磁波までの吸収特性が優れており、第１のシリコン基板１１ａ上、又は第２のシリコン基板１１ｂ上に形成される各種半導体素子から発生する上記帯域の電磁波を効率良く吸収する。また、上記組成の磁気損失部材２１は、電磁波吸収による極めて大きな磁気損失を示す配合であるため、その分、磁気損失部材２１の厚みを、数１０ミクロン以下というように、格段に薄くすることができる。従って、トレンチ部４の深さは、数１０ミクロン程度に設定される。尚、トレンチ部４のそれぞれは、少なくとも半導体基板１０２から個々に分割される各半導体素子領域［その一辺の長さを図３（ａ）にＬ2で示す］より狭い面積の領域に形成されている。更に、図３（ｂ）に示す第１のシリコン基板１１ａの厚みｔ1と第２のシリコン基板１１ｂの厚みｔ2は、以下のふたつの条件を満足するように適宜設定すれば良い。即ち、一つは、ｔ1＋ｔ2にて所望の厚さを有する半導体基板が得られることであり、二つは、第１のシリコン基板１１ａ及び第２のシリコン基板１１ｂにそれぞれ形成される半導体素子のノイズ耐性及びノイズ発生量に対応した最適な位置に磁気損失部材２１が配置されるように、ｔ1、ｔ2、及びトレンチ部４の深さが設定されることである。
【００３７】
ここで、本実施形態の半導体基板１０２の製造方法を説明する。
【００３８】
本実施形態の半導体基板１０２を製造するには、まず、図４（ａ）に示すように、第１のシリコン基板１１ａに、酸化シリコン３１のパターンを形成した後、第１のシリコン基板１１ａをドライエッチングする。その結果、第１のシリコン基板１１ａにおける酸化シリコン３１のパターン部分以外のシリコンの露出部分がエッチングされ、図４（ｂ）に示すように、所定の深さＬ１のトレンチ部４１のパターンが形成される。続いて、図４（ｃ）に示すように、酸化シリコン３１を除去してトレンチ部４１を持ったシリコン基板面を露出させる。次に、図４（ｄ）に示すように、図４（ｃ）で露出させた、第１のシリコン基板１１ａのトレンチ部４１を含む片側面の全面に磁気損失部材の層２１´を形成する。尚、この磁気損失部材の層２１´を形成する方法としては、上述した第１の実施形態と同様に、スパッタ法、蒸着法、或いは化学気相成長法（ＣＶＤ法）等の製膜法を用いる。
【００３９】
続いて、図４（ｅ）に示すように、図４（ｄ）で磁気損失部材の層２１´を形成した第１のシリコン基板１１ａの片側面を研磨処理して、シリコン基板面と、磁気損失部材の層２１´のトレンチ部４１内に埋入した部分を露出させた状態とする。この結果、図４（ｅ）に示すように、第１のシリコン基板１１ａ上のトレンチ部４１のパターンに対応して、磁気損失部材２１が形成される。
【００４０】
更に、図４（ｆ）に示すように、上述した第２のシリコン基板１１ｂを用意し、図４（ｇ）に示すように、第１のシリコン基板１１ａの図４（ｅ）で研磨処理した面側に貼り合わせる。尚、図４（ｆ）において、第２のシリコン基板１１ｂは、予め第１のシリコン基板１１ａと対向する面の全面を熱酸化させておく。そして、第２のシリコン基板１１ｂの熱酸化させた対向面を第１のシリコン基板１１ａに、静電接合によって貼り合わせる。これにより、図４（ｇ）に示す、第１のシリコン基板１１ａと第２のシリコン基板１１ｂとが貼り合わされた半導体基板１０２が製作される。尚、図４（ｇ）において、１００は、貼り合わせの境界面を示す。この図４（ｇ）の半導体基板１０２が、本実施形態の半導体基板の完成状態である。
【００４１】
尚、図４（ａ）に示した酸化シリコン３１を形成するパターンに応じて、トレンチ部４１のパターンが決定されるから、このトレンチ部４１内に埋め込まれる磁気損失部材２１のパターンが、ストライプ状、格子状、島状等の所定のパターンになるように、上記酸化シリコン３１のパターンを形成すれば良い。また、本実施形態では、第１のシリコン基板１１ａの磁気損失部材２１が埋入形成された面側に第２のシリコン基板１１ｂを貼り合わせるので、上述した第１の実施形態と異なり、磁気損失部材２１の形成面を酸化シリコン等の絶縁膜にて被覆することは不要である。
【００４２】
さて、上述したように、本実施形態の半導体基板１０２においては、第１のシリコン基板１１ａに対応する（半導体素子形成の）第１の面と、第２のシリコン基板１１ｂに対応する（半導体素子形成の）第２の面のどちらにも、半導体素子を形成することができる。そして、これら第１又は第２の面の個々の領域ごとに、各半導体素子の回路パターンが形成され、当該個々の領域を切り出して各半導体素子が製造される。尚、上述したように、磁気損失部材２１をストライプ状、格子状、島状等に形成した場合、半導体素子の各々は磁気損失部材２１が形成された単位領域の少なくともひとつを含むものとする。
【００４３】
本実施形態によっても、基板そのものの段階でノイズ対策を行うので、ノイズ対策された半導体素子を量産することに優れた技術を提供し得る。即ち、この半導体基板１０２を用いて各半導体素子を製造すれば、半導体素子からノイズが発生しても、このノイズは、そのまま外部に漏れることなく、半導体素子の内部に埋入形成された磁気損失部材２１に吸収される。その結果、他のデバイス、装置を誤作動させることが無い。また、ノイズ吸収部材を後工程にて、半導体素子の１個ごとに、その裏面に塗布する等してノイズ対策を行う従来例に比べて、ノイズ対策のための工程に多くの時間を必要としない。更に、半導体基板１０２の個々の半導体素子形成領域に対応した箇所の内部に磁気損失部材２１を同一工程にて形成し得るので、磁気損失部材２１（ノイズ吸収部材）の厚みにも、ばらつきを生じにくく、従って、個々の半導体素子のノイズ吸収特性に、ばらつきを生ずることを防止できる。
【００４４】
図５は、本発明の第２の実施形態に係る半導体基板１０２を用いて製作された本発明の第３の実施形態に係る半導体素子を説明するための図である。
【００４５】
図５（ａ）は、本実施形態の半導体素子の外観斜視図を、図５（ｂ）は、図５（ａ）のＣＣ線における断面図を示す。
【００４６】
図５（ａ）及び（ｂ）に示すように、本発明の第３の実施形態に係る半導体素子２００は、磁気損失部材２１ａが埋め込まれた第１のシリコン基板１１ａ´と第２のシリコン基板１１ｂ´とが貼り合わされて形成され、第２のシリコン基板１１ｂ´の表面の近傍に、回路パターン領域２０１ａが形成されている。
【００４７】
本実施形態の半導体素子２００では、その構造上、回路パターン領域２０１ａ近傍から発生したノイズの電磁波が、効率良く、磁気損失部材２１ａにて吸収される。そこで、本実施形態の半導体素子２００による電磁波の吸収特性を調べてみたところ、約３ＧＨｚの周波数において、図８に示した従来のノイズ対策なしの半導体素子と比較した場合、約１０デシベル程度の電磁波の吸収効果が得られた。また、本実施形態の半導体素子２００による電磁波の吸収特性は、約３ＧＨｚの周波数において、図９に示した従来のノイズ対策を施した半導体素子と比較した場合でも、約７デシベル程度の電磁波の吸収効果が得られた。
【００４８】
以上、本発明を種々の実施形態に関して述べたが、本発明は以上の実施形態に限られるものではなく、特許請求の範囲に記載された発明の範囲内で、他の実施形態についても適用されるのは勿論である。
【００４９】
例えば、上述した実施形態では、半導体基板の材質をシリコンとしたが、シリコン以外でも同様の効果が得られる。シリコン以外の材質としては、ガリウム砒素系部材、或いはシリコン−ゲルマニウム系部材が挙げられる。
【００５０】
【発明の効果】
以上、本発明によれば、ＭＨｚ帯域からＧＨｚ帯域までの妨害電磁波を効率良く吸収でき、個々のデバイスに分割されたときに、ノイズ吸収の効果を示すことができ、デバイス作製に対して、量産性の優れた半導体基板及びその製造方法、並びに当該半導体基板を用いた半導体素子を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体基板を説明するための図であり、図１（ａ）は、本実施形態の半導体基板の平面図、図１（ｂ）は、図１（ａ）のＡＡ線における断面図を示す。
【図２】本発明の第１の実施形態による半導体基板の製造方法を説明するための図であり、図２（ａ）は、シリコン基板１に、磁気損失部材の層２´を全面に形成した状態を示し、図２（ｂ）は、磁気損失部材の層２´でのレジストパターン７を形成した状態を示し、図２（ｃ）は、図２（ｂ）での磁気損失部材の層２´のレジストパターン７が付加された部分のみ残して、所定のパターンを持つ磁気損失部材２を形成した状態を示し、図２（ｄ）は、図２（ｃ）での磁気損失部材２を形成した面を絶縁膜３にて覆った状態を示す。
【図３】本発明の第２の実施形態に係る半導体基板を説明するための図であり、図３（ａ）は、本実施形態の半導体基板の平面図、図３（ｂ）は、図３（ａ）のＢＢ線における断面図を示す。
【図４】本発明の第２の実施形態による半導体基板の製造方法を説明するための図であり、図４（ａ）は、第１のシリコン基板に、酸化シリコン３１のパターンを形成し、シリコンの露出部分を、ドライエッチングしている状態を示し、図４（ｂ）は、所定の深さＬ１のトレンチ部４１を形成した状態を示し、図４（ｃ）は、酸化シリコン３１を除去してトレンチ部４１を持ったシリコン基板面を露出させた状態を示し、図４（ｄ）は、図４（ｃ）の基板の片側面の全面に磁気損失部材の層２１´を形成した状態を示し、図４（ｅ）は、片側を研磨処理して、シリコン基板面と、トレンチ部４内の磁気損失部材２１を露出させた状態を示し、図４（ｆ）は、第２のシリコン基板を用意し、第１のシリコン基板に貼り合わせる直前の状態を示し、図４（ｇ）は、第１のシリコン基板と第２のシリコン基板とを貼り合わせた状態を示す。
【図５】本発明の第３の実施形態に係る半導体素子を説明するための図であり、図５（ａ）は、本実施形態の半導体素子の外観斜視図を、図５（ｂ）は、図５（ａ）のＣＣ線における断面図を示す。
【図６】従来の半導体基板の概観図を示し、図６（ａ）は平面図、図６（ｂ）は、図６（ａ）のＤＤ線における断面図である。
【図７】従来の半導体基板に、各種の半導体製造工程を実施した後の半導体基板の最終形態を示し、図７（ａ）は平面図、図７（ｂ）は、図７（ａ）のＥＥ線における断面図である。
【図８】従来の半導体基板を切断後に完成された１個の半導体素子の説明図であり、図８（ａ）は、概観斜視図、図８（ｂ）は、図８（ａ）のＦＦ線における断面図である。
【図９】従来の半導体素子でのノイズ対策例の説明図であり、図９（ａ）は、ノイズ対策後の概観斜視図、図９（ｂ）は、図９（ａ）のＧＧ線における断面図である。
【符号の説明】
１                         シリコン基板
１１ａ                      第１のシリコン基板
１１ｂ                      第２のシリコン基板
１０１、１０２             半導体基板
２、２１、２１ａ、２１’    磁気損失部材
３                         絶縁膜
３１                        酸化シリコン
４、４１                   トレンチ部
７                         レジストパターン
１００                      シリコン基板貼り合わせの境界面
２００、２００´            半導体素子
２０１                      回路パターン領域
【図１】
0004582893.tif 000002
【図２】
0004582893.tif 000003
【図３】
0004582893.tif 000004
【図４】
0004582893.tif 000005
【図５】
0004582893.tif 000006
【図６】
0004582893.tif 000007
【図７】
0004582893.tif 000008
【図８】
0004582893.tif 000009
【図９】
0004582893.tif 000010