(57)【特許請求の範囲】
【請求項１】
電力系統のアナログ交流電気量を取込むと共に、前記アナログ交流電気量に基本波の整数倍の高調波信号を合成して取込むアナログフィルタ手段と、
該アナログフィルタ手段の出力信号をディジタル量に変換するアナログ／ディジタル変換手段と、
該アナログ／ディジタル変換手段の出力を格納するメモリ手段と、
プログラムを格納するＲＯＭ手段，データを格納するＲＡＭ手段，不揮発性メモリ手段，ＣＰＵ手段を一組とした二組のＣＰＵ演算手段と、
前記高調波信号を抽出したディジタルフィルタ演算手段の出力と、該二組のＣＰＵ演算手段のトリップ出力データとを合わせて照合する照合手段と、
該照合手段の出力と前記ＣＰＵ演算手段との論理積をとる論理積手段と、
それぞれの出力でシリーズ接続したトリップ接点を駆動するようにしたことを特徴とするディジタル保護制御装置。
【請求項２】
請求項１記載のディジタル保護制御装置において、
複数備えた前記ＣＰＵ演算手段には同一の演算プログラムを実装し、該ＣＰＵ演算手段を同一タイミングにて動作させ照合するようにしたことを特徴とするディジタル保護制御装置。
【請求項３】
請求項１記載のディジタル保護制御装置において、
前記ディジタルフィルタ演算手段の出力はオーバーサンプル分の複数の演算結果とすることを特徴とするディジタル保護制御装置。
【請求項４】
請求項１記載のディジタル保護制御装置において、
前記ＣＰＵ演算手段と前記照合手段を同一の半導体チップに格納するようにしたことを特徴とするディジタル保護制御装置。
【請求項５】
電力系統のアナログ交流電気量を取込むと共に、前記アナログ交流電気量に基本波の整数倍の高調波信号を合成して取込むアナログフィルタ手段と、
該アナログフィルタ手段の出力信号をディジタル量に変換するアナログ／ ディジタル変換手段と、同一時刻の該アナログ／ ディジタル変換手段の出力を、複数のメモリ手段に格納時間をずらして格納するメモリ手段と、
プログラムを格納するＲＯＭ手段，データを格納するＲＡＭ手段，不揮発性メモリ手段，ＣＰＵ手段を一組としたＣＰＵ演算手段を二組並列に備え、該二組のＣＰＵ演算手段を駆動時間をずらして動作させ、該ＣＰＵ演算手段の出力を照合する照合手段と、
該照合手段の後段にタイマー手段を備え、該タイマー手段の出力との論理積をとる論理積手段を二組備え、それぞれの出力でシリーズ接続したトリップ接点を駆動するようにしたことを特徴とするディジタル保護制御装置。
【請求項６】
請求項５記載のディジタル保護制御装置において、
複数備えた前記ＣＰＵ演算手段にはそれぞれ別の演算プログラムを実装し、該ＣＰＵ演算手段の高調波重畳した信号を取出すそれぞれのディジタルフィルタ出力データのみで照合するようにしたことを特徴とするディジタル保護制御装置。
【請求項７】
電力系統のアナログ交流電気量を取込むと共に、前記アナログ交流電気量に基本波の整数倍の高調波信号を合成して取込むアナログフィルタ手段と、
該アナログフィルタ手段の出力信号をディジタル量に変換するアナログ／ディジタル変換手段と、
該アナログ／ディジタル変換手段の出力を同時に格納する複数のメモリ手段と、
プログラムを格納するＲＯＭ手段，データを格納するＲＡＭ手段，不揮発性メモリ手段，ＣＰＵ手段を一組としたＣＰＵ演算手段を二組並列に備え、
該二組のＣＰＵ演算手段にはそれぞれ別の演算プログラムを実装し、該ＣＰＵ演算手段の高調波重畳した信号を取出すそれぞれのディジタルフィルタ出力データのみを照合する照合手段と、
該照合手段の出力と前記ＣＰＵ演算手段との論理積をとる論理積手段を二組備え、
それぞれの出力でシリーズ接続したトリップ接点を駆動するようにしたことを特徴とするディジタル保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタル保護制御装置に係り、特に、アナログ回路の監視結果も含め、常時出力結果を照合するように構成したディジタル保護制御装置に関する。
【背景技術】
【０００２】
従来のディジタル保護制御装置としては、例えば、『電気共同研究第５０巻第１号第二世代ディジタルリレー』の「４−２自動監視手法の改善」の章に記載のように、アナログ入力部，ヒューマンインタフェース部を備えたディジタル演算処理部，入出力部，ＰＣＭ通信などの通信インタフェースを備えて構成している。
【０００３】
従来の装置は、ハードウエアの健全性をチェックするために、標準的にＣＰＵ自己診断処理（既知固定プログラム演算チェック，インバリッドチェック）やメモリチェック，パリティチェック，不正アドレス監視，マルチＣＰＵ監視などの常時監視処理をソフトウエアにて実施している。また、外部から取込むアナログ信号の差電流監視，差電圧回路監視などのアナログ監視および入力回路監視，整定値照合チェックなどの監視処理を実行している。
【０００４】
また、従来のディジタルリレーでは、特開平２−２２３３２９号公報に記載されているように、単一部品の故障で不要動作に至らないよう主検出と事故検出の際に完全に別ハードウエア（別プリント基板）にて構成されている。
【０００５】
上記したように従来の装置では、ハードウエアの故障を常時監視処理としたソフトウエアにて実施しており、アプリケーションとなる保護制御演算以外に常時監視処理のボリュームが大きくなっていた。
【０００６】
当然のことではあるが、常時監視の機能を確認するために、確認試験が必要であり、ソフト構成が異なる毎（装置の形式毎）にその評価試験が必要となっている。
【０００７】
また、さらに、主検出と事故検出の際に完全にハードウエアを分けて単一部品の不良での不要動作を防止しているため、当然のことであるがシングルＣＰＵ系で構成した場合と比較しハード規模が大きくなっていた。
【０００８】
【特許文献１】特開平２−２２３３２９号公報
【非特許文献１】電気共同研究第５０巻第１号  第二世代ディジタルリレー
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記した従来における第１の問題点は、単一の部品故障で不要動作しないように主検出と事故検出の際にハードウエアを完全分離していたため、ハードウエア規模が大きくなっている点である。
【００１０】
また、第２の問題点は、ハードウエアの不良を常時監視処理にて検出しているため、アプリケーションとなる保護制御演算以外に常時監視処理のボリュームが大きくなっている点、及び常時監視の機能を確認するための確認試験が多くなる点である。
【００１１】
さらに、メモリ監視のように、実際使用していない領域で不良が発生した場合、実際には影響ないとしても異常検出してしまうことも問題である。
【００１２】
本発明は、上記した課題を解決するものであり、その目的とするところは、冗長したハードウエアにて瞬時にハードウエアの不良を検出し、不要動作となる誤ったトリップ指令を発する前に、装置ロックするようにして、常時監視処理に頼らず、ハードウエアで検出することのできるディジタル保護制御装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明では、上記目的を達成するために、アナログ信号処理回路に高調波重畳信号を常時印加し、該アナログ入力信号処理回路の出力をＡ／Ｄ変換し、このデータを二重化構成したＣＰＵに入力し、演算周期毎に高調波重畳信号を抽出した結果をハードウエアにて照合するようにしたものである。
【００１４】
また、本発明の別の構成としては、二重化構成したＣＰＵを時間差をつけて同じ処理を実行させて、両者の結果をサンプリング毎に照合することで照合回路の健全性も含めて確認するようにしたものである。
【発明の効果】
【００１５】
本発明のディジタル保護制御装置によれば、従来、主検出と事故検出の際にハードウエア（プリント基板）を完全分離していた構成を、同一基板内に実装することができるため、従来装置相当の信頼度を維持しつつ、大幅な小形化・低コスト化及び低消費電力化を達成できる。また、ハード不良を冗長回路として追加した照合回路にて検出するようにしたことで、従来ソフトウエアで実施していた機能をハードウエア化できるため、ハードウエアの監視を標準化することができ、ソフトウエアに対する処理負担を減らすことができるという利点がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明のディジタル保護制御装置を図示した実施例に基づいて説明する。
【実施例１】
【００１７】
図１は、本発明のディジタル保護制御装置の第１の実施例を示す構成図である。
【００１８】
図１に示すディジタル保護制御装置は、図示していないが電力系統から入力変換器
（ＰＴ，ＣＴ）を通して電圧信号に変換し取込み、この取込んだ信号をサンプリングによる折り返し誤差防止用のアナログフィルタ（ＡＦ）１ａにて信号処理し、マルチプレクサ（ＭＰＸ）１ｂに入力し、アナログ／ディジタル変換器（Ａ／Ｄ）１ｃにてディジタル量に変換する。
【００１９】
上記したＡＦ以降のハードウエアの健全性を確認するため、タイミング制御回路１ｅからの信号１００ｂを重畳信号生成１ｆに印加し、高調波重畳信号を生成してＡＦに重畳させる。
【００２０】
Ａ／Ｄ１ｃにて変換したディジタル値を、メモリ手段（ＭＥＭ１及びＭＥＭ２）１ｄにそれぞれ格納させる。このメモリ手段には、双方とも同タイミングに同データが格納される。格納させるための信号は、タイミング制御回路１ｅより印加される。
【００２１】
タイミング制御回路１ｅから１ｇにて示すＣＰＵ＃１，ＣＰＵ＃２に対し、起動信号
１００ｆを印加する。ＣＰＵ＃１及びＣＰＵ＃２は、それぞれＣＰＵバス１ｈを備え、
１ｉにて示すＲＯＭ、１ｊにて示すワーク用のメモリ（ＲＡＭ）、整定値を格納する不揮発性メモリである例えばＥＥＰＲＯＭのようなデバイスをそれぞれ接続する。この１ｉ
ＲＯＭに予め格納されたプログラムにより順次処理を実行し、照合回路１ｌに演算結果及びトリップ出力結果を毎演算周期毎に出力する。このとき、重畳した高調波信号を抽出する演算を含めて、ＣＰＵ＃１及び＃２は共に全く同じプログラムを実行するように構成する。
【００２２】
上記した照合回路１ｌの照合結果１００ｈを、論理積（ＡＮＤ）手段１ｎ及びタイマー手段１ｍに印加し、論理積（ＡＮＤ）手段１ｎはトリップ用出力信号１００ｉ，１００ｇと照合結果１００ｈと論理積をとり、リレードライバ手段１ｏに印加し信号ドライブして補助リレー１ｐをそれぞれ駆動する。すなわち、ＣＰＵ＃１と＃２との演算照合結果が一致する条件で、トリップ接点を駆動する条件を満たすように構成するものとする。この条件は、アナログフィルタ（ＡＦ）以降の回路の正常動作の確認も含めての条件出力となるものである。
【００２３】
タイマー手段１ｍは照合結果１００ｈが不一致の条件でタイマー確認し、リレードライバ手段１ｒに印加し信号ドライブして装置故障接点用の補助リレー１ｑを駆動させ、
ＣＰＵ＃１と＃２に不一致が生じた結果を外部に報告するようにする。当然であるが、瞬間的な不一致についてはトリップロックとしては起動するが、装置故障については故障確定まで時限を持つようにして一過性的な不良に対しては外部故障をあげず、永久的な故障に対して警報を発するように構成する。
【００２４】
次に図１のシステムにおける動作について説明する。
【００２５】
図２は図１のシステムの動作を説明するための全体の処理手順を記載したフロー図である。
【００２６】
図２（ａ）において、２００がＣＰＵ＃１にて実行する処理部、２０１がＣＰＵ＃２にて実行する処理部、２０２がＣＰＵ演算手段以外のハードウエアにて実行する部分をそれぞれ示す。
【００２７】
まず、２ｉのＡ／Ｄ変換した結果のデータを２ｊにてメモリ手段にデータ格納する。データ格納以降は、２００及び２０１にて示す処理をＣＰＵ＃１及びＣＰＵ＃２で、それぞれ同タイミングで実施する。ＣＰＵ＃１及びＣＰＵ＃２では、２ａ〜２ｇの各処理を実行するものとする。
【００２８】
まず、上記メモリ手段に格納したアナログ入力データを取込む。このアナログ入力信号には重畳した高調波信号も含まれるものである。
【００２９】
次に、保護演算に不要な低次高調波成分を除去するディジタルフィルタ演算（ＤＦ１）を実施する。このフィルタ演算後の信号を用いて保護演算を実行し、系統事故の有無を検出する。この図には示していないが、当然のことながら、演算前には保護演算に必要な整定値は取込んでいるものとして説明する。
【００３０】
次に、アナログフィルタに重畳した高調波信号のみを抽出するディジタルフィルタ
（ＤＦ２）の演算を実行すると共に、抽出した高調波成分の実効値を求める。次に、入出力に関係する常時監視処理を実行する。その後に、図２（ｂ）に示すようなフォーマットにて、ＤＦ２にて実行した時刻ｔ−３〜時刻ｔまでの４個のディジタルフィルタ演算結果（ＤＦ２）と保護演算結果（ＲＹ）を合成し出力データとして照合回路２ｋにＣＰＵ＃１及び＃２の演算結果を出力する。照合回路は、ＣＰＵ＃１及び＃２の毎演算周期毎の演算結果を照合し、照合結果を論理積をとる出力回路手段に印加するようにする。
【００３１】
上記した一連の処理をＣＰＵ＃１及びＣＰＵ＃２にて、例えば電気角３０°毎に繰り返すように動作させる。また、演算周期については電気角３０°毎に限らず、例えば電気角１５°のようなデータが必要な場合においてはこれに対応するものとする。
【００３２】
上記したように、ディジタルフィルタＤＦ２の演算結果とＲＹ演算結果をひとつのデータにマージして出力し照合することにより、アナログフィルタ以降のハードウエア、特にアナログ回路の特性劣化やＡ／Ｄ変換手段の不良等も含めて検出することができるため、一重系となるアナログフィルタからＡ／Ｄ変換手段までを盲点なく常時監視することができ、併せて、ＣＰＵ＃１とＣＰＵ＃２の正常性が確認できるため異常検出の効率化が図れるものである。
【００３３】
このように、ＲＹ出力とディジタルフィルタＤＦ２の出力をマージしたことで、例えば、メモリ手段がデータ“０”側で異常となった場合、ＲＹ出力がもともと“０”の結果とすると、この状態では異常を見つけることができない可能性があるため、このＲＹ出力と毎演算毎に値が変化するＤＦ２の出力を照合することで、この盲点をなくせるメリットがある。当然ながら、本来、アナログ回路の監視のためにディジタルフィルタＤＦ２は必要であるため、この結果を有効に活用できるわけである。
【００３４】
図３は本発明のタイミング例を説明する図である。
【００３５】
アナログ信号のサンプリング周期は電気角７.５° にて行い、Ａ／Ｄ変換させメモリ手段ＭＥＭ１及びＭＥＭ２に７.５° 毎に変換データを書き込む。
【００３６】
ＣＰＵ＃１及びＣＰＵ＃２においては、電気角度３０°毎、同じタイミングにて演算起動信号を印加する。ＣＰＵ＃１及び＃２においては、入力処理Ｔ１，ディジタルフィルタ演算処理Ｔ２，保護制御演算処理Ｔ３，アナログ監視演算処理Ｔ４，出力処理Ｔ５を30°以内に実行するものとする。照合回路は出力処理Ｔ５でデータを書き込む毎に演算結果が同一か照合する。照合結果が一致していれば、データ“Ｈ”をセットし、不一致であれば、データ“Ｌ”をセットするようにする。すなわち、演算周期である電気角３０°毎に照合するようにすることで、毎演算毎の結果を有効（Valid）とするか無効（Invalid）とするかが可能であるため、不要出力を発する危険性がない。
【００３７】
図４は本発明のアナログ信号の処理フローを概念的に表した図である。
【００３８】
入力信号と高調波信号を加算手段４ａにて加算してアナログフィルタに印加し、ＭＰＸ４ｃを経由してＡ／Ｄ変換器４ｄでディジタル値に変換する。この変換したデータを
ＣＰＵ＃１のＤＦ１（４ｅ），ＤＦ２（４ｆ），ＣＰＵ＃２のＤＦ１（４ｇ），ＤＦ２
（４ｈ）の各手段にて演算し、それぞれのＤＦ２の結果を比較手段４ｋで比較する。また、ＤＦ２の出力結果を実効値検出手段４ｌ及び４ｊで検出し、判定手段４ｉ及び４ｍで判定するようにして、アナログ回路の劣化等による異常を併せて検出するものである。
【００３９】
図５は、上記したディジタルフィルタＤＦ１及びＤＦ２のシグナルフローの一例を示すものである。
【００４０】
図５において、５ａ，５ｂ，５ｃ，５ｄ，５ｅは乗算ブロック、５ｆ，５ｇは遅延回路ブロック、５ｈ，５ｉ，５ｊ，５ｋは加算回路を示す。以下に第５図（ａ）に示したディジタルフィルタの一例である２次バイクワッド形ＩＩＲフィルタの伝達関数を示す。
（ＩＩＲ：Infinaite Inpulse Responce 再帰形フィルタ）
【００４１】
【数１】
0004582047.tif 000002
（Ａ１，Ａ２，Ｂ１，Ｂ２，Ｈo はフィルタ係数を表す）
【００４２】
このフィルタの伝達関数の中のＡ１，Ａ２，Ｂ１，Ｂ２，Ｈo を適時設計することで、所望のフィルタ特性を実現できるものである。
【００４３】
図６は、（１）が高調波信号として基本波の１２倍高調波信号ｆ１２を重畳させた場合のアナログフィルタの出力波形を示し、（２）がディジタルフィルタＤＦ２で抽出した
ｆ１２信号の波形例を示す。
【００４４】
このディジタルフィルタＤＦ２通過後のｆ１２信号は、出力結果が正負に振れていることで、出力値が“Ｈ”または“Ｌ”固定ではないため、一方のＣＰＵの演算結果が“Ｈ”または“Ｌ”固定側に倒れたとしても、演算周期の時間で確実に不一致を検出することが可能であることを意味するものである。
【００４５】
ＲＹ演算した結果のトリップ出力のみの照合とし、一方のＣＰＵの演算結果が“Ｌ”側に固定で故障したケースを考えると、系統事故が発生しないかぎりＣＰＵ＃１とＣＰＵ＃２の差は発生しないため、内在したハードウエアの故障については検出時間が遅くなることが危惧される。
【００４６】
このため、本発明によるディジタルフィルタＤＦ２通過後のｆ１２信号をマージした信号での照合で、上記したケースでのハード不良検出できる可能性を高めることが可能である。
【００４７】
このように構成することで、高速にハードウエアの故障を従来実施していたＣＰＵ系の常時監視処理に頼らずに検出することができる。また、本発明によれば、従来Ａ／Ｄ変換手段の正常動作を確認するために、入力チャンネルを２チャンネル分使用して、既知の直流電圧を入力してＡ／Ｄ精度監視を行っていた処理を、本発明の監視処理にて代替できるので、小形化が達成でき、かつ、ソフトウエアでの監視処理を削除できることで、演算処理のリソースをアプリケーションに割くことができるメリットがある。
【００４８】
図７は本発明の変形例を示すものである。この変形例は、基本的には図１にて説明した構成をベースとしているが、下記の点が異なる。
【００４９】
即ち、図７において、Ａ／Ｄ変換手段１ｃの出力をメモリ手段ＭＥＭ１と７ａに示す
ＦＩＦＯ（First IN First OUT）バッファに格納し、時間差をつけてメモリ手段ＭＥＭ２に同一内容のデータが格納されるようにしている点である。当然のことながら、これら時間差を設けるタイミング制御回路も異なるものである。また、ＣＰＵ＃１及びＣＰＵ＃２は先に示した図１と同様であるが、動作開始に時間差を設けて制御している点が異なる。
【００５０】
照合回路１ｌの結果は、出力結果に時間差が生じるため、正常時において一致と不一致の状態を動作の一定な周期毎に繰り返すものである。この結果を、タイマー手段７ｂにて時間監視することで、ハードウエアが正常か異常かを検出することができる。
【００５１】
図８は、本発明の変形例のタイミング例を示すものである。
【００５２】
図８のタイミング例との差異は、図８の（４）のＡ／Ｄ変換データを書き込むタイミングをずらしている点と、（７）のＣＰＵ＃２の起動タイミングをＣＰＵ＃１に対してずらしている点である。
【００５３】
その結果、照合回路での照合結果は一致と不一致を交互に繰り返すため、この周期性をタイマーにて監視することで、照合回路も含めたハード不良の検出ができる。すなわち、ハード不良が発生すると、ＣＰＵ＃１とＣＰＵ＃２の照合がとれず不一致となる時間が継続するため、周期性を確認するタイマーがタイムアップすることで異常確定する。
【００５４】
本発明では、照合回路が不良であれば周期性が崩れてしまうため、この照合回路の健全性も含めての動作確認が可能である。なお、タイマーとしてはアナログ回路の積分動作としてのタイマーや、ディジタルカウントするタイマーや、波形そのものを整流する方法等が適用できる。
【００５５】
また、本発明の図１に示したＣＰＵ＃１とＣＰＵ＃２の演算回路部１０ａにおいては、近年の半導体プロセス技術の進展から、高密度実装化が可能になってきており、特に、汎用のコントローラにおいても、複数のＣＰＵコアを同一チップ内に実装することで、低いクロック周波数で性能向上する方法がとられてきている。
【００５６】
本発明は、上記の技術動向の上、同一の半導体チップ内に照合回路も実装することで小形化・高信頼度化を可能としているものである。当然のことであるが、ＣＰＵ＃１と
ＣＰＵ＃２はお互いの不良部位が影響することのないように構成されることはいうまでもないことである。
【００５７】
尚、図１又は図７において、ＣＰＵ＃１とＣＰＵ＃２とは全く同じプログラムを実行させ、その演算結果のトリップ信号を照合条件として説明したが、別の適用例としては、
ＣＰＵ＃１とＣＰＵ＃２とで異なったプログラムを実行させ、照合条件を高調波重畳信号を取出したディジタルフィルタＤＦ２の出力信号のみとすることで、ＣＰＵでの処理の自由度を増すことが可能であり、例えば、ＣＰＵ＃２をシステムとしてのストッパー要素として適用できる。
【００５８】
このようにすることで、ハードウエアの信頼度を向上させるのみならず、システム的にも信頼度を向上させることが可能となる。
【産業上の利用可能性】
【００５９】
アナログ信号処理回路に高調波重畳信号を常時印加し、該アナログ入力信号処理回路の出力をＡ／Ｄ変換し、このデータを二重化構成したＣＰＵに入力し、演算周期毎に高調波重畳信号を抽出した結果と、トリップさせる保護演算・シーケンス処理結果を併せてハードウエアにて照合することによって、冗長したハードウエアにて瞬時にハードウエアの不良を検出し、不要動作となる誤ったトリップ指令を発する前に、装置ロックするようにして、常時監視処理に頼らず、ハードウエアで検出することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明のディジタル保護制御装置の一実施例を示すブロック構成図である。
【図２】本発明のディジタル保護制御装置の一実施例における処理フローを示す図である。
【図３】本発明のタイミング例を示す図である。
【図４】本発明のアナログ信号の処理フローを示す図である。
【図５】本発明のディジタルフィルタのシグナルフローの一例を示す図である。
【図６】本発明の高調波重畳信号を重畳した波形例及び高調波重畳信号をディジタルフィルタにて抽出した波形例を示す図である。
【図７】本発明のディジタル保護制御装置の変形例を示すブロック構成図である。
【図８】本発明のディジタル保護制御装置の変形例におけるタイミング例を示す図である。
【符号の説明】
【００６１】
１ａ…アナログフィルタ、１ｂ…マルチプレクサ、１ｃ…アナログ／ディジタル変換器、１ｄ…メモリ手段、１ｅ…タイミング制御回路、１ｆ…重畳信号生成、１ｈ…ＣＰＵバス、１ｉ…ＲＯＭ、１ｊ…ＲＡＭ、１ｌ…照合回路、１ｎ…論理積手段、１ｍ…タイマー手段、１ｏ，１ｒ…リレードライバ手段、１ｐ，１ｑ…補助リレー。
【図１】
0004582047.tif 000003
【図２】
0004582047.tif 000004
【図３】
0004582047.tif 000005
【図４】
0004582047.tif 000006
【図５】
0004582047.tif 000007
【図６】
0004582047.tif 000008
【図７】
0004582047.tif 000009
【図８】
0004582047.tif 000010