(57)【特許請求の範囲】
【請求項１】
所定の電圧を供給する第１の電圧源に接続可能な、プレビュー機能を備えたプログラマブル回路であって、
共通ノードに接続され、第１の信号が与えられると前記プログラマブル回路の状態が一時的に設定されるテストスパイク入力構造と、
第２の所定の電圧を供給する第２の電圧源および前記共通ノードに接続されるＭＯＳトランジスタと、
前記第１の電圧源と前記共通ノードとの間に接続される抵抗と、
前記ＭＯＳトランジスタに接続されたスパイクイネーブル入力構造と、
を備え、
前記第１の信号は、前記ＭＯＳトランジスタを開状態にする信号が前記スパイクイネーブル入力構造に与えられるときに、前記テストスパイク入力構造に与えられ、
前記ＭＯＳトランジスタをスパイキングによって閉状態にするプログラミングイネーブル信号が前記スパイクイネーブル入力構造に与えられると、プログラミング信号が前記テストスパイク入力構造に与えられ前記回路を恒久的に設定することができることを特徴とする、プレビュー機能を備えたプログラマブル回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非恒久的にプログラムすることも恒久的にプログラムすることも可能な回路に向けられる。
【０００２】
【従来の技術】
ヒューズおよびヒュージブルリンクは回路素子で、比較的高い電流が流されると焼き切れたり壊れたりして開く。特定のヒュージブルリンクを選択的に破壊するか、または元のままにしておくことによって、これらの可溶性素子を使って、回路をカスタマイズまたはプログラムすることができる。アンチヒューズは、通常のヒューズの逆である。すなわちアンチヒューズは、プログラミング電流が流れるまで通常開いた回路である。ヒューズおよびアンチヒューズは、多くの問題に対処するために使用することができる。それらの問題には、デジタル−アナログコンバータや電流源または電圧源のようなアナログ回路の較正の要件、デジタルディレイラインのような論理合成回路、またはチップが用いられる終端システムによって使用されるチップ固有の性能データが含まれる。これらのヒュージブル回路およびアンチヒュージブル回路は一般に、チップの製作が完了した後とチップ生産のウエハ試験段階で「プログラム」される。プログラミングは追加の抵抗を回路に加えて、製造工程中にもたらされるばらつきを補正し、または製造による変形作用によって引き起こされる発振器周波数のばらつきを補正するために使用される場合もある。
【０００３】
これらの場合の多くは、実際にデバイスをプログラムする前に、プログラムされた状態をシミュレートすることが望ましい。例えばアナログ回路の較正には、プレビューまたはシミュレートによって得られた結果に基づいて追加のシミュレーションや改良のステップを必要とする場合もある。これらの結果は、テスト段階で回路を正確に較正するために、その後のシミュレーションに組み入れられる。テスト後に、回路が恒久的にプログラムされる場合もある。
【０００４】
例えばヒューズとアンチヒューズとを採用している従来のプログラムされる回路は、プログラムされた回路のプレビューまたはシミュレーションを一般的に許さない。従来のプログラムされる回路は、ヒュージブルリンクまたはアンチヒュージブルリンクのオーバレイが確実に起きないようにするために専用のパッケージングを必要とする。すなわち、従来の回路は恒久的にプログラムすることができるだけであって、プレビューすることはできない。従来の回路がプログラムされると、回路にそれ以上の変更または改良を加えることはできない。
【０００５】
ワトロブスキーらによる米国特許第６，０３７，８３１号は、出力の値を恒久的に設定するトランジスタと組み合わせてヒュージブルリンクを使用するプレビュー機能を備えたヒュージブルリンク回路を記載している。しかし、このヒュージブルリンク回路も、上述のように特別の製造、パッケージング技術を必要とする。ワトロブスキーの特許に記載されているようなプレビュー可能なデバイスについては、特別のパッケージング、製造、取り扱い、コスト制限の負担が強いられる。従来のヒューズプログラミング方法では、選択されたデバイスパッケージング技術がそのプログラミング構造に適している必要がある。例えばデバイスパッケージング技術は、燃焼のためにヒューズに空気が届きやすいようにし、ヒートシンクとして働く可能性のあるオーバレイを避ける必要がある。ヒートシンクはヒューズ溶断温度を上昇させ、もしかするとヒューズ溶断温度は回路温度の許容範囲を超える可能性もある。そのため、これらの機能を必要とする製品の製造業者は、これらのヒュージブル回路に合わせたパッケージング、製作の技術を選択しなくてはならず、それは通常、非プログラマブル回路の製作、パッケージング技術より高くつく。
【０００６】
消去可能なプログラム可能読取り専用記憶（EPROM）デバイスおよび電気的消去可能なプログラム可能読取り専用記憶（EEPROM）デバイスは、プログラムおよび再プログラムすることができる。しかし、EPROMデバイスは専用の製作技術に頼っていて、通常は水晶の窓をもち、それを通して、再プログラミングに備えてチップを消去するために特定の波長の紫外光が数分間取り入れられうる。使用中は、水晶の窓はデバイスの偶発的な消去を防ぐために覆われている。EPROMデバイスは、再プログラミングの準備に消去を行うためにかなりの時間を要するだけではなく、チップの物理的な除去および、または水晶の窓を覆っているカバーの物理的な操作をも必要とする。このように、EPROMデバイスは専用の製作技術もプログラミング中の特別の取り扱いも必要とする。
【０００７】
EEPROM回路は一般的に、非常に薄い絶縁層に囲まれたフローティングゲートを使用し、その絶縁層は充電電圧と反対極性の電圧を非フローティングゲートに印加することによって消去することができる。EEPROM回路は、消去を行うための紫外光の使用に関するEPROMデバイスの制限のいくつかを克服する。しかし、EEPROMデバイスも製造には特別の製作技術を必要とする。さらにEEPROMデバイスでは、特別の「異極性」電圧レベルをEEPROMデバイスへの読取り書き込みに用いる必要がある。
【０００８】
【発明が解決しようとする課題】
従来のプログラマブル回路は、プログラムすることはできるが再プログラムすることはできないライトワンス回路であるか、プログラムも再プログラムも可能な読取り書き込みデバイスのどちらかである。ライトワンス回路には、回路を恒久的にプログラムする前に回路の状態をシミュレートまたはプレビューする機能は備わっていない。読取り書き込みデバイスは、回路をシミュレートまたはプレビューした後に再プログラムすることはできるが、特別の取り扱いと製造技術を必要とする。
【０００９】
そのため、プログラマブル回路は、従来の信頼性が高く安価な製作技術を用いて製作できる必要があり、非恒久的プログラミングに通常の回路電圧レベルを使用し恒久的プログラミングに高電圧レベルを使用するプレビュー機能を提供する必要がある。
【００１０】
【課題を解決するための手段】
本発明は、回路内のアンチヒューズとしてプルダウントランジスタを使用して回路をプログラムするためのシステムと方法を提供する。
【００１１】
本発明は別個に、通常の電圧を用いて回路特性をシミュレートするために使用できるプレビュー機能を有する回路を提供する。
【００１２】
本発明はさらに、回路を恒久的にプログラムするために高電圧を使用する回路を提供する。
【００１３】
回路は従来の安価で信頼性が高い製作技術を使って製作できる。回路は、チップをいつプログラムするのかを決定するために使用されるスパイクイネーブル入力構造を含む。回路はまた、スパイクイネーブル入力構造の設定によって制御される機能が少なくとも２つあるテストスパイク入力構造も含む。
【００１４】
スパイクイネーブル入力構造がデフォルトオープン状態のとき、プログラマブルトランジスタは開状態である。その結果、出力構造の電圧は第１の所定値になる。外部テスターエレクトロニクスをテストスパイク入力構造に取りつけて、テストスパイク入力構造を駆動せずにおくか、またはテストスパイク入力構造を第１の所定値に駆動することによって、出力構造を第１の所定の電圧に駆動することができる。反対に、外部テスターエレクトロニクスが、テストスパイク入力構造を第２の所定値に駆動することによって、出力構造を第２の所定値に駆動することができる。この結果、回路の恒久的なプログラミングが起きる前に、回路の出力をシミュレートまたはプレビューすることができる。
【００１５】
スパイクイネーブル入力上にイネーブル信号を与えることによって、シミュレートされたプログラマブルプレビュー可能回路のプログラムされた状態を作ることができる。そのときテストスパイク入力は、第１または第２の所定の電圧のいずれよりも高いプログラミング電圧でパルスされる。プログラミング電圧には、プログラマブルトランジスタをスナップバックとして知られる故障モードに入らせるに十分な振幅、パルス幅、周波数がある。スナップバックモード中は、プログラマブルトランジスタは大きな電流密度を運ぶ。大きな電流密度は、今度はプログラマブルトランジスタのソースドレインに接続した金属層にシリコンを溶解させ、その結果インタフェースの下にボイドが作られ、インタフェースはその後スパイキングと呼ばれる過程で、金属流によって埋められる。金属は、接合部を貫く鋭いスパイクを形成し、恒久的に閉じた経路を作る短絡を形成することが多い。このように、恒久的な閉状態は、プログラミング操作の結果としてプログラマブルトランジスタのスパイキングによって作られる。非恒久的なデフォルトつまりシミュレーションの段階で、回路を変更しプレビューすることはなお可能である。
【００１６】
本発明に従った方法のさまざまな実施形態では、プログラマブルトランジスタを開状態に保持するために信号をスパイクイネーブル入力構造に与える一方で、第２の所定の電圧を有する信号をテストスパイク入力構造に与える。与えられた入力信号に対応して発生した出力信号は、希望の出力信号と比較される。発生した出力信号が希望の出力信号に対応しているかどうかの判定がなされる。比較によって、検査された出力信号が希望の出力信号に対応していると示された場合は、スパイクイネーブル入力が閉状態に駆動されプルダウントランジスタをスパイクされた状態に恒久的にプログラムする一方で、プログラミング信号がテストスパイク入力構造に与えられ、その結果第２の所定の電圧が出力構造に恒久的に印加されることなる。
【００１７】
本発明のプログラマブルプレビュー可能回路はヒューズに頼っていないことに注意すべきである。その代わりに、プログラマブルプレビュー可能回路は、回路を閉状態に恒久的に設定するためにトランジスタのスパイキングを用いる。そのため、プログラマブルプレビュー可能回路は、ヒートシンク問題を最小限度に抑えるために通常は必要とされる特別なパッケージングを備えない回路で使用することができる。この回路は従来の安価な信頼性が高い製造技術を使用できるので、従来のプログラマブル回路を使用するために必要な製造上の変更を減少または消滅させる。
【００１８】
ヒューズを覆う任意の材料がヒートシンクとして働きヒューズを溶断させるためには高電流と高電圧を要するので、集積回路が何らかの保護膜またはカプセルで覆われなくてはならない状況では、これは大きな利点である。これらの高電流と高電圧は周囲の回路を損壊する可能性がある。
【００１９】
本発明の特徴と利点などは、本発明に従ったシステムと方法のさまざまな実施形態の以下の詳細な説明に記載され、またはそこから明らかである。
【００２０】
【発明の実施の形態】
図１は従来のヒュージブルリンク回路１００の一例を示す。ヒュージブルリンク回路１００は、プログラム入力構造１３４、出力バッファ素子１３８、出力構造１４０、ヒュージブルリンク１３６、およびプルアップ抵抗１４７を含む。プログラム入力構造１３４、ヒュージブル素子１３６，プルアップ抵抗１４７、および出力バッファ素子１３８は、すべて共通ノード１５５に接続されている。プルアップ抵抗１４７は所定の電圧源１２０に接続可能である。ヒュージブルリンク１３６は、ノード１５５を接地するために、通常閉じられている。出力バッファ素子１３８は出力構造１４０に接続されている。ヒュージブルリンク回路１００では、十分な量の電力の入力信号がプログラム入力構造１３４に入力されるとき、ヒュージブル素子１３６は溶断つまり開状態にされる。これに対応して、出力１４０の論理出力は、所定の電圧源１２０の電圧に確立される。しかし、ヒュージブル素子１３６が溶断されていない場合は、バッファ論理出力１４０は、ノード１５５がヒュージブル素子１３６を通じて接地されているために、接地電圧のままである。
【００２１】
この型の従来のヒュージブルリンク回路１００では、バッファ論理出力１４０上に現れる出力信号は、入力１３４上の入力信号に関わりなくヒュージブルリンク１３６の状態に完全に依存している。例えば、プログラム入力構造１３４に与えられた信号がヒュージブル素子１３６を開状態にさせるには不十分な場合には、バッファ論理出力１４０上の出力はほぼ０の値となる。ただし、供給電圧によるが、バッファされた論理出力１４０が高いレベルに駆動されるのであれば、ヒュージブル素子１３６をプログラム入力構造１３４上の入力信号によって開状態にすることが必要となる。従って、従来のヒュージブルリンク回路１００には、回路の出力がヒュージブル素子１３６の状態に完全に依存しているという問題がある。このような構成では、出力１４０の出力レベルはヒュージブル素子１３６の物理的状態に完全に依存しているので、溶断されたヒュージブル素子をシミュレートすることはできない。
【００２２】
その結果、ヒュージブルリンク１３６を破壊した後に、ヒュージブル素子１３６は開状態にされてはならなかったと判明しても、ヒュージブル素子１３６、特に集積回路内のヒュージブル素子を修復して以前の状態にすることはできない。この問題に対処する１つの技術が、ワトロブスキーらによる米国特許第６，０３７，８３１号に示されている。この特許はデバイスのテストと恒久的な設定に役立てるために、ヒュージブルリンクとトランジスタを組み合わせて採用している。しかし、ワトロブスキーは特別のパッケージングを必要とするという問題を抱えている。例えば、ワトロブスキーの技術は、回路を被覆しなければならないときに使用できない。なぜなら、被覆材料は、回路を傷つけずにヒュージブルリンクを溶断することを効果的に妨げるヒートシンクとして働くためである。
【００２３】
図２は本発明に従ったプログラマブルプレビュー可能回路２００の一実施形態を示す。プログラマブルプレビュー可能回路２００は、スパイクイネーブル入力構造２５７、テストスパイク入力構造２５４、出力構造２５８、プルダウントランジスタ２４８、隔離（アイソレート）入力バッファ２４６、隔離（アイソレート）出力バッファ２５６、および抵抗２４７を含む。出力構造２５８、テストスパイク入力構造２５４、プルアップ抵抗２４７、およびプルダウントランジスタ２４８の第１接合部２４８ａはノード２５５で接続されている。抵抗２４７の他方の端は、第１の所定の電圧を抵抗２４７を通してノード２５５に印加する電圧源２２０に接続されている。対照的に、プルダウントランジスタ２４８の第２接合部２４８ｂは、第２の所定値を供給する「接地」電圧２３０に接続されている。トランジスタ２４８が、ノード２５５を接地電圧２３０に接続するために閉じられているときには、ノード２５５は第２の所定電圧に駆動される。
【００２４】
回路２００において、スパイクイネーブル入力構造２５７は、通常、プルダウントランジスタ２４８をデフォルトオープンの状態に置く電圧レベルにある。これによって、ノード２５５は接地との接続を絶たれ、プルダウントランジスタ２４８が恒久的に設定されることも防止される。出力バッファ２５６を希望の所定電圧値に駆動するために、外部のエレクトロニクスをテストスパイク入力構造２５４に取りつけることができる。特に、外部のテストエレクトロニクスは、テストスパイク入力構造２５４に電圧をかけないこともできるし、またはテストスパイク入力構造２５４に第１の所定の電圧をかけることもできる。その結果、プルアップ抵抗２４７はノード２５５を電圧源２２０によって供給される第１の所定の電圧にする。これと対照的に、外部のテストエレクトロニクスは、接地電圧２３０に対応する第２の所定の電圧を、テストスパイク入力構造２５４にかけることができる。その結果、ノード２５５は外部のテストエレクトロニクスによって第２の所定の電圧にされる。出力バッファ２５６の値は、このとき出力構造２５８で読み出すことができる。
【００２５】
回路２００を恒久的にプログラムするために、トランジスタ２４８を閉じるスパイクイネーブル入力構造２５７に信号を与えることによって、大きな電流がトランジスタ２４８を強制的に流される。十分な振幅、持続時間、および周波数のあるより高電圧のプログラミングパルス列を、テストスパイク入力構造２５４に印加する。テストスパイク入力構造２５４を介して第１接合部２４８ａに印加された電圧と接地電圧２３０によって第２接合部２４８ｂに印加された第２の所定の電圧との間で、トランジスタ２４８にかかる大きな電位は、トランジスタ２４８をスナップバックに進ませる。これは、接合部２４８ａと接合部２４８ｂとを通るたいへん大きな電流密度を作り出す。この大きな電流密度によって、接合部２４８ａと２４８ｂ上の接点は接合部２４８を通してスパイクを形成し、接地電圧２３０への短絡回路を生じさせ、抵抗２４７と電圧源２２０を回路２００から恒久的に除去する。
【００２６】
回路２００の実施形態の出力構造２５８は、図６に示される温度制御型発振器回路６００に接続することができる。こうすれば、スパイクイネーブル入力構造２５７がトランジスタ２４８を開状態に維持している間に前述のレベルの入力信号をテストスパイク入力構造２５４に与えることによりトランジスタ２４８の接地状態もしくはスパイクが生じた状態をシミュレーションすることができる。  従って、本発明に従ったプログラマブルプレビュー可能回路は、電子回路の１つ以上のプログラマブルプレビュー可能素子の論理状態を非破壊でシミュレーションすることができる。
【００２７】
しかし、このようなプログラマブルプレビュー可能回路は、温度制御型発振器６００のアプリケーションに限定されず、既知または今後に開発される、集積回路も含めたプログラミングを要する回路、すなわちASICにおける論理ネットワーク合成、シリアル番号、パスワードまたは電子「組合せロック」データのコード化または書き込み（インスクリプション）のような機能を使用可能にする回路のいずれにも適用可能であり、エンドユーザに渡る前に測定された製品内の性能データのストレージにも適用可能である。このような回路では、所定のプログラマブルプレビュー可能回路素子がスパイクの生じた状態にさせられるのか、またはデフォルトの状態のままなのかどうかは、一般に素子それ自体とは無関係に決定される。
【００２８】
例えばプログラマブル論理デバイスでは、必要なプログラマブルプレビュー可能回路素子を、コンパイラによって生成されるアルゴリズムに基づいて恒久的に設定する、つまり既知の状態にすることによって、合成された論理ネットワークは実現される。シリアル番号はデバイス内にコード化される既知のデジタル量である。デバイスの測定された出力電力は、複数のプログラマブルプレビュー可能回路素子にコード化されたデジタル量によって表すことができる。これらの場合には、一般的なヒュージブルリンク回路の構成は、図１の従来の回路に示されるように接地ノードと「溶断」ノードとの間に置いたヒューズ素子によって表示される。これらの構成では、入力に印加される「通常の」論理電圧がヒューズ素子を破壊することになるので、溶断したヒューズをシミュレートすることはできない。
【００２９】
しかし、本発明に従ったプログラマブルプレビュー可能回路では、第１または第２の所定の電圧が各回路の通常電圧レベルの範囲内にある限り、回路に第１または第２の所定の電圧を印加することによって、回路の動作における測定および変化を観察することができる。そのとき、シミュレートされた状態の組合せに対する回路の動作の測定値は、所定の基準値と比較できる。対応するトランジスタ２４８を閉じるために閉鎖信号をスパイクイネーブル入力構造２５７の特定のものに与え、かつ金属の接点に接合部を通って基板に至るスパイクを生じさせるに十分に高く他の回路素子への損壊を避けるには十分に低いプログラミング電圧を印加することによって、希望の基準出力信号ともっとも密接に関連するさまざまなプログラマブルプレビュー可能なアンチヒューズのプログラムされた状態とデフォルトの状態との組合せを、回路に恒久的に書き込み、つまりプログラムすることができる。
【００３０】
出力構造２５８で作り出される出力状態を希望の状態にするためにトランジスタ２４８にスパイクを生じさせる必要があると決定されると、スパイクイネーブル入力構造２５７は、動作可能になり、十分な振幅があり十分な持続時間と周波数のピークを有するプログラミング電圧パルス列は、テストスパイク入力構造２５４に印加されトランジスタ２４８にスパイクを生じさせる。この入力信号は、トランジスタ２４８にスパイクを生じさせるほど高いが回路中の他の素子を損壊しないほど低い振幅を含まなくてはならない。スパイキングによって、接合部２４８ａと２４８ｂで接地との短絡が生じる。
【００３１】
図３は、図５のプログラミング信号入力パルス列をテストスパイク入力構造２５４に置く一方で、スパイクイネーブル入力構造２５７を使用可能にした結果、プログラマブルプレビュー可能回路２００で起きる物理的変化を示す。図３は、トランジスタ２４８の第１接合部２４８ａをスパイクすることによって作られる接地電圧２３０への抵抗経路２６０を示している。
【００３２】
図４はプルダウントランジスタ２４８の一実施形態の断面図を示す。特に、図４はスパイキング後のトランジスタ２４８の第１接合部２４８ａのみを示す。図４に示されているように、トランジスタ２４８は、基板３１０、このトランジスタ２４８の実施形態ではｎ+領域３２０である接合部２４８ａ、二酸化ケイ素（SiO2）の絶縁層３３０、およびメタライゼーション層３４０を含む。メタライゼーション層３４０は接合部２４８ａをノード２５５に接続する。特に、メタライゼーション層３４０は絶縁層３３０上に形成された窓を通って広がりｎ+領域３２０に接触する。本発明に従ったプログラマブルプレビュー可能回路で使用可能なさまざまのメタライゼーション層３４０の実施形態では、メタライゼーション層３４０は１％のシリコンが添加されたアルミニウムを含む。
【００３３】
スパイキングの前は、ｎ+領域３２０はメタライゼーション層３４０を基板３１０から分離する。しかしスパイキング後は、メタライゼーション層３４０を形成している材料のスパイク３５０が、ｎ+領域３２０を通って基板３１０まで広がる。その結果、メタライゼーション層３４０は基板３１０に恒久的、抵抗的に接続される。
【００３４】
図５は、トランジスタ２４８でスナップバックを開始し、従ってトランジスタ２４８をスパイクするためにテストスパイク入力構造２５４に与えることができるプログラミングパルス列５００の一実施形態を示す。図５に示されているように、パルス列５００は内部パルス期間５１５〜５５５によって区切られた第１〜第６のパルス５１０〜５６０を含む。一般にパルス５１０〜５６０の間では、約１５Ｖ〜２０Ｖの電圧がテストスパイク入力構造２５４からトランジスタ２４８へ印加される。対照的に内部パルス期間５１５〜５５５の間では、約０Ｖの電圧がトランジスタ２４８に印加される。しかし、パルス間に印加される電圧は、それがトランジスタ２４８をスパイクするに十分である限り、トランジスタ２４８の設計によって高くも低くもなりうる。
【００３５】
模範的なパルス列５００は６つのパルス５１０〜５６０を含む。ただし、トランジスタ２４８がチップの他の回路素子を損壊せずにスパイクする限りは、パルスの数、振幅、持続時間、および周波数は自由に変えることができる。
【００３６】
実施形態の第１のパルス５１０には、内部パルス期間５１５が続いている。第２のパルス５２０には、今度は内部パルス期間５２５が続いている。第１の内部パルス期間５１５は１２ミリ秒の長さであるが、第１のパルス５１０は０．５マイクロ秒の長さであり、第２のパルス５２０は０．４マイクロ秒の長さである。その他の内部パルス期間５２５〜５５５は２ミリ秒の長さであるが、残りのパルスは０．４マイクロ秒の長さである。ただし、この実施形態において使用されているものとは異なった化合物（コンパウンド）と異なった構造から成る接合部が使用される場合があり、異なった化合物から成る接合部は異なった電圧レベル、パルス幅、およびパルス間幅を用いる場合がある。例えば、CMOS接合部が、上述のトランジスタ２４８の実施形態で使用されるNMOS接合部の代わりに使用される場合がある。
【００３７】
一般に、本発明に従ったプログラマブルプレビュー可能回路で使用される特定の型のトランジスタにスパイキングを誘発する任意の型の信号を使って、プログラマブルプレビュー可能回路のプログラミングを遂行できる。スパイクを生じさせることができる型のトランジスタであれば、本発明に従ったプログラマブルプレビュー可能回路で使用できる。異なった型のトランジスタ製作技術が使用される場合もある。さらに、１パーセントのシリコンを含む模範的メタライゼーション層３４０とは異なるメタライゼーション層、またはアルミニウムと銅との組合せが使用される場合もある。さまざまなパルス幅、周波数、および持続時間が、異なったメタライゼーション層、異なった回路機構サイズおよび、または異なった製作技術に適切であると意識すべきであり、チップ内の他の回路を損壊するのを避けながらスパイキングを確実にすることが選択されなくてはならない。
【００３８】
図６は本発明に従ったプログラマブルプレビュー可能回路の実施形態を含む同調可能な温度制御型発振器回路６００を示す。温度制御型発振器回路６００は第１、第２、第３、第４、および第５のプログラマブルプレビュー可能回路６９２、６９４、６９６、６９８、および６９９に接続される。
【００３９】
利用可能なテストスパイク入力構造６０２、６０４、６０６、６０８、および６１０は、それぞれ、各プログラマブルプレビュー可能回路６９２、６９４、６９６、６９８、および６９９と接合している。各テストスパイク入力構造６０２、６０４、６０６、６０８、および６１０はプログラマブルプレビュー可能回路６９２〜６９９の１つと接合している。共通スパイクイネーブル機構６１１はプログラマブルプレビュー可能回路６９２〜６９９のスパイクイネーブル入力構造２５７、例えば図２のスパイクイネーブル入力構造２５７に接合している。
【００４０】
プログラマブルプレビュー可能回路６９２〜６９９は出力構造２５８を含み、この出力構造は関連したMOSトランジスタ６１２、６１４、６１６、６１８、および６２０のゲートとそれぞれ接合している。各MOSトランジスタ６１２〜６２０は、関連したキャパシタ６２２〜６３０に接合している。これらの５つのキャパシタ６２２〜６３０はまた、シュミットトリガ６３２の入力６３４に接合している。トリガ出力６３６上の出力信号は、少なくとも部分的には、同調可能な温度制御型発振器回路６００上の各キャパシタ６２２、６２４、６２６、６２８、および６３０が動作可能に存在するか否かによって決定される。キャパシタ６２２〜６３０の動作可能な状態は、それぞれ関連するプログラマブルプレビュー可能回路６９２〜６９９のシミュレートされた状態または実際の状態によって決定される。
【００４１】
プログラマブルプレビュー可能回路６９２〜６９９の出力は、希望の出力をシミュレートするために入力信号を対応するプログラマブルプレビュー可能回路入力構造２５４に与えることによって、一時的にプログラムすることができる。プログラマブルプレビュー可能回路６９２〜６９９は、イネーブル信号を対応するスパイクイネーブル入力構造２５７に与えることによって恒久的にプログラムすることができる。
【００４２】
回路６００は、検知温度を示す所定の周波数を有する信号を出力６４０に発生させるように設計されている。しかし、集積回路の製作にばらつきがあるため、出力６４０で提供される信号は、所定の基準信号に対して決定され同調されなくてはならない。従って、５つの入力信号を同時にプログラマブルプレビュー可能回路６９２〜６９９の入力に与え、それからこれらの信号を変えてある範囲の出力を発生させ、それを出力６４０で得られる希望の信号とその後に比較することによって、出力６４０で提供される信号は調整されうる。
【００４３】
以上、具体例を用いて本発明を説明したが、当業者には多数の代替例、変形例、および変更例があることが明白と思われる。例えば、本発明は上記の実施形態だけではなく、電子回路のプログラミングまたは出力決定に有用な任意のプログラマブルプレビュー可能回路に適用できる。従って、前掲の特許請求の範囲に含まれるすべての代替例、変形例、および変更例を含むことを意図する。
【図面の簡単な説明】
【図１】  従来のヒュージブルリンク回路を示す図である。
【図２】  プログラマブルプレビュー可能回路の実施形態を示す図である。
【図３】  プログラマブルプレビュー可能回路を恒久的にプログラムした後の、プログラマブルプレビュー可能回路の実施形態を示す図である。
【図４】  実施形態におけるスパイクの伸展の模範的な断面図である。
【図５】  プログラミングパルス信号の実施形態を示す図である。
【図６】  一実施形態を含む温度制御型発振器を示す図である。
【符号の説明】
１２０  電圧源、１４７  プルアップ抵抗、１３４  プログラム入力構造、１５５  共通ノード、１３８  出力バッファ素子、１４０  出力構造、２２０  電圧源、２４７  プルアップ抵抗、２５４  テストスパイク入力構造、２５５  共通ノード、２５６  隔離出力バッファ、２５８  出力構造、２５７  スパイクイネーブル入力構造、２４６  隔離入力バッファ、２４８ａ  第１接合部、２４８プルダウントランジスタ、２４８ｂ  第２接合部、２６０  抵抗経路、３４０メタライゼーション層、３３０  絶縁層、３２０  ｎ+領域、３５０  スパイク、３１０  基板、５１０〜５６０  第１パルス〜第６パルス、５１５〜５５５内部パルス期間、６０２、６０４、６０６、６０８、６１０  テストスパイク入力構造、６１１  共通スパイクイネーブル機構、６１２、６１４、６１６、６１８、６２０  MOSトランジスタ、６２２、６２４、６２６、６２８、６３０  キャパシタ、６３２  シュミットトリガ、６３４  入力、６３６  トリガ出力、６４０  出力、６９２  第１プログラマブルプレビュー可能回路、６９４  第２プログラマブルプレビュー可能回路、６９６  第３プログラマブルプレビュー可能回路、６９８  第４プログラマブルプレビュー可能回路、６９９  第５プログラマブルプレビュー可能回路。
【図１】
0004398108.tif 000002
【図２】
0004398108.tif 000003
【図３】
0004398108.tif 000004
【図４】
0004398108.tif 000005
【図５】
0004398108.tif 000006
【図６】
0004398108.tif 000007