(57)【特許請求の範囲】
【請求項１】
直流電源に直列接続されて充電される複数の２次電池それぞれの両端電圧を第１の所定値と比較し過充電であるか否かを判定する複数の第１比較手段と、
前記複数の２次電池が接続される外部端子それぞれの電圧を前記２次電池の充電時の電圧より低い第２の所定値と比較して前記外部端子の電圧が前記第２の所定値未満で時短指示であるか否かを判定する複数の第２比較手段と、
前記複数の第１比較手段のいずれかが過充電と判定したとき発振を行う発振手段と、
前記複数の第２比較手段のいずれかが時短指示と判定したとき前記発振手段の発振周波数を高くする発振周波数変更手段と、
前記発振手段の出力する発振信号を用いて計時し所定時間後に充電停止信号を出力するタイマ手段を有し、
前記２次電池の過充電を防止することを特徴とする充電保護回路。
【請求項２】
請求項１記載の充電保護回路において、
前記発振手段は、インバータとコンデンサを多段縦続接続して構成され、定電流を各インバータより各コンデンサに供給して充電するリング発振器であり、
発振周波数変更手段は、前記時短指示のとき前記定電流を増大させることを特徴とする充電保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は充電保護回路に関し、２次電池の過充電を防止する充電保護回路に関する。
【背景技術】
【０００２】
ＡＣアダプタやＵＳＢポート等の直流電源とリチウムイオン電池等の２次電池間に接続されて２次電池の過充電を保護する充電保護回路がある。
【０００３】
図４は、従来の充電保護回路の一例のブロック図を示す。同図中、充電保護回路１は、半導体集積回路で構成されており、直流電源２と２次電池３との間に接続されたスイッチングトランジスタ４のオン／オフ制御を行う。充電保護回路１は、スイッチングトランジスタ４をオンして２次電池３の充電を行う。また、２次電池３の電圧が所定値を超えた時間をタイマ回路で計時して、例えば数分等の所定時間を超えた場合には２次電池３の過充電と判定し、スイッチングトランジスタ４をオフさせて充電を終了させる機能を持っている。
【０００４】
なお、特許文献１には、遅延時間の設定にコンデンサの充放電を用いた回路でコンデンサ端子が所定の電圧範囲外になったことを検出する電圧検出回路を追加することが記載されている。
【特許文献１】特開平１１−３１２９６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、充電保護回路の製造時に動作確認を行う場合、タイマ回路の動作確認のために長時間を要する。このタイマ回路の動作確認を短縮しようとした場合、タイマ回路で使用するクロック信号を高速化すなわち高周波数化することが考えられる。
【０００６】
クロック信号を高速化するためには、クロック信号を発生する発振器の時定数を決定するコンデンサ等の素子を、充電保護回路を構成する半導体集積回路の外部端子に外付けし、動作確認時と通常使用時とでコンデンサ等の素子を交換することが考えられる。しかし、この場合は半導体集積回路に外部端子を追加しなければならず、外部端子を追加する余裕がない場合には実現できないという問題があった。
【０００７】
本発明は、上記の点に鑑みなされたものであり、動作確認に要する時間を短縮することができ、そのために外部端子を設ける必要がない充電保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の充電保護回路は、直流電源に直列接続されて充電される複数の２次電池それぞれの両端電圧を第１の所定値と比較し過充電であるか否かを判定する複数の第１比較手段と、
前記複数の２次電池が接続される外部端子それぞれの電圧を前記２次電池の充電時の電圧より低い第２の所定値と比較して前記外部端子の電圧が前記第２の所定値未満で時短指示であるか否かを判定する複数の第２比較手段と、
前記複数の第１比較手段のいずれかが過充電と判定したとき発振を行う発振手段と、
前記複数の第２比較手段のいずれかが時短指示と判定したとき前記発振手段の発振周波数を高くする発振周波数変更手段と、
前記発振手段の出力する発振信号を用いて計時し所定時間後に充電停止信号を出力するタイマ手段を有し、
前記２次電池の過充電を防止することにより、動作確認に要する時間を短縮することができ、そのために外部端子を設ける必要がない。
【０００９】
前記充電保護回路において、
前記発振手段は、インバータとコンデンサを多段縦続接続して構成され、定電流を各インバータより各コンデンサに供給して充電するリング発振器であり、
発振周波数変更手段は、前記時短指示のとき前記定電流を増大させることことができる。
【発明の効果】
【００１０】
本発明によれば、動作確認に要する時間を短縮することができ、そのために外部端子を設ける必要がない。
【発明を実施するための最良の形態】
【００１１】
以下、図面に基づいて本発明の実施形態について説明する。
【００１２】
＜充電保護回路の回路構成＞
図１は、本発明の充電保護回路の一実施形態の回路構成図を示す。この充電保護回路は直列接続された２次電池ＢＴＡ，ＢＴＢ，ＢＴＣ，ＢＴＤの充電を制御するための装置であり、半導体集積回路１０内に構成されている。充電時には、２次電池ＢＴＡは外部端子１１Ａ，１１Ｂ間に接続され、２次電池ＢＴＢは外部端子１１Ｂ，１１Ｃ間に接続され、２次電池ＢＴＣは外部端子１１Ｃ，１１Ｄ間に接続され、２次電池ＢＴＤは外部端子１１Ｄと接地間に接続される。
【００１３】
なお、この充電保護回路では２次電池ＢＴＢ，ＢＴＣ，ＢＴＤを取り外し２次電池ＢＴＡだけを充電することもでき、また、２次電池ＢＴＣ，ＢＴＤを取り外し２次電池ＢＴＡ，ＢＴＢだけを充電することもでき、また、２次電池ＢＴＤを取り外し２次電池ＢＴＡ，ＢＴＢ，ＢＴＣだけを充電することも可能である。
【００１４】
２次電池ＢＴＡ，ＢＴＢ，ＢＴＣ，ＢＴＤの両端電圧は、図２に示すように、正常に充電しているときは例えば２．０Ｖ〜４．３Ｖの範囲であり、４．３Ｖ以上は過充電である。また、充電時には、両端電圧が０Ｖ以下または９Ｖ以上であることはない。このため、本発明では−１Ｖ以下を時短モード指示電圧としている。
【００１５】
製造時の動作確認においてはテスタから外部端子１１Ａ，１１Ｂ，１１Ｃに４．３Ｖ以上の例えば４．５Ｖを印加し、外部端子１１Ｄに０Ｖ以下の例えば−１．０Ｖを印加する。また、外部端子１１Ｂ，１１Ｃ，１１Ｄに４．５Ｖを印加し、外部端子１１Ａに−１．０Ｖを印加する。
【００１６】
半導体集積回路１０内で外部端子１１Ａは差動増幅器１２Ａの非反転入力端子に接続され、外部端子１１Ｂは差動増幅器１２Ａの反転入力端子に接続され、差動増幅器１２Ａは外部端子１１Ａ，１１Ｂ間の差電圧を出力する。また、外部端子１１Ｂは差動増幅器１２Ｂの非反転入力端子に接続され、外部端子１１Ｃは差動増幅器１２Ｂの反転入力端子に接続され、差動増幅器１２Ｂは外部端子１１Ｂ，１１Ｃ間の差電圧を出力する。また、外部端子１１Ｃは差動増幅器１２Ｃの非反転入力端子に接続され、外部端子１１Ｄは差動増幅器１２Ｃの反転入力端子に接続され、差動増幅器１２Ｃは外部端子１１Ｃ，１１Ｄ間の差電圧を出力する。
【００１７】
差動増幅器１２Ａの出力端子はコンパレータ１３Ａの非反転入力端子及びコンパレータ１４Ａの反転入力端子に接続されている。コンパレータ１３Ａの反転入力端子には第１電圧Ｖ１（Ｖ１＝４．３Ｖ）が印加され、コンパレータ１４Ａの非反転入力端子には第２電圧Ｖ２（Ｖ２＝−１．０Ｖ）が印加されている。
【００１８】
コンパレータ１３Ａは、外部端子１１Ａ，１１Ｂの差電圧が第１電圧Ｖ１を超えたときハイレベルの過充電判定信号を生成してオア回路１５に供給する。また、コンパレータ１４Ａは、外部端子１１Ａが第２電圧Ｖ２未満のときハイレベルの時短指示信号を生成してオア回路１６に供給する。
【００１９】
差動増幅器１２Ｂの出力端子はコンパレータ１３Ｂの非反転入力端子及びコンパレータ１４Ｂの反転入力端子に接続されている。コンパレータ１３Ｂの反転入力端子には第１電圧Ｖ１が印加され、コンパレータ１４Ｂの非反転入力端子には第２電圧Ｖ２が印加されている。
【００２０】
コンパレータ１３Ｂは、外部端子１１Ｂ，１１Ｃの差電圧が第１電圧Ｖ１を超えたときハイレベルの過充電判定信号を生成してオア回路１５に供給する。また、コンパレータ１４Ｂは、外部端子１１Ｂが第２電圧Ｖ２未満のときハイレベルの時短指示信号を生成してオア回路１６に供給する。
【００２１】
差動増幅器１２Ｃの出力端子はコンパレータ１３Ｃの非反転入力端子及びコンパレータ１４Ｃの反転入力端子に接続されている。コンパレータ１３Ｃの反転入力端子には第１電圧Ｖ１が印加され、コンパレータ１４Ｃの非反転入力端子には第２電圧Ｖ２が印加されている。
【００２２】
コンパレータ１３Ｃは、外部端子１１Ｃが第１電圧Ｖ１を超えたときハイレベルの過充電判定信号を生成してオア回路１５に供給する。また、コンパレータ１４Ｃは、外部端子１１Ｃが第２電圧Ｖ２未満のときハイレベルの時短指示信号を生成してオア回路１６に供給する。
【００２３】
半導体集積回路１０の外部端子１１Ｄはコンパレータ１３Ｄの非反転入力端子及びコンパレータ１４Ｄの反転入力端子に接続されている。コンパレータ１３Ｄの反転入力端子には第１電圧Ｖ１が印加され、コンパレータ１４Ｄの非反転入力端子には第２電圧Ｖ２が印加されている。
【００２４】
コンパレータ１３Ｄは、外部端子１１Ｄが第１電圧Ｖ１を超えたときハイレベルの過充電判定信号を生成してオア回路１５に供給する。また、コンパレータ１４Ｄは、外部端子１１Ｄが第２電圧Ｖ２未満のときハイレベルの時短指示信号を生成してオア回路１６に供給する。
【００２５】
オア回路１５は、コンパレータ１３Ａ〜１３Ｄのいずれかからハイレベルの過充電判定信号を供給されると、この過充電判定信号をイネーブル信号として発振器１７及びタイマ回路１８に供給する。オア回路１６は、コンパレータ１４Ａ〜１４Ｄのいずれかからハイレベルの時短指示信号を供給されると、この時短指示信号を発振器１７に供給する。
【００２６】
発振器１７は、イネーブル信号を供給されると発振動作を行う。このとき、得られた発振信号は、ハイレベルの時短指示信号を供給された場合は周波数が高くなり、ハイレベルの時短指示信号を供給されない場合は周波数が低くなる。
【００２７】
タイマ回路１８は発振器１７から供給される発振信号をカウントして計時し、所定時間後に充電停止信号を生成して出力回路１９に供給する。
【００２８】
充電時には、出力回路１９は外部端子２０からｎチャネルＦＥＴ（電界効果トランジスタ）２１のゲートにハイレベルのスイッチング信号を供給してＦＥＴ２１をオンさせる。これにより、直流電源２２から２次電池ＢＴＡ，ＢＴＢ，ＢＴＣ，ＢＴＤに電流が供給され、２次電池ＢＴＡ，ＢＴＢ，ＢＴＣ，ＢＴＤの充電が行われる。
【００２９】
一方、充電停止信号を供給されると、出力回路１９は外部端子２０からｎチャネルＦＥＴ（電界効果トランジスタ）２１のゲートに供給するスイッチング信号をローレベルとしてＦＥＴ２１をオフさせ、２次電池ＢＴＡ，ＢＴＢ，ＢＴＣ，ＢＴＤの充電を停止させる。
【００３０】
＜発振器の回路構成＞
図３は、発振器１７の一実施形態の回路構成図を示す。
同図中、ｎチャネルＦＥＴ（電界効果トランジスタ）Ｍ１のドレイン及びゲートはｎチャネルＦＥＴＭ２，Ｍ４のゲートに共通接続されている。ＦＥＴＭ１，Ｍ２，Ｍ４それぞれのゲート面積は１：１：Ｎ（Ｎは１以上の実数）とされている。
【００３１】
ＦＥＴＭ１のドレインは定電流Ｉａを流す定電流源３０とスイッチＳＷ１を介して電源ＶＤＤに接続され、ＦＥＴＭ２のドレインはｐチャネルＦＥＴＭ３のドレイン及びゲートに接続されている。ＦＥＴＭ４のドレインはスイッチＳＷ２を介してＦＥＴＭ３のドレイン及びゲートに接続され、ＦＥＴＭ１，Ｍ２，Ｍ４のソースは接地されている。ＦＥＴＭ１と、ＦＥＴＭ２，Ｍ４はカレントミラー回路を構成しており、ＦＥＴＭ３のドレイン電流はＩａ×（Ｎ＋１）となる。上記の定電流源３０とＦＥＴＭ１，Ｍ２，Ｍ４で定電流発生部が構成されている。
【００３２】
スイッチＳＷ１は、端子３１にオア回路１５からハイレベルの過充電判定信号を供給されたときのみオンとなる。スイッチＳＷ２は、端子３２にオア回路１６からハイレベルの時短指示信号を供給されたときのみオンとなる。
【００３３】
ＦＥＴＭ３はソースを電源ＶＤＤに接続され、ゲートをｐチャネルＦＥＴＭ１１，Ｍ１２，Ｍ１５，Ｍ１６，Ｍ１９，Ｍ２０それぞれのゲートに共通接続されている。ＦＥＴＭ３とＦＥＴＭ１１，Ｍ１２，Ｍ１５，Ｍ１６，Ｍ１９，Ｍ２０それぞれはカレントミラー回路を構成している。なお、ＦＥＴＭ３，Ｍ１１，Ｍ１２，Ｍ１５，Ｍ１６，Ｍ１９，Ｍ２０のゲート面積は略同一とされている。
【００３４】
ＦＥＴＭ１１のソースは電源ＶＤＤに接続され、ＦＥＴＭ１１のゲート及びドレインはＦＥＴＭ１２のソースに接続され、ＦＥＴＭ１２のドレインはｐチャネルＦＥＴＭ１３のソースに接続されている。同様に、ＦＥＴＭ１５のソースは電源ＶＤＤに接続され、ＦＥＴＭ１５のゲート及びドレインはＦＥＴＭ１６のソースに接続され、ＦＥＴＭ１６のドレインはｐチャネルＦＥＴＭ１７のソースに接続されている。
【００３５】
また、ＦＥＴＭ１９のソースは電源ＶＤＤに接続され、ＦＥＴＭ１９のゲート及びドレインはＦＥＴＭ２０のソースに接続され、ＦＥＴＭ２０のドレインはｐチャネルＦＥＴＭ２１のソースに接続されている。これにより、ＦＥＴＭ１２，Ｍ１６，Ｍ２０それぞれのドレイン電流はＩａ×（Ｎ＋１）となる。
【００３６】
ＦＥＴＭ１３のゲート，ドレインそれぞれはｎチャネルＦＥＴＭ１４のゲート，ドレインそれぞれに共通接続され、ＦＥＴＭ１４のソースは接地されてインバータを構成しており、ＦＥＴＭ１３，Ｍ１４のドレインはコンデンサＣ１の一端及びＦＥＴＭ１７，Ｍ１８のゲートに接続されている。
【００３７】
ＦＥＴＭ１７のゲート，ドレインそれぞれはｎチャネルＦＥＴＭ１８のゲート，ドレインそれぞれに共通接続され、ＦＥＴＭ１８のソースは接地されてインバータを構成しており、ＦＥＴＭ１７，Ｍ１８のドレインはコンデンサＣ２の一端及びＦＥＴＭ２１，Ｍ２２のゲートに接続されている。
【００３８】
ＦＥＴＭ２１のゲート，ドレインそれぞれはｎチャネルＦＥＴＭ２２のゲート，ドレインそれぞれに共通接続され、ＦＥＴＭ２２のソースは接地されてインバータを構成しており、ＦＥＴＭ２１，Ｍ２２のドレインはコンデンサＣ３の一端及びＦＥＴＭ２３，Ｍ２４のゲートに接続されている。なお、コンデンサＣ１，Ｃ２，Ｃ３それぞれの静電容量は略同一とされている。
【００３９】
ＦＥＴＭ２３のゲート，ドレインそれぞれはｎチャネルＦＥＴＭ２４のゲート，ドレインそれぞれに共通接続され、ＦＥＴＭ２３のソースは電源ＶＤＤに接続され、ＦＥＴＭ２４のソースは接地されてインバータを構成しており、ＦＥＴＭ２１，Ｍ２２のドレインは出力端子１２に接続されると共に、ＦＥＴＭ１３，Ｍ１４のゲートに帰還接続されている。つまり、インバータとコンデンサを多段縦続接続することにより、リング発振器（ＦＥＴＭ１１〜Ｍ２４，コンデンサＣ１〜Ｃ３）が構成されている。
【００４０】
ここで、動作確認時においては、スイッチＳＷ１，ＳＷ２がオンであり、ＦＥＴＭ１２，Ｍ１６，Ｍ２０それぞれのドレイン電流Ｉａ×（Ｎ＋１）によってコンデンサＣ１，Ｃ２，Ｃ３それぞれが充電されるので、リング発振器の出力する発振周波数は、ＦＥＴＭ１２，Ｍ１６，Ｍ２０それぞれのドレイン電流がＩａの場合の略（Ｎ＋１）倍となる。
【００４１】
通常使用時ではスイッチＳＷ２がオフとなり、ＦＥＴＭ１２，Ｍ１６，Ｍ２０それぞれのドレイン電流はＩａとなり、リング発振器の出力する発振周波数は動作確認時の１／（Ｎ＋１）となる。即ち、動作確認時における発振周波数を通常使用時の（Ｎ＋１）倍にすることができ、充電保護回路の検査時間を大幅に短縮することができる。
【００４２】
＜動作確認動作＞
製造時の動作確認で例えば外部端子１１Ａ，１１Ｂ，１１Ｃに４．５Ｖを印加し、外部端子１１Ｄに−１．２Ｖを印加すると、コンパレータ１３Ａ〜１３Ｃはハイレベルの過充電判定信号を生成し、この過充電判定信号はイネーブル信号として発振器１７及びタイマ回路１８に供給される。これと共に、コンパレータ１４Ｄはハイレベルの時短指示信号を生成して発振器１７に供給する。これにより、動作確認時における発振周波数を通常使用時に比して大幅に高くすることができ、充電保護回路の検査時間を大幅に短縮することができる。この他に、例えば外部端子１１Ｂ，１１Ｃ，１１Ｄに４．５Ｖを印加し、外部端子１１Ａに−１．２Ｖを印加して動作確認を行っても良い。
【００４３】
なお、差動増幅器１２Ａ〜１２Ｃ，コンパレータ１３Ａ〜１３Ｄが請求項記載の第１比較手段に相当し、コンパレータ１４Ａ〜１４Ｄが第２比較手段に相当し、発振器１７が発振手段に相当し、スイッチＳＷ１，ＦＥＴＭ４が発振周波数変更手段に相当し、タイマ回路１８がタイマ手段に相当する。
【図面の簡単な説明】
【００４４】
【図１】本発明の充電保護回路の一実施形態の回路構成図である。
【図２】２次電池の両端電圧と時短モード指示電圧を説明するための図である。
【図３】発振器の一実施形態の回路構成図である。
【図４】従来の充電保護回路の一例のブロック図である。
【符号の説明】
【００４５】
１０  半導体集積回路
１１Ａ〜１１Ｄ，２０  外部端子
１２Ａ〜１２Ｃ  差動増幅器
１３Ａ〜１３Ｄ，１４Ａ〜１４Ｄ  コンパレータ
１５，１６  オア回路
１７  発振器
１８  タイマ回路
２１，Ｍ１〜Ｍ２４  ＦＥＴ
２２  直流電源
３０  定電流源
ＢＴＡ，ＢＴＢ，ＢＴＣ，ＢＴＤ  ２次電池
【図１】
0004539582.tif 000002
【図２】
0004539582.tif 000003
【図３】
0004539582.tif 000004
【図４】
0004539582.tif 000005