(57)【特許請求の範囲】
【請求項１】
半導体基板上にＭＩＳトランジスタを製造する方法において、次の連続的諸工程：
ａ）前記半導体基板上にペデスタル層（１０２）を形成し、次いで、このペデスタル層上に、該半導体基板のチャネル領域（１１８）の上方に配置される犠牲的ダミーゲート（１１２）を形成する工程、
ｂ）前記犠牲的ダミーゲート（１１２）に自己整列され、前記チャネル領域を少なくとも部分的に特定している、ソース領域及びドレイン領域（１１４，１１６）を前記半導体基板に形成する工程、
ｃ1）前記犠牲的ダミーゲート（１１２）の側面を、少なくとも１種の電気絶縁物質からなる層により覆い、次いで、前記犠牲的ダミーゲート（１１２）を除去して前記チャネル領域の上方に溝（１３０）を形成する工程、
ｃ2）前記溝（１３０）の側面にスペーサ（１２２）を形成する工程、
ｃ3）注入マスクとして前記スペーサ（１２２）を使用し、前記溝（１３０）中のイオン注入によって、前記チャネル領域の一部をドープすることにより、チャネルドープ区域（１４０）を形成する工程、
ｄ）前記溝（１３０）中に、ゲート絶縁体層（１４４）によって前記半導体基板から分離された、最終ゲートと呼ばれるゲート（１５０）を形成する工程、
を含み、しかも、前記最終ゲート（１５０）を形成する工程が、前記ペデスタル層（１０２）中に、前記ソース領域及びドレイン領域（１１４，１１６）の一部分の上方に少なくとも１つの窪み（１４２）を形成するため、前記溝（１３０）の底部に位置する前記ペデスタル層（１０２）の少なくとも一部分と、前記溝（１３０）の側面の前記スペーサ（１２２）の下に伸びている、前記ペデスタル層（１０２）の少なくとも一部分との除去の後に行われ、前記最終ゲート（１５０）が前記少なくとも１つの窪み（１４２）の中へ伸びている；上記製造する方法。
【請求項２】
前記ソース領域及びドレイン領域（１１４，１１６）を形成するための工程ｂ）が、連続的に
−注入マスクとして前記犠牲的ダミーゲート（１１２）を用いる第１のイオンドーピング注入、
−前記犠牲的ダミーゲート（１１２）の側面への側面スペーサ（１２０）の形成、
−注入マスクとして、前記側面スペーサ（１２０）を備えた前記犠牲的ダミーゲート（１１２）を用いる第２のイオンドーピング注入、
を含む、請求項１記載の方法。
【請求項３】
前記工程ｃ3）におけるドーピング工程を行う前に、前記溝（１３０）の側面の前記スペーサ（１２２）上に酸化物の層（１３４）を形成する、請求項１記載の方法。
【請求項４】
前記溝（１３０）の側面の前記スペーサ（１２２）を窒化物で構成するとともに、前記溝（１３０）の側面の前記スペーサ（１２２）を低温酸化することにより、前記酸化物層（１３４）を形成する、請求項３記載の方法。
【請求項５】
前記側面スペーサ（１２０）と同一物質で前記溝（１３０）の側面の前記スペーサ（１２２）を形成する、請求項２記載の方法。
【請求項６】
前記最終ゲート（１５０）を形成する前に、前記溝（１３０）の底部の前記ペデスタル層（１０２）を除去し、次いで、前記ゲート絶縁体層（１４４）を形成する、請求項１記載の方法。
【請求項７】
前記ペデスタル層（１０２）の一部を除去した後であって、前記最終ゲート（１５０）を定着させる前に、前記ゲート絶縁体層を形成するとともに、前記溝（１３０）の側面の前記スペーサ（１２２）上に新たな酸化物層を形成する、請求項１記載の方法。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、自己整列ゲートを有するＭＩＳトランジスタ及びその製法に関する。ＭＩＳトランジスタとは、金属−絶縁体−半導体タイプの構造、例えば、ＭＯＳトランジスタ（金属−酸化物−半導体）の構造をいう。
本発明は、特に、シリコン基板上に、極超短波の範囲で機能し得る上記のようなトランジスタを製造することに関する。
【０００２】
本発明は、極超短波及び／又は電力回路を製造するための、例えば、電気通信の領域内で使用することのできる回路を造るためのマイクロエレクトロニクスに適用することができる。
【０００３】
（従来技術）
極超短波タイプの素子及び回路が通常、ガリウム砒素（ＧａＡｓ）の基板上、又はシリコン基板（Ｓｉ）上に造られることは知られている。
コスト上の理由で、ガリウム砒素の基板上において造られる諸回路は、一般に、あまり複雑ではなく、集積密度が高くない。このように、これら諸回路の構造は、小型で経済的という点では最適化されていない。
【０００４】
文献［１］（この出典は、本明細書の最後に挙げられている）は、ソース及びドレインの領域上に自己整列ゲートを有するＭＩＳトランジスタの製造方法に関する。
この方法は、ソース領域及びドレイン領域の配置、並びにいわゆる最終ゲート(definitive gate)の設置を特定するための犠牲的ダミーゲートを設置する工程を基にする。ダミーゲートを設けることによって、最終ゲートが、ソース領域及びドレイン領域を形成することに関連する熱処理から解放される。
【０００５】
更に、文献［１］の方法によって、特に、ゲートのレベルで造られた配線に対応する接触ガード(contact guard)を減少させながら、コンパクトな(compact)トランジスタを製造することが可能となる。
素子及び回路の集積密度を高めることに関する研究を継続している間、トランジスタの個々の寸法、一層詳しく言えば、それらのゲートの寸法を小さくすることは、一つの目的であった。
【０００６】
ゲート寸法を小さくする際には、トランジスタのしきい値電圧の調整に関する問題、及びドレインとソースの間のドリル加工の問題が存在する。
ゲートの下に配置されるチャネル領域のドーピング密度を大きくすることによって、そのしきい値電圧を調整することが可能となり、また、ソース領域とドレイン領域の間のドリル加工に対する保護(immunity)を高めることが可能となる。
【０００７】
しかし、ゲート下のドーピング密度の増大は、一方においてはソースとチャネルの間に、他方においてはドレインとチャネルの間に存在する依存容量(parasite capacities)の増大によって成し遂げられるため、電荷担体の移動性が低減することになる。
【０００８】
ゲート寸法が小さくなると、チャネル中のドーピングが増加し、素子の周波数性能を最適化することが一層困難になる。周波数性能を制限するものの１つは、チャネル−ソース又はチャネル−ドレインの依存容量である。
技術状況に関する記載は、文献［３］及び［４］にも示されている。これらの出典は本明細書の最後に挙げられている。
【０００９】
（発明の開示）
本発明の目的は、ＭＩＳトランジスタ、及び上述の制限のない製造方法を提案することにある。
特に、本発明は、ドリル加工に対する優れた保護性を依然として備えつつ、寸法を著しく小さくして製造できるようなトランジスタの提案を目的とする。
【００１０】
本発明の別の目的は、供給電圧の機能で選ばれる、トランジスタのしきい値電圧Ｖｔを所要値に調整することを可能にすることにある。
本発明の更なる目的は、依存容量が小さく、高周波で作動することのできるトランジスタを提案することにある。
【００１１】
これらの目的を達成するために、本発明は、一層正確に言えば、半導体基板の上にＭＩＳトランジスタを造る方法を目的としている。その方法は、次の連続的諸工程：
ａ）前記基板上にペデスタル層と呼ばれる層を形成し、次いで、この層上に、チャネル領域と呼ばれる、該基板の領域の上方に配置される犠牲的ダミーゲートを形成する工程、
ｂ）ダミーゲート上に自己整列され、チャネル領域の範囲を少なくとも部分的に特定している、ソース領域及びドレイン領域を前記基板に形成する工程、
ｃ1）少なくとも１種の電気絶縁物質を有するダミーゲートの側面をコーティングし、次いでダミーゲートを除去しチャネル領域の上方にウェルを得る工程、
ｃ2）ウェルの側面にスペーサを形成する工程、
ｃ3）注入マスクとしてスペーサを使用し、ウェル中のイオン注入によって、チャネル領域の一部をドープする工程、
ｄ）ウェル中に、ゲート絶縁体層によって基板から分離された、最終ゲートと呼ばれるゲートを形成する工程、
を含む。
【００１２】
本発明によると、最終ゲートを形成する工程は、ペデスタル層中に、ソース領域及びドレイン領域の一部分の上方に少なくとも１つの窪みを形成するため、ウェルの底部に位置するペデスタル層の少なくとも一部分と、ウェルの諸側面のスペーサの下に伸びている、ペデスタル層の少なくとも一部分とを除去する工程の後に行われ、しかも、最終ゲートはスペーサの中へ伸びている。
【００１３】
スペーサーがウェルの側面に備えられ、且つ注入のマスクとして使用されるため、チャネルのドーピングは、ソース領域及びドレイン領域に到達しないで、チャネルの中心部分に限られる。
【００１４】
この性質は、ドーピングを制御することによって、トランジスタのしきい値電圧を調整することがを可能にする。また、ドレイン−ソースのドリル加工に対するトランジスタの保護を高め、とりわけ、チャネルとソースとドレインの領域の間の依存容量を減少させることも可能となる。
【００１５】
ドーピング工程ｃ3は、初期にドーピングされた基板を使用することを排除しないことに注目すべきである。この場合のドーピング操作は、結局、チャネルの中心部分におけるドーピング濃度の上昇、又はそのドーピングの型若しくはプロフィールの変更となるだけである。
【００１６】
更に、スペーサの下方のペデスタル層を部分的に除去することで、ゲートは部分的にソース領域及びドレイン領域の上方に伸びる。ソース及びドレインを徐々にドーピングするとき、即ち、チャネルの方を向いた区域を弱くドーピングし、且つ、チャネルと逆方向に向いた区域を一層強くドーピングするとき、ゲートの端部は弱くドーピングされた区域の上方まで伸びる。そのような構造にすることで、チャネルへの接近の抵抗(resistance of access)の減少と、チャネル−ソース及びチャネル−ドレインの依存容量の減少との間の良好な歩み寄りが可能となる。
【００１７】
弱くドーピングされる区域の上方のゲートとの重なり部分(overlap)の範囲は、例えば、０（ゲートの端部が、弱くドーピングされる区域の境界線に達するとき）から、弱くドーピングされる区域の幅の半分までの間とすることができる。
【００１８】
本発明の特に有利な具体例によると、本発明の方法は、ドーピング工程ｃ3を終了する前に、スペーサ上に酸化物層を形成する工程を更に含む。ウェルの側面に形成されるこれらスペーサが、酸化され得る物質からなるとき、酸化物層は好ましくは、スペーサの酸化によって形成される。
【００１９】
酸化物層の目的は、ウェルの側面のスペーサの厚さを厚くすることだけでなく、チャネルの中心部分に非常に薄いドープ区域を特定するように、この厚さを正確に制御することにもある。
【００２０】
実際は、チャネル中のドープ区域の範囲は、向かい合うスペーサの自由距離(free distance)に依存する。
このようにして、区域の広がりを制御することによって、トランジスタのしきい値電圧Ｖｔを正確に調整することが可能である。
【００２１】
電圧Ｖｔは、例えばＶｔ＜Ｖｓ／３（式中、Ｖｓはトランジスタの供給電圧である）となるように選択される。
もう１つの好ましい具体例によると、ペデスタル層と呼ばれる、基板の表面を覆っている層の上にダミーゲートを形成することができる。かくして、前記の最終ゲートを形成する前に、ウェルの底部に位置する、ペデスタル層の一部分を除去する。
【００２２】
ウェル中のペデスタル層の全部又は一部分が除去されるとき、ウェルの側面に形成される側面のスペーサもまた、これら側面を保護する機能を有する。かくして、トランジスタのコンパクト化を害する、ウェルのいかなる拡張も回避される。
【００２３】
上述の通り、ウェルの底部のペデスタル層を除去する工程は、ウェルの側面のスペーサの下方に伸びているペデスタル層の少なくとも一部を除去して、ソース領域及びドレイン領域の一部分の上方に少なくとも１つの窪みを形成することを含むのが好都合である。そのとき、最終的に形成される最終ゲートはこの窪みの中に伸びる。
【００２４】
本発明の方法は更に、最終ゲートを形成する前に、ウェルの底部のペデスタル層を除去し、次いで、ゲートを絶縁する層を形成する工程を含むことができる。  ウェルの底部に形成されるゲート酸化物は、ペデスタル層の酸化物の厚さよりも一層薄い厚さを有するため、最終的に、逆さの「Ｔ」字の断面を有するゲートが得られる。
【００２５】
ウェルの側面のスペーサが酸化されるとき、それらの表面的な酸化物層もまた、ウェルの底部のペデスタル層の除去（脱酸化反応）と同時に除去されるか又は破られる、ということが理解される。
従って、この段階の後であって、最終ゲートを適切に設置する前に、スペーサ上に新たな酸化物層を形成することができる。このことは、ゲートの逆「Ｔ」字形を調製し強調する。
【００２６】
本発明の更なる目的は、基板中のチャネル領域と、チャネルの各々側面に設けられたソース領域及びドレイン領域と、チャネル領域の上方に接近して設置されるゲートとを含む、ＭＩＳトランジスタである。本発明によると、チャネルは、ソース領域とドレイン領域の間であって、それらソース領域とドレイン領域から分離されたドープ中心部分を有する。
【００２７】
チャネルが全面的にドーピングされ得るとき、また逆に、意図的でなくドーピングされ得るとき、チャネルの平均ドーピング濃度よりも高い濃度でドーピングされた部分は、ドープト中心部分と呼ばれる。
このように、ドーピングはゲートの下方で調整される。
【００２８】
また、この中心部分は、ソース領域及びドレイン領域から離れているものと考えられ、このことは、一層少なくドーピングされた区域又は意図的でなくドーピングされた区域が、（ドープされた）中心部分と、ソース領域及びドレイン領域の各々との間にそれぞれ位置していることを意味する。
【００２９】
もう１つの具体例によると、ゲートは（逆さの）Ｔ字形の断面を有し、その断面の一部分は、チャネルに向いているＴの水平バーを形成しており、ソース領域及びドレイン領域の上方に部分的に伸びている。
【００３０】
本発明の他の特性及び利点は、添付の諸図面を参照し、次の記載を読むことによって一層明確になる。この記載は、単に、本発明の理解に役立つ、非制限的な例に過ぎない。
【００３１】
（発明を実施する諸方法の詳細な記述）
図１は、シリコン基板１００を示しており、その表面は、ペデスタル層と呼ばれる酸化ケイ素の層１０２を形成するために酸化されている。
ペデスタル層１０２は、多結晶又はアモルファスのシリコンの層１０４と、窒化ケイ素の層１０６とで被覆されており、そこに後でダミーゲートが形成される。シリコン層１０４と窒化ケイ素層１０６とを組み合わせた厚さは、例えば、約１００〜５００ｎｍの程度である。
【００３２】
符号１０８は、例えば感光性樹脂マスク等のエッチングマスクを示し、窒化ケイ素層１０６の表面に形成される。
エッチングマスク１０８によって、ダミーゲートの寸法と位置とを定めることが可能となる。
【００３３】
図２に示すダミーゲート１１２は、マスク１０８によって範囲を特定するパターンに従って、窒化ケイ素層１０６及びシリコン層１０４を選択的に異方性エッチングし、ペデスタル層１０２で停止させることによって形成される。次いで、エッチングマスク１０８を除去する。
【００３４】
ダミーゲートを形成した後、第１の低供与量イオン注入を行う。製造すべきトランジスタがＰＭＯＳ型であるか又はＮＭＯＳ型であるかに依るが、ｐ型導電性又はｎ型導電性の区域を造るようにイオンを選択する。例として、第１の注入のとき、ＰＭＯＳでは、ホウ素イオンを、３〜２５ｋｅＶのエネルギーで１０13〜１０14ｃｍ-2の供与量で注入する。ＮＭＯＳトランジスタの場合、同一の供与量及びエネルギーでリン又はヒ素を使用する。
【００３５】
符号１１４及び１１６で表される注入領域は、それぞれ、トランジスタのドレイン領域及びソース領域を構成する。ソース領域とドレイン領域の間に広がり、ダミーゲートの下に接近して位置する基板部分は、トランジスタのチャネル１１８を構成する。
【００３６】
トランジスタの特殊な態様において、ドレイン領域及びソース領域の形成は、図３に示す通り、第１の注入イオンと同じタイプの導電性を有するイオンの、供与量をより多くした第２の注入によって完成させることができる。
この第２の注入の前に、ダミーゲート１１２には側面スペーサ１２０を設ける。
【００３７】
これらのスペーサは、酸化ケイ素の層の同調溶着(conforming deposit)を行い、次いで、ダミーゲート側面の側面スペーサを保持するようにこの層に異方性エッチングを行うことによって形成される。
【００３８】
第２の注入の終了後に得られるソース領域及びドレイン領域は、より高い濃度の第１部分１１４ａ，１１６ａと、チャネルの方向に第１部分より更に広がった範囲を形成している、ドーピング不純物の濃度がより低い第２部分１１４ｂ，１１６ｂとを有する。
【００３９】
図４は、ダミーゲートのコーティング層１２４の形成を示す。
コーティング層１２４は、選ばれた物質、例えば、ドープされた酸化ケイ素；意図的でなくドープされた酸化ケイ素；及びホウリンケイ酸ガラス（ＢＰＳＧ）；の中から選ばれた物質からなる１つ又は幾つかの層の堆積によって形成される。
【００４０】
次いで、そのコーティング層は、ダミーゲートの窒化ケイ素層で停止させて（図４には示さず）、平らにし研磨する（同じ高さにする）。
平らにした後、ペデスタル層の表面に側面スペーサ１２０及びコーティング層１２４のみが残存するように、ダミーゲートを除去する。本明細書のこれ以降、上述の側面スペーサ１２０は「外側(exterior)」スペーサと呼ぶ。
【００４１】
ダミーゲートを除去することによって、ペデスタル層によって構成される底部を有するウェル層１３０を形成することが可能となる。ウェルの壁すなわち側面は「外側」スペーサで形成される。
【００４２】
図４と一致した構造にするための方法の諸工程に関する一層詳しい記述、及び成し得る具体的変形は、上記で引用した文献［１］に示されている。
この方法においては、引き続いて、図５に示す通り、ウェル１３０の側面上に窒化ケイ素の側面スペーサ１２２が形成される。
【００４３】
側面スペーサ１２２は、「内側(interior)」スペーサと呼ぶが、構体全体を覆う窒化ケイ素の層を溶着し、次いで、側面（垂直面）を覆っている、この層の一部分のみを保持するようにこの層に反応性イオンの選択的異方性エッチングを行うことによって形成される。変形として、これら側面スペーサは、アモルファス又は多結晶のシリコンで造ることもできる。
【００４４】
ペデスタル層１０２もコーティング層１２４も、このエッチングを行う間、わずかに攻撃され(attacked)、これは、完全ではない酸化物に対応する窒化物のエッチングの選択性に起因している。
【００４５】
内側側面スペーサを形成した後、注入マスクとしてコーティング層１２４及び側面スペーサ１２２を使用することによって、トランジスタのしきい値電圧を調整することを可能にする１つ又は幾つかのイオン注入を行う。注入されるイオンは、Ｐ型ドーピングのためのホウ素イオン若しくはインジウムイオン、またはＮ型ドーピングのためのリンイオン若しくはヒ素イオンとすることができる。できるだけ、その注入に引き続いて、アニーリングを行う。アニーリングは、操作手順中、後で行われる（ゲートの）酸化工程において実施することもできる。注入は、ペデスタル層を横切って行われる。
【００４６】
内側側面スペーサにより、チャネル領域内に、ソース領域とドレイン領域の丁度中間に位置するドープ区域(doped zone)１４０を形成することが可能となる。この区域の横方向の範囲はソース領域及びドレイン領域へは到達しない。
上述の通り、ドープ区域１４０は、チャネルの残部よりも一層高いドーピング濃度を与える区域であると理解される。
【００４７】
注入条件、即ち、特に供与量及びエネルギーは、好ましくは、ドープ区域の特定のプロフィールに基づいて調整する。このドープ区域は、例えば、表面から、チャネル１１８の中心部であって、ソース領域及びドレイン領域の第２部分（１１４ｂ，１１６ｂ）の半分に相当する深さに濃度のピークを有する基板の体積１００まで伸びている。
【００４８】
例として、注入は、２つの部分（１１４ｂ及び１１６ｂ）の接合部の深さ約２５ｎｍ程度に対しては、１〜５・１０13のホウ素ドーズ量及び１０ｋｅＶのエネルギーで実施することができる。
注入によって、トランジスタには、内部及び表面のドリル加工に対する優れた抵抗性が与えられる。
【００４９】
トランジスタの製造は、ウェルの底部のペデスタル層１０２を除去し、次いで、ゲート酸化物層及びゲートを導入することによって完結することができる。
これらの諸操作は、添付の諸図面に一層詳細に記載される。また、それら図面において、本発明の有利な改善点が説明される。
【００５０】
この改善点の１つの態様によると、注入前の、スペーサの窒化ケイ素の表面的酸化は、窒化ケイ素の表面近くの層(superficial layer)を酸化ケイ素に転化するよう行われる。この酸化層は、図６の符号１３４で表される。
【００５１】
この酸化には２つの機能がある。まず、スペーサの窒化物の一部を後でペデスタル層の酸化物と同時にエッチングするために、この窒化物の一部を酸化することを可能とする。また、この酸化によって、スペーサの膨張が引き起こされる（酸化物の密度は窒化物の密度よりも小さい）。この膨張は、スペーサ間に残る空間を減少させ、その空間を細密調整するのに使用される。
【００５２】
この空間の細密調整によって、注入の瞬間にドープ区域が広がるのを制御できる。
酸化物層１３４は好ましくは、低温酸化法又は湿式スルホ−酸素処理法(the wet sulpho-oxygenated method)によって製造される。低温酸化を実施するためには、例えば、文献［２］（この出典は、本明細書の最後に挙げられている）を参考にすることができる。これらの酸化工程によって、比較的低い温度で作業することが可能となり、従って、ソース領域及びドレイン領域が不本意にも拡散するのを回避することができる。
【００５３】
１つの変形によると、その酸化物層は、溶着(deposit)によって、即ち、物質を付加することによっても形成することができる。
スペーサ上に酸化物層１３４を形成した後、上述のようなやり方で、注入マスクとして酸化物層を備えたスペーサを使用し、ドープ区域１４０の注入を続行する。
【００５４】
図６にけるドープ区域１４０の横方向の広がりは、図５と比べて一層小さいことが分かる。
図７は、脱酸素工程を示し、その工程の間、ウェルの底部のペデスタル層１０２が除去される。脱酸素化は、水で希釈されたＨＦ溶液又は緩衝ＨＦ（ＮＨ4Ｆ）溶液の中で起こり得る。
【００５５】
この工程の間、スペーサの下に位置するペデスタル層の一部が除去されて、ソース及びドレインの領域（１１４，１１６）の上方まで広がる空洞、すなわち窪み１４２が形成される。
スペーサを覆っている酸化物層１３４の少なくとも一部もまた、脱酸素化の間に除去されることが分かる。この特性によって、空洞１４２の形成が助成されるので、この特性は特に有利である。
【００５６】
図８は、ウェル１３０の底部を覆い、空洞１４２の中に広がっている絶縁性ゲート層１４４の形成を示す。
そのゲート絶縁層は、例えば、酸化、又は化学蒸着法（ＣＶＤ）によって形成される酸化物層である。この方法（ＣＶＤ）によると、内側スペーサ上に新たな酸化物層を形成することによって、酸化物層１３４の一部が復元される。
【００５７】
１つの変形によると、ゲート絶縁層の形成を回避するために、ウェルの底部のペデスタル層の厚さの一部のみを除去することが予想される。しかし、この解決策ははあまり有利ではない。なぜなら、残存酸化物の層の厚さを精密に制御できず、また、空洞１４２の生成が促進されないからである。
【００５８】
図９は、ウェル１３０中に最終ゲートを定着させる工程を示す。
そのゲートの物質は、とりわけ、トランジスタに必要なしきい値電圧に応じて選ばれるものの、その導電性に必要なしきい値電圧に応じても選ばれる。実際上、ゲートの物質によって、ゲート絶縁体と接触しているゲートのベースと、相互接続線（図示せず）と接触するであろう上部との間の電気伝導が確保される。
【００５９】
ゲートの物質は、例えば、ＴｉＮ、Ｗ、Ｔａ等の金属、又は例えばＣＶＤによって蒸着した多結晶シリコンである。
ゲート材料は、ゲートの断面が逆「Ｔ」字の形状であるように、空洞１４２の中に広がる。
【００６０】
基板から隔たりを置いて薄くなっている側面スペーサが独特の形状をしているため、ゲートの上部もまた、断面が「Ｔ」のように見える、スプレーされた形状(sprayed shape)をしている。
この形状により、トランジスタを他の素子と相互接続するための、ゲート上での後の接続が容易となる。加えて、トランジスタの表面上、即ち、コーティング層１２４上のゲート物質は、必要とされるパターンによるエッチング又は研磨加工によって、形作られる。ゲート材料はまた、研磨してすり減らすことによって、高さをコーティング層１２４と一様にすることができる。
【００６１】
トランジスタの製造は、コーティング層を通り且つペデスタル層を横切って、ソース領域及びドレイン領域に接点(contact)を造ることによって完成させることができる。これら後者の操作は、それら自体周知であり、本明細書には更に詳しくは記述しない。
補助的方法として、図１１及び１２は、側面スペーサの製造に対応した方法の工程の変形を示す。
【００６２】
この変形では、外側スペーサ１２０及び内側スペーサ１２２は全て、窒化ケイ素で造られる。
図１０は、ダミーゲートを除去した後に得られる構造を示す。例として、シリコン層１０４及び窒化ケイ素層１０６の位置を、点線によって示す。
【００６３】
外側スペーサ１２０の頂部には、コーティング層１２４の不連続面１２１が見られる。
この不連続面は、ダミーゲートを（エッチングによって）除去する間の被覆層の依存(parasitic)エッチングと、ダミー層の窒化ケイ素層１０６を除去する間の（窒化物の）外側スペーサ１２０の上部のエッチングとの組合せ効果によって生じる。実際は、この層を除去する間、暴露される窒化物の全ての部分がエッチングされる。
【００６４】
図１１は、内側の側面スペーサ１２２の形成を示す。
これら内側スペーサは、外側スペーサ１２０に支えられており、また、不連続面１２１の高さではコーティング層１２４に支えられている。
【００６５】
後続の諸操作は、既に述べた操作と同一である。この特定の具体的態様により、最終的にウェルに形成される最終ゲートの「Ｔ」形状を強めることが可能となる。
かくして、既に記述した後続の諸段階を更に考慮すると、そのゲートは最終的に、「Ｉ」字形とも呼ばれる二重の「Ｔ」字（Ｔと逆Ｔ）形の断面を有する。
【００６６】
（参考文献）
１．ＦＲ−Ａ−２  ７５７  ３１２．
２．Ｓ．デレオニバス(Deleonibus)等：「サブミクロン技術のためのＳＩＬＯフィールド・アイソレーションでの密封性窒化ケイ素除去(Sealing Silicon Nitride Removal in SILO Field Isolation for Submicron Technologies)」，Ｊ. Electrochem. Soc.，第１３８巻，第１２号，１９９１年１２月，第３７３９頁〜３７４２頁．
３．ＵＳ−Ａ−５  ７５０  ４３０．
４．ＵＳ−Ａ−５  ５７６  ２２７．
【図面の簡単な説明】
【図１】  ＭＩＳトランジスタを形成することを意図した基板の断面であり、犠牲的ダミーゲートを製造する第１の工程を示す。
【図２】  図１の基板にソース領域及びドレイン領域を設けるための工程を示す。
【図３】  ソース領域及びドレイン領域を設けるための補足的工程を示す。
【図４】  コーティングし次いでダミーゲートを除去した後の構造の断面である。
【図５】  ソース領域とドレイン領域の間にドープ区域を設けるために調製された、図４の構造の断面を示す。
【図６】  ドープ区域を設けるための構造を調製するための、別態様としての他の可能な構造の断面を示す。
【図７】  最終ゲートを設定するための、図６の構造を調製する工程の断面を示す。
【図８】  最終ゲートを設定するための、図６の構造を調製する工程の断面を示す。
【図９】  最終ゲートを設定するための断面を示す。
【図１０】  図４に対応する構造の具体的変形の断面を示す。
【図１１】  図４に対応する構造の具体的変形の断面を示す。
【図１】
0004489968.tif 000002
【図２】
0004489968.tif 000003
【図３】
0004489968.tif 000004
【図４】
0004489968.tif 000005
【図５】
0004489968.tif 000006
【図６】
0004489968.tif 000007
【図７】
0004489968.tif 000008
【図８】
0004489968.tif 000009
【図９】
0004489968.tif 000010
【図１０】
0004489968.tif 000011
【図１１】
0004489968.tif 000012