(57)【特許請求の範囲】
【請求項１】
第１の方向に延在する複数の走査電極と、該走査電極に交差する第２の方向に延在する複数のアドレス電極を有するプラズマディスプレイパネルの前記走査電極に負極性の走査パルスを印加するとともに、前記アドレス電極にアドレス駆動回路により正極性のアドレスパルスを印加してアドレス放電を発生させるプラズマディスプレイパネルの駆動方法であって、
前記アドレスパルスは、前記アドレス電極に高電圧又は低電圧の所定の電圧をクランプするのに先立って、複数の前記アドレス電極全体を短絡して各々に残存する電荷を平均化した電圧を印加するチャージシェア方式を用いて生成されると共に、前記高電圧の所定の電圧をクランプする立ち上がり時間よりも前記低電圧の所定の電圧をクランプする立ち下がり時間の方が長いことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記アドレスパルスの低電圧へのクランプによる電圧下降に要する時間は、前記高電圧へのクランプによる電圧上昇に要する時間の２倍以上であって１アドレスパルス期間以下であることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記アドレスパルスの低電圧へのクランプによる電圧下降に要する時間は、前記高電圧へのクランプによる電圧上昇に要する時間の２倍以上であって５倍以下であることを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記アドレスパルスの低電圧へのクランプによる電圧下降に要する時間は、前記チャージシェアによる電圧下降に要する時間よりも長いことを特徴とする請求項１乃至３のいずれか一項に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
第１の方向に延在する複数の走査電極と、該走査電極に交差する第２の方向に延在する複数のアドレス電極を有するプラズマディスプレイパネルを有し、前記走査電極に負極性の走査パルスが印加されたときに、前記アドレス電極に正極性のアドレスパルスを印加してアドレス放電を発生させるアドレス駆動回路を備えたプラズマディスプレイ装置であって、
前記アドレス駆動回路は、前記アドレス電極に高電圧又は低電圧の所定の電圧をクランプするのに先立って、複数の前記アドレス電極全体を短絡して各々に残存する電荷を平均化した電圧を印加するためのチャージシェア用の第１のスイッチング素子と、
前記アドレス電極に高電圧の所定の電圧をクランプする高電圧クランプ用の第２のスイッチング素子と、
前記アドレス電極に低電圧の所定の電圧をクランプする低電圧クランプ用の第３のスイッチング素子とを有し、
前記第３のスイッチング素子の電流容量は、前記第２のスイッチング素子の電流容量よりも小さいことを特徴とするプラズマディスプレイ装置。
【請求項６】
前記アドレス電極が前記第３のスイッチング素子をオンしてから前記低電圧へ移行する時間は、前記第２のスイッチング素子をオンしてから前記高電圧へ移行する時間の２倍以上であって１アドレスパルス期間以下であることを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項７】
前記アドレス電極が前記第３のスイッチング素子をオンしてから前記低電圧へ移行する時間は、前記第２のスイッチング素子をオンしてから前記高電圧への移行時間の２倍以上であって５倍以下であることを特徴とする請求項６に記載のプラズマディスプレイ装置。
【請求項８】
前記アドレス電極が前記第３のスイッチング素子をオンしてから前記低電圧へ移行する時間は、前記第１のスイッチング素子をオンすることで高電圧から複数の前記アドレス電極各々に残存する電荷を平均化した電圧へ移行する時間よりも長いことを特徴とする請求項５乃至７のいずれか一項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置に関し、特に、アドレス駆動回路からアドレスパルスを出力してアドレス放電を発生させるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
従来から、プラズマディスプレイ装置のドライバ集積回路のように高電圧動作を要する集積回路に対して、エネルギー回収効果を得る手段として、チャージシェア方式のエネルギー回収回路が知られている。
【０００３】
チャージシェア方式のエネルギー回収回路は、例えば、出力端子に接続されたプルアップ素子、プルダウン素子と、エネルギー回収コンデンサと、出力端子とエネルギー回収コンデンサとの間に連結されたスイッチング素子とで構成された回路が知られている。かかるチャージシェア方式のエネルギー回収回路において、トーテムポール型に、電源電圧端子、プルアップ素子、出力端子、プルダウン素子、接地電圧端子の順で接続されるとともに、出力端子にはスイッチング素子を介してエネルギー回収コンデンサが接続される。
【０００４】
かかるチャージシェア方式のエネルギー回収回路の動作の一例を述べる。出力端子を接地電圧から電源電圧まで上げるときには、プルアップ素子とプルダウン素子が共にオフの状態で、スイッチング素子をオンにしてコンデンサに蓄えられている電荷で充電し電圧を上昇させ、所定の中間電圧まで上昇したときに、スイッチング素子をオフしプルアップ素子をオンにして電源電圧にクランプする。そして、次に出力端子を電源電圧から接地電圧まで下げるときには、プルアップ素子とプルダウン素子が共にオフの状態で、スイッチング素子をオンにしてコンデンサに電荷を蓄えることで放電し電圧を下降させ、所定の中間電圧まで下降したときに、スイッチング素子をオフしプルアップ素子をオンにして接地電圧にクランプする。
【０００５】
エネルギー回収コンデンサは、例えば、プラズマディスプレイパネルの隣接するアドレスパルス出力回路のエネルギー回収コンデンサ同士で短絡接続可能に構成されていれば、隣接するアドレスパルス出力回路同士で蓄える電荷を共有することができ、ひいてはアドレス駆動回路全体で蓄える電荷を共有できることになり、これにより省電力を図ることができる（例えば、特許文献１参照）。
【０００６】
かかるチャージシェア方式のエネルギー回収回路においては、所定の中間電圧への充電及び放電の時間が必要となるため、アドレスパルスの時間が長くなる。一方、プラズマディスプレイ装置は高精細化、高輝度化の方向にあり、アドレス時間の短縮が求められている。そのため、例えば、所定の中間電圧への充電及び放電の時間に比べて、電源電圧及び接地電圧への変移時間を短くすることでアドレス時間を短縮させている。
【０００７】
図８は、従来のチャージシェア方式を適用したアドレスパルスの時間的な電圧設定変遷の一例を示した図である。図８において、モード１はチャージシェアによる中間電圧ＶＤＨ／２の供給、モード２はクランプによる電源電圧ＶＤＨの供給、モード３はチャージシェアによる中間電圧ＶＤＨ／２の供給、モード４はクランプによる接地電圧の供給を各々示している。ここで、１アドレスパルス期間の短縮のため、モード４における立ち下がり時間は、モード３の立ち下がり時間に比べて短く設定されている。
【特許文献１】特開２００５−２１０１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の特許文献１に記載の駆動方法では、プラズマディスプレイパネルのような容量性負荷の場合、ある電極における印加電圧の急峻な変化は、他の電極に影響を及ぼし大きな電圧変動が生じてしまうという問題があった。
【０００９】
図９は、プラズマディスプレイパネル１０の放電セルＣｎｍの等価回路を示した図である。ｎ行目の走査電極Ｙｎとｍ列目のアドレス電極が交差する位置の放電セルＣｎｍに対してアドレス放電を発生させる場合には、走査電極Ｙｎに負極性の走査パルス、アドレス電極Ａｍに正極性のアドレスパルスを印加し、容量性負荷Ｃａｙにおいてアドレス放電を発生させるが、図９に示すように、プラズマディスプレイパネル１０の放電セルＣｎｍは維持電極Ｘｎとの関係についても容量性負荷Ｃａｘ、Ｃｘｙが形成されており、容量結合が生じている負荷である。よって、アドレス電極において印加電圧を急峻に変化させると、維持電極及び走査電極に影響を及ぼし大きな電圧変動を生じさせてしまう。
【００１０】
一例として、ある走査タイミングにおけるアドレス電極のアドレスパルスの立ち下がりを急峻にすると、維持電極及び走査電極の其々に印加される電圧を変動させ、この変動が次の走査タイミング時のアドレス放電の壁電荷形成に対して不良を助長するように作用する。そして、アドレス放電時に壁電荷が十分形成できないと、維持放電が適切に行なわれず、発光できないセルが発生するおそれがあるという問題があった。
【００１１】
そこで、本発明は、ある走査タイミング時にアドレス電極にアドレスパルスを印加したときに、維持電極及び走査電極が影響を受けて生じる電圧変動を抑制することにより、次の走査タイミング時に適切なアドレス放電を行うことができるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置を提供することを目的とする。
【００１２】
なお、アドレスパルスの急峻な立ち上がりについては、電源電圧供給回路とアドレスパルス出力回路との間に設けられた制限抵抗等により、維持電極及び走査電極の電圧変動は小さく問題とならないことが発明者等により確認されているため、本発明においては、発明が解決しようとする課題の対象とはしていない。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、第１の発明に関わるプラズマディスプレイパネルの駆動方法は、第１の方向に延在する複数の走査電極と、該走査電極に交差する第２の方向に延在する複数のアドレス電極を有するプラズマディスプレイパネルの前記走査電極に負極性の走査パルスを印加するとともに、前記アドレス電極にアドレス駆動回路により正極性のアドレスパルスを印加してアドレス放電を発生させるプラズマディスプレイパネルの駆動方法であって、
前記アドレスパルスは、前記アドレス電極に高電圧又は低電圧の所定の電圧をクランプするのに先立って、複数の前記アドレス電極全体を短絡して各々に残存する電荷を平均化した電圧を印加するチャージシェア方式を用いて生成されると共に、前記高電圧の所定の電圧をクランプする立ち上がり時間よりも前記低電圧の所定の電圧をクランプする立ち下がり時間の方が長いことを特徴とする。
【００１４】
これにより、アドレスパルス印加時に維持電極及び走査電極の印加電圧の変動を抑制することができ、次の走査タイミングにおけるアドレス放電不良を低減させ、適切なアドレス放電を行うことができる。
【００１５】
第２の発明は、第１の発明に関わるプラズマディスプレイパネルの駆動方法において、
前記アドレスパルスの低電圧へのクランプによる電圧下降に要する時間は、前記高電圧へのクランプによる電圧上昇に要する時間の２倍以上であって１アドレスパルス期間以下であることを特徴とする。
【００１６】
これにより、アドレスパルスの低電圧へのクランプによる電圧下降の時間を十分に長くすることができ、アドレスパルスの立ち下がり時の急峻な変化に起因する維持電極及び走査電極の電圧変動をより確実に抑制することができる。
【００１７】
第３の発明は、第２の発明に関わるプラズマディスプレイパネルの駆動方法において、
前記アドレスパルスの低電圧へのクランプによる電圧下降に要する時間は、前記高電圧へのクランプによる電圧上昇に要する時間の２倍以上であって５倍以下であることを特徴とする。
【００１８】
これにより、低電圧へのクランプによる電圧下降に要する時間を適切な範囲で長く取ることができ、１アドレスパルス期間自体を極端に長くすることなく維持電極及び走査電極の電圧変動を抑制することができる。
【００１９】
第４の発明は、第１〜３のいずれかの発明に関わるプラズマディスプレイパネルの駆動方法において、
前記アドレスパルスの低電圧へのクランプによる電圧下降に要する時間は、前記チャージシェアによる電圧下降に要する時間よりも長いことを特徴とする。
【００２０】
これにより、アドレスパルス電圧下降時における維持電極及び走査電極への電圧変動影響を更に確実に抑制することができる。
【００２１】
第５の発明に関わるプラズマディスプレイ装置は、第１の方向に延在する複数の走査電極と、該走査電極に交差する第２の方向に延在する複数のアドレス電極を有するプラズマディスプレイパネルを有し、前記走査電極に負極性の走査パルスが印加されたときに、前記アドレス電極に正極性のアドレスパルスを印加してアドレス放電を発生させるアドレス駆動回路を備えたプラズマディスプレイ装置であって、
前記アドレス駆動回路は、前記アドレス電極に高電圧又は低電圧の所定の電圧をクランプするのに先立って、複数の前記アドレス電極全体を短絡して各々に残存する電荷を平均化した電圧を印加するために、複数の前記アドレス電極の各々を互いに電気的に接続するチャージシェア用の第１のスイッチング素子と、
前記アドレス電極に高電圧の所定の電圧をクランプする高電圧クランプ用の第２のスイッチング素子と、
前記アドレス電極に低電圧の所定の電圧をクランプする低電圧クランプ用の第３のスイッチング素子とを有し、
前記第３のスイッチング素子の電流容量は、前記第２のスイッチング素子の電流容量よりも小さいことを特徴とする。
【００２２】
これにより、アドレスパルスの低電圧へのクランプの立ち下がりを、時間を掛けて緩やかに行うことができ、維持電極及び走査電極の電圧変動を抑制することができ、次の走査タイミングにおけるアドレス放電不良を低減させ、適切なアドレス放電を行なうことができる。
【００２３】
第６の発明は、第５の発明に関わるプラズマディスプレイ装置において、
前記アドレス電極が前記第３のスイッチング素子をオンしてから前記低電圧へ移行する時間は、前記第２のスイッチング素子をオンしてから前記高電圧へ移行する時間の２倍以上であって１アドレスパルス期間以下であることを特徴とする。
【００２４】
これにより、アドレスパルスの低電圧へのクランプの立ち下がりを、時間を十分に掛けて緩やかに行うことができ、アドレスパルスの立ち下がり時の急峻な変化に起因する維持電極及び走査電極の電圧変動をより確実に抑制することができる。
【００２５】
第７の発明は、第６の発明に関わるプラズマディスプレイ装置において、
前記アドレス電極が前記第３のスイッチング素子をオンしてから前記低電圧へ移行する時間は、前記第２のスイッチング素子をオンしてから前記高電圧へ移行する時間の２倍以上であって５倍以下であることを特徴とする。
【００２６】
これにより、アドレスパルスの低電圧へのクランプの立ち下がりを適切な範囲で緩やかにすることができ、１アドレスパルス期間自体を極端に長くすることなく、維持電極及び走査電極の電圧変動を抑制することができる。
【００２７】
第８の発明は、第５〜７のいずれかの発明に関わるプラズマディスプレイ装置において、
前記アドレス電極が前記第３のスイッチング素子をオンしてから前記低電圧へ移行する時間は、前記第１のスイッチング素子をオンすることで高電圧から複数の前記アドレス電極各々に残存する電荷を平均化した電圧へ移行する時間よりも長いことを特徴とする。
【００２８】
これにより、アドレスパルスの立ち下がりを緩やかにすることができ、維持電極及び走査電極への電圧変動影響を更に確実に抑制することができる。
【発明の効果】
【００２９】
本発明によれば、アドレス放電を適正に行うことができ、アドレス放電不良を低減させることができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００３１】
図１は、本発明を適用した実施例に係るプラズマディスプレイ装置の全体構成図である。図１において、本実施例に係るプラズマディスプレイ装置は、プラズマディスプレイパネル１０と、アドレス駆動回路２０と、Ｘ駆動回路３０と、Ｙ駆動回路４０と、制御回路５０とを有する。
【００３２】
プラズマディスプレイパネル１０は、画像を表示するための表示パネルである。プラズマディスプレイパネル１０は、横方向に平行に延在する複数の維持電極Ｘ１，Ｘ２，Ｘ３，・・・及び複数の走査電極Ｙ１，Ｙ２，Ｙ３，・・・を備える。以下、維持電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、維持電極Ｘｎといい、走査電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、走査電極Ｙｎという。ｎは添え字を意味する。また、プラズマディスプレイパネル１０は、縦方向に延在する複数のアドレス電極Ａ１，Ａ２，Ａ３，・・・を備える。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｍといい、ｍは添え字を意味する。横方向に延在する維持電極Ｘｎ及び走査電極Ｙｎは、縦方向には交互に配置される。平面的に、維持電極Ｘｎ、走査電極Ｙｎ及びアドレス電極Ａｍが交わる位置には、放電セルＣｎｍが形成されている。この放電セルＣｎｍが画面上の画素を構成し、プラズマディスプレイパネル１０は２次元画像を表示することができる。放電セルＣｎｍ内の維持電極Ｘｎ、走査電極Ｙｎ及びアドレス電極Ａｍは、三次元的に空間を有して配置され、容量性負荷を構成する。
【００３３】
図２は、プラズマディスプレイパネル１０のパネル構造の一例を示す分解斜視図である。図２において、プラズマディスプレイパネル１０は、上面基板１１と背面基板１５を有し、これらが対向して貼り合わされることにより構成される。
【００３４】
上面基板１１の構成は、最前面に前面ガラス基板１２を備え、その内側表面に複数の維持電極Ｘｎ及び走査電極Ｙｎが画面の横方向に平行に延在し、縦方向には交互に配置されるように形成されている。そして、維持電極Ｘｎ及び走査電極Ｙｎは誘電体層１３に覆われており、更にその表面は、Ｍｇｏ等の保護膜１４に覆われて上面基板１１が構成される。
【００３５】
背面基板１５の構成は、最背面に背面ガラス基板１６を備え、その内側表面に、複数のアドレス電極Ａｍが画面の縦方向に平行に延在して形成され、その上を誘電体層１７が覆っている。アドレス電極Ａｍは、維持電極Ｘｎ及び走査電極Ｙｎと平面的には略垂直に交差して配置されることになる。誘電体層１７の上には、隆起した隔壁（リブ）１８が形成されている。隔壁１８により、上面基板１１と背面基板１５の対向面に列方向（縦方向）の仕切りが形成され、これにより複数の放電セルＣｎｍが区画して形成される。上面基板１１の維持電極Ｘｎ及び走査電極Ｙｎと、背面基板１５のアドレス電極Ａｍが交わる位置の隔壁１８に仕切られた領域が、１つの放電セルＣｎｍを形成することになる。また、放電セルＣｎｍの表面、つまり隣接する隔壁１８間には、表面に蛍光体１９が塗布されている。蛍光体１９は、赤色蛍光体１９Ｒ、緑色蛍光体１９Ｇ及び青色蛍光体１９Ｂの３種類があり、これら３色のセルの組み合わせで１画素を形成する。蛍光体１９は、紫外線により励起されて各色の可視光を発生する。
【００３６】
前面基板１１と背面基板１５は、保護膜１４と隔壁１８が接するように貼り合わせて、Ｎｅ−Ｘｅ等の放電ガスを封入し、プラズマディスプレイパネル１０が構成される。
【００３７】
プラズマディスプレイパネル１０の発光原理の一例を説明する。発光・非発光させる放電セルＣｎｍをアドレス放電の有無によって選択し、その後の維持放電の繰返し回数で発光強度を決めている。
【００３８】
まずは、アドレス電極Ａｍと走査電極Ｙｎに其々アドレスパルスと走査パルスが印加されたときに、アドレス放電が発生し、放電セルＣｎｍ内に、アドレス放電による壁電荷が蓄積される。アドレス放電の際には、発光させる放電セルＣｎｍについては正極性のアドレスパルスのオン信号が供給され、発光させない非発光セルＣｎｍについては正極性のアドレスパルスは供給されず接地電位のオフ信号が供給される。つまり、アドレス選択を行なう走査電極Ｙｎのラインに負極性の走査パルスが供給されるタイミングで、Ａ１〜Ａｍの総てのアドレス電極に発光・非発光に応じたオン・オフ信号を同時に供給し、発光させる放電セルＣｎｍのみアドレス放電による壁電荷が蓄積される。そして、アドレス選択は、Ｙ１〜Ｙｎの総ての走査電極に順次走査パルスが供給され、プラズマディスプレイパネル１０全面のアドレス選択を行なう。このアドレス放電を発生させ、発光させる放電セルＣｎｍを選択する期間を、アドレス期間という。本実施例に関わるプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、かかるアドレス期間においてアドレス放電不良が発生しないように駆動制御を行うが、詳細については、後述する。
【００３９】
アドレス放電に次いで、維持電極Ｘｎと走査電極Ｙｎには各々維持パルスが印加され、アドレス放電があった放電セルＣｎｍは十分な壁電荷を蓄えているので維持放電（繰り返し放電）が発生して発光し、アドレス放電が発生していない放電セルＣｎｍは維持放電が発生せず非発光となる。なお、この維持放電を行なう期間を、サステイン期間と呼ぶ。アドレス放電不良が発生すると、壁電荷が放電セルＣｎｍ内に正常に蓄積せず、維持放電が適切に行なわれない場合がある。本実施例に関わるプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、かかるアドレス放電不良を抑制することで維持放電不良を防止する駆動制御を行うが、この点の詳細は後述する。
【００４０】
次に、図１に戻り、他の構成要素の説明を行う。
【００４１】
アドレス駆動回路２０は、アドレス電極Ａｍを駆動するための回路であり、アドレス電極Ａｍに所定の電圧を有する正極性のアドレスパルスを供給し、アドレス放電を発生させる。本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、アドレスパルス波形を制御し、アドレス放電が適正に確実に行われるような駆動方法を実行するが、この点については、後述する。
【００４２】
Ｙ駆動回路４０は、走査電極Ｙｎを駆動するための回路であり、スキャンドライバ４１とサステインドライバ４２とを有する。
【００４３】
スキャンドライバ４１は、制御回路５０及びサステインドライバ４２の制御に応じて、走査電極Ｙｎに所定の負極性の電圧を有する走査パルスを供給し、アドレス放電を発生させる。
【００４４】
サステインドライバ４２は、走査電極Ｙｎにそれぞれ同一の電圧を有する維持パルスを繰り返し供給し、維持放電を発生させる。
【００４５】
Ｘ駆動回路３０は、維持電極Ｘｎを駆動するための回路であり、維持電極Ｘｎにそれぞれ同一の電圧を有する維持パルスを繰り返し供給し、維持放電を発生させる。各維持電極Ｘｎは相互接続され、同一の電圧レベルを有する。
【００４６】
制御回路５０は、アドレス駆動回路２０、Ｘ駆動回路３０及びＹ駆動回路４０を制御し、これらを駆動させる回路である。一般的な画像信号である１フレーム又は１フィールドの入力信号Ｓが入力されたら、制御回路５０は、１フレーム又は１フィールドの画像を複数のサブフィールドに分割するサブフィールド変換を行い、アドレス駆動回路２０及びＹ駆動回路４０のスキャンドライバ４１を駆動させるのに必要なアドレスデータ及びスキャンデータを発生させる。また、制御回路５０は、Ｘ駆動回路３０及びＹ駆動回路４０のサステインドライバ４２を駆動させるのに必要なサステインデータを発生させる。
【００４７】
次に、図３を用いて、プラズマディスプレイパネル１０の駆動方式であるサブフィールド法の内容について説明する。図３は、１フィールドの画像（1フィールド：１／６０〔ｓｅｃ〕）を表示する際のサブフィールド駆動方式を示す模式図であり、アドレス・表示分離方式の一例を示した図である。
【００４８】
図３（ａ）は、１フィールドを分割したサブフィールドＳＦを示した図である。図３（ａ）において、１フィールドは複数のサブフィールドＳＦ１〜ＳＦ１０から構成されている。つまり、１フィールドの画像は、１０個のサブフィールドＳＦ１〜ＳＦ１０の画像要素に分割されている。このように、本実施例に関わるプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、１フィールドの画像を複数のサブフィールドＳＦの画像要素に分割し、これにより階調表現を行うサブフィールド法を用いて、プラズマディスプレイパネル１０を駆動する。プラズマディスプレイパネル１０においては、２のべき乗による放電回数で階調表現を行うので、このようなサブフィールド法を用いる。図３（ａ）においては、１フィールドの画像を１／６０〔ｓｅｃ〕で受信し、これを１０個のサブフィールドＳＦ１〜ＳＦ１０の画像要素に分割して階調表現を行った例が示されているが、これらは、例えば８サブフィールドで表現してもよく、用途に応じて種々の態様としてよい。
【００４９】
図３（ｂ）は、１サブフィールド内の各放電期間を示した図である。図３（ｂ）において、１つのサブフィールドＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン期間Ｔｓの３つの放電期間からなることが示されている。
【００５０】
リセット期間Ｔｒにおいては、その直前のサステイン期間Ｔｓに形成された電荷を消去するとともに、続くアドレス期間Ｔａの放電を援助する目的で放電セルＣｎｍ内の電荷の再配置を行う。これにより、放電セルＣｎｍの電荷が初期化される。
【００５１】
アドレス期間Ｔａにおいては、発光させるセルを決定するアドレス放電が行われる。アドレス電極Ａｍと走査電極Ｙｎで放電した後、壁電荷が形成される。アドレス放電には、発光セル内に電荷を形成する方式と、非発光セルの電荷を消去する方式があるが、本実施例に係るプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、発光セル内に電荷を形成する方式が適用される。
【００５２】
サステイン期間Ｔｓにおいては、維持放電により走査電極Ｙｎと維持電極Ｘｎ間で繰り返し放電が行われ、アドレス放電にて選択された放電セルＣｎｍの発光が行われる。
【００５３】
次に、図４を用いて、１サブフィールドＳＦの駆動波形の一例を説明する。図４は、１サブフィールドにおける維持電極Ｘｎ、走査電極Ｙｎ及びアドレス電極Ａｍの各電極に印加する駆動電圧波形を示した図である。図４（ａ）は、維持電極Ｘｎの駆動波形を示した図であり、図４（ｂ）は、走査電極Ｙｎの駆動波形を示した図であり、図４（ｃ）は、アドレス電極Ａｍの駆動波形を示した図である。
【００５４】
リセット期間Ｔｒにおいては、図４（ａ）、（ｂ）に示すように、直前の維持放電で放電セルＣｎｍ内に形成された電荷を消去するため、Ｘ消去スロープ波６０と、Ｙ消去電圧７０が維持電極Ｘｎ及び走査電極Ｙｎに各々印加される。次いで、全放電セルＣｎｍに電荷を形成するため、Ｙ書き込みスロープ波７１と、Ｘ負電圧６１が走査電極Ｙｎ及び維持電極Ｘｎに印加される。更に続いて、放電セルＣｎｍ内に形成された電荷を必要量残して消去するため、Ｙ補償スロープ波７２とＸ正電圧６２が走査電極Ｙｎ及び維持電極Ｘｎに印加される。これにより、適切に放電セルＣｎｍ内に電荷が形成されたリセット状態となる。
【００５５】
アドレス期間Ｔａにおいては、発光を行う放電セルＣｎｍを選択して決定するため、アドレス放電が行われる。アドレス放電は、行方向の走査電極Ｙｎを決める走査パルス７３と、列方向の表示するアドレス電極Ａｍを決めるアドレスパルス８３が、各々走査電極Ｙｎとアドレス電極Ａｍに同時に印加されることにより行われる。走査パルス７３は、行毎にタイミングをずらして、Ｙ１、Ｙ２・・・Ｙｎというように順次印加され、アドレスパルス８３は、行毎に印加される走査パルス７３の印加タイミングに合わせ、走査電極Ｙｎとアドレス電極Ａｍの交点に位置する表示させたい放電セルＣｎｍに放電を発生させるタイミングで印加される。つまり、行毎に、アドレスパルスの出力の有無に応じて、発光セルが選択されてゆく。このとき、図４（ｂ）、（ｃ）に示すように、走査パルス７３は負電圧が印加され、アドレスパルス８３は正電圧が印加される。
【００５６】
アドレス期間Ｔａにおいて、図４（ａ）に示すように、維持電極Ｘｎには、Ｘ正電圧６２が印加されている。走査電極Ｙｎとアドレス電極Ａｍの間でアドレス放電させることにより、表示電極である維持電極Ｘｎ及び走査電極Ｙｎに壁電荷が適切に形成される。
【００５７】
サステイン期間Ｔｓにおいては、第１の維持パルス６５、７５が維持電極Ｘｎ及び走査電極Ｙｎに印加され、次いで繰り返し維持パルス６６、６７、６８、７６、７７、７８が維持電極Ｘｎ及び走査電極Ｙｎに印加され、アドレス放電にて選択された放電セルＣｎｍにおいて、維持放電が持続してプラズマディスプレイパネル１０に画像表示が行われる。
【００５８】
次に、図５を用いて、本実施例に関わるプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置のアドレス期間Ｔａにおけるアドレスパルスの駆動方法について説明する。
【００５９】
図５は、本実施例に関わるプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置のアドレス期間Ｔａにおける各電極に印加される電圧波形を示した図である。図５（ａ）は、維持電極Ｘｎに印加される電圧波形を示した図であり、図５（ｂ）は、走査電極Ｙｎに印加される電圧波形を示した図であり、図５（ｃ）は、アドレス電極Ａｍに印加される電圧波形を示した図である。
【００６０】
図５（ａ）において示されている電圧波形は、維持電極Ｘｎに共通に印加されるＸ正電圧６２の波形であり、図５（ｂ）において示されている電圧波形は、ｎ行目の走査電極Ｙｎに印加される走査パルス７３とＹｎ＋１行目の走査電極Ｙｎ＋１に印加される走査パルス７４の電圧波形である。また、図５（ｃ）は、走査パルス７３に同期して印加されるｍ列目のアドレス電極Ａｍに印加されるアドレスパルス８３の電圧波形である。
【００６１】
図５（ｃ）において、アドレスパルス８３は、隣接するアドレス電極Ａｍ−１、Ａｍ＋１から電荷を充電して中間電圧Ｖ１を印加するＴｕ１期間、アドレス電圧Ｖａの電源に接続して電源電圧を印加するＴｕ２期間、アドレス電圧Ｖａを維持するＴ１期間、隣接するアドレス電極Ａｍ−１、Ａｍ＋１に電荷を放電するＴｄ１期間、回路グランドに接続して接地電圧の０〔Ｖ〕に引き下げるＴｄ２期間及び接地電圧を維持するＴ２期間とを有する。
【００６２】
アドレス期間Ｔａを短くしたいが、一般に、チャージシェアによる電荷の充電期間と放電期間は、数１００〔ｎｓｅｃ〕以上の時間が望まれる。アドレスパルス８３の充電期間Ｔｕ１の立ち上がり時間と放電期間Ｔｄ１の立ち下がり時間を長く取ることに対して、これを埋め合わせすべく、所定の高電圧であるアドレス電圧Ｖａまでクランプにより電圧を上昇させる時間Ｔｕ２と、所定の低電圧である接地電圧０〔Ｖ〕まで電圧を下降させる期間Ｔｄ２は、極力短時間であることが好ましい。よって、従来のプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、アドレス期間Ｔａを可能な限り短縮する観点から、充電期間Ｔｕ１>クランプ電圧上昇期間Ｔｕ２、かつ、放電期間Ｔｄ１>クランプ電圧下降期間Ｔｄ２という設定としていた。図５（ｃ）において、従来のプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置のアドレスパルスの立ち下がり波形は、破線１８３で示されている。
【００６３】
プラズマディスプレイパネル１０の各電極は容量性結合の関係であるため、ある電極の急峻な変動は、他の電極に印加される電圧波形に影響を与える。アドレス電極Ａｍについて述べれば、ある走査ラインにおいてアドレス選択オンのセルが多く次の走査ラインにおいてアドレス選択オンのセルが少なくなるといった、変化の割合が多い表示パターン程、次の走査ラインに及ぼす影響が顕著になる。つまり、アドレス電極Ａｍの印加電圧を０〔Ｖ〕に引き下げる期間Ｔｄ２が短い従来のアドレスパルス波形１８３では、図５（ａ）に示すように、維持電極Ｘｎに印加されるＸ正電圧６２は、破線１６２で示すように変動し、大きなゆらぎが生じる。また、図５（ｂ）に示すように、走査電極Ｙｎに印加される走査パルス７３との関係では、ｎ行目の走査電極Ｙｎのアドレス放電を終えて、次の（ｎ＋１）行目の走査電極Ｙｎ＋１に走査パルス７４を印加するときに、走査パルス７４の電圧低下部に大きなゆらぎによる電圧変動１７４が発生し、アドレス放電に悪影響を与える。このような走査パルス変動１７４により、走査電極Ｙｎ＋１とアドレス電極Ａｍとの間でアドレス放電が不良となり、壁電荷形成が不十分である場合、それ以降の走査電極Ｙｎ＋１と維持電極Ｘｎ＋１との間の維持放電も適切に行なわれない。このような状況に陥ると、点灯させたい放電セルＣｎｍを点灯させることができず、画質を劣化させる事態を招いてしまう。
【００６４】
そこで、本実施例に関わるプラズマディスプレイパネル１０の駆動方法及びプラズマディスプレイ装置においては、図５（ｃ）の実線８３aで示すように、アドレス電極Ａｍを回路グランドに接続して印加電圧を引き下げるＴｄ２期間を長くすることで、維持電極Ｘｎ及び走査電極Ｙｎの電圧変化を緩和している。具体的には、図５（ｃ）に示すように、アドレス電極Ａｍを回路グランドに接続して接地電圧０〔Ｖ〕に下降させるＴｄ２期間を、アドレス電圧Ｖａの電源電圧を印加するＴｕ２期間及び隣接するアドレス電極Ａｍ−１、Ａｍ＋１に電荷を放電するＴｄ１期間よりも長い期間に設定している。つまり、クランプ電圧上昇期間Ｔｕ２<クランプ電圧下降期間Ｔｄ２、及び、放電期間Ｔｄ１<クランプ電圧下降期間Ｔｄ２となるように設定している。例えば、アドレスパルス８３の全体の１アドレスパルス期間が１〜２〔μｓｅｃ〕のときに、クランプ電圧上昇期間Ｔｕ２が５０〜２００〔ｎｓｅｃ〕であるとすると、クランプ電圧下降期間Ｔｄ２は、その２倍以上の１００〜４００〔ｎｓｅｃ〕であってよい。また、クランプ電圧下降期間Ｔｄ２の上限は、次のアドレスパルス８３が発生すると、自動的に打ち切られるので、本来的には必ずしも定めなくてもよいが、例えば１アドレスパルス期間の１〜２〔μｓｅｃ〕に設定してもよいし、クランプ電圧上昇期間Ｔｕ２の５倍以下の２５０〜１０００〔ｎｓｅｃ〕以下に設定してもよい。
【００６５】
なお、ここで、クランプ電圧上昇期間Ｔｕ２<クランプ電圧下降期間Ｔｄ２となるようにだけ設定し、放電期間Ｔｄ１<クランプ電圧下降期間Ｔｄ２は、必要に応じて設定するようにしてもよい。
【００６６】
このような、クランプ電圧下降期間Ｔｄ２を長く設定したアドレスパルス８３aをアドレス駆動回路２０が出力してアドレス電極Ａｍに印加することにより、図５（ａ）に示すように、維持電極Ｘｎに印加されるＸ正電圧６２の変動は、Ｘ正電圧６２ａのように小さく抑制される。また、同様に、図５（ｂ）に示すように、走査電極Ｙｎ＋１に印加される走査パルス７４についても、電圧波形７４ａに示すように、従来の電圧波形１７４よりも電圧変動が小さくなって抑制され、アドレス放電が適正に行われるようになる。なお、ｎ行目の走査電極Ｙｎのアドレス放電は終了しており、ｎ行目の壁電荷形成には必ずしも影響を与えないが、やはりｎ行目の走査電極Ｙｎの走査パルス７３についても、電圧波形７３ａは従来の電圧波形１７３よりも小さくなり、電圧変動は抑制されていることが分かる。
【００６７】
発明者等の実験検討によれば、クランプ電圧上昇期間Ｔｕ２に対して、クランプ電圧下降期間Ｔｄ２を２倍以上にすることで、維持電極Ｘｎに印加されるＸ正電圧６２の電圧変動、及び、走査電極ＹｎとＹｎ＋１に印加される走査パルス７３と７４の電圧変動を約２０％低減し、点灯できない放電セルＣｎｍの発生を防止することができた。
【００６８】
次に、図６及び図７を用いて、本実施例に係るプラズマディスプレイパネル１０の駆動方法を実現するプラズマディスプレイ装置の構成について説明する。図６は、本実施例に係るプラズマディスプレイ装置のアドレス駆動回路２０の構成を示した図である。図５において説明したアドレスパルス８３、８３ａは、アドレス駆動回路２０のアドレスパルス出力回路２１により出力されるので、その具体的構成について説明する。
【００６９】
図６において、本実施例に関わるプラズマディスプレイ装置のアドレス駆動回路２０は、各々のアドレス電極Ａ１、Ａ２・・Ａｍ、Ａｍ＋１について、個々にアドレスパルス出力回路２１が設けられている。アドレスパルス出力回路２１は、特に例外が無い限り、総て同じ構成をしていてよく、例えば、横方向の画素が１９２０画素備えられているプラズマディスプレイパネル１０であれば、赤、緑、青の３色のセルで一画素を形成するため、５７６０個のアドレス出力回路２１が備えられる。通常、数１００個分のアドレス出力回路２１が１個の集積回路内に収容されたアドレスドライバＩＣとして、アドレス駆動回路２０に設けられる。例えば、１９２０画素のプラズマディスプレイパネル１０に対して、１９２出力を有するアドレスドライバＩＣを用いる場合には、３０個のアドレスドライバＩＣにより、全体のアドレス駆動回路２０が構成される。
【００７０】
本実施例に関わるプラズマディスプレイ装置のアドレス駆動回路２０内のアドレスパルス出力回路２１は、チャージシェア用スイッチング素子SWと、高電圧クランプ用スイッチング素子Q１と、低電圧クランプ用スイッチング素子Q２と、クランプスイッチング素子用レベルシフト回路２２と、チャージシェアスイッチング素子用レベルシフト回路２３とを有する。
【００７１】
チャージシェア用スイッチング素子SWは、アドレスドライバIC内の個々のアドレスパルス出力回路２１に対して、電荷を共有するためのスイッチング素子である。個々のアドレスパルス出力回路２１内の個々のチャージシェア用スイッチング素子ＳＷは互いに接続されている。ｎ行目の走査電極Ｙnに対するアドレスパルス生成の印加電圧を放電する際に、次の（ｎ＋１）行目の走査電極Ｙn＋１に対するアドレスパルス生成の充電に利用すべく、チャージシェア用スイッチング素子ＳＷが動作する。具体的には、ｎ行目の走査電極Yｎについてアドレス放電を行うとき、アドレス電極A１、A２・・Aｍ−１、Am、Ａｍ＋１は、アドレスパルスを出力したアドレス電極Amと、アドレスパルスを出力していないアドレス電極Amが混在している状態であり、アドレス電極Am全体で平均すると全体容量の略１／２程度の電荷を有している状態と考えられる。よって、ｎ行目の走査電極Ｙｎについてアドレス放電を行なった後にアドレスパルス印加電圧を放電するタイミングで、チャージシェア用スイッチング素子ＳＷを動作させて全体を短絡して、次の（ｎ＋１）行目の走査電極Ｙn＋１に対するアドレスパルス生成の充電に利用すれば、アドレス電圧Ｖａの略半分程度までの電圧上昇を、チャージシェアによる充電で行うことができ、前のアドレスパルス生成で発生させた電荷を有効活用することができる。
【００７２】
このようなチャージシェア機能を用いることにより、アドレス期間Ｔａにおける電力効率を高めることができる。なお、チャージシェアの動作は、アドレス駆動回路２０内に複数のアドレスドライバＩＣが設けられている場合には、各アドレスドライバＩＣ間をチャージシェア回路接続し共通のチャージシェア電荷利用としてもよいし、各アドレスドライバICごとにチャージシェア回路を分離させて適用してもよい。
【００７３】
本実施例におけるアドレス駆動回路２０は、かかるチャージシェア方式を適用してアドレス放電を行う。チャージシェア用スイッチング素子ＳＷの動きについて図５を用いて説明する。アドレスパルス８３においては、充電期間Ｔｕ１においてスイッチング素子ＳＷがオンとなって前の走査タイミング終了でアドレスパルス印加電圧放電を行なうアドレス電極Ａｍから充電を行い、放電期間Ｔｄ１においてはスイッチング素子ＳＷがオンとなって次の走査タイミング開始でアドレスパルス印加電圧充電を行なうアドレス電極Ａｍに放電を行う。これにより、所定の中間電圧Ｖ１の電圧供給がなされ、アドレスパルス８３は、充電期間Ｔｕ１において接地電圧０〔Ｖ〕から中間電圧Ｖ１に電圧上昇し、放電期間Ｔｄ１においてアドレス電圧Ｖａから中間電圧Ｖ１に電圧下降する。
【００７４】
なお、チャージシェア用スイッチング素子ＳＷは、ＭＯＳ（metal Oxide Semiconductor）トランジスタ、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子が適用されてもよいし、リレー等の他のスイッチング素子が適用されてもよい。
【００７５】
高電圧クランプ用スイッチング素子Ｑ１は、アドレス電極Ａｍを電源端子ＶＤＨから供給されている電源電圧Ｖａにクランプするためのスイッチング手段である。図５に示したアドレスパルス８３においては、高電圧クランプ期間Ｔｕ２に高電圧クランプ用スイッチング素子Ｑ１がオンとなり、中間電圧Ｖ１からアドレス電圧Ｖａに電圧上昇がなされる。
【００７６】
低電圧クランプ用スイッチング素子Ｑ２は、アドレス電極Ａｍを回路グランドに接続して接地電圧０〔Ｖ〕にクランプするためのスイッチング手段である。図５に示したアドレスパルス８３においては、低電圧クランプ期間Ｔｄ２に低電圧クランプ用スイッチング素子Ｑ２がオンとなり、中間電圧Ｖ１から接地電圧０〔Ｖ〕に電圧下降がなされる。
【００７７】
なお、高電圧クランプ用スイッチング素子Ｑ１及び低電圧クランプ用スイッチング素子Ｑ２は、図６においては、バイポーラトランジスタが示されているが、ＭＯＳトランジスタやＩＧＢＴ等の他の半導体スイッチング素子であってもよいし、他の種類のスイッチング手段であってもよい。
【００７８】
クランプスイッチング素子用レベルシフト回路２２は、高電圧クランプ用スイッチング素子Ｑ１及び低電圧クランプ用スイッチング素子Ｑ２を適切に動作させるために、電圧又は電流をゲート又はベースに供給するための調整回路である。プラズマディスプレイ装置は、１００〔Ｖ〕前後又はそれ以上の高電圧で動作させるため、高電圧クランプ用スイッチング素子Ｑ１及び低電圧クランプ用スイッチング素子Ｑ２も、高電圧用の素子が用いられ、駆動電圧が高くなるため、ゲート動作等を調整すべく設けられている。
【００７９】
チャージシェアスイッチング素子用レベルシフト回路２３は、チャージシェア用スイッチング素子ＳＷを適切に動作させるための調整用に設けられた回路であり、クランプスイッチング素子用レベルシフト回路２２と同様の機能を有する。
【００８０】
図６に示したアドレス駆動回路２０において、従来は、高電圧クランプ用スイッチング素子Ｑ１と低電圧クランプ用スイッチング素子Ｑ２に同じ特性のスイッチング素子が適用されていた。一方、本実施例に関わるプラズマディスプレイ装置のアドレス駆動回路２０においては、アドレスパルス８３の立ち上がり時間Ｔu２よりも、立ち下がり時間Ｔd２を長くする目的のため、高電圧クランプ用スイッチング素子Ｑ１と低電圧クランプ用スイッチング素子Ｑ２を異なる特性とすることが手段の一つである。アドレスパルス８３の高電圧クランプ期間Ｔｕ２及び低電圧クランプ期間Ｔｄ２は、高電圧クランプ用スイッチング素子Ｑ１及び低電圧クランプ用スイッチング素子Ｑ２の電流を流す能力、例えば電流容量やＯＮ抵抗等により定まる。
【００８１】
図７に、本実施例に関わるプラズマディスプレイ装置のアドレス駆動回路２０の高電圧クランプ用スイッチング素子Ｑ１及び低電圧クランプ用スイッチング素子Ｑ２の電圧−電流特性を示す。横軸は電圧、縦軸は電流を表わす。
【００８２】
図７において、同じ電圧をゲートに印加したときに、高電圧クランプ用スイッチング素子Ｑ１を流れる電流よりも低電圧クランプ用スイッチング素子Ｑ２を流れる電流が小さいことが示されている。つまり、低電圧クランプ用スイッチング素子Ｑ２の電流容量が、高電圧クランプ用スイッチング素子Ｑ１の電流容量よりも小さいことが示されている。この特性により、低電圧クランプ用スイッチング素子Ｑ２がオンとなっても、低電圧クランプ用スイッチング素子Ｑ２を流れる電流は小さく制限されているので、アドレス電極Ａｍの立ち下がり時のクランプの変化は緩やかに行なわれ、立ち上がり時のクランプに比べて電流放出速度が遅くなり、要する時間が長くなる。
【００８３】
このように、低電圧クランプ用スイッチング素子Ｑ２の電流容量を、高電圧クランプ用スイッチング素子Ｑ１よりも小さくすることにより、図５に示したアドレスパルス８３は、緩やかな立ち下がりのアドレスパルス８３ａを出力することができ、維持電極及び走査電極に与える影響を低減することができる。
【００８４】
なお、図７においては、高電圧クランプ用スイッチング素子Ｑ１及び低電圧クランプ用スイッチング素子Ｑ２がＭＯＳトランジスタである場合を前提として、電圧−電流特性が示されているが、バイポーラトランジスタが適用されたときには、ベース電流に対するコレクタ電流の特性を考えればよく、低電圧クランプ用スイッチング素子Ｑ２の電流容量が、高電圧クランプ用スイッチング素子Ｑ１の電流容量より小さくなるように設定すれば良い点では、同様に適用することができる。
【００８５】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【００８６】
【図１】本発明を適用した実施例に関わるプラズマディスプレイ装置の全体構成図である。
【図２】プラズマディスプレイパネル１０のパネル構造の一例を示す分解斜視図である。
【図３】１フィールドの画像を表示する際のサブフィールド駆動方式を示す模式図である。図３（ａ）は、１フィールドを分割したサブフィールドＳＦを示した図である。図３（ｂ）は、１サブフィールド内の各放電期間を示した図である。
【図４】１サブフィールドの各電極に印加する駆動電圧波形を示した図である。図４（ａ）は、維持電極Ｘｎの駆動波形を示した図である。図４（ｂ）は、走査電極Ｙｎの駆動波形を示した図である。図４（ｃ）は、アドレス電極Ａｍの駆動波形を示した図である。
【図５】アドレス期間Ｔａにおける各電極に印加される電圧波形を示した図である。図５（ａ）は、維持電極Ｘｎに印加される電圧波形を示した図である。図５（ｂ）は、走査電極Ｙｎに印加される電圧波形を示した図である。図５（ｃ）は、アドレス電極Ａｍに印加される電圧波形を示した図である。
【図６】アドレス駆動回路２０の構成図である。
【図７】高電圧クランプ用スイッチング素子Ｑ１及び低電圧クランプ用スイッチング素子Ｑ２の電流−電圧特性図である。
【図８】従来のチャージシェア方式のアドレスパルスの一例を示した図である。
【図９】プラズマディスプレイパネルの放電セルの等価回路を示した図である。
【符号の説明】
【００８７】
１０    プラズマディスプレイパネル
１１    上面基板
１２    前面ガラス基板
１３、１７    誘電体層
１４    保護膜
１５    背面基板
１６    背面ガラス基板
１８    隔壁
１９、１９Ｒ、１９Ｇ、１９Ｂ    蛍光体
２０    アドレス駆動回路
２１    アドレスパルス出力回路
Ｑ１    高電圧クランプ用スイッチング素子
Ｑ２    低電圧クランプ用スイッチング素子
ＳＷ    チャージシェア用スイッチング素子
２２    クランプスイッチング素子用レベルシフト回路
２３    チャージシェアスイッチング素子用レベルシフト回路
３０    Ｘ駆動回路
４０    Ｙ駆動回路
４１    スキャンドライバ
４２    サステインドライバ
５０    制御回路
８３、８３ａ    アドレスパルス
【図１】
0004583465.tif 000002
【図２】
0004583465.tif 000003
【図３】
0004583465.tif 000004
【図４】
0004583465.tif 000005
【図５】
0004583465.tif 000006
【図６】
0004583465.tif 000007
【図７】
0004583465.tif 000008
【図８】
0004583465.tif 000009
【図９】
0004583465.tif 000010