(57)【特許請求の範囲】
【請求項１】
第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間をコンピュータが自動結線する集積回路の回路ブロック間自動配線設計方法において、該コンピュータが、
（ａ）該端子を端子幅でソートし、
（ｂ）該端子を端子幅の広い順に選択してこれを、この端子と同一ネットのブロック間配線と結線し、
ステップ（ｂ）では、該コンピュータが、
（ｂ１）上記選択された端子と同一ネットのブロック間配線である第１配線に、既に層間コンタクトホールが形成されているかどうかを判定し、
（ｂ２）ステップ（ｂ１）で否定判定された場合には、該第１配線に第１層間コンタクトホールを形成し、該選択された端子と該第１層間コンタクトホールとの間を結線し、
（ｂ３）ステップ（ｂ１）で肯定判定された場合には、上記選択された端子をこの端子と同一幅の配線により最短距離で上記第１ブロック間配線に接続したとき接続部が、既に形成されている第２層間コンタクトホールと重なるかどうかを判定し、
（ｂ４）ステップ（ｂ３）で肯定判定された場合には、上記選択された端子と該第２層間コンタクトホールとの間を結線する、
ステップを有することを特徴とする回路ブロック間自動配線設計方法。
【請求項２】
上記ステップ（ｂ）はさらに、該コンピュータが、
（ｂ５）ステップ（ｂ３）で否定判定された場合には、上記接続部に接続された配線と、上記第２層間コンタクトホールに接続された他の配線との間の距離がデザインルールを満たしているかどうかを判定し、
（ｂ６）ステップ（ｂ５）で肯定判定された場合には、上記接続部に第３層間コンタクトホールを形成し、上記選択された端子と該第３層間コンタクトホールとの間を結線する、
ステップを有することを特徴とする請求項１記載の集積回路の回路ブロック間自動配線設計方法。
【請求項３】
上記ステップ（ｂ）はさらに、該コンピュータが、
（ｂ７）ステップ（ｂ５）で否定判定された場合には、上記選択された端子と上記第２層間コンタクトホールとの間を結線するステップを有することを特徴とする請求項２記載の集積回路の回路ブロック間自動配線設計方法。
【請求項４】
第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間をコンピュータで結線させて集積回路の回路ブロック間を自動配線設計するためのプログラムにおいて、該コンピュータに、
（ａ）該端子を端子幅でソートさせ、
（ｂ）該端子を端子幅の広い順に選択させてこれを、この端子と同一ネットのブロック間配線と結線させ、
ステップ（ｂ）では、該コンピュータに、
（ｂ１）上記選択された端子と同一ネットのブロック間配線である第１配線に、既に層間コンタクトホールが形成されているかどうかを判定させ、
（ｂ２）ステップ（ｂ１）で否定判定された場合には、該第１配線に第１層間コンタクトホールを形成させ、該選択された端子と該第１層間コンタクトホールとの間を結線させ、
（ｂ３）ステップ（ｂ１）で肯定判定された場合には、上記選択された端子をこの端子と同一幅の配線により最短距離で上記第１ブロック間配線に接続したとき接続部が、既に形成されている第２層間コンタクトホールと重なるかどうかを判定させ、
（ｂ４）ステップ（ｂ３）で肯定判定された場合には、上記選択された端子と該第２層間コンタクトホールとの間を結線させる、
ためのプログラム。
【請求項５】
第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間をコンピュータで結線させて自動配線設計する集積回路の回路ブロック間自動配線設計装置において、
コンピュータと、
該コンピュータに対し、（ａ）該端子を端子幅でソートさせ、（ｂ）該端子を端子幅の広い順に選択させてこれを、この端子と同一ネットのブロック間配線と結線させるためのプログラムがインストールされた記憶装置と、
を有し、ステップ（ｂ）では、該コンピュータに対し、
（ｂ１）上記選択された端子と同一ネットのブロック間配線である第１配線に、既に層間コンタクトホールが形成されているかどうかを判定させ、
（ｂ２）ステップ（ｂ１）で否定判定された場合には、該第１配線に第１層間コンタクトホールを形成させ、該選択された端子と該第１層間コンタクトホールとの間を結線させ、
（ｂ３）ステップ（ｂ１）で肯定判定された場合には、上記選択された端子をこの端子と同一幅の配線により最短距離で上記第１ブロック間配線に接続したとき接続部が、既に形成されている第２層間コンタクトホールと重なるかどうかを判定させ、
（ｂ４）ステップ（ｂ３）で肯定判定された場合には、上記選択された端子と該第２層間コンタクトホールとの間を結線させる、
ことを特徴とする集積回路の回路ブロック間自動配線設計装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路の回路ブロック間自動配線設計方法及び装置並びにこの方法を実施するためのプログラムに関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化及び大規模化に伴い配線数が増大し、配線領域をより狭くしてさらに高集積化することが要求されている。
【０００３】
図１２は、従来の、集積回路の回路ブロック間自動配線設計方法の説明図である。
【０００４】
回路ブロック１０と１１との間にブロック間配線１２及び１３が配置され、回路ブロック１１と対向する回路ブロック１０の辺１０Ｓに沿って端子１０１及び１０２が形成され、回路ブロック１０と対向する回路ブロック１１の辺１１Ｓに沿って端子１１１及び１１２が形成されている。端子１０１から延びた配線１０１Ｌとブロック間配線１２との交差部にコンタクトホール１０１Ｃが形成され、これに配線１０１Ｌが結線されている。同様に、端子１１２から延びた配線１１２Ｌとブロック間配線１２との交差部にコンタクトホール１１２Ｃが形成され、これに配線１１２Ｌが結線されている。これにより、ブロック間配線１２はコンタクトホール１０１Ｃ及び１１２Ｃを介してそれぞれ上層又は下層の配線１０１Ｌ及び１１２Ｌに接続される。端子１０１、配線１０１Ｌ、コンタクトホール１０１Ｃ、ブロック間配線１２、コンタクトホール１１２Ｃ、配線１１２Ｌ及び端子１１２は同一ネットに属している。
【０００５】
端子１０２、ブロック間配線１３及び端子１１１が同一ネットに属して要る場合、端子１１１とブロック間配線１３とは図示のように結線することができるが、端子１０２とブロック間配線１３との間を結線することができない。回路ブロック１０及び１１の内側はすでに配線レイアウトが行われており、また、ブロック間配線においてブロックの情報はその枠と端子のみの情報しか与えられないので、ブロック間配線においてブロックの端子からその内側へ配線を延ばすことは禁止されている。
【０００６】
そこで、従来では、図１３に示すように回路ブロック１０と１１との間を広げ、端子１０２から配線１０２Ｌを延ばして屈曲させ、配線１０２Ｌとブロック間配線１３との交差部にコンタクトホール１０２Ｃを形成し、これに配線１０２Ｌを結線していた。このため、回路ブロック１０と１１との間の配線領域が増加し、また、回路ブロック１０又は１１と不図示の他の回路ブロックとの間の配線領域が変化して配線のやり直しが生ずる。このような問題を避けるには、図１２に示す状態でブロック間をマニュアル結線しなければならず、設計時間が長くなる。
【０００７】
また、図１４に示すように端子１０２と１１２とブロック間配線１２とが同一ネットに属する場合、端子１１２とブロック間配線１２との間を先に配線１１２Ｌで結線すると、端子１１２の幅に等しいコンタクトホール１１２Ｃが形成されるので、次に端子１０２とコンタクトホール１１２Ｃとの間が配線１０２Ｌで結線され、コンタクトホール１１２Ｃの面積が不足して配線抵抗が増加し、信号遅延が増加してタイミングエラーが生ずる原因となる。配線が電源供給用の場合、配線抵抗による供給電圧が低下し、また、エレクトロマイグレーション耐性が低下して集積回路の信頼性が低下する。
【０００８】
このような問題を避けるために、図１５に示すように回路ブロック１０と１１との間の配線領域を予め図１２の場合の約２倍確保しておき、ブロック間配線１２及び１３と平行にブロック間配線１２Ａ及び１３Ａをさらに配置し、配線１２Ａ及び１３Ａをそれぞれ配線１２及び１３と結線し、ブロック間配線１２及び１３を回路ブロック１０の端子との結線に用い、ブロック間配線１２Ａ及び１３Ａを回路ブロック１１の端子との結線に用いると、ブロック間配線領域が増大する原因となる。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、このような問題点に鑑み、配線の優先順位を定めることにより、自動配線結果の未結線数を低減してマニュアル修正工数を削減するとともにブロック間配線に必要な配線領域を低減することが可能な集積回路の回路ブロック間自動配線設計方法及び装置並びにこの方法を実施するためのプログラムを提供することにある。
【００１０】
【課題を解決するための手段及びその作用効果】
本発明の一態様では、第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間を自動結線する集積回路の回路ブロック間自動配線設計方法において、
（ａ）該端子を端子幅でソートし、
（ｂ）該端子を端子幅の広い順に選択してこれを、この端子と同一ネットのブロック間配線と結線する。
【００１１】
この構成によれば、ブロックの端子がそれらの幅の広い順にブロック間配線と結線されるので、幅広配線の長さが短くなって、回路ブロック間の配線領域を狭くすることができる。また、幅の広い順にコンタクトホールが生成されるので、コンタクトホールにこれより広い幅の配線が結線されることがない。
【００１２】
本発明の、集積回路の回路ブロック間自動配線設計方法の他の態様では、
（ａ）該端子のうち電源配線と接続されるものを、該端子に流れる電流の値でソートし、
（ｂ）該電流値の大きい順に該端子を選択してこれを、この端子と同一ネットのブロック間配線と結線する。
【００１３】
この構成によれば、幅が同じでも流れる電流値が大きい端子の方が先に結線されるので、電流値が大きい端子とブロック間配線との間の配線を、電流値がより小さい端子とブロック間配線との間の配線よりも短くすることができ、接続順を逆にした場合よりも集積回路全体としてのエレクトロマイグレーション耐性が向上する。また、配線抵抗による電圧低下を低減することができる。
【００１４】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１６】
［第１実施形態］
図１は、本発明の第１実施形態の、集積回路の回路ブロック間自動配線設計装置のハードウエア構成を示す概略ブロック図である。
【００１７】
この装置は、コンピュータ２０に記憶装置２１〜２３、入力装置２４及び表示装置２５が接続されたコンピュータシステムである。コンピュータ２０は、入力装置２４からの起動指令に応答して、記憶装置２１に格納されたプログラムを主記憶装置にロードし、このプログラムに従って、記憶装置２２から配線データを読み込みブロック間の結線を自動的に行ってその結果を記憶装置２３に格納し、表示装置２５に自動配線達成率や未結線情報などを含むログファイルの内容を表示させる。
【００１８】
図３は、図１の記憶装置２２に格納されているデータを説明するためのものであり、この例では、回路ブロック１０と１１との間にブロック間配線１２及び１３が配置され、回路ブロック１１と対向する回路ブロック１０の辺１０Ｓに沿って端子１０１及び１０２が形成され、回路ブロック１０と対向する回路ブロック１１の辺１１Ｓに沿って端子１１１及び１１２が形成されている。
【００１９】
記憶装置２２には、回路ブロック１０及び１１の枠データ、回路ブロック１０内の端子１０１及び１０２並びに回路ブロック１１内の端子１１１及び１１２のデータ、ブロック間配線１２及び１３のデータ、並びに、ブロック間結線のためのネットリストが配線データとして格納されている。ブロック枠及びブロックの端子のデータはセルライブラリに登録されているセルのデータであり、ブロック枠のデータはその識別符号、位置、サイズ及び向きであり、ブロックの端子データは端子の識別符号、位置及びサイズである。ブロックの向きは、セルライブラリ上のセルを、その向きを変えて設計面上に配置したときの回転角に対応している。ブロック間配線データは、その配線の識別符号、端点の位置及び幅である。
【００２０】
図２は、図１の記憶装置２１に格納されているプログラムの一部に対応した概略フローチャートである。以下、括弧内は図２中のステップ識別符号である。
【００２１】
（Ｓ１）記憶装置２２から上記配線データを読み込む。
【００２２】
（Ｓ２）ブロックの対向する辺に沿って形成された端子を、端子幅で降順でソートする。例えば図３において、端子１０１、１１２、１０２及び１１１の順にソートされる。
【００２３】
（Ｓ３）次に広い幅の端子を１つ取り出す。初回は最大幅の端子を取り出す。
【００２４】
（Ｓ４）ステップＳ３で取り出す端子がなければ処理を終了し、そうでなければステップＳ５へ進む。
【００２５】
（Ｓ５）ステップＳ３で取り出した端子と同一ネットのブロック間配線に、既に形成されているコンタクトホールが存在しなければステップＳ６へ進み、そうでなければステップＳ７へ進む。
【００２６】
（Ｓ６）ステップＳ３で取り出した端子をその幅の配線で、デザインルールを満たす最短経路になるように延ばし、これをこれと同一ネットのブロック間配線に結線する。例えば図４において、端子１０１とブロック間配線１２とが同一ネットに属し、ブロック間配線１２にコンタクトホールが形成されていない場合、端子１０１から配線１０１Ｌを辺１０Ｓと直角な方向に延ばし、これとブロック間配線１２との交差部にコンタクトホール１０１Ｃを形成し、これに配線１０１Ｌを結線する。ブロック間配線１２は、配線１０１Ｌの上方又は下方の配線層の配線であり、配線１０１Ｌとブロック間配線１２との間がコンタクトホール１０１Ｃで接続される。次に、ステップＳ３へ戻る。
【００２７】
（Ｓ７）ステップＳ３で取り出した端子をその幅の配線で、デザインルールを満たす最短経路になるように延ばし、これをこれと同一ネットのブロック間配線に接続する場合に、このブロック間配線と交差する部分が、すなわち形成しようとするコンタクトホールが、既存のコンタクトホールと重なる場合にはステップＳ８へ進み、そうでなければステップＳ９へ進む。例えば図５において、既に端子１０１がブロック間配線１２に結線されて、配線１０１Ｌとブロック間配線１２との間にコンタクトホール１０１Ｃが形成されている場合に、端子１１１から配線１１１Ａを辺１１Ｓと直角な方向に延ばしたとき、ブロック間配線１２との交差部に、これと重なるコンタクトホール１０１Ｃが既に形成されているので、ステップＳ８へ進む。
【００２８】
（Ｓ８）新規コンタクトホールを形成せずに、ステップＳ３で取り出した端子をこの重なるコンタクトホールと結線する。例えば図５において、端子１１１と既存のコンタクトホール１０１Ｃとの間を、屈曲する配線１１１Ｌで結線する。
次にステップＳ３へ戻る。
【００２９】
（Ｓ９）ステップＳ７で延ばした配線と、この配線と同一ネットで既存コンタクトホールに接続された配線との間のスペース幅が、デザインルールを満たす場合にはステップＳ１０へ進み、そうでなければステップＳ１１へ進む。例えば図６において、端子１１１から延ばした配線１１１Ｌと、既存のコンタクトホール１０１Ｃに接続された配線１０１Ｌとの間のスペース幅ＳＬがデザインルールを満たすかどうかにより分岐先を決定する。
【００３０】
（Ｓ１０）図６の場合、ステップＳ７で延ばした配線１１１Ｌと、ブロック間配線１２との交差部にコンタクトホール１１１Ｃを形成し、端子１１１とコンタクトホール１１１Ｃとの間を配線１１１Ｌで結線する。次にステップＳ３へ戻る。
【００３１】
（Ｓ１１）図７に示すように、ステップＳ７で延ばした配線１１１Ａと、既存の配線１０１Ｌとの間のスペース幅ＳＬがデザインルールを満たさない場合、新規コンタクトホールを形成せずにこのコンタクトホール１０１Ｃと端子１１１との間を、屈曲する配線１１１Ｌで結線する。次にステップＳ３へ戻る。
【００３２】
図８及び図９は、図２の方法により自動結線された例を示す。
【００３３】
図８は、端子１０２及び１１１とブロック間配線１３とが同一ネットに属し、端子１０１及び１１２とブロック間配線１２とが同一ネットに属する場合を示す。端子１０１及び１０２の方が端子１１１及び１１２の幅よりも広いので、端子１０１及び１０２が図２のステップＳ６で結線された後に、端子１１１及び１１２が図２のステップＳ１０で結線される。
【００３４】
これにより、図１３の場合よりも回路ブロック１０と１１との間の配線領域を狭くすることができる。
【００３５】
図９は、端子１０１及び１１１とブロック間配線１３とが同一ネットに属し、端子１０２及び１１２とブロック間配線１２とが同一ネットに属する場合を示す。端子１０１及び１０２の方が端子１１１及び１１２の幅よりも広いので、端子１０１及び１０２が図２のステップＳ６で結線された後に、端子１１１及び１１２が図２のステップＳ８で結線される。
【００３６】
これにより、図１４に示すような幅の狭いコンタクトホール１１２Ｃが形成されるのが防止される。
【００３７】
［第２実施形態］
本発明の第２実施形態の、集積回路の回路ブロック間自動配線設計方法では、図２において、ステップＳ２の替わりに図１０に示す処理が行われる。
【００３８】
（Ｓ２０）ブロックの端子に電源配線と接続されるものがあればステップＳ２１へ進み、そうでなければステップＳ２３へ進む。
【００３９】
（Ｓ２１）ブロックの、電源配線と接続される各端子に流れる電流の値（平均値又は最大値）が、予め計算により求められており、これが図１の記憶装置２２に格納されている。電源配線と接続される端子を、それらの電流値の降順でソートする。
【００４０】
（Ｓ２２）電源配線と接続される端子について、図２のステップＳ３〜Ｓ１１と同じ繰り返し処理を行う。ただし、図２のステップＳ３においては、次に大きい電流値の端子を取り出す。
【００４１】
（Ｓ２３）ブロックの端子に信号用があればステップＳ２（図２のステップＳ２と同一）へ進み、そうでなければ処理を終了する。
【００４２】
図１１は、図１０の方法により自動結線された例を示す。
【００４３】
図１１は、ブロック間配線１２及び１３が電源配線であり、端子１０１及び１１２とブロック間配線１２とが同一ネットに属し、端子１０２及び１１１とブロック間配線１３とが同一ネットに属する場合を示す。流れる電流の大きい順は、端子１１１、１０２、１０１及び１１２であり、この順に結線される。
【００４４】
これにより、幅は同じであるが端子１１２に流れる電流値Ｉ１よりも大きい電流値Ｉ２の端子１０２の方が先に結線され、その電源配線を短くすることができるので、接続順を逆にした場合よりも集積回路全体としてのエレクトロマイグレーション耐性が向上する。
【００４５】
なお、ブロック間配線は１つ以上であればよく、各ブロックの対向する辺に沿って形成された端子も１つ以上あればよい。また、回路ブロックは、セル、マクロセル又はハードマクロなどのいずれであってもよい。さらに、信号用端子についても電流値（平均値又は最大値）を計算で求め、同一幅の端子については電流値の大きい順に結線してもよい。この場合、エレクトロマイグレーション耐性がさらに向上する。
【００４６】
本発明には、以下の付記が含まれる。
【００４７】
（付記１）第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間を自動結線する集積回路の回路ブロック間自動配線設計方法において、
（ａ）該端子を端子幅でソートし、
（ｂ）該端子を端子幅の広い順に選択してこれを、この端子と同一ネットのブロック間配線と結線する、
ことを特徴とする集積回路の回路ブロック間自動配線設計方法。（１）
（付記２）第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間を自動結線する集積回路の回路ブロック間自動配線設計方法において、
（ａ）該端子のうち電源配線と接続されるものを、該端子に流れる電流の値でソートし、
（ｂ）該電流値の大きい順に該端子を選択してこれを、この端子と同一ネットのブロック間配線と結線する、
ことを特徴とする集積回路の回路ブロック間自動配線設計方法。（２）
（付記３）上記ステップ（ｂ）は、
（ｂ１）上記選択された端子と同一ネットのブロック間配線である第１配線に、既に層間コンタクトホールが形成されているかどうかを判定し、
（ｂ２）該ステップ（ｂ１）で否定判定された場合には、該第１配線に第１層間コンタクトホールを形成し、該選択された端子と該第１層間コンタクトホールとの間を結線する、
ステップを有することを特徴とする付記１又は２記載の集積回路の回路ブロック間自動配線設計方法。（３）
（付記４）上記ステップ（ｂ）はさらに、
（ｂ３）上記ステップ（ｂ１）で肯定判定された場合には、上記選択された端子をこの端子と同一幅の配線により最短距離で上記第１ブロック間配線に接続したとき接続部が、既に形成されている第２層間コンタクトホールと重なるかどうかを判定し、
（ｂ４）該ステップ（ｂ３）で肯定判定された場合には、上記選択された端子と該第２層間コンタクトホールとの間を結線する、
ステップを有することを特徴とする付記３記載の集積回路の回路ブロック間自動配線設計方法。（４）
（付記５）上記ステップ（ｂ）はさらに、
（ｂ５）上記ステップ（ｂ３）で否定判定された場合には、上記接続部に接続された配線と、上記第２層間コンタクトホールに接続された他の配線との間の距離がデザインルールを満たしているかどうかを判定し、
（ｂ６）該ステップ（ｂ５）で肯定判定された場合には、上記接続部に第３層間コンタクトホールを形成し、上記選択された端子と該第３層間コンタクトホールとの間を結線する、
ステップを有することを特徴とする付記４記載の集積回路の回路ブロック間自動配線設計方法。（５）
（付記６）上記ステップ（ｂ）はさらに、
（ｂ７）上記ステップ（ｂ５）で否定判定された場合には、上記選択された端子と上記第２層間コンタクトホールとの間を結線するステップを有することを特徴とする付記５記載の集積回路の回路ブロック間自動配線設計方法。（６）
（付記７）第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間をコンピュータで結線させて集積回路の回路ブロック間を自動配線設計するためのプログラムにおいて、該コンピュータに、
（ａ）該端子を端子幅でソートさせ、
（ｂ）該端子を端子幅の広い順に選択させてこれを、この端子と同一ネットのブロック間配線と結線させる、
ためのプログラム。（７）
（付記８）第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間をコンピュータで結線させて集積回路の回路ブロック間を自動配線設計するためのプログラムにおいて、該コンピュータに、
（ａ）該端子のうち電源配線と接続されるものを、該端子に流れる電流の値でソートさせ、
（ｂ）該電流値の大きい順に該端子を選択させてこれを、この端子と同一ネットのブロック間配線と結線させる、
ためのプログラム。（８）
（付記９）付記７又は８記載のプログラムが記録されていることを特徴とするコンピュータ読み取り可能な記録媒体。
【００４８】
（付記１０）第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間をコンピュータで結線させて自動配線設計する集積回路の回路ブロック間自動配線設計装置において、
コンピュータと、
該コンピュータに対し、（ａ）該端子を端子幅でソートさせ、（ｂ）該端子を端子幅の広い順に選択させてこれを、この端子と同一ネットのブロック間配線と結線させるためのプログラムがインストールされた記憶装置と、
を有することを特徴とする集積回路の回路ブロック間自動配線設計装置。（９）
（付記１１）第１回路ブロックと第２回路ブロックとの間に配置されたブロック間配線と該第１及び第２回路ブロックの対向する辺に沿って形成された端子との間をコンピュータで結線させて自動配線設計する集積回路の回路ブロック間自動配線設計装置において、
コンピュータと、
該コンピュータに対し、（ａ）該端子のうち電源配線と接続されるものを、該端子に流れる電流の値でソートさせ、（ｂ）該電流値の大きい順に該端子を選択させてこれを、この端子と同一ネットのブロック間配線と結線させるためのプログラムがインストールされた記憶装置と、
を有することを特徴とする集積回路の回路ブロック間自動配線設計装置。（１０）
【図面の簡単な説明】
【図１】本発明の第１実施形態の、集積回路の回路ブロック間自動配線設計装置のハードウエア構成を示す概略ブロック図である。
【図２】図１の記憶装置に格納されているプログラムの一部に対応した概略フローチャートである。
【図３】図１の記憶装置２２に格納されているデータを説明するための、ブロック間結線前のレイアウト図である。
【図４】図２のステップＳ６の説明図である。
【図５】図２のステップＳ８の説明図である。
【図６】図２のステップＳ１０の説明図である。
【図７】図２のステップＳ１１の説明図である。
【図８】図２の方法により自動結線された例を示すレイアウト図である。
【図９】図２の方法により自動結線された他の例を示すレイアウト図である。
【図１０】本発明の第２実施形態の、集積回路の回路ブロック間自動配線設計方法の一部を示す概略フローチャートである。
【図１１】図１０の方法により自動結線された例を示すレイアウト図である。
【図１２】回路ブロック間の従来の、集積回路の回路ブロック間自動配線設計方法の問題点説明図である。
【図１３】図１２の状態から自動結線し直す場合の従来の問題点説明図である。
【図１４】回路ブロック間の従来の、集積回路の回路ブロック間自動配線設計方法の他の問題点説明図である。
【図１５】回路ブロック間の従来の他の、集積回路の回路ブロック間自動配線設計方法の問題点説明図である。
【符号の説明】
１０、１１  回路ブロック
１０Ｓ、１１Ｓ  辺
１０１、１０２、１１１、１１２  端子
１２、１３、１２Ａ、１３Ａ  ブロック間配線
１０１Ｌ、１０２Ｌ、１１１Ｌ、１１２Ｌ  配線
１０１Ｃ、１０２Ｃ、１１１Ｃ、１１２Ｃ  コンタクトホール
２０  コンピュータ
２１〜２３  記憶装置
２４  入力装置
２５  表示装置
【図１】
0004596406.tif 000002
【図２】
0004596406.tif 000003
【図３】
0004596406.tif 000004
【図４】
0004596406.tif 000005
【図５】
0004596406.tif 000006
【図６】
0004596406.tif 000007
【図７】
0004596406.tif 000008
【図８】
0004596406.tif 000009
【図９】
0004596406.tif 000010
【図１０】
0004596406.tif 000011
【図１１】
0004596406.tif 000012
【図１２】
0004596406.tif 000013
【図１３】
0004596406.tif 000014
【図１４】
0004596406.tif 000015
【図１５】
0004596406.tif 000016