(57)【特許請求の範囲】
【請求項１】
Ｐ型半導体基板と、
前記Ｐ型半導体基板の表面に設けられるＰ型半導体層、及び該Ｐ型半導体層内に形成されるＮ型半導体層からなる複数のホトダイオードを含み、該複数のホトダイオードにより入射光を光電変換して電荷を蓄積する受光部と、
前記Ｐ型半導体基板の表面に設けられるＰ型半導体層、及び該Ｐ型半導体層内に形成されるＮ型半導体層からなる複数のホトダイオードを含み、遮光層により遮光された遮光部と、
前記受光部と前記遮光部との間に設けられ前記Ｐ型半導体基板表面から前記受光部のＰ型半導体層と該遮光部のＰ型半導体層より深い位置まで該Ｐ型半導体基板に形成される逆バイアスされたＮ型半導体層
を含むことを特徴とする固体撮像装置。
【請求項２】
前記逆バイアスされたＮ型半導体層は該受光部の下部にも形成され該受光部を包み込むことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記逆バイアスされたＮ型半導体層は該遮光部の下部にも形成され該遮光部を包み込むことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記逆バイアスされたＮ型半導体層は該受光部と該遮光部の下部にも形成され該受光部及び該遮光部を包み込むことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
該受光部及び該遮光部はそれぞれＰ型の半導体層内に形成されることを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記受光部と前記遮光部との各画素は、
電荷を蓄積する電荷蓄積部と、
複数のＮＭＯＳトランジスタ
を含むことを特徴とする請求項５記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般にＣＭＯＳ型固体撮像装置に関し、詳しくは温度変化による信号レベルの変動を防止するために用いる黒レベルを安定化したＣＭＯＳ型固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置では、オプティカルブラックと呼ばれる遮光された画素を設け、ここからの信号である黒レベルを基準レベルとして用いて、受光部からの信号を出力している。これは、温度変化により受光部の信号レベルが変動することを防止するためである。しかし受光部内のオプティカルブラック近傍に強い光が入射すると、ホトダイオードより溢れ出した電荷がオプティカルブラック部の画素に流れ込み、黒レベルが高くなってしまう。この場合、高くなった黒レベルを基準レベルとする画素からの信号レベルは、正常な黒レベルを基準レベルとする画素からの信号レベルより低くなってしまうために、再生画像の画質は著しく劣化してしまう。
従来のオプティカルブラック部への電荷流れ込み防止構造を有する固体撮像装置（特開昭５６−７８１７９）の断面図を、図１（ａ）及び（ｂ）に示す。
【０００３】
図１（ａ）に示す第１の従来例においては、Ｎ型半導体基板７１上のＰ型半導体層７２内にドレインとなるＮ型半導体層７３を形成している。また、図１（ｂ）に示す第２の従来例においては、Ｐ型半導体基板７５を用いた場合で、Ｐ型半導体基板７５とＰ型半導体層７６で逆バイアスしたＮ型半導体層７７を挟み込む構造となっており、ドレイン７８はＰ型半導体層７６内に形成されている。
【０００４】
上記第１の従来例及び第２の従来例ともに、電極によるポテンシャル井戸に光電変換された電荷を蓄積する構造となっている。
【０００５】
【発明が解決しようとする課題】
このように従来の構成では、同一半導体層内に電荷蓄積部とドレインとを形成し、受光部からオプティカルブラックへの電荷の流れ込みを防止し、黒レベルの安定化を図っていた。しかし、第１の従来例の構造はＮ型半導体基板を用いた場合にのみ有効であり、一般的にＰ型基板を用いるＣＭＯＳ型固体撮像装置に適用しても、基板の深い場所で発生した電荷に対しては効果がない。更にドレインがＮ型半導体基板と離れているために、電荷捕獲効果が不十分である。
【０００６】
また、Ｐ型半導体基板を用いた第２の従来例では逆バイアスしたＮ型半導体層を形成しているが、ドレインがＮ型半導体層と離れて形成されているために、電荷捕獲効果が不十分である。
【０００７】
以上を鑑みて、本発明は、オプティカルブラック部への電荷の流れ込みを防止し、黒レベルの安定化を実現するＣＭＯＳ型固体撮像装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明では、固体撮像装置は、Ｐ型半導体基板と、前記Ｐ型半導体基板の表面に設けられるＰ型半導体層、及び該Ｐ型半導体層内に形成されるＮ型半導体層からなる複数のホトダイオードを含み、該複数のホトダイオードにより入射光を光電変換して電荷を蓄積する受光部と、前記Ｐ型半導体基板の表面に設けられるＰ型半導体層、及び該Ｐ型半導体層内に形成されるＮ型半導体層からなる複数のホトダイオードを含み、遮光層により遮光された遮光部と、前記受光部と前記遮光部との間に設けられ前記Ｐ型半導体基板表面から前記受光部のＰ型半導体層と該遮光部のＰ型半導体層より深い位置まで該Ｐ型半導体基板に形成される逆バイアスされたＮ型半導体層を含むことを特徴とする。
【０００９】
請求項２の発明では、請求項１記載の固体撮像装置において、前記逆バイアスされたＮ型半導体層は該受光部の下部にも形成され該受光部を包み込むことを特徴とする。
【００１０】
請求項３の発明では、請求項１記載の固体撮像装置において、前記逆バイアスされたＮ型半導体層は該遮光部の下部にも形成され該遮光部を包み込むことを特徴とする。
【００１１】
請求項４の発明では、請求項１記載の固体撮像装置において、前記逆バイアスされたＮ型半導体層は該受光部と該遮光部の下部にも形成され該受光部及び該遮光部を包み込むことを特徴とする。
【００１３】
請求項５の発明では、請求項１記載の固体撮像装置において、該受光部及び該遮光部はそれぞれＰ型の半導体層内に形成されることを特徴とする。
【００１４】
請求項６の発明では、請求項５記載の固体撮像装置において、前記受光部と前記遮光部との各画素は、電荷を蓄積する電荷蓄積部と、複数のＮＭＯＳトランジスタを含むことを特徴とする。
【００１５】
請求項８の発明では、固体撮像装置は、半導体基板と、該半導体基板上に形成した半導体層と、該半導体層表面に設けられ入射光を光電変換して電荷を蓄積する画素が配列される受光部と、該半導体層表面に設けられ遮光された画素が配列される遮光部と、該受光部と該遮光部との間に設けられ該半導体層表面から該受光部と該遮光部より深い位置まで形成されるドレインを含むことを特徴とする。
【００１６】
上記発明によるＣＭＯＳ型固体撮像装置では、受光部とオプティカルブラック部（遮光部）とを別々に形成し、更に受光部とオプティカルブラック部より深い基板位置まで達するドレインを、受光部とオプティカルブラック部との間に設ける。このドレインの働きによって、受光部に強い光が入射した場合に、受光部から漏れ出す電荷がオプティカルブラック部へ流れ込むことを防止することができる。
【００１７】
即ち、受光部のＰ型ウエル内で生成された電荷はホトダイオードに蓄積されるが、強い光が入射してホトダイオードが飽和した場合に漏れ出す電荷は、ドレインにより捕獲される。また、Ｐ型ウエルより深いところで生成される電荷についても、ドレインのＮ型半導体層がＰ型ウエルより深いところまで形成されているため、オプティカルブラック部に流れ込むことなくドレインに捕獲される。この電荷流れ込み防止効果は、Ｐ型ウエル内で生成される電荷及びＰ型ウエルより深いところで生成される電荷の両方に対して有効であり、受光部に強い光が入射する場合でも安定した黒レベルを得ることができる。
【００１８】
【発明の実施の形態】
図２は、本発明によるＣＭＯＳ型固体撮像装置の第１実施例の構成を示す図である。
【００１９】
図２のＣＭＯＳ型固体撮像装置においては、Ｐ型半導体基板１１上に受光部１２、オプティカルブラック部１３、及びドレイン１４が設けてある。また２８は、表面保護層である。
【００２０】
受光部１２は、基板内部に不純物濃度のピークをもつＰ型ウエル１５、Ｎ型半導体層から成るホトダイオード１６、及び図示しない複数のＭＯＳトランジスタで構成される。オプティカルブラック部１３は受光部１２と同じ構造であり、Ｐ型ウエル１７、Ｎ型半導体層から成るホトダイオード１８、及び図示しない複数のＭＯＳトランジスタで構成される。これら受光部１２とオプティカルブラック部１３とにおいて、Ｎ＋型のホトダイオード１６又は１８と複数のＮチャンネルＭＯＳトランジスタが、撮像装置の各画素を構成する。この画素単位で入射光が光電変換され、光電変換された電荷が電荷蓄積部分に蓄積される。
【００２１】
オプティカルブラック部１３と受光部１２の唯一の違いは、オプティカルブラック部１３はＡｌからなる遮光層１９により遮光してあることである。このように遮光することによって、受光部１２のホトダイオード１６だけに光が入射するようにしてある。
【００２２】
ドレイン１４は、逆バイアスした（正電位を印加された）Ｎ型半導体層２０から成り、Ｎ型半導体層２０はＰ型ウエル１５及び１７より深い位置まで形成されている。
【００２３】
図３は、図２のＣＭＯＳ型固体撮像装置において線２１−２１’に沿ったホトダイオード部の不純物濃度を示す図である。また図４は、図２のＣＭＯＳ型固体撮像装置において線２２−２２’に沿ったドレイン部の不純物濃度を示す図である。
【００２４】
図３に示されるホトダイオード部においては、Ｎ型層であるホトダイオード１６が基板表面に設けられており、更に、そこから基板内部に向かうにつれて不純物濃度が緩やかに増加するＰ型ウエル１５が形成されている。Ｐ型ウエル１５は、基板表面から１〜１.５μｍ程度の深さで、その濃度がピークに達する。
【００２５】
また図４に示されるドレイン部においては、基板表面から形成されるＮ型半導体層２０が、図３に示されるＰ型ウエル１５よりも深い基板内位置まで到達している。即ち、Ｎ型半導体層２０の基板表面からの深さｂは、Ｐ型ウエル１５の基板表面からの深さａよりも、より深い基板内位置となっている。
【００２６】
上記の本発明によるＣＭＯＳ型固体撮像装置の第１実施例では、受光部１２とオプティカルブラック部１３とを別々のウエル内に形成し、更に受光部１２とオプティカルブラック部１３との間にドレイン１４を設ける。このドレイン１４の働きによって、受光部１２に強い光が入射した場合に、受光部１２から漏れ出す電荷がオプティカルブラック部１３へ流れ込むことを防止することができる。
【００２７】
即ち、Ｐ型ウエル１５内で生成された電荷はホトダイオード１６に蓄積されるが、強い光が入射してホトダイオード１６が飽和した場合に漏れ出す電荷は、ドレイン１４により捕獲される。また、Ｐ型ウエル１５より深いところで生成される電荷についても、ドレイン１４のＮ型半導体層２０がＰ型ウエル１５より深いところまで形成しているため、オプティカルブラック部１３に流れ込むことなくドレイン１４に捕獲される。この電荷流れ込み防止効果は、Ｐ型ウエル１５内で生成される電荷及びＰ型ウエル１５より深いところで生成される電荷の両方に対して有効であり、受光部１２に強い光が入射する場合でも安定した黒レベルを得ることができる。
【００２８】
固体撮像装置の各画素の構成要素として、例えば図２には、ホトダイオード１６のみを示してある。しかし実際には、受光部１２およびオプティカルブラック１３に配置される各画素は、Ｎ＋型のホトダイオード１６と複数のＮチャンネルＭＯＳトランジスタにより構成される。
【００２９】
図５は、固体撮像装置の各画素の回路構成を示す回路図である。
【００３０】
固体撮像装置においては、画素が例えば２次元マトリックス状に配置される。図５においては、例えば２×２の画素配列として、画素Ｐ１１、Ｐ１２、Ｐ２１、及びＰ２２が配置されている。各画素は同一の構成を有しており、ホトダイオード３０とＮＭＯＳトランジスタ３１乃至３３を含む。ホトダイオード３０は、図２のホトダイオード１６或いは１８に相当する。ＮＭＯＳトランジスタ３１は、ＲＥＳＥＴ信号によりホトダイオード３０をリセットするリセットトランジスタであり、ＮＭＯＳトランジスタ３２は、ホトダイオード３０に蓄積した信号を増幅するソースフォロア型増幅トランジスタである。またＮＭＯＳトランジスタ３３は、ＳＥＬＥＣＴ信号により増幅トランジスタ３２をアクティブにするセレクトトランジスタである。このセレクトトランジスタの一端から、ホトダイオード３０に蓄積した信号が読み出される。
【００３１】
図６は、固体撮像装置の画素の平面図である。
【００３２】
図６に示される固体撮像装置の画素において、ホトダイオード４０は図５のホトダイオード３０に相当し、ゲート４１は図５のリセットトランジスタ３１のゲートに相当し、ゲート４２は図５の増幅トランジスタ３２のゲートに相当し、ゲート４３は図５のセレクトトランジスタ３３のゲートに相当する。ゲート４１にＲＥＳＥＴ信号が供給されると、端子４４に供給される電源電位ＶＤＤによって、ホトダイオード４０がリセットされる。ホトダイオード４０に蓄積される信号は、ゲート４２に供給され増幅される。この増幅された信号は、ゲート４３にＳＥＬＥＣＴ信号が供給されると、出力端子４５から出力される。
【００３３】
図７は、図２に示されるＣＭＯＳ型固体撮像装置の受光部、オプティカルブラック部、及びドレインの部分の平面図である。図７の構成では、受光部１２の両側にオプティカルブラック部１３を配している。これは鏡面駆動を行う場合に、通常駆動と同一のタイミングで黒レベルを読み出し可能にするためである。
【００３４】
図８は、固体撮像装置の全体構成を示す構成図である。
【００３５】
図８の固体撮像装置５０は、画素領域５１、垂直シフトレジスタ５２、読み出し回路５３、水平シフトレジスタ５４、タイミングジェネレータ５５、アンプ５６、及びＡＤコンバータ５７を含む。
【００３６】
画素領域５１は、図２及び図７に示されるように受光部１２、オプティカルブラック部１３、及びドレイン１４を含み、図５に示されるように画素がマトリクス状に配置される領域である。垂直シフトレジスタ５２は、タイミングジェネレータ５５が生成するタイミング信号に応じて、図５に示されるＳＥＬＥＣＴ信号を順次駆動して、画素領域５１の画素マトリクスの水平ラインを１つずつ順番に選択する。選択された水平ラインの画素信号は、読み出し回路５３を介して、水平シフトレジスタ５４に読み出される。水平シフトレジスタ５４に格納された画素信号は、タイミングジェネレータ５５が生成するタイミング信号のタイミングに応じて、時系列信号として順次送り出される。順次送り出された信号は、アンプ５６により増幅され、更にＡＤコンバータ５７によりデジタル信号に変換される。
【００３７】
図９は、本発明によるＣＭＯＳ型固体撮像装置の第２実施例の構成を示す図である。図９において、図２と同一の構成要素は同一の番号で参照される。
【００３８】
図９のＣＭＯＳ型固体撮像装置においては、Ｐ型半導体基板１１上に、受光部１２、オプティカルブラック部１３、及びドレイン１４Ａが設けてある。受光部１２は、基板内部に不純物濃度のピークをもつＰ型ウエル１５、Ｎ型半導体層から成るホトダイオード１６、及び図示しない複数のＭＯＳトランジスタで構成される。オプティカルブラック部１３は受光部１２と同じ構造であり、Ｐ型ウエル１７、Ｎ型半導体層から成るホトダイオード１８、及び図示しない複数のＭＯＳトランジスタで構成される。ドレイン１４Ａは、逆バイアスした（正電位を印加された）Ｎ型半導体層２０Ａから成り、このＮ型半導体層２０Ａは、Ｐ型ウエル１５及び１７より深い基板位置まで達しＰ型ウエル１５を包み込むように形成されている。
【００３９】
図１０は、図９のＣＭＯＳ型固体撮像装置において線２５−２５’に沿った受光部のホトダイオード部の不純物濃度を示す図である。また図１１は、図９のＣＭＯＳ型固体撮像装置において線２６−２６’に沿ったドレイン部の不純物濃度を示す図である。更に図１２は、図９のＣＭＯＳ型固体撮像装置において線２７−２７’に沿ったオプティカルブラックのホトダイオード部の不純物濃度を示す図である。
【００４０】
図１０に示される受光部のホトダイオード部においては、Ｎ型層であるホトダイオード１６が基板表面に設けられており、更に、そこから基板内部に向かうにつれて不純物濃度が緩やかに増加するＰ型ウエル１５が形成されている。Ｐ型ウエル１５は、基板表面から１〜１.５μｍ程度の深さで、その濃度がピークに達する。更に基板表面から深く入った地点には、ドレイン１４ＡのＮ型半導体層２０が存在し、Ｐ型ウエル１５をＰ型半導体基板１１から隔離する形となっている。
【００４１】
図１１に示されるドレイン部においては、基板表面から形成されるＮ型半導体層２０が、図１０に示されるＰ型ウエル１５よりも深い基板内位置まで到達している。
【００４２】
また図１２に示されるオプティカルブラックのホトダイオード部においては、Ｎ型層であるホトダイオード１８が基板表面に設けられており、更に、そこから基板内部に向かうにつれて不純物濃度が緩やかに増加するＰ型ウエル１７が形成されている。Ｐ型ウエル１７は、基板表面から１〜１.５μｍ程度の深さで、その濃度がピークに達する。
【００４３】
上記のように、本発明によるＣＭＯＳ型固体撮像装置の第２実施例では、受光部１２とオプティカルブラック部１３とを別々のウエル内に形成し、更に受光部１２とオプティカルブラック部１３との間にドレイン１４Ａを設け、このドレイン１４Ａが受光部１２の下部に回り込み受光部１２を包み込む。従って、第１実施例の構成ではドレイン１４の下部を回りこんで受光部１２からオプティカルブラック部１３に漏れ出す可能性のあった電荷を、このドレイン１４Ａの働きによって完全に封じ込めることができる。従って、受光部１２に強い光が入射する場合でも安定した黒レベルを得ることができる。
【００４４】
図１３は、本発明によるＣＭＯＳ型固体撮像装置の第３実施例の構成を示す図である。図１３において、図２と同一の構成要素は同一の番号で参照される。
【００４５】
図１３のＣＭＯＳ型固体撮像装置においては、Ｐ型半導体基板１１上に、受光部１２、オプティカルブラック部１３、及びドレイン１４Ｂが設けてある。受光部１２は、基板内部に不純物濃度のピークをもつＰ型ウエル１５、Ｎ型半導体層から成るホトダイオード１６、及び図示しない複数のＭＯＳトランジスタで構成される。オプティカルブラック部１３は受光部１２と同じ構造であり、Ｐ型ウエル１７、Ｎ型半導体層から成るホトダイオード１８、及び図示しない複数のＭＯＳトランジスタで構成される。ドレイン１４Ｂは、逆バイアスしたＮ型半導体層２０Ｂから成り、このＮ型半導体層２０Ｂは、Ｐ型ウエル１５及び１７より深い基板位置まで達しＰ型ウエル１７を包み込むように形成されている。
【００４６】
本発明によるＣＭＯＳ型固体撮像装置の第３実施例では、第１実施例の構成ではドレイン１４の下部を回りこんで受光部１２からオプティカルブラック部１３に漏れ入る可能性のあった電荷を、ドレイン１４Ｂの働きによって完全に排除することができる。従って、受光部１２に強い光が入射する場合でも安定した黒レベルを得ることができる。
【００４７】
図１４は、本発明によるＣＭＯＳ型固体撮像装置の第４実施例の構成を示す図である。図１４において、図２と同一の構成要素は同一の番号で参照される。
【００４８】
図１４のＣＭＯＳ型固体撮像装置においては、Ｐ型半導体基板１１上に、受光部１２、オプティカルブラック部１３、及びドレイン１４Ｃが設けてある。ドレイン１４Ｃは、逆バイアスしたＮ型半導体層２０Ｃから成り、このＮ型半導体層２０Ｃは、Ｐ型ウエル１５及び１７より深い基板位置まで達しＰ型ウエル１５及び１７を包み込むように形成されている。
【００４９】
本発明によるＣＭＯＳ型固体撮像装置の第４実施例では、第１実施例の構成ではドレイン１４の下部を回りこんで受光部１２から漏れ出してオプティカルブラック部１３に漏れ入る可能性のあった電荷を、ドレイン１４Ｃの働きによって完全に阻止することができる。従って、受光部１２に強い光が入射する場合でも安定した黒レベルを得ることができる。
上記実施例においては、ホトダイオード型のＣＭＯＳ固体撮像装置について説明したが、電極によるポテンシャル井戸に電荷を蓄積するホトゲート型ＣＭＯＳ固体撮像装置に対しても、本発明を適用できることは明らかである。また上記実施例の説明においては、画素は２次元状に配列されている構成を示したが、画素配列は１次元状であっても構わない。
【００５０】
また半導体基板上にエピタキシャル成長等により更に半導体層を形成し、この半導体層表面に上記受光部、遮光部、及びドレインを形成するように構成することも可能である。
【００５１】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００５２】
【発明の効果】
上記発明によるＣＭＯＳ型固体撮像装置では、受光部とオプティカルブラック部（遮光部）とを別々のウェル内に形成し、更に受光部とオプティカルブラック部より深い基板位置まで達するドレインを、受光部とオプティカルブラック部との間に設ける。このドレインの働きによって、受光部に強い光が入射した場合に、受光部から漏れ出す電荷がオプティカルブラック部へ流れ込むことを防止することができる。即ち、強い光が入射してホトダイオードが飽和した場合に漏れ出す電荷は、ドレインにより捕獲され、またＰ型ウエルより深いところで生成される電荷は、ドレインのＮ型半導体層がＰ型ウエルより深いところまで形成されているため、オプティカルブラック部に流れ込むことなくドレインに捕獲される。
【００５３】
このように電荷流れ込み防止効果は、Ｐ型ウエル内で生成される電荷及びＰ型ウエルより深いところで生成される電荷の両方に対して有効であり、受光部に強い光が入射する場合でも安定した黒レベルを得ることが可能となり、黒レベル変動による画像の劣化を防ぐことができる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、オプティカルブラック部への電荷流れ込み防止構造を有する従来の固体撮像装置の断面図である。
【図２】本発明によるＣＭＯＳ型固体撮像装置の第１実施例の構成を示す図である。
【図３】図２のＣＭＯＳ型固体撮像装置において線２１−２１’に沿ったホトダイオード部の不純物濃度を示す図である。
【図４】図２のＣＭＯＳ型固体撮像装置において線２２−２２’に沿ったドレイン部の不純物濃度を示す図である。
【図５】固体撮像装置の各画素の回路構成を示す回路図である。
【図６】固体撮像装置の画素の平面図である。
【図７】図２に示されるＣＭＯＳ型固体撮像装置の受光部、オプティカルブラック部、及びドレインの部分の平面図である。
【図８】固体撮像装置の全体構成を示す構成図である。
【図９】本発明によるＣＭＯＳ型固体撮像装置の第２実施例の構成を示す図である。
【図１０】図９のＣＭＯＳ型固体撮像装置において線２５−２５’に沿った受光部のホトダイオード部の不純物濃度を示す図である。
【図１１】図９のＣＭＯＳ型固体撮像装置において線２６−２６’に沿ったドレイン部の不純物濃度を示す図である。
【図１２】図９のＣＭＯＳ型固体撮像装置において線２７−２７’に沿ったオプティカルブラックのホトダイオード部の不純物濃度を示す図である。
【図１３】本発明によるＣＭＯＳ型固体撮像装置の第３実施例の構成を示す図である。
【図１４】本発明によるＣＭＯＳ型固体撮像装置の第４実施例の構成を示す図である。
【符号の説明】
１１  Ｐ型半導体基板
１２  受光部
１３  オプティカルブラック部
１４  ドレイン
１５  Ｐ型ウエル
１６  ホトダイオード
１７  Ｐ型ウエル
１８  ホトダイオード
１９  遮光層
２０  Ｎ型半導体層
【図１】
0004489319.tif 000002
【図２】
0004489319.tif 000003
【図３】
0004489319.tif 000004
【図４】
0004489319.tif 000005
【図５】
0004489319.tif 000006
【図６】
0004489319.tif 000007
【図７】
0004489319.tif 000008
【図８】
0004489319.tif 000009
【図９】
0004489319.tif 000010
【図１０】
0004489319.tif 000011
【図１１】
0004489319.tif 000012
【図１２】
0004489319.tif 000013
【図１３】
0004489319.tif 000014
【図１４】
0004489319.tif 000015