(57)【特許請求の範囲】
【請求項１】
画素アレイ用のデータ線を形成する方法において、
（ａ）基板上に薄膜トランジスタ（ＴＦＴ）のゲート電極を形成する工程、
（ｂ）少なくとも前記ゲート電極を完全に覆うように前記ＴＦＴの第１誘電体層を堆積する工程、
（ｃ）前記第１誘電体層の上に、対向する第１および第２側面部分を持つ前記ＴＦＴのアモルファス・シリコン層を形成する工程、
（ｄ）前記アモルファス・シリコン層の上に第１モリブデン層を形成する工程、
（ｅ）前記第１モリブデン層の一部分と電気接触させてアルミニウム層を形成して、前記アルミニウムに対するコンタクト・ホールを形成する必要性を無くす工程、
（ｆ）前記アルミニウム層の下に配置された前記第１モリブデン層の前記部分以外の、前記第１モリブデン層を除去する工程、
（ｇ）第１および第２部分を持つ第２モリブデン層を形成して、第２モリブデン層第１部分は前記アルミニウム層および前記アモルファス・シリコン層の前記第１側面部分を完全に覆うように配置し、且つ第２モリブデン層第２部分は前記アモルファス・シリコン層の前記第２側面部分を覆うように配置する工程であって、第２モリブデン層第１部分と第２モリブデン層第２部分とが互いから隔たって隙間を形成している工程、
を含んでいることを特徴とするデータ線形成方法。
【請求項２】
前記アモルファス・シリコンがｎ+−Ｓｉの頂部層を有し、前記方法は、（ａ）前記モリブデン層の前記第１および第２部分のいずれかによって覆われていない前記アモルファス・シリコンの前記頂部のｎ+−Ｓｉをエッチングし、
（ｂ）前記エッチングされたｎ+−Ｓｉの上に第２誘電体層を形成する工程を含んでいる請求項１記載の方法。
【請求項３】
前記アルミニウム層は０．５ミクロンと１．０ミクロンとの間の範囲内の厚さを持つ請求項１記載の方法。
【請求項４】
前記除去工程（ｆ）は、前記モリブデンおよびアルミニウムがほぼ同じ速度でエッチングされるように、燐酸と硝酸とを有するエッチング液を使用して上昇した温度で湿式エッチングする工程を有する請求項１記載の方法。
【請求項５】
前記上昇した温度は４０℃と６０℃との間の範囲内の温度である請求項４記載の方法。
【請求項６】
前記第２モリブデン層は０．２ミクロンと０．５ミクロンとの間の範囲内の厚さを持つ請求項１記載の方法。
【請求項７】
前記第１モリブデン層は２０ナノメータと１００ナノメータとの間の範囲内の厚さを持つ請求項１記載の方法。
【請求項８】
頑丈な低雑音データ線を持つ画素アレイにおいて、
基板上にアレイを構成するように配置された複数の画素であって、各々の画素が走査線およびデータ線に結合され、各々のデータ線が前記基板上に配置された電界効果トランジスタ（ＴＦＴ）のアイランド材料の上に配置された第１導電材料層及び第２導電材料層で構成される複数の画素であって、アルミニウムで構成された前記第２導電材料層が前記第１導電材料層の少なくとも一部分の上に配置された、前記複数の画素、および
前記データ線の前記第１導電材料層及び前記第２導電材料層を覆うように配置された導電材料のカプセル封止層、を含んでいることを特徴とする画素アレイ。
【請求項９】
前記第１導電材料層および前記カプセル封止層の各々はモリブデンで構成されている請求項８記載のアレイ。
【請求項１０】
前記第１導電材料層は２０ナノメータと１００ナノメータとの間の範囲内の厚さを持ち、
前記導電材料のカプセル封止層は０．２ミクロンと０．５ミクロンとの間の範囲内の厚さを持ち、
前記第２導電材料層は０．５ミクロンと１．０ミクロンとの間の範囲内の厚さを持つ請求項９記載のアレイ。
【発明の詳細な説明】
発明の背景
１．発明の分野
本発明の分野は、水素添加アモルファス・シリコン（ａ−Ｓｉ）技術を用いる構成部品を持つ光検知アレイ（ａｒｒａｙ）を含むイメージングまたは表示アレイであり、更に具体的には、信頼性のある電気接続部を提供すると同時に耐腐食性を向上させ、また電気抵抗を減じたカプセル封止されたデータ線と共に使用するのに特に適したコンタクト・パッド、並びにガード・リングに関する。このようなアレイはＸ線または光イメージングに使用することが出来る。
２．従来技術の説明
イメージング装置および表示装置アレイは外部回路への電気接続のためにコンタクト・パッドを有する。コンタクト・フィンガがコンタクト・パッドを能動アレイ・エリアの縁へ接続し、走査線またはデータ線あるいはアレイの共通電極に電気接続される。
イメージング装置は実質的に平坦な基板、例えばガラスの上に形成される。イメージング装置は、各々関連するスイッチング素子、好ましくは薄膜トランジスタ（ＴＦＴ）をそなえた光検知素子、典型的にはフォトダイオードを含む画素のアレイを有する。両方の素子（フォトダイオードおよびＴＦＴ）は好ましくはａ−Ｓｉで構成される。動作においては、走査線の電圧したがって各々の走査線に関連する画素のＴＦＴのゲートの電圧がオンに切り換えられたとき、各々の走査されるフォトダイオード上の電荷がデータ・アドレス線を介して読み出される。走査およびデータ・アドレス線は典型的には互いに対して直角に配置されている。これらのアドレス線はアレイ内の一領域を構成する。アレイの外側の領域は、コンタクト・フィンガ、その関連するコンタクト・パッド、およびコンタクト・パッドから電気絶縁されたガード・リングを有する。ガード・リングへの電気接続はそれ自身のコンタクト・パッドを介して行われ、アレイには電気接続されない。ガード・リングは通常、動作中、接地電位に維持される。ガード・リングは、イメージング装置の形成中および外部回路へのイメージング装置の接続中にアレイを静電放電からアレイを保護するために作用する。
コンタクト・パッドは、パッド表面として基板表面上に露出された導電材料の領域によって画成される。本明細書では、コンタクト・パッド領域とは、表面コンタクト領域、およびコンタクト・フィンガの本体に表面パッドを電気接続する構造を持つ任意の追加の領域を含むものとする。通常、コンタクト・パッドはコンタクト・フィンガの端にあり、ガード・リングがコンタクト・パッドの外側に延在する。アレイによっては、アドレス線がアレイの対向する両側に設けられた２つのコンタクト・フィンガおよび関連するコンタクト・パッドを有する。
コンタクト・パッドは、単一領域のＴＦＴゲート金属、中にバイア（ｖｉａ）が形成されている誘電体層、電極として作用するソース−ドレイン（Ｓ−Ｄ）金属領域、典型的にはシリコン酸化物（ＳｉＯｘ）より成るＴＦＴ不動態化誘電体材料、ダイオード不動態化材料の第１層であって、２つの層（ＴＦＴ不動態化誘電体材料およびダイオード不動態化材料）を通るようにバイアが形成されるダイオード不動態化材料の第１層、並びに典型的には酸化インジウム錫（ＩＴＯ）で構成される最上部導電材料（これはまた通常は、フォトダイオード・アレイ内のほぼ透明な共通電極を形成する）で構成される。イメージング装置は他の材料、例えば、ＴＦＴアモルファス・シリコン（ａ−Ｓｉ）、フォトダイオードａ−Ｓｉ、フォトダイオードの上に位置する薄いＩＴＯ層、および典型的には予イミド化ポリイミド（ＰＩ）であるポリマー誘電体を含み、これらの材料の全ては一般的にコンタクト・パッド領域から除去される。本出願人に譲渡された米国特許第５，２３３，１８１号には、シリコン窒化物（ＳｉＮｘ）で形成されたダイオード不動態化層がダイオード頂部コンタクト・バイアの形成の際に除去されるようにした２層ダイオード不動態化誘電体について記載されている。ＩＴＯは良好な電気接触抵抗を構成するのでイメージング装置および表示パネルに使用するのに良好な導電材料であり、特にコンタクト・パッドに使用するのに適しているが、その下に位置する金属を腐食させる可能性のある湿気に対して良好なバリヤ（ｂａｒｒｉｅｒ）を構成しない。
従って、イメージング装置または表示パネル用のコンタクト・パッドにおいて導体としてＩＴＯを使用するが、周囲の湿気に対する露出によるコンタクト・パッドの腐食を遅らせ又は無くすことさえする手段を設けることが望ましい。更に、アレイ上に配置された厚い無機誘電体材料のような不動態化層内に設けられたバイアの中を延在する導電線によって良好な電気接触が維持されることが望ましい。
コンタクト・パッドと同様に、接地リングが湿気に露出されたときに腐食を受け、これは接地リングにより提供される静電保護および電気的機能を低下させる。湿気に露出されたときに接地リングの腐食を遅らせ又は無くすことさえする手段を持つ接地リングを提供することが望ましい。
イメージング装置および表示パネルに通常用いられるコンタクト・フィンガが、能動アレイのデータ線に電気接続される。高性能のイメージング装置は雑音が低いことが必要である。データ線はデータ読出しの際にジョンソン雑音を増大させる不所望な電気抵抗を持つことにより影響を受け、これによりイメージング装置の性能を低下させる。従って、イメージング装置アレイにおいて抵抗を低減したデータ線を提供することが望ましい。
固体（ソリッド・ステート）イメージング装置は本発明にとって特に重要であり、典型的にはシンチレータに結合される光センサを含む。シンチレータに吸収された放射線（例えば、Ｘ線）により光子が発生され、次いで光子はフォトダイオードのような光センサの中に通されて、そこで吸収されて、入射光子束に対応する電気信号が発生される。それぞれの光センサに蓄積された電荷は入射放射線の強度の尺度になる。このようなイメージング装置は普通、行および列に配列された画素のアレイを有する。各々の画素は、スイッチング・トランジスタ（典型的には、ＴＦＴまたは同様なもの）に結合された光センサを含み、２つの別々のアドレス線（走査線およびデータ線）並びに全てのフォトダイオードの一方の面に並列に電気接続された共通電極に対する接続部を必要とする。各々の画素列においては、トランジスタの読出し電極（例えば、ＴＦＴのソース電極）がデータ線に結合される。各画素からの光センサ電荷を読み出すために、（コンタクト・パッドに、従ってＴＦＴのそれぞれのゲート電極に電気信号を印加して、データ線が導電状態になるようにすることにより）画素列を逐次的に作動し、これによりＴＦＴに結合されたそれぞれのデータ線を介して作動されたそれぞれの画素から光検知電荷を読み出す。
光センサの製造には普通アモルファス・シリコンが用いられ、これはａ−Ｓｉが有利な光電特性を持ち、比較的製造が容易であるためである。特に、フォトダイオードのような光検知素子は、比較的大きな面積のアレイにおいてＴＦＴのような必要な制御またはスイッチング素子と連結して形成することが出来る。環境条件がａ−Ｓｉ部品の性能に影響を及ぼすことがあり、例えば、イメージング装置のコンタクト・パッドおよびガード・リングに関して前に述べたのと同様に、周囲の環境内の湿分の多い空気から吸収されることのある湿気に露出されることにより性能が劣化する。フォトダイオード内での湿気の吸収は、ダイオードからの電荷の漏洩を望ましくないほどに増大させる。
電荷の漏洩はフォトダイオードの性能における重要な問題であり、サンプリング・サイクル中での電荷の損失はフォトダイオードの感度を低下させ、且つ雑音を増大させる。電荷の漏洩の２つの重要な成分は、エリア（ａｒｅａ）漏洩と側壁漏洩である。特に、フォトダイオードの全エリアに対して相対的に側壁の長さが大きい小形のダイオードでは、側壁漏洩が主要な漏洩源を構成する。けれども、どんな大きさのフォトダイオードでも殆ど、湿気による側壁表面の劣化により側壁漏洩がかなり大きい漏洩源となる。
多層構造の不動態化層が、普通、前掲の米国特許第５，２３３，１８１号に記載されているような無機および有機誘電体材料で作られる。ダイオード不動態化層の無機部分は典型的にはシリコン窒化物で構成され、有機不動態化層は普通ポリイミドで構成される。その他の点では満足な不動態化層特性を提供する殆どのポリイミドは吸湿性である、すなわち環境から湿気を吸収する傾向がある。ＳｉＮｘのような誘電体材料は高レベルの構造的完全性（ｉｎｔｅｇｒｉｔｙ）を持ち、所望の防湿性および電気絶縁性を提供する。この特性は、ＩＴＯ共通電極上に配置されたバリヤ層中の欠陥により湿気が浸透してフォトダイオードからの電気漏洩を生じさせるような場合に、特に重要である。電気漏洩は、電気雑音を導入することによってイメージング装置の性能を著しく低下させることのある望ましくない挙動である。ダイオード不動態化層の無機部分は光センサ・ダイオードの急峻な側壁の上に配置される。しばしば、ダイオード不動態化層の無機部分が配置される箇所は高ストレス領域であり、その領域における構造的劣化は湿気の浸透を生じさせてダイオード不動態化層を介しての不所望な電気漏洩を生じさせることがある。従って、ダイオード不動態化層の構造的劣化は、より高い電気雑音を生じさせ、且つイメージング装置アレイ内で欠陥のある画素の数を増大させる。
充分な厚さのダイオード不動態化層の無機部分としてのＳｉＮｘは湿気の浸透に対する有効なバリヤを構成することが出来るが、ＳｉＮｘの使用には処理上の問題が存在する。例えば、厚いＳｉＮｘ層は（水平方向および垂直方向の両方向に）亀裂を生じ易く、これにより構造的劣化および湿気の浸透に対する抵抗性の低下が生じ易い。
従って、イメージング装置アレイは様々な環境においてアレイの効果的な製造および動作を行えるように高度の防湿性および構造的頑丈さ（ｒｏｂｕｓｔｎｅｓｓ）を有していることが望ましい。
発明の概要
本発明は、アレイ内の画素をアドレス指定するための低雑音部品を持つ高性能固体放射線イメージング装置を対象とする。
本発明の一実施態様では、イメージング装置は、その中の画素をアドレス指定するための走査線およびデータ線に接続されるコンタクト・フィンガに接続するのに特に適したコンタクト・パッドを有する。コンタクト・パッドは第１、第２および第３領域を有する。これらの各々の領域は、連続したゲート・コンタクト領域、および該ゲート・コンタクト領域の上に位置する連続したソース−ドレイン・コンタクト領域を持つ。第１領域および第２領域は更に、酸化インジウム錫（ＩＴＯ）で構成された連続した導体を有し、該導体はソース−ドレイン・コンタクト領域の上に位置する。
別の実施態様では、イメージング装置は、電界効果トランジスタ構造上に堆積されたアルミニウム線で構成される低雑音データ・アドレス線を有する。データ線は好ましくは、モリブデン層で構成されたソース−ドレイン電極材料によってカプセル封止される。カプセル封止（ｅｎｃａｐｓｕｌａｔｉｏｎ）は結晶粒界の移動を制限し、且つその後のアルミニウム層の処理工程での露出を最小にして、データ線の電気抵抗を低減するためにアルミニウムを使用するという利益を保持しながら、データ線のアルミニウムについてのアレイ製造工程の有害な影響を低減する。
更に別の実施態様では、イメージング装置は典型的には接地電位に維持されるガード・リングを有する。ガード・リングは典型的には、コンタクト・パッドよりもアレイから遠い所の領域に周縁部として作用する境界領域を形成し、少なくとも１つのかどを持ち、また該周縁部に接する１つ以上のガード・リング・コンタクト・パッドを含む。ガード・リングは第１および第２領域を持ち、各々の領域は、連続したゲート・コンタクト領域、該ゲート・コンタクト領域の上に位置する連続したソース−ドレイン・コンタクト領域、および該ソース−ドレイン・コンタクト領域の上に位置する連続した導体を持つ。該導体はＩＴＯで構成され、上面および下面を持つ。第１領域内のＩＴＯ導体はその下面が少なくとも１つの誘電体層によって連続したゲート・コンタクトから隔てられている。第２領域内のＩＴＯ導体は連続したソース−ドレイン・コンタクト領域と接触し、第１および第２領域内のＩＴＯ導体の大部分はバリヤ層で覆われる。第１および第２領域のうちの一方のＩＴＯ導体の一部分はバリヤ層が無く、１つ以上のガード・リング・コンタクト・パッドに電気接続するように延在する。
また更に別の実施態様では、固体イメージング装置は基板上に配置された光センサ・アレイを有し、該光センサ・アレイは複数の個々にアドレス可能な画素を含む。各画素は、光センサ、およびゲート電極に電圧が加えられたときに光センサをアドレス線に選択的に電気接続するように光センサに結合されたＴＦＴを含む。本発明の典型的な実施態様によれば、光センサは、基板上に配置された底部コンタクト・パッド、底部コンタクト・パッドと電気接触して基板上に配置された光センサ・アイランド、多層構造の不動態化層、および頂部コンタクト層を含む。光センサ・アイランドは、そのベースから上向きに上面まで延在する側壁を持つ。頂部コンタクト層は、典型的には光センサ・アイランドの上面の内側部分より成るコンタクト領域と電気接触する。それ以外の部分では、多層構造の不動態化層が頂部コンタクト層とその下に位置する光センサ・アイランドおよび基板との間に配置される。多層構造の不動態化層は、少なくとも第１層の無機バリヤ層および第２層の無機バリヤ層を含む。多層構造の不動態化層は少なくとも光センサ・アイランドの側壁の上に延在する。
第１層の無機不動態化層は典型的にはシリコン酸化物で構成される。この不動態化層は少なくとも光センサ・アイランドの側壁の上に配置されて、その下に位置するダイオード表面への接着を向上させる。第２層の無機不動態化層は、典型的にはシリコン窒化物で構成される防湿バリヤ層であり、第１層の無機不動態化層の上に配置される。他の実施態様では、シリコン酸化物の第３層の無機不動態化層が、不動態化層の無機部分をパターン形成するために使用されるフォトレジストに対する接着性を改善するために設けられる。別の実施態様では、不動態化層が、シリコン窒化物で構成された前記第２層およびシリコン酸化物で構成された前記第３層を有する。
新規であると信じられる本発明の特徴は請求の範囲に具体的に記載してある。しかし、本発明の構成および動作方法は、本発明の別の目的および利点と共に、添付の図面を参照した以下の説明から最もよく理解されよう。
【図面の簡単な説明】
図１は、第１、第２および第３の別々の領域を持つ本発明のコンタクト・パッドの概略上面図である。
図２は、図２（ａ）、図２（ｂ）、図２（ｃ）、図２（ｄ）、図２（ｅ）、図２（ｆ）および図２（ｇ）で構成され、図１のコンタクト・パッドを形成する好ましい方法を例示する。
図３乃至図６は、電気抵抗を低減した本発明に関係するデータ線を形成する好ましい方法の一連の工程を例示する。
図７は、本発明に関係したイメージング装置の概略図である。
図８ａおよび図８ｂは、本発明に関係した接地リング領域の平面図である。
図９および図１０は、図７のイメージング装置に関連した方法に関する断面図である。
図１１および図１２は、本発明の典型的な実施態様の１つによるフォトダイオードの断面図である。
図１３は、本発明に従って完成した光センサ・アレイ内の多層構造の不動態化層を例示する。
好ましい実施態様の説明
図面を参照して説明すると、図１は、第１領域１２、第２領域１４および第３領域１６を持つコンタクト・パッド１０の概略上面図である。第１領域１２、第２領域１４および第３領域１６の各々は、連続したゲート・コンタクト領域１８（想像線で示す）、および該ゲート・コンタクト領域１８の上に位置している連続したソース−ドレイン・コンタクト領域２０（これも想像線で示す）を持つ。本明細書で用いる用語「上に位置する」および同様な用語は、イメージング装置アレイ内の材料および構成部品の相対的な位置を表し（例えば、１つの材料が別の材料の上に直接に堆積されるか、或いは間に他の材料層を介在させて堆積されることを表し）、イメージング装置アレイの配置方向または使用法を制限するものではない。第１領域１２および第２領域１４は更に、連続した導体２２を有する。導体２２は、典型的には酸化インジウム錫（ＩＴＯ）で構成され、ソース−ドレイン・コンタクト領域２０の上に位置する。第２領域１４内にあるゲート・コンタクト領域１８の部分は、矩形のポリイミド環状構造によって囲まれているダイオード不動態化層（図２を参照して後で詳しく説明する）の無機部分内の第１バイア２４（想像線で示す）を含む。第３領域１６は、好ましくは、ゲート・コンタクト領域１８（図２を参照して後で詳しく説明する）の上のＴＦＴゲート誘電体層内の第２バイア２８（想像線で示す）を含む。コンタクト・パッド１０は更に、縁２９を持つバリヤ層（図１に示してないが、図２を参照して後で詳しく説明する）を含む。バリヤ層は、図１に示す縁２９の右側でコンタクト・パッドの領域を覆う。
動作の際、第１領域１２は外部装置１１に、具体的に述べると外部装置１１からの可撓性コネクタ１１Ａに接続される。第３領域１６はアレイ装置１３に接続するための手段として作用する。具体的に述べると、ゲート・コンタクト領域１８およびソース−ドレイン・コンタクト領域２０のうちの一方または両方が、アレイ装置１３まで延在してアレイ装置１３に電気接続されるように連続する（破線で示す）。アレイ装置１３はイメージング・アレイ、表示アレイまたは同様なものであってよい。
本発明の実施により、イメージング装置または表示アレイの製造に使用される導電材料に関して酸化インジウム錫（ＩＴＯ）の使用が多くの面で望ましいことが判った。というのは、ＩＴＯは電気接触抵抗を低く維持する点および長期間にわたる湿気への露出に対して腐食が最少である点で頑丈であるからである。本明細書で使用する「長期間の露出」とは数週間乃至数ヶ月を意味し、この長期間の露出は高い温度および相対湿度、例えば８５℃の温度および８５％の相対湿度の条件下で数日乃至数週間にわたって本発明に関するイメージング装置および表示パネルを試験することによって模擬される。
更に本発明の実施により、薄い（例えば、０．１ミクロン程度の厚さの）ＩＴＯ層は本発明の利益を持たないことが判った。というのは、イメージング装置または表示アレイの製造に使用されたとき、薄い層はその下に位置する導電材料を湿気に対する露出による腐食から保護するのには不十分であるからである。本発明はＩＴＯを透明な導電材料として使用するようにし、更に関連する他の構成部品が本発明の実施により考慮される。図１のコンタクト・パッドはＩＴＯを導電材料として使用するが、従来のような欠点を持たない。これについて、第１領域１２、第２領域１４および第３領域１６のそれぞれに示す図１の線２−２に沿って取った図を表す図２を参照して詳しく説明する。
図２は、図２（ａ）、図２（ｂ）、図２（ｃ）、図２（ｄ）、図２（ｅ）、図２（ｆ）および図２（ｇ）で構成され、イメージング装置に特に適した図１のコンタクト・パッドの形成に用いられる工程を例示する。本明細書で用いられる用語「形成」は、材料の堆積、および適用可能な場合は、堆積された材料の全てまたは選択された部分の除去によるアレイ構成部品のパターン形成を含む。図２の方法は、図１および図２にも示された第１領域１２、第２領域１４および第３領域１６の製造に関するものである。具体的に述べると、図２は第１領域１２、第２領域１４および第３領域１６のそれぞれの領域に分けて、各々の領域の形成を明瞭に例示する。
図２（ａ）はイメージング装置のための連続したゲート・コンタクト領域１８の形成を示す。ゲート・コンタクト領域１８の形成ならびに図２の他の金属コンタクト領域または非金属領域の形成は、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｌまたはこれらの組合せのような金属の蒸着およびスパッタリングのような公知の方法で達成することが出来る。
図２（ｂ）はゲート・コンタクト領域１８を覆う第１誘電体層３０の形成を示し、領域１６に関する図２（ｂ）では、誘電体層３０がゲート・コンタクト領域１８から除去されるが、ゲート・コンタクト領域１８の縁部分３２および３４に誘電体層が残ることが示されている。第１誘電体層３０はしばしばゲートまたはＴＦＴ誘電体層と呼ばれる。第１誘電体層３０の除去により、図１に関して前に述べたバイア２８が構成される。バイア２８は通常はＦＥＴ掘下げバイアと呼ばれ、ソース−ドレイン・コンタクト領域２０がゲート・コンタクト領域１８と良好な電気接触できるようにする。バイア２８のようなバイアについての詳細は、後で図６（ｃ）に関して説明する。第１誘電体層３０は、弗化水素酸の溶液内での通常の湿式エッチングのような適当な手段によってゲート・コンタクト領域１８から除去される。図２（ｂ）の第１誘電体層３０並びに縁部分３２および３４は約０．１ミクロン乃至約０．５ミクロンの典型的な厚さを持ち且つシリコン窒化物ＳｉＮｘまたはシリコン酸化物ＳｉＯｘで構成されていて、典型的にはプラズマ化学蒸着法（ＰＥＣＶＤ）により堆積される。
図２（ｂ）は更に、ソース−ドレイン・コンタクト領域２０を第１領域１２および第２領域１４の第１誘電体層３０の上に形成すると共に、第３領域１６内のゲート・コンタクト領域１８の上に形成し、第１誘電体層３０の縁部分３２および３４によって画成される縁部分にオーバーラップさせることを示している。ソース−ドレイン・コンタクト領域２０は好ましくはモリブデンで構成されて、サイアンテック社（Ｃｙａｎｔｅｋ，Ｉｎｃ．）から商品名Ｃｙａｎｔｅｋ１２Ｓで入手できる溶液での湿式エッチングのような適当な手段によってパターン形成される。モリブデンは約０．１ミクロン乃至約１．０ミクロンの範囲の厚さを持つ。
図２（ｃ）はソース−ドレイン・コンタクト領域２０の上にＴＦＴ不動態化層３６を形成することを示す。ＴＦＴ不動態化層３６は、ＳｉＮｘおよびＳｉＯｘより成る群から選ばれた材料で構成され、約０．１ミクロン乃至約１．０ミクロンの範囲の厚さを持つ。
図２（ｂ）および図２（ｃ）に示す段部を持つこれらのＦＥＴ掘下げバイア２８は、第２バイアすなわちＦＥＴ掘下げバイア２８の段部に沿って第１バイアすなわちダイオード掘下げバイア２４（図２（ｄ）に関連して説明する）のパターン形成用フォトレジストの下に過剰な湿式エッチングを引き起こす可能性があることが判った。更に、ＦＥＴ掘下げバイア２８の段部は、付加的な微細構成によりＴＦＴ誘電体層３６の上に位置する層の接着を劣化させるような他の問題を招くことがある。本発明の実施においては、信頼性のある電気接触のためにＦＥＴ掘下げバイア２８は第３領域１６内にのみ形成した。誘電体層の接着困難性を低減することを対象とする本発明の別の実施態様が、図１１−１３を参照して後で説明される。
図２（ｄ）はＴＦＴ不動態化層３６の上にダイオード不動態化層３８を形成することを示し、ただし領域１４においては、ＴＦＴ不動態化層およびダイオード不動態化層３８が図１にも示されている第２（すなわちダイオード）掘下げバイア２４に対応する所定の中央区域からそれぞれ除去されて、ソース−ドレイン・コンタクト領域２０の中央区域を露出させ且つ残ったダイオード不動態化層３８に部分４０および４２を形成する。層３６および３８は同じパターン形成工程でエッチングされる。
一実施例のダイオード不動態化層３８はシリコン窒化物で構成され、約０．５ミクロン乃至約１．５ミクロンの範囲の厚さを持つ。好ましい実施例のダイオード不動態化層３８は３層構造を持ち、約２０ナノメータ乃至約５０ナノメータの厚さを持つＳｉＯｘの下側層部分、約０．５ミクロン乃至約１．５ミクロンの厚さを持つＳｉＮｘの中間層部分、および約２０ナノメータ乃至約５０ナノメータの厚さを持つＳｉＯｘの上側層部分で構成される。ＳｉＮｘの中間層部分は防湿バリヤとして作用し、ＳｉＯｘの上側および下側層部分は図２に示されるようなそのコンタクト要素に対する３層構造のダイオード不動態化層の接着を向上させることが判った。多レベル多層構造の不動態化層の別の利点については図１１、１２および１３の実施態様に関連して後で更に説明する。
領域１４内のダイオード不動態化層３８の３層構造およびその下のＴＦＴ不動態化層３６は乾式エッチング、湿式エッチング、或いは所定の時間の湿式エッチングとその後の所定の時間の乾式エッチングとの組合せにより、エッチングされる。乾式エッチングは、フッ素、塩素またはそれらの組合せを用いるプラズマ、バレルまたは反応性イオン・エッチングより成る処理から選ぶことが出来る。
図２（ｅ）は、特に領域１４において、ポリマー被覆の形成を示し、このポリマー被覆は、バイア縁部分４０、４２、４４および４５にオーバーラップするように配置された、対向して位置する第１被覆部分４８および第２被覆部分５０を有する。ポリマー被覆は典型的には、オーリン・チバ−ガイギー社（ＯｌｉｎＣｉｂａ−Ｇｅｉｇｙ）から商品名ＯＣＧプロブロミド（ｐｒｏｂｒｏｍｉｄｅ）２８６で製造販売されている予イミド化ポリイミド（ＰＩ）で構成されて、スピンまたはメニスカス被覆法によって堆積され、約１．０ミクロン乃至約２．０ミクロンの厚さを持つ。予イミド化ポリイミド（ＰＩ）は、図１に関して前に述べたように、矩形の構造２６に形成する（これにより、図２（ｅ）に示されるように断面において傾斜した側壁４８Ａおよび４８Ｂ並びに５０Ａおよび５０Ｂをそれぞれ持つ対向する第１被覆部分４８並びに第２被覆部分５０を作成する）のが好ましく、その内側は、図２（ｆ）に、特にそのうちの領域１４について後で詳しく述べるように、ＩＴＯ層とソース−ドレイン・コンタクト領域２０との間の電気接触を画成するのを助ける。ＰＩは、被覆をパターン形成して傾斜した側壁４８Ａおよび４８Ｂ並びに５０Ａおよび５０Ｂを形成するように、Ｏ2を有するプラズマ中で乾式エッチングされる。傾斜した側壁はソース−ドレイン・コンタクト領域２０の上面に対して約３０°乃至６０°の範囲の勾配を持つ。
図２（ｆ）は、領域１２においてダイオード不動態化層３８の上にＩＴＯ層５２を形成し、また第２領域１４においてソース−ドレイン・コンタクト領域２０の残っている露出した中央領域２４（ダイオード掘下げバイア）の上にもＩＴＯ層５２を形成し、また第２領域１４のダイオード不動態化層３８の幾分かと予イミド化ポリイミド部分４８および５０の上にもＩＴＯ層５２を形成することを示している。層５２は、好ましくは、蒸着またはスパッタリングによって形成されて、約５０ナノメータ乃至約２００ナノメータの厚さを持つ。ＩＴＯ層は典型的には塩化水素酸より成る溶液中で湿式エッチングされる。
ＩＴＯ層５２は第１領域１２においては最上層であり、適当な手段により、図１に示される装置１１の可撓性コネクタ１１Ａと接続することが可能になる。腐食の機会を最小にするために、ＩＴＯ層５２は垂直方向にその下に位置する導電材料、例えばゲート・コンタクト領域１８およびソース−ドレイン・コンタクト領域２０から、誘電体層すなわち好ましくはＴＦＴ不動態化層３６およびダイオード不動態化層３８によって分離される。
図２（ｅ）に関して前に述べた領域１４の傾斜した側壁４８Ａおよび４８Ｂ並びに５０Ａおよび５０Ｂをそれぞれ持つ予イミド化ポリイミド部分４８並びに５０は、ＩＴＯ層５２とソース−ドレイン・コンタクト領域２０との間の接触を画成するのを助ける。図２（ｅ）に関して前述し且つ図１に示した矩形の構造２６に形成された、予イミド化ポリイミド部分４８並びに５０の傾斜した側壁４８Ａおよび４８Ｂ並びに５０Ａおよび５０Ｂに対応する内側および外側の縁は、ダイオード不動態化層３８に形成された側壁（４０および４２）並びにＴＦＴ不動態化層３６の側壁（４４および４６）を囲み、これによりＩＴＯ層５２に対するその側壁を滑らかにして、ＩＴＯ層５２がバイア２４内に形成された段部を非常に信頼性良く電気的に連続して横切るようにする。側壁４４および４６はポリイミド（予イミド化ポリイミド部分４８および５０）によって封止されるので、それらの側壁の正確な勾配は重要ではなく、これにより比較的大きなエリアにわたって滑らかで一様に傾斜した側壁を形成するという困難な作業が大幅に軽減される。具体的に述べると、１０ｃｍ×１０ｃｍより大きい能動エリアを持つ典型的なイメージング装置は千個以上のコンタクト・パッドを有し、各々のコンタクト・パッドは形成上困難な問題を有する封止を必要とし、本発明ではこれが解決される。
図２（ｇ）は第２領域１４および第３領域１６を覆うバリヤ層５８の形成を示す。前に述べたように、バリヤ層５８は図１に示したバリヤ縁２９の右側でコンタクト・パッド１０の全てを覆う。バリヤ層５８は、例えば、約０．５乃至２．０ミクロンの厚さを持ち、ＳｉＮｘおよびＳｉＯｘ並びにそれらの組合せより成る群から選ばれた材料で構成する。バリヤ層５８は、例えば、プラズマ・エッチング化学蒸着法によって堆積される。領域１４内のバリヤ層５８は、構造の段部の縁、例えばアレイすなわち本発明に関係する放射線アレイから離れているゲート・コンタクト領域１８およびソース−ドレイン・コンタクト領域２０の縁を封止する。これは、要素１８および２０の縁部分が最も湿気の浸透を受けやすく且つ（要素１８および２０に関係する）段部の形成後のエッチングの際に侵食されやすいからである。同様に、第２領域１４内のＩＴＯ層５２はゲート・コンタクト領域１８およびソース−ドレイン・コンタクト領域２０の縁を通り越して横方向に延在し、従って該ＩＴＯ層はバリヤ層５８によって封止されるのが望ましく、実際にバリヤ層５８によって封止される。
更に、領域１４内に配置されたバリヤ層５８は、幾分かの湿分を吸収する予イミド化ポリイミド部分の性質のため、および領域１４が本発明に関係するイメージング装置または表示アレイを囲む保護部材のリング（図示していない）の外側にあるために、有益な封止を構成する。
本発明の実施により、従来知られている関連するアレイのフォトダイオードを湿気から最も良く保護するために、ダイオード不動態化層３８の底部層は厚さが好ましくは約１ミクロンであり、許容可能な厚さが０．５ミクロン乃至約２．０ミクロンの範囲にあることが望ましいことが判った。このような保護がない場合、フォトダイオードは高い湿度に露出された状態のとき逆バイアスの下で漏洩を生じて、本発明に関係するイメージング装置の有用性を損なう恐れがある。
このような有害な逆バイアス漏洩を克服するためには、ほぼ０．１ミクロンのＩＴＯ層ではその下に位置する導電材料、通常はソース−ドレイン・コンタクト領域２０と信頼性のある接触を作らないことが判った。この信頼性の悪い接触は、図１のバイア２４のようなダイオード掘下げバイアの縁で生じる。この信頼性の悪いコンタクト・パッドのダイオード掘下げバイアはまた約０．５ミクロンのＴＦＴ不動態化材料３６を含む。従って、図２（ｅ）および２（ｆ）に関して前に述べたように、本発明の実施において、予イミド化ポリイミド部分４８および５０は酸化インジウム錫層５２とソース−ドレイン・コンタクト領域２０との間の接触を画成するのを有利に助けて、両者間に非常に信頼性のある接触が得られるようにする。
ここで、本発明の実施により３つの別々の電気接続された領域を持つコンタクト・パッドが得られることが認められよう。イメージング装置に関係する一用途では、図１の外部装置１１は、ＩＴＯ層が露出されているがそれとその下の図２（ｇ）の１８および２０のような導電層との間に厚い誘電体層を持つ最も外側のコンタクト・パッド領域１２に接続される。本明細書で用いる「露出」とは、材料の一部分が画素アレイを取り囲む周囲環境に曝されることを表す。しかし、アレイ自身は囲いの中に配置されて、画素アレイを直接に取り囲む周囲環境が該囲い中であってもよい。領域１４においては、図２（ｇ）のＩＴＯ層５２は予イミド化ポリイミド部分４８および５０の内側および外側部分を横切ることによってその下に位置するソース−ドレイン・コンタクト領域２０と接触する。アレイに最も近い領域すなわち領域１６においては、ソース−ドレイン・コンタクト領域２０は薄膜トランジスタのゲート・コンタクト領域１８と接触する。領域１４および１６は縁２９に関して図１に示されるようにバリヤ層５８によって覆われる。その結果の図１のコンタクト・パッド１０の構造は信頼性のあるコンタクトを形成し、湿気に起因するコンタクト・パッドの腐食またはフォトダイオードの漏洩のいずれかによる劣化に対して非常に抵抗性の或るイメージング装置を形成することが出来る。
別の実施態様の高性能イメージング装置では、アドレス線、具体的に述べるとデータ線の抵抗がＦＥＴ構造の上部でアルミニウム線をパターン形成することによって低減され、このように形成されたデータ線は好ましくはカプセル封止される。データ線についてはその好ましい形成方法を例示する図３−６に関して以下に詳述する。
本発明の実施においては、通常、当該技術分野で知られているようにイメージング装置および表示アレイの全体にわたって相互接続されるデータ線にアルミニウムを用いる。本発明のアルミニウムのデータ線は、抵抗が低いので、データ線の抵抗に関係するイメージング装置の電子雑音が低減されて有利であり、また本発明の最少の付加的な堆積および写真印刷パターン形成工程のため、データ線にアルミニウム材料を使う利点がより完全に実現される。
アルミニウムは、イメージング装置の製造プロセスに使用される典型的な温度すなわち２００℃乃至２５０℃に露出されたとき、過大な結晶粒界移動を持つことが知られている。この結晶粒界移動は、１ミクロン程度のアルミニウムの小丘状体（ｈｉｌｌｃｏｋ）の成長を招き、これがアルミニウム材料とイメージング装置および／または表示アレイ内の他の層との間の短絡を容易に引き起こすという点で不利である。
更に、図１および２に関して前に幾分か述べたソース−ドレイン金属の形成において、ソース−ドレイン金属を構成するモリブデンを上昇させた温度で湿式エッチングすることは厄介であることが知られている。その理由は、モリブデンの湿式エッチング速度が温度につれて増加し、特にモリブデンの厚さが薄い、すなわち２００ナノメータ以下である場合、エッチングが短くなることにより、ソース−ドレイン金属の長さの効果的なプロセス制御を維持するのが一層困難になるからである。更に、プロセスにアルミニウムが存在している場合、アルミニウムおよびモリブデン層のうちの一方の他方に対するアンダーカットを招くようなアルミニウムとモリブデンとの間の差のあるエッチング速度を避けるために、両方の材料を約５５℃でエッチングすることが必要になる。約５５℃ではモリブデンのエッチング速度は約７０００オングストローム／分である。エッチングはサイアンテック社（Ｃｙａｎｔｅｋ，Ｉｎｃ．）から商品名Ｃｙａｎｔｅｋ１２Ｓで入手できる溶液を使用して達成することが出来、その許容可能な性能は約４０℃乃至約６０℃で達成できる。５５℃の温度が好ましく、本発明の実施において考慮される。本発明はアルミニウム層よりなるデータ線を形成し、図３−６を参照して説明する。ここで、図３は図３（ａ）および図３（ｂ）で構成され、図４は図４（ａ）および図４（ｂ）で構成され、図５は図５（ａ）および図５（ｂ）で構成され、図６は図６（ａ）、図６（ｂ）および図６（ｃ）で構成される。
図３（ａ）はゲート電極６０（画素アレイ内の走査線からフィンガとして延在する）を示し、図３（ｂ）は図３（ａ）の線３（ｂ）−３（ｂ）に沿って取った断面図であり、基板６２上にゲート電極６０が形成されることを示している。ゲート電極６０並びに図４−６に示されている他の材料は当該技術分野で知られている前に述べた態様で達成される。
図４（ａ）はゲート電極６０およびその上に位置する電界効果トランジスタ（ＦＥＴ）アイランド６４を示し、図４（ｂ）は図４（ａ）の線４（ｂ）−４（ｂ）に沿って取った断面図である。
図４（ｂ）は、少なくともゲート電極６０を覆うように誘電体層６６を形成することを示している。誘電体層６６は、ＳｉＮｘおよびＳｉＯｘより成る材料群から選ばれ、図２（ｂ）の誘電体層３０について前に述べたような典型的な厚さを持つ。図４（ｂ）は更に、誘電体層６６を覆う実質的に真性のアモルファス・シリコン（ｉ−Ｓｉ）層６８の形成を示している。（ｉ−Ｓｉ）層６８の上には、想像線で示した底部境界７２を持つｎ+型ドープ・シリコン（ｎ+−Ｓｉ）層７０が位置する。図４（ｂ）に示されているように、ＦＥＴアイランド６４は第１および第２端６４Ａおよび６４Ｂを持つ。（ｉ−Ｓｉ）層６８は厚さが約０．１乃至０．５ミクロンであり、（ｎ+−Ｓｉ）層７０は厚さが約２０乃至１００ナノメータである。
図４（ｂ）は更に、ＦＥＴアイランド６４を覆うモリブデンの第１導電層７４の堆積を示している。モリブデン層７４はデータ線のベースとして作用し、約０．０２乃至約０．１ミクロンの厚さを持つ。モリブデン層７４はまた、その下に位置するシリコンとアルミニウムとの相互作用を最小にする保護層としても作用する。モリブデン層７４はＦＥＴアイランド６４の端６４Ａおよび６４Ｂの完全に内側にあって、データ線が例えば走査線（ゲート電極６０）の上を交差するこの領域において短絡の可能性が最小になるようにすることが望ましい。これは、モリブデン（Ｍｏ）がシリコンのエッチングの前に充分長い時間にわたって湿式エッチングされる場合に生じ得る。シリコンは典型的には、Ｃｌ、Ｆまたはハロゲンの組合せを含むプラズマ内での反応性イオン・エッチング（ＲＩＥ）によってエッチングされる。
図５（ａ）は、約０．５乃至約１．０ミクロンの厚さを持つアルミニウムで形成されたデータ線７６がＦＥＴアイランド６４上に堆積されることを示している。アルミニウム層はモリブデン層の上に配置され、もってアルミニウムに対するコンタクト・ホールを形成する必要性が無いことに注意されたい。これにより、絶縁材料の中に孔を形成する事を必要とした従来の工程が省略される。アルミニウム層の形成が、図５（ａ）の線５（ｂ）−５（ｂ）に沿って取った断面図である図５（ｂ）に明瞭に示されている。
図５（ｂ）は、アルミニウム層７６の下に残っているモリブデン層７４を示している。モリブデン層７４はアルミニウム層７６の下の区域を除いてアモルファス・シリコン層６８から除去される。この除去は、好ましくは、サイアンテック社（Ｃｙａｎｔｅｋ，Ｉｎｃ．）から商品名Ｃｙａｎｔｅｋ１２Ｓで入手できるような燐酸及び硝酸混合液を使用して湿式エッチングによって達成される。湿式エッチングは約４０℃乃至約６０℃の範囲の上昇した温度で達成され、アルミニウムおよびその下のモリブデンはほぼ同じ速度でエッチングされる。このようにして、モリブデン層７４はアルミニウム層７６の下にアンダーカットを生ぜず、これにより図２（ｃ）のＴＦＴ不動態化層３６のようなその後の層によって封止するのが困難になるような側壁の輪郭を防止する。この時点で、図１のＦＥＴ掘下げバイア２８が通常のようにコンタクト領域に形成され、ソース−ドレイン電極が堆積されてパターン形成される。これについては図６を参照して以下に説明する。
図６（ａ）は、ゲート電極６０、ＦＥＴアイランド６４、並びに第１および第２部分７８および８０を持つソース−ドレイン金属電極で構成されたアレイ内の構造を示す。アルミニウム層７６はソース−ドレイン金属電極の第１部分７８の下にあるので想像線で示されている。ソース−ドレイン金属電極の第１部分７８および第２部分８０については、図６（ａ）の線６（ｂ）−６（ｂ）に沿って取った断面図である図６（ｂ）を参照して説明する。
図６（ｂ）のソース−ドレイン金属電極部分７８（図２の層２０と同じ）は、好ましくは、アルミニウム層７６および該アルミニウム層７６に隣接した第１端６４ＡにあるＦＥＴアイランド６４の幾分かを完全に覆うように堆積されたモリブデンの第２部分で構成される。第１部分７８、ならびに第２部分８０は、約０．２乃至約０．５ミクロンの厚さを持つ。第１および第２部分７８および８０は、図２の層２０について述べたようにしてエッチングすることが出来る。
図６（ｂ）は更に、ソース−ドレイン金属電極の第２部分８０は少なくともＦＥＴアイランド６４の第２端部分６４Ｂを覆い、そこでフォトダイオードの底部コンタクトを形成するように延在することを示している。アルミニウム層７６のため、部分７８および８０を持つソース−ドレイン金属電極の約０．２ミクロンへ向かう厚さの中央層を使用して、図６（ｃ）を参照して説明する背部チャンネル領域８２のパターン形成を改善することが出来る。
ＦＥＴアイランド６４は更に、通常Ｃｌ、Ｆまたはハロゲンの組合せを含むプラズマ内でのＲＩＥによって頂部層７０から（ｎ+−Ｓｉ）層をエッチングして、薄膜トランジスタの背部チャンネル領域８２を形成する処理を受ける。ソース−ドレイン金属電極の第１部分７８および第２部分８０はそれらの間に隙間を持つように形成され、該隙間はＴＦＴの背部チャンネル領域８２を画成するのを助ける。ソース−ドレイン金属電極層８０について図６（ｃ）を参照して説明する。ソース−ドレイン金属電極の第１部分（７８）および第２部分（８０）を分離する領域にエッチングを行って、それらの間の電気的に分離された経路（ｐａｔｈ）を構成する。さもないと、ｎ+−Ｓｉは導電性であるので短絡を生じる。図６（ｃ）に示されているように、頂部層７０はソース−ドレイン金属電極の第１部分（７８）および第２部分（８０）の間の領域から除去され、更に除去は層７０の境界線７２の下まで伸びる。エッチングした部分は次いで、典型的にはＳｉＮｘおよびＳｉＯｘより成る群から選ばれた誘電体（図示していない）で被覆される。
図３−６に示された処理は、薄膜トランジスタ（ＴＦＴ）のチャンネル領域８２からモリブデン層を除去する点で従来技術から異なっている。しかし、Ｍｏのこの除去は薄膜トランジスタの動作を劣化させない。というのは、図５（ａ）に示されているようなＦＥＴアイランド６４のパターン形成の際また図２（ｃ）の掘下げバイア２８のパターン形成の際にフォトレジストの湿式ストリップを使用することにより、ｎ+−Ｓｉの接触抵抗がＯ2プラズマ（フォトレジストを除去するための代替方法）に不利に露出されることによって劣化されないからである。湿式ストリップの使用は、ＴＦＴの接触抵抗が本発明の実施による悪影響を受けないようにする。湿式ストリッピングは、例えば、Ｊ．Ｔ．ベイカー社（Ｊ．Ｔ．Ｂａｋｅｒ  Ｃｏｍｐａｎｙ）から入手できるＰＲＳシリーズ・レジスト・ストリッパーを使用して、約８０°乃至約９０℃の範囲の温度で行うことが出来る。
本発明の利点は、イメージング装置を形成するプロセスにアルミニウムのデータ線を用い、そのためにアルミニウムの唯１つの堆積工程およびアルミニウムをパターン形成する唯１つのフォトマスク工程を追加すればよいことである。一般的に、２つの堆積工程および２つのフォトマスク工程が必要、すなわちアルミニウムのためのコンタクト・ホールが形成される絶縁誘電体層にたいして１工程、およびアルミニウムについての一連の第２組の工程が必要とされる。アルミニウム層７６をモリブデン層７８で完全に覆うことにより、アルミニウムがカプセル封止されて、その形状が固定され、また結晶粒界移動が前に述べたように短絡や他の欠陥を招かない。その上、図３−６のプロセスは、実質的に上に位置する層に対する腐食の危険を低減し、または例えばアルミニウムの存在により不所望に変えられるような、その後の工程の品質に及ぼすエッチング速度の変化を低減する。Ａｌが図６（ｃ）のｎ+−Ｓｉの除去の際に露出されていないので、ＡｌがＲＩＥによるｎ+−Ｓｉの除去に及ぼす影響が低減される。具体的に述べると、アルミニウムはｎ+−Ｓｉの除去の際にカプセル封止されている。
図３−６のプロセスの別の面は、ＦＥＴアイランド６４がアルミニウム層７６の縁を越えて延在しているためにＦＥＴアイランド６４によって設定され得るような従来技術のデータ線よりもアルミニウムのデータ線７６が細くなっているが、しかし、モリブデンのような他の有用な金属に比べてＡｌの導電度が一層高いことにより、この線が細くなった影響を補償して、データ線の抵抗を低くすることである。
図５（ｂ）に示したアルミニウムのデータ線は、希望により、層７６の上にモリブデンの薄い層（例えば、約２０乃至約５０ナノメータ）を持つアルミニウムの２層構造としてもよい。このような構成では、モリブデンは、特に典型的にはアルミニウムの堆積の際に生じるのと同じ真空ポンプダウン（ｐｕｍｐｄｏｗｎ）で堆積される場合にアルミニウム小丘状体の形成を抑圧する傾向がある。
ここで、本発明の実施により、データ線がその電気抵抗を低減するアルミニウム層で構成され、また本発明の実施により、アルミニウムが層７８のようなモリブデン金属でカプセル封止され、層７８がアルミニウム層７６に対して形成されたときにはアルミニウム層７６が小丘状体の成長を現さないことを評価されたい。
図１−６に関してこれまで説明した本発明の特徴の全ては、図７に示されているような別の実施態様のイメージング装置８４に使用するために可変される。イメージング装置８４は典型的にはガラスのようなほぼ平坦な基板８６の上に形成される。イメージング装置８４は、各々が関連するスイッチング素子（好ましくは、ＴＦＴ）をそなえた光検知素子（好ましくは、フォトダイオード）を持つ画素アレイ８８を有する。両方の素子（フォトダイオードおよびＴＦＴ）は好ましくはａ−Ｓｉで構成される。アレイのこの光検知領域は典型的にはアレイの能動（ａｃｔｉｖｅ）エリアと呼ばれている。画素アレイ８８は、コンタクト・パッド９０および９２を持つ複数の行および列に配列されたアドレス線おを介してその周辺からアドレス指定される。コンタクト・パッドは図７に点で表したように画素アレイ８８に沿って延在する。
動作においては、行の線の電圧、従ってＴＦＴが順次オンに切り換えられて、このように走査される線に関連するフォトダイオード上の電荷が列のアドレス線を介して読み出される。データ線は図３−６に関する本発明の実施により作成されるものであってよい。従って、アドレス線は画素アレイ８８の能動エリア内に配置され、この能動エリアからコンタクト・フィンガ９４が基板の縁へ向かって延在する。コンタクト・フィンガ９４は、図１に関して前に説明したが、行のコンタクト・パッド９０および列のコンタクト・パッド９２のようなコンタクト・パッドに電気接続され、そのコンタクト・パッドは次いで図１の外部装置１３に電気接続される。１９９５年２月１４日発行のクワスニック（Ｋｗａｓｎｉｃｋ）等による米国特許第５，３８９，７７５号により詳しく説明されているように、９０および９２のようなコンタクト・パッドはアレイの共通電極に接続されたコンタクト・パッドを含む。
コンタクト・パッド９０のようなコンタクト・パッドの外側で、ガード・リング９８が典型的には画素アレイの周縁の周りに配置される。接地リング９８は典型的には動作中は接地電位に維持され、イメージング装置の製造中および外部回路へのイメージング装置の接続中にアレイを静電放電からアレイを保護するように作用し、またイメージング装置に対する接地電位として作用する。ガード・リング９８は、図７に示されているように、その内周縁に沿って互いに間隔をあけて設けられた１つ以上のガード・コンタクト・パッド９９をそなえている。ガード・リング９８は好ましくは、アレイ８８からコンタクト・パッド９９よりも遠く離れた領域に周縁部として作用する境界領域を形成し、またその周縁部に少なくとも１つのかどを持つ。
イメージング装置のガード・リング９８は、本発明の利益を有しない場合は、図１および２に関して前に述べたコンタクト・パッドと同様な腐食保護の問題が生じる。すなわち、最も良い静電放電保護のためにガード・リング９８の導電材料がＩＴＯ形成後に露出されるが、この構造はイメージング装置の劣化を避けるために耐腐食性にする必要がある。本発明の主な特徴は、電気接触がガード・リング９８に直接作られるのではなく、代わりにガード・リング９８に接続されたコンタクト・パッド９９に対して作られることである。ガード・リング９８については、図８（ａ）および図８（ｂ）で構成される図８を参照して更に説明する。図８（ａ）および図８（ｂ）は、図７に示したガード・リング９８のうちの領域１００および１０２のそれぞれの平面図である。領域１００はその境界内にガード・リング・コンタクト・パッド９９を持つものとして示されており、領域１０２は好ましくはＬ形の形状を持つものとして示されている。
図８（ａ）は、ガード・リング９８の両側に、ＩＴＯ層５２の幾分かを露出させたバリヤ層５８を陰影線で示してあり、これらは全て図２に関して前に説明した。図８（ａ）には更に、ＩＴＯ層５２が（図８（ａ）を見て）右側に延在し且つガード・コンタクト・パッド９９（図７にも示されている）に相互接続された、バリヤ層５８のない延長部１０３を持つものとして示されている。バイアス変化により増大される腐食を最小にするために、ガード・コンタクト・パッド９９は領域１０２からは除去されており、領域１０２ではＩＴＯ層５２はその下の導電材料に接触し、従って電気化学的に誘起される腐食をより生じ易くなっている。更に、延長部１０３は領域１０２には設けられていず、延長部は１０３は好ましくは領域１０２から１ｃｍ以上離れた所に配置される。
図８（ｂ）は、バリヤ層５８を陰影線で示し、予イミド化ポリイミド部分４８および５０をバリヤ層５８とは逆の陰影線で示してある。図８（ｂ）の領域１０２は図８（ａ）の領域１００とは、ポリイミド環状構造２６およびダイオード掘下げバイアを持つ点で異なっている。予イミド化ポリイミド部分４８および５０はポリイミド環状構造２６の一部である。図８（ｂ）の部分２６はその上側部分が示されているが、実際には領域１０２について図７に大体Ｌ形の形状で示したガード・リング９８のかどまで延在する。領域１０２はガード・リング９８のかどまで延在するのが好ましいが、その必要はない。具体的に述べると、アレイ８８の各辺のほぼ全体に沿って設けられたコンタクト・パッド９０および９２とガード・リング９８との間の電位差に伴う領域１０２の腐食を最小にするために、領域１０２は好ましくはガード・リング９８のかどの約１ｍｍ×約１ｍｍの範囲内局限される。
領域１００（図８（ａ））および領域１０２（図８（ｂ））に関する処理工程について、それぞれ図９および図１０を参照して説明し、これらの図は関連工程を行った後のプロセスを例示する。図９は、図２（ａ）、図２（ｂ）、図２（ｃ）、図２（ｄ）、図２（ｅ）、図２（ｆ）および図２（ｇ）とそれぞれ同様な図９（ａ）、図９（ｂ）、図９（ｃ）、図９（ｄ）、図９（ｅ）、図９（ｆ）および図９（ｇ）で構成され、図２のものと同じ参照番号を示す。図１０は、図２（ａ）、図２（ｂ）、図２（ｃ）、図２（ｄ）、図２（ｅ）、図２（ｆ）および図２（ｇ）とそれぞれ同様な図１０（ａ）、図１０（ｂ）、図１０（ｃ）、図１０（ｄ）、図１０（ｅ）、図１０（ｆ）および図１０（ｇ）で構成され、図２のものと同じ参照番号を示す。
図９（ａ）および図１０（ａ）は、領域１００および１０２のそれぞれにおけるゲート・コンタクト領域１８の形成を示す。図９（ｂ）および図１０（ｂ）は、領域１００および１０２のそれぞれにおけるソース−ドレイン・コンタクト領域２０の形成を示し、また第１誘電体層３０の縁部分３２および３４の形成を示す。図９（ｃ）および図１０（ｃ）は、図７のアレイ８８のフォトダイオードの形成に関連した、領域１００および１０２のそれぞれにおけるＴＦＴ不動態化誘電体層３６の堆積を示す。図９（ｄ）および図１０（ｄ）は、領域１００および１０２のそれぞれにおけるダイオード不動態化底部層３８の形成を示す。図１０（ｅ）は、傾斜した側壁４８Ａおよび４８Ｂ並びに５０Ａおよび５０Ｂをそれぞれ持つ予イミド化ポリイミド部分４８および５０の形成を示す。図９（ｆ）および図１０（ｆ）は、図７のアレイ８８で共通電極として作用する、領域１００および１０２のそれぞれにおけるＩＴＯ層５２の形成を示す。ＩＴＯ層５２は図８（ａ）に関して前に述べた延長部１０３を持つことに留意されたい。図９（ｇ）および図１０（ｇ）は、領域１００および１０２のそれぞれにおけるバリヤ層５８の形成を示す。図９（ｇ）および図１０（ｇ）は、図９（ｇ）および図１０（ｇ）に示されたバリヤ層５８がＩＴＯ層５２の部分５４および５６を露出させた状態に残すようにＩＴＯ層５２の上に配置される点で、図２（ｇ）と異なる。ガード・リング９８の性能は、これらの領域５４および５６を周囲に対して露出させたことにより改善される。
ここで、本発明が図７に全体的に示したガード・リング・コンタクト・パッド９９を持ち且つ図８（ａ）および図９並びに図８（ｂ）および図１０にそれぞれ具体的に示した領域１００並びに領域１０２を持つガード・リング９８を提供し、ガード・リング９８に対する電気接触がガード・リング９８に直接作られるのではなく、その代わりにガード・リング９８に接続されたコンタクト・パッド９９に対して作られ、これにより湿気により引き起こされる悪影響からガード・リング９８が保護されることを評価されたい。
本発明のまた更に別の実施態様が図１１に示されている。本発明に従ったフォトダイオード１０４のような光センサ素子が、基板１０６、底部コンタクト・パッド１０８、光センサ・アイランド１１０、多層構造の不動態化層、頂部コンタクト層１１４およびＦＥＴ不動態化層１１５を有する。ＦＥＴ不動態化層１１５は、図２のゲート・コンタクト領域１８にオーバーラップする層３０の部分３２および３４と同様な態様で、底部コンタクト・パッド１０８にオーバーラップする端部分１１５Ａおよび１１５Ｂを持つ。動作においては、フォトダイオード１０４が入射する化学線１０４Ａに露出されて、フォトダイオード１０４の本体内に可動電荷を発生する。普通の構成では、フォトダイオード１０４は基板１０６上に行および列に配列された光検知アレイ１１６（図１３参照）内の多数のフォトダイオードのうちの１つである。本発明の説明を容易にするため、フォトダイオード１０４と共に基板１０６上に形成される、アドレス線（通常はマトリクス配列の走査線およびデータ線）およびフォトダイオードの間でこれらの線を切り換え制御するＴＦＴのような他の素子は、図１１乃至１３には示されていないが、図７に関して前に述べたような形式であってよい。この代わりに、多数のフォトダイオードを基板１０６上に形成して、基板１０６から離れて配置されたスイッチおよび他の処理回路に電気接続するか又は各画素内のダイオード・スイッチに電気接続してもよい。
光センサ・アイランド１１０がａ−Ｓｉのような光吸収性半導体材料で構成される。光センサ・アイランド１１０は、所望のダイオード電気特性を与え且つ底部コンタクト・パッド１０８および頂部コンタクト層１１４へのそれぞれの電気接触を行うための複数の選ばれた導電型（すなわち、ｎ型またはｐ型）にドープされたシリコン層（図示していない）を有していてよい。アモルファス・シリコンおよび関連する材料を、典型的には、プラズマ化学蒸着法（ＰＥＣＶＤ）または同様な方法で堆積し、例えばエッチングによってパターン形成することにより、基板１０６上に所望のアイランド構造が形成される。光センサ・アイランド１１０は、選ばれたバイアス電圧がフォトダイオード本体の両端間に加えられるように頂部コンタクト層１１４と底部コンタクト・パッド１０８との間に配置される。光センサ・アイランド１１０は典型的にはメサ形であって、光センサ・アイランド１１０のベース１１８から上面１２０へ向かって上向き且つ内向きに延在する側壁１２２を持つ。頂部コンタクト層１１４は（図１および２に関して前に述べたような）酸化インジウム錫（ＩＴＯ）などのほぼ透明な導電材料で構成される。底部コンタクト・パッド１０８および頂部コンタクト層１１４は、（前述した電荷を収集することが出来るように）フォトダイオードの両端間に電界を設定するためにフォトダイオード内の電極として作用する。半導体材料中に光子を吸収した結果としてフォトダイオード内に発生された電荷は、選ばれた電極に収集され、そして周期的に「読み出され」または測定され、すなわち等価的に、底部コンタクト・パッド１０８と頂部コンタクト層１１４との間の印加されたバイアスを低下させ、そのときフォトダイオードの両端間のバイアス電圧はその選ばれた値にリセットされる。
底部コンタクト・パッド１０８は典型的には基板１０６上に配置され、また典型的には光センサ・アイランド１１０の材料と良好な電気接触を行う導電材料で構成される。この代わりに、底部コンタクト・パッド１０８は、基板１０６上に配置された誘電体層または他の材料（図示していない）の上に配置される。底部コンタクト・パッド１０８を形成するための典型的な材料は、モリブデンまたはクロムを含み、約０．１乃至約１．０ミクロンの厚さを持つ。底部コンタクト・パッド１０８は、入射放射線に応答してフォトダイオード内で発生された電荷を測定できるようにスイッチングおよび処理回路に接続される。
０．５乃至２．０ミクロン以上の厚さを持つフォトダイオード１０４は典型的には多層構造の不動態化層１１２を有する。多層構造の不動態化層１１２は、頂部コンタクト層１１４がその下に位置する光センサ・アイランド１１０の好ましい（しかし必要なものではない）ＩＴＯストラップ１３０と電気接触して配置される図１１の領域を除いて、頂部コンタクト層１１４の下に配置される。本発明の一実施態様によれば、多層構造の不動態化層１１２は、ＩＴＯストラップ１３０と品質の良い接着部を作る第１層の無機誘電体層１３２、第２層の無機防湿バリヤ層１３４、および第３層の有機誘電体層１３６を有する。無機誘電体層１３２は少なくとも光センサ・アイランド１１０の側壁１２２を覆うように延在し、典型的には図１１に示すように、光センサ・アイランド１１０のベース１１８の所で側壁１２２を越えて延在し、また更に上面１２０の少なくとも一部分を覆うように延在する。ＩＴＯストラップ１３０を持たない本発明の実施態様では、第１層の無機誘電体層１３２を除去して、多層構造の不動態化層１１２が第２層の層１３４および第３層の層１３６で構成されるようにする。
図１１−１３の多層構造の不動態化層１１２は図１および２の不動態化層３８の特性の多くを有する。多層構造の不動態化層１１２のうちの第１層の無機誘電体層１３２はシリコン酸化物で構成され、約０．００５ミクロンと約０．０５ミクロンとの間の範囲内の典型的な厚さを持つ。第１層の無機誘電体層１３２を構成するシリコン酸化物は、典型的にはプラズマ化学蒸着法（ＰＥＣＶＤ）により堆積される。この方法で堆積されたシリコン酸化物はＳｉＮｘに比べて改善された接着力を有し、下にある側壁１２２に対して良好に順応する。無機誘電体層１３２とその下に位置する上面１２０上の好ましいＩＴＯストラップ１３０との間の接着力の向上により、この誘電体の中に必然的に形成されるバイアの寸法制御が改善されて、フォトダイオードの頂部に接触できるようになる。その上、シリコン酸化物は頑丈な防湿バリヤを構成し、またポリイミドの堆積からアレイ内に存在し得るγ−ブチロラクトンのような溶媒に対して抵抗性がある。
第２層の無機防湿バリヤ層１３４は、シリコン窒化物で構成され、約０．５ミクロンと１．５ミクロンとの間の範囲内の厚さを持つ。第２層の無機誘電体バリヤ層１３４を構成するシリコン窒化物は、典型的には同じＰＥＣＶＤ法により第１層の無機誘電体層１３２上に堆積される。第２層の無機誘電体層１３４はピンホール密度の低いバリヤ層を形成し、また湿気の浸透に対する抵抗性が大きくなるように厚さが比較的厚い。ＳｉＮｘは更にダイオード側壁１２２の形状に順応するようにＰＥＣＶＤ法により容易に堆積され、従って良好な防湿バリヤとして作用する。この保護は側壁１２２については特に重要であり、保護が無いと、側壁１２２には湿気に曝されることにより時間と共に劣化を受ける比較的大きな表面が存在し、装置からのかなりの電荷漏洩の源となる。
図１２に示されている本発明の別の実施態様では、フォトダイオード１３８が、第２層（１３４）と第３層（１３６）との間に挟まれた第４層の無機誘電体層１４０を含む多層構造の不動態化層１１２を有する。第４層の無機誘電体層１４０はシリコン酸化物で構成される。このような層は典型的には約０．００５ミクロンと約０．０５ミクロンとの間の範囲内の典型的な厚さを持つ。ここで、この実施態様における素子は、上記以外の点では、少なくとも２つの無機誘電体層を含む多層構造の不動態化層に関して本明細書の他の所で述べたものと同じであることに留意されたい。ＳｉＯｘはＳｉＮｘに比べてＩＴＯに対する改善された接着力を有し、フォトレジストはＳｉＮｘに比べてＳｉＯｘに対する改善された接着力を有する。従って、フォトダイオードの頂部コンタクト・バイアのエッチングの際、非常に良好な寸法制御が行える。
第３層の有機誘電体層１３６が、基板１０６並びに無機バリヤ層１３２、１３４および１４０の上に配置される。具体的に述べると、図１２においては、第３層の誘電体層１３６は第４層の誘電体層１４０の上に配置され、また図１１においては、第３層の誘電体層１３６は第２層の誘電体層１３４の上に配置される。誘電体層１３６は、頂部コンタクト層１１４がＩＴＯストラップ１３０と良好な電気接触を作るような態様で、誘電体層１３６が多層構造の不動態化層の縁にオーバーラップして封止するように配置される。誘電体層１３６は、図２（ｆ）に関して前に述べたのと同様な態様で頂部コンタクト層１１４とＩＴＯストラップ１３０との間の良好な電気接触を形成するように傾斜した側壁４８Ａおよび４８Ｂ並びに５０Ａおよび５０Ｂ（図２（ｅ）に示されている）を持つ予イミド化ポリイミド部分４８並びに５０と同様な形状を有する。有機誘電体層１３６は典型的にはポリイミドで構成され、約１．０ミクロンと約２．０ミクロンとの間の範囲内の典型的な厚さを持つ。有機誘電体層１３６の上面は、その上に堆積される頂部コンタクト層１１４が完全性の高い層になるように適度に滑らかであることが望ましい。誘電体層１３６は熱的に安定であり、すなわちポリイミド構造は化学的分解を受けず、或いは亀裂や膨れを生じさせて層１３６の誘電特性を失わせ又は構造的完全性を破壊するような過大な膨潤または収縮を生じない。
頂部コンタクト層１１４は有機誘電体層１３６の上に配置されて、図１１および１２の両方の実施態様において光センサ・アイランド１１０とコンタクト区域１３０で電気接触する。頂部コンタクト層１１４は酸化インジウム錫（ＩＴＯ）のようなほぼ透明な導電材料で構成され、フォトダイオードと入射放射線に応答してフォトダイオード１０４で発生される電荷を読み出して処理する際に使用される他の素子との間の電気コンタクトを形成する。従って、完成した装置においては、多層構造の不動態化層１１２は、光センサ・アイランド１１０の上面１２０上のコンタクト区域１３０を除いて、頂部コンタクト層１１４と光センサ・アイランド１１０または基板１０６との間に配置されている。
動作においては、図１１および１２の両方において、入射化学線１０４が、ほぼ光学的に透明な頂部コンタクト層１１４と有機誘電体層１３６と無機防湿バリヤ層１３４と無機誘電体層１３２のうちの１つ又は全部を通過した後、光センサ・アイランド１１０に入る。光センサ・アイランド１１０内のａ−Ｓｉによって吸収された放射線は電荷を発生させ、電荷はコンタクト１０８および１３０で収集される。本発明に従って、多層構造の不動態化層１１２はフォトダイオード１０４からの側壁漏洩を最小にする。無機誘電体層１３２は側壁１２２に接していて、その下に位置するダイオード表面上のＩＴＯストラップ１３０に対する接着力をＳｉＮｘに比べて改善する。第２層の無機防湿バリヤ層１３４は第１層の無機誘電体層１３２上に配置されて、側壁１２２に対する湿気の浸透を制限する。第２層のＳｉＮｘ層１３４は、優れた段部被覆性を持ち、且つ無機質で比較的厚く、またピンホールおよび亀裂形成の低い特性を持っているので、最も重要な防湿層として作用する。多層構造の不動態化層１１２は更に、またポリイミドを使用することにより亀裂および応力を生じることなく比較的厚く堆積できるというようなポリイミドの多数の属性を有利に利用しながら、周囲からポリイミドの中へ侵入する湿気と殆どのポリイミド中に存在するイオン不純物との組合せから生じる漏洩が光センサ・アイランド１１０で起こらないように光センサ・アイランド１１０を保護する。更に、多層構造の不動態化層１１２は、有機誘電体層１３６の縁を覆う頂部コンタクト層１１４に対して信頼性の非常に高い連続性が得られるような段部を形成する。
本発明の利点は、側壁漏洩が装置の性能にとって問題になる全ての光検知素子に適用可能である。側壁漏洩は、フォトダイオードの大きさが１ｍｍ未満にまで小さくされるとき特に重要になる。というのは、側壁漏洩がフォトダイオードの全逆バイアス漏洩のかなりの部分を占めるからである。具体的に述べると、１辺が約２００ミクロン未満の寸法を持つフォトダイオードの場合、側壁漏洩はエリア漏洩成分を支配するので、装置のこの面の性能にとって主な重要事項である。本発明により提供される多層構造の不動態化層１１２は、湿気に関係する側壁の劣化が側壁漏洩を引き起こして重大な漏洩源となり得るような一層大きなフォトダイオードに対しても同様な利益を与える。
多層構造の不動態化層１１２の堆積の後、図１３に示すように光検知アレイ・バリヤ層１４２を堆積することにより光検知アレイ１１６の製造が続けられる。バリヤ層１４２は、典型的には２つの層を含み、第１層は光センサ・アレイの頂部コンタクト層１１４の上に配置された約０．０１乃至約０．１ミクロンの厚さを持つシリコン酸化物の層１４４であり、第２層は第１層１４４の上に配置された約０．５乃至約２．０ミクロンの厚さを持つシリコン窒化物の層１４６である。不動態化層に関する詳細は、例えば、Ｊ．Ｄ．キングスレイ（Ｋｉｎｇｓｌｅｙ）に付与されて本出願人に譲渡された米国特許第５，１８７，３６９号に記載されている。
本発明の或る特定の特徴のみを例示し説明したが、当業者には種々の変形および変更をなし得よう。従って、請求の範囲が本発明の真の精神の範囲内にあるこのような全ての変形および変更を包含しようと意図されていることを理解されたい。
【図１】
0004478215.tif 000002
【図２】
0004478215.tif 000003
0004478215.tif 000004
【図３（ａ）】
0004478215.tif 000005
【図３（ｂ）】
0004478215.tif 000006
【図４（ａ）】
0004478215.tif 000007
【図４（ｂ）】
0004478215.tif 000008
【図５（ａ）】
0004478215.tif 000009
【図５（ｂ）】
0004478215.tif 000010
【図６（ａ）】
0004478215.tif 000011
0004478215.tif 000012
【図６（ｃ）】
0004478215.tif 000013
【図７】
0004478215.tif 000014
【図８（ａ）】
0004478215.tif 000015
【図８（ｂ）】
0004478215.tif 000016
【図９】
0004478215.tif 000017
【図１０】
0004478215.tif 000018
【図１１】
0004478215.tif 000019
【図１２】
0004478215.tif 000020
【図１３】
0004478215.tif 000021