(57)【特許請求の範囲】
【請求項１】
配線面（１０２ａ）の周囲に電極を有する半導体素子（１０２）の上記配線面と回路形成体（１０３）の装着面（１０３ａ）とを互いに対向させて、上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接続した半導体装置において、
互いに対向する上記配線面と上記装着面との隙間（１０８）に対して、上記配線面の上記電極を覆い設けられる樹脂材（１０６）と、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれて不活性ガスが封入されている性能低下防止空間（１０７）と、
を備えたことを特徴とする半導体装置。
【請求項２】
配線面（１０２ａ）の周囲に電極を有する半導体素子（１０２）の上記配線面と回路形成体（１０３）の装着面（１０３ａ）とを互いに対向させて、上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接続した半導体装置において、
互いに対向する上記配線面と上記装着面との隙間（１０８）に対して、上記配線面の上記電極を覆い設けられる樹脂材（１０６）と、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれて真空状態である性能低下防止空間（１０７）と、
を備えたことを特徴とする半導体装置。
【請求項３】
上記隙間に設けられ、上記性能低下防止空間を形成する枠体（１１２）をさらに備えた、請求項１又は２記載の半導体装置。
【請求項４】
配線面（１０２ａ）の周囲に電極を有する半導体素子（１０２）の上記配線面と回路形成体（１０３）の装着面（１０３ａ）とを直接に対向させた後、上記半導体素子の周囲に樹脂材（１０６）を設けて上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接合した半導体装置を製造する、半導体装置の製造方法において、
上記半導体素子の周囲に樹脂材を設ける前に、上記半導体素子及び上記回路形成体を真空下に配置し、その後、該真空下にて上記半導体素子の全周囲から上記隙間に向かって上記配線面の上記電極を覆うように同時に上記樹脂材を注入し、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれた真空状態の真空空間を形成する、
ことを特徴とする半導体装置の製造方法。
【請求項５】
配線面（１０２ａ）の周囲に電極を有する半導体素子（１０２）の上記配線面と回路形成体（１０３）の装着面（１０３ａ）とを直接に対向させた後、上記半導体素子の周囲に樹脂材（１０６）を設けて上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接合した半導体装置を製造する、半導体装置の製造方法において、
上記半導体素子の周囲に樹脂材を設ける前に、上記半導体素子及び上記回路形成体を不活性ガス雰囲気内に配置し、その後、該不活性ガス雰囲気内にて上記半導体素子の全周囲から上記隙間に向かって上記配線面の上記電極を覆うように同時に上記樹脂材を注入し、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれ不活性ガスを封入した不活性ガス空間を形成する、
ことを特徴とする半導体装置の製造方法。
【請求項６】
上記半導体素子と上記回路形成体とを対向させる前に、上記真空空間を形成する枠体（１１２）を上記配線面又は上記装着面に設け、その後、上記半導体素子と上記回路形成体とを対向させ、さらに上記半導体素子の周囲に上記樹脂材を設けて上記隙間に注入して、上記枠体に囲まれた上記真空空間を形成する、請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子と回路形成体とが直接に対向して電気的接続を図りかつ対向する上記半導体素子と上記回路形成体との隙間に樹脂材を供給して上記半導体素子と上記回路形成体とを接合した半導体装置、及び該半導体装置の製造方法に関する。
【０００２】
【従来の技術】
回路基板に半導体素子を搭載して構成される半導体装置の構造として、図１３に示す構造が知られている。
図１３において符号１は半導体素子を示している。図示していないが、この半導体素子１の配線面１ａには集積回路を構成する配線パターンが形成されている。さらにこの半導体素子１上には、予めボールボンディング法あるいはめっき法により突起状の電極３が形成されており、該電極３を回路基板２上の相対する電極４に相向かい合わせし、さらに位置決めして、半導体素子１を回路基板２上に載置する。載置後、樹脂材５を半導体素子１と回路基板２の間隙に注入し、加熱するなどの手法により樹脂５を硬化させる。これにより、半導体素子１を回路基板２に固定し、かつ電極３、４の電極部を保護し、半導体装置６を形成する。
【０００３】
【発明が解決しようとする課題】
近年、特に情報通信の分野においては、通信情報量の増大により、電子機器の処理速度の高速化かつ上記電子機器の高周波動作が要求されており、従って、これらの機器に用いられるキーデバイスである半導体素子そのものを、安定して高速動作及び高周波動作させる必要がある。この一つの解法として、上述のように、半導体素子を回路基板と相向かい合わせにして直接に固定する方法が採られてきた。
【０００４】
しかしながら、上述したような、半導体素子１と回路基板２との間隙に樹脂材５を注入して満たし半導体素子１を回路基板２に固定して半導体装置６の構成を得る従来の方法では、半導体素子１の配線面１ａにおける回路構成部分と樹脂材５とが直接に接触することで、半導体素子１を設計した際に想定している、比誘電率を１にする点が保証されなくなってしまう。従って、半導体素子１のインピーダンスが崩れ、信号の反射が多くなり信号の損失を招き半導体素子１の性能を低下させてしまう。さらに又、誘電正接がゼロではなくなるために、誘電損が発生し、信号の損失、減衰となることから、半導体素子１の性能を低下させ高周波及び高速動作の防げとなるという問題を有していた。
本発明はこのような問題点を解決するためになされたもので、半導体素子と回路形成体とが直接に対向して電気的接続を図りかつ対向する上記半導体素子と上記回路形成体との隙間に樹脂材を供給して上記半導体素子と上記回路形成体とを接合した半導体装置であって、半導体素子の性能低下を防止可能な半導体装置、及び該半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様の半導体装置は、配線面の周囲に電極を有する半導体素子の上記配線面と回路形成体の装着面とを互いに対向させて、上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接続した半導体装置において、
互いに対向する上記配線面と上記装着面との隙間に対して、上記配線面の上記電極を覆い設けられる樹脂材と、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれて不活性ガスが封入されている性能低下防止空間と、
を備えたことを特徴とする。
【０００７】
又、本発明の別態様の半導体装置は、配線面の周囲に電極を有する半導体素子の上記配線面と回路形成体の装着面とを互いに対向させて、上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接続した半導体装置において、
互いに対向する上記配線面と上記装着面との隙間に対して、上記配線面の上記電極を覆い設けられる樹脂材と、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれて真空状態である性能低下防止空間と、
を備えたことを特徴とする。
【０００８】
上記隙間に設けられ、上記性能低下防止空間を形成する枠体をさらに備えることもできる。
【０００９】
又、本発明の第２態様における半導体装置の製造方法は、配線面の周囲に電極を有する半導体素子の上記配線面と回路形成体の装着面とを直接に対向させた後、上記半導体素子の周囲に樹脂材を設けて上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接合した半導体装置を製造する、半導体装置の製造方法において、
上記半導体素子の周囲に樹脂材を設ける前に、上記半導体素子及び上記回路形成体を真空下に配置し、その後、該真空下にて上記半導体素子の全周囲から上記隙間に向かって上記配線面の上記電極を覆うように同時に上記樹脂材を注入し、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれた真空状態の真空空間を形成する、
ことを特徴とする。
【００１１】
又、本発明の別態様の半導体装置の製造方法は、配線面の周囲に電極を有する半導体素子の上記配線面と回路形成体の装着面とを直接に対向させた後、上記半導体素子の周囲に樹脂材を設けて上記半導体素子の上記電極と上記回路形成体の電極部とを電気的に接合した半導体装置を製造する、半導体装置の製造方法において、
上記半導体素子の周囲に樹脂材を設ける前に、上記半導体素子及び上記回路形成体を不活性ガス雰囲気内に配置し、その後、該不活性ガス雰囲気内にて上記半導体素子の全周囲から上記隙間に向かって上記配線面の上記電極を覆うように同時に上記樹脂材を注入し、
上記装着面と、上記樹脂材と、上記樹脂材にて覆われた電極よりも内側の上記半導体素子の配線面とで囲まれ不活性ガスを封入した不活性ガス空間を形成する、
ことを特徴とする。
【００１２】
上記半導体素子と上記回路形成体とを対向させる前に、上記性能低下防止空間を形成する枠体を上記配線面又は上記装着面に設け、その後、上記半導体素子と上記回路形成体とを対向させ、さらに上記半導体素子の周囲に上記樹脂材を設けて上記隙間に注入して、上記枠体に囲まれた上記性能低下防止空間を形成することもできる。
【００１４】
【発明の実施の形態】
第１実施形態；
本発明の実施形態である半導体装置、及び該半導体装置を製造するための製造方法について、図を参照しながら以下に説明する。尚、各図において、同じ構成部分については同じ符号を付している。又、この明細書で回路形成体とは、樹脂基板、紙−フェノール基板、セラミック基板、ガラス・エポキシ（ガラエポ）基板、フィルム基板等の回路基板、単層基板若しくは多層基板などの回路基板、部品、筐体、又は、フレーム等、回路が形成されている対象物を意味する。
【００１５】
図１及び図２に示す、本実施形態の半導体装置１０１は、いわゆるベアチップの形態にてなる半導体素子１０２と、回路形成体１０３とを突起電極１０４を介在させて接合したものである。該半導体装置１０１では、集積回路が形成されている半導体素子１０２の配線面１０２ａと、上記回路形成体１０３の装着面１０３ａとが互いに対向し、上記配線面１０２ａに形成されている電極１０２１と、上記装着面１０３ａに形成されている電極部１０５とが互いに対向するように、半導体素子１０２と回路形成体１０３とが位置決めされる。又、電極１０２１と電極部１０５との間には、これらを電気的に接続する上記突起電極１０４が設けられている。又、上記配線面１０２ａと上記装着面１０３ａとの間には、隙間１０８が形成される。
【００１６】
このように隙間１０８を介して接合された半導体素子１０２及び回路形成体１０３に対して、さらに両者を固定し、かつ上記電極１０２１、突起電極１０４、及び電極部１０５にてなる接合部を補強及び保護するため、エポキシ系の樹脂材１０６が半導体素子１０２の周囲及び上記隙間１０８に設けられる。又、上記隙間１０８に存在する樹脂材１０６は、上記配線面１０２ａを露出させ半導体素子１０２の性能低下を防止する密閉された性能低下防止空間１０７を有する。
【００１７】
性能低下防止空間１０７は、隙間１０８の内、半導体素子１０２上の配線領域即ち半導体素子１０２の外周部に整列して外部との電気信号の入出力を担う上記電極１０２１よりも内側の領域１０２ｂに存在し、上述のように配線面１０２ａを露出させる。上記内側領域１０２ｂとは、上記電極１０２１よりも内側の領域であって、上記配線面１０２ａにてトランジスタが形成されている領域である。具体的には、本実施形態では、上記トランジスタが形成されている領域が上記電極１０２１よりも約１００μｍ内側に存在することから、上記電極１０２１よりも約１００μｍ内側の領域に相当する。尚、図２は、概略的に上記内側領域１０２ｂを図示したもので、実際の場合に則したものではない。
【００１８】
即ち、上記配線面１０２ａにおける上記内側領域１０２ｂは、性能低下防止空間１０７により、直接に樹脂材１０６と接触しなくなる。つまり、上記内側領域１０２ｂは、性能低下防止空間１０７内の気体と接触する。よって、性能低下防止空間１０７は、従来、半導体素子１の配線面１ａに樹脂材５が直接接触することで生じた、（１）半導体素子１を設計した際に想定している比誘電率を１にする点が保証できず、半導体素子１のインピーダンスが崩れ、信号の反射が多くなり信号の損失を招き半導体素子１の性能を低下させる、（２）半導体素子１の誘電正接がゼロではなくなるために、誘電損が発生し、信号の損失、減衰を起こし半導体素子１の性能を低下させ高周波及び高速動作の防げとなる、という問題を解消することができる。したがって、半導体素子１０２の設計時に想定されている状態すなわち、比誘電率＝１と誘電正接＝０を実現することができ、半導体素子１０２の設計性能を引き出した装着構造を提供することが可能となり、高い性能を有した半導体装置１０１を構成することができる。
【００１９】
このように構成される半導体装置１０１の製造方法について、図３から図５を参照して説明する。
半導体素子１０２に対して、本実施形態では、上記突起電極１０４は、半導体素子１０２の上記電極１０２１上にボールボンディング法やメッキ法等により形成され、上記ボールボンディング法によれば、純度９９％以上の金よりなる線径２５μｍ程度の線材を用いて形成されている。尚、突起電極１０４は、上記電極１０２１上に代えて回路形成体１０３の電極部１０５上に形成してもよい。
【００２０】
このように突起電極１０４を有する半導体素子１０２は、図３及び図４に示すように、半導体素子１０２の電極１０２１と、回路形成体１０３の電極部１０５とが互いに対向するように、即ち突起電極１０４と上記電極部１０５とが対向するように半導体素子１０２と回路形成体１０３とが位置決めされた後、半導体素子１０２が回路形成体１０３に押圧され、上記突起電極１０４と上記電極部１０５とが接合される。このようにして半導体素子１０２と回路形成体１０３とが接合された状態において、２０μｍ〜８０μｍ程度の上記間隙１０８が形成される。
【００２１】
このとき、接合用構造としては図示していないが、回路形成体１０３の電極部１０５上に半田等を予めコーティングしておき、半田の融点以上の温度、一般的には２００℃以上に上記半田を加熱し溶融させ、半導体素子１０２と回路形成体１０３との接合を得ることができる。又、超音波を突起電極１０４と上記電極部１０５との接触部に作用させることでも接合を得ることは可能である。
【００２２】
回路形成体１０３上に上記隙間１０８を介して半導体素子１０２が装着された後、図５に示すように、上記樹脂材１０６を供給する樹脂剤供給装置に備わる注入ノズル１６１にて、半導体素子１０２の周囲から隙間１０８へ樹脂材１０６が供給される。このとき、半導体素子１０２の周囲の４辺から同時に樹脂材１０６を隙間１０８へ注入することで、該隙間１０８の内、半導体素子１０２上の配線領域即ち半導体素子１０２の外周部に整列して外部との電気信号の入出力を担う上記電極１０２１よりも内側の領域１０２ｂに対応して性能低下防止空間１０７を形成することができる。上述のように半導体素子１０２の周囲の４辺から同時に樹脂材１０６が隙間１０８へ注入されることから、形成される性能低下防止空間１０７は、密封された空間となる。
上述の樹脂材注入動作について、半導体素子１０２の大きさが例えば１０ｍｍ角の場合では、樹脂材１０６の塗布開始から５秒程度で注入は完了することができる。
【００２３】
樹脂材１０６の供給を行なうとき、互いに接合された回路形成体１０３及び半導体素子１０２が大気圧の気体中に設けられている場合、半導体素子１０２の周囲の４辺から同時に樹脂材１０６が隙間１０８へ注入されることで、上記隙間１０８にて逃げ場を失った上記気体が封入されて上記性能低下防止空間１０７が形成される。よって、大気圧下の空気中にて樹脂材１０６の供給を行なったときには、上記性能低下防止空間１０７内には上記空気が封入され、例えば窒素等の不活性ガス雰囲気にて樹脂材１０６の供給を行なったときには、上記性能低下防止空間１０７内には上記不活性ガスが封入される。尚、性能低下防止空間１０７内に空気が封入される場合、該空気は、許容量以下に湿気を除去した少なくとも乾燥空気である。
又、上記不活性ガスを封入する場合、例えば、互いに接合された回路形成体１０３及び半導体素子１０２を容器内に設け、該容器内を大気圧の５％以下にまで減圧した後に、例えば窒素等の不活性ガスを上記容器内にパージする方法等を採ることができる。
【００２４】
又、図６に示すように、互いに接合された回路形成体１０３及び半導体素子１０２を真空容器１６５内に設け、真空容器１６５内を真空ポンプ１６６にて真空状態とした状態にて、樹脂材１０６の供給を行なったときには、上記性能低下防止空間１０７内は真空状態とすることができる。尚、この場合、性能低下防止空間１０７内は圧力がほとんどないことから、性能低下防止空間１０７を形成するためには、例えば大気圧のように圧力が存在する場合に比べて、隙間１０８に注入する樹脂材１０６の量の制御をより厳しく行なう必要がある。
又、性能低下防止空間１０７内は、上述のようなほとんど圧力のない真空状態でなくても良く、上記真空容器１６５内を大気圧の１０％以下程度に減圧した状態で性能低下防止空間１０７を形成してもよい。つまり性能低下防止空間１０７内の圧力が大気圧の１０％以下程度でも、上述した効果を得ることが可能である。
【００２５】
上述のように、上記隙間１０８に樹脂材１０６が注入された状態で、特に性能低下防止空間１０７内が真空の場合には真空下にて、例えばエポキシ系の樹脂材１０６の硬化温度である１５０℃程度に加熱することにより樹脂材１０６を硬化させ、突起電極１０２１及び上記電極部１０５部分にてなる接合部を樹脂材１０６により補強、保護し、半導体素子１０２を回路形成体１０３に固定する。
【００２６】
上述のように性能低下防止空間１０７内を不活性ガスや真空状態としたとき、空気を封入した場合に比べて、半導体素子１０２の配線面１０２ａに対して悪影響、例えば空気中の酸素による上記接合部の酸化の進行や水分による腐食を与える可能性が低いことから、より半導体素子１０２の装着信頼性を高めることができる。又、性能低下防止空間１０７内を真空状態としたときには、半導体装置１０１を大気圧で圧縮していることになるので、上記接合部をより強固に保持することが可能となる。
【００２７】
第２実施形態；
上述の第１実施形態では、性能低下防止空間１０７の領域の大きさは、性能低下防止空間１０７内に封入される気体の圧力や、樹脂材１０６の供給量によって制御可能であるが、厳密に規定することは困難である。そこで第２実施形態では、図７に示す半導体装置１１１のように、性能低下防止空間１０７の領域を規定するための枠体１１２を設けて枠体１１２の内側には樹脂材１０６が物理的に進入できないようにした。尚、その他の構造は、上述の半導体装置１０１における構造と変わるところはない。以下に詳しく説明する。
【００２８】
上記半導体装置１１１では、半導体素子１０２上の配線領域即ち該半導体素子１０２の外周部に整列し外部との電気信号の入出力を担う電極１０２１よりも内側の領域である上記内側領域１０２ｂに上記性能低下防止空間１０７が対応するように、図８に示すように、半導体素子１０２の配線面１０２ａ、又は回路形成体１０３の装着面１０３ａ上に枠体１１２を形成する。尚、図８では、装着面１０３ａ上に枠体１１２を形成した場合を示している。
【００２９】
上記枠体１１２は、配線面１０２ａ及び装着面１０３ａと電気的な導通を得ない、エポキシやポリイミド等の樹脂による絶縁材料にてなり、例えば印刷法により、例えば幅１００μｍ程度にて図８に示すように４角の平面形状にて形成される。又、枠体１１２の高さは、半導体素子１０２上に形成した突起電極１０４の高さと同じ、又はその１０％程度まで低い高さを有する。具体的には、ボールボンディング法により形成した突起電極１０４の高さは約５０μｍであることから、枠体１１２の高さは５０μｍ〜４５μｍ程度が好適である。このような高さを有する枠体１１２は、図７に示すように回路形成体１０３上に半導体素子１０２が装着されたとき、上記配線面１０２ａに一端１１２ａが接する。よって枠体１１２の内側、つまり性能低下防止空間１０７は、枠体１１２の外側と遮断される。
尚、枠体１１２の平面形状は、上記４角に限定されず例えば環状等でもよく、上記内側領域１０２ｂに一致若しくは内側領域１０２ｂを超える大きさにて上記性能低下防止空間１０７を形成可能な形状であればよい。
【００３０】
上述のように構成される第２実施形態の半導体装置１１１は、図１０から図１２に示す方法にて製造される。尚、ここでは、上述のように枠体１１２は、回路形成体１０３の装着面１０３ａ上に形成し、突起電極１０４は半導体素子１０２に形成した場合を例に採っている。又、以下の動作説明では、第２実施形態にて特徴的構成部分である上記枠体１１２が関係する動作について述べ、その他の動作については上述の第１実施形態の場合と同様であるので、略説又は説明を省略する。
【００３１】
まず、図１０及び図１１に示すように、装着面１０３ａに予め枠体１１２を形成した回路形成体１０３に対して、半導体素子１０２の突起電極１０４と、回路形成体１０３の電極部１０５とが互いに対向するように、半導体素子１０２が位置決めされる。その後、半導体素子１０２が回路形成体１０３に押圧され、突起電極１０４と上記電極部１０５とが接合される。尚、突起電極１０４と上記電極部１０５とが接合された状態にて、本実施形態では半導体素子１０２側に位置する端部である、枠体１１２の一端１１２ａは、上記配線面１０２ａに接する。
【００３２】
次に、図１２に示すように、上記樹脂材１０６を供給する樹脂剤供給装置に備わる注入ノズル１６１にて、半導体素子１０２の周囲から隙間１０８へ樹脂材１０６が供給される。このとき、本第２実施形態では枠体１１２を設けていることから、該枠体１１２は、性能低下防止空間１０７への樹脂材１０６の進入を妨げるダムの効果を奏し、隙間１０８に対して選択的に樹脂材１０６を注入することが可能になる。よって、上述した第１実施形態の場合のように、半導体素子１０２の周囲の４辺から同時に樹脂材１０６を隙間１０８へ注入する必要は必ずしもない。このように、上記樹脂材１０６の供給により、半導体素子１０２の上記内側領域１０２ｂへ樹脂材１０６を進入させることなく、半導体素子１０２の配線面１０２ａに対して選択的に性能低下防止空間１０７を形成することができる。
尚、樹脂材１０６の注入開始から完了までに要する時間は、半導体素子１０２の大きさが１０ｍｍ角の場合、５秒程度とすることができる。
【００３３】
又、第１実施形態にて説明した真空状態下や不活性ガスの雰囲気にて、半導体素子１０２を回路形成体１０３上に装着して、上述の樹脂材１０６の供給を行なうことで、性能低下防止空間１０７内を、大気圧の空気以外に、真空状態や、不活性ガスとすることもできる。この場合、第１実施形態の半導体装置１０１にて述べたと同様の効果を当該半導体装置１１１も奏することができる。
【００３４】
そして、樹脂材１０６を供給した状態下で、第１実施形態の場合と同様にして樹脂材１０６を硬化させることで、半導体素子１０２の突起電極１０４と回路形成体１０３の電極部１０５との接合部を樹脂材１０６により補強、保護し、半導体素子１０２を回路形成体１０３に固定する。
【００３５】
以上説明したように第２実施形態の半導体装置１１１によれば、枠体１１２を備えたことで半導体装置１０１に比べて、半導体素子１０２の配線面１０２ａに対して選択的に性能低下防止空間１０７を形成することができるとともに、性能低下防止空間１０７の大きさを厳密に規定することができる。よって、半導体装置１０１に比べて、より厳密に比誘電率＝１及び誘電正接＝０を実現可能とする性能低下防止空間１０７を形成することができる。したがって、半導体素子１０２の設計性能をより引き出した装着構造を提供することが可能となり、より実装信頼性が高く、より高い性能を有した半導体装置を構成することが可能となる。
【００３６】
尚、上述した第１実施形態及び第２実施形態の両者において、図１及び図７に示すように、樹脂材１０６は、半導体素子１０２の周囲から塗布が開始されおり半導体素子１０２の全体を覆うように塗布していないが、半導体素子１０２の全体を覆い封止する形で塗布しても良い。
【００３７】
又、上述した第１実施形態及び第２実施形態の両者においては、半導体素子１０２と回路形成体１０３とは突起電極１０４を介して電気的接続を図っているが、該形態に限定されるものではない。即ち、上述のように従来における問題点の発生原因は、半導体素子に形成されている回路部分に樹脂材が直接接触していた点であることから、要するに、上記回路部分に樹脂材が直接に接触するのを防止するように性能低下防止空間を設ければよく、半導体素子１０２と回路形成体１０３との電気的接続の形態は問わない。
【００３８】
【発明の効果】
以上詳述したように本発明の第１態様の半導体装置、及び第２態様の半導体装置の製造方法によれば、半導体素子と回路形成体との隙間に供給される樹脂材に性能低下防止空間を有することで、上記半導体素子に形成された回路部分と上記樹脂材とが直接に接触することはなくなり、上記回路部分は性能低下防止空間に露出する。よって、上記性能低下防止空間を真空状態又は気体状態とすることで、上記半導体素子の特に高速高周波動作時において、上記半導体素子のインピーダンス整合を保証し、インピーダンス不整合による信号の反射や誘電損による信号の損失、減衰を抑制することが可能になる。これにより上記半導体素子の設計性能を発揮した装着性能を実現する装着構造を実現することができる。
【００３９】
上記性能低下防止空間に不活性ガスを封入したり、真空状態とすることで、大気圧の空気を封入している場合に比べて、上記半導体素子の上記回路部分に対して悪影響を与える可能性が低いことから、より半導体素子の装着信頼性を高めることができる。
【００４０】
又、上記性能低下防止空間を形成する枠体をさらに備えることで、上記性能低下防止空間の範囲を厳密に規定することができる。よって、上記枠体を有しない場合に比べて、さらに、上記信号の反射や誘電損による上記信号の損失を抑制することが可能となる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態にかかる半導体装置の縦断面図である。
【図２】  図１に示す半導体装置の横断面図である。
【図３】  図１に示す半導体装置の製造動作を示す図であって、半導体素子を回路形成体へ装着する直前の状態を示す図である。
【図４】  図１に示す半導体装置の製造動作を示す図であって、半導体素子を回路形成体へ装着した状態を示す図である。
【図５】  図１に示す半導体装置の製造動作を示す図であって、半導体素子と回路形成体との隙間へ樹脂材を供給している状態を示す図である。
【図６】  図１に示す半導体装置に備わる性能低下防止空間の内部を真空状態とするための装置構成を説明するための図である。
【図７】  本発明の第２実施形態にかかる半導体装置の縦断面図である。
【図８】  図７に示す半導体装置に備わり回路形成体上に形成された枠体の平面形状を説明するための図である。
【図９】  図７に示す半導体装置の横断面図である。
【図１０】  図７に示す半導体装置の製造動作を示す図であって、半導体素子を回路形成体へ装着する直前の状態を示す図である。
【図１１】  図７に示す半導体装置の製造動作を示す図であって、半導体素子を回路形成体へ装着した状態を示す図である。
【図１２】  図７に示す半導体装置の製造動作を示す図であって、半導体素子と回路形成体との隙間へ樹脂材を供給している状態を示す図である。
【図１３】  従来の半導体装置の横断面図である。
【符号の説明】
１０１…半導体装置、１０２…半導体素子、１０２ａ…配線面、
１０３…回路形成体、１０３ａ…装着面、１０４…突起電極、
１０６…樹脂材、１０７…性能低下防止空間、１０８…隙間、
１１１…半導体装置、１１２…枠体。
【図１】
0004478312.tif 000002
【図２】
0004478312.tif 000003
【図３】
0004478312.tif 000004
【図４】
0004478312.tif 000005
【図５】
0004478312.tif 000006
【図６】
0004478312.tif 000007
【図７】
0004478312.tif 000008
【図８】
0004478312.tif 000009
【図９】
0004478312.tif 000010
【図１０】
0004478312.tif 000011
【図１１】
0004478312.tif 000012
【図１２】
0004478312.tif 000013
【図１３】
0004478312.tif 000014