(57)【特許請求の範囲】
【請求項１】
半導体基板表面部にアレイ状に配列形成された複数のフォトダイオードから読み出された信号電荷を垂直方向に転送する複数の垂直転送路と、各垂直転送路によって転送されてきた前記信号電荷を受け取り水平方向に転送する水平転送路と、前記垂直転送路毎に設けられた信号電荷一時蓄積部がバリアを挟んで水平方向に連続することで構成され前記水平転送路と複数の前記垂直転送路の各端部との間に設けられたラインメモリであって各々の前記信号電荷一時蓄積部はパルス信号のハイレベルが印加されたとき対応する前記垂直転送路から受け取った前記信号電荷を一時蓄積し所要タイミングで前記パルス信号のローレベルが印加されたとき該信号電荷を前記水平転送路に移すラインメモリとを備えるＣＣＤ型固体撮像素子において、前記ラインメモリを、連続する２つの前記信号電荷一時蓄積部毎に水平方向に分割した分割ラインメモリで構成し、各分割ラインメモリを複数相の前記パルス信号で駆動すると共に、各分割ラインメモリの前記２つの前記信号電荷一時蓄積部に同じ前記パルス信号を印加する電極配線を設けたことを特徴とするＣＣＤ型固体撮像素子。
【請求項２】
前記半導体基板表面部に配列形成された奇数行の前記フォトダイオードが偶数行の前記フォトダイオードに対して１／２ピッチづつずらして形成されていることを特徴とする請求項１に記載のＣＣＤ型固体撮像素子。
【請求項３】
請求項１または請求項２に記載のＣＣＤ型固体撮像素子の駆動方法であって、前記分割ラインメモリを複数相のパルス信号で駆動して該水平転送路上で信号電荷の加算を行うことを特徴とするＣＣＤ型固体撮像素子の駆動方法。
【請求項４】
前記信号電荷の加算は、水平方向に隣接する同一色の信号電荷間で行うことを特徴とする請求項３に記載のＣＣＤ型固体撮像素子の駆動方法。
【請求項５】
請求項１または請求項２に記載のＣＣＤ型固体撮像素子と、請求項３または請求項４に記載の駆動方法を実現するタイミングのパルス信号を発生させる駆動手段とを備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置及びこの撮像装置に搭載するＣＣＤ（Charge Coupled Devices：電荷結合素子）型固体撮像素子とその駆動方法に係り、特に、水平転送路（ＨＣＣＤ）における画素加算を容易に行うことが可能な撮像装置及びＣＣＤ型固体撮像素子並びにその駆動方法に関する。
【背景技術】
【０００２】
下記特許文献１に、水平転送路（ＨＣＣＤ）で画素加算を行うＣＣＤ型固体撮像素子が記載されている。このＣＣＤ型固体撮像素子は、複数列設けられた各垂直転送路の末端部分と水平転送路との接続箇所に信号電荷を一時蓄積するメモリ部（水平転送路に沿って設けられるため、ラインメモリ（ＬＭ）と呼ばれる。）を備えている。そして、ラインメモリが各垂直転送路から受け取った信号電荷を水平転送路に移動させるタイミングを、水平転送路における信号電荷の転送駆動に合わせて調整し、水平方向の画素加算を行っている。
【０００３】
【特許文献１】特開２００２―１１２１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＣＣＤ型固体撮像素子では、ラインメモリ全体が１相駆動であるため、水平方向の転送駆動を複雑に行ってラインメモリの１相駆動に整合させないと、水平方向の画素加算を的確に行うことができず、撮像素子の駆動タイミングの作成が面倒で製造コストが嵩んでしまうという問題がある。
【０００５】
本発明の目的は、水平転送路の転送駆動を簡単にできしかも水平方向の画素加算を的確に行うことが可能な撮像装置及びこの撮像装置に搭載されるＣＣＤ型固体撮像素子並びにその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のＣＣＤ型固体撮像素子は、半導体基板表面部にアレイ状に配列形成された複数のフォトダイオードから読み出された信号電荷を垂直方向に転送する複数の垂直転送路と、各垂直転送路によって転送されてきた前記信号電荷を受け取り水平方向に転送する水平転送路と、前記垂直転送路毎に設けられた信号電荷一時蓄積部がバリアを挟んで水平方向に連続することで構成され前記水平転送路と複数の前記垂直転送路の各端部との間に設けられたラインメモリであって各々の前記信号電荷一時蓄積部はパルス信号のハイレベルが印加されたとき対応する前記垂直転送路から受け取った前記信号電荷を一時蓄積し所要タイミングで前記パルス信号のローレベルが印加されたとき該信号電荷を前記水平転送路に移すラインメモリとを備えるＣＣＤ型固体撮像素子において、前記ラインメモリを、連続する２つの前記信号電荷一時蓄積部毎に水平方向に分割した分割ラインメモリで構成し、各分割ラインメモリを複数相の前記パルス信号で駆動すると共に、各分割ラインメモリの前記２つの前記信号電荷一時蓄積部に同じ前記パルス信号を印加する電極配線を設けたことを特徴とする。
【０００７】
本発明のＣＣＤ型固体撮像素子は、前記半導体基板表面部に配列形成された奇数行の前記フォトダイオードが偶数行の前記フォトダイオードに対して１／２ピッチづつずらして形成されていることを特徴とする。
【０００８】
本発明のＣＣＤ型固体撮像素子の駆動方法は、上記記載のＣＣＤ型固体撮像素子の駆動方法であって、前記分割ラインメモリを複数相のパルス信号で駆動して該水平転送路上で信号電荷の加算を行うことを特徴とする。
【０００９】
本発明のＣＣＤ型固体撮像素子の駆動方法では、前記信号電荷の加算は、水平方向に隣接する同一色の信号電荷間で行うことを特徴とする。
【００１０】
本発明の撮像装置は、上記記載のＣＣＤ型固体撮像素子と、上記記載の駆動方法を実現するタイミングのパルス信号を発生させる駆動手段とを備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ラインメモリを水平方向に複数に分割し、各分割ラインメモリを複数相のパルスで駆動するため、水平転送路を駆動する転送パルスを定周期パルスとすることができ、水平転送路上での画素加算が容易となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１３】
図１は、本発明の一実施形態に係るデジタルカメラの機能構成図である。このデジタルカメラは、撮像部１と、撮像部１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２と、アナログ信号処理部２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）３と、後述のシステム制御部（ＣＰＵ）９からの指示によってＡ／Ｄ３，アナログ信号処理部２，撮像部１の駆動制御を行う駆動部（後述する読出パルスや垂直転送パルス、水平転送パルスφＨ１，φＨ２、ラインメモリ駆動パルスφＬＭ１〜φＬＭ４等を発生するタイミングジェネレータＴＧを含む）４と、ＣＰＵ９からの指示によって発光するフラッシュ５とを備える。
【００１４】
撮像部１は、被写界からの光を集光する光学レンズ系１ａと、該光学レンズ系１ａを通った光を絞る絞りやメカニカルシャッタ１ｂと、光学レンズ系１ａによって集光され絞りによって絞られた光を受光し撮像画像データ（アナログ画像データ）を出力するＣＣＤ型固体撮像素子１００とを備える。
【００１５】
本実施形態のデジタルカメラは更に、Ａ／Ｄ３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）９と、フレームメモリ等の内部メモリ１０と、ＪＰＥＧ画像データ等を格納する記録メディア１２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部１１と、これらを相互に接続するバス２０とを備え、また、システム制御部９には、ユーザからの指示入力を行う操作部１３が接続されている。
【００１６】
図２は、図１に示すＣＣＤ型固体撮像素子１００の表面模式図である。図示する例のＣＣＤ型固体撮像素子の半導体基板上には、多数のフォトダイオード１０１が二次元アレイ状に配列形成され、奇数行のフォトダイオード１０１に対して偶数行のフォトダイオード１０１が１／２ピッチづつずらして配置され、所謂、ハニカム画素配列となっている。
【００１７】
各フォトダイオード１０１上に図示した「Ｒ」「Ｇ」「Ｂ」は各フォトダイオード上に積層されたカラーフィルタの色（赤＝Ｒ，緑＝Ｇ，青＝Ｂ）を表しており、各フォトダイオード１０１は、３原色のうちの１色の受光量に応じた信号電荷を蓄積する。
【００１８】
半導体基板表面の水平方向には、各フォトダイオード１０１を避けるように蛇行して垂直転送電極が敷設されている。半導体基板には垂直方向に並ぶフォトダイオード列の側部に図示しない埋め込みチャネルが、フォトダイオード１０１を避けるように垂直方向に蛇行して形成されている。この埋め込みチャネルと、この上に設けられ垂直方向に蛇行して配置される垂直転送電極とで、垂直転送路（ＶＣＣＤ）１０２が形成される。
【００１９】
半導体基板の下辺部には、水平転送路（ＨＣＣＤ）１０３が設けられている。この水平転送路１０３も、埋め込みチャネルとその上に設けられた水平転送電極とで構成され、この水平転送路１０３は、転送パルスφＨ１，φＨ２によって２相駆動される。
【００２０】
水平転送路１０３の出力側にはアンプ１０４が設けられ、水平転送路１０３の出力端まで転送されてきた信号電荷の電荷量に応じた電圧値信号がアンプ１０４によって出力される。
【００２１】
尚、「垂直」「水平」という用語を用いているが、これは、半導体基板表面に沿う「１方向」「この１方向に対して略直角な方向」という意味である。
【００２２】
各垂直転送路１０２の端部と、水平転送路１０３との間には、ラインメモリ１０５が設けられる。このラインメモリ１０５は、垂直転送路１０２の端部まで転送されてきた信号電荷を受け取って一時蓄積し、所定タイミングで水平転送路１０３に出力する構成となっている。
【００２３】
本実施形態のラインメモリ１０５は、特許文献１記載のラインメモリとほぼ同様の構成となっているが、特許文献１記載のラインメモリが１相駆動される構成であるのに対し、本実施形態のラインメモリ１０５は、４相駆動する構成となっている。
【００２４】
即ち、ラインメモリ１０５には、垂直転送路１つに対して信号電荷一時蓄積部が１つ設けられ、この信号電荷一時蓄積部がバリアを挟んで水平方向に連続して設けられるが、本実施形態のラインメモリ１０５では、信号電荷一時蓄積部が２つ連続する毎に区切って第１分割ラインメモリ（ＬＭ１），第２分割ラインメモリ（ＬＭ２），第３分割ラインメモリ（ＬＭ３），第４分割ラインメモリ（ＬＭ４），第１分割ラインメモリ（ＬＭ１），……と分割し、第１分割ラインメモリを駆動パルスφＬＭ１で、第２分割ラインメモリをφＬＭ２で，第３分割ラインメモリをφＬＭ３で、第４分割ラインメモリをφＬＭ４で駆動する電極配線構造になっている。
【００２５】
この駆動パルスφＬＭ１〜φＬＭ４と、水平転送パルスφＨ１，φＨ２と、垂直転送パルスとは、図１の駆動部４によって発生され、ＣＣＤ型固体撮像素子１００に与えられる。
【００２６】
斯かる構成のＣＣＤ型固体撮像素子１００では、各色毎の受光量に応じた信号電荷が各フォトダイオード１０１に蓄積され、読出電極兼用の垂直転送電極に読出パルスが印加されたとき、フォトダイオード１０１から垂直転送路１０２に信号電荷が読み出される。
【００２７】
垂直転送路１０２に読み出された信号電荷は、垂直転送路１０２に垂直転送パルスが印加される毎に垂直方向に転送され、垂直転送路１０２端部まで転送されてきた信号電荷がラインメモリ１０５の該当の信号電荷一時蓄積部に流れ込む。
【００２８】
そして、ラインメモリ１０５の該当する分割ラインメモリ（ＬＭ１，ＬＭ２，ＬＭ３，ＬＭ４）に駆動パルスが印加されたとき、詳細は後述するようにして信号電荷一時蓄積部の信号電荷が水平転送路１０３に移されて水平方向の画素加算が行われる。画素加算された信号電荷は水平方向に転送され、信号電荷量に応じた電圧値信号がアンプ１０４から図１のアナログ信号処理部２に出力される。
【００２９】
図３は、水平転送路とラインメモリの要部拡大模式図である。水平転送路１０３は、埋め込みチャネル１０３ａと、埋め込みチャネル上に交互に設けられた第１層水平転送電極１０３ｂ及び第２層水平転送電極１０３ｃとでなる。
【００３０】
連続する第１層，第２層水平転送電極１０３ｂ，１０３ｃに第１相転送パルスφＨ１が印加され、これに連続する次の第１層，第２層水平転送電極１０３ｂ，１０３ｃに第２相転送パルスφＨ２が印加され、更にこれに連続する次の第１層，第２層水平転送電極１０３ｂ，１０３ｃに第１相転送パルスφＨ１が印加され、……、水平転送路１０３が２相駆動される。
【００３１】
図４の上２段に、本実施形態で用いる水平転送パルスφＨ１，φＨ２のパルス波形を示す。転送パルスφＨ１は、時刻ｔ１，ｔ２，ｔ３，…，ｔ８のうち、偶数時刻でハイレベル、奇数時刻でローレベルとなる定周期パルスである。転送パルスφＨ２は、転送パルスφＨ１の逆相のパルスである。この様に、本実施形態では、水平転送路は単純な転送パルスによって２相駆動する。
【００３２】
図３に戻り、分割ラインメモリＬＭ１，２，３，４の夫々は、隣接する第１層，第２層転送電極１０３ｂ，１０３ｃの組が２つ連続した部分に対応して設けられる。そして、各分割ラインメモリＬＭ１，ＬＭ２，ＬＭ３，ＬＭ４は、２つの信号電荷一時蓄積部１０５ａ，１０５ｂと、各信号電荷一時蓄積部間を区分けする２つのバリア部１０５ｃ，１０５ｄと、当該分割ラインメモリ毎に駆動パルスφＬＭ１，φＬＭ２，φＬＭ３，φＬＭ４を印加する電極膜及び配線１０５ｅとを備えて構成される。
【００３３】
斯かる構成により、分割ラインメモリＬＭ１，ＬＭ３の各出力端側の信号電荷一時蓄積部１０５ａにはＢ信号電荷とＲ信号電荷とが交互に入力される。他方の信号電荷一時蓄積部１０５ｂにはＧ信号電荷が入力される。分割ラインメモリＬＭ２，ＬＭ４の各出力端側の信号電荷一時蓄積部１０５ａにはＲ信号電荷とＢ信号電荷とが交互に入力され、他方の信号電荷一時蓄積部１０５ｂにはＧ信号電荷が入力される。
【００３４】
図４の下４段に、各分割ラインメモリＬＭ１〜ＬＭ４を４相駆動する駆動パルスφＬＭ１〜φＬＭ４のパルス波形を示す。φＬＭ１は、時刻ｔ２，ｔ３でローレベル、その他の時刻でハイレベルとなり、φＬＭ２は、時刻ｔ１，ｔ４でローレベル、その他の時刻でハイレベルとなり、φＬＭ３は、時刻ｔ３，ｔ６でローレベル、その他の時刻でハイレベルとなり、φＬＭ４は、時刻ｔ１，ｔ８でローレベル、その他の時刻でハイレベルとなる波形となっている。
【００３５】
図５は、図４に示す水平転送パルスφＨ１，φＨ２及びラインメモリ駆動パルスφＬＭ１〜φＬＭ４を用いて行う水平方向の画素加算を説明する図であり、水平転送路上のＲ，Ｇ，Ｂ信号電荷とその転送の様子を順に示している。
【００３６】
図２に示す垂直転送路１０２の垂直方向の転送に従って、各分割ラインメモリＬＭ１〜ＬＭ４の各信号電荷一時蓄積部１０５ａ，１０５ｂには、順次、Ｒ信号電荷，Ｇ信号電荷，Ｂ信号電荷が転送されてきている。
【００３７】
この分割ラインメモリＬＭ１〜ＬＭ４にハイレベル信号が印加されている間は当該分割ラインメモリ部に電位井戸が形成され、信号電荷（この例では電子）はこの電位井戸内に保持される。そして、分割ラインメモリにローレベル信号が印加されると、電位井戸の底が持ち上がって電位井戸が無くなり、同一タイミングで水平転送路上の隣接電極がハイレベルになってその下に電位井戸が形成されると、この電位井戸内に分割ラインメモリの信号電荷が移動する。
【００３８】
図５の時刻ｔ１では、分割ラインメモリＬＭ２，ＬＭ４の信号電荷一時蓄積部１０５ａには未だＲ信号電荷またはＢ信号電荷は移動してきておらず、空である。しかし、他方の信号電荷一時蓄積部１０５ｂには、Ｇ信号電荷が保存されている。
【００３９】
この時刻ｔ１で、分割ラインメモリＬＭ２，ＬＭ４がローレベルとなり、水平転送パルスφＨ２がハイレベルになると、分割ラインメモリＬＭ２，ＬＭ４内のＧ信号電荷が水平転送路に移動する。
【００４０】
次の時刻ｔ２になると、水平転送路における転送が出力側に１ステップ（隣接する第１層，第２層転送電極１０３ｂ，１０３ｃ分）進み、同時に分割ラインメモリＬＭ１がローレベルとなる。これにより、分割ラインメモリＬＭ１内のＲ信号電荷が、水平転送路上の先ほどのＧ信号電荷の後の電位井戸内に移動する。
【００４１】
次の時刻ｔ３になると、水平転送路における転送が出力側に１ステップ進み、同時に分割ラインメモリＬＭ１，ＬＭ３がローレベルとなる。これにより、分割ラインメモリＬＭ１内のＧ信号電荷が、水平転送路上の先ほどのＧ信号電荷を保持した電位井戸内に移動して２つのＧ信号電荷が加算される。即ち、図２の水平方向に隣接するＧ画素２０１，２０２の信号電荷が加算され、同じくＧ画素２０３，２０４の信号電荷が加算される。
【００４２】
次の時刻ｔ４になると、水平転送路における転送が出力側に１ステップ進み、同時に分割ラインメモリＬＭ２がローレベルとなる。これにより、分割ラインメモＬＭ２内のＢ信号電荷が、水平転送路上の空の電位井戸内に移動する。
【００４３】
次の時刻ｔ５では、水平転送路における転送が出力側に１ステップ進むが、分割ラインメモリはいずれもハイレベルに維持されるため、ラインメモリから水平転送路への信号電荷の移動はない。
【００４４】
次の時刻ｔ６では、水平転送路における転送が出力側に１ステップ進み、分割ラインメモリＬ３がローレベルとなる。これにより、分割ラインメモリＬＭ３内のＲ信号電荷が、先ほど水平転送路上に移されたＲ信号電荷に加算される。即ち、図２に示すＲ画素の水平ラインは…―Ｒ―Ｂ―Ｒ―Ｂ―Ｒ―Ｂ―…と並ぶが、Ｂ画素の両脇の２つのＲ画素の信号電荷が加算されることになる。
【００４５】
次の時刻ｔ７では、水平転送路における転送が出力側に１ステップ進むが、分割ラインメモリはいずれもハイレベルに維持されるため、ラインメモリから水平転送路への信号電荷の移動はない。
【００４６】
次の時刻ｔ８では、水平転送路における転送が出力側に１ステップ進み、分割ラインメモリＬＭ４がローレベルとなる。これにより、分割ラインメモリＬＭ４内のＢ信号電荷が、先ほど水平転送路上に移されたＢ信号電荷に加算される。即ち、図２に示すＲ画素の水平ラインは…―Ｒ―Ｂ―Ｒ―Ｂ―Ｒ―Ｂ―…のうち、Ｒ画素の両脇の２つのＢ画素の信号電荷が加算されることになる。
【００４７】
以上により、水平転送路上の各電位井戸内には、水平方向に２画素加算された信号電荷が格納され、以後、水平転送パルスφＨ１，φＨ２に従って、出力アンプ１０４側に転送される。
【００４８】
この様に、本実施形態によれば、水平転送路は単純な定周期パルスφＨ１，φＨ２で転送駆動できるため、既存のラインメモリを持たないＣＣＤ型固体撮像素子の駆動タイミングの設計をそのまま流用でき、分割ラインメモリの駆動パルスだけをＣＣＤ型固体撮像素子の画素配列等に合わせ且つどの様な画素加算を行うかによって新たに作成すれば済むことになる。
【００４９】
尚、上述した実施形態では、ハニカム画素配列のＣＣＤ型固体撮像素子を例に分割ラインメモリを４相駆動したが、ＣＣＤ型固体撮像素子はハニカム画素配列に限るものではなく、また、分割ラインメモリも４相駆動ではなく他の複数相駆動で画素加算する構成としても良いことはいうまでもない。
【産業上の利用可能性】
【００５０】
本発明に係る撮像装置及びそのＣＣＤ型固体撮像素子は、容易に水平方向の画素加算が行えるため、例えば、静止画像を撮像し出力する場合には従来と同様にラインメモリを１相駆動して画素加算を行わず、動画像を撮像して出力する場合には画素加算を行うデジタルカメラ等に有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係るデジタルカメラの機能構成図である。
【図２】図１に示すＣＣＤ型固体撮像素子の表面模式図である。
【図３】図２に示す水平転送路及びラインメモリの一部拡大模式図である。
【図４】本実施形態で用いる水平転送パルスと分割ラインメモリ駆動パルスを示す図である。
【図５】本実施形態による水平方向の画素加算の説明図である。
【符号の説明】
【００５２】
４  駆動部（タイミングジェネレータを含む）
１００  ＣＣＤ型固体撮像素子
１０１  フォトダイオード（画素）
１０２  垂直転送路（ＶＣＣＤ）
１０３  水平転送路（ＨＣＣＤ）
１０４  出力アンプ
１０５  ラインメモリ
ＬＭ１，ＬＭ２，ＬＭ３，ＬＭ４  分割ラインメモリ
φＬＭ１，φＬＭ２，φＬＭ３，φＬＭ４  分割ラインメモリ駆動パルス
φＨ１，φＨ２  水平転送パルス
【図１】
0004478651.tif 000002
【図２】
0004478651.tif 000003
【図３】
0004478651.tif 000004
【図４】
0004478651.tif 000005
【図５】
0004478651.tif 000006