(57)【特許請求の範囲】
【請求項１】
多層基板及びこの多層基板に配設された半導体素子を有する増幅用素子本体とこの増幅用素子本体を覆うカバーとを有する増幅用素子と、
磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、上記磁性体と中心電極とに磁界を印加する磁石、及び上記中心電極の一つに接続された入力端子を有する非可逆回路素子本体とこの非可逆回路素子本体を遮蔽する遮蔽部とを有する非可逆回路素子と、
上記増幅用素子と非可逆回路素子とが一体的に接着された誘電体基板と、
この誘電体基板上に配設され上記増幅用素子の出力端子と非可逆回路素子の上記入力端子とを接続する第１の接続導体とを備えるとともに、
第１の接続導体を伝送線路とし、増幅用素子のカバーと非可逆回路素子の遮蔽部とを一体的に形成したことを特徴とする高周波用複合素子。
【請求項２】
多層基板及びこの多層基板に配設された半導体素子を有する増幅用素子本体とこの増幅用素子本体を覆うカバーとを有する増幅用素子と、
磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、上記磁性体と中心電極とに磁界を印加する磁石、及び上記中心電極の一つに接続された入力端子を有する非可逆回路素子本体とこの非可逆回路素子本体を遮蔽する遮蔽部とを有する非可逆回路素子と、
上記増幅用素子と非可逆回路素子とが一体的に接着された誘電体基板と、
この誘電体基板上に配設され上記増幅用素子の出力端子と非可逆回路素子の上記入力端子とを接続する第１の接続導体とを備えるとともに、
第１の接続導体を伝送線路とし、誘電体基板に凹部を設け、非可逆回路素子、または非可逆回路素子と増幅用素子の両方の、増幅用素子本体または非可逆回路素子本体の底面を含む一部を上記凹部に埋設したことを特徴とする高周波用複合素子。
【請求項３】
増幅用素子のカバーと非可逆回路素子の遮蔽部とを一体的に形成したことを特徴とする請求項２記載の高周波用複合素子。
【請求項４】
多層基板及びこの多層基板に配設された半導体素子を有する増幅用素子本体とこの増幅用素子本体を覆うカバーとを有する増幅用素子と、
磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、上記磁性体と中心電極とに磁界を印加する磁石、及び上記中心電極の一つに接続された入力端子を有する非可逆回路素子本体とこの非可逆回路素子本体を遮蔽する遮蔽部とを有する非可逆回路素子と、
上記増幅用素子と非可逆回路素子とが一体的に接着された誘電体基板と、
この誘電体基板上に配設され上記増幅用素子の出力端子と非可逆回路素子の上記入力端子とを接続する第１の接続導体とを備えるとともに、
第１の接続導体を伝送線路とし、非可逆回路素子と増幅用素子の一方の誘電体基板表面からの高さが高い方の頂部を除いて周囲を一体的に埋設し、誘電体基板と接着された樹脂層を有することを特徴とした高周波用複合素子。
【請求項５】
増幅用素子のカバーと非可逆回路素子の遮蔽部とを一体的に形成したことを特徴とする請求項４記載の高周波用複合素子。
【請求項６】
誘電体基板に凹部を設け、非可逆回路素子、または非可逆回路素子と増幅用素子の両方の、増幅用素子本体または非可逆回路素子本体の底面を含む一部を上記凹部に埋設したことを特徴とする請求項４または５記載の高周波用複合素子。
【請求項７】
多層基板及びこの多層基板に配設された半導体素子を有する増幅用素子本体とこの増幅用素子本体を覆うカバーとを有する増幅用素子と、
磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、上記磁性体と中心電極とに磁界を印加する磁石、及び上記中心電極の一つに接続された入力端子を有する非可逆回路素子本体とこの非可逆回路素子本体を遮蔽する遮蔽部とを有する非可逆回路素子と、
上記増幅用素子と非可逆回路素子とが一体的に接着された誘電体基板と、
この誘電体基板上に配設され上記増幅用素子の出力端子と非可逆回路素子の上記入力端子とを接続する第１の接続導体とを備えるとともに、
第１の接続導体を伝送線路とし、上記誘電体基板が非可逆回路素子および増幅用素子を、この非可逆回路素子および増幅用素子それぞれの側面を介して、一体的に接着するとともに、この誘電体基板に配設された伝送線路により増幅用素子の出力端子と非可逆回路素子の入力端子とが接続されたことを特徴とする高周波用複合素子。
【請求項８】
増幅用素子のカバーと非可逆回路素子の遮蔽部とを一体的に形成したことを特徴とする請求項７記載の高周波用複合素子。
【請求項９】
多層基板及びこの多層基板に配設された半導体素子を有する増幅用素子本体とこの増幅用素子本体を覆うカバーとを有する増幅用素子と、
磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、上記磁性体と中心電極とに磁界を印加する磁石、及び上記中心電極の一つに接続された入力端子を有する非可逆回路素子本体とこの非可逆回路素子本体を遮蔽する遮蔽部とを有する非可逆回路素子と、
上記増幅用素子と非可逆回路素子とが一体的に接着された誘電体基板と、
この誘電体基板上に配設され上記増幅用素子の出力端子と非可逆回路素子の上記入力端子とを接続する第１の接続導体とを備えるとともに、
第１の接続導体を伝送線路とし、誘電体基板を複数にし、非可逆回路素子と増幅用素子の上側と下側に配設され、伝送線路は上側または下側のいずれか一方の誘電体基板に配設されたことを特徴とする高周波用複合素子。
【請求項１０】
誘電体基板に凹部を設け、非可逆回路素子、または非可逆回路素子と増幅用素子の両方の、増幅用素子本体または非可逆回路素子本体の底面を含む一部を上記凹部に埋設したことを特徴とする請求項９記載の高周波用複合素子。
【請求項１１】
増幅用素子のカバーと非可逆回路素子の遮蔽部とを一体的に形成したことを特徴とする請求項１０記載の高周波用複合素子。
【請求項１２】
伝送線路をトリプレートストリップ線路としたことを特徴とする請求項１ないし請求項１１のいずれか１項に記載の高周波用複合素子。
【請求項１３】
多層基板及びこの多層基板に配設された半導体素子を有する増幅用素子本体とこの増幅用素子本体を覆うカバーとを有する増幅用素子と、
磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、上記磁性体と中心電極とに磁界を印加する磁石、及び上記中心電極の一つに接続された入力端子を有する非可逆回路素子本体とこの非可逆回路素子本体を遮蔽する遮蔽部とを有する非可逆回路素子と、
上記増幅用素子の出力端子と非可逆回路素子の上記入力端子とを接続するとともに非可逆回路素子の上記入力端子と一体的に形成された第１の接続導体と、を備え、
この第１の接続導体が複数であることを特徴とした高周波用複合素子。
【請求項１４】
表面に凹部を有し、この凹部の底面の一部に貫通穴を有する樹脂筐体と、
この樹脂筐体の凹部に配設され、多層基板及びこの多層基板に配設された半導体素子を有する増幅用素子本体と、
上記樹脂筐体の凹部に配設され、磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、上記磁性体と中心電極とに磁界を印加する磁石、及び上記中心電極の一つに接続された入力端子を有する非可逆回路素子本体と
上記増幅用素子本体と非可逆回路素子本体との間に介在して上記樹脂筐体に配設され、上記増幅用素子の出力端子と非可逆回路素子の上記入力端子とを接続する第１の接続導体と、
上記増幅用素子本体および非可逆回路素子本体とを含む樹脂筐体の表面側と上記樹脂筐体の裏面側とを遮蔽するとともに上記樹脂筐体の貫通穴に対向して上記樹脂筐体の裏面側から表面側に突出した突起を有する遮蔽部と、を備えた高周波用複合素子。
【請求項１５】
非可逆回路素子をアイソレータとしたことを特徴とする請求項１ないし請求項１４のいずれか１項に記載の高周波用複合素子。
【請求項１６】
非可逆回路素子をサーキュレータとするとともに、終端抵抗およびこの終端抵抗と上記サーキュレータとを接続する第２の接続導体をさらに備えたことを特徴とする請求項１ないし請求項１４のいずれか１項に記載の高周波用複合素子。
【請求項１７】
さらに伝熱部材を備え、伝熱部材を介して終端抵抗を遮蔽部に接触させたことを特徴とする請求項１６記載の高周波用複合素子。
【請求項１８】
第１の接続導体の特性インピーダンスが５０Ω未満であることを特徴とする請求項１ないし１７のいずれか１項に記載の高周波用複合素子。
【請求項１９】
第２の接続導体に検波回路が接続されたことを特徴とする請求項１６または１７に記載の高周波用複合素子。
【請求項２０】
第１の接続導体に接続された結合回路をさらに備えたことを特徴とする請求項１ないし１９のいずれか１項に記載の高周波用複合素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＦＥＴ、トランジスタなどの半導体増幅器、特に移動体通信機器やマイクロ波帯通信機に用いる高効率増幅器と非可逆回路素子とを素子基板上に一体的に配設した高周波用複合素子に関するものである。
【０００２】
【従来の技術】
図２８は従来の高周波回路装置である。
図２８において、２００は高周波回路装置で、従来の携帯端末機に代表される無線機に用いられている送信部の一部を構成する。２０２はアイソレータ、２０４は高効率増幅器、２０４ａは高効率増幅器２０４の本体、２０４ｂは本体２０４ａを覆うカバー、２０６はアイソレータ２０２と高効率増幅器２０４とを接続する伝送線路、２０８は回路基板で、図示されてはいないが、高効率増幅器２０４やアイソレータ２０２のほかに種々の回路要素が伝送線路により接続されている。
【０００３】
移動体通信機器などではアンテナの状態に関わらず、高効率増幅器２０４を効率よく動作させるために、アイソレータ２０２に代表される非可逆回路素子を用いる。
高効率増幅器２０４の入力端子（図示せず）から入力された信号は、高効率増幅器２０４で増幅され、増幅された信号は伝送線路２０６、アイソレータ２０２を経由して、アイソレータ２０２の出力端子（図示せず）から出力される。アイソレータ２０２の出力端子より先で反射された反射波はアイソレータ２０２で遮断されるために、高効率増幅器２０４に戻ることがないので、高効率増幅器２０４は高効率動作を保ったまま安定動作が可能となる。
【０００４】
【発明が解決しようとする課題】
携帯端末機は近年小型化や軽量化が進んでおり、この小型化や軽量化は携帯端末機の開発に当たっての重要な要素となっている。この携帯端末機の小型化や軽量化に寄与する部品は電池で、この電池を小型にすることが携帯端末機の小型化や軽量化に繋がる。
しかしながら電池を単に小型化するだけでは、一定の通話時間を確保するという要求が満たされなくなり、携帯端末機の消費電力を少なくするための回路部品の高効率化が必要である。この回路部品の中で消費電力の大きな割合を占めるのは増幅器であるので、増幅器の高効率化が重要になってくる。
【０００５】
一般に高効率増幅器２０４の出力インピーダンスおよびアイソレータ２０２の入力インピーダンスは５０Ωであり、その間の伝送線路２０６の特性インピーダンスも５０オームに合わせることによって、伝送線路２０６による損失を小さくし、高効率増幅器２０４の消費電力を少なくしている。
【０００６】
しかしながら携帯端末機の薄型化、小型化によって回路基板２０８も薄くなる傾向にあり、伝送線路２０６の特性インピーダンスを５０Ωに維持するとすれば、伝送線路２０６の幅も狭くなり伝送線路の特性インピーダンスがばらつくとともに、高効率増幅器２０４の出力インピーダンス、アイソレータ２０２の入力インピーダンスのバラツキと相俟って、インピーダンス整合が適切に行われず、伝送損失が増大し、高効率増幅器２０４の消費電力を少なくすることが困難になる場合がある。
【０００７】
これの最も簡単な対処方法は、高効率増幅器２０４、アイソレータ２０２、及び伝送線路２０６を含む回路基板２０８の規格に余裕を持たせることであるが、この結果としてコストアップに繋がるという問題点があった。
また、回路基板を設計する設計者は伝送線路の正確なインピーダンス設計が必要となり、開発期間が長くなると言う問題が生じた。
【０００８】
この問題点の対処方法の一つは、特開平１０−３２７００３号公報に記載された発明で、インピーダンス整合回路を一体的に内蔵したアイソレータを送信電力増幅器に内蔵させ、送信電力増幅器の出力増幅素子の出力端子とアイソレータとを低インピーダンスの伝送線路で接続することにより、回路基板の薄型化に関わらずマイクロストリップ線路を広して、これによってインピーダンス整合不良に対処することにより伝送損失を解消するものである。
【０００９】
ただこの場合も送信電力増幅器の回路基板は通常の回路基板を使用しており、回路基板の薄型化に関わらずマイクロストリップ線路を広くできることが、逆に回路基板の平面積を少なくすることに対しての阻害要因にもなり兼ねない。
さらにアイソレータは送信電力増幅器の回路基板上に搭載されている。アイソレータの高さは回路要素部品のなかでも高さが高く、この高さを低くするとアイソレータの特性が劣化するので、あまりその高さを低くできない。このため送信電力増幅器の回路基板上にアイソレータを配置して内蔵させた場合には、送信電力増幅器の薄型化が困難となる場合があった。
【００１０】
この発明は上記のような問題点を解消するためになされたもので、第１の目的は、小型でかつその厚みが薄く、回路基板に実装しやすく、安価で、増幅器と非可逆回路素子とを一体的に形成した高効率な高周波用複合素子を提供することである。
【００１１】
なお、付言すれば携帯端末機としての携帯電話機は小型化の要求が高く、当然薄型化に対する要求も高い。たとえば日本国内の携帯電話機では、現状において厚さが１５ｍｍ以下の機種もあり、新製品が出されるたびに１ｍｍ単位で薄型化が進む。このため携帯電話機を構成する各部品も薄型化に対する要求が強い。携帯電話機内の回路基板に実装されている電子部品でもっとも厚い部品の一つがアイソレータである。現在のアイソレータの厚さは２ｍｍ程度であり、アイソレータの電気的特性を落とさずに、これを０．１ｍｍ単位で薄くすることが要求されている。
【００１２】
なお、特開平９−２７０６０８号公報には送受信装置において、アンプの出力側にアイソレータを設けた回路が記載されている。
また特開２０００−５８９７７号公報には、光・高周波通信ユニットにおいて、一つのパッケージの中に、低速の制御信号回路と高周波信号回路を個別の基板に設け、各回路基板にシールドを設け干渉を防止するとともに、高周波信号回路の特性インピーダンスの最適化設計を行なって伝送特性の向上を図った発明が記載されている。
さらに、特開平９−８５８４号公報には、携帯電話装置等における送信用フィルタおよび分波回路の各回路素子を、多層基板の導電パターンまたはチップ部品で構成し、受信用フィルタにはＳＡＷフィルタを適用して多層基板に実装した発明が記載されている。
【００１３】
【課題を解決するための手段】
この発明に係る高周波用複合素子は、多層基板及びこの多層基板に配設された半導体素子を有する本体とこの本体を覆うカバーとを有する増幅用素子と、磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、磁性体と中心電極とに磁界を印加する磁石、及び中心電極の一つに接続された入力端子を有する本体組立部とこの本体組立部を遮蔽する遮蔽部とを有する非可逆回路素子と、増幅用素子の出力端子と非可逆回路素子の入力端子とを接続する第１の接続導体とを備えたものである。この構成により増幅用素子が小型に形成できるとともに増幅用素子と非可逆回路素子とが隣接配置されて一体化される。
【００１４】
さらに、第１の接続導体の特性インピーダンスを５０Ω未満としたものである。この構成により、高周波用複合素子を構成する際のインピーダンス不整合が起こりにくくなる。
【００１５】
誘電体基板をさらに備え、第１の接続導体を誘電体基板上に配設された伝送線路とするとともに、増幅用素子と非可逆回路素子とを誘電体基板に一体的に接着したもので、簡単な構成で高周波用複合素子をコンパクトに構成できる。
【００１６】
さらに、増幅用素子のカバーと非可逆回路素子の遮蔽部とを一体的に形成したものである。この構成により、素子基板を薄くしながら、素子の曲げ剛性を保持できる。
【００１７】
さらに、誘電体基板に凹部を設け、非可逆回路素子、または非可逆回路素子と増幅用素子の両方の、本体または本体組立部の底面を含む一部を凹部に埋設したものである。この構成により、高周波用複合素子の薄型化を図ることができる。
【００１８】
さらに、非可逆回路素子と増幅用素子の両方を埋設する樹脂層を誘電体基板上に配設したものである。この構成により高周波用複合素子の薄型化を図るとともに高周波用複合素子の曲げ剛性を高めることができる。
【００１９】
さらに、誘電体基板を非可逆回路素子と増幅用素子の側部に配設したものである。この構成により、高周波用複合素子を非可逆回路素子または増幅用素子の高さ程度まで薄型化を図ることができる。
【００２０】
さらに、誘電体基板を複数にし、非可逆回路素子と増幅用素子の上側と下側に配設するとともに、伝送線路を上側または下側のいずれか一方の誘電体基板に配設したものである。この構成により、高周波用複合素子の薄型化を図るとともに曲げ剛性を保持することができる。
【００２１】
さらに、伝送線路をトリプレートストリップ線路としたものである。この構成により、伝送線路の幅をより小さくできる。
【００２２】
また、さらに非可逆回路素子の入力端子と第１の接続導体とを一体的に形成したものである。この構成により、非可逆回路素子の入力端子で直接に増幅用素子の出力端子と接続され、素子基板が不要となる。
【００２３】
さらに、第１の接続導体を複数にしたものである。この構成により、非可逆回路素子と増幅用素子とを接続する機械的強度を高めることができる。
【００２４】
また、非可逆回路素子の本体組立部を装着する樹脂構造部をさらに有し、この樹脂構造部を増幅用素子側に延在させるとともに増幅用素子の本体をこの樹脂構造部に装着したものである。この構成により簡単な構成で高周波用複合素子の小型化と薄型化を図りながら曲げ剛性を高めることができる。
【００２５】
また、非可逆回路素子をアイソレータとしたものである。この構成により、増幅用素子とアイソレータを組み合わせた高周波用複合素子をコンパクトに構成できる。
【００２６】
また、非可逆回路素子をサーキュレータとするとともに、終端抵抗およびこの終端抵抗とサーキュレータとを接続する第２の接続導体をさらに備えたものである。この構成により、増幅用素子とサーキュレータを組み合わせた高周波用複合素子をコンパクトに構成できる。
【００２７】
さらに、終端抵抗が冷却端を有し、この冷却端を遮蔽部に接触させたものである。この構成により放熱特性のよい高周波用複合素子を構成できる。
【００２８】
さらに、第２の接続導体に検波回路が接続されたものである。この構成により、反射電力を測定することができる。
【００２９】
また、第１の接続導体に接続された結合回路をさらに備えたものである。この構成により、高周波用複合素子の出力をモニターすることができる。
【００３０】
【発明の実施の形態】
実施の形態１．
この実施の形態は、多層基板に半導体素子を配設した増幅器素子とアイソレータとを隣接させ、これらを素子基板上に設けた伝送線路で接続することにより複合素子としたものである。
図１はこの実施の形態にかかる複合素子の斜視図である。
【００３１】
図１において、１０は高周波用複合素子としての複合素子で、複合素子１０は、非可逆回路素子としてのアイソレータ１２、増幅用素子としての高効率増幅器１４、高効率増幅器１４の出力端子（図示せず）とアイソレータ１２の入力端子（図示せず）とを接続する伝送線路１６が素子基板１８に配設されたものである。伝送線路１６はマイクロストリップ線路でもコプレーナ線路でもよい。素子基板１８は０．２ｍｍ程度の厚さで、材料はガラスエポキシである。
高効率増幅器１４の入力側は、信号の入力端子、接地端子、および電源端子を、また出力側は信号の出力端子、接地端子、および電源端子を備えている。またアイソレータ１２の入力側は信号の入力端子および接地端子を、また出力側は信号の出力端子および接地端子を備えている。
複合素子１０は、たとえば携帯端末機の無線送信部基板であるガラスエポキシやセラミクスの回路基板２０上の伝送線路（記載せず）によって接続された一つの回路要素であって、他の回路要素と伝送線路で接続され、携帯端末機の無線送信部を形成している。回路基板２０の厚さは１ｍｍ程度である。
【００３２】
図２はアイソレータ１２の分解斜視図である。
図２において、２２は下面ヨークで、磁性材料、たとえば鉄系材料で形成されている。２４は下面ヨーク２２上に形成された樹脂ケースで、この樹脂ケース２４にアイソレータ本体組立部２６が埋め込まれている。アイソレータ本体組立部２６はたとえば特開平１０−３２７００３号公報に記載された公知のもので、中央に配設されたフェライトなどの磁性体、このフェライトの周りに互いに絶縁されて配置され３つの中心電極及びこの磁性体と中心電極に磁界を印加する磁石から構成されている。
【００３３】
三つの中心電極のうち、一つがアイソレータの入力端子に、一つがアイソレータの出力端子に、もう一つが終端抵抗に接続されている。
アイソレータ本体組立部２６と樹脂ケース２４から構成されるアイソレータ本体２８を介して下面ヨーク２２と対向して配置された上面ヨーク３０は、下面ヨーク２２と同様の磁性材料で形成されている。
【００３４】
図３は図２のアイソレータのＩＩＩ−ＩＩＩ断面の断面図である。
遮蔽部としての、上面ヨーク３０および下面ヨーク２２は半田３２で接続され磁気回路を形成するように構成される。
図４はアイソレータ１２の裏面側から見た下面図である。図４の上下方向がＩＩＩ−ＩＩＩ断面の方向に相当する。３４はアイソレータの入力端子、３６はアイソレータの出力端子、３７は接地端子で、アイソレータ本体２８が下面ヨーク２２から両側に突出している突出部に設けられている。
【００３５】
図５は図１の高効率増幅器１４のＶ−Ｖ断面の断面図である。
図５において、４０は多層基板で、厚さが０．８ｍｍ程度、材料はガラスエポキシまたはガラスセラミクスが使用されている。４０ａは多層基板４０の配線層である。４２は多層基板４０に形成された回路要素、回路要素４２の一つである半導体素子は別途形成されてこの多層基板４０上に配設される。この多層基板４０と回路要素４２で増幅用素子の本体としての高効率増幅器本体４４を構成する。４６はカバーで、この高効率増幅器本体４４を覆うように設けられている。カバー４６の高さＨは０．７ｍｍ程度、カバー４６の肉厚ｈ1は０．１ｍｍ〜０．１５ｍｍ程度である。
【００３６】
伝送線路１６は、通常は５０Ωの特性インピーダンスを有するものであるが、この実施の形態においては、５０Ω未満の特性インピーダンス、たとえば３〜３０Ω、さらに望ましくは１０〜２０Ωになるように設定されている。
伝送線路１６の特性インピーダンスを５０Ω未満の低インピーダンスにすることにより、高効率増幅器１４の出力インピーダンス、アイソレータ１２の入力インピーダンスとのインピーダンス整合が取り易くなり、高効率増幅器１４、アイソレータ１２、および素子基板１８に形成された伝送線路１６の規格の余裕度を少なくすることができるので、複合素子１０の低価格化に繋がる。
【００３７】
次に複合素子１０の動作に就いて説明する。
高効率増幅器１４で増幅された信号は伝送線路１６を伝送され、アイソレータ１２を経由して出力端子３６から出力される。アイソレータ１２より先で反射された反射波は、アイソレータ１２の出力端子３６からアイソレータ１２に戻されるが、アイソレータの入力端子３４には戻らずにアイソレータ本体組立部２６の中心電極を経由して終端抵抗に流れそこで消費され、反射波が高効率増幅器１４に戻らずアイソレータ１２で遮断されてしまう。したがって高効率増幅器１４は高効率動作を維持することができる。
【００３８】
この実施の形態においては、高効率増幅器本体４４は、高価であるが配線層４０ａを立体的に構成でき半導体素子も一体的に形成できる多層基板４０を用いて形成され、高効率増幅器本体４４の表面積を小さく構成することができる。
アイソレータ１２は２ｍｍ程度の高さがあり、携帯端末機の部品の中で最も高さの高いものに属する。またアイソレータ１２の高さはその特性に大きく影響するので、高さを低くすることはし難い。このために高効率増幅器１４の高さはアイソレータ１２の高さを越えない限り、高くすることができるので、多層基板４０を用いて高効率増幅器本体４４の厚みが多少厚くなったとしても、多層基板４０を用いることにより高効率増幅器１４の平面積を小さくできる効果の方が大きい。
【００３９】
すなわちこの実施の形態の複合素子１０は、アイソレータ１２と高効率増幅器本体４４とを素子基板１８上に隣接させて伝送線路１６で接続することにより、複合素子１０の高さを素子基板１８の厚みとアイソレータ１２の高さとの和の高さ以内にして薄型化をはかり、アイソレータ１２の特性を劣化させないようにしている。しかも高効率増幅器１４には多層基板４０を用いてその平面積を少なくすることにより、複合素子１０の占有面積をも少なくしたものである。
【００４０】
したがって、従来例の構成のように、増幅器の回路基板上にアイソレータを内蔵させて一体化した場合には、得られない薄型化、小型化が実現できる。
また、この小型化された高効率増幅器１４を素子基板１８上で、低インピーダンスの伝送線路１６を用いてアイソレータ１２と一体化した複合素子１０を形成することにより、複合素子１０の構成部品のインピーダンス整合の余裕度を小さくしても整合が取り易いので、安価で伝送損失の少ない複合素子を構成することができる。
【００４１】
さらに高効率増幅器１４とアイソレータ１２との間の伝送線路１６の特性確認を複合素子１０組立前に行ない、その特性によって高効率増幅器１４、アイソレータ１２の特性を調整して複合素子１０の特性のばらつきを抑えることができるので、複合素子１０の歩留まりを向上させることができる。
また、無線送信部の設計者は高効率増幅器１４とアイソレータ１２との間の伝送線路１６の設計を行なう必要が無くなるので無線送信部の開発期間を短縮することができる。
【００４２】
実施の形態２．
この実施の形態は、素子基板を薄くして複合素子の厚さを薄くするとともにアイソレータの上面ヨークと高効率増幅器のカバーとを一体化することにより、素子基板を薄くしたために低下した複合素子の曲げ剛性を補償しようとするものである。
図６はこの実施の形態にかかる複合素子の斜視図である。
【００４３】
図６において、５０は複合素子、５２は遮蔽部としての共通カバーである。共通カバー５２は実施の形態１の上面ヨーク３０と材料などは基本的には同様のものである。複合素子５０の構成は共通カバー５２と、素子基板１８が薄くされた以外は実施の形態１と同じ構成である。
実施の形態１と同じ符号は同じものか相当のものである。また以下の実施の形態においても同じ符号は同じものか相当のものであることを示す。
【００４４】
この実施の形態では、複合素子５０の薄型化を実現するために、素子基板１８を薄くして行くと、素子基板１８の曲げ剛性が低下し、アイソレータ本体２８と高効率増幅器本体４４とを接続する伝送線路１６の部分で曲がったりする。これを防ぐために、鉄系材料で構成されている上面ヨーク３０とカバー４６とを一体化し、素子基板１８を薄くすることにより低下した曲げ剛性を補償し、複合素子５０の伝送線路１６の部分の曲げ剛性を保持したものである。
この実施の形態の複合素子５０は薄型化が図られるとともに曲げ剛性は保持されて機械的信頼性を確保できる。また構成が簡単化され安価になる。
【００４５】
実施の形態３．
この実施の形態は、素子基板に凹部を設け、この凹部に底面を含むアイソレータおよび高効率増幅器の一部を埋設し、複合素子を薄く構成したものである。
図７はこの実施の形態にかかる複合素子の分解斜視図である。
【００４６】
図７において、５６は複合素子、５８は素子基板１８に設けられた凹部で、アイソレータ１２の下面ヨーク２２とアイソレータ本体２８の下側の一部が、また高効率増幅器本体４４の下側の一部が、それぞれ凹部５８に埋設される。
アイソレータ本体２８、高効率増幅器本体４４はそれぞれの側面に、凹部５８に埋設されないようにそれぞれの側面から突出した突出部２８ａ、４４ａを両側に有し、このアイソレータ本体２８の突出部２８ａの下面には入力端子３４（図示せず）および出力端子３６（図示せず）、また高効率増幅器本体４４の突出部４４ａの下面には入出力端子（図示せず）が設けられ、アイソレータ本体２８の入力端子３４と高効率増幅器本体４４の出力端子とが伝送線路１６と接続されている。
【００４７】
この実施の形態の複合素子５６は、素子基板１８の凹部５８によってその厚み分だけアイソレータ１２や高効率増幅器１４を埋設することができるので、素子基板１８の厚みを厚くしても複合素子５６の厚みが厚くならないので、素子基板１８の厚みを、十分な曲げ剛性や機械的強度を持つような厚みにすることができる。
複合素子５６の構成は素子基板１８に凹部５８が設けられ、アイソレータ本体２８、高効率増幅器本体４４の形状が変化している以外は実施の形態１と同じ構成である。
【００４８】
この実施の形態にかかる複合素子５６は、アイソレータ１２および高効率増幅器１４が埋設された深さ分だけ、複合素子を薄く構成することができ、アイソレータ１２や高効率増幅器１４の厚さと同じ程度の厚さまで薄くすることができる。
この実施の形態では、アイソレータ１２と高効率増幅器１４の両方を凹部５８に埋設するようにしたが、どちらか一方のみを凹部５８に埋設するようにしてもよい。
【００４９】
また、アイソレータ本体２８、高効率増幅器本体４４に突出部２８ａ、４４ａをもうけ、その下面で、伝送線路１６等と接続するようにしたが、突出部２８ａ、４４ａを設け、ここに入出力端子を設ける代わりに、アイソレータ本体２８や高効率増幅器本体４４の側部にリード等の入出力端子を設けてその下面を素子基板に設けた伝送線路１６等に接続するようにしてもよい。また凹部５８は貫通穴でも、底を有する穴でもよい。
【００５０】
実施の形態４．
この実施の形態は、アイソレータの代わりにサーキュレータを用い、その入出力端子と異なる第３の端子に伝送線路を介して終端抵抗を接続し、サーキュレータの外に終端抵抗を設けて、終端抵抗の放熱を良くしたものである。
図８はこの実施の形態にかかる複合素子の斜視図である。また図９はこの複合素子の等価回路を示す回路図である。
【００５１】
図８において、６０は複合素子、６２は非可逆回路素子としてのサーキュレータ、６４はサーキュレータ本体、６６は第２の接続導体としての伝送線路、６８は終端抵抗である。
サーキュレータ本体６４は、その具体的構成は図示していないが、中央に配設されたフェライトなどの磁性体、この磁性体の周りに互いに絶縁されて配置され３つの中心電極及びこの磁性体と中心電極に磁界を印加する磁石と、これらを収納する樹脂ケースなどから構成され、基本的には実施の形態１のアイソレータ本体２８と同じ構成であるが終端抵抗が含まれていない構成である。
三つの中心電極のうち、一つがサキュレータ６２の入力端子に、一つがサキュレータ６２の出力端子に、もう一つの第３の端子が伝送線路６６に接続され、この伝送線路６６が終端抵抗６８に接続されている。
【００５２】
サキュレータ６２は上面ヨーク３０、サーキュレータ本体６４及び下面ヨーク２２で構成されていて、サーキュレータ本体６４が下面ヨーク２２から突出した部分に入出力端子が設けられている。この入出力端子が素子基板１８に設けられた伝送線路１６と接続されている。サキュレータ６２と終端抵抗６８とを合わせたものがアイソレータと同様の機能を有している。
【００５３】
実施の形態１ではアイソレータ１２は出力端子３６から入力する反射電力をアイソレータ１２内に内蔵した終端抵抗で熱に変換されるので、アイソレータ１２に熱設計が必要となり、小型化、低価格化に対して制約があったが、この実施の形態では、サキュレータ６２の出力端子からサーキュレータ６２に入力される反射電力が終端抵抗６８で熱に変換されるために、サーキュレータ６２の熱設計が不要となり、小型化が可能となる。
【００５４】
図１０はこの実施の形態の変形例である複合素子の一部破断斜視図である。
図１０において、７０は複合素子、７２は遮蔽部としての遮蔽カバーで、遮蔽カバー７２はサキュレータ６２の磁気回路を構成しているために磁性材料たとえば鉄系材料で形成され、サーキュレータ本体６４の下側にも回り込むように形成されている。
図１１は図１０のＸＩ−ＸＩ断面における複合素子７０の断面図である。
図１１において示されるように、終端抵抗の冷却端６８ａを遮蔽カバー７２に接触させることにより、終端抵抗６８の放熱が良好になる。
【００５５】
図１２はこの実施の形態の他の変形例である複合素子の等価回路を示す回路図である。
図１２において、７４は検波回路である。この検波回路７４はサキュレータ６２と終端抵抗６８との間に検波回路７４を接続することによって、反射電力を測定することができる。すなわち終端抵抗６８と検波回路７４との間に、電力検出量を最適とする結合部としてのコンデンサー７６を設けることによって、検波が可能となる。
【００５６】
実施の形態５．
この実施の形態は、アイソレータと高効率増幅器とを一体的な遮蔽カバーで覆い、アイソレータと遮蔽カバーとを半田で接着し、アイソレータを複合素子として一体化するときの接着強度を改善したものである。
図１３はこの実施の形態に係る複合素子の断面図である。
図１３において、７６は複合素子、７８は遮蔽カバーで金属製である。８０は半田である。
【００５７】
図１３において、遮蔽カバー７８は高効率増幅器１４（図示せず）とアイソレータ１２とを覆っている。この複合素子７６ではアイソレータ１２の上面が接地面で半田８０によりアイソレータ１２の接地面と遮蔽カバー７８とが半田で接着されていて、アイソレータ１２の接地が良好になるように改善されるとともにアイソレータ１２と遮蔽カバー７８との機械的な接着強度も改善される。
図１４はこの実施の形態の他の変形例を示す複合素子の断面図である。
図１４において、８２は複合素子、８４は遮蔽カバー７８に設けられた開口である。
【００５８】
この複合素子８２においては、遮蔽カバー７８とアイソレータ１２接着面である上面に開口８４が設けられているので、この開口８４を介して遮蔽カバー７８とアイソレータ１２の上面を半田接着する。この開口８４を設けることによって、半田付け作業が容易になるとともに半田の接着状態の確認作業が容易になる。
図１５はこの実施の形態の他の変形例を示す複合素子の断面図である。
図１５において、８６は複合素子である。
この複合素子８６では、アイソレータ１２の下面および側面で素子基板１８と半田接着することにより、アイソレータ１２の接地が良好になるように改善されるとともにアイソレータ１２と素子基板１８との機械的な接着強度も改善される。
【００５９】
実施の形態６．
この実施の形態は、アイソレータと高効率増幅器を接続する伝送線路をトリプレートストリップ線路で構成したものである。
図１６はこの実施の形態に係る複合素子の断面図である。
図１６において、９０は複合素子、９２は素子基板１８に設けられた伝送線路１６の一つとして用いたトリプレートストリップ線路である。９４は整合回路である。伝送線路１６の特性インピーダンスを一定にした場合、マイクロストリップ線路で接続するよりもトリプレートストリップ線路９２で接続した方が線路幅を小さくすることができ、複合素子９０は小型化される。
【００６０】
さらにトリプレートストリップ線路９２に整合回路９４を接続することによって高効率増幅器１４の出力インピーダンス、アイソレータ１２の入力インピーダンスおよびトリプレートストリップ線路９２の特性インピーダンスのばらつきの補正を容易に行なうことができる。
【００６１】
実施の形態７．
この実施の形態は、アイソレータの入力端子を直接に高効率増幅器の出力端子に接続し、伝送線路を設けた素子基板を省略することにより複合素子の厚さを薄くしたものである。
図１７はこの実施の形態の複合素子の側面図である。
【００６２】
図１７において、９６は複合素子、９８はアイソレータの入力端子で、高効率増幅器本体４４の上面に設けられた高効率増幅器１４の出力電極（図示せず）に接続しやすいように、アイソレータ１２の側面のからリード状に突出している。１００は高効率増幅器１４に設けられた複合素子９６の入力端子、１０２はアイソレータ１２に設けられた複合素子９６の出力端子で、それぞれ信号端子、電源端子及び接地端子を有している。この実施の形態では、入力端子１００および出力端子１０２はそれぞれ、高効率増幅器１４およびアイソレータ１２の底面と同じ高さでリード状に形成されている。
【００６３】
複合素子９６ではアイソレータ１２の入力端子９８が直接に高効率増幅器１４の出力電極に接続され入力端子９８が伝送線路を兼ねるとともにアイソレータ１２と高効率増幅器１４とを一体化する接続部材の役目を担っている。このため素子基板を必要としない。
それ故、複合素子９６の厚みが素子基板分だけ薄く構成できて、アイソレータ１２や高効率増幅器１４の高さと同じになるので、複合素子の薄型化、軽量化を図ることができる。
また、入力端子９８が直接に高効率増幅器１４の出力電極に接続され、アイソレータ１２と高効率増幅器１４とが隣接し、接続線路長が短くなり、伝送損失が少なくなる。
【００６４】
さらに、入力端子１００および出力端子１０２はそれぞれ、高効率増幅器１４およびアイソレータ１２の底面と同じ高さにあるので、複合素子９６を回路基板２０に実装するときは、表面実装が可能となり、素子の実装に際して機械化が可能となり、実装工程の簡易化、短縮がはかれる。
【００６５】
図１８はこの実施の形態の他の変形例である複合素子の平面図である。
図１８においては、アイソレータ１２の入力端子を、単に信号の入力端子だけで構成するのではなく、接地端子なども含めて複数で構成し、高効率増幅器１４の出力電極の信号電極や接地電極なども含めて直接接続した構成を示している。この構成によりアイソレータ１２の入力端子にかかる機械的負荷を少なくし、機械的強度を高めることにより、複合素子９６を扱う際の機械的な信頼性を高めることができる。
さらには電気的な端子のみではなく機械的な保持用接続部材や遮蔽カバーなどを一体化して、個々の入力端子にかかる機械的負荷を少なくし、機械的な信頼性を高めてもよい。
【００６６】
実施の形態８．
この実施の形態は、アイソレータと高効率増幅器を一体化する接続部材をアイソレータ、高効率増幅器それぞれの側面に配設し、複合素子を薄型化するものである。
図１９はこの実施の形態に係る複合素子の側面図であり、図２０はこの複合素子の平面図である。
【００６７】
図１９および図２０において、１０６は複合素子、１０８はアイソレータ１２と高効率増幅器１４とを一体化するための、誘電体基板としての保持基板である。１６ａは伝送線路１６の信号配線で、１６ｂは伝送線路１６の接地配線である。
この複合素子１０６はアイソレータ１２と高効率増幅器１４それぞれの両側面に保持基板１０８を接着し、複合素子として一体化したものである。さらに保持基板１０８に伝送線路、電源電極、接地電極を備えることもできる。
図１９および図２０において示されたこの伝送線路１６は保持基板１０８に形成されているが、実施の形態１において素子基板１８に形成された伝送線路１６と同様に、高効率増幅器１４の出力端子（図示せず）とアイソレータ１２の入力端子（図示せず）とを接続している。
先に示した実施の形態７ではアイソレータの入力端子を直接に高効率増幅器の出力端子に接続し、伝送線路を設けた素子基板を省略することにより複合素子の厚さを薄くしたが、この実施の形態においても、複合素子１０６はアイソレータ１２と高効率増幅器１４それぞれの両側面に保持基板１０８が接着されたことで示されるように、アイソレータ１２と高効率増幅器１４とを複合素子として一体化するための保持基板１０８を側面に配設したから、複合素子として一体化するために複合素子の底面に設ける素子基板が不要になり、素子基板分だけ複合素子の厚みが薄くなり、アイソレータ１２や高効率増幅器１４の高さと同じになるので、複合素子の薄型化を図ることができる。
【００６８】
実施の形態９．
この実施の形態は、素子基板上に配設されたアイソレータと高効率増幅器を樹脂層で囲って複合素子の曲げ剛性を高めたものである。
図２１はこの実施の形態に係る複合素子の一部透過斜視図である。
図２１において、１１０は複合素子、１１２は樹脂層である。
【００６９】
複合素子１１０は、素子基板１８にアイソレータ１２と高効率増幅器１４とを半田で接着し、素子基板１８に設けられた伝送線路１６を介してこれらを接続し、さらにアイソレータ１２と高効率増幅器１４の周囲に樹脂層１１２を巡らし、この樹脂層１１２を基板に接着したもので、素子基板１８をできるだけ薄くするとともに、素子基板１８を薄くすることによる曲げ剛性の低下を、アイソレータ１２と高効率増幅器１４の周囲に樹脂１１２を巡らした樹脂層１１２により補償したものである。
【００７０】
この実施の形態ではアイソレータ１２と高効率増幅器１４の両方の上面を樹脂層１１２で覆わないようにして、複合素子１１０の厚さが増加しないように配慮されているが、アイソレータ１２と高効率増幅器１４のうち高さの高い方の上面が樹脂層１１２で覆われないようにすればよい。
この実施の形態に係る複合素子１１０は、複合素子の薄型化を図りながら、複合素子の機械的な剛性低下を防止し、薄型で機械的強度の点で信頼性の高い複合素子を構成することができる。
【００７１】
実施の形態１０．
この実施の形態は、素子基板を薄くするとともに複合素子の曲げ剛性を高めるためにアイソレータおよび高効率増幅器それぞれの上面、下面同士を相互に素子基板で接着し一体化したものである。
図２２はこの実施の形態に係る複合素子の斜視図である。
図２２において、１１６は複合素子、１１８は上側素子基板である。
【００７２】
この実施の形態に係る複合素子１１６は、素子基板１８にアイソレータ１２と高効率増幅器１４とを半田で接着し、素子基板１８に設けられた伝送線路１６を介してこれらを接続し、さらにもう一枚の上側素子基板１１８とアイソレータ１２、高効率増幅器１４それぞれの上面とを半田で接着し、相互に接続したものである。
【００７３】
素子基板１８は薄くすることによって曲げ剛性が低下しするが引張り強さは比較的大きいので、折れ曲がりやすくなるが簡単に破断することはない。このために曲げ剛性を高めれば機械的な信頼性は確保できる。
この実施の形態は、アイソレータ１２および高効率増幅器１４それぞれの上面、下面同士を相互に上側素子基板１１８、素子基板１８で接着し一体化することによって、複合素子の厚さを薄くしながら、曲げ剛性の低下を防いだもので、複合素子の薄型化を図りながら機械的な信頼性の高い複合素子を得ることができる。
【００７４】
実施の形態１１．
この実施の形態は、アイソレータの下面ヨーク、樹脂ケース、上面ヨークを横方向に延長し、樹脂ケースにアイソレータ本体組立部と高効率増幅器本体とを隣接して装着するとともに、アイソレータ本体組立部と高効率増幅器本体との間の樹脂ケースの部分に伝送線路を設けてアイソレータ本体組立部と高効率増幅器本体とを接続し、これらを一体的に組み立てることにより複合素子を構成したものである。
【００７５】
図２３はこの実施の形態に係る複合素子の分解斜視図である。
図２３において、１２０は複合素子、１２２は上面ヨーク、１２４は樹脂構造部としての樹脂ケース、１２４ａはアイソレータ用ポケット、１２４ｂは増幅器用ポケットで、アイソレータ用ポケット１２４ａと増幅器用ポケット１２４ｂとは少し間隔を置いて隣接して樹脂ケース１２４に設けられている。
【００７６】
このアイソレータ用ポケット１２４ａにはアイソレータ本体組立部２６が、また増幅器用ポケット１２４ｂには高効率増幅器本体４４がそれぞれ装着される。アイソレータ用ポケット１２４ａと増幅器用ポケット１２４ｂとの間には伝送線路１２６が配設され、高効率増幅器本体４４の出力端子（図示せず）とアイソレータ本体組立部２６の入力端子（図示せず）が接続される。このため素子基板が不要となり複合素子の厚みを薄くすることができる。
【００７７】
増幅器用ポケット１２４ｂには開口１２４ｃが設けられている。また下面ヨーク１２８には、増幅器用ポケット１２４ｂと対応する位置に突起部１２８ａが設けられていて、増幅器用ポケット１２４ｂの開口１２４ｃを介して高効率増幅器本体４４の下面と接触し、高効率増幅器本体４４の下面の接地面と半田接着される。
図２４は、図２３のＸＸＩＶ−ＸＸＩＶ断面の断面図である。
図２４は高効率増幅器本体４４が増幅器用ポケット１２４ｂに装着され、下面ヨーク１２８の突起部１２８ａが開口１２４ｃを介して高効率増幅器本体４４の下面と接触している状態を示している。
突起部１２８ａは高効率増幅器本体４４の接地面と接続されるとともに、突起部１２８ａは開口１２４ｃに挿入されるので、樹脂ケース１２４と下面ヨーク１２８とが位置決めされることになる。下面ヨーク１２８と上面ヨーク１２２とは半田で接着されるので、突起部１２８ａが開口１２４ｃに挿入されることにより、樹脂ケース１２４と下面ヨーク１２８と上面ヨークとが複合素子として一体的に構成されることになる。
【００７８】
また遮蔽部としての上面ヨーク１２２と下面ヨーク１２８とは半田１３０で接着されアイソレータ側の磁気回路を構成している。
図２５はこの実施の形態に係る複合素子の平面図である。この図２５は上面ヨーク１２２を除いた状態で記載されている。
図２５から分かるように樹脂ケース１２４の長さは下面ヨーク１２８の長さよりも長く、両側で下面ヨーク１２８から突出した構成になっている。
図２６はこの複合素子１２０の下面図である。
【００７９】
図２６において、１３２は複合素子１２０の入力端子で、１３４は複合素子１２０の出力端子である。入力端子１３２および出力端子１３４とこれらそれぞれに隣接する接地端子１３６及び電源端子１３８とが、樹脂ケース１２４の下面ヨーク１２８から突出した部分に配設されている。
アイソレータ本体組立部２６及び高効率増幅器本体４４は実施の形態１と同様であり、また上面ヨーク１２２、樹脂ケース１２４および下面ヨーク１２８は基本的には実施の形態１と同様である。
【００８０】
この実施の形態の複合素子１２０は、アイソレータに必要な樹脂ケースを延長して、アイソレータ本体組立部２６及び高効率増幅器本体４４を装着するとともに伝送線路１２６を設けたので、素子基板を省くことによって複合素子の薄型化を図るとともに、構成を簡略にして複合素子を小型、低価格にできる。
さらに上面ヨーク１２２、樹脂ケース１２４および下面ヨーク１２８をアイソレータと高効率増幅器側とを接続する接続部材とすることにより、複合素子の曲げ剛性を保持し、機械的な信頼性を高めることができる。
【００８１】
実施の形態１２．
この実施の形態は、アイソレータと高効率増幅器を接続する伝送線路に結合回路を設けたものである。
図２７はこの実施の形態に係る複合素子の等価回路の回路図である。
【００８２】
図２７において、１４０は複合素子、１４２はこの複合素子１４０に設けられた結合回路としての容量で、伝送線路１６に並列に接続点Ａで接続されている。容量１４２の具体的構成としては配線を２本並列に配置し容量１４２として用いてもいいし、チップ部品を容量１４２として用いてもよい。１４４はこの複合素子１４０の、たとえば外部回路として設けられ、接続点Ｂで容量１４２と接続された電力測定回路である。
【００８３】
この複合素子１４０の具体的構成は、実施の形態１ないし１１のいずれにおいても伝送線路１６にコンデンサーを設けたものでよい。
この複合素子１４０では、高効率増幅器１４からアイソレータ１２に伝えられる電力の一定の割合の電力が、接続点Ｂから出力される。この電力を電力測定回路１４４で測定することによって、高効率増幅器１４から出力される電力量をモニターすることができる。
なお上記の各実施の形態において、伝送線路のインピーダンスを５０Ω未満として説明したが、５０Ωとしても同様の効果がある。
【００８４】
【発明の効果】
この発明に係る高周波用複合素子は以上に説明したような構成を備えているので、以下のような効果を有する。
この発明に係る高周波用複合素子によれば、多層基板及びこの多層基板に配設された半導体素子を有する本体とこの本体を覆うカバーとを有する増幅用素子と、磁性体、この磁性体の周囲に配設され互いに絶縁された複数の中心電極、磁性体と中心電極とに磁界を印加する磁石、及び中心電極の一つに接続された入力端子を有する本体組立部とこの本体組立部を遮蔽する遮蔽部とを有する非可逆回路素子と、増幅用素子の出力端子と非可逆回路素子の入力端子とを接続する第１の接続導体とを備えたものである。この構成により増幅用素子が小型に形成できるとともに増幅用素子と非可逆回路素子とが隣接配置されて一体化されているので、高周波用複合素子の厚みを薄く、かつ小型に構成できる。
【００８５】
さらに、第１の接続導体の特性インピーダンスを５０Ω未満としたものである。この構成により、高周波用複合素子を構成する際のインピーダンス不整合が起こりにくくなる。延いては伝送効率のいい高周波用複合素子を構成することができる。
【００８６】
誘電体基板をさらに備え、第１の接続導体を誘電体基板上に配設された伝送線路とするとともに、増幅用素子と非可逆回路素子とを誘電体基板に一体的に接着したもので、簡単な構成で高周波用複合素子をコンパクトに構成できる。
【００８７】
さらに、増幅用素子のカバーと非可逆回路素子の遮蔽部とを一体的に形成したものである。この構成により、高周波用複合素子の薄型化を図りながら、曲げ剛性を保持し、機械的信頼性を保持することができる。
【００８８】
さらに、誘電体基板に凹部を設け、非可逆回路素子、または非可逆回路素子と増幅用素子の両方の、本体または本体組立部の底面を含む一部を凹部に埋設したもので、この構成により高周波用複合素子の薄型化を図ることができる。
【００８９】
さらに、非可逆回路素子と増幅用素子の両方を埋設する樹脂層を誘電体基板上に配設したもので、この構成により高周波用複合素子の薄型化を図るとともに高周波用複合素子の曲げ剛性を高めることができ、延いては薄型で機械的信頼性の高い高周波用複合素子を得ることができる。
【００９０】
さらに、誘電体基板を非可逆回路素子と増幅用素子の側部に配設したもので、この構成により高周波用複合素子を非可逆回路素子または増幅用素子の高さ程度まで薄型化を図ることができる。
【００９１】
さらに、誘電体基板を複数にし、非可逆回路素子と増幅用素子の上側と下側に配設するとともに、伝送線路を上側または下側のいずれか一方の誘電体基板に配設したもので、この構成により高周波用複合素子の薄型化を図るとともに曲げ剛性を保持することができる。延いては薄型で機械的信頼性も高い高周波用複合素子を得ることができる。
【００９２】
さらに、伝送線路をトリプレートストリップ線路としたものである。この構成により、伝送線路の幅をより小さくでき、高周波用複合素子の小型化を図ることができる。
【００９３】
また、さらに非可逆回路素子の入力端子と第１の接続導体とを一体的に形成したもので、この構成により非可逆回路素子の入力端子が直接に増幅用素子の出力端子と接続され素子基板が不要となり、高周波用複合素子の小型化、薄型化、低価格化を図ることができる。
【００９４】
さらに、第１の接続導体を複数にしたもので、この構成により非可逆回路素子と増幅用素子とを接続する機械的強度を高めることができる。延いては機械的信頼性の高い高周波用複合素子を得ることができる。
【００９５】
また、非可逆回路素子の本体組立部を装着する樹脂構造部をさらに有し、この樹脂構造部を増幅用素子側に延在させるとともに増幅用素子の本体をこの樹脂構造部に装着したもので、この構成により高周波用複合素子の小型化と薄型化を図りながら曲げ剛性を高めることができ、小型で厚さが薄く、機械的信頼性も高い高周波用複合素子を得ることができる。また構成が簡単で安価になる。
【００９６】
また、非可逆回路素子をアイソレータとしたもので、この構成により増幅用素子とアイソレータを組み合わせた高周波用複合素子をコンパクトに構成できる。
【００９７】
また、非可逆回路素子をサーキュレータとするとともに、終端抵抗およびこの終端抵抗とサーキュレータとを接続する第２の接続導体をさらに備えたもので、この構成により増幅用素子とサーキュレータを組み合わせた高周波用複合素子をコンパクトに構成できる。
【００９８】
さらに、終端抵抗が冷却端を有し、この冷却端を遮蔽部に接触させたもので、この構成により放熱特性のよい高周波用複合素子を構成できる。
【００９９】
さらに、第２の接続導体に検波回路が接続されたもので、この構成により、反射電力を測定することができる高周波用複合素子を得ることができる。
【０１００】
また、第１の接続導体に接続された結合回路をさらに備えたもので、この構成により高周波用複合素子の出力をモニターすることができる高周波用複合素子を得ることができる。
【図面の簡単な説明】
【図１】  この発明に係る複合素子の斜視図である。
【図２】  この発明に係るアイソレータの分解斜視図である。
【図３】  図２のアイソレータのＩＩＩ−ＩＩＩ断面の断面図である。
【図４】  この発明に係るアイソレータの下面図である。
【図５】  図１の高効率増幅器のＶ−Ｖ断面の断面図である。
【図６】  この発明に係る複合素子の斜視図である。
【図７】  この発明に係る複合素子の分解斜視図である。
【図８】  この発明に係る複合素子の斜視図である。
【図９】  この発明に係る複合素子の等価回路を示す回路図である。
【図１０】  この発明に係る複合素子の一部破断斜視図である。
【図１１】  図１０のＸＩ−ＸＩ断面における複合素子の断面図である。
【図１２】  この発明に係る複合素子の等価回路を示す回路図である。
【図１３】  この発明に係る複合素子の断面図である。
【図１４】  この発明に係る複合素子の断面図である。
【図１５】  この発明に係る複合素子の断面図である。
【図１６】  この発明に係る複合素子の断面図である。
【図１７】  この発明に係る複合素子の側面図である。
【図１８】  この発明に係る複合素子の平面図である。
【図１９】  この発明に係る複合素子の側面図である。
【図２０】  この発明に係る複合素子の平面図である。
【図２１】  この発明に係る複合素子の一部透過斜視図である。
【図２２】  この発明に係る複合素子の斜視図である。
【図２３】  この発明に係る複合素子の分解斜視図である。
【図２４】  図２３のＸＸＩＶ−ＸＸＩＶ断面における複合素子の断面図である。
【図２５】  この発明に係る複合素子の平面図である。
【図２６】  この発明に係る複合素子の下面図である。
【図２７】  この発明に係る複合素子の等価回路の回路図である。
【図２８】  従来の高周波回路装置である。
【符号の説明】
１４  増幅用素子、１２，６２  非可逆回路素子、１６  第１の導電体、１８誘電体基板、１１２  樹脂層、１２４  樹脂構造部、６８  終端抵抗、６６  第２の接続導体、７４  検波回路、１４２  結合回路。
【図１】
0004530494.tif 000002
【図２】
0004530494.tif 000003
【図３】
0004530494.tif 000004
【図４】
0004530494.tif 000005
【図５】
0004530494.tif 000006
【図６】
0004530494.tif 000007
【図７】
0004530494.tif 000008
【図８】
0004530494.tif 000009
【図９】
0004530494.tif 000010
【図１０】
0004530494.tif 000011
【図１１】
0004530494.tif 000012
【図１２】
0004530494.tif 000013
【図１３】
0004530494.tif 000014
【図１４】
0004530494.tif 000015
【図１５】
0004530494.tif 000016
【図１６】
0004530494.tif 000017
【図１７】
0004530494.tif 000018
【図１８】
0004530494.tif 000019
【図１９】
0004530494.tif 000020
【図２０】
0004530494.tif 000021
【図２１】
0004530494.tif 000022
【図２２】
0004530494.tif 000023
【図２３】
0004530494.tif 000024
【図２４】
0004530494.tif 000025
【図２５】
0004530494.tif 000026
【図２６】
0004530494.tif 000027
【図２７】
0004530494.tif 000028
【図２８】
0004530494.tif 000029