(57)【特許請求の範囲】
【請求項１】
第１の電極が第１面上に形成された第１の基板と、上記第１面と対向する第２面上に、上記第１の電極と対向するように第２の電極が形成された第２の基板と、上記第１面と第２面との間に設けられた液晶層とを備えた液晶表示素子を駆動する液晶表示素子の駆動方法であって、
一定時間内に含まれる表示に関与する表示信号期間と、上記表示信号期間に上記第１の電極と上記第２の電極との間に印加された電圧信号の振幅よりも大きな振幅を有し、正極性及び負極性が時間に応じて変化する電圧信号を含み、表示には関与しない制御信号期間とからなる駆動電圧波形を有する電圧信号を、上記第１の電極と上記第２の電極との間に、上記制御信号期間の駆動電圧波形全体に対する時間比率が５％以上５０％未満となるように印加することによって、液晶表示素子内部に発生する内部直流電圧を抑制する電圧印加ステップを含む液晶表示素子の駆動方法。
【請求項２】
上記制御信号期間に矩形波を含む電圧信号を挿入する場合に、上記電圧信号は、１／２周期時間幅が０．４ｍsec以上である矩形波を含む請求項１に記載の液晶表示素子の駆動方法。
【請求項３】
上記制御信号期間に矩形波を含む電圧信号を挿入する場合に、上記電圧信号は、１／２周期時間幅が０．９ｍsec以上である矩形波を含む請求項２に記載の液晶表示素子の駆動方法。
【請求項４】
制御信号期間に印加する電圧信号は、正極性電圧信号及び負極性電圧信号の電圧の絶対値、または、信号幅が互いに異なり、正極性と負極性との電荷が不均衡となっている非対称性を有する電圧波形である請求項１記載の液晶表示素子の駆動方法。
【請求項５】
表示信号期間と制御信号期間とから構成される駆動電圧波形において、単位時間で平均した電圧積分強度を駆動電圧波形全体中の印加電圧の絶対値の最大値で規格した面積強度の非対称性パラメータＲの絶対値｜Ｒ｜は、０．９１以下である請求項４記載の液晶表示素子の駆動方法。
【請求項６】
制御信号期間において、単位時間で平均した電圧積分強度を駆動電圧波形全体中の印加電圧の絶対値の最大値で規格した面積強度の非対称性パラメータＲの絶対値｜Ｒ｜は、０．５以下である請求項４記載の液晶表示素子の駆動方法。
【請求項７】
入射光の状態の選択が、オンとオフとの２つの状態のいずれかの選択であって、液晶の応答時間に比べて十分に長い時間オンまたはオフの二状態のうちの一方の状態を保持する場合においては、電圧信号を印加後、所望の透過率、または、反射率が保持されている間に、次の選択信号を印加する請求項４記載の液晶素子の駆動方法。
【請求項８】
制御信号期間における電圧の極性及び大きさを判断するために、一定時間内、あるいは、複数のフレーム期間内、もしくは、一のフレーム期間内において生じている電荷の偏りを検出する検出回路を用いることにより、液晶内でのイオンの分極によって発生する内部直流電圧の発生を抑制する請求項４記載の液晶表示素子の駆動方法。
【請求項９】
制御信号期間の時間比率は、駆動電圧波形全体の１０％以上３５％未満である請求項１記載の液晶素子の駆動方法。
【請求項１０】
入射光の状態の選択が、オンとオフとの２つの状態のいずれかの選択である液晶表示素子の駆動方法である請求項１記載の液晶表示素子の駆動方法。
【請求項１１】
液晶の応答時間に比べて十分に長い時間オンまたはオフの二状態のうちの一方の状態を保持する場合においては、電圧信号を印加後、所望の透過率、または、反射率が保持されている間に、次の選択信号を印加する請求項１０記載の液晶素子の駆動方法。
【請求項１２】
液晶は、強誘電性液晶、または、反強誘電性液晶からなる請求項１０記載の液晶素子の駆動方法。
【請求項１３】
液晶表示素子は、シリコーンバックプレーン及び強誘電性液晶からなる反射型液晶表示素子である請求項１０記載の液晶素子の駆動方法。
【請求項１４】
表示信号期間において、オンとオフとの２つの状態のいずれかである入射光の状態を選択しうる電圧信号として、正極性電圧、負極性電圧及び０Ｖ信号の組合せからなる駆動電圧波形を用いる請求項１０記載の液晶表示素子の駆動方法。
【請求項１５】
表示信号期間において、入射光の状態を選択する期間の駆動電圧波形は、正極性電圧信号、負極性電圧信号及び０Ｖ信号のいずれかの組合せであって、かつ、それらの電圧の絶対値、または、信号幅が異なり、印加電圧波形として正極性と負極性との電荷が不均衡となっている非対称性を有する波形である請求項１４記載の液晶表示素子の駆動方法。
【請求項１６】
制御信号期間においては、表示信号期間における駆動電圧波形が有している偏りの極性の逆極性のパルス的、あるいは、連続した直流電圧である信号であって液晶内でイオンの分極によって発生する内部直流電圧の発生を抑制するリセット電圧を印加する請求項１５記載の液晶表示素子の駆動方法。
【請求項１７】
制御信号期間の時間比率は、駆動電圧波形全体の１０％以上３５％未満である請求項１６記載の液晶素子の駆動方法。
【請求項１８】
制御信号期間における電圧の極性及び大きさを判断するために、一定時間内、あるいは、複数のフレーム期間内、もしくは、一のフレーム期間内において生じている電荷の偏りを検出する検出回路を用いることにより、液晶内でのイオンの分極によって発生する内部直流電圧の発生を抑制する請求項１６記載の液晶表示素子の駆動方法。
【請求項１９】
表示信号期間において、オンとオフとの２つの状態のいずれかである入射光の状態を選択しうる電圧信号として、オンまたはオフの２つの状態のうちの一方の状態を選択する電圧信号が、正極性の電圧のみの組合せであって、かつ、他方の状態を選択する電圧信号が、負極性の電圧のみの組合せとなっている駆動電圧波形を用いる請求項１０記載の液晶表示素子の駆動方法。
【請求項２０】
表示信号期間において、入射光の状態を選択する期間の駆動電圧波形は、正極性電圧信号及び負極性電圧信号のいずれかの組合せであって、かつ、それらの電圧の絶対値、または、信号幅が異なり、一の状態の選択期間内において印加電圧波形として正極性と負極性との電荷が不均衡となっている非対称性を有する波形である請求項１９記載の液晶表示素子の駆動方法。
【請求項２１】
制御信号期間においては、表示信号期間における駆動電圧波形が有している偏りの極性の逆極性のパルス的、あるいは、連続した直流電圧である信号であって液晶内でイオンの分極によって発生する内部直流電圧の発生を抑制するリセット電圧を印加する請求項２０記載の液晶表示素子の駆動方法。
【請求項２２】
制御信号期間の時間比率は、駆動電圧波形全体の１０％以上３５％未満である請求項２１記載の液晶素子の駆動方法。
【請求項２３】
制御信号期間における電圧の極性及び大きさを判断するために、一定時間内、あるいは、複数のフレーム期間内、もしくは、一のフレーム期間内において生じている電荷の偏りを検出する検出回路を用いることにより、液晶内でのイオンの分極によって発生する内部直流電圧の発生を抑制する請求項２１記載の液晶表示素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、液晶光変調型表示素子や液晶光変調器の如き、液晶表示素子の駆動方法に関する。
【０００２】
【従来の技術】
近年、携帯電話や、いわゆる「ＰＤＡ」（Personal Digital Assistrance）などの小型情報端末の発達や、電子メール（E-mail）、ワールド・ワイド・ウェブ（WWW:World Wide Web）などのインターネットの普及など、情報の送受信環境の整備に伴い、これらを通じて得られる情報を表示するための携帯用の表示素子（ディスプレイ）の高性能化が望まれている。また、室内用としても、いわゆる「パーソナルシアター用大型ディスプレイ」や「パーソナルコンピュータ用薄型ディスプレイ」などとして、投射型の表示素子の高性能化が望まれている。
【０００３】
これらの要望を統合的に満たす表示素子の一つとして、液晶表示素子が研究されている。この液晶表示素子は、薄型軽量化が可能であり、低消費電力でありながら、高画質の画像を表示できるという特徴を有している。
【０００４】
液晶表示素子としては、現在、「ＳＴＮ」（Supper Twisted Nematic）の複屈折モードや「ＴＮ」（Twisted Nematic）の旋光モードを用いたものが実用化されている。また、次世代の液晶表示素子と位置づけられる複屈折モードを用いた強誘電性液晶や反強誘電性液晶も研究されており、実用化も近いと思われる。現在実用されている「ＳＴＮ」ディスプレイと並んで、複屈折モードの表示素子の代表例である強誘電性液晶（「ＦＬＣ」：Ferroelectric Liquid Crystal）により、表面安定強誘電性液晶モード（「ＳＳＦＬＣ」：Surface Stabilizied Ferroelectric Liquid Crystal）が提案されて以来、活発に研究が進められている。
【０００５】
通常、強誘電性液晶においては、図１に示すように、カイラルスメクチックＣ相において、外部印加電界Ｅ（Ｐｓは自発分極）に対して、液晶分子Ｍの配向方向が状態１と状態２との二つの状態間でスイッチングする。素子を真上からみると、図１において仮想的に示した円錐の中心軸が配向膜の方向（ラビング膜ではラビング方向、ＳｉＯ斜方蒸着膜では蒸着方向）に一致する。この液晶分子Ｍの配向方向の変化は、直交する偏光板間に液晶素子を配置することによって、光透過率の変化として現れ、図２に示すように、印加電界に対して透過率が閾値Ｖthで０％から１００％に急峻に変化することとなる。
【０００６】
「ＳＳＦＬＣ」表示モードを用いた表示素子は、応答が高速であり（従来のネマチック液晶表示素子に比較して、約１０００倍の応答速度）、メモリー性を持つため、陰極線管（ＣＲＴ）や「ＴＮ」ディスプレイなどで問題となっているフリッカーをなくせる、単純Ｘ−Ｙマトリックス駆動でも、１０００本以上の走査線で駆動できる、ＴＦＴ（Thin Film Transistor）などの能動素子を用いないことで、製造上の歩留まりの向上が可能であるなどの特徴を有する。また、現在主流のネマチック液晶での視野角が狭いという問題に対しても、分子配置が一様であり、パネルの基板間ギャップがネマチック液晶パネルの半分以下であることから、広い視野角を有するという特徴を有している。
【０００７】
そこで、このような強誘電性液晶を、反射型ディスプレイに応用しようとする試みがされている。例えば、「IEEE Jornal of Quantum Electronics,vol.29,no.2(1993)699、Journal of the Society for Infomation Display,vol.5(1997)1、SPIE,vol.3013(1977)174」などに詳しく開示されている。これらはいずれも、半導体メモリー上に強誘電性液晶セルを作り込み、メモリー電圧によって駆動しようとするものである。
【０００８】
ところで、本出願人らは、すでに、半導体メモリーと強誘電性液晶を組み合わせた反射型ディスプレイを提案している。これは、フィールドシーケンシャル法と、光源の輝度変調とを組み合わせることにより、階調表現を可能とし、原理的には、人間の視覚特性としては転属的な階調まで表示できる表示技術である。
【０００９】
このような反射型強誘電性液晶表示素子は、例えば、図３に示すように、透明基板１ａとシリコン基板（シリコンＶＬＳＩ回路基板）２ａとの間に強誘電性液晶４を封入した構造を有している。すなわち、この反射型強誘電性液晶表示素子は、ガラスなどの透明基板１ａの内面上にＩＴＯなどの透明電極１ｂ及びＳｉＯ斜方蒸着膜、または、ポリイミドに代表される高分子薄膜を焼成後、ラビング処理して液晶配向膜１ｃを順次積層した積層体を形成し、これと同様に、画素内に駆動回路を作り込んだシリコン基板２ａの内面上に反射膜兼電極２ｂ及びＳｉＯ斜方蒸着膜、または、ポリイミドに代表される高分子薄膜を焼成後、ラビング処理して液晶配向膜２ｃを形成し、これら透明基板１ａとシリコン基板２ａとを、順次積層して形成した積層体同士が互いに対向するように配置し、粒状のスペーサ３を挟むことにより所定のセルギャップを確保して液晶セルを構成し、このセルギャップに強誘電性液晶４を注入し、周囲を接着剤で封じることにより構成されている。
【００１０】
図３に示した強誘電性液晶光変調型表示素子１１の画素は、二次元的に構成されている（なお、これは、線状でも構わない）。図４に示すように、この強誘電性液晶光変調型表示素子１１への入射光５は、反射膜兼電極２ｂで反射され、反射光６として、強誘電性液晶光変調型表示素子１１から射出される。そして、これら入射光５及び反射光６の光路上にある強誘電性液晶４の光透過率は、図２に示すように、電極１ｂと反射膜兼電極２ｂとの間の電界によって変化する。すなわち、反射光６の強度は、電極１ｂと反射膜兼電極２ｂとの間の電界強度により変調されるので、入射光の反射状態及び非反射状態を画素ごとに切替えることにより、画像を表示させることができる。
【００１１】
反射膜兼電極２ｂへの電圧印加は、強誘電性液晶光変調型表示素子１１の外部にある制御回路７によって画素毎に制御されるが、シリコン基板２ａ上に組み込まれた回路によって制御されることとしても良い。電圧の印加は、画素毎、または、複数画素毎に走査して行い、あるいは、全画素同時に行ってもよい。
【００１２】
図５には、光透過型の液晶素子２１を示している。この光透過型の液晶素子２１の場合、図３及び図４に示した反射型液晶素子に対して基本的に異なることは、駆動電極がガラス基板１２ａ上に設けられた透明ＩＴＯ１２ｂからなり、これをＴＦＴからなる制御ゲート素子１８によって画素毎に駆動して、信号電圧のオン、オフによって入射光１５を透過光１６として透過させたり、あるいは遮断する構成を有していることである。なお、制御ゲート素子１８には、補助容量を接続してもよい。また、「ＳＳＦＬＣ」モードのようなメモリー効果を有するモードの場合においては、上記のような能動素子を用いない単純マトリックス駆動が可能である。
【００１３】
「ＴＮ」モードでは、実効電界強度に応じて、明状態と暗状態との間を連続的に変化させることができるのに対して、「ＳＳＦＬＣ」モードでは、前述のように、印加電圧の閾値において、透過率（もしくは反射率）が急峻に変化する双安定性（またはメモリー性）という特徴を有するため、明状態と暗状態の二状態しか選択できず、それらの中間階調を制御することは困難であるとされてきた。
【００１４】
これまでの中間階調表示の表示方法としては、サブピクセルを設けて、それらの積分面積に応じて調整する面積階調法や、一画素において注入電荷量などを制御して微少な反転ドメインにより制御するマルチドメイン法などが提案されている。前者では、実質上画素数が増え、駆動回路が複雑になること、解像度を上げることが困難であることなどの問題がある。後者では、温度分布や能動素子の性能のばらつき等によって、全画素において同等の階調特性を実現することが困難であることなどの問題がある。したがって、これらの方法では、充分な中間階調の制御を行うことができない。
【００１５】
そこで、本出願人らは、強誘電性液晶素子のように反射光または透過光のオンとオフとの二値のいずれかを選択する空間変調素子を用い、フィールドシ−ケンシャル法と光源の光強度変調とを組合せて、原理的には人間の視覚特性としては連続した階調まで表示できるデジタル階調表示を実現する液晶表示素子の駆動方法の発明を、特願平５−３４７５７６号及び特願平７−２１２６８６号において提案している。
【００１６】
この液晶表示素子の駆動方法においては、１フレームを階調ビット数に応じて複数のサブフレーム（これをビットプレーンと定義する）に分割し、さらに、光源の輝度変調により、各ビットブレーンを重み付けして、階調表示を行う。
【００１７】
すなわち、同一の光強度の光源を用いた場合、８ビットの階調（２５６階調）を表示するには、１６．７ｍsecの１フレームを８ビット（０乃至２５６階調）で単純に時分割して表示しなげればならず、このためには、強誘電性液晶は、約６５．５μsecで完全に駆動しきれなければならないこととなる。１０ビット表示では、強誘電性液晶の駆動時間は、１６．３μsecとなる。これは、現状の強誘電性液晶の応答速度から鑑みると厳しい値であり、実現のためには、印加電界を高く設定しなければならなくなってしまう。
【００１８】
そこで、光強度を変調できる光源を用いることにより、１フレームを時分割することにより決まる強誘電性液晶の駆動時間を飛躍的に長くすることができる。すなわち、８ビットの階調を表示する場合に、光源の光強度が８ビットの変調が可能であるとすると、強誘電性液晶は、約２．０８ｍsecで駆動できればよいことになる。１０ビット階調を表示する場合には、強誘電性液晶の駆動時間は、約１．６７ｍsecである。このように、この液晶表示素子の駆動方法は、強誘電性液晶の応答速度に応じた実用的な駆動方法である。
【００１９】
ここで、１つの階調ビットからなる映像を「ビットプレーン」と呼び、その表示時間を「ビットプレーン時間」と呼ぶ。例えば、図６に示すように、８ビットの階調を表示する場合、ビットプレーン数が８であり、８つのビットプレーン時間の合計が１フレームになっている。
【００２０】
ところで、近年、いわゆる「プラズマディスプレイパネル」などのデジタル表示素子が発展する中、さらなる表示画像の高画質化が望まれている。そして、デジタル階調表示においては、８ビットの表示では、最低限の階調表示としては十分でありながら、高画質化という点では不十分であるといわれている。
【００２１】
一方、デジタル階調表示においては、偽輪郭という問題が発生する。これはフィールドシーケンシャル駆動を行う際、時分割されたビットプレーン時間が長いことに起因しており、表示された発光点を目で追従したときに、発光パターンの時間的なずれが空間的なずれに変換されることで生じる現象である。したがって、この問題は、ビットプレーン時間を短くすることによって低減することができる。
【００２２】
しかし、実際上は、強誘電性液晶の駆動の応答時間、デバイスの構造、消費電力、データ転送速度などの問題から、１ビットプレーン時間の下限が決まってしまう。また、偽輪郭の問題に加えて、色割れ、階調数などにより、１ビットプレーン時間の上限が決まる。通常、フレーム周波数は６０Ｈｚであることを考えると、１ビットプレーン時間は、１００μ乃至数１００μに設定されるべきである。つまり、このビットプレーン時間は、画素数、階調数などの仕様に応じて、一意的に決定されることとなる。
【００２３】
例えば、本出願人らが提案している表示素子においては、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各一色当たり２５６階調とし、１フレームは３６ビットプレーン×３色＝１０８ビットプレーンからなり、１ビットプレーンはおおよそ１５０μsec（さらに正確には１ｓｅｃ／３０Ｈｚ／２フレーム／１０８ビットプレーンで、乃至１５４．３μsec）となる。この場合、強誘電性液晶は、１ビットプレーンにつき１回は、必ずスイッチングする仕様となっている。
【００２４】
このように、ビットプレーンごとにメモリー状態をリフレッシュする駆動方法は、透過（反射）率が下がる前に次の駆動電圧波形を印加するため、メモリー性が十分でない材料、例えば、双安定性が不十分でビットプレーン時間内にメモリーコーン角が落ちて透過（反射）率が下がるような材料でも使用できるという利点がある。この場合、リフレッシュする周波数は、主にビットプレーン時間により決定される。
【００２５】
以上のように、フィールドシーケンシャル階調表示法における強誘電性液晶の駆動電圧波形は、１ビットプレーン時間に使用しなければならず、単純な駆動電圧波形しか使用できないという問題がある。また、表示画像の高精細化を図る場合には、単位画素面積が小さくなるため、構成する駆動回路をその画素面積中に納めなければならず、駆動回路等の負担を軽減させるためには、より簡便な駆動電圧波形がさらに求められることになる。
【００２６】
【発明が解決しようとする課題】
ところで、液晶表示素子の製造工程においては、液晶合成、配向膜作製、液晶注入などの諸工程上において、混入、生成された不純物イオンが液晶に含まれてしまい、これが表示画像の質の劣化を引き起こすことが知られている。
【００２７】
現在のところ、完全に液晶パネル内の不純物イオンを除去することは不可能といえる。さらに、たとえ除去できたとしても、駆動の際に、電圧印加によって不純物イオンが生成される現象が生ずる。この不純物イオンの液晶パネル内での挙動としては、以下のようなことが考えられている。
【００２８】
（１）温度上昇ならびに電圧印加等によって、液晶中でイオン解離が促進される。
（２）電圧印加によって生じた液晶中の電界にそって、電荷を有するイオンが移動する。
（３）配向膜に達したイオンは、物理的ないし化学的に吸着する。
（４）セルに印加される波形が交流的なものであれば、イオンは、吸脱着等を繰り返し行う。
（５）解離したイオンの一部は、再結合などによって、中性の分子にもどる。
【００２９】
このようなイオンの挙動に際し、対向する２枚の電極基板、ならびに、駆動上で、以下に示すような非対称性が生じた場合には、液晶と配向膜との界面において、イオン挙動にも非対称性が生じる。
（１）対向する２枚の電極基板での構造上の非対称性（ＴＦＴ基板側とＩＴＯ基板側との間、反射型セルなどにおける反射側基板と透過側基板との間）。
（２）対向する２枚の電極基板上の配向膜の諸条件（膜厚、焼成条件、ラビング強度など）。
（３）電圧印加波形の非対称性（一般の駆動電圧波形は矩形波などの交流波形を用いるが、ＧＮＤ（接地レベル）に対して非対称性がある場合）。
【００３０】
これらの非対称性によって、カチオンおよびアニオンの配向膜界面における吸脱着平衡、ならびに、液晶中でのイオン種の分極状態が対向する２枚の電極基板で非等価な状況が作り出される。このように、イオンが分極した状態は、緩和しにくく、外部的にある極性の直流成分（Ｖ′）を液晶セル間に印加したときとほぼ類似した状況となる。
【００３１】
すなわち、その後に電圧印加を停止したとしても、液晶セル内部には、Ｖ′の電圧が印加された状態、すなわち、液晶分子に電圧が印加されている状態が維持さることになる。すなわち、液晶セルに対称な矩形波形電圧（振幅Ｖ）などを印加しても、液晶内部にかかる有効な電圧は、正側で、（Ｖ＋Ｖ′）、負側では、（−Ｖ＋Ｖ′）となり、液晶に印加される実効的な電圧が対称ではなくなる。このような非対称性により、「ＴＮ」系などのように、実効電圧が光透過率に反映されるような液晶表示素子においては、液晶分子がゆらつき、フリッカという減少として観測され、表示画像の質の劣化を生じることになる。
【００３２】
一方、「ＳＳＦＬＣ」モードにおいて、オンまたはオフの二状態のうちの一方の状態を選択する電圧信号を正極性電圧信号（Ｖ）とし、かつ、他方の状態を選択する電圧信号を負極性電圧信号（−Ｖ）とするような場合には、Ｖ′が正の値とすると、逆極性の状態にする負極性電圧信号印加時には、実効的に（−Ｖ−Ｖ′）が、正極性電圧信号印加時には、（Ｖ−Ｖ′）が、それぞれ印加されることになる。したがって、負極性電圧信号によって選択される状態への応答速度は、実効電圧の増加分だけ速くなり、逆に、正極性電圧信号によって選択される状態への応答速度は、実効電圧の減少分だけ遅くなり、また、Ｖ′が大きくなると、（Ｖ−Ｖ′）が閾値に達しなくなり、応答しなくなる。
【００３３】
さらに、このような内部直流電圧（ＤＣ）成分が大きくなるような状況のもとでは、液晶分子自体が、電気分解などをしてしまうことさえある。近年、液晶材料の安定性が向上し、一般の駆動電圧の範囲では電気分解の可能性はほとんどなくなったものの、駆動電圧波形の実効的な直流成分による表示画像の質の劣化の可能性は拭えない。
【００３４】
したがって、これまでの液晶表示素子の駆動電圧波形は、電気的に中性を保つことが当然とされ、オフセット電圧が０Ｖの矩形波や正弦波、余弦波、三角波などのように、正負電圧が交互に、かつ、０Ｖに対して正負電圧が対称になるような、いわゆる交流駆動を行うものであった。
【００３５】
例えば、「ＴＮ」モードのような液晶表示素子の場合には、オフセット電圧が０Ｖの矩形波による駆動、ならびに、矩形波でＴＦＴのゲート素子による駆動を用い、常に駆動電圧波形が電気的に中性を保つように設定されている。
【００３６】
また、「ＳＳＦＬＣ」モードの液晶表示素子のように、オンとオフとのうちの一状態を選択するパルス電圧を印加する際、これを打ち消す逆極性電圧波形を組み合わせて、一選択時間内で直流成分を相殺すること、もしくは、もっと長い時間、例えば複数のフレームにわたった平均として、直流成分を相殺するように、逆極性電圧パルスを挿入するなどの駆動方法がとられてきた。
【００３７】
しかしながら、このような「ＳＳＦＬＣ」モードの液晶表示素子においては、電気的中性を保つためのみに、実際上は液晶の駆動に寄与しない電圧波形を状態選択をする電圧波形と同等の時間分だけ挿入することになり、その分だけビットプレーン時間を短くせざる得ず、そのために輝度、階調などの特性が劣化することとなってしまう。また、液晶の応答のために与えられる時間も短くなることになり、液晶材料への負担を増大させることになる。
【００３８】
そこで、本発明は、十分なビットプレーン時間を確保しつつ、簡単で、かつ、不純物イオンによる表示画像の質の劣化が生じないようになされた液晶表示素子の駆動方法を提供しようとするものである。
【００３９】
【課題を解決するための手段】
本発明者らは、上述のような電気的中性を保った駆動電圧波形にとらわれることなく、簡便な駆動電圧波形で実効的な直流成分を有することとなる駆動方法を積極的に検討した結果、液晶の劣化を起こさないうえ、不純物イオンが形成する内部直流電圧または電界の発生を極めて効果的に抑制することで、表示の異常を防止し、また、長期間に亘って表示の信頼性を確保できる駆動方法を見出し、本発明に至った。
【００４０】
この駆動方法においては、「ＴＮ」モードのように、理想的には内部直流電圧が発生しない、電気的に中性を保つようなオフセット電圧０Ｖの矩形波電圧による駆動、いわゆる交流駆動においても、素子特性のばらつきによって電気的中性からずれが生じることも生じ得るので、不純物イオンが形成する内部直流電圧の抑制という効果が得られる点で有効である。
【００４１】
すなわち、本発明に係る液晶表示素子の駆動方法は、第１の電極が第１面上に形成された第１の基板と、上記第１面と対向する第２面上に、上記第１の電極と対向するように第２の電極が形成された第２の基板と、上記第１面と第２面との間に設けられた液晶層とを備えた液晶表示素子を駆動する液晶表示素子の駆動方法であって、一定時間内に含まれる表示に関与する表示信号期間と、上記表示信号期間に上記第１の電極と上記第２の電極との間に印加された電圧信号の振幅よりも大きな振幅を有し、正極性及び負極性が時間に応じて変化する電圧信号を含み、表示には関与しない制御信号期間とからなる駆動電圧波形を有する電圧信号を、上記第１の電極と上記第２の電極との間に、上記制御信号期間の駆動電圧波形全体に対する時間比率が５％以上５０％未満となるように印加することによって、液晶表示素子内部に発生する内部直流電圧を抑制する電圧印加ステップを含むことにより、内部直流電圧の発生を極めて効果的に抑制することができるものである。
【００４２】
本発明の効果を明確に実証するためには、オンまたはオフの二状態のうちの一方の状態を選択する電圧信号を正極性電圧信号のみの組合せとし、かつ、他方の状態を選択する電圧信号を負極性電圧信号のみの組合せとするのがよい。あるいは、オンまたはオフの二状態の少なくとも一方の状態を選択する電圧信号を正極電圧信号と負極性電圧の組合せとし、かつ、それらの電圧の絶対値または時間幅を異ならせることで、一状態の選択期間内に実効的に内部電圧の直流成分を生じさせるようにしてもよい。
【００４３】
つまり、オンかオフの一状態を選択する際に、電気的中性が保たれておらず、必ず、両電極間に不純物イオンの分極による電位、すなわち、内部直流電圧が生じるようにする。例えば、任意の時間に亘って画像を表示する場合、オン及びオフの回数は同数とは限らないから、どちらか一方の選択波形の印加回数が多くなり、ある一定期間内においては、電極間には、内部直流電圧が生じることになる。
【００４４】
図７は、液晶表示素子に供給する駆動電圧波形と、この駆動電圧に対応する反射光強度との関係を示している。図７に示すように、約１５４．３μsecの１ビットプレーン間に、オン（明）状態を選択する際は、正極性のパルス（５０μsec幅）を、オフ（暗）状態を選択する際は、負極性のパルス（５０μsec幅）を印加する。ＧＮＤ電圧を印加している間は、「ＳＳＦＬＣ」の双安定性（メモリー性）により、反射光強度は、ほぼ一定に維持される。
【００４５】
「ＳＳＦＬＣ」モードでは、メモリー性を用いるのが一般であるが、メモリー性を使用せず、さらに単純な矩形波などにより、強誘電性液晶材料固有のコーン角を用いることも可能である。この場合、実際の輝度には反映しないことになってしまうが、強誘電性液晶材料固有のコーン角を用いるため、各ビットプレーンにおける反射率は大きくすることができる。
【００４６】
このように、一定期間内において、一状態の選択期間内に実効的に内部直流電圧を生じさせるような駆動電圧波形を用いた場合、ある一定時間内、あるいは、複数フレーム内、もしくは、１フレーム内の一部に、その間に生じた内部直流電圧と逆極性の電圧波形などを挿入することによって、内部直流電圧の発生を抑制することができる。
【００４７】
すなわち、本発明においては、オンまたはオフの二状態のうち一方の状態を選択する駆動をその選択期間内に実効的な内部直流電圧が生じる電圧信号によって行い、かつ、一定期間内に、実際上は液晶駆動に寄与しない内部直流電圧の大きさを制御する（低減させる）波形、例えば、逆極性電圧波形を挿入する。
【００４８】
この逆極性電圧波形を印加する時間は、理想的には、液晶の状態を選択する駆動電圧波形（印加電圧）の印加時間と同じだけ挿入することにより、電気的に中性状態になる。しかし、実際上は、液晶駆動に寄与しない逆極性電圧波形を選択波形と同等時間分だけ挿入すると、その時間分だけビットプレーン時間を短くせざる得ず、表示画像の輝度、階調などの特性を劣化させてしまう原因になる。したがって、表示画像の輝度、階調などの特性を劣化させないためには、内部直流電圧の大きさを制御（低減）する電圧波形の印加時間は、なるべく短い方がよい。
【００４９】
本発明者らは、液晶駆動に寄与せず、内部直流電圧の大きさを制御（低減）する電圧波形を、液晶の状態を選択する駆動時間と同じ時間だけ挿入せず、それよりも短い時間範囲内で挿入することにより、不純物イオンが形成する内部直流電圧の発生を極めて効果的に抑制することができ、表示異常の防止、ならびに、長期間にわたる表示信頼性の確保ができる駆動方法を見出し、本発明に至ったものである。
【００５０】
液晶表示素子の内部直流電圧は、ある駆動電圧波形を印加した後に残る電極間の電圧により定義される。これは、液晶セル中に存在する不純物イオンが駆動電圧波形の実効的な直流成分などにより分極し、このように分極した不純物イオンが電界を形成して生じると考えられている。
【００５１】
実際に、非対称な駆動電圧波形を印加した場合には、図８に示すように、両電極間に残留する直流成分の電圧が測定される。これに対して、セル構造も対向する電極間で対称で、かつ、対称な駆動電圧波形を印加した場合には、内部直流電圧は、誤差範囲内でゼロとなる。なお、内部直流電圧値の算出法としては、図９及び図１０に示すように、測定中、開回路になった時刻を０とし、モニターされる電圧値を対数プロットし、平坦部を直線で時刻０に外挿したときの値を内部直流電圧値とした。
【００５２】
この内部直流電圧は、一定期間内において駆動電圧波形に関らずに存在するため、あたかも駆動電圧波形の接地電位（ＧＮＤ）が内部直流電圧の形成する電界分だけオフセットされたような現象が生ずることが予想される。
【００５３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
（１）液晶表示素子の作製工程
以下、本発明に係る液晶表示素子の駆動方法が適用される液晶表示素子の作製工程から説明する。
【００５４】
液晶パネルの作製プロセス及び透過光の応答測定が簡便であるため、以下の測定に用いた液晶パネルは、すべて、図５に示すように、上下各基板ともが透明電極を有する透過型パネルである。また、図３に示すように、一方の基板をＡｌ反射膜で覆った反射型パネルにおいても、パネル作製のプロセス及び反射光応答測定ともに、基本的には、透過型パネルの場合と同様である。但し、反射型パネルでは、入射光が液晶部を二度通過するために、実効的なリターデーションは、同一のセルギャップを有する透過型パネルの二倍となる。
【００５５】
以下に、液晶表示素子の作製法を示す。液晶の注入の終了までの全てのプロセスは、クリーンルーム内で行う。
【００５６】
〔透明電極の形成〕
まず、ガラス基板の片面に、スパッタ法により、ＩＴＯからなる透明電極材料層を形成し、フォトリソグラフィ法により、所定のパターンの透明電極を形成する。このパターニングの一般的な手順は、以下に示すものである。
【００５７】
（１）ＩＴＯのスパッタ
（２）レジストのスピンコート
（３）レジスト膜の前焼成、本焼成
（４）レジスト膜の露光
（５）レジスト膜のエッチング
（６）ＩＴＯのエッティング
（７）洗浄
（８）レジスト膜の剥離
（９）洗浄
【００５８】
〔基板の洗浄〕
クリーンルーム内において、ガラス基板の洗浄及び乾燥処理を行う。この洗浄及び乾燥処理は、例えば、「三槽式超音波洗浄器」（サン電子株式会社製など）を用いて、下記のように行う。
【００５９】
第一層については、アルカリ洗浄（スキャット×２０）を用い、浴温４５°Ｃにして基板を揺動させながら、超音波洗浄を３分間行う。
第二層については、純水シャワーを浴びせながら、基板を揺動させつつ、３分間の超音波すすぎを３回行い、アルカリ洗剤を流し落とす。
第三層については、基板を浴温８０°Ｃの純水に１分間漬けた後、エレベータ機構により、基板を該純水から徐々に引き上げ、放置乾燥を行う。
【００６０】
さらに、例えば、「ＵＶドライ・ステッパ・クリーナ」（サムコインターナショナル研究所株式会社製）を用いて、室温で１０分間、ＵＶオゾン洗浄を行う。
【００６１】
〔配向膜の作製〕
液晶配向法には、大別して二通りがある。一つは、有機薄膜のラビング法であり、もう一つは、ＳｉＯ（酸化シリコン）などの無機材料の斜め蒸着法である。ラビング膜を配向膜に用いる場合には、生産性は良く、大面積化も容易である点から、現在、工業的には、ラビング膜を配向膜として液晶表示素子が多く生産されている。一方、配向膜にＳｉＯ斜方蒸着膜を用いた場合、生産性には問題があるものの、良好なメモリー性を実現することが可能である。
【００６２】
そこで、液晶表示素子の配向膜材料による液晶の配向特性の違いを検討する。ここで、配向膜材料は、例えば、ＳｉＯ斜方蒸着膜、ＪＳＲ社製ポリイミド（以下ＰＩと略す）「ＡＬ０６５６」などを用いることができる。
【００６３】
〔ＳｉＯ斜方蒸着膜〕
ＳｉＯ斜方蒸着膜は、以下に示すような方法で作製する。蒸着源のＳｉＯ（蒸着物質）は、点源となる穴をもつ蒸着ボート内に収容する。ＳｉＯと蒸着箇所を結ぶ線と、ガラス基板の蒸着面の法線との角度θを、例えば、８５°に設定して蒸着する。膜の構造を均一にするために、この角度θとしては、数度以内の精度が要求される。また、蒸着源と蒸着箇所との距離も、ＳｉＯピラーの形状や膜厚分布に影響するため、例えば、４０ｃｍ以上離す。
【００６４】
〔ラビング膜〕
ポリイミドラビング配向膜は、以下のような方法で成膜する。まず、基板を所定の回転速度（例えば、回転数３５００ｒｐｍ）で回転させ、スピンコート法により、例えば、ＪＳＲ社製ＰＩ配向膜「ＡＬ０６５６」を塗布する。そして、１８０°Ｃで４時間焼成した後、ローラー回転数３００ｒｍｐ、ステージ速度２ｍｍ／sec、押し込み量０．２００ｍｍの条件で、ラビング処理する。
【００６５】
〔セルの組み立て〕
上述した配向膜及びＩＴＯ付きのガラス基板を２枚用意し、配向面同士を対向させ、配向処理方向を平行として組み込む。これら２枚のガラス基板のうち１枚の配向膜上に、表示領域の外側となるように、ギャップ材を分散させた紫外線硬化樹脂をシール印刷により塗布する。ギャップ材としては、例えば、触媒化成社製の１．０μｍ径の真絲球を用いることができる。このようなギャップ材を分散させた紫外線硬化樹脂としては、例えば「フォトレク」（商品名：東レファインケミカル社製）などがある。そして、２枚のガラス基板を組み合わせ、紫外線を照射して樹脂を硬化させ、１．０μｍの間隙を有するセルを作製する。
【００６６】
〔液晶の注入〕
次に、液晶素子を恒温槽中に放置し、液晶が等方相となる温度に昇温した後、セルの一部に設けた注入口を強誘電性液晶に浸す。強誘電性液晶としては、例えば、チッソ社製の「ＣＳ−１０３１」、「ＣＳ−１０２５」、「ＣＳ−１０２８」などを用いる。その後、セルを１°Ｃ／minの速度で室温まで冷却し、恒温槽より取り出す。そして、注入口をシール（密封）することにより、液晶パネルの組み立てが終了する。
【００６７】
（２）本発明の実施に使用する液晶材料及びパネル構成部材
本発明に係る液晶表示素子の駆動方法を実施する液晶表示素子に使用可能な強誘電性液晶は、実際には、カイラル化合物と非カイラル化合物とを混合して液晶となるものよいが、いずれかの１種類のみからなるものであってもよいし、複数種類を混合したものであっても良い。
【００６８】
ここで、カイラル化合物としては、ピリミジン系、ビフェニル系、フェニルベンゾエート系などがある（ただし、これらの強誘電性液晶は、温度の変化により、カイラルネマチック相、スメチック相などを示すことがある）。また、非カイラル化合物としては、ビフェニル系、ターフェニル系、３環シクロヘキシル系、シクロヘキシル系、ビフェニルシクロヘキサン系、シクロヘキシルエタン系、エステル系、ピリミジン系、ピリダジン系、エタン系、ジオキサン系などがある。
【００６９】
また、上述の強誘電性液晶に代えて、反強誘電性液晶を使用することもできる。さらに、上述の強誘電性液晶に代えて、「ＴＮ」モード、「ＳＴＮ」モードに適用することができるネマチック性液晶も使用することができる。
【００７０】
液晶素子の構成部材についても、基板として透明ガラス基板を、電極層としてＩＴＯやアルミニウムなどを、液晶配向膜としてラビング処理をしたポリイミド膜やＳｉＯ斜方蒸着膜を、それぞれ使用することができる。電極層としては、ＩＴＯ以外にも、酸化錫、酸化インジウムなどの透明電極を使用することができる。透明基板、スぺーサー、シール材などの液晶素子の構成材料も、従来から知られている種々の材料を使用することができる。また、液晶表示素子を反射型として使用する場合には、反射膜として、アルミニウム、銀等、反射率の高い材料を使用することができる。
【００７１】
なお、上述の液晶素子は、光変調器以外にも、光シャッター、光スイッチ、光ブラインドなどとしても使用でき、さらに、電気光学素子などを組合せれば、Ａ／Ｄ変換器、光ロジック回路にも応用することができる。
【００７２】
（３）電気光学特性の測定
クロスニコル下で液晶パネルを顕微鏡下に配置し、例えば、ソニーテクロトニクス社製「任意波形発生装置ＡＷＧ−２０２１」を用いて、液晶パネルに所期の駆動電圧波形を印加する。そして、各駆動電圧波形に対応した状態における透過光強度を、光電子増倍管により検出する。この光電子増倍管の出力は、例えば、ソニーテクロトニクス社製のデジタルオシロスコープを介して、制御回路（コンピュータ）に取り込まれる。
【００７３】
（４）内部直流電圧の測定
内部直流電圧測定は、例えば、東陽テクニカ社製「任意波形発生装置BIOMATION Pragmatic ２２０２Ａ」などを用いて、まず、この波形発生装置から出力された駆動電圧波形を、例えば、同社製「高圧サンプル・ホールドアンプＶＨＲ−ＡＭＰ０１」を介して、シールドボックス中の液晶パネルに印加する。
【００７４】
「高圧サンプル・ホールドアンプＶＨＲ−ＡＭＰ０１」は、波形発生装置から同期して出力される制御電圧波形がオフ状態になると、液晶パネルの電極間を開回路電圧として、「ＶＧ端子」−「ＯＵＴ端子」間の電圧を検出する。この検出出力は、Ａ／Ｄ（アナログ／デジタル）コンバータ、もしくは、オシロスコープを介して、制御回路（コンピュータ）に取り組まれる。
【００７５】
シールドボックスは、恒温槽中に置かれており、任意の温度（通常は４０°Ｃ）を維持して測定ができる。開回路操作を行う直前において、０Ｖでない電圧波形が印加されている場合には、液晶パネルからの静電的（電子的）な注入電荷が測定に影響することがある。そのため、短い時間（例えば１００μsec）に亘って電極間を短絡（０Ｖ）して、そのような成分を取り除くことにより、電子の緩和より遅く、本来の測定対象であるイオン分極による内部直流電圧を観測することができる。
【００７６】
このようにして短絡する直前の内部直流電圧は、静電的（電子的）な注入電荷分があるため、直接には測定できない。そこで、短絡後の両電極間電圧の時間経過に伴う変化を、電圧をログスケールでプロットし、短絡した直後の時間に外挿することで、図８に示すように、内部直流電圧値を求めることができる。また、任意の電圧波形を連続して印加して測定するときに、電圧の印加によって蓄積される内部直流電圧が小さい場合には、測定対象を、自発分極（以下、Ｐｓという）によって誘起される電圧から分離する必要がある。
【００７７】
そのため、通常の状態で測定した結果（Ｖａ）と、短絡操作をする直前にＰｓを前状態から反転させる５０μsecの逆極性電圧波形を印加した場合の結果（Ｖｂ）とを合わせ、｛（Ｖａ＋Ｖｂ）／２｝を、イオンの分極による内部直流電圧値をとすることで、Ｐｓによって誘起される電圧成分を除去することができる。
【００７８】
ここで、各測定における初期状態を統一するために、測定直前に、１０分間に亘って、短絡状態で等方相となる温度まで昇温し、保持したのちに、室温まで冷却することで、再現性の良い結果が得られる。
【００７９】
（５）過渡電流測定
過渡電流測定は、例えば、東陽テクニカ社製「任意波形発生装置BIOMATION Pragmatic ２２０２Ａ」などを用いて、まず、この波形発生装置から出力された駆動電圧波形を、例えば、同社製「電流電圧変換アンプModel６２５０」を介して、シールドボックス中の液晶パネルに印加する。
【００８０】
「電流電圧変換アンプModel６２５０」は、波形発生装置から同期して出力される制御電圧波形がオン状態になると、電流検出操作を休止し、再び、制御電圧波形がオフ状態になると、電流検出操作を再開する。このような特性を利用することで、液晶パネルに印加される駆動電圧波形の電圧が急峻に変化する領域に制御電圧波形のオン状態を同期させ（ステップ状に変化する場合には、典型的には前１０μsec、後５０μsecの計６０μsec）、値としては大きな突入電流（静電的（電子的）な注入電流成分）を除去することができる。そして、測定対象となる不純物イオンの変位にともなう値としては小さい電流成分のみを、高精度に観測することができる。
【００８１】
また、「ＳＳＦＬＣ」モードのパネルにおいては、図１１に示すように、Ｐｓ反転に伴って発生するＰｓ反転電流も観測することができ、液晶の配向変化を電流として観測することができる。この「ＳＳＦＬＣ」モードでは、Ｐｓ反転電流も比較的大きな値をとなるため、イオンの変位にともなう電流を観測するためには、図１２に示すように、制御電圧波形をＰｓ反転が完了する時間域まで長くする必要がある。
【００８２】
（６）本発明に用いた１ビットプレーンを構成する波形の形状
次に、本発明に係る液晶素子の駆動方法に用いる二状態を選択する１ビットプレーンの駆動電圧波形の形状を、図１３乃至図１７に示すように、順次説明する。図１３乃至図１７は、１ビットプレーンが１５４．３μsecに相当するものを例として、駆動電圧波形の各種の例（波形Ａ乃至波形Ｅ）を示すものである。
【００８３】
〔１ビットプレーン波形Ａ〕
波形Ａは、図１３に示すように、オンまたはオフの二状態のうち、一方の状態を選択する電圧波形を正極電圧Ｖ１（ｔ１）及び０Ｖ（ｔ２）の組合せとし、かつ、他方の状態を選択する電圧波形を負極電圧Ｖ２（ｔ１）及び０Ｖ（ｔ２）の組合せとした例である。
【００８４】
〔１ビットプレーン波形Ｂ〕
波形Ｂは、図１４に示すように、オンまたはオフの二状態のうち、一方の状態を選択する電圧波形を正極性の一定電圧Ｖ１のみとし、かつ、他方の状態を選択する電圧波形を負極性の一定電圧Ｖ２のみとした例である。
【００８５】
〔１ビットプレーン波形Ｃ〕
波形Ｃは、図１５に示すように、オンまたはオフの二状態のうち、一方の状態を選択する電圧波形を正極電圧Ｖ１，Ｖ３の組合せ（ｔ１，ｔ２）とし、かつ、他方の状態を選択する電圧波形を負極電圧Ｖ２，Ｖ４の組合せ（ｔ１，ｔ２）とした例である。
【００８６】
〔１ビットプレーン波形Ｄ〕
波形Ｄは、図１６に示すように、オンまたはオフの二状態のうち、一方の状態を選択する電圧波形を正極電圧Ｖ１，Ｖ３と負極電圧Ｖ５との組合せ（ｔ１，ｔ２，ｔ３）とし、かつ、他方の状態を選択する電圧波形を負極電圧Ｖ２，Ｖ４と正極電圧Ｖ６の組合せ（ｔ１，ｔ２，ｔ３）とし、それらの電圧の絶対値または時間幅が等しくなく、一状態の選択期間内に実効的に内部直流電圧が生じる駆動方法の一例である。
【００８７】
〔１ビットプレーン波形Ｅ〕
波形Ｅは、図１７に示すように、オンまたはオフの二状態のうち、一方の状態を選択する電圧波形を正極電圧Ｖ１，Ｖ３と負極電圧Ｖ５ならびに０Ｖの組合せ（ｔ１，ｔ２，ｔ３，ｔ４）とし、かつ、他方の状態を選択する電圧波形を負極電圧Ｖ２，Ｖ４と正極電圧Ｖ６ならびに０Ｖの組合せ（ｔ１，ｔ２，ｔ３，ｔ４）とし、それらの正負極電圧の絶対値または時間幅が等しくなく、一状態の選択期間内に実効的に内部直流電圧が生じる駆動方法の一例である。
【００８８】
そして、本発明に係る液晶表示素子の駆動方法において用いる内部直流電圧を制御するための１ビットプレーンの電圧波形は、図１８に示すように、オンまたはオフの二状態のうち、一方の状態を選択する駆動が、その選択期間内に実効的な内部直流電圧を生じる駆動電圧波形を用いる場合に使用され、かつ、ある一定期間内に、液晶駆動に寄与しない、内部直流電圧の大きさを制御（低減）するための逆極性の波形を挿入したものである。この図１８に示した電圧波形は、本発明に係る液晶表示素子の駆動方法における内部直流電圧の制御電圧波形の一例であって、図１４に示した波形Ｂの逆極性に対応するものである。
【００８９】
内部直流電圧を制御するための電圧波形は、図１８に示した例に限られることなく、図１３、図１５乃至図１７に示す波形Ａ、波形Ｃ乃至波形Ｅの一方の状態を選択する電圧波形の形状で、かつ、一状態の選択期間内に生じた実効的な内部直流電圧と逆極性を示す電圧波形を用いることができる。この場合、全波形を通して、２種類の１ビットプレーン波形を組合せるだけでよいことになり、波形発生回路及び素子特性の負荷を低減することができる。
【００９０】
換言すれば、波形発生回路及び素子特性の負荷は大きくなるものの、内部直流電圧の抑制をより効果的に行う上では、図１３乃至図１７に示した波形Ａ乃至波形Ｅの１ビットプレーン波形を別の組合せで用いることも、また複数組み合わせることも可能である。
【００９１】
本発明においては、これらの１ビットプレーン分、ないしは、複数ビットプレーン分を連続することで構成される内部直流電圧の制御電圧波形は、一状態の選択期間内に生じた実効的な内部直流電圧とは逆極性の直流電圧波形、もしくは、図１３，図１６，図１７に示す波形Ａ、波形Ｄ、波形Ｅの場合では、時間平均をした場合に疑似的な逆極性の直流電圧波形であることが最大の特徴である。
【００９２】
（７）本発明における内部直流電圧制御波形を挿入した例
１ビットプレーンの電圧波形が図１５乃至図１７に示す波形Ｃ乃至波形Ｅであっても、時間平均をとることにより、図１４に示す波形Ｂと見なせることから、以下に示すように、これら波形Ｃ乃至波形Ｅに対して、図１４及び図１８に示す波形Ｂ及び内部直流電圧を制御するための電圧波形を挿入することによって、内部直流電圧の制御を行うことができる。この制御電圧波形の印加中は、ＬＥＤ等による照明光を照射しないことにより、表示を行わないようにする。
【００９３】
〔駆動電圧波形１〕
この例は、図１９に示すように、１ビットプレーンを構成する電圧波形中に制御電圧波形を挿入した例である。
【００９４】
図１７に示した波形Ｅの諸パラメターについて、Ｖ２＝Ｖ４、Ｖ１＝Ｖ３、ｔ１＝ｔ２＝３７．５μsec、ｔ３＝１１２．５μsecとした場合、１ビットプレーン中の最初の２５％に内部直流電圧を制御する波形期間があり、その後に、液晶の一状態を選択する波形期間がある波形と見ることができる。
【００９５】
ここで、液晶の状態を選択する波形期間が正極性電圧、制御電圧波形期間が負極性電圧からなる１ビットプレーン波形を１０８ビットプレーン連続してなる波形を駆動電圧波形１とする。
【００９６】
〔駆動電圧波形２〕
この例は、図２０に示すように、１フレームが１０８ビットプレーンから構成され、内部直流電圧の制御電圧波形を挿入していない例である。
【００９７】
〔駆動電圧波形３，４〕
この例は、図２１及び図２２に示すように、１フレームが１０８ビットプレーンから構成され、３６ビットプレーンごとに１周期４ビットプレーンの矩形波を内部直流電圧制御波形として、計１２ビットプレーン分挿入した例である。そのうち、表示波形期間の極性が正のものを、図２１に示すように、「駆動電圧波形３」、負のものを、図２２に示すように、「駆動電圧波形４」とする。
【００９８】
〔駆動電圧波形５乃至８〕
この例は、図２３中の（Ａ）乃至（Ｄ）に示すように、１フレームが１０８ビットプレーンから構成され、６ビットプレーン分の連続する内部直流電圧制御波形を挿入し、その制御波形期間の矩形波の形状（周波数）を変えた例である。なお、この制御波形期間は、約０．９３ｍsec、駆動電圧波形全体に占める時間比率としては、５．６％となる。
【００９９】
〔駆動電圧波形９乃至１３〕
この例は、図２４中の（Ａ）乃至（Ｅ）に示すように、１フレームが１０８ビットプレーンから構成され、１２ビットプレーン分の連続する内部直流電圧制御波形を挿入し、その制御波形期間の矩形波の形状（周波数）を変えた例である。なお、この制御波形期間は、約１．８５ｍsec、駆動電圧波形全体に占める時間比率としては、１１．１％となる。これら「駆動電圧波形９乃至１３」は、前述の「駆動電圧波形３」と、内部直流電圧制御波形の駆動電圧波形全体に占める時間比率は同じである。
【０１００】
〔駆動電圧波形１４乃至１９〕
この例は、図２５中の（Ａ）乃至（Ｆ）に示すように、１フレームが１０８ビットプレーンから構成され、２４ビットプレーン分の連続する内部直流電圧制御波形を挿入し、その制御波形期間の矩形波の形状（周波数）を変えた例である。なお、この制御波形期間は、約３．７０ｍsec、駆動電圧波形全体に占めるが間比率としては、２２．２％となる。
【０１０１】
〔駆動電圧波形２０乃至２５〕
この例は、図２６中の（Ａ）乃至（Ｆ）に示すように、１フレームが１０８ビットプレーンから構成され、３６ビットプレーン分の連続する内部直流電圧制御波形を挿入し、その制御波形期間の矩形波の形状（周波数）を変えた例である。なお、この制御波形期間は、約５．５５ｍsec、駆動電圧波形全体に占める割合としては、３３．３％となる。
【０１０２】
〔駆動電圧波形２６乃至３１〕
この例は、図２７中の（Ａ）乃至（Ｆ）に示すように、１フレームが１０８ビットプレーンから構成され、４８ビットプレーン分の連続する内部直流電圧制御波形を挿入し、その制御波形期間の矩形波の形状（周波数）を変えた例である。なお、この制御波形期間は、約７．４１ｍsec、駆動電圧波形全体に占める割合としては、４４．４％となる。
【０１０３】
〔駆動電圧波形３２乃至３６〕
この例は、図２８中の（Ａ）乃至（Ｅ）に示すように、前述した「駆動電圧波形６，１０，１５，２１，２７」において表示波形期間が負極性電圧の場合のものである。これらの駆動電圧波形においては、制御波形期間に、１．５周期分の矩形波が挿入されており、正電圧期間が１箇所、負電圧期間が２箇所存在している。
【０１０４】
これら駆動電圧波形は、表示波形期間の電圧の極性によって、制御波形期間の効果が異なることが予想されるので、その確認を目的とするものである。
【０１０５】
〔駆動電圧波形３７乃至４０〕
前述の「駆動電圧波形１乃至３６」のように、表示に関与する表示波形期間で、常に、液晶の二状態のうちの正電圧で選択される状態のみ、または、負電圧で選択される状態のみとする波形の電圧を印加した場合に、最も内部直流電圧が蓄積されるということは容易に予想がつく。
【０１０６】
確認のために、表示に関与する表示波形期間において、正電圧の印加により選択される状態のみの場合から、電圧波形の印加により電気的中性になって内部直流電圧が蓄積されない場合まで、正電圧波形と負電圧波形との割合を変化させた場合について示す。
【０１０７】
すなわち、図２９中の（Ａ）乃至（Ｄ）に示すように、前述の「駆動電圧波形７」のように、１フレームが１０８ビットプレーンから構成される波形において、制御電圧波形を３６ビットプレーン分（５．５５ｍsec、３３％）挿入した場合、表示に使用される電圧波形は、７２ビットプレーン分となる。この駆動電圧波形３７乃至４０は、表示に関与する７２ビットプレーン分の電圧波形期間が割り当てられる時間域において正電圧波形の占める割合を、６３／７２（８７．５％）、５４／７２（７５％）、４５／７２（６２．５％）、３６／７２（５０％）とし、３６ビットプレーン分の制御電圧波形として、矩形波を挿入した例である。
【０１０８】
〔駆動電圧波形４１及び４２〕
この例は、図３０中の（Ｂ）及び（Ｃ）に示すように、前述の「駆動電圧波形２４」の制御波形期間の矩形波の電圧値（Ｖ３，Ｖ４）を、表示波形期間の電圧（Ｖ１，Ｖ２）とは異なる値とした例である。実際の駆動においては、表示波形期間の信号電圧と制御波形期間の信号電圧とが異なることによって、駆動回路、基板等が複雑になることが予想されるが、その効果について確認した。
【０１０９】
「駆動電圧波形４１」においては、｜Ｖ１｜＜｜Ｖ３｜、｜Ｖ２｜＜｜Ｖ４｜となっており、「駆動電圧波形４２」においては、｜Ｖ１｜＞｜Ｖ３｜、｜Ｖ２｜＞｜Ｖ４｜となっている。
【０１１０】
（８）本発明に用いた駆動電圧波形の単位時間当たりの実効直流電圧について上述の「駆動電圧波形１乃至４２」のものについては、印加波形の正電圧と負電圧との対称性を積極的になくしていることから、疑似的な直流（ＤＣ）駆動と言える。
【０１１１】
図２７に示すように、これらの単位時間当たりの実効的な直流電圧成分を、以下に示す駆動電圧に基づいて、〔表１〕及び〔表２〕に示すように、算出した。
【０１１２】
【表１】
0004524867.tif 000002
【０１１３】
【表２】
0004524867.tif 000003
【０１１４】
ここで、「駆動電圧波形１乃至３１」では、表示選択電圧波形Ｖ１＝＋７Ｖ、内部直流制御電圧波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖである。「駆動電圧波形３２乃至３６」では、表示選択電圧波形Ｖ２＝−５Ｖ、内部直流制御電圧波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖである。「駆動電圧波形３７乃至４０」では、表示選択電圧波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖ、内部直流制御電圧波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖである。「駆動電圧波形４１乃至４２」では、表示選択電圧波形Ｖ１＝＋７Ｖ、内部直流制御電圧波形Ｖ３／Ｖ４＝＋９Ｖ／−９Ｖ、＋３Ｖ／−３Ｖである。
【０１１５】
（９）本発明に用いた駆動電圧波形の単位時間当たりの電圧面積強度の非対称性パラメータについて
上述の（８）に示した「駆動電圧波形１乃至４２」について、単位時間当たりの電圧積分強度を駆動電圧の全波形中の印加電圧の絶対値の最大値で規格した値、すなわち、図２８に示す面積強度の非対称性パラメータＲを算出した。
【０１１６】
また、制御波形期間だけの面積強度の非対称性パラメータＲ′についても同様に算出できる。このＲ′値は、１．５周期分の矩形波（正極性期間２箇所、負極性期間１箇所）を挿入した「駆動電圧波形６，１０，１５，２１，２７，３２乃至３６」においては、０．４２９以下になるが、それ以外の「駆動電圧波形２乃至４０」では、０．１４２以下となる。また、「駆動電圧波形４１，４２」では０である。
【０１１７】
【実施例】
実施例として、液晶材料が「ＣＳ−１０３１」で配向膜が「ＡＬ１０５１」、液晶材料が「ＣＳ−１０２５」で配向膜が「ＡＬ１０５１」、及び、液晶材料が「ＣＳ−１０２８」で配向膜が「ＳｉＯ斜方蒸着膜」の３種類の液晶パネルを作成し、これら液晶パネルのそれぞれについて、「駆動電圧波形１乃至３１」（表示選択波形Ｖ１＝＋７Ｖ、内部直流制御波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖ）、「駆動電圧波形３２乃至３６」（表示選択波形Ｖ２＝−５Ｖ、内部直流制御波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖ）、「駆動電圧波形３７乃至４０」（表示選択波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖ、内部直流制御波形Ｖ１／Ｖ２＝＋７Ｖ／−５Ｖ）及び「駆動電圧波形４１乃至４２」（表示選択波形Ｖ１＝＋７Ｖ、内部直流制御波形Ｖ３／Ｖ４＝＋９Ｖ／−９Ｖ、＋３Ｖ／−３Ｖ）を適用して、〔表１〕及び〔表２〕に示すように、「実施例１乃至１４０」を定義し、内部直流電圧値についての測定を行った。
【０１１８】
４０°Ｃで、２４時間に亘って駆動電圧波形を印加した後の内部直流電圧値（内部直流電圧の蓄積量）は、〔表１〕に示すとおりである。
【０１１９】
これら〔表１〕及び〔表２〕から明らかなように、「ＡＬ１０５１」を配向膜として用いた場合においては、駆動電圧波形の種類による内部直流電圧の蓄積量は、液晶材料によらずに、同様のプロファイルを示している。
【０１２０】
内部直流電圧制御波形を挿入しない「駆動電圧波形２」を用いた場合には、内部直流電圧は、２．５Ｖ程度まで蓄積される。
【０１２１】
そして、表示選択波形期間がすべて正電圧による波形で、内部直流電圧制御波形を挿入した場合、「駆動電圧波形５乃至８」のように、全体の５．６％程度の内部直流電圧制御波形期間を挿入すると、内部直流電圧は、１．６乃至２Ｖ程度まで低減し、さらに、「駆動電圧波形９乃至１３」のように、全体の１１．１％程度の内部直流電圧制御波形期間を挿入すると、内部直流電圧は、０．６乃至０．９Ｖと低減し、内部直流電圧制御の効果は大きくなる。また、さらに内部直流電圧制御波形期間の時間比率を増加していくと、それに伴って、内部直流電圧は、著しく減少する。
【０１２２】
１ビットプレーン内に内部直流電圧制御期間を５０％挿入した「駆動電圧波形１」では、１０８ビットプレーン中に内部直流電圧制御期間の時間比率を変えて挿入したものと比較すると、「駆動電圧波形９乃至１３」のように、１１．１％しか挿入していないものと同じである。内部直流電圧制御期間を挿入する時間比率は、表示特性としては小さい方が好ましいことから、１ビットプレーン単位（１５４．３μsec以下）の非常に速い領域で内部直流電圧制御波形を挿入するより、１０８ビットプレーン単位（１フレーム、１６．６ｍsec以下）で挿入した方が、より顕著に効果が見られることが確認された。これらは、パネル内のイオンの移動を伴う分極速度と緩和速度とに相関していると考えられ、速い周波数の波形に対しては、分極したイオンが内部直流電圧制御期間に応答しないためと考えられる。
【０１２３】
また、「駆動電圧波形４」のように、表示選択波形期間がすべて負電圧になる波形であっても、内部直流電圧制御波形を挿入することにより、表示選択波形期間に正電圧波形を挿入した「駆動電圧波形３」と同じように、問題なく内部直流電圧の蓄積を抑制することができることが確認された。
【０１２４】
表示選択波形期間が、すべて正電圧による波形から、正負電圧による波形が同数になるまでに亘って変えた「駆動電圧波形２４，３７乃至４０」では、表示期間の非対称性が緩和されることからも明らかなように、波形期間の偏りの減少に伴って内部直流電圧の蓄積量は減少することが確認された。
【０１２５】
表示選択波形期間が全て正電圧である「駆動電圧波形６，１０，１５，２１，２７」、ならびに、表示選択波形期間が全て負電圧である「駆動電圧波形３２乃至３６」においては、制御波形期間は、正電圧期間が１箇所、負電圧期間が２箇所となる１．５周期分の矩形波を挿入したものである。このため、制御期間の効果は、信号期間の極性が正のものより負のものの方が劣ることが予想がつく。各制御波形期間の時間幅のもので、実効的直流電圧に対する内部直流電圧の比で比較すると、制御波形期間の時間幅が短いときには、予想通りの結果となったが、時間幅が長くなるほど差が小さくなることがわかった。
【０１２６】
次に、制御波形期間の矩形波の振幅値が表示選択波形期間の電圧と同じ値の「駆動電圧波形２４」に対して、大きい値の「駆動電圧波形４１」と小さい値の「駆動電圧波形４２」とでは、大きい振幅値の「駆動電圧波形４１」を用いた方が、内部直流電圧の抑制には大きな効果が見られる。
【０１２７】
そして、ＳｉＯを配向膜として用いた場合においては、〔表１〕及び〔表２〕に示すように、ＰＩ系配向膜を使用したときに比較して、顕著に、内部直流電圧値が大きくなっている。特に、内部直流電圧制御期間を挿入してないもの、及び、挿入期間が少ないものについては、ほぼ印加した駆動電圧波形の実効的な直流電圧分まで内部直流電圧が蓄積されてしまっている。
【０１２８】
このような、ＰＩ系配向膜とＳｉＯ斜方蒸着膜での違いは、たとえ液晶材料が同じであっても、液晶パネルとして構成した後におけるパネル中のイオン量が、前者より後者の方が、１桁以上多いことに起因する。
【０１２９】
そして、駆動電圧波形中の内部直流電圧制御期間を挿入する比率を増加するにしたがって、内部直流電圧の蓄積量は、抑制される。特に、内部直流電圧制御期間が１２ビットプレーン以上、すなわち、駆動電圧波形全体の１１．１％であれば、全く挿入しない場合の約１／３まで抑制でき、さらに、１２ビットプレーン以上、すなわち、駆動電圧波形全体の３３．３％であれば、ほとんど内部直流電圧は蓄積しない。
【０１３０】
次に、図３１に示すように、温度４０°Ｃにおける駆動電圧波形の印加時間による内部直流電圧値の蓄積状況について考える。図３１は、実施例の液晶材料として「ＣＳ−１０３１」を用い、配向膜材料として「ＡＬ１０５１」を用いた各仕様のセルに、「駆動電圧波形２，５，１１，１６，２４，２５，３０，３１」を温度４０°Ｃにおいて印加し、印加時間を変えた場合のイオンによる内部直流電圧の蓄積量を示している。この図３１から明らかなように、内部直流電圧制御波形が挿入されていない「駆動電圧波形２」においては、印加時間に応じて、著しく内部直流電圧が蓄積されていることが確認できる。
【０１３１】
そして、所期駆動電圧波形の印加時間にともなって、内部直流電圧が蓄積されるが、内部直流電圧制御波形期間の時間比率が増加するほど内部直流電圧の蓄積が抑制される傾向は変わらない。ここで、内部直流電圧制御期間の時間比率が５．６％と最も少ない「駆動電圧波形５」では、１０００時間の連続印加に対して、内部直流電圧の蓄積は、２Ｖ程度以上まで達し、さほどの効果は見られない。さらに、内部直流電圧制御期間の時間比率が１１．１％まで大きくなった「駆動電圧波形１１」では、内部直流電圧の蓄積は、１Ｖ以下まで低下し、抑制の効果が大きくなっている。
【０１３２】
「駆動電圧波形１１」よりも内部直流電圧制御期間の時間比率が高い「駆動電圧波形１６，２４，２５，３０，３１」においては、内部直流電圧の抑制効果が顕著になり、１０００時間の連続印加をしても、内部直流電圧の蓄積は、０．３Ｖ以下である。
【０１３３】
次に、図３２に示すように、温度４０°Ｃにおける、駆動電圧波形の印加時のイオン電流挙動の結果について考える。図３２は、実施例として、液晶材料に「ＣＳ−１０３１」を用い、配向膜材料として「ＡＬ１０５１」を用いた液晶セルに、加熱短絡処理によって初期化した後に、「駆動電圧波形１１，１８，２５，３０」を温度４０°Ｃにおいて印加したときのイオン電流を測定した結果を示している。表示電圧波形期間の印加電圧は、７Ｖ、制御電圧波形期間の印加電圧は、＋７Ｖ及び−５Ｖである。
【０１３４】
さらに、図３３に示すように、単一周波数の矩形波を制御電圧波形期間の時間幅に応じて、以下の〔表３〕のように挿入したときの、単位波形内での正電圧と負電圧とによって流れた電流量（電荷量）の対称からのずれΔＱを算出し、その結果を図３４に示す。
【０１３５】
【表３】
0004524867.tif 000004
【０１３６】
図３４から明らかなように、繰り返し波形内での電荷量の対称からのずれΔＱが電圧印加時間で累積され、内部直流電圧の蓄積を引き起こすと考えられる。これは、ΔＱが小さい方が、前述の２４時間後の内部直流電圧の結果が小さくなることからも実証できる。それぞれの制御電圧波形期間中に同じ周期数の矩形波を挿入したもので比較すると、制御電圧波形期間の時間幅が長い方が、電荷量の対称からのずれΔＱは小さくなる。制御電圧波形期間が短いものでは、挿入する矩形波の周期数が増加すると、ΔＱも増加する。一方、制御電圧波形期間が長いものでは、挿入矩形波の周期数が増加するに伴い、ΔＱは極小点をもつような変化をすることが分かる。これらから鑑みて、以下のことが分かる。
【０１３７】
すなわち、制御電圧波形期間に挿入する矩形波の周期数が大きいほど、ΔＱは小さくなり、内部直流電圧の蓄積も抑制できる。但し、挿入する矩形波の１／２周期時間幅が０．４ｍsec以上、さらに好ましくは、０．９ｍsec以上のもので、できるだけの多くの周期数を挿入することがΔＱを小さくさせ、内部直流電圧の蓄積も抑制できる。
【０１３８】
以上に説明した例及び結果から、本発明においては、オンまたはオフの二状態のうち一方の状態を選択する駆動をその選択期間内に実効的な内部直流電圧が生じる電圧信号によって行い、かつ、ある一定期間内に、実際上は液晶駆動に寄与しない、内部直流電圧の大きさを制御（低減）する交流波形、例えば矩形波を挿入することによって、内部直流電圧の蓄積を顕著に抑制することができる。
【０１３９】
このとき、たとえ、矩形波を印加する時間幅を長くしても、繰り返し波形内における電気的な中性は確保できないものの、比較的短いある範囲内で挿入することにより、不純物イオンが形成する内部直流電圧の発生を極めて効果的に抑制することができ、表示異常の防止及び長期間にわたる表示信頼性の確保ができる駆動条件を見出すことができた。
【０１４０】
内部直流電圧制御期間の駆動電圧波形全体に対する時間比率をできるだけ大きくすることによって、内部直流電圧の蓄積は抑制できる。ただし、内部直流電圧制御期間の時間比率を５０％とすると、二状態のうち一方の状態を選択する電圧波形の期間と、内部直流電圧を制御する電圧波形の期間とが１対１となるので、あえて、表示に関与しない交流波形制御期間を導入しなくても、従来通りの駆動電圧波形である図１９に示した波形の５０％／５０％の比率にした、いわゆる「バイポーラ型」の波形で置き換えることができる。また、内部直流電圧制御期間の時間比率を大きくすると、ビットプレーン時間を短くせざる得ず、輝度、階調などの表示特性を劣化させてしまう原因になる。
【０１４１】
これら、相反する結果において、輝度、階調などの表示特性を劣化させずに、内部直流電圧の大きさを制御（低減）する波形の条件として、内部直流電圧制御期間を、１フィールドの単位時間あたり、５％以上、５０％未満とすることが望ましく、さらに好ましくは、１０％以上３５％以下とすることにより、両者の条件を最適化することができる。さらに、内部直流電圧の制御のために挿入する矩形波に代表される交流波形は、割り当てられた時間内で、１／２周期時間幅が０．４ｍsec以上、さらに好ましくは０．９ｍsec以上のもので、できるだけ多くの周期数を挿入することが望ましい。また、挿入される矩形波は、単一の周波数のものに限られることはなく、複数の周波数の波形を組合せてもよいが、上述の条件の矩形波が一部にでも含まれていることが望ましい。
【０１４２】
このとき、内部直流電圧を制御する制御電圧波形の電気的な中性（制御電圧波形期間の非対称性パラメータＲ′＝０）は必ずしも必要ではなく、実施例に示すように、オフセット電圧がかかったような矩形波であってもよく、｜Ｒ′｜≦０．５の範囲であればよい。また、「駆動電圧波形２４」に対して、制御電圧波形期間の矩形波の振幅のみを変えた「駆動電圧波形４１」と「駆動電圧波形４２」とで比較すると、矩形波の振幅が大きいほど、内部直流電圧を抑制する効果が大きいことが確認できる。
【０１４３】
この駆動電圧波形中に挿入する内部直流電圧制御波形の極性は、表示波形期間で出力される正負電圧信号によらず、常に同じ内部直流電圧制御波形を挿入することができ、駆動回路ならびに波形出力ロジック回路を簡便にすることができる。
【０１４４】
ただし、できるだけ内部直流電圧制御波形の挿入期間を短くする場合にあっては、「駆動電圧波形６、１０」のように、内部直流電圧制御期間の電気的中性がとれていない波形、すなわち、１．５周期の矩形波を、内部電圧制御波形として発生させることにより、顕著な効果が得られる。この場合の内部電圧制御波形は、表示電圧波形期間の極性の偏りに応じて、すなわち、表示電圧波形期間が正極性の場合には、内部電圧制御波形期間においては正電圧期間が１箇所、負電圧期間が２箇所となるようにし、表示電圧波形期間が負極性の場合には、内部電圧制御波形期間においては正電圧期間が２箇所、負電圧期間が１箇所となるように印加する。ただし、このように、表示電圧波形期間の偏り極性を識別するために、駆動回路及び南部電圧制御波形の出力ロジック回路が複雑になることも予想される。
【０１４５】
上述のように、本発明は、表示電圧波形期間が実効的に内部直流電圧を生じさせるのに対して、これをある一定期間内に制御電圧波形期間を挿入することで、内部直流電圧を緩和させることに関するものである。すなわち、表示電圧波形期間での液晶パネル中のイオンの分極、配向膜への吸着などの内部直流電圧に起因する現象を、制御電圧波形期間の矩形波によって、効率的に緩和、脱着させることを目指したものである。特に緩和が遅く、内部直流電圧として長期間にわたって発生し、表示特性に致命的な打撃を与えるイオン種の配向膜への吸着を抑制し、かつ、脱着させる上で、先述の交流波形が必要であり、かつ、上述の条件に基づくことが必須となる。
【０１４６】
以上に説明した例から、本発明によれば、高精細、高コントラスト、画素内階調の表示が可能で、高信頼性、低消費電力、薄型軽量などの特徴を有する液晶表示素子を実現することができる。また、その製造に係る工程が短縮され、生産性の向上とコストの低減をもたらし、安価に製造でき、良好な表示特性を有する液晶素子、さらにはその応用である投射型ディスプレイ等を提供することができる。
【０１４７】
なお、以上に述べた本発明の実施例は本発明の技術的思想に基づいて、さらに変形が可能である。例えば、上述した駆動電圧波形をはじめとする駆動条件は、本発明の目的を達成できる範囲内で様々に変化させてもよい。また、上述の実施例では、入射光の反射及び非反射の二つの状態のいずれか、または、入射光の透過及び非透過の二つの状態のいずれかを選択するようにしているが、これ以外にも、入射光の偏光及び非偏光状態のいずれか、または、入射光の旋光及び非旋光状態のいずれかなど、実質的にオンとオフの二つの状態のいずれかを選択するように駆動することとしてもよい。
【０１４８】
【発明の効果】
上述のように、本発明に係る液晶表示素子の駆動方法においては、第１の電極が設けられた第１の基板と第２の電極が設けられた第２の基板とが、該第１の電極及び該第２の電極が設けられた側を相対向させて所定の間隔を隔てて配置され、これら各基板間に液晶が封入されて構成された液晶表示素子を駆動するにあたって、該第１の電極及び該第２の電極間に印加する電圧信号によって、入射光の反射状態及び非反射状態、または、入射光の透過状態及び非透過状態、あるいは、入射光の偏光状態及び非偏光状態、もしくは、入射光の旋光状態及び非旋光状態、すなわち、オンまたはオフの二状態を切替えることにより、画像表示を行う液晶表示素子、例えば、液晶光変調型表示素子、液晶光変調器などの駆動方法において、一定時間内、あるいは、複数のフレーム期間内、もしくは、一のフレーム期間内において、表示信号期間と、表示には関与しない制御信号期間とからなる駆動電圧波形を用い、該制御信号期間に印加する電圧信号を、正極性及び負極性の電圧信号が、割当時間内で交互に、連続的、または、非連続的に変化する電圧信号、もしくは、途中に０Ｖの電圧信号域を含む正負交互の電圧信号とすることにより、内部直流電圧の発生を極めて効果的に抑制することができる
すなわち、本発明は、十分なビットプレーン時間を確保しつつ、簡単で、かつ、不純物イオンによる表示画像の質の劣化が生じないようになされた液晶表示素子の駆動方法を提供することができるものである。
【図面の簡単な説明】
【図１】本発明に係る液晶表示素子の駆動方法が適用される強誘電性液晶表示素子における液晶分子の構成を示す斜視図である。
【図２】上記液晶表示素子における印加電圧と透過率との関係を示すグラフである。
【図３】上記液晶表示素子の構成を示す縦断面図である。
【図４】上記液晶表示素子の反射型の動作状態を示す斜視図である。
【図５】上記液晶表示素子の透過型の動作状態を示す斜視図である。
【図６】上記液晶表示素子における１フレーム時間内におけるビットプレーンと光強度との関係を示すグラフである。
【図７】上記液晶表示素子における各ビットプレーンにおける電圧印加と透過率（反射率）との関係を示すタイムチャートである。
【図８】上記液晶表示素子において非対称な駆動電圧波形を印加した場合の短絡操作後の開回路モニター時間と開回路電圧との関係を示すグラフである。
【図９】上記液晶表示素子において内部直流電圧値を算出するための短絡操作後の開回路モニター時間と開回路電圧との関係を示すグラフである。
【図１０】上記液晶表示素子における種々の条件下における短絡操作後の開回路モニター時間と開回路電圧との関係を示すグラフである。
【図１１】「ＳＳＦＬＣ」モードのパネルにおけるＰｓ（自発分極）反転に伴うＰｓ反転電流を示すグラフである。
【図１２】「ＳＳＦＬＣ」モードのパネルにおけるＰｓ（自発分極）反転に伴うＰｓ反転電流を示すグラフであって、上記図１１よりも観測時間を長くしたものである。
【図１３】上記液晶表示素子におけるビットプレーン波形の例（波形Ａ）を示すタイムチャートである。
【図１４】上記液晶表示素子におけるビットプレーン波形の例（波形Ｂ）を示すタイムチャートである。
【図１５】上記液晶表示素子におけるビットプレーン波形の例（波形Ｃ）を示すタイムチャートである。
【図１６】上記液晶表示素子におけるビットプレーン波形の例（波形Ｄ）を示すタイムチャートである。
【図１７】上記液晶表示素子におけるビットプレーン波形の例（波形Ｅ）を示すタイムチャートである。
【図１８】上記液晶表示素子における内部直流電圧制御波形を示すタイムチャートである。
【図１９】上記液晶表示素子において１ビットプレーンを構成する電圧波形中に内部直流電圧制御波形を挿入した「駆動波形１」であって、正極性電圧によって表示をさせる１ビットプレーン波形及び負極性電圧によって表示をさせる１ビットプレーン波形を示すタイムチャートである。
【図２０】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成され、内部直流電圧の内部直流電圧制御波形を挿入していない「駆動電圧波形２」を示すタイムチャートである。
【図２１】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成され、３６ビットプレーンごとに４ビットプレーン分、計１２ビットプレーンの内部直流電圧の内部直流電圧制御波形を挿入した「駆動電圧波形３」を示すタイムチャートである。
【図２２】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成され、３６ビットプレーンごとに４ビットプレーン分、計１２ビットプレーンの内部直流電圧の内部直流電圧制御波形を挿入した「駆動電圧波形４」を示すタイムチャートである。
【図２３】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、挿入する内部直流電圧制御波形のビットプレーン数が６ビットプレーンであって、１周期（図中（Ａ））、１．５周期（図中（Ｂ））、２周期（図中（Ｃ））、３周期（図中（Ｄ））とした「駆動電圧波形５乃至８」を示すタイムチャートである。
【図２４】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、挿入する内部直流電圧制御波形を１２ビットプレーンであって、１周期（図中（Ａ））、１．５周期（図中（Ｂ））、２周期（図中（Ｃ））、３周期（図中（Ｄ））、６周期（図中（Ｅ））とした「駆動電圧波形９乃至１３」を示すタイムチャートである。
【図２５】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、挿入する内部直流電圧制御波形を２４ビットプレーンであって、１周期（図中（Ａ））、１．５周期（図中（Ｂ））、２周期（図中（Ｃ））、２周期（図中（Ｄ））、６周期（図中（Ｅ））、１２周期（図中（Ｆ））とした「駆動電圧波形１４乃至１９」を示すタイムチャートである。
【図２６】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、挿入する内部直流電圧制御波形を３６ビットプレーンであって、１周期（図中（Ａ））、１．５周期（図中（Ｂ））、２周期（図中（Ｃ））、２周期（図中（Ｄ））、２周期（図中（Ｅ））、３周期（図中（Ｆ））とした「駆動電圧波形２０乃至２５」を示すタイムチャートである。
【図２７】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、挿入する内部直流電圧制御波形を４８ビットプレーンであって、１周期（図中（Ａ））、１．５周期（図中（Ｂ））、２周期（図中（Ｃ））、２周期（図中（Ｄ））、２周期（図中（Ｅ））、４周期（図中（Ｆ））とした「駆動電圧波形２６乃至３１」を示すタイムチャートである。
【図２８】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、挿入する内部直流電圧制御波形がそれぞれ１．５周期の矩形波であって、６ビットプレーン（図中（Ａ））、１２ビットプレーン（図中（Ｂ））、２４ビットプレーン（図中（Ｃ））、３６ビットプレーン（図中（Ｄ））、４８ビットプレーン（図中（Ｅ））とした「駆動電圧波形３２乃至３６」を示すタイムチャートである。
【図２９】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、３６ビットプレーン分の２周期の矩形波である内部直流電圧制御波形が挿入され、表示電圧波形区間の負極性部を９ビットプレーン（図中（Ａ））、１８ビットプレーン（図中（Ｂ））、２７ビットプレーン（図中（Ｃ））、３６ビットプレーン（図中（Ｄ））とした「駆動電圧波形３７乃至４０」を示すタイムチャートである。
【図３０】上記液晶表示素子において使用される１フレームが１０８ビットプレーンから構成される波形であり、３６ビットプレーン分の２周期の矩形波である内部直流電圧制御波形が挿入され、内部直流電圧制御波形の電圧値（絶対値）が表示電圧波形の電圧値と等しい場合（図中（Ａ））、内部直流電圧制御波形の電圧値（絶対値）が表示電圧波形の電圧値より大きき場合（図中（Ｂ））、内部直流電圧制御波形の電圧値（絶対値）が表示電圧波形の電圧値より小さい場合（図中（Ｃ））の「駆動電圧波形２４、４１、４２」を示すタイムチャートである。
【図３１】上記液晶表示素子において「駆動電圧波形２、５、１１、１６、２４、２５，３０、３１」を印加した場合の時間経過に対する内部直流電圧の蓄積量を示すグラフである。
【図３２】実施例１１（図中（Ａ））、実施例１８（図中（Ｂ））、実施例２５（図中（Ｃ））、実施例４８（図中（Ｄ））についての、経過時間と電流との関係を示すグラフである。
【図３３】上記液晶表示素子において、単一周波数の矩形波を制御電圧波形期間の時間幅に応じて挿入したときの、単位波形内での正電圧と負電圧とによって流れた電流量（電荷量）の対称からのずれΔＱを示すグラフである。
【図３４】上記液晶表示素子において、内部直流電圧制御波形が６ビットプレーン、１２ビットプレーン、２４ビットプレーン、３６ビットプレーン、４８ビットプレーンである場合の挿入周期数と内部直流電圧の蓄積量との関係を示すグラフである。
【符号の説明】
１ａ  ガラス基板、１ｂ  ＩＴＯ、１ｃ，２ｃ  液晶配向膜、２ａ  回路基板、２ｂ  アルミニウム、３  スペーサ、４  強誘電性液晶、１１  強誘電性液晶変調型表示素子
【図１】
0004524867.tif 000005
【図２】
0004524867.tif 000006
【図３】
0004524867.tif 000007
【図４】
0004524867.tif 000008
【図５】
0004524867.tif 000009
【図６】
0004524867.tif 000010
【図７】
0004524867.tif 000011
【図８】
0004524867.tif 000012
【図９】
0004524867.tif 000013
【図１０】
0004524867.tif 000014
【図１１】
0004524867.tif 000015
【図１２】
0004524867.tif 000016
【図１３】
0004524867.tif 000017
【図１４】
0004524867.tif 000018
【図１５】
0004524867.tif 000019
【図１６】
0004524867.tif 000020
【図１７】
0004524867.tif 000021
【図１８】
0004524867.tif 000022
【図１９】
0004524867.tif 000023
【図２０】
0004524867.tif 000024
【図２１】
0004524867.tif 000025
【図２２】
0004524867.tif 000026
【図２３】
0004524867.tif 000027
【図２４】
0004524867.tif 000028
【図２５】
0004524867.tif 000029
【図２６】
0004524867.tif 000030
【図２７】
0004524867.tif 000031
【図２８】
0004524867.tif 000032
【図２９】
0004524867.tif 000033
【図３０】
0004524867.tif 000034
【図３１】
0004524867.tif 000035
【図３２】
0004524867.tif 000036
【図３３】
0004524867.tif 000037
【図３４】
0004524867.tif 000038