(57)【特許請求の範囲】
【請求項１】
出力回路用電源および論理回路用電源の２つ以上の電源を接続する多出力の負荷駆動装置において、
プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、
前記出力回路部を制御する論理回路部と、
前記出力回路用電源を遮断するスイッチング手段と、
前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用グラウンド電位まで下げる抵抗手段と、
前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、
前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する負荷駆動装置。
【請求項２】
出力回路用電源および論理回路用電源の２つ以上の電源を接続する多出力の負荷駆動装置において、
プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、
前記出力回路部を制御する論理回路部と、
前記出力回路用電源を遮断するスイッチング手段と、
前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用電源電圧より低い電位まで下げる抵抗手段と、
前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、
前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する負荷駆動装置。
【請求項３】
前記出力回路部に入力される切り替えタイミング信号を規定時間だけ遅らせるディレイ回路を備える請求項１または２記載の負荷駆動装置。
【請求項４】
前記スイッチング手段がスイッチ素子で形成されており、当該スイッチ素子をコンデンサを介して前記ディレイ回路の入力端子に接続した請求項３記載の負荷駆動装置。
【請求項５】
前記抵抗手段が可変抵抗で形成され、前記出力回路用電源電圧を出力回路用グラウンド電位に落とす時間を一定時間に調整できる請求項１ないし４のいずれか１項に記載の負荷駆動装置。
【請求項６】
前記抵抗手段が、スイッチ素子の抵抗成分でなる請求項１ないし５のいずれか１項に記載の負荷駆動装置。
【請求項７】
前記タイミング信号発生手段を、複数のラッチ回路毎に設けるようにした請求項１ないし６のいずれか１項に記載の負荷駆動装置。
【請求項８】
前記タイミング信号発生手段を、外付けできるようにした請求項１ないし６のいずれか１項に記載の負荷駆動装置。
【請求項９】
前記出力回路用電源電圧を抵抗を介してレギュレータの入力端子に接続し、前記出力回路用電源電圧の低下電圧を前記レギュレータの入力電圧相当とした請求項２項に記載の負荷駆動装置。
【請求項１０】
前記出力回路用グラウンド電位と前記論理回路用グラウンド電位とが等しい請求項１，請求項３ないし８のいずれか１項に記載の負荷駆動装置。
【請求項１１】
前記出力回路部のスイッチング回数を減らすために、前記切り替えタイミング信号の極性が同じ極性で続く場合は状態を保持し続ける請求項１ないし１０のいずれか１項に記載の負荷駆動装置。
【請求項１２】
前記出力回路部に接続される負荷が容量性であることを特徴とする請求項１ないし１１のいずれか１項に記載の負荷駆動装置。
【請求項１３】
少なくとも前記出力発生回路とロジック回路とが１つのＩＣに内蔵されている請求項１ないし１２のいずれか１項に記載の負荷駆動装置。
【請求項１４】
前記出力回路部に接続される負荷が、透明ＥＬディスプレイである請求項１ないし１３のいずれか１項に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負荷駆動装置に関し、特に透明ＥＬ（Electro luminescence）ディスプレイ等の負荷を駆動する負荷駆動装置に関する。
【背景技術】
【０００２】
負荷駆動装置、具体的にはドライバＩＣは、出力波形の立ち上がりスピードや、出力ループによるノイズの影響が大きいと考えられており、従来は、出力波形を鈍らせたり、出力配線を短くしたりして電流ループの面積を小さくするノイズ対策がとられてきた。
【０００３】
また、従来技術として、出力バッファＨブリッジ回路を駆動する、前段のバッファのＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとの相対的なＯＮ抵抗の比を大きくすることにより、出力回路の貫通電流が流れる時間を短くするようにした負荷駆動装置が知られている（特許文献１参照）。
【特許文献１】特開平４−３５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の負荷駆動装置では、スイッチングの際に、ドライバＩＣ内部に貫通電流が流れると、そのノイズレベルが大きくなり、出力段の影響よりも支配的となっていた。特に、車載製品においては、その規格であるＦＭ，ＴＶ帯のＭＡＸＨＯＬＤ測定においてノイズレベルが大で問題となる場合が多くあった。例えば、出力配線をカットした場合においてもほとんどノイズレベルが下がらないという状態になってしまい、周辺をシールドで囲むなどの筐体での対策が必須となり、結果としてコスト高となっていた。また、２電源構成の場合は、出力回路用グラウンドと論理回路用グラウンドとの２種類のグラウンドがあり、同電位となっているために貫通電流は出力回路用グラウンドに流れるだけでなく論理回路用グラウンドにも流れてしまうことが分かった。さらに、貫通電流は、高周波電流のため、容量性結合により出力端子側にも流れてしまうことが分かった。このため、出力回路用電源から入った電流（貫通電流）は全ては出力回路用グラウンドに戻ってこない（流れない）ことになり、電流ループが不均等になり、少しのノイズでも大きなノイズを発生するコモンモードノイズが発生してしまっていた。このような状態になると、当然、出力回路用電源−出力回路用グラウンド間にあるバイパスコンデンサ（以下、パスコンと略記する）も影響がなくなってしまう。
【０００５】
その上、ドライバＩＣの内部に流れる貫通電流は、急峻な電流となっているため、低周波領域のみでなく、高調波領域まで延びるブロードのノイズとなっていることが判明した。具体的には、本発明者らで検討したＥＬディスプレイの貫通電流は、３０ＫＨｚという低い周期で切り替るドライバＩＣにおいても、１００ＭＨｚの高調波までノイズが延びていた。これは、１本１本のノイズレベルがそれほど大きくなくても、分解能帯域幅（ＲＢＷ）がＭＨｚの帯域では、ノイズスペクトルが測定帯域に入る本数が多くなり、結果ノイズレベルが上がるという問題があった。また、このノイズは高次ノイズのため、原振（３０Ｋ）の周波数が少しでも変わると１００ＭＨｚ近辺では周波数の変化が１００００倍（１００Ｍ／１０Ｋ）になって現れることや、余りにも高次で高周波成分も歪むことなどから、高周波領域でノイズ周波数は一定になっておらず、このため、平均のレベルは低いけれど、ＭＡＸＨＯＬＤになるとノイズが大幅に上がるという特有のノイズになることも分かった。
【０００６】
また、従来は、出力回路用電源−出力回路用グラウンド間は、ドライバＩＣのスイッチングの影響をできるだけ平滑化するようにパスコンに代表される容量の大きなコンデンサを入れる対策を行っていた。実際、出力回路用電源−出力回路用グラウンド間の容量は大きくすればするほど安定化の効果があるが、その場合は貫通電流が流れても十分電圧を維持するだけのコンデンサとなるため、電圧は安定するが、貫通電流は大きくなり問題となることも分かった。このため、パスコンを無くすという今までの逆の対策を試みたが、プリント板やドライバＩＣなどからなる寄生容量により十分な効果が得られないことも分かった。
【０００７】
さらに、ドライバＩＣ内部に流れる貫通電流を対策する手法としては、特許文献１に開示されているようにドライバＩＣのＯＮ抵抗を大きくするという方法があるが、その場合は常にＯＮ抵抗が大きくなるため、ドライバＩＣでの発熱が大きくなるという問題が発生する。
【０００８】
また、当然、ＯＮ抵抗はドライバＩＣにより固定で決まっており、可変できないため、あまりＯＮ抵抗が大きいと十分出力をスイッチングできなくなり、対応できるデバイスに制限が出てくるという問題も発生する。
【０００９】
加えて、ＰチャンネルトランジスタとＮチャンネルトランジスタとをＯＮするタイミングをずらして対策する従来技術もあるが、各トランジスタのドレイン−ソース間などには必ず寄生容量があるため、その部分（ＯＦＦしているトランジスタ）において電位差を持っているので、ＯＮに切り替ったと同時に貫通電流が流れてしまうため、完全に貫通電流を防止することができないという問題もあった。
【００１０】
最後に、表示器（ディスプレイ）においては、ドライバＩＣの複数（ほとんど全部）の出力線が表示デバイス（画面）に接続されているため、ドライバＩＣの貫通電流に発生するノイズが配線パターンを通して画面に伝わり、それにより、システム外部に放射されてしまい、対策が非常に困難で、特に透明ＥＬディスプレイなどの透明表示器では深刻な問題となる。その理由は、透明表示器は表示面側でのシールドが困難であるからである。特に、透過性で商品力がある無機ＥＬディスプレイでは、致命的な問題となる。
【００１１】
本発明の課題は、出力回路用電源を通常駆動状態より電位差を一瞬下げることで、出力回路用電源−出力回路用グラウンド間の寄生容量および出力段トランジスタの寄生容量に蓄えられた電荷を減らせるだけでなく、負荷駆動装置を変更することなく、出力段トランジスタのＯＮ抵抗の特性を一瞬上げることができる点に着目し、負荷駆動装置の出力を切り替える際に発生する貫通電流を大幅に低減することにより、ノイズを防止するようにした負荷駆動装置を提供することにある。
【課題を解決するための手段および発明の効果】
【００１２】
請求項１記載の負荷駆動装置は、出力回路用電源および論理回路用電源の２つ以上の電源を接続する多出力の負荷駆動装置において、プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、前記出力回路部を制御する論理回路部と、前記出力回路用電源を遮断するスイッチング手段と、前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用グラウンド電位まで下げる抵抗手段と、前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する。請求項１記載の負荷駆動装置によれば、出力回路用電源−出力回路用グラウンド間（１箇所）を出力回路用グラウンド電位（０Ｖ）にすると、出力回路用電源−出力回路用グラウンド間の寄生容量だけでなく、出力段トランジスタの寄生容量に蓄えられた電荷が全てなくなる（＝電位差なし）ため、負荷駆動装置の出力を切り替えても電気的に貫通電流が発生しないことに着目し、出力段トランジスタが切り替る際に発生する貫通電流を防止する。なお、出力回路用電源−出力回路用グラウンド間をスイッチングで切り替える際にノイズが出る場合があるが、出力回路用グラウンドおよび論理回路用グラウンドが１系統で確実に閉ループが形成されるためコモンモードノイズは出にくく、結果としてノイズレベルは小さいものとなり、気にならない。
【００１３】
請求項２記載の負荷駆動装置は、出力回路用電源および論理回路用電源の２つ以上の電源を接続する多出力の負荷駆動装置において、プッシュプル構成された出力段トランジスタからなる複数の出力回路部と、前記出力回路部を制御する論理回路部と、前記出力回路用電源を遮断するスイッチング手段と、前記出力回路用電源を遮断した場合に出力回路用電源電圧を出力回路用電源電圧より低い電位まで下げる抵抗手段と、前記出力回路用電源電圧が規定電圧以下になったことを検出して前記出力回路部の切り替えタイミング信号を発生するタイミング信号発生手段とを備え、前記論理回路用電源を通電した状態で前記スイッチング手段により前記出力回路用電源を遮断し、前記出力回路用電源電圧が前記規定電圧以下になったときにのみ前記出力回路部の状態を切り替えることを特徴する。請求項２記載の負荷駆動装置によれば、出力回路用電源−出力回路用グラウンド間の電圧を０Ｖまで下げなくても、通常駆動状態より電位差を一瞬下げることで、出力回路用電源−出力回路用グラウンド間の寄生容量および出力段トランジスタの寄生容量に蓄えられた電荷を減らせるだけでなく、負荷駆動装置を変更することなく（出力段トランジスタのドレイン−ソース間電圧，ゲート電圧を下げられるため）、トランジスタのＯＮ抵抗の特性を一瞬上げる（＝負荷駆動装置の特性を変える）ことができる点に着目し、負荷駆動装置の出力を切り替える際に発生する貫通電流を大幅に低減する。
【００１４】
請求項３記載の負荷駆動装置は、請求項１または２記載の負荷駆動装置において、前記出力回路部に入力される切り替えタイミング信号を規定時間だけ遅らせるディレイ回路を備えることを特徴とする。請求項３記載の負荷駆動装置によれば、切り替えタイミング信号を規定時間だけ遅延させた切り替えタイミング信号とするディレイ回路を設けたことにより、出力回路用電源電圧の立ち下がる時間と、プッシュプル構成でなる出力回路部が切り替る時間とを十分確保でき、出力回路用電源電圧もより下がるため、ノイズ低減の効果が大であるという利点がある。換言すれば、出力回路用電源電圧の立ち下がる時間と出力段トランジスタが切り替る時間を十分確保でき、出力回路用電源電圧が規定時間の経過によりさらに下がるためノイズ低減の効果が大である。
【００１５】
請求項４記載の負荷駆動装置は、請求項３記載の負荷駆動装置において、前記スイッチング手段がスイッチ素子で形成されており、当該スイッチ素子をコンデンサを介して前記ディレイ回路の入力端子に接続したことを特徴とする。請求項４記載の負荷駆動装置によれば、電源遮断スイッチ素子を制御する信号を切り替えタイミング信号とし、その切り替えタイミング信号をディレイ回路で規定時間だけ遅らせることで、貫通電流を防止する。規定時間を出力回路用電源電圧が必ず下がるように設計することにより、タイミング信号発生手段が不要になるという効果がある。
【００１６】
請求項５記載の負荷駆動装置は、請求項１ないし４のいずれか１項に記載の負荷駆動装置において、前記抵抗手段が可変抵抗で形成され、前記出力回路用電源電圧を出力回路用グラウンド電位に落とす時間を一定時間に調整できることを特徴とする。請求項５記載の負荷駆動装置によれば、可変抵抗を可変に調整することにより、スイッチングスピードを確保して遅くれないようにし、負荷により立ち下がり時間が変わらないようにできる効果がある。立下り時間を一定に保つことにより、周波数を落とすのを防止できる。
【００１７】
請求項６記載の負荷駆動装置は、請求項１ないし５のいずれか１項に記載の負荷駆動装置において、前記抵抗手段が、スイッチ素子の抵抗成分でなることを特徴とする。請求項６記載の負荷駆動装置によれば、抵抗をスイッチ素子の抵抗成分に置き換えたことにより、消費電力が低下するという効果がある。
【００１８】
請求項７記載の負荷駆動装置は、請求項１ないし６のいずれか１項に記載の負荷駆動装置において、前記タイミング信号発生手段を、複数のラッチ回路毎に設けるようにしたことを特徴とする。請求項７記載の負荷駆動装置によれば、複数のラッチ回路毎に切り替えタイミング信号の発生タイミングを変えることができる。
【００１９】
請求項８記載の負荷駆動装置は、請求項１ないし６のいずれか１項に記載の負荷駆動装置において、前記タイミング信号発生手段を、外付けできるようにしたことを特徴とする。請求項８記載の負荷駆動装置によれば、各負荷駆動装置で切り替えタイミング信号のタイミングを少しずつ変えることができる。
【００２０】
請求項９記載の負荷駆動装置は、請求項２項に記載の負荷駆動装置において、前記出力回路用電源電圧を抵抗を介してレギュレータの入力端子に接続し、前記出力回路用電源電圧の低下電圧を前記レギュレータの入力電圧相当としたことを特徴とする。請求項９記載の負荷駆動装置によれば、出力回路用電源ラインをレギュレータの入力端子に接続することにより、出力回路用電源電圧を出力回路用グラウンドまで下げるのではなく、レギュレータの入力電圧相当とし、出力回路用グラウンドに電荷を捨てるのではなく利用することができる。
【００２１】
請求項１０記載の負荷駆動装置は、請求項１，請求項３ないし８のいずれか１項に記載の負荷駆動装置において、前記出力回路用グラウンド電位と前記論理回路用グラウンド電位とが等しいことを特徴とする。請求項１０記載の負荷駆動装置によれば、出力回路用グラウンド電位と論理回路用グラウンド電位とが等しいことにより、貫通電流の低減の効果がより一層顕著に得られる。
【００２２】
請求項１１記載の負荷駆動装置は、請求項１ないし１０のいずれか１項に記載の負荷駆動装置において、前記出力回路部のスイッチング回数を減らすために、前記切り替えタイミング信号の極性が同じ極性で続く場合は状態を保持し続けることを特徴とする。請求項１１記載の負荷駆動装置によれば、切り替えタイミング信号の極性として同じ極性が続く場合は状態を保持し続けることにより、出力回路部のスイッチング回数を減らすことができる。
【００２３】
請求項１２記載の負荷駆動装置は、請求項１ないし１１のいずれか１項に記載の負荷駆動装置において、前記出力回路部に接続される負荷が容量性であることを特徴とする。請求項１２記載の負荷駆動装置によれば、容量性負荷であれば、どのような負荷でも、最悪負荷条件からディレイ回路のディレイ値を決めて規定時間を設定することができる。
【００２４】
請求項１３記載の負荷駆動装置は、請求項１ないし１２のいずれか１項に記載の負荷駆動装置において、少なくとも前記出力発生回路とロジック回路とが１つのＩＣに内蔵されていることを特徴とする。請求項１３記載の負荷駆動装置によれば、少なくとも出力発生回路とロジック回路（シフトレジスタ等）とを１つのＩＣに内蔵するようにすれば、部品点数を削減することができる。
【００２５】
請求項１４記載の負荷駆動装置は、請求項１ないし１３のいずれか１項に記載の負荷駆動装置において、前記出力回路部に接続される負荷が、透明ＥＬディスプレイであることを特徴とする。請求項１４記載の負荷駆動装置によれば、透明ＥＬディスプレイは、透明であるという商品性からシールドが困難であり、かつ貫通電流域の影響が大であるので、負荷駆動装置のラッチ制御を使用することが好適である。
【００２６】
本発明は、出力回路用電源および論理回路用電源の２つ以上の電源を接続する多出力の負荷駆動装置において、負荷駆動装置の動作中に出力回路用電源電圧だけを下げても出力回路部と論理回路部とが独立になっているため、論理回路部が停止せず再起動などの操作が不要なことに着目し、負荷駆動装置の出力回路部（ＰチャンネルトランジスタおよびＮチャンネルトランジスタ）の切り替えタイミングの前に出力回路用電源電圧を通常の電圧よりも一瞬下げることにより、負荷駆動装置の出力回路用電源−出力回路用グラウンド間の寄生容量に蓄えられた電荷および電圧を低減できること、さらに負荷駆動装置のＰチャンネルトランジスタおよびＮチャンネルトランジスタのゲート電圧およびドレイン−ソース間電圧も下がることで負荷駆動装置のＯＮ抵抗を一瞬だけ擬似的に上げられること、という２つの作用を同時に発生させることで負荷駆動装置がスイッチングする際に流れる貫通電流を大幅に低減できることを発見し、電源監視やディレイ回路と組み合わせることにより、常に貫通電流を低減できる低ノイズの負荷駆動を実現することができる。特に、貫通電流が多く流れノイズ原因の支配的要因となっている負荷駆動装置に大幅に効果があるノイズ対策を実現できる。
【発明を実施するための最良の形態】
【００２７】
負荷駆動装置の出力を切り替える際に発生する貫通電流を大幅に低減することによりノイズを防止するという目的を、出力回路用電源−出力回路用グラウンド間の電位差を通常駆動状態より一瞬下げることにより達成した。
【００２８】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
【実施例１】
【００２９】
図１は、本発明の実施例１に係る負荷駆動装置の構成を示す回路図である。図２は、本実施例１に係る負荷駆動装置の動作を示すタイミングチャートである。
【００３０】
本実施例１に係る負荷駆動装置は、例えば５０Ｖの出力回路用電源Ｖｓに一端が接続され、他端がＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１のソース電極に接続された電源遮断スイッチＳＷ１と、電源遮断スイッチＳＷ１の他端と出力回路用グラウンドＧＮＤ１（以下、出力回路用グラウンド電位も符号ＧＮＤ１で示す）との間に介挿された抵抗Ｒ１と、同じく電源遮断スイッチＳＷ１の他端と出力回路用グラウンドＧＮＤ１との間に介挿された抵抗Ｒ２とツェナダイオードＺＤ１との直列接続と、抵抗Ｒ２とツェナダイオードＺＤ１との接続点に入力端子が接続されたインバータＩＮＶ１と、インバータＩＮＶ１の出力端子が接続されたラッチ回路Ｌ１〜Ｌｎと、ラッチ回路Ｌ１〜Ｌｎのデータ端子Ｄに出力端子が接続されたシフトレジスタＳＲと、ラッチ回路Ｌ１〜Ｌｎの出力端子がゲート電極にそれぞれ接続されたＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２とから、その主要部が構成されている。
【００３１】
電源遮断スイッチＳＷ１は、出力回路用電源Ｖｓと出力回路用電源ラインＶＤＤＨ（以下、出力回路用電源電圧も符号ＶＤＤＨで示す）との接続を遮断して、出力回路用電源電圧ＶＤＤＨを遮断する。
【００３２】
抵抗Ｒ１は、出力回路用電源ラインＶＤＤＨと出力回路用グラウンドＧＮＤ１との間に介挿され、出力回路用電源電圧ＶＤＤＨを下げる。
【００３３】
ツェナダイオードＺＤ１は、出力回路用電源電圧ＶＤＤＨを検出し、その検出結果である切り替えタイミング信号Ｓｉｇ１を発生する。
【００３４】
インバータＩＮＶ１は、入力端子に入力された切り替えタイミング信号Ｓｉｇ１を反転して切り替えタイミング信号Ｓｉｇ１’としてラッチ回路Ｌ１〜Ｌｎのクロック端子ＣＫに入力する。
【００３５】
シフトレジスタＳＲは、論理回路用電源電圧ＶＤＤ（例えば、５Ｖ）および論理回路用グランド電位ＧＮＤ２（例えば、０Ｖ）との間に接続され、データＤＡＴＡをクロック信号ＣＬＫでシフトしながら出力する回路である。シフトレジスタＳＲの各出力端子は、ラッチ回路Ｌ１〜Ｌｎのデータ入力端子Ｄにそれぞれ接続されている。
【００３６】
ラッチ回路Ｌ１〜Ｌｎは、シフトレジスタＳＲからデータ端子Ｄに入力されたデータを、クロック端子ＣＫに入力された切り替えタイミング信号Ｓｉｇ１の反転信号で切り替えて、複数の出力回路部の出力の切り替えタイミングを決定する切り替えタイミング信号Ｓｉｇ２を出力する回路である。
【００３７】
各出力回路部は、プルアップ構成されたＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１とＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２とからなる（以下、これらトランジスタを出力段トランジスタＴｒと総称する）。詳しくは、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１のソース電極は出力回路用電源ラインＶＤＤＨに接続され、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１のドレイン電極はＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のソース電極にそれぞれ接続されており、ＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のドレイン電極は出力回路用グラウンドＧＮＤ１に接続されている。ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１のドレイン電極とＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のソース電極との接続点が、例えば、無機ＥＬディスプレイのカラム等の負荷Ｑ１〜Ｑｎにそれぞれ接続されている。
【００３８】
次に、このように構成された本実施例１に係る負荷駆動装置の動作について説明する。
【００３９】
電源遮断スイッチＳＷ１がＯＮすると、抵抗Ｒ１は電源遮断スイッチＳＷ１の抵抗成分に対して十分大きいため、出力回路用電源電圧ＶＤＤＨは出力回路用電源Ｖｓの電圧まで上昇する。
【００４０】
電源遮断スイッチＳＷ１がＯＦＦすると、抵抗Ｒ１により出力回路用電源Ｖｓ−出力回路用グラウンドＧＮＤ１間の寄生容量だけでなく、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２の寄生容量に蓄えられた電荷を放電しながら出力回路用電源電圧ＶＤＤＨを出力回路用グラウンド電位ＧＮＤ１まで最終的に下げることができる（図２（ａ）参照）。
【００４１】
また、出力回路用電源ラインＶＤＤＨは、抵抗Ｒ２およびツェナダイオードＺＤ１を介して出力回路用グラウンドＧＮＤ１にも接続されている。このため、電源遮断スイッチＳＷ１がＯＮ／ＯＦＦし、出力回路用電源電圧ＶＤＤＨが出力回路用電源Ｖｓから出力回路用グラウンド電位ＧＮＤ１まで変化する際、ツェナダイオードＺＤ１がレギュレートできる電圧以上の電圧に出力回路用電源電圧ＶＤＤＨがなっていると、切り替えタイミング信号Ｓｉｇ１はツェナダイオードＺＤ１のレギュレート電圧となる。また、出力回路用電源電圧ＶＤＤＨがツェナダイオードＺＤ１のレギュレート電圧以下になっていると、切り替えタイミング信号Ｓｉｇ１は出力回路用電源電圧ＶＤＤＨとほぼ同電圧となる。仮にレギュレート電圧を５ＶになるツェナダイオードＺＤ１に設定すると、出力回路用電源電圧ＶＤＤＨが５Ｖ以上の際、切り替えタイミング信号Ｓｉｇ１は５Ｖになり、出力回路用電源電圧ＶＤＤＨが５Ｖを以下になるとレギュレートできず、出力回路用電源電圧ＶＤＤＨと同様に下がっていく（図２（ｂ）参照）。
【００４２】
切り替えタイミング信号Ｓｉｇ１は、インバータＩＮＶ１で反転後、ラッチ回路Ｌ１〜Ｌｎのクロック端子ＣＫに入力される。よって、出力回路用電源電圧ＶＤＤＨがツェナダイオードＺＤ１のレギュレート電圧以下になり、インバータＩＮＶ１の閾値より下がると、インバータＩＮＶ１の出力信号を入力するラッチ回路Ｌ１〜Ｌｎのクロック端子ＣＫが立ち上り、ラッチ回路Ｌ１〜Ｌｎのデータ端子Ｄの入力データが出力端子Ｑに出力される（図２（ｃ）参照）。このとき、ラッチ回路Ｌ１〜Ｌｎの入力信号と出力信号とが異なる場合には、ラッチ回路Ｌ１〜Ｌｎの出力信号が反転されるため、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２の入力信号Ｓｉｇ２の状態が切り替る（Ｈ→ＬまたはＬ→Ｈ）（図２（ｄ）参照）。
【００４３】
ただし、この時の出力回路用電源電圧ＶＤＤＨは下がっているため、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２の状態は変化するが、貫通電流がほとんど流れない。これは、電位差が少ないだけでなく、出力回路用電源電圧ＶＤＤＨが下がっている状態では、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のドレイン−ソース間電圧Ｖｄｓおよびゲート電圧Ｖｇも下がるため、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のＯＮ抵抗は非常に大きい値となっているためでもある。
【００４４】
その後、電源遮断スイッチＳＷ１がＯＮすることにより、出力回路用電源電圧ＶＤＤＨが立ち上がり、出力波形も同様に立ち上がるが、既にＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のスイッチング動作は完了しており、貫通電流が流れることはない。
【００４５】
以上のように、本実施例１では、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２が切り替る際には、必ず出力回路用電源電圧ＶＤＤＨが下がっており、そこで発生する貫通電流を低減することができるため、低ノイズの駆動を実現することができる。
【００４６】
［実施例１の変形例１］
図３は、本実施例１に係る負荷駆動装置の変形例１を示す回路図である。この変形例１は、図１に示した本実施例１に係る負荷駆動装置では、抵抗Ｒ１の電源遮断スイッチＳＷ１に接続された一端とは反対側の他端が出力回路用グラウンドＧＮＤ１に接続されていたのに対して、この他端を５Ｖの固定電源に接続するようにしたものである。
【００４７】
この変形例１のようにすれば、出力回路用電源電圧ＶＤＤＨを出力回路用グラウンド電位ＧＮＤ１まで下げるのではなく、ドライバＩＣの電源などの他の固定電位（図３では５Ｖ）まで下げることができる。このように、出力回路用電源ラインＶＤＤＨの出力回路用電源電圧ＶＤＤＨを０Ｖまで下げなくても、通常駆動状態より電位差を一瞬下げることで、出力回路用電源Ｖｓ−出力回路用グラウンドＧＮＤ１間の寄生容量および出力段トランジスタＴｒの寄生容量に蓄えられた電荷を減らせるだけでなく、負荷駆動装置を変更することなく（出力段トランジスタＴｒのドレイン−ソース間電圧Ｖｄｓ，ゲート電圧Ｖｇを下げられるため）、出力段トランジスタＴｒのＯＮ抵抗の特性を一瞬上げる（＝負荷駆動装置の特性を変える）ことができる点に着目し、負荷駆動装置の出力を切り替える際に発生する貫通電流を大幅に低減する。
【実施例２】
【００４８】
図４は、本発明の実施例２に係る負荷駆動装置の構成を示す回路図である。図５は、本実施例２に係る負荷駆動装置の動作を示すタイミングチャートである。
【００４９】
本実施例２に係る負荷駆動装置は、図１に示した実施例１に係る負荷駆動装置に対して、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のプッシュプル構成でなる出力回路部への切り替えタイミング信号Ｓｉｇ１を規定時間τだけ遅延させた切り替えタイミング信号Ｓｉｇ１’とするディレイ回路ＤＬを設けるようにしたものである。ディレイ回路ＤＬの入力端子は、抵抗Ｒ２とツェナダイオードＺＤ１との接続点に接続されて切り替えタイミング信号Ｓｉｇ１を入力し、ディレイ回路ＤＬの出力端子は、切り替えタイミング信号Ｓｉｇ１を規定時間τだけ遅延した切り替えタイミング信号Ｓｉｇ１’をインバータＩＮＶ１の入力端子に出力する。電源遮断スイッチＳＷ１を制御する切り替えタイミング信号Ｓｉｇ１（図５（ｂ）参照）を遅延させて切り替えタイミング信号Ｓｉｇ１’ （図５（ｃ）参照）を発生する。
【００５０】
なお、その他の特に言及しない部分は、実施例１に係る負荷駆動装置に係る対応部分と同様に構成されているので、対応する部分には同一符号を付して、それらの詳しい説明を割愛する。
【００５１】
このように構成された実施例２に係る負荷駆動装置によれば、切り替えタイミング信号Ｓｉｇ１を規定時間τだけ遅延させた切り替えタイミング信号Ｓｉｇ１’とするディレイ回路ＤＬを設けたことにより、出力回路用電源電圧ＶＤＤＨの立ち下がる時間と、ＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１およびＮチャンネルトランジスタＴｒ１２〜Ｔｒｎ２のプッシュプル構成でなる出力回路部が切り替る時間とを十分確保でき、出力回路用電源電圧ＶＤＤＨもより下がるため、ノイズ低減の効果が大であるという利点がある。換言すれば、出力回路用電源電圧ＶＤＤＨの立ち下がる時間と出力回路部の出力段トランジスタＴｒが切り替る時間を十分確保でき、出力回路用電源電圧ＶＤＤＨが規定時間τの経過によりさらに下がるためノイズ低減の効果が大である。
【００５２】
また、規定時間τは最悪負荷条件（出力オールＨ）からディレイ回路ＤＬのディレイ値を決めても可であるので、容量性負荷であれば、どのような負荷でも同じ効果が得られる。
【００５３】
さらに、出力回路用電源電圧ＶＤＤＨが０Ｖまで下がるのに十分必要な規定時間τを確保できるようにディレイ回路ＤＬのディレイ値を決めると、一番大きいノイズ低減効果が得られる。
【実施例３】
【００５４】
図６は、本発明の実施例３に係る負荷駆動装置の構成を示す回路図である。図７は、本実施例３に係る負荷駆動装置の動作を示すタイミングチャートである。
【００５５】
本実施例３に係る負荷駆動装置は、図４に示した実施例２に係る負荷駆動装置に対して、電源遮断スイッチＳＷ１をＰチャンネルトランジスタでなる電源遮断スイッチ素子ＳＷ２に置き換えるとともに、電源遮断スイッチ素子ＳＷ２のソース−ゲート間に抵抗Ｒ３およびツェナダイオードＺＤ２を並列に接続し、さらに電源遮断スイッチ素子ＳＷ２のゲート電極をコンデンサＣ１を介してディレイ回路ＤＬの入力端子に接続するようにしたものである。切り替えタイミング信号Ｓｉｇ１は、コンデンサＣ１とディレイ回路ＤＬとの接続点に入力される。
【００５６】
なお、その他の特に言及しない部分は、実施例２に係る負荷駆動装置に係る対応部分と同様に構成されているので、対応する部分には同一符号を付して、それらの詳しい説明を割愛する。
【００５７】
このように構成された本実施例３に係る負荷駆動装置によれば、電源遮断スイッチ素子ＳＷ２を制御する信号を切り替えタイミング信号Ｓｉｇ１とし、その切り替えタイミング信号Ｓｉｇ１をディレイ回路ＤＬで規定時間τだけ遅らせて切り替えタイミング信号Ｓｉｇ１’とすることで、貫通電流を防止することができる。規定時間τを出力回路用電源電圧ＶＤＤＨが必ず下がるように設計することにより、タイミング信号発生手段が不要になるという効果がある。
【００５８】
［実施例３の変形例１］
図８は、本実施例３に係る負荷駆動装置の変形例１を示す回路図である。この変形例１は、図６に示した本実施例３に係る負荷駆動装置に対して、抵抗Ｒ１と出力回路用グラウンドＧＮＤ１との間にスイッチＳＷ３を追加するようにしたものである。
【００５９】
この変形例１によれば、抵抗Ｒ１と出力回路用グラウンドＧＮＤ１との間にスイッチＳＷ３を追加するようにしたので、スイッチＳＷ３がオフの場合に電流が流れず、消費電力が低下するという効果がある。
【００６０】
［実施例３の変形例２］
図９は、本実施例３に係る負荷駆動装置の変形例２を示す回路図である。この変形例２は、図８に示した本実施例３に係る負荷駆動装置の変形例１に対して、電源遮断スイッチＳＷ２とＰチャンネルトランジスタＴｒ１１〜Ｔｒｎ１のソース電極との間に貫通電流を鈍らせるための抵抗Ｒ４をさらに追加するようにしたものである。
【００６１】
この変形例２によれば、貫通電流がより一層緩やかになるという利点がある。この変形例２によれば、貫通電流が防止された状態で、出力波形を抵抗Ｒ４などにより鈍らせると、ラジオノイズの効果がさらに得られる。なお、ドライバＩＣの各出力に抵抗入れても同様の効果がある。
【実施例４】
【００６２】
図１０は、本発明の実施例４に係る負荷駆動装置の構成を示す回路図である。図１１は、本実施例４に係る負荷駆動装置の動作を示すタイミングチャートである。
【００６３】
本実施例４に係る負荷駆動装置は、図１に示した実施例１に係る負荷駆動装置に対して、出力回路用電源電圧ＶＤＤＨを出力回路用グラウンド電位ＧＮＤ１に落とす時間を、抵抗Ｒ１を固定抵抗でなく、可変抵抗ＶＲ１により可変させて一定にできるようにしたものである。なお、必要であれば、可変抵抗ＶＲ１をトランジスタの抵抗成分に変更する回路とすることもできる。
【００６４】
なお、その他の特に言及しない部分は、実施例１に係る負荷駆動装置に係る対応部分と同様に構成されているので、対応する部分には同一符号を付して、それらの詳しい説明を割愛する。
【００６５】
このように構成された実施例４に係る負荷駆動装置では、可変抵抗ＶＲ１を可変に調整することにより、スイッチングスピードを確保して遅くれないようにし、負荷により立ち下がり時間が変わらないようにできる効果がある。立下り時間を一定に保ち、周波数を落とすのを防止できる（図１１（ｂ）参照）。
【実施例５】
【００６６】
図１２は、本発明の実施例５に係る負荷駆動装置の構成を示す回路図である。
【００６７】
本実施例５に係る負荷駆動装置は、図１に示した実施例１に係る負荷駆動装置に対して、抵抗Ｒ１を、スイッチ素子ＳＷ４の抵抗成分に置き換えるようにしたものである。
【００６８】
なお、その他の特に言及しない部分は、実施例１に係る負荷駆動装置に係る対応部分と同様に構成されているので、対応する部分には同一符号を付して、それらの詳しい説明を割愛する。
【００６９】
このように構成された本実施例５に係る負荷駆動装置によれば、抵抗Ｒ１をスイッチ素子ＳＷ４の抵抗成分に置き換えたことにより、スイッチング動作がスピードアップするとともに、消費電力が低下するという効果がある。
【実施例６】
【００７０】
図１３は、本発明の実施例６に係る負荷駆動装置の構成を示す回路図である。
【００７１】
本実施例６に係る負荷駆動装置は、図１に示した実施例１に係る負荷駆動装置に対して、スイッチＳＷ１，抵抗Ｒ１，抵抗Ｒ２，ツェナダイオードＺＤ１およびインバータＩＮＶ１からなる切り替えタイミング信号発生回路を、複数（図示は２つ）のラッチ回路Ｌ１〜Ｌｎ毎に設けるようにしたものである。
【００７２】
なお、その他の特に言及しない部分は、実施例１に係る負荷駆動装置に係る対応部分と同様に構成されているので、対応する部分には同一符号を付して、それらの詳しい説明を割愛する。
【００７３】
このように構成された本実施例６に係る負荷駆動装置によれば、スイッチＳＷ１，抵抗Ｒ１，抵抗Ｒ２，ツェナダイオードＺＤ１およびインバータＩＮＶ１からなる切り替えタイミング信号発生回路を、複数のラッチ回路Ｌ１〜Ｌｎ毎に付けるようにしたので、各ラッチ回路Ｌ１〜Ｌｎで切り替えタイミング信号Ｓｉｇ１のタイミングを少しずつ変えることができる。なお、複数の出力回路用電源ラインＶＤＤＨでタイミングを変えるようにしてもよい。
【００７４】
また、スイッチＳＷ１，抵抗Ｒ１，抵抗Ｒ２，ツェナダイオードＺＤ１およびインバータＩＮＶ１からなる切り替えタイミング信号発生回路を、ドライバＩＣ毎に外付けするようにしてもよい。
【実施例７】
【００７５】
図１４は、本発明の実施例７に係る負荷駆動装置の構成を示す回路図である。
【００７６】
本実施例７に係る負荷駆動装置は、図１に示した実施例１に係る負荷駆動装置に対して、抵抗Ｒ２とツェナダイオードＺＤ１との接続点と、出力回路用グラウンドＧＮＤ１との間に抵抗Ｒ７と抵抗Ｒ８との直列接続を介挿し、抵抗Ｒ７と抵抗Ｒ８との接続点の電圧を切り替えタイミング信号Ｓｉｇ１としてインバータＩＮＶ１の入力端子に入力している。また、抵抗Ｒ１と出力回路用グラウンドＧＮＤ１との間にツェナダイオードＺＤ３を介挿し、抵抗Ｒ１とツェナダイオードＺＤ３との接続点を逆流防止ダイオードＤ２を通じてドライバＩＣの電源などの他のレギュレータＲＥＧの入力端子に接続している。レギュレータＲＥＧの入力端子には、逆流防止ダイオードＤ１を通じてバッテリー電圧＋Ｂ（例えば、１３Ｖ）も印加されている。レギュレータＲＥＧの出力端子は、５Ｖの固定電圧となっている。
【００７７】
なお、その他の特に言及しない部分は、実施例１に係る負荷駆動装置に係る対応部分と同様に構成されているので、対応する部分には同一符号を付して、それらの詳しい説明を割愛する。
【００７８】
このように構成された本実施例７に係る負荷駆動装置によれば、出力回路用電源ラインＶＤＤＨを抵抗Ｒ１を介してレギュレータＲＥＧの入力端子に接続することで、出力回路用電源電圧ＶＤＤＨを出力回路用グラウンドＧＮＤ１まで下げるのではなく、固定電位５ＶをレギュレートするレギュレータＲＥＧの入力電圧相当とすることとし、出力回路用グラウンドＧＮＤ１に電荷を捨てるのではなく、レギュレータＲＥＧの入力電流として利用することができる。
【００７９】
［実施例７の変形例１］
図１５は、本実施例７に係る負荷駆動装置の変形例１を示す回路図である。この変形例１は、図１４に示した本実施例７に係る負荷駆動装置において、抵抗Ｒ１と抵抗Ｒ２とを共用して抵抗Ｒ１のみとするとともに、ツェナダイオードＺＤ１，ツェナダイオードＺ３および抵抗Ｒ７，Ｒ８を共用してツェナダイオードＺＤ１のみとしたものである。
【００８０】
この変形例１のようにすれば、抵抗Ｒ１および抵抗Ｒ２だけでなく、ツェナダイオードＺＤ１，ＺＤ３も共用化できるので、部品点数を削減することができる。
【００８１】
ところで、上記実施例１ないし７に係る負荷駆動装置に関しては、以下のような変形例をさらに考えることができる。
【００８２】
上記実施例１ないし７に係る負荷駆動装置では、電源を出力回路用電源および論理回路用電源の２つとしたが、電源が３つ以上で少なくとも１つの電源を下げて論理回路を切り替えるようにしてもよい。
【００８３】
また、上記実施例１ないし７に係る負荷駆動装置では、Ｈ→Ｌ、Ｌ→Ｈ両方のタイミングで貫通電流対策をしているが、ノイズレベルに差がある場合や、トランジスタサイズ（電流能力）の差がある場合は、片方のタイミングのみで貫通電流対策をしてもよい。その方が高速動作が可能である。ただし、オールＯＮ、オールＯＦＦの制御をする必要がある。この例以外は、ラッチ回路Ｌ１〜Ｌｎ毎に切り替わるため、ラッチ回路Ｌ１〜Ｌｎ前後で同じ状態であれば、出力も同じ状態を継続することにより、スイッチングの回数が減り、結果貫通電流が流れる回数が減ることによるノイズ低減効果と本発明の効果とを合わせることにより、さらなるノイズ低減効果を実現できる。
【００８４】
さらに、出力回路部の出力段トランジスタＴｒの切り替わりが大きいのが分かっている（ＥＬフィールド反転駆動法）時などは、そのタイミングだけで貫通電流対策をしてもよい。この場合には、常にする対策回路を動作する必要もない。
【００８５】
出力回路用電源電圧ＶＤＤＨを遮断または他の電位に固定する手段をドライバＩＣ内部に備えることもできる。これにより、小型化が可能である。ただし、ドライバＩＣの発熱防止にはならない。
【００８６】
以上、本発明の各実施例を説明したが、これらはあくまでも例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施例１に係る負荷駆動装置の回路図。
【図２】本実施例１に係る負荷駆動装置の動作をタイミングチャート。
【図３】本実施例１に係る負荷駆動装置の変形例の回路図。
【図４】本発明の実施例２に係る負荷駆動装置の回路図。
【図５】本実施例２に係る負荷駆動装置の動作をタイミングチャート。
【図６】本発明の実施例３に係る負荷駆動装置の回路図。
【図７】本実施例３に係る負荷駆動装置の動作をタイミングチャート。
【図８】本実施例３に係る負荷駆動装置の変形例１の回路図。
【図９】本実施例３に係る負荷駆動装置の変形例２の回路図。
【図１０】本発明の実施例４に係る負荷駆動装置の回路図。
【図１１】本実施例４に係る負荷駆動装置の動作をタイミングチャート。
【図１２】本発明の実施例５に係る負荷駆動装置の回路図。
【図１３】本発明の実施例６に係る負荷駆動装置の回路図。
【図１４】本発明の実施例７に係る負荷駆動装置の回路図。
【図１５】本実施例７に係る負荷駆動装置の変形例１の回路図。
【符号の説明】
【００８８】
ＧＮＤ１  出力回路用グラウンド，出力回路用グラウンド電位
ＧＮＤ２  論理回路用グラウンド，論理回路用グラウンド電位
ＩＮＶ１  インバータ
Ｌ１〜Ｌｎ  ラッチ回路
Ｒ１，Ｒ２  抵抗（抵抗手段）
ＲＥＧ  レギュレータ
ＳＲ  シフトレジスタ
ＳＷ１  電源遮断スイッチ（スイッチング手段）
ＳＷ２  電源遮断スイッチ素子（スイッチング手段）
Ｔｒ１１〜Ｔｒｎ１  Ｐチャンネルトランジスタ（出力段トランジスタ）
Ｔｒ１２〜Ｔｒｎ２  Ｎチャンネルトランジスタ（出力段トランジスタ）
ＶＤＤ  論理回路用電源電圧
ＶＤＤＨ  出力回路用電源電圧，出力回路用電源ライン
ＶＲ１  可変抵抗（抵抗手段）
Ｖｓ  出力回路用電源
ＺＤ１  ツェナダイオード
【図１】
0004524802.tif 000002
【図２】
0004524802.tif 000003
【図３】
0004524802.tif 000004
【図４】
0004524802.tif 000005
【図５】
0004524802.tif 000006
【図６】
0004524802.tif 000007
【図７】
0004524802.tif 000008
【図８】
0004524802.tif 000009
【図９】
0004524802.tif 000010
【図１０】
0004524802.tif 000011
【図１１】
0004524802.tif 000012
【図１２】
0004524802.tif 000013
【図１３】
0004524802.tif 000014
【図１４】
0004524802.tif 000015
【図１５】
0004524802.tif 000016