(57)【特許請求の範囲】
【請求項１】
所定の映像を表示する複数の画素を有する画素部と；
前記複数の画素を順次に選択する走査信号を印加する、複数のフリップフロップを有する走査駆動部と；
前記走査信号により選択された画素にデータ信号を印加するデータ駆動部と；
前記複数の画素の発光を制御する発光制御信号を印加する発光制御駆動部と；
を備え、
前記走査駆動部のそれぞれのフリップフロップは、
正の電源電圧と第１のノードとの間に連結され、ゲート端子に入力される制御信号のレベル状態に基づいてオン、またはオフ動作を行う第１のトランジスタと；
第２のノードに第１の電極が連結され、ゲート端子に入力される前記制御信号のレベル状態に基づいて第２の電極に印加される入力信号を伝達する第３のトランジスタと；
前記第１のノードと、前記制御信号、または前記制御信号を反転した制御信号が入力される制御信号ラインとの間に連結され、ゲート端子に連結した第２のノードのレベル状態に基づいてオン、またはオフ動作を行う第２のトランジスタと；
前記第１のノードと前記第２のノードとの間に連結され、一定時間の間に電圧を維持するキャパシタと；
を含み、
前記それぞれのフリップフロップに印加される制御信号は、クロック信号または反転されたクロック信号であり、前記クロック信号または反転されたクロック信号は、奇数番目のフリップフロップと偶数番目のフリップフロップに交差して入力され、
前記それぞれのフリップフロップは、前記第１のノードを介して前記走査信号を出力し、前記走査信号は、次の段のフリップフロップの前記入力信号となることを特徴とする、有機電界発光表示装置。
【請求項２】
前記それぞれのフリップフロップは、前記クロック信号の半周期ごとに走査信号を出力することを特徴とする、請求項１に記載の有機電界発光表示装置。
【請求項３】
前記第１〜第３のトランジスタは、ＰＭＯＳトランジスタであることを特徴とする、請求項１、または２のいずれか１項に記載の有機電界発光表示装置。
【請求項４】
所定の映像を表示する、複数の画素を有する画素部と；
前記複数の画素を順次に選択する走査信号を印加する、複数のフリップフロップを有する走査駆動部と；
前記走査信号により選択された画素にデータ信号を印加するデータ駆動部と；
前記複数の画素の発光を制御する発光制御信号を印加する発光制御駆動部と；
を備え、
前記走査駆動部のそれぞれのフリップフロップは、
正の電源電圧と第１のノードとの間に連結され、ゲート端子に入力される制御信号のレベル状態に基づいてオン、またはオフ動作を行う第１のトランジスタと；
第２のノードに第１の電極が連結され、ゲート端子に入力される前記制御信号のレベル状態に基づいて第２の電極に印加される入力信号を伝達する第３のトランジスタと；
前記第１のノードと、クロック信号または反転されたクロック信号が入力されるクロック信号ラインとの間に連結され、ゲート端子に連結した第２のノードのレベル状態に基づいてオン、またはオフ動作を行う第２のトランジスタと；
前記第１のトランジスタおよび前記第３のトランジスタのゲート端子に共通に連結され、入力されるクロック信号または反転されたクロック信号に基づいてローレベルまたはハイレベルの前記制御信号を印加する制御信号入力部と；
前記第１のノードと前記第２のノードとの間に連結され、一定時間の間に電圧を維持するキャパシタと；
を含み、
前記制御信号入力部は、
前記第１のトランジスタおよび前記第３トランジスタのゲート端子と負の電源電圧との間に連結され、前記クロック信号または反転されたクロック信号に基づいてオン、またはオフ動作を行う第４のトランジスタと；
前記第１のトランジスタおよび前記第３のトランジスタのゲート端子と正の電源電圧との間に連結され、前記反転されたクロック信号またはクロック信号に基づいてオン、またはオフ動作を行う第５のトランジスタと；
から構成され、
前記クロック信号または反転されたクロック信号は、奇数番目のフリップフロップと偶数番目のフリップフロップに交差して入力され、
前記それぞれのフリップフロップは、前記第１のノードを介して前記走査信号を出力し、前記走査信号は、次の段のフリップフロップの前記入力信号となることを特徴とする、有機電界発光表示装置。
【請求項５】
前記それぞれのフリップフロップは、前記クロック信号の半周期ごとに走査信号を出力することを特徴とする、請求項４に記載の有機電界発光表示装置。
【請求項６】
前記第１〜第５のトランジスタは、ＰＭＯＳトランジスタであることを特徴とする、請求項４、または５のいずれか１項に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界発光表示装置に関し、より詳細には、画素部に形成される複数の画素を選択する走査信号を発生するＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐａｎｅｌ）形態の走査駆動部およびこれを備えた有機電界発光表示装置に関する。
【背景技術】
【０００２】
平板表示装置は、陰極線管を用いた表示装置より重さや容積を低減することができるという長所があるため、研究開発が進んでいる。これにより、液晶表示装置（ＬＣＤ；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、電界放出表示装置（ＦＥＤ；Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、プラズマディスプレイパネル（ＰＤＰ；Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）および有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｏｒｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ；以下、「有機ＥＬ表示装置」という。）等が開発され実用化されている。これらのうちＰＤＰは、大型画面化が可能であるが、発光効率と輝度が低いため、消費電力が大きいという問題がある。また、ＬＣＤは、応答速度が遅く、バックライトにより発光するため、消費電力が大きいという問題がある。
【０００３】
これらに対して、有機ＥＬ表示装置は、有機物質を用いて発光させるものであって、ＬＣＤに比べて視野角が広く、応答速度が速く、そして自発光素子でコントラストが良好であり、視認性に優れている。また、バックライトが不要なので、消費電力が少なく、薄形化および軽量化が可能である。
【０００４】
しかしながら、有機ＥＬ表示装置は、大型画面を構成する場合、製造プロセスの制約から、ガラス基板１枚から製造できるＥＬ表示パネルの大きさが制限される。また、大画面の場合、画面の一部に欠陥が発生した時、収率の低下が回避できず、面面内の均一性の確保も困難となる。
【０００５】
上記のような大型画面を構成しがたい有機ＥＬ表示装置についての解決方法の１つとして開発された技術が、タイルリング（Ｔｉｌｉｎｇ）技術であり、これは、いくつかＥＬ表示パネルをタイル形態で接合させて、１つの表示パネルを形成する方法である。
【０００６】
各ＥＬ表示パネルは、従来のＥＬ表示パネルと同様に所定の映像を表示する複数の画素よりなる。上記複数の画素を活性化するために、走査駆動部は、走査信号を印加し、データ駆動部は、走査信号が印加された画素にデータ信号を印加する。また、上記データ信号の正確なプログラミングと発光タイムを制御するために、発光制御駆動部は、各画素に発光制御信号を印加する。
【０００７】
また、走査駆動部、データ駆動部および発光制御駆動部は、多様な方式で各ＥＬ表示パネルと電気的に連結される。
【０００８】
例えば、各ＥＬ表示パネルに接着され電気的に連結されているテープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ；ＴＣＰ）にチップ等の形態で装着することができる。また、各ＥＬ表示パネルに接着され電気的に連結されている可撓性印刷回路（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ；ＦＰＣ）、またはフィルム（ｆｉｌｍ）等にチップ等の形態で装着することができる。これをＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｌｅｘｉｂｌｅ  ｂｏａｒｄ、またはＣｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式という。これとは異なって、ＥＬ表示パネルのガラス基板上に直接チップ等の形態で装着したものは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式とよばれる。これらの方法は、各駆動部を別々に設計し、電気的に連結するので、費用が多くかかり、また、モジュールの簡素化に向かないという問題がある。
【０００９】
したがって、近年、ＥＬ表示パネルの内部に画素部、走査／発光制御駆動部、および／または、データ駆動部を設計し、１つのＥＬ表示パネルにあらゆるシステムを構築する試みがなされている。これをＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐａｎｅｌ）という。
【００１０】
タイルリング（Ｔｉｌｉｎｇ）技術を用いた有機ＥＬ表示装置の場合、複数のＥＬ表示パネルを接合して形成するので、各ＥＬ表示パネルをＣＯＦ型やＣＯＧ型等で製作するよりも、ＳＯＰ型で製作する方が、各ＥＬ表示パネルを接合しやすい。また、各駆動部が占める面積を低減することができ、各駆動部の集積回路を設計するに要する費用や時間を軽減することができる。
【００１１】
しかし、ＳＯＰ型の有機ＥＬ表示装置を開発するためには、データ駆動部または走査／発光制御駆動部における駆動周波数や電子移動度等のような、ＥＬ表示パネル内部の様々な事情や条件を考慮する必要がある。現行技術水準では、データ駆動部は高周波数での駆動を必要とするため、データ駆動部をパネルの内部に設計することが非常に困難である。
【００１２】
したがって、データ駆動部は、ＣＭＯＳ技術を用いた集積回路の形態で外部から連結され、走査駆動部または／および発光制御駆動部は、ＥＬ表示パネルの内部に形成される。それゆえ、ＳＯＰ型の有機ＥＬ表示装置を実現するために、走査駆動部および発光制御駆動部が、ＥＬ表示パネルの内部で最適な駆動を行うことが可能な、簡易な回路構成が必要とされている。
【００１３】
【特許文献１】大韓民国特許公開２０００−第００１９４１７号
【特許文献２】大韓民国特許公開２００４−第００９３５０４号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、ＥＬ表示パネルの内部にＳＯＰ型で設計され、画素を選択するための走査信号を発生する新しい構成の走査駆動部とこれを備えた有機電界発光表示装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明のある観点によれば、所定の映像を表示する複数の画素を有する画素部と、上記複数の画素を順次に選択する走査信号を印加する、複数のフリップフロップを有する走査駆動部と、上記走査信号により選択された画素にデータ信号を印加するデータ駆動部と、上記複数の画素の発光を制御する発光制御信号を印加する発光制御駆動部とを備え、上記走査駆動部のそれぞれのフリップフロップは、
正の電源電圧と第１のノードとの間に連結され、ゲート端子に入力される制御信号のレベル状態に基づいてオン、またはオフ動作を行う第１のトランジスタと、第２のノードに第１の電極が連結され、ゲート端子に入力される上記制御信号のレベル状態に基づいて第２の電極に印加される入力信号を伝達する第３のトランジスタと、上記第１のノードと、上記制御信号、または上記制御信号を反転した制御信号が入力される制御信号ラインとの間に連結され、ゲート端子に連結した第２のノードのレベル状態に基づいてオン、またはオフ動作を行う第２のトランジスタとを含む有機電界発光表示装置が提供される。
【００１６】
また、上記それぞれのフリップフロップは、上記第１のノードと上記第２のノードとの間に連結され、一定時間の間に電圧を維持するキャパシタをさらに含むとしてもよい。
【００１７】
また、上記それぞれのフリップフロップに印加される制御信号は、クロック信号または反転されたクロック信号であり、上記クロック信号または反転されたクロック信号は、奇数番目のフリップフロップと偶数番目のフリップフロップに交差して入力されるとしてもよい。
【００１８】
また、上記それぞれのフリップフロップは、上記第１のノードを介して上記走査信号を出力し、上記走査信号は、次の段のフリップフロップの上記入力信号となるとしてもよい。
【００１９】
また、上記それぞれのフリップフロップは、上記クロック信号の半周期ごとに走査信号を出力するとしてもよい。
【００２０】
また、上記第１〜第３のトランジスタは、ＰＭＯＳトランジスタであるとしてもよい。
【００２１】
また、上記目的を達成するために、本発明の別の観点によれば、所定の映像を表示する、複数の画素を有する画素部と、上記複数の画素を順次に選択する走査信号を印加する、複数のフリップフロップを有する走査駆動部と、上記走査信号により選択された画素にデータ信号を印加するデータ駆動部と、上記複数の画素の発光を制御する発光制御信号を印加する発光制御駆動部とを備え、上記走査駆動部のそれぞれのフリップフロップは、正の電源電圧と第１のノードとの間に連結され、ゲート端子に入力される制御信号のレベル状態に基づいてオン、またはオフ動作を行う第１のトランジスタと、第２のノードに第１の電極が連結され、ゲート端子に入力される上記制御信号のレベル状態に基づいて第２の電極に印加される入力信号を伝達する第３のトランジスタと、上記第１のノードと、上記制御信号、または上記制御信号を反転した制御信号が入力される制御信号ラインとの間に連結され、ゲート端子に連結した第２のノードのレベル状態に基づいてオン、またはオフ動作を行う第２のトランジスタと、上記第１のトランジスタおよび上記第３のトランジスタのゲート端子に共通に連結され、入力されるクロック信号または反転されたクロック信号に基づいてローレベルまたはハイレベルの上記制御信号を印加する制御信号入力部とを含む有機電界発光表示装置が提供される。
【００２２】
また、上記それぞれのフリップフロップは、上記第１のノードと上記第２のノードとの間に連結され、一定時間の間に電圧を維持するキャパシタをさらに含むとしてもよい。
【００２３】
また、上記制御信号入力部は、上記第１のトランジスタおよび上記第３トランジスタのゲート端子と負の電源電圧との間に連結され、上記クロック信号または反転されたクロック信号に基づいてオン、またはオフ動作を行う第４のトランジスタと、上記第１のトランジスタおよび上記第３のトランジスタのゲート端子と正の電源電圧との間に連結され、上記反転されたクロック信号またはクロック信号に基づいてオン、またはオフ動作を行う第５のトランジスタとから構成されるとしてもよい。
【００２４】
また、上記それぞれのフリップフロップに印加される制御信号は、クロック信号または反転されたクロック信号であり、上記クロック信号または反転されたクロック信号は、奇数番目のフリップフロップと偶数番目のフリップフロップに交差して入力されるとしてもよい。
【００２５】
また、上記それぞれのフリップフロップは、上記第１のノードを介して上記走査信号を出力し、上記走査信号は、次の段のフリップフロップの上記入力信号となるとしてもよい。
【００２６】
また、上記それぞれのフリップフロップは、上記クロック信号の半周期ごとに走査信号を出力するとしてもよい。
【００２７】
また、上記第１〜第５のトランジスタは、ＰＭＯＳトランジスタであるとしてもよい。
【発明の効果】
【００２８】
本発明によれば、表示パネルの内部に直接３つのトランジスタと１つのキャパシタとから構成されるフリップフロップを形成することによって、回路を単純化し、レイアウト面積を最小化しつつ、ＳＯＰを具現することが容易となる。
【００２９】
また、ハイレベルの走査信号が出力される時、第２のトランジスタに静電流が流れるのを遮断して、消費電力を減少させることができるという効果がある。
【００３０】
また、第２のトランジスタのソース−ゲート間にキャパシタを連結することによって、ローレベルの走査信号が出力される時、駆動電圧と同じ波形を出力でき、充分なフルダウンが可能となる。
【００３１】
したがって、本発明は、ＳＯＰ用に単純化した走査駆動部を提供し、これにより、消費電力を最小化できる効果がある。
【発明を実施するための最良の形態】
【００３２】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３３】
図１は、本発明の実施形態に係るタイルリング技術を用いた大型有機ＥＬ表示装置を示すブロック図である。
【００３４】
図１を参照すると、本発明の実施形態に係るタイルリング技術を用いた有機ＥＬ表示装置は、複数の有機ＥＬ表示装置１００が接合される構成をとる。図１の場合、行（ｒｏｗ）に４つの小型有機ＥＬ表示装置１００が接合され、これが２列（ｃｏｌｕｍｎ）で構成されるが、設計者は、必要に応じて多様な大きさで接合することができる。
【００３５】
有機ＥＬ表示装置１００それぞれは、映像を表示することのできるＥＬ表示パネル１０と、ＥＬ表示パネル１０に映像データ信号を供給するデータ駆動部２０とから構成される。
【００３６】
各有機ＥＬ表示装置１００のＥＬ表示パネル１０は、基本的に同じ構造を有し、各エッジ面を接着剤で接着し、１つに組合わせられたＥＬ表示パネルを形成する。接着剤としては、紫外線硬化樹脂や熱硬化樹脂、例えば、エポキシ樹脂等が使用される。
【００３７】
各ＥＬ表示パネル１０は、従来に使われる有機ＥＬ表示装置のＥＬ表示パネルと同一の製造工程により生産されることができる。したがって、同一の製造工程により生産された同じ複数のＥＬ表示パネルを取り付けて、１つの大型ＥＬ表示パネルを形成する。
【００３８】
このようなＥＬ表示パネルに形成される走査駆動部、発光制御駆動部および複数の画素の薄膜トランジスタは、高速の応答速度および均一性を具現するために、薄膜トランジスタのチャンネルとしてポリシリコンを有する。この際、ポリシリコンは、非晶質シリコン層をガラス基板上に形成された後、低温ポリシリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ；以下、「ＬＴＰＳ」という。）工程を経て、結晶化される。
【００３９】
このようなＬＴＰＳ工程を経て形成されたポリシリコンにより、複数のトランジスタが形成され、複数のトランジスタを用いてＥＬ表示パネルの内部にレッド、グリーン、ブルーのサブ画素から構成される画素部と、上記各画素を選択し、発光を制御する信号を生成する走査駆動部および発光制御駆動部が形成される。ここで、ＥＬ表示パネル１０については後述する。
【００４０】
それぞれのデータ駆動部２０は、ＣＭＯＳ形成技術を用いた外装型集積回路ＩＣとして設計され、各ＥＬ表示パネル１０と電気的に連結される。１つのＥＬ表示パネル１０とデータ駆動部２０間との電気的な連結は、可撓性フィルム上に印刷された金属パターンによりなされる。すなわち、データ駆動部２０の出力端子は、金属パターンの一端に電気的に連結され、ＥＬ表示パネル１０上に設けられたデータラインは、上記金属パターンの他端に電気的に連結される。これをテープキャリアパッケージ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ；ＴＣＰ）方式という。それぞれのデータ駆動部２０は、可撓性フィルム上に設けられた複数の導電性ラインを介してデータ信号をＥＬ表示パネル１０の画素部に供給する。
【００４１】
図２は、図１に示す本発明の実施形態に係る有機ＥＬ表示装置を詳細に示すブロック図である。
【００４２】
図２を参照すると、有機ＥＬ表示装置１００は、ＥＬ表示パネル１０と、データ駆動部２０とから構成される。
【００４３】
ＥＬ表示パネル１０は、画素部１２、走査駆動部１４および発光制御駆動部１６から構成される。
【００４４】
画素部１２は、複数のデータ線Ｄ１〜Ｄｍ（ｍは自然数）、複数の走査線Ｓ１〜Ｓｎ（ｎは自然数）、複数の発光制御線Ｅ１〜Ｅｎおよびこれらの線が交差する領域に形成された複数の画素Ｐ１１〜Ｐｎｍを備える。
【００４５】
上記複数のデータ線Ｄ１〜Ｄｍは、データ駆動部２０と電気的に連結され、また図２における垂直方向に延長され、各画素にそれぞれデータ信号を伝達する。
【００４６】
また、複数の走査線Ｓ１〜Ｓｎと複数の発光制御線Ｅ１〜Ｅｎは、従来の有機ＥＬ表示装置とは異なって、データ線Ｄ１〜Ｄｍと同様の方向に延長されるが、図２における水平方向に配置された各画素に同一の走査信号および発光制御信号を伝達するために、各走査線Ｓ１〜Ｓｎおよび発光制御線Ｅ１〜Ｅｎごとにコンタクトホールを形成する。したがって、上記コンタクトホールを介して接続される金属配線は、図２における水平方向に延長され、図２における水平方向の画素には、走査信号および発光制御信号が伝達される。
【００４７】
各画素Ｐ１１〜Ｐｎｍは、レッド、グリーン、ブルーの３つのサブ画素が、反復的に行と列に配列される。各レッド、グリーン、ブルーのサブ画素は、発光する有機発光層の有機物質が異なるだけで、配線レイアウトや駆動回路部の回路連結関係はいずれも同一である。したがって、各画素は、印加されるデータ信号に該当する輝度をもってレッド、グリーンおよびブルーの光を発光し、これら３色の組合せで１つのカラーを表現する。
【００４８】
走査駆動部１４は、データ駆動部２０と画素部１２との間に形成される。これは、複数のＥＬ表示パネル１０が接合されて１つの大型パネルが形成されるので、各走査駆動部１４は、データ駆動部２０と同じ側に形成されなければならない（これを「片軸駆動」という。）。走査駆動部１４は、複数の走査線Ｓ１〜Ｓｎに連結され、画素部１２に順次に走査信号を印加し、各画素Ｐ１１〜Ｐｎｍを順次に選択する。
【００４９】
発光制御駆動部１６は、走査駆動部１４と画素部１２との間に形成され、また複数の発光制御線Ｅ１〜Ｅｎに連結されて画素部１２に順次に発光制御信号を印加し、各画素Ｐ１１〜Ｐｎｍの発光タイムを制御する。
【００５０】
データ駆動部２０は、前述したように、可撓性フィルム上に設けられた複数の導電性ラインを介してデータ信号をＥＬ表示パネル１０の画素部１２に供給する。
【００５１】
前述のような本発明の実施形態に係る有機ＥＬ表示装置１００は、ＥＬ表示パネル１０と、データ駆動部２０とから構成され、ＥＬ表示パネル１０は、画素部１２と、走査駆動部１４と、発光制御駆動部１６とから構成される。以下、本発明の好ましい実施形態を参照して走査駆動部について詳細に説明する。
【００５２】
（第１の実施形態）
図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の走査駆動部を示すブロック図である。
【００５３】
図３を参照すると、走査駆動部１４は、複数のフリップフロップＦＦ１、ＦＦ２、ＦＦ３、…を有する。すなわち、第１のフリップフロップ１４＿１は、開始パルスＳＰを受信し、クロック信号ＣＬＫおよび反転されたクロック信号ＣＬＫＢに同期して第１の出力信号ＯＵＴ１を出力する。第１の出力信号ＯＵＴ１は、シフトされ、第２のフリップフロップ１４＿２の入力信号となる。また、第１の出力信号ＯＵＴ１は、画素部１２の第１の行に位置する画素を選択する第１の走査信号ＳＣＡＮ［１］となる。
【００５４】
第２のフリップフロップ１４＿２は、第１の出力信号ＯＵＴ１を受信し、半周期シフトされたクロック信号ＣＬＫおよび反転されたクロック信号ＣＬＫＢに同期して第２の出力信号ＯＵＴ２を出力する。第２の出力信号ＯＵＴ２は、第３のフリップフロップ１４＿３の入力信号となる。また、第２の出力信号ＯＵＴ２は、画素部１２の第２の行に位置する画素を選択する第２の走査信号ＳＣＡＮ［２］となる。
【００５５】
第３のフリップフロップ１４＿３は、第２の出力信号ＯＵＴ２を受信し、半周期シフトされたクロック信号ＣＬＫおよび反転されたクロック信号ＣＬＫＢに同期して第３出力信号ＯＵＴ３を出力する。第３の出力信号ＯＵＴ３は、第４のフリップフロップ（図示せず）の入力信号となる。また、第３の出力信号ＯＵＴ３は、画素部１２の第３の行に位置する画素を選択する第３の走査信号ＳＣＡＮ［３］となる。
【００５６】
各段のフリップフロップは、クロック信号ＣＬＫと反転されたクロック信号ＣＬＫＢを交差するように入力し、クロック信号ＣＬＫから半周期シフトされた走査信号ＳＣＡＮを出力する。
【００５７】
例えば、奇数番目のフリップフロップ１４＿１に入力されるクロック信号ＣＬＫは、偶数番目のフリップフロップ１４＿２では、反転されたクロック信号ＣＬＫＢとして入力され、奇数番目のフリップフロップ１４＿１に入力される反転されたクロック信号ＣＬＫＢは、偶数番目ののフリップフロップ１４＿２では、クロック信号ＣＬＫとして入力される。したがって、クロック信号ＣＬＫの半周期ごとに走査信号ＳＣＡＮを出力することができる。
【００５８】
図３には、走査駆動部の構成として、３つのＤ型フリップフロップを１４＿１、１４＿２、１４＿３を示しているが、フリップフロップの数は、要求される走査信号の数に応して、設計者が任意に定めることができる。
【００５９】
図４Ａは、図３に示す奇数番目のフリップフロップを表す回路図である。
【００６０】
図４Ａを参照すると、奇数番目のフリップフロップは、３つのトランジスタＭ１、Ｍ２、Ｍ３および１個のキャパシタＣを有する。
【００６１】
第１のトランジスタＭ１は、正の電源電圧ＶｄｄラインとノードＮ１との間に連結され、ゲート端子には、クロック信号ＣＬＫが入力される。
【００６２】
第２のトランジスタＭ２は、第１の電極がノードＮ１に連結され、ゲート端子がノードＮ２に連結される。第２のトランジスタＭ２の第２の電極には、反転されたクロック信号ＣＬＫＢが入力される。
【００６３】
第３のトランジスタＭ３は、第１の電極がノードＮ２に連結され、第２の電極に開始パルスＳＰが入力され、ゲート端子にクロック信号ＣＬＫが入力される。ここで、第３のトランジスタの第２の電極に印加される開始パルスＳＰは、フリップフロップが第１のフリップフロップ１４＿１である場合に適用され、次の段のフリップフロップ１４＿２には、フリップフロップ１４＿１の走査信号ＳＣＡＮ［１］が入力される。以降のフリップフロップについても同様に前段のフリップフロップの走査信号が入力されることは、図３の説明で既に示した通りである。
【００６４】
ここで、第１のトランジスタＭ１、第２のトランジスタＭ２、第３のトランジスタＭ３は、同じ導電型のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、図４Ａおよび図４Ｂでは、Ｐ型のＭＯＳＦＥＴを用いて説明する。なお、本発明の実施形態に係るトランジスタは、Ｐ型に限られないことは、言うまでもない。
【００６５】
キャパシタＣは、ノードＮ１とノードＮ２との間に連結され、第２のトランジスタＭ２の第１の電極とゲート端子間の電圧を維持する役割を果たす。上記キャパシタＣによりフリップフロップは、フルダウン（Ｆｕｌｌ−Ｄｏｗｎ）が可能となり、全体的に駆動電圧と同じフルスイング（Ｆｕｌｌ  Ｓｗｉｎｇ）が可能となる。
【００６６】
例えば、クロック信号ＣＬＫは、ローレベルであり、反転されたクロック信号ＣＬＫＢは、ハイレベルであり、開始パルスＳＰがローレベルである場合、第１のトランジスタＭ１と第３トランジスタＭ３は、オンとなる。したがって、第２のトランジスタＭ２のゲート端子にローレベルの開始パルスＳＰが入力され、第２のトランジスタＭ２は、オンとなる。しかし、第２のトランジスタＭ２の第２の電極にハイレベルの反転されたクロック信号ＣＬＫＢが印加されるので、第２のトランジスタＭ２を介して電流が流れない。したがって、ノードＮ１に連結された走査線にハイレベルの走査信号ＳＣＡＮが出力される。この際、反転されたクロック信号ＣＬＫＢがハイレベルとなるので、第２のトランジスタＭ２のソース−ドレイン間の電圧差は、０Ｖとなり、第２のトランジスタＭ２に流れる静電流は、確実に遮断される。
【００６７】
次に、クロック信号ＣＬＫは、ハイレベルであり、反転されたクロック信号ＣＬＫＢは、ローレベルであり、開始パルスＳＰがハイレベルである場合、第１のトランジスタＭ１と第３のトランジスタＭ３は、オフとなる。この際、ローレベルの反転されたクロック信号ＣＬＫＢが第２のトランジスタＭ２の第２の電極に印加されるので、第２のトランジスタＭ２は、オンとなる。ノードＮ１に格納されていたハイレベルの電圧により、第２のトランジスタＭ２を介して電流が流れ、ノードＮ１は、ローレベルの反転されたクロック信号ＣＬＫＢだけ電圧が下降する。これは、キャパシタＣの一方の端子が連結されたノードＮ２が、第３トランジスタＭ３のオフによりフローティング（ｆｌｏａｔｉｎｇ）状態となるので、ノードＮ２の電圧は、ノードＮ１の電圧が下降する分だけ下降し、フルダウンが可能となるからである。したがって、ノードＮ１に連結された走査線には、ローレベルの走査信号ＳＣＡＮ［１］が出力される。
【００６８】
図４Ｂは、図３に示す偶数番目のフリップフロップを表す回路図である。
【００６９】
図４Ｂを参照すると、偶数番目のフリップフロップは、図４Ａに示す奇数番目のフリップフロップの構造と同様である。すなわち、偶数番目のフリップフロップは、３つのトランジスタＭ１、Ｍ２、Ｍ３と、１つのキャパシタＣとを有する。その構成については、説明の便宜上、前述した図４Ａの説明を参照することとし、省略する。
【００７０】
ただし、偶数番目のフリップフロップには、クロック信号ＣＬＫと反転されたクロック信号ＣＬＫＢとが、奇数番目のフリップフロップと反対に入力される。また、開始パルスＳＰの代りに、前段のフリップフロップ、すなわち奇数番目のフリップフロップ（以下、「以前奇数番目のフリップフロップ」という。）の走査信号が入力される。詳細に説明すると、第１のトランジスタＭ１のゲート端子および第３のトランジスタＭ３のゲート端子に反転されたクロック信号ＣＬＫＢが入力される。第２のトランジスタＭ２の第２の電極には、クロック信号ＣＬＫが入力される。また、第３のトランジスタＭ３の第２の電極には、以前奇数番目のフリップフロップから出力された走査信号が入力される。
【００７１】
前述のような構成を有する偶数番目のフリップフロップは、奇数番目のフリップフロップで説明したような動作を行い、半周期シフトされたクロック信号ＣＬＫに同期して、走査信号を出力する。
【００７２】
以上のように、本発明の実施形態に係る走査駆動部は、各段のフリップフロップにクロック信号ＣＬＫと反転されたクロック信号ＣＬＫＢを交差して入力することによって、クロックの半周期ごとにシフトされる走査信号を出力できる。
【００７３】
本発明の第１の実施形態に係るフリップフロップは、３つのトランジスタＭ１、Ｍ２、Ｍ３と、１つのキャパシタＣとから構成されるので、回路を単純化することができ、よって、レイアウトの面積を最小化することができる。また、ハイレベルの走査信号ＳＣＡＮが出力される時、第２のトランジスタＭ２のドレイン端子に入力されるハイレベルの信号に起因して静電流が流れるのを遮断して、消費電力を改善することができる。また、第２のトランジスタのソース−ゲート間にキャパシタＣを連結することによって、ローレベルの走査信号ＳＣＡＮを出力する時、充分のフルダウンが可能となる。
【００７４】
次に、複数のフリップフロップから構成される走査駆動部の動作を、各信号のタイミング図を参照して説明する。
【００７５】
図５は、本発明の第１の実施形態に係る走査駆動部の動作を示すタイミング図である。
【００７６】
説明に際して図３〜図５を参照し、まず、奇数番目の代表的なフリップフロップである第１のフリップフロップ１４＿１の動作について説明する。
【００７７】
第１のフリップフロップ１４＿１には、ローレベルのクロック信号ＣＬＫとハイレベルの反転されたクロック信号ＣＬＫＢ、およびローレベルの開始パルスＳＰが入力される。この時、第１のトランジスタＭ１、第２のトランジスタＭ２および第３のトランジスタＭ３が全てオンとなる。したがって、ノードＮ１には、ハイレベルの走査信号ＳＣＡＮ［１］が出力される。また、第２のトランジスタＭ２は、オンとなるが、第２のトランジスタＭ２の第２の電極に印加されるハイレベルの反転されたクロック信号ＣＬＫＢによって、ソース−ドレイン間の電圧差が０Ｖとなり、実質的に静電流の流れが遮断される。したがって、静電流が流れない分だけ消費電力が減少する。
【００７８】
次に、クロック信号ＣＬＫが半周期シフトされ、第１のフリップフロップ１４＿１にハイレベルのクロック信号ＣＬＫとローレベルの反転されたクロック信号ＣＬＫＢおよびハイレベルの開始パルスＳＰが入力される。したがって、第１のトランジスタＭ１と第３のトランジスタＭ３がオフとなる。この時、ノードＮ２に連結したキャパシタＣの一方の端子は、フローティングされる。第２のトランジスタＭ２は、オン状態であり、ソース−ゲート間の電圧差とソース−ドレイン間の電圧差により電流が流れ出す。したがって、ノードＮ１は、ローレベルの反転されたクロック信号ＣＬＫＢに相当する程度の電圧が下降し、ノードＮ１を介して、ローレベルの走査信号ＳＣＡＮ［１］が出力される。
【００７９】
次に、クロック信号ＣＬＫが半周期シフトされ、第１のフリップフロップ１４＿１にローレベルのクロック信号ＣＬＫとハイレベルの反転されたクロック信号ＣＬＫＢおよびハイレベルの開始パルスＳＰが入力される。この際、ハイレベルの開始パルスＳＰにより、第２のトランジスタＭ２がオフ状態となり、ノードＮ１を介して、ハイレベルの走査信号ＳＣＡＮ［１］が出力される。
【００８０】
以降、周期的にクロック信号ＣＬＫと反転されたクロック信号ＣＬＫＢがローレベル、ハイレベルに変化するが、開始パルスＳＰがハイレベルに固定されているため、ノードＮ１は、常にハイレベル状態を維持している。
【００８１】
次に、偶数番目の代表的なフリップフロップである第２のフリップフロップ１４＿２の動作について説明する。第２のフリップフロップ１４＿２は、クロック信号ＣＬＫが半周期シフトされた時点から、走査信号ＳＣＡＮ［１］が入力される。
【００８２】
すなわち、ハイレベルのクロック信号ＣＬＫとローレベルの反転されたクロック信号ＣＬＫＢおよびローレベルの走査信号ＳＣＡＮ［１］が入力される。この時、第１のトランジスタＭ１、第２のトランジスタＭ２および第３のトランジスタＭ３が全てオンとなる。したがって、ノードＮ１を介して、ハイレベルの走査信号ＳＣＡＮ［２］が出力される。また、第２のトランジスタＭ２は、オンとなるが、第２のトランジスタＭ２の第２の電極に印加されるハイレベルの反転されたクロック信号ＣＬＫＢにより、ソース−ドレイン間の電圧差が０Ｖとなり、実質的に静電流の流れが遮断される。したがって、静電流が流れない分だけ消費電力が減少する。
【００８３】
次に、クロック信号ＣＬＫが半周期シフトされ、第２のフリップフロップ１４＿２にローレベルのクロック信号ＣＬＫとハイレベルの反転されたクロック信号ＣＬＫＢおよびハイレベルの走査信号ＳＣＡＮ［１］が入力される。ハイレベルの反転されたクロック信号ＣＬＫＢを入力され、第１のトランジスタＭ１および第３トランジスタＭ３がオフとなる。この時、ノードＮ２に連結したキャパシタＣの一方の端子は、フローティング状態となる。また、第２のトランジスタＭ２は、ソース−ゲート間の電圧差によりオン状態であり、ローレベルのクロック信号ＣＬＫによりソース−ドレインの電圧差が発生して、電流が流れ出す。したがって、ノードＮ１は、ローレベルのクロック信号ＣＬＫだけ電圧が下降し、ノードＮ１を介して、ローレベルの走査信号ＳＣＡＮ［２］が出力される。
【００８４】
次に、クロック信号ＣＬＫが半周期シフトされ、第２のフリップフロップ１４＿２にハイレベルのクロック信号ＣＬＫとローレベルの反転されたクロック信号ＣＬＫＢおよびハイレベルの走査信号ＳＣＡＮ［１］が入力される。この時、ハイレベルの走査信号ＳＣＡＮ［１］により、第２のトランジスタＭ２がオフ状態となり、ノードＮ１を介して、ハイレベルの走査信号ＳＣＡＮ［２］が出力される。
【００８５】
以降、クロック信号ＣＬＫと反転されたクロック信号ＣＬＫＢが半周期ごとにローレベルとハイレベルに変化するが、走査信号ＳＣＡＮ［１］がハイレベルに固定されているため、ノードＮ１は、常にハイレベル状態を維持する。
【００８６】
次に、第３のフリップフロップ１４＿３以後のフリップフロップは、第１のフリップフロップ１４＿１と第２のフリップフロップ１４＿２の動作と同様の動作を行うことによって、走査信号ＳＣＡＮを出力する。
【００８７】
以上のように、本発明の第１の実施形態に係る走査駆動部は、３つのトランジスタおよび１つのキャパシタを用いてクロック信号ＣＬＫの半周期毎に走査信号ＳＣＡＮ［ｎ］を出力する。
【００８８】
しかしながら、図４Ａおよび図４Ｂの場合、クロック信号ＣＬＫおよび反転されたクロック信号ＣＬＫＢが直接トランジスタのゲート端子に連結され、クロック信号ＣＬＫがラインロード（ｌｏａｄ）等により遅延が発生する場合、出力信号、すなわち走査信号も遅延する現象が発生し得る。特に、トランジスタのサイズが大きくなる場合、走査信号が遅延すると、データ信号が正確に印加されず、正常な映像を表示することができない。したがって、以上の問題を解決する第２の実施形態を次に示す。
【００８９】
（第２の実施形態）
本発明に係る第１の実施形態における問題点をふまえ、本発明に係る第２の実施形態について説明する。図６Ａは、本発明の第２の実施形態に係る図３に示された奇数番目のフリップフロップを示す回路図である。
【００９０】
図６Ａを参照すると、本発明に係る第２の実施形態は、第１の実施形態を示す図４Ａのフリップフロップと部分的に同様の構成を有する。したがって、同じ構成要素の説明は、省略する。
【００９１】
第１のトランジスタＭ１および第３のトランジスタＭ３のゲート端子に制御信号入力部１２０が連結されている。制御信号入力部１２０は、２つのトランジスタＭ４、Ｍ５を有する。第４のトランジスタＭ４は、第１のトランジスタＭ１および第３のトランジスタＭ３のゲート端子と負の電源電圧Ｖｓｓラインとの間に連結され、ゲート端子にクロック信号ＣＬＫが入力される。第５のトランジスタＭ５は、第１のトランジスタＭ１および第３のトランジスタＭ３のゲート端子と正の電源電圧Ｖｄｄラインとの間に連結され、ゲート端子に反転されたクロック信号ＣＬＫＢが入力される。
【００９２】
したがって、ローレベルのクロック信号ＣＬＫが入力されると、第４のトランジスタＭ４がオンとなり、第１のトランジスタＭ１および第３トランジスタＭ３のゲート端子に共通に負の電源電圧Ｖｓｓを印加する。また、ローレベルの反転されたクロック信号ＣＬＫＢが入力されると、第５のトランジスタＭ５がオンとなり、第１のトランジスタＭ１および第３のトランジスタＭ３のゲート端子に共通に正の電源電圧Ｖｄｄを印加する。以下、図６Ａに示す第２の実施形態に係る奇数番目のフリップフロップの動作原理は、図４Ａと同様なので、説明は省略する。
【００９３】
図６Ｂは、本発明の第２の実施形態に係る図３に示された偶数番目のフリップフロップを示す回路図である。
【００９４】
図６Ｂを参照すると、第２の実施形態に係る偶数番目のフリップフロップは、図６Ａに示す奇数番目のフリップフロップと構成が同様である。ただし、クロック信号ＣＬＫと反転されたクロック信号ＣＬＫＢの入力が反対に印加される。したがって、図６Ａで、クロック信号ＣＬＫが入力される端子は、図６Ｂでは、反転されたクロック信号ＣＬＫＢが入力され、図６Ａで、反転されたクロック信号ＣＬＫＢが入力される端子は、図６Ｂでは、クロック信号ＣＬＫが入力される。以下、図６Ｂに示す第２の実施形態に係る偶数番目のフリップフロップの動作原理は、図４Ｂと同様なので、説明は省略する。
【００９５】
本発明の第２の実施形態に係るフリップフロップは、５つのトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５と、１つのキャパシタＣとから構成されるので、回路を単純化することができ、よって、レイアウトの面積を最小化することができる。また、ハイレベルの走査信号ＳＣＡＮが出力される場合、第２のトランジスタＭ２のドレイン端子に入力されるハイレベルの信号に起因して静電流が流れるのを遮断して、消費電力を減少できる。また、第２のトランジスタのソース−ゲート間にキャパシタＣを連結することによって、ローレベルの走査信号ＳＣＡＮを出力する場合、充分なフルダウンが可能となる。そして、第１の実施形態とは異なり制御信号入力部１２０を構成することによって、クロック信号ＣＬＫの遅延による出力信号の遅延を防止できる。
【００９６】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９７】
例えば、本発明の実施形態のフリップフロップに係るトランジスタにＰＭＯＳではなく、ＮＭＯＳ等を用いること等は、当業者が容易に変更し得る程度のことであり、本発明の等価範囲に属するものと理解すべきである。
【図面の簡単な説明】
【００９８】
【図１】タイルリング技術を用いた有機電界発光表示装置を示すブロック図である。
【図２】図１に示すタイルリング技術を用いた有機電界発光表示装置のうち、代表的な有機電界発光表示装置を詳細に示すブロック図である。
【図３】本発明の実施形態に係る有機電界発光表示装置の走査駆動部を示すブロック図である。
【図４Ａ】本発明の第１の実施形態に係る図３に示す奇数番目のフリップフロップを示す回路図である。
【図４Ｂ】本発明の第１の実施形態に係る図３に示す偶数番目のフリップフロップを示す回路図である。
【図５】本発明の第１の実施形態に係る走査駆動部の動作を示すタイミング図である。
【図６Ａ】本発明の第２の実施形態に係る図３に示す奇数番目のフリップフロップを示す回路図である。
【図６Ｂ】本発明の第２の実施形態に係る図３に示す偶数番目のフリップフロップを示す回路図である。
【符号の説明】
【００９９】
１２      画素部
１４      走査駆動部
１４＿１、１４＿２、１４＿３  フリップフロップ
１６      発光制御駆動部
２０      データ駆動部
１２０    制御信号入力部
ＣＬＫ    クロック信号
ＣＬＫＢ  反転されたクロック信号
Ｍ１      第１のトランジスタ
Ｍ２      第２のトランジスタ
Ｍ３      第３のトランジスタ
Ｍ４      第４のトランジスタ
Ｍ５      第５のトランジスタ
Ｎ１      第１のノード
Ｎ２      第２のノード
Ｖｄｄ    正の電源電圧
Ｖｓｓ    負の電源電圧
【図１】
0004489736.tif 000002
【図２】
0004489736.tif 000003
【図３】
0004489736.tif 000004
【図４Ａ】
0004489736.tif 000005
【図４Ｂ】
0004489736.tif 000006
【図５】
0004489736.tif 000007
【図６Ａ】
0004489736.tif 000008
【図６Ｂ】
0004489736.tif 000009