(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記露光時間が所定時間よりも長い場合に印加される前記電荷を蓄積するときの電圧より高くするように前記電圧印加手段を制御することを特徴とする撮像装置。
【請求項３】
第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。
【請求項４】
請求項３に記載の撮像装置において、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記第１の電圧より高くするように前記電圧印加手段を制御することを特徴とする撮像装置。
【請求項５】
請求項３に記載の撮像装置において、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第１導電型の半導体基板および前記第２導電型の半導体領域間に前記第１の電圧よりも高い電圧を印加した後、前記第１の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第１導電型の半導体基板および前記第２導電型の半導体領域間には前記第１の電圧よりも高い電圧を印加するように前記電圧印加手段を制御することを特徴とする撮像装置。
【請求項６】
第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする電子カメラ。
【請求項７】
請求項６に記載の電子カメラにおいて、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記第１の電圧より高くするように前記電圧印加手段を制御することを特徴とする電子カメラ。
【請求項８】
第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
前記撮像装置に対する露光光路を開閉制御するシャッター装置と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
(a)前記シャッター装置を開いて前記電荷蓄積領域へ電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御し、
(b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第１導電型の半導体基板および前記第２導電型の半導体領域間に前記第１の電圧よりも高い電圧を印加した後、前記第１の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第１導電型の半導体基板および前記第２導電型の半導体領域間には前記第１の電圧よりも高い電圧を印加するように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする電子カメラ。
【請求項９】
第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が長いほど前記電圧印加手段により印加される電圧を低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤなどの撮像装置で被写体像を撮像する撮像装置、およびこの撮像装置を備えた電子カメラに関する。
【０００２】
【従来の技術】
たとえば、ＣＣＤのような撮像素子を用いて被写体像を撮像する撮像装置が電子カメラに利用されている。一般に、このような電子カメラでは１／６０秒より短い露光時間で被写体像が撮像される。ところが、電子カメラを銀塩カメラに代替して使用する場合には、電子カメラで撮影する撮影条件を銀塩カメラで撮影する場合の撮影条件に合わせるために、たとえば、３０秒間の長時間露光など１／６０秒より長い露光時間で被写体像を撮像することが望まれる。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＣＣＤを長時間露光すると、露光量に応じてＣＣＤ内の電荷蓄積領域に蓄積される蓄積電荷量の最大値（飽和電荷量）が減少するという問題があった。たとえば、ベイヤー配列でＲ、Ｇ、Ｂ色からなる３原色の色フィルタがＣＣＤの表面に形成された撮像装置でカラー画像を撮像する場合、飽和電荷量が減少するとホワイトバランス調整後の色が正しく再現されないことがある。すなわち、明るい白の被写体を長時間露光して撮像した時、たとえば、Ｇ色のような特定の色成分に対応した画素の飽和電荷量が減少した場合は、ＲおよびＢ色に比べてＧ色の信号量が減少するので、白い被写体がマゼンタがかった色になる。
【０００４】
本発明の目的は、長時間露光した場合の飽和電荷量の減少を十分に抑制した撮像装置、およびこの撮像装置を備えた電子カメラを提供することにある。
【０００５】
【課題を解決するための手段】
請求項１の発明による撮像装置は、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項３の発明による撮像装置は、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項６の発明による電子カメラは、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項８の発明による電子カメラは、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、前記撮像装置に対する露光光路を開閉制御するシャッター装置と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、(a)前記シャッター装置を開いて前記電荷蓄積領域へ電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御し、(b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第１導電型の半導体基板および前記第２導電型の半導体領域間に前記第１の電圧よりも高い電圧を印加した後、前記第１の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第１導電型の半導体基板および前記第２導電型の半導体領域間には前記第１の電圧よりも高い電圧を印加するように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項９の発明による撮像装置は、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が長いほど前記電圧印加手段により印加される電圧を低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
【０００７】
【発明の実施の形態】
−第一の実施の形態−
以下、図面を参照して本発明の実施の形態を説明する。図１に示すように、第一の実施の形態による一眼レフデジタルスチルカメラは、カメラ本体７０と、カメラ本体７０に着脱されるファインダー装置８０と、撮影レンズ９１と絞り９２を内蔵してカメラ本体７０に着脱される交換レンズ９０とを備える。被写体光Ｌは撮影レンズ９１を通過してカメラ本体７０に入射され、ハーフミラーからなるクイックリターンミラー７１により焦点検出(オートフォーカス：ＡＦ)のための通過光Ｌ１とファインダー観察用の反射光Ｌ２とに分離される。通過光Ｌ１は、ファインダー観察状態ではクイックリターンミラー７１を通過した後、サブミラー７１１で反射されて、反射光Ｌ１’が焦点検出装置３６に導かれる。一方、クイックリターンミラー７１で反射された反射光Ｌ２は、ファインダー装置８０に導かれてファインダーマット８１上に被写体像を結像する。その被写体像はさらに、ペンタプリズム８２を介して接眼レンズ８３に導かれる。
【０００８】
デジタルスチルカメラがレリーズされると、クイックリターンミラー７１が実線で示す位置に回動し、被写体光Ｌは分離されることなくシャッター７２を介して撮像素子７３上に結像する。レリーズ前に、プリズム８４と結像レンズ８５を通った被写体光が測光装置８６に入射され、被写体の輝度が検出される。
【０００９】
図２は、この実施の形態のデジタルスチルカメラの回路を示すブロック図である。ＣＰＵ４３９はＲＯＭ４４３に記憶されている制御プログラムが起動されると、操作部材４０７から入力される操作信号に基づいて、各部のブロックに対する制御を適宜行う。デジタルスチルカメラは、後述するように被写体像を撮像して画像データ記録する記録モードと、記録された画像データを読出して再生する再生モードの２つの動作モードを有し、これらの動作モードは操作部材４０７から入力される操作信号に基づいて切換えられる。
【００１０】
撮像素子７３はＣＣＤであり、各画素に結像された光画像を電気的な画像信号に光電変換する。デジタルシグナルプロセッサ(以下、ＤＳＰと呼ぶ)４３３は、撮像素子７３に対して水平駆動信号を供給するとともに、ＣＣＤ駆動回路４３４を制御して撮像素子７３に対する垂直駆動信号を供給させる。また、後述するように、ＣＣＤ駆動回路４３４から撮像素子７３に対する制御電圧を供給させる。
【００１１】
画像処理部４３１は、ＣＰＵ４３９により制御され、撮像素子７３で光電変換された画像信号を所定のタイミングでサンプリングして、所定の信号レベルとなるように増幅する。アナログ／デジタル変換回路(以下、Ａ／Ｄ変換回路と呼ぶ)４３２は、画像処理部４３１から出力された増幅後の画像信号をデジタル信号に変換し、デジタル変換後の画像データを上述したＤＳＰ４３３へ出力する。ＤＳＰ４３３は、Ａ／Ｄ変換回路４３２から出力された画像データに対して輪郭補償やガンマ補正、ホワイトバランス調整などの画像処理を施す。
【００１２】
さらにＤＳＰ４３３は、バッファメモリ４３６およびメモリカード４２４に接続されているデータバスを制御し、画像処理が施された画像データをバッファメモリ４３６に一旦記憶させた後、バッファメモリ４３６から記憶した画像データを読出して、たとえば、ＪＰＥＧ圧縮のために所定のフォーマット処理を行い、フォーマット処理後の画像データをＪＰＥＧ方式で所定の比率にデータ圧縮して、メモリカード４２４に記録させる。また、ＤＳＰ４３３は上記の画像処理後の画像データをフレームメモリ４３５に記憶させて、カメラ本体７０の背面に設けられたＬＣＤ２２０(図２)上に表示させたり、メモリカード４２４から記録された撮影画像データを読出して伸張し、伸張後の撮影画像データをフレームメモリ４３５に記憶させてＬＣＤ２２０上に表示させる。さらにまた、ＤＳＰ４３３は上述した画像データのメモリカード４２４への記録、および伸張後の撮影画像データのバッファメモリ４３６への記録などにおけるデータ入出力のタイミング管理を行う。
【００１３】
バッファメモリ４３６には、ＣＣＤ７３による画像データが格納され、メモリカード４２４に対する画像データの入出力の速度の違いと、ＣＰＵ４３９やＤＳＰ４３３などにおける処理速度の違いを緩和するために利用される。測光装置８６は、被写体およびその周囲の輝度を測定し、測定結果をＣＰＵ４３９に出力する。タイマ４４５は時計回路を内蔵し、現在の時刻に対応するタイムデータをＣＰＵ４３９に出力する。このタイムデータは、上述した画像データとともにメモリカード４２４に記録される。
【００１４】
絞り駆動回路４５３は、上述した測光装置８６による測定結果に基づいて、ＣＰＵ４３９で行われる所定の露出演算で決定された絞り値となるように絞り９２を駆動する。シャッター駆動回路４５４は、ＣＰＵ４３９による露出演算で決定された露光時間となるようにシャッター７２を駆動する。
【００１５】
焦点検出装置３６は、レリーズ前に入射された被写体光Ｌ１’を異なる瞳を通して撮像し、撮像された画像データから位相差を検出する瞳分割による位相差方式により焦点位置の調節状態を検出する。レンズ駆動回路４３０は、焦点検出装置３６による検出結果に基づいて撮影レンズ９１を駆動して合焦させる。
【００１６】
−撮像素子に対する電圧制御−
図３はインターライン方式のＣＣＤである撮像素子７３の一つの画素の断面構造を示す図である。図３の断面構造は、受光部１４０と転送部１４１とから構成される。ｎ-型基板１４２の表面側にｐ-型領域１４３が形成され、このｐ-型領域１４３の表面側にｎ+型領域１４４が形成されることにより、受光部１４０のホトダイオードが形成される。このホトダイオードで光電変換された信号電荷がｎ+型領域１４４に蓄積される。ｎ+型領域１４４の表面には、暗電流を抑制するために薄いｐ++領域１４５が形成される。
【００１７】
一方、転送部１４１は、ｎ+型領域１４４に隣接して形成されたｐ+型領域１４６に接して形成されるｎ型領域１４７により埋め込みチャネルが形成される。ｎ型領域１４７の上部には、SiO2で形成された絶縁層１４８を介してポリシリコンによる転送電極１４９が形成され、蓄積された電荷を転送する時この転送電極１４９に駆動パルスφVが加えられる。転送電極１４９のさらに上部には、絶縁層１４８を介してアルミニウムによる遮光膜１５０が形成される。また、ｎ+型領域１４４に対してｐ+型領域１４６と反対側には、チャネルストッパ部を構成するｐ+型領域１５１が隣接して形成される。ｐ-型領域１４３は接地され、電圧制御回路１５２が直流電圧Vsubをｎ-型基板１４２およびｐ-型領域１４３間に印加する。電圧制御回路１５２は、ＣＣＤ駆動回路４３４から送られる制御信号により、ｎ-型基板１４２およびｐ-型領域１４３間に印加する直流電圧Vsubを変化させる。
【００１８】
ｐ-型領域１４３は、ｎ+型領域１４４の下部で薄くなるように形成されている。基板の厚さ方向（図３の上下方向）に構成されたｎ+型領域１４４、ｐ-型領域１４３およびｎ-型基板１４２からなるｎ+ｐ-ｎ-構造は、強い光が入射された場合に過剰な電荷をｎ-型基板１４２側に排出するので、縦型オーバフロー・ドレーン(ＶＯＤ)構造と呼ばれる。このようなＶＯＤ構造を構成するｎ-型基板１４２およびｐ-型領域１４３間に上述した直流電圧Vsubを逆バイアスとして印加して、ｎ+型領域１４４に蓄積される電荷量を制御する。以後、電圧Vsubを制御電圧Vsubと呼ぶ。
【００１９】
図４は図３の断面構造を有するＣＣＤの電荷蓄積領域、すなわち、ｎ+型領域１４４を含めた基板の厚さ方向のポテンシャル線図である。図４において、ｐ++領域１４５およびｐ-型領域１４３に挟まれたｎ+型領域１４４に蓄積される最大電荷量（飽和電荷量）は、ｐ-型領域１４３のポテンシャルにより変化する。ｐ-型領域１４３のポテンシャルが高くなればｎ+型領域１４４に蓄積される電荷量が増加し、ｐ-型領域１４３のポテンシャルが低くなれば減少する。たとえば、ｎ-型基板１４２およびｐ-型領域１４３間に印加する制御電圧Vsubを１０(Ｖ)とすれば、図４における実線のポテンシャル波形となり、受光部１４０（図３）に入射した入射光が光電変換され、光電変換により生じた電荷がｎ+型領域１４４に蓄積される。また、たとえば、ｎ-型基板１４２およびｐ-型領域１４３間に印加する制御電圧Vsubを３０(Ｖ)とすれば、図４における一点鎖線のポテンシャル波形となり、ｐ-型領域１４３のポテンシャルが低くなるのでｎ+型領域１４４に蓄積された電荷がｎ-型基板１４２側に排出されて、いわゆる電子シャッター動作が行われる。
【００２０】
上述したＣＣＤにおいて、たとえば、ＣＣＤへの露光時間が１／６０秒より長い場合、制御電圧Vsubを１０(Ｖ)にしていてもポテンシャル波形が図４における破線のように変化する。このような場合には、ＣＣＤへの露光時間が１／６０秒より短い場合に比べてｎ+型領域１４４に蓄積される飽和電荷量が減少する。そこで、たとえば、制御電圧Vsubを９(Ｖ)にすることにより、ｐ-型領域１４３におけるポテンシャルを高めて図４における実線のようなポテンシャル波形にすることにより、ＣＣＤへの露光時間が１／６０秒より長い場合でもｎ+型領域１４４に蓄積される飽和電荷量が減少しないようにする。
【００２１】
図５は上述したようにＣＣＤへの露光時間が１／６０秒より長い場合の撮像時の制御タイミングを示すタイムチャートである。図５において、ＣＣＤのｎ-型基板１４２およびｐ-型領域１４３間に印加される制御電圧Vsubが１０(Ｖ)に設定され(t71)、露光前にｎ+型領域１４４に蓄積されている電荷をｎ-型基板１４２側に排出するためにパルス状の３０(Ｖ)の制御電圧Vsubが印加される(t72)。制御電圧Vsubが１０(Ｖ)に復帰するとシャッター７２(図３)に対する駆動信号SoがＨレベルとなり、ＣＣＤに入射される被写体光の光路が開かれるとともに、制御電圧Vsubが９(Ｖ)に設定されて露光が開始される(t73)。
【００２２】
所定の露光時間が終了するとシャッター駆動信号SoがＬレベルになり、シャッター７２で光路が閉じられるとともに、制御電圧Vsubが１０(Ｖ)に設定されて露光が終了し(t74)、読出しパルス信号SrpがＣＣＤに入力される(t75)。読出しパルス信号Srpをトリガとして電荷読出し信号SrがＨレベルになると蓄積電荷の読出しが開始され、蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると制御電圧Vsubの出力がオフ（０(Ｖ)）されて、一連の制御が終了する(t76)。
【００２３】
なお、測光装置８６による測光結果に基づいて露出演算で算出された露光時間が１／６０秒以下の場合は、図５においてシャッター駆動信号SoのＨレベル時間を短くして、シャッター７２の開口時間を短くすればよい。シャッター７２の開口時間が短縮されることにより撮像素子７３への露光時間が短縮される。この場合の撮像素子７３に対する露光時の制御電圧Vsubは１０(Ｖ)に設定される。
【００２４】
このように構成されたデジタルスチルカメラ１００の記録モードの動作について説明する。図６は、半押しスイッチで起動されるプログラムを示すフローチャートである。ＣＰＵ４３９には、操作部材４０７の１つである不図示のレリーズ釦に連動した半押し操作信号と全押し操作信号がそれぞれ入力される。半押し操作信号が入力されたと判定される(ステップＳ１のＹ)とステップＳ２へ進み、測光装置８６で被写体の輝度が測定される。ステップＳ３において、焦点検出装置３６による焦点調節状態の検出が行われ、レンズ駆動回路４３０がレンズ９１を駆動して合焦させる。ステップＳ４では、ステップＳ２の測光結果に基づいて露出演算が行われ、露光時間および絞り値が決定される。一方、ステップＳ１において半押し操作信号が入力されたと判定されない時(ステップＳ１のＮ)は、半押し操作信号が入力されるのを待つ。
【００２５】
ステップＳ５で全押し操作信号が入力されたと判定される(ステップＳ５のＹ)と、クイックリターンミラー７１(図１)が跳ね上げられ、ステップＳ６に続く撮影シーケンスが実行される。一方、全押し操作信号が入力されないと判定された時(ステップＳ５のＮ)は、ステップＳ１に戻る。
【００２６】
ステップＳ６では、ＣＣＤ駆動回路４３４が撮像素子７３に印加する制御電圧Vsubを１０(Ｖ)に設定し、ステップＳ７で撮像素子７３内の電荷排出が行われる。ステップＳ８において、ステップＳ４で算出された露光時間が１／６０秒を超えるか否かが判定され、Ｙ判定された場合はステップＳ９で制御電圧Vsubを９(Ｖ)にセットしてステップＳ１０へ進み、Ｎ判定された場合はそのままステップＳ１０へ進む。ステップＳ１０でシャッター駆動回路４５４がシャッター７２を駆動して、ステップＳ４で露出演算された露出条件で撮像素子７３が露光される。
【００２７】
ステップＳ１１において、撮像素子７３に印加されている制御電圧Vsubが９(Ｖ)か否かが判定され、Ｙ判定された場合はステップＳ１２で制御電圧Vsubを１０(Ｖ)にセットしてステップＳ１３へ進み、Ｎ判定された場合はそのままステップＳ１３へ進む。ステップＳ１３で撮像素子７３から蓄積された電荷信号が読出され、ステップＳ１４で撮像素子７３に印加されている制御電圧Vsubが０(Ｖ)にオフされる。ステップＳ１５で撮像素子７３から読出された画像信号がＤＳＰ４３３で所定の画像処理を受け、ステップＳ１６において画像処理後の画像データが所定のフォーマットにより圧縮され、圧縮された画像データがメモリカード４２４に記録されて図６による処理が終了する。
【００２８】
第一の実施の形態の特徴についてまとめる。撮像素子７３のｎ-型基板１４２およびｐ-型領域１４３間に印加する制御電圧Vsubを変えてｐ-型領域１４３におけるポテンシャルを制御するようにしたので、長時間露光の場合にｎ+型領域１４４に蓄積された電荷が減少して撮像素子７３に蓄積される飽和電荷量が変化する場合でも、制御電圧Vsubを変化させて蓄積電荷の減少を抑え、飽和電荷量を一定に保つことが可能になる。この結果、たとえば、ベイヤー配列でＲ、Ｇ、Ｂ色の色フィルタを撮像素子７３の表面に形成してカラー画像を撮像する場合でも、各色に対応した飽和電荷量が露光時間により減少することがないので、明るい被写体を長時間露光して撮像した場合でも、正しい色の画像を得ることができる。
【００２９】
以上の説明では、測光装置８６による測光結果に基づいて露出演算で算出された露光時間が１／６０秒を超える場合に、撮像素子７３に対する露光時の制御電圧Vsubを一律９(Ｖ)に設定するようにしたが、露光時間に応じて制御電圧Vsubを変化させるようにしてもよい。たとえば、露光時間が１／６０秒の場合の制御電圧をVsub＝９．９(Ｖ)に設定して、露光時間が１／３０秒の場合はVsub＝９．８(Ｖ)となるように、露光時間が２倍になるごとに制御電圧Vsubの値を０．１(Ｖ)ずつ減少させる。このようにすれば、撮像素子７３に蓄積される飽和電荷量が露光時間に応じて変化する場合でも、飽和電荷量を一定に保つように制御電圧Vsubを露光時間に応じて変化させることができる。
【００３０】
また、以上の説明では、図５において所定の露光時間が終了するタイミングt74から蓄積電荷の読出しが終了するタイミングt76まで制御電圧Vsubを１０(Ｖ)に設定するようにしたが、図７に示すように、所定の露光時間が終了するタイミングt74から蓄積電荷の読出しが終了するタイミングt76までの間に印加する制御電圧Vsubを、タイミングt73からタイミングt74までの露光時に印加する制御電圧Vsubと同じ値にしてもよい。さらにまた、図７の例では露光時および蓄積電荷の読出し時の制御電圧Vsubを９(Ｖ)としたが、上述したように露光時間に応じて変化させてもよい。
【００３１】
−第二の実施の形態−
第一の実施の形態では、撮像素子７３で撮像され、撮像素子内に蓄積された一画面分の信号電荷をライン順に１回で読出すフレーム読出しを行ったが、第二の実施の形態では蓄積された一画面分の信号電荷を２回に分けて読出すフィールド読出し(インタレース読出し)を行う。すなわち、撮像素子７３上の電荷蓄積領域を奇数ラインと偶数ラインとに分け、撮像後に撮像素子７３内に蓄積されている一画面分の信号電荷について、奇数ラインの部分を先に読出し、偶数ラインの部分を後から読出す。
【００３２】
図８はＣＣＤへの露光時間が１／６０秒より長く、蓄積された信号電荷をフィールド読出しする場合の制御タイミングを示すタイムチャートである。図８において、ＣＣＤのｎ-型基板１４２およびｐ-型領域１４３(図３)間に印加される制御電圧Vsubが１０(Ｖ)に設定され(t101)、露光前にｎ+型領域１４４に蓄積されている電荷をｎ-型基板１４２側に排出するためにパルス状の３０(Ｖ)の制御電圧Vsubが印加される(t102)。制御電圧Vsubが１０(Ｖ)に復帰するとシャッター７２(図２)に対する駆動信号SoがＨレベルとなり、ＣＣＤに入射される被写体光の光路が開かれるとともに、制御電圧Vsubが９(Ｖ)に設定されて露光が開始される(t103)。
【００３３】
所定の露光時間が終了すると駆動信号SoがＬレベルになり、シャッター７２(図２)で光路が閉じられて露光が終了する(t104)。受光部１４０(図３)から転送部１４１(図３)へ蓄積電荷をシフトする間の制御電圧Vsubが１０(Ｖ)に設定され、１つ目の電荷読出しパルス信号SrpがＣＣＤに入力される(t105)。制御電圧Vsubが９(Ｖ)に設定され、１つ目の電荷読出しパルス信号Srpをトリガとして電荷読出し信号SrがＨレベルになると奇数ラインに蓄積された電荷の読出しが開始される。奇数ラインの蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると、制御電圧Vsubが１０(Ｖ)に設定される(t106)。制御電圧Vsubが上述したタイミングt106で切換えられると、２つ目の電荷読出しパルス信号SrpがＣＣＤに入力される(t107)。この２つ目の電荷読出しパルス信号Srpをトリガとして電荷読出し信号SrがＨレベルになると、偶数ラインに蓄積された蓄積電荷の読出しが開始され、偶数ラインの蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると、制御電圧Vsubの出力がオフ（０(Ｖ)）されて、一連の制御が終了する(t108)。
【００３４】
第二の実施の形態の特徴についてまとめる。撮像素子７３に蓄積された信号電荷を奇数ラインと偶数ラインとの２回に分けて読出す場合に、先に奇数ラインの蓄積電荷を読出す時、ｎ-型基板１４２およびｐ-型領域１４３間に印加する制御電圧Vsubを変えて、ｐ-型領域１４３におけるポテンシャルを制御するようにしたので、奇数ラインの蓄積電荷を読出しているうちに偶数ラインに対応するｎ+型領域１４４に蓄積された電荷が減少して飽和電荷量が変化する場合でも、制御電圧Vsubを変化させて蓄積電荷の減少を抑えて飽和電荷量を一定に保つことが可能になる。この結果、蓄積電荷を読み出す順序に起因して飽和電荷量が減少することがないので、明るい被写体を長時間露光して撮像した場合でも、奇数ラインおよび偶数ラインから読出されたデータ間に輝度むらが発生することなく、高品質の画像を得ることができる。
【００３５】
以上の説明では、シャッター７２の開口時間を制御することにより撮像素子７３への露光時間を制御するようにしたが、上述した電子シャッター動作により露光時間を制御してもよい。
【００３６】
図９は電子シャッターによる撮像時の制御タイミングを示すタイムチャートである。図９において、ＣＣＤのｎ-型基板１４２およびｐ-型領域１４３間に印加される制御電圧Vsubが１０(Ｖ)に設定され(t111)、シャッター７２(図２)に対する駆動信号SoがＨレベルになると、ＣＣＤに入射される被写体光の光路が開かれて露光が開始される(t112)。
【００３７】
露光中に３０(Ｖ)のパルス状の制御電圧Vsubが印加されると(t113)、光電変換されてｎ+型領域１４４に蓄積されていた電荷がｎ-型基板１４２側に排出される。制御電圧Vsubが１０(Ｖ)に復帰すると再び電荷の蓄積が開始され、電荷読出しパルス信号SrpがＣＣＤに入力されるまでの電荷蓄積時間が露光時間(t114)となる。すなわち、露光中に印加される３０(Ｖ)の制御電圧Vsubのタイミングをタイミングt112に対して遅らせると露光時間が短くなり、３０(Ｖ)の制御電圧Vsubのタイミングを進ませてタイミングt112に近づけると露光時間が長くなる。ＣＣＤに入力される読出しパルス信号Srpをトリガとして(t115)、電荷読出し信号SrがＨレベルになると蓄積電荷の読出しが開始され、蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると制御電圧Vsubの出力がオフ（０(Ｖ)）されて、一連の制御が終了する(t116)。
【００３８】
以上の説明では、図３の断面構造を有するＣＣＤについて説明したが、図４のようにポテンシャル波形を変化できるものであれば、断面構造が異なるものであってもよい。また、一眼レフデジタルスチルカメラについて説明したが、レンズ交換ができないデジタルスチルカメラ、動画像を取込むビデオカメラにも本発明を適用できる。
【００３９】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、ｎ-型基板１４２が第１導電型の半導体基板に、ｐ-型領域１４３が第２導電型の半導体領域に、ｎ+型領域１４４が電荷蓄積領域に、９(Ｖ)が第１の電圧に、電圧制御回路152が電圧印加手段に、ＣＣＤ駆動回路434が制御手段に、１０(Ｖ)が第２の電圧に、露光時間が電荷蓄積時間に、奇数ラインおよび偶数ラインが複数のフィールドにそれぞれ対応する。
【００４０】
【発明の効果】
本発明によれば、飽和電荷量の減少を抑制することができる。
【図面の簡単な説明】
【図１】第一の実施の形態による一眼レフデジタルスチルカメラの構成を示す図である。
【図２】図１の一眼レフデジタルスチルカメラの回路を示すブロック図である。
【図３】図３はインターライン方式のＣＣＤの画素の断面構造を示す図である。
【図４】図３の断面構造を有するＣＣＤの電荷蓄積領域の基板の厚さ方向のポテンシャル線図である。
【図５】ＣＣＤへの露光時間が１／６０秒より長い場合の撮像時の制御タイミングを示すタイムチャートである。
【図６】半押しスイッチで起動されるプログラムのフローチャートである。
【図７】図５の変形例のタイムチャートである。
【図８】ＣＣＤへの露光時間が１／６０秒より長く、蓄積された信号電荷をフィールド読出しする場合の制御タイミングを示すタイムチャートである。
【図９】電子シャッターを使用した撮像時の制御タイミングを示すタイムチャートである。
【符号の説明】
３６…焦点検出装置、              ７０…カメラ本体、
７１…クイックリターンミラー、    ７２…シャッター、
７３…撮像素子、                  ８６…測光装置、
９０…交換レンズ、                ９１…撮影レンズ、
９２…絞り、                    １４０…受光部、
１４１…転送部、                  １４２…ｎ-型基板、
１４３…ｐ-型領域、               １４４…ｎ+型領域(電荷蓄積領域)、
１４５…ｐ++領域、                １４６…ｐ+型領域、
１４７…ｎ型領域、                １４８…絶縁層、
１４９…転送電極、                １５０…遮光膜、
１５１…ｐ+型領域、               １５２…電圧制御回路、
４０７…操作部材、                ４２４…メモリカード、
４３３…ＤＳＰ、                  ４３４…ＣＣＤ駆動回路
４３５…フレームメモリ、          ４３６…バッファメモリ、
４３９…ＣＰＵ
【図１】
0004590659.tif 000002
【図２】
0004590659.tif 000003
【図３】
0004590659.tif 000004
【図４】
0004590659.tif 000005
【図５】
0004590659.tif 000006
【図６】
0004590659.tif 000007
【図７】
0004590659.tif 000008
【図８】
0004590659.tif 000009
【図９】
0004590659.tif 000010