(57)【特許請求の範囲】
【請求項１】
整流スイッチング素子を有する同期整流回路を備えた複数台の電源装置本体を並列運転するスイッチング電源装置において、
前記整流スイッチング素子を流れる電流を検出するカレントトランスと、
トランジスタのベース電位を上昇させることにより、このトランジスタをオンにして、前記整流スイッチング素子をオンにする駆動信号を供給する整流スイッチング素子駆動回路と、
前記カレントトランスが他の電源装置本体からの逆電流を検出したときに、前記整流スイッチング素子をオフにする整流スイッチング素子停止回路とを備え、
前記整流スイッチング素子停止回路はスイッチ手段を備え、前記整流スイッチング素子駆動回路が前記駆動信号を供給した後、前記カレントトランスの２次巻線に発生する検出信号が傾斜下降するのを利用して、前記整流スイッチング素子を流れる順方向の電流が所定レベル以下になると、前記スイッチ手段をオンにして前記トランジスタのベース電位を低下させ、このトランジスタをカットオフすることで、前記駆動信号の供給を遮断するものであることを特徴とするスイッチング電源装置の同期整流回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に複数の電源装置本体を並列運転するスイッチング電源装置の同期整流回路に関する。
【０００２】
【発明が解決しようとする課題】
一般に、この種のスイッチング電源装置においては、共通する負荷に複数台の電源装置本体を接続して並列運転を行ない、仮に１台の電源装置本体が故障した場合でも、自動的に他の電源装置本体が出力電流を負荷に供給し続けることで、装置全体の信頼性を向上させたり、あるいは出力電流の容量を増加させるようにしている。一方、各電源装置本体に組み込まれるトランスの２次側にある整流回路は、整流素子として整流ダイオードを使用すると、この整流ダイオードの順方向電圧による損失が大きいため、例えば電界効果トランジスタ（ＭＯＳ型ＦＥＴ）のような整流スイッチング素子を代わりに用い、これを主スイッチング素子と同期してオン・オフさせる同期整流回路が知られている。
【０００３】
しかし、こうした同期整流回路を備えた電源装置本体を並列運転するスイッチング電源装置の場合、電源装置本体間の出力電流のアンバランスによって、装置全体に深刻な影響を及ぼす。すなわち、整流スイッチング素子であるＭＯＳ型ＦＥＴは、ドレイン・ソース間で双方向に電流を流せる特性（双方向導通性）を有するので、整流スイッチング素子がオンしている間に、他の電源装置本体からの逆電流が整流スイッチング素子を通過し、電源装置本体内の他の回路素子にダメージを与える懸念を有していた。
【０００４】
こうした問題点に対し、例えば特開平７‐７５３３６号公報などには、自身の出力電圧よりも高い電圧が他の電源装置本体の出力端から印加されても、主スイッチング素子を各サイクルにおいて最小オンパルス幅でスイッチングさせることにより、整流スイッチング素子を２サイクル以上にわたって直流的にオンし続けることを回避する電源装置が提案されている。しかしこの場合は、いかなる状況においても主スイッチング素子を最小パルス幅でオンさせ続ける機能を付加しなければならず、回路構成が複雑になる懸念を生じる。
【０００５】
そこで本発明は上記問題点に鑑み、簡単な回路構成で、並列運転時において他の電源装置本体からの逆電流による影響を防止できるスイッチング電源装置の同期整流回路を提供することをその目的とする。
【０００６】
【課題を解決するための手段】
本発明におけるスイッチング電源装置の同期整流回路は、整流スイッチング素子を有する同期整流回路を備えた複数台の電源装置本体を並列運転するスイッチング電源装置において、前記整流スイッチング素子を流れる電流を検出するカレントトランスと、トランジスタのベース電位を上昇させることにより、このトランジスタをオンにして、前記整流スイッチング素子をオンにする駆動信号を供給する整流スイッチング素子駆動回路と、前記カレントトランスが他の電源装置本体からの逆電流を検出したときに、前記整流スイッチング素子をオフにする整流スイッチング素子停止回路とを備え、前記整流スイッチング素子停止回路はスイッチ手段を備え、前記整流スイッチング素子駆動回路が前記駆動信号を供給した後、前記カレントトランスの２次巻線に発生する検出信号が傾斜下降するのを利用して、前記整流スイッチング素子を流れる順方向の電流が所定レベル以下になると、前記スイッチ手段をオンにして前記トランジスタのベース電位を低下させ、このトランジスタをカットオフすることで、前記駆動信号の供給を遮断するように構成される。
【０００７】
この場合、複数の電源装置本体から共通する負荷に出力電流を供給する並列運転時において、例えばある電源装置本体の整流スイッチング素子がオンしたときに、この電源装置本体の整流スイッチング素子を通って、他の電源装置本体からの逆電流が流れ込もうとすると、この逆電流がカレントトランスによって検出され、整流スイッチング素子停止回路により整流スイッチング素子は直ちにオフする。これにより、カレントトランスと整流スイッチング素子停止回路だけの簡単な構成でありながら、他の電源装置本体からの逆電流の流れ込みを防止し、電源装置本体内部の他の回路素子への悪影響を避けることが可能となる。
【０００８】
また、整流スイッチング素子停止回路は、整流スイッチング素子を流れる順方向の電流が所定レベル以下になると、整流スイッチング素子をオフするように構成しているので、他の電源装置本体からの逆電流の流れ込みを防止するだけでなく、整流スイッチング素子のオフタイミングを、共通する整流スイッチング素子停止回路で規定することができる。よって、回路構成が複雑にならない。
【０００９】
【発明の実施形態】
以下、本発明におけるスイッチング電源装置の各実施例を添付図面を参照して説明する。図１〜図３は本発明の第１実施例を示す回路図であり、電源装置全体の構成を示す図１において、１は直流入力電圧を供給する直流電源、２は１次側と２次側とを絶縁する主トランスすなわちトランスであり、直流電源１の両端間にトランス２の１次巻線３と例えばＭＯＳ型ＦＥＴからなる主スイッチング素子４との直列回路が接続される。また、トランス２の２次巻線５には、同期整流回路を構成する整流素子として、例えばＭＯＳ型ＦＥＴからなる整流スイッチング素子６が接続される。そして、この整流スイッチング素子６と平滑コンデンサ７とにより、トランス２の２次側の整流平滑回路を構成している。なお、８は整流スイッチング素子６に内蔵するボディダイオード、＋Ｖｏ，−Ｖｏは、平滑コンデンサ７の両端間に接続した出力端子である。
【００１０】
本実施例における各電源装置本体９ａ，９ｂ…９ｎは、いわゆるフライバック式ＤＣ／ＤＣコンバータの回路構成を有し、主スイッチング素子４がオンすると、直流電源１からの入力電圧がトランス２の１次巻線３に印加され、トランス２にエネルギーが蓄積され、主スイッチング素子４がオフすると、トランス２に蓄えられたエネルギーが、整流スイッチング素子６またはボディダイオード８を通して、平滑コンデンサ７や出力端子＋Ｖｏ，−Ｖｏ間に接続する負荷10に送り出されるようになっている。なお、各電源装置本体９ａ，９ｂ…９ｎは、いずれも同一の内部構成を有している。
【００１１】
11は、整流スイッチング素子６またはボディダイオード８を流れる電流を検出する電流検出器としてのカレントトランスである。カレントトランス11は、その１次巻線12をトランス２の２次巻線５と整流スイッチング素子６との間に挿入接続し、２次巻線13の両端間に抵抗14が接続される。また、15は整流スイッチング素子６のオン・オフを制御する整流スイッチング素子制御部で、この整流スイッチング制御部15からの駆動信号により、整流スイッチング素子６が主スイッチング素子４に同期してオン・オフ動作するようになっている。
【００１２】
本実施例では、上記各電源装置本体９ａ，９ｂ…９ｎの出力端子＋Ｖｏ，−Ｖｏ間に共通の負荷10を接続した並列運転動作が行なわれる。この場合、各電源装置本体９ａ，９ｂ…９ｎから負荷10に所定の出力電流Ｉoａ，Ｉoｂ…Ｉoｎが供給される。
【００１３】
次に、各電源装置本体９ａ，９ｂ…９ｎの構成を、図２に基づいてより詳細に説明する。同図において、前記整流スイッチング素子制御部15は、カレントトランス11の２次巻線14に発生した検出信号により整流スイッチング素子６をオフさせる整流スイッチング素子停止回路16と、後述する補助巻線21に発生した電圧を前記整流スイッチング素子６にオン信号として供給する整流スイッチング素子駆動回路17とにより構成される。整流スイッチング素子停止回路16は、前記カレントトランス11および抵抗14の他に、抵抗14の一端にコンデンサ18と抵抗19とを並列接続して構成されるスピードアップ回路20の一端を接続し、抵抗14の他端をカレントトランス11の１次巻線12から整流スイッチング素子６に至るラインに接続して構成される。
【００１４】
前記トランス２は、１次巻線３および２次巻線５の他に、独立した補助巻線21を備えており、この補助巻線21に発生した電圧を前記整流スイッチング素子６にオン信号として供給する整流スイッチング素子駆動回路17が、補助巻線21から整流スイッチング素子６のゲートに至る間に設けられる。整流スイッチング素子駆動回路17は、補助巻線21の一端（非ドット側端子）に抵抗23とダイオード24との直列回路を接続し、ダイオード24のカソードに、抵抗25，26とＮＰＮ型のトランジスタ27とからなるインピーダンス変換回路としてのエミッタ・ホロワを接続し、トランジスタ27のエミッタを整流スイッチング素子６のゲートに接続している。また、一端をトランジスタ27のベースに接続した抵抗26の他端は、別のＰＮＰ型のトランジスタ28のエミッタが接続され、このトランジスタ28のエミッタと整流スイッチング素子６のゲートとの間に、放電用のダイオード29が接続されるとともに、トランジスタ28のエミッタ・ベース間に抵抗30が接続される。そして、トランジスタ28のベースが前記スピードアップ回路20の他端に接続され、トランジスタ28のコレクタと、前記補助巻線21の他端（ドット側端子）が、カレントトランス11の１次巻線12から整流スイッチング素子６のソースに至るラインに接続される。
【００１５】
上記構成につき、その作用を図３の波形図を参照しながら説明する。なお、この図３は、他の電源装置本体９ｂ〜９ｎからの逆電流の流れ込みがない状態における電源装置本体９ａの各部の波形を表わしており、最上段の波形（ａ）は主スイッチング素子４のゲート・ソース間電圧であって、以下、波形（ｂ）はカレントトランス11の１次巻線12から整流スイッチング素子６に至るラインを基準として、トランジスタ27のコレクタに発生する電圧、波形（ｃ）は抵抗14の両端間電圧、波形（ｄ）は整流用スイッチング素子６のゲート・ソース間電圧、波形（ｅ）はカレントトランス11の１次巻線12から整流スイッチング素子６に至るラインを基準として、トランジスタ28のエミッタに発生する電圧を示している。
【００１６】
逆電流の流れ込みのない状態では、図３に示すように、主スイッチング素子４のゲート・ソース間に所定の電圧が印加され、主スイッチング素子４がオンすると、トランス２の１次巻線３に入力電圧が印加され、２次巻線５および補助巻線21のドット側端子に正極性の電圧が誘起される。しかし、この場合はダイオード24がオフするので、整流スイッチング素子６はオフになる。また、ダイオード８もオフしているので、トランス２の２次巻線５ひいてはカレントトランス11の１次巻線12にも電流は流れず、トランジスタ27はオフし、トランジスタ28はオンする。結局、トランス２の１次巻線３には励磁電流だけが流れ、この励磁電流に見合うエネルギーがトランス２に蓄積されると共に、出力端子＋Ｖｏ，−Ｖｏに接続する負荷には、平滑コンデンサ７からエネルギーが出力電流として供給される。
【００１７】
その後、主スイッチング素子４のゲート・ソース間電圧がゼロになって、主スイッチング素子４がオフすると、トランス２の１次巻線３への入力電圧の印加が遮断されるので、今度は２次巻線５および補助巻線21の非ドット側端子に正極性の電圧が誘起される。すると、ダイオード８がオンして、トランス２の２次巻線５からカレントトランス11の１次巻線12およびボディダイオード８を経由して、平滑コンデンサ７や負荷10にエネルギー（出力電流）が供給される。また、補助巻線21側に接続されたダイオード24もオンするので、補助巻線21から抵抗23およびダイオード24を通じて電流が流れる。
【００１８】
カレントトランス11の２次巻線13は補助巻線21に比べてターン数が多く、線材の断面積も小さいので、補助巻線21よりもインピーダンスが高い。そのため、インピーダンスの低い補助巻線21は電圧が急峻に立ち上がって、ダイオード24がオンし、トランジスタ27のベース電位が上昇して、このトランジスタ27が素早くオンする。これにより、補助巻線21に誘起した電圧は、整流スイッチング素子６の駆動信号として、この整流スイッチング素子６のゲートに素早く供給される。一方、抵抗14に発生する電圧は、トランジスタ28のベースのインピーダンスが低い関係で、補助巻線21の電圧よりも緩やかに立ち上がるので、トランジスタ28のベース電位は徐々に上昇し、やがてトランジスタ28はターンオフする。
【００１９】
トランス２の２次巻線５から発生する出力電流は、主スイッチング素子４のターンオフ直後に最大値に達し、その後この２次巻線５のインダクタンスに依存して傾斜降下する。本実施例では、前記整流スイッチング素子駆動回路17により、主スイッチング素子４のターンオフ直後になるべく近づくように、補助巻線21に誘起した電圧を整流スイッチング素子６に駆動信号として素早く供給することで、整流スイッチング素子６のオン抵抗を小さくして、効率を向上させることが可能になる。また、整流スイッチング素子６を通じて平滑コンデンサ７や負荷10に出力電流を流すことにより、同期整流による損失の低減が図られる。
【００２０】
その後、カレントトランス11の２次巻線13に発生する電流波形すなわち抵抗14の両端間に発生する電圧波形は傾斜降下し、トランジスタ28のベース電位が低下する。そして、抵抗14の両端間に発生する電圧があるレベルにまで低下すると、スイッチ手段としてのトランジスタ28がオンする。そして、抵抗25，26の接続点（トランジスタ27のベース）の電位が急に低下して、トランジスタ27がカットオフし、整流スイッチング素子６への駆動信号の供給が遮断される。このとき、整流スイッチング素子６のゲートに蓄積した電荷は、ダイオード29，トランジスタ28およびダイオード８を介して出力側に速やかに放電される。このように、整流スイッチング素子６への駆動信号を遮断するタイミングは、カレントトランス11の２次巻線13に発生する検出信号が傾斜下降するのを利用して、この検出信号のレベルで決定される。
【００２１】
一方、例えば電源装置本体９ａにおいて、前記整流スイッチング素子６がオンしたときに、他の電源装置本体９ｂ〜９ｎからの逆電流が電源装置本体９ａの出力端子＋Ｖｏから整流スイッチング素子６のソース・ドレイン間を通って、カレントトランス11の１次巻線12に流れ込むと、抵抗14を介して２次巻線13の非ドット側端子に正極性の電圧が発生し、トランジスタ27は直ちにオフすると共に、トランジスタ27はオフして、整流スイッチング素子６への駆動信号の供給を遮断する。これにより、整流スイッチング素子６をオフにして、他の電源装置本体９ｂ〜９ｎからの逆電流の流れ込みを阻止し、電源装置本体９ａ内部の他の回路素子への悪影響を避けることができる。
【００２２】
このように本実施例では、整流スイッチング素子６を有する同期整流回路を備えた複数台の電源装置本体９ａ，９ｂ…９ｎを並列運転するスイッチング電源装置において、整流スイッチング素子６を流れる電流を検出するカレントトランス11と、トランジスタ27のベース電位を上昇させることにより、このトランジスタ27をオンにして、整流スイッチング素子６をオンにする駆動信号を供給する整流スイッチング素子駆動回路17と、カレントトランス11が他の電源装置本体９ｂ〜９ｎからの逆電流を検出したときに、整流スイッチング素子６をオフにする整流スイッチング素子停止回路16とを備え、整流スイッチング素子停止回路16は、スイッチ手段としてのトランジスタ28を備え、整流スイッチング素子駆動回路17が駆動信号を供給した後、カレントトランス11の２次巻線13に発生する検出信号が傾斜下降するのを利用して、整流スイッチング素子６を流れる順方向の電流が所定レベル以下になると、前記スイッチ手段としてのトランジスタ28をオンにして前記トランジスタ27のベース電位を低下させ、このトランジスタ27をカットオフすることで、駆動信号の供給を遮断するように構成している。
【００２３】
この場合、複数の電源装置本体９ａ，９ｂ…９ｎから共通する負荷10に出力電流を供給する並列運転時において、例えばある電源装置本体９ａの整流スイッチング素子６がオンしたときに、この電源装置本体９ａの整流スイッチング素子６を通って、他の電源装置本体９ｂ〜９ｎからの逆電流が流れ込もうとすると、この逆電流がカレントトランス11によって検出され、整流スイッチング素子停止回路16により整流スイッチング素子６は直ちにオフする。これにより、カレントトランス11と整流スイッチング素子停止回路16だけの簡単な構成でありながら、他の電源装置本体９ｂ〜９ｎからの逆電流の流れ込みを防止し、電源装置本体９ａ内部の他の回路素子への悪影響を避けることが可能となる。
【００２４】
また本実施例の整流スイッチング素子停止回路16は、整流スイッチング素子６を流れる順方向の電流が所定レベル以下になると、整流スイッチング素子６をオフするように構成しているので、前記他の電源装置本体９ｂ〜９ｎからの逆電流の流れ込みを防止するだけでなく、主スイッチング素子４のオン・オフに同期した整流スイッチング素子６のオフタイミングを、共通する整流スイッチング素子停止回路16で規定することができる。よって、回路構成が複雑にならない。
【００２５】
また本実施例では、トランス２の２次巻線５に接続され、整流素子として整流スイッチング素子６を用いたスイッチング電源装置の同期整流回路において、トランス２に巻回される補助巻線21と、補助巻線21に発生した電圧を整流スイッチング素子６にオン信号として供給する整流スイッチング素子駆動回路17をさらに備えている。
【００２６】
この場合、整流スイッチング素子６（ボディダイオード８）に電流が流れ始めると、整流スイッチング素子６がインピーダンスの高いカレントトランス11の２次巻線13ではなく、インピーダンスの低い補助巻線21に誘起された電圧により急激に立ち上がるので、整流スイッチング素子６は電流の流れが最大値に近い時点で素早くオンする。したがって、従来のカレントトランスによる駆動に比べて、整流スイッチング素子６のオン抵抗を小さくすることができ、整流スイッチング素子６ひいては電源装置の効率を向上できる。また、補助巻線21に誘起した電圧を、そのまま整流スイッチング素子６の駆動信号として供給しているので、出力電圧に左右されることなく、補助巻線21のターン数を適宜変えるだけで、整流スイッチング素子６をオンさせるに十分な電圧を供給することができ、電源装置の低出力電圧化に対応できる。
【００２７】
また本実施例における整流スイッチング素子駆動回路17は、補助巻線21と整流スイッチング素子６との間に、抵抗25，26とトランジスタ27とによるエミッタ・ホロワを接続して構成される。この場合、エミッタ・ホロワが補助巻線21と整流スイッチング素子６とのインピーダンスを整合する回路として作用するので、従来技術に比べ整流スイッチング素子６がより高速に立ち上がり、効率がさらに向上する。
【００２８】
図４は本発明の第２実施例を示し、上記実施例と同一部分に同一符号を用いて説明すると、この実施例では整流スイッチング素子駆動回路17と整流スイッチング素子停止回路16との間に、両回路を分離するダイオード31を挿入接続して構成される。なお、その他の構成は第１実施例と共通している。
【００２９】
カレントトランス11の２次巻線13に電流が発生した直後は、抵抗14の両端間に発生した電圧はダイオード31により遮断されてスイッチング素子駆動回路17に影響を与えることがなく、トランジスタ27がオンする一方で、トランジスタ28がオフし、補助巻線21に誘起された電圧が整流スイッチング素子６のゲートに駆動信号として供給される。その後、カレントトランス11の２次巻線13に発生する電流波形が傾斜下降すると、抵抗14の両端間の電圧が同じように傾斜降下してダイオード31がオンする。これにより、トランジスタ27がオフすると共に、トランジスタ28がオンし、整流スイッチング素子６のゲートにチャージされている電荷がダイオード19，トランジスタ28を通して放電し、整流スイッチング素子６はオフする。このように本実施例では、整流スイッチング素子６をオンさせるときに、整流スイッチング素子停止回路16から外部への信号の送り出しを遮断するダイオード31を設けるだけで、整流スイッチング素子６のオン，オフ動作の一層の安定化を簡単に図ることができる。
【００３０】
図５および図６は本発明の第３実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。図５の回路図において、この実施例では整流スイッチング素子駆動回路40として、ＰＮＰ型のトランジスタ41のコレクタを、抵抗43を介してＮＰＮ型のトランジスタ42のベースに接続すると共に、このトランジスタ41のベースをコレクタに直接接続したいわゆるサイリスタ（ＳＣＲ）回路44を、前記第１および第２実施例のエミッタ・ホロワ回路に代えて接続した点が注目される。そして、トランジスタ41のベース・エミッタ間には抵抗45が接続され、この抵抗とトランジスタ41のエミッタとの接続点が、前記ダイオード24のカソードに接続され、トランジスタ41のコレクタとトランジスタ42のエミッタが、前記整流スイッチング素子６のゲートに接続され、トランジスタ42のエミッタ・ベース間に、前記放電用のダイオード29が接続される。さらに、トランジスタ42のベースがトランジスタ28のエミッタに接続され、このトランジスタ28のエミッタとダイオード24のカソードとの間に、抵抗46とコンデンサ47の並列回路が接続される。その他の構成は、図４に示す第２実施例と同じである。
【００３１】
第１実施例や第２実施例におけるエミッタ・ホロワを用いた回路では、図６の一点鎖線で示すように、抵抗14の両端間電圧が下がるのに伴なって、トランジスタ27のベース電位が低下し、整流スイッチング素子６のゲート・ソース間電圧も傾斜下降するが、本実施例のサイリスタ回路44は、補助巻線21に電圧が誘起して、この電圧を整流スイッチング素子６のゲートに駆動電圧として一旦供給すると、整流スイッチング素子６のゲート電位はそのまま保持され、図６の実線のように略矩形波形になる。したがって、整流スイッチング素子６のオン抵抗が小さいままになり、一層効率の向上を図ることができる。なお、サイリスタ回路44の構成素子は、実施例中のものに限られない。
【００３２】
図７および図８は本発明の第４実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。図７の回路図において、この実施例では前記整流スイッチング素子停止回路16における抵抗14に代わって、カレントトランス11の２次巻線13に発生した検出信号を微分するコンデンサ61と抵抗62からなる微分回路63を、カレントトランス11の２次巻線13間に接続して構成される。なお、その他の構成は前記第３実施例と同じである。
【００３３】
第１〜第３実施例では、抵抗14の両端間電圧が図８の破線で示すような波形になるが、本実施例では図８の実線で示す波形のように、カレントトランス11の２次巻線13に発生する電流の立ち上がりと立ち下がりで、抵抗62の両端間に正負のトリガ信号が発生する。したがって、負のトリガ信号が発生したときに、整流スイッチング素子６をオフさせるように構成すれば、整流スイッチング素子６のオン・オフ動作の一層の安定化を図ることができる。なお、微分回路63の構成素子は、実施例中のものに限られない。
【００３４】
図９は本発明の第５実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。この第５実施例は、フォワード式ＤＣ／ＤＣコンバータからなるスイッチング電源装置に適用した場合を示している。具体的には、トランス２の２次巻線５に接続される整流回路の整流素子として、従来のフライホイールダイオードに代えて前記整流スイッチング素子６を接続するとともに、第１実施例と同じ整流スイッチング素子駆動回路17と整流スイッチング素子停止回路６を設けたものである。勿論、これに代えて第２〜第４実施例における回路構成を備えてもよい。
【００３５】
トランス１の１次巻線２と２次巻線５はフライバック式の場合と異なり加極性に接続されている。また、トランス２の２次巻線５の他端（非ドット側端子）には、整流スイッチング素子６と共に同期整流回路を構成する別の整流スイッチング素子52が接続される。なお、53は整流スイッチング素子52のボディダイオードである。整流スイッチング素子６の両端間には、チョークコイル54と前記平滑コンデンサ７の直列回路が接続され、平滑コンデンサ７の両端間に出力端子＋Ｖｏ，−Ｖｏが接続される。
【００３６】
本実施例では、主スイッチング素子４がオンになり、トランス２の１次巻線３に入力電圧が印加されると、トランス２の２次巻線５のドット側端子に発生した正極性の電圧により、整流スイッチング素子52がオンし、トランス２の２次巻線５からチョークコイル54を介して平滑コンデンサ７および出力端子＋Ｖｏ，−Ｖｏに接続される共通の負荷10にエネルギーが送り出される。一方、主スイッチング素子４がオフすると、補助巻線21に誘起された電圧が整流スイッチング素子６のゲートにオン信号として供給され、整流スイッチング素子６がオンし、チョークコイル54に蓄えられたエネルギーが平滑コンデンサ７および負荷10に供給され、カレントトランス11の１次巻線12および整流スイッチング素子６を通じて電流が流れる。その後、カレントトランス11の２次巻線13の検出電流が次第に低下すると、整流スイッチング素子停止回路18によって整流スイッチング素子６はオフする。
【００３７】
また、例えば電源装置本体９ａの整流スイッチング素子６がオンしたときに、この電源装置本体９ａの整流スイッチング素子６を通って、他の電源装置本体９ｂ〜９ｎからの逆電流が流れ込もうとすると、この逆電流がカレントトランス11によって検出され、整流スイッチング素子停止回路16により整流スイッチング素子６は直ちにオフする。これにより、他の電源装置本体９ｂ〜９ｎからの逆電流の流れ込みによって、一旦チョークコイル54にエネルギーが蓄積され、これが次に整流スイッチング素子52がオンしたときに、トランス２の２次巻線５側に流れ込むことが防止され、電源装置本体９ａ内部の他の回路素子への悪影響を避けることが可能となる。
【００３８】
またこの場合も、補助巻線21からの電圧により整流スイッチング素子６を素早く立ち上げて、効率の向上を図ることができるとともに、電源装置の低出力電圧化に対応できる。また、整流スイッチング素子６，53による同期整流により、従来のダイオード整流よりも損失の低減を図ることができる。そして第１〜第４の各実施例をフライホイールダイオードに適用することにより、主スイッチング素子４がオンのとき整流スイッチング素子53がオンし、主スイッチング素子４がオフのとき整流スイッチング素子６がオンする安定したフォワードコンバータ動作が可能になる。
【００３９】
図１０は本発明の第６実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。ここでは、フォワード式ＤＣ／ＤＣコンバータからなるスイッチング電源装置に適用した別な例を示している。具体的には、第５実施例における補助巻線21に代わって、チョークコイル54の主巻線55と共通のコアに駆動巻線56を巻回し、ここに誘起された電圧を整流スイッチング素子６のオン信号として供給するように構成している。なお、それ以外の構成は、第５実施例と同じである。
【００４０】
そしてこの場合も、例えば電源装置本体９ａの整流スイッチング素子６がオンしたときに、この電源装置本体９ａの整流スイッチング素子６を通って、他の電源装置本体９ｂ〜９ｎからの逆電流が流れ込もうとしても、整流スイッチング素子停止回路16により整流スイッチング素子６は直ちにオフし、電源装置本体９ａ内部の他の回路素子への悪影響を避けることが可能となる。
【００４１】
図１１は本発明の第７実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。この第７実施例は、いわゆる非絶縁の降圧型ＤＣ／ＤＣコンバータからなるスイッチング電源装置に適用した場合を示している。具体的には、直流電源１と主スイッチング素子４との直列回路が、整流スイッチング素子６とカレントトランス11の１次巻線12との直列回路の両端間に直接接続される。それ以外の構成は、第６実施例と同じである。
【００４２】
そしてこの場合も、主スイッチング素子４がオンになると、直流電源１からチョークコイル54を介して平滑コンデンサ７および出力端子＋Ｖｏ，−Ｖｏに接続される負荷（図示せず）にエネルギーが送り出される。一方、主スイッチング素子４がオフすると、駆動巻線56に誘起された電圧が整流スイッチング素子６のゲートにオン信号として供給され、整流スイッチング素子６がオンし、チョークコイル８に蓄えられたエネルギーが平滑コンデンサ６および負荷10に供給され、カレントトランス11の１次巻線12および整流スイッチング素子６を通じて電流が流れる。その後、カレントトランス11の２次巻線13の検出電流が次第に低下すると、整流スイッチング素子停止回路16によって整流スイッチング素子６はオフする。
【００４３】
また、例えば電源装置本体９ａの整流スイッチング素子６がオンしたときに、この電源装置本体９ａの整流スイッチング素子６を通って、他の電源装置本体９ｂ〜９ｎからの逆電流が流れ込もうとしても、整流スイッチング素子停止回路16により整流スイッチング素子６は直ちにオフし、電源装置本体９ａ内部の他の回路素子への悪影響を避けることが可能となる。
【００４４】
この場合も上記各実施例と同様に、駆動巻線56からの電圧を整流スイッチング素子６に駆動信号として供給することで、電源装置の低出力電圧化に対応できる。また、整流スイッチング素子６による同期整流により、従来のダイオード整流よりも損失の低減を図ることができる。
【００４５】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能であり、種々のタイプのスイッチング電源装置に適用できる。例えば、上記各実施例における補助巻線21や駆動巻線56を設けずに、チョークコイル11により整流スイッチング素子６（またはボディダイオード８）を流れる電流を検出して、整流スイッチング素子６をオン・オフする構成としてもよい。また、ボディダーオード10，11の代わりに、外付けのダイオードを接続してもよい。
【００４６】
【発明の効果】
本発明におけるスイッチング電源装置の同期整流回路によれば、カレントトランスと整流スイッチング素子停止回路だけの簡単な構成でありながら、並列運転時において他の電源装置本体からの逆電流による影響を防止できる。
【図面の簡単な説明】
【図１】  本発明の第１実施例を示す電源装置全体の回路構成図である。
【図２】  本発明の第１実施例を示す各電源装置本体の回路図である。
【図３】  本発明の第１実施例を示す各部の波形図である。
【図４】  本発明の第２実施例を示す回路図である。
【図５】  本発明の第３実施例を示す回路図である。
【図６】  本発明の第３実施例を示す要部の波形図である。
【図７】  本発明の第４実施例を示す回路図である。
【図８】  本発明の第４実施例を示す要部の波形図である。
【図９】  本発明の第５実施例を示す回路図である。
【図１０】  本発明の第６実施例を示す回路図である。
【図１１】  本発明の第７実施例を示す回路図である。
【符号の説明】
６  整流スイッチング素子
９ａ，9ｂ…９ｎ  電源装置本体
11  カレントトランス
16  整流スイッチング素子停止回路
17  整流スイッチング素子駆動回路
27  トランジスタ
28  スイッチ手段（トランジスタ）
【図１】
0004415364.tif 000002
【図２】
0004415364.tif 000003
【図３】
0004415364.tif 000004
【図４】
0004415364.tif 000005
【図５】
0004415364.tif 000006
【図６】
0004415364.tif 000007
【図７】
0004415364.tif 000008
【図８】
0004415364.tif 000009
【図９】
0004415364.tif 000010
【図１０】
0004415364.tif 000011
【図１１】
0004415364.tif 000012