(57)【特許請求の範囲】
【請求項１】
正弦波形状の出力信号を出力に発生させる装置であって、
差動ペアとして配置された第１のトランジスタおよび第２のトランジスタを具備し、
前記差動ペアは所与の振幅をもつ三角波入力信号を前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとの間に印加することを可能にする２個の入力ノードを有し、
前記差動ペアは、前記第１のトランジスタのソースと前記第２のトランジスタのソースとが接続されるノードを有し、
前記正弦波形状の信号は前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとの間に供給され、
所定のテール電流を前記差動ペアの前記ノードに供給するカレントミラーをさらに具備し、
前記差動ペアは、前記正弦波形状の出力信号が前記三角波入力信号の非線形関数となるように、前記第１のトランジスタおよび前記第２のトランジスタが飽和領域で動作することを可能にするように設計されており、
前記三角波入力信号の前記振幅は、７次よりも高次の項を無視した場合に前記三角波入力信号の非線形関数と正弦関数の級数式との差である成形の誤差がゼロになるように選択される、装置。
【請求項２】
前記三角波入力信号の前記振幅は１．２７１ボルトである、請求項１に記載の装置。
【請求項３】
前記テール信号はＤＣ電流である、請求項１に記載の装置。
【請求項４】
前記第１のトランジスタおよび前記第２のトランジスタは整合した差動ペアを形成するために整合される、請求項１または請求項２に記載の装置。
【請求項５】
前記第１のトランジスタの前記ドレインおよび前記第２のトランジスタの前記ドレインに供給された出力電流を、それぞれ、出力電圧へ変換するために、第１の負荷抵抗器が前記第１のトランジスタの前記ドレインと電源／グランドとの間に配置され、第２の負荷抵抗器が前記第２のトランジスタの前記ドレインと前記電源／グランドとの間に配置され、前記第１の負荷抵抗器は好ましくは前記第２の負荷抵抗器に一致する、請求項１または請求項２に記載の装置。
【請求項６】
前記第１のトランジスタの前記ソースおよび前記第２のトランジスタの前記ソースに供給された出力電流を、それぞれ、出力電圧へ変換するために、第１のダイオード接続トランジスタが前記第１のトランジスタの前記ソースとグランドとの間に配置され、第２のダイオード接続トランジスタが前記第２のトランジスタの前記ソースとグランドとの間に配置されている、請求項１または２に記載の装置。
【請求項７】
前記カレントミラーは、カレントミラーに役立つ少なくとも１つのトランジスタペアを具備するレギュレーテッドカレントミラーである、請求項１に記載の装置。
【請求項８】
前記カレントミラーは、第１のバイアス電流を供給する第１の電流源および第２のバイアス電流を供給する第２の電流源を具備する、請求項７に記載の装置。
【請求項９】
前記正弦波形状の出力信号に存在する高次高調波を抑制するために、キャパシタが前記第１のトランジスタの前記ドレインと前記第２のトランジスタの前記ドレインとの間に配置されている、請求項１または請求項２に記載の装置。
【請求項１０】
前記三角波入力信号が前記正弦波状の出力信号の周波数と一致する周波数を有する、請求項１または請求項２に記載の装置。
【請求項１１】
前記三角波入力信号の先端が丸められている、請求項１または請求項２に記載の装置。
【請求項１２】
入力周波数精度および安定性が成形中に維持される、請求項１または請求項２に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は正弦波を発生する装置および集積回路に関する。
【背景技術】
【０００２】
正弦波は、テスト、基準、および、搬送信号などとして広範囲に使用され、他のあらゆる波形は基本正弦波のフーリエ合成として表現可能であるため、最も重要であり、かつ、基本的な波形の一つである。特に、電気通信の分野において、正弦波は重要である。その単純さにもかかわらず、正弦波の発生は、特に、周波数安定性、スペクトル純度、回路複雑度、電力および面積が考慮されるとき、非常に困難な仕事になり得る。
【０００３】
演算増幅器、抵抗器およびキャパシタを使用するウィーンブリッジ発振器のような多種多様な回路および技術が正弦波の発生のために開発されている。プロセスのスプレッドが原因となって、発振周波数は不正確であり、アプリケーションは非常に制限される。水晶を用いて発生させられる非常に正確なクロック信号が多数の集積回路において既に利用可能であるため、方形波信号の正弦波信号への変換はますます魅力がある。一例は、区分線形近似を使用するいわゆるブレークポイント技術である。入力ソース上の負荷の量を徐々に増加させることにより、三角波は正弦波へ変換され得る。欠点は高複雑性、高コスト、および、精度不足である。その上、それは差動出力信号をもたらさない。
【０００４】
正弦波の発生は、その単純さにもかかわらず、上記のように、非常に困難な仕事である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の解決策の不利な点は、集積回路チップ上のかなりの程度の面積を占有するか、または、正弦波の品質が今日のアプリケーションの多くに対して十分ではないことである。
【０００６】
したがって、本発明の目的は高品質正弦波を発生するスキームを提供することである。
【０００７】
その結果、本発明の目的は高品質正弦波を発生する能力を備えた集積回路ソリューションを提供することである。
【課題を解決するための手段】
【０００８】
本発明による装置は請求項１に記載されている。種々の有利な実施形態は請求項２から１３に記載されている。
【０００９】
本発明の直接的な効果は品質および競争力の向上である。
【００１０】
本発明のその他の効果は詳細な実施形態に関連して扱われる。
【発明を実施するための最良の形態】
【００１１】
本発明のより完全な記載と本発明のさらなる目的および効果に関して、以下の記載が添付図面に関連してなされる。
【００１２】
本発明は以下の原理に基づいている。正弦波は、特に電気通信の分野において、最も基本的な波形の一つであることは確実である。その単純さにもかかわらず、正弦波の発生は非常に困難な仕事である。三角波の先端を丸め、正弦波形状のプロファイル形状を近似するために、三角波を非線形波形成形回路に通すことは効率的かつ好都合である。
【００１３】
本発明によれば、ＭＯＳベースの正弦波成形器が提案される。実施および実施形態を取り扱う前に、本発明の正弦波形成形の理論が詳細に提示される。
【００１４】
ＭＯＳ差動ペア１０を備えた回路が図１に示されている。この回路は、差動ペアとして配置された第１のトランジスタＭ１および第２のトランジスタＭ２を具備する。差動ペアは２個の入力ノードＴｐおよびＴｎを有する。所定の振幅Ａを有する三角波入力信号Ｖｉｎ（ｔ）はこれらの２個の入力ノードＴｐおよびＴｎの間に供給される。第１のノードＴｐは第１のトランジスタＭ１のゲートに接続され、第２のノードＴｎは第２のトランジスタＭ２のゲートに接続される。差動ペアは、第１のトランジスタＭ１のソースが第２のトランジスタＭ２のソースに接続されているノードＸを有する。カレントミラー１１は所定のテール電流Ｉssを前記差動ペアのノードＸへ供給／排出させるため設けられる。正弦波形状の電流信号Ｉo＝Ｉ1−Ｉ2は、第１のトランジスタＭ１のドレインＳｐと第２のトランジスタＭ２のドレインＳｎとの間に供給される。トランジスタＭ１およびＭ２は、正弦波形状の出力信号Ｉoが三角波入力信号Ｖin（ｔ）の非線形関数であるように飽和領域で動作する。
【００１５】
飽和領域で動作するＭＯＳ（金属酸化膜半導体）トランジスタは周知の二乗特性に従う。図１のＭＯＳ差動ペア１０に関して、出力電流Ｉoは入力信号Ｖinの非線形関数であり、式（１）、
【数１】
0004597966.tif 000002
によって表現され、但し、
【数２】
0004597966.tif 000003
であり、式中、Ｋ＝μ0Ｃ0xＷ／Ｌはトランスコンダクタンス定数であり、μ0はキャリア移動度であり、Ｃ0xはトランジスタＭ１およびＭ２の単位面積当たりのゲート容量であり、ＷはトランジスタＭ１およびＭ２のチャネル幅であり、ＬはトランジスタＭ１およびＭ２のチャネル長であり、Ｉssはテール電流であり、通常はＤＣ電流である。したがって、
【数３】
0004597966.tif 000004
は同様に定数である。
【数４】
0004597966.tif 000005
を選択すると、すなわち、式３とすると、
【数５】
0004597966.tif 000006
式１は、式４として書き換えることができる。
【数６】
0004597966.tif 000007
【００１６】
これに対して、正弦関数ｓｉｎ  ｘは、次の級数式５：
【数７】
0004597966.tif 000008
で表すことも可能である。
【００１７】
両方の式４および式５を項ごとに比較することにより、倍率を除くと、両方の式は非常に近似していることが分かる。実際には、差は５次以降だけで生じる。この結果は、図２に示されるように、三角波入力信号Ｖin（ｔ）が印加され、式（３）で与えられた条件が満たされるとき、正弦波信号がＭＯＳ差動ペアによって近似的に発生させられることを示唆する。三角波は奇数次高調波だけを含み、基本波の振幅に対するｉ次高調波の振幅は単純に１／ｉ2である。したがって、３次高調波の振幅は、５次高調波の振幅の２５／９倍である。提案される成形によれば、非常に簡単な手段によって、３次高調波の振幅が５次高調波の振幅よりも小さい正弦波を発生させることが可能になる。この特長は電気通信を含む多数のアプリケーションにおいて非常に望ましい。本発明による成形の誤差εは式４と式５との間の差によって簡単に与えられることに注意すべきである。この差は以下のように表される。
【数８】
0004597966.tif 000009
【００１８】
上記のように、３次高調波では誤差εが全くなく、誤差は５次高調波以降のみで現れる。
【００１９】
上記の式によって示唆されるように、成形に影響を与える別のパラメータは、三角波入力信号Ｖin（ｔ）の振幅Ａである。入力振幅Ａがより小さくなるか、または、より大きくなると、最良性能と最低の全高調波歪み（ＴＨＤ）は得られない。７次よりも高次の項を無視することにより、三角波入力信号Ｖin（ｔ）の振幅が、
【数９】
0004597966.tif 000010
となるように選択されるならば、成形誤差εがゼロになることが実証可能である。
【００２０】
本発明による正弦波成形器１５の概略ブロック図は図３に示されている。正弦波成形器１５は、カレントミラー１６および差動トランジスタペア１７を具備する。カレントミラー１６はテール電流Ｉssを差動トランジスタペア１７へ供給する。本発明によれば、差動トランジスタペア１７のトランジスタは、入力三角波形を正弦波形Ｖout（ｔ）へ成形するために飽和領域で動作する。この正弦波形状の出力信号Ｖout（ｔ）は三角波入力信号Ｖin（ｔ）の非線形関数である。
【００２１】
一つの実現可能なＭＯＳ型実施例が図４に関連して述べられている。正弦波形成形の理論を明らかにした後、本発明によるＭＯＳ型の実施形態２０が導き出される。図４は、完全差動ＭＯＳ型の実施形態２０を表し、ＭＯＳトランジスタＭ１およびＭ２は、整合した差動ペアを形成する。ＭＯＳ型の実施形態２０は、完全差動ペアとして配置された第１のトランジスタＭ１および第２のトランジスタＭ２を具備する。この差動ペアは２個の入力ノードＴｐおよびＴｎを有する。所与の振幅Ａをもつ三角波入力信号Ｖin（ｔ）はこれらの２個の入力ノードＴｐとＴｎとの間に印加される。第１のノードＴｐは第１のトランジスタＭ１のゲートに接続され、第２のノードＴｎは第２のトランジスタＭ２のゲートに接続される。差動ペアは、第１のトランジスタＭ１のソースと第２のトランジスタＭ２のソースとが接続されるノードＸを有する。カレントミラー２１は所定のテール電流Ｉssを前記差動ペアのノードＸへ供給するために設けられる。正弦波形状の信号Ｉoは第１のトランジスタＭ１のドレインＳｐと第２のトランジスタＭ２のドレインＳｎとの間に供給される。トランジスタＭ１およびＭ２は正弦波形状の出力信号Ｉoを供給するために飽和領域で動作する。抵抗器Ｒ１およびＲ２は負荷としての役目を果たす。
【００２２】
性能をよくするため、式３によって与えられるテール電流Ｉssはレギュレーテッドカレントミラー２１によって供給される。レギュレーテッドカレントミラー２１の詳細は、Ｅ．  ＳａｅｃｋｉｎｇｅｒとＷ．  Ｇｕｇｇｅｎｂｕｅｈｌによる論文：「Ａ  ｈｉｇｈ−ｓｗｉｎｇ，  ｈｉｇｈ−ｉｍｐｅｄａｎｃｅ  ｃａｓｃｏｄｅ  ｃｉｒｃｕｉｔ」，  ＩＥＥＥ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，  Ｖｏｌ．２５，  Ｎｏ．１，  ２８９−２９８頁，１９９０年に記載されている。このようなレギュレーテッドカレントミラー２１は、４つのＣＭＯＳトランジスタＭ５〜Ｍ８と、２つのバイアス電流源Ｉｂｓ１およびＩｂｓ２とを具備する。トランジスタＭ７およびＭ８が無いならば、レギュレーテッドカレントミラー２１は単純なカレントミラーになる。正弦波出力Ｖoutは、図４に示されるように、出力端子ＳｐおよびＳｎから取り出される。随意的な小型キャパシタＣ１を追加することにより、高次高調波はさらに抑制され、ＴＨＤが改良される。
【００２３】
図４において、式４によって記載される出力電流Ｉ0は負荷抵抗器Ｒ１およびＲ２（但し、Ｒ１＝Ｒ２）によって出力電圧Ｖoutへ変換される。
【００２４】
本発明による別の実施形態では、これらの２つの負荷抵抗器Ｒ１およびＲ２は、図５に示されるように、面積を節約するため２つのｐＭＯＳトランジスタＭ３およびＭ４によって置き換えられる。これは性能に僅かな劣化を招く。２つのダイオード接続されたｐＭＯＳトランジスタＭ３およびＭ４を負荷として用いると、図５のフルＭＯＳ型正弦波形成形器３２が得られる。この図５の正弦波形成形器３２は図４に示された正弦波形成形器と殆ど同一であるので、図４の説明を参照されたい。テール電流Ｉssはカレントミラー３１によって供給される。
【００２５】
本発明のさらに別の実施形態は図６の概略ブロック図に関連して述べられている。２つの主要な基本構成４１および４２を有する回路４０が示されている。第１の基本構成４１は方形波・三角波変換器である。方形波クロック信号（ＣＬＫ）は基本構成４１の入力４３，４４へ供給される。この基本構成４１は、正弦波形成形器４２の入力４５，４６へ供給される三角波信号Ｖin（ｔ）を発生する。この正弦波形成形器４２は、カレントミラー、たとえば、レギュレーテッドカレントミラーと、完全差動トランジスタペアとを具備する。それは、出力Ｓｎ，Ｓｐに正弦波形状の出力信号Ｖout（ｔ）を供給するような方式で動作する。この実施形態４０は、方形波信号ＣＬＫから始めて正弦波信号の発生を可能にする。
【００２６】
さらなる実施形態は図７に示されている。同図において、回路５０は、正弦波出力信号および余弦波出力信号を供給することが示されている。回路５０は２本の同一の処理経路を有する。各処理経路は、方形波・三角波変換器５１と、その後に続く正弦波形成形器５２とを具備する。上側の処理経路は入力信号として方形波ＣＬＫ１を受信する。下側の処理経路は入力信号として方形波ＣＬＫ２を受信する。この方形波ＣＬＫ２は方形波ＣＬＫ１に対して位相がシフトしている。この位相差はπ／２である。方形波・三角波変換器５１は、それらの出力側に三角波信号Ｖin1（ｔ）およびＶin2（ｔ）を供給する。これらの三角波信号Ｖin1（ｔ）およびＶin2（ｔ）は同様に位相がシフトしている。位相差は依然としてπ／２である。信号Ｖin1（ｔ）およびＶin2（ｔ）は正弦波形成形器５２によって処理される。出力５３に余弦波出力信号（ｃｏｓωｔ）が供給される。
【００２７】
正弦波出力信号（ｓｉｎωｔ）は出力５４に供給される。
【００２８】
正弦波形の品質を記述する最も重要な２個のパラメータは周波数精度およびスペクトル純度である。正弦波形成形は、三角波入力信号Ｖin（ｔ）を緩やかに丸める振幅に関係した処理であるため、入力周波数精度および安定性は成形後に保存され、入力の周波数同調能力も同様に維持される。したがって、ここでは、ＴＨＤによって頻繁に記述される出力正弦波Ｖoutの純度だけに焦点が絞られる。ＴＨＤが低くなると、出力Ｖoutは純粋（理想的）な正弦波形により接近する。
【００２９】
本発明の一つの効果は、非常に低いＴＨＤが得られることである。実際の実施形態に応じて、ＴＨＤは、１１次高調波まで、０．４５％よりも小さくすることが可能である。比較として、成形器の入力における三角波のＴＨＤは１２％と同程度の高さである。
【００３０】
本発明による提案されたＭＯＳ型正弦波形成形器は、倍率２７、すなわち、２８．５ｄＢの割合でＴＨＤを減少させる。３００ｋＨｚにおける３次高調波の振幅は実際には５次高調波の振幅よりも小さいことが実証される。
【００３１】
図４および図５のＭＯＳ型成形回路と、このような回路によって得られた結果を考察すると、出力における成形された正弦波形の高い品質に実に驚かされる。
【００３２】
本発明のもう一つの主要な効果は非常に低い消費電力である。この成形器は僅かに数μＡの電流しか消費しない。実際の実施に応じて、電流消費は、たとえば、１０μＡ〜２０μＡの範囲に入るであろう。
【００３３】
本発明は標準的な素子を使用して実現可能であり、それ故に、特殊な回路の必要性がない。ｐ型並びにｎ型のトランジスタを使用すればよい。適切にはＣＭＯＳ電界効果トランジスタである。
【００３４】
本発明の種々の特徴は、明確にするために別個の実施形態との関連で記載されているが、単一の実施形態の中に組み合わせて設けてもよいことが認められる。その逆に、本発明の種々の特徴は、簡潔にするために単一の実施形態との関連で記載されているが、別々に、または、任意の適当なサブコンビネーションとして設けてもよい。
【００３５】
図面および明細書において、本発明の好ましい実施形態が記載され、特定の用語が使用されているが、以上の記載は、一般的かつ記述的な意味において用語を使用し、限定の目的のためではない。
【図面の簡単な説明】
【００３６】
【図１】従来の差動トランジスタペアを表す図である。
【図２】三角形状の波の図である。
【図３】本発明による第１の実施形態の略ブロック図である。
【図４】本発明による第２の実施形態の略ブロック図である。
【図５】本発明による第３の実施形態の略ブロック図である。
【図６】本発明による第４の実施形態の略ブロック図である。
【図７】本発明による第５の実施形態の略ブロック図である。
【図１】
0004597966.tif 000011
【図２】
0004597966.tif 000012
【図３】
0004597966.tif 000013
【図４】
0004597966.tif 000014
【図５】
0004597966.tif 000015
【図６】
0004597966.tif 000016
【図７】
0004597966.tif 000017