(57)【特許請求の範囲】
【請求項１】
基板と、前記基板の上に設けられたキャパシタとを備えた薄膜デバイスであって、
前記キャパシタは、
前記基板の上に配置された下部導体層と、
前記下部導体層の上面および側面を覆うように配置された導電材料よりなる平坦化膜と、
前記平坦化膜の上に配置された誘電体膜と、
前記誘電体膜の上に配置された上部導体層とを有し、
前記下部導体層は、前記基板の上に配置された電極膜と、前記電極膜の上に配置されためっき膜とによって構成され、
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ前記下部導体層の厚みよりも小さく、
前記平坦化膜の上面の最大高さ粗さは、前記下部導体層の上面の最大高さ粗さよりも小さく、且つ前記誘電体膜の厚み以下であることを特徴とする薄膜デバイス。
【請求項２】
基板と、前記基板の上に設けられたキャパシタとを備え、前記キャパシタは、前記基板の上に配置された下部導体層と、前記下部導体層の上面および側面を覆うように配置された導電材料よりなる平坦化膜と、前記平坦化膜の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを有し、前記下部導体層は、前記基板の上に配置された電極膜と、前記電極膜の上に配置されためっき膜とによって構成され、前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ前記下部導体層の厚みよりも小さく、前記平坦化膜の上面の最大高さ粗さは、前記下部導体層の上面の最大高さ粗さよりも小さく、且つ前記誘電体膜の厚み以下である薄膜デバイスを製造する方法であって、
前記基板の上に初期の電極膜を形成する工程と、
前記初期の電極膜を電極として用いて、電気めっき法によって前記めっき膜を形成する工程と、
前記初期の電極膜のうちの残った部分が前記電極膜となり、この電極膜と前記めっき膜とによって前記下部導体層が構成されるように、エッチングによって、前記初期の電極膜のうち前記めっき膜の下に存在している部分以外の部分を除去する工程と、
電気めっき法、物理気相成長法、化学気相成長法のいずれかを用いて、前記下部導体層の上面および側面を覆うように前記平坦化膜を形成する工程と、
スパッタ法を用いて、前記平坦化膜の上に前記誘電体膜を成膜する工程と、
前記誘電体膜の上に前記上部導体層を形成する工程と
を備えたことを特徴とする薄膜デバイスの製造方法。
【請求項３】
更に、前記めっき膜を形成する工程の後で、前記めっき膜の上面を研磨する工程を備えたことを特徴とする請求項２記載の薄膜デバイスの製造方法。
【請求項４】
基板と、前記基板の上に設けられたキャパシタとを備え、前記キャパシタは、前記基板の上に配置された下部導体層と、前記下部導体層の上面および側面を覆うように配置された絶縁材料よりなる平坦化膜と、前記平坦化膜の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを有し、前記下部導体層は、前記基板の上に配置された電極膜と、前記電極膜の上に配置されためっき膜とによって構成され、前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ前記下部導体層の厚みよりも小さく、前記平坦化膜の上面の最大高さ粗さは、前記下部導体層の上面の最大高さ粗さよりも小さく、且つ前記誘電体膜の厚み以下である薄膜デバイスを製造する方法であって、
前記基板の上に初期の電極膜を形成する工程と、
前記初期の電極膜を電極として用いて、電気めっき法によって前記めっき膜を形成する工程と、
前記初期の電極膜のうちの残った部分が前記電極膜となり、この電極膜と前記めっき膜とによって前記下部導体層が構成されるように、エッチングによって、前記初期の電極膜のうち前記めっき膜の下に存在している部分以外の部分を除去する工程と、
前記平坦化膜を構成する材料を塗布することによって、前記下部導体層の上面および側面を覆うように前記平坦化膜を形成する工程と、
スパッタ法を用いて、前記平坦化膜の上に前記誘電体膜を成膜する工程と、
前記誘電体膜の上に前記上部導体層を形成する工程と
を備えたことを特徴とする薄膜デバイスの製造方法。
【請求項５】
更に、前記めっき膜を形成する工程の後、前記めっき膜の上面を研磨する工程を備えたことを特徴とする請求項４記載の薄膜デバイスの製造方法。
【請求項６】
前記平坦化膜の材料は有機材料であり、前記平坦化膜を形成する工程は、前記有機材料を、流動性を有する状態で、前記下部導体層の上面および側面を覆うように塗布し、その後、前記有機材料を硬化させることによって前記平坦化膜を形成することを特徴とする請求項５記載の薄膜デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを備えた薄膜デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機等の高周波電子機器の小型化・薄型化の要求に伴い、高周波電子機器に搭載される電子部品の小型化、低背化が求められている。電子部品には、キャパシタを備えたものがある。キャパシタは、一般的には、誘電体層と、この誘電体層を挟むように配置された一対の導体層とを有している。
【０００３】
キャパシタを備えた電子部品では、小型化、低背化のためには、一対の導体層が誘電体層を介して対向する領域の面積の縮小とキャパシタを構成する層の数の縮小が重要である。従来は、主に、誘電体層を構成する誘電体材料として誘電率の大きい材料を用いたり、誘電体層の厚みを小さくしたりすることによって、上記領域の面積の縮小とキャパシタを構成する層の数の縮小が図られていた。
【０００４】
従来、キャパシタを備えた電子部品としては、特許文献１に記載された薄膜コンデンサ（薄膜キャパシタ）や、特許文献２に記載された薄膜キャパシタ素子が知られている。特許文献１に記載された薄膜コンデンサは、薄膜形成技術を用いて基板上に順に成膜された下部電極層、誘電体層、上部電極層を有している。特許文献２に記載された薄膜キャパシタ素子は、薄膜形成技術を用いて基板上に順に成膜された下部電極、誘電体層、上部電極を有している。特許文献２には、下部電極とその周囲に配置された絶縁体層の上面を平坦化し、その上に誘電体層を成膜する技術が記載されている。上記の薄膜コンデンサや薄膜キャパシタ素子のように、薄膜形成技術を用いて形成された電子部品を、本出願では薄膜デバイスと呼ぶ。
【０００５】
なお、特許文献３には、誘電体基板と、この誘電体基板上に薄膜導体層と薄膜誘電体層とを接着層を介して交互に積層してなる薄膜多層電極と、誘電体基板と薄膜多層電極との間に介在された平坦化膜とを備えた素子が記載されている。この素子において、平坦化膜の薄膜多層電極と接する面には、その面を平坦化するための研磨処理が施されている。
【０００６】
【特許文献１】特開２００３−３４７１５５号公報
【特許文献２】特開２００３−１７３６６号公報
【特許文献３】特開平１１−１６８３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
キャパシタを備えた薄膜デバイスでは、薄膜形成技術を用いて誘電体層を形成するので、誘電体層の厚みを小さくでき、その結果、薄膜デバイスを低背化することが可能になる。しかしながら、キャパシタを備えた薄膜デバイスでは、誘電体層の厚みが小さくなると、キャパシタの耐電圧が低下したり、製品間におけるキャパシタの耐電圧のばらつきが大きくなったりするという問題が生じる。以下、この問題について、図２５を参照して詳しく説明する。
【０００８】
図２５は、キャパシタを備えた薄膜デバイスの構成の一例を示す断面図である。図２５に示した薄膜デバイスは、基板１０１の上に配置された下部導体層１０２と、基板１０１および下部導体層１０２の上に配置された誘電体層１０３と、下部導体層１０２との間で誘電体層１０３を挟む位置に配置された上部導体層１０４とを備えている。この薄膜デバイスは、薄膜形成技術を用いて、基板１０１上に下部導体層１０２、誘電体層１０３、上部導体層１０４が、この順に成膜されて形成される。
【０００９】
図２５に示した薄膜デバイスにおいて、下部導体層１０２の上面の表面粗さが大きいと、誘電体層１０３の厚みが不均一になる。すると、誘電体層１０３において、厚みが特に小さい部分が生じて、その部分の絶縁性が低下し、キャパシタの耐電圧が極端に低下する場合がある。その場合、誘電体層１０３の絶縁破壊等によるキャパシタの短絡不良が発生しやすくなる。また、誘電体層１０３の厚みが不均一になると、製品間におけるキャパシタの耐電圧のばらつきが大きくなる。
【００１０】
また、キャパシタを備えた薄膜デバイスが高周波用である場合には、下部導体層１０２の上面の表面粗さが大きいと、下部導体層１０２の表皮抵抗が増大し、その結果、下部導体層１０２の信号伝送特性が劣化する場合がある。
【００１１】
下部導体層１０２は、十分な電流を流すことができるように、ある程度の厚みが必要である。そのため、下部導体層１０２の形成方法としては、例えば電気めっき法が用いられる。この場合には特に、下部導体層１０２の上面の表面粗さが大きくなりやすく、上述の問題が顕著に現れる。
【００１２】
特許文献２には、前述のように、下部電極とその周囲に配置された絶縁体層の上面を平坦化し、その上に誘電体層を成膜する技術が記載されている。しかしながら、特許文献２には、誘電体層の厚みがどの程度の場合に、下部電極の上面の表面粗さがどの程度であればよいかは記載されていない。
【００１３】
なお、特許文献３に記載された技術は、薄膜多層電極の下地となる平坦化膜の薄膜多層電極と接する面を平坦化するものであって、薄膜多層電極の上面を平坦化するものではない。
【００１４】
本発明はかかる問題点に鑑みてなされたもので、その目的は、キャパシタを備えた薄膜デバイスであって、キャパシタの耐電圧の低下や製品間におけるキャパシタの耐電圧のばらつきの増大を抑制することができるようにした薄膜デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の第１の薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、下部導体層の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有するものである。誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層の厚みよりも小さい。下部導体層の上面の最大高さ粗さは、誘電体膜の厚み以下である。
【００１６】
本発明の第１の薄膜デバイスでは、下部導体層の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、下部導体層の上に配置される誘電体の厚みが均一化される。
【００１７】
本発明の第２の薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、下部導体層の上に配置された導電材料よりなる平坦化膜と、平坦化膜の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有するものである。誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層の厚みよりも小さい。平坦化膜の上面の最大高さ粗さは、誘電体膜の厚み以下である。
【００１８】
本発明の第２の薄膜デバイスでは、平坦化膜の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、平坦化膜の上に配置される誘電体の厚みが均一化される。
【００１９】
本発明の第３の薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、下部導体層の上に配置された絶縁材料よりなる平坦化膜と、平坦化膜の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有するものである。誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層の厚みよりも小さい。平坦化膜の上面の最大高さ粗さは、誘電体膜の厚み以下である。
【００２０】
本発明の第３の薄膜デバイスでは、平坦化膜の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、平坦化膜の上に配置される誘電体の厚みが均一化される。
【００２１】
本発明の第１の薄膜デバイスの製造方法によって製造される薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、下部導体層の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有し、誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層の厚みよりも小さいものである。
【００２２】
本発明の第１の薄膜デバイスの製造方法は、
電気めっき法を用いて下部導体層を形成する工程と、
下部導体層の上面の最大高さ粗さが誘電体膜の厚み以下になるように、下部導体層の上面を平坦化する工程と、
平坦化後の下部導体層の上に誘電体膜を成膜する工程と、
誘電体膜の上に上部導体層を形成する工程とを備えている。
【００２３】
本発明の第１の薄膜デバイスの製造方法では、下部導体層の上面の最大高さ粗さが誘電体膜の厚み以下になるように、下部導体層の上面が平坦化されることによって、下部導体層の上に配置される誘電体の厚みが均一化される。
【００２４】
また、本発明の第１の薄膜デバイスの製造方法において、下部導体層の上面を平坦化する工程は、下部導体層の上面を研磨する工程を含んでいてもよい。この場合、下部導体層の上面を研磨する工程は、化学機械研磨を用いてもよい。
【００２５】
本発明の第２の薄膜デバイスの製造方法によって製造される薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、下部導体層の上に配置された導電材料よりなる平坦化膜と、平坦化膜の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有し、誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層の厚みよりも小さく、平坦化膜の上面の最大高さ粗さは、誘電体膜の厚み以下であるものである。
【００２６】
本発明の第２の薄膜デバイスの製造方法は、
電気めっき法を用いて下部導体層を形成する工程と、
下部導体層の上に平坦化膜を形成する工程と、
平坦化膜の上に誘電体膜を成膜する工程と、
誘電体膜の上に上部導体層を形成する工程とを備えている。
【００２７】
本発明の第２の薄膜デバイスの製造方法では、平坦化膜の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、平坦化膜の上に配置される誘電体の厚みが均一化される。
【００２８】
また、本発明の第２の薄膜デバイスの製造方法は、更に、平坦化膜を形成する工程の後であって誘電体膜を成膜する工程の前において、平坦化膜の上面を研磨する工程を備えていてもよい。
【００２９】
また、本発明の第２の薄膜デバイスの製造方法は、更に、下部導体層を形成する工程の後であって平坦化膜を形成する工程の前において、下部導体層の上面を研磨する工程を備えていてもよい。
【００３０】
また、本発明の第２の薄膜デバイスの製造方法において、平坦化膜を形成する工程は、電気めっき法、物理気相成長法、化学気相成長法のいずれかを用いて平坦化膜を形成してもよい。
【００３１】
本発明の第３の薄膜デバイスの製造方法によって製造される薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、下部導体層の上に配置された絶縁材料よりなる平坦化膜と、平坦化膜の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有し、誘電体膜の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層の厚みよりも小さく、平坦化膜の上面の最大高さ粗さは、誘電体膜の厚み以下であるものである。
【００３２】
本発明の第３の薄膜デバイスの製造方法は、
電気めっき法を用いて下部導体層を形成する工程と、
下部導体層の上に平坦化膜を形成する工程と、
平坦化膜の上に誘電体膜を成膜する工程と、
誘電体膜の上に上部導体層を形成する工程とを備えている。
【００３３】
本発明の第３の薄膜デバイスの製造方法では、平坦化膜の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、平坦化膜の上に配置される誘電体の厚みが均一化される。
【００３４】
本発明の第３の薄膜デバイスの製造方法は、更に、下部導体層を形成する工程の後であって平坦化膜を形成する工程の前において、下部導体層の上面を研磨する工程を備えていてもよい。
【００３５】
また、本発明の第３の薄膜デバイスの製造方法において、平坦化膜を形成する工程は、下部導体層の上に、平坦化膜を構成する材料を塗布することによって平坦化膜を形成してもよい。
【発明の効果】
【００３６】
本発明の第１の薄膜デバイスまたは第１の薄膜デバイスの製造方法によれば、下部導体層の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、下部導体層の上に配置される誘電体の厚みが均一化される。これにより、本発明によれば、キャパシタの耐電圧の低下や製品間におけるキャパシタの耐電圧のばらつきの増大を抑制することができるという効果を奏する。
【００３７】
本発明の第２または第３の薄膜デバイスもしくは第２または第３の薄膜デバイスの製造方法によれば、平坦化膜の上面の最大高さ粗さが誘電体膜の厚み以下であることによって、平坦化膜の上に配置される誘電体の厚みが均一化される。これにより、本発明によれば、キャパシタの耐電圧の低下や製品間におけるキャパシタの耐電圧のばらつきの増大を抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
始めに、図１を参照して、本発明の第１の実施の形態に係る薄膜デバイスについて説明する。図１は、本実施の形態に係る薄膜デバイスの断面図である。図１に示したように、本実施の形態に係る薄膜デバイス１は、基板２と、この基板２の上に設けられたキャパシタ３とを備えている。キャパシタ３は、基板２の上に配置された下部導体層１０と、この下部導体層１０の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。
【００３９】
下部導体層１０と上部導体層３０は、それぞれ所定の形状にパターニングされている。誘電体膜２０は、下部導体層１０の上面および側面ならびに基板２の上面を覆うように配置されている。上部導体層３０は、下部導体層１０との間で誘電体膜２０を挟む位置に配置されている。下部導体層１０と上部導体層３０は、キャパシタ３において誘電体膜２０を挟んで対向する一対の電極を構成する。
【００４０】
基板２は、絶縁材料（誘電体材料）によって構成されている。基板２を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。基板２を構成する絶縁材料としては、例えばＡｌ２Ｏ３を用いることができる。
【００４１】
下部導体層１０と上部導体層３０は、Ｃｕ等の導電材料によって構成されている。誘電体膜２０は誘電体材料によって構成されている。誘電体膜２０を構成する誘電体材料は、無機材料であることが好ましい。誘電体膜２０を構成する誘電体材料としては、例えば、Ａｌ２Ｏ３、Ｓｉ４Ｎ３またはＳｉＯ２を用いることができる。
【００４２】
誘電体膜２０の厚みは、０．０２〜１μｍの範囲内であり、且つ下部導体層１０の厚みよりも小さい。誘電体膜２０の厚みは、０．０５〜０．５μｍの範囲内であることが好ましい。下部導体層１０の厚みは、５〜１０μｍの範囲内であることが好ましい。上部導体層３０の厚みは、５〜１０μｍの範囲内であることが好ましい。
【００４３】
ここで、下部導体層１０および上部導体層３０の厚みが上記の範囲内であることが好ましい理由について説明する。本実施の形態に係る薄膜デバイスは、例えば、無線ＬＡＮ（ローカルエリアネットワーク）用や携帯電話機用のバンドパスフィルタに利用される。無線ＬＡＮでは、２．５ＧＨｚ帯の周波数帯が使用されている。この周波数帯における通過損失を考慮すると、下部導体層１０および上部導体層３０の厚みは３μｍ以上であることが必要となる。すなわち、下部導体層１０および上部導体層３０の厚みが３μｍ未満の場合には、通過損失が大きくなりすぎる。また、携帯電話機では、８００ＭＨｚ〜１．９５ＧＨｚの周波数帯域が使用される。この周波数帯域のうちの特に低周波側でのノイズの抑制やバンドパスフィルタの減衰特性の向上のためには、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが必要となる。そのため、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが好ましい。一方、下部導体層１０および上部導体層３０が厚すぎると、下部導体層１０および上部導体層３０の各上面の表面粗さが大きくなって、下部導体層１０および上部導体層３０の表皮抵抗が増大する。あるいは、下部導体層１０および上部導体層３０の各上面の表面粗さを低減するための平坦化処理の工程が必要になり、その平坦化処理のための手間がかかる。従って、実用的には、下部導体層１０および上部導体層３０の厚みは１０μｍ以下であることが好ましい。
【００４４】
本実施の形態において、下部導体層１０の上面の最大高さ粗さＲｚは、誘電体膜２０の厚み以下とする。なお、最大高さ粗さＲｚは、表面粗さを表すパラメータの１つであり、基準長さにおける輪郭曲線の山高さの最大値と谷深さの最大値との和と定義される。
【００４５】
上記の下部導体層１０の上面の最大高さ粗さＲｚと誘電体膜２０の厚みとの関係は、以下で説明する実験の結果に基づいて規定されている。この実験では、まず、誘電体膜２０の厚みと下部導体層１０の上面の最大高さ粗さＲｚが異なる多数のキャパシタ３の試料を作製した。そして、各試料について、キャパシタ３の短絡不良に関する不良率を測定した。ここで、不良率は、試料に３Ｖの電圧を印加したときにキャパシタ３の短絡不良が発生する割合とした。試料における誘電体膜２０の厚みは、２０ｎｍ，５０ｎｍ，１００ｎｍ，３００ｎｍ，５００ｎｍ，１０００ｎｍの６種類である。また、試料における下部導体層１０の上面の最大高さ粗さＲｚは、１〜２０００ｎｍの範囲内とした。実験結果を、図１０に示す。図１０は、下部導体層１０の上面の最大高さ粗さＲｚとキャパシタ３の不良率との関係を示す特性図である。
【００４６】
図１０から分かるように、誘電体膜２０の厚みが上記の６種類のいずれの場合であっても、下部導体層１０の上面の最大高さ粗さＲｚが誘電体膜２０の厚みよりも大きいとキャパシタ３の短絡不良が発生し得るが、下部導体層１０の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるとキャパシタ３の短絡不良は発生しない。このことから、下部導体層１０の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下であれば、キャパシタ３の耐電圧が低下して誘電体膜２０の絶縁破壊等によるキャパシタ３の短絡不良が発生することを防止できることが分かる。以上のことから、本実施の形態では、下部導体層１０の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下とした。
【００４７】
次に、図２ないし図９を参照して、本実施の形態に係る薄膜デバイス１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス１の製造方法は、それらに限定されるわけではない。
【００４８】
図２は、本実施の形態に係る薄膜デバイス１の製造方法における一工程を示す断面図である。薄膜デバイス１の製造方法では、まず、図２に示したように、例えばスパッタ法によって、基板２の上に、第１の電極膜１１と第２の電極膜１２を順に成膜する。これら電極膜１１，１２は、後に電気めっき法によってめっき膜を形成する際における電極として用いられると共に、下部導体層１０の一部を構成するものである。第１の電極膜１１の材料としては、例えばＴｉが用いられる。第１の電極膜１１の厚みは、例えば５ｎｍである。第２の電極膜１２の材料としては、例えばＣｕまたはＮｉが用いられる。第２の電極膜１２の厚みは、例えば１００ｎｍである。なお、電極膜１１，１２の代わりに、１層の電極膜を形成してもよい。
【００４９】
図３は、次の工程を示す。この工程では、まず、電極膜１２の上に、例えば８μｍの厚みのフォトレジスト層を形成する。次に、フォトリソグラフィによってフォトレジスト層をパターニングして、フレーム４０を形成する。このフレーム４０は、形成すべき下部導体層１０の形状に対応した形状の溝４１を有している。
【００５０】
次に、図４に示したように、電極膜１１，１２を電極として用いて、電気めっき法によって、溝部４１内にめっき膜１３を形成する。めっき膜１３の材料としては、例えばＣｕが用いられる。めっき膜１３の厚みは、例えば９〜１０μｍとする。
【００５１】
次に、図５に示したように、めっき膜１３の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になるように、めっき膜１３の上面を平坦化する。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、めっき膜１３の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、めっき膜１３の上面を平坦化する。
【００５２】
本実施の形態における平坦化の処理は、めっき膜１３の上面を研磨することによって行われる。その場合の研磨方法としては、例えば化学機械研磨（以下、ＣＭＰと記す。）が用いられる。平坦化後のめっき膜１３の厚みは、例えば８μｍになるようにする。なお、めっき膜１３の上面の研磨方法は、ＣＭＰに限らず、バフ研磨、ラップ研磨、ダイス研磨等の他の研磨方法であってもよい。また、めっき膜１３の上面の平坦化の処理は、２種類以上の研磨方法を組み合わせて行ってもよい。次に、図６に示したように、フレーム４０を剥離する。
【００５３】
なお、図４に示した工程において、めっき膜１３の厚みがフレーム４０の厚みよりも大きくなるようにめっき膜１３を形成した場合には、図５に示した工程において、めっき膜１３のうち、フレーム４０の溝部４１からはみ出した部分を研磨して、めっき膜１３の厚みがフレーム４０の厚みと一致した時点で研磨を終了してもよい。この場合には、めっき膜１３によって形成される下部導体層１０の厚みを正確に制御することが可能になる。また、フレーム４０の研磨量が多いと、砥石等の研磨部材の目詰まりが生じ、その結果、めっき膜１３の上面の平坦化が妨げられる場合がある。めっき膜１３の厚みがフレーム４０の厚みと一致した時点で研磨を終了することにより、このような不具合の発生を防止することができる。
【００５４】
次に、図７に示したように、ドライエッチングまたはウェットエッチングによって、電極膜１１，１２のうち、めっき膜１３の下に存在している部分以外の部分を除去する。これにより、残った電極膜１１，１２およびめっき膜１３によって下部導体層１０が形成される。なお、電極膜１２の材料とめっき膜１３の材料が共にＣｕの場合には、電極膜１１，１２を除去するためのエッチングの際に、めっき膜１３の一部もエッチングされる。しかし、このエッチングの前後で、めっき膜１３の上面の表面粗さは、ほとんど変わらない。電極膜１２の材料がＮｉで、めっき膜１３の材料がＣｕの場合には、電極膜１１，１２を除去するためのエッチングでは、めっき膜１３がエッチングされない条件を選択する。図５に示した工程において、めっき膜１３の上面に対して平坦化処理が施されていることから、図７に示した工程によって形成される下部導体層１０の上面の最大高さ粗さＲｚは、後に形成される誘電体膜２０の厚み以下になっている。
【００５５】
次に、図８に示したように、例えばスパッタ法によって、下部導体層１０の上面および側面ならびに基板２の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【００５６】
次に、図９に示したように、誘電体膜２０の上であって、下部導体層１０との間で誘電体膜２０を挟む位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、平坦化の処理を除いて、下部導体層１０の形成方法と同様である。すなわち、まず、誘電体膜２０の上に、電極膜３１，３２を、この順に成膜する。電極膜３１，３２の材料および厚みは、電極膜１１，１２と同様である。次に、電極膜３２の上に、例えば８μｍの厚みのフォトレジスト層を形成する。次に、フォトリソグラフィによってフォトレジスト層をパターニングして、図示しないフレームを形成する。このフレームは、形成すべき上部導体層３０の形状に対応した形状の溝を有している。次に、電極膜３１，３２を電極として用いて、電気めっき法によって、溝部内にめっき膜３３を形成する。めっき膜３３の材料としては、例えばＣｕが用いられる。めっき膜３３の厚みは、例えば８μｍとする。次に、フレームを剥離する。次に、ドライエッチングまたはウェットエッチングによって、電極膜３１，３２のうち、めっき膜３３の下に存在している部分以外の部分を除去する。これにより、残った電極膜３１，３２およびめっき膜３３によって上部導体層３０が形成される。
【００５７】
以上説明したように、本実施の形態では、下部導体層１０の上面の最大高さ粗さＲｚが、誘電体膜２０の厚み以下になるように、下部導体層１０の上面を平坦化し、平坦化後の下部導体層１０の上面の上に誘電体膜２０を成膜している。そのため、本実施の形態によれば、下部導体層１０の上面を平坦化しない場合に比べて、誘電体膜２０の厚みが均一化される。これにより、本実施の形態によれば、キャパシタ３の耐電圧の低下や製品間におけるキャパシタ３の耐電圧のばらつきの増大を抑制することができる。例えば、下部導体層１０の上面を平坦化しないとキャパシタ３の耐電圧が３０Ｖ以下となるような条件のときに、本実施の形態のように下部導体層１０の上面を平坦化した場合には、キャパシタ３の耐電圧を８０Ｖ以上にすることが可能になる。また、本実施の形態によれば、キャパシタ３の耐電圧の低下を抑制できることから、誘電体膜２０の絶縁破壊等によるキャパシタ３の短絡不良が発生することを防止できる。
【００５８】
また、本実施の形態によれば、誘電体膜２０の厚みが均一化されることから、キャパシタ３の耐電圧を十分な大きさに維持したままで、誘電体膜２０を薄くすることが可能になる。これにより、同じキャパシタンスのキャパシタを実現する場合において、下部導体層１０と上部導体層３０が誘電体膜２０を介して対向する領域の面積を小さくしたり、導体層と誘電体膜の積層数を減らしたりすることができる。従って、本実施の形態によれば、薄膜デバイスの小型化、低背化が可能になる。
【００５９】
また、本実施の形態によれば、下部導体層１０の上面の表面粗さが小さいため、下部導体層１０の表皮抵抗を小さくすることができる。これにより、本実施の形態によれば、薄膜デバイス１が高周波用である場合に、下部導体層１０の信号伝送特性が劣化することを防止することができる。
【００６０】
なお、本実施の形態に係る薄膜デバイス１の製造方法では、電気めっき法を用いて下部導体層１０を形成している。しかし、本実施の形態に係る薄膜デバイス１において、下部導体層１０は、電気めっき法以外の方法を用いて形成されたものであってもよい。例えば、下部導体層１０は、スパッタ、蒸着等の物理気相成長法（以下、ＰＶＤ法と記す。）を用いて形成されたものであってもよい。電気めっき法を用いて下部導体層１０を形成する場合には、めっき浴の組成と電流密度を制御して析出粒の大きさを整えることが好ましい。また、電気めっき法を用いて下部導体層１０を形成した場合には、下部導体層１０の上面の表面粗さの経時的変化を抑制するために、下部導体層１０に熱処理を施して下部導体層１０を平衡状態にした後に、下部導体層１０の上に誘電体膜２０を成膜することが好ましい。ＰＶＤ法を用いて下部導体層１０を形成した場合には、下部導体層１０はほぼ平衡状態となっているため、下部導体層１０の熱処理は不要である。
【００６１】
また、本実施の形態において、誘電体膜２０を成膜する前に、逆スパッタ等を用いて、下部導体層１０の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下部導体層１０の表面を活性化して、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させてもよい。この場合、特に、同一の真空チャンバ内で、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させる処理と誘電体膜２０を成膜する処理とを連続的に行うことにより、下部導体層１０と誘電体膜２０との密着性をより一層向上させることができる。
【００６２】
また、電極膜１１や電極膜３１を成膜する前においても、逆スパッタ等を用いて、電極膜１１または電極膜３１の下地の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下地の表面の電極膜１１または電極膜３１に対する密着性を向上させてもよい。
【００６３】
なお、下部導体層１０を形成する工程や上部導体層３０を形成する工程において、電極膜のうち、めっき膜の下に存在している部分以外の部分を除去する方法としては、例えば逆スパッタが用いられる。この場合、逆スパッタの条件によっては、下部導体層１０や上部導体層３０や誘電体膜２０の上面を荒れさせてしまうおそれがある。これを防止する方法としては、ウェットエッチングによって電極膜を除去する方法や、逆スパッタによって電極膜を除去する場合には逆スパッタにおける出力や時間を調整する方法がある。また、例えばＣｕよりなるめっき膜の上に、電極膜には用いられていない材料（例えばＮｉ）よりなる膜を、例えばめっき法によって形成し、逆スパッタによって電極膜を選択的にエッチングしてもよい。また、例えばＣｕよりなるめっき膜の上に、例えばＣｕよりなるスパッタ膜を形成してもよい。この場合には、スパッタ膜における結晶粒径がめっき膜における結晶粒径よりも小さくなるので、逆スパッタによって下部導体層１０や上部導体層３０の上面が荒れることを防止することができる。
【００６４】
また、誘電体膜２０の成膜後、電極膜３１の形成前に逆スパッタを行う場合や、逆スパッタによって電極膜３１，３２を除去して上部導体層３０を形成する場合には、誘電体膜２０の厚みの減少や、誘電体膜２０の損傷を防止するために、出力、ガス流量、処理時間等の逆スパッタの条件を調整することが必要である。
【００６５】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る薄膜デバイスについて説明する。図１５は、本実施の形態に係る薄膜デバイスの断面図である。図１５に示したように、本実施の形態に係る薄膜デバイス５１は、基板２と、この基板２の上に設けられたキャパシタ３とを備えている。キャパシタ３は、基板２の上に配置された下部導体層１０と、この下部導体層１０の上に配置された導電材料よりなる平坦化膜５２と、この平坦化膜５２の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。本実施の形態に係る薄膜デバイス５１が、第１の実施の形態に係る薄膜デバイス１と異なる点は、平坦化膜５２の有無と下部導体層１０の表面粗さである。
【００６６】
本実施の形態では、下部導体層１０の上面の最大高さ粗さＲｚは、特に規定されない。代わりに、本実施の形態では、平坦化膜５２の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下としている。その理由は、第１の実施の形態において、下部導体層１０の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下とする理由と同じである。また、平坦化膜５２の上面の最大高さ粗さＲｚは、下部導体層１０の上面の最大高さ粗さＲｚよりも小さい。平坦化膜５２の厚みは、下部導体層１０の上面の最大高さ粗さＲｚに応じて設定されるが、０．０５〜２μｍの範囲内であることが好ましい。
【００６７】
平坦化膜５２は、電気めっき法、ＰＶＤ法、化学気相成長法（以下、ＣＶＤ法と記す。）のいずれかを用いて形成される。また、平坦化膜５２としては、材料と成膜方法との組み合わせで、レベリング作用すなわち凹凸が大きい面を平坦化する作用を発揮する膜が用いられる。レベリング作用を発揮する膜としては、例えば、電気めっき法によって形成されたＮｉ膜がある。そこで、平坦化膜５２としては、例えば、電気めっき法によって形成されたＮｉ膜を用いてもよい。また、平坦化膜５２としては、例えば、電気めっき法によって形成されたＮｉ膜と、その上に電気めっき法によって形成されたＡｕ膜との積層膜を用いてもよい。また、電気めっき法によって平坦化膜５２を形成する際には、レベリング剤や光沢剤のような、めっき膜の表面粗さを低減する作用を有する添加剤を添加しためっき浴を用いて、平坦化膜５２を形成してもよい。また、平坦化膜５２としては、ＰＶＤ法またはＣＶＤ法によって形成された金属膜を用いてもよい。特に、バイアススパッタ法や熱ＣＶＤ法は、平坦化膜５２の形成方法に適している。
【００６８】
なお、本実施の形態における平坦化膜５２は、導電材料によって構成されているため、下部導体層１０と共に、キャパシタ３における一方の電極を構成する。
【００６９】
次に、図１１ないし図１５を参照して、本実施の形態に係る薄膜デバイス５１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス５１の製造方法は、それらに限定されるわけではない。
【００７０】
本実施の形態に係る薄膜デバイス５１の製造方法では、図３に示したように、フレーム４０を形成する工程までは、第１の実施の形態と同様である。
【００７１】
図１１は、次の工程を示す。この工程では、電極膜１１，１２を電極として用いて、電気めっき法によって、フレーム４０の溝部４１内にめっき膜１３と平坦化膜５２を順に形成する。めっき膜１３の材料としては、例えばＣｕが用いられる。めっき膜１３の厚みは、例えば８μｍとする。平坦化膜５２としては、例えば、厚みが１μｍのＮｉ膜、あるいは厚みが１μｍのＮｉ膜と厚みが０．１μｍのＡｕ膜との積層膜が用いられる。なお、平坦化膜５２は、電気めっき法ではなくＰＶＤ法またはＣＶＤ法によって形成してもよい。
【００７２】
なお、図１１に示した工程において、フレーム４０の厚みを例えば１５μｍとし、めっき膜１３および平坦化膜５２の合計の厚みを例えば９〜１０μｍとしてもよい。この場合には、平坦化膜５２の上面がフレーム４０の上面よりも低い位置に配置されるため、めっき膜１３および平坦化膜５２の全体がフレーム４０の溝部４１内に収容される。これにより、下部導体層１０の形状を精度よく管理することが可能になる。
【００７３】
本実施の形態では、平坦化膜５２の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になるように、平坦化膜５２を形成する。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、平坦化膜５２の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、平坦化膜５２を形成する。
【００７４】
平坦化膜５２の上面を研磨によって平坦化しなくても、上述のように平坦化膜５２の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になる場合には、平坦化膜５２の上面を研磨によって平坦化しなくてもよい。一方、平坦化膜５２の上面を研磨によって平坦化することによって、平坦化膜５２の上面の最大高さ粗さＲｚが誘電体膜２０の厚み以下になるようにしてもよい。平坦化膜５２の上面の研磨方法は、第１の実施の形態におけるめっき膜１３の上面の研磨方法と同様である。
【００７５】
次に、図１２に示したように、フレーム４０を剥離する。次に、図１３に示したように、ドライエッチングまたはウェットエッチングによって、電極膜１１，１２のうち、めっき膜１３の下に存在している部分以外の部分を除去する。これにより、残った電極膜１１，１２およびめっき膜１３によって下部導体層１０が形成される。
【００７６】
次に、図１４に示したように、例えばスパッタ法によって、平坦化膜５２の上面、下部導体層１０の側面および基板２の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【００７７】
次に、図１５に示したように、誘電体膜２０の上であって、下部導体層１０との間で誘電体膜２０を挟む位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、第１の実施の形態と同様である。
【００７８】
以上説明したように、本実施の形態では、平坦化膜５２の上面の最大高さ粗さＲｚが、誘電体膜２０の厚み以下になるように、平坦化膜５２を形成し、この平坦化膜５２の上面の上に誘電体膜２０を成膜している。これにより、本実施の形態によれば、第１の実施の形態と同様の効果が得られる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００７９】
［第３の実施の形態］
次に、本発明の第３の実施の形態に係る薄膜デバイスについて説明する。図２１は、本実施の形態に係る薄膜デバイスの断面図である。図２１に示したように、本実施の形態に係る薄膜デバイス６１は、基板２と、この基板２の上に設けられたキャパシタ３とを備えている。キャパシタ３は、基板２の上に配置された下部導体層１０と、この下部導体層１０の上に配置された導電材料よりなる平坦化膜６２と、この平坦化膜６２の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。本実施の形態に係る薄膜デバイス６１が、第１の実施の形態に係る薄膜デバイス１と異なる点は、平坦化膜６２の有無と下部導体層１０の表面粗さである。
【００８０】
本実施の形態では、下部導体層１０の上面の最大高さ粗さＲｚは、特に規定されない。代わりに、本実施の形態では、平坦化膜６２の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下としている。その理由は、第１の実施の形態において、下部導体層１０の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下とする理由と同じである。また、平坦化膜６２の上面の最大高さ粗さＲｚは、下部導体層１０の上面の最大高さ粗さＲｚよりも小さい。平坦化膜６２の厚みは、下部導体層１０の上面の最大高さ粗さＲｚに応じて設定されるが、０．０５〜２μｍの範囲内であることが好ましい。平坦化膜６２の材料や形成方法は、第２の実施の形態における平坦化膜５２と同様である。
【００８１】
なお、本実施の形態における平坦化膜６２は、導電材料によって構成されているため、下部導体層１０と共に、キャパシタ３における一方の電極を構成する。
【００８２】
次に、図１６ないし図２１を参照して、本実施の形態に係る薄膜デバイス６１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス６１の製造方法は、それらに限定されるわけではない。
【００８３】
本実施の形態に係る薄膜デバイス６１の製造方法では、図３に示したように、フレーム４０を形成する工程までは、第１の実施の形態と同様である。
【００８４】
図１６は、次の工程を示す。この工程では、電極膜１１，１２を電極として用いて、電気めっき法によって、フレーム４０の溝部４１内にめっき膜１３を形成する。めっき膜１３の材料としては、例えばＣｕが用いられる。めっき膜１３の厚みは、例えば８μｍとする。
【００８５】
本実施の形態では、次に、めっき膜１３の上面を研磨によって平坦化してもよいし、平坦化しなくてもよい。めっき膜１３の上面を平坦化する場合、めっき膜１３の上面の研磨方法は、第１の実施の形態におけるめっき膜１３の上面の研磨方法と同様である。
【００８６】
次に、図１７に示したように、フレーム４０を剥離する。次に、図１８に示したように、ドライエッチングまたはウェットエッチングによって、電極膜１１，１２のうち、めっき膜１３の下に存在している部分以外の部分を除去する。これにより、残った電極膜１１，１２およびめっき膜１３によって下部導体層１０が形成される。
【００８７】
次に、図１９に示したように、例えば電気めっき法によって、下部導体層１０の上面および側面を覆うように、平坦化膜６２を形成する。平坦化膜６２としては、例えば、厚みが１μｍのＮｉ膜、あるいは厚みが１μｍのＮｉ膜と厚みが０．１μｍのＡｕ膜との積層膜が用いられる。なお、平坦化膜６２は、電気めっき法ではなくＰＶＤ法またはＣＶＤ法によって形成してもよい。
【００８８】
本実施の形態では、平坦化膜６２の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になるように、平坦化膜６２を形成する。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、平坦化膜６２の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、平坦化膜６２を形成する。なお、図１６に示した工程において、めっき膜１３の上面を研磨によって平坦化した場合には、平坦化膜６２の上面の表面粗さをより小さくすることができる。
【００８９】
次に、図２０に示したように、例えばスパッタ法によって、平坦化膜６２の上面および側面ならびに基板２の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【００９０】
次に、図２１に示したように、誘電体膜２０の上であって、下部導体層１０との間で誘電体膜２０を挟む位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、第１の実施の形態と同様である。
【００９１】
以上説明したように、本実施の形態では、平坦化膜６２の上面の最大高さ粗さＲｚが、誘電体膜２０の厚み以下になるように、平坦化膜６２を形成し、この平坦化膜６２の上面の上に誘電体膜２０を成膜している。これにより、本実施の形態によれば、第１の実施の形態と同様の効果が得られる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００９２】
［第４の実施の形態］
次に、本発明の第４の実施の形態に係る薄膜デバイスについて説明する。図２４は、本実施の形態に係る薄膜デバイスの断面図である。図２４に示したように、本実施の形態に係る薄膜デバイス７１は、基板２と、この基板２の上に設けられたキャパシタ３とを備えている。キャパシタ３は、基板２の上に配置された下部導体層１０と、この下部導体層１０の上に配置された絶縁材料よりなる平坦化膜７２と、この平坦化膜７２の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。本実施の形態に係る薄膜デバイス７１が、第１の実施の形態に係る薄膜デバイス１と異なる点は、平坦化膜７２の有無と下部導体層１０の表面粗さである。
【００９３】
本実施の形態では、下部導体層１０の上面の最大高さ粗さＲｚは、特に規定されない。代わりに、本実施の形態では、平坦化膜７２の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下としている。その理由は、第１の実施の形態において、下部導体層１０の上面の最大高さ粗さＲｚを、誘電体膜２０の厚み以下とする理由と同じである。また、平坦化膜７２の上面の最大高さ粗さＲｚは、下部導体層１０の上面の最大高さ粗さＲｚよりも小さい。平坦化膜７２の厚みは、下部導体層１０の上面の最大高さ粗さＲｚに応じて設定されるが、０．０５〜２μｍの範囲内であることが好ましい。
【００９４】
平坦化膜７２の材料は、有機材料でもよいし無機材料でもよい。平坦化膜７２の材料としては、特に有機材料である樹脂が好ましい。この場合、樹脂は、熱可塑性樹脂と熱硬化性樹脂のいずれでもよい。平坦化膜７２の材料として樹脂等の有機材料を用いる場合には、平坦化膜を構成する有機材料を、流動性を有する状態で、下部導体層１０の上に塗布し、その後、有機材料を硬化させることによって、平坦化膜７２を形成することが好ましい。また、平坦化膜７２は、スピン・オン・グラス（ＳＯＧ）膜で構成してもよい。また、平坦化膜７２は、インクジェット技術によって形成してもよい。
【００９５】
なお、本実施の形態における平坦化膜７２は、絶縁材料によって構成されているため、誘電体膜２０と共に、キャパシタ３において一対の電極の間に配置される誘電体層を構成する。
【００９６】
次に、図２２ないし図２４を参照して、本実施の形態に係る薄膜デバイス７１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス７１の製造方法は、それらに限定されるわけではない。
【００９７】
本実施の形態に係る薄膜デバイス７１の製造方法では、図１８に示したように、電極膜１１，１２およびめっき膜１３によって下部導体層１０を形成する工程までは、第３の実施の形態と同様である。
【００９８】
図２２は、次の工程を示す。この工程では、下部導体層１０の上面および側面を覆うように、平坦化膜７２を形成する。平坦化膜７２の材料としては、例えば有機材料が用いられる。この場合、平坦化膜７２は、例えば、平坦化膜を構成する有機材料を、流動性を有する状態で、下部導体層１０の上面および側面を覆うように塗布し、その後、有機材料を硬化させることによって形成される。
【００９９】
本実施の形態では、平坦化膜７２の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になるように、平坦化膜７２を形成する。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、平坦化膜７２の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、平坦化膜７２を形成する。なお、図１６に示した工程において、めっき膜１３の上面を研磨によって平坦化した場合には、平坦化膜７２の上面の表面粗さをより小さくすることができる。
【０１００】
次に、図２３に示したように、例えばスパッタ法によって、平坦化膜７２の上面および側面ならびに基板２の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【０１０１】
次に、図２４に示したように、誘電体膜２０の上であって、下部導体層１０との間で誘電体膜２０を挟む位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、第１の実施の形態と同様である。
【０１０２】
以上説明したように、本実施の形態では、平坦化膜７２の上面の最大高さ粗さＲｚが、誘電体膜２０の厚み以下になるように、平坦化膜７２を形成し、この平坦化膜７２の上面の上に誘電体膜２０を成膜している。これにより、本実施の形態によれば、第１の実施の形態と同様の効果が得られる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【０１０３】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の薄膜デバイスでは、上部導体層３０の上に保護膜が設けられていてもよいし、上部導体層３０が露出していてもよい。また、上部導体層３０の上方に更に１以上の層が配置されていてもよい。
【０１０４】
また、本発明では、下部導体層１０の上面と同様に上部導体層３０の上面に対して、研磨または平坦化膜の形成による平坦化処理を施し、上部導体層３０の上面または平坦化膜の上面の上に、新たな誘電体膜と導体層を、この順に形成してもよい。更に、同様にして、導体層の上面に対する平坦化処理と、新たな誘電体膜と導体層の形成を繰り返し行ってもよい。これにより、導体層と誘電体膜とが交互に、合計で５層以上積層されて構成されたキャパシタを形成することができる。
【０１０５】
また、本発明の薄膜デバイスは、キャパシタ以外の素子を含んでいてもよい。薄膜デバイスに含まれるキャパシタ以外の素子は、インダクタ等の受動素子でもよいし、トランジスタ等の能動素子でもよい。また、薄膜デバイスに含まれるキャパシタ以外の素子は、集中定数素子でもよいし、分布定数素子でもよい。
【０１０６】
また、本発明の薄膜デバイスは、側部、底面または上面に配置された端子を備えていてもよい。また、本発明の薄膜デバイスは、複数の導体層を接続するスルーホールを備えていてもよい。また、本発明の薄膜デバイスは、下部導体層１０または上部導体層３０を、端子や他の素子に接続するための配線用の導体層を備えていてもよい。あるいは、下部導体層１０または上部導体層３０の一部が端子を兼ねていてもよいし、下部導体層１０または上部導体層３０がスルーホールを介して端子に接続されていてもよい。
【０１０７】
また、本発明の薄膜デバイスは、キャパシタ以外の素子を含んでいる場合には、ＬＣ回路部品や、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等の各種のフィルタや、ダイプレクサや、デュプレクサ等、キャパシタを含む種々の回路部品として利用することが可能である。
【０１０８】
また、本発明の薄膜デバイスは、例えば、携帯電話機等の移動体通信機器や、無線ＬＡＮ用の通信装置において利用される。
【図面の簡単な説明】
【０１０９】
【図１】本発明の第１の実施の形態に係る薄膜デバイスの断面図である。
【図２】本発明の第１の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図３】図２に示した工程に続く工程を示す断面図である。
【図４】図３に示した工程に続く工程を示す断面図である。
【図５】図４に示した工程に続く工程を示す断面図である。
【図６】図５に示した工程に続く工程を示す断面図である。
【図７】図６に示した工程に続く工程を示す断面図である。
【図８】図７に示した工程に続く工程を示す断面図である。
【図９】図８に示した工程に続く工程を示す断面図である。
【図１０】本発明の第１の実施の形態における下部導体層の上面の最大高さ粗さとキャパシタの不良率との関係を示す特性図である。
【図１１】本発明の第２の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図１２】図１１に示した工程に続く工程を示す断面図である。
【図１３】図１２に示した工程に続く工程を示す断面図である。
【図１４】図１３に示した工程に続く工程を示す断面図である。
【図１５】図１４に示した工程に続く工程を示す断面図である。
【図１６】本発明の第３の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図１７】図１６に示した工程に続く工程を示す断面図である。
【図１８】図１７に示した工程に続く工程を示す断面図である。
【図１９】図１８に示した工程に続く工程を示す断面図である。
【図２０】図１９に示した工程に続く工程を示す断面図である。
【図２１】図２０に示した工程に続く工程を示す断面図である。
【図２２】本発明の第４の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図２３】図２２に示した工程に続く工程を示す断面図である。
【図２４】図２３に示した工程に続く工程を示す断面図である。
【図２５】キャパシタを備えた薄膜デバイスの構成の一例を示す断面図である。
【符号の説明】
【０１１０】
１…薄膜デバイス、２…基板、３…キャパシタ、１０…下部導体層、２０…誘電体膜、３０…上部導体層。
【図１】
0004461386.tif 000002
【図２】
0004461386.tif 000003
【図３】
0004461386.tif 000004
【図４】
0004461386.tif 000005
【図５】
0004461386.tif 000006
【図６】
0004461386.tif 000007
【図７】
0004461386.tif 000008
【図８】
0004461386.tif 000009
【図９】
0004461386.tif 000010
【図１０】
0004461386.tif 000011
【図１１】
0004461386.tif 000012
【図１２】
0004461386.tif 000013
【図１３】
0004461386.tif 000014
【図１４】
0004461386.tif 000015
【図１５】
0004461386.tif 000016
【図１６】
0004461386.tif 000017
【図１７】
0004461386.tif 000018
【図１８】
0004461386.tif 000019
【図１９】
0004461386.tif 000020
【図２０】
0004461386.tif 000021
【図２１】
0004461386.tif 000022
【図２２】
0004461386.tif 000023
【図２３】
0004461386.tif 000024
【図２４】
0004461386.tif 000025
【図２５】
0004461386.tif 000026