(57)【特許請求の範囲】
【請求項１】
固定基板上に第１の接着層を形成し、
前記第１の接着層上に金属基板を形成し、
前記金属基板上に絶縁膜を形成し、
前記絶縁膜上に発光素子を形成し、
前記金属基板と、有機樹脂基板と、を第２の接着層で貼り合わせ、
前記固定基板側からレーザー光を照射し、前記第１の接着層の全部または一部を気化することによって前記固定基板を剥離し、
前記第２の接着層の露呈している部分を、ＤＬＣ膜で覆うことを特徴とする発光装置の作製方法。
【請求項２】
金属基板の端部を曲げ、前記金属基板を基板ホルダーに固定部を用いて固定し、
前記金属基板上に絶縁膜を形成し、
前記絶縁膜上に発光素子を形成し、
前記金属基板と、有機樹脂基板と、をシール材で貼り合わせ、
前記固定部を除去することによって、前記金属基板と前記基板ホルダーとを分離し、
前記シール材の露呈している部分を、ＤＬＣ膜で覆うことを特徴とする発光装置の作製方法。
【請求項３】
金属基板の端部を曲げ、前記金属基板を基板ホルダーに固定部を用いて固定し、
前記金属基板上に絶縁膜を形成し、
前記絶縁膜上に発光素子を形成し、
前記金属基板と、有機樹脂基板と、をシール材で貼り合わせ、
前記固定部を除去することによって、前記金属基板と前記基板ホルダーとを分離し、
前記有機樹脂基板及び前記シール材の露呈している部分を、ＤＬＣ膜で覆うことを特徴とする発光装置の作製方法。
【請求項４】
請求項２または請求項３において、
前記基板ホルダーの端部は曲面を有していることを特徴とする発光装置の作製方法。
【請求項５】
請求項２乃至４のいずれか一において、
前記基板ホルダーは、前記金属基板と同じ熱膨張係数を有することを特徴とする発光装置の作製方法。
【請求項６】
請求項２乃至５のいずれか一において、
前記金属基板の厚さは５μｍ〜３０μｍであることを特徴とする発光装置の作製方法。
【請求項７】
請求項２乃至６のいずれか一において、
前記基板ホルダーは、ステンレス、セラミック、またはＡｌ２Ｏ３からなることを特徴とする発光装置の作製方法。
【請求項８】
請求項７において、
前記基板ホルダーの厚さは５００μｍ〜１０００μｍであることを特徴とする発光装置の作製方法。
【請求項９】
請求項１乃至８のいずれか一において、
前記絶縁膜上に薄膜トランジスタを形成し、
前記薄膜トランジスタと前記発光素子を電気的に接続する配線を形成し、
前記配線の端部を覆うように有機樹脂層を形成し、
前記有機樹脂層上に乾燥剤を形成することを特徴とする発光装置の作製方法。
【請求項１０】
請求項１乃至８のいずれか一において、
前記絶縁膜上に薄膜トランジスタを形成し、
前記薄膜トランジスタと前記発光素子を電気的に接続する配線を形成し、
前記配線の端部を覆うように乾燥剤を分散させた有機樹脂層を形成することを特徴とする発光装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一において、
前記有機樹脂基板は、両面が前記ＤＬＣ膜で覆われていることを特徴とする発光装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、耐熱性金属材料を基板とした表示装置に関する。特に、前記基板上に、薄膜トランジスタとエレクトロルミネッセンス材料を用いて画素部を形成した表示装置に関する。
【０００２】
【従来の技術】
液晶やエレクトロルミネッセンス（Electro Luminescence :以下、ＥＬと記す）材料を用いた表示装置は、従来のＣＲＴと比べ軽量化や薄型化が可能であり、様々な用途への応用が進められている。携帯電話や個人向け携帯型情報端末（Personal Digital Assistant : ＰＤＡ）などは、インターネットに接続することが可能となり、映像表示で示される情報量が飛躍的に増え、表示装置にはカラー化や高精細化の要求が高まっている。
【０００３】
一方、こうした携帯型情報端末に搭載する表示装置は軽量化が重視される。例えば、携帯電話では７０ｇを切る製品が市場に出されている。軽量化の為には個々の電子部品、筐体、バッテリーなど使用するほとんどの部品の見直しが図られている。しかし、さらなる軽量化を実現するためには、表示装置の軽量化も推進する必要がある。
【０００４】
一般に表示装置はガラス基板を用いて作製されている。軽量化のためには、このガラス基板の厚さを薄くする方法が考えられる。しかし、それに伴って割れやすくなり耐衝撃性が低下してしまう。しかしそれでは、携帯型情報端末に用いるうえで致命的な欠点となってしまう。そのような観点から、軽量化や耐衝撃性を同時に満たすために、有機樹脂基板（プラスチック基板）を用いた表示装置の開発が検討されている。
【０００５】
しかし、プラスチック基板材料の耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチック基板を用いた高性能な自発光型表示装置は実現されていない。
【０００６】
【発明が解決しようとする課題】
有機ＥＬ材料は青色発色が可能であり、フルカラー表示の自発光型表示装置を実現させることが可能である。しかし、ＥＬ素子には種々の劣化現象が確認されており、実用化を妨げる課題として解決が急がれている。ＥＬ素子のＥＬ層は、熱、光、水分、酸素等によって劣化が促進される。
【０００７】
ＥＬ層を発光させるために、陰極として用いられる材料は仕事関数が低いアルカリ金属、またはアルカリ土類金属が一般的であるが、このような金属は、酸素または水分と反応を起こしやすく、酸化されやすいことが知られている。ＥＬ層に電子を注入する陰極の酸化は、陰極として用いられる材料から電子が失われることを意味する。また、酸化により陰極として用いられる材料の表面に酸化膜が形成されてしまう。電子数の低下や酸化膜の影響によって、発光輝度の低下が起こると考えられている。
【０００８】
また、ダークスポットは、画素部に現れる非発光の点欠陥であり、表示品位を著しく低下させるものとして問題視されている。ダークスポットは進行型の欠陥であり、水分が存在すれば、素子を動作させなくても増加すると言われている。ダークスポットの原因は、アルカリ金属またはアルカリ土類金属を用いて形成される陰極の酸化反応であると考えられている。ダークスポットの発生を防止するために、有機ＥＬ素子を封止して、乾燥剤を入れているのが現状である。
【０００９】
また、有機樹脂材料の水蒸気透過率はガラス材料に比べ高く、例えば、ポリエーテルイミドでは３６．５ｇ／ｍ2・２４ｈｒ、ポリイミドでは３２．７ｇ／ｍ2・２４ｈｒ、ポリエーテルテレフタレート（ＰＥＴ）では１２．１ｇ／ｍ2・２４ｈｒとなっている。ＥＬ素子を封止するシール材には有機樹脂材料が用いられており、そのシール部分から空気中の酸素や水蒸気が浸入することを完全に防ぐことは困難である。また、有機樹脂基板をカバー材に用いたＥＬ表示装置を作製して、長期間空気中に放置しておくと、水蒸気が除々に透過して有機ＥＬ素子を劣化させてしまうことは明白である。
【００１０】
また、ＥＬ素子は熱にも弱く、さらに、熱が酸化を助長する原因となりうるなど、酸化に結びつく要因が多いといった問題が、ＥＬ発光装置を実用化する上で大きな障害となっていた。
【００１１】
このように、有機樹脂基板は表示装置の軽量化や耐衝撃性の向上に対しては非常に有用であるが、ＥＬ素子の信頼性を確保するためには解決しなければならない課題が残存している。本発明はこのような問題点を解決する技術であり、信頼性の高いＥＬ素子を用いた表示装置を提供することを目的としている。
【００１２】
【課題を解決するための手段】
本発明は、素子形成基板となる耐熱性金属基板と、封止のためのカバー材となる有機樹脂基板とを用いた自発光型表示装置において、水蒸気などの浸入を防ぐ保護膜として、硬質な炭素膜（５〜５００ｎｍ）を有機樹脂基板表面あるいはシール材表面に形成する。有機樹脂基板の表面にＤＬＣ膜を形成することにより、紫外線を遮断し、有機樹脂基板の光化学反応を抑え、その劣化を防ぐことができる。また、耐熱性金属基板と有機樹脂基板とを貼り合わせるために用いられているシール材の露呈部分に、ＤＬＣ膜を形成することによりガスバリア性を高める。
【００１３】
なお、上記耐熱性金属基板とは、耐熱性を有する金属材料、例えばＷ、Ｎｉ、またはステンレス等からなる基板を指す。
【００１４】
なお、本明細書中でのステンレスとは、クロムを約１２％以上含有する鋼（鉄と炭素の合金）を指しており、組成上、マルテンサイト系やフェライト系やオーステナイト系に大別できる。なお、Ｔｉ、Ｎｂ、Ｍｏ、Ｃｕ、Ｎｉ、またはＳｉから選ばれた一種または複数種を添加したステンレス鋼をも含む。
【００１５】
また、上記耐熱性金属基板の厚さは５μｍ〜３０μｍである。また、前記金属表面を有する基板の表面粗さの最大高さ（Ｒmax）は、１μｍ以下である。また、前記金属表面を有する基板の表面に存在する凸部の曲率半径は、１μｍ以上であることを特徴としている。
【００１６】
また、本発明では、硬質な炭素膜としてＤＬＣ（Diamond like Carbon）膜を用いる。ＤＬＣ膜は短距離秩序的には炭素間の結合として、ＳＰ3結合をもっているが、マクロ的にはアモルファス状の構造となっている。ＤＬＣ膜の組成は炭素が７０〜９５原子％、水素が５〜３０原子％であり、非常に硬く絶縁性に優れている。このようなＤＬＣ膜は、また、水蒸気や酸素などのガス透過率が低いという特徴がある。また、微少硬度計による測定で、１５〜２５ＧＰａの硬度を有することが知られている。
【００１７】
ＤＬＣ膜はプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、スパッタ法などで形成することができる。いずれの成膜方法を用いても、密着性良くＤＬＣ膜を形成することができる。ＤＬＣ膜は基板をカソードに設置して成膜する。または、負のバイアスを印加して、イオン衝撃をある程度利用して緻密で硬質な膜を形成できる。
【００１８】
成膜に用いる反応ガスは、炭化水素系のガス、例えばＣＨ4、Ｃ2Ｈ2、Ｃ6Ｈ6などを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。こうすることにより、緻密で平滑なＤＬＣ膜を得ることができる。基板を殆ど加熱することなしに成膜できるので、表示装置が完成する最終工程でＤＬＣ膜を形成することができる。
【００１９】
また、ＥＬ素子の劣化を抑えるために、素子形成基板（耐熱性金属基板）とカバー材（有機樹脂基板）とシール材で封止された空隙に乾燥剤を設けることが好ましい。乾燥剤は酸化バリウムなどを好適に用いることができる。乾燥剤を設置する場所は、ＥＬ素子でバンプの下層部、上層部、或いは内部であれば良い。または、乾燥剤を駆動回路上に設けても良い。その他に、乾燥剤をシール材形成領域に設けても良い。
【００２０】
また、上記ＤＬＣ膜を設けた表示装置は、パッシブマトリクス型または、アクティブマトリクス型のいずれであっても適用できる。
【００２１】
本明細書で開示する本発明の構成は、
金属表面を有する基板上に絶縁膜と、該絶縁膜上に発光素子とを有し、
前記発光素子は、陽極、陰極、並びに前記陽極と前記陰極との間に挟まれたＥＬ材料とを有し、
前記発光素子は、透光性を有する基板とシール材とで密閉され、かつ、該シール材は炭素を主成分とする薄膜で覆われていることを特徴とする発光装置である。
【００２２】
また、他の発明の構成は、
金属表面を有する基板上に絶縁膜と、該絶縁膜上に発光素子とを有し、
前記発光素子は、陽極、陰極、並びに前記陽極と前記陰極との間に挟まれたＥＬ材料とを有し、
前記発光素子は、透光性を有する基板とシール材とで密閉され、かつ、前記透光性を有する基板及び前記シール材は炭素を主成分とする薄膜で覆われていることを特徴とする発光装置である。
【００２３】
上記各構成において、前記炭素を主成分とする薄膜はＤＬＣ膜であることを特徴としている。また、前記ＤＬＣ膜の膜厚は、５〜１００ｎｍであることを特徴としている。
【００２４】
また、上記各構成において、前記金属表面を有する基板は、耐熱性金属基板であることを特徴としている。
【００２５】
また、上記各構成において、前記透光性を有する基板は、有機樹脂材料からなることを特徴とする発光装置。
【００２６】
また、上記各構成において、前記絶縁膜は窒化珪素膜または窒化酸化珪素膜であることを特徴とする発光装置。また、前記絶縁膜の膜厚は、２〜２０ｎｍであることを特徴としている。
【００２７】
また、上記各構成において、前記陰極と接続するＴＦＴはｎチャネル型ＴＦＴであることが好ましい。
【００２８】
また、上記各構成において、陰極の端部を覆うバンクを有し、前記バンクは、乾燥剤を混入した樹脂からなることを特徴としている。
【００２９】
また、上記各構成において、前記金属表面を有する基板の周縁部と前記透光性を有する基板の周縁部とが前記シール材で貼り合わされていることを特徴としている。
【００３０】
また、上記構造を実現するため、本発明は、薄い金属基板の端部を曲げて、端部に曲率を持っている基板ホルダーに密着性よく真空中で固定した後、薄い金属基板上に発光素子を形成し、その後、基板ホルダーを分離することを特徴としている。
【００３１】
また、上記構造を実現するための発明の構成は、
金属表面を有する基板の端部を曲げて基板ホルダーと固定する工程と、
前記金属表面を有する基板上に絶縁膜を形成する工程と、
前記絶縁膜の上に発光素子を形成する工程と、
前記金属表面を有する基板と透光性を有する基板とをシール材で貼り合わせる工程と、
前記基板ホルダーを分離する工程と、
炭素を主成分とする薄膜で前記シール材の露呈している部分を覆う工程とを有することを特徴とする発光装置の作製方法である。
【００３２】
また、他の作製方法に関する発明の構成は、
金属表面を有する基板の端部を曲げて基板ホルダーと固定する工程と、
前記金属表面を有する基板上に絶縁膜を形成する工程と、
前記絶縁膜の上に発光素子を形成する工程と、
前記金属表面を有する基板と透光性を有する基板とをシール材で貼り合わせる工程と、
前記基板ホルダーを分離する工程と、
炭素を主成分とする薄膜で前記透光性を有する基板及び前記シール材の露呈している部分を覆う工程とを有することを特徴とする発光装置の作製方法である。
【００３３】
上記各構成において、前記基板ホルダーの端部は曲面を有している。また、前記基板ホルダーは、前記金属表面を有する基板と同じ熱膨張係数を有することを特徴としている。また、前記基板ホルダーは、ステンレス、セラミック、またはＡｌ2Ｏ3からなることを特徴としている。また、前記基板ホルダーの厚さは５００μｍ〜１０００μｍであることを特徴としている。
【００３４】
上記各構成において、前記前記炭素を主成分とする薄膜はＤＬＣ膜であることを特徴としている。
する発光装置の作製方法。
【００３５】
上記各構成において、前記金属表面を有する基板の厚さは５μｍ〜３０μｍであることを特徴としている。
【００３６】
【発明の実施の形態】
本願発明の実施形態について、図１〜図３を用いて以下に説明する。
【００３７】
図１（Ａ）は、ＥＬモジュールを封止した状態を示す上面図、図１（Ｂ）は図１（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された１０１はソース側駆動回路、１０２は画素部、１０３はゲート側駆動回路である。また、１０４はカバー材、１０５はシール材であり、シール材１０５で囲まれた内側は、空間になっている。
【００３８】
なお、１０８はソース側駆動回路１０１及びゲート側駆動回路１０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における自発光装置には、自発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【００３９】
次に、断面構造について図１（Ｂ）を用いて説明する。基板１００上に絶縁膜１１０が設けられ、絶縁膜１１０の上方には画素部１０２、ゲート側駆動回路１０３が形成されており、画素部１０２は電流制御用ＴＦＴ１１１とそのドレインに電気的に接続された画素電極１１２を含む複数の画素により形成される。また、ゲート側駆動回路１０３はｎチャネル型ＴＦＴ１１３とｐチャネル型ＴＦＴ１１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【００４０】
画素電極１１２はＥＬ素子の陰極として機能する。また、画素電極１１２の両端にはバンク１１５が形成され、画素電極１１２上にはＥＬ層１１６およびＥＬ素子の陽極１１７が形成される。
【００４１】
陽極１１７は全画素に共通の配線としても機能し、接続配線１０８を経由してＦＰＣ１０９に電気的に接続されている。さらに、画素部１０２及びゲート側駆動回路１０３に含まれる素子は全て陽極１１７およびパッシベーション膜１１８で覆われている。
【００４２】
また、シール材１０５によりカバー材１０４が貼り合わされている。なお、カバー材１０４とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、シール材１０５の内側の空間１０７には窒素等の不活性気体が充填されている。なお、シール材１０５としてはエポキシ系樹脂を用いるのが好ましい。また、シール材１０５はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間１０７の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【００４３】
また、ここではカバー材１０４を構成するプラスチック基板の材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【００４４】
また、シール材１０５を用いてカバー材１０４を接着した後、さらに側面（露呈面）またはカバー材を覆うようにＤＬＣ膜１１９を設ける。ここで、外部入力端子（ＦＰＣ）が設けられる部分にＤＬＣ膜が成膜されないように注意することが必要である。マスクを用いてＤＬＣ膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン等のテープで外部入力端子部分を覆うことでＤＬＣ膜が成膜されないようにしてもよい。
【００４５】
以上のような構造でＥＬ素子を空間１０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い自発光装置を得ることができる。
【００４６】
また、図２はＤＬＣ膜を形成するためのＣＶＤ装置の一例を示している。図２は真空室とそれに付随する処理手段を中心に示してある。真空室をその目的別に分類すると、処理基板２１８を移動させる搬送手段２１０が設けられた共通室２０２を中心として、当該処理基板を出し入れするロード・ロック室２０１、当該処理基板にＤＬＣ膜を成膜する第１の反応室２０３及び第２の反応室２０４が、ゲートバルブ２０５〜２０７を介して接続されている。また、排気手段２０８、２０９、２１１、２１２はそれぞれの真空室に設けられている。
【００４７】
第１の反応室２０３には、ガス導入手段２１２、放電発生手段２１３が設けられている。また、第２の反応室２０４には、同様にガス導入手段２１５、放電発生手段２１６が設けられている。ガス供給手段からは、前述の炭化水素系のガスや、その他にＡｒやＨ2などを導入することが可能な構成とする。放電発生手段は１〜１２０ＭＨｚの高周波電源と、各反応室中に設けられたカソード及びアノードなどから成っている。ＤＬＣ膜は基板をカソード側に設置して成膜する。また、素子基板とカバー材の両面にＤＬＣ膜を形成するには、基板を反転させるなどして両面に成膜されるようにする必要がある。
【００４８】
素子基板とカバー材の両面にＤＬＣ膜を形成する場合、例えば、図２において第１の反応室２０３で処理基板の一方の面にＤＬＣ膜を形成し、第２の反応室２０４で他方の面にＤＬＣ膜を形成すればよい。この場合の反応室の構成を図３を用いて説明する。
【００４９】
図３（Ａ）は反応室３０１に、ガス導入手段３０２が接続され、シャワー板３０９からガスが反応室に供給されるアノード３０６と、高周波電源３０４が接続されたカソード３０５が設けられている。その他に排気手段３０３が設けられている。処理基板３０８はカソード３０５上に配置されている。プッシャーピン３０７は基板を搬送する際に用いる。このような反応室の構成により、処理基板の一方の面と、端部にＤＬＣ膜を形成することができる。また、図３（Ａ）で示すようにカソードに段差を設けておくと、処理基板の裏面（端部の近傍）にまでＤＬＣを回り込ませて成膜することができる。勿論、この領域に成膜されるＤＬＣ膜は、他の部分と比較すると薄くなっている。
【００５０】
図３（Ｂ）で示す反応室の構成は、図３（Ａ）とは反対側の面、即ち処理基板の裏側にＤＬＣ膜を形成する例を示している。反応室３１０に、ガス導入手段３１２が接続し、シャワー板３２０を通して反応室３１０内にガスを供給するアノード３１６と、高周波電源３１４が接続されたカソード３１５が設けられている。その他に排気手段３１３が設けられている。基板３１８はカソード３１５に配置するため、ホルダー３１９と、それを上下させる機構３１１が設けられている。処理基板３１８は最初プッシャーピン３１７上に保持され、ホルダー３１９が上昇してカソード３１５に処理基板がセットされる。こうして、図３（Ａ）とは反対側の面、即ち処理基板の裏側にＤＬＣ膜を形成することが可能となる。
【００５１】
以上のように、図１（Ｂ）で示す発光装置の構成、即ちガスバリア層としてのＤＬＣ膜１１９は、図２及び図３で説明したプラズマＣＶＤ装置により形成することができる。勿論、ここで示す装置の構成は一例であり、他の構成の成膜装置を用いて、図１（Ｂ）で示す発光装置を作製しても良い。例えば、マイクロ波や電子サイクロトロン共鳴を用いたＣＶＤ装置を適用してＤＬＣ膜を成膜しても良い。
【００５２】
本発明により、ＤＬＣ膜をガスバリア層として用いることで、水蒸気や酸素が封止領域内に浸入することを防ぐ効果が増し、ＥＬ素子の安定性を高めることができる。例えば、陰極が酸化して発生するダークスポットを減少させることができる。
【００５３】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００５４】
【実施例】
［実施例１］
本発明はＥＬ素子を用いたあらゆる表示装置に適用することができる。図４はその一例であり、ＴＦＴを用いて作製されるアクティブマトリクス型の発光装置の例を示す。ＴＦＴはチャネル形成領域を形成する半導体膜の材質により、アモルファスシリコンＴＦＴやポリシリコンＴＦＴと区別されることがあるが、本発明はそのどちらにも適用することができる。
【００５５】
図４では駆動回路部４５０にｎチャネル型ＴＦＴ４５２とｐチャネル型ＴＦＴ４５３が形成され、画素部４５１にスイッチング用ＴＦＴ４５４、電流制御用ＴＦＴ４５５が形成されている様子を示している。これらのＴＦＴは、島状半導体層４０３〜４０６、ゲート絶縁膜４０７、ゲート電極４０８〜４１１などを用いて形成されている。
【００５６】
基板４０１としては、耐熱性金属基板、例えばＷ、Ｎｉ、またはステンレス等からなる基板を用いる。この耐熱性金属基板の厚さは５μｍ〜３０μｍとする。本実施例では、ステンレス基板（ＪＩＳ  ＳＵＳ３０４またはＪＩＳ  ＳＵＳ３１６）を用いた。
【００５７】
また、下地膜４０２は基板４０１からオリゴマーなどが析出しないように、酸化窒化シリコン（ＳｉＯxＮyで表される）、窒化シリコン膜などを５０〜２００ｎｍの厚さに形成して基板上に設ける。ここでは２層構造とした。
【００５８】
駆動回路部４５０の回路構成は、ゲート信号側駆動回路とデータ信号側駆動回路とで異なるがここでは省略する。ｎチャネル型ＴＦＴ４５２及びｐチャネル型ＴＦＴ４５３には配線４１２、４１３が接続され、これらのＴＦＴを用いて、シフトレジスタやラッチ回路、バッファ回路などが形成される。
【００５９】
また、層間絶縁膜は窒化シリコン、酸化窒化シリコンなどで形成される無機絶縁膜４１８と、アクリルまたはポリイミドなどで形成される有機絶縁膜４１９とから成っている。
【００６０】
また、画素部４５１では、データ配線４１４がスイッチング用ＴＦＴ４５４のソース側に接続し、ドレイン側の配線４１５は電流制御用ＴＦＴ４５５のゲート電極４１１と接続している。また、電流制御用ＴＦＴ４５５のソース側は電源供給配線４１７と接続し、ドレイン側の電極４１６がＥＬ素子の陰極４２２と接続するように配線されている。図５はこのような画素の上面図を示し、便宜上、図４と共通する符号を用いて示している。また、図５において、Ａ−Ａ'線に対応する断面が図４において示されている。
【００６１】
そして、図４に示すように、これら配線を覆うようにアクリルやポリイミドなどの有機樹脂、好ましくは感光性の有機樹脂を用いてバンク４２０、４２１が形成される。ＥＬ素子４５６は、ＭｇＡｇやＬｉＦなどの材料を用いて形成される陰極４２２と、有機ＥＬ材料を用いて作製されるＥＬ層４２３と、ＩＴＯ（酸化インジウム・スズ）で形成される陽極４２４とから成っている。バンク４２０、４２１は、陰極４２２の端部を覆うように形成され、この部分で陰極と陽極とがショートすることを防ぐために設ける。観測者は発光層が発光している画素において陽極を透過したＥＬ光を観測することができる。なお、ＥＬ光には、励起一重項状態からの発光と励起三重項からの発光とがある。
【００６２】
画素電極となる陰極４２２としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。
【００６３】
ＥＬ層４２３を形成する材料は、低分子系材料または高分子系材料のどちらであっても構わない。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合はスピンコート法や印刷法またはインクジェット法などを用いる。
【００６４】
高分子系材料では、π共役ポリマー材料などが知られている。その代表例は結晶質半導体膜パラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが上げられる。このような材料を用いて形成されるＥＬ層は、単層又は積層構造で用いられるが、積層構造で用いた方が発光効率は良い。一般的には陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のような構造でも良い。本発明では公知のいずれの構造を用いても良いし、ＥＬ層に対して蛍光性色素等をドーピングしても良い。
【００６５】
また、上記有機ＥＬ材料とは、電流注入による発光体であって発光材料が有機材料を有するものを指し、例えば、以下の米国特許又は公開公報に開示された材料である。米国特許第４，３５６，４２９号、米国特許第４，５３９，５０７号、米国特許第４，７２０，４３２号、米国特許第４，７６９，２９２号、米国特許第４，８８５，２１１号、米国特許第４，９５０，９５０号、米国特許第５，０５９，８６１号、米国特許第５，０４７，６８７号、米国特許第５，０７３，４４６号、米国特許第５，０５９，８６２号、米国特許第５，０６１，６１７号、米国特許第５，１５１，６２９号、米国特許第５，２９４，８６９号、米国特許第５，２９４，８７０号、特開平１０−１８９２５２号公報、特開平８−２４１０４８号公報、特開平８−７８１５９号公報。
【００６６】
なお、本明細書中では、陰極（画素電極）、ＥＬ層及び陽極で形成される発光素子をＥＬ素子と呼ぶ。
【００６７】
陰極４２２とＥＬ層４２３とでなる積層体は、各画素で個別に形成する必要があるが、ＥＬ層４２３は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。また、アルカリ金属を用いて作製される陰極４２２は容易に酸化されてしまう。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマＣＶＤ法等の気相法で選択的に形成することが好ましい。
【００６８】
なお、カラー表示には、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類のＥＬ素子を形成する方式、白色発光のＥＬ素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式等がある。
【００６９】
具体的なＥＬ層４２３としては、赤色に発光するＥＬ層にはシアノポリフェニレン、緑色に発光するＥＬ層にはポリフェニレンビニレン、青色に発光するＥＬ層にはポリフェニレンビニレンまたはポリアルキルフェニレンを用いれば良い。
ＥＬ層の厚さは３０〜１５０ｎｍとすれば良い。
【００７０】
上記の例は発光層として用いることのできる有機ＥＬ材料の一例であり、これに限定されるものではない。発光層、電荷輸送層、電荷注入層を形成するための材料は、その可能な組合せにおいて自由に選択することができる。本実施例で示すＥＬ層は、発光層とＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）から成る正孔注入層を設けた構造とする。
【００７１】
ＥＬ層４２３の上にはＥＬ素子の陽極４２４が設けられる。陽極としては、透光性を有する導電材料、例えばＩＴＯを用いる。
【００７２】
図４ではスイッチング用ＴＦＴ４５４をマルチゲート構造としている。ポリシリコンを用いたＴＦＴは、高い動作速度を示すが故にホットキャリア注入などの劣化も起こりやすい。そのため、画素内において機能に応じて構造の異なるＴＦＴ（オフ電流の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴ）を形成すれば、高い信頼性を有し、且つ、良好な画像表示が可能な（動作性能の高い）表示装置を作製する上で非常に有効である。本実施例において、スイッチング用ＴＦＴおよび電流制御用ＴＦＴは、低濃度不純物領域（ＬＤＤ領域）を有するｎチャネル型ＴＦＴで形成するのが望ましい。
【００７３】
図４に示す構造が耐熱性基板上に得られたら、陽極を覆うパッシベーション膜（窒化シリコン膜または窒化酸化シリコン膜）を設けて、外気からＥＬ層を保護することが望ましい。さらに、外気からＥＬ層を保護するため、シール材によりカバー材（プラスチック基板の材料として、例えばＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル）を貼り合わせるとよい。なお、カバー材とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。また、シール材の内側の空間には窒素等の不活性気体を充填させることが好ましい。シール材は、できるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【００７４】
また、シール材を用いてカバー材を接着した後、実施の形態に従って側面（露呈面）を覆うようにＤＬＣ膜を設ける。ＤＬＣ膜の成膜装置としては、図２または図３に示した装置を用いればよい。
【００７５】
以上のような構造でＥＬ素子を空間に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。即ち、本実施例の自発光装置は、極めて信頼性の高いものとなる。
【００７６】
［実施例２］
本実施例では、膜厚の薄い耐熱性金属基板を用いて発光装置を形成する一例を図６及び図７に示す。
【００７７】
まず、素子形成基板となる耐熱性を有する金属基板５０２と、基板ホルダー５０１とを用意する。金属基板５０２（金属表面を有する基板）としては、ステンレス基板を用意する。この基板５０２の厚さは１０μｍ〜３０μｍのものを用いる。また、基板ホルダー５０１としては、金属基板５０２よりも厚いステンレス基板を用意する。この基板５０１の厚さは５００μｍ〜１０００μｍのものを用いる。また、基板ホルダー５０１としては、セラミックあるいはアルミナ（Ａｌ2Ｏ3）を用いることもできる。
【００７８】
次いで、図６（Ａ）に示すように端部に少なくとも曲面を持つ基板ホルダー５０１と金属基板５０２とを基板間に空気が入らないように固定し、さらに固定部５０３を用いて金属基板５０２の端部を固定し、密着性をより強固なものとする。こうして、固定した状態を図６（Ｂ）に示した。ここでは、固定部５０３を枠とし、基板ホルダー５０１をはめ込むようにして接着材を用いることなく金属基板５０２を基板ホルダー５０１に固定した。また、固定部をテープ状またはバンド状として金属基板の端部を基板ホルダーに固定してもよい。なお、金属基板５０２を基板ホルダー５０１に密着させて固定する工程は、室温〜４００℃、かつ真空中で行うことによって、両基板間に空気が入らないようにすることが好ましい。また、金属基板５０２に広げる力を加えながら基板ホルダーに被せ、必要があれば押し付けることで密着させてもよい。
【００７９】
また、固定後の金属基板における表面の凹凸の表面粗さの最大高さ（Ｒmax）は、１μｍ以下と平坦なものとすることが好ましい。なお、この最大高さ（Ｒmax）は、ＪＩＳ  Ｂ―０６０１によるものである。あるいは、固定後の金属基板における表面の凹凸の１ｍｍ平方当りの高低差が１μｍとなることが好ましい。さらに、その凹凸の凸部の曲率半径は、１μｍ以上、好ましくは１０μｍ以上とする。また、金属基板における表面の平坦性を向上させる公知の技術、例えばＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨工程を用いてもよい。
【００８０】
次いで、金属基板５０２上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子を形成する。なお、簡略化のため下地絶縁膜の表面を平坦なものとして示しているが、実際には固定部と金属基板とが接触する部分に段差が生じる。素子形成基板がプラスチック基板であればプロセス温度が３５０℃以下とする必要があったが、本発明は、素子形成基板が金属基板であるので３５０℃以上の熱処理が可能である。なお、この素子形成工程の熱処理によって基板同士が分離しないように、基板ホルダーと金属基板との熱膨張係数を一致させることが好ましい。ここでは、駆動回路５０４とＥＬ素子を有する画素部５０５を形成した例を示す。（図６（Ｃ））
【００８１】
また、図６（Ｃ）に示した基板ホルダーの端部における曲率半径ｒは、３００μｍ以上であり、３０ｃｍ以下とする。
【００８２】
次いで、カバー材となる固定基板５０６をシール材５０７で貼り合わせる。（図７（Ａ））なお、ここではＥＬ素子を外部からの水分や酸素等の侵入から保護するために固定基板５０６を用いたが、特に必要がなければ用いなくともよい。固定基板５０６としては、透光性を有する樹脂基板を用いればよく、片面もしくは両面に保護膜としてＤＬＣ膜を設けたものを用いてもよい。
【００８３】
次いで、裏面側から物理的手段、例えば、固定部５０３を除去することによって基板ホルダーを除去する。特に接着材を用いていないので分離しやすい。固定部を分離して基板ホルダーを分離する方法や、基板ホルダーと金属基板との間に対して流体（圧力が加えられた液体もしくは気体）を噴射することにより基板ホルダーを分離する方法を用いてもよい。ここでは、基板ホルダー及び金属基板の端部を切断することによって、基板ホルダーと金属基板を分離する。（図７（Ｂ））
【００８４】
そして、外部からの水分や酸素等の侵入から保護するため、実施の形態に従い、少なくともシール材５０７の露呈した部分を覆うＤＬＣ膜５０９を形成して、最終的には、薄い金属基板５０８である素子形成基板と樹脂基板である固定基板とで挟まれた発光装置が完成する。（図７（Ｃ））さらに、外部からの水分や酸素等の侵入から保護するためにカバー材の露呈している部分及びシール材の露呈している部分を全てＤＬＣ膜で覆ってもよい。
【００８５】
なお、図６及び図７では、簡略化のため、基板ホルダーの端部とＴＦＴ素子とをあまり離さずに図示したが、実際には十分距離を離したほうが好ましい。
【００８６】
なお、図６及び図７では、簡略化のため、基板ホルダーの端部とＴＦＴ素子とをあまり離さずに図示したが、実際には十分距離を離したほうが好ましい。
【００８７】
［実施例３］
非晶質半導体膜の結晶化を助長する金属元素を用いて選択的に結晶質半導体膜を形成する方法を図８を用いて説明する。図８（Ａ）において、６００は前述の下地絶縁膜である。
【００８８】
まず、実施例２に示した方法により、金属基板と基板ホルダーとを固定部で固定し、その上に下地絶縁膜６００を形成する。次いで、下地絶縁膜６００上に非晶質シリコン膜６０１を公知の方法で形成する。そして、非晶質シリコン膜６０１上に１５０ｎｍの厚さの酸化シリコン膜６０２を形成する。酸化シリコン膜の作製方法は限定されないが、例えば、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させ形成する。
【００８９】
次に、酸化シリコン膜６０２に開孔部６０３を形成し、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布する。これにより、ニッケル含有層６０４が形成され、ニッケル含有層６０４は開孔部６０３の底部のみで非晶質シリコン膜６０１と接触する。
【００９０】
結晶化は、加熱処理の温度５００〜６５０℃で４〜２４時間、例えば５７０℃にて１４時間の熱処理を行う。この場合、結晶化はニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから基板の表面と平行な方向に結晶化が進行する。こうして形成された結晶質シリコン膜６０５は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。その後、酸化シリコン膜６０２を除去すれば結晶質シリコン膜６０５を得ることができる。
【００９１】
なお、本実施例は実施例２と組み合わせることが可能である。
【００９２】
［実施例４］
実施例３で説明する方法に従って作製される結晶質シリコン膜には結晶化において利用した金属元素が残存している。それは膜中において一様に分布していないにしても、平均的な濃度とすれば、１×１０19／ｃｍ3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体装置のチャネル形成領域に用いることが可能であるが、より好ましくは、ゲッタリングにより当該金属元素を除去することが望ましい。
【００９３】
本実施例ではゲッタリング方法の一例を図９を用いて説明する。結晶質シリコン膜７０１の表面には、マスク用の酸化シリコン膜７０２が１５０ｎｍの厚さに形成され、開孔部７０３が設けられ結晶質シリコン膜が露出した領域が設けられている。実施例３に従う場合には、図９（Ａ）で示す酸化シリコン膜７０２をそのまま利用可能であり、図９（Ｂ）の工程の後からそのまま本実施例の工程に移行することもできる。そして、イオンドープ法によりリンを添加して、１×１０19〜１×１０22／ｃｍ3の濃度のリン添加領域７０５を形成する。
【００９４】
そして、図９（Ｂ）に示すように、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃にて１２時間の熱処理を行うと、リン添加領域７０５がゲッタリングサイトとして働き、結晶質シリコン膜７０１に残存していた触媒元素はリン添加領域７０５に偏析させることができる。
【００９５】
その後、図９（Ｃ）で示すようにマスク用の酸化シリコン膜７０２と、リンが添加領域７０５とをエッチングして除去することにより、結晶化の工程で使用した金属元素の濃度が１×１０17／ｃｍ3未満にまで低減された結晶質シリコン膜７０６を得ることができる。
【００９６】
なお、本実施例は実施例２または実施例３と組み合わせることが可能である。
【００９７】
［実施例５］
本実施例は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を作製する例であり、図１０、図１１を用いて説明する。なお、実施例１に記載のＴＦＴは本実施例を用いて作製されている。
【００９８】
実施の形態に従って、固定部８０３で基板ホルダー８０１に固定した金属基板８０２上に下地絶縁膜８０４を形成した後、半導体層９０１、９０２を形成する。（図１０（Ａ））
【００９９】
次いで、ゲート絶縁膜９０３と第１導電膜９０４と第２導電膜９０５を形成する。（図１０（Ｂ））第１導電膜９０４及び第２導電膜９０５の材料としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例では、第１導電膜９０４を窒化タンタルまたはチタンで５０〜１００ｎｍの厚さに形成し、第２導電膜９０５をタングステンで１００〜３００ｎｍの厚さに形成する。
【０１００】
次に図１０（Ｃ）に示すように、レジストによるマスク９０６を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Ｐａ、好ましくは１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【０１０１】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層９０７、９０８（第１の導電層９０７ａ、９０８ａと第２導電層９０７ｂ、９０８ｂ）を形成する。９０９はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。
【０１０２】
そして、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。（図１０（Ｄ））その方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14／ｃｍ2として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１形状の導電層９０７、９０８はドーピングする元素に対してマスクとなり、加速電圧を適宣調節（例えば、２０〜６０ｋｅＶ）して、ゲート絶縁膜９０９を通過した不純物元素により不純物領域（ｎ＋領域）９２０、９２１を形成する。例えば、不純物領域（ｎ＋領域）におけるリン（Ｐ）濃度は１×１０20〜１×１０21／ｃｍ3の範囲となるようにする。
【０１０３】
さらに図１１（Ａ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力(１３．５６ＭＨｚ)を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層９１２、９１３（第１の導電膜９１２ａ、９１３ａと第２の導電膜９１２ｂ、９１３ｂ）を形成する。９１６はゲート絶縁膜であり、第２の形状の導電層９１２、９１３で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされて膜厚が薄くなる。
【０１０４】
そして、図１１（Ｃ）に示すように第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13／ｃｍ2のドーズ量で行い、図１０（Ｄ）で半導体層に形成された第１の不純物領域の内側に不純物領域を形成する。ドーピングは、第２の導電膜９１２ｂ、９１３ｂを不純物元素に対するマスクとして用い、第１の導電膜９１２ａ、９１２ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第１の導電膜９１２ａ、９１３ａと重なる不純物領域（ｎ−領域）９１４、９１５が形成される。この不純物領域は、第２の導電層９１２ａ、９１３ａがほぼ同じ膜厚で残存していることから、第２の導電層に沿った方向における濃度差は小さく、１×１０17〜１×１０19／ｃｍ3の濃度で形成する。
【０１０５】
そして、図１１（Ｂ）に示すように、第３のエッチング処理を行い、ゲート絶縁膜のエッチング処理を行う。その結果、第２の導電膜もエッチングされ、端部が後退して小さくなり、第３形状の導電層９１７、９１８が形成される。図中で９１９は残存するゲート絶縁膜である。
【０１０６】
そして、図１１（Ｃ）に示すように、レジストによるマスク９２０を形成し、ｐチャネル型ＴＦＴを形成する半導体層９０１にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。不純物領域（ｐ＋領域）９２１、９２２の不純物濃度は２×１０20〜２×１０21／ｃｍ3となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。
【０１０７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。第３形状の導電層９１７、９１８はゲート電極となる。その後、図１１（Ｄ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜９２３をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの半導体層に添加された不純物元素を活性化する工程を行う。
【０１０８】
さらに、窒化シリコン膜９２４を形成し、水素化処理を行う。その結果、窒化シリコン膜９２４中の水素が半導体層中に拡散させることで水素化を達成することができる。
【０１０９】
層間絶縁膜９２５は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【０１１０】
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソース配線またはドレイン配線９２６〜９２８を形成する。
【０１１１】
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を得ることができる。
【０１１２】
ｐチャネル型ＴＦＴにはチャネル形成領域９３０、ソース領域またはドレイン領域として機能する不純物領域９２１、９２２を有している。
【０１１３】
ｎチャネル型ＴＦＴにはチャネル形成領域９３１、第３形状の導電層から成るゲート電極９１８と重なる不純物領域９１５ａ（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域９１５ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域９１６を有している。
【０１１４】
このようなＣＭＯＳ回路は、アクティブマトリクス型のＥＬ表示装置の駆動回路を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。
【０１１５】
このようなＣＭＯＳ回路を組み合わせることで基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。
【０１１６】
また、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることが可能である。
【０１１７】
［実施例６］
本実施例では、実施例２とは異なる方法により金属基板上にＥＬ素子を形成する例を図１２に示す。
【０１１８】
まず、第１固定基板１００１と耐熱性金属材料（ここではステンレス）からなる素子形成基板１００３とを貼り合わせるが、２通りの貼り合わせ方法がある。一つ目の方法は、第１固定基板１００１上に第１接着層１００２を設けた後、第１固定基板１００１と素子形成基板１００３とを貼り合わせる方法である。また、二つ目の方法は、素子形成基板１０３に第１接着層１０２を設けた後、第１固定基板１０１と素子形成基板１０３とを貼り合わせる方法である。どちらの方法であっても構わない。
【０１１９】
上記各方法によって得られる貼り合わせ後の状態を図１２（Ａ）に示した。
【０１２０】
次いで、素子形成基板１００３上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子（実施例５参照）を形成する。ここでは、駆動回路１００４とＥＬ素子を有する画素部１００５を形成した例を示す。（図１２（Ｂ））
【０１２１】
次いで、第２固定基板１００６を第２接着層１００７で貼り合わせる。（図１２（Ｃ））なお、ここではＥＬ素子を外部からの水分や酸素等の侵入から保護するために第２固定基板（カバー材）１００６を用いたが、特に必要がなければ用いなくともよい。第２固定基板１００６としては、樹脂基板を用いればよく、片面もしくは両面に保護膜としてＤＬＣ膜を設けたものを用いてもよい。また、図１２（Ｃ）では第２固定基板に第２接着層を設けて貼りつけているが、素子形成基板に第２接着層を設けてから貼りつけてもよい。
【０１２２】
次いで、裏面側からレーザー光を照射して第１接着層１００２の全部または一部を気化させて第１固定基板１００１を分離する。（図１２（Ｄ））従って、第１接着層１００２はレーザー光によって層内または界面において剥離現象が生じる物質を用いる。また、レーザー光は第１固定基板１００１を通過して第１接着層で吸収するものを適宜選択する。例えば、第１固定基板として石英基板を用いるのであれば、ＹＡＧレーザー（基本波（１０６４ｎｍ）、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）あるいはエキシマレーザー（波長３０８ｎｍ）を用い、線状ビームを形成し、石英基板を通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第１固定基板としてガラス基板を用いるのであればＹＡＧレーザーの基本波、第２高調波、第３高調波を用いることができ、好ましくは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形成し、ガラス基板を通過させればよい。
【０１２３】
そして、実施の形態に従い、樹脂基板の周縁部を覆うＤＬＣ膜を形成し、最終的には、ステンレス基板である素子形成基板と樹脂基板である第２固定基板とで挟まれた発光装置が完成する。
【０１２４】
［実施例７］
ＥＬ素子の劣化を防ぐために、当該素子が封止された空間内または空隙に酸化バリウムなどの乾燥剤を封入する手段が用いられている。本実施例では、画素部において、隣接する画素を分離するために設けるバンクに乾燥剤を封入する例を図１３を用いて示す。図１３で示すのは、図５で示すＢ−Ｂ'線に対応する断面であり、便宜上図４及び図５と共通の符号を用いて説明する。
【０１２５】
図１３（Ａ）はバンク４２１の中に乾燥剤４８０を分散させて設けた例である。バンク４２１は熱硬化型または感光性の有機樹脂材料で形成する。このとき、重合する前の有機樹脂材料中に乾燥剤を分散させておき、そのまま塗布形成する。
【０１２６】
図１３（Ｂ）は有機樹脂絶縁膜４１９上に乾燥剤４８１を形成する例を示す。この場合、乾燥剤は真空蒸着法や印刷法を用いて所定の場所に所定のパターンで形成する。そして、その上にバンク４２１を形成する。
【０１２７】
図１３（Ｃ）はバンク４２１の上に乾燥剤４８２を形成する例を示す。乾燥剤４８２は同様に真空蒸着法や印刷法により形成する。
【０１２８】
図１３（Ａ）〜（Ｃ）で示す方法は乾燥剤を設ける一例であり、これらを適宣組み合わせて形成しても良い。また、図１に示す構成に本実施例の構成を組み合わせても良い。そして、こうした乾燥剤の設置方法を実施例１で示すＤＬＣ膜で周縁部を覆った発光装置に適用すれば、より信頼性の高い表示装置を完成させることができる。
【０１２９】
なお、本実施例は実施例１乃至６のいずれか一と自由に組み合わせることが可能である。
【０１３０】
［実施例８］
図１４は逆スタガ型のＴＦＴを用いた表示装置の一例を示す。使用する基板１１０１やＥＬ素子１１５６は実施例１と同様な構成であり、ここではその説明を省略する。
【０１３１】
逆スタガ型のＴＦＴは、基板１１０１側からゲート電極１１０８〜１１１１、ゲート絶縁膜１１０７半導体膜１１０３〜１１０６の順に形成されている。図１４において、駆動回路部１１５０にｎチャネル型ＴＦＴ１１５２とｐチャネル型ＴＦＴ１１５３が形成され、画素部１１５１にスイッチング用ＴＦＴ１１５４、電流制御用ＴＦＴ１１５５、ＥＬ素子１１５６が形成されている。層間絶縁膜は窒化シリコン、酸化窒化シリコンなどで形成される無機絶縁膜１１１８と、アクリルまたはポリイミドなどで形成される有機樹脂膜１１１９とから成っている。
【０１３２】
駆動回路部１１５０の回路構成は、ゲート信号側駆動回路とデータ信号側駆動回路とで異なるがここでは省略する。ｎチャネル型ＴＦＴ１１５２及びｐチャネル型ＴＦＴ１１５３には配線１１１２、１１１３が接続され、これらのＴＦＴを用いて、シフトレジスタやラッチ回路、バッファ回路などが形成される。
【０１３３】
画素部１１５１では、データ配線１１１４がスイッチング用ＴＦＴ１１５４のソース側に接続し、ドレイン側の配線１１１５は電流制御用ＴＦＴ１１５５のゲート電極１１１１と接続している。また、電流制御用ＴＦＴ１１５５のソース側は電源供給配線１１１７と接続し、ドレイン側の電極１１１６がＥＬ素子の陰極と接続するように配線されている。
【０１３４】
そして、これら配線を覆うようにアクリルやポリイミドなどの有機樹脂、好ましくは感光性の有機樹脂を用いてバンク１１２０、１１２１が形成される。ＥＬ素子１１５６は、ＭｇＡｇやＬｉＦなどの材料を用いて形成される陰極１１２２、有機ＥＬ材料を用いて作製されるＥＬ層１１２３、ＩＴＯ（酸化インジウム・スズ）で形成される陽極１１２４とから成っている。バンク１１２０、１１２１は、陰極１１２２の端部を覆うように形成され、この部分で陰極と陽極とがショートすることを防ぐために設ける。
【０１３５】
その他、ＴＦＴの構造を省けば、画素部の構成、及び表示装置の構成は実施例１と同様な構成となる。ポリシリコンを用いた逆スタガ型ＴＦＴは、アモルファスシリコンＴＦＴ（通常は逆スタガ型ＴＦＴで形成される）の製造ラインを流用して作製できるという利点がある。勿論、エキシマレーザーを用いたレーザーアニール技術を使えば、３００℃以下のプロセス温度でもポリシリコンＴＦＴが作製可能である。
【０１３６】
なお、実施例１乃至７のいずれか一に記載のトップゲート型ＴＦＴに代えて本実施例のボトムゲート型ＴＦＴを用いることは可能である。
【０１３７】
［実施例９］
本実施例では、実施例１に記載のＥＬ表示装置の各画素にメモリー素子（ＳＲＡＭ）を組み込んだ例を示す。図１５に画素１２０４の拡大図を示す。
【０１３８】
図１５において、１２０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１２０５のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線１２０６に接続されている。スイッチングＴＦＴ１２０５のソース領域とドレイン領域は、一方が信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線１２０７に、もう一方がＳＲＡＭ１２０８の入力側に接続されている。ＳＲＡＭ１２０８の出力側は電流制御用ＴＦＴ１２０９のゲート電極に接続されている。
【０１３９】
また、電流制御用ＴＦＴ１２０９のソース領域とドレイン領域は、一方が電流供給線（Ｖ１〜Ｖｎ）の１つである電流供給線１２１０に接続され、もう一方はＥＬ素子１２１１に接続される。
【０１４０】
ＥＬ素子１２１１は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電流制御用ＴＦＴ１２０９のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、陰極は対向電極となる。逆に陰極が電流制御用ＴＦＴ１２０９のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。
【０１４１】
ＳＲＡＭ１２０８はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを２つずつ有しており、ｐチャネル型ＴＦＴのソース領域は高電圧側のＶｄｄｈに、ｎチャネル型ＴＦＴのソース領域は低電圧側のＶｓｓに、それぞれ接続されている。１つのｐチャネル型ＴＦＴと１つのｎチャネル型ＴＦＴとが対になっており、１つのＳＲＡＭの中にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの対が２組存在することになる。
【０１４２】
なお、本実施例のｎチャネル型ＴＦＴの構造は実施例５で形成されるｎチャネル型ＴＦＴとほぼ同じであるので、ここでは詳細な説明を省略する。また、ｐチャネル型ＴＦＴの構造も実施例５で形成されるｐチャネル型ＴＦＴとほぼ同じであるので、同様に省略する。
【０１４３】
また、対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのドレイン領域が互いに接続されている。また対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのゲート電極が互いに接続されている。そして互いに、一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのドレイン領域が、他の一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極と同じ電位に保たれている。
【０１４４】
そして一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は入力の信号（Ｖｉｎ）が入る入力側であり、もう一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は出力の信号（Ｖｏｕｔ）が出力される出力側である。
【０１４５】
ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転させた信号であるＶｏｕｔを出力するように設計されている。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄｈ相当のＨｉの信号となる。
【０１４６】
なお、本実施例で示すように、ＳＲＡＭが画素１２０４に一つ設けられている場合には、画素中のメモリーデータが保持されているため外部回路の大半を止めた状態で静止画を表示することが可能である。これにより、低消費電力化を実現することができる。
【０１４７】
また、画素に複数のＳＲＡＭを設けることも可能であり、ＳＲＡＭを複数設けた場合には、複数のデータを保持することができるので、時間階調による階調表示を可能にする。
【０１４８】
なお、本実施例の構成は、実施例１〜実施例８のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１４９】
［実施例１０］
実施例９で示すＥＬ表示装置を用いた電子装置の一例を図１６を用いて説明する。図１６の表示装置は、基板上に形成されたＴＦＴによって画素１３２０から成る画素部１３２１、画素部の駆動に用いるデータ信号側駆動回路１３１５、ゲート信号側駆動回路１３１４が形成されている。データ信号側駆動回路１３１５はデジタル駆動の例を示しているが、シフトレジスタ１３１６、ラッチ回路１３１７、１３１８、バッファ回路１３１９から成っている。また、ゲート信号側駆動回路１３１４であり、シフトレジスタ、バッファ等（いずれも図示せず）を有している。
【０１５０】
画素部１３２１は、ＶＧＡの場合には６４０×４８０（横×縦）の画素を有し、各画素にはスイッチング用ＴＦＴおよび電流制御用ＴＦＴが配置されている。ＥＬ素子の動作は、ゲート配線が選択されるとスイッチング用ＴＦＴのゲートが開き、ソース配線のデータ信号がコンデンサに蓄積され、電流制御用ＴＦＴのゲートが開く。つまり、ソース配線から入力されるデータ信号により電流制御用ＴＦＴに電流が流れＥＬ素子が発光する。
【０１５１】
図１６で示すシステムブロック図は、ＰＤＡなどの携帯型情報端末の形態を示すものである。実施例１で示す表示装置には画素部１３２１、ゲート信号側駆動回路１３１４、データ信号側駆動回路１３１５が形成されている。
【０１５２】
この表示装置に接続する外部回路の構成は、安定化電源と高速高精度のオペアンプからなる電源回路１３０１、ＵＳＢ端子などを備えた外部インターフェイスポート１３０２、ＣＰＵ１３０３、入力手段として用いるペン入力タブレット１３１０及び検出回路１３１１、クロック信号発振器１３１２、コントロール回路１３１３などから成っている。
【０１５３】
ＣＰＵ１３０３は映像信号処理回路１３０４やペン入力タブレット１３１０からの信号を入力するタブレットインターフェイス１３０５などが内蔵されている。また、ＶＲＡＭ１３０６、ＤＲＡＭ１３０７、フラッシュメモリ１３０８及びメモリーカード１３０９が接続されている。ＣＰＵ１３０３で処理された情報は、映像信号（データ信号）として映像信号処理回路１３０４からコントロール回路１３１３に出力する。コントロール回路１３１３は、映像信号とクロックを、データ信号側駆動回路１３１５とゲート信号側駆動回路１３１４のそれぞれのタイミング仕様に変換する機能を持っている。
【０１５４】
具体的には、映像信号を表示装置の各画素に対応したデータに振り分ける機能と、外部から入力される水平同期信号及び垂直同期信号を、駆動回路のスタート信号及び内蔵電源回路の交流化のタイミング制御信号に変換する機能を持っている。
【０１５５】
ＰＤＡなどの携帯型情報端末はＡＣコンセントに接続しなくても、充電型のバッテリーを電源として屋外や電車の中などでも長時間使用できることが望まれている。また、このような電子装置は持ち運び易さを重点において、軽量化と小型化が同時に要求されている。電子装置の重量の大半を占めるバッテリーは容量を大きくすると重量増加してしまう。従って、このような電子装置の消費電力を低減するために、バックライトの点灯時間を制御したり、スタンバイモードを設定したりといった、ソフトウエア面からの対策も施す必要がある。
【０１５６】
例えば、ＣＰＵ１３０３に対して一定時間ペン入力タブレット１３１０からの入力信号がタブレットインターフェイス１３０５に入らない場合、スタンバイモードとなり、図１６において点線で囲んだ部分の動作を同期させて停止させる。表示装置ではＥＬ素子の発光強度を減衰させるか、映像の表示そのものを止める。または、各画素にメモリーを備えておき、静止画像の表示モードに切り替えるなどの処置をとる。こうして、電子装置の消費電力を低減させる。
【０１５７】
また、静止画像を表示するにはＣＰＵ１３０３の映像信号処理回路１３０４、ＶＲＡＭ１３０６などの機能を停止させ、消費電力の低減を図ることができる。図１６では動作をおこなう部分を点線で表示してある。また、コントローラ１３１３は、ＩＣチップを用い、ＣＯＧ法で素子基板に装着してもよいし、表示装置内部に一体形成してもよい。
【０１５８】
［実施例１１］
マスク数の低減された作製方法を用いた場合は特に同一基板上に複雑な集積回路（メモリ、ＣＰＵ、Ｄ／Ａコンバータ等）を形成することが困難である。従って、メモリ、ＣＰＵ、Ｄ／Ａコンバータ等を備えたＩＣチップを、ＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式で実装する。本実施例では、ＩＣチップにメモリ回路を形成し、ＣＯＧ方式で実装する例を示す。
【０１５９】
図１７（Ａ）にＩＣチップ１４０９を実装したＥＬ表示装置の上面図を示す。
【０１６０】
点線で示された１４０１は画素部、１４０２はソース側駆動回路、１４０３はゲート側駆動回路、１４０９はＩＣチップである。また、１４０４はカバー材、１４０５はシール材である。
【０１６１】
なお、１４０７はソース側駆動回路１４０２及びゲート側駆動回路１４０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１４０８からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【０１６２】
また、図１７（Ｂ）はＩＣチップを実装したＥＬ表示装置の断面の一部を示した図である。
【０１６３】
基板１５０１上にはＥＬ素子を含む画素部１５０２、引出線１５０６、接続配線及び入出力端子１４０７が設けられている。カバー材１４０４はシール材１４０５で基板１５０１と接着されている。
【０１６４】
また、接続配線及び入出力端子１４０７の一方の端にはＦＰＣ１４０８が異方性導電材で接着されている。異方性導電材は樹脂１５１５と表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子１５１４から成り、導電性粒子１５１４により接続配線及び入出力端子１４０７とＦＰＣ１４０８に形成された配線１５１３とが電気的に接続されている。ＩＣチップ１４０９も同様に異方性導電材で基板に接着され、樹脂１５１１中に混入された導電性粒子１５１０により、ＩＣチップ１４０９に設けられた入出力端子１５０９と引出線１５０６または接続配線及び入出力端子１４０７と電気的に接続されている。
【０１６５】
ＩＣチップの実装方法は図１７を基にした方法に限定されるものではなく、ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることが可能である。
【０１６６】
本実施例は、実施例１乃至１０のいずれか一と自由に組み合わせが可能である。
【０１６７】
［実施例１２］
上記各実施例１乃至１１のいずれか一を実施して形成された半導体装置は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１６８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８及び図１９に示す。
【０１６９】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１７０】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１７１】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１７２】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７３】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１７４】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２に適用することができる。
【０１７５】
図１９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。本願発明を表示部２９０４に適用することができる。
【０１７６】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１７７】
図１９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１７８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１１のどのような組み合わせからなる構成を用いても実現することができる。
【０１７９】
【発明の効果】
本発明により、ＤＬＣ膜をガスバリア層として用いることで、水蒸気や酸素が封止領域内に浸入することを防ぐ効果が増し、ＥＬ素子の安定性を高めることができる。例えば、陰極が酸化して発生するダークスポットを減少させることができる。
【図面の簡単な説明】
【図１】本発明の発光装置を示す図。
【図２】本発明に適用するＤＬＣ膜を形成するためのプラズマＣＶＤ装置の構成を説明する図。
【図３】プラズマＣＶＤ装置の反応室の構成を説明する図。
【図４】ＥＬ表示装置の断面構造図。
【図５】画素部の上面図を示す図。
【図６】基板を固定する工程を示す図。
【図７】基板を分離する工程を示す図。
【図８】結晶化工程を示す図。
【図９】ゲッタリング工程を示す図。
【図１０】ＴＦＴ作製工程を示す図。
【図１１】ＴＦＴ作製工程を示す図。
【図１２】基板を分離する工程を示す図。
【図１３】画素部において乾燥剤を設置する場合の一例を示す図。
【図１４】ＥＬ表示装置の断面構造図。
【図１５】発光装置の画素部を示す図。
【図１６】表示装置を内蔵する電子装置のシステムブロック図。
【図１７】発光装置の上面図を示す図。
【図１８】電子機器の一例を示す図。
【図１９】電子機器の一例を示す図。
【図１】
0004583568.tif 000002
【図２】
0004583568.tif 000003
【図３】
0004583568.tif 000004
【図４】
0004583568.tif 000005
【図５】
0004583568.tif 000006
【図６】
0004583568.tif 000007
【図７】
0004583568.tif 000008
【図８】
0004583568.tif 000009
【図９】
0004583568.tif 000010
【図１０】
0004583568.tif 000011
【図１１】
0004583568.tif 000012
【図１２】
0004583568.tif 000013
【図１３】
0004583568.tif 000014
【図１４】
0004583568.tif 000015
【図１５】
0004583568.tif 000016
【図１６】
0004583568.tif 000017
【図１７】
0004583568.tif 000018
【図１８】
0004583568.tif 000019
【図１９】
0004583568.tif 000020