(57)【特許請求の範囲】
【請求項１】
電源供給線における負荷が接続される電源供給線負荷側部分に電源分岐線の一端部が接続され、該電源分岐線の他端部に設けたフィードバック用端子に、前記電源供給線における前記電源供給線負荷側部分より上流部に設けた出力用トランジスタの出力電圧が所定値になるように前記出力用トランジスタをフィードバック制御するフィードバック回路が接続される電源電圧制御装置であって、
前記電源供給線負荷側部分又は前記電源分岐線の一端部側部分に電源監視用分岐線を介して接続された電圧監視用入力端子と、
該電圧監視用入力端子における電圧監視用入力端子電圧及び前記フィードバック用端子におけるフィードバック用端子電圧について、それぞれ前記所定値を含むように予め定められた許容電圧範囲内か否かを監視し、許容電圧範囲内の場合はＬ信号を、許容電圧範囲外の場合はＨ信号を判定信号として出力する電圧監視回路と、
前記フィードバック用端子電圧に関する前記判定信号及び前記電圧監視用入力端子電圧に関する前記判定信号の入力を受けるＮＡＮＤ回路および出力保持回路を有し、前記電源供給線を通した前記負荷への電源電圧の供給開始判定を行う起動判定回路と、
前記フィードバック用端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第１ＡＮＤ回路、並びに前記電圧監視用入力端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第２ＡＮＤ回路を備え、第１、第２ＡＮＤ回路の出力信号に基づいて、前記出力用トランジスタの出力電圧を停止するように前記出力用トランジスタの制御を行う制御信号を出力する異常判定回路と、
を備えたことを特徴とする電源電圧制御装置。
【請求項２】
前記電圧監視回路は、前記フィードバック用端子電圧を対象にしてＬ信号又はＨ信号を出力する第１ウィンドウコンパレータと、前記電圧監視用入力端子電圧を対象にしてＬ信号又はＨ信号を出力する第２ウィンドウコンパレータと、を備えていることを特徴とする請求項１記載の電源電圧制御装置。
【請求項３】
電源供給線における負荷が接続される電源供給線負荷側部分に電源分岐線の一端部が接続され、該電源分岐線の他端部に設けたフィードバック用端子に、前記電源供給線における前記電源供給線負荷側部分より上流部に設けた出力用トランジスタの出力電圧が所定値になるように前記出力用トランジスタをフィードバック制御するフィードバック回路が接続される電源電圧制御装置の制御方法であって、
前記電源供給線負荷側部分又は前記電源分岐線の一端部側部分に電源監視用分岐線を介して接続された電圧監視用入力端子における電圧監視用入力端子電圧及び前記フィードバック用端子におけるフィードバック用端子電圧について、それぞれ前記所定値を含むように予め定められた許容電圧範囲内か否かを監視し、許容電圧範囲内の場合はＬ信号を、許容電圧範囲外の場合はＨ信号を判定信号として出力する電圧監視工程と、
前記フィードバック用端子電圧に関する前記判定信号及び前記電圧監視用入力端子電圧に関する前記判定信号の入力を受けるＮＡＮＤ回路および出力保持回路が、前記電源供給線を通した前記負荷への電源電圧の供給開始判定を行う起動判定処理工程と、
前記フィードバック用端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第１ＡＮＤ回路が実施する第１ＡＮＤ回路信号処理工程と、
前記電圧監視用入力端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第２ＡＮＤ回路が実施する第２ＡＮＤ回路信号処理工程と、
第１、第２ＡＮＤ回路の出力信号に基づいて、前記出力用トランジスタの出力電圧を停止するように前記出力用トランジスタの制御を行う制御信号を出力する異常判定処理工程と、
を備えたことを特徴とする電源電圧制御装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に供給される電源供給電圧を所望の値になるように調整する電源電圧制御装置及びその制御方法に関する。
【背景技術】
【０００２】
従来の電源電圧制御装置の一例として、電源供給線における負荷（ＣＰＵやセンサ等）が接続される電源供給線負荷側部分に電源分岐線の一端部が接続され、該電源分岐線の他端部に設けたフィードバック用端子に、前記電源供給線における前記電源供給線負荷側部分より上流部に設けた出力用トランジスタの出力電圧が所定値になるように前記出力用トランジスタをフィードバック制御するフィードバック回路が接続される電源ＩＣ（電源電圧制御装置。以下、従来第１例という。）がある。
上記従来第１例では、フィードバック用端子がオープン故障した場合、ＣＰＵやセンサ等の負荷に供給される電圧（以下、負荷供給電圧という。）は、バッテリなどの電圧供給電源の供給電圧（以下、電源供給電圧という。）近くまで異常上昇し、負荷の破損を招いてしまうおそれがある。
【０００３】
この対策を施した装置の例として、フィードバック用電源入力端子とは別に、クランプ用電源入力端子を設けるように構成した電源ＩＣ（電源電圧制御装置。以下、従来第２例という。）が考えられている（特許文献１参照）。
従来第２例は、電源供給線負荷側部分にクランプ用分岐線の一端部を接続し、クランプ用分岐線の他端部に前記クランプ用電源入力端子を設けている。クランプ用電源入力端子には、ＩＣ内蔵のツェナーダイオード及び抵抗からなるクランプ回路が接続されている。この従来第２例では、フィードバック用端子がオープン故障した場合、クランプ回路の作動により出力用トランジスタを制御し負荷供給電圧が一定の電圧値を保つ（クランプされる）ようにしている。
【特許文献１】特開２０００−３５３０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述した従来第２例では、クランプ回路をＩＣ内蔵のツェナーダイオード及び抵抗から構成しており、ＩＣの製造工程ばらつき・温度特性を考えるとクランプ電圧のばらつきが大きく、ＣＰＵやセンサ等の負荷の仕様によっては動作保証電圧範囲を超えやすく、その改善が望まれているというのが実情であった。
本発明は、上記事情に鑑みてなされたものであり、フィードバック用端子のオープン故障があった場合、負荷への異常電圧の供給を適切に防止できる電源電圧制御装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１記載の電源電圧制御装置に係る発明は、  電源供給線における負荷が接続される電源供給線負荷側部分に電源分岐線の一端部が接続され、該電源分岐線の他端部に設けたフィードバック用端子に、前記電源供給線における前記電源供給線負荷側部分より上流部に設けた出力用トランジスタの出力電圧が所定値になるように前記出力用トランジスタをフィードバック制御するフィードバック回路が接続される電源電圧制御装置であって、前記電源供給線負荷側部分又は前記電源分岐線の一端部側部分に電源監視用分岐線を介して接続された電圧監視用入力端子と、該電圧監視用入力端子における電圧監視用入力端子電圧及び前記フィードバック用端子におけるフィードバック用端子電圧について、それぞれ前記所定値を含むように予め定められた許容電圧範囲内か否かを監視し、許容電圧範囲内の場合はＬ信号を、許容電圧範囲外の場合はＨ信号を判定信号として出力する電圧監視回路と、前記フィードバック用端子電圧に関する前記判定信号及び前記電圧監視用入力端子電圧に関する前記判定信号の入力を受けるＮＡＮＤ回路および出力保持回路を有し、前記電源供給線を通した前記負荷への電源電圧の供給開始判定を行う起動判定回路と、前記フィードバック用端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第１ＡＮＤ回路、並びに前記電圧監視用入力端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第２ＡＮＤ回路を備え、第１、第２ＡＮＤ回路の出力信号に基づいて、前記出力用トランジスタの出力電圧を停止するように前記出力用トランジスタの制御を行う制御信号を出力する異常判定回路と、を備えたことを特徴とする。
請求項２記載の発明は、請求項１記載の電源電圧制御装置において、前記電圧監視回路は、前記フィードバック用端子電圧を対象にしてＬ信号又はＨ信号を出力する第１ウィンドウコンパレータと、前記電圧監視用入力端子電圧を対象にしてＬ信号又はＨ信号を出力する第２ウィンドウコンパレータと、を備えていることを特徴とする。
【０００６】
請求項３記載の発明は、電源供給線における負荷が接続される電源供給線負荷側部分に電源分岐線の一端部が接続され、該電源分岐線の他端部に設けたフィードバック用端子に、前記電源供給線における前記電源供給線負荷側部分より上流部に設けた出力用トランジスタの出力電圧が所定値になるように前記出力用トランジスタをフィードバック制御するフィードバック回路が接続される電源電圧制御装置の制御方法であって、前記電源供給線負荷側部分又は前記電源分岐線の一端部側部分に電源監視用分岐線を介して接続された電圧監視用入力端子における電圧監視用入力端子電圧及び前記フィードバック用端子におけるフィードバック用端子電圧について、それぞれ前記所定値を含むように予め定められた許容電圧範囲内か否かを監視し、許容電圧範囲内の場合はＬ信号を、許容電圧範囲外の場合はＨ信号を判定信号として出力する電圧監視工程と、前記フィードバック用端子電圧に関する前記判定信号及び前記電圧監視用入力端子電圧に関する前記判定信号の入力を受けるＮＡＮＤ回路および出力保持回路が、前記電源供給線を通した前記負荷への電源電圧の供給開始判定を行う起動判定処理工程と、前記フィードバック用端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第１ＡＮＤ回路が実施する第１ＡＮＤ回路信号処理工程と、前記電圧監視用入力端子電圧に関する前記判定信号及び前記ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第２ＡＮＤ回路が実施する第２ＡＮＤ回路信号処理工程と、第１、第２ＡＮＤ回路の出力信号に基づいて、前記出力用トランジスタの出力電圧を停止するように前記出力用トランジスタの制御を行う制御信号を出力する異常判定処理工程と、を備えたことを特徴とする。
【発明の効果】
【０００７】
請求項１記載の発明によれば、フィードバック用端子のオープンによりフィードバック用入力端子電圧が小さくなり、許容電圧範囲を下まわると、ＮＡＮＤ回路および出力保持回路の出力信号の入力を受ける第１ＡＮＤ回路及び第２ＡＮＤ回路を有する異常判定回路は、出力用トランジスタの出力電圧を停止するように出力用トランジスタの制御を行う（制御信号を出力する）。このため、負荷への電源電圧供給が停止され、負荷供給電圧の異常上昇が抑制される。負荷供給電圧の異常上昇の抑制を、ツェナーダイオード等からなるクランプ回路を用いずに果たすことができるので、前記クランプ回路を用いた場合に起こり得る電圧ばらつきが回避され、これに伴い広範囲にわたる負荷に適用できるようになる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の第１実施の形態を図１に基づいて説明する。
図１において、電源ＩＣ１（電源電圧制御装置）は、電源供給線２の途中に設けられたPMOS型の出力用トランジスタ３を制御してその出力電圧を調整するようにしている。電源供給線２の一端側には、スイッチによりバッテリなどの電圧が供給される電圧供給電源４が接続されている。後述する電源供給線負荷側部分２Ａ（電源電圧出力線）の一端側には、ＣＰＵ及びセンサ等の外部負荷（以下、負荷ＲLという。）が接続されている。電源供給線２の出力用トランジスタＴｒ1より下流側の部分を、以下、電源供給線負荷側部分２Ａという。
【０００９】
電源供給線負荷側部分２Ａには、電源分岐線５の一端部が接続されている。電源分岐線５の他端部は、電源ＩＣ１に達しており、当該他端部にはフィードバック用端子ＶＣＣ１が設けられている。フィードバック用端子ＶＣＣ１には、出力用トランジスタＴｒ1の出力電圧、ひいては電源供給線負荷側部分２Ａにおける電圧（負荷供給電圧Ｖｆ）が所定値（本実施の形態では５Ｖ）になるように出力用トランジスタＴｒ1をフィードバック制御するフィードバック回路７が接続されている。
【００１０】
電源分岐線５の一端部側部分（フィードバック用端子ＶＣＣ１から離間した部分）には、電圧監視用分岐線８の一端部が接続されている。電圧監視用分岐線８の他端部は、電源ＩＣ１に達しており、当該他端部には電圧監視用入力端子ＶＣＣ２が設けられている。
電圧監視用入力端子ＶＣＣ２と接地部Ｅａとの間には、直列接続された分圧用の電圧監視用１、第２抵抗Ｒ1K，Ｒ2Kが介在されている。フィードバック用端子ＶＣＣ１と接地部Ｅａとの間には、直列接続された分圧用のフィードバック用端子側第１、第２抵抗Ｒ1，Ｒ2が介在されている。
【００１１】
電圧監視用１、第２抵抗Ｒ1K，Ｒ2Kの接続部分には、電圧監視用分圧線１０の一端部が接続されている。フィードバック用端子側第１、第２抵抗Ｒ1，Ｒ2の接続部分には、フィードバック用オペアンプ１１の非反転入力端子１１ｂが接続されると共に、フィードバック用分圧線１２の一端部が接続されている。
電源ＩＣ１には、フィードバック回路７に加えて、同等仕様の第１、第２ウィンドウコンパレータ１３ａ，１３ｂを有する電圧監視回路１５と、ＮＡＮＤ回路１６および出力保持回路５０（起動判定出力ラッチ回路）からなる起動判定回路１７と、異常判定回路１８とが設けられている。
【００１２】
第１ウィンドウコンパレータ１３ａは、基準電圧ＶRef2を発生する基準電圧源２０と接地部Ｅａとの間に直列に介在されたコンパレータ第１、第２、第３抵抗Ｒ3，Ｒ4，Ｒ5と、上限側、下限側オペアンプ２１，２２と、を備えている。基準電圧ＶRef2を分圧することにより、コンパレータ第１、第２抵抗Ｒ3，Ｒ4の接続部の電圧が、負荷ＲLにかかる電圧〔ひいては、電圧監視用入力端子ＶＣＣ２にかかる電圧（電圧監視用入力端子電圧Ｖ２）、フィードバック用端子ＶＣＣ１にかかる電圧（フィードバック用端子電圧Ｖ１）〕を対象にして予め定められる正常電圧範囲（許容電圧範囲）の上限値に対応する値（分圧上限値、監視上限値ＶH）になるようにされている。本実施の形態では、正常電圧範囲は、上限値が５．５Ｖとされ、後述する下限値が４．５Ｖとされている。前記所定値（５Ｖ）は正常電圧範囲内に入るようにされている。
同様に、基準電圧ＶRef2を分圧することにより、コンパレータ第２、第３抵抗Ｒ4，Ｒ5の接続部の電圧が、前記正常電圧範囲の下限値（前記４．５Ｖ）に対応する値（分圧下限値、監視下限値ＶL）になるようにされている。
【００１３】
コンパレータ第１、第２抵抗Ｒ3，Ｒ4の接続部は、上限側オペアンプ２１の反転入力端子２１ｂに接続されている。コンパレータ第２、第３抵抗Ｒ4，Ｒ5の接続部は、下限側オペアンプ２２の非反転入力端子２２ａに接続されている。上限側オペアンプ２１の非反転入力端子２１ａ及び下限側オペアンプ２２の反転入力端子２２ｂは接続されており、この接続部には、前記フィードバック用分圧線１２の他端部が接続されている。
上限側オペアンプ２１の出力端子及び下限側オペアンプ２２の出力端子は、接続されており、この接続部（第１ウィンドウコンパレータ１３ａの出力部１３ａｓ）は、起動判定回路１７のＮＡＮＤ回路１６の一方の入力端子１６ａ及び異常判定回路１８の第１ＡＮＤ回路２４の第１入力端子２４ａに接続されている。
【００１４】
第２ウィンドウコンパレータ１３ｂは、コンパレータ第１、第２、第３抵抗Ｒ3，Ｒ4，Ｒ5との接続については、第１ウィンドウコンパレータ１３ａの場合と同様に接続されている。
また、第２ウィンドウコンパレータ１３ｂの上限側オペアンプ２１の非反転入力端子２１ａ及び下限側オペアンプ２２の反転入力端子２２ｂは接続され、この接続部には、前記電圧監視用分圧線１０の他端部が接続されている。
第２ウィンドウコンパレータ１３ｂの上限側オペアンプ２１の出力端子及び下限側オペアンプ２２の出力端子は、接続されており、この接続部（第２ウィンドウコンパレータ１３ｂの出力部１３ｂｓ）は、起動判定回路１７のＮＡＮＤ回路１６の他方の入力端子１６ｂ及び異常判定回路１８の第２ＡＮＤ回路２５の第１入力端子２５ａに接続されている。
【００１５】
電圧監視回路１５の第１ウィンドウコンパレータ１３ａは、フィードバック用分圧線１２からの電圧信号の値が監視上限値ＶHないし監視下限値ＶLで定まる監視電圧範囲（正常電圧範囲に対応する）に入っている場合はＬ信号を、入っていない場合はＨ信号を判定信号として各接続部に出力する。また、第２ウィンドウコンパレータ１３ｂは、電圧監視用分圧線１０からの電圧信号の値が前記監視電圧範囲に入っている場合はＬ信号を、入っていない場合はＨ信号を判定信号として各接続部に出力する。
出力保持回路５０は、電源電圧（＋Ｂ）の電源投入後、フィードバック用端子ＶＣＣ１の電圧又は電圧監視用入力端子ＶＣＣ２の電圧のいずれか一方が正常電圧範囲内に入り、ＮＡＮＤ回路１６の出力がＬレベルからＨレベルになった後は、Ｈレベルをラッチ（保持）し続ける。＋Ｂ電源を入れ直すことによってラッチは解除される。これにより、フィードバック用端子ＶＣＣ１又は電圧監視用入力端子ＶＣＣ２のオープンによる端子電圧低下で、一旦異常判定されると再度起動し直すことを防止できる。
【００１６】
異常判定回路１８は、前記第１、第２ＡＮＤ回路２４，２５と、第１ＡＮＤ回路２４の出力部にベースが接続されエミッタが接地された出力停止用のNPN型の第４トランジスタＴｒ4と、第２ＡＮＤ回路２５の出力部にベースが接続されエミッタが接地された出力停止用のNPN型の第５トランジスタＴｒ5と、を有している。第１ＡＮＤ回路２４の第２入力端子２４ｂ及び第２ＡＮＤ回路２５の第２入力端子２５ｂは、ＮＡＮＤ回路１６および出力保持回路５０の出力部に接続されている。
第４、第５トランジスタＴｒ4，Ｔｒ5の各コレクタは、第４、第５トランジスタ接続線２７に接続されている。第４、第５トランジスタ接続線２７は、第２トランジスタＴｒ2のベースに接続されている。第４、第５トランジスタ接続線２７には、定電流源２８が接続されている。
【００１７】
フィードバック回路７は、前記フィードバック用端子側第１、第２抵抗Ｒ1，Ｒ2と、フィードバック用オペアンプ１１と、Ｐチャネル型電界効果トランジスタＴｒ3（Ｔｒ3は、ドレインが接地されている。）と、基準電圧源Ｖrefとから大略構成されている。
前記フィードバック用端子側第１、第２抵抗Ｒ1，Ｒ2を設けていることにより、フィードバック用端子電圧Ｖ1の分圧により得られるフィードバック用端子分圧電圧が、フィードバック用端子側第１、第２抵抗Ｒ1，Ｒ2の接続部ひいてはフィードバック用オペアンプ１１の非反転入力端子１１ｂに、かかるようになっている。フィードバック用オペアンプ１１の反転入力端子１１ａには、予め定められる前記所定値（５Ｖ）に対応したフィードバック用基準電圧Ｖrefが加えられている。
【００１８】
フィードバック用オペアンプ１１の出力端子は、第３トランジスタＴｒ3のゲートに接続されている。第３トランジスタＴｒ3のゲートは、電源分岐線５に発振防止用の位相補償用コンデンサＣ1を介して接続されたコンデンサ接続端子ＣＭに接続されている。第３トランジスタＴｒ3のソースは、第２トランジスタＴｒ2のエミッタに接続されている。
第２トランジスタＴｒ2のコレクタは、出力用トランジスタＴｒ1のベースに出力用トランジスタＴｒ1用端子ＢＭを介して接続されている。
そして、フィードバック用オペアンプ１１は、フィードバック用端子分圧電圧がフィードバック用基準電圧Ｖrefと同電圧となるように、ゲート制御信号を第３トランジスタＴｒ3のゲートに供給し、第２トランジスタＴｒ2を介して出力用トランジスタＴｒ1を制御して、出力用トランジスタＴｒ1の出力電圧を所定値（本実施の形態の場合、５Ｖ）に保つようにしている。
【００１９】
電源供給線負荷側部分２Ａには、フェールセーフ機構４０が接続されている。フェールセーフ機構４０は、異常検知手段４２と、報知手段４３と、から大略構成されている。異常検知手段４２は、電源供給線負荷側部分２Ａ（電源電圧出力線）の負荷として動作する素子（ＣＰＵやセンサ）からの信号が停止することで異常検知する。報知手段４３は、異常検知手段４２が異常検知した場合、これを受けて、音声や文字表示などによりオペレータに報知するようにしている。
【００２０】
上述したように構成された電源ＩＣ１の作用を以下に説明する。
電圧供給電源４から負荷ＲLへの電源電圧供給の開始（起動）に際し、起動前の状態における電圧監視用入力端子電圧Ｖ２及びフィードバック用端子電圧Ｖ１は正常電圧範囲の下限値未満であることから、第１、第２ウィンドウコンパレータ１３ａ，１３ｂは共に、判定信号としてＨ信号を出力する（電圧監視工程）。これにより、起動判定回路１７（ＮＡＮＤ回路１６）は、Ｌ信号を出力する。ＮＡＮＤ回路１６のＬ信号の出力は、後述するように出力トランジスタＴｒ1のオン作動ひいては負荷ＲLへの電圧供給を可能とする、ひいては起動判定を行うものになっている（起動判定処理工程）。
このため、ＮＡＮＤ回路１６からＬ信号の入力を受ける第１、第２ＡＮＤ回路２４，２５は、共にＬ信号を出力し（第１ＡＮＤ回路信号処理工程、第２ＡＮＤ回路信号処理工程）、第４、第５トランジスタＴｒ4，Ｔｒ5は共にオフ（ＯＦＦ）し、このことを示す制御信号を出力する（異常判定処理工程）。これにより、第２トランジスタＴｒ2は、定電流源２８によりオン（ＯＮ）し、さらに出力用トランジスタＴｒ1にベース電流を供給することで出力用トランジスタＴｒ1はオンし、負荷ＲLへの電源電圧供給を開始できる（起動できる）状態になる。そして、出力用トランジスタＴｒ1を通して負荷ＲLに電源電圧が供給されることにより、負荷ＲLへの電源電圧供給が開始（起動）される。
【００２１】
起動が行われると、負荷供給電圧Ｖｆ（ひいては電圧監視用入力端子電圧Ｖ２及びフィードバック用端子電圧Ｖ１）は、逓増し、正常電圧範囲に入る。この状態では、第１、第２ウィンドウコンパレータ１３ａ，１３ｂは共に、Ｌ信号を出力する。そして、ＮＡＮＤ回路１６は、Ｈ信号を出力し、これを出力保持回路５０にてＨ信号を保持して出力する。これにより、第１ＡＮＤ回路２４の第２入力端子、第２ＡＮＤ回路２５の第２入力端子は、Ｌ信号の入力を受ける状態になっている。
この状態において、フィードバック用端子電圧Ｖ１が所定値Ｖrefと同電圧となるように、フィードバック回路７が作動して、出力用トランジスタＴｒ1を制御して負荷供給電圧Ｖｆを５Ｖに保つようにし、負荷ＲLに５Ｖの電圧が供給されるようにしている。
このように負荷供給電圧Ｖｆが正常電圧範囲に入っている状態では、第１ＡＮＤ回路２４の第１入力端子２４ａ及び第２ＡＮＤ回路２５の第１入力端子２５ｂのうち一方が、Ｈ信号の入力を受けることにより、当該Ｈ信号の入力を受けた方のＡＮＤ回路（２４又は２５）の出力がＨ信号を出力し得る状態で待機することになる。
【００２２】
上述したように負荷ＲLに５Ｖの電圧が供給される状態で、仮に電源分岐線５におけるフィードバック用端子ＶＣＣ１側の部分５ａが断線してフィードバック用端子ＶＣＣ１がオープンし、フィードバック用端子ＶＣＣ１の端子電圧が低下し、正常電圧範囲を下まわると、第１ウィンドウコンパレータ１３ａはＨ信号を出力する。これに伴い、第１ＡＮＤ回路２４は、第１入力端子２４ａにＨ信号の入力を受け、第２入力端子２４ｂに上述したようにＨ信号の入力を受けていることから、Ｈ信号を出力する。そして、第４トランジスタＴｒ4がオンし、第２トランジスタＴｒ2をオンさせていた定電流源２８の電流が接地部Ｅａに流れ、第２トランジスタＴｒ2がオフする。これにより、出力用トランジスタＴｒ1は、そのベースへの電流供給が停止してオフし、負荷ＲLへの電源電圧供給が停止され、負荷供給電圧Ｖｆの出力を停止する。
【００２３】
上述したようにフィードバック用端子ＶＣＣ１のオープン故障（図１中、点線の×印で示す）があり、フィードバック用端子電圧Ｖ2が正常電圧範囲を下まわることにより、第１ウィンドウコンパレータ１３ａがＨ信号を出力し、これにより、負荷ＲLへの負荷供給電圧Ｖｆの供給を迅速に停止できる。クランプ回路をＩＣ内蔵のツェナーダイオード及び抵抗から構成した従来技術の電源電圧制御装置では、ＩＣの製造工程ばらつき・温度特性を考えるとクランプ電圧のばらつきが大きく、採用できる負荷ＲLが制約されることが起こり得た。これに対し、本実施の形態によれば、ＩＣ内蔵のツェナーダイオード及び抵抗から構成されてクランプ電圧のばらつきを招き易いクランプ回路を用いずに、電圧監視用入力端子電圧Ｖ2が正常電圧範囲を超えたことにより、負荷ＲLへの負荷供給電圧Ｖｆの供給を迅速に停止でき、その分、適用できる対象負荷が広くなり汎用性が高くなる。
【００２４】
上記例では、電源分岐線５のフィードバック用端子ＶＣＣ１側の部分５ａがオープンし電圧監視用入力端子ＶＣＣ２側が低電圧となる場合にも、上述したのと同様にして（この場合には、第２ウィンドウコンパレータ１３ｂがＨ信号を出力する。）、負荷供給電圧Ｖｆの異常上昇を抑制する。
【００２５】
また、フィードバック用端子ＶＣＣ１及び電圧監視用入力端子ＶＣＣ２が共にオープン故障した場合、そのまま、電源ＩＣ１を再起動させてしまうと、負荷供給電圧は異常上昇してしまう。これに対して、本実施の形態では、フィードバック用端子ＶＣＣ１及び電圧監視用入力端子ＶＣＣ２が共にオープン故障し、異常検知手段４２が異常検知した場合、フェールセーフ機構４０が作動し、オペレータに、電源供給線負荷側部分２Ａの負荷として作動する素子（ＣＰＵやセンサ）からの信号が停止したことを報知する。これにより、フィードバック用端子ＶＣＣ１及び電圧監視用入力端子ＶＣＣ２の両者のオープン故障に伴う負荷供給電圧の異常上昇を回避を図るようにしている。
【００２６】
上記実施の形態では、電圧監視回路１５は、フィードバック用端子電圧Ｖ１及び電圧監視用入力端子電圧Ｖ２について分圧した電圧の入力を受けるようにした場合を例にしたが、本発明はこれに限らず、図２に示すように、フィードバック用端子電圧Ｖ１及び電圧監視用入力端子電圧Ｖ２について直接に入力を受けるように構成してもよい（第２実施の形態）。
また、この第２実施の形態では、電圧監視用入力端子ＶＣＣ２の接続線には、電圧監視用入力端子ＶＣＣ２のオープン時に電圧を低下させるため、プルダウン抵抗Ｒ3を接続している。図２の、電圧監視回路１５、起動判定回路１７及び異常判定回路１８は、第１実施の形態と同様に構成されている。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施の形態に係る電源電圧制御装置を模式的に示す回路図である。
【図２】本発明の第２実施の形態に係る電源電圧制御装置を模式的に示す回路図である。
【符号の説明】
【００２８】
１…電源ＩＣ、１３ａ，１３ｂ…第１、第２ウィンドウコンパレータ、１５…電圧監視回路、１６…ＮＡＮＤ回路、１７…起動判定回路、１８…異常判定回路、２４，２５…第１、第２ＡＮＤ回路、５０…出力保持回路、Ｔｒ1…出力用トランジスタ、ＶＣＣ１…フィードバック用端子、ＶＣＣ２…電圧監視用入力端子。
【図１】
0004582332.tif 000002
【図２】
0004582332.tif 000003