(57)【特許請求の範囲】
【請求項１】
導電性の軟磁性薄膜からなる電磁雑音抑制体であって、前記軟磁性薄膜は、ＧＨｚ帯の領域においても無反射とみなせる−２０ｄＢ以下の反射特性を示すように、前記電磁雑音の波長よりも小さな構成単位に細分化され、この構成単位間の直流電流伝導が遮断された構造であることを特徴とする電磁雑音抑制体。
【請求項２】
請求項１記載の電磁雑音抑制体であって、前記構成単位の一辺が、前記軟磁性薄膜の磁気損失項μ″が最大値をとる周波数の波長に対して、０．８／９３０ＭＨｚの時の波長（ｍｍ）倍であることを特徴とする電磁雑音抑制体。
【請求項３】
請求項１記載の電磁雑音抑制体であって、前記構成単位の一辺が、前記軟磁性薄膜の磁気損失項μ″が最大値をとる周波数の波長に対して、３．８／９３０ＭＨｚの時の波長（ｍｍ）倍であることを特徴とする電磁雑音抑制体。
【請求項４】
請求項１乃至３の内のいずれか一項に記載の電磁雑音抑制体において、前記軟磁性薄膜のアスペクト比が１０以上であることを特微とする電磁雑音抑制体。
【請求項５】
請求項１乃至４の内のいずれか一項に記載の電磁雑音抑制体において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏのいずれか、もしくはそれらの混在物）組成からなり、グラニュラー構造を有することを特徴とする電磁雑音抑制体。
【請求項６】
マイクロストリップ線路の直上に請求項１乃至５のいずれか一項に記載の電磁雑音抑制体を配設して、伝導性の電磁雑音を抑制することを特徴とする電磁雑音の抑制方法。
【請求項７】
請求項６に記載の電磁雑音の抑制方法において、前記電磁雑音抑制体の磁化困難軸方向が、前記マイクロストリップ線路の幅方向に対して平行となるように配置されることを特徴とする電磁雑音の抑制方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，高周波電磁雑音の抑制効果に優れた電磁雑音抑制体に関し，詳しくは，高速動作する能動素子あるいは高周波電子部品および電子機器において問題となる電磁雑音の抑制に有効である電磁雑音抑制体およびそれを用いた高周波電磁雑音の抑制方法に関する。
【０００２】
【従来の技術】
近年、高速動作する高集積な半導体素子の普及が著しい。その例として，ランダムアクセスメモリ（ＲＡＭ），リードオンリーメモリ（ＲＯＭ），マイクロプロセッサ（ＭＰＵ），中央演算処理装置（ＣＰＵ）又は画像プロセッサ算術論理演算装置（ＩＰＡＬＵ）等の論理回路素子がある。これらの能動素子においては，演算速度や信号処理速度が日進月歩の勢いで高速化されており、高速電子回路を伝播する電気信号は、電圧，電流の急激な変化を伴うために、誘導性の高周波電磁雑音の主要因となっている。
【０００３】
一方、電子部品や電子機器の軽量化，薄型化，小型化の流れも止まる事を知らぬが如く急速な勢いで進行している。それに伴い，半導体素子の集積度や、プリント配線基板への電子部品実装密度の高密度化が著しい。従って、過密に集積あるいは実装された電子素子や信号線が、互いに極めて接近することになり，前述した信号処理速度の高速化と併わせて、高周波の不要輻射が誘発され易い状況となっている。
【０００４】
このような近年の電子集積素子あるいは配線基板においては、能動素子への電源供給ライン等からの電磁雑音流入の問題が指憐され、電源ラインにデカップリングコンデンサ等の集中定数部品を挿入する等の対策がなされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、高速化された電子集積素子あるいは配線基板においては、発生する電磁雑音が高調波成分を含むために、信号の経路が分布定数的な振る舞いをするようになり、従来の集中定数回路を前提にした電磁雑音対策が効を発しない状況が生じていた。従って、このような高速動作する半導体素子や電子回路などの電磁雑音対策に有効な電磁雑音抑制体の開発が要望されていた。より詳しくは、より小さな体積で効果的に電磁雑音対策を出来る電磁雑音抑制体の開発が要望されていた。
【０００６】
そこで、本発明者らは、以前に高周波での磁気損失の大きな複合磁性体を発明し、これを電磁雑音源あるいはその伝送線路の近傍に配置する事で、上記した半導体素子や電子回路などから発生する電磁雑音を効果的に抑制する方法を見出している。
【０００７】
この様な磁気損失を利用した電磁雑音抑制の作用機構については、最近の研究から、電磁雑音源あるいはその伝送線路となっている電子回路に対して等価的な抵抗成分が付与される為であることが分かっている。ここで、等価的な抵抗成分の大きさは、磁性体の磁気損失項μ″の大きさに依存している。
【０００８】
より詳しくは、電子回路に等価的に挿入される抵抗成分の大きさは、磁性体の面槓が一定の場合にはμ″と磁性体の厚さに略比例する。したがって、より小さなあるいはより薄い磁性体で所望の電磁雑音抑制効果を得るためには、より大きなμ″が必要になってくる。
【０００９】
例えば、半導体素子のモールド内部のような微小領域において磁気損失体を用いた電磁雑音対策を行う為には、磁気損失項μ″がきわめて大きな値である必要があり、従来の磁気損失材料に比べて格段に大きなμ″を有する磁性体が求められていた。このような要求を実現するための方策として、本発明者らは、以前にスパッタ法あるいは蒸着法による軟磁性体の研究過程において、微小な磁性金属粒子が、セラミックスのような非磁性体中に均質に分散されたグラニュラー磁性体の優れた透磁率特性に着目し、磁性金属粒子とそれを囲う非磁性体の微細構造を研究した結果、グラニュラー磁性体中に占める磁性金属粒子の濃度が特定の範囲にある場合に、高周波領域において優れた磁気損失特性が得られる事を見出し、その優れた電磁雑音抑制効果を示した（より詳しくは、特願２０００−５２５０７、参照）。
【００１０】
すなわち、グラニュラー磁性体は、極めて大きな磁気損失項μ″を有するために、電磁雑音の抑制に必要な虚数部パーミアンス（磁気損失項μ″と磁性体体積の積）を極薄い厚さで実現することが出来るため、半導体素子内部のような微小な領域での電磁雑音対策に利用することができる。ところが、グラニュラー磁性体は、電気抵抗率がおおよそ１００００μΩｃｍ以下であって電気的には導電体として作用するため、例えば、グラニュラー磁性体をマイクロストリップ線路のような伝送線路の直近に配設して、線路に流れる高周波の電磁雑音を抑制する場合において、電磁雑音は効果的に抑制されるものの、その抑制機構には、磁気損失による透過損失に加えて、グラニュラー磁性体の導電性に由来すると考えられる現象により生じる反射損失が含まれる。
【００１１】
従って、グラニュラー磁性体の配設による電磁雑音の流出は効果的に抑制されるものの、電磁雑音成分の一部が反射されて信号源に戻ってしまうことが起こるので、信号源での二次障害が発生する場合があった。
【００１２】
そこで、本発明は、かかる現状に鑑みてなされたものであって、半導体素子内部のような微小電子回路において、優れた磁気損失特性を有する導電性の磁性薄膜を用いながらも、反射のない電磁雑音抑制を実現する電磁雑音抑制体とそれを用いた電磁雑音抑制方法とを提供することを技術的課題とする。
【００１３】
【課題を解決するための手段】
本発明者らは、上述の反射損失が磁性体の導電性に由来するスタブ効果によるものと考え、導電性の軟磁性薄膜を電磁雑音の波長よりも充分に小さいサイズに細分化し、その各々を電気的に絶縁してやることで、優れた磁気損失特性を維持しつつスタブ効果を抑制し、電磁雑音の反射が抑制できることを見出し本発明をなすに至った。
【００１４】
即ち、本発明によれば、導電性の軟磁性薄膜からなる電磁雑音抑制体であって、前記軟磁性薄膜は、ＧＨｚ帯の領域においても無反射とみなせる−２０ｄＢ以下の反射特性を示すように、前記電磁雑音の波長よりも小さな構成単位に細分化され、この構成単位間の直流電流伝導が遮断された構造であることを特徴とする電磁雑音抑制体が得られる。ここで、本発明の電磁雑音抑制体においては、前記構成単位の一辺が、前記軟磁性薄膜の磁気損失項μ"が最大値をとる周波数の波長に対して、０．８／９３０ＭＨｚの時の波長（ｍｍ）倍及び３．８／９３０ＭＨｚの時の波長（ｍｍ）倍であることが好ましい。
【００１５】
また、本発明によれば、前記電磁雑音抑制体において、前記軟磁性薄膜のアスペクト比（即ち、軟磁性薄膜の長手方向の長さを厚さで除した比率）が１０以上であることを特微とする電磁雑音抑制体が得られる。
【００１６】
また、本発明によれば、前記いずれかの電磁雑音抑制体において、前記軟磁性薄膜は、Ｍ（Ｍは、Ｆｅ、Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏのいずれか、もしくはそれらの混在物）組成からなり、グラニュラー構造を有することを特徴とする電磁雑音抑制体が得られる。
【００１７】
また、本発明によれば、マイクロストリップ線路の直上に前記電磁雑音抑制体を配設して、伝導性の電磁雑音を抑制することを特徴とする電磁雑音の抑制方法が得られる。
【００１８】
また、本発明によれば、前記電磁雑音の抑制方法において、前記電磁雑音抑制体の磁化困難軸方向が、前記マイクロストリップ線路の幅方向に対して平行となるように配置されることを特徴とする電磁雑音の抑制方法が得られる。
【００２０】
このような構成の本発明によれば、半導体素子内部のような微小電子回路において、電磁雑音成分の反射を生じさせることなく、不要輻射の原因となる伝導電磁雑音を抑制することが可能になる。
【００２１】
【発明の実施の形態】
以下，本発明に実施の形態について説明する。
【００２２】
はじめに，本発明において用いることのできるＭ（Ｍは、Ｆｅ．Ｃｏ、Ｎｉのいずれか、もしくはそれらの混在物）−Ｘ（Ｘは、ＭおよびＹ以外の元素、もしくはそれらの混在物）−Ｙ（Ｙは、Ｆ，Ｎ，Ｏのいずれか、もしくはそれらの混在物）組成からなるグラニュラ−構造の導電性磁性薄膜の製造方法の具体例について説明する。
【００２３】
本発明の検証に用いるグラニュラー磁性薄膜を、表１に示す条件にてスバッタ法でガラス基板上に作製した。得られたスパッタ膜を３００℃にて２時間真空磁場中熱処理を施し、電磁雑音評価用試料を得た。
【００２４】
得られた試料を蛍光Ｘ線分析分析したところ膜の組成は、Ｆｅ７０Ａｌ１２Ｏ１８であった。
【００２５】
また、本試料の直流抵抗は、３３０μΩ・ｃｍ，Ｈｋは２１Ｏｅ（１．６６ｋＡ／ｍ）であり、Ｍｓは１４３００Ｇａｕｓｓ（１．４３Ｔ）であった。本試料の膜厚は、ＳＥＭによる断面観察の結果、２μｍであった。
【００２６】
【表１】
0004481478.tif 000002
【００２７】
試料の磁気損失特性を検証するためにμ−ｆ特性を調べた。μ−ｆ特性の測定は、短冊状に加工した検出コイルに挿入して、バイアス磁場を印加しながらインピーダンスを測定することにより行い、磁気損失項μ″の周波数特性を得た。
【００２８】
磁気損失項μ″は、周波数が９３０ＭＨｚで最大値をとり、その値は９４５であつた。この試料から、一辺の長さが２０ｍｍの正方形状試料を３つ切り出し、その一つを試料１とすると共に、他の２つの試料を図１に示すように各々０．８ｍｍ角および３．８ｍｍ角の構成単位に細分化し（ピッチは各々１ｍｍおよび４ｍｍ）、構成単位間の直流電流伝導が遮断された構造として、各々試料２および試料３とした。ここで、図１において、矢印４は、磁化困難軸方向を示している。また、試料１、試料２及び試料３のアスペクト比は、各々５０００、４００および１０００であり、細分化した構成要素においても反磁界係数がほぼ零とみなせる形状異方性が保たれている。
【００２９】
得られた試料１、試料２および試料３の電磁雑音抑制効果を、図２に示す伝導電磁雑音評価系を用いて調べた。図２において、電磁雑音評価系は、裏面が全面地導体である誘電体基板５のマイクロストリップ線路５ａ上に、符号６にて示される試料を配置し、マイクロストリップ線路５ａの両端を同軸ケーブル８ａ，８ｂを介して接続されたネットワークアナライザ７にて測定評価する構成である。
【００３０】
ここで、全ての試料について評価系の誘電体基板５のマイクロストリップ線路５ａの長さ方向に対して、磁化困難軸が直交するように配置した。また、スタブ効果を確認するための比較試料として、厚さが１８μｍで一辺の長さが２０ｍｍの正方形状銅箔（基材はガラス板）と、これを０．８ｍｍ角の構成単位に細分化し、構成単位間の直流電流伝導が遮断された構造としたメッシュ状銅箔を用意し、各々比較試料１および比較試料２として本発明の試料と共に測定に供した。電磁雑音抑制効果を図３および図４に示す。
【００３１】
ここで、図３は、試料を評価系に配設することによって生じる反射特性（Ｓｌｌ）を示しており、図４は、同様に伝送特性（Ｓ２１）を示している。図３を参照すると、本発明試料１と比較試料１については、いずれも反射特性（Ｓｌｌ）が、ＧＨｚ帯の領域で−１０ｄＢ以上となっており、試料をマイクロストリップ線路の直上に配設したことで反射が生じていることがわかる。一方、０．８ｍｍ角あるいは３．８ｍｍ角の構成単位に細分化され、構成単位間の直流電流伝導が遮断された構造を有する本発明の試料２あるいは試料３および比較試料２については、ＧＨｚ帯の領域においても、無反射とみなせる−２０ｄＢ程度あるいはそれ以下の反射特性を示しており、導電性の軟磁性簿膜を電磁雑音の波長よりも充分に小さいサイズに細分化し、その各々を電気的に絶縁してやることでスタブ効果を抑制できることがわかる。
【００３２】
図４を参照すると、波長に対して充分に小さい構成単位に細分化された非磁性の比較試料２では減哀がみられないが、細分化された軟磁性体試料である本発明の試料２あるいは試料３においては、磁気損失によると思われるＧＨｚ帯での透過損失が認められており、本発明の効果である反射のない電磁雑音の抑制効果を示していることが理解できる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、高速動作する半導体素子や電子回路などの電磁雑音対策に有効な電磁雑音抑制体を提供することができる。
【００３４】
また、本発明によれば、より小さな体積で効果的に電磁雑音対策を出来る電磁雑音抑制体の提供することができる。
【００３５】
さらに、本発明において、グラニュラー構造を有する軟磁性薄膜は、厚さが２μｍと極めて薄いものであり、本発明を用いることで半導体集積素子内部のような微小な領域において、伝導性の電磁雑音を反射なしで抑制することが可能になり、その工業的価値は極めて大きいと言える。
【図面の簡単な説明】
【図１】本発明の実施の形態による電磁雑音評価に用いる試料の説明に供せられる図である。
【図２】電磁雑音評価系を示す図である。
【図３】本発明の実施の形態による電磁雑音抑制体の試料の電磁雑音抑制効果を示す図で、反射特性（Ｓｌｌ）について示している。
【図４】本発明の実施の形態による電磁雑音抑制体の試料の電磁雑音抑制効果を示す図で、伝送特性（Ｓ２１）を示している。
【符号の説明】
４    磁化困難軸方向を示す矢印
５    誘電体基板
５ａ    マイクロストリップ線路
６    試料
７    ネットワークアナライザ
８ａ，８ｂ    同軸ケーブル
【図１】
0004481478.tif 000003
【図２】
0004481478.tif 000004
【図３】
0004481478.tif 000005
【図４】
0004481478.tif 000006