(57)【特許請求の範囲】
【請求項１】
表示装置の駆動回路であって、
複数の異なる極性を有し画像に対する情報を有するアナログデータ信号が供給される少なくとも２つのデータ伝送ラインと、
該少なくとも２つのデータ伝送ラインからの正極性及び負極性のアナログデータ信号を順次サンプリングし、該サンプリングされた正極性及び負極性のアナログデータ信号を順に保存する第１正極性ラッチ部と、
該第１正極性ラッチ部によってサンプリングされた正極性及び負極性のアナログデータ信号を同時に出力する第２正極性ラッチ部と、
該少なくとも２つのデータ伝送ラインからの正極性及び負極性のアナログデータ信号を順次サンプリングし、該サンプリングされた正極性及び負極性のアナログデータ信号を順に保存する第１負極性ラッチ部と、
該第１負極性ラッチ部によってサンプリングされた正極性及び負極性のアナログデータ信号を同時に出力する第２負極性ラッチ部と、
該第２正極性ラッチ部から出力されるサンプリングされた正極性及び負極性のアナログデータ信号のうち、正極性のアナログデータ信号を選択し、該第２負極性ラッチから出力されるサンプリングされた正極性及び負極性アナログをデータ信号のうち、負極性のアナログデータ信号を選択して、表示部に同時に供給する選択部とを含み、
該第１正極性ラッチ部は、該データ伝送ラインからの正極性及び負極性アナログデータ信号を順次サンプリングする正極性サンプリング部と、該正極性サンプリング部によってサンプリングされた正極性及び負極性のアナログデータ信号を保存・バッファリングして出力する正極性バッファ部とを含み、
該第１負極性ラッチ部は、該データ伝送ラインからの正極性及び負極性アナログデータ信号を順次サンプリングする負極性サンプリング部と、該負極性サンプリング部によってサンプリングされた正極性及び負極性のアナログデータ信号を保存・バッファリングして出力する負極性バッファ部とを含み、
該正極性サンプリング部は、該データ伝送ラインと該正極性バッファ部との間に接続され、該データ伝送ラインからの正極性及び負極性のアナログデータ信号を順にサンプリングする多数の正極性サンプリングスイッチを含み、
該負極性サンプリング部は、該データ伝送ラインと該負極性バッファ部との間に接続され、該データ伝送ラインからの正極性及び負極性のアナログデータ信号を順にサンプリングする多数の負極性サンプリングスイッチを含み、
該駆動回路は、該各正極性サンプリングスイッチにサンプリングスキャンパルスを順に供給し、該各正極性サンプリングスイッチを順にターンオンにするとともに、該各負極性サンプリングスイッチに該サンプリングスキャンパルスを順に供給し、該各負極性サンプリングスイッチを順にターンオンにするシフトレジスタをさらに含み、
該正極性バッファ部は、該正極性サンプリング部から供給されるサンプリングされた正極性及び負極性の各アナログデータ信号をそれぞれ順に保存・バッファリングする多数の正極性バッファを含み、該負極性バッファ部は、該負極性サンプリング部から供給されるサンプリングされた正極性及び負極性の各アナログデータ信号をそれぞれ順に保存・バッファリングする多数の負極性バッファを含み、
奇数番目の各正極性バッファが、奇数番目のフレーム期間に動作して、偶数版目のフレーム期間にオフになり、
偶数番目の各正極性バッファが、偶数番目のフレーム期間に動作して、奇数番目のフレーム期間にオフになり、
奇数番目の各負極性バッファが、偶数番目のフレーム期間に動作して、奇数番目のフレーム期間にオフになり、
偶数番目の各負極性バッファが、奇数番目のフレーム期間に動作して、偶数番目のフレーム期間にオフになり、
該各正極性バッファは、正極性のアナログデータ信号の最小階調電圧と最大階調電圧との間の電圧範囲で動作し、
該各負極性バッファは、負極性のアナログデータ信号の最小階調電圧と最大階調電圧との間の電圧範囲で動作することを特徴とする表示装置の駆動回路。
【請求項２】
該第２正極性ラッチ部は、該第１正極性ラッチ部に保存された、サンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力させる正極性出力制御部と、該正極性出力制御部から出力されるサンプリングされた正極性及び負極性のアナログデータ信号をバッファリングして該表示部に供給する正極性バッファ部と、を含み、
該第２負極性ラッチ部は、該第１負極性ラッチ部に保存された、サンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力させる負極性出力制御部と、該負極性出力制御部から出力されるサンプリングされた正極性及び負極性のアナログデータ信号をバッファリングして該表示部に供給する負極性バッファ部と、を含むことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項３】
該正極性出力制御部は、外部からの制御信号によって同時にターンオンになり、該第１正極性ラッチ部によってサンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力する多数の正極性出力スイッチを含み、
該負極性出力制御部は、該制御信号によって同時にターンオンになり、該第１負極性ラッチ部によってサンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力する多数の負極性出力スイッチを含むことを特徴とする請求項２に記載の表示装置の駆動回路。
【請求項４】
該表示部は、互いに交差する多数のゲートライン及び多数のデータラインを含み、
該正極性バッファ部は、該各データラインと該出力制御部との間に接続された多数の正極性バッファを含み、
該負極性バッファ部は、該各データラインと該出力制御部との間に接続された多数の負極性バッファを含むことを特徴とする請求項２に記載の表示装置の駆動回路。
【請求項５】
奇数番目の各正極性バッファ及び偶数番目の各正極性バッファが、フレーム期間を単位にして交互に動作し、
奇数番目の各負極性バッファ及び偶数番目の各負極性バッファが、フレーム期間を単位にして交互に動作することを特徴とする請求項４に記載の表示装置の駆動回路。
【請求項６】
該奇数番目の各正極性バッファは、奇数番目のフレーム期間に動作し、
該偶数番目の各正極性バッファは、偶数番目のフレーム期間に動作し、
該奇数番目の各負極性バッファは、偶数番目のフレーム期間に動作し、
該偶数番目の各負極性バッファは、奇数番目のフレーム期間に動作することを特徴とする請求項５に記載の表示装置の駆動回路。
【請求項７】
該正極性バッファ及び負極性バッファは、互いに異なる電圧範囲で動作することを特徴とする請求項４に記載の表示装置の駆動回路。
【請求項８】
該各正極性バッファは、正極性のアナログデータ信号の最小階調電圧と最大階調電圧との間の電圧範囲で動作し、
該各負極性バッファは、負極性のアナログデータ信号の最小階調電圧と最大階調電圧との間の電圧範囲で動作することを特徴とする請求項７に記載の表示装置の駆動回路。
【請求項９】
該選択部は、
該第２正極性ラッチ部からのサンプリングされた正極性のアナログデータ信号を出力させ、該第２正極性ラッチ部からのサンプリングされた負極性のアナログデータ信号を遮断させる多数の第１スイッチと、
該第２負極性ラッチ部からのサンプリングされた負極性のアナログデータ信号を出力させ、該第２負極性ラッチ部からのサンプリングされた正極性のアナログデータ信号を遮断させる第２スイッチと、を含むことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項１０】
該データ伝送ラインは、第１乃至第６データ伝送ラインを含み、
該第１データ伝送ラインには、赤色に対する画像情報を有する第１奇数アナログデータ信号が供給され、
該第２データ伝送ラインには、緑色に対する画像情報を有する第２奇数アナログデータ信号が供給され、
該第３データ伝送ラインには、青色に対する画像情報を有する第３奇数アナログデータ信号が供給され、
該第４データ伝送ラインには、赤色に対する画像情報を有する第１偶数アナログデータ信号が供給され、
該第５データ伝送ラインには、緑色に対する画像情報を有する第２偶数アナログデータ信号が供給され、
該第６データ伝送ラインには、青色に対する画像情報を有する第３偶数アナログデータ信号が供給されることを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項１１】
該第１乃至第６アナログデータ信号は、正極性のアナログデータ信号及び負極性のアナログデータ信号をそれぞれ含むことを特徴とする請求項１０に記載の表示装置の駆動回路。
【請求項１２】
互いに隣接したデータ伝送ラインに供給されるアナログデータ信号は、互いに異なる極性を有することを特徴とする請求項１１に記載の表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路に関するもので、詳しくは、各画素セル間の輝度差を防止できる表示装置の駆動回路及びその駆動方法に関するものである。
【背景技術】
【０００２】
最近、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ  Ｔｕｂｅ）の短所である重さ及び体積を減少できる各種の平板表示装置が台頭している。この平板表示装置には、液晶表示装置、電界放出表示装置、プラズマ表示パネル及び発光表示装置などがある。
【０００３】
上記のような平板表示装置のうち液晶表示装置には、多数のデータライン及び多数のゲートラインによって定義される領域に多数の液晶セルが配置されており、各液晶セルにスイッチ素子である薄膜トランジスタが形成された薄膜トランジスタ基板と、カラーフィルタが形成されたカラーフィルタ基板とが所定間隔を有して形成される。そして、これら基板の間には、液晶層が形成される。このような液晶表示装置は、データ信号によって液晶層に電界を形成し、液晶層を通過する光の透過率を調節することで、所望の画像を表示する。
【０００４】
以下、従来の液晶表示装置に対し、図面に基づいて詳細に説明する。
【０００５】
図１は、従来の液晶表示装置の駆動回路を示した図で、図２は、図１のシフトレジスタから出力されたサンプリングスキャンパルスのタイミング図である。
【０００６】
従来の表示装置の駆動回路は、図１に示すように、サンプリングスキャンパルスＳＰ１〜ＳＰｍを順次出力するシフトレジスタＳＲと、画像に対する情報を有するアナログデータ信号Ｄａｔａを伝送するデータ伝送ラインＤＴと、前記シフトレジスタＳＲからのサンプリングスキャンパルスによって、前記データ伝送ラインＤＴからのアナログデータ信号Ｄａｔａをサンプリングして出力するスイッチ部１０と、を含む。
【０００７】
前記スイッチ部１０は、多数のスイッチＳＷ１〜ＳＷｍを含む。各スイッチＳＷ１〜ＳＷｍは、３端子素子であり、各スイッチＳＷ１〜ＳＷｍの第１端子はシフトレジスタＳＲに接続され、第２端子は前記データ伝送ラインＤＴに接続され、第３端子は表示部の該当データラインに接続される。
【０００８】
前記各スイッチＳＷ１〜ＳＷｍは、前記シフトレジスタＳＲから順に供給される第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍによって順次ターンオンになる。すなわち、前記第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍは、第１スイッチＳＷ１から第ｍスイッチＳＷｍに順に供給され、これによって、前記第１スイッチＳＷ１から第ｍスイッチＳＷｍまで順次ターンオンになる。一方、任意のスイッチがターンオン状態であるとき、残りのスイッチはターンオフ状態を維持する。
【０００９】
このとき、ターンオンになったスイッチＳＷ１〜ＳＷｍは、前記データ伝送ラインＤＴに充電されたアナログデータ信号Ｄａｔａをサンプリングし、表示部の該当データラインに供給する。これによって、前記表示部の各データラインＤＬ１〜ＤＬｍには、順次サンプリングされた各アナログデータ信号が供給される。すなわち、前記各データラインＤＬ１〜ＤＬｍには、一水平期間１Ｈの間、一水平ライン分のアナログデータ信号が順に供給される。
【００１０】
また、これらデータラインＤＬ１〜ＤＬｍに供給されたサンプリングされた各アナログデータ信号は、任意の一つのゲートラインに共通に接続された多数の画素セルに順次供給される。このとき、前記ゲートラインには、一水平期間の間にハイ状態を維持するゲート信号ＧＳが供給される。
【００１１】
図示していないが、これら各画素セルは、前記ゲートラインと該当データラインとの間に接続された薄膜トランジスタと、この薄膜トランジスタに接続された画素電極と、を含む。
【００１２】
各薄膜トランジスタは、前記ゲートラインからのハイ状態のゲート信号ＧＳに応答してターンオンになり、該当データラインからのサンプリングされた各アナログデータ信号を画素電極に供給する。
【００１３】
このとき、第１スイッチＳＷ１が最も先にターンオンになるので、第１データラインＤＬ１には、最も先にサンプリングされたアナログデータ信号が供給される。これによって、前記第１データラインＤＬ１に接続された第１画素セルが、最も長い時間の間に、サンプリングされたアナログデータ信号を維持する。すなわち、前記第１画素セルの薄膜トランジスタは、サンプリングされたアナログデータ信号が入った瞬間から、ほぼ一水平期間の間にターンオン状態を維持するので、前記第１画素セルのデータ維持時間が最も長い。
【００１４】
その反面、第ｍスイッチＳＷｍが最も後でターンオンになるので、第ｍデータラインＤＬｍには、最も後にサンプリングされたアナログデータ信号が供給される。これによって、前記第ｍデータラインＤＬｍに接続された第ｍ画素セルが、最も短い時間の間に、サンプリングされたアナログデータ信号を維持する。すなわち、前記第ｍ画素セルの薄膜トランジスタは、サンプリングされたアナログデータ信号が入った瞬間から、非常に短い時間の間に、ターンオン状態を維持して直ちにターンオフになるので、前記第ｍ画素セルのデータ維持時間が最も短い。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来の液晶表示装置においては、上記のような維持時間の差によって各画素セル間に輝度差が発生し、画像の品質が低下するという問題があった。
【００１６】
本発明は上記の問題点を解決するためのもので、その目的は、表示部の各データラインに、サンプリングされたアナログデータ信号を同時に供給し、各画素セル間の輝度差を減少できる表示装置の駆動回路及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するための本発明に係る表示装置は、画像に対する情報を有するアナログデータ信号が供給される少なくとも一つのデータ伝送ラインと、前記データ伝送ラインからのアナログデータ信号を順次サンプリングし、前記サンプリングされたアナログデータ信号を順に保存する第１ラッチ部と、前記第１ラッチ部によってサンプリングされたアナログデータ信号を受け、前記サンプリングされたアナログデータ信号を表示部に同時に供給する第２ラッチ部と、を含んで構成されることを特徴とする。
【００１８】
上記目的を達成するための本発明に係る表示装置は、画像に対する情報を有するアナログデータ信号が供給される少なくとも一つのデータ伝送ラインと、前記データ伝送ラインからの正極性及び負極性のアナログデータ信号を順次サンプリングし、前記サンプリングされた正極性及び負極性のアナログデータ信号を順に保存する第１正極性ラッチ部と、前記第１正極性ラッチ部によってサンプリングされた正極性及び負極性のアナログデータ信号を同時に出力する第２正極性ラッチ部と、前記データ伝送ラインからの正極性及び負極性のアナログデータ信号を順次サンプリングし、前記サンプリングされた正極性及び負極性のアナログデータ信号を順に保存する第１負極性ラッチ部と、前記第１負極性ラッチ部によってサンプリングされた正極性及び負極性のアナログデータ信号を同時に出力する第２負極性ラッチ部と、前記第２正極性ラッチ部から出力されるサンプリングされた正極性及び負極性のアナログデータ信号のうち、正極性のアナログデータ信号を選択し、前記第２負極性ラッチから出力されるサンプリングされた正極性及び負極性アナログデータ信号のうち、負極性のアナログデータ信号を選択して表示部に同時に供給する選択部と、を含んで構成されることを特徴とする。
【００１９】
上記目的を達成するための本発明に係る表示装置の駆動方法は、画像に対する情報を有するアナログデータ信号を出力する段階と、前記アナログデータ信号を順次サンプリングし、前記サンプリングされたアナログデータ信号を順に保存する段階と、前記サンプリングされたアナログデータ信号を表示部に同時に供給する段階と、を含んで構成されることを特徴とする。
【発明の効果】
【００２０】
本発明に係る表示装置の駆動回路及びその駆動方法においては、表示部の各データラインに、サンプリングされたアナログデータ信号を同時に供給し、各画素セル間の輝度差を減少できるという効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る表示装置の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
【００２２】
図３は、本発明の第１実施形態に係る表示装置の駆動回路を示した図である。
【００２３】
本発明の第１実施形態に係る表示装置の駆動回路は、図３に示すように、画像に対する情報を有するアナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂを伝送する第１乃至第３データ伝送ラインＤＴ１〜ＤＴ３と、これら各データ伝送ラインＤＴ１〜ＤＴ３からの各アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂを順にサンプリングし、このサンプリングされた各アナログデータ信号を順に保存する第１ラッチ部３０１と、この第１ラッチ部３０１によってサンプリングされた各アナログデータ信号を受け、前記サンプリングされた各アナログデータ信号を表示部（図示せず）に同時に供給する第２ラッチ部３０２と、を含む。
【００２４】
前記表示部は、一方向に配列された多数のゲートラインと、前記各ゲートラインに垂直に配列された多数のデータラインＤＬ１〜ＤＬｍと、これらゲートライン及びデータラインＤＬ１〜ＤＬｍによって定義された各画素領域ごとに形成された画素セルと、を含む。各画素セルは、該当ゲートライン及び該当データラインに接続され、この該当データラインに供給されたアナログデータ信号によって単位画像を表示する。
【００２５】
前記画素セルは、該当ゲートラインからのゲート信号によってターンオンになり、該当データラインからのアナログデータ信号をスイッチングする薄膜トランジスタと、この薄膜トランジスタからスイッチングされたアナログデータ信号を受ける画素電極と、この画素電極と対向して位置し、共通電圧が供給される共通電極と、これら共通電極と画素電極との間に形成された液晶層と、を含む。この液晶層は、前記共通電極と画素電極との間の電圧差によって発生する電界の大きさに応じて、異なった光透過率を示す。
【００２６】
前記第１乃至第３データ伝送ラインＤＴ１〜ＤＴ３は、タイミングコントローラ（図示せず）から供給される各アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂを前記第１ラッチ部３０１に伝送するためのラインであり、この第１データ伝送ラインＤＴ１には、赤色に対する情報を示す第１アナログデータ信号Ｄａｔａ＿Ｒが供給され、前記第２データ伝送ラインＤＴ２には、緑色に対する情報を示す第２アナログデータ信号Ｄａｔａ＿Ｇが供給され、前記第３データ伝送ラインＤＴ３には、青色に対する情報を示す第３アナログデータ信号Ｄａｔａ＿Ｂが供給される。
【００２７】
本発明の第１実施形態では、一つ以上のデータ伝送ラインが用いられる。前記データ伝送ラインが一個である場合、第１乃至第３アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂは、前記データ伝送ラインに順次供給される。
【００２８】
前記第１ラッチ部３０１は、前記第１乃至第３データ伝送ラインＤＴ１〜ＤＴ３からの第１乃至第３アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂを受け、これらを順にサンプリングするサンプリング部３０１ａと、このサンプリング部３０１ａによってサンプリングされたアナログデータ信号を順に保存し、バッファリングして出力する第１バッファ部３０１ｂと、を含む。
【００２９】
前記第２ラッチ部３０２は、前記第１バッファ部３０１ｂに保存された、サンプリングされた各アナログデータ信号を同時に出力させる出力制御部３０２ａと、前記出力制御部３０２ａから出力されるサンプリングされた各アナログデータ信号をバッファリングし、前記表示部に供給する第２バッファ部３０２ｂと、を含む。
【００３０】
以下、前記サンプリング部３０１ａ、第１バッファ部３０１ｂ、出力制御部３０２ａ及び第２バッファ部３０２ｂの構成をより具体的に説明する。
【００３１】
図４は、図３のサンプリング部、第１バッファ部、出力制御部及び第２バッファ部の具体的な構成を示した図で、図５は、図４のサンプリング部及び出力制御部に供給される各種制御信号のタイミング図である。
【００３２】
図４に示すように、サンプリング部３０１ａは、多数のサンプリングスイッチＳＳ１〜ＳＳｍを含み、第１バッファ部３０１ｂは、多数のバッファＢ１〜Ｂｍを含み、出力制御部３０２ａは、多数の出力スイッチＯＳ１〜ＯＳｍを含み、第２バッファ部３０２ｂは、多数のバッファＢ１’〜Ｂｍ’を含む。
【００３３】
前記サンプリング部３０１ａに備わった各サンプリングスイッチＳＳ１〜ＳＳｍは、シフトレジスタ（図示せず）から順に供給される第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍに応答して順にターンオンになる。すなわち、第１サンプリングスキャンパルスＳＰ１によって、第１サンプリングスイッチＳＳ１が一水平期間（Ｈｏｒｉｚｏｎｔａｌ  ｔｉｍｅ：１Ｈ）内で最も先にターンオンになり、第２サンプリングスキャンパルスＳＰ２によって、第２サンプリングスイッチＳＳ２が一水平期間内で二番目にターンオンになり、第３サンプリングスキャンパルスＳＰ３によって、第３サンプリングスイッチＳＳ３が一水平期間内で三番目にターンオンになり、…、最後に、第ｍサンプリングスキャンパルスＳＰｍによって、第ｍスイッチが一水平期間内でｍ番目にターンオンになる。一方、何れか一つのサンプリングスイッチがターンオンになるとき、残りのサンプリングスイッチＳＳ１〜ＳＳｍはターンオフ状態を維持する。
【００３４】
各サンプリングスイッチＳＳ１〜ＳＳｍのゲート端子は、シフトレジスタに接続され、ソース端子は、第１乃至第３データ伝送ラインＤＴ１〜ＤＴ３のうち何れか一つに接続され、ドレーン端子は、第１バッファ部３０１ｂに備わった該当バッファの入力端子に接続される。
【００３５】
前記各サンプリングスイッチＳＳ１〜ＳＳｍのうち３ｋ＋１番目のスイッチＳＳ１，ＳＳ４，ＳＳ７，…，ＳＳｍ―２は、第１アナログデータ信号Ｄａｔａ＿Ｒをサンプリングするためのスイッチであり、３ｋ＋２番目のスイッチＳＳ２，ＳＳ５，ＳＳ８，…，ＳＳｍ―１は、第２アナログデータ信号Ｄａｔａ＿Ｇをサンプリングするためのスイッチであり、３ｋ＋３番目のスイッチＳＳ３，ＳＳ６，ＳＳ９，…，ＳＳｍは、第３アナログデータ信号Ｄａｔａ＿Ｂをサンプリングするためのスイッチである。
【００３６】
したがって、前記３ｋ＋１番目のスイッチＳＳ１，ＳＳ４，ＳＳ７，…，ＳＳｍ―２の各ソース端子は、前記第１アナログデータ信号Ｄａｔａ＿Ｒを伝送する第１データ伝送ラインＤＴ１に共通に接続され、前記３ｋ＋２番目のスイッチＳＳ２，ＳＳ５，ＳＳ８，…，ＳＳｍ―１の各ソース端子は、前記第２アナログデータ信号Ｄａｔａ＿Ｇを伝送する第２データ伝送ラインＤＴ２に共通に接続され、前記３ｋ＋３番目のスイッチＳＳ３，ＳＳ６，ＳＳ９，…，ＳＳｍの各ソース端子は、前記第３アナログデータ信号Ｄａｔａ＿Ｂを伝送する第３データ伝送ラインＤＴ３に共通に接続される。
【００３７】
一方、表示部に備わった液晶層の劣化を防止するために、各画素セルには、正極性のアナログデータ信号及び負極性のアナログデータ信号が交互に供給される。このような反転駆動方式には、ライン反転、カラム反転、フレーム反転及びドット反転駆動方式がある。
【００３８】
ライン反転駆動方法は、Ｘ軸方向に配列された各画素セルに同一極性のアナログデータ信号を供給し、Ｙ軸方向に隣接して配列された画素セルに、互いに反転した極性のアナログデータ信号を供給する方式である。
【００３９】
カラム反転駆動方法は、Ｙ軸方向に配列された各画素セルに同一極性のアナログデータ信号を供給し、Ｘ軸方向に隣接して配列された各画素セルに、互いに反転した極性のアナログデータ信号を供給する方式である。
【００４０】
フレーム反転駆動方法は、フレーム期間を単位にして、全ての画素セルに正極性のアナログデータ信号及び負極性のアナログデータ信号を交互に供給する方式である。
【００４１】
ドット反転駆動方法は、Ｘ軸及びＹ軸方向に隣接して配列された各画素セルに、互いに反転した極性のアナログデータ信号を供給する方式である。
【００４２】
本発明の第１実施形態に係る表示装置の駆動回路は、上述した反転駆動方法のうち何れか一つの方法で表示装置を駆動する。
【００４３】
このために、前記第１乃至第３アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂは、所定周期ごとに正極性及び負極性を示す。正極性のアナログデータ信号は、共通電圧より高い電圧を有する信号を意味し、負極性のアナログデータ信号は、前記共通電圧より低い電圧を有する信号を意味する。
【００４４】
ここで、互いに隣接したデータ伝送ライン間では、互いに異なる極性のアナログデータ信号を伝送する。これによって、互いに隣接したサンプリングスイッチは、互いに異なる極性のアナログデータ信号を伝送する。
【００４５】
一方、前記データ伝送ラインが一つである場合、前記データ伝送ラインには、第１乃至第３アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂが順次供給される。このとき、互いに隣接した期間に供給されるアナログデータ信号は、互いに反転した極性を示す。
【００４６】
出力制御部３０２ａに備わった各出力スイッチＯＳ１〜ＯＳｍは、外部からのラインパス信号ＬＰＳによって同時にターンオンになり、第１バッファ部３０１ｂの各バッファＢ１〜Ｂｍに保存されたサンプリングされた各アナログデータ信号を同時に出力し、これらを第２バッファ部３０２ｂの各バッファＢ１’〜Ｂｍ’に同時に供給する。
【００４７】
このために、前記各出力スイッチＯＳ１〜ＯＳｍのゲート端子は、前記ラインパス信号ＬＰＳを伝送する伝送ラインに共通に接続され、ソース端子は、第１バッファ部３０１ｂに備わった該当バッファの出力端子に接続され、ドレーン端子は、第２バッファ部３０２ｂに備わった該当バッファの入力端子に接続される。
【００４８】
前記第２バッファ部３０２ｂに備わった各バッファＢ１’〜Ｂｍ’は、各出力スイッチＯＳ１〜ＯＳｍを通して供給されるサンプリングされた各アナログデータ信号をバッファリングし、表示部の各データラインに同時に供給する。
【００４９】
以下、上記のように構成された本発明の第１実施形態に係る表示装置の駆動回路の駆動方法を詳細に説明する。
【００５０】
タイミングコントローラは、第１乃至第３アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂを、タイミングに合せて第１乃至第３データ伝送ラインＤＴ１〜ＤＴ３に供給する。すなわち、前記タイミングコントローラは、第１アナログデータ信号Ｄａｔａ＿Ｒを第１データ伝送ラインＤＴ１に供給し、第２アナログデータ信号Ｄａｔａ＿Ｇを第２データ伝送ラインＤＴ２に供給し、第３アナログデータ信号Ｄａｔａ＿Ｂを第３データ伝送ラインＤＴ３に供給する。
【００５１】
そして、シフトレジスタは、前記タイミングに合せて、各サンプリングスイッチＳＳ１〜ＳＳｍにサンプリングスキャンパルスＳＰ１〜ＳＰｍを順次供給する。
【００５２】
すなわち、前記シフトレジスタは、水平期間ごとに第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍを順次出力する。そして、これらを第１乃至第ｍサンプリングスイッチＳＳ１乃至ＳＳｍに順に供給することで、前記第１乃至第ｍサンプリングスイッチＳＳ１〜ＳＳｍを一水平期間内で順にターンオンにする。
【００５３】
ここで、ターンオンになったサンプリングスイッチは、自身が接続された該当データ伝送ラインからのアナログデータ信号をサンプリングする。
【００５４】
具体的に、前記第１データ伝送ラインＤＴ１に接続された第１サンプリングスイッチＳＳ１、第４サンプリングスイッチＳＳ４、第７サンプリングスイッチＳＳ７、…、及び第ｍ―２サンプリングスイッチＳＳｍ―２は、第１データ伝送ラインＤＴ１からの第１アナログデータ信号Ｄａｔａ＿Ｒをサンプリングする。すなわち、３ｋ＋１番目のサンプリングスイッチＳＳ１，ＳＳ４，ＳＳ７，…，ＳＳｍ―２は、前記第１アナログデータ信号Ｄａｔａ＿Ｒをサンプリングする。
【００５５】
このとき、前記表示装置の駆動回路がカラム反転駆動をすると仮定した場合、前記第１アナログデータ信号Ｄａｔａ＿Ｒは、正極性及び負極性を交互に示すようになる。
【００５６】
ここで、前記３ｋ＋１番目のサンプリングスイッチＳＳ１，ＳＳ４，ＳＳ７，…，ＳＳｍ―２のうち６ｋ＋１番目のサンプリングスイッチＳＳ１，ＳＳ７，ＳＳ１３，…，ＳＳｍ―５がターンオンになる各タイミングには、前記第１データ伝送ラインＤＴ１に正極性の第１アナログデータ信号Ｄａｔａ＿Ｒが供給される。そして、６ｋ＋４番目のサンプリングスイッチＳＳ４，ＳＳ１０，ＳＳ１６，…，ＳＳｍ―２がターンオンになる各タイミングには、前記第１データ伝送ラインＤＴ１に負極性の第１アナログデータ信号Ｄａｔａ＿Ｒが供給される。
【００５７】
第２データ伝送ラインＤＴ２に接続された第２サンプリングスイッチＳＳ２、第５サンプリングスイッチＳＳ５、第８サンプリングスイッチＳＳ８、…、及び第ｍ―１サンプリングスイッチＳＳｍ―１は、第２データ伝送ラインＤＴ２からの第２アナログデータ信号Ｄａｔａ＿Ｇをサンプリングする。すなわち、３ｋ＋２番目のサンプリングスイッチＳＳ２，ＳＳ５，ＳＳ８，…，ＳＳｍ―１は、前記第２アナログデータ信号Ｄａｔａ＿Ｇをサンプリングする。
【００５８】
このとき、前記第２アナログデータ信号Ｄａｔａ＿Ｇも、正極性及び負極性を交互に示す。
【００５９】
ここで、前記３ｋ＋２番目のサンプリングスイッチＳＳ２，ＳＳ５，ＳＳ８，…，ＳＳｍ―１のうち６ｋ＋２番目のサンプリングスイッチＳＳ２，ＳＳ８，ＳＳ１４，…，ＳＳｍ―４がターンオンになる各タイミングには、前記第２データ伝送ラインＤＴ２に負極性の第２アナログデータ信号Ｄａｔａ＿Ｇが供給される。そして、６ｋ＋５番目のサンプリングスイッチＳＳ５，ＳＳ１１，ＳＳ１７，…，ＳＳｍ―１がターンオンになる各タイミングには、前記第２データ伝送ラインＤＴ２に正極性の第２アナログデータ信号Ｄａｔａ＿Ｇが供給される。
【００６０】
そして、第３データ伝送ラインＤＴ３に接続された第３サンプリングスイッチＳＳ３、第６サンプリングスイッチＳＳ６、第９サンプリングスイッチＳＳ９、…、及び第ｍサンプリングスイッチＳＳｍは、第３データ伝送ラインＤＴ３からの第３アナログデータ信号Ｄａｔａ＿Ｂをサンプリングする。すなわち、３ｋ＋３番目のサンプリングスイッチＳＳ３，ＳＳ６，ＳＳ９，…，ＳＳｍは、前記第３アナログデータ信号Ｄａｔａ＿Ｂをサンプリングする。
【００６１】
このとき、前記第３アナログデータ信号Ｄａｔａ＿Ｂも、正極性及び負極性を交互に示す。
【００６２】
ここで、前記３ｋ＋３番目のサンプリングスイッチＳＳ３，ＳＳ６，ＳＳ９，…，ＳＳｍのうち６ｋ＋３番目のサンプリングスイッチＳＳ３，ＳＳ９，ＳＳ１５，…，ＳＳｍ―３がターンオンになる各タイミングには、前記第３データ伝送ラインＤＴ３に正極性の第３アナログデータ信号Ｄａｔａ＿Ｂが供給される。そして、６ｋ＋６番目のサンプリングスイッチＳＳ６，ＳＳ１２，ＳＳ１８，…，ＳＳｍがターンオンになる各タイミングには、前記第３データ伝送ラインＤＴ３に負極性の第３アナログデータ信号Ｄａｔａ＿Ｂが供給される。
【００６３】
これによって、互いに隣接したサンプリングスイッチは、互いに異なる極性のアナログデータ信号をサンプリングする。
【００６４】
すなわち、奇数番目のサンプリングスイッチＳＳ１，ＳＳ３，…，ＳＳｍ―１は、正極性のアナログデータ信号をサンプリングし、偶数番目のサンプリングスイッチＳＳ２，ＳＳ４，…，ＳＳｍは、負極性のアナログデータ信号をサンプリングする。
【００６５】
上記のように、各サンプリングスイッチＳＳ１〜ＳＳｍによって順次サンプリングされた各アナログデータ信号は、第１バッファ部３０１ｂに備わった各バッファＢ１〜Ｂｍに順次供給されて保存される。
【００６６】
すなわち、まず、第１サンプリングスイッチＳＳ１によってサンプリングされた第１アナログデータ信号が第１バッファＢ１に保存され、第２サンプリングスイッチＳＳ２によってサンプリングされた第２アナログデータ信号が第２バッファＢ２に保存され、第３サンプリングスイッチＳＳ３によってサンプリングされた第３アナログデータ信号が第３バッファＢ３に保存され、…、最後に、第ｍサンプリングスイッチＳＳｍによってサンプリングされた第３アナログデータ信号が第ｍバッファＢｍに保存される。
【００６７】
次いで、出力制御部３０２ａが動作する。すなわち、前記出力制御部３０２ａに備わった各出力スイッチＯＳ１〜ＯＳｍが、外部からのラインパス信号ＬＰＳによって同時にターンオンになる。
【００６８】
前記ラインパス信号ＬＰＳは、一水平期間後、すなわち、最後のサンプリングスイッチ（第ｍサンプリングスイッチＳＳｍ）がターンオンになった後、前記各出力スイッチＯＳ１〜ＯＳｍに同時に提供される。
【００６９】
すなわち、前記ラインパス信号ＬＰＳは、第ｍサンプリングスキャンパルスＳＰｍの出力時点後に出力され、前記各出力スイッチＯＳ１〜ＯＳｍのゲート端子に同時に供給される。各水平期間の間にはマージン期間が存在するが、前記ラインパス信号ＬＰＳは、各マージン期間に出力される。
【００７０】
前記ターンオンになった各出力スイッチＯＳ１〜ＯＳｍは、前記第１バッファ部３０１ｂの各バッファＢ１〜Ｂｍに保存された、サンプリングされた各アナログデータ信号を同時に出力させる。これら各出力スイッチＯＳ１〜ＯＳｍを通して出力された、サンプリングされた各アナログデータ信号は、第２バッファ部３０２ｂに備わった各バッファＢ１’〜Ｂｍ’にそれぞれ供給される。そして、この第２バッファ部３０２ｂの各バッファＢ１’〜Ｂｍ’は、前記サンプリングされた各アナログデータ信号をバッファリングし、表示部の各データラインＤＬ１〜ＤＬｍに同時に供給する。
【００７１】
すなわち、第１バッファＢ１’は、サンプリングされた第１アナログデータ信号をバッファリングして第１データラインＤＬ１に供給し、第２バッファＢ２’は、サンプリングされた第２アナログデータ信号をバッファリングして第２データラインＤＬ２に供給し、第３バッファＢ３’は、第３アナログデータ信号をバッファリングして第３データラインＤＬ３’に供給し、…、第ｍバッファＢｍ’は、第３アナログデータ信号Ｄａｔａ＿Ｂをバッファリングして第ｍデータラインＤＬｍに供給する。
【００７２】
ここで、第１乃至第ｍデータラインＤＬ１〜ＤＬｍには、サンプリングされた各アナログデータ信号が同時に供給されるので、各データライン間の充電時点及び充電期間が全て同一になる。このとき、前記奇数番目のデータラインＤＬ１，ＤＬ３，ＤＬ５，…，ＤＬｍ―１には、サンプリングされた正極性のアナログデータ信号が充電され、偶数番目のデータラインＤＬ２，ＤＬ４，ＤＬ６，…，ＤＬｍには、サンプリングされた負極性のアナログデータ信号が充電される。
【００７３】
その結果、表示部の画素セルは、該当データラインからのサンプリングされたアナログデータ信号による単位画像を表示する。このとき、水平方向に隣接した各画素セルは、反転した極性を示す。
【００７４】
上記のような方式で、表示部の一水平ライン分の各画素セルが一水平期間の間に同時にサンプリングされたアナログデータ信号を受けて画像を表示する。この多数の水平期間の間の動作を通して一フレーム期間が完了すると、次回のフレーム期間が開始される。
【００７５】
次回のフレーム期間には、前記第１乃至第３データ伝送ラインＤＴ１〜ＤＴ３に供給される第１乃至第３アナログデータ信号Ｄａｔａ＿Ｒ，Ｄａｔａ＿Ｇ，Ｄａｔａ＿Ｂの極性が反転するので、次のフレーム期間の間に、６ｋ＋１番目のサンプリングスイッチＳＳ１，ＳＳ７，ＳＳ１３，…，ＳＳｍ―５は負極性の第１アナログデータ信号Ｄａｔａ＿Ｒをサンプリングし、６ｋ＋４番目のサンプリングスイッチＳＳ４，ＳＳ１０，ＳＳ１６，…，ＳＳｍ―２は正極性の第１アナログデータ信号Ｄａｔａ＿Ｒをサンプリングする。
【００７６】
そして、６ｋ＋２番目のサンプリングスイッチＳＳ２，ＳＳ８，ＳＳ１４，…，ＳＳｍ―４は、正極性の第２アナログデータ信号Ｄａｔａ＿Ｇをサンプリングし、６ｋ＋５番目のサンプリングスイッチＳＳ５，ＳＳ１１，ＳＳ１７，…，ＳＳｍ―１は、負極性の第２アナログデータ信号Ｄａｔａ＿Ｇをサンプリングする。
【００７７】
そして、６ｋ＋３番目のサンプリングスイッチＳＳ３，ＳＳ９，ＳＳ１５，…，ＳＳｍ―３は、負極性の第３アナログデータ信号Ｄａｔａ＿Ｂをサンプリングし、６ｋ＋６番目のサンプリングスイッチＳＳ６，ＳＳ１２，ＳＳ１８，…，ＳＳｍは、正極性の第３アナログデータ信号Ｄａｔａ＿Ｂをサンプリングする。
【００７８】
これによって、次回のフレーム期間の間、奇数番目のデータラインＤＬ１，ＤＬ３，ＤＬ５，…，ＤＬｍ―１には、サンプリングされた負極性のアナログデータ信号が供給され、偶数番目のデータラインＤＬ２，ＤＬ４，ＤＬ６，…，ＤＬｍには、サンプリングされた正極性のアナログデータ信号が供給される。
【００７９】
一方、前記ラインパス信号ＬＰＳは、前記第ｍサンプリングスキャンパルスＳＰｍに同期して出力されることもある。すなわち、前記第ｍサンプリングスキャンパルスＳＰｍ及び前記ラインパス信号ＬＰＳは同時に出力されうる。この場合、第ｍサンプリングスイッチＳＳｍによって第３アナログデータ信号Ｄａｔａ＿Ｂがサンプリングされ、第ｍバッファＢｍに保存される時点に、第１乃至第ｍバッファＢ１〜Ｂｍに保存された全てのサンプリングされたアナログデータ信号が同時に出力される。このラインパス信号ＬＰＳは、前記タイミングコントローラから生成される。
【００８０】
一方、上述した第１バッファ部３０１ｂの各バッファＢ１〜Ｂｍ及び第２バッファ部３０２ｂの各バッファＢ１’〜Ｂｍ’は、アナログバッファであり、全て同一の動作範囲を有する。すなわち、前記各バッファＢ１〜Ｂｍ，Ｂ１’〜Ｂｍ’は、サンプリングされた正極性のアナログデータ信号及びサンプリングされた負極性のアナログデータ信号をバッファリングすべきであるため、負極性のアナログデータ信号の最大階調電圧から正極性のアナログデータ信号の最大階調電圧までにスイングする電源を受ける。
【００８１】
例えば、負極性のアナログデータ信号の最小階調電圧が−１Ｖで、最大階調電圧が−５Ｖであると仮定し、正極性のアナログデータ信号の最小階調電圧が＋１Ｖで、最大階調電圧が＋５Ｖであると仮定した場合、前記電源は、―５Ｖから＋５Ｖまでにスイングすべきである。このように前記電源のスイング幅が大きくなるにつれて、各バッファＢ１〜Ｂｍ，Ｂ１’〜Ｂｍ’の消費電力が多少増加するようになる。
【００８２】
以下、本発明の第２実施形態を通して、前記各バッファの消費電力を減少できる表示装置の駆動回路を説明する。
【００８３】
図６は、本発明の第２実施形態に係る表示装置の駆動回路を示した図である。
【００８４】
本発明の第２実施形態に係る表示装置の駆動回路は、図６に示すように、画像に対する情報を有するアナログデータ信号Ｄａｔａ＿ＲＯ，Ｄａｔａ＿ＧＯ，Ｄａｔａ＿ＢＯ，Ｄａｔａ＿ＲＥ，Ｄａｔａ＿ＧＥ，Ｄａｔａ＿ＢＥを伝送する第１乃至第６データ伝送ラインＤＴ１〜ＤＴ６と、これら各データ伝送ラインＤＴ１〜ＤＴ６からのアナログデータ信号のうち正極性の各アナログデータ信号を処理する正極性データ処理部６０１と、前記各データ伝送ラインＤＴ１〜ＤＴ６からのアナログデータ信号のうち負極性の各アナログデータ信号を処理する負極性データ処理部６０２と、前記正極性データ処理部６０１によってサンプリングされた正極性の各アナログデータ信号の一部を選択し、前記負極性のデータ処理部６０２によってサンプリングされた負極性の各アナログデータ信号の一部を選択し、表示部に同時に供給する選択部６０３と、を含む。
【００８５】
前記第１乃至第６データ伝送ラインＤＴ１〜ＤＴ６のうち第１乃至第３データ伝送ラインＤＴ１〜ＤＴ３には、第１乃至第３奇数アナログデータ信号Ｄａｔａ＿ＲＯ，Ｄａｔａ＿ＧＯ，Ｄａｔａ＿ＢＯが供給され、前記第４乃至第６データ伝送ラインＤＴ４〜ＤＴ６には、第１乃至第３偶数アナログデータ信号Ｄａｔａ＿ＲＥ，Ｄａｔａ＿ＧＥ，Ｄａｔａ＿ＢＥが供給される。
【００８６】
すなわち、第１奇数及び第１偶数アナログデータ信号Ｄａｔａ＿ＲＯ，Ｄａｔａ＿ＲＥは、赤色に対する情報を有する信号であり、第２奇数及び第２偶数アナログデータ信号Ｄａｔａ＿ＧＯ，Ｄａｔａ＿ＧＥは、緑色に対する情報を有する信号であり、第３奇数及び第３偶数アナログデータ信号Ｄａｔａ＿ＢＯ，Ｄａｔａ＿ＢＥは、青色に対する情報を有する信号である。
【００８７】
本発明の第２実施形態では、前記各アナログデータ信号を偶数と奇数とに分け、６個のデータ伝送ラインを通して伝送することで、ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）を減少できる。
【００８８】
もちろん、本発明の第２実施形態に係る表示装置の駆動回路は、少なくとも一つ以上のデータ伝送ライン、または、上述したような三個のデータ伝送ラインを有することもある。
【００８９】
前記正極性データ処理部６０１は、前記各データ伝送ラインＤＴ１〜ＤＴ６から正極性のアナログデータ信号及び負極性のアナログデータ信号をサンプリングし、これらサンプリングされた正極性のアナログデータ信号及び負極性のアナログデータ信号を選択部６０３に供給する。
【００９０】
そして、負極性データ処理部６０２は、前記各データ伝送ラインＤＴ１〜ＤＴ６から正極性のアナログデータ信号及び負極性のアナログデータ信号をサンプリングし、これらサンプリングされた正極性のアナログデータ信号及び負極性のアナログデータ信号を選択部６０３に供給する。
【００９１】
以下、前記正極性データ処理部６０１の構成をより具体的に説明する。
【００９２】
図７は、図６の正極性データ処理部の詳細構成図である。
【００９３】
正極性データ処理部６０１は、図７に示すように、前記各データ伝送ラインＤＴ１〜ＤＴ６からの正極性及び負極性のアナログデータ信号を順次サンプリングし、このサンプリングされた正極性及び負極性のアナログデータ信号を順に保存する第１正極性ラッチ部ＰＬ１と、この第１正極性ラッチ部ＰＬ１によってサンプリングされた正極性及び負極性のアナログデータ信号を同時に出力する第２正極性ラッチ部ＰＬ２と、を含む。
【００９４】
前記第１正極性ラッチ部ＰＬ１は、図７に示すように、正極性サンプリング部７０１及び第１正極性バッファ部７０２を含む。前記正極性サンプリング部７０１及び第１正極性バッファ部７０２は、上述した第１実施形態の第１ラッチ部３０１に備わったサンプリング部３０１ａ及び第１バッファ部３０１ｂと同一である。
【００９５】
前記第２正極性ラッチ部ＰＬ２は、正極性出力制御部７０３及び第２正極性バッファ部７０４を含む。これら正極性出力制御部７０３及び第２正極性バッファ部７０４は、上述した第１実施形態の第２ラッチ部３０２に備わった出力制御部３０２ａ及び第２バッファ部３０２ｂと同一である。
【００９６】
ただし、第２正極性バッファ部７０４から出力された、サンプリングされた正極性及び負極性の各アナログデータ信号は、選択部６０３に供給される。
【００９７】
前記正極性サンプリング部７０１は、第１乃至第６データ伝送ラインＤＴ１〜ＤＴ６からの正極性及び負極性の各アナログデータ信号を受け、これらを順にサンプリングする。
【００９８】
前記第１正極性バッファ部７０２は、正極性サンプリング部７０１によってサンプリングされた正極性及び負極性の各アナログデータ信号を順に保存し、バッファリングして出力する。
【００９９】
前記正極性出力制御部７０３は、前記第１正極性バッファ部７０２に保存された、サンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力する。
【０１００】
前記第２正極性バッファ部７０４は、正極性出力制御部７０３から出力されるサンプリングされた正極性及び負極性の各アナログデータ信号をバッファリングして選択部６０３に供給する。
【０１０１】
以下、前記負極性データ処理部６０２の構成をより具体的に説明する。
【０１０２】
図８は、図６の負極性データ処理部の詳細構成図である。
【０１０３】
負極性データ処理部６０２は、図８に示すように、前記各データ伝送ラインＤＴ１〜ＤＴ６からの正極性及び負極性の各アナログデータ信号を順次サンプリングし、このサンプリングされた正極性及び負極性の各アナログデータ信号を順に保存する第１負極性ラッチ部ＮＬ１と、この第１負極性ラッチ部ＮＬ１によってサンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力する第２負極性ラッチ部ＮＬ２と、を含む。
【０１０４】
前記第１負極性ラッチ部ＮＬ１は、負極性サンプリング部８０１及び第１負極性バッファ部８０２を含む。これら負極性サンプリング部８０１及び第１負極性バッファ部８０２は、上述した第１実施形態の第１ラッチ３０１に備わったサンプリング部３０１ａ及び第１バッファ部３０１ｂと同一である。
【０１０５】
前記第２負極性ラッチ部ＮＬ２は、負極性出力制御部８０３及び第２負極性バッファ部８０４を含む。これら負極性出力制御部８０３及び第２負極性バッファ部８０４は、上述した第１実施形態の第２ラッチ３０２に備わった出力制御部３０２ａ及び第２バッファ部３０２ｂと同一である。
【０１０６】
ただし、第２負極性バッファ部８０４から出力された、サンプリングされた負極性の各アナログデータ信号は、選択部６０３に供給される。
【０１０７】
前記負極性サンプリング部８０１は、第１乃至第６データ伝送ラインＤＴ１〜ＤＴ６からの各アナログデータ信号を受け、これらを順にサンプリングする。
【０１０８】
前記第１負極性バッファ部８０２は、負極性サンプリング部８０１によってサンプリングされた正極性及び負極性の各アナログデータ信号を順に保存し、バッファリングして出力する。
【０１０９】
前記負極性出力制御部８０３は、前記第１負極性バッファ部８０２に保存された、サンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力させる。
【０１１０】
前記第２負極性バッファ部８０４は、負極性出力制御部８０３から出力されるサンプリングされた正極性及び負極性の各アナログデータ信号をバッファリングし、選択部６０３に供給する。
【０１１１】
以下、前記正極性及び負極性サンプリング部７０１，８０１、第１正極性及び第１負極性バッファ部７０２，８０２、正極性及び負極性出力制御部７０３，８０３、第２正極性及び第２負極性バッファ部７０４、８０４をより具体的に説明する。
【０１１２】
図９は、図７及び図８の正極性及び負極性サンプリング部、第１正極性及び第１負極性バッファ部、正極性及び負極性出力制御部、第２正極性及び第２負極性バッファ部の詳細構成図で、図１０は、図９の各構成要素に供給される各種制御信号のタイミング図である。
【０１１３】
図９に示すように、正極性サンプリング部７０１は、多数の正極性サンプリングスイッチＳＳ１〜ＳＳｍを含み、第１正極性バッファ部７０２は、多数の正極性バッファＨ１〜Ｈｍを含み、正極性出力制御部７０３は、多数の正極性出力スイッチＯＳ１〜ＯＳｍを含み、第２正極性バッファ部７０４は、多数の正極性バッファＨ１’〜Ｈｍ’を含む。
【０１１４】
前記正極性サンプリング部７０１に備わった各正極性サンプリングスイッチＳＳ１〜ＳＳｍは、図１０に示すように、シフトレジスタから順に供給される第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍに応答して順にターンオンになる。
【０１１５】
すなわち、第１サンプリングスキャンパルスＳＰ１によって、第１正極性サンプリングスイッチＳＳ１が一水平期間内で最も先にターンオンになり、第２サンプリングスキャンパルスＳＰ２によって、第２正極性サンプリングスイッチＳＳ２が一水平期間内で二番目にターンオンになり、第３サンプリングスキャンパルスＳＰ３によって、第３正極性サンプリングスイッチＳＳ３が一水平期間内で三番目にターンオンになり、…、最後に、第ｍサンプリングスキャンパルスＳＰｍによって、第ｍ正極性スイッチＳＳｍが一水平期間内でｍ番目にターンオンになる。
【０１１６】
一方、何れか一つの正極性サンプリングスイッチがターンオンになるとき、残りの正極性サンプリングスイッチはターンオフ状態を維持する。
【０１１７】
各正極性サンプリングスイッチＳＳ１〜ＳＳｍのゲート端子は、シフトレジスタに接続され、ソース端子は、第１乃至第６データ伝送ラインＤＴ１〜ＤＴ６のうち何れか一つに接続され、ドレーン端子は、該当正極性バッファ（第１正極性バッファ部７０２の正極性バッファ）の入力端子に接続される。
【０１１８】
前記正極性サンプリングスイッチＳＳ１〜ＳＳｍのうち６ｋ＋１番目の正極性サンプリングスイッチＳＳ１，ＳＳ７，ＳＳ１３，…，ＳＳｍ―５は、第１奇数アナログデータ信号Ｄａｔａ＿ＲＯをサンプリングするためのスイッチで、６ｋ＋２番目の正極性サンプリングスイッチＳＳ２，ＳＳ８，ＳＳ１４，…，ＳＳｍ―４は、第２奇数アナログデータ信号Ｄａｔａ＿ＧＯをサンプリングするためのスイッチで、６ｋ＋３番目の正極性サンプリングスイッチＳＳ３，ＳＳ９，ＳＳ１５，…，ＳＳｍ―３は、第３奇数アナログデータ信号Ｄａｔａ＿ＢＯをサンプリングするためのスイッチで、６ｋ＋４番目の正極性サンプリングスイッチＳＳ４，ＳＳ１０，ＳＳ１６，…，ＳＳｍ―２は、第１偶数アナログデータ信号Ｄａｔａ＿ＲＥをサンプリングするためのスイッチで、６ｋ＋５番目の正極性サンプリングスイッチＳＳ５，ＳＳ１１，ＳＳ１７，…，ＳＳｍ―１は、第２偶数アナログデータ信号Ｄａｔａ＿ＧＥをサンプリングするためのスイッチで、６ｋ＋６番目の正極性サンプリングスイッチＳＳ６，ＳＳ１２，ＳＳ１８，…，ＳＳｍは、第３偶数アナログデータ信号Ｄａｔａ＿ＢＥをサンプリングするためのスイッチである（ｋは、０を含む自然数）。
【０１１９】
したがって、前記６ｋ＋１番目の正極性サンプリングスイッチＳＳ１，ＳＳ７，ＳＳ１３，…，ＳＳｍ―５の各ソース端子は、前記第１奇数アナログデータ信号Ｄａｔａ＿ＲＯを伝送する第１データ伝送ラインＤＴ１に共通に接続され、前記６ｋ＋２番目の正極性サンプリングスイッチＳＳ２，ＳＳ８，ＳＳ１４，…，ＳＳｍ―４の各ソース端子は、前記第２奇数アナログデータ信号Ｄａｔａ＿ＧＯを伝送する第２データ伝送ラインＤＴ２に共通に接続され、前記６ｋ＋３番目の正極性サンプリングスイッチＳＳ３，ＳＳ９，ＳＳ１５，…，ＳＳｍ―３の各ソース端子は、前記第３奇数アナログデータ信号Ｄａｔａ＿ＢＯを伝送する第３データ伝送ラインＤＴ３に共通に接続され、前記６ｋ＋４番目の正極性サンプリングスイッチＳＳ４，ＳＳ１０，ＳＳ１６，…，ＳＳｍ―２の各ソース端子は、前記第１偶数アナログデータ信号Ｄａｔａ＿ＲＥを伝送する第４データ伝送ラインＤＴ４に共通に接続され、前記６ｋ＋５番目の正極性サンプリングスイッチＳＳ５，ＳＳ１１，ＳＳ１７，…，ＳＳｍ―１の各ソース端子は、前記第２偶数アナログデータ信号Ｄａｔａ＿ＧＥを伝送する第５データ伝送ラインＤＴ５に共通に接続され、前記６ｋ＋６番目の正極性サンプリングスイッチＳＳ６，ＳＳ１２，ＳＳ１８，…，ＳＳｍの各ソース端子は、前記第３偶数アナログデータ信号Ｄａｔａ＿ＢＥを伝送する第６データ伝送ラインＤＴ６に共通に接続される。
【０１２０】
正極性出力制御部７０３に備わった正極性出力スイッチＯＳ１〜ＯＳｍは、外部からのラインパス信号ＬＰＳによって同時にターンオンになり、第１正極性バッファ部７０２の各正極性バッファＨ１〜Ｈｍに保存された、サンプリングされた正極性及び負極性のアナログデータ信号を同時に出力し、これらを第２正極性バッファ部７０４の各正極性バッファＨ１’〜Ｈｍ’に同時に供給する。
【０１２１】
このために、前記各正極性出力スイッチＯＳ１〜ＯＳｍのゲート端子は、前記ラインパス信号ＬＰＳを伝送する伝送ラインに共通に接続され、ソース端子は、該当正極性バッファ（第１正極性バッファ部７０２の正極性バッファ）の出力端子に接続され、ドレーン端子は、該当正極性バッファ（第２正極性バッファ部７０４の正極性バッファ）の入力端子に接続される。
【０１２２】
前記各正極性バッファＨ１’〜Ｈｍ’（第２正極性バッファ部７０４の各正極性バッファＨ１’〜Ｈｍ’）は、各正極性出力スイッチＯＳ１〜ＯＳｍを通して供給された、サンプリングされた正極性及び負極性の各アナログデータ信号をバッファリングして選択部６０３に供給する。
【０１２３】
また、図９に示すように、負極性サンプリング部８０１は、多数の負極性サンプリングスイッチＳＳ１’〜ＳＳｍ’を含み、第１負極性バッファ部８０２は、多数の負極性バッファＬ１〜Ｌｍを含み、負極性出力制御部８０３は、多数の負極性出力スイッチＯＳ１’〜ＯＳｍ’を含み、第２負極性バッファ部８０４は、多数の負極性バッファＬ１’〜Ｌｍ’を含む。
【０１２４】
前記負極性サンプリング部８０１に備わった各負極性サンプリングスイッチＳＳ１’〜ＳＳｍ’は、シフトレジスタから順に供給される第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍに応答して順にターンオンになる。
【０１２５】
すなわち、第１サンプリングスキャンパルスＳＰ１によって、第１負極性サンプリングスイッチＳＳ１’が一水平期間内で最も先にターンオンになり、第２サンプリングスキャンパルスＳＰ２によって、第２負極性サンプリングスイッチＳＳ２’が一水平期間内で二番目にターンオンになり、第３サンプリングスキャンパルスＳＰ３によって、第３負極性サンプリングスイッチＳＳ３’が一水平期間内で三番目にターンオンになり、…、最後に、第ｍサンプリングスキャンパルスＳＰｍによって、第ｍ負極性スイッチが一水平期間内でｍ番目にターンオンになる。一方、何れか一つの負極性サンプリングスイッチがターンオンになるとき、残りの負極性サンプリングスイッチはターンオフ状態を維持する。
【０１２６】
このとき、互いに対応する正極性サンプリングスイッチ及び負極性サンプリングスイッチは、互いに同時にターンオンになる。
【０１２７】
各負極性サンプリングスイッチＳＳ１’〜ＳＳｍ’のゲート端子は、シフトレジスタに接続され、ソース端子は、第１乃至第６データ伝送ラインＤＴ１〜ＤＴ６のうち何れか一つに接続され、ドレーン端子は、該当負極性バッファ（第１負極性バッファ部８０２の負極性バッファ）の入力端子に接続される。
【０１２８】
前記各負極性サンプリングスイッチＳＳ１’〜ＳＳｍ’のうち６ｋ＋１番目の負極性サンプリングスイッチＳＳ１’，ＳＳ７’，ＳＳ１３’，…，ＳＳｍ―５’は、第１奇数アナログデータ信号Ｄａｔａ＿ＲＯをサンプリングするための負極性スイッチで、６ｋ＋２番目の負極性サンプリングスイッチＳＳ２’，ＳＳ８’，ＳＳ１４’，…，ＳＳｍ―４’は、第２奇数アナログデータ信号Ｄａｔａ＿ＧＯをサンプリングするためのスイッチで、６ｋ＋３番目の負極性サンプリングスイッチＳＳ３’，ＳＳ９’，ＳＳ１５’，…，ＳＳｍ―３’は、第３奇数アナログデータ信号Ｄａｔａ＿ＢＯをサンプリングするためのスイッチで、６ｋ＋４番目の負極性サンプリングスイッチＳＳ４’，ＳＳ１０’，ＳＳ１６’，…，ＳＳｍ―２’は、第１偶数アナログデータ信号Ｄａｔａ＿ＲＥをサンプリングするためのスイッチで、６ｋ＋５番目の負極性サンプリングスイッチＳＳ５’，ＳＳ１１’，ＳＳ１７’，…，ＳＳｍ―１’は、第２偶数アナログデータ信号Ｄａｔａ＿ＧＥをサンプリングするためのスイッチで、６ｋ＋６番目の負極性サンプリングスイッチＳＳ６’，ＳＳ１２’，ＳＳ１８’，…，ＳＳｍ’は、第３偶数アナログデータ信号Ｄａｔａ＿ＢＥをサンプリングするためのスイッチである。
【０１２９】
したがって、前記６ｋ＋１番目の負極性サンプリングスイッチＳＳ１’，ＳＳ７’，ＳＳ１３’，…，ＳＳｍ―５’の各ソース端子は、前記第１奇数アナログデータ信号Ｄａｔａ＿ＲＯを伝送する第１データ伝送ラインＤＴ１に共通に接続され、前記６ｋ＋２番目の負極性サンプリングスイッチＳＳ２’，ＳＳ８’，ＳＳ１４’，…，ＳＳｍ―４’の各ソース端子は、前記第２奇数アナログデータ信号Ｄａｔａ＿ＧＯを伝送する第２データ伝送ラインＤＴ２に共通に接続され、前記６ｋ＋３番目の負極性サンプリングスイッチＳＳ３’，ＳＳ９’，ＳＳ１５’，…，ＳＳｍ―３’の各ソース端子は、前記第３奇数アナログデータ信号Ｄａｔａ＿ＢＯを伝送する第３データ伝送ラインＤＴ３に共通に接続され、前記６ｋ＋４番目の負極性サンプリングスイッチＳＳ４’，ＳＳ１０’，ＳＳ１６’，…，ＳＳｍ―２’の各ソース端子は、前記第１偶数アナログデータ信号Ｄａｔａ＿ＲＥを伝送する第４データ伝送ラインＤＴ４に共通に接続され、前記６ｋ＋５番目の負極性サンプリングスイッチＳＳ５’，ＳＳ１１’，ＳＳ１７’，…，ＳＳｍ―１’の各ソース端子は、前記第２偶数アナログデータ信号Ｄａｔａ＿ＧＥを伝送する第５データ伝送ラインＤＴ５に共通に接続され、前記６ｋ＋６番目の負極性サンプリングスイッチＳＳ６’，ＳＳ１２’，ＳＳ１８’，…，ＳＳｍ’の各ソース端子は、前記第３偶数アナログデータ信号Ｄａｔａ＿ＢＥを伝送する第６データ伝送ラインＤＴ６に共通に接続される。
【０１３０】
負極性出力制御部８０３に備わった負極性出力スイッチＯＳ１’〜ＯＳｍ’は、外部からのラインパス信号ＬＰＳによって同時にターンオンになり、第１負極性バッファ部８０２の各負極性バッファＬ１〜Ｌｍに保存された、サンプリングされた正極性及び負極性の各アナログデータ信号を同時に出力し、これらを第２負極性バッファ部８０４の各負極性バッファＬ１〜Ｌｍに同時に供給する。
【０１３１】
このために、前記各負極性出力スイッチＯＳ１’〜ＯＳｍ’のゲート端子は、前記ラインパス信号ＬＰＳを伝送する伝送ラインに共通に接続され、ソース端子は、該当負極性バッファ（第１負極性バッファ部８０２の負極性バッファ）の出力端子に接続され、ドレーン端子は、該当負極性バッファ（第２負極性バッファ部８０４の負極性バッファ）の入力端子に接続される。
【０１３２】
前記各負極性バッファＬ１’〜Ｌｍ’（第２負極性バッファ部８０４の各負極性バッファＬ１’〜Ｌｍ’）は、各負極性出力スイッチＯＳ１’〜ＯＳｍ’を通して供給された、サンプリングされた正極性及び負極性の各アナログデータ信号をバッファリングして選択部６０３に供給する。
【０１３３】
一方、第１及び第２正極性バッファ部７０２，７０４に備わった各正極性バッファＨ１〜Ｈｍ，Ｈ１’〜Ｈｍ’と、第１及び第２負極性バッファ部８０４に備わった各負極性バッファＬ１〜Ｌｍ，Ｌ１’〜Ｌｍ’は、アナログバッファであり、互いに異なる駆動範囲を有する。
【０１３４】
すなわち、各正極性バッファＨ１〜Ｈｍ，Ｈ１’〜Ｈｍ’に供給される電源は、正極性のアナログデータ信号の最小階調電圧と最大階調電圧との間の電圧範囲を有する。そして、各負極性バッファＬ１〜Ｌｍ，Ｌ１’〜Ｌｍ’に供給される電源は、負極性のアナログデータ信号の最小階調電圧と最大階調電圧との間の電圧範囲を有する。
【０１３５】
これによって、本発明の第２実施形態に係る各正極性バッファＨ１〜Ｈｍ，Ｈ１’〜Ｈｍ’及び各負極性バッファＬ１〜Ｌｍ，Ｌ１’〜Ｌｍ’の消費電力は、第１実施形態の各バッファの消費電力より４倍ほど小さい。
【０１３６】
一方、第１正極性バッファ部７０２に備わった奇数番目の各正極性バッファＨ１〜Ｈｍ及び偶数番目の各正極性バッファＨ１〜Ｈｍは、所定期間単位で交互に動作する。すなわち、奇数番目のフレーム期間に奇数番目の各正極性バッファＨ１〜Ｈｍが動作し、偶数番目のフレーム期間に偶数番目の各正極性バッファＨ１〜Ｈｍが動作する。
【０１３７】
このために、前記各正極性バッファＨ１〜Ｈｍには、第１制御信号ＣＳ１が供給される。この第１制御信号ＣＳ１は、フレーム単位で交互にハイ論理電圧及びロー論理電圧を有する。前記正極性のバッファのうち奇数番目の各正極性バッファＨ１，Ｈ３，Ｈ５，…，Ｈｍ―１は、前記第１制御信号ＣＳ１のハイ論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のロー論理電圧に応答してオフになる。
【０１３８】
その反対に、前記偶数番目の各正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍは、前記第１制御信号ＣＳ１のロー論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のハイ論理電圧に応答してオフになる。
【０１３９】
また、第２正極性バッファ部７０４に備わった奇数番目の各正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’及び偶数番目の各正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’も、所定期間単位で交互に動作する。すなわち、奇数番目のフレーム期間に奇数番目の各正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’が動作し、偶数番目のフレーム期間に偶数番目の各正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’が動作する。
【０１４０】
このために、前記各正極性バッファＨ１’〜Ｈｍ’にも、前記第１制御信号ＣＳ１が供給される。前記各正極性のバッファＨ１’〜Ｈｍ’のうち奇数番目の各正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’は、前記第１制御信号ＣＳ１のハイ論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のロー論理電圧に応答してオフになる。
【０１４１】
その反対に、前記偶数番目の各正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’は、前記第１制御信号ＣＳ１のロー論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のハイ論理電圧に応答してオフになる。
【０１４２】
ここで、各フレーム期間に第１制御信号によってオフになった各正極性バッファからは、サンプリングされた負極性の各アナログデータ信号が別途の信号処理なしに出力される。すなわち、前記第１制御信号によってオフになった各正極性バッファは、前記サンプリングされた負極性の各アナログデータ信号をバッファリングするための特定動作を行わない。これによって、前記オフになった各正極性バッファは電力を消費しない。
【０１４３】
すなわち、奇数番目のフレーム期間には、奇数番目の各正極性バッファのみが電力を消費し、残りの偶数番目の各正極性バッファは電力を消費しない。そして、偶数番目のフレーム期間には、偶数番目の各正極性バッファのみが電力を消費し、残りの奇数番目の各正極性バッファは電力を消費しない。
【０１４４】
上記のように、フレーム期間ごとに、前記各正極性バッファからはｍ／２個のサンプリングされた正極性のアナログデータ信号と、ｍ／２個のサンプリングされた負極性のアナログデータ信号とが出力される。このとき、前記オフになった各正極性バッファは、バッファリングをするための動作を行わないので、前記オフになった各正極性バッファから出力されたｍ／２個の負極性のアナログデータ信号は、元来意図した階調値を持たない非正常な負極性の信号である。
【０１４５】
また、第１負極性バッファ部８０２に備わった奇数番目の各負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１及び偶数番目の各負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍは、所定期間単位で交互に動作する。すなわち、奇数番目のフレーム期間に偶数番目の各負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍが動作し、偶数番目のフレーム期間に奇数番目の各負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１が動作する。
【０１４６】
このために、前記各負極性バッファＬ１〜Ｌｍには、前記第１制御信号ＣＳ１が供給される。前記負極性の各バッファのうち偶数番目の各負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍは、前記第１制御信号ＣＳ１のハイ論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のロー論理電圧に応答してオフになる。
【０１４７】
その反対に、前記奇数番目の各負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１は、前記第１制御信号ＣＳ１のロー論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のハイ論理電圧に応答してオフになる。
【０１４８】
また、第２負極性バッファ部８０４に備わった奇数番目の各負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１及び偶数番目の各負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍも、所定期間単位で交互に動作する。すなわち、奇数番目のフレーム期間に偶数番目の各負極性バッファＬ１〜Ｌｍが動作し、偶数番目のフレーム期間に奇数番目の各負極性バッファＬ１〜Ｌｍが動作する。
【０１４９】
このために、前記各負極性バッファＬ１〜Ｌｍにも、前記第１制御信号ＣＳ１が供給される。すなわち、前記各負極性バッファＬ１〜Ｌｍのうち偶数番目の各負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍは、前記第１制御信号ＣＳ１のハイ論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のロー論理電圧に応答してオフになる。
【０１５０】
その反対に、前記奇数番目の各負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１は、前記第１制御信号ＣＳ１のロー論理電圧に応答して動作状態に維持され、前記第１制御信号ＣＳ１のハイ論理電圧に応答してオフになる。
【０１５１】
ここで、各フレーム期間に第１制御信号によってオフになった各負極性バッファからは、サンプリングされた正極性の各アナログデータ信号が別途の信号処理なしに出力される。すなわち、前記第１制御信号によってオフになった各負極性バッファは、前記サンプリングされた正極性の各アナログデータ信号をバッファリングするための特定動作を行わない。これによって、前記オフになった各負極性バッファは電力を消費しない。
【０１５２】
すなわち、奇数番目のフレーム期間には、偶数番目の各正極性バッファのみが電力を消費し、残りの奇数番目の各負極性バッファは電力を消費しない。そして、偶数番目のフレーム期間には、奇数番目の各負極性バッファのみが電力を消費し、残りの偶数番目の各負極性バッファは電力を消費しない。
【０１５３】
上記のように、フレーム期間ごとに、前記各負極性バッファからはｍ／２個のサンプリングされた負極性のアナログデータ信号と、ｍ／２個のサンプリングされた正極性のアナログデータ信号とが出力される。このとき、前記オフになった各負極性バッファはバッファリングするための動作を行わないので、前記オフになった負極性バッファから出力されたｍ／２個の正極性のアナログデータ信号は、元来意図した階調値を持たない非正常な正極性の信号である。
【０１５４】
選択部６０３は、前記ｍ／２個のサンプリングされた正極性のアナログデータ信号、ｍ／２個の非正常な負極性信号、前記ｍ／２個のサンプリングされた負極性のアナログデータ信号及び前記ｍ／２個の非正常な正極性信号を受け、前記ｍ／２個のサンプリングされた正極性のアナログデータ信号及び前記ｍ／２個のサンプリングされた負極性のアナログデータ信号を選択してｍ個のデータラインに同時に供給する。
【０１５５】
選択部６０３は、前記各正極性バッファからのｍ／２個のサンプリングされた正極性のアナログデータ信号及び非正常な負極性のデータ信号を受け、ｍ／２個のサンプリングされた正極性のアナログデータ信号を選択した後、この選択されたｍ／２個のサンプリングされた正極性のアナログデータ信号をｍ／２個のデータラインに供給する。
【０１５６】
このために、前記選択部１３０は、図９に示すように、多数のＰＭＯＳスイッチＰ１〜Ｐｍ及び多数のＮＭＯＳスイッチＮ１〜Ｎｍを含む。
【０１５７】
互いに隣接した一対のＰＭＯＳスイッチ及びＮＭＯＳスイッチは、インバータ方式で結合され、これら一対のスイッチは各データラインに接続される。
【０１５８】
前記ＮＭＯＳスイッチＮ１〜Ｎｍのうち奇数番目のＮＭＯＳスイッチＮ１，Ｎ３，Ｎ５，…，Ｎｍ―１のソース端子は、それぞれ正極性データ処理部６０１に接続される。
【０１５９】
すなわち、前記奇数番目のＮＭＯＳスイッチＮ１，Ｎ３，Ｎ５，…，Ｎｍ―１の各ソース端子は、第２正極性バッファ部７０４に備わった奇数番目の各正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’にそれぞれ接続され、各ドレーン端子は、奇数番目の各データラインＤＬ１，ＤＬ３，ＤＬ５，…，ＤＬｍ―１にそれぞれ接続される。
【０１６０】
前記ＮＭＯＳスイッチＮ１〜Ｎｍのうち偶数番目のＮＭＯＳスイッチＮ２，Ｎ４，Ｎ６，…，Ｎｍのソース端子は、それぞれ負極性データ処理部６０２に接続される。
【０１６１】
すなわち、前記偶数番目のＮＭＯＳスイッチＮ２，Ｎ４，Ｎ６，…，Ｎｍの各ソース端子は、第２負極性バッファ部８０４に備わった偶数番目の各負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’にそれぞれ接続され、各ドレーン端子は、偶数番目のデータラインＤＬ２，ＤＬ４，ＤＬ６，…，ＤＬｍにそれぞれ接続される。
【０１６２】
一方、前記ＰＭＯＳスイッチＰ１〜Ｐｍのうち奇数番目のＰＭＯＳスイッチＰ１，Ｐ３，Ｐ５，…，Ｐｍ―１のソース端子は、それぞれ負極性データ処理部６０２に接続される。
【０１６３】
すなわち、前記奇数番目のＰＭＯＳスイッチＰ１，Ｐ３，Ｐ５，…，Ｐｍ―１の各ソース端子は、第２負極性バッファ部８０４に備わった奇数番目の各負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’にそれぞれ接続され、各ドレーン端子は、奇数番目の各データラインＤＬ１，ＤＬ３，ＤＬ５，…，ＤＬｍ―１にそれぞれ接続される。
【０１６４】
前記ＰＭＯＳスイッチＰ１〜Ｐｍのうち偶数番目のＰＭＯＳスイッチＰ２，Ｐ４，Ｐ６，…，Ｐｍのソース端子は、それぞれ正極性データ処理部６０１に接続される。
【０１６５】
すなわち、前記偶数番目のＰＭＯＳスイッチＰ２，Ｐ４，Ｐ６，…，Ｐｍの各ソース端子は、第２正極性バッファ部７０４に備わった偶数番目の各正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’にそれぞれ接続され、各ドレーン端子は、偶数番目のデータラインＤＬ２，ＤＬ４，ＤＬ６，…，ＤＬｍにそれぞれ接続される。
【０１６６】
そして、前記ＮＭＯＳスイッチＮ１〜Ｎｍ及びＰＭＯＳスイッチＰ１〜Ｐｍは、フレーム期間を単位にして交互に動作する。
【０１６７】
すなわち、奇数番目のフレーム期間には、前記ＮＭＯＳスイッチＮ１〜Ｎｍがターンオンになり、偶数番目のフレーム期間には、前記ＰＭＯＳスイッチＰ１〜Ｐｍがターンオンになる。
【０１６８】
このために、前記ＮＭＯＳスイッチＮ１〜Ｎｍ及びＰＭＯＳスイッチＰ１〜Ｐｍには、第２制御信号ＣＳ２が供給される。この第２制御信号ＣＳ２は、フレーム単位で交互にハイ論理電圧及びロー論理電圧を有する。
【０１６９】
前記ＮＭＯＳスイッチＮ１〜Ｎｍは、前記第２制御信号ＣＳ２のハイ論理電圧に応答してターンオンになり、前記第２制御信号ＣＳ２のロー論理電圧に応答してターンオフになる。
【０１７０】
そして、前記ＰＭＯＳスイッチＰ１〜Ｐｍは、前記第２制御信号ＣＳ２のロー論理電圧に応答してターンオンになり、前記第２制御信号ＣＳ２のハイ論理電圧に応答してターンオフになる。
【０１７１】
奇数番目のフレーム期間には、奇数番目のＮＭＯＳスイッチＮ１，Ｎ３，Ｎ５，…，Ｎｍ―１及び偶数番目のＰＭＯＳスイッチＰ２，Ｐ４，Ｐ６，…，Ｐｍがターンオンになり、偶数番目のフレーム期間には、偶数番目のＮＭＯＳスイッチＮ２，Ｎ４，Ｎ６，…，Ｎｍ及び奇数番目のＰＭＯＳスイッチＰ１，Ｐ３，Ｐ５，…，Ｐｍ―１がターンオンになる。
【０１７２】
上記のように、インバータ方式で接続された一対のＮＭＯＳ及びＰＭＯＳスイッチは、フレーム期間を周期にして交互にターンオンになることで、一フレーム期間には、ＮＭＯＳスイッチが、サンプリングされた正極性及び負極性のアナログデータ信号を出力し、他の一フレーム期間には、ＰＭＯＳスイッチが、サンプリングされた正極性及び負極性のアナログデータ信号を出力する。
【０１７３】
実際に、前記第１及び第２制御信号ＣＳ１，ＣＳ２は、互いに同一の信号であり、これら第１及び第２制御信号ＣＳ１，ＣＳ２のうち何れか一つの制御信号のみを用いて、前記第１正極性バッファ部７０２、第２正極性バッファ部７０４、第１負極性バッファ部８０２、第２負極性バッファ部８０４及び選択部６０３を一緒に制御することもできる。
【０１７４】
以下、上記のように構成された本発明の第２実施形態に係る表示装置の駆動回路の駆動方法を説明する。
【０１７５】
図１１Ａ及び図１１Ｂは、本発明の第２実施形態に係る表示装置の駆動回路の駆動方法を説明するための図である。
【０１７６】
タイミングコントローラは、各奇数アナログデータ信号及び各偶数アナログデータ信号を、タイミングに合せて第１乃至第６データ伝送ラインＤＴ１〜ＤＴ６に供給する。
【０１７７】
すなわち、前記タイミングコントローラは、第１奇数アナログデータ信号Ｄａｔａ＿ＲＯを第１データ伝送ラインＤＴ１に供給し、第２奇数アナログデータ信号Ｄａｔａ＿ＧＯを第２データ伝送ラインＤＴ２に供給し、第３奇数アナログデータ信号Ｄａｔａ＿ＢＯを第３データ伝送ラインＤＴ３に供給し、第１偶数アナログデータ信号Ｄａｔａ＿ＲＥを第４データ伝送ラインＤＴ４に供給し、第２偶数アナログデータ信号Ｄａｔａ＿ＧＥを第５データ伝送ラインＤＴ５に供給し、第３偶数アナログデータ信号Ｄａｔａ＿ＢＥを第６データ伝送ラインＤＴ６に供給する。
【０１７８】
ここで、奇数番目のフレーム期間に、前記第１奇数アナログデータ信号Ｄａｔａ＿ＲＯ、第３奇数アナログデータ信号Ｄａｔａ＿ＢＯ及び第２偶数アナログデータ信号Ｄａｔａ＿ＧＥが正極性に維持され、第２奇数アナログデータ信号Ｄａｔａ＿ＧＯ、第１偶数アナログデータ信号Ｄａｔａ＿ＲＥ及び第３偶数アナログデータ信号Ｄａｔａ＿ＢＥが負極性に維持されると仮定する。
【０１７９】
また、偶数番目のフレーム期間に、前記第１奇数アナログデータ信号Ｄａｔａ＿ＲＯ、第３奇数アナログデータ信号Ｄａｔａ＿ＢＯ及び第２偶数アナログデータ信号Ｄａｔａ＿ＧＥが負極性に維持され、第２奇数アナログデータ信号Ｄａｔａ＿ＧＯ、第１偶数アナログデータ信号Ｄａｔａ＿ＲＥ及び第３偶数アナログデータ信号Ｄａｔａ＿ＢＥが正極性に維持されると仮定する。
【０１８０】
また、奇数番目のフレーム期間に第１及び第２制御信号ＣＳ１，ＣＳ２がハイ論理電圧を有し、その反対に、偶数番目のフレーム期間に前記第１及び第２制御信号ＣＳ１，ＣＳ２がロー論理電圧を有すると仮定する。
【０１８１】
以下、第１フレーム期間の間の動作を説明する。
【０１８２】
シフトレジスタは、前記タイミングに合せて、各正極性及び負極性サンプリングスイッチにサンプリングスキャンパルスを順次供給する。すなわち、前記シフトレジスタは、一水平期間の間、第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍを順次出力し、これらを第１乃至第ｍ正極性及び負極性サンプリングスイッチＳＳ１〜ＳＳｍ，ＳＳ１’〜ＳＳｍ’に順に供給することで、前記第１乃至第ｍ正極性及び負極性サンプリングスイッチＳＳ１〜ＳＳｍ，ＳＳ１’〜ＳＳｍ’を一水平期間内で順にターンオンにする。
【０１８３】
このとき、ターンオンになった正極性及び負極性サンプリングスイッチは、自身が接続された該当データ伝送ラインからのアナログデータ信号をサンプリングする。
【０１８４】
具体的に、前記第１データ伝送ラインＤＴ１に接続された第１正極性及び第１負極性サンプリングスイッチＳＳ１，ＳＳ１’、第７正極性及び第７負極性サンプリングスイッチＳＳ７，ＳＳ７’，…，第ｍ―５正極性及び第ｍ―５負極性サンプリングスイッチＳＳｍ―５，ＳＳｍ―５’は、第１データ伝送ラインＤＴ１からの第１奇数アナログデータ信号Ｄａｔａ＿ＲＯをサンプリングする。
【０１８５】
すなわち、６ｋ＋１番目の正極性サンプリングスイッチＳＳ１，ＳＳ７，ＳＳ１３，…，ＳＳｍ―５及び６ｋ＋１番目の負極性サンプリングスイッチＳＳ１’，ＳＳ７’，ＳＳ１３’，…，ＳＳｍ―５’は、前記第１奇数アナログデータ信号Ｄａｔａ＿ＲＯをサンプリングする。このとき、前記６ｋ＋１番目の正極性サンプリングスイッチＳＳ１，ＳＳ７，ＳＳ１３，…，ＳＳｍ―５及び６ｋ＋１番目の負極性サンプリングスイッチＳＳ１’，ＳＳ７’，ＳＳ１３’，…，ＳＳｍ―５’は、全て正極性の第１奇数アナログデータ信号Ｄａｔａ＿ＲＯをサンプリングする。
【０１８６】
そして、前記第２データ伝送ラインＤＴ２に接続された第２正極性及び第２負極性サンプリングスイッチＳＳ２，ＳＳ２’、第８正極性及び第８負極性サンプリングスイッチＳＳ８，ＳＳ８’，…，第ｍ―４正極性及び第ｍ―４負極性サンプリングスイッチＳＳｍ―４，ＳＳｍ―４’は、第２データ伝送ラインＤＴ２からの第２奇数アナログデータ信号Ｄａｔａ＿ＧＯをサンプリングする。
【０１８７】
すなわち、６ｋ＋２番目の正極性サンプリングスイッチＳＳ２，ＳＳ８，ＳＳ１４，…，ＳＳｍ―４及び６ｋ＋２番目の負極性サンプリングスイッチＳＳ２’，ＳＳ８’，ＳＳ１４’，…，ＳＳｍ―４’は、前記第２奇数アナログデータ信号Ｄａｔａ＿ＧＯをサンプリングする。このとき、前記６ｋ＋２番目の正極性サンプリングスイッチＳＳ２，ＳＳ８，ＳＳ１４，…，ＳＳｍ―４及び６ｋ＋２番目の負極性サンプリングスイッチＳＳ２’，ＳＳ８’，ＳＳ１４’，…，ＳＳｍ―４’は、全て負極性の第２奇数アナログデータ信号Ｄａｔａ＿ＧＯをサンプリングする。
【０１８８】
そして、前記第３データ伝送ラインＤＴ３に接続された第３正極性及び第３負極性サンプリングスイッチＳＳ３，ＳＳ３’、第９正極性及び第９負極性サンプリングスイッチＳＳ９，ＳＳ９’、…、第ｍ―３正極性及び第ｍ―３負極性サンプリングスイッチＳＳｍ―３，ＳＳｍ―３’は、第３データ伝送ラインＤＴ３からの第３奇数アナログデータ信号Ｄａｔａ＿ＢＯをサンプリングする。
【０１８９】
すなわち、６ｋ＋３番目の正極性サンプリングスイッチＳＳ３，ＳＳ９，ＳＳ１５，…，ＳＳｍ―３及び６ｋ＋３番目の負極性サンプリングスイッチＳＳ３’，ＳＳ９’，ＳＳ１５’，…，ＳＳｍ―３’は、前記第３奇数アナログデータ信号Ｄａｔａ＿ＢＯをサンプリングする。このとき、前記６ｋ＋３番目の正極性サンプリングスイッチＳＳ３，ＳＳ９，ＳＳ１５，…，ＳＳｍ―３及び６ｋ＋３番目の負極性サンプリングスイッチＳＳ３’，ＳＳ９’，ＳＳ１５’，…，ＳＳｍ―３’は、全て正極性の第３奇数アナログデータ信号Ｄａｔａ＿ＢＯをサンプリングする。
【０１９０】
そして、前記第４データ伝送ラインＤＴ４に接続された第４正極性及び第４負極性サンプリングスイッチＳＳ４，ＳＳ４’、第１０正極性及び第１０負極性サンプリングスイッチＳＳ１０，ＳＳ１０’、…、第ｍ―２正極性及び第ｍ―２負極性サンプリングスイッチＳＳｍ―２，ＳＳｍ―２’は、第４データ伝送ラインＤＴ４からの第１偶数アナログデータ信号Ｄａｔａ＿ＲＥをサンプリングする。
【０１９１】
すなわち、６ｋ＋４番目の正極性サンプリングスイッチＳＳ４，ＳＳ１０，ＳＳ１６，…，ＳＳｍ―２及び６ｋ＋４番目の負極性サンプリングスイッチＳＳ４’，ＳＳ１０’，ＳＳ１６’，…，ＳＳｍ―２’は、前記第１偶数アナログデータ信号Ｄａｔａ＿ＲＥをサンプリングする。このとき、前記６ｋ＋４番目の正極性サンプリングスイッチＳＳ４，ＳＳ１０，ＳＳ１６，…，ＳＳｍ―２及び６ｋ＋４番目の負極性サンプリングスイッチＳＳ４’，ＳＳ１０’，ＳＳ１６’，…，ＳＳｍ―２’は、全て負極性の第１偶数アナログデータ信号Ｄａｔａ＿ＲＥをサンプリングする。
【０１９２】
そして、前記第５データ伝送ラインＤＴ５に接続された第５正極性及び第５負極性サンプリングスイッチＳＳ５，ＳＳ５’、第１１正極性及び第１１負極性サンプリングスイッチＳＳ１１，ＳＳ１１’、…、第ｍ―１正極性及び第ｍ―１負極性サンプリングスイッチＳＳｍ―１，ＳＳｍ―１’は、第５データ伝送ラインＤＴ５からの第２偶数アナログデータ信号Ｄａｔａ＿ＧＥをサンプリングする。
【０１９３】
すなわち、６ｋ＋５番目の正極性サンプリングスイッチＳＳ５，ＳＳ１１，ＳＳ１７，…，ＳＳｍ―１及び６ｋ＋５番目の負極性サンプリングスイッチＳＳ５’，ＳＳ１１’，ＳＳ１７’，…，ＳＳｍ―１’は、前記第２偶数アナログデータ信号Ｄａｔａ＿ＧＥをサンプリングする。このとき、前記６ｋ＋５番目の正極性サンプリングスイッチＳＳ５，ＳＳ１１，ＳＳ１７，…，ＳＳｍ―１及び６ｋ＋５番目の負極性サンプリングスイッチＳＳ５’，ＳＳ１１’，ＳＳ１７’，…，ＳＳｍ―１’は、全て正極性の第２偶数アナログデータ信号Ｄａｔａ＿ＧＥをサンプリングする。
【０１９４】
そして、前記第６データ伝送ラインＤＴ６に接続された第６正極性及び第６負極性サンプリングスイッチＳＳ６，ＳＳ６’、第１２正極性及び第１２負極性サンプリングスイッチＳＳ１２，ＳＳ１２’、…、第ｍ正極性及び第ｍ負極性サンプリングスイッチＳＳｍ，ＳＳｍ’は、第６データ伝送ラインＤＴ６からの第３偶数アナログデータ信号Ｄａｔａ＿ＢＥをサンプリングする。
【０１９５】
すなわち、６ｋ＋６番目の正極性サンプリングスイッチＳＳ６，ＳＳ１２，ＳＳ１８，…，ＳＳｍ及び６ｋ＋６番目の負極性サンプリングスイッチＳＳ６’，ＳＳ１２’，ＳＳ１８’，…，ＳＳｍ’は、前記第３偶数アナログデータ信号Ｄａｔａ＿ＢＥをサンプリングする。このとき、前記６ｋ＋６番目の正極性サンプリングスイッチＳＳ６，ＳＳ１２，ＳＳ１８，…，ＳＳｍ及び６ｋ＋６番目の負極性サンプリングスイッチＳＳ６’，ＳＳ１２’，ＳＳ１８’，…，ＳＳｍ’は、全て負極性の第３偶数アナログデータ信号Ｄａｔａ＿ＢＥをサンプリングする。
【０１９６】
一方、第１フレーム期間の間、第１制御信号ＣＳ１がハイ論理電圧に維持されるため、第１正極性バッファ部７０２の奇数番目の正極性バッファＨ１，Ｈ３，Ｈ５，…，Ｈｍ―１及び第２正極性バッファ部７０４の奇数番目の正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’が動作状態に維持され、第１正極性バッファ部７０２の偶数番目の正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍ及び第２正極性バッファ部７０４の偶数番目の正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’は動作しない。
【０１９７】
その反対に、前記第１フレーム期間の間、第１負極性バッファ部８０２の偶数番目の負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍ及び第２負極性バッファ部８０４の偶数番目の負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’が動作状態に維持され、第１負極性バッファ部８０２の奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１及び第２負極性バッファ部８０４の奇数番目の負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’は動作しない。
【０１９８】
これは、結局、図１１Ａに示すように、第１フレーム期間に、正極性データ処理部６０１は、第１正極性バッファ部７０２の奇数番目の正極性バッファＨ１，Ｈ３，Ｈ５，…，Ｈｍ―１及び第２正極性バッファ部７０４の奇数番目の正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’（斜線部分）を用いて正極性のアナログデータ信号を処理し、前記第１フレーム期間に、負極性データ処理部６０２は、第１負極性バッファ部８０２の偶数番目の負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍ及び第２負極性バッファ部８０４の偶数番目の負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’（斜線部分）を用いて負極性のアナログデータ信号を処理することを意味する。
【０１９９】
その反対に、図１１Ｂに示すように、第２フレーム期間に、前記正極性データ処理部６０１は、第１正極性バッファ部７０２の偶数番目の正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍ及び第２正極性バッファ部７０４の偶数番目の正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’（斜線部分）を用いて正極性のアナログデータ信号を処理し、前記第２フレーム期間に、負極性データ処理部６０２は、第１負極性バッファ部８０２の奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１及び第２負極性バッファ部８０４の奇数番目の負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’（斜線部分）を用いて負極性のアナログデータ信号を処理することを意味する。
【０２００】
これによって、奇数番目の正極性サンプリングスイッチＳＳ１，ＳＳ３，ＳＳ５，…，ＳＳｍ―１によってサンプリングされた正極性の各アナログデータ信号は、奇数番目の各正極性バッファＨ１，Ｈ３，Ｈ５，…，Ｈｍ―１にそれぞれ供給される。
【０２０１】
そして、偶数番目の正極性サンプリングスイッチＳＳ２，ＳＳ４，ＳＳ６，…，ＳＳｍによってサンプリングされた負極性の各アナログデータ信号は、偶数番目の各正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍに供給される。
【０２０２】
このサンプリングされた正極性の各アナログデータ信号は、次のような各データ信号を含む。すなわち、前記サンプリングされた正極性の各アナログデータ信号は、６ｋ＋１番目の正極性サンプリングスイッチＳＳ１，ＳＳ７，ＳＳ１３，…，ＳＳｍ―５によってサンプリングされた第１奇数アナログデータ信号Ｄａｔａ＿ＲＯ、６ｋ＋３番目の正極性サンプリングスイッチＳＳ３，ＳＳ９，ＳＳ１５，…，ＳＳｍ―３によってサンプリングされた第３奇数アナログデータ信号Ｄａｔａ＿ＢＯ、６ｋ＋５番目の正極性サンプリングスイッチＳＳ５，ＳＳ１１，ＳＳ１７，…，ＳＳｍ―１によってサンプリングされた第２偶数アナログデータ信号Ｄａｔａ＿ＧＥを含む。
【０２０３】
このサンプリングされた正極性及び負極性の各アナログデータ信号は、第１正極性バッファ部７０２に備わった各正極性バッファＨ１〜Ｈｍを通してバッファリングされ、正極性出力制御部７０３に供給される。
【０２０４】
すなわち、前記サンプリングされた正極性の各アナログデータ信号は、奇数番目の各正極性バッファＨ１，Ｈ３，Ｈ５，…，Ｈｍ―１を通して前記正極性出力制御部７０３に供給され、前記サンプリングされた負極性の各アナログデータ信号は、偶数番目の各正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍを通して前記出力制御部７０３に供給される。
【０２０５】
このとき、上述したように、前記偶数番目の各正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍは、オフ状態に維持されるので、前記偶数番目の各正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍに供給された、サンプリングされた負極性の各データ信号は、非正常な負極性のデータ信号として出力される。
【０２０６】
前記正極性出力制御部７０３に備わった正極性出力スイッチＯＳ１〜ＯＳｍは、外部からのラインパス信号ＬＰＳに応答して全て同時にターンオンになる。
【０２０７】
これによって、前記各正極性バッファＨ１〜Ｈｍに保存された、サンプリングされた正極性の各アナログデータ信号及び非正常な負極性の各信号が、前記出力スイッチＯＳ１〜ＯＳｍを通して同時に第２正極性バッファ部７０４に供給される。
【０２０８】
すなわち、前記サンプリングされた正極性の各アナログデータ信号は、奇数番目の正極性出力スイッチＯＳ１，ＯＳ３，ＯＳ５，…，ＯＳｍ―１を通して前記第２正極性バッファ部７０４に供給され、前記非正常な負極性の各信号は、偶数番目の正極性出力スイッチＯＳ２，ＯＳ４，ＯＳ６，…，ＯＳｍを通して前記第２正極性バッファ部７０４に供給される。
【０２０９】
前記第２正極性バッファ部７０４に備わった各正極性バッファＨ１’〜Ｈｍ’のうち奇数番目の各正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’は、前記サンプリングされた正極性の各アナログデータ信号をバッファリングして選択部６０３に供給し、偶数番目の各正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’は、前記非正常な負極性の各信号を別途の信号処理なしに前記選択部６０３に供給する。
【０２１０】
上記のように、正極性データ処理部６０１は、ｍ／２個のサンプリングされた正極性の各アナログデータ信号と、ｍ／２個の非正常な負極性の各信号とを前記選択部６０３に供給する。
【０２１１】
以下、前記第１フレーム期間の間における負極性データ処理部６０２の動作を説明する。
【０２１２】
上述したように、前記第１フレーム期間の間、第１負極性バッファ部８０２の負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍ及び第２負極性バッファ部８０４の偶数番目の負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’が動作状態に維持され、第１負極性バッファ部８０２の奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１及び第２負極性バッファ部８０４の奇数番目の負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’は動作しない。
【０２１３】
偶数番目の負極性サンプリングスイッチＳＳ２’，ＳＳ４’，ＳＳ６’，…，ＳＳｍ’によってサンプリングされた負極性の各アナログデータ信号は、偶数番目の各負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍにそれぞれ供給される。
【０２１４】
そして、奇数番目の負極性サンプリングスイッチＳＳ１’，ＳＳ３’，ＳＳ５’，…，ＳＳｍ―１’によってサンプリングされた正極性の各アナログデータ信号は、奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１に供給される。
【０２１５】
前記サンプリングされた負極性の各アナログデータ信号は、次のようなデータ信号を含む。すなわち、前記サンプリングされた負極性の各アナログデータ信号は、６ｋ＋２番目の負極性サンプリングスイッチＳＳ２’，ＳＳ８’，ＳＳ１４’，…，ＳＳｍ―４’によってサンプリングされた第２奇数アナログデータ信号Ｄａｔａ＿ＧＯ、６ｋ＋４番目の負極性サンプリングスイッチＳＳ４’，ＳＳ１０’，ＳＳ１６’，…，ＳＳｍ―２’によってサンプリングされた第１偶数アナログデータ信号Ｄａｔａ＿ＲＥ、６ｋ＋６番目の負極性サンプリングスイッチＳＳ６’，ＳＳ１２’，ＳＳ１８’，…，ＳＳｍ’によってサンプリングされた第３偶数アナログデータ信号Ｄａｔａ＿ＢＥを含む。
【０２１６】
このサンプリングされた正極性及び負極性の各アナログデータ信号は、第１負極性バッファ部８０２に備わった各負極性バッファＬ１〜Ｌｍを通してバッファリングされ、負極性出力制御部８０３に供給される。
【０２１７】
すなわち、前記サンプリングされた負極性の各アナログデータ信号は、偶数番目の負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍを通して前記負極性出力制御部８０３に供給され、前記サンプリングされた正極性の各アナログデータ信号は、奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１を通して前記出力制御部８０３に供給される。
【０２１８】
このとき、上述したように、前記奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１は、オフ状態に維持されるので、前記奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１に供給された、サンプリングされた正極性の各データ信号は、非正常な正極性のデータ信号として出力される。
【０２１９】
前記負極性出力制御部８０３に備わった負極性出力スイッチＯＳ１’〜ＯＳｍ’は、外部からのラインパス信号ＬＰＳに応答して全て同時にターンオンになる。
【０２２０】
これによって、前記各負極性バッファＬ１〜Ｌｍに保存された、サンプリングされた負極性の各アナログデータ信号及び非正常な正極性の各信号が、前記負極性出力スイッチＯＳ１’〜ＯＳｍ’を通して同時に第２負極性バッファ部８０４に供給される。
【０２２１】
すなわち、前記サンプリングされた負極性の各アナログデータ信号は、偶数番目の負極性出力スイッチＯＳ２’，ＯＳ４’，ＯＳ６’，…，ＯＳｍ’を通して前記第２負極性バッファ部８０４に供給され、前記非正常な正極性の各信号は、奇数番目の負極性出力スイッチＯＳ１’，ＯＳ３’，ＯＳ５’，…，ＯＳｍ―１’を通して前記第２負極性バッファ部８０４に供給される。
【０２２２】
前記第２負極性バッファ部８０４に備わった各負極性バッファＬ１’〜Ｌｍ’のうち偶数番目の負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’は、前記サンプリングされた負極性の各アナログデータ信号をバッファリングして選択部６０３に供給し、奇数番目の各負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’は、前記非正常な正極性の各信号を別途の信号処理なしに前記選択部６０３に供給する。
【０２２３】
上記のように、負極性データ処理部６０２は、ｍ／２個のサンプリングされた負極性のアナログデータ信号と、ｍ／２個の非正常な正極性の信号を前記選択部６０３に供給する。
【０２２４】
前記サンプリングされた正極性の各アナログデータ信号は、奇数番目のＮＭＯＳスイッチＮ１，Ｎ３，Ｎ５，…，Ｎｍ―１にそれぞれ供給され、前記サンプリングされた負極性の各アナログデータ信号は、偶数番目のＮＭＯＳスイッチＮ２，Ｎ４，Ｎ６，…，Ｎｍにそれぞれ供給され、前記非正常な正極性の各信号は、奇数番目のＰＭＯＳスイッチＰ１，Ｐ３，Ｐ５，…，Ｐｍ―１に供給され、前記非正常な負極性の各信号は、偶数番目のＰＭＯＳスイッチＰ２，Ｐ４，Ｐ６，…，Ｐｍに供給される。
【０２２５】
このとき、第１フレーム期間に第１制御信号ＣＳ１がハイ論理電圧を有するので、前記選択部６０３のＮＭＯＳスイッチＮ１〜Ｎｍがターンオンになり、ＰＭＯＳスイッチＰ１〜Ｐｍはターンオフになる。
【０２２６】
したがって、前記サンプリングされた正極性の各アナログデータ信号が、前記ターンオンになった奇数番目のＮＭＯＳスイッチＮ１，Ｎ３，Ｎ５，…，Ｎｍ―１を通して奇数番目のデータラインＤＬ１，ＤＬ３，ＤＬ５，…，ＤＬｍ―１に供給され、前記サンプリングされた負極性の各アナログデータ信号が、前記ターンオンになった偶数番目のＮＭＯＳスイッチＮ２，Ｎ４，Ｎ６，…，Ｎｍを通して偶数番目のデータラインＤＬ２，ＤＬ４，ＤＬ６，…，ＤＬｍに供給される。
【０２２７】
すなわち、第１フレーム期間の間に、正極性データ処理部６０１は、奇数番目の正極性サンプリングスイッチＳＳ１，ＳＳ３，ＳＳ５，…，ＳＳｍ―１、第１正極性バッファ部７０２の奇数番目の正極性バッファＨ１，Ｈ３，Ｈ５，…，Ｈｍ―１及び第２正極性バッファ部７０４の奇数番目の正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’を用いて正極性の各アナログデータ信号を処理し、負極性データ処理部６０２は、偶数番目の負極性サンプリングスイッチＳＳ２’，ＳＳ４’，ＳＳ６’，…，ＳＳｍ’、第１負極性バッファ部８０２の偶数番目の負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍ及び第２負極性バッファ部８０４の偶数番目の負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’を用いて負極性の各アナログデータ信号を処理する。
【０２２８】
このとき、前記第１乃至第ｍサンプリングスキャンパルスＳＰ１〜ＳＰｍが順次出力されるので、第１正極性バッファ部７０２の各正極性バッファＨ１〜Ｈｍと、第１負極性バッファ部８０２の各負極性バッファＬ１〜Ｌｍには、順次サンプリングされたアナログデータ信号が保存される。
【０２２９】
すなわち、まず、サンプリングされた正極性のアナログデータ信号が第１正極性及び第１負極性バッファＨ１，Ｌ１に保存され、サンプリングされた負極性のアナログデータ信号が第２負極性及び第２正極性バッファＬ２，Ｈ２に保存され、サンプリングされた正極性のアナログデータ信号が第３正極性及び第３負極性バッファＨ３，Ｌ３に保存され、サンプリングされた負極性のアナログデータ信号が第４負極性及び第４正極性バッファＬ４，Ｈ４に保存され、…、サンプリングされた正極性のアナログデータ信号が第ｍ―１正極性及び第ｍ―１負極性バッファＨｍ―１，Ｌｍ―１に保存され、最後に、サンプリングされた負極性のアナログデータ信号が第ｍ負極性及び第ｍ正極性バッファＬｍ，Ｈｍに保存される。
【０２３０】
その後、ラインパス信号ＬＰＳによって、前記各正極性バッファＨ１〜Ｈｍ及び各負極性バッファＬ１〜Ｌｍに保存された各アナログデータ信号が同時に出力され、選択部６０３に供給される。
【０２３１】
上記のような方式で、表示部の一水平ライン分の各画素セルが、一水平期間の間、同時にサンプリングされた各アナログデータ信号を受けて画像を表示する。この多数の水平期間の間の動作を通して第１フレーム期間が完了すると、第２フレーム期間が開始される。
【０２３２】
第２フレーム期間には、前記第１奇数アナログデータ信号Ｄａｔａ＿ＲＯ、第３奇数アナログデータ信号Ｄａｔａ＿ＢＯ及び第２偶数アナログデータ信号Ｄａｔａ＿ＧＥが負極性に維持され、第２奇数アナログデータ信号Ｄａｔａ＿ＧＯ、第１偶数アナログデータ信号Ｄａｔａ＿ＲＥ及び第３偶数アナログデータ信号Ｄａｔａ＿ＢＥが正極性に維持される。
【０２３３】
また、前記第２フレーム期間には、前記第１制御信号ＣＳ１がロー論理電圧を有する。
【０２３４】
したがって、図１１Ｂに示すように、奇数番目の負極性サンプリングスイッチＳＳ１’，ＳＳ３’，ＳＳ５’，…，ＳＳｍ―１’が負極性のアナログデータ信号をサンプリングし、偶数番目の正極性サンプリングスイッチＳＳ２，ＳＳ４，ＳＳ６，…，ＳＳｍが正極性のアナログデータ信号をサンプリングする。
【０２３５】
また、第１正極性バッファ部７０２の偶数番目の正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍ及び第２正極性バッファ部７０４の偶数番目の正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’が動作し、その反対に、第１正極性バッファ部７０２の奇数番目の正極性バッファＨ１，Ｈ３，Ｈ５，…，Ｈｍ―１及び第２正極性バッファ部７０４の奇数番目の正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’は動作しない。
【０２３６】
また、第１負極性バッファ部８０２の奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１及び第２負極性バッファ部８０４の奇数番目の負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’が動作し、その反対に、第１負極性バッファ部８０２の偶数番目の負極性バッファＬ２，Ｌ４，Ｌ６，…，Ｌｍ及び第２負極性バッファ部８０４の偶数番目の負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’は動作しない。
【０２３７】
すなわち、第２フレーム期間の間に、正極性データ処理部６０１は、偶数番目の正極性サンプリングスイッチＳＳ２，ＳＳ４，ＳＳ６，…，ＳＳｍ、第１正極性バッファ部７０２の偶数番目の正極性バッファＨ２，Ｈ４，Ｈ６，…，Ｈｍ及び第２正極性バッファ部７０４の偶数番目の正極性バッファＨ２’，Ｈ４’，Ｈ６’，…，Ｈｍ’を用いて正極性の各アナログデータ信号を処理する。
【０２３８】
そして、前記第２フレーム期間に、前記負極性データ処理部６０２は、奇数番目の負極性サンプリングスイッチＳＳ１’，ＳＳ３’，ＳＳ５’，…，ＳＳｍ―１’、第１負極性バッファ部８０２の奇数番目の負極性バッファＬ１，Ｌ３，Ｌ５，…，Ｌｍ―１及び第２負極性バッファ部８０４の奇数番目の負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’を用いて負極性の各アナログデータ信号を処理する。
【０２３９】
これによって、前記第２正極性バッファ部７０４に備わった正極性バッファＨ１’〜Ｈｍ’のうち偶数番目の正極性バッファＨ２’，Ｈ４’，Ｈ６’，…、Ｈｍ’は、前記サンプリングされた正極性の各アナログデータ信号をバッファリングして選択部６０３に供給し、奇数番目の正極性バッファＨ１’，Ｈ３’，Ｈ５’，…，Ｈｍ―１’は、前記非正常な負極性の各信号を別途の信号処理なしに前記選択部６０３に供給する。
【０２４０】
すなわち、前記正極性データ処理部６０１は、ｍ／２個のサンプリングされた正極性のアナログデータ信号と、ｍ／２個の非正常な負極性の信号を前記選択部６０３に供給する。
【０２４１】
前記第２負極性バッファ部８０４に備わった各負極性バッファＬ１’〜Ｌｍ’のうち奇数番目の負極性バッファＬ１’，Ｌ３’，Ｌ５’，…，Ｌｍ―１’は、前記サンプリングされた負極性の各アナログデータ信号をバッファリングして選択部６０３に供給し、偶数番目の負極性バッファＬ２’，Ｌ４’，Ｌ６’，…，Ｌｍ’は、前記非正常な正極性の各信号を別途の信号処理なしに前記選択部６０３に供給する。
【０２４２】
上記のように、負極性データ処理部６０２は、ｍ／２個のサンプリングされた負極性のアナログデータ信号と、ｍ／２個の非正常な負極性の信号を前記選択部６０３に供給する。
【０２４３】
前記サンプリングされた正極性の各アナログデータ信号は、偶数番目のＰＭＯＳスイッチＰ２，Ｐ４，Ｐ６，…，Ｐｍにそれぞれ供給され、前記サンプリングされた負極性の各アナログデータ信号は、奇数番目のＰＭＯＳスイッチＰ１，Ｐ３，Ｐ５，…，Ｐｍ―１にそれぞれ供給され、前記非正常な正極性の各信号は、偶数番目のＮＭＯＳスイッチＮ２，Ｎ４，Ｎ６，…，Ｎｍに供給され、前記非正常な負極性の各信号は、奇数番目のＮＭＯＳスイッチＮ１，Ｎ３，Ｎ５，…，Ｎｍ―１に供給される。
【０２４４】
このとき、第２フレーム期間に第１制御信号ＣＳ１がロー論理電圧を有するので、前記選択部６０３のＰＭＯＳスイッチＰ１〜Ｐｍがターンオンになり、ＮＭＯＳスイッチＮ１〜Ｎｍはターンオフになる。
【０２４５】
したがって、前記サンプリングされた正極性の各アナログデータ信号が、前記ターンオンになった偶数番目のＰＭＯＳスイッチＰ２，Ｐ４，Ｐ６，…，Ｐｍを通して偶数番目のデータラインＤＬ２，ＤＬ４，ＤＬ６，…，ＤＬｍに供給され、前記サンプリングされた負極性の各アナログデータ信号が、前記ターンオンになった奇数番目のＰＭＯＳスイッチＰ１，Ｐ３，Ｐ５，…，Ｐｍ―１を通して奇数番目のデータラインＤＬ１，ＤＬ３，ＤＬ５，…，ＤＬｍ―１に供給される。
【０２４６】
これによって、全てのデータラインＤＬ１〜ＤＬｍ間の充電時点及び充電期間が同一になる。また、互いに異なる動作範囲を有する各バッファを用いることで、各バッファの消費電力を減少できる。
【０２４７】
図１２Ａは、奇数番目のフレーム期間における表示装置の極性パターンを示した図で、上述した第１フレーム期間において、表示部の各画素セルは、図１２Ａに示すような極性パターンを有する（ライン反転駆動方法）。
【０２４８】
図１２Ｂは、偶数番目のフレーム期間における表示装置の極性パターンを示した図で、上述した第２フレーム期間において、表示部の各画素セルは、図１２Ｂに示すような極性パターンを有する（ライン反転駆動方法）。
【０２４９】
以上説明した本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、本発明の技術的思想から逸脱しない範囲で多様な置換、変形及び変更が可能であることは、本発明の属する技術分野で通常の知識を有する者にとって明らかである。
【図面の簡単な説明】
【０２５０】
【図１】従来の液晶表示装置の駆動回路を示した図である。
【図２】図１のシフトレジスタから出力されたサンプリングスキャンパルスのタイミング図である。
【図３】本発明の第１実施形態に係る表示装置の駆動回路を示した図である。
【図４】図３のサンプリング部、第１バッファ部、出力制御部及び第２バッファ部の具体的な構成を示した図である。
【図５】図４のサンプリング部及び出力制御部に供給される各種制御信号のタイミング図である。
【図６】本発明の第２実施形態に係る表示装置の駆動回路を示した図である。
【図７】図６の正極性データ処理部の詳細構成図である。
【図８】図６の負極性データ処理部の詳細構成図である。
【図９】図７及び図８の正極性及び負極性サンプリング部、第１正極性及び第１負極性バッファ部、正極性及び負極性出力制御部、第２正極性及び第２負極性バッファ部の詳細構成図である。
【図１０】図９の各構成要素に供給される各種制御信号のタイミング図である。
【図１１Ａ】本発明の第２実施形態に係る表示装置の駆動回路の駆動方法を説明するための図である。
【図１１Ｂ】本発明の第２実施形態に係る表示装置の駆動回路の駆動方法を説明するための図である。
【図１２Ａ】奇数番目のフレーム期間における表示装置の極性パターンを示した図である。
【図１２Ｂ】偶数番目のフレーム期間における表示装置の極性パターンを示した図である。
【符号の説明】
【０２５１】
３０１  第１ラッチ部
３０１ａ  サンプリング部
３０１ｂ  第１バッファ部
３０２  第２ラッチ部
３０２ａ  出力制御部
３０２ｂ  第２バッファ部
【図１】
0004597941.tif 000002
【図２】
0004597941.tif 000003
【図３】
0004597941.tif 000004
【図４】
0004597941.tif 000005
【図５】
0004597941.tif 000006
【図６】
0004597941.tif 000007
【図７】
0004597941.tif 000008
【図８】
0004597941.tif 000009
【図９】
0004597941.tif 000010
【図１０】
0004597941.tif 000011
【図１１Ａ】
0004597941.tif 000012
【図１１Ｂ】
0004597941.tif 000013
【図１２Ａ】
0004597941.tif 000014
【図１２Ｂ】
0004597941.tif 000015