(57)【特許請求の範囲】
【請求項１】
金属膜及び前記金属膜上にフォトレジストを有する基板を反応室に搬送し、
前記反応室内で、前記フォトレジストをマスクとして、前記金属膜を、塩素を含有するガスを用いて、エッチングすることにより、金属配線を形成し、かつ、前記金属配線の表面に塩素系化合物が生成され、
前記反応室内にＨ２Ｏガスを導入することにより、前記塩素系化合物を除去し、
前記基板を前記反応室から搬送し、
前記反応室内で不活性ガスによりプラズマ処理を行うことにより、前記反応室に残存するＨ２Ｏを除去することを特徴とする金属配線の形成方法。
【請求項２】
請求項１において、前記金属膜は、アルミニウム膜、アルミニウムを主に含む単層膜、または、アルミニウムを主に含む膜とアルミニウム以外の金属を主に含む膜との積層膜であることを特徴とする金属配線の形成方法。
【請求項３】
第１の金属膜及び前記第１の金属膜上に第１のフォトレジストを有する第１の基板を反応室に搬送し、
前記反応室内で、前記第１のフォトレジストをマスクとして、前記第１の金属膜を、塩素を含有するガスを用いて、エッチングすることにより、第１の金属配線を形成し、かつ、前記第１の金属配線の表面に塩素系化合物が生成され、
前記反応室内にＨ２Ｏガスを導入することにより、前記塩素系化合物を除去し、
前記第１の基板を前記反応室から搬送し、
第２の金属膜及び前記第２の金属膜上に第２のフォトレジストを有する第２の基板を前記反応室に搬送し、
前記反応室内で不活性ガスによりプラズマ処理を行うことにより、前記反応室に残存するＨ２Ｏを除去することを特徴とする金属配線の形成方法。
【請求項４】
請求項３において、前記第１の金属膜及び前記第２の金属膜は、アルミニウム膜、アルミニウムを主に含む単層膜、または、アルミニウムを主に含む膜とアルミニウム以外の金属を主に含む膜との積層膜であることを特徴とする金属配線の形成方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記不活性ガスは、Ａｒ（アルゴン）、Ｋｒ（クリプトン）もしくはＸｅ（キセノン）から選ばれたー種または複数種であることを特徴とする金属配線の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同一の処理室においてＣｌ（塩素）を含有するガス存在下で金属膜を所定の形状にドライエッチングし、さらに形成された金属配線の腐食を防止する方法に関するものである。また、同一の処理室における金属膜のドライエッチングと金属配線の腐食を防止する方法を工程に含んで作製された半導体装置およびその作製方法に関するものである。なお、ここでいう半導体装置には、液晶表示装置やＥＬ表示装置等の電気光学装置および電気光学装置を部品として含む電子装置も含まれるものとする。
【０００２】
【従来の技術】
従来の半導体装置の金属配線の形成工程では、まず、金属配線の下地膜となる酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜および樹脂膜を形成し、その上に配線材料膜としてスパッタ法によりＡｌ（アルミニウム）膜、Ａｌ−Ｓｉ（シリコン）、Ａｌ−Ｃｕ（銅）、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｎｄ（ネオジウム）、Ａｌ−Ｔｉ（チタン）、Ａｌ−Ｍｏ（モリブデン）およびＡｌ−Ｓｃ（スカンジウム）等のＡｌ合金膜、または、Ａｌ合金膜とＴｉ膜、ＴｉＮ（窒化チタン）膜、Ｗ（タングステン）膜、ＷＮ（窒化タングステン）膜との積層膜を形成する。次に、フォトマスクを用いて所定の形状にフォトレジストを形成する。そして、フォトレジストをマスクとしてＣｌ2、ＳｉＣｌ4、ＢＣｌ3およびＣＣｌ4といった各種の塩素を含有するガスを用いてドライエッチングを行い金属配線を形成する。
【０００３】
エッチング後、大気中に放置すると、レジストおよび配線の表面にはＣｌ2（塩素）および塩素系化合物が残留しており、これらの物質と大気中のＨ2Ｏが反応して塩酸が生成し、配線の腐食を引き起こす。この配線の腐食は、半導体装置の歩留まりを低下させるだけでなく、配線の信頼性を低下させ、寿命を低下させる原因にもなっている。なお、塩素系化合物とは、エッチングにより生成するＡｌおよびＣｌを含む化合物であり、代表的にはＡｌＣｌ3およびＡｌ2Ｃｌ6が挙げられる。また、生成する化合物はエッチング条件により変化する。
【０００４】
この方法の解決手段として、エッチング後、大気に解放する前に窒素ガス雰囲気になっているリンス室に搬送し、純水または薬液による洗浄を行い、塩素および塩素系化合物を除去する方法や、ＳＦ6やＣＦ4等のフッ素を含むガスのプラズマにさらすことで、レジストおよび配線の表面に付着している塩素をフッ素に置換する方法や、Ｈ2Ｏガスのプラズマによって表面に付着している塩素をフォトレジストとともに除去する方法がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、純水および薬液等で洗浄して塩素を除去する方法は、エッチング装置に洗浄装置を組み込む必要があり、装置の構成が複雑化しコストが高くなることから望ましくない。また、パターンが細密化するに伴い、純水および薬液等をパターン間に十分に浸透させることが困難となり、効果が得られなくなることがある。
【０００６】
一方、フッ素を含むガスのプラズマによってＣｌ（塩素）をＦ（フッ素）に置換する方法では、金属配線の下地膜となる酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜および樹脂膜をエッチングしてしまう。そして、Ｈ2Ｏガスのプラズマによって塩素を除去する方法も、下地膜が樹脂膜の場合、下地膜を大きくエッチングしてしまう。これらの方法では、同一の処理室で行うことが可能になるが、プラズマを用いるためチャージアップによる損傷も問題となる。
【０００７】
【課題を解決するための手段】
上記課題を解決するための本発明の方法は、配線材料となる金属膜を形成する工程と、前記金属膜上にフォトレジストを形成する工程と、前記金属膜を塩素を含有するガスを用いて反応室内でエッチングする工程と、前記反応室内にＨ2Ｏガスを導入する工程と有することを特徴とするものである。
【０００８】
また、前記反応室内にＨ2Ｏガスを導入する工程の後に、前記反応室内で不活性ガスによりプラズマ処理を行う工程を有することを特徴とするものである。
【０００９】
前記金属膜は、Ａｌを主に含む膜（Ａｌ合金膜という）、例えばＡｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｎｄ、Ａｌ−Ｔｉ、Ａｌ−ＭｏおよびＡｌ−Ｓｃに代表されるのＡｌ合金膜によるの単層膜、またはＡｌ合金膜とＡｌ以外の金属を主に含む膜、例えば、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｍｏ（モリブデン）およびＷ（タングステン）からの中から選ばれた元素を主に含む膜、前記元素を組み合わせた合金膜、もしくは前記元素の窒化膜との積層膜であることを特徴とするものである。
【００１０】
前記の各工程における前記反応室内の温度は７０℃〜２００℃、好ましくは７０℃〜１００℃の範囲内で保たれることを特徴とするものである。
【００１１】
特に、Ｈ2Ｏガスを導入するときの前記反応室内の圧力は、前記反応室内で前記金属膜を塩素を含有するガスを用いてドライエッチングを行った後に前記フォトレジストおよび前記金属配線の表面に残る塩素系化合物の飽和蒸気圧よりも、低いことを特徴とする半導体装置の作製方法である。
【００１２】
前記不活性ガスはＡｒ（アルゴン）、Ｋｒ（クリプトン）もしくはＸｅ（キセノン）から選ばれた一種または複数種であることを特徴とするものである。
【００１３】
本発明の方法では、反応室内にＨ2Ｏガスを低圧かつ加熱しながら導入していることで塩素を除去している。このＨ2ＯガスによるＣｌ（塩素）の除去の効果は、本発明者が、Ｎ2ガスおよびＯ2ガスについても温度および圧力をＨ2Ｏガスと同様な条件で導入し、金属配線の腐食防止の効果は得られないことを確認していることから明らかである。
【００１４】
そこで、本発明の金属配線の腐食を防止するメカニズムを図１に基づいて説明する。図１（Ａ）に示すように、基板１０１の上に下地膜１０２となる膜を形成し、その上に配線材料となる金属膜１０３を形成し、さらに、その上にフォトレジスト１０４を形成する。その後、金属膜を塩素を含有するガスを用いてドライエッチングを行うと、フォトレジストおよび形成された金属配線１０５の表面には、Ｃｌ2（塩素）１０６およびＡｌＣｌ3等の塩素系化合物１０７が残留する（図１（Ｂ））。
【００１５】
エッチング後、Ｈ2Ｏガス１０８が反応室内に導入されるとＣｌ2およびＡｌＣｌ3等の塩素系化合物と反応してＨＣｌ（塩化水素）ガス１０９となる。このとき、反応室内の圧力が低く、温度が高くなるほど反応室内に存在するＨ2Ｏ、Ｃｌ2およびＡｌＣｌ3等の塩素系化合物の自由度は大きくなり、また、加熱することでＨ2Ｏと塩素系化合物との反応は促進される。
【００１６】
生成したＨＣｌガスは、Ｃｌ2およびＡｌＣｌ3等の塩素系化合物より同一の飽和蒸気圧を示す温度が低い。例えば、１３３３Ｐａ（≒１０Ｔｏｒｒ）の飽和蒸気圧を示すときのＨＣｌの温度は−１３６℃であるのに対して、Ｃｌ2は−１０２℃である。さらに塩素系化合物のうちの一つであるＡｌＣｌ3は１２４℃であり、ＨＣｌと比べると非常に高い温度である。つまり、Ｃｌ2およびＡｌＣｌ3等の塩素系化合物をＨ2Ｏと反応させてＨＣｌにすることで、金属配線の腐食の原因となるＣｌ（塩素）は気体の状態で存在し易くなるため、容易に除去することができる。
【００１７】
一方、本発明の方法では、反応室内でドライエッチングを行い所定の形状の金属配線を形成した後に、さらに同一反応室内でＨ2Ｏガスを導入していることを特徴としている。そのため、複数の基板を同一反応室内で連続して処理するには反応室内の温度を一定の温度に保つことが望まれる。反応室内は７０℃以下の低い温度になると、Ｈ2ＯとＣｌ2およびＡｌＣｌ3等の塩素系化合物との反応が悪くなり、Ｃｌの除去は難しくなる。また、反応室の温度が高くなるとＣｌの除去は効率よくなるが、２００℃以上の高い温度になるとフォトレジストの耐熱性が問題となる。このため、反応室内の温度は７０℃〜２００℃の範囲で行うこととする。ただし、エッチング装置の有機樹脂で構成される部分、例えばＯリング等の耐久性を考慮すると１００℃以下の温度が好ましい。
【００１８】
また、細密なパターンに対しても信頼性高くレジストおよび配線の表面に残留する塩素を除去するためには、Ｈ2ＯガスとＣｌ2（塩素）およびＡｌＣｌ3等の塩素系化合物を効率良く反応させなければならず、図１（Ｃ）で示すように、Ｈ2Ｏガスを導入するときにはＣｌ2（塩素）およびＡｌＣｌ3等の塩素系化合物が気体の状態で存在していることが望ましい。このため、Ｈ2Ｏガスを導入するときの反応室の圧力は、Ｃｌ2およびＡｌＣｌ3等の塩素系化合物とＨ2Ｏが気体の状態で存在できる圧力にすることが必要となる。例えば、反応室内に残留する分子がＣｌ2と先に示した塩素系化合物のうちの一つであるＡｌＣｌ3とＨ2Ｏの３種類であると考えた場合、１００℃のときの飽和蒸気圧はＡｌＣｌ3が１３３Ｐａ（≒１Ｔｏｒｒ）と他の分子に比べてもっとも低いことから、分子が気体の状態で存在するためには１３３Ｐａ以下の圧力にすればよい。従って、Ｈ2Ｏガスを導入するときに反応室内を１００℃に保つ場合には、１３３Ｐａ以下の低圧状態に保つことで、Ｃｌ2およびＡｌＣｌ3等の塩素系化合物とＨ2Ｏはより効果的かつ効率よくＨＣｌガスになる（図１（Ｄ））。
【００１９】
このようにしてレジストおよび配線の表面に残留するＣｌ2（塩素）およびＡｌＣｌ3等の塩素系化合物は、ＨＣｌとなり表面から除去されるため、大気中に開放しても金属配線は腐食されなくなる（図１（Ｅ））。
【００２０】
また、本発明の方法では、同一の反応室内でＨ2Ｏガスを導入した後、再び金属膜のドライエッチングをするために、反応室内を清浄な状態に戻さなくてはならない。このため、反応室内に残留するＨ2Ｏを除去する工程が必要となる。このようなＨ2Ｏは、Ａｒ、ＫｒまたはＸｅから選ばれた一種または複数種を用いたプラズマ処理で除去することができる。また、スループットを良くするためにはエッチングされた後もしくはエッチングされる前の基板が反応室にある状態でプラズマ処理を行うことが望ましいが、プラズマを用いるためチャージアップによる損傷が問題となる。しかしながら、セルフバイアスがあまりかからない条件でプラズマ処理を行うことで、基板をプラズマにより損傷することなくＨ2Ｏを除去することができる。
【００２１】
以上の工程を繰り返すことによって、同一の処理室で金属配線を形成し、細密なパターンに対しても信頼性高く塩素を除去し、下地膜に損傷を与えることなく金属配線の腐食を防ぐことを達成できる。
【００２２】
【発明の実施の形態】
本発明の実施形態について説明する。図２は本発明を実施するエッチング装置の構成を模式的に示したものである。
【００２３】
図２のエッチング装置は、真空予備室２０１および反応室２０２を有する枚葉式のドライエッチング装置である。図２において、２０３は基板カセット、２０４および２０５はゲート弁、２０６は基板移載アーム、２０７と２０８は真空排気配管、２０９と２１０は真空排気ポンプ、２１１および２１２はガス供給配管である。
【００２４】
以上のように構成されたエッチング装置を用いた本発明の実施形態の一連の動作について説明する。まず、配線材料となるＡｌ膜、または、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｎｄ、Ａｌ−Ｔｉ、Ａｌ−Ｍｏ、Ａｌ−Ｓｃ（等の単層のＡｌ合金膜、もしくはＡｌ合金膜と、Ａｌ以外の金属を主に含む膜、例えばＴａ膜、Ｔｉ膜、Ｗ−Ｍｏ膜、Ｔｉ−Ｔａ膜、窒化チタン膜、または窒化タングステン膜との積層膜をスパッタ法、蒸着法、ＣＶＤ法などを用いて形成した上にフォトレジストを形成した基板を基板カセット２０３にセットする。
【００２５】
そして、基板は基板カセットより基板移載アーム２０６によって真空予備室２０１に移され、真空予備室は真空排気を行われる。
【００２６】
真空排気の終了後、常時低圧（真空）状態であり温度が７０℃〜２００℃に保たれている反応室２０２に１枚目の基板が搬送される。反応室において、Ｃｌ2、ＳｉＣｌ4、ＢＣｌ3、ＣＣｌ4等の塩素を含有するガスをガス供給配管２１２から供給し、配線材料をドライエッチングし金属配線を形成する。エッチング終了後、反応室内にＨ2Ｏを含むガスを導入し、レジストおよび配線の表面に残留するＣｌ2（塩素）およびＡｌＣｌ3等の塩素系化合物を除去する。この間に真空予備室を大気圧にして、基板移送アームによって２枚目の基板を真空予備室に移す。
【００２７】
その後、反応室に残存するＨ2Ｏを、不活性ガス、例えばＡｒ、ＫｒまたはＸｅから選ばれた一種または複数種によりプラズマ処理を行い除去する。このプラズマ処理によるＨ2Ｏを除去は、セルフバイアスがあまりかからない条件でプラズマ処理を行うため、基板にダメージを与えることはほとんどない。そのため、基板が反応室にない状態でＨ2Ｏの除去を行っても良いが、エッチング終了後の基板、もしくはエッチング前の基板が反応室内にある状態で行った方がスループットはより向上する。
【００２８】
特に、基板が反応室内にある状態で不活性ガスによりプラズマ処理を行う場合は、反応室内のエッチングが終了した基板を真空予備室に搬送し、すでに真空予備室に移されている２枚目の基板を反応室に搬送した後に行うことが好ましい。
これは、エッチング後の基板は表面の金属膜がエッチングされ下地膜が現れているため、プラズマによるチャージがたまり易くなるのに比べて、エッチング前の基板は表面が金属膜で覆われているためチャージがたまりにくいからである。
【００２９】
この後、Ｈ2Ｏが除去され、清浄になった反応室内で２枚目の基板のエッチングを行う。その間、真空予備室を大気圧にし、１枚目の基板を基板カセットに戻し、３枚目の基板を真空予備室に移す。
【００３０】
以上が一連の動作であり、これを繰り返すことで同一の処理室で連続して金属配線が形成される。
【００３１】
【実施例】
[実施例１]
本発明の実施例を図３〜図７を用いて説明する。ここでは、画素部のスイッチング素子である画素ＴＦＴと、画素部の周辺に設けられる駆動回路（ソース信号線駆動回路、ゲート信号線駆動回路等）のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路部としてはその基本構成回路であるＣＭＯＳ回路と、画素ＴＦＴ部としてはｎチャネル型ＴＦＴとを図示することにする。
【００３２】
図３（Ａ）において、基板６００１にはコーニング社製の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスや石英などのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合はこの場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。本実施例ではコーニング社製の＃１７３７ガラスを用いる。この基板６００１のＴＦＴを形成する表面には、基板６００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００３３】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５４ｎｍの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜６００２と非晶質シリコン膜６００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００３４】
そして、結晶化の工程を行い非晶質シリコン膜６００３ａから結晶質シリコン膜６００３ｂを形成する。その方法として、レーザーアニール法や熱アニール法固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のような耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが望ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。本実施例では、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂを形成する。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５ａｔｏｍｓ％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５４ｎｍ）よりも１〜１５％程度減少する（図３（Ｂ））。
【００３５】
そして、結晶質シリコン膜６００３ｂを島状にパターンニングして、島状半導体層６００４〜６００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１５０ｎｍの厚さの酸化シリコン膜によるマスク層６００８を形成する。（図３（Ｃ））。
【００３６】
そしてレジストマスク６００９を設け、ｎチャネル型ＴＦＴを形成することとなる島状半導体層６００４〜６００７の全面に１×１０16〜５×１０17ａｔｏｍｓ／ｃｍ3程度の濃度でｐ型を付与する不純物元素としてＢ（ボロン）を添加する。このＢ（ボロン）の添加は、しきい値電圧を制御する目的でなされる。Ｂ（ボロン）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのＢ（ボロン）添加は必ずしも必要ではない（図３（Ｄ））。その後、レジストマスク６００９を除去する。
【００３７】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層６０１０〜６０１２に選択的に添加する。そのため、あらかじめレジストマスク６０１３〜６０１６を形成する。ｎ型を付与する不純物元素としては、Ｐ（リン）や砒素（Ａｓ）を用いれば良く、ここではＰ（リン）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成されている不純物領域６０１７、６０１８のＰ（リン）濃度は２×１０16〜５×１０19ａｔｏｍｓ／ｃｍ3の範囲とすれば良い。本明細書中では、ここで形成されている不純物領域６０１７〜６０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域６０１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でＰ（リン）を添加する（図４（Ａ））。その後、レジストマスク６０１３〜６０１６を除去する。
【００３８】
次に、マスク層６００８をフッ酸などにより除去した後、図３（Ｄ）と図４（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーや固体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザーを用いる。これら固体レーザーはレーザーダイオード励起の方式を使用すると高出力で高い繰り返し周波数を実現することができる。ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザーはその第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）を用いることができる。大別すると、波長４００ｎｍ以上のレーザー光を照射した場合には光の侵入長との兼ね合いで半導体膜の内部から加熱して結晶化することができる。一方、波長４００ｎｍ以下では半導体膜の表面から加熱して結晶化させることができる。いずれにしても、照射パルス数や照射エネルギー密度を適したものとして行う。
【００３９】
これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【００４０】
本実施例では、レーザー活性化の方法を用いる。レーザー光にはＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、レーザー光の形状を線状ビームに加工し、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８５％で走査することによって島状半導体層が形成された基板全面を処理する。
【００４１】
そして、ゲート絶縁膜６０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図４（Ｂ））。
【００４２】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）６０２１と金属膜から成る導電層（Ｂ）６０２２とを積層させる。導電層（Ｂ）６０２２はＴａ（タンタル）、Ｔｉ（チタン）、Ｍｏ（モリブデン）およびＷ（タングステン）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６０２１はＴａＮ（窒化タンタル）、ＷＮ（窒化タングステン）、ＴｉＮ（窒化チタン）膜、ＭｏＮ（窒化モリブデン）で形成する。
また、導電層（Ａ）６０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。例えば、Ｗ（タングステン）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００４３】
導電層（Ａ）６０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０２１に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでＰ（リン）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜６０２０に拡散するのを防ぐことができる（図４（Ｃ））。
【００４４】
次に、レジストマスク６０２３〜６０２７を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２２とを一括でエッチングしてゲート電極６０２８〜６０３１と容量配線６０３２を形成する。ゲート電極６０２８〜６０３１と容量配線６０３２は、導電層（Ａ）から成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る６０２８ｂ〜６０３２ｂとが一体として形成されている。この時、駆動回路を構成するＴＦＴのゲート電極６０２９〜６０３０は不純物領域６０１７、６０１８の一部と、ゲート絶縁膜６０２０を介して重なるように形成する（図４（Ｄ））。
【００４５】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極６０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク６０３３で被覆しておく。そして、Ｂ2Ｈ6（ジボラン）を用いたイオンドープ法で不純物領域６０３４を形成する。この領域のＢ（ボロン）濃度は３×１０20〜３×１０21ａｔｏｍｓ／ｃｍ3となるようにする。その後、レジストマスク６０３３を除去する。本明細書中では、ここで形成された不純物領域６０３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ++）と表す（図５（Ａ））。
【００４６】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。レジストのマスク６０３５〜６０３７を形成し、ｎ型を付与する不純物元素を添加して不純物領域６０３８〜６０４２を形成する。これは、ＰＨ3（フォスフィン）を用いたイオンドープ法で行い、この領域のＰ（リン）濃度を１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3とする。本明細書中では、ここで形成される不純物領域６０３８〜６０４２に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す（図５（Ｂ））。
【００４７】
不純物領域６０３８〜６０４２には、既に前工程で添加されているＰ（リン）またはＢ（ボロン）が含まれているが、それに比して十分に高い濃度でＰ（リン）が添加されるので、前工程で添加されているＰ（リン）またはＢ（ボロン）の影響は考えなくても良い。また、不純物領域６０３８に添加されたＰ濃度は図５（Ａ）で添加されているＢ濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。
【００４８】
レジストマスク６０３５〜６０３７を除去した後、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極６０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するＰ（リン）の濃度は１×１０16〜５×１０18ａｔｏｍｓ／ｃｍ3であり、図４（Ａ）および図５（Ａ）と図５（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域６０４３、６０４４のみが形成される。本明細書中では、この不純物領域６０４３、６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す（図５（Ｃ））。
【００４９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行う。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。また、基板６００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のＴａのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【００５０】
レーザーアニール法で行う場合には、パルス発振型または連続発光型のエキシマレーザーや固体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザーを適用することができる。これら固体レーザーはレーザーダイオード励起の方式を使用すると高出力で高い繰り返し周波数を実現することができる。ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザーはその第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）を用いることができる。大別すると、波長４００ｎｍ以上のレーザー光を照射した場合には光の侵入長との兼ね合いで半導体膜の内部から加熱してアニールすることができる。一方、波長４００ｎｍ以下では半導体膜の表面から加熱してアニールすることができる。いずれにしても、照射パルス数や照射エネルギー密度を適したものにして行う。
【００５１】
この熱処理において、ゲート電極６０２８〜６０３１と容量配線６０３２を形成する金属膜６０２８ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステン（Ｗ）の場合にはＷＮ（窒化タングステン）が形成され、Ｔａ（タンタル）の場合にはＴａＮ（窒化タンタル）を形成することができる。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜６０３１及び容量配線６０３２を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素、プラズマ化した水素を用いる）を行っても良い。
【００５２】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製される場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにＰ（リン）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なＰ（リン）の濃度は図５（Ｂ）で形成されている不純物領域（ｎ＋）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングすることができる（図５（Ｄ））。
【００５３】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電膜を形成する。この第２の導電膜は低抵抗材料であるＡｌ（アルミニウム）やＣｕ（銅）を主成分とする導電層（Ｄ）と、Ｔｉ（チタン）やＴａ（タンタル）、Ｗ（タングステン）、Ｍｏ（モリブデン）から成る導電層（Ｅ）とで形成すると良い。
本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むＡｌ合金膜を導電層（Ｄ）６０４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）６０４６として形成する。導電層（Ｄ）６０４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）６０４６は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い。（図６（Ａ））
【００５４】
そして、ゲート電極に接続するゲート配線を形成するためにフォトマスクを用いて所定の形状にフォトレジストを形成する。導電層（Ｅ）６０４６と導電層（Ｄ）６０４５とをエッチング処理して、ゲート配線６０４７、６０４８と容量配線６０４９は形成される。エッチング処理は最初に導電層（Ｅ）の表面から導電層（Ｄ）の途中までを実施形態１で示す方法で除去する。まず、温度１００℃の処理室内で、Ｃｌ2とＢＣｌ3との混合ガスを用いてドライエッチング行い、次いで処理室内の圧力を６６．５Ｐａに保ち、Ｈ2Ｏガスの流量を３００ｓｃｃｍとし、１２０ｓｅｃ間処理を行い表面に付着するＣｌ（塩素）除去する。また、反応室内のＨ2ＯはＡｒよるプラズマ処理により除去する。その後、リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができる。
【００５５】
第１の層間絶縁膜６０５０は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。その後、ソース配線６０５１〜６０５４と、ドレイン配線６０５５〜６０５８となる金属膜を成膜し、その上にフォトマスクを用いて所定の形状にフォトレジストを形成する。
図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とし、実施形態１の方法でソース配線６０５１〜６０５４と、ドレイン配線６０５５〜６０５８を形成する。まず、温度７５℃の処理室内で、Ｃｌ2とＢＣｌ3との混合ガスを用いてドライエッチング行い、次いで処理室内の圧力を６６．５Ｐａに保ち、Ｈ2Ｏガスの流量を３００ｓｃｃｍとし、１２０ｓｅｃ間処理を行い表面に付着するＣｌ（塩素）除去する。また、反応室内のＨ2ＯはＡｒによるプラズマ処理により除去する。
【００５６】
次に、パッシベーション膜６０５９として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得らる。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５９に開口部を形成しておいても良い（図６（Ｃ））。
【００５７】
その後、有機樹脂からなる第２の層間絶縁膜６０６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。そして、第２の層間絶縁膜６０６０にドレイン配線６０５８に達するコンタクトホールを形成し、画素電極６０６１、６０６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。反射型の液晶表示装置で、単層のＡｌ合金膜、もしくはＡｌ合金膜とＡｌ以外の金属膜との積層膜を形成するのであれば、実施形態１の方法で反射電極を形成することができる。本実施例では透過型の液晶表示装置とするために、ＩＴＯ（酸化インジウム・スズ）膜を１００ｎｍの厚さにスパッタ法で形成する（図７）。
【００５８】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持容量６１０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００５９】
駆動回路のｐチャネル型ＴＦＴ６１０１には、島状半導体層６００４にチャネル形成領域６１０６、ソース領域６１０７ａ、６１０７ｂ、ドレイン領域６１０８ａ，６１０８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、島状半導体層６００５にチャネル形成領域６１０９、ゲート電極６０２９と重なるＬＤＤ領域６１１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域６１１１、ドレイン領域６１１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、島状半導体層６００６にチャネル形成領域６１１３、ＬＤＤ領域６１１４，６１１５、ソース領域６１１６、ドレイン領域６１１７を有している。このＬＤＤ領域はＬov領域とゲート電極６０３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、島状半導体層６００７にチャネル形成領域６１１８、６１１９、Ｌoff領域６１２０〜６１２３、ソースまたはドレイン領域６１２４〜６１２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線６０３２、６０４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ６１０４のドレイン領域６１２６に接続し、ｎ型を付与する不純物元素が添加された半導体層６１２７とから保持容量６１０５が形成されている。図７では画素ＴＦＴ６１０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００６０】
以上の様に本実施例では、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置にも適用することができる。
【００６１】
[実施例２]
本実施例では、実施例１の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶パネルを作製する工程を説明する。
【００６２】
図７を参照する。図８の状態のアクティブマトリクス基板に配向膜６２０１を形成する。本実施例では、配向膜６２０１にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板６２０２、遮光膜６２０３、透明導電膜からなる対向電極６２０４、配向膜６２０５とで構成される。
【００６３】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにする。
【００６４】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶６２０６を注入し、封止剤（図示せず）によって完全に封止する。よって、図８に示すような透過型液晶パネルが完成する。
【００６５】
[実施例３]
本実施例では、本願発明によって作製された液晶表示装置の例を図９に示す。
画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００６６】
図９は、本実施例のアクティブマトリクス型液晶パネルの概略図である。図９に示すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟まれている。アクティブマトリクス基板はガラス基板１０００上に形成された画素部１００１、走査線駆動回路１００２、信号線駆動回路１００３を有する。
【００６７】
走査線駆動回路１００２、信号線駆動回路１００３はそれぞれ走査線１０３０、信号線１０４０によって画素部１００１に接続されている。これら駆動回路１００２、１００３はＣＭＯＳ回路で主に構成されている。
【００６８】
画素部１００１の行ごとに走査線１０３０が形成され、列ごとに信号線１０４０が形成されている。走査線１０３０、信号線１０４０の交差部近傍には、画素ＴＦＴ１０１０が形成されている。画素ＴＦＴ１０１０のゲート電極は走査線１０３０に接続され、ソースは信号線１０４０に接続されている。更に、ドレインには画素電極１０６０、保持容量１０７０が接続されている。
【００６９】
対向基板１０８０はガラス基板全面にＩＴＯ膜等の透明導電膜が形成されている。透明導電膜は画素部１００１の画素電極１０６０に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板１０８０には必要であれば配向膜や、ブラックマトリクスや、カラーフィルタが形成されている。
【００７０】
アクティブマトリクス基板側のガラス基板にはＦＰＣ１０３１を取り付ける面を利用してＩＣチップ１０３２、１０３３が取り付けられている。これらのＩＣチップ１０３２、１０３３はビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路などの回路をシリコン基板上に形成して構成される。
【００７１】
また、本発明を用いて作製できる液晶表示部は透過型か反射型かは問わない。
どちらを選択するのも実施者の自由である。この様に本発明はあらゆるアクティブマトリクス型の電気光学装置（半導体装置）に対して適用することが可能である。
【００７２】
〔実施例４〕
本発明はアクティブマトリクス型ＥＬ表示装置に適用することも可能である。その例を図１０に示す。
【００７３】
図１０はアクティブマトリクス型ＥＬ表示装置の回路図である。８１は表示領域を表わしており、その周辺にはＸ方向周辺駆動回路８２、Ｙ方向周辺駆動回路８３が設けられている。また、表示領域８１の各画素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用ＴＦＴ８４にＸ方向信号線８８ａ（または８８ｂ）、Ｙ方向信号線８０ａ（または８０ｂ、８０ｃ）が接続される。また、電流制御用ＴＦＴ８６には、電源線８９ａ、８９ｂが接続される。
【００７４】
〔実施例５〕
本発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）に代表される信号処理回路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
【００７５】
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。本発明はその様な半導体装置に対しても適用可能である。
【００７６】
〔実施例６〕
本発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【００７７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１および図１２に示す。
【００７８】
図１１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４で構成される。本発明を画像入力部２００２、表示部２００３やその他の信号制御回路に適用することができる。
【００７９】
図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明を表示部２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【００８０】
図１１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成される。本発明は表示部２２０５やその他の信号制御回路に適用できる。
【００８１】
図１１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３で構成される。本発明は表示部２３０２やその他の信号制御回路に適用することができる。
【００８２】
図１１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【００８３】
図１１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明を表示部２５０２やその他の信号制御回路に適用することができる。
【００８４】
図１２（Ａ）はフロント型プロジェクターであり、光源光学系および表示部２６０１、スクリーン２６０２で構成される。本発明は表示部やその他の信号制御回路に適用することができる。
【００８５】
図１２（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示部２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示部やその他の信号制御回路に適用することができる。
【００８６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜実施例５のどのような組み合わせからなる構成を用いても実現することができる。
【００８７】
【発明の効果】
本発明を用いることで、同一の処理室でドライエッチング法により金属配線を形成し、下地膜に損傷を与えることなく塩素を除去し、細密なパターンに対しても信頼性高く金属配線の腐食を防ぐことを達成できる。
【００８８】
【図面の簡単な説明】
【図１】本発明の金属配線の腐食を防止するメカニズムを示す図
【図２】本発明を実施するエッチング装置の概略図
【図３】実施例１のＴＦＴ作製工程を示す図
【図４】実施例１のＴＦＴ作製工程を示す図
【図５】実施例１のＴＦＴ作製工程を示す図
【図６】実施例１のＴＦＴ作製工程を示す図
【図７】実施例１のＴＦＴ作製工程を示す図
【図８】実施例２の透過型液晶パネルを示す図
【図９】実施例３のアクティブマトリクス基板の例を示す図
【図１０】実施例４のＥＬパネル回路図を示す図
【図１１】実施例６の電子機器の例を示す図
【図１２】実施例６の電子機器の例を示す図
【図１】
0004583533.tif 000002
【図２】
0004583533.tif 000003
【図３】
0004583533.tif 000004
【図４】
0004583533.tif 000005
【図５】
0004583533.tif 000006
【図６】
0004583533.tif 000007
【図７】
0004583533.tif 000008
【図８】
0004583533.tif 000009
【図９】
0004583533.tif 000010
【図１０】
0004583533.tif 000011
【図１１】
0004583533.tif 000012
【図１２】
0004583533.tif 000013