(57)【特許請求の範囲】
【請求項１】
ＣＶＤ法による接続孔へのタングステンの埋め込みを含む半導体装置の製造方法において、以下の工程（Ａ）〜（Ｅ）を含むことを特徴とする製造方法。
（Ａ）接続孔が形成された層間絶縁膜上にＴｉ、ＴｉＮが順に形成されたグルーレイヤーとしての第１導電膜を形成する工程、
（Ｂ）エッジカットとウェハを非接触の状態で、前記第１導電膜の表面にシリコンの核を形成する工程、
（Ｃ）エッジカットとウェハを非接触の状態で、六フッ化タングステンガスとシランガスを用いて、六フッ化タングステンガスの流量をシランガスの流量よりも小さく設定した条件のＣＶＤ法により、前記第１導電膜上に第２導電膜の初期核形成膜を形成する工程、
（Ｄ）エッジカットとウェハを接触させた状態で、六フッ化タングステンガスと水素ガスを用いたＣＶＤ法により、少なくとも前記接触孔を埋め込む膜厚で前記第２導電膜の初期核形成膜上に第２導電膜を形成する工程、
（Ｅ）前記第２導電膜を前記接続孔内にのみ残すようにエッチバックする工程。
【請求項２】
前記工程（Ｃ）で、エッジカット配置領域の前記第１導電膜上に形成する前記第２導電膜の初期核形成膜の膜厚は３０〜１００Åである請求項１に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に層間絶縁膜に形成された接続孔の埋め込み方法に関するものである。
【０００２】
【従来の技術】
コンタクトホールやビアホールなど、層間絶縁膜に形成された接続孔内にグルーレイヤー（接着層）を介してタングステンを埋め込む従来技術がある。
例えば特開平７−２４５３００号公報では、ＣＶＤ（化学的気相成長）法によりタングステンで接続孔を埋め込む際、上層がＴｉＮ（窒化チタン）膜、下層がＴｉ（チタン）膜の積層膜（ＴｉＮ／Ｔｉ）からなるグルーレイヤーを用い、窒化チタン膜がチタン膜を完全に覆った状態でタングステンの形成を行なう。これにより、タングステンの原料ガスであるＷＦ6（六フッ化タングステン）ガスのチタン膜への侵食を抑制し、グルーレイヤーのはがれを防止している（従来技術１）。
【０００３】
また、ＣＶＤ法によりタングステンで接続孔を埋め込む際、グルーレイヤーの上層にバリア性に乏しいＲＴＡ（高速昇温） ＴｉＮを使用すると、ＷＦ6侵食によりグルーレイヤーのはがれが生じる。そこで、グルーレイヤーにＲＥＡＣＴＩＶＥ ＴｉＮを使用し、アニールしてやることではがれを抑制できる（FAILURE OF TITANIUM NITRIDE DIFFUSION BARRIERS DURING TUNGSTEN CHEMICAL VAPOR DEPOSITION: THEORY AND PRACTICE, M. Ruttent et al./ Advanced Metallization for ULSI Applications, 1992, 277-283参照、従来技術２）。
【０００４】
従来技術１では、グルーレイヤーでＴｉ膜が露出してしまうとはがれを抑制することができない。
また、従来技術２に示されているように、グルーレイヤーにＲＴＡ ＴｉＮを使用すると、ＲＴＡ ＴｉＮはＴｉＮに比べてＷＦ6に対するバリア性に乏しいため、はがれる可能性が大きくなる。
【０００５】
このような問題は特にウェハエッジ部分（ウェハの周辺部分）で顕著である。
ＣＶＤ装置などの装置においては、図５に示すように、ウェハ３１に処理を施す際、ウェハ３１を載せたウェハステージ３３を上昇させてウェハエッジ部分にエッジカット９を接触させる。そのため、ウェハエッジ部分では、タングステン形成工程までの様々な前工程において、ウェハエッジ部分にエッジカットが直接触れてキズが生じ易い。
【０００６】
図６に示すように、ウェハエッジ部分のＳｉ（シリコン）基板１表面にキズ７が存在すると（（ａ）参照）、その上層に形成される層間絶縁膜１１の表面にキズ７に対応して段差部１３が形成される（（ｂ）参照）。さらに、層間絶縁膜１１表面にエッジカットが接触されてキズ１７が生じる（（ｃ）参照）。このような状態で、層間絶縁膜１１上にＴｉＮ／Ｔｉからなるグルーレイヤーを形成すると、段差部１３及びキズ１７部分ではＴｉＮ膜が十分にはカバレッジされにくい。ＴｉＮ膜が十分にカバレッジされていない部分はＷＦ6ガスに対するバリア性が非常に弱い。ＣＶＤ法によりタングステン膜を形成する際、エッジカットとウェハが接触した状態でも、エッジカットとウェハの隙間に入り込むわずかなＷＦ6ガスによりグルーレイヤーのＴｉ膜が侵食され、グルーレイヤーのはがれを引き起こす。
【０００７】
【発明が解決しようとする課題】
グルーレイヤーがはがれると、そのはがれた薄片が素子部分に付着して欠陥となるなどの不具合を引き起こすという問題があった。
ＴｉＮに比べてバリア性に乏しいＲＴＡ ＴｉＮをグルーレイヤーに使用したときにも同様の問題が発生する。
【０００８】
そこで本発明は、ＣＶＤ法による接続孔へのタングステンの埋め込みを含む半導体装置の製造方法において、グルーレイヤーにおいてＴｉ膜が露出している場合、又はグルーレイヤーにＲＴＡ ＴｉＮを使用した場合でも、グルーレイヤーのはがれを防止することができる製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明は、ＣＶＤ法による接続孔へのタングステンの埋め込みを含む半導体装置の製造方法であって、以下の工程（Ａ）〜（Ｅ）を含む。
（Ａ）接続孔が形成された層間絶縁膜上にＴｉ、ＴｉＮが順に形成されたグルーレイヤーとしての第１導電膜を形成する工程、
（Ｂ）エッジカットとウェハを非接触の状態で、上記第１導電膜の表面にシリコンの核を形成する工程、
（Ｃ）エッジカットとウェハを非接触の状態で、六フッ化タングステンガスとシランガスを用いて、六フッ化タングステンガスの流量をシランガスの流量よりも小さく設定した条件のＣＶＤ法により、上記第１導電膜上に第２導電膜の初期核形成膜を形成する工程、
（Ｄ）エッジカットとウェハを接触させた状態で、六フッ化タングステンガスと水素ガスを用いたＣＶＤ法により、少なくとも上記接触孔を埋め込む膜厚で上記第２導電膜の初期核形成膜上に第２導電膜を形成する工程、
（Ｅ）上記第２導電膜を上記接続孔内にのみ残すようにエッチバックする工程。
本明細書において、エッジカットが配置されるウェハ上の領域をエッジカット配置領域と称す。
【００１０】
工程（Ｃ）において、エッジカットとウェハを非接触の状態で第１導電膜上に第２導電膜の初期核形成膜を形成することにより、エッジカット配置領域の第１導電膜上にも第２導電膜の初期核形成膜を形成する。この第２導電膜の初期核形成膜は、工程（Ｄ）においてエッジカットとウェハを接触させた状態で行なう第２導電膜の形成の際に、エッジカットとウェハの隙間に入り込むタングステンを含む金属化合物ガスに対してバリア膜として働き、タングステンを含む金属化合物ガスによって第１導電膜が侵食されるのを防止する。
【００１１】
工程（Ｃ）において、第２導電膜の初期核形成膜を形成する際、エッジカット配置領域に拡散するタングステンを含む金属化合物ガスの量が大きくなると、第２導電膜の初期核形成膜を形成する段階で第１導電膜が侵食される虞れがある。そこで、第２導電膜の初期核形成膜を形成する前に、エッジカットとウェハを非接触の状態で、第１導電膜の表面にＳｉの核を形成する。このＳｉの核は第２導電膜の初期核形成膜を形成する際にバリア膜として働き、タングステンを含む金属化合物ガスによって第１導電膜が侵食されるのを防止する。
【００１２】
上記工程（Ｃ）で、六フッ化タングステンガスとＳｉＨ4（シラン）ガスを用いると、気相反応が支配的になり、ウェハ周辺部のエッジカット配置領域に届くまでに消費されるＷＦ6の量が多くなる。これにより、ＷＦ6によるエッジカット配置領域での第１導電膜の侵食を防止することができる。
【００１３】
上記工程（Ｃ）で、六フッ化タングステンガスの流量をシランガスの流量よりも小さく設定して上記第２導電膜の初期核形成膜を形成する。その結果、気相反応が支配的になり、ウェハ周辺部のエッジカット配置領域に届くまでに消費されるＷＦ6の量が多くなるので、ＷＦ6によるエッジカット配置領域での第１導電膜の侵食を防止することができる。
【００１４】
上記工程（Ｃ）で、エッジカットが配置される領域の上記第１導電膜上に形成する上記第２導電膜の初期核形成膜の膜厚は３０〜１００Å（オングストローム）であることが好ましい。エッジカット配置領域に形成される第２導電膜の初期核形成膜の膜厚が厚くなると、膜ストレスが大きくなり、後工程で上層に配線用の導電膜を形成した際に第２導電膜の初期核形成膜部分がはがれて異物が発生する。そこで、第２導電膜の初期核形成膜を３０〜１００Åの膜厚で形成することにより、バリア膜としての機能をもたせつつ、膜ストレスを小さく抑えることができ、後工程で上層に配線用の導電膜を形成する際に第２導電膜の初期核形成膜がはがれるのを防止することができる。
【００１５】
【実施例】
図１、図２及び図３は一実施例を説明するための工程断面図である。図１はウェハ周辺部のエッジカット配置領域での断面、図２及び図３は接続孔形成領域での断面を示す。図１から図２を用いてこの実施例を説明する。
（１）Ｓｉ基板１上にゲート酸化膜３を介してポリシリコン膜からなるトランジスタのゲート電極５を形成する。ウェハ周辺部のエッジカット配置領域には、ゲート電極５を形成するまでの工程でエッジカットが接触され、Ｓｉ基板１表面にキズ７が存在している（図１（ａ）及び図２（ａ）参照）。
【００１６】
（２）図１に示すエッジカット配置領域よりも外周側でエッジカットとウェハを接触させた状態で、Ｓｉ基板１上全面に層間絶縁膜１１を形成する。エッジカット配置領域の層間絶縁膜１１にはＳｉ基板１のキズ７に対応して段差部１３が形成される（図１（ｂ）及び図２（ｂ）参照）。
【００１７】
（３）図１に示すエッジカット配置領域でエッジカット（図示は省略）とウェハを接触させた状態で、写真製版技術及びエッチング技術により、層間絶縁膜１１のゲート電極５に対応する位置及びＳｉ基板１の所望の位置に対応する位置にコンタクトホール１５を形成する。このとき、図１に示すエッジカット配置領域において、エッジカットの接触によって層間絶縁膜１１の表面にキズ１７が発生する（図１（ｃ）及び図２（ｃ）参照）。
【００１８】
（４）図１に示すエッジカット配置領域よりも外周側でエッジカットとウェハを接触させた状態で、コンタクトホール１５を含む層間絶縁膜１１上に、例えばチタン膜を１０００Åの膜厚で形成し、窒素雰囲気中で温度は８００℃、時間は６０秒の条件でランプアニール処理を施し、チタン膜表面を窒化させてＲＴＡ ＴｉＮを形成し、ＴｉＮ／Ｔｉからなるグルーレイヤー（第１導電膜）１９を形成する。このとき、図１に示すエッジカット配置領域において、段差部１３上及びキズ１７上のグルーレイヤー１９はカバレッジが十分でない（図１（ｄ）及び図２（ｄ）参照）。
【００１９】
（５）エッジカットとウェハを非接触の状態で、例えば基板温度は４５０℃、ＳｉＨ4ガス流量は３０ｓｃｃｍ、時間は３０秒の条件でＳｉＨ4ガスを流して、エッジカット配置領域を含むグルーレイヤー１９上に２０Åの膜厚でＳｉの核２１を形成する（図１（ｅ）及び図２（ｅ）参照）。
エッジカットとウェハを非接触にする際、例えば図４に示すように、ウェハステージ３３を降下させ、エッジカット９をエッジカット保持部材３５に支持させてエッジカット９とウェハ３１を非接触にする。ただし、本発明において、エッジカットとウェハを非接触にする方法はこれには限定されない。
【００２０】
（６）エッジカットとウェハを非接触の状態で、ＷＦ6ガスとＳｉＨ4ガスを用いたＣＶＤ法により、グルーレイヤー１９上にタングステン膜（第２導電膜）の初期核形成膜２３を形成する。この際、気相反応が支配的になる条件、例えば基板温度は４５０℃、ＷＦ6ガス流量は５ｓｃｃｍ、ＳｉＨ4ガス流量は１５ｓｃｃｍ、時間は４０秒の条件で処理を行ない、接続孔形成領域を含むエッジカットにかからない領域には７００Åの膜厚で、エッジカット配置領域には５０Åの膜厚で初期核形成膜２３を形成する（図１（ｆ）及び図２（ｆ）参照）。
このとき、Ｓｉの核２１がバリア膜として働き、ＷＦ6ガスによりグルーレイヤー１９が侵食されてはがれるのを防止する。
【００２１】
（７）図１に示すエッジカット配置領域でエッジカット９とウェハを接触させた状態で、ＷＦ6ガスとＨ2（水素）ガスを用いたＣＶＤ法により、ホール埋め込み用タングステン膜２５をエッジカット配置領域以外の初期核形成膜２３上に形成する（図１（ｇ）及び図２（ｇ）参照）。このとき、初期核形成膜２３がバリア膜として働き、ＷＦ6ガスによりグルーレイヤー１９が侵食されてはがれるのを防止する。
【００２２】
以下の工程は図１に示すエッジカット配置領域にエッジカット９を接触させた状態（図１（ｇ）参照）で行なうので、エッジカット配置領域の工程断面図は省略する。
（８）タングステン膜２５をエッチバックし、コンタクトホール１５以外のタングステン膜２５を除去する。このとき、コンタクトホール１５以下の初期核形成膜２３も同時に除去される（図３（ｈ）参照）。
（９）Ｓｉ基板１上全面に上層配線用アルミニウム合金膜２７を形成する（図３（ｉ）参照）。
【００２３】
（１０）アルミニウム合金膜２７上にレジスト膜を形成し、写真製版技術によりレジストパターンを形成した後、そのレジストパターンをマスクとしてアルミニウム合金膜２７及びグルーレイヤー１９をパターン化して、配線２９を形成する。その後、レジストパターンを除去する（図３（Ｊ）参照）。
【００２４】
このように、本発明によれば、グルーレイヤーにＲＴＡ ＴｉＮを使用した場合でも、グルーレイヤーのはがれを防止することができる。
また、グルーレイヤーとして、チタン膜の上層に窒化チタン膜を堆積したＴｉＮ／Ｔｉを用い、下層のＴｉ膜が露出している場合であっても、グルーレイヤー上層に形成するＳｉの核及びタングステン膜の初期核形成膜により、グルーレイヤーへのＷＦ6の侵食を防止し、グルーレイヤーのはがれを防止することができる。
【００２５】
この実施例では本発明の製造方法をコンタクトホールへのタングステンの埋め込みに適用しているが、本発明はこれに限定されるものではなく、多層配線の接続に用いるビアホールへのタングステンの埋め込みに適用してもよい。
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００２６】
【発明の効果】
請求項１に記載の製造方法では、層間絶縁膜上にＴｉ、ＴｉＮが順に形成されたグルーレイヤーとしての第１導電膜を形成する工程（Ａ）、エッジカットとウェハを非接触の状態で、上記第１導電膜の表面にシリコンの核を形成する工程（Ｂ）、エッジカットとウェハを非接触の状態で、六フッ化タングステンガスとシランガスを用いて、六フッ化タングステンガスの流量をシランガスの流量よりも小さく設定した条件のＣＶＤ法により、第１導電膜上に第２導電膜の初期核形成膜を形成する工程（Ｃ）、エッジカットとウェハを接触させた状態で、六フッ化タングステンガスと水素ガスを用いたＣＶＤ法により、第２導電膜の初期核形成膜上に第２導電膜を形成する工程（Ｄ）、第２導電膜を接続孔内にのみ残すようにエッチバックする工程（Ｅ）を含むようにしたので、工程（Ｄ）においてエッジカットとウェハを接触させた状態で行なう第２導電膜の形成の際に、工程（Ｃ）で形成した第２導電膜の初期核形成膜がエッジカットとウェハの隙間に入り込むタングステンを含む金属化合物ガスに対してバリア膜として働き、タングステンを含む金属化合物ガスによって第１導電膜が侵食されてはがれるのを防止することができる。
【００２７】
さらに、請求項１に記載の製造方法では、第２導電膜の初期核形成膜を形成する前に、エッジカットとウェハを非接触の状態で、第１導電膜の表面にＳｉの核を形成する工程（Ｂ）を含むようにしたので、Ｓｉの核が第２導電膜の初期核形成膜を形成する際にバリア膜として働き、タングステンを含む金属化合物ガスによって第１導電膜が侵食されてはがれるのを防止することができる。
【００２８】
さらに、請求項１に記載の製造方法では、工程（Ｃ）で、ＷＦ6ガスとＳｉＨ4ガスを用いるようにしたので、ウェハ周辺部のエッジカット配置領域に届くまでに消費されるＷＦ6の量が多くなり、ＷＦ6によりエッジカット配置領域で第１導電膜が侵食されてはがれるのを防止することができる。
【００２９】
さらに、請求項１に記載の製造方法では、工程（Ｃ）で、ＷＦ6ガスの流量をＳｉＨ4ガスの流量よりも小さく設定して第２導電膜の初期核形成膜を形成するようにしたので、ウェハ周辺部のエッジカット配置領域に届くまでに消費されるＷＦ6の量が多くなり、ＷＦ6によりエッジカット配置領域で第１導電膜が侵食されてはがれるのを防止することができる。
【００３０】
請求項２に記載の製造方法では、工程（Ｃ）で、エッジカットが配置される領域の第１導電膜上に形成する第２導電膜の初期核形成膜の膜厚は３０〜１００Åであるようにしたので、バリア膜としての機能をもたせつつ、膜ストレスを小さく抑えることができ、後工程で上層に配線用の導電膜を形成する際に第２導電膜の初期核形成膜がはがれるのを防止することができる。
【図面の簡単な説明】
【図１】一実施例を説明するためのエッジカット配置領域での工程断面図である。
【図２】一実施例を説明するための接続工形成領域での工程断面図である。
【図３】図２の続きを説明するための接続工形成領域での工程断面図である。
【図４】エッジカットとウェハを非接触にした状態を示す断面図である。
【図５】エッジカットとウェハを接触させた状態を示す断面図である。
【図６】従来の製造方法におけるウェハエッジ部分での工程断面図である。
【符号の説明】
１      Ｓｉ基板
３      ゲート酸化膜
５      ゲート電極
７      Ｓｉ基板表面のキズ
９      エッジカット
１１      層間絶縁膜
１３      段差部
１５      コンタクトホール
１７      層間絶縁膜表面のキズ
１９      グルーレイヤー
２１      Ｓｉの核
２３      タングステン膜の初期核形成膜
２５      ホール埋め込み用タングステン膜
２７      上層配線用アルミニウム合金膜
２９      配線
【図１】
0004526217.tif 000002
【図２】
0004526217.tif 000003
【図３】
0004526217.tif 000004
【図４】
0004526217.tif 000005
【図５】
0004526217.tif 000006
【図６】
0004526217.tif 000007