(57)【特許請求の範囲】
【請求項１】
受光素子とバイポーラトランジスタとを有する半導体装置であって、
半導体基体よりなるか、あるいは半導体基体上に成膜された半導体層よりなる第１導電型の第１の半導体領域と、
前記第１の半導体領域上に形成された第１導電型の半導体層から成る、前記第１の半導体領域に比し低不純物濃度の第１導電型の第２の半導体領域と、
前記第２の半導体領域に対して前記第２の半導体領域の深さより浅く前記第１導電型の半導体層に第２導電型不純物が導入された不純物領域よりなる第１または第２導電型の高抵抗率の第３の半導体領域と、
前記第３の半導体領域上に形成された第２導電型の半導体層から成る、第２導電型の低不純物濃度の第４の半導体領域と、
前記第４の半導体領域上に形成され、前記第２導電型の半導体層に導入された高不純物濃度の第２導電型不純物を含有する第５の半導体領域とを具備して、前記受光素子が構成され、
前記バイポーラトランジスタを構成する、コレクタ領域、ベース領域、エミッタ領域の各半導体領域が、前記第２導電型の半導体層内に形成され、
前記受光素子の形成部と前記バイポーラトランジスタの形成部との間に相当する位置に、これらを分離する第１導電型の分離領域が形成され、
前記分離領域が、前記第１導電型の半導体層に比し高不純物濃度を有している
ことを特徴とする半導体装置。
【請求項２】
前記受光素子の、受光面から前記第１の半導体領域までの距離が、入射光の吸収長より大に選定されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第５の半導体領域の厚さが、０．０１μｍ〜０．２μｍとされたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記受光素子に逆方向電圧を印加した状態で、前記第３の半導体領域が完全に空乏化するように、前記第３の半導体領域の不純物濃度が１×１０14atoms/cm3以下に選定されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記受光素子に逆方向電圧を印加した状態で、前記第３の半導体領域と前記第４の半導体領域とが完全に空乏化するように、前記第３の半導体領域の不純物濃度が１×１０14atoms/cm3以下に選定され、前記第４の半導体領域の不純物濃度が５×１０14atoms/cm3以下に選定されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
受光素子とバイポーラトランジスタとを具備する半導体装置を製造する方法であって、
第１導電型の第１の半導体領域を形成する工程と、
前記第１の半導体領域上に、第１導電型の半導体層から成る、前記第１の半導体領域に比し低不純物濃度の第１導電型の第２の半導体領域を形成する工程と、
前記第２の半導体領域に対して、前記第２の半導体領域の深さより浅く前記第１導電型の半導体層に第２導電型不純物を導入して第１または第２導電型の高抵抗率の第３の半導体領域を形成する工程と、
前記受光素子の形成部と前記バイポーラトランジスタの形成部との間に相当する位置の前記第１導電型の半導体層に、第１導電型不純物を導入して、前記第１導電型の半導体層に比し高不純物濃度の第１導電型の分離領域を形成する工程と、
前記第３の半導体領域上に第２導電型の半導体層から成る第２導電型の低不純物濃度の第４の半導体領域を形成する工程と、
前記第４の半導体領域上に高不純物濃度の第２導電型不純物を前記第２導電型の半導体層に選択的に導入して第５の半導体領域を形成する工程と、
バイポーラトランジスタを構成する、コレクタ領域、ベース領域、エミッタ領域の各半導体領域を、前記第２導電型の半導体層内に順次形成する工程とを有し、前記受光素子と前記バイポーラトランジスタとを形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子およびバイポーラトランジスタを有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
受光素子のフォトダイオードは、光信号を電気信号に変換することが可能であり、各種の光−電気変換器における制御用光センサーなどに広く用いられている。受光素子を有する半導体装置は、しばしば受光素子としての例えばフォトダイオードが、バイポーラトランジスタ、抵抗、キャパシタ等の他の各種回路素子とともに同一の半導体基板上に混載されて、いわゆるフォトＩＣとして構成される。この種のフォトＩＣは、一般に、バイポーラトランジスタの製造方法に従って形成される。一方、この種のフォトＩＣにおいては、高感度、かつ高速な受光素子と高性能のバイポーラトランジスタと混載して形成することの要求が高い。
【０００３】
図４は、従来構造による受光素子であるフォトダイオードと、バイポーラトランジスタとが混載されてなる集積回路（ＩＣ）、いわゆるフォトＩＣの概略断面図を示す。図示の例では、バイポーラトランジスタとしてｎｐｎトランジスタＴＲ、フォトダイオードＰＤとしてアノードコモン型フォトダイオードが同一の半導体基板上に具備されて成る例えばフォトＩＣとして用いられるバイポーラＩＣを例示するものである。
【０００４】
このバイポーラＩＣにおいては、抵抗率２０Ω・ｃｍの低不純物濃度のｐ型Ｓｉ基板よりなる半導体基体１が用意され、ｎｐｎ型トランジスタの形成領域Ｔに、高不純物濃度のｎ型のコレクタ埋込み領域２が選択的に形成され、フォトダイオードの形成領域Ｐに、ｐ型のアノード埋込み領域３がそれぞれ選択的に形成される。そして、この半導体基体１上に、例えば抵抗率が２０Ωｃｍ、厚さが１μｍのｎ型半導体層４がエピタキシャル成長されて半導体基板５が形成される。
【０００５】
この半導体基板５の、半導体素子間、この例ではトランジスタ形成部Ｔおよびフォトダイオード形成部Ｐ間と、これらを囲んで互いに絶縁分離を行うべき部分、あるいは素子内の絶縁分離を行うべき部分に局部的熱酸化いわゆるＬＯＣＯＳ（Local Oxidation of Silicon）によってＳｉＯ2 による分離絶縁層６が形成される。また、半導体素子間を絶縁分離する分離絶縁層６下には、高不純物濃度の分離領域１６が形成される。
【０００６】
半導体層４の、ｎｐｎトランジスタの形成領域Ｔの、分離絶縁層６によって囲まれた部分には、ｎ型のコレクタ領域７が形成され、これに、選択的にｐ型のベース領域８が形成される。また、このベース領域８の周辺部上には、ｐ型の不純物が導入された第１の多結晶半導体層９が被着されて、この多結晶半導体層９からの不純物拡散によってｐ型のベース電極取出し領域１０が形成される。また、ベース領域８の中心部上には、ｎ型の不純物が導入された第２の多結晶半導体層１１が被着されて、この多結晶半導体層１１からの不純物拡散によってｎ型のエミッタ領域１２が形成される。
【０００７】
また、コレクタ領域７には、コレクタ埋込み領域２に達する深さのｎ型の高不純物濃度のコレクタ電極取出し領域１３が形成される。
【０００８】
一方、アノードコモン型フォトダイオードの形成領域Ｐにおいては、ｎ型の半導体層４によって低不純物濃度のカソード領域１４が構成され、これの上の受光面の全域に渡って高不純物濃度のカソード領域１５が形成される。また、分離絶縁層６によって上記カソード領域１４および１５と分離された、アノード埋込み領域３の周辺部上に、ｐ型の高不純物濃度のアノード電極取出し領域１７が形成され、この領域１７が、例えば高不純物濃度のｐ型の分離領域１６を介してアノード埋込み領域３に連結するようになされる。
【０００９】
半導体基板５の表面すなわち半導体層４の表面には、例えばＳｉＯ2 よる絶縁層１８が形成され、これに穿設したコンタクト窓を通じて、コレクタ電極取出し領域１３上、第１の多結晶半導体層９上、高不純物濃度のカソード領域１５上、アノード電極取出し領域１７上にそれぞれコレクタ電極１９Ｃ、ベース電極１９Ｂ、カソード電極１９Ｋ、アノード電極１９Ａがオーミックに被着形成される。また、第２の多結晶半導体層１１は、表面絶縁層１８上に延在して形成され、この多結晶半導体層１１上にエミッタ電極１９Ｅがオーミックに被着形成される。
【００１０】
このようにして、共通（同一）半導体基板５上に、ｎ型のコレクタ領域７、ｐ型のベース領域８およびｎ型のエミッタ領域１２によってｎｐｎ型のトランジスタＴＲが形成されるとともに、ｐ型の半導体基体１に形成されたｐ型のアノード埋込み領域３、ｎ型のカソード領域１４および１５によってアノードコモン型のフォトダイオードＰＤが形成されたバイポーラＩＣが形成される。
【００１１】
このバイポーラＩＣにおいて、コレクタ埋込み領域２などの高不純物濃度領域は、例えば１×１０17atoms/cm3 〜１×１０21atoms/cm3 程度の不純物濃度を有し、低不純物濃度の半導体基体１、半導体層４などは、例えば１×１０11atoms/cm3 〜１×１０16atoms/cm3 程度の不純物濃度を有する。
【００１２】
また、図５は、従来の同様の受光素子を具備するいわゆるフォトＩＣとバイポーラＩＣとが混在する半導体集積回路の他の例の概略断面図を示すもので、この例においては、ｐ型Ｓｉ基板より成る半導体基体１上に、全面的に高不純物濃度のｐ型の第１の半導体層２１を形成し、これの上に全面的に低不純物濃度のｐ型いわゆるｐ- 型の第２の半導体層２２をエピタキシャル成長する。更に、この半導体層２２上に、これより更に低不純物濃度のいわゆるｐ--型の第３の半導体層２３をエピタキシャル成長する。この第３の半導体層２３は、その厚さが例えば７μｍとされ、抵抗率が２００Ω・ｃｍとされる。
【００１３】
そして、この第３の半導体層２３を横切って、各素子間、すなわちこの例では各バイポーラトランジスタの形成部およびフォトダイオードの形成部間とこれらを囲んでｐ型の高不純物濃度の分離領域２６が形成される。また、第３の半導体層２３上には、半導体層４がエピタキシャル成長されて、半導体基板５が形成される。図５において、図４と対応する部分には同一符号を付して重複説明を省略するが、この場合においても、共通の半導体基板５に、ｎｐｎ型トランジスタＴＲとフォトダイオードＰＤとが形成されたフォトＩＣが構成される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した受光素子を含む半導体装置、いわゆるフォトＩＣにおいては、以下のような問題があった。
【００１５】
すなわち、図４で説明した構造のＩＣにおける第１の問題点は、フォトダイオードの感度を高くすることが難しいということである。これについて、具体的に説明すると、図４に示す低不純物濃度のエピタキシャル成長半導体層４によるカソード領域１４は、いわゆるＰＩＮフォトダイオードのＩ領域に相当し、光電変換を有効に行わせる領域となるが、その厚さは１μｍ以下とされる。この厚さを１μｍ以下に選定する理由は、この半導体層４に、数十ＧＨｚの周波数特性を有するバイポーラトランジスタを形成するには、この半導体層４の厚さは、１μｍ以下にすることが必要であり、この厚さをそれ以上にすると周波数特性が悪くなってしまうことに因る。
【００１６】
それに対して、フォトダイオードの受光感度を充分に確保するためには、光吸収長の２倍程度の深さで発生したキャリア（電子・正孔）をも光電流に寄与させる必要がある。例えばＤＶＤ（Digital Versatile Disc) で用いている６５０ｎｍの波長の光において、その光強度がシリコン表面における光強度の１／ｅ（ｅ：自然対数の底＝２．７１８２８１８２８‥‥）になるシリコン表面よりの深さ、すなわち光吸収長は、約３μｍであって、上述した半導体層４の厚さの１μｍよりもかなり長い。
【００１７】
したがって、上述の構成によるフォトダイオードＰＤにおいては、ｎ型半導体層４すなわち低不純物濃度のカソード領域１４より深い位置、すなわちｐ型の埋込みアノード領域３の比較的不純物濃度が高い領域で発生したキャリアは、その拡散長が短く、空乏層へ達する前に再結合して、光電流に寄与しない。その結果、充分な受光感度を確保することができないことになる。
【００１８】
ここで、ｐ型のアノード埋込み領域３は、フォトダイオードのアノード側の寄生抵抗を減らすために必要であり、このｐ型アノード埋込み領域３が省略される場合は、寄生抵抗が増大することから、周波数特性の悪化を招くことになる。
【００１９】
図４で説明した従来の受光素子を含む半導体装置、いわゆるフォトＩＣにおける第２の問題点は、上述したように、半導体層４に形成されるバイポーラトランジスタＴＲの要求から、この半導体層４の厚さは、１μｍ以下とされるものであるが、この場合、フォトダイオードにおいて、この半導体４によるカソード領域１４がその全厚さに渡って空乏化しても、このような狭い空乏層の幅では、フォトダイオードの寄生容量が大きくなり、フォトダイオードの周波数特性を良くすることが難しいことにある。
【００２０】
このような図４に示す従来の半導体装置における第１および第２の問題点を解決するものとして前述した図５に示す半導体装置が提案されたものであり、この構成によれば、ＰＩＮフォトダイオードのＩ領域が、それぞれ低不純物濃度によるいわゆるｐ- 型の第２の半導体層２２と、これの上のいわゆるｐ--型の半導体層２３と、更にこれの上のいわゆるｎ- 型の半導体層４とによって構成されていることから、このＩ領域の厚さを充分大にすることができる。すなわち、このＩ領域の厚さを光の吸収長よりも充分厚く形成でき、その結果、充分な受光感度を確保することができる。
【００２１】
一方、ｐ--型の第３の半導体層２３は、前述したように、半導体層１４の厚さが７μｍ程度で、抵抗率が２００〔Ω・ｃｍ〕程度であって、フォトダイオードに印加する逆方向電圧である１．５〜２．５〔Ｖ〕で充分空乏化され、空乏層幅を充分確保できるため、フォトダイオードの寄生容量も充分小さくすることができ、フォトダイオードＰＤの周波数特性も充分高くすることができるものである。
【００２２】
ところが、この図５の構成においては、そのｐ--型半導体層２３の抵抗率が２００〔Ω・ｃｍ〕というきわめて高い抵抗率とされて、低い逆方向電圧で空乏層が広がるようにされていることから、このｐ--型半導体層２３をもって素子分離を行うことができない。したがって、この構成においては、各素子間例えばバイポーラ素子間には、この素子分離を行うためのｐ型の高不純物濃度の分離領域２６を低不純物濃度のｐ--型半導体層２３を横切って形成し、この分離領域２６とｐ- 半導体層２２とをもって素子分離を行う必要がある。
【００２３】
しかしながら、このような分離領域２６を、半導体層２２もしくは半導体層２１に達する深さに形成するには、高温、長時間の熱処理が必要であり、このために、この分離領域２６における横方向の広がりも大きくなって、トランジスタＴＲの実質的占有面積、すなわちセルサイズが大となる。
【００２４】
また、この構成による場合、高不純物濃度の分離領域２６と、バイポーラトランジスタＴＲの同様に高不純物濃度のコレクタ埋込み領域２との対向部においては、耐圧等の問題から、所要の間隔を保持する必要があって、これにより更にセルサイズの増大化を来す。
【００２５】
また、このように、トランジスタＴＲのコレクタ埋込み領域２と、分離領域２６とが対峙していることから、これら間の寄生容量、接合容量による寄生容量の増加を来し、これによってトランジスタの周波数特性を悪化させるという問題が生じる。
【００２６】
つまり、図４の構成によるときは、バイポーラトランジスタ素子の周波数特性を確保した状態で、フォトダイオードを形成するときは、その受光感度ないしは周波数特性に問題が生じ、図５の構成によってフォトダイオードの受光感度および周波数特性の改善を図る場合、寄生容量によるバイポーラトランジスタの周波数特性に問題が生じ、バイポーラトランジスタの特性と、フォトダイオードの感度、および周波数特性の改善は、トレードオフの関係となるという問題があった。
【００２７】
本発明は、このような諸問題の解決をはかり、フォトダイオードの受光感度を高め、フォトダイオードの寄生容量を小さくしてその周波数特性を高め、かつ、バイポーラ素子の特性、セルサイズを、フォトダイオードの混載されない場合のバイポーラ素子の特性、およびセルサイズと同等にすることができるようにした半導体装置とその製造方法を提供するものである。
【課題を解決するための手段】
【００２８】
本発明による半導体装置は、受光素子とバイポーラトランジスタとを有し、半導体基体よりなるか、あるいは半導体基体上に成膜された半導体層よりなる第１導電型の第１の半導体領域と、この第１の半導体領域上に形成された第１導電型の半導体層から成る、この第１の半導体領域に比し低不純物濃度の第１導電型の第２の半導体領域と、この第２の半導体領域に対してこの第２の半導体領域の深さより浅く第１導電型の半導体層に第２導電型不純物が導入された不純物導入領域よりなる第１または第２導電型の高抵抗率の第３の半導体領域と、この第３の半導体領域上に形成された第２導電型の半導体層から成る、第２導電型の低不純物濃度の第４の半導体領域と、この第４の半導体領域上に形成され、第２導電型の半導体層に導入された高不純物濃度の第２導電型不純物を含有する第５の半導体領域とを具備して、受光素子が構成され、バイポーラトランジスタを構成する、コレクタ領域、ベース領域、エミッタ領域の各半導体領域が第２導電型の半導体層内に形成され、受光素子の形成部とバイポーラトランジスタの形成部との間に相当する位置に、これらを分離する第１導電型の分離領域が形成され、この分離領域が、第１導電型の半導体層に比し高不純物濃度を有している構成とする。
【００２９】
また、本発明による半導体装置の製造方法は、受光素子とバイポーラトランジスタとを具備する半導体装置を製造する方法であって、第１導電型の第１の半導体領域を形成する工程と、この第１の半導体領域上に、第１導電型の半導体層から成る、第１の半導体領域に比し低不純物濃度の第１導電型の第２の半導体領域を形成する工程と、この第２の半導体領域に対して、この第２の半導体領域の深さより浅く第１導電型の半導体層に第２導電型不純物を導入して第１または第２導電型の高抵抗率の第３の半導体領域を形成する工程と、受光素子の形成部とバイポーラトランジスタの形成部との間に相当する位置の第１導電型の半導体層に、第１導電型不純物を導入して、第１導電型の半導体層に比し高不純物濃度の第１導電型の分離領域を形成する工程と、第３の半導体領域上に第２導電型の半導体層から成る第２導電型の低不純物濃度の第４の半導体領域を形成する工程と、この第４の半導体領域上に高不純物濃度の第２導電型不純物を第２導電型の半導体層に選択的に導入して第５の半導体領域を形成する工程と、バイポーラトランジスタを構成する、コレクタ領域、ベース領域、エミッタ領域の各半導体領域を、第２導電型の半導体層内に順次形成する工程とを有し、目的とする受光素子およびバイポーラトランジスタを有する半導体装置を製造する。
【００３０】
上述したように、本発明によれば、受光素子を構成する高抵抗率半導体領域を、第１導電型の低不純物濃度の第２の半導体領域に対して第２導電型不純物を導入したすなわち第２の半導体領域における第１導電型を打ち消すことによる第３の半導体領域によって構成することから、この領域は実際に伝導に寄与するキャリア数を減少させることができることから、実質的に極低濃度の不純物濃度領域が形成されたと等価になる。したがって、この受光素子に逆方向電圧を印加した際に生じる空乏層幅を容易に大とすることができ、受光感度を高めることができる。また、この空乏層幅を大にすることができることによって、寄生容量の低減化がはかられ、周波数特性の向上をはかることができる。
【発明の効果】
【００３１】
上述したように、本発明方法および本発明装置によれば、受光素子の受光感度に寄与する低不純物濃度部分を、バイポーラトランジスタや、受光素子の周波数特性等を低下させることなく大とすることができ、周波数特性と受光感度との双方を同時に満足することのできる受光素子を具備する半導体装置を確実に構成することができるものである。
【００３２】
また、バイポーラトランジスタ素子のセルサイズすなわち占有面積を、大とする不都合も回避され、これにより集積密度の向上、半導体装置の小型化をはかることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を説明する。本発明による半導体装置は、前述したように、受光素子とバイポーラトランジスタとを有し、半導体基体よりなるか、あるいは半導体基体上に成膜された半導体層よりなる第１導電型の第１の半導体領域と、この第１の半導体領域上に形成された第１導電型の半導体層から成る、この第１の半導体領域に比し低不純物濃度の第１導電型の第２の半導体領域と、この第２の半導体領域に対してこの第２の半導体領域の深さより浅く第１導電型の半導体層に第２導電型不純物が導入された不純物導入領域よりなる第１または第２導電型の高抵抗率の第３の半導体領域と、この第３の半導体領域上に形成された第２導電型の半導体層から成る、第２導電型の低不純物濃度の第４の半導体領域と、この第４の半導体領域上に形成され、第２導電型の半導体層に導入された高不純物濃度の第２導電型不純物を含有する第５の半導体領域とを具備して、受光素子が構成され、バイポーラトランジスタを構成する、コレクタ領域、ベース領域、エミッタ領域の各半導体領域が第２導電型の半導体層内に形成され、受光素子の形成部とバイポーラトランジスタの形成部との間に相当する位置に、これらを分離する第１導電型の分離領域が形成され、この分離領域が、第１導電型の半導体層に比し高不純物濃度を有している構成とする。
【００３４】
受光素子の、受光面から第１の半導体領域までの距離は、入射光の吸収長より大に選定し得る。また、第５の半導体領域の厚さは、０．０１μｍ〜０．２μｍに選定する。そして、受光素子に逆方向電圧を印加した状態で、第３の半導体領域が完全に空乏化するように、第３の半導体領域の不純物濃度を１×１０14atoms/cm3 以下に選定する。更に、受光素子に逆方向電圧を印加した状態で、第３の半導体領域と第４の半導体領域とが完全に空乏化するように、第３の半導体領域の不純物濃度を１×１０14atoms/cm3 以下に選定し、第４の半導体領域の不純物濃度を５×１０14atoms/cm3 以下に選定する。これら、第３および第４の半導体領域の不純物濃度は、実際には製造上等の問題から１×１０11atoms/cm3 以上とされる。
【００３５】
図１は、本発明による半導体装置の一例の概略断面図で、フォトダイオードＰＤとバイポーラトランジスタＴＲとが混載されたＩＣを示す。この種のＩＣ、例えば光記録媒体に対する光学的記録や光学的再生がなされる光ピックアップ等に適用される場合等においては、一般にフォトダイオードＰＤは、例えばトラッキングサーボ信号をも取り出すことができるように、複数のフォトダイオードＰＤを有してなるものであるが、図においては、バイポーラトランジスタＴＲとして、ｎｐｎトランジスタを代表して示し、また１つのフォトダイオードＰＤのみを図示している。しかしながら、ｎｐｎ型トランジスタに限られるものではなく、また、例えばこのｎｐｎトランジスタの他に、これと共にｐｎｐトランジスタ、抵抗、容量などの素子も、同一半導体基板４４上に形成されるものである。
【００３６】
この例では、半導体基板４４が、例えば第１導電型（この例ではｐ型）のＳｉ単結晶基板よりなる半導体基体４０を有し、これの上に半導体層４１〜４３、あるいは半導体層４２および４３がエピタキシャル成長されて構成される。
【００３７】
すなわち、例えば半導体基体４０の一主面に臨んで全面的に、埋め込み層を構成する第１導電型、この例ではｐ型の第１の半導体領域３１が形成される。この第１の半導体領域３１は、半導体基体４０自体によって構成することもできるし、半導体基体４０上に、不純物の拡散、イオン注入等による導入、Ｓｉのエピタキシャル成長等によって形成することができる。
【００３８】
この第１の半導体領域４１上に、不純物濃度が例えば７×１０14atoms/cm3 とされた比較的低不純物濃度の第１導電型、すなわち、この例ではｐ- の第１導電型半導体層４２がエピタキシャル成長されて第２の半導体領域３２が構成される。
【００３９】
この第２の半導体領域３２に、この半導体領域３２と異なる第２導電型の不純物が、受光素子の形成部に選択的に導入されてこの半導体領域３２と同導電型の第１の導電型、あるいはこれと異なる導電型の第２の導電型とされた第３の半導体領域３３が構成されるが、いずれにおいても、この不純物導入部において、半導体領域３２のｐ型の導電型が打ち消されて、より低不純物濃度のｐ--型もしくは充分低不純物濃度の第２導電型のｎ--と等価の第３の半導体領域３３が形成される。この第３の半導体領域３３の濃度は、１×１０11atoms/cm3 〜１×１０14atoms/cm3 、例えば６×１０13atoms/cm3 とする。
【００４０】
また、第１導電型の半導体層４２上に、第２導電型の半導体層４３がエピタキシャル成長されてこれにより第４の半導体領域３４が構成される。
【００４１】
また、この第４の半導体領域３４上に、第２導電型の高不純物濃度の第５の半導体領域３５が形成されて、フォトダイオードＰＤが構成される。
【００４２】
一方、第１導電型の半導体層４２の、受光素子の形成部と他の受光素子の形成部間およびバイポーラトランジスタ素子の形成部との間に相当する位置に、これら間を分離する第１導電型を有し、この半導体層４２に比し高不純物濃度を有する分離領域２６を形成する。この分離領域２６は、フォトダイオードＰＤ内の半導体層４２で発生したキャリアが、隣接するフォトダイオードに達する、いわゆるフォトダイオード間のクロストークを低減するために形成されている。この場合、フォトダイオードＰＤ周囲以外には、分離領域２６を形成する必要はない。
【００４３】
また、第１導電型の半導体層４２のバイポーラトランジスタ素子の形成部に、第２導電型の高不純物濃度のコレクタ埋込み領域２が形成され、これの上の第２導電型の半導体層４３に、コレクタ領域７が形成され、これの上に選択的に第１導電型のベース領域８が形成され、これの上に選択的に第２導電型のエミッタ領域１２が形成されてバイポーラトランジスタＴＲが構成される。
【００４４】
次に、本発明製造方法を説明する。本発明による製造方法は、前述したように、第１導電型の第１の半導体領域を形成する工程と、この第１の半導体領域上に、この第１の半導体領域に比し低不純物濃度の第１導電型の第２の半導体領域を形成する工程と、この第２の半導体領域に対してこの第２の半導体領域の深さより浅く第２導電型不純物を導入して第１または第２導電型の高抵抗率の第３の半導体領域を形成する工程と、この第３の半導体領域上に第１または第２導電型の低不純物濃度の第４の半導体領域を形成する工程と、この第４の半導体領域上に高不純物濃度の第２導電型不純物を選択的に導入して第５の半導体領域を形成する工程とを経て目的とする受光素子を有する半導体装置を製造する。
【００４５】
図２ＡおよびＢを参照して、図１で説明した本発明による半導体装置を製造する場合の一例を説明する。この例においては、図２Ａに示すように、第１導電型（この例ではｐ型）の単結晶Ｓｉ基板よりなる半導体基体４０を用意し、その一主面に全面的に、ｐ型の埋込み領域すなわち第１の半導体領域を構成する半導体層４１を構成する。この埋込み領域を構成する半導体層４１は、半導体基体４０の一主面に例えばイオン注入法等によって不純物を導入することによって形成することもできるし、半導体基体４０上にエピタキシャル成長によって形成することもできる。
【００４６】
この半導体層４１（第１の半導体領域３１）を、イオン注入によって形成する場合は、半導体基体４０の表面を熱酸化して、例えば１２０ｎｍ程度の厚さの酸化膜（図示せず）を形成し、この酸化膜上より、半導体基体４０の一主面に、全面的にｐ型不純物のボロンＢを、３０ｋｅＶで２．５×１０15ｃｍ-2の条件でイオン注入する。その後、このイオン注入されたボロンＢを活性化させるためのアニール処理を行う。このアニール処理は、例えば１２００℃のＮ2 雰囲気中で８０分間の熱処理によって行う。さらにこのイオン注入時のダメージに起因する欠陥を除去する目的で、１２００℃でいわゆるウエットＯ2 雰囲気中で２０分間の酸化処理を行う。その後フッ酸を用いて酸化膜を除去する。
【００４７】
このようにして形成された半導体層４１すなわち第１の半導体領域３１上に、フォトダイオードＰＤの第２の半導体領域３２を構成する第１導電型の半導体層４２を全面的にエピタキシャル成長する。この第１導電型の半導体層４２は、例えば厚さ２０μｍの抵抗率２０Ω・ｃｍのｐ型のＳｉを堆積することによって形成できる。この場合の２０Ω・ｃｍの抵抗率は、不純物濃度においておおよそ７×１０14atoms/cm3 である。
【００４８】
次に、この半導体層４２上の、フォトダイオードＰＤの形成部に、第３の半導体領域３３を選択的に形成する。この第３の半導体領域３３は、第２導電型すなわちこの例ではｎ型の不純物を半導体層４２に例えばイオン注入によって導入することによって形成する。このイオン注入は、例えば半導体層４２の表面を熱酸化して厚さ２０ｎｍの酸化膜（図示せず）を形成した後、この上に第３の半導体領域３３の形成部に開口が形成されたフォトレジスト層（図示せず）を被着形成し、このフォトレジスト層をマスクとして、その開口を通じて、半導体層４２に、ｎ型の不純物の例えばＰ（りん）を４００ｋｅＶで、１×１０10／ｃｍ2 の条件でイオン注入する。その後、イオン注入された不純物を活性化させるため、１２００℃のＮ2 雰囲気中で８０分間のアニール処理を行う。このようにしてこの例ではｎ--型で６×１０13atoms/cm3 の濃度の第３の半導体領域３３を形成することができる。
【００４９】
次にフォトレジスト層を一旦除去した後、半導体層４２上に、図示しないが、熱酸化により例えば厚さ１２０ｎｍの酸化膜を形成した後、この酸化膜上に、フォトダイオードの形成部の周辺部に沿って帯状の開口が形成されたフォトレジスト層を被着形成し、このフォトレジスト層をマスクとして、その開口を通じて、半導体層４２に、ｐ型の不純物の例えばボロンＢを、３０ｋｅＶで、２．５×１０15／ｃｍ2 の条件でイオン注入する。続いて、イオン注入されたボロンを活性化させるため、１２００℃のＮ2 雰囲気中で８０分間活性化アニールする。さらに、イオン注入時のダメージに起因する欠陥を除去する目的で１２００℃でウエットＯ2雰囲気で２０分間の酸化処理を行い、その後、酸化膜をエッチング除去する。このようにして、フォトダイオードを囲む位置に、分離領域２６を形成する。
【００５０】
この場合の分離領域２６の形成は、前述したように、各受光素子すなわちフォトダイオード相互、およびこの受光素子と他のこれと電気的に分離すべき回路素子例えばトランジスタとの間には形成するものの、例えばトランジスタと他の電気的分離を要する素子との間においては、分離領域２６の形成を回避できる。
【００５１】
さらに、図示しないが、フォトレジスト層を形成し、このフォトレジスト層に、バイポーラトランジスタの形成部上に選択的に開口を形成し、フォトレジスト層をマスクとしてその開口を通じて、酸化膜を選択的にフッ酸で除去して、バイポーラトランジスタの形成部上に開口を形成し、フォトレジスト層を除去する。
【００５２】
この酸化膜の開口を通じてＳｂ2 ０3 の固体ソースを用いて、１２００℃で６０分間熱拡散を行い、コレクタ埋込み領域２を形成する。その後、酸化膜の除去を行う。
【００５３】
このようにして、第１導電型の半導体層４２に、この半導体層４２によって構成された第２の半導体領域３２と、これに選択的に形成された第３の半導体領域３３と、分離領域２６と、コレクタ埋込み領域２とが形成される。
【００５４】
次に、図２Ｂに示すように、第１導電型の半導体層４２上に、第２導電型（この例ではｎ型）の半導体層４３を、例えば厚さ１μｍに、抵抗率２０Ω・ｃｍをもってエピタキシャル成長する。この場合、半導体層４２の２０Ω・ｃｍの抵抗率における不純物濃度はおおよそ２．５×１０14ｃｍ-3である。
【００５５】
このようにして、埋込み領域となる第１の半導体領域が全面的に形成された半導体基体４０上に、第１導電型の半導体層４２および第２導電型の半導体層４３がエピタキシャル成長されてなる半導体基板４４が形成される。
【００５６】
その後、図１に示すように、半導体基板４４の、各半導体素子の形成部間、この例ではトランジスタ形成部およびフォトダイオード形成部間とこれらを囲んで、互いに絶縁分離を行うべき部分、あるいは素子内の絶縁分離を行うべき部分に通常の局部的熱酸化いわゆるＬＯＣＯＳによってＳｉＯ2 による分離絶縁層６を形成する。すなわち、分離絶縁層６の形成部以外に耐酸化膜のＳｉ3 Ｎ4 等のマスク層を形成して、熱酸化処理を行うことによって分離絶縁層６の形成を行う。その後、必要に応じて耐酸化膜を除去し、半導体基体４４の半導体層４３の、外部に露呈した部分を含めて全面的に、ＳｉＯ2 等の絶縁層をＣＶＤ(Chemical Vapor Deposition) 法等によって被着形成する。また、半導体素子間を絶縁分離する分離絶縁層６下には、高不純物濃度の分離領域１６をイオン注入法等によって形成する。
【００５７】
一方、第４の半導体領域３４上に、全面的に第２導電型のｎ型の高不純物濃度のカソード領域としての第５の半導体領域３５をイオン注入法、不純物拡散法等によって導入して形成する。また、例えば第１導電型の分離領域２６に連結する第１導電型の分離領域１６上にアノード電極取出し領域１７をイオン注入法、不純物拡散法等によって導入して形成する。
【００５８】
一方、トランジスタ形成部に、通常の方法によってこの例ではｎｐｎ型トランジスタＴＲを形成する。すなわち、例えば半導体層４３の表面側から、コレクタ埋込み領域２に達する深さに、第２導電型のｎ型の不純物を選択的にイオン注入法等によって導入してコレクタ電極取出し領域１３を形成し、第２導電型のｎ型の不純物を選択的にイオン注入法等によって導入してコレクタ領域７を形成する。
【００５９】
図３を参照して、このトランジスタＴＲの形成方法の一例を説明する。図３Ａに示すように、ＣＶＤ法等によって絶縁層１８を形成し、この絶縁層１８に、ベース領域形成部上に開口１８ａをフォトリソグラフィによる選択的エッチングによって形成する。そして、この開口１８ａを通じて半導体層４３の表面に接するように、多結晶Ｓｉによる第１の多結晶半導体層９を、まず一旦全面的に例えばＣＶＤ法によって形成する。その後、またはその前に、第１の多結晶半導体層９を、最終的に得るベース電極の輪郭パターンにフォトリソグラフィによるエッチングによってパターン化し、この第１の半導体層９上を覆ってＳｉＯ2 等の絶縁層１８を、例えばＣＶＤ法によって形成する。
【００６０】
図３Ｂに示すように、開口１８ａ内に位置して最終的に真性ベース領域の形成部上に絶縁層１８と第１の多結晶半導体層９とを貫通して開口１８ｂをフォトリソグラフィによる選択的エッチングによって形成する。そして、熱酸化によって開口１８ａ内に酸化膜を形成した後、開口１８ａ内に真性ベース領域を形成するために、イオン注入法によって第２導電型の、この例ではｐ型の不純物を導入する。
【００６１】
図３Ｃに示すように、この開口１８ｂの内側面にサイドウオール１８ｗを、周知の技術によって形成する。すなわち、サイドウオール１８ｗの形成は、開口１８ｂ内を含んで一旦全面的に例えばＳｉＯ2 による絶縁層１８を被着し、垂直方向にエッチング性が高い異方性エッチングによるエッチバックを行うことによって、垂直方向の実質的厚さが大きい開口１８ｂの内側面の絶縁層が残されることによってサイドウオール１８ｗを形成することができる。そして、このようにサイドウオール１８ｗが形成された開口１８ｂ内を通じてベース領域８上にＷを通じて多結晶Ｓｉによる第２の多結晶半導体層１１を全面的に例えばＣＶＤ法によって形成し、これをエミッタ電極ないしは配線パターンにパターン化する。これら第１および第２の半導体層９および１１は、それぞれ第２導電型および第１導電型の各不純物が高濃度に含有させた構成とする。
【００６２】
その後、更に、図示しないが全面的に例えばＳｉＯ2 による絶縁層１８をＣＶＤ法等によって形成し、熱処理を行って半導体層４３に、先にイオン注入したｐ型のイオン注入部と、第１の多結晶半導体層９から、不純物を拡散して、それぞれ真性ベース領域８ｉとベース電極取出し領域１０の形成を行ってベース領域８を形成すると共に、第２の多結晶半導体層１１からの不純物拡散によってエミッタ領域１２を形成する。このようにして、図１に示すように、コレクタ領域７、ベース領域８およびエミッタ領域１２を有するバイポーラトランジスタＴＲが形成される。
【００６３】
そして、絶縁層１８にコンタクト窓を穿設し、これらコンタクト窓を通じて、コレクタ電極取出し領域１３上、第１および第２の多結晶半導体層９および１１上、高不純物濃度のカソード領域となる第５の半導体領域３５上、アノード電極取出し領域１７上にそれぞれコレクタ電極１９Ｃ、ベース電極１９Ｂ、エミッタ電極１９Ｅ、カソード電極１９Ｋ、アノード電極１９Ａをオーミックに被着形成する。
【００６４】
このようにして、共通（同一）半導体基板５上に、トランジスタＴＲおよびアノードコモン型のフォトダイオードＰＤが形成された半導体装置が形成される。
【００６５】
この本発明による半導体装置は、受光素子を構成する高抵抗率半導体領域を、第１導電型の低不純物濃度の第２の半導体領域３２に対して第２導電型不純物を導入したすなわち第２の半導体領域３２における第１導電型を打ち消すことによる第３の半導体領域３３によって構成することから、この領域３３は、実際に伝導に寄与するキャリア数を減少させることができて疑似的にすなわち実質的に極低濃度の不純物層が形成されたと等価になる。したがって、この受光素子すなわちフォトダイオードＰＤに逆方向電圧の例えば１．５〜２．５Ｖを印加した際に生じる空乏層幅を容易に大とすることができ、この第３の半導体領域３３の全域に渡って空乏層を広げることができることから、入射する光によって発生するキャリアを有効に電気信号に変換することができ、受光感度を高めることができる。また、この空乏層幅を大にすることができることによって、寄生容量の低減化がはかられ、高速性、すなわち周波数特性の向上をはかることができる。
【００６６】
そして、この本発明による半導体装置においては、分離領域２６は、フォトダイオードＰＤに関しては、他の素子、例えばフォトダイオード相互、これらフォトダイオードとバイポーラトランジスタＴＲ等との間においては、形成されるが、図１と図５とを比較して明らかなように、例えばバイポーラトランジスタＴＲと、フォトダイオードＰＤ以外の素子との間（図１および図５における左側部分）には、分離領域２６の形成の必要は無い。
【００６７】
すなわち、第２の半導体領域を構成する第１導電型半導体層４２は、通常のバイポーラＩＣ構造における、基板濃度と同等の濃度としておけば、通常の受光素子を具備しないバイポーラトランジスタにおけると同程度のセルサイズ、特性とすることができることになる。
【００６８】
また、第１導電型半導体層４２には、厚さの制限が特に無くなるので、高濃度の埋込み領域としての第１の半導体領域３１は、入射光の吸収長に対して、充分深い位置に形成できるため、フォトダイオードの受光感度に寄与する、少数キャリアの拡散長の長い領域、すなわち低不純物濃度の半導体層領域を大きくすることができ、フォトダイオードの受光感度を充分確保する事ができるものである。
【００６９】
尚、本発明装置および方法は、本発明の精神を逸脱することのない範囲で種々の構成を採ることができる。
【図面の簡単な説明】
【００７０】
【図１】本発明装置の一例の実施例の概略断面図である。
【図２】ＡおよびＢは、本発明製造方法の一例の工程図である。
【図３】Ａ〜Ｃは、本発明方法の一例の各一工程におけるバイポーラトランジスタ部の概略断面図である。
【図４】従来の半導体装置の概略断面図である。
【図５】従来の半導体装置の概略断面図である。
【符号の説明】
【００７１】
ＴＲ・・・バイポーラトランジスタ、ＰＤ・・・フォトダイオード、１・・・半導体基体、２・・・コレクタ埋込み領域、３・・・アノード埋込み領域、７・・・コレクタ領域、８・・・ベース領域、１２・・・エミッタ領域、３１・・・第１の半導体領域、３２・・・第２の半導体領域、３３・・・第３の半導体層、３４・・・第４の半導体層、３５・・・第５の半導体層、４０・・・半導体基体、４１・・・半導体層、４２・・・第１導電型の半導体層、４３・・・第２導電型の半導体層、４４・・・半導体基板
【図１】
0004582111.tif 000002
【図２】
0004582111.tif 000003
【図３】
0004582111.tif 000004
【図４】
0004582111.tif 000005
【図５】
0004582111.tif 000006