(57)【特許請求の範囲】
【請求項１】
電源（Ｖcc）に対しパワーＭＯＳトランジスタ（１）と負荷（２）が直列に接続され、パワーＭＯＳトランジスタ（１）のゲート端子に電圧を印加して負荷（２）に対し、立上り及び立下りが斜状となるパルス形状の電流を流すようにしたパワーＭＯＳトランジスタの制御装置であって、
前記パワーＭＯＳトランジスタ（１）のゲート端子への電圧印加に伴うパワーＭＯＳトランジスタ（１）のゲート・ソース間電圧（Ｖgs）を検出するゲート・ソース間電圧検出手段（５）と、
前記ゲート・ソース間電圧検出手段（５）によるパワーＭＯＳトランジスタ（１）のゲート・ソース間電圧（Ｖgs）に基づき、トランジスタ特性での飽和領域の継続時間を計測することにより今回の負荷（２）の通電電流波形での立上り及び立下り時間（Ｔup，Ｔdown）を求めるとともに、この求めた今回の負荷（２）の通電電流波形での立上り及び立下り時間（Ｔup，Ｔdown）と目標値との偏差を求め、当該偏差を無くすようにパワーＭＯＳトランジスタ（１）をフィードバック制御するフィードバック手段（４）と、
を備えたことを特徴とするパワーＭＯＳトランジスタの制御装置。
【請求項２】
検出したゲート・ソース間電圧（Ｖgs）を、オフ時の電圧と閾値電圧との間の第１の判定値と比較する第１の比較手段（１１）と、
検出したゲート・ソース間電圧（Ｖgs）を、閾値電圧とオン時の電圧との間の第２の判定値と比較する第２の比較手段（１３）と、
前記第１と第２の比較手段（１１，１３）による比較結果に基づいて第１の判定値と第２の判定値との間の継続時間を、前記トランジスタ特性での飽和領域の継続時間として計測する計時手段（４）と、
を備えたことを特徴とする請求項１に記載のパワーＭＯＳトランジスタの制御装置。
【請求項３】
立上り時間が一定となるとともに、立下り時間が一定となるようにパワーＭＯＳトランジスタ（１）をフィードバック制御するようにしたことを特徴とする請求項１または２項に記載のパワーＭＯＳトランジスタの制御装置。
【請求項４】
前記負荷（２）はランプであることを特徴とする請求項１〜３のいずれか１項に記載のパワーＭＯＳトランジスタの制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳトランジスタの制御装置に関するものである。
【０００２】
【従来の技術】
従来のパワーＭＯＳトランジスタの制御装置の一例を図９に示す。図９において、電源Ｖccに対しパワーＭＯＳトランジスタ５０と負荷５１を直列に接続し、パルス波生成回路５２と非反転増幅回路５３によりパワーＭＯＳトランジスタ５０をＰＷＭ制御して負荷５１に所定の電流ｉを流すことができる。ところがこのようにすると、パワーＭＯＳトランジスタ５０のスイッチング時に負荷５１に流れる電流ｉが大きく変化し大きなノイズを出す問題があった。これは、電流の時間変化ｄｉ／ｄｔがノイズ量に比例するためである。その対策として、図１０（ａ）のパルス電流波形の代わりに、図１０（ｂ）のようにＰＷＭ制御時の電流を傾かせて、時間に対する電流変動ｄｉ／ｄｔを小さくしノイズを低減する方法が提案されている。回路構成としては、図９のパルス波生成回路５２に代わる台形波生成回路から台形波形の電圧を出力する。この波形と相似形の電圧が負荷５１に印加されることになり負荷５１の通電電流ｉはこの電圧を負荷抵抗で割った値となる。よって、負荷抵抗が一定の場合は台形波生成回路が作る波形と相似形の電流を出力することができる。
【０００３】
しかし、ランプのように点灯する瞬間に通常の１０倍もの電流が流れる負荷の場合、点灯時の負荷抵抗が非常に低いため、極めて大きな電流傾きが発生しノイズを発生する問題がある。そこで、特開２０００−１３８５７０号公報においては、負荷の電圧ではなく電流で制御する方法が提案されている。
【０００４】
しかし、このような方法を採用すると、図１１に示すように、電流の傾きｄｉ／ｄｔはある一定値（ｄｉ／ｄｔ）constをとるため、負荷抵抗や電源電圧の変動により、最大負荷電流ｉmaxが変化し（ｉmax1＞ｉmax2）、電流ｉの傾いている時間Ｔが変化する。具体的には、負荷電流が大きい場合は傾き時間Ｔ（＝Ｔ１）が長くなり、負荷電流が小さい場合は傾き時間Ｔ（＝Ｔ２）が短くなる。この場合、電流傾きｄｉ／ｄｔは一定なので、ノイズ量は一定である。
【０００５】
ここで、電流ｉの傾いている時間Ｔに着目する。電流の時間に対する傾きｄｉ／ｄｔは、小さければノイズが小さくなるが、パワーＭＯＳトランジスタの発熱が大きくなるデメリットがある。これは次の理由による。通常使用するのはパワーＭＯＳトランジスタの線形領域（非飽和領域）であり、この線形領域においてはゲート・ソース間電圧が大きく、ドレイン・ソース間電圧が小さい。これに対し、電流ｉが傾いている間ＴはパワーＭＯＳトランジスタの飽和領域を使用しており、この飽和領域においてはゲート・ソース間電圧が小さく、ドレイン・ソース間電圧が大きく、線形領域より消費電力が大きくなり、パワーＭＯＳトランジスタの発熱が大きくなる。
【０００６】
そこで、ノイズはある一定値以下で、発熱の大きくならない範囲でノイズを最小にする制御を考える。
このとき、ランプのような点灯する瞬間に通常の１０倍もの電流が流れる負荷の場合、電流の時間に対する傾きの上限値（ｄｉ／ｄｔ）maxを設定し、点灯時は電流傾きを制御し、ノイズを低減する。ランプの負荷抵抗値が上昇し電流値が減ってくると、電流傾き時間を一定とする制御にする。この制御にすることにより、小電流領域では電流の時間に対する傾きを特開２０００−１３８５７０号公報と比較して、さらに小さくすることができノイズを低減することができる。また、電流値が減っているため発熱の増加は考慮する必要がない。
【０００７】
以上のような制御を導入するに当たって、傾き時間を一定に制御する必要がある。傾き時間を検出する簡便な方法としては、図１２に示す回路構成とすることが考えられる。図１２において、電流検出抵抗６０の両端子での電圧差（抵抗６０に流れる電流に相当）を検出して差動増幅回路６１で増幅し、微分回路６２で微分し、電圧検出回路６３，６４において電流変化の大小を比較して電流の傾いている時間を検出する。
【０００８】
しかし、図１２の電流検出抵抗６０は数１０ｍΩと非常に抵抗値が小さいため、微分回路６２の入力に数１０ｍＶ程度のノイズが乗ると、大きな出力電圧が前記微分回路６２にて発生し誤検出しやすい構成となってしまう欠点がある。
【０００９】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、新規な構成にてノイズと発熱を抑制することができるパワーＭＯＳトランジスタの制御装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明によれば、パワーＭＯＳトランジスタのゲート端子に電圧が印加されると、負荷に対し、立上り及び立下りが斜状となるパルス形状の電流が流れる。ここで、ゲート・ソース間電圧検出手段により、パワーＭＯＳトランジスタのゲート端子への電圧印加に伴うパワーＭＯＳトランジスタのゲート・ソース間電圧が検出される。そして、フィードバック手段により、ゲート・ソース間電圧検出手段によるパワーＭＯＳトランジスタのゲート・ソース間電圧から、今回の負荷の通電電流波形での立上り及び立下り時間と目標値との偏差が求められ、当該偏差を無くすようにパワーＭＯＳトランジスタがフィードバック制御される。
【００１１】
このようにして、負荷の駆動に伴ない負荷の抵抗値が変化したとしても、負荷の通電電流波形での立上り及び立下りの電流傾きを所定値以下にするとともに立上り及び立下り時間を所定値以下にすることが可能となり、ノイズと発熱を抑制することができる。
【００１２】
また、今回の負荷の通電電流波形での立上り及び立下り時間を、トランジスタ特性での飽和領域の継続時間を計測することにより求めるようにし、特に、請求項２に記載のように、第１の比較手段により、検出したゲート・ソース間電圧を、オフ時の電圧と閾値電圧との間の第１の判定値と比較するとともに、第２の比較手段により、検出したゲート・ソース間電圧を、閾値電圧とオン時の電圧との間の第２の判定値と比較し、計時手段により、第１と第２の比較手段による比較結果に基づいて第１の判定値と第２の判定値との間の継続時間をトランジスタ特性での飽和領域の継続時間として計測するようにすると、容易に電流の傾いている時間を検出することができる。また、図１２の回路構成とした場合には微分回路６２の入力に数１０ｍＶ程度のノイズが乗ると、大きな出力電圧が微分回路６２にて発生し誤検出しやすいが、本発明では電流検出抵抗や微分回路を使用していないので、誤検出することもない。
【００１３】
また、請求項３に記載のように、立上り時間が一定となるとともに、立下り時間が一定となるようにパワーＭＯＳトランジスタをフィードバック制御するようにするとよい。
【００１４】
さらに、請求項４に記載のように、負荷はランプであると、より好ましいものとなる。
【００１５】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１に、本実施の形態におけるパワーＭＯＳトランジスタの制御装置の構成を示す。
【００１６】
図１において、電源Ｖccに対しパワーＭＯＳトランジスタ１と負荷２が直列に接続されている。負荷２はランプである。パワーＭＯＳトランジスタ１のゲート端子にはゲート電圧制御回路３が接続されている。ゲート電圧制御回路３には制御ロジック４が接続されている。制御ロジック４の指令により、ゲート電圧制御回路３からパワーＭＯＳトランジスタ１のゲート端子に対し台形波が出力され、この信号によりパワーＭＯＳトランジスタ１がＰＷＭ制御されて負荷２に所定の電流ｉを流すことができる。
【００１７】
図２には、ゲート電圧制御回路３の具体的構成を示す。図２においてゲート電圧制御回路３は定電流回路３１，３２とスイッチ３３とコンデンサ３４とバイポーラトランジスタ３５，３６と抵抗３７，３８，３９を備えている。そして、負荷の駆動時（ランプ点灯時）には、スイッチ３３が開いており、また、トランジスタ３６がオンし、かつ、定電流回路３１によるコンデンサ３４の充電にてトランジスタ３５がオンしている。この状態から負荷の駆動停止時（ランプ消灯時）にはスイッチ３３が閉じられ、定電流回路３２を通してコンデンサ３４の放電動作が行われる。このときの波形としては斜状に立下がる。そして、トランジスタ３５がオフ状態となる。一方、コンデンサ３４の放電状態から負荷が駆動する時にはスイッチ３３が開けられ、定電流回路３１によりコンデンサ３４が充電される。このときの波形としては斜状に立上がる。そして、トランジスタ３５がオン状態となる。このようにして、台形波が発生する。
【００１８】
また、図１のパワーＭＯＳトランジスタ１のゲート・ソース端子には、ゲート・ソース間電圧検出手段としてのゲート・ソース間電圧検出回路５が接続され、この回路５によりパワーＭＯＳトランジスタ１のゲート端子への電圧印加に伴うパワーＭＯＳトランジスタ１のゲート・ソース間電圧Ｖgsを検出することができる。ゲート・ソース間電圧検出回路５は、差動増幅器６と抵抗７，８，９，１０にて構成されている。パワーＭＯＳトランジスタ１のゲート端子とグランド間には抵抗７，８による直列回路が接続され、両抵抗間のａ点が差動増幅器６の非反転入力端子と接続されている。また、差動増幅器６の反転入力端子は抵抗８を介してパワーＭＯＳトランジスタ１のソース端子と接続されている。差動増幅器６は抵抗１０を介して負帰還がかけられている。そして、差動増幅器６において、パワーＭＯＳトランジスタ１のゲート電圧とソース電圧の差が増幅されて出力される。
【００１９】
また、ゲート・ソース間電圧検出回路５の差動増幅器６の出力端子は電圧検出回路１１のコンパレータ１２の反転入力端子と接続されるとともに電圧検出回路１３のコンパレータ１４の反転入力端子と接続されている。コンパレータ１２の非反転入力端子には基準電源１５が、また、コンパレータ１４の非反転入力端子には基準電源１６が接続されている。基準電源１５での電圧値はゲート・ソース間電圧Ｖgsに対する比較値として閾値電圧Ｖｔの１／２（＝Ｖｔ／２）に相当し、基準電源１６での電圧値はゲート・ソース間電圧Ｖgsに対する比較値として４ボルトに相当する。
【００２０】
さらに、コンパレータ１２，１４の出力端子は制御ロジック４と接続されている。
次に、パワーＭＯＳトランジスタの制御装置の作用について説明する。
【００２１】
作用説明を図３のタイムチャートを用いて行う。図３には、上からパワーＭＯＳトランジスタの通電電流ｉと、ゲート・ソース間電圧Ｖgsと、コンパレータ１２，１４の出力を示す。
【００２２】
図１の制御ロジック４はゲート電圧制御回路３を介してパワーＭＯＳトランジスタ１のゲート端子に電圧を印加して負荷２に対し、図３のように、立上り及び立下りが斜状となるパルス形状の電流ｉを流す。即ち、ｔ１〜ｔ２の期間において立上りが斜状となり、ｔ３〜ｔ４の期間において立下りが斜状となる。このとき、図３において、パワーＭＯＳトランジスタ１におけるゲート・ソース間電圧Ｖgsに関して、図３のｔ１までの期間で示すパワーＭＯＳトランジスタ１がオフしている時にはゲート・ソース間電圧Ｖgsが０ボルトである。また、図３のｔ１〜ｔ２およびｔ３〜ｔ４の期間で示す電流を傾き制御している時にはゲート・ソース間電圧ＶgsがパワーＭＯＳトランジスタ１の閾値電圧Ｖｔ付近である。この電流を傾かせている期間はパワーＭＯＳトランジスタ１の動作領域が飽和領域となり、ゲート・ソース間電圧が小さく、ドレイン・ソース間電圧が大きい。さらに、図３のｔ２〜ｔ３の期間で示すオンしている時にはゲート・ソース間電圧Ｖgsが５〜１０ボルトと大きな電圧がかかる。この電流が一定の期間はパワーＭＯＳトランジスタ１の線形領域（非飽和領域）を使用して、ゲート・ソース間電圧が大きく、ドレイン・ソース間電圧が小さい。
【００２３】
図１の差動増幅器６によりゲート・ソース間電圧Ｖgsを増幅する。そして、電圧検出回路１１（コンパレータ１２）と電圧検出回路１３（コンパレータ１４）において、ゲート・ソース間電圧Ｖgsを閾値電圧Ｖｔの１／２（＝Ｖｔ／２）、および４ボルトと比較する。電圧検出回路１１（コンパレータ１２）と電圧検出回路１３（コンパレータ１４）で、Ｖgs値と境界の判定値（Ｖｔ／２や４ボルト）とを比較することにより、図４でのＭＯＳトランジスタの飽和領域と非飽和領域のいずれの動作領域にあるかを検出することができる。これにより、制御ロジック４において電流の傾いている時間（図３でのＴup，Ｔdown）を検出する。
【００２４】
具体的には、パワーＭＯＳトランジスタ１をオンする際の電流を傾き制御している立上り時間（図３でのＴup）が、電圧検出回路１１においてＶgs値がパワーＭＯＳトランジスタ１の閾値電圧Ｖｔの１／２（＝Ｖｔ／２）を越えてから電圧検出回路１３において４ボルト（パワーＭＯＳトランジスタ１の十分オン可能なゲート・ソース電圧の中間値）を越えるまでの時間として検出される。また、パワーＭＯＳトランジスタ１をオフする際の電流を傾き制御している立下り時間（図３でのＴdown）が、電圧検出回路１３においてＶgs値が４ボルトを下回ってから電圧検出回路１１においてＶｔ／２となるまでの時間として検出される。
【００２５】
このようにして、今回の負荷２の通電電流波形での立上り及び立下り時間Ｔup，Ｔdownは、トランジスタ特性での飽和領域の継続時間を計測することにより求めるようにし、具体的には、第１の比較手段としての電圧検出回路１１により、検出したゲート・ソース間電圧Ｖgsを、オフ時の電圧と閾値電圧との間の第１の判定値と比較し、第２の比較手段としての電圧検出回路１３により、検出したゲート・ソース間電圧Ｖgsを、閾値電圧とオン時の電圧との間の第２の判定値と比較し、さらに、計時手段としての制御ロジック４により、電圧検出回路１１，１３による比較結果に基づいて第１の判定値と第２の判定値との間の継続時間を、トランジスタ特性での飽和領域の継続時間として計測する。このようにすると、容易に電流の傾いている時間を検出することができる。
【００２６】
さらに、フィードバック手段としての図１の制御ロジック４は、今回の負荷２の通電電流波形での立上り及び立下り時間Ｔup，Ｔdownと目標値との偏差を求め、当該偏差を無くすようにパワーＭＯＳトランジスタ１をフィードバック制御する。
【００２７】
そのための具体的な回路構成の一例を図５に示す。図６は動作を説明するためのタイムチャートである。
図５において、電圧検出回路１１からの出力信号Ａをインバータ４１を介してＮＡＮＤゲート４２に入力するとともに、電圧検出回路１３からの出力信号ＢをＮＡＮＤゲート４２に入力する。ＮＡＮＤゲート４２の出力信号はＮＡＮＤラッチ回路４３に直接入力されるとともに２００μｓ発生回路４４を介してＮＡＮＤラッチ回路４３に入力される。さらに、ＮＡＮＤラッチ回路４３の出力信号はインバータ４６を介してＡＮＤゲート４８に入力されるとともに、排他的論理和回路４５およびＡＮＤゲート４７に入力される。また、前述のＮＡＮＤゲート４２の出力信号が排他的論理和回路４５に入力される。排他的論理和回路４５の出力信号はＡＮＤゲート４７，４８に入力され、ＡＮＤゲート４７，４８の出力信号はα信号およびβ信号となる。
【００２８】
このような回路構成とすることにより、図６に示すように、ＮＡＮＤゲート４２の出力（Ｃ点電圧）は信号Ａの立下りから信号Ｂの立下りまでＬレベルとなる。このＮＡＮＤゲート４２の出力の立下り（信号Ａの立下り）に同期して２００μｓ発生回路４４において基準時間である２００μｓのパルスが発生し（Ｄ点電圧参照）、同信号がＮＡＮＤラッチ回路４３に送られる。そして、信号Ａの立下りから信号Ｂの立下りまでの時間Ｔが２００μｓよりも長い場合にはＬレベルのα信号が出力され、また、時間Ｔが２００μｓよりも短い場合にはＬレベルのβ信号が出力される。
【００２９】
このα，β信号でのＬレベルの継続時間が、今回の負荷２の通電電流波形での立上り及び立下り時間Ｔup，Ｔdownと目標値との偏差を反映させたものとなり、同信号α，βにより、図２のゲート電圧制御回路３の定電流回路３１，３２での電流を制御して、負荷２の通電電流波形での立上り時間Ｔupと立下り時間Ｔdownが、基準時間である２００μｓとなるようにパワーＭＯＳトランジスタ１をフィードバック制御する。詳しくは、α，β信号でのＬレベルの継続時間に応じて定電流回路３１，３２での電流を増減、即ち、図２のコンデンサ３４の充電・放電速度を増減する。つまり、立上り・立下り時間Ｔup，Ｔdownが基準時間である２００μｓより短い場合は、電流の傾きを小さくするような出力をゲート電圧制御回路３から出力させる。逆に、立上り・立下り時間Ｔup，Ｔdownが基準時間である２００μｓより長い場合は、電流の傾きを大きくするような出力をゲート電圧制御回路３から出力させる。
【００３０】
具体的には、負荷２としてランプを用いた場合、図７に示すように、ｔ１０で駆動を開始する。そして、ｔ１１までの期間においてはランプ抵抗が小さい。この期間においては図８（ａ）に示すように時間当たりの電流変化ｄｉ／ｄｔを大きくする。また、図７のｔ１２以降においてはランプ抵抗が大きい。この期間においては図８（ｃ）に示すように時間当たり電流変化ｄｉ／ｄｔを非常に小さくする。さらに、図７のｔ１１〜ｔ１２の移行期間においては図８（ｂ）に示すようにｄｉ／ｄｔを中間の値にする。
【００３１】
その結果、図８（ａ）に示すランプ抵抗が小さい期間と、図８（ｂ）に示すランプ抵抗が中間値の期間と、図８（ｃ）に示すランプ抵抗が大きい期間において同じ時間だけ電流立上げ・立下げ制御を行う。このとき、図８（ａ）に示すようにランプ抵抗が小さい期間においてはｄｉ／ｄｔを所定値以下にすることにより、ノイズを一定以下にすることができるとともに発熱も一定以下に抑えることができる。また、図８（ｃ）に示すようにランプ抵抗が大きい期間においてはｄｉ／ｄｔを小さくすることによりノイズを極めて小さくすることができる。また、電流値が小さくなっているため発熱については考慮する必要はない。さらに、図８（ｂ）に示すようにランプ抵抗が中間値の期間においてはｄｉ／ｄｔを中程度にすることにより、ノイズを小さくすることができる。
【００３２】
以上のような制御により、電流を傾けている時間（立上り・立下り時間）Ｔup，Ｔdownを一定時間にするような制御を行うことができる。つまり、立上り時間が一定となるとともに、立下り時間が一定となるようにパワーＭＯＳトランジスタをフィードバック制御する。
【００３３】
また、図１２での微分回路６２を採用していないため、パワーＭＯＳトランジスタ１に数１０ｍＶ程度のノイズが印加されても、その信号が増幅されることはなく、誤動作の心配はない。つまり、図１２の回路構成とした場合には微分回路６２の入力に数１０ｍＶ程度のノイズが乗ると、大きな出力電圧が微分回路６２にて発生し誤検出しやすいが、本実施形態では電流検出抵抗や微分回路を使用していないので、誤検出することもない。
【００３４】
これまで説明してきたように、負荷の通電電流波形としてのパルス形状の電流において立上り及び立下りを斜状にするときには（電流を傾かせるときには）、パワーＭＯＳトランジスタの飽和領域を使用するとともに、パルス形状の電流において電流を一定にするときにはパワーＭＯＳトランジスタの線形領域（非飽和領域）を使用していることに着目し、パワーＭＯＳトランジスタのゲート・ソース間電圧Ｖgsから負荷２の通電電流波形における立上り及び立下りが斜状となる部分をパワーＭＯＳトランジスタ１の動作領域（トランジスタ特性での飽和領域）の継続時間として求める。この手法は、負荷２の通電電流の時間的変化から通電電流波形での立上り時間と立下り時間を求める場合（図１２の場合）に比べて正確かつ容易なものとなる。そして、負荷２に対し立上り及び立下りが斜状となるパルス形状の電流を流す際にその傾きを制御することによりノイズはある一定値以下にすることができるとともに、負荷２の通電電流波形での立上り時間と立下り時間を制御して負荷の通電に伴う発熱を抑制することができる。よって、負荷２の駆動に伴ない負荷２の抵抗値が変化したとしても、負荷２の通電電流波形での立上り及び立下りの電流傾きを所定値以下にするとともに立上り及び立下り時間を所定値以下にすることが可能となり、ノイズと発熱を抑制することができる。
【００３５】
また、電源電圧（Ｖcc）が変動した時においても立上り及び立下り時間Ｔup，Ｔdownを所望の値にすることができる。
なお、温度によりパワーＭＯＳトランジスタの閾値電圧は変動するので、パワー素子の温度を検出してその温度での閾値電圧を用いて立上り・立下り時間を計測するようにしてもよい。即ち、Ｖｔ値の温度補償を行うようにしてもよい。
【図面の簡単な説明】
【図１】実施の形態におけるパワーＭＯＳトランジスタの制御装置の回路構成図。
【図２】ゲート電圧制御回路の構成図。
【図３】作用を説明するためのタイムチャート。
【図４】トランジスタ特性を示す図。
【図５】制御ロジック内での時間測定回路の一例を示す回路構成図。
【図６】作用を説明するためのタイムチャート。
【図７】作用を説明するためのタイムチャート。
【図８】作用を説明するためのタイムチャート。
【図９】従来技術を説明するためのパワーＭＯＳトランジスタの制御装置の構成図。
【図１０】電流波形を示す図。
【図１１】負荷電流の違いによる傾き時間の違いを説明するための図。
【図１２】従来技術を説明するためのパワーＭＯＳトランジスタの制御装置の構成図。
【符号の説明】
１…パワーＭＯＳトランジスタ、２…負荷、３…ゲート電圧制御回路、４…制御ロジック、５…ゲート・ソース間電圧検出回路、６…差動増幅器、７，８，９，１０…抵抗、１１…電圧検出回路、１２…コンパレータ、１３…電圧検出回路、１４…コンパレータ、１５…基準電源、１６…基準電源、Ｖcc…電源。
【図１】
0004539001.tif 000002
【図２】
0004539001.tif 000003
【図３】
0004539001.tif 000004
【図４】
0004539001.tif 000005
【図５】
0004539001.tif 000006
【図６】
0004539001.tif 000007
【図７】
0004539001.tif 000008
【図８】
0004539001.tif 000009
【図９】
0004539001.tif 000010
【図１０】
0004539001.tif 000011
【図１１】
0004539001.tif 000012
【図１２】
0004539001.tif 000013