(57)【特許請求の範囲】
【請求項１】
高周波信号をダウンコンバートするダウンコンバータにおいて、
高周波信号が入力される１つの入力ポートと、
それぞれが各パワーセンサに接続された２つの出力ポートと、
上記入力ポートに入力された高周波信号を２つの分岐信号に分割する電力分配手段と、
上記分岐信号の一方を処理する処理手段と、及び
上記２つの分岐信号を結合し、前記出力ポートに供給される２つの出力信号を生成する手段と、を有する３ポート結合回路を備えるダウンコンバータ。
【請求項２】
上記処理手段は、上記分岐信号を遅延させる遅延手段を備えることを特徴とする請求項１記載のダウンコンバータ。
【請求項３】
上記処理手段は、上記分岐信号の周波数を分周する周波数分周手段と、上記周波数分周手段の出力信号をフィルタリングする少なくとも１つのフィルタリング手段と、上記フィルタリング手段の出力信号の周波数を逓倍する周波数逓倍手段とを備えることを特徴とする請求項１記載のダウンコンバータ。
【請求項４】
上記処理手段は、上記分岐信号の信号経路に設けられたスイッチを備えることを特徴とする請求項１乃至３いずれか１項記載のダウンコンバータ。
【請求項５】
上記２つの分岐信号の信号経路の少なくともいずれか一方に設けられた分離手段を備える請求項１乃至４いずれか１項記載のダウンコンバータ。
【請求項６】
上記請求項４記載のダウンコンバータを備え、上記入力ポートに入力される信号はデジタル変調信号であり、上記スイッチは、該入力されるデジタル変調信号のビット期間の１／２に相当する期間開状態となるよう制御されることを特徴とする復調装置。
【請求項７】
上記パワーセンサの出力端子に接続された低域通過フィルタを備えることを特徴とする請求項６記載の復調装置。
【請求項８】
上記パワーセンサの各々に直接又は間接的に接続されたアナログ／デジタル変換手段を備えることを特徴とする請求項６又は７記載の復調装置。
【請求項９】
少なくとも１つの上記低域通過フィルタに接続された少なくとも１つの平均化手段と、上記少なくとも１つの平均化手段の出力及び上記少なくとも１つの低域通過フィルタの出力が接続された少なくとも１つのアナログ処理手段とを備えることを特徴とする請求項７記載の復調装置。
【請求項１０】
上記少なくとも１つのアナログ処理手段に接続されたアナログ／デジタル変換手段を備えることを特徴とする請求項９記載の復調装置。
【請求項１１】
請求項６乃至１０いずれか１項記載の復調装置を備える移動通信装置。
【請求項１２】
３ポート結合回路を用いて高周波信号をダウンコンバートするダウンコンバート方法において、
上記３ポート結合回路の１つの入力ポートに高周波信号を入力するステップと、
上記入力ポートに供給される信号を２つの分岐信号に分割するステップと、
上記分岐信号の一方に所定の処理を施すステップ、
上記２つの分岐信号を結合して、２つの出力信号を生成するステップと、
上記２つの出力信号を前記３ポート結合回路の２つの出力ポートに供給するステップを有し、
上記２つの出力ポートは、２つのパワーセンサに１対１で接続されるダウンコンバート方法。
【請求項１３】
上記所定の処理を施すステップは、上記分岐信号の一方を上記入力された高周波信号の少なくとも１変調ビット期間に相当する期間遅延させるステップを有することを特徴とする請求項１２記載のダウンコンバート方法。
【請求項１４】
上記所定の処理を施すステップは、上記分岐信号の周波数を分周するステップと、該周波数分周された信号をフィルタリングするステップと、該フィルタリングされた信号の周波数を逓倍するステップとを有することを特徴とする請求項１２記載のダウンコンバート方法。
【請求項１５】
上記処理される分岐信号の切換を行うステップを有することを特徴とする請求項１２乃至１４いずれか１項記載のダウンコンバート方法。
【請求項１６】
上記２つの分岐信号の信号経路の少なくとも一方において、該分岐信号の分離を行うことを特徴とする請求項１２乃至１５いずれか１項記載のダウンコンバート方法。
【請求項１７】
請求項１５記載のダウンコンバート方法を有し、上記入力ポートに入力される入力信号はデジタル変調信号であり、上記切換を行うステップは、該入力されるデジタル変調信号のビット期間の１／２に相当する期間スイッチを開状態とすることを特徴とする復調方法。
【請求項１８】
上記パワーセンサの出力信号をフィルタリングするステップを有することを特徴とする請求項１７記載の復調方法。
【請求項１９】
上記パワーセンサの出力信号の少なくとも１つをアナログ信号からデジタル信号に変換するステップを有することを特徴とする請求項１７又は１８記載の復調方法。
【請求項２０】
上記フィルタリングするステップからの少なくとも１つの出力を平均化し、上記フィルタリングステップの出力と上記平均化ステップの出力とをアナログ処理するステップを更に有することを特徴とする請求項１８記載の復調方法。
【請求項２１】
上記アナログ処理するステップにより２つ以上の復調状態が生成され、状態が適切に検出されなかったことを示す追加的な硬判定情報を得ることを特徴とする請求項２０記載の復調方法。
【請求項２２】
上記アナログ処理されたアナログ信号をデジタル信号に変換するステップと、上記変換されたデジタル信号をデジタル処理するステップと、上記デジタル処理されたデジタル信号を復号するステップとを有することを特徴とする請求項２０記載の復調方法。
【請求項２３】
上記アナログ信号をデジタル信号に変換するステップにおいて、複数のアナログ／デジタル変換のうちの１つは１ビット変換であることを特徴とする請求項２２記載の復調方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号に対するダウンコンバータ、ダウンコンバータを備える復調器、この復調器を備える移動通信装置、３ポート結合回路（three port junction）を用いる高周波信号のダウンコンバート方法及び復調方法に関する。本発明は、ｎ位相偏移（n Phase Shift Keying；以下、ｎＰＳＫという。）変調等の搬送波の包絡線が一定である変調方式によって変調された信号の復調に適用することができる。
【０００２】
【従来の技術】
近年、複素測定（complex measurements）に用いられる所謂６ポート技術（six port technology）は、受信機の設計にも利用されている。６ポート技術を採用した受信機は、ミリ波帯又はマイクロ波帯の信号をベースバンド周波数帯の信号に直接変換する。６ポート受信機の主な特徴は、入力される２つのベクトル信号間のベクトル比を検出する点である。この検出は、６ポートトポロジ（six port topology）のＲＦ回路内の異なる位置で電力を検出することにより実現される。ダイレクト６ポート受信機の例は、１９９４年５月サンディエゴ、ジー・リー、ＩＥＥＥ  ＭＴＴシンポジウムダイジェスト第３巻第１６５９頁〜１６６２頁（Digest of IEEE MTT Symposium, vol.3, pp1659-1662, San Diego, May 1994）、アール・ジー・ボシッシオ、ケー・ウー（Ji Li, R. G. Bossisio and Ke Wu）著、「６ポートダイレクトデジタルミリ波受信機（A six port direct digital millimeter wave receiver）」に記載されている。
【０００３】
国際出願公開第ＷＯ９９／０８４２６号には、非コヒーレント（non-coherent）６ポート受信機が開示されている。この受信機は、変調された入力信号を少なくとも２つの分岐信号に分割する電力分配器を備える。さらにこの受信機は、所定の遅延定数に基づいて分岐信号を互いに相対的に遅延させるための、少なくとも１つの遅延線を備えている。受信機内の計算回路は、相対的に遅延された入力信号の２つの分岐信号の組み合わせに基づいて、少なくとも３つの電力レベル値を算出する。受信機内の処理回路は、この少なくとも３つの電力レベルに基づいて、相対的に遅延された２つの入力信号の分岐信号の関係を表す複素信号の位相及び振幅を算出する。
【０００４】
【発明が解決しようとする課題】
従来の受信機は、局部発振器や高周波スイッチが必要であり、構成が複雑でコストが高いものであった。
【０００５】
そこで、本発明の目的は、上述したような非コヒーレント６ポート受信機技術と同等の機能を実現するとともに、回路構成を簡単にすることができ、製造コストを削減することができるダウンコンバータ、復調装置、移動通信装置、ダウンコンバート方法及び復調方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係るダウンコンバータは、高周波信号が入力される１つの入力ポートと、それぞれパワーセンサに接続された２つの出力ポートとを有する３ポート結合回路を備える。
【０００７】
このダウンコンバータは、局部発振器を備えない非コヒーレントダウンコンバータとすることができる。
【０００８】
本発明に係るダウンコンバータにおいて、３ポート結合回路は、入力ポートに入力された高周波信号を２つの分岐信号に分割する電力分配手段と、分岐信号の一方を処理する処理手段と、２つの分岐信号を結合し、２つの出力信号を生成し、生成した２つの出力信号を２つの出力ポートに供給する４ポート結合回路とを備える。
【０００９】
処理手段に、分岐信号を遅延させる遅延手段を設けてもよい。また、これに代えて、処理手段に、分岐信号の周波数を分周する周波数分周手段と、周波数分周手段の出力信号をフィルタリングする少なくとも１つのフィルタリング手段と、フィルタリング手段の出力信号の周波数を逓倍する周波数逓倍手段とを設けてもよい。好ましくは、周波数分周手段の分周係数と、周波数逓倍手段の逓倍係数とを等しくする。また、処理手段に処理される分岐信号の信号経路にスイッチを設けてもよい。
【００１０】
また、上述の課題を解決するために、本発明に係る復調装置は、上述のダウンコンバータを備え、入力ポートに入力される信号はデジタル変調信号であり、スイッチは、入力されるデジタル変調信号のビット期間の１／２に相当する期間開状態となるよう制御される。復調装置に、パワーセンサの出力端子に接続された低域通過フィルタを設けてもよい。さらに、復調装置にパワーセンサのいずれか一方に直接又は間接的に接続されたアナログ／デジタル変換手段を設けてもよい。さらにまた、復調装置に低域通過フィルタに接続された少なくとも１つの平均化手段と、平均化手段及び低域通過フィルタに接続された少なくとも１つのアナログ処理手段とを設けてもよい。
【００１１】
また、上述の課題を解決するために、本発明に係る移動通信装置は、上述の復調装置を備える。
【００１２】
また、上述の課題を解決するために、本発明に係るダウンコンバート方法は、３ポート結合回路を用いて高周波信号をダウンコンバートするダウンコンバート方法であり、３ポート結合回路の１つの入力ポートに高周波信号を入力するステップと、入力された高周波信号に基づき、３ポート結合回路の２つの出力ポートから２つの出力信号を出力するステップと、２つの出力ポートから出力された２つの出力信号をそれぞれパワーセンサに供給するステップとを有する。
【００１３】
さらに、本発明に係るダウンコンバート方法は、入力された高周波信号を２つの分岐信号に分割し、分岐信号の一方に所定の処理を施し、２つの分岐信号を結合して、出力ポートから出力する２つの出力信号を生成することにより、入力された高周波信号に基づいて、直流出力信号を生成するステップを有する。
【００１４】
また、所定の処理を施すステップは、分岐信号の一方を、入力された高周波信号の少なくとも１変調ビット期間に相当する期間遅延させるステップを有する。あるいは、これに代えて、所定の処理を施すステップは、分岐信号の周波数を分周するステップと、周波数分周された信号をフィルタリングするステップと、フィルタリングされた信号の周波数を逓倍するステップとを有する。ここで、好ましくは、周波数分周手段の分周係数と、周波数逓倍手段の逓倍係数とを等しくする。また、処理される分岐信号の切換を行うステップを設けてもよい。
【００１５】
また、上述の課題を解決するために、本発明に係る復調方法は、上述のダウンコンバート方法の各ステップを有し、入力ポートに入力される入力信号はデジタル変調信号であり、切換を行うステップは、入力されるデジタル変調信号のビット期間の１／２に相当する期間スイッチを開状態とすることを特徴とする。
【００１６】
また、本発明に係る復調方法に、パワーセンサの出力信号をフィルタリングするステップを設けてもよい。さらに、パワーセンサの出力信号の少なくとも１つをアナログ信号からデジタル信号に変換するステップを設けてもよい。また、フィルタリングするステップによりフィルタリングされた信号の少なくとも１つを平均化し、フィルタリングされた信号と平均化された信号とをアナログ処理するステップを設けてもよい。
【００１７】
また、本発明に係る復調方法に、アナログ処理されたアナログ信号をデジタル信号に変換するステップと、変換されたデジタル信号をデジタル処理するステップと、デジタル処理されたデジタル信号を軟判定回路に供給するステップとを設けてもよい。
【００１８】
本発明によれば、上述した国際出願公開番号ＷＯ９９／０８４２６号に開示される非コヒーレント６ポート受信機と同様の機能を実現できるとともに、ＲＦ回路を著しく単純に構成することができる。ここで必要とされるパワーセンサは２つのみである。局部発振器は、設けなくてもよい。（ｎ）位相偏移（Phase Shift Keying；ＰＳＫ）変調等の単純な変調方式とともに用いる場合には、ＲＦスイッチを省略することもできる。
【００１９】
【発明の実施の形態】
以下、本発明に係るダウンコンバータ、復調装置、移動通信装置、ダウンコンバート方法及び復調方法について、図面を参照しながら説明する。
【００２０】
本発明は、特に、１チャンネル通信に主に用いられるダイレクト受信機に適用される。本発明が提案する方法は、特に、位相偏移変調（Phase Shift Keying；以下、ＰＳＫという。）変調又は位相状態変調（phase state modulation）により変調され、この変調処理により振幅が一定とされた信号に対する復調又はダウンコンバート処理に適している。本発明では、このような処理を行う場合、局部発振器を設ける必要がない。本発明に基づくダウンコンバート処理の方法については、後で詳細に説明する。
【００２１】
６ポート技術を採用した従来の受信機は、通常、４つのパワーセンサを必要とする。一方、本発明を適用した受信機では、６ポート技術と同等の機能を実現するとともに、時分割多重を行うことなく、必要なパワーセンサの数を２つにすることができる。さらに、本発明によれば、局部発振器からの信号も不要である。
【００２２】
図１は、本発明を適用し、線形３ポート高周波回路を備えるダウンコンバート受信機の構成を示すブロック図である。この受信機は、アンテナ１を備え、アンテナ１は、デジタル変調された高周波（ＲＦ）信号を受信し、受信したＲＦ信号を帯域通過フィルタ（以下、ＢＰＦという。）４に供給する。なお、図１に破線で示すように、ＢＰＦ４の前に初段のダウンコンバータ３を設け、ＲＦ信号を中間周波数信号にダウンコンバートして、中間周波数信号をＢＰＦ４に供給するようにしてもよい。すなわち、ダウンコンバータ３は任意（オプション）である。ＢＰＦ４は、アンテナ１からのＲＦ信号又は任意ブロック２の中間周波数信号に所定のフィルタリング処理を施した後、これら信号を利得可変型の低雑音増幅器（low-noise amplifier；以下、ＬＮＡという。）５に供給する。ＬＮＡ５の利得は、システムコントローラの一部である制御回路１５により制御される。ＬＮＡ５は、ＢＰＦ４を介して供給された信号を増幅し、増幅した信号を線形３ポート高周波回路７の１つの入力ポート６に供給する。線形３ポート高周波回路７は、２つの出力ポート８，９を備え、入力ポート６を介して入力された信号に基づいて生成した信号を、これらの出力ポート８，９を介して、それぞれパワーセンサ１０，１１に供給する。パワーセンサ１０，１１は、それぞれ低域通過フィルタ（以下、ＬＰＦという。）１２，１３に接続されており、パワーセンサ１０，１１から出力される信号は、それぞれＬＰＦ１２，１３を介して、ＤＣインターフェイス１４に供給される。このＤＣインターフェイスに接続される回路については、後に説明する。
【００２３】
図１に示すように、このダウンコンバート受信機は、１つの入力ポート６と、パワーセンサ１０，１１に接続された２つの出力ポート８，９とを有する受動型の線形３ポート高周波回路７を備えている。
【００２４】
この線形３ポート高周波回路７の内部構成の具体例を図２及び図３に示す。
【００２５】
図２に示す具体例では、入力ポート６を介して３ポート高周波回路７に供給された信号は、電力分配器１６により第１及び第２の分岐信号に分割される。第１の分岐信号、すなわち図２に示すＲＦ信号＃１は、４ポート結合回路２０に直接供給される。
【００２６】
４ポート結合回路の構造及び構成については、ソニーインターナショナル（ヨーロッパ）ゲゼルシャフトミットベシュレンクテルハフツングを出願人とする、国際出願ＰＣＴ／ＥＰ９８／０８３２９号に開示されている。
【００２７】
電力分配器１６によって分割された第２の分岐信号は、スイッチ１７を介して、遅延線１８に供給される。スイッチ１７は、入力ポート６に入力されるデジタル変調信号の１ビット期間の１／２に相当する期間開状態となるように制御される。なお、スイッチ１７は、特に設けなくてもよい。遅延線１８は、入力ポート６に入力されたデジタル変調ＲＦ信号の１又は複数の変調ビットに相当する遅延時間、第２の分岐信号を遅延させる。この遅延線１８は、遅延させた第２の分岐信号を増幅器１９に供給する。増幅器１９は、この第２の分岐信号を増幅し、増幅した分岐信号を図２に示すＲＦ信号＃２として、４ポート結合回路２０の第２の入力ポートに供給する。４ポート結合回路２０は、ＲＦ信号＃１とＲＦ信号＃２を結合し、得られる出力信号を出力ポート８，９を介してパワーセンサ１０，１１に供給する。
【００２８】
以上のように、図２に示す具体例においては、線形３ポート高周波回路７は、入力されてくるＲＦ信号を２つの分岐信号に分割する電力分配器１６を備える。第１の分岐信号は、４ポート結合回路２０に直接供給され、第２の分岐信号には、図２を用いて説明した処理、あるいは図３を用いて後述する処理が施される。なお、４ポート結合回路２０の前段にアイソレータ４９を設け、第１の分岐信号をこのアイソレータ４９を介して４ポート結合回路２０に供給するようにしてもよい。
【００２９】
上述のように、図２に示す具体例においては、電力分配器１６から出力される第２の分岐信号は、遅延線１８により、１変調ビット又は複数変調ビット分遅延される。この遅延線１８は、様々な構成とすることができる。遅延線１８により遅延された第２の分岐信号は、増幅器１９に供給される。増幅器１９は、遅延線１８による損失を補償し、及び信号の分離を行う。増幅器１９から出力される信号、すなわちＲＦ信号２は、４ポート結合回路２０に供給される。なお、増幅器１９は、遅延線１８の前段に設けても、後段に設けてもよい。増幅器１９を単純に信号の分離を目的として使用する場合、増幅器１９の利得は、１に設定する。
また、特に増幅器１９を設けなくてもよい。
【００３０】
さらに、図３を用いて、第２の具体例を説明する。図３に示す具体例においては、図２に示すものと同様の電力分配器１６から出力された第２の分岐信号は、スイッチ１７を介して、分周係数Ｎを有する周波数分周器２１に供給される。周波数分周器２１は、第２の分岐信号の周波数を１／Ｎに分周し、その出力信号をフィルタ２２を介して周波数逓倍器２３に供給する。周波数逓倍器２３は、好ましくは、分周係数Ｎに等しい分周係数Ｎを有し、フィルタ２２の出力信号の周波数をＮ倍し、フィルタ２４を介して増幅器１９に供給する。増幅器１９において増幅された信号は、ＲＦ信号＃２として、４ポート結合回路２０に供給される。なお、増幅器１９は、以上説明した第２の分岐信号の信号経路内のどの位置に設けてもよい。さらに、周波数分周器２１の分周係数と周波数逓倍器２３の逓倍係数は、好ましくは等しくなるように設定するが、これら値は任意に設定することができる。このような処理により、図３に示す具体例では、第２の分岐信号に含まれる位相情報は失われる。
【００３１】
例えば、（ｎ）ＰＳＫ変調等の単純な変調方式が用いられ、一般条件（general condition）が時間的に大きく変化しない場合、スイッチ１７を設けなくてもよい。また、第１の分岐信号の信号経路、すなわち電力分配器１６と４ポート結合回路２０との間に、アイソレータ４９を設けてもよい。
【００３２】
図４は、Ｓ行列法を用いた理想的な４ポート結合回路２０の機能を数学的に示す図である。図４に示すＳ行列により説明される機能を実現するための、４ポート結合回路２０の具体的な構成は、様々なものが考えられる。図５及び図６は、この４ポート結合回路２０の具体的な構成を例示的に示す図である。なお、この４ポート結合回路の具体的な機能の詳細については、上述の国際出願ＰＣＴ／ＥＰ９８／０８３２９号に開示されている。
【００３３】
図５に示す具体例においては、ＲＦ信号＃１は、第１の電力分配器２５に供給され、ＲＦ信号＃２は、第２の電力分配器２６に供給される。第１及び第２の電力分配器２５，２６は、ハイブリッド回路２８に接続されている。第２のハイブリッド回路２８は、終端器３０を介して接地電位に接続されているとともに、第１のパワーセンサ１０のインターフェースに接続されている。第１の電力分配器２５の他方の出力端子は、第２のハイブリッド回路２９に接続されている。また、第２の電力分配器２６の他方の出力端子は、移相器２７を介して、第２のハイブリッド回路２９に接続されている。移相器２７は、電力分配器２６により分割された一方の信号の位相をシフトさせてハイブリッド回路２９に供給する。第２のハイブリッド回路２９は、終端器３１を介して接地電位に接続されているとともに、第２のパワーセンサ１１のインターフェイスに接続されている。なお、９０℃及び１８０℃のハイブリッド回路を用いてもよく、この回路の機能については、国際出願ＰＣＴ／ＥＰ９８／０８３２９号に開示されている。
【００３４】
図６（ａ）及び図６（ｂ）は、外部回路により分離機能が実現されている場合の４ポート結合回路の具体的な構成を示す図である。この構成例の詳細な説明は、国際出願ＰＣＴ／ＥＰ９８／０８３２９号に記載されている。
【００３５】
以下に示す式１〜２３は、本発明が提供する変換方法を数学的に表すものである。図２に示す具体例についても、図３に示す具体例についても、同様の数学的手法を用いることができる。なお、以下の式は、相対的な時間遅延機能を有する図３に示す具体例に対応している。
【００３６】
【数１】
0004597315.tif 000002
【００３７】
【数２】
0004597315.tif 000003
【００３８】
【数３】
0004597315.tif 000004
【００３９】
【数４】
0004597315.tif 000005
【００４０】
【数５】
0004597315.tif 000006
【００４１】
【数６】
0004597315.tif 000007
【００４２】
【数７】
0004597315.tif 000008
【００４３】
【数８】
0004597315.tif 000009
【００４４】
【数９】
0004597315.tif 000010
【００４５】
【数１０】
0004597315.tif 000011
【００４６】
【数１１】
0004597315.tif 000012
【００４７】
【数１２】
0004597315.tif 000013
【００４８】
【数１３】
0004597315.tif 000014
【００４９】
【数１４】
0004597315.tif 000015
【００５０】
【数１５】
0004597315.tif 000016
【００５１】
【数１６】
0004597315.tif 000017
【００５２】
【数１７】
0004597315.tif 000018
【００５３】
【数１８】
0004597315.tif 000019
【００５４】
【数１９】
0004597315.tif 000020
【００５５】
【数２０】
0004597315.tif 000021
【００５６】
【数２１】
0004597315.tif 000022
【００５７】
【数２２】
0004597315.tif 000023
【００５８】
【数２３】
0004597315.tif 000024
【００５９】
表１は、以上の式における変数を説明する表である。
【００６０】
【表１】
0004597315.tif 000025
【００６１】
この手法の最も大きな特徴は、４ポート結合回路２０に入力される前の信号が、例えば図２及び図３に示すように、２つの異なる雑音部分（noise portion）を有しているという点である。すなわち、本発明が提案する非コヒーレントシステムは、コヒーレントシステムに比べて高い雑音感度を有するが、潜在的に単純に構成することができる。動作周波数が高くなるほど、単純な構成の有益性が高まる。
【００６２】
図１及び図７〜図１０を参照して、ＤＣインターフェイス１４に接続される回路の具体例を説明する。図７に示すように、ＤＣインターフェイス１４は、アナログ／デジタル変換器（以下、Ａ／Ｄ変換器という。）３２、３３を介してデジタル信号処理（digital signal processing；以下、ＤＳＰという。）回路３４に接続されている。ＤＳＰ回路３４は、さらに復調器３５に接続されている。ＤＳＰ回路３４は、復調に有効な処理又は完全な信号復調処理といった入力デジタル信号に対する処理を行う。制御回路１５は、システムコントローラの一部であり、Ａ／Ｄ変換器３２，３３を制御するとともに、ＤＳＰ回路３４及び復調器３５を制御する。
【００６３】
図８〜図１０は、図１に示すパワーセンサ１０，１１から出力され、それぞれフィルタ１２，１３によりフィルタリングされた２つのＤＣ入力信号が入力される回路の他の具体例を示す図である。図８〜図１０に示す具体例では、２つの入力信号は、アナログ信号処理回路３８及び平均化回路３６，３７供給される。ここで、アナログＬＰＦを設けてもよい。
【００６４】
（ｎ）ＰＳＫ復調処理
図８〜図１０に示す回路は、本発明に基づく（ｎ）ＰＳＫ復調処理を実現する。図８〜図１０に示す各回路は、それぞれ異なる任意の構成要素を備えるアナログ信号処理回路である。全ての信号情報は、変調信号の相対的な位相に含まれる。すなわち、信号の振幅に情報を含ませる必要はない。したがって、非コヒーレント処理において、信号を復号するために必要な検出器は２つでよい。
【００６５】
また、本発明では、利得制御の必要性を減じることができる。すなわち、デジタル利得制御回路を省略でき、比較的精度が低く、単純なアナログ利得制御回路を設けるのみで十分である。パワーセンサ１０，１１の出力信号が示すＤＣレベルは、フィルタ１２，１３を介して、それぞれアナログ平均化回路３６，３７に供給され、アナログ形式で平均化される。この平均化は、複数のサンプルに対して行われる。この処理のためのタイミング情報は、制御回路１５から供給される。パワーセンサ１０，１１の出力信号が示すＤＣレベルを平均化して得られた値は、所定の式に基づきアナログ比較処理及び硬判定処理における閾値として使用される。
【００６６】
図２〜図６に示す具体例から明らかなように、４ポート結合回路のＲＦ信号の入力ポートからパワーセンサへの伝達関数及び相対的位相シフトは、既知である。したがって、平均電力に関する情報のみに基づいて、ｎＰＳＫ変調における閾値を算出することができる。ＱＰＳＫ変調における閾値は、容易に求めることができる。閾値を示す情報は、アナログ処理回路３８に供給され、これにより、図８に示すように、硬判定（ｎ）ＰＳＫ復調値が求められる。アナログ処理回路３８を用いて、チャンネル復号回路において使用される追加的な情報を含む硬判定復調処理を実現することもできる。すなわち、信号対雑音比を低下させれば、硬判定を行うアナログ処理回路３８において、複数の復調状態を得ることができる。この処理は、追加的「疑似軟ビット（quasi soft bit）」情報を利用するものである。
【００６７】
図９に示す具体例においては、アナログ平均化回路３６，３７の後段に、それぞれ別個のアナログ処理回路３８，３９を設け、さらにアナログ処理回路３８，３９の後段に疑似軟ビットを生成する２−４ビットＡ／Ｄ変換器４０，４１を接続している。ここで「疑似（quasi）」とは、得られたビット情報を軟ビット処理を行う復号部に供給する前に、このビット情報にデジタル信号処理を施す必要があることを意味する。なお、このデジタル信号処理を行う回路は、特定用途ＩＣ（ＡＳＩＣ）を用い、復号装置の入力側に組み込んでもよい。
【００６８】
信号の振幅が一定である位相変調方式が用いられている場合の処理方法及び処理装置
図１０は、信号の振幅が一定である位相変調方式とともに用いられる回路の具体例を示す図である。図１０は、図２及び図３に示す回路に接続されるものであり、位相復調器と呼ばれる。図２及び図３に示すパワーセンサ１０，１１は、フィルタ１２，１３及びＤＣインターフェイス１４を介して、アナログ平均化回路３６，３７に接続される。アナログ平均化回路３６，３７は、上述の回路と同様の平均化処理を行う。アナログ平均化回路３６，３７は、アナログ信号処理回路３８に接続されている。このアナログ信号処理回路３８は、上述した式に基づく処理を行う。このアナログ信号処理回路３８による処理により正規化されたＩ値とＱ値の極性関数（sign function）が得られ、これらを示す信号は、Ａ／Ｄ変換器４０，４１に供給される。Ａ／Ｄ変換器４０は、極性関数処理回路４２に接続された１ビット変換器である。
【００６９】
Ａ／Ｄ変換器４０，４１の後段にはデジタル信号処理回路４３が設けられている。デジタル信号処理回路４３は、上述のようにして位相差のコサイン値及び極性値を求め、デジタル化した後、このデジタル信号を処理して、位相情報の実際の値を算出する。
【００７０】
図１１は、パワーセンサ１０，１１の内部構成を示す図である。パワーセンサ１０，１１の主回路４４は、検出ダイオード、温度検出器、ＦＥＴ等から構成される。さらに、この主回路４４に、整合回路４５、バイアス回路４６、非線形アナログ補償ハードウェア４７等を接続してもよい。パワーセンサ１０の内部構成及び機能については、国際出願ＰＣＴ／ＥＰ９８／０８３２９号に開示されている。
【００７１】
図１２〜図１８は、本発明に基づく処理をシミュレーションした結果を示す図である。このシミュレーションは、本発明の妥当性を確認するためのものである。特に、以下の条件に基づくシミュレーションを行った。すなわち、パワーセンサとして、線形領域で動作し、入力インピーダンスがアセンブリ内の個別抵抗と同じ公差の、すなわちリアクタンス部が整合した検出ダイオードを使用した。図３に示す全体的な構成とともに、図６に示すように抵抗器を用いて３ポート結合を実現した。ここでは、理想的な遅延処理が行われるものと仮定した。また、抵抗の絶対値（resistor absolute value）は、０％又は１５％の公差があると仮定した。
【００７２】
図１２は、信号対雑音比を９ｄＢとし、それぞれ図３及び図２に示す構成により復調された差動及び非差動（differential and non-differential）ＱＰＳＫ状態を示す図である。ここで、図１２（ａ）は、理想的な４ポート結合回路及び外部局部発振器を用いた復号処理によるＱＰＳＫ信号の雑音マージン（noise margin）を示す図である。図１２（ｂ）は、本発明との比較として、実際の４ポート結合回路及び外部局部発振器を用いた復号処理によるＱＰＳＫ信号の雑音マージンを有するＱＰＳＫ信号を示し、ここで、絶対抵抗公差（absolute resistor tolerance）を２０％とした。図１２（ｃ）は、図２，３に示す本発明の構成に基づく理想的な４ポート結合回路によるＱＰＳＫ信号の雑音マージンを示す図である。図１２（ｄ）は、本発明に基づいて構成された実際の４ポート結合回路に基づくＱＰＳＫ信号の雑音マージンを示し、ここで、絶対抵抗公差（absolute resistor tolerance）を２０％とした。
【００７３】
図１３は、信号対雑音比を１５ｄＢとし、それぞれ図３及び図２に示す構成により復調された差動及び非差動８ＰＳＫ状態を示す図である。ここで、図１３（ａ）は、本発明との比較として、理想的な４ポート結合回路及び外部局部発振器を用いた復号処理による８ＰＳＫ信号の雑音マージンを示す図である。図１３（ｂ）は、本発明との比較として、実際の４ポート結合回路及び外部局部発振器を用いた復号処理による８ＰＳＫ信号の雑音マージンを有する８ＰＳＫ信号を示し、ここで、絶対抵抗公差を２０％とした。図１３（ｃ）は、図２，３に示す本発明の構成に基づく理想的な４ポート結合回路による８ＰＳＫ信号の雑音マージンを示す図である。図１２（ｄ）は、本発明に基づいて構成された実際の４ポート結合回路に基づくＱＰＳＫ信号の雑音マージンを示し、ここで、絶対抵抗公差を２０％とした。
【００７４】
図１２及び図１３に示すように、本発明に基づく信号の特性は、局部発振器を用いた構成に比べて若干劣化しているが、本発明は、局部発振器を省略できるという高い有益性を有する。
【００７５】
図１４は、雑音がないと仮定し、理想的な４ポート結合回路を用いたパワーセンサの理想的なＤＣ出力信号を示す図である。図１４では、ＤＣ出力信号は、図２及び図３に示す４ポート結合回路の入力ポートにおける入力ＱＰＳＫ信号の位相差の関数として表される。実線は、平均値を示し、点線は、相対的状態を示す。ここでは、図６に示す移相器の移相値を４５°と仮定している。
【００７６】
図１５は、信号対雑音比を９ｄＢと仮定し、理想的な結合回路を用いたパワーセンサの理想的なＤＣ出力信号を示す図である。ＤＣ出力信号は、図２及び図３に示す４ポート結合回路の入力ポートにおける入力ＱＰＳＫ信号の位相差の関数として表される。実線は、平均値を示し、点線は、相対的状態を示す。ここでは、図６に示す移相器の移相値を４５°と仮定している。
【００７７】
図１６は、雑音がないと仮定し、理想的な４ポート結合回路を用いたパワーセンサの理想的なＤＣ出力信号を示す図である。図１６では、ＤＣ出力信号は、図２及び図３に示す４ポート結合回路の入力ポートにおける入力８ＰＳＫ信号の位相差の関数として表される。実線は、平均値を示し、点線は、相対的状態を示す。ここでは、図６に示す移相器の移相値を４５°と仮定している。
【００７８】
図１７は、信号対雑音比を１５ｄＢと仮定し、理想的な結合回路を用いたパワーセンサの理想的なＤＣ出力信号を示す図である。ＤＣ出力信号は、図２及び図３に示す４ポート結合回路の入力ポートにおける入力８ＰＳＫ信号の位相差の関数として表される。実線は、平均値を示し、点線は、相対的状態を示す。ここでは、図６に示す移相器の移相値を４５°と仮定している。
【００７９】
図１８は、雑音がないと仮定し、理想的な４ポート結合回路を用いたパワーセンサの理想的なＤＣ出力信号を示す図である。図１８では、ＤＣ出力信号は、図２及び図３に示す４ポート結合回路の入力ポートにおける入力８ＰＳＫ信号の位相差の関数として表される。実線は、平均値を示し、点線は、相対的状態を示す。ここでは、図６に示す移相器の移相値を７５°と仮定している。なお、この例では、図１６に示す例に対して、移相器の移相値が変更されており、これに応じて閾値も変更されている。装置が周波数f-index 0で動作するよう設計されている場合、この装置は、周波数f-index 1=f-index 0×７５／４５＝f-index 0×１．６６でも動作する。なお、移相器は、通常、供給される信号の周波数に依存して線形に動作する。しかしながら、図１８に示すように、閾値が近づいているため、この装置は、広周波数帯域の用途に用いる場合は、信号対雑音比を低くする必要がある。
【００８０】
本発明は、従来の６ポート受信機と同様の機能を有するとともに、高周波回路を大幅に単純化し、パワーセンサを２つに削減し、非コヒーレント検出の場合には、局部発振器をも省略できる３ポート受信機を提供する。例えばＰＳＫ変調のような単純な変調方式の場合には、高周波スイッチは不要となる。本発明に基づく技術は、１チャンネルの狭い帯域幅を用いる通信方式に有効である。本発明は、特に、高いマイクロ波帯及び低いミリ波帯の帯域が用いられ、全周波数帯域が１つのチャンネルとして使用される用途に有効である。したがって、本発明は、例えばｎＰＳＫ変調のような単純な変調方式に対して特に有効である。本発明により、装置全体のコストを低減することができる。本発明は、ミリ波帯における用途に有効である。さらに、本発明は、例えばＱＰＳＫのような単純な変調方式を用いた１チャンネル通信に有効である。本発明は、特に、６０ＧＨｚ又は２４ＧＨｚ（ISM帯）の用途に好適に用いられる。
【００８１】
【発明の効果】
以上のように、本発明に係るダウンコンバータ、高周波信号が入力される１つの入力ポートと、それぞれパワーセンサに接続された２つの出力ポートとを有する３ポート結合回路を備える。また、本発明に係る復調装置は、このダウンコンバータを備える。また、本発明に係る移動通信装置は、この復調装置を備える。本発明に係るダウンコンバータ、復調装置、移動端末装置によれば、従来の６ポート受信機と同様の機能が実現できるとともに、高周波回路を大幅に単純化でき、パワーセンサを２つに削減し、局部発振器をも省略できる。
【００８２】
また、本発明に係るダウンコンバート方法及び復調方法は、３ポート結合回路の１つの入力ポートに高周波信号を入力するステップと、入力された高周波信号に基づき、３ポート結合回路の２つの出力ポートから２つの出力信号を出力するステップと、２つの出力ポートから出力された２つの出力信号をそれぞれパワーセンサに供給するステップとを有する。したがって、本発明に係るダウンコンバート方法及び復調方法によれば、従来の６ポート受信機と同様の機能が実現できるとともに、高周波回路を大幅に単純化でき、パワーセンサを２つに削減し、局部発振器をも省略できる。
【図面の簡単な説明】
【図１】本発明を適用したダウンコンバータの構成を示すブロック図である。
【図２】本発明を適用した線形３ポート回路の内部構成を示すブロック図である。
【図３】本発明を適用した線形３ポート回路の変形例の内部構成を示すブロック図である。
【図４】図２及び図３に示す線形３ポート回路に用いられる理想的４ポート結合回路を機能的に説明する図である。
【図５】４ポート結合回路の具体例を示すブロック図である。
【図６】４ポート結合回路の変形例を示すブロック図である。
【図７】図１に示すＤＣインターフェイスに接続される回路を示す図である。
【図８】図１に示すＤＣインターフェイスに接続される回路の任意の構成要素を示す図である。
【図９】図１に示すＤＣインターフェイスに接続される回路の任意の構成要素を示す図である。
【図１０】図１に示すＤＣインターフェイスに接続される回路の任意の構成要素を示す図である。
【図１１】本発明を適用したパワーセンサの内部構成を示すブロック図である。
【図１２】信号対雑音比を９ｄＢとし、図２又は図３に示す構成に基づくダウンコンバータを用いて復調された、差動及び非差動ＱＰＳＫ状態を示す図である。
【図１３】信号対雑音比を１５ｄＢとし、図２又は図３に示す構成に基づくダウンコンバータを用いて復調された、差動及び非差動８ＰＳＫ状態を示す図である。
【図１４】パワーセンサの理想的ＤＣ出力を示す図である。
【図１５】信号対雑音比が９ｄＢである場合の、パワーセンサの理想的ＤＣ出力を示す図である。
【図１６】雑音がない場合の、パワーセンサの理想的ＤＣ出力を示す図である。
【図１７】信号対雑音比が１５ｄＢである場合の、パワーセンサの理想的ＤＣ出力を示す図である。
【図１８】雑音がない場合の、パワーセンサの理想的ＤＣ出力を示す図である。
【符号の説明】
１  アンテナ、２  任意ブロック、３  ダウンコンバータ、４  ＢＰＦ、５  低雑音増幅器、６  入力ポート、７  線形３ポート高周波回路、８  出力ポート、９  出力ポート、１０  パワーセンサ、１１  パワーセンサ、１２  ＬＰＦ、１３  ＬＰＦ、１４  ＤＣインターフェイス、１５  制御回路
【図１】
0004597315.tif 000026
【図２】
0004597315.tif 000027
【図３】
0004597315.tif 000028
【図４】
0004597315.tif 000029
【図５】
0004597315.tif 000030
【図６】
0004597315.tif 000031
【図７】
0004597315.tif 000032
【図８】
0004597315.tif 000033
【図９】
0004597315.tif 000034
【図１０】
0004597315.tif 000035
【図１１】
0004597315.tif 000036
【図１２】
0004597315.tif 000037
【図１３】
0004597315.tif 000038
【図１４】
0004597315.tif 000039
【図１５】
0004597315.tif 000040
【図１６】
0004597315.tif 000041
【図１７】
0004597315.tif 000042
【図１８】
0004597315.tif 000043