(57)【特許請求の範囲】
【請求項１】
ＩＣ本体の出力用ＭＯＳトランジスタと並列に意図的に作り込まれたバイポーラトランジスタ或いはＩＣ本体内に寄生するバイポーラトランジスタ（ＰＮ接合ダイオード）を含み、前記出力用ＭＯＳトランジスタのオン状態で、前記バイポーラトランジスタのベース・エミッタ間（接合ダイオード）に電流を通電して、カラー・プラズマ・ディスプレイの点灯状態を維持するための駆動電流を発生する表示ドライバＩＣにおいて、
前記出力用ＭＯＳトランジスタのオン状態で前記バイポーラトランジスタ（ＰＮ接合ダイオード）に通電する電流値を変化させて、前記バイポーラトランジスタがオン状態になってラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流値）を測定することを特徴とする耐電流測定方法。
【請求項２】
前記出力用ＭＯＳトランジスタのオン状態で、前記バイポーラトランジスタ（ＰＮ接合ダイオード）に通電する電流値は、前記耐電流試験の測定タイミングを設定するための外付けＭＯＳトランジスタのゲート端子に印加するパルス電圧の周期，パルス幅又はデューティ比の変化に同期させてパルス電流を変化させることを特徴とする請求項１に記載の耐電流測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示ドライバＩＣの耐電流試験を行う耐電流測定方法に関するものである。
【０００２】
【従来の技術】
ＩＣにはカラー・プラズマ・ディスプレイ・パネルを駆動する表示ドライバＩＣが開発されており、その測定の一例を図３に示す。
【０００３】
図３に示すようにカラー・プラズマ・ディスプレイの表示装置に用いるドライバＩＣは、ＩＣ本体３の出力用ＮchＭＯＳトランジスタ５と並列にＰＮ接合ダイオード７を意図的に作り込まれ或いはＩＣ本体３内に寄生しており（寄生ＮＰＮバイポーラトランジスタのベース・エミッタ間に相当する）、またＰchＭＯＳトランジスタ４にも意図的に作り込まれたＰＮ接合ダイオード６或いはＩＣ本体内に寄生するＰＮ接合ダイオード６（寄生ＰＮＰバイポーラトランジスタのベース・エミッタ間に相当する）が並列に作り込まれている。１は、ＩＣ本体３のロジック回路部３ａの電源端子に低電圧（例えば５Ｖ）を印加する低電圧源、２は、カラー・プラズマ・ディスプレイを表示するために、ＩＣ本体３の高耐圧出力回路部の電源端子に高電圧（例えば９０Ｖ）を印加する高電圧源である。
【０００４】
ＩＣ本体３のロジック回路部３ａの出力側にカラー・プラズマ・ディスプレイ・パネル（カラーＰＤＰ）を駆動するための高耐圧ＣＭＯＳ構成のＮchＭＯＳトランジスタ５とＰchＭＯＳトランジスタ４とが接続されており、ＮchＭＯＳトランジスタ５とＰchＭＯＳトランジスタ４の接続点に対するＰＮ接合ダイオード７のアノード側に０ＶとカラーＰＤＰを発光（放電）させるのに必要な高電圧（たとえば１８０Ｖ）のパルス電圧をＶＳＳ２端子から交互に供給することにより、出力用ＮchＭＯＳトランジスタ５をオン状態に保ったままで、ＰＮ接合ダイオード７に順方向に電圧を印加して電流を流し、ＩＣ本体３の出力端子Ｏ１，Ｏ２，…ＯｎからカラーＰＤＰ自体に駆動電圧を印加し、その駆動電圧にてカラーＰＤＰを発光させて表示状態を維持している。
【０００５】
この状態でＩＣ本体３のロジック回路部３ａに外部からの画像表示信号が入力すると、ロジック回路部３ａから出力端子Ｏ１，Ｏ２，…Ｏｎに表示させるべき画素データが選択的に出力され、これらの前記駆動電圧でＰＤＰの放電状態を維持して画像表示（発光状態を維持）するようになっている。
【０００６】
ところで、この種のＩＣパッケージは、ＩＣ本体の出力用ＮchＭＯＳトランジスタと並列に意図的に作り込まれたＰＮ接合ダイオード或いはＩＣ本体内に寄生するＰＮ接合ダイオードに限界値以上の電流を通電すると、ＩＣ本体３の内部に寄生するサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３により構成される）がオン状態となって、ＶDD2電源端子からＶSS2端子（ＧＮＤ端子）に向かって過大な電源電流が流れる現象、いわゆるラッチアップ現象を引起こし、最終的にＩＣ本体自体が破壊することとなる。この原因について図４を用いて説明する。
【０００７】
図４は、図３に示すカラー・プラズマ・ディスプレイ・パネル駆動用ＩＣにおいて高耐圧出力ＭＯＳトランジスタ部分の断面構造の概要を示すものである。図４において、図３の構成と同じものには同一の符号を付して説明する。
【０００８】
図４において、図３に示すＰＮ接合ダイオード７は、出力ＮchＭＯＳトランジスタ７のドレイン側に寄生するＮＰＮバイポーラトランジスタＴｒ１の一部（ベース・エミッタ間に相当）であり、ＰＮ接合ダイオード６は、出力ＰchＭＯＳトランジスタ６のドレイン側に寄生するＰＮＰバイポーラトランジスタＴｒ４の一部（ベース・エミッタ間に相当）であり、一方、出力ＮchＭＯＳトランジスタ７のソース端子（ＶSS2端子）側には、寄生ＮＰＮバイポーラトランジスタＴｒ３が、出力ＰchＭＯＳトランジスタ６のソース端子(ＶDD2端子)側には、寄生ＰＮＰバイポーラトランジスタＴｒ２が存在し、これらの寄生バイポーラトランジスタＴｒ２とＴｒ３により寄生ＰＮＰＮサイリスタが構成されており、これらの寄生バイポーラトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４がＩＣ本体３のすべての出力端子Ｏ１，Ｏ２，…ＯｎのＰchＭＯＳトランジスタ４、またはＮchＭＯＳトランジスタ５の間に寄生している。
【０００９】
ＮchＭＯＳトランジスタ５に寄生したＰＮ接合ダイオード７に電流を通電することは、図４の寄生ＮＰＮバイポーラトランジスタＴｒ１にベース電流を供給することを意味する。寄生ＮＰＮバイポーラトランジスタＴｒ１に供給するベース電流（ダイオード電流）が一定値（例えば３００〜４００ｍＡ）を越えると、寄生ＮＰＮバイポーラトランジスタＴｒ１がオンし、電源端子ＶDD２端子からコレクタ電流が流れ、これに伴って寄生ＰＮＰバイポーラトランジスタＴｒ２のベース電位が上昇してオンし、次いで寄生ＮＰＮバイポーラトランジスタＴｒ３がオンすることとなり、トランジスタＴｒ２とＴｒ３とで構成される寄生ＰＮＰＮサイリスタが最終的にオン状態となって、電源端子ＶDD２から過大な電流が流れ、ＩＣ本体３の熱的な破壊またはＩＣ本体３の内部のメタル配線溶断などの破壊に至るものと推察する。
【００１０】
前記寄生バイポーラトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４は、前記ＩＣチップを製造する過程で寄生するものであり、設計データに基くものではないため、その特性について事前に把握することができないものであるが、カラー・プラズマ・ディスプレイの表示装置では上述したように寄生バイポーラトランジスタを積極的に使用するものであるため、寄生ＰＮ接合ダイオード６又は７に流し得る耐電流について予め特性を把握しておく必要がある。
【００１１】
従来行われている、カラー・プラズマ・ディスプレイの表示装置に用いるＰＮ接合ダイオード６，７（寄生トランジスタのベース・エミッタ間に相当）の耐電流試験について図３及び図４に基づいて説明する。
【００１２】
図３及び図４においてＮchＭＯＳトランジスタ５側の寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ダイオード７）に流れ得る電流を評価するには、通常のカーブトレーサ１１を用いて、ＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎの各々か、またはすべての端子を束ね、カーブトレーサ１１で寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間に順方向の電圧を印加し通電してラッチアップ現象に至らしめ、寄生バイポーラトランジスタＴｒ１のベース・エミッタ間の限界電流値（ラッチアップ・トリガー電流値）を測定している。
【００１３】
【発明が解決しようとする課題】
しかしながら、カーブトレーサ１１を用いた従来の測定方法では、寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間に印加する電圧は、一定周期(５０Ｈｚ)の正弦半波の電圧であり、周期，パルス幅及びデューティ比の条件を変更することが一切できないため、ＩＣ本体３をカラー・プラズマ・ディスプレイの表示装置に組込んだ実機状態とはかけ離れた状態で測定が行われ、ＩＣ本体３に寄生するＮＰＮバイポーラトランジスタまたは寄生するＰＮＰバイポーラトランジスタを的確に評価することは不可能であるという問題がある。
【００１４】
また図３に示す評価方法に代わる最適な評価方法が存在しないことも現状である。
【００１５】
本発明の目的は、簡便で、かつ条件変更が可能なパルス電流印加方式を用いた耐電流測定方法を提供することにある。
【００１６】
【課題を解決するための手段】
前記目的を達成するため、本発明に係る耐電流測定方法は、ＩＣ本体の出力用ＭＯＳトランジスタと並列に、意図的に作り込まれたバイポーラトランジスタ或いはＩＣ本体内に寄生するバイポーラトランジスタを含み、前記出力用ＭＯＳトランジスタのオン状態で、前記寄生バイポーラトランジスタのベース・エミッタ間に電流を通電して、カラー・プラズマ・ディスプレイの点灯状態を維持するための駆動電流を発生する表示ドライバＩＣにおいて、
前記出力用ＭＯＳトランジスタのオン状態で、前記ＮＰＮバイポーラトランジスタのベース・エミッタ間に通電する電流値を変化させて、前記ＮＰＮバイポーラトランジスタがオン状態になってラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流値）を測定するものである。
【００１７】
また前記出力用ＭＯＳトランジスタのオン状態で、前記バイポーラトランジスタのベース・エミッタ間に通電する電流値は、前記耐電流試験の測定タイミングを設定するための外付けＭＯＳトランジスタのゲート端子に印加するパルス電圧の周期，パルス幅又はデューティ比の変化に同期させてパルス電流を変化させるものである。
【００１８】
また本発明に係る耐電流測定方法を実施するための装置は、ＩＣ本体の出力用ＭＯＳトランジスタと並列に意図的に作り込まれたバイポーラトランジスタ或いはＩＣ本体内に寄生する寄生バイポーラトランジスタ（ＰＮ接合ダイオード）を含み、前記出力用ＭＯＳトランジスタのオン状態で、前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に電流を通電して、カラー・プラズマ・ディスプレイの点灯状態を維持するための駆動電流を発生する表示ドライバＩＣにおいて、前記出力用ＭＯＳトランジスタのオン状態で前記寄生バイポーラトランジスタのベース・エミッタ間に通電する電流値を変化させて、前記寄生バイポーラトランジスタがオン状態になってラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流値）を測定する手段を有している。
【００１９】
また前記出力用ＭＯＳトランジスタのオン状態で、前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に通電する電流値は、前記耐電流試験の測定タイミングを設定するためのパルス電圧の周期，パルス幅又はデューティ比の変化に同期させて変化させるものである。
【００２０】
また本発明に係る耐電流測定方法を実施するための装置は、ＩＣ本体の出力用ＭＯＳトランジスタと並列に意図的に作り込まれたバイポーラトランジスタ或いはＩＣ本体内に寄生するバイポーラトランジスタ（ＰＮ接合ダイオード）を含み、前記出力用ＭＯＳトランジスタのオン状態で、前記寄生バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に電流を通電して、カラー・プラズマ・ディスプレイの点灯状態を維持するための駆動電流を発生する表示ドライバＩＣにおいて、前記寄生バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に接続する外付けの定電流パルス供給部を有しており、前記定電流パルス供給部は、前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）の耐電流値を測定する際に、前記出力用ＭＯＳトランジスタのオン状態で、前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に通電する電流値を変化させて、ＩＣ本体３の内部に寄生するＰＮＰＮサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３により構成される）がオン状態になる現象、いわゆるラッチアップ現象を引き起こす限界電流（ラッチアップ・トリガー電流）を供給する。
【００２１】
また前記定電流パルス供給部は、
前記耐電流試験用の定電流をその電流値を変化させて前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に供給する定電流発生部と、
前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に並列に外付け接続され、前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に供給する前記耐電流試験用定電流をバイパスさせるスイッチング用ＭＯＳトランジスタと、
前記スイッチング用ＭＯＳトランジスタのゲート端子にパルス状の電圧を印加し、前記スイッチング用ＭＯＳトランジスタをオンして前記耐電流試験用定電流のバイパス路を確保し、前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）への前記耐電流試験用定電流の供給を制御して前記バイポーラトランジスタ（ＰＮ接合ダイオード）の耐電流試験の測定タイミングを設定するパルス発生部とを含むものである。
【００２２】
また前記出力用ＭＯＳトランジスタのオン状態で、前記バイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード）に通電する電流値は、前記スイッチング用ＭＯＳトランジスタのゲート端子に印加するパルス状電圧の周期，パルス幅又はデューティ比の変化に同期させて変化させるものである。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図により説明する。
【００２４】
図１は、本発明に係る耐電流測定方法を実施するための装置を示す回路構成図である。
【００２５】
図１に示すように本発明に係る耐電流測定方法は、図１及び図４に示すようにＩＣ本体３の出力用ＮchＭＯＳトランジスタ５に並列に寄生したＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）を含み、前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）に順方向の電流を通電して、カラー・プラズマ・ディスプレイの表示状態を維持するための駆動電流をＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎから発生する表示ドライバＩＣにおいて、前記出力用ＮchＭＯＳトランジスタ５がオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）に通電する順方向の電流値を変化させて、ＩＣ本体３の内部に寄生するＰＮＰＮサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３で構成される）がオン状態となってラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流値）を測定するものである。
【００２６】
なお、図３に示した寄生ＰＮ接合ダイオード７は、寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間の接合ダイオードである。すなわち上述したように出力用ＮchＭＯＳトランジスタ５に寄生したＰＮ接合ダイオード７に電流を通電することは、図４の寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間に電流を流すことを意味するため、図１の回路構成では便宜的に寄生ＰＮ接合ダイオード７として表記し、図４の高耐圧ＣＭＯＳ出力トランジスタの断面構造の概要図では、寄生ＮＰＮバイポーラトランジスタＴｒ１として表記している。また出力用ＭＯＳトランジスタ４に対しても寄生ＰＮ接合ダイオード６が寄生し、このＰＮ接合ダイオード６は図４に示すように寄生ＰＮＰバイポーラトランジスタＴｒ４のベース・エミッタ間の接合ダイオードであり、同様に表記している。
【００２７】
また前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電する順方向の電流値は、前記耐電流試験の測定タイミングを設定するための外付けＭＯＳトランジスタ８のゲート端子に印加するパルス電圧の周期，パルス幅又はデューティ比の変化に同期させて変化させる。
【００２８】
また本発明に係る耐電流測定方法を実施するための装置は、ＩＣ本体３の出力用ＮchＭＯＳトランジスタ５に並列に寄生したＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）を含み、前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向の電流を通電して、前記ＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎからカラー・プラズマ・ディスプレイの表示状態を維持するための駆動電流を発生する表示ドライバＩＣにおいて、前記出力用ＭＯＳトランジスタのオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電する順方向の電流値を変化させて、前記寄生ＮＰＮバイポーラトランジスタＴｒ１がオン状態となり、ＩＣ本体３の内部に寄生するＰＮＰＮサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３で構成される）がオン状態となる現象、いわゆるラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流値）を測定するようにしたものである。
【００２９】
また前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電する順方向の電流値は、前記耐電流試験の測定タイミングを設定するための外付けＭＯＳトランジスタ８のゲート端子に印加するパルス電圧の周期，パルス幅又はデューティ比の変化に同期させて変化させる。
【００３０】
具体的に、本発明に係る耐電流測定方法を実施するための装置は、図１及び図４に示すＩＣ本体３の出力用ＮchＭＯＳトランジスタ５に並列に寄生したＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）を含み、前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向の電流を通電して、前記ＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎからカラー・プラズマ・ディスプレイの表示状態を維持するための駆動電流を発生する表示ドライバＩＣにおいて、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に接続する外付けの定電流パルス供給部１１を有しており、前記定電流パルス供給部１１は、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）の耐電流値を測定する際に、前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電する順方向の電流値を変化させて、ＩＣ本体３の内部に寄生するＰＮＰＮサイリスタ（Ｔｒ２とＴｒ３で構成される）がオン状態となる現象、いわゆるラッチアップ現象を引き起こす限界電流（ラッチアップ・トリガー電流）を供給するようになっている。
【００３１】
前記定電流パルス供給部１１は具体的には、前記耐電流試験用の定電流をその電流値を変化させて前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）に供給する定電流発生部１０と、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）に並列に外付け接続され、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）に供給する前記耐電流試験用定電流をバイパスさせるスイッチング用ＭＯＳトランジスタ８と、前記スイッチング用ＭＯＳトランジスタ８のゲート端子にパルス状の電圧を印加し、前記スイッチング用ＭＯＳトランジスタ８をオンして前記耐電流試験用定電流のバイパス路を確保し、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）への前記耐電流試験用定電流の供給を制御して前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）の耐電流試験の測定タイミングを設定するパルス発生部９とを含むものである。
【００３２】
また前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）に通電する順方向の電流値は、前記スイッチング用ＭＯＳトランジスタ８のゲート端子に印加するパルス状の電圧の周期，パルス幅又はデューティ比の変化に同期させて変化させるものである。
【００３３】
なお、ＩＣ本体３の出力用ＮchＭＯＳトランジスタ５に並列に含まれる寄生ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）の場合を説明したが、ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）がＩＣ本体３の出力用ＮchＭＯＳトランジスタ５に対し意図的に並列に作り込まれた場合についても同様に適用することができる。
【００３４】
次に本発明に係る耐電流測定方法を用いて、ＩＣ本体３の内部に寄生するＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）の耐電流試験を行う場合について図１及び図２に基づいて説明する。
【００３５】
被測定素子である評価対象のＩＣは図１及び図４に示すように、ＩＣ本体３の出力用ＮchＭＯＳトランジスタ５と並列に意図的に作り込まれたＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）或いはＩＣ本体３内に寄生するＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）を含み、前記出力用ＮchＭＯＳトランジスタ５がオン状態で、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向の電流を通電して、前記ＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎからカラー・プラズマ・ディスプレイの表示状態を維持するための駆動電流を発生する表示ドライバＩＣとして用いられる。この場合の画像表示については従来の技術の項にて説明したので、省略する。
【００３６】
本発明においては、前記出力用ＮchＭＯＳトランジスタ５のオン状態で、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電する順方向の電流値を変化させて、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）の限界電流値（ラッチアップ・トリガー電流値）を測定するようにしたものである。
【００３７】
具体的には、ラッチアップ現象を引き起こすまで、前記寄生バイポーラトランジスタＴｒ１に所定の電流を供給するために定電流Ｉinを定電流パルス供給部１１から発生させる。
【００３８】
定電流パルス供給部１１から発生する定電流は、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に並列接続するスイッチング用ＭＯＳトランジスタ８のオン／オフにより図２に示すパルス状の電流Ｉinに成形され、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向に通電され、前記ＮＰＮバイポーラトランジスタＴｒ１のエミッタ・ベース間（ＰＮ接合ダイオード７）の電圧を確保するようになっている。
【００３９】
図２に示すゲート電圧ＶＧがＨレベル状態の場合、スイッチング用ＭＯＳトランジスタ８がオンし、定電流発生部１０から供給される耐電流試験用の定電流Ｉinがスイッチング用ＭＯＳトランジスタ８を通してバイパスされるため、前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電されないが、図２に示すゲート電圧ＶＧがＬレベル状態の場合、スイッチング用トランジスタ８がオフするため、定電流発生部１０から供給される耐電流試験用の定電流Ｉinが前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電されるため、前記バイポーラトランジスタＴｒ１のベース・エミッタ間に電流を流すことにより、ＩＣ本体３の内部に寄生するＰＮＰＮサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３により構成される）がオン状態となる、いわゆるラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流）を測定する。
【００４０】
この場合、外付けのスイッチング用ＭＯＳトランジスタ８のゲートに印加するゲート電圧ＶＧ波形のロウレベルパルス幅と周期を調整することにより、図２に示すように所定のパルス幅と周期を持つパルス電流Ｉinを前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向に電流を通電して、バイポーラトランジスタＴｒ１をオンさせてコレクタ電流が流れるような状態を引き起こす。
【００４１】
このようにして、ＩＣ本体３の内部に寄生するＰＮＰＮサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３により構成される）をオン状態に至らしめる、いわゆるラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流値）を測定すれば、このパルス電流の振幅値と波形条件（周期およびデューティ比）がすなわちパルス耐電流値となるわけである。
【００４２】
以上のように本発明によれば、出力用ＮchＭＯＳトランジスタがオン状態で、ＮＰＮバイポーラトランジスタのベース・エミッタ間（ＰＮ接合ダイオード７）に通電する電流値を変化させて、ＩＣ本体３の内部に寄生するＰＮＰＮサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３により構成される）をオン状態に至らしめる、いわゆるラッチアップ現象を引き起こす限界電流値（ラッチアップ・トリガー電流値）を測定して表示ドライバＩＣの耐電流を評価するため、回路構成を簡略化することができるとともに、測定を簡便に行うことができる。
【００４３】
さらに任意の周期，パルス幅，デューティ比の変化に同期させてパルス電流を容易に発生させることができ、したがって実際のカラー・プラズマ・ディスプレイ・パネルの駆動条件に近い環境条件で測定を行うことができ、表示ドライバＩＣ本体のパルス耐電流について精度良い測定を行うことができる。
【００４４】
次に本発明について具体例を用いて詳細に説明する。
【００４５】
図１に示す表示ドライバＩＣは、ＩＣ本体３のロジック回路部に低圧の電源電圧ＶDD1(＝５Ｖ)と、高圧の電源電圧ＶDD2(＝９０Ｖ)が供給されるようになっている。
【００４６】
また図１に示す被測定素子としての表示ドライバＩＣは、ＩＣ本体３の出力用ＮchＭＯＳトランジスタ５と並列に意図的に作り込まれた前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）或いはＩＣ本体３内に寄生する前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（寄生ＰＮ接合ダイオード７）に順方向の電流を通電し、前記ＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎからカラー・プラズマ・ディスプレイの表示状態を維持するための駆動電流を発生する表示ドライバＩＣとして用いられる。
【００４７】
図１に示す本発明の一実施形態に係る耐電圧測定装置は、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に接続する外付けの定電流パルス供給部１１を有しており、定電流パルス供給部１１は、前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向に通電するようになっている。
【００４８】
具体的には前記定電流パルス供給部１１は、前記耐電流試験用の定電流をその電流値を変化させて前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に供給する定電流発生部１０と、前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に並列に外付け接続され、前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に供給する前記耐電流試験用定電流をバイパスさせるスイッチング用ＭＯＳトランジスタ８と、前記スイッチング用ＭＯＳトランジスタ８のゲート端子ＶGにパルス状の電圧を印加し、前記スイッチング用ＭＯＳトランジスタ８をオンして前記耐電流試験用定電流のバイパス路を確保し、前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）への前記耐電流試験用定電流の供給を制御して前記バイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）の耐電流試験の測定タイミングを設定するパルス発生部９とを含むものである。
【００４９】
スイッチング用ＭＯＳトランジスタ８としてはＮchＭＯＳ電界効果型トランジスタ（ＦＥＴ）を用いており、ＮchＭＯＳトランジスタ８は、定電流を供給する定電流発生部（直流電流源）１０と並列に挿入しており、定電流発生部１０の＋端子側にＮchＭＯＳトランジスタ８のドレイン端子Ｄを、定電流発生部１０の−端子側には、ＮchＭＯＳトランジスタ８のソース端子Ｓを接続する。
【００５０】
ＮchＭＯＳトランジスタ８のソース端子Ｓとゲート端子ＶGとの間にパルス電圧部９を接続し、ＮchＭＯＳトランジスタ８から所定のパルス電流（振幅，周期およびパルス幅）Ｉoutを発生するように、パルス電圧部９のパルス電流波形（図２参照）を調整する。
【００５１】
また、ＩＣ本体３のｎ個の出力端子Ｏ１，Ｏ２，…Ｏｎをすべてロウレベル状態（０Ｖ）に固定し、その全ての出力端子Ｏ１，Ｏ２，…Ｏｎを束ねて、パルス電流を通電できるように、ＮchＭＯＳトランジスタ８に対して並列に接続するようになっている。
【００５２】
ＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎと前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）にＮchＭＯＳトランジスタ８からパルス電流Ｉinを通電し、ＩＣ本体３に寄生する前記寄生ＰＮＰＮサイリスタ（寄生バイポーラトランジスタＴｒ２とＴｒ３により構成される）をオン状態に至らしめる、いわゆるラッチアップ現象を引き起こすまでのパルス電流の限界値（ラッチアップ・トリガー電流値）を測定するようになっている。
【００５３】
本発明においては、前記出力用ＭＯＳトランジスタ５をオン状態に固定したままで、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）にパルス電流Ｉinを通電する。すなわち、ＩＣ本体３において、束ねた出力端子Ｏ１，Ｏ２，…Ｏｎに並列に挿入したＮchＭＯＳトランジスタ８のゲート端子ＶGに図２に示すようなパルス状のゲート電圧を印加して、希望するパルス電流Ｉinを前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電する。
【００５４】
この場合、事前に被測定素子であるＩＣ本体３の出力端子Ｏ１，Ｏ２，…Ｏｎはロウレベル固定状態（０Ｖ）、つまり出力ＮchＭＯＳトランジスタ５をオン状態に固定しておく。
【００５５】
外付けのＮchＭＯＳトランジスタ８のゲート端子ＶGへの電圧（図２参照）がロウレベル状態になったときには、ＮchＭＯＳトランジスタ８はオフし、定電流発生部１０の電流は、被測定素子であるＩＣ本体３の前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向に通電されることになる。
【００５６】
一方、外付けのＮchＭＯＳトランジスタ８のゲート端子ＶGへの電圧（図２参照）がハイレベル状態になったときには、ＮchＭＯＳトランジスタ８はオンし、定電流発生部１０の電流は、ＮchＭＯＳトランジスタ８をバイパスして流れ、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電されない。
【００５７】
このとき、外付けのＮchＭＯＳトランジスタ８のゲート端子ＶGに印加する電圧（図２参照）の波形のロウレベルパルス幅と周期を調整することにより、図２に示すように、所定のパルス幅と周期をもつパルス電流Ｉinを、被測定素子であるＩＣ本体３の前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に順方向に通電する。
【００５８】
このようにして、被測定素子であるＩＣ本体３において、ラッチアップ現象を引き起こすまでのパルス電流を、前記ＮＰＮバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電すれば、このパルス電流値と波形条件（周期とパルス幅）がパルス耐電流の測定値となるわけである。
【００５９】
図２には、パルス周期が４〜１２μｓ、パルス幅が２５０〜３５０ｎｓ、パルス電流(トータル電流)が２．５〜４．０Ａの事例を示す。
【００６０】
以上のように本発明の実施形態によれば、定電流発生部１０に並列に電流バイパス用のスイッチングＮchＭＯＳトランジスタ８を挿入して、定電流パルスを発生させ、意図的に内蔵または寄生のバイポーラトランジスタＴｒ１のベース・エミッタ間（ＰＮ接合ダイオード７）に通電する測定方法であるため、回路構成を簡略化することができ、また測定自体も簡便に行うことができる。
【００６１】
さらにスイッチング用の外付けＮchＭＯＳトランジスタ８のゲート端子には図２に示すように、任意の周期，パルス幅，デューティ比をもつパルス状のゲート電圧の波形を入力することができるため、このゲート電圧波形と同一の周期を持ち、このゲート電圧波形と反転するパルス幅，デューティ比を持つ定電流パルスを簡単に発生させることができ、実際の駆動条件に近い条件で測定を行うことができ、ラッチアップ現象を引き起こすまでのＰＮ接合ダイオードの耐電流（ラッチアップ・トリガー電流）を精度良く測定できる。
【００６２】
なお、本発明ではカラー・プラズマ・ディスプレイ・パネル駆動用ＩＣについて説明したが、これに限定されるものではなく、モーター駆動用パワーＭＯＳＩＣ等で流し得る回生電流の耐電流評価、ならびにロジックＩＣ等のＣＭＯＳトランジスタで構成されるＩＣおよびＬＳＩにおいて、定電流パルス印加方法によるラッチアップ耐電流の評価にも適用することができるものである。
【００６３】
【発明の効果】
以上のように本発明によれば、簡便で、かつ条件変更が可能なパルス電流印加方式を用いたダイオードの耐電流測定方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る耐電流測定方法を実施するための装置を示す回路構成図である。
【図２】本発明に係る耐電流測定装置に用いた定電流パルス供給部におけるゲート電圧とパルス電流との関係を示す特性図である。
【図３】従来例に係る耐電流測定方法を実施するための装置を示す回路構成図である。
【図４】表示ドライバＩＣチップにおける出力用高耐圧ＣＭＯＳトランジスタ部の概略構造を示す断面図である。
【符号の説明】
１  低電圧源（ロジック回路部）
２  高電圧源（高耐圧出力回路部）
３  表示ドライバＩＣ本体
４  ＰchＭＯＳトランジスタ（出力用ＭＯＳトランジスタ）
５  ＮchＭＯＳトランジスタ（出力用ＭＯＳトランジスタ）
６，７  ＰＮ接合ダイオード
Ｔｒ１，Ｔｒ２，Ｔｒ３  寄生バイポーラトランジスタ
８  ＮchＭＯＳトランジスタ
９  パルス電圧部
１０  定電流発生部
１１  定電流パルス供給部
【図１】
0004544693.tif 000002
【図２】
0004544693.tif 000003
【図３】
0004544693.tif 000004
【図４】
0004544693.tif 000005