(57)【特許請求の範囲】
【請求項１】
デジタルテレビジョン信号を受信するデジタルテレビジョン受信機のためのデジタルテ
レビジョン受信機用モジュールにおいて、
互いに異なる放送方式のデジタルテレビジョン信号を受信可能な外部基板のうちの１つ
の外部基板と電気的に接続するための複数の端子を有する第１の接続手段と、
上記外部基板に設けられた複数の放送方式に準拠したフロントエンド回路を接続するために、上記第１の接続手段中に所定の端子テーブルに基づいて共通に割り当てられた第１の共通端子群と、
上記第１の共通端子群を介して上記フロントエンド回路より入力されるデジタルテレビジョン信号に対して復号化処理を実行することにより映像信号及び音声信号に変換して上記第１の接続手段を介して出力する復号化手段と、
上記デジタルテレビジョン受信機用モジュールの動作を制御する制御手段と、
互いに異なる信号種又は信号の入出力方向を含む端子仕様を有する複数種類のコンディショナルアクセスモジュールに接続するために、上記第１の接続手段中に上記所定の端子テーブルに基づいて共通に割り当てられた第２の共通端子群と、
上記コンディショナルアクセスモジュールと、上記復号化手段と、上記制御手段との間で通信される複数の信号に対して入力処理及び、出力処理を実行するインターフェース手段とを備え、
上記インターフェース手段は、少なくとも１対の第１の入力バッファ及び第１の出力バッファ及び第２の入力バッファを備え、
上記第１の入力バッファは、上記第２の共通端子群の１つの端子に接続された入力端子と、上記復号化手段に接続された出力端子とを有し、
上記第１の出力バッファは、上記制御手段に接続された入力端子と、上記第２の共通端子群の１つの端子に接続された出力端子とを有し、
上記第２の入力バッファは、上記第２の共通端子群の別の１つの端子に接続された入力端子と、上記復号化手段に接続された出力端子とを有し、
上記制御手段は、上記外部基板に実装されたメモリから上記第１の接続手段を介して入力される種別データ信号に基づいて、当該入力されるデジタルテレビジョン信号の放送方式と当該接続されるコンディショナルアクセスモジュールの種類のうちの少なくとも一方に対応して、当該接続されるコンディショナルアクセスモジュールの端子仕様に適合するように、上記所定の端子テーブルに基づいて、上記第１の入力バッファのオン／オフ及び上記第１の出力バッファのオフ／オン、上記第２の入力バッファのオン／オフを制御することにより、上記第２の共通端子群の当該端子を介して通信される信号の信号種と、入力方向と、出力方向とを切り換えることにより、上記インターフェース手段を制御することを特徴とするデジタルテレビジョン受信機用モジュール。
【請求項２】
上記制御手段は、上記コンディショナルアクセスモジュールが上記第１の接続手段を介して接続されていないとき、上記コンディショナルアクセスモジュールからの検出信号を上記制御手段に出力するように上記インターフェース手段を制御することを特徴とする請求項１記載のデジタルテレビジョン受信機用モジュール。
【請求項３】
上記制御手段は、上記複数種類のコンディショナルアクセスモジュールのうちの第１の種類のコンディショナルアクセスモジュールが上記第１の接続手段を介して接続されたときに、第１の電源電圧を上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力するとともに、上記制御手段からのアドレス信号及びデータ信号を上記第１の電源電圧で上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力するように上記インターフェース手段を制御することを特徴とする請求項２記載のデジタルテレビジョン受信機用モジュール。
【請求項４】
上記第１の種類のコンディショナルアクセスモジュールは、コモンインターフェースのコンディショナルアクセスモジュールであることを特徴とする請求項２又は３記載のデジタルテレビジョン受信機用モジュール。
【請求項５】
上記制御手段は、上記複数種類のコンディショナルアクセスモジュールのうちの第２の種類のコンディショナルアクセスモジュールが上記第１の接続手段を介して接続された初期状態のときに、第２の電源電圧を上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力し、上記接続されたコンディショナルアクセスモジュールから上記第１の接続手段を介して入力されるデジタルテレビジョン信号を上記復号化手段に出力するとともに、上記制御手段からのアドレス信号及びデータ信号を上記第２の電源電圧で上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力するように上記インターフェース手段を制御することを特徴とする請求項３又は４記載のデジタルテレビジョン受信機用モジュール。
【請求項６】
上記制御手段は、上記複数種類のコンディショナルアクセスモジュールのうちの第２の種類のコンディショナルアクセスモジュールが上記第１の接続手段を介して接続された初期状態の後の動作状態のときに、上記接続されたコンディショナルアクセスモジュールから上記第１の接続手段を介して入力されるクロック信号を上記復号化手段に出力するとともに、上記フロントエンド回路から上記第１の接続手段を介して入力される制御信号を上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力し、上記接続されたコンディショナルアクセスモジュールから上記第１の接続手段を介して入力される制御信号を上記第１の接続手段を介して上記フロントエンド回路に出力するように上記インターフェース手段を制御することを特徴とする請求項５記載のデジタルテレビジョン受信機用モジュール。
【請求項７】
上記第２の種類のコンディショナルアクセスモジュールは、ケーブルカードのコンディショナルアクセスモジュールであることを特徴とする請求項６記載のデジタルテレビジョン受信機用モジュール。
【請求項８】
上記所定の端子テーブルは第３の種類のコンディショナルアクセスモジュールを接続するための端子テーブルをさらに備え、第３の種類のコンディショナルアクセスモジュールを上記所定の端子テーブルに基づいて、上記第２の共通端子群に接続し、第３の種類のコンディショナルアクセスモジュールと上記制御手段に接続する別のインターフェース手段をさらに備えたことを特徴とする請求項３乃至７のうちのいずれか１つに記載のデジタルテレビジョン受信機用モジュール。
【請求項９】
上記第３の種類のコンディショナルアクセスモジュールはＩＣカードのコンディショナルアクセスモジュールであることを特徴とする請求項８記載のデジタルテレビジョン受信機用モジュール。
【請求項１０】
（ａ）上記第１の接続手段が上記インターフェース手段に接続された第１の状態と、
（ｂ）上記第１の接続手段が上記別のインターフェース手段に接続された第２の状態とを上記所定の端子テーブルに基づいて選択的に切り替える手段をさらに備えたことを特徴とする請求項８又は９記載のデジタルテレビジョン受信機用モジュール。
【請求項１１】
上記デジタルテレビジョン受信機用モジュールは、複数層の基板を備え、第１の信号配線層基板と、第２の信号配線層基板との間に、複数の薄膜コンデンサを実装したコンデンサ層基板と、複数の薄膜抵抗を実装した抵抗層基板とを挟設したことを特徴とする請求項１乃至１０のうちのいずれか１つに記載のデジタルテレビジョン受信機用モジュール。
【請求項１２】
（ａ）第１の種類のフロントエンド回路を接続可能な第１の共通端子群と上記第１の種類のコンディショナルアクセスモジュールを接続可能な第２の共通端子群とを有する上記第１の接続手段に対応した接続端子を備え、上記メモリには第1の種別データを記憶して、第１の放送方式に準拠した第１の種類の外部基板と、
（ｂ）第２の種類のフロントエンド回路を接続可能な第１の共通端子群と上記第２の種類のコンディショナルアクセスモジュールを接続可能な第２の共通端子群とを有する上記第１の接続手段に対応した接続端子を備え、上記メモリには第２の種別データを記憶して、第２の放送方式に準拠した第２の種類の外部基板とのうちの１つに上記第１の接続手段を介して接続可能であることを特徴とする請求項１乃至１１のうちのいずれか１つに記載のデジタルテレビジョン受信機用モジュール。
【請求項１３】
上記放送方式は、ＤＶＢ−Ｔ方式と、ＡＴＳＣ方式と、ＩＳＤＢ−Ｔ方式とのうちの少なくとも１つを含むことを特徴とする請求項１２記載のデジタルテレビジョン受信機用モジュール。
【請求項１４】
上記デジタルテレビジョン受信機用モジュールの機能を拡張するための互いに異なる機能を有する複数種類の機能拡張基板を接続するための第３の共通端子群を上記第1の接続手段中にさらに備えたことを特徴とする請求項１乃至１３のうちのいずれか１つに記載のデジタルテレビジョン受信機用モジュール。
【請求項１５】
上記機能拡張基板は、ネットワークに接続するためのネットワーク機能拡張基板と、ＣＡＴＶのヘッドエンドに接続するためのＣＡＴＶモデム機能拡張基板とのうちの少なくとも１つを含むことを特徴とする請求項１４記載のデジタルテレビジョン受信機用モジュール。
【請求項１６】
請求項１２又は１３記載のデジタルテレビジョン受信機用モジュールと、上記外部基板とを備えたデジタルテレビジョン受信機であって、
上記外部基板は、
第１の種類のフロントエンド回路と接続可能な第１の共通端子群と第１の種類のコンディショナルアクセスモジュールを接続する第２の共通端子群を有する上記第１の接続手段に対応した接続端子を備え、上記メモリには第1の種別データを記憶し、
上記外部基板は、第１の放送方式に準拠した第１の種類の外部基板であることを特徴とするデジタルテレビジョン受信機。
【請求項１７】
請求項１４又は１５記載のデジタルテレビジョン受信機用モジュールと、上記外部基板とを備えたデジタルテレビジョン受信機であって、
上記外部基板は、
第１の種類のフロントエンド回路と接続可能な第１の共通端子群と第１の種類のコンディショナルアクセスモジュールを接続可能な第２の共通端子群と第１の種類の上記機能拡張基板を接続可能な第３の共通端子群を有する上記第１の接続手段に対応した接続端子を備え、上記メモリには第1の種別データを記憶し、
上記外部基板は、第１の放送方式に準拠した第１の種類の外部基板であり、
上記デジタルテレビジョン受信機用モジュールは、第１の種類の上記機能拡張基板をさらに備えたことを特徴とするデジタルテレビジョン受信機。
【請求項１８】
上記デジタルテレビジョン受信機用モジュールに互いに異なる複数種類のディスプレイデバイスを接続するための第４の共通端子群を上記第1の接続手段中にさらに備えたことを特徴とする請求項１乃至１５のうちのいずれか１つに記載のデジタルテレビジョン受信機用モジュール。
【請求項１９】
上記ディスプレイデバイスは、液晶ディスプレイと、プラズマディスプレイと、ＣＲＴディスプレイのうちの１つであることを特徴とする請求項１８記載のデジタルテレビジョン受信機。
【請求項２０】
請求項１８記載のデジタルテレビジョン受信機用モジュールと、上記外部基板とを備えたデジタルテレビジョン受信機であって、
上記外部基板は、
第１の種類のフロントエンド回路と接続可能な第１の共通端子群と第１の種類のコンディショナルアクセスモジュールを接続可能な第２の共通端子群と第１の種類の上記機能拡張基板を接続可能な第３の共通端子群と第１の種類のディスプレイデバイスを接続可能な第４の共通端子群とを有する上記第１の接続手段に対応した接続端子を備え、上記メモリには第1の種別データを記憶し、
上記外部基板は、第１の放送方式に準拠した第１の種類の外部基板であり、
上記デジタルテレビジョン受信機用モジュールは、第１の種類の上記機能拡張基板と第１の種類のディスプレイインターフェース回路をさらに備えたことを特徴とするデジタルテレビジョン受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、テレビジョン受像機、パーソナルパーソナルコンピュータ、携帯型端末装置、映像信号及び音声信号を光ディスクなどの記録媒体に記録するレコーダ装置などの、デジタルテレビジョン放送を受信するデジタルテレビジョン受信機（以下、ＤＴＶという。）のためのデジタルテレビジョン受信機用モジュールと、それを備えたデジタルテレビジョン受信機に関する。
【背景技術】
【０００２】
近年、日本、北米、欧州を始め、テレビジョン放送のデジタル化が始まり、それぞれの国や地域の放送規格に応じたデジタルテレビジョン放送受信機が発売されている。例えば、地上波デジタルテレビジョン放送については、国や地域に従って、サービス内容や、導入時の技術水準などが異なるため、以下の３つの規格が勧告されている。欧州では、ＤＶＢ−Ｔ(Digital Video Broadcasting-Terrestrial)方式が採用され、アメリカでは、ＡＴＳＣ(Advanced Television Systems Committee)方式が採用され、日本国内では、ＩＳＤＢ−Ｔ(Integrated Services Digital Broadcasting-Terrestrial)方式が採用されている。中国では、欧州におけるＤＶＢ−Ｔを基本とした方式で規格化の作業が進んでいる。
【０００３】
これらの規格における映像と音声の圧縮方式は、全てＭＰＥＧ−２規格に準拠した方式を採用している。伝送方式もＭＰＥＧ−２＿ＴＳ信号（トランスポート・ストリーム）規格に準拠している。そのため、ＤＴＶにおける映像及び音声の復号器は、インターフェース及び回路を、全ての国や地域で共通化することができる。より詳細には、現状デジタルテレビジョン放送において採用されているＭＰＥＧ−２や、今後採用される見通しであるＩＴＵのＨ．２６４などの圧縮方式は、基本的に、動きベクトルを検出し、動き予測し、符号化するアルゴリズムを用いている。これらの方式で圧縮された映像信号及び音声信号を復号する復号器は、単一のハードウェアと、ＣＰＵと、ＣＰＵ上で動作するソフトウェアとで実現できる。各方式における詳細な仕様の差異はソフトウェアの変更で対応できる。このことにより、当該モジュールのメーカーは、受信信号が復調器によりＭＰＥＧ−２＿ＴＳ信号に復調された後の後段回路、すなわち復号器のハードウェア回路においては、全世界共通のデコーダを製品化することが可能であり、量産効果を上げることができる。
【０００４】
一方、テレビジョン放送波信号をアンテナなどを介して受信した後、ＭＰＥＧ−２＿ＴＳ信号に復調されるまでの部分の回路を、フロントエンド回路というが、フロントエンド回路におけるチューナ及び復調器においては、国や地域特有の電波政策に依存する所が多く、それぞれ異なった方式を採用している。復調器における復調方式は、ＤＶＢ−Ｔ方式及びＩＳＤＢ−Ｔ方式ではＱＡＭ（Quadrature Amplitude Modulation）方式を採用しており、ＡＴＳＣ方式ではＶＳＢ（Vestigial Side Band）方式を採用している。
【０００５】
フロントエンド回路とデコーダとの間に位置するＣＡ（Conditional Access；条件付きアクセス）部は外付けのコンディショナルアクセスモジュール（以下、ＣＡモジュールという。）と一体的に動作する。ＣＡ部においては、ビジネスとも関連するため、暗号化方式、ＣＡモジュールとのインターフェース仕様とともに、ビジネス領域、市場毎に方式が異なっている場合が多い。ＤＶＢ−Ｔ方式ではＣＩ（Common Interface；以下、コモンインターフェースという。）を採用しており、アメリカのオープンケーブル規格に準拠したケーブルテレビジョン放送ではケーブルカードインターフェースを採用し、ＩＳＤＢ−Ｔ方式では、ＩＣカードインターフェースを採用している。これらのインターフェースは、いずれも端子仕様において、物理的仕様及び電気的仕様が異なるＣＡモジュールを接続する。従って、従来、デジタルテレビジョン受信機のメーカーは、全世界共通のデコーダと、各国や各地域毎のフロントエンド回路モジュールと、各市場毎のＣＡ部とを組み合わせて、各市場向けの構成の異なるデジタルテレビジョン受信機を製品化して動作保証してきた。
【０００６】
なお、ＣＩについては非特許文献１において記載され、ケーブルカード（旧名ＰＯＤ）については非特許文献２において記載され、ＩＣカードインターフェースについては、非特許文献３記載されている。
【０００７】
一方、ＣＡ部を結合することにより、複数の市場にも対応する取り組みも検討されている（例えば、特許文献１参照。）。特許文献１は、それぞれのＣＡモジュールを接続可能な複数のＣＡモジュールインターフェースを備える。また、複数のＣＡモジュールインターフェースは、直列に接続されている。
【０００８】
【特許文献１】日本国特許出願公開Ｐ２０００−３６８２０Ａ。
【特許文献２】国際出願公開ＷＯ０１／０４７２６７。
【非特許文献１】EUROPEAN STANDARD EN50221, Common Interface Specification for Conditional Access and other Digital Video Broadcasting Decoder Applications, English Version, Ref. No. EN50221:1996E, February 1997。
【非特許文献２】AMERICAN STANDARD ANSI/SCTE28 2001 (Formerly DVS 295), HOST-POD Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Cable Telecommunications Engineers, 2001。
【非特許文献３】ISO7816-1 Standard, asynchronous smartcard information, Version 1.00, last revised on June 12, 1995。
【非特許文献４】PC Card Standard, Volume2, Electrical Specification, PCMCIA/JEITA, 2001。
【非特許文献５】SCTE40 2001 (Formerly DVS 313), Digital Cable Network Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Cable Telecommunications Engineers, 2001。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記のような状況では、各国や各地域毎にフロントエンド回路モジュールが異なり、そして、各市場毎にＣＡモジュールの物理的仕様、電気的仕様が異なるために、デジタルテレビジョン受信機のメーカーは、全世界共通のデコーダと、各国や各地域毎のフロントエンド回路モジュールと、各市場毎のＣＡモジュールインターフェースとを組み合わせて、各国や各地域、各市場向けに構成の異なるデジタルテレビジョン受信機を製品化してきた。従って、製品化の度に、デコーダとフロントエンド回路モジュールとＣＡモジュールインターフェースとを実装した基板の設計と、動作保証とに手間やコストがかかるため、製品の低価格化が図れないという問題が生じていた。特に、ＣＡモジュール含めた動作は、各市場において認証機関による認証が必要な場合が多く、製品化の度に認証するのは手間であり、製造コストが高くなるという問題点があった。さらに、デジタルテレビジョン受信機のメーカーは、全世界共通のデコーダと、各国や各地域毎のフロントエンド回路モジュールと、各市場毎のＣＡモジュールインターフェースとに加えて、ネットワーク接続などの機能拡張用のＬＳＩを組み合わせて、各国や各地域においてローエンドからハイエンドまでのデジタルテレビジョン受信機を製品化してきた。従って、製品化の度に、デコーダとフロントエンド回路モジュールとＣＡモジュールインターフェースと機能拡張用のＬＳＩとを実装した基板の設計と、動作保証とに手間やコストがかかるため、製品の低価格化が図れないという問題が生じていた。
【００１０】
また、特許文献１の構成では、ＣＡモジュールインターフェースをそれぞれ備える必要がある。従って、インターフェースの回路やソケットのコストが増大するために、ＣＡモジュール含めた各市場共通のＤＴＶ用モジュールの実現を考えた場合、コストデメリットが生じる。従って、本来共通化して享受するはずの量産効果によるコストダウンが小さくなるという問題が生じていた。
【００１１】
また、ＣＡモジュールとの接続端子数は、備えるインターフェース数に応じて増加する。端子数では、例えば、ＣＩカードと、ケーブルカードの端子数はそれぞれ６８端子であるが、これら２種のＣＡモジュールインターフェースだけで少なくとも１３６の端子が必要となる。従って、ＣＡモジュールとの接続端子数が増大するために、ＣＡモジュール含めた各市場共通のＤＴＶ用モジュールの実現を考えた場合、小型化する上でデメリットが生じる。従って、モジュール化して小型化を図る上で端子数がボトルネックになるという問題が生じていた。特に、モジュールの実現形態を半導体チップ化、多層構造のプリント配線基板化のように超小型化を図る場合においては、半導体チップやプリント基板の面積に対し、接続端子が占める面積の割合が非常に多くなる。これは接続端子の小型化は、端子に接続される配線のピッチや接続する工法にも影響されるため、限界があるためである。従って、接続端子数が増大すると接続端子の面積によりチップやプリント基板の面積が決まる場合もあり、小型化ができないという問題が生じていた。
【００１２】
本発明の第１の目的は以上の問題点を解決し、各国や各地域のフロントエンド回路及び各市場のＣＡモジュールを直接的に接続可能であって、従来技術に比較して簡単にかつ安価に製造することができるＤＴＶ用モジュール及びそれを備えたデジタルテレビジョン受信機を提供することにある。
【００１３】
また、本発明の第２の目的は以上の問題点を解決し、各国や各地域のフロントエンド回路及び各市場のＣＡモジュールと機能拡張ボードとを直接的に接続可能であって、従来技術に比較して簡単にかつ安価に製造することができるＤＴＶ用モジュール及びそれを備えたデジタルテレビジョン受信機を提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係るデジタルテレビジョン受信機用モジュールは、デジタルテレビジョン信号を受信するデジタルテレビジョン受信機のためのデジタルテレビジョン受信機用モジュールにおいて、
互いに異なる放送方式のデジタルテレビジョン信号を受信可能な外部基板のうちの１つの外部基板と電気的に接続するための複数の端子を有する第１の接続手段と、
上記外部基板に設けられた復調器から上記第１の接続手段を介して入力されるデジタルテレビジョン信号に対して復号化処理を実行することにより映像信号及び音声信号に変換して上記第１の接続手段を介して出力する復号化手段と、
上記デジタルテレビジョン受信機用モジュールの動作を制御する制御手段と、
互いに異なる電気的仕様を有する複数種類のコンディショナルアクセスモジュールのうちの１つのコンディショナルアクセスモジュールに上記第１の接続手段を介して接続され、かつ上記復調器、上記復号化手段及び上記制御手段に接続され、上記復調器と、上記コンディショナルアクセスモジュールと、上記復号化手段と、上記制御手段との間で通信される複数の信号の入力及び出力処理を実行するインターフェース手段とを備え、
上記制御手段は、当該入力されるデジタルテレビジョン信号の放送方式と当該接続されるコンディショナルアクセスモジュールの種類のうちの少なくとも一方に対応して、当該接続されるコンディショナルアクセスモジュールの電気的仕様に適合するように、上記第１の接続手段を介して通信される信号の種類を切り換えることにより、上記インターフェース手段を制御することを特徴とする。
【００１５】
上記デジタルテレビジョン受信機用モジュールにおいて、上記インターフェース手段は、上記復調器から上記第１の接続手段を介して入力されるデジタルテレビジョン信号を、上記第１の接続手段を介して上記コンディショナルアクセスモジュールに出力するとともに、上記復号化手段に出力することを特徴とする。
【００１６】
また、上記デジタルテレビジョン受信機用モジュールにおいて、上記インターフェース手段は、複数のバッファを備え、
上記制御手段は、上記各バッファのオン／オフを制御することにより、上記入力及び出力処理を制御することを特徴とする。
【００１７】
さらに、上記デジタルテレビジョン受信機用モジュールにおいて、上記制御手段は、上記コンディショナルアクセスモジュールが上記第１の接続手段を介して接続されていないとき、上記コンディショナルアクセスモジュールからの検出信号を上記制御手段に出力するように上記インターフェース手段を制御することを特徴とする。
【００１８】
上記デジタルテレビジョン受信機用モジュールにおいて、上記制御手段は、上記複数種類のコンディショナルアクセスモジュールのうちの第１の種類のコンディショナルアクセスモジュールが上記第１の接続手段を介して接続されたとき、上記接続されたコンディショナルアクセスモジュールから上記第１の接続手段を介して入力されるデジタルテレビジョン信号を上記復号化手段に出力するように上記インターフェース手段を制御することを特徴とする。
【００１９】
また、上記デジタルテレビジョン受信機用モジュールにおいて、上記制御手段は、第１の電源電圧を上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力するとともに、上記制御手段からのアドレス信号及びデータ信号を上記第１の電源電圧で上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力するように上記インターフェース手段を制御することを特徴とする。
【００２０】
さらに、上記デジタルテレビジョン受信機用モジュールにおいて、上記第１の種類のコンディショナルアクセスモジュールは、コモンインターフェースのコンディショナルアクセスモジュールであることを特徴とする。
【００２１】
上記デジタルテレビジョン受信機用モジュールにおいて、上記制御手段は、上記複数種類のコンディショナルアクセスモジュールのうちの第２の種類のコンディショナルアクセスモジュールが上記第１の接続手段を介して接続された初期状態のときに、第２の電源電圧を上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力し、上記接続されたコンディショナルアクセスモジュールから上記第１の接続手段を介して入力されるデジタルテレビジョン信号を上記復号化手段に出力するとともに、上記制御手段からのアドレス信号及びデータ信号を上記第２の電源電圧で上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力するように上記インターフェース手段を制御することを特徴とする。
【００２２】
また、上記デジタルテレビジョン受信機用モジュールにおいて、上記制御手段は、上記複数種類のコンディショナルアクセスモジュールのうちの第２の種類のコンディショナルアクセスモジュールが上記第１の接続手段を介して接続された初期状態の後の動作状態のときに、上記接続されたコンディショナルアクセスモジュールから上記第１の接続手段を介して入力されるクロック信号を上記復号化手段に出力するとともに、上記復調器から上記第１の接続手段を介して入力される制御信号を上記第１の接続手段を介して上記接続されたコンディショナルアクセスモジュールに出力し、上記接続されたコンディショナルアクセスモジュールから上記第１の接続手段を介して入力される制御信号を上記第１の接続手段を介して上記復調器に出力するように上記インターフェース手段を制御することを特徴とする。
【００２３】
さらに、デジタルテレビジョン受信機用モジュールにおいて、上記第２の種類のコンディショナルアクセスモジュールは、ケーブルカードのコンディショナルアクセスモジュールであることを特徴とする。
【００２４】
また、上記デジタルテレビジョン受信機用モジュールにおいて、第３の種類のコンディショナルアクセスモジュールを上記インターフェース手段及び上記制御手段に接続する別のインターフェース手段をさらに備えたことを特徴とする。
【００２５】
さらに、上記デジタルテレビジョン受信機用モジュールにおいて、上記第３の種類のコンディショナルアクセスモジュールはＩＣカードのコンディショナルアクセスモジュールであることを特徴とする。
【００２６】
上記デジタルテレビジョン受信機用モジュールにおいて、
（ａ）上記第１の接続手段が上記インターフェース手段に接続された第１の状態と、
（ｂ）上記第１の接続手段が上記別のインターフェース手段に接続された第２の状態とを選択的に切り替える手段をさらに備えたことを特徴とする。
【００２７】
また、上記デジタルテレビジョン受信機用モジュールは、複数層の基板を備え、第１の信号配線層基板と、第２の信号配線層基板との間に、複数の薄膜コンデンサを実装したコンデンサ層基板と、複数の薄膜抵抗を実装した抵抗層基板とを挟設したことを特徴とする。
【００２８】
さらに、上記デジタルテレビジョン受信機用モジュールにおいて、
（ａ）第１の種類の復調器と、上記第１の種類のコンディショナルアクセスモジュールを接続可能な第２の接続手段とを備え、第１の放送方式に準拠した第１の種類の外部基板と、
（ｂ）第２の種類の復調器と、上記第２の種類のコンディショナルアクセスモジュールを接続可能な第２の接続手段とを備え、第２の放送方式に準拠した第２の種類の外部基板とのうちの１つに上記第１の接続手段を介して接続可能であることを特徴とする。
【００２９】
上記デジタルテレビジョン受信機用モジュールにおいて、上記制御手段は、上記外部基板から上記第１の接続手段を介して入力される種別データ信号に基づいて、上記外部基板の種類及び上記入力されるデジタルテレビジョン信号の放送方式を検出し、上記検出した放送方式に基づいて、上記復号化手段の動作を制御するとともに、上記第１の接続手段を介して通信される信号の種類を切り換えることにより、上記インターフェース手段を制御することを特徴とする。
【００３０】
また、上記デジタルテレビジョン受信機用モジュールにおいて、上記種別データ信号は、上記外部基板において接地導体と接続するか否かにより、上記外部基板の種類に依存して異なるように発生されることを特徴とする。
【００３１】
さらに、上記デジタルテレビジョン受信機用モジュールにおいて、上記種別データ信号は、上記外部基板に実装されたメモリに、上記外部基板の種類に依存して異なるように格納されたデータを読み出したデータの信号であることを特徴とする。
【００３２】
またさらに、上記デジタルテレビジョン受信機用モジュールにおいて、上記放送方式は、ＤＶＢ−Ｔ方式と、ＡＴＳＣ方式と、ＩＳＤＢ−Ｔ方式とのうちの少なくとも１つを含むことを特徴とする。
【００３３】
また、上記デジタルテレビジョン受信機用モジュールにおいて、上記デジタルテレビジョン受信機用モジュールの機能を拡張するための互いに異なる機能を有する複数種類の機能拡張基板を接続するための第３の接続手段をさらに備えたことを特徴とする。
【００３４】
さらに、上記デジタルテレビジョン受信機用モジュールにおいて、上記機能拡張ボードは、ネットワークに接続するためのネットワーク機能拡張基板と、ＣＡＴＶのヘッドエンドに接続するためのＣＡＴＶモデム機能拡張基板とのうちの少なくとも１つを含むことを特徴とする。
【００３５】
本発明に係るデジタルテレビジョン受信機は、上記デジタルテレビジョン受信機用モジュールと、上記外部基板とを備えたデジタルテレビジョン受信機であって、
上記外部基板は、
第１の種類の復調器と、
第１の種類のコンディショナルアクセスモジュールを接続する第２の接続手段とを備え、
上記外部基板は、第１の放送方式に準拠した第１の種類の外部基板であることを特徴とする。
【００３６】
また、本発明に係るデジタルテレビジョン受信機は、上記デジタルテレビジョン受信機用モジュールと、上記外部基板とを備えたデジタルテレビジョン受信機であって、
上記外部基板は、
第１の種類の復調器と、
第１の種類のコンディショナルアクセスモジュールを接続する第２の接続手段とを備え、
上記外部基板は、第１の放送方式に準拠した第１の種類の外部基板であり、
上記デジタルテレビジョン受信機用モジュールは、第１の種類の上記機能拡張基板をさらに備えたことを特徴とする。
【００３７】
上記デジタルテレビジョン受信機において、上記外部基板は、
互いに異なる複数種類のディスプレイデバイスにそれぞれ対応して異なる種類の回路を有し、上記デジタルテレビジョン受信機用モジュールから出力される映像信号及び音声信号を上記ディスプレイデバイスに出力する複数の種類のディスプレイインターフェースのうちの１つをさらに備えたことを特徴とする。
【００３８】
また、上記デジタルテレビジョン受信機において、上記ディスプレイは、液晶ディスプレイと、プラズマディスプレイと、ＣＲＴディスプレイのうちの１つであることを特徴とする。
【００３９】
本発明に係るデジタルテレビジョン受信機は、上記デジタルテレビジョン受信機用モジュールと、上記外部基板とを備えたデジタルテレビジョン受信機であって、
上記外部基板は、
第１の種類の復調器と、
第１の種類のコンディショナルアクセスモジュールを接続する第２の接続手段と、
第１の種類のディスプレイを接続する第１の種類のディスプレイインターフェースとを備え、
上記外部基板は、第１の放送方式に準拠し、第１の種類のディスプレイに接続する第１の種類の外部基板であることを特徴とする。
【００４０】
また、本発明に係るデジタルテレビジョン受信機は、上記デジタルテレビジョン受信機用モジュールと、上記外部基板とを備えたデジタルテレビジョン受信機であって、
上記外部基板は、
第１の種類の復調器と、
第１の種類のコンディショナルアクセスモジュールを接続する第２の接続手段と、
第１の種類のディスプレイを接続する第１の種類のディスプレイインターフェースとを備え、
上記外部基板は、第１の放送方式に準拠し、第１の種類のディスプレイに接続する第１の種類の外部基板であり、
上記デジタルテレビジョン受信機用モジュールは、第１の種類の上記機能拡張基板をさらに備えたことを特徴とする。
【００４１】
上記デジタルテレビジョン受信機において、上記デジタルテレビジョン受信機用モジュールは第１の誘電体基板にて形成され、
上記外部基板は第２の誘電体基板にて形成され、
上記第２の誘電体基板の誘電率は上記第１の誘電体基板の誘電率よりも高いことを特徴とする。
【発明の効果】
【００４２】
従って、本発明に係るＤＴＶ用モジュールによれば、各国や各地域共通のデコーダを備えるとともに、各国や各地域のフロントエンド回路及び各市場のＣＡモジュールを直接的に接続できる。それ故、本発明に係るＤＴＶ用モジュールは、各国や各地域のフロントエンド回路及び各市場のＣＡモジュールと接続して動作することを保証できる。
【００４３】
また、ＤＴＶ用モジュールに接続可能に適合したマザーボードを各国や各地域、各市場毎に用意することで、ＤＴＶ用モジュールをマザーボードに接続して、各国や各地域、各市場向けの受信機を製品化することができる。従って、デジタルテレビジョン受信機のメーカーは、本発明に係るＤＴＶ用モジュールを用いれば、各国や各地域毎のフロントエンド回路モジュールと各市場のＣＡモジュールのソケットを実装したマザーボードを設計することで、各国や各地域、各市場向けのデジタルテレビジョン受信機を容易に製品化できる。さらに、ＤＴＶ用モジュールでＣＡモジュール含めた動作について各市場の認証機関による認証を済ませておけば、製品毎に認証する手間やコストも省ける。その結果、メーカーの製品化コストの削減が可能となり、デジタルテレビジョン受信機の低価格化が図れる。
【００４４】
また、本発明に係るＤＴＶ用モジュールによれば、各市場の電気的仕様が異なる複数種類のＣＡモジュールに接続するためのインターフェース回路やソケットを共通化できる。従って、製造コストを増大させることなく、ＣＡインターフェース含めた全世界に対応するＤＴＶ用モジュールを実現して製品化できるため、量産効果によるコストダウンができ、デジタルテレビジョン受信機の普及に貢献することができる。
【００４５】
さらに、ＣＡモジュールとの接続端子数を増大させることなく、ＣＡインターフェース含めたＤＴＶ用モジュールを実現できるため、モジュール化により小型・軽量化でき、携帯型受信機や車載受信機などにも適用できる。これにより、デジタルテレビジョン受信機の普及に貢献することができる。各国や各地域のフロントエンド回路及び各市場のＣＡモジュールと接続することによる端子数の増大を抑えることができるため、特にモジュールの実現形態を半導体チップ化、多層構造のプリント配線基板化のように超小型化を図る場合において、接続端子の面積によりチップやプリント基板の面積が決まり、小型化ができないという問題を解決することができる。
【００４６】
またさらに、本発明に係るＤＴＶ用モジュールによれば、ネットワーク機能拡張ボードを接続することによりネットワーク関連機能を備えることができるとともに、ＣＡＴＶモデム機能拡張ボードを接続することによりＣＡＴＶモデム機能を備えることができる。従って、デジタルテレビジョン受信機のメーカーは、本発明に係るＤＴＶ用モジュールを用いれば、各地域毎のフロントエンド回路と各市場のＣＡモジュールの各ソケットを実装したマザーボードと機能拡張用ボードを設計することで、マザーボードと機能拡張用ボードを組み合わせて、各地域、市場向けのローエンドからハイエンドまでのデジタルテレビジョン受信機を容易に、しかも従来技術に比較して低価格で小型・軽量で製品化できる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明に係る実施形態について図面を参照して説明する。なお、同様の構成要素については同一の符号を付している。
【００４８】
第１の実施形態．
図１は本発明の第１の実施形態に係るテレビジョン受信機において、ＤＴＶ用モジュール１をマザーボード１０１に実装し、マザーボード１０１を受信機筐体１０４内に実装するときのテレビジョン受信機の一部分解実装図である。また、図２は図１のＤＴＶ用モジュール１の上面図であり、図３は図１のＤＴＶ用モジュール１の裏面図である。さらに、図４は図１のＤＴＶ用モジュール１の多層構造を示す分解斜視図である。第１の実施形態では、デジタル放送受信機、特にセットトップボックスにおけるＤＴＶ用モジュール１をテレビジョン受信機に実装した一例について以下説明する。
【００４９】
図１において、テレビジョン受信機のためのＤＴＶ用モジュール１は誘電体基板にてなるマザーボード１０１の位置１Ａに実装され、当該マザーボード１０１は、受信機筐体１０４の位置１０１Ａ内に実装される。マザーボード１０１上には、ＤＴＶ用モジュール１のほかにフロントエンド回路１０２やＡＶ出力回路１０６などの回路が実装され、また、マザーボード１０１に外部装置との接続のためのソケット１０５が設けられる。受信機筐体１０４のおもて面にはテレビジョン受信機の動作状態などを表示する表示部１０４ａが実装され、また、受信機筐体１０４内にマザーボード１０１などに電源電圧を供給する電源ユニット１０３が実装されている。
【００５０】
図２において、ＤＴＶ用モジュール１は、両面に実装が可能な多層構造の複数のプリント配線基板５１乃至５８（図４参照。）と、それらに実装される部品とから構成される。図４に示すように、ＤＴＶ用モジュール１は、図２を参照して詳細後述するおもて面側の信号配線層基板５１，５２と、複数の薄膜コンデンサ６１を実装したコンデンサ層基板５３と、接地導体を実装した接地導体層基板５４と、複数の薄膜抵抗６２を実装した抵抗層基板５５と、電源回路及びその配線を実装した電源層基板５６と、図３を実装して詳細後述する裏面側の信号配線層基板５７，５８とが積層されて構成される。以上のように構成することにより、ＤＴＶ用モジュール１を従来技術に比較してきわめて小型に薄く製造できる。内層であるコンデンサ層基板５３及び抵抗層基板５５には、薄膜コンデンサ６１や薄膜抵抗６２以外に、ＤＴＶモジュール１を構成する部品である後述のＬＳＩやメモリのベアチップを実装してもよく、これにより、ＤＴＶモジュール１について内装における部品の実装率を上げることにより、ＤＴＶ用モジュール１をさらに小型化することができる。
【００５１】
図２において、ＤＴＶ用モジュール１のおもて面である部品面に実装されている部品は、各国や各地域のデジタルテレビジョン放送における圧縮方式に対応したデコード処理を行うデコーダＬＳＩ２と、各市場におけるＣＡモジュールと直接的に接続可能な共通インターフェースであるＣＡインターフェース回路３と、デコーダＬＳＩのワーキング用メモリ４と、デコーダＬＳＩ２のクロックを発生する電圧制御水晶発振器（以下、ＶＣＸＯという。）５と、デコーダＬＳＩ２内のＣＰＵ用のプログラムのコードなどのデータを記憶するＲＯＭ６と、図示しない各部品用の電源に接続されるコンデンサ７とを含む。
【００５２】
図３において、ＤＴＶ用モジュール１の裏面である半田面に実装されている部品は、デコーダＬＳＩの別のワーキング用メモリ１０と、ＤＴＶ用モジュール１をマザーボード１０１に実装するときに信号線及び電源線を接続するための端子である半田ボール９とを含む。ＤＴＶ用モジュール１は、単体で各国や各地域の圧縮方式に対する復号化処理を実行でき、各国や各地域の復調器１２を含むフロントエンド回路と接続でき、各市場のＣＡモジュールと接続できる。
【００５３】
図２に示すように、デコーダＬＳＩ２はＤＴＶ用モジュール１の部品面の概略中央に配置され、図３に示すように、別のワーキング用メモリ１０はＤＴＶ用モジュール１の半田面の概略中央でかつ半田ボール９の間に配置される。従って、デコーダＬＳＩ２と別のワーキング用メモリ１０との間の配線が短くなり電気信号の伝搬遅延時間を短縮して性能の向上ができるとともに、ＤＴＶ用モジュール１の半田面の実装率を上げることができ、ＤＴＶモジュール１の基板サイズの小型化ができる。また、基板サイズの小型化により低価格化が図れる。さらに、別のワーキング用メモリ１０をＤＴＶ用モジュール１の半田面の中央に配置することにより、半田ボール９をその周囲に上下及び左右に均等に配列できる。従って、ＤＴＶモジュール１の実装をバランス良く行うことができる。
【００５４】
なお、以上の実施形態においては、ＤＴＶ用モジュール１のプリント配線基板５１，５２，５３，５５，５７，５８に各部品を実装する形態を示したが、本発明はこれに限らず、上記各部品を半導体チップに実装しパッケージの中に収めてＬＳＩ化してもよい。
【００５５】
さらに、図１を参照して、ＤＴＶ用モジュール１及びマザーボード１０１の受信機筐体１０４への実装形態について以下に詳細説明する。
【００５６】
図１において、ＤＴＶ用モジュール１は、各国や各地域毎のフロントエンド回路１０２と、各市場毎のＣＡモジュールを接続するためのソケット１０５と、映像信号と音声信号を外部装置に出力するＡＶ出力回路１０６とが実装されているマザーボード１０１に実装される。マザーボード１０１には、ＤＴＶ用モジュール１の裏面の複数の半田ボール９の配置に対応した接続用端子である複数のランド（図示せず。）が形成されており、マザーボード１０１とＤＴＶ用モジュール１は、リフロー工程により物理的に連結されてかつ電気的に接続される。ＤＴＶ用モジュール１が連結かつ接続されたマザーボード１０１は、受信機１０４の筐体に電源ユニット１０３と共に組み込まれる。
【００５７】
図２及び図３に示すように、メモリ４やメモリ１０などの動作速度の速い、例えばＤＲＡＭにてなるメモリはＤＴＶ用モジュール１側にあるため、マザーボード１０１には動作速度が遅い部品のみが実装されることになる。ＤＴＶ用モジュールを使用しない従来技術に係るテレビジョン受信機では、同じプリント配線基板上に部品を配置するため、プリント配線基板の性能は、最も高速なメモリにより決まっていた。そのために、従来は誘電率の低い基板を使用していたが、マザーボード１０１は、誘電率の高い低性能なプリント配線基板を使用することが可能であり、コストダウンを図ることができる。すなわち、マザーボード１０１は、ＤＴＶ用モジュール１の誘電体基板の誘電率よりも高い誘電率を有する誘電体基板を用いて形成されることが好ましい。
【００５８】
汎用的なガラスエポキシ基板や紙エポキシ基板などのプリント配線基板は、誘電率が高く比較的安価である。一方、低誘電率エポキシ基板やフッ素基板などのプリント配線基板は、誘電率が低く比較的高価である。また、プリント配線基板において電気信号の伝播速度は、誘電率が低くなると早くなる。従って、動作速度が速い部品が実装されるＤＴＶ用モジュール１は、誘電率が低い高性能なプリント配線基板を用い、動作速度が速い部品が実装されないマザーボード１０１は、誘電率が高く安価なプリント配線基板を用いる。ＤＴＶモジュール１とマザーボード１０１において、材質、性能の異なったプリント配線基板を使い分けることにより、性能の確保とコストダウンを両立させることができる。なお、本実施形態においては、なお、ＤＴＶ用モジュール１に実装される動作速度の比較的速い部品は、図２に示すように、デコーダＬＳＩ２と、デコーダＬＳＩ２のためのワーキング用メモリ４のようなクロック周波数が１００ＭＨｚ以上のＬＳＩやメモリを主として含む。一方、マザーボード１０１に実装される動作速度の比較的遅い部品は、図５に示すように、フロントエンド回路１０２やＣＡモジュールのようなクロック周波数が１００ＭＨｚを超えない回路などを主として含む。
【００５９】
また、ＤＴＶ用モジュール１の半田ボール９に対応したランドを備えたマザーボード１０１を各国や各地域、各市場毎に用意することで、ＤＴＶ用モジュール１と接続して、各国や各地域、各市場向けのテレビジョン受信機を製品化することができる。なお、本実施形態においては、ＤＴＶ用モジュール１とマザーボード１０１の接続方法として、半田ボール９とランドを用いてリフロー工程による方法を用いているが、本発明はこれに限らず、これらが物理的に連結されかつ電気的に接続されていれば、コネクタやケーブルによる接続方法などを用いてもよい。
【００６０】
図５は、図１のＤＴＶ用モジュール１及びマザーボード１０１を含むシステムの構成を示すブロック図である。ＤＴＶ用モジュール１のシステム構成を、図５を参照して以下に説明する。
【００６１】
図５において、マザーボード１０１には、アンテナ１２Ａに接続されるチューナ（図示せず。）と復調器１２とを含むフロントエンド回路１０２と、ＰＣカードソケット１３と、ＩＣカードソケット２３と、ＡＶ出力回路１０６が実装される。ここで、マザーボード１０１において、ＰＣカードソケット１３と、ＩＣカードソケット２３とはいずれか一方のみの実装でもよい。また、ＤＴＶ用モジュール１には、デコーダ１８とＣＰＵ１９とを備えたデコーダＬＳＩ２と、ＣＡインターフェース回路３と、複数のメモリ４と、ＶＣＸＯ５と、ＲＯＭ６と、ＩＣカードインターフェース２２とが実装される。ここで、ＶＣＸＯ５及びメモリ４はデコーダＬＳＩ２に接続され、また、ＣＰＵ１９と、ＣＡインターフェース回路３と、ＲＯＭ６と、ＩＣカードインターフェース２２とはバス１９Ｂを介して接続されている。
【００６２】
マザーボード１０１のフロントエンド回路１０２は、アンテナ１２Ａに接続されたチューナ（図示せず。）と、復調器１２とを備えて構成される。フロントエンド回路１０２のチューナはアンテナ１２Ａを介してデジタルテレビジョン放送波を受信して所定の中間周波信号に周波数変換し、復調器１２は上記周波数変換された中間周波信号をＭＰＥＧ−２＿ＴＳ信号に復調してＤＴＶ用モジュール１内のＣＡインターフェース回路３に出力する。ＤＴＶ用モジュール１では、ＭＰＥＧ−２＿ＴＳ信号とのインターフェースを物理的及び電気的に接続して動作することを保証することにより、復調器１２は、それぞれＱＡＭ方式をそれぞれ用いたＤＶＢ−Ｔ方式及びＩＳＤＢ−Ｔ方式に準拠した復調器と、ＶＳＢ方式を用いたＡＴＳＣ方式に準拠した復調器のいずれであっても、ＣＡインターフェース回路３に直接的に接続できる。
【００６３】
図２におけるソケット１０５は、ＰＣカードソケット１３と、ＩＣカードソケット２３とを含む。ＰＣカードソケット１３はＣＡモジュール１４を挿入するソケットである。ＤＶＢ−Ｔ方式におけるＣＩカードと、オープンケーブルにおけるケーブルカードはいずれもＰＣカードと同じ物理的仕様を持つため（電気的にはそれぞれ異なる仕様を有する）、同じＰＣカードソケット１３に挿入して接続することができる。本実施形態に係るＤＴＶ用モジュール１では、それらのＣＡモジュール１４との接続を物理的及び電気的にも後述するように保証することにより、ＣＩカードとケーブルカードとのいずれであっても直接的に挿入して接続することができる。ＤＴＶ用モジュール１は、アメリカや欧州におけるＣＡモジュール１４と接続して動作することを保証して製品化できる。
【００６４】
ＣＡインターフェース回路３の回路構成については詳細後述するが、ＣＡインターフェース回路３は、その動作がＣＰＵ１９により制御され、復調器１２からのＭＰＥＧ−２＿ＴＳ信号を入力してデスクランブラ処理後のデコーダ１８に出力する回路と、ＣＡモジュール１４と電気的に接続して動作することを保証するためのインターフェース回路とを備えて構成される。復調器１２からのＭＰＥＧ−２＿ＴＳ信号はＰＣカードソケット１３を介してＣＡモジュール１４に出力され、ＣＡモジュール１４によりデスクランブルされる。デスクランブル後のＭＰＥＧ−２＿ＴＳ信号は、ＣＡモジュール１４からＰＣカードソケット１３を介してデコーダＬＳＩ２内のデコーダ１８に出力される。また、ＣＡインターフェース回路３は、ＣＡモジュール１４内のレジスタや属性が書かれているメモリにアクセスするために、ＣＰＵ１９のバス１９Ｂにも接続される。すなわち、ＣＡインターフェース回路３は、ＣＡモジュール１４に、復調器１２と、ＣＡモジュール１４と、デコーダ１８と、ＣＰＵ１９との間で通信される複数の信号の入力及び出力処理を実行する。
【００６５】
ＩＣカードソケット２３は、ＩＣカード（図示せず。）を挿入するソケットである。ＩＳＤＢ−Ｔ方式のＣＡモジュール１４は、ＩＣカードと同じ物理的仕様及び電気的仕様を持つため、ＩＣカードソケット２３に接続できる。ＩＣカードインターフェース２２はＩＣカードソケット２３とＣＰＵ１９のバス１９Ｂとの間に挿入され、ＩＣカードソケット２３に接続されたＩＣカードとＣＰＵ１９との間の信号に対して電気的な入力及び出力のインターフェース処理を実行する。なお、ＩＣカードの端子数は８である。ＤＴＶ用モジュール１は、日本におけるＣＡモジュール１４とも接続して動作することを保証して、ＤＴＶ用モジュール１を製品化できる。
【００６６】
デコーダＬＳＩ２は、ハードウェアエンジンであるデコーダ１８とＣＰＵ１９とを備えて構成され、ＭＰＥＧ−２＿ＴＳ信号を入力して、ＭＰＥＧ−２＿ＴＳ信号を映像信号及び音声信号を復号化して出力するデコード処理を行う。デコーダＬＳＩ２は、ＤＶＢ−Ｔ方式、ＡＴＳＣ、ＩＳＤＢ−Ｔなどの方式におけるＭＰＥＧ−２仕様の差分、将来規格化されるＨ．２６４などに適応させてＭＰＥＧ−２＿ＴＳ信号を復号化できる。復号化された映像信号と音声信号はＡＶ出力回路１０６を介して外部装置に出力される。
【００６７】
複数のメモリ４はデコーダＬＳＩ２内のＣＰＵ１９及びデコーダ１８と接続され、ＣＰＵ１９の２次キャッシュメモリやその他のアプリケーション用ワーキングメモリとして使用されるとともに、デコーダ１８の符号化処理時のワーキングメモリとして使用される。また、ＶＣＸＯ５は、デコーダ１８が使用する２７ＭＨｚのＭＰＥＧ−２システムクロックなどを発生してデコーダＬＳＩ２に出力する。さらに、ＲＯＭ６は、ＣＰＵ１９が動作するためのプログラムコードやデータを記憶しており、それらをＣＰＵ１９から読み出せるようにＣＰＵ１９のバス１９Ｂに接続されている。
【００６８】
以上のように構成されたＤＴＶ用モジュール１は、単体でＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式における復調器１２、及びＣＡモジュール１４と物理的及び電気的に接続して動作することを保証できるとともに、ＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式及びオープンケーブル方式などの方式における圧縮された映像信号及び音声信号を復号化して出力できる。
【００６９】
図６は図１のＤＴＶ用モジュール１に形成されたＣＡインターフェース回路３の構成を示す回路図である。また、図７は図６のＣＰＵ１９から各バッファ３３乃至４３に供給されるイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋのオン／オフ状態のテーブルを示す図である。さらに、図８は図６の各バッファ３３乃至４３及びＰＣカードに供給される電源電圧のテーブルを示す図である。
【００７０】
図６における各バッファ３３乃至４３のシンボルの記載について説明する。各バッファ３３乃至４３のシンボルは、１つ以上のバッファが並列に接続された回路を示している。並列に接続されるバッファの数は、図６の信号線に信号線数を書き加えて示している。また、各バッファ３３乃至４３の三角形において、三角形の最も小さい鋭角を有する頂点が出力側を示し、その頂点に対向する辺が入力側を示し、当該三角形の水平方向の向きがその信号の進行方向を示している。各バッファ３３乃至４３の三角形を含む矩形の上辺に電源線が接続される一方、上記矩形の下辺に、各バッファ３３乃至４３の出力をオン／オフ制御するための、ＣＰＵ１９からのイネーブル制御信号の信号線が接続される。
【００７１】
各バッファ３３乃至４３の電源線のうち、バッファ３３，３４，３５，３６，４０，４２，４３の電源線は◇で示された電源端子３２を介して３．３Ｖの電源端子３１Ａに接続される一方、ＰＣカードソケット１３に接続されているバッファ３７，３８，３９，４０，４１の電源線は電源電圧切替スイッチ３１の出力端子に接続される。また、デコーダＬＳＩ２には、電源端子３１Ａからの３．３Ｖの電源電圧が供給されている。３．３Ｖの電源端子３１Ａは電源電圧切替スイッチ３１の接点ａ側に接続され、５Ｖの電源端子３１Ｂは電源電圧切替スイッチ３１の接点ｂ側に接続される。電源電圧切替スイッチ３１の切り替えはＣＰＵ１９の汎用ＩＯであるＩＯ＿［１５］信号により制御され、初期状態において電源電圧切替スイッチ３１は接点ａ側に切り替えられ、電源電圧切替スイッチ３１が接点ａ側に切り替えられたとき、３．３Ｖの電源電圧が各バッファ３７，３８，３９，４０，４１に供給される一方、電源電圧切替スイッチ３１が接点ｂ側に切り替えられたとき、５Ｖの電源電圧が各バッファ３７，３８，３９，４０，４１に供給される。なお、電源端子３１Ａ，３１ＢはＤＴＶ用モジュール１の半田ボール９及びマザーボード１０１を介して電源ユニット１０３に接続される。ＣＰＵ１９は、詳細後述するように、ＰＣカードソケットに接続されるＣＡモジュール１４又はマザーボード１０１からの設定情報に応じて適切な電源電圧を、バッファ３７，３８，３９，４０，４１に出力するよう制御する。
【００７２】
各バッファ３３乃至４３のイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋにおいて、イネーブル制御信号がオンであるとき、各バッファ３３乃至４３に入力される入力信号がそのまま出力される一方、イネーブル制御信号がオフであるとき、各バッファ３３乃至４３に入力される入力信号を出力せずにその出力端子がハイインピーダンス状態にされる。すなわち、各バッファ３３乃至４３の出力信号は、イネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋによりオン／オフされる（以下、各バッファ３３乃至４３はオン／オフされるという。）。各イネーブル制御信号は、ＣＰＵ１９の汎用ＩＯポートを介してＣＰＵ１９から出力される。ここで、汎用ＩＯポートの端子名を、図６では、ＩＯ＿以下のビット番号で示している。すなわち、本明細書及び図面において、例えば、ＩＯ＿［１３：６］はＩＯポートのビット６からビット１３までの信号ビットを示している。
【００７３】
図６におけるＰＣカードソケット１３の端子との接続については、物理的な接続を明確にするために、非特許文献４に規定されている１６ビットＰＣカードの入出力及びメモリカードのピン割り当ての端子名を使用して説明する。
【００７４】
バッファ４２は３回路からなるバッファであり、その入力端子には、オープンケーブル方式に準拠した復調器１２からの制御信号であるＤＲＸ、ＣＲＸ、ＣＴＸ信号が入力され、その出力端子は、バッファ３７の出力端子と、ＰＣカードソケット１３のアドレスＡ［９，８，４］端子に接続される。バッファ４２は、ＣＰＵ１９から出力されるイネーブル制御信号Ｈによりそのオン／オフが制御される。また、バッファ４２には、３．３Ｖの電源電圧が供給される。なお、オープンケーブル方式に準拠した復調器の詳細については、非特許文献４に記載されている。
【００７５】
バッファ４３は３回路からなるバッファであり、その入力端子はＰＣカードソケット１３のＡ［７，６，５］端子と、バッファ３７の出力端子とに接続され、その出力端子からオープンケーブル方式に準拠した復調器１２への制御信号であるＱＴＸ、ＥＴＸ、ＩＴＸ信号が出力される。バッファ４３は、ＣＰＵ１９から出力されるイネーブル制御信号Ｈによりそのオン／オフが制御される。また、バッファ４３には、３．３Ｖの電源電圧が供給される。なお、もし復調器１２がオープンケーブル方式に準拠していないときはバッファ４２及びバッファ４３はともにオフされる。
【００７６】
バッファ３３は６回路からなるバッファであり、その入力端子はＰＣカードソケット１３からの制御信号端子であるＷＡＩＴ＃、ＣＤ１＃、ＣＤ２＃、ＩＲＥＱ＃、ＶＳ１＃、ＶＳ２＃端子に接続され、その出力端子はＣＰＵ１９の汎用ＩＯポートであるＩＯ＿［５：０］と接続される。なお、信号名称の最後に付与される＃はローアクティブ信号を示す。バッファ３３は、ＣＰＵ１９から出力されるイネーブル制御信号Ｋによりそのオン／オフが制御される。また、バッファ３３には、３．３Ｖの電源電圧が供給される。
【００７７】
バッファ３４は１回路のバッファであり、その入力端子はＰＣカードソケット１３のＶＳ２＃端子に接続され、その出力端子からの出力信号は、ＭＰＥＧ−２＿ＴＳ信号中のクロック入力信号であるＴＳ１＿ＣＬＫ信号としてデコーダ１８に出力される。バッファ３４は、ＣＰＵ１９から出力されるイネーブル制御信号Ｄによりそのオン／オフが制御される。また、バッファ３４には、３．３Ｖの電源電圧が供給される。
【００７８】
バッファ３５は１回路のバッファであり、その入力端子はＰＣカードソケット１３のＡ［１４］端子に接続され、その出力端子からの出力信号は、ＭＰＥＧ−２＿ＴＳ信号中のクロック入力信号であるＴＳ１＿ＣＬＫとしてデコーダ１８に出力される。バッファ３５は、ＣＰＵ１９から出力されるイネーブル制御信号Ｅによりそのオン／オフが制御される。また、バッファ３５には、３．３Ｖの電源電圧が供給される。
【００７９】
バッファ３６は１０回路からなるバッファであり、バッファ３６の１０回路のうちの８回路の入力端子は、ＰＣカードソケット１３のデータＤ［１５：８］端子に接続され、その出力端子はデコーダ１８におけるＭＰＥＧ−２＿ＴＳ信号中のデータ入力信号であるＴＳ１＿ＤＡＴＡ［７：０］に接続される。また、バッファ３６の１０回路のうちの２回路の入力端子は、ＰＣカードソケット１３のＳＰＫＲ＃及びＳＴＳＣＨＧ＃端子に接続され、その出力端子からの出力信号はＭＰＥＧ−２＿ＴＳ信号中の有効信号及び同期信号であるＴＳ１＿ＶＡＬＩＤ信号、ＴＳ１＿ＳＹＮＣ信号としてデコーダ１８に出力される。バッファ３６は、ＣＰＵ１９から出力されるイネーブル制御信号Ｋによりそのオン／オフが制御される。また、バッファ３６には、３．３Ｖの電源電圧が供給される。
【００８０】
バッファ３７は６回路からなるバッファであり、その入力端子には、ＣＰＵ１９から出力されるアドレス信号であるＡ［１０：５］信号が入力され、その出力端子はＰＣカードソケット１３のアドレスＡ［９：４］端子と、バッファ４２の３ビットの出力端子と、バッファ４３の３ビットの入力端子とに接続される。バッファ３７は、ＣＰＵ１９から出力されるイネーブル制御信号Ｆによりそのオン／オフが制御される。また、バッファ３７には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【００８１】
バッファ３８は８回路からなるバッファであり、その入力端子には、ＣＰＵ１９から出力されるアドレス信号であるＡ［１４：１１］信号及びＡ［４：１］信号が入力され、その出力端子はＰＣカードソケット１３のアドレスＡ［１３：１０］及びＡ［３：０］端子に接続される。バッファ３８は、ＣＰＵ１９から出力されるイネーブル制御信号Ｊによりそのオン／オフが制御される。また、バッファ３８には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【００８２】
バッファ３９は１回路のバッファであり、その入力端子にはＣＰＵ１９から出力されるアドレス信号であるＡ［１５］信号が入力され、その出力端子はＰＣカードソケット１３のアドレスＡ［１４］と、バッファ３５の１ビットの入力端子とに接続される。バッファ３９は、ＣＰＵ１９から出力されるイネーブル制御信号Ｆによりそのオン／オフが制御される。また、バッファ３９には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【００８３】
以上のアドレス信号の接続において、ＣＰＵ１９のアドレス信号がＰＣカードソケット１３のアドレス信号に対して、１ビットだけ上位にシフトしているのは、ＣＰＵ１９からＰＣカードソケット１３に接続されたＰＣカードなどにアクセスする際にワードアクセスするシステム構成のためである。もしバイトアクセスする構成であれば、アドレス信号を上位にシフトさせずに接続する。
【００８４】
バッファ４０は８回路のバッファであり、双方向バッファが並列に接続されて構成される。ここで、バッファ４０は、（ａ）ＣＰＵ１９からＰＣカードソケット１３への方向の緩衝処理を行うバッファ４０Ａと、（ｂ）ＰＣカードソケット１３からＣＰＵ１９への方向の緩衝処理を行うバッファ４０Ｂとを含む。また、ＣＰＵ１９からの方向制御信号（図示せず。）により信号の方向が制御される。バッファ４０の一方の入出力端子はＰＣカードソケット１３のデータＤ［７：０］端子に接続され、バッファ４０の他方の入出力端子はＣＰＵ１９が入出力するデータ信号のデータＤ［７：０］端子と接続される。ＣＰＵ１９から出力されるイネーブル制御信号Ｊによりバッファ４０の出力のオン／オフが制御される。さらに、バッファ４０Ａには電源電圧切替スイッチ３１から出力される電源電圧が供給され、バッファ４０Ｂには電源端子３１Ａからの３．３Ｖの電源電圧が供給される。
【００８５】
バッファ４１は８回路のバッファであり、その入力端子にはＣＰＵ１９の汎用ＩＯポートからのＩＯ＿［１３：６］信号が入力され、その出力端子はＰＣカードソケット１３のＲＥＧ＃、ＷＥ＃、ＯＥ＃、ＩＯＷＲ＃、ＩＯＲＤ＃、ＣＥ１＃、ＣＥ２＃、ＲＥＳＥＴ端子に接続される。バッファ４１は、ＣＰＵ１９から出力されるイネーブル制御信号Ｊによりそのオン／オフが制御される。また、バッファ４１には、電源電圧切替スイッチ３１から出力される電源電圧が供給される。
【００８６】
以上のように構成されたＣＡインターフェース回路３において、復調器１２から出力されるＭＰＥＧ−２＿ＴＳ信号は、ＰＣカードソケット１３を介して、一旦ＣＡモジュール１４に入力され、ＣＡモジュール１４によりデスクランブルされた後、デコーダ１８に出力される。スクランブルされていないクリアチャンネルなどのＭＰＥＧ−２＿ＴＳ信号は、ＣＡモジュール１４を経由せずにデコーダ１８に出力してもよい。また、ＩＳＤＢ−Ｔ方式のように、ＣＡモジュール１４を用いずＩＣカードを用いてデスクランブルする場合は、ＣＡモジュール１４を経由せずにデコーダ１８に出力してもよい。経路の選択を可能とする信号の接続としては、復調器１２から出力されるＭＰＥＧ−２＿ＴＳ信号のうちの制御信号である有効信号、同期信号、クロック信号であるＶＡＬＩＤ、ＳＹＮＣ、ＣＬＫ信号は、ＰＣカードソケット１３のＡ［２５：１８］端子に出力されるとともに、ＭＰＥＧ−２＿ＴＳ信号中の制御信号である有効信号、同期信号、クロック信号であるＴＳ０＿ＶＡＬＩＤ、ＴＳ０＿ＳＹＮＣ、ＴＳ０＿ＣＬＫとしてデコーダ１８に出力される。また、復調器１２から出力されるＭＰＥＧ−２＿ＴＳ信号のうちのデータ出力信号であるＤＡＴＡ［７：０］信号は、ＰＣカードソケット１３のＡ［１７：１５］端子に出力されるとともに、ＭＰＥＧ−２＿ＴＳ信号中のデータ入力信号であるＴＳ０＿ＤＡＴＡ［７：０］信号としてデコーダ１８に出力される。ここで、ＣＰＵ１９は、スクランブルされていないクリアチャンネルであるか否かについては予め番組情報などから認識できるため、当該認識に応じてＴＳ０信号系又はＴＳ１信号系のいずれかの信号系をを選択するようにデコーダ１８を設定する。
【００８７】
さらに、図６において、ＰＣカードソケット１３の端子のうち、ＩＯＩＳ１６＃、ＩＮＰＡＣＫ＃、ＶＰＰ端子については、特に本発明に関係しないので説明を省略する。また、ＰＣカードソケット１３における電源端子Ｖｃｃには、電源電圧切替スイッチ３１から出力される電源電圧が供給される。また、ＰＣカードソケット１３におけるＣＤ１＃、ＣＤ２＃、ＶＳ１＃、ＶＳ２＃端子には、電源端子Ｖｃｃとの間にプルアップ抵抗が接続される。
【００８８】
なお、デコーダＬＳＩ２に接続される信号名称及び復調器１２に接続されるＶＡＬＩＤ、ＳＹＮＣ、ＣＬＫ、ＤＡＴＡ［７：０］の信号名称については、説明のために一例を示しただけで、特に規格などで規定されている信号ではない。
【００８９】
次いで、ＣＰＵ１９からの各バッファ３３乃至４３に出力されるイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋについて図７を参照して以下に説明する。図７は、ＰＣカードソケット１３に挿入されるＣＡモジュール１４の種類や状態に対する各イネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋの設定を示した表である。図７において、イネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋによる各バッファ３３乃至４３のオン／オフの設定を示している。
【００９０】
図７に示すように、ＣＡモジュール１４が未挿入の状態では、イネーブル制御信号Ｋが入力されるバッファ３３がオンとされ、イネーブル制御信号Ｋ以外のイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊが入力されるバッファ３４乃至４３がオフとなるように制御される。この制御は、ＣＡモジュール１４が挿入されたときに、バッファ３４乃至４３がオンになっていることを避けるためである。ＣＰＵ１９は、ＣＡモジュール１４が挿入されているか否かを、バッファ３３を介して、ＣＤ１＃又はＣＤ２＃端子の信号レベルをモニターすることで検出できる。ＣＡモジュール１４の挿入後に、ＣＩカードであるか否か、もしくはケーブルカードであるか否かは、ＣＡモジュール１４内のメモリにカードの属性が書かれているために、ＣＰＵ１９はそれをバッファ４０を介して読み出すことで、認識することができる。ＤＴＶ用モジュール１は、ＣＡモジュール１４の属性を示す信号をマザーボード１０１から入力する。ＣＰＵ１９は挿入されているＣＡモジュール１４を判別することにより、国や地域、市場を認識できる。
【００９１】
すなわち、ＣＡモジュール１４が未挿入の状態では、バッファ３３，３６がオンされ、これにより、ＰＣカードソケット１３からの制御信号であるＷＡＩＴ＃，ＣＤ１＃，ＣＤ２＃，ＩＲＥＱ＃，ＶＳ１＃信号がバッファ３３を介して入出力信号ＩＯ＿［５：０］としてＣＰＵ１９に出力される。また、ＰＣカードソケット１３からのデータ信号及び制御信号の端子であるＤ［１５：８］，ＳＰＫＲ＃，ＳＴＳＨＧ＃信号端子はバッファ３６を介してデコーダ１８のＴＳ１＿ＤＡＴＡ［７：０］，ＴＳ１＿ＶＡＬＩＤ，ＴＳ１＿ＳＹＮＣ信号端子に接続される。これにより、ＣＡモジュール１４からのデータ信号及び制御信号がデコーダ１８に伝送可能な状態になる。
【００９２】
ＣＩカードがＰＣカードソケット１３に挿入されている場合は、バッファ３３，３４はオンとされ、バッファ３５はオフとされる。このとき、デコーダ１８のＴＳ１＿ＣＬＫ信号端子には、バッファ３４を介してＰＣカードソケット１３のＶＳ２＃端子が接続されてクロック信号が供給される。また、バッファ３７はオンとされ、バッファ４２はオフとされる。このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はバッファ３７を介してＰＣカードソケット１３のＡ［９：４］端子に接続される。また、バッファ３９はオンとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はバッファ３９を介してＰＣカードソケット１３のＡ［１４］端子に接続される。また、バッファ４０がオンされるので、ＣＰＵ１９のＣＰＵ１９からアドレス信号及びデータ信号がＰＣカードソケット１３に出力される。
【００９３】
ケーブルカードがＰＣカードソケット１３に挿入されている場合における、ケーブルカードの初期状態（メモリ状態ともいう。）においては、バッファ３４及びバッファ３５はオフとされ、デコーダ１８のＴＳ１＿ＣＬＫ端子は、ＰＣカードソケット１３に接続されない。また、バッファ３７はオンとされ、バッファ４２はオフとされる。このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はバッファ３７を介してＰＣカードソケット１３のＡ［９：４］端子に接続される。また、バッファ３９はオンとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はバッファ３９を介してＰＣカードソケット１３のＡ［１４］に接続される。さらに、バッファ４０はオンとされる。これにより、ＣＰＵ１９のＣＰＵ１９からアドレス信号及びデータ信号がＰＣカードソケット１３に出力される。
【００９４】
ケーブルカードがＰＣカードソケット１３に挿入されている場合であって初期状態のときにＣＰＵ１９がＰＣカードであるケーブルカードを、動作状態に変化させる公知の「パーソナリティ・チェンジ」の処理を実行したとき、ケーブルカードは動作状態となる。ケーブルカードのこの状態遷移については、非特許文献２において記載されている。ケーブルカードの動作状態においては、バッファ３４はオフとされ、バッファ３５はオンとされる。このとき、ＰＣカードソケット１３のＡ［１４］端子は、バッファ３５を介してＣＰＵ１９のＴＳ１＿ＣＬＫ端子に接続されて、ＰＣカードソケット１３からのクロック信号がＴＳ１＿ＣＬＫとしてデコーダ１８に出力される。また、バッファ３７，３９はオフとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はＰＣカードソケット１３のＡ［１４］端子に接続されず、また、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はＰＣカードソケット１３のＡ［９：４］端子に接続されない。さらに、バッファ４２，４３はオンとされ、復調器１２からの制御信号であるＤＲＸ、ＣＲＸ，ＣＴＸ信号は、バッファ４２を介してＰＣカードソケット１３のＡ［９，８，４］端子に出力される。また、ＰＣカードソケット１３のＡ［７，６，５］端子からの制御信号であるＱＴＸ，ＥＴＸ，ＩＴＸ信号はバッファ４３を介して復調器１２に出力される。
【００９５】
次いで、ＣＰＵ１９によって実行される、各バッファ３７乃至４１に供給される電源電圧の制御及びＰＣカードソケット１３の電源端子Ｖｃｃに供給される電源電圧の制御について図８を用いて説明する。図８はＰＣカードソケット１３に挿入されるＣＡモジュール１４の種類や状態に対する電源電圧切替スイッチ３１の設定を示した表である。図８において電源電圧切替スイッチ３１から各バッファ３７乃至４１及びＰＣカードソケット１３の電源端子Ｖｃｃに出力する電源電圧を示している。
【００９６】
図８に示すように、ＣＡモジュール１４がＰＣカードソケット１３に未挿入の状態では、３．３Ｖの電源電圧が供給される。また、ＣＩカードがＰＣカードソケット１３に挿入されている場合は、５Ｖの電源電圧が供給される。さらに、ケーブルカードがＰＣカードソケット１３に挿入されている場合は、３．３Ｖの電源電圧が供給される。
【００９７】
図９は図６のＣＰＵ１９によって、実行されるＣＡモジュール挿入検出処理を示すフローチャートである。
【００９８】
図９において、まず、ステップＳ１において電源電圧切替スイッチ３１を接点ａ側に切り替えることにより、バッファ３７乃至４１及びＰＣカードソケット１３の電源端子Ｖｃｃに３．３Ｖの電源電圧を出力する。次いで、ステップＳ２においてオフを指示するイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊをそれぞれバッファ３４，３５，（３７，３９），（４２，４３），（３８，４０，４１）に出力し、オンを指示するイネーブル制御信号Ｋをバッファ（３３，３６）に出力する。そして、ステップＳ３においてＰＣカードソケット１３のＣＤ１＃端子又はＣＤ２＃端子にローレベル信号を検出したか否かが判断され、ＹＥＳとなるまで、ステップＳ３の処理を繰り返し、ＹＥＳとなったとき、ステップＳ４においてＣＡモジュール１４の挿入を認識し、ＰＣカードソケット１３のＶＳ１＃端子の信号レベルを読み出し、ステップＳ５においてＰＣカードソケット１３のＶＳ１＃端子にローレベル信号を検出したか否かが判断され、ＹＥＳのときはステップＳ８に進む一方、ＮＯのときはステップＳ６に進む。
【００９９】
ステップＳ６において、ＣＩカードの挿入状態を認識し、電源電圧切替スイッチ３１を接点ｂ側に切り替えることにより、バッファ３７乃至４１及びＰＣカードソケット１３の電源端子Ｖｃｃに５Ｖの電源電圧を出力する。さらに、ステップＳ７において、オンを指示するイネーブル制御信号Ｄ，Ｆ，Ｊをそれぞれバッファ３４，（３７，３９），（３８，４０，４１）に出力し、当該処理を終了する。
【０１００】
ステップＳ８において、ケーブルカードは初期状態であると認識し、ステップＳ９において、オンを指示するイネーブル制御信号Ｆ，Ｊをそれぞれバッファ（３７，３９），（３８，４０，４１）に出力する。次いで、ステップＳ１０において、ケーブルカードを初期状態から動作状態に変化させる「パーソナリティ・チェンジ」の処理を実行する。そして、ステップＳ１１において、ケーブルカードは動作状態であると認識し、オフを指示するイネーブル制御信号Ｆをバッファ（３７，３９）に出力し、オンを指示するイネーブル制御信号Ｅ，Ｈをそれぞれバッファ３５，（４２，４３）に出力し、当該処理を終了する。
【０１０１】
以上のＣＡモジュール挿入検出処理を実行することにより、ＰＣカードソケット１３に挿入されたＣＡモジュール１４の種類を検出でき、適切なイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋを設定しかつ電源電圧を設定できる。なお、ＰＣカードソケット１３のＣＤ１＃、ＣＤ２＃、ＶＳ１＃端子の仕様については、非特許文献４において記載されている。
【０１０２】
以上説明したように、本実施形態に係るＣＡインターフェース回路３におけるシステム構成及びバッファ制御によれば、ＰＣカードソケット１３に、ＣＩカード又はケーブルカードが挿入され又は挿入されていない場合において、デコーダＬＳＩ２とＰＣカードソケット１３間の接続及び接続における電源電圧レベルを適切に設定することができる。
【０１０３】
以上説明したように、本実施形態に係るＣＡインターフェース回路３を備えたＤＴＶ用モジュール１によれば、ＤＴＶ用モジュール１を各国や各地域のフロントエンド回路１０２及び各市場のＣＡモジュール１４の電気的仕様に適合させることができるため、各国や各地域のフロントエンド回路１０２及び各市場のＣＡモジュール１４を直接的に接続でき、それらと接続して動作することを保証して、かつ従来技術に比較して低コストであって小型・軽量で製品化することができる。従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係るＤＴＶ用モジュール１を用いれば、各国や各地域毎のフロントエンド回路１０２のモジュールと各市場のＣＡモジュール１４のＰＣカードソケット１３を実装したマザーボード１０１を設計することで、各国や各地域、各市場向けのデジタルテレビジョン受信機を容易に、かつ従来技術に比較して低コストでかつ小型・軽量で製品化できる。
【０１０４】
第２の実施形態．
図１０は、本発明の第２の実施形態に係るテレビジョン受像機の構成を示す一部分解背面図である。第２の実施形態において、図２乃至図４を参照して説明したＤＴＶ用モジュール１と、図６を参照して説明したＣＡインターフェース回路３の構成については、第１の実施形態と同様であるので、その説明を省略する。また、新たな図を用いての説明においても、第１の実施形態と同様な部分の説明を省略する。
【０１０５】
第２の実施形態に係るテレビジョン受像機は、第１の実施形態に係るＤＴＶ用モジュール１を実装するとともに、例えば液晶ディスプレイ又はプラズマディスプレイなどのディスプレイ２０４Ｄを搭載したことを特徴としている。なお、図１０は背面図であって、図１０の裏側であるおもて面にディスプレイ２０４Ｄが搭載される。
【０１０６】
図１０において、ＤＴＶ用モジュール１は、各国や各地域毎のフロントエンド回路２０２と、各市場毎のＣＡモジュール１４を接続するためのソケット２０５と、デジタル音声信号又はアナログ音声信号とデジタル映像信号を出力するディスプレイインターフェース２０６とが実装されたマザーボード２０１に実装される。ディスプレイインターフェース２０６は、ＤＴＶ用モジュール１から出力される映像信号及び音声信号を、例えば、液晶ディスプレイ、ＰＤＰディスプレイ、ＣＲＴディスプレイなどの、接続されるディスプレイに接続するためのインターフェースであり、ディスプレイ側の接続仕様に応じて異なる回路で実現される。なお、音声信号はディスプレイ内又はディスプレイ外に設けられたスピーカに出力される。マザーボード２０１には、複数の半田ボール９の配置に対応した複数のランドが形成され、マザーボード２０１とＤＴＶ用モジュール１は、リフロー工程により物理的にかつ電気的に接続される。ＤＴＶ用モジュール１が接続されたマザーボード２０１は、支持台２０７により支持されるテレビジョン受像機２０４の筐体に、電源ユニット２０３と、ディスプレイ駆動ユニット２０８とともに組み込まれる。なお、ディスプレイインターフェース２０６は、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに接続される。
【０１０７】
ＤＴＶ用モジュール１は第１の実施形態に係るＤＴＶ用モジュール１と同一のモジュールで実現できる。従って、同じ国や地域及び市場向けであっても、例えば、液晶テレビジョン受像機、プラズマテレビジョン受像機、ＣＲＴテレビジョン受像機などの、ディスプレイデバイスが異なるテレビジョン受像機やセットトップボックスなどを製品化するときに、ＤＴＶ用モジュール１に対応したランドを備えたマザーボード２０１をディスプレイデバイス毎に用意することで、ＤＴＶ用モジュール１と接続して、各ディスプレイデバイスを備えたテレビジョン受像機を製品化することができる。同様に各国や各地域、各市場毎に、各ディスプレイデバイスを備えたテレビジョン受像機を製品化することができる。
【０１０８】
なお、本実施形態においては、ＤＴＶ用モジュール１とマザーボード２０１との間の接続方法として、半田ボールとランドを用いてリフロー工程による接続方法を用いているが、本発明はこれに限らず、ＤＴＶ用モジュール１とマザーボード２０１とが物理的にかつ電気的に接続されていれば、コネクタやケーブルによる接続方法を用いてもよい。
【０１０９】
図１１は、図１０のＤＴＶ用モジュール１及びマザーボード２０１を含むシステムの構成を示すブロック図である。以下、図１１のシステム構成について、図５のシステム構成との相違点について以下に説明する。
【０１１０】
図１１において、マザーボード２０１は、アンテナ１２Ａに接続されたチューナ（図示せず。）と復調器１２とを含むフロントエンド回路２０２と、ＣＡモジュール１４が挿入されるＰＣカードソケット１３と、ＩＣカードソケット２３と、ディスプレイインターフェース２０６とを備えて構成される。ここで、ＰＣカードソケット１３と、ＩＣカードソケット２３とはどちらか一方のみを実装してもよい。なお、フロントエンド回路２０２は、フロントエンド回路１０２と同様に構成される。
【０１１１】
ＣＰＵ１９に入力される制御電圧Ｖ１，Ｖ２の各信号線２４，２５はそれぞれ、プルアップ抵抗Ｒｐ１，Ｒｐ２を介して３．３Ｖの電圧源の電源端子Ｖｃｃに接続されてプルアップされ、ＤＴＶ用モジュール１の裏面の半田ボール９を介してマザーボード２０１に接続される。マザーボード２０１側は、接地導体（ＧＮＤ）に接続するか未接続（ＮＣ）にするかにより、制御電圧Ｖ１，Ｖ２をそれぞれローレベルベルである０（電圧０Ｖに対応する)又はハイレベルである１（電圧３．３Ｖに対応する）に設定することができる。図１１の例では、制御電圧Ｖ１は１に設定され、制御電圧Ｖ２は０に設定されている。マザーボード２０１は、２つの制御電圧Ｖ１，Ｖ２のレベルの組み合わせにより、ＣＰＵ１９において４つの動作モードを設定できる。すなわち、ＣＰＵ１９は、マザーボード２０１の種類を識別するための種別データ信号として、２つの制御電圧Ｖ１，Ｖ２を用いることができる。例えば、ＤＶＢ−Ｔ方式を用いる欧州用マザーボード２０１と、ＩＳＤＢ−Ｔ方式を用いる日本用マザーボード２０１と、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用マザーボード２０１と、ＤＶＢ−Ｔ方式を用いる中国用マザーボード２０１とを区別して識別することができる。ここで、マザーボード２０１は、フロントエンド回路２０２の種類により変わることから、フロントエンド回路２０２が受信して出力するデジタルテレビジョン信号の方式に応じマザーボード２０１の種類は変わる。従って、ＣＰＵ１９は、２つの制御電圧Ｖ１，Ｖ２を用いることにより、マザーボードの種類と共に、デコーダ１８が入力されるデジタルテレビジョン信号の放送方式を識別することができる。
【０１１２】
図１２は、図１１の各制御電圧Ｖ１，Ｖ２の設定値のテーブルの一例を示す図である。図１２において、日本用マザーボード２０１（ＩＳＤＢ−Ｔ方式に準拠して形成された）では、制御電圧Ｖ１は０に設定されかつ制御電圧Ｖ２は０に設定される。また、北米におけるＡＴＳＣ方式及びオープンケーブル用マザーボード２０１（ＡＴＳＣ方式及びオープンケーブル方式に準拠して形成された）では、制御電圧Ｖ１は１に設定されかつ制御電圧Ｖ２は０に設定される。さらに、欧州におけるＤＶＢ−Ｔ用マザーボード２０１（ＤＶＢ−Ｔ方式に準拠して形成された）では、制御電圧Ｖ１は０に設定されかつ制御電圧Ｖ２は１に設定される。またさらに、制御電圧Ｖ１が１に設定されかつ制御電圧Ｖ２は１に設定されているときは、ＣＰＵ１９はマザーボード２０１が接続されていないと判断する。ここで、ＣＰＵ１９は、マザーボード２０１がＤＴＶ用モジュール１に実装されているとき、制御電圧Ｖ１，Ｖ２がそれぞれ１から変化することによりマザーボード２０１の種類の変化を認識し、次いで、ＣＰＵ１９は、制御電圧Ｖ１，Ｖ２を読み出し、そのレベルに応じて、デコーダＬＳＩ２の復号化方式と、ＣＡインターフェース回路３のインターフェース処理の動作モードの設定を行う。
【０１１３】
以上の実施形態においては、マザーボードの種類及び入力されるデジタルテレビジョン信号の放送方式を識別する種別データ信号として、２つの制御電圧Ｖ１，Ｖ２を用いているが、制御電圧の個数や識別するマザーボードの種類や数に制限は無く、例えば３個にして、さらに液晶ディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイ、又はセットトップボックスのマザーボード２０１を識別するようにしてもよい。また、マザーボード２０１側は、マザーボードの種類及び入力されるデジタルテレビジョン信号の放送方式を検出する種別データを記憶するメモリを実装し、当該メモリとＣＰＵ１９が接続された後、ＣＰＵ１９は、上記メモリから種別データを読み出すことによりマザーボード２０１の種類及び入力されるデジタルテレビジョン信号の放送方式を識別してもよい。また、マザーボード２０１の種類及び入力されるデジタルテレビジョン信号の放送方式を識別するための種別データは、マザーボード２０１上でなくてもよく、例えばマザーボード２０１と接続される図示しない基板内又はＰＣカードソケット１３に接続されるＣＡモジュール１４内のメモリ内に格納されてもよい。すなわち、マザーボード２０１及び入力されるデジタルテレビジョン信号の放送方式を識別するための種別データをＤＴＶ用モジュール１の外部装置に格納し、ＣＰＵ１９は、マザーボード２０１を接続することでその種別データを格納したメモリ等にアクセスして、マザーボード２０１及び入力されるデジタルテレビジョン信号の放送方式の種類を識別する。
【０１１４】
以上のように構成されたＤＴＶ用モジュール１は、単体でＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式における復調器１２及びＣＡモジュール１４と物理的及び電気的に接続して動作を保証できるとともに、ＤＶＢ−Ｔ方式、ＩＳＤＢ−Ｔ方式、ＡＴＳＣ方式、及びオープンケーブル方式などの方式における圧縮された映像信号及び音声信号を復号化できる。また、液晶ディスプレイ、プラズマディスプレイ、ＣＲＴディスプレイ及びセットトップボックスのマザーボードとも接続して各ディスプレイデバイスのテレビジョン受像機を製品化することができる。従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係るＤＴＶ用モジュール１を用いれば、各国や各地域毎のフロントエンド回路２０２のモジュールと各市場のＣＡモジュール１４用のＰＣカードソケット１３あるいはＩＣカードソケット２３と各ディスプレイデバイス毎のインターフェース２０１を実装したマザーボード２０１を設計することで、各国や各地域、各市場向けの各ディスプレイデバイスを備えたデジタルテレビジョン受信機を容易に、かつ従来技術に比較して低コストでかつ小型・軽量で製品化できる。
【０１１５】
図１３は、図６のＣＡインターフェース回路３を用いたときの図１１のシステムにおいて、ＣＰＵ１９から各バッファ３３乃至４３に供給されるイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋのオン／オフ状態のテーブルを示す図である。図１３では、ＤＴＶ用モジュール１に接続されるマザーボード２０１の種類及びＰＣカードソケット１３に挿入されるＣＡモジュール１４の種類や状態に対する各イネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋの設定を示す。図１３においてイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋによるバッファ３３乃至４３のオン／オフの設定を示している。
【０１１６】
図１３において、ＩＳＤＢ−Ｔ方式を用いる日本用マザーボード２０１がＤＴＶ用モジュール１に接続されているとき（第１の実施形態におけるＣＡモジュール１４が未挿入のときに対応する）、イネーブル制御信号Ｋ以外のイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊが印加されるバッファ３４乃至４３はオフとなるように制御される。この制御は、ＩＳＤＢ−Ｔ方式に準拠したＣＡモジュール１４はＰＣカードソケット１３には挿入されず、ＩＣカードソケット２３に挿入されるためである。もし別の市場向けのＣＡモジュール１４がＰＣカードソケット１３に挿入されたときにバッファの出力がオンになっていることを避けるためでもある。ＣＰＵ１９は、ＣＡモジュール１４が挿入されているか否かを、バッファ３３を介して、ＣＤ１＃端子又はＣＤ２＃端子の信号レベルをモニターすることで検出できる。ＣＡモジュール１４の挿入後にＣＩカードであるか否か、又はケーブルカードであるか否かは、ＣＡモジュール１４内のメモリにカードの属性が書かれているために、ＣＰＵ１９はそれをバッファ４０を介して読み出すことで、認識することができる。ＤＴＶ用モジュール１は、ＣＡモジュール１４の属性を示す信号をマザーボード２０１から受信する。これにより、ＣＰＵ１９は挿入されているＣＡモジュール１４の種類を判別することもできる。
【０１１７】
本実施形態においても、図６のＣＡインターフェース回路３を用いるので、図６を参照して、各方式のマザーボード２０１を用いるときの具体例について以下に説明する。
【０１１８】
ＤＶＢ−Ｔ方式を用いる欧州用マザーボード２０１がＤＴＶ用モジュール１に接続されているとき（第１の実施形態におけるＣＩカードが挿入されているときに対応する）、バッファ３３，３４はオンとされ、バッファ３５はオフとされる。このとき、デコーダ１８のＴＳ１＿ＣＬＫ信号端子には、バッファ３４を介してＰＣカードソケット１３のＶＳ２＃端子が接続されてクロック信号が供給される。また、バッファ３７はオンとされ、バッファ４２はオフとされる。このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はバッファ３７を介してＰＣカードソケット１３のＡ［９：４］端子に接続される。また、バッファ３９はオンとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はバッファ３９を介してＰＣカードソケット１３のＡ［１４］端子に接続される。また、バッファ４０がオンされるので、ＣＰＵ１９のＣＰＵ１９からアドレス信号及びデータ信号がＰＣカードソケット１３に出力される。
【０１１９】
また、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用マザーボード２０１がＤＴＶ用モジュール１に接続され、ケーブルカードがＰＣカードソケット１３に挿入されているときに、ケーブルカードの初期状態であるメモリ状態においては、バッファ３４及びバッファ３５はオフとされ、デコーダ１８のＴＳ１＿ＣＬＫ端子は、ＰＣカードソケット１３に接続されない。また、バッファ３７はオンとされ、バッファ４２はオフとされる。このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はバッファ３７を介してＰＣカードソケット１３のＡ［９：４］端子に接続される。また、バッファ３９はオンとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はバッファ３９を介してＰＣカードソケット１３のＡ［１４］に接続される。さらに、バッファ４０はオンとされる。これにより、ＣＰＵ１９のＣＰＵ１９からアドレス信号及びデータ信号がＰＣカードソケット１３に出力される。
【０１２０】
さらに、ケーブルカードがＰＣカードソケット１３に挿入されているときに、ケーブルカードが動作状態に変化されたいわゆるケーブルカード状態においては、バッファ３４はオフとされ、バッファ３５はオンとされる。このとき、ＰＣカードソケット１３のＡ［１４］端子は、バッファ３５を介してＣＰＵ１９のＴＳ１＿ＣＬＫ端子に接続されて、ＰＣカードソケット１３からのクロック信号がＴＳ１＿ＣＬＫとしてデコーダ１８に出力される。また、バッファ３７，３９はオフとされ、このとき、ＣＰＵ１９のＣＰＵ＿Ａ［１５］端子はＰＣカードソケット１３のＡ［１４］端子に接続されず、また、ＣＰＵ１９のＣＰＵ＿Ａ［１０：５］端子はＰＣカードソケット１３のＡ［９：４］端子に接続されない。さらに、バッファ４２，４３はオンとされ、復調器１２からの制御信号であるＤＲＸ、ＣＲＸ，ＣＴＸ信号は、バッファ４２を介してＰＣカードソケット１３のＡ［９，８，４］端子に出力される。また、ＰＣカードソケット１３のＡ［７，６，５］端子からの制御信号であるＱＴＸ，ＥＴＸ，ＩＴＸ信号はバッファ４３を介して復調器１２に出力される。
【０１２１】
次いで、ＣＰＵ１９によって実行される、各バッファ３３乃至４３に供給される電源制御及びＰＣカードソケット１３の電源端子Ｖｃｃに供給される電源制御について図１４を用いて説明する。図１４は図６のＣＡインターフェース回路３を用いたときの図１１のシステムにおいて、図６の各バッファ３３乃至４３及びＰＣカードに供給される電源電圧のテーブルを示す。すなわち、図１４では、ＤＴＶ用モジュール１に接続されるマザーボード２０１の種類及びＰＣカードソケット１３に挿入されるＣＡモジュール１４の種類や状態に対する電源電圧切替スイッチ３１の設定を示す。なお、図１４において電源電圧切替スイッチ３１から出力される電源電圧を示している。
【０１２２】
図１４において、ＩＳＤＢ−Ｔ方式を用いる日本用マザーボード２０１がＤＴＶ用モジュール１に接続されるとき、又はＣＡモジュール１４が未挿入のとき、３．３Ｖの電源電圧が供給される。また、ＤＶＢ−Ｔ方式を用いる欧州用マザーボード２０１がＤＴＶ用モジュール１に接続されているとき、５Ｖの電源電圧が供給される。ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用マザーボード２０１がＤＴＶ用モジュール１に接続され、ケーブルカードがＰＣカードソケット１３に挿入されているときに、３．３Ｖの電源電圧が供給される。
【０１２３】
以上のように構成された、第２の実施形態に係るＣＡインターフェース回路３におけるシステム構成及びバッファ制御は、ＰＣカードソケット１３にＣＩカード又はケーブルカードが挿入され又は挿入されていないときに、デコーダＬＳＩ２とＰＣカードソケット１３との間の電気的仕様、例えば接続及び接続における電圧レベルを適切に設定できる。また、ＩＳＤＢ−Ｔ方式を用いる日本用マザーボード２０１と、ＤＶＢ−Ｔ方式を用いる欧州用マザーボード２０１と、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用マザーボード２０１のうちのいずれかのマザーボード２０１がＤＴＶ用モジュール１に接続されている場合でも、デコーダＬＳＩ２とＰＣカードソケット１３との間の電気的仕様、例えば接続及び接続における電圧レベルを適切に設定できる。また、第２の実施形態においては、ユーザーのデジタルテレビジョン受信機の使用方法を、ＰＣカードソケット１３にＣＩカード又はケーブルカードを挿入し又は抜くときは、予めデジタルテレビジョン受信機の電源を落として行うように限定することにより、ＣＰＵ１９の制御を簡易化可能である。具体的には、ＰＣカードソケット１３にＣＩカード又はケーブルカードが挿入され又は挿入されていないときの、デコーダＬＳＩ２とＰＣカードソケット１３との間の電気的仕様の設定制御を省略し、マザーボードの種類のみにより、デコーダＬＳＩ２とＰＣカードソケット１３との間の電気的仕様の設定制御を行うことが考えられる。これは、各国、地域毎に使用するＣＡモジュールは放送方式により規定され決まっていることにより可能である。
【０１２４】
さらに、ＣＰＵ１９によるデコーダ１８の制御について以下に説明する。ＩＳＤＢ−Ｔ方式を用いる日本用マザーボード２０１がＤＴＶ用モジュール１に接続されているときに、復調器１２から入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＩＳＤＢ−Ｔ方式に準拠した復号化方法を用いて復号化処理を実行することにより、映像信号及び音声信号に変換する。また、ＤＶＢ−Ｔ方式を用いた欧州用マザーボード２０１がＤＴＶ用モジュール１に接続されているときに、復調器１２から入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＤＶＢ−Ｔ方式に準拠した復号化方法を用いて復号化処理を実行することにより、映像信号及び音声信号に変換する。さらに、ＡＴＳＣ方式及びオープンケーブル方式を用いるアメリカ用マザーボード２０１がＤＴＶ用モジュール１に接続されているときに、復調器１２から入力されるＭＰＥＧ−２＿ＴＳ信号に対してＡＴＳＣ方式に準拠した復号化方法を用いて復号化処理を実行することにより、映像信号及び音声信号に変換する。
【０１２５】
第３の実施形態．
図１５は本発明の第３の実施形態に係るＤＴＶ用モジュール１と、当該ＤＴＶ用モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３とを含むシステムの構成を示すブロック図である。第３の実施形態は、第２の実施形態の変形例であり、第２の実施形態との相違点について以下に説明する。第３の実施形態に係るＤＴＶ用モジュール１は、３種類のマザーボード２０１−１，２０１−２，２０１−３のいずれか１つと接続可能であることを特徴としている。また、ＤＴＶモジュール１において、ＩＣカードインターフェース２２とＣＡインターフェース回路３とを、共通の接続端子Ｔ３に統合して接続していることを特徴としている。
【０１２６】
図１５を参照して接続端子Ｔ３と、ＣＡインターフェース回路３又はＩＣカードインターフェース２２との間の接続について以下に説明する。ＩＣカードインターフェース２２の接続端子側Ｔ３にバッファ２２Ｂを設け、ＣＡインターフェース回路３の接続端子Ｔ３側にバッファ３Ｂを設ける。ここで、ＣＰＵ１９の制御により当該バッファ３Ｂ，２２Ｂがオン／オフされる。各バッファ３Ｂ，２２Ｂの接続端子Ｔ３側は、接続端子Ｔ３に接続される。
【０１２７】
ＣＰＵ１９は、図１３を参照して説明したＩＳＤＢ−Ｔ方式を用いる日本用マザーボード２０１−１が接続されているときに、バッファ２２Ｂをオンし、バッファ３Ｂをオフする。このとき、接続端子Ｔ３の電気的仕様は、ＩＣカードを使用する方式に準拠し、ＩＣカードインターフェース２２により決まるＩＣカードの電気的仕様となる。一方、ＣＰＵ１９は、ＣＩカードを使用する欧州用マザーボード２０１−２又はケーブルカードを使用する北米用マザーボード２０１−３が接続されているときに、バッファ２２Ｂをオフし、バッファ３Ｂをオンする。このとき、接続端子Ｔ３の電気的仕様は、ケーブルカード又はＣＩカードを使用する方式に準拠し、ＣＡインターフェース回路３により決まるケーブルカード又はＣＩカードの電気的仕様となる。これにより、ＩＣカードインターフェース２２とＣＡインターフェース回路３は接続端子Ｔ３を兼用することになる。すなわち、マザーボード２０１−１がＤＴＶ用モジュール１に接続されたとき、ＩＣカードソケット１３−１とＩＣカードインターフェース２２とが接続されてＩＣカードインターフェース２２が動作する一方、マザーボード２０１−２又は２０１−３がＤＴＶ用モジュール１に接続されたとき、ＣＩカードソケット１３−２又はケーブルカードソケット１３−３がＣＡインターフェース回路３に接続されてＣＡインターフェース回路３が動作する。
【０１２８】
さらに、本実施形態の特徴は、ＤＴＶモジュール１の接続端子Ｔ１乃至Ｔ５を用途別にグループ化して、各マザーボード２０１−１，２０１−２，２０１−３に対して共通な仕様を用いて接続していることである。接続端子Ｔ１乃至Ｔ５は、具体的には、以下のようにグループ化されている。
（ａ）デコーダ１８から出力され、ディスプレイインターフェース２０６を介してディスプレイ駆動回路２０８に入力される映像信号及び音声信号の接続端子Ｔ１。
（ｂ）マザーボード２０１−１，２０１−２，２０１−３の種類を識別するための種別データの情報をＣＰＵ１９に入力するための制御電圧Ｖ１，Ｖ２の接続端子Ｔ４，Ｔ５。
（ｃ）各国や各地域の各仕向け地用の復調器１２−１，１２−２，１２−３に接続され、これら復調器１２−１，１２−２，１２−３からＣＡインターフェース回路３に入力されるＭＰＥＧ−２＿ＴＳ信号の接続端子Ｔ２。
（ｄ）各ＣＡモジュール１４に接続されるＩＣカードソケット１３−１，ＣＩカードソケット１３−２，ケーブルカードソケット１３−３に接続されるソケットの入出力信号の接続端子Ｔ３。
【０１２９】
ここで、接続端子Ｔ３は、上述のように、バッファ３Ｂ又はバッファ２２Ｂを介して、ＣＡインターフェース回路３又はＩＣカードインターフェース２２に接続される。
【０１３０】
図１５において、日本用マザーボード２０１−１は、ディスプレイインターフェース２０６と、アンテナ１２Ａに接続されたチューナ（図示せず。）と日本用復調器１２−１とを備えたフロントエンド回路２０２−１と、ＩＣカードソケット１３−１と、接地導体の電位をそれぞれ有する制御電圧Ｖ１，Ｖ２を出力する回路とを備えている。ＤＴＶモジュール１と日本用マザーボード２０１−１が接続された場合は、ＣＰＵ１９は制御電圧Ｖ１，Ｖ２を読み取り、日本用マザーボード２０１−１が接続されていると認識し、また、ＩＳＤＢ−Ｔ方式のデジタルテレビジョン信号が入力されていると認識し、日本用復調器１２−１から接続端子Ｔ２を介して入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＩＳＤＢ−Ｔ方式に準拠した映像信号及び音声信号の復号化処理を行うようにデコーダ１８を設定する。また、ＣＰＵ１９は、上述のように、ＩＣカードソケット１３−１を、接続端子Ｔ３及びバッファ２２Ｂを介してＩＣカードインターフェース２２に接続させる。このとき、ディスプレイインターフェース２０６は、ＤＴＶ用モジュール１のデコーダ１８から出力される映像信号及び音声信号を、接続端子Ｔ１を介して受信して、所定のインターフェース処理をした後、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに出力する。
【０１３１】
また、欧州用マザーボード２０１−２は、ディスプレイインターフェース２０６と、アンテナ１２Ａに接続されたチューナ（図示せず。）と欧州用復調器１２−２とを備えたフロントエンド回路２０２−２と、ＣＩカードソケット１３−２と、接地導体の電位を有する制御電圧Ｖ１及び未接続であってＤＴＶ用モジュール１側の電源電圧Ｖｃｃを有する制御電圧Ｖ２を出力する回路とを備えている。ＤＴＶモジュール１と欧州用マザーボード２０１−２が接続された場合は、ＣＰＵ１９は制御電圧Ｖ１，Ｖ２を読み取り、欧州用マザーボード２０１−２が接続されていると認識し、また、ＤＶＢ−Ｔ方式のデジタルテレビジョン信号が入力されていると認識し、欧州用復調器１２−２から接続端子Ｔ２を介して入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＤＶＢ−Ｔ方式に準拠した映像信号及び音声信号の復号化処理を行うようにデコーダ１８を設定する。また、ＣＰＵ１９は、上述のように、ＣＩカードソケット１３−２を、接続端子Ｔ３及びバッファ３Ｂを介してＣＡインターフェース回路３に接続させるとともにＣＡインターフェース回路３の動作モードをＤＶＢ−Ｔ方式に設定する。このとき、ディスプレイインターフェース２０６は、ＤＴＶ用モジュール１のデコーダ１８から出力される映像信号及び音声信号を、接続端子Ｔ１を介して受信して、所定のインターフェース処理をした後、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに出力する。
【０１３２】
さらに、北米用マザーボード２０１−３は、ディスプレイインターフェース２０６と、アンテナ１２Ａに接続されたチューナ（図示せず。）と北米用復調器１２−３とを備えたフロントエンド回路２０２−３と、ケーブルカードソケット１３−３と、未接続であってＤＴＶ用モジュール１側の電源電圧Ｖｃｃを有する制御電圧Ｖ１及び接地導体の電位を有する制御電圧Ｖ２を出力する回路とを備えている。ＤＴＶモジュール１と北米用マザーボード２０１−３が接続された場合は、ＣＰＵ１９は制御電圧Ｖ１，Ｖ２を読み取り、北米用マザーボード２０１−３が接続されていると認識し、また、ＡＴＳＣ方式及びオープンケーブル方式のデジタルテレビジョン信号が入力されていると認識し、北米用復調器１２−３から接続端子Ｔ２を介して入力されるＭＰＥＧ−２＿ＴＳ信号に対して、ＡＴＳＣ方式に準拠した映像信号及び音声信号の復号化処理を行うようにデコーダ１８を設定する。また、ＣＰＵ１９は、上述のように、ケーブルカードソケット１３−３を、接続端子Ｔ３及びバッファ３Ｂを介してＣＡインターフェース回路３に接続させるとともにＣＡインターフェース回路３の動作モードをオープンケーブル方式に設定する。このとき、ディスプレイインターフェース２０６は、ＤＴＶ用モジュール１のデコーダ１８から出力される映像信号及び音声信号を、接続端子Ｔ１を介して受信して、所定のインターフェース処理をした後、ディスプレイ駆動回路２０８を介してディスプレイ２０４Ｄに出力する。
【０１３３】
図１６、図１７及び図１８は、第３の実施形態に係るシステムにおいて、日本におけるＩＳＤＢ−Ｔ方式を用いるＩＣカードと、欧州におけるＤＶＢ−Ｔ方式を用いるＣＩカードと、北米におけるオープンケーブル方式を用いるケーブルカードとを含むＣＡモジュール１４の入出力信号及び端子のテーブルを示す図である。図１６乃至図１８から明らかなように、各方式のＣＡモジュールを、接続端子Ｔ３を用いてＤＴＶ用モジュール１に対して共通に接続できる。また、上記各方式に依存して、入出力信号及び端子が変化していることがわかる。
【０１３４】
図１９は図１５のディスプレイインターフェース２０６を介してディスプレイ駆動回路２０８に出力される映像信号及び音声信号及び端子のテーブルを示す図である。図１９から明らかなように、各マザーボード２０１−１，２０１−２，２０１−３のディスプレイインターフェース２０６を、接続端子Ｔ１を用いてＤＴＶ用モジュール１に対して共通に接続できる。また、上記各方式に依存して、信号及び端子が変化していないことがわかる。
【０１３５】
図２０は図１５の各復調器１２−１，１２−２，１２−３からのＭＰＥＧ−２ＴＳ信号の各詳細信号及び端子のテーブルを示す図である。図２０から明らかなように、各復調器１２−１，１２−２，１２−３を、接続端子Ｔ２を用いてＤＴＶ用モジュール１に対して共通に接続できる。また、上記各方式に依存して、信号及び端子が変化していないことがわかる。
【０１３６】
以上説明したように、各ＣＡモジュール１４又はＩＣカードにソケット１３−１，１３−２，１３−３を介して接続される接続端子Ｔ３は、上述のように、マザーボード２０１−１，２０１−２，２０１−３の種類、もしくは、ＣＡモジュール１４又はＩＣカードに応じて、ＤＴＶ用モジュール１側の電気的仕様を変化することができるが、物理的な接続端子Ｔ３の構造は同一となっている。他の接続端子Ｔ１，Ｔ２，Ｔ４，Ｔ５の物理的な構造も各マザーボード２０１−１，２０１−２，２０１−３に対して同一である。従って、ＤＴＶモジュール１に対して、各国や各地域の各仕向け地別のマザーボード２０１−１，２０１−２，２０１−３を簡単に付け替えることができる。
【０１３７】
以上説明したように、本実施形態に係るＣＡインターフェース回路３を備えたＤＴＶ用モジュール１によれば、各国や各地域のフロントエンド回路２０２−１，２０２−２，２０２−３及び各市場のＣＡモジュール１４であるＩＣカード、ＣＩカード又はケーブルカードを直接的に接続可能であり、それらと接続して動作を保証して、しかも従来技術に比較して低コストであって小型・軽量で製品化できる。従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係るＤＴＶ用モジュール１を用いれば、各国や各地域毎のフロントエンド回路２０２−１，２０２−２，２０２−３と各市場のＣＡモジュール１４のソケット１３−１，１３−２，１３−３を実装したマザーボード２０１−１，２０１−２，２０１−３を設計することで、各国や各地域、各市場向けのデジタルテレビジョン受信機を容易に、しかも従来技術に比較して低価格で小型・軽量で製品化できる。また、デジタルテレビジョン受信機のメーカーは、本実施形態に係るＤＴＶ用モジュール１を用いれば、各国や各地域毎のフロントエンド回路２０２−１，２０２−２，２０２−３と各市場のＣＡモジュール１４のソケット１３−１，１３−２，１３−３と各ディスプレイ２０４Ｄのディスプレイインターフェース２０６とを実装したマザーボード２０１−１，２０１−２，２０１−３を設計することで、各国や各地域、各市場向け、各ディスプレイ２０４Ｄのデジタルテレビジョン受信機を容易に、しかも従来技術に比較して低価格で小型・軽量で製品化できる。
【０１３８】
図２２は本発明の第３の実施形態の変形例に係る、ＤＴＶ用モジュール１と、当該ＤＴＶ用モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３とを含むシステムの構成を示すブロック図である。第３の実施形態においては、各国用マザーボード２０１−１，２０１−２，２０１−３において、制御電圧Ｖ１，Ｖ２の各信号線２４，２５を接地導体（ＧＮＤ）に接続するか未接続（ＮＣ）にするかにより、マザーマザーボード２０１−１，２０１−２，２０１−３の種類を設定する種別データ信号を用意しているが、本発明はこれに限らず、図２２に示すように、マザーボード２０１−１，２０１−２，２０１−３内に、制御電圧Ｖ１，Ｖ２の設定データを記憶する非揮発メモリであるＥＥＰＲＯＭ２０９−１，２０９−２，２０９−３を実装して、ＣＰＵ１９がＥＥＰＲＯＭ２０９−１，２０９−２，２０９−３から種別データを読み出すことにより、種別データ信号を発生させて、マザーボード２０１−１，２０１−２，２０１−３の種類を検出してもよい。また、第１の実施形態において説明した図９のＣＡモジュール挿入検出処理により、ＰＣカードソケット１３に挿入されたＣＡモジュール１４の種類を検出できるので、当該検出結果に基づいて、各国用マザーボード２０１−１，２０１−２，２０１−３の種類を検出してもよい。ここで、ＣＡモジュール１４の種類の検出や符号化方式の検出は、第１の実施形態の方法と、第２の実施形態の方法と、第３の実施形態の方法と、第３の実施形態の変形例の方法とのうちの少なくとも一方を用いて実行してもよい。
【０１３９】
第４の実施形態．
図２１は、本発明の第４の実施形態に係るＤＴＶ用モジュール１と、当該ＤＴＶ用モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３と、ネットワーク機能拡張ボード４０１と、ＣＡＴＶモデム機能拡張ボード４１１とを含むシステムの構成を示すブロック図である。第４の実施形態は、第３の実施形態の変形例であり、第３の実施形態に比較して、ＣＰＵ１９のバス１９Ｂに接続された接続端子Ｔ６をさらに備え、当該接続端子Ｔ６に、ネットワーク機能拡張ボード４０１又はＣＡＴＶモデム機能拡張ボード４１１を接続可能に構成したことを特徴としている。以下、当該相違点について詳細に説明する。
【０１４０】
図２１において、ＣＰＵ１９は、そのバス１９Ｂ及び接続端子Ｔ６を介して、ネットワーク機能拡張ボード４０１内の通信コントローラ４０４又はＣＡＴＶモデム機能拡張ボード４１１のケーブルモデム４１２に接続され、ＣＰＵ１９はこれらのコントローラ４０４又は４１２とアドレス信号及びデータ信号などの信号を用いて通信を行う。なお、接続端子Ｔ６のバス１９Ｂ側に例えばＰＣＩバスを備えたブリッジ回路（図示せず。）を挿入し、ＰＣＩバスに、ネットワーク機能拡張ボード４０１又はＣＡＴＶモデム機能拡張ボード４１１を接続してもよい。
【０１４１】
ネットワーク機能拡張ボード４０１は、ＤＴＶモジュール１にネットワーク関連機能を拡張する場合に接続するためのボードであり、通信コントローラ４０４と、イーサネットインターフェース４０２と、ハードディスクドライブ４０３とを備えている。ＤＴＶモジュール１をネットワーク機能拡張ボード４０１と組み合わせることにより、ネットワーク関連機能を実現できる。ネットワーク関連機能とは、例えば、ネットワーク機能拡張ボード４０１をインターネットなどのブロードバンドのネットワークに接続し、通信サーバよりコンテンツをダウンロードして視聴するビデオオンデマンドなどのサービスをうけるための機能である。
【０１４２】
イーサネットインターフェース４０２はネットワークに接続され、通信パケットの送受信を行う。イーサネットインターフェース４０２は、通信コントローラ４０４の制御に基づいて、例えばコンテンツを構成する複数のパケットからなるコンテンツデータを受信した後、ハードディスクドライブ４０３に格納する。通信コントローラ４０４は、ＣＰＵ１９からの指示信号に基づいて、ハードディスクドライブ４０３に格納されたコンテンツデータを読み出して接続端子Ｔ６及びバス１９Ｂを介してＣＡインターフェース回路３及びデコーダ１８に出力し、その後、ＣＰＵ１９の制御により復号化及び表示処理が実行される。なお、コンテンツデータをハードディスクドライブ４０３に一時的に格納せずに、直接的にＣＰＵ１９を介してメモリ４に出力して格納してもよい。
【０１４３】
また、ＣＡＴＶモデム機能拡張ボード４１１はケーブルモデム４１２を備え、ＤＴＶモジュール１にＣＡＴＶモデム機能を拡張する場合に接続するためのボードである。ＤＴＶモジュール１をＣＡＴＶモデム機能拡張ボード４１１と組み合わせることにより、ＣＡＴＶモデム機能を実現できる。ＣＡＴＶモデム機能とは、例えば、ＣＡＴＶのヘッドエンドに接続されたサーバから、ゲームなどのアプリケーションソフトウェアをダウンロードする機能である。ケーブルモデム４１２は、ＣＡＴＶのヘッドエンドに接続され、通信パケットの送受信を行う。ケーブルモデム４１２は、ＣＰＵ１９の指示信号に基づいて、例えばアプリケーションソフトウェアを構成する複数のパケットからなるソフトウェアデータを受信した後、接続端子Ｔ６、バス１９Ｂ、及びＣＰＵ１９を介してメモリ４に出力して格納し、その後、当該ソフトウェアがＣＰＵ１９により実行される。
【０１４４】
以上の実施形態においては、機能拡張用ボード４０１又は４１１をＤＴＶモジュール１に接続しているが、本発明はこれに限らず、マザーボード２０１−１，２０１−２，２０１−３を介して接続してもよい。すなわち、ＤＴＶモジュール１における機能拡張用ボード４０１又は４１１を接続するための接続端子は、一旦マザーボード２０１−１，２０１−２，２０１−３の接続端子に接続された後、機能拡張用ボード４０１又は４１１に接続される。
【０１４５】
このようなネットワーク関連機能やＣＡＴＶモデム機能は、より高機能を所望するユーザーに対して提供されるハイエンドなデジタルテレビジョン受信機に求められる場合が一般的である。ＤＴＶモジュール１に機能拡張用ボード４０１又は４１１を組み合わせる構成は、機能拡張しないローエンドのテレビジョン受信機から、機能拡張可能なハイエンドなテレビジョン受信機に容易に展開することができる。また、共通の接続端子Ｔ６を用いていずれかの機能拡張ボード４０１又は４１１を接続できるので、拡張する機能を容易に選択することができる。
【０１４６】
なお、機能拡張により対応させるサービスについては、実施されている国や地域が予め分かっていることから、ＣＰＵ１９は、マザーボード２０１−１，２０１−２，２０１−３を識別するための所定の制御電圧を読み出して、仕向け地毎に機能拡張するかどうかを決定することができる。例えば、日本においてサービスが実施されている場合は、ＣＰＵ１９は、日本用マザーボード２０１−１がＤＴＶ用モジュール１に接続されていることを認識して機能拡張用ボードの接続を許可することができる。一方、日本以外においてサービスが実施されていない場合は、ＣＰＵ１９は、日本用マザーボード２０１−１がＤＴＶ用モジュール１に接続されていないと認識して機能拡張用ボードの接続を禁止することができる。
【０１４７】
以上説明したように、本実施形態に係るＣＡインターフェース回路３を備えたＤＴＶ用モジュール１によれば、第１乃至第３の実施形態と同様の作用効果を有するとともに、ネットワーク機能拡張ボード４０１を接続することによりネットワーク関連機能を備えることができるとともに、ＣＡＴＶモデム機能拡張ボード４１１を接続することによりＣＡＴＶモデム機能を備えることができる。また、接続端子Ｔ６の物理的及び電気的な構造は同一となっている。従って、ＤＴＶモジュール１に対して、機能拡張ボード４０１，４１１のいずれか一方を簡単に付け替えることができる。従って、デジタルテレビジョン受信機のメーカーは、本実施形態に係るＤＴＶ用モジュール１を用いれば、各地域毎のフロントエンド回路２０２−１，２０２−２，２０２−３と各市場のＣＡモジュール１４の各ソケット１３−１，１３−２，１３−３を実装したマザーボード２０１−１，２０１−２，２０１−３と機能拡張用ボード４０１，４１１を設計することで、各地域、市場向けのローエンドからハイエンドまでのデジタルテレビジョン受信機を容易に、しかも従来技術に比較して低価格でかつ小型・軽量で製品化できる。
【産業上の利用可能性】
【０１４８】
以上詳述したように、本発明に係るＤＴＶ用モジュールによれば、各国や各地域、各市場向け、各ディスプレイデバイスのデジタルテレビジョン受信機を容易に製品化することができ、量産効果によりコストダウンできる。また、デジタルテレビジョン受信機を小型・軽量化できるので、当該ＤＴＶ用モジュール１を携帯型受信機や車載受信機などに適用することにより、デジタルテレビジョン受信機の普及に貢献できる。さらに、ＤＴＶ用モジュールは、デジタルテレビジョン受信機、パーソナルパーソナルコンピュータ、携帯型端末装置、又はレコーダ装置などデジタルテレビジョン放送を受信するデジタルテレビジョン受信機等に対しても有用である。
【図面の簡単な説明】
【０１４９】
【図１】本発明の第１の実施形態に係るテレビジョン受信機において、ＤＴＶ用モジュール１をマザーボード１０１に実装し、マザーボード１０１を受信機筐体１０４内に実装するときのテレビジョン受信機の一部分解実装図である。
【図２】図１のＤＴＶ用モジュール１の上面図である。
【図３】図１のＤＴＶ用モジュール１の裏面図である。
【図４】図１のＤＴＶ用モジュール１の多層構造を示す分解斜視図である。
【図５】図１のＤＴＶ用モジュール１及びマザーボード１０１を含むシステムの構成を示すブロック図である。
【図６】図１のＤＴＶ用モジュール１に形成されたＣＡインターフェース回路３の構成を示す回路図である。
【図７】図６のＣＰＵ１９から各バッファ３３乃至４３に供給されるイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋのオン／オフ状態のテーブルを示す図である。
【図８】図６の各バッファ３３乃至４３及びＰＣカードに供給される電源電圧のテーブルを示す図である。
【図９】図６のＣＰＵ１９によって実行されるＣＡモジュール挿入検出処理を示すフローチャートである。
【図１０】本発明の第２の実施形態に係るテレビジョン受像機の構成を示す一部分解背面図である。
【図１１】図１０のＤＴＶ用モジュール１及びマザーボード２０１を含むシステムの構成を示すブロック図である。
【図１２】図１１の各制御電圧Ｖ１，Ｖ２の設定値のテーブルを示す図である。
【図１３】図６のＣＡインターフェース回路３を用いたときの図１１のシステムにおいて、ＣＰＵ１９から各バッファ３３乃至４３に供給されるイネーブル制御信号Ｄ，Ｅ，Ｆ，Ｈ，Ｊ，Ｋのオン／オフ状態のテーブルを示す図である。
【図１４】図６のＣＡインターフェース回路３を用いたときの図１１のシステムにおいて、図６の各バッファ３３乃至４３及びＰＣカードに供給される電源電圧のテーブルを示す図である。
【図１５】本発明の第３の実施形態に係る、ＤＴＶ用モジュール１と、当該ＤＴＶ用モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３とを含むシステムの構成を示すブロック図である。
【図１６】第３の実施形態に係るシステムにおいて、日本におけるＩＳＤＢ−Ｔ方式を用いるＩＣカードと、欧州におけるＤＶＢ−Ｔ方式を用いるＣＩカードと、北米におけるオープンケーブル方式を用いるケーブルカードとを含むＣＡモジュール１４の入出力信号及び端子のテーブルの第１の部分を示す図である。
【図１７】図１６のテーブルの第２の部分を示す図である。
【図１８】図１６のテーブルの第３の部分を示す図である。
【図１９】図１５のディスプレイインターフェース２０６を介してディスプレイ駆動回路２０８に出力される映像信号及び音声信号及び端子のテーブルを示す図である。
【図２０】図１５の各復調器１２−１，１２−２，１２−３からのＭＰＥＧ−２ＴＳ信号の各詳細信号及び端子のテーブルを示す図である。
【図２１】本発明の第４の実施形態に係る、ＤＴＶ用モジュール１と、当該ＤＴＶ用モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３と、ネットワーク機能拡張ボード４０１と、ＣＡＴＶモデム機能拡張ボード４１１とを含むシステムの構成を示すブロック図である。
【図２２】本発明の第３の実施形態の変形例に係る、ＤＴＶ用モジュール１と、当該ＤＴＶ用モジュール１に接続される各国用マザーボード２０１−１，２０１−２，２０１−３とを含むシステムの構成を示すブロック図である。
【符号の説明】
【０１５０】
１…ＤＴＶ用モジュール、
２…デコーダＬＳＩ、
３…ＣＡインターフェース回路、
３Ｂ…バッファ、
４…メモリ、
５…ＶＣＸＯ、
６…ＲＯＭ、
７…コンデンサ、
９…半田ボール、
１０…メモリ、
１２，１２−１，１２−２，１２−３…復調器、
１２Ａ…アンテナ、
１３…ＰＣカードソケット、
１３−１…ＩＣカードソケット、
１３−２…ＣＩカードソケット、
１３−３…ケーブルカードソケット、
１４…ＣＡモジュール、
１８…デコーダ、
１９…ＣＰＵ、
１９Ｂ…バス、
２２…ＩＣカードインターフェース、
２２Ｂ…バッファ、
２３…ＩＣカードコネクタ、
２４，２５…信号線、
３１…電源電圧切替スイッチ、
３１Ａ，３１Ｂ，３２…電源端子、
３３，３４，３５，３６，３７，３８，３９、４０，４０Ａ，４０Ｂ，４１，４２，４３…バッファ、
５１，５２…信号配線層基板、
５３…コンデンサ層基板、
５４…接地導体層基板、
５５…抵抗層基板、
５６…電源層基板、
５７，５８…信号配線層基板、
６１…薄膜コンデンサ、
６２…薄膜抵抗、
１０１…マザーボード、
１０２，１０２−１，１０２−２，１０２−３…フロントエンド回路、
１０３…電源ユニット、
１０４…受信機筐体、
１０４ａ…表示部、
１０５…ソケット、
１０６…ＡＶ出力回路、
２０１，２０１−１，２０１−２，２０１−３…マザーボード、
２０２…フロントエンド回路、
２０３…電源ユニット、
２０４…テレビジョン受像機、
２０４Ｄ…ディスプレイ、
２０５…ソケット、
２０６…ディスプレイインターフェース、
２０７…支持台、
２０８…ディスプレイ駆動回路、
２０９−１，２０９−２，２０９−３…ＥＥＰＲＯＭ、
４０１…ネットワーク機能拡張ボード、
４０２…イーサネットインターフェース、
４０３…ハードディスクドライブ、
４０４…通信コントローラ、
４１１…ＣＡＴＶモデム機能拡張ボード、
４１２…ケーブルモデム、
Ｒｐ１，Ｒｐ２…プルアップ抵抗、
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６…接続端子。
【図１】
0004603980.tif 000002
【図２】
0004603980.tif 000003
【図３】
0004603980.tif 000004
【図４】
0004603980.tif 000005
【図５】
0004603980.tif 000006
【図６】
0004603980.tif 000007
【図７】
0004603980.tif 000008
【図８】
0004603980.tif 000009
【図９】
0004603980.tif 000010
【図１０】
0004603980.tif 000011
【図１１】
0004603980.tif 000012
【図１２】
0004603980.tif 000013
【図１３】
0004603980.tif 000014
【図１４】
0004603980.tif 000015
【図１５】
0004603980.tif 000016
【図１６】
0004603980.tif 000017
【図１７】
0004603980.tif 000018
【図１８】
0004603980.tif 000019
【図１９】
0004603980.tif 000020
【図２０】
0004603980.tif 000021
【図２１】
0004603980.tif 000022
【図２２】
0004603980.tif 000023