(57)【特許請求の範囲】
【請求項１】
受信したＩＳＤＢ信号からのＤＢＰＳＫ変調されたＴＭＣＣキャリアに対して、その差動基準ビットの値を問わず上記ＴＭＣＣキャリア内における各ビットの値をそれぞれの直前のビットの値と比較して変化しない場合は０、変化する場合は１として差動復調する差動復調手段と、
上記差動復調手段から得られた１フレームのＴＭＣＣキャリアを格納する１フレーム蓄積手段と、
上記１フレーム蓄積手段内のＴＭＣＣキャリアを１フレーム分遅延する１フレーム遅延手段と、
この１フレーム蓄積手段及び上記１フレーム遅延手段から得られる２フレームのＴＭＣＣキャリアとの間の排他的論理和演算を実行するＸＯＲ演算手段と、
このＸＯＲ演算手段の演算結果をサーチし、上記ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置を検出するパターン検出手段と、
このパターン検出手段から出力された検出結果に基づいて、ＩＳＤＢ信号のフレームの先頭位置までのずれをフレーム誤差として出力するフレーム誤差変換手段と
を備えたディジタル放送受信装置。
【請求項２】
パターン検出手段が検出するＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンは、上記ＴＭＣＣキャリア内の同期情報が１６ビットの場合“１１１１１１１１１１１１１１１１”であり、上記ＴＭＣＣキャリア内で、上記同期情報以外のビットは、全て０であることを特徴とする請求項１記載のディジタル放送受信装置。
【請求項３】
差動復調手段から得られたＴＭＣＣキャリアのうち、同一データ内容が格納されるべき複数のＴＭＣＣキャリアが存在するとき、これら複数のＴＭＣＣキャリアのそれぞれに対応するビットが有する値の出現頻度を判定して、出現頻度が最も高い値を格納するＴＭＣＣキャリアを生成する多数決判定手段を備え、
１フレーム蓄積手段は、上記多数決判定手段から得られた１フレームの上記ＴＭＣＣキャリアを格納することを特徴とする請求項１記載のディジタル放送受信装置。
【請求項４】
ＸＯＲ演算手段から得られた演算結果のビットパターンに対して、同期情報を構成するビット数分の加算を１ビットごとずらしながら行うパワー変換手段を備え、
パターン検出手段は、上記パワー変換手段が最大加算値を算出した上記ビットパターンの位置をＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置として検出することを特徴とする請求項１から請求項３のうちのいずれか１項記載のディジタル放送受信装置。
【請求項５】
受信したＩＳＤＢ信号からのＤＢＰＳＫ変調されたＴＭＣＣキャリアに対して、その差動基準ビットの値を問わず上記ＴＭＣＣキャリア内における各ビットの値をそれぞれの直前のビットの値と比較して変化しない場合は０、変化する場合は１として差動復調する差動復調ステップと、
上記差動復調ステップにて得られた２フレームのＴＭＣＣキャリア間の排他的論理和演算を実行するＸＯＲ演算ステップと、
このＸＯＲ演算ステップにおける演算結果をサーチし、上記ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置を検出するパターン検出ステップと、
このパターン検出ステップにおける検出結果に基づいて、ＩＳＤＢ信号のフレームの先頭位置までのずれをフレーム誤差として出力するフレーム誤差変換ステップと
を備えたフレーム同期検出方法。
【請求項６】
パターン検出ステップにて検出するＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンは、上記ＴＭＣＣキャリア内の同期情報が１６ビットの場合“１１１１１１１１１１１１１１１１”であり、上記ＴＭＣＣキャリア内で、上記同期情報以外のビットは、全て０であることを特徴とする請求項５記載のフレーム同期検出方法。
【請求項７】
差動復調ステップにて得られたＴＭＣＣキャリアのうち、同一データ内容が格納されるべき複数のＴＭＣＣキャリアが存在するとき、これら複数のＴＭＣＣキャリアのそれぞれに対応するビットが有する値の出現頻度を判定して、出現頻度が最も高い値を格納するＴＭＣＣキャリアを生成する多数決判定ステップを備え、
ＸＯＲ演算ステップにて、上記差動復調ステップにて得られた２フレームのＴＭＣＣキャリア間の排他的論理和演算を実行することを特徴とする請求項５記載のフレーム同期検出方法。
【請求項８】
ＸＯＲ演算ステップにて得られた演算結果のビットパターンに対して、同期情報を構成するビット数分の加算を１ビットごとずらしながら行うパワー変換ステップを備え、
パターン検出ステップにて、上記パワー変換ステップにて最大加算値が算出された上記ビットパターンの位置を、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置として検出することを特徴とする請求項５から請求項７のうちのいずれか１項記載のフレーム同期検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は国内ディジタル放送であるＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅ  Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔｉｎｇ）におけるディジタル放送受信装置及びフレーム同期検出方法に関するものである。
【０００２】
【従来の技術】
ディジタル放送で伝送される信号は、一般的に時間的なディジタル信号のまとまりであるフレーム内に組み込まれて伝送される。また、フレームは変調の単位であるシンボルが複数集合して構成されている。これらフレームやシンボルはディジタル信号処理における処理単位となるため、ディジタル放送受信装置側で、フレームの区切りやシンボルの区切りを検出することは、周波数同調とともに重要な制御の１つである。
【０００３】
フレームの区切りは、放送方式により異なっている。例えば、代表的な例として、欧州ディジタル音声放送であるＤＡＢ（Ｄｉｇｉｔａｌ  Ａｕｄｉｏ  Ｂｒｏａｄｃａｓｔｉｎｇ）では、フレームの先頭に搬送波の全く無いＮＵＬＬシンボルが挿入されている。
【０００４】
図１２は欧州ディジタル音声放送であるＤＡＢで使用されているフレームの構成を示す図である。このように、欧州ディジタル音声放送であるＤＡＢでは、受信装置側のハードウェアで、このＮＵＬＬシンボルを検出してフレームの区切りを確認している。
【０００５】
一方、日本の国内ディジタル放送であるＩＳＤＢでは、ＩＳＤＢ信号のキャリアの１つとしてＴＭＣＣキャリア（Ｔｒａｎｓｍｉｓｓｉｏｎ  ａｎｄ  Ｍｕｌｔｉｐｌｅｘｉｎｇ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  Ｃｏｎｔｒｏｌ  Ｃａｒｒｉｅｒ）がある。このＴＭＣＣキャリアは、フレームの同期情報等を伝送するためのキャリアである。
【０００６】
図１３は上述したＩＳＤＢ信号のキャリアの構成を示す図である。図において、横軸はキャリア番号（周波数方向）、縦軸はシンボル番号（時間方向）、ＣＰ（Ｃｏｎｔｉｎｕａｌ  Ｐｉｌｏｔ）はパイロット信号、ＡＣ（Ａｕｘｉｌｌｉａｒｙ  Ｃｈａｎｎｅｌ）は付加情報を示している。なお、図１３において、ＴＭＣＣはＴＭＣＣキャリアを示す。また、図１３に示すＴＭＣＣキャリアは、１キャリア、１シンボル当たり１ビットの情報を伝送することができる。
【０００７】
図１４はＴＭＣＣキャリアの時間方向の構成を示す図である。ＴＭＣＣキャリア内にセットされるフレーム同期のための同期情報である同期信号は、以下に示すように、互いにビット反転された２種類の信号、即ち、同期信号１、同期信号２が用いられる。
同期信号１：００１１０１０１１１１０１１１０
同期信号２：１１００１０１００００１０００１
ＴＭＣＣキャリア内の同期信号以外のフィールドに、上記した同期信号のビットパターンと同一のビットパターンを持つ信号が存在する可能性もあるので、フレーム毎に、ビット反転した同期信号１，２を交互に使用することが決められている。
【０００８】
図１５はフレーム毎にビット反転された同期信号が挿入されている例を説明する説明図である。図において、フレーム１、フレーム２、フレーム３のそれぞれの同期信号（１６ビット構成）は以下の様になっている。
フレーム１の同期信号：００１１０１０１１１１０１１１０
フレーム２の同期信号：１１００１０１００００１０００１
フレーム３の同期信号：００１１０１０１１１１０１１１０
このように、ＴＭＣＣキャリア内にセットされる同期信号は、フレーム毎にビット反転したものが交互に使用される。
【０００９】
国内ディジタル放送であるＩＳＤＢで使用される、図１４に示したＴＭＣＣキャリアは、差動２相位相変調方式（ＤＢＰＳＫ：Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）に基づいて変調され送信される。このＴＭＣＣキャリアでは、図１４で示した１６ビット構成の同期信号の直前に１ビットの差動基準ビットがあり、その中に０あるいは１をセットする。そして、この差動基準ビットの値から差動符号の初期値を得ることができる。
【００１０】
図１６はＴＭＣＣキャリア内の同期信号のＤＢＰＳＫ変調方法を説明する説明図である。差動基準ビットにセットされた値が０の場合、図１６に示す方法で１６ビット構成の同期信号を変調することができる。即ち、差動基準ビットから得られた初期値０が同期信号の第１番目のビット値と同一の値であれば、即ち、値が変化しなければ変調結果は０となり、次のビット値と値が異なれば、即ち、値が変化すれば変調結果は１となる。
【００１１】
同期信号に対して上記ＤＢＰＳＫ変調を実行すると、以下のような変調後の同期信号を得ることができる。なお、以下では最初の１ビットは差動基準ビット、２ビット目以降の１６ビットは同期信号である。
差動基準ビット値が０の場合：
同期信号
変調前の同期信号：０  ００１１０１０１１１１０１１１０
変調後の同期信号：０  ００１００１１０１０１１０１００
また、差動基準ビット値が０の場合で、上記の例と異なる同期信号を変調した結果は以下のとおりになる。
同期信号
変調前の同期信号：０  １１００１０１００００１０００１
変調後の同期信号：０  １０００１１０００００１１１１０
【００１２】
また、差動基準ビット値が１の場合では、同期信号の変調結果は以下のとおりになる。
差動基準ビット値が１の場合：
同期信号
変調前の同期信号：１  ００１１０１０１１１１０１１１０
変調後の同期信号：１  １１０１１００１０１００１０１１
また、差動基準ビット値が１の場合で、上記の例と異なる同期信号を変調した結果は以下のとおりになる。
同期信号
変調前の同期信号：１  １１００１０１００００１０００１
変調後の同期信号：１  ０１１１００１１１１１００００１
【００１３】
図１７はＴＭＣＣキャリア内の同期信号のＤＢＰＳＫ復調方法を説明する説明図である。図１６に示したＤＢＰＳＫ変調で得られた同期信号をＤＢＰＳＫ復調する場合、差動復調の差動基準ビットは、キャリア毎に変化する仕様となっている。即ち、１つのＯＦＤＭキャリア構成の中に１ないし複数のＴＭＣＣキャリアが存在し、これらの持つキャリア番号に応じて差動基準ビットの値が変化するので、差動基準ビット値が０ならばそのまま、１ならばＤＢＰＳＫ復調前のデータを全て反転させた後、復調を開始するビット（即ち、差動基準ビットであり、反転させた場合、反転させた差動基準ビット）の値を基準にして、後続のビット列に対して差動復調を実行する。この差動復調では、上述した差動変調方法と同様に、現在のビットの値が直前のビットの値と比較して変化しない場合は０、変化する場合は１とする。
【００１４】
このように、ＩＳＤＢのディジタル放送受信装置では、先ず、フレーム同期処理において、同期信号と同一ビットパターンを検出し、同期信号をフレーム毎に確認する。この場合、差動基準ビットを算出した後に、後続のビットに対して差動復調を行い、差動復調の結果、同期信号のビットパターンと一致する場合に、フレーム同期が確立されることになる。
【００１５】
以下では、ＩＳＤＢのディジタル放送受信装置におけるフレーム同期処理をさらに詳細に説明する。
図１８はＩＳＤＢのディジタル放送受信装置によるフレーム同期処理動作を示すフロー図である。先ず、１フレーム分のＴＭＣＣキャリアを取得する（ステップＳＴ１１１）。次に、ＴＭＣＣキャリア内で差動基準ビットを算出し（ステップＳＴ１１２）、この差動基準ビットの値に基づいてＴＭＣＣキャリア内の後続のビット列に対して差動２相位相復調（ＤＢＰＳＫ復調）を行う（ステップＳＴ１１３）。
【００１６】
次に、上述した２種類の同期信号のうち、いずれのビットパターン（００１１・・・、あるいは、１１００・・・で始まる１６ビットのビットパターン）に一致するかを調べ（ステップＳＴ１１４）、いずれかに一致した場合、処理の流れはステップＳＴ１１５へ進み、一致しない場合、処理の流れはステップＳＴ１１１へ戻る。
【００１７】
ステップＳＴ１１５では、次の１フレーム分のＴＭＣＣキャリアを取得する。
そして、取得した１フレーム分のＴＭＣＣキャリアから差動基準ビット値を算出し（ステップＳＴ１１６）、その後、ＴＭＣＣキャリアのＤＢＰＳＫ復調を行う（ステップＳＴ１１７）。そして、ＤＢＰＳＫ復調結果内の同期信号のビットパターンをビット反転させ、ステップＳＴ１１４で検出されたＤＢＰＳＫ復調結果の同期信号のビットパターンが反転したパターンと一致するか否かをチェックする（ステップＳＴ１１８）。つまり、ＴＭＣＣキャリア内の同期信号はフレーム毎にビット反転したビットパターンとして送信されてくるはずなので、ステップＳＴ１１４で検出されたＤＢＰＳＫ復調後における同期信号のビットパターンをビット反転したビットパターンが、ステップＳＴ１１７で得られるＤＢＰＳＫ復調後の同期信号のビットパターンとなるはずである。チェックの結果、一致すると判明した場合、処理の流れはステップＳＴ１１９へ進み、一致しない場合、処理の流れはステップＳＴ１１１へ戻る。
【００１８】
ステップＳＴ１１９では、同期信号の位置からフレーム誤差を検出し、取得した１フレーム分のＴＭＣＣキャリアに対して、フレーム誤差分の補正を行い、これによりフレーム同期処理は完了する（ステップＳＴ１２０）。
【００１９】
ところで、欧州ディジタル音声放送であるＤＡＢでは、図１２に示したようにフレームの先頭に搬送波の全く無いＮＵＬＬシンボルが挿入されているため、受信装置側のハードウェアを用いて、このＮＵＬＬシンボルを容易に検出することができる。
【００２０】
図１９はＤＡＢ受信装置がＮＵＬＬシンボルを検出してＮＵＬＬ信号を生成する動作を説明する説明図であり、図２０はＤＡＢ受信装置によるフレーム同期処理動作を示すフロー図である。ＤＡＢ受信装置によるフレーム同期処理では、先ず、ＤＡＢ受信装置がＮＵＬＬシンボルに対応するＮＵＬＬ信号の立下がりを検出する（ステップＳＴ１３０）。そして、検出した立下がり位置から受信したディジタル信号の誤差の検出・補正動作を行う（ステップＳＴ１３１）。
【００２１】
これにより、ＤＡＢ受信装置側でのフレーム同期が完了する（ステップＳＴ１３２）。このように、ＤＡＢにおけるフレームの先頭シンボルには搬送波が全く存在しないので、ＤＡＢ受信装置内のハードウェアでＮＵＬＬシンボルを容易に検出することができ、ＤＡＢ受信装置側でのフレーム同期に必要な時間はほとんどかからない。
【００２２】
これに対して、国内ディジタル放送であるＩＳＤＢに用いるディジタル放送受信装置では、図１８のフロー図に示したように、アンテナ等を介して受信したＩＳＤＢ信号をＤＢＰＳＫ復調し、フレーム毎にＤＢＰＳＫ復調した結果と同期信号のビットパターンとを比較して同期信号を検出する処理が必要である。
【００２３】
【発明が解決しようとする課題】
従来のディジタル放送受信装置及びフレーム同期検出方法は以上のように構成されているので、受信したＩＳＤＢ信号のフレーム同期を行う場合、連続した２フレームのＴＭＣＣキャリアの各差動基準ビットを算出し、差動基準ビットに続く同期情報を示すビット列に対してＤＢＰＳＫ復調を行った後に、同期信号と同一のビットパターンの存在の有無を各ＴＭＣＣキャリアに関して検出する必要があるので、起動するまでに時間がかかるという課題があった。
【００２４】
また、起動時間を短縮化するために、差動復調（ＤＢＰＳＫ復調）を行う前に同期信号と同一のビットパターンの存在の有無を各ＴＭＣＣキャリアに関して検出する方法が考えられる。
しかしながら、差動復調を行うことで、シンボル毎に周波数方向の周波数ずれが補正される。
このため、差動復調前に同期信号と同一のビットパターンの存在を判定すると、ＴＭＣＣキャリアの搬送波の周波数がわずかに離調した場合に１フレーム分搬送されるにつれて離調による誤差が累積して、フレーム後半のデータに誤りが生じる可能性が非常に高くなり、精度良く同期信号と同一のビットパターンの一致判定を行うことができないという課題があった。
【００２５】
この発明は上記のような課題を解決するためになされたもので、受信したＩＳＤＢ信号のフレーム同期を容易に確立し、迅速に起動することのできるディジタル放送受信装置を得ることを目的とする。
【００２６】
【課題を解決するための手段】
この発明に係るディジタル放送受信装置は、受信したＩＳＤＢ信号からのＤＢＰＳＫ変調されたＴＭＣＣキャリアに対して、その差動基準ビットの値を問わずＴＭＣＣキャリア内における各ビットの値をそれぞれの直前のビットの値と比較して変化しない場合は０、変化する場合は１として差動復調する差動復調手段と、差動復調手段から得られた１フレームのＴＭＣＣキャリアを格納する１フレーム蓄積手段と、１フレーム蓄積手段内のＴＭＣＣキャリアを１フレーム分遅延する１フレーム遅延手段と、この１フレーム蓄積手段及び１フレーム遅延手段から得られる２フレームのＴＭＣＣキャリアとの間の排他的論理和演算を実行するＸＯＲ演算手段と、このＸＯＲ演算手段の演算結果をサーチし、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置を検出するパターン検出手段と、このパターン検出手段から出力された検出結果に基づいて、ＩＳＤＢ信号のフレームの先頭位置までのずれをフレーム誤差として出力するフレーム誤差変換手段とを備えるものである。
【００２７】
この発明に係るディジタル放送受信装置は、パターン検出手段が検出するＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンが、ＴＭＣＣキャリア内の同期情報が１６ビットの場合“１１１１１１１１１１１１１１１１”であり、ＴＭＣＣキャリア内で同期情報以外のビットが全て０であることを特徴とするものである。
【００２８】
この発明に係るディジタル放送受信装置は、差動復調手段から得られたＴＭＣＣキャリアのうち、同一データ内容が格納されるべき複数のＴＭＣＣキャリアが存在するとき、これら複数のＴＭＣＣキャリアのそれぞれに対応するビットが有する値の出現頻度を判定して、出現頻度が最も高い値を格納するＴＭＣＣキャリアを生成する多数決判定手段を備え、１フレーム蓄積手段が多数決判定手段から得られた１フレームのＴＭＣＣキャリアを格納するものである。
【００２９】
この発明に係るディジタル放送受信装置は、ＸＯＲ演算手段から得られた演算結果のビットパターンに対して、同期情報を構成するビット数分の加算を１ビットごとずらしながら行うパワー変換手段を備え、パワー変換手段が最大加算値を算出したビットパターンの位置を、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置としてパターン検出手段が検出するものである。
【００３０】
この発明に係るフレーム同期検出方法は、受信したＩＳＤＢ信号からのＤＢＰＳＫ変調されたＴＭＣＣキャリアに対して、その差動基準ビットの値を問わずＴＭＣＣキャリア内における各ビットの値をそれぞれの直前のビットの値と比較して変化しない場合は０、変化する場合は１として差動復調する差動復調ステップと、差動復調ステップにて得られた２フレームのＴＭＣＣキャリア間の排他的論理和演算を実行するＸＯＲ演算ステップと、このＸＯＲ演算ステップにおける演算結果をサーチし、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置を検出するパターン検出ステップと、このパターン検出ステップにおける検出結果に基づいて、ＩＳＤＢ信号のフレームの先頭位置までのずれをフレーム誤差として出力するフレーム誤差変換ステップとを備えるものである。
【００３１】
この発明に係るフレーム同期検出方法は、パターン検出ステップにて検出するＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンが、ＴＭＣＣキャリア内の同期情報が１６ビットの場合“１１１１１１１１１１１１１１１１”であり、ＴＭＣＣキャリア内で同期情報以外のビットが全て０であることを特徴とするものである。
【００３２】
この発明に係るフレーム同期検出方法は、差動復調ステップにて得られたＴＭＣＣキャリアのうち、同一データ内容が格納されるべき複数のＴＭＣＣキャリアが存在するとき、これら複数のＴＭＣＣキャリアのそれぞれに対応するビットが有する値の出現頻度を判定して、出現頻度が最も高い値を格納するＴＭＣＣキャリアを生成する多数決判定ステップを備え、ＸＯＲ演算ステップにて、差動復調ステップにて得られた２フレームのＴＭＣＣキャリア間の排他的論理和演算を実行するものである。
【００３３】
この発明に係るフレーム同期検出方法は、ＸＯＲ演算ステップにて得られた演算結果のビットパターンに対して、同期情報を構成するビット数分の加算を１ビットごとずらしながら行うパワー変換ステップを備え、パターン検出ステップにて、パワー変換ステップにて最大加算値が算出されたビットパターンの位置を、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置として検出するものである。
【００３４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるディジタル放送受信装置の構成を示すブロック図である。図において、１はＤＢＰＳＫ変調されたＴＭＣＣキャリアを差動復調する差動復調器（差動復調手段）で、ＴＭＣＣキャリアの差動基準ビットの値を問わずＴＭＣＣキャリア内における各ビットの値をそれぞれの直前のビットの値と比較して変化しない場合は０、変化する場合は１として差動復調する。２は差動復調器１から得られた１フレームのＴＭＣＣキャリアを格納する１フレーム蓄積器（１フレーム蓄積手段）、３は１フレーム蓄積器２内のＴＭＣＣキャリアを１フレーム分遅延する１フレーム遅延素子（１フレーム遅延手段）、４は１フレーム蓄積器２及び１フレーム遅延素子３から得られる２フレームのＴＭＣＣキャリアとの間のＸＯＲ演算（排他的論理和）を実行するＸＯＲ演算器（ＸＯＲ演算手段）、５はＸＯＲ演算器４の演算結果をサーチし、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置を検出するパターン検出器（パターン検出手段）、６はパターン検出器５から出力された検出結果に基づいてＩＳＤＢ信号のフレームの先頭位置までのずれをフレーム誤差として出力するフレーム誤差変換器（フレーム誤差変換手段）である。
【００３５】
次に動作について説明する。
図２は図１のディジタル放送受信装置によるフレーム同期処理を示すフロー図であり、このフローに沿って動作の説明を行う。
先ず、ディジタル放送送信装置から伝送されてきたＩＳＤＢ信号をアンテナを介して受信する。次に、ＩＳＤＢ信号はチューナにより中間周波数に変換された後、Ａ／Ｄコンバータによりディジタルデータに変換される。さらに、Ｉ／Ｑ分離器により実数部（同相成分：Ｉｎ  ｐｈａｓｅ）及び虚数部（直交成分：Ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ）に分離され、ＦＦＴ処理器で高速フーリエ変換処理される。ここまでの構成は、ＤＡＢ受信装置や一般的なディジタル放送受信装置と同じであり、図示及び詳細な説明を省略する。
【００３６】
次に、ＦＦＴ処理器で高速フーリエ変換処理されたディジタルデータは、キャリア分割器により、主信号キャリア、パイロットキャリア、付加情報キャリア、制御信号キャリアであるＴＭＣＣキャリアなどに分割され抽出される。主信号キャリアは後段の復調回路へ出力されるが、これも一般的なディジタル放送受信装置の処理と同じなので、ここでは図示及び詳細な説明を省略する。
【００３７】
キャリア分割器により分割され抽出されたＴＭＣＣキャリアは、差動復調器１により差動復調される（ステップＳＴ１、差動復調ステップ）。従来では、図１４で示したようなＤＢＰＳＫ変調された同期信号を差動復調する場合、上述したように１つのＯＦＤＭキャリア構成の中に１ないし複数のＴＭＣＣキャリアが存在し、これらの持つキャリア番号に応じて差動基準ビットの値が変化するので、先ず、差動基準ビットを検出して差動基準ビット値が０ならばそのまま、１ならばＤＢＰＳＫ復調前のデータを全て反転させた後、復調を開始するビットの値を基準にして後続のビット列に対して差動復調を実行していた。
一方、この実施の形態１によるディジタル放送受信装置では、差動基準ビットの値を問わず（即ち、差動基準ビットを検出することなく）差動復調することによって差動復調に要する時間を短縮している。
【００３８】
図３は実施の形態１によるディジタル放送受信装置によるＴＭＣＣキャリア内の同期信号の差動復調方法を説明する説明図である。図に示すように、差動復調器１は、差動基準ビットの値を問わず、ＴＭＣＣキャリアの最初の１ビット目の値を基準に直前のビットに対して変化しない場合は０、変化する場合は１として差動復調する。これによって、以下に示すような差動基準ビットの値に誤差が生じる可能性はあるが、差動基準ビットを検出する動作を省略することができる。
【００３９】
上述した差動復調処理において、差動復調器１は差動基準ビットを検出しないで、その値をそのまま出力する。このとき、復調の先頭ビットに対しては差動復調が行われない状態に相当する。このため、図３の上段に記載した例では、復調の先頭ビットの値が差動基準ビットと一致し、差動復調によって得られたビット列が正しく差動基準ビットの値０として復調されるが、図３の下段に記載した例では、復調の先頭ビットが差動基準ビットと一致せず、また、復調前と復調後との値が異なるため、復調の先頭ビットのみ値が誤っている。このように、この実施の形態１による差動復調では、差動基準ビットの値に誤差が含まれる可能性があるが、わずかに１ビットであることからＴＭＣＣキャリアのフレーム同期においては大きな影響を与えることがない。
【００４０】
上述のようにして、差動復調器１によって差動復調されたＴＭＣＣキャリアは１フレーム蓄積器２内に格納される。この１フレーム蓄積器２内に格納された１フレーム分のＴＭＣＣキャリアは、１フレーム遅延素子３内で１フレーム分だけ遅延される。これにより、１フレーム遅延素子３から出力されるＴＭＣＣキャリアと、１フレーム蓄積器２内のＴＭＣＣキャリアとで、連続した２フレーム分のＴＭＣＣキャリアが得られる（ステップＳＴ２、ステップＳＴ３）。
【００４１】
以下に、差動復調処理後における２フレーム分のＴＭＣＣキャリアのパターンを示す。但し、フレーム同期に使用する１６ビット構成の同期信号の後に、形式識別符号として差動“１１１”を付与している。
差動符号化前
0004558220.tif 000002
上記差動符号化前の２つのフレーム間のＸＯＲ演算を行った結果を、差動符号化後の信号パターンとする。
【００４２】
図４は差動符号化前の２フレーム分のＴＭＣＣキャリアのＸＯＲ演算を示す説明図である。図に示すように、ＸＯＲ演算器４が、１フレーム蓄積器２内のＴＭＣＣキャリアの信号パターンと、１フレーム遅延素子３から出力される１フレーム分遅延されたＴＭＣＣキャリアの信号パターンとの間でＸＯＲ演算を行う（ステップＳＴ４、ＸＯＲ演算ステップ）。このように、ＸＯＲ演算結果はＴＭＣＣキャリアの信号内の同期信号部分に固定パターン“１１１１１１１１１１１１１１１１”が出現する。そして、同期信号以外の部分、例えば、差動基準ビット、形式識別符号、ＴＭＣＣ情報、パリティビットは全て値０となる。
【００４３】
そして、ＸＯＲ演算結果の固定パターン“１１１１１１１１１１１１１１１１”の位置が、ＴＭＣＣキャリア内のどこにあるかをパターン検出器５が検出し、検出結果をフレーム誤差変換器６へ出力する（ステップＳＴ５、パターン検出ステップ）。
【００４４】
パターン検出器５から出力された検出結果、即ち、固定パターン“１１１１１１１１１１１１１１１１”の検出位置情報を基に、ディジタル放送受信装置においてフレームの先頭と考えられている位置から、真のフレーム先頭位置が何シンボル分ずれているかをフレーム誤差として、フレーム誤差変換器６が計算し、同期処理部（図示せず）へフィードバックする（ステップＳＴ６、フレーム誤差変換ステップ）。従って、ＸＯＲ演算で得られた結果の中で、上記の固定パターン“１１１１１１１１１１１１１１１１”の位置をサーチすることで、フレームの同期誤差の大きさを得ることができる。つまり、検出した固定パターン“１１１１１１１１１１１１１１１１”の先頭がフレームの２シンボル目（差動基準ビットの次のビット位置）に相当する。
【００４５】
以上のように、この実施の形態１によれば、差動復調器１がＴＭＣＣキャリアの差動基準ビットの値を問わずＴＭＣＣキャリア内における各ビットの値をそれぞれの直前のビットの値と比較して変化しない場合は０、変化する場合は１として差動復調し、ＸＯＲ演算器４が、１フレーム蓄積器２及び１フレーム遅延素子３から得られる２フレームのＴＭＣＣキャリアの間のＸＯＲ演算を実行し、パターン検出器５が、ＸＯＲ演算結果をサーチして、固定パターン“１１１１１１１１１１１１１１１１”の有無を検出して、ＴＭＣＣキャリア内の同期情報である同期信号の位置を知り、フレーム同期処理を行うように構成したので、差動復調処理において差動基準ビットの算出動作が省略され、且つ、差動復調した後、同期信号のビットパターンに一致するか否かの比較処理を、連続する２つのＴＭＣＣキャリアのそれぞれに対して行わなくても良いことから、フレーム同期処理に要する時間を短縮することができ、ディジタル放送受信装置を迅速に立ち上げることができる。
【００４６】
実施の形態２．
図５はこの発明の実施の形態２によるディジタル放送受信装置の構成を示すブロック図である。図において、１３は多数決判定器（多数決判定手段）で、差動復調器１から得られたＴＭＣＣキャリアのうち、同一データ内容が格納されるべき複数のＴＭＣＣキャリアが存在するとき、これら複数のＴＭＣＣキャリアのそれぞれに対応するビットにおいて出現頻度が最も高い値を判定して多数決判定したＴＭＣＣキャリアを生成する。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００４７】
次に動作について説明する。
図６は図５のディジタル放送受信装置によるフレーム同期処理を示すフロー図であり、このフローに沿って動作の説明を行う。
先ず、高速フーリエ変換処理されたＩＳＤＢ信号のディジタルデータを、キャリア分割器によって、主信号キャリア、パイロットキャリア、付加情報キャリア、制御信号キャリアであるＴＭＣＣキャリアなどに分割し抽出するまでの動作は、上記実施の形態１と同様であるので重複する説明を省略する。
【００４８】
キャリア分割器により分割され抽出されたＴＭＣＣキャリアは、差動復調器１により差動復調される（ステップＳＴ１ａ、差動復調ステップ）。この差動復調処理も上記実施の形態１で示した、差動基準ビットの値を問わず（即ち、差動基準ビットを検出することなく）、ＴＭＣＣキャリアの最初の１ビット目の値を基準に直前のビットに対して変化しない場合は０、変化する場合は１として差動復調する方法を適用することで、差動復調処理に係る時間を短縮化することができる。
【００４９】
また、ＩＳＤＢ信号のＤＢＰＳＫ変調において、そのモード数によって複数のＴＭＣＣキャリアに同一内容のデータが格納されて搬送される場合がある。このように、複数のＴＭＣＣキャリアに同一内容のデータを格納することで、受信状態の悪い搬送波の周波数に対応するＴＭＣＣキャリアに格納されていたデータ内容を、他の周波数に対応するＴＭＣＣキャリアから受信することができるようにしている。
【００５０】
図７はＩＳＤＢ信号のキャリアの中に同一内容のデータを格納するＴＭＣＣキャリアが複数本存在する例を示す図である。図に示す例は、モード１の場合で同一内容のデータを格納するＴＭＣＣキャリアが５本（ＴＭＣＣ１〜ＴＭＣＣ５）存在する。これらＴＭＣＣキャリアは、理想的には全てが同一のデータ内容を有するはずである。しかしながら、受信装置が設置される箇所の通信環境によって、ある周波数の搬送波の受信に障害が生じた場合に上記ＴＭＣＣキャリア（ＴＭＣＣ１〜ＴＭＣＣ５）のうちのいずれかが格納するデータ内容の一部が変化する可能性がある。ＴＭＣＣキャリアに格納されるデータが、受信障害などによって完全に誤りのあるものと判定することができれば、他の周波数に対応するＴＭＣＣキャリアから同一のデータを受信する処理に移行することができるが、図示の例のように、データ中の一部が変化すると、真のデータ内容を有するＴＭＣＣキャリアがどれであるのかを判定できない場合がある。
【００５１】
そこで、この実施の形態２では、多数決判定器１３が上記ＴＭＣＣキャリア（ＴＭＣＣ１〜ＴＭＣＣ５）のそれぞれに対応するビットが有する値の出現頻度を判定して、出現頻度が最も高い値を格納するＴＭＣＣキャリアを生成する（ステップＳＴ２ａ、多数決判定ステップ）。
図８は実施の形態２による多数決判定器の多数決判定処理を説明する説明図である。図示の例では、同一内容のデータを格納すべきＴＭＣＣキャリア（ＴＭＣＣ１〜ＴＭＣＣ５）が、上述した受信側の通信状態によって、差動基準ビットや同期信号の最初のシンボル番号におけるビットの値が、ＴＭＣＣキャリアによって（搬送波の周波数の違いによって）異なる値となって受信されている。
これに対して、多数決判定器１３は、キャリア番号（搬送波の周波数方向）に沿ってそれぞれのＴＭＣＣキャリア（ＴＭＣＣ１〜ＴＭＣＣ５）の同一シンボル番号を有する各ビットの値の出現頻度を計数する。この計数結果として得られた出現頻度が最も高い値を、多数決判定器１３が上記ビットに対する最も確からしい値として判定し、この値を格納するＴＭＣＣキャリアを生成する。
【００５２】
上述のようにして、多数決判定器１３によって多数決判定されたＴＭＣＣキャリアは１フレーム蓄積器２内に格納される。この１フレーム蓄積器２内に格納された１フレーム分のＴＭＣＣキャリアは、１フレーム遅延素子３内で１フレーム分だけ遅延される。これにより、１フレーム遅延素子３から出力されるＴＭＣＣキャリアと、１フレーム蓄積器２内のＴＭＣＣキャリアとで、連続した２フレーム分のＴＭＣＣキャリアが得られる（ステップＳＴ３ａ、ステップＳＴ４ａ）。
【００５３】
このあと、ＸＯＲ演算器４による差動復調処理後における２フレーム分のＴＭＣＣキャリアのビットパターンに対するＸＯＲ演算処理（ステップＳＴ５ａ、ＸＯＲ演算ステップ）、ＸＯＲ演算結果の固定パターン“１１１１１１１１１１１１１１１１”の位置がＴＭＣＣキャリア内のどこにあるかをパターン検出器５が検出する（ステップＳＴ６ａ、パターン検出ステップ）、パターン検出器５から出力された検出結果を基にしてフレーム誤差変換器６がフレーム誤差を計算し、同期処理部（図示せず）へフィードバックする（ステップＳＴ６、フレーム誤差変換ステップ）については、上記実施の形態１で示したものと同様である。
【００５４】
以上のように、この実施の形態２によれば、差動復調されたＴＭＣＣキャリアのうち、同一データ内容が格納されるべき複数のＴＭＣＣキャリアが存在するとき、これら複数のＴＭＣＣキャリアのそれぞれに対応するビットが有する値の出現頻度を判定して、真のＴＭＣＣキャリアとして出現頻度が最も高い値を格納するＴＭＣＣキャリアを生成するので、ノイズの多い劣悪な受信環境においても、ＴＭＣＣキャリアに格納されたデータを精度良く受信することができる。これにより、同期信号のビットパターンを検出する処理を正確に行うことができ、フレーム誤差を精度良く検出することができる。
【００５５】
実施の形態３．
図９はこの発明の実施の形態３によるディジタル放送受信装置の構成を示すブロック図である。図において、１５はパワー変換器（パワー変換手段）で、ＸＯＲ演算器４にて得られた演算結果のビットパターンに対して、同期情報を構成するビット数分の加算を１ビットごとずらしながら行い、この加算結果をピーク検出器１６に逐次出力する。１６はピーク検出器（パターン検出手段）であって、パワー変換器１５からの加算結果のうち、最大加算値に対応するＴＭＣＣキャリア内の位置を検出し、フレーム誤差変換器６に出力する。なお、図１と同一構成要素には同一符号を付して重複する説明を省略する。
【００５６】
次に動作について説明する。
図１０は図９のディジタル放送受信装置によるフレーム同期処理を示すフロー図であり、このフローに沿って動作の説明を行う。
先ず、高速フーリエ変換処理されたＩＳＤＢ信号のディジタルデータを、キャリア分割器によって、主信号キャリア、パイロットキャリア、付加情報キャリア、制御信号キャリアであるＴＭＣＣキャリアなどに分割する。これによって抽出したＴＭＣＣキャリアを、差動復調器１により差動復調する（ステップＳＴ１ｂ、差動復調ステップ）。この差動復調処理も上記実施の形態１で示した、差動基準ビットの値を問わず（即ち、差動基準ビットを検出することなく）、ＴＭＣＣキャリアの最初の１ビット目の値を基準に直前のビットに対して変化しない場合は０、変化する場合は１として差動復調する方法を適用することで、差動復調処理に係る時間を短縮化することができる。
【００５７】
差動復調されたＴＭＣＣキャリアは１フレーム蓄積器２内に格納される。この１フレーム蓄積器２内に格納された１フレーム分のＴＭＣＣキャリアは、１フレーム遅延素子３内で１フレーム分だけ遅延される。これにより、１フレーム遅延素子３から出力されるＴＭＣＣキャリアと、１フレーム蓄積器２内のＴＭＣＣキャリアとで、連続した２フレーム分のＴＭＣＣキャリアが得られる（ステップＳＴ２ｂ、ステップＳＴ３ｂ）。
【００５８】
このあと、ＸＯＲ演算器４による差動復調処理後における２フレーム分のＴＭＣＣキャリアのビットパターンに対するＸＯＲ演算処理が行われる（ステップＳＴ４ｂ、ＸＯＲ演算ステップ）。これによって得られたＸＯＲ演算結果の固定パターン“１１１１１１１１１１１１１１１１”を有するＴＭＣＣキャリアは、パワー変換器１５に出力される。
【００５９】
パワー変換器１５では、ＸＯＲ演算器４によって得られた演算結果のビットパターンに対して、同期信号を構成するビット数分の加算を１ビットごとずらしながら行う（ステップＳＴ５ｂ、パワー変換ステップ）。
図１１は実施の形態３によるパワー変換器及びピーク検出器の同期信号パターンの検出処理を説明する説明図である。図１１の上段に示したように、パワー変換器１５は、ＸＯＲ演算器４からＴＭＣＣキャリアを入力すると、ＴＭＣＣキャリアの時間方向に並ぶビット列に対して、１６ビット加算（同期信号を構成するビット数分の加算）を１ビットごとずらしながら行う。ＸＯＲ演算器４において、同期信号に対応する固定パターンとして１６ビットの“１１１１１１１１１１１１１１１１”が得られることから、上述したパワー変換器１５による１６ビット加算が上記固定パターンに含まれる論理値１を全て加算できる位置では、加算値が十進数で１６となり、この位置がＴＭＣＣキャリアにおける同期信号の固定パターンの位置に相当する。
【００６０】
図１１の上段では、パワー変換器１５による１６ビット加算のビット列中における始点がずれていると、加算値が「１５」，「１４」，「１３」，「１２」，「１１」などとなって最大値が得られない。これらパワー変換器１５による加算値は、ピーク検出器１６に逐次出力される。
【００６１】
ピーク検出器１６は、パワー変換器１５からの加算値から、図１１の下段に示すような各ビットが送られる時間と加算結果との関係を求め、最大加算値が算出されたビットパターンの位置を同期信号の固定パターンの位置として検出する（ステップＳＴ６ｂ、パターン検出ステップ）。図１１の下段のグラフ図からわかるように、ＴＭＣＣキャリアの時間方向に並ぶビット列に対して１６ビット加算を行った結果は、同期信号の最初のビットを含めた最も高い加算値１６となってピークを示し、他のビット位置を加算の始点とする１６ビット加算では１６未満の加算結果をとる。ピーク検出器１６では、上記ピークとなる１６ビット加算のビット列中における始点に対応する時間を算出し、フレーム誤差変換器６へ出力する。
【００６２】
フレーム誤差変換器６では、ピーク検出器１６からの出力結果、即ち、固定パターン“１１１１１１１１１１１１１１１１”の最初のビットに対応する時間を基に、ディジタル放送受信装置においてフレームの先頭と考えられている位置から、真のフレーム先頭位置が何シンボル分ずれているかをフレーム誤差として計算し、同期処理部（図示せず）へフィードバックする（ステップＳＴ７ｂ、フレーム誤差変換ステップ）。従って、ＸＯＲ演算で得られた結果の中で、上記の固定パターン“１１１１１１１１１１１１１１１１”の位置をサーチすることで、フレームの同期誤差の大きさを得ることができる。つまり、検出した固定パターン“１１１１１１１１１１１１１１１１”の先頭がフレームの２シンボル目（差動基準ビットの次のビット位置）に相当する。
【００６３】
以上のように、この実施の形態３によれば、ＸＯＲ演算して得られたＴＭＣＣキャリアのビットパターンに対して、同期情報を構成するビット数分の加算を１ビットごとずらしながら行い、最大加算値が算出されたビットパターンの位置を、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置として検出するので、同期信号のビットパターンを検出する処理を正確に行うことができ、フレーム誤差を精度良く検出することができる。
【００６４】
なお、上記実施の形態３の構成を上記実施の形態２に適用してもよく、これにより、両実施の形態の効果をともに得ることができる。
【００６５】
【発明の効果】
以上のように、この発明によれば、受信したＩＳＤＢ信号からのＤＢＰＳＫ変調されたＴＭＣＣキャリアに対して、その差動基準ビットの値を問わずＴＭＣＣキャリア内における各ビットの値をそれぞれの直前のビットの値と比較して変化しない場合は０、変化する場合は１として差動復調し、差動復調した２フレームのＴＭＣＣキャリア間の排他的論理和演算を実行し、この演算結果をサーチして、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置を検出し、この検出結果に基づいて、ＩＳＤＢ信号のフレームの先頭位置までのずれをフレーム誤差として出力するので、差動復調処理において差動基準ビットの算出動作が省略され、且つ、差動復調した後、同期信号のビットパターンに一致するか否かの比較処理を、連続する２つのＴＭＣＣキャリアのそれぞれに対して行わなくても良いことから、フレーム同期処理に要する時間を短縮することができ、ディジタル放送受信装置を迅速に立ち上げることができるという効果がある。
【００６６】
この発明によれば、ＴＭＣＣキャリア内の同期情報が１６ビットの場合、同期情報に対応するパターンが“１１１１１１１１１１１１１１１１”となり、同期情報以外のビットが全て０となる所定ビットパターンを検出するので、差動復調した後、同期信号のビットパターンに一致するか否かの比較処理を、連続する２つのＴＭＣＣキャリアのそれぞれに対して行わなくても良いことから、フレーム同期処理に要する時間を短縮することができ、ディジタル放送受信装置を迅速に立ち上げることができるという効果がある。
【００６７】
この発明によれば、差動復調されたＴＭＣＣキャリアのうち、同一データ内容が格納されるべき複数のＴＭＣＣキャリアが存在するとき、これら複数のＴＭＣＣキャリアのそれぞれに対応するビットが有する値の出現頻度を判定して、出現頻度が最も高い値を格納するＴＭＣＣキャリアを生成し、これを２フレーム分蓄積して、これらＴＭＣＣキャリア間の排他的論理和演算を実行するので、ノイズの多い劣悪な受信環境においても、ＴＭＣＣキャリアに格納されたデータを精度良く受信することができるという効果がある。これにより、同期信号のビットパターンを検出する処理を正確に行うことができ、フレーム誤差を精度良く検出することができるという効果がある。
【００６８】
この発明によれば、ＸＯＲ演算結果のビットパターンに対して、同期情報を構成するビット数分の加算を１ビットごとずらしながら行い、最大加算値が算出されたビットパターンの位置を、ＴＭＣＣキャリアに含まれる同期情報の所定ビットパターンの位置として検出するので、同期信号のビットパターンを検出する処理を正確に行うことができ、フレーム誤差を精度良く検出することができるという効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるディジタル放送受信装置の構成を示すブロック図である。
【図２】  図１のディジタル放送受信装置によるフレーム同期処理を示すフロー図である。
【図３】  実施の形態１によるディジタル放送受信装置によるＴＭＣＣキャリア内の同期信号の差動復調方法を説明する説明図である。
【図４】  差動符号化前の２フレーム分のＴＭＣＣキャリアのＸＯＲ演算を示す説明図である。
【図５】  この発明の実施の形態２によるディジタル放送受信装置の構成を示すブロック図である。
【図６】  図５のディジタル放送受信装置によるフレーム同期処理を示すフロー図である。
【図７】  ＩＳＤＢ信号のキャリアの中に同一内容のデータを格納するＴＭＣＣキャリアが複数本存在する例を示す図である。
【図８】  実施の形態２による多数決判定器の多数決判定処理を説明する説明図である。
【図９】  この発明の実施の形態３によるディジタル放送受信装置の構成を示すブロック図である。
【図１０】  図９のディジタル放送受信装置によるフレーム同期処理を示すフロー図である。
【図１１】  実施の形態３によるパワー変換器及びピーク検出器の同期信号パターンの検出処理を説明する説明図である。
【図１２】  ＤＡＢで使用されているフレームの構成を示す図である。
【図１３】  ＩＳＤＢ信号のキャリアの構成を示す図である。
【図１４】  ＴＭＣＣキャリアの時間方向の構成を示す図である。
【図１５】  フレーム毎にビット反転された同期信号が挿入されている例を説明する説明図である。
【図１６】  ＴＭＣＣキャリア内の同期信号のＤＢＰＳＫ変調方法を説明する説明図である。
【図１７】  ＴＭＣＣキャリア内の同期信号のＤＢＰＳＫ復調方法を説明する説明図である。
【図１８】  ＩＳＤＢのディジタル放送受信装置によるフレーム同期処理動作を示すフロー図である。
【図１９】  ＤＡＢ受信装置がＮＵＬＬシンボルを検出してＮＵＬＬ信号を生成する動作を説明する説明図である。
【図２０】  ＤＡＢ受信装置によるフレーム同期処理動作を示すフロー図である。
【符号の説明】
１  差動復調器（差動復調手段）、２  １フレーム蓄積器（１フレーム蓄積手段）、３  １フレーム遅延素子（１フレーム遅延手段）、４  ＸＯＲ演算器（ＸＯＲ演算手段）、５  パターン検出器（パターン検出手段）、６  フレーム誤差変換器（フレーム誤差変換手段）、１３  多数決判定器（多数決判定手段）、１５パワー変換器（パワー変換手段）、１６  ピーク検出器（パターン検出手段）。
【図１】
0004558220.tif 000003
【図２】
0004558220.tif 000004
【図３】
0004558220.tif 000005
【図４】
0004558220.tif 000006
【図５】
0004558220.tif 000007
【図６】
0004558220.tif 000008
【図７】
0004558220.tif 000009
【図８】
0004558220.tif 000010
【図９】
0004558220.tif 000011
【図１０】
0004558220.tif 000012
【図１１】
0004558220.tif 000013
【図１２】
0004558220.tif 000014
【図１３】
0004558220.tif 000015
【図１４】
0004558220.tif 000016
【図１５】
0004558220.tif 000017
【図１６】
0004558220.tif 000018
【図１７】
0004558220.tif 000019
【図１８】
0004558220.tif 000020
【図１９】
0004558220.tif 000021
【図２０】
0004558220.tif 000022