(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成されたｎ型導電層と、
前記ｎ型導電層上に形成されたＡｌＧａＮからなるバリア層と、
前記バリア層上に形成され、非ドープ窒化物半導体よりなる電子走行層と、
前記電子走行層上に形成され前記非ドープ窒化物半導体よりも小さな電子親和力を有するｎ型窒化物半導体よりなる電子供給層と、
前記電子供給層上方に形成されたゲート電極と、
前記電子供給層上に形成されたソースおよびドレイン電極と、を備え、
前記バリア層中においてＡｌ組成が、前記電子走行層に接する側から前記ｎ型導電層に接する側まで、連続的に増加することを特徴とする窒化物半導体装置。
【請求項２】
前記ｎ型導電層と前記電子走行層は、構成元素としてＧａとＮを含むことを特徴とする請求項１記載の窒化物半導体装置。
【請求項３】
前記バリア層の組成をＡｌｘＧａ１−ｘＮで表した場合のＡｌ組成ｘは、前記導電層の側の界面において０．０３〜０．０７の範囲であり、前記電子走行層の側の界面において０．０〜０．０３の範囲であることを特徴とする請求項１または２記載の窒化物半導体装置。
【請求項４】
前記バリア層は、２ｎｍ〜５０ｎｍの範囲の膜厚を有することを特徴とする請求項３記載の窒化物半導体装置。
【請求項５】
前記バリア層は、前記ｎ型導電層の側の界面がｎ型にドープされている請求項１〜４のうち、いずれか一項記載の窒化物半導体装置。
【請求項６】
前記ｎ型導電層はｎ型ドーパントを１×１０17〜５×１０18ｃｍ-3の濃度にドープされていることを特徴とする請求項１〜５のうち、いずれか一項記載の窒化物半導体装置。
【請求項７】
前記ｎ型導電層は、前記バリア層の側の界面に接する部分がｎ型にドープされていることを特徴とする請求項１〜６のうち、いずれか一項記載の窒化物半導体装置。
【請求項８】
キャリア増幅器とピーク増幅器とを含むドハティ増幅器であって、
前記キャリア増幅器とピーク増幅器の各々が、請求項１〜７のいずれか一項記載の窒化物半導体装置により構成されることを特徴とするドハティ増幅器
【請求項９】
入力信号を増幅する主増幅器と、前記入力信号のレベルに応じてドレイン電圧を制御する制御増幅器とを備えたドレイン電圧制御増幅器であって、
前記主増幅器が、前記請求項１〜７のいずれか一項記載の窒化物半導体装置により構成されることを特徴とするドレイン電圧制御増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に化合物半導体装置に係り、特にＧａＮあるいはＧａＮを主成分とする窒化物半導体を電子走行層に使った高出力化合物半導体装置に関する。
【背景技術】
【０００２】
ＧａＮは３．４ｅＶの大きなバンドギャップを有し、従来、青色発光ダイオードやレーザダイオードに使われているが、高い破壊電界強度および大きな飽和電子速度を有することから、高電圧動作あるいは高出力動作を要求される半導体装置の材料として、極めて有望である。このため、ＧａＮを電子走行層に使ったＨＥＭＴなどのＦＥＴについて精力的な研究が行われている。特にこのようなＧａＮを電子走行層として使った高耐圧ＨＥＭＴを増幅器として使うことにより、高効率動作が実現されるものと期待されている。
【０００３】
ところでＷｉＭＡＸ（World interoperability for microwave access）向けの基地局用増幅器では、従来にない高効率が求められており、所望の高効率を達成するために、図１に示すドハティ増幅器、あるいは図２に示すドレイン電圧制御増幅器の使用が検討されている。
【０００４】
図１を参照するに、ドハティ増幅器はキャリア増幅器（以下、主増幅器と称する）１Ａと１／４波長線路２Ａを含む第１の信号路Ａと、１／４波長線路１Ｂとピーク増幅器（以下、補助増幅器と称する）２Ｂを含む第２の信号路Ｂを有し、入力抵抗Ｒｓを有する入力端子ＩＮに入来した入力信号は第１および第２の信号路Ａ，Ｂを分割されて増幅された後、負荷インピーダンスＲＬが接続された出力端子ＯＵＴにおいて合波される。その際前記主増幅器１ＡはＡ級あるいはＡＢ級にバイアスされ、一方補助増幅器２Ｂは、前記主増幅器１Ａよりもアイドル電流の流れないＣ級にバイアスされる。その結果、図３に示すように、入来信号パワーが通常の範囲であれば主増幅器１Ａが動作し、一方入来信号パワーが所定値Ｐ０を超えた場合には、前記主増幅器１Ａに加えて補助増幅器２Ｂが動作し、大きなパワーで出力信号を形成することができる。ただし図３中、横軸は入力電力を、縦軸は出力電力を示す。
【０００５】
一方、ドレイン電圧制御増幅器では入力信号は、前記図２に示すように信号路Ａを介して主増幅器３Ａに供給される一方、前記信号路Ａから分岐した信号路Ｂにおいて検波器４Ｂにより検波され、得られた前記入力信号のレベルを表す検波信号Ｖｄに基づいて、前記信号路Ｂに設けられた制御増幅器５Ｂが、前記主増幅器３Ａを構成するトランジスタのドレイン電圧Ｖｄを、図４に示すように制御する。図２のドレイン電圧制御増幅器では、前記主増幅器３Ａが飽和状態に維持され、その出力電力が、前記ドレイン電圧Ｖｄを制御増幅器５Ｂにより、入力電力に基づいて制御されるため、高い動作効率を維持することができる。
【特許文献１】特開２０００−２５２４５８号公報
【特許文献２】特開２００２−５００６２６号公報
【特許文献３】特表２００３−５３５４８１号公報
【非特許文献１】H. Kawai et al., Electronics Letters 19th March 1998 Vol.34, No.6, pp.592-593
【非特許文献２】J. Nikaido, et al., A Highly Uniform and Reliable AlGaN/GaN HEMT, www.gaasmantech.org/Digests 2005/2005papers 8.1.pdf （２００７年６月２１日検索）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、本発明の発明者は、このようなドハティ増幅器において、図５に示す構成のＧａＮを電子走行層とするＧａＮ−ＨＥＭＴ２０を前記主増幅器１Ａおよび補助増幅器２Bに使った場合、ドレイン電流に図６に示すドリフト現象が発生し、これに伴って増幅器の動作効率が低下してしまい、所望の効率が得られない問題に遭遇した。
【０００７】
図５を参照するに、ＧａＮ−ＨＥＭＴ２０はＳｉＣ基板２１上に形成されており、前記ＳｉＣ基板２１上にエピタキシャルに形成された非ドープＡｌＮよりなるバッファ層２２と、前記バッファ層２２上にエピタキシャルに形成された、非ドープＧａＮよりなる電子走行層２３と、前記電子走行層２３上にエピタキシャルに形成されたｎ型ＡｌＧａＮよりなる電子供給層２４と、前記電子供給層２４上にエピタキシャルに形成されたｎ型ＧａＮよりなるキャップ層２５とを含み、前記キャップ層２５上にはゲート電極２７Ｇが、所定のチャネル領域に対応してショットキー接合して形成されている。さらに前記電子供給層２４には、前記ゲート電極２７Ｇの両側において、ソース電極２７Ｓおよびドレイン電極２７Ｄが、それぞれオーミック接合して形成されている。また前記キャップ層２５の露出表面はＳｉＮパッシベーション膜２６により覆われている。
【０００８】
図６は、前記図５のＧａＮ−ＨＥＭＴにおいて、図３に示す前記ＧａＮ−ＨＥＭＴよりなる補助増幅器２Bへの入力電力を、補助増幅器２Bがパワーオンする直前の閾値P０から、飽和動作する電力値Pｓまで増加させて飽和動作させた後、入力パワーをオフにした場合の、アイドル状態でのソース−ドレイン電流Ｉdsqの動きを示す。ただし前記ソース−ドレイン電流Ｉdsqは、静的状態（quiescent state）でパワー測定することで求めたドレイン電流を表す。
【０００９】
図６を参照するに、前記補助増幅器２Bがパワーオンする直前における前記ＧａＮ−ＨＥＭＴのアイドル電流が約１２ｍＡ／ｍｍであったのに対し、パワーオフ直後にはこのアイドル電流が約４ｍＡ／ｍｍまで減少し、その後徐々に増加しているが、当初の値を回復するには３００秒以上のドリフト時間がかかっていることがわかる。
【００１０】
これは、図７に示すように、前記二次元電子ガス中の電子が、ＧａＮ−ＨＥＭＴの高出力動作の際に加速されてＳｉＣ基板２１の方向へ逃散し、ＧａＮ電子走行層２３下端のＡｌＮ下地層２２との界面近傍の欠陥などにトラップされ、パワーオフ後、徐々に放出されていることを示唆している。
【００１１】
図６および図７のドリフト時間の問題は、このように前記補助増幅器２Ｂの出力電流、従って出力電力が、補助増幅器２Ｂがパワーオンしている間に減少していることを意味しており、前記補助増幅器２Ｂとして使われているＧａＮ−ＨＥＭＴが、所望の高効率で動作しておらず、また所望の出力を提供できていないことを意味している。
【００１２】
前記図６の、ドリフト時間が入力電力、従って出力電力と共に増大する問題は、図８に概略的に示すように、前記図５のＧａＮ−ＨＥＭＴを、前記図１のドハティ増幅器の補助増幅器２Ｂに使った場合のみならず、図２のドレイン電圧制御増幅器の主増幅器３Ａに使った場合にも、深刻な問題となり、図８に矢印で示すように、図５の構成のＧａＮ−ＨＥＭＴにおいてドリフト時間を低減する必要がある。
【課題を解決するための手段】
【００１３】
一の側面によれば本発明は、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成されたｎ型導電層と、前記ｎ型導電層上に形成されたＡｌＧａＮからなるバリア層と、前記バリア層上に形成され、非ドープ窒化物半導体よりなる電子走行層と、前記電子走行層上に形成され前記非ドープ窒化物半導体よりも小さな電子親和力を有するｎ型窒化物半導体よりなる電子供給層と、前記電子供給層上方に形成されたゲート電極と、前記電子供給層上に形成されたソースおよびドレイン電極と、を備えた窒化物半導体装置を提供する。
【発明の効果】
【００１４】
本発明によれば、電子走行層の下にバリア層を設けることにより、半導体装置の高出力動作中に二次元電子ガス中の電子が基板方向へと逃散するのが阻止され、その際、前記バリア層の下に導電層を形成しておくことにより、何らかの原因で基板あるいはその上のバッファ層に電子が逃散して捕獲されても、その電気的影響を遮蔽でき、前記バリア層によるポテンシャルバリアを、安定に形成することが可能となる。
【発明を実施するための最良の形態】
【００１５】
［第１の実施形態］
図９は、本発明の第１の実施形態によるＧａＮ−ＨＥＭＴ４０の構成を示す。
【００１６】
図９を参照するに、ＧａＮ−ＨＥＭＴ４０はＳｉＣ単結晶基板４１の（０００１）面上に形成されており、前記Ｓｉ基板４１上に例えば０．３μｍの膜厚でエピタキシャルに形成された非ドープＡｌＮ下地層４２と、前記下地層４２上に例えば３μｍの膜厚でエピタキシャルに形成された非ドープＧａＡｓバッファ層４３と、前記バッファ層４３上に５〜５０ｎｍ、例えば２０ｎｍの膜厚で形成され、Ｓｉを１×１０17〜５×１０18ｃｍ-3、例えば２×１０18ｃｍ-3の濃度でドープされたｎ＋型ＧａＮバンド制御層４４と、前記バンド制御層４４上に、５〜５０ｎｍ、好ましくは２０ｎｍの膜厚でエピタキシャルに形成された非ドープＡｌＧａＮバリア層４５と、前記バリア層４５上に例えば５０ｎｍの膜厚でエピタキシャルに形成された非ドープＧａＮ電子走行層４６と、前記電子走行層３６上に、例えば厚さが５ｎｍでエピタキシャルに形成された非ドープＡｌＧａＮスペーサ層４７を介して例えば２０ｎｍの膜厚でエピタキシャルに形成され、Ｓｉを例えば４×１０18ｃｍ-3の濃度でドープされた電子供給層４８と、前記電子供給層上に、例えば７ｎｍの膜厚でエピタキシャルに形成され、Ｓｉを例えば５×１０18ｃｍ-3の濃度でエピタキシャルにドープされたｎ型ＧａＮキャップ層４９と、を積層した積層構造を有しており、前記電子走行層４６中には、その上のスペーサ層４７との界面に沿って二次元電子ガス（２ＤＥＧ）が形成されている。周知のように、スペーサ層４７を設けることにより、前記二次元電子ガス中の電子の、前記電子供給層４８中のドーパント電子による散乱を抑制することができる。
【００１７】
さらに前記キャップ層４９上には、Ｎｉ層とＡｕ層を積層したゲート電極５０Ｇが、例えば０．５μｍのゲート長および３００μｍのユニットゲート幅で、ショットキー接触して、形成されている。ここで「ユニットゲート幅」とは、ゲート電極によって二次元電子ガスの濃度が制御される領域の幅を意味する。
【００１８】
さらに、前記ゲート電極５０Ｇの両側には、Ｔａ膜（図示せず）とＡｌ膜（図示せず）を積層した構造のソース電極５０Ｓとドレイン電極５０Ｄとが、それぞれ前記電子供給層４８にオーミック接触して形成されている。その際、前記ソース電極５０Ｓあるいはドレイン電極５０Ｄ中、前記Ｔａ膜とＡｌ膜との界面には、ＴａとＡｌの相互拡散により、ＴａＡｌ3層が形成されている。また前記キャップ層４９のうち、前記ゲート電極５０Ｇとソース電極５０Ｓの間、およびゲート電極５０Ｇとドレイン電極５０Ｄの間の表面は、ＳｉＮ保護膜５１により覆われている。
【００１９】
図９のＧａＮ−ＨＥＭＴ４０では、さらに前記バリア層４５が、その組成をＧａｘＡｌ１−ｘＮで表した場合、組成パラメータｘが、前記電子走行層４６との界面からバンド制御層４４との界面まで、０．０２から０．０５まで連続的に変化しており、その結果、バンドギャップが前記電子走行層４６との界面からバンド制御層４４との界面まで、連続的に増大する。すなわち図９のＧａＮ−ＨＥＭＴ４０では、前記バリア層４５は前記バンド制御層４４との界面において組成Ａｌ０．０５Ｇａ０．９５Ｎを有し、電子走行層４６との界面において組成Ａｌ０．０２Ｇａ０．９８Ｎを有する。
【００２０】
特に高効率増幅器に使用するＨＥＭＴでは、ゲート長を０．３〜０．７μｍの範囲内とするのが好ましく、０．５〜０．６μｍの範囲内とするのがさらに好ましい。ゲート長を上記範囲を超えて増大させるとドハティ増幅器の利得が低下し、歪み特性も劣化する。またゲート長が０．５μｍよりも短くなると、耐圧が２００Ｖ以下まで低下し、またピンチオフ特性が劣化するため効率が低下し、素子の信頼性が低下する。
【００２１】
さらにユニットゲート幅は、２００〜４００μｍの範囲とするのが好ましく、特に２５０〜３００μｍの範囲とするのが好ましい。ユニットゲート幅を大きくすると、ドハティ増幅器の利得が低下し、狭くすると、取り出せる最大出力が低下する。
【００２２】
次に、前記図９のＧａＮ−ＨＥＭＴ４０の製造工程を簡単に説明する。
【００２３】
最初に単結晶ＳｉＣ基板より基板４１上に前記非ドープＡｌＮ下地層４２と非ドープＧａＮバッファ層４３を、Ｇａ原料としてトリメチルガリウム（ＴＭＧ）を、Ａｌ原料としてトリメチルアルミニウム（ＴＭＡ）を、また窒素原料としてアンモニアを使ったＭＯＶＰＥ法により順次エピタキシャルに形成し、さらに前記バッファ層４３上にＴＭＧおよびアンモニアを原料として使い、シラン（ＳｉＨ4）をＳｉドーパントガスとして使ったＭＯＶＰＥ法により、前記ｎ型ＧａＮバンド制御層４４をエピタキシャルに成長させる。
【００２４】
さらに前記バンド制御層４４上にＴＭＧ，ＴＭＡおよびアンモニアガスを原料としたＭＯＶＰＥ法により、前記非ドープＡｌＧａＮバリア層４５をエピタキシャルに形成し、さらにその上にＴＭＧおよびアンモニアガスを原料としたＭＯＶＰＥ法により、非ドープＧａＮよりなる電子走行層４６を形成する。
【００２５】
さらに前記電子走行層４６上にＴＭＧ，ＴＭＡおよびアンモニアガスを原料としたＭＯＶＰＥ法により、前記スペーサ層４７を形成した後、これにシランガスを添加してＭＯＶＰＥ法を継続することにより、前記スペーサ層４７上にｎ型ＡｌＧａＮ電子供給層４８を形成する。さらに前記電子供給層４８上にＴＭＧおよび窒素ガスを原料としたＭＯＶＰＥ法により、ｎ型ＧａＮよりなるキャップ層４９をエピタキシャルに形成する。
【００２６】
さらにこのようにして形成されたキャップ層４９上に素子分離領域を露出するレジストパターンを形成し、かかるレジストパターンをマスクに窒素のイオン注入を行い、素子分離領域（図示せず）を形成する。
【００２７】
さらに、このようにして得られた半導体積層構造上に、所定のソース領域およびドレイン領域を露出するレジストパターンを形成し、かかるレジストパターンをマスクにＴａ膜およびＡｌ膜を、真空蒸着法により、それぞれ１０ｎｍおよび２８０ｎｍの膜厚で堆積する。さらに余計なＡｌ膜およびＴａ膜を前記レジストパターンと共に除去するリフトオフプロセスにより、前記ソースおよびドレイン領域にソース電極５０Ｓおよび５０Ｄを形成する。
【００２８】
さらにこのようにして形成されたソース電極５０Ｓおよびドレイン電極５０Ｄを高速熱処理し、前記Ｔａ膜とＡｌ膜を反応させ、ＴａＡｌ3層に変化させる。
【００２９】
さらに、このようにして得られた構造上にプラズマＣＶＤ法によりＳｉＮ膜５１を堆積し、これをレジストプロセスによりパターンして、前記ＧａＮキャップ層４９のうちチャネル領域対応部分を露出する開口部を有するレジストパターンを形成する。
【００３０】
さらにかかるレジストパターン上に、Ｎｉ膜とＡｕ膜をそれぞれ１０ｎｍおよび２００ｎｍの膜厚で堆積し、前記レジスト膜を除去するリフトオフプロセスにより、前記ＧａＮ膜４９にショットキー接触するゲート電極５０Ｇが形成される。
【００３１】
さらに前記ＳｉＮ膜５１に前記ソース電極５０Ｓおよびドレイン電極５０Ｄを露出する開口部を形成することにより、前記図９のＧａＮ−ＨＥＭＴが完成する。
【００３２】
図１０は、図９のＧａＮ−ＨＥＭＴ４０の、基板４１に垂直な断面に沿ったバンド構造を示す。図中、Ｅｃは伝導帯を、Ｅｖは価電子帯を、Ｅｆはフェルミ準位を表す。
【００３３】
図１０を参照するに、前記電子走行層４６とスペーサ層４７との界面には、伝導帯Ｅｃの凹みを充填するように二次元電子ガス２ＤＥＧが、通常のＨＥＭＴと同様に形成されているが、本実施形態のＨＥＭＴ４０では、前記電子走行層４６の下に形成された非ドープＡｌＧａＮバリア層４５がポテンシャルバリアを形成し、前記二次元電子ガス中の電子が加速されて基板４１の側へ抜けようとするのが阻止される。その際、本実施形態では、前記バリア層４５の下のバンド制御層４４が高濃度にドープされたｎ型層であるため、その下の非ドープＧａＮバッファ層あるいは非ドープＡｌＮ下地層などの電気的影響が遮蔽され、前記ＧａＮ−ＨＥＭＴ４０の高出力動作の際、加速された高エネルギのキャリアが何らかの原因で、前記ＧａＮバッファ層４３あるいはその下のＡｌＮ下地層４２、さらにはＳｉＣ基板４１との界面にまで到達し捕獲されたような場合であっても、前記バリア層４５が形成するポテンシャルの電気的な変動が抑制され、前記バリア層４５は安定したポテンシャルバリアを形成すると考えられる。
【００３４】
図１１は、図９のＧａＮ−ＨＥＭＴ４０のドリフト時間を、先の図６の結果、および図１２，１３で説明する本発明の比較例の結果と比較して示す図である。図６と同様、横軸が、ＧａＮ−ＨＥＭＴの飽和動作後、パワーオフしてからの経過時間を、縦軸が静止状態で測定したドレイン電流Ｉdsqを示す。
【００３５】
図１１を参照するに、図９のＧａＮ−ＨＥＭＴ４０ではドリフト時間が、図６の場合の３００秒以上から５０秒以下まで短縮されていることがわかる。
【００３６】
図１１の結果は、図１２に示すように、図９のＧａＮ−ＨＥＭＴ４０では、前記バリア層４５が効果的に作用して、図７で説明したような、二次元電子ガス中の電子が加速されて基板方向へと逃散するのが抑制されていることを意味している。
【００３７】
一方、図１１中、（Ｉ）で示した比較例は、図１３に示すように、前記図９の構成においてバンド制御層４４を省略した場合に対応するが、パワーオフ後、２００秒経過しても、当初のドレイン電流の半分も回復していないことがわかる。すなわち図１３の構成では、前記バリア層４５が効果的に機能していないか、あるいはバリア層４５自体がトラップを形成している可能性がある。ただし図１３中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３８】
また図１１中、（II）で示した比較例は、図１４に示すように、前記図９の構成においてバリア層４５を省略した場合に対応するが、先の５の構成の場合よりはドリフト時間が改善されているものの、ドリフト時間は１００秒を超えており、本願発明の場合に対して劣っている。図１４中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３９】
このように本願発明では、非ドープＡｌＧａＮバリア層４５にｎ型ＧａＮバンド制御層４４を組み合わせて使うことが重要であり、その際、前記バンド制御層４４は、先にも説明したように、導電性を有しているため、その下の非ドープＧａＮバッファ層４３や非ドープＡｌＮ下地層４２中の欠陥の電気的影響を遮蔽し、バリア層４５の伝導帯により形成されるポテンシャルバリアの変動を抑制するものと考えられる。この効果を奏するためには、前記バンド制御層４４は、バリア層４５の下方、すなわち基板側に形成するのが好ましいものと考えられる。
【００４０】
なお本実施形態では前記組成傾斜バリア層４５のＡｌ組成ｘを０．０２から０．０５まで変化させているが、かかる組成傾斜バリア層４５の組成変化範囲は上記のものに限定されるものではなく、例えば前記バンド制御層４４との界面から電子走行層４６の界面までの間で、０から０．０７まで変化させることも可能である。その際、例えば前記組成ｘを、前記バンド制御層４４との界面において０〜０．０３の範囲に設定し、また前記電子走行層４６との界面において、０．０３〜０．０７の範囲に設定することができる。前記組成傾斜バリア層４５中のＡｌ組成ｘが上記の範囲を超えると層４５中において欠陥が増大し、組成傾斜バリア層４５がトラップとなってしまう。また前記Ａｌ組成ｘが上記範囲を下回ると、バリアとしての効果が得られない。また、十分なバリア効果を得、かつ格子不整合による転位の発生を抑制するため、前記組成傾斜バリア層４５の膜厚は、転位発生の臨界膜厚を超えない２〜５０ｎｍ程度の範囲とするのが好ましい。
【００４１】
また、前記バンド制御層４４が所望の作用効果を奏するには、前記層４４の全体が先に説明したような高濃度のｎ型にドープされている必要はなく、前記バリア層４５と接する部分を先に説明したようにｎ型にドープしたものであってもよい。前記バンド制御層４４は、例えば５〜１００ｎｍの膜厚に形成することができる。また前記バリア層４５のうち、前記バンド制御層４４に接する界面部分がｎ型にドープされていてもよい。
【００４２】
なお本実施形態においては基板としてＳｉＣ基板を使ったが、本発明はＳｉＣ基板を使った場合に限定されるわけではなく、サファイア基板や、ＧａＮ単結晶基板、Ｓｉ基板上にＧａＮ層を、バッファ層を介して形成したヘテロエピタキシャル基板などを使うことも可能である。また前記電子供給層４８およびスペーサ層４７として、ＡｌＧａＮの代わりにＡｌＧａＩｎＮを使い、Ｉｎ組成を制御することで前記電子供給層４８およびスペーサ層４７のバンドギャップを調整し、これによりＧａＮ−ＨＥＭＴ４０の閾値を制御することもできる。
【００４３】
さらに前記電子走行層４６およびスペーサ層４７、電子供給層４８を、他の窒化物半導体により形成することも可能である。
【００４４】
図１５は、前記図５のＧａＮ−ＨＥＭＴ２０を図１のドハティ増幅器の主増幅器１Ａおよび補助増幅器２Ｂに使った場合、および前記図５のＧａＮ−ＨＥＭＴ２０を図２のドレイン電圧制御増幅器の主増幅器３Ａに使った場合（本発明前）と、本実施形態によるＧａＮ−ＨＥＭＴ４０を図１のドハティ増幅器の主増幅器１Ａおよび補助増幅器２Ｂに使った場合、および前記図５のＧａＮ−ＨＥＭＴ２０を図２のドレイン電圧制御増幅器の主増幅器３Ａに使った場合（本発明）とで、ドリフト時間およびＧａＮ−ＨＥＭＴ単体でのドレイン効率を比較して示す図である。
【００４５】
図１５を参照するに、本実施形態の構成の採用により、ドリフト時間が１／２以下に減少し、また図１２で説明したように二次元電子ガス２ＤＥＧからの電子の逃散が抑制されるため、ドレイン効率が大きく向上しているのがわかる。
［第２の実施形態］
図１６は、本発明の第２の実施形態によるＧａＮ−ＨＥＭＴ４０Ａのバンド構造を示す。本実施形態のＧａＮ−ＨＥＭＴ４０Ａは、先に図９で説明したＧａＮ−ＨＥＭＴ４０と類似の構造を有しており、構造の説明は省略する。
【００４６】
先の実施形態のＧａＮ−ＨＥＭＴ４０では、前記バンド制御層４４はｎ型にドープされているため、伝導帯Ｅｃが押し下げられてはいたが、図１０に示すようにフェルミ準位Ｅｆ以下にはなっておらず、そのため前記バリア層４５とバンド制御層４４の界面に、前記電子走行層４６中の二次元電子ガス２ＤＥＧと別の二次元電子ガス２ＤＥＧが形成されることはなかった。
【００４７】
一方本実施形態では、前記バンド制御層４４におけるＳｉのドーピング濃度をさらに増加させており、その結果、前記バンド制御層４４の伝導帯Ｅｆはフェルミ準位Ｅｆ以下に押し下げられ、このような部分において、二次元電子ガス２ＤＥＧｐが形成されている。
【００４８】
しかし、非ドープＧａＮよりなる電子走行層４６中に形成される二次元電子ガス２ＤＥＧにおいては１５００ｃｍ2／Ｖ・ｓ程度の値を有するのに対し、このように高濃度ドープされたＧａＮ層４４においては１００ｃｍ2／Ｖ・ｓ程度に過ぎず、このような二次元電子ガス２ＤＥＧｐが形成されても、ＨＥＭＴ４０Ａの正常な動作に影響が生じることはない。
［第３の実施形態］
図１７は、本発明の第３の実施形態によるＧａＮ−ＨＥＭＴ４０Ｂのバンド構造を示す。本実施形態のＧａＮ−ＨＥＭＴ４０Ｂは、先に図９で説明したＧａＮ−ＨＥＭＴ４０と類似の構造を有しており、構造の説明は省略する。
【００４９】
先の図９，１０および図１６の各実施形態では、前記バリア層４５を、電子走行層４６に接する側でバンドギャップが小さく、バンド制御層４４に接する側でバンドギャップが大きくなるような組成傾斜層により形成していたが、本発明では前記バリア層４５がこのような組成傾斜層である必然性はなく、図１７に示すように一様なＡｌ組成のＡｌＧａＮ層により、前記バリア層４５を形成することも可能である。ただし図１７は、本発明の第３の実施形態によるＧａＮ−ＨＥＭＴ４０Ｂのバンド構造を示す。前記ＧａＮ−ＨＥＭＴ４０は、その他の点では先に説明した図９のＧａＮ−ＨＥＭＴ４０と同様な構造を有しており、構造の説明は省略する。
【００５０】
ただし本実施形態では、前記バリア層４５が一様な組成Ａｌ0.05Ｇａ0.95Ｎを有しているため、電子層構造４６における伝導帯Ｅｃおよび価電子帯Ｅｖの位置が、図中、破線で示した図１０の状態から矢印で示すように変化しており、これに伴い、前記電子層構造４６に形成される二次元電子ガスの厚さ、従って電子密度が多少減少する。
【００５１】
このような二次元電子ガスの減少が許容できる用途であれば、本実施形態のように、バリア層４５にＡｌ組成が一様なＡｌＧａＮ層を使うことが可能である。
［第４の実施形態］
なお、本発明は、先に説明したような、ゲート電極５０Ｇがショットキー接触する構成のＧａＮ−ＨＥＭＴのみならず、例えば図１８に示すように、ゲート絶縁膜５２にコンタクトする構成の絶縁ゲート型ＧａＮ−ＨＥＭＴに対しても適用可能である。図１８中、先に説明した部分には対応する参照符号を付し、説明を省略する。
【００５２】
図１８の例では、ゲート絶縁膜５２はｎ型ＧａＮキャップ層４９上に形成されているが、前記キャップ層４９を省略し、前記ゲート絶縁膜５２を電子供給層４８上に直接に形成することも可能である。前記ゲート絶縁膜５２としては、ＳｉＮなどのワイドギャップ材料が一般的に使われるが、Ａｌ2Ｏ3やＴａ2Ｏ5，ＨｆＯ2，ＺｒＯ2など、いわゆるｈｉｇｈ−Ｋ材料により構成することも可能である。
【００５３】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
（付記１）
基板と、
前記基板上に形成され、非ドープ窒化物半導体よりなる電子走行層と、前記電子走行層上にエピタキシャルに形成され前記非ドープ窒化物半導体よりも小さな電子親和力を有するｎ型窒化物半導体よりなる電子供給層と、を含み、前記電子走行層中、前記電子供給層との界面に沿って二次元電子ガスが形成された積層半導体構造と、
前記積層半導体構造上にチャネル領域に対応して形成されたゲート電極と、
前記積層半導体構造上、前記ゲート電極の第１の側および第２の側にオーミック接触して形成されたソースおよびドレイン電極と、を備えた窒化物半導体装置であって、
前記積層半導体構造は、前記基板と電子走行層との間に、ｎ型導電層と、Ａｌを含むバリア層とを、順次エピタキシャルに形成したことを特徴とする窒化物半導体装置。
（付記２）
前記ｎ型導電層と前記電子走行層は、構成元素としてＧａとＮを含み、前記バリア層は構成元素としてＧａとＮとＡｌを含むことを特徴とする付記１記載の窒化物半導体装置。
（付記３）
前記バリア層中においてＡｌ組成が、前記電子走行層に接する側から前記ｎ型導電層に接する側まで、連続的に増加することを特徴とする付記１または２記載の窒化物半導体装置。
（付記４）
前記バリア層の組成をＡｌｘＧａ１−ｘＮで表した場合のＡｌ組成ｘは、前記導電層の側の界面において０．０３〜０．０７の範囲であり、前記電子走行層の側の界面において０．０〜０．０３の範囲であることを特徴とする付記３記載の窒化物半導体装置。
（付記５）
前記バリア層は、２〜５０ｎｍの範囲の膜厚を有することを特徴とする付記４記載の窒化物半導体装置。
（付記６）
前記バリア層は、前記ｎ型導電層の側の界面がｎ型にドープされている付記１〜５のうち、いずれか一項記載の窒化物半導体装置。
（付記７）
前記ｎ型導電層はｎ型ドーパントを１×１０17〜５×１０18ｃｍ-3の範囲の濃度にドープされていることを特徴とする付記１〜６のうち、いずれか一項記載の窒化物半導体装置。
（付記８）
前記ｎ型導電層は、前記バリア層の側の界面に接する部分がｎ型にドープされていることを特徴とする付記１〜７のうち、いずれか一項記載の窒化物半導体装置。
（付記９）
前記ｎ型導電層は、５〜１００ｎｍの膜厚に形成されていることを特徴とする付記１〜８のうち、いずれか一項記載の窒化物半導体装置。
（付記１０）
キャリア増幅器とピーク増幅器とを含むドハティ増幅器であって、
前記キャリア増幅器とピーク増幅器の各々が、付記１〜９のいずれか一項記載の窒化物半導体装置により構成されることを特徴とするドハティ増幅器
（付記１１）
入力信号を増幅する主増幅器と、前記入力信号のレベルに応じてドレイン電圧を制御する制御増幅器とを備えたドレイン電圧制御増幅器であって、
前記主増幅器が、前記付記１〜９のいずれか一項記載の窒化物半導体装置により構成されることを特徴とするドレイン電圧制御増幅器。
【図面の簡単な説明】
【００５４】
【図１】ドハティ増幅器の構成を示す回路図である。
【図２】ドレイン電圧制御増幅器の構成を示す回路図である。
【図３】図１のドハティ増幅器の動作を説明する図である。
【図４】図２のドレイン電圧制御増幅器の動作を説明する図である。
【図５】本発明の関連技術によるＧａＮ−ＨＥＭＴの構成を示す図である。
【図６】図５のＧａＮ−ＨＥＭＴの問題点を説明する図である。
【図７】図５のＧａＮ−ＨＥＭＴの問題点を説明する別の図である。
【図８】図５のＧａＮ−ＨＥＭＴの問題点を説明する別の図である。
【図９】本発明の第１の実施形態によるＧａＮ−ＨＥＭＴの構成を示す図である。
【図１０】図９のＧａＮ−ＨＥＭＴのバンド構造を示す図である。
【図１１】図９のＧａＮ−ＨＥＭＴのアイドル電流の時間変化を、比較例と比較して示す図である。
【図１２】本発明の作用を説明する図である。
【図１３】図１１の比較例（Ｉ）によるＧａＮ−ＨＥＭＴの構成を示す図である。
【図１４】図１１の比較例（II）によるＧａＮ−ＨＥＭＴの構成を示す図である。
【図１５】本発明の効果を説明する図である。
【図１６】本発明の第２の実施形態によるＧａＮ−ＨＥＭＴのバンド構造を示す図である。
【図１７】本発明の第３の実施形態によるＧａＮ−ＨＥＭＴのバンド構造を示す図である。
【図１８】本発明の第４の実施形態によるＧａＮ−ＨＥＭＴの構成を示す図である。
【符号の説明】
【００５５】
１Ａ  キャリア増幅器（主増幅器）
１Ｂ，２Ａ  １／４波長線路
２Ｂ  ピーク増幅器（補助増幅器）
２ＤＥＧ  二次元電子ガス
３Ａ  主増幅器
４Ｂ  検波器
５Ｂ  制御増幅器
２０，４０，４０Ａ，４０Ｂ，６０  ＧａＮ−ＨＥＭＴ
２１，４１  基板
２２，４２  下地層
２３，４６  電子走行層
２４，４８  電子供給層
２５，４９  キャップ層
２６、５１  保護膜
２７Ｇ，５０Ｇ  ゲート電極
２７Ｓ，５０Ｓ  ソース電極
２７Ｄ，５０Ｄ  ドレイン電極
４３  非ドープＧａＮバッファ層
４４  ｎ型ＧａＮバンド制御層
４５  非ドープＡｌＧａＮバリア層
４７  非ドープＡｌＧａＮスペーサ層
５２  ゲート絶縁膜
【図１】
0004584293.tif 000002
【図２】
0004584293.tif 000003
【図３】
0004584293.tif 000004
【図４】
0004584293.tif 000005
【図５】
0004584293.tif 000006
【図６】
0004584293.tif 000007
【図７】
0004584293.tif 000008
【図８】
0004584293.tif 000009
【図９】
0004584293.tif 000010
【図１０】
0004584293.tif 000011
【図１１】
0004584293.tif 000012
【図１２】
0004584293.tif 000013
【図１３】
0004584293.tif 000014
【図１４】
0004584293.tif 000015
【図１５】
0004584293.tif 000016
【図１６】
0004584293.tif 000017
【図１７】
0004584293.tif 000018
【図１８】
0004584293.tif 000019