(57)【特許請求の範囲】
【請求項１】
光ディスクドライブ装置の所定の位置に装着された光ディスクに対して、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部の光出力レベルを制御する光出力レベル制御部の校正を行う情報処理装置であって、
前記光出力レベル制御部は、前記光ディスクに記録されている情報を読み出す際の前記レーザ光の光出力レベルであるリード光出力レベル、および、前記光ディスクを冷却する際の前記レーザ光の光出力レベルであるクール光出力レベルを互いに異なるチャンネルで制御し、前記クール光出力レベルを制御するクールチャンネルにおいて、前記リード光出力レベルに対応する指示値から、所定のD/Aコンバータの出力を減算することにより、前記クール光出力レベルに対応する指示値を算出し、
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前において、前記光出力レベル制御部に、前記リード光出力レベルに対応する指示値を抽出させる抽出手段と、
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前において、前記クールチャンネルについて、前記発光部に前記レーザ光を互いに異なる複数の光出力レベルで発光出力させ、前記光出力レベル制御部に各光出力レベルに対応する前記電流値の指示値を検出させ、前記指示値と前記光出力レベルとの関係を求め、前記関係に従って目的の光出力レベルに対応する指示値を調整する校正処理を行うことにより、前記クール光出力レベルに対応する指示値を求め、さらに、求めた前記クール光出力レベルに対応する指示値を、前記抽出手段により抽出された前記リード光出力レベルに対応する指示値から減算することにより、前記D/Aコンバータの指示値を算出するクールチャンネル校正手段と
を備える情報処理装置。
【請求項２】
前記校正処理は、前記発光部に前記レーザ光を互いに異なる複数の光出力レベルで発光出力させ、前記光出力レベル制御部に各光出力レベルに対応する前記電流値の指示値を検出させ、それら複数の検出結果に基づいて、前記指示値と前記光出力レベルの関係を求め、前記関係に従って目的の光出力レベルに対応する指示値を求める処理である
請求項１に記載の情報処理装置。
【請求項３】
前記校正処理は、前記光出力レベル制御部の、前記校正処理の対象でない他のチャンネルにおいて、通常動作時の場合と同様の指示値によって前記電流を制御させる
請求項１に記載の情報処理装置。
【請求項４】
前記光出力レベル制御部は、前記光ディスクに記録されている情報を消去する際の前記レーザ光の光出力レベルであるイレース光出力レベル、および、前記光ディスクに情報を書き込む際の前記レーザ光の光出力レベルであるピーク光出力レベルをさらに制御し、
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前において、前記イレース光出力レベルを制御するイレースチャンネルについて、前記校正処理を行い、前記イレース光出力レベルに対応する指示値を校正するイレースチャンネル校正手段と、
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前において、前記ピーク光出力レベルを制御するピークチャンネルについて、前記校正処理を行い、前記ピーク光出力レベルに対応する指示値を校正するピークチャンネル校正手段と
をさらに備える請求項１に記載の情報処理装置。
【請求項５】
前記光出力レベル制御部は、共通のD/Aコンバータの出力を互いに異なる増幅率で増幅させ、前記イレース光出力レベルに対応する指示値と、前記ピーク光出力レベルに対応する指示値を算出し、
前記イレースチャンネル校正手段は、前記校正処理の際に、前記増幅率を前記イレースチャンネル用の所定の値に設定し、
前記ピークチャンネル校正手段は、前記校正処理の際に、前記増幅率を前記ピークチャンネル用の所定の値に設定する
請求項４に記載の情報処理装置。
【請求項６】
前記イレースチャンネル校正手段および前記ピークチャンネル校正手段は、前記増幅率を、検出した各指示値に相当する値としながら、再度、前記発光部に前記レーザ光を前回と同一の複数の光出力レベルで発光出力させて前記校正処理を行う
請求項５に記載の情報処理装置。
【請求項７】
前記イレースチャンネル校正手段は、前記増幅率を最大にした状態で前記イレース光出力レベルに対応する指示値を検出し、検出した前記イレース光出力レベルに対応する指示値に相当する値を前記増幅率に設定する
請求項５に記載の情報処理装置。
【請求項８】
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理の間に前記校正処理を行い、前記光出力レベル制御部の、前記イレース光出力レベルに対応する指示値、および、前記ピーク光出力レベルに対応する指示値を校正する動作時校正手段をさらに備える
請求項４に記載の情報処理装置。
【請求項９】
前記光出力レベル制御部は、共通のD/Aコンバータの出力を互いに異なる増幅率で増幅させ、前記イレース光出力レベルに対応する指示値と、前記ピーク光出力レベルに対応する指示値を算出し、
前記動作時校正手段は、前記光出力レベル制御部に、前記イレースチャンネルおよび前記ピークチャンネルのそれぞれにおいて、前記増幅率を、前回の前記校正処理において検出した各指示値に相当する値としながら、前記発光部に前記レーザ光を前回の前記校正処理と同一の複数の光出力レベルで発光出力させて前記校正処理を行う
請求項８に記載の情報処理装置。
【請求項１０】
前記動作時校正手段は、前記校正処理として、前記発光部に前記レーザ光を第１の光出力レベルで前記光ディスクの所定の領域に照射させたときの前記指示値を検出し、前記光ディスクが１回転する間待機し、再度同一の前記所定の領域に対して、前記発光部に前記レーザ光を第２の光出力レベルで照射させたときの前記指示値を検出し、検出した各指示値と前記光出力レベルとの関係から前記ピーク光出力レベルおよび前記イレース光出力レベルに対応する指示値をそれぞれ調整する
請求項９に記載の情報処理装置。
【請求項１１】
前記動作時校正手段は、前記光出力レベル制御部に前記指示値を複数回検出させ、検出した複数の値のうち、最大値と最小値以外の値の平均値を、検出した指示値とする
請求項１０に記載の情報処理装置。
【請求項１２】
光ディスクドライブ装置の所定の位置に装着された光ディスクに対して、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部の光出力レベルを制御する光出力レベル制御部であって、前記光ディスクに記録されている情報を読み出す際の前記レーザ光の光出力レベルであるリード光出力レベル、および、前記光ディスクを冷却する際の前記レーザ光の光出力レベルであるクール光出力レベルを互いに異なるチャンネルで制御し、前記クール光出力レベルを制御するクールチャンネルにおいて、前記リード光出力レベルに対応する指示値から、所定のD/Aコンバータの出力を減算することにより、前記クール光出力レベルに対応する指示値を算出する前記光出力レベル制御部の校正を行う情報処理装置の情報処理方法であって、
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前に、
前記光出力レベル制御部に、前記リード光出力レベルに対応する指示値を抽出させ、
前記クールチャンネルについて、前記発光部に前記レーザ光を互いに異なる複数の光出力レベルで発光出力させ、
前記光出力レベル制御部に各光出力レベルに対応する前記電流値の指示値を検出させ、
前記指示値と前記光出力レベルとの関係を求め、
前記関係から前記クール光出力レベルに対応する指示値を求め、
求めた前記クール光出力レベルに対応する指示値を、抽出された前記リード光出力レベルに対応する指示値から減算することにより、前記D/Aコンバータの指示値を算出する
ステップを含む情報処理方法。
【請求項１３】
光ディスクドライブ装置の所定の位置に装着された光ディスクに対して、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部の光出力レベルを制御する光出力レベル制御部であって、前記光ディスクに記録されている情報を読み出す際の前記レーザ光の光出力レベルであるリード光出力レベル、および、前記光ディスクを冷却する際の前記レーザ光の光出力レベルであるクール光出力レベルを互いに異なるチャンネルで制御し、前記クール光出力レベルを制御するクールチャンネルにおいて、前記リード光出力レベルに対応する指示値から、所定のD/Aコンバータの出力を減算することにより、前記クール光出力レベルに対応する指示値を算出する前記光出力レベル制御部の校正処理を行うコンピュータに実行させるプログラムにおいて、
前記発光部が前記光ディスクに対して前記情報の読み出し処理または書き込み処理を開始する前に、
前記光出力レベル制御部に、前記リード光出力レベルに対応する指示値を抽出させ、
前記クールチャンネルについて、前記発光部に前記レーザ光を互いに異なる複数の光出力レベルで発光出力させ、
前記光出力レベル制御部に各光出力レベルに対応する前記電流値の指示値を検出させ、
前記指示値と前記光出力レベルとの関係を求め、
前記関係から前記クール光出力レベルに対応する指示値を求め、
求めた前記クール光出力レベルに対応する指示値を、抽出された前記リード光出力レベルに対応する指示値から減算することにより、前記D/Aコンバータの指示値を算出する
ステップを含む情報処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置および方法、並びに、プログラムに関し、特に、レーザ光の発光出力レベルの制御の校正を、より高精度に行うことができるようにした情報処理装置および方法、並びに、プログラムに関する。
【背景技術】
【０００２】
記録可能な光ディスクのドライブ装置等においては、光ディスクに対してレーザ光を照射することにより情報の書き込みや読み出しが行われるが、その際のレーザ光の発光パワー（光出力レベル）が適切な値となるように、APC（Auto Power Control）回路により発光パワー（光出力レベル）の制御が行われる。
【０００３】
レーザ光の、光ディスクに記録されている情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）、光ディスク表面を冷却するときの発光パワーであるクールパワー（クール光出力レベル）、光ディスクに記録されている情報を消去するときの発光パワーであるイレースパワー（イレース光出力レベル）、並びに、光ディスクに情報を書き込むときの発光パワーであるピークパワー（ピーク光出力レベル）の適切な値は互いに異なる。APC回路は、各状態の発光パワーを、互いに異なるチャンネルにおいて適切な値を取るように制御する。
【０００４】
このようなAPC回路は、レーザダイオードが出力するレーザ光を検出（光電変換）してフィードバックさせた電圧レベルに基づいて、レーザダイオードに供給する電流値の指示値を制御することにより、発光パワーの制御を行う。
【０００５】
近年においては、光ディスクの高密度化、および、書き込み処理や読み出し処理の高速化が進んでおり、それとともに、発光パワーの許容範囲（マージン）の縮小化が進んでいる。そのため、APC回路による発光パワーの制御の精度の向上が求められている。
【０００６】
従来においては、書き込み時においても、クールパワー、イレースパワー、およびピークパワーの全てのチャンネルにおいて発光パワーの制御が行われていたが、この方法は高倍速に対する対応が難しく、近年では採用されるケースがあまり見られなくなってきている。近年においては、書き込み時には、一部のチャンネルにおいてのみ発光パワーを制御し、他のチャンネルについては、チャンネル間の関係に基づいて間接的に制御する方法が主流となっている。しかしながら、この方法の場合、発光パワー制御の精度が低減する恐れがある。
【０００７】
そこで、発光パワーの制御の精度を向上させるために、レーザ光の検出を複数回行い、その平均値を用いて発光パワーの制御を行う方法がある（例えば、特許文献１および特許文献２参照）。
【０００８】
さらに、検出されたレーザ光の振幅に基づいて、動作のクオリティを示すパラメータを生成し、そのパラメータに基づいて発光パワーの制御を行う方法がある（例えば、特許文献３参照）。
【０００９】
また、例えば、イレースパワーの制御について校正を行い、その校正結果とチャンネル間の関係に基づいて、他のチャンネルの制御も校正し、精度を向上させる方法がある。
【００１０】
【特許文献１】特開平０３−２９５０３６号公報
【特許文献２】特開平０７−１８１６０５号公報
【特許文献３】特表２００６−５２７４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、これらの方法で得られるパワー設定の精度は、回路の精度や合わせ込みに依存する。近年においてはメディア種類や倍速設定の多様化に対応するためにフルスケールの電流が大きくする必要があり、回路の精度や合わせ込みで絶対的な精度を出すことが困難になる恐れがある。
【００１２】
特に、近年においては、最終段（電流制御スイッチや電流ドライバ）のみをLDD（Laser Diode Driver）（コンベンショナルLDD）としてOP（Optical Pickup）に搭載し、APCはドライブ基板に載せる構成が主流となってきている。このように、光出力を制御するシステムが互いに別体の複数の回路により構成されるようにすると、システム全体において回路精度や合わせ込みがさらに困難になる恐れがあった。
【００１３】
本発明は、このような状況に鑑みて提案されたものであり、レーザ光の発光出力レベルの制御の校正を、より高精度に行うことができるようにするものである。
【課題を解決するための手段】
【００１４】
本発明の一側面は、光ディスクドライブ装置の所定の位置に装着された光ディスクに対して、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部に供給する電流の電流値を複数のチャンネルにおいて制御することにより、発光部が発光出力するレーザ光の光出力レベルを制御する光出力レベル制御部の校正を行う情報処理装置であって、光出力レベル制御部は、光ディスクに記録されている情報を読み出す際のレーザ光の光出力レベルであるリード光出力レベル、および、光ディスクを冷却する際のレーザ光の光出力レベルであるクール光出力レベルを互いに異なるチャンネルで制御し、クール光出力レベルを制御するクールチャンネルにおいて、リード光出力レベルに対応する指示値から、所定のD/Aコンバータの出力を減算することにより、クール光出力レベルに対応する指示値を算出し、発光部が光ディスクに対して情報の読み出し処理または書き込み処理を開始する前において、光出力レベル制御部に、リード光出力レベルに対応する指示値を抽出させる抽出手段と、発光部が光ディスクに対して情報の読み出し処理または書き込み処理を開始する前において、クールチャンネルについて、発光部にレーザ光を互いに異なる複数の光出力レベルで発光出力させ、光出力レベル制御部に各光出力レベルに対応する電流値の指示値を検出させ、指示値と光出力レベルとの関係を求め、関係に従って目的の光出力レベルに対応する指示値を調整する校正処理を行うことにより、クール光出力レベルに対応する指示値を求め、さらに、求めたクール光出力レベルに対応する指示値を、抽出手段により抽出されたリード光出力レベルに対応する指示値から減算することにより、D/Aコンバータの指示値を算出するクールチャンネル校正手段とを備える情報処理装置である。
【００１５】
前記校正処理は、チャンネル毎に、発光部にレーザ光を互いに異なる複数の光出力レベルで発光出力させ、光出力レベル制御部に各光出力レベルに対応する電流値の指示値を検出させ、それら複数の検出結果に基づいて、指示値と光出力レベルの関係を求め、その関係に従って目的の光出力レベルに対応する指示値を求める処理であるようにすることができる。
【００１６】
前記校正処理は、光出力レベル制御部の、校正処理の対象でない他のチャンネルにおいて、通常動作時の場合と同様の指示値によって電流を制御させることができる。
【００１７】
前記光出力レベル制御部は、光ディスクに記録されている情報を消去する際のレーザ光の光出力レベルであるイレース光出力レベル、および、光ディスクに情報を書き込む際のレーザ光の光出力レベルであるピーク光出力レベルをさらに制御し、発光部が光ディスクに対して情報の読み出し処理または書き込み処理を開始する前において、イレース光出力レベルを制御するイレースチャンネルについて、校正処理を行い、イレース光出力レベルに対応する指示値を校正するイレースチャンネル校正手段と、発光部が光ディスクに対して情報の読み出し処理または書き込み処理を開始する前において、ピーク光出力レベルを制御するピークチャンネルについて、校正処理を行い、ピーク光出力レベルに対応する指示値を校正するピークチャンネル校正手段とをさらに備えることができる。
【００２１】
前記光出力レベル制御部は、共通のD/Aコンバータの出力を互いに異なる増幅率で増幅させ、イレース光出力レベルに対応する指示値と、ピーク光出力レベルに対応する指示値を算出し、イレースチャンネル校正手段は、校正処理の際に、増幅率をイレースチャンネル用の所定の値に設定し、ピークチャンネル校正手段は、校正処理の際に、増幅率をピークチャンネル用の所定の値に設定することができる。
【００２２】
前記イレースチャンネル校正手段およびピークチャンネル校正手段は、増幅率を、検出した各指示値に相当する値としながら、再度、発光部にレーザ光を前回と同一の複数の光出力レベルで発光出力させて校正処理を行うことができる。
【００２３】
前記イレースチャンネル校正手段は、増幅率を最大にした状態でイレース光出力レベルに対応する指示値を検出し、検出したイレース光出力レベルに対応する指示値に相当する値を前記増幅率に設定することができる。
【００２４】
前記発光部が光ディスクに対して情報の読み出し処理または書き込み処理の間に校正処理を行い、光出力レベル制御部の、イレース光出力レベルに対応する指示値、および、ピーク光出力レベルに対応する指示値を校正する動作時校正手段をさらに備えることができる。
【００２５】
前記光出力レベル制御部は、共通のD/Aコンバータの出力を互いに異なる増幅率で増幅させ、イレース光出力レベルに対応する指示値と、ピーク光出力レベルに対応する指示値を算出し、動作時校正手段は、光出力レベル制御部に、イレースチャンネルおよびピークチャンネルのそれぞれにおいて、増幅率を、前回の校正処理において検出した各指示値に相当する値としながら、発光部にレーザ光を前回の校正処理と同一の複数の光出力レベルで発光出力させて校正処理を行うことができる。
【００２６】
前記動作時校正手段は、校正処理として、発光部にレーザ光を第１の光出力レベルで光ディスクの所定の領域に照射させたときの指示値を検出し、光ディスクが１回転する間待機し、再度同一の所定の領域に対して、発光部にレーザ光を第２の光出力レベルで照射させたときの指示値を検出し、検出した各指示値と光出力レベルとの関係からピーク光出力レベルおよびイレース光出力レベルに対応する指示値をそれぞれ調整することができる。
【００２７】
前記動作時校正手段は、光出力レベル制御部に指示値を複数回検出させ、検出した複数の値のうち、最大値と最小値以外の値の平均値を、検出した指示値とすることができる。
【００２８】
本発明の一側面は、また、光ディスクドライブ装置の所定の位置に装着された光ディスクに対して、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部に供給する電流の電流値を複数のチャンネルにおいて制御することにより、発光部が発光出力するレーザ光の光出力レベルを制御する光出力レベル制御部であって、光ディスクに記録されている情報を読み出す際のレーザ光の光出力レベルであるリード光出力レベル、および、光ディスクを冷却する際のレーザ光の光出力レベルであるクール光出力レベルを互いに異なるチャンネルで制御し、クール光出力レベルを制御するクールチャンネルにおいて、リード光出力レベルに対応する指示値から、所定のD/Aコンバータの出力を減算することにより、クール光出力レベルに対応する指示値を算出する光出力レベル制御部の校正を行う情報処理装置の情報処理方法であって、発光部が光ディスクに対して情報の読み出し処理または書き込み処理を開始する前に、光出力レベル制御部に、リード光出力レベルに対応する指示値を抽出させ、クールチャンネルについて、発光部にレーザ光を互いに異なる複数の光出力レベルで発光出力させ、光出力レベル制御部に各光出力レベルに対応する電流値の指示値を検出させ、指示値と光出力レベルとの関係を求め、関係からクール光出力レベルに対応する指示値を求め、求めたクール光出力レベルに対応する指示値を、抽出されたリード光出力レベルに対応する指示値から減算することにより、D/Aコンバータの指示値を算出するステップを含む情報処理方法である。
【００２９】
本発明の一側面は、さらに、光ディスクドライブ装置の所定の位置に装着された光ディスクに対して、供給された電流の電流値に応じた光出力レベルでレーザ光を発光出力する発光部に供給する電流の電流値を複数のチャンネルにおいて制御することにより、発光部が発光出力するレーザ光の光出力レベルを制御する光出力レベル制御部であって、光ディスクに記録されている情報を読み出す際のレーザ光の光出力レベルであるリード光出力レベル、および、光ディスクを冷却する際のレーザ光の光出力レベルであるクール光出力レベルを互いに異なるチャンネルで制御し、クール光出力レベルを制御するクールチャンネルにおいて、リード光出力レベルに対応する指示値から、所定のD/Aコンバータの出力を減算することにより、クール光出力レベルに対応する指示値を算出する光出力レベル制御部の校正処理を行うコンピュータに実行させるプログラムにおいて、発光部が光ディスクに対して情報の読み出し処理または書き込み処理を開始する前に、光出力レベル制御部に、リード光出力レベルに対応する指示値を抽出させ、クールチャンネルについて、発光部にレーザ光を互いに異なる複数の光出力レベルで発光出力させ、光出力レベル制御部に各光出力レベルに対応する電流値の指示値を検出させ、指示値と光出力レベルとの関係を求め、関係からクール光出力レベルに対応する指示値を求め、求めたクール光出力レベルに対応する指示値を、抽出されたリード光出力レベルに対応する指示値から減算することにより、D/Aコンバータの指示値を算出するステップを含む処理を実行するプログラムである。
【００３０】
本発明の一側面においては、発光部が光ディスクに対して情報の読み出し処理または書き込み処理を開始する前に、光出力レベル制御部により、リード光出力レベルに対応する指示値が抽出され、クールチャンネルについて、発光部により、レーザ光が互いに異なる複数の光出力レベルで発光出力され、光出力レベル制御部により、各光出力レベルに対応する電流値の指示値が検出され、指示値と光出力レベルとの関係が求められ、その関係からクール光出力レベルに対応する指示値が求められ、求めたクール光出力レベルに対応する指示値が、抽出されたリード光出力レベルに対応する指示値から減算され、D/Aコンバータの指示値が算出される。
【発明の効果】
【００３１】
本発明によれば、レーザ光の発光出力レベルの制御を校正することができる。特に、レーザ光の発光出力レベルの制御をより高精度に行うことができるように、校正することができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態について説明する。
【００３７】
図１は、本発明を適用した光ディスクドライブの主な構成例を示すブロック図である。
【００３８】
図１に示される光ディスクドライブ１０は、所定の位置に装着された光ディスク２１に対して、情報の読み出しや書き込みを行う装置である。光ディスクドライブ１０は、システムコントローラ１１、スピンドルモータ駆動回路１２、スピンドルモータ１３、サーボ制御部１４、データプロセッサ１５、および光学ヘッド部１６を有している。
【００３９】
システムコントローラ１１は、光ディスクドライブ１０内の各部の動作を制御する制御部である。システムコントローラ１１のCPU（Central Processing Unit）３１は、ROM（Read Only Memory）３２に記憶されているプログラム、またはRAM（Random Access Memory）３３にロードされたプログラムに従って各種の処理を実行する。RAM３３にはまた、CPU３１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００４０】
スピンドルモータ駆動回路１２は、システムコントローラ１１に制御されて、光ディスク２１を回転させるためのスピンドルモータ１３の回転駆動を制御する。サーボ制御部１４は、システムコントローラ１１に制御されて、光ピックアップ（光学ヘッド部１６）の位置制御を行う。データプロセッサ１５は、システムコントローラ１１に制御されて、光ディスク２１より読み出された情報や光ディスク２１に書き込む情報を処理対象とする情報処理を行う。光学ヘッド部１６は、システムコントローラ１１に制御されて、光ディスク２１に対してレーザ光を照射し、情報を読み出したり書き込んだりする。
【００４１】
例えば、光学ヘッド部１６は、データプロセッサ１５より取得した、デジタルデータを電気信号から光信号（レーザ光）に変換し、そのレーザ光の光出力レベルを、光ディスク表面を冷却するときの発光パワーであるクールパワー（クール光出力レベル）、光ディスクに記録されている情報を消去するときの発光パワーであるイレースパワー（イレース光出力レベル）、並びに、光ディスクに情報を書き込むときの発光パワーであるピークパワー（ピーク光出力レベル）のいずれかに切り替えながら光ディスク２１に照射することにより、そのデジタルデータを光ディスク２１に書き込む。また、光学ヘッド部１６は、光ディスク２１にレーザ光を、光ディスクに記録されている情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）で照射することにより、光ディスク２１に記録されているデジタルデータを光信号として抽出し、それを電気信号に変換してデータプロセッサ１５に供給する。
【００４２】
このような光ディスクドライブ１０において、レーザ発光パワーの制御は、後述するように、光学ヘッド部１６において行われる。そのレーザ発光パワーの制御の校正は、システムコントローラ１１によって実行される。
【００４３】
図２は、図１の光学ヘッド部１６の詳細な構成例を説明する図である。なお、図２においては、光学ヘッド部１６の構成とともに、説明のために、システムコントローラ１１およびデータプロセッサ１５も併せて記載している。
【００４４】
図２において、光学ヘッド部１６は、LD（Laser Diode）１１１、FPD（front photo detector）１１２、APC（Auto Power Control）１１３、LDD（Laser Diode Driver）１１４、およびライトストラテジ１２３を有している。
【００４５】
LD１１１は、図１の光ディスク２１に、情報の読み出しや書き込みのためのレーザ光を照射するレーザダイオードである。LD１１１は、LDD１１４より供給される電流の電流値に応じたパワー（光出力レベル）のレーザ光を発光出力する。
【００４６】
FPD１１２は、LD１１１近傍に設けられ、LD１１１より出力されるレーザ光を検出する光検出器である。FPD１１２は、検出したレーザ光を光電変換し、そのレーザ光のパワー（光出力レベル）を電圧で示す電気信号をAPC１１３に供給する。
【００４７】
APC１１３は、FPD１１２より供給された電気信号に基づいて、LD１１１が発光出力するレーザ光のパワー（光出力レベル）の制御を行う。APC１１３は、LDD１１４に対して、LD１１１に供給する電流の電流値を指示する指示値（制御電圧）を供給することにより、LD１１１が発光出力するレーザ光のパワーを制御する。つまり、APC１１３は、FPD１１２より供給された電気信号の電圧から、LD１１１が発光出力するレーザ光のパワーを把握し、そのパワーに応じて、出力する指示値を補正する。例えば、APC１１３は、レーザ光のパワー（FPD１１２より供給される電気信号の電圧）が所望のパワー（目標値）より小さい場合、レーザ光のパワーを上げるように、出力する指示値を高くし、レーザ光のパワーが所望のパワーより大きい場合、レーザ光のパワーを下げるように、出力する指示値を低くする。
【００４８】
なお、APC１１３は、レーザ光のパワーを制御するチャンネルを複数有している。LD１１１は、レーザ光を常に一定のパワーで出力するのではなく、読み出しや書き込み等、状況に応じたパワーでレーザ光を発光する。APC１１３は、システムコントローラ１１やライトストラテジ１２３の制御に基づいて、各チャンネルにおいて互いに異なる１つのパワーレベルでのパワー制御を行うことにより、それらの複数のパワーレベルでの制御を実現する。
【００４９】
図２の例においては、APC１１３は、光ディスクより情報を読み出すときの発光パワーであるリードパワー（リード光出力レベル）を制御する指示値を出力するチャンネル、クールパワーを制御する指示値を出力するチャンネル、イレースパワーを制御する指示値を出力するチャンネル、並びに、ピークパワーを制御する指示値を出力するチャンネルを有している。
【００５０】
LDD１１４は、APC１１３の各チャンネルより供給される指示値を、その指示値に対応する電流値の電流に変換し、それらのうち、ライトストラテジ１２３により選択された電流を互いに加算してLD１１１に供給する。
【００５１】
ライトストラテジ１２３は、システムコントローラ１１の制御や、データプロセッサ１５より供給される書き込み用のデータに基づいて、APC１１３およびLDD１１４を制御し、LD１１１より所望のパワーでレーザ光が発光出力されるようにする。例えば、ライトストラテジ１２３は、読み出し処理と書き込み処理を切り替える制御信号WGATEをAPC１１３およびLDD１１４に対して供給する。また、例えば、ライトストラテジ１２３は、LD１１１にピークパワーでレーザ光を発光出力させるように各部を制御する制御信号PEAKおよびLD１１１にイレースパワーでレーザ光を発光出力させるように各部を制御する制御信号ERASEをLDD１１４に対して供給する。さらに、ライトストラテジ１２３は、FPD１１２より供給される電気信号の電圧レベルをサンプル／ホールドするように指示する制御信号SGATEをAPC１１３に供給する。
【００５２】
次に、APC１１３の詳細について説明する。
【００５３】
APC１１３のサンプル／ホールド部（S/H）１３１は、ライトストラテジ１２３より供給される制御信号SGATEに従って、FPD１１２より供給される電気信号をサンプル（標本化）したのち、その値を一定にホールド（保持）する。ホールドした値はアンプ１３２において所定の増幅率で増幅され、比較器１３４および比較器１５２に供給される。
【００５４】
A1DAC１３３は、１０ビットのD/A（Digital / Analog）コンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１３４に供給する。A1DAC１３３の入力は、システムコントローラ１１により、リードパワーを制御するリードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）の目標値（目標値に相当するデジタル値）が設定される。比較器１３４は、入力されたアンプ１３２の出力およびA1DAC１３３の出力を比較し、その比較結果（差分値）を制御電圧調整部１３５に供給する。
【００５５】
制御電圧調整部１３５は、逐次比較型A/D（Analog / Digital）コンバータ１３６のD/Aコンバータ機能であるB1DAC１４２の出力と、比較器１３４の出力のうちいずれか一方を選択し、その選択した入力に基づいて、リードチャンネルの制御電圧VRDC（すなわち、リードパワーの指示値）を調整する。入力の選択はライトストラテジ１２３により制御される。例えば、制御電圧調整部１３５は、比較器１３４の出力を入力として選択すると、その差分値を出力（制御電圧VRDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１３５は、制御電圧VRDC（リードパワーの指示値）を大きくする。また、制御電圧調整部１３５は、入力としてB1DAC１４２の出力を選択する場合、そのB1DAC１４２の出力をそのまま制御電圧VRDC（リードパワーの指示値）として出力する。
【００５６】
逐次比較型A/Dコンバータ１３６は、入力されたアナログ信号の電圧と、デジタル値を変換した電圧との比較を、デジタル値を変えながら逐次的に行うことにより、入力されたアナログ信号の電圧に対応するデジタル値を求め、出力する電圧比較方式のA/D変換器である。逐次比較型A/Dコンバータ１３６の詳細については後述するが、逐次比較型A/Dコンバータ１３６は、A/Dコンバータとしての機能とD/Aコンバータとしての機能を有する。図２のAD１４１は、そのA/Dコンバータとしての機能を示し、B1DAC１４２は、D/Aコンバータとしての機能を示す。逐次比較型A/Dコンバータ１３６の分解能は１０ビットであり、AD１４１およびB1DAC１４２の分解能も１０ビットである。
【００５７】
AD１４１は、制御電圧調整部１３５の出力、すなわち、制御電圧VRDCの電圧値をデジタルデータに変換する。変換して得られたデジタルデータは、システムコントローラ１１により読み出される。B1DAC１４２は、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。B1DAC１４２は、後述するイレースパワーを制御するイレースチャンネルやピークパワーを制御するピークチャンネルの校正の際に、リードチャンネルやイレースチャンネルを通常の書き込み処理時と同様に動作させるために、制御電圧VRDCの初期値（基準値）となる定電圧を提供する。
【００５８】
制御電圧調整部１３５により値を調整された制御電圧VRDCは、リードチャンネルの出力としてLDD１１４に供給される。また、制御電圧VRDCは、クールパワーを制御するクールチャンネルの減算器１３８および電子スイッチ（SW）１３９にも供給される。
【００５９】
B2DAC１３７は、システムコントローラ１１によってレジスタにセットされた、リードパワーとクールパワーの差分値として設定された値（デジタルデータ）に相当する電圧値のアナログ信号を減算器１３８に出力する。B2DAC１３７は、後述する通常の書き込み処理時に制御電圧VRDCからクールチャンネルの制御電圧WDC5を生成するための定電圧を提供する。また、B2DAC１３７は、後述するイレースチャンネルやピークチャンネルの校正処理時にも、クールチャンネルを通常の書き込み処理時と同様に動作させるために定電圧を提供する。さらに、B2DAC１３７は、通常の読み出し処理時においても、書き込み処理のための準備としてクールチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。
【００６０】
減算器１３８は、制御電圧調整部１３５の出力（制御電圧VRDC）から、B2DAC１３７の出力を減算し、その値を電子スイッチ（SW）１３９に供給する。電子スイッチ（SW）１３９は、制御電圧VRDC若しくは減算器１３８の出力のいずれか一方を選択し、クールチャンネルから制御電圧WDC5として、LDD１１４に出力する。
【００６１】
A2DAC１５１は、１０ビットのD/Aコンバータであり、設定された入力（デジタルデータ）に応じた電圧を比較器１５２に供給する。A2DAC１５１の入力は、システムコントローラ１１により、ピークチャンネルの制御電圧WDC2（すなわち、ピークパワーの指示値）、および、イレースチャンネルの制御電圧WDC3（すなわち、イレースパワーの指示値）を設定するための制御電圧VWDCの目標値（目標値に相当するデジタル値）が設定される。比較器１５２は、入力されたアンプ１３２の出力およびA2DAC１５１の出力を比較し、その比較結果（差分値）を制御電圧調整部１５３に供給する。
【００６２】
制御電圧調整部１５３は、逐次比較型A/Dコンバータ１５４のD/Aコンバータ機能であるB3DAC１６２の出力と、比較器１５２の出力のうちいずれか一方を選択し、その選択した入力に基づいて、制御電圧VWDCを調整する。入力の選択はライトストラテジ１２３により制御される。例えば、制御電圧調整部１５３は、比較器１５２の出力を入力として選択すると、その差分値を出力（制御電圧VWDC）に反映させる。例えば、差分値が正の場合（すなわち、レーザ光のパワーが目標値より大きい場合）、制御電圧調整部１５３は、制御電圧VWDCを小さくすることによりピークパワーおよびイレースパワーを小さくする。逆に、差分値が負の場合（すなわち、レーザ光のパワーが目標値より小さい場合）、制御電圧調整部１５３は、制御電圧VWDCを大きくすることによりピークパワーおよびイレースパワーを大きくする。また、制御電圧調整部１５３は、入力としてB3DAC１６２の出力を選択する場合、そのB3DAC１６２の出力をそのまま制御電圧VWDCとして出力する。
【００６３】
逐次比較型A/Dコンバータ１５４は、逐次比較型A/Dコンバータ１３６と同様のA/D変換器である。図２のAD１６１は、逐次比較型A/Dコンバータ１５４のA/Dコンバータとしての機能を示し、B3DAC１６２は、D/Aコンバータとしての機能を示す。逐次比較型A/Dコンバータ１５４の分解能は１０ビットであり、AD１６１およびB3DAC１６２の分解能も１０ビットである。
【００６４】
AD１６１は、制御電圧調整部１５３の出力、すなわち、制御電圧VWDCの電圧値をデジタルデータに変換する。変換して得られたデジタルデータは、システムコントローラ１１により読み出される。
【００６５】
B3DAC１６２は、分解能１０ビットのD/Aコンバータであり、後述する通常の書き込み処理時において、イレースチャンネルおよびピークチャンネルのための制御電圧VWDCの初期値（基準値）となる定電圧を提供する。さらに、B3DAC１６２は、通常の読み出し処理時においても、書き込み処理のための準備としてイレースチャンネルおよびピークチャンネルを通常の書き込み処理時と同様に動作させるために、定電圧を提供する。B3DAC１６２は、システムコントローラ１１によってレジスタにセットされたデジタルデータに相当する電圧値のアナログ信号を出力する。
【００６６】
制御電圧調整部１５３により値を調整された制御電圧VWDCは、さらに、入力電圧に所定の係数（RATIO）を乗算するRATIO用D/AコンバータであるC1DAC１５５およびC2DAC１５６に供給される。C1DAC１５５およびC2DAC１５６は、８ビットのD/Aコンバータであり、それぞれ、フルスケールに対する入力されたデジタル値の比に応じて制御電圧VWDCを減衰させる。
【００６７】
C1DAC１５５は、イレースチャンネルのD/Aコンバータであり、C1DAC１５５により値を調整された制御電圧WDC3は、イレースチャンネルの出力としてLDD１１４に供給される。また、C2DAC１５６は、ピークチャンネルのD/Aコンバータであり、C2DAC１５６により値を調整された制御電圧WDC2は、ピークチャンネルの出力としてLDD１１４に供給される。
【００６８】
次に、LDD１１４の詳細について説明する。
【００６９】
LDD１１４において、APC１１３より供給される制御電圧VRDCは、アンプ（Ar）１７１において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７２に供給される。またAPC１１３より供給される制御電圧WDC5はアンプ（Ac）１７３において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７４に供給される。さらに、APC１１３より供給される制御電圧WDC2は、アンプ（Ap）１７５において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７６に供給される。また、APC１１３より供給される制御電圧WDC3は、アンプ（Ae）１７７において、その電圧値に応じた電流値の電流に変換され、電子スイッチ（SW）１７８に供給される。
【００７０】
電子スイッチ（SW）１７２には、その切り替え制御信号として、ライトストラテジ１２３よりNOT回路（論理否定回路）を介して制御信号WGATEが供給される。電子スイッチ（SW）１７２は、制御信号WGATEがオフのとき、アンプ（Ar）１７１の出力を加算器１９１に供給する。また、電子スイッチ（SW）１７４には、その切り替え制御信号として、ライトストラテジ１２３より制御信号WGATEが供給される。電子スイッチ（SW）１７４は、制御信号WGATEがオンのとき、アンプ（Ac）１７３の出力を加算器１９１に供給する。つまり、光ディスク２１からの情報の読み出し（リード）が選択されている時は、電子スイッチ（SW）１７２がオン状態となり、電子スイッチ（SW）１７４がオフ状態となり、アンプ（Ar）１７１の出力（リードパワー）が加算器１９１に供給される。逆に、光ディスク２１への情報の書き込み（ライト）が選択されている時は、電子スイッチ（SW）１７４がオン状態となり、電子スイッチ（SW）１７２がオフ状態となり、アンプ（Ac）１７３の出力（クールパワー）が加算器１９１に供給される。
【００７１】
電子スイッチ（SW）１７６には、その切り替え制御信号として、ライトストラテジ１２３より制御信号PEAKが供給される。電子スイッチ（SW）１７６は、制御信号PEAKがオンのとき、アンプ（Ap）１７５の出力を加算器１９１に供給する。電子スイッチ（SW）１７８には、その切り替え制御信号として、ライトストラテジ１２３より制御信号ERASEが供給される。電子スイッチ（SW）１７８は、制御信号ERASEがオンのとき、アンプ（Ae）１７７の出力を加算器１９１に供給する。
【００７２】
加算器１９１は、電子スイッチ（SW）１７２、電子スイッチ（SW）１７４、電子スイッチ（SW）１７６、および電子スイッチ（SW）１７８より供給される電流を互いに加算して統合し、その加算結果をLD１１１に供給する。LD１１１は、その供給された電流の電流値に応じたパワーでレーザ光を出力する。
【００７３】
図３は、逐次比較型A/Dコンバータ１３６の詳細な構成例を説明するブロック図である。図３に示されるように、逐次比較型A/Dコンバータ１３６は、コンパレータ２１１、制御部２１２、逐次比較型レジスタ２１３、およびDAC（Digital Analog Converter）２１４を有している。逐次比較型A/Dコンバータ１３６は、上述したように、A/Dコンバータ（AD１４１）としても、D/Aコンバータ（B1DAC１４２）としても機能する。
【００７４】
最初にA/Dコンバータとして機能する場合について説明する。制御部２１２は、入力電圧と比較するデジタル値を逐次比較型レジスタ２１３にセットする。DAC２１４は、逐次比較型レジスタ２１３にセットされたデジタル値に相当する電圧のアナログ信号を出力する。コンパレータ２１１は、入力電圧と、そのDAC２１４の出力電圧を比較し、比較結果として、それらの差分値を制御部２１２に通知する。制御部２１２は、その差分値に応じて逐次比較型レジスタ２１３にセットする値を更新する。これによりDAC２１４の出力電圧が変化する。以上のように比較を順次繰り返しながら、制御部２１２は、逐次比較型レジスタ２１３にセットするデジタル値を入力電圧に近づけていく。
【００７５】
例えば、制御部２１２は、MSB（Most Significant Bit）からLSB（Less Significant Bit）に向かう順に１ビットずつ、コンパレータ２１１の比較結果に従って、逐次比較型レジスタ２１３にセットするデジタル値を決定していく。つまり、制御部２１２は、最初、MSBの値を「１」にセットし、それ以外の値を「０」にセットし、入力電圧と比較させる。そして、コンパレータ２１１の比較結果において入力電圧の方が大きければ、次のビットを「１」にセットし、DAC２１４の出力電圧の方が大きければ、現在のビットを「０」に戻し、次のビットを「１」にセットし、再度比較させる。以上のような比較を繰り返しながら、逐次比較型レジスタ２１３の各ビットが入力電圧に近づくように決定される。
【００７６】
最終的に入力電圧に相当するデジタル値がセットされると、制御部２１２は、逐次比較型レジスタ２１３にセットされた値を、逐次比較型A/Dコンバータ１３６の外部に出力させる（デジタル出力）。
【００７７】
次にD/Aコンバータとして機能する場合について説明する。制御部２１２は、入力されたデジタル値（デジタル入力）を逐次比較型レジスタ２１３にセットする。DAC２１４は、逐次比較型レジスタ２１３にセットされたデジタル値に相当する電圧のアナログ信号を、逐次比較型A/Dコンバータ１３６の外部に出力する。
【００７８】
以上のように、逐次比較型A/Dコンバータ１３６は、AD１４１およびB1DAC１４２としての機能を実現する。
【００７９】
なお、逐次比較型A/Dコンバータ１５４は、逐次比較型A/Dコンバータ１３６と基本的に同様の構成を有する。従って、図３を参照して上述した逐次比較型A/Dコンバータ１３６の説明は、逐次比較型A/Dコンバータ１５４にも適用することができる。
【００８０】
システムコントローラ１１は、以上のようなAPCシステムにおける、APC１１３がより正確にパワー制御を行うことができるように、APC１１３が制御の基準とする初期値やゲイン等の校正処理を行う。
【００８１】
図４は、そのシステムコントローラ１１のCPU３１が有する校正処理に関する機能を示す機能ブロック図である。
【００８２】
図４に示されるように、CPU３１は、光ディスク２１が光ディスクドライブ１０の所定の位置にセットされてから、LD１１１により光ディスク２１に対して情報の読み出しや書き込みが行われる前に行う校正処理である初期キャリブレーション処理を実行する初期キャリブレーション処理部２２１と、読み出し処理や書き込み処理の合間に行う校正処理である動作時キャリブレーション処理を実行する動作時キャリブレーション処理部２２２を有する。
【００８３】
初期キャリブレーション処理は、光ディスクドライブ１０の回路の長期的な経時変化や外部環境の変化等や、動作時に発生するゲイン誤差やオフセット等の吸収を主な目的とする校正処理であり、動作時キャリブレーション処理は、LD１１１の温度出力特性（温度上昇による出力の変化）や短期的な経時変化の吸収を主な目的とする校正処理である。
【００８４】
なお、動作時キャリブレーション処理は、読み出し処理や書き込み処理の即時性（リアルタイム性）を確保するために（読み出し処理や書き込み処理を妨げないようにするために）、光ディスク２１からフォーカスを外さずに、所謂トレース状態のまま行われる。トレース状態のまま校正処理を行うことにより、校正処理前に、トレースを中断してフォーカスを光ディスク２１から外す動作や、校正処理後に、またフォーカスを光ディスク２１に合わせる動作等が不要になるので、高速に校正処理を行うことができるので、読み出し処理や書き込み処理のリアルタイム性を確保することができる。
【００８５】
初期キャリブレーション処理部２２１は、初期キャリブレーション処理の各工程を実行する、VRDC抽出処理部２３１、クールチャンネル２点校正処理部２３２、フルスケール評価処理部２３３、イレースチャンネル２点校正フェーズ１処理部２３４、ピークチャンネル２点校正フェーズ１処理部２３５、イレースチャンネル２点校正フェーズ２処理部２３６、ピークチャンネル２点校正フェーズ２処理部２３７、およびRATIO設定処理部２３８を有する。
【００８６】
VRDC抽出処理部２３１は、リードパワー出力時（読み出し動作時）における制御電圧VRDCを抽出する。この抽出した値は、他の工程に利用される。クールチャンネル２点校正処理部２３２は、クールパワーを制御するチャンネルであるクールチャンネルの制御電圧WDC5に関する校正処理を行う処理部である。より具体的には、クールチャンネル２点校正処理部２３２は、互いに異なる２つの目標値に対応する制御電圧WDC5を求め、その２点の関係に基づいて、書き込み処理時の目標値に対応するB2DAC１３７の指示値を校正する。
【００８７】
フルスケール評価処理部２３３は、RATIO用DACであるC1DAC１５５やC2DAC１５６のフルスケールをできるだけ有効利用するように、B3DAC１６２の値を決定する。この値は、ピークチャンネルやイレースチャンネルの校正処理に利用される。
【００８８】
イレースチャンネル２点校正フェーズ１処理部２３４およびイレースチャンネル２点校正フェーズ２処理部２３６は、イレースパワーを制御するチャンネルであるイレースチャンネルの制御電圧WDC3に関する校正処理を行う処理部である。また、ピークチャンネル２点校正フェーズ１処理部２３５およびピークチャンネル２点校正フェーズ２処理部２３７は、ピークパワーを制御するチャンネルであるピークチャンネルの制御電圧WDC2に関する校正処理を行う処理部である。より具体的には、イレースチャンネル２点校正フェーズ１処理部２３４およびピークチャンネル２点校正フェーズ１処理部２３５は、フルスケール評価処理部２３３が求めたB3DAC１６２の値を用いて、互いに異なる２つの目標値に対するC1DAC１５５やC2DAC１５６の指示値を求める（２点校正処理フェーズ１）。イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７は、上述した２つの目標値のそれぞれについて、イレースチャンネル２点校正フェーズ１処理部２３４およびピークチャンネル２点校正フェーズ１処理部２３５が求めたC1DAC１５５やC2DAC１５６の指示値を用いて、C1DAC１５５やC2DAC１５６の指示値を再度求める（２点校正処理フェーズ２）。
【００８９】
RATIO設定処理部２３８は、イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７により求められた、２つの目標値と、それらに対応するC1DAC１５５やC2DAC１５６の指示値との関係から、書き込み処理時のC1DAC１５５やC2DAC１５６の指示値を求め、設定する（校正する）。
【００９０】
動作時キャリブレーション処理部２２２は、動作時キャリブレーション処理の各工程を実行する、VRDC抽出処理部２４１、PL校正処理部２４２、待機処理部２４３、PH校正処理部２４４、RATIO補正処理部２４５、およびRATIO設定処理部２４６を有する。
【００９１】
動作時キャリブレーション処理は、基本的に、初期キャリブレーション処理の、イレースチャンネルおよびピークチャンネルに対する、２点校正処理フェーズ２に相当する処理を行う。クールパワーは、ピークパワーやイレースパワーに比べて精度が低くても構わないのでクールパワーに対する校正処理は省略される。また、ピークパワーやイレースパワーに対する校正処理のフェーズ１の処理は、前回の校正処理の結果を利用することにより省略される。
【００９２】
VRDC抽出処理部２４１は、VRDC抽出処理部２３１と同様に、読み出し処理時におけるリードチャンネルの制御電圧VRDC（リードパワーの指示値）を抽出する。PL校正処理部２４２は、上述した２つの目標値のうち、小さい方の目標値であるPLについて、C1DAC１５５やC2DAC１５６の指示値を求める。PH校正処理部２４４は、上述した２つの目標値のうち、大きい方の目標値であるPHについて、C1DAC１５５やC2DAC１５６の指示値を求める。
【００９３】
PH校正処理部２４４は、PL校正処理部２４２と同一のRUB（Recording Unit Block）に対して処理を行うため、待機処理部２４３は、PH校正処理部２４４による処理において、PL校正処理部２４２の処理結果の影響（履歴効果）が出ないように、PL校正処理部２４２による処理が終了した後、光ディスクが１回転する間、PH校正処理部２４４による処理の開始を待機させる。
【００９４】
RATIO補正処理部２４５は、PL校正処理部２４２およびPH校正処理部２４４の処理結果に基づいてCIDAC１５５およびC2DAC１５６の指示値（ERATIOおよびPRATIO）を補正し、RATIO設定処理部２４６は、PLおよびPHに対応するCIDAC１５５およびC2DAC１５６の指示値の関係から、書き込み処理時のCIDAC１５５およびC2DAC１５６の指示値（ERATIOおよびPRATIO）を求めて設定する。
【００９５】
次に、上述した光ディスクドライブ１０の各部の動作について説明する。最初に、通常時の読み出しや書き込みを行うときの動作について説明する。
【００９６】
光ディスク２１に対して情報の読み出しや書き込みを行う場合、図２のLD１１１は、レーザ光を発光出力する。上述したように、LD１１１は、LDD１１４より供給される電流の電流値に応じたパワーでレーザ光を出力する。換言すれば、LDD１１４は、LD１１１に供給する電流の電流値によってLD１１１の発光出力のパワーを制御する。
【００９７】
LD１１１の出力パワーは、情報の読み出し、情報の消去、情報の書き込み、または光ディスク２１の表面の冷却等、その処理内容に応じて互いに異なるパワーでレーザ光を発光出力する。上述したように、LDD１１４は、複数の電流を積み上げ（加算し）、その組み合わせの選択により、LD１１１の各パワーによるレーザ光の発光出力を実現する。
【００９８】
LDD１１４は、APC１１３よりチャンネル毎に供給される指示値（制御電圧）に応じた電流値の電流を、そのチャンネル毎に生成する。ライトストラテジ１２３は、WGATE、PEAK、ERASE等の制御信号により、積み上げる電流を選択する。
【００９９】
図５は、その電流の積み上げの様子を説明するための、レーザ光の波形の例を示す図である。図５において矢印２５１で示される区間が読み出し処理（Read）が行われる区間であり、矢印２５２で示される区間が書き込み処理（Write）が行われる区間である。
【０１００】
図５の例に示されるように、読み出し処理（Read）においては、リードチャンネルの制御電圧VRDCが変換された電流のみが選択され、LD１１１に供給される。従ってLD１１１は、リードパワーでレーザ光を発光出力する。このとき、矢印２６１に示されるように、APC１１３によってリードパワー（Read）、すなわち、リードパワーに対応する制御電圧VRDCでAPCがかかる。
【０１０１】
また、書き込み処理（Write）における、光ディスク２１表面の冷却時（クール）においては、クールチャンネルの制御電圧WDC5が変換された電流のみが選択され、LD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、クールパワー（制御電圧WDC5に相当するパワー）は、図５の例において矢印２６２および矢印２６３に示されるように、制御電圧VRDCに相当するリードパワー（矢印２６２）から、B2DAC１３７の出力に相当するパワー（矢印２６３）が減算されて生成される。矢印２６３により示されるB2DAC１３７の値は書き込み処理中固定されているので、APCは、矢印２６２により示される制御電圧VRDCによりかけられる。
【０１０２】
書き込み処理における、光ディスク２１に記録されている情報の消去（イレース）においては、クールチャンネルの制御電圧WDC5が変換された電流と、イレースチャンネルの制御電圧WDC3が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、イレースパワーは、図５の例において矢印２６２乃至矢印２６４に示されるように、クールパワー（矢印２６２および矢印２６３）に、制御電圧WDC3に相当するパワー（矢印２６４）が加算されて生成される。つまり、制御電圧WDC3は、イレースパワーとクールパワーとの差分を制御する。
【０１０３】
書き込み処理における、光ディスク２１への情報の書き込み（ピーク）においては、クールチャンネルの制御電圧WDC5が変換された電流と、ピークチャンネルの制御電圧WDC2が変換された電流とが選択され、互いに加算されてLD１１１に供給される。この電流に基づいて発光出力されたレーザ光のパワー、すなわち、ピークパワーは、図５の例において矢印２６２、矢印２６３、および矢印２６５に示されるように、クールパワー（矢印２６２および矢印２６３）に、制御電圧WDC2に相当するパワー（矢印２６５）が加算されて生成される。つまり、制御電圧WDC2は、ピークパワーとクールパワーとの差分を制御する。
【０１０４】
このように、LDD１１４は、APC１１３の複数のチャンネルより供給される制御電圧をそれぞれ変換した電流の組み合わせにより、LD１１１による各パワーによるレーザ光の発光出力を制御することができる。
【０１０５】
次に、通常の読み出し処理の際の（リード動作時の）、光学ヘッド部１６内の各部の動作について図６を参照して説明する。図６は、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。
【０１０６】
読み出し処理であるので、ライトストラテジ１２３は、制御信号WGATE、PEAK、およびERASEの値を全てオフにする。また、ライトストラテジ１２３は、制御信号SGATEを、読み出し時の電圧をサンプル／ホールドさせるように設定する。
【０１０７】
LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１２３より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。
【０１０８】
A1DAC１３３のレジスタには、リードパワーの目標値として、所定の指示値RPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値RPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、逐次比較型A/Dコンバータ１３６のB1DAC１４２のレジスタには指示値がセットされないので、B1DAC１４２は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプ（Ar）１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオフなので、電子スイッチ（SW）１７２は、アンプ（Ar）１７１からの電流を加算器１９１に供給する。
【０１０９】
なお、このとき、逐次比較型A/Dコンバータ１３６のAD１４１は、制御電圧VRDCの抽出（デジタル値化）を行わない。
【０１１０】
また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプ（Ac）１７３に供給する。制御電圧WDC5は、LDD１１４のアンプ（Ac）１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。ただし、制御信号WGATEがオフなので、電子スイッチ（SW）１７４は、アンプ（Ac）１７３からの電流を加算器１９１に供給しない。
【０１１１】
読み出し処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、逐次比較型A/Dコンバータ１５４のB3DAC１６２のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１６２は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１６２の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。
【０１１２】
なお、このとき、逐次比較型A/Dコンバータ１５４のAD１６１は、制御電圧VWDCの抽出（デジタル値化）は行わない。
【０１１３】
C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプ（Ae）１７７に供給する。制御電圧WDC3は、LDD１１４のアンプ（Ae）１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。ただし、制御信号ERASEがオフなので、電子スイッチ（SW）１７８は、アンプ（Ae）１７７からの電流を加算器１９１に供給しない。
【０１１４】
C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプ（Ap）１７５に供給する。制御電圧WDC2は、LDD１１４のアンプ（Ap）１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。ただし、制御信号PEAKがオフなので、電子スイッチ（SW）１７６は、アンプ（Ap）１７５からの電流を加算器１９１に供給しない。
【０１１５】
以上のように、通常の読み出し処理においては、加算器１９１にリードチャンネルの電流のみが供給される。従って、加算器１９１は、その電流をそのままLD１１１に供給する。以上によりLD１１１は、制御電圧VRDCに相当するリードパワーでレーザ光を発光出力する。
【０１１６】
なお、以上において、APC１１３は、読み出し処理の際も、クールチャンネルの制御電圧WDC5、ピークチャンネルの制御電圧WDC2、およびイレースチャンネルの制御電圧WDC3もLDD１１４に出力するように説明したが、これらの制御電圧は、読み出し処理時には利用されないのでAPC１１３は、これらを出力しないようにしてもよい。ただし、上述したように各制御電圧を出力させることにより、LDD１１４は、読み出し処理から書き込み処理に移行したときに、立ち上がり等のタイムラグを必要とせずに、直ぐに、各制御電圧に相当する電流をLD１１１に供給することができる。
【０１１７】
次に、通常の書き込み処理の際の、光学ヘッド部１６内の各部の動作について図７を参照して説明する。図７は、図６と同様に、図２に示される構成例における動作を説明する図であり、アクティブな導線を実線の矢印で示し、アクティブでない導線を点線矢印で示している。
【０１１８】
通常の書き込み処理であるので、ライトストラテジ１２３は、制御信号WGATE、PEAK、およびERASEの値を全てオンにする。厳密には、制御信号PEAKは、光ディスク２１に書き込みを行うときのみオンにされ、制御信号ERASEは、光ディスク２１に記録されている情報の消去を行うときのみオンにされる。すなわち、これらの制御信号は、書き込み処理中にオンオフの切り替えが行われる。
【０１１９】
また、ライトストラテジ１２３は、制御信号SGATEを、イレース処理時の電圧をサンプル／ホールドさせるように設定する。
【０１２０】
LD１１１の光出力がFPD１１２より光電変換された電圧値は、サンプル／ホールド部（S/H）１３１により、ライトストラテジ１２３より供給された制御信号SGATEのタイミングに従ってサンプル／ホールドされ、その電圧値は、アンプ１３２において増幅され、比較器１３４、および比較器１５２に供給される。
【０１２１】
A1DAC１３３のレジスタには、イレースパワーの目標値として、所定の指示値EPWRがセットされる。比較器１３４は、A1DAC１３３が出力する、レジスタにセットされた指示値EPWRに相当する電圧を、アンプ１３２の出力から減算する。なお、逐次比較型A/Dコンバータ１３６のB1DAC１４２のレジスタには指示値がセットされないので、B1DAC１４２は、アナログ電圧を出力しない。従って、制御電圧調整部１３５は、比較器１３４の出力を選択し、比較器１３４が出力する差分値に基づいて制御電圧VRDCの電圧値を制御する。その制御電圧VRDCは、リードチャンネルの出力として、LDD１１４のアンプ（Ar）１７１において電流に変換される。変換された電流は電子スイッチ（SW）１７２に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７２は、アンプ（Ar）１７１からの電流を加算器１９１に供給しない。
【０１２２】
なお、このとき、逐次比較型A/Dコンバータ１３６のAD１４１は、制御電圧VRDCの抽出（デジタル値化）を行わない。
【０１２３】
また、制御電圧VRDCは減算器１３８にも供給される。B2DAC１３７のレジスタには、所定の指示値P1INISETがセットされる。減算器１３８は、B2DAC１３７が出力する、レジスタにセットされた指示値P1INISETに相当する電圧を、制御電圧VRDCから減算する。電子スイッチ（SW）１３９は、減算器１３８の出力を選択し、それをクールチャンネルの出力（制御電圧WDC5）として、LDD１１４のアンプ（Ac）１７３に供給する。制御電圧WDC5は、LDD１１４のアンプ（Ac）１７３において電流に変換される。変換された電流は電子スイッチ（SW）１７４に供給される。制御信号WGATEがオンなので、電子スイッチ（SW）１７４は、アンプ（Ac）１７３からの電流を加算器１９１に供給する。
【０１２４】
通常の書き込み処理においては、A2DAC１５１のレジスタには指示値がセットされない。従って、比較器１３４は、比較結果を出力しない。ただし、逐次比較型A/Dコンバータ１５４のB3DAC１６２のレジスタにイレースパワーとピークパワーを制御する指示値P2INISETがセットされる。B3DAC１６２は、そのP2INISETに相当する電圧を制御電圧調整部１５３の入力に印加する。制御電圧調整部１５３は、そのB3DAC１６２の出力を選択し、制御電圧VWDCとしてC1DAC１５５およびC2DAC１５６に供給する。
【０１２５】
なお、このとき、逐次比較型A/Dコンバータ１５４のAD１６１は、制御電圧VWDCの抽出（デジタル値化）は行わない。
【０１２６】
C1DAC１５５は、レジスタにセットされた指示値ERATIOに相当する比率で制御電圧VRDCを減衰させ、イレースチャンネルの出力（制御電圧WDC3）として、LDD１１４のアンプ（Ae）１７７に供給する。制御電圧WDC3は、LDD１１４のアンプ（Ae）１７７において電流に変換される。変換された電流は電子スイッチ（SW）１７８に供給される。制御信号ERASEがオンのとき、電子スイッチ（SW）１７８は、アンプ（Ae）１７７からの電流を加算器１９１に供給する。
【０１２７】
C2DAC１５６は、レジスタにセットされた指示値PRATIOに相当する比率で制御電圧VRDCを減衰させ、ピークチャンネルの出力（制御電圧WDC2）として、LDD１１４のアンプ（Ap）１７５に供給する。制御電圧WDC2は、LDD１１４のアンプ（Ap）１７５において電流に変換される。変換された電流は電子スイッチ（SW）１７６に供給される。制御信号PEAKがオンのとき、電子スイッチ（SW）１７６は、アンプ（Ap）１７５からの電流を加算器１９１に供給する。
【０１２８】
以上のように、通常の書き込み処理においては、加算器１９１には、クールチャンネルの電流が供給されるとともに、イレースチャンネルまたはピークチャンネルの電流が必要に応じて供給される。従って、加算器１９１は、それらの同時に供給される電流を加算し、LD１１１に供給する。以上によりLD１１１は、適宜、各パワーでレーザ光を発光出力する。
【０１２９】
なお、以上において、APC１１３は、通常の書き込み処理の際も、リードチャンネルの制御電圧VRDCもLDD１１４に出力するように説明したが、制御電圧VRDCは、通常の書き込み処理時には利用されないのでAPC１１３は、この制御電圧VRDCを出力しないようにしてもよい。ただし、上述したように制御電圧VRDCを出力させることにより、LDD１１４は、書き込み処理から読み出し処理に移行したときに、立ち上がり等のタイムラグを必要とせずに、直ぐに、制御電圧VRDCに相当する電流をLD１１１に供給することができる。
【０１３０】
以上のようなAPCシステムに対して、システムコントローラ１１のCPU３１は、校正処理を行う。以下に、その校正処理について説明する。最初に、初期キャリブレーション処理の流れについて図８のフローチャートを参照して説明する。必要に応じて図９を参照して説明する。
【０１３１】
初期キャリブレーション処理が開始されると、初期キャリブレーション処理部２２１のVRDC抽出処理部２３１は、ステップＳ１において、図９の範囲２７１に示されるように、読み出し（リード）動作時においてリードパワーに対応する制御電圧VRDCをAD１４１によりデジタル値として取り込むリード動作時制御電圧取り込み処理を実行し、リード動作時の制御電圧VRDCを取り込む。
【０１３２】
ステップＳ２において、クールチャンネル２点校正処理部２３２は、図９の範囲２７２に示されるように、２つの目標値を用いて書き込み処理時のB2DAC１３７の指示値を求めるクールチャンネル２点校正処理を行う。
【０１３３】
ステップＳ３において、フルスケール評価処理部２３３は、図９の範囲２７３に示されるように、RATIOを決定するためのC1DAC１５５およびC2DAC１５６のフルスケールをより有効に活用できるように、B3DAC１６２の指示値を設定するフルスケール評価処理を行う。
【０１３４】
ステップＳ４において、イレースチャンネル２点校正フェーズ１処理部２３４は、図９の範囲２７４に示されるように、２つの目標値を用いて書き込み処理時のC1DAC１５５の指示値を求めるイレースチャンネル２点校正フェーズ１処理（１回目の校正処理）を行う。ステップＳ５において、ピークチャンネル２点校正フェーズ１処理部２３５は、図９の範囲２７５に示されるように、２つの目標値を用いて書き込み処理時のC2DAC１５６の指示値を求めるピークチャンネル２点校正フェーズ１処理（１回目の校正処理）を行う。
【０１３５】
ステップＳ６において、イレースチャンネル２点校正フェーズ２処理部２３６は、校正処理の精度を向上させるために、図９の範囲２７６に示されるように、２回目のイレースチャンネル２点校正処理（イレースチャンネル２点校正フェーズ２）を行う。ステップＳ７において、ピークチャンネル２点校正フェーズ２処理部２３７は、校正処理の精度を向上させるために、図９の範囲２７７に示されるように、２回目のピークチャンネル２点校正処理（ピークチャンネル２点校正フェーズ２）を行う。
【０１３６】
ステップＳ８において、RATIO設定処理部２３８は、上述した処理により設定された、書き込み処理時にB3DAC１６２のレジスタにセットされる値P2INISET@WRに応じて書き込み処理時にC1DAC１５５のレジスタにセットされる値ERATIO@WR、並びに、書き込み処理時にC2DAC１５６のレジスタにセットされる値PRATIO@WRを設定する。
【０１３７】
ステップＳ８の処理が終了すると、初期キャリブレーション処理が終了する。
【０１３８】
次に、ステップＳ１乃至ステップＳ７の各処理の詳細について説明する。最初に、ステップＳ１において実行されるリード動作時制御電圧取り込み処理の流れの例を図１０のフローチャートを参照して説明する。必要に応じて図１１を参照して説明する。図１１は、図２を参照して説明した光学ヘッド部１６の各部の、リード動作時制御電圧取り込み処理実行時の動作の様子の例を示す図である。
【０１３９】
リード動作時制御電圧取り込み処理が開始されると、VRDC抽出処理部２３１は、ステップＳ２１において、ライトストラテジ１２３を制御して、リードチャンネルのみをオンにさせる。図１１に示されるようにライトストラテジ１２３は、VRDC抽出処理部２３１からの要求に基づいて、制御信号WGATE、PEAK、およびERASEを全てオフにする（点線）。WGATEがオフになると、NOT回路１８１により、電子スイッチ（SW）１７２には、オン状態の制御信号が供給される。つまり、リードチャンネルのみがオン状態となる。これにより、光学ヘッド部１６の各部は、基本的に読み出し処理時の動作を行う。
【０１４０】
ステップＳ２２において、VRDC抽出処理部２３１は、APCの目標値としてA1DAC１３３の指示値にリードパワーRPWRを設定し、ステップＳ２３において、各部を制御してAPC制御を行う。比較器１３４は、アンプ１３２の出力電圧と、A1DAC１３３より出力されるRPWRに相当する電圧とを比較し、その差分値を制御電圧調整部１３５に供給する。制御電圧調整部１３５は、比較器１３４の差分値を入力として選択し、その値に応じて制御電圧VRDCを調整する。
【０１４１】
ステップＳ２４において、VRDC抽出処理部２３１は、AD１４１を制御して、制御電圧VRDCをデジタル値RINTMONに変換して抽出する。RINTMONを得ると、VRDC抽出処理部２３１は、ステップＳ２５において、抽出したデジタル値RINTMONに対応するB1DAC１４２の指示値を求める。B1DAC１４２の指示値を求めると、VRDC抽出処理部２３１は、リード動作時制御電圧取り込み処理を終了し、処理を図８のステップＳ１に戻し、ステップＳ２以降の処理を実行させる。
【０１４２】
次に、図８のステップＳ２において実行されるクールチャンネル２点校正処理の流れの例を図１２のフローチャートを参照して説明する。必要に応じて図１３を参照して説明する。図１３は、図２を参照して説明した光学ヘッド部１６の各部の、クールチャンネル２点校正処理実行時の動作の様子の例を示す図である。
【０１４３】
クールチャンネル２点校正処理部２３２は、書き込み処理時のクールパワーの制御を校正する。つまり、クールチャンネル２点校正処理部２３２は、図５や図７を参照して説明したように、リードパワーとクールパワーの差分値を制御するB2DAC１３７の指示値の校正を行う。クールチャンネル２点校正処理部２３２は、書き込み処理時と同様に、LD１１１にクールパワーでレーザ発光させながら、互いに異なる所定の目標値PLとPHとでAPC制御を行い、各目標値に対応する制御電圧VRDCから、書き込み処理時のB2DAC１３７の指示値を求める（２点校正）。
【０１４４】
PLおよびPHは、予め定められた所定の値の、２点校正用の目標値である。小さい方の目標値がPLで大きいほうの目標値がPHである。このPLおよびPHの値は、光ディスクドライブ１０が正常に動作する範囲（LD１１１の故障や光ディスク２１の破壊等が生じない範囲）であれば、任意の値を設定することができる。
【０１４５】
クールチャンネル２点校正処理が開始されると、クールチャンネル２点校正処理部２３２は、ステップＳ４１において、ライトストラテジ１２３を制御して、クールチャンネルのみをオンにさせる。図１３に示されるようにライトストラテジ１２３は、クールチャンネル２点校正処理部２３２からの要求に基づいて、制御信号WGATEをオンにし（実線）、PEAK、およびERASEをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。制御信号PEAKおよびERASEはオフであるので、ピークチャンネルおよびイレースチャンネルもオフとなる。つまり、クールチャンネルのみがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をクールパワーで発光する時と同様の動作を行う。
【０１４６】
ステップＳ４２において、クールチャンネル２点校正処理部２３２は、A1DAC１３３の指示値に、クールチャンネルの校正処理時用の所定のパワーP1PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。目標値を設定すると、クールチャンネル２点校正処理部２３２は、ステップＳ４３において、各部を制御してAPC制御を行う。
【０１４７】
比較器１３４は、アンプ１３２の出力電圧と、A1DAC１３３より出力されるP1PWRに相当する電圧とを比較し、その差分値を制御電圧調整部１３５に供給する。制御電圧調整部１３５は、比較器１３４の差分値を入力として選択し、その値に応じて制御電圧VRDCを調整する。調整された制御電圧VRDCは、電子スイッチ（SW）１３９により、クールチャンネルから制御電圧WDC5としてLDD１１４に出力される。つまり、クールパワーについてAPC制御が行われる。
【０１４８】
ステップＳ４４において、クールチャンネル２点校正処理部２３２は、AD１４１を制御して、制御電圧VRDCをデジタル値P1INTMON（図１３）に変換して抽出する。P1INTMONを得ると、クールチャンネル２点校正処理部２３２は、ステップＳ４５に処理を進め、今度は、A1DAC１３３の指示値に、クールチャンネルの校正処理時用の所定のパワーP1PWRとしてPHを設定する。つまり、このときAPCの目標値はPHに設定される。目標値を設定すると、クールチャンネル２点校正処理部２３２は、ステップＳ４６において、ステップＳ４３の場合と同様に、各部を制御してAPC制御を行い、ステップＳ４７において、ステップＳ４４の場合と同様に、AD１４１を制御して、制御電圧VRDCをデジタル値P1INTMON（図１３）に変換して抽出する。
【０１４９】
目標値PLおよびPHにおいて制御電圧VRDC（P1INTMON）を取得すると、クールチャンネル２点校正処理部２３２は、ステップＳ４８において、目標値を、クールパワー出力時の目標値PCとするときのクールチャンネルの制御電圧WDC5（WDC5@PC）を算出し、ステップＳ４９において、その算出したWDC5@PCを用いて、書き込み処理時のB2DAC１３７の指示値P1INISET@WRを算出する。
【０１５０】
P1INISET@WRを算出すると、クールチャンネル２点校正処理部２３２は、クールチャンネル２点校正処理を終了し、処理を図８のステップＳ２に戻し、ステップＳ３以降の処理を実行させる。
【０１５１】
図１４および図１５を参照して、B1DAC１４２の指示値およびB2DAC１３７の指示値の算出の具体的な例を説明する。
【０１５２】
図１４は、上述した、初期キャリブレーション処理の、リード動作時制御電圧取り込み処理と、クールチャンネル２点校正処理の様子を示す模式図である。
【０１５３】
最初に、B1DAC１４２の指示値の算出方法について説明する。AD１４１とB1DAC１４２は、ともに同じ逐次比較型A/Dコンバータ１３６が有する機能であるので、両者の入出力の関係は既知である。つまり、VRDC抽出処理部２３１は、AD１４１より出力されるデジタル値に基づいて、B1DAC１４２が、AD１４１の入力電圧と同じ電圧を出力するように、入力デジタル値を求めることができる。
【０１５４】
リード動作時制御電圧取り込み処理において、矢印２８１に示されるリードパワーに対応する制御電圧VRDCとして抽出されたAD１４１の出力デジタル値RINTMONの値がR@RDとする。また、AD１４１の出力デジタル値をB1DAC１４２の入力デジタル値とするとB1DAC１４２の出力電圧がAD１４１の入力電圧に一致するとする。
【０１５５】
そして、読み出し処理時と書き込み処理時においてB1DAC１４２の指示値を変更しないとすると、書き込み処理時のB1DAC１４２の指示値RINISET@WRは、リード動作時制御電圧取り込み処理において得られた、AD１４１の出力電圧RINTMONの値R@RDを用いて、例えば、以下の式（１）のように算出することができる。
【０１５６】
【数１】
0004433031.tif 000002
【０１５７】
次に、B2DAC１３７の指示値の算出方法について説明する。上述したクールチャンネル２点校正処理により得られる、目標値PL（矢印２８２）に対応するAD１４１の出力デジタル値P1INTMONの値がP1@PLとし、目標値PH（矢印２８３）に対応するAD１４１の出力デジタル値P1INTMONの値がP1@PHとすると、それらの値から、目標値とP1INTMONとの関係を、図１５に示すグラフの直線２９１で表わすことができる。
【０１５８】
この直線２９１を用いて、任意の目標値に対応するP1INTMONを算出することができる。つまり、目標値を、クールパワー出力時の目標値PCとするときのクールチャンネルの制御電圧WDC5（WDC5@PC）を算出することができる。（図１３に示されるように、制御電圧WDC5と制御電圧VRDCとは等価であり、制御電圧VRDCとB1DAC１４２の入力デジタル値RINISET@WRは等価であり、B1DAC１４２の入力デジタル値RINISETとAD１４１の出力デジタル値RINTMON（P1INTMON）は等価である。つまり、WDC5@PCとP1INTMON@PCは等価である。）このとき、クールチャンネル２点校正処理部２３２が、図１５に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいて制御電圧VWDC@PCを求めるようにしてもよいが、以下の式（２）を用いて算出するようにしてもよい。
【０１５９】
【数２】
0004433031.tif 000003
【０１６０】
リード動作時制御電圧取り込み処理結果から、書き込み処理時のB2DAC１３７の指示値P1INISET@WRは、以下の式（３）のように算出することができる。
【０１６１】
【数３】
0004433031.tif 000004
【０１６２】
以上の様に、初期キャリブレーション処理部２２１は、実際の書き込み処理時の動作と同様に動作させて２点校正処理を行うことにより、書き込み処理時のクールチャンネルの制御電圧WDC5の制御の校正を、容易に、より高精度に行うことができる。
【０１６３】
次に、図８のステップＳ３において実行されるフルスケール評価処理の流れの例を図１６のフローチャートを参照して説明する。必要に応じて図１７および図１８を参照して説明する。図１７は、図２を参照して説明した光学ヘッド部１６の各部の、イレースチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。図１８は、図２を参照して説明した光学ヘッド部１６の各部の、ピークチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【０１６４】
フルスケール評価処理部２３３は、イレースチャンネルとピークチャンネルの比（RATIO）をそれぞれ決定するためのC1DAC１５５およびC2DAC１５６のフルスケールをより有効に活用できるように、C1DAC１５５およびC2DAC１５６の指示値を設定するフルスケール評価処理を行う。APC１１３の他のD/Aコンバータが１０ビットであるのに対してC1DAC１５５およびC2DAC１５６は分解能８ビットのD/Aコンバータを用いており、特に、そのフルスケールをより有効に利用することが望ましい。
【０１６５】
C1DAC１５５およびC2DAC１５６は、制御電圧VWDC、すなわち、B3DAC１６２の出力電圧を基準にRATIOを決定する。従って、例えばB3DAC１６２の値が小さすぎると、C1DAC１５５およびC2DAC１５６はRATIOを小さく設定することができなくなる。逆に、B3DAC１６２の値が大きすぎると、C1DAC１５５およびC2DAC１５６はRATIOを大きく設定することができなくなる。つまり、C1DAC１５５およびC2DAC１５６の指示値として、分解能８ビットのうち一部の狭い範囲しか設定することができなくなる恐れがある。換言すれば、その設定可能なRATIOの範囲にC1DAC１５５およびC2DAC１５６の分解能のより広い範囲を割り当てることにより、より細かなRATIO設定を行うことができるようになる。
【０１６６】
そこで、まず、フルスケール評価処理部２３３は、C1DAC１５５およびC2DAC１５６の指示値、すなわち、イレースチャンネルとピークチャンネルのRATIOを最大（フルスケール）として、そのときの制御電圧VWDC（B3DAC１６２の指示値）を求める（フルスケールを評価する）。
【０１６７】
フルスケール評価処理が開始されると、フルスケール評価処理部２３３は、ステップＳ６１において、C1DAC１５５の指示値ERATIOおよびC2DAC１５６の指示値PRATIOを最大に設定する。
【０１６８】
ステップＳ６２において、フルスケール評価処理部２３３は、ライトストラテジ１２３を制御して、クールチャンネルとイレースチャンネルをオンにする。図１７に示されるようにライトストラテジ１２３は、フルスケール評価処理部２３３からの要求に基づいて、制御信号WGATEとERASEをオンにし（実線）、PEAKをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をイレースパワーで発光する時と同様の動作を行う。つまり、フルスケール評価処理部２３３は、C1DAC１５５のフルスケールの評価を先に行う。
【０１６９】
ステップＳ６３において、フルスケール評価処理部２３３は、目標値を、上述した２点校正処理の大きい方の目標値PHとするようにA2DAC１５１の指示値P2PWRを設定する。つまり、このときAPCのイレースチャンネルの目標値はPHに設定される。このときの目標値は任意の値にすることが可能であるが、制御電圧VWDCをより大きな値にするために、目標値もより大きな値とする方が望ましい。目標値を設定すると、フルスケール評価処理部２３３は、ステップＳ６４において、各部を制御してAPC制御を行う。
【０１７０】
図１７に示されるように、比較器１５２は、アンプ１３２の出力電圧と、A2DAC１５１より出力されるP2PWR（PH）に相当する電圧とを比較し、その差分値を制御電圧調整部１５３に供給する。制御電圧調整部１５３は、比較器１５２の差分値を入力として選択し、その値に応じて制御電圧VWDCを調整する。調整された制御電圧VWDCは、C1DAC１５５によりERATIOで減衰され、イレースチャンネルから、制御電圧WDC3としてLDD１１４に出力される。
【０１７１】
なお、このとき、図１７に示されるように、クールチャンネルの制御電圧WDC5は固定値とされる。すなわち、A1DAC１３３の指示値はセットされず、B1DAC１４２の指示値RINISETにリード動作時制御電圧取り込み処理により求められたRINISET@WRがセットされる。また、B2DAC１３７の指示値P1INISETには、クールチャンネル２点校正処理により求められたP1INISET@WRがセットされる。電子スイッチ（SW）１３９は、減算器１３８の出力を選択する。すなわち、制御電圧WDC5は、RINISET@WR−P1INISET@WRとなる。
【０１７２】
つまり、LDD１１４の加算器１９１において、クールチャンネルの制御電圧WDC5に基づく電流と、イレースチャンネルの制御電圧WDC3に基づく電流とが加算され、LD１１１に供給される。つまり、イレースパワーについてAPC制御が行われる。
【０１７３】
ステップＳ６５において、フルスケール評価処理部２３３は、AD１６１を制御して、制御電圧VWDCをデジタル値EINTMON（図１７）に変換して抽出する。EINTMONを得ると、フルスケール評価処理部２３３は、今度はC2DAC１５６のフルスケールの評価を行う。
【０１７４】
ステップＳ６６において、フルスケール評価処理部２３３は、ライトストラテジ１２３を制御して、クールチャンネルとピークチャンネルをオンにする。図１８に示されるようにライトストラテジ１２３は、フルスケール評価処理部２３３からの要求に基づいて、制御信号WGATEとPEAKをオンにし（実線）、ERASEをオフにする（点線）。WGATEがオンになると、リードチャンネルがオフ状態となり、クールチャンネルがオン状態となる。これにより、光学ヘッド部１６の各部は、書き込み処理における、レーザ光をピークパワーで発光する時と同様の動作を行う。
【０１７５】
フルスケール評価処理部２３３は、ステップＳ６７において、ステップＳ６３の場合と同様に、A2DACの指示値P2PWRをPHに設定する。つまり、このときもAPCのピークチャンネルの目標値はPHに設定される。このときの目標値は任意の値にすることが可能であるが、制御電圧VWDCをより大きな値にするために、目標値もより大きな値とする方が望ましい。目標値を設定すると、フルスケール評価処理部２３３は、ステップＳ６８において、各部を制御してAPC制御を行う。
【０１７６】
図１８に示されるように、このときのAPC１１３の各部の動作は、図１７の場合と同様である。LDD１１４の加算器１９１において、クールチャンネルの制御電圧WDC5に基づく電流と、ピークチャンネルの制御電圧WDC2に基づく電流とが加算され、LD１１１に供給される。つまり、ピークパワーについてAPC制御が行われる。
【０１７７】
ステップＳ６９において、フルスケール評価処理部２３３は、AD１６１を制御して、制御電圧VWDCをデジタル値PINTMON（図１８）に変換して抽出する。PINTMONを得ると、フルスケール評価処理部２３３は、ステップＳ７０において、EINTMONおよびPINTMONに基づいてB3DAC１６２の指示値P2INISETを算出する（式（４））。
【０１７８】
【数４】
0004433031.tif 000005
【０１７９】
式（４）において、P2INISET@WRは、書き込み処理時のB3DAC１６２の指示値を示し、E@PHは、目標値をPH、ERATIOを最大値としたときのEINTMONを示し、P@PHは、目標値をPH、PRATIOを最大値としたときのPINTMONを示し、f（A,B）はAとBを変数とする関数を示す。なお、この関数はどのようなものを用いても良い。一例としては、イレース、ピークのそれぞれのチャンネルで設定される最大のパワー設定を行った場合のEINTMON、PINTMONの推定値の大きい方の値に例えば１０ほどのマージンを加算した値を結果として出力する関数があげられる。
【０１８０】
なお、逐次比較型A/Dコンバータ１３６の場合と同様に、AD１６１の出力デジタル値をB3DAC１６２の入力デジタル値とするとB3DAC１６２の出力電圧は、AD１６１の入力電圧に一致するものとする。
【０１８１】
P2INISET@WRを算出すると、フルスケール評価処理部２３３は、フルスケール評価処理を終了し、処理を図８のステップＳ３に戻し、ステップＳ４以降の処理を実行させる。
【０１８２】
以上のようなフルスケールの評価の結果に基づいて、イレースチャンネル２点校正フェーズ１処理部２３４はイレースチャンネルの制御の校正処理を、ピークチャンネル２点校正フェーズ１処理部２３５はピークチャンネルの制御の校正処理を、それぞれ行う。
【０１８３】
次に、図８のステップＳ４において実行されるイレースチャンネル２点校正フェーズ１処理の流れの例を図１９のフローチャートを参照して説明する。必要に応じて図１７および図２０を参照して説明する。つまり、このイレースチャンネル２点校正フェーズ１処理実行時の光学ヘッド部１６は、基本的にイレースチャンネルに対するフルスケール評価処理実行時と同様に動作する。つまり、この場合も、APC１１３は、書き込み処理時と同様に動作する。
【０１８４】
イレースチャンネル２点校正フェーズ１処理部２３４は、クールチャンネル２点校正処理と同様に、目標値PLおよびPHの２点を用いた２点校正により、イレースチャンネルの校正を行う。ただし、イレースチャンネルの場合、クールチャンネルの場合と異なり、初期値設定用D/Aコンバータとして、ピークチャンネルと共通のB3DAC１６２が用いられ、イレースチャンネルのみの制御は、RATIO用DACであるC1DAC１５５の指示値ERATIOにより行われる。従ってイレースチャンネルの制御の校正は、C1DAC１５５の指示値ERATIOの校正により行われる。
【０１８５】
ところで、図２０Ａは、図２のAPC１１３の、イレースチャンネルに関する部分を抽出して示したものであるが、例えば、P2INISETとして値「２００」を設定し、ERATIOとして値「１００」を設定したとすると、イレースチャンネルの制御電圧WDC3は、以下の式（５）のように示される。
【０１８６】
【数５】
0004433031.tif 000006
【０１８７】
式（５）においてＫ（Ｘ）は、Ｘに比例する値を示す。つまり、制御電圧WDC3は、P2INISETとERATIOの積に比例する。従って、例えば、式（６）に示されるように、P2INISETとERATIOの値を交換しても制御電圧WDC3の値は変化しない。
【０１８８】
【数６】
0004433031.tif 000007
【０１８９】
つまり、P2INISETとERATIOは乗せ換え可能である。また、上述したように、AD１６１の出力デジタル値をB3DAC１６２の入力デジタル値とするとB3DAC１６２の出力電圧は、AD１６１の入力電圧に一致する。つまり、実際にAPC制御された制御電圧VWDC（AD１６１の出力デジタル値）を用いて、ERATIOの値を校正することが可能である。
【０１９０】
また、図２０Ｂは、図２のAPC１１３の、イレースチャンネルとピークチャンネルに関する部分を抽出して示したものである。上述したように、P2INISET@WRは、フルスケール評価処理によりERATIOおよびPRATIOのフルスケールで最適化された固定値である。従って、このP2INISET@WRに対応するERATIOを求めることによりERATIOを適切に校正することができる。
【０１９１】
そのために、イレースチャンネル２点校正フェーズ１処理部２３４は、上述したような乗せ換えを利用して、AD１６１の出力デジタル値を用いて、ERATIOの２点校正処理を行う。
【０１９２】
イレースチャンネル２点校正フェーズ１処理が開始されると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９１において、図１６のステップＳ６２と同様に、ライトストラテジ１２３を制御して、クールチャンネルおよびイレースチャンネルをオンにさせる。つまり、光学ヘッド部１６の各部は、基本的に書き込み処理におけるレーザ光をクールパワーで発光する時の動作を行う。
【０１９３】
ステップＳ９２において、イレースチャンネル２点校正フェーズ１処理部２３４は、フルスケール評価処理において求められた、書き込み処理時のB3DAC１６２の指示値P2INISET@WRに基づいて、ERATIOを設定する。具体的には、B3DAC１６２の分解能が１０ビットであり、C1DAC１５５の分解能が８ビットであるので、イレースチャンネル２点校正フェーズ１処理部２３４は、P2INISET@WR／４をERATIOとして設定する。
【０１９４】
ERATIOを設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９３において、A2DAC１５１の指示値P2PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。目標値を設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９４において、各部を制御してAPC制御を行う。光学ヘッド部１６の各部は、図１７を参照して説明したように、書き込み処理時と同様に動作する。つまり、イレースパワーについてAPC制御が行われる。
【０１９５】
ステップＳ９５において、イレースチャンネル２点校正フェーズ１処理部２３４は、AD１６１を制御して、制御電圧VWDCをデジタル値EINTMON（図１７）に変換して抽出する。EINTMON（E@PL）を得ると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９６において、式（７）に示されるように、そのE@PLをERATIOに乗せ換え、目標値をPLとするときのERATIOであるERATIO@PLを算出する。
【０１９６】
【数７】
0004433031.tif 000008
【０１９７】
目標値をPLとするときのERATIOを求めると、イレースチャンネル２点校正フェーズ１処理部２３４は、次に、目標値をPHとするときのERATIOの算出を行う。
【０１９８】
ステップＳ９７において、イレースチャンネル２点校正フェーズ１処理部２３４は、A2DAC１５１の指示値P2PWRとしてPHを設定する。つまり、このときAPCの目標値はPHに設定される。目標値を設定すると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ９８において、各部を制御してAPC制御を行う。この場合も、光学ヘッド部１６の各部は、図１７を参照して説明したように、書き込み処理時と同様に動作し、イレースパワーについてAPC制御が行われる。
【０１９９】
ステップＳ９９において、イレースチャンネル２点校正フェーズ１処理部２３４は、AD１６１を制御して、制御電圧VWDCをデジタル値EINTMON（図１７）に変換して抽出する。EINTMON（E@PH）を得ると、イレースチャンネル２点校正フェーズ１処理部２３４は、ステップＳ１００において、式（８）に示されるように、そのE@PHをERATIOに乗せ換え、目標値をPHとするときのERATIOであるERATIO@PHを算出する。
【０２００】
【数８】
0004433031.tif 000009
【０２０１】
目標値をPHとするときのERATIOを算出すると、イレースチャンネル２点校正フェーズ１処理部２３４は、イレースチャンネル２点校正フェーズ１処理を終了し、処理を図８のステップＳ４に戻し、ステップＳ５以降の処理を実行させる。
【０２０２】
次に、図８のステップＳ５において実行されるピークチャンネル２点校正フェーズ１処理の流れの例を図２１のフローチャートを参照して説明する。必要に応じて図１８を参照して説明する。つまり、このピークチャンネル２点校正フェーズ１処理実行時の光学ヘッド部１６は、基本的にピークチャンネルに対するフルスケール評価処理実行時と同様に動作する。つまり、この場合も、APC１１３は、書き込み処理時と同様に動作する。
【０２０３】
ピークチャンネル２点校正フェーズ１処理部２３５は、クールチャンネル２点校正処理と同様に、目標値PLおよびPHの２点を用いた２点校正により、ピークチャンネルの校正を行う。イレースチャンネルの場合と同様に、ピークチャンネルの制御の校正は、RATIO用D/AコンバータであるC2DAC１５６の指示値PRATIOの校正により行われる。その校正の方法は、基本的に図２０を参照して説明したERATIOの場合と同様である。
【０２０４】
ピークチャンネル２点校正フェーズ１処理が開始されると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２１において、図１６のステップＳ６６と同様に、ライトストラテジ１２３を制御して、クールチャンネルおよびピークチャンネルをオンにさせる。つまり、光学ヘッド部１６の各部は、基本的に書き込み処理におけるレーザ光をピークパワーで発光する時の動作を行う。
【０２０５】
ステップＳ１２２において、ピークチャンネル２点校正フェーズ１処理部２３５は、フルスケール評価処理において求められた、書き込み処理時のB3DAC１６２の指示値P2INISET@WRに基づいて、PRATIOを設定する（P2INISET@WR／４）。
【０２０６】
PRATIOを設定すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２３において、A2DAC１５１の指示値P2PWRとしてPLを設定する。つまり、このときAPCの目標値はPLに設定される。ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２４において、各部を制御してAPC制御を行う。光学ヘッド部１６の各部は、図１８を参照して説明したように、書き込み処理時と同様に動作する。つまり、ピークパワーについて目標値をPLとするAPC制御が行われる。
【０２０７】
ステップＳ１２５において、ピークチャンネル２点校正フェーズ１処理部２３５は、AD１６１を制御して、制御電圧VWDCをデジタル値PINTMON（図１８）に変換して抽出する。PINTMON（P@PL）を得ると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２６において、式（９）に示されるように、そのP@PLをPRATIOに乗せ換え、目標値をPLとするときのPRATIOであるPRATIO@PLを算出する。
【０２０８】
【数９】
0004433031.tif 000010
【０２０９】
目標値をPLとするときのPRATIOを求めると、ピークチャンネル２点校正フェーズ１処理部２３５は、次に、目標値をPHとするときのPRATIOの算出を行う。
【０２１０】
ステップＳ１２７において、ピークチャンネル２点校正フェーズ１処理部２３５は、A2DAC１５１の指示値P2PWRとしてPHを設定する。APCの目標値をPHに設定すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１２８において、各部を制御してAPC制御を行う。この場合も、光学ヘッド部１６の各部は、図１８を参照して説明したように、書き込み処理時と同様に動作し、ピークパワーについてAPC制御が行われる。
【０２１１】
ステップＳ１２９において、ピークチャンネル２点校正フェーズ１処理部２３５は、AD１６１を制御して、制御電圧VWDCをデジタル値PINTMON（図１８）に変換して抽出する。PINTMON（P@PH）を得ると、ピークチャンネル２点校正フェーズ１処理部２３５は、ステップＳ１３０において、式（１０）に示されるように、そのP@PHをPRATIOに乗せ換え、目標値をPHとするときのPRATIOであるPRATIO@PHを算出する。
【０２１２】
【数１０】
0004433031.tif 000011
【０２１３】
目標値をPHとするときのPRATIOを算出すると、ピークチャンネル２点校正フェーズ１処理部２３５は、ピークチャンネル２点校正フェーズ１処理を終了し、処理を図８のステップＳ５に戻し、ステップＳ６以降の処理を実行させる。
【０２１４】
イレースチャンネルおよびピークチャンネルのそれぞれについて、１回目の２点校正処理（フェーズ１）が行われると、それらの校正処理において算出されたEINTMONおよびPINTMONをさらにERATIOおよびPRATIOに乗せ換え、２回目の２点校正処理（フェーズ２）が行われる。
【０２１５】
１回目の２点校正処理は、目標値がPHの場合もPLの場合も、ERATIOおよびPRATIOの値には共通の値P2INISET@WRを用いて行った。従って、算出されたERATIOおよびPRATIOの値には、許容できない程の大きな誤差が含まれている可能性がある。そこで、より高精度に校正処理を行うようにするために、イレースチャンネル２点校正フェーズ２処理部２３６およびピークチャンネル２点校正フェーズ２処理部２３７は、それぞれ、ERATIOまたはPRATIOについて、フェーズ１において算出されたERATIOおよびPRATIOを用いて、再度、フェーズ１と同様の２点校正処理（フェーズ２）を行う。
【０２１６】
図８のステップＳ６において実行されるイレースチャンネル２点校正フェーズ２処理の流れの例を図２２のフローチャートを参照して説明する。
【０２１７】
イレースチャンネル２点校正フェーズ２処理は、イレースチャンネル２点校正フェーズ１処理と基本的に同様である。従って、イレースチャンネル２点校正フェーズ２処理部２３６は、ステップＳ１５１乃至ステップＳ１６１の各処理を、基本的に、図１９のステップＳ９１乃至ステップＳ１００と同様に実行する。ただし、フェーズ２の場合、ERATIOの値を、目標値をPLとするときと、PHとするときとで変更する。
【０２１８】
つまり、イレースチャンネル２点校正フェーズ２処理部２３６は、図１９のステップＳ９１と同様にステップＳ１５１の処理を行った後、ステップＳ１５２において、C1DAC１５５の指示値ERATIOを、フェーズ１において求められた、目標値をPLとするときのERATIO（ERATIO@PL）に設定する。そのERATIOを用いて、イレースチャンネル２点校正フェーズ２処理部２３６は、図１９のステップＳ９３乃至ステップＳ９６の場合と同様にステップＳ１５３乃至ステップＳ１５６の処理を行い、目標値をPLとするときの新たなERATIO（新たなERATIO@PL）を算出する。
【０２１９】
その後、イレースチャンネル２点校正フェーズ２処理部２３６は、ステップＳ１５７において、C1DAC１５５の指示値ERATIOを、フェーズ１において求められた、目標値をPHとするときのERATIO（ERATIO@PH）に設定する。そのERATIOを用いて、イレースチャンネル２点校正フェーズ２処理部２３６は、図１９のステップＳ９７乃至ステップＳ１００の場合と同様にステップＳ１５８乃至ステップＳ１６１の処理を行い、目標値をPHとするときの新たなERATIO（新たなERATIO@PH）を算出する。
【０２２０】
目標値をPHとするときのERATIOを算出すると、イレースチャンネル２点校正フェーズ２処理部２３６は、イレースチャンネル２点校正フェーズ２処理を終了し、処理を図８のステップＳ６に戻し、ステップＳ７以降の処理を実行させる。
【０２２１】
次に、図８のステップＳ７において実行されるピークチャンネル２点校正フェーズ２処理の流れの例を図２３のフローチャートを参照して説明する。
【０２２２】
ピークチャンネル２点校正フェーズ２処理は、ピークチャンネル２点校正フェーズ１処理と基本的に同様である。従って、ピークチャンネル２点校正フェーズ２処理部２３７は、ステップＳ１８１乃至ステップＳ１９１の各処理を、基本的に、図２１のステップＳ１２１乃至ステップＳ１３０と同様に実行する。ただし、フェーズ２の場合、PRATIOの値を、目標値をPLとするときと、PHとするときとで変更する。
【０２２３】
つまり、ピークチャンネル２点校正フェーズ２処理部２３７は、図２１のステップＳ１２１と同様にステップＳ１８１の処理を行った後、ステップＳ１８２において、C2DAC１５６の指示値PRATIOを、フェーズ１において求められた、目標値をPLとするときのPRATIO（PRATIO@PL）に設定する。そのPRATIOを用いて、ピークチャンネル２点校正フェーズ２処理部２３７は、図２１のステップＳ１２３乃至ステップＳ１２６の場合と同様にステップＳ１８３乃至ステップＳ１８６の処理を行い、目標値をPLとするときの新たなPRATIO（新たなPRATIO@PL）を算出する。
【０２２４】
その後、ピークチャンネル２点校正フェーズ２処理部２３７は、ステップＳ１８７において、C2DAC１５６の指示値PRATIOを、フェーズ１において求められた、目標値をPHとするときのPRATIO（PRATIO@PH）に設定する。そのPRATIOを用いて、ピークチャンネル２点校正フェーズ２処理部２３７は、図２１のステップＳ１２７乃至ステップＳ１３０の場合と同様にステップＳ１８８乃至ステップＳ１９１の処理を行い、目標値をPHとするときの新たなPRATIO（新たなPRATIO@PH）を算出する。
【０２２５】
目標値をPHとするときのPRATIOを算出すると、ピークチャンネル２点校正フェーズ２処理部２３７は、ピークチャンネル２点校正フェーズ２処理を終了し、処理を図８のステップＳ７に戻し、ステップＳ８以降の処理を実行させる。
【０２２６】
図８のステップＳ８において、RATIO設定処理部２３８は、以上のように算出された、目標値PLおよびPHに対するEINTMONおよびPINTMONを用いて、目標値PLおよびPHに対するERATIO（ERATIO@PLおよびERATIO@PH）並びにPRATIO（PRATIO@PLおよびPRATIO@PH）を求め、さらに、それらの値を用いて、フルスケール評価処理において算出されたP2INISET@WRに対応するERATIO（ERATIO@WR）およびPRATIO（PRATIO@WR）を算出し、設定する。
【０２２７】
その算出方法について具体的に説明する。最初にERATIO@WRについて図２４を参照して説明する。
【０２２８】
図２４に示されるように、フルスケール評価処理においては、分解能８ビットのC1DAC１５５の指示値ERATIOの値が255に設定され、目標値PH（矢印３０１）に対応するAD１６１の出力EINTMONが求められる（E@PH）。そして、２点校正処理フェーズ１においては、乗せ換えにより、ERATIOの値がP2INISET@WR/4、すなわち、フルスケール評価処理において求められたE@PHの４分の１に設定され、目標値PLと目標値PHに対応するAD１６１の出力EINTMONがそれぞれ求められる（E@PLおよびE@PH）。さらに、２点校正処理フェーズ２においては、乗せ換えにより、目標値をPLとするときのERATIO（ERATIO@PL）が式（７）により設定され、目標値をPHとするときのERATIO（ERATIO@PH）が式（８）により設定される。そして、各ERATIOを用いて、目標値PLと目標値PHに対応するAD１６１の出力EINTMONがそれぞれ求められる（E@PLおよびE@PH）。
【０２２９】
フェーズ１とフェーズ２において、ERATIOとEINTMONの比は一定であることから、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PLに対応するERATIOを、以下の式（１１）のように更新することができる。
【０２３０】
【数１１】
0004433031.tif 000012
【０２３１】
同様に、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PHに対応するERATIOを、以下の式（１２）のように更新することができる。
【０２３２】
【数１２】
0004433031.tif 000013
【０２３３】
これらのERATIO@PLおよびERATIO@PHを用いて、目標値とERATIOとの関係を、図２５に示すグラフの直線３１１で表わすことができる。
【０２３４】
RATIO設定処理部２３８は、この直線３１１を用いて、任意の目標値に対応するERATIOを算出することができる（２点校正）。つまり、例えば、目標値をイレースパワーPeとするときのERATIO（ERATIO@WR）を算出することができる。このとき、RATIO設定処理部２３８は、図２５に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいてERATIO@WRを求めるようにしてもよいが、以下の式（１３）を用いて算出するようにしてもよい。
【０２３５】
【数１３】
0004433031.tif 000014
【０２３６】
なお、式（１３）においてPeは、イレースパワーを示している。
【０２３７】
また、RATIO設定処理部２３８は、図２６に示されるように、ERATIO@WRの場合と同様にPRATIO@WRを求めることができる。すなわち、図２６に示されるように、フルスケール評価処理においては、分解能８ビットのC2DAC１５６の指示値PRATIOの値が255に設定され、目標値PH（矢印３２１）に対応するAD１６１の出力PINTMONが求められる（P@PH）。そして、２点校正処理フェーズ１においては、乗せ換えにより、PRATIOの値がP2INISET@WR/4、すなわち、フルスケール評価処理において求められたP@PHの４分の１に設定され、目標値PLと目標値PHに対応するAD１６１の出力PINTMONがそれぞれ求められる（P@PLおよびP@PH）。さらに、２点校正処理フェーズ２においては、乗せ換えにより、目標値をPLとするときのPRATIO（PRATIO@PL）が式（９）により設定され、目標値をPHとするときのPRATIO（PRATIO@PH）が式（１０）により設定される。そして、各PRATIOを用いて、目標値PLと目標値PHに対応するAD１６１の出力PINTMONがそれぞれ求められる（P@PLおよびP@PH）。
【０２３８】
フェーズ１とフェーズ２において、PRATIOとPINTMONの比は一定であることから、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PLに対応するPRATIOを、以下の式（１４）のように更新することができる。
【０２３９】
【数１４】
0004433031.tif 000015
同様に、RATIO設定処理部２３８は、フェーズ２の処理結果に基づいて、目標値PHに対応するPRATIOを、以下の式（１５）のように更新することができる。
【０２４０】
【数１５】
0004433031.tif 000016
【０２４１】
これらのPRATIO@PLおよびPRATIO@PHを用いて、目標値とPRATIOとの関係を、図２５に示すグラフの直線３１１の場合と同様に、直線で表わすことができる。
【０２４２】
RATIO設定処理部２３８は、この直線３１１を用いて、任意の目標値に対応するPRATIOを算出することができる（２点校正）。つまり、例えば、目標値をピークパワーPpとするときのPRATIOを算出することができる。このとき、RATIO設定処理部２３８は、図２５に示されるグラフと同等のテーブル情報を作成して、そのテーブル情報に基づいてPRATIO@WRを求めるようにしてもよいが、以下の式（１６）を用いて算出するようにしてもよい。
【０２４３】
【数１６】
0004433031.tif 000017
【０２４４】
なお、式（１６）においてPpは、ピークパワーを示している。
【０２４５】
以上の様に、初期キャリブレーション処理部２２１は、実際の書き込み処理時の動作と同様に動作させて２点校正処理を行うことにより、書き込み処理時のイレースチャンネルの制御電圧WDC3およびピークチャンネルの制御電圧WDC2の制御の校正を、容易に、より高精度に行うことができる。また、２点校正処理を２回行うことにより、実際の書き込み処理時におけるオフセットやノイズなどを加味した状態で校正処理を行うことができるので、より高精度に校正を行うことができる。
【０２４６】
次に、動作時キャリブレーション処理について、図２７のフローチャートを参照して説明する。必要に応じて図２８を参照して説明する。上述したように、動作時キャリブレーション処理は、初期キャリブレーション処理と同様の、リード動作時の制御電圧VRDCの取り込みと、イレースチャンネルおよびピークチャンネルに対する２点校正処理のフェーズ２の処理のみが行われる。また、光ディスクの所定のRUBに対して、１回転目において、２点校正処理のうち、目標値をPLとするときの処理がERATIOおよびPRATIOの両方について先にまとめて行われ、２回転目において、目標値をPHとするときの処理が行われる。
【０２４７】
動作時キャリブレーション処理が開始されると、初期キャリブレーション処理部２２１のVRDC抽出処理部２４１は、ステップＳ３０１において、図２８の吹き出し４０１に示されるように、読み出し（リード）動作時においてリードパワーに対応する制御電圧VRDCをAD１４１によりデジタル値として取り込むリード動作時制御電圧取り込み処理を実行し、リード動作時の制御電圧VRDCを取り込む。
【０２４８】
ステップＳ３０２において、PL校正処理部２４２は、図２８の吹き出し４０２および吹き出し４０３に示されるように、PLを目標値とする校正処理を、イレースチャンネルおよびピークチャンネルの両方についてまとめて行うPL校正処理を実行する。この処理は、光ディスク２１の特定のRUBに対して、動作時キャリブレーション処理を開始してから１回転目の時点で行われる。
【０２４９】
なお、ステップＳ３０１において実行されるリード動作時制御電圧取り込み処理は、２点校正処理を行う、予め定められた所定のRUBより所定距離手前に位置するRUBに対して行われる。このリード動作時制御電圧取り込み処理を行う位置は任意であるが、リード動作時制御電圧取り込み処理とPL校正処理との時間差が必要以上に長いと、動作温度等が変化する恐れもあるので、リード動作時制御電圧取り込み処理は、PL校正処理が行われるRUBより手前の、そのRUBに近い位置において行うのが望ましい。
【０２５０】
また、図２８に示されるように、対象のRUBの一部において、先にイレースチャンネルに対する校正処理が行われ、残りの一部において、ピークチャンネルに対する校正処理が行われる。
【０２５１】
PL校正処理が終了すると、待機処理部２４３は、ステップＳ３０３において、光ディスク２１に履歴効果が生じないように所定期間待機する。この待機期間の長さは任意であり、PL校正処理の処理対象のRUBがPH校正処理を開始するまでに光ディスク２１が何回転するようにしてもよいが、待機時間を不要に長くすると動作温度等が変化する恐れもあるので、待機期間は１回転程度とするのが望ましい。以下においては、待機期間は、PL校正処理の処理対象のRUBが１周して戻ってくるまでの間とする。
【０２５２】
光ディスク２１が１回転し、処理対象のRUBにLD１１１が位置すると、PH校正処理部２４４は、ステップＳ２０４において、図２８の吹き出し４０４および吹き出し４０５に示されるように、PHを目標値とする校正処理を、イレースチャンネルおよびピークチャンネルの両方についてまとめて行うPH校正処理を実行する。
【０２５３】
図２８に示されるように、対象のRUBの一部において、先にイレースチャンネルに対する校正処理が行われ、残りの一部において、ピークチャンネルに対する校正処理が行われる。
【０２５４】
PH校正処理が終了すると、RATIO補正処理部２４５は、ステップＳ３０５において、C1DAC１５５の指示値ERATIO（ERATIO@PLおよびERATIO@PH）、並びに、C2DAC１５６の指示値PRATIO（PRATIO@PLおよびPRATIO@PH）を補正する。ステップＳ３０６において、RATIO設定処理部２４６は、その補正されたERATIOおよびPRATIOを用いてP2INISET@WRに応じたERATIO@WRおよびPRATIO@WRを設定する。ステップＳ３０６の処理が終了すると、動作時キャリブレーション処理部２２２は、動作時キャリブレーション処理を終了する。
【０２５５】
次に、ステップＳ３０１乃至ステップＳ３０６の各処理の詳細について説明する。最初に、ステップＳ３０１において実行されるリード動作時制御電圧取り込み処理の流れの例を図２９のフローチャートを参照して説明する。必要に応じて図３０および図３１を参照して説明する。図３０は、リード動作時制御電圧取り込み処理の様子の例を示す模式図である。図３１は、リード動作時制御電圧取り込み処理の内容の詳細について説明する図である。
【０２５６】
動作時キャリブレーション処理のリード動作時制御電圧取り込み処理は、基本的に、初期キャリブレーション処理におけるリード動作時制御電圧取り込み処理と同様に行われる。ただし、動作時キャリブレーション処理の場合、光ディスク２１をトレースしながら行うので、精度を向上させるために、制御電圧VRDCの取り込みを複数回行う。
【０２５７】
つまり、VRDC抽出処理部２４１は、ステップＳ３２１乃至ステップＳ３２３の各処理を、図１０のステップＳ２１乃至ステップＳ２３と同様に行う。図３１の枠４２１内に示されるように、制御電圧VRDCの取りこみを行う前の前処理は不要である。
【０２５８】
リード動作についてAPC制御が行われると、VRDC抽出処理部２４１は、図３０に示される吹き出し４１１のように、ステップＳ３２４において、AD１４１により、制御電圧VRDCを予め定められた所定回数デジタル値に変換して抽出する。実際には、VRDC抽出処理部２４１は、図３０に示される吹き出し４１２のように、AD１４１の出力デジタル値RINTMONを繰り返し取得するスクリプタを、ソフトウエア的なタイミングで起動するのみである。このとき、VRDC抽出処理部２４１は、図３１の枠４２２内に示されるように、各値を設定する。つまり、通常時のリード動作と基本的に同様である。
【０２５９】
RINTMONの取り込みは、そのスクリプタによって行われる。スクリプタは、例えば、リード動作時におけるRINTMONの取り込みを１０回繰り返す。
【０２６０】
取り込みが終了すると、VRDC抽出処理部２４１は、図３０に示される吹き出し４１３のように、抽出したデジタル値群を用いて、B1DAC１４２の指示値RINISETを求める（最新のRINTMONの値をRINISETに反映する）。より具体的には、図３０に示される吹き出し４１４および図３１の枠４２３内に示されるように、抽出された１０個のRINTMONのうち、最小値および最大値を除く８個の値の平均値を四捨五入した値を求め、その値をRINISETに設定する。
【０２６１】
B1DAC１４２の指示値RINISETが算出されると、VRDC抽出処理部２４１は、処理を図２７のステップＳ３０１に戻し、ステップＳ３０２以降の処理を実行させる。
【０２６２】
次に、図２７のステップＳ３０２において実行されるPL校正処理の詳細について、図３２のフローチャートを参照して説明する。必要に応じて、図３３および図３４を参照して説明する。図３３は、PL校正処理の様子の例を示す模式図である。図３４は、PL校正処理の内容の詳細について説明する図である。
【０２６３】
PL校正処理部２４２は、AD１６１による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３４１において、C1DAC１５５の指示値ERATIOに、前回のPL校正処理において算出されたERATIO@PLを設定し、ステップＳ３４２において、C2DAC１５６の指示値PRATIOに前回のPL校正処理において算出されたPRATIO@PLを設定する。
【０２６４】
より具体的には、図３４の枠４４１内に示されるように、前回のPL校正処理において算出されたERATIO@PLおよびPRATIO@PLが四捨五入されて整数に変換される。なお、ERATIO＠PLおよびPRATIO@PLは、前回の校正処理において同様に求められた値を保持するようにしてもよいし、前回の校正処理において取り込まれた値を保持するようにし、今回の校正処理において、その保持した値から算出するようにしてもよい。
【０２６５】
図３２に戻り、PL校正処理部２４２は、AD１６１による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３４３において、目標値をPLとするようにA1DAC１３３の指示値をEPWRに設定し、ステップＳ３４４において、目標値をPLとするようにA2DAC１５１の指示値をP2PWRに設定する。
【０２６６】
より具体的には、図３４の枠４４１内に示されるように、PL校正処理部２４２は、目標値EPWRのPLに相当する値をP2L/P2H‐OP添付データから計算して設定し、目標値P2PWRのPLに相当する値をP2L/P2H‐OP添付データから計算して設定する。
【０２６７】
前処理が終了すると、PL校正処理部２４２は、次に、ステップＳ３４５において、クールチャンネルとイレースチャンネルをオンにし、ステップＳ３４６において、書き込み処理時のイレースチャンネルについてAPC制御を行う。そして、ステップＳ３４７において、PL校正処理部２４２は、図３３の吹き出し４３１に示されるように、精度を向上させるために、制御電圧VWDCを所定回数デジタル値に変換してEINTMONとして抽出する。
【０２６８】
実際には、PL校正処理部２４２は、図３３の吹き出し４３２に示されるように、AD１６１の出力デジタル値EINTMONを繰り返し取得するスクリプタを、処理対象のRUBの先頭の、BLKINTのタイミングで起動するのみである。つまり、AD１６１の出力デジタル値EINTMONの取り込みは、そのスクリプタによって行われる。スクリプタは、例えば、書き込み処理時におけるEINTMONの取り込みを１０回繰り返す。
【０２６９】
AD１６１の出力デジタル値EINTMONを取り込むと、PL校正処理部２４２は、ステップＳ３４８において、今度は、クールチャンネルとピークチャンネルをオンにする。つまり、オンにするチャンネルを、イレースチャンネルからピークチャンネルに切り替える。なお、ステップＳ３４８以降もAPC制御処理は継続する。つまり、ステップＳ３４８におけるチャンネルの切り替えにより、イレースチャンネルに関するAPC制御からピークチャンネルに関するAPC制御へと切り替わる。
【０２７０】
ステップＳ３４９において、PL校正処理部２４２は、図３３の吹き出し４３３に示されるように、精度を向上させるために、制御電圧VWDCを所定回数デジタル値に変換してPINTMONとして抽出する。
【０２７１】
実際には、PL校正処理部２４２は、図３３の吹き出し４３４に示されるように、AD１６１の出力デジタル値PINTMONを繰り返し取得するスクリプタを、処理対象のRUBの中間の、BLKINTのタイミングで起動するのみである。つまり、AD１６１の出力デジタル値PINTMONの取り込みは、そのスクリプタによって行われる。スクリプタは、例えば、書き込み処理時におけるPINTMONの取り込みを１０回繰り返す。
【０２７２】
EINTMONおよびPINTMONを抽出すると、PL校正処理部２４２は、ステップＳ３５０において、抽出したデジタル値群を用いて目標値をPLとするときのEINTMON（EINTMON@PL）を求め、ステップＳ３５１において、抽出したデジタル値群を用いて目標値をPLとするときのPINTMON（PINTMON@PL）を求める。
【０２７３】
より具体的には、PL校正処理部２４２は、図３４の枠４４２に示されるように、抽出された１０個のEINTMONのうち、最小値および最大値を除く８個の値の平均値を四捨五入した値を求め、その値をEINTMON@PLとする。同様に、PL校正処理部２４２は、抽出された１０個のPINTMONのうち、最小値および最大値を除く８個の値の平均値を四捨五入した値を求め、その値をPINTMON@PLとする。
【０２７４】
以上のようにしてEINTMON@PLおよびPINTMON@PLを算出すると、PL校正処理部２４２は、PL校正処理を終了し、処理を図２７のステップＳ３０２に戻し、ステップＳ３０３以降の処理を実行させる。すなわち、所定時間待機された後、PH校正処理が開始される。
【０２７５】
次に、図２７のステップＳ３０４において実行されるPH校正処理の詳細について、図３５のフローチャートを参照して説明する。必要に応じて、図３６および図３７を参照して説明する。図３６は、PH校正処理の様子の例を示す模式図である。図３７は、PH校正処理の内容の詳細について説明する図である。
【０２７６】
PH校正処理部２４４は、AD１６１による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３７１において、C1DAC１５５の指示値ERATIOに、前回のPH校正処理において算出されたERATIO@PHを設定し、ステップＳ３７２において、C2DAC１５６の指示値PRATIOに前回のPH校正処理において算出されたPRATIO@PHを設定する。
【０２７７】
より具体的には、図３７の枠４６１内に示されるように、前回のPH校正処理において算出されたERATIO@PHおよびPRATIO@PHが四捨五入されて整数に変換される。なお、ERATIO＠PHおよびPRATIO@PHは、前回の校正処理において同様に求められた値を保持するようにしてもよいし、前回の校正処理において取り込まれた値を保持するようにし、今回の校正処理において、その保持した値から算出するようにしてもよい。
【０２７８】
図３５に戻り、PH校正処理部２４４は、AD１６１による制御電圧VWDCの取り込みを行う前の前処理として、ステップＳ３７３において、目標値をPHとするようにA1DAC１３３の指示値をEPWRに設定し、ステップＳ３７４において、目標値をPHとするようにA2DAC１５１の指示値をP2PWRに設定する。
【０２７９】
より具体的には、図３７の枠４４１内に示されるように、PH校正処理部２４４は、目標値EPWRのPHに相当する値をP2L/P2H‐OP添付データから計算して設定し、目標値P2PWRのPHに相当する値をP2L/P2H‐OP添付データから計算して設定する。
【０２８０】
前処理が終了すると、PH校正処理部２４４は、次に、ステップＳ３７５において、クールチャンネルとイレースチャンネルをオンにし、ステップＳ３７６において、書き込み処理時のイレースチャンネルについてAPC制御を行う。そして、ステップＳ３７７において、PH校正処理部２４４は、図３６の吹き出し４５１に示されるように、精度を向上させるために、制御電圧VWDCを所定回数デジタル値に変換してEINTMONとして抽出する。
【０２８１】
実際には、PH校正処理部２４４は、図３６の吹き出し４５２に示されるように、AD１６１の出力デジタル値EINTMONを繰り返し取得するスクリプタを、処理対象のRUBの先頭の、BLKINTのタイミングで起動するのみである。つまり、AD１６１の出力デジタル値EINTMONの取り込みは、そのスクリプタによって行われる。スクリプタは、例えば、書き込み処理時におけるEINTMONの取り込みを１０回繰り返す。
【０２８２】
AD１６１の出力デジタル値EINTMONを取り込むと、PH校正処理部２４４は、ステップＳ３７８において、今度は、クールチャンネルとピークチャンネルをオンにする。つまり、オンにするチャンネルを、イレースチャンネルからピークチャンネルに切り替える。なお、ステップＳ３７８以降もAPC制御処理は継続する。つまり、ステップＳ３７８におけるチャンネルの切り替えにより、イレースチャンネルに関するAPC制御からピークチャンネルに関するAPC制御へと切り替わる。
【０２８３】
ステップＳ３７９において、PH校正処理部２４４は、図３６の吹き出し４５３に示されるように、精度を向上させるために、制御電圧VWDCを所定回数デジタル値に変換してPINTMONとして抽出する。
【０２８４】
実際には、PH校正処理部２４４は、図３６の吹き出し４５４に示されるように、AD１６１の出力デジタル値PINTMONを繰り返し取得するスクリプタを、処理対象のRUBの中間の、BLKINTのタイミングで起動するのみである。つまり、AD１６１の出力デジタル値PINTMONの取り込みは、そのスクリプタによって行われる。スクリプタは、例えば、書き込み処理時におけるPINTMONの取り込みを１０回繰り返す。
【０２８５】
EINTMONおよびPINTMONを抽出すると、PH校正処理部２４４は、ステップＳ３８０において、抽出したデジタル値群を用いて目標値をPHとするときのEINTMON（EINTMON@PH）を求め、ステップＳ３８１において、抽出したデジタル値群を用いて目標値をPHとするときのPINTMON（PINTMON@PH）を求める。
【０２８６】
より具体的には、PH校正処理部２４４は、図３７の枠４６２に示されるように、抽出された１０個のEINTMONのうち、最小値および最大値を除く８個の値の平均値を四捨五入した値を求め、その値をEINTMON@PHとする。同様に、PH校正処理部２４４は、抽出された１０個のPINTMONのうち、最小値および最大値を除く８個の値の平均値を四捨五入した値を求め、その値をPINTMON@PHとする。
【０２８７】
以上のようにしてEINTMON@PHおよびPINTMON@PHを算出すると、PH校正処理部２４４は、PH校正処理を終了し、処理を図２７のステップＳ３０４に戻し、ステップＳ３０５以降の処理を実行させる。
【０２８８】
RATIO補正処理部２４５は、ステップＳ３０５において、初期キャリブレーション処理のステップＳ６（イレースチャンネル２点校正フェーズ２処理）やステップＳ７（ピークチャンネル２点校正フェーズ２処理）の場合と同様に、式（１１）を用いてERATIO@PLを補正して最新の値に更新し、式（１２）を用いてERATIO@PHを補正して最新の値に更新し、式（１４）を用いてPRATIO@PLを補正して最新の値に更新し、式（１５）を用いてPRATIO@PHを補正して最新の値に更新する。
【０２８９】
そして、RATIO設定処理部２４６は、ステップＳ３０６において、初期キャリブレーション処理のステップＳ８の場合と同様に、式（１３）を用いてERATIO@WRを算出して設定し、式（１６）を用いてPRATIO@WRを算出して設定する。
【０２９０】
以上のように、動作時キャリブレーション処理部２２２は、光ディスク２１をトレース中に校正処理を行うことができる。
【０２９１】
なお、以上においては、クールチャンネル、イレースチャンネル、およびピークチャンネルの制御の校正において、所定の２点（PLおよびPH）を目標値としてAPCを実行し、その２点の結果から、目標値と制御電圧の関係を求め、その関係に基づいて所望の目標値に対する制御電圧を算出する２点校正処理を行うように説明したが、校正処理の際に制御電圧を求める目標値の数は複数であればよく、例えば、３つ以上の目標値について制御電圧を求めるようにしてもよい。
【０２９２】
また、以上においては、目標値がPLの場合とPHの場合とで制御電圧をデジタル値として抽出し、横軸を目標値とし、縦軸を抽出結果（D/Aコンバータの指示値）とするグラフにおいて、抽出した２点を直線で結び、その直線上において所望の目標値に対するD/Aコンバータの指示値を求めるように説明したが、この、目標値とA/Dコンバータの指示値との関係を表わす直線は、どのような方法で求めるようにしてもよく、例えば最小二乗法により求めるようにしてもよい。また、目標値とA/Dコンバータの指示値との関係は、直線に限らず、曲線で表わすようにしてもよい。
【０２９３】
なお以上においては、光ディスクドライブ１０について説明したが、本発明は、レーザ光の発光パワーを制御するAPCシステムを有するものであれば、どのような装置またはシステムにも適用することができる。
【０２９４】
以上のように、CPU３１が、LD１１１にレーザ光を互いに異なる複数のパワーで発光出力させ、APC１１３のAD１４１やAD１６１により各パワーに対応する制御電圧を検出させ、その制御電圧とパワーの目標値との関係を求め、その関係に従って目的のパワーに対応する制御電圧（制御電圧を設定する指示値）を調整する校正処理（複数点校正）を行うことにより、高精度に校正処理を行うことができる。
【０２９５】
また、CPU３１が、そのような校正処理を、APC１１３が有する複数のチャンネルの一部または全部について、チャンネル毎に１つずつ行うことにより、各チャンネルの制御電圧（制御電圧を設定する指示値）の校正処理を高精度に行うことができる。
【０２９６】
LDD１１４は、APC１１３の各チャンネルの制御電圧を電流に変換して積み上げて供給し、LD１１１にその電流値に応じたパワーでレーザ光を発光出力させる。また、LDD１１４は、その電流の積み上げ方を変えることにより、LD１１１に複数のパワーでレーザ光を発光させることができる。このようなシステムにおいて、CPU３１が、上述したように各チャンネルの制御電圧の校正処理が高精度で行われることにより、APC１１３は、LD１１１がどのパワーでレーザ光を発光する場合であっても、より高精度に制御することができる。
【０２９７】
CPU３１は、その制御電圧とパワーの目標値との関係を求めるのに、互いに異なる２つの目標値でレーザ発光させAPC制御を行うことにより、AD１４１またはAD１６１を制御して、目標値と制御電圧（電流値の指示値）を検出させ、それら２つの検出結果に基づいて、指示値と目標値（パワー）の組み合わせからなる２点を結ぶ直線を求め、その直線上において目標値に対応する指示値を求めることにより、容易に高精度な校正処理を行うことができる。
【０２９８】
また、CPU３１は、チャンネル毎に校正処理を行う際に、APC１１３の校正処理の対象でない他のチャンネルを、通常の動作時（読み出し処理や書き込み処理）の場合と同様に電流を制御させる。これにより、CPU３１は、回路のゲイン誤差、オフセット等を実際の動作に近い状態で含めて校正処理を行うことができるので、高精度な校正処理を実現することができる。なお、このような方法により、例えば、システム全体が、互いに別体として校正される複数の回路よりなるような回路精度を向上させることは困難である場合であっても、容易に制御処理の精度が向上するように校正処理を行うことができ、システム設計を容易化することができる。
【０２９９】
以上のような校正処理を光ディスクドライブ装置の光学ヘッド部に含まれるAPCシステムに対して行うことにより、光ディスクに対する情報の読み出しや書き込みのために光ディスクに照射されるレーザ光のパワーを高精度に制御することができる。このような光ディスクドライブ装置において、LDは、リードパワー、クールパワー、イレースパワー、およびピークパワー等でレーザ光を発光出力するが、CPU３１は、それらの各パワーを制御するAPCの校正をより高精度に行うことができる。
【０３００】
初期キャリブレーション処理部２２１は、光学ヘッド部が光ディスクをトレースする前（読み出し処理や書き込み処理を開始する前）に、上述した校正処理を行う。これにより、光学ヘッド部のAPCは、読み出し処理や書き込み処理の開始時より、高精度なAPC制御を行うことができる。
【０３０１】
VRDC抽出処理部２３１は、APC１１３に対して読み出し処理のリードパワー発光時の制御動作をさせながら、制御電圧VRDCの抽出を行うことにより、より実際の動作時に近い状態で、高精度な校正処理を行うことができる。
【０３０２】
クールチャンネル２点校正処理部２３２は、APC１１３に、書き込み処理のクールパワー発光時の制御動作をさせながら、クールチャンネルにおける制御に関する複数点校正を行う。これにより、クールチャンネル２点校正処理部２３２は、クールチャンネルにおける制御の校正をより高精度に行うことができるだけでなく、クールパワーを利用するイレースパワーやピークパワーの精度も向上させることができる。
【０３０３】
イレースチャンネルとピークチャンネルは、制御電圧の初期値を供給するD/Aコンバータを共有しており、それぞれのチャンネルに、RATIO用D/Aコンバータ（C1DAC１５５およびC2DAC１５６）を有している。イレースチャンネルに対して、ピークチャンネル２点校正フェーズ１処理部２３５およびピークチャンネル２点校正フェーズ２処理部２３７は、ピークチャンネルに対して、それぞれ、複数点校正を行うので、イレースパワーの制御とピークパワーの制御の両方の校正を高精度に行うことができる。
【０３０４】
イレースチャンネル２点校正フェーズ１処理部２３４およびイレースチャンネル２点校正フェーズ２処理部２３６は、イレースチャンネルに対して複数回校正処理を行い、ピークチャンネル２点校正フェーズ１処理部２３５およびピークチャンネル２点校正フェーズ２処理部２３７は、ピークチャンネルに対して複数回校正処理を行う。これにより、イレースチャンネル２点校正フェーズ１処理部２３４乃至ピークチャンネル２点校正フェーズ２処理部２３７は、高精度に校正処理を行うことができる。
【０３０５】
フルスケール評価処理部２３３は、RATIO用D/Aコンバータ（C1DAC１５５およびC2DAC１５６）の分解能を最大限有効に利用するように、イレースチャンネルとピークチャンネルの制御電圧の初期値を供給するD/AコンバータであるB3DAC１６２の値を設定する。このようにすることにより、イレースチャンネルとピークチャンネルのRATIOの設定の分解能が向上し、イレースチャンネル２点校正フェーズ１処理部２３４乃至ピークチャンネル２点校正フェーズ２処理部２３７は、より高精度に校正処理を行うことができる。
【０３０６】
動作時キャリブレーション処理部２２２は、光学ヘッド部が光ディスクをトレースしているときに、フォーカスを光ディスクから外さずに、トレースしたまま、上述した校正処理を行う。これにより、光学ヘッド部１６のAPC１１３は、APC制御において、LD１１１のη等の温度や経時による変化を吸収させることができ、より高精度なAPC制御を行うことができる。また、校正処理を高速に行うことができる。
【０３０７】
PL校正処理部２４２およびPH校正処理部２４４は、動作時キャリブレーション処理によりERATIOとPRATIOの校正を行う。そのとき、PL校正処理部２４２およびPH校正処理部２４４は、前回の動作時キャリブレーションにより校正したERATIOおよびPRATIOを用いて、初期キャリブレーション処理におけるフェーズ２の処理のみを行う。これにより、PL校正処理部２４２およびPH校正処理部２４４は、動作時キャリブレーション処理を高速化することができる。
【０３０８】
PL校正処理部２４２およびPH校正処理部２４４は、互いに同一のRUBに対して校正処理を行うが、履歴効果を低減させるために、待機処理部２４３は、PL校正処理部２４２による校正処理が終了後、光ディスク２１を１回転させてから、PH校正処理部２４４に校正処理を実行させる。
【０３０９】
PL校正処理部２４２およびPH校正処理部２４４は、各校正処理において、EINTMONやPINTMONの抽出を、複数回ずつ行い、複数の抽出結果の一部の平均値をEINTMONやPINTMONとする。このように複数のサンプルを抽出することにより、光ディスク２１が回転することによる変動等を吸収させることができ、PL校正処理部２４２およびPH校正処理部２４４は、より高精度に校正処理を行うことができる。
【０３１０】
なお、トレース状態で校正するためには、トラック外れ等の例外に対して、通常のライト動作時と同様の対応が必要となる。本方式は基本的にはDCイレースの処理と相似な処理となるため、例外に対して通常ライト/イレース中と同等の対応が可能となる。LDDのチャンネル制御をシリアルIFで強制的に行ってしまったりすると、例外が発生した時に、ハード的にライト/イレース動作を中止してリード動作に戻すということができなくなる。本提案ではWSブロックからのチャンネル制御信号でチャンネルのON/OFFを制御しているので、通常ライト/イレース時と同様のハード信号による校正動作の中止が可能となる。
【０３１１】
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、例えば、図３８に示されるようなパーソナルコンピュータとして構成されるようにしてもよい。
【０３１２】
図３８において、パーソナルコンピュータ５００のCPU５０１は、ROM５０２に記憶されているプログラム、または記憶部５１３からRAM５０３にロードされたプログラムに従って各種の処理を実行する。RAM５０３にはまた、CPU５０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０３１３】
CPU５０１、ROM５０２、およびRAM５０３は、バス５０４を介して相互に接続されている。このバス５０４にはまた、入出力インタフェース５１０も接続されている。
【０３１４】
入出力インタフェース５１０には、キーボード、マウスなどよりなる入力部５１１、CRT（Cathode Ray Tube）やLCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部５１２、ハードディスクなどより構成される記憶部５１３、モデムなどより構成される通信部５１４が接続されている。通信部５１４は、インターネットを含むネットワークを介しての通信処理を行う。
【０３１５】
入出力インタフェース５１０にはまた、必要に応じてドライブ５１５が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア５２１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部５１３にインストールされる。
【０３１６】
上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
【０３１７】
この記録媒体は、例えば、図３８に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM（Compact Disc - Read Only Memory）,DVD（Digital Versatile Disc）を含む）、光磁気ディスク（MD（Mini Disc）を含む）、もしくは半導体メモリなどよりなるリムーバブルメディア５２１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROM５０２や、記憶部５１３に含まれるハードディスクなどで構成される。
【０３１８】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０３１９】
また、本明細書において、システムとは、複数のデバイス（装置）により構成される装置全体を表わすものである。
【０３２０】
なお、以上において、１つの装置として説明した構成を分割し、複数の装置として構成するようにしてもよい。逆に、以上において複数の装置として説明した構成をまとめて１つの装置として構成されるようにしてもよい。また、各装置の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置の構成の一部を他の装置の構成に含めるようにしてもよい。つまり、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０３２１】
【図１】本発明を適用した光ディスクドライブの主な構成例を示すブロック図である。
【図２】図１の光学ヘッド部の詳細な構成例を説明する図である。
【図３】逐次比較型A/Dコンバータの詳細な構成例を説明するブロック図である。
【図４】CPUが有する校正処理に関する機能を示す機能ブロック図である。
【図５】電流の積み上げの様子を説明する図である。
【図６】図２に示される構成例における動作を説明する図である。
【図７】図２に示される構成例における動作を説明する図である。
【図８】初期キャリブレーション処理の流れの例を説明するフローチャートである。
【図９】初期キャリブレーション処理の流れの例を説明する模式図である。
【図１０】リード動作時制御電圧取り込み処理の流れの例を説明するフローチャートである。
【図１１】リード動作時制御電圧取り込み処理実行時の、光学ヘッド部の動作の様子の例を示す図である。
【図１２】クールチャンネル２点校正処理の流れの例を説明するフローチャートである。
【図１３】クールチャンネル２点校正処理実行時の、光学ヘッド部の動作の様子の例を示す図である。
【図１４】初期キャリブレーション処理の、リード動作時制御電圧取り込み処理と、クールチャンネル２点校正処理の様子を示す模式図である。
【図１５】目標値とP1INTMONとの関係を示すグラフである。
【図１６】フルスケール評価処理の流れの例を説明するフローチャートである。
【図１７】光学ヘッド部の各部の、イレースチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【図１８】光学ヘッド部の各部の、ピークチャンネルに対するフルスケール評価処理実行時の動作の様子の例を示す図である。
【図１９】イレースチャンネル２点校正フェーズ１処理の流れの例を説明するフローチャートである。
【図２０】乗せ換えの例を示す模式図である。
【図２１】ピークチャンネル２点校正フェーズ１処理の流れの例を説明するフローチャートである。
【図２２】イレースチャンネル２点校正フェーズ２処理の流れの例を説明するフローチャートである。
【図２３】ピークチャンネル２点校正フェーズ２処理の流れの例を説明するフローチャートである。
【図２４】ERATIO@WRの算出方法について説明する図である。
【図２５】目標値とEINTMONとの関係を示すグラフである。
【図２６】PRATIO@WRの算出方法について説明する図である。
【図２７】動作時キャリブレーション処理の流れの例を説明するフローチャートである。
【図２８】動作時キャリブレーション処理の流れの例を説明する模式図である。
【図２９】リード動作時制御電圧取り込み処理の流れの例を説明するフローチャートである。
【図３０】リード動作時制御電圧取り込み処理の様子の例を示す模式図である。
【図３１】リード動作時制御電圧取り込み処理の内容の詳細について説明する図である。
【図３２】PL校正処理の流れの例を説明するフローチャートである。
【図３３】PL校正処理の様子の例を示す模式図である。
【図３４】PL校正処理の内容の詳細について説明する図である。
【図３５】PH校正処理の流れの例を説明するフローチャートである。
【図３６】PH校正処理の様子の例を示す模式図である。
【図３７】PH校正処理の内容の詳細について説明する図である。
【図３８】本発明を適用したパーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
【０３２２】
１０  光ディスク，  １１  システムコントローラ，  ３１  CPU，  １１１  LD，  １１３  APC，  １１４  LDD，  ２２１  初期キャリブレーション処理部，  ２２２  動作時キャリブレーション処理部，  ２３１  VRDC抽出処理部，  ２３２  クールチャンネル２点校正処理部，  ２３３  フルスケール評価処理部，  ２３４  イレースチャンネル２点校正フェーズ１処理部，  ２３５  ピークチャンネル２点校正フェーズ１処理部，  ２３６  イレースチャンネル２点校正フェーズ２処理部，  ２３７  ピークチャンネル２点校正フェーズ２処理部，  ２３８  RATIO設定処理部，  ２４１  VRDC抽出処理部，  ２４２  PL校正処理部，  ２４３  待機処理部，  ２４４  PH校正処理部，  ２４５  RATIO補正処理部，  ２４６  RATIO設定処理部
【図１】
0004433031.tif 000018
【図２】
0004433031.tif 000019
【図３】
0004433031.tif 000020
【図４】
0004433031.tif 000021
【図５】
0004433031.tif 000022
【図６】
0004433031.tif 000023
【図７】
0004433031.tif 000024
【図８】
0004433031.tif 000025
【図９】
0004433031.tif 000026
【図１０】
0004433031.tif 000027
【図１１】
0004433031.tif 000028
【図１２】
0004433031.tif 000029
【図１３】
0004433031.tif 000030
【図１４】
0004433031.tif 000031
【図１５】
0004433031.tif 000032
【図１６】
0004433031.tif 000033
【図１７】
0004433031.tif 000034
【図１８】
0004433031.tif 000035
【図１９】
0004433031.tif 000036
【図２０】
0004433031.tif 000037
【図２１】
0004433031.tif 000038
【図２２】
0004433031.tif 000039
【図２３】
0004433031.tif 000040
【図２４】
0004433031.tif 000041
【図２５】
0004433031.tif 000042
【図２６】
0004433031.tif 000043
【図２７】
0004433031.tif 000044
【図２８】
0004433031.tif 000045
【図２９】
0004433031.tif 000046
【図３０】
0004433031.tif 000047
【図３１】
0004433031.tif 000048
【図３２】
0004433031.tif 000049
【図３３】
0004433031.tif 000050
【図３４】
0004433031.tif 000051
【図３５】
0004433031.tif 000052
【図３６】
0004433031.tif 000053
【図３７】
0004433031.tif 000054
【図３８】
0004433031.tif 000055