(57)【特許請求の範囲】
【請求項１】
一方の入力端子にアナログ映像信号が入力され、制御信号により利得が制御される差動増幅器と、
前記差動増幅器から出力されたアナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力信号における有効信号部以外の所定部のレベルと基準値との差分を演算し、ディジタル誤差信号として出力する減算器と、
前記ディジタル誤差信号のレベルと閾値とを比較し、その比較結果に応じて、前記ディジタル誤差信号に乗じる係数を切り替える比較演算部と、
前記比較演算部から出力されたディジタル誤差信号をアナログ誤差信号に変換して、前記差動増幅器の他方の入力端子に供給するＤ／Ａ変換器とを備え、
前記映像信号処理回路は、前記減算器から出力されたディジタル誤差信号を複数の画素にわたって平均化する平均化回路を備え、前記平均化回路は、平均化した前記ディジタル誤差信号を前記比較演算部に供給することを特徴とする映像信号処理回路。
【請求項２】
前記比較演算部は、前記ディジタル誤差信号のレベルが前記閾値よりも大きい場合、前記係数を１よりも大きな値に設定し、前記ディジタル誤差信号のレベルが前記閾値以下である場合、前記係数を１に設定することを特徴とする請求項１記載の映像信号処理回路。
【請求項３】
前記比較演算部は、
前記ディジタル誤差信号と前記閾値とを比較し、前記ディジタル誤差信号のレベルが前記閾値以下である場合、第１出力端子から前記ディジタル誤差信号を出力するとともに、第２の出力端子からの信号出力を禁止し、前記ディジタル誤差信号のレベルが前記閾値よりも大きい場合、前記第１出力端子からの信号出力を禁止するとともに、前記第２出力端子から前記ディジタル誤差信号を出力する比較器と、
前記比較器の第２出力端子から出力されたディジタル誤差信号に対して、１よりも大きな係数を乗じる乗算器とを備え、
前記比較器の第１出力端子と前記乗算器の出力端子が接続されていることを特徴とする請求項１記載の映像信号処理回路。
【請求項４】
前記比較演算部は、
前記ディジタル誤差信号と前記閾値とを比較する比較器と、
前記比較器による比較の結果、前記ディジタル誤差信号のレベルが前記閾値以下である場合、前記係数を１に設定し、前記ディジタル誤差信号のレベルが前記閾値よりも大きい場合、前記係数を１よりも大きな値に設定する乗算器とを備えたことを特徴とする請求項１記載の映像信号処理回路。
【請求項５】
前記映像信号処理回路は、
入力された信号を１水平走査期間だけ遅延させる遅延回路と、
前記比較演算部からの出力信号と前記遅延回路からの出力信号とを加算して、前記遅延回路の入力端子に供給する加算器とを備え、
前記遅延回路の出力信号が前記Ｄ／Ａ変換器に供給されることを特徴とする請求項１から４のいずれか一項記載の映像信号処理回路。
【請求項６】
一方の入力端子にアナログ映像信号が入力され、制御信号により利得が制御される差動増幅器と、
前記差動増幅器から出力されたアナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力信号における有効信号部以外の所定部のレベルと基準値との差分を演算し、ディジタル誤差信号として出力する減算器と、
前記ディジタル誤差信号のレベルと閾値とを比較し、その比較結果に応じて、前記ディジタル誤差信号に乗じる係数を切り替える比較演算部と、
前記比較演算部から出力されたディジタル誤差信号をアナログ誤差信号に変換して、前記差動増幅器の他方の入力端子に供給するＤ／Ａ変換器とを備えた映像信号処理回路を有し、
前記映像信号処理回路と、前記アナログ映像信号を出力する撮像素子とが同一の半導体基板上に構成されたことを特徴とするカメラシステム。
【請求項７】
前記比較演算部は、前記ディジタル誤差信号のレベルが前記閾値よりも大きい場合、前記係数を１よりも大きな値に設定し、前記ディジタル誤差信号のレベルが前記閾値以下である場合、前記係数を１に設定することを特徴とする請求項６記載のカメラシステム。
【請求項８】
前記比較演算部は、
前記ディジタル誤差信号と前記閾値とを比較し、前記ディジタル誤差信号のレベルが前記閾値以下である場合、第１出力端子から前記ディジタル誤差信号を出力するとともに、第２の出力端子からの信号出力を禁止し、前記ディジタル誤差信号のレベルが前記閾値よりも大きい場合、前記第１出力端子からの信号出力を禁止するとともに、前記第２出力端子から前記ディジタル誤差信号を出力する比較器と、
前記比較器の第２出力端子から出力されたディジタル誤差信号に対して、１よりも大きな係数を乗じる乗算器とを備え、
前記比較器の第１出力端子と前記乗算器の出力端子が接続されていることを特徴とする請求項６記載のカメラシステム。
【請求項９】
前記比較演算部は、
前記ディジタル誤差信号と前記閾値とを比較する比較器と、
前記比較器による比較の結果、前記ディジタル誤差信号のレベルが前記閾値以下である場合、前記係数を１に設定し、前記ディジタル誤差信号のレベルが前記閾値よりも大きい場合、前記係数を１よりも大きな値に設定する乗算器とを備えたことを特徴とする請求項６記載のカメラシステム。
【請求項１０】
前記映像信号処理回路は、前記減算器から出力されたディジタル誤差信号を複数の画素にわたって平均化する平均化回路を備え、前記平均化回路は、平均化した前記ディジタル誤差信号を前記比較演算部に供給することを特徴とする請求項６から９のいずれか一項記載のカメラシステム。
【請求項１１】
前記映像信号処理回路は、
入力された信号を１水平走査期間だけ遅延させる遅延回路と、
前記比較演算部からの出力信号と前記遅延回路からの出力信号とを加算して、前記遅延回路の入力端子に供給する加算器とを備え、
前記遅延回路の出力信号が前記Ｄ／Ａ変換器に供給されることを特徴とする請求項６から１０のいずれか一項記載のカメラシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ、ＣＭＯＳセンサ等の固体撮像素子から出力されるアナログ映像信号をディジタル映像信号に変換する際の信号処理技術に関し、特に、映像信号の黒レベルを所定のＤＣ値に固定するクランプ技術に関する。
【０００２】
【従来の技術】
アナログ／ディジタル（Ａ／Ｄ）変換器により、固体撮像素子から出力されたアナログ映像信号をディジタル映像信号に変換する際には、アナログ映像信号における黒レベルを所定のＤＣ値に固定させることが必要であり、そのためにクランプ回路が用いられる。通常、黒レベルの基準として、固体撮像素子の遮光部（Optical Black：ＯＢ部）における信号を用いて、クランプ回路により、ＯＢ部に対応するアナログ映像信号の黒レベルを所定のＤＣ値に固定している。
【０００３】
従来、このクランプ回路にアナログ回路が使用されていたが、アナログ回路では、クランプの時定数を状況に応じて制御することができなかった。
【０００４】
しかし、これを解決する技術が、特開２０００−２２４４４０号公報に開示されており、状況に応じて時定数を制御可能なクランプ回路を含む映像信号処理回路が提案されている。その構成を図２に示す。
【０００５】
図２の構成において、アナログ映像信号ＡＶｉｎが、図示しない撮像素子からアナログ映像信号入力端子２０１に入力され、差動増幅器２０２の非反転入力端子（＋）に供給される。この差動増幅器２０２は、その反転入力端子（−）に、後述するディジタル／アナログ（Ｄ／Ａ）変換器２１９から供給される直流電圧により、第１のクランプ回路の一部として機能する。差動増幅器２０２からの出力信号は、可変ゲインアンプ２０３に供給され、外部から入力されるゲイン制御信号ＧＣに応じて、そのゲインが可変制御される。可変ゲインアンプ２０３の出力信号は、差動増幅器２０２と同様に、反転入力端子（−）に、後述するディジタル／アナログ（Ｄ／Ａ）変換器２１５から供給される直流電圧により、第２のクランプ回路の一部として機能する差動増幅器２０４を介して、Ａ／Ｄ変換器２０５に入力され、ディジタル映像信号ＤＶｏｕｔに変換されて、ディジタル映像信号出力端子２０６から後段のディジタル映像信号処理部へと出力される。
【０００６】
また、Ａ／Ｄ変換器２０５の出力信号は、減算器２０７において、ディジタル映像信号におけるＯＢ部の黒レベルと基準値ＶＲとの差分演算が施され、基準値ＶＲに対する誤差信号が出力される。減算器２０７からの誤差信号は、平均化回路２０８に供給され、水平方向に、すなわち複数画素分平均化して出力される。このとき、平均化回路２０８からは、平均化制御信号ＡＣに基づいて、水平ブランキング期間におけるＯＢ部に対応する黒レベルと無信号部に対応するペデスタルレベルの基準値ＶＲからの誤差平均が出力される。
【０００７】
平均化回路２０８からの出力信号は、クリップ回路２０９により、過大レベルを所定レベルにカットするクリップがかけられ、垂直積分回路２１０により、垂直方向、すなわち複数の水平走査線期間で平均化される。垂直積分回路２１０からの誤差信号は、加算器２１１の一端に入力され、加算器２１１の他端には、１Ｈ遅延回路２１２において、クロック信号ＨＣＬＫ２により１水平走査期間（１Ｈ）だけ遅延させた信号が入力される。よって、加算器２１１からは、現在の誤差信号の直流レベルと、１Ｈ前に加算を行なった誤差信号の直流レベルとが巡回加算されて出力される。
【０００８】
１Ｈ遅延回路２１２から出力されたディジタル信号は、Ｄ／Ａ変換器２１３によりアナログ信号レベルとなり、差動増幅器２０４の反転入力端子（−）へとフィードバックされる。すなわち、差動増幅器２０４と、差動増幅器２０４の出力端子から反転入力端子までの回路で構成されるフィードバック回路とが第１のクランプ回路を構成し、この第１のクランプ回路によって、映像信号におけるＯＢ部の黒レベルを基準値ＶＲと比較して、その誤差が０になる、すなわちＯＢ部の黒レベルが基準値ＶＲと一致するようにフィードバック制御が行なわれる。
【０００９】
また、クリップ回路２０９からの出力信号は、乗算器２１４にも供給され、ゲインｋが乗算されたあと、加算器２１５の一端に入力される。加算器２１５の他端には、１Ｖ遅延回路２１６において、クロック信号ＨＣＬＫ１により１垂直走査期間（１Ｖ）だけ遅延させた信号が入力される。よって、加算器２１５からは、現在の誤差信号の直流レベルと、１Ｖ前に加算を行なった誤差信号の直流レベルとが巡回加算されて出力される。
【００１０】
１Ｖ遅延回路２１６から出力されたディジタル信号は、Ｄ／Ａ変換器２１７によりアナログ信号レベルとなり、差動増幅器２０２の反転入力端子（−）へとフィードバックされる。すなわち、差動増幅器２０２と、差動増幅器２０２の出力端子から反転入力端子までの回路で構成されるフィードバック回路とが第２のクランプ回路を構成し、この第２のクランプ回路によって、映像信号における無信号部のレベルを基準値ＶＲと比較して、その誤差が０になる、すなわち無信号部の直流レベルが基準値ＶＲと一致するようにフィードバック制御が行なわれる。
【００１１】
このように、従来の映像信号処理回路では、可変ゲインアンプ２０３の入力において、第２のクランプ回路を用いて映像信号の直流成分レベルを基準値ＶＲに一致させることで、可変ゲインアンプ２０３により利得を変化させ直流成分レベルが変化したとしても、出力の映像信号レベルが可変ゲインアンプ２０３の動作範囲内に入るようにしている。
【００１２】
また、Ａ／Ｄ変換器２０５の入力において、第１のクランプ回路を用いて映像信号の黒レベルを基準値ＶＲに一致させることで、黒レベルを基準として映像信号のピークレベルがＡ／Ｄ変換器２０５のフルスケール入力範囲内に入るようにしている。
【００１３】
【発明が解決しようとする課題】
上記従来の映像信号処理回路では、アナログ映像信号をディジタル映像信号に変換する際に、映像信号の黒レベルを一定値に固定する第１のクランプ回路構成と、映像信号の直流成分レベルを一定値に固定する第２のクランプ回路構成という、２つの回路構成が必要となる。
【００１４】
また、クリップ回路２０９を用いて、黒レベルまたは直流成分レベルと基準値との誤差に対してクリップをかけているため、クリップ値が小さいと、誤差が大きな場合、フィードバック制御ループが収束するのに時間を要し、逆にクリップ値が大きいと、ノイズの影響を受けて映像が乱れることになる。そのため、クリップ回路２０９に対し、入力されるアナログ映像信号に応じて、最適なクリップ値を設定する必要がある。
【００１５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、簡単な回路構成で所望のクランプ特性を達成可能な映像信号処理回路およびそれが撮像素子と同一の半導体基板上に構成されたカメラシステムを提供することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る映像信号処理回路は、一方の入力端子にアナログ映像信号が入力され、制御信号により利得が制御される差動増幅器と、差動増幅器から出力されたアナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力信号における有効信号部以外の所定部のレベルと基準値との差分を演算し、ディジタル誤差信号として出力する減算器と、ディジタル誤差信号のレベルと閾値とを比較し、その比較結果に応じて、ディジタル誤差信号に乗じる係数を切り替える比較演算部と、比較演算部から出力されたディジタル誤差信号をアナログ誤差信号に変換して、差動増幅器の他方の入力端子に供給するＤ／Ａ変換器とを備え、前記映像信号処理回路は、前記減算器から出力されたディジタル誤差信号を複数の画素にわたって平均化する平均化回路を備え、前記平均化回路は、平均化した前記ディジタル誤差信号を前記比較演算部に供給することを特徴とする。
【００１７】
この映像信号処理回路において、比較演算部は、ディジタル誤差信号のレベルが閾値よりも大きい場合、係数を１よりも大きな値に設定し、ディジタル誤差信号のレベルが閾値以下である場合、係数を１に設定することが好ましい。
【００１８】
この場合、比較演算部は、ディジタル誤差信号と閾値とを比較し、ディジタル誤差信号のレベルが閾値以下である場合、第１出力端子からディジタル誤差信号を出力するとともに、第２の出力端子からの信号出力を禁止し、ディジタル誤差信号のレベルが閾値よりも大きい場合、第１出力端子からの信号出力を禁止するとともに、第２出力端子からディジタル誤差信号を出力する比較器と、比較器の第２出力端子から出力されたディジタル誤差信号に対して、１よりも大きな係数を乗じる乗算器とを備え、比較器の第１出力端子と乗算器の出力端子が接続されていることが好ましい。
【００１９】
または、比較演算部は、ディジタル誤差信号と閾値とを比較する比較器と、比較器による比較の結果、ディジタル誤差信号のレベルが閾値以下である場合、係数を１に設定し、ディジタル誤差信号のレベルが閾値よりも大きい場合、係数を１よりも大きな値に設定する乗算器とを備えることが好ましい。
【００２１】
また、本発明に係る映像信号処理回路は、入力された信号を１水平走査期間だけ遅延させる遅延回路と、比較演算部からの出力信号と遅延回路からの出力信号とを加算して、遅延回路の入力端子に供給する加算器とを備え、遅延回路の出力信号がＤ／Ａ変換器に供給されることが好ましい。
【００２２】
前記の目的を達成するため、本発明に係るカメラシステムは、本発明に係る映像信号処理回路と、アナログ映像信号を出力する撮像素子とが同一の半導体基板上に構成されたことを特徴とする。
【００２３】
上記の構成によれば、１つのフィードバックループからなるクランプ回路構成で、映像信号の直流成分レベルの変動に応じてフィードバック系の時定数を切り替え、映像信号における無信号部のペデスタルレベルとＯＢ部の黒レベルとの両方を基準値に固定することができる。これにより、簡単な回路構成で所望のクランプ特性を実現することが可能になる。
【００２４】
また、本発明に係る映像信号処理回路を用いることで、固体撮像素子からのＤＣ直結回路が構成でき、ＣＭＯＳセンサと映像信号処理回路を同一のシリコン基板上に配置することが可能になり、ＣＭＯＳ１チップカメラシステムを実現することが可能になる。
【００２５】
【発明の実施の形態】
以下、発明の実施の形態について、図面を参照して説明する。
【００２６】
図１は、本発明の一実施形態による映像信号処理回路の構成を示すブロック図である。
【００２７】
図１において、１０１はアナログ映像信号入力端子、１０２は差動増幅器、１０３はＡ／Ｄ変換器、１０４はディジタル映像信号出力端子、１０５は減算器、１０６は平均化回路、１０７は比較器、１０８は乗算器、１０９は加算器、１１０は遅延回路、１１１はＤ／Ａ変換器である。また、比較器１０７と乗算器１０８とで比較演算部が構成される。
【００２８】
次に、このように構成された映像信号処理回路の動作について説明する。
【００２９】
映像信号入力端子１０１から入力されたアナログ映像信号Ｓ１０１は、映像信号を含む有効信号部と映像信号を含まない水平ブランキング期間で構成されている。また、水平ブランキング期間は、黒レベルの基準となるＯＢ部と無信号部で構成されている。
【００３０】
このアナログ映像信号Ｓ１０１は、差動増幅器１０２の非反転入力端子（＋）に入力され、所定のゲイン（１＋Ｒ１／Ｒ２）で増幅されたアナログ映像信号Ｓ１０２はＡ／Ｄ変換器１０３へ入力される。ここで、差動増幅器２の反転入力端子（−）には、後述するＤ／Ａ変換器１１１から直流電圧Ｓ１１４が抵抗Ｒ２を介して印加され、これがアナログ映像信号Ｓ１０１から減算されて、差動増幅器１０２から出力される。
【００３１】
Ａ／Ｄ変換器１０３により、アナログ映像信号Ｓ１０２は、ディジタル映像信号Ｓ１０３に変換されて、ディジタル映像信号出力端子１０４から後段のディジタル映像信号処理部へと出力される。
【００３２】
また、Ａ／Ｄ変換器１０３の出力信号Ｓ１０３は、減算器１０５において、ディジタル映像信号におけるＯＢ部の黒レベルと基準値Ｓ１０４（ＶＲ）との差分演算が施され、基準値Ｓ１０４に対する誤差信号Ｓ１０５が出力される。減算器１０５からの誤差信号Ｓ１０５は、平均化回路１０６に供給され、水平方向に、例えば８画素分の平均をとって出力される。このように数画素分の平均をとることで、ノイズ成分が平均化され、その画像に与える影響を少なくできる。
【００３３】
平均化回路１０６の出力信号Ｓ１０６は、比較器１０７の一方の入力端子に供給され、その他方の入力端子に供給される閾値Ｓ１０７（ＶＴ）と比較される。比較器１０７からは、入力信号Ｓ１０６のレベルが閾値Ｓ１０７以下である場合は、比較器１０７の第２出力端子１０７２は高インピーダンス状態になり、第１出力端子１０７１から、入力信号Ｓ１０６がそのまま出力信号Ｓ１０８として加算器１０９の一端に出力される。一方、入力信号Ｓ１０６のレベルが閾値Ｓ１０７よりも大きい場合は、比較器１０７の第１出力端子１０７１は高インピーダンスとなり、第２出力端子１０７２から、入力信号Ｓ１０６が出力信号Ｓ１０９として乗算器１０８に出力される。乗算器１０８は、信号Ｓ１０９に係数ｋを乗じて信号Ｓ１１０として加算器１０９の一端に出力する。よって、加算器１０９の一端には、比較器１０７の第１出力端子からの出力信号Ｓ１０８か、または乗算器１０８からの出力信号Ｓ１１０が供給される。
【００３４】
加算器１０９の他端には、例えばＤ型フリップフロップで構成された１Ｈ遅延回路１１０において、クロック信号ＨＣＬＫにより１水平走査期間（１Ｈ）だけ遅延させた信号Ｓ１１２が入力される。よって、加算器１０９からは、現在の誤差信号Ｓ１０８またはＳ１１０の直流レベルと、１Ｈ前に加算を行なった誤差信号Ｓ１１３の直流レベルとが巡回加算されて、クランプ電圧の補正データＳ１１１として出力される。
【００３５】
遅延回路１１０から出力されたディジタル信号Ｓ１１２は、Ｄ／Ａ変換器１１１によりアナログ信号Ｓ１１３となり、抵抗Ｒ２を介して、差動増幅器１０２の反転入力端子（−）に入力される。
【００３６】
以上のように、本実施形態では、映像信号におけるＯＢ部の黒レベルを水平走査期間ごとに監視し、その基準値との誤差を検出し、それによってクランプ電圧を補正することで、黒レベルを基準値に固定する。その際、誤差に対して閾値ＶＴを設け、閾値ＶＴよりも大きな誤差に対しては、乗算器１０８を介してフィードバックループのゲインを上げて補正量を大きくすることで、誤差の基準値ＶＲへの収束速度を向上させることができる。
【００３７】
ここで、誤差が閾値ＶＴよりも大きい状態というのは、電源投入時や信号ゲインを可変した場合など、アナログ映像信号の直流成分レベルが大きく変動した場合であり、本実施形態によれば、この変動した直流成分レベルを即座に基準値ＶＲに固定することができる。
【００３８】
また、誤差が閾値ＶＴ以下である状態においては、映像信号の黒レベルを基準値ＶＲに確実に固定するために、閾値ＶＴは黒レベルの変動範囲をカバーできるように設定することが望ましい。
【００３９】
なお、本実施形態では、比較器１０７の出力端子を第１出力端子１０７１と第２出力端子１０７２として別個に設け、第２出力端子１０７２からの出力信号Ｓ１０９に対して乗算器１０８により係数ｋを乗算したが、本発明はかかる構成に限定されず、例えば、比較器１０７の比較結果を乗算器１０８に供給し、入力信号Ｓ１０６に対して、乗算器１０７の係数ｋを、入力信号Ｓ１０６が閾値ＶＴよりも大きい場合は、１よりも大きな値に設定し、入力信号Ｓ１０６が閾値ＶＴ以下である場合は、１に設定することでも対応可能である。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、１つのフィードバックループからなるクランプ回路構成で、映像信号の直流成分レベルの変動に応じてフィードバック系の時定数を切り替え、映像信号における無信号部のペデスタルレベルとＯＢ部の黒レベルとの両方を基準値に固定することができる。これにより、簡単な回路構成で所望のクランプ特性を実現することが可能になる。
【００４１】
また、本発明の映像信号処理回路を用いることで、固体撮像素子からのＤＣ直結回路が構成でき、ＣＭＯＳセンサと信号処理回路を同一のシリコン基板上に配置することが可能になり、ＣＭＯＳ１チップカメラシステムを実現することが可能になる。
【図面の簡単な説明】
【図１】  本発明の一実施形態による映像信号処理回路の構成を示すブロック図
【図２】  従来の映像信号処理回路の構成を示すブロック図
【符号の説明】
１０１  アナログ映像信号入力端子
１０２  差動増幅器
１０３  Ａ／Ｄ変換器
１０４  ディジタル映像信号出力端子
１０５  減算器
１０６  平均化回路
１０７  比較器（比較演算部）
１０７１  比較器１０７の第１出力端子
１０７２  比較器１０７の第２出力端子
１０８  乗算器（比較演算部）
１０９  加算器
１１０  １Ｈ遅延回路
１１１  Ｄ／Ａ変換器
ＶＲ  基準値
ＶＴ  閾値
ＨＣＬＫ  クロック信号
【図１】
0004512285.tif 000002
【図２】
0004512285.tif 000003