(57)【特許請求の範囲】
【請求項１】
微弱信号を増幅して物理乱数信号を発生させるための物理乱数発生装置用増幅回路であって、
第１の非反転入力端子と第１の反転入力端子とを含む第１差動入力端子対と、
第２の非反転入力端子と第２の反転入力端子とを含む第２差動入力端子対と、
該第１及び第２差動入力端子対から入力される信号の線形結合として差動出力信号を出力する差動増幅部と、
前記差動出力信号を出力する第１の反転出力端子と第１の非反転出力端子と
を含み、
さらに、１対の差動入力端子と１対の差動出力端子を有し、
入力された差動信号に対してその低周波成分を通過させて差動出力する、差動型低域通過フィルター回路を含み、
前記第１の差動出力端子対と前記第１の差動入力端子対との間に該差動型低域通過フィルター回路を配置してフィードバックループを形成する物理乱数発生装置用増幅回路と、
該物理乱数発生装置用増幅回路の前記第２の非反転入力端子、および前記第２の反転入力端子の一方、あるいは両方に接続される物理乱数発生手段と
を含む物理乱数発生装置。
【請求項２】
前記物理乱数発生手段は、白色雑音を発生する素子である請求項１記載の物理乱数発生装置。
【請求項３】
前記物理乱数発生手段は、アバランシェフォトダイオード又はツェナーダイオードである請求項１記載の物理乱数発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、物理乱数発生に用いられる微小信号用増幅回路を用いた物理乱数発生装置に関する。
【０００２】
【従来の技術】
乱数を発生させる手段の１つとして、ツェナーダイオードやアバランシェダイオード等が有する白色雑音を利用して物理乱数を発生する方法がある。
【０００３】
白色雑音は、数１０μＶｒｍｓ程度の振幅を有する微小な信号である。白色雑音を用いると、物理的にほぼ完全にランダムな信号を発生するため純度の高い乱数を得ることができる。但し、白色雑音の電圧振幅は小さいため、実際に利用可能な程度の振幅を有する乱数を取り出すためには、数１００倍程度の増幅率を有する増幅回路を用いて白色雑音を増幅する必要がある。
【０００４】
図７に、従来から用いられている増幅回路を示す。ＭＯＳ型トランジスタを用いた例を示す。
【０００５】
増幅回路Ａは、差動型の増幅回路である。２つのＭＯＳ型のトランジスタ１０１ａ、１０１ｂのソース端子Ｓ１とソース端子Ｓ２とが接続されている。ソース端子Ｓ１、Ｓ２は、電流源２を介して接地されている。
【０００６】
ＭＯＳ型のトランジスタ１０１ａ、１０１ｂのドレイン端子Ｄ１、Ｄ２は、例えば、負荷抵抗１０３ａ、１０３ｂを介して電源電圧ＶDDに接続されている。ドレイン端子Ｄ１と負荷抵抗１０３ａとの相互接続点が反転出力端子ＴＶｏｕｔ−に接続され、ドレイン端子Ｄ２と負荷抵抗１０３ｂとの間の相互接続点が非反転出力端子ＴＶｏｕｔ＋に接続されている。
【０００７】
ＭＯＳ型のトランジスタ１０１ａ、１０１ｂのゲート端子Ｇ１とＧ２とは、それぞれ、非反転入力端子ＴＶｉｎ＋と反転入力端子ＴＶｉｎ−とに接続されている。
【０００８】
上記の差動型増幅回路Ａは、デュアルエンドの回路である。デュアルエンドの回路は、シングルエンドの増幅器とは異なり回路構成が対称となるため、例えば電源電圧ＶDDの変動があった場合に、その影響は反転出力端子ＴＶｏｕｔ−及び非反転出力ＴＶｏｕｔ＋の両方に現れる。差動出力としては電源電圧の変動の影響が打ち消されるため、微小信号の増幅に適している。
【０００９】
【発明が解決しようとする課題】
図８に、差動増幅器の入出力特性を示す。横軸は入力電圧Ｖｉｎ（Ｖｉｎ+−Ｖｉｎ-）、縦軸は出力電圧Ｖｏｕｔ（Ｖｏｕｔ＋、Ｖｏｕｔ−）である。
【００１０】
アバランシェダイオードの白色雑音を増幅して利用する場合のように非常に微小な振幅を増幅する場合には、トランジスタ１０１ａとトランジスタ１０１ｂとの間に、わずかでも特性のバラツキ、例えば、しきい値電圧（Ｖｔｈ）のバラツキが存在するだけでも以下のような問題が生じる。
【００１１】
非常に微小な振幅を増幅する場合、２つのトランジスタ１０１ａと１０１ｂとが全く同一の特性で入力オフセットがゼロであれば増幅回路は図８のＡで示される領域内で動作するために入出力特性は線形で歪みも少ないが、２つのトランジスタ１０１ａと１０１ｂとの間にわずか数ｍＶ程度の入力オフセットが存在するだけでも、増幅回路の動作範囲は、図８のＢで表される範囲までずれてしまう。
【００１２】
Ｂの範囲で動作させると、入出力特性が非線形になっており、出力波形に歪みが生じる。
【００１３】
入力オフセットは入力信号と同様に数１００倍の増幅率で増幅されて出力に現れるため、出力のオフセットとしては数１００ｍＶから１Ｖ程度という非常に大きな値となってしまう。
【００１４】
回路構成としては対称であっても、動作状態が非対称になるため、反転出力と非反転出力との対称性がなくなる。電源の変動の影響を打ち消す作用が弱まり、出力信号のノイズの低減という観点からも好ましくない。
【００１５】
本発明の目的は、物理乱数発生素子のように信号波形の振幅幅が微小な素子の出力電圧を増幅するのに適した物理乱数発生装置用増幅回路を用いた物理乱数発生装置を提供することである。
【００１６】
【課題を解決するための手段】
本発明の一観点によれば、微弱信号を増幅して物理乱数信号を発生させるための物理乱数発生装置用増幅回路であって、第１の非反転入力端子と第１の反転入力端子とを含む第１差動入力端子対と、第２の非反転入力端子と第２の反転入力端子とを含む第２差動入力端子対と、該第１及び第２差動入力端子対から入力される信号の線形結合として差動出力信号を出力する差動増幅部と、前記差動出力信号を出力する第１の反転出力端子と第１の非反転出力端子とを含み、さらに、１対の差動入力端子と１対の差動出力端子を有し、入力された差動信号に対してその低周波成分を通過させて差動出力する、差動型低域通過フィルター回路を含み、前記第１の差動出力端子対と前記第１の差動入力端子対との間に該差動型低域通過フィルター回路を配置してフィードバックループを形成する物理乱数発生装置用増幅回路と、該物理乱数発生装置用増幅回路の前記第２の非反転入力端子、および前記第２の反転入力端子の一方、あるいは両方に接続される物理乱数発生手段とを含む物理乱数発生装置が提供される。
【００１７】
【発明の実施の形態】
図１から図５までに基づき、本発明の一実施の形態による物理乱数発生装置用増幅回路について説明する。
【００１８】
図１は、物理乱数発生装置用増幅回路Ｂの回路ブロック図である。物理乱数発生装置用増幅回路Ｂは、差動型のアンプ部ＡＰ（差動増幅器）と差動型低域通過フィルター（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）回路ＬＰＦとを有している。
【００１９】
図２及び図３にアンプ部ＡＰの詳細な回路図を示す。
【００２０】
図２は、差動型のアンプ部ＡＰの全体構成を示す回路図であり、図３はアンプ部ＡＰの負荷回路部ＬＳ（図２の点線で囲んだ部分）の回路図を示す。
【００２１】
アンプ部ＡＰは、２つの差動型の増幅回路ＤＡ１、ＤＡ２と、出力回路ＯＣとを含む。
【００２２】
第１の差動増幅回路ＤＡ１においては、２つのｎチャネルＭＯＳトランジスタＭ１ａ、Ｍ１ｂのソース端子Ｓ１ａ、Ｓ１ｂとが相互に接続され、その相互接続点から例えば１００μＡの定電流源Ｃ１を介して接地されている。
【００２３】
ＭＯＳ型のトランジスタＭ１ａ、Ｍ１ｂのゲート端子Ｇ１ａとＧ１ｂは、それぞれ、第１の非反転入力端子ＴＶｉｎ１＋と第１の反転入力端子ＴＶｉｎ１−とに接続されている。
【００２４】
ＭＯＳトランジスタＭ１ａ、Ｍ１ｂのドレイン端子Ｄ１ａ、Ｄ１ｂは、例えば、それぞれ１００μＡの定電流源３ａ、３ｂを介して電源電圧ＶDDに接続されている。
【００２５】
ドレイン端子Ｄ１ａと定電流源３ａとの相互接続点をＡ−と称する。ドレイン端子Ｄ１ｂと定電流源３ｂとの相互接続点をＡ＋と称する。
【００２６】
第２の差動増幅回路ＤＡ２においては、２つのｎチャネルＭＯＳトランジスタＭ２ａ、Ｍ２ｂのソース端子Ｓ２ａ、Ｓ２ｂとが相互に接続され、その相互接続点から、例えば１００μＡの定電流源Ｃ２を介して接地されている。
【００２７】
ＭＯＳ型のトランジスタＭ２ａ、Ｍ２ｂのゲート端子Ｇ２ａとＧ２ｂは、それぞれ、第２の非反転入力端子ＴＶｉｎ２＋と第２の反転入力端子ＴＶｉｎ２−とに接続されている。
【００２８】
ＭＯＳトランジスタＭ２ａ、Ｍ２ｂのドレイン端子Ｄ２ａ、Ｄ２ｂは、定電流源３ｃ、３ｄを介して電源電圧ＶDDに接続されている。ドレイン端子Ｄ２ａと定電流源３ｃとの間の相互接続点をＢ−と、ドレイン端子Ｄ２ｂと定電流源３ｄとの相互接続点をＢ＋と称する。
【００２９】
相互接続点Ａ−と相互接続点Ｂ−とが非反転出力ＯＣ+に接続されている。相互接続点Ａ＋と相互接続点Ｂ＋とが反転出力ＯＣ-に接続されている。
【００３０】
出力回路ＯＣは、２つのｐ型ＭＯＳトランジスタＭ３ａ、Ｍ３ｂと、負荷回路ＬＳとを含む。負荷回路ＬＳは、負荷Ｚａと負荷Ｚｂとを含む。
【００３１】
増幅回路ＤＡ１、ＤＡ２からの反転出力配線ＯＣ-、非反転出力配線ＯＣ+は、２つの出力信号は、それぞれ２つのＭＯＳトランジスタＭ３ａ、Ｍ３ｂのソース端子Ｓ３ａ、Ｓ３ｂに接続される。
【００３２】
トランジスタＭ３ａのドレイン端子Ｄ３ａとトランジスタＭ３ｂのドレイン端子Ｄ３ｂとが負荷回路部ＬＳの負荷Ｚａと負荷Ｚｂとに接続される。ドレイン端子Ｄ３ａと負荷Ｚａとの相互接続点が、第１の反転出力端子ＴＶ０−に接続されている。ドレイン端子Ｄ３ｂと負荷Ｚｂとの間の相互接続点が、第１の非反転出力端子ＴＶ０＋に接続されている。
【００３３】
上記アンプの動作について簡単に説明する。増幅回路ＤＡ１の差動入力電圧に応じて得られる差動出力電流が、相互接続点Ａ＋、Ａ−から出力される。増幅回路ＤＡ２の差動入力電圧に応じて得られる差動出力電流が、相互接続点Ｂ＋、Ｂ−から出力される。これらの差動出力電流が、非反転出力ＯＣ＋、ＯＣ−のノードで加算され、出力回路中の負荷によって電圧に変換されて出力される。
【００３４】
より詳細に回路動作を説明すると、以下のようになる。
【００３５】
ゲート端子Ｇ１ａ、Ｇ１ｂに入力される入力電圧が等しい状態においては、ｎ型のＭＯＳトランジスタＭ１ａ、Ｍ１ｂに流れるドレイン電流が等しい。電流保存則により、ｎ型のＭＯＳトランジスタＭ１ａ、Ｍ１ｂに流れるドレイン電流は、それぞれ５０μＡとなる。相互接続点（節点）Ａ−と相互接続点（節点）Ａ＋とから、それぞれ５０μＡずつの電流が流れる。
【００３６】
第２の増幅回路ＤＡ２についても同様に、相互接続点（節点）Ｂ−と相互接続点（節点）Ｂ＋とから、それぞれ５０μＡずつの電流が流れる。
【００３７】
これらの電流が加算されて、第１の反転出力端子ＴＶＯ−と第１の非反転出力端子ＴＶＯ＋とから、トランジスタＭ３ａ及びトランジスタＭ３ｂを通して１００μＡずつの電流が、負荷Ｚａ及びＺｂに流れる。
【００３８】
第１の増幅回路ＤＡ１に、差動電圧＜ｖ１＞＝（Ｖｉｎ１＋）−（Ｖｉｎ１−）が入力されると、第１の非反転出力端子ＴＶｏｕｔ１−と第１の反転出力端子ＴＶｏｕｔ１＋からの差動出力電流＜ｉ１＞は、＜ｉ１＞＝ｇm１・＜ｖ１＞で表される。
【００３９】
ｇm１はトランジスタＭ１ａ、Ｍ１ｂの相互コンダクタンスである。
【００４０】
同様に、第２の増幅回路ＤＡ２に、差動電圧＜ｖ２＞＝（Ｖｉｎ２＋）−（Ｖｉｎ２−）が入力されると、節点Ｂ−と節点Ｂ＋とから流れる差動出力電流＜ｉ２＞は、＜ｉ２＞＝ｇm２・＜ｖ２＞で表される。
【００４１】
ｇm２はトランジスタＭ２ａ、Ｍ２ｂの相互コンダクタンスである。
【００４２】
これらの差動入力電流＜ｉ１＞と＜ｉ２＞とがそれぞれ加算された電流は、ゲート接地（ＢＩＡＳ端子が接地されている。）されたカスコードトランジスタＭ３ａ、Ｍ３ｂを通って負荷Ｚａ、Ｚｂを流れる。
【００４３】
差動出力として、＜ＶＯ＞＝−Ｒｏｕｔ・｛＜ｉ１＞＋＜ｉ２＞｝
＝ｇｍ１・Ｒｏｕｔ・＜ｖ１＞＋ｇｍ２・Ｒｏｕｔ・＜ｖ２＞が得られる。
【００４４】
ここで、ｇｍ１・Ｒｏｕｔ＝Ａｄ、ｇｍ２・Ｒｏｕｔ＝Ｂｄとおくと、
＜ＶＯ＞＝Ａｄ・＜ｖ１＞＋Ｂｄ・＜ｖ２＞が成り立つ。
【００４５】
増幅率はコンダクタンスと負荷抵抗で決まる。ｇｍ１≒ｇｍ２＝１ｍＭｈｏと仮定すると、４０ｄＢの差動増幅率を得るためには、Ｒｏｕｔとして１００ｋΩの値が必要となる。バイアス電流を１００μＡとすると、出力の動作点は１０Ｖと非常に高い値になるため、単純な抵抗を負荷として用いると、電源電圧の制約が大きくなる。
【００４６】
図３に示すように、負荷回路部ＬＳは、４つのｎ型ＭＯＳトランジスタＭ４ａ、Ｍ４ｂ、Ｍ４ｃ、Ｍ４ｄを含む。４つのトランジスタＭ４ａ、Ｍ４ｂ、Ｍ４ｃ、Ｍ４ｄのソース端子Ｓ４ａ、Ｓ４ｂ、Ｓ４ｃ、Ｓ４ｄが全て共通に接続され、電流源Ｃ１、Ｃ２（図２）の一端と共通に接地されている。
【００４７】
より詳細に接続関係を説明すると、トランジスタＭ４ａとトランジスタＭ４ｂとのゲート端子Ｇ４ａとＧ４ｂとが接続されるとともに、トランジスタＭ４ａ、Ｍ４ｃのドレイン端子Ｄ４ａ、Ｄ４ｃと接続される。これらの端子は、トランジスタＭ３ａのドレイン端子Ｄ３ａと接続される。
【００４８】
トランジスタＭ４ｃとトランジスタＭ４ｄとのゲート端子Ｇ４ｃとＧ４ｄとが接続されるとともに、トランジスタＭ４ｂ、Ｍ４ｄのドレイン端子Ｄ４ｂ、Ｄ４ｄと接続される。
【００４９】
これらの端子は、トランジスタＭ３ｂのドレイン端子Ｄ３ｄに接続される。
【００５０】
反転出力配線ＯＣ−の電流ｉ-は、トランジスタＭ４ａ、Ｍ４ｃに分流する。非反転出力配線ＯＣ＋の電流ｉ+は、トランジスタＭ４ｂ、Ｍ４ｄに分流する。
【００５１】
負荷回路部ＬＳの動作について説明する。
【００５２】
Ｍ４ａからＭ４ｄまでのトランジスタは、全て同じ特性をもつと仮定する。コンダクタンスをｇｍ４とし、ドレイン抵抗をｒｄｓ４とする。
【００５３】
一般的に、ｇｍの値としては数１００μＭｈｏ、ｒｄｓの値としては数１００ｋΩ程度に設定する。このような条件下で、以下に小信号解析にて動作を説明する。
【００５４】
各トランジスタを流れる電流は以下のようになる。
【００５５】
ｉａ＝ｇｍ４・（ｖ−）＋（ｖ−／ｒｄｓ４）
ｉｂ＝ｇｍ４・（ｖ−）＋（ｖ＋／ｒｄｓ４）
ｉｃ＝ｇｍ４・（ｖ＋）＋（ｖ−／ｒｄｓ４）
ｉｂ＝ｇｍ４・（ｖ＋）＋（ｖ＋／ｒｄｓ４）
【００５６】
ここで、ｉ＋＝ｉｂ＋ｉｄの関係から、
ｉ＋＝ｇｍ４・（ｖ−）＋（ｖ＋／ｒｄｓ４）＋ｇｍ４・（ｖ＋）＋（ｖ＋／ｒｄｓ４）
ｉ−＝ｉａ＋ｉｃの関係から、
ｉ−＝ｇｍ４・（ｖ−）＋（ｖ−／ｒｄｓ４）＋ｇｍ４・（ｖ＋）＋（ｖ−／ｒｄｓ４）
従って、（ｉ＋）−（ｉ−）＝｛ｇｍ４・（ｖ−）＋（ｖ＋／ｒｄｓ４）＋ｇｍ４・（ｖ＋）＋（ｖ＋／ｒｄｓ４）｝−｛ｇｍ４・（ｖ−）＋（ｖ−／ｒｄｓ４）＋ｇｍ４・（ｖ＋）＋（ｖ−／ｒｄｓ４）｝＝２｛（ｖ＋）−（ｖ−）｝／ｒｄｓ４となる。
【００５７】
Ｒｏｕｔとしては、ｒｄｓ４／２、すなわち数１００ｋΩという高い等価抵抗値を示すことになる。Ａｃｔｉｖｅ  Ｌｏａｄを用いることにより、小信号的に高い抵抗値が得られる。
【００５８】
図４に差動型低域通過フィルターＬＰＦの回路図を示す。
【００５９】
差動型低域通過フィルターＬＰＦは、１対の差動入力端子ＴＸ＋，ＴＸ−と、１対の差動出力端子ＴＹ＋，ＴＹ−とを有している。
【００６０】
差動入力端子ＴＸ＋と差動出力端子ＴＹ＋との間に第１の抵抗Ｒ１が接続され、同様に、差動入力端子ＴＸ−と差動出力端子ＴＹ−との間に第２の抵抗Ｒ２が接続されている。差動出力端子ＴＹ＋，ＴＹ−の間には第１の容量Ｃ１が接続されている。第１の容量Ｃ１は、抵抗Ｒ１、Ｒ２と共にＲＣ回路を構成する。
【００６１】
回路全体の接続関係について説明する。
【００６２】
図１の全体ブロック図に示すように、アンプ部ＡＰの第１の非反転出力端子ＴＶＯ−と第１の反転出力端子ＴＶＯ＋は、増幅器の最終的な反転出力端子ＴＯ−と非反転出力端子ＴＯ＋とに接続されている。
【００６３】
第１の反転出力端子ＴＶＯ−及び第１の非反転出力端子ＴＶＯ＋から出力された信号は、低域通過フィルターＬＰＦを通してアンプ部ＡＰの第１の非反転入力端子ＴＶｉｎ１＋、第１の反転入力端子ＴＶｉｎ１−にフィードバックされる。
ネガティブフィードバック回路が形成される。
【００６４】
増幅回路Ｂの動作について理論的に説明する。
【００６５】
上記の増幅回路Ｂにおいて、＜ＶＯ＞＝＜ＶＯ＋＞−＜ＶＯ−＞、＜Ｖ１＞＝＜Ｖｉｎ１＋＞−＜Ｖｉｎ１−＞、＜Ｖ２＞＝＜Ｖｉｎ２＋＞−＜Ｖｉｎ２−＞である。
【００６６】
増幅回路Ｂの伝達関数は、以下のように表されるものとする。
【００６７】
＜ＶＯ＞＝−Ａｄ（ｓ）・＜Ｖ１＞−Ｂｄ（ｓ）・＜Ｖ２＞
ここで、差動出力端子ＴＶ０（＋、−）から第１の差動入力端子ＴＶｉｎ１（＋、−）に対してｆ（ｓ）の帰還係数ｆ（ｓ）（Ｆｅｅｄｂａｃｋ  ｆａｃｔｏｒ）で帰還をかけると、閉回路における伝達関数は以下のように表される。
【００６８】
＜ＶＯ＞＝−Ａｄ（ｓ）・ｆ（ｓ）・＜ＶＯ＞−Ｂｄ（ｓ）・＜Ｖ２＞
従って、｛１＋Ａｄ（ｓ）・ｆ（ｓ）｝・＜ＶＯ＞＝−Ｂｄ（ｓ）・＜Ｖ２＞である。
【００６９】
ゆえに、＜ＶＯ＞＝−Ｂｄ（ｓ）・＜Ｖ２＞／｛１＋Ａｄ（ｓ）・ｆ（ｓ）｝
以上の関係から、差動入力＜Ｖ２＞に対する差動出力＜Ｖ０＞の伝達関数Ｘｄ（ｓ）は次式のように書ける。
Ｘｄ（ｓ）＝＜ＶＯ＞／＜Ｖ２＞＝−Ｂｄ（ｓ）／｛１＋Ａｄ（ｓ）・ｆ（ｓ）｝
【００７０】
ここで、帰還係数ｆ（ｓ）が、ｆ（ｓ）＝１／｛１＋ｓ・τf｝で表される１次の低域通過フィルター特性を示すものとする。さらに、Ａｄ（ｓ）＝Ａｄ、Ｂｄ（ｓ）＝Ｂｄの関係が成立する。すなわちｆ（ｓ）の遅れ時間に対して、Ａｄ（ｓ）、Ｂｄ（ｓ）の遅れ時間が無視できると仮定し、Ａｄ≒Ｂｄ＞＞１と仮定すると、伝達関数は以下のようになる。
【００７１】
Ｘｄ（ｓ）＝−Ｂｄ／｛１＋Ａｄ・ｆ（ｓ）｝
＝−Ｂｄ／｛１＋Ａｄ／（１＋ｓτf）｝
＝−Ｂｄ（１＋ｓτf）／（１＋ｓτf＋Ａｄ）
＝−Ｂｄ（１＋ｓτf）／｛（１＋Ａｄ）＋ｓτf｝
≒−｛Ｂｄ／（１＋Ａｄ）｝・｛（１＋ｓτf）／（１＋ｓτf／（１＋Ａｄ））≒−（Ｂｄ／Ａｄ）・｛（１＋ｓτf）／（１＋ｓτf／Ａｄ）｝
図５に、上記の式に基づく入出力周波数特性を示す。
【００７２】
増幅回路の増幅率αは、ｓ＝０（低周波領域）でＢｄ／Ａｄ≒１（Ａｄ≒Ｂｄの関係より）である。
【００７３】
増幅率αは、周波数ｆｚ＝１／（２πτf）から周波数ｆｚ＝Ａｄ／（２πτf）まで単調に増加し、ｆｚ＝Ａｄ／（２πτf）でＢｄの値をもつ。周波数ｆｚ＝Ａｄ／（２πτf）以降は、増幅率αは、周波数によらずほぼ一定の値Ｂｄを有する。
【００７４】
上記の周波数特性を有するため、増幅回路Ｂは、高周波領域では増幅率α＝Ｂｄの大きな値を有し、低周波領域では増幅率がほぼ１となるＨＦＰ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）特性を有する。
【００７５】
本実施の形態による増幅回路Ｂの第２の非反転入力端子ＴＶｉｎ２＋及び第２の反転入力端子ＴＶｉｎ２−に印加される入力信号に入力オフセットなどに起因するＤＣを含む低周波成分が重畳されていた場合には、その低周波入力に対しては増幅率がほぼ１になる。高周波の信号入力に対しては増幅率はＢｄ（約１００程度）となる。
【００７６】
要するに、数ｍＶ程度の入力オフセットに対する増幅率はほぼ１であり、出力オフセットは数ｍＶの低い値を維持する。一方、数１０μＶの信号入力に対する増幅率は１００程度と高く、最終的な出力電圧＜ＶＯ−＞及び＜ＶＯ＋＞として、数ｍＶから数１０ｍＶの出力を得ることができる。
【００７７】
図６に、上述の増幅回路にアバランシェダイオードＡＤを接続した物理乱数発生装置Ｃのブロック図を示す。
【００７８】
物理乱数発生装置Ｃは、増幅回路Ｂと物理乱数発生部Ｄとを含む。
【００７９】
物理乱数発生部Ｄは、電源ＶDDと接地ＧＮＤとの間に接続されたアバランシェダイオードＡＤと負荷抵抗Ｒとの直列接続を有する配線を含む。アバランシェダイオードＡＤと負荷抵抗Ｒとの相互接続点が第２の容量Ｃ２を介して増幅回路Ｂの第２の非反転入力端子ＴＶｉｎ２＋に接続されている。
【００８０】
物理乱数発生部Ｄは、さらに、増幅回路Ｂの第２の反転入力端子ＴＶｉｎ２−と接地端子ＧＮＤとの間に接続された第３の容量Ｃ３を含む。第３の容量Ｃ３は第２の容量Ｃ２とのバランスをとるために設けられている。
【００８１】
アバランシェダイオードＡＤから発生する白色雑音による微小振幅を有する電圧波形が、増幅回路Ｂの第２の非反転入力端子ＴＶｉｎ２＋に入力される。
【００８２】
増幅回路Ｂの第２の非反転入力端子ＴＶｉｎ２＋に入力される電圧と、増幅回路Ｂの第２の反転入力端子ＴＶｉｎ２−に入力される電圧との差を、増幅回路Ｂによって増幅し、Ｖｏｕｔ｛（ＶＯ＋）−（ＶＯ−）｝として増幅された出力波形を得る。
【００８３】
差動型低域通過フィルターＬＰＦにより、ＤＣ成分がカットされるため、入力電圧のオフセットの影響を受けない。波形の歪みが少ない物理乱数を発生させることが可能となる。
【００８４】
以上のように、図２の増幅回路を図１のように接続することで、入力オフセットの影響をほとんど受けず、かつ信号に対して高い増幅率をもつ増幅回路が構成できる。
【００８５】
なお、上記の実施の形態においては、１段の増幅回路を例にとって説明したが、さらに高い増幅率を得るときには、この増幅回路を複数段カスケード接続すればよい。
【００８６】
この場合には、増幅率はそれぞれの増幅回路の増幅率を乗じた値になるが、出力オフセットにそれぞれの増幅回路の入力オフセットをΔＶｏｆｆとすると、Ｎ段のカスケード接続でも、オフセット電圧は、（Ｎ）0.5ΔＶｏｆｆにしかならないため、オフセットの影響は小さい。
【００８７】
以上、本実施の形態により物理乱数発生用の増幅回路およびそれを用いた物理乱数発生装置について例示的に説明したが、その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。
【００８８】
【発明の効果】
物理乱数発生素子を増幅する際に、信号成分は十分高い増幅率で増幅しつつオフセットなどのＤＣ成分を含めた低周波成分に関しては増幅率を下げることができる物理乱数発生装置用の増幅回路を用いた物理乱数発生装置を得ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態による物理乱数発生装置用増幅回路のブロック図である。
【図２】  図１の増幅回路のうちアンプ部の構成を示す回路図である。
【図３】  図１の増幅回路のうちの負荷回路の回路図である。
【図４】  図１の増幅回路のうち差動型低域通過フィルターの回路図である。
【図５】  図１の増幅回路の増幅率の周波数特性を示す図である。
【図６】  物理乱数発生装置用増幅回路に物理乱数発生素子を接続した状態のブロック図である。
【図７】  従来の差動型増幅回路の回路図である。
【図８】  図７の差動型増幅回路の増幅率の周波数特性を示す図である。
【符号の説明】
Ｂ  物理乱数発生装置用増幅回路
ＡＰ  アンプ部（差動増幅器）
ＬＰＦ  差動型低域通過フィルター
ＤＡ１  第１の増幅回路
ＤＡ２  第２の増幅回路
ＯＣ  出力回路
Ｍ１ａ、Ｍ１ｂ  ＭＯＳトランジスタ
ＶDD  電源電圧
ＴＶｉｎ１＋  第１の非反転入力端子
ＴＶｉｎ１−  第１の反転入力端子
ＴＶｉｎ２＋  第２の非反転入力端子
ＴＶｉｎ２−  第２の反転入力端子
ＴＸ＋，ＴＸ−  差動型低域通過フィルターの差動入力端子
Ａ＋、Ａ−、Ｂ＋、Ｂ−  節点
ＴＶＯ−  第１の反転出力端子
ＴＶＯ＋  第１の非反転出力端子
ＴＹ＋，ＴＹ−  差動型低域通過フィルターの差動出力端子
ＴＯ＋  非反転出力端子
ＴＯ−  反転出力端子
Ｄ  物理乱数発生部
ＡＤ  アバランシェダイオード
【図１】
0004544683.tif 000002
【図２】
0004544683.tif 000003
【図３】
0004544683.tif 000004
【図４】
0004544683.tif 000005
【図５】
0004544683.tif 000006
【図６】
0004544683.tif 000007
【図７】
0004544683.tif 000008
【図８】
0004544683.tif 000009