(57)【特許請求の範囲】
【請求項１】
バイポーラトランジスタであって、
上面を有するベースと、
前記ベースの前記上面に位置する、絶縁膜からなる第１の内部スペーサおよび絶縁膜からなる第２の内部スペーサと、
前記ベースの前記上面に位置する、前記第１の内部スペーサに隣接する絶縁膜からなる第１の外部スペーサおよび前記第２の内部スペーサに隣接する絶縁膜からなる第２の外部スペーサと、
前記第１の内部スペーサおよび前記第２の内部スペーサの間に位置するエミッタとを備え、
前記第１の外部スペーサは前記ベースの第１の注入ドーパント領域の上に位置し、前記第２の外部スペーサは前記ベースの第２の注入ドーパント領域の上に位置し、前記第１の内部スペーサは前記ベースの前記第１の注入ドーパント領域の上に位置せず、前記第２の内部スペーサは前記ベースの前記第２の注入ドーパント領域の上に位置せず、前記第１の注入ドーパント領域は前記第１の内部スペーサの外端部より外側へ延在しかつ前記第２の注入ドーパント領域は前記第２の内部スペーサの外端部より外側へ延在し、第３の注入ドーパント領域は前記ベースの中に位置し、かつ前記第１の外部スペーサの外端部より外側へ延在しかつ第４の注入ドーパント領域は前記ベースの中に位置し、かつ前記第２の外部スペーサの外端部より外側へ延在し、前記第１、第２、第３および第４の注入ドーパント領域は外部ベース領域である、バイポーラトランジスタ。
【請求項２】
前記注入ドーパントは硼素である、請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記第１および前記第２の内部スペーサは酸化シリコンを含む、請求項１に記載のバイポーラトランジスタ。
【請求項４】
前記第１および前記第２の外部スペーサは酸化シリコンを含む、請求項１に記載のバイポーラトランジスタ。
【請求項５】
前記第１および前記第２の外部スペーサの上に位置する中間酸化層をさらに含む、請求項１に記載のバイポーラトランジスタ。
【請求項６】
前記中間酸化層は酸化シリコンを含む、請求項５に記載のバイポーラトランジスタ。
【請求項７】
前記中間酸化層の上にアモルファス層をさらに含む、請求項５に記載のバイポーラトランジスタ。
【請求項８】
前記アモルファス層はアモルファスシリコンを含む、請求項７に記載のバイポーラトランジスタ。
【請求項９】
前記アモルファス層の上に反射防止膜層をさらに含む、請求項７に記載のバイポーラトランジスタ。
【請求項１０】
前記反射防止膜層は酸窒化シリコンを含む、請求項９に記載のバイポーラトランジスタ。
【請求項１１】
前記エミッタは多結晶シリコンを含む、請求項１に記載のバイポーラトランジスタ。
【請求項１２】
前記バイポーラトランジスタはＮＰＮシリコンゲルマニウムヘテロ接合バイポーラトランジスタである、請求項１に記載のバイポーラトランジスタ。
【請求項１３】
バイポーラトランジスタを製造するための方法であって、前記方法は、
ベースの上面に犠牲ポストを形成するステップと、
前記犠牲ポストを形成する前記ステップの後に前記犠牲ポストのための絶縁膜からなる第１の内部スペーサおよび絶縁膜からなる第２の内部スペーサを前記ベースの前記上面に製造するステップと、
前記製造するステップの後に、第１の注入ドーパント領域および第２の注入ドーパント領域を形成するように前記ベースにドーパントを注入するステップとを含み、前記第１および第２の注入ドーパント領域は各々外部ベース領域であり、さらに
前記注入するステップの後に、前記第１の内部スペーサに隣接して、かつ前記第１の注入ドーパント領域の上に絶縁膜からなる第１の外部スペーサを形成し、前記第２の内部スペーサに隣接して、かつ前記第２の注入ドーパント領域の上に絶縁膜からなる第２の外部スペーサを形成するステップと、
前記第１および第２の外部スペーサを形成する前記ステップの後に前記犠牲ポストを除去するステップと、
前記除去するステップの後に、前記ベースの前記上面の、前記第１の内部スペーサおよび前記第２の内部スペーサの間にエミッタを生成するステップとを含む方法。
【請求項１４】
前記ドーパントは硼素である、請求項１３に記載の方法。
【請求項１５】
前記第１および前記第２の内部スペーサは酸化シリコンを含む、請求項１３に記載の方法。
【請求項１６】
前記第１および前記第２の外部スペーサは酸化シリコンを含む、請求項１３に記載の方法。
【請求項１７】
前記第１および第２の外部スペーサを形成する前記ステップの後であって前記除去するステップの前に前記第１および前記第２の外部スペーサの上に中間酸化層を生成させるステップをさらに含む、請求項１３に記載の方法。
【請求項１８】
前記中間酸化層は酸化シリコンを含む、請求項１７に記載の方法。
【請求項１９】
前記中間酸化層を生成させる前記ステップの後であって前記除去するステップの前に前記中間酸化層の上にアモルファス層を生成させるステップをさらに含む、請求項１７に記載の方法。
【請求項２０】
前記アモルファス層はアモルファスシリコンを含む、請求項１９に記載の方法。
【請求項２１】
前記アモルファス層を生成させる前記ステップの後であって前記除去するステップの前に前記アモルファス層の上に反射防止膜層を生成させるステップをさらに含む、請求項１９に記載の方法。
【請求項２２】
前記反射防止膜層は酸窒化シリコンを含む、請求項２１に記載の方法。
【請求項２３】
前記エミッタは多結晶シリコンを含む、請求項１３に記載の方法。
【請求項２４】
前記バイポーラトランジスタはＮＰＮシリコンゲルマニウムヘテロ接合バイポーラトランジスタである、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
発明の分野
本発明は、半導体装置の製造分野に関する。より具体的には、本発明はバイポーラトランジスタの製造に関する。
【背景技術】
【０００２】
ある型のバイポーラトランジスタ、より特定的には、本願で例として使用されるヘテロ接合バイポーラトランジスタ（ＨＢＴ）においては、シリコンゲルマニウム（ＳｉＧｅ）の薄い層が、シリコンウェハ上にバイポーラトランジスタのベースとして形成される。ＳｉＧｅのＨＢＴは、従来のシリコンバイポーラトランジスタと比較して、速度、周波数応答、および利得において顕著な長所を有する。速度および周波数応答は遮断周波数によって比較することができるが、これは単に言えば、トランジスタの利得が著しく減少するところの周波数である。ＳｉＧｅのＨＢＴでは１００ＧＨｚを超える遮断周波数が達成されているが、これは、より高価なＧａＡｓに匹敵する。以前のシリコン単体装置では、非常に高い速度および周波数応答が求められる用途での競争力はなかった。
【０００３】
禁制帯域がより狭く、抵抗が少ないというシリコンゲルマニウムの特定の利点によって、ＳｉＧｅのＨＢＴではより高い利得、速度および周波数応答が可能である。これらの利点のため、シリコンゲルマニウム装置は、高速度および高周波数応答が求められる技術分野において、シリコン単体装置に比べ、より高い競争力がある。上述の高速度、高周波数応答といった利点を実現するには、何よりも、ＳｉＧｅのＨＢＴエミッタウィンドウ開口部の適切なアライメントと最小限のＳｉＧｅベース抵抗とが必要である。
【０００４】
ＳｉＧｅのＨＢＴにエミッタウィンドウ開口部を形成するための従来のアプローチでは、２個の二酸化シリコン（酸化）スペーサが、単結晶ＳｉＧｅベース上面のベース酸化層に形成される。犠牲ポストが２個の酸化スペーサの間に形成され、続いてＳｉＧｅベースの、犠牲ポストおよび酸化スペーサでシールドされていない領域の中に、ベースイオン注入が行なわれる。次に、犠牲ポストおよび酸化スペーサが、たとえばアモルファスシリコンのコンフォーマル層で覆われる。次に、フォトレジストなどのマスク材料の層が、アモルファスシリコンのコンフォーマル層の上に生成される。次に、エミッタウィンドウクリアアウト開口部がマスク材料の層に開口部をパターニングおよびエッチングして形成され、アモルファスシリコンのコンフォーマル層を露出する。次に、コンフォーマルアモルファスシリコン層および犠牲ポストのエッチングによって、エミッタウィンドウ開口部が形成される。次に、エミッタウィンドウ開口部のベース酸化層がエッチングされてベースの上面を露出する。次に、ＳｉＧｅＨＢＴのエミッタが、ベース上面の２個の酸化スペーサの間に、たとえば多結晶シリコンを生成することによって形成される。結果として得られるエミッタは犠牲ポストとほぼ同じ幅を有する。
【０００５】
理想的には、エミッタウィンドウクリアアウト開口部の幅は犠牲ポストの幅に等しい。
しかし、エミッタウィンドウクリアアウト開口部のパターニングに使用するフォトリソグラフィの各ツールはある程度の誤配置を伴うので、アライメント許容誤差を考慮に入れる必要がある。たとえば、もしエミッタウィンドウクリアアウト開口部が２００．０ナノメータ（ｎｍ）幅の犠牲ポストと配列される場合、±８５．０ｎｍのフォトリソグラフィのアライメント許容誤差では、マスク材料にエッチングされるエミッタウィンドウクリアアウト開口部は少なくとも３７０．０ｎｍの幅がなくてはならない。しかしながら、エミッタウィンドウクリアアウト開口部の幅が大きくなれば、スペーサの外端部を越えた領域を露出しＳｉＧｅベースにエッチングが及ぶリスクも高くなる。ＳｉＧｅベースをエッチングした結果起こる損傷は、ＳｉＧｅＨＢＴの性能に悪影響を及ぼす。
【０００６】
ＳｉＧｅＨＢＴの製造に用いられる従来の方法では、ＳｉＧｅＨＢＴの性能を損なうことなく適切なフォトリソグラフィのアライメントマージンを得ることができなかった。たとえば、上述のＳｉＧｅベースにエッチングが及ぶリスクを回避するのに、従来の方法では典型的に、エミッタウィンドウクリアアウト開口部をパターニングする際、フォトリソグラフィのツールのアライメント許容誤差範囲をすべて含むようにスペーサの幅を広げる。しかしながら、スペーサの幅を広げることによって、下地となるＳｉＧｅベースのより多くの部分が次のイオン注入工程からシールドされてしまい、そのため、ドーピングされずに残る。このことがＳｉＧｅベースの抵抗を増大し、ＳｉＧｅＨＢＴの性能に悪影響を与える。このように、ＳｉＧｅＨＢＴ製造におけるフォトリソグラフィのアライメントマージンを制御するための従来の方法は、ＳｉＧｅベースが損なわれるリスクを回避するために、典型的にはＳｉＧｅベースの抵抗を犠牲にしている。
【０００７】
したがって、ＳｉＧｅのＨＢＴなどのバイポーラトランジスタ技術において、望ましくない性能低下を招くことなく、アライメント許容誤差を向上させる必要がある。
【発明の開示】
【課題を解決するための手段】
【０００８】
発明の概要
本発明は、バイポーラトランジスタおよび関連構造において、アライメント許容誤差を向上させるための方法に関する。本発明は、ＳｉＧｅのＨＢＴなどのバイポーラトランジスタにおいて、望ましくない性能低下を招くことなく、アライメント許容誤差を向上させる技術的必要性に応え、これを解決する。
【０００９】
例示的一実施例によれば、バイポーラトランジスタは上面を有するベースを備える。バイポーラトランジスタは、たとえば、ＮＰＮシリコンゲルマニウムヘテロ接合バイポーラトランジスタであってもよい。ヘテロ接合バイポーラトランジスタは、ベースの上面に位置する、第１の内部スペーサおよび第２の内部スペーサをさらに備える。第１および第２の内部スペーサは、たとえば、酸化シリコンであってもよい。ヘテロ接合バイポーラトランジスタは、ベースの上面に位置する、第１の内部スペーサに隣接する第１の外部スペーサおよび第２の内部スペーサに隣接する第２の外部スペーサをさらに備える。第１および第２の外部スペーサは、たとえば、ベースの注入ドーパント領域の上に位置し、さらに酸化シリコンを含んでもよい。注入ドーパントは、たとえば硼素であってもよい。
【００１０】
この例示的一実施例によれば、ヘテロ接合バイポーラトランジスタは、第１および第２の内部スペーサの間に位置するエミッタをさらに備える。エミッタはたとえば多結晶シリコンを含んでもよい。ヘテロ接合バイポーラトランジスタは、第１および第２の外部スペーサの上に位置する中間酸化層をさらに含んでもよい。中間酸化層はたとえば酸化シリコンを含んでもよい。ヘテロ接合バイポーラトランジスタは前記中間酸化層上に位置するアモルファス層をさらに含んでもよい。アモルファス層はたとえばアモルファスシリコンを含んでもよい。ヘテロ接合バイポーラトランジスタはアモルファス層上に反射防止膜層を
さらに含んでもよい。反射防止膜層はたとえば酸窒化シリコンを含んでもよい。別の実施例によれば、本発明は上述のバイポーラトランジスタを得るための方法である。本発明の他の特徴と利点は、下記の詳細な説明および付随する図面を検討すれば、当業者にはさらに容易に明らかになるであろう。
【発明を実施するための最良の形態】
【００１１】
発明の詳細な説明
本発明は、バイポーラトランジスタおよび関連構造におけるアライメント許容誤差を向上させるための方法に関する。下記の説明は、本発明の実施に関する具体的な情報を含む。当業者は、本発明が本願に具体的に記載されたものと違う態様で実施されてもよいことが理解できるであろう。さらに、本発明の具体的詳細の一部は、発明を不明確にしないため、論じていない。本願に記載のない具体的詳細は、当業者の知識の範囲内にある。
【００１２】
本願の図面と、それに付随する詳細な説明は、あくまで本発明の例示的実施例に関する。簡潔を期するため、本発明の原理を用いた本発明の他の実施例は本願には具体的に記載せず、本図面にも具体的に示していない。
【００１３】
図１は本発明の説明に使用する、例示的構造１００を示す。詳細や特徴のいくつかは図１では省かれているが、当業者には明らかである。構造１００は、ＳｉＧｅヘテロ接合バイポーラトランジスタ（ＨＢＴ）のコレクタ１０２およびベース１２７を含む。本実施例では、コレクタ１０２はＮ型単結晶シリコンであり、当該技術分野で既知の態様でドーパント拡散プロセスを使って形成できる。本実施例では、ベース１２７は、Ｐ型ＳｉＧｅ単結晶であって、ＬＰＣＶＤプロセスでエピタキシャルに成長させてもよい。ベース１２７が上述のＰ型ドーピングを得るため硼素イオン注入が行なわれてもよい。図１に示されるように、ベース１２７はコレクタ１０２の上部に位置し、コレクタ１０２と接合部を形成する。本実施例では、ベースコンタクト１２２は多結晶ＳｉＧｅであって、減圧化学気相成長法（ＬＰＣＶＤ）でエピタキシャルに成長させてもよい。ベース１２７とベースコンタクト１２２とは、コンタクト多結晶材料とベース単結晶材料との間のインターフェイス１２３で互いに接続している。ベース１２７は上面１２４を有する。
【００１４】
図１に示すように、Ｎ＋型材料、すなわち比較的濃くドーピングされたＮ型材料から構成された埋込層１０６は、シリコン基板１０７に当該技術分野で既知の態様で形成される。コレクタシンカ１０８もＮ＋型材料からなり、高濃度ドーパントがコレクタシンカ１０８の表面から埋込層１０６へ拡散することによって形成される。埋込層１０６は、コレクタシンカ１０８とともに、コレクタ１０２から埋込層１０６およびコレクタシンカ１０８を経てコレクタコンタクト（コレクタコンタクトはいずれの図にも示されていない）に至る、低抵抗の電気経路を与える。深いトレンチ１１２、フィールドオキサイド分離領域１１４、１１５および１１６は二酸化シリコン（ＳｉＯ2）材料から構成されてもよく、当該技術分野で既知の態様で形成される。深いトレンチ１１２、フィールドオキサイド分離領域１１４、１１５および１１６は、当該技術分野で既知の態様で、シリコン基板１０７の他のデバイスからの電気的分離を行なう。このように、図１は、Ｎ型多結晶シリコンからなるエミッタをベース１２７の上に形成する前の段階の、ＨＢＴの形成に用いるいくつかの特徴と構成要素とを含む構造１００を示す。
【００１５】
図２はフローチャート２００を示すが、これは本発明の一実施例による、図１の構造１００を含むウェハの加工における工程を説明する。当業者に明らかないくつかの詳細および特徴は、フローチャート２００より省いた。たとえば、ある工程は１つ以上の副工程を含んでもよく、または、当該技術分野で既知の特別な装置や材料を使ってもよい。
【００１６】
フローチャート２００に示す工程２１０から２５０は、本発明の一実施例を説明するに
十分であり、本発明の別の実施例ではフローチャート２００に示す工程とは違う工程を用いてもよい。フローチャート２００に示す加工工程は、工程２１０以前の図１の構造１００を含む、ウェハ上で行なわれることに注意されたい。特にウェハはベース１２７の上面１２４を含むが、その上では、Ｎ型の多結晶シリコンからなるエミッタの形成が「エミッタウィンドウ開口部」に行なわれる。
【００１７】
図３Ａを参照すると、図３Ａの構造３００は図１の構造１００の一部を示す。構造１００のベース１２７および上面１２４は、構造３００では、それぞれベース３２７および上面３２４として示す。簡潔さを期するため、ベースコンタクト１２２、インターフェイス１２３、コレクタ１０２、埋込層１０６、シリコン基板１０７、コレクタシンカ１０８、深いトレンチ１１２、フィールドオキサイド領域１１４、１１５および１１６などの他の特徴は、構造３００には示さない。したがって構造３００は、ベース３２７の上面３２４を含むウェハの一部を示すが、その上でエミッタウィンドウ開口部へのＮ型の多結晶シリコンからなるエミッタの形成が行なわれる。このウェハは、図２のフローチャート２００に示す本発明の一実施例によって加工する前のウェハである。具体的には、構造３００は、フローチャート２００の加工工程２１０より以前のウェハの一部を示す。
【００１８】
さらに、図３Ａ、図３Ｂおよび図３Ｃの、構造３１０、３１５、３２０、３２５、３３０、３３５、３４０、３４５および３５０は、それぞれ図２のフローチャート２００の工程２１０、２１５、２２０、２２５、２３０、２３５、２４０、２４５および２５０を、構造３００上において実行した結果を示す。たとえば、構造３１０は加工工程２１０を経た構造３００を示し、構造３１５は加工工程２１５を経た構造３１０を示し、構造３２０は加工工程２２０を経た構造３１５を示す、などである。
【００１９】
次に、図２の工程２１０および図３Ａの構造３１０で、フローチャート２００の工程２１０は、構造３００の上面３２４の上の、酸化シリコン（または「酸化」）層すなわちベース酸化層３１２の上で行なわれる、自己整合犠牲ポストすなわち犠牲ポスト３１４の形成を含む。犠牲ポスト３１４は、犠牲エミッタポストとして機能し、後の工程で真性のエミッタを生成する前に除去される。さらに、犠牲ポスト３１４は、ポリシリコン層にパターニングおよびエッチングされることで形成されてもよいが、それは当該技術分野で既知の化学気相成長法（ＣＶＤ）でベース酸化層３１２上に成長させたものでもよい。酸化シリコンは本願では「酸化物」とも呼ぶことに注意されたい。ベース酸化層３１２は酸化シリコン層をパターニングおよびエッチングすることで形成されてもよいが、その酸化シリコン層はＬＰＣＶＤプロセスにより、たとえば約６５０．０から７００．０℃で成長させたものでもよい。一実施例では、ベース酸化層３１２は約１００．０Åの厚みを有し、続くエッチング工程を制御するエッチストップ層として機能する。フローチャート２００の工程２１０の結果を図３Ａの構造３１０で示す。
【００２０】
図２の工程２１５および図３Ａの構造３１５では、フローチャート２００の工程２１５で、酸化シリコンのコンフォーマル層が犠牲ポスト３１４の上で生成される。生成された酸化シリコンのコンフォーマル層は、１対の酸化スペーサ、すなわち内部スペーサ３１７および３１８を形成するためにエッチバックされる。たとえば、内部スペーサ３１７および３１８は、酸化シリコンのコンフォーマル層を塩素系エッチ液、たとえばＣＦ4／ＣＨＦ3エッチ液を用いて異方性エッチングして形成されてもよい。内部スペーサ３１７および３１８の高さおよび幅は、たとえば、犠牲ポスト３１４の高さおよび生成した酸化シリコン層の厚みによって、それぞれ制御されてもよい。
【００２１】
内部スペーサ３１７および３１８を形成するのに用いる異方性エッチングは、犠牲ポスト３１４に対して選択性を有する。換言すると、異方性エッチングは、犠牲ポスト３１４を侵食しない。しかしながら、異方性エッチングは酸化物ーシリコンのエッチ選択性が高
くはなく、結果的に、内部スペーサ３１７および３１８の外端部を越えた領域でベース３２７のエッチングが行なわれる。たとえば約７５．０から１００．０Åのシリコンが、エッチングによりＳｉＧｅベース３２７の上面３２４から取除かれ得る。ＳｉＧｅベース３２７はＰ型ドーパント、たとえば硼素を含むので、工程２１５における内部スペーサ３１７および３１８のエッチバックの際、硼素イオンが失われる。本実施例では内部スペーサ３１７および３１８は、プラズマ化学気相成長法（ＰＥＣＶＤ）により約４５０．０℃で成長する酸化シリコン層から形成されてもよい。図３Ａでは、フローチャート２００の工程２１５の結果を構造３１５により示す。
【００２２】
次に図２の工程２２０および図３Ｂの構造３２０では、フローチャート２００の工程２２０で自己整合のベース注入、すなわち第１のベース注入３３２が実行される。たとえば第１のベース注入３３２は、「外部ベース領域」である、ベース３２７の上面３２４の注入領域３４２および３４３にドーパントイオンを注入することにより実行できる。注入領域３４２および３４３はそれぞれ内部スペーサ３１７および３１８の外端部より外側へ延在し、第１のベース注入３３２に対して露出される、ベース３２７の上面３２４の部位を決定する。しかしながら、内部スペーサ３１７および３１８ならびに犠牲ポスト３１４の下にあるベース３２７の部分は、第１のベース注入３３２からはシールドされている。ベース３２７へのドーパントイオンの注入により、第１のベース注入３３２はベース３２７の抵抗を低減し、それによってベース３２７の電気的性能を向上させる。さらに、上述のように、第１のベース注入３３２は、工程２１５で内部スペーサ３１７および３１８を形成する際失われたドーパントイオンを、ベース３２７に再度導入する。本発明の一実施例においては、第１のベース注入３３２は、浅い、Ｐ型の硼素注入でもよい。図３Ｂでは、フローチャート２００の工程２２０の結果を構造３２０により示す。
【００２３】
図２の工程２２５および図３Ｂの構造３２５では、フローチャート２００の工程２２５で、酸化シリコンのコンフォーマル層が犠牲ポスト３１４ならびに内部スペーサ３１７および３１８の上に生成される。生成された酸化シリコンのコンフォーマル層は、第２の酸化スペーサの対、すなわち外部スペーサ３２３および３２８を形成するためにエッチバックされる。外部スペーサ３２３および３２８は内部スペーサ３１７および３１８にそれぞれ隣接する。外部スペーサ３２３および３２８の形成は、１セットの幅の広いスペーサを形成することで効果的に内部スペーサ３１７および３１８の幅を拡大する。換言すると内部スペーサ３１７と外部スペーサ３２３とが効果的に１つの幅の広いスペーサを形成し、内部スペーサ３１８と外部スペーサ３２８とが効果的にもう１つの幅の広いスペーサを形成する。外部スペーサ３２３および３２８の幅はベース３２７の上面３２４に沿って計測され、外部スペーサ幅３４８および３４９によってそれぞれ表わされる。外部スペーサ３２３および３２８は、次のエミッタウィンドウクリアアウト層３５２を開口する工程に続く加工工程中に、ベース３２７にさらなる保護を与える。換言すると、外部スペーサ３２３および３２８は、エミッタウィンドウクリアアウト層の開口部に、フォトリソグラフィのアライメントマージンを付加するという利点がある。
【００２４】
外部スペーサ３２３および３２８は、たとえば、酸化シリコンのコンフォーマル層を塩素系エッチ液、たとえばＣＦ4／ＣＨＦ3エッチ液を用いて異方性エッチングすることにより形成されてもよい。外部スペーサ３２３および３２８を形成するのに用いる異方性エッチングは、犠牲ポスト３１４に対して選択性を有する。換言すると、異方性エッチングは、犠牲ポスト３１４を侵食しない。しかしながら、工程２１５と同じく、工程２２５のエッチングは酸化物ーシリコンのエッチ選択性が高くはなく、結果的にベース３２７の上面３２４にいくらかエッチングが行なわれる。たとえば、約７５．０から１００．０Åのシリコンが、エッチングによりＳｉＧｅベース３２７の上面３２４から取除かれ得る。本実施例では、外部スペーサ３２３および３２８は、ＰＥＣＶＤプロセスにより成長する酸化シリコン層から形成されてもよい。図３Ｂでは、フローチャート２００の工程２２５の結
果を構造３２５により示す。
【００２５】
次に、図２の工程２３０および図３Ｂの構造３３０では、フローチャート２００の工程２３０で第２の自己整合のベース注入、すなわち第２のベース注入３３４が実行される。第２のベース注入３３４は、上述の第１のベース注入３３２と類似の態様で、たとえば、同系の注入イオンをほぼ同じエネルギ準位で注入して行なわれてもよい。ドーパントイオンは、ベース３２７の上面３２４の「外部ベース領域」である、注入領域３４６および３４７に注入される。注入領域３４６および３４７は、それぞれ外部スペーサ３２３および３２８の外端部より外側へ延在し、第２のベース注入３３４に対して露出される、ベース３２７の上面３２４の部位を決定する。内部スペーサ３１７および３１８、外部スペーサ３２３および３２８ならびに犠牲ポスト３１４の下にあるＳｉＧｅベース３２７の部分は、第２のベース注入３３４からはシールドされている。工程２２５において、外部スペーサ幅３４８および３４９で示されるベース３２７の部分は第１のベース注入３３２に晒されたため、既にドーピングされていることに注意されたい。第２のベース注入３３４でドーピングイオンを注入した結果、ベース３２７の抵抗はさらに低減される。その上第２のベース注入３３４は、工程２２５で外部スペーサ３２３および３２８を形成する際失われたドーパントイオンを、ベース３２７に再度導入する。本発明の一実施例では、第２のベース注入３３４は、浅い、Ｐ型の硼素注入でもよい。
【００２６】
本実施例では、上述のように、工程２２０の第１のベース注入３３２の実行前に工程２１５で第１のスペーサの対（内部スペーサ３１７および３１８）が形成され、工程２３０の第２のベース注入３３４の実施前に工程２２５で第２のスペーサの対（外部スペーサ３２３および３２８）が形成される。別の実施例では、上述のイオン注入前に行なわれる一連のスペーサ形成が、所望のスペーサ幅を得るまで必要なだけ繰返されてもよい。したがって本発明は、ベース３２７のドーピングを損なうことなく、すなわちベース３２７の抵抗を増大してＳｉＧｅのＨＢＴ装置の性能に悪影響を及ぼすことなく、フォトリソグラフィのアライメントマージンの増加を達成するという利点がある。結果として本発明の利点は、フォトリソグラフィのアライメントマージンを増加させることによってＳｉＧｅＨＢＴの製造容易性を向上させると同時に、ベース３２７のドーピングと抵抗とをより良く制御することにある。図３Ｂでは、フローチャート２００の工程２３０の結果を構造３３０で示す。
【００２７】
次に図２の工程２３５および図３Ｂの構造３３５では、フローチャート２００の工程２３５で、酸化シリコンの薄い層すなわち中間酸化層３１６が、犠牲ポスト３１４、内部スペーサ３１７および３１８、外部スペーサ３２３および３２８、ならびにベース３２７の上面３２４の露出された領域の上にコンフォーマルに生成される。中間酸化層３１６はベース３２７に保護を与える絶縁層として機能する。一実施例では、中間酸化層３１６の厚みは約３００．０から４００．０Åである。次に、アモルファス層３２１が中間酸化層３１６の上にコンフォーマルに生成される。アモルファス層３２１はアモルファスシリコンを含んでもよい。別の実施例では、アモルファス層３２１はアモルファスＳｉＧｅまたはアモルファスシリコンカーバイドにより構成される層によって代替されてもよい。次に、反射防止（ＡＲＣ）層３２２がアモルファス層３２１の上にコンフォーマルに生成される。ＡＲＣ層３２２は、たとえば酸窒化シリコンなどの無機材料を含んでもよい。ＡＲＣ層３２２を加えると、露出すべきでないフォトレジストの一部を露出することでフォトレジストの画像鮮明度を劣化させる「表面下反射」を低減するなど、多くの機能が得られる。画像鮮明度の劣化は、フォトリソグラフィ中にフィーチャの寸法を制御することができなくなる一因である。より具体的には、ＡＲＣ層３２２は、次の工程でエミッタウィンドウ開口部をプリントする際のフォトリソグラフィ上の制御を向上させる。図３Ｂではフローチャート２００の工程２３５の結果を構造３３５で示す。
【００２８】
図２の工程２４０および図３Ｃの構造３４０では、工程２４０において、マスク材料層すなわちエミッタウィンドウクリアアウト層３５２が構造３３５の表面に生成される。エミッタウィンドウクリアアウト層３５２はフォトレジストなどのマスク材料を含んでもよい。次に、エミッタウィンドウクリアアウト開口部３５３はエミッタウィンドウクリアアウト層３５２に配列され、パターニングされ、エッチングされる。本実施例では、エミッタウィンドウクリアアウト層３５２でエミッタウィンドウクリアアウト開口部３５３を配列し、パターニングするのにフォトリソグラフィプロセスを用いてもよい。エミッタウィンドウクリアアウト幅３５４は、エミッタウィンドウクリアアウト層３５２の開口部３５３の幅を示す。本発明においては、エミッタウィンドウクリアアウト幅３５４は、フォトリソグラフィのアライメント許容誤差を計算に入れて犠牲ポスト３１４が確実に露出されるに十分な幅となるよう設計される。たとえば、もし犠牲ポスト３１４が２００．０ｎｍ幅で、フォトリソグラフィのアライメント許容誤差が±８５．０ｎｍであれば、エミッタウィンドウクリアアウト幅３５４は少なくとも３７０．０ｎｍなくてはならない。したがって、誤配列によるベース３２７の損傷を防ぐには、スペーサ幅は犠牲ポスト３１４の両側で少なくとも８５．０ｎｍずつなければならない。換言すれば、誤配列によるベース３２７の損傷を防ぐには、内部スペーサ３１７および外部スペーサ３２３の合計幅は少なくとも８５．０ｎｍ、さらに内部スペーサ３１８および外部スペーサ３２８の合計幅も少なくとも８５．０ｎｍなければならない。図３Ｃはフローチャート２００の工程２４０の結果を構造３４０で示す。
【００２９】
次に、図２の工程２４５および図３Ｃの構造３４５では、フローチャート２００の工程２４５で、エミッタウィンドウ開口部３６８の形成が一連の付加的な選択性エッチング工程を通じて行なわれ、最終的にベース３２７の上面３２４において終了する。工程２４５はアモルファス層３２１を露出するためにＡＲＣ層３２２のターゲット領域をパターニングし、エッチングすることから始まる。当該技術分野で既知の選択性エッチングプロセスを用いることにより、ＡＲＣ層３２２のみがエッチングされ、アモルファス層３２１は選択性エッチングプロセスのエッチストップ層として機能する。次に、エミッタウィンドウ開口部３６８がアモルファス層３２１の選択性エッチングによって拡大される。アモルファス層３２１の選択性エッチングの間、中間酸化層３１６がエッチストップ層として機能する。次に中間酸化層３１６が犠牲ポスト３１４を露出するため、当該技術分野で既知の態様で選択性エッチングをされて、エミッタウィンドウ開口部３６８をさらに拡大する。中間酸化層３１６の選択性エッチングの間、犠牲ポスト３１４がエッチストップ層として機能する。次に、犠牲ポスト３１４が当該技術分野で既知の態様で選択性エッチングをされ、ベース酸化層３１２を露出し、エミッタウィンドウ開口部３６８をさらに拡大する。犠牲ポスト３１４の選択性エッチングの間、内部スペーサ３１７および３１８の鉛直方向のサイドウォールがいくらか横方向にエッチングされてもよい。本実施例では、ベース酸化層３１２はたとえばＨＦウェットエッチを用いてエッチングされてもよい。ベース酸化層３１２の選択性エッチングの間、ベース３２７の上面３２４がエッチストップを供する。ベース酸化層３１２の選択性エッチングをもってエミッタウィンドウ開口部３６８の形成が完成する。図３Ｃではフローチャート２００の工程２４５の結果を構造３４５で示す。
【００３０】
次に、図２の工程２５０および図３Ｃの構造３５０では、工程２５０において、ベース３２７の上面３２４の内部スペーサ３１７と３１８との間のエミッタウィンドウ開口部３６８に多結晶材料を生成させることによってエミッタ３２６が形成されることを示す。一実施例ではエミッタ３２６はＮ型多結晶シリコンを含んでもよく、さらにエミッタウィンドウ開口部３６８とほぼ同じ幅を有することができる。図３Ｃではフローチャート２００の工程２５０の結果を構造３５０で示す。
【００３１】
本発明は、上述の態様で、ベースの抵抗を損なうことなく、フォトリソグラフィの向上
したアライメントマージンを提供する。フォトリソグラフィの適切なアライメントマージンを得るために、望ましくないがベース抵抗を犠牲にする従来のアプローチとは対照的に、本発明は、ベース抵抗の望ましくない低減を行なうことなく、フォトリソグラフィの適切なアライメントマージンを得るという利点がある。本発明は、２個の自己整合のベース注入、すなわち第１のベース注入３３２および第２のベース注入３３４を個々に制御するために、内部スペーサ３１７および３１８ならびに外部スペーサ３２３および３２８を利用する。このように、本発明は、ＳｉＧｅのＨＢＴなどのバイポーラトランジスタにおいて、装置の製造容易性を向上させ、外部ベース領域のより良い制御を提供する。
【００３２】
上述の詳細な開示によって、本発明がＳｉＧｅのＨＢＴなどのバイポーラトランジスタにおいてアライメント許容誤差を向上させるための方法を提供することが理解される。本発明がヘテロ接合バイポーラトランジスタの製造に応用されるべく記載されているが、アライメント許容誤差の向上が望ましい類似の状況において本発明をいかに応用するかは当業者には容易に明らかであろう。
【００３３】
上述の本発明の説明から、本発明の概念を実行するにおいて、本発明の範囲および精神から逸脱することなく多様な技術が利用可能であることは明白である。さらに、本発明は特定の実施例を具体的に参照して記載されているが、本発明の範囲および精神から逸脱することなく様式や詳細において変更がなされ得ることは、当業者は認識できるであろう。たとえば、上述したように、層３２１は、アモルファスＳｉＧｅもしくはアモルファスシリコンカーバイドから構成される代替の層、または、多結晶シリコンもしくは多結晶シリコンカーバイドを含む層のような非アモルファス層とさえ、本発明の範囲および精神から逸脱することなく代替が可能である。
【００３４】
記載した実施例はあらゆる意味で例示的であり、限定的ではないと理解されるべきである。たとえば、上述した本発明の具体的実施例において、エミッタ３２６は多結晶エミッタとして記載されたが、多結晶シリコンエミッタを形成するために再結晶したアモルファスシリコンエミッタを使用することも可能であり、または、たとえば「ＭＢＥ」（分子線エピタキシ）技術や「ＭＯＣＶＤ」（有機金属気相成長法）技術によって製造された単結晶シリコンエミッタを使用することさえ可能である。したがって、本発明は、ここに記載した特定の実施例に限定されるのではなく、本発明の範囲および精神から逸脱することのない多くの再編成、変形、代替が可能であると理解されるべきである。
【００３５】
よってここに、バイポーラトランジスタおよび関連構造におけるアライメント許容誤差を向上させるための方法が記載された。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施例の実施工程を適用する以前の、例示的ＮＰＮ  ＨＢＴのいくつかの特徴を示す断面図である。
【図２】本発明の一実施例を実施する工程を示すフローチャート図である。
【図３Ａ】本発明の一実施例によって加工されたシリコンウェハの一部を含む、図２のいくつかの工程と対応した断面図である。
【図３Ｂ】本発明の一実施例によって加工されたシリコンウェハの一部を含む、図２のいくつかの工程と対応した断面図である。
【図３Ｃ】本発明の一実施例によって加工されたシリコンウェハの一部を含む、図２のいくつかの工程と対応した断面図である。
【図１】
0004395442.tif 000002
【図２】
0004395442.tif 000003
【図３Ａ】
0004395442.tif 000004
【図３Ｂ】
0004395442.tif 000005
【図３Ｃ】
0004395442.tif 000006