(57)【特許請求の範囲】
【請求項１】
入力端子と第１の出力端子の間に直列接続された、伝送線路、第１のインダクタ及び第２のインダクタと、
前記第１のインダクタと前記第２のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第１のトランジスタと、
前記入力端子と第２の出力端子の間に設けられた並列共振回路と、
前記第２の出力端子と接地点との間に設けられた直列共振回路と、
前記直列共振回路と並列接続された第１のキャパシタとを備え、
前記第１のインダクタと前記第２のインダクタは、前記第１のトランジスタのオフ容量と共に低域通過フィルタを形成し、
前記並列共振回路は、並列接続された第２のトランジスタと第３のインダクタとを有し、
前記直列共振回路は、直列接続された第３のトランジスタと第４のインダクタとを有し、
前記第１のキャパシタは、前記第３のトランジスタがＯＮの時に前記直列共振回路と共振してオープン状態になることを特徴とする高耐電力スイッチ。
【請求項２】
前記並列共振回路と前記直列共振回路の接続点と前記第２の出力端子との間に直列接続された第５のインダクタ及び第２のキャパシタを更に有することを特徴とする請求項１に記載の高耐電力スイッチ。
【請求項３】
前記第５のインダクタ及び前記第２のキャパシタからなる回路を、それぞれ共振周波数を変えて２段以上並列接続してスタガ同調させていることを特徴とする請求項２に記載の高耐電力スイッチ。
【請求項４】
前記並列共振回路を、それぞれ共振周波数を変えて２段以上直列接続してスタガ同調させていることを特徴とする請求項１〜３の何れか１項に記載の高耐電力スイッチ。
【請求項５】
前記直列共振回路と前記第１のキャパシタの対を、それぞれ共振周波数を変えて２段以上並列接続してスタガ同調させていることを特徴とする請求項１〜４の何れか１項に記載の高耐電力スイッチ。
【請求項６】
前記第１のインダクタ、前記第２のインダクタ及び前記第１のトランジスタからなる低域通過フィルタを２段以上直列接続したことを特徴とする請求項１〜５の何れか１項に記載の高耐電力スイッチ。
【請求項７】
前記並列共振回路及び前記直列共振回路からなる帯域阻止フィルタが阻止する帯域の中心周波数と、前記第１のキャパシタ、前記第４のインダクタ、前記第５のインダクタ及び前記第２のキャパシタからなる帯域通過フィルタが通過する帯域の中心周波数とが異なることを特徴とする請求項２に記載の高耐電力スイッチ。
【請求項８】
前記入力端子と前記第２の出力端子の間に設けられた、前記並列共振回路、前記直列共振回路及び前記第１のキャパシタからなる回路を、前記入力端子への接続点と前記第２の出力端子への接続点を基準として、それぞれ共振周波数を変えて２段以上直列接続してスタガ同調させていることを特徴とする請求項１〜７の何れか１項に記載の高耐電力スイッチ。
【請求項９】
入力端子と第１の出力端子の間に直列接続された、第１の伝送線路、第１のインダクタ及び第２のインダクタと、
前記第１のインダクタと前記第２のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第１のトランジスタと、
前記入力端子と第２の出力端子の間に設けられた第２の伝送線路と、
前記第２の出力端子と接地点との間に設けられた直列共振回路と、
前記直列共振回路と並列接続された第１のキャパシタとを備え、
前記第１のインダクタと前記第２のインダクタは、前記第１のトランジスタのオフ容量と共に低域通過フィルタを形成し、
前記直列共振回路は、直列接続された第２のトランジスタと第３のインダクタとを有し、
前記第１のキャパシタは、前記第２のトランジスタがＯＮの時に前記直列共振回路と共振してオープン状態になることを特徴とする高耐電力スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、数十ＭＨｚ以上の高周波帯で動作する高耐電力スイッチに関するものである。
【背景技術】
【０００２】
トランジスタを用いた高耐電力スイッチは、マイクロ波帯やミリ波帯におけるフェーズアレーアンテナや各種伝送回路において広く用いられている（例えば、特許文献１参照）。
【０００３】
図９は、高耐電力スイッチを用いた送受信器を示す図である。まず、信号を送信する場合、送信端子１から入力されたＲＦ信号は、高出力増幅器２により増幅され、サーキュレータ３を通ってアンテナ４から送信される。この際、送信電力の一部が受信経路に入ってきてしまう。そこで、低雑音増幅器６とサーキュレータ３の間に高耐電力スイッチ５を挿入する。そして、高耐電力スイッチ５により、サーキュレータ３とダミー抵抗７を接続して、サーキュレータ３から低雑音増幅器６への電力の入力を抑制する。この際、高耐電力スイッチ５に高電力が入力される場合がある。
【０００４】
一方、信号を受信する場合、高耐電力スイッチ５により、サーキュレータ３と低雑音増幅器６を接続し、アンテナ４からの信号が高耐電力スイッチ５及び低雑音増幅器６を通して、受信端子８に出力される。この際に取り扱う電力は非常に小さいため、高耐電力スイッチ５の損失は極力小さくする必要がある。
【０００５】
図１０は、従来の高耐電力スイッチを示す図である。図示のように、入力端子１１と受信端子１２の間に、キャパシタ１３と、線路長が所望の波長の１／４である伝送線路１４と、キャパシタ１５が直列接続されている。そして、トランジスタ１６のソース又はドレインの一端が伝送線路１４とキャパシタ１５との接続点に接続され、その他端が接地されている。さらに、トランジスタ１６に並列にインダクタ１７が設けられている。
【０００６】
また、入力端子１１とダミー端子１８の間、具体的にはキャパシタ１３と伝送線路１４との接続点（以下、分岐点と呼ぶ。）とダミー端子１８の間に、並列共振回路１９が設けられている。この並列共振回路１９は、並列接続されたトランジスタ２０とインダクタ２１とを有する。
【０００７】
ここで、キャパシタ１３、１５は、ＤＣカット用のコンデンサである。そして、インダクタ１７は、トランジスタ１６がＯＦＦのとき、そのオフ容量と共振して所定の周波数でオープン状態になるよう設計されている。また、インダクタ２１も、同様に、トランジスタ２０がＯＦＦのとき、そのオフ容量と共振して所望周波数でオープン状態になるよう設計されている。
【０００８】
次に、従来の高耐電力スイッチの動作について説明する。まず、入力端子１１とダミー端子１８を接続する場合は、トランジスタ１６、２０の制御端子Ｖｃ１、Ｖｃ２に０Ｖを印加し、トランジスタ１６、２０をＯＮとする。この場合、分岐点は、線路長が所望の波長λの１／４である伝送線路１４及びトランジスタ１６を介して接地されるため、分岐点と受信端子１２の間はオープン状態となる。従って、入力端子１１と受信端子１２の間はオープン状態となる。この状態では、トランジスタ１６、２０のソース・ドレイン間には多くの電流が流れるが電圧が小さいため、トランジスタ１６、２０のサイズを最適化することで大電力を扱うことができる。
【０００９】
一方、入力端子１１と受信端子１２を接続する場合は、トランジスタ１６、２０の制御端子Ｖｃ１、Ｖｃ２にピンチオフ電圧以下の例えば−５Ｖを印加し、トランジスタ１６、２０をＯＦＦとする。トランジスタ１６とインダクタ１７及びトランジスタ２０とインダクタ２１は、それぞれ共振してオープン状態となるため、入力端子１１とダミー端子１８はオープン状態となり、入力端子１１と受信端子１２は接続状態となる。この状態では、トランジスタ１６、２０のソース・ドレイン間に電圧が発生するため、大電力は扱えない。
【００１０】
【特許文献１】特開２００２−１６４７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の高耐電力スイッチは、入力端子１１とダミー端子１８との間に挿入されている並列共振回路１９の阻止帯域が狭いために、入力端子１１から受信端子１２に小電力の信号を低損失で通過させることができる動作帯域が狭く、製造ばらつきによる容量変化やトランジスタのパラメータ変化に対して敏感であるという問題があった。
【００１２】
本発明は、上述のような課題を解決するためになされたもので、その目的は、動作帯域が広く、製造ばらつきに強い高耐電力スイッチを得るものである。
【課題を解決するための手段】
【００１３】
本発明に係る高耐電力スイッチは、入力端子と第１の出力端子の間に直列接続された、伝送線路、第１のインダクタ及び第２のインダクタと、第１のインダクタと第２のインダクタとの接続点にソース又はドレインの一端が接続され、他端が接地された第１のトランジスタと、入力端子と第２の出力端子の間に設けられた並列共振回路と、第２の出力端子と接地点との間に設けられた直列共振回路と、直列共振回路と並列接続された第１のキャパシタとを備え、第１のインダクタと第２のインダクタは第１のトランジスタのオフ容量と共に低域通過フィルタを形成し、並列共振回路は、並列接続された第２のトランジスタと第３のインダクタとを有し、直列共振回路は、直列接続された第３のトランジスタと第４のインダクタとを有し、第１のキャパシタは、第３のトランジスタがＯＮの時に直列共振回路と共振してオープン状態になる。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１４】
本発明により、動作帯域が広く、製造ばらつきに強い高耐電力スイッチを得るを得ることができる。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１は、本発明の実施の形態１に係る高耐電力スイッチを示す図である。図示のように、入力端子１１と受信端子１２（第１の出力端子）の間に、キャパシタ１３と、線路長が所望の波長λの１／４である伝送線路１４と、インダクタ２２（第１のインダクタ）と、インダクタ２３（第２のインダクタ）と、キャパシタ１５が直列接続されている。そして、トランジスタ１６（第１のトランジスタ）のソース又はドレインの一端がインダクタ２２とインダクタ２３との接続点に接続され、その他端が接地されている。
【００１６】
また、入力端子１１とダミー端子１８（第２の出力端子）の間、具体的にはキャパシタ１３と伝送線路１４との接続点（以下、分岐点と呼ぶ。）とダミー端子１８との間に、並列共振回路１９が設けられている。この並列共振回路１９は、並列接続されたトランジスタ２０（第２のトランジスタ）とインダクタ２１（第３のインダクタ）とを有する。
【００１７】
また、ダミー端子１８と接地点との間に直列共振回路２４が設けられている。この直列共振回路２４は、直列接続されたトランジスタ２５（第３のトランジスタ）とインダクタ２６（第４のインダクタ）とを有する。また、キャパシタ２７（第１のキャパシタ）が、直列共振回路２４と並列接続されている。そして、キャパシタ２７は、トランジスタ２５がＯＮの時に直列共振回路２４と共振してオープン状態になるように設計されている。
【００１８】
次に、上記の高耐電力スイッチの動作について説明する。まず、入力端子１１と受信端子１２を接続する場合、トランジスタ１６、２０、２５の制御端子Ｖｃ１、Ｖｃ２、Ｖｃ３にピンチオフよりも低い電圧、例えば−５Ｖが印加され、各トランジスタはＯＦＦとなる。このときインダクタ２２、２３は、トランジスタ１６のオフ容量と共に低域通過フィルタ２８を形成する。このため、所定の帯域において低損失で入力端子１１と受信端子１２とを接続することができる。一方、トランジスタ２０とインダクタ２１が共振することで、入力端子１１とダミー端子１８は遮断される。また、トランジスタ２５とインダクタ２６が共振することで、ダミー端子１８は低インピーダンスで接地される。これにより、入力端子１１とダミー端子１８間のアイソレーション量は大きくなる。
【００１９】
次に、入力端子１１とダミー端子１８を接続する場合、トランジスタ１６、２０、２５の制御端子Ｖｃ１、Ｖｃ２、Ｖｃ３に０Ｖが印加され、各トランジスタはＯＮとなる。分岐点と受信端子１２の間は、伝送線路１４を介してトランジスタ１６により接地されているので、オープン状態となる。インダクタ２６とキャパシタ２７は共振によりオープン状態となり、入力端子１１とダミー端子１８間はトランジスタ２０により接続される。
【００２０】
このように、各トランジスタをＯＮとした場合、各トランジスタの両端に高い電圧が発生することがないため、従来の高耐電力スイッチと同様に入力端子１１からダミー端子１８に大電力の信号を通過させることができる。
【００２１】
また、各トランジスタをＯＦＦとした場合、入力端子１１からダミー端子１８への電力は、並列共振回路１９及び直列共振回路２４からなる帯域阻止回路により反射され、ダミー端子１８への漏れ電力が少なくなる。また、トランジスタ２０、２５、インダクタ２１、２６で構成される回路は、回路定数を最適化することにより、バンドリジェクションフィルタを構成することができる。これにより、広帯域に渡って入力端子１１とダミー端子１８を切断することができるため、動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
【００２２】
なお、本実施の形態では制御用デバイスとしてトランジスタを用いたが、これに限らず、ＯＮとＯＦＦの容量差を実現できるものであればよく、例えば制御回路付きのダイオードや、ＭＥＭＳなどでもよい。また、インダクタとして、基板上に構成されたスパイラルインダクタや、高い特性インピーダンスを有する伝送線路を用いてもよい。そして、キャパシタとして、基板上に構成されたＭＩＭキャパシタや、インターデジタルキャパシタを用いてもよい。また、本実施の形態では、大電力の信号を入力する際に受信回路を保護する高耐電力スイッチについて説明したが、これに限らず、本発明は、一般的な高耐電力スイッチにも適用することができる。そして、大電力の信号と小電力の信号の周波数は、同一の周波数でも、異なる周波数でもよい。
【００２３】
実施の形態２．
図２は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、実施の形態１の構成に加えて、並列共振回路１９と直列共振回路２４の接続点Ａとダミー端子１８との間に設けられた、直列接続したインダクタ２９（第５のインダクタ）及びキャパシタ３０（第２のキャパシタ）を有する。その他の構成は実施の形態１と同様である。
【００２４】
ここで、トランジスタ２０，２５は、ＯＮとなると等価回路としてはショートと同じ役割となる。この場合に、インダクタ２６，２９、キャパシタ２７，３０、トランジスタ２５により、所望の帯域を通過するバンドパスフィルタが構成されるように各パラメータを設定する。
【００２５】
これにより、更に広い帯域に渡って入力端子１１とダミー端子１８を切断することができるため、実施の形態１よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
【００２６】
実施の形態３．
図３は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、インダクタ２９及びキャパシタ３０からなる回路３１を、それぞれ共振周波数を変えて２段以上並列接続してスタガ同調させている。その他の構成は実施の形態２と同様である。これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子１１とダミー端子１８を切断することができるため、実施の形態２よりも更に動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
【００２７】
実施の形態４．
図４は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、並列共振回路１９を、それぞれ共振周波数を変えて２段以上直列接続してスタガ同調させている。その他の構成は実施の形態１と同様である。
【００２８】
これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子１１とダミー端子１８を切断することができるため、実施の形態１よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
【００２９】
実施の形態５．
図５は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、直列共振回路２４とキャパシタ２７の対を、それぞれ共振周波数を変えて２段以上並列に接続してスタガ同調させている。その他の構成は実施の形態１と同様である。
【００３０】
これにより、阻止帯域は各段の阻止帯域の重ねあわせとなるため、更に広帯域に渡って入力端子１１とダミー端子１８を切断することができるため、実施の形態１よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
【００３１】
実施の形態６．
図６は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、インダクタ２２，２３及びトランジスタ１６からなるＴ型の低域通過フィルタ２８を２段以上直列接続して分布型構成としている。
【００３２】
これにより、実施の形態１よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。また、トランジスタ１６が並列に接続されるため、大信号入力時に接地点に接続される接続点Ｂの数が増えてアイソレーションが大きくなるため、受信端子１２側への漏れ電力を低減することができる。
【００３３】
実施の形態７．
本実施の形態では、実施の形態２に係る高耐電力スイッチにおいて、入力端子１１から受信端子１２に小信号を通過させる際に、並列共振回路１９及び直列共振回路２４からなる帯域阻止フィルタが阻止する帯域の中心周波数と、入力端子１１からダミー端子１８に大信号を通過させる際に、キャパシタ２７，３０、インダクタ２６，２９からなる帯域通過フィルタが通過する帯域の中心周波数とが異なるように設定している。
【００３４】
具体的には、インダクタ２９及びキャパシタ３０からなる回路３１は、実施の形態２では入力端子１１とダミー端子１８を接続する場合の帯域のほぼ中心で低インピーダンスとなるように設定されているが、本実施の形態では、この帯域をずらす。
【００３５】
これにより、入力端子１１から受信端子１２に小信号を通過させる際に、接続点Ａからダミー端子１８を見込むインピーダンスが高くなるため、入力端子１１とダミー端子１８の間のアイソレーションを大きくすることができる。
【００３６】
実施の形態８．
図７は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、並列共振回路１９、直列共振回路２４及びキャパシタ２７からなる帯域阻止回路３２を、それぞれ共振周波数を変えて２段以上直列接続してスタガ同調させている。これにより、更に広帯域に渡って入力端子１１とダミー端子１８を切断することができるため、実施の形態１よりも動作帯域が広く、製造ばらつきに強いスイッチを得ることができる。
【００３７】
実施の形態９．
図８は、本実施の形態に係る高耐電力スイッチを示す回路図である。この高耐電力スイッチは、実施の形態１において並列共振回路１９を、線路長が所望の波長λの１／４である伝送線路３３（第２の伝送線路）に置き換えたものである。
【００３８】
入力端子１１から受信端子１２に小信号を通過させる際に、ダミー端子１８は接地されているため、伝送線路３３に置き換えても高いアイソレーションを維持できる。従って、実施の形態１と同様の効果を奏する。さらに、トランジスタ２０を使った並列共振回路１９に比べて製造ばらつきが小さいという効果もある。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１に係る高耐電力スイッチを示す回路図である。
【図２】本発明の実施の形態２に係る高耐電力スイッチを示す回路図である。
【図３】本発明の実施の形態３に係る高耐電力スイッチを示す回路図である。
【図４】本発明の実施の形態４に係る高耐電力スイッチを示す回路図である。
【図５】本発明の実施の形態５に係る高耐電力スイッチを示す回路図である。
【図６】本発明の実施の形態６に係る高耐電力スイッチを示す回路図である。
【図７】本発明の実施の形態８に係る高耐電力スイッチを示す回路図である。
【図８】本発明の実施の形態９に係る高耐電力スイッチを示す回路図である。
【図９】高耐電力スイッチを用いた送受信器を示す図である。
【図１０】従来の高耐電力スイッチを示す図である。
【符号の説明】
【００４０】
１１  入力端子
１２  受信端子（第１の出力端子）
１４  伝送線路（第１の伝送線路）
１６  トランジスタ（第１のトランジスタ）
１８  ダミー端子（第２の出力端子）
１９  並列共振回路
２０  トランジスタ（第２のトランジスタ）
２１  インダクタ（第３のインダクタ）
２２  インダクタ（第１のインダクタ）
２３  インダクタ（第２のインダクタ）
２４  直列共振回路
２５  トランジスタ（第３のトランジスタ）
２６  インダクタ（第４のインダクタ）
２７  キャパシタ（第１のキャパシタ）
２８  低域通過フィルタ
２９  インダクタ（第５のインダクタ）
３０  キャパシタ（第２のキャパシタ）
３１  回路
３２  帯域阻止回路
３３  伝送線路（第２の伝送線路）
【図１】
0004587963.tif 000002
【図２】
0004587963.tif 000003
【図３】
0004587963.tif 000004
【図４】
0004587963.tif 000005
【図５】
0004587963.tif 000006
【図６】
0004587963.tif 000007
【図７】
0004587963.tif 000008
【図８】
0004587963.tif 000009
【図９】
0004587963.tif 000010
【図１０】
0004587963.tif 000011