(57)【特許請求の範囲】
【請求項１】
一端が低圧電源端子に接続される第１インダクタと、
前記第１インダクタの他端と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、
前記第１インダクタと前記第１スイッチング素子との接続点と前記基準電圧端子または前記高圧電源端子のうち他方との間に前記基準電圧端子から前記接続点へ向かうまたは前記接続点から前記高圧電源端子へ向かう電流を流す向きに接続される第１整流素子と、
前記第１スイッチング素子と前記第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと
を備えるソフトスイッチングＤＣ−ＤＣコンバータであって、
直列に接続される第２インダクタと第２スイッチング素子と逆流防止用の第２整流素子とを備え、前記第２インダクタの第１端子が前記第１インダクタの他端に接続され、前記第２整流素子の導通方向は前記第１インダクタに流れる電流方向と同一方向とされる補助電流径路と、
前記第２インダクタの第２端子と前記第２スイッチング素子との接続径路の電圧を監視する制御部とを備え、
前記制御部は、前記第２スイッチング素子が前記第１スイッチング素子の導通に先立って導通状態とされ、前記補助電流径路に電流を流すことで、前記第１スイッチング素子の両端電圧が下がる場合において、
第１期間において前記補助電流径路の電流が増加し、
第２期間において前記補助電流径路の電流が減少に転じ、
前記補助電流径路の電流がゼロになったときに前記第２インダクタの前記第２端子で不連続に発生する電圧変動を検知し、検知結果に応じて前記第２スイッチング素子を非導通状態にすることを特徴とするソフトスイッチングＤＣ−ＤＣコンバータ。
【請求項２】
前記制御部は、前記第２インダクタの前記第２端子の電圧と参照電圧とが入力されるコンパレータを備えることを特徴とする請求項１に記載のソフトスイッチングＤＣ−ＤＣコンバータ。
【請求項３】
前記第１スイッチング素子の他端子は前記基準電圧端子に接続され、
前記補助電流径路の接続先は前記基準電圧端子または前記低圧電源端子とされ、
前記高圧電源端子には、前記低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする請求項１または請求項２の少なくとも何れか一方に記載のソフトスイッチングＤＣ−ＤＣコンバータ。
【請求項４】
前記参照電圧の値は、第２インダクタの前記第１端子の電圧の最低値よりも高く、前記補助電流径路の接続先の電圧に応じた電圧値よりも低い値であることを特徴とする請求項３に記載のソフトスイッチングＤＣ−ＤＣコンバータ。
【請求項５】
前記第１スイッチング素子の他端子は前記高圧電源端子に接続され、
前記補助電流径路の接続先は前記高圧電圧端子または前記低圧電源端子とされ、
前記低圧電源端子には、前記高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする請求項１または請求項２の少なくとも何れか一方に記載のソフトスイッチングＤＣ−ＤＣコンバータ。
【請求項６】
前記参照電圧の値は、第２インダクタの前記第１端子の電圧の最高値よりも低く、前記補助電流径路の接続先の電圧に応じた電圧値よりも高い値であることを特徴とする請求項５に記載のソフトスイッチングＤＣ−ＤＣコンバータ。
【請求項７】
前記補助電流径路上に、
前記第１インダクタと電磁的に結合され、前記第１インダクタの前記低圧電源端子に接続される端子と同極性の起電力が誘起される端子が前記第１インダクタの他端側にある第３インダクタを備えることを特徴とする請求項１に記載のソフトスイッチングＤＣ−ＤＣコンバータ。
【請求項８】
一端が低圧電源端子に接続される第１インダクタと、
前記第１インダクタの他端と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、
前記第１インダクタと前記第１スイッチング素子との接続点と前記基準電圧端子または前記高圧電源端子のうち他方との間に前記基準電圧端子から前記接続点へ向かうまたは前記接続点から前記高圧電源端子へ向かう電流を流す向きに接続される第１整流素子と、
前記第１スイッチング素子と前記第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと
を備えるソフトスイッチングＤＣ−ＤＣコンバータの制御方法であって、
直列に接続される第２インダクタと逆流防止用の第２整流素子とを備え、前記第２インダクタの第１端子が前記第１インダクタの他端に接続され、前記第２整流素子の導通方向は前記第１インダクタに流れる電流方向と同一方向とされる補助電流径路を備え、
前記第１スイッチング素子の導通に先立って前記補助電流径路を形成し、前記補助電流径路の電流を増加させて前記第１スイッチング素子の両端電圧を下げるステップと、
前記補助電流径路の電流を減少に転じさせ、前記補助電流径路の電流がゼロになったときに前記第２インダクタの前記第２端子で不連続に発生する電圧変動を検知し、検知結果に応じて前記補助電流径路を非導通状態にするステップと、
前記補助電流径路を非導通状態とした以後のタイミングで前記第１インダクタに投入される電流を遮断し、前記第１インダクタに蓄積された電磁エネルギを放出するステップと
を備えることを特徴とするソフトスイッチングＤＣ−ＤＣコンバータの制御方法。
【請求項９】
一端が低圧電源端子に接続される第１インダクタと、
高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に前記第１インダクタの他端が接続される上方スイッチング素子および下方スイッチング素子を備えるソフトスイッチングＤＣ−ＤＣコンバータであって、
前記上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、
前記下方スイッチング素子と並列に接続される下方補助電流径路と、
前記上方スイッチング素子と並列に接続される上方補助電流径路とを備え、
前記下方補助電流径路は、前記第１インダクタと電磁的に結合され、前記第１インダクタの一端と同極性の起電力が誘起される第１端子が前記接続点に接続される第３インダクタと、前記第３インダクタの第２端子に接続される第２インダクタを経て、逆流防止用の下方整流素子と、下方補助スイッチング素子とが直列に接続され、前記下方整流素子は前記第２インダクタから前記基準電圧端子へ向かう電流を流す向きに接続されており、
前記上方補助電流径路は、前記第３インダクタと前記第２インダクタを経て、逆流防止用の上方整流素子と、上方補助スイッチング素子とが直列に接続され、前記上方整流素子は前記高圧電源端子から前記第２インダクタへ向かう電流を流す向きに接続されており、
前記第２インダクタの第２端子の電圧と前記高圧電源端子の電圧とが入力される第１コンパレータと、
前記第２インダクタの前記第２端子の電圧と前記基準電圧端子の電圧とが入力される第２コンパレータと、
前記第１コンパレータの出力が入力され、出力が前記上方補助スイッチング素子のゲート端子に入力される第１フリップフロップと、
前記第２コンパレータの出力が入力され、出力が前記下方補助スイッチング素子のゲート端子に入力される第２フリップフロップと
を備えることを特徴とするソフトスイッチングＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソフトスイッチングＤＣ−ＤＣコンバータに関するものであり、特に、スイッチング素子に対して小さいオンデューティ指令が行われる場合においても、指令どおりのデューティでスイッチング動作することができ、所定の電源供給を行うことが可能であるＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
図８に示すように、特許文献１に開示されている共振形双方向ＤＣ−ＤＣコンバータは、負荷Ｒ１０１に接続された低電圧電源装置Ｖ１０１と、負荷Ｒ１０２に接続された高電圧電源装置Ｖ１０２との間に配置され、電気エネルギーを蓄えるための平滑用インダクタンスＬを用いて、一方の電気エネルギーを断続的にスイッチングして他方へ供給する。ＩＧＢＴＱｒ１０３およびＱｒ１０４をターンオンし、補助径路を形成する。すると共振用インダクタンスＬｒを流れる共振電流ＩＬｒは直線的に上昇する。これにより、昇圧動作では、特にＩＧＢＴＱ１０３を遮断状態から導通状態に切り替える際に、緩衝用コンデンサＣ１０１、Ｃ１０２と共振用インダクタンスＬｒとの共振電流によって、ＩＧＢＴＱ１０３に印加される電圧と流れる電流とを制御し、ＩＧＢＴＱ１０３のソフトスイッチングを実現する。なおＩＧＢＴＱｒ１０３およびＱｒ１０４のターンオフを行い、補助径路を非導通とする動作は、共振電流ＩＬｒが流れていない状態のうちに行えば、ゼロ電流スイッチングとなる。
【０００３】
尚、その他の関連技術として、特許文献２に開示されているＤＣ−ＤＣコンバータがある。
【０００４】
【特許文献１】特開２００３−３３０１３号公報
【特許文献２】特開２００１−３３９９４３号公報
【特許文献３】特開平６−２７６０７８号公報
【特許文献４】特開２００５−１０２０４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の共振形双方向ＤＣ−ＤＣコンバータにおいて、ＩＧＢＴＱｒ１０３およびＱｒ１０４が導通しており補助径路が形成されている状態で、メインスイッチであるＩＧＢＴＱ１０３をオフにして電気エネルギを放出すると、平滑用インダクタンスＬに蓄積された電気エネルギが補助径路に流れ、コンバータの効率が低下する。よって、補助スイッチであるＩＧＢＴＱｒ１０３およびＱｒ１０４をオフするまでは、メインスイッチＩＧＢＴＱ１０３もオフさせることができない。
【０００６】
しかし、上記特許文献１には補助スイッチＩＧＢＴＱｒ１０３、Ｑｒ１０４、メインスイッチＩＧＢＴＱ１０３の制御についての具体的な記載がない。すると、あらゆる負荷状態においても補助スイッチＩＧＢＴＱｒ１０３、Ｑｒ１０４のゼロカレントスイッチングを可能にするためには、負荷Ｒ１０２の負荷状態のワーストケースにおいても補助スイッチを流れる共振電流ＩＬｒが確実に０Ａに低下する最長時間を見つけ、当該最長時間の経過後に補助スイッチＩＧＢＴＱｒ１０３、Ｑｒ１０４をオフにする設定を行う必要がある。すると、補助スイッチＩＧＢＴＱｒ１０３、Ｑｒ１０４およびメインスイッチＩＧＢＴＱ１０３のオン時間が長くなるため、メインスイッチＩＧＢＴＱ１０３を小さいデューティで動作させることができない。よって、負荷が軽い場合のような小さいデューティ指令の場合においても、指令どおりのデューティでメインスイッチＩＧＢＴＱ１０３を動作させることが出来ず、所定の電源供給を行うことができなくなるため問題である。また降圧動作の場合においても同様に、メインスイッチＩＧＢＴＱ１０４を指令どおりの小デューティで動作させることができないため問題である。
【０００７】
本発明は前記従来技術の課題を解消するためになされたものであり、スイッチング素子に対して小さいオンデューティ指令が行われる場合においても、指令どおりのデューティでスイッチング動作することができ、所定の電源供給を行うことが可能なソフトスイッチングＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、請求項１に係るソフトスイッチングＤＣ−ＤＣコンバータは、一端が低圧電源端子に接続される第１インダクタと、第１インダクタの他端と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、第１インダクタと第１スイッチング素子との接続点と基準電圧端子または高圧電源端子のうち他方との間に基準電圧端子から接続点へ向かうまたは接続点から高圧電源端子へ向かう電流を流す向きに接続される第１整流素子と、第１スイッチング素子と第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサとを備えるソフトスイッチングＤＣ−ＤＣコンバータであって、直列に接続される第２インダクタと第２スイッチング素子と逆流防止用の第２整流素子とを備え、第２インダクタの第１端子が第１インダクタの他端に接続され、第２整流素子の導通方向は第１インダクタに流れる電流方向と同一方向とされる補助電流径路と、第２インダクタの第２端子と第２スイッチング素子との接続径路の電圧を監視する制御部とを備え、制御部は、第２スイッチング素子が第１スイッチング素子の導通に先立って導通状態とされ、補助電流径路に電流を流すことで、第１スイッチング素子の両端電圧が下がる場合において、第１期間において補助電流径路の電流が増加し、第２期間において補助電流径路の電流が減少に転じ、補助電流径路の電流がゼロになったときに第２インダクタの第２端子で不連続に発生する電圧変動を検知し、検知結果に応じて第２スイッチング素子を非導通状態にすることを特徴とする。
【０００９】
請求項１のソフトスイッチングＤＣ−ＤＣコンバータでは、第１スイッチング素子の導通により、第１インダクタと第１スイッチング素子とに投入電流が流れ、低圧電源端子と高圧電源端子のうち一方から第１インダクタに電磁エネルギが蓄積される。蓄積された電磁エネルギは、第１整流素子の導通により低圧電源端子と高圧電源端子のうち他方へ放出される。
【００１０】
第１スイッチング素子の非導通は、これに先立つ導通時に、第１スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、第１整流素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。そのため、第１スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。
【００１１】
その後の第１スイッチング素子の再導通に先立ち、第２スイッチング素子の導通により補助電流径路が形成される。ここで、第２スイッチング素子の導通は、ゼロカレントスイッチング（ＺＣＳ）により行われる。補助電流径路が形成されている期間には、第１期間と第２期間とが存在する。第１期間は、第１インダクタを流れる電流を補助電流径路に流す期間である。この期間では、補助電流径路に流れる電流が時間経過と共に増加する。時間と共に投入電流のうちより多くの電流が流され、やがて投入電流の全量が流され、第１整流素子に電流が流れなくなると共にコンデンサへの充放電が行われる。そして接続点の電圧が反転し、第１スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において第１スイッチング素子が導通されゼロボルトスイッチング（ＺＶＳ）が行われる。
【００１２】
第２期間は、補助電流径路に流された電流を消費する期間である。この期間では、補助電流径路に流れる電流が時間経過と共に減少する。接続点の電圧が反転し、補助電流径路に流れる電流の時間傾きが反転することで、第２インダクタの第１端子―第２端子間電圧が反転する。そして補助電流径路に流れる電流は徐々に減少する。補助電流径路に流れる電流がゼロになると、第２整流素子により電流の逆流は生じず補助電流径路に電流が流れなくなるため、第２インダクタの第２端子電圧の値は、第１端子電圧の値へと不連続に変化する。制御部は、該第２端子で発生する当該不連続な電圧変動を検知し、検知結果に応じて第２スイッチング素子を非導通状態にする。第２端子での不連続な電圧変動が発生した以後の状態においては、補助電流径路に流れる電流はゼロであるため、第２スイッチング素子はゼロカレントスイッチング（ＺＣＳ）が行われる。
【００１３】
ここで、第２スイッチング素子が非導通となった以後でなければ、第１スイッチング素子をオフにし、第１インダクタに蓄積された電磁エネルギを低圧電源端子と高圧電源端子のうち他方へ放出することができない。これは、第２スイッチング素子が導通し補助電流径路が形成されている状態では、第１インダクタから放出されるエネルギが当該補助電流径路に流れるため、ＤＣ−ＤＣコンバータの効率が低下するためである。
【００１４】
しかし請求項１に係るＤＣ−ＤＣコンバータでは、補助電流径路に流れる電流がゼロとなり、第２スイッチング素子をゼロカレントスイッチング（ＺＣＳ）できる状態となったことを検知することにより、当該検知後のタイミングにおいては、第２スイッチング素子および第１スイッチング素子を非導通状態にすることができる。すなわち制御部によって、第２スイッチング素子が導通している時間を、ＺＣＳ制御が可能な最短時間にすることができる。そして第２スイッチング素子の導通時間の最短化に伴い、第１スイッチング素子の導通時間の最短化・第１インダクタへのエネルギ蓄積量の最適化を図ることができる。
【００１５】
これにより、ソフトスイッチングＤＣ−ＤＣコンバータにおいて、より小さいデューティで第１スイッチング素子を動作させることが可能となる。よって負荷が軽い場合のような小さいデューティ指令が出される場合においても、指令どおりの小さなデューティで動作することができ、所定の電源供給を行うことが可能となる。
【００１６】
また、補助電流径路に流れる電流がゼロになる時点を、第２インダクタの第２端子電圧の不連続な変化を監視することで検知する。よって応答性よく補助電流径路に流れる電流がゼロになる時点を検知することができるため、第１、第２スイッチング素子のオン時間の最短化が可能となる。また確実に補助電流径路に流れる電流がゼロになる時点を検知できるため、ＤＣ−ＤＣコンバータの誤動作を防止でき、動作安定化に寄与することができる。
【００１７】
また、請求項２に係るソフトスイッチングＤＣ−ＤＣコンバータは、請求項１に記載のソフトスイッチングＤＣ−ＤＣコンバータにおいて、制御部は、第２インダクタの第２端子の電圧と参照電圧とが入力されるコンパレータを備えることを特徴とする
【００１８】
制御部は、第２インダクタの第２端子の電圧と参照電圧とが入力されるコンパレータを備える。コンパレータにより、第２端子の電圧が監視される。第２端子の電圧は補助電流径路に流れる電流の有無に応じて定められ、補助電流径路に電流が流れている場合には、補助電流径路の接続先の電圧に応じた値とされ、補助電流径路に電流が流れていない場合には、第１端子の電圧に応じた値とされる。第１期間においては、補助電流径路が形成されており、補助電流径路に電流が流れているため、第２端子の電圧は補助電流径路の接続先の電圧値に応じた値とされる。接続点の電圧が反転し第２期間に突入すると、第２端子の電圧は、補助電流径路に電流が流れているため補助電流径路の接続先の電圧値に応じた値が維持される一方、第１端子の電圧は接続点の電圧値に応じた値とされる。そして補助電流径路に流れる電流が減少してゼロに達すると、第２整流素子により逆流が防止され、以後は補助電流径路に流れる電流がゼロとされるため、第２端子電圧の値は、第１端子電圧の値へと不連続に変化する。このとき、第２端子電圧の不連続変化の前後において参照電圧をまたぐように、参照電圧値を適宜設定することにより、当該変化に応じてコンパレータの出力が反転する。これにより、第２端子の電圧変化を監視することで、インダクタの特性を生かし、応答性よく確実に、補助電流径路に流れる電流がゼロになる時点を検知することができる。
【００１９】
また、請求項３に係る電流双方向コンバータは、請求項１または請求項２の少なくとも何れか一方に記載のソフトスイッチングＤＣ−ＤＣコンバータにおいて、第１スイッチング素子の他端子は基準電圧端子に接続され、補助電流径路の接続先は基準電圧端子または低圧電源端子とされ、高圧電源端子には、低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする。これにより、より小さいデューティが実現可能な昇圧コンバータを構成することが可能とされる。
【００２０】
また、請求項４に係るソフトスイッチングＤＣ−ＤＣコンバータは、請求項３に記載のソフトスイッチングＤＣ−ＤＣコンバータにおいて、参照電圧の値は、第２インダクタの第１端子の電圧の最低値よりも高く、補助電流径路の接続先の電圧に応じた値よりも低い値であることを特徴とする。
【００２１】
コンパレータにより、第２端子の電圧が監視される。第２期間において補助電流径路に流れる電流が減少してゼロに達すると、第２整流素子により逆流が防止され、以後は補助電流径路に流れる電流がゼロとされるため、第２端子電圧の値は、第１端子電圧の値へと不連続に変化する。すなわち第２端子の電圧値は、補助電流径路の接続先（基準電圧端子または低圧電源端子）の電圧に応じた値から、第１端子の電圧の最低値へ不連続に変化することになる。
【００２２】
よって参照電圧の値を、第２インダクタの第１端子の電圧の最低値よりも高く、補助電流径路の接続先の電圧に応じた値よりも低い値に設定することにより、補助電流径路に流れる電流がゼロになる時点をコンパレータにより検知することが可能となる。
【００２３】
また、請求項５に係る電流双方向コンバータは、請求項１または請求項２の少なくとも何れか一方に記載のソフトスイッチングＤＣ−ＤＣコンバータにおいて、第１スイッチング素子の他端子は高圧電源端子に接続され、補助電流径路の接続先は高圧電圧端子または低圧電源端子とされ、低圧電源端子には、高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする。これにより、より小さいデューティが実現可能な降圧コンバータを構成することが可能とされる。
【００２４】
また、請求項６に係るソフトスイッチングＤＣ−ＤＣコンバータは、請求項５に記載のソフトスイッチングＤＣ−ＤＣコンバータにおいて、参照電圧の値は、第２インダクタの第１端子の電圧の最高値よりも低く、補助電流径路の接続先の電圧に応じた値よりも高い値であることを特徴とする。
【００２５】
コンパレータにより、第２端子の電圧が監視される。第２期間において補助電流径路に流れる電流が減少してゼロに達すると、第２端子の電圧値は、補助電流径路の接続先（高圧電圧端子または低圧電源端子）の電圧に応じた値から、第１端子の電圧の最高値へ不連続に変化することになる。
【００２６】
よって参照電圧の値を、第２インダクタの第１端子の電圧の最高値よりも低く、補助電流径路の接続先の電圧に応じた値よりも高い値に設定することにより、補助電流径路に流れる電流がゼロになる時点をコンパレータにより検知することが可能となる。
【００２７】
また、請求項７に係る電流双方向コンバータは、請求項１に記載のソフトスイッチングＤＣ−ＤＣコンバータにおいて、補助電流径路上に、第１インダクタと電磁的に結合され、第１インダクタの低圧電源端子に接続される端子と同極性の起電力が誘起される端子が第１インダクタの他端側にある第３インダクタを備えることを特徴とする。
【００２８】
低圧電源端子と接続点との電圧差に応じて第１インダクタに誘起される起電力が、第１および第３インダクタの電磁結合に起因して、第２インダクタの第１端子に印加される。このとき第２インダクタでは、第１端子と第２端子との差電圧がより拡大されるように誘起された起電力が印加されるため、投入電流の時間傾きに比して急峻な時間傾きを有する電流が補助電流径路に流される。
【００２９】
これにより、補助電流径路に流れる電流の時間傾きは、第３インダクタにより調整可能とされる。すなわち、第１および第３インダクタの巻線比に応じて、補助電流径路に流れる電流の時間傾きを調整することができる。よって、補助電流径路の形成後、投入電流の全量を補助電流径路に流して接続点の電圧を反転し、第１スイッチング素子をゼロボルトスイッチング（ＺＶＳ）で導通可能な状態とするまでの時間遅延を調整することができる。また、第２スイッチング素子の非導通時に第２スイッチング素子に印加される電圧レベルを調整することができる。
【００３０】
また、請求項８に係るソフトスイッチングＤＣ−ＤＣコンバータの制御方法は、一端が低圧電源端子に接続される第１インダクタと、第１インダクタの他端と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、第１インダクタと第１スイッチング素子との接続点と基準電圧端子または高圧電源端子のうち他方との間に基準電圧端子から接続点へ向かうまたは接続点から高圧電源端子へ向かう電流を流す向きに接続される第１整流素子と、第１スイッチング素子と第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサとを備えるソフトスイッチングＤＣ−ＤＣコンバータの制御方法であって、直列に接続される第２インダクタと逆流防止用の第２整流素子とを備え、第２インダクタの第１端子が第１インダクタの他端に接続され、第２整流素子の導通方向は第１インダクタに流れる電流方向と同一方向とされる補助電流径路を備え、第１スイッチング素子の導通に先立って補助電流径路を形成し、補助電流径路の電流を増加させて第１スイッチング素子の両端電圧を下げるステップと、補助電流径路の電流を減少に転じさせ、補助電流径路の電流がゼロになったときに第２インダクタの第２端子で不連続に発生する電圧変動を検知し、検知結果に応じて補助電流径路を非導通状態にするステップと、補助電流径路を非導通状態とした以後のタイミングで第１インダクタに投入される電流を遮断し、第１インダクタに蓄積された電磁エネルギを放出するステップとを備えることを特徴とする。
【００３１】
請求項８の制御方法に係るソフトスイッチングＤＣ−ＤＣコンバータは、第１インダクタ、第１スイッチング素子、第１整流素子、コンデンサおよび補助電流径路を備える。第１インダクタ電流を補助電流径路に流すステップでは、補助電流径路が形成される。このステップでは補助電流径路に流れる電流が増加する。
【００３２】
補助電流径路に流れる電流を減少に転じさせ、補助電流径路に流れる電流がゼロになったときに第２インダクタの第２端子で不連続に発生する電圧変動を検知し、検知結果に応じて補助電流径路を非導通状態にするステップでは、補助電流径路が導通している時間を最短時間にすることができる。すなわち、補助電流径路に流れる電流がゼロになるまでは補助電流径路を非導通状態にできないため、補助電流径路に流れる電流がゼロになったときを第２端子の電圧変動を検知し、当該検知結果に応じて補助電流径路を非導通状態にすることにより、補助電流径路の導通時間を最短化することができる。
【００３３】
補助電流径路を非導通状態とした以後のタイミングで第１インダクタに投入される電流を遮断し、第１インダクタに蓄積された電磁エネルギを放出するステップでは、補助電流径路の導通時間の最短化に伴い、第１インダクタに電流が投入される時間の最適化・第１インダクタへのエネルギ蓄積量の最適化を図ることができる。すなわち、補助電流径路を非導通状態にするまでは、第１インダクタに投入される電流を遮断できない。しかし前ステップにおいて補助電流径路の導通時間を最短化することが出来るため、これに応じて、第１インダクタに電流を流し込む時間も短縮化が可能となる。これにより、負荷が軽い場合のような小さいデューティ指令が出される場合においても、指令どおりの小さなデューティで第１インダクタに電流を流し込む動作することができ、所定の電源供給を行うことが可能となる。
【００３４】
また、請求項９に係るソフトスイッチングＤＣ−ＤＣコンバータは、一端が低圧電源端子に接続される第１インダクタと、高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に第１インダクタの他端が接続される上方スイッチング素子および下方スイッチング素子を備えるソフトスイッチングＤＣ−ＤＣコンバータであって、上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、下方スイッチング素子と並列に接続される下方補助電流径路と、上方スイッチング素子と並列に接続される上方補助電流径路とを備え、下方補助電流径路は、第１インダクタと電磁的に結合され、第１インダクタの一端と同極性の起電力が誘起される第１端子が接続点に接続される第３インダクタと、第３インダクタの第２端子に接続される第２インダクタを経て、逆流防止用の下方整流素子と、下方補助スイッチング素子とが直列に接続され、下方整流素子は第２インダクタから基準電圧端子へ向かう電流を流す向きに接続されており、上方補助電流径路は、第３インダクタと第２インダクタを経て、逆流防止用の上方整流素子と、上方補助スイッチング素子とが直列に接続され、上方整流素子は高圧電源端子から第２インダクタへ向かう電流を流す向きに接続されており、第２インダクタの第２端子の電圧と高圧電源端子の電圧とが入力される第１コンパレータと、第２インダクタの第２端子の電圧と基準電圧端子の電圧とが入力される第２コンパレータと、第１コンパレータの出力が入力され、出力が上方補助スイッチング素子のゲート端子に入力される第１フリップフロップと、第２コンパレータの出力が入力され、出力が下方補助スイッチング素子のゲート端子に入力される第２フリップフロップとを備えることを特徴とする。
【００３５】
請求項９の電流双方向コンバータにおいて、昇圧動作が行われる場合においては、下方スイッチング素子の導通により、低圧電源端子から第１インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に応じて高圧電源端子に放出される。上方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。上方スイッチング素子が非導通となった後、下方スイッチング素子の再導通に先立ち、下方補助スイッチング素子の導通により下方補助電流径路が形成される。
【００３６】
接続点の電圧が低電圧レベルに反転した後は、第３インダクタに誘起される起電力が反転し第２インダクタに印加される電圧が反転する。下方補助電流径路に流れる電流の時間傾きが反転し下方補助電流径路に流れる電流は徐々に減少するが、下方整流素子により電流の逆流は生じず電流が流れなくなる。このとき第２インダクタの第２端子電圧の値は、第１端子電圧の値へと不連続に変化する。
【００３７】
第２コンパレータには、第２インダクタの第２端子の電圧と基準電圧端子の電圧とが入力されている。よって第２インダクタの第２端子で発生する当該不連続な電圧変動を検知することができ、検知に応じて第２コンパレータの出力信号を反転させる。
【００３８】
第２フリップフロップには、第２コンパレータの出力が入力され、出力が下方補助スイッチング素子のゲート端子に入力される。第２コンパレータの反転出力をラッチし、下方補助スイッチング素子のゲート電圧を反転させることで、下方補助スイッチング素子を非導通状態に遷移させることができる。
【００３９】
これにより、第２端子の電圧変化を監視することで、応答性よく確実に、下方補助電流径路に流れる電流がゼロになる時点を検知することができる。よってスイッチング素子および補助スイッチング素子のオン時間の最短化が可能となる。そして負荷が軽い場合のような小さいデューティ指令が出される場合においても、指令どおりの小さなデューティで動作することができ、所定の電源供給を行うことが可能となる。
【００４０】
なお請求項６の電流双方向コンバータにおいて、昇圧動作が行われる場合においては、上方スイッチング素子の導通により高圧電源端子から第１インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に応じて低圧電源端子に放出される。この場合には第２インダクタの第２端子電圧の電圧値の変化を第１コンパレータによって検出し、検出結果に応じて第１フリップフロップにより上方補助スイッチング素子のゲート電圧を反転させることにより、同様の効果を得ることができる。
【発明の効果】
【００４１】
本発明によれば、インダクタの特性を生かし、応答性よく、確実に、補助電流径路に流れる電流であるインダクタ電流がゼロになる時点を検知することができる。よって補助電流径路を制御する第２スイッチング素子のオン時間を最短化することで、より小さいデューティでメインスイッチである第１スイッチング素子を動作させることが可能となる。よって負荷が軽く、小さいオンデューティ指令の場合においても、指令どおりのデューティで第１スイッチング素子を動作することができ、所定の電源供給を行うことが可能なソフトスイッチングＤＣ−ＤＣコンバータを提供することが可能となる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明のソフトスイッチングＤＣ−ＤＣコンバータについて具体化した実施形態を図１乃至図７に基づき図面を参照しつつ詳細に説明する。尚、図３乃至図６では、導通状態をわかり易くするため、非導通状態の回路要素を省略して説明している。
【００４３】
図１は、本実施形態のソフトスイッチングＤＣ−ＤＣコンバータの回路図である。補助回路部１を備える昇降圧コンバータに、補助スイッチ制御回路１０を付加した回路構成を有している。昇降圧コンバータは、低圧電源端子Ｔ１に電圧源Ｖ１が接続され、電圧Ｖ１を昇圧して高圧電源端子Ｔ２に接続されている電圧源Ｖ２に供給すると共に、高圧電源端子Ｔ２に電圧源Ｖ２が接続され、電圧Ｖ２を降圧して低圧電源端子Ｔ１に接続されている電圧源Ｖ１に供給する。高圧電源端子Ｔ２に負荷としてモータを接続する場合、モータの駆動電圧である電圧Ｖ２を、電圧Ｖ１を昇圧して供給すると共に、モータによる回生エネルギを電圧源Ｖ１に再充電する等の用途においても使用することができる。
【００４４】
ここで、高圧電源端子Ｔ２に接続される負荷とは、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、電圧Ｖ１に２００Ｖ、負荷に供給すべき電圧Ｖ２に５００Ｖが供給される。
【００４５】
図１に示す昇降圧コンバータは、電圧源Ｖ１およびＶ２の基準電圧端子ＴＳが共通に接続された、いわゆる非絶縁型の電流双方向コンバータである。トランジスタＱ１、Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とが接続点Ｘで接続されると共に、トランジスタＱ１のコレクタ端子が高圧電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準電圧端子ＴＳに接続され、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に直列に接続されている。尚、トランジスタＱ１、Ｑ２のベース端子は、不図示のコントローラにより排他的に導通制御される。トランジスタＱ１、Ｑ２には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ１、Ｄ２が接続されている。接続点Ｘと低圧電源端子Ｔ１との間には、インダクタＬ１が接続されている。また、低圧電源端子Ｔ１および高圧電源端子Ｔ２と、基準電圧端子ＴＳとの間には、電圧源Ｖ１、Ｖ２に並列にコンデンサＣ１１、Ｃ１２が接続されている。ここで、コンデンサＣ１１、Ｃ１２は、平滑用のコンデンサである。またトランジスタＱ１乃至Ｑ４はＩＧＢＴである。
【００４６】
補助回路部１は、トランジスタＱ１、Ｑ２の各々のコレクタ・エミッタ間に接続される、コンデンサＣ１、Ｃ２を備えている。更に、トランジスタＱ１、Ｑ２の接続点Ｘと、高圧電源端子Ｔ２および基準電圧端子ＴＳとの間に、上方および下方補助電流径路が構成される。
【００４７】
接続点Ｘから、インダクタＬ２およびインダクタＬｒまでは、上方および下方補助電流径路に共通である。上方補助電流径路では、インダクタＬｒから、トランジスタＱ３および逆流防止用ダイオードＤ３を介して高圧電源端子Ｔ２に至る径路が形成される。下方補助電流径路では、インダクタＬｒから、逆流防止用ダイオードＤ４およびトランジスタＱ４を介して基準電圧端子ＴＳに至る径路が形成される。逆流防止用ダイオードＤ３は、上方補助電流径路での電流の逆流を防止する目的で備えられており、高圧電源端子Ｔ２から接続点Ｘに向かう方向に電流を流すことにより、インダクタＬ１に流れる投入電流を分流させる。また逆流防止用ダイオードＤ４は、下方補助電流径路での電流の逆流を防止する目的で備えられており、接続点Ｘから基準電圧端子ＴＳに向かう方向に電流を流すことにより、インダクタＬ１に流れる投入電流を分流させる。インダクタＬｒの第１端子ＬＴ１はインダクタＬ２の第２端子と接続され、インダクタＬｒの第２端子ＬＴ２はトランジスタＱ３のエミッタおよび逆流防止用ダイオードＤ４のアノードに接続されている。
【００４８】
ここで、インダクタＬ２はインダクタＬ１と電磁的に結合されている。また、低圧電源端子Ｔ１に接続されているインダクタＬ１の第１端子と、接続点Ｘに接続されているインダクタＬ２の第１端子とは、同極性で起電力が誘起される。電磁的結合とは、インダクタＬ１とインダクタＬ２とでトランスを構成する場合等が挙げられる。
【００４９】
補助スイッチ制御回路１０は、抵抗素子Ｒ１、Ｒ２、コンパレータＣＰ１、ＣＰ２、フリップフロップＦＦ１、ＦＦ２を備える。フリップフロップＦＦ１、ＦＦ２はＲＳフリップフロップである。抵抗素子Ｒ１は高圧電源端子Ｔ２と第２端子ＬＴ２との間に接続され、抵抗素子Ｒ２は第２端子ＬＴ２と基準電圧端子ＴＳとの間に接続される。抵抗素子Ｒ１の両側端子はコンパレータＣＰ１に接続され、抵抗素子Ｒ２の両側端子はコンパレータＣＰ２に接続される。よって、高圧電源端子Ｔ２の電圧が参照電圧としてコンパレータＣＰ１の非反転入力へ入力され、第２端子ＬＴ２の電圧が反転入力端子へ入力される。同様に、基準電圧端子ＴＳの電圧が参照電圧としてコンパレータＣＰ２の反転入力へ入力され、第２端子ＬＴ２の電圧が非反転入力端子へ入力される。つまり、第２端子ＬＴ２とトランジスタＱ３、Ｑ４との接続径路の電位をコンパレータＣＰ１、ＣＰ２で監視する。
【００５０】
コンパレータＣＰ１、ＣＰ２からは、オフ信号Ｓ１、Ｓ２が出力され、それぞれフリップフロップＦＦ１、ＦＦ２のリセット端子に入力される。また不図示のコントローラから出力される制御信号ＣＳ１、ＣＳ２が、フリップフロップＦＦ１、ＦＦ２のセット端子に入力される。フリップフロップＦＦ１、ＦＦ２からはそれぞれゲート電圧ＶＧＱ３、ＶＧＱ４が出力され、トランジスタＱ３、Ｑ４のゲートに入力される。またコンパレータＣＰ１、ＣＰ２およびフリップフロップＦＦ１、ＦＦ２には、電圧源Ｖ１、Ｖ２とは異なる不図示の電源回路から電源が供給される。
【００５１】
先ず、図２および図３乃至図６において、本実施形態の昇降圧コンバータにおける昇圧動作を説明する。図２にタイミングチャートを、図３乃至図６には、各動作における回路の動作状態を示す。尚、図２において、ゲート電圧ＶＧＱ１、ＶＧＱ２、ＶＧＱ４は、トランジスタＱ１、Ｑ２、Ｑ４のベース端子ＧＱ１、ＧＱ２、ＧＱ４に印加される電圧である。また、インダクタ電流ＩＬ１、ＩＬｒは、電圧Ｖ１から接続点Ｘ、接続点ＸからインダクタＬｒに向かう電流を正方向とするインダクタＬ１、Ｌｒに流れる電流を示す。このうち、インダクタ電流ＩＬ１が投入電流である。また、ＶＱ２は、接続点Ｘの電圧を示す。ＶＬ１は、インダクタＬ１の接続点Ｘ側の端子を基準とする場合の端子間電圧を、ＶＬｒは、インダクタＬｒの第２端子ＬＴ２を基準とする場合の端子間電圧を示す。
【００５２】
図２中（１）、（２）、および図３は、インダクタＬ１への電磁エネルギの蓄積期間である。図２中（１）の期間では、インダクタＬ１に電磁エネルギが蓄積される。トランジスタＱ２のゲート電圧ＶＧＱ２がハイレベルであり、トランジスタＱ２は導通している。電圧源Ｖ１から、インダクタＬ１およびトランジスタＱ２を介して基準電圧端子ＴＳに抜ける電流径路が確立される。インダクタＬ１の端子間には電圧Ｖ１が印加され、電圧源Ｖ１から接続点Ｘに向う方向（この方向を正方向とする。）に、所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。
【００５３】
所定時間の経過後、図２中（２）に移行する。ゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がローレベルに遷移することにより、トランジスタＱ２が非導通となる。インダクタＬ１に流れているインダクタ電流ＩＬ１は、コンデンサＣ１の放電、およびＣ２の充電に費やされるため、接続点Ｘにおける電圧ＶＱ２の電圧値の上昇はトランジスタＱ２の非導通に遅れて行われる。このため、トランジスタＱ２の非導通状態へのスイッチングは、ゼロボルトスイッチング（ＺＶＳ）が行われ、スイッチング損失を低減させることができる。
【００５４】
図２中（３）、（４）は、インダクタＬ１からの電磁エネルギの放出期間である。図２中（３）の期間では、トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルとなりトランジスタＱ１が導通する。導通したトランジスタＱ１は逆並列ダイオードＤ１と共に、インダクタＬ１から高圧電源端子Ｔ２に向かってインダクタ電流ＩＬ１を流す。これにより電磁エネルギが高圧電源端子Ｔ２に放出されて電圧源Ｖ２に昇圧された電圧Ｖ２が供給される。接続点Ｘは電圧Ｖ２に略等しい電圧となり、インダクタＬ１の端子間には電圧Ｖ２と電圧Ｖ１との差電圧が、電圧源Ｖ１から接続点Ｘに向う方向（この方向を負方向とする。）に印加され、インダクタＬ１には所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。
【００５５】
所定時間経過後、ゲート電圧ＶＧＱ１がローレベルに反転され、トランジスタＱ１が非導通とされる。並列に逆並列ダイオードＤ１が接続されているので、トランジスタＱ１の両端には電圧が印加されず、ゼロボルトスイッチング（ＺＶＳ）させることができる。
【００５６】
その後、トランジスタＱ４のゲート端子ＧＱ４にハイレベルのゲート電圧ＶＧＱ４が印加される（図２中（４））。接続点Ｘから、インダクタＬ２、Ｌｒ、トランジスタＱ４、および逆流防止用ダイオードＤ４を介して基準電圧端子ＴＳへの下方補助電流径路が形成され、インダクタ電流ＩＬ１が分流され始め、第１期間とされる（図３中（４））。尚、トランジスタＱ４の導通状態への遷移は、導通による電流がインダクタＬｒにより制限されるため、導通遷移に遅れて電流が立ち上がることとなり、ゼロカレントスイッチング（ＺＣＳ）が行われるため、スイッチング損失を低減させることができる。
【００５７】
下方補助電流径路が形成される初期段階においては、インダクタＬ１に印加されている負の端子間電圧ＶＬ１に応じて、インダクタＬ２にも負の端子間電圧ＶＬ２が印加される。これにより、インダクタＬｒにおけるインダクタＬ２側の第１端子ＬＴ１は、接続点Ｘの電圧ＶＱ２が高電圧であるところ、インダクタＬ２の端子間電圧ＶＬ２が加算された電圧が印加される。一方インダクタＬｒの第２端子ＬＴ２には、トランジスタＱ４およびダイオードＤ４を介して略基準電圧が印加される。よってインダクタＬｒの端子間電圧ＶＬｒには高い電圧レベルＶＨが印加される。
【００５８】
ここで例えば、電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、インダクタＬ１、Ｌ２の巻線比を２：１とすれば、接続点Ｘの電圧ＶＱ２は略Ｖ２（５００Ｖ）であるところ、インダクタＬ２の端子間電圧ＶＬ２は（Ｖ１−Ｖ２）／２＝（２００−５００）／２＝−１５０Ｖより、インダクタＬｒの第１端子ＬＴ１には、ＶＱ２−ＶＬ２が印加される。すなわち、５００−（−１５０）＝６５０Ｖが印加され、インダクタＬｒの端子間電圧ＶＬｒは略６５０Ｖの電圧が印加される。
【００５９】
図２中（５）、（６）、および図４は、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する第２期間である。下方補助電流径路によりインダクタ電流ＩＬ１の分流動作が進むことにより（図２および図３中（４））、インダクタ電流ＩＬｒのうち、インダクタ電流ＩＬ１を越えて増大した電流は、トランジスタＱ１の非導通により電圧源Ｖ２から供給されなくなり、それ以前において放電状態のコンデンサＣ１および充電状態にあるコンデンサＣ２から賄われる。コンデンサＣ１は充電されコンデンサＣ２は放電され、接続点Ｘの電圧ＶＱ２の電圧値が立ち下がる。これに応じてインダクタＬ１の端子間電圧ＶＬ１も反転する（図２および図４中（５））。
【００６０】
接続点Ｘの電圧ＶＱ２が基準電圧近くの電圧レベルにまで降下した後は、下方補助電流径路へのインダクタ電流ＩＬｒの供給は、逆並列ダイオードＤ２を介して継続される。そのため、接続点Ｘの電圧ＶＱ２は、基準電圧あるいは基準電圧からダイオードの順方向電圧だけ降下した電圧に維持される。インダクタＬ２には正方向の端子間電圧ＶＬ２が誘起されることと相俟って、インダクタＬｒの端子間電圧ＶＬｒが反転してインダクタ電流ＩＬｒは負の時間傾きを有して減少する（図２および図５中（６））。
【００６１】
ここで例えば、電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、インダクタＬ１、Ｌ２の巻線比を２：１とすれば、接続点Ｘの電圧ＶＱ２は基準電圧（０Ｖ）に略等しいところ、インダクタＬ１の端子間電圧ＶＬ１はＶ１（２００Ｖ）より、インダクタＬｒにおけるインダクタＬ２側の第１端子ＬＴ１には、ＶＬ１／２が印加される。すなわち第１端子ＬＴ１には、０−（２００／２）＝−１００Ｖが印加される。一方、インダクタＬｒの第２端子ＬＴ２の第２端子電圧ＶＬＴ２は、トランジスタＱ４が導通しているため、略基準電圧（０Ｖ）とされる。よってインダクタＬｒの端子間電圧ＶＬｒは、−１００Ｖとされる。
【００６２】
トランジスタＱ１の非導通後に再度トランジスタＱ２を導通するタイミングを、図２および図６中（７）に示す。前述したように、トランジスタＱ１が非導通となりコンデンサＣ１、Ｃ２の充放電が完了すると、接続点Ｘの電圧ＶＱ２は基準電圧に略等しくなる。逆並列ダイオードＤ２が導通しているので、トランジスタＱ２の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。
【００６３】
そして負の時間傾きを有するインダクタ電流ＩＬｒは、時間経過によりゼロに到達するが、ここで、インダクタ電流ＩＬｒがゼロに到達した時点を検知することが、後述するように重要となる。以下、ゼロ到達時点の検出方法について説明する。
【００６４】
インダクタＬｒの第２端子ＬＴ２の電圧は、補助電流径路に流れる電流であるインダクタ電流ＩＬｒの有無に応じて定められる。第２端子ＬＴ２の電圧は、インダクタ電流ＩＬｒが流れている場合には、補助電流径路の接続先である基準電圧端子ＴＳの電圧に応じた値とされ、インダクタ電流ＩＬｒが流れていない場合には、第１端子ＬＴ１の電圧に応じた値とされる。第１期間においては、補助電流径路が形成されており、インダクタ電流ＩＬｒが流れているため、第２端子ＬＴ２の電圧は補助電流径路の接続先である基準電圧端子ＴＳの電圧値に応じた値（０Ｖ）とされる。接続点Ｘの電圧が反転し第２期間に突入すると、第２端子ＬＴ２の電圧は、インダクタ電流ＩＬｒが流れているため０Ｖが維持される一方、第１端子ＬＴ１の電圧は接続点Ｘの電圧値に応じた値とされる。そして補助電流径路に流れる電流が減少してゼロに達すると、ダイオードＤ４により逆流が防止され、以後は補助電流径路に流れる電流がゼロとされるため、第２端子電圧ＶＬＴ２の値は、０Ｖから第１端子電圧ＶＬＴ１の値（−１００Ｖ）へと不連続に変化する（図２中（８））。このとき、コンパレータＣＰ２の参照電圧は０Ｖであるため、第２端子電圧ＶＬＴ２の不連続変化に応じて、コンパレータＣＰ２の出力信号であるオフ信号Ｓ２がローレベルへ反転する（図２中（９））。よってフリップフロップＦＦ２から出力されるゲート電圧ＶＧＱ４は、ローレベルへ反転し、ローレベルが維持される（図２中（１０））。これにより、第２端子の電圧変化を監視することで、インダクタの特性を生かし、応答性よく確実に、補助電流径路に流れる電流であるインダクタ電流ＩＬｒがゼロになる時点を検知することが可能とされる。
【００６５】
よって、インダクタ電流ＩＬｒがゼロになったことを検知したことに応じて、トランジスタＱ４の非導通遷移を行うことが可能となる。これにより、ゼロカレントスイッチング（ＺＣＳ）をすることができる最短の時間でトランジスタＱ４を非導通とすることが可能となる。すなわち、トランジスタＱ４のオン時間の短縮化とスイッチング損失を低減とを両立させることができる。
【００６６】
そしてトランジスタＱ４が非導通となった以後においては、いつでもトランジスタＱ２をオフにすることができる。これは、トランジスタＱ４が導通し補助電流径路が形成されている状態では、インダクタＬ１から放出されるエネルギが、トランジスタＱ４を介して基準電圧端子ＴＳに流れ、エネルギ損失となるため、トランジスタＱ４が非導通となった以後でなければトランジスタＱ２をオフにし、インダクタＬ１からの電磁エネルギの放出期間に移行することができないためである。
【００６７】
よって図２に示すように、トランジスタＱ４のオン時間を最短化することで、トランジスタＱ２の最短オン時間を時間ｔ２ｍｉｎにすることができる（図２中（１１））。このときのトランジスタＱ２のオンデューティが最小デューティであり、（ｔ２ｍｉｎ／周期Ｔ）で表される。そして図２中斜線部の領域内であれば、自由にゲート電圧ＶＧＱ２をローレベルにすることが可能とされる。よってトランジスタＱ２のオフタイミングの自由度が高められる。なお、図２の電圧ＶＱ２、端子間電圧ＶＬ１、第２端子電圧ＶＬＴ２は、トランジスタＱ２のオン時間が時間ｔ２ｍｉｎの場合と時間ｔ２ｍａｘの場合の２通りを重ねて示している。
【００６８】
なお、トランジスタＱ２は不図示のコントローラにより制御される。よって当該コントローラにオフ信号Ｓ２等を伝達することにより、トランジスタＱ４の非導通タイミングをコントローラに知らせれば、当該コントローラによってより緻密なゲート電圧ＶＧＱ２のタイミング制御が可能となる。
【００６９】
また、インダクタＬ１、Ｌ２の巻線比に応じて、補助電流径路に流れるインダクタ電流ＩＬｒの時間傾きを調整することができる。よって、補助電流径路の形成後、投入電流の全量を補助電流径路に流して接続点Ｘの電圧を反転し、補助電流径路に流れる電流をゼロとするまでの時間を調整することができる。またトランジスタＱ４の非導通時にトランジスタＱ４に印加される電圧レベルを調整することができる。
【００７０】
以上詳細に説明したとおり、本実施形態に係るソフトスイッチングＤＣ−ＤＣコンバータによれば、インダクタの特性を生かし、応答性よく、確実に、補助電流径路に流れる電流であるインダクタ電流ＩＬｒがゼロになる時点を検知することができる。よってトランジスタＱ４のオン時間を最短化することで、より小さいデューティでトランジスタＱ２を動作させることが可能となる。よって負荷が軽く、小さいデューティ指令の場合においても、指令どおりのデューティでトランジスタＱ２を動作することができ、所定の電源供給を行うことが可能となる。またトランジスタＱ２のオン時間は、負荷状態に応じて、時間ｔ２ｍｉｎからｔ２ｍａｘまでの間の値を取る事が可能とされるため、トランジスタＱ２のオフタイミングの自由度が高められる。
【００７１】
次に、本実施形態のソフトスイッチングＤＣ−ＤＣコンバータにおける降圧動作を、図７のタイミングチャートを用いて説明する。図７中（１）、（２）は、インダクタＬ１への電磁エネルギの蓄積期間である。図７中（１）の期間では、インダクタＬ１に電磁エネルギが蓄積される。トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルであり、トランジスタＱ１は導通している。電圧源Ｖ２から、トランジスタＱ１およびインダクタＬ１を介して電圧源Ｖ１に至る電流径路が確立される。インダクタＬ１の端子間には電圧Ｖ１−Ｖ２が印加され、接続点Ｘから電圧源Ｖ１に向う方向（この方向を負方向とする。）に、所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。所定時間の経過後、図７中（２）に移行する。トランジスタＱ１の非導通状態へのスイッチングは、ゼロボルトスイッチング（ＺＶＳ）が行われる。
【００７２】
図７中（３）、（４）は、インダクタＬ１からの電磁エネルギの放出期間である。図７（３）、（４）の期間では、電圧Ｖ１がインダクタＬ１の正方向に印加されて、インダクタ電流ＩＬ１は蓄積された電磁エネルギに応じた電流値から所定の正の時間傾きを有して増加する。この状態からゲート電圧ＶＧＱ２をローレベルに反転して、トランジスタＱ２を非導通とする。その後、トランジスタＱ３が導通して上方補助電流径路が形成される。これにより、インダクタＬ１、Ｌ２のインダクタンス値に比して小さなインダクタンス値を有するインダクタＬｒには、インダクタ電流ＩＬ１を上方補助電流径路に流させる方向（負方向）に急峻な正の時間傾きを有してインダクタ電流ＩＬｒを増大させる方向に端子間電圧ＶＬｒが印加される。時間の経過に伴い、インダクタ電流ＩＬｒは、インダクタ電流ＩＬ１のうちより多くの電流を流すこととなり、最終的にはインダクタ電流ＩＬ１の全量が流れる。
【００７３】
図７中（５）、（６）は、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間である。上方補助電流径路によりインダクタ電流ＩＬ１の分流動作が進むことにより（図７中（４））、インダクタ電流ＩＬｒのうち、インダクタ電流ＩＬ１を越えて増大した電流は、トランジスタＱ２の非導通により基準電圧端子ＴＳへは流れなくなり、それ以前において充電状態のコンデンサＣ１および放電状態にあるコンデンサＣ２から賄われる。コンデンサＣ１は放電されコンデンサＣ２は充電され、接続点Ｘの電圧ＶＱ２の電圧値が立ち上がる。これに応じてインダクタＬ１の端子間電圧ＶＬ１も反転する（図７中（５））。
【００７４】
接続点Ｘの電圧ＶＱ２が電圧Ｖ２近くの電圧レベルにまで上昇した後は、上方補助電流径路のインダクタ電流ＩＬｒは、逆並列ダイオードＤ１を介して供給される。そのため、接続点Ｘの電圧ＶＱ２は、電圧Ｖ２あるいは電圧Ｖ２からダイオードの順方向電圧だけ上昇した電圧に維持される。インダクタＬ２には負方向の端子間電圧ＶＬ２が誘起されることと相俟って、インダクタＬｒの端子間電圧ＶＬｒが反転してインダクタ電流ＩＬｒは正の時間傾きを有して減少する（図２中（６））。  
【００７５】
そして正の時間傾きを有するインダクタ電流ＩＬｒは、時間経過によりゼロに到達する。そしてインダクタ電流ＩＬｒが減少してゼロに達すると、ダイオードＤ３により逆流が防止され、以後は上方補助電流径路に流れる電流がゼロとされるため、第２端子電圧ＶＬＴ２の値は、電圧Ｖ２から第１端子電圧ＶＬＴ１の値へと不連続に変化する（図２中（８））。このとき、コンパレータＣＰ１の参照電圧は電圧Ｖ２であるため、第２端子電圧ＶＬＴ２の不連続変化に応じて、コンパレータＣＰ１の出力信号であるオフ信号Ｓ１がローレベルへ反転する（図７中（９））。よってフリップフロップＦＦ１から出力されるゲート電圧ＶＧＱ３は、ローレベルへ反転し、ローレベルが維持される（図７中（１０））。これにより、第２端子の電圧変化を監視することで、インダクタの特性を生かし、応答性よく確実に、インダクタ電流ＩＬｒがゼロになる時点を検知することが可能とされる。
【００７６】
よって、インダクタ電流ＩＬｒがゼロになったことを検知したことに応じて、トランジスタＱ３の非導通遷移を行うことが可能となる。これにより、ゼロカレントスイッチング（ＺＣＳ）をすることができる最短の時間でトランジスタＱ３を非導通とすることが可能となる。そしてトランジスタＱ３が非導通となった以後においては、いつでもトランジスタＱ１をオフにすることができる。
【００７７】
以上詳細に説明したとおり、本実施形態に係るソフトスイッチングＤＣ−ＤＣコンバータによる降圧動作によれば、インダクタの特性を生かし、応答性よく、確実に、補助電流径路に流れる電流であるインダクタ電流ＩＬｒがゼロになる時点を検知することができる。よってトランジスタＱ３のオン時間を最短化することで、より小さいデューティでトランジスタＱ１を動作させることが可能となる。よって負荷が軽く、小さいデューティ指令の場合においても、指令どおりのデューティでトランジスタＱ１を動作することができ、所定の電源供給を行うことが可能となる。
【００７８】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。図８に示す特許文献１に開示されている共振形双方向ＤＣ−ＤＣコンバータにおいても、本発明は適用可能である。図８においてＩＧＢＴＱｒ１０３、ＱＲ１０４のコレクタ端子間に不図示のコンパレータを接続し、ＩＧＢＴＱｒ１０３のコレクタ端子電圧を参照電圧、Ｑｒ１０４のコレクタ端子コレクタ端子電圧を監視対象の電圧とする。補助径路であるＩＧＢＴＱｒ１０３、ＱＲ１０４が非導通のときは、共振用インダクタンスＬｒのＩＧＢＴＱｒ１０４側の端子電圧は電圧Ｖ２とされるが、補助径路を導通とすると当該端子電圧は電圧Ｖ１に変化する。そして共振電流ＩＬｒがゼロになると、当該端子電圧は電圧Ｖ１から０（Ｖ）へ不連続に変化する。この電圧変化を検知することで、共振電流ＩＬｒがゼロになることを応答性よく検知することが可能とされる。これにより、補助スイッチであるＩＧＢＴＱｒ１０３、Ｑｒ１０４のオン時間の最短化、およびメインスイッチであるＩＧＢＴＱ１０３、Ｑ１０４のオンデューティの最小化を図ることが可能となる。
【００７９】
また本実施形態では、インダクタ電流ＩＬｒのゼロ検出にコンパレータＣＰ１、ＣＰ２を用いるとしたが、この形態に限られない。電流センサ、シャント抵抗を使用してインダクタ電流ＩＬｒを検出することにより、同様にゼロ検出を行うことができることは言うまでもない。
【００８０】
また本実施形態では、補助スイッチ制御回路１０はＤＣ−ＤＣコンバータに内蔵されるとしたがこの形態に限られず、不図示のコントローラ側に備えられるとしてもよいことは言うまでもない。
【００８１】
また、インダクタＬ１、インダクタＬ２の電磁結合としてトランスを構成する場合を示し、その巻線比が２：１として説明したが、本発明はこれに限定されるものではなく、巻線比を調整することができる。ここで、インダクタＬ１、Ｌ２の巻線比を調整することにより、下方補助電流径路の形成時においてインダクタＬｒの端子間に印加される端子間電圧ＶＬｒを調整することができる。補助電流径路に流れる電流増加の時間傾きを調整することができ、トランジスタＱ２をＺＶＳで導通可能な状態とするまでの時間遅延を調整することができる。更に、非導通状態にあるトランジスタＱ３、Ｑ４に印加される電圧レベルを調整することができる。
【００８２】
また、逆流防止用ダイオードＤ３、Ｄ４を、各々トランジスタＱ３、Ｑ４のコレクタ端子側に接続する場合を示したが、本発明はこれに限定されるものではなく、補助電流径路であれば何れの箇所に配置することも可能である。例えば、本実施形態においては、トランジスタＱ４のコレクタ端子が逆流防止用ダイオードＤ４のカソード端子に接続され、ダイオードＤ４のアノード端子が第２端子ＬＴ２に接続される場合を説明したが、本発明はこの接続に限定されない。トランジスタＱ４と逆流防止用ダイオードＤ４との接続順序を反対とすることもできることは言うまでもない。
【００８３】
また、本実施形態では、トランジスタＱ１、Ｑ２の各々の電流径路端子間に並列にコンデンサＣ１、Ｃ２が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Ｘの電圧変化がトランジスタＱ１、Ｑ２のゼロボルトスイッチング（ＺＶＳ）が可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサＣ１、Ｃ２のうちいずれか一方を備えていればよい。
【００８４】
また、トランジスタＱ１乃至Ｑ４はＩＧＢＴであるとしたが、この形態に限られない。トランジスタＱ１乃至Ｑ４は、ＭＯＳ、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードＤ１、Ｄ２は、各トランジスタＱ１、Ｑ２に内蔵されているボディダイオードを用いることもできる。
【００８５】
なお、インダクタＬ１は第１インダクタの一例、トランジスタＱ１、Ｑ２は第１スイッチング素子の一例、逆並列ダイオードＤ１、Ｄ２は第１整流素子の一例、インダクタＬｒは第２インダクタの一例、トランジスタＱ３、Ｑ４は第２スイッチング素子の一例、逆流防止用ダイオードＤ３、Ｄ４は第２整流素子の一例、補助スイッチ制御回路１０は制御部の一例、インダクタＬ２は第３インダクタの一例、トランジスタＱ１は上方スイッチング素子の一例、トランジスタＱ２は下方スイッチング素子の一例、トランジスタＱ３は上方補助スイッチング素子の一例、トランジスタＱ４は下方補助スイッチング素子の一例、逆流防止用ダイオードＤ３は上方整流素子の一例、逆流防止用ダイオードＤ４は下方整流素子のそれぞれ一例である。
【図面の簡単な説明】
【００８６】
【図１】本実施形態のソフトスイッチングＤＣ−ＤＣコンバータの回路図である。
【図２】本実施形態のソフトスイッチングＤＣ−ＤＣコンバータにおける昇圧動作を示すタイミングチャートである。
【図３】昇圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図である。
【図４】インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間を示す図である。
【図５】インダクタ電流ＩＬｒが負の時間傾きを有して減少する期間を示す図である。
【図６】トランジスタＱ１の非導通後に再度トランジスタＱ２を導通するタイミングを示す図である。
【図７】本実施形態のソフトスイッチングＤＣ−ＤＣコンバータにおける降圧動作を示すタイミングチャートである。
【図８】特許文献１に開示されている共振形双方向ＤＣ−ＤＣコンバータを示す図である。
【符号の説明】
【００８７】
１  補助回路部
１０  補助スイッチ制御回路
Ｃ１、Ｃ２  コンデンサ
ＣＰ１、ＣＰ２  コンパレータ
ＣＰ２  コンパレータ
Ｄ１、Ｄ２  逆並列ダイオード
Ｄ３、Ｄ４  逆流防止用ダイオード
ＩＬ１、ＩＬｒ  インダクタ電流
ＬＴ１  第１端子
ＬＴ２  第２端子
Ｑ１乃至Ｑ４  トランジスタ
Ｒ１、Ｒ２  抵抗素子
Ｓ１、Ｓ２  オフ信号
ＶＧＱ１乃至ＶＧＱ４  ゲート電圧
Ｘ  接続点
Ｌ１、Ｌ２、Ｌｒ  インダクタ
【図１】
0004544076.tif 000002
【図２】
0004544076.tif 000003
【図３】
0004544076.tif 000004
【図４】
0004544076.tif 000005
【図５】
0004544076.tif 000006
【図６】
0004544076.tif 000007
【図７】
0004544076.tif 000008
【図８】
0004544076.tif 000009