(57)【特許請求の範囲】
【請求項１】
入力信号（Ｄ）により制御される第１のマルチプレクサ（３１）に結合される、ダブルエッジクロック式双安定回路（２１、２２）の第１のペアと、
前記入力信号（Ｄ）により制御される第２のマルチプレクサ（３２）に結合される、ダブルエッジクロック式双安定回路（２３、２４）の第２のペアと、
を備えており、
ダブルエッジクロック式双安定回路（２１、２２）の前記第１のペアと、ダブルエッジクロック式双安定回路（２３、２４）の前記第２のペアには、それぞれ、互いに直交する位相偏移信号（ＣＫＩ、ＣＫＱ）の第１の位相偏移信号（ＣＫＩ）と第２の位相偏移信号（ＣＫＱ）とが供給されて、それぞれ、前記入力信号（Ｄ）と前記互いに直交する位相偏移信号の位相差を表す第１の信号（Ｉ）と第２の信号（Ｑ）とを供給するとともに、
第３のマルチプレクサ（３３）に結合されて、前記第２の信号（Ｑ）が供給される、ダブルエッジクロック式双安定回路（２５、２６）の第３のペアであって、前記第３のマルチプレクサ（３３）は、前記第１の信号（Ｉ）により制御される、ダブルエッジクロック式双安定回路（２５、２６）の第３のペアと、
第４のマルチプレクサ（３４）に結合されて、前記第１の信号（Ｉ）が供給される、ダブルエッジクロック式双安定回路（２７、２８）の第４のペアであって、前記第４のマルチプレクサ（３４）は、前記第２の信号（Ｑ）により制御される、ダブルエッジクロック式双安定回路（２７、２８）の第４のペアと、
を備えることを特徴とする平衡型４相相関器（２）。
【請求項２】
前記入力信号（Ｄ）と、前記互いに直交する位相偏移信号（ＣＫＩ、ＣＫＱ）の前記第１の位相偏移信号（ＣＫＩ）と、前記互いに直交する位相偏移信号（ＣＫＩ、ＣＫＱ）の前記第２の位相偏移信号（ＣＫＱ）は、それぞれ、差動信号である、ことを特徴とする請求項１に記載の平衡型４相相関器（２）。
【請求項３】
前記互いに直交する位相偏移信号（ＣＫＩ、ＣＫＱ）は電圧制御発振器によって生成されることを特徴とする請求項１又は請求項２に記載の平衡型４相相関器（２）。
【請求項４】
前記第３のマルチプレクサ（３３）によって供給された第３の信号を前記第４のマルチプレクサ（３４）によって供給された第４の信号に加算し、前記入力信号（Ｄ）と前記互いに直交する位相偏移信号（ＣＫＩ、ＣＫＱ）との間の周波数差を表す誤差信号（ＦＤ）を生成する第１の加算器（３５）を、さらに備えることを特徴とする請求項１乃至請求項４のいずれかに記載の平衡型４相相関器（２）。
【請求項５】
前記互いに直交する位相偏移信号（ＣＫＩ、ＣＫＱ）の前記第１の位相偏移信号（ＣＫＩ）は、ダブルエッジクロック式双安定回路（２１、２２）の前記第１のペアの第１のデータ入力に供給され、
前記互いに直交する位相偏移信号（ＣＫＩ、ＣＫＱ）の前記第２の位相偏移信号（ＣＫＱ）は、ダブルエッジクロック式双安定回路（２３、２４）の前記第２のペアの第２のデータ入力に供給され、
前記入力信号（Ｄ）は、ダブルエッジクロック式双安定回路（２１、２２）の前記第１のペアの第１のクロック入力と、ダブルエッジクロック式双安定回路（２３、２４）の前記第２のペアの第２のクロック入力に供給され、
前記第１の信号（Ｉ）は、ダブルエッジクロック式双安定回路（２５、２６）の前記第３のペアの第３のクロック入力と、ダブルエッジクロック式双安定回路（２７、２８）の前記第４のペアの第４のデータ入力に供給され、
前記第２の信号（Ｑ）は、ダブルエッジクロック式双安定回路（２７、２８）の前記第４のペアの第４のクロック入力と、ダブルエッジクロック式双安定回路（２５、２６）の前記第３のペアの第３のデータ入力に供給される、
ことを特徴とする請求項４に記載の平衡型４相相関器（２）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は平衡型４相相関器を含む周波数検出器を具備する位相ロックループ（ＰＬＬ）に関する。
【背景技術】
【０００２】
ＰＬＬ回路は、受信機をチューニングする最新式通信回路に普及している。通常、ＰＬＬはそれぞれ電圧制御発振器（ＶＣＯ）、周波数検出器を含む周波数制御ループ、および、位相検出器を含む位相制御ループを具備する。ＰＬＬの入力信号が高速の非ゼロ復帰（ＮＲＺ）ランダム信号であるとき、位相検出器および周波数検出器は入力信号のランダムな遷移を解決するため難しい役割を担う。遷移の間に位相検出器および周波数検出器は、遷移がみられないときに電圧制御発振器がロック状態から外されないように位相誤差情報および周波数誤差情報を保持しなければならない。
【０００３】
周波数検出器の公知例は、Ｃ．Ｇ．Ｙｏｏｎ、Ｓ．Ｙ．ＬｅｅおよびＣ．Ｗ．Ｌｅｅによる「周波数検出器のための４相相関器のデジタル方式ロジックインプリメンテーション（Ｄｉｇｉｔａｌ  Ｌｏｇｉｃ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  Ｑｕａｄｒｉｃｏｒｒｅｌａｔｏｒｓ  ｆｏｒ  Ｆｒｅｑｕｅｎｃｙ  ｄｅｔｅｃｔｏｒｓ）」、ＩＥＥＥ  第３７回  回路とシステムに関するミッドウェストシンポジウム予稿集（ＩＥＥＥ  Ｐｒｏｃ．  ｏｆ  ３７ｔｈ  ＭｉｄＷｅｓｔ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ）、１９９４年、７５７−７６０頁に記載されているような４相相関器の概念である。平衡型デジタル方式４相相関器のモデルは図１に示されるような平衡型アナログ方式４相相関器である。アナログ方式４相相関器は、直交信号Ｉ，Ｑと入力信号ＩＮが供給される第１のミキサＭ１，Ｍ２のペアを具備する。上記ミキサＭ１，Ｍ２のペアの出力はローパスフィルタＬ１，Ｌ２のペアに結合され、これらのフィルタはそれぞれ信号ＶｉおよびＶｑを供給する。信号ＶｉおよびＶｑは、第２のミキサＭ３，Ｍ４のペアに結合された微分回路Ｄ１，Ｄ２のペアへ入力され、第２のミキサＭ３，Ｍ４のペアへ交差入力（crossed-inputted）される。第２のミキサのペアによって供給される信号は加算器Ｓへ入力される。加算器Ｓは信号ＦＤを与え、この信号が入力信号ＩＮと直交信号Ｉ，Ｑとの間の周波数誤差を表す。上記の文献には、アナログ平衡型４相相関器のデジタル方式の実施例が公開されている。デジタル方式の実施例は、組み合わせ回路網に結合されたシングルエッジ型のフリップフロップを具備する。したがって、フリップフロップは直交入力とＤ入力信号の立ち上がりエッジとの間の位相偏移だけを検出し、この４相相関器がハーフレートまたは２＊Ｔビットで機能することを意味する。Ｔビットはハイまたはローの２値レベルの期間として定義される。さらに、４相相関器の組み合わせ部は、整合用コンポーネントにおける技術的なエラーにより決められ、４相相関器によって与えられる信号間の遅延および補足的な位相偏移を決定する８つのＡＮＤ型３入力ゲートと２つのＯＲ型４入力ゲートを具備する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
以上の点に鑑みて本発明の目的は上記の問題を解決することである。
【課題を解決するための手段】
【０００５】
本発明によれば、上記目的は、冒頭の段落に記載された装置であって、４相相関器が入力信号と同じビットレートを有する信号によって制御されるマルチプレクサに結合されたダブルエッジクロック式双安定回路を具備することを特徴とする装置によって達成される。双安定回路は、通常、クロック信号の立ち上がりまたは立ち下がりエッジのいずれかで２値情報を読む。上記のパラメータＴビットに関して、入力情報がクロック信号の１周期毎に１回ずつ、すなわち、２Ｔビット毎に、または、ハーフレートで読み出される。他の可能性は、クロック信号の立ち上がりと立ち下がりの両方のエッジで入力情報を読み、入力情報がクロックの半周期毎に１回ずつ、すなわち、Ｔビットレートで読まれることを意味する。この特長は、クロック信号と双安定回路との間に直接的な結合を設けることにより、或いは、同じＴビットを有する入力信号を処理する間に得られる中間信号を使用することにより実施される。これは、双安定回路が、制御入力を有する組み合わせ回路、たとえば、Ｔビットの速度で動作するマルチプレクサと組み合わされ得ることを意味する。
【０００６】
本発明の一実施形態では、第１のマルチプレクサに結合された第１のダブルエッジクロック式双安定回路のペアと、第２のマルチプレクサに結合された第２のダブルエッジクロック式双安定回路のペアには、それぞれに互いに直交する位相偏移信号が供給される。第１のマルチプレクサおよび第２のマルチプレクサは、入力信号と互いに直交する位相偏移信号との間の位相差を表す第１の信号および第２の信号を供給する。互いに直交する位相偏移信号は電圧制御発振器によって生成される。光ネットワーキングのような多数のアプリケーションにおいて、クロック再生は、特に、非ゼロ復帰（ＮＲＺ）信号のようにクロック情報が入力信号から失われるときに必要である。さらに、クロック再生回路は一般にＰＬＬを使用し、ＰＬＬは、直交信号、すなわち、互いに４５度シフトした信号を供給する直交電圧制御発振器を有する。ＰＬＬはまた位相検出器および周波数検出器を有する。マルチプレクサの出力は、入力信号が変化してもその変化と変化の間に出力で同じ誤差が保持される場合に限り更新される。入力信号と直交クロック信号との間の位相差は正または負の量子化信号に変換される。この信号が正である場合、クロックはその位相を増大させ、負の信号の場合、クロックはその位相を減少させる。
【０００７】
本発明の別の実施形態では、第３のマルチプレクサに結合された第３のダブルエッジクロック式双安定回路のペア、および、第４のマルチプレクサに結合された第４のダブルエッジクロック式双安定回路のペアには、第１の信号および第２の信号が交差して供給されている。すなわち、第１の信号が第４の双安定回路のペアへ入力され、第２の信号が第３の双安定回路のペアへ入力され、第１の信号が第３の双安定回路のペアのクロック信号および第３のマルチプレクサの制御信号であり、第２の信号が第４の双安定回路のペアのクロック信号および第４のマルチプレクサの制御信号である。第３および第４の双安定回路のペアは、第１のマルチプレクサによって供給される第１の信号と第２のマルチプレクサによって供給される第２の信号が変化するときにサンプリングされる。第３の双安定回路のペアおよび第４の双安定回路のペアは、それぞれ、第１の信号値および第２の信号値の符号反転を実施する。この反転は、立ち上がりエッジで正の値を供給し立ち下がりエッジで負の値を供給する微分器の動作原理を再現するために必要である。反転を用いることなく４相相関器を構築することは可能であるが、この場合、一方のエッジだけが比較のため使用されるので、周波数検出器の利得がそれに応じて減少する。第３および第４のマルチプレクサによって生成された信号は加算器へ入力され、加算器は入力信号と互いに直交した信号との間の周波数誤差を表す誤差信号を供給する。この加算器は、第３および第４のマルチプレクサによって供給された信号が電圧であるときには電圧加算器でもよく、それぞれの信号が電流であるときには単純なノードでもよい。
【発明を実施するための最良の形態】
【０００８】
本発明の上記並びにその他の特長および効果は、添付図面を参照して本発明の典型的な実施形態の以下の説明から明らかであろう。
【０００９】
図２は本発明によるデジタル方式４相相関器の概略図である。４相相関器２は、入力信号Ｄと同じビットレートを有する信号によって制御されるマルチプレクサ３１，３２，３３，３４に結合され、両方のエッジでクロックされるダブルエッジクロック式双安定回路２１，２２，２３，２４，２５，２６，２７，２８を具備する。第１のマルチプレクサ３１に結合された第１のダブルエッジクロック式双安定回路２１，２２のペア、および、第２のマルチプレクサ３２に結合された第２のダブルエッジクロック式双安定回路２３，２４のペアには、それぞれ互いに直交する位相偏移信号ＣＫＩおよびＣＫＱが供給され、入力信号Ｄと互いに直交する位相偏移信号ＣＫＩ，ＣＫＱとの間の位相差を表す第１の信号Ｑおよび第２の信号Ｉを供給する。ここで、双安定回路はフリップフロップまたはラッチでもよいことを指摘しておく。例示の目的のため、図２には、Ｄ型ラッチを使用する実施例が示されている。互いに直交する信号は図６に示された電圧制御発振器ＶＣＯによって生成される。
【００１０】
第３のマルチプレクサ３３に結合された第３のダブルエッジクロック式双安定回路２５，２６のペア、および、第４のマルチプレクサ３４に結合された第４のダブルエッジクロック式双安定回路２７，２８のペアには、それぞれ、第１の信号Ｑおよび第２の信号Ｉが供給される。４相相関器２は、第３のマルチプレクサ３３によって供給された第３の信号を第４のマルチプレクサ３４によって供給された第４の信号に加算し、入力信号Ｄと互いに直交する信号ＣＫＩ，ＣＫＱとの間の周波数差を表す誤差信号ＦＤを生成する第１の加算器３５をさらに具備する。
【００１１】
ラッチとマルチプレクサの組み合わせは、入力信号Ｄの両方の変化でクロックされるラッチとして動作する。入力信号Ｄの変化は、Ｔビットレートで２個の直交信号ＣＫＩおよびＣＫＱによってサンプリングされる。マルチプレクサの出力は、入力信号Ｄの変化がその変化と変化との間に出力で同じ誤差を維持するときに限り更新される。第２の出力信号Ｑは位相検出器の出力であり、第１の出力信号ＩはＱと直交する。入力信号ＤとＣＫＱとの間、並びに、入力信号ＤとＣＫＩとの間のそれぞれの位相差は、正または負の量子化信号に変換される。この信号が正である場合、クロックはその位相を増加させ、負の信号の場合、クロックはその位相を減少させる。第３のラッチのペア２５，２６および第４のラッチのペア２７，２８は、Ｉ信号およびＱ信号の変化のときにサンプリングされる。ＩおよびＱをサンプリングするラッチの出力の符号反転は、それぞれ、ＱおよびＩの正の値を出力することが分かる。この反転は、信号の立ち上がりエッジで正の値を供給し信号の立ち下がりエッジで負の値を供給する微分器の動作原理を再現するために必要である。反転を用いない別バージョンの４相相関器は、同様に周波数誤差を生成するが、周波数検出器の利得はそれに応じて減少する（１回の変化だけが比較のため使用される）。
【００１２】
信号ＩおよびＱの平衡位置は図３に示された回転ホイールアナロジーを用いて表現される。位相がロックされているとき、ベクトルＩは正であり、安定し、＋１に等しく、Ｑベクトルは周期的に正の象限から負の象限へ入る。周波数検出器のための周波数誤差発生信号は図４および図５を用いて説明される。
【００１３】
クロックが非常に遅い場合（図４）、２個の直交信号ＩおよびＱのペアは周波数差Δωに一致する角周波数で反時計回りに回転し、Ｑ信号の最高部に位置する信号Ｉの微係数が誤差信号を生じる。
【００１４】
クロックが非常に速い場合（図５）、２個の直交信号ＩおよびＱのペアは周波数差Δωに一致する角周波数で時計回りに回転し、１８０度の位相差信号で信号Ｑの最高部に揃う信号Ｉの微係数は誤差信号を生じる。
【００１５】
図６は、本発明において説明された周波数検出器１０を有するＰＬＬを示す。誤差信号ＦＤは第２の加算器８０に結合された第１のローパスフィルタ３０に結合された第１のチャージポンプ２０を介して電圧制御発振器ＶＣＯの粗調整入力Ｃへ入力される。周波数誤差信号ＦＤがＶＣＯの粗調整入力Ｃへ入力されるのは、ＶＣＯが入力信号Ｄと直交信号ＣＫＩおよびＣＫＱとの間の周波数差にできるだけ素早く適応する必要があるからである。ＶＣＯの微調整入力Ｆは、第２のローパスフィルタ５０に結合された第２のチャージポンプ６０に結合された位相検出器７０によって供給された信号ＰＤにより制御される。
【００１６】
周波数誤差信号ＦＤは、既に説明したように、量子化信号であり、位相ロック状態でＶＣＯの粗調整入力に過剰なリップルを発生させる。しかし、第１のチャージポンプとしてトライステートチャージポンプを使用することにより、この過剰なリップルを軽減することが可能である。
【００１７】
以上の説明ではシングルエンド信号が使用されているが、当業者は差動信号を使用して４相相関器の実際的な実施を容易に導き出すことができるであろう。
【００１８】
本発明の範囲は本明細書に記載された実施形態に限定されないことに注意すべきである。本発明の保護範囲もまた請求項中の参照番号によって限定されない。単語「含む、具備する（ｃｏｍｐｒｉｓｉｎｇ）」は請求項中に挙げられていないその他の部品を除外しない。要素の前に置かれた冠詞（ａ，ａｎ）はこれらの要素が複数個であることを除外しない。本発明の一部を形成する手段は専用ハードウェアの形式とプログラム向けプロセッサの形式の両方で実施される。本発明は新しい特長のそれぞれ、または、特長の新しい組み合わせのそれぞれにある。
【図面の簡単な説明】
【００１９】
【図１】従来技術による４相相関器を示す図である。
【図２】本発明によるデジタル方式４相相関器の概略図である。
【図３】回転ホイールアナロジーを用いて互いに直交する信号を示す図である。
【図４】互いに直交する信号の周波数が入力信号のビットレートよりも低いときの周波数検出を示す図である。
【図５】互いに直交する信号の周波数が入力信号のビットレートよりも高いときの周波数検出を示す図である。
【図６】本発明で説明されるような周波数検出器を有するＰＬＬを示す図である。
【図１】
0004549861.tif 000002
【図２】
0004549861.tif 000003
【図３】
0004549861.tif 000004
【図４】
0004549861.tif 000005
【図５】
0004549861.tif 000006
【図６】
0004549861.tif 000007