(57)【特許請求の範囲】
【請求項１】
第１マッハ−ツェンダー干渉計および第２マッハ−ツェンダー干渉計（ＭＺＩ）と第１光源および第２光源を備えている光学回路であって、
第１光学信号は入力として前記第１ＭＺＩの第１及び第２アーム双方の第１の端部へ供給され、前記第１ＭＺＩの第１アームは位相遅延を有しており、前記位相遅延は前記第１ＭＺＩの第１アーム及び第２アーム上の信号間にそれらの信号を互いに弱め合う干渉を生じさせ、前記第１ＭＺＩの第２の端部においてゼロ擬似復帰（ＰＲＺ）出力信号を発生し、それによって第２光学信号を供給し、
前記第１光源はレージング状態にあり、前記第２光源はレージングが開始しそうな状態に調整されており、
前記第２光学信号は前記第２ＭＺＩの第１の端部において前記第１光源と組み合わされ、
前記第２光源は前記第２ＭＺＩの第２の端部へ接続され、
前記第１光源と組み合わされた前記第２光学信号は前記第２光源において振動をトリガし、それによって、前記第２光源がレージングを開始し、前記第２光源からのフィードバックは前記第１光源のレージングをディスエイブルし、それに続いて前記第２光源のレージングをディスエイブルし、それにより前記第１光源がレージングを開始し、
前記第１光源と前記第２光源との相互作用は、前記第１光学信号の周波数に等しい振動数において、前記第１光源と前記第２光源を互いに刺激させ合い、それによって前記第１光学信号の周波数の抽出が可能になり、前記第１光学信号の周波数を有する出力信号が前記第２ＭＺＩの第２の端部からの出力信号として供給され、それによって第３光学信号を供給することを特徴とする光学回路。
【請求項２】
前記光源は連続した波長光を発することを特徴とする請求項１に記載の光学回路。
【請求項３】
前記光源は分散フィードバックレーザーであることを特徴とする請求項２に記載の光学回路。
【請求項４】
前記干渉計の各アームには半導体光学増幅器（ＳＯＡ）があることを特徴とする請求項３に記載の光学回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遠距離通信に関し、より厳密には、光−電気−光（ＯＥＯ）変換の必要性をなくした、データネットワーク内の光学信号の全光学的再整形、再生及び時間調整（時間変更）（ＡＯ３Ｒ）のための改良されたシステム及び方法に関する。
【０００２】
（他の出願に関するクロスリファレンス）
本願は、米国仮特許出願第６０／２３８，２９６号の恩典を主張する。この出願は、米国特許出願第０９／８４９，４４１号及び０９／８４８，９６８号（特許出願）の一部係属出願であり、上記各特許の明細書全体を参考文献として本出願に援用する。
【背景技術】
【０００３】
長距離用光学ラインシステム内のノイズ、タイミング・ジッタ、及び減衰は、送信信号の劣化の原因となる。必然的に、光学ネットワーク内の接続点装置の基本的要件の１つは、光学パルスの再生、再整形、及び時間調整（３Ｒ再生）能力である。「全光学」システムを実施するための様々な会社からの過剰な請求にもかかわらず、現時点では光学パルスの時間調整は、着信光学信号を電気信号に変換することにより実現されている。これに続いて、特定用途集積回路（ＡＳＩＣ）を使った電気信号の完全再生及び時間調整が行われる。レーザー源は、ここで、この完全に再生され且つ時間調整された電気信号を使って変調される。しかしながら、光学信号を電気信号に変換し更に再度光学信号に戻すことにはある種の欠点が存在する。第１に、データ信号の電気的処理は、ビットレートにとって透明ではなく、フォーマットの影響を受ける。従って、ＯＥＯシステムは任意の着信データ信号を処理することはできず、即ち、ビットレート、フォーマット及びコーディングを、先験的に知る必要がある。第２に、電気的ドメインに変換し、更にそこから光学ドメインに変換するのに、相当なパワー損失が生じる。
【０００４】
光学ネットワークが、益々透明になるにつれ、信号の光学対電気変換、即ちＯＥＯ変換に頼らずに信号を再生する必要が生じている。
【０００５】
現在、光学ネットワークの信号コーディングは、通常、非ゼロ復帰（ＮＲＺ）コードを使う。このようなコーディングでは、高ビットの信号レベルは、一連の高ビットから成る着信信号の部分の間、ゼロには戻らない。ＮＲＺコーディングは、それに関わる信号帯域幅効率のため、光学通信システムにおいて今日選択されているコーディングである。このコードは、こうして１０Ｇｂ／ｓまでのライン速度で作動する光学ラインシステムに使用されてきた。しかしながら、サービスライン速度が４０Ｇｂ／ｓまで上がると、ファイバー分散及びシンボル間干渉（ＩＳＩ）ペナルティの低下に関係する理由により、ゼロ復帰（ＲＺ）コーディングのほうが一般的に好まれる。ＲＺコーディングでは、信号は、各ビット期間毎にゼロに戻る。
【０００６】
将来の光学ネットワーキングラインシステムは、１０Ｇｂ／ｓ及び４０Ｇｂ／ｓの両方におけるサービス信号を、その関係付けられた前進型誤信号訂正（ＦＥＣ）オーバーヘッドと共に組み込むことになるであろう。１０Ｇｂ／ｓデータ転送に関係するＦＥＣ速度は、１０Ｇｂ／ｓイーサネット用の６４／６３コーディング、ＳＯＮＥＴ−ＯＣ１９２ＦＥＣの１５／１４エンコーディング及び１２．２５Ｇｂ／ｓの強ＦＥＣ速度、並びにこれからの開発が見込まれる数多くのコーディングスキームを含んでいる。効果上、複数のＦＥＣ及び他のコーディング関連のプロトコルをサポートするためには、光学ネットワークノードは数多くのライン速度を処理できなければならない。
【０００７】
ネットワークは光学的透明に向かう傾向にあるので、光学ネットワーク内の接続点装置は、全ての利用可能ライン速度で、そのコーディングとは関係なく作動しなければならない。これらの装置の基本的な機能の１つは、全体が光学ドメイン内にある信号からクロックを抽出する能力である。ＲＺ信号のＲＦスペクトルは、ライン速度で強力なスペクトル成分を示す。必然的に、着信信号はクロック信号の抽出に直接的に使用される。ＮＲＺ信号フォーマットの場合には、ＲＦスペクトルは、ライン速度でスペクトル成分を全く示さない。理想的なＮＲＺ信号のＲＦスペクトルは、ライン速度で最初がゼロである正弦関数のように見える。親特許出願に説明しているように、ＮＲＺ信号からの全光学クロック回復の根本的な問題は、ライン速度でのＲＦスペクトル成分の生成である。親特許出願に説明しているように、ＮＲＺ／ＰＲＺ（非ゼロ復帰／ゼロ擬似復帰）変換器を使用して、着信ＮＲＺ信号をＲＺ様の信号に変換することにより、強力なライン速度周波数成分を生成する。
【０００８】
上記の結果として、これらネットワーク要素内のクロック回復は、幅広いレンジの周波数に亘って調整可能でなくてはならない。従って、必要とされるのは、真に全光学的であって、幅広いレンジのビットレート周波数に亘って調整可能で、且つ現在の遠距離通信システムの搬送波周波数レンジ（波長範囲）、即ちＣ及びＬ波長帯域で作動するＡＯ３Ｒシステムである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＡＯ３Ｒ機能性のための方法及びシステムを提示する。本システムは、ＡＯ２Ｒ装置と、これに続くＡＯＣＲクロック回復モジュール、及びＡＯＲ時間調整装置を含んでいる。ＡＯＲ時間調整装置は、入力として、ＡＯＣＲクロック回復モジュールによってＡＯ２Ｒの出力から抽出された回復済みクロック信号を取る。出力は、再生され再整形された入力信号によりゲート制御された回復済みクロック信号であり、時間調整装置の最適作動を設定するためにモニター回路が使用される。第１の実施形態では、ＡＯＲ時間調整装置の出力は、ＤＷＤＭ送信システムとの固定された波長接続に整合するように変換されたサービス波長で、信号をＮＲＺコーディングに戻すＡＯＣコード及び波長変換出力ステージに与えられる。第２の実施形態では、コード変換はＡＯＲ時間調整装置に組み込まれ、波長変換はＡＯＣＲクロック回復装置内で実現される。
【００１０】
Ｏ３Ｒ機能性を実行するためのこれまでのスキームでは、あるレベルの光学対電子（ＯＥＯ）変換を使用してクロック信号を生成する。ここに提示したＡＯ３Ｒスキームは、光学ドメイン内の全３機能を実行し、選択波長上で、同一のコーディングを入力として使用し、クリーンな出力信号を戻す。
【００１１】
光学交差接続スイッチのような高減衰要素は、ＡＯ２Ｒ装置の後で、信号がＡＯＣＲクロック回復装置とＡＯＲ時間調整装置に分割される前の、ＡＯ３Ｒ装置の前又はその内部の何れかに配置される。
【発明を実施するための最良の形態】
【００１２】
ＡＯ３Ｒ装置の概略線図を図１に示す。入力ステージ１１０は、着信信号をブーストするため光学増幅器を備えている。１２０に示す全光学２Ｒ装置は、基本的には、ブーストされた信号からノイズを取り除き、それを高減衰率の方形波に再整形する。この装置は、色々なやり方で実現することができる。半導体光学増幅器−マッハ・ツェンダー（Mach-Zehnder）干渉計（ＳＯＡ−ＭＺＩ）を使用する市場で入手可能な装置を、この目的に利用することができる。ファイバー及びＳＯＡの四波混合非線型性を利用した他の実施形態も、この目的に使用することができる。
【００１３】
次に、本図の点１５０に示すように、信号は２つの部分に分割される。分割比は、−３ｄＢから−１０ｄＢのレンジ（範囲）に亘る。信号の一方の部分１５０Ａは、クロック回復モジュール１３０へ入力され、信号の他方の部分１５０Ｂは、全光学時間調整（ＡＯＲ）モジュール１３１に入力される。クロック回復モジュール１３０は全光学装置である。光学信号を電気的ドメインへ変換することはない。このような全光学クロック回復の装置及び方法は、米国特許出願第０９／８４９，４４１号に詳しく説明されている。米国特許出願第０９／８４８，９６８号では、クロック回復モジュールの第１ステージを含む、ライン速度を抽出するプリプロセッサについて説明している。
【００１４】
図２に、クロック回復の概略を説明する。ＮＲＺ対ＰＲＺライン速度回復プリプロセッサ２５０は、ＡＯＣＲスキームの第１ステージを形成する。これは、経路遅延非対称マッハ−ツェンダー干渉計（ＡＭＺＩ）で構成されている。ＡＭＺＩは、アームそれぞれに半導体光学増幅器（ＳＯＡ）２０５、２０６を、アームの１つに位相遅延２０７を組み込んでいる。ライン遅延は、両アーム間の位相差がπになるようにセットされる。ＡＭＺＩは、２つの経路の信号が破壊干渉を起こすように設定されている。その結果、高ビットと、その経路遅延しπ−位相反転したコピーとの干渉によって、ＲＺ様のビット、名づけてＰＲＺビットが、元の高ビットの立ち上がり端及び降下端の両方に生成される。この後者の信号は、元のＮＲＺビット速度の信号を効果的に二倍にするビット速度で、ＰＲＺ出力信号となる。
【００１５】
ビット速度の効果的な二倍化は、ＡＭＺＩ２５０の出力信号２１０のＲＦスペクトルにライン速度周波数の大きな成分が生成される原因になる。通常は、入力信号が並外れて異常でなければ、この線速度周波数は、スペクトルの優性周波数から大きく離れたものとなるはずである。プリプロセッサは、作動するのに、入力データの実際のビット速度又はコーディングを先験的に知る必要はないので、ライン速度の抽出は、データ速度でありフォーマットの影響を受けない。明らかであるように、これは波長の影響も受けない。
【００１６】
この様に、プリプロセッサは、ＰＲＺ信号を再整形する能力、及びそのデューティサイクルを調整する能力を有している。第１ステージ２５０の出力２１０は、第２ステージ２６０への入力となる。ある好適な実施形態では、第２ステージ２６０は、対称のマッハ−ツェンダー干渉計を備えており、各アームにはそれぞれ半導体光学増幅器２１１と２１２が入っている。
【００１７】
クロック回復の原理は、２つのレーザーＤＦＢ１  ２１３とＤＦＢ２  ２１４の間に振動を誘起することに基づいている。この振動は、第１ステージ２１０の出力がトリガする。上記のように、この出力はＲＺ又はＰＲＺの何れかである。ＤＦＢ２  ２１４への電流は、そのレージング閾値近くに合わされ、同時にＤＦＢ１  ２１３はレージングモードとなるようにエネルギーが供給される。こうして、トリガパルス２１０は、ＤＦＢ２  ２１４にレージングを誘起する。ＤＦＢ２  ２１４からのフィードバックは、ＤＦＢ１  ２１３のレージングを切り、結果的にＤＦＢ２  ２１４自身も切れることになる。ＤＦＢ２  ２１４からのフィードバックが低下することにより、今度はＤＦＢ１  ２１３がレージング状態に復帰する。このようにして、２つのレーザーは振動して互いに刺激し合う。入力信号２１０内の優性周波数が元の信号２００のクロック速度であることを思い起こすと、入力２１０からのパルスは、ＤＦＢレーザーの振動をその速度にロックするのに、そして、一般的には（元の信号２００が高ビットのロングランを有していた場合に現れるような）かなり多くの低ビットを保持するのに十分である。こうして、ＰＲＺ／ＲＺ入力２１０による強制トリガは、振動の位相を元の信号２００のクロック速度にロックする。
【００１８】
干渉計は、ＤＦＢ２  ２１４への位相入力の制御を改善する。ＳＯＡ−ＭＺＩを使用すると、ＤＦＢ２  ２１４への入力信号位相を調整することで、振動速度の調整がやり易くなる。ＭＺＩ出力の位相が同調されると、ＤＦＢ２  ２１４の利得回復時間が調整される。その結果、振動速度が変更される。この様にして、クロック周波数は、望ましいライン速度へと更に調整される。非線形ＳＯＡ要素を使用することによっても、より少ないエネルギー費用で出力クロックの整形ができるようになる。更に、第２ステージ干渉計内の２つのＳＯＡそれぞれの電流を調整することにより、各ＳＯＡ導波管の屈折率が操作され、それによってＤＦＢ２  ２１４に入るパルスの位相が変更され、更には、図１の時間調整された入力信号の位相１５２と整列するように振動の位相が調整される。この様にして、回路の振動速度及び位相を変更することができる。同一の回路をネットワーク内で利用可能な各種ビット速度に同調させ、システムをビット速度に依存しないものにすることができる。
【００１９】
図１に戻るが、上記の様に、ＡＯ２Ｒ１２０から導き出された信号の第２部分１５０Ｂは、ＡＯＣＲクロック回復モジュール１３０内で回復されそこから出力されたライン速度クロッキング信号１５１と共にＡＯＲ時間調整装置１３１に入力されるが、そのプロセスについては図２に示した通りである。ＡＯＲでは、クロッキング信号１５１は、再生され再整形された入力信号１５０ＢでＡＮＤゲート制御され、ＡＯＲ１３１の出力１５２を与える。フィードバック回路１４５は、確実にクロック信号１５１とデータ信号１５２が位相整列するようにする。このフィードバック回路１４５は、例えば、図３に示すように、信号レベルが確実に最大化されるように、ＡＯＲ１５２の出力でＤＣパワーレベルを監視する単純な光検出器ベースの回路で作ることができる。図３に３５５で示すモニター信号１５５は、（図１のフィードバック回路１４５に対応する）図３の光検出器及びピーク検出器３４５に送られ、図１の信号１５４に対応する負のフィードバック信号３５４を生成する。このフィードバック回路からの負のフィードバックは、ＡＯＲの静止位相状態を、（即ち、後に説明するように、ＡＯＲのＭＺＩ内のＳＯＡを制御する調整電流を調節することにより）検出される光電流が最大になるように調整する。これは、元の信号１００とＡＯＲ時間調整回路内の回復されたクロック１５１との間の最適移相を示す。
【００２０】
ＡＯＲ１３１の出力は、全光学ＲＺ対ＮＲＺ及び波長変換器１４０に送給される。コーディング変換器のＣＷ（連続波長）レーザー源を使用して波長変換を実行する。この機能性は、図１にラムダ変換モジュール１４２で示されている。
【００２１】
米国特許出願第０９／８４９，４４１号及び０９／８４８，９６８号に説明されているＡＯＣＲモジュールの機能性を想起すると、クロック回復は、ＮＲＺ入力信号をＰＲＺ信号に変換する。ネットワークが、ＮＲＺコード化データを扱うように設定されている場合は、出力はＮＲＺコーディングに変換して戻されねばならない。同様に、ネットワーク状態及び条件によっては、入力データ信号が、着信時の波長とは異なる発信波長で搬送されるのが望ましい場合もある。この様に、波長変換は出力ステージで与えられる。別の実施形態では、後に説明する様に、波長変換はＡＯＣＲ装置１３０内で実行することができ、コード変換はＡＯＲ装置１３１に一体化され、図１の１４０及び１４２は不要になる。
【００２２】
光学交差接続スイッチのような高減衰要素は、ＡＯ２Ｒ装置の後で、信号がＡＯＣＲクロック回復装置とＡＯＲ時間調整装置に分割される前の、ＡＯ３Ｒ装置の前又はその内部の何れかに配置される。
【００２３】
市販されているＡＯＣＲ装置１３０を使用するのは、図１に示すような全体的ＡＯ３Ｒスキームに対するモジュラー構造を意味している。このアッセンブリの１つの実施形態は、シリコン光学ベンチ（ＳｉＯＢ）技術に基づくマルチチップモジュール（ＭＣＭ）である。このような実施形態では、それぞれが各アーム構造内でＳＯＡと同じ対称ＭＺＩを使用している４つの主要要素、即ちＡＯ２Ｒ  １２０、ＡＯＣＲ  １３０、ＡＯＲ  １３１、及びＡＯＣ  ＲＺ／ＮＲＺ及び波長変換器１４０、を構成している個々のチップ間の相互接続は、シリコン基板上のシリカ導波管により提供される。
【００２４】
ＡＯ３Ｒの好適な実施形態としては、ＩｎＰ基板上の完全統合型サブシステムがある。これは、ＡＯ２Ｒの構造がレーザーと一体化したＳＯＡ−ＭＺＩで構成されることを示唆しており、同様の構造はその機能（例えば、ＡＯＣＲ、波長変換器）により要求されるレーザーと一体化したＳＯＡ−ＭＺＩで構成される。このような一体化は、米国特許出願第０９／８４９，４４１号に論じられているＡＯＣＲの実装に似ている。
【００２５】
上記のように、本発明の方法は、個別の構成要素を使用して実施することもできるし、好適な実施形態でのように、ＩｎＰベースの半導体内の一体化デバイスで実施することもできる。次に、後者の実施形態について、図４を参照しながら説明する。
【００２６】
代表的な集積回路ＳＯＡの断面図を図４に示す。図２に関し、図４では、干渉計アーム内の光学信号フローの方向に垂直に切断した、何れかの図示のＳＯＡの断面図を示している。図４に示す多くの種類のデバイスは、プリプロセッサの干渉計、即ちクロック回復、と容易に一体化できるので、回路全体を１つのＩＣ上に製作することができる。デバイスは、ＩｎＧａＡｓＰで作られた２つの導波管層４１０及び４１２の間に活性歪多量子井戸領域（active Strained Multiple Quantum Well region）４１１を挟んだ、埋め込み型サンドイッチ構造４５０で構成されている。ある代表的な実施形態では、層４１０及び４１２内のＩｎＧａＡｓＰのλgは１．１７μｍである。サンドイッチ構造は、デバイスの幅に沿って横方向に伸びているのではなく、埋め込まれているＩｎＰ領域４０４により両側が囲まれている。
【００２７】
活性歪ＭＱＷ層は、入力信号偏光の偏光とは独立して、ＳＯＡに対し一定の利得及び位相特性を保証するために使用される。ＳＭＱＷ層は、ＧａＡｓＰ層とＩｎＧａＡｓ層の対で構成され、層境界面間に歪が生まれるように一方が他方の上に重ねられており、当該技術では既知である。ある好適な実施形態では、このような対が３個で、合計６層となっている。活性領域／導波管サンドイッチ構造４５０は、ドープされていないＩｎＰ層４０４内に埋め込まれており、ドープされていないＩｎＰ層４０３上に横方向に配置されている。後者の層４０３は、実質的にドープされたｎ−型ＩｎＰ基板の表面に成長させたｎ−型ＩｎＰ層４０２上に横方向に配置されている。基板層４０１は、ある好適な実施形態では、ドーピングが４−６×１０18／ｃｍ-3である。成長層４０２のドーピングは、精密に制御され、ある好適な実施形態では５×１０18／ｃｍ-3程度である。埋め込まれた活性領域／波長管サンドイッチ構造４５０と、それを覆っているドープされていないＩｎＰ層の上には、ｐ−型ＩｎＰ領域４２１が横方向に配置されている。ある好適な実施形態では、この領域は、ドーピングが５×１０17／ｃｍ-3である。ｐ−型ＩｎＰ領域４２１の上には、高度にドープされたｐ+-型ＩｎＧａＡｓ層が設けられている。ある好適な実施形態では、この後者の領域のドーピングは１×１０19／ｃｍ-3である。ｐ−型層４２０と４２１は、図４に示すように、それぞれ、幅が活性領域／導波管サンドイッチ構造の幅と等しい。上記のように、光学信号経路は、図４の面に垂直でかつ同面に向かっている。
【００２８】
上記ＳＯＡを利用すると、全光学３Ｒ装置全体を１つの回路に統合することができる。図５には、代表的な完全統合型ＡＯ３Ｒ装置の概略配置を示している。なお、図５には、分かり易いように、回路の活性部品だけを示している。この様に、冗長構造を備えた装置は、図示のモジュールの何れにおいても使用できる。同様に、図５では、図１に概略図示する各種デバイスとモジュールから成る回路の部分の周りのブロックが描かれている。従って、２つの図面を容易に相関させることができる。図５に示す一体型装置は、図１の各種機能性の全てを実装しており、次にこれについて説明する。
【００２９】
一体型装置には、図１のＡＯ２Ｒステージ１２０、クロック回復ステージ１３０（プリプロセッサステージを含む）、ＡＯＲステージ１３１、及びＡＯＣ  ＲＺ／ＮＲＺコード及び波長変換器ステージ１４０に対応して、４つのステージがある。概括的には、図１及び図５の符号は、ここでも相関付けを容易にするために、十の位と末の位は同じである。
【００３０】
図５の一番上には、入力信号５００、前置増幅器５１０、及びＡＯ２Ｒステージ５２０がある。着信信号５００は、図の右上に入りＳＯＡ５１０を通過する。そこから信号は、ステージ５２０の一体型レーザーを備えたＭＺＩに入る。ＡＯ２Ｒステージからの出力は、次に、信号５５０Ａ及び５５０Ｂに分かれる。出力５５０Ｂ、即ち今や再生・再整形された光学パルストレインは、プリプロセッサ５３０ＰＰとクロック抽出５３０ＣＥのサブステージを備えたクロック回復ステージ５３０に入る。親特許に記載のように、元の入力がＲＺコード化されている場合、ステージ５２０のＡＭＺＩの上側アームの利得はゼロに設定され、中間信号５５０１も同様にＲＺコード化される。元の入力がＮＲＺコード化されている場合、中間信号５５０１はＰＲＺコード化される。プリプロセッサ５５０１からの中間出力は、クロック抽出サブステージ５３０ＣＥに送給され、ここから今やＲＺコード化されたクロック信号５５１が出力される（また、後に説明する本発明の第２の実施形態によれば、ＤＦＢ−２Ｒレーザー５６０を介した波長変換を受けることも考えられる）。この後者の信号５５１は、データ信号でありＳＯＡ５７０でＡＯＲに入力されるステージ５２０からの分割出力５５０Ａと共に、ＡＯＲステージ５３１に入力される。この入力５５０Ａは、ＳＯＡ５７１及び５７２を含有するＭＺＩでの位相変調を介して、クロック信号５５１をゲート制御し、このステージの時間調整された出力５５２を生成する。
【００３１】
ＡＯＲ出力信号５５２は、ＲＺコード化された信号である。この信号５５２はコード及び波長変換モジュール５４０に入力される。入力信号５００がＮＲＺコード化されていれば、ＡＯＲ出力信号５５２は、ＳＯＡ５７５及び５７６から成るＭＺＩ５９０に、ＳＯＡ５７３及び５７４の両方を経由して送給される。遅延のない（ＳＯＡ５７３経由の）高ビット位相は、構成的干渉のためにＤＦＢ−２Ｒ５４２からの連続波長光を変調し（ここで、ＳＯＡ５７５及び５７６は初期には相対移相πに設定されており（一般的にはＭＺＩの両側のアームの全ＳＯＡはそのように設定されている）、従って、上側アームの高ビットは、２つのＳＯＡ間の位相差をゼロに変更し、各ＳＯＡ上の高ビットは、相対移相をπに変更し戻す）、ＣＷ光は出力５５３で組み合わされて“１”を生成する。ＭＺＩ５９０の上側アームを通る高ビットが通過し終わったら、ＳＯＡ５７４は、次に、同じビットの遅延コピーをＭＺＩに遅延要素５８０を介して送る。
【００３２】
とりわけ、ＳＯＡ内の移相待ち時間及び回復されたクロック信号の全期間ビット速度次第で、適切な遅延を使って、ＲＺ信号はＮＲＺコード化された信号に変換される。
【００３３】
このようにして、ＮＲＺパルスは着信ＲＺパルス５５２から生成される。入力信号５５２がＲＺコード化されると、ＳＯＡ５７４は切られ、こうしてＭＺＩ５９０コード変換器に対する遅延信号を遮断する。変換器は、こうして、ＲＺパルスを変更させずにシステム出力５５３に送る。
【００３４】
再生され、再整形され、時間調整された信号５５２の波長変換は、ＤＦＢレーザー５４２の周波数を合わせることにより実行される。サンプル採取されたパワーモニター、ＰＭ５４５は、上記の様に、フィードバック制御装置に送られ、ＳＯＡ５７１及び５７２の調整電流を設定するのに使用される。
【００３５】
最終結果は、ＡＯ３Ｒ装置全体の最終出力５５３であり、これは、ユーザーにより選定された波長の、再生され、再整形され、時間調整されたクリーンな光学パルストレインである。
【００３６】
図６は図５と同じであるが、各ステージを示すブロックを取り除いて分かり易くしたものである。符号は、百の位が、図５では“５”になっているのに対し、対応するものが、図６では“６”になっている点を除いて、同じである。
【００３７】
このような一体型ＡＯ３Ｒ装置を実効化する代表的方法を次に説明する。
エピウェーハが導波管及びＳＯＡ活性領域を備えて成長した後、ウェーハはＳＯＡ、ＡＭＺＩ、及び各種ＭＺＩの輪郭を描くためにパターン形成される。ある好適な実施形態では、クロック抽出サブステージのＡＭＺＩの２つのアームの間の経路長差は凡そ１ｍｍである。
【００３８】
次に、ホログラフィー手法又は非接触干渉リソグラフィー手法の何れかを使って、装置の第２ステージのＤＦＢ領域が形成される。好適な実施形態の格子の周期性は、凡そ２８５０Ａである。格子はオーダー１であり、第２オーダー回析により光学フィードバックを提供する。次に、ドープされていないＩｎＰ表面被膜層、ｐ−型ＩｎＰ層、及び接触層を、パターン化された基板上に再成長させる。このステップの次には、表面接触（接点）金属化のためのフォトリソグラフィーが続く。このデバイスを分割してパッケージする。
【００３９】
本発明の第２の実施形態を図７−９に示す。本発明の第２の実施形態では、ＲＺ対ＮＲＺ変換は、ＡＯＲ時間調整装置により実行される。これにより、図５のＡＯＣ装置５４０の必要性がなくなる。本事例では、波長変換は、ＡＯＣＲのクロック抽出装置５３０ＣＥ内でＤＦＢレーザー＃１及び＃２の搬送波周波数を同調させることにより実現される。図７は、本事例の機能ブロック線図を示す。図７と図１の同様の符号（十の位と末の位）は、同様の機能性に相関している。図７では、ラムダ変換７４２はＡＯＣＲモジュール７３０で、ＲＺ／ＮＲＺ変換はＡＯＲ時間調整モジュール７３１で行われることになる。
【００４０】
図８及び図９それぞれに、この第２の実施形態の２つの事例、即ち変型例を示している。図８は、ＡＯＲ／ＲＺ対ＮＲＺ変換装置の逆方向伝搬の例を示している。この構成では、ＡＯＲ８３１に対する遅延入力信号８５０Ａと遅延回復クロック信号８５１の両入力は、ＲＺ対ＮＲＺ変換に関し、上記のように、共に同量遅延されねばならず、かくして遅延要素８８０及び８８０’が設けられている。
【００４１】
図９は、ＡＯＲ／ＲＺ対ＮＲＺ変換装置の同方向伝搬の例を示している。この構成では、入力信号と回復されたクロック信号が連結されたものに、唯１つの遅延９８０しか必要でない。この形態では、時間調整され変換された出力９５１、及び再生された入力信号９５０Ａは、共にＡＯＲ装置の出力に伝送される。この構成では、再生された入力信号９５０Ａ、９５０ＡＡ、及び９５０ＡＢをフィルタにかけて除外するのに、光学フィルタ９９９が必要である。
【００４２】
以上、本発明の好適な実施形態について説明してきたが、当業者には様々な変更又は補足を加え得ることが自明であろう。そのような変更又は補足は、上記特許請求の範囲に述べる事項の範囲に含まれるものとする。
【図面の簡単な説明】
【００４３】
【図１】第１の実施形態による、本発明のシステムの概略線図である。
【図２】図１に示す全光学クロック回復ステージの概略線図である。
【図３】本発明によるデータ／クロック位相整列のためのフィードバック回路を示す図である。
【図４】本発明による、代表的なＳＯＡ−ＡＭＺＩ装置の断面図である。
【図５】本発明の第１の実施形態による、完全一体型ＡＯ３Ｒサブシステムの概略図であり、各種ブロックを示している。
【図６】ブロック識別子のない、図５のサブシステムを示す図である。
【図７】本発明の第２の実施形態による概略線図である。
【図８】完全一体型ＡＯ３Ｒサブシステムの、第２の実施形態の第１事例を示す図である。
【図９】完全一体型ＡＯ３Ｒサブシステムの、第２の実施形態の第２事例を示す図である。
【図１】
0004395151.tif 000002
【図２】
0004395151.tif 000003
【図３】
0004395151.tif 000004
【図４】
0004395151.tif 000005
【図５】
0004395151.tif 000006
【図６】
0004395151.tif 000007
【図７】
0004395151.tif 000008
【図８】
0004395151.tif 000009
【図９】
0004395151.tif 000010