(57)【特許請求の範囲】
【請求項１】
中央装置と複数の遠隔無線トランシーバとを含む通信網において、
前記中央装置は、それぞれのＰＣＭリンクによって前記遠隔無線トランシーバに接続され一連のフレームのデータを送信し、前記複数のトランシーバから送信されるディジタル信号の間でエア・フレーム同期を確立する方法であって、
前記中央装置においてエア・フレーム同期信号を発生し、
前記ＰＣＭリンクを介して前記中央装置から前記遠隔無線トランシーバのそれぞれに、前記一連のフレームのデータの中で前記エア・フレーム同期信号のエア・フレームの位置に関連するデータを送信し、各遠隔無線トランシーバにおいて、前記送信されたデータからエア・フレーム同期信号を再生する、方法。
【請求項２】
請求項１記載の方法において、前記データを送信するステップは、クロック信号を発生するとともに、前記ＰＣＭリンクで送られるフレームの開始から前記エア・フレーム同期信号のフレームの開始を分離するクロックサイクルの数をカウントすることを備えている方法。
【請求項３】
請求項１または２記載の方法であって、前記ＰＣＭリンクで送られた前記一連のフレームのデータの１つのタイム・スロットの中で、前記エア・フレーム同期信号のエア・フレームの位置に関連するデータを送信することを備えている方法。
【請求項４】
請求項２および３記載の方法において、前記データを送信するステップは、前記ＰＣＭリンクで送られた前記一連のフレームのデータの１つのタイム・スロットの中で、クロックサイクルのカウント数をデータ信号として送信することを備えている方法。
【請求項５】
請求項１から４のいずれかに記載の方法において、前記ＰＣＭリンクのフレーム・レートは前記エア・フレーム同期信号周波数のＮ倍の整数であり、各Ｎ個のフレームのうちのＭ個のフレームにおける前記エア・フレーム同期信号のエア・フレームの位置と、エア・フレーム同期信号のフレームが始まるＰＣＭ信号のフレームによって決定されたＭ個のフレームの位置と、前記エア・フレーム同期信号のフレームが始まるＰＣＭ信号のフレームにおける前記位置によって決定された前記送信されたデータとに関連するデータを送信することを備えている方法。
【請求項６】
先行する請求項のいずれかに記載の方法において、前記エア・フレーム同期信号を再生するステップは、前記送信された信号を復号化することを備えている方法。
【請求項７】
先行する請求項のいずれかに記載の方法において、前記エア・フレーム同期信号を再生するステップは、伝送遅延を補償することを備えている方法。
【請求項８】
請求項７記載の方法において、前記中央装置と遠隔無線トランシーバとの間の伝送遅延を決定するために、前記中央装置および前記遠隔無線トランシーバは、遠隔折り返し構成で動作し、前記トランシーバから前記中央装置までと前記中央装置から前記トランシーバまでとの結合された伝送遅延の測定を可能にするように構成されている方法。
【請求項９】
先行する請求項のいずれかに記載の方法において、前記エア・フレーム同期信号を再生するステップは、前記遠隔無線トランシーバでエラスティック・ストアの深さを補償することを備えている方法。
【請求項１０】
中央装置と複数の無線トランシーバとを含む通信網であって、前記中央装置は、エア・フレーム同期信号を発生する回路と、前記中央装置から前記複数の無線トランシーバに送信される一連のフレームのデータの中での前記エア・フレーム同期信号のエア・フレームの位置に関連するデータを送信することを含むＰＣＭ信号を前記無線トランシーバに送信するインターフェースとを含み、各無線トランシーバは、前記送信されたデータから最初のエア・フレーム同期信号を再生する回路を含む、通信網。
【請求項１１】
請求項１０記載の通信網において、データを送信する前記インターフェースは、クロック信号を発生するとともに、前記ＰＣＭリンクで送られるフレームの開始から前記エア・フレーム同期信号のフレームの開始を分離するクロックサイクルの数をカウントする回路を含む通信網。
【請求項１２】
請求項１０または１１記載の通信網であって、前記ＰＣＭリンクで送られた前記信号の１つのタイム・スロットの中で、前記エア・フレーム同期信号のエア・フレームの位置に関連するデータを送信する回路を含む通信網。
【請求項１３】
請求項１１および１２記載の通信網において、データを送信する前記インターフェースは、前記ＰＣＭリンクで送られた前記信号の１つのタイム・スロットの中で、クロックサイクルのカウント数をデータ信号として送信する回路を含む通信網。
【請求項１４】
請求項１０から１３の１つに記載の通信網において、前記ＰＣＭリンクのフレーム・レートは前記エア・フレーム同期信号周波数のＮ倍の整数であり、各Ｎ個のフレームのうちのＭ個のフレームにおける前記エア・フレーム同期信号のエア・フレームの位置と、エア・フレーム同期信号のフレームが始まるＰＣＭ信号のフレームによって決定されたＭ個のフレームの位置と、前記エア・フレーム同期信号のフレームが始まるＰＣＭ信号のフレームにおける前記位置によって決定された前記送信されたデータとに関連するデータを送信するインターフェースを含む通信網。
【請求項１５】
請求項１０から１４の１つに記載の通信網において、前記エア・フレーム同期信号を再生する回路は、送信されたデータを復号化する回路を含む通信網。
【請求項１６】
請求項１０から１５の１つに記載の通信網において、前記エア・フレーム同期信号を再生する回路は、伝送遅延を補償する手段を含む通信網。
【請求項１７】
請求項１０から１６の１つに記載の通信網において、前記エア・フレーム同期信号を再生する回路は、前記遠隔トランシーバでエラスティック・ストアの深さを補償する手段を含む通信網。
【請求項１８】
それぞれのＰＣＭリンクによって無線トランシーバに接続された中央装置を含む電気通信網において、複数の前記無線トランシーバの間でエア・フレーム同期を確定する方法であって、前記中央装置においてマスター・エア・フレーム同期信号を発生し、前記マスター・エア・フレーム同期信号のエッジを検出し、エア・フレーム同期メッセージに各ＰＣＭリンクのフレームのタイム・スロットを割り当て、前記マスター・エア・フレーム同期信号のエッジが検出されるたびに、各ＰＣＭリンクでの送信におけるエア・フレーム同期メッセージに割り当てられた前記タイム・スロットに信号を入れ、前記それぞれのＰＣＭリンクでの送信における前記信号に基づき、各無線トランシーバでスレーブ・エア・フレーム同期信号を再生する、前記方法。
【請求項１９】
請求項１８記載の方法において、前記信号は、前記マスター・エア・フレーム同期信号のエッジが検出されたフレームと既知の関係を有する前記フレームの中のエア・フレーム同期メッセージに割り当てられた前記タイム・スロットに入れられる方法。
【請求項２０】
請求項１８または１９記載の方法において、前記信号は、マスター・エア・フレーム同期信号のエッジが検出されたフレームの中の前記位置を示す方法。
【請求項２１】
請求項２０記載の方法において、各無線トランシーバで再生された前記スレーブ・エア・フレーム同期信号は、前記それぞれのＰＣＭリンクでの送信に前記信号が現れるフレームに基づく位置にエッジを有する方法。
【請求項２２】
請求項１９記載の方法において、前記信号は、前記マスター・エア・フレーム同期信号のエッジが検出されたフレームと既知の関係を有する複数のフレームの中のエア・フレーム同期メッセージに割り当てられた前記タイム・スロットに入れられる方法。
【請求項２３】
請求項１８記載の方法であって、前記エッジの位置が望ましい精度で示されるように、各フレームで十分な数のビットをエア・フレーム同期メッセージに割り当てることを備えている方法。
【請求項２４】
請求項１８記載の方法において、各無線トランシーバにおいてスレーブ・エア・フレーム同期信号を再生する前記ステップは、ＡＦＳフレームが始まろうとすることの表示を受信し、前記ＰＣＭリンクで前記メッセージを送信する場合の遅れを補償し、前記ＡＦＳフレームの開始点に関して、前記ＰＣＭリンクで送信されたデータを考慮し、前記ＰＣＭリンクで前記メッセージを送信する場合の遅れの補償と、前記ＰＣＭリンクで送信されたデータとを同時に考慮する開始点で前記スレーブ・エア・フレーム同期信号を再生する、方法。
【請求項２５】
請求項１８記載の方法において、高速クロックを有する中央装置において、マスター・エア・フレーム同期信号を発生し、前記マスター・エア・フレーム同期信号の各フレームの開始点を検出し、前記エア・フレーム同期信号の前記周期を、前記ＰＣＭリンクのフレーム周期のＮ倍とし、各ＰＣＭリンクの各フレームのタイム・スロットをエア・フレーム同期メッセージに割り当て、前記ＰＣＭリンクのフレームの前記開始点と、前記マスター・エア・フレーム同期信号のフレームの前記開始点との間でシステム・クロックの周期の遅れをカウントして計数値を求め、前記ＰＣＭリンクの１つ以上のフレームであって、最初のかかるフレームの第１フレームが前記マスター・エア・フレーム同期信号のフレームの開始点が検出されたフレームから後のＰ個のフレームである前記フレームの、エア・フレーム同期メッセージに割り当てられた前記タイム・スロットで前記計数値を送信し、各無線トランシーバで前記それぞれのＰＣＭリンクでの送信を受信し、前記スレーブ・エア・フレーム同期信号におけるフレームの前記開始点が、前記マスター・エア・フレーム同期信号の前記フレー-ムの前記開始点から正確にＮ個のフレームの後であるように、送信された計数値、ＰＣＭリンクの既知の遅れおよび数Ｑ（Ｑ＝Ｎ−Ｐ）を含むＰＣＭリンクの第１フレームの受信時間で決定される時点における各フレームの開始点に対して、各無線トランシーバでスレーブ・エア・フレーム同期信号を再生する、前記方法。
【請求項２６】
中央装置と複数の遠隔トランシーバとを含むセルラー・システムにおいて、無線トランシーバ間の同期を保証する方法であって、前記中央装置においてＡＦＳ（air frame synchronization）信号を発生し、ＰＣＭリンクを介して、前記中央装置から前記トランシーバに、前記中央装置から前記複数の遠隔トランシーバに送信される一連のフレームのデータの中でＡＦＳ信号の位置に関連する符号化されたデータを送信し、前記送信された信号を使用して、前記トランシーバで前記ＡＦＳ信号を再生する、前記方法。
【請求項２７】
請求項２６記載の方法において、前記ＡＦＳ信号に関連する前記データは、ＴＤＭリンクを介して、前記中央装置から前記トランシーバに送信される方法。
【請求項２８】
請求項２６記載の方法において、前記ＡＦＳ信号を再生するステップは、タイミングの基準として、前記ＴＤＭリンクのフレーム同期を使用することを備えている方法。
【請求項２９】
請求項２６記載の方法において、前記ＡＦＳ信号に関連するデータを送信する前記ステップは、前記ＡＦＳフレームと前記ＴＤＭフレームとの間の位相差に関連するデータを符号化して、前記ＴＤＭデータリンクのタイム・スロットで前記符号化されたデータを送信することを備えている方法。
【発明の詳細な説明】
発明の技術分野
本発明は電気通信システムに関し、より詳細には、制御装置をもつ基地局と複数の遠隔無線トランシーバとからなる通信網と、遠隔無線トランシーバ間のエア・フレーム同期（air frame synchronization）を確定する方法とに関する。
関連技術の説明
従来のディジタル・セルラー電話の基地局には、普通、中央装置から制御される多数の無線トランシーバが含まれている。無線トランシーバからの送信は複数のフレームに分割され、各フレームは複数のタイム・スロットを有し、これらのタイム・スロットはいろいろな移動体トランシーバに対する送信を含むのが普通である。時分割多重（ＴＤＭ）リンクは、制御装置と遠隔無線トランシーバとの間で制御信号および情報信号を送るために使用される。
各無線トランシーバが同時に新しいフレームの送信を開始するように、無線トランシーバを同期させることは公知である。従来の通信網では、無線トランシーバ間のエア・フレーム同期は中央タイミング装置によって確定され、このタイミング装置は、ローカル・バス・ケーブル網を介して、すべての無線トランシーバに接続されているとともに、エア・フレーム・レート（air frame rate）である２５Ｈｚの信号をこれらの無線トランシーバに送信する。
しかし、複数の無線トランシーバが、中央タイミング装置からかなりの間隔を置いて、たとえば１，０００ｍも離れて配置されている場合、エア・フレーム同期信号を配信するこの方法は不利である。何故ならば、ケーブルに沿っていろいろな伝搬遅れが発生することは、正確な同期が外れることがあるため、エア・フレーム同期信号のために別々のケーブルが必要なことを意味するからである。
発明の要約
本発明は、基盤施設を追加することなく、間隔を置いて広範囲に配置された無線トランシーバ間で、エア・フレーム同期を実行する方法を提供しようとするものである。
本発明の好適側面では、エア・フレーム同期信号は、情報信号および制御信号を送るＴＤＭリンクで遠隔無線トランシーバに送信される。エア・フレーム同期信号に関連するデータは符号化されてＴＤＭリンクのタイム・スロットで送信され、各遠隔無線トランシーバは、送信されたデータからエア・フレーム信号を再生する回路を備えていることが望ましい。
遠隔無線トランシーバは、送信リンクのあらゆる遅れを補償する回路を備えていることが望ましい。
【図面の簡単な説明】
図１は、本発明による通信網の模式図である。
図２は、前記通信網の中央装置の一部の模式的ブロック図である。
図３は、本発明を説明するタイミング図である。
図４は、基地局の一部の模式図である。
図５は、この通信網で信号を送信する場合に発生する遅れを表す図である。
図６は、この通信網で信号を送信する場合に発生する遅れを表す別の図である。
図７は、本発明の側面を説明するタイミング図である。
図８は、遠隔無線トランシーバの一部の模式図である。
図９は、遠隔無線トランシーバの別の一部の模式図である。
図１０は、遠隔無線トランシーバのさらに別の一部の模式図である。
好適実施例の詳細な説明
図１は、本発明による通信網を模式的に表したものである。中央装置２は、ＡＦＳディジタル符号器ブロック６に接続されたマスター・エア・フレーム同期（ＡＦＳ）発振器４を備えており、ＡＦＳディジタル符号器ブロック６はこの順で、複数のディジタル・インターフェース８ａ、．．．、８ｎに接続される。ディジタル・インターフェースのそれぞれは、本明細書ではパルス符号変調された（すなわち、ＰＣＭ）リンクと呼ばれるそれぞれのＴＤＭ（すなわち、時分割多重）リンクを介して、それぞれの遠隔無線トランシーバ１０ａ、．．．、１０ｎに接続される。各遠隔無線トランシーバは、それぞれのディジタル・インターフェース１２ａ、．．．、１２ｎを含み、各ディジタル・インターフェースはＡＦＳディジタル復号器ブロック１４ａ、．．．、１４ｎに接続され、ＡＦＳディジタル復号器ブロック１４ａ、．．．、１４ｎは、この順でスレーブＡＦＳ発振器１６ａ、．．．、１６ｎに接続される。ディジタル・インターフェース１２ａ、．．．、１２ｎは、それぞれの無線トランシーバ１８ａ、．．．、１８ｎに接続され、無線トランシーバ１８ａ、．．．、１８ｎは、この順でアンテナ２０ａ、．．．、２０ｎに接続されている。ＡＦＳ発振器１６ａ、．．．、１６ｎは、その出力をそれぞれの無線トランシーバ１８ａ、．．．、１８ｎに供給するために接続されている。
中央装置２において、マスターＡＦＳ発振器４は従来通りであるから、ここでは説明しない。同様に、ディジタル・インターフェース８ａ、．．．、８ｎも従来通りであるから説明しない。
本発明によれば、ＡＦＳ符号器６は、インターフェース８ａ、．．．、８ｎからそれぞれの遠隔無線トランシーバ１０ａ、．．．、１０ｎに送られるデータフレームに対するＡＦＳ信号の位相に関連するデータを発生しなければならない。この特定の装置における（示されていない）プロセッサを介して、この符号化されたデータがフレーマー（framer）に接続されると、プロセッサはそれぞれのＰＣＭリンクで送信されている信号にこのデータを組み込む。本発明の他の実現方法においては、プロセッサは不要である。
とくに符号器６は、１９．４４ＭＨｚのクロックで動作しているＡＦＳ発振器４を使用して、ＰＣＭリンクで送られた信号のフレームの１つの先頭から、ＡＦＳフレームの先頭を分離するこれらの１９．４４ＭＨｚのサイクル数を計測しなければならない。
図２は、ＡＦＳ符号器６のブロック図である。
ＡＦＳ符号器６は入力ＴＳＹＮＣを受信するが、この入力信号は、送信クロックから取り出された８ｋＨｚの信号であり、ＴＤＭフレームの開始と時間的に一致する。ＴＳＹＮＣ信号が立ち上がりエッジ検出器５０に送られると、立ち上がりエッジ検出器５０は、ＴＳＹＮＣ信号の立ち上がりエッジでパルスを発生する。各パルスは１２ビットＡＦＳアップ・カウンタ５２に送られる。ＡＦＳカウンタ５２は、１９．４４ＭＨｚのクロックで動作し、最後にリセットされてからのクロックサイクルの数をカウントする。カウンタ５２は立ち上がりエッジ検出器５０からのパルスごとにリセットする。シフトレジスタ５４は、２５ＨｚのＡＦＳ信号の立ち下がりエッジによって発生するラッチ入力のＡＦＳストローブを受信する。ＡＦＳストローブが発生すると、ＰＣＭフレームの先頭からＡＦＳフレームの先頭までの１９．４４ＭＨｚのクロックサイクルをカウントした数であるＡＦＳカウンタ５２からの計数が、１２ビット・シフトレジスタ５４にラッチされる。この計数は、エア・フレーム・オフセット（air frame offset）と呼ばれる。このことが行われるＰＣＭフレームは、フレーム０と見なされ、モジュロ３２０フレーム・カウンタ５６は次のＴＳＹＮＣパルスで「１」に設定され、各後続パルスをカウントする。
ＡＦＳ計数がシフトレジスタ５４にラッチされた後、シフト制御カウンタ５８は、ＣＲＣ４符号器６０を介してＡＦＳ計数の値をシフトする。１６回シフトした後（ＡＦＳカウントの１２ビットと、４個のゼロ）のＣＲＣの値は、ＣＲＣ符号器で使用可能である。フレーム・カウンタ５６が３１４に達すると、フレーム３１４が完全に終わるところで割り込み発生器６２による割り込みが発生する。（示されていない）プロセッサは、フレーム・カウンタ５６からのフレーム数を復号化することによって制御されるマルチプレクサ６４を介して、シフトレジスタ５４からの１２ビットの値の、以下「Ｂ」と呼ばれる最上位バイトを読み出す。プロセッサは、マルチプレクサ６４から読み出した値を、次のフレーム（フレーム３１６）の、別のＡＦＳタイム・スロット（たとえばタイム・スロット１）でこのバイトを送信するDallas 2151 DS1フレーマーの送信空き定義レジスタ（transmit idle definition register）に書き込む。フレーム３１５の終わりで割り込み発生器６２による別の割り込みが発生する。この割り込みによって、プロセッサは、シフトレジスタ５４に格納されたデータと、以下、一緒にバイト「Ｃ」と呼ばれる４ビットのサイクリック冗長検査（cyclic redundancy check：ＣＲＣ）の値とを、マルチプレクサ６４を介して読みとり、フレーマーの空き定義レジスタにこの値を書き込む。第３の割り込みは、フレーム３１６の終わりで発生する。この割り込みによって、以下「Ａ」と呼ばれる８ビットの空き符号が、マルチプレクサ６４を介してプロセッサによって読みとられ、フレーマーに書き込まれる。フレーマーは、次のＡＦＳが発生するまでのすべてのフレームでこの空き符号を送信する。
図３は、ＰＣＭリンクで送信されるＡＦＳデータを、ＸＬＩの表示がある上方の線で示す。従来と同様、ＰＣＭリンクでの送信は一連のフレームに分割され、各フレームは２４個のタイム・スロットに分割される。この場合、第１タイム・スロットはＡＦＳデータを運ぶので、ＡＦＳタイム・スロットと呼ばれる。
前に述べたように、ＰＣＭリンクのフレーム・レートは８ｋＨｚであり、ＡＦＳ周波数は２５Ｈｚである。したがって、３２０個のＰＣＭフレームごとに１つのＡＦＳサイクルが存在する。ＡＦＳサイクルの先頭はＡＦＳフレーム・タイム・ゼロ（AFS frame time zero）と呼ばれ、ＡＦＳストローブ信号が発生する時点であって、この時点でＡＦＳカウンタ５２からの値がシフトレジスタ５４にラッチされる。このことが行われるＰＣＭフレームはフレーム０と呼ばれる。上で考察したように、空き符号「Ａ」は、フレーム１〜フレーム３１５のそれぞれのＡＦＳタイム・スロットの時間中に送信される。つぎに最上位バイト「Ｂ」は、フレーム３１６のＡＦＳタイム・スロット時間中に送信され、最下位バイト「Ｃ］はフレーム３１７時間中に送信される。空き符号［Ａ］はこのサイクルが繰り返されるまで残りのフレーム時間中に送信される。
図３のＲＸＬＩの表示のある下方の線で示すように、ＰＣＭリンクで送信された信号は、ある時間遅れの後に関連する遠隔無線トランシーバで受信されるが、とくにこの時間遅れは、遠隔無線トランシーバが中央装置から離れている物理的な距離によって決定される。すべての遠隔無線トランシーバが相互に正確に同期するとともに、中央装置で発生するＡＦＳ信号と正確に同期することを保証するためには、各無線トランシーバでそれぞれの時間遅れを補償することが必要である。これらの時間遅れの結果として、バイト「Ｂ」およびバイト「Ｃ」が次のＡＦＳフレーム・タイム・ゼロより数フレーム前に送信されるように、ＰＣＭリンクで送信されるので、受信する遠隔無線トランシーバは、バイト「Ｂ」およびバイト「Ｃ」が新しいフレーム０の先頭より前に送信されるように計測された時間と、フレーム０の先頭と、要求されるＡＦＳフレーム・タイム・ゼロとの間の時間差に関連する送信データとを考慮し、既知の伝送遅延によって決定される時点のフレーム・タイム・ゼロを使用して無線トランシーバ固有のＡＦＳを発生することにより、受信したデータで動作することができる。
伝送遅延は長さゼロのケーブルに対して約１６μｓであり、長さ１，０００ｍのケーブルに対して約２３μｓである。
さらに、（この後で説明するように）２つまでのＴＤＭフレームの遅れを導入することができるエラスティック・ストア（elastic store）があるために、信号が遠隔無線トランシーバに到達したときの遅れが存在する。
この図示した実施例においては、考えうる最長伝送遅延があっても、受信する遠隔無線トランシーバが受信したデータで動作するのに十分な時間を与えているから、期待される時間遅れは、フレーム３１６およびフレーム３１７のバイト「Ｂ」およびバイト「Ｃ」を送るのに十分である。伝送遅延が大きいかもしれない通信網では、サイクルの初期にＡＦＳデータを送信することが必要あろう。
ＡＦＳ信号を再生する場合、遠隔無線トランシーバは、ＡＦＳデータの第２バイト「Ｃ」が受信されるフレーム３１７の中央部分をフレームの基準点として使用する。この時点から、基地局は、（２．５個のＴＤＭフレームと等価な、すなわち基準点がフレーム０の先頭から離れている間隔に等しい）３１２．５μｓに、復号化されたＡＦＳデータによって決定される時間をプラスし、伝送遅延要因をマイナスし、エラスティック・ストアの深さ（elastic store depth）をマイナスした時間をカウントする。遠隔無線トランシーバは、信号がＡＦＳ発生器に送られた後、ＡＦＳ発生器を同期させるために必要な起動遅れを（startup delay）補償しなければならない。
図４は、遠隔無線トランシーバの中にあり、伝送遅延とエラスティック・ストアの深さとを補償する回路を示す。
この回路は、通信網のパラメータによって決定される入力を使用する。
図５は、伝送遅延を決定する方法の説明である。信号は、伝送線路を介して、ＲＸＬＩの表示がある遠隔無線トランシーバから、折り返しモードで配置され、ＸＬＩの表示がある中央装置に送られるので、遠隔無線トランシーバで再び同じ信号が受信される。遠隔無線トランシーバは、一周（Round Trip）にかかる時間を計測する。
図５において、
ΔｔTL＝ＴＳＹＮＣから回線までの遅れ
ΔｔL＝回線の伝搬遅れ
ΔｔLR＝回線からＲＬＣＬＫまでの遅れであって、ＲＬＣＬＫは、後で説明するエラスティック・ストアの前の受信ＴＤＭフレームの境界に表示をつける。
ΔｔLB＝折り返しによる遅れ
ΔｔLは、中央装置と遠隔無線トランシーバとの間の距離によって決定されるが、その他のパラメータは通信網のハードウエアによって決定される。（Dallas 2151に対して測定され）決定された遅れは：
ΔｔTL＝６．８８μｓ
ΔｔLR＝９．４８μｓ
ΔｔLB＝１．３８μｓ
である。
遠隔無線トランシーバＲＸＬＩは、一周の測定をすることができるだけである。図５から判るように、これには次式で与えられる時間、ΔｔRound Tripを必要とする。
ΔｔRound Trip＝ΔｔTL＋ΔｔL＋ΔｔLB＋ΔｔL＋ΔｔLR
ΔｔLについて解くと、
ΔｔL＝1/2（ΔｔRound Trip−ΔｔTL−ΔｔLB−ΔｔLR）
ＡＦＳ信号を再生する場合に考慮する必要のある伝送遅延要因、TxDelayは、
TxDelay＝ΔｔTL＋ΔｔL＋ΔｔLR
ΔｔLを置き換えると、
TxDelay＝1/2（ΔｔRound Trip）＋1/2（ΔｔTL＋ΔｔLR−ΔｔLB）
上に示す決定された値を代入すると、
TxDelay＝1/2（ΔｔRound Trip）＋７．４９μｓ
図６は、遠隔無線トランシーバで使用できる形でデータが受信される時刻とデータ伝送との間で発生する遅れの発生源を示す。図６において、ΔｔTL、ΔｔLおよびΔｔLRは、図５の場合と同じ意味であるが、ΔｔESはエラスティック・ストアによる遅れ、すなわち、エラスティック・ストアの深さである。
エラスティック・ストアは、本質的には深さが可変のＦＩＦＯであって、遠隔無線トランシーバで発生し位相同期している２．０４８Ｍｂｐｓのデータレートに１．５４４ＭｂｐｓのＰＣＭ回線のデータレートを適合させるために使用される。エラスティック・ストアの深さは０μｓから２５０μｓの間で変えることができるが、Dallas 2151フレーマーで強制的に既知の深さにしてはならない。このいろいろに変化する時間遅れを補償するために、遠隔無線トランシーバは、２４個のＴＤＭフレームごとに発生するエラスティック・ストアの深さを測定する。Dallas 2151 T1フレーマーは、ＲＳＹＮＣが２４個のＴＤＭフレームでのみ発生し、１つのＴＤＭフレームに対してＲＬＣＬＫがハイであるように構成されている。ＲＳＹＮＣはエラスティック・ストアの後のＴＤＭフレームに表示を付ける。ＲＬＣＬＫとＲＳＹＮＣとの間の時間関係は、図７に示されている。
エラスティック・ストアの深さを補償するためには、［２５０μｓ−エラスティック・ストアの深さ］の項が必要である。
したがって、使用できる形で送信されたデータを受信するとともに、基準点として第２バイト「Ｃ」が受信されるフレームの中点をとった後に、遠隔無線トランシーバが使用しなければならない時間遅れは、
［６２．５μｓ−TxDelay−１．５４μｓ］＋［２５０μｓ−エラスティック・ストアの深さ］＋エア・フレーム・オフセット
で与えられる。
（ここで、１．５４μｓは、ＡＦＳ発生器を再同期させるために必要な起動遅れである。）
TxDelayを置き換えることにより、
ここで［６２．５μｓ−TxDelay−１．５４μｓ］の項をＬＣと呼ぶと、この項は、
ＬＣ＝６２．５μｓ−1/2（ΔｔRound Trip）−７．４９μｓ−１．５４μｓ＝５３．４７μｓ−1/2（ΔｔRound Trip）
と簡単になる。
図４を参照すると、ＬＣの値が更新される必要があるのは、電源投入されたときと、遠隔折り返しの場合の中央装置のダウン・カウンタ８２を使用してプロセッサ・コマンドを介した信号状態のロスが発見された後とだけである。
カウンタ８２は、１９．４４ＭＨｚのクロックで動作し、入力として、上に求めた５３．４７μｓの時間に対応する信号を受信する。このカウンタは、プロセッサ・コマンドの後に受信した第１のＴＳＹＮＣパルスによって起動し、そのＴＳＹＮＣパルスの後に受信したＲＬＣＬＫによって停止する。このように出力計数の値ＬＣが発生して、入力として第２カウンタ８４に送られると、上で考察したように、エラスティック・ストアの深さを検討するためにこの値が使用される。
図７を参照して上に説明したように、［２５０μｓ−エラスティック・ストアの深さ］の項は、ＲＳＹＮＣパルスの立ち上がりエッジと、ＲＬＣＬＫ信号の次の立ち上がりエッジとの間の時間である。したがって、ＬＣの値がカウンタ８４にロードされると、カウンタ８４は、ＲＳＹＮＣの立ち上がりエッジからＲＬＣＬＫ信号の次の立ち上がりエッジまで計数を開始する。出力信号ＣＬＥは、伝送遅延と現在のエラスティック・ストアの深さとが考慮されている。
図４の回路は、フレーマー・チップによって回復された信号、具体的には、高速クロックを用いてデータを標本化することによって得られた着信（incoming)クロック（ＲＣＬＫ）とフレーム境界（ＲＬＣＬＫ）を使用する。これらの信号には標本化に起因するジッタがある。ＲＬＣＬＫは、ピーク・ツー・ピークでほぼ２００ｎｓまでのジッタがありうる。上記回路の出力ＣＬＥが直接使用された場合、これだけで２００ｎｓのジッタがＡＦＳ信号に加わる。ジッタを除くには、ＣＬＥの値を安定化しなければならない。これは、図８の回路を使用して達成される。出力が校正された形のＣＡＬがレジスタ９２に格納されて保持される。現在の値のＣＬＥが更新されるたびに、更新されたＣＬＥの値は減算器９４で校正値ＣＡＬと比較される。現在の値のＣＬＥと、ブロック９６で確定された校正値ＣＡＬとの間の差の絶対値が３６０ｎｓより大きい場合、比較器９８によって決定されるとおり、校正値ＣＡＬが更新され、これらのすべてが、システムの履歴現象（hysteresis）に追加される。
図９は、ＰＣＭリンクで伝送されるエア・フレーム・オフセット（ＡＦＯ）値を回復して照合を実行するために使用される回路を示す。各フレームの時間中、ＡＦＳタイム・スロットの時間中に新しいデータバイトが受信され、１６ビット・シフトレジスタ１０２にシフトされると、比較器１０４で、この上位バイトは、前に考察した空き符号「Ａ」と比較される。比較の結果はコントローラ１０６に送られる。上位バイトが空き符号でない場合、コントローラは、その上位バイトがＡＦＯ値であると想定してＣＲＣチェックを開始する。シフトレジスタの最上位ビットは最下位ビットに折り返され、ＣＲＣチェッカーに接続される。シフトレジスタおよびＣＲＣチェッカー１０８は、この処理の終わりでデータのすべてがシフトレジスタの最初の位置にあるようにするとともに、ＣＲＣチェッカー１０８を通過してしまうように、クロックで制御されて１６回動作する。ＣＲＣチェッカーの全出力ビットが「０」の場合はチェックに合格したので、信号はコントローラ１０６に送り返され、出力１１０におけるＡＦＯの値が使用されてＡＦＳ信号を再生する。ＣＲＣチェッカーの出力ビットのどれかが「０」でない場合はチェックが失敗したと見なされて、ＡＦＯ値は無視される。
（図に示されていない）別のロード形（loadable）ダウン・カウンタにＡＦＯ値が送られると、このダウン・カウンタは、ＡＦＯ値をロードして「０」までカウントダウンし、図８の回路からの校正された出力ＣＡＬをロードして「０」までカウントダウンした後、ＡＦＳ信号発生器にパルスを送って、時間遅れが終わったことを示す。
図１０は、ＡＦＳ信号発生器を示しているが、この信号発生器は先行技術で公知の形をした完全なＡＦＳ信号を発生する。ＡＦＳ信号のフレーム・タイム・ゼロは、ロード形ダウン・カウンタからパルスを受信した１．５４μｓ後に現れる。このように、通信網の既存資源であり、そのためタイミング信号を配信するのに別のケーブル網を必要としないＰＣＭリンクを介して、エア・フレーム同期信号を配信する装置が開示されている。
【図１】
0004404967.tif 000002
【図２】
0004404967.tif 000003
【図３】
0004404967.tif 000004
【図４】
0004404967.tif 000005
【図５】
0004404967.tif 000006
【図６】
0004404967.tif 000007
【図７】
0004404967.tif 000008
【図８】
0004404967.tif 000009
【図９】
0004404967.tif 000010
【図１０】
0004404967.tif 000011