(57)【特許請求の範囲】
【請求項１】
半導体素子の存在する基板上で、ホウ素炭素窒素を主要元素とする絶縁層を介して配線金属が形成され、前記絶縁層内で六方晶の結晶部分とアモルファス部分が混在していることを特徴とする半導体装置。
【請求項２】
前記絶縁層にシリコン、酸素、イオウ、水素、フッ素、塩素の元素が添加されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁層と前記配線金属との間に窒化ホウ素、炭化ホウ素以外の窒素化合物層を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記絶縁層を、それ以外の絶縁層と共に２層以上の構造にして、配線金属間に用いることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記絶縁層を、電界効果トランジスタのソースとゲートとの間、および、ゲートとドレインとの間の活性層上に用いることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
請求項１〜５に記載の半導体装置に用いた前記絶縁層はイオウが添加されたホウ素炭素窒素膜であることを特徴とする薄膜。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び薄膜に関するもので、特に、多層配線構造の形成における低誘電率層間絶縁膜を有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来、多数のトランジスタを１チップに集積し、その集積度を向上させて半導体回路を作製することにより、高機能化が実現されてきた。この半導体集積回路、いわゆるＵＬＳＩは、トランジスタの微細化技術の開発により進められてきた。しかし、設計寸法が０．２５［μｍ］以下に入ると、配線長の増大から配線遅延がトランジスタの特性であるゲート遅延を上回るようになり、配線の抵抗成分と容量成分とによる遅延の低減、つまり配線のＲＣ時定数の低減を考えることが必要となる。
【０００３】
このために、配線用材料はアルミニウム（比抵抗３［μΩｃｍ］）から銅（比抵抗２［μΩｃｍ］）への変更が試みられ、配線金属の層間絶縁膜もＳｉＯ2（比誘電率κ＝４）から他の低誘電率を有する材料の導入が検討されている。ＳｉＯ2に代わる次世代の無機層間絶縁膜材料として、これまでに窒化ホウ素、窒化ホウ素珪素、窒化酸素ホウ素珪素等が検討され、また、有機材料の導入も考えられている。
【０００４】
【発明が解決しようとする課題】
次世代の高機能ＵＬＳＩを実現するためには、配線遅延を低減することが不可欠となる。このため、配線のＲＣ時定数の低減を考えることが必要であり、従来、配線の層間絶縁膜として使用されているＳｉＯ2薄膜に代わる低誘電率を有する材料の導入が重要となる。材料の熱的安定性等を考慮すると、有機材料に優る窒化ホウ素などの無機材料の使用が望まれる。
【０００５】
窒化ホウ素はＳｉＯ2より低誘電率を有し、化学気相成長法やイオンプレーティング法等で合成できることが知られている。しかし、作製された窒化ホウ素膜が水分と反応しやすいことや、薄膜内に蓄積される応力のためにクラックが発生したり、基板材料から剥離するという問題がある。この結果、半導体集積回路の作製プロセスに導入するためには、これらの課題を解決しなければならない。
【０００６】
本発明は、前記課題を解決し、ホウ素、炭素、窒素を含有する材料を配線の層間絶縁膜に用いて、高性能半導体装置を提供することを目的とする。
【０００７】
前記課題を解決するために、請求項１に記載された発明は、半導体素子の存在する基板上で、ホウ素炭素窒素を主要元素とする絶縁層を介して配線金属が形成され、前記絶縁層内で六方晶の結晶部分とアモルファス部分が混在していることを特徴とする半導体装置である。
【００１１】
請求項２に記載された本発明では、請求項１に記載の半導体装置において、前記絶縁層にシリコン、酸素、イオウ、水素、フッ素、塩素の元素が添加されたことを特徴とする。
【００１２】
請求項３に記載された本発明では、請求項１又は２に記載の半導体装置において、前記絶縁層と前記配線金属との間に窒化ホウ素、炭化ホウ素以外の窒素化合物層を有することを特徴とする。
【００１４】
請求項４に記載された本発明は、前記絶縁層を、それ以外の絶縁層と共に２層以上の構造にして、配線金属間に用いることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置である。
【００１５】
請求項５に記載された本発明は、前記絶縁層を、電界効果トランジスタのソースとゲートとの間、および、ゲートとドレインとの間の活性層上に用いることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置である。
請求項６に記載された本発明は、請求項１〜５に記載の半導体装置に用いた前記絶縁層はイオウが添加されたホウ素炭素窒素膜であることを特徴とする薄膜である。
【００１６】
本発明の半導体装置は、ホウ素、炭素、窒素の少なくとも１元素を主成分とする薄膜を配線金属間の層間絶縁膜として用いて、配線のＲＣ時定数の低減を図る。絶縁膜内の原子の結合構造や組成比の変化によって、絶縁膜のクラックや剥離を防止して、付着性を向上させ、性能の向上が図られている。
【００１７】
【発明の実施の形態】
次に、本発明の実施形態について説明する。ホウ素、炭素、窒素を主要成分とした、本発明に関する材料を配線の層間絶縁膜に用いて、配線遅延の問題を解決することにより、次世代高性能ＵＬＳＩが作製できる。そして、本発明は、コンピューターをはじめ、それを中心とした高性能情報処理装置、通信装置、制御装置等の様々な用途にキーデバイスとして応用できる。
【００１８】
【実施例】
以下に、本発明の半導体装置の実施例について具体的に説明する。
【００１９】
［実施例１］
図１は、本発明にかかる半導体装置の実施例１を示す断面図である。実施例１の半導体装置は、シリコン基板１、ゲート２、コンタクト３、酸化膜４、絶縁層としての層間絶縁膜５Ａ〜５Ｃ、配線金属としての金属６Ａ〜６Ｆおよびパシベーション膜７で構成される。
【００２０】
シリコン基板１は、ｐ型のシリコン半導体基板である。ゲート２およびコンタクト３からなるＭＯＳＦＥＴが半導体素子として設けられ、酸化膜４の形成により素子分離されている。なお、ゲート２は、ＳｉＯ2膜２Ａを介してシリコン基板１に設けられている。
【００２１】
多層配線のため、層間絶縁膜５Ａが作製された後、フォトリソグラフィー工程を用いて、層間絶縁膜５Ａが部分的にエッチング除去され、層間絶縁膜５Ａに配線用金属６Ａ、６Ｂが形成される。さらに、第２層目、第３層目である層間絶縁膜５Ｂ、５Ｃと、配線用金属６Ｃ〜６Ｆとが形成された後、パシベーション膜７が層間絶縁膜５Ｃの表面に設けられる。
【００２２】
この構成の半導体装置を次に示す手順で作製する。つまり、図２（ａ）に示すｐ型のシリコン基板１の表面上に、図２（ｂ）に示すように、熱酸化法を用いた従来のプロセスにより、ゲート２、ＳｉＯ2膜２Ａおよびコンタクト３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜４を形成して、素子分離行う。
【００２３】
次に、本発明の層間絶縁膜５Ａとして、図２（ｃ）に示すように、プラズマアシスト化学気相成長法によって窒化ホウ素薄膜を形成する。基板温度を３９０［℃］に保ち、窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスを分解して、窒化ホウ素薄膜を合成する。圧力は０．６［Ｔｏｒｒ］であり、シリコン基板１に１５０［Ｖ］の負バイアスを印加して作製する。その結果、図３に示すように、５［ｎｍ］程度の六方晶窒化ホウ素結晶５Ａ1とアモルファス領域５Ａ2とが混在する薄膜が、層間絶縁膜５Ａとして得られる。六方晶窒化ホウ素結晶５Ａ1は、ホウ素、窒素の２元素を主要元素とする低誘電率材料である。
【００２４】
層間絶縁膜５Ａにフォトリソグラフィー工程でパターニングし、三塩化ホウ素と窒素ガスとを用いた反応性イオンエッチング法により、層間絶縁膜５Ａを部分的にエッチング除去する。その後、配線用金属６Ａ、６Ｂとしてメッキ法により銅薄膜を形成し、化学機械研磨により平坦化する（図２（ｃ））。
【００２５】
この層間絶縁膜の形成と配線用金属の形成とを繰り返し行い、層間絶縁膜５Ｂ、５Ｃと配線用金属６Ｃ〜６Ｆとを形成し、最後にパシべーション膜７を付ける。
【００２６】
層間絶縁膜５Ａ〜５Ｃとして用いる薄膜を、同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、比誘電率κ＝２．５という値が得られた。この値は、従来のＳｉＯ2膜の比誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０10［Ωｃｍ］の高い値が得られた。これによって、配線遅延を低減することができる。
【００２７】
つまり、低誘電率絶縁体薄膜である層間絶縁膜５Ａ〜５Ｃを、ＭＯＳＦＥＴが製作されているシリコン基板１と１層目の配線金属間およびその上の配線金属間に用いて、配線遅延を改善することができる。
【００２８】
また、層間絶縁膜５Ａ〜５Ｃには、六方晶窒化ホウ素結晶５Ａ1とアモルファス領域５Ａ2とが混在するので、剥離やクラックの発生を防止して付着性を向上させることができる。
【００２９】
実施例１では、粒子サイズが５［ｎｍ］程度の六方晶窒化ホウ素結晶５Ａ1とアモルファス領域５Ａ2とが同程度の割合で作製された薄膜を用いたが、結晶の粒子サイズおよびその占有割合はこれに限定されることはなく、結晶粒子と粒界とからなる多結晶薄膜も含まれる。また、結晶粒子サイズも数原子の結合のものまで含まれる。さらに、層間絶縁膜５Ａ〜５Ｃ用の材料として、窒化ホウ素だけではなく、窒化ホウ素炭素、窒化炭素、炭化窒素を用いることができる。
【００３０】
なお、前記内容の薄膜作成ができる条件であれば、前記薄膜作成条件に限定されることなく、前記とは異なった作成条件も使用可能である。
【００３１】
［実施例２］
図４は、本発明にかかる半導体装置の実施例２を示す断面図である。実施例２の半導体装置は、シリコン基板１１、ゲート１２、コンタクト１３、酸化膜１４、層間絶縁膜１５Ａ〜１５Ｃ、配線金属としての金属１６Ａ〜１６Ｃおよびパシベーション膜１７で構成される。
【００３２】
シリコン基板１１、ゲート１２、コンタクト１３、酸化膜１４は、図１のシリコン基板１、ゲート２、コンタクト３および酸化膜４と同じであるので、それらの説明を省略する。ゲート１２とシリコン基板１１との間に設けられているＳｉＯ2膜１２Ａは、図１のＳｉＯ2膜２Ａと同じであるので、その説明を省略する。
金属１６Ａ〜１６Ｃおよびパシベーション膜１７については、図１の金属６Ａ〜６Ｆおよびパシベーション膜７と形状がそれぞれ異なるだけであるので、それらの説明を省略する。
【００３３】
実施例２では、層間絶縁膜１５Ａ〜１５Ｃの構造が実施例１と異なっている。
この点について、次に示す作成手順の説明の中で詳しく述べる。つまり、図５（ａ）に示すｐ型のシリコン基板１１の表面上に、図５（ｂ）に示すように、熱酸化法を用いた従来のプロセスにより、ゲート１２、ＳｉＯ2膜１２Ａおよびコンタクト１３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜１４を形成して、素子分離を行う。
【００３４】
次に、本発明の層間絶縁膜１５Ａとして、図５（ｃ）に示すように、窒化ホウ素炭素薄膜５００［ｎｍ］をプラズマアシスト化学気相成長法によって形成する。層間絶縁膜１５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により、層間絶縁膜１５Ａを部分的にエッチング除去する。その後、配線用の金属１６Ａとして、メッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
【００３５】
層間絶縁膜１５Ａを形成する場合、基板温度を３９０［℃］に保ち、窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスおよびメタンガスを導入し、分解して炭素を１０［％］含んだ窒化ホウ素炭素薄膜を合成する。この際、圧力を０．６［Ｔｏｒｒ］に保持し、先ず、シリコン基板１１に印加する負バイアスを０［Ｖ］として、薄膜を５［ｎｍ］作製する。その結果、図６に示すように、アモルファス薄膜１５Ａ1が得られる。引き続いて、１５０［Ｖ］の負バイアスを印加して、薄膜を５００［ｎｍ］作製する。これによって、六方晶窒化ホウ素炭素多結晶薄膜１５Ａ2が得られる。
第１層目の配線の後、つまり、金属１６Ａの形成後、層間絶縁膜の形成と配線用金属の形成とを繰り返し行い、層間絶縁膜１５Ｂ、１５Ｃと金属１６Ｂ、１６Ｃとを形成し、最後にパシベーション膜１７を付ける。
【００３６】
２層のアモルファス薄膜１５Ａ1と六方晶窒化ホウ素炭素多結晶薄膜１５Ａ2を同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、比誘電率κ＝２．８という値が得られた。この値は、従来のＳｉＯ2膜の誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０10［Ωｃｍ］の高い値が得られた。
【００３７】
なお、実施例２では、炭素組成１０［％］の層間絶縁膜を用いたが、炭素組成を変化させた絶縁体薄膜も用いることができる。
【００３８】
［実施例３］
図７は、本発明にかかる半導体装置の実施例３を示す断面図である。実施例３の半導体装置は、シリコン基板２１、ゲート２２、コンタクト２３、酸化膜２４、層間絶縁膜２５Ａ〜２５Ｃ、金属２６Ａ〜２６Ｃ、パシベーション膜２７で構成される。
【００３９】
シリコン基板２１、ゲート２２、コンタクト２３、酸化膜２４は、図１のシリコン基板１、ゲート２、コンタクト３および酸化膜４と同じであるので、それらの説明を省略する。ゲート２２とシリコン基板２１との間に設けられているＳｉＯ2膜２２Ａは、図１のＳｉＯ2膜２Ａと同じであるので、その説明を省略する。
金属２６Ａ〜２６Ｃおよびパシベーション膜２７については、図１の金属６Ａ〜６Ｆおよびパシベーション膜７と形状がそれぞれ異なるだけであるので、それらの説明を省略する。
【００４０】
実施例３では、層間絶縁膜２５Ａ〜２５Ｃの構造が実施例１と異なっている。
この点について、次に示す作成手順の説明の中で詳しく述べる。つまり、図８（ａ）に示すｐ型のシリコン基板２１の表面上に、図８（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート２２、ＳｉＯ2膜２２Ａおよびコンタクト２３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜２４を形成して、素子分離を行う。
【００４１】
次に、本発明の層間絶縁膜２５Ａとして、図８（ｃ）に示すように、窒化ホウ素炭素薄膜５００［ｎｍ］をプラズマアシスト化学気相成長法によって形成する。層間絶縁膜２５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により、層間絶縁膜１５Ａを部分的にエッチング除去する。その後、配線用金属２６Ａとして、メッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
層間絶縁膜２５Ａを形成する場合、基板温度を３９０［℃］に保ち、圧力を０．６［Ｔｏｒｒ］に保持して、シリコン基板２１に１５０［Ｖ］の負バイアスを印加する。窒素ガスをリアクターへ導入して窒素プラズマを生成し、先ず、三塩化ホウ素ガスおよびメタンガスを導入して分解し、図９に示すように、炭素を１０［％］含んだ六方晶窒化ホウ素炭素薄膜２５Ａ1を１０［ｎｍ］の厚さに合成する。その後、メタンガスの導入を止め、六方晶窒化ホウ素薄膜２５Ａ2を１００［ｎｍ］堆積させる。この工程を４回繰り返し、六方晶窒化ホウ素炭素薄膜２５Ａ1および六方晶窒化ホウ素薄膜２５Ａ2をそれぞれ４層にし、計８層構成にする。
【００４２】
層間絶縁膜２５Ａに金属２６を形成し、層間絶縁膜２５Ａに配線を行う。配線の後、層間絶縁膜２５Ａと同じようにして、層間絶縁膜２５Ｂ、２５Ｃを形成し、配線用金属２６Ｂ、２６Ｃの形成を繰り返し行い、最後にパシベーション膜２７を付ける。
【００４３】
８層構成の層間絶縁膜２５Ａ〜２５Ｃを同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、誘電率κ＝２．５という値が得られた。この値は、従来のＳｉＯ2膜の誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０10［Ωｃｍ］の高い値が得られた。
【００４４】
なお、実施例３では、層間絶縁膜２５Ａ〜２５Ｃとして８層構造を作製したが、これに限定されることはない。また、炭素組成１０［％］の層間絶縁膜２５Ａ〜２５Ｃを用いたが、炭素組成を変化させた絶縁体薄膜も用いることができる。
【００４５】
［実施例４］
図１０は、本発明にかかる半導体装置の実施例４を示す断面図である。実施例４の半導体装置は、シリコン基板３１、ゲート３２、コンタクト３３、酸化膜３４、絶縁層としての層間絶縁膜３５Ａ〜３５Ｃ、配線金属としての金属３６Ａ〜３６Ｆおよびパシベーション膜３７で構成される。
【００４６】
シリコン基板３１、ゲート３２、コンタクト３３、酸化膜３４、金属３６Ａ〜３６Ｆおよびパシベーション膜３７については、図１のシリコン基板１、ゲート２、コンタクト３および酸化膜４、金属６Ａ〜６Ｆおよびパシベーション膜７と同じであるので、それらの説明を省略する。ゲート３２とシリコン基板３１との間に設けられているＳｉＯ2膜３２Ａは、図１のＳｉＯ2膜２Ａと同じであるので、その説明を省略する。
【００４７】
実施例４では、層間絶縁膜３５Ａ〜３５Ｃの構造が実施例１と異なっている。
この点について、次に示す作成手順の説明の中で詳しく述べる。つまり、図１１（ａ）に示すｐ型のシリコン基板３１の表面上に、図１１（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート３２、ＳｉＯ2膜３２Ａおよびコンタクト３３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜３４を形成して、素子分離を行う。
【００４８】
次に、本発明の層間絶縁膜３５Ａとして、図１２に示すように、プラズマアシスト化学気相成長法によって、六方晶窒化ホウ素炭素結晶である窒化ホウ素炭素薄膜３５Ａ1、窒化ホウ素結晶である窒化ホウ素薄膜３５Ａ2、窒化ホウ素炭素薄膜３５Ａ3を順次形成する。窒化ホウ素炭素薄膜３５Ａ1、３５Ａ3は、ホウ素、炭素、窒素を主要元素とする低誘電率材料である。
【００４９】
窒化ホウ素炭素薄膜３５Ａ1、窒化ホウ素薄膜３５Ａ2、窒化ホウ素炭素薄膜３５Ａ3の膜厚は、１：８：１の割合で作製する。基板温度を３９０［℃］に保ち、窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスを分解して、窒化ホウ素薄膜を合成する。また、窒化ホウ素炭素薄膜３５Ａ1の合成の場合には、メタンガスを窒素ガスと共に供給する。圧力は０．６［Ｔｏｒｒ］であり、基板に１５０［Ｖ］の負バイアスを印加して作製する。作製された窒素ホウ素炭素薄膜３５Ａ1の炭素組成比は０．２とする。その結果、５［ｎｍ］程度の窒化ホウ素炭素薄膜３５Ａ1または窒化ホウ素薄膜３５Ａ2とアモルファス領域が混在する薄膜が得られた。
層間絶縁膜３５Ａにフォトリソグラフィー工程でパターニングし、三塩化ホウ素と窒素ガスとを用いた反応性イオンエッチング法により、層間絶縁膜３５Ａを部分的にエッチング除去する。その後、配線用金属３６Ａ、３６Ｂとしてメッキ法により銅薄膜を形成し、図１１（ｃ）に示すように、化学機械研磨により平坦化する。この層間絶縁膜の形成と配線用金属の形成とを繰り返し行い、層間絶縁膜３５Ｂ、３５Ｃと配線用金属３６Ｃ〜３６Ｆとを形成し、最後にパシベーション膜３７を付ける。
【００５０】
この層間絶縁膜３５Ａ〜３５Ｃとして用いる薄膜を、同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、比誘電率κ＝２．８という値が得られた。この値は、従来のＳｉＯ2膜の比誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０8［Ωｃｍ］の高い値が得られた。これによって、配線遅延を低減することができる。
【００５１】
また、層間絶縁膜３５Ａ〜３５Ｃには、窒化ホウ素炭素薄膜３５Ａ1、窒化ホウ素薄膜３５Ａ2、窒化ホウ素炭素薄膜３５Ａ3が順次形成されているので、剥離やクラックの発生を防止して付着性を向上させることができる。
【００５２】
なお、実施例４では、炭素組成比を０．２とした窒化ホウ素炭素薄膜３５Ａ1、３５Ａ3を用いたが、組成比はこれに限定されることはなく、また、窒化ホウ素薄膜３５Ａ2部分にも窒化ホウ素炭素薄膜、炭化ホウ素薄膜、窒化炭素薄膜なども用いることができる。粒子サイズが５［ｎｍ］程度の結晶部分とアモルファス領域とが同程度の割合で作製された薄膜を用いたが、結晶の粒子サイズおよびその占有割合はこれに限定されることはなく、結晶粒子と粒界からなる多結晶薄膜も含まれる。結晶粒子サイズも数原子の結合のものまで含まれる。
【００５３】
前記内容の薄膜作成ができる条件であれば、前記薄膜作成条件に限定されることなく、前記とは異なった作成条件も使用可能である。
【００５４】
［実施例５］
実施例５では、実施例１の層間絶縁膜５Ａ〜５Ｃ、実施例２の層間絶縁膜１５Ａ〜１５Ｃ、実施例３の層間絶縁膜２５Ａ〜２５Ｃ、実施例４の層間絶縁膜３５Ａ〜３５Ｃに、シリコン、酸素、イオウ、水素、フッ素、塩素等の元素の少なくとも１元素を添加する。元素の添加によって、誘電率の低下、耐吸湿性の向上など、絶縁体薄膜の諸特性を改善することができる。
【００５５】
［実施例６］
図１３は、本発明にかかる半導体装置の実施例６を示す断面図である。実施例６の半導体装置は、シリコン基板４１、ゲート４２、コンタクト４３、酸化膜４４、層間絶縁膜４５Ａ〜４５Ｃ、窒素化合物層４６Ａ〜４６Ｃ、金属４７Ａ〜４７Ｃおよびパシベーション膜４８で構成される。
【００５６】
シリコン基板４１は、ｐ型のシリコン半導体基板である。ゲート４２およびコンタクト４３からなるＭＯＳＦＥＴが半導体素子として設けられ、酸化膜４４の形成により素子分離されている。なお、ゲート４２は、ＳｉＯ2膜４２Ａを介してシリコン基板４１に設けられている。
【００５７】
多層配線のため、層間絶縁膜４５Ａが作製された後、フォトリソグラフィー工程を用いて、層間絶縁膜４５Ａが部分的にエッチング除去され、層間絶縁膜４５Ａの上に窒素化合物層４６Ａを堆積させる。その後、配線用金属４７Ａが形成される。さらに、第２層目、第３層目である層間絶縁膜４５Ｂ、４５Ｃの配線が形成された後、パシベーション膜４８が表面に設けられる。
【００５８】
この構成の半導体装置を次に示す手順で作製した。つまり、図１４（ａ）に示すｐ型のシリコン基板４１の表面上に、図１４（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート４２、ＳｉＯ2膜４２Ａおよびコンタクト４３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜４４を形成して、素子分離を行う。
【００５９】
次に、図１４（ｃ）に示すように、層間絶縁膜４５Ａとして窒化ホウ素炭素薄膜５００［ｎｍ］をプラズマアシスト化学気相成長法によって形成する。層間絶縁膜４５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により層間絶縁膜４５Ａを部分的にエッチング除去する。その後、窒素化合物層４６ＡとしてＴｉＮ薄膜を電子ビーム蒸着法により１００［ｎｍ］形成し、金属４７Ａとしてメッキ法により銅薄膜を作製して、銅およびＴｉＮを化学機械研磨して平坦化する。
【００６０】
本発明の層間絶縁膜４５Ａを形成する場合、基板温度を３９０［℃］に保ち、圧力を０．６［Ｔｏｒｒ］に保持して、シリコン基板４１に１５０［Ｖ］の負バイアスを印加する。窒素ガスをリアクターへ導入して、窒素プラズマを生成し、三塩化ホウ素ガスおよびメタンガスを導入し、分解して炭素を１０［％］含んだ六方晶窒化ホウ素炭素薄膜を５００［ｎｍ］の厚さに合成する。第１層目の配線の後、再び層間絶縁膜４５Ｂ、４５Ｃを前記と同じ方法で形成し、窒素化合物層４６Ｂ、４６Ｃおよび配線用金属金属４７Ｂ、４７Ｃの形成を繰り返し行い、最後にパシベーション膜４８を付ける。
【００６１】
実施例６では、炭素組成１０［％］の層間絶縁膜を用いたが、炭素組成を変化させた絶縁体薄膜も用いることができる。また、他の窒素化合物も用いることができる。
【００６２】
［実施例７］
図１５は、本発明にかかる半導体装置の実施例７を示す断面図である。実施例７の半導体装置は、シリコン基板５１、ゲート５２、コンタクト５３、酸化膜５４、第１層間絶縁膜５５Ａ〜５５Ｃ、第２層間絶縁膜５６Ａ、５６Ｂ、金属５７Ａ〜５７Ｃおよびパシベーション膜５８で構成される。
【００６３】
シリコン基板５１は、ｐ型のシリコン半導体基板である。ゲート５２およびコンタクト５３からなるＭＯＳＦＥＴが設けられ、酸化膜５４の形成により素子分離されている。なお、ゲート５２は、ＳｉＯ2膜５２Ａを介してシリコン基板５１に設けられている。
【００６４】
多層配線のため、第１層間絶縁膜５５Ａが作製された後、フォトリソグラフィー工程を用いて、第１層間絶縁膜５５Ａが部分的にエッチング除去され、層間絶縁膜５５Ａの上に配線用金属５７Ａが形成される。さらに、第２層目、第３層目を作製する場合、第１層間絶縁膜膜５５Ｂ、５５Ｃおよび第２層間絶縁膜５６Ａ、５６Ｂを設け、配線用金属５７Ｂ、５７Ｃが形成された後、パシベーション膜５８が表面に設けられる。
【００６５】
この構成の半導体装置を次に示す手順で作製する。つまり、図１６（ａ）に示すｐ型のシリコン基板５１の表面上に、図１６（ｂ）に示すように、熱酸化法を用いた従来プロセスにより、ゲート５２、ＳｉＯ2膜５２Ａおよびコンタクト５３からなるＭＯＳＦＥＴを作製し、ＬＯＣＯＳプロセスを用いて、酸化膜５４を形成して、素子分離を行う。
【００６６】
次に、図１６（ｃ）に示すように、第１層間絶縁膜５５Ａとして、プラズマアシスト化学気相成長法によってＳｉＯ2薄膜を５００［ｎｍ］形成する。第１層間絶縁膜５５Ａにフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により第１層間絶縁膜５５Ａを部分的にエッチング除去する。その後、配線用金属５７Ａとしてメッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
【００６７】
次に、本発明の第２層間絶縁膜５６Ａとして、プラズマアシスト化学気相成長法によって、窒化ホウ素薄膜を２００［ｎｍ］の厚さに形成する。基板温度を３９０［℃］に保ち、窒素ガスをリアクターヘ導入して、窒素プラズマを生成し、三塩化ホウ素ガスを分解して、窒化ホウ素薄膜を合成する。この際、炭素添加のためメタンを導入し、窒化ホウ素薄膜に炭素を１０［％］含んだ薄膜を作製する。圧力は０．６［Ｔｏｒｒ］、シリコン基板５１に１５０［Ｖ］の負バイアスを印加して作製する。その結果、５［ｎｍ］程度の六方晶窒化ホウ素結晶とアモルファス領域とが混在する薄膜が、第２層間絶縁膜５６Ａとして得られた。
【００６８】
引き続いて、第１層間絶縁膜５５Ｂを堆積して、第２層間絶縁膜５６Ｂを２００［ｎｍ］堆積する。この後、再びフォトリソグラフィー工程でパターニングし、反応性イオンエッチング法により第１層間絶縁膜５５Ｂおよび第２層間絶縁膜５６Ｂを部分的にエッチング除去し、その後、配線用金属５７Ｂとしてメッキ法により銅薄膜を形成し、化学機械研磨により平坦化する。
【００６９】
層間絶縁膜および配線用金属の形成を繰り返し行い、第１層間絶縁膜５５Ｃおよび金属５７Ｃを設ける。そして、最後にパシベーション膜５８を付ける。
【００７０】
この２層の層間絶縁膜を同じ合成条件で金属基板上に作製し、その上に金属電極を形成して、薄膜の誘電率を評価したところ、誘電率κ＝２．８という値が得られた。この値は、従来のＳｉＯ2膜の誘電率κ＝４と比較して非常に低く、また、電気抵抗率も１０10［Ωｃｍ］の高い値が得られた。
【００７１】
実施例７では、従来、ＳｉＯ2とＳｉＮ薄膜で構成されている層間絶縁膜をＳｉＯ2と窒化ホウ素薄膜で構成したが、本発明の絶縁体薄膜と他の様々な絶縁体薄膜との２層または多層構造を作製することができる。絶縁体薄膜としてＳｉＯ2薄膜以外に、ポーラスＳｉＯ2薄膜やＣＦ薄膜を始めとする有機物薄膜を用いることができ、２層または多層構造にすることにより、ポーラスＳｉＯ2や有機物薄膜の欠点を補うことができる。
【００７２】
［実施例８］
図１７は、本発明にかかる半導体装置の実施例８を示す断面図である。実施例８の半導体装置は、ガリウム砒素基板６１、ガリウム砒素活性層６２、ソース６３、ドレイン６４、ゲート６５および絶縁層６６で構成される。
【００７３】
ガリウム砒素基板６１は、半絶縁体基板である。ソース６３とドレイン６４としてオーミック電極が設けられ、ゲート６５としてショットキー接合電極が設けられて、ＭＥＳＦＥＴが作製される。ソース６３とゲート６５との間およびドレイン６４とゲート６５との間の、ガリウム砒素活性層６２が露出した部分に、絶縁層６６が設けられている。
【００７４】
この構成の半導体装置を次に示す手順で作製する。つまり、図１８（ａ）に示すように、ガリウム砒素基板６１上にｎ型ガリウム砒素活性層６２（電子濃度１×１０17［ｃｍ-3］、厚さ１［μｍ］）を有機金属気相合成法によって堆積させる。図１８（ｂ）に示すように、ソース６３およびドレイン６４となる電極をオーミック接触によって形成するために、電子ビーム蒸着法によりＡｕＧｅＮｉを５００［ｎｍ］堆積させる。その後、４２０［℃］で５分間熱処理を行う。続いて、リセス構造を形成するため、ソース６３とドレイン６４の間でガリウム砒素活性層６２を部分的に薄くする。最後にゲート６５を作製する。
【００７５】
ゲート６５を形成するために、図１８（ｃ）に示すように、ソース６３とドレイン６４の間に先ず絶縁層６６を５００［ｎｍ］堆積させる。絶縁層６６は、三塩化ホウ素、窒素およびメタンガスを材料ガスとして、プラズマアシスト気相合成法によって合成される。リセス部分で絶縁層６６に０．３［μｍ］の幅のストライプ窓を三塩化ホウ素と窒素を用いた反応性イオンエッチングによって開ける。その後再び、フォトリソグラフィーによって、レジスト膜６７を作製する。この上に、電子ビーム蒸着法によって、ＴｉＰｔを堆積させ、リフトオフ工程を用いて、図１０（ｄ）に示すように、ゲート６５を作製する。
【００７６】
このように、本発明の絶縁体薄膜を用いて作製したガリウム砒素ＭＥＳＦＥＴは、絶縁体薄膜としてＳｉＮを用いて作製した素子に比べ、明らかに周波数特性の向上が見られた。
【００７７】
つまり、本発明は、低誘電率を有する絶縁体薄膜に関するものであり、実施例１〜７までは、シリコン集積回路（ＬＳＩ）への応用を示している。そして、実施例１〜７では、多層配線が行われるため、ＭＯＳＦＥＴが製作されているシリコンウエハーと１層目の配線金属間およびその上の配線金属間に低誘電率絶縁体薄膜を用い、配線遅延を改善できることを述べた。
【００７８】
ＬＳＩの多層配線で起こる遅延現象による周波数特性の改善だけではなく、高周波で動作させる単体のトランジスタまたは多層配線を必要としない低集積回路においても、ゲート電極と活性層表面をカバーする絶縁体薄膜の間で同様の遅延現象が発生し、周波数特性に影響を及ぼす。このために、低誘電率絶縁体薄膜の導入は不可欠であり、本発明の材料を用いることにより、トランジスタの周波数特性の向上を図ることができる。
【００７９】
実施例８では、本発明の絶縁体薄膜をガリウム砒素ＭＥＳＦＥＴに用いたが、ガリウム砒素ＭＥＳＦＥＴ以外のインジウムリン系ＭＥＳＦＥＴや窒化ガリウム系ＭＥＳＦＥＴにも応用でき、同様の効果を達成することができる。また、実施例８では、本発明の絶縁体層のみを活性層上に有する場合を示したが、他の薄膜との２層または多層構造を形成して使用することもできる。
【００８０】
また、実施例８では、リセス構造を有するＭＥＳＦＥＴを示したが、他のすべての構造のＭＥＳＦＥＴにおけるソース・ゲート間およびゲート・ドレイン間の活性層上に用いることができ、実施例８と同じ効果を達成することができる。
【００８１】
【発明の効果】
以上説明したように、本発明は、ホウ素、炭素、窒素の少なくとも１元素を主要元素とする低誘電率材料を多層配線の層間絶縁膜として用い、絶縁層内の原子の結合構造や組成比の変化を導入することにより、剥離を防止して付着性を向上させ、配線遅延を低減した半導体装置の提供に効果的である。
【００８２】
また、本発明の半導体装置をコンピューターを始めそれを中心とした高性能情報処理装置、通信装置、制御装置等のキーデバイスとして提供できることが可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置の実施例１を示す断面図である。
【図２】実施例１の半導体装置の作製手順を説明するための説明図である。
【図３】実施例１の層間絶縁膜を示す断面図である。
【図４】本発明の半導体装置の実施例２を示す断面図である。
【図５】実施例２の半導体装置の作製手順を説明するための説明図である。
【図６】実施例２の層間絶縁膜を示す断面図である。
【図７】本発明の半導体装置の実施例３を示す断面図である。
【図８】実施例３の半導体装置の作製手順を説明するための説明図である。
【図９】実施例３の層間絶縁膜を示す断面図である。
【図１０】本発明の半導体装置の実施例４を示す断面図である。
【図１１】実施例４の半導体装置の作製手順を説明するための説明図である。
【図１２】実施例４の層間絶縁膜を示す断面図である。
【図１３】本発明の半導体装置の実施例６を示す断面図である。
【図１４】実施例６の半導体装置の作製手順を説明するための説明図である。
【図１５】本発明の半導体装置の実施例７を示す断面図である。
【図１６】実施例７の半導体装置の作製手順を説明するための説明図である。
【図１７】本発明の半導体装置の実施例８を示す断面図である。
【図１８】実施例８の半導体装置の作製手順を説明するための説明図である。
【符号の説明】
１、１１、２１、３１、４１、５１  シリコン基板
２、１２、２２、３２、４２、５２  ゲート
２Ａ、１２Ａ、２２Ａ、３２Ａ、４２Ａ、５２Ａ  ＳｉＯ2膜
３、１３、２３、３３、４３、５３  コンタクト
４、１４、２４、３４、４４、５４  酸化膜
５Ａ〜５Ｃ、１５Ａ〜１５Ｃ、２５Ａ〜２５Ｃ、３５Ａ〜３５Ｃ、４５Ａ〜４５Ｃ  層間絶縁膜
５Ａ1  六方晶窒化ホウ素結晶
５Ａ2  アモルファス領域
６Ａ〜６Ｆ、１６Ａ〜１６Ｃ、２６Ａ〜２６Ｃ、３６Ａ〜３６Ｆ、４７Ａ〜４７Ｃ、５７Ａ〜５７Ｃ  金属
７、１７、２７、３７、４８、５８  パシベーション膜
１５Ａ1  アモルファス薄膜
１５Ａ2  六方晶窒化ホウ素炭素多結晶薄膜
２５Ａ1  六方晶窒化ホウ素炭素薄膜
２５Ａ2  六方晶窒化ホウ素薄膜
３５Ａ1、３５Ａ3  窒化ホウ素炭素薄膜
３５Ａ2  窒化ホウ素薄膜
４６Ａ〜４６Ｃ  窒素化合物層
５５Ａ〜５５Ｃ  第１層間絶縁膜
５６Ａ、５６Ｂ  第２層間絶縁膜
６１  ガリウム砒素基板
６２  ガリウム砒素活性層
６３  ソース
６４  ドレイン
６５  ゲート
６６  絶縁層
【図１】
0004574821.tif 000002
【図２】
0004574821.tif 000003
【図３】
0004574821.tif 000004
【図４】
0004574821.tif 000005
【図５】
0004574821.tif 000006
【図６】
0004574821.tif 000007
【図７】
0004574821.tif 000008
【図８】
0004574821.tif 000009
【図９】
0004574821.tif 000010
【図１０】
0004574821.tif 000011
【図１１】
0004574821.tif 000012
【図１２】
0004574821.tif 000013
【図１３】
0004574821.tif 000014
【図１４】
0004574821.tif 000015
【図１５】
0004574821.tif 000016
【図１６】
0004574821.tif 000017
【図１７】
0004574821.tif 000018
【図１８】
0004574821.tif 000019