(57)【特許請求の範囲】
【請求項１】
ＢＳデジタル放送の放送波を受信して伝送データを復調する復調部と、
復調部により復調されたＢＳデジタル放送の伝送データを復号してトランスポートストリーム（TS）及びＴＭＣＣ（Transmission Multiplexing Configuration Control）情報を出力する復号部と、
ＴＭＣＣ情報に基づき上記復調部及び復号部を制御するＴＭＣＣ制御部とを備え、
ＴＭＣＣ制御部は、ＴＭＣＣ情報が外部から入力されるポートを有し、外部から入力されたＴＭＣＣ情報に基づき制御を行う外部ＴＭＣＣモードと、上記復号部から出力されたＴＭＣＣ情報に基づき制御を行う内部ＴＭＣＣモードとを、外部からの設定に基づき切り換えること
を特徴とするＢＳデジタル放送復調／復号装置。
【請求項２】
上記ＴＭＣＣ制御部は、内部ＴＭＣＣモードの場合に、外部からの設定に応じて、上記復号部から出力されたＴＭＣＣ情報を上記ポートを介して外部に出力すること
を特徴とする請求項１記載のＢＳデジタル放送復調／復号装置。
【請求項３】
上記ＴＭＣＣ制御部は、番組変更時に、外部ＴＭＣＣモードで外部からＴＭＣＣ情報が入力されること
を特徴とする請求項１記載のＢＳデジタル放送復調／復号装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＢＳデジタル放送の放送波を復調及び復号するＢＳデジタル放送復調／復号装置に関するものである。
【０００２】
【従来の技術】
日本では、２０００年末までにデジタル衛星放送（ＢＳデジタル放送）が開始される予定になっている。このＢＳデジタル放送では、これまでのデジタル放送（例えば、ＣＳデジタル放送）と比べ、非常に複雑な伝送方式となっている。例えば、複数の変調方式（ＢＰＳＫ，ＱＰＳＫ，ＴＣ８ＰＳＫ）を動的に切り換りかえながら伝送データを放送したり、また、複数の畳み込み符号化方式を動的に切り換えながら伝送データを放送したりする。また、ＭＰＥＧ２のＳＹＳＴＥＭＳに規定されたトランスポートストリーム（ＴＳ）を最大８本多重化して伝送可能となっている。そのため、ＢＳデジタル放送では、スーパーフレームと呼ばれるデータ構造を規定し、このスーパーフレーム単位でデータの伝送速度や動的に切り換えられる変調方式及び符号化方式の管理を行っている。
【０００３】
ＢＳデジタル放送では、このようなスーパーフレーム構成に関する全情報を、ＴＭＣＣ（Transmission Multiplexing Configuration Control）情報に記述して放送するようにしている。このＴＭＣＣ情報には、各スロットの変調／符号化方式や、各スーパーフレームを構成する各スロットに割り当てられているトランスポートストリームの番号等が記述されている。ＴＭＣＣ情報は、１つの情報単位が４８バイトで構成されており、１スーパーフレームに１つのＴＭＣＣ情報が付加されている。
【０００４】
また、このＴＭＣＣ情報は、２スーパーフレーム後のスーパーフレームの伝送制御情報として適用されることが定められている。従って、ＢＳデジタル放送の復調及び復号を行う復調／復号装置（すなわち、ＲＦ信号を復調してＴＳを出力する装置）を構成する各モジュール（例えば、復調器、内符号復号器（デパンクチャ回路，ブランチメトリック生成回路、ビタビ復号器）、デインタリーバ、ＲＳ復号器、ＴＳ出力回路等）は、すでに復号されている２スーパーフレーム前のＴＭＣＣ情報を参照しながら、現在のスーパーフレームに対する処理を行う必要がある。
【０００５】
そのため、通常、ＢＳデジタル放送の復調／復号装置の最終段には、ＴＳの出力回路と並列にＴＭＣＣ情報を復号するＴＭＣＣデコーダが設けられており、このＴＭＣＣデコーダによってＴＭＣＣ情報が、２スーパーフレーム後の処理に間に合うように各モジュールに対して配信している。
【０００６】
【発明が解決しようとする課題】
ところで、ＴＭＣＣ情報が２スーパーフレーム後のスーパーフレームに反映されるということは、ＢＳデジタル放送の復調／復号装置を構成する各モジュールは、すでに復号されているＴＭＣＣ情報を用いて新たに受信された伝送データの復調／復号を行うこととなる。従って、ＴＭＣＣ情報が正しく復号されていないと、正常に伝送データを復調又は復号をすることができない。
【０００７】
そのため、例えば、復調／復号装置（或いは、復調／復号用のＩＣ）の動作検証を行う場合、どのモジュールにバグが存在するか、或いは、そのバグがどのようなものかを特定をすることが非常に困難となる。
【０００８】
例えば、復調／復号装置を構成するあるモジュールに１つだけバグが混入し、そのバグによって、ＴＭＣＣ情報が正しく復号できないとする。この場合、この誤ったＴＭＣＣ情報が各モジュールに対して配信されてしまうので、ＴＭＣＣ情報が配信された各モジュールは、正しい出力結果を得られなくなってしまう。すなわち、バグが存在せず設計どおりに正常に動作するモジュールであっても、不正なＴＭＣＣ情報がそのモジュールに配信されるので、誤ったデータを出力してしまう。
【０００９】
従来は、このような問題を回避するため、装置にテストモード用のＴＭＣＣ情報をプリセットしておき、このプリセットしてあるＴＭＣＣ情報を用いて動作検証を行っていた。すなわち、復号した結果得られたＴＭＣＣ情報は用いずに、予め定められたパラメータが記述されたＴＭＣＣ情報により各モジュールを動作させていた。
【００１０】
しかしながら、上述したようにＢＳデジタル放送の伝送データの構造は非常に複雑であり、ＴＭＣＣ情報に設定されるパラメータの数もそれに伴い非常に多くなる。
【００１１】
また、各モジュールを検証するにあたり、各モジュールにとって最適なパラメータは、そのモジュール毎に異なる。例えば、ビタビ復号器を検証するために最適なパラメータは、パラレルパスを用いない変調方式、すなわち、ＴＣ８ＰＳＫではなく、ＢＰＳＫ又はＱＰＳＫに設定することが望ましい。それに対して、例えば、デインタリーバを検証するための最適なパラメータは、ダミースロットが含まれない変調方式、すなわち、ＴＣ８ＰＳＫに設定することが望ましい。
【００１２】
といったように、各モジュールにとって最適となるパラメータ設定とされたＴＭＣＣ情報をプリセットしておくということは困難である。つまり、最適なパラメータが設定されたＴＭＣＣ情報を全モジュール毎に全てプリセットしておくとすると、プリセット用のメモリ容量が非常に膨大となり、コスト高となる。反対に、最低限数のＴＭＣＣ情報をプリセットしておいた場合には、検証が困難となり、やはりコスト高となってしまう。
【００１３】
本発明は、このようなこのような実情を鑑みてなされたものであり、効率よく設計検証を行い、また、効率よく復調／復号動作を行うことができるＢＳデジタル放送復調／復号装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明にかかるＢＳデジタル放送復調／復号装置は、ＢＳデジタル放送の放送波を受信して伝送データを復調する復調部と、復調部により復調されたＢＳデジタル放送の伝送データを復号してトランスポートストリーム（TS）及びＴＭＣＣ（Transmission Multiplexing Configuration Control）情報を出力する復号部と、ＴＭＣＣ情報に基づき上記復調部及び復号部を制御するＴＭＣＣ制御部とを備え、ＴＭＣＣ制御部は、ＴＭＣＣ情報が外部から入力されるポートを有し、外部から入力されたＴＭＣＣ情報に基づき制御を行う外部ＴＭＣＣモードと、上記復号部から出力されたＴＭＣＣ情報に基づき制御を行う内部ＴＭＣＣモードとを、外部からの設定に基づき切り換えることを特徴とする。
【００１５】
このＢＳデジタル放送復調／復号装置では、外部から入力されたＴＭＣＣ情報に基づき制御を行う外部ＴＭＣＣモードと、上記復号部から出力されたＴＭＣＣ情報に基づき制御を行う内部ＴＭＣＣモードとを、外部からの設定に基づき切り換える。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したＢＳデジタル放送復調／復号装置について説明をする。
【００１７】
図１に、本発明の実施の形態のＢＳデジタル放送復調／復号装置の構成図を示す。
【００１８】
ＢＳデジタル放送復調／復号装置１は、図１に示すように、復調部１１と、復号部１２と、ＴＭＣＣ制御部１３とを備えて構成される。
【００１９】
復調部１１は、パラボラアンテナ２で受信して得られたＲＦ信号が入力される。復調部１１は、ＲＦ信号に搬送波信号を乗算して、直交変調信号であるＩ信号、Ｑ信号を復調する。そして、復調したＩ信号、Ｑ信号を符号化したＩ信号データ、Ｑ信号データを生成する。Ｉ信号データ、Ｑ信号データは、復号部１２に送出される。
【００２０】
復号部１２は、内符号復号器、デインタリーバ、逆エネルギー拡散回路、フレーム構成回路、ＲＳ復号回路、ＴＳ出力回路、並びに、ＴＭＣＣ用の逆エネルギー拡散回路、ＴＭＣＣ用のＲＳ復号回路等を備えている。
【００２１】
内符号復号器では、各シンボルの変調方式及び内符号符号化率に従って、デパンクチャリング処理及びビタビ復号を行う。変調方式及び内符号符号化率は、ＴＭＣＣ制御部１３からのＴＭＣＣ情報によって与えられる。
【００２２】
デインタリーバは、伝送データを、スーパーフレーム単位でデインタリーブする。
【００２３】
逆エネルギー拡散回路は、１５次系列の疑似ランダム系列（ＰＲＢＳ）により、逆エネルギー拡散処理を行う。
【００２４】
フレーム再構成回路は、伝送時において削除されたＴＳパケットの同期信号（０ｘ４７）を付加する処理やいわゆるダミースロットの挿入等を行う。ダミースロットの挿入位置等は、ＴＭＣＣ制御部１３からのＴＭＣＣ情報に基づき特定される。
【００２５】
ＲＳ復号回路は、２０４バイトからなる伝送パケット単位で、ＲＳ（２０４，１８８）のリード・ソロモン復号を行う。
【００２６】
ＴＳ出力回路は、多重化されているＴＳから１本のＴＳを選択し、このＴＳをスムージングして出力する。各ＴＳが格納されているスロット位置は、ＴＭＣＣ制御部１３からのＴＭＣＣ情報に基づき特定される。
【００２７】
また、ＴＭＣＣ用の逆エネルギー拡散処理回路は、スーパーフレーム内に分割して伝送されてくるＴＭＣＣデータに対して、９次系列の疑似ランダム系列（ＰＲＢＳ）により、逆エネルギー拡散を行う。
【００２８】
ＴＭＣＣ用のＲＳ復号回路は、６４バイトからなるＴＭＣＣデータを、ＲＳ（６４，４８）のリード・ソロモン復号を行い、その結果４８バイトのＴＭＣＣ情報を出力する。
【００２９】
このような復号部１２により復号されたＴＳは、例えば本装置の後段に設けられるＭＰＥＧデコーダに供給される。また、この復号部１２により復号されたＴＭＣＣ情報は、ＴＭＣＣ制御部１３に供給される。
【００３０】
ＴＭＣＣ制御部１３には、復号部１２又は装置外部からＴＭＣＣ情報が入力される。復号部１２から入力されるＴＭＣＣ情報は、伝送データの各スーパーフレームに含まれていたＴＭＣＣ情報である。この復号部１２から入力されるＴＭＣＣ情報を、以下、内部ＴＭＣＣ情報と呼ぶ。また、装置外部から入力されるＴＭＣＣ情報は、ユーザにより任意にパラメータが設定されたＴＭＣＣ情報である。この外部から入力されるＴＭＣＣ情報を、以下、外部ＴＭＣＣ情報と呼ぶ。
【００３１】
ＴＭＣＣ制御部１３は、外部装置による設定に従い、外部ＴＭＣＣ情報と内部ＴＭＣＣ情報とを切り換えて、いずれか一方のＴＭＣＣ情報を復調部１１及び復号部１２内の各モジュールに配信する。外部ＴＭＣＣ情報を選択する設定を外部ＴＭＣＣモードといい、内部ＴＭＣＣ情報を選択する設定を内部ＴＭＣＣモードという。
【００３２】
また、ＴＭＣＣ制御部１３は、内部ＴＭＣＣモードの場合には、外部装置からの設定に従い、内部ＴＭＣＣ情報を、外部に送出することもできる。
【００３３】
また、このＴＭＣＣ制御部１３は、外部装置とのＴＭＣＣ情報等のデータのやりとりに用いるインタフェースに、データ入出力の為の専用ポートや汎用ポートを用いている。例えば、接続先の外部装置もインタフェースとして汎用ポートを備えているか否か、基板に専用ポートをレイアウトする余裕があるか否かといった観点等から、汎用ポートを用いるか専用ポートを用いるかを選択して設計すればよい。
【００３４】
なお、この実施の形態では、一例として、Ｉ2Ｃという汎用ポートを用いた例について説明をする。
【００３５】
Ｉ2Ｃは、家電機器や通信機器に搭載されるＩＣ間を接続するバスであり、一般に広く普及しているものである。Ｉ2Ｃを用いて装置間を制御する場合、一般に、次のような方法がとられる。被制御装置側は、外部から設定／モニタできる項目をＩ2Ｃのアドレス空間上に予めマッピングをしておく。制御装置側は、そのアドレス空間に対して書き込み／読み出し命令を発行する。このことにより、制御装置側が、被制御装置に対して、設定／モニタを行うことができる。
【００３６】
ＴＭＣＣ制御部１３は、例えば、図２に示すように、０ｘ００〜０ｘｆｆのアドレス空間を設定をする。ＴＭＣＣ制御部１３は、このアドレス空間の中の１ビット（例えば、図２中Ａに示したビット）を、ＴＭＣＣ情報の書き込みモードのモード設定アドレスとして割り当てる。そして、外部装置が、このモード設定アドレスに、“１”を書き込むことで内部ＴＭＣＣモードに設定され、“０”を書き込むことで外部ＴＭＣＣモードに設定される。また、ＴＭＣＣ制御部１３は、このアドレス空間の中の４８バイト（例えば、図２中Ｂに示した領域）を、ＴＭＣＣ情報の指定／モニタ用のアドレスとして割り当てる。そして、内部ＴＭＣＣモードに設定されているときには、この指定／モニタ用アドレス空間から内部ＴＭＣＣ情報をモニタすることができ、外部ＴＭＣＣモードに設定されているときには、この指定／モニタ用アドレス空間に、外部ＴＭＣＣ情報を指定することができる。また、その他のアドレス空間（図２中斜線で示した領域）は、ＴＭＣＣ情報のやりとりには直接関係のない制御が行われるアドレス領域である。
【００３７】
ＴＭＣＣ制御部１３は、以上のような汎用ポートを用いることにより、外部装置とＴＭＣＣ情報をやりとりすることができるようになる。
【００３８】
つぎに、ＴＭＣＣ制御部１３の具体的な回路構成について図３を参照してさらに説明をする。
【００３９】
ＴＭＣＣ制御部１３は、図３に示すように、Ｉ2ＣＩ／Ｆ回路２１と、内部メモリ２２と、フラグＦ生成回路２３と、第１〜第３のＡＮＤ回路２４〜２６と、第１のセレクタ２７と、第２のセレクタ２８と、ＯＲ回路２９と、第１〜第４のレジスタ３１〜３４と、第３のセレクタ３５とを備えている。
【００４０】
Ｉ2ＣＩ／Ｆ回路２１は、ＴＭＣＣ制御部１３と外部装置とを接続するＩ2Ｃバスインターフェース回路である。Ｉ2ＣＩ／Ｆ回路２１は、Ｉ2Ｃバスを介して外部装置から発行された命令をデコードして、書き込みデータ（ＷＤＴ）、書き込みアドレス（ＷＡＤＲ）、読み出しアドレス（ＲＡＤＲ）、フラグセット命令（ＦＳＥＴ）、フラグリセット命令（ＦＲＳＴ）、書き込み要求（ＷＲＥＱ）、読み出し要求（ＲＲＥＱ）を出力する。また、Ｉ2ＣＩ／Ｆ回路２１は、読み出しデータ（ＲＤＴ）、読み出しイネーブル信号（ＲＥＮ）が入力され、外部装置に送出する。
【００４１】
書き込みデータ（ＷＤＴ）は、外部装置からこのＴＭＣＣ制御部１３に入力されるデータで、Ｉ2Ｃアドレス空間の中の指定／モニタ用アドレス（図２のＢで示した領域）に書き込まれたデータである。具体的には、この書き込みデータ（ＷＤＴ）としては、外部ＴＭＣＣ情報が伝送されることとなる。外部ＴＭＣＣ情報は、全部で４８バイトのデータであるが、１バイト毎にシリアライズされて、Ｉ2ＣＩ／Ｆ回路２１から出力される。
【００４２】
読み出しデータ（ＲＤＴ）は、このＴＭＣＣ制御部１３から外部装置へ出力されるデータで、Ｉ2Ｃアドレス空間の中の指定／モニタ用アドレス（図２のＢで示した領域）に書き込まれるデータである。具体的には、この書き込みデータ（ＲＤＴ）としては、内部ＴＭＣＣ情報或いは外部ＴＭＣＣ情報が伝送されることとなる。外部ＴＭＣＣ情報及び内部ＴＭＣＣ情報は、全部で４８バイトのデータであるが、１バイト毎にシリアライズされて、Ｉ2ＣＩ／Ｆ回路２１に入力される。
【００４３】
書き込みアドレス（ＷＡＤＲ）は、外部ＴＭＣＣ情報又は内部ＴＭＣＣ情報を内部メモリ２２に書き込むために指定するアドレスである。この書き込みアドレス（ＷＡＤＲ）は、０から４７までをカウントするカウンタからの値が伝送される。このカウンタは、スーパーフレーム毎にリセットされる。このようなカウンタを用いて書き込みデータ（ＷＤＴ）のアドレスを指定することにより、４８バイトのシリアライズされた外部ＴＭＣＣ情報或いは内部ＴＭＣＣ情報を１バイトずつ内部メモリ２２に書き込むことができる。
【００４４】
読み出しアドレス（ＲＡＤＲ）は、内部ＴＭＣＣ情報（或いは外部ＴＭＣＣ情報））を内部メモリ２２から読み出すために指定するアドレスである。この読み出しアドレス（ＲＡＤＲ）は、０から４７までをカウントするカウンタからの値が伝送される。このカウンタは、スーパーフレーム毎にリセットされる。このようなカウンタを用いて読み出しデータ（ＲＤＴ）のアドレスを指定することにより、４８バイトのシリアライズされた内部ＴＭＣＣ情報（或いは外部ＴＭＣＣ情報）を１バイトずつ内部メモリ２２から読み出すことができる。
【００４５】
フラグセット命令（ＦＳＥＴ）及びフラグリセット命令（ＦＲＳＴ）は、外部ＴＭＣＣモードと内部ＴＭＣＣモードとを指定するフラグＦを設定するための命令である。フラグＦは、値が１のときには内部ＴＭＣＣモードを指定し、値が０のときには外部ＴＭＣＣモードを指定する。Ｉ2ＣＩ／Ｆ回路２１は、Ｉ2Ｃアドレス空間の中のモード設定アドレス（図２中Ａに示したビット）に、１が書き込まれていればフラグセット命令（ＦＳＥＴ）を発行してフラグＦを１にし、０が書き込まれていればフラグリセット命令（ＦＲＳＴ）を発行してフラグＦを０にする。
【００４６】
書き込み要求（ＷＲＥＱ）は、外部ＴＭＣＣ情報或いは内部ＴＭＣＣ情報を内部メモリ２２に書き込むための書き込み要求を示す信号であり、書き込み要求があれば１、書き込み要求がなければ０となる。
【００４７】
読み出し要求（ＲＲＥＱ）は、内部ＴＭＣＣ情報或いは外部ＴＭＣＣ情報を内部メモリ２２から読み出すための読み出し要求を示す信号であり、読み出し要求があれば１、読み出し要求がなければ０となる。
【００４８】
読み出しイネーブル信号（ＲＥＮ）は、内部ＴＭＣＣ情報或いは外部ＴＭＣＣ情報の内部メモリ２２から読み出しが可能であれば１、読み出しが不可であれば０となる。
【００４９】
また、このＴＭＣＣ制御部１３には、復号部１２から、内部データ（ＩＭＴＤＴ）、内部アドレス（ＴＭＴＡＤＲ）、内部イネーブル信号（ＩＭＴＥＮ）が入力される。
【００５０】
内部データ（ＩＭＴＤＴ）は、復号部１２からこのＴＭＣＣ制御部１３に入力されるデータで、具体的には、４８ビットの内部ＴＭＣＣ情報である。内部ＴＭＣＣ情報は、全部で４８バイトのデータであるが、１バイト毎にシリアライズされて、復号部１２から入力される。
【００５１】
内部アドレス（ＩＭＴＡＤＲ）は、復号部１２から入力される内部ＴＭＣＣ情報のデータバイト指定するアドレスである。この内部アドレス（ＩＭＴＡＤＲ）は、０から４７までをカウントするカウンタからの値が伝送される。このカウンタは、スーパーフレーム毎にリセットされる。このようなカウンタにより内部データ（ＩＭＴＤＴ）のアドレスを指定することにより、４８バイトのシリアライズされた内部ＴＭＣＣ情報を１バイトずつ入力することができる。
【００５２】
内部イネーブル信号（ＩＭＴＥＮ）は、内部データ（ＩＭＴＤＴ）の有効性を示す情報である。
【００５３】
内部メモリ２２は、内部ＴＭＣＣ情報又は外部ＴＭＣＣ情報を格納するためのメモリである。内部メモリ２２は、書き込みイネーブル端子（ＷＥ）に入力される書き込みイネーブル信号が０とされているときには、アドレス端子（ＡＤＲ）に入力されたアドレスで指定されるデータを、データ出力端子（ＯＤＴ）から出力する。データ出力端子（ＯＤＴ）から出力されたデータは、読み出しデータ（ＲＤＴ）として、Ｉ2ＣＩ／Ｆ回路２１に供給されるか、或いは、出力するＴＭＣＣ情報として第３のセレクタ３５に供給される。また、内部メモリ２２は、書き込みイネーブル端子（ＷＥ）に入力される書き込みイネーブル信号が１とされているときには、アドレス端子（ＡＤＲ）から指定されたアドレスに、データ入力端子（ＩＤＴ）に入力されたデータを格納する。
【００５４】
フラグＦ生成回路２３は、外部ＴＭＣＣモードと外部ＴＭＣＣモードとを指定するフラグＦを生成する回路である。フラグＦ生成回路２３は、フラグセット命令（ＦＳＥＴ）が入力されれば、フラグＦを１とし、フラグリセット命令（ＦＲＳＴ）が入力されればフラグＦを０とする。
【００５５】
第１のＡＮＤ回路２４は、フラグＦと内部イネーブル信号（ＩＭＴＥＮ）とのＡＮＤ演算を行う。第１のＡＮＤ回路２４は、このＡＮＤ演算結果を内部書き込みイネーブル信号ｉｗｅｎとして出力する。この内部書き込みイネーブル信号ｉｗｅｎは、ＯＲ回路２９及び第２のレジスタ３２に供給される。
【００５６】
第２のＡＮＤ回路２５は、フラグＦの反転信号と書き込み要求（ＷＲＥＱ）とのＡＮＤ演算を行う。第２のＡＮＤ回路２５は、このＡＮＤ演算結果を書き込み外部書き込みイネーブル信号ｗｅｎとして出力する。この外部書き込みイネーブル信号ｗｅｎは、ＯＲ回路２９に供給される。
【００５７】
ＯＲ回路２９は、内部書き込みイネーブル信号ｉｗｅｎと外部書き込みイネーブル信号ｗｅｎとのＯＲ演算を行う。ＯＲ回路２９は、このＯＲ演算結果を、書き込みイネーブル信号ＷＥとして、内部メモリ２２の書き込みイネーブル端子（ＷＥ）に供給する。また、このＯＲ演算結果は、第３のレジスタ３３に格納される。
【００５８】
第３のＡＮＤ回路２６は、内部イネーブル信号（ＩＭＴＥＮ）の反転信号と読み出し要求（ＲＲＥＱ）とのＡＮＤ演算を行う。第３のＡＮＤ回路２６は、ＡＮＤ演算結果を読み出しイネーブル信号ｒｅｎとして出力する。この読み出しイネーブル信号ｒｅｎは、第４のレジスタ３４に供給される。
【００５９】
第１のセレクタ２７は、第１から第３のＡＮＤ回路２４〜２６の出力に応じて、Ｉ2ＣＩ／Ｆ回路２１から出力されたアドレス（読み出しアドレスＲＡＤＲ又は書き込みアドレスＷＡＤＲ）か、復号部１２から出力された内部アドレス（ＩＭＴＡＤＲ）のいずれかを選択して出力する。第１のセレクタ２７により選択されたアドレスは、内部メモリ２２のアドレス端子（ＡＤＲ）に供給される。
【００６０】
第２のセレクタ２８は、第１から第３のＡＮＤ回路２４〜２６の出力に応じて、Ｉ2ＣＩ／Ｆ回路２１から出力された書き込みデータ（ＷＤＴ：外部ＴＭＣＣ情報）、又は、復号部１２から出力された内部データ（ＩＭＴＤＴ：内部ＴＭＣＣ情報）のいずれかを選択して出力する。第２のセレクタ２８により選択されたデータは、内部メモリ２２のデータ入力端子（ＩＤＴ）及び第１のレジスタ３１に供給される。
【００６１】
第１のレジスタ３１は、第２のセレクタ２８により選択された、外部ＴＭＣＣ情報又は内部ＴＭＣＣ情報のタイミング調整を行い、第３のセレクタ３５に供給する。
【００６２】
第２のレジスタ３２は、第１のＡＮＤ回路２４から出力される内部書き込みイネーブル信号ｉｗｅｎを格納する。
【００６３】
第３のセレクタ３５は、第２のレジスタ３２に格納されている内部書き込みイネーブル信号ｉｗｅｎに従い、切り換え制御を行う。内部書き込みイネーブル信号ｉｗｅｎが１の場合には、第１のレジスタ３１を選択する。また、内部書き込みイネーブル信号ｉｗｅｎが０の場合には、内部メモリ２２を選択して、内部メモリ２２に格納されているデータを出力データ（ＯＴＭＣＤＴ）として出力する。
【００６４】
第３のレジスタ３３は、ＯＲ回路２９の演算結果である内部メモリ２２に対する書き込みイネーブル信号ＷＥを格納する。第３のレジスタ３３は、この書き込みイネーブル信号ＷＥを、出力する出力データ（ＯＴＭＣＤＴ）のイネーブル信号として、出力する。
【００６５】
第４のレジスタ３４は、第３のＡＮＤ回路２６から出力される読み出しイネーブル信号ｒｅｎのタイミング調整をする。第４のレジスタ３４、読み出しイネーブル信号（ＲＥＮ）として、Ｉ2ＣＩ／Ｆ回路２１に供給する。
【００６６】
第３のセレクタ３５は、第２のレジスタ３２に格納されたいる内部書き込みイネーブル信号（ｉｗｅｎ）に従い、内部メモリ２２に格納されているＴＭＣＣ情報と、第１のレジスタ３１に格納されているＴＭＣＣ情報のいずれか一方を選択して出力する。内部書き込みイネーブル信号ｉｗｅｎが０の場合には、内部メモリ２２のデータ出力端子（ＯＤＴ）から出力されるＴＭＣＣ情報を選択し、内部書き込みイネーブル信号ｉｗｅｎが１の場合には、第１のレジスタ３１に格納されているＴＭＣＣ情報を選択する。選択されたＴＭＣＣ情報は、このＴＭＣＣ制御部１３から復調部１１及び復号部１２の各モジュールに供給される。
【００６７】
つぎに、このＴＭＣＣ制御部１３の動作を説明する。
【００６８】
Ｉ2Ｃバスを介して外部装置からＴＭＣＣ情報の読み出し要求があった場合、Ｉ2ＣＩ／Ｆ回路２１は、その要求をデコードして、読み出しアドレス（ＲＡＤＲ）及び読み出し要求（ＲＲＥＱ）を出力する。
【００６９】
このとき、ＴＭＣＣ制御部１３は、内部ＴＭＣＣ情報或いは外部ＴＭＣＣ情報を内部メモリ２２に書き込み中であれば、読み出しイネーブル信号（ＲＥＮ）を０とし、Ｉ2ＣＩ／Ｆ回路２１に入力する。Ｉ2ＣＩ／Ｆ回路２１は、読み出しイネーブル信号（ＲＥＮ）が０であれば、Ｉ2Ｃバスを介して読み出しが失敗したことを外部装置に通知する。
【００７０】
ＴＭＣＣ制御部１３は、内部ＴＭＣＣ情報或いは外部ＴＭＣＣ情報を内部メモリ２２に書き込み中でなければ、内部メモリ２２に格納されているデータのうち読み出しアドレス（ＲＡＤＲ）で指定されるバイトを読み出しデータ（ＲＤＴ）としてＩ2ＣＩ／Ｆ回路２１に入力する。同時に、ＴＭＣＣ制御部１３は、読み出しイネーブル信号（ＲＥＮ）を１とし、Ｉ2ＣＩ／Ｆ回路２１に入力する。Ｉ2ＣＩ／Ｆ回路２１は、読み出しイネーブル信号（ＲＥＮ）が１であれば、Ｉ2Ｃバスを介して入力された読み出しデータ（ＲＤＴ）を外部装置に送出する。
【００７１】
また、Ｉ2Ｃバスを介して外部装置からＴＭＣＣ情報の書き込み要求があった場合には、Ｉ2ＣＩ／Ｆ回路２１は、その要求をデコードして、書き込みアドレス（ＲＡＤＲ）、書き込み要求（ＲＲＥＱ）及び書き込みデータ（ＷＤＴ）を出力する。
【００７２】
このとき、フラグＦの値が１であれば、ＴＭＣＣ制御部１３は、書き込み要求を無視する。また、このとき、フラグＦの値が０であれば、ＴＭＣＣ制御部１３は、書き込みアドレス（ＷＡＤＲ）で指定された内部メモリ２２上のアドレスに、書き込みデータ（ＷＤＴ）を書き込む。
【００７３】
また、復号部１２から内部データ（ＩＴＭＤＴ）、内部アドレス（ＩＭＴＡＤＲ）及び内部イネーブル信号（ＩＭＴＥＮ）が入力された場合には、フラグＦが１であれば、内部アドレス（ＩＭＴＡＤＲ）で指定された内部メモリ２２上のアドレスに、内部データ（ＩＴＭＤＴ）を書き込み、さらに、出力データ（ＯＴＭＣＤＴ）として、内部メモリ２２に書き込んだデータと同一のデータを出力する。また、フラグＦが０であれば、フラグＦが１の場合のときと同じタイミングで、内部アドレス（ＩＭＴＡＤＲ）で指定される内部メモリ２２上のアドレスに格納されているデータを読み出し、出力データ（ＯＴＭＣＤＴ）として、出力する。
【００７４】
このように処理することにより、本装置内の各モジュールは、内部ＴＭＣＣ情報か外部ＴＭＣＣ情報かを意識することなく動作が可能となる。
【００７５】
以上のようなＢＳデジタル放送復調／復号装置１では、外部から入力されたＴＭＣＣ情報に基づき制御を行う外部ＴＭＣＣモードと、上記復号部から出力されたＴＭＣＣ情報に基づき制御を行う内部ＴＭＣＣモードとを、外部からの設定に基づき切り換える。
【００７６】
このため、このＢＳデジタル放送復調／復号装置１では、検証工程において、外部から任意のＴＭＣＣ情報を各モジュールに与えることができ、各モジュールを検証する際のパラメータを外部から最適な設定とすることができる。そのため、各モジュールのバグを効率よく発見することができる。
【００７７】
また、さらにこのように外部から入力されたＴＭＣＣ情報に基づき制御を行うことができると、装置の検証に用いるだけでなく、次のようなことも行うことができる。
【００７８】
例えばＢＳデジタル放送の場合、トランスポートストリームに含まれているＮＩＴ（Network Information Table）等のＰＳＩ／ＳＩ（Program Specific Information/Service Information）情報に、他のチャンネルのＴＭＣＣ情報を含めて伝送することが可能である。このような場合、ＴＳデコーダ等により、予め、ＰＳＩ／ＳＩに記述されている他のチャンネルのＴＭＣＣ情報を取得しておけば、チャンネル変更後にＴＭＣＣ情報をあらためて取得するのではなく、チャンネル変更と同時にＴＭＣＣ情報を与えることができる。
【００７９】
このようにチャンネル変更と同時に外部からＴＭＣＣ情報を復調／復号部に与えることができれば、当該放送信号に含まれているＴＭＣＣ情報を復号をまたずに主信号の復調を開始することができる。従って、チャンネルを変更してから新たにＴＭＣＣ情報を復号して主信号の復調を開始するまでの時間（２スーパーフレーム以上の時間がかかる）を短縮し、チャンネルの変更をしてから、動画像等を出力するまでの切り換え時間を短縮することができる。
【００８０】
【発明の効果】
本発明にかかるＢＳデジタル放送復調／復号装置では、外部から入力されたＴＭＣＣ情報に基づき制御を行う外部ＴＭＣＣモードと、上記復号部から出力されたＴＭＣＣ情報に基づき制御を行う内部ＴＭＣＣモードとを、外部からの設定に基づき切り換える。
【００８１】
このため、このＢＳデジタル放送復調／復号装置では、検証工程において、外部から任意のＴＭＣＣ情報を各モジュールに与えることができ、各モジュールを検証する際のパラメータを外部から最適な設定とすることができる。そのため、各モジュールのバグを効率よく発見することができる。
【００８２】
また、このＢＳデジタル放送復調／復号装置では、外部により予め指定されたＴＭＣＣ情報に基づいて、復調／復号を行うことができるので、効率的に復調／復号を行うことができる。例えば番組切り換えやチャンネル切り換えを行ったときに、主信号の復調を開始するタイミングを短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＢＳデジタル放送復調／復号装置のブロック構成図である。
【図２】Ｉ2Ｃバスインタフェースのアドレス空間について説明するための図である。
【図３】上記ＢＳデジタル放送復調／復号装置のＴＭＣＣ制御部の回路図である。
【符号の説明】
１  ＢＳデジタル放送復調／復号装置、１１  復調部、１２  復号部、１３  ＴＭＣＣ制御部
【図１】
0004433588.tif 000002
【図２】
0004433588.tif 000003
【図３】
0004433588.tif 000004