(57)【特許請求の範囲】
【請求項１】
多数の単位画素を有するイメージセンサにおいて、
各単位画素は、
入射光を感知して光電荷を生成する光感知手段と、
前記光電荷を感知ノードに伝送する伝送手段と、
前記光感知手段内に完全空乏領域を生成させ電源電圧を前記感知ノードに供給することにより、前記感知ノードをリセットさせる第１リセット手段と、
前記感知ノードがリセットされる時に前記光感知手段に生成された過剰電荷を電源ラインに伝送する第２リセット手段とを備え、
前記第２リセット手段のしきい電圧が前記第１リセット手段のしきい電圧より低いことを特徴とするイメージセンサ。
【請求項２】
前記感知ノードの電圧レベルを増幅して、その増幅された信号を生成する増幅手段と、
スイッチング動作を遂行して前記増幅された信号を出力端に出力するスイッチング手段とをさらに備えていることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記伝送手段は、前記光感知手段と前記感知ノードとの間に連結されたものであることを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記第１リセット手段は、前記感知ノードと前記電源ラインとの間に連結されたものであることを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
多数の単位画素を有するイメージセンサにおいて、
各単位画素は、
入射光を感知して光電荷を生成する光感知手段と、
前記光電荷を感知ノードに伝送する伝送手段と、
前記光感知手段内に完全空乏領域を生成させ電源電圧を前記感知ノードに供給することにより、前記感知ノードをリセットさせる第１リセット手段と、
前記感知ノードがリセットされる時に前記光感知手段に生成された過剰電荷を電源ラインに伝送する第２リセット手段とを備え、
前記第２リセット手段は、前記光感知手段と前記電源ラインとの間に連結されたものであり、且つ、前記第２リセット手段のしきい電圧が前記第１リセット手段のしきい電圧より低いことを特徴とするイメージセンサ。
【請求項６】
前記光感知手段は、フォトダイオードであることを特徴とする請求項５に記載のイメージセンサ。
【請求項７】
前記伝達手段は、ｎＭＯＳトランジスタであることを特徴とする請求項６に記載のイメージセンサ。
【請求項８】
前記第１及び第２リセット手段は、ｎＭＯＳトランジスタであることを特徴とする請求項７に記載のイメージセンサ。
【請求項９】
前記フォトダイオードは、第１伝導型の半導体基板と、
前記第１伝導型の半導体基板上に形成された第２伝導型の第１ドーピング領域と、
該第１ドーピング領域上に形成された第１伝導型の第２ドーピング領域とを備えていることを特徴とする請求項６に記載のイメージセンサ。
【請求項１０】
前記第２ドーピング領域のチャネル領域が、第１ドーピング領域と直接連結されていることを特徴とする請求項９に記載のイメージセンサ。
【請求項１１】
前記第２ドーピング領域が、前記半導体基板と接触していることを特徴とする請求項１０に記載のイメージセンサ。
【請求項１２】
前記第１伝導型がｐ型であり、前記第２伝導型がｎ型であることを特徴とする請求項１１に記載のイメージセンサ。
【請求項１３】
前記半導体基板は、前記半導体基板上に形成され、半導体基板の不純物濃度より低い不純物濃度を有するエピタキシャル層をさらに備えていることを特徴とする請求項９に記載のイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、イメージセンサに関し、特に、ブルーミング効果を防止できる多数の単位画素を有するイメージセンサに関する。
【０００２】
【従来の技術】
周知のように、イメージセンサは、物体から反射される光を感知してイメージデータを生成する装置である。特に、ＣＭＯＳ(complementary metal oxide semiconductor)技術を利用して製造されたイメージセンサをＣＭＯＳイメージセンサという。
【０００３】
一般に、ＣＭＯＳイメージセンサは、多数の単位画素を含んでおり、各単位画素は、一つの光感知素子と多数のトランジスタとからなる。フォトダイオードのような光感知素子は、物体から反射される入射光を感知して光電荷を蓄積し、トランジスタは蓄積された光電荷の伝送を制御する。
【０００４】
図１Ａは、ＣＭＯＳイメージセンサに含まれた従来の単位画素を示す回路図である。ここで、符号１６０は、単位画素の出力信号を安定化させる役割をする負荷トランジスタである。図１Ｂは、図１Ａに示した従来の単位画素に対するレイアウトを示す図面である。
【０００５】
図示したように、従来の単位画素は、一つのフォトダイオード１１０と四つのｎＭＯＳトランジスタとからなる。四つのｎＭＯＳトランジスタは、それぞれ伝達トランジスタ１２０、リセットトランジスタ１３０、増幅トランジスタ１４０、及びスイッチングトランジスタ１５０の機能を備えている。
【０００６】
フォトダイオード１１０は、入射光を感知して光電荷を生成する。伝達トランジスタ１２０は、感知ノードＮsに連結されており、伝達制御信号ＴＸに応答して光電荷を感知ノードＮsに伝達する。
【０００７】
リセットトランジスタ１３０は、感知ノードＮsに連結されており、リセット制御信号に応答してフォトダイオード１１０内に完全空乏領域を形成させ、リセット電圧を感知ノードに供給する。増幅トランジスタ１４０は、感知ノードＮsの電圧レベルを増幅して増幅された信号（ＤＸ）を生成する。スイッチングトランジスタ１５０は、増幅トランジスタ１４０と出力端Ｎoutとに連結されており、スイッチング制御信号ＳＸに応答してスイッチング動作をすることによって出力端Ｎoutを介して増幅された信号をイメージデータとして出力する。
【０００８】
四つのｎＭＯＳトランジスタの中で、電荷伝達効率を向上させ、イメージデータの電圧損失または電圧降下を減少させるために、伝達トランジスタ１２０及びリセットトランジスタ１３０は、空乏モード(depletion mode)ｎＭＯＳトランジスタまたは低いしきい電圧を有するネガティブｎＭＯＳトランジスタで具現されている。
【０００９】
かかる単位画素で、感知ノードＮsをリセットさせる過程は、伝達トランジスタ１２０及びリセットトランジスタ１３０により行われるため、飽和領域で過剰電荷の経路は、伝達トランジスタ１２０及びリセットトランジスタ１３０から電源ラインＶＤＤに形成されるべきである。従って、伝達トランジスタ１２０及びリセットトランジスタ１３０の電圧障壁に対する制御が極めて重要である。もし、伝達トランジスタ１２０とリセットトランジスタ１３０のいずれか一つでも正しく制御されなければ、過剰電荷は、隣接した単位画素に流れることとになって誤動作を誘発することとなる。かかる現象をブルーミング効果(blooming effect)という。
【００１０】
ブルーミング効果によって、正確なイメージデータを獲得することが困難になり、ＣＭＯＳイメージセンサの光感度を低下させるという問題点がある。
【００１１】
【発明が解決しようとする課題】
本発明は、上述した問題点を解決するために案出されたものであり、ブルーミング効果を抑制または防止することにより、光感度を増大させることのできるイメージセンサを提供することにその目的がある。
【００１２】
【課題を解決するための手段】
前記目的を達成するため、本発明のイメージセンサは、多数の単位画素を備えており、各単位画素が、入射光を感知して光電荷を生成する光感知手段と、前記光電荷を感知ノードに伝送する伝送手段と、前記光感知手段内に完全空乏領域を生成させ電源電圧を前記感知ノードに供給することにより該感知ノードをリセットさせる第１リセット手段と、前記感知ノードがリセットされる時に前記光感知手段に生成された過剰電荷を電源ラインに伝送する第２リセット手段とを備え、前記第２リセット手段のしきい電圧が前記第１リセット手段のしきい電圧より低いことを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明が属する技術分野における通常の知識を有する者が本発明を容易に実施できる程度に詳細に説明するため、本発明の好ましい実施の形態を、添付した図面を参照して説明する。
【００１４】
図２Ａは、本発明に係るＣＭＯＳイメージセンサに含まれている単位画素を示す回路図である。符号２６０は、単位画素の出力信号を安定化させるために用いられる負荷トランジスタを示す。図２Ｂは、図２Ａに図示した単位画素のレイアウトを示す図面である。
【００１５】
図２Ａを参照すれば、本発明に係る単位画素は、光感知素子として一つのフォトダイオード２１０と制御手段としての五つのｎＭＯＳトランジスタとからなる。五つのｎＭＯＳトランジスタとは、伝達トランジスタ２２０、第１リセットトランジスタ２３０Ａ、第２リセットトランジスタ２３０Ｂ、増幅トランジスタ２４０、及びスイッチングトランジスタ２５０である。
【００１６】
フォトダイオード２１０は、入射光を感知して光電荷を生成する。伝達トランジスタ２２０は、フォトダイオード２１０と感知ノードＮsとの間に連結されて、伝達制御信号ＴＸに応答して光電荷を感知ノードＮsに伝達する。
【００１７】
第１リセットトランジスタ２３０Ａは、感知ノードＮsと電源ラインＶＤＤとの間に連結されて、リセット制御信号ＲＸに応答してフォトダイオード２１０内に完全空乏領域を形成させ、リセット電圧を感知ノードＮsに供給することにより、リセット動作を遂行する。
【００１８】
第２リセットトランジスタ２３０Ｂは、フォトダイオード２１０と電源ラインＶＤＤとの間に連結されて、フォトダイオード２１０で生成された過剰電荷を電源ラインＶＤＤに伝達する。この場合、第２リセットトランジスタ２３０Ｂのしきい電圧を、第１リセットトランジスタ２３０Ａのしきい電圧より低く形成することによって、過剰電荷が電源ラインＶＤＤに容易に伝達されるようにする。
【００１９】
増幅トランジスタ２４０は、感知ノードＮsの電圧レベルを増幅して増幅された信号（ＤＸ）を生成する。スイッチングトランジスタ２５０は、増幅トランジスタ２４０と出力端Ｎoutとの間に連結されて、スイッチング制御信号ＳＸに応答してスイッチング動作をすることによって出力端Ｎoutを介して増幅された信号をイメージデータで出力する。
【００２０】
図２Ｂに図示したように、第１リセットトランジスタ２３０ＡのゲートＧ１と第２リセットトランジスタ２３０ＢのゲートＧ２とは、同一の導電層に連結されている。
【００２１】
図３Ａ及び図３Ｂは、それぞれ、図２Ｂに示したＡ’−Ａ線とＡ”−Ａ線により切断した断面図である。図３Ａ及び図３Ｂを参照すれば、本発明に係るフォトダイオード２１０は、半導体基板３０１上にｎ型ドーピング領域３０２及びｐ型ドーピング領域３０３を順に形成することによって提供される。また、伝達トランジスタ２２０のように、第２リセットトランジスタ２３０Ｂのチャネル領域がフォトダイオード２１０のｎ型ドーピング領域３０２と直接的に連結されている。
【００２２】
半導体基板３０１は、ｐ型基板上にｐ型エピタキシャル層を形成することによって提供されるのが好ましい。この場合、ｐ型エピタキシャル層の不純物濃度は、ｐ型基板の不純物濃度より低くする。また、ｐ型ドーピング領域３０３が半導体基板３０１と直接的に接触するように形成することによって、５Ｖまたは３．３ないし２．５Ｖの電源電圧でも、完全空乏領域がフォトダイオード内に形成されるようにすることができる。
【００２３】
図４は、リセット動作後の単位画素の電位を示す図面である。図面から分かるように、第２リセットトランジスタ２３０Ｂのしきい電圧が第１リセットトランジスタ２３０Ａのしきい電圧より低いため、過剰電荷４０１が電源ラインＶＤＤに容易に伝達されてブルーミング効果を防止でき、ＣＭＯＳイメージセンサの光感度が向上する。
【００２４】
本発明の技術思想を上記好ましい実施例によって記述したが、請求項で限定した本発明の範囲内で、種々の変更、追加及び置換が可能であることは当業者において明白である。
【００２５】
【発明の効果】
本発明のイメージセンサは、従来の単位画素構造に一つのリセットトランジスタが追加されており、フォトダイオードが容易に完全空乏化され、またフォトダイオードで生成された過剰電荷の隣接単位画素への移動が抑制されるようになっている。そのために、光感度の向上を図ることができる。
【図面の簡単な説明】
【図１Ａ】ＣＭＯＳイメージセンサに含まれている従来の単位画素を示す回路図である。
【図１Ｂ】図１Ａに示した単位画素のレイアウトを示す図面である。
【図２Ａ】本発明に係るＣＭＯＳイメージセンサに含まれている単位画素を示す回路図である。
【図２Ｂ】図２Ａに示した単位画素のレイアウトを示す図面である。
【図３Ａ】図２ＢにおけるＡ’−Ａ線断面図である。
【図３Ｂ】図２ＢにおけるＡ”−Ａ線断面図である。
【図４】リセット動作における、単位画素の電位を示す図面である。
【符号の説明】
２１０      フォトダイオード
２２０      伝達トランジスタ
２３０Ａ    第１リセットトランジスタ
２３０Ｂ    第２リセットトランジスタ
２４０      増幅トランジスタ
２５０      スイッチングトランジスタ
３０２      ｎ型ドーピング領域
３０３      ｐ型ドーピング領域
【図１Ａ】
0004584438.tif 000002
【図１Ｂ】
0004584438.tif 000003
【図２Ａ】
0004584438.tif 000004
【図２Ｂ】
0004584438.tif 000005
【図３Ａ】
0004584438.tif 000006
【図３Ｂ】
0004584438.tif 000007
【図４】
0004584438.tif 000008