(57)【特許請求の範囲】
【請求項１】
画像信号を示すデータ電圧を伝達する複数のデータ線、選択信号を伝達するための複数の走査線によって規定される複数のピクセル回路において、
前記ピクセル回路が、
印加される電流の量に対応して発光する有機電界発光素子、
ソースに前記データ線が連結され、ゲートに前記走査線が連結されて、前記走査線に印加される選択信号に応答して前記データ線に印加されるデータ電圧をスイッチングするための第１スイッチ、
ソースに前記第１スイッチのドレーンが連結されている第２薄膜トランジスタ、
ソースに電源電圧が連結され、ゲートに前記第２薄膜トランジスタのゲート及びドレーンが共に連結され、かつ、ドレーンに前記有機電界発光素子が連結されて、前記第１スイッチと前記第２薄膜トランジスタを通ってゲートに入力される前記データ電圧に対応して前記有機電界発光素子に電流を供給する第１薄膜トランジスタ、
前記第１薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持するためのコンデンサー、
ゲートに制御信号が印加され、ソースに前記第１薄膜トランジスタのゲートと前記第２薄膜トランジスタのゲート及びドレーンが共に連結されて、前記制御信号に応答して前記第１薄膜トランジスタのゲートに印加されたデータ電圧を初期化する第２スイッチを備え、
前記第２スイッチは、ドレーンにリセットのための所定電圧が印加される第４薄膜トランジスタであり、
前記制御信号は、直前の走査線の選択信号であり、
前記第４薄膜トランジスタは、ゲートとドレーンが互いに連結されることを特徴とするピクセル回路。
【請求項２】
画像信号を示すデータ電圧を伝達する複数のデータ線、選択信号を伝達するための複数の走査線によって規定される複数のピクセル回路において、
前記ピクセル回路が、
印加される電流の量に対応して発光する有機電界発光素子、
ドレーンに前記データ線が連結され、ゲートに前記走査線が連結されて、前記走査線に印加される選択信号に応答して前記データ線に印加されるデータ電圧をスイッチングするための第１スイッチ、
ドレーンに前記第１スイッチのソースが連結されている第２薄膜トランジスタ、
ソースに接地電圧が連結され、ゲートに前記第２薄膜トランジスタのゲート及びソースが共に連結され、かつ、ドレーンに前記有機電界発光素子が連結されて、前記第１スイッチと前記第２薄膜トランジスタを通ってゲートに入力される前記データ電圧に対応して前記有機電界発光素子に電流を供給する第１薄膜トランジスタ、
前記第１薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持するためのコンデンサー、
ゲートに制御信号が印加され、ドレーンに前記第１薄膜トランジスタのゲートと前記第２薄膜トランジスタのゲート及びソースが共に連結されて、前記制御信号に応答して前記第１薄膜トランジスタのゲートに印加されたデータ電圧を初期化する第２スイッチを備え、
前記第２スイッチは、ソースにリセットのための所定電圧が印加される第４薄膜トランジスタであり、
前記制御信号は、直前の走査線の選択信号であり、
前記第４薄膜トランジスタは、ゲートとソースが互いに連結されることを特徴とするピクセル回路。
【請求項３】
画像信号を示すデータ電圧を伝達する複数のデータ線、選択信号を伝達するための複数の走査線によって規定される複数のピクセル回路において、
前記ピクセル回路が、
印加される電流の量に対応して発光する有機電界発光素子、
ドレーンに前記データ線が連結され、ゲートに前記走査線が連結されて、前記走査線に印加される選択信号に応答して前記データ線に印加されるデータ電圧をスイッチングするための第１スイッチ、
ソースに前記第１スイッチのソースが連結されている第２薄膜トランジスタ、
ソースに電源電圧が連結され、ゲートに前記第２薄膜トランジスタのゲート及びドレーンが共に連結され、かつ、ドレーンに前記有機電界発光素子が連結されて、前記第１スイッチと前記第２薄膜トランジスタを通ってゲートに入力される前記データ電圧に対応して前記有機電界発光素子に電流を供給する第１薄膜トランジスタ、
前記第１薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持するためのコンデンサー、
ゲートに制御信号が印加され、ドレーンに前記第１薄膜トランジスタのゲートと前記第２薄膜トランジスタのゲート及びドレーンが共に連結されて、前記制御信号に応答して前記第１薄膜トランジスタのゲートに印加されたデータ電圧を初期化する第２スイッチを備え、
前記第２スイッチは、ソースにリセットのための所定電圧が印加される第４薄膜トランジスタであり、
前記制御信号は、直前の走査線の選択信号であり、
前記第４薄膜トランジスタは、ゲートとソースが互いに連結されることを特徴とするピクセル回路。
【請求項４】
画像信号を示すデータ電圧を伝達する複数のデータ線、選択信号を伝達するための複数の走査線によって規定される複数のピクセル回路において、
前記ピクセル回路が、
印加される電流の量に対応して発光する有機電界発光素子、
ソースに前記データ線が連結され、ゲートに前記走査線が連結されて、前記走査線に印加される選択信号に応答して前記データ線に印加されるデータ電圧をスイッチングするための第１スイッチ、
ドレーンに前記第１スイッチのドレーンが連結されている第２薄膜トランジスタ、
ソースに接地電圧が連結され、ゲートに前記第２薄膜トランジスタのゲート及びソースが共に連結され、かつ、ドレーンに前記有機電界発光素子が連結されて、前記第１スイッチと前記第２薄膜トランジスタを通ってゲートに入力される前記データ電圧に対応して前記有機電界発光素子に電流を供給する第１薄膜トランジスタ、
前記第１薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持するためのコンデンサー、
ゲートに制御信号が印加され、ソースに前記第１薄膜トランジスタのゲートと前記第２薄膜トランジスタのゲート及びソースが共に連結されて、前記制御信号に応答して前記第１薄膜トランジスタのゲートに印加されたデータ電圧を初期化する第２スイッチを備え、
前記第２スイッチは、ドレーンにリセットのための所定電圧が印加される第４薄膜トランジスタであり、
前記制御信号は、直前の走査線の選択信号であり、
前記第４薄膜トランジスタは、ゲートとドレーンが互いに連結されることを特徴とするピクセル回路。
【請求項５】
前記第１薄膜トランジスタと前記第２薄膜トランジスタは同一のしきい電圧値を有する請求項１乃至４のいずれか１項に記載のピクセル回路。
【請求項６】
前記第１薄膜トランジスタと前記第２薄膜トランジスタは前記データ線と平行しており、同一線上に形成される請求項５に記載のピクセル回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のピクセル回路を備えた有機電界発光表示装置。
【請求項８】
画像信号を示すデータ電圧を前記複数のデータ線に印加する第１段階、
前記ピクセルの行を選択するための選択信号を前記複数の走査線に順次に印加する第２段階、
前記選択信号に応答して前記データ線に印加されたデータ電圧をスイッチングした後、印加されたデータ電圧を前記薄膜トランジスタのしきい電圧偏差を減らすために補償する第３段階、及び
前記補償されたデータ電圧を前記薄膜トランジスタのゲートに伝達して前記有機電界発光表示素子に電流を供給する第４段階を、含み、
請求項１乃至６のいずれか１項に記載のピクセル回路を備えた有機電界発光表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は有機電界発光（electroluminescent ; 以下、'EL'とする）表示装置、有機ＥＬ表示装置の駆動方法及び有機ＥＬ表示装置のピクセル回路に関し、さらに詳しくは有機ＥＬ表示装置のピクセルを薄膜トランジスタ（thin film transistor ; 以下、'TFT'とする）を利用して駆動する場合にＴＦＴのしきい電圧（threshold voltage）誤差を補償して高輝度階調再現を可能にする有機ＥＬ表示装置、有機ＥＬ表示装置の駆動方法及びピクセル回路に関する。
【０００２】
【従来の技術】
一般に有機ＥＬ表示装置は蛍光性有機化合物を電気的に励起して発光させる表示装置であって、Ｎ×Ｍ個に行列配置された有機発光セルを電圧駆動あるいは電流駆動して映像を表現できるようになっている。
このような有機発光セルは図１に示すように、アノード（ＩＴＯ）、有機薄膜、カソードレイヤ（Metal）の積層構造を有している。有機薄膜は電子と正孔の均衡を良くして発光効率を向上させるために発光層（EML: emitting layer）、電子輸送層（ETL: Electron Transport Layer）及び、正孔輸送層（HTL: Hole Transport Layer）を含む多層構造からなり、また独立の電子注入層（EIL: Electron Injecting Layer）と正孔注入層（HIL: Hole Injecting Layer）を含んでいる。
【０００３】
このような有機発光セルを駆動する方式には、単純マトリックスである受動駆動（passive matrix）方式と、ＴＦＴを利用した能動駆動（active matrix）方式がある。
単純マトリックス方式は正極線と負極線を直交させて形成し、ラインを選択して各ピクセルを瞬間的に駆動するが、能動駆動方式はＴＦＴとコンデンサーを各ＩＴＯ画素電極に接続してコンデンサー容量によって電圧を維持し、比較的長時間駆動するようにする駆動方式である。
【０００４】
図２は有機ＥＬ素子を、ＴＦＴを利用して駆動するためのピクセル回路であって、Ｎ×Ｍ個のピクセル群のうちの一つｎ行ｍ烈交点を代表的に示したものである。
図２に示す構造では、有機ＥＬ素子（ＯＥＬＤ）に電流を制御する電流駆動形トランジスタ（Ｍｂ）が連結されて発光のための電流を供給する。電流駆動形トランジスタ（Ｍｂ）の電流量はスイッチングトランジスタ（Ｍａ）を通って印加されるデータ電圧によって制御される。
この時、印加された電圧を一定期間維持するためのコンデンサー（C）がトランジスタ（Ｍｂ）のソースとゲートの間に連結される。トランジスタ（Ｍａ）のゲートにはｎ番目の選択信号線（Ｓｅｌｅｃｔ[ｎ]）が連結されており、ソース側にはｍ番目のデータ線（Ｄａｔａ[ｍ]）が連結されている。
【０００５】
この構造のピクセルの動作を説明すると、図３に示すようにスイッチングトランジスタ（Ｍａ）のゲートに印加されるｎ番目の選択信号（Ｓｅｌｅｃｔ[ｎ]）によってトランジスタ（Ｍａ）がオンになると、データ線を通ってデータ電圧（VDATA）が駆動用トランジスタ（Ｍｂ）のゲート（ノードＡ）に印加される。そして、ゲートに印加されるデータ電圧（VDATA）に対応してトランジスタ（Ｍｂ）を通じて有機ＥＬ素子（ＯＥＬＤ）に電流が流れて発光する。
【０００６】
この時、有機ＥＬ素子に流れる電流は数１に示す式１の通りである。
【数１】
0004549594.tif 000002
ここで、ＩOELDは有機ＥＬ素子に流れる電流、ＶGSはトランジスタ（Ｍｂ）のソースとゲートの間の電圧、ＶTHはトランジスタ（Ｍｂ）のしきい電圧、ＶDATAはデータ電圧、βは定数値を示す。ＶDDは電源電圧である。
【０００７】
前記式１に示したように、図２に示したピクセル回路によると印加されるデータ電圧（VDATA）に対応する電流が有機ＥＬ素子（ＯＥＬＤ）に供給され、供給された電流に対応して有機ＥＬ素子が発光する。この時、印加されるデータ電圧（VDATA）は階調を表現するために一定の範囲で多段階の値を取る。
【０００８】
【発明が解決しようとする課題】
ところが、前記のような従来のピクセル回路では、製造工程の不均一性によって生じるＴＦＴのしきい電圧（ＶTH）の偏差で高輝度の階調再現を得にくい場合がある。
例えば、３ＶでピクセルのＴＦＴを駆動する場合、８ビット（２５６）階調を表現するためには１２ｍＶ（=３Ｖ/２５６）間隔でＴＦＴのゲート電圧に電圧を印加しなければならないが、製造工程のばらつきによるＴＦＴのしきい電圧の偏差が１００ｍＶである場合には高輝度の階調を良好に表現するのに問題が残る。
【０００９】
本発明は前記のような問題点を解決するために薄膜トランジスタ（ＴＦＴ）のしきい電圧の偏差を補償して高輝度の階調を表現することができる有機ＥＬ表示装置を提供することにその目的がある。
【００１０】
【課題を解決するための手段】
上記目的を達成するための本発明の一つの特徴による有機電界発光表示装置は、請求項１に記載されているように、
画像信号を示すデータ電圧を伝達する複数のデータ線、選択信号を伝達するための複数の走査線、及び前記複数のデータ線と前記複数の走査線によって規定される複数のピクセルに各々形成される複数のピクセル回路を備え、
前記ピクセル回路が、
印加される電流の量に対応する光を発光する有機電界発光素子、
前記走査線に印加される選択信号に応答して前記データ線に印加されるデータ電圧をスイッチングするための第１スイッチ、
前記第１スイッチを通ってゲートに入力される前記データ電圧に対応して前記有機電界発光素子に電流を供給する第１薄膜トランジスタ、
前記第１薄膜トランジスタのしきい電圧偏差を補償するため、前記第１薄膜トランジスタのゲートにゲートが連結されている第２薄膜トランジスタ、及び
前記第１薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持するためのコンデンサーを備えたことにある。
ここで、請求項２に記載されているように、制御信号に応答して前記第１薄膜トランジスタのゲートに印加されたデータ電圧を初期化する第２スイッチを有することが好ましい。
【００１１】
さらに、請求項７又は１２に記載されているように、前記第１スイッチは、ゲートに前記走査線が連結され、ソース（またはドレーン）に前記データ線が連結されて、ドレーン（またはソース）に前記第２薄膜トランジスタのドレーン（またはソース）が連結される第３薄膜トランジスタであり、
前記第２スイッチは、ゲートに前記制御信号が印加され、ソース（またはドレーン）に前記第１薄膜トランジスタのゲートが連結されて、ドレーン（またはソース）にリセットのための所定電圧が印加される第４薄膜トランジスタであることが好ましい。
【００１２】
一方、複数のデータ線、前記複数のデータ線に交差する複数の走査線、前記複数のデータ線と複数の走査線によって規定される領域に形成されて各々有機電界発光素子に電流を供給する薄膜トランジスタを有する行列形態の複数のピクセルを含む有機電界発光表示装置の駆動方法において、請求項１８に記載されているように、画像信号を示すデータ電圧を前記複数のデータ線に印加する第１段階、
前記ピクセルの行を選択するための選択信号を前記複数の走査線に順次に印加する第２段階、
前記選択信号に応答して前記データ線に印加されたデータ電圧をスイッチングした後、印加されたデータ電圧を前記薄膜トランジスタのしきい電圧偏差を減らすために補償する第３段階、及び
前記補償されたデータ電圧を前記薄膜トランジスタのゲートに伝達して前記有機電界発光表示素子に電流を供給する第４段階を、
含むことが好ましい。
この場合、請求項１９に記載されているように、制御信号に応答して前記薄膜トランジスタのゲートに印加されたデータ電圧を初期化する第５段階を含むことが好ましい。
【００１３】
さらに、複数のデータ線と複数の走査線によって規定される複数のピクセルに各々形成される複数のピクセル回路において、請求項２３に記載されているように、
前記ピクセル回路は、
有機電界発光素子、
前記電界発光素子にドレーンが電気的に連結される第１薄膜トランジスタ、
前記第１薄膜トランジスタのゲートにゲートとソースが共に連結される第２薄膜トランジスタ、
前記走査線に制御端子が連結され、前記データ線と前記第２薄膜トランジスタのソースに各々第１端子及び第２端子が電気的に連結される第１スイッチ、
及び、前記第１薄膜トランジスタのゲートとソースの間に連結されるコンデンサーを含むことが好ましい。
さらに、この構成において、請求項２７、２９に記載されているように、
前記第１スイッチは、ゲートに前記走査線が連結され、ソース（またはドレーン）に前記データ線が連結されて、ドレーン（またはソース）に前記第２薄膜トランジスタのドレーン（またはソース）が連結される第３薄膜トランジスタであり、
前記第２スイッチは、ゲートに前記制御信号が印加され、ソース（またはドレーン）に前記第１薄膜トランジスタのゲートが連結されて、ドレーン（またはソース）にリセットのための所定電圧が印加される第４薄膜トランジスタであることが好ましい。
【００１４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施の形態を詳細に説明する。
【００１５】
図４は本発明の実施の形態による有機ＥＬ表示装置を示す図面である。
【００１６】
図４に示したように、本発明の実施の形態による有機ＥＬ表示装置は有機ＥＬ表示装置パネル１０、データドライバー（Data Driver)３０、走査ドライバー（SCAN Driver)２０を有して構成される。
【００１７】
有機ＥＬ表示装置パネル１０は画像信号を示すデータ電圧を伝達する複数のデータ線（Ｄ１、Ｄ２、Ｄ３、、、Ｄｙ）、選択信号を伝達するための走査線（Ｓ１、Ｓ２、Ｓ３、 …,Ｓｚ）、前記複数のデータ線と複数の走査線の交点毎に規定されるピクセルに各々形成されるピクセル回路１１を有する。
【００１８】
データドライバー３０は複数のデータ線に画像信号を示すデータ電圧を印加し、走査ドライバー２０は複数の走査線に選択信号を順次に印加する。
【００１９】
図５は、各々本発明の実施の形態によるピクセル回路１１を示す図面である。
【００２０】
図５に示したように、本発明の実施の形態によるピクセル回路１１は有機ＥＬ素子（ＯＥＬＤ）、薄膜トランジスタ（Ｍ１、Ｍ２）、スイッチ（Ｓ１、Ｓ２）、コンデンサー（Ｃ１）を備えている。
【００２１】
有機ＥＬ素子（ＯＥＬＤ）は印加される電流の量に対応する光を発光し、電流駆動用トランジスタ（Ｍ１）は、電源電圧（ＶＤＤ）にソースが連結されて、有機ＥＬ素子（ＯＥＬＤ）にドレーンが連結され、ゲートに印加されるデータ線から供給されるデータ電圧に対応する電流を有機ＥＬ素子に供給する。
【００２２】
トランジスタ（Ｍ２）は、前記トランジスタ（Ｍ１）のゲートにゲートとドレーンが各々連結されてダイオード機能を果たし、前記電流駆動用トランジスタ（Ｍ１）のしきい電圧偏差を補償する役割を果たす。図５に示したピクセル回路によると、電流駆動用トランジスタ（Ｍ１）としきい電圧補償用トランジスタ（Ｍ２）をＰＭＯＳ形薄膜トランジスタで構成したが、後述するようにＮＭＯＳ形薄膜トランジスタで構成することも可能である。
【００２３】
コンデンサー（Ｃ１）は電源電圧（ＶＤＤ）とトランジスタ（Ｍ１）のゲートの間に連結されてトランジスタ（Ｍ１）のゲートに印加されるデータ電圧を一定期間維持する。
【００２４】
スイッチ（Ｓ１）は走査線から印加される選択信号（Ｓｅｌｅｃｔ[ｎ]）に応答してスイッチングして、データ線に印加されるデータ電圧を電圧補償用トランジスタ（Ｍ２）を通じて電流駆動用トランジスタ（Ｍ１）に伝達する。スイッチ（Ｓ２）はリセット信号（Ｒｅｓｅｔ）に応答して電流駆動用トランジスタ（Ｍ１）のゲート電圧を初期化する。
【００２５】
次には図５に示した本発明の実施の形態によるピクセル回路の動作を説明する。
【００２６】
スイッチ（Ｓ１）に印加される選択信号（Ｓｅｌｅｃｔ[ｎ]）によってスイッチ（Ｓ１）がオンになると、データ線に印加されたデータ電圧（VDATA）が電圧補償用トランジスタ（Ｍ２）を通じて電流駆動用トランジスタ（Ｍ１）のゲート（ノードＡ）に伝達される。そして、ゲートに印加されるデータ電圧（VDATA）に対応してトランジスタ（Ｍ１）を通じて有機ＥＬ素子（ＯＥＬＤ）に電流が流れて発光が行われる。
【００２７】
この時、本発明の実施の形態によって有機ＥＬ素子に流れる電流は次の数２に示す式２の通りである。
【数２】
0004549594.tif 000003
ここで、ＩOELDは有機ＥＬ素子に流れる電流、ＶGSは電流駆動用トランジスタ（Ｍ１）のソースとゲートの間の電圧、ＶTH1は電流駆動用トランジスタ（Ｍ１）のしきい電圧、ＶTH2は電圧補償用トランジスタ（Ｍ２）のしきい電圧、βは定数値を示す。ＶDDは電源電圧である。
【００２８】
この時、電流駆動用トランジスタ（Ｍ１）と電圧補償用トランジスタ（Ｍ２）のしきい電圧が殆ど同一であれば、つまり、ＶTH1=ＶTH2であれば、式２は次の数３に示す式３で表現できる。実際に本発明の実施の形態によれば、トランジスタ（Ｍ１）とトランジスタ（Ｍ２）が殆ど同一な工程条件で製造されるために二つのトランジスタのしきい電圧の間には偏差が殆どなく、しきい電圧が同一になる。
【００２９】
【数３】
0004549594.tif 000004
【００３０】
従って、本発明の実施の形態によれば有機ＥＬ素子（ＯＥＬＤ）が数３に示す式３から分かるように、電流駆動用トランジスタ（Ｍ１）のしきい電圧に関係なくデータ線に印加されるデータ電圧に対応する電流が流れる。つまり、本発明の実施の形態によればトランジスタ（Ｍ２）が電流駆動用トランジスタ（Ｍ１）のしきい電圧の偏差を補償するために有機ＥＬ素子に流れる電流を微細に制御することができて高精度の階調を表現できる有機ＥＬ表示装置を提供することができる。
【００３１】
一方、本発明の実施の形態によれば直前のフレーム期間のデータが高いレベルの電圧であり、その次のフレーム期間のデータが低いレベルの電圧であればトランジスタ（Ｍ２）のダイオード連結特性によってノードＡにはそれ以上データ信号が印加できなくなるのでスイッチ（Ｓ２）をおいてノードＡをフレームごとに所定レベル（例えば、接地レベル）に初期化する。この時スイッチ（Ｓ２）は後述するように別途のリセット信号を利用して駆動することができ、ＯＥＬＤピクセルの開口率を高めるために直前の選択信号（Ｓｅｌｅｃｔ[ｎ−１]）で駆動することもできる。
【００３２】
図６は本発明の第１実施の形態による有機ＥＬ表示装置のピクセル回路を示す図面である。図６に示したように、本発明の第１実施の形態によるピクセル回路は図５に示したピクセル回路と同様に電流駆動用トランジスタ（Ｍ１）としきい電圧補償用トランジスタ（Ｍ２）をＰＭＯＳトランジスタで構成し、スイッチ（Ｓ１、Ｓ２）も各々ＰＭＯＳ形トランジスタ（Ｍ３、Ｍ４）で構成した。
【００３３】
また、トランジスタ（Ｍ１）のゲート電圧をリセットさせるためのトランジスタ（Ｍ４）のゲートには別途のリセット信号（Ｒｅｓｅｔ）が印加される。
【００３４】
図８（イ）及び図８（ロ）は図６に示したピクセル回路を駆動するためのタイミング図である。
【００３５】
まず、図８（イ）を参照すると、最初のリセット信号（Ｒｅｓｅｔ）によってノードＡを初期化させた後、選択信号（Ｓｅｌｅｃｔ[ｎ]）により該当ピクセル行を選択し、その後データ信号（Ｄａｔａ[ｍ]）を印加してｍ列の該当ピクセルを発光させる。つまり、図８（イ）に示した駆動方法によればリセット信号、選択信号、データ信号の順序で各トランジスタに信号が印加される。
【００３６】
具体的には、トランジスタ（Ｍ４）のゲートに外部リセット（Ｒｅｓｅｔ）信号を印加して、まずノードＡを接地レベルに初期化した後、選択信号（Ｓｅｌｅｃｔ[ｎ]）をトランジスタ（Ｍ４）のゲートに印加して該当ピクセル行を活性化する。その後、活性化したトランジスタ（Ｍ４）のソースにデータ信号（Ｄａｔａ[ｍ]）を印加してｍ列の電流駆動用トランジスタ（Ｍ１）を駆動させる。この時、電流駆動用トランジスタ（Ｍ１）を通じて有機ＥＬ素子に流れる電流は前述した式３の通りである。
【００３７】
一方、外部リセット信号を使用する本発明の第１実施の形態によるピクセル回路は図８（イ）に示したタイミング図以外に図８（ロ）に示したタイミング図を利用して駆動することができる。
【００３８】
図８（ロ）の例にあっては、最初リセット信号（Ｒｅｓｅｔ）によってノードＡを初期化させた後、ｍ列のデータ線にデータ信号（Ｄａｔａ[ｍ]）を印加し、その後選択信号（Ｓｅｌｅｃｔ[ｎ]）によりｎ行の該当ピクセルを選択する。つまり、図８（ロ）に示した駆動方法によるとリセット信号、データ信号、選択信号の順序に各トランジスタに信号が印加される。
【００３９】
図７は本発明の第２実施の形態による有機ＥＬ表示装置のピクセル回路を示す図面である。本発明の第２実施の形態によるピクセル回路は図６に示したピクセル回路と殆ど同一な構成を有するが、トランジスタ（Ｍ４）のゲートが直前の走査線に連結されるという点が異なる。つまり、本発明の第２実施の形態によるピクセル回路はトランジスタ（Ｍ４）のゲートに印加する信号を、独立の外部リセット信号を使用する代わりに直前の走査線の選択信号（Ｓｅｌｅｃｔ[ｎ−１]）を利用する。
【００４０】
このように、外部の別の外部リセット信号を利用しない場合にはリセット信号を伝達するための別途の配線が必要でないためにピクセルの開口率を高めることができるという長所がある。
【００４１】
図９は本発明の第２実施の形態による有機ＥＬ表示装置を駆動するためのタイミング図である。
【００４２】
図９に示したように、直前の走査信号を利用してノードＡをリセットさせる本発明の第２実施の形態によると必ず直前の選択信号（リセット信号）、データ信号、現在の選択信号の順序に各トランジスタに信号を印加しなければならない。
つまり、現在の選択信号（Select[ｎ]）が走査線に印加される前にデータ線にデータ電圧が印加されなければならない。
【００４３】
万一、図８（イ）に示したように現在のデータ電圧が印加される前に選択信号（Select[ｎ]）が印加される場合にはデータ線に印加されていた直前のデータ電圧がトランジスタ（Ｍ４）を通じて電流駆動用トランジスタ（Ｍ１）に印加される。従って、必ずデータ線に現在のデータ電圧が印加された後、選択信号が印加されなければならない。
【００４４】
図１０は本発明の第３実施の形態による有機ＥＬ表示装置のピクセル回路を示し、図１１（イ）及び図１１（ロ）は図１０に示したピクセル回路を駆動するためのタイミング図である。図１０に示したように、本発明の第３実施の形態によるピクセル回路は図６または図７に示したピクセル回路の全てのトランジスタが前例のＰＭＯＳ形からＮＭＯＳ形トランジスタ（Ｍ５、Ｍ６、Ｍ７、Ｍ８）に変化しており、図６または図７に示した回路に対して完全に対称構造をしている。
これによって、ピクセル面積に占めるトランジスタ面積が減少する効果がある（ＮＭＯＳは易動度が大きいので、チャンネル幅を小さくできる）。
【００４５】
図１０に示したピクセル回路の動作説明及び図１１（イ）及び図１１（ロ）に示したタイミング図の説明は、図６及び図７について、既に説明した内容をもとにして、本発明の属する技術分野における通常の知識を有する者であれば容易に分かる内容であるので、重複する説明を省略する。
【００４６】
図１２は本発明の第４実施の形態による有機ＥＬ表示装置を示す図面である。
【００４７】
図１２に示したように、本発明の第４実施の形態によるピクセル回路は図６または図７に示したピクセル回路と殆ど同じ構成を有するが、スイッチングトランジスタ（Ｍ４）のドレーンを接地する代わりにプリチャージ電圧（Ｖpre）を印加するという点が異なる。このように、トランジスタ（Ｍ４）のドレーンに接地電圧の代わりにプリチャージ電圧を印加すればノードＡの初期化電圧を接地レベルの代わりにプリチャージ（Ｖpre）電圧レベルまで高めることができるのでトランジスタのスイッチング（switching）時間だけでなく消費電力までも減らすことができるという長所がある。この時、プリチャージ電圧は最大グレーレベルに到達するためにノードＡに印加される電圧（つまり、データ線に印加される最低電圧）より多少低い値に設定するのが好ましい。
【００４８】
図１３は本発明の第５実施の形態による有機ＥＬ表示装置を示す図面である。
【００４９】
図１３に示したように、本発明の第５実施の形態によるピクセル回路は図６または図７に示したピクセル回路と殆ど同一な構成を有するが、スイッチングトランジスタ（Ｍ４）のドレーンとゲートが連結されてダイオード機能を行い、トランジスタ（Ｍ４）のゲート（つまり、ダイオードの入力端子）に外部リセット信号端子または直前の走査線が連結されるという点が異なる。
【００５０】
図１３に示したように、本発明の実施の形態によるとダイオード連結されたトランジスタ（Ｍ４）によってもノードＡを初期化させることができるが、このように接地電圧やプリチャージ電圧を利用する代わりに、リセット信号や直前の選択信号を利用する場合には、別途の接地配線やプリチャージ配線を形成する必要がないために全体的に配線の数を減らすことができて開口率を高めることができるという長所がある。
【００５１】
図１４は本発明の第６実施の形態による有機ＥＬ表示装置を示す図面である。
【００５２】
図１４に示したように、本発明の第６実施の形態によるピクセル回路は図６に示したピクセル回路と殆ど同じ構成を有するが、ＰＭＯＳ形トランジスタ（Ｍ４）を使用する代わりにＮＭＯＳ形トランジスタ（Ｍ９）を使用する点が異なる。
図１４でトランジスタ（Ｍ９）のゲートには外部の別途リセット信号が印加される。
【００５３】
図６に示したようにリセット信号が印加されるスイッチングトランジスタ（Ｍ４）がＰＭＯＳトランジスタである場合には、リセット動作時にトランジスタ（Ｍ４）のゲートには一定の電圧（例えば、接地レベル）が印加される反面、トランジスタ（Ｍ４）のソース（ノードＡ）の電圧はリセット動作の影響で継続して低くなる。従って、トランジスタ（Ｍ４）のゲートとソースの間の電圧（VGS）が続けて低くなってノードＡからトランジスタ（Ｍ４）を通じて接地点またはプリチャージ電圧点に流れる電流が引続き減少しリセットに相当な時間がかかる。
また、トランジスタ（Ｍ４）がオンになるためにはトランジスタ（Ｍ４）のゲートとソース間の電圧差がしきい電圧（ＶTH）の絶対値より大きくなければならないために、リセット動作時に印加されるリセット信号が接地電圧であると仮定すればノードＡの実際最低電圧は|ＶTH|となる。
【００５４】
これに比べて、本発明の第６実施の形態によるピクセル回路によればスイッチングトランジスタ（Ｍ９）としてＮＭＯＳトランジスタを用いるために、ノードＡの接地最低電圧を殆ど接地レベルまで低くすることができるので階調を表現するためのデータ電圧幅をさらに広めることができる長所がある。
また、トランジスタ（Ｍ９）のゲートとソースの間の電圧（VGS）が図６とは異なって一定であるため、ノードＡからトランジスタ（Ｍ４）を通じて接地点またはプリチャージ電圧点に流れる電流が一定で迅速にリセットを行うことができるという長所がある。
【００５５】
図１６は本発明の第６実施の形態によるピクセル回路を駆動するためのタイミング図である。図１６に示したように、第６実施の形態によるピクセル回路はリセット信号がゲートに印加されるトランジスタ（Ｍ９）がＮＭＯＳ形トランジスタであるために、リセット信号が図８（イ）に示したリセット信号と反対の波形を有する。
【００５６】
一方、図１４に示したピクセル回路に対する動作と図１６に示したタイミング図に対する説明は以前の説明から本発明の属する技術分野における通常の知識を有する者が容易に理解できるので重複する説明は省略する。
【００５７】
図１５は発明の第７実施の形態による有機ＥＬ表示装置のピクセル回路を示し、図１７は図１５に用いられる駆動波形のタイミング図である。
【００５８】
図１５に示したように、本発明の第７実施の形態によるピクセル回路は図１４に示したピクセル回路と殆ど同一な構成を有するが、ＮＭＯＳトランジスタ（Ｍ９）のゲートに直前の走査線が連結されて直前の選択信号（Ｓｅｌｅｃｔ[ｎ−１]）がリセット信号として用いられるという点と走査線にゲートが連結されるトランジスタ（Ｍ１０）がＮＭＯＳトランジスタという点が異なる。
【００５９】
図１５に示したように、ＮＭＯＳトランジスタ（Ｍ９）のゲートに連結されるリセット信号を直前の選択信号を使用する場合には、データ電圧をスイッチングするためのトランジスタも同様にＮＭＯＳトランジスタを利用しなければならない。
【００６０】
図１７に示したように、本発明の第７実施の形態によるピクセル回路は直前の選択信号を利用してノードＡをリセットさせるために、図９と同様に直前の選択信号（リセット信号）、データ信号、現在の選択信号の順序に各トランジスタに信号を印加しなければならない。
【００６１】
図１８及び図１９は各々本発明の第８及び第９実施の形態による有機ＥＬ表示装置のピクセル回路を示す図面である。
【００６２】
図１８及び図１９に示したピクセル回路は各々図１４及び図１５に示したピクセル回路と各々ＰＭＯＳトランジスタとＮＭＯＳトランジスタが対称的に変わったものである。
【００６３】
図１８及び図１９に示したピクセル回路の動作及び動作タイミング図は以前に説明した内容から当業者が容易に理解できるので、以下重複する説明を省略する。
【００６４】
次に、本発明の実施の形態による有機電界発光表示装置の配置構造及び断面構造を説明する。
【００６５】
図２０は本発明の実施の形態による有機ＥＬ表示装置の配置構造を示した図面であり、具体的に図１３に示したピクセル回路の配置構造を示す図面である。
【００６６】
図２１は図２０のＡ−Ｂ線に対する断面図である。
【００６７】
図２０及び図２１で、Ｉ、ＩＩ、ＩＩＩ、Ｖ領域は各々薄膜トランジスタ（Ｍ４）、薄膜トランジスタ（Ｍ２）、薄膜トランジスタ（Ｍ１）、隣接ピクセルの薄膜トランジスタ（Ｍ４）が形成される領域であり、ＩＶ領域は有機ＥＬ素子（ＯＥＬＤ）が形成される領域である。
【００６８】
図２０及び図２１に示したように、透明な絶縁基板１００上に多結晶シリコン層２００が形成されており、多結晶シリコン層２００が形成されている基板１００上にはシリコンダイオキサイド（ＳｉＯ2）やシリコンナイトライド（ＳｉＮx）などからなるゲート絶縁膜３００が形成されている。
【００６９】
ゲート絶縁膜３００上にはシリコン層２００と交差するようにアルミニウム（Ａｌ）、クロム（Ｃｒ）等で作られたゲート線４００が横方向に形成されている。ゲート線４００がＩ領域及びＶ領域のシリコン層２００と重なる部分に各々ゲート電極４１０が形成される。また、キャパシタンスを形成するための第１維持電極線４５０がゲート線４００と同一層に同一物質で形成されている。この第１維持電極線４５０がＩＩ領域及びＩＩＩ領域のシリコン層２００と重なる部分に各々ゲート電極４１０が形成される。
【００７０】
この時、シリコン層２００の中で、ゲート電極４１０下部に置かれた部分はドーピングされていなく、その両側は各々ｎ形不純物でドーピングされているが、ｎ形不純物でドーピングされている領域が各々ソース領域２３０及びドレーン領域２１０を形成しドーピングされていない領域がチャンネル領域２２０を形成する。
【００７１】
ゲート線４００及び第１維持電極線４５０などのゲート配線層上部にはシリコンダイオキサイド、シリコンナイトライドなどの物質からなる層間絶縁膜５００が形成されており、ゲート絶縁膜３００と層間絶縁膜５００はドレーン及びソース領域２１０、２３０を露出する接触孔（Ｃ１、Ｃ２）を有している。
【００７２】
層間絶縁膜５００上にはクロム（Ｃｒ）またはモリブデン（Ｍｏ）のような物質でデータ線６００が縦方向に形成されている。データ線６００から延びてＩ領域のシリコン層２００の一部、つまり、ソース領域２１０と重なる部分がソース電極６１０になる。この時、ドレーン電極６１０は層間絶縁膜５００に形成されている接触孔（Ｃ１）を通ってドレーン領域２１０と連結されている。
【００７３】
また、第１維持電極線４１０上に重なってキャパシタンスを形成するための第２維持電極線６５０がデータ線６００と同一層に同一物質で形成されている。この第２維持電極線６５０がＩＩＩ領域のシリコン層２００の一部、つまり、ソース領域２１０と重なる部分がソース電極６１０になる。この時、ソース電極６１０は接触孔（Ｃ１）を通ってソース領域２１０に連結されている。
【００７４】
また、第１信号線６４０、第２信号線６６０、第３信号線６７０及び第４信号線６８０がデータ線６００と同一層に同一物質で形成されている。第１信号線６４０がＩＩ領域のシリコン層２００の一部、つまり、ドレーン領域２３０と重なる部分がソース電極６２０になり、第２信号線６６０がＶ領域のソース領域２１０と重なる部分がソース電極６１０になる。第３信号線６７０がＶ領域のソース領域２３０と重なる部分がソース電極６１０になり、第４信号線６８０がＩＩＩ領域のドレーン領域と重なる部分がドレーン電極６２０になる。この時、ソース電極６１０及びドレーン電極６２０は各々接触孔（Ｃ１、Ｃ２）を通じてソース領域２１０とドレーン領域２３０に連結されている。
【００７５】
第１信号線６４０と第２信号線６６０は各々第１維持電極線４５０と接触孔（Ｃ３）を通じて接触され、これにより図１３に示した等価回路のようにトランジスタ（Ｍ２）のドレーン電極がトランジスタ（Ｍ２）のゲート電極、トランジスタ（Ｍ１）のゲート電極、トランジスタ（Ｍ４）のドレーン電極に電気的に連結される。第３信号線６７０は接触孔（Ｃ３）を通じて選択ゲート線（Ｓｅｌｅｃｔ[ｎ−１]）に接触され、これにより図３に示した等価回路のように、トランジスタ（Ｍ４）のソース電極が選択ゲート線に電気的に連結される。
【００７６】
データ線６００とソース及びドレーン電極６１０、６２０などのデータ配線上にはシリコンオキサイド、シリコンナイトライドからなる保護絶縁膜７００が覆っている。領域ＩＶに形成される保護絶縁膜７００上にはＩＴＯ（indium-tin-oxide）からなる透明画素電極８００が形成されている。この画素電極８００は保護絶縁膜７００に形成されている接触孔（Ｃ４）を通じて薄膜トランジスタ（Ｍ１）のドレーン電極６２０と連結されている。
【００７７】
保護絶縁膜７００及び画素電極８００上には平坦化膜９００が形成され、平坦化膜９００と画素電極８００上に有機ＥＬ素子層９００及びカソード金属層１０００が順次に形成される。
【００７８】
図２０に示した本発明の実施の形態による有機ＥＬ表示装置によると、薄膜トランジスタ（Ｍ２）及び薄膜トランジスタ（Ｍ１）がデータ線５００と平行に同一線上に位置する。有機ＥＬ表示装置を製造する場合、一般にデータ線と平行にレーザービームをスキャンするが、本発明の実施の形態によれば薄膜トランジスタ（Ｍ２、Ｍ１）がデータ線５００と平行に同一線上に位置するために同一なレーザービームに照射される。従って、薄膜トランジスタ（Ｍ１）及び薄膜トランジスタ（Ｍ２）が殆ど同一工程条件で製造されるために、しきい電圧が殆ど同一になる。
【００７９】
結局、本発明の実施の形態によるとＶTH1=ＶTH2であるので、前述した式３の条件を殆ど満足させることができ、前述したような高階調の有機ＥＬ表示装置を実現することができる。
【００８０】
図２０及び図２１に示した本発明の実施の形態による有機ＥＬ表示装置の配置図及び断面図は一つの例示に過ぎず、その外に多様に変形して用いることができる。
【００８１】
以上では本発明の実施の形態について説明したが、本発明は前記実施の形態にだけ限定されるわけではなく、その他の様々な変更や変形が可能である。
【００８２】
【発明の効果】
以上で説明したように、本発明によれば有機ＥＬ素子を駆動するための薄膜トランジスタ（ＴＦＴ）のしきい電圧の偏差を効果的に補償してより高階調の有機ＥＬ表示装置を実現することができる長所がある。
【図面の簡単な説明】
【図１】一般的な有機電界発光素子を説明するために示した図面
【図２】有機電界発光素子を駆動するためのピクセル回路の原理図
【図３】図２に示すピクセル回路に対する駆動タイミング図
【図４】本発明の実施の形態による有機電界発光表示装置を示す図面
【図５】本発明のピクセル回路を示す図面
【図６】本発明の第１実施の形態によるピクセル回路を示す図面
【図７】本発明の第２実施の形態によるピクセル回路を示す図面
【図８】図６に示したピクセル回路に対する駆動タイミング図
【図９】図７に示したピクセル回路に対する駆動タイミング図
【図１０】本発明の第３実施の形態によるピクセル回路を示す図
【図１１】図１０に示したピクセル回路に対する駆動タイミング図
【図１２】本発明の第４実施の形態によるピクセル回路を示す図面
【図１３】本発明の第５実施の形態によるピクセル回路を示す図面
【図１４】本発明の第６実施の形態によるピクセル回路を示す図面
【図１５】本発明の第７実施の形態によるピクセル回路を示す図面
【図１６】図１４に示したピクセル回路に対する駆動タイミング図
【図１７】図１５に示したピクセル回路に対する駆動タイミング図
【図１８】本発明の第８実施の形態によるピクセル回路を示す図
【図１９】本発明の第９実施の形態によるピクセル回路を示す図面
【図２０】本発明の実施の形態による有機電界発光素子の配置構造を示した平面図
【図２１】図２０のＡ−Ｂ線に対する断面図
【符号の説明】
１０      有機ＥＬ表示装置パネル
１１      ピクセル回路
２０      走査ドライバー
３０      データドライバー
１００    絶縁基板
２００    シリコン層
２１０    ソース領域
２２０    チャンネル領域
２３０    ドレーン領域
３００    ゲート絶縁膜
４００    ゲート線
４１０    ゲート電極
４５０    第１維持電極線
５００    絶縁膜
６００    データ線
６１０    ソース電極
６２０    ドレーン電極
６４０    第１信号線
６５０    第２維持電極線
６６０    第２信号線
６７０    第３信号線
６８０    第４信号線
７００    保護絶縁膜
８００    透明画素電極
９００    平坦化膜
１０００  有機ＥＬ素子層
【図１】
0004549594.tif 000005
【図２】
0004549594.tif 000006
【図３】
0004549594.tif 000007
【図４】
0004549594.tif 000008
【図５】
0004549594.tif 000009
【図６】
0004549594.tif 000010
【図７】
0004549594.tif 000011
【図８】
0004549594.tif 000012
【図９】
0004549594.tif 000013
【図１０】
0004549594.tif 000014
【図１１】
0004549594.tif 000015
【図１２】
0004549594.tif 000016
【図１３】
0004549594.tif 000017
【図１４】
0004549594.tif 000018
【図１５】
0004549594.tif 000019
【図１６】
0004549594.tif 000020
【図１７】
0004549594.tif 000021
【図１８】
0004549594.tif 000022
【図１９】
0004549594.tif 000023
【図２０】
0004549594.tif 000024
【図２１】
0004549594.tif 000025