(57)【特許請求の範囲】
【請求項１】
ＩＣパッケージベースの一面にグリッド状に配置した複数のパットを備え、前記ＩＣパッケージベースの一面に導電性シートを張り付けて前記複数のパットを電気的に接続したＩＣパッケージ。
【請求項２】
導電性シートは、熱溶融性材料である請求項１記載のＩＣパッケージ。
【請求項３】
複数のパットを形成した面に導電性シートを張り付けて前記複数のパットを電気的に接続したＩＣチップ。
【請求項４】
導電性シートは、熱溶融性材料である請求項３記載のＩＣチップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、通信機器などの高周波信号を処理するＩＣチップ（集積回路チップ）を収容するＩＣパッケージに関し、特にＩＣの高周波特性を満たしながら耐サージ特性を確保したＩＣパッケージに関するものである。
【０００２】
【従来の技術】
図６（ａ）、（ｂ）を用いて従来のＩＣパッケージについて説明する。
【０００３】
図６（ａ）は、従来のＩＣパッケージの外観図であり、図６（ｂ）は、このＩＣパッケージに収容されるＩＣチップの外観図である。図６（ａ）、（ｂ）において、１はリード、２は封止樹脂である。また、１０はＩＣチップ、１０１はパット、１０２は回路構成領域、１０３はサージ防止素子である。
【０００４】
従来のＩＣパッケージでは、ＩＣチップ１０のパット１０１がボンディングワイヤによりリード１と接続され、封止樹脂２で封止される。封止樹脂２からはリード１の一部が突出した構造になっており、前記突出したリード１と回路基板上のパターンを半田等で接続して実装する様になっている。
【０００５】
ＩＣパッケージに収容されるＩＣチップ１０上の回路構成領域１０２に目的とする機能回路が構成されているが、この他にリード１からサージが入力されてもＩＣが破損しないように、サージ防止素子１０３が形成されている。
【０００６】
ここでサージ防止素子１０３は、ダイオードやコンデンサー、抵抗などからなりサージエネルギーを吸収する役割を果たすものである。
【０００７】
一般的に、ＩＣパッケージに入力されるサージは、ＩＣが製造されてから回路基板に実装されるまでの運搬および組立等の間に発生するものであり、回路基板への実装後はサージ素子が不要である場合が多い。
【０００８】
【発明が解決しようとする課題】
しかしながら、サージ防止素子をＩＣチップ上に構成した場合には以下に述べるような課題があった。
【０００９】
第１に、サージ防止素子はＩＣチップ上で比較的大きな面積を占めるためＩＣチップ面積が増大する。近年、ＩＣ設計ルールの微細化が進み、単位面積当たりに収容できる素子数が飛躍的に増大し、ＩＣチップ面積の縮小が可能となってきている。一般にＩＣコストはＩＣチップ面積に依存するため、ＩＣチップ面積の縮小はコスト上大きなメリットとなる。
【００１０】
ところが、サージ防止素子は、サージエネルギーを吸収するため、ある程度の大きさが必要であり、微細化による小型化は困難である。そのため、ＩＣチップ面積を縮小する上で制限となっていた。
【００１１】
第２に、ＩＣチップ内の各回路間のアイソレーションが劣化するという課題があった。前述のようにＩＣチップはボンディングワイヤによりＩＣパッケージのリードに接続され、リードは封止樹脂から突出した構造であるために、リードを回路基板上のパターンに接続したときボンディングワイヤとリードに起因するインダクタンス成分が存在する。特に高周波信号を扱う場合には、前記インダクタンス成分がアイソレーションの劣化を引き起こす。
【００１２】
図７にアイソレーション劣化のメカニズムの概念図を示す。
【００１３】
図７において、１はリード、２は封止樹脂、１０はＩＣチップ、１１は回路１、１２は回路２、１３はインダクタンス成分である。ここで、回路１と回路２はＩＣチップ上に形成されている。また、インダクタンス成分１３はボンディングワイヤおよびリードに起因するインダクタンス成分の合計である。図７はリードを接地した場合であるが、インダクタンス成分の存在により高周波的にはインピーダンスを持っている。そして、サージ防止素子１０３の寄生容量や抵抗等により回路１と回路２が結合されるため両回路間のアイソレーションが劣化する。
【００１４】
【課題を解決するための手段】
本発明は、ＩＣパッケージベースの１面にグリッド状に配置した複数のパットを備え、ＩＣパッケージベースの１面に導電性シートを張り付けて複数のパットを電気的に接続したものであるので、ＩＣチップ内のサージ防止素子がなくても耐サージ特性を満たすことができると共にＩＣチップ内の回路間のアイソレーションを大きくすることができる。
【００１５】
【発明の実施の形態】
第１の発明は、ＩＣパッケージにおいて、ＩＣパッケージベースの１面にグリッド状に配置した複数のパットを備え、前記ＩＣパッケージベースの１面に導電性シートを張り付けて複数のパットを電気的に接続したものである。そして、ＩＣチップ上にサージ防止素子を設ける必要がなく、ＩＣチップ面積を縮小できる。また、サージ防止素子によるＩＣチップ内の各回路の結合がないため、高いアイソレーションを実現できる。
【００１６】
第２の発明は、特に第１の発明における導電性シートを熱溶融性材料で構成したものである。これによれば、回路基板への実装時に導電材料を取り除く工程は不要となる。
【００１７】
第３の発明は、ＩＣチップにおいて、複数のパットを形成した面に導電性シートを張り付けて前記複数のパットを電気的に接続したものである。これによれば、回路基板にベアチップ実装する形式のＩＣチップでも耐サージ特性と高アイソレーションを両立することができる。
【００１８】
第４の発明は、特に第３の発明における導電性シートを熱溶融性材料で構成したものである。これによれば、回路基板への実装時に導電材料を取り除く工程は不要となる。
【００２０】
【実施例】
以下、図面を参照して本発明の実施例について説明する。
【００２１】
（実施例１）
本発明の実施例１を図１を用いて説明する。図１において、１はリード、２は封止樹脂、３は導電材料である。ＩＣパッケージに収容されるＩＣチップはボンディングワイヤーによりリード１と接続される。ＩＣチップとワイヤーおよびリード１の一部は封止樹脂によって封止される。
【００２２】
次に各リード間を接続するように導電材料３がリード１に取り付けられる。ここで、導電材料３として半田を用いている。具体的には、導電材料３として融点の高い（例えば１８０度）の半田線を用い、これを低融点（例えば１４０度）の半田でリード１に接合している。そして、半田線は回路基板への実装時にはリフロー工程で溶融するため、実装時に半田線を取り除く工程を設ける必要はない。
【００２３】
また、導電材料３は化学的な溶剤で溶解する導電性材料を用いることができる。前記導電性材料を導電性ペースト等の接着剤でリードに接着することにより同様のサージ防止効果を得ることができる。そして、前記導電性材料は、回路基板への実装後に溶剤で溶かして取り除くため、実装完了までリード間の接続を確実に確保することができる。
【００２４】
このように本実施例のＩＣパッケージではリードを互いに接続しているため、ＩＣチップ上にサージ防止素子を設ける必要がなく、ＩＣチップ面積を縮小できる。
【００２５】
また、サージ防止素子により各回路が結合することがないため、高いアイソレーションを実現できる。また、ＩＣパッケージの端子がリードではなくパッケージ表面にパットを形成した形式のＩＣパッケージの場合にも、リードの場合と同様にパット間を導電材料で接続することにより同様の効果が得られる。また、導電材料の取り付けは、リードまたはパットへ張り付けるほかに、塗布によって構成しても良い。
【００２６】
（実施例２）
図２（ａ）は、本発明によるＩＣパッケージの実施例２の構成を示す外観図である。
【００２７】
また、図２（ｂ）は、図２（ａ）のＡ−Ａ'線断面図である。図２（ａ）および図２（ｂ）において、１はリード、２は封止樹脂、４はフレーム、５は導電性ペーストである。そして、フレーム４は導電性材料から成っており、各リード１とフレーム４が導電性ペースト５で接着されることによって各リード間は電気的に互いに接続される。
【００２８】
また、回路基板への実装後に溶剤をもちいて導電性ペースト５を溶かし、リード１からフレーム４を取り外すことができる。ここで、導電性ペーストの代わりに、半田を用いることができる。半田を用いた場合はリフロー工程による回路基板への実装時にリードからフレームを取り外すことができる。
【００２９】
本実施例のＩＣパッケージでも実施例１と同様にＩＣチップ面積の縮小と高アイソレーションを実現できる。さらに、本実施例ではフレームを用いるため、リード間の接続と実装後の取り外しを容易に行うことができる。
【００３０】
（実施例３）
図３は、ＩＣパッケージを裏面から見た外観図である。図３において、６はＩＣパッケージベース、７はパット、８は導電性シートである。
【００３１】
本実施例３はグリッド状にパットを構成したＩＣパッケージについてのものであり、ＩＣパッケージベース６の表面にＩＣチップが実装された後、樹脂封止される。ここでＩＣチップのパットとＩＣパッケージベース６の裏面に構成されたパットが電気的に接続されている。
【００３２】
次に、ＩＣパッケージベース６裏面に導電性シート８が張り付けられる。ここで、導電性シート８は、半田シートを用いることができる。半田シートの張り付けは、融点の高い（例えば１８０度）の半田シートを、低融点（例えば１４０度）の半田を融かしてパットに接合することにより実現できる。
【００３３】
そして、薄い半田シートを用いることにより回路基板への実装時にはリフロー工程で溶融するため、実装時に半田シートを取り除く工程は不要である。
【００３４】
また、導電性シート８は化学的な溶剤で溶解するシートを用いることができる。前記導電性シートを導電性ペースト等の接着剤でパットに接着することにより同様のサージ防止効果を得ることができる。
【００３５】
また、導電性シート８をＩＣパッケージベースのパットに張り付ける代わりに、導電性ペーストまたは塗料または溶融した半田をＩＣパッケージベース６の裏面に塗布することによっても同様のサージ防止効果を得ることができる。
【００３６】
また、裏面にパットを設け、回路基板にベアチップ実装する形式のＩＣチップでも同様の構成を取ることができる。
【００３７】
本実施例３の構成でも同様にＩＣチップ上にサージ防止素子は不要となり、ＩＣチップ面積の縮小と高アイソレーションを両立できる。
【００３８】
（実施例４）
図４は、本発明によるＩＣパッケージの実施例４の構成を示す外観図である。図４において、１はリード、２は封止樹脂、９はグランドリードである。
【００３９】
ＩＣチップはワイヤーによりリード１と接続される。ＩＣチップとワイヤーおよびリード１の一部は封止樹脂２によって封止される。上記の工程までは、前記実施例１などと同様である。
【００４０】
本実施例４のＩＣパッケージの特徴は、回路基板に実装されたときにグランドに接続されるリードすなわちグランドリード９が複数あり、各グランドリード９が互いに接続された構造になっているところである。さらに、上記グランドリード９間の接続は、ＩＣパッケージが回路基板に実装されたときに回路基板上のグランドパターンとグランドリード９が接続される点付近で行われていることが特徴である。
【００４１】
このようにグランドリード９を接続した場合のメリットは、耐サージ特性とＩＣチップ内の回路間のアイソレーションを両立できることである。以下に、図５を用いてその理由を説明する。
【００４２】
図５において、１はリード、２は封止樹脂、１０はＩＣチップ、１１は回路１、１２は回路２、１３はインダクタンス成分である。
【００４３】
ここで、回路１と回路２はＩＣチップ上に形成されている。また、インダクタンス成分１３はボンディングワイヤおよびグランドリードに起因するインダクタンス成分の合計である。
【００４４】
グランドリードは回路基板へ実装後は回路基板上のパターンで接続されることになるが、運搬および組立等の間は接続されていない。そのため耐サージ特性を確保するためには回路１と回路２のグランドラインを接続する必要がある。本実施例４ではグランドリードの先端付近、すなわち実装したときに回路基板とグランドリードが接続される点付近で互いに接続した構成としている。このため、実装前でも各グランドラインが接続されており、加えて実装後には回路１と回路２のグランドラインが１点アースされるため回路１と回路２の共通インピーダンスを持たない。従って、耐サージ特性と回路間の高アイソレーションを両立することができる。
【００４５】
【発明の効果】
以上の説明から明らかなように本発明のＩＣパッケージによれば、次の効果が得られる。
【００４６】
複数のリードまたはパットを導電材料で接続しているため、ＩＣチップ上にサージ防止素子を設ける必要がなく、ＩＣチップ面積を縮小できる。そしてサージ防止素子をＩＣチップ上に構成する必要がないためＩＣチップ内の各回路の結合がなく、高いアイソレーションを実現できる。
【００４７】
また、導電材料を熱溶融性材料で構成しており、リフロー工程でＩＣパッケージを回路基板に実装するときに導電材料が溶融するため、実装後に導電材料を取り除く工程は不要となる。
【００４８】
また、導電材料を溶剤に対して溶解性の材料で構成しており、回路基板への実装後に導電性材料を溶剤で溶かして取り除くことができ、実装完了までリード間の接続を確実に確保することができる。
【００４９】
また、複数のグランドリードを、前記複数のグランドリードが実装する回路基板のパターンと接続する位置で前記複数のグランドリードを互いに接続しており、独立したグランドで構成された複数のＩＣチップ内部回路が互いに共通インピーダンスを持たないようにできるため、耐サージ特性と回路間のアイソレーションを両立できる。
【図面の簡単な説明】
【図１】本発明の実施例１におけるＩＣパッケージの外観図
【図２】（ａ）本発明の実施例２におけるＩＣパッケージの外観図
（ｂ）同パッケージ図２（ａ）のＡ−Ａ’線断面図
【図３】本発明の実施例３におけるＩＣパッケージを裏面から見た外観図
【図４】本発明の実施例４におけるＩＣパッケージの外観図
【図５】本発明の実施例４のＩＣパッケージの動作を説明する構成図
【図６】（ａ）従来例のＩＣパッケージの外観図
（ｂ）同パッケージに内蔵されるＩＣチップを示す構成図
【図７】同パッケージの動作を説明する構成図
【符号の説明】
１  リード
２  封止樹脂
３  導電材料
４  フレーム
５  導電性ペースト
６  ＩＣパッケージベース
７  パット
８  導電性シート
９  グランドリード
【図１】
0004395909.tif 000002
【図２】
0004395909.tif 000003
【図３】
0004395909.tif 000004
【図４】
0004395909.tif 000005
【図５】
0004395909.tif 000006
【図６】
0004395909.tif 000007
【図７】
0004395909.tif 000008