(57)【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に２次元配置され、各光電変換素子で光電変換された信号電荷を電気信号に変換して並列に出力する画素部と、
前記画素部から行単位で並列に読み出される各画素の信号を複数チャンネルで出力する出力手段と、
前記出力手段から前記複数チャンネルで出力される各信号を同時に取り込んで加算するマルチプレクサと、
前記マルチプレクサに対して１個設けられ、当該記マルチプレクサで加算されて出力されるアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと
を備えた固体撮像装置。
【請求項２】
前記出力手段が複数設けられているとともに、前記マルチプレクサが前記複数の出力手段の各々に対応して複数設けられており、
前記複数の出力手段は各々、前記画素部から行単位で並列に読み出される同じ色の画素の信号を各チャンネルごとに出力する
請求項１記載の固体撮像装置。
【請求項３】
光電変換素子を含む画素が行列状に２次元配置され、各光電変換素子で光電変換された信号電荷を電気信号に変換して並列に出力する画素部から各画素の信号を行単位で並列に読み出し、
この読み出した各画素の信号を複数チャンネルで出力し、
この複数チャンネルの各信号をマルチプレクサで同時に取り込んで加算し、
この加算したアナログ信号を１個のＡ／Ｄコンバータでデジタル信号に変換する
固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその駆動方法に関し、特に画素部から各画素の信号を行単位で並列に読み出す固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
近年、これまで主流であったＣＣＤ(Charge Coupled Device)イメージセンサに代わる固体撮像装置として、ＣＭＯＳイメージセンサが注目を集めている。これは、ＣＣＤイメージセンサにはその製造に専用プロセスを必要とし、またその動作に複数の電源電圧が必要であり、さらに複数の周辺ＩＣを組み合わせて動作させる必要があるため、システムが非常に複雑化するといった種々の問題があり、これらの問題をＣＭＯＳイメージセンサが克服しているからである。
【０００３】
すなわち、ＣＭＯＳイメージセンサは、その製造には世界中で生産されている一般的なＣＭＯＳ型集積回路と同様の製造プロセスを用いることが可能であり、また単一電源での駆動が可能、さらにＣＭＯＳプロセスを用いたアナログ回路や論理回路を同一チップ内に混在させることができるため、周辺ＩＣの数を減らすことができるといった、非常に大きなメリットを複数持ち合わせている。
【０００４】
ＣＣＤイメージセンサの出力回路がＦＤ(Floating Diffusion)アンプを用いた１ｃｈ出力が主流なのに対して、ＣＭＯＳイメージセンサは各画素毎にＦＤアンプを持ち合わせており、画素が行列状に２次元配置されてなる画素アレイの中のある一行を選択し、それらを同時に列方向へと読み出すような列並列出力型が主流である（例えば、特許文献１参照）。これは、画素内に配置されたＦＤアンプでは十分な駆動能力を得ることが難しいため、データレートを下げることが必要であり、それには並列処理が有利とされているからである。
【０００５】
この並列出力型ＣＭＯＳイメージセンサの出力回路は、図９に示すように、列方向に並列に読み出した信号を、画素アレイ（センサセル）の下部もしくは上部に列の数だけ用意された容量アレイＣ１１〜Ｃ１ｎに転送し、そこでサンプリングして保持する。その後、電荷積分型のアンプＯＰを用いて水平方向に順次転送する。ここからは１ｃｈのシリアル出力となるため、データレートは一気に上昇する。
【０００６】
【特許文献１】
特開平１１−６９２３１号公報
【０００７】
【発明が解決しようとする課題】
ＣＭＯＳイメージセンサの場合、ＣＭＯＳアナログ回路技術を用いた電荷積分アンプＯＰを画素アレイと同一チップ内に集積可能であり、十分広帯域なアンプを設計することができれば、水平方向へ高いデータレートで転送していくことは可能である。ただし、近年のイメージセンサの多画素化に伴い、データレートは上昇の一途をたどり、この電荷積分アンプＯＰの設計が非常に難しくなってきている。
【０００８】
電荷積分アンプＯＰの広帯域化の妨げとなる要因として幾つか挙げられる。そもそもＭＯＳトランジスタを用いた回路が広帯域化を苦手としていることもその要因の一つである。回路的な要因としては、電荷積分アンプＯＰはリセット動作が必要なため、動作シーケンスがリセットと読み出しの２相になってしまい、通常の２倍の周波数帯域を必要とすることが挙げられる。
【０００９】
さらに、容量アレイＣ１１〜Ｃ１ｎから電荷積分アンプＯＰへと信号を伝送する水平信号線ＨＬには、列の数だけスイッチ素子Ｓ１１〜Ｓ１ｎが接続されているため、多くの寄生容量Ｃｐがついており、これが電荷積分アンプＯＰの帯域を制限していることが挙げられる。近年のイメージセンサの多画素化に伴い、データレートだけでなく、この寄生容量Ｃｐも増加の一途をたどっており、電荷積分アンプＯＰの設計はますます困難になる一方である。
【００１０】
そのため、電荷積分アンプＯＰ自体を複数個持ち、複数チャンネルから出力することにより、１チャンネル当りのデータレートを落とすような方法が考えられる。ところが、複数チャンネルで出力すると、後段のＡＤコンバータまで複数チャンネル必要になってくるため、ＡＤコンバータの微分誤差、積分誤差のばらつきから、チャンネル間のマッチングが取りにくいという問題がある。
【００１１】
また、ＣＭＯＳイメージセンサでは、画素間で信号を加算する画素加算を比較的容易に行うことができる。その画素加算の方法自体はさまざまである。図９を用いて従来の出力回路における画素加算の方法について説明する。
【００１２】
画素からの信号は、容量アレイＣ１１〜Ｃ１ｎに出力され、サンプリングされて保持される。通常、電荷積分アンプＯＰで信号を読み出す場合には、読み出したい信号を保持している容量と水平信号線ＨＬとをつなぐスイッチ素子Ｓ１１〜Ｓ１ｎのどれか一つを選択して、当該容量と水平信号線ＨＬをつないでやれば良い。画素の信号は容量に電荷として保持されているため、加算は比較的簡単である。すなわち、２つ画素の信号を加算する場合は２つのスイッチ素子（例えば、Ｓ１１とＳ１２）を同時にオンしてやれば、電荷積分アンプＯＰで読み出される際に自動的に加算される。３つ同時に読み出せば、３つの画素の信号が加算されることになる。
【００１３】
画素加算は信号量を増やすことができるためＳ／Ｎ的に有利に作用するが、この電荷積分アンプＯＰを用いた加算方法の場合には、電荷積分アンプＯＰ自体が出すノイズを減らすことができないため、実際には、あまりＳ／Ｎの改善にはならないという問題がある。
【００１４】
ここで、画素加算と電荷積分アンプＯＰのノイズとの関係について、図１０を用いて詳しく説明する。図１０は、図９の出力回路を簡略化して示した回路図である。図１０において、信号源ＶｎＩｎは、電荷積分アンプＯＰ１の出すノイズを入力換算して表現したものである。
【００１５】
画素アレイＰ１と、画素アレイＰ１からの信号を列並列に読み出す画素信号読み出し回路Ｒ１とを有するＣＭＯＳイメージセンサにおいて、出力回路は、画素信号読み出し回路Ｒ１によって読み出される信号を保持する容量素子Ｃ１，Ｃ２と、基準電圧Ｖｒｅｆを非反転（＋）入力とする電荷積分アンプＯＰ１と、この電荷積分アンプＯＰ１の反転（−）入力端子につながる水平信号線ＨＬ１と、容量素子Ｃ１，Ｃ２と水平信号線ＨＬ１とを選択的につなぐスイッチ素子Ｓ１，Ｓ２と、電荷積分アンプＯＰの帰還容量Ｃ０，Ｃ０′と、帰還容量Ｃ０に対して帰還容量Ｃ０′を選択的に並列接続するスイッチ素子Ｓ０と、帰還容量Ｃ０をリセットするリセットスイッチＳｒｓｔとを有する構成となっている。なお、ここでは簡単のために、水平信号線ＨＬ１の寄生容量の影響を無視して考える。
【００１６】
次に、上記構成の出力回路の回路動作について説明する。先ず、スイッチ素子Ｓ０はオフ（開）しているものとする。この状態において、スイッチ素子Ｓ１だけをオン（閉）し、容量素子Ｃ１に保持された信号を読み出す場合、その信号にかかるゲインＧ１は容量素子Ｃ０，Ｃ１の容量比でのみ決定される。すなわち、ゲインＧ１は、
Ｇ１＝−Ｃ１／Ｃ０
となる。
【００１７】
電荷積分アンプＯＰのノイズについては、図１０では入力換算値ＶｎＩｎとして表現しているが、これが電荷積分アンプＯＰの出力端子Ｖｏｕｔへと伝わるときのゲインは、電荷積分アンプＯＰの帰還量βに反比例するから、出力端子Ｖｏｕｔの出力ノイズＶｎＯＵＴは、
ＶｎＯＵＴ＝ＶｎＩｎ／β
となる。
【００１８】
ここで、帰還量βは、
β＝Ｃ０／（Ｃ０＋Ｃ１）
である。よって、出力ノイズＶｎＯＵＴは、
ＶｎＯＵＴ＝ＶｎＩｎ（Ｃ０＋Ｃ１）／Ｃ０
となる。なお、入力換算値ＶｎＩｎは電荷積分アンプＯＰが発生するランダムなノイズの標準偏差の値であり、それを換算した出力ノイズＶｎＯＵＴもやはり標準偏差の値である。
【００１９】
一方、スイッチ素子Ｓ１，Ｓ２を同時にオンして、容量素子Ｃ１，Ｃ２を同時に読み出すことによって水平方向で隣り合う２画素間で画素加算を行う場合は、信号にかかるゲインＧ２は、
Ｇ２＝−（Ｃ１＋Ｃ２）／Ｃ０
となり、容量素子Ｃ１，Ｃ２の容量値が同じ大きさであれば、２倍のゲインで読み出されることになる。ただし、このままでは読み出しのゲインが大きくなりすぎて、信号が電源電圧の範囲に収まらなくなる場合が出てくるので、スイッチ素子Ｓ０をオンして帰還容量Ｃ０′を帰還容量Ｃ０と並列につないでやり、読み出しゲインを一定に保つようにする場合がほとんどである。
【００２０】
この場合、信号の読み出しゲインＧ２′は、
Ｇ２′＝−（Ｃ１＋Ｃ２）／（Ｃ０＋Ｃ０′）
となり、Ｃ１＝Ｃ２およびＣ０＝Ｃ０′であれば、
Ｇ２′＝−Ｃ１／Ｃ０
となって、読み出しゲインＧ２′は加算しない場合と同じとなる。この場合の電荷積分アンプＯＰのノイズＶｎＩｎは、やはりその帰還量βに反比例して出力端子Ｖｏｕｔへと伝わるが、帰還量βは、
β＝（Ｃ０＋Ｃ０′）/(Ｃ０＋Ｃ０′＋Ｃ１＋Ｃ２)
＝Ｃ０/(Ｃ０＋Ｃ１)
となって１画素読み出しのときと全く変わらない。したがって、電荷積分アンプＯＰから出力されるノイズは画素加算する／しないにかかわらず一定である。
【００２１】
このようなことが起こるのは、加算したときの信号ゲインを一定に保とうとするために行われるゲインの割戻しの行為が、電源電圧と扱える信号範囲の問題から、どうしても電荷積分アンプＯＰで読み出す前に（または、読み出しながら）行われているからである。したがって、電荷積分アンプＯＰで読み出した後に割り戻すことができれば、原理的に電荷積分アンプＯＰ自体のノイズも減らすことができるはずである。
【００２２】
さて、上述したように、従来例に係るＣＭＯＳイメージセンサでは、画素加算を行っても電荷積分アンプＯＰのノイズについては減らすことができないが、画素自体が発するノイズ（ＦＤアンプの熱雑音や、ＫＴ／Ｃノイズ、その他固定パターンノイズ）については画素加算によって減らすことができている。ここで、画素自体のノイズと、電荷積分アンプＯＰのノイズで、どちらが支配的であるかを考える。近年のイメージセンサの多画素化に伴うデータレートの上昇と、携帯情報端末への搭載に伴う低消費電力化の要求から、電荷積分アンプＯＰのノイズは上昇の一途をたどっている。一方、画素開発が進むに連れて画素のノイズは劇的に改善されてきている。したがって、もはや電荷積分アンプＯＰのノイズが支配的な状況である。
【００２３】
そこで、本発明は、画素部から行単位で並列に読み出される各画素の信号を多チャンネルで出力するに当たって、チャンネル間のマッチングを考慮することなく、１チャンネル当たりのデータレートを低減可能な固体撮像装置およびその駆動方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
上記目的を達成するために、本発明では、光電変換素子を含む画素が行列状に２次元配置され、各光電変換素子で光電変換された信号電荷を電気信号に変換して並列に出力する画素部から各画素の信号を行単位で並列に読み出す構成の固体撮像装置において、この読み出した各画素の信号を複数チャンネルで出力し、この複数チャンネルの各信号をマルチプレクサで同時に取り込んで加算し、この加算したアナログ信号を１個のＡ／Ｄコンバータでデジタル信号に変換する構成を採っている。
【００２６】
複数チャンネルの信号をマルチプレクサに順次取り込んでマルチプレクスして１チャンネルの信号にして出力することで、マルチプレクサの後段に設けられるＡＤコンバータが１個で済むため、ＡＤコンバータの微分誤差、積分誤差のばらつきに伴うチャンネル間のマッチングを考慮しなくても、１チャンネル当たりのデータレートを低減できる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３０】
［第１実施形態］
図１は、本発明の第１実施形態に係る固体撮像装置の構成例を示すブロック図である。ここでは、ＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。図１において、画素部１１は、カラーフィルタ（図示せず）を通して入射する光を電気信号に変換する光電変換素子やＦＤアンプを含む画素が行列状に２次元配置され、これら画素の配列に対して行ごとに行選択線が、列ごとに垂直信号線がそれぞれ配線され、１行分の画素の信号が同時に読み出される構成となっている。
【００３１】
垂直駆動回路１２は、画素部１１の各画素を行単位で選択し、選択した行の画素に蓄積された信号の転送、読み出し、リセットを行単位で操作する。画素信号読み出し回路１３は、垂直駆動回路１２による垂直走査によって選択された行の各画素の信号を列並列に読み出す。ここで、画素部１１における水平方向の画素数をｎとする。容量素子Ｃ１〜Ｃｎ（以下、「容量アレイＣ１〜Ｃｎ」と記す場合もある）は、画素信号読み出し回路１３の信号出力線Ｌ１〜Ｌｎの各々とグランドとの間に接続され、画素信号読み出し回路１３によって列並列に読み出された信号を保持する。
【００３２】
スイッチ素子Ｓ１〜Ｓｎは、画素信号読み出し回路１３の信号出力線Ｌ１〜Ｌｎの各終端と複数（本例では、２本）の水平信号線ＨＳＬ１，ＨＳＬ２との間に交互に接続されている。具体的には、スイッチ素子Ｓ１，Ｓ３，Ｓ５，…は奇数列の信号出力線Ｌ１，Ｌ３，Ｌ５，…と水平信号線ＨＳＬ１との間に接続され、スイッチ素子Ｓ２，Ｓ４，Ｓ６，…は偶数列の信号出力線Ｌ２，Ｌ４，Ｌ６，…と水平信号線ＨＳＬ２との間に接続されている。
【００３３】
なお、ここでは、水平信号線が２本の場合を例に挙げて示していることで、スイッチ素子Ｓ１〜Ｓｎは、２本の水平信号線ＨＳＬ１，ＨＳＬ２に対して水平方向において２個周期で交互に接続されることになるが、水平信号線ＨＳＬが３本の場合には３個周期に、４本の場合には４個周期に、…という具合に、規則正しく順番に接続されることになる。
【００３４】
水平信号線ＨＳＬ１，ＨＳＬ２の各出力端は、オペアンプＯＰ１，ＯＰ２の各反転（−）端子に接続されている。オペアンプＯＰ１は、基準電圧Ｖｒｅｆを非反転（＋）入力とし、反転入力端子と出力端子との間に並列に接続された帰還容量Ｃ０１およびスイッチ素子Ｓｒｓｔ１と共に電荷積分アンプ１４−１を構成している。オペアンプＯＰ２も同様に、基準電圧Ｖｒｅｆを非反転入力とし、反転入力端子と出力端子との間に並列に接続された帰還容量Ｃ０２およびスイッチ素子Ｓｒｓｔ２と共に電荷積分アンプ１４−２を構成している。
【００３５】
電荷積分アンプ１４−１，１４−２は、容量アレイＣ１〜Ｃｎの各々からスイッチ素子Ｓ１〜Ｓｎを通して読み出される各信号を、容量アレイＣ１〜Ｃｎの各容量と帰還容量Ｃ０１，Ｃ０２の各容量との容量比で決まるゲインで増幅して出力する。これら電荷積分アンプ１４−１，１４−２において、スイッチ素子Ｓｒｓｔ１，Ｓｒｓｔ２は、帰還容量Ｃ０１，Ｃ０２の各電荷をリセットする。電荷積分アンプ１４−１，１４−２の各出力は、マルチプレクサ（ＭＰＸ）１５の２入力となる。
【００３６】
ここで、容量アレイＣ１〜Ｃｎ、スイッチ素子Ｓ１〜Ｓｎ、水平信号線ＨＳＬ１，ＨＳＬ２および電荷積分アンプ１４−１，１４−２は、画素部１１から行単位で並列に読み出される各画素の信号を、複数チャンネル（本例では、２チャンネル）で出力する出力手段を構成している。なお、出力するチャンネル数が２チャンネルに限られるものではないことは勿論である。
【００３７】
マルチプレクサ１５は、電荷積分アンプ１４−１，１４−２の各出力を受け取り、それらを順次交互に取り込んで出力することにより、２チャンネルで入力される信号を１チャンネルにまとめる。ＡＤコンバータ（アナログ-デジタル変換器）１６は、マルチプレクサ１５から出力されるアナログ画像信号をデジタル画像データに変換する。
【００３８】
次に、上記構成の第１実施形態に係る固体撮像装置における電荷積分アンプ１４−１，１４−２の各動作について、図２のタイミングチャートを用いて説明する。なお、以降の動作説明は水平読み出し期間（水平出力期間）に関するものである。
【００３９】
先ず、水平信号線ＨＳＬ１につながれた奇数列のスイッチ素子Ｓ１，Ｓ３，Ｓ５，…がすべてオフした状態において、リセットパルスφＳｒｓｔ１によって電荷積分アンプ１４−１のスイッチ素子Ｓｒｓｔ１をオンすることで、帰還容量Ｃ０１の電荷をリセットする（リセット動作）。次いで、水平走査パルスφＳ１によってスイッチ素子Ｓ１をオンすることにより、容量素子Ｃ１に保持されている信号を、水平信号線ＨＳＬ１を通して電荷積分アンプ１４−１に読み出す。
【００４０】
この容量素子Ｃ１の読み出しが終わる前、ちょうど読み出し期間の半分にさしかかった時点で、今度はリセットパルスφＳｒｓｔ２によって電荷積分アンプ１４−２のスイッチ素子Ｓｒｓｔ２をオンすることで、帰還容量Ｃ０２の電荷をリセットし、さらに次のタイミングで、水平走査パルスφＳ２によってスイッチ素子Ｓ２をオンすることで、容量素子Ｃ２に保持されている信号を、水平信号線ＨＳＬ２を通して電荷積分アンプ１４−２に読み出す。この時点ではまだ容量素子Ｃ１の読み出しは終了していないが、電荷積分アンプ１４−２がちょうど読み出し期間の半分程度にさしかかった頃、電荷積分アンプ１４−１は先に容量素子Ｃ１の読み出しを終了する。
【００４１】
電荷積分アンプ１４−１において再びリセット動作を行った後、水平走査パルスφＳ３によってスイッチ素子Ｓ３をオンして容量素子Ｃ３に保持されている信号の読み出しを開始する。この時点で容量素子Ｃ２の読み出しはまだ終了していないが、容量素子Ｃ３の読み出しがちょうど半分程度終了した頃容量素子Ｃ２の読み出しが終了し、再びリセット動作に入った後、今度は容量素子Ｃ４の読み出しに移行する。以降、同様の動作を順次繰り返す。
【００４２】
このように、２つの電荷積分アンプ１４−１，１４−２は、互いに半分ずつずれたタイミングで動作を行い、それぞれ水平信号線ＨＳＬ１，ＨＳＬ２を介して自分につながれた容量アレイＣ１〜Ｃｎに蓄えられた信号を読み出していく。そして、電荷積分アンプ１４−１，１４−２の各出力ＱＶＯＵＴ１，ＱＶＯＵＴ２はマルチプレクサ１５に供給される。マルチプレクサ１５は、半分ずつずれた電荷積分アンプ１４−１，１４−２の各出力ＱＶＯＵＴ１，ＱＶＯＵＴ２の１画素期間のそれぞれ後ろ半分を組み合わせることで、電荷積分アンプ１４−１，１４−２の動作周期の２倍のスピードの１系統の信号を作り出し、ＡＤコンバータ１６へ入力することが可能となる。
【００４３】
図３に、２入力マルチプレクサ１５の構成の一例を示す。本例に係るマルチプレクサ１５は、電荷積分アンプ１４−１，１４−２の各出力ＱＶＯＵＴ１，ＱＶＯＵＴ２をサンプリングするスイッチ素子ＳＨ１，ＳＨ２および容量素子Ｃｓｈ１，Ｃｓｈ２と、サンプリングした信号をプリアンプＯＰ３へと転送するためのスイッチ素子ＴＲ１，ＴＲ２と、プリアンプＯＰ３の入力に存在する寄生容量Ｃｐｍを適当な電圧Ｖｍへとリセットするためのスイッチ素子Ｓｒｓｔｍとを有する構成となっている。
【００４４】
上記構成のマルチプレクサ１５の動作について、図４のタイミングチャートを用いて説明する。
【００４５】
電荷積分アンプ１４−１，１４−２の各出力ＱＶＯＵＴ１，ＱＶＯＵＴ２は、それぞれ１／２周期ずつずれたサンプリングパルスφＳＨ１，φＳＨ２によってスイッチ素子ＳＨ１，ＳＨ２が順次オンすることでサンプリングされ、容量素子Ｃｓｈ１，Ｃｓｈ２に保持される。容量素子Ｃｓｈ１，Ｃｓｈ２に保持された信号は、それぞれやはり１／２周期ずつずれた転送パルスφＴＲ１，φＴＲ２によってスイッチ素子ＴＲ１，ＴＲ２が順次オンすることで順次プリアンプＯＰ３へと転送されていく。
【００４６】
ただし、プリアンプＯＰ３の入力には通常寄生容量Ｃｐｍが存在しており、そのままでは１つ前のデータと混色を起こすため、通常、リセットパルスφＳｒｓｔｍによってスイッチ素子Ｓｒｓｔｍをオンさせることにより、寄生容量Ｃｐｍに残った信号をリセットする動作が必要である。スイッチ素子Ｓｒｓｔｍをオンするタイミングは、転送パルスφＴＲ１がオフしてから転送パルスφＴＲ２がオンするまでの期間内、および転送パルスφＴＲ２がオフしてから転送パルスφＴＲ１がオンするまでの期間内である。
【００４７】
プリアンプＯＰ３は、転送されてきた信号を順次ＡＤコンバータ１６へと出力する。プリアンプＯＰ３の出力信号ＭＰＸＯＵＴは、図４に示すような信号波形になり、データレートは電荷積分アンプ１４−１，１４−２の動作周期の２倍になる。ただし、プリアンプＯＰ３の出力信号ＭＰＸＯＵＴには、リセットパルスφＳｒｓｔｍによるリセットノイズが含まれることになる。
【００４８】
上述したように、複数（本例では、２つ）の電荷積分アンプ１４−１，１４−２を用いて複数チャンネルで信号を読み出す（多チャンネル出力）とともに、複数チャンネルの信号をマルチプレクサ１５で順次取り込んでマルチプレクスし、１チャンネルの信号にして出力することにより、ＡＤコンバータ１６を１個設けるだけで済むため、ＡＤコンバータの微分誤差、積分誤差のばらつきに伴うチャンネル間のマッチングを考慮しなくても、１チャンネル当たりのデータレートを低減することができる。
【００４９】
［第２実施形態］
図５は、本発明の第２実施形態に係る固体撮像装置の構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。本実施形態に係る固体撮像装置においても、ＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００５０】
図５において、画素部１１、垂直駆動回路１２（図５中では省略）、画素信号読み出し回路１３、容量アレイＣ１〜Ｃｎおよびスイッチ素子Ｓ１〜Ｓｎの構成は、第１実施形態に係る固体撮像装置の構成と同じである。なお、画素部１１には、例えば図５に示すように、行方向（水平方向）にＧ，Ｒ，Ｇ，Ｒ，Ｇ，Ｒ，…、もしくはＢ，Ｇ，Ｂ，Ｇ，Ｂ，Ｇ，…という水平方向２画素繰り返し、垂直方向（列方向）２画素繰り返しのコーディングを持つ原色ベイヤー配列のカラーフィルタが配されている。ただし、このカラーコーディングに限定されるものではない。
【００５１】
第１実施形態に係る固体撮像装置では水平信号線ＨＳＬが２本（ＨＳＬ１，ＨＳＬ２）設けられていたのに対して、本実施形態に係る固体撮像装置では水平信号線ＨＳＬが例えば４本（ＨＳＬ１〜ＨＳＬ４）設けられている。そして、スイッチ素子Ｓ１〜Ｓｎは、４本の水平信号線ＨＳＬ１〜ＨＳＬ４に対して４個周期に接続されている。具体的には、スイッチ素子Ｓ１，Ｓ５，…が水平信号線ＨＳＬ１に、スイッチ素子Ｓ２，Ｓ６，…が水平信号線ＨＳＬ３に、スイッチ素子Ｓ３，Ｓ７，…が水平信号線ＨＳＬ２に、スイッチ素子Ｓ４，Ｓ８，…が水平信号線ＨＳＬ４にそれぞれ接続されている。
【００５２】
水平信号線ＨＳＬ１〜ＨＳＬ４の各出力端は、オペアンプＯＰ１〜ＯＰ４の各反転端子に接続されている。オペアンプＯＰ１は、基準電圧Ｖｒｅｆを非反転入力とし、反転入力端子と出力端子との間に並列に接続された帰還容量Ｃ０１およびスイッチ素子Ｓｒｓｔ１と共に電荷積分アンプ１４−１を構成している。オペアンプＯＰ２も同様に、基準電圧Ｖｒｅｆを非反転入力とし、反転入力端子と出力端子との間に並列に接続された帰還容量Ｃ０２およびスイッチ素子Ｓｒｓｔ２と共に電荷積分アンプ１４−２を構成している。
【００５３】
オペアンプＯＰ３も同様に、基準電圧Ｖｒｅｆを非反転入力とし、反転入力端子と出力端子との間に並列に接続された帰還容量Ｃ０３およびスイッチ素子Ｓｒｓｔ３と共に電荷積分アンプ１４−３を構成している。オペアンプＯＰ４も同様に、基準電圧Ｖｒｅｆを非反転入力とし、反転入力端子と出力端子との間に並列に接続された帰還容量Ｃ０４およびスイッチ素子Ｓｒｓｔ４と共に電荷積分アンプ１４−４を構成している。
【００５４】
電荷積分アンプ１４−１〜１４−４は、容量アレイＣ１〜Ｃｎの各々からスイッチ素子Ｓ１〜Ｓｎを通して読み出される各信号を、容量アレイＣ１〜Ｃｎの各容量と帰還容量Ｃ０１〜Ｃ０４の各容量との容量比で決まるゲインで増幅して出力する。これら電荷積分アンプ１４−１〜１４−４において、スイッチ素子Ｓｒｓｔ１〜Ｓｒｓｔ４は、帰還容量Ｃ０１〜Ｃ０４の各電荷をリセットする。電荷積分アンプ１４−１，１４−２の各出力はマルチプレクサ１５−１の２入力となり、電荷積分アンプ１４−３，１４−４の各出力はマルチプレクサ１５−４の２入力となる。
【００５５】
ここで、奇数列の容量素子Ｃ１，Ｃ３，Ｃ５，Ｃ７，…、奇数列のスイッチ素子Ｓ１，Ｓ３，Ｓ５，Ｓ７，…、水平信号線ＨＳＬ１，ＨＳＬ２および電荷積分アンプ１４−１，１４−２は、画素部１１から行単位で並列に読み出される同じ色の画素の信号を、複数チャンネル（本例では、２チャンネル）にて各チャンネルごとに出力する第１の出力手段を構成している。偶数列の容量素子Ｃ２，Ｃ４，Ｃ６，Ｃ８，…、偶数列のスイッチ素子Ｓ２，Ｓ４，Ｓ６，Ｓ８，…、水平信号線ＨＳＬ３，ＨＳＬ５および電荷積分アンプ１４−３，１４−４は、画素部１１から行単位で並列に読み出される同じ色（第１の出力手段とは異なる色）の画素の信号を複数チャンネルにて各チャンネルごとに出力する第２の出力手段を構成している。なお、出力するチャンネル数が２チャンネルに限られるものではないことは勿論である。
【００５６】
マルチプレクサ１５−１は、上記第１の出力手段に対応して設けられ、電荷積分アンプ１４−１，１４−２の各出力を受け取り、それらを順次交互に取り込んで出力することにより、２チャンネルで読み出された信号を１チャンネルにまとめる。マルチプレクサ１５−２は、上記第２の出力手段に対応して設けられ、電荷積分アンプ１４−３，１４−４の各出力を受け取り、それらを順次交互に取り込んで出力することにより、２チャンネルで読み出された信号を１チャンネルにまとめる。図５から明らかなように、マルチプレクサ１５−１，１５−２としては、図３と同じ構成のものが用いられている。ＡＤコンバータ１６−１，１６−２は、マルチプレクサ１５−１，１５−２から出力されるアナログ画像信号をデジタル画像データに変換する。
【００５７】
次に、上記構成の第２実施形態に係る固体撮像装置における電荷積分アンプ１４−１〜１４−４の各動作について、図６のタイミングチャートを用いて説明する。なお、以降の動作説明は水平読み出し期間（水平出力期間）に関するものである。
【００５８】
先ず、水平信号線ＨＳＬ１につながれたスイッチ素子Ｓ１，Ｓ５，…がすべてオフした状態において、リセットパルスφＳｒｓｔ１によって電荷積分アンプ１４−１のスイッチ素子Ｓｒｓｔ１をオンすることで、帰還容量Ｃ０１の電荷をリセットする。次いで、水平走査パルスφＳ１によってスイッチ素子Ｓ１をオンすることで、容量素子Ｃ１に保持されている信号を、水平信号線ＨＳＬ１を通して電荷積分アンプ１４−１に読み出す。
【００５９】
この容量素子Ｃ１の読み出しが終わる前、ちょうど読み出し期間の１／４にさしかかった時点で、今度はリセットパルスφＳｒｓｔ３によって電荷積分アンプ１４−３のスイッチ素子Ｓｒｓｔ３をオンすることで、帰還容量Ｃ０３の電荷をリセットし、さらに次のタイミングで、水平走査パルスφＳ２によってスイッチ素子Ｓ２をオンすることで、容量素子Ｃ２に保持されている信号を、水平信号線ＨＳＬ３を通して電荷積分アンプ１４−３に読み出す。
【００６０】
この容量素子Ｃ２の読み出しが終わる前、ちょうど読み出し期間の１／４にさしかかった時点で、今度はリセットパルスφＳｒｓｔ２によって電荷積分アンプ１４−２のスイッチ素子Ｓｒｓｔ２をオンすることで、帰還容量Ｃ０２の電荷をリセットし、さらに次のタイミングで、水平走査パルスφＳ３によってスイッチ素子Ｓ３をオンすることで、容量素子Ｃ３に保持されている信号を、水平信号線ＨＳＬ２を通して電荷積分アンプ１４−２に読み出す。
【００６１】
この容量素子Ｃ３の読み出しが終わる前、ちょうど読み出し期間の１／４にさしかかった時点で、今度はリセットパルスφＳｒｓｔ４によって電荷積分アンプ１４−４のスイッチ素子Ｓｒｓｔ４をオンすることで、帰還容量Ｃ０４の電荷をリセットし、さらに次のタイミングで、水平走査パルスφＳ４によってスイッチ素子Ｓ４をオンすることで、容量素子Ｃ４に保持されている信号を、水平信号線ＨＳＬ４を通して電荷積分アンプ１４−４に読み出す。
【００６２】
この容量素子Ｃ４の読み出し期間がちょうど１／４程度にさしかかった頃、ようやく容量素子Ｃ１の読み出しが終了し、再び帰還容量Ｃ０１の電荷をリセットした後、今度は容量素子Ｃ５の信号を読み出す動作に移行する。このように、電荷積分アンプ１４−１，１４−２，１４−３，１４−４は、１／４周期ずつずれたタイミングで動作し、信号を順次読み出してくる。
【００６３】
ここで、電荷積分アンプ１４−１，１４−２について見てみると、これらの出力ＱＶＯＵＴ１，ＱＶＯＵＴ２は、それぞれ１／２周期ずつずれていることがわかる。この信号はそのままマルチプレクサ１５−１へと入力され、それぞれ１／２周期ずつずれたサンプリングパルスφＳＨ１，φＳＨ２によってスイッチ素子ＳＨ１，ＳＨ２がオンすることでサンプリングされ、容量素子Ｃｓｈ１，Ｃｓｈ２に保持される。
【００６４】
容量素子Ｃｓｈ１，Ｃｓｈ２に保持された信号は、それぞれやはり１／２周期ずつずれた転送パルスφＴＲ１，φＴＲ２によってスイッチ素子ＴＲ１，ＴＲ２がオンすることで順次プリアンプＯＰ５へと転送されていく。プリアンプＯＰ５は、転送されてきた信号を順次ＡＤコンバータ１６−１へと出力する。電荷積分アンプ１４−３，１４−４の出力ＱＶＯＵＴ３，ＱＶＯＵＴ４についても同様にマルチプレックスされ、プリアンプＯＰ６へと転送される。プリアンプＯＰ５，ＯＰ６の各出力信号ＭＰＸＯＵＴ１，ＭＰＸＯＵＴ２は、図６に示すような信号波形になる。
【００６５】
上述した一連の動作により、画素部１１のある行（例えば、図５のＰＬ１行）の画素の信号を読み出すときには、水平信号線ＨＳＬ１，ＨＳＬ２にはＧ(Green)の画素の信号だけが読み出され、水平信号線ＨＳＬ３，ＨＳＬ４にはＢ(Blue)の画素の信号だけが読み出されてくることになる。また、ＰＬ１行の次の行を読み出すときには、水平信号線ＨＳＬ１，ＨＳＬ２にはＲ(Red)の画素の信号だけが、水平信号線ＨＳＬ３，ＨＳＬ４にはＧの画素の信号だけが読み出されてくることになる。
【００６６】
このように、画素部１１から行単位で並列に読み出される各画素の信号を複数チャンネル（本例では、２チャンネル）で出力する出力手段を複数（本例では、２つ）設けるとともに、これら出力手段の各々に対応してマルチプレクサを複数設け、複数の出力手段では各々同じ色の画素の信号を各チャンネルごとに出力することにより、ある行を読み出しているときに、同一の水平信号線には同一の色の画素のみが読み出されて来ることになる。
【００６７】
そして、電荷積分アンプ１４−１〜１４−４で読み出した後のマルチプレックスを、電荷積分アンプ１４−１と電荷積分アンプ１４−２、電荷積分アンプ１４−３と電荷積分アンプ１４−４というように同じ色同士で限定して行うことにより、マルチプレクサ１５−１，１５−２に寄生容量Ｃｐｍ５，Ｃｐｍ６が存在したとしても混色の心配がないため、マルチプレックスの動作からリセット期間を省くことが可能となり、さらなる高速化を図ることができる。また、マルチプレックス後のプリアンプＯＰ５，ＯＰ６の出力波形からリセットノイズを除去することができるため、ＡＤコンバータ１６−１，１６−２の取り込みタイミングに余裕が生まれ、スピードマージンを増加できる。
【００６８】
さらに、複数チャンネルのマルチプレックスを行う場合、電荷積分アンプ１４−１〜１４−４の動作スピードに比してプリアンプＯＰ５，ＯＰ６の動作スピードが非常に高くなってしまう懸念があるが、同じ色同士のマルチプレックスであることによって混色の心配がないため、プリアンプＯＰ５，ＯＰ６の動作スピードは、固体撮像装置に入射光を導くレンズの分解能と画素ピッチで決まる光学周波数より速ければ良いことになる。また、当該光学周波数は通常それほど高くないため、プリアンプＯＰ５，ＯＰ６の動作スピードを抑えることが可能となる。このように、色別に読み出し-マルチプレックスを行うことにより、さらなる高速化が可能となってくる。
【００６９】
［第３実施形態］
第３実施形態に係る固体撮像装置では、図１に示した第１実施形態に係る固体撮像装置の構成を前提とし、当該構成において、複数チャンネル（ここでは、２チャンネル）の信号を電荷積分アンプ１４−１，１４−２から同時にマルチプレクサ１５に転送することによって画素加算を行うことを特徴としている。なお、本実施形態においても、マルチプレクサ１５として、例えば図３に示した構成のものを用いるものとする。
【００７０】
以下に、第３実施形態に係る固体撮像装置の具体的な動作について、図７のタイミングチャートを用いて説明する。なお、以降の動作説明は水平読み出し期間（水平出力期間）に関するものである。
【００７１】
先ず、水平信号線ＨＳＬ１，ＨＳＬ２につながれたスイッチ素子Ｓ１〜Ｓｎがすべてオフした状態において、リセットパルスφＳｒｓｔ１，φＳｒｓｔ２によって電荷積分アンプ１４−１，１４−２のスイッチ素子Ｓｒｓｔ１，Ｓｒｓｔ２をオンすることで、帰還容量Ｃ０１，Ｃ０２の電荷をリセットする。次に、水平走査パルスφＳ１，φＳ２によってスイッチ素子Ｓ１，Ｓ２をオンすることで、容量素子Ｃ１，Ｃ２に保持されている信号を、水平信号線ＨＳＬ１，ＨＳＬ２を通して電荷積分アンプ１４−１，１４−２に同時に読み出す。
【００７２】
この読み出した信号は、図３に示したマルチプレクサ１５に入力される。そして、同相のサンプリングパルスφＳＨ１，φＳＨ２によってスイッチ素子ＳＨ１，ＳＨ２が同時にオンすることでサンプリングされ、容量素子Ｃｓｈ１，Ｃｓｈ２に保持される。次に、リセットパルスφＳｒｓｔｍによってスイッチ素子Ｓｒｓｔｍをオンさせることで、寄生容量Ｃｐｍを適当な電圧Ｖｍへとリセットした後、同相の転送パルスφＴＲ１，φＴＲ２によってスイッチ素子ＴＲ１，ＴＲ２が同時にオンすることで、容量素子Ｃｓｈ１，Ｃｓｈ２に保持されている信号をプリアンプＯＰ３へと転送する。
【００７３】
このとき、容量素子Ｃｓｈ１，Ｃｓｈ２に保持された信号電圧をＶ１，Ｖ２とすると、プリアンプＯＰ３に入力される電圧Ｖ３は、
Ｖ３＝Ｖ１｛Ｃｓｈ１／（Ｃｓｈ１＋Ｃｓｈ２＋Ｃｐｍ）｝
＋Ｖ２｛Ｃｓｈ２／（Ｃｓｈ１＋Ｃｓｈ２＋Ｃｐｍ）｝
＋Ｖｍ｛Ｃｐｍ／（Ｃｓｈ１＋Ｃｓｈ２＋Ｃｐｍ）｝
となる。
【００７４】
仮に、Ｃｓｈ１＝Ｃｓｈ２とし、またＣｐｍ≪Ｃｓｈ１とすると、
Ｖ３＝（Ｖ１＋Ｖ２）／２
となり、信号電圧Ｖ１，Ｖ２の平均の電圧となる。これはつまり、容量素子Ｃ１と容量素子Ｃ２に保持されていた信号が加算されたことを意味している。
【００７５】
従来技術の説明で述べたように、電荷積分アンプに読み出すときに２つの容量素子を同時に水平信号線に接続するような加算方法の場合には読み出しのゲインが２倍になってしまい、信号レンジが電源電圧の範囲に入らなくなってしまうため、フィードバック容量を大きくして読み出しゲインが変わらないようにする必要があった。これに対して、本実施形態に係る固体撮像装置よれば、寄生容量Ｃｐｍの影響が十分小さければ、特に何もしなくても読み出しゲインを一定に保つことができるという利点がある。
【００７６】
ここで、ノイズについて考えてみる。図１の電荷積分アンプ１４−１，１４−２の入力換算ノイズをそれぞれＶｎ１，Ｖｎ２とする。簡単のために、水平信号線ＨＳＬ１，ＨＳＬ２の寄生容量およびマルチプレクサ１５の寄生容量Ｃｐｍの影響は無視することにする。
【００７７】
電荷積分アンプ１４−１，１４−２の出力ノイズＶｎ１ＯＵＴ，Ｖｎ２ＯＵＴは、従来例でも説明したように、帰還量βに反比例するから、
Ｖｎ１ＯＵＴ＝Ｖｎ１（Ｃ０１＋Ｃ１）／Ｃ０１
Ｖｎ２ＯＵＴ＝Ｖｎ２（Ｃ０２＋Ｃ２）／Ｃ０２
となる。これが信号と一緒になって容量素子Ｃｓｈ１，Ｃｓｈ２にサンプリング保持されるから、容量素子Ｃｓｈ１，Ｃｓｈ２に保持される信号値は、
Ｃｓｈ１：Ｖ１＋Ｖｎ１ＯＵＴ
Ｃｓｈ２：Ｖ２＋Ｖｎ２ＯＵＴ
という具合に、信号とノイズが重複した形となる。ただし、ここで扱っている入力換算ノイズＶｎ１，Ｖｎ２は標準偏差の値であり、その換算値である出力ノイズＶｎ１ＯＵＴ，Ｖｎ２ＯＵＴもやはり標準偏差の値である。
【００７８】
この後、同相の転送パルスφＴＲ１，φＴＲ２によってスイッチ素子ＴＲ１，ＴＲ２を同時にオンしてマルチプレックスしたときにプリアンプＯＰ３に伝わる信号値Ｖ３はＣｓｈ１＝Ｃｓｈ２とすると、
Ｖ３＝（Ｖ１＋Ｖ２）／２＋√（Ｖｎ１ＯＵＴ2 ＋Ｖｎ２ＯＵＴ2 ）／２
となる。
【００７９】
ノイズも信号も２つの平均値となるが、ノイズは標準偏差でその大きさを表しているため、平均値は加算平均ではなく二乗平均にて計算される。さらに、簡単のために、Ｖ１＝Ｖ２、Ｖｎ１ＯＵＴ＝Ｖｎ２ＯＵＴとすると、信号値Ｖ３は、
Ｖ３＝Ｖ１＋（Ｖｎ１ＯＵＴ／√２）
となる。加算する前に容量素子Ｃｓｈ１にサンプリングされたときの値と比べると、ノイズが１／√２になった分だけＳ／Ｎが改善されていることがわかる。
【００８０】
このように、マルチプレックスを行う際に画素加算を行うと、電荷積分アンプのノイズを低減できるという利点がある。これは、従来例のように、電荷積分アンプで読み出す際に加算する場合と違って、電荷積分アンプで読み出してから加算することになるため、電荷積分アンプの出すノイズも一緒に加算、平均化されるからである。
【００８１】
なお、本実施形態では、容量素子Ｃ１と容量素子Ｃ２のように、隣り合った容量素子に保持された信号を加算する場合を例に挙げて説明したが、容量アレイＣ１〜Ｃｎと水平信号線ＨＳＬ１，ＨＳＬ２とをつなぐスイッチ素子Ｓ１〜Ｓｎの配置を工夫することで、もしくはスイッチ素子Ｓ１〜Ｓｎを駆動する水平走査パルスφＳ１〜φＳｎの駆動タイミングを工夫することで、隣り合わない容量素子に保持された信号同士を加算することも可能である。例えば、１画素飛びの信号を加算して、同じ色のカラーフィルタを通過してきた信号同士の加算にすることも可能である。
【００８２】
また、本実施形態では、２つの電荷積分アンプ１４−１，１４−２を用いて２画素加算を行う場合を例に挙げて説明したが、２画素加算に限られるものではなく、複数、例えば４つの電荷積分アンプを用いて４画素加算を行うことも可能であるし、４つの電荷積分アンプを用いて２画素ずつ加算しながら２倍のデータレートで読み出すような駆動も可能である。
【００８３】
以上説明した本発明の３つの実施形態に係る固体撮像装置ではすべて、画素部１１から行単位で並列に読み出される各画素の信号を、複数の電荷積分アンプを用いて複数チャンネルで出力する構成としたが、電荷積分アンプの代わりに普通のボルテージフォロワを用いて複数チャンネルで出力する構成や、非反転アンプを用いて複数チャンネルで出力する構成を採ることも可能である。
【００８４】
また、マルチプレクサ１５，１５−１，１５−２としては、図３に示した構成のものの他に、図８に示すような構成のものを用いることも可能である。かかる構成のマルチプレクサ２５は、サンプリング容量Ｃｓｈ１，Ｃｓｈ２をそのままプリアンプＯＰ３のフィードバック容量に用いるもので、寄生容量Ｃｐｍの影響を一切受けることがないという利点を持っている。
【００８５】
図８に示す構成のマルチプレクサ２５は、図３に示した構成のマルチプレクサ１５と同様に用いることができる。また、その駆動には、図４のタイミングチャートにおいて、リセットパルスφＳｒｓｔｍを除く各タイミングパルスが用いられることになる。
【００８６】
なお、図８において、スイッチ素子ＳＨ１，ＳＨ２はそれぞれ図４のサンプリングパルスφＳＨ１，φＳＨ２のタイミングで動作し、スイッチ素子ＴＲ１，ＴＲ２はそれぞれ転送パルスφＴＲ１，φＴＲ２のタイミングで動作する。また、スイッチ素子ＴＲ１ｒ，ＴＲ２ｒはそれぞれスイッチ素子ＴＲ１，ＴＲ２と同じタイミングで動作し、スイッチ素子ｘＴＲ１ｒ，ｘＴＲ２ｒはそれぞれスイッチ素子ＴＲ１ｒ，ＴＲ２ｒの反転動作を行う。
【００８７】
また、Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３はそれぞれ適当に設定された基準電圧であり、３つとも同じ電圧であっても良いし、違った電圧であっても構わない。図８に示す構成のマルチプレクサは、リセット動作が不要であるため高速であり、また混色の心配もない。しかも、第３実施形態に係る固体撮像装置において、マルチプレクサ１５−１，１５−２として用いた場合であっても、画素加算の動作を同様に行うことができ、また、画素加算時に電荷積分アンプのノイズを平均化できる効果についても同様である。
【００８８】
なお、上記各実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、ＭＯＳイメージセンサに代表されるＸ−Ｙアドレス型固体撮像装置全般、さらには画素で光電変換された信号電荷を垂直画素列ごとに配された垂直転送部で転送し、各垂直列毎に垂直転送部の後段に設けられた電荷検出部で電気信号に変換し、水平走査によって出力するいわゆる水平スキャン方式の固体撮像装置にも適用可能である。
【００８９】
【発明の効果】
以上説明したように、本発明によれば、光電変換素子を含む画素が行列状に２次元配置され、各光電変換素子で光電変換された信号電荷を電気信号に変換して並列に出力する画素部から各画素の信号を行単位で並列に読み出す構成の固体撮像装置において、この読み出した各画素の信号を複数チャンネルで出力し、この複数チャンネルの各信号をマルチプレクサで同時に取り込んで加算することにより、マルチプレクサの後段に配されるＡＤコンバータが１個で済むため、ＡＤコンバータの微分誤差、積分誤差のばらつきに伴うチャンネル間のマッチングを考慮しなくても、１チャンネル当たりのデータレートを低減できる。
【００９０】
また、光電変換素子を含む画素が行列状に２次元配置されてなる画素部から各画素の信号を行単位で並列に読み出す構成の固体撮像装置において、この読み出した各画素の信号を、複数の電荷積分アンプを用いて複数チャンネルで出力し、この複数チャンネルの各信号をマルチプレクサで同時に取り込んで画素加算を行うことにより、画素信号がもともと持つノイズだけでなく、各画素の信号を複数チャンネルで出力する系で発生するノイズ自体も平均化できるためＳ／Ｎを改善できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図２】第１実施形態に係る固体撮像装置における電荷積分アンプの動作説明に供するタイミングチャートである。
【図３】マルチプレクサの一構成例を示す回路図である。
【図４】図３のマルチプレクサの動作説明に供するタイミングチャートである。
【図５】本発明の第２実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図６】第２実施形態に係る固体撮像装置における電荷積分アンプの動作説明に供するタイミングチャートである。
【図７】第３実施形態に係る固体撮像装置における電荷積分アンプの動作説明に供するタイミングチャートである。
【図８】マルチプレクサの他の構成例を示す回路図である。
【図９】並列出力型ＣＭＯＳイメージセンサの出力回路の構成を示す回路図である。
【図１０】従来技術の課題を説明するために図９の出力回路を簡略化して示した回路図である。
【符号の説明】
１１…画素部、１２…垂直駆動回路、１３…画素信号読み出し回路、１４−１〜１４−４…電荷積分アンプ、１５，１５−１，１５−２，２５…マルチプレクサ、１６，１６−１，１６−２…ＡＤコンバータ
【図１】
0004433702.tif 000002
【図２】
0004433702.tif 000003
【図３】
0004433702.tif 000004
【図４】
0004433702.tif 000005
【図５】
0004433702.tif 000006
【図６】
0004433702.tif 000007
【図７】
0004433702.tif 000008
【図８】
0004433702.tif 000009
【図９】
0004433702.tif 000010
【図１０】
0004433702.tif 000011