(57)【特許請求の範囲】
【請求項１】
コンピュータに搭載される光学ディスク・ドライブのトレイ排出システムであって、
前記光学ディスク・ドライブが、
ディスクを収納するトレイと、
前記光学ディスク・ドライブのハウジングに取り付けられイジェクト信号を生成する自動復帰式のイジェクト・スイッチと、
前記イジェクト信号に応答して前記トレイを排出するように前記光学ディスク・ドライブを制御するドライブ・コントローラとを有し、
前記コンピュータが、
前記イジェクト信号に応答して電力が停止した前記光学ディスク・ドライブに前記コンピュータから電力を供給し、電力を供給してから所定の時間が経過した後に前記トレイを排出するための擬似イジェクト信号を前記イジェクト信号が転送されたラインを経由して前記ドライブ・コントローラに送るイジェクト・コントローラを有する
トレイ排出システム。
【請求項２】
前記所定の時間は、前記光学ディスク・ドライブに電力が供給されてから初期化が完了するまでの時間である請求項１に記載のトレイ排出システム。
【請求項３】
前記擬似イジェクト信号がワンショット・パルス信号である請求項２に記載のトレイ排出システム。
【請求項４】
前記イジェクト・コントローラは前記ワンショット・パルス信号を連続して複数個送る請求項３に記載のトレイ排出システム。
【請求項５】
前記ドライブ・コントローラは前記トレイにディスクが収納されていないことが検知されたときに前記コンピュータに前記光学ディスク・ドライブに対する電力を停止するように指示する請求項１ないし請求項４のいずれかに記載のトレイ排出システム。
【請求項６】
前記コンピュータと前記光学ディスク・ドライブとがシリアルＡＴＡ規格のインターフェースで接続されている請求項１ないし請求項５のいずれかに記載のトレイ排出システム。
【請求項７】
前記イジェクト信号と前記擬似イジェクト信号が前記インターフェースのＭＤピンに接続されるラインを経由して転送される請求項６に記載のトレイ排出システム。
【請求項８】
前記イジェクト・コントローラがエンベデッド・コントローラで構成されている請求項１ないし請求項７のいずれかに記載のトレイ排出システム。
【請求項９】
前記イジェクト・コントローラがサウス・ブリッジで構成されている請求項１ないし請求項７のいずれかに記載のトレイ排出システム。
【請求項１０】
イジェクト信号を生成する自動復帰式のイジェクト・スイッチを備える光学ディスク・ドライブが搭載されたコンピュータであって、
前記光学ディスク・ドライブに電力を供給する電源回路と、
前記光学ディスク・ドライブのトレイにディスクが収納されていないときに前記光学ディスク・ドライブに対する電力を停止し、前記イジェクト・スイッチにより生成されたイジェクト信号に応答して電力が停止した前記光学ディスク・ドライブに前記コンピュータから電力を供給し、電力を供給してから所定の時間が経過した後に、前記トレイを排出するための擬似イジェクト信号を前記イジェクト信号を受け取ったラインを経由して前記光学ディスク・ドライブに送るコントローラと
を有するコンピュータ。
【請求項１１】
コンピュータに搭載される光学ディスク・ドライブを制御する方法であって、
前記光学ディスク・ドライブの電力を停止するステップと、
前記光学ディスク・ドライブのハウジングに設けられたイジェクト・スイッチの押下により生成されたイジェクト信号を前記コンピュータに供給するステップと、
前記イジェクト信号に応答して前記コンピュータが電力が停止した前記光学ディスク・ドライブに前記コンピュータから電力を供給するステップと、
前記光学ディスク・ドライブに電力を供給してから所定の時間が経過したことを前記コンピュータが判断して、前記トレイを排出するための擬似イジェクト信号を前記イジェクト信号を受け取ったラインを経由して前記光学ディスク・ドライブに送るステップと、
前記擬似イジェクト信号に応答して前記光学ディスク・ドライブが前記トレイを排出するステップと
を有する制御方法。
【請求項１２】
前記電力を停止するステップが前記光学ディスク・ドライブにディスクが収納されているか否かを判断するステップを含む請求項１１に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学ディスク・ドライブの省電力を図る技術に関し、さらに詳細には省電力を図りながらイジェクト・スイッチの操作により短時間内にトレイを排出させる技術に関する。
【背景技術】
【０００２】
ノートブック型パーソナル・コンピュータ（以下、ノートＰＣという。）には、通常ＤＶＤドライブやコンボ・ドライブ（combo drive）などの光学ディスク・ドライブ（以下、ＯＤＤという。）が搭載されている。また、ノートＰＣはモバイル環境で使用する場合に、バッテリィによる動作時間を延ばすことは重要な課題である。ＯＤＤでは、記録媒体であるディスクの装着および取り外しが可能である。そしてＯＤＤは、ディスクに対する読み書きのとき以外には使用しないので、ノートＰＣの全体の使用時間の中で実際に動作している時間は短い。ＯＤＤは、使用していないときでも電力が供給されると内部で２００ｍＷ〜４００ｍＷの電力を消費する。
【０００３】
ＯＤＤは、ＯＤＤメーカにより供給されコンピュータ・メーカによりノートＰＣのデバイス・ベイに組み込まれる。トレイ・ローディング方式のＯＤＤでは、トレイにディスクを装着して使用する。ＯＤＤのハウジングの表面にはイジェクト・スイッチが設けられており、ユーザがイジェクト・スイッチを押下するとイジェクト信号が生成されてトレイがＯＤＤのハウジングの中からモータまたはソレノイドなどの電気的な駆動機構でスライドして飛び出してくる。また、ユーザがそのトレイを軽く押し込むと駆動機構が動作してトレイを中に引き込む。
【０００４】
ＯＤＤの電力は、ノートＰＣの電源回路から供給される。使用する予定のないときにはＯＤＤの電力を停止することはできる。電力の停止したＯＤＤにディスクを装着して使用するためには、トレイを引き出す必要があるがトレイは電気的に動作するので事前にＯＤＤに電源を供給しておく必要がある。電源供給スイッチを設けたり、ソフトウエアを利用したりしてＯＤＤに電力を供給してからユーザがイジェクト・スイッチを操作してトレイを引き出すことは可能である。しかし、スイッチを設けることはコスト増につながり、また、ユーザに余分な操作を強いることになるのでこのような方法は好ましくない。
【０００５】
ＯＤＤに電源が入っているときには、ユーザがイジェクト・スイッチを一瞬だけ押下するとＯＤＤはイジェクト信号を認識してただちにトレイを排出する。ユーザはイジェクト・ボタンの操作に対するトレイの時間的な反応をそのように認識しているので、電源が停止しているＯＤＤにおけるトレイの排出もイジェクト・スイッチの動作だけで同様に行われることが望ましい。そのためには、イジェクト・スイッチとＯＤＤに電源を供給するスイッチとを兼用することが考えられる。
【０００６】
しかし、ＯＤＤは電源が入っていないときにはイジェクト信号を認識せず、また、ＯＤＤに電源が入った時点ではイジェクト・スイッチが復帰してイジェクト信号は消失しているため、トレイを排出するためにユーザはＯＤＤに電源が入ったことを確認した後に再度イジェクト・スイッチを押下する必要がありユーザは電源の入ったＯＤＤに対する操作とは異なる操作をする必要がある。
【０００７】
特許文献１は、電源オフ時に治具などを用いずにディスクのイジェクトあるいはローディングを可能にした情報処理装置を提供する。同文献の図３には、ＯＤＤにトレイとイジェクト・ボタンとトレイ・ローディング機構部が設けられ、情報処理装置に一時保持回路と電源供給回路が設けられている。ＯＤＤの電源が停止した状態でイジェクト・ボタンを押下してイジェクト信号を生成すると、一時保持回路はイジェクト信号を保持するとともにそれを電源起動信号として電源供給回路に送る。電源起動信号を受け取った電源供給回路が起動してトレイ・ローディング機構部に電源を供給する。トレイ・ローディング機構部が動作できる状態になった時点でも一時保持回路が保持していたイジェクト信号はトレイ・ローディング機構部に供給されているのでトレイの掃き出し／収納が行われる。そして一時保持回路は所定の時間が経過すると電源起動信号の出力を停止するため電源供給回路は停止する。
【０００８】
特許文献２は、フロッピー（登録商標）ディスク装置のインターフェース信号線の数を減らすために、１つの端子を入力と出力で兼用できるように制御する技術を開示する。
【特許文献１】特開平１１−１４９６８９号公報
【特許文献２】特開平７−１５４２３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１の発明では、ＯＤＤを使用しないときにはその電源を停止しておき、ＯＤＤの本体に設けられたイジェクト・ボタンを１回だけ押下することによりトレイの排出を行うことができる。近年、イジェクト信号を供給しながら電源を供給した場合に、トレイが排出されない構造のＯＤＤが製造されるようになってきている。このようなＯＤＤでは、ユーザがイジェクト・スイッチを押しながらノートＰＣの電源を投入しさらにＯＤＤにも電源が投入された場合はトレイが排出されないので、一旦イジェクト・スイッチを解放し、再度イジェクト・スイッチを押すことでトレイを排出することができる。このようなＯＤＤに対して特許文献１に記載したような方法でイジェクト・ボタンの操作によるＯＤＤの電源の投入とトレイの排出をしようとする場合には、一時保持回路はイジェクト信号を保持し続けるのでトレイは排出されないことになる。
【００１０】
そこで本発明の目的は、光学ディスク・ドライブの省電力を図ることができるトレイ排出システムを提供することにある。さらに本発明の目的は、電源が完全に停止した光学ディスク・ドライブのイジェクト・スイッチを操作して短時間でトレイを排出するトレイ排出システムを提供することにある。さらに本発明の目的はそのようなトレイ排出システムを採用したコンピュータおよび制御方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明にかかるトレイ排出システムは、コンピュータと光学ディスク・ドライブで構成される。光学ディスク・ドライブは、ディスクを収納するトレイと、光学ディスク・ドライブのハウジングに取り付けられイジェクト信号を生成する自動復帰式のイジェクト・スイッチと、イジェクト信号に応答してトレイを排出するように光学ディスク・ドライブを制御するドライブ・コントローラとを有する。コンピュータは、イジェクト信号に応答して光学ディスク・ドライブに電力を供給し、電力を供給してから所定の時間が経過した後にトレイを排出するための擬似イジェクト信号をイジェクト信号が転送されたラインを経由してドライブ・コントローラに送るイジェクト・コントローラを有する。
【００１２】
このトレイ排出システムによれば、イジェクト・コントローラはイジェクト信号を受け取って光学ディスク・ドライブに電力を供給してから所定時間が経過した後に擬似イジェクト信号をイジェクト信号が転送されたラインを経由してドライブ・コントローラに送るため、擬似イジェクト信号の生成にＯＳを介在させる必要がない。したがって、イジェクト・スイッチが押されてイジェクト信号を受け取ったＯＳが光学ディスク・ドライブを認識してイジェクト・コマンドを送ることができるようになるまでの時間より短い時間でトレイの排出をすることができる。所定の時間を、光学ディスク・ドライブに電源が供給されてから初期化が完了するまでの時間に設定すれば、イジェクト信号がアクティブになっている状態で電源が投入されたときにはイジェクト信号を認識しない光学ディスク・ドライブであってもトレイの排出をすることができる。
【００１３】
擬似イジェクト信号をワンショット・パルス信号にすれば、トレイが排出されディスクが収納されて使用状態に入った後に光学ディスク・ドライブの電力が停止することがなくなる。イジェクト・コントローラがワンショット・パルス信号を連続して複数個ドライブ・コントローラに送るようにすれば、初期化が完了するタイミングと擬似イジェクト信号を生成するタイミングとの間に設ける必要があるマージンを少なくすることができる。ドライブ・コントローラは、トレイにディスクが収納されていないことを検知したときにコンピュータに光学ディスク・ドライブに対する電源を停止するように指示すれば、使用する可能性のない光学ディスク・ドライブが無駄に電力を消費することがなくなる。
【００１４】
コンピュータ・システムと光学ディスク・ドライブとをシリアルＡＴＡ規格のインターフェースで接続することができる。シリアルＡＴＡのインターフェースには余分なピンがないが、イジェクト信号と擬似イジェクト信号はユーザが使用することのないＭＤピンを利用して転送することができる。イジェクト・コントローラは、コンピュータ・システムのエンベデッド・コントローラやサウス・ブリッジで構成すれば、ＯＳを介在させないでもイジェクト信号に応答した光学ディスク・ドライブの電力制御と擬似イジェクト信号の送出をすることができる。
【発明の効果】
【００１５】
本発明により、光学ディスク・ドライブの省電力を図ることができるトレイ排出システムを提供することができた。さらに本発明により、電源が完全に停止した光学ディスク・ドライブのイジェクト・スイッチを操作して短時間でトレイを排出するトレイ排出システムを提供することができた。さらに本発明により、そのようなトレイ排出システムを採用したコンピュータおよび制御方法を提供することができた。
【発明を実施するための最良の形態】
【００１６】
図１は、ノートＰＣ１０の主要なハードウエアの構成を示す概略ブロック図である。ＣＰＵ１１は、ノートＰＣ１０の中枢機能を担う演算処理装置で、オペレーティング・システム（ＯＳ）、ＢＩＯＳ、デバイス・ドライバ、あるいはアプリケーション・プログラムなどを実行する。ＣＰＵ１１は、ノース・ブリッジ１３およびノース・ブリッジ１３にさまざまなバスを経由して接続された各デバイスを制御する。ノース・ブリッジ１３は、メイン・メモリ１５へのアクセス動作を制御するためのメモリ・コントローラ機能や、ＣＰＵ１１と他のデバイスとの間のデータ転送速度の差を吸収するためのデータ・バッファ機能などを含む。
【００１７】
メイン・メモリ１５は、ＣＰＵ１１が実行するプログラムの読み込み領域、処理データを書き込む作業領域として利用されるランダム・アクセス・メモリである。サウス・ブリッジ１７はノース・ブリッジ１３、磁気ディスク装置（ＨＤＤ）１９、およびＯＤＤ１００に接続されている。サウス・ブリッジ１７には、ＨＤＤ１９のインターフェースとなるＩＤＥコントローラおよびＯＤＤ１００のインターフェースとなるシリアルＡＴＡコントローラが組み込まれている。ＨＤＤ１９には、ＯＳ、デバイス・ドライバ、アプリケーション・プログラムなどの周知のプログラムが格納される。ＯＤＤ１００は、シリアルＡＴＡのインターフェースを備えている。
【００１８】
さらにサウス・ブリッジ１７は、ＰＣＩバスまたはＬＰＣバス２１を介して、従来からノートＰＣ１０に使用されているレガシー・デバイス、あるいは高速なデータ転送を要求しないデバイスに接続される。ＬＰＣバス２１には、エンベデッド・コントローラ（ＥＣ）２５およびＢＩＯＳを格納したフラッシュＲＯＭ２３が接続されている。ＥＣ２５は、８〜１６ビットのＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されたマイクロ・コンピュータであり、さらに複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマー、およびディジタル入出力端子を備えている。ＥＣ２５は、ノートＰＣ１０の内部の動作環境の管理にかかるプログラムをＣＰＵ１１とは独立して実行することができる。
【００１９】
パワー・コントローラ２７は、ＥＣ２５およびＤＣ／ＤＣコンバータ２９に接続され、ＥＣ２５からの指示に基づいてＤＣ／ＤＣコンバータ２９を制御することができる。ＤＣ／ＤＣコンバータ２９は、ＡＣ／ＤＣアダプタ３５またはバッテリ３１から供給される直流電圧を、ノートＰＣ１０を動作させるために必要な複数の電圧に変換し、さらに電源モードに応じて定義された電力供給区分に基づいて各々のデバイスに電力を供給する。ＡＣ／ＤＣアダプタ３５はノートＰＣ１０に接続されると、ＤＣ／ＤＣコンバータ２９とバッテリィ３１を充電する充電器３３に電力を供給する。
【００２０】
ノートＰＣ１０は、ＡＣＰＩ方式の省電力機能およびプラグ・アンド・プレイ方式に対応している。ＥＣ２５は、パワー・コントローラ２７を介してＤＣ／ＤＣコンバータ２９を制御して、ノートＰＣ１０の電源モードに応じて定義されたソフト・オフ状態、サスペンド状態、ハイバネーション状態、またはオン状態などの各電源状態に応じて動作するデバイスを選択して電力を供給することができる。さらにＥＣ２５は、ＯＤＤ１００から指示を受けたときに図２に示すＦＥＴ１５３を制御して、ＯＤＤ１００に対する電力を停止したり供給したりする。
【００２１】
フラッシュＲＯＭ２３は不揮発性で記憶内容の電気的な書き替えが可能なメモリであり、システムの起動および管理に使われる基本プログラムであるシステムＢＩＯＳ、電源および筐体内の温度などを管理するソフトウエアである各種ユーティリティ、ノートＰＣ１０の起動時にハードウエアの試験や初期化を行うソフトウエアであるＰＯＳＴ（Power-On Self Test）などを格納する。図１では、特にＯＤＤ１００について、サウス・ブリッジ１７に接続するライン１０５、ＥＣ２５に接続するライン１０１およびＤＣ／ＤＣコンバータ２９に接続するライン１０３を示しているが、これらの機能については、図２で詳しく説明する。
【００２２】
図２は、ＯＤＤ１００のトレイ排出システムを説明するためのブロック図である。本明細書においては、同一の構成要素には同一の参照番号を付すことにする。ＯＤＤ１００は、シリアルＡＴＡのインターフェースを備えており、信号端子１２２と電源端子１２１でノートＰＣ１０の他のデバイスに接続される。信号端子１２２はライン１０５でサウス・ブリッジ１７に接続される。
【００２３】
信号端子１２２は、サウス・ブリッジ１７からＯＤＤ１００に信号を送る１対の信号端子（Ａ＋、Ａ−）と、ＯＤＤ１００からサウス・ブリッジ１７に信号を送る１対の信号端子（Ｂ＋、Ｂ−）と、３つのグランド端子（ＧＮＤ）の合計７個のピンで構成される。電源端子１２１は、Device  Present（ＤＰ）、２つの電源端子（＋５Ｖ）、Manufacturing Diagnostic（ＭＤ）、および２つのグランド端子（ＧＮＤ）の合計６個のピンで構成される。ＭＤピンは、ＯＤＤの製造メーカがＯＤＤの製造プロセスの中で試験を行うために使用するものであり、通常は、出荷後においてユーザが使用することはない。
【００２４】
電源端子１２１には、ライン１０３を通じてＮ型ＭＯＳＦＥＴ１５３のソースが接続される。ＦＥＴ１５３のドレインはＤＣ／ＤＣコンバータ２９に接続され、ゲートはＥＣ２５に接続される。また、電源端子１２１のＭＤピンは共用ライン１０１を通じてＥＣ２５に接続される。共用ライン１０１は、プルアップ抵抗１５１を通じて、ＯＤＤ１００の電力が停止していても所定の電位に維持されている。
【００２５】
ＯＤＤ１００は、トレイ・ローディング方式の光学ディスク・ドライブであり、ディスク１１１を着脱可能に収納するトレイ１１３を備えている。ただし本発明は、ドライブに直接ディスクを押し込むスロット・ローディング方式のドライブに適用することも可能である。排出機構１１９は、矢印Ａで示すようにトレイ１１３をＯＤＤ１００のハウジングから外に排出したり、内部に収納したりするモータ駆動機構を備えている。スピンドル・モータ１１７は、ディスク１１１を収納するトレイ１１３がＯＤＤ１００のハウジングに収納されたときに、ＣＰＵ１１からの読み取りまたは書き込みに関連するコマンドに応じてディスクを回転させる。
【００２６】
リード／ライト回路１１５は、レーザ発射部、光学機構、フォーカス機構、トラッキング機構およびデータ信号処理回路を含む。リード／ライト回路１１５はさらに、トレイ１１３にディスク１１１が収納されたことを検出するディスク検出回路を備え、ディスク１１１が装着されていないときは、コントローラ１２５およびライン１０５を通じてＣＰＵ１１にディスク未装着を示す信号を送る。電源回路１２３は、ＤＣ／ＤＣコンバータ２９から受け取った電力をＯＤＤ１００の各デバイスに供給する。コントローラ１２５はサウス・ブリッジ１７を通じてＣＰＵ１１との間でデータ転送を行うためのシリアルＡＴＡのインターフェース回路、ＯＤＤ１００内のデバイスを制御する制御回路、プロセッサ、ファームエア、およびメモリなどを備えている。
【００２７】
コントローラ１２５のイジェクト端子にはライン１３５が接続される。ライン１３５はプルアップ抵抗１２７を通じて電源回路１２３に接続されて所定の電位が維持される。イジェクト端子にはライン１３５を通じてダイオード１２９のアノードが接続され、ダイオード１２９のカソードはイジェクト・スイッチ１３３の一方の端子に接続される。イジェクト・スイッチ１３３は、ＯＤＤ１００のハウジングに設けられており、他方の端子はグランドに接続されている。ユーザがイジェクト・スイッチ１３３を押すとライン１３５がロー状態になることによりコントローラ１２５のイジェクト端子にイジェクト信号が供給される。
【００２８】
ＯＤＤ１００に電力が供給されているときは、コントローラ１２５はイジェクト信号を認識すると、排出機構１１９を制御してトレイ１１３をＯＤＤ１００のハウジングの外に排出させる。イジェクト・スイッチ１３３は、モーメンタリ動作（または自動復帰動作ともいう。）をするタイプであり、押している間だけ回路が閉じ手を離すと回路が開く。これに対して、押す力を取り除いても閉路状態を保ち続け、さらにもう一度押すと元の状態に復帰するオルタネイト動作をするスイッチも存在するが、ＯＤＤ１００はイジェクト信号が供給された状態（ライン１３５がロー状態）で電源が投入されるとイジェクト信号を認識しないという特性を備えており、このようなＯＤＤにはオルタネイト動作のスイッチは使用できない。
【００２９】
これは、ＯＤＤの製造メーカが近年のＯＤＤを、初期化が終了しないとイジェクト信号を受け付けないように構成しているためであり、それは次のような理由であると考えられる。一つの理由としては、コントローラ１２５がＯＤＤ１００の内部状態をモニターできる状態になったときにすでにイジェクト端子がロー状態になっていることを認識した場合には、通常はハイ状態になっているべきイジェクト信号の経路がグランドにショートしたり、またはイジェクト・スイッチ１３３が意図しない外部的な状況で押された状態になっていたりする可能性があるので、何らかの不具合が起こっていると判断してしまうものと考えられる。そして、一度イジェクト・ボタン１３３が開放されてイジェクト回路が正常であることを確認したのちに生成されたイジェクト信号だけを認識するようにしていると考えられる。
【００３０】
他の理由としては、コントローラ１２５はイジェクト端子が単にロー状態であることをイジェクト信号として認識するのではなく、ハイ状態からロー状態に遷移するパルス信号の立ち下がりエッジをイジェクト信号として認識している場合があると考えられる。ユーザが通常行うイジェクト・スイッチ１３３の操作は、一瞬押して離す操作であるため、そのときの信号はワンショット・パルス信号になり、立ち下がりエッジを検出することがユーザが行う正常なイジェクト操作に近いといえる。ダイオード１２９のカソードは抵抗１３１を通じて共用ライン１０１に接続される。コントローラ１２５は、Manufacturing Diagnostic（ＭＤ）端子を備えており、ＭＤ端子はライン１３７を通じて共用ライン１０１に接続される。
【００３１】
共用ライン１０１はプルアップ抵抗１５１で電位が維持されているので、ＯＤＤ１００に電力が供給されていないときでも、イジェクト・スイッチ１３３を押下してロー・アクティブなイジェクト信号をＥＣ２５に供給することができる。本実施の形態ではイジェクト信号を受け取ったＥＣ２５は所定の時間が経過した後に共用ライン１０１に擬似イジェクト信号を送出する構成になっている。
【００３２】
図３は、ＥＣ２５が共用ライン１０１を通じてイジェクト信号の入力と擬似イジェクト信号の出力を行うための回路を示すブロック図である。本実施の形態では、ライン１０１上でイジェクト・スイッチ１３３が生成したイジェクト信号およびＥＣ２５が生成した擬似イジェクト信号が転送される。ＥＣ２５は、ＣＰＵ２０１、ＲＡＭ２０３、ＲＯＭ２０５がバス２０７に接続されている。ＣＰＵ２０１にはタイマー２０２が接続される。またＲＯＭ２０５には、ＣＰＵ２０１が実行するファームエアが格納されている。入出力端子１０２はライン１０１に接続される。
【００３３】
Ｄフリップ・フロップ（Ｄ−ＦＦ）２０９は入力端子Ｄ、リセット端子Ｒ、およびクロック端子Ｃがバス２０７に接続され、出力端子Ｑは、スリー・ステート・バッファ２１３の制御端子、ＡＮＤゲート２１７の一方の端子、およびＡＮＤゲート２１９の一方の端子（負論理）に接続される。Ｄ−ＦＦ２０９は、入出力端子１０２がＥＣ２５において入力端子または出力端子のいずになるかを決定する素子である。Ｄ−ＦＦ２１１は入力端子Ｄ、リセット端子Ｒ、およびクロック端子Ｃがバス２０７に接続され、出力端子Ｑは、スリー・ステート・バッファ２１３の入力端子およびスリー・ステート・バッファ２２１の入力端子に接続される。
【００３４】
スリー・ステート・バッファ２１３の出力端子は、入出力端子１０２に接続される。スリー・ステート・バッファ２１３の出力端子は、さらに、入力バッファ２２３の入力端子に接続される。入力バッファ２２３の出力端子はトライ・ステート・バッファ２２５の入力端子に接続され、トライ・ステート・バッファ２２５の出力端子はバス２０７に接続される。ＡＮＤゲート２１７、２１９の他方の入力端子は、それぞれバス２０７に接続される。ＡＮＤゲート２１７の出力端子はトライ・ステート・バッファ２２１の制御端子に接続され、トライ・ステート・バッファ２２１の出力端子はバス２０７に接続される。ＡＮＤゲート２１９の出力端子はトライ・ステート・バッファ２２５の制御端子に接続される。
【００３５】
つぎに、図３に基づいてＥＣ２５の動作を説明する。ＥＣ２５は、入出力端子１０２が入力端子となるように動作するときに、ライン１０１を通じてＯＤＤ１００からイジェクト信号を受け取る。ＥＣ２５は、入出力端子１０２が出力端子となるように動作するときは、ライン１０１を通じてＯＤＤ１００に擬似イジェクト信号を送出する。入出力端子１０２が入力端子になるときの動作は以下のとおりである。ＣＰＵ２０１は、Ｄ−ＦＦ２０９の入力端子Ｄをロー状態にして、クロック端子Ｃにクロック信号を入力すると、出力端子Ｑがロー状態になる。その結果スリー・ステート・バッファ２１３の出力端子は、ハイ・インピーダンス状態になり、Ｄ−ＦＦ２１１からの信号は、入出力端子１０２に出力されない。
【００３６】
ＣＰＵ２０１がリード・ラインにハイ信号を送ると、ＡＮＤゲート２１９が動作してスリー・ステート・バッファ２２５をオンにする。ライン１０１はプルアップ抵抗１５１で常時所定の電位に維持されているので、ライン１０１がローになるときに入力バッファ２２３は信号を検出しスリー・ステート・バッファ２２５を経由してＣＰＵ２０１に信号を転送する。入出力端子１０２が出力端子になるときの動作は以下のとおりである。ＣＰＵ２０１は、Ｄ−ＦＦ２０９の入力端子Ｄをハイ状態にして、クロック端子Ｃにクロック信号を入力すると、出力端子Ｑがハイ状態になる。その結果スリー・ステート・バッファ２１３の出力端子は、論理的に入力端子の状態に一致する。
【００３７】
ＣＰＵ２０１は入出力端子１０２から送出するデータをハイ信号またはロー信号としてＤ−ＦＦ２１１の入力端子Ｄに設定し、クロック端子Ｃにクロック信号を送ることで、出力端子Ｑからデータを送出することができる。このデータは、トライ・ステート・バッファ２１３を経由して入出力端子１０２からライン１０１に送出される。Ｄ−ＦＦ２０９の出力端子Ｑはハイ状態になっているためＡＮＤゲート２１９は動作せず、トライ・ステート・バッファ２２５の出力端子はハイ・インピーダンス状態に維持される。ＣＰＵ２０１がリード・ラインにハイ信号を送ると、ＡＮＤゲート２１７が動作してスリー・ステート・バッファ２２１の出力端子は、論理的に入力端子の状態に一致するようになる。したがって、ＣＰＵ２０１は、Ｄ−ＦＦ２１１が入出力端子１０２から送出したデータを読みとることができる。
【００３８】
つぎに、図４を参照して、ノートＰＣ１０によるＯＤＤ１００の動作を制御する方法を説明する。図４は、電源が停止したＯＤＤ１００のトレイ１１３を排出するときの動作を示すフローチャートである。ブロック３０１では、ノートＰＣ１０の電源がオン状態になって動作している。ＯＤＤ１００が装着された状態でノートＰＣ１０の電源が投入されたとき、または、動作中のノートＰＣ１０にＯＤＤが装着されて電源が投入されたときに、ＯＤＤ１００はノートＰＣ１０からリセット信号を受け取る。そしてコントローラ１２５の内部のＲＯＭのチェック、タイマー、割り込みなどのハードウエアの初期化、プログラムの各種パラメータに関するＲＡＭ領域の初期化などを行い、正常な動作ができるようになる。このようにＯＤＤ１００に電源が供給されてから、ノートＰＣ１０からのコマンドに対応できるようになるまでの間にＯＤＤ１００が内部で行う作業をＯＤＤの初期化という。一例ではＯＤＤ１００の初期化に要する時間は、６００ｍｓ〜８００ｍｓ程度である。
【００３９】
ＯＤＤ１００の初期化が完了すると、ノートＰＣ１０はプラグ・アンド・プレイにより、ＯＤＤ１００に対するリソースの割り当ておよびデバイス・ドライバの組み込みを行ってシステムとしてＯＤＤ１００を認識する。ブロック３０３でリード／ライト回路１１５はトレイ１１３にディスク１１１が装着されているか否かを判断する。ディスク１１１が装着されていれば、ＯＤＤ１００はＣＰＵ１１からコマンドが送られてくるまでＤＣ／ＤＣコンバータ２９からの電力を維持した状態で待機する。ブロック３０３でリード／ライト回路１１５がトレイ１１３にディスク１１１が装着されていないと判断したときは、コントローラ１２５はライン１０５を通じてＯＤＤ１００に対する電力を停止するための電力停止信号をＥＣ２５に送る。
【００４０】
電力停止信号を受け取ったＥＣ２５は、ブロック３０５でＦＥＴ１５３を制御してＯＤＤ１００に対する電力を停止する。その結果、ディスク１１１が装着されていないために使用する可能性がないＯＤＤ１００で無駄に電力が消費されることがなくなる。ブロック３０７では、ユーザがＯＤＤ１００を使用するためにイジェクト・スイッチ１３３を操作するまで待機する。ブロック３０７でイジェクト・スイッチ１３３が押されるとライン１３５はロー状態になり、コントローラ１２５のイジェクト端子にイジェクト信号が供給される。しかし、コントローラ１２５には、電力が供給されていないので、コントローラ１２５はイジェクト信号に反応した動作をしない。
【００４１】
イジェクト信号は、通常ユーザが自動復帰型のイジェクト・スイッチ１３３を操作するときに生成されるワンショット・パルス信号である。イジェクト信号は共用ライン１０１上でＥＣ２５の入出力端子１０２に送られる（図２の矢印Ｂ）。ＯＤＤ１００に対する電力を停止したときは、ＥＣ２５は、入出力端子１０２が入力端子として動作するようにＤ−ＦＦ２０９を制御する。電源端子１２１のＭＤピンは、製造時点でＯＤＤメーカが使用するためのものであり、出荷されたあとはユーザが自由に使用できるため、入出力端子１０２を入力端子に設定しておいても不必要な信号が送られて動作に支障をきたすようなことはないようになっている。
【００４２】
入力バッファ２２３を通じてイジェクト信号を受け取ったＣＰＵ２０１は、ＲＯＭ２０５に格納されていたファームエアを実行しＦＥＴ１５３をオンにしブロック３１１でＯＤＤ１００に電源を投入する。さらにＥＣ２５は、ＯＤＤ１００が装着されて電源を投入したことをＯＳに通知する。ＯＳは、ＯＤＤ１００をノートＰＣが使用できるようにするための認識やさまざまな設定を開始する。
【００４３】
ブロック３１３では、ＥＣ２５は電源が供給されたＯＤＤ１００の初期化を完了するまでの時間待機する。タイマー２０２は、ＥＣ２５がＯＤＤ１００に電力を供給してから経過した時間を計測する。ＥＣ２５はタイマー２０２のタイム・アップに基づいて、初期化の予想時間である６００ｍｓ〜８００ｍｓ程度に対する余裕を見込んだ時刻に、ブロック３１５で入出力端子１０２が出力端子となるようにＤ−ＦＦ２０９を制御し、さらにＤ−ＦＦ２１１を制御して共用ライン１０１にワンショット・パルス信号の擬似イジェクト信号を送る（図２の矢印Ｃ）。
【００４４】
ここで、コントローラ１２５のＭＤ端子にも擬似イジェクト信号が送られるが、ＭＤ端子はユーザが使用している状態では外部信号を受け付けないようになっているのでコントローラ１２５はそれを無視する。擬似イジェクト信号は、コントローラ１２５がイジェクト信号を認識するパルス幅に余裕を持たせたパルス幅で生成される。このように本実施の形態においては、ＥＣ２５が共用ライン１０１を通じて送られてきたイジェクト信号に応答して、ＯＤＤ１００の電源を投入しＯＤＤ１００の初期化が完了した直後に擬似イジェクト信号をＯＤＤ１００に送ってトレイ１１３を排出するために、イジェクト・スイッチ１３３の操作からトレイ１１３の排出までは１秒程度以内で完了することができる。この時間でのトレイ１１３の反応動作は、ＯＤＤ１００に電力が供給されているときに比べてユーザにとって時間的に違和感がないといえる。
【００４５】
擬似イジェクト信号を、ライン１０５を通じてＯＳがＯＤＤ１００にコマンドを送って行おうとすれば、つぎのようにイジェクト・スイッチ１３３が押されてからトレイ１１３が排出されるまで約１０秒程度必要となる。ＥＣ２５によりＯＤＤ１００に電源が投入されると、ＢＩＯＳがＯＳに対してプラグ・アンド・プレイによりデバイス変更があったことを伝える。ＯＳはこの通知を受けて、デバイスに何らかの追加や削減があったことを知り、ＯＤＤ１００のエニュメレーションを行い、ＯＤＤが追加または再接続されたことを検出する。ここまでの動作はＯＳのカーネル部分で行われるため、比較的速い時間で完了できる。
【００４６】
しかしこのあとに、ＯＳでユーザ・モードの各種プログラムに対してＯＤＤ１００に関する情報の通知が行われる。たとえばＷｉｎｄｏｗｓ（登録商標）では、エクスプローラというツールでドライブを認識し、ＯＤＤ１００のディスク１１１に記憶されたファイルの読み取りなどのユーザの処理を受け付けることができるようになる。エクスプローラでは、ノートＰＣ１０に接続されたＨＤＤ、ＯＤＤ、ＦＤＤなどの一覧が表示され、ファイルやフォルダなどはアイコンで表示されてそれらの生成、削除、移動、およびコピーなどを行なうことができるようになっている。ＯＳはこのような作業に多くの時間を費やす。ＯＳは、ユーザ・モード・プログラムへのＯＤＤ１００に関する連絡処理が行われた後でないとＡＰＩを介してＯＤＤ１００のイジェクト・コマンドを受け付けないため、イジェクト・コマンドを送ってトレイ１１１を排出する方法は時間的に現実的ではない。
【００４７】
ＯＤＤ１００に対する電力供給の制御と、擬似イジェクト信号の送出は、ＥＣ２５に代えてサウス・ブリッジ１７が同様の構成で行うことができる。また、ＯＤＤ１００はシリアルＡＴＡのインターフェースを備えている例で説明したが、本発明はパラレルＡＴＡのインターフェースを備える光学ディスク・ドライブに適用することもできる。図５は、イジェクト信号が生成されてから擬似イジェクト信号が生成されるまでの動作を説明するためのタイミング図である。図５（Ａ）はイジェクト信号を示し、時刻ｔ０でロー状態のアクティブになる。図５（Ｂ）はＯＤＤ１００の電力状態を示し、イジェクト信号に応答して時刻ｔ１で電力が投入される。図５（Ｃ）は電力の供給を受けたＯＤＤ１００の初期化の状態を示し、ＯＤＤ１００は時刻ｔ３で初期化を完了して、システムからのコマンドを受け付ける状態になる。
【００４８】
図５（Ｄ）は擬似イジェクト信号を示し、時刻ｔ４でロー状態のアクティブになって排出機構１１９が動作する。図２〜図３に示したトレイ排出システムによれば、時刻ｔ０でイジェクト・スイッチが操作されてから時刻ｔ４で排出機構１１９が動作するまでの時間を１秒程度以内に納めることができる。この時間を短縮するためには、初期化が完了する時刻ｔ３と擬似イジェクト信号を送出する時刻ｔ４までのマージンとしての時間をできるだけ少なくする必要がある。
【００４９】
しかし、マージンを少なくすると何らかの原因によって初期化の完了のタイミングが遅れて、擬似イジェクト信号がアクティブになるタイミングの方が早くなる可能性もでてくる。この場合、コントローラ１２５は擬似イジェクト信号を受け付けないのでトレイ１１３を排出できないことになる。これに対処するためには、擬似イジェクト信号を連続して複数個送出することができる。図５（Ｅ）では、初期化の完了する時刻であるｔ３より早い時刻ｔ２で１個目のワンショット・パルス信号が送出されているが、時刻ｔ３よりも遅い時刻ｔ６で送出された２個目のワンショット・パルス信号で排出機構１１９を動作させることができるので、マージンを少なくしたときに初期化の完了のタイミングが遅れても正常にトレイ１１３の排出動作をすることができる。
【００５０】
これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。
【図面の簡単な説明】
【００５１】
【図１】ノートＰＣの主要なハードウエアの構成を示す概略ブロック図である。
【図２】ＯＤＤのトレイ排出システムを説明するためのブロック図である。
【図３】イジェクト信号の入力と擬似イジェクト信号の出力を行うための回路を示すブロック図である。
【図４】電源が停止したＯＤＤのトレイを排出するときの動作を示すフローチャートである。
【図５】イジェクト信号が生成されてから擬似イジェクト信号が生成されるまでの動作を説明するためのタイミング図である。
【符号の説明】
【００５２】
１００…ＯＤＤ
１０１…共用ライン
１１１…ディスク
１１３…トレイ
１３３…イジェクト・スイッチ
【図１】
0004558807.tif 000002
【図２】
0004558807.tif 000003
【図３】
0004558807.tif 000004
【図４】
0004558807.tif 000005
【図５】
0004558807.tif 000006