(57)【特許請求の範囲】
【請求項１】
画像データによりオン，オフされるレーザビームを主走査方向に複数ライン同時に走査する画像形成装置において、
画像データを解像度変換処理する際に複数ラインの画像処理を一括して行う処理手段と、
副走査方向の連続する２つのラインの水平同期信号において、１ライン目の前記水平同期信号がアクティブとなり、続いて２ライン目の前記水平同期信号がアクティブになるまでの時間を、前記処理手段により画像処理された前記画像データを出力するクロックを用いて計測した値を格納する格納手段と、
前記２つのラインの水平同期信号のいずれかがアクティブの期間に、前記処理手段により画像処理された前記２ライン目の画像データを、前記クロックに同期して記憶するＦＩＦＯメモリと、
前記処理手段により画像処理された前記連続する２つのラインの画像データのうち、前記１ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力し、前記ＦＩＦＯメモリのうち前記格納手段に格納した値により示されるメモリから前記２ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力する制御手段と、
を備えたことを特徴とする画像形成装置。
【請求項２】
画像データによりオン，オフされるレーザビームを主走査方向に複数ライン同時に走査する画像形成装置における画像処理方法であって、
複数ラインの画像データを解像度変換する処理を一括して行うステップＡと、
副走査方向の連続する２つのラインの水平同期信号において、１ライン目の前記水平同期信号がアクティブとなり、続いて２ライン目の前記水平同期信号がアクティブになるまでの時間を、前記ステップＡにより画像処理された前記画像データを出力するクロックを用いて計測するステップＢと、
前記２つのラインの水平同期信号のいずれかがアクティブの期間に、前記ステップＡにより画像処理された前記２ライン目の画像データを前記クロックに同期してＦＩＦＯメモリに記憶するステップＣと、
前記ステップＡにより画像処理された前記連続する２つのラインの画像データのうち、前記１ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力し、前記ＦＩＦＯメモリのうち前記ステップＢにより計測された値により示されるメモリから前記２ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力するステップＤと、
を備えたことを特徴とする画像形成装置における画像形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置に関し、特にそのスムージング処理等の解像度変換処理に関するものである。
【０００２】
【従来の技術】
従来、この種の画像処理装置としては、例えばレーザプリンタでは、プリンタ記述言語（ＰＤＬ）等で記述された画像情報をホストコンピュータから送信され、制御部においてビットマップデータに変換し、プリンタエンジンに送り、プリンタエンジンにおいて記録紙等に転写，定着し所望の印字結果を得るものがある。
【０００３】
このようなレーザプリンタとして、例えば６００ドット／インチの解像度で印字するものが存在する。その場合、文字や画像を構成する画素は６００ｄｐｉの格子状の位置に印字される。
【０００４】
一方、主走査方向の解像度を上げることはレーザプリンタの構造上、比較的容易であり、スムージング処理等、様々な手法が試みられてはいる。スムージング処理とは６００ｄｐｉの注目画素とその周辺のＭ×Ｎ画素から６００ｄｐｉ以上の解像度の画素を出力しエッジのぎざぎざを取り除く手法で、解像度としては２４００ｄｐｉ×６００ｄｐｉ相当の解像度を得る事ができる。
【０００５】
これに対し、印刷スピードを維持しながら副走査方向の解像度を上げることは画像情報を高速に転送する必要があり、基板設計上大きな負荷となっているため、副走査解像度１２００ｄｐｉ以上で高速なプリンタを製品化することは設計上難しいのが現実である。
【０００６】
そこで最近は副走査方向を一度に複数送出する、マルチビーム方式を備えたプリンタエンジンが登場してきた。このマルチビーム方式は、複数のレーザビームを有し、一つのポリゴンミラーに同時にレーザを照射することによって同時に複数ラインの画像を形成する方式であり、Ｎ本のレーザビームを有すると画像情報の転送レートは１／Ｎとすることが可能なため特に高速印刷機においては今後大きく普及するとみられている。
【０００７】
【発明が解決しようとする課題】
しかしながら、マルチビーム方式において主走査方向の解像度を上げるスムージング処理を副走査方向に同時に行うことは難しい。なぜならば、一つのレーザビームが画像形成する位置と他のレーザビームが画像形成する位置は時間的に異なるため、注目画素周辺のＭ×Ｎの画素を参照する必要があるスムージング処理ではＭ×Ｎの参照領域が、ある時間では別の領域となってしまう。このため参照画素を格納するメモリへのアクセスが従来のシングルビームの時に比べ２ビームの場合は２倍、３ビームの場合は３倍となってしまい、メモリアクセスに限界が生じてしまっていた。
【０００８】
本発明は、このような状況のもとでなされたもので、スムージング処理等の解像度変換処理をシングルビーム時と変わらない時間で処理することができるマルチビーム方式のプリンタエンジンを備えた画像形成装置，画像形成方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、本発明では、画像形成装置を次の（１）のとおりに構成し、画像形成装置における画像形成方法を次の（２）のとおりに構成する。
【００１０】
（１）画像データによりオン，オフされるレーザビームを主走査方向に複数ライン同時に走査する画像形成装置において、
画像データを解像度変換処理する際に複数ラインの画像処理を一括して行う処理手段と、
副走査方向の連続する２つのラインの水平同期信号において、１ライン目の前記水平同期信号がアクティブとなり、続いて２ライン目の前記水平同期信号がアクティブになるまでの時間を、前記処理手段により画像処理された前記画像データを出力するクロックを用いて計測した値を格納する格納手段と、
前記２つのラインの水平同期信号のいずれかがアクティブの期間に、前記処理手段により画像処理された前記２ライン目の画像データを、前記クロックに同期して記憶するＦＩＦＯメモリと、
前記処理手段により画像処理された前記連続する２つのラインの画像データのうち、前記１ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力し、前記ＦＩＦＯメモリのうち前記格納手段に格納した値により示されるメモリから前記２ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力する制御手段と、
を備えた画像形成装置。
【００１１】
（２）画像データによりオン，オフされるレーザビームを主走査方向に複数ライン同時に走査する画像形成装置における画像処理方法であって、
複数ラインの画像データを解像度変換する処理を一括して行うステップＡと、
副走査方向の連続する２つのラインの水平同期信号において、１ライン目の前記水平同期信号がアクティブとなり、続いて２ライン目の前記水平同期信号がアクティブになるまでの時間を、前記ステップＡにより画像処理された前記画像データを出力するクロックを用いて計測するステップＢと、
前記２つのラインの水平同期信号のいずれかがアクティブの期間に、前記ステップＡにより画像処理された前記２ライン目の画像データを前記クロックに同期してＦＩＦＯメモリに記憶するステップＣと、
前記ステップＡにより画像処理された前記連続する２つのラインの画像データのうち、前記１ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力し、前記ＦＩＦＯメモリのうち前記ステップＢにより計測された値により示されるメモリから前記２ライン目の画像データを、該ラインの前記水平同期信号と前記クロックにより出力するステップＤと、
を備えた画像形成装置における画像形成方法。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態をレーザビームプリンタの実施例により詳しく説明する。なお、本発明は、装置の形に限らず、実施例の説明に裏付けられて方法の形で実施することもできる。
【００１３】
【実施例】
図９は実施例である“レーザビームプリンタ”（以下ＬＢＰと略記する）の概略構成を示す断面図である。
【００１４】
図９において、１５００はＬＢＰ本体であり、外部に接続されているホストコンピュータから供給される印刷情報（文字コード等）やフォーム情報あるいはマクロ命令を入力して記憶するとともに、それらの情報に従って対応する文字パターンやフォームパターン等を作成し、記録媒体である記録紙等に像を形成する。１５０１は操作のためのスイッチおよびＬＥＤ表示器等が配されている操作パネル、１０００はＬＢＰ本体１５００全体の制御およびホストコンピュータから供給される文字情報等を解析するプリンタ制御ユニットである。このプリンタ制御ユニット１０００は、主に文字情報を対応する文字パターンのビデオ信号に変換してレーザドライバ１５０２に出力する。
【００１５】
レーザドライバ１５０２は、半導体レーザ１５０３を駆動するための回路であり、入力されたビデオ信号に応じて半導体レーザ１５０３から発射されるレーザ光１５０４をオン，オフ切り替えをする。レーザ光１５０４は回転多面鏡１５０５で左右方向に振らされて静電ドラム１５０６上を走査露光する。これにより、静電ドラム１５０６上には文字パターンの静電潜像が形成されることになる。この潜像は、静電ドラム１５０６の周囲に配設された現像ユニット１５０７により現像された後、記録紙に転写される。この記録紙にはカットシートを用い、カットシート記録紙はＬＢＰ１５００に装着した用紙カセット１５０８に収納され、給紙ローラ１５０９および搬送ローラ１５１０と搬送ローラ１５１１とにより、装置内に取り込まれて、静電ドラム１５０６に供給される。また、ＬＢＰ本体１５００には図示しないカードスロットを少なくとも１個以上備え、内蔵フォントに加えてオプションフォントカード，言語系の異なる制御カード（エミュレーションカード）を接続できるように構成されている。
【００１６】
次にマルチビーム方式の画像形成の仕方について図２ないし４を用いて説明する。図２はマルチビーム方式の光学系の斜視図を示し、複数のレーザ光束を発するマルチビームレーザユニット１の前方には、複数のレーザ光束を線像に整形するシリンドリカルレンズ２、複数のレーザ光束を偏向走査する回転多面鏡３が配列され、回転多面鏡３の反射方向には、図示しない感光体上に複数のレーザ光束を結像走査するための走査レンズ４が配置されている。マルチビームレーザユニット１の各レーザ光束は形成画像の副走査方向の解像度に適合した距離をもって配置されるため、図示するように各レーザ光束が形成する画像は水平方向に一定のずれを持つことになる。
【００１７】
図３はマルチビームレーザユニット１に送出するビデオデータのタイミングを示す波形である。各レーザ光束の印字可能領域への開始位置を示す水平同期信号ＬＳＹＮＣをそれぞれＬＳＹＮＣ１ｎ，ＬＳＹＮＣ２ｎとし、ホストコンピュータからプリンタ記述言語等で送出された画像情報をビットマップデータに変換する画像出力制御部に送られる。ここでＬＳＹＮＣ１ｎ，ＬＳＹＮＣ２ｎにはある一定の時間的ずれｔ１を有するが、この値は回転多面鏡３やその他の駆動装置の精度により装置毎に多少のばらつきを有する。
【００１８】
画像出力制御部は、水平同期信号ＬＳＹＮＣ１ｎ，ＬＳＹＮＣ２ｎのトリガによりＬラインおよびＬ＋１ラインのビットマップ画像データを送出するが、本実施例と同じスムージング機能を有する画像出力制御部の一般的な画像処理手法は、図４に示すように、画像メモリ上の注目画素の周辺のＭ×Ｎ画素をＬラインおよびＬ＋１ラインそれぞれに画像メモリより読み出し、パターンマッチング回路４０１，４０２に入力し注目画素の高解像処理を行い、それぞれの水平同期信号ＬＳＹＮＣ１，ＬＳＹＮＣ２のトリガによりビットマップ画像データの送出を行う。
【００１９】
図１０は、実施例のシステム構成を説明するブロック図である。ここでは、レーザビームプリンタ（図９）を例にして説明する。
【００２０】
図１０において、３０００はホストコンピュータで、ＲＯＭ３のプログラム用ＲＯＭに記憶された文書処理プログラム等に基づいて図形，イメージ，文字，表（表計算等を含む）等が混在した文書処理を実行するＣＰＵ１を備え、システムバス４に接続される各デバイスをＣＰＵ１が総括的に制御する。
【００２１】
また、このＲＯＭ３のプログラム用ＲＯＭにはＣＰＵ１の制御プログラム等を記憶し、ＲＯＭ３のフォント用ＲＯＭには前記文書処理の際に使用するフォントデータ等を記憶し、ＲＯＭ３のデータ用ＲＯＭは前記文書処理等を行う際に使用する各種データを記憶する。２はＲＡＭで、ＣＰＵ１の主メモリ，ワークエリア等として機能する。５はキーボードコントローラ（ＫＢＣ）で、キーボード９や不図示のポインティングデバイスからのキー入力を制御する。６はＣＲＴコントローラ（ＣＲＴＣ）で、ＣＲＴディスプレイ（ＣＲＴ）１０の表示を制御する。７はディスクコントローラ（ＤＫＣ）で、ブートプログラム，種々のアプリケーション，フォントデータ，ユーザーファイル，編集ファイル等を記憶するハードディスク（ＨＤ），フロッピーディスク（ＦＤ）等の外部メモリ１１とのアクセスを制御する。８はプリンタコントローラ（ＰＲＴＣ）で所定の双方向インターフェース（インターフェース）２１を介してプリンタ１５００に接続されて、プリンタ１５００との通信制御処理を実行する。なお、ＣＰＵ１は例えばＲＡＭ２上に設定された表示情報ＲＡＭへのアウトラインフォントの展開（ラスタライズ）処理を実行し、ＣＲＴ１０上での不図示のマウスカーソル等で指示されたコマンドに基づいて登録された種々のウインドウを開き、種々のデータ処理を実行する。
【００２２】
プリンタ１５００において、１２はプリンタＣＰＵで、ＲＯＭ１３のプログラム用ＲＯＭに記憶された制御プログラム等或いは外部メモリ１４に記憶された制御プログラム等に基づいてシステムバス１５に接続される各種のデバイスとのアクセスを総括的に制御し、記録部インターフェース１６を介して接続される印刷部（プリンタエンジン）１７に出力情報としての画像信号を出力する。またこのＲＯＭ１３のプログラムＲＯＭにはＣＰＵ１２の制御プログラム等を記憶する。ＲＯＭ１３のフォント用ＲＯＭには前記出力情報を生成する際に使用するフォントデータ等を記憶し、ＲＯＭ１３のデータ用ＲＯＭにはハードディスク等の外部メモリ１４がないプリンタの場合には、ホストコンピュータ上で利用される情報等を記憶している。
【００２３】
ＣＰＵ１２は、入力部１８を介してホストコンピュータ３０００との通信処理が可能となっており、プリンタ内の情報等をホストコンピュータ３０００に通知可能に構成されている。１９はＣＰＵ１２の主メモリ、ワークエリア等として機能するＲＡＭで図示しない増設ポートに接続されるオプションＲＡＭによりメモリ容量を拡張することができるよう構成されている。なお、ＲＡＭ１９は出力情報展開領域，環境データ格納領域，ＮＶＲＡＭ等に用いられる。前述したハードディスク（ＨＤ），ＩＣカード等の外部メモリ１４は、ディスクコントローラ（ＤＫＣ）２０によりアクセスを制御される。外部メモリ１４はオプションとして接続され、フォントデータ，エミュレーションプログラム，フォームデータ等を記憶する。また、１８は前述した操作パネルで、操作のためのスイッチおよびＬＥＤ表示器等が配されている。
【００２４】
また、前述した外部メモリ１１は１個に限らず、少なくとも１個以上備え、内蔵フォントに加えてオプションフォントカード、言語系の異なるプリンタ制御言語を解釈するプログラムを格納した外部メモリ等、を複数接続できるよう構成されていても良い。さらに、図示しないＮＶＲＡＭを有し、操作パネル１５０１からのプリンタモード設定情報を記憶するようにしてもよい。
【００２５】
図７は、本実施例の要部にかかる、画像出力回路の回路構成を示ブロック図である。図７において、７０１はプリンタエンジンと画像出力制御部を接続するビデオインターフェースである。７０２は画像保存用メモリを内蔵する画像出力制御部、７０３はホストコンピュータからの印字指令を処理しビットマップデータを生成する画像生成部であり、図１０のプリンタ１５００におけるＣＰＵ１２，ＲＡＭ１９，ＲＯＭ１３，システムバス１５，入力部１８，ＤＫＣ２０が該当する。７０４は各回路へビデオクロックを供給する水晶発振器である。
【００２６】
以上の構成において、画像出力制御部７０２は、ビデオインターフェース７０１から各ラインの印字位置を決める水平同期信号ＬＳＹＮＣｎを入力し、水晶発振器７０４のクロックに同期したｎＳＢＤと、ｎＳＢＤに同期したビデオクロックであるＳＶＣＬＫを画像生成部７０３に送出し、ビットマップ画像データの送出タイミングを決めるクロックとして使用する。
【００２７】
また、画像生成部７０３は画像出力制御部７０２に有する画像平滑化処理回路や、画像の拡大，縮小などの設定を行うためのインターフェースを備えており、チップセレクト信号ｎＣＳ，リード信号ＲＤ、ライト信号ＷＲ、シリアルデータ信号ＳＤ０により様々な種類の画像出力設定を可能としている。
【００２８】
次に画像出力制御部７０２の画像データ出力手法について述べる。図８は、図７に示す画像出力制御部７０２の構成を示すブロック図である。図８において、８０６はクロックジェネレータであり、ＶＣＬＫを４分周したＳＶＣＬＫを生成する。８０１はシリアル／パラレル（Ｓ／Ｐ）変換であり、画像生成部７０３から出力されるｎＳＤ１及びｎＳＤ２のシリアルデータと、後述するＳＲＡＭからの出力データＤ０〜Ｄ５とを入力し、パラレルデータＤＤ０〜７に変換して出力する。なお、このＳ／Ｐ変換８０１はＤタイプフリップフロップで構成されている。８０２は後述するウインドウで参照されるビデオデータｎＳＤ１及びｎＳＤ２をライン単位に保持するためのメモリ（ＳＲＡＭ）である。８０３および８０４は、それぞれスムージング処理を行うためのウインドウであり、この場合、横７ドット，縦７ライン分参照するものとする。なお、このウインドウの大きさは一例であり、これに限るものではない。８０５は画像平滑化方法を決定するための参照テーブルである。
【００２９】
８０７はアドレスカウンタであり、ＳＶＣＬＫによりアドレスが昇順にインクリメントされていく。そして水平同期信号ＬＳＹＮＣｎ信号によりアドレスカウンタ５０７のアドレスはリセットされる。
【００３０】
以上の構成において、画像生成部７０３から出力された２系統のビデオデータｎＳＤ１およびｎＳＤ２は、Ｓ／Ｐ変換８０１に取り込まれ、アドレスカウンタ８０７が示すＳＲＡＭ８０２のアドレスにおけるビットＤＤ０及びＤＤ１のパラレルデータに変換されてそのアドレスに蓄積される。ここで、残りのビットＤＤ２〜ＤＤ７にはＳＲＡＭ８０２の同一アドレスに蓄積されているビットＤ０〜Ｄ５のビデオデータが再び蓄積され、これにより今まで蓄積されていた古いデータは破棄される。
【００３１】
従って、ＳＲＡＭ８０２の同一アドレスのデータはすべて同じ副走査線上にあり、奇数ラインデータｎＳＤ１がＤＤ０に対応し、偶数ラインデータｎＳＤ２がＤＤ１に対応する。また、ＶＣＬＫを４分周したＳＶＣＬＫの立ち上がりでデータを書き込み、立下りでデータが出てくる同期式とする。その後、２系統のビデオデータｎＳＤ１およびｎＳＤ２がＳＲＡＭ８０２にそれぞれ１ライン分蓄積されると、ウインドウＡ８０３が奇数ラインのスムージング処理を行い、ウインドウＢ８０４が偶数ラインのスムージングを行う。つまり、ウインドウＡ８０３はＳＲＡＭ８０２の各アドレスに保持されているデータのドットＤ０〜Ｄ６を入力し、また同様にウインドウＢ８０４はＤ１〜７を入力する。ここでドットＤ０の方がデータが新しく、ドットＤ７はデータが古いものとする。
【００３２】
また、ウインドウＡ８０３及びＢ８０４はデータを入力しながら古いデータを廃棄していく。次にウインドウＡ８０３及びＢ８０４で参照テーブル８０５によりスムージング方法が決定されスムージング処理が行われる。これにより、ウインドウＡ８０３でスムージング処理したｎＶＤＡＴＡ１を出力し、ウインドウＢ８０４でスムージング処理したｎＶＤＡＴＡ２を出力する。
【００３３】
なお、ウインドウＡ８０３及びＢ８０４はＶＣＬＫを基本クロックとして入力し、擬似的に主走査方向のデータの解像度を上げている。即ち、前述のＶＣＬＫでデータを出力し、１ドットのデータを分割し主走査方向に対して解像度を上げるものである。また、ＳＲＡＭ８０２のリード／ライトはＳＶＣＬＫの１サイクルにより決定されるものとする。
【００３４】
このように１ライン分のスムージング処理が終了すると、水平同期信号ＬＳＹＮＣｎによりアドレスカウンタ８０７がリセットされ、新しいラインのビデオデータが取り込まれ、前述の処理が行われる。
【００３５】
以上の動作により、マルチビームの場合にもスムージング処理を行うことが可能となる。
【００３６】
図１は本実施例における画像出力制御部の画像処理手法（ビットマップ画像出力手法）を具体的に説明する図である。水平同期信号ＬＳＹＮＣ１が入力されると画像メモリ上の注目画素周辺の読み出しを行うが、本実施例においては、ＳＲＡＭ１０１中の注目画素のＭ×（Ｎ＋１）画素の読み出しを行い、すでに説明したウインドウＡ８０３とウインドウＢ８０４を構成する。
【００３７】
構成されたウインドウＡ８０３およびウインドウＢ８０４はパターンマッチング回路１０２により、画像平滑化処理され１ライン目は水平同期信号ＬＳＹＮＣ１によりＶＤＡＴＡ１として出力され、２ライン目は水平同期信号ＬＳＹＮＣ１により一度ＦＩＦＯメモリ１０３に蓄えられた後、水平同期信号ＬＳＹＮＣ２によりＶＤＡＴＡ２として出力される。
【００３８】
図１の各ブロックの詳細説明を図５，図６を用いて行う。Ｍ×（Ｎ＋１）画素（参照画素領域）の具体例を示したのが図５である。ＬＳＹＮＣ１ｎのトリガが入力されるとＭ×（Ｎ＋１）の領域を読み出し、ＬＳＹＮＣ１ｎが該当するＬラインの注目画素をＡとすると注目画素Ａがスムージング処理のために参照する領域は前述のウインドウＡ８０３となる。また、ＬＳＹＮＣ２ｎが該当するＬ＋１ラインの注目画素をＢとすると注目画素Ｂがスムージング処理のために参照する領域は前述のウインドウＢ８０４となる。このウインドウＡとウインドウＢとを合わせた領域がＭ×（Ｎ＋１）領域と一致し、Ｍ×（Ｎ＋１）領域をパターンマッチング回路に入力することによって注目画素ＡおよびＢが同時にスムージング処理可能となる。
【００３９】
前述の様にＬＳＹＮＣ１ｎのトリガ信号によって２ライン同時にスムージング処理された画像がパターンマッチング回路から出力されるが、Ｌ＋１ラインに関しては、ＬＳＹＮＣ１ｎからｔ１時間遅れたＬＳＹＮＣ２ｎのトリガによって画像を出力する必要があるため、ｔ１時間後に出力されるＶＤＡＴＡ２をフリップフロップ等で構成されるＦＩＦＯメモリに蓄えておく必要がある。このＦＩＦＯメモリの構成例を図６に示す。
【００４０】
図６において、６０１はＬＳＹＮＣ１ｎとＬＳＹＮＣ２ｎの期間、ＶＤＡＴＡ２を貯めておくためのＦＩＦＯメモリ、６０２はＦＩＦＯメモリ６０１の任意の位置から画像データを出力可能にするセレクタ、６０３はＬＳＹＮＣ１ｎとＬＳＹＮＣ２ｎのアクティブ期間を加算した期間をＦＩＦＯメモリのクロック入力とするゲートクロック回路、６０４はＬＳＹＮＣ１ｎがアクティブになってからＬＳＹＮＣ２ｎがアクティブになるまでのビデオクロックをカウントするカウンタ、６０５は６０４でカウントされたカウント値からセレクタ６０２を選択するためのデコーダである。
【００４１】
次に動作の流れを説明する。ＬＳＹＮＣ１ｎとＬＳＹＮＣ２ｎのどちらかがアクティブの期間、ＶＤＡＴＡ２をＦＩＦＯメモリ６０１に蓄えていく。また、ＬＳＹＮＣ１ｎがアクティブになった時間にカウンタ６０４のリセットが解除され、ＬＳＹＮＣ２ｎがノンアクティブの期間、ビデオクロックの数を計測する。
【００４２】
このカウンタの値が図３に示すｔ１時間となり、デコーダ６０５によりＦＩＦＯメモリ６０１のどのメモリから出力するか決定され、ｔ１時間遅れてＶＤＡＴＡ２を送出することが可能となる。なお、ここでの説明では、格納用のメモリとしてフリップフロップ等で構成されるＦＩＦＯメモリを用いたが、ＳＲＡＭやＤＲＡＭ等のメモリを使用して同様の回路を構成可能なことはいうまでもない。
【００４３】
以上説明したように、本実施例によれば、２ラインのスムージング処理（解像度変換処理）を一括して行うことにより、スムージング処理をシングルビーム時と変わらない時間で行うことができる。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、スムージング処理等の解像度変換処理をシングルビーム時と変わらない時間で処理することができるマルチビーム方式のプリンタエンジンを備えた画像形成装置，画像形成方法を提供することができる。
【図面の簡単な説明】
【図１】  実施例における画像処理手法を示す図
【図２】  マルチビーム方式の光学系の斜視図
【図３】  マルチビームレーザユニットに送出するビデオデータのタイミングチャート
【図４】  比較のために示す一般的な画像処理手法を示す図
【図５】  参照画素領域の概念図
【図６】  ＦＩＦＯメモリとその周辺回路を示す図
【図７】  画像出力回路の回路構成を示すブロック図
【図８】  画像出力制御部を説明するブロック図
【図９】  実施例の概略構成を示す断面図
【図１０】  実施例のシステム構成を示すブロック図
【符号の説明】
１０１  画像メモリ
１０２  パターンマッチング回路
１０３  ＦＩＦＯメモリブロック
【図１】
0004603731.tif 000002
【図２】
0004603731.tif 000003
【図３】
0004603731.tif 000004
【図４】
0004603731.tif 000005
【図５】
0004603731.tif 000006
【図６】
0004603731.tif 000007
【図７】
0004603731.tif 000008
【図８】
0004603731.tif 000009
【図９】
0004603731.tif 000010
【図１０】
0004603731.tif 000011