(57)【特許請求の範囲】
【請求項１】
コンピュータに装着が可能で、前記コンピュータに電力を供給する電池セルと該電池セルの保護回路を収納するカバーで覆われた電池パックであって、
前記電池セルの近傍に配置された第１の温度センサと、
前記保護回路の近傍に配置された第２の温度センサと、
前記第１の温度センサの複数の温度範囲および前記第２の温度センサの複数の温度範囲に対して前記コンピュータの複数の電力状態を関連付けたサーマルテーブルと、
前記第１の温度センサが測定した温度値および前記第２の温度センサが測定した温度値を受け取り、前記サーマルテーブルを参照して前記コンピュータをいずれかの前記電力状態に遷移させるための情報を前記コンピュータに送るＣＰＵと
を有する電池パック。
【請求項２】
前記電力状態は、通常状態、前記ＣＰＵのクロック周波数が低下した状態、前記ＣＰＵが間欠動作する状態、サスペンド状態、および電源オフ状態からなる要素で構成されたグループの中から選択された任意の複数の要素である請求項１に記載の電池パック。
【請求項３】
前記保護回路が充電停止用のＦＥＴと放電停止用のＦＥＴで構成されている請求項１または請求項２に記載の電池パック。
【請求項４】
さらに前記カバーの表面の近傍に配置された第３の温度センサを有し、前記サーマルテーブルは前記第３の温度センサの複数の温度範囲に対して前記複数の電力状態を関連付けている請求項１から請求項３のいずれかに記載の電池パック。
【請求項５】
前記カバーが前記コンピュータの外壁の一部を構成する請求項４に記載の電池パック。
【請求項６】
請求項１から請求項５のいずれかに記載された電池パックから前記遷移させるための情報を受け取るコントローラを備えたコンピュータ。
【請求項７】
電池セルと該電池セルを保護する保護回路を含みコンピュータに装着可能な電池パックの温度を制御する方法であって、
前記電池セルの近傍にある第１の場所の温度を前記電池パックが測定するステップと、
前記保護回路の近傍にある第２の場所の温度を前記電池パックが測定するステップと、
前記第１の場所の複数の温度範囲および前記第２の場所の複数の温度範囲に対して前記コンピュータの複数の電力状態を関連付けたサーマルテーブルを前記電池パックに提供するステップと、
前記第１の場所の温度値、前記第２の場所の温度値および前記サーマルテーブルに基づいて前記コンピュータをいずれかの前記電力状態に遷移させるための情報を前記電池パックが生成するステップと、
前記電池パックが前記遷移させるための情報を前記コンピュータに送るステップとを有する方法。
【請求項８】
前記電力状態は、通常状態、前記ＣＰＵのクロック周波数が低下した状態、前記ＣＰＵが間欠動作する状態、サスペンド状態、および電源オフ状態からなる要素で構成されたグループの中から選択された任意の複数の要素である請求項７記載の方法。
【請求項９】
前記保護回路が充電停止用のＦＥＴと放電停止用のＦＥＴで構成されている請求項７または請求項８に記載の方法。
【請求項１０】
前記カバーの表面の近傍にある第３の場所の温度を前記電池パックが測定するステップを有し、前記サーマルテーブルは前記第３の場所の複数の温度範囲に対して前記複数の電力状態を関連付けている請求項７から請求項９のいずれかに記載の方法。
【請求項１１】
前記カバーが前記コンピュータの外壁の一部を構成する請求項１０に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電池の温度制御方法等に係り、より詳しくは、電池の温度上昇に伴い、システム側から制御を行う温度制御方法等に関する。
【０００２】
【従来の技術】
近年、ノート型のパーソナルコンピュータ(ノートＰＣ)に代表される携帯情報端末機器等の電気機器では、電池に対して、薄型化、軽量化、大容量化と共に、消費電力を増加させることが強く望まれている。この消費電力の増加に伴い、電気機器に取り付け可能に構成して電池を包み込む電池パックの内部における発熱が問題となってきた。
【０００３】
従来の制御方式では、電池パックの内部にあるニッケル・カドミウム電池(ニッカド電池)やニッケル水素電池、リチウム・イオン電池(lithium ion battery)、リチウム・ポリマー電池(lithium polymer battery)等からなる電池セルの温度のみを検知し、検知された温度データを直接、システム本体に送信していた。
この検知された温度を受信したシステム本体では、危険状態に達する前に、例えば、ノートＰＣであればサスペンド状態(ＣＰＵやメモリなど、データを保持するために最低限必要なハードウェアへのみ電源を供給し、プログラムの実行状態を保ったまま一時停止し、電源を切る状態)等にして電力の供給を低減させ、電池セルを規定温度以下に保つ方策が取られていた。
【０００４】
更に近年、リチウム・イオン電池に代表される電池セルの保護回路として、ＦＥＴ(Field Effect Transistor:電界効果トランジスタ)が用いられている。
図７(ａ),(ｂ)は、保護回路としてのＦＥＴの構造を説明するための図である。図７(ａ)に示すように、例えば、保護回路として、電池セルに対する放電停止用ＦＥＴ２０１と充電停止用ＦＥＴ２０２とを設け、ＣＰＵ２０３からの制御によって、電池セルに対する保護を図っている。即ち、放電停止用ＦＥＴ２０１がオフになると放電が停止し、充電停止用ＦＥＴ２０２がオフになると充電が停止することで、電池セルに対する過電流、過充電や過放電を防止することが可能である。図７(ａ)では、放電停止用ＦＥＴ２０１をＮチャネル(Ｎｃｈ)、充電停止用ＦＥＴ２０２をＰチャネル(Ｐｃｈ)としているが、両者共に、Ｎチャネル、Ｐチャネルとすることもできる。
【０００５】
ここで、このような保護回路としてのＦＥＴを設けた場合に、ＦＥＴが関与する電力ラインに大電流が流れることから、ＦＥＴの過熱が新たな問題となってきた。例えば、ノートＰＣなどで設計される大容量のＤＣ/ＤＣコンバータでは、例えば、ＡＣアダプタから約１６Ｖ、電池電圧から約１０Ｖを入力電圧(Ｖin)とし、例えばシステム側のＣＰＵ(本体ＣＰＵ)に対して約１.６Ｖの出力電圧(Ｖout)を供給している。ここで、近年、ＣＰＵの負荷電力が大きくなる傾向にあり(例えば１５Ａ〜２０Ａ等)、ＦＥＴの温度が非常に高くなることが大きな問題となる。特にＣＰＵが早く高速に動作するような特別なプログラムを流すと、ＦＥＴの温度上昇が激しくなって絶対定格温度を超えてしまい、結果としてＦＥＴが破壊される場合がある。
【０００６】
かかる問題に対処するために、例えば、図７(ｂ)に示すように、放電停止用ＦＥＴ２０１と充電停止用ＦＥＴ２０２とを夫々２個づつ、並列に設ける対策も考えられる。発熱は電流値の２乗できいてくることから、ＦＥＴを並列に設けることで、１個あたりのＦＥＴに流れる電流が１/２となり、１個あたりの発熱量を劇的に減らすことが可能である。即ち、図７(ｂ)に示すように、それぞれのＦＥＴを並列に複数個、設けることで、電流値、温度のバランスを取ることが可能となる。
【０００７】
【発明が解決しようとする課題】
しかしながら、ＦＥＴは一般に高価であり、ＦＥＴをそれぞれ複数、設けることは、装置全体、電池パックに対するコストアップに繋がってしまう。この電池パックに対する温度上昇の対策のためにコストアップを容認することは妥当ではない。
【０００８】
また、例えばノートＰＣにあっては、ユーザ(顧客)がひざの上に装置を置いて操作する使用方法が考えられる。一般に、装置の上面はキーボード等の操作面が配置され、電池パックは装置の底面に配置されることが多い。このとき、ユーザのひざに近接する電池パックが高温になると、ユーザが不快に感じることとなる。そのために、ユーザに接する面に近接する箇所の温度(表面温度)の上昇を十分に抑制することが必要となる。
【０００９】
更に、例えばノートＰＣでは、電池の種類や電池の供給会社毎に、複数の電池パックをユーザに提供することが可能となっている。この電池パックの種類毎に、電池セルの温度、保護回路の温度、電池パックの表面温度は異なるクライテリアを有している。しかしながら、従来では、検知された電池セルの温度データを直接、システム本体に送信しており、電池セルを規定温度以下に保つことはできても、電池セルの特性に合わせた極め細やかな制御を行うことは困難であった。
また、電池パックの表面温度や保護回路の発熱を正確に制御することもできなかった。
【００１０】
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、電池セルの温度制御のみならず、保護回路の温度または/および電池パックの表面温度を規定温度以下に制御することにある。
また、他の目的は、電池各部の規定温度、電池パックによる違いを気にすることなく、システムによる簡単な温度制御を可能とすることにある。
【００１１】
【課題を解決するための手段】
かかる目的のもと、本発明は、電池内部の温度制御を必要とする部分に温度センサを備え、電池内のコントローラであるＣＰＵは各温度情報を温度センサから収集し、温度上昇抑制措置と温度条件との関係が示されるサーマルテーブルと照らし合わせてアクションを決定し、決定されたアクションレベルをコンピュータ装置のシステム側に送信している。即ち、本発明は、コンピュータ装置に接続され、このコンピュータ装置に対して電力を供給する電池であって、電池における第１の位置に設けられて温度を検知する第１のセンサと、第１の位置とは異なる第２の位置に設けられて温度を検知する第２のセンサと、第１のセンサおよび第２のセンサにより検知された温度に基づいてコンピュータ装置が実行すべきアクションに関する情報をコンピュータ装置に対して出力するＣＰＵと、を備えたことを特徴としている。
【００１２】
ここで、このＣＰＵは、第１のセンサおよび第２のセンサにより得られる各々の温度に応じて、温度条件と温度抑制措置との対応関係が示されるテーブルを用いて、コンピュータ装置が遷移し得る複数の状態の中から所定の状態を選定し、選定された所定の状態に関する情報をコンピュータ装置に対して出力することを特徴とすることができる。この温度条件は、第１のセンサと第２のセンサとで異なった値として設定することが可能である。
【００１３】
また、この第１のセンサおよび第２のセンサの少なくとも１つは、過電流、過充電や過放電を防止するための保護回路の近傍位置および電池を包むカバーの表面近傍位置の何れか１つの位置に、電池セル自身の温度上昇を測定するセンサに加えて設けることができる。このように構成することで、電池の内部を最適な温度状態に保つように構成することも可能となる。
【００１４】
更に、コンピュータ装置が実行すべき温度低減措置としてのアクションは、コンピュータ装置における本体ＣＰＵのクロック周波数を低減させる措置、本体ＣＰＵを間欠動作させる措置、サスペンド措置、および電源をオフにする措置の少なくとも何れか１つの措置であることを特徴とすることができる。また更に、ファンを回転させる措置等を取ることも可能であり、温度に応じて遷移する措置を段階的に設けることができる。
【００１５】
一方、本発明の電池パックは、電気機器(例えば、可搬性電気機器)に対して取り付けられる電池パックであって、電気機器に対して取り付けられた際に電気機器の外壁の一部を構成するカバーと、カバーにおける所定箇所近傍の温度を検出するための外壁部センサと、この外壁部センサにより検出される温度の条件と複数種の温度上昇抑制措置との関係を予め定めて記憶する記憶手段と、この記憶手段に記憶された関係に基づいて、外壁部センサから検出された温度から温度上昇抑制措置を決定する処理決定手段と、決定された温度上昇抑制措置に関する情報を電気機器に対して出力する出力手段とを備えたことを特徴としている。
【００１６】
ここで、この電池パックの内部における、例えば、保護回路や電池セル等からなる所定部位の温度を検出するための内部温度検出センサを更に備え、記憶手段は、外壁部センサにより検出される温度の条件とは異なった条件として内部温度検出センサにより検出される温度の条件を含め、これらの温度の条件と複数種の温度上昇抑制措置との関係を、例えばテーブルを用いて、予め定めて記憶することを特徴とすることができる。
【００１７】
また、本発明は、電力を供給するための電池パックが本体に対して取り付け可能に構成されるコンピュータ装置であって、この電池パックは、コンピュータ装置に取り付けられた際にこのコンピュータ装置における外壁の一部を構成するカバーと、この外壁の一部を構成するカバーの所定位置近傍における温度を検出する温度検出手段と、温度検出手段により検出された温度に基づいて、コンピュータ装置における動作のレベルを選定する動作レベル選定手段と、動作レベル選定手段により選定された動作のレベルに関する情報を本体に対して伝達する伝達手段とを備え、この本体は、電池パックから伝達された情報に基づいて動作することを特徴としている。
【００１８】
ここで、この本体は、コンピュータ装置の頭脳として機能するＣＰＵを備え、電池パックにおける動作レベル選定手段は、ＣＰＵのクロック周波数を下げる第１の状態と、このＣＰＵを間欠動作する第２の状態とを動作のレベルとして選定することを特徴とすることができる。更には、コンピュータ装置をサスペンドさせる状態や、電源断の状態、また、ファンを回転させて温度上昇を抑制させる状態等を含めることも可能である。
【００１９】
他の観点から把えると、本発明は、電力を供給するための電池パックが本体に対して取り付け可能に構成される電気機器であって、電池パックの内部における複数の箇所に対して設けられ、設けられた箇所の近傍部位における温度を各々検出する複数の温度検出手段と、検出される各々の温度に対応して、複数段階からなる温度上昇抑制措置の中から特定段階の温度上昇抑制措置を選定する措置選定手段と、選定された温度上昇抑制措置を実行する抑制措置実行手段とを備えたことを特徴とすることができる。ここで示される電気機器は、ノート型パーソナルコンピュータ装置を代表とするものの他、例えば、電池パックを本体に取り付けることができる可搬性のある電気機器等が該当する。
【００２０】
また、この措置選定手段は、複数の温度検出手段により検出される温度の各々の温度条件に対応して、軽度レベルから重度レベルまで段階的に温度上昇抑制措置を定め、複数の温度検出手段の中の少なくとも１つの温度検出手段により検出される温度が、現段階の温度上昇抑制措置よりも重度レベルに位置する段階の温度条件に該当する場合には、この温度条件に対応する段階の温度上昇抑制措置を選定することを特徴とすることができる。このように構成すれば、過度の温度上昇抑制措置を施すことなく、電気機器の温度状態に応じて最適な対策を取ることが可能となる。更には、複数の箇所において少なくとも１箇所でも異常状態に達する危険性を回避することができる点で好ましい。
【００２１】
更に、この措置選定手段は、ファンを回転させる措置、本体におけるＣＰＵのクロック周波数を落とす措置、ＣＰＵを間欠動作させる措置、サスペンド措置、および本体における電源断の措置の何れか２つ以上を選択して、段階的な温度上昇抑制措置とすることを特徴とすることができる。
【００２２】
他方、この措置選定手段は、複数の温度検出手段の中の全ての温度検出手段により検出される温度が、現段階の温度上昇抑制措置よりも軽度レベルに位置する段階の温度条件に該当する場合には、現段階から軽度レベルにある温度上昇抑制措置を選定することを特徴とすれば、内部の温度が適性になった時点で温度上昇抑制措置を軽減させ、機器のパフォーマンスを向上させることが可能であり、複数の測定箇所を含めた統合的な温度制御ができる点で優れている。
【００２３】
また、この本体は、複数の種類からなる電池パックを取り付けることが可能であり、措置選定手段からは、取り付けられた電池パックの種類毎に異なった温度条件にて温度上昇抑制措置が選定されることを特徴とすることができる。また、この措置選定手段は電池パックの内部に設けられ、措置選定手段により選定された温度上昇抑制措置に関する情報を電池パックから本体に対して伝達する伝達手段とを更に備えたことを特徴とすることができる。これらのように構成すれば、電池パックによる違いを気にせずに、適切なサーマルアクションを実行できる点で好ましい。また、電池パックの表面温度も、電池パックが本体機器の表面に出て外壁を形成するのか、本体内部に格納されるのか、によって要求される最大温度が異なってくるが、この発明によれば、電池の種類による違いを吸収することができ、また、本体のコントローラは、電池の種類を判別する必要がない点で優れている。
【００２４】
他の観点から把えると、本発明は、コンピュータ装置に取り付けられる電池の温度制御方法であって、電池の内部における複数箇所に対して、温度上昇の判断基準として各々異なった温度条件を定め、定められる温度条件とコンピュータ装置が実行する軽度から重度までの段階的な温度上昇抑制措置との関係を予め定め、電池の内部における複数箇所の温度を検出し、検出された複数箇所の温度が各々該当する温度条件の中で、最も重度の段階にある温度上昇抑制措置を選定することを特徴としている。ここで、温度条件が選定される複数箇所は、電池の表面近傍および/または保護回路の近傍を含むことを特徴とし、また、この温度条件と温度上昇抑制措置との関係は、テーブル情報によって予め定められることを特徴とすることができる。
【００２５】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態が適用される電池パックを備えたコンピュータシステム１０のハードウェア構成を示した図である。本実施の形態が適用されるＰＣ(パーソナルコンピュータ)は、例えば、ＯＡＤＧ(ＰＣ Open Architecture Developer's Group)仕様に準拠して、所定のＯＳ(オペレーティングシステム)を搭載したノートＰＣ(ノート型パーソナルコンピュータ)として構成されている。
また、図２は、本実施の形態が適用されたノートＰＣ９を示す斜視図である。
ノートＰＣ９には、図１に示すコンピュータシステム１０が内蔵され、液晶ディスプレイ(ＬＣＤ)１８が設けられている。また、ノートＰＣ９の下面には、本実施の形態が適用される電池パック６０が挿着されている。
【００２６】
図１に示すコンピュータシステム１０において、ＣＰＵ１１は、コンピュータシステム１０全体の頭脳として機能し、ＯＳの制御下で各種プログラムを実行している。ＣＰＵ１１は、システムバスであるＦＳＢ(Front Side Bus)１２、高速のＩ/Ｏ装置用バスとしてのＰＣＩ(Peripheral Component Interconnect)バス２０、低速のＩ/Ｏ装置用バスとしてのＩＳＡ(Industry Standard Architecture)バス４０という３段階のバスを介して、各構成要素と相互接続されている。このＣＰＵ１１は、主記憶の内容の一部を例えばＳＲＡＭに蓄えるキャッシュメモリを採用しており、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、ＣＰＵ１１の内部に１次キャッシュとして１２８Ｋバイト程度のＳＲＡＭを集積させているが、容量の不足を補うために、専用バスであるＢＳＢ(Back Side bus)１３を介して、５１２Ｋ〜２Ｍバイト程度の外部のキャッシュである２次キャッシュ１４を置いている。尚、ＢＳＢ１３を省略し、ＦＳＢ１２に２次キャッシュ１４を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
【００２７】
ＦＳＢ１２とＰＣＩバス２０は、メモリ/ＰＣＩチップと呼ばれるＣＰＵブリッジ(ホスト−ＰＣＩブリッジ)１５によって連絡されている。このＣＰＵブリッジ１５は、メインメモリ１６へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳＢ１２とＰＣＩバス２０との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ１６は、ＣＰＵ１１の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。例えば、複数個のＤＲＡＭチップで構成され、例えば６４ＭＢを標準装備し、例えば３２０ＭＢまで増設することが可能である。この実行プログラムには、ＯＳや周辺機器類をハードウェア操作するための各種ドライバ、特定業務に向けられたアプリケーションプログラム、後述するフラッシュＲＯＭ４４に格納されたＢＩＯＳ(Basic Input/Output System：基本入出力システム)等のファームウェアが含まれる。
【００２８】
ビデオサブシステム１７は、ビデオに関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、図２に示した液晶ディスプレイ(ＬＣＤ)１８に描画データとして出力している。
【００２９】
ＰＣＩバス２０は、比較的高速なデータ転送が可能なバスであり、データバス幅を３２ビットまたは６４ビット、最大動作周波数を３３ＭＨｚ、６６ＭＨｚ、１００ＭＨｚ、最大データ転送速度を１３３ＭＢ/秒、５３３ＭＢ/秒とする仕様によって規格化されている。このＰＣＩバス２０には、Ｉ/Ｏブリッジ２１、カードバスコントローラ２２、オーディオサブシステム２５、ドッキングステーションインターフェース(Dock Ｉ/Ｆ)２６、ミニＰＣＩスロット２７が夫々接続されている。
【００３０】
カードバスコントローラ２２は、ＰＣＩバス２０のバスシグナルをカードバススロット２３のインターフェースコネクタ(カードバス)に直結させるための専用コントローラであり、このカードバススロット２３には、ＰＣカード２４を装填することが可能である。ドッキングステーションインターフェース２６は、ノートＰＣ９の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。ドッキングステーションにノートＰＣ９がセットされると、ドッキングステーションの内部バスに接続された各種のハードウェア要素が、ドッキングステーションインターフェース２６を介してＰＣＩバス２０に接続される。また、ミニＰＣＩスロット２７には、例えば、コンピュータシステム１０をネットワークに接続するためのネットワークアダプタ２８が接続される。
【００３１】
Ｉ/Ｏブリッジ２１は、ＰＣＩバス２０とＩＳＡバス４０とのブリッジ機能を備えている。また、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ(ＰＩＣ)機能、プログラマブル・インターバル・タイマ(ＰＩＴ)機能、ＩＤＥ(Integrated Device Electronics)インターフェース機能、ＵＳＢ(Universal Serial Bus)機能、ＳＭＢ(System Management Bus)インターフェース機能を備えると共に、リアルタイムクロック(ＲＴＣ)を内蔵している。
【００３２】
ＤＭＡコントローラ機能は、周辺機器(例えばＦＤＤ(フロッピーディスクドライブ))とメインメモリ１６との間のデータ転送をＣＰＵ１１の介在なしに実行するための機能である。ＰＩＣ機能は、周辺機器からの割り込み要求(ＩＲＱ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。ＰＩＴ機能は、タイマ信号を所定周期で発生させる機能であり、その発生周期はプログラマブルである。また、ＩＤＥインターフェース機能によって実現されるインターフェースは、ＩＤＥハードディスクドライブ(ＨＤＤ)３１が接続される他、ＣＤ−ＲＯＭドライブ３２がＡＴＡＰＩ(AT Attachment Packet Interface)接続される。このＣＤ−ＲＯＭドライブ３２の代わりに、ＤＶＤ(Digital Versatile Disc)ドライブのような、他のタイプのＩＤＥ装置が接続されても構わない。ＨＤＤ３１やＣＤ−ＲＯＭドライブ３２等の外部記憶装置は、例えば、ノートＰＣ９本体内の「メディアベイ」または「デバイスベイ」と呼ばれる収納場所に格納される。これらの標準装備された外部記憶装置は、ＦＤＤや電池パック６０のような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
【００３３】
また、Ｉ/Ｏブリッジ２１にはＵＳＢポートが設けられており、このＵＳＢポートは、例えばノートＰＣ９本体の壁面等に設けられたＵＳＢコネクタ３０と接続されている。更に、Ｉ/Ｏブリッジ２１には、ＳＭバスを介してＥＥＰＲＯＭ３３が接続されている。このＥＥＰＲＯＭ３３は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き換え可能とされている。
【００３４】
ＩＳＡバス４０は、ＰＣＩバス２０よりもデータ転送速度が低いバスである(例えば、バス幅１６ビット、最大データ転送速度４ＭＢ/秒)。このＩＳＡバス４０には、ゲートアレイロジック４２に接続されたエンベデッドコントローラ４１、ＣＭＯＳ４３、フラッシュＲＯＭ４４、Ｓｕｐｅｒ Ｉ/Ｏコントローラ４５が接続されている。更に、キーボード/マウスコントローラ(図示せず)のような比較的低速で動作する周辺機器類を接続するためにも用いられる。このＳｕｐｅｒＩ/Ｏコントローラ４５にはＩ/Ｏポート４６が接続されており、ＦＤＤの駆動やパラレルポートを介したパラレルデータの入出力(ＰＩＯ)、シリアルポートを介したシリアルデータの入出力(ＳＩＯ)を制御している。
【００３５】
エンベデッドコントローラ４１は、図示しないキーボードのコントロールを行うと共に、電源回路５０に接続されて、内蔵されたパワー・マネージメント・コントローラ(ＰＭＣ：Power Management Controller)によってゲートアレイロジック４２と共に電源管理機能の一部を担っている。本実施の形態では、電源回路５０から送られるコマンドによって、コンピュータシステム１０のアクションレベル(温度上昇抑制措置)を制御している。
【００３６】
電源回路５０は、ＡＣアダプタ５１、バッテリ(２次電池)としてのメイン電池５２またはセカンド電池５３を充電すると共にＡＣアダプタ５１や各電池からの電力供給経路を切り換えるバッテリ切換回路５４、およびコンピュータシステム１０で使用される５Ｖ、３.３Ｖ等の直流定電圧を生成するＤＣ/ＤＣコンバータ(ＤＣ/ＤＣ)５５等の回路を備えている。メイン電池５２またはセカンド電池５３は、本実施の形態における電池パック６０として、コンピュータシステム１０に挿着されるものである。このメイン電池５２は、例えば複数本のリチウム・イオン電池を直列接続して構成されている。また、セカンド電池５３は、例えばリチウム・ポリマー電池によって構成され、例えば、ノートＰＣ９のＦＤＤやＣＤ−ＲＯＭドライブ３２を取り外して挿入する場合等、ノートＰＣ９の外部に別途、取り付けられてコンピュータシステム１０に接続される。
【００３７】
図３は、本実施の形態である統合温度制御が適用される回路構成を説明するための図である。図３に示す電池パック６０は、図１に示すメイン電池５２またはセカンド電池５３として用いられるものである。この電池パック６０は、インテリジェントバッテリとして自らを制御するためのＣＰＵ６１、リチウム・イオン電池やリチウム・ポリマー電池である電池セル６２、充電用と放電用に分かれて保護回路として機能する第１ＦＥＴ(ＦＥＴ１)６３および第２ＦＥＴ(ＦＥＴ２)６４を備えている。ＣＰＵ６１とエンベデッドコントローラ４１との間は通信ライン７１が形成されている。また、電池セル６２の近傍に設けられて温度上昇に伴い抵抗値が変化する第１サーミスタ(ＴＨ１)６５、保護回路である第１ＦＥＴ６３および第２ＦＥＴ６４の近傍に設けられて温度上昇により抵抗値が変化する第２サーミスタ(ＴＨ２)６６、電池パック６０の表面近傍に設けられて温度上昇により抵抗値が変化する第３サーミスタ(ＴＨ３)６７を備えている。更には、第１抵抗６８、第２抵抗６９、第３抵抗７０を備え、それぞれ第１サーミスタ６５、第２サーミスタ６６および第３サーミスタ６７との抵抗値の比率によって、各温度の検出を可能としている。
【００３８】
ＣＰＵ６１は、電池セル６２に流入する電流値および電池セル６２から流出する電流値を認識して、第１ＦＥＴ６３および第２ＦＥＴ６４のオン/オフを制御している。また、電池セル６２の容量を検出し、通信ライン７１を介してエンベデッドコントローラ４１に通知する等、エンベデッドコントローラ４１との間の通信を行っている。更に、本実施の形態では、第１サーミスタ６５、第２サーミスタ６６および第３サーミスタ６７による温度検出と、検出された温度によるシステム側(コンピュータシステム１０側)のアクションのレベルを決定すると共に、決定されたアクションレベルを、通信ライン７１を介してエンベデッドコントローラ４１に通知する機能を備えている。
【００３９】
保護回路である第１ＦＥＴ６３および第２ＦＥＴ６４は、図７(ａ)に示した放電停止用ＦＥＴ２０１および充電停止用ＦＥＴ２０２と同様に、放電停止用と充電停止用との機能に分けて配置されており、例えば、第１ＦＥＴ６３を放電停止用、第２ＦＥＴ６４を充電停止用とすることができる。また、チャネルをＰ型半導体とするＰチャネル半導体、またはチャネルをＮ型半導体とするＮチャネル半導体の何れかをそれぞれ選択することが可能である。これらのＦＥＴは、加える電圧によって発生する電界で多数キャリアの移動を制御して、オン/オフを行うものであり、入力インピーダンスが高く、ＩＣ上にトランジスタを形成するときの構造を簡略化することができる。現在では、絶縁体を用いて電界効果だけを利用するＭＯＳ(Metal Oxide Semiconductor：金属酸化膜半導体)型が多く用いられている。
【００４０】
電源供給時に、電池パック６０からは、例えばＣＰＵ１１に対して約１.６Ｖの出力電圧を供給しているが、近年、ＣＰＵ１１の負荷電力が大きくなる傾向にあり、更に、ＣＰＵ１１が早く高速に回転するような特別なプログラムを流すと、例えば、保護回路である第１ＦＥＴ６３または第２ＦＥＴ６４の温度上昇が大きくなり、絶対定格温度を超えてしまい、結果としてＦＥＴが破壊される場合がある。また、電池パック６０の内部の温度上昇と共に、ユーザに接する電池パック６０の表面も高温になる。例えば、ユーザがひざの上にノートＰＣ９を載せた状態でノートＰＣ９の温度が上昇した場合、ユーザが不快に感じることとなる。
そこで、本実施の形態では、第１サーミスタ６５、第２サーミスタ６６および第３サーミスタ６７によって、これらの温度上昇を検出できるように構成されている。第１サーミスタ６５、第２サーミスタ６６および第３サーミスタ６７としては、温度上昇に応じて抵抗値が減少するＮＴＣ(Negative Temperature Coefficient)サーミスタ、温度上昇に応じて抵抗値が増大するＰＴＣ(Positive Temperature Coefficient)サーミスタ、また、特定の温度領域で抵抗値が急激に変化するＣＴＲ(Critical Temperature Resistor)等があり、それぞれの特性に合わせて所定のサーミスタを選択することができる。
【００４１】
図４は、第３サーミスタ６７の実装状態を説明するための概念図である。この図４に示すケース７７は、例えば図２に示すように、電池パック６０がノートＰＣ９の本体側下面に取り付けられた際に、ノートＰＣ９の外壁部の一部を構成する場合を想定している。本実施の形態において、基板７６に設けられる第３サーミスタ６７は、第３サーミスタ６７のリード線７５によって、基板７６から電池パック６０のケース７７側に突出し、ケース７７側に接触または近接して配置される。その後、シリコン７８を用いて第３サーミスタ６７が固定される。この第３サーミスタ６７を固定する位置は、例えばサーモビューアを用いて電池パック６０における表面温度の温度分布を検出し、検出された温度分布の中から最も表面温度の高い部分を選択することが望ましい。
【００４２】
電池セル６２の近傍温度、第１ＦＥＴ６３および第２ＦＥＴ６４の近傍温度、および電池パック６０の表面温度は、第１サーミスタ６５、第２サーミスタ６６および第３サーミスタ６７における抵抗値の変化に基づいてそれぞれ電圧に変換され、ＣＰＵ６１のポート(ＩＮ１、ＩＮ２、ＩＮ３)に入力される。ＣＰＵ６１の内部にはＡ/Ｄ変換器が備えられ、ＣＰＵ６１の内部でデジタルの温度データに変換することができる。変換された温度データは、内部のサーマルテーブル(後述)と照らし合わされ、エンベデッドコントローラ４１へ送信されるコンピュータシステム１０におけるアクションレベル(温度上昇抑制措置)が決定される。
【００４３】
図５は、温度上昇抑制措置の決定に用いられるサーマルテーブルの一例を示す図である。本実施の形態では、この図５に示すようなサーマルテーブルをＣＰＵ６１の内部に備え、ここでは、サーマルレベル０からサーマルレベル５までの６段階のアクションレベル(温度上昇抑制措置)を決定できるように構成されている。本実施の形態では、単に、電池セル６２の温度上昇をＴＨ１(第１サーミスタ６５)によって検知して制御するだけではなく、その他の温度上昇に伴う問題の生じる箇所に対しても温度上昇を検知して、アクション項目を決定する点に特徴がある。即ち、複数の箇所における温度のデータを入手し、この入手したデータを図５に示すようなサーマルテーブルと比較してアクション項目を決定し、決定されたアクション項目をエンベデッドコントローラ４１に送っている。これにより、温度上昇の問題箇所に応じた状態の把握によって所定のアクション項目を決定することが可能となる。
【００４４】
図５に示すサーマルテーブルにおいて、サーマルレベル０〜５の各ロケーション(Location)のイネーブル(enable)は、各状態に入る温度を示しており、各ロケーションのディセーブル(disable)は、状態を解除する温度が示されている。サーマルレベル０では通常状態のアクションであり、温度上昇による実行と停止にはＴＨ１(第１サーミスタ６５)、ＴＨ２(第２サーミスタ６６)およびＴＨ３(第３サーミスタ６７)の各温度の適用はない。サーマルレベル１では、電池パック６０の近傍に設けられた図示しない冷却ファンを回転させることによって電池パック６０の温度を低下させている。例えば、温度上昇時には、ＴＨ１(第１サーミスタ６５)が５０degＣに達した(上昇した)際にファンが回転し、逆に、温度低下時には、ＴＨ１が４０degＣに達した(低下した)時点でファンの回転を停止するように決定される。サーマルレベル２では、ＣＰＵ１１のクロックダウン(クロック周波数の低減)によって負荷電力を低減させて、電池パック６０の発熱を抑制するものである。
【００４５】
また、サーマルレベル３では、ＣＰＵ１１の動作がスロットリング(間欠動作)するように制御される。サーマルレベル４では、コンピュータシステム１０をサスペンド状態とし、データを保持するために最低限必要なハードウェアへのみ電源を供給して、プログラムの実行状態を保ったまま一時停止する。更に、サーマルレベル５では、コンピュータシステム１０の電源を切り(パワーオフし)、温度上昇の原因となる電池パック６０からの電力供給を遮断する。
【００４６】
図６は、図５に示したサーマルテーブルから決定されるアクション項目をコンピュータシステム１０の状態遷移で表現した図である。まず、サーマルレベル０の通常状態にあったコンピュータシステム１０では、ＴＨ１が５０℃以上、ＴＨ２が９０℃以上、ＴＨ３が３８℃以上と、どれか一つでもこの条件が満たされた(この条件となった)段階で、ファンを回転させるサーマルレベル１の状態に遷移する。このサーマルレベル１の状態から、ＴＨ１が４０℃以下に、かつＴＨ２が６０℃以下に、かつＴＨ３が３５℃以下にと、全ての温度の条件が満たされた段階で、サーマルレベル０である通常状態に遷移する。また、ＴＨ１が５３℃以上またはＴＨ２が９５℃以上またはＴＨ３が４２℃以上となった段階で、サーマルレベル１の状態からサーマルレベル２の状態に移行する。ＴＨ１が４８℃以下およびＴＨ２が８５℃以下およびＴＨ３が３８℃以下となった段階で、サーマルレベル２の状態が解除され、サーマルレベル１の状態に遷移する。
【００４７】
同様にして、ＴＨ１≧５５℃またはＴＨ２≧１００℃またはＴＨ３≧４５℃でサーマルレベル２からサーマルレベル３へ、ＴＨ１≧６０℃またはＴＨ２≧１０５℃またはＴＨ３≧５０℃でサーマルレベル３からサーマルレベル４へ、ＴＨ１≧６５℃またはＴＨ２≧１１０℃またはＴＨ３≧５５℃でサーマルレベル４からサーマルレベル５へ遷移することで、電池パック６０の温度上昇を抑制している。また、同様に、ＴＨ１≦５２℃およびＴＨ２≦９５℃およびＴＨ３≦４２℃でサーマルレベル４からサーマルレベル３へ遷移し、ＴＨ１≦５０℃およびＴＨ２≦９０℃およびＴＨ３≦４０℃でサーマルレベル３からサーマルレベル２へと遷移していくのである。
【００４８】
更に、より具体的な例を用いて説明する。今、例えば、電池セル６２の表面温度であるＴＨ１(第１サーミスタ６５)が４５℃に上昇し、保護回路(第１ＦＥＴ６３および第２ＦＥＴ６４)の周辺温度であるＴＨ２(第２サーミスタ６６)が１００℃に上昇し、電池パック６０の表面温度であるＴＨ３(第３サーミスタ６７)が４２℃に上昇した場合を考える。この例の場合に、ＴＨ１はサーマルレベル１に移行する条件５０℃に達しておらず、アクションを起こす必要はない。ＴＨ２は１００℃以上であることから、サーマルレベル３のアクションが必要である。
ＴＨ３は４２℃以上であることから、サーマルレベル２のアクションが必要である。この結果、電池パック６０内部で温度的に最も悪い状況にあるのは、ＴＨ２(第２サーミスタ６６)で検出された保護回路(第１ＦＥＴ６３および第２ＦＥＴ６４)の周辺温度であり、この温度上昇トラブルを解消するためには、サーマルレベル３であるスロットリングのアクションが必要となる。そこで、電池パック６０のＣＰＵ６１は、かかる判断を行った後に、通信ライン７１を介してエンベデッドコントローラ４１に対し、コンピュータシステム１０の本体がサーマルレベル３であるスロットリングのアクションを起こすことを要求する。
【００４９】
このような要求を受けたエンベデッドコントローラ４１は、かかる要求をＣＰＵ１１に対して示し、ＣＰＵ１１はスロットリングの動作を実行する。ＣＰＵ１１がスロットリング動作をすると、コンピュータシステム１０本体の消費電力が小さくなる。この結果、保護回路(第１ＦＥＴ６３および第２ＦＥＴ６４)を流れる電流が小さくなり、保護回路にて発生する電力ロスが小さくなると共に、ＴＨ２(第２サーミスタ６６)の温度が下がっていく。ＴＨ２(第２サーミスタ６６)の温度が９０℃まで下がり、このとき、ＴＨ３(第３サーミスタ６７)が４０℃以下であるとすると、電池パック６０のＣＰＵ６１は、エンベデッドコントローラ４１に対してサーマルレベル３であるスロットリングのアクション解除を要求し、クロックダウンであるサーマルレベル２の状態への移行を要求する。この要求を受けたコンピュータシステム１０の本体では、クロックダウンの動作が実行される。
【００５０】
ここで、電池セル６２の許容最大温度は、電池の種類によって異なり、保護回路(第１ＦＥＴ６３および第２ＦＥＴ６４)の最大温度は、使用部品の定格温度に依存する。また、電池パック６０の表面温度も、電池パック６０が本体機器の表面に出るのか、本体内部に格納されるのか、によって、要求される最大温度が異なってくる。本実施の形態によれば、図５に示すようなサーマルテーブルを電池パック６０の内部に持ち、即ち、電池パック６０にてアクションの項目を決定することで、電池の種類による違いや、供給元のメーカによる仕様の違い等を吸収することができる。このことから、コンピュータシステム１０の本体側では、電池パック６０として取り付けられた電池の種類を判別する必要がなく、受信したサーマルレベルに従って、サーマルアクションを起こすだけで温度上昇に伴う問題点を解消することが可能となる。
【００５１】
尚、電池パック６０のＣＰＵ６１から通信ライン７１を介してエンベデッドコントローラ４１に通知される情報は、コンピュータシステム１０における直接的なアクション項目であっても良く、また、サーマルレベルの情報だけであっても構わない。かかる場合には、サーマルレベルの情報を受信したエンベデッドコントローラ４１側にて、サーマルレベルに対応するアクション項目を決定すれば良い。また、電池の種類等を認識できるか、特定の電池だけが使用される場合等においては、図５に示すようなテーブル情報をエンベデッドコントローラ４１側に備えるように構成することもできる。このように構成した場合であっても、従来における電池セル６２の表面温度データだけを検出していたのに対して、本実施の形態では、保護回路(第１ＦＥＴ６３および第２ＦＥＴ６４)の周辺温度データや電池パック６０の表面温度データを加味してアクション項目を決定することができるので、ユーザに対する不快感の解消や、ノートＰＣ９の安全性をより有効に確保することが可能となる。更に、他の問題箇所に対する温度上昇検知を増やし、これらの全てのデータを勘案して、コンピュータシステム１０のアクションレベルを決定するように、本実施の形態を展開することもできる。
【００５２】
尚、本実施の形態では、コンピュータ装置や携帯型電気機器の代表として、ノートＰＣ９を例に挙げて説明した。しかしながら、必ずしもノートＰＣ９に限定される必要はなく、例えば、各種モバイル機器や、ハンディＡＶ(Audio Visual)機器等、電池パック６０等の電池を取り付けて用いられる各種機器に対して、その形を変えて適用することができる。但し、ノートＰＣ９であれば、例えば、ユーザのひざの上に置かれて操作される場合も想定され、例えば、外壁部の温度上昇に対するユーザへの不具合を低減させる措置の必要性が高いと考えられる。
【００５３】
【発明の効果】
このように、本発明によれば、電池セルの温度制御のみならず、保護回路の温度や電池パックの表面温度を規定温度以下に制御することが可能となる。
【図面の簡単な説明】
【図１】  本実施の形態が適用される電池パックを備えたコンピュータシステム１０のハードウェア構成を示した図である。
【図２】  本実施の形態が適用されたノートＰＣ９を示す斜視図である。
【図３】  本実施の形態である統合温度制御が適用される回路構成を説明するための図である。
【図４】  第３サーミスタ６７の実装状態を説明するための概念図である。
【図５】  温度上昇抑制措置の決定に用いられるサーマルテーブルの一例を示す図である。
【図６】  図５に示したサーマルテーブルから決定されるアクション項目をコンピュータシステム１０の状態遷移で表現した図である。
【図７】  (ａ),(ｂ)は、保護回路としてのＦＥＴの構造を説明するための図である。
【符号の説明】
９…ノートＰＣ、１０…コンピュータシステム、１１…ＣＰＵ、４１…エンベデッドコントローラ、４２…ゲートアレイロジック、５０…電源回路、５２…メイン電池、５３…セカンド電池、６０…電池パック、６１…ＣＰＵ、６２…電池セル、６３…第１ＦＥＴ(ＦＥＴ１)、６４…第２ＦＥＴ(ＦＥＴ２)、６５…第１サーミスタ(ＴＨ１)、６６…第２サーミスタ(ＴＨ２)、６７…第３サーミスタ(ＴＨ３)、７１…通信ライン、７５…リード線、７６…基板、７７…ケース、７８…シリコン
【図１】
0004566392.tif 000002
【図２】
0004566392.tif 000003
【図３】
0004566392.tif 000004
【図４】
0004566392.tif 000005
【図５】
0004566392.tif 000006
【図６】
0004566392.tif 000007
【図７】
0004566392.tif 000008