(57)【特許請求の範囲】
【請求項１】
入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成する符号器と、
前記符号語ビットを受け取り、行単位データとして格納し、列単位データに出力するブロックインターリバーと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、符号語ビットの出力順序を交互に変換するためにスイッチングアルゴリズムを行い、前記変換された符号語ビットの出力順序を出力するスイッチング部と、
前記ブロックインターリバーから列単位でデータを受け取った後で、ラジオフレームを生成するラジオフレームセグメント処理部と、
前記ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして前記ラジオフレームに伝送する伝送率マッチング部と
を備えることを特徴とする移動通信システムの伝送率マッチング装置。
【請求項２】
入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成する符号器と、
前記符号語ビットを受け取って行単位データとして前記符号語ビットを格納し、列単位データに出力するブロックインターリバーと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、前記符号器から出力されるスイッチビットと予め設定された仮想ビットとを順次スイッチングするスイッチングアルゴリズムを行い、前記ブロックインターリバーに前記スイッチされたビットを出力するスイッチング部と、
前記ブロックインターリバーから列単位データを受け取った後、ラジオフレームを生成するラジオフレームセグメント処理部と、
前記ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして前記ラジオフレームを伝送する伝送率マッチング部と
を備えることを特徴とする移動通信システムの伝送率マッチング装置。
【請求項３】
前記ブロックインターリバーは、前記仮想ビットを含む信号を受け取った場合はカウントせず、前記仮想ビットを含まない信号を受け取った場合、カウントするアドレスカウンタを有することを特徴とする請求項２に記載の移動通信システムの伝送率マッチング装置。
【請求項４】
前記ブロックインターリバーは、さらに列単位データを出力する以前に、各列の順序を換える列方向変換を行うことを特徴とする請求項１に記載の移動通信システムの伝送率マッチング装置。
【請求項５】
前記ブロックインターリバーは、先ず、０ｓｕｐ番目の列の符号語ビットを出力した後、３ｓｕｐ番目の列の符号語ビットを出力し、２ｓｕｐ番目の列、１ｓｕｐ番目の列、６ｓｕｐ番目の列、５ｓｕｐ番目の列、４ｓｕｐ番目の列、７ｓｕｐ番目の列の順に、各列の順序を変換して符号語ビットを出力することを特徴とする請求項１に記載の移動通信システムの伝送率マッチング装置。
【請求項６】
前記伝送率マッチング部は、前記ラジオフレームに含まれる前記ビットを分離するビット分離器からなることを特徴とする請求項１に記載の移動通信システムの伝送率マッチング装置。
【請求項７】
前記伝送率マッチング部は、さらに伝送率マッチングの効率を向上するために、仮想インターリバーで分離されたビットの伝送率マッチング結果を格納し、前記ビット分離器にビット列を受け取った順に、前記マッチングされたビット列を復元して出力するビット収集部を有することを特徴とする請求項６に記載の移動通信システムの伝送率マッチング装置。
【請求項８】
前記ビット収集部は、前記ブロックインターリバーの対応するビットポジションに応じて前記仮想インターリバーから出力された前記ビットを格納することを特徴とする請求項７に記載の移動通信システムの伝送率マッチング装置。
【請求項９】
入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成するステップと、
前記符号語ビットを行単位データに格納し、ブロックインターリバーを用いて列単位データに出力するステップと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、前記符号語ビットの出力順序を交互に変換して、前記ブロックインターリバーに変換した順序を出力するステップと、
ラジオフレームセグメント処理部内の前記ブロックインターリバーから出力された列単位データを受け取ることによって、ラジオフレームを生成するステップと、
前記ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして伝送するステップと
から構成されることを特徴とする移動通信システムの伝送率マッチング方法。
【請求項１０】
前記ラジオフレーム内に含まれる前記データビットをマッチングして伝送するステップは、分離器を用いて前記ラジオフレーム内に含まれるビットを分離するステップを有することを特徴とする請求項９に記載の移動通信システムの伝送率マッチング方法。
【請求項１１】
入力ビット列を誤り訂正符号化し、その誤り訂正符号化された入力ビット列から符号語ビットを生成するステップと、
前記符号語ビットを行単位に格納し、ブロックインターリバーを用いて前記符号語ビットを列単位データに出力するステップと、
前記符号器の符号語ビット数と前記ブロックインターリバーの列数が互いに素でない場合、前記ブロックインターリバーの各列の偏ったデータビットを均一に分布させるように、前記符号器から出力される出力ビットと予め設定された仮想ビットとを順次スイッチングして、前記ブロックインターリバーに送るステップと、
ラジオフレームセグメント処理部内の前記ブロックインターリバーから出力される列単位データを受け取ることによって、ラジオフレームを生成するステップと、
各ラジオフレームに含まれたデータビットを端末機と、基地局間の伝送に適合する伝送形態にマッチングして伝送するステップとから構成されることを特徴とする移動通信システムの伝送率マッチング方法。
【請求項１２】
前記ブロックインターリバーに、前記符号語ビットを列数だけ格納するステップと、
メモリバッファに、前記仮想ビットが入力されたか否かによって、カウンティング動作を判断するステップとを有することを特徴とする請求項１１に記載の移動通信システムの伝送率マッチング方法。
【請求項１３】
前記ラジオフレーム内に含まれる前記データビットをマッチングして伝送するステップは、さらに仮想インターリバーで分離されたビットのマッチングを行うステップと、
前記ラジオフレーム内に含まれるビットが前記ビット分離器に受け取られた順に、前記マッチングされたビットを格納するステップを有することを特徴とする請求項１０に記載の移動通信システムの伝送率マッチング方法。
【請求項１４】
前記マッチングされたビットを格納するステップは、前記仮想インターリバーから出力されたビット列を対応する前記ブロックインターリバーのビットポジションに従って格納するステップをさらに有することを特徴とする請求項１３に記載の移動通信システムの伝送率マッチング方法。
【請求項１５】
前記仮想インターリバーから出力された前記ビットを格納するステップは下記式に従って実行されることを特徴とする請求項１４に記載の移動通信システムの伝送率マッチング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誤り訂正符号化された符号語ビットをブロックインターリーブした後、伝送率のマッチングを行って、基地局と端末機間のデータを伝送する有無線通信システムにおいて、ブロックインターリーバの各列のデータビットを偏ることなく、均一に分布させるための次世代移動通信システムに係るもので、詳しくは、前記偏ったデータビットを均一に分布させるように、スイッチングアルゴリズムを利用して符号語ビットを交互に変換するか、又は仮想ビットをインターリーバーに入力して、効率的な伝送率マッチング（Rate  Matching）を行うことができる次世代移動通信システムの伝送率マッチング装置及びその方法に関するものである。
【０００２】
【従来の技術】
従来の次世代移動通信システムにおいては、一般の多様な伝送速度及びサービス品質を満足させるために、誤り訂正符号化を行うための符号器及びチャンネルインターリーバーを一緒に使用している。特に、３ＧＰＰ（3rdgeneration  partnership  project）において、ＩＭＴ−２０００を実現するために、伝送方式を採択している。
【０００３】
現在、多様なインターリーバーの方式が利用されているが、その中、行と列からなるブロックインターリーバー方式が広用されている。ＧＰＰでもやはりブロックインターリーバー方式を採択している。
【０００４】
このような従来の次世代移動通信システムにおいては、図３０に示したように、入力されるビット列（Ｘ（ｔ））を誤り訂正符号化する符号器（１０１）と、符号器（１０１）で符号化された符号語ビットを順次スイッチングするスイッチング部（１０２）と、
スイッチング部（１０２）でスイッチングされた符号語ビットをインターリーブするブロックインターリーバー（１０３）と、
ブロックインターリーバー（１０３）でインターリーブされたビットを一つのラジオフレーム単位に分割するラジオフレームセグメント処理部（１０４）と、
ラジオフレームセグメント処理部（１０４）で分割されたラジオフレームを入力して、適切な一定の伝送率及び伝送形態に伝送率マッチング過程を行う伝送率マッチング部（１０５）と、を備えて構成されていた。
【０００５】
以下、このように構成された従来の次世代移動通信システムの動作に対し、図面を参照して説明する。
【０００６】
先ず、符号器（１０１）は、入力ビット列（Ｘ（ｔ））を誤り訂正符号化し、誤り訂正符号化された入力ビット列から符号語ビットＹ（ｔ）を生成する。
【０００７】
そして、スイッチング部（１０２）は、符号器（１０１）で生成された符号語ビットを順次スイッチングする。このとき、スイッチングされる符号語ビットＹ（ｔ）は、ｙ0，ｙ1，ｙN-2，ｙN-1のビット列から構成される。
【０００８】
その後、スイッチング部（１０２）は、ブロックインターリーバー（１０３）の第１行目の左側から右側に亘って、スイッチングされた符号語ビットを入力し、第１行目の入力が終わると、第２行、第３行順次同様な過程を繰り返して、最終行まで入力する。
【０００９】
ブロックインターリーバー（１０３）への符号語ビットの入力が終了すると、ブロックインターリーバー（１０３）は、先ず、第１列に含まれたデータビットを上方向から下方向に出力し、次いで、第２列に含まれたデータビットを上方向から下方向に出力し、次いで、第３列の順に最終の列（Ｆｉ）まで過程を繰り返す。
【００１０】
このとき、出力される符号語ビットＹ'（ｔ）は、ｙ0，ｙFi，ｙ2Fi、・・・、ｙ(R-1)Fi，ｙ1，ｙFi+1、・・・、ｙ(R-1)Fi+1，ｙ2、・・・、ｙFi-1、・・・、ｙRFi-1iのビット列として構成される。
【００１１】
このとき、ブロックインターリーバー（１０３）の列数（Ｆｉ）は、伝送時間間隔（ＴＴＩ）によって決められる。例えば、ＴＴＩ＝１０ｍｓｅｃであるとＦｉ＝１，ＴＴＩ＝２０ｍｓｅｃであるとＦｉ＝２、ＴＴＩ＝４０ｍｓｅｃであるとＦｉ＝４、ＴＴＩ＝８０ｍｓｅｃであるとＦｉ＝８にそれぞれ設定される。
【００１２】
もし、ＴＴＩ＝４０ｍｓｅｃ（Ｆｉ＝４）である場合、ラジオフレームセグメント処理部（１０４）は、ブロックインターリーバー（１０３）の各列のＲ個のビットを一つのラジオフレームになるように、ブロックインターリーバー（１０３）のデータビットを分割して４個のラジオフレームに生成し、これをラジオフレーム単位に伝送率マッチング部（１０５）に入力する。このとき、伝送率マッチング部（１０５）に入力される一つのラジオフレームＺ（ｔ）は、Ｚ1，Ｚ2，ＺFi-1，ＺFiの符号語ビットから構成され、符号語ビットは、ｙ(j-1)，ｙFi+(j-1)，ｙ2Fi+(j-1)，ｙ(R-2)Fi+(j-1)，ｙ(R-1)Fi+(j-1)のビット列から構成される。
【００１３】
伝送率マッチング部（１０５）は、ラジオフレームに含まれたデータビットに対して伝送形態に適合するように伝送率マッチングを行って基地局に伝送する。
このとき、基地局に伝送されるラジオフレームＺ'（ｔ）は、Ｚ'1，Ｚ'2、・・・、Ｚ'Fi-1，Ｚ'Fiの符号語ビットから構成され、符号語ビットは、Ｚ'j（ｔ）は、Ｚ0j  ，Ｚ1j  、・・・、ＺN'-1j    ＺN'の符号語ビットから構成される。
【００１４】
このような従来のアップリンク型の次世代移動通信システムにおいては、端末機から基地局にデータビットを伝送するとき、各ラジオフレーム単位にデータビットを伝送しているので、効率的な伝送率マッチングを行うためには、ブロックインターリーバー（１０３）の各列に含まれて伝送されるデータビットを均一に分布させなければならない。
【００１５】
【発明が解決しようとする課題】
然るに、このような従来の次世代移動通信システムにおいては、スイッチング部は、符号器の符号語ビットをブロックインタリバーに単純に順次スイッチングして入力するため、データビットが偏るという不都合な点があった。
【００１６】
このような問題点は、特に、誤り訂正符号化された符号語ビット数（ｎ）と、ブロックインタリバーの列数（Ｆｉ）とが互いに素でない場合に発生する。
【００１７】
そこで、本発明は、このような従来の問題点を鑑みてなされたもので、本発明の目的は、誤り訂正符号化過程を行って生成された符号語ビットをブロックインタリバーでインターリビングするとき、符号語ビットの出力順序を交互に変換して、ブロックインターリバーに入力させて、ブロックインタリバーの各列に偏ったデータビットを均一に分布させることができる次世代移動通信システムの伝送率マッチング装置及びその方法を提供することである。
【００１８】
且つ、本発明の他の目的は、誤り訂正符号化過程で生成された符号語ビットをブロックインターリバーでインターリビングした後、ブロックインターリバーの各列に対して伝送率マッチングを行う場合、インターリバーに仮想ビットを入力して、ブロックインターリバーから出力される偏ったデータビットを均一に分布させ得る次世代移動通信システムの伝送率マッチング装置及びその方法を提供することにある。
【００１９】
又、本発明の又他の目的は、ブロックインターリバーが仮想ビットを入力するため、実際のメモリバッファよりも多い量のメモリバッファを要するという欠点を解決するため、メモリバッファ及びアドレスカウンタを包含するブロックインタリバーを備え、仮想ビット入力の際にカウント動作を行わないようにして、メモリバッファ量を減らすことができる次世代移動通信システムの伝送率マッチング装置及びその方法を提供することにある。
【００２０】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る次世代移動通信システムの伝送率マッチング装置は、
入力ビット列を誤り訂正符号化し、誤り訂正符号化された入力ビット列から符号語ビットを生成して出力する符号器と、
符号語ビットを入力してインターリビングするブロックインターリバーと、
符号語ビット数（ｎ）と、ブロックインターリバーの列数（Ｆｉ）とが互いに素でない場合、符号語ビットの出力順序を交互に変換して、ブロックインターリバーに入力させて、ブロックインターリバーの各列に偏ったデータビットを均一に分布させるスイッチングアルゴリズムを行うスイッチング部と、
ブロックインターリバーの各列に含まれたデータビットを一つのラジオフレームになるように、複数のデータビットをラジオフレーム単位のビット列に分割するラジオフレームセグメント処理部と、
ラジオフレームに含まれたデータビットをマッチングさせる伝送率マッチング部とを備えたことを特徴とする。
【００２１】
また、本発明に係る次世代移動通信システムの伝送率マッチング方法は、
誤り訂正符号化された入力ビット列から符号語ビットを生成する段階と、
符号語ビットを入力してインターリビングする段階と、
符号語ビット数（ｎ）と、ブロックインターリバーの列数（Ｆｉ）とが互いに素であるか否かを判断する段階と、
符号語ビット数（ｎ）と、ブロックインターリバーの列数（Ｆｉ）とが互いに素でない場合、ブロックインターリバーの各列に偏ったデータビットが均一に分布されるように、符号語ビットの出力順序を交互に変換する段階と、
変換された符号語ビットをブロックインターリバーに入力する段階と、
ブロックインターリバーの各列に含まれた均一なデータビットを一つのラジオフレームになるように、複数のデータビットをラジオフレーム単位のビット列に分割する段階と、
ラジオフレームに含まれたデータビットをマッチングする段階と
を備えていることを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
本発明に係る次世代移動通信システムの伝送率マッチング装置の第１実施形態は、入力ビット列を誤り訂正符号化し、誤り訂正符号化された入力ビット列から符号語ビットを生成する符号器（２０１）と、符号語ビットを入力してインターリビングするブロックインターリバー（２０３）と、符号器（２０１）の符号語ビット数（ｎ）とブロックインターリバー（２０３）の列数（Ｆｉ）が互いに素でない場合、符号語ビットの出力順序を交互に変換して、ブロックインターリバー（２０３）に入力して、ブロックインターリバー（２０３）の各列に偏ったデータビットを均一に分布させるスイッチングアルゴリズム（２０６）を行うスイッチング部（２０２）と、ブロックインターリバー（２０３）の各列に含まれたデータビットを一つのラジオフレームになるように、データビットをラジオフレーム単位のビット列に分割するラジオフレームセグメント処理部（２０４）と、ラジオフレームに含まれたデータビットをマッチングする伝送率マッチング部（２０５）とを備えている。
【００２３】
以下、このように構成された本発明に係る次世代移動通信システムの伝送率マッチング装置の第１実施形態の動作及び作用について、図面を参照して説明する。
【００２４】
図１に示したように、符号器（２０１）は、Ｋ個の入力ビット、即ち、Ｘ1（ｔ），Ｘ2（ｔ），・・・，Ｘk（ｔ）を入力して誤り訂正符号化を行って、誤り訂正符号化されたｎビットの符号語ビット（Ｙ1（ｔ），Ｙ2（ｔ），・・・，Ｙn（ｔ））を出力する。このとき、出力される符号語ビットＹ1（ｔ）は、ｙi0，ｙi1，．．．．ｙiN-2，．ｙiN-1のビット列に構成される。
【００２５】
その後、スイッチング部（２０２）は、ブロックインターリバー（２０３）の各列に符号語ビットが偏らないように、符号語ビットを均一に分布させるスイッチングアルゴリズム（２０６）を使用して、符号語ビットの出力順序を交互に変換し、その変換された符号語ビットをブロックインターリバー（２０３）に入力する。
【００２６】
このとき、スイッチングアルゴリズム（２０６）は、図２に示したように、符号器（２０１）から出力された符号語ビット数ｎと、ブロックインターリバー（２０３）の列数Ｆｉとが互いに素であるか否かを判断する。
【００２７】
符号器（２０１）の符号語ビット数（ｎ）と、ブロックインターリバー（２０３）の列数（Ｆｉ）とが互いに素である場合は、符号語ビット数（ｎ）と、ブロックインターリバーの列数（Ｆｉ）との最大公約数（ＧＣＭ）が１である場合である。その以外は、全て互いに素ではない。
【００２８】
このように、互いに素である場合、スイッチングアルゴリズム（２０６）は、符号器（２０１）の出力シーケンス値（ｉｎｄｅｘ）及び符号語ビット数（ｎ）に対するモジュロ演算（ｉｎｄｅｘ％ｎ）を行った値に“１”を加算した値（ｋ）からスイッチングしようとする値（Ｙk）を算出する。このようにして、スイッチング部（２０２）は、算出された値をスイッチングしてブロックインターリバー（２０３）に入力する。なお、本明細書及び添付図面において％はモジュロ演算を表している。
【００２９】
このような動作は、符号器（２０１）から誤り訂正符号化されて出力されるビット数が、総ビット数（ｉｎｄｅｘ＿Ｌｉｍｉｔ）となるまで繰り返して行われる。
【００３０】
しかし、互いに素でない場合は、スイッチングアルゴリズム（２０６）は、符号器（２０１）の出力シーケンス値（ｉｎｄｅｘ）と、符号語ビット数（ｎ）に対してモジュロ演算（ｉｎｄｅｘ％ｎ）を行って得た値に再び定数値（ｍ）を加算し、加算値（ｍ）と符号語ビット数（ｎ）とに対してモジュロ演算を再び行って算出された値に１を加算した値（ｋ）からスイッチングしようとする値（Ｙk）を算出する。算出された値をスイッチングしてブロックインターリバー（２０３）に入力する。
【００３１】
スイッチングアルゴリズム（２０６）は、もし、符号語ビット数（ｎ）と、ブロックインターリバーの列数（Ｆｉ）とを乗じて算出された値と、符号器の出力シーケンス値（ｉｎｄｅｘ）とのモジュロ演算（ｉｎｄｅｘ％（ｎ×Ｆｉ））を行って算出された値が０であると、定数値（ｍ）をゼロ（０）にする。
【００３２】
算出された値が０でない場合、もし、（ｉｎｄｅｘ％ＬＣＭ（ｎ，Ｆｉ））のモジュロ演算を行って算出された値が０であると、定数値（ｍ）に“１”を加算して定数値を調節する。
【００３３】
スイッチングアルゴリズム（２０６）を適用された符号器（２０１）から出力される符号語ビットがブロックインターリバー（２０３）に交互に入力される。
【００３４】
この場合、符号器から出力される符号語ビットは、Ｙi（ｔ）は、ｙi0，ｙi1，・・・ｙiN-2，ｙiN-1のビット列からなる。
【００３５】
従って、図１の符号器（２０１）から出力される符号語ビット数（ｎ）が４で、ブロックインターリーバー（２０３）の列数（Ｆｉ）が８である場合に、図２のスイッチングアルゴリズムを適用すると、図３に示したように、符号語ビットは、（ｙi，ｙ2，ｙ3，ｙ4）、（ｙ2，ｙ3，ｙ4，ｙ1）（ｙ3，ｙ4，ｙ1，ｙ2）（ｙ4，ｙ1，ｙ2，ｙ3）の順にブロックインターリバー（２０３）に交互に入力される。
【００３６】
また、図１の符号器（２０１）から出力される符号語ビット数（ｎ）が２で、ブロックインターリーバー（２０３）の列数（Ｆｉ）が８である場合、図２のアルゴリズムを適用すると、スイッチング部（２０２）及びブロックインターリーバー（２０３）では、図９に示したような動作が行われる。
【００３７】
即ち、このとき、符号語ビットがブロックインターリーバー（２０３）に（ｙi，ｙ2）と（ｙ2，ｙ1）とに交互に入力される。
【００３８】
従って、ブロックインターリーバー（２０３）の各列に含まれたビット、即ち、Ｙ1（ｔ），Ｙ2（ｔ），Ｙ3（ｔ），Ｙ4（ｔ）に含まれたビットが偏らずに均一に分布される。
【００３９】
このとき、ブロックインターリーバー（２０３）の入出力順序は、従来のブロックインターリーバー（１０３）の入出力順序と同様である。
【００４０】
又、ラジオフレームセグメント処理部（２０４）は、ブロックインターリーバー（２０３）から出力されるＲ個のビットを一つのラジオフレームになるように分割し、伝送時間間隔（ＴＴＩ）により予め決定された列数（Ｆｉ）だけのラジオフレームを生成する。
【００４１】
更に、ラジオフレームセグメント処理部（２０４）から生成されたラジオフレームを伝送率マッチング部（２０６）に入力すると、伝送率マッチング部（２０６）は、ラジオフレーム単位に一般的な伝送率マッチング（Ｒａｔｅ  Ｍａｔｃｈｉｎｇ）を行い、その後、伝送率マッチングが行われたビットは、基地局に伝送される。
【００４２】
図２のスイッチングアルゴリズムを他のシステムで実施する場合は、第１実施形態のように、スイッチング部を備えなくてもよい。
【００４３】
即ち、ブロックインターリーバー（２０３）に入力される入力ビットの順序が、図２のスイッチングアルゴリズムの順序と同様であれば、第１実施形態に限定されず、どのように実施してもブロックインターリーバー（２０３）の各列のデータビットを偏ることなく、均一に分布させることができる。
【００４４】
本発明に係る次世代移動通信システムの伝送率マッチング装置の第２実施形態においては、第１実施形態の符号器のような動作を行う、符号器（２０１）、ブロックインターリーバー（２０３）、ラジオフレームセグメント処理部（２０４）、及び伝送率マッチング部（２０５）を備え、さらに、符号器の符号語のビット数ｎとブロックインターリーバーの列数Ｆｉとが互いに素でない場合、符号器から順次出力される出力ビットをスイッチングした後、仮想ビットをスイッチングしてブロックインターリーバーに挿入させることにより、ブロックインターリーバーの各列に偏ったデータビットを均一に分布させるようにスイッチングアルゴリズム（２０６）を行うスイッチング部（２０２）とを備えている（図５参照）。
【００４５】
以下、このように構成された本発明に係る次世代移動通信システムの伝送率マッチング装置の第２実施形態の動作及び作用について、図面を参照して説明する。
符号器（２０１）の符号語ビット数（ｎ）と、ブロックインターリーバー（２０３）の列数（Ｆｉ）とが互いに素である場合は、図２及び３のスイッチングアルゴリズム（２０６）における、符号器（２０１）の符号語ビット数（ｎ）とブロックインターリーバー（２０３）の列数（Ｆｉ）が互いに素である場合と同様な動作が行われる。一方、互いに素でない場合は、図４及び５に示したように、スイッチング部（２０２）は、符号器（２０１）から出力される符号語ビットをブロックインターリーバー（２０３）にスイッチングして入力した後、仮想ビット（ｙC）をスイッチングしてブロックインターリーバー（２０３）に挿入させる。
【００４６】
つまり、スイッチング部（２０２）は、符号器（２０１）から出力される符号語ビットを  Ｙ1（ｔ），Ｙ2（ｔ）、・・・、Ｙn（ｔ）順にスイッチングした後、仮想ビット（ｙC）を付加してスイッチングする。即ち、スイッチング部（２０２）は、符号器（２０１）の出力及び仮想のビット（ｙC）を用いて、Ｙ1（ｔ），Ｙ2（ｔ）、・・・、Ｙn（ｔ），ＹCの順に繰り返してスイッチングした後、ブロックインターリーバー（２０３）に入力させる。
【００４７】
従って、図５の符号器（２０１）から出力される符号語ビット数（ｎ）が４で、ブロックインターリーバー（２０３）の列数（Ｆｉ）が８である場合、図４のスイッチングアルゴリズムを適用すると、図６に示したように、符号語ビットは、（ｙi，ｙ2，ｙ3，ｙC）の順にブロックインターリーバー（２０３）に入力される。
【００４８】
これにより、図５に示したように、ブロックインターリーバー（２０３）の各列に含まれたビット、即ち、Ｙ1（ｔ），Ｙ2（ｔ），Ｙ3（ｔ），Ｙ4（ｔ）に含まれたビットが偏らずに均一に分布されることが分かるであろう。
【００４９】
ブロックインターリーバー（２０３）に符号語ビットが入力される順序は、本発明の第１実施形態と同様である。
【００５０】
図４のスイッチングアルゴリズムを他のシステムで実施する場合は、スイッチング部を備えなくてもよい。
【００５１】
即ち、ブロックインターリーバー（２０３）に入力される入力ビットの順序が、図４のスイッチングアルゴリズムの順序と同一であれば、本発明に係る第２実施形態に限定されず、ブロックインターリーバー（２０３）の各列に、データビットを偏ることなく均一に分布させることができる。
【００５２】
このように、本発明に係る次世代移動通信システムの伝送率マッチング装置及び方法の各実施形態によると、スイッチング部（２０２）は、図２又は４に示したように、スイッチングアルゴリズムを利用してスイッチングを行って、符号器（２０１）から出力される符号語ビットをブロックインターリーバー（２０３）に偏ることなく、均一に分布させることができる。
【００５３】
一方、図６に示したように、仮想ビット（ｙC）がブロックインターリーバー（２０３）に挿入されると、ブロックインターリーバー（２０３）のメモリバッファは、実際に要求されるメモリバッファよりも大きい容量のバッファが必要となる。
【００５４】
このような欠点を解決するために、インターリーバーのメモリバッファ構造を図７に示したように、構成することができる。
【００５５】
図中、Ｐ１２−Ｃｉは、ｉ番目の列のためのアドレスカウンターで、Ｐ１２−ｉは、ｉ番目の列のためのメモリバッファである。
【００５６】
ブロックインターリーバー（２０３）は、図１のブロックインターリーバー（２０３）とは異なって、各列が独立的なメモリバッファ及び各列に対応するアドレスカウンタを包含する。
【００５７】
且つ、ブロックインターリーバー（２０３）に符号語ビットが入力される順序は、図３０のブロックインターリーバー（１０３）と同一の順序で入力され、図７に示したように、符号器（２０１）から出力される符号語ビット（ｙi，ｙ2，ｙ3，ｙ4）がメモリバッファ（Ｐ１２−１，Ｐ１２−２，Ｐ１２−３，Ｐ１２−４）に入力されると、アドレスカウンタ（Ｐ１２−Ｃ１，Ｐ１２−Ｃ２，Ｐ１２−Ｃ３，Ｐ１２−Ｃ４）は１ずつカウントし、仮想ビット（ｙc）がメモリのバッファ（Ｐ１２−５）に入力されると、アドレスカウンタ（Ｐ１２−Ｃ５）はカウントしない。
【００５８】
そして、メモリバッファに仮想ビット（ｙc）の以外の符号語ビットが入力されると、アドレスカウンタは再びカウントを行い、メモリバッファ（Ｐ１２−５）は、仮想ビット（ｙc）が入力されると、その仮想ビットを格納せず、符号語ビットが入力されると、符号語ビットを格納する。
【００５９】
最終的に、入力された符号語は、列方向にラジオフレームセグメント処理部に出力される。
【００６０】
このような本発明に係る各実施形態においては、ブロックインターリーバー（２０３）に入力された符号語ビットをラジオフレームセグメント処理部に出力する前に、ブロックインターリーバー（２０３）の効率を向上させるために、ブロックインターリーバー（２０３）の各列間の順序を換える列方向変換（Column Permutation）を行う。
【００６１】
図１３は、図１の符号器の符号語ビット数（ｎ）が２で、ブロックインターリーバーの列数（Ｆｉ）が８であり、図２のスイッチングアルゴリズムを効率的に行うための列方向変換を示す。
【００６２】
図において、０，３，２，１，６，５，４，７は、ブロックインターリーバー（２０３）の各列を変換する順序を意味する。即ち、図１３に示したように、ブロックインターリーバー（２０３ａ）に格納された符号語ビットがラジオフレームセグメント処理部（２０４）に出力されるとき、先ず、０番目の列の符号語ビットが出力され、その次に、３番目の列の符号語ビットが、ブロックインターリーバー（２０３ｂ）の順序に示されたように変換されて出力され、符号語ビットがラジオフレームセグメント処理部（２０４）に出力される。
【００６３】
符号語ビットがブロックインターリーバー（２０３）で列方向変換されて出力されると、ラジオフレームセグメント処理部（２０４）は、出力された符号語ビットを入力し、ラジオフレーム単位に生成して伝送率マッチング部（２０５）に伝送する。
【００６４】
その後、図８及び１０に示したように、本発明の各実施形態の伝送率マッチング部（２０５）のビット分離器（２０５ａ）が、ラジオフレームセグメント処理部（２０４）から入力されるラジオフレーム内のデータビットを種類別に分離する。
【００６５】
ここで、ビット分離器（２０５ａ）の出力（ｙijk）は、ｊ番目のラジオフレームのｙi（ｔ）に該当するビット中、ｋ番目のビットであるという意味である。
【００６６】
このように種類別にそれぞれ分離されたデータビットが、各伝送率マッチングアルゴリズムによりマッチングされると、ビット収集部（２０５ｂ）は、出力されたビット（ｙijk）を入力してビット分離器（２０５ｂ）の入力順に復元し、再び一つのラジオフレームを形成して出力する。
【００６７】
一方、図９及び１０の伝送率マッチングアルゴリズムは、ビット分離器（２０５ａ）により分離された種類別データビットのために仮想のインターリーバーで行われるとき、最適の効果が得られる。仮想のインターリーバーを利用するので、ハードウェア的な設置を増加することなく、最適の伝送率マッチングを行うことができる。
【００６８】
従って、データビットは、効率的な伝送率マッチングが行われるように、図１２に示したように、種類別に仮想インターリーバー（５０１）（５０２）に格納され、格納されたデータビットは、伝送率マッチングが行われて再びビット収集部（２０５ｂ）に入力される（図１０）。
【００６９】
そして、図１１のアルゴリズムを利用して生成された仮想のインターリーバーを経て種類別に伝送率マッチングされたデータビットを入力したビット収集部（２０５ｂ）は、再びラジオフレームを形成して出力する。
【００７０】
図１１中、ｉは、仮想のインターリーバーの列番号で、ｊは、実際のインターリーバーの列番号であり、ｂは、ｙ1のビットが入力されると２に、ｙ2のビットが入力されると１と定義され、Ｆｉは、実際のインターリーバーの列数であって、２，４，８となる。
【００７１】
もし、仮想インターリーバー（５０１）のＣ＿２に格納されたｙi2のビットが入力されるとき、実際のインターリーバー（５０３）に格納される位置（ｊ）を図１１のアルゴリズムにより求めると、次の通りである。
【００７２】
即ち、ｙi2は、２番目の列にあるので、ｉ＝２で、ｙiのビットであり、インターリーバーが８ビット用であるので、Ｆｉ＝８になる。従って、ｊ＝（２×ｉ＋（ｂ−［２×ｉ／Ｆｉ  ］）％２）％Ｆｉに適用すると、ｊ＝（２×２＋（２−［２×２／８］）％２）％８となる。
【００７３】
このとき、（２×２／８）を計算した値は０．５で、少数点以下を切り捨てると、０になり、２％２モジュロ演算を行うと０になる。従って、４％８モジュロ演算を行うと、４が算出されて、実際のインターリーバー（５０３）のＣ＿４に格納される。
【００７４】
そして、仮想インターリーバー（５０２）のＣ”＿３に格納されたｙ23  のビットが入力されるとき、実際のインターリーバー（５０３）に格納される位置（ｊ）を、図１１のアルゴリズムにより求めると次のようになる。
【００７５】
ｙ23は、３番目の列にあるのでｉ＝３で、ｙ2のビットであるので、ｂ＝１であり、インターリーバーが８ビット用であるので、Ｆｉ＝８になる。
【００７６】
従って、ｊ＝（２×ｉ＋（ｂ−［２×ｉ／Ｆｉ］）％２）％Ｆｉに適用すると、ｊ＝（２×３＋（１−［２×３／８］）％２）％８となる。
【００７７】
このとき、（２×３／８）を計算した値は、０．７５で、少数点以下を捨てると０になり、１％２モジュロ演算を行うと１になる。従って、７％８モジュロ演算を行うと７が算出されるが、これは、実際のインターリーバー（５０３）の列数を示し、Ｃ＿７に格納されることを意味する。
【００７８】
このように、図１２の仮想インターリーバー（５０１）（５０２）からデータビットがそれぞれ入力されると、ビット収集部（２０５ｂ）は、図１１のアルゴリズムにより求められた実際のインターリーバー（５０３）の位置に格納し、格納されたデータビットを列方向に出力する。
【００７９】
一方、ダウンリンク通信システムの効率的な伝送を行うためには、図１４に示したように、符号器（２０１）、伝送率マッチング部（２０５）、ブロックインターリーバー（２０３）及びラジオフレームセグメント処理部（２０４）を経て伝送を行う。
【００８０】
以下、基地局から端末機にデータを伝送（ダウンリンク）するとき、及び端末機から基地局にデータを伝送（アップリンク）するときの各伝送効率を、図１５〜２９のグラフを利用して説明する。
【００８１】
先ず、図１５〜２９において、各実験値として、Ｕｐは端末機から基地局への伝送状態、Ｄｏｗｎは基地局から端末機へのデータ伝送状態、ＩＴは反復される複合過程の回数、ＴＴＩは伝送時間の間隔、ＲＭＩは伝送マッチング率、ＢＥＲはビットエラー率、ＦＥＲはフレームエラー率をそれぞれ表す。
【００８２】
且つ、図１５〜２４は、図２及び図１１のアルゴリズムを利用するアップリンクシステム及び図１４のダウンリンクシステムに、符号器として直列連鎖コンバルーション符号化器を使用して行われた実験に基づく比較曲線を示したグラフである。
【００８３】
又、図１５〜２０は、一つのブロック当たり入力ビット数が３２２、ブロックインターリーバーの大きさが４８６であるときの実験結果である。
【００８４】
更に、図２０〜２４は、図２のアルゴリズムを利用して行われた実験に基づいて算出された性能比較曲線であり、一つのデータブロック当たり入力ビット数３２２、ブロックインターリーバー大きさが４８９であるときの実験結果である。
【００８５】
且つ、図２５〜２９は、直列連鎖コンバルーション符号化器を、図３０のアップリンクシステムの符号器に適用して行われた実験であって、図２のスイッチングアルゴリズム及び図４のスイッチングにより行われた実験に基づいて算出された性能を比較した曲線を示したグラフである。
【００８６】
又、図２５及び２６は、一つのデータブロック当たり入力ビット数が３２４で、ブロックインターリーバーの大きさが４８９であるときの実験結果を示したグラフで、図２７〜２９は、一つのデータブロック当たり入力ビット数が３２２で、ブロックインターリーバーの大きさが４８６であるときの実験結果を示したグラフである。
【００８７】
結果的に、図１５〜２９の全てのグラフでは、上限線のビットエラー率（ＢＥＲ）と下限線のフレームエラー率（ＦＥＲ）がほぼ同様に表れることが分かるであろう。
【００８８】
【発明の効果】
以上説明したように、本発明に係る次世代移動通信システムの伝送率マッチング装置及びその方法においては、誤り訂正符号化過程を行って生成された符号語をブロックインターリーバーを経てインターリーブした後、伝送マッチングを行う際、ブロックインターリーバーの各列に含まれて伝送されるデータビットを均一に分布させたので、伝送率マッチングを効率的に行い得るという効果がある。
【００８９】
そして、本発明は、システムにハードウェア的な装置を追加することなく、ビットエラー率及びフレームエラー率を減らして伝送効率を向上させることができるという効果がある。
【００９０】
さらに、本発明は、伝送効率を向上させて伝送電力又はシステムの性能、使用者の容量を向上させることができるという効果がある。
【００９１】
又、本発明は、ハードウエアを追加する必要がないので、ブロックインターリーバーの各列に含まれたデータビットを均一に分布させるどのシステムにも広く適用し得るという効果がある。
【図面の簡単な説明】
【図１】  本発明に係る次世代移動通信システムの伝送率マッチング装置の第1実施形態を示したブロック図である。
【図２】  符号器の符号語ビット数（ｎ）とブロックインターリバーの列数（Ｆｉ）が互いに素でない場合における本発明に係る次世代移動通信システムの伝送率マッチング方法に係るスイッチングアルゴリズムである。
【図３】  図１の符号器の符号語ビット数（ｎ）が４で、ブロックインターリバーの列数（Ｆｉ）が８で、図２のスイッチングアルゴリズムが適用されたとき、ブロックインターリバー及びスイッチング部の動作を示すブロック図である。
【図４】  図１の符号器の符号語ビット数（ｎ）とブロックインターリバーの列数  （Ｆｉ）が互いに素でない場合における本発明に係る次世代移動通信システムの伝送率マッチング方法に係る他のスイッチングアルゴリズムである。
【図５】  図４のスイッチングアルゴリズムが適用された本発明に係る次世代移動通信システムの第２実施形態を示したブロック図である。
【図６】  符号器の符号語ビット数（ｎ）が４で、ブロックインターリバーの列数  （Ｆｉ）が８であり、図４のスイッチングアルゴリズムが適用されるときのブロックインターリバーの動作図である。
【図７】  図６のインターリバーに仮想ビットが入力されるときの新しいブロックインターリバーのブロック図である。
【図８】  図３の伝送率マッチング部の詳細ブロック図である。
【図９】  符号器の符号語ビット数（ｎ）が２で、ブロックインターリバーの列数  （Ｆｉ）が８であり、図２のスイッチングアルゴリズムが適用されるときのスイッチング部及びブロックインターリバーの動作図である。
【図１０】  図９のラジオフレームセグメント処理部及び伝送率マッチングの詳細ブロック図である。
【図１１】  図８及び１０の伝送率マッチングアルゴリズムを行うとき、仮想インターリバーから出力されるビット列を格納するために、実際のインターリバーの格納位置を調節するアルゴリズムである。
【図１２】  ブロックインターリバーの列数（Ｆｉ）が８である場合、図１１のアルゴリズムを行う仮想インターリバー及び実際のインターリバーの格納位置を示した詳細ブロック図である。
【図１３】  本発明に係るブロックインターリバーに入力された符号語ビットを出力するときに最適な列方向の変換パターンを示した詳細ブロック図である。
【図１４】  基地局から端末機にデータを伝送するダウンリンクシステムの次世代移動通信システムの伝送率マッチング装置の構成図である。
【図１５】〜【図２９】  図２のスイッチングアルゴリズム及び図１２のアルゴリズムを適用して端末機から基地局にデータを伝送するか、図１４に示したように、基地局から端末機にデータを伝送するときのビットエラー率及びフレームエラー率を示した性能比較グラフである。
【図３０】  従来の端末機から基地局にデータを伝送するアップリング方式の次世代移動通信システムのブロック図である。
【符号の説明】
２０１：符号器
２０２：スイッチング部
２０３：ブロックインターリバー
２０４：ラジオフレームセグメント処理部
２０５：伝送率マッチング部
２０６：スイッチングアルゴリズム
【図１】
0004558966.tif 000002
【図２】
0004558966.tif 000003
【図３】
0004558966.tif 000004
【図４】
0004558966.tif 000005
【図５】
0004558966.tif 000006
【図６】
0004558966.tif 000007
【図７】
0004558966.tif 000008
【図８】
0004558966.tif 000009
【図９】
0004558966.tif 000010
【図１０】
0004558966.tif 000011
【図１１】
0004558966.tif 000012
【図１２】
0004558966.tif 000013
【図１３】
0004558966.tif 000014
【図１４】
0004558966.tif 000015
【図１５】
0004558966.tif 000016
【図１６】
0004558966.tif 000017
【図１７】
0004558966.tif 000018
【図１８】
0004558966.tif 000019
【図１９】
0004558966.tif 000020
【図２０】
0004558966.tif 000021
【図２１】
0004558966.tif 000022
【図２２】
0004558966.tif 000023
【図２３】
0004558966.tif 000024
【図２４】
0004558966.tif 000025
【図２５】
0004558966.tif 000026
【図２６】
0004558966.tif 000027
【図２７】
0004558966.tif 000028
【図２８】
0004558966.tif 000029
【図２９】
0004558966.tif 000030
【図３０】
0004558966.tif 000031