(57)【特許請求の範囲】
【請求項１】
所定ｎビットの各色成分のディジタル信号がシリアルデータとして入力され、各色成分毎のディジタル信号をパラレルデータで順次出力するとともに、前記シリアルデータから各色成分毎の前記パラレルデータへの変換動作に伴って、各色成分を識別するための第２制御信号群を形成するシリアル／パラレル変換回路と、
前記シリアル／パラレル変換回路から出力される前記所定ｎビットのディジタル信号がアドレス信号として順次供給され、各アドレスに対応して設定されている所定ｍビット（但し、ｎ＞ｍ）のディジタル信号を出力する、各色成分毎に設けられた複数の補正手段と、
前記複数の補正手段から同時にそれぞれ出力される前記所定ｍビットのディジタル信号が入力され、前記第２制御信号群に基づくタイミングでいずれか１つの所定ｍビットのディジタル信号が選択されて出力される選択手段と、
この選択手段から出力された前記所定ｍビットのディジタル信号にディザ処理を施して出力するディザ回路と、
このディザ処理が施されたディジタル信号が入力され、前記第２制御信号群に基づくタイミングでシリアルデータに変換して出力するパラレル／シリアル変換回路と、
を有することを特徴とする映像信号処理装置。
【請求項２】
前記第２制御信号群に基づくタイミングを形成するためのタイミング調整回路を備えることを特徴とする、請求項１に記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル映像信号を色成分毎に処理する映像信号処理装置に関する。
【０００２】
【従来の技術】
従来から、カラーカメラなどで撮影して得られたカラー画像信号に対して、ディジタル信号とした上で、γ補正などの変換処理や、ディザ処理等を行っている。
【０００３】
図３は、そのような映像信号の処理を行う従来の映像信号処理装置の構成を示す図であり、図４はディザ回路の構成例を示す図である。
【０００４】
図３において、カラーカメラなどで撮影して得られたカラー画像信号は、各画素データが例えば８ビットのディジタル信号に変換され、このディジタル信号がシリアル入力データとしてシリアル／パラレル変換回路３１に順次入力される。シリアル／パラレル変換回路３１では、シリアル入力データをパラレル信号に変換し、各色信号用出力端子から赤色成分（Ｒ成分）、緑色成分（Ｇ成分）、青色成分（Ｂ成分）毎に、ディジタル信号を出力する。
【０００５】
シリアル／パラレル変換回路３１から各色成分毎に出力されたディジタル信号は、一方では各色成分毎に設けられた積分回路３２Ｒ，３２Ｇ，３２Ｂにそれぞれ入力される。これら積分回路３２Ｒ，３２Ｇ，３２Ｂでは、モニタ画面の明るさ調整や、ホワイトバランス調整等のために、色成分毎に、例えば一画面分について積分され、その積分結果が図示しない制御回路に供給される。
【０００６】
同じくシリアル／パラレル変換回路３１から各色成分毎に出力されたディジタル信号は、色成分毎に設けられたルックアップテーブル３３Ｒ、３３Ｇ、３３Ｂに供給される。この各ルックアップテーブル３３Ｒ、３３Ｇ、３３Ｂは、モニタ装置の入力信号対光出力の非直線性に対応して補正したり、カラーカメラなどの特性ばらつきを補正するための補正手段であり、例えばＲＯＭやＲＡＭで構成され、供給されるディジタル信号をアドレスとして対応する記憶データを各色成分のディジタル信号として出力する。このための補正値はＲ成分、Ｇ成分、Ｂ成分毎に異なり、個別に調整することが要請されるから、ルックアップテーブル３３Ｒ、３３Ｇ、３３Ｂは各色成分毎に用意される。
【０００７】
このルックアップテーブル３３Ｒ、３３Ｇ、３３Ｂでは、各色成分の補正とともに、コスト削減などのために、例えば８ビットで入力されるディジタル信号を５ビットのディジタル信号とするなど、そのビット数を切りつめて出力している。これにより、コストの低減などをはかれるが、Ｓ／Ｎ比の低下や観測者の目に敏感に感じられる低周波ノイズが発生することになる。これらに対処するためにディザ回路３４Ｒ、３４Ｇ、３４Ｂが設けられている。
【０００８】
各ディザ回路３４Ｒ、３４Ｇ、３４Ｂは、図４に示されるように、加算器４１とディザ信号発生器４２とで構成されている。このディザ信号発生器４２からは１ビットの疑似ランダム信号が発生されており、加算器４１ではこの１ビットの疑似ランダム信号を、ルックアップテーブル３３Ｒ、３３Ｇ、３３Ｂからの５ビットのディジタル信号に加算して出力する。
【０００９】
ディザ処理されたディジタル信号は、各ディザ回路３４Ｒ、３４Ｇ、３４Ｂからパラレル／シリアル変換回路３５に供給され、シリアルデータに変換されて出力データとして出力される。
【００１０】
このように、シリアルデータとして入力された、所定ビット数（例、８ビット）のディジタルデータが、各色成分の補正処理や、ビット数削減に伴うディザ処理が施されて、再びシリアルデータとして出力される。
【００１１】
【発明が解決しようとする課題】
しかし、図３に示した従来の映像信号処理装置では、色成分の補正処理をＲ成分、Ｇ成分、Ｂ成分毎に行うことに伴い、積分処理を行う積分回路や、ディザ処理を行うディザ回路も各色成分毎に構成していたため、各回路規模が大きくなり、所要のゲート数が増加することが余儀なくされていた。
【００１２】
そこで、本発明は、ディジタル信号がシリアルデータとして供給され、色成分の補正処理やディザ処理を行い、再びシリアルデータとして出力する映像信号処理装置において、各信号処理を改善して、回路規模を縮小することを目的とする。
【００１３】
【課題を解決するための手段】
本出願の映像信号処理装置は、所定ｎビットの各色成分のディジタル信号がシリアルデータとして入力され、各色成分毎のディジタル信号をパラレルデータで順次出力するとともに、前記シリアルデータから各色成分毎の前記パラレルデータへの変換動作に伴って、各色成分を識別するための第２制御信号群を形成するシリアル／パラレル変換回路と、前記シリアル／パラレル変換回路から出力される前記所定ｎビットのディジタル信号がアドレス信号として順次供給され、各アドレスに対応して設定されている所定ｍビット（但し、ｎ＞ｍ）のディジタル信号を出力する、各色成分毎に設けられた複数の補正手段と、前記複数の補正手段から同時にそれぞれ出力される前記所定ｍビットのディジタル信号が入力され、前記第２制御信号群に基づくタイミングでいずれか１つの所定ｍビットのディジタル信号が選択されて出力される選択手段と、この選択手段から出力された前記所定ｍビットのディジタルデータにディザ処理を施して出力するディザ回路と、このディザ処理が施されたディジタル信号が入力され、前記第２制御信号群に基づくタイミングでシリアルデータに変換して出力するパラレル／シリアル変換回路と、を有することを特徴とする。
また、前記ディザ回路と前記パラレル／シリアル変換回路との間に、前記ディザ回路の出力が入力され、前記第２制御信号群に基づくタイミングで特殊処理を施して前記パラレル／シリアル変換回路へ入力する特殊モード回路を備える。
また、前記第２制御信号群に基づくタイミングを形成するためのタイミング調整回路を備える。
また、前記シリアル／パラレル変換回路からパラレルデータで順次出力される各色成分毎のディジタル信号を、第１制御信号群のコントロールの元に、所定範囲内のディジタル信号を各色成分毎に積分する積分回路を備える。
また、前記積分回路は、前記シリアル／パラレル変換回路からパラレルデータで順次出力される各色成分毎のディジタル信号と、各色成分且つ領域毎のそれまでの蓄積データとを加算し加算値を出力する加算回路と、前記加算回路の加算値が入力され、前記第１制御信号群の各制御信号に従って各色成分且つ領域毎に蓄積し蓄積値を出力するレジスタ群と、前記レジスタ群の蓄積値が入力され、前記第１制御信号群のセレクト信号により前記レジスタ群の蓄積値のうちの一つを選択して前記加算回路へ入力される蓄積データとして出力するセレクタとを含む。また、前記積分回路は、一画面分のディジタル信号を、画面の中心部、画面の周辺部及び各色成分毎に積分することを特徴とする。
【００１４】
本出願の映像信号処理装置によれば、シリアル／パラレル変換回路１１から順次出力される所定ｎビットのＲ、Ｇ、Ｂ成分のディジタル信号を同時に、各色成分毎に設けられた複数の補正手段１３Ｒ、１３Ｇ、１３Ｂにアドレス信号として供給して補正処理したディジタル信号を発生させ、選択手段１４によりその時点で適切な補正手段からのディジタル信号を選択して出力する。
また、シリアル／パラレル変換回路１１は、シリアルデータから各色成分毎のパラレルデータへの変換動作に伴って、各色成分を識別するための第２制御信号群Ｃ２を形成する。この第２制御信号群Ｃ２に基づいて、選択手段１４、特殊モード回路１６、パラレル／シリアル変換回路１７を各色成分毎に且つデータの処理段階毎に制御するためのタイミング信号を供給する。
【００１５】
これにより、ディザ回路１５を各色成分に対して共通化することができ、また、積分回路１２を設ける場合にも所定ｎビットの各色成分のディジタル信号が順次入力されるから、加算器などのゲート数を低減することができる。また、この積分回路１２は、第１制御信号群Ｃ１で制御され、色成分数や区分領域数に拘わらず、１系統分の加算回路２１とレジスタ群２２とセレクタ２３で済む。したがって、映像信号処理装置の回路規模を縮小することができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の映像信号処理装置の実施の形態について説明する。
【００１７】
図１は、映像信号処理装置の全体構成図であり、所定ｎビット（８ビット）の各色成分のディジタル信号がシリアルデータとして入力され、各色成分毎のディジタル信号をパラレルデータで順次出力するシリアル／パラレル変換回路１１と、このシリアル／パラレル変換回路１１から８ビットのディジタル信号が順次入力され、各色成分毎に積分し、各積分値Ｒ，Ｇ，Ｂを出力する積分回路１２と、シリアル／パラレル変換回路１１から出力される８ビットのディジタル信号がアドレス信号として順次供給され、各アドレスに対応して設定されている所定ｍビット（５ビット）のディジタル信号を出力する、色成分毎に設けられた補正手段としての複数のルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂと、複数のルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂから同時にそれぞれ出力される５ビットのディジタル信号が入力され、いずれか１つのディジタル信号が選択されて出力される選択手段であるセレクタ回路１４と、このセレクタ回路１４から出力されたディジタルデータにディザ処理を施して出力するディザ回路１５と、必要に応じて設けられる特殊モード回路１６と、ディザ処理、特殊モード処理が施されたディジタル信号が入力され、シリアルデータに変換して出力するパラレル／シリアル変換回路１７とを、備えている。
【００１８】
図１において、カラーカメラなどで撮影して得られたカラー画像信号の各画素データが、複数ｎビット、例えば８ビットのディジタル信号に変換され、このディジタル信号が１ビットのシリアルデータに変換されて入力データとしてシリアル／パラレル変換回路１１に順次入力される。シリアル／パラレル変換回路１１では、入力されたシリアルデータを各色成分すなわちＲ成分，Ｇ成分，Ｂ成分毎に、８ビットのディジタル信号を表すパラレルデータに変換し、Ｒ成分、Ｇ成分、Ｂ成分毎に、この順序で順次出力する。
【００１９】
また、シリアル／パラレル変換回路１１は、シリアルデータから各色成分毎のパラレルデータへの変換動作に伴って、Ｒ，Ｇ，Ｂ各色成分を識別するための第２制御信号群（Ｒ，Ｇ，Ｂ識別データ）Ｃ２を形成する。そして、このＲ，Ｇ，Ｂ識別データＣ２をタイミング調整用の遅延手段１８−１〜１８−３をそれぞれ介して、セレクタ回路１４，特殊モード回路１６，パラレル／シリアル変換回路１７に供給する。
【００２０】
パラレル／シリアル変換回路１１から出力されたディジタル信号はまず、積分回路１２に供給され、第１制御信号群Ｃ１のコントロールの元に、所定範囲内のディジタル信号が各色成分毎に積分される。その積分結果は図示しない制御回路に供給され、モニタ画面の明るさや、ホワイトバランス等の調整に利用される。
【００２１】
この積分回路１２は、図２に例示されるように、カラーカメラで撮影された１画面分のディジタルデータをＲ，Ｇ，Ｂ各色成分毎に積分するに際し、同図（ｂ）のように画面の中心部ＩＮＴＣと画面の周辺部ＩＮＴＦとを別々に積分している。その構成は、画像最大サイズで、全入力データが８ビットの最大値をとったときでもオーバーフローすることがない、複数ｐビット数（例えば、２３ビット）のレジスタ２２ＲＦ〜２２ＢＣ、セレクタ２３及び加算回路２１で構成される。
【００２２】
加算回路２１は、シリアル／パラレル変換回路１１から順次供給されるＲ，Ｇ，Ｂ各色成分の８ビットのディジタルデータと、各色成分、領域毎のそれまでの蓄積データとが入力され、これらを加算して出力する。各レジスタ２２ＲＦ〜２２ＢＣは、加算回路２１からの加算信号を、第１制御信号群Ｃ１の各制御信号（周辺部Ｒ制御信号ＩＮＴＲＦ〜中心部Ｂ制御信号ＩＴＮＢＣ）に従って、それぞれ各色成分、領域毎に蓄積する。セレクタ２３からは、各レジスタ２２ＲＦ〜２２ＢＣのレジスト値から第１制御信号群Ｃ１のセレクト信号ＳＥＬにより選択された１つが加算回路２１に出力される。
【００２３】
この積分回路１２では、８ビットディジタル信号が、積分対象である１画面中の周辺部ＩＮＴＦのＲ成分、Ｇ成分、Ｂ成分であるか、中心部ＩＮＴＣのＲ成分、Ｇ成分、Ｂ成分であるかを指示する周辺部及び中心部制御信号を図示しない制御装置から受ける。この周辺部及び中心部制御信号ＩＮＴＲＦ、ＩＮＴＧＦ、ＩＮＴＧＦ、ＩＮＴＲＣ、ＩＮＴＧＣ、ＩＮＴＢＣを、それぞれレジスタ２２ＲＦ，２２ＢＦ，２２ＣＦ，２２ＲＣ，２２ＧＣ，２２ＢＣに供給し、各色成分、領域毎の新しい蓄積データをレジストする。また、セレクタ２３は、レジスタ２２ＲＦ，２２ＢＦ，２２ＣＦ，２２ＲＣ，２２ＧＣ，２２ＢＣの蓄積データのうちから、その時点でフィードバックして加算回路２１に加算する信号をセレクト信号ＳＥＬにより選択して、入力されている８ビットのディジタル信号と加算し、出力する。
【００２４】
この積分回路１２により、順次に入力されてくる８ビットの各色成分のディジタルデータに対して、周辺部、中心部、及びＲ，Ｇ，Ｂ成分ごとに、加算、蓄積、選択の処理を繰り返して行っていく。この一連の処理が、一画面分について終了すると、その時点の各レジスタ２２ＲＦ〜２２ＢＣに蓄積された積分値ＲＦ〜ＢＣが図示しない制御装置に出力される。
【００２５】
このように、積分回路１２では、一画面分のディジタルデータを加算して積分するため、例えば複数ｎビット（８ビット）の入力ディジタルデータに対して、それより格段に大きい複数ｐビット（２３ビット）のディジタルデータを処理する必要があるが、この積分回路１２によれば加算回路２１は周辺部、中心部など領域の区分数に関わらず、また色区分数にも関わらず、所定のビット数の単一の加算器のみで構成できるから、その構成が簡易になり、装置構成が小さくできる。
【００２６】
つぎに、パラレル／シリアル変換回路１１から出力された８ビットのディジタル信号はまた、色成分ごとの補正手段である各ルックアップテーブル１３Ｒ，１３Ｇ，１３Ｂに、同時に供給される。これらルックアップテブール１３Ｒ，１３Ｇ，１３Ｂは、モニタ装置の入力信号対光出力の非直線性に対応して入力信号を補正したり、カラーカメラなどの特性ばらつきを補正するための補正手段である。具体的手段としては、例えばＲＯＭやＲＡＭで構成され、供給されるディジタル信号をアドレスとして対応する記憶データを各色成分信号として出力する。このための補正値はＲ成分、Ｇ成分、Ｂ成分毎に異なり、また好みなどに応じて個別に調整することが要請されるから、ルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂは各色成分毎に用意され、当然にその内部データは異なっている。
【００２７】
また、ルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂでは、各色成分の補正とともに、映像信号処理装置のコスト削減などのために、従来と同様に複数ｎビット（８ビット）で入力されるディジタル信号をそれより少ない複数ｍビット（５ビット）のディジタル信号にビット数を切りつめて出力している。
【００２８】
各色成分用のルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂは以上のように構成されているから、いずれかの色成分のディジタル信号が入力されると、各ルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂからは、それぞれその入力されたディジタル信号に応じた、５ビットの補正されたディジタル信号が同時に出力され、セレクタ回路１４に入力される。
【００２９】
これら各ルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂから同時に出力されたディジタル信号の内の一つのディジタル信号のみが正しく出力すべきディジタル信号である。したがって、セレクタ回路１４では、この出力すべきディジタル信号を、例えばシリアル／パラレル変換回路１１からその変換動作に伴って発生され、タイミング調整されたＲ，Ｇ，Ｂ識別データＣ２に基づいて正しく選択して、Ｒ成分、Ｇ成分、Ｂ成分の５ビットのディジタル信号を順次出力する。
【００３０】
このルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂ及びセレクタ回路１４で、色成分データの補正とともに、ビット数が削減（８ビット→５ビット）されたディジタル信号がＲ，Ｇ，Ｂの色順次に、ディザ回路１５に供給され、ビット数を切りつめたことによるＳ／Ｎ比の低下や観測者の目に敏感に感じられる低周波ノイズを改善する。このディザ回路１５としては、図４で示した従来の構成のものと同様のものを使用することができるし、また減算手段で構成したものや、ディジタル信号にディザ信号をＬＳＢとして付加するものなど、任意の形態のディザ回路を使用することができる。
【００３１】
このように、ディザ回路１５は、各色成分ごとに設けることなく、共通に適用することができるから、その構成が簡易になり、映像信号処理装置としての装置構成が小さくできる。
【００３２】
また、特殊モード回路１６は、ディザ処理がなされたＲ，Ｇ，Ｂ各色成分のディジタルデータが入力され、タイミング調整されたＲ，Ｇ，Ｂ識別データＣ２にしたがって、モノトーン処理、セピア処理あるいはネガポジ反転などの特殊処理を行う処理回路であり、その処理内容に応じて１５ビットデータとして出力される。
【００３３】
モノトーン処理は、カラー画像を白黒画像に変換して出力するものであり、Ｒ，Ｇ，Ｂ各色成分をマトリクス回路により演算して輝度信号Ｙに変換する。このマトリクス回路の処理例としては、Ｙ＝（１／４＋１／３２＋１／６４）×Ｒ＋（１／２＋１／１６＋１／３２）×Ｇ＋（１／１６＋１／３２＋１／６４）×Ｂ、のように形成される。セピア処理は、カラー画像をセピア色に変換して出力する処理であり、またネガポジ反転処理は、Ｒ，Ｇ，Ｂ信号の各ビットを反転しカラー画像を写真のネガフィルムのように変換して出力する。このような各処理を行う特殊モード回路１６は、その必要に応じて設けられる。
【００３４】
そして、ディザ処理、特殊モード処理が施されたディジタル信号が、パラレル／シリアル変換回路１７に入力され、タイミング調整されたＲ，Ｇ，Ｂ識別データにしたがって、再びシリアルデータに変換されて出力データとして出力される。なお、特に図示等はしないが、各種のクロック信号、制御信号などが形成され、使用される。
【００３５】
本出願の映像信号処理装置によれば、シリアル／パラレル変換回路１１から順次出力される所定ｎビットのＲ、Ｇ、Ｂ成分のディジタル信号を同時に、各色成分毎に設けられた複数の補正手段１３Ｒ、１３Ｇ、１３Ｂにアドレス信号として供給して補正処理したディジタル信号を発生させ、選択手段１４によりその時点で適切な補正手段からのディジタル信号を選択して出力する。また、シリアル／パラレル変換回路１１は、シリアルデータから各色成分毎のパラレルデータへの変換動作に伴って、各色成分を識別するための第２制御信号群Ｃ２を形成する。この第２制御信号群Ｃ２に基づいて、選択手段１４、特殊モード回路１６、パラレル／シリアル変換回路１７を各色成分毎に且つデータの処理段階毎に制御するためのタイミング信号を供給する。
これにより、ディザ回路１５を各色成分に対して共通化することができ、また、積分回路１２を設ける場合にも所定ｎビットの各色成分のディジタル信号が順次入力されるから、加算器などのゲート数を低減することができる。また、この積分回路１２は、第１制御信号群Ｃ１で制御され、色成分数や区分領域数に拘わらず、１系統分の加算回路２１とレジスタ群２２とセレクタ２３で済む。したがって、映像信号処理装置の回路規模を縮小することができる。
【図面の簡単な説明】
【図１】本発明の映像信号処理装置の構成を示す図。
【図２】本発明の実施の形態にかかる積分回路の構成図。
【図３】従来の映像信号処理装置の構成を示す図。
【図４】ディザ回路の構成例を示す図。
【符号の説明】
１１  シリアル／パラレル変換回路
１２  積分回路
１３Ｒ，１３Ｇ，１３Ｂ  ルックアップテーブル
１４  セレクタ回路
１５  ディザ回路
１６  特殊モード回路
１７  パラレル／シリアル変換回路
２１  加算回路
２２ＲＦ〜２２ＢＣ  レジスタ
２３  セレクタ
【図１】
0004425484.tif 000002
【図２】
0004425484.tif 000003
【図３】
0004425484.tif 000004
【図４】
0004425484.tif 000005