(57)【特許請求の範囲】
【請求項１】
入力信号の周期を検出することで周波数を検出する周波数検出方法であって、
前記入力信号の入力時点において、上位ｎビット（ｎは正整数）が０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビット（Ｎは正整数）が０を持つ２n個の比較設定値と、所定クロックで動作するＮビットカウンタの値とを順次比較して、一致した時に発生する比較一致割込みを用いて計算される比較一致割込みの回数を２ｎで除した数と、前記Ｎビットカウンタの値とを用いて前記入力信号の周期を検出することを特徴とする周波数検出方法。
【請求項２】
前記入力信号の入力時点における前記Ｎビットカウンタの値は、インプットキャプチャ機能を用いて得られることを特徴とする請求項１に記載の周波数検出方法。
【請求項３】
前記入力信号の周期の検出は、前記入力信号の入力時に発生する入力信号割込み処理において行われることを特徴とする請求項１または２に記載の周波数検出方法。
【請求項４】
前記入力信号の入力タイミングと前記比較一致割込みのタイミングとが衝突を起こした場合には、前記Ｎビットカウンタの上位ｎビットと前記比較一致割込みの回数の下位ｎビットが一意に対応しているか否かにより、前記Ｎビットカウンタの値と前記比較一致割込みの回数とが同期しているか否かを検出し、同期していないときに、前記比較一致割込みの回数を前記Ｎビットカウンタの値で補正することを特徴とする請求項１、２または３記載の周波数検出方法。
【請求項５】
所定クロックを計時するＮビットカウンタ（Ｎは正整数）と、２個のＮ＋Ｍ−ｎビット（Ｍ，ｎは正整数）のデータをそれぞれ第１および第２領域に保持する記憶手段と、を備え、入力信号の周期を検出することで周波数を検出する信号処理装置の周波数検出方法において、
前記入力信号の立ち上がりまたは立ち下がりエッジを検出して同期信号割込みを発生する信号検出ステップと、
上位ｎビットが０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値と、前記Ｎビットカウンタの値を順次比較して、一致した時に比較一致割込みを発生する比較ステップと、
前記比較一致割込みの回数を積算する積算ステップと、
前記同期信号割込み発生時に、前記記憶手段の第１領域の下位Ｎビットに前記Ｎビットカウンタの値をセットし、該第１領域の上位Ｍ−ｎビットに前記積算ステップの積算結果を１／２nしてセットする計数値生成ステップと、
前記記憶手段の第１領域から第２領域を引いた差分から前記入力信号の周期を求める周期検出ステップと、
前記記憶手段の第１領域の内容を第２領域に書込む更新ステップと、
を有することを特徴とする周波数検出方法。
【請求項６】
前記Ｎビットカウンタの上位ｎビットと前記積算ステップの積算結果の下位ｎビットとが一致するか否かを検出する同期検出ステップと、
前記同期検出ステップで一致していないときに、前記積算ステップの積算結果を前記Ｎビットカウンタの値で補正して前記計数値生成ステップに与える補正ステップと、
を有することを特徴とする請求項５に記載の周波数検出方法。
【請求項７】
入力信号の周期を検出することで周波数を検出する周波数検出装置において、
前記入力信号の立ち上がりまたは立ち下がりエッジを検出して同期信号割込みを発生する信号検出手段と、
所定クロックを計時するＮビットカウンタ（Ｎは正整数）と、
上位ｎビット（ｎは正整数）が０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値と、前記Ｎビットカウンタの値を順次比較して、一致した時に比較一致割込みを発生する比較手段と、
前記比較一致割込みの回数を積算する積算手段と、
２個のＮ＋Ｍ−ｎビット（Ｍは正整数）のデータをそれぞれ第１および第２領域に保持する記憶手段と、
前記同期信号割込み発生時に、前記記憶手段の第１領域の下位Ｎビットに前記Ｎビットカウンタの値をセットし、該第１領域の上位Ｍ−ｎビットに前記積算手段の積算結果を１／２nしてセットする計数値生成手段と、
前記記憶手段の第１領域から第２領域を引いた差分から前記入力信号の周期を求める周期検出手段と、
前記記憶手段の第１領域の内容を第２領域に書込む更新手段と、
を有することを特徴とする周波数検出装置。
【請求項８】
前記Ｎビットカウンタの上位ｎビットと前記積算手段の積算結果の下位ｎビットとが一致するか否かを検出する同期検出手段と、
前記同期検出手段で一致していないときに、前記積算手段の積算結果を前記Ｎビットカウンタの値で補正して前記計数値生成手段に与える補正手段と、
を有することを特徴とする請求項７に記載の周波数検出装置。
【請求項９】
請求項１、２、３、４、５または６に記載の周波数検出方法をコンピュータに実行させるためのプログラムとして記録したコンピュータにより読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マルチスキャンモニタや液晶ディスプレイモニタ等の表示装置における同期信号の周波数を検出する信号処理装置の周波数検出方法、周波数検出装置および該周波数検出方法を実行させるためのプログラムを記録した記録媒体に係り、特に、マイクロコンピュータ内蔵のカウンタを変更することなくビット長を拡張し、入力信号の周波数をより簡単な処理で広範囲の周波数帯に渡って高精度で検出し得る信号処理装置を安価で実現可能な周波数検出方法、周波数検出装置および記録媒体に関する。
【０００２】
【従来の技術】
マルチスキャンディスプレイに接続された各種タイプのコンピュータ機器では、ディスプレイに出力される映像信号の水平同期信号および垂直同期信号の周波数が異なっていることが多い。
【０００３】
したがって、マルチスキャンディスプレイにおいては、それに接続されるコンピュータ機器からのデータを表示するために、水平同期信号および垂直同期信号それぞれの周波数を検出すると共に、検出した水平同期信号および垂直同期信号それぞれの周波数に追従して、表示デバイスが例えばＣＲＴであれば水平および垂直偏向回路、或いは液晶表示パネルであれば駆動回路を制御する必要がある。
【０００４】
ディスプレイの制御は複雑であるため、組み込み機器用マイクロコンピュータ等の信号処理装置を内蔵しているディスプレイが多く、同期信号周波数の検出についてもコスト低減の効果も兼ねてマイクロコンピュータ内蔵のカウンタを用いて行っていた。
【０００５】
近年の組み込み機器用マイクロコンピュータは、基準となるクロック信号をカウントするカウンタと、該カウンタの値をラッチするレジスタを内蔵しており、入力信号の立ち上がりまたは立ち下がりに同期して、カウンタの値を内蔵のレジスタにラッチする機能が組み込まれている。このラッチ機能は一般的にはインプットキャプチャと呼ばれており、インプットキャプチャが発生した時にインプットキャプチャ割込みを発生させることができる。
【０００６】
入力信号の周波数検出方法としては、同期信号の立ち下がりエッジでインプットキャプチャした時のカウンタ値をＡ、次の立ち下がりのエッジでインプットキャプチャした時のカウンタ値をＢとすると、同期信号の周期は式Ｂ−Ａで求まる。このようにして求めた周期から周波数が検出できる。
【０００７】
ところで、近年、マルチスキャンディスプレイに入力される同期信号の周波数が増大し、ＵＸＧＡ（Ultra Extended Graphics Array）と呼ばれる高解像度ディスプレイの規格においては、水平１１０［ｋＨｚ］以上、垂直９０［Ｈｚ］以上の同期周波数を検出できなければならない。さらに、下限は、ＶＥＳＡ（Video Electronics Standards Association）のＤＰＭＳ（Display Power Management Signaling）で１０［Ｈｚ］以下を無信号と規定しているため、１０［Ｈｚ］以下まで検出が可能でなければならない。
【０００８】
更に、近年普及してきた液晶ディスプレイでマルチスキャンを行なおうとすれば、解像度変換に高精度な入力信号周波数の情報が必要となる。
【０００９】
ところが、従来の回路では、検出精度を上げるためにカウンタに入力するクロック周波数を増加させて分解能を向上させた場合に、長い周期の入力信号の検出を行うための装置コストが上昇することがある。これは、高いクロック周波数で長い周期の入力信号（同期信号）を検出しようとすると、長いビット長のカウンタが必要になるが、現在普及しているマイクロコンピュータ内蔵のカウンタのビット数は１６ビット長がほとんどであり、２０ビットないし２４ビット長のカウンタを備えた構成にしようとするとコストが上昇するからである。一方、長い周期の入力信号の検出を可能にするために、カウンタに入力するクロック周波数を低下させれば検出精度が低下することになる。
【００１０】
このような問題に対処する一手法として、例えば特開２０００−１３１３５５号公報には、マイクロコンピュータのソフトウェアを用いた同期信号の周波数検出方法が提案されている。この従来の周波数検出方法は、マイクロコンピュータ内蔵の機能とソフトウェア制御を用いてカウンタのビット長を拡張することにより、マイクロコンピュータ内蔵のカウンタを変更することなく周波数検出を行うもので、入力信号の入力時点において、所定周期で動作するカウンタのオーバーフロー回数とカウンタの値とを用いて入力信号の周期を検出するものである。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記従来の周波数検出方法にあっては、ソフトウェア制御によるカウンタのビット長の拡張において、ハードウェアカウンタとソフトウェアで拡張したカウンタとが完全に同期していないという問題がある。また、入力信号を検出する割込みとカウンタのビット長を拡張するための割込みが同時に発生した場合において、拡張したカウンタ値を使用する際に、ハードウェアカウンタに同期していない拡張したカウンタの値を補正する必要があり、さらにその補正処理のために多重割込みの発生確認や発生の前後関係を確認するなど、複雑な処理を必要としていた。
【００１２】
図７および図８には、入力信号の入力タイミングとカウンタのオーバーフローのタイミングとが衝突を起こした場合に、補正処理を行って検出精度を維持するための従来の周波数検出方法の処理を説明するフローチャートを示す。
【００１３】
先ず、図７に示したオーバーフロー割込み処理では、ステップＳ７０１において、オーバーフロー割込み（カウンタのビット長を拡張するための割込み）と同期信号割込み（入力信号を検出する割込み）とが衝突を起こしているか否かを判断する。同期信号割込み要求が無いときには衝突が起こっていないので、ステップＳ７０２に進んで、ビット拡張されたカウンタの拡張ビット分（以下、拡張ＢＩＴという）をインクリメントして終了する。また、同期信号割込み要求が有るときには衝突が起こってるので、ステップＳ７０３で衝突フラグをセットして終了し、拡張ＢＩＴの内容は同期信号割込み処理で行われる補正処理の過程で決定されることになる。
【００１４】
次に、図８に示した同期信号割込み処理では、ステップＳ８０１において、割込み発生時のインプットキャプチャ値をメモリ変数Ｎｏｗの下位に保存する。次に、ステップＳ８０２では衝突フラグの内容を確認し、衝突フラグがクリアで衝突が発生していないときには、ステップＳ８０３に進んで拡張ＢＩＴをメモリ変数Ｎｏｗの上位に保存した後、ステップＳ８１０に進む。
【００１５】
一方、衝突フラグがセットされて衝突が発生しているときには、ステップＳ８０４で衝突フラグをクリアした後、ステップＳ８０５において、メモリ変数Ｎｏｗの下位が特定値以下か否かを判断する。特定値以上の場合は同期信号割込みがオーバーフロー割込みよりも先に起こった場合であり、ステップＳ８０６で拡張ＢＩＴをメモリ変数Ｎｏｗの上位に保存した後、ステップＳ８０７で拡張ＢＩＴをインクリメントして、ステップＳ８１０に進む。また、ステップＳ８０５において、特定値以下の場合は同期信号割込みがオーバーフロー割込みよりも後に起こった場合であり、ステップＳ８０８で拡張ＢＩＴをインクリメントした後、ステップＳ８０９で拡張ＢＩＴをメモリ変数Ｎｏｗの上位に保存して、ステップＳ８１０に進む。
【００１６】
次に、ステップＳ８１０では、メモリ変数Ｎｏｗからメモリ変数Ｌａｓｔを差し引く。メモリ変数Ｎｏｗには今回の同期信号割込み時点の拡張カウンタの値が記憶され、メモリ変数Ｌａｓｔには前回の同期信号割込み時点の拡張カウンタの値が記憶されているので、これらの差を求めることにより入力信号（同期信号）の周期を求めることができる。ステップＳ８１１では、メモリ変数Ｌａｓｔをメモリ変数Ｎｏｗで更新して次の同期信号割込み処理に備えて終了する。
【００１７】
本発明は、上記従来の事情に鑑みてなされたものであって、マイクロコンピュータ内蔵の機能とソフトウェア制御を用いてカウンタのビット長を拡張することにより周波数検出を行うものであって、ハードウェアカウンタを変更することなくビット長を拡張し、入力信号の周波数をより簡単な処理で広範囲の周波数帯に渡って高精度で検出し得る信号処理装置を安価で実現可能な周波数検出方法、周波数検出装置および記録媒体を提供することを目的としている。
【００１８】
また、本発明の他の目的は、入力信号を検出する割込みとカウンタのビット長を拡張するための割込みが同時に発生した場合においても、より簡単な補正処理によりハードウェアカウンタと拡張したカウンタとの同期をとって、広範囲の周波数帯に渡って高精度で検出可能な周波数検出方法、周波数検出装置および記録媒体を提供することである。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に係る周波数検出方法は、入力信号の周期を検出することで周波数を検出する周波数検出方法であって、前記入力信号の入力時点において、上位ｎビット（ｎは正整数）が０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビット（Ｎは正整数）が０を持つ２n個の比較設定値と、所定クロックで動作するＮビットカウンタの値とを順次比較して、一致した時に発生する比較一致割込みを用いて計算される比較一致割込みの回数を２ｎで除した数と、前記Ｎビットカウンタの値とを用いて前記入力信号の周期を検出するものである。
【００２０】
また、請求項２に係る周波数検出方法は、請求項１に記載の周波数検出方法において、前記入力信号の入力時点における前記Ｎビットカウンタの値を、インプットキャプチャ機能を用いて得るものである。
【００２１】
また、請求項３に係る周波数検出方法は、請求項１または２に記載の周波数検出方法において、前記入力信号の周期の検出を、前記入力信号の入力時に発生する入力信号割込み処理において行うものである。
【００２２】
また、請求項４に係る周波数検出方法は、請求項１、２または３に記載の周波数検出方法において、前記入力信号の入力タイミングと前記比較一致割込みのタイミングとが衝突を起こした場合には、前記Ｎビットカウンタの上位ｎビットと前記比較一致割込みの回数の下位ｎビットが一意に対応しているか否かにより、前記Ｎビットカウンタの値と前記比較一致割込みの回数とが同期しているか否かを検出し、同期していないときに、前記比較一致割込みの回数を前記Ｎビットカウンタの値で補正するものである。
【００２３】
また、請求項５に係る周波数検出方法は、所定クロックを計時するＮビットカウンタ（Ｎは正整数）と、２個のＮ＋Ｍ−ｎビット（Ｍ，ｎは正整数）のデータをそれぞれ第１および第２領域に保持する記憶手段と、を備え、入力信号の周期を検出することで周波数を検出する信号処理装置の周波数検出方法において、前記入力信号の立ち上がりまたは立ち下がりエッジを検出して同期信号割込みを発生する信号検出ステップと、上位ｎビットが０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値と、前記Ｎビットカウンタの値を順次比較して、一致した時に比較一致割込みを発生する比較ステップと、前記比較一致割込みの回数を積算する積算ステップと、前記同期信号割込み発生時に、前記記憶手段の第１領域の下位Ｎビットに前記Ｎビットカウンタの値をセットし、該第１領域の上位Ｍ−ｎビットに前記積算ステップの積算結果を１／２nしてセットする計数値生成ステップと、前記記憶手段の第１領域から第２領域を引いた差分から前記入力信号の周期を求める周期検出ステップと、前記記憶手段の第１領域の内容を第２領域に書込む更新ステップとを具備するものである。
【００２４】
また、請求項６に係る周波数検出方法は、請求項５に記載の周波数検出方法において、前記Ｎビットカウンタの上位ｎビットと前記積算ステップの積算結果の下位ｎビットとが一致するか否かを検出する同期検出ステップと、前記同期検出ステップで一致していないときに、前記積算ステップの積算結果を前記Ｎビットカウンタの値で補正して前記計数値生成ステップに与える補正ステップとを具備するものである。
【００２５】
また、請求項７に係る周波数検出装置は、入力信号の周期を検出することで周波数を検出する周波数検出装置において、前記入力信号の立ち上がりまたは立ち下がりエッジを検出して同期信号割込みを発生する信号検出手段と、所定クロックを計時するＮビットカウンタ（Ｎは正整数）と、上位ｎビット（ｎは正整数）が０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値と、前記Ｎビットカウンタの値を順次比較して、一致した時に比較一致割込みを発生する比較手段と、前記比較一致割込みの回数を積算する積算手段と、２個のＮ＋Ｍ−ｎビット（Ｍは正整数）のデータをそれぞれ第１および第２領域に保持する記憶手段と、前記同期信号割込み発生時に、前記記憶手段の第１領域の下位Ｎビットに前記Ｎビットカウンタの値をセットし、該第１領域の上位Ｍ−ｎビットに前記積算手段の積算結果を１／２nしてセットする計数値生成手段と、前記記憶手段の第１領域から第２領域を引いた差分から前記入力信号の周期を求める周期検出手段と、前記記憶手段の第１領域の内容を第２領域に書込む更新手段とを具備するものである。
【００２６】
また、請求項８に係る周波数検出装置は、請求項７に記載の周波数検出装置において、前記Ｎビットカウンタの上位ｎビットと前記積算手段の積算結果の下位ｎビットとが一致するか否かを検出する同期検出手段と、前記同期検出手段で一致していないときに、前記積算手段の積算結果を前記Ｎビットカウンタの値で補正して前記計数値生成手段に与える補正手段とを具備するものである。
【００２７】
さらに、請求項９に係るコンピュータにより読み取り可能な記録媒体は、請求項１、２、３、４、５または６に記載の周波数検出方法をコンピュータに実行させるためのプログラムとして記録したものである。
【００２８】
本発明の請求項１、２および３に係る周波数検出方法および請求項９に係る記録媒体では、入力信号の入力時点において、上位ｎビットが０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値と、所定クロックで動作するＮビットカウンタの値とを順次比較して、一致した時に発生する比較一致割込みを用いて計算される比較一致割込みの回数と、Ｎビットカウンタの値とを用いて入力信号の周期を検出し、該検出周期から周波数を求めるようにしている。また特に、請求項２に係る周波数検出方法では、入力信号の入力時点におけるＮビットカウンタの値をインプットキャプチャ機能を用いて得るようにし、さらに、請求項３に係る周波数検出方法では、入力信号の周期の検出を入力信号の入力時に発生する入力信号割込み処理において行うようにしている。
【００２９】
このように、マイクロコンピュータ内蔵の機能とソフトウェア制御を用いてハードウェアカウンタを変更することなくカウンタのビット長を拡張し、カウンタのビット長の制限を受けないため、入力信号の周波数を広範囲の周波数帯に渡って高精度で検出し得る信号処理装置を安価で実現できる。
【００３０】
また、請求項５に係る周波数検出方法、請求項７に係る周波数検出装置および請求項９に係る記録媒体では、信号検出手段（信号検出ステップ）により入力信号の立ち上がりまたは立ち下がりエッジを検出して同期信号割込みを発生し、比較手段（比較ステップ）により、上位ｎビットが０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値と、所定クロックを計時するＮビットカウンタの値を順次比較して、一致した時に比較一致割込みを発生し、積算手段（積算ステップ）により比較一致割込みの回数を積算し、計数値生成手段（計数値生成ステップ）では、同期信号割込み発生時に、記憶手段の第１領域の下位ＮビットにＮビットカウンタの値をセットし、該第１領域の上位Ｍ−ｎビットに積算手段（積算ステップ）の積算結果を１／２nしてセットし、周期検出手段（周期検出ステップ）により記憶手段の第１領域から第２領域を引いた差分から入力信号の周期を求め、更新手段（更新ステップ）により記憶手段の第１領域の内容を第２領域に書込むようにしている。
【００３１】
このように、記憶手段の第１領域にＮ＋Ｍ−ｎビットにビット拡張したカウンタを構成し、該ビット拡張カウンタの上位には比較一致割込みの回数を積算した値を、下位にはＮビットカウンタの値をそれぞれ割り当て、重複するｎビット（Ｎビットカウンタの上位ｎビットと比較一致割込みの回数の下位ｎビット）を一意に対応させるために、比較一致割込みの積算回数を記憶手段の第１領域にセットする際に積算回数を１／２nして上位Ｍ−ｎビットにセットするようにしているので、カウンタのビット長の制限を受けることなく入力信号の周期を求めることができ、入力信号の周波数をより簡単な処理で広範囲の周波数帯に渡って高精度で検出し得る信号処理装置を安価で実現できる。
【００３２】
また、請求項４に係る周波数検出方法および請求項９に係る記録媒体では、入力信号の入力タイミングと比較一致割込みのタイミングとが衝突を起こした場合には、Ｎビットカウンタの上位ｎビットと比較一致割込みの回数の下位ｎビットが一意に対応しているか否かにより、Ｎビットカウンタの値と比較一致割込みの回数とが同期しているか否かを検出し、同期していないときに、比較一致割込みの回数をＮビットカウンタの値で補正するようにしている。
【００３３】
さらに、請求項６に係る周波数検出方法、請求項８に係る周波数検出装置および請求項９に係る記録媒体では、同期検出手段（同期検出ステップ）により、Ｎビットカウンタの上位ｎビットと積算手段（積算ステップ）の積算結果の下位ｎビットとが一致するか否かを検出し、補正手段（補正ステップ）により、同期検出手段（同期検出ステップ）で一致していないときに、積算手段（積算ステップ）の積算結果をＮビットカウンタの値で補正して計数値生成手段（計数値生成ステップ）に与えるようにしている。
【００３４】
このように、多重割込みの発生確認を行う必要が無く、Ｎビットカウンタの上位ｎビットと比較一致割込みの回数の下位ｎビットが一意に対応しているか否かの判断で行うことができ、また、入力信号の入力タイミングと比較一致割込みのタイミングとが衝突を起こした場合においても、より簡単な補正処理によりＮビットカウンタとビット拡張カウンタとの同期をとることができるので、広範囲の周波数帯に渡って高精度で入力信号の周波数を検出することが可能である。
【００３５】
【発明の実施の形態】
以下、本発明の周波数検出方法、周波数検出装置および記録媒体の実施の形態について、〔第１の実施形態〕、〔第２の実施形態〕の順に図面を参照して詳細に説明する。なお、それぞれの実施形態の説明では、本発明に係る周波数検出方法、周波数検出装置について詳述するが、本発明に係る記録媒体については、周波数検出方法を実行させるためのプログラムを記録した記録媒体であることから、その説明は以下の周波数検出方法の説明に含まれるものである。
【００３６】
〔第１の実施形態〕
図１は本発明の第１の実施形態に係る周波数検出装置の構成図である。本実施形態の周波数検出装置は、表示装置に通常使用されている組み込み機器用マイクロコンピュータ１０１を用いて実現されるものであり、該組み込み機器用マイクロコンピュータ１０１においては、少なくとも基準となるクロックＣＬＫを計数するカウンタ１１５と、該カウンタ１１５の値を入力信号の立ち上がりまたは立ち下がりに同期してラッチするインプットキャプチャレジスタ１１７を内蔵して、このラッチ（インプットキャプチャ）が発生した時にインプットキャプチャ割込みを発生させる。また、カウンタ１１５の値を所定値と常時比較しているコンパレータ１２３を内蔵しており、カウンタ１１５の値が所定値と一致した時にコンペアマッチ割込みを発生させる機能も組み込まれている。
【００３７】
図１において装置構成を具体的に列挙すると、本実施形態の周波数検出装置は、同期信号入力回路１０３、基本クロック回路１０５、ＣＰＵ１１１、分周器１１３、カウンタ１１５、インプットキャプチャレジスタ１１７、コンペアレジスタ１１９、インプットキャプチャ検出回路１２１、コンパレータ１２３およびＲＡＭ１２５を備えて構成されており、本発明を実現するために既存の組み込み機器用マイクロコンピュータ１０１に新たに追加された構成要素は無い。
【００３８】
ここで、同期信号入力回路１０３は、パーソナルコンピュータ本体またはビデオテープレコーダ等の電子機器から送られてきた同期信号ＳＩＮをマイクロコンピュータ１０１に出力する回路である。また、基本クロック回路１０５は、マイクロコンピュータ１０１の動作の基準となるクロックパルスを発生する回路である。
【００３９】
また、分周器１１３は、基本クロック回路１０５が生成する基本クロックを分周して、マイクロコンピュータ１０１内部の動作クロックとなるクロックＣＬＫを出力する回路である。またカウンタ１１５は、分周器１１３が生成するクロックＣＬＫを計数するＮビットカウンタ（Ｎ＝１６）である。
【００４０】
また、インプットキャプチャ検出回路１２１は特許請求の範囲にいう信号検出手段に該当し、同期信号入力回路１０３から同期信号を入力して、立ち上がりエッジ（または立ち下がりエッジ）を検出したときに割込み信号（同期信号割込み）を発生させる回路である。インプットキャプチャ検出回路１２１が同期信号割込みを発生する時、インプットキャプチャレジスタ１１７は、カウンタ１１５の値をラッチする。
【００４１】
また、コンペアレジスタ１１９は、上位ｎビットが０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値を保持するもので、本実施形態では、ｎ＝１とし、比較設定値として「００００ｈ」または「８０００ｈ」がセットされる。なお、添字ｈはその数値が１６進表記であることを示す。コンパレータ１２３は比較手段に該当し、カウンタ１１５の値Ｃｏｕｔとコンペアレジスタ１１９の値Ｃｒｅｆとを常に比較して、両者が一致した時にコンペアマッチ割込み（比較一致割込み）Ｉｃｍｐを発生する。
【００４２】
また、ＲＡＭ１２５には、ＣＰＵ１１１の制御によりコンペアマッチ割込みの回数積算値を保持するメモリ変数Ａ−ＨＩＧＨ（Ｍ＝１６ビット）と、今回の同期信号割込みにおけるビット拡張カウンタの値を保持するメモリ変数Ｎｏｗ（３１ビット）と、前回の同期信号割込みにおけるビット拡張カウンタの値を保持するメモリ変数Ｌａｓｔ（３１ビット）の記憶領域を備えている。
【００４３】
また、ＣＰＵ１１１は、インプットキャプチャレジスタ１１７、同期信号割込みおよびコンペアマッチ割込みに基づき入力信号（同期信号）の周波数を検出するもので、コンペアマッチ割込みの回数を積算する積算手段と、同期信号割込み発生時に、メモリ変数Ｎｏｗの下位１６ビットにインプットキャプチャレジスタ１１７の値をセットし、上位１５ビットにコンペアマッチ割込みの回数積算値を１／２してセットする計数値生成手段と、メモリ変数Ｎｏｗからメモリ変数Ｌａｓｔを引いた差分から入力信号（同期信号）の周期を求める周期検出手段と、メモリ変数Ｎｏｗの内容をメモリ変数Ｌａｓｔに書込む更新手段と、については、このＣＰＵ１１１上で実行される制御プログラムによって実現される。
【００４４】
従来例においては、カウンタのビット数を拡張するためにオーバーフロー割込みを発生させてオーバーフロー回数を計算していたのに対し、本実施形態では、所定の周期でコンペアマッチ割込みを発生させ、コンペアマッチ割込みの回数を積算している点が異なる。
【００４５】
また本実施形態では、３１（＝Ｎ＋Ｍ−ｎ）ビットに拡張したビット拡張カウンタをメモリ変数Ｎｏｗとして構成し、該メモリ変数Ｎｏｗの上位にはコンペアマッチ割込みの回数を積算した値を、下位にはインプットキャプチャレジスタ１１７の値をそれぞれ割り当て、重複する１（＝ｎ）ビット、即ち、１６ビットインプットキャプチャレジスタ１１７の上位１ビットとコンペアマッチ割込みの積算回数の下位１ビットを一意に対応させるために、コンペアマッチ割込みの積算回数をメモリ変数Ｎｏｗの上位１５ビットにセットする際に積算回数を１／２してセットする。
【００４６】
なお、コンペアレジスタ１１９に設定される比較設定値には、上位ｎビットが０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の設定値が「００００ｈ」から順次設定される。つまり、カウンタ１１５の周期の１／２n毎にコンペアマッチ割込みが発生して、該コンペアマッチ割込み回数を積算してカウンタが拡張されることになる。
【００４７】
ただし、カウンタ１１５の周期に１回のコンペアマッチ割込みを発生させる場合（ｎ＝０の場合）は、インプットキャプチャレジスタ１１７の上位ビットとコンペアマッチ割込みの積算回数の下位ビットを一意に対応させることができないため、カウンタ１１５の値とビット拡張カウンタ（メモリ変数Ｎｏｗ）の値とが同期していることを検出できない。
【００４８】
次に、本実施形態の周波数検出装置における周波数検出方法を、図２、図３および図４を用いて説明する。図２は本実施形態の周波数検出方法におけるコンペアマッチ割込み処理を説明するフローチャートであり、図３はインプットキャプチャによる同期信号割込み処理を説明するフローチャートであり、図４は本実施形態の周波数検出方法を説明するタイミングチャートである。
【００４９】
先ず、図２を参照して、ＣＰＵ１１１がコンペアマッチ割込みＩｃｍｐを受けて行うコンペアマッチ割込み処理について説明する。ステップＳ２０１では、コンペアマッチ割込みの回数を積算すべく、１６ビットメモリ変数Ａ−ＨＩＧＨのコンペアマッチ割込み回数ＸをインクリメントしてＸ＋１とする。
【００５０】
次にステップＳ２０２では、コンペアレジスタ１１９の内容を確認して、「８０００ｈ」が設定されていれば、ステップＳ２０３でコンペアレジスタ１１９に「００００ｈ」を設定し、「００００ｈ」が設定されていれば、ステップＳ２０４でコンペアレジスタ１１９に「８０００ｈ」を設定して、割込み処理を終了する。
【００５１】
次に、図３を参照して、ＣＰＵ１１１がインプットキャプチャにより同期信号割込みを受けて行う同期信号割込み処理について説明する。先ず、ステップＳ３０１では、同期信号割込み発生時のインプットキャプチャレジスタ１１７の値をメモリ変数Ｎｏｗの下位１６ビットに保存する。
【００５２】
次に、ステップＳ３０２では、ＲＡＭ１２５の所定領域に一時変数ＴＥＭＰを設け、該一時変数ＴＥＭＰにメモリ変数Ａ−ＨＩＧＨのコンペアマッチ割込み回数をセットする。そしてステップＳ３０３では、一時変数ＴＥＭＰの値を１／２（１ビット右シフト）した後、メモリ変数Ｎｏｗの上位１５ビットに保存する。これにより、インプットキャプチャレジスタ１１７の上位１ビットとコンペアマッチ割込みの積算回数の下位１ビットとを一意に対応させつつ、３１ビットメモリ変数Ｎｏｗがビット拡張カウンタとして構成されたことになる。
【００５３】
次に、ステップＳ３０４では、前回の同期信号割込み処理によるビット拡張カウンタの値を持つメモリ変数Ｌａｓｔを、今回の同期信号割込み処理によるビット拡張カウンタの値を持つメモリ変数Ｎｏｗから差し引くことにより、入力信号（同期信号）の周期をクロックＣＬＫの計数値で得ることになり、クロックＣＬＫの周波数を該減算結果で割ることにより入力信号（同期信号）の周波数を得ることができる。さらにステップＳ３０５では、次回の同期信号割込み処理のために、メモリ変数Ｎｏｗの内容をメモリ変数Ｌａｓｔに書込んで、割込み処理を終了する。
【００５４】
次に、図４に例示されている具体的な数値を示しながら、本実施形態の周波数検出方法を説明する。なお、図４では、メモリ変数Ａ−ＨＩＧＨの初期値を「００００ｈ」とし、コンペアレジスタ１１９の初期設定値を「８０００ｈ」としている。
【００５５】
先ず、カウンタ１１５の値が「７ＦＦＦｈ」から「８０００ｈ」になる時に、コンペアレジスタ１１９には「８０００ｈ」が設定されているので、コンパレータ１２３においてコンペアマッチ割込みＩｃｍｐが発生し、ＣＰＵ１１１は、メモリ変数Ａ−ＨＩＧＨの値「０００２ｈ」を「０００３ｈ」にカウントアップする（ステップＳ２０１）。
【００５６】
一方、カウンタ１１５の値が「８００５ｈ」の時に、入力信号（同期信号）の立ち下がりエッジを検出して同期信号割込みが発生すると、ＣＰＵ１１１は、先ず、インプットキャプチャレジスタ１１７の値をメモリ変数Ｎｏｗの下位１６ビットに保存する（ステップＳ３０１）。次に、メモリ変数Ａ−ＨＩＧＨの値「０００３ｈ」を一時変数ＴＥＭＰに保存して（ステップＳ３０２）、これを１／２（１ビット右シフト）した後、「０００１ｈ」をメモリ変数Ｎｏｗの上位１５ビットに保存する（ステップＳ３０３）。
【００５７】
この１／２（１ビット右シフト）により、コンペアマッチ割込みの積算回数がカウンタ１１５の値と重複している１ビットが削除され、結果として、インプットキャプチャレジスタ１１７の値「８００５ｈ」の上位１ビット「１」とコンペアマッチ割込みの積算回数「０００３ｈ」の下位１ビット「１」とを一意に対応させつつ、３１ビットメモリ変数Ｎｏｗがビット拡張カウンタとして構成されたことになる。
【００５８】
なお、図４では、コンペアマッチ割込みが発生してからコンペアマッチ割込み回数が積算されるまでの間は、カウンタ１１５の最上位ビットとコンペアマッチ割込み回数の積算回数の最下位ビットは一意に対応しておらず、積算回数がカウントアップされた後に、カウンタ１１５の最上位ビットとコンペアマッチ割込み回数の積算回数の最下位ビットが一意に対応することになる。
【００５９】
以上説明したように、本実施形態の周波数検出方法および周波数検出装置では、ＲＡＭ１２５のメモリ変数Ｎｏｗを３１（＝Ｎ＋Ｍ−ｎ）ビットにビット拡張したカウンタとして構成し、該ビット拡張カウンタの上位にはコンペアマッチ割込みの回数積算値を、下位には１６ビットインプットキャプチャレジスタ１１７の値をそれぞれ割り当て、重複する１（＝ｎ）ビット、即ち、インプットキャプチャレジスタ１１７の上位１ビットとコンペアマッチ割込みの積算回数の下位１ビットを一意に対応させるために、コンペアマッチ割込みの積算回数をメモリ変数Ｎｏｗにセットする際に、該積算回数を１／２して上位１５ビットにセットするようにしたので、インプットキャプチャレジスタ１１７のビット長の制限を受けることなく入力信号の周期を求めることができ、入力信号の周波数をより簡単な処理で広範囲の周波数帯に渡って高精度で検出し得る信号処理装置を安価で実現できる。
【００６０】
〔第２の実施形態〕
次に、本発明の第２の実施形態に係る周波数検出方法および周波数検出装置について説明する。本実施形態は、入力信号の入力タイミングとコンペアマッチ割込みのタイミングとが衝突を起こした場合にも、インプットキャプチャ割込みをコンペアマッチ割込みより優先することにより、簡単な補正処理の追加で高精度な周波数検出を実現するものである。
【００６１】
本実施形態の周波数検出装置の構成は、第１の実施形態（図１参照）と同様の構成であるが、インプットキャプチャレジスタ１１７の上位１ビットとコンペアマッチ割込み回数の積算結果の下位１ビットとが一致するか否かを検出する同期検出手段と、該同期検出手段で一致していないときに、コンペアマッチ割込み回数の積算結果をインプットキャプチャレジスタ１１７の値で補正して計数値生成手段に与える補正手段が、ＣＰＵ１１１上で実行される制御プログラムによって実現される点が第１の実施形態とは異なる。
【００６２】
入力信号の立ち下がりエッジの検出は、コンペアマッチ割込みが発生した後のインプットキャプチャレジスタ１１７の値とコンペアマッチ割込みの積算回数の両者が同期しているときに行われるべきであるが、第１の実施形態でも説明したように、コンペアマッチ割込みが発生してからコンペアマッチ割込み回数が積算されるまでの間は、インプットキャプチャレジスタ１１７の最上位ビットとコンペアマッチ割込み回数の積算回数の最下位ビットは一意に対応しておらず、両者は同期していない。
【００６３】
したがって、コンペアマッチ割込みと同期信号割込みが同時（コンペアマッチ割込みが発生してからコンペアマッチ割込み回数が積算されるまでの間）に発生した場合には、コンペアマッチ割込み回数が積算される前にインプットキャプチャによる同期信号割込みによってコンペアマッチ割込みの積算回数（メモリ変数Ａ−ＨＩＧＨ）が参照される。その場合には、コンペアマッチ割込みの積算回数を補正した後に使用するようにしなければならない。
【００６４】
本実施形態の周波数検出装置における周波数検出方法を、図５および図６を用いて説明する。図５は本実施形態の周波数検出方法における同期信号割込み処理を説明するフローチャートであり、図６は本実施形態の周波数検出方法を説明するタイミングチャートである。なお、コンペアマッチ割込みＩｃｍｐの発生を受けてＣＰＵ１１１が行うコンペアマッチ割込み処理については、第１の実施形態（図２参照）と同様である。
【００６５】
先ず、図５を参照して、ＣＰＵ１１１が同期信号割込みを受けて行う同期信号割込み処理について説明する。先ず、ステップＳ５０１では、同期信号割込み発生時のインプットキャプチャレジスタ１１７の値をメモリ変数Ｎｏｗの下位１６ビットに保存する。次に、ステップＳ５０２では、ＲＡＭ１２５の所定領域の一時変数ＴＥＭＰにメモリ変数Ａ−ＨＩＧＨのコンペアマッチ割込み回数をセットする。
【００６６】
そして、ステップＳ５０３、Ｓ５０４において補正処理が行われる。ステップＳ５０３では、コンペアマッチ割込みの積算回数を参照するに際して、インプットキャプチャレジスタ１１７の値とコンペアマッチ割込みの積算回数が同期（一意に対応）しているか否かを確認するべく、インプットキャプチャレジスタ１１７の最上位ビットと一時変数ＴＥＭＰの最下位ビットが一致しているか否かを判断している。
【００６７】
第１の実施形態で参照した図４のように、コンペアマッチ割込みの積算回数の最下位ビットとインプットキャプチャレジスタ１１７の最上位ビットの両者が一意に対応しておれば、インプットキャプチャレジスタ１１７の値とコンペアマッチ割込みの積算回数は同期していると判断でき、コンペアマッチ割込みの積算回数をそのまま使用することができる。しかしながら、両者が一意に対応していなければ、インプットキャプチャレジスタ１１７の値とコンペアマッチ割込みの積算回数は同期していないと判断され、この場合にはステップＳ５０４に進んで、一時変数ＴＥＭＰをインクリメントし、コンペアマッチ割込みの積算回数の最下位ビットをインプットキャプチャレジスタ１１７の最上位ビットに一致させることで補正を行っている。
【００６８】
次にステップＳ５０５では、一時変数ＴＥＭＰの値を１／２（１ビット右シフト）した後、メモリ変数Ｎｏｗの上位１５ビットに保存する。これにより、インプットキャプチャレジスタ１１７の上位１ビットとコンペアマッチ割込みの積算回数の下位１ビットとを一意に対応させつつ、３１ビットメモリ変数Ｎｏｗがビット拡張カウンタとして構成されたことになる。
【００６９】
次に、ステップＳ５０６では、前回の同期信号割込み処理によるビット拡張カウンタの値を持つメモリ変数Ｌａｓｔを、今回の同期信号割込み処理によるビット拡張カウンタの値を持つメモリ変数Ｎｏｗから差し引くことにより、入力信号（同期信号）の周期を得て、クロックＣＬＫの周波数を該減算結果で割ることにより入力信号（同期信号）の周波数を得る。さらにステップＳ５０７では、次回の同期信号割込み処理のために、メモリ変数Ｎｏｗの内容をメモリ変数Ｌａｓｔに書込んで、割込み処理を終了する。
【００７０】
次に、図６に例示されている具体的な数値を示しながら、本実施形態の周波数検出方法を説明する。なお、図６は、カウンタ１１５が「８０００ｈ」になってコンペアマッチ割込みが発生したと同時に、入力信号のエッジを検出してインプットキャプチャ割込みが発生した場合を示している。また図６では、メモリ変数Ａ−ＨＩＧＨの初期値を「００００ｈ」とし、コンペアレジスタ１１９の初期設定値を「８０００ｈ」としている。
【００７１】
先ず、カウンタ１１５の値が「７ＦＦＦｈ」から「８０００ｈ」になる時に、コンペアレジスタ１１９には「８０００ｈ」が設定されているので、コンパレータ１２３においてコンペアマッチ割込みＩｃｍｐが発生し、ＣＰＵ１１１は、メモリ変数Ａ−ＨＩＧＨの値「０００２ｈ」を「０００３ｈ」にカウントアップする（ステップＳ２０１）。
【００７２】
一方、カウンタ１１５の値が「８００２ｈ」の時に、入力信号（同期信号）の立ち下がりエッジを検出して同期信号割込みが発生すると、ＣＰＵ１１１は、先ず、インプットキャプチャレジスタ１１７の値をメモリ変数Ｎｏｗの下位１６ビットに保存する（ステップＳ５０１）。次に、メモリ変数Ａ−ＨＩＧＨの値「０００２ｈ」を一時変数ＴＥＭＰに保存する（ステップＳ５０２）。
【００７３】
この時、一時変数ＴＥＭＰ（コンペアマッチ割込みの積算回数）の最下位ビットは「０」であり、インプットキャプチャレジスタ１１７の最上位ビットは「１」であるので、両者は一致せず、コンペアマッチ割込みの積算回数とインプットキャプチャレジスタ１１７の値が同期していないと判断される（ステップＳ５０３）。この場合、一時変数ＴＥＭＰ（コンペアマッチ割込みの積算回数）の値を補正する必要があるが、本実施形態では重複が１ビット（ｎ＝１）であるため、１回だけ１を足して（ステップＳ５０４）、コンペアマッチ割込みの積算回数の最下位ビットをインプットキャプチャレジスタ１１７の最上位ビットと一意に対応させればよい。さらに、これを１／２（１ビット右シフト）した後、「０００１ｈ」をメモリ変数Ｎｏｗの上位１５ビットに保存する（ステップＳ５０５）。
【００７４】
以上説明したように、本実施例の周波数検出方法および周波数検出装置では、第１の実施形態と同様に、１６ビットインプットキャプチャレジスタ１１７とコンペアマッチ割込みの積算回数とを用いて、ＲＡＭ１２５のメモリ変数Ｎｏｗを３１ビット長にビット拡張したカウンタとして構成することにより、入力信号の同期検出に用いるマイクロコンピュータ内蔵カウンタのビット長を拡張することができ、また、インプットキャプチャレジスタ１１７の上位１ビットとコンペアマッチ割込みの積算回数の下位１ビットが一意に対応しているか否かという簡単な判断により、多重割込みの発生、換言すれば、インプットキャプチャレジスタ１１７の値とコンペアマッチ割込みの積算回数との同期を確認することができ、さらに、両者が同期していない場合には、コンペアマッチ割込みの積算回数をインプットキャプチャレジスタ１１７の値を使って補正して両者を一意に対応させるので、入力信号の周波数検出を高精度で実現すると共に、検出可能な周波数範囲を広げることが可能となる。
【００７５】
なお、第１および第２の実施形態では、カウンタ１１５を１６（＝Ｎ）ビット長とし、コンペアマッチ割込みの積算回数を保存するメモリ変数Ａ−ＨＩＧＨを１６（＝Ｍ）ビット長とし、インプットキャプチャレジスタ１１７の上位ビットとコンペアマッチ割込みの積算回数の下位ビットの一意の対応（重複するビット）を１（＝ｎ）ビットでとることとしたが、これに限定されることはなく、パラメータＮ，Ｍ，ｎは、ｎ＜Ｎ，ｎ＜Ｍの範囲で任意の正整数としてもよい。
【００７６】
また、ビット拡張カウンタにおいて重複するビット数ｎを２以上の値にする場合は、カウンタ１１５の周期の１／２n毎に等間隔にコンペアマッチ割込みが発生するように「００００ｈ」から始まる数値を比較設定値として設定することになる。例えば、ｎ＝２の場合には、コンペアレジスタ１１９には、４つの比較設定値「００００ｈ」、「４０００ｈ」、「８０００ｈ」または「Ｃ０００ｈ」が設定される。
【００７７】
また、重複するビット数ｎを２以上の値にする場合は、コンペアマッチ割込みの積算回数の補正処理（図５のステップＳ５０３，Ｓ５０４）は、重複しているビット数ｎに対して、最大２n−１回のインクリメント（カウントアップ）を行うことになり、重複しているｎビットが一意に対応したときに、コンペアマッチ割込みの積算回数がインプットキャプチャレジスタ１１７の値によって正しく補正されたことになる。
【００７８】
【発明の効果】
以上説明したように、本発明によれば、入力信号の入力時点において、上位ｎビットが０から２n−１までの２n個の整数値を持ち、下位Ｎ−ｎビットが０を持つ２n個の比較設定値と、所定クロックで動作するＮビットカウンタの値とを順次比較して、一致した時に発生する比較一致割込みを用いて計算される比較一致割込みの回数と、Ｎビットカウンタの値とを用いて入力信号の周期を検出し、該検出周期から周波数を求めるようにし、入力信号の入力時点におけるＮビットカウンタの値をインプットキャプチャ機能を用いて得るようにし、さらに、入力信号の周期の検出を入力信号の入力時に発生する入力信号割込み処理において行うようにしたので、ハードウェアカウンタを変更することなくカウンタのビット長を拡張し、カウンタのビット長の制限を受けることなく、入力信号の周波数を広範囲の周波数帯に渡って高精度で検出し得る信号処理装置を安価で実現できる。
【００７９】
また、本発明によれば、記憶手段の第１領域にＮ＋Ｍ−ｎビットにビット拡張したカウンタを構成し、該ビット拡張カウンタの上位には比較一致割込みの回数を積算した値を、下位にはＮビットカウンタの値をそれぞれ割り当て、重複するｎビット（Ｎビットカウンタの上位ｎビットと比較一致割込みの回数の下位ｎビット）を一意に対応させるために、比較一致割込みの積算回数を記憶手段の第１領域にセットする際に積算回数を１／２nして上位Ｍ−ｎビットにセットするようにしたので、カウンタのビット長の制限を受けることなく入力信号の周期を求めることができ、入力信号の周波数をより簡単な処理で広範囲の周波数帯に渡って高精度で検出し得る信号処理装置を安価で実現できる。
【００８０】
さらに、本発明によれば、入力信号の入力タイミングと比較一致割込みのタイミングとが衝突を起こした場合には、Ｎビットカウンタの上位ｎビットと比較一致割込みの回数の下位ｎビットが一意に対応しているか否かにより、Ｎビットカウンタの値と比較一致割込みの回数とが同期しているか否かを検出し、同期していないときに、比較一致割込みの回数をＮビットカウンタの値で補正することとしたので、多重割込みの発生確認を行うことなく、Ｎビットカウンタの上位ｎビットと比較一致割込みの回数の下位ｎビットが一意に対応しているか否かの判断で行うことができ、また、入力信号の入力タイミングと比較一致割込みのタイミングとが衝突を起こした場合においても、より簡単な補正処理によりＮビットカウンタとビット拡張カウンタとの同期をとることができるので、広範囲の周波数帯に渡って高精度で入力信号の周波数を検出することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る周波数検出装置の構成図である。
【図２】第１の実施形態の周波数検出方法におけるコンペアマッチ割込み処理を説明するフローチャートである。
【図３】第１の実施形態の周波数検出方法における同期信号割込み処理を説明するフローチャートである。
【図４】第１の実施形態の周波数検出方法を説明するタイミングチャートである。
【図５】第２の実施形態の周波数検出方法における同期信号割込み処理を説明するフローチャートである。
【図６】第２の実施形態の周波数検出方法を説明するタイミングチャートである。
【図７】従来の周波数検出方法におけるオーバーフロー割込み処理を説明するフローチャートである。
【図８】従来の周波数検出方法における同期信号割込み処理を説明するフローチャートである。
【符号の説明】
１０１    マイクロコンピュータ
１０３    同期信号入力回路
ＳＩＮ    同期信号
１０５    基本クロック回路
１１１    ＣＰＵ
１１３    分周器
１１５    カウンタ
１１７    インプットキャプチャレジスタ
１１９    コンペアレジスタ
１２１    インプットキャプチャ検出回路
１２３    コンパレータ
１２５    ＲＡＭ
ＩＢＵＳ    内部バス
ＣＬＫ    クロック
Ｃｏｕｔ    カウンタ出力
Ｃｒｅｆ    比較設定値
Ｉｃｍｐ    コンペアマッチ割込み
【図１】
0004510274.tif 000002
【図２】
0004510274.tif 000003
【図３】
0004510274.tif 000004
【図４】
0004510274.tif 000005
【図５】
0004510274.tif 000006
【図６】
0004510274.tif 000007
【図７】
0004510274.tif 000008
【図８】
0004510274.tif 000009