(57)【特許請求の範囲】
【請求項１】
共通電極と当該共通電極に対向して配置された複数の分割電極とを含む電気泳動表示パネルの駆動装置であって、
一連のデータとして供給される複数の電圧データにそれぞれ対応した複数の電圧を出力し、これ等複数の電圧をそれぞれ前記複数の分割電極に供給する第１の駆動回路と、
供給される電圧データ又は電圧レベルに対応する電圧を出力し、この電圧を前記共通電極に供給する第２の駆動回路と、
を備える電気泳動表示パネルの駆動装置。
【請求項２】
前記第１の駆動回路は、供給される直列データを並列データに変換するデータの直並列変換回路と、並列データに変換された複数のデータに対応したレベルの電圧をそれぞれ発生する複数の電圧出力回路と、を含み、
前記第２の駆動回路は、供給される電圧データ又は電圧レベルに対応したレベルの電圧を発生する１つの電圧出力回路を含む、請求項１に記載の電気泳動表示パネルの駆動装置。
【請求項３】
前記分割電極は、表示パターンの一部又は全部の表示を行うセグメント電極又は二次元に配列される画素電極である、請求項１又は２に記載の電気泳動表示パネルの駆動装置。
【請求項４】
前記第２の駆動回路は、供給される電圧データ又は電圧レベルに応じて前記共通電極への印加電圧を複数回反転させる、請求項１乃至３のいずれかに記載の電気泳動表示パネルの駆動装置。
【請求項５】
前記データの直並列データ変換回路は、シフトレジスタ段とラッチ段とで構成される、請求項１乃至４のいずれかに記載の電気泳動表示パネルの駆動装置。
【請求項６】
前記第１及び第２の駆動回路の各電圧出力回路は、入力に応じて高インピーダンス、高電圧レベル及び低電圧レベルのいずれかを出力する３値出力回路である、請求項２乃至５のいずれかに記載の電気泳動表示パネルの駆動装置。
【請求項７】
前記第２の駆動回路は、前記第１の駆動回路とは別途に前記電圧データ又は電圧レベルが供給され、前記共通電極に供給する前記電圧を前記第１の駆動回路が前記複数の分割電極に供給する電圧とは別途に設定する、請求項１乃至６のいずれかに記載の電気泳動表示パネルの駆動装置。
【請求項８】
共通電極と当該共通電極に対向して配置された複数の分割電極とを含む電気泳動表示パネルの駆動方法であって、
第１の経路で一連のデータとして供給される複数の電圧データにそれぞれ対応した複数の電圧を出力し、これ等複数の電圧をそれぞれ前記複数の分割電極に供給する第１の過程と、
第２の経路で供給される電圧データ又は電圧レベルに対応する電圧を出力し、この電圧を前記共通電極に供給する第２の過程と、
を含む電気泳動表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気泳動表示装置（ＥＰＤ）の駆動装置及び駆動方法の改良に関する。
【背景技術】
【０００２】
電気泳動装置は、透明な共通電極とこれに対向して配置された複数の分割電極（セグメント電極）相互間に電圧を印加することによって両電極間に存在する絶縁性液体中の電気泳動粒子を移動させ、駆動される分割電極に対応した表示を行う電気泳動表示パネルを備える。更に、この電気泳動表示パネルを動作させるために、表示すべき情報に対応して共通電極及び各セグメント電圧を駆動する駆動装置を備えている。駆動装置は、共通電極及び各セグメント電極の電圧を設定する複数の情報を保持するデータ保持回路と、データ保持回路に保持された各情報に対応して共通電極及び各セグメント電極を駆動する駆動回路を備えている。
【０００３】
電気泳動装置は、着色された電気泳動粒子が共通電極とセグメント電極のいずれかの側に移動することによって表示を行うものである。このため、一般的にセグメント電極へ電圧を印加してから、電気泳動粒子が移動を完了するまで時間が掛かり、応答性が悪い傾向があるので、主に静止画の表示に用いられている。この応答性を改善すべく種々の改良が提案されている。
【０００４】
例えば、特許文献１には、文字、数字、記号、絵表示等を構成する複数のセグメント電極と共通電極とを用いる型式の電気泳動表示装置において、電気泳動粒子の応答（移動）時間を短縮するために、共通電極及び各セグメント電極への印加電圧の制御を工夫した例が記載されている。
【特許文献１】特開昭５２−７０７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように電気泳動表示パネルを駆動するためには、共通電極と各セグメント電極にそれぞれ印加する電圧のデータを、表示データとして共通電極と各セグメント電極のデータ保持回路に与えなければならない。表示データは、例えば、外部コンピュータから駆動装置のシリアル入力インタフェースに提供される。駆動装置に表示データをシリアル伝送する場合、共通電極及び複数のセグメント電極のいずれかの電圧レベルを変えるときには、共通電極及び各セグメント電極の全データを送信して表示情報保持回路の全保持データを更新する。
【０００６】
しかしながら、後述するように、出願人は、各セグメント電極の電圧をそのままとし共通電極の電圧レベルのみを適当な周期で反転させることによって位置変化すべき電気泳動粒子の移動が促進されることを見出している。
【０００７】
このような動作態様での制御を行う場合も、上述した駆動装置では、共通電極の電圧レベルを反転させる毎に共通電極及び全セグメント電極の全表示データが提供されなければならない。
【０００８】
それにより、電気泳動表示パネルの駆動回路だけでなく、データの送信側（外部コンピュータ側）でもシリアルデータ形成のデータ処理の負担とそれによる無駄な電力消費が行われ、電気泳動表示パネルを含むシステム全体の低電力化を阻害する。更には、送信側の処理も複雑になるため、コンピュータの動作クロック周期数を上げるなどの回路の高速化が必要となり、コスト的にも不利となる。
【０００９】
よって、本発明は共通電極の電圧レベル設定を各セグメント電極の電圧設定とは別途のルートで設定出来るようにした電気泳動表示パネルの駆動装置を提供することを目的とする。
【００１０】
また、本発明は共通電極の電圧レベル設定を各セグメント電極の電圧設定とは別途のルートで設定出来るようにした電気泳動表示パネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の電気泳動表示パネルの駆動装置は、共通電極と当該共通電極に対向して配置された複数の分割電極とを含む電気泳動表示パネルの駆動装置において、一連のデータとして供給される複数の電圧データにそれぞれ対応した複数の電圧を出力し、これ等複数の電圧をそれぞれ前記複数の分割電極に供給する第１の駆動回路と、供給されるデータに対応する電圧を出力し、この電圧を上記共通電極に供給する第２の駆動回路と、を備える。
【００１２】
かかる構成とすることによって、共通電極に表示データを伝送する経路をシリアルインタフェースから独立させることができる。独立した別途の経路で伝送することで、共通電極の電圧レベルだけを変化させる場合には、分割電極の表示データを同時に伝送する必要がなくなる。その結果、送信側及び駆動側の回路における消費電力が低減し、低電力化に寄与する。また、送信側のシリアルデータ形成のためのデータ処理量が減り、処理回路の低速化が可能であり、コスト的にも有利になる。
【００１３】
上記第１の駆動回路は、供給される直列データを並列データに変換するデータの直並列変換回路と、並列データに変換された複数のデータに対応したレベルの電圧をそれぞれ発生する複数の電圧出力回路と、を含み、上記第２の駆動回路は、供給されるデータに対応したレベルの電圧を発生する１つの電圧出力回路を含む、ことが望ましい。
【００１４】
上記分割電極は、表示パターンの一部又は全部の表示を行うセグメント電極又は二次元に配列される画素電極を含むことが望ましい。本発明は種々の電極型式の電気泳動表示パネルに適用可能である。
【００１５】
上記第２の駆動回路は、供給されるデータに応じて上記共通電極への印加電圧を複数回反転させることが望ましい。それにより、電気泳動粒子の移動を促進することが可能となる。
【００１６】
上記データの直並列データ変換回路は、シフトレジスタ段とラッチ段とで構成されることが望ましい。
【００１７】
上記電圧出力回路は、入力に応じて高インピーダンス、高電圧レベル及び低電圧レベルのいずれかを出力する３値出力回路であることが望ましい。それにより、高レベルあるいは低レベルの電圧出力を電極に供給すると共に非電圧出力状態において電極側から出力回路にリーク電流が流れ込むことを防止可能である。
【００１８】
また、本発明の電気泳動表示パネルの駆動方法は、共通電極と当該共通電極に対向して配置された複数の分割電極とを含む電気泳動表示パネルの駆動方法において、一連のデータとして供給される複数の電圧データにそれぞれ対応した複数の電圧を出力し、これ等複数の電圧をそれぞれ前記複数の分割電極に供給する第１の過程と、供給されるデータに対応する電圧を出力し、この電圧を前記共通電極に供給する第２の過程と、を含む。
【００１９】
かかる構成とすることによって、共通電極に表示データを伝送する経路をシリアルインタフェースから独立させることができる。独立した別途の経路で伝送することで、共通電極の電圧レベルだけを変化させる場合には、分割電極の表示データを同時に伝送する必要がなくなる。その結果、送信側及び駆動側の回路における消費電力が低減し、低電力化に寄与する。また、送信側のシリアルデータ形成のためのデータ処理量が減り、処理回路の低速化が可能であり、コスト的にも有利になる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を添付図面を参照して説明する。
【００２１】
まず、電気泳動表示装置の構成と、共通電極及び各セグメント電極に発生させる電圧パターンについて説明する。
【００２２】
図１（Ａ）は、電気泳動表示パネルを概略的に説明する説明図である。同図に示すように、ガラスやプラスチックなどの透明な第１の基板１１上にＩＴＯ（インジウム錫酸化物）等の透明電極１２が形成されている。この基板１１に対向して、ガラスやプラスチックなどの第２の基板２１が配置されている。基板２１上には複数のセグメント電極２２が形成されており、共通電極１２と対向している。複数のセグメント電極２２と共通電極１２との間には、電気泳動粒子３２及び絶縁液３３を封止した多数のマイクロカプセル３１が配置されている。この例では、電気泳動粒子３２には、正に帯電した白粒子と負に帯電した黒粒子とがある。
【００２３】
セグメント電極２２に正の高レベルＨＶＤＤを印加すると、セグメント電極２２側に負の黒粒子が集まり、共通電極１２側に正の白粒子が集まって共通電極１２側から見て当該セグメントが白表示となる。また、セグメント電極２２に低レベルＶＳＳを印加すると、セグメント電極２２側に正の白粒子が集まり、共通電極１２側に負の黒粒子が集まって共通電極１２側から見て当該セグメントが黒表示となる。
【００２４】
例えば、年月日、曜日、午前、午後、時分などを表示する時計のセグメント電極として、７９個のセグメント電極ＶＳＥＧ０〜ＶＳＥＧ７８と、１つの共通電極ＶＣＯＭとして８０の電極が用いられる。
【００２５】
図１（Ｂ）は、セグメント電極と共通電極への電圧印加例を示している。同図に示すように、セグメント電極ＶＳＥＧ０には白表示を行わせるべく、高レベルＨＶＤＤが印加され、セグメント電極ＶＳＥＧ１には黒表示を行わせるべく、低レベルＶＳＳが印加されている。例えば、印加電圧の高レベルＨＶＤＤは１５ボルト、低レベルＶＳＳは０ボルトである。また、電極に電圧が印加されない場合には、当該電極は電気的にハイインピーダンス状態（Ｈｉ−Ｚ）に保持され、電流リークが防止される。
【００２６】
各セグメント電極への電圧印加と共に、共通電極ＶＣＯＭには高レベルＨＶＤＤと低レベルＶＳＳ間で反転する駆動信号が与えられる。この反転駆動信号は、例えば、低レベル期間が１００ｍＳ（ミリ秒）、高レベル期間が１００ｍＳのパルスを当該セグメントの表示期間に５〜１０個（周期）連続してなる。この反転駆動信号が共通電極に印加されることによって電極に未到達の電気泳動粒子の移動が促進される。
【００２７】
（比較例）
図２乃至図４は、本発明の理解を容易にするための比較例を示している。この比較例では、図１（Ｂ）に示す各電極の印加電圧状態を形成するために電気泳動表示パネルの駆動装置のシリアル入力インタフェースを使用する。
【００２８】
図２は、電気泳動表示パネルの駆動装置を説明するブロック図であり、駆動装置５０は入力インタフェース部５１とＥＰＤ（電気泳動表示パネル）駆動部５２を備えている。なお、駆動装置５０は集積回路によって構成され、特に図示しないが、内部で使用するクロック信号を発生する発振器や、電池の低電圧出力ＬＶＤＤ（例えば、３ボルト）を上記電極を駆動する電圧レベルＨＶＤＤ（１５ボルト）まで指令に応じた電圧で昇圧するＤＣ−ＤＣコンバータ等を備えている。
【００２９】
入力インタフェース部５１は、図示しない外部コンピュータから供給される各セグメント電極及び共通電極に設定すべき一連の電圧データ（８０個）からなるシリアルデータＳＤＡＴをシフトレジスタを用いてパラレルデータに変換し、８０個のデータラッチに各電極の電圧データを保持する。
【００３０】
入力インタフェース部５１は、このシリアルデータＳＤＡＴの直並列変換処理をデータ供給期間を示すＸＣＳ信号、データ伝送クロックであるＳＣＫ信号を用いて行う。また、入力インタフェース部５１は、外部コンピュータから出力を指令するＳＥＮ信号を受け取ると、ＯＥ信号をＥＰＤ駆動部５２に出力する。
【００３１】
ＥＰＤ駆動部５２は、１つの駆動出力系がレベルシフタと３出力状態インバータによって構成され、ＯＥ信号に応じて各ラッチに保持された電圧データに対応する電圧を８０個の各電極（各セグメント電極及び共通電極）にそれぞれ出力する。
【００３２】
図３は、電気泳動表示パネルの駆動装置５０の構成例を示す回路図である。同構成例においては、８０個のシリアルデータのうち４データ分を処理する回路が示されている。
【００３３】
同図において、直列に接続されたＤフリップフロップ（ラッチ）Ｘ１０〜Ｘ１３によってシフトレジスタが構成されている。初段のＤフリップフロップＸ１０のデータ入力ＤにはシリアルデータＳＤＡＴが供給され、各段のＤフリップフロップＸ１０〜Ｘ１３の各クロック入力ＣにはアンドゲートＸ２を介して伝送クロックのＳＣＫ信号が供給される。ＤフリップフロップＸ１０〜Ｘ１３の各Ｑ出力は次段の入力になると共にそれぞれラッチＸ２０〜Ｘ２３のＤ入力に供給される。ラッチＸ２０〜Ｘ２３はクロック入力Ｃに供給されるＸＣＳ信号に応じてラッチＸ１０〜Ｘ１３のＱ出力を取り込む。また、ＸＣＳ信号はインバータＸ１を介してアンドゲートＸ２に入力されており、クロックＳＣＫ信号の伝送を規制している。それにより、シリアルデータのデータシフト期間経過後にデータラッチ動作が行われる。論理ゲートＸ１、Ｘ２、ＤフリップフロップＸ１０〜Ｘ１３、Ｘ２０〜Ｘ２３は入力インタフェース部５１を構成している。
【００３４】
ラッチＸ２０〜Ｘ２３の各Ｑ出力は、それぞれ３値（３状態）出力回路Ｘ３０〜Ｘ３３のＤＯＵＴ入力に供給される。また、３値出力回路Ｘ３０〜Ｘ３３の各ＯＥ入力には、出力を指令するＳＥＮ信号がＯＥ信号として供給される。各３値出力回路は、ＯＥ信号が非出力指令の場合、その出力端子を高インピーダンス（Ｈｉ−Ｚ）とする。ＯＥ信号が出力指令の状態において、前段のラッチの出力がＬＶＤＤ（３ボルト）の場合、高レベル信号ＨＶＤＤ（１５ボルト）を出力する。前段のラッチの出力がＶＳＳ（０ボルト）の場合、低レベル信号ＶＳＳ（０ボルト）を出力する。
【００３５】
図４は、３値出力回路の構成例を示している。３値出力回路Ｘ３０は、高い電源電圧ＨＶＤＤをＭＯＳトランジスタで制御するため、３ボルトの信号電圧を１５ボルトの信号電圧に昇圧してＭＯＳトランジスタ（ＭＯＳトランジスタインバータ）のゲート電圧を形成している。
【００３６】
同図に示されるように、３値出力回路は、２つのレベルシフト回路（レベルシフター）と、３状態インバータによって構成されている。
【００３７】
第１のレベルシフト回路は、ＭＯＳトランジスタＭ１〜Ｍ６によって構成されている。トランジスタＭ１、Ｍ３及びＭ５はＰＭＯＳトランジスタ、トランジスタＭ２、Ｍ４、Ｍ６はＮＭＯＳトランジスタである。トランジスタＭ１及びＭ２、トランジスタＭ３及びＭＭ４はそれぞれ電源電圧ＨＶＤＤと接地電位ＶＳＳ間に直列に接続される。トランジスタＭ１のゲートはトランジスタＭ３及びＭ４の接続点に接続され、トランジスタＭ３のゲートはトランジスタＭ１及びＭ２の接続点に接続され、いわゆるたすきがけ接続となっている。トランジスタＭ５及びＭ６は電源ＬＶＤＤと接地電位ＶＳＳ間に直列に接続されてインバータを形成する。
【００３８】
既述ラッチ（例えばＸ２０）の出力はＤＯＵＴ信号としてトランジスタＭ２のゲートに供給されると共に、トランジスタＭ５及びＭ６によるインバータを経て波形反転したＸＤＯＵＴ信号となり、トランジスタＭ４のゲートに供給される。
【００３９】
かかる構成において、ＤＯＵＴ信号が低レベルＶＳＳのとき、トランジスタＭ２はオフ、Ｍ４はオンとなり、トランジスタＭ１のゲートは低レベルとなってトランジスタＭ１は導通する。それによってＬＳ  ＸＤＯＵＴ出力は高レベルＨＶＤＤとなる。この高レベルはトランジスタＭ３のゲートに印加され、トランジスタＭ３を遮断し、トランジスタＭ１のゲートを低レベルに保つ。一方、ＤＯＵＴ信号が高レベルＬＶＤＤのとき、トランジスタＭ２はオン、Ｍ４はオフとなり、トランジスタＭ３のゲートは低レベルとなってトランジスタＭ３は導通する。それにより高レベルＨＶＤＤがトランジスタＭ１のゲートに印加され、トランジスタＭ１を遮断し、トランジスタＭ１のゲートを高レベルに保つ。それによってＬＳ  ＸＤＯＵＴ出力は低レベルＶＳＳとなる。
【００４０】
このようにして、低レベル（例えば、３ボルト）のパルス信号であるＤＯＵＴ出力が高レベル（例えば、１５ボルト）のパルス信号のＬＳ  ＸＤＯＵＴ出力に変換される。
【００４１】
同様にして、トランジスタＭ７〜Ｍ１２によって第２のレベルシフト回路が構成され、ＯＥ信号をレベルシフトしたＬＳ  ＯＥ信号とその反転信号であるＬＳ  ＸＯＥ信号が得られる。
【００４２】
３状態インバータは、図示のように、ＰＭＯＳトランジスタＭ１３及びＭ１４と、ＮＭＯＳトランジスタＭ１５及びＭ１６とを電源ＨＶＤＤと接地電位ＶＳＳ間に互いに直列に接続して構成される。このトランジスタＭ１４とＭ１６との接続点が出力端Ｘとなっており、対応する電極に接続される。３値出力回路Ｘ３０の場合、出力端Ｘはセグメント電極ＶＳＥＧ０に接続される。トランジスタＭ１３及びＭ１６のゲートにはＬＳ  ＸＯＵＴ信号が供給され、トランジスタＭ１４のゲートにはＬＳ  ＸＯＥ信号が供給され、トランジスタＭ１５のゲートにはＬＳ  ＯＥ信号が供給される。従って、ＬＳ  ＯＥ信号及びＬＳ  ＸＯＥ信号によってトランジスタＭ１４及びＭ１５が非導通のときに、出力端Ｘは高インピーダンス状態となる。また、ＬＳ  ＯＥ信号及びＬＳ  ＸＯＥ信号によってトランジスタＭ１４及びＭ１５が導通のときに、出力端ＸはＬＳ  ＸＯＵＴ信号のレベルに応じてその反転出力である電圧ＶＳＳ又はＨＶＤＤが出力される。３値出力回路Ｘ３１〜Ｘ３３も同様に構成される。
【００４３】
次に、上述した駆動装置５０の動作について説明する。
【００４４】
図５は、図３に示した駆動装置５０の構成例の各部の信号波形を示すタイミングチャートである。外部コンピュータは、所定の表示を行わせるために、各セグメント電極及び共通電極の電圧データを担うシリアルデータＳＤＡＴ信号、データ伝送クロックＸＣＳ信号、シリアルデータＳＤＡＴ信号の存在期間を低レベル（ＶＳＳ）で示すＸＣＳ信号を駆動装置５０に供給する。
【００４５】
ＸＣＳ信号の低レベルの期間中、アンドゲートＸ２の一方入力は高レベル（ＬＶＤＤ）となって、伝送クロックＳＣＫ信号がシフトレジスタ（Ｘ１０〜Ｘ１３）に供給される。この伝送クロックのＳＣＫ信号に同期してシリアルデータＳＤＡＴ信号が供給される。ＤフリップフロップＸ１０〜Ｘ１３の各々はＳＣＫ信号の立上がりでＤ入力を取り込むことによってＳＤＡＴ信号のシリアルデータを順次シフトさせる。前述したように、説明の簡便のために図示の例では４つのデータ、すなわち、セグメント電極の電圧データＤ０〜Ｄ２、共通電極の電圧データＤＣＯＭで説明されている。電極が８０個の場合には、８０段のシフトレジスタ、セグメント電極の電圧データＤ０〜Ｄ７８、共通電極の電圧データＤＣＯＭとなる。
【００４６】
ＳＤＡＴ信号の全シリアルデータが伝送され、シフトレジスタ（Ｘ１０〜Ｘ１３）に保持されると、ＸＣＳ信号は高レベル（ＬＶＤＤ）となる。これにより、各ラッチ（Ｘ２０〜Ｘ２３）はシフトレジスタ（Ｘ１０〜Ｘ１３）の各Ｑ出力を取り込み、それぞれ各電極の電圧データＤ０〜Ｄ２、ＤＣＯＭを保持する。各ラッチ（Ｘ２０〜Ｘ２３）のＱ出力はそれぞれ３値出力回路Ｘ３０〜Ｘ３３のＤＯＵＴ入力に与えられる。
【００４７】
次に、外部コンピュータから供給されるＳＥＮ信号が電極電圧の発生を指令する高レベル（ＬＶＤＤ）に変化すると、ＳＥＮ信号はＯＥ（出力イネーブル）信号として機能して各３値出力回路（Ｘ３０〜Ｘ３３）を活性化させる。これにより、各３値出力回路（Ｘ３０〜Ｘ３３）は、高ピーダンス状態から各ラッチ（Ｘ２０〜Ｘ２３）のＱ出力（Ｄ０〜Ｄ２、ＤＣＯＭ）に対応した電圧レベル（ＨＶＤＤ又はＶＳＳ）を各電極（ＶＳＥＧ０〜ＶＳＥＧ２、ＶＣＯＭ）にそれぞれ供給する。
【００４８】
上記比較例の回路構成では、図１（Ｂ）に示すように、共通電極ＶＣＯＭの印加電圧を反転させて電気泳動粒子の移動を促進する場合、共通電極ＶＣＯＭの電圧データを変化させるために、全電極の電圧データを更新する必要がある。
【００４９】
（第１の実施例）
図６乃至図９は、本発明の第１の実施例を示している。各図において、図２乃至図５と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００５０】
この実施例では、セグメント電極群と共通電極の各印加電圧が別ルートで設定可能になされ、共通電極の電圧がセグメント電極群とは別個独立に制御される。このため、セグメント電極群の電圧データを変更する必要がない場合、これ等セグメント電極群の電圧データを更新することなく共通電極の電圧を反転させることが出来る。
【００５１】
図６に示すように、実施例の電気泳動パネルの駆動装置５０は、入力インタフェース部５６及びＥＰＤ駆動部５７を備えている。入力インタフェース部５６には、前述したＸＣＳ信号、ＳＣＫ信号、ＳＥＮ信号、ＳＤＡＴ信号に加えてＳＣＯＭ信号が外部コンピュータから供給される。
【００５２】
この実施例では、ＳＤＡＴ信号は、各セグメント電極の一連の電圧データＤ０〜Ｄ７８を担うが（セグメント電極数が７９の場合）、共通電極の電圧データＤＣＯＭは含んでいない。新たに追加されたＳＣＯＭ信号は共通電極の電圧レベルＤＣＯＭを外部から直接設定する信号である。
【００５３】
入力インタフェース部５６は、ＳＤＡＴ信号のセグメント電極の一連の電圧データの直並列変換処理を、上述したデータ供給期間を示すＸＣＳ信号、データ伝送クロックであるＳＣＫ信号を用いて行う。また、入力インタフェース部５６は、ＳＥＮ信号を受け取ると、ＯＥ信号をＥＰＤ駆動部５２に出力する。
【００５４】
ＥＰＤ駆動部５７は、ＥＰＤ駆動部５２と同様に構成され、１つの駆動出力系がレベルシフタと３値出力回路（３出力状態インバータ）によって構成され、ＯＥ信号に応じて各ラッチに保持された電圧データに対応する電圧を８０個の各電極（各セグメント電極及び共通電極）にそれぞれ出力する。
【００５５】
ＳＣＯＭ信号は入力インタフェース部５６を経てＥＰＤ駆動部５７に供給される。ＥＰＤ駆動部５７は、ＳＣＯＭ信号を共通電極ＶＣＯＭへの印加電圧を設定する３値出力回路に与え、セグメント電極群とは別個独立に共通電極ＶＣＯＭの電圧レベルを制御する。
【００５６】
図７は、第１の実施例の駆動回路５０の具体的に回路構成例を示している。同図において、シフトレジスタはＤフリップフロップＸ１０〜Ｘ１２によって構成されている。図３に示す構成と比べると、シリアルデータに共通電極の電圧データＤＣＯＭが存在しないためＤフリップフロップＸ１３が不要となっている。そして、ラッチ２３のＤ入力には、共通電極の電圧データＤＣＯＭを担うＳＣＯＭ信号が供給され、同ラッチのＣ入力にＸＣＳ信号が供給される。ＸＣＳ信号の低レベル期間（シリアルデータ伝送期間）に供給されたＳＣＯＭ信号のレベル（ＸＣＳ信号の立上がり時）がラッチ２３に取り込まれ、Ｑ出力となる。ラッチ２３のＱ出力は３値回路Ｘ３３のＤＯＵＴ入力に与えられている。他の構成は、図３に示される回路と同様である。
【００５７】
上記構成において、シフトレジスタＸ１０からＸ１２、ラッチＸ２０〜Ｘ２２、３値出力回路Ｘ３０〜Ｘ３２は第１の駆動回路を構成する。ラッチＸ２３及び３値出力回路Ｘ３３は第２の駆動回路を構成する。
【００５８】
この実施例の構成では、ＸＣＳ信号とＳＣＯＭ信号によって共通電極の電圧ＶＣＯＭを他の各セグメント電極とは別個に設定可能である。そして、上述した比較例と同様に各電極の電圧データに対応した電圧が各電極に印加される。
【００５９】
図８は、上述した第１の実施例の駆動回路５０の動作（各電極電圧データの設定まで）を説明する信号波形のタイミングチャートである。同図において図５と対応する部分には同一符号を付している。
【００６０】
外部コンピュータは、所定の表示を行わせるために、各セグメント電極及び共通電極の電圧データを担うシリアルデータＳＤＡＴ信号、データ伝送クロックＸＣＳ信号、シリアルデータＳＤＡＴ信号の存在期間を低レベル（ＶＳＳ）で示すＸＣＳ信号を駆動装置５０に供給する。更に、外部コンピュータは共通電極の電圧を設定するＳＣＯＭ信号を別途に与える。
【００６１】
ＸＣＳ信号の低レベルの期間中、アンドゲートＸ２の一方入力は高レベル（ＬＶＤＤ）となって、伝送クロックＳＣＫ信号がシフトレジスタ（Ｘ１０〜Ｘ１２）に供給される。この伝送クロックのＳＣＫ信号に同期してシリアルデータＳＤＡＴ信号が供給される。ＤフリップフロップＸ１０〜Ｘ１２の各々はＳＣＫ信号の立上がりでＤ入力を取り込むことによってＳＤＡＴ信号のシリアルデータを順次シフトさせる。説明の簡便のために図示の例では３つのデータ、すなわち、セグメント電極の電圧データＤ０〜Ｄ２で説明されている。また、共通電極の電圧データＤＣＯＭはＳＣＯＭ信号でシリアルデータ（ＳＤＡＴ信号）とは別個に供給されている。なお、セグメント電極が７９個の場合には、７９段のシフトレジスタ構成となり、セグメント電極の電圧データＤ０〜Ｄ７８が供給される。
【００６２】
ＳＤＡＴ信号の全シリアルデータが伝送され、シフトレジスタ（Ｘ１０〜Ｘ１２）に保持されると、ＸＣＳ信号は高レベル（ＬＶＤＤ）となる。これにより、各ラッチ（Ｘ２０〜Ｘ２２）はシフトレジスタ（Ｘ１０〜Ｘ１２）の各Ｑ出力を取り込み、それぞれ各電極の電圧データＤ０〜Ｄ２を保持する。
【００６３】
また、ＳＣＯＭ信号の電圧データは上記ＸＣＳ信号の立上がりと共にラッチＸ２３に取り込まれ、そのＱ出力となる。各ラッチ（Ｘ２０〜Ｘ２３）のＱ出力はそれぞれ３値出力回路はＸ３０〜Ｘ３３のＤＯＵＴ入力に与えられる。
【００６４】
次に、外部コンピュータから供給されるＳＥＮ信号が電極電圧の発生を指令する高レベル（ＬＶＤＤ）に変化すると、ＳＥＮ信号はＯＥ（出力イネーブル）信号として機能して各３値出力回路（Ｘ３０〜Ｘ３３）を活性化させる。これにより、各３値出力回路（Ｘ３０〜Ｘ３３）は、高ピーダンス状態から各ラッチ（Ｘ２０〜Ｘ２３）のＱ出力（Ｄ０〜Ｄ２、ＤＣＯＭ）に対応した電圧レベル（ＨＶＤＤ又はＶＳＳ）を各電極（ＶＳＥＧ０〜ＶＳＥＧ２、ＶＣＯＭ）にそれぞれ供給する。
【００６５】
このように各電極の電圧の設定が成される。
【００６６】
図９は、第１の実施例の回路構成において共通電極の電圧を独立に変化（反転）させる場合の信号タイミングチャートを示している。
【００６７】
外部コンピュータは、上述した各電極電圧の設定後、シリアルデータを担うＳＤＡＴ信号及びデータ伝送の同期を図るＳＣＫ信号の駆動装置５０への送出を停止する。
【００６８】
外部コンピュータは、共通電極の電圧レベルを高レベルに設定する場合、ＳＣＯＭ信号を高レベルに設定し、ＸＣＳ信号を立ち上げる。それにより、ラッチＸ２３はＳＣＯＭ信号の高レベルを取り込み、そのＱ出力に保持する。ＳＥＮ信号によって３値出力回路Ｘ３３を活性化し、ＨＶＤＤを出力させる。
【００６９】
外部コンピュータは、共通電極の電圧レベルを低レベルに設定する場合、ＳＣＯＭ信号を低レベルに設定し、ＸＣＳ信号を立ち上げる。それにより、ラッチＸ２３はＳＣＯＭ信号の低レベルを取り込み、そのＱ出力に保持する。ＳＥＮ信号が高レベル（出力指令状態）であれば、３値出力回路Ｘ３３は、ＶＳＳを出力させる。
【００７０】
以下同様に、ＳＣＯＭ信号で共通電極の電圧データを設定し、ＸＣＳ信号でその取り込みを行うことによって共通電極の印加電圧ＶＣＯＭが設定される。
【００７１】
このようにして、第１の実施例によれば、全セグメント電極の電圧データの再送出を行うことなく共通電極の印加電圧ＶＣＯＭを反転（変更）させることが可能となる。従って、外部コンピュータは共通電極の印加電圧の反転のみを目的とするシリアルデータの形成（前処理）作業から解放される。
【００７２】
（第２の実施例）
図１０及び図１１は、本発明の第２の実施例を示している。図１０において図７と対応する部分には同一符号付し、かかる部分の説明は省略する。
【００７３】
図１０に示すように、この実施例においては、ＳＣＯＭ信号を３値出力回路Ｘ２３に直接入力する構成としている。このため、入力インタフェース部５６は論理ゲートＸ１，Ｘ２、シフトレジスタＸ１０〜Ｘ１２、ラッチＸ２０〜Ｘ２２によって構成され、ラッチＸ２３（図７参照）は不要となっている。他の構成は図７と同様である。
【００７４】
かかる構成においては、外部コンピュータが各電極の表示状態を把握してＳＣＯＭ信号を適宜に制御することが求められるが、ＸＣＳ信号による制約もなくなるのでより自由なタイミングで共通電極の印加電圧の反転などを制御出来るようになる利点がある。
【００７５】
図１１は、上述した第２の実施例の駆動回路５０の動作（各電極電圧データの設定まで）を説明する信号波形のタイミングチャートである。同図において図８と対応する部分には同一符号を付している。
【００７６】
本実施例においても、外部コンピュータは、所定の表示を行わせるために、各セグメント電極の電圧データを担うシリアルデータＳＤＡＴ信号、データ伝送クロックＸＣＳ信号、シリアルデータＳＤＡＴ信号の存在期間を低レベル（ＶＳＳ）で示すＸＣＳ信号を駆動装置５０に供給する。更に、外部コンピュータは共通電極の電圧を設定するＳＣＯＭ信号を別途に与える。
【００７７】
ＸＣＳ信号の低レベルの期間中、アンドゲートＸ２の一方入力は高レベル（ＬＶＤＤ）となって、伝送クロックＳＣＫ信号がシフトレジスタ（Ｘ１０〜Ｘ１２）に供給される。この伝送クロックのＳＣＫ信号に同期してシリアルデータＳＤＡＴ信号が供給される。ＤフリップフロップＸ１０〜Ｘ１２の各々はＳＣＫ信号の立上がりでＤ入力を取り込むことによってＳＤＡＴ信号のシリアルデータを順次シフトさせる。説明の簡便のために図示の例では３つのデータ、すなわち、セグメント電極の電圧データＤ０〜Ｄ２で説明されている。また、共通電極の電圧データＤＣＯＭはＳＣＯＭ信号でシリアルデータ（ＳＤＡＴ信号）とは別個に供給されている。なお、セグメント電極が７９個の場合には、７９段のシフトレジスタ構成となり、セグメント電極の電圧データＤ０〜Ｄ７８が供給される。
【００７８】
ＳＤＡＴ信号の全シリアルデータが伝送され、シフトレジスタ（Ｘ１０〜Ｘ１２）に保持されると、ＸＣＳ信号は高レベル（ＬＶＤＤ）となる。これにより、各ラッチ（Ｘ２０〜Ｘ２２）はシフトレジスタ（Ｘ１０〜Ｘ１２）の各Ｑ出力を取り込み、それぞれ各電極の電圧データＤ０〜Ｄ２を保持する。各ラッチ（Ｘ２０〜Ｘ２３）のＱ出力はそれぞれ３値出力回路はＸ３０〜Ｘ３２のＤＯＵＴ入力に与えられる。
【００７９】
一方、第１の実施例と異なり、ＳＣＯＭ信号の電圧データは３値出力回路Ｘ３３のＤＯＵＴ入力に直接与えられる。
【００８０】
次に、外部コンピュータから供給されるＳＥＮ信号が電極電圧の発生を指令する高レベル（ＬＶＤＤ）に変化すると、ＳＥＮ信号はＯＥ（出力イネーブル）信号として機能して各３値出力回路（Ｘ３０〜Ｘ３３）を活性化させる。これにより、各３値出力回路（Ｘ３０〜Ｘ３３）は、高ピーダンス状態（Ｈｉ−Ｚ）から各ラッチ（Ｘ２０〜Ｘ２２）のＱ出力（Ｄ０〜Ｄ２）及びＳＣＯＭ信号の電圧レベルに対応した電圧レベル（ＨＶＤＤ又はＶＳＳ）を各電極（ＶＳＥＧ０〜ＶＳＥＧ２、ＶＣＯＭ）にそれぞれ供給する。
【００８１】
このように各電極の電圧の設定がなされる。そして、図１０に示す回路では、設定された各セグメント電極の電圧を変更や再生をすることなく、ＳＣＯＭ信号の電圧レベルをＬＶＤＤ又はＶＳＳに設定することで共通電極への印加電圧をＨＶＤＤ又はＶＳＳに設定することができる。
【００８２】
なお、実施例では、時計の表示器などに電気泳動表示パネルを使用する場合について説明したが、これに限られるものではない。例えば、上述した複数のセグメント電極は二次元配列（あるいはマトリクス状配置）された画素電極群であっても良い。それにより、電気泳動表示パネルを電子ブックや携帯機器の文字や映像（静止画、動画）等を表示する画像表示器として使用することが出来る。共通電極に複数のパルス電圧を印加して表示の応答速度向上を図る場合に、電子ブックや携帯機器のコンピュータのデータ処理負担を軽減することが出来る。
【００８３】
以上説明したように、本発明の実施例によれば、電気泳動表示パネルの駆動装置において、シリアルデータで供給される各電極の電圧データの供給ルートとは別個に共通電極の電圧データを供給するルートを設ける構成としたので、各電極の電圧データを再送することなく、共通電極の電圧を変化させることが可能とる。これにより、例えば、電気泳動粒子の移動時間の短縮化を図ることが可能となって、電気泳動表示パネルの表示の応答性が改善される。
【図面の簡単な説明】
【００８４】
【図１】図１（Ａ）は電気泳動表示パネルを説明する説明図、図１（Ｂ）はセグメント電極及び共通電極への電圧印加例を説明する説明図である。
【図２】図２は、比較例の電気泳動表示パネルの駆動装置を説明する説明図である。
【図３】図３は、駆動装置の入力インタフェース部とＥＰＤ駆動部の構成例を説明する回路図である。
【図４】図４は、３値出力回路の構成例を示す回路図である。
【図５】図５は、比較例の動作を説明する各信号のタイミングチャートである。
【図６】図６は、実施例の電気泳動表示パネルの駆動装置を説明する説明図である。
【図７】図７は、第１の実施例の駆動装置の入力インタフェース部とＥＰＤ駆動部の構成例を説明する回路図である。
【図８】図８は、第１の実施例の駆動装置の動作を説明する各信号のタイミングチャートである。
【図９】図９は、ＳＣＯＭ信号によって共通電極の印加電圧を設定する例を説明する関連信号のタイミングチャートである。
【図１０】図１０は、第２の実施例を説明する説明図である。
【図１１】図１１は、第２の実施例の動作を説明する説明図である。
【符号の説明】
【００８５】
５０  電気泳動表示春ネルの駆動部、５１ね５６  入力インタフェース部、５２、５７  ＥＰＤ駆動部、Ｘ１０〜Ｘ１３  シフトレジスタ、Ｘ２０〜Ｘ２３  ラッチ、Ｘ３０〜Ｘ３３  ３値出力回路
【図１】
0004556244.tif 000002
【図２】
0004556244.tif 000003
【図３】
0004556244.tif 000004
【図４】
0004556244.tif 000005
【図５】
0004556244.tif 000006
【図６】
0004556244.tif 000007
【図７】
0004556244.tif 000008
【図８】
0004556244.tif 000009
【図９】
0004556244.tif 000010
【図１０】
0004556244.tif 000011
【図１１】
0004556244.tif 000012