(57)【特許請求の範囲】
【請求項１】
センサ（１０）を形成するためのプロセスであって、
半導体基板（１２）の上に横たわる半導体層（１４）を形成する段階と、
単結晶の第１の部材（２２）を提供するために前記半導体層（１４）の一部をパターニングする段階であって、前記第１の部材は高さ（４３）および幅（４４）を有し、前記高さ（４３）は前記幅（４４）の少なくとも２倍である段階と、
前記半導体層（１４）に対する前記半導体基板（１２）のエッチング選択性が１０：１より大きなエッチング剤を使用して、前記第１の部材（２２）の底部面（３８）を露出するために前記第１の部材（２２）の少なくとも一部の下に空洞（４０）を形成する段階とを備え、
前記空洞（４０）は空洞表面を有し、前記底部面（３８）から前記空洞表面への距離（４２）は５ミクロンより大きく、前記第１の部材（２２）は前記センサ（１０）の容量のための静止フィンガを提供し、前記パターニングする段階は、前記第１の部材（２２）に対し移動させて可変容量を提供すべく可動単結晶サイズモ質量（１８）に接続された可動単結晶の第２の部材（２０）を提供する段階を含み、前記空洞（４０）を形成する段階は、前記第２の部材（２０）および前記サイズモ質量（１８）の下に横たわる前記空洞（４０）を形成する段階を含むことを特徴とするセンサ（１０）を形成するためのプロセス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的には、半導体構造に関し、かつより特定的には、半導体基板の空洞の上に横たわる単結晶部材を有する半導体構造およびそのためのプロセスに関する。
【０００２】
【従来の技術】
センサ装置、かつ特に加速度計（ａｃｃｅｌｅｒｏｍｅｔｅｒｓ）、はしばしば該センサの一部として微細構造ビーム（ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ  ｂｅａｍ）または他の要素を使用する。加速度計の場合には、前記微細構造は外部加速力に応じて運動する半導体チップ上に配置された可動ビームまたは他の質量を含む。この運動は前記チップ上のあるいは関連する制御ダイ（ｄｉｅ）上の電子回路装置によって加速度の大きさおよび方向に対応する電気信号に変換される。前記センサチップは典型的には、表面実装技術などによって、プリント回路基板（ＰＣＢ）に実装される。
【０００３】
いくつかの従来の加速度計はチップの表面に対して垂直な方向で（すなわち、ｚ軸）加速度を測定する。しかしながら、自動車におけるエアバッグ配備のための横方向加速度測定のような、いくつかの加速度測定の用途に対しては、そのようなｚ軸のセンサチップはブラケットその他を使用してＰＣＢに対し垂直に実装されなければならない。
【０００４】
【発明が解決しようとする課題】
しかしながら、この形式の実装はいくつかの不都合を有する。第１に、ブラケットは必要とされるＰＣＢ対ＰＣＢ間隔の度合を増大しかつチップを提供するのが高価になる。また、そのようなセンサチップは低い感度（すなわち、低ｇ加速度の用途に適していない）および非常に低い信号対雑音比を有する。
【０００５】
さらに、そのような従来の加速度計はチップの面に平行な容量プレートを使用する。従って、例えば感度を増大するために、プレートの表面積が増大されたとき、それに応じてプレートとチップの表面との間の寄生容量の望ましくない増大がある。また、そのような増大した表面積はチップの利用可能な表面積のより多くを必要とする。
【０００６】
いくつかの現在の加速度計の不都合は検知エレメントにポリシリコンまたは多結晶シリコンを使用することである。多結晶シリコンはセンサの性能に悪影響を与え得るクラックおよび残留応力を受けやすい。
【０００７】
従って、ブラケットを使用してＰＣＢ上に垂直に実装する必要性なしに横方向加速度を測定できかつまた改善された信号対雑音比と共に高いまたは低いｇの用途に適した加速度計をもつことが望ましい。また、多結晶シリコンより安定な材料を使用して形成されかつ寄生容量を大きく増大することなく感度を改善するために加速度計における容量プレートのサイズを増大できる加速度計をもつことが望ましい。
【０００８】
【課題を解決するための手段】
本発明の一態様では、半導体構造（１０）を形成するためのプロセスが提供され、該プロセスは、半導体基板（１２）の上に横たわる半導体層（１４）を形成する段階、前記半導体層（１４）の一部をパターニングして単結晶部材（２０，２２）を提供する段階、そして前記半導体層（１４）に関する前記半導体基板（１２）に対するエッチング選択性が約１０：１より大きなエッチング剤を使用して前記部材の少なくとも一部の下に空洞（４０）を形成する段階、を具備することを特徴とする。
【０００９】
本発明の別の態様では、センサ（１０）を形成するためのプロセスが提供され、該プロセスは、半導体基板（１２）の上に横たわる半導体層（１４）を形成する段階、前記半導体層（１４）の一部をパターニングして単結晶の第１の部材（２２）を提供する段階であって、該第１の部材はある高さ（４３）およびある幅（４４）を有しかつ前記高さ（４３）は前記幅（４４）の少なくとも２倍であるもの、そして前記半導体層（１４）に関する前記半導体基板（１２）に対するエッチング選択性が約１０：１より大きなエッチング剤を使用して前記第１の部材（２２）の底部面（３８）を露出するために前記第１の部材（２２）の少なくとも一部の下に空洞（４０）を形成する段階であって、該空洞（４０）は空洞表面を有しかつ前記底部面（３８）から前記空洞表面への距離（４２）は約５ミクロンより大きいもの、を具備することを特徴とする。
【００１０】
前記第１の部材（２２）は前記センサ（１０）の容量のための静止フィンガを提供し、かつ前記パターニングする段階は可動単結晶サイズモ質量（１８）に接続された可動単結晶の第２の部材（２０）を提供する段階を含み前記第２の部材（２０）は前記第１の部材（２２）に関して移動して可変容量を提供するもの、そして前記空洞（４０）を形成する段階は前記第２の部材（２０）および前記サイズモ質量（１８）の下に横たわる前記空洞（４０）を形成することを特徴とする請求項２に記載のセンサ（１０）を形成すると好都合である。
【００１１】
本発明のさらに別の態様では、半導体構造（１０）を形成するためのプロセスが提供され、該プロセスは、半導体基板（１２）の上に横たわる半導体層（１４）を形成する段階、前記半導体層（１４）の一部をパターニングして単結晶部材（２０，２２）を提供する段階、そして前記部材（２０，２２）の少なくとも一部の下に空洞（４０）を形成して前記部材（２０，２２）の底部面（３８）を露出する段階であって、前記空洞（４０）は空洞表面を有しかつ前記底部面（３８）から前記空洞表面への距離（４２）は約５ミクロンより大きいもの、を具備することを特徴とする。
【００１２】
本発明のさらに別の態様では、半導体構造（１０）が提供され、該半導体構造は、半導体基板（１２）の上に横たわる半導体層（１４）であって、該半導体層（１４）の一部は単結晶部材（２０，２２）を提供するもの、そして前記部材（２０，２２）の底部面（３８）を露出する前記部材（２０，２２）の少なくとも一部の下に配置された空洞（４０）であって、前記空洞（４０）は空洞表面を有しかつ前記底部面（３８）から前記空洞表面への距離（４２）は約５ミクロンより大きいもの、を具備することを特徴とする。
【００１３】
【発明の実施の形態】
図１は、本発明の１実施形態に係わる加速度計または半導体構造１０の頭部平面図である。ここでは加速度計が示されているが、本発明は一般に半導体構造に適用することができかつ化学センサを含む数多くの形式のセンサのためにかつさらに単結晶またはバルク半導体微細構造を使用した他の形式の半導体装置のためにも使用できることが理解されるべきである。
【００１４】
加速度計１０は加速力に応じて運動を行う可動サイズモ質量または震動質量（ｓｅｉｓｍｉｃ  ｍａｓｓ）１８を有する。可動部材またはフィンガまたはビーム２０がマス１０に接続されかつそれと共に２つの固定または静止部材またはフィンガ２２の間で移動し加速度に応じて変化する可変差動容量を提供する。サイズモ質量１８は半導体基板１２の表面に関して横方向に移動しまたは運動しかつばね２４により単結晶半導体またはエピタキシャル層１４の主要部分（ｍａｊｏｒ  ｐｏｒｔｉｏｎ）に接続されている。部材２０および２２は、ばね２４と共に、以下に説明するように始めに形成された半導体層１４の部分から形成される。この実施形態では、半導体層１４は基板１２上に形成されたエピタキシャル層である。
【００１５】
半導体基板１２は、例えば、シリコンであるが、他の半導体材料も他の実施形態においては使用することができる。静止部材２２は、下部酸化物層２８の上に着座する、多結晶部分１６に接続されまたは実装されている。再充填またはレフィル酸化物層（ｒｅｆｉｌｌ  ｏｘｉｄｅ  ｌａｙｅｒ）および金属層は図示を容易にするため図１では示されていないが、後の図には示されていることに注目すべきである。トレンチ３０が多結晶部分１６をエピタキシャル層１４の主要部から分離している。トレンチ３０および下部酸化物層２８が部材２２を電気的に分離または隔離し、かつ部材２２への電気的接続は後に説明するように多結晶部分１６へのパターニングされた金属層からのコンタクトによって達成される。
【００１６】
サイズモ質量１８はその中に多くの穴またはホール２６を有し、かつそれらはサイズモ質量１８および部材２０および２２の下の空洞を形成するために後に説明する解放または解離エッチング（ｒｅｌｅａｓｅ  ｅｔｃｈ）の間に使用される。ホール２６はエッチング化学剤がより容易に下の空洞を形成できるようにする。サイズモ質量１８および部材２０および２２は後にさらに説明される形成プロセスにより単結晶とされる。
【００１７】
図２〜図６は図１の加速度計の断面図である。特に図２を参照すると、再充填またはレフィル酸化物層（ｒｅｆｉｌｌ  ｏｘｉｄｅ  ｌａｙｅｒ）３２がエピタキシャル層１４、多結晶部分１６、および静止部材２２の一部の上に横たわって示されている。金属層３４は、以下に説明するプロセスの結果として高ドープされる（ｈｅａｖｉｌｙ−ｄｏｐｅｄ）、多結晶部分１６へのオーミックコンタクトを生成する。金属層３４は半導体基板１２の他の部分の上に形成された電子回路またはトランジスタ回路ブロック（好ましい実施形態では相補ｐおよびｎ型トランジスタを含む）からの電気的信号経路を提供するために使用される。同じ手法が他のセンサ部材への電気的経路を提供するために使用される。
【００１８】
この実施形態では、エピタキシャル層１４が基板１２上に形成されかつ後に説明するように図１のセンサ構造を提供するためにパターニングされる。空洞４０が部材２２の下に横たわって形成されかつ部材２２の底部面３８から空洞表面３６へと測定されたギャップ寸法４２によってほぼ特徴付けられる。ギャップ寸法４２は一般に約５ミクロンより大きく、かつ以下に説明するプロセスに従って約５０〜１００ミクロンほどの大きさとすることができる。そのような大きなギャップ寸法４２は部材２２と基板１２との間のその寄生容量の低減のため従来のセンサに対して大きな改善を与えることが理解されるべきである。
【００１９】
図３は、部材またはフィンガ２２または２０の高さ４３および幅４４を示す。一般に、高さ４３は約５〜２００ミクロンでありかつより好ましくは約５〜２５ミクロンである。以下に説明する本発明の方法によれば、部材２０または２２の幅に対する高さの比率はほぼ２：１より大きい（すなわち、部材の高さがその幅の少なくとも２倍）。より特定的には、本発明は約１００：１までにおよぶ高さ：幅比率を提供できる。これに対し、従来のセンサにおける微細構造は典型的には、これらの従来のセンサと共に使用される形成プロセスの制限のため、３：１またはそれより小さい高さ：幅比率を有する。
【００２０】
本発明の大きい高さ：幅部材比率（すなわち、アスペクト比）の大きな利点は、例えば、容量センサ装置において、容量構造において使用される部材のサイズまたは容量表面積が寄生容量の対応する劇的な増大なしに劇的に増大できることである。これは部材の底部面３８のみがアスペクト比が増大した場合に基板の空洞表面３６に平行なためである。これは、ｚ軸加速度計の場合のように、その広がりの大部分が基板表面に平行な容量プレートを有する従来のセンサと異なる。そのような場合、プレート面積の増大は基板に平行なプレート面積を増大させ、対応して寄生容量の大きな増大を伴う。
【００２１】
図４において、２つの別個の金属ラインがパターニングされた金属層３４の部分として示されている。各々の金属ラインは静止部材３２（図２を参照）への電気的接続を提供する。下部酸化物層２８が完全に両方の多結晶部分１６の下にかつ基板１２の上に直接延在している。
【００２２】
図５を参照すると、ばね２４がエピタキシャル層１４の直前に（ｐｒｏｘｉｍａｔｅ  ｔｏ）示されている。サイズモ質量１８（図１を参照）の予期される運動の全動作範囲に対してばね２４とエピタキシャル層１４との間に十分なクリアランスが与えられている。レフィル酸化物層３２がエピタキシャル層１４の一部の上に延在している。
【００２３】
空洞４０は、すべてのばね２４、サイズモ質量１８、および部材２０および２２の下を含む、基板１２の表面の大きな部分にわたり延在することが注目されるべきである。また、サイズモ質量１８の対向側に２つの組の固定および静止部材のみが示されているが、典型的な加速度計では、いくつかのそのような組を各側に使用することができる。
【００２４】
図６は、空洞４０の上につるされた（ｓｕｓｐｅｎｄｅｄ）サイズモ質量１８を示す。ホール２６は以下に説明するように解除エッチング化学剤が通過するようにサイズモ質量１８を完全に貫通して延在している。検知の間に、サイズモ質量１８は実質的に基板１２に平行に移動する。
【００２５】
図７〜図１０は、図１に示されるかつより特定的には図２の断面図に示された最終構造に対応する加速度計の形成における引き続くステップを示す断面図である。図７によって説明を開始すると、好ましくは＜１００＞結晶学的方位を備えたシリコンの半導体基板１２が選択される。酸化物層が、例えば、伝統的な熱酸化により約０．５〜１ミクロンの厚さまで基板１２の上に形成されかつ次に伝統的な方法でパターニングされて下部酸化物層２８を提供する。次に、半導体層１４が、好ましくはエピタキシャル層が、例えば、伝統的な単結晶エピタキシャル層形成工程を使用して基板１２の上に形成される。形成されたエピタキシャル層の厚さは約５〜２００ミクロンであり、かつより好ましくは約５〜２５ミクロンであり、かつ一般的には部材２０および２２に対して望まれる最終的な高さ４３に対応する。
【００２６】
下部酸化物層２８の上に形成されるエピタキシャル層の部分は、知られているように、本来多結晶として形成されかつ従って多結晶領域４６（これは後にエッチングされて多結晶部分１６を提供する）を提供する。
【００２７】
一般に、基板１２はｐまたはｎ型としてドーピングすることができる。しかしながら、基板１２およびエピタキシャル層１４の双方に対するドーピング型および濃度はある程度、後に詳細に説明するように、使用されるべき特定の空洞形成プロセスに依存する。
【００２８】
図８においては、トレンチ３０が、例えば、反応性イオンエッチング（ＲＩＥ）によって形成される。また、図８には示されていないが、好ましくは同じエッチング工程で、サイズモ質量１８、ばね２４、および部材２０および２２を含む図１に示される他の構造のすべてがパターニングされる。トレンチ３０に対するエッチングは酸化物層２８上で停止するが、他のセンサ構造をパターニングするためのエッチングは基板１２まで下に伸びることに注目すべきである。これらの他の構造のためのエッチングの深さを制御するために計時エッチング（ｔｉｍｅｄ  ｅｔｃｈ）が使用される。トレンチ３０は、例えば、約１〜２ミクロンの幅である。
【００２９】
図９は、部材２２の下の空洞４０の形成を示す。一般に、空洞４０はセンサの可動部分の自由な運動を可能にするため基板１２から十分な材料を除去するエッチング（しばしば解放エッチング（ｒｅｌｅａｓｅ  ｅｔｃｈ）と称される）によって形成される。この解放エッチングのために使用されるエッチング剤（ｅｔｃｈａｎｔ）はホール２６を通過しエッチングの一様性を改善する。後に説明するように、空洞４０を形成するために使用できるいくつかの処理の選択肢がある。しかしながら、当業者は以下に説明しない他の伝統的な代替処理も、もし以下に説明するセンサの構造的特性と適合すれば、空洞４０を形成するために使用できることを認識するであろう。
【００３０】
一般に、空洞４０は約５ミクロンより大きいギャップ寸法４２を提供するために十分な深さまでエッチングされる。ギャップ寸法４２はより典型的には約１〜５０ミクロンの間におよび、かつより好ましくは約１〜２０ミクロンである。また、好ましい手法によれば、部材２２の頭部面２１は直接エッチング剤に露出されて空洞４０を形成する。これは解放エッチングの前に部材上に非単結晶材料の層が形成されるいくつかの従来の手法と対比されるものである。
【００３１】
以下に説明するように、基板１２およびエピタキシャル層１４は一般に高いエッチング選択性が達成できるようにドーピングされる。また、以下に述べる大部分の場合に、基板および半導体層は反対の導電型を有するようドーピングされる。解放エッチングの間に使用されるエッチング剤のエッチング選択性は一般にエピタキシャル層１４に対して基板１２の選択性が約１０：１より大きくなりかつより好ましくは約５０：１より大きくされる。いっそう大きな選択性も以下に述べるように可能である。
【００３２】
この高いエッチング選択性（ｅｔｃｈ  ｓｅｌｅｃｔｉｖｉｔｙ）は従来の微細構造プロセスよりも重要な利点となり、それはこれによって相対的に大きな高さおよび高いアスペクト比の容量フィンガの形成が可能になるためである。そのような大きな高さおよび高いアスペクト比は大きな信号対雑音比およびセンサのためのより大きな容量を可能にする（従って、より低いまたはより小さい加速力が測定できる）。
【００３３】
＜工程オプション１：バイアスなしの選択的エッチング＞
第１の空洞エッチング手法においては、空洞４０は硝酸およびフッ化水素酸（ＨＦ）（ｎｉｔｒｉｃ  ａｎｄ  ｈｙｄｒｏｆｌｕｏｒｉｃ  ａｃｉｄ）の水との混合物によって形成されるエッチング剤によるエッチングによって形成される。好ましくは、前記混合物に酢酸（ａｃｅｔｉｃ  ａｃｉｄ）のような有機酸も与えられる。好ましい混合比は容積で酢酸：硝酸：ＨＦにつき約８：３：１である。そのような好ましい混合物は、例えば、約セ氏２５度の温度で空洞４０をエッチングするのに適しており、この場合基板におけるシリコンのエッチング速度は毎分約１ミクロンである。
【００３４】
前記エッチング剤はエピタキシャル層に関して基板につき約１００：１の選択性を達成することができる。この選択性は基板１２を好ましくは約１Ｅ１８原子／立方センチメートル（アトム／ｃｍ３）より大きな高いドーパント濃度（ｐまたはｎ型の）を有するようドーピングすることによって達成される。半導体層１４は基板１２のものと反対導電型にドーピングされて好ましくは約１Ｅ１６アトム／ｃｍ３より小さなドーパント濃度をもつようにされる。
【００３５】
上に述べたドーパント濃度はここで説明されたエッチング選択性を可能にする。基板のドーピングは好ましくはウエーハ製造からイントリンシックドーピングされた（ｉｎｔｒｉｎｓｉｃａｌｌｙ  ｄｏｐｅｄ）材料で開始することにより達成される。前記半導体層のドーピングは、例えば、エピタキシャル層形成の間にイントリンシック・インシトゥドーピング（ｉｎｔｒｉｎｓｉｃ  ｉｎ−ｓｉｔｕ  ｄｏｐｉｎｇ）によって行われる。しかしながら、基板およびエピタキシャル層のドーピングはまた他の伝統的な方法で行うこともできる。
【００３６】
＜工程オプション２：電気化学的エッチング＞
この工程オプションに対しては、基板１２は約１Ｅ１８アトム／ｃｍ３より大きなドーパント濃度をもつよう強くドーピングされかつｐまたはｎ型ドーピングすることができる。エピタキシャル層１４は、たとえドーパントの導電型が基板１２をドーピングするために使用されたものと同じであっても、ｐまたはｎ型にドーピングできるが、ドーパント濃度は約１Ｅ１６アトム／ｃｍ３より小さくすべきである。適切なエッチング剤はＨＦであり、かつ基板１２はエッチングの間にエッチング剤溶液の電位に関して、例えば、約１〜１０ボルト（Ｖ）に電気的にバイアスされる。前記ＨＦは、例えば、重量で５パーセントＨＦの水溶液でありかつエッチングは約セ氏２５度で行うことができる。
【００３７】
ここではＨＦが説明されているが、他のエッチング剤もまたこの電気化学的エッチングのために使用できる。この工程オプションに対しては、エッチング選択性は概略的に約３００：１より大きくかつ典型的には約３００：１〜１，０００：１になるものと期待される。（基板：エピタキシャル層）。また、基板のバイアスは伝統的な背面ウエーハコンタクトによって行うことができる。
【００３８】
＜工程オプション３：ＴＭＡＨエッチング＞
ここでは、基板１２はｐ型ドーパントによって強く（ｈｅａｖｉｌｙ）または弱く（ｌｉｇｈｔｌｙ）ドーピングされる。もしセンサが相補金属酸化物半導体（ＣＭＯＳ）装置を備えたチップ上に集積される場合はこの工程オプションにおいてはｐ型ドーパントが基板１２のドーピングのために使用されるのが好ましく（後により詳細に説明する）、しかしながらそうでない場合はｎ型ドーパントを。使用できることに注目すべきである。エピタキシャル層１４はｎ型ドーパントを使用して約１Ｅ１６アトム／ｃｍ３より低いドーパント濃度を有するようドーピングされる。サイズモ質量１８およびすべての部材２０および２２を含む微細構造はエッチングの間に、例えば、約１〜１０Ｖだけエッチング剤溶液に対して電気的にバイアスされる。エッチング剤は、例えば、２０パーセント重量の水溶液のテトラメチルアンモニウム水酸化物（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ：ＴＭＡＨ）であり、かつエッチングは、例えば、約セ氏９０度の温度でバイアスの間に行われる。エッチング選択性は一般に約３００：１より大きくかつ典型的には約３００：１〜１，０００：１であることが予期される。一般に、このエッチングの間に、上に述べたように電気的にバイアスされる材料は実質的にエッチングされない状態に留まる。
【００３９】
前記パターニングされた微細構造のバイアスは１つの手法では前記微細構造のすべての部分をおおうブランケットシリサイドおよび金属被着またはデポジションを行うことによって達成できる。前記バイアスが次にエッチングの間にブランケット層に供給される。前記シリサイドおよび金属層は解放エッチングの後に除去される。
【００４０】
＜工程オプション４：多孔性シリコンエッチング＞
この工程オプションにおいては、基板１２に多孔性シリコン層（ｐｏｒｏｕｓｓｉｌｉｃｏｎ  ｌａｙｅｒ）が形成され、酸化され、かつ次にエッチングされて空洞４０を提供する。多孔性シリコンの形成は技術的に知られておりかつ「犠牲層としての多孔性シリコンの付加（Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｐｏｒｏｕｓ  Ｓｉｌｉｃｏｎ  ａｓ  ａ  Ｓａｃｒｉｆｉｃｉａｌ  Ｌａｙｅｒ）」、ダブリュ・ラング（Ｗ．Ｌａｎｇ）他、ソリッドステートセンサおよびアクチュエイタに関する第７回国際会議、技術論文の要約、トランスデューサ、１９９３年６月７〜１０日、パシフィコ横浜、日本、ｐｐ．２０２〜２０３、参照のためここに導入、に概略的に記載されている。
【００４１】
図１１〜図１３は、この多孔性シリコン工程オプションに係わる図１の加速度計の形成における引き続くステップを示す断面図である。これらの図は特に図３に示された最終構造に対応する。図１１において、エピタキシャル層１４が基板１２の上に形成されている。しかしながら、この処理のオプションにおいては、処理のこの時点では下部酸化物層２８は上の場合のようには存在しない。その結果、エピタキシャル層１４（およびこの実施形態においては最終的なセンサ構造）は多結晶領域または部分を含まない。従って、図１の多結晶部分１６はこの実施形態においては単結晶部分であろう。
【００４２】
図１２において、部材２０および２２ならびに微細構造の残りが、例えば、ＲＩＥによってパターニングされている。また、多孔性シリコンの形成のための準備において、タングステンシリサイド（ｔｕｎｇｓｔｅｎ  ｓｉｌｉｃｉｄｅ）のような背面コンタクトが基板１２上に形成される。
【００４３】
図１３を参照すると、多孔性シリコン層５２が伝統的な多孔性シリコン技術を使用して形成される。多孔性シリコン層５２は、例えば、約５ミクロンの厚さを有する。この厚さは、以下の説明から分かるように、後に下部酸化物層２８の最終的な厚さに対応することになることが注目されるべきである。多孔性シリコン層５２は、例えば、背面コンタクト５０を使用して約１〜１０Ｖだけエッチング剤溶液に対して基板１２を電気的にバイアスすることにより形成される。エッチング溶液は基板１２の表面と化学的に反応することにより多孔性シリコン層５２を形成しかつ約セ氏２５度の温度で使用される５重量パーセントのＨＦ溶液とすることができる。また、背面コンタクト５０は他の処理オプションに従ってバイアスを行うための有用な手法でもあることに注目すべきである。
【００４４】
上述のようにして多孔性シリコン層５２が形成された後、それは例えば、約２時間の間約セ氏１，０００度で酸素雰囲気中で熱酸化される。結果として層５２のシリコン酸化物層への実質的な変換が生じ、それは酸素が急速に多孔性シリコンにわたり拡散するからである。
【００４５】
空洞４０を形成するために、シリコン酸化物層は、例えば、ＨＦ溶液を使用してエッチングされる。半導体部材２０および２２または基板１２に関する酸化された多孔性シリコンに対するエッチング剤のエッチング選択性はおおざっぱにいって約１０，０００：１より大きく従って実質的に酸化物層５２のみがエッチングされる。
【００４６】
一般に、解放エッチングの間は、酸化物層５２のすべての露出された部分は除去されることになる。解放エッチングの後に、除去されなかった酸化物層５２の部分は当業者によって認識されるようにほんの少しの相違を有するが図１の下部酸化物層２８と等価な酸化物層を提供することに注目すべきである。例えば、空洞４０に対する下部酸化物層２８の高さは図１に示されるものからやや下にシフトされる。
【００４７】
＜工程オプション５：バイアスなしの選択的異方性エッチング＞
工程オプション５においては、基板１２は約１Ｅ１６アトム／ｃｍ３より低いドーパント濃度を有するようｐまたはｎ型に軽くドーピングされる。エピタキシャル層１４は約１Ｅ１８アトム／ｃｍ３より大きいドーパント濃度まで反対導電型で強くドーピングされる。使用できるエッチング剤は伝統的なＴＭＡＨ溶液または伝統的なエチレンジアミンおよびピロカテコール溶液（ｅｔｈｙｌｅｎｅｄｉａｍｉｎｅ  ａｎｄ  ｐｙｒｏｃａｔｅｃｈｏｌ  ｓｏｌｕｔｉｏｎ：ＥＤＰｓｏｌｕｔｉｏｎ）を含む。ＴＭＡＨ溶液は、例えば、約重量で２０パーセントのＴＭＡＨ水溶液であり、かつエッチングは約セ氏９０度で行うことができる。ＥＤＰ溶液は概略的に「半導体センサ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｅｎｓｏｒｓ）」、エス・エム・セ（Ｓ．Ｍ．Ｓｚｅ）、編集者、ｐ．４６（これは２．４章の、バルクマイクロマシニング（Ｂｕｌｋ  Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ）の一部である。他のＥＤＰ参照文献はｐ．８８に列挙されている）、ジョン・ウイリー・アンド・ソンズ（Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ）、ニューヨークに記載されており、かつＴＭＡＨ溶液はさらに「バルクマイクロマシニング技術（Ｂｕｌｋ  Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ）」、３章、エル・リスティック（Ｌ．Ｒｉｓｔｉｃ）他に、かつ「センサ技術および装置（Ｓｅｎｓｏｒ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅｓ）」、エル・リスティック、編集者、アーテク・ハウス（Ａｒｔｅｃｈ  Ｈｏｕｓｅ）、ボストン、１９９４年、ｐｐ．４９以下に記載されており、これらは各々参照のためすべてここに導入される。また、エチレンジアミンまたはピロカテコールはいくつかの場合においては多分別個に使用できるものと考えられる。ＴＭＡＨまたはＥＤＰ溶液に対するエッチング選択性は約１００：１より大きい。
【００４８】
エピタキシャル層１４はここでは強くドーピングされるから、もしあるトランジスタ回路ブロックが同じ半導体基板１２上に集積されるべきであれば、強くドーピングされたエピタキシャル層１４の上に弱くドーピングされた（ｌｉｇｈｔｌｙ−ｄｏｐｅｄ）エピタキシャル層を形成するために伝統的な選択的エピタキシャル被着プロセスを使用することが必要である。次にトランジスタは弱くドーピングされた選択的エピタキシャル層に形成できる。該選択的エピタキシャル層はチップのセンサ領域内に形成されないであろう。また、該選択的エピタキシャル層は好ましくはレフィル酸化物層３２の形成および平坦化（ｐｌａｎａｒｉｚａｔｉｏｎ）の後に形成される。
【００４９】
＜空洞形成の後の最終処理＞
図１０に示されるように、空洞４０が形成された後に、レフィル酸化物層３２が、例えば、基板１２上の露出面をおおう（ｂｌａｎｋｅｔｓ）化学蒸着（ＣＶＤ）被着された酸化シリコン層として形成される。レフィル酸化物層３２の厚さは、例えば、約１〜１０ミクロンである。
【００５０】
例えば上で示した５つの工程オプションの内の１つを使用して空洞４０を形成したのに続き、センサの微細構造要素は約１Ｅ１８アトム／ｃｍ３より大きなより高いドーパント濃度を持つようドーピングされそれによってセンサ部品またはセンサの構成要素の導電率が比較的高くなる（すなわち、電気抵抗が低くなる）ようにすべきである。低い電気抵抗は前記フィンガが効率的な電極として作用するために望ましいものである。これは、１つの手法では、適切な種類のドーパント、例えばリン（ｐｈｏｓｐｈｏｒｏｕｓ）、をレフィル酸化物層に、その形成の間にリンケイ酸塩ガラス（ＰＳＧ）を形成することなどにより、提供することによって達成できる。この場合、リンのドーパントはレフィル酸化物層３２からセンサ要素内へかつセンサ要素にわたり拡散し、従ってそれらが比較的高いドーパント濃度を持つようになる。この拡散は他の処理工程の高い温度のため犠牲的エッチングの間にレフィル酸化物層３２の一部を後に除去する前に生じる。また、イオン注入またはホスフィン（ｐｈｏｓｐｈｉｎｅ）ガスによる気相ドーピングのような他のドーピング方法を上の手法の代りに使用することも可能なことに注目すべきである。
【００５１】
次に、レフィル酸化物層３２が基板１２の他の部分の上に形成されるべきトランジスタ回路ブロック（図示せず）におけるトランジスタの形成の準備として伝統的な技術を使用して平坦化される。
【００５２】
前記トランジスタ回路ブロックは一般に金属層３４における適切な金属ラインのトレースパターンを使用して電気的に接続される電気回路を含む。本発明の大きな利点は上に述べたようなセンサが該回路ブロックのトランジスタまたは他の受動デバイスと共に集積できることである。前記回路ブロックはＣＭＯＳ集積回路のようにｎおよびｐ型両方のトランジスタを含むことができる。本発明の半導体構造１０を備えたＣＭＯＳデバイスの集積は、該ＣＭＯＳ回路ブロックを含むエピタキシャル層１４のその部分のドーピングレベルがｐまたはｎウェルおよびＣＭＯＳデバイスを形成するのに適しているために可能になる。言い換えれば、前記エピタキシャル層は回路ブロック領域において強くドーピングされる必要がない。
【００５３】
トランジスタ回路ブロックを形成した後、微細構造またはセンサの可動部分の上のレフィル酸化物層３２の部分が伝統的な犠牲的エッチング処理を使用して除去される。特に、この犠牲的エッチングは、例えば、部材２０および２２の間の領域からレフィル酸化物層を除去する。例えば、フッ化水素酸を使用して前記犠牲的エッチングを行なうことができる。
【００５４】
他の実施形態では、前記処理シーケンスを換えることが可能なことに注目すべきである。例えば、空洞４０はトランジスタ回路ブロックの形成の後に形成することができる。この場合、レフィル酸化物層３２はトランジスタを形成した後にチップのセンサ部分から除去され、従って空洞４０が次にエッチングされるようにすることができる。
【００５５】
【発明の効果】
以上から、半導体基板における空洞の上に横たわる単結晶部材を有する新規な半導体構造およびそのためのプロセスが提供されたことが理解されるべきである。本発明に従って形成されたセンサは低減された寄生容量、改善された機械的特性、およびより高い信号対雑音比を有する。
【００５６】
また、本発明のセンサは低圧化学蒸着によって形成された幾つかの従来の多結晶シリコン微細構造に見られる応力またはストレスの問題を避ける高いアスペクト比の横型構造が可能である（これらの従来の構造におけるクラックはより厚い多結晶シリコン被着に対してより一層大きくなる）。さらに、本発明のセンサは同じチップ上にトランジスタと共に容易に集積できる。
【００５７】
上に述べたセンサにおいて使用される単結晶微細構造は低い内部ストレスを含み従来の構造に対して卓越した材料特性を有する。達成された高いエッチング選択性は一様に再現可能な構造を可能にする。さらに、センサフィンガおよび他の構成要素をパターニングするためにＲＩＥを使用することは一様なトレンチ幅および明確な（ｗｅｌｌ−ｄｅｆｉｎｅｄ）垂直側壁を含むシリコンにおける伝統的なトレンチのエッチングの利点を活用する。最後に、基板が強くドーピングされる上述の処理工程に対して、基板はセンサのためのグランド面として作用しかつセンサ構造を不利な酸化物帯電効果（ｏｘｉｄｅ  ｃｈａｒｇｉｎｇ  ｅｆｆｅｃｔｓ）に実質的に敏感でないものとし、これはセンサの放射堅固性（ｒａｄｉａｔｉｏｎ  ｈａｒｄｎｅｓｓ）を改善する。
【００５８】
本発明の半導体構造およびプロセスの用途は前方および側部エアバッグ配備、化学センサ、同時的なｘおよびｙ軸検知、および自動車の乗車制御調整（ａｕｔｏｍｏｔｉｖｅ  ｒｉｄｅ  ｃｏｎｔｒｏｌ  ａｄｊｕｓｔｍｅｎｔ）のための加速度計において使用することを含む。例えば、化学センサはある気体または液体化学薬品に敏感なポリマーまたは金によってコーティングされた微細構造のカンチレバーによって形成できる。該カンチレバーが検知される化学薬品の影響により応力を受けた場合、該応力は光学的にまたは容量変化によって測定することができる。
【００５９】
以上の説明は単に本発明の例示的な方法および実施形態を開示しかつ説明したものである。当該技術に習熟した者によって理解されるように、本発明はその精神および本質的な特性から離れることなく他の特定の形式で実施できる。したがって、本発明の開示は、特許請求の範囲に記載された、本発明の範囲を、制限するものではなく、例示することを意図している。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる加速度計を示す頭部平面図である。
【図２】図１の加速度計の断面図である。
【図３】図１の加速度計の断面図である。
【図４】図１の加速度計の断面図である。
【図５】図１の加速度計の断面図である。
【図６】図１の加速度計の断面図である。
【図７】図１の加速度計の形成における順次的な工程を示す断面図である。
【図８】図１の加速度計の形成における順次的な工程を示す断面図である。
【図９】図１の加速度計の形成における順次的な工程を示す断面図である。
【図１０】図１の加速度計の形成における順次的な工程を示す断面図である。
【図１１】多構成シリコン形成を使用した別の実施形態に係わる図１の加速度計の形成における順次的な工程を示す断面図である。
【図１２】多構成シリコン形成を使用した別の実施形態に係わる図１の加速度計の形成における順次的な工程を示す断面図である。
【図１３】多構成シリコン形成を使用した別の実施形態に係わる図１の加速度計の形成における順次的な工程を示す断面図である。
【符号の説明】
１０  加速度計
１２  半導体基板
１４  半導体層
１６  多結晶部分
１８  サイズモ質量
２０  可動部材
２２  静止部材
２４  バネ
２６  ホール
２８  下部酸化物層
３２  レフィル酸化物層
３４  金属層
３６  空洞面
３８  静止部材の底部面
４０  空洞
４２  ギャップ寸法
４３  部材２０または２２の高さ
４４  部材２０または２２の幅
【図１】
0004397440.tif 000002
【図２】
0004397440.tif 000003
【図３】
0004397440.tif 000004
【図４】
0004397440.tif 000005
【図５】
0004397440.tif 000006
【図６】
0004397440.tif 000007
【図７】
0004397440.tif 000008
【図８】
0004397440.tif 000009
【図９】
0004397440.tif 000010
【図１０】
0004397440.tif 000011
【図１１】
0004397440.tif 000012
【図１２】
0004397440.tif 000013
【図１３】
0004397440.tif 000014