(57)【特許請求の範囲】
【請求項１】
基板上にＡｌを含む化合物半導体よりなるバッファ層、サブコレクタ層およびコレクタ層を順に積層する工程と、
前記コレクタ層および前記サブコレクタ層の一部をエッチングにより除去してコレクタ領域を形成するとともに、前記バッファ層の一部を露出させる工程と、  前記バッファ層の露出部分にＡｌを含む化合物半導体よりなる埋め込み領域を成長させ、その表面に酸化保護用のキャップ層を成長させる工程と、
前記コレクタ領域および前記キャップ層上にまたがってベース層を積層する工程と、
前記コレクタ領域の上方で前記ベース層上にメサ形状のエミッタ領域およびエミッタ電極を形成する工程と、
前記エミッタ領域を除く前記ベース層の一部または全部の上にベース電極を形成する工程と、
前記コレクタ領域、前記キャップ層および前記埋め込み領域の一部をエッチングにより除去するとともに、残留した埋め込み領域を酸化させて前記コレクタ領域よりも低誘電率の絶縁領域を形成する工程と、
前記コレクタ領域のエッチングにより除去した部分にコレクタ電極を形成する工程と、
を含むことを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。
【請求項２】
前記バッファ層、前記サブコレクタ層および前記コレクタ層を順に積層する工程、エッチングにより前記コレクタ領域を形成するとともに、前記バッファ層の一部を露出させる工程、ならびに前記埋め込み領域および前記キャップ層を成長させる工程を同一の成長装置内でおこなうことを特徴とする請求項１に記載のヘテロ接合型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、III-Ｖ族化合物半導体などからなり、高速動作特性（高周波特性）に優れたヘテロ接合型バイポーラトランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
III-Ｖ族化合物半導体からなるヘテロ接合型バイポーラトランジスタは、高出力電子デバイスとしてのみならず、マイクロ波やミリ波用または超高速光通信用の超高速電子デバイスとして注目されている。一般に、ヘテロ接合型バイポーラトランジスタは、半導体基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層が順に積層され、そのエミッタ層がメサ形状に加工された素子構造を有する。エミッタ電極はエミッタキャップ層上に形成される。また、ベース電極は、メサをなすエミッタの側部のベース層上に形成される。コレクタ電極はサブコレクタ層上に形成される。
【０００３】
高速動作特性の指標の一つとして最大発振周波数ｆｍａｘがある。最大発振周波数ｆｍａｘは、電力利得が１となる周波数のことであり、つぎの（１）式で表される。
ｆｍａｘ  ＝√（ｆＴ／（８πＲｂ・Ｃｂｃ））  ・・・（１）
ただし、ｆＴは、電流利得が１となる周波数、すなわち遮断周波数である。また、Ｒｂは、ベースに寄生する抵抗であり、Ｃｂｃは、ベース−コレクタ間に寄生する接合容量である。したがって、上記（１）式より明らかなように、ヘテロ接合型バイポーラトランジスタの高速動作特性を確保する、すなわち最大発振周波数ｆｍａｘを高めるには、寄生抵抗Ｒｂおよび寄生容量Ｃｂｃを低減することが重要である。
【０００４】
従来、寄生容量Ｃｂｃを低減する方法として、ＧａＡｓ系のヘテロ接合型バイポーラトランジスタにあっては、ベース層のうちメサ型のエミッタ層の直下を除く領域（以下、外部ベース領域とする）の下に位置するコレクタ部分およびサブコレクタ部分に酸素または水素を領域選択的にイオン注入する方法が知られている。これは、外部ベース領域の下の部分をイオン注入により半絶縁化して高抵抗化し、これによってベース−コレクタ間の実質的な接合面積を減少させ、ベース−コレクタ間の寄生容量Ｃｂｃを低減させるものである。
【０００５】
また、ＩｎＰ系のヘテロ接合型バイポーラトランジスタにおいては、ＧａＡｓ系のようなイオン注入による高抵抗化が困難である。そのため、外部ベース領域の下に位置するサブコレクタ部分を選択的にエッチング除去し、この除去領域にアンドープの半導体層を埋め込むことによって、寄生容量Ｃｂｃを低減する方法が知られている。
【０００６】
前述した寄生容量Ｃｂｃは、ヘテロ接合型バイポーラトランジスタをエミッタ接地で駆動した場合に逆バイアスされるベース−コレクタ間の容量、すなわち真性のコレクタ層が空乏化されたときに平行平板コンデンサとして作用するｐ型ベース層とｎ型サブコレクタ層との間の容量として現れ、つぎの（２）式で表される。
Ｃｂｃ＝εＳ・Ｓｂｃ／ｄｃ  ・・・（２）
ただし、εＳはコレクタ層の誘電率、Ｓｂｃはベース−コレクタ間の接合面積、ｄｃはコレクタ層の厚さである。具体的には、コレクタ層をなす化合物半導体の、空気の誘電率ε０に対する比誘電率（εＳ／ε０）は１１〜１３程度であり、ＧａＡｓでは１３．２、ＩｎＰでは１２．４である。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した外部ベース領域下のコレクタ部分およびサブコレクタ部分にイオン注入をおこなう方法では、打ち込んだイオンによって半導体層が損傷を受けるため、ベースに寄生する抵抗Ｒｂの増大を招く。したがって、仮に寄生容量Ｃｂｃを低減させることができても、前記（１)式に示されるように、最大発振周波数ｆｍａｘを高めることができなくなることが懸念される。
【０００８】
また、上述した外部ベース領域下のサブコレクタ部分をエッチングする方法では、エッチングマスクの位置ずれなどの要因により外部ベース領域直下の部分を制御性良く除去することが困難であり、寄生容量を十分に除去することができないという問題点がある。
【００１０】
本発明は、上記問題点に鑑みてなされたものであって、ベース−コレクタ間の寄生容量Ｃｂｃの低減を図
り、かつ最大発振周波数ｆｍａｘを向上させてなるヘテロ接合型バイポーラトランジスタを制御性良く製造するための製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかるヘテロ接合型バイポーラトランジスタの製造方法は、基板上に積層したサブコレクタ層およびコレクタ層の一部をエッチングにより除去してコレクタ領域を形成するとともに、バッファ層の一部を露出させ、その露出部分にＡｌを含む化合物半導体よりなる埋め込み領域を成長させる。ここまでの工程は同一の成長装置内でおこなわれる。そして、ベース層、メサ形状のエミッタ領域、エミッタ電極およびベース電極を形成した後、前記埋め込み領域を酸化させてコレクタ領域よりも低誘電率の絶縁領域を形成し、さらにコレクタ電極を形成するようにしたものである。
【００１４】
この発明によれば、イオン注入をおこなわずに、外部ベース領域の下に、Ａｌを含む化合物半導体を酸化させた化合物からなる絶縁体を形成するため、ベース−コレクタ間の寄生容量Ｃｂｃが低減し、かつ最大発振周波数ｆｍａｘが向上したヘテロ接合型バイポーラトランジスタを製造することができる。また、バッファ層、サブコレクタ層およびコレクタ層の基板上への積層と、サブコレクタ層およびコレクタ層のエッチングと、Ａｌを含む化合物半導体よりなる埋め込み領域の成長を同一の成長装置内でおこなうため、半導体層の表面が酸化するのを防ぐことできるので、良好な膜を形成することができる。また、半導体層の表面に生成される酸化膜を除去する手間が省ける。
【００１５】
【発明の実施の形態】
以下に、本発明にかかるヘテロ接合型バイポーラトランジスタの製造方法の実施の形態について図１〜図８を参照しつつ詳細に説明する。
【００１６】
図１は、本発明にかかるヘテロ接合型バイポーラトランジスタの製造方法により製造されたヘテロ接合型バイポーラトランジスタの構造の一例を示す斜視図であり、図２は、図１の切断線II−IIにおける縦断面図である。
このヘテロ接合型バイポーラトランジスタでは、基板１上にバッファ層２が積層され、そのバッファ層２の一部の領域上にサブコレクタ領域３が形成されている。バッファ層２の残りの領域上には絶縁領域４が形成されている。
【００１７】
サブコレクタ領域３上にはコレクタコンタクト層５が積層されており、そのコレクタコンタクト層５の一部の領域上にコレクタ領域６が形成されている。コレクタコンタクト層５の残りの領域上にはコレクタ電極７が形成されている。絶縁領域４上にはキャップ層８が積層されており、そのキャップ層８およびコレクタ領域６上にわたってベース層９が積層されている。
【００１８】
ベース層９上には、エミッタ領域１０が形成されており、その周囲を囲むようにベース電極１１が形成されている。ベース電極１１の一部は、絶縁領域４の上方に位置している。すなわち、外部ベース領域の一部の領域下は絶縁領域４となっている。エミッタ領域１０とベース電極１１とは図示しないＳｉＮまたはポリイミド等の絶縁体により互いに絶縁されている。エミッタ領域１０上にはエミッタ電極１２が形成されている。図１および図２において、符号１３は、ベース電極１１とともに積層された金属層である。
【００１９】
基板１は、特に限定しないが、たとえば（１００）面を主表面とする半絶縁性のＩｎＰ基板である。バッファ層２は、Ａｌを含む化合物半導体、たとえばＩｎＡｌＡｓでできている。サブコレクタ領域３は、たとえば高濃度のｎ型不純物を含むＩｎＰでできており、放熱特性を向上させるとともにコレクタ抵抗を下げる働きを有する。コレクタコンタクト層５は、たとえば高濃度のｎ型不純物を含むＩｎＧａＡｓの薄膜であり、コレクタ電極７をサブコレクタ領域３にオーミック接触させる働きを有する。コレクタ領域６は、たとえば不純物をドーピングしていない真性のＩｎＰでできている。
【００２０】
絶縁領域４は、Ａｌを含む化合物半導体を酸化してなる化合物、たとえば真性のＩｎＡｌＡｓを酸化してなる化合物でできている。キャップ層８は、たとえばＩｎＰでできており、製造プロセス中に製造途中の素子表面が酸化するのを防ぐために設けられる。ベース層９は、たとえば高濃度のｐ型不純物を含むＧａＡｓＳｂでできている。エミッタ領域１０は、ベース層９よりもバンドギャップが大きな材料、たとえばｎ型のＩｎＡｌＡｓからなるエミッタ層およびｎ型のＩｎＧａＡｓからなるエミッタキャップ層により構成されている。エミッタ電極１２およびベース電極１１は、たとえばＷＳｉまたはＴｉ／Ｐｔ／Ａｕ等の積層体でできている。コレクタ電極７はたとえばＴｉ／Ｐｔ／Ａｕ等の積層体でできている。
【００２１】
なお、図示省略したが、図１および図２に示す構成のヘテロ接合型バイポーラトランジスタは、ＳｉＮまたはポリイミド等の絶縁体よりなる層間絶縁膜により被覆されている。そして、その層間絶縁膜に開口されたコンタクトホールを介してコレクタ電極７、ベース電極１１およびエミッタ電極１２にそれぞれＴｉ／Ｐｔ／Ａｕ等の積層体よりなる配線が接続され、さらにその最表面がパッシベーション膜により被覆されている。
【００２２】
つぎに、図１および図２に示す構成のヘテロ接合型バイポーラトランジスタの製造方法の一例について図３〜図８を参照しながら説明する。
【００２３】
まず、（１００）面を主面とする化合物半導体、たとえば半絶縁性のＩｎＰからなるウエハを成長装置内に入れ、そのウエハよりなる基板１上に、有機金属気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法を用いて、たとえばＩｎＡｌＡｓからなるバッファ層２をエピタキシャル成長させる。同様にして、その上全面にたとえば高濃度のｎ型不純物を含むＩｎＰからなるサブコレクタ層３１、高濃度のｎ型不純物を含むＩｎＧａＡｓからなるコレクタコンタクト層５１、および不純物をドーピングしていない真性のＩｎＰからなるコレクタ層６１を順にエピタキシャル成長させる。ここまでの状態が図３に示されている。
【００２４】
つづいて、コレクタ層６１上にＳｉＮ等の誘電体材料からなる層を積層させ、その上にレジストを塗布する。そして、そのレジスト膜をフォトリソグラフィ技術によりパターニングし、レジストの残留部分をマスクとしてＳｉＮ等からなる層をドライエッチングして選択成長マスク２０１を形成する。
【００２５】
この選択成長マスク２０１を用いて、成長装置内を７０Ｔｏｒｒ（９３．３ｈＰａ）に制御し、かつＰＨ3 等のガスを５００ｓｃｃｍ程度の流量で流しながら、成長温度付近であるたとえば６００℃まで昇温し、その後、ＰＨ3 等のガスを流しながら、塩素または臭素を含むメタン化合物、たとえば四臭化炭素（ＣＢｒ4 ）を５０〜１００ｓｃｃｍ程度の流量で同時に流して、コレクタ層６１、コレクタコンタクト層５１およびサブコレクタ層３１をエッチングする。これによって、図４に示すように、選択成長マスク２０１の下に、サブコレクタ領域３、コレクタコンタクト層５およびコレクタ層６２が形成される。
【００２６】
このエッチングの際、バッファ層２を構成するＩｎＡｌＡｓはＣＢｒ4 によってほとんどエッチングされないため、特別にエッチング時間を管理しなくても、サブコレクタ層３１およびコレクタ層６１を構成するＩｎＰ、ならびにコレクタコンタクト層５１を構成するＩｎＧａＡｓのみが選択的にエッチングされて除去される。なお、ＣＢｒ4 の代わりにＨＣｌをエッチングガスとして用いることもできる。
【００２７】
その場合、ＩｎＡｌＡｓもエッチングされてしまうため、ＩｎＰおよびＩｎＧａＡｓのみを丁度エッチングするようにエッチング時間を制御する必要がある。
その他、エッチングガスとして、他のハロゲン元素を含むガス（たとえば、ＣＣｌ4 やＣｌ4 のガス）や、ハロゲン元素の数が異なるガス（たとえば、ＣＨx Ｂｒ4-x （ｘ＝１，２，３））などを用いることもできる。
【００２８】
つづいて、上述したエッチングにより露出したＩｎＡｌＡｓの表面に、たとえばＩｎＡｌＡｓからなる埋め込み領域４１を、ほぼ選択成長マスク２０１とコレクタ層６２との界面の高さ位置まで選択的に成長させ、さらに後の工程での酸化を防ぐため、埋め込み領域４１の表面に酸化防止用のたとえばＩｎＰ薄膜よりなるキャップ層８１を成長させる。
【００２９】
埋め込み領域４１の成長中、ＣＢｒ4 等のエッチングガスを微量、たとえば１０ｓｃｃｍ程度の流量で流す。これは、後に選択成長マスク２０１を除去する際の除去性を損なわないようにするためである。ここまでの状態が図５に示されている。基板１上にバッファ層２を成長させる段階からキャップ層８１を成長させる段階まで、同一の成長装置内でおこなう。
【００３０】
つづいて、成長装置からウエハを取り出し、ＢＨＦ等により選択成長マスク２０１を除去する。その後、再び成長装置内にウエハを入れ、コレクタ層６２およびキャップ層８１の表面にわたって、たとえば高濃度のｐ型不純物を含むＧａＡｓＳｂからなるベース層９１、およびエミッタ層１０１を５３０℃程度の成長温度で順に成長させる。エミッタ層１０１は、たとえばｎ型のＩｎＡｌＡｓからなるエミッタ層の部分とｎ型のＩｎＧａＡｓからなるエミッタキャップ層の部分とからなる。ここまでの状態が図６に示されている。
【００３１】
つづいて、エミッタ層１０１上に、リフトオフ等の手法を用いてＷＳｉまたはＴｉ／Ｐｔ／Ａｕ等の積層体からなるエミッタ電極を選択的に形成する。そしてこのエミッタ電極をマスクとしてエミッタキャップ層のＩｎＧａＡｓを、たとえば硫酸と過酸化水素水と水の混合液を用いて選択的にウェットエッチングし、ＩｎＡｌＡｓのエミッタ層を露出させる。この際、ＩｎＡｌＡｓのエミッタ層はエッチングされないが、ＩｎＧａＡｓのエミッタキャップ層は、基板１に対して垂直な方向（すなわち縦方向）にエッチングされた深さと同じ長さ分だけ横方向にサイドエッチングされる。
【００３２】
その後、エミッタ層のＩｎＡｌＡｓを、たとえば塩酸と水の混合液を用いて選択的にウェットエッチングしてベース層９１を露出させる。ベース層９１のＧａＡｓＳｂはエッチングされない。このようにしてエミッタ層１０１をエッチングすることによって、図７に示すように、メサ形状のエミッタ、すなわちエミッタメサが形成される。図７において、符号１０はエミッタ領域、符号１２はエミッタ電極である。
【００３３】
つづいて、図７に示すように、露出したベース層９１およびエミッタメサ上にわたってＷＳｉまたはＴｉ／Ｐｔ／Ａｕ等の積層体を蒸着し、ベース電極層および金属層１３を形成する。その後、ＳｉＯx 等のダミーマスク２１１を用いてイオンミリング等の方法でベース電極層を加工し、ベース電極１１を形成する。ここまでの状態が図７に示されている。
【００３４】
つづいて、そのままの状態でベース層９１、キャップ層８１、コレクタ層６２および埋め込み領域４１の一部をたとえばドライエッチングにより除去し、コレクタコンタクト層５の一部を選択的に露出させる。このエッチングによりベース層９、コレクタ領域６およびキャップ層８が形成される。
【００３５】
ついで、酸化炉において水蒸気を流しながら加熱する方法により埋め込み領域４１のＩｎＡｌＡｓを選択的に酸化させる。これによって、埋め込み領域４１の残留部分は絶縁領域４となる。このとき、Ａｌを含んでいる部分だけが選択的に酸化して絶縁体であるＡｌx Ｉｎ1-x Ｏy になるので、酸化時間に関してはそれほど管理する必要はない。ここまでの状態が図８に示されている。
【００３６】
ここで、アイソレーションメサの形成については必ずしもおこなう必要はない。その理由は、埋め込み領域４１を酸化する際、ＩｎＡｌＡｓからなるバッファ層２が露出されているため、埋め込み領域４１の酸化とともにバッファ層２の表面付近が酸化し、絶縁化して高抵抗化するからである。なお、従来通り、半絶縁性基板１までエッチングするか、または半絶縁性基板１までイオン注入することによってアイソレーションメサを形成してもよい。
【００３７】
つづいて、ダミーマスク２１１を除去し、コレクタコンタクト層５の露出部分にＴｉ／Ｐｔ／Ａｕ等の積層体からなるコレクタ電極７をリフトオフ法などにより非セルフアライン的に形成する（図２参照）。しかる後、特に図示しないが、素子全体をＳｉＮまたはポリイミド等の絶縁体で埋め込み、各電極部分にコンタクトホールを開口させ、Ｔｉ／Ｐｔ／Ａｕ等の積層体を引き出し電極として配線することによって、エミッタメサ構造を有するヘテロ接合型バイポーラトランジスタが完成する。
【００３８】
上述したヘテロ接合型バイポーラトランジスタによれば、外部ベース領域の下の部分がＡｌx Ｉｎ1-x Ｏy よりなる絶縁領域４となっているため、コレクタ領域６がＩｎＰからなるヘテロ接合型バイポーラトランジスタの素子特性を犠牲にすることなく、そのベース−コレクタ間の寄生容量Ｃｂｃを効果的に低減し、その高速動作特性を十分に高めることができる。
【００３９】
また、ＩｎＡｌＡｓからなる埋め込み領域４１を選択的に酸化させることにより絶縁領域４を形成するので、従来のイオン注入によってコレクタ領域を選択的に高抵抗化するものと異なり、イオン注入によってベース層がダメージを受けて、ベースに寄生する抵抗Ｒｂが増大するような不具合を招来することがない。したがって、最大発振周波数ｆｍａｘが向上し、高速動作特性に優れた超高速・高出力のヘテロ接合型バイポーラトランジスタを実現することができる。
【００４０】
また、上述した実施の形態によれば、バッファ層２、サブコレクタ層３１、コレクタコンタクト層５１およびコレクタ層６１のエピタキシャル成長から、サブコレクタ層３１、コレクタコンタクト層５１およびコレクタ層６１のエッチングを経て、埋め込み領域４１の成長までを同一の成長装置内でおこなうため、半導体層の表面が酸化するのを防ぐことできるので、良好な膜を形成することができる。また、半導体層の表面に生成される酸化膜を除去する手間が省け、スループットが向上し、簡易にして効果的に、しかも歩留まり良く超高速・高出力のヘテロ接合型バイポーラトランジスタを製造することができる。
【００４１】
ちなみに、本実施の形態により製造されたヘテロ接合型バイポーラトランジスタでは、外部ベース領域下の絶縁領域４の比誘電率は８であるため、ベース−コレクタ間の寄生容量Ｃｂｃは、外部ベース領域下がコレクタ領域６と同じＩｎＰ（比誘電率は１２．４）の場合に比べて約５０％低減されている。
【００４２】
エミッタサイズが２×１０μｍ2で、かつベース−コレクタ間の接合面積が３×１５μｍ2のもので比較すると、本実施の形態により製造されたヘテロ接合型バイポーラトランジスタの最大発振周波数ｆｍａｘは前記（１）式より８５ＧＨｚである。それに対して、外部ベース領域下をコレクタ領域６と同じＩｎＰとした場合には、最大発振周波数ｆｍａｘは６０ＧＨｚである。したがって、本実施の形態によれば、超高速のヘテロ接合型バイポーラトランジスタが得られることが確認された。
【００４３】
なお、上述した実施の形態においては、本発明をＧａＡｓＳｂ／ＩｎＰ系のヘテロ接合型バイポーラトランジスタに適用した場合を例にして説明したが、本発明は、ＧａＡｓＳｂ／ＩｎＰ系のヘテロ接合型バイポーラトランジスタに限らず、たとえばＧａＡｓ基板に格子整合する材料よりなる系、たとえばＧａＡｓ／ＩｎＧａＰ系のヘテロ接合型バイポーラトランジスタにも適用できる。また、各層の厚みや層構造等については、要求される動作特性に応じて定めれば良いものであり、本発明はその要旨を逸脱しない範囲で種々設計変形可能である。
【００４５】
【発明の効果】
以上、説明したとおり、本発明によれば、バッファ層、サブコレクタ層およびコレクタ層の基板上への積層と、サブコレクタ層およびコレクタ層のエッチングと、Ａｌを含む化合物半導体よりなる埋め込み領域の成長を同一の成長装置内でおこなうため、半導体層の表面が酸化するのを防ぐことできるので、良好な膜を形成することができるとともに、半導体層の表面に生成される酸化膜を除去する手間が省け、簡易にして効果的に、しかも歩留まり良く超高速・高出力のヘテロ接合型バイポーラトランジスタを製造することができる。
【図面の簡単な説明】
【図１】  本発明にかかるヘテロ接合型バイポーラトランジスタの製造方法により製造されたヘテロ接合型バイポーラトランジスタの構造の一例を示す斜視図である。
【図２】  図１に示した切断線II−IIにおける縦断面図である。
【図３】  図１および図２に示した構成のヘテロ接合型バイポーラトランジスタの製造工程における途中までの段階を示す図である。
【図４】  図３に示した製造段階の続きを示す図である。
【図５】  図４に示した製造段階の続きを示す図である。
【図６】  図５に示した製造段階の続きを示す図である。
【図７】  図６に示した製造段階の続きを示す図である。
【図８】  図７に示した製造段階の続きを示す図である。
【図１】
0004558161.tif 000002
【図２】
0004558161.tif 000003
【図３】
0004558161.tif 000004
【図４】
0004558161.tif 000005
【図５】
0004558161.tif 000006
【図６】
0004558161.tif 000007
【図７】
0004558161.tif 000008
【図８】
0004558161.tif 000009