(57)【特許請求の範囲】
【請求項１】
帯域通過フィルター（ＢＰＦ）を内蔵した周波数偏移（ＦＳＫ）復調回路であって、
ＦＳＫ信号の位相をシフトして、位相偏移されたＦＳＫ信号を発生させるよう、前記ＦＳＫ復調回路の位相偏移器として用いられるＢＰＦと、
前記ＢＰＦに結合され、前記ＢＰＦの中心周波数を調整する自動校正ループと、
前記ＢＰＦの出力端に結合された第一入力端と、前記ＦＳＫ信号を受信する第二入力端とを有し、前記受信されたＦＳＫ信号を前記位相偏移されたＦＳＫ信号と位相差に関して比較して比較結果を出力する位相比較器と、
前記位相比較器に結合され、前記比較結果をデジタルデータに変換するアナログ／デジタル変換器（ＡＤＣ）と、
を含み、
前記自動校正ループは、
基準クロック信号を生成する発振器と、
前記発振器に結合され、前記基準クロック信号及び動作電圧に基づいて出力振幅を生成する積分器と、
前記積分器に結合された第一入力端と、前記発振器に結合された第二入力端とを有し、前記積分器の出力振幅を前記発振器の基準クロック信号の振幅と比較して比較結果を出力する振幅比較器と、
前記振幅比較器に結合された入力端と、前記積分器に結合された出力端とを有し、前記振幅比較器から出力された比較結果に基づいて前記積分器の動作電圧を調整するために使用される動作電圧調整器と、
を含む、
ことを特徴とするＦＳＫ復調回路。
【請求項２】
前記ＢＰＦ及び前記自動校正ループは、同じ構成要素を有することを特徴とする請求項１記載のＦＳＫ復調回路。
【請求項３】
前記ＢＰＦは、トランスコンダクタ−容量（ｇｍ−Ｃ）フィルターであることを特徴とする請求項１記載のＦＳＫ復調回路。
【請求項４】
前記積分器は、前記出力振幅に対応する単一利得周波数を有することを特徴とする請求項１記載のＦＳＫ復調回路。
【請求項５】
前記積分器の単一利得周波数は、前記ＢＰＦの中心周波数に対応することを特徴とする請求項４記載のＦＳＫ復調回路。
【請求項６】
前記積分器は、
前記発振器及び前記動作電圧調整器に結合され、前記基準クロック信号と及び前記動作電圧に基づいて駆動信号を生成するトランスコンダクタと、
前記トランスコンダクタに結合され、前記トランスコンダクタの駆動信号に基づいて充放電を行い、出力振幅を生成するコンデンサーと、
を含むことを特徴とする請求項１記載のＦＳＫ復調回路。
【請求項７】
ＢＰＦを内蔵した周波数変調（ＦＭ）復調回路であって、
ＦＭ信号の位相をシフトして、位相偏移されたＦＭ信号を発生させるよう、前記ＦＭ復調回路の位相偏移器として用いられるＢＰＦと、
前記ＢＰＦに結合され、前記ＢＰＦの中心周波数を調整する自動校正ループと、
前記ＢＰＦの出力端に結合された第一入力端と、前記ＦＭ信号を受信する第二入力端とを有し、前記受信された受信ＦＭ信号を前記位相偏移されたＦＭ信号と位相差に関して比較して比較結果を出力する位相比較器と、
を含み、
前記自動構成ループは、
基準クロック信号を生成する発振器と、
前記発振器に結合され、前記基準クロック信号及び動作電圧に基づいて出力振幅を生成する積分器と、
前記積分器に結合された第一入力端と、前記発振器に結合された第二入力端とを有し、前記積分器の出力振幅を前記発振器の基準クロック信号の振幅と比較して比較結果を出力する振幅比較器と、
前記振幅比較器に結合された入力端と、前記積分器に結合された出力端とを有し、前記振幅比較器から出力された比較結果に基づいて前記積分器の動作電圧を調整するために使用される動作電圧調整器と、
を含む、
ことを特徴とするＦＭ復調回路。
【請求項８】
前記ＢＰＦ及び前記自動校正ループは、同じ構成要素を有することを特徴とする請求項７記載のＦＭ復調回路。
【請求項９】
前記ＢＰＦは、ｇｍ−Ｃフィルターであることを特徴とする請求項７記載のＦＭ復調回路。
【請求項１０】
前記積分器は、前記出力振幅に対応する単一利得周波数を有することを特徴とする請求項７記載のＦＭ復調回路。
【請求項１１】
前記積分器の単一利得周波数は、前記ＢＰＦの中心周波数に対応することを特徴とする請求項１０記載のＦＭ復調回路。
【請求項１２】
前記積分器は、
前記発振器及び前記動作電圧調整器に結合され、前記基準クロック信号と及び前記動作電圧に基づいて駆動信号を生成するトランスコンダクタと、
前記トランスコンダクタに結合され、前記トランスコンダクタの駆動信号に基づいて充放電を行い、出力振幅を生成するコンデンサーと、
を含むことを特徴とする請求項７記載のＦＭ復調回路。
【請求項１３】
ＦＳＫ信号の位相をシフトして、位相偏移されたＦＳＫ信号を生成するステップと、
中心周波数を調整して前記ＦＳＫ信号に対する位相偏移を校正するステップと、
前記ＦＳＫ信号を前記位相偏移されたＦＳＫ信号と位相差に関して比較して比較結果を出力するステップと、
前記比較結果をデジタルデータに変換するステップと、
を含み、
前記中心周波数を調整して前記ＦＳＫ信号に対する位相偏移を校正するステップは、
基準クロック信号を生成するステップと、
前記基準クロック信号及び動作電圧に基づいて出力振幅を生成するステップと、
前記出力振幅を前記基準クロック信号の振幅と比較して比較結果を出力するステップと、
前記比較結果に基づいて前記動作電圧を調整して、該調整された動作電圧に基づいて前記中心周波数を調整するステップと、
を含む、
ことを特徴とするＦＳＫ復調方法。
【請求項１４】
前記基準クロック信号及び動作電圧に基づいて駆動信号を生成するステップと、
前記駆動信号に基づいてコンデンサーを充放電して前記出力振幅を生成するステップと、
を含むことを特徴とする請求項１３記載のＦＳＫ復調方法。
【請求項１５】
ＦＭ信号の位相をシフトして、位相偏移されたＦＭ信号を生成するステップと、
中心周波数を調整して前記ＦＭ信号に対する位相偏移を校正するステップと、
前記ＦＭ信号を前記位相偏移されたＦＭ信号と位相差に関して比較して比較結果を出力するステップと、
を含み、
前記中心周波数を調整して前記ＦＭ信号に対する位相偏移を校正するステップは、
基準クロック信号を生成するステップと、
前記基準クロック信号及び動作電圧に基づいて出力振幅を生成するステップと、
前記出力振幅を前記基準クロック信号の振幅と比較して比較結果を出力するステップと、
前記比較結果に基づいて前記動作電圧を調整して、該調整された動作電圧に基づいて前記中心周波数を調整するステップと、
を含む、
ことを特徴とするＦＭ復調方法。
【請求項１６】
前記基準クロック信号及び動作電圧に基づいて駆動信号を生成するステップと、
前記駆動信号に基づいてコンデンサーを充放電して前記出力振幅を生成するステップと、
を含むことを特徴とする請求項１５記載のＦＭ復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数偏移（ＦＳＫ）復調器及び周波数変調（ＦＭ）復調器を提供し、特に帯域通過フィルター（ＢＰＦ）で位相偏移を行うＦＳＫ復調器及びＦＭ復調器に関する。
【背景技術】
【０００２】
チップ集積化の傾向は、内蔵ロジック素子の数量を増やすと同時にチップ面積を小さくする方向に向かい続けている。現在、チップ設計は、コスト削減及び回路面積の縮小を可能な限り行うために外部素子を減少させる。従って、フィルターなどの外部素子をチップに統合することも、必要不可欠な技術となっている。
【０００３】
１９世紀電磁波が発見されて以来、無線通信は日増しに進歩している。商業利用又は他の分野の場合に関わらず、無線通信は日常生活に密接に関係する。人の可聴周波数範囲は２０Ｈｚ〜２０ｋＨｚであり、無線によって搬送することが困難である。従って、送信器は、より高い周波数で無線波（搬送波）を伝送し、その搬送波に情報を重畳させる。一方、受信器は、搬送波から情報を復元する。信号を変調／復調することにより、信号は遠距離に伝送可能であるが、伝送の過程には雑音妨害が生じやすいので、信号を本来のものに正確に復調することは無線通信の重要な課題である。
【０００４】
図１を参照する。図１は、従来のＦＭ復調回路１０を表す説明図である。ＦＭ復調回路１０は、周波数弁別器１２と、乗算器１４とを有する。周波数弁別器１２は、抵抗器Ｒ、コンデンサーＣ及びインダクターＬを有する。抵抗器Ｒの第一端は、コンデンサーＣの第一端、インダクターＬの第一端、及び乗算器１４の第一入力端１４２へ結合されている。抵抗器Ｒの第二端は、コンデンサーＣの第二端、インダクターＬの第二端、及び接地へ結合されている。周波数変調（ＦＭ）信号ＦＭは、乗算器１４の第二入力端１４４及び周波数弁別器１２の入力端１２２へ結合されている。周波数弁別器１２は、1/（2*pi*sqrt（L*C））に等しい中心周波数ｆｃを有する。入力ＦＭ信号ＦＭの周波数がｆｃとなるとき、周波数弁別器１２の出力信号と入力ＦＭ信号ＦＭとの間の位相差は９０度となり、入力ＦＭ信号ＦＭの周波数がｆｃ＋ｆｓｉｇとなるとき、周波数弁別器１２の出力信号と入力ＦＭ信号ＦＭとの間の位相差は９０＋ｋ*ｆｓｉｇ度となり、入力ＦＭ信号ＦＭの周波数がｆｃ−ｆｓｉｇとなるとき、周波数弁別器１２の出力信号と入力ＦＭ信号ＦＭとの間の位相差は９０−ｋ*ｆｓｉｇ度となる。周波数弁別器１２の出力信号と入力ＦＭ信号ＦＭとを乗算器１４に入力して乗算を行うと、周波数弁別器１２の出力信号と入力ＦＭ信号ＦＭとの間の位相差が９０度を上回るか下回るかを検出できる。これにより、周波数ｆｓｉｇの値及び極性（正か負か）を導出可能であり、更に、ＦＭ信号ＦＭの周波数（ｆｃ＋ｆｓｉｇまたはｆｃ−ｆｓｉｇ）を導出できる。導出された周波数は、ＦＭ信号ＦＭの情報を復元して、ＦＭ復調を実現するために用いられる。
【０００５】
図２を参照する。図２は、従来のＦＳＫ復調回路２０を表す説明図である。ＦＳＫ復調回路２０は、周波数弁別器１２、乗算器１４及びアナログ／デジタル変換器（ＡＤＣ）２６を有する。ＡＤＣ２６は、乗算器１４に結合され、乗算器１４の出力結果をデジタルデータに変換する。周波数弁別器１２は、抵抗器Ｒ、コンデンサーＣ及びインダクターＬを有する。抵抗器Ｒの第一端は、コンデンサーＣの第一端、インダクターＬの第一端、及び乗算器１４の第一入力端１４２へ結合されている。抵抗器Ｒの第二端は、コンデンサーＣの第二端、インダクターＬの第二端、及び接地へ結合されている。周波数偏移（ＦＳＫ）信号ＦＳＫは、乗算器１４の第二入力端１４４及び周波数弁別器１２の入力端１２２へ結合されている。周波数弁別器１２は、1/（2*pi*sqrt（L*C））に等しい中心周波数ｆｃを有する。入力ＦＳＫ信号ＦＳＫの周波数がｆｃとなるとき、周波数弁別器１２の出力信号と入力ＦＭ信号ＦＭとの間の位相差は９０度となり、入力ＦＳＫ信号ＦＳＫの周波数がｆｃ＋ｆｓｉｇとなるとき、周波数弁別器１２の出力信号と入力ＦＳＫ信号ＦＳＫとの間の位相差は９０＋ｋ*ｆｓｉｇ度となり、入力ＦＳＫ信号ＦＳＫの周波数がｆｃ−ｆｓｉｇとなるとき、周波数弁別器１２の出力信号と入力ＦＳＫ信号ＦＳＫとの間の位相差は９０−ｋ*ｆｓｉｇ度となる。周波数弁別器１２の出力信号と入力ＦＳＫ信号ＦＳＫとを乗算器１４に入力して乗算を行うと、周波数弁別器１２の出力信号と入力ＦＳＫ信号ＦＳＫとの間の位相差が９０度を上回るか下回るかを検出できる。これにより、周波数ｆｓｉｇの値及び極性（正か負か）を導出可能であり、更に、ＦＳＫ信号ＦＳＫの周波数（ｆｃ＋ｆｓｉｇまたはｆｃ−ｆｓｉｇ）を導出できる。導出された周波数は、ＦＳＫ信号ＦＳＫをを復元して、ＦＳＫ復調を実現するために用いられる。
【０００６】
周波数弁別器１２の中心周波数ｆｃが1/（2*pi*sqrt（L*C））に等しいことにより、中心周波数が非常に低い場合では、チップ内部のコンデンサーとインダクターの提供できないほどの大きな容量とインダクタンスが必要となり、それを満足させるためには外部のコンデンサーとインダクターが必要となる。そうするとコスト増及び回路板面積の増加は免れない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、前述の問題を解決するためのＦＳＫ復調器及びＦＭ復調器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明は、ＢＰＦを内蔵したＦＳＫ復調回路を提供する。当該ＦＳＫ復調回路は、ＦＳＫ信号の位相をシフトして、位相偏移されたＦＳＫ信号を発生させるよう、前記ＦＳＫ復調回路の位相偏移器として用いられるＢＰＦと、前記ＢＰＦに結合され、前記ＢＰＦの中心周波数を調整する自動校正ループと、前記ＢＰＦの出力端に結合された第一入力端と、前記ＦＳＫ信号を受信する第二入力端とを有し、前記受信されたＦＳＫ信号を前記位相偏移されたＦＳＫ信号と位相差に関して比較して比較結果を出力する位相比較器と、前記位相比較器に結合され、前記比較結果をデジタルデータに変換するアナログ／デジタル変換器（ＡＤＣ）とを含む。
【０００９】
本発明は、更に、ＢＰＦを内蔵したＦＭ復調回路を提供する。当該ＦＭ復調回路は、ＦＳＫ信号の位相をシフトして、位相偏移されたＦＳＫ信号を発生させるよう、前記ＦＳＫ復調回路の位相偏移器として用いられるＢＰＦと、前記ＢＰＦに結合され、前記ＢＰＦの中心周波数を調整する自動校正ループと、前記ＢＰＦの出力端に結合された第一入力端と、前記ＦＭ信号を受信する第二入力端とを有し、前記受信された受信ＦＭ信号を前記位相偏移されたＦＭ信号と位相差に関して比較して比較結果を出力する位相比較器とを含む。
【００１０】
本発明は、更に、ＦＳＫ復調方法を提供する。当該方法は、ＦＳＫ信号の位相をシフトして、位相偏移されたＦＳＫ信号を生成するステップと、中心周波数を調整して前記ＦＳＫ信号に対する位相偏移を校正するステップと、前記ＦＳＫ信号を前記位相偏移されたＦＳＫ信号と位相差に関して比較して比較結果を出力するステップと、前記比較結果をデジタルデータに変換するステップとを含む。
【００１１】
本発明は、更に、ＦＭ復調方法を提供する。当該方法は、ＦＭ信号の位相をシフトして、位相偏移されたＦＳＫ信号を生成するステップと、中心周波数を調整して前記ＦＳＫ信号に対する位相偏移を校正するステップと、前記ＦＳＫ信号を前記位相偏移されたＦＳＫ信号と位相差に関して比較して比較結果を出力するステップとを含む。
【発明の効果】
【００１２】
本発明は、ＢＰＦを内蔵したＦＳＫ復調回路及びＦＭ復調回路を提供する。位相偏移を実行するためにチップ外部にコンデンサーとインダクターとを設けることが不要となるので、製作コストと回路板面積を有効に節約できる。なお、自動校正ループはＢＰＦの中心周波数を安定させ、ＦＳＫ復調とＦＭ復調の品質を高める効果を有する。そのほか、位相差が０度を上回るか下回るかを検出するための回路は、位相差が９０度を上回るか下回るかを検出するための回路よりも簡単である。
【発明を実施するための最良の形態】
【００１３】
かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照して以下に説明する。
【００１４】
図３を参照する。図３は、本発明の実施例によるＦＭ復調回路３０を表す説明図である。ＦＭ復調回路３０は、帯域通過フィルター（ＢＰＦ）３４と、自動校正ループ３２と、位相比較器３６とを有する。ＢＰＦ３４は、ＦＭ復調回路３０の位相偏移器として用いられ、入力ＦＭ信号ＦＭに対し位相偏移を行う。ＢＰＦ３４は中心周波数ｆｃを有する。入力ＦＭ信号ＦＭの周波数がｆｃとなるとき、ＢＰＦ３４の出力信号と入力ＦＭ信号ＦＭとの間の位相差は０度となり、入力ＦＭ信号ＦＭの周波数がｆｃ＋ｆｓｉｇとなるとき、ＢＰＦ３４の出力信号と入力ＦＭ信号ＦＭとの間の位相差はｋ*ｆｓｉｇ度となり、入力ＦＭ信号ＦＭの周波数がｆｃ−ｆｓｉｇとなるとき、ＢＰＦ３４の出力信号と入力ＦＭ信号ＦＭとの間の位相差は負ｋ*ｆｓｉｇ度となる。自動校正ループ３２は、ＢＰＦ３４に結合され、ＢＰＦ３４の中心周波数ｆｃを調整する。位相比較器３６の第一入力端３６２は、ＢＰＦ３４の出力端に結合され、更に、位相比較器３６の第二入力端３６４は、ＦＭ信号ＦＭを受信するために使用される。位相比較器３６は、位相差に関して、ＢＰＦ３４の出力信号とＦＭ信号ＦＭとを比較するために使用される。ＢＰＦ３４の出力信号とＦＭ信号ＦＭとの間の位相差が０度を上回るか下回るかを検出することにより、ｆｓｉｇの値を導出可能である。これにより、周波数ｆｓｉｇの値及び極性（正か負か）を導出可能であり、更に、ＦＭ信号ＦＭの周波数（ｆｃ＋ｆｓｉｇまたはｆｃ−ｆｓｉｇ）を導出できる。導出された周波数は、ＦＭ信号ＦＭの情報を復元して、ＦＭ復調を実現するために用いられる。ＢＰＦ３４、自動校正ループ３２及び位相比較器３６は、同一チップに集積される。ＢＰＦ３４及び自動校正ループ３２は、同じ構成要素を有する。例えば、ＢＰＦ３４はトランスコンダクタ−容量（ｇｍ−Ｃ）フィルターであり、自動校正ループ３２はトランスコンダクタとコンデンサーとを有する積分器である。
【００１５】
図４を参照する。図４は、図３の自動校正ループ３２を表す説明図である。自動校正ループ３２は、発振器３２２と、積分器３２４と、振幅比較器３２５と、動作電圧調整器３２６とを含む。この実施例では、発振器３２２は、周波数ｆｃの基準クロック信号ＣＬＫを生成する水晶発振器であり、基準クロックＣＬＫは正弦波信号である。水晶発振器が発する安定した周波数は、振幅比較器の基準として最適である。積分器３２４は、発振器３２２に結合され、単一利得周波数ｆｕを有し、動作電圧Ｖ１に基づいて単一利得周波数ｆｕに対応する出力振幅を生成する。振幅比較器３２５は、積分器３２４に結合された第一入力端２５２と、発振器３２２に結合された第二入力端２５４とを有する。第一入力端２５２は積分器３２４による出力振幅を受信し、第二入力端２５４は基準クロック信号ＣＬＫを受信する。振幅比較器３２５は、積分器３２４の出力振幅と基準クロック信号ＣＬＫの振幅とを比較して、比較結果と出力する。動作電圧調整器３２６は、振幅比較器３２５の出力端に結合された入力端２６２と、積分器３２４及びＢＰＦ３４（図４では非表示）に結合された出力端２６４とを有する。動作電圧調整器３２６は、振幅比較器３２５の出力端からの比較結果に基づき、積分器３２４とＢＰＦ３４（図４では非表示）とに入力される動作電圧Ｖ１を調整する。積分器３２４は、トランスコンダクタｇｍと、コンデンサーＣとを有する。トランスコンダクタｇｍは、発振器３２２及び動作電圧調整器３２６に結合され、発振器３２２による基準クロック信号ＣＬＫと動作電圧Ｖ１とに基づいて駆動信号を発生させる。コンデンサーＣは、トランスコンダクタｇｍに結合され、トランスコンダクタｇｍから出力された駆動信号に基づいて充放電を行い、出力振幅を生成する。
【００１６】
積分器３２４は、式ｆｕ＝トランスコンダクタンス／（２*ｐｉ*Ｃ）を用いてトランスコンダクタｇｍとコンデンサーＣとによって決定される単一利得周波数ｆｕを有する。したがって、積分器３２４の単一利得周波数ｆｕは、トランスコンダクタｇｍのコンダクタンスがＢＰＦ３４のコンダクタンスと等しくなるよう同じキャパシタ及び同じトランスコンダクタｇｍを複製することに起因して、ＢＰＦ３４の中心周波数ｆｃと同じとなる。積分器３２４及びＢＰＦ３４を同時に調整する際、積分器３２４の単一利得周波数ｆｕがＢＰＦ３４の中心周波数ｆｃに対応しているため、積分器３２４の単一利得周波数ｆｕを正確値に調整すれば、ＢＰＦ３４の中心周波数ｆｃもそれにしたがって正確値に調整される。積分器３２４の動作周波数が単一利得周波数ｆｕであれば、その利得は１であり、すなわち入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの振幅は同じとなる。積分器３２４の動作周波数が単一利得周波数ｆｕより大きければ、その利得は１より大きい。これは、出力電圧Ｖｏｕｔの振幅が入力電圧Ｖｉｎの振幅よりも大きいことを意味する。積分器３２４の動作周波数が単一利得周波数ｆｕより小さければ、その利得は１より小さい。これは、出力電圧Ｖｏｕｔの振幅が入力電圧Ｖｉｎの振幅よりも小さいことを意味する。このような特性を利用すれば、積分器３２４の単一利得周波数ｆｕを調整することができる。最終的に、積分器３２４の単一利得周波数ｆｕは、ＢＰＦ３４の中心周波数ｆｃに等しくなるよう調整される。
【００１７】
図５を参照する。図５は、本発明の実施例によるＦＳＫ復調回路５０を表す説明図である。ＦＳＫ復調回路５０は、ＢＰＦ３４と、自動校正ループ３２と、位相比較器３６と、ＡＤＣ５６とを有する。ＡＤＣ５６は、位相比較器３６に結合され、位相比較器３６の出力結果をデジタルデータに変換する。ＢＰＦ３４は、ＦＳＫ復調回路５０の位相偏移器として用いられ、入力ＦＳＫ信号ＦＳＫに対し位相偏移を行う。ＢＰＦ３４は、中心周波数ｆｃを有する。入力ＦＳＫ信号ＦＳＫの周波数がｆｃとなるとき、ＢＰＦ３４の出力信号と入力ＦＳＫ信号ＦＳＫとの間の位相差は０度となり、入力ＦＳＫ信号ＦＳＫの周波数がｆｃ＋ｆｓｉｇとなるとき、ＢＰＦ３４の出力信号と入力ＦＳＫ信号ＦＳＫとの間の位相差はｋ*ｆｓｉｇ度となり、入力ＦＳＫ信号ＦＳＫの周波数がｆｃ−ｆｓｉｇとなるとき、ＢＰＦ３４の出力信号と入力ＦＳＫ信号ＦＳＫとの間の位相差は負のｋ*ｆｓｉｇ度となる。自動校正ループ３２は、ＢＰＦ３４に結合され、ＢＰＦ３４の中心周波数ｆｃを調整する。位相比較器３６の第一入力端３６２は、ＢＰＦ３４の出力信号へ結合され、更に、位相比較器３６の第二入力端３６４は、ＦＳＫ信号ＦＳＫを受信するために使用される。位相比較器３６は、位相差に関して、ＢＰＦ３４の出力信号とＦＭ信号ＦＭとを比較するために使用される。ＢＰＦ３４の出力信号とＦＭ信号ＦＭとの間の位相差が０度を上回るか下回るかを検出することにより、ｆｓｉｇの値を導出可能である。これにより、更に、ＦＭ信号ＦＭの周波数（ｆｃ＋ｆｓｉｇまたはｆｃ−ｆｓｉｇ）を導出できる。導出された周波数は、ＦＳＫ信号ＦＳＫの情報を復元して、ＦＳＫ復調を実現するために用いられる。ＢＰＦ３４、自動校正ループ３２及びＡＤＣ５６は、同一チップに集積される。ＢＰＦ３４及び自動校正ループ３２は、同じ構成要素を有する。例えば、ＢＰＦ３４はトランスコンダクタ−容量（ｇｍ−Ｃ）フィルターであり、自動校正ループ３２はトランスコンダクタとコンデンサーとを有する積分器である。
【００１８】
上記実施例は本発明の例示に過ぎず、本発明の範囲を制限するものではない。ＢＰＦ３４及び自動校正ループ３２は特定の素子に限定されない。同じ構成要素を有するＢＰＦ３４及び自動校正ループ３２は、本発明の範囲に属する。更に、他の外部回路が、ユーザ要求に応じて適用可能である。
【００１９】
以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００２０】
本発明によれば、位相偏移を実行するためにチップ外部にコンデンサーとインダクターとを設けることが不要となるので、製作コストと回路板面積を有効に節約できる。
【図面の簡単な説明】
【００２１】
【図１】従来のＦＭ復調回路を表す説明図である。
【図２】従来のＦＳＫ復調回路を表す説明図である。
【図３】本発明の実施例によるＦＭ復調回路を表す説明図である。
【図４】図３の自動校正ループを表す説明図である。
【図５】本発明の実施例によるＦＳＫ復調回路を表す説明図である。
【符号の説明】
【００２２】
１０、３０                    ＦＭ復調回路
１２                          周波数弁別器
１４                          乗算器
２０、５０                    ＦＳＫ復調回路
２６、５６                    ＡＤＣ
３２                          自動校正ループ
３４                          ＢＰＦ
３６                          位相比較器
１２２、２６２                入力端
１４２、２５２、３６２        第一入力端
１４４、２５４、３６４        第二入力端
２６４                        出力端
３２２                        発振器
３２４                        積分器
３２５                        振幅比較器
３２６                        動作電圧調整器
Ｃ                            コンデンサー
ＣＬＫ                        基準クロック信号
ＦＭ                          ＦＭ信号
ＦＳＫ                        ＦＳＫ信号
ｇｍ                          トランスコンダクタ
Ｌ                            インダクター
Ｒ                            抵抗器
Ｖ１                          動作電圧
【図１】
0004584945.tif 000002
【図２】
0004584945.tif 000003
【図３】
0004584945.tif 000004
【図４】
0004584945.tif 000005
【図５】
0004584945.tif 000006