(57)【特許請求の範囲】
【請求項１】
ＩｎＰ基板と、
前記ＩｎＰ基板上に形成された活性層と、を備え、
前記活性層は、障壁層と井戸層とが同じ膜厚で交互に積層された量子井戸構造を有し、前記井戸層の厚さが２ｎｍ〜１０ｎｍの範囲に設定されており、
前記障壁層が引張歪みを有するＩｎＧａＡｓ膜からなり、前記井戸層が圧縮歪みを有するＩｎＧａＡｓ膜からなり、
前記井戸層の圧縮歪み量はゼロよりも大きく、
前記障壁層の引張歪み量の絶対値は、前記井戸層の圧縮歪み量よりも大きく、
前記障壁層のＩｎＧａＡｓ膜は、Ｉｎ１−ｘＧａｘＡｓと表わした場合、０．４７＜ｘ＜１の組成範囲に設定され、
前記井戸層のＩｎＧａＡｓ膜は、Ｉｎ１−ｙＧａｙＡｓと表わした場合、０＜ｙ＜０．４７の組成範囲に設定され、
前記障壁層のＩｎＧａＡｓ膜のＧａ含有量ｘと、前記井戸層のＩｎＧａＡｓ膜のＧａ含有量ｙとの差ｘ−ｙが０．０８以上でかつ１よりも小さい範囲に設定されることを特徴とする半導体光増幅器（但し、組成比は原子比率で表す。）。
【請求項２】
前記活性層は、前記井戸層の量子準位と前記障壁層の伝導体の下端とのエネルギー差が２６ｍｅＶ以上に設定されてなることを特徴とする請求項１に記載の半導体増幅器。
【請求項３】
請求項１または２に記載の半導体光増幅器と、前記ＩｎＰ基板上に形成された光機能素子とを備える光集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光増幅器および光集積回路に係り、特に活性層が量子井戸構造を有する半導体光増幅器およびこれを用いた光集積回路に関する。
【背景技術】
【０００２】
近年の通信需要の飛躍的な増大に伴い、高速で大容量の情報伝達手段のニーズが高まっている。フォトニックネットワークは、光波を光時分割多重技術や、波長多重化技術、光符号分割多重技術を用いて光ファイバにより高速で大容量の情報を伝送可能である。また、異なる規模や信号形式のフォトニックネットワーク間を電気信号に変換せずに光信号のまま変換するフォトニックゲートウェイの技術開発が行われている。フォトニックゲートウェイの採用により処理速度が高速化し、いっそうの高速通信が期待されている。
【０００３】
フォトニックネットワークやフォトニックゲートウェイに、半導体光増幅器が採用されている。半導体光増幅器は小型で高性能であるので重要な機能素子である。また、レーザ光源や光変調器等と同一半導体基板上に形成できるので、この点でも重要な機能素子となっている。
【０００４】
フォトニックネットワークに用いられる半導体光増幅器の基本性能として、広い波長領域で利得を有し、その利得の波長依存性が少ない点が挙げられる。このような基本特性を有する半導体光増幅器として、多重量子井戸構造を活性層に用いた半導体光増幅器が提案されている。多重量子井戸構造を有する活性層は、階段状の状態密度関数を持つため、従来のバルク活性層と比較して広い波長帯域で平坦な利得スペクトルを得ることができる。また、多重量子井戸構造を有する活性層は、利得がピークとなる波長よりも長波長側では、微分利得が小さくなるために高い飽和光出力が得られるという特徴を有する。
【０００５】
なお、半導体光増幅器の利得スペクトルの帯域を表す指標として、半導体光増幅器の増幅された自然放出光（Ａｍｐｌｉｆｉｅｄ  Ｓｐｏｎｔａｎｅｏｕｓ  Ｅｍｉｓｓｉｏｎ、ＡＳＥ）スペクトルの帯域が用いられている。ＡＳＥスペクトルＰASE（λ）は利得スペクトルＧ（λ）を用いて、
ＰASE（λ）＝（Ｇ（λ）−１）ｎsp(eff)ｈνｄν
と表される。ここで、ｎsp(eff)は実効的な反転パラメータ、ｈνは観測波長での光子エネルギー、ｄνは観測するＡＳＥバンド幅である。理想的な半導体光増幅器では、実効的な反転パラメータｎsp(eff)が、広い波長帯域で１となり波長依存性が無視できるため、利得スペクトルＧ（λ）の形状はＡＳＥスペクトルＰASE（λ）の形状で良く近似できる。以上から半導体光増幅器の利得帯域を表す指標として、ＡＳＥスペクトルのピーク波長での強度から−３ｄＢとなるところの帯域幅（以下、「３ｄＢ帯域幅」と称する。）が用いられている。
【０００６】
多重量子井戸構造の活性層を有する半導体光増幅器では、活性層の利得係数が導波モードにより異なり、そのため光閉込係数が導波モードによって異なる。そのため、利得係数と光閉込係数との積が影響する半導体光増幅器の利得は、偏波モード、すなわちＴＥモードとＴＭモードとの間で差違（偏波間利得差）が生じる。半導体光増幅器の偏波間利得差は実用上好ましくないため、これを抑制する半導体光増幅器が提案されている。
【０００７】
利得の偏波依存性を抑制する半導体光増幅器として、ＩｎＰ基板上に、引張歪みを有するＩｎ0.28Ｇａ0.72Ａｓ膜の障壁層と、無歪みのＩｎ0.53Ｇａ0.47Ａｓ膜の井戸層とを交互に積層した活性層を有する半導体光増幅器が提案されている（非特許文献１参照。）。このような、多重量子井戸構造の活性層のバンド構造は、障壁層に印加された引張歪みの効果により、障壁層の荷電子帯バンド構造が、軽い正孔のエネルギー準位が重い正孔のエネルギー準位より高くなる。これにより、軽い正孔と電子との誘導放出が生じ、主としてＴＭモードに対する利得が発生する。一方、井戸層では、通常の多重量子井戸構造と同様に、主としてＴＥモードに対する利得が発生する。障壁層に印加する歪み量や各層の厚さを制御することで偏波間利得差を抑制している。
【０００８】
他方、ＩｎＰ基板上に、ＩｎＧａＡｓ膜の障壁層と、ＩｎＧａＡｓＰ膜の井戸層とを交互に積層した活性層を有する半導体光増幅器が提案されている（非特許文献２または３参照。）。障壁層のＩｎＧａＡｓ膜は、膜中に引張歪みが印加されている。一方、井戸層のＩｎＧａＡｓＰ膜は、膜中に圧縮歪みが印加されている。このような半導体光増幅器においても、上記の半導体光増幅器と同様に、偏波間利得差を抑制している。
【非特許文献１】Ｋ．  Ｍａｇａｒｉ  ｅｔ，ａｌ．、ＩＥＥＥ  Ｊ．  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、ｖｏｌ．３０、Ｎｏ．３、ｐ．６９５−７０２（１９９４）
【非特許文献２】Ａ．  Ｇｏｄｅｆｒｏｙ  ｅｔ．ａｌ．、ＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ、ｖｏｌ．７、Ｎｏ．５、ｐ．４７３−４７５（１９９５）
【非特許文献３】Ａ．  Ｏｕｇａｚｚａｄｅｎ  ｅｔ．  ａｌ．、Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ、ｖｏｌ．３１、Ｎｏ．１５、ｐ．１２４２−１２４４（１９９５）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した非特許文献１の半導体光増幅器では、ＡＳＥスペクトルの３ｄＢ帯域幅は、ＴＥモードで５５ｎｍ、ＴＭモードで７０ｎｍにとどまっており、十分に利得スペクトルの高帯域化が図られていないという問題がある。
【００１０】
また、非特許文献２および３では、井戸層がＩｎＧａＡｓＰ膜により形成されている。図１の非特許文献２および３のバンド構造が示すように、井戸層に含まれるＰ（リン）により井戸層のエネルギーギャップが増加して、電子の量子準位が上昇する。そうすると、井戸層の電子の量子準位と障壁層の伝導帯の下端との差、いわゆる実効的障壁高さΔＥｃを十分に確保することができない。非特許文献３では、実効的障壁高さΔＥｃが１９ｍｅＶであり、この値は、２７℃での熱エネルギーである２６ｍｅＶよりも小さい。そのため、熱エネルギーによって井戸層の量子準位から漏れ出た多数の電子が障壁層に存在すると考えられる。障壁層の電子が軽い正孔あるいは重い正孔と結合して生じる誘導放出は、従来のバルク活性層と同様の狭帯域の利得スペクトルを生じる。このため、このような半導体光増幅器では十分に広帯域の利得スペクトルが得られないという問題が生じる。
【００１１】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、広帯域の利得スペクトルを有する半導体光増幅器、およびこれを用いた光集積回路を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、ＩｎＰ基板と、前記ＩｎＰ基板上に形成された活性層と、を備え、前記活性層は、障壁層と井戸層とが同じ膜厚で交互に積層された量子井戸構造を有し、前記井戸層の厚さが２ｎｍ〜１０ｎｍの範囲に設定されており、前記障壁層が引張歪みを有するＩｎＧａＡｓ膜からなり、前記井戸層が圧縮歪みを有するＩｎＧａＡｓ膜からなり、前記井戸層の圧縮歪み量はゼロよりも大きく、前記障壁層の引張歪み量の絶対値は、前記井戸層の圧縮歪み量よりも大きく、前記障壁層のＩｎＧａＡｓ膜は、Ｉｎ１−ｘＧａｘＡｓと表わした場合、０．４７＜ｘ＜１の組成範囲に設定され、前記井戸層のＩｎＧａＡｓ膜は、Ｉｎ１−ｙＧａｙＡｓと表わした場合、０＜ｙ＜０．４７の組成範囲に設定され、前記障壁層のＩｎＧａＡｓ膜のＧａ含有量ｘと、前記井戸層のＩｎＧａＡｓ膜のＧａ含有量ｙとの差ｘ−ｙが０．０８以上でかつ１よりも小さい範囲に設定されることを特徴とする半導体光増幅器（但し、組成比は原子比率で表す。）が提供される。
【００１３】
本発明によれば、量子井戸構造の活性層が引張歪みを有するＩｎＧａＡｓ膜の障壁層と圧縮歪みを有するＩｎＧａＡｓ膜の井戸層が交互に積層されてなる。ＩｎＧａＡｓ膜の井戸層は、ＩｎＧａＡｓにＰを添加したＩｎＧａＡｓＰ膜を使用した場合よりもエネルギーバンドを狭くできるので、井戸層の電子の量子準位と障壁層の伝導体の下端とのエネルギー差を広げることができる。これにより、井戸層から漏れ出て障壁層に存在する電子を低減し、量子準位に存在する電子の密度を増加できる。その結果、量子準位にない電子に起因する誘導放出が抑制され、他方、量子準位にある電子と軽い正孔との誘導放出、および量子準位にある電子と重い正孔との誘導放出の確率が増加して、利得スペクトルの広帯域化を図ることができる。
【００１４】
本発明の他の観点によれば、上記の半導体光増幅器と、上記ＩｎＰ基板上に形成された光機能素子とを備える光集積回路が提供される。ここで、光機能素子は、例えば半導体レーザ、光減衰器、光アイソレータ、光偏向器、光スイッチ、光合分波器、光導波路、光カプラー等のＩｎＰ基板上に形成可能な光素子である。
【００１５】
本発明によれば、一つのＩｎＰ基板上に半導体光増幅器と半導体レーザ等の光機能素子とを集積して形成でき、光集積回路の小型化を図ることができる。
【発明の効果】
【００１６】
本発明によれば、広帯域の利得スペクトルを有する半導体光増幅器、およびこれを用いた光集積回路を提供できる。
【発明を実施するための最良の形態】
【００１７】
以下図面を参照しつつ実施の形態を説明する。
【００１８】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る第１例の半導体光増幅器の斜視図である。
また、図３は、図２に示すＡ−Ａ断面図である。
【００１９】
図２および図３を参照するに、第１の実施の形態に係る第１例の半導体光増幅器１０は、ｎ型ＩｎＰ半導体基板１１と、ｎ型ＩｎＰ半導体基板１１上に、ｎ型ＩｎＰクラッド層１２、下部光閉込層１３、活性層１４、上部光閉込層１５、ｐ型ＩｎＰクラッド層１６、２０、ＩｎＧａＡｓＰコンタクト層２１が順に積層されてなる。ｎ型ＩｎＰクラッド層上に、下部光閉込層１３、活性層１４、および上部光閉込層１５は、メサ構造体を形成している。
【００２０】
さらに、下部光閉込層１３、活性層１４、および上部光閉込層１５の両側には、ｎ型ＩｎＰクラッド層１２上にｐ型ＩｎＰブロック層１８およびｎ型ＩｎＰブロック層１９がこの順に積層されてなる。ｐ型ＩｎＰブロック層１８およびｎ型ＩｎＰブロック層１９は電極２３からの注入電流の流路を規制して、活性層１４を流れる電流密度を高める電流狭窄構造を形成している。
【００２１】
下部光閉込層１３および上部光閉込層１５は、活性層１４の図４に示す障壁層１４ｂ１〜１４ｂ５（以下、特に断らない限り１４ｂと表記する。）および井戸層１４ｗ１〜１４ｗ４（以下、特に断らない限り１４ｗと表記する。）の屈折率よりも低い材料、例えばｉ型（ノンドープ）のＩｎＧａＡｓＰ膜からなる。また、活性層１４の両側のｐ型ＩｎＰブロック層１８およびｎ型ＩｎＰブロック層１９も活性層１４の障壁層１４ｂおよび井戸層１４ｗの屈折率よりも低い。これらにより、活性層１４を下部光閉込層１３、上部光閉込層１５、ｐ型ＩｎＰブロック層１８、およびｎ型ＩｎＰブロック層１９で取り囲んで、伝搬光が活性層１４に閉じ込められる。
【００２２】
さらに、ｎ型ＩｎＰ半導体基板１１の下面およびＩｎＧａＡｓＰコンタクト層２１の上面にはそれぞれ電極２２，２３が設けられている。電極２２，２３は、ｎ型ＩｎＰ基板１１およびＩｎＧａＡｓＰコンタクト層２１とオーミック接触が形成される導電材料、例えばＡｕ、Ｐｔ等の導電材料から選択される。
【００２３】
半導体光増幅器１０の、入射光ＩＢ１の入射面および出射光ＯＢ１が出射する出射面には、それぞれ反射防止膜２２，２３が形成されている。反射防止膜２２，２５は、例えばシリコン窒化膜、チタン酸窒化膜等からなる。
【００２４】
半導体光増幅器１０は、電極２３から電極２２の方向に駆動電流が流通する状態で、入射光が反射防止膜２２を介して活性層１４に入射される。そして、図２に示すＸ軸方向に延在する活性層１４を伝搬する間に伝搬光が誘導放出により光強度が増加され、反射防止膜２５が形成された出射面から出射される。
【００２５】
図４は、第１例の半導体光増幅器を構成する活性層の拡大図である。図４では、説明の便宜のため、活性層の障壁層および井戸層の一部を省略して示している。
【００２６】
図４を参照するに、活性層１４は、下部光閉込層１３上に、複数の障壁層１４ｂおよび井戸層１４ｗが交互に積層されてなる。ここでは、下部光閉込層１３上に、障壁層１４ｂ１、井戸層１４ｗ１、障壁層１４ｂ２、…、井戸層１４ｗ４、障壁層１４ｂ５からなる５層の障壁層１４ｂと４層の井戸層１４ｗに設定されている。
【００２７】
障壁層１４ｂは、それぞれ、例えば厚さが５ｎｍの、引張歪みを有するノンドープのＩｎＧａＡｓ膜からなる。このＩｎＧａＡｓ膜は、Ｉｎ1-xＧａxＡｓと表した場合、すなわちＩｎとＧａの総原子数を１として、原子比率で表したＧａ含有量ｘが０．４７＜ｘ＜１に設定される。Ｇａ含有量ｘが０．４７の場合、ＩｎＧａＡｓ膜はＩｎＰ膜と格子定数が一致する。Ｇａ含有量ｘが０．４７よりも大きい場合、すなわち０．４７＜ｘ＜１の場合、この組成範囲ではＩｎＧａＡｓ膜の格子定数がＩｎＰに対して小さくなるので、このＩｎＧａＡｓ膜、すなわち障壁層１４ｂのそれぞれには引張歪みが誘起される。
【００２８】
井戸層１４ｗは、それぞれ、例えば厚さが５ｎｍの、圧縮歪みを有するノンドープのＩｎＧａＡｓ膜からなる。このＩｎＧａＡｓ膜は、Ｉｎ1-yＧａyＡｓと表した場合、すなわちＩｎとＧａの総原子数を１として、原子比率で表したＧａ含有量ｙが０＜ｙ＜０．４７に設定される。この組成範囲ではＩｎＧａＡｓ膜の格子定数がＩｎＰに対して大きくなるので、このＩｎＧａＡｓ膜、すなわち井戸層１４ｗのそれぞれには圧縮歪みが誘起される。
【００２９】
さらに、障壁層１４ｂのＩｎ1-xＧａxＡｓ膜のＧａ含有量ｘと、井戸層１４ｗのＩｎ1-yＧａyＡｓのＧａ含有量ｙとの関係は、ｘとｙとの差ｘ−ｙが０．０８以上でかつ１よりも小さい範囲に設定されることがさらに好ましい。このように設定することで、後ほど説明する井戸層１４ｗの電子の量子準位と障壁層１４ｂの伝導帯の下端との差である実効的障壁高さΔＥｃを２７℃の熱エネルギー（２６ｍｅＶ）と同程度かそれ以上にすることができる。これにより、井戸層１４ｗから漏れ出て障壁層１４ｂに存在する電子の密度を抑制できる。上記の障壁層１４ｂと井戸層１４ｗとのＧａ含有量の差ｘ−ｙは０．０８以上であれば実用上の井戸層の厚さの範囲で、シミュレーションにより実効的障壁高さΔＥｃを２６ｍｅＶ以上にできることが確認されている。
【００３０】
さらに、この場合、井戸層１４ｗの厚さは、２ｎｍ以上１０ｎｍ以下に設定することが好ましい。これにより、実効的障壁高さΔＥｃを確実に２６ｍｅＶ以上に設定できる。
【００３１】
活性層１４の厚さ、すなわち障壁層１４ｂと井戸層１４ｗの厚さの総和は、１５ｎｍ〜１００ｎｍの範囲に設定されることが好ましい。活性層１４の厚さが１５ｎｍを切ると、十分に機能する量子井戸構造を形成し難くなる。また、厚さが１００ｎｍを超えると半導体光増幅器のモード断面積（活性層面積を光閉込係数で割ったもの）が小さくなり易く、半導体光増幅器の出力が低下し易いためである。なお、半導体光増幅器１０の利得は、利得係数と光閉込係数との積に影響される。利得係数は主として活性層の構成およびバンド構造により決まり、光閉込係数は主として活性層の形状や、活性層および活性層を取り囲む下部および上部光閉込層１３，１５、およびｐ型ＩｎＰブロック層１８の屈折率により決まる。
【００３２】
また、障壁層１４ｂおよび井戸層１４ｗの層数は上述した例に限定されない。障壁層１４ｂは、活性層１４の厚さを１００ｎｍ以下に設定し易い点で２層〜１０層の範囲に設定されることが好ましい。なお、井戸層１４ｗの層数は障壁層１４ｂの総数よりも１層少ない層数に設定されることはいうまでもない。
【００３３】
また、活性層１４はその幅が１μｍ〜５μｍの範囲に設定されることが好ましい。活性層１４の幅が１μｍを切ると、製造条件のばらつき等に起因して活性層１４の幅にばらつきが生じた場合、その幅のばらつきがＴＥモードおよびＴＭモードの利得差、すなわち偏波間利得差への影響が大きくなる。また、活性層１４の幅が５μｍを超えると単一モード性を得ることが困難になる。
【００３４】
図５は、第１例の半導体光増幅器を構成する活性層のバンド構造の要部を示す図である。図５には、説明の便宜上、２層の障壁層とこれらの障壁層に挟まれた井戸層のバンド構造を示しており、他の障壁層および井戸層については図示を省略する。また、図５では、上方が電子に対するエネルギーが高くなるようにバンド構造が示されている。
【００３５】
図５を参照するに、障壁層１４ｂでは、価電子帯の軽い正孔と重い正孔の縮退が解け、引張歪みにより軽い正孔が重い正孔よりもエネルギーの高い位置に分布する。一方、井戸層１４ｗでは、価電子帯の軽い正孔と重い正孔の縮退が解け、圧縮歪みにより重い正孔が軽い正孔よりもエネルギーの高い位置に存在する。このため、障壁層１４ｂの価電子帯には軽い正孔の量子準位が形成され、軽い正孔は障壁層１４ｂを中心に分布する。一方、井戸層１４ｗの価電子帯には重い正孔の量子準位が形成され、重い正孔は井戸層１４ｗを中心に存在する。
【００３６】
また、伝導帯では、障壁層１４ｂよりも井戸層１４ｗの方が伝導帯の下端が低くなるため、井戸層１４ｗに電子の量子準位が形成され、電子は井戸層１４ｗを中心に存在する。
【００３７】
図３等に示す電極２２，２３からの電流注入により電子、軽い正孔、および重い正孔の密度が高くなり、入射光が活性層１４を伝搬すると、井戸層１４ｗの電子と障壁層１４ｂの軽い正孔の結合による誘導放出により、主としてＴＭモードの高い利得係数が実現する。なお、この再結合は、ＴＥモードの利得係数にも寄与があり、軽い正孔と電子との結合による利得係数比は、理論計算ではＴＭモード：ＴＥモード＝３：１となる。また、井戸層１４ｗの電子と井戸層１４ｗの重い正孔との結合による誘導放出によりＴＥモードの高い利得係数が実現される。
【００３８】
ここで、井戸層１４ｗにＩｎＧａＡｓが用いられている。ＩｎＧａＡｓは、ＩｎＧａＡｓＰよりもバンドギャップが小さい。そのため、井戸層１４ｗの伝導帯の下端が低く抑えられるので、井戸層１４ｗの電子の量子準位が低く抑えられる。その結果、実効的障壁高さΔＥｃ（井戸層１４ｗの電子の量子準位と障壁層１４ｂの伝導帯の下端との差）は、井戸層１４ｗにＩｎＧａＡｓＰを用いた場合よりも大きくなる。その結果、熱エネルギーにより井戸層１４ｗから漏れ出て障壁層１４ｂに存在する電子の密度が低減され、井戸層１４ｗの量子準位に存在する電子の密度が増加する。これにより、量子準位にない電子に起因する誘導放出が抑制され、他方、井戸層１４ｗの量子準位にある電子と軽い正孔との誘導放出、および量子準位にある電子と重い正孔との誘導放出の確率が増加して、利得スペクトルの広帯域化を図ることができる。なお、バンドギャップは伝導体の下端と価電子帯の上端とのエネルギー差である。
【００３９】
第１例の半導体光増幅器１０によれば、活性層は障壁層１４ｂが引張歪みを有するＩｎＧａＡｓ膜からなり、井戸層が圧縮歪みを有するＩｎＧａＡｓ膜からなる。井戸層は、ＩｎＧａＡｓＰ膜を用いた場合よりもエネルギーバンドを狭くできる。したがって、上述したように実効的障壁高さΔＥｃを増加でき、その結果、半導体光増幅器１０の利得スペクトルの広帯域化が図れる。
【００４０】
次に、図２〜４を参照しつつ、第１例の半導体光増幅器の製造方法を説明する。
【００４１】
半導体光増幅器１０の製造において、半導体光増幅器１０を構成する各半導体層は、下地となる半導体層上にエピタキシャル成長により形成される。各半導体層をエピタキシャル成長可能であれば、特に成膜方法は限定されないが、大面積の結晶を形成し得る点で、スパッタ法等の物理的な方法よりも化学気相成長（ＣＶＤ）法を用いることが好ましい。さらに、低基板温度、低堆積速度、および結晶性の良好な半導体層が形成できる点で、有機金属気相成長（ＭＯＶＰＥ）法を用いることが好ましい。ＭＯＶＰＥ法では、成膜室内に基板を載置し、基板を加熱しながら、半導体層の材料ガスを供給し、基板表面で材料ガスの反応を起こさせて半導体層を形成する。各材料ガスは公知の材料を用いることができ、固体材料は加熱して昇華させ、液体材料はＡｒガス等の不活性ガスや水素ガス等のキャリアガスでバブリングしてガス化して用いる。
【００４２】
最初に、ｎ型ＩｎＰ基板１１（ウェハ）の表面に、ＭＯＶＰＥ法により、ｎ型ＩｎＰクラッド層１２、下部光閉込層１３、活性層１４、上部光閉込層１５、ｐ型ＩｎＰクラッド層１６の各層を順にエピタキシャル成長させ積層体を形成する。
【００４３】
ここで、活性層１４を形成する際に、障壁層１４ｂおよび井戸層１４ｗを形成する際の材料ガスは、公知のものを用いることができる。Ｉｎの材料ガスとして、トリエチルインジウム、トリメチルインジウム、エチルジメチルインジウム等が挙げられる。Ｇａの材料ガスとして、トリメチルガリウム、トリエチルガリウム等が挙げられる。Ａｓの材料ガスとして、アルシン（ＡｓＨ3）、トリメチルアルシン等が挙げられる。また、障壁層１４ｂおよび井戸層１４ｗの組成の制御は、材料ガスの流量を制御すればよい。
【００４４】
次いで、下部光閉込層１３、活性層１４、上部光閉込層１５、ｐ型ＩｎＰクラッド層１６のメサ構造を形成する。具体的には、上記積層体の表面にシリコン酸化膜やシリコン窒化膜等のハードマスク層（不図示）を形成し、さらに、そのハードマスク層上にフォトリソグラフィ法によりレジスト膜（不図示）を形成し、レジスト膜をメサ構造のパターンにパターニングする。このパターニングはメサ構造となる領域にレジスト膜が残るようにする。さらに、パターニングされたレジスト膜をマスクとして、ドライエッチングによりハードマスク層をエッチングする。レジスト膜を除去後、さらに、ハードマスク層をマスクとして、ドライエッチングにより、ｐ型ＩｎＰクラッド層１６、上部光閉込層１５、活性層１４、下部光閉込層１３をエッチングして、ｎ型ＩｎＰクラッド層１２を露出させる。このようにしてストライプ状のメサ構造が形成される。なお、活性層１４の障壁層１４ｂと井戸層１４ｗの厚さは、例えば予め得た成膜速度に基づいて時間により制御する。
【００４５】
次いで、メサ構造の両側のｎ型ＩｎＰクラッド層１２上に、ＭＯＶＰＥ法により、ｐ型ＩｎＰブロック層１８、ｎ型ＩｎＰブロック層１９を順にエピタキシャル成長させる。ｎ型ＩｎＰブロック層１９はｐ型ＩｎＰクラッド層１６と略同等の高さまで形成する。
【００４６】
次いで、ハードマスク層を除去し、ｐ型ＩｎＰクラッド層１６の表面を露出させる。さらに、ｐ型ＩｎＰクラッド層１６およびｎ型ＩｎＰブロック層１９を覆うように、ＭＯＶＰＥ法によりｐ型ＩｎＰクラッド層２０およびＩｎＧａＡｓＰコンタクト層２１をエピタキシャル成長させて形成する。
【００４７】
次いで、ＩｎＧａＡｓＰコンタクト層２１上にオーミック接触を形成する導電材料をスパッタ法やレーザアブレイション法等により堆積させ、電極２３を形成する。
【００４８】
次いで、ｎ型ＩｎＰ基板１１の裏面にオーミック接触を形成する導電材料をスパッタ法やレーザアブレイション法等により電極２２を形成する。また、電極２２を形成する前にｎ型ＩｎＰ基板１１の裏面を研磨して薄板化してもよい。
【００４９】
次いで、上記のメサ構造が延在する方向（Ｘ軸方向）に対して垂直（Ｙ軸方向）に、所望の素子長となるように劈開する。さらに、劈開により露出した端面の両方にスパッタ法や電子ビーム蒸着法により上述した材料の反射防止層２４，２５を形成する。
【００５０】
次いで、ｐ型ＩｎＰブロック層１８およびｎ型ＩｎＰブロック層１９が積層された幅方向（Ｙ軸方向）の中央付近を活性層の延在方向（Ｘ軸方向）に沿って各チップ毎に劈開する。以上により図１に示す半導体光増幅器１０が形成される。
【００５１】
この製造方法では、障壁層と井戸層とを同じ材料ガスの組み合わせを用いて形成するので、障壁層と井戸層のそれぞれの材料が他方を汚染することが回避できる。
【００５２】
［実施例１］
実施例１では、図２〜図４に示す第１例の半導体光増幅器の構造と同様の構造を有する半導体光増幅器を作製した。
【００５３】
ｎ型ＩｎＰ基板１１上に、ＭＯＶＰＥ法により、厚さ２００ｎｍのｎ型ＩｎＰクラッド層１２および下部光閉込層１３として厚さ５０ｎｍのｉ型のＩｎＧａＡｓＰ膜を順にエピタキシャル成長させた。
【００５４】
次いで、ｉ型ＩｎＧａＡｓＰ膜上に量子井戸構造の活性層１４を形成した。具体的には、ＭＯＶＰＥ法により、障壁層１４ｂとして厚さ５ｎｍのＩｎ0.35Ｇａ0.65Ａｓ膜と、井戸層１４ｗとして厚さ５ｎｍのＩｎ0.57Ｇａ0.43Ａｓ膜とを交互に、４層ずつ形成し、最後に障壁層１４ｂとして１層の厚さ５ｎｍのＩｎ0.35Ｇａ0.65Ａｓ膜を形成した。なお、障壁層１４ｂのＩｎ0.35Ｇａ0.65Ａｓ膜と井戸層１４ｗのＩｎ0.57Ｇａ0.43Ａｓ膜のＧａ含有量の差を０．２１に設定した。
【００５５】
障壁層１４ｂと井戸層１４ｗの形成は、ｎ型ＩｎＰ基板１１等を６２０℃に加熱して、Ｉｎの材料ガスとして昇華させたトリメチルインジウム、Ｇａの材料ガスとしてＡｒガスでバブリングしたトリエチルガリウム、Ａｓの材料ガスとしてアルシンを用い、障壁層１４ｂおよび井戸層１４ｗのそれぞれの組成に応じて流量を制御して行った。このようにして形成された障壁層１４ｂのＩｎ0.35Ｇａ0.65Ａｓ膜には、歪み量が−１．２８％の引張歪みが誘起される。一方、井戸層１４ｗのＩｎ0.57Ｇａ0.43Ａｓ膜には、歪み量が＋０．３０％の圧縮歪みが誘起される。なお、これらの歪み量は障壁層１４ｂおよび井戸層１４ｗの組成から決まるものである。なお、歪み量は、歪みが生じていない結晶格子の格子定数に対して、歪みが生じた格子の格子定数が大きい場合を「＋」で、小さい場合を「−」で表している。以下同様に表す。
【００５６】
活性層１４の上に、ＭＯＶＰＥ法により、上部光閉込層１５として厚さ５０ｎｍのｉ型ＩｎＧａＡｓＰ膜、ｐ型ＩｎＰクラッド層１６として厚さ２００ｎｍのｐ型ＩｎＰ膜をエピタキシャル成長させた。
【００５７】
このようにして得られた積層体の表面を覆うシリコン酸化膜をＣＶＤ法により形成し、さらにフォトマスクを用いて幅３．５μｍのストライプ状にシリコン酸化膜を残すパターニングした。次いで、パターニングされたシリコン酸化膜をマスクとして、ＩＣＰ（誘導結合プラズマ）−ＲＩＥ（反応性イオンエッチング）法により、ｎ型ＩｎＰクラッド層を露出するドライエッチングを行った。以上により、ｉ型ＩｎＧａＡｓＰ膜、活性層、ｉ型ＩｎＧａＡｓＰ膜、が積層された高さ２μｍのメサ構造が形成された。
【００５８】
次いで、ｉ型ＩｎＧａＡｓＰ膜、活性層、ｉ型ＩｎＧａＡｓＰ膜、およびｐ型ＩｎＰ膜の両側に形成された凹部に、ＭＯＶＰＥ法により、ｐ型ＩｎＰブロック層１８としてのｐ型ＩｎＰ膜、およびｎ型ＩｎＰブロック層１９としてのｎ型ＩｎＰを充填した。
【００５９】
次いで、先のシリコン酸化膜を除去し、ｐ型ＩｎＰ膜およびｎ型ＩｎＰ膜を覆うｐ型ＩｎＰクラッド層としてのｐ型ＩｎＰ膜、およびＩｎＧａＡｓＰコンタクト層としてＩｎＧａＡｓＰ膜をエピタキシャル成長させた。
【００６０】
次いで、ＩｎＧａＡｓＰ膜の表面にスパッタ法によりＡｕ膜、Ｚｎ膜、Ａｕ膜を順に積層し、さらに合金化のための熱処理を行った。
【００６１】
次いで、ｎ型ＩｎＰ基板１１の底面にスパッタ法によりＴｉ膜、Ｐｔ膜、Ａｕ膜を積層し、さらに合金化のための熱処理を行った。
【００６２】
次いで、６００μｍの素子長（活性層が延在する方向の長さ）に劈開して、半導体光増幅器のアレイを得た。さらに、アレイの劈開した端面の両方に反射防止層としてシリコン窒化膜をＣＶＤ法により形成した。さらに、アレイを個々の半導体光増幅器のチップに劈開した。このようにして、実施例１の半導体光増幅器を得た。
【００６３】
図６は第１の実施の形態に係る実施例１のＴＥモードのＡＳＥスペクトルを示す図である。図７は、第１の実施の形態に係る実施例１のＴＭモードのＡＳＥスペクトルを示す図である。
【００６４】
図６および図７を参照するに、ＴＥモードのＡＳＥスペクトルの３ｄＢ帯域幅ＢＷ１は、１３９ｎｍとなった。また、ＴＭモードのＡＳＥスペクトルの３ｄＢ帯域幅ＢＷ２は、１１２ｎｍとなった。このことから、実施例１の半導体光増幅器は、背景技術で説明した非特許文献３の半導体光増幅器の場合のＴＥモードおよびＴＭモードのＡＳＥスペクトルの３ｄＢ帯域幅よりも大きくなっている。したがって、実施例１の半導体光増幅器は、非特許文献３の半導体光増幅器よりも利得が広帯域化されていることが分かる。
【００６５】
さらに、実施例１のＴＥモードとＴＭモードのピーク利得差は１．３ｄＢであり、２ｄＢ以下となった。したがって、利得の偏波依存性が抑制されていることが分かる。
【００６６】
［実施例２］
実施例２では、活性層の障壁層と井戸層の組成が異なる以外は実施例１と同様の構成を有する半導体光増幅器を作製した。図２〜図４を参照しつつ実施例２の半導体光増幅器を説明する。なお、実施例１と同一の部材の説明を省略する。
【００６７】
活性層として、ＭＯＶＰＥ法により、障壁層１４ｂとして厚さ５ｎｍのＩｎ0.43Ｇａ0.57Ａｓ膜と、井戸層１４ｗとして厚さ５ｎｍのＩｎ0.60Ｇａ0.40Ａｓ膜とを交互に、４層ずつ形成し、最後に障壁層１４ｂとして１層の厚さ５ｎｍのＩｎ0.43Ｇａ0.57Ａｓ膜を形成した。なお、障壁層１４ｂのＩｎ0.43Ｇａ0.57Ａｓ膜と井戸層１４ｗのＩｎ0.60Ｇａ0.40Ａｓ膜のＧａ含有量の差を０．１７に設定した。
【００６８】
障壁層１４ｂおよび井戸層の形成方法は実施例１と同様である。障壁層１４ｂのＩｎ0.43Ｇａ0.57Ａｓ膜には、歪み量が−０．７０％の引張歪みが誘起される。一方、井戸層のＩｎ0.60Ｇａ0.40Ａｓ膜には、歪み量が＋０．５０％の圧縮歪みが誘起される。
【００６９】
また、下部光閉込層１３および上部光閉込層１５としてｉ型のＩｎＧａＡｓＰ膜を厚さ３００ｎｍに形成した。上部光閉込層１５上のｐ型ＩｎＰクラッド層１６を厚さ５００ｎｍに形成した。素子長を４００ｎｍとした。
【００７０】
図８は、第１の実施の形態に係る実施例２のＴＥモードのＡＳＥスペクトルを示す図である。図９は、第１の実施の形態に係る実施例２のＴＭモードのＡＳＥスペクトルを示す図である。
【００７１】
図８および図９を参照するに、ＴＥモードのＡＳＥスペクトルの３ｄＢ帯域幅ＢＷ３は、１１７ｎｍとなった。また、ＴＭモードのＡＳＥスペクトルの３ｄＢ帯域幅ＢＷ４は、１１８ｎｍとなった。このことから、実施例２の半導体光増幅器は、背景技術で説明した非特許文献３の半導体光増幅器の場合のＴＥモードおよびＴＭモードのＡＳＥスペクトルの３ｄＢ帯域幅よりも大きくなっている。したがって、実施例２の半導体光増幅器は、非特許文献３の半導体光増幅器よりも利得が広帯域化されていることが分かる。
【００７２】
さらに、実施例２のＴＥモードとＴＭモードのピーク利得差は１．８ｄＢであり、２ｄＢ以下となった。したがって、利得の偏波依存性が抑制されていることが分かる。
【００７３】
図１０は、第１の実施の形態に係る第２例の半導体光増幅器の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７４】
図１０を参照するに、第１の実施の形態に係る第２例の半導体光増幅器３０は、ｎ型ＩｎＰ半導体基板１１と、ｎ型ＩｎＰ半導体基板１１上に、ｎ型ＩｎＰクラッド層１２、下部光閉込層１３、活性層１４、上部光閉込層１５、ｐ型ＩｎＰクラッド層１６、ＩｎＧａＡｓＰコンタクト層２１が順に積層されてなる。さらに、半導体光増幅器３０は、下部光閉込層１３、活性層１４、および上部光閉込層１５、ｐ型ＩｎＰクラッド層１６、およびＩｎＧａＡｓＰコンタクト層２１の両側に、ｉ型ＩｎＰブロック層３１からなる電流狭窄構造が形成されている。さらに、ｎ型ＩｎＰ半導体基板１１の下面およびＩｎＧａＡｓＰコンタクト層２１の上面にはそれぞれ電極２２，２３が設けられている。また、図示されないが、半導体光増幅器３０の入射面および出射面には反射防止膜が形成されている。
【００７５】
半導体光増幅器３０は、ｉ型ＩｎＰブロック層３１による半絶縁性埋め込み電流狭窄構造（ＳＩＢＨ）を有する以外は図２〜図４に示す第１例の半導体光増幅器と略同様であり、活性層１４の構成も第１例の半導体光増幅器と同様である。また、半導体光増幅器３０の製造方法も第１例の半導体光増幅器と略同様である。第２例の半導体光増幅器３０は、第１例の半導体光増幅器と同様の効果を有する。
【００７６】
（第２の実施の形態）
本発明の第２の実施の形態に係る光集積回路は、第１の実施の形態に係る第１例または第２例の半導体光増幅器を用いた光集積回路である。ここでは、光集積回路として、波長λ1の入力信号光を波長λ2の出力信号光に変換する波長変換器を例に説明する。
【００７７】
図１１は、本発明の第２の実施の形態に係る光集積回路の概略構成を示す平面図である。図１１を参照するに、第２の実施の形態に係る光集積回路４０は、入力信号光を伝送する光導波路からなる入力ポート４１と、波長λ2の光を出射する波長可変光源４２と、入力ポート４１および波長可変光源４２が光導波路４５ａ，４６を介して接続された第１半導体光増幅器４３ａと、波長可変光源４２が光導波路４５ｂを介して接続された第２半導体光増幅器４３ｂと、第１半導体光増幅器４３ａおよび第２半導体光増幅器４３ｂが光導波路４８ａ，４８ｂを介して接続された出力ポート４４から構成される。ここで、入力ポート４１および光導波路４５ａ、光導波路４８ａおよび４８ｂは、それぞれカプラーを介して光導波路４６、出力ポート４４に接続されている。
【００７８】
光集積回路４０は、一枚のｎ型ＩｎＰ基板４９上に形成されたモノリシック型素子である。入力ポート４１、出力ポート４４、および光導波路４５ａ，４５ｂ，４６，４８ａ，４８ｂは、ＩｎＰ基板４９上に、例えばｉ型ＩｎＰの半絶縁性のクラッド層に埋め込まれたＩｎＧａＡｓ層のプレーナー型の光導波路からなる。
【００７９】
波長可変光源４２は、例えば、分布ブラッグ反射型波長可変半導体レーザや、分布帰還型波長可変半導体レーザ等の可変半導体レーザである。また、波長可変光源４２は、中心波長が異なる可変半導体レーザを集積したものでもよい。このような可変半導体レーザは、第１実施の形態の半導体光増幅器と略同様の製造工程により形成できる。波長可変光源は、出力信号光ＯＢ２と同じ波長λ2の光（以下「変換光」と称する。）を出射する。
【００８０】
第１半導体光増幅器４３ａおよび第２半導体光増幅器４３ｂは、上述した第１の実施の形態に係る第１例または第２例の半導体光増幅器である。第１半導体光増幅器４３ａおよび第２半導体光増幅器４３ｂの出力側はそれぞれ光導波路４８ａ，４８ｂが接続され、さらにこれらの光導波路４８ａ，４８ｂが１本の出力ポート４４に接続される。ここで、第１半導体光増幅器４３ａ、第２半導体光増幅器４３ｂ、入力ポート４１、出力ポート４４、および光導波路４５ａ，４５ｂ，４６，４８ａ，４８ｂは、マッハ・ツェンダー干渉計を形成している。
【００８１】
次に光集積回路の動作を説明する。光波長がλ１のパルス信号の入力信号光が入力ポートに入射され、さらに第１半導体光増幅器４３ａに入力される。一方、波長可変光源４２からは、光波長がλ2の連続発振の変換光が出射され、光導波路４５ａ，４５ｂにより２つに分割され第１半導体光増幅器４３ａと第２半導体光増幅器４３ｂに入力される。
【００８２】
入力信号光の光強度が零の場合は、第１半導体光増幅器４３ａでは変換光はそのまま増幅され、第２半導体光増幅器４３ｂで増幅された変換光と合波され出力ポート４４を介して出力信号光ＯＢ２として出射される。
【００８３】
一方、入力信号光の光強度が所定の光強度の場合は、第１半導体光増幅器４３ａ内を伝搬する変換光の位相が相互位相変調効果のためπだけ位相が回転する。このため、出力ポート４４では、第１半導体光増幅器４３ａからのπだけ位相が回転した変換光と、第２半導体光増幅器４３ｂからの変換光とが干渉して消光する。このようにして、光波長λ１の入力信号光が有する変調パターン（情報）が波長λ2の出力信号光ＯＢ２に転写される。
【００８４】
本実施の形態によれば、第１半導体光増幅器４３ａの利得の偏波依存性が抑制されているので、入力信号光の偏波状態に起因する出力信号光の消光比への影響が抑制される。したがって、波長変換効率の良好な光集積回路４０が実現できる。
【００８５】
また、本実施の形態によれば、一つのＩｎＰ基板４９上に第１および第２半導体光増幅器４３ａ，４３ｂ、光導波路４５ａ，４５ｂ，４６，４８ａ，４８ｂ、および波長可変光源４２を構成する半導体層をそれぞれエピタキシャル成長させて集積して形成可能である。したがって、小型で高度に集積された光集積回路４０を実現できる。
【００８６】
なお、図示は省略するが、光集積回路４０には、電界効果型トランジスタやバイポーラトランジス等の電子能動素子や、キャパシタや抵抗素子等の電子受動素子が設けられてもよい。また、光集積回路４０は、その目的に応じて、例えば、光減衰器、光アイソレータ、光偏向器、光スイッチ、光合分波器等をＩｎＰ基板４９上に形成してもよい。
【００８７】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。例えば、本発明の半導体光増幅器は、光スイッチや光変調器に応用できることはいうまでもない。
【００８８】
また、図２に示す第１の実施の形態に係る第１例の半導体光増幅器１０では、活性層１４は直方体であり、光の伝搬方向に沿ってその断面形状が一定である例を挙げたが、光の伝搬方向に沿って活性層１４の幅が次第に減少する幅テーパ構造、あるいは活性層１４の厚さが次第に減少する膜厚テーパ構造としてもよい。これにより、半導体光増幅器に光ファイバを接続した場合、光ファイバとの光結合効率を改善することができる。
【００８９】
なお、以上の説明に関してさらに以下の付記を開示する。
（付記１）  ＩｎＰ基板と、
前記ＩｎＰ基板上に形成された活性層と、を備え、
前記活性層は、障壁層と井戸層とが交互に積層された量子井戸構造を有し、
前記障壁層が引張歪みを有するＩｎＧａＡｓ膜からなり、前記井戸層が圧縮歪みを有するＩｎＧａＡｓ膜からなる半導体光増幅器。
（付記２）  前記障壁層のＩｎＧａＡｓ膜は、Ｉｎ1-xＧａxＡｓと表した場合、０．４７＜ｘ＜１の組成範囲に設定され、
前記井戸層のＩｎＧａＡｓ膜は、Ｉｎ1-yＧａyＡｓと表した場合、０＜ｙ＜０．４７の組成範囲に設定されることを特徴とする付記１記載の半導体光増幅器（但し、組成比は原子比率で表す。）。
（付記３）  前記障壁層のＩｎＧａＡｓ膜のＧａ含有量ｘと、前記井戸層のＩｎＧａＡｓ膜のＧａ含有量ｙとの差ｘ−ｙが０．０８以上でかつ１よりも小さい範囲に設定されることを特徴とする付記２記載の半導体光増幅器。
（付記４）  前記井戸層の厚さが２ｎｍ〜１０ｎｍの範囲に設定されることを特徴とする付記３記載の半導体光増幅器。
（付記５）  前記活性層は、井戸層の量子準位と障壁層の伝導体の下端とのエネルギー差が２６ｍｅＶ以上に設定されてなることを特徴とする付記１または２記載の半導体光増幅器。
（付記６）  前記活性層は、その幅が１μｍ〜５μｍの範囲に設定されてなることを特徴とする付記１〜５のうち、いずれか一項記載の半導体光増幅器。
（付記７）  前記ＩｎＰ基板上に活性層の幅方向の両側に注入電流を活性層に集中させる電流狭窄構造を有することを特徴とする付記１〜６のうち、いずれか一項記載の半導体光増幅器。
（付記８）  付記１〜７のうち、いずれか一項記載の半導体光増幅器と、前記ＩｎＰ基板上に形成された光機能素子とを備える光集積回路。
【図面の簡単な説明】
【００９０】
【図１】従来の半導体光増幅器の活性層のバンド構造を示す図である。
【図２】本発明の第１の実施の形態に係る第１例の半導体光増幅器の斜視図である。
【図３】図２に示すＡ−Ａ線断面図である。
【図４】第１例の半導体光増幅器を構成する活性層の拡大図である。
【図５】第１例の半導体光増幅器を構成する活性層のバンド構造の要部を示す図である。
【図６】第１の実施の形態に係る実施例１のＴＥモードのＡＳＥスペクトルを示す図である。
【図７】第１の実施の形態に係る実施例１のＴＭモードのＡＳＥスペクトルを示す図である。
【図８】第１の実施の形態に係る実施例２のＴＥモードのＡＳＥスペクトルを示す図である。
【図９】第１の実施の形態に係る実施例２のＴＭモードのＡＳＥスペクトルを示す図である。
【図１０】第１の実施の形態に係る第２例の半導体光増幅器の断面図である。
【図１１】本発明の第２の実施の形態に係る光集積回路の概略構成を示す平面図である。
【符号の説明】
【００９１】
１０，３０，４３ａ，４３ｂ    半導体光増幅器
１１    ｎ型ＩｎＰ基板
１２    ｎ型ＩｎＰクラッド層
１３    下部光閉込層
１４    活性層
１４ｂ，１４ｂ１〜１４ｂ５    障壁層
１４ｗ，１４ｗ１〜１４ｗ４    井戸層
１５    上部光閉込層
１６，２０    ｐ型ＩｎＰクラッド層
１８    ｐ型ＩｎＰブロック層
１９    ｎ型ＩｎＰブロック層
２１    ＩｎＧａＡｓＰコンタクト層
２２，２３    電極
２４，２５    反射防止層
３１    ｉ型ＩｎＰブロック層
４０    光集積回路
４１    入力ポート
４２    波長可変光源
４４    出力ポート
４５ａ，４５ｂ，４６，４８ａ，４８ｂ    光導波路
４９    ＩｎＰ基板
【図１】
0004584079.tif 000002
【図２】
0004584079.tif 000003
【図３】
0004584079.tif 000004
【図４】
0004584079.tif 000005
【図５】
0004584079.tif 000006
【図６】
0004584079.tif 000007
【図７】
0004584079.tif 000008
【図８】
0004584079.tif 000009
【図９】
0004584079.tif 000010
【図１０】
0004584079.tif 000011
【図１１】
0004584079.tif 000012