(57)【特許請求の範囲】
【請求項１】
メモリ基板（１０）上に、複数の長尺状のコンタクトノード（２２）で構成され、該各コンタクトノードがその長手方向を一致させ且つその長手方向に直交する方向へ互いに所定の間隔をおいて配置された第一のコンタクトノード列と、該第一のコンタクトノード列の前記各コンタクトノードの配列方向に直交する方向へ間隔をおいて配置され、複数の長尺状の前記コンタクトノード（２２）で構成される第二のコンタクトノード列であって前記各コンタクトノード（２２）の長手方向が前記第一のコンタクトノード列の前記各コンタクトノードの長手方向に一致し且つ前記各コンタクトノードがその長手方向に直交する方向に互いに前記所定の間隔をおいて配置された第二のコンタクトノード列とを、該第二のコンタクトノード列を構成する前記各コンタクトノード（２２）が、それぞれ前記第一のコンタクトノード列を構成する前記各コンタクトノード（２２）のうち、互いに隣接して配置される該各コンタクトノード間に配置されるように形成する工程と、
前記複数のコンタクトノード（２２）が形成された前記メモリ基板（１０）の全面にめっき層（３０）及び酸化層（３１）を順次に沈積させる工程と、
前記メモリ基板（１０）上に沈積された前記めっき層（３０）及び前記酸化層（３１）に対しリソグラフィーを行うことにより、上面に前記酸化層（３１）が覆われた長尺状のブロック体である複数のめっき層（３０）を該各めっき層の長手方向がそれぞれ前記各コンタクトノード（２２）の長手方向に一致し且つ前記各コンタクトノードの長手方向と直交する方向に互いに所定の間隔をおくように形成する工程と、
長尺状のブロック体である前記各めっき層（３０）上に、該各めっき層をその長手方向に直交する方向に分断するように長尺状の絶縁層（４０）を所定の間隔で形成する工程と、
前記各コンタクトノード（２２）の一部と接触するように長尺状のブロック体である前記各めっき層（３０）の両側全面に金属を沈積させて長尺状のキャパシター用電極板（５０）を形成する工程と、
長尺状のブロック体である前記各めっき層（３０）、それらの上面に覆われた前記酸化層（３１）、及び前記絶縁層（４０）をエッチングを用いて除去することにより、前記キャパシター用電極板（５０）を、前記基板（１０）に形成された前記各コンタクトノード（２２）にそれぞれ立設する工程と、
を順次に行うことを特徴とするメモリ用キャパシターの製造方法。
【請求項２】
メモリ基板（１０）上に、複数の長尺状のコンタクトノード（２２）で構成され、該各コンタクトノードがその長手方向を一致させ且つその長手方向に直交する方向へ互いに所定の間隔をおいて配置された第一のコンタクトノード列と、該第一のコンタクトノード列の前記各コンタクトノードの配列方向に直交する方向へ間隔をおいて配置され、複数の長尺状の前記コンタクトノード（２２）で構成される第二のコンタクトノード列であって前記各コンタクトノード（２２）の長手方向が前記第一のコンタクトノード列の前記各コンタクトノードの長手方向に一致し且つ前記各コンタクトノードがその長手方向に直交する方向に互いに前記所定の間隔をおいて配置された第二のコンタクトノード列とを、該第二のコンタクトノード列を構成する前記各コンタクトノード（２２）が、それぞれ前記第一のコンタクトノード列を構成する前記各コンタクトノード（２２）のうち、互いに隣接して配置される該各コンタクトノード間に配置されるように形成する工程と、
前記複数のコンタクトノード（２２）が形成された前記メモリ基板（１０）の全面にめっき層（３０）を順次に沈積させる工程と、
前記メモリ基板（１０）上に沈積された前記めっき層（３０）に対しリソグラフィーを行うことにより、長尺状のブロック体である複数のめっき層（３０）を該各めっき層の長手方向がそれぞれ前記各コンタクトノード（２２）の長手方向に一致し且つ各コンタクトノードの長手方向と直交する方向に互いに所定の間隔をおくように形成する工程と、
前記各コンタクトノード（２２）の一部と接触するように長尺状のブロック体である前記各めっき層（３０）の両側全面に金属を沈積させて長尺状のキャパシター用電極板（５０）を形成する工程と、
前記各めっき層の一部が前記基板（１０）上に残留するように、長尺状のブロック体である前記各めっき層（３０）をエッチバックを用いて除去することにより、長尺状の前記キャパシター用電極板（５０）を、前記基板（１０）に形成された前記各コンタクトノード（２２）にそれぞれ立設する工程と、
前記各キャパシター用電極板（５０）上に、それぞれの所要の部分を覆うように絶縁層（４０）を前記キャパシター用電極板（５０）の長手方向に所定の間隔で形成する工程と、
前記絶縁層（４０）により覆われていない前記各キャパシター用電極板（５０）をエッチングにより除去する工程と、
前記絶縁層（４０）と残留する前記めっき層（３０）とをエッチングにより除去する工程と、
を順次に行うことを特徴とするメモリ用キャパシターの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、メモリ用キャパシター及びその製造方法に関し、特に、面積の小さい記憶セル（Ｍｅｍｏｒｙ  Ｃｅｌｌ）内に容量の高いキャパシターが高密度に形成されたもの及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、より精細度の高いメモリの開発が進むにつれて、記憶セル（Ｍｅｍｏｒｙ Ｃｅｌｌ）の配置空間も益々縮小してきているが、記憶セルにおけるキャパシターの容量低下が問題となっている。このため、記憶セルの面積を縮小してもキャパシターを所定以上の容量に維持させる方法が検討されているが、キャパシターの上下側に形成される上部、下部電極層と、それらの電極層の間に介在する高誘電率の絶縁層の厚さや面積などを適切に調整することは現有の技術から言えば非常に困難である。
【０００３】
【発明が解決しようとする課題】
前記問題を解消するためには、例えばキャパシターとして高容量を有する積み重ね式キャパシター（Ｓｔａｃｋｅｄ Ｃａｐａｃｉｔｏｒ，ＳＴＣ）を使用する方法が提案されたが、積み重ね式キャパシターにおける、例えば円柱体（Ｃｙｌｉｎｄｅｒ）型積み重ね式又は凹面（Ｃｏｎｃａｖｅ）型積み重ね式キャパシターを製造する場合、楕円状に形成すべきキャパシターの高誘電率の絶縁層及び電極層、特にＢＳＴ、ＳｒＴｉＯ<sub>3</sub>又はＰＺＴからなる絶縁層を、ごく僅かな面積の記憶セルに精度良く沈積させることは困難であると考えられる。一方、凸面（Ｃｏｎｖｅｘ）型積み重ね式キャパシターを使用する場合は、上記絶縁層及び電極層の沈積不良問題が改善されたが、電極プレートが持つ面積が大幅に縮小されるため、当該キャパシターの容量は高くても円柱体型積み重ね式キャパシターの容量の０.６倍程度にしか達しない。
【０００４】
【課題を解決するための手段】
上記の問題点を解決するために、本発明は、メモリ基板（１０）上に、複数の長尺状のコンタクトノード（２２）で構成され、該各コンタクトノードがその長手方向を一致させ且つその長手方向に直交する方向へ互いに所定の間隔をおいて配置された第一のコンタクトノード列と、該第一のコンタクトノード列の前記各コンタクトノードの配列方向に直交する方向へ間隔をおいて配置され、複数の長尺状の前記コンタクトノード（２２）で構成される第二のコンタクトノード列であって前記各コンタクトノード（２２）の長手方向が前記第一のコンタクトノード列の前記各コンタクトノードの長手方向に一致し且つ前記各コンタクトノードがその長手方向に直交する方向に互いに前記所定の間隔をおいて配置された第二のコンタクトノード列とを、該第二のコンタクトノード列を構成する前記各コンタクトノード（２２）が、それぞれ前記第一のコンタクトノード列を構成する前記各コンタクトノード（２２）のうち、互いに隣接して配置される該各コンタクトノード間に配置されるように形成する工程と、前記複数のコンタクトノード（２２）が形成された前記メモリ基板（１０）の全面にめっき層（３０）及び酸化層（３１）を順次に沈積させる工程と、前記メモリ基板（１０）上に沈積された前記めっき層（３０）及び前記酸化層（３１）に対しリソグラフィーを行うことにより、上面に前記酸化層（３１）が覆われた長尺状のブロック体である複数のめっき層（３０）を該各めっき層の長手方向がそれぞれ前記各コンタクトノード（２２）の長手方向に一致し且つ前記各コンタクトノードの長手方向と直交する方向に互いに所定の間隔をおくように形成する工程と、長尺状のブロック体である前記各めっき層（３０）上に、該各めっき層をその長手方向に直交する方向に分断するように長尺状の絶縁層（４０）を所定の間隔で形成する工程と、前記各コンタクトノード（２２）の一部と接触するように長尺状のブロック体である前記各めっき層（３０）の両側全面に金属を沈積させて長尺状のキャパシター用電極板（５０）を形成する工程と、長尺状のブロック体である前記各めっき層（３０）、それらの上面に覆われた前記酸化層（３１）、及び前記絶縁層（４０）をエッチングを用いて除去することにより、前記キャパシター用電極板（５０）を、前記基板（１０）に形成された前記各コンタクトノード（２２）にそれぞれ立設する工程と、を順次に行うことを特徴とするメモリ用キャパシターの製造方法、を提供する。
又、上記問題点を解決するため、本発明は、複数の長尺状のコンタクトノード（２２）で構成され、該各コンタクトノードがその長手方向を一致させ且つその長手方向に直交する方向へ互いに所定の間隔をおいて配置された第一のコンタクトノード列と、該第一のコンタクトノード列の前記各コンタクトノードの配列方向に直交する方向へ間隔をおいて配置され、複数の長尺状の前記コンタクトノード（２２）で構成される第二のコンタクトノード列であって前記各コンタクトノード（２２）の長手方向が前記第一のコンタクトノード列の前記各コンタクトノードの長手方向に一致し且つ前記各コンタクトノードがその長手方向に直交する方向に互いに前記所定の間隔をおいて配置された第二のコンタクトノード列とを、該第二のコンタクトノード列を構成する前記各コンタクトノード（２２）が、それぞれ前記第一のコンタクトノード列を構成する前記各コンタクトノード（２２）のうち、互いに隣接して配置される該各コンタクトノード間に配置されるように形成する工程と、前記複数のコンタクトノード（２２）が形成された前記メモリ基板（１０）の全面にめっき層（３０）を順次に沈積させる工程と、前記メモリ基板（１０）上に沈積された前記めっき層（３０）に対しリソグラフィーを行うことにより、長尺状のブロック体である複数のめっき層（３０）を該各めっき層の長手方向がそれぞれ前記各コンタクトノード（２２）の長手方向に一致し且つ各コンタクトノードの長手方向と直交する方向に互いに所定の間隔をおくように形成する工程と、前記各コンタクトノード（２２）の一部と接触するように長尺状のブロック体である前記各めっき層（３０）の両側全面に金属を沈積させて長尺状のキャパシター用電極板（５０）を形成する工程と、前記各めっき層（３０）の一部が前記基板（１０）上に残留するように、長尺状のブロック体である前記各めっき層（３０）をエッチバックを用いて除去することにより、長尺状の前記キャパシター用電極板（５０）を、前記基板（１０）に形成された前記各コンタクトノード（２２）にそれぞれ立設する工程と、前記各キャパシター用電極板（５０）上に、それぞれの所要の部分を覆うように絶縁層（４０）を前記キャパシター用電極板（５０）の長手方向に所定の間隔で形成する工程と、前記絶縁層（４０）により覆われていない前記各キャパシター用電極板（５０）をエッチングにより除去する工程と、前記絶縁層（４０）と残留するめっき層（３０）とをエッチングにより除去する工程と、を順次に行うことを特徴とするメモリ用キャパシターの製造方法、を提供する。
【０００５】
【作用】
本発明は、上記の課題を解決するものであり、記憶セル上にコンタクトノードを交互的に形成させると共に、そのコンタクトノード上にキャパシター用電極板を立設させることにより、メモリにおけるキャパシター電極板の面積を有効に拡張させることができるので、キャパシターの容量値を向上させることができる。
又、本発明に係るメモリ用キャパシターの製造方法においては、マスク顕像、エッチング、沈積などの常法によりキャパシター用電極板を形成するため、製造過程が簡単であり、製品の歩留まりも向上させることができる。
又、本発明の製造方法により製造されるメモリ用キャパシターにおいて、複数のキャパシター用電極板を夫々一つのコンタクトノード上に立設させ、その一部を相隣するコンタクトノードの周辺まで延設させるので、キャパシター用電極板全体としての面積を大幅に拡張できると共に、高密度用メモリの製造工程により容量の高いキャパシターを有するメモリを容易に製造することができ、更には、前記キャパシター用電極板を取扱性に優れた電気めっき方式により形成するので、面積の小さいメモリセルでも歩留まりよく形成することができる。
【０００６】
以下、図面を参照して本発明の実施の形態を詳細に説明するが、本発明はそれらの実施例により制限されるものではない。
【０００７】
【発明の実施の形態】
図１は本発明に係るメモリ用基板表面にコンタクトノードが交互に形成される状態を示す斜視図であり、図２は図１のメモリ用基板におけるコンタクトノード形成域上に沈積される電気めっき材の一部がエッチングされた後の状態を示す斜視図であり、図３は図２の一部断面図であり、図４は図２に示すメモリ用基板の表面所定位置に絶縁層が沈積され、且つ側面にキャパシター用電極プレートが形成される状態を示す平面図であり、図５は図３に示すメモリ用基板の表面所定位置に絶縁層が沈積され、且つ側面にキャパシター用電極プレートが形成される状態を示す平面図であり、図６は図５の一部断面図であり、図７は図４に示すメモリ用基板に形成される絶縁層及び電極プレートを除去した状態を示す斜視図であり、図８は図５に示すメモリ用基板に形成される絶縁層及び電極プレートを除去した状態を示す斜視図であり、図９は図７のメモリ用基板におけるＡ−Ａの断面側面図であり、図１０は図７のメモリ用基板におけるＢ−Ｂの断面側面図であり、図１１は図８のメモリ用基板におけるＣ−Ｃの断面側面図であり、図１２は図８のメモリ用基板におけるＤ−Ｄの断面側面図であり、図１３は本発明の他の実施の形態であり、電気めっき材の側面に電極プレート用材が沈積される状態を示す斜視図であり、図１４は図１３の電気めっき材に絶縁層及び電極プレートが形成された状態を示す平面図であり、図１５は図１３の電気めっき材に絶縁層及び電極プレートが形成された状態を示す平面図である。
【０００８】
図１に示すように、本発明のメモリ用キャパシターを製造する場合は、まず従来の方法と同様な方法により、絶縁薄膜層の、例えばＳｉＮ薄膜層であるメモリ用基板（１０）におけるキャパシター形成予定域において、アクティブ域（ａｃｔｉｖｅ  ａｒｅａ）（２０）とワードライン(Ｗｏｒｄ  Ｌｉｎｅ)（２１）とを夫々所定方式で基板（１０）上に形成させる。すなわち、メモリ基板（１０）上に、複数の長尺状のアクティブ域（２０）を所定の間隔で配列させた後、アクティブ域（２０）の長手方向と直交する方向に、複数の長尺状のワードライン（２１）を所定の間隔で配列させる。
【０００９】
次に、アクティブ域（２０）及びワードライン（２１）が形成された基板（１０）に対してエッチング処理などを行うことによりコンタクトホール（Ｃｏｎｔａｃｔ  Ｈｏｌｅ）を形成させた後、そのコンタクトホールに導電材の、例えばポリシリコン（Ｐｏｌyｓｉｌｉｃｏｎ）、白金（Ｐｔ）又はルテンニウム（Ｒｕ）などを沈積し、化学機械的研磨（ＣＭＰ）で前記絶縁薄膜層の表面を平坦化させることにより、所定の間隔で配列される第一のコンタクトノード列と、第一のコンタクトノード列におけるコンタクトノードと対応する位置からずらして所定の間隔で配列される第二のコンタクトノード列と、が交互に配置されてなる複数列のコンタクトノード（２２）を形成させる（図１参照）。
すなわち、第一のコンタクトノード列を構成する複数の長尺状のコンタクトノード（２２）を、その長手方向を一致させ且つその長手方向に直交する方向に互いに所定の間隔をおいてメモリ基板（１０）上に配置し、第一のコンタクトノード列の各コンタクトノード（２２）の配列方向に直交する方向へ間隔をおいて配置された第二のコンタクトノード列を構成する複数の長尺状のコンタクトノード（２２）を、その長手方向を第一のコンタクトノード列の各コンタクトノードの長手方向に一致させ且つその長手方向に直交する方向に互いに所定の間隔をおいてメモリ基板（１０）上に配置し、第二のコンタクトノード列を構成する各コンタクトノード（２２）をそれぞれ第一のコンタクトノード列を構成する各コンタクトノード（２２）のうち各コンタクトノード列の先頭から同一番目に配置されたコンタクトノード（２２）の配置位置よりも各コンタクトノード（２２）の配列方向へずれた位置に配置する。
【００１０】
そして、図２及び図３に示すように、前記コンタクトノード（２２）が形成された後、基板（１０）におけるキャパシター形成予定域の全域上において沈積材としてTｉＮ、Ｗ／ＴｉＮなどの材質をめっき工程により沈積させてめっき層（３０）を形成させ、更にその上に外部隔離用の酸化層（３１）を形成させた後、フォトマスクを用いてエッチング方式にて形成されためっき層（３０）及び酸化層（３１）に対しリソグラフィーを行うことにより、ワードライン（２１）の長手方向においては所定の間隔で、ワードライン（２１）と直交する方向においては例えば一側のワードライン（２１）から他側のワードライン（２１）までの間で、上面に酸化層（３１）が覆われた長尺状のブロック体であるめっき層（３０）を複数本形成させる（図２参照）。すなわち、複数の長尺状のめっき層（３０）を該各めっき層（３０）の長手方向がそれぞれ各コンタクトノード（２２）の長手方向に一致し且つ各コンタクトノード（２２）の長手方向と直交する方向に互いに所定の間隔をおくように形成する。又、該ブロック体の短辺を側面から見た場合の一部断面図である図３に示すように、ブロック体であるめっき層（３０）は、その底部によりコンタクトノード（２２）の一部を覆っていると共に、その高さＨはその後の工程において形成されるキャパシター用電極板の高さとなる。この時、各ブロック体であるめっき層（３０）の底部は、図４及び図５に示すように、その両側に位置している複数のコンタクトノード（２２）の一方の内側部分を交互に覆っている。
【００１１】
次に、図４、図５に示すように、ブロック体であるめっき層（３０）と直交する方向においては例えば一側のめっき層（３０）から他側のめっき層（３０）までの間で、めっき層（３０）の長手方向においては基板（１０）上に形成されためっき層（３０）を分断するように所定の間隔で、フォトレジストからなる長尺状絶縁層（４０）を形成させる。この場合、絶縁層（４０）の形成位置としては、横列方向に配列される各コンタクトノード（２２）の中央部を渡る位置に形成させてもよく、コンタクトノード（２２）非形成域に形成させてもよい。
【００１２】
上記フォトレジスト形成工程が終了した後、図６に示すように、コンタクトノード（２２）の一部と接触するようにめっき材の例えば白金（Ｐｔ）を電気めっきによりめっき層（３０）の露出部、（即ち、めっき層（３０）の酸化層（３１）により被覆されていない部分（めっき層（３０）の長手方向の側壁部分））に沈積させて長尺状のキャパシター用電極板（５０）を形成させる。この時、めっき層（３０）の長手方向の両側面に形成されるキャパシター用電極板（５０）の高さはめっき層（３０）の高さと同一となる。
【００１３】
前記キャパシター用電極板（５０）の形成が終了した後、図４に示すキャパシター用構造から絶縁層（４０）及びめっき層（３０）をＲＩＥやウェットエッチングにより除去する。これにより、複数のキャパシター用電極板（５０）はコンタクトノード（２２）の長手方向と平行する方向に、且つ夫々メモリ基板（１０）におけるコンタクトノード（２２）形成域からコンタクトノード（２２）非形成域までの領域において立設される（図７参照）。
すなわち、各キャパシター用電極板（５０）は、メモリ基板（１０）上の領域のうち各コンタクトノード（２２）が形成された領域であるコンタクトノード形成域からメモリ基板（１０）の上方へ立ち上がり且つコンタクトノード形成域からメモリ基板（１０）上の領域のうち各コンタクトノード（２２）が形成されていない領域であるコンタクトノード非形成域に向けて各コンタクトノード（２２）の長手方向と平行する方向へ伸びるように形成されている。
【００１４】
図９は図７に示すキャパシター用構造におけるＡ−Ａの断面側面図であり、それら二つのキャパシター用電極板（５０）の底部の一部は同一のコンタクトノード（２２）と接触している。又、図１０は図７に示すキャパシター用構造のＢ−Ｂの断面側面図である。
【００１５】
図８は図５に示すキャパシター用構造から絶縁層（４０）及びめっき層（３０）を除去した図であり、図１１は図８に示すキャパシター用構造におけるＣ−Ｃの断面側面図であり、その図１１のキャパシター用構造は図１０に示すものと同様な効果（従来のものより２倍の容量達成）を有している。
【００１６】
以上、本発明に係るメモリ用キャパシターの製造過程の一例を示したが、本発明に係るメモリ用キャパシターはその他の実施の形態により製造することもできる。以下にその製造過程を詳細に説明する。
【００１７】
先ず、図２のように、所定配列のコンタクトノード（２２）が形成された基板（１０）の上にめっき層（３０）を沈積（但し、本実施の形態では酸化層（３１）を沈積せず）し、そのめっき層（３０）をエッチングにより同一形状のブロック体であるめっき層（３０）に複数形成させた後、コンタクトノード（２２）の一部と接触するように沈積材である白金（Ｐｔ）を電気めっきにより前記ブロック体に沈積してキャパシター用電極板（５０）に形成させ（図１３参照）、更にめっき層（３０）をドライエッチングにより底部までエッチバックする（一部のめっき層（３０）は基板（１０）上に残留する状態となる）ことによって、キャパシター用電極板（５０）が、夫々基板（１０）に形成されたコンタクトノード（２２）に立設される状態となる。
その後、図７又は図８に示すキャパシター用電極板（５０）の配置方式に応じて、キャパシター用電極板（５０）の長手方向と直交する方向においては例えば一側のキャパシター用電極板（５０）から他側のキャパシター用電極板（５０）までの間で、キャパシター用電極板（５０）の長手方向においてはキャパシター用電極板（５０）における所要の部分を覆うように所定の間隔で絶縁層（４０）を形成させる（図１４、１５参照）。
更に、絶縁層（４０）により被覆されていないキャパシター用電極板（５０）をウェットエッチングにより除去した後、残留するめっき層（３０）及び絶縁層（４０）とをエッチングにより除去することにより、図７又は図８に示すキャパシター構造を得た。
【発明の効果】
本発明のメモリ用キャパシター構成によれば、キャパシター用電極板をコンタクトノードの配置方式に応じて基板上に交互的に立設させるので、メモリにおけるキャパシター電極板の総面積を最大限にすることができると共に、キャパシター全体の容量も極大化させることができる。又、本発明のメモリ用キャパシターの製造方法によれば、簡単な製造工程でメモリ用キャパシターを歩留まりよく製造することができる。
【図面の簡単な説明】
【図１】  本発明に係るメモリ用基板表面にコンタクトノードが交互に形成される状態を示す斜視図である。
【図２】  図１のメモリ用基板におけるコンタクトノード形成域上に沈積される電気めっき材の一部がエッチングされた後の状態を示す斜視図である。
【図３】  図２の一部断面図である。
【図４】  図２に示すメモリ用基板の表面所定位置に絶縁層が沈積され、且つ側面にキャパシター用電極プレートが形成される状態を示す平面図である。
【図５】  図３に示すメモリ用基板の表面所定位置に絶縁層が沈積され、且つ側面にキャパシター用電極プレートが形成される状態を示す平面図である。
【図６】  図５の一部断面図である。
【図７】  図４に示すメモリ用基板に形成される絶縁層及び電極プレートを除去した状態を示す斜視図である。
【図８】  図５に示すメモリ用基板に形成される絶縁層及び電極プレートを除去した状態を示す斜視図である。
【図９】  図７のメモリ用基板におけるＡ−Ａの断面側面図である。
【図１０】  図７のメモリ用基板におけるＢ−Ｂの断面側面図である。
【図１１】  図８のメモリ用基板におけるＣ−Ｃの断面側面図である。
【図１２】  図８のメモリ用基板におけるＤ−Ｄの断面側面図である。
【図１３】  本発明の他の実施の形態であり、電気めっき材の側面に電極プレート用材が沈積される状態を示す斜視図である。
【図１４】  図１３の電気めっき材に絶縁層及び電極プレートが形成された状態を示す平面図である。
【図１５】  図１３の電気めっき材に絶縁層及び電極プレートが形成された状態を示す平面図である。
【符号の説明】
１０…メモリ基板
２０…アクティブ域
２１…ワードライン
２２…コンタクトノード
３０…沈積層
３１…酸化層
４０…絶縁層
５０…キャパシター用電極板
【図１】
0004404530.tif 000002
【図２】
0004404530.tif 000003
【図３】
0004404530.tif 000004
【図４】
0004404530.tif 000005
【図５】
0004404530.tif 000006
【図６】
0004404530.tif 000007
【図７】
0004404530.tif 000008
【図８】
0004404530.tif 000009
【図９】
0004404530.tif 000010
【図１０】
0004404530.tif 000011
【図１１】
0004404530.tif 000012
【図１２】
0004404530.tif 000013
【図１３】
0004404530.tif 000014
【図１４】
0004404530.tif 000015
【図１５】
0004404530.tif 000016