(57)【特許請求の範囲】
【請求項１】
Ｎ個の半導体集積回路素子を積層して形成されている３次元マルチチップパッケージにおいて、
前記半導体集積回路素子は、
上部面及び下部面を有する集積回路チップと、
前記集積回路チップの上部面に形成された一つのチップ選択端子と、
前記集積回路チップの上部面において前記チップ選択端子に隣接して形成された（Ｎ−１）個のチップ選択用パッドと、
前記上部面に形成された絶縁層と、
前記チップ選択用パッドに連結され、前記絶縁層の内部に形成されている（Ｎ−１）個の第１金属配線と、
前記第１金属配線に連結され、前記絶縁層の上に形成されている複数の上部接続端子と、
前記上部接続端子に対応して前記集積回路チップの下部面に形成された複数の下部接続端子と、
前記集積回路チップを貫通して形成され、前記チップ選択端子または前記チップ選択用パッドを前記下部接続端子に連結する複数のトレンチ配線とを有し、
前記チップ選択用パッドのうち前記チップ選択端子に隣り合う１番目のチップ選択用パッドは前記上部接続端子のうち前記チップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結され（ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。）、
下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とが各々接合されて積層され、前記半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結されることを特徴とする３次元マルチチップパッケージ。
【請求項２】
前記集積回路チップは、半導体ウェーハに形成された複数の集積回路チップ中の一つであることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
【請求項３】
前記集積回路チップは、半導体ウェーハから切断されて個別的に分離された集積回路チップであることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
【請求項４】
前記集積回路チップは、メモリ素子であることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
【請求項５】
前記半導体集積回路素子は、前記絶縁層の内部に形成され前記第１金属配線及び前記上部接続端子を各々連結する第２金属配線をさらに有することを特徴とする請求項１に記載の３次元マルチチップパッケージ。
【請求項６】
前記上部接続端子のうち前記（Ｎ−１）番目のチップ選択用パッドの上側に形成された上部接続端子は、電気的に絶縁されていることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
【請求項７】
下側に位置する半導体集積回路素子と、上側に位置する半導体集積回路素子との間に介在している接着層を備えることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
【請求項８】
下側に位置する半導体集積回路素子と、上側に位置する半導体集積回路素子との間に介在している異方性導電フィルムまたは異方性導電接着剤を備えることを特徴とする請求項１に記載の３次元マルチチップパッケージ。
【請求項９】
Ｎ個の半導体集積回路素子を積層して形成される３次元マルチチップパッケージの製造方法において、
（ａ）集積回路チップの上部面に一つのチップ選択端子、ならびに前記チップ選択端子に隣接する（Ｎ−１）個のチップ選択用パッドを形成する段階と、
（ｂ）前記チップ選択端子及び前記チップ選択用パッドから各々前記集積回路チップの内部方向に複数のトレンチを形成する段階と、
（ｃ）前記トレンチの内部に導電性物質を埋め込み、トレンチ配線を形成する段階と、
（ｄ）前記チップ選択用パッドに連結するように前記上部面に沿って（Ｎ−１）個の第１金属配線を形成する段階と、
（ｅ）前記上部面及び前記第１金属配線の上に第１絶縁層を形成する段階と、
（ｆ）前記第１絶縁層の上に前記第１金属配線に各々連結される複数の上部接続端子を形成する段階と、
（ｈ）前記トレンチ配線に連結するように前記集積回路チップの下部面に複数の下部接続端子を形成する段階と、
（ｉ）（ａ）〜（ｈ）段階をへて各々製造されたＮ個の半導体集積回路素子に対して、下側に位置する半導体集積回路素子の上部接続端子、ならびに上側に位置する半導体集積回路素子の下部接続端子を各々接合し、前記Ｎ個の半導体集積回路素子を積層する段階と、
を含み、
前記チップ選択用パッドのうち前記チップ選択端子に隣り合う１番目のチップ選択用パッドは前記上部接続端子のうち前記チップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結され（ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。）、
下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とが各々接合されて積層され、前記半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結されることを特徴とする３次元マルチチップパッケージの製造方法。
【請求項１０】
前記（ｆ）段階は、
（ｆ１）各第１金属配線の一部が露出するように前記第１絶縁層を部分的に除去して複数の貫通孔を形成する段階と、
（ｆ２）前記貫通孔に導電性物質を埋め込み、貫通配線を形成する段階と、
（ｆ３）前記貫通配線に連結するように前記第１絶縁層の上に前記上部接続端子を形成する段階と、
を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
【請求項１１】
前記（ｆ）段階は、
（ｆ４）各第１金属配線の一部が露出するように前記第１絶縁層を部分的に除去して複数の貫通孔を形成した後、各々導電性物質を埋め込み、第１貫通配線を形成する段階と、
（ｆ５）前記第１貫通配線に連結するように前記第１絶縁層の上に第２金属配線を形成する段階と、
（ｆ６）前記第２金属配線の上に第２絶縁層を形成する段階と、
（ｆ７）各第２金属配線の一部が露出するように前記第２絶縁層を部分的に除去して複数の貫通孔を形成した後、各々導電性物質を埋め込み、第２貫通配線を形成する段階と、
（ｆ８）前記第２貫通配線に連結するように前記第２絶縁層の上に前記上部接続端子を形成する段階と、
を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
【請求項１２】
前記（ｉ）段階は、前記半導体集積回路素子の間に接着層を介在させる段階を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
【請求項１３】
前記（ｉ）段階は、前記半導体集積回路素子の間に異方性導電フィルムまたは異方性導電接着剤を介在させる段階を含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
【請求項１４】
（ｇ）前記トレンチ配線が前記集積回路チップの下部面を介して露出するように前記集積回路チップの下部を一部除去する段階をさらに含むことを特徴とする請求項９に記載の３次元マルチチップパッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に関し、特に、メモリ容量を増加させるために、同じ種類の半導体集積回路素子を２個以上直接積層するにあたって、積層された各集積回路素子のチップ選択端子がチップ選択用パッドにより自動に分離されるように具現された３次元マルチチップパッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
よく知られているように、高集積で多機能な半導体素子を具現するために、多様な種類の３次元マルチチップパッケージが開発されてきた。従来技術による３次元マルチチップパッケージは、通常次のような方法で製造される。まず、ウェーハを製造し、切断し、個別チップに分離した後、分離された個別チップを基板に接着し、電気的に連結し、成形樹脂で封止して個別パッケージを製造する。そうして、複数の個別パッケージを順に積層して、マルチチップパッケージを得る。
【０００３】
このような種類のマルチチップパッケージには、リードフレーム、テープ回路基板、印刷回路基板などの基板が使われ、チップと基板の電気的連結方式としては、ワイヤーボンディング、テープ自動ボンディング（ＴＡＢ；Tape Automated Bonding）、フリップチップボンディング(flip chip bonding)などが知られている。
【０００４】
このように、まず個別パッケージを各々製造した後に積層する方式のマルチチップパッケージは、例えば米国特許公報第４，９８２，２６５号、第４，９９６，５８３号、第５，１７２，３０３号、第５，１９８，８８８号、第５，２２２，０１４号、第５，２４７，４２３号、第５，３１３，０９６号、第５，７８３，８７０号、第６，０７２，２３３号等に開示されている。しかし、このような種類のマルチチップパッケージは、その製造工程が複雑であるだけでなく、チップサイズに比べてパッケージのサイズが大きいため、外部装置への実装密度が低い。また、基板が媒介するので、その分信号伝達経路が長くなり信号遅延が発生するという問題を抱えている。
【０００５】
一方、ウェーハまたはチップレベルで積層３次元マルチチップパッケージを具現する方式も既に知られており、例えば、米国特許公報第４，３９４，７１２号、第４，８０７，０２１号、第４，８９７，７０８号、第４，９５４，８７５号、第５，２０２，７５４号、第５，２２９，６４７号、第５，７６７，００１号に開示されたものを挙げることができる。このような種類のマルチチップパッケージは、前述したパッケージ積層型に比べて相対的に構造が単純であり、サイズが小さく、製造工程が簡単であるという長所がある。また、信号遅延のような問題も改善される。しかし、このような従来技術は、主に使用者の要求によって特定機能を有するように設計、製作される注文型集積回路（ＡＳＩＣ；Application Specific Integrated Circuit）のように非メモリ素子、または異種チップを積層して多機能を具現するためのマルチチップパッケージ技術にのみ適用される。
【０００６】
一般に、マルチチップパッケージは、多機能を具現するために異種チップを積層する種類と、メモリ容量を増加させるために同種チップを積層する種類とに分けられる。
ところが、同種チップを積層してメモリ容量を増加させるためには、マルチチップパッケージを構成する各チップを制御してどのチップを動作させるかを決定すべきである。したがって、メモリ素子には、チップ選択端子が形成されている。例えばＤＲＡＭの場合、ＲＡＳ（Row Address Strobe）、ＣＡＳ（Column Address Strobe）、ＣＳＰ（Chip Selection Pin）端子などがチップ選択端子として使われる。マルチチップパッケージを構成するいろいろなチップのチップ選択端子中から特定のチップ選択端子に選択的に電気的信号を送信することによって、動作させるべきチップを選択することができる。したがって、チップ選択端子を除いたメモリ素子の残りの端子が各チップに共通的に連結される反面、各チップのチップ選択端子は、各々分離されて外部に連結されなければならない。
【０００７】
各チップ選択端子を分離、連結する従来の技術は、前述したパッケージ積層型マルチチップパッケージに開示されている。従来の技術によれば、各パッケージに使われる基板に連結配線を形成し、各基板の連結配線を介してチップ選択端子を外部に連結させる。したがって、各チップの選択端子をお互い分離させるために、各基板は、お互い異なる連結配線構造を有しなければならず、これは、生産性の低下と製造コストの上昇をもたらす。
【０００８】
このような問題点を認識し解決方案を提示した従来技術が米国特許公報第５，９９５，３７９号に開示されている。ここで提示する方案によれば、同じ連結配線構造をもつ基板を用いて各チップのチップ選択端子を外部に連結することができる。しかし、このような従来技術は、基本的にパッケージ積層型のマルチチップパッケージであるから、連結配線構造が形成された基板を必要とする。したがって、この従来技術は、前述したパッケージ積層型のマルチチップパッケージの短所を依然として抱えている。すなわち、パッケージサイズがチップに比べてあまりに大きくて、外部装置への実装密度が低く、製造工程が複雑であり、信号遅延が発生するという問題などがある。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、同種チップを２個以上積層し、メモリ容量を増加させた３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明の他の目的は、ウェーハレベルでマルチチップパッケージを具現して、パッケージサイズを低減すると共に、外部装置への実装密度を高め、かつ、信号遅延の問題を解決した３次元マルチチップパッケージ及びその製造方法を提供することにある。
【００１０】
本発明のさらに他の目的は、同じ連結配線構造をもつ半導体集積回路素子を使用した３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明のさらに他の目的は、各集積回路素子のチップ選択端子がチップレベルで形成されたチップ選択用パッドにより自動に分離される３次元マルチチップパッケージ及びその製造方法を提供することにある。
本発明のさらに他の目的は、製造工程が単純化された３次元マルチチップパッケージ及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために、本発明は、チップレベルで形成されたチップ選択用パッドを含む３次元マルチチップパッケージを提供する。本発明による３次元マルチチップパッケージは、Ｎ個の半導体集積回路素子を積層して構成される。各半導体集積回路素子は、集積回路チップと、一つのチップ選択端子と、（Ｎ−１）個のチップ選択用パッドと、絶縁層と、（Ｎ−１）個の第１金属配線と、複数の上部接続端子と、複数の下部接続端子と、複数のトレンチ配線とを有する。
【００１２】
各半導体集積回路素子のチップ選択端子とチップ選択用パッドは、集積回路チップの上部面に形成され、チップ選択用パッドは、チップ選択端子に隣接して形成される。絶縁層は、集積回路チップの上部面に形成され、第１金属配線は、絶縁層の内部に形成され、各チップ選択用パッドに連結される。下部接続端子は、上部接続端子に各々対応してチップの下部面に形成される。トレンチ配線は、集積回路チップを貫通して形成され、チップ選択端子またはチッブ選択用パッドを各々下部接続端子に連結させる。
【００１３】
特に、チップ選択用パッドのうちチップ選択端子に隣り合う１番目のチップ選択用パッドは、上部接続端子のうちチップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは、（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結される。ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。
【００１４】
このような構造を有する各半導体集積回路素子を接合して積層するが、下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とを各々接合する。従って、半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結される。
【００１５】
また、本発明は、Ｎ個の半導体集積回路素子を積層して形成される３次元マルチチップパッケージの製造方法を提供する。
本発明の製造方法によると、集積回路チップの上部面に、一つのチップ選択端子、ならびにチップ選択端子に隣接する（Ｎ−１）個のチップ選択用パッドを形成する段階と、チップ選択端子とチップ選択用パッドから各々集積回路チップ内部方向に複数のトレンチを形成する段階と、トレンチの内部に導電性物質を埋め込み、トレンチ配線を形成する段階と、各チップ選択用パッドに連結するように、上部面に沿って（Ｎ−１）個の第１金属配線を形成する段階と、上部面及び第１金属配線上に第１絶縁層を形成する段階と、第１絶縁層上に、第１金属配線に各々連結される複数の上部接続端子を形成する段階と、トレンチ配線に連結するように、下部面に複数の下部接続端子を形成する段階と、前述の段階をへて各々製造されたＮ個の半導体集積回路素子に対して、下側に位置する半導体集積回路素子の上部接続端子、ならびに上側に位置する半導体集積回路素子の下部接続端子を各々接合して、Ｎ個の集積回路素子を積層する段階とを含む。
こうして、チップ選択用パッドのうちチップ選択端子に隣り合う１番目のチップ選択用パッドは上部接続端子のうち前記チップ選択端子の上側に形成された上部接続端子に連結され、（Ｍ−１）番目のチップ選択用パッドは（Ｍ−２）番目のチップ選択用パッドの上側に形成された上部接続端子に連結され、下側に位置する半導体集積回路素子の上部接続端子と、上側に位置する半導体集積回路素子の下部接続端子とが各々接合されて積層され、半導体集積回路素子に形成されたチップ選択端子が各々最下部に位置する半導体集積回路素子の下部接続端子に連結される３次元マルチチップパッケージが製造される。ここで、Ｍは、３≦Ｍ≦Ｎの自然数である。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳細に説明する。図面において同じ参照符号は、同じ構成要素を示す。
図１は、本発明の第１実施例によるチップレベルの３次元マルチチップパッケージを示す断面図で、図２は、図１のチップレベルの３次元マルチチップパッケージに使われる個別の半導体集積回路素子を示す断面図である。
【００１７】
以下、図１と図２を参照して本発明の第１実施例を説明する。
本実施例の３次元マルチチップパッケージ１００は、同じ種類の半導体集積回路素子を複数個使用してメモリ容量を増加させるためのものであり、図２に図示された個別の半導体集積回路素子１０を４個積層して、図１に図示されたように、チップレベルの３次元マルチチップパッケージ１００として具現された例である。図１で、３次元マルチチップパッケージ１００を構成する各層の半導体集積回路素子１０は、下側から各々参照符号１１０、１２０、１３０、１４０で示す。
【００１８】
半導体集積回路素子１０、１１０、１２０、１３０、１４０は、例えばＤＲＡＭやフラッシュメモリ等のメモリ素子である。よく知られているように、メモリ素子には、通常特定のメモリセルを番地指定する番地入力端子（address input terminal）、各メモリセルにデータを入出力するデータ入出力端子（data input/output terminal）、電源供給端子（power supply terminal）などが形成される。各集積回路素子に形成されたチップ端子１２は、互いに共通に連結される。これに対して、先に従来技術でも説明したようなチップ選択端子１２ａは、各素子毎に分離され外部に連結される。
【００１９】
図２に詳細に図示したように、半導体集積回路素子１０は、半導体ウェーハまたは個別半導体チップ状態の集積回路チップ１１に各種配線と端子と層とが形成されたものである。集積回路チップ１１の上部面（または活性面という）には、多数個のチップ端子１２と一個のチップ選択端子１２ａとが形成されており、ここまでの構成は、一般に広く知られた半導体集積回路チップの構成と同一である。周知のように、集積回路チップ１１の内部には所定の回路が形成され、チップ端子１２とチップ選択端子１２ａに連結される。
【００２０】
本実施例の半導体集積回路素子１０は、３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄを含む。チップ選択用パッドは、チップ選択端子１２ａと隣接して集積回路チップ１１の上部面に形成され、その個数は、積層される半導体集積回路素子１０の個数より１個少ない。すなわち、Ｎ個の集積回路素子を積層してマルチチップパッケージを構成する場合、チップ選択用パッドは、（Ｎ−１）個が必要である。チップ選択用パッド１２ｂ、１２ｃ、１２ｄは、チップ選択端子１２ａとは異なって、集積回路チップ１１内部の回路に連結されない。
【００２１】
３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄは、各々集積回路チップ１１の上部面に沿って形成された第１金属配線１５に連結され、第１金属配線１５は、集積回路チップ１１の上部面に形成された第１絶縁層１６の内部に位置する。第１金属配線１５は、いずれもチップ選択端子１２ａ側に延設されていて、互いに電気的に分離されている。また、チップ選択用パッド１２ｂ、１２ｃ、１２ｄは、各々集積回路チップ１１の内部を貫通するトレンチ配線１４を介して集積回路チップ１１の下部面に形成された下部接続端子２３ｂ、２３ｃ、２３ｄに連結される。そして、チップ選択端子１２ａとチップ端子１２は、各々トレンチ配線１４を介して下部接続端子２３ａ、２３に連結される。
【００２２】
第１絶縁層１６上には、さらに第２絶縁層２０が形成され、第２絶縁層２０の内部には、さらに第２金属配線１９、１９ａが形成される。第１金属配線１５と第２金属配線１９、１９ａは、各々第１絶縁層１６に形成された第１貫通配線１８によって互いに連結される。第２金属配線１９、１９ａは、第１金属配線１５と同様に、チップ選択端子１２ａ側に延設されており、互いに電気的に分離されている。結果的に、チップ選択端子１２ａに隣接した１番目のチップ選択用パッド１２ｂに連結されている第２金属配線１９は、チップ選択端子１２ａの真上にまで延設されており、２番目のチップ選択用パッド１２ｃに連結された第２金属配線１９は、１番目のチップ選択用パッド１２ｂ上にまで延設されており、３番目のチップ選択用パッド１２ｄに連結された第２金属配線１９は、第２番目のチップ選択用パッド１２ｃ上にまで延設されている。３番目のチップ選択用パッド１２ｄ上には、孤立した第２金属配線１９ａが位置する。
【００２３】
第２絶縁層２０には、第２金属配線１９、１９ａに連結される第２貫通配線２１が形成されており、各第２貫通配線２１上には、上部接続端子２２ａ、２２ｂ、２２ｃ、２２ｄが形成される。また、チップ端子１２は、各々上部接続端子２２に連結される。各チップ端子１２を上部接続端子２２と下部接続端子２３に連結させるトレンチ配線１４、第１貫通配線１８及び第２貫通配線２１は、同じ位置に形成される。つまり、チップ選択用パッド１２ｂ、１２ｃ、１２ｄの中で、チップ選択端子１２ａに隣接した１番目のチップ選択用パッド１２ｂは、チップ選択端子１２ａの上側に形成された上部接続端子２２ａに連結され、２番目のチップ選択用パッド１２ｃは、１番目のチップ選択用パッド１２ｂの上側に形成された上部接続端子２２ｂに連結され、３番目のチップ選択用パッド１２ｄは、２番目のチップ選択用パッド１２ｃの上側に形成された上部接続端子２２ｃに連結される。３番目のチップ選択用パッド１２ｄの上側に形成された上部接続端子２２ｄは、孤立した第２金属配線１９ａに連結され、チップ選択用パッド１２ｂ、１２ｃ、１２ｄには連結されない。
【００２４】
以上のような構成をもつ個別の半導体集積回路素子１０、すなわち半導体集積回路素子１１０、１２０、１３０、１４０を各々接合して積層させれば、図１の３次元マルチチップパッケージ１００が得られる。集積回路素子間の接合は、上部接続端子２２、２２ａ−２２ｄと下部接続端子２３、２３ａ−２３ｄとの間で行われる。すなわち、下側に位置した集積回路素子の上部接続端子と上側に位置した集積回路素子の下部接続端子とが各々接合される。
【００２５】
一方、最下部側に位置した半導体集積回路素子１１０の下部接続端子２３、２３ａ−２３ｄは、３次元マルチチップパッケージ１００の外部端子として機能し、母基板（図示せず）のような外部装置に接合される。この際、下部接続端子２３、２３ａ−２３ｄには、接合を容易にするために、金属バンプまたははんだボールなどを形成することができる。同様に、個別の半導体集積回路素子１１０、１２０、１３０、１４０が容易に接合され得るように、上部接続端子２２、２２ａ−２２ｄと下部接続端子２３、２３ａ−２３ｄの両方またはいずれか一方に金属バンプまたははんだボールを形成することができる。
【００２６】
本実施例の３次元マルチチップパッケージ１００において、各層の半導体集積回路素子１１０、１２０、１３０、１４０に形成されたチップ選択端子１２ａは、各々最下部に位置する半導体集積回路素子１１０の下部接続端子２３ａ−２３ｄに連結される。例えば、図１に図示したように、１番目の半導体集積回路素子１１０のチップ選択端子１２ａは、トレンチ配線１４を介して、１番目の半導体集積回路素子１１０の下部に形成された１番目の下部接続端子２３ａに連結され、３番目の半導体集積回路素子１３０のチップ選択端子１２ａは、３番目の半導体集積回路素子１３０、２番目の半導体集積回路素子１２０及び１番目の半導体集積回路素子１１０を順に経て、１番目の半導体集積回路素子１１０の下部に形成された３番目の下部接続端子２３ｃに連結される。
【００２７】
以上説明した実施例から明らかなように、本発明の３次元マルチチップパッケージは、チップ選択端子を分離させるために、互いに異なる連結配線構造をもつ集積回路素子を必要としない。すなわち、同じ構造の集積回路素子を積層して本発明の３次元マルチチップパッケージを構成しても、各素子のチップ選択端子が自動に分離される。さらに、チップ選択用パッドは、チップレベルで形成される。すなわち、チップ選択用パッドは、集積回路チップに直接形成される。したがって、別途の基板を必要としないので、パッケージ積層型のマルチチップパッケージでないチップレベルマルチチップパッケージを具現することができ、それによりパッケージサイズが小さく、外部装置への実装密度を高めることができ、かつ、信号遅延の問題を解消できるという長所を有する。
【００２８】
以下では、図３から図１３を参照して、本実施例によるチップレベルの３次元マルチチップパッケージの製造方法を説明する。
まず、図３に示すように、半導体の集積回路チップ１１を用意する。半導体の集積回路チップ１１は、半導体ウェーハに形成された多数個のチップであるか、またはウェーハから分離された個別チップである。集積回路チップ１１の上部面には、通常的なチップと同様に、多数個のチップ端子１２と一個のチップ選択端子１２ａが形成され、チップ選択端子１２ａと隣接して３個のチップ選択用パッド１２ｂ、１２ｃ、１２ｄがさらに形成される。チップ選択用パッド１２ｂ、１２ｃ、１２ｄの数は、積層しようとする集積回路チップ１１の数より１個少ない。チップ端子１２とチップ選択端子１２ａは、集積回路チップ１１の内部に形成された所定の回路に連結されるが、チップ選択用パッド１２ｂ、１２ｃ、１２ｄは回路に連結されない。
【００２９】
次いで、図４に示すように、チップ端子１２とチップ選択端子１２ａとチップ選択用パッド１２ｂ、１２ｃ、１２ｄから各々集積回路チップ１１の内部方向に一定深さのトレンチ１３を形成する。化学的なエッチング方法とレーザードリルを用いた方法などがトレンチ１３の形成に用いられる。トレンチ１３の幅は、チップ端子１２、チップ選択端子１２ａまたはチップ選択用パッド１２ｂ、１２ｃ、１２ｄの幅より小さい。
【００３０】
次いで、図５に示すように、トレンチの内部に導電性物質を埋め込み、トレンチ配線１４を形成する。トレンチの内部に埋め込む導電性物質は、例えばタングステンのような金属が好ましいが、必ずしもこれに限定されるものではない。化学気相蒸着のような通常的な蒸着技術がトレンチ配線１４の形成に使われる。
【００３１】
次に、図６に示すように、集積回路チップ１１の上部面に第１金属配線１５を形成する。第１金属配線１５は、チップ選択用パッド１２ｂ、１２ｃ、１２ｄ側にのみ形成して互いに連結させて、チップ選択端子１２ａやチップ端子１２側には形成しない。各第１金属配線１５は、集積回路チップ１１の上部面に沿ってチップ選択端子１２ａ側に延設されるように形成され、隣接した第１金属配線１５同士は互いに連結されない。第１金属配線１５には、銅またはタングステンをはじめとする各種金属を使うことができる。第１金属配線１５は、チップの上部面全体に金属層を蒸着した後、感光膜パターンで被覆して金属層をエッチングする方法、またはまず感光膜パターンでチップの上部面を被覆した後、金属層を蒸着する方法によって形成することができる。
【００３２】
次いで、図７に示すように、第１金属配線１５を被覆するように、集積回路チップ１１の上部面に第１絶縁層１６を形成する。酸化膜、窒化膜のような無機絶縁層、またはポリイミド、エポキシのような有機絶縁層を第１絶縁層１６に使うことができる。無機絶縁層の場合、通常的な蒸着方法によって、有機絶縁層の場合、通常的なスピンコーティング方法によって形成することができる。
【００３３】
引続き、図８に示すように、第１絶縁層１６の所定部分を選択的に除去して貫通孔１７を形成する。この際、形成される貫通孔１７の位置は、各チップ端子１２の上側部分と各第１金属配線１５の上側部分である。チップ選択端子１２ａ側には貫通孔を形成しない。特に、第１金属配線１５上に形成される貫通孔１７は、各トレンチ配線１４の間に位置する。すなわち、各第１金属配線１５において、一端は、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結されており、他端は、貫通孔１７が形成される。貫通孔１７は、通常的な写真エッチング方法で形成することができる。
【００３４】
次に、図９に示すように、各貫通孔内に導電性物質を埋め込み、第１貫通配線１８を形成する。第１貫通配線１８の材質及び形成方法は、トレンチ配線１４の場合と類似している。
次いで、図１０に示すように、第１絶縁層１６上に第２金属配線１９、１９ａを形成する。第２金属配線１９は、第１絶縁層１６内部の第１金属配線１５を介してチップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結するように形成すると共に、３番目のチップ選択用パッド１２ｄ上に孤立した第２金属配線１９ａを形成する。反面、チップ選択端子１２ａやチップ端子１２側には第２金属配線１９が形成されない。各第２金属配線１９は、第１絶縁層１６の上部面に沿ってチップ選択端子１２ａ側に延設されるように形成される。したがって、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに各々連結された第２金属配線１９は、チップ選択端子１２ａまたは隣接したチップ選択用パッド１２ｂ、１２ｃの上側にまで延設される。最外郭のチップ選択用パッド１２ｄ上には、孤立した第２金属配線１９ａが位置する。第２金属配線１９、１９ａの材質及び形成方法は、第１金属配線１５の場合と類似している。
【００３５】
引続き、図７から図９に示された段階と類似に、第１絶縁層１６上に第２絶縁層２０を形成した後、第２絶縁層２０に貫通孔を穿設し、貫通孔中に導電性物質を埋め込み、第２貫通配線２１を形成した後、図１１に示すように、第２絶縁層２０上に各第２貫通配線２１に直接連結される上部接続端子２２、２２ａ、２２ｂ、２２ｃ、２２ｄを形成する。上部接続端子２２、２２ａ、２２ｂ、２２ｃ、２２ｄの位置、すなわち第２貫通配線２１の位置は、チップ端子１２、チップ選択端子１２ａ、チップ選択用パッド１２ｂ、１２ｃ、１２ｄの各々上側である。特に、チップ端子１２上側の上部接続端子２２は、チップ端子１２に連結されるが、チップ選択端子１２ａ上側の上部接続端子２２ａは、チップ選択端子１２ａに連結されず、１番目のチップ選択用パッド１２ｂに連結され、チップ選択用パッド１２ｂ、１２ｃ上側の上部接続端子２２ｂ、２２ｃは、下側のチップ選択用パッド１２ｂ、１２ｃに連結されず、隣接したチップ選択用パッド１２ｃ、１２ｄに連結される。また、最外郭の上部接続端子２２ｄは、孤立した第２金属配線１９ａにのみ連結される。
【００３６】
次に、図１２に示すように、トレンチ配線１４が集積回路チップ１１の下部面を介して露出するように、集積回路チップ１１の下部を一部除去する。通常的なエッチング方法またはウェーハ裏面研磨のような通常的な研磨方法をこの段階に使うことができる。
【００３７】
次いで、図１３に示すように、各トレンチ配線１４に電気的に連結されるように、集積回路チップ１１の下部面に多数個の下部接続端子２３、２３ａ、２３ｂ、２３ｃ、２３ｄを形成する。したがって、下部接続端子２３、２３ａ、２３ｂ、２３ｃ、２３ｄは、トレンチ配線を介して各々チップ端子１２、チップ選択端子１２ａ、チップ選択用パッド１２ｂ、１２ｃ、１２ｄに連結される。
【００３８】
以上説明した一連の段階を経て製造された半導体集積回路素子は、図２に図示された半導体集積回路素子１０と同じものである。製造済みの集積回路素子を積層した後、下側に位置する集積回路素子の上部接続端子と上側に位置する集積回路素子の下部接続端子とを接合させれば、マルチチップパッケージの製造が完了する。マルチチップパッケージに積層される各集積回路素子は、いずれも同じ構造をもっている。したがって、各層の集積回路素子は、別に製造する必要がなく、ウェーハ状態で一括的に製造した後、個別素子に分離して使用することができる。
【００３９】
本発明のマルチチップパッケージは、第１実施例で説明した第２金属配線を直接上部接続端子として使用することができる。また、集積回路素子を積層させる時、集積回路素子の間に接着層または異方性導電フィルムを介在させることができる。以下では、上述したような特徴を含めて、前述した第１実施例と異なる点を中心に本発明の第２実施例によるマルチチップパッケージを説明する。以下の説明には図１４を参照する。
【００４０】
本実施例のマルチチップパッケージ２００は、３個の半導体集積回路素子２１０、２２０、２３０を積層した例である。したがって、半導体集積回路素子２１０、２２０、２３０には、２個のチップ選択用パッド１２ｂ、１２ｃが形成される。半導体集積回路素子２１０、２２０、２３０の集積回路チップ１１の上部面には、一個の絶縁層１６が形成され、絶縁層１６の内部にチップ選択用パッド１２ｂ、１２ｃに連結される金属配線１５が形成される。次いで、各金属配線１５の一部を露出させる貫通孔が絶縁層１６に形成され、貫通孔中に貫通配線１８が形成される。
【００４１】
貫通配線１８は、各々絶縁層１６の上部に形成される上部接続端子２２ａ、２２ｂに連結される。また、集積回路チップ１１上部面のチップ端子１２の上側に、上部接続端子２２が形成され、互いに連結されており、最外郭のチップ選択用パッド１２ｃ上に孤立した上部接続端子２２ｃが形成される。集積回路チップ１１上部面に形成されたチップ選択端子１２ａは、上部接続端子２２、２２ａ、２２ｂ、２２ｃに連結されない。各集積回路チップ１１の下部面には、上部接続端子２２、２２ａ、２２ｂ、２２ｃに対応して下部接続端子２３、２３ａ、２３ｂ、２３ｃが形成され、チップ端子１２とチップ選択端子１２ａとチップ選択用パッド１２ｂ、１２ｃは、各々集積回路チップ１１を貫通するトレンチ配線１４を介して対応する下部接続端子２３、２３ａ、２３ｂ、２３ｃに連結される。
【００４２】
半導体集積回路素子２１０、２２０、２３０を接合する時、異方性導電フィルム（ＡＣＦ；Anisotropic Conductive Film）２５または異方性導電接着剤（ＡＣＡ；Anisotropic Conductive Adhesive）を使用することができる。異方性導電フィルム２５または異方性導電接着剤は、絶縁フィルム２４ａまたは絶縁接着剤の内部に多数の導電性微粒子２４ｂが分散されているものであり、下側の集積回路素子の上部接続端子２２、２２ａ−２２ｃと上側集積回路素子の下部接続端子２３、２３ａ−２３ｃとが各々絶縁フィルム２４ａまたは絶縁接着剤の内側に押圧されながら、導電性微粒子２４ｂを介して互いに電気的に連結される。この際、絶縁フィルム２４ａまたは絶縁接着剤は、上下の集積回路素子を互いに接着させる。異方性導電フィルム２５または異方性導電接着剤の代わりに、各種絶縁接着剤を接着層として使うことができる。
【００４３】
以上説明した第２実施例のマルチチップパッケージ２００でも、各層の半導体集積回路素子２１０、２２０、２３０に形成されたチップ選択端子１２ａが最下部側の半導体集積回路素子２１０の下部接続端子２３ａ−２３ｃに各々自動に分離されて連結される。
【００４４】
【発明の効果】
以上説明したように、本発明によって提供されるチップレベルの３次元マルチチップパッケージは、チップ選択端子が集積回路素子自体に形成されたチップ選択用パッドにより自動に分離される。チップ選択端子を分離させるために、各々異なる構造で集積回路素子を形成する必要がなく、別の基板を必要としない。したがって、パッケージレベルでないチップレベルでマルチチップパッケージを具現することができ、マルチチップパッケージの構成や製造方法が簡単になる。
【００４５】
また、チップレベルでマルチチップパッケージを具現するので、パッケージの全体サイズを縮小することができ、それにより外部装置への実装密度を高めることができる。そして、集積回路素子と外部装置間の信号伝達経路が短縮されるので、信号遅延の問題を解消することができる。また、パッケージの構成と製造方法が簡単になるので、製造コストの節減、製品競争力の向上、効率的な工程管理などの効果を奏することができる。
【００４６】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。
【図面の簡単な説明】
【図１】本発明の第１実施例による３次元マルチチップパッケージを示す断面図である。
【図２】本発明の第１実施例による３次元マルチチップパッケージに使われる個別の半導体集積回路素子を示す断面図である。
【図３】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図４】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図５】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図６】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図７】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図８】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図９】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１０】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１１】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１２】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１３】本発明の第１実施例による３次元マルチチップパッケージの製造方法を説明するための断面図である。
【図１４】本発明の第２実施例による３次元マルチチップパッケージを示す断面図である。
【符号の説明】
１０、１１０、１２０、１３０、１４０、２１０、２２０、２３０  半導体集積回路素子
１１  集積回路チップ
１２  チップ端子
１２ａ  チップ選択端子
１２ｂ、１２ｃ、１２ｄ  チップ選択用パッド
１４、１５、１８、１９、２１  配線
１６、２０  絶縁層
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ  上部接続端子
２３、２３ａ、２３ｂ、２３ｃ、２３ｄ  下部接続端子
２５  異方性導電フィルム
１００、２００  ３次元マルチチップパッケージ
【図１】
0004519392.tif 000002
【図２】
0004519392.tif 000003
【図３】
0004519392.tif 000004
【図４】
0004519392.tif 000005
【図５】
0004519392.tif 000006
【図６】
0004519392.tif 000007
【図７】
0004519392.tif 000008
【図８】
0004519392.tif 000009
【図９】
0004519392.tif 000010
【図１０】
0004519392.tif 000011
【図１１】
0004519392.tif 000012
【図１２】
0004519392.tif 000013
【図１３】
0004519392.tif 000014
【図１４】
0004519392.tif 000015