(57)【特許請求の範囲】
【請求項１】
ダイヤモンドチップを備えたプローブヘッドの製造方法であって、
基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、
前記モールド穴内に、不純物を混入させつつダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、
前記シリコン層において、前記ダイヤモンドチップの針先とは異なる側の周辺領域に不純物を注入し、これにより前記周辺領域に低抵抗層を形成する低抵抗層形成工程と、
前記加工面上に導電材料からなるパターンを形成し、これにより前記ダイヤモンドチップに対する電気信号の入出力を可能とする信号経路を形成する信号経路形成工程と、
前記加工面にヘッド基板を接合する接合工程と、
前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程と
を備えていることを特徴とするプローブヘッドの製造方法。
【請求項２】
ダイヤモンドチップと歪み検出回路とを備えたプローブヘッドの製造方法であって、
基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、
前記モールド穴内に、不純物を混入させつつダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、
前記シリコン層において、前記ダイヤモンドチップの針先とは異なる側の周辺領域に不純物を注入し、これにより前記周辺領域に低抵抗層を形成する低抵抗層形成工程と、
前記シリコン層において、前記モールド穴と離れた位置に配置された回路形成領域に不純物を注入し、これにより前記回路形成領域に低抵抗層を形成し、よって前記歪み検出回路を形成する回路形成工程と、
前記加工面上に導電材料からなるパターンを形成し、これにより前記ダイヤモンドチップに対する電気信号の入出力を可能とする信号経路と前記歪み検出回路に対する他の電気信号の入出力を可能とする信号経路とをそれぞれ形成する信号経路形成工程と、
前記加工面にヘッド基板を接合する接合工程と、
前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程と
を備えていることを特徴とするプローブヘッドの製造方法。
【請求項３】
ダイヤモンドチップを備えたプローブヘッドの製造方法であって、
基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、
前記モールド穴内に、ダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、
前記シリコン層において、前記ダイヤモンドチップの針先とは異なる側の周辺領域に不純物を注入し、これにより前記周辺領域に低抵抗層を形成する低抵抗層形成工程と、
前記加工面上に、前記ダイヤモンドチップへ入出力される信号の信号経路を形成する信号経路形成工程と、
前記加工面にヘッド基板を接合する接合工程と、
前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程と
を備えていることを特徴とするプローブヘッドの製造方法。
【請求項４】
ダイヤモンドチップと歪み検出回路とを備えたプローブヘッドの製造方法であって、
基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、
前記モールド穴内に、ダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、
前記シリコン層において、前記ダイヤモンドチップの針先とは異なる側の周辺領域に不純物を注入し、これにより前記周辺領域に低抵抗層を形成する低抵抗層形成工程と、
前記シリコン層において、前記モールド穴と離れた位置に配置された回路形成領域に不純物を注入し、これにより前記回路形成領域に低抵抗層を形成し、よって前記歪み検出回路を形成する回路形成工程と、
前記加工面上に、前記ダイヤモンドチップへ入出力される信号の信号経路と前記歪み検出回路に対する電気信号の入出力を可能とする信号経路とをそれぞれ形成する信号経路形成工程と、
前記加工面にヘッド基板を接合する接合工程と、
前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程と
を備えていることを特徴とするプローブヘッドの製造方法。
【請求項５】
前記信号経路形成工程において、前記ダイヤモンドチップに対する電気信号の入出力を可能とする信号経路の一部は、前記低抵抗層の上に形成されることを特徴とする請求項１又は２に記載のプローブヘッドの製造方法。
【請求項６】
前記信号経路形成工程において、前記ダイヤモンドチップへ入出力される信号の信号経路の一部は、前記低抵抗層の上に形成されることを特徴とする請求項３又は４に記載のプローブヘッドの製造方法。
【請求項７】
ヘッド基板と、
前記ヘッド基板から伸びる梁と、
不純物を混入させつつダイヤモンドを成長させることで前記針の先端部に形成されるダイヤモンドチップと、
前記ダイヤモンドチップの針先とは異なる側の周辺領域に不純物を注入することで前記梁上に形成される低抵抗層と
前記梁上に形成される導電材料からなるパターンであって、前記ダイヤモンドチップに対する電気信号の入出力を可能とする信号経路と
を備えることを特徴とするプローブヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば走査型プローブ顕微鏡装置または走査型プローブ情報記録再生装置等に用いられるプローブヘッドの製造方法に関する。
【背景技術】
【０００２】
走査型プローブ顕微鏡（ＳＰＭ：Scanning Probe Microscope）は、ナノスケールで、試料表面の形状や物性等を測定することができる装置として知られている。中でも、試料の表面をプローブで走査し、プローブと試料との間に流れるトンネル電流を利用して測定を行う走査型トンネル顕微鏡（ＳＴＭ：Scanning Tunneling Microscope）や、同じく、試料の表面をプローブで走査し、プローブと試料との間の原子間力を利用して測定を行う原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）は、広く普及している。【０００３】
近時、走査型プローブ顕微鏡の一種として、強誘電体試料の非線形誘電率を読み取って、強誘電体試料の分極状態または結晶性を測定する走査型非線形誘電率顕微鏡（ＳＮＤＭ：Scanning Nonlinear Dielectric Microscope）が開発されている。ＳＮＤＭによれば、強誘電体試料の分極状態等を、ナノスケールの高分解能で純電気的に測定することができる（特許文献１参照）。【０００４】
また、ＳＮＤＭの技術を応用して情報記録を実現する研究が開始されている。以下、ＳＮＤＭ技術を応用した情報記録（これを「ＳＮＤＭ情報記録」という。）について概説する。まず、強誘電体にプローブを介して抗電界を超える電界を局所的に印加し、これによりデジタル情報を強誘電体に分極方向として記録する。強誘電体に分極方向として記録されたデジタル情報は、強誘電体の自発分極の性質により、電界の印加を止めても保持される。次に、ＳＮＤＭ技術により、強誘電体の分極方向を検出し、分極方向として記録されたデジタル情報を読み取る。【０００５】
ＳＮＤＭ情報記録によれば、理論的に、強誘電体の結晶格子単位まで情報記録密度を向上させることが可能である。そのため、ＤＶＤ、ブルーレイディスク等の光学式情報記録における記録密度の限界（回折限界）や、ハードディスクドライブ等の磁気式情報記録における記録密度の限界（超常磁性限界）を超える超高密度情報記録の実現が期待されている。【０００６】
ＳＮＤＭおよびＳＮＤＭ情報記録で用いられるプローブヘッドには、(1)試料表面に向けて試料表面と垂直な方向に伸びるタングステン針を設け、このタングステン針の基端部をヘッド基板に固定する構造のもの、(2)試料表面にほぼ水平な方向に伸びる梁を設け、梁の基端部をヘッド基板に固定し、梁の先端部には、試料表面に向けて試料表面に垂直な方向に伸びるチップを設ける構造のもの等、様々なタイプのものが提案されている。以下、後者のタイプのプローブヘッドを「カンチレバー型プローブヘッド」と呼ぶ。【０００７】
【特許文献１】特開２００３−０８５９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、ＳＮＤＭおよびＳＮＤＭ情報記録では、カンチレバー型プローブヘッドのチップ先端を、強誘電体の表面に接触させつつ走査を行う。このため、強誘電体の表面に微少な凹凸があると、走査中にチップ先端がこの凹凸上を通過することにより、梁が振動する。梁が振動すると、チップ先端が強誘電体の表面から小刻みに浮上するため、走査が不完全となり、測定不良ないし情報の読取不良等が生じるおそれがある。特に、ＳＮＤＭ情報記録では、情報の読取速度を向上させる要請から、走査速度を高める必要がある。高速走査中にチップ先端が強誘電体表面の凹凸上を通過すると、梁に大きな振動が生じ、振動の収束に時間がかかり、情報の読取不良が深刻な問題となるおそれがある。【０００９】
かかる問題の解決方法を検討するに、まず、梁の振動の周波数が予め明らかであれば、梁の振動と情報読取不良発生との関係を考慮して走査速度の上限を制限する等、情報の読取不良を予防する措置をとることが可能となる。このためには、梁の振動の周波数に関して、プローブ毎のバラツキを低減する必要がある。また、マルチプローブの場合には、複数のプローブ間のバラツキを低減する必要がある。このためには、梁の厚さの均一性を確保する必要がある。ところが、梁の厚さは数十ナノメートルないし数マイクロメートルときわめて薄く、しかも、梁の厚さが数ナノメートル異なれば、梁の振動の周波数も変動する。このため、梁の厚さを均一にして梁の振動の周波数を均一にすることは容易でない。具体的には、プローブヘッドを量産するにあたって、すべてのプローブヘッドにおいて梁の厚さを均一にすることは容易でない。また、マルチプローブ型のプローブヘッドにあっては、カンチレバー型プローブが数十ないし数百個配列されており、すべてのプローブにおいて梁の厚さを均一にすることは困難である。【００１０】
一方、ＳＮＤＭおよびＳＮＤＭ情報記録では、走査を行う際に、カンチレバー型プローブヘッドのチップ先端を強誘電体の表面に接触させる。このため、プローブヘッドに歪み検出回路を設け、チップ先端が強誘電体表面に接触したか否かを感知することが望ましい。この場合、歪み検出用のピエゾ抵抗素子をプローブヘッドの梁の一部に設ければ、チップ先端が強誘電体表面に接触したことによる梁の撓みを検出することができ、これにより、チップ先端が強誘電体表面に接触したか否かを感知することができる。ところが、歪み検出用のピエゾ抵抗素子を梁の一部に設けると、梁の面積が大きくなる。この結果、梁の厚さの均一性を確保することがより一層困難となる。【００１１】
本発明は上記に例示したような問題点に鑑みなされたものであり、本発明の課題は、梁の振動の周波数を均一にでき、または高めることができ、測定不良ないし情報の読取不良を防止することができるプローブヘッドの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１のプローブヘッドの製造方法は、ダイヤモンドチップを備えたプローブヘッドの製造方法であって、基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、前記モールド穴内に、不純物を混入させつつダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、前記加工面上に導電材料からなるパターンを形成し、これにより前記ダイヤモンドチップに対する電気信号の入出力を可能とする信号経路を形成する信号経路形成工程と、前記加工面にヘッド基板を接合する接合工程と、前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程とを備えている。【００１３】
上記課題を解決するために、本発明の第２のプローブヘッドの製造方法は、ダイヤモンドチップと歪み検出回路とを備えたプローブヘッドの製造方法であって、基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、前記モールド穴内に、不純物を混入させつつダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、前記シリコン層において、前記モールド穴と離れた位置に配置された回路形成領域に不純物を注入し、これにより前記回路形成領域に低抵抗層を形成し、よって前記歪み検出回路を形成する回路形成工程と、前記加工面上に導電材料からなるパターンを形成し、これにより前記ダイヤモンドチップに対する電気信号の入出力を可能とする信号経路と前記歪み検出回路に対する他の電気信号の入出力を可能とする信号経路とをそれぞれ形成する信号経路形成工程と、前記加工面にヘッド基板を接合する接合工程と、前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程とを備えている。【００１４】
上記課題を解決するために、本発明の第３のプローブヘッドの製造方法は、ダイヤモンドチップを備えたプローブヘッドの製造方法であって、基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、前記モールド穴内に、ダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、前記加工面上に、前記ダイヤモンドチップへ入出力される信号の信号経路を形成する信号経路形成工程と、前記加工面にヘッド基板を接合する接合工程と、前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程と備えている。【００１５】
上記課題を解決するために、本発明の第４のプローブヘッドの製造方法は、ダイヤモンドチップと歪み検出回路とを備えたプローブヘッドの製造方法であって、基盤層上に絶縁層が形成され、前記絶縁層上にシリコン層が形成され、前記シリコン層の表面が加工面であるＳＯＩ（Silicon On Insulator）基板の一部に、前記加工面側から基盤層の底面側に向けて、前記ダイヤモンドチップを成形するためのモールド穴を形成するモールド穴形成工程と、前記モールド穴内に、ダイヤモンドを成長させ、これにより前記ダイヤモンドチップを形成するチップ形成工程と、前記シリコン層において、前記モールド穴と離れた位置に配置された回路形成領域に不純物を注入し、これにより前記回路形成領域に低抵抗層を形成し、よって前記歪み検出回路を形成する回路形成工程と、前記加工面上に、前記ダイヤモンドチップへ入出力される信号の信号経路と前記歪み検出回路に対する電気信号の入出力を可能とする信号経路とをそれぞれ形成する信号経路形成工程と、前記加工面にヘッド基板を接合する接合工程と、前記基盤層の底面側からエッチングを行い、これにより前記基盤層と前記絶縁層とを除去する除去工程と備えている。
【図面の簡単な説明】
【００１６】
【図１】プローブヘッドの基本的構成を示す説明図である。
【図２】本発明の製造方法の実施形態により製造されるプローブヘッドを示す斜視図である。
【図３】図２中のプローブヘッドの平面図である。
【図４】図２中のプローブヘッドの断面図である。
【図５】本発明の製造方法の実施形態で用いるＳＯＩ基板を示す断面図である。
【図６】本発明の製造方法の実施形態におけるモールド穴形成工程を示す断面図である。
【図７】図６に続くモールド穴形成工程を示す断面図である。
【図８】図７に続くモールド穴形成工程を示す断面図である。
【図９】図８に続くモールド穴形成工程を示す断面図である。
【図１０】本発明の製造方法の実施形態におけるチップ形成工程を示す断面図である。
【図１１】本発明の製造方法の実施形態における回路形成工程を示す断面図である。
【図１２】図１１に続く回路形成工程を示す断面図である。
【図１３】図１２に続く回路形成工程を示す断面図である。
【図１４】図１３に続く回路形成工程を示す断面図である。
【図１５】本発明の製造方法の実施形態における信号経路形成工程を示す断面図である。
【図１６】本発明の製造方法の実施形態における接合工程を示す断面図である。
【図１７】本発明の製造方法の実施形態における除去工程を示す断面図である。
【図１８】図１７に続く除去工程を示す断面図である。
【符号の説明】
【００１７】
３０  プローブヘッド
３１  ヘッド基板
３３、７７  チップ支持部
３４、７１  ダイヤモンドチップ
３６、７８  歪み検出回路
３７、７９  絶縁壁部
６１  ＳＯＩ基板
６２  基盤層
６３  絶縁層
６４  シリコン層
７４  低抵抗層（ボロンドープ層）
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して説明する。【００１９】
（プローブヘッドの基本的構成）
図１は、プローブヘッドの基本的構成を示している。図１において、プローブヘッド１０は、ＳＮＤＭおよびＳＮＤＭ情報記録に用いられるカンチレバー型プローブヘッドである。プローブヘッド１０は、ヘッド基板１１と、ヘッド基板１１から伸びる梁１２とを備えている。【００２０】
梁１２の先端側には、チップ支持部１３が形成されている。チップ支持部１３は、尖鋭なダイヤモンドチップ１４を支えている。梁１２の基端側には、回路部１５が形成されている。回路部１５内には歪み検出回路１６が形成されている。梁１２においてチップ支持部１３と回路部１５との間には、絶縁壁部１７が形成されている。【００２１】
チップ支持部１３およびダイヤモンドチップ１４は、いずれも低抵抗であり、実質的に導電体である。また、歪み検出回路１６は、例えばホイーストンブリッジ回路であり、ホイーストンブリッジ回路を構成する抵抗素子等を備えている。絶縁壁部１７は、高抵抗であり、実質的に絶縁体である。絶縁壁部１７は、ダイヤモンドチップ１４と歪み検出回路１６とを電気的に分離する機能を有する。【００２２】
ダイヤモンドチップ１４は、信号経路１８を介して読取信号処理回路２１に接続されている。歪み検出回路１６は、信号経路１９を介して歪み信号処理回路２２に接続されている。なお、読取信号処理回路２１および歪み信号処理回路２２は、プローブヘッド１０の外部に設けられている。【００２３】
強誘電体試料の分極状態を測定するとき、または強誘電体記録媒体に記録された情報を読み取るときには、試料または記録媒体である強誘電体１の表面に、ダイヤモンドチップ１４の先端を接触させつつ走査を行う。ダイヤモンドチップ１４の先端が強誘電体１の表面に接触しているか否かは、歪み検出回路１６により梁１２のわずかな撓みを検出することにより感知することができる。【００２４】
（プローブヘッドの実施形態）
図２、図３および図４は、それぞれ、本発明のプローブヘッドの実施形態を示す斜視図、平面図および断面図である。なお、図２および図３では、説明の便宜上、プローブヘッドを、ヘッド基板、フィードスルーおよび電極を透視した状態で示している。また、図４では、図２中の二点鎖線に沿ったプローブヘッドの断面を矢示Ａ方向から見た状態を示している。【００２５】
図２において、プローブヘッド３０は、ヘッド基板３１と、ヘッド基板３１から伸びる梁３２とを備えている。梁３２の厚さは、例えば、およそ１ないし５マイクロメートル（後述する製造方法の例によれば３．５マイクロメートル）である。梁３２の先端側には、チップ支持部３３が形成されている。チップ支持部３３は、尖鋭なダイヤモンドチップ３４を支えている。梁３２の基端側には、回路部３５が形成されている。回路部３５内には歪み検出回路３６が形成されている。梁３２においてチップ支持部３３と回路部３５との間には、絶縁壁部３７が形成されている。【００２６】
ヘッド基板３１は、梁３２の基端部を支えている。ヘッド基板３１は、例えばパイレックスガラス等のガラス材料により形成されており、絶縁性を有する。なお、ヘッド基板３１の材料は、絶縁性、強度、微細加工容易性、物性の安定性、耐久性等の点で、ガラス材料と同程度のまたはより優れた性質を備えた他の物質でもよい。【００２７】
チップ支持部３３は、梁３２の先端側においてダイヤモンドチップ３４の基部を支えている。チップ支持部３３は、梁３２の先端側において梁３２の一部を構成している。チップ支持部３３は、例えばボロンドープシリコンにより形成されている。チップ支持部３３は、低抵抗であり、実質的に導電体である。なお、チップ支持部３３の材料は、ボロンドープシリコンに限られず、シリコンに他の不純物を打ち込んで導電性を高めたものでもよい。【００２８】
ダイヤモンドチップ３４は、例えばボロンドープダイヤモンドにより形成されている。ダイヤモンドチップ３４は、低抵抗であり、実質的に導電体である。ダイヤモンドチップ３４の先端の直径は、例えば数ナノメートルないし数十ナノメートル程度である。なお、ダイヤモンドチップ３４の材料は、ボロンドープダイヤモンドに限られず、ダイヤモンドに他の不純物を打ち込んで導電性を高めたものでもよい。【００２９】
ダイヤモンドチップ３４は、信号経路４１、４２およびフィードスルー４３、４４を介して電極４５、４６に電気的に接続されている。信号経路４１、４２、フィードスルー４３、４４および電極４５、４６は、それぞれ金属等の導電材料から形成された薄膜であり、高い導電性を有する。これにより、ダイヤモンドチップ３４に対する電気信号の入出力が可能となる。例えば、電極４５、４６を外部の読取信号処理回路（図１参照）に接続すれば、ダイヤモンドチップ３４から読取信号を得て、これを読取信号処理回路で分析し、強誘電体の分極状態の測定、または強誘電体に記録された情報の再生を行うことができる。なお、ダイヤモンドチップ３４に対する電気信号の入出力を可能とするための信号経路として、２本の信号経路４１、４２を設けたが、この信号経路は１本でもよい。【００３０】
歪み検出回路３６は、測定ないし情報読取を行うときに、ダイヤモンドチップ３４の先端が強誘電体の表面に接触したか否かを感知するための回路である。歪み検出回路３６は、例えばホイートストンブリッジ回路である。歪み検出回路３６は、図３に示すように、歪み検出用抵抗４７および他の抵抗４８を備えている。歪み検出用抵抗４７は、梁３２の基端側に配置されており、梁３２の一部を構成している。抵抗４８はヘッド基板３１の下側に配置されている。歪み検出用抵抗４７と抵抗４８とは、信号経路４９を介して相互に電気的に接続されている。また、歪み検出回路３６は、信号経路５１、５２、５３およびフィードスルー５４、５５、５６を介して電極５７、５８、５９に電気的に接続されている。信号経路４９ないし５３、フィードスルー５４ないし５６、電極５７ないし５９は、それぞれ金属等の導電材料から形成された薄膜である。なお、ホイートストンブリッジ回路に必要な他の抵抗素子等は、電極５７、５８、５９を介して接続される外部の歪み信号処理回路（図１参照）に設けられている。そして、歪み検出用抵抗４７に歪みが生じていないときの抵抗値と抵抗４８の抵抗値とが相等しくなることが好ましい。即ち、歪み検出用抵抗４７及び抵抗４８の夫々の大きさ（例えば、幅や形状や厚さ等）が相等しく、またこれらの抵抗と信号経路４９等とが接続する位置も夫々の抵抗において相等しいことが好ましい。【００３１】
絶縁壁部３７は、ダイヤモンドチップ３４と歪み検出回路３６とを電気的に分離する。絶縁壁部３７は、例えば単結晶シリコンにより形成されている。絶縁壁部３７は、高抵抗であり、実質的に絶縁体である。絶縁壁部３７は、図４に示すように、チップ支持部３３と歪み検出回路３６（歪み検出用抵抗４７）との間に配置されており、梁３２の一部を構成している。【００３２】
次に、図５ないし図１８は、プローブヘッド３０の製造工程を示している。以下、これらの図面を用いて、プローブヘッド３０の製造方法について説明する。【００３３】
まず、図５に示すように、ＳＯＩ基板（Silicon On Insulator）６１を用意する。ＳＯＩ基板６１は、基盤層６２上に絶縁層６３が形成され、絶縁層６３上にシリコン層６４が形成され、シリコン層６４の表面が加工面６５である。シリコン層６４は単結晶シリコンから形成されており、その厚さは、例えばおよそ３．５マイクロメートルである。絶縁層６３は、ＳｉＯ２から形成されており、その厚さは、例えばおよそ０．２マイクロメートルである。【００３４】
次に、ＳＯＩ基板６１の一部に、加工面６５側から基盤層６２の底面側に向けて、ダイヤモンドチップを成形するためのモールド穴７０を形成する（モールド穴形成工程：図６ないし図９）。具体的には、図６に示すように、まず、加工面６５上および基盤層６２の底面上等にカバー層６６、６７を形成する。カバー層６６、６７は、ＳｉＯ２から形成されており、それぞれの厚さは、絶縁層６３よりも厚く、例えばおよそ１マイクロメートルである。カバー層６６、６７の形成は、例えば熱酸化法により行う。続いて、図７に示すように、カバー層６６上にレジスト６８を形成する。続いて、レジスト６８をマスクにして、カバー層６６に対してエッチングを行い、図８に示すように、カバー層６６の一部に穴６９を形成する。このエッチングは、ＦＡＢ（Fast Atom Beam）、フッ酸（ＨＦ）又はバッファードフッ酸（ＢＨＦ）により行うことが望ましい。その後、レジスト６８を除去する。続いて、穴６９が形成されたカバー層６６をマスクにして、シリコン層６４に対して異方性エッチングを行う。このエッチングには、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ：Tetramethyl ammonium Hydroxide）を用いる。続いて、カバー層６６をマスクにして、絶縁層６３に対してエッチングを行う。このエッチングは、ＦＡＢ、ＨＦ又はＢＨＦにより行うことが望ましい。なお、このとき、カバー層６６の表面側の一部も除去されるが、カバー層６６は絶縁層６３よりも厚いので、カバー層６６が完全に除去されることはない。続いて、カバー層６６をマスクにして、基盤層６２に対して異方性エッチングを行う。このエッチングはＴＭＡＨを用いて行えばよい。これにより、図９に示すように、ダイヤモンドチップを成形するためのモールド穴７０が形成される。【００３５】
次に、モールド穴７０内に、不純物（例えばボロン）を混入させつつダイヤモンドを成長させ、これによりダイヤモンドチップ７１を形成する（チップ形成工程：図１０）。以下、ダイヤモンドチップ７１の形成方法として好適な一例を挙げる。まず、メタノールまたはベンゼン等に、粒径がマイクロメートルオーダーのダイヤモンドパウダーを混ぜた溶液をつくり、その溶液中に、モールド穴７０が形成されたＳＯＩ基板６１を浸す。そして、溶液中に浸されたＳＯＩ基板６１に対し、超音波発生器（超音波洗浄機）により超音波を与えながら、例えばおよそ４時間放置する。これにより、溶液に接していたモールド穴７０内およびカバー層６６の表面等に、ダイヤモンド成長のきっかけとなる傷が形成される。続いて、ホットフィラメント化学気相堆積法（ＨＦ−ＣＶＤ）により、ダイヤモンドを成長させる。このとき、成長炉にはＨ２とメタンをモル数比でメタン３パーセントの割合で供給する。さらに、これと同時に、ｐ型不純物であるボロンの原料であるトリメトキシボランを少量（メタンに対してモル数で２桁下程度）供給する。なお、この工程におけるダイヤモンドの成長は、ダイヤモンドが膜状にならない程度にとどめる。続いて、バッファードフッ酸または薄めたＦＨを用いて、カバー層６６に対してエッチングを行い、カバー層６６の表面側の一部を除去する。これにより、カバー層６６上に成長したダイヤモンド粒もカバー層６６の一部と共に除去される。続いて、ＨＦ−ＣＶＤにより、モールド穴７０内にボロンドープダイヤモンドを成長させ、図１０に示すように、ダイヤモンドチップ７１を形成する。その後、カバー層６６をエッチングにより除去する。【００３６】
次に、シリコン層６４において、モールド穴７０の周辺領域であるチップ支持領域７５、およびモールド穴７０から離れた位置に配置された回路形成領域７６に不純物（例えばボロン）を注入し、チップ支持領域７５および回路形成領域７６等に低抵抗層を形成する。そして、これにより、チップ支持部７７および歪み検出回路７８等を形成する（回路形成工程：図１１ないし１４）。具体的には、図１１に示すように、加工面６５上に再びＳｉＯ２のカバー層７２を形成する。カバー層７２は、以降の工程で行うイオン注入および熱処理によりシリコン層６４の表面がダメージを受けるのを防止する役割を果たす。続いて、カバー層７２上の一部にフォトレジスト７３を形成する。続いて、図１２に示すように、イオン注入装置を用いて、シリコン層６４の表面にボロンを打ち込み、図１３に示すように、シリコン層６４の表面から深さおよそ０．２ないしは０．８マイクロメートルまでの領域にボロンドープ層７４（低抵抗層）を形成する。このとき、フォトレジスト７３により注入イオンが遮蔽されるため、シリコン層６４内には、フォトレジスト７３により遮蔽されていない部分に限り、ボロンドープ層７４が形成される。このため、フォトレジスト７３を形成するときには、少なくともチップ支持領域７５および回路形成領域７６にイオン注入が行われるように配慮し、かつ、チップ支持領域７５と回路形成領域７６との間にイオン注入が行われない部位（高抵抗層）が形成される（残存する）ように配慮しつつ、フォトレジスト７３をパターニングする。続いて、シリコン層６４に対して熱を加え、ボロンドープ層７４においてｐ型を発現させる。続いて、カバー層６７、７２をエッチングにより除去する。続いて、チップ支持部７７（３３）および歪み検出回路７８（３６）等が、図２に示す形状となるように、シリコン層６４に対してエッチングを行う。より具体的には、シリコン層６４上に、チップ支持部７７および歪み検出回路７８等を形取ったフォトレジストを形成し、その後、例えば誘導結合プラズマ式反応性イオンエッチング（ＩＣＰ−ＲＩＥ：Inductively Coupled Plasma-Reactive Ion Etching）により、エッチングする。これにより、図１４に示すように、シリコン層６４に、チップ支持部７７および歪み検出回路７８が形成される。そして、チップ支持部７７と歪み検出回路７８との間に残存した高抵抗層は、絶縁壁部７９となる。【００３７】
次に、シリコン層６４の加工面６５上に導電材料（例えばＣｒ／Ｐｔ）からなるパターンを形成し、これによりダイヤモンドチップ７１に対する電気信号の入出力を可能とする信号経路８０、および歪み検出回路７８に対する他の電気信号の入出力を可能とする信号経路８１等を形成する（信号経路形成工程：図１５）。【００３８】
次に、加工面６５にフィードスルー用の穴等が形成されたヘッド基板材料８２（例えばパイレックスガラス）を接合する（接合工程：図１６）。その後、アルミ等をスパッタリングし、フィードスルー８３および電極８４を形成する。【００３９】
次に、基盤層６２の底面側からエッチングを行い、基盤層６２と絶縁層６３とを除去する（除去工程：図１７および図１８）。具体的には、図１７に示すように、例えばＩＣＰ−ＲＩＥにより、基盤層６２に対してエッチングを行い、基盤層６２を除去する。続いて、図１８に示すように、バッファードフッ酸（ＢＨＦ）により、絶縁層６３に対してエッチングを行うことで絶縁層６３を除去し、その後、超臨界乾燥法（Supercritical drying）により全体を乾燥させる。【００４０】
最後に、ヘッド基板材料８２の一部を切り離し、プローブヘッド３０が完成する（図４参照）。【００４１】
以上のように、プローブヘッド３０の製造方法では、梁３２を構成するチップ支持部３３（７７）、絶縁壁部３７（７９）および歪み検出回路３６（７８）の材料としてＳＯＩ基板６１を用いる。そして、図６ないし図１８に示すすべての製造工程において、ＳＯＩ基板６１のシリコン層６４の全体的な厚さを維持しながら、チップ支持部３３（７７）、絶縁壁部３７（７９）および歪み検出回路３６（７８）を形成する。さらに、図１７および図１８に示すように、ＳＯＩ基板６１の基盤層６２および絶縁層６３を除去し、これにより、最終的に、チップ支持部３３（７７）、絶縁壁部３７（７９）および歪み検出回路３６（７８）が形成されたシリコン層６４のみを残存させる。かかる製造方法によれば、均一の厚さを有する梁３２を形成することができる。これにより、梁３２の振動の周波数を、個体間において均一にすることができる。したがって、プローブヘッド３０またはＳＮＤＭ分析装置・ＳＮＤＭ情報再生装置等の設計の段階で、梁３２の振動の周波数を考慮することが可能となり、梁の振動に起因する走査不良、誤検出、情報の読取不良等に対する予防措置を講じることができる。例えば、梁３２の振動の周波数を考慮して、走査速度の上限を制限することにより、強誘電体の表面の凹凸のために生ずる梁３２の振動を抑え、走査不良、誤検出、情報の読取不良等を防止することができる。【００４２】
特に、ＳＯＩウェハを用いて多数のプローブヘッド３０を量産する場合には、ＳＯＩウェハのシリコン層６４の厚さが均一である限り、量産されたすべてのプローブヘッド３０において梁３２の厚さの均一性を確保することができる。したがって、梁３２の振動のバラツキをなくし、走査不良、誤検出、情報の読取不良等を防止することができる。この点は、マルチプローブヘッドを製造する場合においても有益である。【００４３】
さらに、上記製造方法では、ＳＯＩ基板６１の基盤層６２および絶縁層６３を除去して、製造開始当初から均一な厚さを有しているシリコン層６４を残存させることにより、梁３２を形成する。かかる製造方法によれば、たとえ梁３２に歪み検出回路３６（歪み検出用抵抗４７）を組み込むことによって、梁３２の上面および下面（梁３２の振動方向と垂直な方向、すなわち強誘電体の表面と平行な方向に広がる面）の面積が大きくなっても、梁３２の厚さの均一性を確保することができる。したがって、プローブヘッドに歪み検出回路３６を組み込んでも、梁３２の振動の周波数の均一性を確保することができ、走査不良、誤検出、情報の読取不良等を防止することができる。【００４４】
なお、上述した実施形態では、本発明をＳＮＤＭないしＳＮＤＭ情報記録に用いられるプローブヘッドに適用した場合を例にあげたが、本発明はこれに限られず、ＳＴＭ、ＡＦＭ、熱機械式情報記録等、他の方式のＳＰＭないし情報記録に用いられるプローブヘッドにも適用することができる。【００４５】
また、例えばＡＦＭ等の如く、導電性を有している必要性がないプローブヘッドに対して上記製造方法を適用する場合は、上述の実施例のうちチップ支持部材１３（３３）やダイヤモンドチップ１４（３４）は、ボロン等をドーピングすることによって低抵抗にする必要はない。即ち、図１０におけるダイヤモンドの成長工程や図１１ないし図１４におけるチップ支持領域７５の形成工程において、ボロン等の不純物を混入させる必要はない。このようなダイヤモンドチップ１４（３４）が導電性を有さないプローブヘッドであっても、均一の厚さを有する梁３２を形成することができ、上述の各種利益を享受することが可能である。【００４６】
また、本発明は、請求の範囲および明細書全体から読み取るこのできる発明の要旨または思想に反しない範囲で適宜変更可能であり、そのような変更を伴うプローブヘッドの製造方法もまた本発明の技術思想に含まれる。
【産業上の利用分野】
【００４７】
本発明に係るプローブヘッドの製造方法は、例えば走査型プローブ顕微鏡装置または走査型プローブ情報記録再生装置等の技術分野に利用可能である。
【図１】
0004425270.tif 000002
【図２】
0004425270.tif 000003
【図３】
0004425270.tif 000004
【図４】
0004425270.tif 000005
【図５】
0004425270.tif 000006
【図６】
0004425270.tif 000007
【図７】
0004425270.tif 000008
【図８】
0004425270.tif 000009
【図９】
0004425270.tif 000010
【図１０】
0004425270.tif 000011
【図１１】
0004425270.tif 000012
【図１２】
0004425270.tif 000013
【図１３】
0004425270.tif 000014
【図１４】
0004425270.tif 000015
【図１５】
0004425270.tif 000016
【図１６】
0004425270.tif 000017
【図１７】
0004425270.tif 000018
【図１８】
0004425270.tif 000019