(57)【特許請求の範囲】
【請求項１】
絶縁層上のシリコン半導体層に形成された、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させた低濃度拡散層と、Ｐ型の不純物を高濃度に拡散させたＰ型高濃度拡散層と、Ｎ型の不純物を高濃度に拡散させたＮ型高濃度拡散層とを有し、
前記低濃度拡散層を挟んで、前記Ｐ型高濃度拡散層と前記Ｎ型高濃度拡散層とを対向配置した紫外線感光素子を備えたフォトダイオードの製造方法であって、
前記シリコン半導体層の前記各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、
前記シリコン半導体層上に、透光性を有する絶縁材料からなる絶縁材料層を形成する工程と、
前記絶縁材料を選択的に除去するエッチングにより、前記絶縁材料層の、前記低濃度拡散層の形成領域に、開口部を形成する工程と、
前記開口部を有する前記絶縁材料層をマスクとして、シリコンを選択的に除去するエッチングにより、前記低濃度拡散層の形成領域のシリコン半導体層をエッチングして、前記低濃度拡散層の形成領域のシリコン半導体層を、紫外線領域の波長にのみ反応する所定の厚さに薄膜化する工程と、を備えることを特徴とするフォトダイオードの製造方法。
【請求項２】
請求項１において、
前記シリコン半導体層上に、絶縁材料層を形成する工程の前に、
熱処理により、前記各拡散層の形成領域に注入された不純物を活性化して、前記各拡散層に、所定の型の不純物を所定の濃度で拡散させる工程を備えることを特徴とするフォトダイオードの製造方法。
【請求項３】
請求項１において、
前記低濃度拡散層の形成領域のシリコン半導体層を、所定の厚さに薄膜化する工程の後に、
熱処理により、前記各拡散層の形成領域に注入された不純物を活性化して、前記各拡散層に、所定の型の不純物を所定の濃度で拡散させる工程を備えることを特徴とするフォトダイオードの製造方法。
【請求項４】
請求項１ないし請求項３のいずれか一項において、
前記低濃度拡散層の形成領域のシリコン半導体層の所定の厚さは、３ｎｍ以上、３６ｎｍ以下の範囲の厚さであることを特徴とするフォトダイオードの製造方法。
【請求項５】
請求項１ないし請求項３のいずれか一項に記載のフォトダイオードの製造方法を用いて形成された紫外線感光素子を２つ備えたフォトダイオードであって、
その第１の紫外線感光素子の第１の低濃度拡散層の形成領域のシリコン半導体層が前記所定の厚さに形成され、第２の紫外線感光素子の第２の低濃度拡散層の形成領域のシリコン半導体層の厚さが、第１の低濃度拡散層の形成領域のシリコン半導体層の厚さより、薄く形成されていることを特徴とするフォトダイオード。
【請求項６】
請求項５において、
前記第１および第２の低濃度拡散層の形成領域のシリコン半導体層は、それぞれ３ｎｍ以上、３６ｎｍ以下の範囲の厚さで、異なる厚さを有することを特徴とするフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光、特に紫外線を受けて電流を発生させるフォトダイオードの製造方法およびそれを用いて形成されたフォトダイオードに関する。
【背景技術】
【０００２】
今日、オゾン層の破壊による紫外線の照射量の増加に伴い、太陽光に含まれる紫外線の人体や環境に与える影響が懸念されるようになってきている。
一般に、紫外線は、波長４００ｎｍ以下の紫外線領域の視認できない光のことをいうが、長波紫外線（ＵＶ−Ａ波：波長約３２０〜４００ｎｍ）と、中波紫外線（ＵＶ−Ｂ波：波長約２８０〜３２０ｎｍ）と、短波紫外線（ＵＶ−Ｃ波：波長約２８０ｎｍ以下）とに分類され、これらの波長領域によって人体や環境に与える影響が異なり、ＵＶ−Ａ波は皮膚を黒化させ、真皮に達して老化の原因になり、ＵＶ−Ｂ波は皮膚を炎症させ、皮膚ガンを誘発する虞があり、ＵＶ−Ｃ波は強い殺菌作用があるがオゾン層で吸収されるとされている。
【０００３】
また、太陽光には、紫外線の他に可視光や赤外線が含まれているため、紫外線を検出するフォトダイオードには、紫外線のみを分離して検出することが求められる。
上記の紫外線の強度を検出するために、従来のフォトダイオードは、シリコンからなる支持基板上に埋込み酸化膜を挟んで１５０ｎｍ程度の厚さのシリコン半導体層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造の半導体ウェハのＮ型不純物を低濃度に拡散させたシリコン半導体層に、Ｎ型不純物を高濃度に拡散させ「Ｅ」字状の櫛型に形成したＮ＋拡散層と、Ｐ型不純物を高濃度に拡散させ「π」字状の櫛型に形成したＰ＋拡散層との櫛歯部を、Ｎ型不純物を低濃度に拡散させたシリコン半導体層を挟んで、噛合わせて横型に対向配置し、Ｎ＋拡散層およびＰ＋拡散層に電気的に接続する金属配線に所定の電圧を印加して紫外線の強度を検出している（例えば、特許文献１参照。）。
【０００４】
このようなフォトダイオードは、ＳＯＩ構造の半導体ウェハの埋込み酸化膜上にシリコン半導体層を形成し、そのシリコン半導体層の厚さを１５０ｎｍ程度の厚さとして、可視光を通過させ、紫外線のみを吸収するフォトダイオードを形成しているため、以下に示す知見により、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けることができず、波長４００ｎｍ以下の紫外線領域の紫外線の強度を正確に検出することができないという問題がある。
【０００５】
すなわち、発明者は、可視光を通過させ、紫外線の波長領域のみを吸収する、つまり紫外線を選択的に検出できるシリコン半導体層の厚さを計算により求めた。
シリコン中における光吸収率Ｉ／Ｉｏは、式（１）に示すベールの法則により表される。
Ｉ／Ｉｏ＝ｅｘｐ（−αＺ）    ・・・・・・・・・・・・・（１）
ここに、αは光吸収係数、Ｚは光の進入深さ、Ｉは深さＺにおける光強度、Ｉｏは入射光強度を示す。
【０００６】
光吸収係数αの波長依存性を考慮し、式（１）を用いてシリコン半導体層の厚さ（Ｚ）毎に光吸収率Ｉ／Ｉｏを求め、シリコン半導体層４の厚さに対する光吸収率Ｉ／Ｉｏが１０％となる波長を求めると、図８に示すように、波長４００ｎｍ以下の紫外線領域で選択的に感度を有するようにするためには、シリコン半導体層の厚さを５０ｎｍ以下の厚さにすればよいことが判る。
【０００７】
上記の計算結果に基づいて、ＳＯＩ構造の半導体ウェハに、厚さを５０ｎｍ以下の範囲で様々に変化させたシリコン半導体層を形成し、そのシリコン半導体層に横型のフォトダイオードを形成してこれらの光の波長に対する感度を実験により計測した。
図９はシリコン半導体層４の厚さを４０．０４ｎｍとしたときのフォトダイオードの感度を示すグラフである。
【０００８】
図９に示すように、厚さを約４０ｎｍとしたフォトダイオードにおいては、波長４００ｎｍ以下の紫外線の波長領域より長い可視光の波長領域（紫色）にサブピーク（図９に示す丸印）が存在し、検出される光電流に可視光の波長領域に反応した光電流が含まれてしまうことが判る。
これは、上記の計算においては、光がシリコン半導体層をそのまま通過すると仮定して計算したが、実際のフォトダイオードにおいては、シリコン半導体層と埋込み酸化膜との界面で光が反射し、光の通過する経路の長さが長くなって紫外線の波長領域より長い波長の可視光と反応し、これがシリコン半導体層に吸収され、サブピークとなって現出するためと考えられる。
【０００９】
このような、サブピークは、更に薄いシリコン半導体層においても現出し、その現出する波長（サブピーク波長という。）を実験により求めた結果を図１０に示す。
図１０に示すように、サブピーク波長はシリコン半導体層の厚さが薄くなるに従って短くなり、シリコン半導体層の厚さをＴｓｉ（単位：ｎｍ）とし、サブピーク波長をＬｓ（単位：ｎｍ）としたときに、
Ｌｓ＝２．４５７Ｔｓｉ＋３１２．５    ・・・・・・・・・（２）
で表される実験式で近似され、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けて、波長４００ｎｍより長い波長の可視光と反応させないため、つまり可視光の波長領域のサブピークにより、検出された紫外線の強度に可視光の波長領域の光電流が加わることによる誤差を回避するためには、シリコン半導体層の厚さを３６ｎｍ以下の厚さにすることが必要である。
【００１０】
上記の知見に基づいて、発明者は、特願２００７−４４４６５において、ＳＯＩ構造の半導体ウェハの埋込み酸化膜上に形成された第１のシリコン半導体層に、第１のＰ−拡散層を挟んで、第１のＰ＋拡散層と、第１のＮ＋拡散層とを対向配置させた第１の感光素子を形成し、第１のシリコン半導体層より厚さの薄い第２のシリコン半導体層に形成した第２のＰ−拡散層を挟んで、第１のシリコン半導体層に形成した第２のＰ＋拡散層と、第２のＮ＋拡散層とを対向配置させた第２の感光素子とを形成し、第１のシリコン半導体層を３０ｎｍ以上、３６ｎｍ以下の範囲で３５ｎｍの厚さとし、第２のシリコン半導体層を３ｎｍ以上、３０ｎｍ未満の範囲で１０ｎｍの厚さとして、シリコン半導体層と絶縁層との界面での反射の影響を避けながら、紫外線の強度を正確に検出すると共に、第１および第２の感光素子から出力される２種類の出力から演算により３つの波長領域の紫外線を分離してその強度を検出することを可能としたフォトダイオードを提案している。
【００１１】
この場合に、第２のシリコン半導体層の形成は、ＬＯＣＯＳ法により素子分離層を形成した後に、第２のＰ−拡散層の形成領域に、熱酸化法により犠牲酸化膜を形成し、犠牲酸化膜を除去して厚さの薄い第２のシリコン半導体層を形成し、その後に、第１および第２のＰ−拡散層やＰ＋拡散層、Ｎ＋拡散層にそれぞれ不純物イオンを注入し、これらを熱処理により拡散させて第１および第２の感光素子を形成している。
【特許文献１】特開平７−１６２０２４号公報（第４頁段落００２５−第５頁段落００３５、第２図、第３図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した特願２００７−４４４６５においては、最初に第２のＰ−拡散層の形成領域を薄膜化して第２のシリコン半導体層を形成し、その後に各拡散層に不純物イオンを注入しているため、第２の感光素子の第２のＰ＋拡散層や第２のＮ＋拡散層を形成するための厚い第１のシリコン半導体層に高濃度の不純物イオンの注入時に、薄い第２のＰ−拡散層の、第２のＰ＋拡散層および第２のＮ＋拡散層とに隣接する領域の上面に表面荒れが生じ、これが要因となって暗電流が増加するという問題が生じた。
【００１３】
本発明は、上記の問題点を解決するためになされたもので、Ｐ型高濃度拡散層やＮ型高濃度拡散層より厚さの薄い低濃度拡散層を有する感光素子を備えたフォトダイオードの暗電流を低減する手段を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を解決するために、絶縁層上のシリコン半導体層に形成された、Ｐ型およびＮ型のいずれか一方の型の不純物を低濃度に拡散させた低濃度拡散層と、Ｐ型の不純物を高濃度に拡散させたＰ型高濃度拡散層と、Ｎ型の不純物を高濃度に拡散させたＮ型高濃度拡散層とを有し、前記低濃度拡散層を挟んで、前記Ｐ型高濃度拡散層と前記Ｎ型高濃度拡散層とを対向配置した紫外線感光素子を備えたフォトダイオードの製造方法であって、前記シリコン半導体層の前記各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、前記シリコン半導体層上に、透光性を有する絶縁材料からなる絶縁材料層を形成する工程と、前記絶縁材料を選択的に除去するエッチングにより、前記絶縁材料層の、前記低濃度拡散層の形成領域に、開口部を形成する工程と、前記開口部を有する前記絶縁材料層をマスクとして、シリコンを選択的に除去するエッチングにより、前記低濃度拡散層の形成領域のシリコン半導体層をエッチングして、前記低濃度拡散層の形成領域のシリコン半導体層を、紫外線領域の波長にのみ反応する所定の厚さに薄膜化する工程とを備えることを特徴とする。
【発明の効果】
【００１５】
これにより、本発明は、Ｐ型高濃度拡散層やＮ型高濃度拡散層を形成するための高濃度の不純物イオンの注入時に、薄いＰ−拡散層の各高濃度拡散層に隣接する領域の上面に表面荒れが生じることを防止して、各高濃度拡散層より厚さの薄い低濃度拡散層を有する感光素子を備えたフォトダイオードの暗電流を低減することができ、紫外線の強度をより正確に検出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下に、図面を参照して本発明によるフォトダイオードの製造方法の実施例について説明する。
【実施例】
【００１７】
図１は実施例のフォトダイオードの上面を示す説明図、図２は実施例のフォトダイオードの断面を示す説明図、図３ないし図６は実施例のフォトダイオードを備えたフォトＩＣの製造方法を示す説明図である。
なお、図２は図１のＡ−Ａ断面線に沿った断面図である。
図１、図２において、１はフォトダイオードであり、シリコン（Ｓｉ）からなる支持基板２上に、酸化シリコン（ＳｉＯ２）からなる絶縁層としての埋込み酸化膜３を挟んで薄い単結晶シリコンからなるシリコン半導体層４を形成したＳＯＩ構造の半導体ウェハのシリコン半導体層４に形成された第１の感光素子１１および第２の感光素子２１を備えている。
【００１８】
本実施例のシリコン半導体層４には、図３ないし図６に示すように、フォトダイオード１の第１の感光素子１１を形成するための第１のダイオード形成領域６ａ、第２の感光素子２１を形成するための第２のダイオード形成領域６ｂが設定され、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）としてのｎＭＯＳ素子３１や図示しないｐＭＯＳ素子を形成するための複数のトランジスタ形成領域８が設定され、第１および第２のダイオード形成領域６ａ、６ｂには、シリコン半導体層４の厚さより薄い、異なる厚さのシリコン半導体層４を形成する領域として、第１および第２の薄膜化領域７ａ、７ｂがそれぞれ設定されている。
【００１９】
また、シリコン半導体層４には、第１および第２のダイオード形成領域６ａ、６ｂ、および複数のトランジスタ形成領域８のそれぞれの周囲を矩形の枠状に囲う領域に、素子分離層９を形成するための素子分離領域１０が設定されている。
素子分離層９は、素子分離領域１０のシリコン半導体層４に、酸化シリコン等の絶縁材料で埋込み酸化膜３に達して形成されており、第１および第２のダイオード形成領域６ａ、６ｂ、並びに複数のトランジスタ形成領域８の隣合うそれぞれの間を電気的に絶縁分離する機能を有している。
【００２０】
なお、本説明においては、図１、図２等に示すように、素子分離層９は区別のために網掛けを付して示す。
本実施例の第１の感光素子１１は、シリコン半導体層４に設定された第１のダイオード形成領域６ａに形成される。
１２はＰ型高濃度拡散層としての第１のＰ＋拡散層であり、第１のダイオード形成領域６ａのシリコン半導体層４にボロン（Ｂ）等のＰ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図１に示すように、素子分離層９の内側の一の辺９ａに接する峰部１２ａと、峰部１２ａから一の辺９ａに対向する素子分離層９の内側の他の辺９ｂに向けて延在する複数の櫛歯部１２ｂとで形成された櫛型に形成される。
【００２１】
本実施例の第１のＰ＋拡散層１２は、峰部１２ａから２本の櫛歯部１２ｂを延在させて「π」字状に形成されている。
１４はＮ型高濃度拡散層としての第１のＮ＋拡散層であり、第１のダイオード形成領域６ａのシリコン半導体層４に、Ｐ型高濃度拡散層と逆の型、つまりリン（Ｐ）や砒素（Ａｓ）等のＮ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図１に示すように、素子分離層９の内側の他の辺９ｂに接する峰部１４ａと、峰部１４ａから対向する一の辺９ａに向けて延在する複数の櫛歯部１４ｂとで形成された櫛型に形成される。
【００２２】
本実施例の第１のＮ＋拡散層１４は、峰部１４ａの両端部と中央部から３本の櫛歯部１４ｂを延在させて「Ｅ」字状に形成されている。
１５は低濃度拡散層としての第１のＰ−拡散層であり、互いに離間して櫛歯部１２ｂ、１４ｂを噛合わせて対向配置された第１のＰ＋拡散層１２と第１のＮ＋拡散層１４とにそれぞれ接する、厚さを薄くしたシリコン半導体層４に、Ｐ型不純物を比較的低濃度に拡散させて形成された拡散層であって、ここに形成される空乏層に吸収された紫外線により電子−正孔対が発生する部位である。
【００２３】
また、この厚さを薄くしたシリコン半導体層４を形成するために、図１に示す第１のダイオード形成領域６ｂの「π」字状の第１のＰ＋拡散層１２と、「Ｅ」字状の第１のＮ＋拡散層１４とに挟まれた第１のＰ−拡散層１５を形成する領域、およびこれに隣接する第１のＰ＋拡散層１２と第１のＮ＋拡散層１２の領域が、第１の薄膜化領域７ａとして設定されている。
【００２４】
本実施例の第２の感光素子２１は、シリコン半導体層４に設定された第２のダイオード形成領域６ｂに第１の感光素子１１と同様に形成され、シリコン半導体層４には、図１、図２に示すように、素子分離層９の内側の一の辺９ｃに接する峰部２２ａから一の辺９ｃに対向する素子分離層９の内側の他の辺９ｄに向けて延在する複数の櫛歯部２２ｂとで「π」字状の櫛型に形成されたＰ型高濃度拡散層としての第２のＰ＋拡散層２２と、素子分離層９の内側の他の辺９ｄに接する峰部２４ａから対向する一の辺９ｃに向けて延在する複数の櫛歯部２４ｂとで「Ｅ」字状の櫛型に形成されたＮ型高濃度拡散層としての第２のＮ＋拡散層２４とが、第２のＰ＋拡散層２２と第２のＮ＋拡散層２４とに接して介在する低濃度拡散層としての第２のＰ−拡散層２５を挟んで、互いの櫛歯部２２ｂ、２４ｂを噛合わせて対向配置した状態で形成されている。
【００２５】
この第２のＰ−拡散層２５は、第１の薄膜化領域７ａより厚さを更に薄くしたシリコン半導体層４に形成され、そのシリコン半導体層４を形成するために、図１に示す第２のダイオード形成領域６ｂの「π」字状の第２のＰ＋拡散層２２と、「Ｅ」字状の第２のＮ＋拡散層２４とに挟まれた領域、およびこれに隣接する第２のＰ＋拡散層２２と第２のＮ＋拡散層２２の領域が、第２の薄膜化領域７ｂとして設定されている。
【００２６】
本実施例の第１および第２の感光素子１１、２１は、図４（Ｐ９）等に示すように、シリコン半導体層４に形成されるｎＭＯＳ素子３１および図示しないｐＭＯＳ素子とともに形成される。
本実施例のｎＭＯＳ素子３１は、シリコン半導体層４に設定されたトランジスタ形成領域８に形成される。
【００２７】
図４（Ｐ９）において、３２はゲート酸化膜であり、酸化シリコン等の絶縁材料からなる比較的膜厚の薄い絶縁膜である。
３３はゲート電極であり、ソース層３５（後述）と同じ型の不純物（本実施例ではＮ型）を比較的高濃度に拡散させたポリシリコン等からなる電極であって、トランジスタ形成領域８のゲート長方向の中央部にゲート酸化膜３２を挟んでトランジスタ形成領域８のシリコン半導体層４に対向して形成され、その側面には窒化シリコン（Ｓｉ３Ｎ４）等の絶縁材料からなるサイドウォール３４が形成されている。
【００２８】
トランジスタ形成領域８のゲート電極３３の両側のシリコン半導体層４には、Ｎ型不純物を比較的高濃度に拡散させたソース層３５およびドレイン層３６が形成され、それぞれのゲート電極３３側にはソース層３５およびドレイン層３６のそれぞれのエクステンション部３７がソース層３５と同じ型の不純物をソース層３５より低い濃度（中濃度という。）に拡散させて形成されている。
【００２９】
上記のゲート酸化膜３２下のソース層３５とは逆の型の不純物であるＰ型不純物を比較的低濃度に拡散させたシリコン半導体層４、つまりソース層３５およびドレイン層３６のそれぞれのエクステンション部３７の間のＰ型のシリコン半導体層４が、本実施例のｎＭＯＳ素子３１のチャネルが形成されるチャネル領域３８として機能する。
なお、ｐＭＯＳ素子は、シリコン半導体層４に設定された他のトランジスタ形成領域８にｎＭＯＳ素子３１の不純物の型を逆にして同様に形成される。
【００３０】
また、上記のゲート長方向は、シリコン半導体層４の上面と平行に、ソース層３５からドレイン層３６へ向かう方向、またはその逆の方向をいう。
図３ないし図６において、４１はマスク部材としてのレジストマスクであり、フォトリソグラフィによりシリコン半導体層４上に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチングやイオン注入におけるマスクとして機能する。
【００３１】
本実施例の第１および第２の薄膜化領域７ａ、７ｂの厚さの薄いシリコン半導体層４の厚さは、上記図１０に示した知見に基づいて、それぞれ３ｎｍ以上、３６ｎｍ以下の範囲の厚さに形成される。
厚さが３６ｎｍを超えると、シリコン半導体層４と埋込み酸化膜３との界面での反射の影響を受けて、波長４００ｎｍより長い波長の可視光と反応してしまい、厚さを３ｎｍより薄くすると、半導体ウェハにシリコン半導体層４を形成する場合における厚さのバラツキを吸収することが困難になるからである。
【００３２】
このため、本実施例の第１および第２の薄膜化領域７ａ、７ｂのシリコン半導体層４の厚さは上記の厚さの範囲で異なる厚さに設定され、第１の薄膜化領域７ａのシリコン半導体層４の厚さは３５ｎｍ、第２の薄膜化領域７ｂのシリコン半導体層４の厚さは１０ｎｍに設定されている。
なお、シリコン半導体層４の厚さは、ｎＭＯＳ素子３１等のＭＯＳＦＥＴの動作を確保するために、４０ｎｍ以上、１００ｎｍ以下の範囲の厚さ（本実施例では、５０ｎｍ）に設定されている。
【００３３】
以下に、図３ないし図６にＰで示す工程に従って、本実施例のフォトダイオードを備えたフォトＩＣの製造方法について説明する。
本実施例で用いる半導体ウェハは、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法により埋込み酸化膜３上にシリコン層を残して形成されたＳＯＩ構造の半導体ウェハ、または埋込み酸化膜３上にシリコン層を貼合せて形成されたＳＯＩ構造の半導体ウェハのシリコン層に熱酸化法により犠牲酸化膜を形成し、これをウェットエッチングにより除去してシリコン半導体層４の厚さを５０ｎｍにしたウェハである。
【００３４】
Ｐ１（図３）、支持基板２上に形成された埋込み酸化膜３上に、厚さを５０ｎｍとしたのシリコン半導体層４を形成した半導体ウェハを準備し、そのシリコン半導体層４上に熱酸化法により薄い膜厚のパッド酸化膜を形成し、そのパッド酸化膜上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により窒化シリコンからなるシリコン窒化膜を形成し、そのシリコン窒化膜上にフォトリソグラフィにより素子分離領域１０を露出させたレジストマスク４１（不図示）を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜を除去してパッド酸化膜を露出させる。
【００３５】
前記のレジストマスク４１を除去し、露出したシリコン窒化膜をマスクとしてＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法により、素子分離領域１０のシリコン半導体層４を酸化して埋込み酸化膜３に達する素子分離層９を形成し、ウェットエッチングによりシリコン窒化膜およびパッド酸化膜を除去し、シリコン半導体層４の素子分離領域１０に素子分離層９を形成する。
【００３６】
そして、フォトリソグラフィによりシリコン半導体層４の第１および第２のダイオード形成領域６ａ、６ｂおよびトランジスタ形成領域８を露出させた、つまり図示しないｐＭＯＳ素子を形成するトランジスタ形成領域８を覆うレジストマスク４１を形成し、これをマスクとして、露出している第１および第２のダイオード形成領域６ａ、６ｂおよびトランジスタ形成領域８のシリコン半導体層４にＰ型不純物イオンを注入し、それぞれのシリコン半導体層４にＰ型不純物を比較的低濃度に注入したＰ型低濃度注入層４３を形成し、前記のレジストマスク４１を除去する。
【００３７】
Ｐ２（図３）、熱酸化法により、シリコン半導体層４の上面を酸化して酸化シリコンからなるシリコン酸化膜４４を形成し、そのシリコン酸化膜４４上にＣＶＤ法によりポリシリコンを堆積して比較的厚膜のポリシリコン層４５を形成する。
Ｐ３（図３）、フォトリソグラフィによりポリシリコン層４５上に、トランジスタ形成領域８のゲート長方向の中央部のゲート電極３３の形成領域を覆うレジストマスク４１（不図示）を形成し、これをマスクとして異方性エッチングによりポリシリコン層４５およびシリコン酸化膜４４をエッチングしてシリコン半導体層４を露出させ、ゲート酸化膜３２を介してシリコン半導体層４に対向するゲート電極３３を形成し、前記のレジストマスク４１を除去する。
【００３８】
Ｐ４（図３）、フォトリソグラフィにより第１および第２のダイオード形成領域６ａ、６ｂの第１および第２のＮ＋拡散層１４、２４の形成領域（図１に示す「Ｅ」字状の部位）およびトランジスタ形成領域８を露出させたレジストマスク４１を形成し、これをマスクとして露出しているシリコン半導体層４、およびゲート電極３３のポリシリコンにＮ型不純物イオンを注入し、ゲート電極３３にＮ型不純物を中濃度に注入すると共に、ゲート電極３３の両側のエクステンション部３７の形成領域のシリコン半導体層４、並びに第１および第２のＮ＋拡散層１４、２４の形成領域のシリコン半導体層４に、Ｎ型不純物を中濃度に注入したＮ型中濃度注入層４６を形成する。
【００３９】
Ｐ５（図３）、工程Ｐ４で形成したレジストマスク４１を除去し、フォトリソグラフィにより第１および第２のダイオード形成領域６ａ、６ｂの第１および第２のＰ＋拡散層１２、２２の形成領域（図１に示す「π」字状の部位）を露出させたレジストマスク４１を形成し、これをマスクとして露出しているシリコン半導体層４にＰ型不純物イオンを注入し、第１および第２のＰ＋拡散層１２、２２の形成領域のシリコン半導体層４に、Ｐ型不純物を中濃度に注入したＰ型中濃度注入層４７を形成する。
【００４０】
Ｐ６（図４）、工程Ｐ５で形成したレジストマスク４１を除去し、ゲート電極３３等のシリコン半導体層４上の全面に、ＣＶＤ法により窒化シリコンを堆積してシリコン窒化膜を形成し、異方性エッチングによりシリコン窒化膜をエッチングして、ゲート電極３３の上面およびシリコン半導体層４の上面を露出させ、ゲート電極３３の側面にサイドウォール３４を形成する。
【００４１】
Ｐ７（図４）、フォトリソグラフィにより、上記工程Ｐ４と同様のレジストマスク４１を形成し、これをマスクとして露出しているシリコン半導体層４およびゲート電極３３のポリシリコンにＮ型不純物イオンを注入し、ゲート電極３３にＮ型不純物を高濃度に注入すると共に、サイドウォール３４の両側のソース層３５およびドレイン層３６の形成領域のシリコン半導体層４、並びに第１および第２のＮ＋拡散層１４、２４の形成領域のシリコン半導体層４に、Ｎ型不純物を高濃度に注入したＮ型高濃度注入層４８を形成する。
【００４２】
Ｐ８（図４）、工程Ｐ７で形成したレジストマスク４１を除去し、フォトリソグラフィにより、上記工程Ｐ５と同様のレジストマスク４１を形成し、これをマスクとして露出しているシリコン半導体層４にＰ型不純物イオンを注入し、第１および第２のＰ＋拡散層１２、２２の形成領域のシリコン半導体層４に、Ｐ型不純物を高濃度に注入したＰ型高濃度注入層４９を形成する。
【００４３】
Ｐ９（図４）、工程Ｐ８で形成したレジストマスク４１を除去し、熱処理により、各拡散層の形成領域に形成された各注入層に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させ、第１のダイオード形成領域６ａに、第１の感光素子１１の、第１のＰ＋拡散層１２、第１のＮ＋拡散層１４および第１のＰ−拡散層１５を形成し、第２のダイオード形成領域６ｂに、第２の感光素子２１の、第２のＰ＋拡散層２２、第２のＮ＋拡散層２４および第２のＰ−拡散層２５を形成すると共に、トランジスタ形成領域８に、ｎＭＯＳ素子３１の、ソース層３５、ドレイン層３６、エクステンション部３７およびチャネル領域３８を形成する。
【００４４】
Ｐ１０（図４）、熱処理後に、ゲート電極３３等のシリコン半導体層４上の全面に、ＣＶＤ法により、酸化シリコンやＮＳＧ（Ｎｏｎｄｏｐｅｄ  Ｓｉｌｉｃａ  Ｇｌａｓｓ）等の透光性を有する絶縁材料（本実施例では、ＮＳＧ）を堆積して絶縁材料層としてのＮＳＧ層５１を形成し、フォトリソグラフィによりＮＳＧ層５１上に、上記した第１および第２の薄膜化領域７ａ、７ｂのＮＳＧ層５１を露出させたレジストマスク４１を形成する。
【００４５】
Ｐ１１（図５）、工程Ｐ１０で形成したレジストマスク４１をマスクとして、ＮＳＧを選択的にエッチングする異方性エッチングにより、露出しているＮＳＧ層５１をエッチングして、第１および第２の薄膜化領域７ａ、７ｂのシリコン半導体層４を露出させた開口部５２を形成し、工程Ｐ１０で形成したレジストマスク４１を除去する。
Ｐ１２（図５）、そして、工程Ｐ１１で形成した開口部５２を有するＮＳＧ層５１をマスクとして、シリコンを選択的にエッチングするドライエッチングにより、露出しているシリコン半導体層４をエッチングして、第１および第２の薄膜化領域７ａ、７ｂのシリコン半導体層４に、シリコン半導体層４の厚さを第１の薄膜化領域７ａに設定された所定の厚さ（本実施例では、３５ｎｍ）に薄膜化するための凹部５４を形成し、第１のＰ−拡散層１５の厚さを所定の厚さに薄膜化する。
【００４６】
Ｐ１３（図５）、凹部５４の形成後に、残留しているＮＳＧ層５１をそのままにして、ゲート電極３３、ＮＳＧ層５１および凹部５４等のシリコン半導体層４上の全面に、ＣＶＤ法により、ＮＳＧを堆積してＮＳＧ層５１の厚さを増加させ、フォトリソグラフィにより厚さを増加させたＮＳＧ層５１上に、第２の薄膜化領域７ｂのＮＳＧ層５１を露出させたレジストマスク４１を形成する。
【００４７】
Ｐ１４（図５）、工程Ｐ１３で形成したレジストマスク４１をマスクとして、上記工程Ｐ１１と同様にして、露出しているＮＳＧ層５１をエッチングして、第２の薄膜化領域７ｂのシリコン半導体層４の凹部５４を露出させた開口部５５を形成し、工程Ｐ１３で形成したレジストマスク４１を除去する。
Ｐ１５（図５）、そして、工程Ｐ１４で形成した開口部５５を有するＮＳＧ層５１をマスクとして、上記工程Ｐ１３と同様にして、露出しているシリコン半導体層４をエッチングして、第２の薄膜化領域７ｂのシリコン半導体層４に、シリコン半導体層４の厚さを第２の薄膜化領域７ｂに設定された所定の厚さ（本実施例では、１０ｎｍ）に薄膜化するための凹部５６を形成し、第２のＰ−拡散層２５の厚さを所定の厚さに薄膜化する。
【００４８】
Ｐ１６（図６）、凹部５６の形成後に、残留しているＮＳＧ層５１をそのままにして、ゲート電極３３、ＮＳＧ層５１および凹部５６等のシリコン半導体層４上の全面に、ＣＶＤ法により、ＮＳＧを堆積してＮＳＧ層５１の厚さを増加させ、フォトリソグラフィにより厚さを増加させたＮＳＧ層５１上に、第１および第２の薄膜化領域７ａ、７ｂおよびその周囲のＮＳＧ層５１を覆う、つまり第１および第２のＰ＋拡散層１２、２２、第１および第２のＮ＋拡散層１４、２４、並びにｎＭＯＳ素子３１のソース層３５およびドレイン層３６、ゲート電極３３上のシリサイド層形成領域のシリコン半導体層４およびポリシリコンを露出させたレジストマスク４１を形成する。
【００４９】
Ｐ１７（図６）、工程Ｐ１６で形成したレジストマスク４１をマスクとして、ＮＳＧを選択的にエッチングする異方性エッチングにより、露出しているＮＳＧ層５１をエッチングして、シリコン半導体層４およびゲート電極３３のポリシリコンを露出させる。
前記のレジストマスク４１の除去後に、ゲート電極３３上、残留させたＮＳＧ層５１、素子分離層９等のシリコン半導体層４上の全面に、スパッタ法によりコバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）等のシリサイド化材料（本実施例では、コバルト）からなるシリサイド化材料層を形成し、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）を含むサリサイド処理により、第１および第２のＰ＋拡散層１２、２２、第１および第２のＮ＋拡散層１４、２４、並びにｎＭＯＳ素子３１のソース層３５およびドレイン層３６のシリコン半導体層４、およびゲート電極３３のポリシリコンをシリサイド化して、各拡散層にシリサイド層５８を形成する。この場合のサリサイド処理は、ＲＴＡを施してから未反応のシリサイド化材料層を除去するまでの処理をいう。
【００５０】
その後に、残留しているＮＳＧ層５１をそのままにして、シリコン半導体層４上の全面に、ＣＶＤ法によりＮＳＧを比較的厚く堆積し、その上面を平坦化処理して層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、第１および第２のＰ＋拡散層１２、２２、第１および第２のＮ＋拡散層１４、２４、並びにソース層３５およびドレイン層３６上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク４１（不図示）を形成し、これをマスクとしてＮＳＧを選択的にエッチングする異方性エッチングにより層間絶縁膜を貫通して前記の各拡散層上のシリサイド層５８に達するコンタクトホールを形成し、前記のレジストマスクの除去後に、ＣＶＤ法またはスパッタ法によりコンタクトホール内に導電材料を埋め込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
【００５１】
次いで、前記と同様にして、ゲート電極３３に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトＩＣを形成する。
このようにして形成された第１および第２の感光素子１１、２１は、その第１および第２のＰ−拡散層１５、２５が各拡散層に所定の不純物を拡散させた後に、開口部５２、５５を形成したＮＳＧ層５１をマスクとして、第１および第２の薄膜化領域７ａ、７ｂのシリコン半導体層４を、エッチングによりそれぞれ掘り込んで、所定の厚さに薄膜化された第１および第２のＰ−拡散層１５、２５を形成するので、第１および第２のＰ＋拡散層１２、２２や第１および第２のＮ＋拡散層１４、２４を形成するための高濃度の不純物イオンの注入時に、薄い第１のＰ−拡散層１５や更に薄い第２のＰ−拡散層２５の、各高濃度拡散層に隣接する領域の上面に表面荒れが生じることはなく、各高濃度拡散層より厚さの薄い第１のＰ−拡散層１５や第２のＰ−拡散層２５を有する第１および第２の感光素子１１、２１の暗電流を低減して、紫外線の強度をより正確に検出することができると共に、第１および第２の感光素子１１、２１から出力される２種類の出力から演算（演算方法は特願２００７−４４４６５に記載された方法と同じ。）により３つの波長領域の紫外線を分離してその強度を検出するができる。
【００５２】
また、各高濃度拡散層への高濃度の不純物イオンの注入時に、各高濃度拡散層に隣接する領域のＰ−拡散層の上面に表面荒れが生じたとしても、その後に表面荒れの生じた領域を除去することができ、暗電流を低減した第１および第２の感光素子１１、２１を安定して形成することができる。
このような製造方法を用いて形成した、感光素子１１（第１のＰ＋拡散層１２および第１のＮ＋拡散層１４の厚さがそれぞれ５０ｎｍ、第１のＰ−拡散層１５の厚さが３５ｎｍ）の暗電流の測定結果を図７に示す。
【００５３】
図７に示すように、各拡散層の形成後に第１のＰ−拡散層１５を薄膜化した本実施例の第１の感光素子１１の暗室内におけるアノード電流ＩＡの絶対値（暗電流）は、比較のために示した特願２００７−４４４６５の方法、つまり各拡散層の形成前に第１のＰ−拡散層１５の形成領域のシリコン半導体層４を薄膜化した感光素子の暗電流に較べて、いずれのアノード電圧ＶＡにおいても低減していることが判る。
【００５４】
これは、第１のＰ−拡散層１５の上面に形成される結晶欠陥を低減した結果、表面再結合電流の発生を抑制することが可能になるためと考えられる。第２の感光素子２１の場合も同様である。
上記した、本実施例のフォトダイオード１は、その第１および第２の感光素子１１、２１の第１および第２のＰ−拡散層１５、２５が、それぞれの膜厚を３ｎｍ以上、３６ｎｍ以下（本実施例では、３５ｎｍと１０ｎｍ）としたシリコン半導体層４に形成されているので、フォトダイオード１で受光した可視光が、シリコン半導体層４と埋込み酸化膜３との界面で反射したとしても、可視光のサブピークが現出することはなく、シリコン半導体層４の厚さにより可視光をカットして、波長４００ｎｍ以下の紫外線領域の紫外線のそれぞれの強度を正確に検出することができる。
【００５５】
また、本実施例のフォトダイオード１の第１および第２のＰ＋拡散層１２、２２、第１および第２のＮ＋拡散層１４、２４は、ｎＭＯＳ素子３１のソース層３５およびドレイン層３６を形成するシリコン半導体層４と同じ厚さのシリコン半導体層４に形成されているので、第１および第２のＰ＋拡散層１２、２２、第１および第２のＮ＋拡散層１４、２４に達するコンタクトホールの深さを、ｎＭＯＳ素子３１のソース層３５等の拡散層に達するコンタクトホールの深さと同じにすることができ、ｎＭＯＳ素子３１等を形成するシリコン半導体層４の厚さを他の厚さにした場合に較べてコンタクトプラグを形成するときの工程を簡素化して、フォトＩＣの製造工程の簡略化を図ることができる。
【００５６】
更に、本実施例の第１および第２の感光素子１１、２１の第１および第２のＰ−拡散層１５、２５を薄膜化するときのマスクとする絶縁材料層（ＮＳＧ層５１）を、層間絶縁膜と同じ絶縁材料であるＮＳＧを用いて形成するので、マスクとして用いた絶縁材料層を残留させた状態で、絶縁材料層の厚さを増加させて層間絶縁膜を形成しても、光の透過時における屈折率の影響を無視することができ、異なる絶縁材料を用いた場合の絶縁材料の除去工程を省略してフォトダイオード１の製造工程の簡略化を図ることができる。
【００５７】
なお、本実施例では、フォトダイオード１は、第１および第２の感光素子１１、２１を備えて、演算により３つの波長領域の紫外線の強度を分離して検出するとして説明したが、紫外線の総量を検出する場合には、いずれか一つの感光素子、例えばＰ−拡散層１５の厚さを３５ｎｍとした第１の感光素子１１のみを形成し、受光した可視光のシリコン半導体層４と埋込み酸化膜３との界面での反射の影響を避けながら、薄膜化したシリコン半導体層４の厚さにより可視光をカットして、波長４００ｎｍ以下の紫外線領域の紫外線の総量を正確に検出するようにしてもよい。
【００５８】
この場合には、上記工程Ｐ１２の次に、工程Ｐ１６を実施するようにして、工程Ｐ１３〜Ｐ１５を省略すればよい。
以上説明したように、本実施例では、埋込み酸化膜上のシリコン半導体層に形成された、Ｐ型不純物を低濃度に拡散させＰ−拡散層と、Ｐ型の不純物を高濃度に拡散させたＰ＋拡散層と、Ｎ型の不純物を高濃度に拡散させたＮ＋拡散層とを有し、Ｐ−拡散層を挟んでＰ＋拡散層とＮ＋拡散層とを対向配置した感光素子を備えたフォトダイオードの製造方法において、シリコン半導体層の各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、熱処理により、各拡散層の形成領域に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させ、そのシリコン半導体層に、透光性を有する絶縁材料からなる絶縁材料層を形成し、当該絶縁材料を選択的に除去するエッチングにより、絶縁材料層のＰ−拡散層の形成領域に、開口部を形成し、その開口部を有する絶縁材料層をマスクとして、シリコンを選択的に除去するエッチングにより、Ｐ−拡散層の形成領域のシリコン半導体層をエッチングして、Ｐ−拡散層の形成領域のシリコン半導体層を所定の厚さに薄膜化するようにしたことによって、Ｐ＋拡散層やＮ＋拡散層を形成するための高濃度の不純物イオンの注入時に、薄いＰ−拡散層の各高濃度拡散層に隣接する領域の上面に表面荒れが生じることはなく、各高濃度拡散層より厚さの薄いＰ−拡散層を有する感光素子の暗電流を低減して、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けながら、紫外線の強度をより正確に検出することができる。
【００５９】
なお、上記実施例においては、各拡散層の形成領域に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させた後に、Ｐ−拡散層の形成領域のシリコン半導体層を所定の厚さに薄膜化するとして説明したが、シリコン半導体層の各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、Ｐ−拡散層の形成領域のシリコン半導体層を所定の厚さに薄膜化し、その後に各拡散層の形成領域に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させるようにしてもよい。このようにしても、上記と同様の効果を得ることができる。
【００６０】
また、上記各実施例においては、低濃度拡散層は、Ｐ型不純物を拡散させて形成するとして説明したが、Ｎ型の不純物を比較的低濃度に拡散させて形成しても、上記と同様の効果を得ることができる。
更に、上記各実施例においては、Ｐ＋拡散層は「π」字状、Ｎ＋拡散層は「Ｅ」字状であるとして説明したが、それぞれの形状を逆にしてもよく、櫛歯部の数を更に多くしてもよい。
【００６１】
更に、上記各実施例においては、Ｐ＋拡散層およびＮ＋拡散層には、櫛歯部を複数設け、これらを噛合わせて配置するとして説明したが、櫛歯部を設けずに、峰部のみを低濃度拡散層を挟んで対向配置するようにしてもよい。
更に、上記各実施例においては、シリコン半導体層はＳＯＩ構造の半導体ウェハの絶縁層としての埋込み酸化膜上に形成されたシリコン半導体層であるとして説明したが、絶縁層としてのサファイア基板上に形成されたＳＯＳ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）基板のシリコン半導体層であっても、絶縁層としてのクオーツ基板上に形成されたＳＯＱ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｑｕａｒｔｚ）基板のシリコン半導体層等であってもよい。
【図面の簡単な説明】
【００６２】
【図１】実施例のフォトダイオードの上面を示す説明図
【図２】実施例のフォトダイオードの断面を示す説明図
【図３】実施例のフォトダイオードを備えたフォトＩＣの製造方法を示す説明図
【図４】実施例のフォトダイオードを備えたフォトＩＣの製造方法を示す説明図
【図５】実施例のフォトダイオードを備えたフォトＩＣの製造方法を示す説明図
【図６】実施例のフォトダイオードを備えたフォトＩＣの製造方法を示す説明図
【図７】実施例の第１の感光素子の暗電流を示すグラフ
【図８】シリコン（１００）のシリコン半導体層の厚さによる光吸収率が１０％となる波長を示すグラフ
【図９】シリコン半導体層の厚さを４０．０４ｎｍとしたときのフォトダイオードの感度を示すグラフ
【図１０】シリコン半導体層の厚さによるサブピーク波長を示すグラフ
【符号の説明】
【００６３】
１    フォトダイオード
２    支持基板
３    埋込み酸化膜
４    シリコン半導体層
６ａ  第１のダイオード形成領域
６ｂ  第２のダイオード形成領域
７ａ  第１の薄膜化領域
７ｂ  第２の薄膜化領域
８    トランジスタ形成領域
９    素子分離層
９ａ、９ｃ  一の辺
９ｂ、９ｄ  他の辺
１０  素子分離領域
１１、第１の感光素子
１２  第１のＰ＋拡散層
１２ａ、１４ａ、２２ａ、２４ａ  峰部
１２ｂ、１４ｂ、２２ｂ、２４ｂ  櫛歯部
１４  第１のＮ＋拡散層
１５  第１のＰ−拡散層
２１  第２の感光素子
２２  第２のＰ＋拡散層
２４  第２のＮ＋拡散層
２５  第２のＰ−拡散層
３１  ｎＭＯＳ素子
３２  ゲート酸化膜
３３  ゲート電極
３４  サイドウォール
３５  ソース層
３６  ドレイン層
３７  エクステンション部
３８  チャネル領域
４１  レジストマスク
４３  Ｐ型低濃度注入層
４４  シリコン酸化膜
４５  ポリシリコン層
４６  Ｎ型中濃度注入層
４７  Ｐ型中濃度注入層
４８  Ｎ型高濃度注入層
４９  Ｐ型高濃度注入層
５１  ＮＳＧ層（絶縁材料層）
５２、５５  開口部
５４、５６  凹部
５８  シリサイド層
【図１】
0004574667.tif 000002
【図２】
0004574667.tif 000003
【図３】
0004574667.tif 000004
【図４】
0004574667.tif 000005
【図５】
0004574667.tif 000006
【図６】
0004574667.tif 000007
【図７】
0004574667.tif 000008
【図８】
0004574667.tif 000009
【図９】
0004574667.tif 000010
【図１０】
0004574667.tif 000011