(57)【特許請求の範囲】
【請求項１】
差動増幅器を用いて構成した積分回路において，
該差動増幅器の反転入力端子（−入力端子）に積分入力抵抗を介して入力する入力信号として，
測定入力信号ＩｎＳと入力ゼロ側の信号Ｉｎ０を，
これらの測定入力信号ＩｎＳと入力ゼロ側の信号Ｉｎ０とを所定の時間毎に切り替えて選択できる入力切替手段を介して入力し，
前記差動増幅器の出力端子及び前記−入力端子間を流れる前記入力信号に比例した電流の経路に，
少なくとも第一の経路切替スイッチと，積分用コンデンサＣ１と，第二の経路切替スイッチとを直列に接続し，
該第１の経路切替スイッチ及び第２の経路切替スイッチを切替えることにより，前記積分用コンデンサＣ１に流れる電流の方向を，所定の時間毎に第１の方向（順方向）と第２の方向（逆方向）に切替えて，
各々の電流方向において第１の積分回路状態と第２の積分回路状態を形成して，積分用コンデンサＣ１の両端電圧を積分結果として得るように積分回路を形成し，
前記差動増幅器自体における非反転入力端子（＋入力端子）と前記−入力端子との間に生ずる（差動増幅器の−入力端子の電圧）と（差動増幅器の＋入力端子の電圧）の差
で表される第一のオフセット電圧（Ｖ１）と，
前記入力ゼロ側と前記差動増幅器の＋入力端子が接続される電子回路のグラウンドとの間に生ずる（電子回路のグラウンドの電圧）と（入力ゼロ側の電圧）の差
で表される第二のオフセット電圧（Ｖ２）とを，
前記入力切替手段が測定入力信号ＩｎＳ側を選択した場合には，前記差動増幅器に積分用コンデンサＣ１を順方向に接続して前記測定入力信号ＩｎＳと前記積分入力抵抗を通って流れるところの，（測定入力信号ＩｎＳの電圧−Ｖ２−Ｖ１）に比例した電流を流して積分時間Ｔ２で積分する第二の積分回路状態を形成し，
前記入力切替手段が信号Ｉｎ０側を選択した場合には，前記差動増幅器に積分用コンデンサＣ１を逆方向に接続して前記信号Ｉｎ０と前記積分入力抵抗を通って流れるところの，（信号Ｉｎ０の電圧−Ｖ２−Ｖ１）に比例した電流を流して積分時間Ｔ１で積分する第一の積分回路状態を形成して，
前記積分用コンデンサＣ１の電荷を放電した後，積分時間がＴ１＝Ｔ２となるように，前記第一の積分回路状態と前記第二の積分回路状態において，同じ時間だけ積分を行うことにより前記第一のオフセット電圧及び第二のオフセット電圧を除去した積分結果を得て，前記積分用コンデンサＣ１の両端電圧に，測定入力信号ＩｎＳの電圧と入力ゼロ側の信号Ｉｎ０の電圧との差に比例した，前記第一及び第二のオフセット電圧が除去された電圧を得ることを特徴とする自動オフセット補正積分回路。
【請求項２】
前記積分時間Ｔ１およびＴ２をそれぞれ同じ偶数で分割し，該分割された個々の時間を時間順にTHおよびTLとし，時間THの間は入力信号をそのまま積分し，時間TLの間は差動増幅器による極性反転回路により入力信号を反転して積分を行い，TH時間とTL時間が交互に繰り返すようにしたことを特徴とする請求項１記載の自動オフセット補正積分回路。
【請求項３】
前記積分時間Ｔ１およびＴ２をそれぞれ同じ偶数で分割し，該分割された個々の時間を時間順にＴＨおよびＴＬとし，該時間ＴＨと時間ＴＬを１組として2組有し，一方のＴＨ，ＴＬと他方のＴＨ，ＴＬの信号反転のタイミングを前記時間ＴＨ，ＴＬの半分の時間ずらし，Ｔ１およびＴ２の切り替わりのタイミングに同期して一方のＴＨとＴＬの切り替わりが起こるようにし，
それぞれ積分回路を設け，積分回路の入力選択はそれぞれの時間ＴＨの間は入力信号をそのまま選択し，それぞれの時間ＴＬの間は差動増幅器による極性反転回路により入力信号を反転した信号を選択するようにし，
２つの積分回路の積分コンデンサの切り替えは２つ同時に行って同時に積分することを特徴とした請求項２記載の自動オフセット補正積分回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本件の発明は，電子回路の積分や全波整流・同期整流におけるオフセット（以下ゼロ点ずれという）を自動的に調整する積分回路に関する。
【０００２】
【従来の技術】
電子回路で用いるオペアンプなど直流増幅器では入力がないにもかかわらず出力側の電位にずれが生じるいわゆるゼロ点ずれがある。その場合，増幅器に入力があると，入力に応じた出力＋ゼロ点ずれが出力に現れる。したがって，ゼロ点ずれをキャンセルしないと，正しい測定ができない。
ゼロ点ずれの影響を無くすため従来は，半固定抵抗などを用いてオフセットを調整したり，ゼロ点ずれの少ない特性のよいオペアンプを使用したりしていた。
【０００３】
【発明が解決しようとする課題】
しかしながら従来の方法では，コストが高くなるという問題点があった。
半固定抵抗でゼロ点ずれを合わせる場合，半固定抵抗のコストや調整の手間のコストがかかっていた。例えば２０円のオペアンプに対し半固定抵抗を１個追加する度に３００円のコストアップになっていた。更にオペアンプにはゼロ点ずれの経年変化があり，精度を維持するためには定期的な調整が必要であった。
ゼロ点ずれが少なく特性のよいオペアンプを使用する場合，高価であった。例えば通常特性の20円のオペアンプに対し特性のよいものは２０００円であって，複数個使用すると非常に高価になる。
また，ゼロ点ずれがあるままの回路を用い，入力信号端子をショートしてそのときの出力値を読み，入力信号を加えたときの出力値から差し引いてゼロ点ずれをキャンセルする方法があるが計測器などに用いる場合，通常レンジ毎の測定精度はレンジ毎の最大値に対して±何％というように定められるが，ゼロ点ずれの方が入力信号の大きさより相対的に大きな場合は，測定したい入力信号に対し適正な測定レンジより大きなレンジで計測しなければならなくなり， 大きなレンジで測定すると入力信号に対する測定精度が低下することになる。したがって入力信号に対する測定誤差をレンジを変えても同一にしようとすると使用部品や回路構成を１ランク上の精度で設計する必要があり高価になっていた。
【０００４】
そこで本件の発明は，安価なオペアンプを使用しても，ゼロ点ずれを自動調整してしまうような自動ゼロ点補正積分回路を安価に提供することを課題としている。
【０００５】
【課題を解決するための手段】
上述の目的を達成するために，本発明の請求項１では，差動増幅器を用いて構成した積分回路において，
該差動増幅器の反転入力端子（−入力端子）に積分入力抵抗を介して入力する入力信号として，
測定入力信号ＩｎＳと入力ゼロ側の信号Ｉｎ０を，
これらの測定入力信号ＩｎＳと入力ゼロ側の信号Ｉｎ０とを所定の時間毎に切り替えて選択できる入力切替手段を介して入力し，
前記差動増幅器の出力端子及び前記−入力端子間を流れる前記入力信号に比例した電流の経路に，
少なくとも第一の経路切替スイッチと，積分用コンデンサＣ１と，第二の経路切替スイッチとを直列に接続し，
該第１の経路切替スイッチ及び第２の経路切替スイッチを切替えることにより，前記積分用コンデンサＣ１に流れる電流の方向を，所定の時間毎に第１の方向（順方向）と第２の方向（逆方向）に切替えて，
各々の電流方向において第１の積分回路状態と第２の積分回路状態を形成して，積分用コンデンサＣ１の両端電圧を積分結果として得るように積分回路を形成し，
前記差動増幅器自体における非反転入力端子（＋入力端子）と前記−入力端子との間に生ずる（差動増幅器の−入力端子の電圧）と（差動増幅器の＋入力端子の電圧）の差
で表される第一のオフセット電圧（Ｖ１）と，
前記入力ゼロ側と前記差動増幅器の＋入力端子が接続される電子回路のグラウンドとの間に生ずる（電子回路のグラウンドの電圧）と（入力ゼロ側の電圧）の差
で表される第二のオフセット電圧（Ｖ２）とを，
前記入力切替手段が測定入力信号ＩｎＳ側を選択した場合には，前記差動増幅器に積分用コンデンサＣ１を順方向に接続して前記測定入力信号ＩｎＳと前記積分入力抵抗を通って流れるところの，（測定入力信号ＩｎＳの電圧−Ｖ２−Ｖ１）に比例した電流を流して積分時間Ｔ２で積分する第二の積分回路状態を形成し，
前記入力切替手段が信号Ｉｎ０側を選択した場合には，前記差動増幅器に積分用コンデンサＣ１を逆方向に接続して前記信号Ｉｎ０と前記積分入力抵抗を通って流れるところの，（信号Ｉｎ０の電圧−Ｖ２−Ｖ１）に比例した電流を流して積分時間Ｔ１で積分する第一の積分回路状態を形成して，
前記積分用コンデンサＣ１の電荷を放電した後，積分時間がＴ１＝Ｔ２となるように，前記第一の積分回路状態と前記第二の積分回路状態において，同じ時間だけ積分を行うことにより前記第一のオフセット電圧及び第二のオフセット電圧を除去した積分結果を得て，前記積分用コンデンサＣ１の両端電圧に，測定入力信号ＩｎＳの電圧と入力ゼロ側の信号Ｉｎ０の電圧との差に比例した，前記第一及び第二のオフセット電圧が除去された電圧を得ることを特徴とする自動オフセット補正積分回路を提供したものである。
【０００６】
また請求項２においては，前記積分時間Ｔ１およびＴ２をそれぞれ同じ偶数で分割し，該分割された個々の時間を時間順にTHおよびTLとし，時間THの間は入力信号をそのまま積分し，時間TLの間は差動増幅器による極性反転回路により入力信号を反転して積分を行い，TH時間とTL時間が交互に繰り返すようにしたことを特徴とする請求項１記載の自動オフセット補正積分回路を提供したものである。
【０００７】
また請求項３では，前記積分時間Ｔ１およびＴ２をそれぞれ同じ偶数で分割し，該分割された個々の時間を時間順にＴＨおよびＴＬとし，該時間ＴＨと時間ＴＬを１組として2組有し，一方のＴＨ，ＴＬと他方のＴＨ，ＴＬの信号反転のタイミングを前記時間ＴＨ，ＴＬの半分の時間ずらし，Ｔ１およびＴ２の切り替わりのタイミングに同期して一方のＴＨとＴＬの切り替わりが起こるようにし，それぞれ積分回路を設け，積分回路の入力選択はそれぞれの時間ＴＨの間は入力信号をそのまま選択し，それぞれの時間ＴＬの間は差動増幅器による極性反転回路により入力信号を反転した信号を選択するようにし，２つの積分回路の積分コンデンサの切り替えは２つ同時に行って同時に積分することを特徴とした請求項２記載の自動オフセット補正積分回路を提供したものである。
【０００８】
【発明の実施の形態】
以下，本発明の実施の形態について，図面を用いて詳細に説明する。
【０００９】
図１に積分回路を示し，通常差動増幅器（オペアンプ）とコンデンサを組み合わせて構成される。
【００１０】
図２は従来の積分回路の積分出力を示している。太い線は測定入力信号がないときの積分出力であり積分終了時における値がいわゆるオフセット（ゼロ点ずれ）によるものである。細い線は測定入力信号があるときのの積分出力であり，前述のゼロ点ずれによる積分値を結果に含んでいる。
【００１１】
図４は本件発明の第一の発明の実施例である。図４においてＡ１，Ａ２は差動増幅器であり，ＳＷ１からＳＷ４は切替スイッチで電子的に制御される。Ｃ１は増幅器Ａ２に接続される積分用コンデンサで，Ｃ１，Ｒ２，Ａ２で積分器を構成している。Ａ１はいわゆるバッファ（緩衝）増幅器で，ＳＷ１の内部抵抗などの積分器への影響を遮断している。最初ＳＷ１からＳＷ４は図の位置に切り替えられていてＣ１とＲ２の両端はＳＷ２〜ＳＷ４を通じて電荷を放電する。ついで，ＳＷ１は入力信号Ｉｎ０（入力ゼロ）側に接続したまま，ＳＷ２を図の下側に切り替える。この場合，Ｃ１とＲ２の両端のショート回路は切り離されるので積分が開始されるが，入力はゼロであるから，出力にはオフセットによるゼロ点ずれが発生する。Ｔ１時間その状態で積分を行った後，切替スイッチＳＷ３，ＳＷ４を制御信号ＤＩＲで反転させて，積分用コンデンサをＡ２に対して逆接続すると同時に切替ＳＷ１を測定入力信号ＩｎＳに切り換えてＴ２時間積分を行う。
【００１２】
このときのＴ１時間とＴ２時間における出力Ｏｕｔの状態を図３に示す。Ｔ１時間の終了時点では，オフセット分による積分値が，Ａ２に対するＣ１の接続極性が切り替えられたことで反転して現れ，Ｔ２時間では，オフセット分とＩｎＳの入力信号を含んで積分される。オフセット分は同一であるので，Ｔ１とＴ２を同一の時間にすれば，Ｔ１の始まりとＴ２の終了時点ではオフセット分はキャンセルされて純粋にＩｎＳの入力信号分のＴ２時間における積分値のみが得られる。
【００１３】
図５は本件発明の第二の発明の実施例である。図５における実施例では，Ａ１とＡ２の差動増幅器の間に，Ａ１１とＡ１２の差動増幅器による回路と切替スイッチＳＷ１１を挿入してある。Ａ１１は差動増幅器による極性反転回路で，Ａ１２はＡ１に同じバッファとして機能している。図７は図５に示す実施例の図３に相当するＯｕｔ端子の出力とＴ１とＴ２の時間との関係を示している。ＳＷ１〜ＳＷ４の切替とＴ１，Ｔ２の時間の関係は図４に示す第一の実施例と同一であるので説明を省略する。図５におけるＳＷ１１は図７に示したようにＴ１時間およびＴ２時間をそれぞれ偶数である２ケずつＴＨとＴＬに分割し，個々の時間で接続を切替え時間THの間は選択信号をそのまま積分し，時間TLの間は選択信号を反転して積分を行う。このような切替は同期整流回路として用いられるものでＴ１とＴ２においてTH時間とTL時間を交互に連続的に繰り返すように同期制御によって入力信号と，入力信号の反転信号とを選択しており，ＴＨとＴＬを交流信号の半波分の周期に選定されて用いられる。同期のタイミングを交流信号のゼロ点にとれば，Ａ１２の出力は全波整流波形となり，Ａ２の出力値は交流信号の大きさに比例する直流電圧を得ることができる。反転オペアンプにもゼロ点ずれがあるとし，Ｔ１時間の積分中とＴ２時間の積分中は全く同じ制御が行われる。したがってコンデンサＣ１に流れ込む電荷の量は同じである。ところが，Ｃ１が逆接続されるので，流れ込んだだけ，出ていき，ゼロ点ずれが補正される。
【００１４】
図６は本件発明による第三の発明の実施例である。図５に示すＳＷ１１から右の回路を二組設けた構成とし，図８に示したように，ＳＷ１１による切替時間ＴＨ１，ＴＬ１と，ＳＷ２１による切替時間ＴＨ２，ＴＬ２の切替のタイミングをＴＨ，ＴＬの１／２の時間ずらすようにしてそれぞれでゼロ点ずれが補正を行うようにしている。このような回路は，交流電圧に抵抗と容量が合成されて接続された場合流れる交流電流のうち，抵抗成分による電流がいくら，容量成分による電流がいくらというように分離して測定するような同期整流に用いることが可能である。
【００１５】
図９は本件発明の第一の発明に改善を加えた実施例である。図４の第一の実施例と異なるところは，図４のＡ１の部分が内部回路に置き換わってＳＷ２とＡ２の間にＳＷ３２が入ったことである。内部回路は図４のＡ１を含んでその他の周辺回路を含んだものとなっている。このような例では，ＳＷ１を切り替える都度，過渡現象的に信号が不安定になることがあり，入力信号に応じた回路状態に安定するまで多少時間を要することがある。そこで，本実施例では図３のＴ１からＴ２に状態を切りかえる際に，Ｏｕｔの出力値をホールドするようＳＷ３２を切り離し，その後ＳＷ１をＩｎ０からＩｎＳに切り換えてしばらくその状態を維持（ホールド）した後Ｔ２の状態に入るようにして，安定してから積分を行い正しい値を得ることができるようにしている。そのＯｕｔの出力状態を図１０に示す。
【００１６】
図１１は理想的な全波整流波形を示したものである。前述のように全波整流は交流の大きさを測定するために用いられる。測定器などで正確な全波整流波形を得るためには，オペアンプを用いた回路がよく知られているが，冒頭述べたようにオペアンプではオフセットによるゼロ点ずれが必ず発生する。
【００１７】
図１２は通常のオペアンプによる回路でゼロ点ずれがあるときの全波整流波形である。
本来の交流の±の中心レベルで−側の波形を反転する必要があるのに対し，ゼロ点ずれ分反転するレベルがずれて，＋側と−側の波形が均等にならない。図１２のような整流波形を積分した場合，積分出力は，図１１のような正確な全波整流波形を積分した場合に比べかけ離れた値となって正しい交流信号の大きさを得られない。正しく交流信号の大きさを測定するためには，全波整流回路にゼロ点ずれがあってはならない。
【００１８】
図１３は本発明の第二の実施例である図５の回路におけるＡ１２の出力波形を表した図であって，Ａ１からＡ１２の差動増幅器および測定入力信号ＩｎＳにゼロ点ずれがある場合を示している。図１３の波形は，図１１に示す理想的な全波整流と，図１４に示すゼロ点ずれによる電圧ドリフト（直流電圧）を同期整流した場合の波形の合成波形である。そのうち，図１４に示す波形を図５に示す回路で積分すると，直流分はキャンセルされてゼロになる。したがって，図１３の波形の積分は図１１の理想的な全波整流の積分と等しくなる。したがって図５の回路を全波整流回路として使用すると，ゼロ点ずれがなく，しかも測定入力信号ＩｎＳのゼロ点ずれまでキャンセルする全波整流回路となる。
【００１９】
本件発明の第三の発明を用いると，漏れ電流を抵抗成分の漏れ電流と，対地静電容量成分の漏れ電流を測定できるとともに，漏れ電流の絶対値も測定することができる。
本件発明の第二の発明を用いると，漏れ電流のうちの対地静電容量静電の影響を無くし，抵抗成分の漏れ電流だけを測定する漏れ電流計が実現できる。
【００２０】
本発明では，Ｔ１＝Ｔ２，ＴＨ＝ＴＬ，ＴＨ１＝ＴＬ１，ＴＨ２＝ＴＬ２としているが，本発明の求めるのは実用上等しくすることである。というのは，厳密に等しくするのが困難な場合があるからである。例えばタイマで実現する場合，一方が奇数になり，他方が偶数になるなど等しくできない場合がある。
【００２１】
本発明により複数の入力信号を選択する構成のオートゼロ積分回路が簡単に実現できる。本発明のＴ１時間とＴ２時間は，Ｔ１時間の次にＴ２時間がくるような順序で説明してきた。この順序の方が，積分値の最大値が小さく，飽和の可能性が少なくなるからである。ただし，請求項では，二つの積分の順序にふれておらず，どちらでも良いとしている。というのは，積分の途中で飽和しないようにさえすれば，Ｔ２時間の次にＴ１時間がくるようにしても全く同じようにゼロ点を補正できるからである。
【００２２】
積分時間Ｔ１，Ｔ２を雑音の周期の整数倍にすることにより，入力信号ＩｎＳに含まれる雑音がキャンセルされる。例えば１００ｍｓの倍数の間積分することにより，電力線の周波数である５０Ｈｚの影響も６０Ｈｚの影響も受けない測定を行うことができる。
【００２３】
【発明の効果】
以上のように請求項１の発明によりゼロ点ずれの無い自動オフセット補正積分回路を提供できる。図４の例ではＳＷ３，ＳＷ４の追加だけの２０円程度のコストアップでゼロ点ずれをなくすことができるので経済的である。しかも精度が良い。コンデンサや抵抗の値が変わっても対応できる。図９の例における内部回路がどんな回路であっても対応できる。ゼロ点ずれの経年変化にも自動的に対応する。このように本発明の第一の発明によれば，安価な部品を用いながら，ゼロ点ずれの問題を完全に解決し，しかも精度のよい自動オフセット補正積分回路を提供することができる。
【００２４】
また請求項２，３の発明により，ゼロ点ずれのある交流も自動的にキャンセルして測定する同期整流機能付き自動オフセット補正積分回路と直交同期整流機能付き自動オフセット補正積分回路を提供することができる。全波整流に使った場合，ゼロ点ずれの影響が全くなくなる。
【図面の簡単な説明】
【図１】  積分回路を示した図
【図２】  従来の積分回路の積分出力を示した図
【図３】  請求項１のオートゼロ積分回路の積分出力波形を示した図
【図４】  第一の実施例の図
【図５】  第二の実施例の図
【図６】  第三の実施例の図
【図７】  第二の実施例の積分出力波形を示した図
【図８】  第三の実施例の積分出力波形を示した図
【図９】  第四の実施例の図
【図１０】  第四の実施例の積分出力波形を示した図
【図１１】  理想的な全波整流波形の図
【図１２】  ゼロ点ずれがあるときの全波整流波形の図
【図１３】  同期整流の波形の図
【図１４】  同期整流で加わる直流成分の図
【符号の説明】
ＩｎＳ  測定入力信号
Ｉｎ０  ゼロ入力信号
Ｃ１  積分用コンデンサ
ａ  Ｃ１の端子
ｂ  Ｃ１の端子
Ａ  積分回路の端子
Ｂ  積分回路の端子
ＩＡ  ゼロ点ずれによる電流
Ａ１〜Ａ２２  差動増幅器（オペアンプ）
ＳＷ１〜ＳＷ３１  切替スイッチ
Ｒ１〜Ｒ２１  抵抗
ＤＩＲ  Ｃ１の接続を変更する制御信号
Ｒ２  抵抗
Ｉ１  ＳＷ３，ＳＷ４を図とは逆の側に切り替えたときの電流の向き
Ｉ２  ＳＷ３，ＳＷ４を図のように接続したときの電流の向き
Ｏｕｔ  積分出力
ＴＨ，ＴＬ  同期整流の時間
ＳＷ３２  ＨＯＬＤ付きアナログスイッチ
ＨＯＬＤ  ホールドを行う制御信号
内部回路
【図１】
0004425518.tif 000002
【図２】
0004425518.tif 000003
【図３】
0004425518.tif 000004
【図４】
0004425518.tif 000005
【図５】
0004425518.tif 000006
【図６】
0004425518.tif 000007
【図７】
0004425518.tif 000008
【図８】
0004425518.tif 000009
【図９】
0004425518.tif 000010
【図１０】
0004425518.tif 000011
【図１１】
0004425518.tif 000012
【図１２】
0004425518.tif 000013
【図１３】
0004425518.tif 000014
【図１４】
0004425518.tif 000015