(57)【特許請求の範囲】
【請求項１】
１次コイルと２次コイルを電磁的に結合させて受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの送電装置であって、
前記１次コイルのコイル端信号に基づいて、誘起電圧信号を生成して出力する波形モニタ回路と、
前記１次コイルを駆動する送電ドライバを制御すると共に、前記誘起電圧信号の波形変化を検出して受電側の負荷状態を検出する送電制御装置とを含み、
前記波形モニタ回路は、整流回路を含み、
前記整流回路は、
前記コイル端信号が生成されるコイル端ノードと、前記誘起電圧信号が生成されるモニタノードとの間に設けられる電流制限抵抗である第１の抵抗と、
前記モニタノードと高電位電源ノードとの間に設けられ、前記モニタノードから前記高電位電源ノードへと向かう方向を順方向とする第１のダイオードと、
前記モニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記モニタノードへと向かう方向を順方向とする第２のダイオードと、
前記第１の抵抗と前記第２のダイオードとの間の低電位側抵抗端ノードと、前記コイル端ノードとの間に設けられるキャパシタと、
を含むことを特徴とする送電装置。
【請求項２】
１次コイルと２次コイルを電磁的に結合させて受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの送電装置であって、
前記１次コイルのコイル端信号に基づいて、誘起電圧信号を生成して出力する波形モニタ回路と、
前記１次コイルを駆動する送電ドライバを制御すると共に、前記誘起電圧信号の波形変化を検出して受電側の負荷状態を検出する送電制御装置とを含み、
前記波形モニタ回路は、
第１のモニタノードを介して第１の誘起電圧信号を出力する第１の整流回路と、
第２のモニタノードを介して第２の誘起電圧信号を出力する第２の整流回路を含み、
前記送電制御装置は、
前記第１の整流回路から出力される前記第１の誘起電圧信号から第１のパルス幅情報を検出する第１のパルス幅検出回路を有する第１の波形検出回路と、
前記第２の整流回路から出力される前記第２の誘起電圧信号から第２のパルス幅情報を検出する第２のパルス幅検出回路を有する第２の波形検出回路と、
前記１次コイルの駆動周波数を規定する駆動クロックを生成して出力する駆動クロック生成回路と、
前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、
前記第１、第２の波形検出回路での検出結果に基づいて、受電側の負荷状態を検出する制御回路とを含み、
前記制御回路は、
前記第１のパルス幅情報に基づいて、通常送電開始前の異物検出である１次異物検出を行い、
前記第２のパルス幅情報に基づいて、通常送電開始後の異物検出である２次異物検出を行うことを特徴とする送電装置。
【請求項３】
請求項２において、
前記第１の整流回路は、
前記１次コイルのコイル端信号が生成されるコイル端ノードと前記第１のモニタノードとの間に設けられる電流制限抵抗である第１の抵抗と、
前記第１のモニタノードと高電位電源ノードとの間に設けられ、前記第１のモニタノードから前記高電位電源ノードへと向かう方向を順方向とする第１のダイオードと、
前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とする第２のダイオードを含むことを特徴とする送電装置。
【請求項４】
請求項２において、
前記第１の整流回路は、
前記１次コイルのコイル端信号が生成されるコイル端ノードと前記第１のモニタノードとの間に設けられる電流制限抵抗である第１の抵抗と、
前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とするツェナーダイオードを含むことを特徴とする送電装置。
【請求項５】
請求項２において、
前記第１の整流回路は、
前記１次コイルのコイル端信号が生成されるコイル端ノードと前記第１のモニタノードとの間に設けられる電流制限抵抗である第１の抵抗と、
前記第１のモニタノードと高電位電源ノードとの間に設けられ、前記第１のモニタノードから前記高電位電源ノードへと向かう方向を順方向とする第１のダイオードと、
前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とする第２のダイオードと、
前記第１の抵抗と前記第２のダイオードとの間の低電位側抵抗端ノードと、前記コイル端ノードとの間に設けられるキャパシタと、
を含むことを特徴とする送電装置。
【請求項６】
請求項２乃至５のいずれかにおいて、
前記第２の整流回路は、
前記コイル端ノードと前記第２のモニタノードとの間に設けられる第２の抵抗と、
前記第２のモニタノードと低電位電源ノードとの間に設けられる第３の抵抗と、
前記第２のモニタノードと前記低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第２のモニタノードへと向かう方向を順方向とする第３のダイオードを含むことを特徴とする送電装置。
【請求項７】
請求項２乃至６のいずれかにおいて、
前記第１のパルス幅検出回路は、
前記第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングを第１のタイミングとした場合に、前記駆動クロックの第１のエッジタイミングと前記第１のタイミングとの間の期間である第１のパルス幅期間を計測して、前記第１のパルス幅情報を検出することを特徴とする送電装置。
【請求項８】
請求項７において、
前記第１の波形検出回路は、
前記第１の誘起電圧信号を波形整形して、第１の波形整形信号を出力する第１の波形整形回路を含み、
前記第１のパルス幅検出回路は、
前記第１の波形整形信号と前記駆動クロックに基づいて、前記第１のパルス幅期間を計測することを特徴とする送電装置。
【請求項９】
請求項８において、
前記第１のパルス幅検出回路は、
前記第１のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第１のパルス幅期間の長さを計測する第１のカウンタを含むことを特徴とする送電装置。
【請求項１０】
請求項７乃至９のいずれかにおいて、
前記第２のパルス幅検出回路は、
前記第２の誘起電圧信号が高電位電源側から変化して第２のしきい値電圧を下回るタイミングを第２のタイミングとした場合に、前記駆動クロックの第２のエッジタイミングと前記第２のタイミングとの間の期間である第２のパルス幅期間を計測して、前記第２のパルス幅情報を検出することを特徴とする送電装置。
【請求項１１】
請求項１０において、
前記第２の波形検出回路は、
前記第２の誘起電圧信号を波形整形して、第２の波形整形信号を出力する第２の波形整形回路を含み、
前記第２のパルス幅検出回路は、
前記第２の波形整形信号と前記駆動クロックに基づいて、前記第２のパルス幅期間を計測することを特徴とする送電装置。
【請求項１２】
請求項１１において、
前記第２のパルス幅検出回路は、
前記第２のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第２のパルス幅期間の長さを計測する第２のカウンタを含むことを特徴とする送電装置。
【請求項１３】
請求項１乃至１２のいずれかに記載の送電装置を含むことを特徴とする電子機器。
【請求項１４】
１次コイルと２次コイルを電磁的に結合させて受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの送電装置のための波形モニタ回路であって、
前記波形モニタ回路は、第１の整流回路を含み、
前記第１の整流回路は、
前記１次コイルのコイル端信号が生成されるコイル端ノードと、第１の誘起電圧信号が生成される第１のモニタノードとの間に設けられる電流制限抵抗である第１の抵抗と、
前記第１のモニタノードと高電位電源ノードとの間に設けられ、前記第１のモニタノードから前記高電位電源ノードへと向かう方向を順方向とする第１のダイオードと、
前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とする第２のダイオードと、
前記第１の抵抗と前記第２のダイオードとの間の低電位側抵抗端ノードと、前記コイル端ノードとの間に設けられるキャパシタと、
を含むことを特徴とする波形モニタ回路。
【請求項１５】
請求項１４において、
前記波形モニタ回路は、第２の整流回路を含み、
前記第２の整流回路は、
前記コイル端ノードと、第２の誘起電圧信号が生成される第２のモニタノードとの間に設けられる電流制限抵抗である第２の抵抗と、
前記第２のモニタノードと前記低電位電源ノードとの間に設けられる第３の抵抗と、
前記第２のモニタノードと前記低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第２のモニタノードへと向かう方向を順方向とする第３のダイオードと、
を含むことを特徴とする波形モニタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送電装置、電子機器及び波形モニタ回路に関する。
【背景技術】
【０００２】
近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送（非接触電力伝送）が脚光を浴びている。この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。
【０００３】
無接点電力伝送の従来技術として特許文献１がある。この特許文献１では、受電装置（２次側）から送電装置（１次側）へのデータ送信を、いわゆる負荷変調により実現している。そして送電装置は、１次コイルの誘起電圧をコンパレータ等により検出することで、異物の挿入やデータ送信に伴う受電側（２次側）の負荷状態の変化を検出する。
【特許文献１】特開２００６−６０９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この特許文献１の従来技術では、抵抗による電圧分割により、送電制御装置に入力される誘起電圧信号を生成していた。従って、この電圧分割により、波形が縮小されてしまい、負荷状態の検出精度を今ひとつ向上できないという課題があった。
【０００５】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、無接点電力伝送システムに好適な波形モニタ回路を有する送電装置、電子機器等を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、１次コイルと２次コイルを電磁的に結合させて受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの送電装置であって、前記１次コイルのコイル端信号に基づいて、波形モニタ用の誘起電圧信号を生成して出力する波形モニタ回路と、前記１次コイルを駆動する送電ドライバを制御すると共に、波形モニタ用の前記誘起電圧信号を受け、前記誘起電圧信号の波形変化を検出して受電側の負荷状態を検出する送電制御装置とを含み、前記波形モニタ回路は、前記１次コイルのコイル端信号が生成されるコイル端ノードと、波形モニタ用の第１の誘起電圧信号が生成される第１のモニタノードとの間に設けられる電流制限抵抗である第１の抵抗を有し、前記第１の誘起電圧信号を高電位電源電圧にクランプするリミッタ動作を行うと共に、前記第１の誘起電圧信号に対する半波整流を行うリミッタ機能付きの第１の整流回路を含む送電装置に関係する。
【０００７】
本発明によれば、波形モニタ回路は、１次コイルのコイル端信号に基づいて波形モニタ用の誘起電圧信号を生成して、送電制御装置に出力する。そして波形モニタ回路の第１の整流回路に設けられる電流制御抵抗により、コイル端ノードからの過大な電流が送電制御装置に流れ込む事態を防止できる。また波形モニタ回路が含む第１の整流回路が、誘起電圧信号を高電位電源電圧にクランプすることで、最大定格電圧以上の電圧が送電制御装置に印加されてしまう事態を防止できる。また第１の整流回路が半波整流を行うことで、負の電圧が送電制御装置に印加されてしまう事態を防止できる。
【０００８】
また本発明では、前記第１の整流回路は、前記第１のモニタノードと高電位電源ノードとの間に設けられ、前記第１のモニタノードから前記高電位電源ノードへと向かう方向を順方向とする第１のダイオードと、前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とする第２のダイオードを含んでもよい。
【０００９】
このような第１のダイオードを設けることで、第１の整流回路のリミット動作を実現でき、このような第２のダイオードを設けることで、第１の整流回路の半波整流を実現できる。
【００１０】
また本発明では、前記第１の整流回路は、前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とするツェナーダイオードを含んでもよい。
【００１１】
このようにすれば、第１のダイオードを設けなくても、リミット動作を実現できるようになる。
【００１２】
また本発明では、前記第１の整流回路は、前記第１のモニタノードと高電位電源ノードとの間に設けられ、前記第１のモニタノードから前記高電位電源ノードへと向かう方向を順方向とする第１のダイオードと、前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とする第２のダイオードと、前記第１の抵抗と前記第２のダイオードとの間の低電位側抵抗端ノードと、前記コイル端ノードとの間に設けられる第１のキャパシタと、を含むこととしてもよい。
【００１３】
このようにすれば、第１のキャパシタによる容量カップリングによって、コイル端信号のＤＣオフセット成分を除去することができ、コイル端信号についてのオフセットフリーを実現できる。
【００１４】
また本発明では、前記送電制御装置は、前記１次コイルの誘起電圧信号の波形変化を検出する波形検出回路を含み、前記波形検出回路は、前記１次コイルの前記第１の誘起電圧信号の波形変化を検出する第１の波形検出回路と、前記１次コイルの第２の誘起電圧信号の波形変化を検出する第２の波形検出回路を含み、前記波形モニタ回路は、前記第１のモニタノードを介して、前記第１の波形検出回路に対して波形モニタ用の前記第１の誘起電圧信号を出力する前記第１の整流回路と、第２のモニタノードを介して、前記第２の波形検出回路に対して波形モニタ用の前記第２の誘起電圧信号を出力する第２の整流回路を含んでもよい。
【００１５】
このようにすれば、第１、第２の波形検出回路に好適な第１、第２の誘起電圧信号を第１、第２の整流回路により生成できるようになる。
【００１６】
また本発明では、前記第２の整流回路は、前記コイル端ノードと前記第２のモニタノードとの間に設けられる第２の抵抗と、前記第２のモニタノードと低電位電源ノードとの間に設けられる第３の抵抗と、前記第２のモニタノードと前記低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第２のモニタノードへと向かう方向を順方向とする第３のダイオードを含んでもよい。
【００１７】
このようにすれば、コイル端信号を波形縮小した第２の誘起電圧信号を、送電制御装置に対して出力できるようになる。
【００１８】
また本発明では、前記送電制御装置は、前記１次コイルの駆動周波数を規定する駆動クロックを生成して出力する駆動クロック生成回路と、前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、前記波形検出回路での検出結果に基づいて、受電側の負荷状態を検出する制御回路とを含み、前記波形検出回路の前記第１の波形検出回路は、前記第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングを第１のタイミングとした場合に、前記駆動クロックの第１のエッジタイミングと前記第１のタイミングとの間の期間である第１のパルス幅期間を計測して、第１のパルス幅情報を検出する第１のパルス幅検出回路を含み、前記制御回路は、前記第１のパルス幅情報に基づいて、受電側の負荷状態を検出してもよい。
【００１９】
本発明によれば、駆動クロックの第１のエッジタイミング（例えば立ち下がりエッジ又は立ち上がりエッジのタイミング）と第１のタイミングとの間の期間である第１のパルス幅期間が計測されて、第１のパルス幅情報として検出される。そして、検出された第１のパルス幅情報に基づいて、受電側の負荷状態が検出される。このようにすれば、電圧、電流を個別に検出し、その位相差で判定する手法を採用しなくても、受電側の負荷変動を安定して検出できる。従って、簡素な構成で２次側の負荷変動を適正に検出できる。また本発明では、第１のタイミングは、第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングとなっているため、電源電圧等の外乱に強い、バラツキの少ないパルス幅検出を実現できる。
【００２０】
また本発明では、前記第１の波形検出回路は、前記第１の誘起電圧信号を波形整形して、第１の波形整形信号を出力する第１の波形整形回路を含み、前記第１のパルス幅検出回路は、前記第１の波形整形信号と前記駆動クロックに基づいて、前記第１のパルス幅期間を計測してもよい。
【００２１】
このようにすれば、第１の波形整形回路により波形整形された信号と駆動クロックを用いて、第１のパルス幅期間をデジタル処理により計測することが可能になる。
【００２２】
また本発明では、前記第１のパルス幅検出回路は、前記第１のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第１のパルス幅期間の長さを計測する第１のカウンタを含んでもよい。
【００２３】
このようにすれば、第１のパルス幅期間を、第１のカウンタを用いてデジタル処理により正確に計測できるようになる。
【００２４】
また本発明では、前記制御回路は、前記第１のパルス幅情報に基づいて、通常送電開始前の異物検出である１次異物検出を行ってもよい。
【００２５】
このようにすれば、通常送電開始前の例えば無負荷状態において１次異物検出を実現できる。
【００２６】
また本発明では、前記第２の波形検出回路は、前記１次コイルの第２の誘起電圧信号が高電位電源側から変化して第２のしきい値電圧を下回るタイミングを第２のタイミングとした場合に、前記駆動クロックの第２のエッジタイミングと前記第２のタイミングとの間の期間である第２のパルス幅期間を計測して、第２のパルス幅情報を検出する第２のパルス幅検出回路を含み、前記制御回路は、前記第２のパルス幅情報に基づいて、通常送電開始後の異物検出である２次異物検出を行ってもよい。
【００２７】
このようにすれば、通常送電開始前と通常送電開始後とで、異なる基準で異物を検出できるようになり、異物検出の精度、安定性を向上できる。
【００２８】
また本発明では、前記第２の波形検出回路は、前記第２の誘起電圧信号を波形整形して、第２の波形整形信号を出力する第２の波形整形回路を含み、前記第２のパルス幅検出回路は、前記第２の波形整形信号と前記駆動クロックに基づいて、前記第２のパルス幅期間を計測してもよい。
【００２９】
このようにすれば、第２の波形整形回路により波形整形された信号と駆動クロックに基を用いて、第２のパルス幅期間をデジタル処理により計測することが可能になる。
【００３０】
また本発明では、前記第２のパルス幅検出回路は、前記第２のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第２のパルス幅期間の長さを計測する第２のカウンタを含んでもよい。
【００３１】
このようにすれば、第２のパルス幅期間を、第２のカウンタを用いてデジタル的に正確に計測できるようになる。
【００３２】
また本発明では、前記第１の波形検出回路は、前記第１の誘起電圧信号を波形整形して、第１の波形整形信号を前記第１のパルス幅検出回路に出力する第１の波形整形回路を含み、前記第２の波形整形回路は、前記第１の誘起電圧信号とは異なる前記第２の誘起電圧信号を波形整形して、前記第２の波形整形信号を前記第２のパルス幅検出回路に出力してもよい。
【００３３】
このようにすれば、第１の波形整形回路及び第１のパルス幅検出回路を用いた第１方式と、第２の波形整形回路及び第２のパルス幅検出回路を用いた第２方式とで、信号状態が異なる第１、第２の誘起電圧信号を用いてパルス幅検出を実現できるようになり、パルス幅検出の精度、安定性を向上できる。
【００３４】
また本発明では、前記送電制御装置は、前記１次コイルの誘起電圧信号の波形変化を検出する波形検出回路を含み、前記波形検出回路は、前記１次コイルの前記第１の誘起電圧信号の波形変化を検出する第１の波形検出回路と、前記１次コイルの第２の誘起電圧信号の波形変化を検出する第２の波形検出回路を含み、前記波形モニタ回路は、前記第１のモニタノードを介して、前記第１の波形検出回路に対して波形モニタ用の前記第１の誘起電圧信号を出力する前記第１の整流回路と、第２のモニタノードを介して、前記第２の波形検出回路に対して波形モニタ用の前記第２の誘起電圧信号を出力する第２の整流回路を含み、前記第１の整流回路は、前記第１のモニタノードと高電位電源ノードとの間に設けられ、前記第１のモニタノードから前記高電位電源ノードへと向かう方向を順方向とする第１のダイオードと、前記第１のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第１のモニタノードへと向かう方向を順方向とする第２のダイオードと、前記第２の抵抗と前記第２のダイオードとの間の低電位側抵抗端ノードと、前記コイル端ノードとの間に設けられる第１のキャパシタと、を含み、前記第２の整流回路は、前記第２のモニタノードと高電位電源ノードとの間に設けられ、前記第２のモニタノードから前記高電位電源ノードへと向かう方向を順方向とする第３のダイオードと、前記第２のモニタノードと低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第２のモニタノードへと向かう方向を順方向とする第４のダイオードと、前記第３のダイオードと前記第２のモニタノードとの間に設けられる第２の抵抗と、前記第２のモニタノードと前記低電位側電源ノードとの間に設けられる第３の抵抗と、前記第３のダイオードと前記第２の抵抗との間の高電位側抵抗端ノードと、前記コイル端ノードとの間に設けられる第２のキャパシタと、を含むこととしてもよい。
【００３５】
このように、第１、第２のキャパシタを設ければ、コイル端信号のＤＣオフセットを除去することができ、コイル端信号についてのオフセットフリーを実現できる。
【００３６】
また本発明では、前記送電制御装置は、前記１次コイルの駆動周波数を規定する駆動クロックを生成して出力する駆動クロック生成回路と、前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、前記波形検出回路での検出結果に基づいて、受電側の負荷状態を検出する制御回路とを含み、前記波形検出回路の前記第１の波形検出回路は、前記第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングを第１のタイミングとした場合に、前記駆動クロックの第１のエッジタイミングと前記第１のタイミングとの間の期間である第１のパルス幅期間を計測して、第１のパルス幅情報を検出する第１のパルス幅検出回路を含むこととしてもよい。
【００３７】
このようにすれば、電圧、電流を個別に検出し、その位相差で判定する手法を採用しなくても、受電側の負荷変動を安定して検出できる。従って、簡素な構成で２次側の負荷変動を適正に検出できる。また本発明では、第１のタイミングは、第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングとなっているため、電源電圧等の外乱に強い、バラツキの少ないパルス幅検出を実現できる。
【００３８】
また本発明では、前記第２の波形検出回路は、前記１次コイルの第２の誘起電圧信号が高電位電源側から変化して第２のしきい値電圧を下回るタイミングを第２のタイミングとした場合に、前記駆動クロックの第２のエッジタイミングと前記第２のタイミングとの間の期間である第２のパルス幅期間を計測して、第２のパルス幅情報を検出する第２のパルス幅検出回路を含むこととしてもよい。
【００３９】
このようにすれば、コイル端信号を波形縮小し、波形縮小後の第２の誘起電圧信号の電圧レベルと第２のしきい値電圧とを比較して、第２のパルス幅情報を得ることが可能になる。
【００４０】
また本発明は、上記のいずれかに記載の送電装置を含む電子機器に関係する。
【００４１】
また本発明は、１次コイルと２次コイルを電磁的に結合させて受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの送電装置のための波形モニタ回路であって、前記１次コイルのコイル端信号が生成されるコイル端ノードと、波形モニタ用の第１の誘起電圧信号が生成される第１のモニタノードとの間に設けられる電流制限抵抗である第１の抵抗を有し、前記第１の誘起電圧信号を高電位電源電圧にクランプするリミッタ動作を行うと共に前記第１の誘起電圧信号に対する半波整流を行い、前記第１の誘起電圧信号を前記送電装置の送電制御装置に対して出力するリミッタ機能付きの第１の整流回路と、前記コイル端ノードと、波形モニタ用の第２の誘起電圧信号が生成される第２のモニタノードとの間に設けられる電流制限抵抗である第２の抵抗と、前記第２のモニタノードと低電位電源ノードとの間に設けられる第３の抵抗と、前記第２のモニタノードと前記低電位電源ノードとの間に設けられ、前記低電位電源ノードから前記第２のモニタノードへと向かう方向を順方向とする第３のダイオードとを有し、前記第２の誘起電圧信号を前記送電制御装置に対して出力する第２の整流回路とを含む波形モニタ回路に関係する。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４３】
１．電子機器
図１（Ａ）に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の１つである充電器５００（クレードル）は送電装置１０を有する。また電子機器の１つである携帯電話機５１０は受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。
【００４４】
充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させることができる。
【００４５】
なお本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、電動自転車、或いはＩＣカードなどの種々の電子機器に適用できる。
【００４６】
図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた１次コイルＬ１（送電コイル）と、受電装置４０側に設けられた２次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。
【００４７】
２．送電装置、受電装置
図２に本実施形態の送電装置１０、送電制御装置２０、受電装置４０、受電制御装置５０の構成例を示す。図１（Ａ）の充電器５００などの送電側の電子機器は、図２の送電装置１０を含む。また携帯電話機５１０などの受電側の電子機器は、受電装置４０と負荷９０（本負荷）を含むことができる。そして図２の構成により、例えば平面コイルである１次コイルＬ１と２次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力ノードＮＢ７から負荷９０に対して電力（電圧ＶＯＵＴ）を供給する無接点電力伝送（非接触電力伝送）システムが実現される。
【００４８】
送電装置１０（送電モジュール、１次モジュール）は、１次コイルＬ１、送電部１２、波形モニタ回路１４、表示部１６、送電制御装置２０を含むことができる。なお送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、波形モニタ回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【００４９】
送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、１次コイルＬ１に供給する。具体的には図３（Ａ）に示すように、例えばデータ「１」を受電装置４０に対して送信する場合には、周波数ｆ１の交流電圧を生成し、データ「０」を送信する場合には、周波数ｆ２の交流電圧を生成する。この送電部１２は、１次コイルＬ１の一端を駆動する第１の送電ドライバと、１次コイルＬ１の他端を駆動する第２の送電ドライバと、１次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。
【００５０】
そして送電部１２が含む第１、第２の送電ドライバの各々は、例えばパワーＭＯＳトランジスタにより構成されるインバータ回路（バッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。
【００５１】
１次コイルＬ１（送電側コイル）は、２次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図１（Ａ）、図１（Ｂ）に示すように、充電器５００の上に携帯電話機５１０を置き、１次コイルＬ１の磁束が２次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、１次コイルＬ１の磁束が２次コイルＬ２を通らないような状態にする。
【００５２】
波形モニタ回路１４（整流回路、波形整形回路）は、１次コイルＬ１のコイル端信号ＣＳＧに基づいて、波形モニタ用の誘起電圧信号ＰＨＩＮを生成する。例えば１次コイルＬ１の誘起電圧信号であるコイル端信号ＣＳＧは、送電制御装置２０のＩＣの最大定格電圧を超えてしまったり、負の電圧になったりする。波形モニタ回路１４は、このようなコイル端信号ＣＳＧを受け、送電制御装置２０の波形検出回路３０により波形検出が可能な信号である波形モニタ用の誘起電圧信号ＰＨＩＮを生成して、送電制御装置２０の例えば波形モニタ用端子に出力する。この波形モニタ回路１４の詳細については後述する。
【００５３】
表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤやＬＣＤなどにより実現される。
【００５４】
送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この送電制御装置２０は、制御回路２２（送電側）、発振回路２４、駆動クロック生成回路２５、ドライバ制御回路２６、波形検出回路３０を含むことができる。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの変形実施も可能である。
【００５５】
送電側の制御回路２２（制御部）は送電装置１０や送電制御装置２０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路２２は、電力伝送、負荷状態検出（データ検出、異物検出、取り去り検出等）、周波数変調などに必要な各種のシーケンス制御や判定処理を行う。
【００５６】
発振回路２４は例えば水晶発振回路により構成され、１次側のクロックを生成する。駆動クロック生成回路２５は、駆動周波数を規定する駆動クロックを生成する。そして、ドライバ制御回路２６は、この駆動クロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の第１、第２の送電ドライバに出力して、第１、第２の送電ドライバを制御する。
【００５７】
波形検出回路３０は、１次コイルＬ１の誘起電圧信号ＰＨＩＮの波形変化を検出する。例えば受電側（２次側）の負荷状態（負荷電流）が変化すると、誘起電圧信号ＰＨＩＮの波形が変化する。波形検出回路３０は、このような波形の変化を検出して、検出結果（検出結果情報）を制御回路２２に出力する。
【００５８】
具体的には波形検出回路３０は、例えば誘起電圧信号ＰＨＩＮを波形整形し、波形整形信号を生成する。例えば信号ＰＨＩＮが所与のしきい値電圧を超えた場合に、アクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号（パルス信号）を生成する。そして波形検出回路３０は、波形整形信号と駆動クロックに基づいて、波形整形信号のパルス幅情報（パルス幅期間）を検出する。具体的には、波形整形信号と、駆動クロック生成回路２５からの駆動クロックを受け、波形整形信号のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮのパルス幅情報を検出する。
【００５９】
制御回路２２は、波形検出回路３０での検出結果に基づいて、受電側（受電装置４０側）の負荷状態（負荷変動、負荷の高低）を検出する。具体的には、波形検出回路３０（パルス幅検出回路）で検出されたパルス幅情報に基づいて、受電側の負荷状態を検出し、例えばデータ（負荷）検出、異物（金属）検出、取り去り（着脱）検出などを行う。すなわち、誘起電圧信号のパルス幅情報であるパルス幅期間は、受電側の負荷状態の変化に応じて変化する。制御回路２２は、このパルス幅期間（パルス幅期間の計測により得られたカウント値）に基づいて受電側の負荷変動を検知する。これにより、図３（Ｂ）のように受電装置４０の負荷変調部４６が負荷変調によりデータを送信した場合に、この送信データを検出することが可能になる。
【００６０】
受電装置４０（受電モジュール、２次モジュール）は、２次コイルＬ２、受電部４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお、受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【００６１】
受電部４２は、２次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は、受電部４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、２次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と２次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。
【００６２】
受電部４２の抵抗ＲＢ１、ＲＢ２は、ノードＮＢ１とＮＢ４との間に設けられる。そして、ノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。
【００６３】
受電部４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧することで得られた信号ＡＤＩＮが、受電制御装置５０の位置検出回路５６に入力される。
【００６４】
負荷変調部４６は負荷変調処理を行う。具体的には受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（２次側）での負荷を可変に変化させて、図３（Ｂ）に示すように１次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。このトランジスタＴＢ３は受電制御装置５０の制御回路５２からの信号Ｐ３Ｑによりオン・オフ制御される。そしてトランジスタＴＢ３をオン・オフ制御して負荷変調を行う際には、給電制御部４８のトランジスタＴＢ２はオフにされ、負荷９０が受電装置４０に電気的に接続されない状態になる。
【００６５】
例えば、図３（Ｂ）のように、データ「０」を送信するために２次側を低負荷（インピーダンス大）にする場合には、信号Ｐ３ＱがＬレベルになってトランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷は、ほぼ無限大（無負荷）になる。一方、データ「１」を送信するために、２次側を高負荷（インピーダンス小）にする場合には、信号Ｐ３ＱがＨレベルになってトランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。
【００６６】
給電制御部４８は、負荷９０への電力の給電を制御する。レギュレータ４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。受電制御装置５０は、例えば、この電源電圧ＶＤ５が供給されて動作する。
【００６７】
トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、受電制御装置５０の制御回路５２からの信号Ｐ１Ｑにより制御される。具体的には、トランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。
【００６８】
受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、２次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また、受電制御装置５０は、制御回路５２（受電側）、位置検出回路５６、発振回路５８、周波数検出回路６０、満充電検出回路６２を含むことができる。
【００６９】
制御回路５２（制御部）は、受電装置４０や受電制御装置５０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には、制御回路５２は、ＩＤ認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。
【００７０】
位置検出回路５６は、２次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、１次コイルＬ１と２次コイルＬ２の位置関係が適正であるかを判断する。具体的には、信号ＡＤＩＮをコンパレータで２値に変換又はＡ／Ｄ変換でレベル判定して、位置関係が適正であるか否かを判断する。
【００７１】
発振回路５８は、例えばＣＲ発振回路により構成され、２次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、図３（Ａ）に示すように、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。
【００７２】
満充電検出回路６２（充電検出回路）は、負荷９０のバッテリ９４（２次電池）が、満充電状態（充電状態）になったか否かを検出する回路である。
【００７３】
負荷９０は、バッテリ９４の充電制御等を行う充電制御装置９２を含むことができる。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ９４自体に充電制御装置９２の機能を持たせてもよい。
【００７４】
次に、送電側と受電側の動作の概要について図４のフローチャートを用いて説明する。送電側は、電源投入されてパワーオンすると（ステップＳ１）、位置検出用の一時的な電力伝送を行う（ステップＳ２）。この電力伝送により、受電側の電源電圧が立ち上がり、受電制御装置５０のリセットが解除される（ステップＳ１１）。すると受電側は、信号Ｐ１ＱをＨレベルに設定する（ステップＳ１２）。これによりトランジスタＴＢ２がオフになり、負荷９０との間の電気的な接続が遮断される。
【００７５】
次に、受電側は、位置検出回路５６を用いて、１次コイルＬ１と２次コイルＬ２の位置関係が適正か否かを判断する（ステップＳ１３）。そして位置関係が適正である場合には、受電側はＩＤの認証処理を開始し、認証フレームを送電側に送信する（ステップＳ１４）。具体的には、図３（Ｂ）で説明した負荷変調により認証フレームのデータを送信する。
【００７６】
送電側は、認証フレームを受信すると、ＩＤが一致するか否かなどの判断処理を行う（ステップＳ３）。そして、ＩＤ認証を許諾する場合には、許諾フレームを受電側に送信する（ステップＳ４）。具体的には、図３（Ａ）で説明した周波数変調によりデータを送信する。
【００７７】
受電側は、許諾フレームを受信し、その内容がＯＫである場合には、無接点電力伝送を開始するためのスタートフレームを送電側に送信する（ステップＳ１５、Ｓ１６）。一方、送電側は、スタートフレームを受信し、その内容がＯＫである場合には、通常の電力伝送を開始する（ステップＳ５、Ｓ６）。そして、受電側は、信号Ｐ１ＱをＬレベルに設定する（ステップＳ１７）。これによりトランジスタＴＢ２が共にオンになるため、負荷９０に対する電力伝送が可能になり、負荷への電力供給（ＶＯＵＴの出力）が開始する（ステップＳ１８）。
【００７８】
３．波形モニタ回路
３．１．第１の構成例
図５に本実施形態の波形モニタ回路１４の第１の構成例を示す。図５において、送電制御装置２０は、１次コイルＬ１を駆動する送電部１２の送電ドライバ（第１、第２の送電ドライバ）を制御する。また送電制御装置２０は、波形モニタ用の誘起電圧信号ＰＨＩＮ１を、波形モニタ端子を介して波形モニタ回路１４から受ける。そして送電制御装置２０が含む波形検出回路３０が、誘起電圧信号ＰＨＩＮ１の波形変化を検出し、これにより受電側（２次側）の負荷状態を検出する。
【００７９】
波形モニタ回路１４は、１次コイルＬ１のコイル端信号ＣＳＧに基づいて、波形モニタ用の誘起電圧信号ＰＨＩＮ１を生成して、送電制御装置２０に出力する。具体的には、波形モニタ回路１４は、リミッタ機能付きの第１の整流回路１７を含む。この整流回路１７は、１次コイルＬ１のコイル端信号ＣＳＧが生成されるコイル端ノードＮＡ２と、波形モニタ用の誘起電圧信号ＰＨＩＮ１が生成される第１のモニタノードＮＡ１１との間に設けられる電流制限抵抗となる第１の抵抗ＲＡ１を有する。そして、整流回路１７は、誘起電圧信号ＰＨＩＮ１をＶＤＤの電圧（高電位電源電圧）にクランプするリミッタ動作を行うと共に、誘起電圧信号ＰＨＩＮ１に対する半波整流を行う。
【００８０】
このような電流制限抵抗ＲＡ１を設けることで、コイル端ノードＮＡ２からの過大な電流が送電制御装置２０のＩＣ端子に流れ込む事態が防止される。また、整流回路１７が誘起電圧信号ＰＨＩＮ１をＶＤＤの電圧にクランプすることで、最大定格電圧以上の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態が防止される。また、整流回路１７が半波整流を行うことで、負の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態が防止される。
【００８１】
具体的には、整流回路１７は、モニタノードＮＡ１１とＶＤＤ（広義には高電位電源）ノードとの間に設けられ、モニタノードＮＡ１１からＶＤＤノードへと向かう方向を順方向とする第１のダイオードＤＡ１を含む。また、モニタノードＮＡ１１とＧＮＤ（広義には低電位電源）ノードとの間に設けられ、ＧＮＤノードからモニタノードＮＡ１１へと向かう方向を順方向とする第２のダイオードＤＡ２を含む。ダイオードＤＡ１によりＶＤＤへのリミット動作が実現され、ダイオードＤＡ２により半波整流が実現される。
【００８２】
３．２．第２の構成例
図６に波形モニタ回路１４の第２の構成例を示す。第２の構成例では、図５のダイオードＤＡ１を設ける代わりに、整流回路１７にツェナーダイオードＤＺ１を設けている。すなわち、モニタノードＮＡ１１とＧＮＤ（低電位電源）ノードとの間に設けられ、ＧＮＤノードからモニタノードＮＡ１１へと向かう方向を順方向とするツェナーダイオードを設けている。
【００８３】
３．３．第３の構成例
図７に波形モニタ回路１４の第３の構成例を示す。第３の構成例では、第１の構成例と同様に、波形モニタ回路１４は、リミッタ機能付きの第１の整流回路１７を含み、誘起電圧信号ＰＨＩＮ１をＶＤＤの電圧（高電位電源電圧）にクランプするリミッタ動作を行うと共に誘起電圧信号ＰＨＩＮ１に対する半波整流を行う。すなわち、当該整流回路１７は、誘起電圧信号ＰＨＩＮ１をＶＤＤの電圧にクランプすることで、最大定格電圧以上の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態が防止される。また、当該整流回路１７が半波整流を行うことで、負の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態が防止される。
【００８４】
具体的には、整流回路１７は、第１のダイオードＤＡ１と第２のダイオードＤＡ２を含む。第１のダイオードＤＡ１は、モニタノードＮＡ１１とＶＤＤノード（広義には高電位電源ノード）との間に設けられ、モニタノードＮＡ１１からＶＤＤノードへと向かう方向を順方向とする。一方、第２のダイオードＤＡ２は、モニタノードＮＡ１１とＧＮＤノード（広義には低電位電源ノード）との間に設けられ、ＧＮＤノードからモニタノードＮＡ１１へと向かう方向を順方向とする。第１のダイオードＤＡ１によりＶＤＤへのリミット動作が実現され、第２のダイオードＤＡ２により半波整流が実現される。
【００８５】
また、当該整流回路１７は、コイル端ノードＮＡ２からの過大な電流が送電制御装置２０のＩＣ端子に流れ込む事態を防止するために、コイル端ノードＮＡ２と、第１のモニタノードＮＡ１１との間に電流制限抵抗である第１の抵抗ＲＡ１が設けられる。第３の構成例では、第１の抵抗ＲＡ１は、第１の構成例と異なり、第１のダイオードＤＡ１と第２のダイオードＤＡ２との間に配置される。
【００８６】
そして、第３の構成例では、整流回路１７の入力段側に、第１のキャパシタＣＡ１が設けられることを特徴とする。具体的には、第１のキャパシタＣＡ１は、コイル端ノードＮＡ２と、第１の抵抗ＲＡ１と第２のダイオードＤＡ２との間の低電位側抵抗端ノードＮＡ１２との間に設けられる。
【００８７】
コイル端信号ＣＳＧは、その中心電圧が０Ｖにならず、ＤＣオフセットを有する場合がある。そして、このＤＣオフセットが変動すると、誘起電圧信号ＰＨＩＮ１を波形整形することで得られるパルス信号のパルス幅等にバラツキが生じ、負荷状態の検出精度が低下する。そこで、このようなＤＣオフセットをキャンセルするために、第３の構成例では、整流回路１７の入力段側に第１のキャパシタＣＡ１を設けた。この第１のキャパシタＣＡ１の容量カップリングにより、コイル端信号のＡＣ成分のみを抽出することで、コイル端信号のＤＣオフセットが変動した場合にも、その悪影響が、負荷状態の検出精度に及ぶのを防止できる。また、コイル端信号の電圧レベルを、所望のしきい値電圧で検出し易い検出感度が高い電圧レベルにレベルシフトすることも可能になる。従って、整流回路１７から出力される誘起電圧信号ＰＨＩＮ１を波形整形することで得られるパルス信号のパルス幅等の検出精度が向上し、高感度、高ダイナミックレンジで負荷状態の検出等を実現できる。
【００８８】
３．４．第４の構成例
図８に波形モニタ回路１４の第４の構成例を示す。図８では、波形モニタ回路１４が、第１の整流回路１７の他に、第２の整流回路１８を含む。また波形検出回路３０は第１、第２の波形検出回路３１、３４を含む。第１の波形検出回路３１は、１次コイルＬ１の第１の誘起電圧信号ＰＨＩＮ１の波形変化を検出する。第２の波形検出回路３４は、１次コイルＬ１の第２の誘起電圧信号ＰＨＩＮ２の波形変化を検出する。
【００８９】
第２の整流回路１８は、第２のモニタノードＮＡ２１を介して、第２の波形検出回路３４に対して波形モニタ用の第２の誘起電圧信号ＰＨＩＮ２を出力する。具体的には整流回路１８は、コイル端ノードＮＡ２とモニタノードＮＡ２１との間に設けられた電流制限抵抗である第２の抵抗ＲＡ２と、モニタノードＮＡ２１とＧＮＤ（低電位電源）ノードとの間に設けられた第３の抵抗ＲＡ３を含む。またモニタノードＮＡ２１とＧＮＤノードとの間に設けられた第３のダイオードＤＡ３を含む。そして抵抗ＲＡ２、ＲＡ３により、コイル端信号ＣＳＧの電圧が分割されて、誘起電圧信号ＰＨＩＮ２として第２の波形検出回路３４に入力されるようになる。またダイオードＤＡ３により、コイル端信号ＣＳＧの半波整流が行われて、負の電圧が第２の波形検出回路３４に印加されないようになる。
【００９０】
図９に、整流回路１７に入力されるコイル端信号ＣＳＧと、整流回路１７が第１の波形検出回路３１に出力する誘起電圧信号ＰＨＩＮ１と、パルス幅検出に使用されるパルス信号ＰＬＳ１の波形例を示す。
【００９１】
図９のＥ１に示すように、第１の波形検出回路３１は、誘起電圧信号ＰＨＩＮ１（コイル端信号ＣＳＧ）の立ち上がり部分での位相変化に相当するパルス幅期間ＸＴＰＷ１を検出する。すなわち誘起電圧信号ＰＨＩＮ１が０Ｖから変化してＥ２に示すようにしきい値電圧ＶＴ１を上回るタイミングと駆動クロックＤＲＣＫのエッジタイミング（図９では立ち上がりエッジタイミングになっているが、立ち下がりエッジタイミングであってもよい）との間の期間であるパルス幅期間ＸＴＰＷ１を計測する。従って、この場合には、０Ｖ付近を検出できればよいため、波形縮小は不要であり、図８の整流回路１８のような、抵抗ＲＡ２、ＲＡ３による電圧分割は行わなくても済む。このため、信号ＰＨＩＮ１の波形がつぶれることがなく、抵抗分割ノードと寄生容量による信号劣化もない。よって、第１の波形検出回路３１は、綺麗な波形の信号ＰＨＩＮ１を用いて波形検出を行うことができるため、検出精度を向上できる。
【００９２】
ここで、このように抵抗を用いた電圧分割による波形縮小を行わないと、信号ＰＨＩＮ１が送電制御装置２０の最大定格電圧を超えてしまうおそれがある。この点、整流回路１７にはダイオードＤＡ１が設けられており、このダイオードＤＡ１が、Ｅ３に示すように信号ＰＨＩＮ１をＶＤＤの電圧にクランプするリミット動作を行うため、信号ＰＨＩＮ１が最大定格電圧を超えてしまう事態を防止できる。また整流回路１７には、ダイオードＤＡ２が設けられており、このダイオードＤＡ２が、Ｅ４に示すように半波整流を行うため、負の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態も防止できる。
【００９３】
図１０に、整流回路１８に入力されるコイル端信号ＣＳＧと、整流回路１８が第２の波形検出回路３４に出力する誘起電圧信号ＰＨＩＮ２と、パルス幅検出に使用されるパルス信号ＰＬＳ２の波形例を示す。
【００９４】
図１０のＧ１に示すように、第２の波形検出回路３４は、誘起電圧信号ＰＨＩＮ２（コイル端信号ＣＳＧ）の立ち下がり部分での位相変化に相当するパルス幅期間ＸＴＰＷ２を検出する。すなわち誘起電圧信号ＰＨＩＮ２がＶＤＤ側の電圧から変化して、Ｇ２に示すように、しきい値電圧ＶＴ２を下回るタイミングと駆動クロックＤＲＣＫのエッジタイミング（図１０では立ち下がりエッジタイミングになっているが、立ち上がりエッジタイミングでもよい）との間の期間であるパルス幅期間ＸＴＰＷ２を計測する。従って、ＶＤＤを超えた電圧になってしまうコイル端信号ＣＳＧを波形縮小する必要があり、このために整流回路１８では、抵抗ＲＡ２、ＲＡ３を用いた電圧分割を行っている。具体的には、コイル端信号ＣＳＧを電圧分割して、波形を縮小することで、しきい値電圧ＶＴ２として例えばＮ型トランジスタのしきい値電圧を使用できるようにしている。なお整流回路１８には、ダイオードＤＡ３が設けられており、このダイオードＤＡ３が、Ｇ３に示すように半波整流を行うため、負の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態も防止できる。
【００９５】
例えば図８の第１の波形検出回路３１に入力される誘起電圧信号ＰＨＩＮ１を、整流回路１７ではなく、整流回路１８により生成すると、電圧分割による波形縮小が行われてしまう。このため、しきい値電圧ＶＴ１付近での波形がつぶれてしまい、検出精度が劣化するおそれがある。
【００９６】
この点、図８では、誘起電圧信号ＰＨＩＮ１を、電圧分割を行わない整流回路１７により生成しているため、このような事態を防止できる。
【００９７】
また、図９のＥ３に示すよう、整流回路１７のダイオードＤＡ１によるリミット動作が行われる場合に、図８ＢのモニタノードＮＡ１１とコイル端ノードＮＡ２との間に電流制限抵抗ＲＡ１が設けられていないと、整流回路１７でのＶＤＤ電圧へのリミット動作が、整流回路１８に対して悪影響を及ぼす。すなわち、電流制限抵抗ＲＡ１がないと、整流回路１７によるリミット動作により、コイル端ノードＮＡ２の電圧がＶＤＤの電圧にクランプされてしまい、送電ドライバ及び整流回路１８の動作に悪影響を与える。
【００９８】
この点、図８では、コイル端ノードＮＡ２とモニタノードＮＡ１１の間に電流制限抵抗ＲＡ１が設けられているため、図９のＥ３に示すＶＤＤの電圧へのリミット動作が行われた場合に、そのリミット動作が整流回路１８に対して悪影響を及ぼすのを防止できる。
【００９９】
以上のように図８では、第１、第２の波形検出回路３１、３４用の誘起電圧信号ＰＨＩＮ１、ＰＨＩＮ２を生成する回路として、整流回路１７、１８のように異なる構成の回路を用いている。このように整流回路１７、１８を使い分けることで、ダイナミックレンジと感度が補完し合い、精度の良い波形検出（パルス幅検出）を実現できる。
【０１００】
３．５．第５の構成例
図１１に波形モニタ回路１４の第５の構成例を示す。図１１では、波形モニタ回路１４が、第１の整流回路１７の他に、第２の整流回路１８１、および第３の整流回路１９１を含む。また、波形検出回路３０は、第１、第２、第３の波形検出回路３１、３４、３７を含む。第１の波形検出回路３１は、１次コイルＬ１の第１の誘起電圧信号ＰＨＩＮ１の波形変化を検出する。第２の波形検出回路３４は、１次コイルＬ１の第２の誘起電圧信号ＰＨＩＮ２の波形変化を検出する。第３の波形検出回路３７は、１次コイルＬ１の第３の誘起電圧信号ＰＨＩＮ３の波形変化を検出する。
【０１０１】
第１の整流回路１７は、第１のモニタノードＮＡ１１を介して、第１の波形検出回路３１に対して波形モニタ用の第１の誘起電圧信号ＰＨＩＮ１を出力し、その構成は、図７の波形モニタ回路１４の第３の構成例に含まれる整流回路と同様である。すなわち、第１の整流回路１７は、モニタノードＮＡ１１とＶＤＤノードとの間に設けられる第１のダイオードＤＡ１と、モニタノードＮＡ１１とＧＮＤノードとの間に設けられる第２のダイオードＤＡ２を含む。そして、第１のダイオードＤＡ１によりＶＤＤへのリミット動作が実現され、第２のダイオードＤＡ２により半波整流が実現される。
【０１０２】
また、コイル端ノードＮＡ２からの過大な電流が送電制御装置２０のＩＣ端子に流れ込む事態を防止するために、コイル端ノードＮＡ２と、第１のモニタノードＮＡ１１との間に電流制限抵抗である第１の抵抗ＲＡ１が設けられ、具体的には、第１のダイオードＤＡ１と第２のダイオードＤＡ２との間に配置される。さらに、第１の整流回路１７の入力段側に、具体的には、コイル端ノードＮＡ２と、第１の抵抗ＲＡ１と第２のダイオードＤＡ２との間に有する低電位側抵抗端ノードＮＡ１２との間に第１のキャパシタＣＡ１が設けられる。
【０１０３】
第２の整流回路１８１は、第２のモニタノードＮＡ２１を介して、第２の波形検出回路３４に対して波形モニタ用の第２の誘起電圧信号ＰＨＩＮ２を出力する。第２の整流回路１８１は、第２のモニタノードＮＡ２１とＧＮＤノードとの間に設けられる第３のダイオードＤＡ３Ｂと、第２のモニタノードＮＡ２１とＶＤＤノードとの間に設けられる第４のダイオードＤＡ４Ｂと、を含む。そして、第２の整流回路１８１では、第４のダイオードＤＡ４ＢによりＶＤＤへのリミット動作が実現され、第３のダイオードＤＡ３Ｂにより半波整流が実現される。
【０１０４】
また、コイル端ノードＮＡ２からの過大な電流が送電制御装置２０のＩＣ端子に流れ込む事態を防止するために、コイル端ノードＮＡ２と、第２のモニタノードＮＡ２１との間に電流制限抵抗である第２の抵抗ＲＡ２Ｂが設けられ、第２のモニタノードＮＡ２１とＧＮＤノードとの間には、第３の抵抗ＲＡ３Ｂが設けられている。さらに、第２の整流回路１８１の入力段側に、具体的には、コイル端ノードＮＡ２と、第２の抵抗ＲＡ２Ｂと第４のダイオードＤＡ４Ｂとの間の高電位側抵抗端ノードＮＡ２２との間に、第２のキャパシタＣＡ２が設けられる。
【０１０５】
第３の整流回路１９１は、第３のモニタノードＮＡ３１を介して、第３の波形検出回路３７に対して波形モニタ用の第３の誘起電圧信号ＰＨＩＮ３を出力する。具体的には、整流回路１９１は、コイル端ノードＮＡ２と第３のモニタノードＮＡ３１との間に設けられた第４の抵抗ＲＡ２Ｃと、モニタノードＮＡ３１とＧＮＤノードとの間に設けられた第５の抵抗ＲＡ３Ｃを含む。また、モニタノードＮＡ３１とＧＮＤノードとの間に設けられた第５のダイオードＤＡ３Ｃを含む。そして、抵抗ＲＡ２Ｃ、ＲＡ３Ｃにより、コイル端信号ＣＳＧの電圧が分割されて、誘起電圧信号ＰＨＩＮ３として第３の波形検出回路３７に入力されるようになる。またダイオードＤＡ３Ｃにより、コイル端信号ＣＳＧの半波整流が行われて、負の電圧が第３の波形検出回路３７に印加されないようになる。
【０１０６】
図１２に、第１、第２の整流回路１７、１８１に入力されるコイル端信号ＣＳＧと、第１の整流回路１７が第１の波形検出回路３１に出力する誘起電圧信号ＰＨＩＮ１と、パルス幅検出に使用されるパルス信号ＰＬＳ１と、第２の整流回路１８１が第２の波形検出回路３４に出力する誘起電圧信号ＰＨＩＮ２と、パルス幅検出に使用されるパルス信号ＰＬＳ２の波形例を示す。
【０１０７】
図１２のＪ１に示すように、第１の波形検出回路３１は、誘起電圧信号ＰＨＩＮ１（コイル端信号ＣＳＧ）の立ち上がり部分での位相変化に相当するパルス幅期間ＸＴＰＷ１を検出する。すなわち、誘起電圧信号ＰＨＩＮ１が０Ｖから変化してＪ２に示すように、しきい値電圧ＶＴ１を上回るタイミングと駆動クロックＤＲＣＫのエッジタイミング（図１２では、立ち上がりエッジタイミングになっているが、立ち下がりエッジタイミングであってもよい）との間の期間であるパルス幅期間ＸＴＰＷ１を計測する。従って、この場合には、０Ｖ付近を検出できればよいため、波形縮小は不要であり、図１１の整流回路１８１のような、抵抗ＲＡ２Ｂ、ＲＡ３Ｂによる電圧分割は行わなくても済む。このため、信号ＰＨＩＮ１の波形がつぶれることがなく、抵抗分割ノードと寄生容量による信号劣化もない。よって、第１の波形検出回路３１は、綺麗な波形の信号ＰＨＩＮ１を用いて波形検出を行うことができるため、検出精度を向上できる。
【０１０８】
ここで、このように抵抗を用いた電圧分割による波形縮小を行わないと、信号ＰＨＩＮ１が送電制御装置２０の最大定格電圧を超えてしまうおそれがある。この点、整流回路１７にはダイオードＤＡ１が設けられており、このダイオードＤＡ１が、Ｊ３に示すように信号ＰＨＩＮ１をＶＤＤの電圧にクランプするリミット動作を行うため、信号ＰＨＩＮ１が最大定格電圧を超えてしまう事態を防止できる。また、整流回路１７には、ダイオードＤＡ２が設けられており、このダイオードＤＡ２が、Ｊ４に示すように半波整流を行うため、負の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態も防止できる。
【０１０９】
一方、第２の波形検出回路３４は、Ｋ１に示すように、誘起電圧信号ＰＨＩＮ２（コイル端信号ＣＳＧ）の立ち下がり部分での位相変化に相当するパルス幅期間ＸＴＰＷ２を検出する。すなわち、誘起電圧信号ＰＨＩＮ２がＶＤＤ側の電圧から変化してＫ２に示すように、しきい値電圧ＶＴ２を下回るタイミングと駆動クロックＤＲＣＫのエッジタイミング（図１２では立ち下がりエッジタイミングになっているが、立ち上がりエッジタイミングでもよい）との間の期間であるパルス幅期間ＸＴＰＷ２を計測する。従って、ＶＤＤを超えた電圧になってしまうコイル端信号ＣＳＧを波形縮小する必要があり、このために整流回路１８１では、抵抗ＲＡ２Ｂ、ＲＡ３Ｂを用いた電圧分割を行っている。具体的には、コイル端信号ＣＳＧを電圧分割して、波形を縮小することで、しきい値電圧ＶＴ２として例えばＮ型トランジスタのしきい値電圧を使用できるようにしている。なお、整流回路１８１には、ダイオードＤＡ３Ｂが設けられており、このダイオードＤＡ３Ｂが、Ｋ３に示すように半波整流を行うため、負の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態も防止できる。
【０１１０】
例えば、図１１の第１の波形検出回路３１に入力される誘起電圧信号ＰＨＩＮ１を、整流回路１７ではなく、整流回路１８１により生成すると、電圧分割による波形縮小が行われてしまう。このため、しきい値電圧ＶＴ１付近での波形がつぶれてしまい、検出精度が劣化するおそれがある。
【０１１１】
この点、図１１では、誘起電圧信号ＰＨＩＮ１を、電圧分割を行わない整流回路１７により生成しているため、このような事態を防止できる。
【０１１２】
以上のように、図１１では、第１、第２の波形検出回路３１、３４用の誘起電圧信号ＰＨＩＮ１、ＰＨＩＮ２を生成する回路として、整流回路１７、１８１のように異なる構成の回路を用いている。このように整流回路１７、１８１を使い分けることで、ダイナミックレンジと感度が補完し合い、精度の良い波形検出（パルス幅検出）を実現できる。
【０１１３】
また、第５の構成例では、第１、第２の整流回路１７、１８１の入力段側に第１、第２のキャパシタＣＡ１、ＣＡ２を設けることによって、キャパシタＣＡ１、ＣＡ２の容量カップリングにより、コイル端信号ＣＳＧのＤＣオフセットをキャンセルできる。従って、ＤＣオフセットの変動が、負荷状態の検出精度に悪影響を及ぼすのを防止できる。これにより、高感度、高ダイナミックレンジでの負荷状態の検出等が可能となる。
【０１１４】
４．送電装置の第１の構成例
図１３に、送電装置１０の第１の構成例を示す。図１３は、図５の波形モニタ回路１４の第１の構成例に対応するものである。
【０１１５】
図１３において１次コイルＬ１のインダクタンスや共振回路を構成するコンデンサの容量値がばらついたり、電源電圧が変動したり、１次コイルＬ１、２次コイルＬ２の距離や位置関係が変動すると、誘起電圧信号ＰＨＩＮ１のピーク電圧（振幅）も変動する。従って、信号ＰＨＩＮ１のピーク電圧を検出する手法だけでは、負荷変動の正確な検出を実現できないおそれがある。そこで図１３では、誘起電圧信号ＰＨＩＮ１のパルス幅情報の検出を行うことで、負荷変動を検出している。
【０１１６】
図１３において駆動クロック生成回路２５は、１次コイルＬ１の駆動周波数を規定する駆動クロックＤＲＣＫを生成する。具体的には発振回路２４で生成された基準クロックＣＬＫを分周して駆動クロックＤＲＣＫを生成する。１次コイルＬ１には、この駆動クロックＤＲＣＫの駆動周波数の交流電圧が供給されることになる。
【０１１７】
ドライバ制御回路２６は、駆動クロックＤＲＣＫに基づいてドライバ制御信号を生成し、１次コイルＬ１を駆動する送電部１２の送電ドライバ（第１、第２の送電ドライバ）に出力する。この場合、送電ドライバを構成するインバータ回路に貫通電流が流れないように、インバータ回路のＰ型トランジスタのゲートに入力される信号とＮ型トランジスタのゲートに入力される信号が、互いにノンオーバラップの信号になるようにドライバ制御信号を生成する。
【０１１８】
波形検出回路３０は、１次コイルＬ１の第１の誘起電圧信号ＰＨＩＮ１の波形変化を検出する第１の波形検出回路３１を含む。そして第１の波形検出回路３１は、第１の波形整形回路３２と第１のパルス幅検出回路３３を含む。波形整形回路３２（パルス信号生成回路）は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ１を波形整形し、波形整形信号ＷＦＱ１を出力する。具体的には例えば信号ＰＨＩＮ１が所与のしきい値電圧を超えた場合にアクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号ＷＦＱ１（パルス信号）を出力する。
【０１１９】
パルス幅検出回路３３は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ１のパルス幅情報を検出する。具体的には、波形整形回路３２からの波形整形信号ＷＦＱ１と、駆動クロック生成回路２５からの駆動クロックＤＲＣＫ（ドライバ制御信号）を受け、波形整形信号ＷＦＱ１のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮ１のパルス幅情報を検出する。
【０１２０】
例えば誘起電圧信号ＰＨＩＮ１がＧＮＤ側（低電位電源側）から変化して第１のしきい値電圧ＶＴ１を上回るタイミングを第１のタイミングとしたとする。この場合にパルス幅検出回路３３は、駆動クロックＤＲＣＫの第１のエッジタイミング（例えば立ち下がりタイミング）と第１のタイミングとの間の期間である第１のパルス幅期間を計測して、第１のパルス幅情報を検出する。例えば駆動クロックＤＲＣＫの電圧変化により誘起された電圧信号ＰＨＩＮ１が、所与のしきい値電圧ＶＴ１以下になる第１のパルス幅期間を計測する。そして駆動クロックＤＲＣＫのパルス幅に対する波形整形信号ＷＦＱ１（誘起電圧信号）のパルス幅の大きさを計測する。この場合の第１のパルス幅期間の計測は例えば基準クロックＣＬＫを用いて行う。そしてパルス幅検出回路３３での計測結果のデータＰＷＱ１は、例えば図示されないラッチ回路にラッチされる。具体的にはパルス幅検出回路３３は、基準クロックＣＬＫによりカウント値のインクリメント（又はデクリメント）を行うカウンタを用いて、第１のパルス幅期間を計測し、その計測結果のデータＰＷＱ１がラッチ回路にラッチされる。
【０１２１】
そして制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、受電側（２次側）の負荷状態（負荷変動、負荷の高低）を検出する。具体的には制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、異物検出（１次異物検出）を行う。或いは、受電装置４０が負荷変調により送信したデータの検出を行ってもよい。
【０１２２】
図１４（Ａ）〜図１４（Ｃ）に駆動クロックＤＲＣＫ、コイル端信号ＣＳＧ、誘起電圧信号ＰＨＩＮ１、パルス信号ＰＬＳ１の信号波形の測定結果を示す。図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）は、各々、低負荷（例えば２次側の負荷電流＝０ｍＡ）、中負荷（負荷電流＝７０ｍＡ）、高負荷（負荷電流＝１５０ｍＡ）の場合の信号波形（電圧波形）である。またパルス幅検出に使用されるパルス信号ＰＬＳ１は、誘起電圧信号ＰＨＩＮ１が第１のしきい値電圧ＶＴ１を上回る第１のタイミングＴＭ１でＨレベルになり、駆動クロックＤＲＣＫの立ち上がりエッジタイミングＴＲでＬレベルになる信号である。なお、パルス幅期間を計測するためのしきい値電圧ＶＴ１（例えばＮ型トランジスタのしきい値電圧）としては、負荷状態の検出精度が最適になる電圧を適宜選択設定すればよい。
【０１２３】
図１４（Ａ）〜図１４（Ｃ）に示すように、パルス信号ＰＬＳ１のパルス幅期間ＸＴＰＷ１は、受電側の負荷が高くなるほど（負荷電流が大きくなるほど）、長くなる。従って、このパルス幅期間ＸＴＰＷ１を計測することで、受電側の負荷状態（負荷の高低）を検出できる。例えば、１次コイルＬ１上（Ｌ１とＬ２の間）に、金属等の異物が挿入されると、異物に対して１次側の電力が供給されてしまい、受電側の負荷状態が過負荷状態になる。このような場合にも、パルス幅期間ＸＴＰＷ１の長さを計測することで、この過負荷状態を検出することができ、いわゆる異物検出（１次異物検出）を実現できる。またパルス幅期間ＸＴＰＷ１を計測することで、受電装置４０の負荷変調部４６の負荷の高低を判断し、受電側からの送信データが「０」なのか「１」なのかを検出することも可能になる。
【０１２４】
なお図１４（Ａ）〜図１４（Ｃ）では、タイミングＴＭ１から駆動クロックＤＲＣＫの立ち上がりエッジタイミングＴＲまでの期間をパルス幅期間ＸＴＰＷ１と規定している。すなわちこの場合には第１の波形検出回路３１は、パルス信号ＰＬＳ１のパルス幅期間ＸＴＰＷ１を第１のパルス幅情報として検出することになる。しかしながら、後述の図１７に示すように駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦからタイミングＴＭ１までの期間をパルス幅期間ＴＰＷ１と規定して、第１の波形検出回路３１がパルス幅期間ＴＰＷ１を第１のパルス幅情報として検出することが望ましい。このようにすれば、受電側の負荷が低いときに、ノイズ信号がパルス信号と見なされてパルス幅期間が計測されてしまう事態を防止できる。そしてこの場合には、受電側の負荷が高くなるほど、パルス幅期間ＴＰＷ１は短くなる。従って、パルス幅期間ＴＰＷ１（パルス幅カウント数）が所与の期間（所与のカウント数）よりも短くなった場合に、１次コイルＬ１上に異物が挿入されたと判断でき、異物検出を実現できる。
【０１２５】
図１５（Ａ）に無負荷時における１次側の等価回路を示し、図１５（Ｂ）に有負荷時における等価回路を示す。図１５（Ａ）に示すように無負荷時においては、キャパシタンスＣと、１次側の漏れインダクタンスＬｌ１及び結合インダクタンスＭにより直列共振回路が形成される。従って、図１５（Ｃ）のＢ１に示すように、無負荷時のコイル共振特性はＱ値が高いシャープな特性になる。一方、有負荷の場合には２次側の漏れインダクタンスＬｌ２及び２次側の負荷のレジスタンスＲＬが加わる。従って図１５（Ｃ）に示すように、有負荷の場合の共振周波数ｆｒ２、ｆｒ３は、無負荷の場合の共振周波数ｆｒ１に比べて大きくなる。またレジスタンスＲＬの影響により、有負荷時の共振特性はＱ値が低い緩やかな特性になる。更に低負荷（ＲＬ大）から高負荷（ＲＬ小）になるにつれて、共振周波数が高くなり、共振周波数がコイルの駆動周波数（ＤＲＣＫの周波数）に近づく。
【０１２６】
このように共振周波数が駆動周波数に近づくと、共振波形である正弦波の部分が徐々に見えてくる。すなわち、図１４（Ａ）のような低負荷時の電圧波形では、駆動波形である方形波の方が、共振波形である正弦波よりも支配的になっている。これに対して図１４（Ｃ）のような高負荷時の電圧波形では、共振波形である正弦波の方が、駆動波形である方形波よりも支配的になる。この結果、高負荷になるほどパルス幅期間ＸＴＰＷ１は長くなる（ＴＰＷ１は短くなる）。従って、パルス幅期間ＸＴＰＷ１（ＴＰＷ１）を計測することで、簡素な構成で受電側の負荷の変動（高低）を判断できる。
【０１２７】
例えば、金属異物の挿入等による受電側の負荷変動を、コイル端信号のピーク電圧の変化だけを検知して判別する手法が考えられる。しかしながら、この手法によると、負荷変動のみならず、１次コイルＬ１と２次コイルＬ２の距離や位置関係によってもピーク電圧が変化してしまう。従って、負荷変動検知のバラツキが大きくなってしまうという問題がある。
【０１２８】
これに対して本実施形態のパルス幅検出手法では、ピーク電圧ではなく、受電側の負荷状態により変化するパルス幅期間をデジタル処理により計測することで、負荷変動を検知している。従って、バラツキの少ない負荷変動検知を実現できるという優位点がある。
【０１２９】
また、受電側の負荷変動を、負荷による位相特性で判断する手法も考えられる。ここで負荷による位相特性とは、電圧・電流位相差のことを指すが、この手法では、回路構成が複雑になり、高コスト化を招くという問題がある。
【０１３０】
これに対して本実施形態のパルス幅検出手法では、電圧波形を利用し、簡単な波形整形回路と計数回路（カウンタ）でデジタルデータとして処理できるため、回路構成を簡素化できるという利点がある。また、ピーク電圧を検知して負荷変動を検出する振幅検出手法との組み合わせの実現も容易であるという利点がある。
【０１３１】
更に本実施形態のパルス幅検出手法では、図１４（Ａ）〜図１４（Ｃ）に示すように、誘起電圧信号ＰＨＩＮ１が０Ｖ（ＧＮＤ側）から変化してしきい値電圧ＶＴ１を上回るタイミングＴＭ１により規定されるパルス幅期間ＸＴＰＷ１を計測している。従って、しきい値電圧ＶＴ１を０Ｖの近くに設定することで、電源電圧変動やコイルの距離・位置関係の変動による悪影響を少なくでき、更にバラツキが少ない負荷変動検知を実現できる。
【０１３２】
図１６に本実施形態の送電装置１０の第１の構成例の具体例を示す。
【０１３３】
波形整形回路３２は、ＶＤＤ（高電位電源）とＧＮＤ（低電位電源）の間に直列に接続された抵抗ＲＣ１及びＮ型のトランジスタＴＣ１と、インバータ回路ＩＮＶＣ１を含む。トランジスタＴＣ１のゲートには、波形モニタ回路１４からの誘起電圧信号ＰＨＩＮ１が入力される。そして信号ＰＨＩＮ１がトランジスタＴＣ１のしきい値電圧よりも高くなると、ＴＣ１がオンになりノードＮＣ１の電圧がＬレベルになるため、波形整形信号ＷＦＱ１はＨレベルになる。一方、信号ＰＨＩＮ１がしきい値電圧よりも低くなると、波形整形信号ＷＦＱ１はＬレベルになる。
【０１３４】
パルス幅検出回路３３は第１のカウンタ１２２を含む。このカウンタ１２２は、パルス幅期間においてカウント値のインクリメント（又はデクリメント）を行い、得られたカウント値に基づいてパルス幅期間（第１のパルス幅期間）の長さを計測する。この場合、カウンタ１２２は例えば基準クロックＣＬＫに基づいてカウント値のカウント処理を行う。
【０１３５】
更に具体的には、パルス幅検出回路３３は第１のイネーブル信号生成回路１２０を含む。このイネーブル信号生成回路１２０は、第１の波形整形信号ＷＦＱ１と駆動クロックＤＲＣＫを受け、第１のパルス幅期間においてアクティブになる第１のイネーブル信号ＥＮＱ１を生成する。そしてカウンタ１２２は、イネーブル信号ＥＮＱ１がアクティブ（例えばＨレベル）である場合に、カウント値のインクリメント（又はデクリメント）を行う。
【０１３６】
このイネーブル信号生成回路１２０は、そのクロック端子（反転クロック端子）に駆動クロックＤＲＣＫ（ＤＲＣＫと等価な信号を含む）が入力され、そのデータ端子にＶＤＤ（高電位電源）の電圧が入力され、そのリセット端子（非反転リセット端子）に波形整形信号ＷＦＱ１（ＷＦＱ１と等価な信号を含む）が入力されるフリップフロップ回路ＦＦＣ１により構成できる。このフリップフロップ回路ＦＦＣ１によれば、波形整形信号ＷＦＱ１がＬレベルになった後に、駆動クロックＤＲＣＫがＬレベルになると、その出力信号であるイネーブル信号ＥＮＱ１がＨレベル（アクティブ）になる。その後、波形整形信号ＷＦＱ１がＨレベルになると、フリップフロップ回路ＦＦＣ１はリセットされて、その出力信号であるイネーブル信号ＥＮＱ１がＬレベル（非アクティブ）になる。従って、カウンタ１２２は、イネーブル信号ＥＮＱ１がＨレベル（アクティブ）になる期間を基準クロックＣＬＫでカウントすることで、パルス幅期間を計測できる。
【０１３７】
なおイネーブル信号生成回路１２０を、そのクロック端子に駆動クロックＤＲＣＫが入力され、そのデータ端子にＧＮＤ（低電位電源）が接続され、そのセット端子に波形整形信号ＷＦＱ１が入力されるフリップフロップ回路により構成してもよい。この場合には、フリップフロップ回路の出力信号の反転信号を、イネーブル信号ＥＮＱ１としてカウンタ１２２に入力すればよい。
【０１３８】
カウント値保持回路１２４は、カウンタ１２２からのカウント値ＣＮＴ１（パルス幅情報）を保持する。そして保持されたカウント値のデータＬＴＱ１は出力回路１２６に出力される。
【０１３９】
出力回路１２６（フィルタ回路、ノイズ除去回路）はカウント値保持回路１２４に保持されたカウント値のデータＬＴＱ１を受けて、データＰＷＱ１（第１のパルス幅情報）を出力する。この出力回路１２６は、例えばカウント値保持回路１２４に今回保持されたカウント値と前回に保持されたカウント値を比較し、大きい方のカウント値を出力する比較回路１３０を含むことができる。これにより出力回路１２６からは、最大値のカウント値が保持されて出力されるようになる。このようにすれば、雑音等によるパルス幅期間の変動を抑えることが可能になり、安定したパルス幅検出を実現できる。また振幅検出手法との組み合わせも容易化できる。
【０１４０】
図１７に、図１６の回路の動作を説明するための信号波形例を示す。図１７のＤ１のタイミングで波形整形信号ＷＦＱ１がＬレベルになると、フリップフロップ回路ＦＦＣ１のリセットが解除される。そして駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦでＶＤＤの電圧がフリップフロップ回路ＦＦＣ１に取り込まれ、これによりイネーブル信号ＥＮＱ１がＬレベルからＨレベルに変化する。この結果、カウンタ１２２がカウント処理を開始し、基準クロックＣＬＫを用いてパルス幅期間ＴＰＷ１を計測する。
【０１４１】
次に第１のタイミングＴＭ１で波形整形信号ＷＦＱ１がＨレベルになると、フリップフロップ回路ＦＦＣ１がリセットされて、イネーブル信号ＥＮＱ１がＨレベルからＬレベルに変化する。これによりカウンタ１２２のカウント処理が終了する。そして、このカウント処理により得られたカウント値が、パルス幅期間ＴＰＷ１を表す計測結果になる。
【０１４２】
なお図１７に示すように、パルス幅期間ＴＰＷ１とＸＴＰＷ１を足したものが、駆動クロックＤＲＣＫの半周期期間になる。そして図１４（Ａ）〜図１４（Ｃ）のパルス幅期間ＸＴＰＷ１は、受電側の負荷が高くなるほど長くなる。従って、図１７のパルス幅期間ＴＰＷ１については、受電側の負荷が高くなるほど短くなる。図１４（Ａ）〜図１４（Ｃ）のパルス幅期間ＸＴＰＷ１では、受電側の負荷が低い場合に、ノイズ信号とパルス信号の区別が難しくなるという問題があるが、図１７のパルス幅期間ＴＰＷ１では、このような問題を防止できる。
【０１４３】
本実施形態のパルス幅検出手法の第１方式では、図１７のＤ３に示すように、コイル端信号ＣＳＧが０Ｖから変化して低電位側のしきい値電圧ＶＴＬを超えるタイミングＴＭ１に基づいて、パルス幅期間ＴＰＷ１を規定している。すなわちパルス幅期間ＴＰＷ１は、駆動クロックＣＬＫの立ち下がりエッジタイミングＴＦとタイミングＴＭ１の間の期間であり、受電側の負荷変動によりタイミングＴＭ１が変化することで、パルス幅期間ＴＰＷ１が変化する。そして、タイミングＴＭ１を決めるしきい値電圧ＶＴＬは低い電圧であるため、電源電圧等が変動した場合にも、タイミングＴＭ１のバラツキは少ない。またコイルＬ１とＬ２の距離や位置関係が変動した場合にも、タイミングＴＭ１のバラツキは少ない。従って、本実施形態の第１方式によれば、電源電圧等の変動の悪影響が小さいパルス幅検出方式を実現できる。
【０１４４】
なお図１６の整流回路１７では、後述する図２２に示す本実施形態の第２方式用の整流回路１８とは異なり、コイル端信号ＣＳＧを電圧分割することなく、誘起電圧信号ＰＨＩＮ１として波形整形回路３２に入力している。従って、図１７のしきい値電圧ＶＴＬは、図１６の波形整形回路３２のＮ型トランジスタＴＣ１のしきい値電圧とほぼ等しくなり、図１４（Ａ）〜図１４（Ｃ）のしきい値電圧ＶＴ１とほぼ等しくなる。
【０１４５】
なお波形整形回路３２の構成は図１６の構成に限定されず、例えばコンパレータ等により構成してもよい。またイネーブル信号生成回路１２０の構成も図１６の構成に限定されず、例えばＮＯＲ回路やＮＡＮＤ回路などの論理回路により構成してもよい。また出力回路１２６の構成も図１６の構成に限定されず、例えば数のカウント値（例えば今回のカウント値と前回のカウント値）の平均値（移動平均）を求める平均化回路により構成してもよい。
【０１４６】
５．送電装置の第２の構成例
図１８に、送電装置１０の第２の構成例を示す。図１８は、図８の波形モニタ回路１４の第４の構成例に対応するものである。なお、図１８に示す送電装置の波形モニタ回路１４を図１１に示す第５の構成例に対応するように、送電装置１０を構成しても良い。
【０１４７】
図１８では、波形検出回路３０が、図１３、図１６で説明した第１の波形検出回路３１の他に、１次コイルＬ１の第２の誘起電圧信号ＰＨＩＮ２の波形変化を検出する第２の波形検出回路３４を含む。ここで、第１の波形検出回路３１は、図１４（Ａ）〜図１４（Ｃ）等で説明した第１方式のパルス幅検出を行う。一方、第２の波形検出回路３４は、後述の図１９（Ａ）〜図１９（Ｃ）で説明する第２方式のパルス幅検出を行う。
【０１４８】
第２の波形検出回路３４は、第２の波形整形回路３５と第２のパルス幅検出回路３６を含む。波形整形回路３５は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ２を波形整形し、波形整形信号ＷＦＱ２を出力する。具体的には例えば信号ＰＨＩＮ２が所与のしきい値電圧を超えた場合にアクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号ＷＦＱ２を出力する。
【０１４９】
パルス幅検出回路３６は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ２のパルス幅情報を検出する。具体的には、波形整形回路３５からの波形整形信号ＷＦＱ２と、駆動クロック生成回路２５からの駆動クロックＤＲＣＫを受け、波形整形信号ＷＦＱ２のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮ２のパルス幅情報を検出する。
【０１５０】
例えば、誘起電圧信号ＰＨＩＮ２が高電位電源（ＶＤＤ）側から変化して第２のしきい値電圧ＶＴ２を下回るタイミングを第２のタイミングとしたとする。この場合にパルス幅検出回路３６は、駆動クロックＤＲＣＫの第２のエッジタイミング（例えば立ち上がりエッジタイミング）と第２のタイミングとの間の期間である第２のパルス幅期間を計測して、第２のパルス幅情報を検出する。例えば駆動クロックＤＲＣＫの電圧変化により誘起された電圧信号ＰＨＩＮ２が、所与のしきい値電圧ＶＴ２以上になる第２のパルス幅期間を計測する。そして駆動クロックＤＲＣＫのパルス幅に対する波形整形信号ＷＦＱ２（誘起電圧信号）のパルス幅の大きさを計測する。この場合のパルス幅期間の計測は例えば基準クロックＣＬＫを用いて行う。そしてパルス幅検出回路３６での計測結果のデータＰＷＱ２は、例えば図示されないラッチ回路にラッチされる。具体的にはパルス幅検出回路３６は、基準クロックＣＬＫによりカウント値のインクリメント（又はデクリメント）を行うカウンタを用いて、パルス幅期間を計測し、その計測結果のデータＰＷＱ２がラッチ回路にラッチされる。
【０１５１】
そして制御回路２２は、パルス幅検出回路３６で検出されたパルス幅情報に基づいて、異物検出（２次異物検出）を行う。或いは、受電装置４０が負荷変調により送信したデータの検出を行う。
【０１５２】
図１９（Ａ）〜図１９（Ｃ）に駆動クロックＤＲＣＫ、コイル端信号ＣＳＧ、誘起電圧信号ＰＨＩＮ２、パルス信号ＰＬＳ２の信号波形の測定結果を示す。図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）は、各々、低負荷、中負荷、高負荷の場合の信号波形である。またパルス幅検出に使用されるパルス信号ＰＬＳ２は、誘起電圧信号ＰＨＩＮ２が第２のしきい値電圧ＶＴ２を下回る第２のタイミングＴＭ２でＨレベルになり、駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦでＬレベルになる信号である。なお、パルス幅期間を計測するためのしきい値電圧ＶＴ２（例えばＮ型トランジスタのしきい値電圧）としては、負荷状態の検出精度が最適になる電圧を適宜選択設定すればよい。
【０１５３】
図１９（Ａ）〜図１９（Ｃ）に示すように、パルス信号ＰＬＳ２のパルス幅期間ＸＴＰＷ２は、受電側の負荷が高くなるほど、長くなる。従って、このパルス幅期間ＸＴＰＷ２を計測することで、受電側の負荷状態を検出できる。具体的には、異物を検出したり（２次異物検出）、受電側からの送信データ（セーブフレーム）が「０」なのか「１」なのかを検出できる。
【０１５４】
なお、図１９（Ａ）〜図１９（Ｃ）では、タイミングＴＭ２から駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦまでの期間をパルス幅期間ＸＴＰＷ２と規定している。すなわちこの場合には第２の波形検出回路３４はパルス信号ＰＬＳ２のパルス幅期間ＸＴＰＷ２を第２のパルス幅情報として検出する。しかしながら、後述の図２３に示すようにＤＲＣＫの立ち上がりエッジタイミングＴＲからタイミングＴＭ２までの期間をパルス幅期間ＴＰＷ２と規定して、第２の波形検出回路３４がパルス幅期間ＴＰＷ２を第２のパルス幅情報として検出することが望ましい。このようにすれば、受電側の負荷が低いときに、ノイズ信号がパルス信号と見なされてパルス幅期間が計測されてしまう事態を防止できる。そしてこの場合には、受電側の負荷が高くなるほど、パルス幅期間ＴＰＷ２は短くなる。
【０１５５】
図１９（Ａ）〜図１９（Ｃ）の第２方式（立ち下がり検出方式）は、図１４（Ａ）〜図１４（Ｃ）の第１方式（立ち上がり検出方式）に比べて、少ない負荷変動でもパルス幅（カウント値）が大きく変化し、感度が高いという優位点がある。一方、図１４（Ａ）〜図１４（Ｃ）の第１方式は、図１９（Ａ）〜図１９（Ｃ）の第２方式に比べて、電源電圧変動や、コイルＬ１とＬ２の距離や位置関係の変動に対して、パルス幅の検出バラツキが少ないという優位点がある。
【０１５６】
例えば図２０（Ａ）は、第１方式での電源電圧変動に対するパルス幅の検出バラツキを示す図であり、図２０（Ｂ）は、第２方式での電源電圧変動に対するパルス幅の検出バラツキを示す図である。
【０１５７】
図２０（Ａ）に示すように、第１方式では、電源電圧が高くなったり、低くなっても、負荷電流−パルス幅の特性曲線はそれほど変動しない。一方、図２０（Ｂ）に示すように、第２方式では、電源電圧が高くなったり、低くなると、負荷電流−パルス幅の特性曲線も変動し、電源電圧変動に対するパルス幅の検出バラツキが大きい。
【０１５８】
そこで図１８の第２の構成例では、通常送電開始前の異物検出である１次異物検出では、第１の波形検出回路３１が第１方式で波形検出を行い、それにより得られた第１のパルス幅情報（ＰＷＱ１）を用いる。一方、通常送電開始後の異物検出である２次異物検出では、第２の波形検出回路３４が第２方式で波形検出を行い、それにより得られた第２のパルス幅情報（ＰＷＱ２）を用いる。また受電側から送信されてくるデータ（満充電検出等を知らせるデータ）も、例えば第２のパルス幅情報を用いて検出する。
【０１５９】
図２１に、これらの１次異物検出、２次異物検出について説明するためのフローチャートを示す。
【０１６０】
まず１次側（送電装置側）が起動し（ステップＳ２１）、起動した１次側が、２次側を起動するための電力（位置検出用の電力）を送電し（ステップＳ２２）、通信待機状態に移行する（ステップＳ２３）。すると、２次側（受電装置側）が起動し（ステップＳ３１）、１次側に対して図３（Ｂ）で説明した負荷変調により認証フレーム（同期ＩＤ）を送信する（ステップＳ３２）。
【０１６１】
１次側は、認証フレームを受信すると、ＩＤ認証を行う（ステップＳ２４）。そして、駆動周波数（ＤＲＣＫの周波数）を、通常送電用周波数Ｆ１とは異なる周波数である異物検出用周波数Ｆ２に設定する。具体的には、通常送電用周波数Ｆ１とコイル共振周波数Ｆ０の間の周波数である異物検出用周波数Ｆ２に設定する。
【０１６２】
そして１次側は、このように異物検出用周波数Ｆ２に駆動周波数が設定された状態で、１次異物検出を行う（ステップＳ２６）。具体的には図１４（Ａ）〜図１４（Ｃ）で説明した第１方式により、第１の波形検出回路３１が波形検出を行うことで、１次異物検出を行う。
【０１６３】
次に１次側は、駆動周波数を通常送電用周波数Ｆ１に設定して、通常送電を開始し（ステップＳ２７）、これにより２次側が電力を受電する（ステップＳ３３）。
【０１６４】
このように通常送電が開始した後、２次側は２次異物検出を行う（ステップＳ２８）。具体的には図１９（Ａ）〜図１９（Ｃ）で説明した第２方式により、第２の波形検出回路３４が波形検出を行うことで、２次異物検出を行う。この場合、２次異物検出は、通常送電が開始した後に定期的に行うことが望ましい。
【０１６５】
そして２次側は、負荷の満充電が検知されると、通常送電終了の通知を行い（ステップＳ３４）、これにより１次側が通常送電を終了する（ステップＳ２９）。
【０１６６】
図２１では、通常送電開始前の例えば無負荷状態のときに、１次異物検出を行う。そしてこの１次異物検出は、図２０（Ａ）に示すように電源電圧変動等に対してバラツキが少ない第１方式で行う。従って、電源電圧変動等があった場合にも、安定した異物検出が可能になると共に、この１次異物検出において取得されたパルス幅のカウント数をリファレンス値として設定できるようになる。そして、この無負荷状態でのリファレンス値に基づいて、通常送電後の２次異物検出を行ったり、受電側から送信されたデータの「０」、「１」を検出できるようになり、効率的な負荷変動検出が可能になる。
【０１６７】
図２２に本実施形態の送電装置１０の第２の構成例の具体例を示す。図２２において、第２の波形検出回路３４の波形整形回路３５は、第１の波形検出回路３１の波形整形回路３２と同様の構成になる。また第２の波形検出回路３４のイネーブル信号生成回路１４０では、そのフリップフロップ回路ＦＦＣ２の非反転のクロック端子に駆動クロックＤＲＣＫが入力され、反転のリセット端子に、波形整形信号ＷＦＱ２が入力される。その他の第２の波形検出回路３４のカウンタ１４２、カウント値保持回路１４４、出力回路１４６の構成は、第１の波形検出回路３１のカウンタ１２２、カウント値保持回路１２４、出力回路１２６の構成と同様である。
【０１６８】
図２３に、図２２の回路の動作を説明するための信号波形例を示す。図２３のＤ２のタイミングで波形整形信号ＷＦＱ２がＨレベルになると、フリップフロップ回路ＦＦＣ２のリセットが解除される。そして駆動クロックＤＲＣＫの立ち上がりエッジタイミングＴＲでＶＤＤの電圧がフリップフロップ回路ＦＦＣ２に取り込まれ、これによりイネーブル信号ＥＮＱ２がＬレベルからＨレベルに変化する。この結果、カウンタ１４２がカウント処理を開始し、基準クロックＣＬＫを用いてパルス幅期間ＴＰＷ２を計測する。
【０１６９】
次に、第２のタイミングＴＭ２で波形整形信号ＷＦＱ２がＬレベルになると、フリップフロップ回路ＦＦＣ２がリセットされて、イネーブル信号ＥＮＱ２がＨレベルからＬレベルに変化する。これによりカウンタ１４２のカウント処理が終了する。そして、このカウント処理により得られたカウント値が、パルス幅期間ＴＰＷ２を表す計測結果になる。
【０１７０】
なお図２３に示すように、パルス幅期間ＴＰＷ２とＸＴＰＷ２を足したものが、駆動クロックＤＲＣＫの半周期期間になる。そして図１９（Ａ）〜図１９（Ｃ）のパルス幅期間ＸＴＰＷ２は、受電側の負荷が高くなるほど長くなる。従って、図２３のパルス幅期間ＴＰＷ２については、受電側の負荷が高くなるほど短くなる。図１９（Ａ）〜図１９（Ｃ）のパルス幅期間ＸＴＰＷ２では、受電側の負荷が低い場合に、ノイズ信号とパルス信号の区別が難しくなるという問題があるが、図２３のパルス幅期間ＴＰＷ２では、このような問題を防止できる。
【０１７１】
図２３のＤ３に示すように、第１方式では低電位側のしきい値電圧ＶＴＬを用いてタイミングＴＭ１を判定し、Ｄ４に示すように、第２方式では高電位側のしきい値電圧ＶＴＨを用いてタイミングＴＭ２を判定している。
【０１７２】
そして図２３のＤ３のように低電位側のしきい値電圧ＶＴＬを用いてタイミングＴＭ１を判定する第１の方式において、図２２のような第２方式用の整流回路１８を用いると、抵抗ＲＡ２、ＲＡ３による電圧分割により、波形がつぶれてしまい、検出精度が劣化するおそれがある。
【０１７３】
この点、図２２に示す第１方式用の整流回路１７では、抵抗を用いた電圧分割を行うことなく、コイル端信号ＣＳＧをクランプ及び半波整流することで得られた信号ＰＨＩＮ１を、第１の波形モニタ回路３１に入力できる。従って、抵抗を用いた電圧分割が行われない綺麗な波形の信号ＰＨＩＮ１に基づいて、パルス幅を検出できるようになるため、検出精度を向上できる。またダイオードＤＡ１、ＤＡ２を設けることで、信号ＰＨＩＮ１が最大定格電圧を超えてしまったり、負の電圧が第１の波形検出回路３１に入力されてしまう事態を防止できる。
【０１７４】
一方、第２方式用の整流回路１８では、抵抗ＲＡ２、ＲＡ３により電圧分割された信号ＰＨＩＮ２が、波形整形回路３５のＮ型トランジスタＴＣ２に入力される。そしてこのように電圧分割を行うことで、信号ＰＨＩＮ２が最大定格電圧を超えてしまう事態を防止できると共に、図２３のＤ４に示すようにしきい値電圧ＶＴＨを高電位側に設定できる。すなわち信号ＰＨＩＮ１、ＰＨＩＮ２は、各々、同じしきい値電圧のＮ型トランジスタＴＣ１、ＴＣ２のゲートに入力される。しかしながら、信号ＰＨＩＮ２は、抵抗ＲＡ２、ＲＡ３により電圧分割された信号であるため、コイル端信号ＣＳＧで見た場合には、Ｄ３に示すしきい値電圧ＶＴＬに比べて、Ｄ４に示すしきい値電圧ＶＴＨは高い電圧になる。そして、このようにしきい値電圧ＶＴＨが高い電圧に設定されると、負荷変動に対するパルス幅の変化が大きくなり、感度の良い負荷変動検出を実現できる。従って、通常送電開始後の２次異物検出や、２次側から送信されたデータの「１」、「０」の判定を適正に実現できるようになる。
【０１７５】
なお図２２では、第１方式、第２方式のパルス幅検出用の第１、第２の整流回路１７、１８を設けているが、これらに加えて、ピーク検出用（電圧検出用）の第３の整流回路を設けてもよい。そして、第１、第２の波形検出回路に加えて、ピーク検出用の第３の整流回路からの第３の誘起電圧信号が入力される第３の波形検出回路を設けてもよい。この場合に、第３の波形検出回路は、第３の誘起電圧信号のピークの変化を検出することで、受電側の負荷変動を検出する。このような第３の波形検出回路は、例えばピークホールド動作を行う振幅検出回路や、振幅検出回路によりピークホールドされた信号のＡ／Ｄ変換を行うＡ／Ｄ変換回路などを含むことができる。このような振幅検出用の第３の整流回路及び第３の波形検出回路を設けて、ピーク検出とパルス幅検出を組み合わせることで、よりインテリジェントな波形検出を実現できる。
【０１７６】
図２４に、図１１の第５の構成例の波形検出回路３０に含まれる第３の波形検出回路３７の詳細な構成例を示す。
【０１７７】
図２４に示すように、第３の波形検出回路３７は、振幅検出回路３３１、Ａ／Ｄ変換回路３３２、およびラッチ回路３３３を含む。振幅検出回路３３１は、オペアンプＯＰＡ１、ＯＰＡ２と、保持コンデンサＣＡ３と、リセット用のＮ型のトランジスタＴＡ１を含む。オペアンプＯＰＡ１は、その非反転入力端子に信号ＰＨＩＮ３が入力され、その反転入力端子にオペアンプＯＰＡ２の出力ノードＮＡ５が接続される。保持コンデンサＣＡ３、リセット用トランジスタＴＡ１は、オペアンプＯＰＡ１の出力ノードであるピーク電圧の保持ノードＮＡ４と、ＧＮＤ（低電位側電源）との間に設けられる。オペアンプＯＰＡ２は、その非反転入力端子に保持ノードＮＡ４が接続され、その反転入力端子にＯＰＡ２の出力ノードＮＡ５が接続され、ボルテージフォロワ接続のオペアンプを構成している。なおオペアンプＯＰＡ２の後段に、ボルテージフォロワ接続のオペアンプを更に設けてもよい。
【０１７８】
図２４のオペアンプＯＰＡ１、ＯＰＡ２、保持コンデンサＣＡ３、リセット用トランジスタＴＡ１によりピークホールド回路（ピーク検出回路）が構成される。即ち、波形モニタ回路１４の第３の整流回路１９１からの検出信号ＰＨＩＮ３のピーク電圧が保持ノードＮＡ４にホールドされ、このホールドされたピーク電圧の信号が、ボルテージフォロワ接続のオペアンプＯＰＡ２によりインピーダンス変換されてノードＮＡ５に出力される。
【０１７９】
リセット用トランジスタＴＡ１は、リセット期間においてゲートがオンになり、保持ノードＮＡ４の電荷をＧＮＤ側に放電する。即ちオペアンプＯＰＡ１は、保持コンデンサＣＡ３に電荷を蓄積するだけであり、ＧＮＤ側に電荷を放電できないタイプのオペアンプになっている。このため、信号ＰＨＩＮ３のピーク電圧の上昇には追従できるが、ピーク電圧の下降には追従できない。またオペアンプＯＰＡ１の出力部に設けられる電荷蓄積用のＰ型のトランジスタにはリーク電流が存在するため、このＰ型トランジスタがオフである場合にも、長時間が経過すると、保持ノードＮＡ４の電圧が上昇してしまう。このため、保持ノードＮＡ４の電圧を定期的にリセットする必要もある。以上の理由により、図２４では、保持ノードＮＡ４にリセット用のトランジスタＴＡ１が設けられている。
【０１８０】
例えば、本実施形態では、受電側は、送電側の交流電圧からクロックを検出（抽出）して、このクロックに同期して負荷変調を行っている。従って、受電側の負荷変調は、送電側のクロックに同期して行われるため、送電側は受電側の負荷変調のタイミングを一意的に知ることができる。そこで制御回路２２は、受電側の負荷変調の負荷の切り替えタイミングを特定し、特定された切り替えタイミングを含むリセット期間において、保持ノードＮＡ４の電荷をＧＮＤ側に放電するリセット制御を行う。このようにすれば、ピーク電圧の下降に追従できないタイプのオペアンプＯＰＡ１を採用した場合にも、適正なピークホールド動作を実現できる。また、ピーク電圧が仮規定電圧ＳＩＧＨ０を超えるのを待つ待機モード時に、定期的に保持ノードＮＡ４の電圧をリセットすることで、オペアンプＯＰＡ１のＰ型トランジスタの漏れ電流による保持電圧の上昇を防止できる。
【０１８１】
図２５に振幅検出回路３３１の動作を説明するための信号波形例を示す。図２５に示すように、信号ＰＨＩＮ３は、半波整流回路である第３の整流回路１９１により半波整流された信号になっている。オペアンプＯＰＡ１の出力信号ＯＰＱは、信号ＰＨＩＮ３のパルス発生期間において、その電圧が上昇し、パルス非発生期間において、その電圧が保持コンデンサＣＡ３に保持されて維持される。そして、オペアンプＯＰＡ２の出力信号ＰＨＱは、信号ＰＨＩＮのピークに滑らかに追従する。
【０１８２】
Ａ／Ｄ変換回路３３２は、サンプルホールド回路３３４、コンパレータＣＰＡ１、逐次比較レジスタ３３６、Ｄ／Ａ変換回路３３５を含む。サンプルホールド回路３３４は、信号ＰＨＱをサンプリングして、ホールドする。コンパレータＣＰＡ１は、Ｄ／Ａ変換回路３３５からのＤ／Ａ変換後のアナログ信号ＤＡＱとサンプルホールド回路３３４からのサンプルホールド信号ＳＨＱを比較する。逐次比較レジスタ３３６（逐次比較制御回路）は、コンパレータＣＰＡ１の出力信号ＣＱ１のデータを格納する。Ｄ／Ａ変換回路３３５は、逐次比較レジスタ３３６からの例えば８ビットのデジタルデータＳＡＱをＤ／Ａ変換して、アナログ信号ＤＡＱを出力する。
【０１８３】
この逐次比較型のＡ／Ｄ変換回路３３２では、コンパレータＣＰＡ１が、ＭＳＢ（最上位ビット）だけを「１」とした場合のＤ／Ａ変換後の信号ＤＡＱと、入力信号ＳＨＱ（ＰＨＱ）を比較する。そして信号ＳＨＱの電圧の方が大きければＭＳＢを「１」のままにして、小さければＭＳＢを「０」にする。そして、Ａ／Ｄ変換回路３３２は、以降の下位ビットについても同様にして逐次に比較処理を行う。そして、最終的に得られたデジタルデータＡＤＱをラッチ回路３３３に出力する。なお、Ａ／Ｄ変換回路３３２は、図２４の構成に限定されず、例えば異なった回路構成の逐次比較型Ａ／Ｄ変換回路であってもよいし、追従比較型、並列比較型、二重積分型などのＡ／Ｄ変換回路であってもよい。
【０１８４】
図２４のような構成の第３の波形検出回路３７を用いることで、例えば、図１（Ａ）の携帯電話機５１０が充電器５００から取り去られたことなどを検出する取り去り検出（着脱検出）を実現できる。即ち、このような取り去りが行われると、図３（Ｂ）から明らかなように、コイル端信号ＣＳＧの振幅が変化する。図２４では、このコイル端信号ＣＳＧの振幅（ピーク電圧）を振幅検出回路３３１で検出し、検出され振幅を、Ａ／Ｄ変換回路３３２でデジタル値に変換する。そして、制御回路２２は、得られた振幅（ピーク電圧）に対応するデジタル値と、しきい値電圧に対応するデジタル値とを比較することで、図３（Ｂ）に示すようなコイル端信号ＣＳＧの振幅変化を検出して、携帯電話機５１０が充電器５００から取り去られたことを検出する。
【０１８５】
一方、図１１の第１の波形検出回路３１は、第１の方式（立ち上がり検出方式）の波形検出により、図２１のステップＳ２６の通常送電開始前の１次異物検出を行う。
【０１８６】
また図１１の第２の波形検出回路３４は、第２の方式（立ち下がり検出方式）の波形掲出により、図２１のステップＳ２８の通常送電開始後の２次異物検出を行ったり、受電側から送信されてくるデータの検出を行う。
【０１８７】
このように図１１では、第１の波形検出回路３１が１次物検出を行い、第２の波形検出回路３４が２次異物検出やデータ検出を行い、第３の波形検出回路３７が取り去り検出を行う。このようにそれぞれの波形検出回路を使い分けることで、よりインテリジェントな波形検出を実現できる。
【０１８８】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（低電位電源、高電位電源、電子機器等）と共に記載された用語（ＧＮＤ、ＶＤＤ、携帯電話機・充電器等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また送電制御装置、送電装置、受電制御装置、受電装置の構成・動作や、パルス幅検出手法も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【０１８９】
【図１】図１（Ａ）、図１（Ｂ）は無接点電力伝送の説明図。
【図２】本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例。
【図３】図３（Ａ）、図３（Ｂ）は周波数変調、負荷変調によるデータ転送の説明図。
【図４】送電側と受電側の動作の概要について説明するためのフローチャート。
【図５】本実施形態の波形モニタ回路の第１の構成例。
【図６】本実施形態の波形モニタ回路の第２の構成例。
【図７】本実施形態の波形モニタ回路の第３の構成例。
【図８】本実施形態の波形モニタ回路の第４の構成例。
【図９】波形モニタ回路の動作を説明するための信号波形例。
【図１０】波形モニタ回路の動作を説明するための信号波形例。
【図１１】本実施形態の波形モニタ回路の第５の構成例。
【図１２】波形モニタ回路の動作を説明するための信号波形例。
【図１３】本実施形態の送電装置の第１の構成例。
【図１４】図１４（Ａ）〜図１４（Ｃ）は第１方式のパルス幅検出を説明するための信号波形の測定結果。
【図１５】図１５（Ａ）〜図１５（Ｃ）は無負荷時、有負荷時の等価回路及び共振特性図。
【図１６】送電装置の第１の構成例の具体例。
【図１７】送電装置の第１の構成例の動作を説明するための信号波形例。
【図１８】本実施形態の送電装置の第２の構成例。
【図１９】図１９（Ａ）〜図１９（Ｃ）は第２方式のパルス幅検出を説明するための信号波形の測定結果。
【図２０】図２０（Ａ）、図２０（Ｂ）は電源電圧変動によるパルス幅検出のバラツキを説明するための図。
【図２１】１次異物検出、２次異物検出について説明するためのフローチャート。
【図２２】送電装置の第２の構成例の具体例。
【図２３】送電装置の第２の構成例の動作を説明するための信号波形例。
【図２４】波形検出回路に含まれる第３の波形検出回路の詳細な構成例。
【図２５】第３の波形検出回路の振幅検出回路の動作を説明するための信号波形例。
【符号の説明】
【０１９０】
Ｌ１  １次コイル、Ｌ２  ２次コイル、
１０  送電装置、１２  送電部、１４  波形モニタ回路、１６  表示部、
１７、１８、１９  整流回路、２０  送電制御装置、２２  制御回路（送電側）、
２４  発振回路、２５  駆動クロック生成回路、２６  ドライバ制御回路、
３０  波形検出回路、３１  第１の波形検出回路、３２  第１の波形整形回路、
３３  第１のパルス幅検出回路、３４  第２の波形検出回路、
３５  第２の波形整形回路、３６  第２のパルス幅検出回路、
３７  第３の波形検出回路、４０  受電装置、４２  受電部、
４３  整流回路、４６  負荷変調部、４８  給電制御部、５０  受電制御装置、
５２  制御回路（受電側）、５６  位置検出回路、５８  発振回路、
６０  周波数検出回路、６２  満充電検出回路、９０  負荷、９２  充電制御装置、
９４  バッテリ、
１２０  イネーブル信号生成回路、１２２  カウンタ、１２４  カウント値保持回路、
１２６  出力回路、１３０  比較回路
１４０  イネーブル信号生成回路、１４２  カウンタ、１４４  カウント値保持回路、
１４６  出力回路、１５０  比較回路
【図１】
0004525790.tif 000002
【図２】
0004525790.tif 000003
【図３】
0004525790.tif 000004
【図４】
0004525790.tif 000005
【図５】
0004525790.tif 000006
【図６】
0004525790.tif 000007
【図７】
0004525790.tif 000008
【図８】
0004525790.tif 000009
【図９】
0004525790.tif 000010
【図１０】
0004525790.tif 000011
【図１１】
0004525790.tif 000012
【図１２】
0004525790.tif 000013
【図１３】
0004525790.tif 000014
【図１４】
0004525790.tif 000015
【図１５】
0004525790.tif 000016
【図１６】
0004525790.tif 000017
【図１７】
0004525790.tif 000018
【図１８】
0004525790.tif 000019
【図１９】
0004525790.tif 000020
【図２０】
0004525790.tif 000021
【図２１】
0004525790.tif 000022
【図２２】
0004525790.tif 000023
【図２３】
0004525790.tif 000024
【図２４】
0004525790.tif 000025
【図２５】
0004525790.tif 000026