(57)【特許請求の範囲】
【請求項１】
閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層がこの順で積層した導波路と、前記導波路の側壁を埋め込む半導体層とを備え、
前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供する多モード導波路とを含み、
前記多モード導波路は、
前記半導体の（１００）面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および／または、前記コア層および前記ガイド層の面内方向における７度以内のオフ角を有する面により構成された側面を含むことを特徴とする導波路型光デバイス。
【請求項２】
前記コア層および前記ガイド層が、いずれも＜００１＞方向に積層していることを特徴とする請求項１に記載の導波路型光デバイス。
【請求項３】
前記側面に含まれる前記ガイド層の端面は、コア層およびガイド層の積層方向に対して５度以内のオフ角を有する面となっていることを特徴とする請求項１に記載の導波路型光デバイス。
【請求項４】
前記側面に含まれる前記コア層の端面は、前記コア層および前記ガイド層の積層方向に対して５度以内のオフ角を有する面となっていることを特徴とする請求項１に記載の導波路型光デバイス。
【請求項５】
前記側面において、前記コア層の端面が、前記ガイド層の端面よりも後退していることを特徴とする請求項１に記載の導波路型光デバイス。
【請求項６】
前記コア層が、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（ｘおよびｙは０以上１以下の数）
からなることを特徴とする請求項１に記載の導波路型光デバイス。
【請求項７】
複数の入力ポートまたは複数の出力ポートを有し、分波機能または合波機能を有することを特徴とする請求項１に記載の導波路型光デバイス。
【請求項８】
前記コア層が利得層を含むことを特徴とする請求項１に記載の導波路型光デバイス。
【請求項９】
前記コア層が受光層を含むことを特徴とする請求項１に記載の導波路型光デバイス。
【請求項１０】
基板上に、コア層およびガイド層を含む積層膜を形成する工程と、
前記ガイド層および前記コア層を選択的に除去して、基本モード導波路および多モード導波路を含むメサ部を形成する工程と、
前記メサ部の周囲を埋め込むように半導体層を形成する工程と、
を含み、
前記多モード導波路の端面が、
前記コア層および前記ガイド層を形成する半導体の（１００）面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および／または、前記コア層および前記ガイド層の面内方向における７度以内のオフ角を有する面を含む形態となるように前記メサ部を形成することを特徴とする導波路型光デバイスの製造方法。
【請求項１１】
前記半導体層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成することを特徴とする請求項１０に記載の導波路型光デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、導波路型光デバイスおよびその製造方法に関する。
【背景技術】
【０００２】  近年、通信情報量の増大に伴い、一本の光ファイバーに複数の異なる波長の信号光を多重して伝送する波長分割多重伝送方式による通信が広く利用されるようになってきた。この方式においては、発光素子、受光素子のほか、複数の波長の光信号を合波する合波器や、１本の光ファイバ中の複数の光信号を異なるポートに分波する分波器等により構成された光集積回路が用いられる。【０００３】  こうした光集積回路を構成する分波器や合波器等は様々な種類のものを用いることができる。このうち導波路型の半導体デバイスは、他の導波型デバイスや受動導波路との集積に適しており、好適に用いられる。【０００４】  また、導波路型デバイスの例として、ＭＭＩ（Ｍｕｌｔｉ  Ｍｏｄｅ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）構造が利用されることがある（特許文献１）。ＭＭＩ型合分波器では、高次モードの伝搬可能な多モード導波路を用い、導波路内の各モード間の干渉を利用して光波の合分波機能が実現される。ＭＭＩ型構造とすることにより、光損失を低減し、製造安定性を向上させることが可能となる。【０００５】  図２１は、従来の導波型合波器の導波部分の概略構造を示す図である。基板１００上にコア層およびガイド層がこの順で積層してなるメサ形状の多モード導波路１０１が形成されている。多モード導波路１０１は、埋め込み層２００により埋め込まれた構造となっている。この合波器は、多モード導波路１０１の一方の端に基本モード導波路からなる入力ポート１０３ａ、１０３ｂを備え、多モード導波路１０１の他方の端に、基本モード導波路からなる出力ポート１０５を備えている。多モード導波路１０１は、入力ポート１０３ａ、１０３ｂ、出力ポート１０５よりも広い幅を有し、導波路に対して多モードを含むモードを提供する。【０００６】  入力ポート１０３ａ、１０３ｂには、それぞれ固有の波長のシングルモード光が入射され、これらが多モード導波路１０１内に導かれる。入射した光は、進行位置に応じて干渉パターンを変化させながら多モード導波路１０１内を進行し、図中右側の出力ポート１０５から出射される。【０００７】  この合波器において、光出射面は（１１０）面であり、＜１１０＞方向に光が導波する。多モード導波路１０１の側面は、＜１１０＞方向と平行な側面であり、光出射側の端面が（１１０）面、光入射側の端面が（−１−１０）面により形成されている。
【特許文献１】米国特許第５，６４０，４７４号
【発明の開示】
【０００８】  ところが、こうした従来の導波路型光デバイスの形状ではコア層の周りを半導体で埋め込んだ場合、多モード導波路において、光損失が発生し、素子性能のばらつきが生じることがしばしばあった。本発明はこうした課題を解決し、光損失の少ない高効率の導波路型光デバイスを提供することを目的とする。
【０００９】  本発明者らは、上記のような光損失の起こる原因について検討した。その結果、導波路型光デバイスのメサ側面において、導波路型光デバイスの周囲に配置されるＩｎＰ埋め込み層が異常成長を起こすことが原因となっていることを発見した。
【００１０】  図２１は、前述の従来のＭＭＩ型合波器の概観図である。ＩｎＰからなる基板１００上に導波路を構成するメサ１０１が形成されている。メサ１０１は、中央部の多モード導波路と、その両端に接続する基本モード導波路とからなる。ＩｎＧａＡｓＰ系半導体を用いた合波器では、通常、図示したように＜１１０＞方向を導波路方向とし、この方向と平行な側面および垂直な側面を有し（１１０）面が光出射面となる構造が採用される。ところがこの場合、メサの周囲にＩｎＰ埋め込み層を形成する際、多モード導波路側面の｛１１０｝面において半導体層の異常成長を起こしやすいことが本発明者の検討により明らかになった。
【００１１】  図８は、図２１の合波器を作製する途中段階の状態を示す図であり、ＩｎＰ埋め込み層の異常成長の状態を説明する図である。図中、基板１００上にコア層１０８および上部ガイド層１１０が積層し、その上部にマスク１１２が設けられている。このマスク１１２を用いてメサ周囲に半導体層の埋込成長が行われ、ＩｎＰ層１１５が形成される。図示したように、ＩｎＰ層１１５がマスク１１２を覆うように異常成長し、メサに比べて大きく盛り上がった形状となっている。こうした半導体層の異常成長が起こると、光損失および反射が顕著に発生する。
【００１２】  本発明者は、こうした異常成長を抑制することが光損失および反射を抑制するものと推察して検討を行った結果、本発明に到達した。
【００１３】
本発明によれば、
閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層がこの順で積層した導波路と、前記導波路の側壁を埋め込む半導体層とを備え、
前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供する多モード導波路とを含み、
前記多モード導波路は、
前記半導体の（１００）面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および／または、前記コア層および前記ガイド層の面内方向における７度以内のオフ角を有する面により構成された側面を含むことを特徴とする導波路型光デバイスが提供される。
【００１４】
また、本発明によれば、
基板上に、コア層およびガイド層を含む積層膜を形成する工程と、
前記ガイド層および前記コア層を選択的に除去して、基本モード導波路および多モード導波路を含むメサ部を形成する工程と、
前記メサ部の周囲を埋め込むように半導体層を形成する工程と、
を含み、
前記多モード導波路の端面が、
前記コア層および前記ガイド層を形成する半導体の（１００）面と等価な面、または、
該面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および／または、前記コア層および前記ガイド層の面内方向における７度以内のオフ角を有する面を含む形態となるように前記メサ部を形成することを特徴とする導波路型光デバイスの製造方法が提供される。
【００１５】  本発明によれば、多モード導波路の側面の少なくとも一部が、（１００）面と等価な面、または、これらの面に対し、前記コア層および前記ガイド層の積層方向に対する傾斜角、および／または、前記コア層および前記ガイド層の面内方向における７度以内のオフ角を有する面により構成されている。（１００）面と等価な面とは、（１００）面、（０１０）面、（−１００）面および（０−１０）面をいう。本発明で採用する面は、半導体層の異常成長が顕著に抑制される性質を有する上、埋め込み層の盛り上がりを安定的に低減することができる。これにより、多モード導波路端面における光損失を効果的に低減することができる。上記面のこうした特性については、実施例にて後述する。なお、上記傾斜角は、４５度以下とすることが好ましい。こうすることにより、半導体層の異常成長が確実に抑制される。
【００１６】  本発明においては、多モード導波路の端面がすべて上記の特定の面により構成されていることが好ましいが、端面の一部が光導波方向と垂直な面により構成されていてもよい。
【００１７】  多モード導波路の側面におけるコア層やガイド層の端面形状は、様々な態様をとり得る。
【００１８】  たとえば、上記側面におけるガイド層の端面は、コア層およびガイド層の積層方向に対して５度以内のオフ角を有する面とすることができる。コア層およびガイド層が＜００１＞方向に積層している場合、この面は、（００１）面に対して実質的に垂直な面となる。こうすることにより、半導体層の盛り上がりの程度を均一にし、素子間のばらつきを低減することが可能となる。
【００１９】  また、上記側面におけるコア層の端面は、コア層およびガイド層の積層方向に対して５度以内のオフ角を有する面とすることができる。コア層およびガイド層が＜００１＞方向に積層している場合、この面は、（００１）面に対して実質的に垂直な面となる。こうすることにより、半導体層の盛り上がりの素子間ばらつきを低減することが可能となる。
【００２０】  さらに、前記側面において、前記コア層の端面が、前記ガイド層の端面よりも後退している構成とすることができる。このようすれば、コア層がガイド層に対して後退して形成されるため、この後退部分に一定程度の半導体材料が収容されることとなり、多モード導波路端面における半導体層の盛り上がりをより一層低減することができる。
【００２１】  コア層を構成する材料としては、たとえば
ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（ｘおよびｙは０以上１以下の数）
が例示される。
【００２２】  本発明における多モード導波路はマルチモード干渉型導波路であり、入力、出力またはこれらの両方が複数のポートからなっていてもよい。
【００２３】  本発明の製造方法において、メサ周辺を埋め込む前記半導体層を、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により形成するようにしてもよい。こうすることにより、半導体層の盛り上がり量およびそのばらつきを効果的に低減することができる。
【００２４】  本発明における導波路型光デバイスにおいて、複数の入力ポートまたは複数の出力ポートを有し、分波機能または合波機能を有する構成とすることができる。また、コア層が利得層（光利得が得られる層）を含む構成とし、光アンプ等の光デバイスとすることができる。さらに、コア層が受光層を含むものとし、受光デバイスとすることができる。
また、本発明は、以下の態様をも含む。
（ｉ）  閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層がこの順で積層した導波路を備え、
前記導波路は、導波光に対して基本モードを提供する基本モード導波路と、前記基本モード導波路よりも広い幅を有し、導波光に対して多モードを含むモードを提供する多モード導波路とを含み、
前記多モード導波路は、（１００）面と等価な面、または、これらの面に対し基板面の垂線に対して傾いており基板面内方向に７度以内のオフ角を有する面により構成された側面を含むことを特徴とする導波路型光デバイス。
（ｉｉ）  基板上に、コア層およびガイド層を含む積層膜を形成する工程と、
前記ガイド層およびコア層を選択的に除去して、基本モード導波路および多モード導波路を含むメサ部を形成する工程と、
前記メサ部の周囲を埋め込むように半導体層を形成する工程と、
を含み、
前記多モード導波路の端面が、（１００）面と等価な面、または、これらの面に対し基板面の垂線に対して傾いており基板面内方向に７度以内のオフ角を有する面を含む形態となるように前記メサ部を形成することを特徴とする導波路型光デバイスの製造方法。
【００２５】  以上説明したように本発明によれば、埋め込み型多モード導波路の側面を特定の面で構成しているため、光損失の少ない高効率の導波路型光デバイスが安定的に提供される。
【図面の簡単な説明】
【００２６】  上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。【００２７】
【図１】実施の形態に係る合波器の構造を示す図である。
【図２】実施の形態に係る合波器の構造を示す図である。
【図３】実施の形態に係る合波器の層構造を示す図である。
【図４】実施の形態に係る合波器の層構造を示す図である。
【図５】図１に示した合波器の製造方法を説明するための図である。
【図６】図１に示した合波器の製造方法を説明するための図である。
【図７】図１に示した合波器の製造方法を説明するための図である。
【図８】従来の合波器における半導体層の異常成長の様子を示す図である。
【図９】実施の形態に係る光結合回路の概略を示す図である。
【図１０】実施の形態に係る分波器の構造を示す図である。
【図１１】実施の形態に係る受光器の構造を示す図である。
【図１２】実施の形態に係る受光器の層構造を示す図である。
【図１３】実施の形態に係る受光器の層構造を示す図である。
【図１４】図１１に示した合波器の製造方法を説明するための図である。
【図１５】図１１に示した合波器の製造方法を説明するための図である。
【図１６】図１１に示した合波器の製造方法を説明するための図である。
【図１７】実施の形態に係る光アンプの構造を示す図である。
【図１８】実施の形態に係る光アンプの構造を示す図である。
【図１９】実施例で評価した光アンプの構造を示す図である。
【図２０】接合面における半導体層成長速度のばらつきを説明する図である。
【図２１】従来技術に係る合波器の構造を示す図である。
【図２２】実施の形態に係る合波器の構造を示す図である。
【図２３】実施の形態に係る光アンプの構造を示す図である。
【図２４】実施の形態に係る光アンプの構造を示す図である。
【図２５】図１９の構造を得るプロセスにおけるマスク成長後の状態を示す図である。
【発明を実施するための最良の形態】
【００２８】  以下の各実施の形態は、いずれも、閃亜鉛鉱型結晶構造を有するＩｎＰ系半導体を用いた半導体光デバイスの例である。すなわち、コア層としてＩｎＧａＡｓＰ系半導体を用い、埋込層としてＩｎＰを用いている。以下、詳細について説明する。なお以下の説明では、同一の部材には同一の符号を付し、適宜説明を省略している。【００２９】（第一の実施の形態）
図１は、本実施形態に係る合波器の導波構造を示す模式図である。図２は、図１に示すデバイスの上面図である。図１に示すように、本実施形態に係る合波器は、基板１００上に導波路が設けられた構成を有する。多モード導波路１０４の一方の端に基本モード導波路からなる入力ポート１０３ａ、１０３ｂを備えている。また、多モード導波路１０４の他方の端に、基本モード導波路からなる出力ポート１０５を備えている。多モード導波路１０４は、入力ポート１０３ａ、１０３ｂ、出力ポート１０５よりも広い幅を有し、導波路に対して多モードを含むモードを提供する。多モード導波路１０４は埋め込み層１２０により埋め込まれている。なお、基板１００は、本実施形態では（００１）面を主面とするＩｎＰを採用している。【００３０】  図２における多モード導波路１０４および基本モード導波路からなる入力ポート１０３ａ、１０３ｂは、後述するように、閃亜鉛鉱型結晶構造の半導体からなるコア層およびガイド層がこの順で積層した構造を有する。
図２中、ａ１〜ａ４で示される多モード導波路１０４の端面は、いずれも（１００）面の等価面（以下、適宜｛１００｝面という）またはこれらの面から傾斜した面とする。傾斜面とする場合は、｛１００｝面に対し、（ａ）コア層およびガイド層の積層方向に対する傾斜角、および／または、（ｂ）コア層およびガイド層の面内方向における７度以内のオフ角、を有する面とすることが好ましい。たとえば、基板面の垂線に対して傾いており基板面内方向に７度以内のオフ角を有する面とすることができる。積層方向に対する傾斜は、半導体層の積層方向に向かって導波路領域が広がる方向に傾斜する態様とすることが好ましく、傾斜角は４５度以下とすることが好ましい。この場合、当該端面は必ずしも単一の平面である必要はなく、複数の平面により構成されていてもよく、あるいは、ウエットエッチング等により形成された曲面であってもよい。
本実施形態では、ａ１〜ａ４として以下の面またはこれらの面に対し所定範囲内で傾斜した面を採用する。
ａ１：（０−１０）面
ａ２：（１００）面
ａ３：（０１０）面
ａ４：（−１００）面【００３１】  図２中、ｂは光出射面であり、導波路を構成する半導体層の（１１０）面が露出している。【００３２】  図３は図２のＡ−Ａ’断面図である。図示するように、基板１００にコア層１０８および上部ガイド層１１０が積層され、その両脇に、上部ガイド層１１０よりも屈折率の低いＩｎＰ層１１５が形成されている。ここで、コア層１０８はＩｎＧａＡｓＰにより構成され、上部ガイド層１１０はＩｎＰにより構成されている。コア層１０８および上部ガイド層１１０は、＜００１＞方向に積層している。【００３３】  図４は図２のＢ−Ｂ’断面図である。多モード導波路１０４の側壁近傍では、図示したような積層構造となっている。すなわち、基板１００上にコア層１０８および上部ガイド層１１０が積層したメサの側壁に、ＩｎＰ層１１５が埋め込まれている。従来技術においては、ＭＭＩ領域のメサ側壁が壁界面と同じ（１１０）面で構成されており、この面を埋め込んだ場合、このＩｎＰ層１１５が図８に示したように異常成長を起こし、ＩｎＰ層１１５が上部ガイド層１１０を覆うような形態で形成されることが多かった。そのような形状になると、埋込構造が好適に形成されず、当該側面で反射点が発生することによる光損失の程度も大きくなる。【００３４】  本実施形態では、メサの側壁を｛１００｝面またはこれらの面に対し＜００１＞方向、すなわちコア層、ガイド層の積層方向に対して斜めに傾いた面であって基板面内方向に７度以内のオフ角を有する面としているため、そのような半導体層の異常成長が抑制され、図４に示すような設計通りの形状の積層構造が得られる。図に示すように、ＩｎＰ層１１５の上面は上部ガイド層１１０の上面よりもわずかに高い位置にあり、平坦な面として形成されている。なお、図ではコア層１０８および上部ガイド層１１０からなるメサの側壁を基板に対して垂直としているが、この側壁を、メサ積層方向に対して傾斜した構成としてもよい。【００３５】  次に、図１から図４に示した合波器の製造方法について、図５から図７を参照して説明する。はじめに、図５に示すように、基板１００上にコア層１０８および上部ガイド層１１０を形成する。これらは例えばＭＯＶＰＥ法等により形成することができる。各層の層厚は、例えば、下部コア層１０８は約１００ｎｍ、上部ガイド層１１０は約６００ｎｍにそれぞれ設定することができる。【００３６】  次に、図６に示すように、フォトリソグラフィー技術およびウエットエッチングを利用して、上部ガイド層１１０上にマスク１１２を設ける。マスク１１２は、例えば酸化シリコンなどにより形成する。【００３７】  続いて、反応性イオンエッチング法により、上部ガイド層１１０およびコア層１０８を選択的にエッチングし、図６の状態とする。エッチングガスとしては、塩素を含む混合ガスを用いることができる。この時、基板１００の一部がオーバーエッチングされ、基板１００表面が掘りこまれた形態となる。メサを形成する各層をいずれもドライエッチングにより加工するため、多モード導波路側面における各層（コア層およびガイド層）の端面は、基板に対して実質的に垂直な面となる。すなわち、コア層およびガイド層の積層方向に対して５度以内のオ���角を有する面となる。これにより、半導体層の盛り上がりの程度を均一にすることができる。【００３８】  次に図７に示すように、コア層１０８を含むメサの両脇に、ＩｎＰ層１１５を成長させる。成長方法としては、ＭＯＶＰＥ法を用いることができる。ここで、ハロゲンガスを含有する成長ガスを用いたエピタキシャル成長により上記半導体層を形成してもよい。こうすることにより、異常成長をより効果的に抑制することができる。【００３９】  図７の状態から、マスク１１２をバッファードフッ酸等で除去し、つづいてＩｎＰ層１１８形成することにより、図１〜図４に示す構造の合波器が形成される。【００４０】  本実施形態にかかる合波器は、端面を（１００）面の等価面で構成しているため、埋め込み層が異常形状となることを抑制でき、光損失を効果的に低減することができる。【００４１】  また、多モード導波路１０４の出射側端面は、光導波方向に対して４５度の傾きを有している。多モード導波路１０４を構成する半導体材料の屈折率とその周辺に埋め込まれた半導体材料の屈折率とは、僅かに相違する程度であり、互いに近接した値となる。【００４２】  このため、上記４５度の角度はいわゆるブリュースタ角に相当することとなる。したがって、ＭＭＩ領域を直進し出力ポートと結合しなかった光は、光導波方向と４５度の角度をなす端面で全透過する。これにより、戻り光の影響が低減され、入射側への戻り光低減につながる。【００４３】  さらに、本実施形態においては、入力ポート側の多モード導波路１０４の端面が円弧状になっている。こうすることにより、マスクを用いて多モード導波路１０４周辺の埋込成長を行う際、原料ガスが入力ポート間に過剰供給されることによる三次元成長を抑制することができる。なお、この円弧状の部分は、図２２のように矩形状にしてもよい。【００４４】  （第二の実施形態）
第一の実施形態では、図６の工程において、上部ガイド層１１０およびコア層１０８をいずれもドライエッチングにより選択エッチングし、メサ形状を形成した。これに対し本実施形態では、上部ガイド層１１０をドライエッチングにより選択エッチングした後、マスク１１２をつけたまま、硫酸を含むエッチング液を用いてコア層１０８を選択的にウエットエッチングする。こうすることにより、コア層１０８の端面が、上部ガイド層１１０の端面よりも後退した形態とすることができる。この後退部分に一定程度の半導体材料が収容されることとなり、多モード導波路端面における半導体層の盛り上がりをより一層低減することができる。なお、コア層１０８および上部ガイド層１１０の端面は、｛１００｝面から傾斜した面とすることができる。傾斜面は、｛１００｝面に対し、（ａ）コア層およびガイド層の積層方向に対する傾斜角、および／または、（ｂ）コア層およびガイド層の面内方向における７度以内のオフ角、を有する面とすることができる。【００４５】  （第三の実施形態）
図９は、本発明に係る合波器を用いた光結合回路の例である。この光結合回路は、ＤＦＢ光源１７０およびＭＭＩ領域１７２が結合した構成を有している。ＭＭＩ領域１７２からの出射光は、たとえば半導体アンプに導かれるようにすることができる。ＭＭＩ領域１７２は、第一および第二の実施の形態で説明した半導体積層構造を有するものとすることができる。【００４６】  ＤＦＢ光源１７０から出射した光は、ＭＭＩ領域１７２に導かれる。ＭＭＩ領域１７２内で、多モードの光が干渉し、光出力部１７４から出射する。この光結合回路において、ＭＭＩ領域１７２の出力側端面が、（１００）面およびこれと等価な（０１０）面により構成されている。ＭＭＩ領域１７２側面がこのような面により構成されているため、以下の効果が得られる。第一に、出射ポートに結合しなかった光は（１００）面および（０１０）面に到達するが、この領域で異常成長がないため反射点になない。また、上記側面は導波方向に対して４５度の角度をなすが、この角度はブリュースタ角であるため光が全透過する。このため、ＤＦＢ光源１７０への戻り光の低減につながり、レーザの安定動作を可能にする。【００４７】  以上、本発明を合波器に適用した例について説明したが、本発明は合波器以外の様々な光デバイスに適用することができる。以下、こうした例について説明する。なお、以下の例において、多モード導波路およびその周辺の半導体埋込層は、第一および第二の実施の形態で述べたのと同様の方法により作製することができる。【００４８】  （第四の実施形態）
図１０は、本実施形態に係る分波器のメサ形状の構成を示す図である。入射光はポート１からＭＭＩ領域１３６に導かれる。このＭＭＩ領域１３６内で分波された光がポート２およびポート３から出射する。この分波器において、以下の面を採用する。
ａ１：（０−１０）面
ａ２：（１００）面
ａ３：（０１０）面
ａ４：（−１００）面
各ポートは、これらの面に対して略垂直に接続されている。こうした構成を採用することにより、本形状のメサを埋め込んだ場合、上記面では異常成長が生じないため、反射および導波損失の少ない、性能安定性に優れた分波器が得られる。【００４９】  （第五の実施形態）
図１１は、本実施形態に係る受光器の構造を示す上面図である。この受光器は、受光器１２５の周囲に埋め込み層１２６が形成された構造となっている。受光器１２５の４つの側面は、それぞれ、（１００）面およびこれと等価な面により構成されている。これらの面は、メサ形成のためのエッチング工程により形成されるが、ドライエッチングのみによって形成してもよいし、ドライエッチングをした後、ウェットエッチングを行い形成することもできる。【００５０】  この受光器において、光は図中左側に示されるストライプ状の導波路１２４から受光器１２５へと導かれる。導波方向は、＜１１０＞面である。受光器の側面は、この導波方向に対して４５度の角度をもって形成されている。このため、導波光に対して側面がブリュースタ角にて形成されることとなり、システム側への戻り光の低減を図ることができる。また、既に述べたように、これらの面を選択することにより、メサ側面における半導体の異常成長を効果的に抑制することができ、反射点の低減にもつながる。【００５１】  図１２は図１１のＡ−Ａ’断面図である。図示するように、本実施形態に係る受光器は、基板１００上に下部ガイド層１０６、コア層１０８および上部ガイド層１１０が積層され、その両脇をＦｅ−ＩｎＰ層１９０で埋め込む。さらに、これらの上に、ｐ−ＩｎＰ層１１８およびｐ−ＩｎＧａＡｓ１２０が積層した構成となっている。コア層１０８はＩｎＧａＡｓＰまたはＩｎＧａＡｓにより構成されている。コア層１０８が、受光層として機能する。【００５２】  なお、下部ガイド層１０６、コア層１０８および上部ガイド層１１０の積層方向は、＜００１＞方向となっている。なお、本実施形態では、基板１００に凸部が形成されているが、凸部のない平坦形状としてもよい。【００５３】  図１２、図１３において、Ｆｅ−ＩｎＰ層がメサに接するように形成されている。従来技術においては、このＦｅ−ＩｎＰ層が異常成長を起こし、Ｆｅ−ＩｎＰ層が上部ガイド層１１０を覆うような形態で形成されることが多かった。そのような形状になると、電流狭窄構造が好適に形成されず電流リークが大きくなる。また、当該側面で反射点が発生することによる光損失、および、光の反射によるシステム側への戻り光が問題となる。【００５４】  これに対し本実施形態では、メサの側壁を｛１００｝面またはこれらの面に対し＜００１＞方向、すなわちコア層、ガイド層の積層方向に対して斜めに傾いた面であって基板面内方向に７度以内のオフ角を有する面としているため、そのような半導体層の異常成長が抑制され、図１１〜図１３に示すような設計通りの形状の積層構造が得られる。埋め込み層Ｆｅ−ＩｎＰ層１９０上部は平坦な面として形成されている。なお、図では下部ガイド層１０６、コア層１０８および上部ガイド層１１０からなるメサの側壁を基板に対して垂直としているが、この側壁を、メサ積層方向に対して傾斜した構成としてもよい。【００５５】  次に、本実施形態に係る受光器の製造方法について、図面を参照して説明する。はじめに、図１４に示すように、基板１００上にｎ型半導体からなる下部ガイド層１０６、ノンドーピング層からなるコア層１０８およびｐ型半導体からなる上部ガイド層１１０を形成する。これらは例えばＭＯＶＰＥ法等により形成することができる。各層の層厚は、例えば、下部ガイド層１０６は約１００ｎｍ、コア層１０８は約１００ｎｍ、上部ガイド層１１０は約６００ｎｍにそれぞれ設定することができる。【００５６】  次に、フォトリソグラフィー技術およびウエットエッチングを利用して、上部ガイド層１１０上にマスク１１２を設ける。マスク１１２は、例えば酸化シリコンなどにより形成する。続いて、反応性イオンエッチング法により、上部ガイド層１１０、コア層１０８および下部ガイド層１０６を選択的にエッチングし、図１５に示す状態を得る。エッチングガスとしては、塩素を含む混合ガスを用いることができる。この時、基板１００の一部がエッチングされ、基板１００表面には凸部が形成されている。メサを形成する各層をいずれもドライエッチングにより加工するため、多モード導波路側面における各層の端面は、基板に対して実質的に垂直な面となる。すなわち、コア層およびガイド層の積層方向に対して５度以内のオフ角を有する面となる。これにより、半導体層の盛り上がりの程度を均一にすることができる。【００５７】  その後、上部ガイド層１１０、コア層１０８および下部ガイド層１０６を含むメサの両脇をＦｅ−ＩｎＰ１１５で埋め込むことにより、図１６に示す埋込構造を得る。【００５８】  本実施形態に係る受光器によれば、メサ両脇の電流狭窄構造が安定であり、暗電流特性等の受光デバイス特性について良好である。【００５９】（第六の実施の形態）
図１７は、本実施形態に係る光アンプの導波構造を示す模式図である。図１８は、図１７に示すデバイスの上面図である。図１７に示すように、本実施形態に係る光アンプは、多モード導波路１０４の一方の端に基本モード導波路からなる入力ポート１０３を備えている。また、多モード導波路１０４の他方の端に、基本モード導波路からなる出力ポート１０５を備えている。多モード導波路１０４は、入力ポート１０３、出力ポート１０５よりも広い幅を有し、導波路に対して多モードを含むモードを提供する。【００６０】  図１８におけるａ１〜ａ４で示される多モード導波路１０４の端面は、いずれも（１００）面の等価面（以下、適宜｛１００｝面という）またはこれらの面から傾斜した面である。傾斜面とする場合は、半導体層の積層方向に向かって導波路領域が広がる方向に傾斜した面とする。本実施形態では、以下の面を採用する。
ａ１：（０−１０）面
ａ２：（１００）面
ａ３：（０１０）面
ａ４：（−１００）面【００６１】  図１８におけるｂ１、ｂ２は光出射面であり、導波路を構成する半導体層の（１１０）面および（−１−１０）面が露出している。これらの面にはミラーは形成されていない。【００６２】  多モード導波路１０４の端面近傍における半導体の積層構造は、第五の実施の形態において図１５および図１６を参照して説明したものと同様である。ここで、コア層１０８が、利得層として機能する。すなわち、（１００）面の等価面等を端面とすることにより半導体層の異常成長を抑制し、図４に示す形状を実現している。これにより、電流リークの発生を抑制するとともに光損失を効果的に低減している。【００６３】  本実施形態においては、多モード導波路１０４の側面を上記のような特定の面としている結果、従来の矩形状の多モード導波路１０４に対して角部が削除された形状となっている。この角部は発光強度に寄与しない領域であり、この部分を削除することによって余計な電流を流さなくて済むようになり、素子の省電力化が図られるという利点も得られる。【００６４】  以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。【００６５】  たとえば、上記実施形態では、ＩｎＧａＡｓＰ系半導体を用いて導波路を構成したが、閃亜鉛鉱型結晶構造の他のＩＩＩ−Ｖ族化合物半導体を用いてもよい。たとえば、ＩＩＩ族原子がＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌのいずれかを含み、Ｖ族がＮ，Ｐ，Ａｓ，Ｓｂ，Ｂｉのいずれかを含むＩＩＩ−Ｖ族化合物半導体を用いることもできる。具体的には、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＩｎＡｓＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＳｂ、ＩｎＧａＰＳｂ、ＩｎＧａＡｓＮ、ＡｌＧａＩｎＮ、ＴｌＧａＩｎＡｓ、ＴｌＧａＩｎＡｓＮ、ＴｌＧａＩｎＰＮ等を例示することができる。また、基板としてＩｎＰを用いる例を示したが、閃亜鉛鉱型結晶構造の他の半導体を用いてもよい。【００６６】  また、上記実施の形態では、多モード導波路の端面は｛１１０｝面をまったく含まない構成とした。こうした構成が望ましいが、素子性能に悪影響を及ぼさない範囲で｛１１０｝面を含むようにしてもよい。たとえば、多モード導波路を構成するメサの側面の１割以内を｛１１０｝面としてもよい。ここで、多モード導波路の端面のうち、出射ポートの設けられた出射面側の端面については、｛１１０｝面をまったく含まない構成とすることが好ましい。こうすることにより、光損失および反射の程度を安定的に低減することができる。【００６７】  また、上記実施形態に係る合波器では、コア層を基板上に直接設ける構成としたが、基板上に下部ガイド層を形成し、この上にコア層を設けても良い。
【実施例】
【００６８】  第六の実施の形態で述べた方法により、図１７、図１８に示す構造の光アンプを作製した。光アンプの断面構造は、順方向デバイスではｐｎｐ埋め込みが好ましく用いられる。詳細を図２３、図２４に示す。図２３に示すように埋め込み層はｐ−ＩｎＰ層１１４およびｎ−ＩｎＰ層１１６の積層構造である。【００６９】  図１９中のθ２を変化させ、領域Ｇにおける断面構造を走査型顕微鏡により観察した。結果を表１に示す。図２５は、図１９の構造を得るプロセスにおけるマスク成長後の状態を示す図である。本実施例ではこの状態の層構造を評価した。表１に示すＤ，Ｌは、図２５中に示した箇所の寸法である。【００７０】  表１に示すように、４５度すなわち（１００）面にした場合、盛り上がりのばらつき（Ｄ／ｄ）およびマスク上への張り出し（Ｌ）とも抑制することができ、ばらつきについても十分少ない値を得た。【００７１】
【表１】
0004534985.tif 000002
【００７２】  表１の結果から、端面の角度を光導波方向に対して垂直とした場合、すなわち、θ２を０度として端面を（１１０）面とした場合、端面の異常成長の程度（Ｄ／ｄ）が顕著に大きくなることが明らかになった。また、θ２を０より大きな値として端面を光導波方向に対し斜めに設けた場合、異常成長の程度は軽減されるが、θ２を３０度、４５度、６０度とした場合は、異常成長の軽減効果は充分でなく、４５度とした場合、すなわち、端面を（１００）面とした場合に顕著にＤ／ｄが小さくなることがわかる。【００７３】  また、Ｄ／ｄの値のばらつきについては、上記（１００）面としたとき、他の面を採用したときに比べて顕著に小さくなることが明らかになった。この理由については以下のように推察される。【００７４】  図２０は、多モード導波路端面の様子を拡大して表した上面図である。図１９におけるθ２を４５度としたとき、領域Ｇの端面は（１００）面となり、端面はひとつの平坦な原子面で構成される（図２０において左端から右端に水平に延びる面）。ところが、θ２を４５度からずらした値としたとき、端面は、（１００）等価面が１原子層の整数倍の高さの階段（ステップ）で繋がった凹凸面で構成されることとなる（図２０における階段状の面）。ここで、端面内において、ステップの高さや間隔（テラスの幅）は不均一である。図２０では基板面内方向におけるステップおよびテラスの大きさのばらつきを示したが、このばらつきは、＜００１＞方向においても同様に生じる。こうしたステップやテラスの大きさのばらつきが原因となって、端面近傍における半導体層の成長速度のばらつきが生じ、半導体層の盛り上がりの程度がばらつくものと考えられる。【００７５】  また、θ２が４５度から離れるにしたがって、前記ステップの高さまたは密度が高く、テラス幅は狭くなるため、より成長速度がばらつきやすくなり、マスク上への張り出し具合も激しくばらつくことになると考えられる。具体的には、θ２を４５度とし接合面を（０１０）として、θ２が大きくなるにつれて、一分子層ステップあたりのテラスの幅は狭くなっていく。θ２が５°のときテラスの幅はステップ高さの１１．４倍、７°のとき８．１倍、１０°のとき５．７倍、１５°のときは３．７３倍となる。このため、成長速度がばらつきやすくなり、マスク上への張り出し具合（半導体層の盛り上がり）も激しくばらつくことになると考えられる。以上のことから、（０１０）面から７度以内のオフ角とすることにより、半導体層の盛り上がりを安定的に抑制できることがわかる。
【図１】
0004534985.tif 000003
【図２】
0004534985.tif 000004
【図３】
0004534985.tif 000005
【図４】
0004534985.tif 000006
【図５】
0004534985.tif 000007
【図６】
0004534985.tif 000008
【図７】
0004534985.tif 000009
【図８】
0004534985.tif 000010
【図９】
0004534985.tif 000011
【図１０】
0004534985.tif 000012
【図１１】
0004534985.tif 000013
【図１２】
0004534985.tif 000014
【図１３】
0004534985.tif 000015
【図１４】
0004534985.tif 000016
【図１５】
0004534985.tif 000017
【図１６】
0004534985.tif 000018
【図１７】
0004534985.tif 000019
【図１８】
0004534985.tif 000020
【図１９】
0004534985.tif 000021
【図２０】
0004534985.tif 000022
【図２１】
0004534985.tif 000023
【図２２】
0004534985.tif 000024
【図２３】
0004534985.tif 000025
【図２４】
0004534985.tif 000026
【図２５】
0004534985.tif 000027