(57)【特許請求の範囲】
【請求項１】
コレクタとベースが接地される第１のトランジスタと、
この第１のトランジスタのエミッタに直列に接続されて第１のトランジスタに電流を供給する第１の電流源と、
コレクタとベースが接地され、エミッタ面積が前記第１のトランジスタのエミッタ面積のＮ（Ｎは２以上の整数）倍からなる第２のトランジスタと、
この第２のトランジスタのエミッタに直列に接続される第１の抵抗及び第２の抵抗と、
前記第２のトランジスタのエミッタと前記第１及び第２の抵抗を介して直列に接続され、その第２のトランジスタに電流を供給する第２の電流源と、
前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位と、前記第１の抵抗と前記第２の抵抗の接続点の電位が同じになるように、前記第１の電流源と前記第２の電流源の各電流を制御する電流制御手段と、を有するバンドギャップリファレンス回路において、
前記バンドギャップリファレンス回路を起動させるスタートアップ回路を備え、
前記スタートアップ回路は、
前記第１または第２の電流源の電流に比例した電流を生成する第３の電流源と、
この第３の電流源の生成電流を基準電流と比較しこの比較結果に応じた制御信号を生成する比較手段と、
前記制御信号に基づいて前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御する制御手段と、を備えていることを特徴とするバンドギャップリファレンス回路。
【請求項２】
前記比較手段は、
ドレインとゲートが接続され、ドレインに前記基準電流が供給される第１のＭＯＳトランジスタと、
ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ドレインに前記生成電流が供給される第２のＭＯＳトランジスタと、
を備え、
前記第２のＭＯＳトランジスタのドレイン電圧を前記制御信号として前記制御手段へ出力することを特徴とする請求項１に記載のバンドギャップリファレンス回路。
【請求項３】
前記制御手段は第４の電流源を含み、この第４の電流源は前記制御信号に基づいて前記第１のトランジスタに対して電流を供給し、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御するようになっていることを特徴とする請求項１又は２に記載のバンドギャップリファレンス回路。
【請求項４】
コレクタが接地される第１のトランジスタと、
この第１のトランジスタのエミッタに直列に接続されて第１のトランジスタに電流を供給する第１の電流源と、
コレクタが接地され、エミッタ面積が前記第１のトランジスタのエミッタ面積のＮ（Ｎは２以上の整数）倍からなる第２のトランジスタと、
この第２のトランジスタのエミッタに直列に接続される第１の抵抗及び第２の抵抗と、
前記第２のトランジスタのエミッタと前記第１及び第２の抵抗を介して直列に接続され、その第２のトランジスタに電流を供給する第２の電流源と、
ベースとコレクタが接地され、エミッタが前記第１のトランジスタのベースに接続される第３のトランジスタと、
この第３のトランジスタのエミッタに直列に接続されて第３のトランジスタに電流を供給する第３の電流源と、
ベースとコレクタが接地され、エミッタが前記第２のトランジスタのベースに接続され、エミッタ面積が前記第１及び第３のトランジスタのエミッタ面積のＮ倍からなる第４のトランジスタと、
この第４のトランジスタのエミッタに直列に接続されて第４のトランジスタに電流を供給する第４の電流源と、
前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位と、前記第１の抵抗と前記第２の抵抗の接続点の電位が同じになるように、前記第１の電流源、前記第２の電流源、前記第３の電流源、及び前記第４の電流源の各電流を制御する電流制御手段と、を有するバンドギャップリファレンス回路において、
前記バンドギャップリファレンス回路を起動させるスタートアップ回路を備え、
前記スタートアップ回路は、
前記第１、第２、第３または第４の電流源の電流に比例した電流を生成する第５の電流源と、
この第５の電流源の生成電流を基準電流と比較しこの比較結果に応じた制御信号を生成する比較手段と、
前記制御信号に基づいて前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御する制御手段と、を備えていることを特徴とするバンドギャップリファレンス回路。
【請求項５】
前記比較手段は、
ドレインとゲートが接続され、ドレインに前記基準電流が供給される第１のＭＯＳトランジスタと、
ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ドレインに前記生成電流が供給される第２のＭＯＳトランジスタと、
を備え、
前記第２のＭＯＳトランジスタのドレイン電圧を前記制御信号として前記制御手段へ出力することを特徴とする請求項１に記載のバンドギャップリファレンス回路。
【請求項６】
前記制御手段は第６の電流源を含み、この第６の電流源は前記制御信号に基づいて前記第１のトランジスタに対して電流を供給し、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御するようになっていることを特徴とする請求項４又は５に記載のバンドギャップリファレンス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、精度の良い基準電圧を生成するバンドギャップリファレンス回路に関するものである。
【０００２】
【従来の技術】
従来のバンドギャップリファレンス回路の一例としては、図３に示すようなものが知られている。
このバンドギャップリファレンス回路は、基準電圧を発生する基準電圧発生部１と、この基準電圧発生部１をスタートアップさせるためのスタートアップ回路２とからなる。
【０００３】
基準電圧発生部１は、図３に示すように、ＰＮＰ型のトランジスタＱ１、Ｑ２をダーリントン接続したダーリントン回路１１と、ＰＮＰ型のトランジスタＱ３、Ｑ４をダーリントン接続したダーリントン回路１２と、オペアンプ１３と、電流源として機能するＰチャネル型のＭＯＳトランジスタＭ１〜Ｍ４と、抵抗Ｒ１〜Ｒ３とを備えている。
ここで、トランジスタＱ１とトランジスタＱ２のサイズは同一であり、トランジスタＱ３とトランジスタＱ４のサイズは同一である。また、トラジスタＱ３、Ｑ４のエミッタ面積は、トランジスタＱ１、Ｑ２のエミッタ面積のＮ（Ｎは正の整数）倍である。さらに、ＭＯＳトランジスタＭ１〜Ｍ４の各サイズは同一である。
【０００４】
さらに詳述すると、トランジスタＱ１のコレクタは接地され、そのベースはトランジスタＱ２のエミッタに接続されている。トランジスタＱ１のエミッタは、抵抗Ｒ１およびＭＯＳトランジスタＭ１を介して電源電圧ＶＤＤが供給されるようになっている。トランジスタＱ２のコレクタは接地され、そのベースはトランジスタＱ３のベースに接続されるとともに接地されている。トランジスタＱ２のエミッタは、トランジスタＱ１のベースに接続されるとともに、ＭＯＳトランジスタＭ２を介して電源電圧が供給されるようになっている。
【０００５】
トランジスタＱ３のコレクタは接地され、そのベースはトランジスタＱ２のベスに接続されるとともに接地されている。トランジスタＱ３のエミッタは、トランジスタＱ４のベースに接続されるとともに、ＭＯＳトランジスタＭ３を介して電源電圧ＶＤＤが供給されるようになっている。トランジスタＱ４のコレクタは接地され、そのベースはトランジスタＱ３のエミッタに接続されている。トランジスタＱ４のエミッタは、抵抗Ｒ３、抵抗Ｒ２およびＭＯＳトランジスタＭ４を介して電源電圧ＶＤＤが供給されるようになっている。
【０００６】
オペアンプ１３は、トランジスタＱ１のエミッタと抵抗Ｒ１との接続点の電位と、抵抗Ｒ２と抵抗Ｒ３との接続点の電位とに基づいてＭＯＳトランジスタＭ１〜Ｍ４のゲート電圧を制御する制御電圧を発生し、これによりＭＯＳトランジスタＭ１〜Ｍ４に流れる電流を制御するようになっている。
このため、オペアンプ１３の−入力端子はトランジスタＱ１のエミッタと抵抗Ｒ１との接続点と接続され、その＋入力端子は抵抗Ｒ２と抵抗Ｒ３との接続点と接続され、その出力端子はＭＯＳトランジスタＭ１〜Ｍ４の各ゲート端子にそれぞれ接続されている。
【０００７】
さらに、ＭＯＳトランジスタＭ４のドレインと抵抗Ｒ２との接続点が出力端子１８に接続され、この出力端子１８から所望の出力電圧Ｖｏｕｔが得られるようになっている。
スタートアップ回路２は、図３に示すように、オペアンプからなる電圧コンパレータ２１と、スイッチ２２と、電流源２３とを備えている。
電圧コンパレータ２１は、出力電圧Ｖｏｕｔを基準電圧ＶＲＥＦと比較し、その比較結果に応じてスイッチ２２をオンオフ制御する制御信号を生成するように構成される。
【０００８】
スイッチ２２と電流源２３は直列接続され、この直列回路のスイッチ２２側がトランジスタＱ１のエミッタと抵抗Ｒ１の接続部に接続され、その電流源２３側に電源電圧ＶＤＤが供給されるようになっている。
次に、このような構成からなるバンドギャップリファレンス回路の基準電圧発生部１の動作例について説明する。
まず、電流源を構成するＭＯＳトランジスタＭ１〜Ｍ４に流れる電流をＩ１〜Ｉ４とし、この各電流Ｉ１〜Ｉ４が対応するトランジスタＱ１〜Ｑ４にそれぞれ供給されるものとする。
【０００９】
また、トランジスタＱ１のベースとエミッタとの間の電圧をＶＢＥ（Ｑ１）、トランジスタＱ２のベースとエミッタとの間の電圧をＶＢＥ（Ｑ２）とすると、トランジスタＱ１のエミッタと抵抗Ｒ１の接続点のノード電圧ＶＮ１は、次式のようになる。
ＶＮ１＝ＶＢＥ（Ｑ１）＋ＶＢＥ（Ｑ２）・・・・（１）
ここで、トランジスタＱ１、Ｑ２は、ＭＯＳトランジスタＭ１、Ｍ２から供給される電流Ｉ１、Ｉ２が等しく、トランジスタサイズも等しいので、ＶＢＥ（Ｑ１）＝ＶＢＥ（Ｑ２）となる。この結果、（１）式のノード電圧ＶＮ１は、次式で表すことができる。
【００１０】
ＶＮ１＝２×ＶＢＥ（Ｑ１）・・・・（２）
一方、トランジスタＱ３のベースとエミッタとの間の電圧をＶＢＥ（Ｑ３）、トランジスタＱ４のベースとエミッタとの間の電圧をＶＢＥ（Ｑ４）とすると、トランジスタＱ４のエミッタと抵抗Ｒ３の接続点のノード電圧ＶＮ２は、次式のようになる。
ＶＮ２＝ＶＢＥ（Ｑ３）＋ＶＢＥ（Ｑ４）・・・・（３）
ここで、トランジスタＱ３、Ｑ４は、ＭＯＳトランジスタＭ３、Ｍ４から供給される電流Ｉ３、Ｉ４が等しく、トランジスタサイズも等しいので、ＶＢＥ（Ｑ３）＝ＶＢＥ（Ｑ４）となる。この結果、（３）式のノード電圧ＶＮ２は、次式で表すことができる。
【００１１】
ＶＮ２＝２×ＶＢＥ（Ｑ４）・・・・（４）
トランジスタＱ４のエミッタ面積は、トランジスタＱ１のエミッタ面積のＮ倍であるので、トランジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）と、トランジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ（Ｑ４）との電位差ΔＶＢＥは、次式となる。
ΔＶＢＥ＝ＶＢＥ（Ｑ１）−ＶＢＥ（Ｑ４）・・・・（５）
この（５）式をＶＢＥ（Ｑ４）について解くと、次式となる。
【００１２】
ＶＢＥ（Ｑ４）＝ＶＢＥ（Ｑ１）−ΔＶＢＥ・・・・（６）
（４）式に（６）式を代入すると、（４）式は次式となる。
ＶＮ２＝２｛ＶＢＥ（Ｑ１）−ΔＶＢＥ｝・・・・（７）
抵抗Ｒ３に電流Ｉ４が流れることにより、その抵抗Ｒ３の両端に次式の電圧ＶＲ３が発生する。
ＶＲ３＝Ｉ４×Ｒ３・・・・（８）
抵抗Ｒ２と抵抗Ｒ３の接続点のノード電圧ＶＮ３は、（７）式および（８）式から次式となる。
【００１３】
ＶＮ３＝２｛ＶＢＥ（Ｑ１）−ΔＶＢＥ｝＋（Ｉ４×Ｒ３）・・・・（９）
ここで、ノード電圧ＶＮ１とノード電圧ＶＮ３とはオペアンプ１３に入力されており、オペアンプ１３はそのノード電圧ＶＮ１とノード電圧ＶＮ３とが等しくなるようにＭＯＳトランジスタＭ１〜Ｍ４のゲート電圧を制御する。
すなわち、ノード電圧ＶＮ３がノード電圧ＶＮ１よりも低いときには、オペアンプ１３の出力電位ＰＢが下がるので、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４は増加する。この結果、抵抗Ｒ３の両端の電圧ＶＲ３が増加し、ノード電圧ＶＮ３が上がる。逆に、ノード電圧ＶＮ１がノード電圧ＶＮ３よりも低いときにも同様に動作し、ノード電圧ＶＮ１が上がる。従って、ＶＮ１＝ＶＮ３の電位で安定になる。
【００１４】
従って（２）式と（９）式とから、ＶＮ１＝ＶＮ３とおいて、これを解くと次式が得られる。
２×ΔＶＢＥ＝Ｉ４×Ｒ３・・・・（１０）
このような動作により、出力端子１８から得られる出力電圧Ｖｏｕｔは、（２）式を参照して次式のようになる。
Ｖｏｕｔ＝（Ｉ４×Ｒ２）＋ＶＮ１＝（Ｉ４×Ｒ２）＋｛２×ＶＢＥ（Ｑ１）｝・・・・（１１）
ここで、（１０）式からＩ４を求めると、次式となる。
【００１５】
Ｉ４＝（２×ΔＶＢＥ）／Ｒ３・・・・（１２）
この（１２）式を（１１）式に代入すると、（１１）式は次式となる。
Ｖｏｕｔ＝｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×ＶＢＥ（Ｑ１）｝・・・・（１３）
（１３）式において、ＶＢＥ（Ｑ１）は負の温度係数を持ち、ΔＶＢＥは正の温度係数を持つので、（Ｒ２／Ｒ３）を適当な数値にすることにより、温度係数を打ち消すことができる。
【００１６】
このため、基準電圧発生部１は、温度に依存することなく所望の出力電圧Ｖｏｕｔを発生でき、この出力電圧Ｖｏｕｔが基準電圧として使用される。
ところで、（１１）式を解くと２つの安定点がある。１つは電流Ｉ４がゼロで、ΔＶＢＥ＝ＶＲ３＝０の場合である。２つ目は、正常な値の場合である。その電流Ｉ４＝０の場合を回避するために、スタートアップ回路２を設けている。
なお、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値とを等しくすると、ＶＮ１＝ＶＮ３であってＩ１＝Ｉ４であるので、ＭＯＳトランジスタＭ１のドレインと抵抗Ｒ１の接続点のノード電圧ＶＮ４と、出力電圧Ｖｏｕｔが等しくなる。ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ４で構成された電流源が理想的でない場合（出力抵抗が有限）でも、Ｉ１＝Ｉ４とするために、抵抗Ｒ１が挿入されている。
【００１７】
次に、スタートアップ回路２の動作について説明する。
電圧コンパレータ２１は、電流Ｉ４がゼロの状態において、出力電圧Ｖｏｕｔを基準電圧ＶＲＥＦと比較する。この場合には、出力電圧Ｖｏｕｔが基準電圧ＶＲＥＦよりも低いので、電圧コンパレータ２１は、スイッチ２２をオンにする。これにより、電流源２３はトランジスタＱ１に電流を流す。
この結果、ノード電圧ＶＮ１が上がってノード電圧ＶＮ３を上回るようになるので、オペアンプ１３の出力電位ＰＢが下がる。このため、ＭＯＳトランジスタＭ１〜Ｍ４がオンとなり、ＭＯＳトランジスタＭ１〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始める。すると、出力電圧Ｖｏｕｔが上昇し、基準電圧ＶＲＥＦを上回ると、電圧コンパレータ２１はスイッチ２２をオフとする。
【００１８】
このようなスタートアップ回路２の動作により、基準電圧発生部１に電流が流れ始めると、基準電圧発生部１は電流が流れた状態の安定点で動作が安定するようになる。
【００１９】
【発明が解決しようとする課題】
ところで、従来のスタートアップ回路２では、電流Ｉ４がゼロの状態を出力電圧Ｖｏｕｔに基づいて電圧コンパレータ２１が検出している。
しかし、電流Ｉ４がゼロの状態では出力電圧Ｖｏｕｔは安定しない。このため、リーク電流などに起因して電流Ｉ４がゼロにもかかわらず出力電圧Ｖｏｕｔが上昇し、基準電圧発生部１がスタートアップできない場合があった。
【００２０】
具体的には、出力端子１８に正のリーク電流Ｉｌｅａｋがあると、出力電圧Ｖｏｕｔは次式のようになる。
Ｖｏｕｔ＝（Ｒ３＋Ｒ２）Ｉｌｅａｋ＋２×ＶＢＥ’・・・・（１４）
ここで、ＶＢＥ’は、微小電流時のトランジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）である。
このとき、ノード電圧ＶＮ１に負のリーク電流があると、ノード電圧ＶＮ１は０〔Ｖ〕となり、オペアンプ１３の出力電位ＰＢは電源電圧ＶＤＤとなり、ＭＯＳトランジスタＭ１〜Ｍ４はオフとなる。この状態で、Ｖｏｕｔ＞ＶＲＥＦとなると、スタートアップ回路２は動作せず、出力電圧Ｖｏｕｔは異常電圧のままとなる。
【００２１】
このような不都合を防ぐためには、以下の関係を持たせる必要がある。
異常時のＶｏｕｔ＜ＶＲＥＦ＜正常時のＶｏｕｔ・・・・（１５）
この（１５）式の内容は、次のように表すことができる。
２×ＶＢＥ’＜ＶＲＥＦ＜｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×ＶＢＥ（Ｑ１）｝・・・・（１６）
ここで、（１６）式において、ＶＢＥ（Ｑ１）の電流依存性が小さいとすると、ＶＢＥ’≒ＶＢＥ（Ｑ１）により、基準電位ＶＲＥＦの変動は（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）以内でなければならない。
【００２２】
従って、コンパレータ２１の誤差なども含めると、上記の基準電圧ＶＲＥＦの変動はさらに小さくする必要があり、これを実現することは現実的でないことがわかった。すなわち、基準電圧ＶＲＥＦや電圧コンパレータ２１の精度を上げることは、回路構成を複雑化することにつながる。
そこで、本発明の目的は、上記の点に鑑み、スタートアップ動作を安定に行える上に、その回路構成が簡易であるスタートアップ回路を有する、バンドギャップリファレンス回路を提供することにある。
【００２３】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項６記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、コレクタとベースが接地される第１のトランジスタと、この第１のトランジスタのエミッタに直列に接続されて第１のトランジスタに電流を供給する第１の電流源と、コレクタとベースが接地され、エミッタ面積が前記第１のトランジスタのエミッタ面積のＮ（Ｎは２以上の整数）倍からなる第２のトランジスタと、この第２のトランジスタのエミッタに直列に接続される第１の抵抗及び第２の抵抗と、前記第２のトランジスタのエミッタと前記第１及び第２の抵抗を介して直列に接続され、その第２のトランジスタに電流を供給する第２の電流源と、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位と、前記第１の抵抗と前記第２の抵抗の接続点の電位が同じになるように、前記第１の電流源と前記第２の電流源の各電流を制御する電流制御手段と、を有するバンドギャップリファレンス回路において、前記バンドギャップリファレンス回路を起動させるスタートアップ回路を備え、前記スタートアップ回路は、前記第１または第２の電流源の電流に比例した電流を生成する第３の電流源と、この第３の電流源の生成電流を基準電流と比較しこの比較結果に応じた制御信号を生成する比較手段と、前記制御信号に基づいて前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御する制御手段と、を備えている。
【００２４】
請求項２に記載の発明は、請求項１に記載のバンドギャップリファレンス回路において、前記比較手段は、ドレインとゲートが接続され、ドレインに前記基準電流が供給される第１のＭＯＳトランジスタと、ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ドレインに前記生成電流が供給される第２のＭＯＳトランジスタと、を備え、前記第２のＭＯＳトランジスタのドレイン電圧を前記制御信号として前記制御手段へ出力することを特徴とするものである。
【００２５】
請求項３に記載の発明は、請求項１または請求項２に記載のバンドギャップリファレンス回路において、前記制御手段は第４の電流源を含み、この第４の電流源は前記制御信号に基づいて前記第１のトランジスタに対して電流を供給し、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御するようになっていることを特徴とするものである。
請求項４に記載の発明は、コレクタが接地される第１のトランジスタと、この第１のトランジスタのエミッタに直列に接続されて第１のトランジスタに電流を供給する第１の電流源と、コレクタが接地され、エミッタ面積が前記第１のトランジスタのエミッタ面積のＮ（Ｎは２以上の整数）倍からなる第２のトランジスタと、この第２のトランジスタのエミッタに直列に接続される第１の抵抗及び第２の抵抗と、前記第２のトランジスタのエミッタと前記第１及び第２の抵抗を介して直列に接続され、その第２のトランジスタに電流を供給する第２の電流源と、ベースとコレクタが接地され、エミッタが前記第１のトランジスタのベースに接続される第３のトランジスタと、この第３のトランジスタのエミッタに直列に接続されて第３のトランジスタに電流を供給する第３の電流源と、ベースとコレクタが接地され、エミッタが前記第２のトランジスタのベースに接続され、エミッタ面積が前記第１及び第３のトランジスタのエミッタ面積のＮ倍からなる第４のトランジスタと、この第４のトランジスタのエミッタに直列に接続されて第４のトランジスタに電流を供給する第４の電流源と、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位と、前記第１の抵抗と前記第２の抵抗の接続点の電位が同じになるように、前記第１の電流源、前記第２の電流源、前記第３の電流源、及び前記第４の電流源の各電流を制御する電流制御手段と、を有するバンドギャップリファレンス回路において、前記バンドギャップリファレンス回路を起動させるスタートアップ回路を備え、前記スタートアップ回路は、前記第１、第２、第３または第４の電流源の電流に比例した電流を生成する第５の電流源と、この第５の電流源の生成電流を基準電流と比較しこの比較結果に応じた制御信号を生成する比較手段と、前記制御信号に基づいて前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御する制御手段と、を備えている。
請求項５に記載の発明は、請求項４に記載のバンドギャップリファレンス回路において、前記比較手段は、ドレインとゲートが接続され、ドレインに前記基準電流が供給される第１のＭＯＳトランジスタと、ゲートが前記第１のＭＯＳトランジスタのゲートと接続され、ドレインに前記生成電流が供給される第２のＭＯＳトランジスタと、を備え、前記第２のＭＯＳトランジスタのドレイン電圧を前記制御信号として前記制御手段へ出力することを特徴とするものである。
請求項６に記載の発明は、請求項４または請求項５に記載のバンドギャップリファレンス回路において、前記制御手段は第６の電流源を含み、この第６の電流源は前記制御信号に基づいて前記第１のトランジスタに対して電流を供給し、前記第１のトランジスタのエミッタと前記第１の電流源の接続点の電位を制御するようになっていることを特徴とするものである。
このような構成からなる本発明によれば、スタートアップ回路がスタートアップ動作を安定に行える上に、その回路構成が簡易となる。
【００２６】
【発明の実施の形態】
以下、本発明のバンドギャップリファレンス回路の実施形態について、図面を参照して説明する。
図１は、本発明のバンドギャップリファレンス回路の第１実施形態の構成を示すブロック図である。
この第１実施形態に係るバンドギャップリファレンス回路は、図１に示すように、基準電圧を発生する基準電圧発生部１と、この基準電圧発生部１のスタートアップさせるためのスタートアップ回路３とを備え、図３のスタートアップ回路２をスタートアップ回路３に置き換えたものである。
【００２７】
従って、以下の説明では、基準電圧発生部１についてはその詳細な説明を省略し、スタートアップ回路３について主に説明する。
基準電圧発生部１は、図３に示す基準電圧発生部１と同様に構成される。すなわち、基準電圧発生部１は、図１に示すように、ＰＮＰ型のトランジスタＱ１、Ｑ２をダーリントン接続したダーリントン回路１１と、ＰＮＰ型のトランジスタＱ３、Ｑ４をダーリントン接続したダーリントン回路１２と、電流制御手段として機能するオペアンプ（演算増幅器）１３と、電流源として機能するＰチャネル型のＭＯＳトランジスタＭ１〜Ｍ４と、抵抗Ｒ１〜Ｒ３とを、少なくとも備えている。
【００２８】
ここで、トランジスタＱ１とトランジスタＱ２のサイズは同一であり、トランジスタＱ３とトランジスタＱ４のサイズは同一である。また、トラジスタＱ３、Ｑ４のエミッタ面積は、トランジスタＱ１、Ｑ２のエミッタ面積のＮ（Ｎは正の整数）倍である。さらに、ＭＯＳトランジスタＭ１〜Ｍ４の各サイズは同一である。
スタートアップ回路３は、図１に示すように、基準電圧発生部１の内部電流に比例する電流を生成するための電流源３１と、比較手段としての電流コンパレータ（電流比較器）３２と、スイッチ３３と、電流源３４とを備えている。
【００２９】
電流源３１は、ＭＯＳトランジスタＭ５からなり、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流に比例した電流を生成するものであり、この生成電流をコンパレータ３２に供給するようになっている。
このために、ＭＯＳトランジスタＭ５のソースは、電源電圧ＶＤＤが供給されるようになっている。また、ＭＯＳトランジスタＭ５のゲートは、ＭＯＳトランジスタＭ１〜Ｍ４のゲートに共通接続され、オペアンプ１３の出力電圧が供給されるようになっている。さらに、ＭＯＳトランジスタＭ５のドレインは、電流コンパレータ３２のＭＯＳトランジスタＭ７のドレインに接続されている。
【００３０】
電流コンパレータ３２は、ＭＯＳトランジスタＭ５に流れる電流をＩ５を、基準電流ＩＲＥＦと比較し、その比較の結果に応じてスイッチ３３をオンオフ制御するものである。
このために、電流コンパレータ３２は、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ７とからなり、この両ＭＯＳトランジスタＭ６、Ｍ７がカレントミラーを構成している。すなわち、ＭＯＳトランジスタＭ６は、ソースが接地されるとともに、ゲートがＭＯＳトランジスタＭ７のゲートに接続されている。また、ＭＯＳトランジスタＭ６のドレインには、基準電流ＩＲＥＦが供給されるようになっている。さらに、ＭＯＳトランジスタＭ７は、ソースが接地されるとともに、ゲートがＭＯＳトランジスタＭ６のゲートに接続されている。また、ＭＯＳトランジスタＭ７のドレインには、ＭＯＳトランジスタＭ５に流れる電流Ｉ５が供給されるようになっている。
【００３１】
スイッチ３３は、電流コンパレータ３２の出力によりオンオフ制御されるＭＯＳトランジスタなどの電子スイッチからなる。このスイッチ３３は、その一端がトランジスタＱ１のエミッタと抵抗Ｒ１との共通接続点に接続され、その他端が電流源３４に接続されている。電流源３４には、電源電圧ＶＤＤが供給されるようになっている。このため、スイッチ３３がオンすると、電流源３４から所定の電流がトランジスタＱ１に供給されるようになっている。
【００３２】
次に、このような構成からなる第１実施形態のスタートアップ回路３の動作について説明する。
基準電圧発生部１をスタートアップさせるスタートアップ時において、電流源３１であるＭＯＳトランジスタＭ５は、基準電圧発生部１の内部に流れる電流として、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４に比例する電流を検出する。この時には、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４はゼロであるので、ＭＯＳトランジスタＭ５に流れる電流Ｉ５もゼロとなる。
【００３３】
電流コンパレータ３２では、ＭＯＳトランジスタＭ６、Ｍ７はカレントミラーの関係にあるので、ＭＯＳトランジスタＭ７にＭＯＳトランジスタＭ６に流れると同様の電流ＩＲＥＦを流そうとする。しかし、電流Ｉ５がゼロであり、ＩＲＥＦ＞Ｉ５の関係にある。このため、ＭＯＳトランジスタＭ７には電流が供給されず、電流コンパレータ３２の出力電圧ＶＣは、「Ｈ」レベルとなる。これにより、スイッチ３３がオンするので、電流源３４はトランジスタＱ１に電流を供給する。
【００３４】
この結果、ノード電圧ＶＮ１が上がってノード電圧ＶＮ３を上回るようになるので、オペアンプ１３の出力電位ＰＢが下がる。このため、ＭＯＳトランジスタＭ１〜Ｍ４がオンとなり、ＭＯＳトランジスタＭ１〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始める。このとき、ＭＯＳトランジスタＭ５もオンとなる。
ＭＯＳトランジスタＭ１〜Ｍ４の電流Ｉ１〜Ｉ４は増加していくが、これに伴ってＭＯＳトランジスタＭ５の電流Ｉ５も増加していく。そして、電流Ｉ５が、ＩＲＥＦ＜Ｉ５となって、基準電流ＩＲＥＦを上回ると、電流コンパレータ３２の出力電圧ＶＣは、「Ｌ」レベルとなる。これにより、スイッチ３３がオフするので、電流源３４からトランジスタＱ１への電流の供給が停止される。
【００３５】
このようなスタートアップ回路３の動作により、基準電圧発生部１に電流が流れ始めると、オペアンプ１３の動作により、基準電圧発生部１は電流が流れた状態の安定点で動作が安定するようになる。
以上説明したように、この第１実施形態によれば、スタートアップ回路３が、基準電圧発生部１の内部電流を検出し、その検出電流を基準電流と比較し、その比較結果に基づいて基準電圧発生部１のスタートアップを行うようにした。このため、多少のリーク電流があっても基準電圧発生部１のスタートアップ動作を安定化できる。
【００３６】
また、リーク電流と正常動作時の電流には大差があるので、基準電流の精度が低くても問題がなく、スタートアップ回路３の電流コンパレータ３２の誤差を大きくすることができる。このため、スタートアップ回路３を簡易な回路構成で実現できる。
さらに、この第１実施形態のスタートアップ回路３では、従来のスタートアップの方法と併用するようにしたので、さらに安定したスタートアップを実現することができる。
【００３７】
次に、本発明のバンドギャップリファレンス回路の第２実施形態について、図２を参照して説明する。
この第２実施形態に係るバンドギャップリファレンス回路は、図２に示すように、基準電圧を発生させる基準電圧発生部１Ａと、この基準電圧発生部１Ａをスタートアップさせるためのスタートアップ回路３とからなり、図１の基準電圧発生部１を基準電圧発生部１Ａに置き換えたものである。
【００３８】
従って、以下の説明では、スタートアップ回路３についてはその詳細な説明を省略し、基準電圧発生部１Ａについて主に説明する。
基準電圧発生部１Ａは、図１に示す基準電圧発生部１のダーリントン回路１１、１２を、図２に示すように単一のＰＮＰ型のトランジスタＱ５、Ｑ６に置き換え、これに伴ってＭＯＳトランジスタＭ２、Ｍ３を省略するようにしたものである。
【００３９】
すなわち、基準電圧発生部１Ａは、図２に示すように、トランジスタＱ５、Ｑ６と、電流制御手段として機能するオペアンプ１３と、トランジスタＱ５、Ｑ６の電流源として機能するＰチャネル型のＭＯＳトランジスタＭ１、Ｍ４と、抵抗Ｒ１〜Ｒ３とを備えている。
ここで、トラジスタＱ６のエミッタ面積は、トランジスタＱ５のエミッタ面積のＮ（Ｎは正の整数）倍である。
【００４０】
スタートアップ回路３は、電流源３１と、比較手段としての電流コンパレータ３２と、スイッチ３３と、電流源３４とを備えている。従って、このスタートアップ回路は、その構成が図１のスタートアップ回路３と同様である。
ただし、このスタートアップ回路３は、スタートアップ時に、トランジスタＱ５に流れる電流を制御するようになっている点が異なる。
このような構成からなる第２実施形態によれば、第１実施形態と同様の効果を得ることができる。
【００４１】
なお、上記の実施形態では、基準電圧発生部１、１Ａに抵抗Ｒ１を含むようにしたが、抵抗Ｒ１は省略するようにしても良い。
また、上記の実施形態では、スタートアップ回路３に電流源３４を含むようにした。しかし、その電流源３４に代えて電圧源にするようにしても良く、または電流源３４を省略してスイッチ３３の一端に電源電圧ＶＤＤを供給するようにしても良い。
【００４２】
【発明の効果】
以上説明したように、本発明では、スタートアップ回路が、基準電圧発生部の内部電流を検出し、その検出電流を基準電流と比較し、その比較結果に基づいて基準電圧発生部のスタートアップを行うようにした。
このため、本発明によれば、スタートアップ回路がスタートアップ動作を安定に行える上に、その回路構成が簡易となる。
【図面の簡単な説明】
【図１】本発明のバンドギャップリファレンス回路の第１実施形態の構成を示す回路図である。
【図２】本発明のバンドギャップリファレンス回路の第２実施形態の構成を示す回路図である。
【図３】従来のバンドギャップリファレンス回路の構成を示す回路図である。
【符号の説明】
Ｑ１〜Ｑ６  トランジスタ
Ｍ１〜Ｍ４  ＭＯＳトランジスタ（電流源）
Ｒ１〜Ｒ３  抵抗
１、１Ａ  基準電圧発生部
３  スタートアップ回路
１１、１２  ダーリントン回路
１３  オペアンプ（電流制御手段）
１８  出力端子
３１  電流源
３２  電流コンパレータ
３３  スイッチ
３４  電流源
【図１】
0004397562.tif 000002
【図２】
0004397562.tif 000003
【図３】
0004397562.tif 000004