(57)【特許請求の範囲】
【請求項１】
ＰチャンネルトランジスタとＮチャンネルトランジスタを共に備えて使用するポリシリコン形薄膜トランジスタ液晶表示装置の薄膜トランジスタ製造方法において、
ガラス基板にポリシリコン層を積層し、アクティブ領域のみに残るパターニングを行う第１段階と、
ゲート絶縁膜とゲート膜を積層する第２段階と、
前記ゲート膜を、同一のパターニングによって、ＰまたはＮチャンネルトランジスタ領域ではゲート膜を残存させ、これと異なるチャンネルのトランジスタ領域ではゲート膜をゲートパターンに形成し、すべての残留ゲート膜が連結されるように補助ゲートパターンを形成する第３段階と、
前記残留ゲート膜をイオン注入マスクとしてＮ形またはＰ形の不純物イオンを注入する第４段階と、
前記残留ゲート膜の上に、導体ゲート補助膜を積層し、同一のパターニングによって、ＮまたはＰチャンネルトランジスタ領域では前記ゲートパターンと前記アクティブ領域を保護するように導体ゲート補助膜を残存させ、これと異なるチャンネルトランジスタ領域では導体ゲート補助膜としてゲート疑似パターンを形成し、すべての残留ゲート補助膜が電気的に連結されるように補助ゲート疑似パターンを形成する第５段階と、
前記残留ゲート補助膜をエッチングマスクとしてゲート膜をエッチングしてＰまたはＮチャンネルトランジスタ領域のゲートパターンを形成し、前記補助ゲートパターンを除去する第６段階と、
前記残留ゲート補助膜をイオン注入マスクとして前記第４段階で注入したイオンと異なるＰ形またはＮ形の不純物イオンを注入する第７段階と、
前記残留ゲート補助膜をエッチングにより除去する第8段階とを備えることを特徴とする薄膜トランジスタ製造方法。
【請求項２】
Ｐチャンネルトランジスタ構造がまず形成され、前記Ｎチャンネルトランジスタ領域で前記残留ゲート補助膜をエッチングマスクとしてゲート膜をエッチングする際に、前記 導体ゲート補助膜と前記ゲート膜に対してエッチング選択比が大きいエッチング物質を使用して等方性エッチングをして前記Ｎチャンネルトランジスタ領域のゲートパターンの幅が前記ゲート疑似パターンの幅より一定間隔狭く形成する請求項１に記載の薄膜トランジスタ製造方法。
【請求項３】
前記残留ゲート補助膜を除去する段階後にＮ形不純物を低濃度にドーピングして前記ＮチャンネルトランジスタでＬＤＤ（Light Doped Drain）構造を形成する第９段階をさらに備える請求項１に記載の薄膜トランジスタ製造方法。
【請求項４】
前記ゲート膜はアルミニウムを含んでいる金属材質で形成し、前記導体ゲート補助膜はクロムで形成する請求項１に記載の薄膜トランジスタ製造方法。
【請求項５】
Ｎチャンネルトランジスタ構造がまず形成される請求項１に記載の薄膜トランジスタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置（Liquid Crystal Display: 以下、ＬＣＤとする）や有機ＥＬ(Electroluminescence)表示装置のような表示装置のために絶縁層上に形成される薄膜トランジスタ製造方法に関して、特に導体をイオン注入マスクとして使用する段階を有する薄膜トランジスタ（Thin-Film Transistor: 以下、ＴＦＴとする）製造方法に関するものである。
【０００２】
【従来の技術】
最近、表示装置に関連して一番活発に発展している分野はＬＣＤ分野といえ、特にアクティブマトリックス形態のＴＦＴ  ＬＣＤ分野の発展は目立っていることである。ＬＣＤは概略的に２枚の基板の間に液晶を注入し、基板の内側に形成される２電極へ電圧を印加してそれらの間に存在する液晶の配列を調節することにより、基板に取り付けられる偏光板との関係で光を透過させるとか遮断させるとかする原理を利用することである。ＴＦＴ  ＬＣＤは表示装置の画面をなす個々の画素の電極を非線形素子であるトランジスタを利用して調節するもので、この際トランジスタは半導体薄膜を利用してＬＣＤのパネルをなすガラス基板上に形成される。
【０００３】
また、有機ＥＬ表示装置の駆動素子を形成する際にＴＦＴを用いる場合もあるので、ＴＦＴは表示装置にだんだん幅広く使用され得るようになった。
【０００４】
半導体基板に形成される一般の半導体装置とは違って、ＬＣＤや有機ＥＬの薄膜トランジスタは不導体のガラス基板に薄膜半導体層を積層し、これを用いて形成される。これにより、ＭＯＳ（Metal Oxide Silicon）形トランジスタでゲートが逆転されて半導体膜の下部に位置するボトムゲート形も可能である。この場合、ソース／ドレイン領域のための半導体膜のドーピングは膜形成過程で不純物ソースガスを投入して遂行されるのが一般的である。
【０００５】
一方、トップゲート形トランジスタではアクティブ領域の形成のための半導体薄膜が形成されてから、その上にゲート絶縁膜の積層及びゲートパターンが形成される。そして、ソース／ドレイン領域の形成のための不純物のドーピングがゲートパターンをイオン注入マスクとするイオン注入過程を通じて行われる。イオン注入はトランジスタ構造を形成する重要工程で、注入される不純物の種類にしたがってトランジスタがＰ形であるかＮ形であるかが決定される。
【０００６】
イオン注入のためには、通常、工程チャンバにソースガスを流し、高周波電界を印加するなどの方式でプラズマを形成し、これを一定電圧に加速させて基板上に注入させる方法を使用するが、基板全面に対して共にイオン注入をする方式と、スリットを形成し、このスリットを基板上に動きながらスリットを通じて不純物イオンが基板に注入されるようにする方式とが使用される。
【０００７】
ところが、ゲートパターンをイオン注入マスクとして基板の半導体層にイオン注入を行う場合、ゲートパターンのような隔離された導電性パターンにイオン注入による電荷が蓄積されて回りの他のゲートパターンとの間に瞬間的に放電されつつ周辺構造を破壊させる静電破壊現象を示す。この際、ゲートパターンはトランジスタ素子のゲート電極とゲートパッド及びこれらを連結するゲートラインを含み、以後の他の層との配線を考慮して多数の片で存在し、これら片のサイズは多様に存在する。ゲートパターン間の放電現象は、特に基板に大きく形成されるゲートパターンと狭い領域に局在する小さいゲートパターンとの間にアクティブ領域がある際に主に発生する。
【０００８】
図１は、従来においてゲートパターンの間に放電による静電破壊が発生する場合を示す工程基板の一部分に対する平面図である。この例の損傷は、ポリシリコンＴＦＴ  ＬＣＤのＰチャンネルトランジスタ領域に対してＰ形不純物のｄｉ-ｂｏｒｏｎ（たいてい、Ｂ2Ｈ6とＨ2の混合物ガス）をプラズマ化して加速エネルギ５０〜６５KeV、ドズ(Does)量５×１０15/cm2水準にイオン注入する際に生じる。上部の２つの長い横線は大きなゲートパターンを示し、コ字形のパターンは小さいゲートパターンを示す。そして、ゲートパターンを横切って縦に形成された長方形はアクティブ領域である。アクティブ領域が介在された状態で大きいゲートパターンと小さいゲートパターンが対向している部分にある数個の黒い点は静電破壊部分を示す。
【０００９】
この破壊部分ではゲートパターンとアクティブ領域をなす半導体層の間に大抵シリコン酸化膜に形成されるゲート絶縁膜が損傷され絶縁破壊が生じ、放電時に半導体層に沿って大量の電流が一時に流れるので、半導体層が一部溶けて固まり(agglomeration)、あるいは揮発されてなくなる。したがって、この部分でトランジスタの機能は遂行されず、特にこの部分が画素部の回りに形成される周辺回路部のシフトレジスタを構成しているトランジスタの場合には、連結されつつある信号が次の列や行に伝達されないので、次の部分の画面が表示されないなどの大変な欠点をもたらすようになる。
【００１０】
図２〜図５は、従来のポリシリコン形ＬＣＤにおいてトップゲード形ＴＦＴの形成過程の一部を示す工程平面図である。図面において、全体基板のパターンのうち周辺回路部の一部領域のみを概念的に示し、図面上部はＰチャンネルトランジスタ領域を、図面下部はＮチャンネルトランジスタ領域を示す。まず、アクティブ領域２１０、２３０が形成され、ゲートライン及びゲートパッドを含むゲートパターン４１０、４３０が多様な形態に形成される。Ｐチャンネルトランジスタ領域のイオン注入をしてＰチャンネルトランジスタのソース／ドレイン領域２３１を形成するときは、Ｎチャンネルトランジスタのアクティブ領域２１０はイオン注入マスク５０に覆われる（図４）。Ｎチャンネルトランジスタ領域のソース／ドレイン領域２１１を形成する際は、Ｐチャンネルトランジスタ領域のソース／ドレイン領域２３１はイオン注入マスク６０に覆われ保護される（図５）。
【００１１】
基板上のすべてのトランジスタが正常に作動するために基板全面に対して均等にイオン注入を行い、実際に工程結果を見れば全体的に均等なイオン注入濃度を示している。したがって、単位面積当たりイオン注入量が同一なので、面積の差異にしたがってパターン間に電荷蓄積量による大きい電圧差が発生する理由はない。それにもかかわらず、イオン注入工程でこのようなパターン間放電及び絶縁破壊現象が生じることは、工程中の一時的な領域別イオン注入量の偏差ためである。
【００１２】
ゲートパターンの面積差異による電圧差が発生し、パターン間放電時に絶縁破壊などの損傷が発生することを防ぐために、パターン設計段階で隣接したゲートパターンのサイズを類似にする方法も考えられる。実験によれば、このような方法によりゲートパターン間の放電による損傷発生率を低下するこたができる。しかし、このような設計方法は以後データ配線との関係を考慮して配線長さと位置などを同時に考慮すべきなど設計上多くの制約を有する。また、イオン注入工程の条件により効果を得られないときもあって、イオン注入時にゲートパターン間の放電による損傷が問題となる。
【００１３】
【発明が解決しようとする課題】
したがって本発明の目的は、イオン注入段階での隔離された導電パターンの間で放電が発生し、絶縁破壊が起こって素子機能を遂行することができないことを防ぐ液晶表示装置のための新たな薄膜トランジスタ製造方法を提供することである。
【００１４】
【課題を解決するための手段】
このような目的を達成するために本発明は、ＴＦＴの製造において、電気的に孤立した複数の導体パターンをイオン注入マスクとして利用してイオン注入実施の段階に加え、前記イオン注入する前に前記導体パータンを相互に連結する補助導体パータを設ける段階と、前記イオン注入を実施した後前記補助導体パターンを除去する段階とを備えることを特徴とする。
【００１５】
本発明において、イオン注入を実施する段階が複数回存在すれば、各イオン注入段階毎に補助導体パターンを設けて除去する段階を追加させるのが安定的である。しかし、実際的にイオン注入工程でいずれの物質をソースガスとして使用し、どのくらいのレベルのエネルギで加速させるか、どの程度のドズ量にイオン注入を実施するか等の条件により、Ｐ形不純物イオン注入段階で放電による静電破壊現象が深刻化することもあり、あるいはその反対にＮ形不純物イオン注入段階で静電破壊現象が深刻化することもある。また、イオン注入マスクとして使用される物質が導体の中でも導電性が優れた金属であるか、半導体性物質であるかに応じて静電破壊の程度が大きく異なるようになる。したがって、静電破壊が容易に生じる一部イオン注入段階のみ、例えばイオン注入マスクが金属となった場合のみ補助パターンを形成して使用することもできる。
【００１６】
数段階で同一な補助導体パターンが利用可能であれば、各イオン注入段階毎に除去せず反復して使用することもできる。但し、補助導体パターンがアクティブ領域の上に形成されてソース/ドレイン形成を妨害しないように形成されなければならないし、各イオン注入段階で使用された補助導体パターンは最終的に残るようになると、元の計画したパターンと違うようになって機能の異常をもたらすので、イオン注入が完了した状態では電気的に分離されるべきパターンが連結されることがないように取り除く。
【００１７】
そして、補助導体パターンを設けたり除去したりする段階は別途の一つの段階からなることも可能であるが、工程の設計上イオン注入マスクをなす導体パターンの設置または除去及び他の工程段階で共に実施されることが望ましい。
【００１８】
本発明では、イオン注入マスクとして使用される導体パターン及び連結のための補助導体パターンの導体概念は電子や正孔などの電流キャリアの移動度を基にする概念で、場合によってはポリシリコンのような半導体も不純物のドーピングや温度条件にしたがって導体範疇に含むことが可能である。一方、不導体の場合はイオン注入により電荷が蓄積される場合にも内在される電荷が瞬間的な放電を起こす程度に十分に速く移動されないので、放電による損傷の恐れもなく本発明に言及されたパターン連結の意味もなくなる。イオン注入マスクとして使用される導体パターンはイオン注入工程において必ず最上層に露出される必要はない。
導体パターンの上にフォトレジストや他の物質が存在する場合にも導体パターンが実質的にイオン注入マスクの役割をする場合、本発明は適用されうる。
【００１９】
【発明の実施の形態】
以下、添付した図面を参照して、ポリシリコン形ＴＦＴ  ＬＣＤにおける実施形態を通じて詳細に説明する
【００２０】
本実施形態の理解のために、まず、ポリシリコン形ＬＣＤの一般的性質を説明する。ポリシリコンはアモルファスシリコンに比べてキャリアの移動度が一層大きく、したがって駆動回路用ＩＣを製作するためにも使用可能である。したがって、ポリシリコンをＬＣＤパネルのＴＦＴ形成のための半導体薄膜として使用するポリシリコン形ＬＣＤの場合、一連の工程を通じて同一なガラス基板に画素電極のためのＴＦＴ素子と駆動回路用ＴＦＴ素子を共に形成することができる。これはＬＣＤ製作でモジュール工程の費用を低減する効果があると共に、ＬＣＤの消費電力を低減する。
【００２１】
ただし、ポリシリコンを使用する場合、ガラス基板にポリシリコン薄膜を形成するためには、まずアモルファスシリコン薄膜を低温ＣＶＤ工程を通じて形成し、ここにレーザ光線を照射するなどの結晶化のための付加工程が必要である。また、キャリアの移動度が高いので形成されるトランジスタでゲート電圧がオフとなる瞬間漏洩電流（OFF current）が過度に流れて画素部で十分な電界を維持させないという問題がある。このような、漏洩電流の発生を抑制するためにＴＦＴのソース及びドレイン領域とチャンネルとの接合部に不純物濃度が低くイオン注入したＬＤＤ（Lightly Doped Drain）領域または不純物イオン注入が行われないオフセット領域を置いて漏洩電流に対する障壁(barrier)として作用するようにする方法を一般に使用する。そして、ＮチャンネルとＰチャンネルの薄膜トランジスタを一つの基板に形成しなければならないので、Ｎチャンネル薄膜トランジスタを形成する間にＰチャンネルはイオン注入を防ぐために保護層でシーリングされ、Ｐチャンネル薄膜トランジスタを形成する間にはＮチャンネル領域も保護層でシーリングされなければならない。以上のポリシリコン形ＬＣＤに対する性質を考慮して実施形態を説明する。
【００２２】
図６〜図９は本発明の実施形態であり、ポリシリコン形ＬＣＤでトップゲート形ＴＦＴ形成過程の一部を示す工程平面図である。図面の工程段階を通じる結果パターンは従来の例を示す図２〜５の工程段階を通じる結果パターンに類似する。
【００２３】
図１０〜図１４は工程段階の理解をよりよくするための工程断面図であり、図６〜図９の各図面でＡ-Ａ’切断線によって切断された面を示す。
【００２４】
図１０は図６に該当する工程断面図であり、ガラス基板１０に別途のバッファパターンなしにポリシリコン層５００Å〜８００Åを積層してから、フォトリソグラフィとエッチングを通じてアクティブ領域２１０、２３０にパターニングし、ゲート絶縁膜３００を積層した状態を示す。たいてい基板にまずブロッキング層としてシリコン酸化膜が２０００Å積層され、その上にポリシリコン層が形成されることが一般的である。ポリシリコン層はアモルファスシリコンを蒸着させた後、レーザ結晶化作業を通じて形成するものである。
【００２５】
図１１は図７に該当する工程断面図であり、図１０の状態でゲート膜４００を積層し、フォトリソグラフィとエッチング工程を通じてＰチャンネルトランジスタ領域のゲートパターン４３０を形成した状態を示す。ゲート絶縁膜３００はシリコン酸化膜を１０００Å程度積層して形成し、ゲート膜４００は主にアルミニウムネオディミウム（ＡｌＮｄ）のようなアルミニウム含有金属を２０００Å〜３０００Å積層して形成する。この状態で、ｄｉ−ｂｏｒｏｎなどＰ形不純物のイオン注入が加速エネルギ５０〜６５KeV、ドズ量５×１０15/cm2水準に基板全面にかけて行われる。このとき、Ｎチャンネルトランジスタ領域はゲート膜４００に全体が覆われている状態であり、Ｐチャンネルトランジスタ領域のすべてのゲートパターン４３０とＮチャンネルトランジスタ領域を覆っているゲート膜４００は図７に示すようにゲート膜からなる補助パターン４４０を通じて電気的に連結されている。
【００２６】
図１２は図８に該当する工程断面図であり、図１１の状態でゲート膜４００とエッチング選択比を高くすることができる導体材質でゲート補助膜４０を積層し、フォトリソグラフィとエッチング工程を通じてゲート補助膜からなったＮチャンネルトランジスタ領域のゲートパターン４１を形成する（図１２）。続けてこれをエッチングマスクとする等方性エッチングによってゲート膜からなったＮチャンネルトランジスタ領域のゲートパターン４１０を形成する（図１３）。この際、ゲート補助膜パターンの形成に使用されるフォトレジストパターンはエーシング(ashing)などを通じて既に除去されている。ゲート補助膜４０は主にクロムを使用することができ、Ｎチャンネルトランジスタ領域のゲートパターン４１０を形成するためのエッチングでアンダカットをなす形態やイオン注入後のアニーリング段階での問題点がない金属を使用するのが望ましい。
【００２７】
また、図７においてゲート膜からなる補助パターン４４０はこの段階でゲート補助膜パターンにより保護されないので、Ｎチャンネルトランジスタ領域のゲート膜からなったゲートパターン４１０をエッチング形成する過程でエッチング除去され、その後Ｐチャンネル領域のゲートパターン４３０間とのゲート膜層での連結はなくなり、ゲートパターンが連結されることによる機能異常の恐れはない。
【００２８】
この状態でフォスフィン(たいていＰＨ3とＨ2の混合物ガス)などをソースガスとするプラズマを形成し、Ｎ形不純物イオンを加速電極に加速させて加速エネルギー８０KeV〜９５KeV、ドズ量５×１０15/cm2水準にイオン注入を基板全面にかけて実施する。この際、Ｐチャンネルトランジスタ領域にまず形成されたゲートパターン４３０及びソース／ドレイン領域２３１はゲート補助膜４０で覆われて保護され、Ｎチャンネルトランジスタ領域のゲート補助膜からなるすべてのゲートパターン４１と、Ｐチャンネルトランジスタ領域のゲートパターンとアクティブ領域を保護しているゲート補助膜４０は図８に示すようにＮチャンネルトランジスタ領域でゲート補助膜からなるゲートパターン４１を形成させる際、共に形成した補助パターン４４を通じて電気的に連結されている。
【００２９】
また、本実施形態ではＮチャンネルトランジスタ領域でゲート膜からなったゲートパターン４１０を形成する等方性エッチング段階でゲート補助膜からなったゲートパターン４１の下側にアンダカットがなされ、イオン注入の際にゲート補助膜からなったゲートパターン４１がイオン注入マスクの役割をするので、ゲート補助膜からなったゲートパターン４１とゲート膜からなったゲートパターン４１０の幅の差異だけ、ゲート膜からなったゲートパターン両方にイオン注入が行われないオフセット領域が存在するようになる。オフセット領域の幅はたいてい０.５〜１.５μm程度で、本実施例では１μm程度に形成するが、後で形成される低濃度ドーピング領域のＬＤＤ領域に低濃度ドーピングが遂行されずオフセット領域に残った場合、その幅は一層減少するようになる。
【００３０】
図１４は図９に該当する工程断面図であり、図１２の状態でゲート補助膜からなったすべての残余パターンを選択的に除去してＮチャンネル及びＰチャンネルトランジスタ領域でＭＯＳトランジスタ構造を形成した状態を示す。選択的に、この状態でＮ形不純物を低いドズ量１０12/cm2水準に基板全面にかけてイオン注入して前記のオフセット領域２１４をドーピングすることにより、ＮチャンネルトランジスタにＬＤＤ構造を形成させうる。この際、ドーピング濃度は低いので、Ｐチャンネルトランジスタ領域にはあまり影響しない。
【００３１】
ゲート補助膜からなる残余パターンを除去する段階で、ゲート補助膜からなった補助パターン４４も共に除去されてパターン間の連結による機能異常の問題は解決される。
【００３２】
以上、本実施形態はＰ形トランジスタ構造をまず形成し、Ｎ形トランジスタを形成しているが、順番を変えて形成することも可能である。但し、ゲートエッチング用パターンが形成された状態でゲートパターンをエッチングする際にアンダカットを用いることはＮ形に限定すれば十分である。
【００３３】
イオン注入工程後にレーザを利用してポリシリコン層の活性化のためのアニーリングを実施するようになる。この段階を通じて、イオン注入によるポリシリコン層の構造的な損傷を補償し、注入された不純物粒子の拡散が円滑に行われる。
そして、層間絶縁膜を形成し、コンタクトのためのパターニングを完了したあとコンタクトと配線のための金属層を積層し、配線パターニングをするようになる。
【００３４】
以上の例からポリシリコン形ＬＣＤの駆動回路部に存在可能である一部パターンに対して考察したが、実際のＬＣＤパネルでは問題部分が画素部にも存在し、絶縁材質上に形成される薄膜トランジスタの全般、特に広い面積にかけて形成される表示装置用薄膜トランジスタの全般にかけて多様な形態の問題部分が存在する。したがって、本発明で損傷が主に発生する相互放電がなされるパターン間のみに補助導体パターンを形成して使用することもできる。しかし、このような場合、他のパターン間に問題が発生することもあるので、本発明で一つの放電による損傷も生じないようにするためにはイオン注入段階でイオン注入マスクとなるパターンがすべて電気的に連結されるのが望ましい。
【００３５】
【発明の効果】
本発明によると、イオン注入段階で電荷粒子が注入される電気的に孤立した導体パターン間に電位差が発生し、この電位差により急激に放電し素子構造に損傷が発生し、素子の機能が破壊される現像を防ぐことができる。
【図面の簡単な説明】
【図１】従来において、ゲートパターン間に放電による静電破壊が発生する実施形態を示す工程基板の一部分に対する平面図。
【図２】従来のポリシリコン形ＬＣＤでトップゲート形ＴＦＴの形成過程の一部を示す工程平面図（その１）。
【図３】従来のポリシリコン形ＬＣＤでトップゲート形ＴＦＴの形成過程の一部を示す工程平面図（その２）。
【図４】従来のポリシリコン形ＬＣＤでトップゲート形ＴＦＴの形成過程の一部を示す工程平面図（その３）。
【図５】従来のポリシリコン形ＬＣＤでトップゲート形ＴＦＴの形成過程の一部を示す工程平面図（その４）。
【図６】本発明の実施形態として、ポリシリコン形ＬＣＤでトップゲート形ＴＦＴ形成過程の一部を示す工程平面図（その１）。
【図７】本発明の実施形態として、ポリシリコン形ＬＣＤでトップゲート形ＴＦＴ形成過程の一部を示す工程平面図（その２）。
【図８】本発明の実施形態として、ポリシリコン形ＬＣＤでトップゲート形ＴＦＴ形成過程の一部を示す工程平面図（その３）。
【図９】本発明の実施形態として、ポリシリコン形ＬＣＤでトップゲート形ＴＦＴ形成過程の一部を示す工程平面図（その４）。
【図１０】工程段階の理解をよくするための工程断面図で、図６のＡ‐Ａ’切断線によって切断された面を示す図。
【図１１】工程段階の理解をよくするための工程断面図で、図７のＡ‐Ａ’切断線によって切断された面を示す図。
【図１２】工程段階の理解をよくするための工程断面図で、図８のＡ‐Ａ’切断線によって切断された面を示す図（その１）。
【図１３】工程段階の理解をよくするための工程断面図で、図８のＡ‐Ａ’切断線によって切断された面を示す図（その２）。
【図１４】工程段階の理解をよくするための工程断面図で、図９のＡ‐Ａ’切断線によって切断された面を示す図。
【符号の説明】
４０                    ゲート補助膜
４１、４１０、４３０    ゲートパターン
４４、４４０：          補助パターン
２１０、２３０：        アクティブ領域
２１１、２３１：        ソース／ドレイン領域
２１４                  オフセット領域
３００                  ゲート絶縁膜
４００                  ゲート膜
５０、６０              イオン注入マスク
【図１】
0004566388.tif 000002
【図２】
0004566388.tif 000003
【図３】
0004566388.tif 000004
【図４】
0004566388.tif 000005
【図５】
0004566388.tif 000006
【図６】
0004566388.tif 000007
【図７】
0004566388.tif 000008
【図８】
0004566388.tif 000009
【図９】
0004566388.tif 000010
【図１０】
0004566388.tif 000011
【図１１】
0004566388.tif 000012
【図１２】
0004566388.tif 000013
【図１３】
0004566388.tif 000014
【図１４】
0004566388.tif 000015