(57)【特許請求の範囲】
【請求項１】
ディジタルの入力データをアナログの出力電圧に変換するＤＡ変換装置において、
それぞれに対応して設けられた電流をモニタ電圧に変換する第１の電流電圧変換回路に接続され、制御信号に応じて調整された第１の電流を生成する第１の電流源と、外部から基準電圧を入力するとともに前記モニタ電圧を入力し、該モニタ電圧が該基準電圧に応じた電圧となるように前記第１の電流源に向けて制御信号を出力する制御回路と、前記第１の電流に対応した電流であって、かつ、それぞれに入力される入力データに応じた第２の電流を生成する第２の電流源と、を備えた第１および第２の回路構成部分と、
前記第１の回路構成部分の第２の電流源に接続され、該第１の回路構成部分の第２の電流を出力電圧に変換する第２の電流電圧変換回路とから構築され、
前記第２の回路構成部分においては、前記第１の電流を前記第１の電流電圧変換回路に供給して前記モニタ電圧に変換し、
前記第１の回路構成部分においては、前記第１の回路構成部分の第１の電流源で生成される第１の電流に前記第２の回路構成部分の第２の電流源で生成される第２の電流を加えた電流を、前記第１の電流電圧変換回路に供給して前記モニタ電圧に変換することを特徴とするＤＡ変換装置。
【請求項２】
前記第１および第２の回路構成部分に入力される基準電圧が、共通の基準電圧であることを特徴とする請求項１記載のＤＡ変換装置。
【請求項３】
前記第１および第２の回路構成部分が、該第１および第２の回路構成部分のそれぞれに対応して設けられた第１の電流電圧変換回路を接続する端子を備えたＬＳＩ内に構築されたことを特徴とする請求項１または２記載のＤＡ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタルの入力データをアナログの出力電圧に変換するＤＡ変換装置に関し、特に電流セル型のＤＡ変換装置に関する。
【０００２】
【従来の技術】
例えばビデオレート用として用いられる高速なＤＡ変換装置として、電流セル型のＤＡ変換装置が採用されている。
【０００３】
図４は、電流セル型のＤＡ変換装置の概略回路図である。
【０００４】
このＤＡ変換装置１０は、ＬＳＩ１００と、２つの外付抵抗ＲSET，ＲOUTとから構成されており、ＬＳＩ１００内には、オペアンプ１０１、定電流源を構成するＭＯＳトランジスタ１０２、（２n−１）個（ｎはディジタルデータのビット幅を表わす）の出力生成用ＭＯＳトランジスタ１０３、および出力生成用ＭＯＳトランジスタ１０３と出力端子１００ｃとの間を断続するスイッチ１０４とから構成されている。
【０００５】
オペアンプ１０１には基準電圧入力端子１００ａを経由して外部から基準電圧ＶREFが入力されるとともに、定電流源を構成するＭＯＳトランジスタ１０２を流れる電流ＩCSが端子１００ｂに接続された抵抗ＲSETによりモニタ電圧に変換されてそのモニタ電圧がオペアンプ１０１に入力される。オペアンプ１０１は、そのモニタ電圧が基準電圧と等しくなるように、定電流源としてのＭＯＳトランジスタ１０２のゲート電圧を制御する。
【０００６】
この定電圧源としてのＭＯＳトランジスタ１０２と出力生成用の（２n−１）個のＭＯＳトランジスタ１０３はミラー回路を構成しており、このためこれら出力生成用の（２n−１）個のＭＯＳトランジスタ１０３のそれぞれには、ＭＯＳトランジスタ１０２を流れる電流に対応する電流が流れる。そこで、それら（２n−１）個のＭＯＳトランジスタ１０３と出力端子１００ｃとを結ぶ経路上に配置されたスイッチ１０４をディジタルデータに応じて接断することにより、そのディジタルデータに応じた電流が出力端子１００ｃから流れ出し、抵抗ＲOUTで出力アナログ電圧に変換される。
【０００７】
ここで、定電流源としてのＭＯＳトランジスタ１０２は、ここでは原理的な説明を行なうため１つのみ示したが、通常は１つのＬＳＩ１００の中の場所による特性のばらつきを補償するために場所の異なる複数位置のＭＯＳトランジスタが並列接続されて定電流源として用いられる。
【０００８】
【発明が解決しようとする課題】
ここで、図４に示す抵抗の誤差に起因する出力アナログ電圧の調整やこのＤＡ変換装置１０の後段に接続される回路に応じた出力のアナログ電圧を得るために、入力ディジタルデータに対する出力アナログ電圧を微調整したり、あるいは任意に設定することが望まれている。
【０００９】
出力アナログ電圧は基準電圧ＶREFに比例するため、出力アナログ電圧の調整のために基準電圧ＶREFを変更することが一応考えられるが、この基準電圧ＶREFを変更すると定電流源の動作点が変化してしまうため、入力ディジタルデータの変化に対する出力アナログ電圧の変化の直線性を劣化させてしまう原因となる。
【００１０】
また、出力アナログ電圧は、出力端子１００ｃに接続される抵抗Ｒoutの抵抗値にも比例するため、その抵抗Ｒoutを可変抵抗してその抵抗値を調整するように構成することも一応考えられるが、可変抵抗は固定抵抗と比べ寄生容量が大きく、この抵抗Ｒoutを可変抵抗すると目標性能を得ることが困難となる。
【００１１】
特開平８−２７４６４２号公報には、この問題の解決を目的として、図４のＭＯＳトランジスタ１０２に対応する複数の定電流源のいくつかをオンオフすることにより、図４の端子１００ｂに対応するノードのモニタ電圧を変更する技術が提案されている。
【００１２】
しかしながら、図４に示す定電流源としてのＭＯＳトランジスタ１０２は通常複数のＭＯＳトランジスタから構成されるが、その理由は、上述したように、ＬＳＩ１００の場所ごとの特性のばらつきを補償するためであって、上記の公報に提案されているようにそのうちのいくつかをオンオフして調整すると場所ごとのばらつきが正しく補償されなくなるおそれがある。
【００１３】
本発明は、上記事情に鑑み、性能を維持した上で入力ディジタルデータに対する出力アナログ電圧を調整することのできるＤＡ変換装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成する本発明のＤＡ変換装置は、
ディジタルの入力データをアナログの出力電圧に変換するＤＡ変換装置において、
電流をモニタ電圧に変換する第１の電流電圧変換回路と、
制御信号に応じて調整された電流を生成する、第１の電流電圧変換回路に接続された第１の電流源と、
外部から基準電圧を入力するとともに第１の電流電圧変換回路により得られたモニタ電圧を入力し、そのモニタ電圧が基準電圧に応じた電圧となるように上記第１の電流源に向けて制御信号を出力する制御回路と、
電流を出力電圧に変換する第２の電流電圧変換回路と、
上記第１の電流源で生成される電流に対応した電流であって、かつ、入力データに応じた電流を生成する、上記第２の電流電圧変換回路に接続された第２の電流源と、
上記第１の電流源で生成される電流と、上記第１の電流電圧変換回路によりモニタ電圧に変換される電流との間の差分電流を調整する調整回路とを備えたことを特徴とする。
【００１５】
ここで、上記本発明のＤＡ変換装置において、上記調整回路は、上記差分電流を生成する調整自在な定電流源からなるものであってもよく、あるいは、上記調整回路は、調整自在な定電圧源と、その定電圧源と上記第１の電流電圧回路との間に配置された抵抗体とからなるものであってもよく、さらには、上記調整回路は、調整用のディジタルデータに応じた差分電流を生成する調整用ＤＡ変換器からなる
ものであってもよい。
【００１６】
本発明のＤＡ変換装置は、上記の調整回路を備えたことにより、基準電圧ＶREFや抵抗ＲSET，Ｒoutを変更することなくモニタ電圧を調整することができ、したがって入力ディジタルデータに対する出力アナログ電圧を調整することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００１８】
図１は、本発明のＤＡ変換装置の第１実施形態の概略構成図である。この図１、および以下に説明する各図において、図４に示す従来例の構成要素と同一の構成要素には図４に付した符号と同一の符号を付して示し、相違点を中心に説明する。
【００１９】
図１に示すＤＡ変換装置１０には電流値可変の定電流源２００が備えられており、定電流源２００で生成された調整電流ＩSは、調整電流入力端子１００ｄを経由して入力され、ＭＯＳトランジスタ１０２を流れる電流ＩCSと合流して抵抗ＲSETに流れる。したがってこの定電流源２００で生成される調整電流ＩSを調整すると、それに応じてオペアンプに入力されるモニタ電圧が調整され、したがってＭＯＳトランジスタ１０２のゲート電圧が調整されてそのＭＯＳトランジスタ１０２を流れる電流ＩCSが調整され、出力用の（２n−１）個のＭＯＳトランジスタ１０３のそれぞれの電流が調整され、その結果出力アナログ電圧が調整される。この場合、基準電圧ＶREFは変更することなく、かつ２つの抵抗ＲSET，Ｒoutを調整あるいは変更することなく出力アナログ電圧が調整される。
【００２０】
尚、この図１に示す実施形態において、抵抗ＲSETが本発明にいう第１の電流電圧変換回路に相当し、ＭＯＳトランジスタ１０２が本発明にいう第１の電流源に相当し、オペアンプ１０１が本発明にいう制御回路に相当し、抵抗Ｒoutが第２の電流電圧変換回路に相当し、出力用の（２n−１）個のＭＯＳトランジスタ１０３とスイッチ１０４とを合わせたものが本発明にいう第２の電流源に相当し、定電流源２００が本発明にいう調整回路に相当する。
【００２１】
ここで、調整電流ＩS＝０のとき、
ＩCS＝ＶREF／ＲSET
ＩCS＝ＩSET
であり、（２n−１）個のスイッチ１０４が全てオンになったときの電流（フルスケール電流）ＩFSは、（２n−１）個の出力用ＭＯＳトランジスタ１０３のそれぞれに流れる電流がＭＯＳトランジスタ１０２を流れる電流ＩCSと等しいものとすると、
ＩFS＝ＩCS・（２n−１）＝（ＶREF／ＲSET）・（２n−１）……（１）
が成立し、例えば調整電流ＩSとして
ＩS＝０．５×（ＶREF／ＲSET）
を流したとき
ＩSET＝（ＶREF／ＲSET）
ＩCS＝ＩSET−ＩS
＝（ＶREF／ＲSET）−０．５×（ＶREF／ＲSET）
＝０．５×（ＶREF／ＲSET）
ＩFS＝０．５×（ＶRET／ＲSET）・（２n−１）  ……（２）
となり、フルスケール電圧ＩFSが半分に調整され、したがってそのときのフルスケール電圧も半分に調整される。
【００２２】
図２は、本発明のＤＡ変換装置の第２実施形態の概略回路図である。
【００２３】
この図２には、図１に示す定電流源２００の代わりに、電圧可変の定電圧源２０１と抵抗ＲSが接続されている。
【００２４】
この場合も、定電圧源２０１の電圧レベルを変化させる調整電流ＩSが変化し、これにより出力アナログ電圧を調整することができる。
【００２５】
図３は、本発明のＤＡ変換装置の第３実施形態の概略回路図である。
【００２６】
ここには、ＬＳＩ１００内に、図１，図２のＬＳＩ内の回路構成に対応する第１の回路構成部分１００Ａのほか、それと同様の構成のもう１つの第２の回路構成部分１００Ｂが構築されている。この第２の回路構成部分１００Ｂも１つのＤＡ変換器を成し、スイッチ１０４’のオンオフを調整すると、抵抗ＲSETに向かう電流ＩSを調整することができる。このスイッチ１０４’のオンオフは外部からそのオンオフのためのディジタルデータを入力して行なうようにしてもよく、あるいは内部にレジスタ等を持ちそこにあらかじめデータを格納しておくようにしてもよい。
【００２７】
以上のように、ＭＯＳトランジスタ１０２を流れる電流ＩCSと、抵抗ＲSETを流れる電流ＩSETとの差分電流ＩSの調整方法にはいくつかの方法があり、どのような方法でその差分電流ＩSを調整してもよい。
【００２８】
【発明の効果】
以上、説明したように、本発明によればＤＡ変換の精度を低下させることなく出力アナログ電圧のレベルを容易に調整することができる。
【図面の簡単な説明】
【図１】本発明のＤＡ変換装置の第１実施形態の概略構成図である。
【図２】本発明のＤＡ変換装置の第２実施形態の概略回路図である。
【図３】本発明のＤＡ変換装置の第３実施形態の概略回路図である。
【図４】電流セル型のＤＡ変換装置の概略回路図である。
【符号の説明】
１０    ＤＡ変換装置
１００    ＬＳＩ
１００Ａ    第１の回路構成部分
１００Ｂ    第２の回路構成部分
１００ａ    基準電圧入力端子
１００ｂ    端子
１００ｃ    出力端子
１０１    オペアンプ
１０２    ＭＯＳトランジスタ
１０３    出力生成用ＭＯＳトランジスタ
１０４，１０４’     スイッチ
２００    定電流源
２０１    定電圧源
【図１】
0004510987.tif 000002
【図２】
0004510987.tif 000003
【図３】
0004510987.tif 000004
【図４】
0004510987.tif 000005