(57)【特許請求の範囲】
【請求項１】
シリコンによって形成された基板本体（３１）、前記基板本体上に形成されたシリコン酸化膜（３３）、及び前記シリコン酸化膜を覆う窒化膜（４７）を含む基板（１）と、
前記基板上に形成された犠牲膜（５１）の上に形成され、前記犠牲膜の除去により前記基板と所定間隔をあけて配置された薄膜体（２１，２３，２５）と
を備える薄膜構造体の製造方法において、
前記犠牲膜を、燐が３mol％より大きく、４mol％よりも小さな濃度値で混入されたＰＳＧ（phosphosilicateglass）膜によって形成することを特徴とする薄膜構造体の製造方法。
【請求項２】
前記基板は、
加速度センサに備えられるセンサ基板を構成し、
前記薄膜体は、
前記加速度センサに備えられる加速度の検出を行う機能を有するセンサ部（３）の少なくとも一部を構成することを特徴とする請求項１記載の薄膜構造体の製造方法。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、基板と、その基板上に形成された犠牲膜の上に形成され、犠牲膜の除去により基板と所定間隔をあけて配置された薄膜体とを備える薄膜構造体の製造方法に関する。
【０００２】
【背景技術】
本発明が適用されるこの種の薄膜構造体においては、基板と犠牲膜との熱収縮特性の違いにより、例えば犠牲膜の成膜後に行われるアニール処理後に、基板と犠牲膜との間に応力差が発生し、その応力差によって基板、あるいは犠牲膜、あるいは基板および犠牲膜の両方にクラックが発生する場合がある。
【０００３】
これに関し従来の薄膜構造体の製造方法では、基板上に、犠牲膜としてＴＥＯＳ（tetraethylorthosilicate）酸化膜が形成され、そのＴＥＯＳ酸化膜上に薄膜体が形成された後、ＴＥＯＳ酸化膜が除去される。
【０００４】
しかしながら、従来のようにＴＥＯＳ酸化膜によって犠牲膜を形成した場合には、熱収縮時に犠牲膜と基板との間に生じる応力差が大きいという問題がある。
【０００５】
【発明の開示】
本発明は、上記のような問題点を解決し、熱収縮時に犠牲膜と基板との間に生じる応力差を低減することができる薄膜構造体の製造方法を提供することを目的とする。
【０００６】
本発明に係る薄膜構造体の製造方法の第１の態様では、シリコンによって形成された基板本体（３１）、前記基板本体上に形成されたシリコン酸化膜（３３）、及び前記シリコン酸化膜を覆う窒化膜（４７）を含む基板（１）と、前記基板上に形成された犠牲膜（５１）の上に形成され、前記犠牲膜の除去により前記基板と所定間隔をあけて配置された薄膜体（２１，２３，２５）と、を備える薄膜構造体の製造方法において、前記犠牲膜を、燐が３mol％より大きな濃度値で混入されたシリコン酸化膜によって形成する。
【０００７】
この態様によれば、犠牲膜を、燐が３mol％より大きな濃度値で混入されたシリコン酸化膜によって形成することにより、シリコン酸化膜中における燐の偏析を抑制しつつ、熱収縮時に犠牲膜と基板との間に生じる応力差を低減することができ、これによってクラックの発生を防止できる。
【０００８】
そして前記燐の前記濃度値が、３mol％よりも大きく、４mol％よりも小さな値に設定される。
【０００９】
このように燐の濃度値が３mol％よりも大きく、４mol％よりも小さな値に設定されるため、シリコン酸化膜中における燐の偏析を抑制しつつ、熱収縮時に犠牲膜と基板との間に生じる応力差を低減することができる。
【００１０】
そして前記犠牲膜が、ＰＳＧ膜によって形成される。
【００１１】
このように犠牲膜がエッチングレートが高いＰＳＧ膜によって形成されているため、エッチング処理により犠牲膜膜を容易に除去することができる。
【００１５】
本発明に係る薄膜構造体の製造方法の第２の態様では、前記基板は、加速度センサに備えられるセンサ基板を構成し、前記薄膜体は、前記加速度センサに備えられる加速度の検出を行う機能を有するセンサ部（３）の少なくとも一部を構成する。
【００１６】
この態様によれば、加速度センサのセンサ部の製造工程におけるクラックの発生を防止できる。
【００１７】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【００１８】
【発明を実施するための最良の形態】
１．実施の形態１
図１および図２に示すように、本発明の実施の形態１に係る薄膜構造体の製造方法が適用される半導体加速度センサは、センサ基板である基板１と、その基板１上に形成され、加速度を検出する機能を有するセンサ部３とを備えている。
【００１９】
センサ部３は、図１に示すように、可動電極として機能する質量体２１と、複数の固定電極２３と、複数の梁２５とを備えている。質量体２１、固定電極２３および梁２５は、本発明の薄膜体に相当しており、導電材料、例えばポリシリコンに不純物、例えばリンがドープされてなるドープドポリシリコンによって形成されている。
【００２０】
質量体２１は、基板１と所定間隔をあけて配置され、検出すべき加速度の方向Ｂに対して垂直な方向Ｃに沿って延びる複数の可動電極部２１ａを有している。梁２５は、質量体２１と一体に形成され、基板１上において質量体２１を復元力を有して方向Ｂに移動可能に懸架する機能を有する。各梁２５は、基板１上から突出する支持部２５ａと、その支持部２５ａとの結合部２５ｂと、その結合部２５ｂと質量体２１の方向Ｂに関する端縁との間に設けられるバネ部２５ｃとを備えている。このバネ部２５ｃが弾性的に撓み変形することにより、結合部２５ｂと質量体２１との間の方向Ｂに沿った距離を拡大、縮小させる。
【００２１】
各固定電極２３は、方向Ｂに互いに所定間隔をあけて、方向Ｃに沿って設けられている。また、固定電極２３は、基板１から所定間隔をあけて配置される浮遊部たる固定電極部２３ａと、その固定電極部２３ａを支持する支持部２３ｂとを備えている。
【００２２】
このような各固定電極２３の固定電極部２３ａと質量体２１の可動電極部２１ａとは、方向Ｂに関して間隔をあけて交互に配置され、コンデンサを構成している。そして、可動電極部２１ａの移動により生じるそのコンデンサの容量変化に基づいて加速度が検出される。
【００２３】
基板１は、図１および図２に示すように、半導体、例えばシリコンによって形成された基板本体３１と、基板本体３１上に形成された第１の絶縁膜たるシリコン酸化膜３３と、シリコン酸化膜３３上に選択的に形成された複数の配線４１，４３，４５と、配線４１，４３，４５の表面およびシリコン酸化膜の表面を選択的に覆う第２の絶縁膜たる窒化膜４７とを備えている。
【００２４】
配線４１は、基板１上の質量体２１と対向する対向領域において基板１上に露出した状態で配置される露出部４１ａと、支持部２５ａの下方に配置されて支持部２５ａと電気的に接続されるコンタクト部４１ｂとを備えている。配線４３，４５は、固定電極２３からの信号を取り出すためのものであり、そのコンタクト部４３ａ，４５ａを介して各固定電極２３に接続される。
【００２５】
これに対応して、窒化膜４７には、窓あけ部４７ａおよび孔部４７ｂ，４７ｃが設けられている。窓あけ部４７ａを介して配線４１の露出部４１ａが基板１上に露出するとともに、コンタクト部４１ａが支持部２５ａと電気的に接続される。孔部４７ｂ，４７ｃを介して、配線４３，４５のコンタクト部４３ａ，４５ａが固定電極２３と電気的に接続される。
【００２６】
このような半導体加速度センサの構成に対応して、本実施の形態では、以下のような製造方法により質量体２１、梁２５および固定電極２３を作成する。
【００２７】
まず、図３に示すように、基板１上にシリコン酸化膜たるＰＳＧ（phosphosilicateglass）膜によって犠牲膜５１が形成される。本実施の形態では、このＰＳＧ膜中の燐濃度を、３mol％より大きく、４mol％より小さな値に設定することにより、熱収縮時に犠牲膜５１と基板１との間に生ずる応力差の低減を図っている。
【００２８】
ここで、 燐濃度の設定範囲の基準となる３mol％および４mol％の値は、試験の結果に基づいて設定されたものである。３mol％の下限を設けたのは、燐濃度がそれより低くなると、有効な応力差の低減効果が得られないからである。また、４mol％の上限を設けたのは、燐濃度がそれより大きくなるとＰＳＧ膜中で燐が偏析し、エッチング処理時に犠牲膜５１中の燐の偏析部が除去しきれずに残留してしまうからである。
【００２９】
続いて、支持部２５ａ，２３ｂを形成すべき犠牲膜５１の部分が選択的に除去されてアンカーホール部５１ａが形成され、残留している犠牲膜５１上およびアンカーホール部５１ａを介して露出した基板１上に、導電材料、例えばドープドポリシリコンによって薄膜層５３が形成される。これによって図４に示す構造が得られる。
【００３０】
続いて、薄膜層５３が選択的に除去されてパターニングされ、その薄膜層５３の残留している部分によって質量体２１、梁２５および固定電極２３が形成される。このとき、その残留している部分のうちのアンカーホール部５１ａ内に嵌まり込んでいる部分が支持部２５ａ，２３ｂとなり、犠牲膜５１上に位置している部分が質量体２１、バネ部２５ｃ、結合部２５ｂおよび固定電極部２３ａとなる。続いて、犠牲膜５１がエッチング処理により除去されて、図１および図２に示す構造が得られる。
【００３１】
以上のように、本実施の形態によれば、犠牲膜５１を、燐が３mol％より大きく、４mol％より小さな濃度値で混入されたＰＳＧ膜によって形成することにより、ＰＳＧ膜中における燐の偏析を抑制しつつ、熱収縮時に犠牲膜５１と基板１との間に生じる応力差を低減することができ、これによって半導体加速度センサのセンサ部３の製造工程におけるクラックの発生を防止できる。
【００３２】
また、犠牲膜５１がエッチングレートが高いＰＳＧ膜によって形成されているため、エッチング処理により犠牲膜膜を容易に除去することができる。
【００３３】
２．実施の形態２
本実施の形態に係る薄膜構造体の製造方法も前述の図１および図２に示す半導体加速度センサに適用される。また、本実施の形態に係る製造方法が前述の実施の形態１に係る製造方法と実質的に異なる点は、犠牲膜５１の製法が異なる点のみである。このため、ここでは本実施の形態に係る製造方法が、実施の形態１に係る製造方法と実質的に異なる点のみについて説明することとする。
【００３４】
本実施の形態に係る製造方法では、犠牲膜５１が、燐濃度が所定範囲内に設定されたシリコン酸化膜たるＢＰＳＧ（borophosphosilicateglass）膜によって形成される。本実施の形態においても、ＢＰＳＧ膜中の燐濃度が３mol％より大きく、４mol％より小さな値に設定される。なお、ＢＰＳＧ膜中のホウ素濃度は、一般的な値、例えば２．２mol％に設定される。
【００３５】
これによって、本実施の形態においても、犠牲膜５１を形成するＢＰＳＧ膜中における燐の偏析を抑制しつつ、熱収縮時に犠牲膜５１と基板１との間に生じる応力差を低減することができ、これによって半導体加速度センサのセンサ部３の製造工程におけるクラックの発生を防止できる。
【００３６】
また、犠牲膜５１がエッチングレートが高いＢＰＳＧ膜によって形成されているため、エッチング処理により犠牲膜膜を容易に除去することができる。
【００３７】
さらに、ＢＰＳＧ膜に混入されたホウ素の影響により犠牲膜５１のリフロー性の向上が図れる。
【００３８】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る薄膜構造体の製造方法が適用される半導体加速度センサの要部の構成を示す平面図である。
【図２】図１のＡ−Ａ断面を示す断面図である。
【図３】図２に示す構造の製造工程を示す図である。
【図４】図２に示す構造の製造工程を示す図である。
【図１】
0004558315.tif 000002
【図２】
0004558315.tif 000003
【図３】
0004558315.tif 000004
【図４】
0004558315.tif 000005