(57)【特許請求の範囲】
【請求項１】
整流電圧（ＨＶ１）を供給するために直列接続された検出回路（１０）および整流回路（２０）と、
整流電圧（ＨＶ１）を受け取り、低電圧（ＶＣＣ）を供給する低電圧調整回路（３０、３４）とを備える集積回路であって、
集積回路が、整流電圧（ＨＶ１）を受け取り、低電圧（ＶＣＣ）とは異なる高電圧（ＨＴ）を生成する、チャージポンプを含まない電圧生成回路（１００）をさらに備え、
電圧生成回路（１００）が、
整流電圧（ＨＩＶ１、ＨＩＶ２）を受け取り、中間電圧（ＨＩＶ）を供給する制御スイッチ（５０）と、
中間電圧（ＨＩＶ）を受け取り、高電圧（ＨＴ）および高電圧（ＨＴ）を調整するための調整信号（ＲＥＧＵＬ）を供給する高電圧回路（６０）と、
調整信号（ＲＥＧＵＬ）および制御信号（ＷＲＩＴＥ）を受け取り、制御スイッチ（５０）を開閉するための閉信号（ＩＮＴ）を供給する制御回路（７０）とを備え、
制御回路（７０）が、
調整信号（ＲＥＧＵＬ）を第１（Ｖ１）および第２（Ｖ２）のしきい値と比較し、比較した結果を比較器（８０）の出力部に供給するヒステリシス比較器（８０）と、
比較の結果を受け取る第１の入力、および書込み制御信号（ＷＲＩＴＥ）を受け取る第２の入力（７４）を備え、閉信号（ＩＮＴ）を供給する論理ゲート（８２）とを備えることを特徴とする集積回路。
【請求項２】
集積回路が、低電圧（ＶＣＣ）および高電圧（ＨＴ）を受け取るメモリアレイ（４２）を備えたメモリ（４０）をさらに備えることを特徴とする請求項１に記載の集積回路。
【請求項３】
電圧生成回路が、整流装置（２０）の出力端子とメモリアレイの入力端子との間に接続された１本の電線を含むことを特徴とする請求項２に記載の集積回路。
【請求項４】
電圧生成回路（１００）が、アクティブ（「１」）制御信号（ＷＲＩＴＥ）を受け取った場合には閉じられ、他の場合には開いている制御スイッチ（５０）を備えることを特徴とする請求項１に記載の集積回路。
【請求項５】
電圧生成回路（１００）が、
整流電圧（ＨＶ１）を受け取り、閉じている場合には整流電圧（ＨＩＶ１、ＨＩＶ２）に等しく、開いている場合にはゼロに等しい、中間電圧（ＨＩＶ）を供給する制御スイッチ（５０）と、
中間電圧（ＨＩＶ）を受け取り、高電圧（ＨＴ）を供給し、かつ、スイッチ（５０）を開閉して高電圧（ＨＴ）を調整する高電圧回路（６０、８０）とを備えることを特徴とする請求項１に記載の集積回路。
【請求項６】
閉信号（ＩＮＴ）は、制御信号（ＷＲＩＴＥ）が第１の論理状態（「１」）にあり、また、高電圧（ＨＴ）が増加し、かつ、高い方のしきい値（ＶＨＴ１）未満の場合に、制御スイッチ（５０）を閉じる第１の論理値（「１」）を取ることを特徴とし、また、閉信号（ＩＮＴ）は、制御信号（ＷＲＩＴＥ）が第１の論理状態（「１」）にあり、また、高電圧（ＨＴ）が減少し、かつ、低い方のしきい値（ＶＨＴ２）より大きい場合、あるいは制御信号（ＷＲＩＴＥ）が第２の論理状態（「０」）にある場合に、スイッチ（５０）を開く第２の論理値（「０」）を取ることを特徴とする請求項１に記載の集積回路。
【請求項７】
高電圧回路（６０）が、中間電圧（ＨＩＶ）をフィルタリングするための少なくとも１つのフィルタリングコンデンサ（６８）と、調整信号（ＲＥＧＵＬ）を出力するための高電圧検出回路（６９）とを備える、請求項１に記載の集積回路。
【請求項８】
高電圧検出回路（６９）が、
第１のダイオード（９０）の陰極が高電圧回路（６０）の高電圧入力端子（６２）に接続されており、ｎ番目のダイオード（９２）の陽極が高電圧回路（６０）の制御出力端子（６４）に接続されている、直列接続されたｎ個の同じダイオード（９０〜９２）と、
ドレインが制御出力端子（６４）に接続され、かつ、ソースが接地されている、トランジスタ（９４）と、
トランジスタ（９４）をターンオンさせるためにゲートがトランジスタ（９４）に接続されている、電流源（９８）とを備える、請求項７に記載の集積回路。
【請求項９】
高電圧検出回路（６９）が、２個のトランジスタ（９６、９７）をさらに備え、２個のトランジスタ（９６、９７）のドレインがともにｎ番目のダイオード（９２）の陽極に接続されており、２個のトランジスタ（９６、９７）のソースがともにトランジスタ（９４）のドレインに接続されており、トランジスタ（９６）のゲートがそのドレインに接続されて、ダイオードを形成し、トランジスタ（９７）のゲートが制御信号（ＣＣ）を受け取る、請求項８に記載の集積回路。
【請求項１０】
集積回路が、第２の整流電圧（ＨＶ２）を供給するための第２の検出回路（１５）および第２の整流回路（２５）をさらに備え、電圧生成回路（１００）が、第２の整流電圧（ＨＶ２）から高電圧（ＨＴ）を生成することを特徴とする請求項１に記載の集積回路。
【請求項１１】
請求項１から１０のいずれか一項に記載の集積回路を備えることを特徴とするスマートカード。
【請求項１２】
整流電圧（ＨＶ１）を供給するために直列接続された検出回路（１０）および整流回路（２０）と、
整流電圧（ＨＶ１）を受け取り、低電圧（ＶＣＣ）を供給する低電圧調整回路（３０、３４）とを備える集積回路であって、
集積回路が、整流電圧（ＨＶ１）を受け取り、低電圧（ＶＣＣ）とは異なる高電圧（ＨＴ）を生成する、チャージポンプを含まない電圧生成回路（１００）をさらに備え、
電圧生成回路（１００）が、
整流電圧（ＨＩＶ１、ＨＩＶ２）を受け取り、中間電圧（ＨＩＶ）を供給する制御スイッチ（５０）と、
中間電圧（ＨＩＶ）を受け取り、高電圧（ＨＴ）および高電圧（ＨＴ）を調整するための調整信号（ＲＥＧＵＬ）を供給する高電圧回路（６０）と、
調整信号（ＲＥＧＵＬ）および制御信号（ＷＲＩＴＥ）を受け取り、制御スイッチ（５０）を開閉するための閉信号（ＩＮＴ）を供給する制御回路（７０）とを備え、
閉信号（ＩＮＴ）は、制御信号（ＷＲＩＴＥ）が第１の論理状態（「１」）にあり、また、高電圧（ＨＴ）が増加し、かつ、高い方のしきい値（ＶＨＴ１）未満の場合に、制御スイッチ（５０）を閉じる第１の論理値（「１」）を取ることを特徴とし、また、閉信号（ＩＮＴ）は、制御信号（ＷＲＩＴＥ）が第１の論理状態（「１」）にあり、また、高電圧（ＨＴ）が減少し、かつ、低い方のしきい値（ＶＨＴ２）より大きい場合、あるいは制御信号（ＷＲＩＴＥ）が第２の論理状態（「０」）にある場合に、スイッチ（５０）を開く第２の論理値（「０」）を取ることを特徴とする集積回路。
【請求項１３】
整流電圧（ＨＶ１）を供給するために直列接続された検出回路（１０）および整流回路（２０）と、
整流電圧（ＨＶ１）を受け取り、低電圧（ＶＣＣ）を供給する低電圧調整回路（３０、３４）とを備える集積回路であって、
集積回路が、整流電圧（ＨＶ１）を受け取り、低電圧（ＶＣＣ）とは異なる高電圧（ＨＴ）を生成する、チャージポンプを含まない電圧生成回路（１００）をさらに備え、
電圧生成回路（１００）が、
整流電圧（ＨＶ１）を受け取り、閉じている場合には整流電圧（ＨＩＶ１、ＨＩＶ２）に等しく、開いている場合にはゼロに等しい、中間電圧（ＨＩＶ）を供給する制御スイッチ（５０）と、
中間電圧（ＨＩＶ）を受け取り、高電圧（ＨＴ）を供給し、かつ、スイッチ（５０）を開閉して高電圧（ＨＴ）を調整する高電圧回路（６０、８０）とを備え、
高電圧回路（６０）が、中間電圧（ＨＩＶ）をフィルタリングするための少なくとも１つのフィルタリングコンデンサ（６８）と、調整信号（ＲＥＧＵＬ）を出力するための高電圧検出回路（６９）とを備え、
高電圧検出回路（６９）が、
第１のダイオード（９０）の陰極が高電圧回路（６０）の高電圧入力端子（６２）に接続されており、ｎ番目のダイオード（９２）の陽極が高電圧回路（６０）の制御出力端子（６４）に接続されている、直列接続されたｎ個の同じダイオード（９０〜９２）と、
ドレインが制御出力端子（６４）に接続され、かつ、ソースが接地されている、トランジスタ（９４）と、
トランジスタ（９４）をターンオンさせるためにゲートがトランジスタ（９４）に接続されている、電流源（９８）とを備えることを特徴とする集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明の目的は、高電圧を生成するための回路である。本発明は、より詳細には、電気的に消去可能なプログラマブルメモリを備えたコンタクトレスチップカードまたはスマートカードに適用可能である。
【０００２】
【従来の技術】
図１は、コンタクトレススマートカードの集積回路の標準的な図である。集積回路は、検出回路１０、整流回路２０、フィルタ３０、低電圧調整回路３４、変調／復調回路３６、論理回路３８、およびメモリ４０を備えている。
【０００３】
検出回路１０は、巻き線１１で示されるアンテナループおよびコンデンサ１２によって構成される共振回路を備えている。エレメント１１および１２は、並列に接続されている。整流回路２０は、ダイオード４個からなるブリッジ２１およびコンデンサ２２を備えており、コンデンサ２２の一方の端子は、接地に接続されている。
【０００４】
フィルタ３０は、抵抗３１およびコンデンサ３２を有している。抵抗３１の一方の端子は、ダイオードブリッジ２１の一方の出力部およびコンデンサ２２の共通ポイント２３に接続されている。抵抗３１のもう一方の端子は、コンデンサ３２の一方の端子およびフィルタ３０の出力部３３に接続されている。コンデンサ３２のもう一方の端子は、接地に接続されている。
【０００５】
低電圧調整回路３４は、フィルタ３０の出力端子３３に接続された入力端子と、変調／復調回路３６、論理回路３８およびメモリ４０に接続された出力端子３５とを備えている。変調／復調回路３６は、共通ポイント２３に接続された入力端子と、論理回路３８およびメモリ４０に接続された出力端子とを備えている。低電圧調整回路３４および変調／復調回路３６は、知られている図に従って、トランジスタ、抵抗およびコンデンサでできている。
【０００６】
コンタクトレススマートカードでは、チップが受け取るデータおよび電力は、振幅変調ＲＦ信号の形で、読取り装置によって伝送されている。カードが受け取る信号は、検出回路１０によって検出され、続いて整流回路２０によって整流され、共通ポイント２３に整流電圧ＨＶ１が出力される。整流電圧ＨＶ１の平均振幅は、カードが受け取る平均電力によって変化する。平均電力は、主としてカードと読取り装置の間の距離によって決まる。したがって、カードと読取り装置が、例えば数センチメートルに近接している場合、検出回路が適切であれば、整流電圧ＨＶ１の振幅は変動する範囲内のある電圧値に達する。
【０００７】
フィルタ３０は、整流電圧ＨＶ１のレベルを下げ、次に調整回路３４を通して、出力端子３５に約４Ｖ〜５Ｖの安定した直流低電源電圧ＶＣＣが得られる。したがって、検出回路１０、整流回路２０、フィルタ３０および低電圧調整回路３４によって形成されるアセンブリは、低電源電圧ＶＣＣを供給する安定電圧源と等価である。
【０００８】
この安定電圧源は、スマートカードのすべての回路、特に変調／復調回路３６、論理回路３８およびメモリ４０に電力を供給している。
【０００９】
同時に、変調／復調回路３６によって電圧ＨＶ１が復号化され、カード、論理回路３８およびメモリ４０に伝送されたデータを含む２進信号ＤＡＴＡが出力される。
【００１０】
メモリ４０は、例えばＥＥＰＲＯＭタイプの、電気的に消去可能なプログラマブルメモリである。メモリ４０はメモリアレイ４２を備え、メモリアレイ４２内における読出しおよび／または書込み操作を制御するために、カードおよび論理回路４４が受け取るデータを記憶している。
【００１１】
メモリアレイ４２内における書込み操作を実行するためには、約１６Ｖ〜１８Ｖの電圧が必要であり、そのために電圧昇圧回路４６が、低電源電圧ＶＣＣから、安定した直流高プログラミング電圧ＨＴを供給している。電圧昇圧回路４６は、例えばチャージポンプ型の回路であり、知られているスキームに従って、コンデンサ、トランジスタ、および／またはダイオードからできている。
【００１２】
スマートカードが受け取るエネルギーの量は限られている。したがって、カードが受け取る電力を可能な限り最大限に有効利用するために、ほとんどの場合、書込み操作は単独で実行されるが、高プログラミング電圧ＨＴを供給するために、チャージポンプは相当な電流を消費し、したがって大量のエネルギーを消費している。大量のエネルギーを消費するため、低電圧ＶＣＣを供給している低電圧調整回路が過負荷になり、それにより、カードが受け取るデータの損失、データの誤った記憶、あるいは読取り装置とスマートカードの間の通信の遮断をもたらしている。
【００１３】
さらに、従来のチャージポンプは、メモリ用として使用されるシリコン表面積の最大２０％におよぶ、広いシリコン表面積を占有している。実際に、このチャージポンプを形成しているエレメント、特にコンデンサおよびトランジスタは、高レベルの電圧および電力に耐えることができるようにそのサイズが決定されるため、大型エレメントになっている。
【００１４】
最後に、特に、チャージポンプを形成しているコンデンサは、過度に高い電圧に耐えることができないため、チャージポンプは極めて壊れやすい。
【００１５】
【発明が解決しようとする課題】
チャージポンプの特性的欠点に鑑み、本発明の目標は、スマートカードメモリからチャージポンプを除去することである。しかし、メモリ書込み操作のためには高電圧源が不可欠であるため、他の高電圧源を持たせることができることを条件として、この目的を目論むことができる。高電圧は好ましくは、安定した直流電圧でなければならない。
【００１６】
この目標を目論みにして、本発明の目的は、整流電圧ＨＶ１を供給するために直列接続された検出回路１０および整流回路２０、および整流電圧を受け取り、低電源電圧ＶＣＣを出力する低電圧調整回路３４を備えた集積回路である。本発明によれば、集積回路はさらに、整流電圧を受け取り、低電圧とは異なる高電圧を生成する電圧生成回路を備えている。
【００１７】
したがって本発明の場合、高電圧は、低電源電圧からではなく、整流電圧から直接生成され、それにより、一般的に使用されているチャージポンプの排除を可能にしている。
【００１８】
本発明が提示する解決法は、低電源電圧ＶＣＣを出力する低電圧調整回路３４、および低電圧調整回路３４に接続されている回路から電圧生成回路を分離するという利点を有している。したがって、低電圧調整回路を過負荷にすることによって生じる、これらの回路のあらゆる機能障害が回避される。また、カードは、変調／復調回路３６および論理回路３８によって完全に管理されるため、読取り装置とカードの間のデータの転送も回避される。
【００１９】
さらに、本発明による電圧生成回路は極めて小型であり、かつ、壊れ難く、また、以下でさらに明確に分かるように、エネルギーの消費がチャージポンプよりはるかに少ない。
【００２０】
最後に、本発明は、メモリに一般的に使用されているチャージポンプを除去することにより、シリコン表面積を大幅に節約している。この利点は、より小さい回路を必要とする電子ラベルなどのアプリケーションには、特に有益である。
【００２１】
本発明の一アプリケーションによれば、集積回路はさらに、低電圧および高電圧を受け取るメモリアレイを備えたメモリを備えている。したがってメモリアレイは、メモリ内部のチャージポンプによってではなく、電圧生成回路から直接電力を受けている。
【００２２】
【課題を解決するための手段】
本発明の一実施形態によれば、電圧生成回路は、１本の単純な電線である。この実施形態は、その実施が特に単純であり、集積回路が、読取り装置から常に一定の距離、例えば数センチメートルの距離で使用される場合、１本の単純な電線で十分である。この場合、整流電圧の振幅の変化は、実際に極めて小さい。
【００２３】
他の実施形態によれば、電圧生成回路は、アクティブ制御信号（ＷＲＩＴＥ）を受け取とった場合には閉じられ、他の場合には開いている制御スイッチを備えている。制御信号（ＷＲＩＴＥ）は、例えば、メモリの論理回路４４が存在する場合は、論理回路４４によって出力され、論理回路が存在しない場合は、集積回路の任意の他の論理回路によって出力される信号である。この実施形態は、制御信号が出力されたときのみ、すなわち必要時のみ、整流電圧に等しい高電圧を印加するという利点を有している。したがって、集積回路のエネルギーの総消費量は限られている。
【００２４】
他の実施形態によれば、電圧生成回路は、整流電圧を受け取り、閉じている場合には整流電圧に等しく、開いている場合にはゼロに等しい、中間電圧を出力する制御スイッチと、中間電圧を受け取り、高電圧を出力し、かつ、スイッチを開閉して高電圧を調整する高電圧回路とを備えている。したがって、この実施形態によれば、調整回路はスイッチの後に、直列に配置されている。したがって電圧生成回路は、調整された一定の高電圧を連続的に供給している。
【００２５】
最後に、他の実施形態によれば、電圧生成回路は、
整流電圧を受け取り、中間電圧を出力する制御スイッチと、
中間電圧を受け取り、高電圧および高電圧を調整するための調整信号を出力する高電圧回路と、
調整信号および制御信号を受け取り、制御スイッチを開閉するための閉信号を出力する制御回路と
を備えている。
【００２６】
この最後の実施形態によれば、電圧生成回路により、特にメモリのプログラミングに相応しい、安定した直流電圧が得られる。さらに、電圧生成回路は、高電圧を必要とする場合しかエネルギーを消費しないため、集積回路のエネルギーの総消費量は限られている。
【００２７】
制御回路は、調整信号（ＲＥＧＵＬ）を第１および第２のしきい値と比較し、比較した結果を比較器の出力部に出力するためのヒステリシス回路と、比較の結果を受け取る第１の入力および制御信号を受け取る第２の入力を備え、閉信号を出力する論理ゲートとを備えていることが好ましい。
【００２８】
また、閉信号は、制御信号が第１の論理状態にあり、また、高電圧が増加し、かつ、高い方のしきい値未満の場合に、制御スイッチを閉じる第１の論理値を取り、制御信号が第１の論理状態にあり、また、高電圧が減少し、かつ、低い方のしきい値より大きい場合、あるいは制御信号が第２の論理状態にある場合に、制御スイッチを開く第２の論理値を取ることが好ましい。
【００２９】
また、高電圧回路は、中間電圧をフィルタリングするための少なくとも１つのフィルタリングコンデンサと、調整信号を得るための高電圧検出回路とを備えていることが好ましい。
【００３０】
電圧生成回路を、低電源電圧ＶＣＣを出力する低電圧調整回路からより完全に分離し、同時に、スマートカードが受け取るエネルギーの量を増加させるための本発明の改善の１つは、電圧生成回路に個別に電力を供給するための第２の整流回路および検出回路を追加することである。
【００３１】
最後に、本発明の他の目的は、上で記述したような集積回路を備えたスマートカードである。
【００３２】
【発明の実施の形態】
添付の図面に照らして行う以下の説明により、本発明がより良く理解され、かつ、本発明のその他の特徴および利点が明らかになるであろう。
【００３３】
図１は従来技術に関するもので、既に説明済みであるため、ここでは詳細な説明は省略する。同じ参照番号で示す図２および図１のエレメントは、同じエレメントである。
【００３４】
図１のチャージポンプ４６は、図２では除去され、本発明による電圧生成回路１００に置き換えられている。整流電圧は、出力端子１０２に高電圧ＨＴを出力する電圧生成回路１００の入力端子１０１に印加されている。したがって高電圧ＨＴは、従来技術のように低電源電圧からではなく、該整流電圧から供給されている。
【００３５】
極めて単純な実施形態（図示せず）によれば、電圧生成回路１００は、共通ポイント２３とメモリアレイ４２との間に接続された１本の単純な電線である。
【００３６】
他の実施形態（図示せず）によれば、電圧生成回路１００は、例えばメモリ４０の論理回路４２、あるいは論理回路３８が出力する制御信号ＷＲＩＴＥによって制御されるスイッチを備えている。スイッチ５０が閉じている場合、整流電圧に等しい高電圧が、メモリアレイに印加される。
【００３７】
他の実施形態（図示せず）によれば、電圧生成回路１００は、高電圧回路と直列接続されたスイッチを備えており、高電圧回路がスイッチの開閉を制御することによって整流電圧を調整している。
【００３８】
図３は、前述の３つの実施形態を統合した、それら３つ回路のそれぞれの利点をすべて有する電圧生成回路１００の一実施形態を示したものである。
【００３９】
図３の回路１００は、制御スイッチ５０、高電圧回路６０、および制御回路７０を備えている。必ずしもというわけではないが、場合によっては、電圧生成回路１００は、さらに第２の検出回路１５および第２の整流回路２５を備えている。
【００４０】
制御スイッチ５０は、共通ポイント２３に接続された、整流電圧ＨＶ１を受け取るための高電圧入力端子５２、およびイネーブル入力端子５４を備えている。制御スイッチ５０は、高電圧出力端子５６に中間高電圧ＨＩＶを出力している。制御スイッチ５０は、知られているスキームに従って、トランジスタによって構成されている。
【００４１】
高電圧回路６０は、高電圧検出回路６９およびフィルタリングコンデンサ６８を備えており、フィルタリングコンデンサ６８の一方の端子は接地されている。高電圧回路６０は、高電圧出力端子６６に高プログラミング電圧ＨＴを出力している。
【００４２】
高電圧回路６０は、高電圧入力端子６２、低電源電圧ＶＣＣが印加される低電圧入力端子６３、および調整信号ＲＥＧＵＬを出力するための制御出力端子６４を備えている。高電圧入力端子６２は、制御スイッチ５０の高電圧出力端子５６、高電圧回路６０の高電圧出力端子６６、およびコンデンサ６８のもう一方の端子に接続されている。
【００４３】
制御回路７０は、高電圧回路６０の制御出力端子６４に接続された、調整信号ＲＥＧＵＬを受け取るための第１のイネーブル入力端子７２、制御信号ＷＲＩＴＥを受け取るための第２のイネーブル入力端子７４、および制御スイッチ５０のイネーブル入力端子５４に接続された、閉信号ＩＮＴを供給するための制御出力端子７８を備えている。制御信号ＷＲＩＴＥは、例えばメモリ４０の論理回路によって出力される。
【００４４】
制御回路７０は、比較器８０、例えばＮＯＲタイプの論理ゲート８２、およびインバータ８４を備えている。比較器８０は、例えば、入力端子で受け取るアナログ信号をディジタル信号に変換し、ディジタル信号を出力端子に出力するヒステリシス比較器である。例えば、受け取ったアナログ信号が増加し、第１のしきい値Ｖ１に達すると、比較器は論理「１」を出力する。逆に、受け取ったアナログ信号が減少し、Ｖ１より低い第２のしきい値Ｖ２に達すると、比較器は論理「０」を出力する。比較器８０は、知られているスキームに従って、トランジスタでできている。
【００４５】
論理ゲート８２は、比較器８０を介して第１のイネーブル入力端子７２に接続された入力端子と、インバータ８４を介して第２のイネーブル入力端子７４に接続された入力端子の２つの入力端子を備えている。論理ゲート８２は、制御出力端子７８に接続された出力端子に、閉信号ＩＮＴを出力している。
【００４６】
図４によれば、高電圧検出回路６９は、例えばｎ＝３であるｎ個のダイオード９０〜９２、トランジスタ９４、および電源９８を備えている。ｎ個のダイオード９０〜９２は直列接続されており、ダイオード９０の陰極が高電圧入力端子６２に接続され、ダイオード９２の陽極が、制御出力端子６４およびトランジスタ９４のドレインに接続されている。トランジスタ９４のソースは接地されている。ｎ個のダイオード９０〜９２は、例えばツェナー型ダイオードであり、例えば５．３Ｖのしきい値電圧ＶＴを有している。
【００４７】
電流源９８の一方の端子は、低電圧入力端子６３に接続され、もう一方の端子は、トランジスタ９４のゲートに接続されている。電源９８によって供給される電流は、トランジスタ９４をバイアスし、好ましいことには、例えば５００ｎＡという極めて小さい値を有しているため、電圧生成回路１００を不必要に過負荷にすることがない。
【００４８】
高電圧検出回路６９によって制御出力端子６４に出力される調整信号ＲＥＧＵＬは、ダイオード９０〜９２の個数ｎ、それらのダイオードのしきい値電圧ＶＴ、および高電圧出力端子６６の高電圧ＨＴの値によって決まるアナログ信号である。したがって調整信号ＲＥＧＵＬは、
ＨＴ−ｎ×ＶＴ≧０の場合、ＲＥＧＵＬ＝ＨＴ−ｎ×ＶＴ
ＨＴ−ｎ×ＶＴ＜０の場合、ＲＥＧＵＬ＝０
に等しい。
【００４９】
同様に、出力端子６６の高電圧ＨＴの最大値ＶＨＴ１は、ダイオード９０〜９２の個数ｎ、それらのダイオードのしきい値電圧ＶＴ、および比較器８０の第１のしきい値Ｖ１の値によって決まる。例えばダイオードの数ｎを３個とし、５．３Ｖのしきい値電圧ＶＴを有するツェナー型ダイオードを選択し、かつ、第１のしきい値Ｖ１の値として１．１Ｖを選択した場合、高電圧ＨＴの最大値ＶＨＴ１（すなわち、高い方のしきい値）は、ＶＨＴ１＝ｎ×ＶＴ＋Ｖ１、すなわちＶＨＴ１＝１７Ｖに等しい。
【００５０】
高電圧検出回路６９は、ダイオード９２とトランジスタ９４との間に、図４の点線で示す２個（オプション）のトランジスタ９６および９７を挿入することによって改善することができる。トランジスタ９６および９７のドレインはダイオード９２の陽極に接続されており、トランジスタ９６および９７のソースはトランジスタ９４のドレインに接続されている。トランジスタ９６は、そのゲートがドレインに接続されており、ダイオードを形成している。トランジスタ９７のゲートは、論理回路４４から制御信号ＣＣを受け取っている（トランジスタ９７と論理回路４４の間の接続は、図２および図３には示されていない）。制御信号ＣＣが「１」のとき、トランジスタ９７がオンし、トランジスタ９６は、等価的に短絡する。逆に、制御信号ＣＣが「０」の場合には、トランジスタ９７はオフであり、トランジスタ９６は、約１Ｖのしきい値電圧ＶＴ’を有するダイオードと等価である。仮に、電圧生成回路１００を使用している間に、当初に目論んだ値、例えば１８Ｖという値より高い高電圧ＨＴを持つ必要があることが分かった場合、トランジスタ９７のゲートに、「０」の制御信号ＣＣを印加するだけで十分である。この場合、得られる高プログラミング電圧の最大値ＶＨＴ１は、ＶＨＴ１＝ｎ×ＶＴ＋ＶＴ’＋Ｖ１に等しい。
【００５１】
このオプションは、一般的に、時間の成り行きで、メモリアレイ４２のセルを構成している浮遊ゲートトランジスタのしきい値電圧をオフセットすることができ、かつ、当初に目論んだ電圧より高い高プログラミング電圧ＨＴの使用を要求することができる限りにおいて、有効である。
【００５２】
また、このオプションは、集積回路の品質を製造中に試験するための手順を実行するためにも有効である。
【００５３】
また、電圧生成回路１００についても、図２の点線で示す回路１０および２０と同じ、第２の検出回路１５および第２の整流回路２５を追加し、第２の整流電圧ＨＶ２を供給することによって改善することができる。この場合、第２の整流回路２５の出力は、制御スイッチ５０の高電圧入力端子５２に接続しなければならず、また、共通ポイント２３と高電圧入力端子５２の間の接続は、除去しなければならない。
【００５４】
したがって電圧生成回路１００は、２つの異なるバージョンで考えることができる。
【００５５】
第１のバージョンでは、電圧生成回路１００は、外部の整流回路２０および外部の検出回路１０が出力する整流電圧ＨＶ１を受け取っている。この場合、電圧生成回路１００は、整流電圧ＨＶ１から高電圧ＨＴを出力している。
【００５６】
第２のバージョンでは、電圧生成回路１００は、整流電圧ＨＶ２を供給する第２の整流回路２５および第２の検出回路１５を備えている。この場合、電圧生成回路１００は、整流電圧ＨＶ２から高電圧ＨＴを出力している。したがって電圧生成回路１００は、スマートカードの他の回路、特に低電圧調整回路３４および変調／復調回路３６には無関係に、自主的に動作することができる。
【００５７】
第２のバージョンは、電圧生成回路１００と、接続されている回路に低電源電圧ＶＣＣを供給する低電圧調整回路３４とを完全に分離する利点を有している。また、スマートカードは、約２倍のエネルギーを受け取り、そのために、同時に複数のオペレーションを実行することができる。例えば、メモリ書込み操作が進行中であっても、スマートカードと読取り装置の間で、データを交換することができる。
【００５８】
好ましくは、電源回路のコンポーネントは、高電圧に耐えなければならない。したがって、特に検出回路１０、１５、整流回路２０、２５、制御スイッチ５０、および高電圧回路６０は、高電圧、例えばＨＶ１、ＨＶ２、ＨＩＶ、ＨＴおよび対応する電力値に耐えるように設計された電力コンポーネントである。
【００５９】
次に、図３の電圧生成回路１００の動作について、図５Ａおよび５ｂに関連して説明する。図５Ａおよび５ｂに対する理解を容易にするために、各信号のスケールは統一されていない。
【００６０】
本発明の範囲を何ら制限するものではない次の例では、スマートカードは、時間Ｔ＝０のポイントにおいて、ＲＦ信号を受け取る、と仮定している。また、高電圧ＨＴの最大値ＶＨＴ１として１７Ｖを得るために、ダイオード９０〜９２の数は３個で、それぞれ５．３Ｖのしきい値電圧ＶＴを有し、比較器８０の第１および第２のしきい値Ｖ１およびＶ２の値は、それぞれ１．１Ｖおよび１Ｖである、と仮定している。
【００６１】
最初に、０からＴ０までの時間Ｔの期間の間は、書込み操作は進行せず、制御信号ＷＲＩＴＥ（図５Ａ）および閉信号ＩＮＴ（図示せず）の論理値は「０」であり、また、制御スイッチ５０は開いている。この期間の間、中間電圧ＨＩＶおよび高電圧ＨＴ（図５Ｂ）はゼロであり、整流回路２０（または２５）の端子の整流電圧ＨＶ１（またはＨＶ２）は急激に増加する。
【００６２】
時間Ｔ＝Ｔ０のポイントで書込み操作が開始される。書込み制御信号ＷＲＩＴＥの論理値が「１」になり、同様に制御信号ＩＮＴの論理値も「１」になる。制御スイッチ５０が閉じ、中間電圧ＨＩＶは、整流電圧ＨＶ１（またはＨＶ２）に等しくなる。高電圧ＨＴは、フィルタリングコンデンサ６８が存在するため、徐々に増加する。調整信号ＲＥＧＵＬはゼロであり、比較器８０は、論理ゼロ「０」を出力する。
【００６３】
高電圧ＨＴが、時間Ｔ１のポイントでｎ×ＶＴの値（この例では、すなわち１５．９Ｖ）に達すると、最初ゼロであった調整信号ＲＥＧＵＬの値が、ＲＥＧＵＬ＝ＨＴ−ｎ×ＶＴになり、時間Ｔ２のポイントで比較器８０の第１のしきい値Ｖ１に達するまで、高電圧ＨＴと共に増加する。
【００６４】
時間Ｔ２のポイントで、比較器８０は、論理「１」を出力し、閉信号ＩＮＴの論理値が「０」になり、それにより制御スイッチ５０が開く。このとき、中間電圧ＨＩＶの値はゼロである。高電圧ＨＴに関してだけは、フィルタリングコンデンサ６８が存在するため、急激に減少することはなく、わずかに減少するのみである。同様に調整信号ＲＥＧＵＬも、時間Ｔ３のポイントで比較器８０の第２のしきい値Ｖ２に達するまで減少する。（このとき、高電圧ＨＴは、低い方のしきい値に対応する、ＶＨＴ２＝ｎ×ＶＴ＋Ｖ２＝１６．９Ｖに等しくなる。）
【００６５】
時間Ｔ３のポイントで、比較器８０は、論理「０」信号を出力し、それにより信号ＩＮＴが「１」になり、制御スイッチ５０が閉じる。中間電圧ＨＩＶは、整流電圧ＨＶ１（またはＨＶ２）の値を取り、高電圧ＨＴが、再び、わずかに増加する。
【００６６】
したがって高電圧ＨＴは、低い方のしきい値ＶＨＴ２＝１６．９Ｖと高い方のしきい値ＶＨＴ１＝１７Ｖの間を、わずかに変化することになり、得られる高電圧ＨＴは極めて安定している。
【００６７】
時間Ｔ４のポイントで、メモリアレイにおける書込み操作が終了し、この時点で高電圧ＨＴが不要になる。書込み制御信号ＷＲＩＴＥの論理値は「０」になり、同様に制御信号ＩＮＴの論理値も「０」になる。これにより制御スイッチ５０が開く。このとき、中間電圧ＨＩＶはゼロであり、高電圧ＨＴは、フィルタリングコンデンサ６８に蓄積されたエネルギーのため、ゼロに向かって徐々に減少する。同様に調整信号ＲＥＧＵＬも、ゼロに向かって徐々に減少し、電圧生成回路１００は、その初期状態に復帰する。
【図面の簡単な説明】
【図１】  従来技術によるコンタクトレススマートカード用集積回路の標準的な図である。
【図２】  本発明による集積回路の機能図である。
【図３】  本発明による電圧生成回路のエレメントの詳細を示す図である。
【図４】  電圧生成回路のエレメントの詳細を示す図である。
【図５Ａ】  本発明による電圧生成回路の特定のポイントにおける信号を示す図である。
【図５Ｂ】  本発明による電圧生成回路の特定のポイントにおける他の信号を示す図である。
【符号の説明】
１０、１５  検出回路
２０、２５  整流回路
２３  共通ポイント
３０、３４  低電圧調整回路
４０  メモリ
４２  メモリアレイ
５０  制御スイッチ
６０  高電圧回路
６２  高電圧回路の高電圧入力端子
６４  高電圧回路の制御出力端子
６８  フィルタリングコンデンサ
６９  高電圧検出回路
７０  制御回路
７２  回路７０の第１の入力
７４  回路７０の第２の入力
８０  比較器
８２  論理ゲート
９０−９２  ｎ個のダイオード
９４、９６，９７  トランジスタ
９８  電流源
１００  電圧生成回路
【図１】
0004544802.tif 000002
【図２】
0004544802.tif 000003
【図３】
0004544802.tif 000004
【図４】
0004544802.tif 000005
【図５Ａ】
0004544802.tif 000006
【図５Ｂ】
0004544802.tif 000007