(57)【特許請求の範囲】
【請求項１】
対応温度の異なる複数のリファレンスレベルから単一の温度検出用リファレンスレベルを抵抗分圧回路で合成し、単一の比較器で温度検出を行う半導体装置の温度検出器であって、
高温試験により前記高温側リファレンスレベルのトリミングを行うと共に、低温試験により前記低温側リファレンスレベルのトリミングを行い、且つ、前記温度検出用リファレンスレベルを、該トリミングされた高温側および低温側リファレンスレベルを抵抗分割して生成することを特徴とする半導体装置の温度検出器。
【請求項２】
請求項１に記載の半導体装置の温度検出器において、低温側リファレンスレベルと高温側リファレンスレベルの２つのリファレンスレベルから単一の温度検出用リファレンスレベルを抵抗分圧回路で合成することを特徴とする半導体装置の温度検出器。
【請求項３】
請求項２に記載の半導体装置の温度検出器において、前記低温側リファレンスレベルと前記高温側リファレンスレベルは、各々調節可能であることを特徴とする半導体装置の温度検出器。
【請求項４】
リフレッシュ動作を必要とするメモリ部を有する半導体記憶装置であって、
該半導体記憶装置の温度を検出する温度検出器と、
該温度検出器の出力に応じて前記メモリ部におけるリフレッシュ動作の周期を制御するリフレッシュ周期制御回路とを備え、
前記温度検出器は、対応温度の異なる複数のリファレンスレベルから単一の温度検出用リファレンスレベルを抵抗分圧回路で合成し、単一の比較器で温度検出を行い、
高温試験により前記高温側リファレンスレベルのトリミングを行うと共に、低温試験により前記低温側リファレンスレベルのトリミングを行い、且つ、前記温度検出用リファレンスレベルを、該トリミングされた高温側および低温側リファレンスレベルを抵抗分割して生成することを特徴とする半導体記憶装置。
【請求項５】
請求項４に記載の半導体記憶装置において、前記温度検出器は、低温側リファレンスレベルと高温側リファレンスレベルの２つのリファレンスレベルから単一の温度検出用リファレンスレベルを抵抗分圧回路で合成することを特徴とする半導体記憶装置。
【請求項６】
請求項５に記載の半導体記憶装置において、前記低温側リファレンスレベルと前記高温側リファレンスレベルは、各々調節可能であることを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の温度検出器および半導体記憶装置に関し、特に、ＤＲＡＭ等のデータ保持のためにリフレッシュ動作を必要とする半導体記憶装置の温度検出器に関する。
【背景技術】
【０００２】
従来、例えば、携帯電話等の携帯機器用の半導体記憶装置（メモリ）としてはＳＲＡＭ（Static Random Access Memory）が使用されていたが、携帯機器の機能向上等に伴って必要とされるメモリ容量は年々増加する傾向にある。そのため、携帯機器用のメモリとして大容量メモリであるＤＲＡＭ（Dynamic Random Access Memory）を使用するようになって来ている。そこで、問題となるのが、携帯機器の電池の持ち時間である。
【０００３】
ＳＲＡＭはデータ保持にほとんど電力を消費しないが、ＤＲＡＭはデータを保持するために定期的にリフレッシュ動作を必要とするため、スタンバイ状態においてもある程度の電力を消費する。すなわち、メモリとしてＤＲＡＭを適用した携帯機器は、実際に使用していない状態でもデータを保持しておくだけで電力を消費し、電池の容量を低下させてしまうことになる。
【０００４】
このようなスタンバイ状態における電池の容量低下を低減するには、スタンバイ状態におけるＤＲＡＭのリフレッシュ動作の回数を減らして消費電流を削減すれば良い。具体的に、例えば、ＤＲＡＭのデータ保持時間は、温度が低いほどデータ保持時間が長くなる特性を持っているため、ある特定の境界温度よりもＤＲＡＭの温度が低い場合には、温度が高い状態よりもリフレッシュ動作の周期（リフレッシュ動作の時間間隔）を長く設定してリフレッシュ動作の回数を減らせば良い。
【０００５】
ところで、従来、メモリセルのリフレッシュ動作の周期を切り替えるリフレッシュ制御回路と、リファレンス部およびレギュレータ部を備える電圧バイアス部からのバイアス電圧によりバイアスされる温度検出部とを備え、温度検出部による所定温度検出によりリフレッシュ制御回路の制御を切り替えて、高温領域においては短周期のリフレッシュ動作を行わせると共に、低温領域においては長周期のリフレッシュ動作を行わせることによって、全温度範囲でのメモリセルのデータ保持特性を維持しながら低温領域における消費電流を低減するようにした半導体記憶装置が提案されている（例えば、特許文献１参照）。
【０００６】
さらに、従来、順方向電流ソースおよび逆方向電流ソースに流れる電流量によって電圧レベルが決まる順方向感知信号および逆方向感知信号を発生するプログラマブル温度感知部と、順方向感知信号および逆方向感知信号の電圧レベルを比較して温度情報信号を発生する比較器を備え、所定の臨界温度点で順方向感知信号と逆方向感知信号における電圧レベルの大きさの順序が置き換えられることで臨界温度点を外部から調節できるようにしたプログラマブル温度センサが提案されている（例えば、特許文献２参照）。
【０００７】
【特許文献１】特開２００３−１３２６７８号公報
【特許文献２】特開２０００−０７４７４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
なお、従来の半導体装置の温度検出器および半導体記憶装置、並びに、それらの問題点に関しては、後に図面を参照して詳述する。
【０００９】
本発明の目的は、温度検出の精度を向上させた半導体装置の温度検出器を提供することにある。さらに、本発明の目的は、高精度の温度検出器を適用することでリフレッシュ動作の周期を適切に制御し、消費電力を低減することのできる半導体記憶装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の形態によれば、対応温度の異なる複数のリファレンスレベルから単一の温度検出用リファレンスレベルを抵抗分圧回路で合成し、単一の比較器で温度検出を行う半導体装置の温度検出器であって、高温試験により前記高温側リファレンスレベルのトリミングを行うと共に、低温試験により前記低温側リファレンスレベルのトリミングを行い、且つ、前記温度検出用リファレンスレベルを、該トリミングされた高温側および低温側リファレンスレベルを抵抗分割して生成することを特徴とする半導体装置の温度検出器が提供される。
【００１１】
本発明の第２の形態によれば、リフレッシュ動作を必要とするメモリ部を有する半導体記憶装置であって、該半導体記憶装置の温度を検出する温度検出器と、該温度検出器の出力に応じて前記メモリ部におけるリフレッシュ動作の周期を制御するリフレッシュ周期制御回路とを備え、前記温度検出器は、対応温度の異なる複数のリファレンスレベルから単一の温度検出用リファレンスレベルを抵抗分圧回路で合成し、単一の比較器で温度検出を行い、高温試験により前記高温側リファレンスレベルのトリミングを行うと共に、低温試験により前記低温側リファレンスレベルのトリミングを行い、且つ、前記温度検出用リファレンスレベルを、該トリミングされた高温側および低温側リファレンスレベルを抵抗分割して生成することを特徴とする半導体記憶装置が提供される。
【発明を実施するための最良の形態】
【００１２】
まず、本発明に係る半導体装置の温度検出器および半導体記憶装置の実施例を説明する前に、従来の半導体装置の温度検出器および半導体記憶装置、並びに、それらの問題点を、添付図面（図１〜図１２）を参照して詳述する。
【００１３】
図１は温度検出器が適用される半導体装置の一例としてのＤＲＡＭ（半導体記憶装置）の要部を概念的に示すブロック図である。図１において、参照符号１は温度検出器、２はリフレッシュ周期制御回路、そして、３はＤＲＡＭ部を示している。
【００１４】
ＤＲＡＭ部３は、リフレッシュ動作を必要とするメモリ部を備える。温度検出器１は、ＤＲＡＭ３の温度を検出し、温度検出信号ＴＳをリフレッシュ周期制御回路２に出力する。そして、リフレッシュ周期制御回路２は、温度検出器１からの温度検出信号ＴＳに応じてＤＲＡＭ部３にリフレッシュ要求信号ＲＲを出力し、ＤＲＡＭ部３（メモリ部）におけるリフレッシュ動作の周期を制御する。
【００１５】
図２は図１に示すＤＲＡＭにおけるメモリセルのデータ保持時間の温度依存性を説明するための図である。
【００１６】
図２に示されるように、例えば、ＤＲＡＭのメモリセルは、温度が低いほどデータ保持時間が長くなり、逆に、温度が高いほどデータ保持時間が短くなる。そこで、図２では、ある閾値となる温度Ｔthを設定し、半導体装置（半導体記憶装置：ＤＲＡＭ）の温度がこの設定温度Ｔthよりも低いときにはリフレッシュ動作の周期を長くし、且つ、ＤＲＡＭの温度がこの設定温度Ｔthよりも高いときにはリフレッシュ動作の周期を短くする様子を示している。
【００１７】
図３は従来の半導体装置の温度検出器の一例を概略的に示すブロック図である。
【００１８】
図３に示されるように、温度検出器１は、例えば、ＤＲＡＭのリフレッシュ周期制御回路２に対して検出された温度を示す温度検出信号ＴＳを供給するためのものであり、パッド１７に接続されたシグネチャ出力回路１６、ヒューズ回路１１、セレクタ回路１２、デコード回路１３、リファレンスレベルトリミング回路１４０、および、温度検出回路１５を備えている。
【００１９】
この温度検出器１は、例えば、製造ばらつき等による温度検出器の検出温度のばらつきを試験工程で調整するようになっている。すなわち、温度検出器１において、チップ（ＤＲＡＭ）の温度を検出用温度に設定し、リファレンスレベルトリミング回路１４０により温度検出回路１５に与えるリファレンスレベルＲＬをトリミングするようになっている。
【００２０】
図４は図１に示すＤＲＡＭにおけるリフレッシュ周期制御回路の一例を示すブロック図である。
【００２１】
図４に示されるように、リフレッシュ周期制御回路２は、温度検出器１からの温度検出信号ＴＳを受け取ってチップの温度に対応した周期でリフレッシュ動作を実行するためのものであり、分周器制御回路２１、リング発振器２２、および、分周器２３を備えている。
【００２２】
そして、分周器制御回路２１は、温度検出器１からの温度検出信号ＴＳに応じて、分周器２３の所定の分周段からの出力を選択し、リフレッシュ要求信号ＲＲとして出力するようになっている。すなわち、検出温度が低ければ、周期の長い（周波数の低い）分周段からの出力が選択され、逆に、検出温度が高ければ、周期の短い（周波数の高い）分周段からの出力が選択される。なお、リフレッシュ周期制御回路２からのリフレッシュ要求信号ＲＲはＤＲＡＭ部３に供給され、ＤＲＡＭの温度に対応した周期でリフレッシュ動作が実行される。
【００２３】
図５は図３に示す温度検出器におけるヒューズ回路の一例を示す回路図である。
【００２４】
図５に示されるように、ヒューズ回路１１は、例えば、ＮＡＮＤゲート１１１、インバータ１１２，１１３、ｎチャネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）１１４、および、ヒューズ１１５を備える。
【００２５】
ＮＡＮＤゲート１１１の一方の入力には、ヒューズリセット信号ＦＲが供給され、ｎＭＯＳトランジスタ１１４のゲートにはヒューズセット信号ＦＳが供給されている。なお、ＮＡＮＤゲート１１１の他方の入力および出力は、インバータ１１２の出力および入力と交差接続され、ラッチを構成している。
【００２６】
ヒューズリセット信号ＦＲは、ヒューズ回路１１の出力信号ＦＯをリセットするもので、低レベル『Ｌ』のヒューズリセット信号ＦＲを与えることで、ヒューズ回路１１の出力信号ＦＯを高レベル『Ｈ』に保持する。ヒューズセット信号ＦＳは、トランジスタ１１４のゲートに高レベル『Ｈ』を与えることでトランジスタ１１４をオンし、ヒューズ回路１１からヒューズ１１５の状態に応じたレベルの出力信号ＦＯを出力する。
【００２７】
すなわち、ヒューズセット信号ＦＳが高レベル『Ｈ』になると、トランジスタ１１４がオンし、ヒューズ１１５が溶断していなければインバータ１１２の入力は低レベル『Ｌ』になって、ヒューズ回路１１からは低レベル『Ｌ』の出力信号ＦＯが出力され、また、ヒューズ１１５が溶断していれば、インバータ１１２の入力は高レベル『Ｈ』のままとなり、ヒューズ回路１１からは高レベル『Ｈ』の出力信号ＦＯがそのまま出力される。
【００２８】
図６は図３に示す温度検出器におけるセレクタ回路の一例を示す回路図である。
【００２９】
図６に示されるように、セレクタ回路１２は、インバータ１２１〜１２４、並びに、ｐＭＯＳトランジスタおよびｎＭＯＳトランジスタで構成されるトランスファゲート１２５，１２６を備える。セレクタ回路１２には、外部からトリミングテスト用試験コードＴＴＣ、ヒューズ回路１１からの出力信号ＦＯおよび温度検出トリミングテストモード切り替え信号ＴＴＳが入力される。
【００３０】
まず、温度検出トリミングテストモード切り替え信号ＴＴＳが低レベル『Ｌ』のとき、トランスファゲート１２５はオンして１２６はオフし、ヒューズ回路の出力信号ＦＯがインバータ１２１、トランスファゲート１２５およびインバータ１２４を介してトリミング用選択信号ＳＳとして出力される。また、温度検出トリミングテストモード切り替え信号ＴＴＳが高レベル『Ｈ』のとき、トランスファゲート１２５はオフして１２６はオンし、トリミングテスト用試験コードＴＴＣがインバータ１２３、トランスファゲート１２６およびインバータ１２４を介してトリミング用選択信号ＳＳとして出力される。
【００３１】
すなわち、セレクタ回路１２は、温度検出トリミングテストモード切り替え信号ＴＴＳにより温度検出トリミングテストモードを選択（ＴＴＳが高レベル『Ｈ』）することで、ヒューズ出力ＦＯをテストコードＴＴＣに切り替え、トリミング用選択信号ＳＳとして出力するようになっている。このトリミング用選択信号ＳＳは、デコード回路１２に入力され、トリミング用デコード信号となる。
【００３２】
図７は図３に示す温度検出器におけるデコード回路の一例を示す回路図である。この図７に示すデコード回路１３は、インバータ１３０〜１３５およびＮＡＮＤゲート１３６〜１３９を備え、２ビットのトリミング用選択信号ＳＳをデコードして相補の４つのデコード出力ＤＳ１，／ＤＳ１；ＤＳ２，／ＤＳ２；ＤＳ３，／ＤＳ３；ＤＳ４，／ＤＳ４（トリミング用デコード信号ＤＳ）を出力するようになっている。なお、トリミング用選択信号ＳＳのビット数およびデコード回路１３の構成等は、様々に変化させることができるのはいうまでもない。
【００３３】
図８は図３に示す温度検出器におけるリファレンスレベルトリミング回路の一例を示す回路図である。
【００３４】
図８に示されるように、リファレンスレベルトリミング回路１４０は、抵抗１４１−１，１４１−２，…，１４１−ｎ，１４１−（ｎ＋１）、および、トランスファゲート１４２−１，１４２−２，…，１４２−ｎを備え、トリミング用デコード信号ＤＳ（相補のｎ個のデコード出力ＤＳ１，／ＤＳ１；ＤＳ２，／ＤＳ２；…；ＤＳｎ，／ＤＳｎ）によりトランスファゲート１４２−１，１４２−２，…，１４２−ｎの任意の１つを選択し、対応する抵抗分割の電圧レベルをリファレンスレベルＲＬとして出力するようになっている。なお、図８では、相補のｎ個のデコード出力（ＤＳ１，／ＤＳ１；ＤＳ２，／ＤＳ２；…；ＤＳｎ，／ＤＳｎ）によりリファレンスレベルＲＬの電圧レベルを制御するようになっているが、例えば、図７に示すデコード回路１３のように相補の４つのデコード出力ＤＳ１，／ＤＳ１；ＤＳ２，／ＤＳ２；ＤＳ３，／ＤＳ３；ＤＳ４，／ＤＳ４を使用する場合には、トランスファゲートは４つとなる。
【００３５】
図９は図３に示す温度検出器におけるリファレンスレベルトリミング回路の他の例を示す回路図である。
【００３６】
図９と図８との比較から明らかなように、図９に示すリファレンスレベルトリミング回路１４０’は、図８のリファレンスレベルトリミング回路１４０において、基準レベル（電源線ＶＲＥＦ）と抵抗１４１−１との間に、並列接続された抵抗１４３およびｐＭＯＳトランジスタ１４４を挿入すると共に、接地線（ＧＮＤ）と抵抗１４１−（ｎ＋１）との間に、並列接続された抵抗１４５およびｎＭＯＳトランジスタ１４６を挿入したものである。
【００３７】
ｐＭＯＳトランジスタ１４４およびｎＭＯＳトランジスタ１４６のゲートには、オフセット制御信号ＯＳＣが供給され、オフセット制御信号ＯＳＣを低レベル『Ｌ』から高レベル『Ｈ』にすることによって、リファレンスレベルＲＬを低レベル側にシフトさせることができる。
【００３８】
図１０は図３に示す温度検出器における温度検出回路の一例を示す回路図である。
【００３９】
図１０に示されるように、温度検出回路１５は、抵抗１５１、ダイオード１５２、差動増幅器１５３およびインバータ１５４を備え、差動増幅器１５３により、基準レベル（ＶＲＥＦ）と接地線（ＧＮＤ）との間に直列に接続された抵抗１５１およびダイオード１５２によるモニタレベルＭＬとリファレンスレベルＲＬとの比較を行い、インバータ１５４を介して温度検出信号ＴＳを出力する。
【００４０】
図１１は図１０に示す温度検出回路の動作を説明するための図である。
【００４１】
差動増幅器１５３は、チップの温度変化によるダイオード１５２の特性変化を利用したモニタレベルＭＬとリファレンスレベルトリミング回路１４０（１４０’）からのリファレンスレベルＲＬとの比較を行う。具体的に、モニタレベルＭＬがリファレンスレベルＲＬよりも上（例えば、図１１（ａ）中のＰ１）、すなわち、実際のチップの温度が設定された温度よりも低ければ、差動増幅器１５３の出力信号ＣＯは低レベル『Ｌ』（図１１（ｂ）参照）となり、温度検出信号ＴＳは高レベル『Ｈ』（図１１（ｃ）参照）となる。逆に、モニタレベルＭＬがリファレンスレベルＲＬよりも下（例えば、図１１（ａ）中のＰ２）、すなわち、実際のチップの温度が設定された温度よりも高ければ、差動増幅器１５３の出力信号ＣＯは高レベル『Ｈ』（図１１（ｂ）参照）となり、温度検出信号ＴＳは低レベル『Ｌ』（図１１（ｃ）参照）となる。
【００４２】
この温度検出信号ＴＳは、リフレッシュ周期制御回路２に供給されると共に、シグネチャ出力回路１６を介してパッド１７から取り出される。
【００４３】
図１２は図３に示す温度検出器におけるシグネチャ出力回路の一例を示す回路図である。
【００４４】
図１２に示されるように、シグネチャ出力回路１６は、シグネチャイネーブル信号ＳＥがゲートに供給されたｎＭＯＳトランジスタ１６１および温度検出信号ＴＳがゲートに供給されたｎＭＯＳトランジスタ１６２を備え、シグネチャイネーブル信号ＳＥを高レベル『Ｈ』とすることで、実際のチップの温度が設定温度よりも低温ならばパッド１７に電流が出力されるようになる。
【００４５】
ここで、リファレンスレベルトリミング回路として図８に示す回路１４０を適用した場合を説明する。
【００４６】
まず、チップの温度を温度検出器１の検出温度に設定する。さらに、セレクタ回路１２により温度検出トリミングテストモードを選択することで、ヒューズ回路の出力信号ＦＯをトリミングテスト用試験コードＴＴＣに切り替える。
【００４７】
これにより、トリミングテスト用試験コードＴＴＣがデコード回路１３に入力され、デコード回路１３からはトリミング用デコード信号ＤＳが出力される。そして、このトリミング用デコード信号ＤＳにより、リファレンスレベルトリミング回路１４０から出力されるリファレンスレベルＲＬのトリミングを行うことができる。
【００４８】
リファレンスレベルＲＬは、温度検出回路１５において、ダイオード１５２と抵抗１５１の直列接続のモニタレベルＭＬと比較される。モニタレベルＭＬがリファレンスレベルＲＬより上、すなわち、設定温度より低温ならば温度検出信号ＴＳは高レベル『Ｈ』となり、逆に、モニタレベルＭＬがリファレンスレベルＲＬより下、すなわち、設定温度より高温ならば温度検出信号ＴＳは低レベル『Ｌ』となる。
【００４９】
この温度検出信号ＴＳは、シグネチャイネーブル信号ＳＥを高レベル『Ｈ』にすれば、設定温度より低温ならばパッド１７に電流が出力されるようになる。この電流のオン／オフの切り替わりポイントがモニタレベルＭＬとリファレンスレベルＲＬの交差ポイントであり、リファレンスレベルトリミング回路１４０のトリミング補正点である。このときのトリミングテスト用試験コードＴＴＣでヒューズ回路１１のヒューズをカットすることにより、温度検出回路１５の設定温度のオフセット補正を行うことができる。
【００５０】
また、リファレンスレベルトリミング回路として図９に示す回路１４０’を適用した場合を説明する。
【００５１】
まず、チップの温度を高温試験温度（例えば、９０℃〜１００℃程度）に設定し、リファレンスレベルトリミング回路１４０’のオフセット制御信号ＯＣＳを高レベル『Ｈ』にすることで、リファレンスレベルＲＬを温度検出回路１５の設定温度に対するリファレンスレベルから、試験温度に対するリファレンスレベルにオフセット電圧を制御する。さらに、セレクタ回路１２により温度検出トリミングテストモードを選択することで、ヒューズ回路の出力信号ＦＯをトリミングテスト用試験コードＴＴＣに切り替える。
【００５２】
これにより、トリミングテスト用試験コードＴＴＣがデコード回路１３に入力され、デコード回路１３からはトリミング用デコード信号ＤＳが出力される。そして、このトリミング用デコード信号ＤＳにより、リファレンスレベルトリミング回路１４０’から出力されるリファレンスレベルＲＬのトリミングを行うことができる。
【００５３】
リファレンスレベルＲＬは、温度検出回路１５において、ダイオード１５２と抵抗１５１の直列接続のモニタレベルＭＬと比較される。モニタレベルＭＬがリファレンスレベルＲＬより上、すなわち、設定温度より低温ならば温度検出信号ＴＳは高レベル『Ｈ』となり、逆に、モニタレベルＭＬがリファレンスレベルＲＬより下、すなわち、設定温度より高温ならば温度検出信号ＴＳは低レベル『Ｌ』となる。
【００５４】
この温度検出信号ＴＳは、シグネチャイネーブル信号ＳＥを高レベル『Ｈ』にすれば、設定温度より低温ならばパッド１７に電流が出力されるようになる。この電流のオン／オフの切り替わりポイントがモニタレベルＭＬとリファレンスレベルＲＬの交差ポイントであり、リファレンスレベルトリミング回路１４０’のトリミング補正点である。このときのトリミングテスト用試験コードＴＴＣでヒューズ回路１１のヒューズをカットすることにより、温度検出回路１５の設定温度のオフセット補正を行うことができる。
【００５５】
そして、リファレンスレベルトリミング回路１４０’を適用した場合、ｐＭＯＳトランジスタ１４４およびｎＭＯＳトランジスタ１４６のゲートに供給されるオフセット制御信号ＯＳＣにより、トリミングテスト用試験時の試験温度と通常動作時の検出温度との差を調整する検出温度調整用オフセット電圧をつけることで、任意の試験温度でリファレンスレベルのトリミングを行うことが可能となる。
【００５６】
しかしながら、リファレンスレベルトリミング回路として図８に示す回路１４０を適用した場合、チップ温度を検出温度にする試験工程が増えるため、試験コストが増加する問題がある。また、リファレンスレベルトリミング回路として図９に示す回路１４０’を適用した場合、検出温度調整用のオフセット自身の製造ばらつきに対応することができないという問題がある。
【００５７】
以下、本発明に係る半導体装置の温度検出器および半導体記憶装置の実施例を、添付図面を参照して詳述する。
【００５８】
図１３は本発明に係る半導体装置の温度検出器の一実施例を概略的に示すブロック図である。本実施例の温度検出器１は、図３に示す温度検出器と同様に、例えば、ＤＲＡＭのリフレッシュ周期制御回路２に対して検出された温度を示す温度検出信号ＴＳを供給するためのものである。
【００５９】
図１３と前述した図３との比較から明らかなように、本実施例の温度検出器１は、図３に示す温度検出器におけるリファレンスレベルトリミング回路１４０（１４０’）を、基準レベルＶＲＥＦおよび動作モード切り替え信号ＯＴＳが供給されたリファレンスレベルトリミング回路１４として構成したものであり、ヒューズ回路１１、セレクタ回路１２、デコード回路１３、温度検出回路１５、および、パッド１７に接続されたシグネチャ出力回路１６は、図３の温度検出器と実質的に同様のものである。
【００６０】
図１４は図１３に示す温度検出器におけるリファレンスレベルトリミング回路の一実施例を示す回路図である。図１４において、参照符号４１は低温用リファレンスレベルトリミング部、４２は高温用リファレンスレベルトリミング部、４３は低温用ボルテージフォロワ、４４は高温用ボルテージフォロワ、そして、４５はリファレンスレベル切り替え部を示している。
【００６１】
低温用リファレンスレベルトリミング部４１および高温用リファレンスレベルトリミング部４２は同様の回路構成とされ、差動増幅器４１３（４２３）、ｐＭＯＳトランジスタ４１４（４２４）、可変抵抗４１１（４２１）、および、抵抗４１１−（ｎ＋１）（４２１−（ｎ＋１））を備えている。
【００６２】
図１５は図１４に示すリファレンスレベルトリミング回路の要部を示す回路図であり、低温用リファレンスレベルトリミング部４１および高温用リファレンスレベルトリミング部４２の一例を示すものである。すなわち、図１４の低温用リファレンスレベルトリミング部４１（高温用リファレンスレベルトリミング部４２）における可変抵抗４１１を、ｎ個の抵抗４１１−１，４１１−２，…，４１１−ｎ、および、トランスファゲート４１２−１，４１２−２，…，４１２−ｎで構成し、トリミング用デコード信号ＤＳ（相補のｎ個のデコード出力ＤＳ１，／ＤＳ１；ＤＳ２，／ＤＳ２；…；ＤＳｎ，／ＤＳｎ）によりトランスファゲート４１２−１，４１２−２，…，４１２−ｎの任意の１つを選択して対応する抵抗分割の電圧レベルを差動増幅器４１３の正入力に供給するようになっている。ここで、差動増幅器４１３の負入力には、基準レベルＶＲＥＦが供給され、そして、差動増幅器４１３の出力信号がｐＭＯＳトランジスタ４１４のゲートに供給されている。なお、図１５では、相補のｎ個のデコード出力（ＤＳ１，／ＤＳ１；ＤＳ２，／ＤＳ２；…；ＤＳｎ，／ＤＳｎ）により差動増幅器４１３の正入力に供給する信号の電圧レベルを制御するようになっているが、例えば、図７に示すデコード回路１３のように相補の４つのデコード出力ＤＳ１，／ＤＳ１；ＤＳ２，／ＤＳ２；ＤＳ３，／ＤＳ３；ＤＳ４，／ＤＳ４を使用する場合には、トランスファゲートは４つとなる。
【００６３】
再び、図１４を参照すると、低温用ボルテージフォロワ４３および高温用ボルテージフォロワ４４は同様の回路構成で、差動増幅器４３１（４４１）およびｐＭＯＳトランジスタ４３２（４４２）を備えている。リファレンスレベル切り替え部４５は、抵抗Ｒａ，Ｒｂ，ＲＬ、および、トランスファゲート４５１〜４５３を備えている。これらのトランスファゲート４５１；４５２；４５３は、それぞれ相補の動作モード切り替え信号ＯＴＳ１，／ＯＴＳ１；ＯＴＳ２，／ＯＴＳ２；ＯＴＳ３，／ＯＴＳ３により任意の１つが選択され、リファレンスレベルＲＬとして出力されるようになっている。
【００６４】
次に、本発明に係る半導体装置の温度検出器におけるリファレンスレベルトリミング回路の動作の一例を説明する。
【００６５】
まず、チップの温度を高温試験温度（例えば、９０℃〜１００℃）に設定する。ここで、リファレンスレベル切り替え部４５でレベルＲｅｆＨＴを選択して高温試験モード（高温測定モード）に移行する。すなわち、動作モード切り替え信号ＯＴＳ３，／ＯＴＳ３を高レベル『Ｈ』，低レベル『Ｌ』としてトランスファゲート４５３のみをオンして、レベルＲｅｆＨＴをリファレンスレベルＲＬとして出力する。
【００６６】
この状態で、高温用リファレンスレベルトリミング部４２を用いてリファレンスレベルの調整を行う。すなわち、高温用リファレンスレベルトリミング部４２から出力される補正された基準レベルＶｒＨＴは、高温用ボルテージフォロワ４４を介してレベルＲｅｆＨＴとして出力される。高温用ボルテージフォロワ４４から出力されたレベルＲｅｆＨＴは、リファレンスレベル切り替え部４５でレベルＲｅｆＨＴを選択しているので、高温側リファレンスレベルとして出力される。
【００６７】
ここで、リファレンスレベル切り替え部４５から出力されたリファレンスレベルＲＬは、図１０を参照して説明した温度検出回路１５における差動増幅器１５３により、ダイオード１５２および抵抗１５１の直列接続のモニタレベルＭＬと比較される。そして、モニタレベルＭＬがリファレンスレベルＲＬより上、すなわち、設定温度より低温ならば温度検出信号ＴＳは高レベル『Ｈ』となり、逆に、モニタレベルＭＬがリファレンスレベルＲＬより下、すなわち、設定温度より高温ならば温度検出信号ＴＳは低レベル『Ｌ』となる。
【００６８】
この温度検出信号ＴＳは、シグネチャイネーブル信号ＳＥを高レベル『Ｈ』にすれば、設定温度より低温ならばパッド１７に電流が出力されるようになる。この電流のオン／オフの切り替わりポイントがモニタレベルＭＬとリファレンスレベルＲＬの交差ポイントであり、高温用リファレンスレベルトリミング部４２のトリミング補正点である。高温試験時には、テストモードを使用して、高温用リファレンスレベルトリミング部４２でトランスファゲート（４２２−１〜４２２−ｎ）を１つずつ順次オンにして、パッド１７に流れる電流のオン／オフの切り替わりポイントを探し、これを記録する。
【００６９】
次に、チップの温度を低温試験温度（例えば、２０℃〜３０℃）に設定する。ここで、リファレンスレベル切り替え部４５でレベルＲｅｆＬＴを選択して低温試験モード（低温測定モード）に移行する。すなわち、動作モード切り替え信号ＯＴＳ１，／ＯＴＳ１を高レベル『Ｈ』，低レベル『Ｌ』としてトランスファゲート４５１のみをオンして、レベルＲｅｆＬＴをリファレンスレベルＲＬとして出力する。
【００７０】
この状態で、低温用リファレンスレベルトリミング部４１を用いてリファレンスレベルの調整を行う。すなわち、低温用リファレンスレベルトリミング部４１から出力される補正された基準レベルＶｒＬＴは、低温用ボルテージフォロワ４３を介してレベルＲｅｆＬＴとして出力される。低温用ボルテージフォロワ４３から出力されたレベルＲｅｆＬＴは、リファレンスレベル切り替え部４５でレベルＲｅｆＬＴを選択しているので、低温側リファレンスレベルとして出力される。
【００７１】
ここで、リファレンスレベル切り替え部４５から出力されたリファレンスレベルＲＬは、温度検出回路１５における差動増幅器１５３により、ダイオード１５２および抵抗１５１の直列接続のモニタレベルＭＬと比較される。そして、モニタレベルＭＬがリファレンスレベルＲＬより上、すなわち、設定温度より低温ならば温度検出信号ＴＳは高レベル『Ｈ』となり、逆に、モニタレベルＭＬがリファレンスレベルＲＬより下、すなわち、設定温度より高温ならば温度検出信号ＴＳは低レベル『Ｌ』となる。
【００７２】
この温度検出信号ＴＳは、シグネチャイネーブル信号ＳＥを高レベル『Ｈ』にすれば、設定温度より低温ならばパッド１７に電流が出力されるようになる。この電流のオン／オフの切り替わりポイントがモニタレベルＭＬとリファレンスレベルＲＬの交差ポイントであり、低温用リファレンスレベルトリミング部４１のトリミング補正点である。低温試験時には、テストモードを使用して、低温用リファレンスレベルトリミング部４１でトランスファゲート（４１２−１〜４１２−ｎ）を１つずつ順次オンにして、パッド１７に流れる電流のオン／オフの切り替わりポイントを探し、これを記録する。
【００７３】
さらに、上述した高温試験および低温試験で判明したトリミングポイントのヒューズを各々カットする。すなわち、図５を参照して説明したヒューズ回路１1におけるヒューズ１１５を溶断する。これにより、ＲｅｆＨＴ／ＲｅｆＬＴは、温度検出回路１５のオフセット補正、並びに、モニタレベル温度依存補正がなされたレベルになる。その結果、リファレンスレベル切り替え部４５のＲｅｆＨＴとＲｅｆＬＴとの間を直列接続した抵抗Ｒａ，Ｒｂ，ＲＬにより分圧される電圧は、モニタレベルの温度依存を反映したものとなる。
【００７４】
最後に、リファレンスレベル切り替え部４５でレベルＲｅｆＤＥＴを選択して通常動作モードに移行する。すなわち、動作モード切り替え信号ＯＴＳ２，／ＯＴＳ２を高レベル『Ｈ』，低レベル『Ｌ』としてトランスファゲート４５２のみをオンして、レベルＲｅｆＤＥＴをリファレンスレベルＲＬとして出力する。ここで、リファレンスレベル切り替え部４５の抵抗Ｒａ，Ｒｂ，ＲＬにより抵抗分割されたリファレンスレベルＲＬはトリミング補正済みのレベルになっているため、高精度の温度検出が可能となる。
【００７５】
図１６は図１４に示すリファレンスレベルトリミング回路の動作を説明するための図であり、温度検出回路１５におけるモニタレベルＭＬがＭＬ１からＭＬ２にばらついた場合を示すものである。ここで、図１６において、モニタレベルＭＬ１およびＭＬ２は、高温試験の温度Ｔｈｔで一致（ＲｅｆＨＴ０）し、低温試験の温度ＴｌｔでレベルＲｅｆＬＴ１およびＲｅｆＬＴ２と大きく異なる場合を示している。
【００７６】
具体的に、例えば、図１４に示すリファレンスレベルトリミング回路１４のリファレンスレベル切り替え部４５における抵抗ＲａとＲｂの比がＲａ：Ｒｂ＝１：２であれば、温度検出回路１５により検出される温度（検出温度）Ｔｄｅｔは、低温試験温度Ｔｌｔと高温試験温度Ｔｈｔとの間の１：２の位置に来る。検出温度Ｔｄｅｔは、低温試験温度Ｔｌｔと高温試験温度Ｔｈｔの比で決まるため、温度検出回路１５のモニタレベルの温度依存がばらついても、前述したレベルＲｅｆＨＴおよびＲｅｆＬＴのトリミングによって補正することができる。なお、ＲＬは、ＲＬ／（Ｒａ＋Ｒｂ＋ＲＬ）＜ＲｅｆＨＴ／ＲｅｆＬＴの関係が成立する必要がある。
【００７７】
このように、本発明の半導体装置の温度検出器は、高温試験および低温試験において、高温用および低温用リファレンスレベルのトリミングを行った後、その他の温度は、抵抗分割で作成することによって、検出温度の精度を向上させることができる。
【００７８】
さらに、上記半導体装置の温度検出器をＤＲＡＭ等のデータ保持のためにリフレッシュを必要とする半導体記憶装置に適用することにより、リフレッシュ動作の周期を適切に制御して消費電力を低減することができる。
【００７９】
以上において、低温試験および高温試験の順序は何れが先でも良い。また、ヒューズカットは、まとめて行う必要は無く、高温試験後および低温試験後にそれぞれ行うこともできる。さらに、上述した実施例では、低温側および高温側の２つのリファレンスレベルから温度検出用リファレンスレベルを合成しているが、これは、温度の異なる３つ以上のリファレンスレベルから温度検出用リファレンスレベルを合成して温度検出を行うことも可能である。また、例えば、上述した高温試験および低温試験は、半導体装置の温度検出器のための専用の温度試験として行わずに、他の温度試験を流用することにより、試験コストの削減を計ることも可能である。
【００８０】
本発明は、半導体装置の温度検出器に適用することができ、特に、温度検出器の出力によりメモリ部のリフレッシュ動作の周期を制御するＤＲＡＭ等の半導体記憶装置を初めとし、高精度の温度検出を行って所定の制御を行う様々な半導体装置の温度検出器として幅広く適用することができる。
【図面の簡単な説明】
【００８１】
【図１】温度検出器が適用される半導体装置の一例としてのＤＲＡＭの要部を概念的に示すブロック図である。
【図２】図１に示すＤＲＡＭにおけるメモリセルのデータ保持時間の温度依存性を説明するための図である。
【図３】従来の半導体装置の温度検出器の一例を概略的に示すブロック図である。
【図４】図１に示すＤＲＡＭにおけるリフレッシュ周期制御回路の一例を示すブロック図である。
【図５】図３に示す温度検出器におけるヒューズ回路の一例を示す回路図である。
【図６】図３に示す温度検出器におけるセレクタ回路の一例を示す回路図である。
【図７】図３に示す温度検出器におけるデコード回路の一例を示す回路図である。
【図８】図３に示す温度検出器におけるリファレンスレベルトリミング回路の一例を示す回路図である。
【図９】図３に示す温度検出器におけるリファレンスレベルトリミング回路の他の例を示す回路図である。
【図１０】図３に示す温度検出器における温度検出回路の一例を示す回路図である。
【図１１】図１０に示す温度検出回路の動作を説明するための図である。
【図１２】図３に示す温度検出器におけるシグネチャ出力回路の一例を示す回路図である。
【図１３】本発明に係る半導体装置の温度検出器の一実施例を概略的に示すブロック図である。
【図１４】図１３に示す温度検出器におけるリファレンスレベルトリミング回路の一実施例を示す回路図である。
【図１５】図１４に示すリファレンスレベルトリミング回路の要部を示す回路図である。
【図１６】図１４に示すリファレンスレベルトリミング回路の動作を説明するための図である。
【符号の説明】
【００８２】
１    温度検出器
２    リフレッシュ周期制御回路
３    ＤＲＡＭ部
１１    ヒューズ回路
１２    セレクタ回路
１３    デコード回路
１５    温度検出回路
１６    シグネチャ出力回路
１７    パッド
２１    分周器制御回路
２２    リング発振器
２２    分周器
４１    低温用リファレンスレベルトリミング部
４２    高温用リファレンスレベルトリミング部
４３    低温用ボルテージフォロワ
４４    高温用ボルテージフォロワ
４５    リファレンスレベル切り替え部
１４０，１４０’    リファレンスレベルトリミング回路
【図１】
0004603537.tif 000002
【図２】
0004603537.tif 000003
【図３】
0004603537.tif 000004
【図４】
0004603537.tif 000005
【図５】
0004603537.tif 000006
【図６】
0004603537.tif 000007
【図７】
0004603537.tif 000008
【図８】
0004603537.tif 000009
【図９】
0004603537.tif 000010
【図１０】
0004603537.tif 000011
【図１１】
0004603537.tif 000012
【図１２】
0004603537.tif 000013
【図１３】
0004603537.tif 000014
【図１４】
0004603537.tif 000015
【図１５】
0004603537.tif 000016
【図１６】
0004603537.tif 000017