(57)【特許請求の範囲】
【請求項１】
副画像と主画像の合成画像を表示する装置であって、
主画像信号源と、
副画像信号を表すサンプル源と、
前記副画像のサンプル源に結合され、垂直濾波処理により前記副画像信号を圧縮し、前記垂直濾波処理された信号を水平方向にサブサンプリングして、五点形パターンを発生する五点形サブサンプラーと、
前記五点形サブサンプラーに結合され、前記圧縮され且つ五点形サブサンプリングされた信号を貯えるメモリと、
前記主画像信号源と前記五点形サブサンプラーに結合され、前記主画像信号と前記圧縮され且つ五点形サブサンプリングされた信号とを合成し、前記主画像と前記副画像の合成画像を表す信号を発生する信号合成器とから成り、
前記副画像は、前記圧縮され且つ五点形サブサンプリングされた信号および前記圧縮され且つ五点形サブサンプリングされた信号のコピーを使用して発生する、前記装置。
【請求項２】
水平位置の第１のセットにおいてサンプルを取る第１のサンプル・パターンおよび前記水平位置の第１のセット間のほぼ中ほどの水平位置の第２のセットにおいてサンプルを取る第２のサンプル・パターンのうちの１つにおいて、前記五点形サブサンプラーが前記副画像のサンプルを選択的にサブサンプリングする、請求項１記載の装置。
【発明の詳細な説明】
産業上の利用分野
本発明は、水平方向の解像度を改善するために五点形サンプリングを使用するピクチャーインピクチャー・システムに関する。
発明の背景
現在の画像表示システムは、比較的大きい主画像に加えて、比較的小さい副画像を表示する機能を具えている。比較的小さい副画像は比較的大きい主画像の範囲内に表示され、この場合、このようなシステムはピクチャーインピクチャー（ＰＩＰ）システムと呼ばれ、あるいは、小さい方の副画像は大きい方の主画像の外側（例えば、左側または右側）に配置され、この場合、このシステムはピクチャーアウトサイドピクチャー（ＰＯＰ）システムと呼ばれる。主画像と副画像が、例えば、主画像のフリーズ（凍結）フレームＰＩＰ画像のように、同じ画像源から得られる場合もあるし、あるいは、例えば、第１のチューナが、主画像として表示される第１のビデオ信号に同調し、第２のチューナが、第１のチューナとは別個に、挿入画像として表示される第２のビデオ信号に同調するシステムのように、別個の画像源から得られる場合もある。
ＰＩＰあるいはＰＯＰシステムは、副ビデオ信号に生じる副画像を表す圧縮された画像データを貯え、この圧縮された画像データを、主画像信号の代りに、副画像を表示するために指定される主画像の部分に使用する動作を実行する。このシステムは、副画像が副ビデオ信号中に生じる時から副画像が主画像中に表示される時まで副画像を貯えるのに十分なメモリ容量を持っていなければならない。既に知られているシステムは、１フレームもしくは１フィールドの副画像データを保持するのに十分なメモリを備えている。メモリは比較的高価なので、必要とするメモリの量を最少限度にすることが望ましい。必要とされるメモリの量を減らすために、既に知られているＰＩＰおよびＰＯＰシステムは、副ビデオ信号をサブサンプリングし、サブサンプリングされた副画像データを１フィールドだけ貯える。ＰＩＰまたはＰＯＰ画像のための表示画像信号を発生するために、サブサンプリング方式を補足する表示方法が使用される。
しかしながら、既に知られているサブサンプリング技術では、単純に「１個のサンプルを抜き取り、Ｎ個のサンプルを捨てる」ことが副ビデオ信号の各ライン毎に繰り返される。これは、ＰＩＰまたはＰＯＰ画像の水平解像度を著しく低下させ、そのため、表示されるＰＩＰまたはＰＯＰ画像の画質を目に付くほど低下させるので望ましくない。主画像と共にあとで表示するためにＰＩＰまたはＰＯＰ画像データを貯えるのに必要なメモリの量を増加させることなく、ＰＩＰまたはＰＯＰ画像の水平解像度を高めることのできるサブサンプリング方式を提供することが望ましい。
発明の概要
本発明の原理による、副画像と主画像の合成画像を表示する装置は、主画像信号の源と副画像信号を表すサンプルの源を含んでいる。五点形（ｑｕｉｎｃｕｎｘ）サブサンプラーは、副画像サンプル源に結合される。信号合成器が、主画像信号源と五点形サブサンプラーに結合される。サンプル合成器は、主画像信号と、五点形サブサンプリングされたサンプルを表す信号とを合成し、主画像と副画像の合成画像を表す信号を発生する。
【図面の簡単な説明】
第１図は、主画像と、ピクチャーインピクチャー（ＰＩＰ）画像と、本発明を組み込んでいる表示画像を示す。
第２図は、本発明を組み込んでいるＰＩＰシステムの一部を、一部はブロック形式で、一部は論理形式で示したものである。
第３図は、五点形サンプリングを例示するＰＩＰ表示画像のより詳細な説明図である。
第４図は、主のビデオ信号、ＰＩＰビデオ信号、およびＰＩＰメモリ・アクセス・アドレスの波形図である。
第５図および第６図は、ＰＩＰ画像用に五点形サンプリングを使用することにより生じる問題とその解決法を例示する、ＰＩＰ表示画像のより詳細な説明図である。
第７図、フィールド・メモリ内に貯えるＰＩＰデータを発生するためのエンコーダを、一部はブロック図で、一部は論理回路で示す。
第８図は、主画像の中に挿入するＰＩＰデータを発生するためのデコーダを、一部はブロック図で、一部は論理回路で示す。
発明の詳細な説明
例示した実施例は、第１図に示す画像を発生する、ピクチャーインピクチャー（ＰＩＰ）システムに関して説明される。しかしながら、本発明の原理は、他の多画像システム、例えば、小画像が主画像の外側（すなわち、左側または右側）に配置されるピクチャーアウトサイドピクチャー（ＰＯＰ）システムにも等しく応用できる。
第１図は、主画像と副画像を含み且つ本発明を組み込んでいるＰＩＰ表示画像を示す。第１図で、主画像２は表示装置（例えば、テレビジョン受像機またはモニター）に表示されている。主画像２は、アンテナまたはケーブルから受信されるテレビジョン信号に応答するチューナを含む、既知の信号処理回路で発生される。また、第１図には、第２の画像４が主画像２の左下の隅に挿入されている。この実施例における副画像４は、ピクチャーインピクチャー（ＰＩＰ）画像と呼ばれる。また、ＰＩＰ画像は、アンテナまたはケーブルから受信される第２のテレビジョン信号に応答する第２のチューナを多分含んでいる、既知の信号処理回路で発生される。第２のチューナは、別個のビデオカセット・レコーダ（ＶＣＲ）においても実施できる。ＰＩＰ画像４を表す信号は、既知の方法で、主画像２を表す信号と合成され、合成された信号は表示装置に供給され、表示装置は、第１図に例示する画像を表示する。
第２図は、本発明が組み込まれているＰＩＰシステムの一部分を、一部はブロック形式で、一部は論理回路形式で示す。第２図で、主のビデオ画像を表す信号源１０２は、同期成分処理回路１０３とビデオ成分処理回路１０４のそれぞれの入力端子に結合される出力端子を有する。同期成分処理回路１０３の出力端子は主のタイミング信号発生器１０６に結合される。ビデオ成分処理回路１０４の出力端子はマルチプレクサ１０８の第１のデータ入力端子に結合される。マルチプレクサ１０８の出力端子は、合成ビデオ信号を発生し、既知の方法で、表示装置（図示せず）に結合される。主のタイミング信号発生器１０６のそれぞれの出力端子は、ビデオ成分処理回路１０４のクロック入力端子とマルチプレクサ１０８の制御入力端子に結合される。
ＰＩＰビデオ信号源１１０はＰＩＰアナログ／ディジタル変換器１１２の入力端子に結合される。ＰＩＰアナログ／ディジタル変換器１１２の出力端子は、ＰＩＰビテオ処理回路１１３とＰＩＰタイミング信号発生器１１４のそれぞれの入力端子に結合される。ＰＩＰビデオ処理回路１１３の出力端子は、五点形サブサンプラー１１６のデータ入力端子に結合される。サブサンプラー１１６の出力端子は、フィールド・メモリ１２０のデータ入力端子に結合される。フィールド・メモリ１２０のデータ出力端子は、挿入画像表示信号発生器１２４のデータ入力端子に結合される。表示信号発生器１２４の出力端子はマルチプレクサ１０８の第２のデータ入力端子に結合される。
ＰＩＰタイミング信号発生器１１４のそれぞれの出力端子は、サブサンプラー１１６および書込みアドレス発生器１１８の対応する入力端子に結合される。書込みアドレス発生器１１８の出力端子は、サブサンプラー１１６およびフィールド・メモリ１２０のそれぞれの書込みアドレス入力端子に結合される。主のタイミング信号発生器１０６のそれぞれの出力端子は、読取りアドレス発生器１２２および表示信号発生器１２４の対応する入力端子に結合される。読出しアドレス発生器１２２の出力端子は、サブサンプラー１１６およびフィールド・メモリ１２０のそれぞれの読出しアドレス入力端子に結合される。
第１図および第２図の両方に関連して説明すると、主ビデオ信号源１０２からの主ビデオ信号は、ビデオ成分と同期成分を含んでいる。同期成分処理回路１０３は同期成分信号を抽出して処理する。この同期信号は、４・ｆｓｃ（色副搬送波周波数）のクロック信号と同期してタイミング信号を発生するタイミング信号発生器１０６に供給される。このタイミング信号は主ビデオ処理回路１０４に結合される。ビデオ処理回路１０４は既知の方法で主ビデオ信号を処理する。例えば、好ましい実施例では、主ビデオ処理回路１０４は輝度信号／クロミナンス信号分離装置（例えば、くし形フィルタ）を含み、分離された輝度信号とクロミナンス信号を発生する。主ビデオ処理回路１０４は、クロミナンス信号用の復調回路をも含み、分離されたＩ信号とＱ信号またはＵ信号とＶ信号を発生し、更に、カラー信号マトリックスを含み、Ｒ、Ｇ、Ｂのカラー成分信号を発生する。また、好ましい実施例では、主ビデオ処理回路１０４はアナログ／ディジタル変換器を含み、ディジタル回路で処理の一部（くし形濾波を含む）を実行する。あるいは、ビデオ処理を全く行わないことも有りうる。この場合、主ビデオ信号は、変えられずに、主ビデオ信号源１０２からマルチプレクサ１０８に送られる。
また、主タイミング信号発生器１０６は、ＰＩＰ挿入画像が配置される表示画像の部分を表示装置が走査しているとき、それを知らせる信号を発生する。この信号はマルチプレクサ１０８の制御入力端子に供給される。主画像が表示されるとき、マルチプレクサ１０８は、主ビデオ処理回路１０４をその出力端子に結合させるように制御され、ＰＩＰ画像が表示されるとき、マルチプレクサ１０８は表示発生器１２４をその出力端子に結合させるように制御される。
同時に、ＰＩＰビデオ信号はＰＩＰアナログ／ディジタル変換器１１２で処理され、周波数４・ｆｓｃのＰＩＰビデオ信号を表すサンプルを発生する。これらのサンプルはＰＩＰタイミング信号発生器１１４およびＰＩＰビデオ信号処理回路１１３で処理される。具体的に言うと、ＰＩＰタイミング信号発生器１１４はＰＩＰ同期成分を識別し抽出して処理する。ＰＩＰビデオ処理回路１１３は、ＰＩＰアナログ／ディジタル変換器１１２からのＰＩＰビデオ信号サンプルを処理するディジタル回路を含んでいる。上述した主ビデオ処理回路１０４と同様に、好ましい実施例では、このビデオ処理回路１１３は、ＰＩＰビデオ信号から輝度信号とクロミナンス信号を分離する回路（例えば、くし形フィルタ）を含んでいる。更に、ＰＩＰビデオ処理回路１１３は、ＩおよびＱもしくはＵおよびＶクロミナンス成分を分離する復調器を含んでいる。あるいは、ＰＩＰビデオ処理回路１１３はＰＩＰビデオ信号サンプルをそれ以上処理しないこともある。その場合、ＰＩＰアナログ／ディジタル変換器１１２の出力は五点形サブサンプラー１１６の入力端子に直接結合される。
ＰＩＰビデオ処理回路１１３からのＰＩＰ画像サンプル・シーケンスは、ＰＩＰタイミング信号発生器１１４からのタイミング信号、およびフィールド・メモリの読出しアドレスと書込みアドレスに応答して、五点形サブサンプラー１１６によりサブサンプリングされる。これについては、以下に詳しく説明する。通常、各フィールドのＰＩＰサンプル・シーケンスは、以下のような方法で、個別にサブサンプリングされる。垂直方向において、垂直方向に整合のとれた３個の水平ＰＩＰサンプルが濾波され、１個のサブサンプリングされたＰＩＰサンプルを発生する。好ましい実施例において、垂直方向に整合したこれら３個のサンプルは平均化される。水平方向において、濾波されたサンプル・シーケンスは６：１の割合でサブサンプリングされる。すなわち、以下に詳しく説明するように、１個のサンプルを保持し、５個のサンプルを捨てる。水平方向のサブサンプリングのタイミングは、以下に詳しく説明するように制御され、五点形のサンプリングを実行する。ＰＩＰ画像のサンプル・ストリームの１成分だけを五点形でサブサンプリングすることが可能である。例えば、好ましい実施例においては、輝度成分のサンプル・ストリームが五点形でサブサンプリングされる。
サブサンプラー１１６からの、サブサンプリングされた１フィールドのＰＩＰサンプルはフィールド・メモリ１２０に貯えられる。ＰＩＰ画像４が表示されているとき、表示信号発生器１２４は、主のタイミング信号発生器１０６の制御の下に、先に貯えられたサンプル（サブサンプリングされた）をフィールド・メモリ１２０から抽出する。表示信号発生器１２４は、五点形サブサンプラー１１６で行われるサブサンプリングとは逆の機能を実行し、挿入副画像を表すサンプルのシーケンスを発生する。また、表示信号発生器１２４は、主ビデオ信号１０４がアナログ領域で維持されるならば、ディジタル／アナログ変換器を含む。従って、表示信号発生器１２４からの出力信号は主ビデオ処理回路１０４からの出力信号に対応する。すなわち、主ビデオ処理回路１０４からの出力信号がアナログの輝度信号とクロミナンス信号である（好ましい実施例におけるように）ならば、表示信号発生器１２４からの出力信号もアナログの輝度信号とアナログのクロミナンス信号である。
ＰＩＰ挿入画像４が表示される期間の間、マルチプレクサ１０８は、復号化されたサンプルをデコーダ１２４からその出力端子に送るように制御される。主画像２が表示されているとき、主のアナログ／ディジタル変換器１０４からの主ビデオ・サンプルはマルチプレクサ１０８を通過する。好ましい実施例において、主画像信号およびＰＩＰ画像信号はそれぞれアナログの輝度信号とアナログのクロミナンス信号から成り、マルチプレクサ１０８は２個のアナログ信号スイッチを含んでおり、１個は主ビデオ信号とＰＩＰビデオ信号のアナログ輝度成分を切り替え、他の１個は主ビデオ信号とＰＩＰビデオ信号のアナログ・クロミナンス成分を切り替える。主クロミナンス信号がＩおよびＱ信号あるいはＵおよびＶ信号に復調され、もしくは更にＲ、Ｇ、Ｂのカラー成分信号にデマトリックス（ｄｅｍａｔｒｉｘ）されるならば、各成分について１個づつ、３個のマルチプレクサが設けられる。
上述のように、水平方向のサブサンプリングを行なうと、サブサンプルにより表される画像は低い水平解像度を有する。以下に説明する、五点形サンプリングの使用は、サブサンプリングされたＰＩＰ画像の低い水平解像度を解決する１つの方法である。
第３図は、五点形サンプリングを説明する、ＰＩＰ表示画像４の一層詳細な説明図である。上述のように、好ましい実施例では、ＰＩＰビデオ信号の輝度成分とクロミナンス成分は、それぞれのサンプル・ストリームに分離される。第３図の上部は、ＰＩＰ画像サンプル・シーケンスの１フレームの一部分のサンプリング・パターンを示す。第３図の各ラインは、各フィールド内で隣接する３本のラインを垂直方向に瀘波する（例えば、平均化する）結果を表している。垂直方向に瀘波された各ライン（以下簡単に、ラインと称する）は、“Ｘ”または“＋”（以下簡単に、サンプルと称す）から成る水平ラインで表される。このような各サンプルは、４・ｆｓｃ  ＰＩＰタイミング信号（ＰＩＰ  ＣＬＫ）のサイクルで発生され、これは図示されたＰＩＰ表示画像の下に図示されており、そのサンプルの輝度成分を表す１つの部分と、そのサンプルのクロミナンス成分を表す１つの部分から成る。各“Ｘ”は、水平サブサンプリングで抜き取られたサンプルを表し、各“＋”は飛ばされたサンプルを表す。ＰＩＰビデオ画像は飛越し走査されるので、垂直に瀘波された隣接する水平ラインは連続するフィールドで送られる。
第３図の一番上のラインで、６番目のサンプル毎にサンプル“Ｘ”が取られ、一番左のサンプルは最初に抜き取られたサンプルである。次に、５個のサンプル“＋”が飛ばされてから次のサンプル“Ｘ”が抜き取られる。このパターンは、このラインの残りの部分を通して繰り返される。図において、垂直に瀘波された第３番目と第５番目のラインのサンプルは第１番目のラインと同じ組の水平点で抜き取られる。飛越し走査方式のため、これらのラインは全て同じフィールドからのものである。従って、１フィールド内の各ラインは同じパターンでサンプリングされる。このパターンはサンプル・パターンＳＰ１と呼ばれる。
第３図の第２番目のラインにおいて、次のフィールドで、４番目のサンプル“Ｘ”が最初に抜き取られるサンプルである。次に、５個のサンプル“＋”が飛ばされてから、次のサンプルが抜き取られる。このパターンは、そのラインの残りの部分を通して繰り返される。第４番目のラインにおけるサンプルは第２番目のラインと同じ組の水平点で抜き取られる。このフィールドのサンプルは、前フィールドから隣接するラインにおけるサンプルの水平点の中間にある水平点から抜き取られる。サンプル・パターンＳＰ２と呼ばれる、このサンプル・パターンは、サンプル・パターンＳＰ１を発生するサブサンプリング・タイミング信号４・ｆｓｃ  ＰＩＰクロック（ＰＩＰ  ＣＬＫ）を３サイクルだけ遅延させることにより発生される。
サンプル・パターンＳＰ１とＳＰ２を使用して、五点形サンプリングと呼ばれるサンプリングのパターンが得られ、ＰＩＰ画像において、より多数の水平点からサンプルを供給することにより、ＰＩＰ画像の感知される水平解像度が高められる。第３図の上部に“Ｘ”で示す抜き取られたサンプルはメモリ１２０（第２図）に貯えられる。
第３図の下部は、上述のようにメモリ１２０（第２図）に前に貯えられたＰＩＰ挿入画像サンプルを表示する方法を示す。第３図の下部は、第１図に示す合成画像に表示されるＰＩＰ画像４の一部を示す。第３図の下部に示す各サンプルは、４・ｆｓｃなる主タイミング信号のクロック・タイム（ＭＡＩＮ  ＣＬＫ）で発生される。一般に、各サンプルは“Ｘ”で表されるように表示され、それから、“Ｘ”のすぐ右の“○”で表されるように繰り返される。
ＰＩＰ画像４の一番上のラインの左端のサンプル“Ｘ”が表示される。このサンプルは、次の４・ｆｓｃ主クロック・タイムで繰り返される、“○”。それから、前に貯えられた次のサンプル“Ｘ”が表示され、直ちに繰り返される、“○”。これは、このＰＩＰ画像ラインの残りの部分について繰り返される。このパターンはＰＩＰ画像の第３番目と第５番目の（そしてすべての奇数番号の）ラインについて繰り返される。これらのラインは第１番目のラインと同じフィールド内にある。従って、上述したＰＩＰビデオ信号のサンプリング・プロセスについては、１フィールド内の各ラインは同じパターンで表示される。このパターンは、表示パターンＤＰ１と呼ばれ、上述したサンプル・パターンＳＰ１に対応する。
第２番目のラインの左端のサンプルは“○”であり、これは、そのすぐ左の先行するサンプル（図示せず）の繰り返しである。第２番目のラインの２番目のサンプル“Ｘ”が表示され、それから、次の４・ｆｓｃなる主クロック・タイムで直ちに繰り返される、“○”。それから、前に貯えられた次のサンプル“Ｘ”が表示され、繰り返される、“○”。これは、このＰＩＰ挿入画像ラインの残りの部分についても繰り返される。これと同じパターンがＰＩＰ画像の第４番目の（そしてすべての偶数番号の）ラインについて繰り返される。このパターンは、表示パターンＤＰ２と呼ばれ、上述したサンプル・パターンＳＰ２に対応する。表示パターンＤＰ２は、表示パターンＤＰ１として発生されるサンプルを、４・ｆｓｃ主クロック１サイクルだけ遅延させることにより発生される。
各サンプルは、そのサンプルの輝度成分を表す部分とそのサンプルのルミナンス成分を表す部分から成る。好ましい実施例で、これらのサンプル部分は個別にアナログ形式に変換され、主ビデオ処理回路１０４で発生されるアナログの輝度／クロミナンス信号に対応して、それぞれアナログの輝度／クロミナンス信号が発生される。図面に見られるように、前に貯えられたＰＩＰ画像サンプルの最初の表示を表す“Ｘ”は、第３図の上部に示すサンプリング・パターンと同じように、五点形表示パターンに配列される。このようにして、フィールド・メモリ１２０（第２図）に必要とされるメモリ・サイズを増大することなく、ＰＩＰ画像の感知される水平解像度は増大される。
しかしながら、ＰＩＰ画像信号について五点形サンプリングを使用すると問題が起こる。この問題は、第４図と第５図を参照することにより、一層良く理解できる。第４図は、主ビデオ信号とＰＩＰビデオ信号の波形図、およびＰＩＰメモリ・アクセス・アドレスの波形図である。第４図で、主ビデオ信号源１０２（第２図）からの信号は、連続するフレームから成るものとして、最上部に示されている。標準的な飛越し走査ビデオ信号の場合と同様に、各フレームに２つのフィールドがあり、そのラインは既知のように飛越し走査され、通常、偶数フィールドと奇数フィールドと呼ばれる。主ビデオ信号の各フィールドは矩形で表されている。これは第４図に表されており、主ビデオ信号のフィールドを表す矩形に番号１および２が付けられている。主ビデオ信号の２つの完全なフィールド１および２は第４図に示されている。各矩形の左端は、そのフィールドに関連する垂直同期パルスの時間的位置を表す。第４図において、１ビデオ・フレームの偶数フィールドおよび奇数フィールドと、フィールドの名称１および２との間には意図的な対応関係はない。
ＰＩＰビデオ信号源１１０からの信号は第２番目の波形に示されている。このＰＩＰビデオ信号も連続するフレームを含んでおり、各フレームは２フィールドの飛越し走査されたラインを含み、各フィールドは番号１および２の矩形で表されている。各矩形の左端はそのフィールドに関連する垂直同期パルスの時間的位置を表す。主ビデオ信号とＰＩＰビデオ信号の垂直同期信号の時間的位置が異なっていることから分かるように、ＰＩＰビデオ信号は主ビデオ信号と時間的に整合がとれていない。
第２図に関して説明すると、好ましい実施例で、輝度部分とクロミナンス部分を含むＰＩＰビデオ信号のサンプルは、ＰＩＰビデオ処理回路１１３で発生されると、最初に垂直に瀘波される。次に、この垂直に瀘波されたサンプルは、サブサンプラー１１６により制御される時刻に、水平にサブサンプリングされ（以下に詳しく述べる）、サブサンプリングされたこれらのサンプルは、メモリ１２０内の、書込みアドレス発生器１１８により制御される場所（ロケーション：ｌｏｃａｔｉｏｎ）に貯えられる。ＰＩＰ垂直同期パルスに応答して、書込みアドレス発生器１１８は、サブサンプリングされたＰＩＰ挿入画像サンプルを保持するフィールド・メモリ１２０の始めに（あるいはフィールド・メモリ１２０内部のバッファの始めに）書込みアドレスをリセットする。このようなバッファは、通常、低アドレスから高アドレスへと満たされるので、この最初のアドレスは最小アドレスである。
書込みアドレス発生器１１８により発生される書込みアドレスは、第４図で３番目の波形で表されている。ＰＩＰビデオ信号の第２フィールド（２番目の波形）の始めに、書込みアドレス発生器１１８は、最小アドレスであるＰＩＰ書込みアドレスを発生するように制御される。サブサンプリングされたサンプルは、サブサンプラー１１６（第２図）で発生されると、フィールド・メモリ内の次第に増加するアドレス（書込みアドレス発生器１１８から供給される）に貯えられる。これは、第４図で、次第に増加する書込みアドレス信号によって示されている。第２フィールドの終わりまでに、サブサンプリングされたサンプルは全ての書込みバッファの中に書き込まれており、アドレス信号はその最大値に達している。それから、次のフィールド（第１フィールド）の垂直同期パルスは、書込みアドレス発生器１１８のアドレスをバッファの始め（すなわち、最小アドレス）に再びリセットし、このプロセスが繰り返される。
上述のように、サブサンプリングされたＰＩＰサンプルが、サブサンプラー１１６および書込みアドレス発生器１１８の制御の下に、メモリ１２０の中に書き込まれている間、主ビデオ信号の走査位置は表示信号発生器１２４によりモニターされている。主画像（第１図）の最初の部分６の間、ＰＩＰ画像の部分は表示されていない。主画像の最後の部分８（例えば、図示された実施例で、合成画像の下１／３の部分）の間、メモリ１２０に前に貯えられたサンプル（サブサンプル）は、表示信号発生器１２４によって、読出しアドレス発生器１２２により制御されるアドレスから取り出される。これらのサンプルは、以下に詳しく述べるように、表示信号発生器１２４により処理され、第３図の下部に示すサンプル・パターンを発生する。好ましい実施例では、これらのサンプルは更に処理され、それぞれのアナログ輝度信号とクロミナンス信号を形成する。次に、これらの信号はＰＩＰ画像が表示されている間、マルチプレクサ１０８において、対応する主ビデオ輝度信号とクロミナンス信号の代わりに使用される。
書込みアドレス発生器１１８に対するのと同様に、主ビデオ信号の垂直同期パルスは、サブサンプリングされたＰＩＰサンプルを保持しているフィールド・メモリ１２０の初め（またはフィールド・メモリ内のバッファの初め）を指示するアドレスを発生するように、読出しアドレス発生器１２２を制御する。ＰＩＰ画像４が合成画像の中に挿入される。合成画像の最下部８の間に、読出しアドレス発生器１２２はフィールド・メモリ１２０を制御して、ＰＩＰサンプルがサブサンプラー１１６によってフィルード・メモリの中に書き込まれたときと同じ順序で、ＰＩＰサンプルをフィールド・メモリ１２０から取り出す。従って、ＰＩＰ画像サンプルが合成画像の中に挿入されるとき、サンプルの取り出しは最小のアドレスから始まり最大のアドレスへと進む。
読出しアドレス発生器１２２から発生される読出しアドレスは４番目の波形で表される。主ビデオ信号の垂直同期パルスで、読出しアドレス発生器１２２は、フィールド・メモリ（またはフィールド・メモリ内部のバッファ）の始めのアドレスを発生するように制御される。このアドレスは、合成ビデオ画像の最初の部分６への間、変わらない。ＰＩＰサンプルがフィールド・メモリ１２０から取り出されるとき、読出しアドレスは、主ビデオ第２フィールドの終わりまでに、最大アドレスに増大する。次の主ビデオ第１フィールドの始めに、読出しアドレス発生器１２２はリセットされ、このプロセスが繰り返される。
第５図は、ＰＩＰシステムにおいて、五点形サンプリングの１つの実施例で起こり得る問題を示している。第５図は、ＰＩＰ画像の第１フィールド（第４図に示す）内で起こる、時刻ＴＳ１におけるフィールド・メモリ１２０の内容の一部を示す。第５図について述べると、ＰＩＰ画像の先行するフィールド（第２フィールド）の一部は第５図の左上に示されており、そのサンプリング・パターンＳＰ２が（第３図と同じ符号を使用して）図示されている。点線は第１フィールドからのラインを表す。第２フィールドは、第２フィールドの左側の矢印で示すように、上から下へ通常の態様で走査される。連続する次のフィールド（第１フィールド）の一部は、そのサンプリング・パターンＳＰ１と共に、第２フィールドのすぐ下に図示されている。点線は第２フィールドからのラインを表す。第１フィールドも、第１フィールドの左側の矢印で示すように、上から下へ走査される。第５図の右側に、時刻ＴＳ１における、図示された第１フィールドと第２フィールドの部分に対応するメモリ１２０の状態が示されている。第５図に示すように、メモリ１２０は、メモリ１２０の右側の矢印で示すように、上から下へ書き込まれる。当業者には、サブサンプリングされたサンプル“Ｘ”だけがメモリ内に貯えられ、間にあるサンプル“＋”は貯えられないことが理解されるであろう。第５図のメモリ１２０に示すパターンは、フィールド・メモリ１２０の図示された部分に貯えられたサンプル（サブサンプル）が取られる、サンプリング・パターンを示すものである。
ＰＩＰ画像の第２フィールドの終わりに、メモリ１２０は、サンプリング・パターンＳＰ２を使用して第２フィールドから取られる、サブサンプリングされたサンプル“Ｘ”で完全に満たされる。第１フィールドの始めに、メモリ１２０内にある第２フィールドのサンプルは、サンプリング・パターンＳＰ１を使用する第１フィールドからのサブサンプリングされたサンプルで上書きされる。これは第５図に示すように、メモリの上部から始まり下部へ向かう。時刻ＴＳ１で、メモリ１２０の下部は、第２フィールドからメモリ１２０の下部に至る矢印で示すように、第２フィールドからのサンプルを含んでおり、メモリ１２０の上部は、第１フィールドからメモリ１２０の上部に至る矢印で示すように、第１フィールドからのサンブルを含んでいる。
第４図に関連して述べると、主ビデオ信号の第２フィールドの間、ＰＩＰビデオ信号の第１フィールドのＰＩＰ書込みアドレス波形の一部がＰＩＰ読出しアドレス波形の上に（破線で）重ね合わされている。時刻ＴＳ１で、ＰＩＰ読出しアドレスはＰＩＰ書込みアドレスと同じである。第５図に関連して、時刻ＴＳ１の直前に、ＰＩＰ画像の第１フィールドからのライン２０２は、ＰＩＰビデオ信号からサブサンプリングされ、書込みアドレス発生器１１８（第２図）から与えられるアドレスでメモリ１２０の中に書き込まれる。また、メモリの中に書き込まれたライン２０２は、メモリ１２０内の同じ場所から読み出され、ＰＩＰ挿入画像４（第１図）内の適正な位置に表示される。時刻ＴＳ１の直後に、ＰＩＰ画像４（第１図）内の次のライン２０４を形成するサンプルは、読出しアドレス発生器１２２から与えられるアドレスでメモリ１２０から読み出されるはずである。しかしながら、このラインは、まだ、第１フィールドのＰＩＰビデオ信号から受け取られておらず且つサブサンプリングされていない。代わりに、表示されるＰＩＰ画像４のライン２０４は、前の第２フィールドからサブサンプリングされたサンプルから発生される。
表示されたＰＩＰ画像４のライン２０２（およびそれより前のライン）はＰＩＰ画像の第１フィールドからサンプリングされたものであり、ライン２０４（および残りのライン）は前の第２フィールドからサンプリングされたものであり、従って、これは、第１フィールドよりも１／６０秒早く起こる（米国ＮＴＳＣ標準の場合）。ＰＩＰ画像におけるこの並置は、時間的継ぎ目（ＴＳ：Ｔｅｍｐｏｒａｌ  Ｓｅａｍ）と呼ばれるものを発生し、フィールド・メモリを使用するＰＩＰシステムで知られている現象である。時間的継ぎ目に加えて、第５図に示すシステムでは、フィールド・メモリ１２０の下部の（例えば、現在の第１フィールドからの）サンプルは、サンプリング・パターンＳＰ１を使用して抜き取られ、フィールド・メモリ１２０の上部の（例えば、前の第２フィールドからの）サンプルは、サンプリング・パターンＳＰ２を使用して抜き取られる。第１フィールドと第２フィールドのサンプリング・パターンＳＰ１とＳＰ２で抜き取られるサンプルの水平点の相違（第５図に示すメモリ１２０内のサンプリング・パターンで強調される）により、時間的継ぎ目の位置で、表示されるＰＩＰ画像４に見られる不連続性（以下、空間的継ぎ目と呼ぶ）を生じる。従って、時間的継ぎ目におけるサンプリング・パターンの変化により、ＰＩＰ画像の時間的継ぎ目に知覚できる即ち見て分かるほどの劣化を生じる。
第６図は、第５図に対応し、時間的継ぎ目ＴＳにおける空間的継ぎ目の問題および知覚できるＰＩＰ画像の劣化の解決法を示す。第２フィールドの始めはサンプル・パターンＳＰ２（第３図に示す）を使用してサンプリングされ、これは、第４図の下部に示すように、時刻ＴＳ２まで継続する。時刻ＴＳ２において、第２フィールドのサブサンプリング・パターンは、サンプル・パターンＳＰ２からサンプル・パターンＳＰ１に変えられ、第２フィールドの残りの部分は、サンプル・パターンＳＰ１を使用してサンプリングされる。第１フィールドの始めに、サンプル・パターンはＳＰ１のままであり、時刻ＴＳ１まで継続する。時刻ＴＳ１で、サンプル・パターンは再びサンプル・パターンＳＰ２に変えられる。これは、すべての連続するフィールドについて繰り返される。
このようにして、サンプリング・パターンを制御する結果は、第６図で時刻ＴＳ１におけるメモリ１２０の状態に示されている。時刻ＴＳ１で、メモリ１２０の下部は、第２フィールドの下部（例えば、第２フィールドで、時刻ＴＳ２を示すラインの下）からのサブサンプリングされたサンプルを依然として含んでいる。これらのサンプルは、上述のように、サンプル・パターンＳＰ１を使用してサンプリングされている。メモリ１２０の上部は、第１フィールドの上部（例えば、第１フィールドで時刻ＴＳ１を示すラインの上）からのサブサンプリングされたサンプルを含んでいる。これらのサンプルもサンプル・パターンＳＰ１を使用してサンプリングされている。従って、これらのサンプルがメモリ１２０から取り出されてＰＩＰ画像４を発生すると、そのサンプル・パターンはＰＩＰ画像の上部から下部まで不変である。主画像の第１フィールド内の時間的継ぎ目の位置で知覚できる空間的継ぎ目は生じない。同様に、図示されていないが、表示されたＰＩＰ画像４（第１図）の次のフィールドのすべてのサンプルは、サンプル・パターンＳＰ２を使用してサンプリングされることになり、やはり、そのフィールドの時間的継ぎ目の位置で知覚できる空間的継ぎ目は生じない。
第７図は、フィールド・メモリ１２０図（第２図）に貯えられる、サブサンプリングされたＰＩＰサンプルを発生するサブサンプラー１１６を、一部はブロック図で一部は論理回路で示す。第７図で、読出しアドレス発生器１２２からの読出しアドレス信号は、比較器４０５の第１の入力端子に結合され、書込みアドレス発生器１１８からの書込みアドレス信号は、比較器４０５の第２の入力端子に結合される。比較器４０５の出力端子はＳ−Ｒフリップ・フロップ４１０のセット入力端子Ｓに結合される。Ｓ−Ｒフリップ・フロップ４１０の非反転出力端子Ｑはインバータ４２０の入力端子に結合される。インバータ４２０の出力端子は排他的オアゲート４３０の第１の入力端子に結合される。排他的オアゲート４３０の出力端子はアンドゲート４３５の第１の入力端子に結合される。アンドゲート４３５の出力端子はマルチプレクサ４５０の制御入力端子に結合される。ＰＩＰタイミング信号発生器１１４からのＰＩＰ垂直同期パルス信号はＳ−Ｒフリップ・フロップ４１０のリセット入力端子Ｒに結合される。ＰＩＰビデオ信号の現在のフィールドのタイプを示す信号（以下に述べる）は、排他的オアゲート４３０の第２の入力端子に結合される。*ＦＲＥＥＺＥ信号、フリーズ・フレーム機能が遂行されることを示すアクティブ−ロー（ａｃｔｉｖｅ−ｌｏｗ）信号は、アンドゲート４３５の第２の入力端子に結合される。
ＰＩＰタイミング信号発生器１１４からのＰＩＰ水平同期リセット信号は、マルチプレクサ４５０の第１のデータ入力端子に結合されると共に、４・ｆｓｃ  ＰＩＰタイミング信号３サイクル遅延回路４４０の入力端子に結合される。好ましい実施例において、ＰＩＰ水平同期リセット信号は、ＰＩＰ水平同期成分信号の中間で生じる、４・ｆｓｃ  ＰＩＰ信号１サイクルの幅を有するパルスである。または、このようなパルス信号はＰＩＰ水平同期信号の始めか終わりに生じるか、あるいは水平同期信号内の任意の所で生じる。
遅延回路４４０の出力端子はマルチプレクサ４５０の第２のデータ入力端子に結合される。マルチプレクサ４５０の出力端子は６で割る回路４６０のリセット入力端子に結合される。６で割る回路４６０のタイミング信号出力端子は、ＰＩＰサブサンプル・タイミング信号を発生し、サブサンプラー４７０の対応する入力端子に結合される。ＰＩＰタイミング信号発生器１１４からの４・ｆｓｃ  ＰＩＰタイミング信号は、６で割る回路４６０のタイミング信号入力端子に結合される。ＰＩＰビデオ処理回路１１３からのＰＩＰビデオ・サンプル・ストリームは、サブサンプラー４７０のデータ入力端子に結合される。サブサンプラー４７０の出力端子は、サブサンプリングされたデータを発生し、フィールド・メモリ１２０に結合される。
第３図に関連して述べると、サンプリング・パターンＳＰ２は、サンプリング・パターンＳＰ１と同じであるが、４・ｆｓｃ  ＰＩＰタイミング信号３サイクルだけ遅延されている。動作を説明すると、Ｓ−Ｒフリップ・フロップ４１０は、ＰＩＰ垂直同期パルスによって、各ＰＩＰフィールドの始めにリセットされる。従って、各フィールドの始めに、Ｓ−Ｒフリップ・フロップ４１０の出力端子Ｑにおける信号は論理‘０’である。比較器４０５は、ＰＩＰ読出しアドレスとＰＩＰ書込みアドレスをモニターする。これらのアドレスが同じである（例えば、時刻ＴＳで）とき、比較器は論理‘１’信号を発生し、同じでないとき、論理‘０’信号を発生する。時刻ＴＳにおける比較器４０５からの論理‘１’信号は、Ｓ−Ｒフリップ・フロップ４１０をセットし、出力端子Ｑに論理‘１’信号を発生する。この信号はインバータ４２０で反転され、時刻ＴＳ以前の１フィールド以内で論理‘１’であり、時刻ＴＳ以後に論理‘０’となる。
ＰＩＰフィールド・タイプ信号は、現在受信されているＰＩＰフィールドのタイプを示す双安定信号である。第４図に関連して述べると、ＰＩＰフィールドは、タイプ１のフィールドかタイプ２のフィールドの何れかである。上述のように、偶数フィールド、奇数フィールドとフィールド・タイプ１、フィールド・タイプ２との間には意図される対応関係はない。図に示す実施例において、論理‘０’信号はフィールド・タイプ１を示し、論理‘１’信号はフィールド・タイプ２を示す。排他的オアゲート４３０が動作して、ＰＩＰビデオ信号をサブサンプリングするのに使用される適正なサンプリング・パターン（例えば、ＳＰ１またはＳＰ２）を表す信号を発生する。図に示す実施例において、排他的オアゲート４３０の出力が論理‘１’の信号であるとき、サンプリング・パターンＳＰ１が使用され、排他的オアゲート４３０の出力が論理‘０’の信号であるとき、サンプリング・パターンＳＰ２が使用される。
再び第５図と第６図についての説明に戻り、フィールド・タイプ１に対し、サンプル・パターンＳＰ１は時刻ＴＳ１の前に使用され、サンプル・パターンＳＰ２は時刻ＴＳ１の後に使用される。フィールド・タイプ２に対し、サンプル・パターンＳＰ２は時刻ＴＳ２の前に使用され、サンプル・パターンＳＰ１は時刻ＴＳ２の後に使用される。ＰＩＰフィールド・タイプ信号が論理‘０’信号であり、フィールド・タイプ１を示し、また、ＢＥＦＯＲＥ  ＴＳ信号が、例えばＴＳ１以前に論理‘１’であるならば、排他的オアゲート４３０の出力は論理‘１’信号であり、これはサンプル・パターンＳＰ１を示している。ＢＥＦＯＲＥ  ＴＳ信号が時刻ＴＳ１で論理‘０’信号に変わると、排他的オアゲート４３０の出力は論理‘０’信号に変わり、サンプル・パターンＳＰ２を示す。ＰＩＰフィールド・タイプ信号が論理‘１’信号であり、フィールド・タイプ２を表し、ＢＥＦＯＲＥ  ＴＳ信号が、例えばＴＳ２以前に論理‘１’であれば、排他的オアゲート４３０の出力は論理‘０’信号であり、これはサンプル・パターンＳＰ２を表す。時刻ＴＳ２で、ＢＥＦＯＲＥ  ＴＳ信号が論理‘０’信号に変わると、排他的オアゲート４３０の出力が論理‘１’信号に変わり、サンプル・パターンＳＰ１を示す。
排他的オアゲート４３０からのサンプル・パターン選択信号、ＳＰ１／*ＳＰ２は*ＦＲＥＥＺＥ信号によってアンドゲートを通してゲート制御される。上述のように、*ＦＲＥＥＺＥ信号は、ＰＩＰフリーズ・フレームが遂行されることを示すのに使用される。フリーズ・フレームの動作中、フィールド・メモリ１２０（第２図）へのＰＩＰデータの書込みは中断され、読出し動作はそのまま続けられる。この状態では、新しいサンプルはフィールド・メモリ１２０の中に書き込まれていないので、同じサンプルが、フィールド・メモリから繰り返し読み出されて、ＰＩＰ挿入画像を発生するのに使用される。これは、表示装置上に固定された、すなわちフリーズ（静止、凍結）した、ＰＩＰ挿入画像４を発生する作用即ち効果を生じる。しかしながら、もし書込み動作が、上述のように、五点形サンプリングされているＰＩＰフィールドの終わりに中断されると、時刻ＴＳより前に書き込まれたフィールド・メモリの部分には、一方のサンプル・パターンでサンプリングされたサンプルが含まれ、時刻ＴＳの後に書き込まれたフィールド・メモリ１２０の部分には他方のサンプル・パターンでサンプリングされたサンプルが含まれることになる。
ＰＩＰ完全動画像が表示されている間、上述のように、サンプリング・パターンを制御することにより、時間的継ぎ目の位置における空間的継ぎ目が避けられる。しかしながら、ＰＩＰ画像がフリーズされている間、このような同じ全体的サンプリング・パターンでは、時間的継ぎ目の位置で空間的継ぎ目がＰＩＰ画像の中に導入される。フリーズ（凍結）されたＰＩＰ画像の時間的継ぎ目の位置に空間的継ぎ目が表示されるのを防止するために、フィールド・メモリ１２０へのＰＩＰサブサンプル画像の書込みが中断される前の少なくとも２フィールドの間、五点形サンプリングは中断され、その代わり、ＰＩＰ挿入画像は矩形パターンでサブサンプリングされる。このため、感知される水平解像度は低下するが、五点形サンプル信号をフリーズすることから生じる、時間的継ぎ目の位置における空間的継ぎ目が除去される。
*ＦＲＥＥＺＥ信号が論理‘１’信号であり、フリーズが差し迫っていないことを示すと、ＳＰ１／*ＳＰ２信号はアンドゲートを介してマルチプレクサ４５０の制御入力端子に達する。*ＦＲＥＥＺＥ信号が論理‘０’信号であり、フリーズが差し迫っていることを示すと、ＳＰ１／*ＳＰ２信号は阻止され、アンドゲート４３５の出力は論理‘０’信号となり、その後のすべてのフィールドにサンプル・パターンＳＰ２が使用されることを示す。このため、サンプル・パターンＳＰ１とＳＰ２を同時に使用することから生じる、五点形サンプリング・パターンは中断され、その代わり、副画像は、サンプル・パターンＳＰ２で定められる一組の水平点で矩形パターンでサブサンプリングされる。これは、他の既知の回路（図示せず）の制御の下に、２フィールドの間継続する。それから、この他の回路により、フィールド・メモリ１２０への書き込み動作が中断される。フリーズが取り消されると、*ＦＲＥＥＺＥ信号は、論理‘１’信号となるように制御され、五点形サンプリングがもう一度可能にされる。
アンドゲート４３５からの信号が論理‘１’であり、サンプル・パターンＳＰ１が使用されることを示すと、マルチプレクサ４５０は、ＰＩＰタイミング信号発生器１１４からのＰＩＰ水平同期リセット・パルス信号を、６で割る回路４６０のリセット入力端子に直接結合させるように制御される。アンドゲート４３５からの信号が論理‘０’であり、サンプル・パターンＳＰ２が使用されることを示すと、マルチプレクサ４５０は、４・ｆｓｃ  ＰＩＰタイミング信号３サイクル遅延回路４４０からの遅延されたＰＩＰ水平同期リセット・パルス信号を、６で割る回路４６０のリセット入力端子に結合させるように制御される。
６で割る回路は、リセット・パルスがマルチプレクサ４５０から受信された時から、ＰＩＰ４・ｆｓｃタイミング信号の６サイクル目ごとに、サブサンプリング・パルスを発生する。遅延されないＰＩＰ水平同期リセット・パルスが、マルチプレクサ４５０から、６で割る回路４６０のリセット入力端子で受信されると、サンプルは、サンプル・パターンＳＰ１（第３図）を生じる時刻において抜き取られる。４・ｆｓｃ  ＰＩＰクロック３サイクルだけ遅延されたＰＩＰ水平同期リセット・パルスが、マルチプレクサ４５０から、６で割る回路４６０の入力端子で受信されると、サンプルは、サンプル・パターンＳＰ２を生じる時刻において抜き取られる。サブサンプラー４７０は、６で割る回路４６０からのサンプリング信号に応答して、ＰＩＰビデオ処理回路１１３からのＰＩＰ画像サンプル・ストリームをサブサンプリングする。これらのサブサンプリングされたサンプルはフィールド・メモリ１２０（第２図）に供給される。
第８図は、主画像の中に挿入するためのＰＩＰデータを発生するＰＩＰ挿入画像表示信号発生器１２４を、一部はブロック図で一部は論理回路で示す。第８図で、フィールド・メモリ１２０（第２図）からのサブサンプリングされたＰＩＰサンプルは、サンプル取出し回路４７９の入力端子に結合される。サンプル取出し回路４７９の出力端子は、４・ｆｓｃ主タイミング信号１サイクル遅延回路４８０の入力端子に結合されると共に、マルチプレクサ４９０の第１のデータ入力端子に結合される。遅延回路４８０の出力端子はマルチプレクサ４９０の第２のデータ入力端子に結合される。マルチプレクサ４９０の出力端子は、マルチプレクサ１０８（第２図）に結合される。主フィールド・タイプ信号は、アンドゲート４８５の第１の入力端子に結合され、*ＦＲＥＥＺＥ信号（第８図）はアンドゲート４８５の第２の入力端子に結合される。アンドゲート４８５の出力端子は、マルチプレクサ４９０の制御入力端子に結合される。
動作を説明すると、サンプルは、サンプル取出し回路４７９によって、読出しアドレス発生器１２２からの読出しアドレス信号により指定されるフィールド・メモリ１２０の場所から取り出される。上述のように、好ましい実施例において、これらのサンプルの各々は、そのサンプルの輝度成分を表す第１の部分、およびそのサンプルのクロミナンス成分を表す第２の部分を有する。サンプル取出し回路４７９は、４・ｆｓｃ  ＰＩＰタイミング信号のサイクルで１つのサンプルを取り出し、このサンプルをその出力端子に供給する。次に、サンプル取出し回路４７９はそのサンプルをその出力端子に保持し、これは次の４・ｆｓｃ  ＰＩＰタイミング信号のサイクルで繰り返される。それから、次のサンプルがフィールド・メモリ１２０から取り出される。これは、フィールド・メモリ１２０内の各ラインにおける全てのサンプルについて繰り返される。
第３図に関連して、動作を説明すると、主フィールド・タイプ信号は、第７図に関連して述べたＰＩＰフィールド型信号と同様に、現在取り出されているＰＩＰ画像データをサブサンプリングするのに使用されるサンプル・パターン（ＳＰ１またはＳＰ２）に対応する表示パターン（それぞれ、ＤＰ１またはＤＰ２）を示す。すなわち、フィールド・メモリ１２０から現在取り出されているデータをサンプリングするのにサンプル・パターンＳＰ１が使用されていたならば、そのデータを表示するのに、表示パターンＤＰ１が使用され、データをサンプリングするのにサンプル・パターンＳＰ２が使用されていたならば、そのデータを表示するのに表示パターンＤＰ２が使用される。第７図に関連して上述した*ＦＲＥＥＺＥ信号は、アクティブ−ロー（ａｃｔｉｖｅ−ｌｏｗ）信号であり、フリーズ機能が差し迫っているときに主張（ａｓｓｅｒｔ）される。この信号に応答して、五点形サンプリングは不能にされる。この信号は、マルチプレクサ４９０の制御入力端子に主フィールド・タイプ信号をゲート（ｇａｔｅ）制御するのに使用される。
図示された実施例で、主フィールド・タイプ信号が論理‘１’のとき、表示パターンＤＰ１を使用して、サブサンプリングされたＰＩＰサンプルを表示し、主フィールド・タイプ信号が論理‘０’のとき、表示パターンＤＰ２を使用して、サブサンプリングされたＰＩＰサンプルを表示する。主フィールド・タイプ信号は、*ＦＲＥＥＺＥ信号によって動作可能にされると、マルチプレクサ４９０を制御する。主フィールド・タイプ信号が論理‘１’信号であり、表示パターンＤＰ１を示すと、マルチプレクサ４９０は、サンプリングされたＰＩＰデータをサンプル取出し回路４７９から直接マルチプレクサ１０８に結合させるように制御される。これにより、サブサンプリングされたＰＩＰサンプルは遅延されずに供給され、第３図に示す表示パターンＤＰ１を生じる。主フィールド・タイプ信号が論理‘０’信号でり、表示パターンＤＰ２を示すと、マルチプレクサ４９０は、遅延されたＰＩＰサンプル・データを４・ｆｓｃ主タイミング信号１サイクル遅延回路４８０からマルチプレクサ１０８に結合させるように制御される。遅延回路４８０で生じる遅延により、第３図に示す表示パターンＤＰ２を生じる。*ＦＲＥＥＺＥ信号が、フリーズ・フレーム機能が遂行されていることを示すと、アンドゲート４８５の出力は論理‘０’となり、表示パターンＤＰ２を示し、これは、第７図の*ＦＲＥＥＺＥ信号により選択されるサンプリング・パターンＳＰ２に対応する。
これまで説明し図示したＰＩＰサンプリング・システムにより、追加的なサンプルあるいはより大きなフィールド・メモリを必要とせずに、水平解像度の改善されたＰＩＰ画像が得られる。その上、このシステムでは、このようなシステムで起こり得る、時間的継ぎ目の位置で知覚できる空間的継ぎ目が除去される。最後に、このシステムは、時間的継ぎ目の位置における空間的継ぎ目を、フリーズされた画像の中へ持ち込まずに、フリーズ・フレーム機能が得られる方法を提供するものである。
【図１】
0004574751.tif 000002
【図２】
0004574751.tif 000003
【図３】
0004574751.tif 000004
【図４】
0004574751.tif 000005
【図５】
0004574751.tif 000006
【図６】
0004574751.tif 000007
【図７】
0004574751.tif 000008
【図８】
0004574751.tif 000009