(57)【特許請求の範囲】
【請求項１】
デジタルデータをアナログデータに変換し、前記アナログデータの極性を２ｋ（ｋは、２以上の整数）ドット周期で反転させて出力するデータ駆動回路；及び
スイッチング素子をそれぞれ具備する複数の画素を定義するための互いに交差する複数のデータライン及びゲートラインを含む液晶パネルを備え；
垂直に配置された前記複数の画素内の前記スイッチング素子のソース電極は、二つの隣接したデータラインに選択して接続され、
垂直に配置された液晶セルに充電される前記アナログデータの極性は、二つの画素毎に反転され、
前記液晶パネルは、画像を表示するための有効表示領域、及びダミーピクセル群を有する非有効表示領域を含み、
前記ダミーピクセル群が前記有効画素領域の前段に形成される水平ラインの液晶セルは、前記ダミーピクセル群が形成されていない水平ラインの液晶セルに次の段のデータラインに接続されるソース電極を有し、
前記ダミーピクセル群が形成される前記水平ラインの液晶セルのソース電極は、前記二つの隣接したデータラインの右側のデータラインに接続され、
前記ダミーピクセル群が形成されない前記水平ラインの液晶セルのソース電極は、前記二つの隣接したデータラインの左側のデータラインに接続されることを特徴とする液晶表示装置。
【請求項２】
前記データ駆動回路は複数の集積回路を含み、前記集積回路の各々は、シフトレジスタ、第１ラッチ、第２ラッチ、デジタル／アナログ変換器、チャージシェア回路及びバッファを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記データ駆動回路は前記アナログデータの極性を４ドット周期で反転させて出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
８ａ−５、８ａ−４、８ａ−３及び８ａ−２（ａは、１以上の整数）番目のゲートラインと接続される前記スイッチング素子のソース電極は、同じデータラインに接続されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
ダミーピクセル群内の８ａ−５、８ａ−４、８ａ−３及び８ａ−２（ａは、１以上の整数）番目のゲートラインと接続される複数のダミーピクセルをさらに有することを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記複数のダミーピクセルは、同じデータラインに接続されることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記データ駆動回路は前記アナログデータの極性を６ドット周期で反転させて出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
６ａ−３及び６ａ−２（ａは、１以上の整数）番目のゲートラインと接続される前記複数のスイッチング素子のソース電極は、同じデータラインに接続されることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記ダミーピクセル群の６ａ−３及び６ａ−２（ａは、１以上の整数）番目のゲートラインに接続される複数のダミーピクセルをさらに有することを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記複数のダミーピクセルは、同じデータラインに接続されることを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記データ駆動回路は前記アナログデータの極性を８ドット周期で反転させて出力することを特徴とする請求項１に記載の液晶表示装置。
【請求項１２】
１６ａ−１３、１６ａ−１２、１６ａ−９ないし１６ａ−６、１６ａ−３及び１６ａ−２（ａは、１以上の整数）番目のゲートラインと接続される前記複数のスイッチング素子のソース電極は、同じデータラインに接続されることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記ダミーピクセル群の前記１６ａ−１３、１６ａ−１２、１６ａ−９ないし１６ａ−６、１６ａ−３及び１６ａ−２（ａは、１以上の整数）番目のゲートラインと接続される複数のダミーピクセルをさらに有することを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記複数のダミーピクセルは、同じデータラインに接続されることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
スイッチング素子をそれぞれ具備する複数の画素を定義するための互いに交差する複数のデータライン及びゲートラインを含み、垂直に配置された前記複数の画素内の前記スイッチング素子のソース電極が二つの隣接したデータラインに選択して接続される液晶パネルを備える段階；
デジタルデータを前記アナログデータに変換し、前記アナログデータの極性を２ｋ（ｋは、２以上の整数）ドット周期で反転させて前記複数のデータラインの一つに出力する段階；及び
垂直に配置された液晶セルに前記アナログデータの極性を２つの画素毎に反転させて充電する段階を含み、
前記液晶パネルは、画像を表示するための有効表示領域、及びダミーピクセル群を有する非有効表示領域を含み、
前記ダミーピクセル群が前記有効画素領域の前段に形成される水平ラインの液晶セルは、前記ダミーピクセル群が形成されていない水平ラインの液晶セルに次の段のデータラインに接続されるソース電極を有し、
前記ダミーピクセル群が形成される前記水平ラインの液晶セルのソース電極は、前記二つの隣接したデータラインの右側のデータラインに接続され、
前記ダミーピクセル群が形成されない前記水平ラインの液晶セルのソース電極は、前記二つの隣接したデータラインの左側のデータラインに接続されることを特徴とする液晶表示装置の駆動方法。
【請求項１６】
前記データラインに出力する前記アナログデータの極性を４ドット周期で反転させることを特徴とする請求項１５に記載の液晶表示装置の駆動方法。
【請求項１７】
前記データラインに出力する前記アナログデータの極性を６ドット周期で反転させることを特徴とする請求項１５に記載の液晶表示装置の駆動方法。
【請求項１８】
前記データラインに出力する前記アナログデータの極性を８ドット周期で反転させることを特徴とする請求項１５に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、ｎ（ｎは、２以上の整数）ドットインバージョン方式で駆動される液晶表示装置の駆動周波数を減少させることにより、消費電力を低減することが可能になる液晶表示装置とその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、ビデオ信号に応じて液晶セルの光透過率を調節して画像を示す。アクティブマトリクス（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ）タイプの液晶表示装置は、液晶セル毎にスイッチング素子が形成されているため、動映像を示すことに有利である。スイッチング素子としては、主に薄膜トランジスタ（ＴＦＴ）が用いられている。
【０００３】
液晶表示装置は、液晶セルに充電されるデータの極性を周期的に反転させることにより、フリッカーと残像を減少させるためのインバージョン方式で駆動されている。インバージョン方式としては、垂直ライン方向に隣接した液晶セルの間のデータの極性を反転させるラインインバージョン方式、水平ライン方向に隣接した液晶セルの間のデータの極性を反転させるカラムインバージョン方式、垂直ライン方向と水平ライン方向に隣接した液晶セルの間のデータの極性を反転させるドットインバージョン方式がある。
【０００４】
ドットインバージョン方式は、図１に示すように、垂直方向に隣接する液晶セルのそれぞれに供給されるデータの極性が相反すると共に、水平方向に隣接する液晶セルのそれぞれに供給されるデータの極性が相反する。そして、そのデータの極性はフレーム（Ｆｎ−１、Ｆｎ）毎に反転する。最近は、このようなドットインバージョン方式の中でも垂直及び水平方向の両方でフリッカーを低減するために、そして、消費電極を低減するために、２ドットインバージョン方式が主に使われているのが実情である。
【０００５】
２ドットインバージョン方式は、図２に示すように、水平方向に１ドット単位でデータの極性を反転し、垂直方向には２ドット単位でデータの極性を反転する。このような２ドットインバージョン方式は、図３に示す入力データの極性によって、それぞれの液晶セルに供給されるデータの極性を制御して、図４に示すように、垂直方向に２ドット単位でデータの極性を反転する。
【０００６】
ところで、最近、液晶パネルが大型化することにより、一つの水平ラインに形成される液晶セルの個数も増加しつつある。２ドットインバージョン方式による場合にも、液晶セルの個数の増加は入力されるデータの極性の反転の回数を増加させる結果を齎し、これは駆動周波数の増加及び消費電極の増加につながる問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明の目的は、ｎ（ｎは、２以上の整数）ドットインバージョン方式で駆動される液晶表示装置の駆動周波数を減少させることにより、消費電極を低減することが可能になる液晶表示装置とその駆動方法を提供することにある。  
【課題を解決するための手段】
【０００８】
前記目的の達成のため、本発明に係る液晶表示装置は、デジタルデータをアナログデータに変換し、前記アナログデータの極性をｋｎ（ｋ、ｎのそれぞれは２以上の整数）ドット周期で反転させて出力するデータ駆動回路；及び前記ｋｎドット周期で極性が反転されるアナログデータが供給される複数のデータラインと、スキャン信号が供給される複数のゲートラインとが交差し、その交差部に液晶セルのそれぞれを駆動するための複数のスイッチング素子が配置され、垂直に配置された前記スイッチング素子が左側のデータラインに接続された複数の第１スイッチング素子と、右側のデータラインに接続された複数の第２スイッチング素子とを含む液晶パネルを備え；垂直に配置された液晶セルに充電される前記アナログデータの極性がｎドット周期で反転されることを特徴とする。
【０００９】
前記垂直に配置された液晶セルに充電される前記アナログデータの極性は２ドット周期で反転されることを特徴とする。
【００１０】
本発明の第１の実施の形態に係る液晶表示装置のデータ駆動回路は、前記アナログデータの極性を４ドット周期で反転させて出力することを特徴とする。
【００１１】
本発明の第１の実施の形態に係る前記複数の第２スイッチング素子は、８ａ−５、８ａ−４、８ａ−３及び８ａ−２（ａは、１以上の整数）番目のゲートラインと接続されることを特徴とする。
【００１２】
本発明の第１の実施の形態に係る前記第２スイッチング素子は、ｍ（ｍは、２以上の整数）番目のデータラインを通じて供給されるアナログデータをｍ−１番目の液晶セルに供給することを特徴とする。
【００１３】
本発明の第１の実施の形態に係る前記８ａ−５、８ａ−４、８ａ−３及び８ａ−２（ａは、１以上の整数）番目のゲートラインと一番目のデータラインとの交差部の左側に形成される複数のダミーピクセルを更に備えることを特徴とする。
【００１４】
本発明の第１の実施の形態に係る前記第２スイッチング素子は、前記一番目のデータラインを通じて供給されるアナログデータを前記ダミーピクセルに供給することを特徴とする。
【００１５】
本発明の第２の実施の形態に係る前記データ駆動回路は、前記アナログデータの極性を６ドット周期で反転させて出力することを特徴とする
【００１６】
本発明の第２の実施の形態に係る前記複数の第２スイッチング素子は、６ａ−３及び６ａ−２（ａは、１以上の整数）番目のゲートラインと接続することを特徴とする。
【００１７】
本発明の第２の実施の形態に係る前記第２スイッチング素子は、ｍ（ｍは、２以上の整数）番目のデータラインを通じて供給されるアナログデータをｍ−１番目の液晶セルに供給することを特徴とする。
【００１８】
本発明の第２の実施の形態に係る６ａ−３及び６ａ−２（ａは、１以上の整数）番目のゲートラインと一番目のデータラインとの交差部の左側に形成される複数のダミーピクセルを更に備えることを特徴とする。
【００１９】
本発明の第２の実施の形態に係る前記第２スイッチング素子は、前記一番目のデータラインを通じて供給されるアナログデータを前記ダミーピクセルに供給することを特徴とする。
【００２０】
本発明の第３の実施の形態に係る前記データ駆動回路は、前記アナログデータの極性を８ドット周期で反転させて出力することを特徴とする。
【００２１】
本発明の第３の実施の形態に係る前記複数の第２スイッチング素子は、１６ａ−１３、１６ａ−１２、１６ａ−９ないし１６ａ−６、１６ａ−３及び１６ａ−２（ａは、１以上の整数）番目のゲートラインと接続されることを特徴とする。
【００２２】
本発明の第３の実施の形態に係る前記第２スイッチング素子は、ｍ（ｍは、２以上の整数）番目のデータラインを通じて供給されるアナログデータをｍ−１番目の液晶セルに供給することを特徴とする。
【００２３】
本発明の第３の実施の形態に係る１６ａ−１３、１６ａ−１２、１６ａ−９ないし１６ａ−６、１６ａ−３及び１６ａ−２（ａは、１以上の整数）番目のゲートラインと一番目のデータラインとの交差部の左側に形成される複数のダミーピクセルを更に備えることを特徴とする。
【００２４】
本発明の第３の実施の形態に係る前記第２スイッチング素子は、前記一番目のデータラインを通じて供給されるアナログデータを前記ダミーピクセルに供給することを特徴とする。
【００２５】
更に、本発明に係る液晶表示装置の駆動方法は、アナログデータが供給される複数のデータラインと、スキャン信号が供給される複数のゲートラインとが交差し、その交差部に液晶セルのそれぞれを駆動するための複数のスイッチング素子が配置され、垂直に配置された前記スイッチング素子が左側のデータラインに接続された複数の第１スイッチング素子と、右側のデータラインに接続された複数の第２スイッチング素子とを含む液晶パネルを備える段階；デジタルデータを前記アナログデータに変換し、前記アナログデータの極性をｋｎ（ｋ、ｎのそれぞれは２以上の整数）ドット周期で反転させて前記データラインに出力する段階；及び垂直に配置された液晶セルに前記アナログデータの極性をｎドット周期で反転させて充電する段階を含む。
【発明の効果】
【００２６】
前述のように、本発明に係る液晶表示装置とその駆動方法は、２ｎ（ｎは、２以上の整数）水平周期単位で極性が反転するデータを駆動データに用いて、実際の有効ピクセルに示されるデータは２水平周期単位で極性を反転させることにより、２ドットインバージョン方式で表示品質は維持しながらも駆動周波数は減少させることにより、消費電力を大幅に低減することが可能になる。
【発明を実施するための最良の形態】
【００２７】
以下、図５ないし図１２を参照して、本発明の好ましい実施の形態について説明する。
【００２８】
図５は、本発明に係る液晶表示装置を示すブロック図である。   
【００２９】
図５を参照すると、本発明に係る液晶表示装置は、データラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎが交差され、その交差部に液晶セルＣｌｃを駆動するためのＴＦＴが形成された液晶パネル１３４と、液晶パネル１３４のデータラインＤ１〜Ｄｍにデータを供給するためのデータ駆動回路１３２と、液晶パネル１３４のゲートラインＧ１〜Ｇｎにスキャンパルスを供給するためのゲート駆動回路１３３と、データ駆動回路１３２及びゲート駆動回路１３３を制御するためのタイミングコントローラ１３１とを備える。
【００３０】
液晶パネル１３４は、２枚のガラス基板の間に液晶が注入され、その下部ガラス基板上にデータラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎとが互いに直交して形成される。データラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎとの交差部に形成されたＴＦＴは、ゲートラインＧ１〜Ｇｎからのスキャンパルスに応じてデータラインＤ１〜Ｄｍ上のデータを液晶セルＣｌｃに供給する。このために、ＴＦＴのゲート電極はゲートラインＧ１〜Ｇｎに接続され、ソース電極はデータラインＤ１〜Ｄｍに接続される。ここで、従来の場合には、隣接するデータライン（例えば、Ｄ１とＤ２）の間に配置するｎ個のソース電極は全部一つのデータラインに接続する反面、本発明の場合には、隣接するデータラインの間に配置するｎ個のソース電極は二つのデータラインに分けられ選択的に接続する構造を取る。このようなソース電極とデータラインの接続構造及びそれに係るデータ駆動回路からデータラインに供給されるデータの駆動周波数の変更については、図７及び図１２を参照して詳細に説明する。ＴＦＴのドレイン電極は液晶セルＣｌｃの画素電極に接続される。画素電極と対向する共通電極には共通電圧Ｖｃｏｍが供給される。
【００３１】
データ駆動回路１３２は、タイミングコントローラ１３１により整列されて入力されるデジタルデータＲＧＢを、タイミングコントローラ１３１から入力されるデータ制御信号ＤＤＣに応じて液晶パネル１３４のデータラインＤ１〜Ｄｍに供給する。即ち、データ駆動回路１３２は、タイミングコントローラ１３１からのデータ制御信号ＤＤＣに含まれた極性制御信号ＰＯＬに応じて、２ｎ（ｎは、２以上の整数）水平期間の間に同一な極性のデータを発生した後、データの極性を反転させて、水平に隣接したデータの極性を互いに反転させる。
【００３２】
ゲート駆動回路１３３は、タイミングコントローラ１３１からのゲート制御信号ＧＤＣに応じて、ゲートラインＧ１〜Ｇｎにスキャンパルスを順次供給する。
【００３３】
タイミングコントローラ１３１は、垂直/水平同期信号Ｖ、ＨとクロックＣＬＫを用いて、ゲート駆動回路１３３を制御するためのゲート制御信号ＧＤＣと、データ駆動回路１３２を制御するためのデータ制御信号ＤＤＣとを発生する。データ制御信号ＤＤＣは、ソーススタートパルスＳＳＰ、ソースシフトクロックＳＳＣ、ソース出力信号ＳＯＥ、極性信号ＰＯＬ等を含む。ゲート制御信号ＧＤＣは、ゲートシフトクロックＧＳＣ、ゲート出力信号ＧＯＥ、ゲートスタートパルスＧＳＰ等を含む。
【００３４】
また、タイミングコントローラ１３１は、内部に含まれてあるデータ整列回路（未図示）を用いて、ＴＦＴのソース電極とデータラインの接続構造によってデータを異に整列し、データ駆動回路１３２に供給する。
【００３５】
図６は、データ駆動回路１３２を概略的に示す図面である。
【００３６】
図６を参照すると、データ駆動回路１３２は複数の集積回路ＩＣを含み、それぞれの集積回路は入力ラインとデータラインの間に従属的に接続したシフトレジスタ１８２、第１ラッチ１８１、第２ラッチ１８３、デジタル／アナログ変換器（ＤＡＣ）１８４、チャージシェア回路１８５及びバッファ１８６を備える。
【００３７】
シフトレジスタ１８２は、タイミングコントローラ１３１からのソーススタートパルスＳＳＰをソースシフトクロック信号ＳＳＣに応じてシフトさせて、サンプリング信号を発生する。また、シフトレジスタ１８２は、ソーススタートパルスＳＳＰをシフトさせて、次の段のシフトレジスタ１８２にキャリ信号ＣＡＲを伝える。
【００３８】
第１ラッチ１８１は、シフトレジスタ１８２から入力されるサンプリング信号に応じてデジタルデータＲＧＢをサンプリングして貯蔵し、貯蔵されたデジタルデータを第２ラッチ１８３に供給する。
【００３９】
第２ラッチ１８３は、第１ラッチ１８１から入力されるデータＥＦＤ、ＲＧＢをラッチした後、タイミングコントローラ１３１からのソース出力信号ＳＯＥに応じて、他の集積回路内の第２ラッチ１８３と共にラッチされた１水平ライン分のデジタルデータを同時に出力する。
【００４０】
ＤＡＣ１８４は、第２ラッチ１８３からのデジタルデータＲＧＢをタイミングコントローラ１３１からの極性信号ＰＯＬに応じて、正極性アナログガンマ電圧ＶＰＧや負極性アナログガンマ電圧ＶＮＧに変換する。また、ＤＡＣ１８４から発生される電圧は極性制御信号ＰＯＬに応じて、２ｎ（ｎは、２以上の整数）水平期間の間、同一な極性のデータを発生した後、データの極性を反転させて、水平に隣接したデータの極性を互いに反転させる。
【００４１】
チャージシェア回路１８５は、タイミングコントローラ１３１から発生されたソース出力信号ＳＯＥのハイ論理区間の間、チャージシェア電圧をバッファ１８６を通じてデータラインに供給する。
【００４２】
バッファ１８６は、ＤＡＣ１８４から入力されるアナログガンマ電圧ＶＰＧ、ＶＮＧを信号減衰なしにデータラインＤ１〜Ｄｍに出力する役割をする。
【００４３】
図６において、図面符号「Ｒ」は、データ駆動回路１３２の出力段とデータラインＤ１〜Ｄｍの間の線抵抗である。
【００４４】
図７は、本発明の第１の実施の形態に係る２ドットインバージョンを具現するための第１ピクセル配列を示す図面であり、図８は、データ駆動回路から第１ピクセル配列に供給されるデータが４ドット単位で極性が反転されることを示す図面である。
【００４５】
図７を参照すると、本発明の第１の実施の形態に係る第１ピクセル配列は、液晶パネルの有効表示領域に形成される有効ピクセル群と、有効表示領域の外部に形成されるダミーピクセル群とを含む。ここで、ダミーピクセルとは、データの供給を受けてもこれを外部に表さないピクセルであり、有効表示領域の前段にダミーピクセルが形成される水平ラインの液晶セルは、ダミーピクセルが形成されない水平ラインの液晶セルに比べ、その以後の段のデータラインに接続されるソース電極を有する。即ち、図面に示すように、８ｎ−５、８ｎ−４、８ｎ−３、８ｎ−２番目の水平ライン（ｎは、１以上の整数）は、有効表示領域の前段にダミーピクセルを備え、それぞれのダミーピクセルのソース電極は１番目のデータラインＤ１に接続されているため、ダミーピクセルが備えられた水平ラインの有効ピクセルは２番目の以後のデータラインにそれぞれ接続される。３番目ないし６番目の水平ラインＨＬ３〜ＨＬ６の場合を例に挙げて説明すると、有効表示領域の前段に配置されたダミーピクセルのソース電極が１番目のデータラインＤ１に接続されているため、１番目の有効ピクセルのソース電極は２番目のデータラインＤ２に接続される。
【００４６】
これに従って、図８に示すように、データ駆動回路を通じて４ドット単位で極性が反転されるデータがそれぞれのデータラインに供給されても、実際に有効ピクセルに示されるデータは２ドット単位で極性が反転される。
【００４７】
即ち、３番目ないし６番目の水平ラインＨＬ３〜ＨＬ６の場合には、１番目のデータラインＤ１を通じて供給されるデータはそれぞれのダミーピクセルに供給され、１番目の有効ピクセルへのデータの供給は２番目のデータラインＤ２を通じて成される。勿論、有効表示領域の前段にダミーピクセルが形成されていない１番目、２番目、７番目及び８番目の水平ラインＨＬ１、ＨＬ２、ＨＬ７、ＨＬ８の場合には、１番目のデータラインＤ１を通じて１番目の有効ピクセルにデータの供給を受ける。結果的に、４ドット単位で極性が反転されるデータを用いて、実際に有効ピクセルに示されるデータが２ドット単位で極性を反転させることにより、従来対比液晶表示品質は同一にしながらも駆動周波数を１/２に減少させることにより、消費電力を節減することが可能になる。
【００４８】
図９は、本発明の第２の実施の形態に係る２ドットインバージョンを具現するための第２ピクセル配列を示す図面であり、図１０は、データ駆動回路から第２ピクセル配列に供給されるデータが６ドット単位で極性が反転されることを示す図面である。
【００４９】
図９を参照すると、本発明の第２の実施の形態に係る第２ピクセル配列は、液晶パネルの有効表示領域に形成される有効ピクセル群と、有効表示領域の外部に形成されるダミーピクセル群とを含む。有効表示領域の前段にダミーピクセルが形成される水平ラインの液晶セルは、ダミーピクセルが形成されていない水平ラインの液晶セルに比べ、その以後の段のデータラインに接続されるソース電極を有する。即ち、図面に示すように、６ｎ−３、６ｎ−２番目の水平ライン（ｎは、１以上の整数）は、有効表示領域の前段にダミーピクセルを備え、それぞれのダミーピクセルのソース電極は１番目のデータラインＤ１に接続されているため、このダミーピクセルが備えられた水平ラインの有効ピクセルは、２番目以後のデータラインにそれぞれ接続される。３番目、４番目、９番目及び１０番目の水平ラインＨＬ３、ＨＬ４、ＨＬ９、ＨＬ１０の場合を例に挙げて説明すると、有効表示領域の前段に配置されたダミーピクセルのソース電極が１番目のデータラインＤ１に接続されているため、１番目の有効ピクセルのソース電極は２番目のデータラインＤ２に接続される。
【００５０】
これに従って、図１０に示すように、データ駆動回路を通じて６ドット単位で極性が反転されるデータがそれぞれのデータラインに供給されても、実際に有効ピクセルに示されるデータは２ドット単位で極性が反転される。
【００５１】
即ち、３番目、４番目、９番目及び１０番目の水平ラインＨＬ３、ＨＬ４、ＨＬ９、ＨＬ１０の場合には、１番目のデータラインＤ１を通じて供給されるデータはそれぞれのダミーピクセルに供給され、１番目の有効ピクセルからのデータの供給は、２番目のデータラインＤ２を通じて成される。勿論、有効表示領域の前段にダミーピクセルが形成されていない１番目、２番目、５番目ないし８番目、１１番目及び１２番目の水平ラインＨＬ１、ＨＬ２、ＨＬ５〜ＨＬ８、ＨＬ１１、ＨＬ１２の場合には、１番目のデータラインＤ１を通じて１番目の有効ピクセルにデータの供給を受ける。結果的に、６ドット単位で極性が反転されるデータを用いて、実際に有効ピクセルに示されるデータが２ドット単位で極性を反転させることにより、従来対比液晶表示品質は同一にしながらも駆動周波数を１/３に減少させることにより、消費電力を更に節減することが可能になる。
【００５２】
図１１は、本発明の第３の実施の形態に係る２ドットインバージョンを具現するための第３ピクセル配列を示す図面であり、図１２は、データ駆動回路から第３ピクセル配列に供給されるデータが８ドット単位で極性が反転されることを示す図面である。
【００５３】
図１１を参照すると、本発明の第３の実施の形態に係る第３ピクセル配列は、液晶パネルの有効表示領域に形成される有効ピクセル群と、有効表示領域の外部に形成されるダミーピクセル群とを含む。有効表示領域の前段にダミーピクセルが形成される水平ラインの液晶セルは、ダミーピクセルが形成されていない水平ラインの液晶セルに比べ、その以後の段のデータラインに接続されるソース電極を備える。即ち、図面に示すように、１６ｎ−１３、１６ｎ−１２、１６ｎ−９、１６ｎ−８、１６ｎ−７、１６ｎ−６、１６ｎ−３、１６ｎ−２番目の水平ライン（ｎは、１以上の整数）は、有効表示領域の前段にダミーピクセルを備え、それぞれのダミーピクセルのソース電極は１番目のデータラインＤ１に接続されているため、この水平ラインの有効ピクセルは２番目以後のデータラインにそれぞれ接続される。３番目、４番目、７番目ないし１０番目、１３番目、１４番目、１９番目及び２０番目の水平ラインＨＬ３、ＨＬ４、ＨＬ７〜１０、ＨＬ１３、ＨＬ１４、ＨＬ１９、ＨＬ２０の場合を例に挙げて説明すると、有効表示領域の前段に配置されたダミーピクセルのソース電極が１番目のデータラインＤ１に接続されているため、１番目の有効ピクセルのソース電極は２番目のデータラインＤ２に接続される。
【００５４】
これに従って、図１２に示すように、データ駆動回路を通じて８ドット単位で極性が反転されるデータがそれぞれのデータラインに供給されても、実際に有効ピクセルに示されるデータは２ドット単位で極性が反転される。
【００５５】
即ち、３番目、４番目、７番目ないし１０番目、１３番目及び１４番目の水平ラインＨＬ３、ＨＬ４、ＨＬ７〜ＨＬ１０、ＨＬ１３、ＨＬ１４の場合、１番目のデータラインＤ１を通じて供給されるデータはそれぞれのダミーピクセルに供給され、１番目の有効ピクセルへのデータ供給は２番目のデータラインＤ２を通じて成される。勿論、有効表示領域の前段にダミーピクセルが形成されていない１番目、２番目、５番目、６番目、１１番目、１２番目、１５番目及び１６番目の水平ラインＨＬ１、ＨＬ２、ＨＬ５、ＨＬ６、ＨＬ１１、ＨＬ１２、ＨＬ１５、ＨＬ１６の場合には、１番目のデータラインＤ１を通じて１番目の有効ピクセルにデータの供給を受ける。結果的に、８ドット単位で極性が反転されるデータを用いて、実際に有効ピクセルに示されるデータが２ドット単位で極性を反転させることにより、従来対比液晶表示品質は同一にしながらも駆動周波数を１/４に減少させることにより、消費電力を更に節減することが可能になる。
【００５６】
一方、以上実施の形態においては、２ｎ（ｎは、２以上の整数）水平周期に極性が反転される駆動データを用いて、ピクセルにおける２ドットインバージョン方式を具現するため、ダミーピクセルを備えているが、ダミーピクセルが形成されていない場合にも本発明の技術的思想を達成できることには疑問の余地がない。この場合、ダミーピクセルに供給されるデータはダミーピクセルが存在しないことにより消失されるだけである。
【００５７】
以上説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲の内で、多様な変更及び修正ができるということが分かるはずである。例えば、本発明の実施の形態は、２ドットインバージョン方式を中心として説明されたが、ｎ（但し、ｎは２以上の整数）ドットインバージョン方式等にも適用できる。更に、発明の詳細な説明に開示された実施の形態が併用されることもできる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限られることではなく、特許請求の範囲により定められるべきである。
【図面の簡単な説明】
【００５８】
【図１】１ドットインバージョン方式で駆動される液晶パネルのデータ極性を概略的に示す図面である。
【図２】２ドットインバージョン方式で駆動される液晶パネルのデータ極性を概略的に示す図面である。
【図３】２ドットインバージョン方式で液晶セルに供給されたデータの極性を概略的に示す図面である。
【図４】データ駆動回路から液晶パネルに供給されるデータの極性を概略的に示す図面である。
【図５】本発明に係る液晶表示装置を示すブロック図である。
【図６】図５に示すデータ駆動回路を詳細に示すブロック図である。
【図７】本発明の第１の実施の形態に係る液晶パネルのデータ極性を示す図面である。
【図８】本発明の第１の実施の形態に係るデータ駆動回路から液晶パネルに供給されるデータの極性を示す図面である。
【図９】本発明の第２の実施の形態に係る液晶パネルのデータ極性を示す図面である。
【図１０】本発明の第２の実施の形態に係るデータ駆動回路から液晶パネルに供給されるデータの極性を示す図面である。
【図１１】本発明の第３の実施の形態に係る液晶パネルのデータ極性を示す図面である。
【図１２】本発明の第３の実施の形態に係るデータ駆動回路から液晶パネルに供給されるデータの極性を示す図面である。
【符号の説明】
【００５９】
１３１：タイミングコントローラ      
１３２：データ駆動回路
１３３：ゲート駆動回路              
１３４：液晶パネル
１３５：ＧＯＥ変換回路                
１８１：第１ラッチ                  
１８２：シフトレジスタ
１８３：第２ラッチ                  
１８４：デジタル／アナログ変換器
１８５：チャージシェア回路          
１８６：バッファ
【図１】
0004566975.tif 000002
【図２】
0004566975.tif 000003
【図３】
0004566975.tif 000004
【図４】
0004566975.tif 000005
【図５】
0004566975.tif 000006
【図６】
0004566975.tif 000007
【図７】
0004566975.tif 000008
【図８】
0004566975.tif 000009
【図９】
0004566975.tif 000010
【図１０】
0004566975.tif 000011
【図１１】
0004566975.tif 000012
【図１２】
0004566975.tif 000013