(57)【特許請求の範囲】
【請求項１】
半導体基板を提供する段階；
前記半導体基板全面にトンネル酸化膜を形成する段階；
前記トンネル酸化膜上に浮動ゲート用導電膜を形成する段階；
前記浮動ゲート用導電膜の表面を窒化又は窒酸化処理する段階；
前記浮動ゲート用導電膜上部にTaON薄膜を形成する段階；
インシチューにプラズマを利用して、前記TaON薄膜の表面を均質に窒化又は窒酸化処理する段階；
前記TaON薄膜上部にコントロールゲート用導電膜を形成する段階；及び
ゲートマスクを利用した光リソグラフィー工程により、前記積層された、コントロールゲート用導電膜、TaON薄膜、浮動ゲート用導電膜及びトンネル酸化膜をパターニングし、ゲート電極を形成する段階；
を含んで成ることを特徴とするフラッシュメモリのゲート電極製造方法。
【請求項２】
前記浮動ゲート用導電膜の表面を窒化又は窒酸化処理する段階において、当該窒化処理工程は、インシチューにNH3又はＮ2／Ｈ2雰囲気中300〜600℃でプラズマを利用して３０秒〜１０分間窒化処理するか、650〜950℃で急速熱処理するか、或いは500〜1000℃で電気炉を利用してNH3雰囲気で窒化処理することを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項３】
前記浮動ゲート用導電膜の表面を窒化又は窒酸化処理する段階において、当該窒酸化処理工程は、インシチューにＮ2Ｏ雰囲気中300〜950℃でプラズマ又は急速熱処理を利用して行うことを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項４】
前記TaON薄膜を形成する前に、HF蒸気を利用したインシチュー又はエクスシチューでの乾式洗浄工程或いはHF溶液を利用した湿式洗浄工程により、浮動ゲート用導電膜の表面の自然酸化膜及びパーティクルを除去する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項５】
前記洗浄工程の実施前又は後に、NH4OH又はＨ2SO4溶液を用いて界面処理する段階をさらに含むことを特徴とする請求項４記載のフラッシュメモリのゲート電極製造方法。
【請求項６】
前記TaON薄膜を形成する前に、プラズマ又は急速熱処理工程によりＮ2Ｏ又はＯ2雰囲気中で浮動ゲート用導電膜の表面を酸化処理する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項７】
前記TaON薄膜を形成する段階において使用されるTa化学蒸気は、Ta化合物が流量調節器を介して定量供給された後、150〜200℃の温度範囲で定温に維持されている蒸発器を通ることにより蒸発させられたものであることを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項８】
前記TaON薄膜を形成する段階は、Taの化学蒸気とその反応ガスであるNH3ガスとを300〜600℃の低圧化学気相蒸着チャンバー内に流量調節器を介してそれぞれ定量供給した後、表面化学反応を誘導し非晶質TaON薄膜を蒸着することを特徴とする請求項７記載のフラッシュメモリのゲート電極製造方法。
【請求項９】
前記TaON薄膜の表面を均質に窒化又は窒酸化処理する段階時に、NH3、Ｎ2／Ｈ2、又はＮ2Ｏ雰囲気中200〜600℃でアニーリングすることを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項１０】
前記TaON薄膜の表面を均質に窒化又は窒酸化処理する段階時に、前記TaON薄膜を、インシチュー又はエクスシチューにプラズマを利用してＮ2Ｏ又はＯ2雰囲気中300〜600℃で酸化させ、TaON薄膜を結晶化させる段階をさらに含むことを特徴とする請求項９記載のフラッシュメモリのゲート電極製造方法。
【請求項１１】
前記TaON薄膜の表面を均質に窒化又は窒酸化処理する段階時に、電気炉又は急速熱処理を利用してNH3、Ｎ2／Ｈ2、又はＮ2Ｏ雰囲気中650〜950℃でアニーリングすることを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項１２】
前記TaON薄膜を、インシチュー又はエクスシチューに電気炉又はプラズマを利用してＮ2Ｏ又はＯ2雰囲気中600〜950℃でアニーリングし、TaON薄膜を結晶化させる段階をさらに含むことを特徴とする請求項１１記載のフラッシュメモリのゲート電極製造方法。
【請求項１３】
前記浮動ゲート用導電膜の表面を窒化又は窒酸化処理することにより形成される窒化又は窒酸化膜の厚さは、５〜２０Åであることを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項１４】
前記TaON薄膜に、Ｏ2とＨ2雰囲気でＯ2／Ｈ2ガスの流量比を３以下に定量化してTaON薄膜の表面を酸化させるか又は結晶化させることを特徴とする請求項９乃至１２の何れか１項記載のフラッシュメモリのゲート電極製造方法。
【請求項１５】
前記浮動ゲート及びコントロールゲート用導電膜は、それぞれ、ドープドポリシリコン又は金属含有物を堆積するか、或いはドープドポリシリコン及び金属含有物を積層して形成することを特徴とする請求項１記載のフラッシュメモリのゲート電極製造方法。
【請求項１６】
前記金属含有物は、TiN、TaN、W、WN、WSi、Ru、RuO2、Ir、IrO2、及びPtのうち何れか一つであることを特徴とする請求項１５記載のフラッシュメモリのゲート電極製造方法。
【請求項１７】
前記浮動ゲート用導電膜にポリシリコンを用いる場合、半球形凹凸構造のポリシリコンを成長させる段階をさらに含むことを特徴とする請求項１５記載のフラッシュメモリのゲート電極製造方法。
【請求項１８】
半導体基板を提供する段階；
前記半導体基板全面にトンネル酸化膜を形成する段階；
前記トンネル酸化膜上に浮動ゲート用導電膜を形成する段階；
TaON薄膜を蒸着する前に、前記浮動ゲート用導電膜の表面を窒化又は窒酸化処理する段階；
前記窒化又は窒酸化処理された前記浮動ゲート用導電膜の上部にTaON薄膜を形成する段階；
前記TaON薄膜を蒸着した後、前記TaON薄膜の表面を均質に窒化又は窒酸化処理する段階；
前記窒化又は窒酸化処理されたTaON薄膜を熱処理して結晶化させる段階；
前記TaON薄膜上部にコントロールゲート用導電膜を形成する段階；及び
ゲートマスクを利用した光リソグラフィー工程により、前記積層された、コントロールゲート用導電膜、TaON薄膜、浮動ゲート用導電膜及びトンネル酸化膜をパターニングし、ゲート電極を形成する段階；
を含んで成ることを特徴とするフラッシュメモリのゲート電極製造方法。
【請求項１９】
前記結晶化させる段階は、TaON薄膜を、インシチュー又はエクスシチューに電気炉又はプラズマを利用してＮ2Ｏ又はＯ2雰囲気中600〜950℃でアニーリングして成ることを特徴とする請求項１８記載のフラッシュメモリのゲート電極製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフラッシュメモリの製造方法に関し、さらに詳しくはフラッシュメモリ（flash memory）のゲート電極製造工程時に高い誘電定数と膜質の優れたTaON薄膜を、ゲート間絶縁体膜に用いてゲート電極の電気的特性を向上させることができるフラッシュメモリのゲート電極製造方法に関するものである。
【０００２】
【従来の技術】
一般に、非揮発性メモリに広く用いられるフラッシュEEPROM（electrically programmable erasable read only memory）は、電気的にデータをプログラムし消去する機能を有する。
【０００３】
このようなEEPROMのプログラム動作は、ドレイン側にチャネル熱電子（channel hot electron）を形成させて前記の電子を浮動ゲート（floating gate）に蓄積することにより、セルトランジスタの閾電圧を増加させる動作である。
【０００４】
その反面、消去動作はソース／基板と前記浮動ゲートの間に高電圧を発生させて浮動ゲートに蓄積された電子を放出することにより、セルトランジスタの閾電圧を低下させることである。
【０００５】
一方、現在半導体素子の高集積化を達成するため、セル面積の減少及び動作電圧の低電圧化に関する研究／開発が活発に進められている。
【０００６】
その結果、フラッシュメモリには、ゲート電極間絶縁膜として通常のシリコン酸化膜（SiO2）の代りにNO（Nitride−Oxide）又はONO（Oxide−Nitride−Oxide）構造を用いている。
【０００７】
NO又はONO誘電体を用いるフラッシュメモリのセルトランジスタの製造工程時には、主に浮動ゲートのポリシリコン上に高温の熱酸化法で酸化膜を成長させてNO又はONOを形成する。
【０００８】
しかし、このような酸化工程により下部浮動ゲートのポリシリコンの界面では不均一に酸化膜が成長され、全体等価酸化膜（Ｔox）の厚さが増加するため、フラッシュメモリのセル静電容量が減少することになる。
【０００９】
したがって、次世代高容量及び高集積メモリ製品に必要な静電容量を達成するため、従来のNO又はONOを高誘電定数を有するTa2O5に取り替えようとする研究が進行中である。
【００１０】
【発明が解決しようとする課題】
従来のTa2O5は、不安定な化学量論比（stoichiometry）を有しTaとＯの組成比の差に基づく置換型Ta原子（vacancy Ta atom）が薄膜内に存在するため、蒸着時にTa2O5の前駆体であるTa(OC2Ｈ5)5の有機物とＯ2（又はＮ2Ｏ）ガスの反応により、不純物の炭素化合物（Ｃ、CH4、Ｃ2Ｈ4等）及び水（Ｈ2Ｏ）が生成する。
【００１１】
結局、Ta2O5膜内に蒸着過程で発生する酸素空孔（oxygen vacancy）と不純物として存在する炭素原子、イオン及びラジカルにより、全体セルゲート電極の漏洩電流が増加することになりその誘電特性が劣化する。
【００１２】
従来は、このようなTa2O5内の不純物を除去するため低温熱処理（例えば、プラズマＮ2Ｏ又はUV−Ｏ3）を二、三度行っていたが、これもやはり製造過程が複雑でTa2O5薄膜の酸化抵抗性が低いため浮動ゲートの表面に自然酸化膜が形成されることにより、Ta2O5を採用したフラッシュメモリのセルゲート電極の静電容量が低下する問題点がある。
【００１３】
ここに、本発明は前記の従来技術の問題点を解決するため考案したものであり、高誘電率の誘電体膜を用いて高い静電容量を確保することができるフラッシュメモリのゲート電極製造方法を提供することにその目的がある。
【００１４】
さらに、本発明の他の目的はフラッシュメモリのセルトランジスタの電気的特性を改善させることができるフラッシュメモリのゲート電極製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
前記の目的を達成するため本発明のフラッシュメモリのゲート電極製造方法は、半導体基板を提供する段階；前記半導体基板全面にトンネル酸化膜を形成する段階；前記トンネル酸化膜上に浮動ゲート用導電膜を形成する段階；前記浮動ゲート用導電膜の表面を窒化又は窒酸化処理する段階；前記浮動ゲート用導電膜上部にTaON薄膜を形成する段階；インシチューにプラズマを利用して、前記TaON薄膜の表面を均質に窒化又は窒酸化処理する段階；前記TaON薄膜上部にコントロールゲート用導電膜を形成する段階；及びゲートマスクを利用した光リソグラフィー工程により、前記積層された、コントロールゲート用導電膜、TaON薄膜、浮動ゲート用導電膜及びトンネル酸化膜をパターニングし、ゲート電極を形成する段階を含んで成ることを特徴とする。
【００１６】
さらに、本発明に係るフラッシュメモリのゲート電極製造方法は、半導体基板を提供する段階；前記半導体基板全面にトンネル酸化膜を形成する段階；前記トンネル酸化膜上に浮動ゲート用導電膜を形成する段階；TaON薄膜を蒸着する前に、前記浮動ゲート用導電膜の表面を窒化又は窒酸化処理する段階；前記窒化又は窒酸化処理された前記浮動ゲート用導電膜の上部にTaON薄膜を形成する段階；前記TaON薄膜を蒸着した後、前記TaON薄膜の表面を均質に窒化又は窒酸化処理する段階；前記窒化又は窒酸化処理されたTaON薄膜を熱処理して結晶化させる段階；前記TaON薄膜上部にコントロールゲート用導電膜を形成する段階；及びゲートマスクを利用した光リソグラフィー工程により、前記積層された、コントロールゲート用導電膜、TaON薄膜、浮動ゲート用導電膜及びトンネル酸化膜をパターニングし、ゲート電極を形成する段階を含んで成ることを特徴とする。
【００１７】
【実施例】
以下、本発明に係るフラッシュメモリの製造方法の好ましい実施例を添付の図面を参照しながら詳しく説明する。
【００１８】
図１は、本発明の一実施例に係るフラッシュメモリのゲート電極製造方法を説明するための断面図である。
【００１９】
図２は、本発明の他の実施例に係るフラッシュメモリのゲート電極製造方法を説明するための断面図である。
【００２０】
本発明の一実施例に係るフラッシュメモリのゲート電極製造方法は、先ず図１に示したように半導体基板（１）に素子の活性領域と非活性領域を区分するフィールド酸化膜（２）を形成する。
【００２１】
その次に、前記半導体基板（１）の全面にトンネル酸化膜（３）を形成し、前記トンネル酸化膜（３）上に浮動ゲート用導電膜（４）としてドープドポリシリコン及び／又は金属物質、好ましくはドープドポリシリコンを蒸着する。前記金属物質としては、TiN、TaN、Ｗ、WN、WSi、Ru、RuO2、Ir、IrO2、Ptのうち何れか一つを利用するのが好ましい。
【００２２】
次いで、前記浮動ゲート用導電膜（４）上部にTaON薄膜（５）を蒸着してゲート間絶縁膜を形成する。このとき、前記TaON薄膜（５）の蒸着工程はウェーハで発生する表面化学反応（surface chemical reaction）によって非晶質TaON薄膜を好ましくは約１００〜２００Å、さらに好ましくは約150Å程度蒸着するようにする。
【００２３】
さらに、前記TaON薄膜（５）蒸着工程は、好ましくは下記のような工程順に行われる。
【００２４】
先ず、前記薄膜蒸着に用いられるTa化学蒸気は、Ta化合物（例えば、Ta(OC2H5)5）を流量調節器（mass flow controller）を介して定量供給した後、150〜200℃の温度範囲で定温に維持されている蒸発器で蒸発させて得られる。
【００２５】
このように得られたTa化学蒸気とその反応ガスであるNH3ガスを、300〜600℃の低圧化学気相蒸着（low pressure chemical vapor deposition）チャンバー内に10〜1000sccm範囲内で流量調節器を介してそれぞれ定量供給した後、表面化学反応を誘導して非晶質TaON薄膜（５）を蒸着する。
【００２６】
その次に、前記非晶質TaON薄膜（５）の誘電率を増加させ、結合構造を緻密にして結合力を強化させる目的でアニーリング工程を行い、前記非晶質TaON薄膜（５）を結晶化させる。
【００２７】
このとき、前記非晶質TaON薄膜（５）の結晶化は、好ましくは急速熱処理工程を利用して650〜950℃で0.5〜３０分程度アニーリングさせるか、電気炉を利用して650〜950℃で３０秒〜３０分程度アニーリングさせるか、又はＮ2Ｏ（Ｏ2又はＮ2）雰囲気で１分〜３０分間アニーリングさせることにより行われる。
【００２８】
次いで、前記非晶質TaON薄膜（５）上部に、コントロールゲート用導電膜（６）として、ドープドポリシリコン及び／又は金属物質、好ましくはドープドポリシリコンを蒸着する。前記金属物質としては、TiN、TaN、Ｗ、WN、WSi、Ru、RuO2、Ir、IrO2、Ptのうち何れか一つを利用するのが好ましい。
【００２９】
その次に、順次積層された、コントロールゲート用導電膜（６）、TaON薄膜（５）、浮動ゲート用導電膜（４）及びトンネル酸化膜（３）を、好ましくはゲートマスクを利用した光リソグラフィー工程により、パターニングしてゲート電極（100）を形成することができる。
【００３０】
前記浮動ゲート及びコントロールゲート用導電膜（４及び６）は、それぞれ、ドープドポリシリコン又は金属物質を堆積するか、或いはドープドポリシリコン及び金属物質を積層して形成することができる。  なお、前記浮動ゲート用導電膜（４）にポリシリコンを用いる場合、静電容量を増加させるため半球形凹凸構造（Hemi Spheral Grain）のポリシリコン成長工程を追加することができる。
【００３１】
一方、前記非晶質TaON薄膜（５）を蒸着する前に、HF蒸気を利用したインシチュー（in situ）又はエクスシチュー（ex situ）での乾式洗浄工程或いはHF溶液を利用した湿式洗浄工程により、浮動ゲート用導電膜（４）の表面の自然酸化膜及びパーティクルを除去することもできる。
【００３２】
さらに、HF化合物を利用した洗浄工程の前又は後に、浮動ゲート用導電膜（４）の界面を洗浄し、均一性を向上させるため、NH4OH又はＨ2SO4溶液を用いて界面処理することもできる。
【００３３】
本発明は、フラッシュメモリのセルトランジスタのゲート間絶縁膜（interpoly）としてTaON（ε＝２０〜２５）を用いるため、従来のONO（ε＝４〜５）より誘電率が高く、化学的結合構造も従来のTa2O5（ε＝２０〜２５）より安定的であるため、浮動ゲート及びコントロールゲートとの酸化反応性も少ない。
【００３４】
よって、本発明はONO又はTa2O5を用いたゲート電極に比べて等価酸化膜の厚さをさらに低下させることができ、高い静電容量を確保することができる。
【００３５】
特に、TaONは、不安定な化学量論比を有するTa2O5に比べて構造的に安定したTa−Ｏ−Ｎ結合構造を有するため、外部から印加される電気的衝撃に強く絶縁破壊電圧が高く、浮動ゲートからの漏洩電流量が少ない。
【００３６】
一方、本発明の他の実施例に係るフラッシュメモリのゲート電極製造方法を、図２を参照しながら説明すれば次の通りである。
【００３７】
図２は、本発明の他の実施例に係るフラッシュメモリのゲート電極製造方法を説明するための断面図である。
【００３８】
本発明の他の実施例に係るフラッシュメモリのゲート電極製造方法は、図２に示すように前述の一実施例と同じく半導体基板（１０）にフィールド酸化膜（１５）と、トンネル酸化膜（２０）及び浮動ゲート用導電膜（３０）を順次形成する。
【００３９】
その次に、浮動ゲート用導電膜（３０）の表面に低誘電酸化膜の生成を防止（即ち、酸化抵抗性の増加）するため、窒化処理又は窒酸化処理して窒化膜（SiN）又は窒酸化膜（SiON）（３２）を形成する。このとき、前記窒化膜（又は窒酸化膜）（３２）の厚さは５〜２０Å程度が好ましい。
【００４０】
さらに、前記窒化処理工程は、好ましくは、インシチューにプラズマを利用してNH3又はＮ2／Ｈ2雰囲気中300〜600℃で３０秒〜１０分間窒化処理するか、又は650〜950℃で急速熱処理（rapid thermal process）、又は500〜1000℃で電気炉（furnace）を利用してNH3雰囲気で窒化処理する。
【００４１】
一方、前記窒酸化処理工程はインシチューに300〜950℃でプラズマ又は急速熱処理を利用してＮ2Ｏ雰囲気で行う。
【００４２】
このように、浮動ゲート用導電膜（３０）の表面に形成されたSiN又はSiON（３２）は、自然酸化膜の形成を防ぎ漏洩電流特性を向上させる。
【００４３】
さらに、TaON薄膜を蒸着する前に、プラズマ又は急速熱処理工程を利用してＮ2Ｏ又はＯ2雰囲気で熱処理し、浮動ゲート用導電膜（３０）の表面を酸化処理することもできる。
【００４４】
次に、窒化又は窒酸化処理された浮動ゲート用導電膜（３０）上部に、インシチュー又はエクスシチューに非晶質TaON薄膜（４０）を蒸着してゲート間絶縁膜を形成する。
【００４５】
次いで、前記非晶質TaON薄膜（４０）を蒸着してゲート間絶縁膜を形成した後、前記ゲート間絶縁膜であるTaON薄膜（４０）の表面を均質に窒化（SiN）又は窒酸化（SiON）させることができる。
【００４６】
このとき、前記TaON薄膜（４０）の表面に形成された窒化膜（SiN）又は窒酸化膜（SiON）（４２）は、後に形成されるコントロールゲートの酸化及び電荷伝導を防ぎながら、非晶質TaON薄膜（４０）の界面のマイクロクラック及びピンホールのような構造的欠陥を補修し、均質性（homogeneity）を向上させる役割を果たす。
【００４７】
さらに、前記の窒化（SiN）又は窒酸化（SiON）処理工程はインシチューにプラズマを利用して200〜600℃、NH3、Ｎ2／Ｈ2、又はＮ2Ｏ雰囲気でアニーリングするか、又は急速熱処理、又は電気炉を利用して650〜950℃とNH3（又はＮ2／Ｈ2、Ｎ2Ｏ）雰囲気で0.5〜３０分間窒化（又は窒酸化）させる。
【００４８】
なお、前記非晶質TaON薄膜（４０）を蒸着した後に、インシチュー又はエクスシチューにプラズマを利用してＮ2Ｏ又はＯ2雰囲気中300〜600℃で前記非晶質TaON薄膜（４０）を酸化させ、表面処理と結晶化を同時に行うことができる。
【００４９】
或いは、インシチュー又はエクスシチューに電気炉又はプラズマを利用してＮ2Ｏ又はＯ2雰囲気中600〜950℃でアニーリングし前記TaON薄膜（４０）を結晶化させることができる。
【００５０】
このようなアニーリング工程により、TaON蒸着過程で生成した炭素化合物の不純物と、膜内に存在する酸素空孔を除去するとともにTaONの結晶化を誘導して誘電体膜質の高密度化を達成する。
【００５１】
なお、前記非晶質TaON薄膜（４０）を蒸着したあとＯ2とＨ2雰囲気でＯ2／Ｈ2ガスの流量比を３以下に定量化し、TaON薄膜の表面を酸化させるとともに膜質を結晶化させることもできる。
【００５２】
次に、TaON薄膜（４０）、窒化膜又は窒化酸化膜（４２）上に従来公知の方法でコントロールゲート用導電膜を形成する。
【００５３】
コントロールゲート用導電膜（５０）を形成した後、ゲートマスクを利用した光リソグラフィー工程により、順次積層されたコントロールゲート用導電膜（５０）、SiN（又はSiON）（４２）、TaON薄膜（４０）、SiN（又はSiON）（３２）、浮動ゲート用導電膜（３０）及びトンネル酸化膜（２０）をパターニングしてゲート電極（200）を形成し、本実施例に係るフラッシュメモリのゲート電極製造工程を完了する。
【００５４】
前記のように本発明の他の実施例によれば、非晶質TaON薄膜蒸着前又は後に窒化（又は窒酸化）工程を行うため、浮動ゲート用導電膜又は非晶質TaON薄膜の表面処理と結晶化を誘導することができる。
【００５５】
したがって、TaON薄膜上又は下部の窒化薄膜により浮動ゲートとコントロールゲートの間の界面で発生する酸化反応を効果的に抑制することができるため、等価酸化膜の厚さを３０Å未満に低下させることができ、界面の均質化を達成することができる。
【００５６】
【発明の効果】
前述のように、本発明に係るフラッシュメモリのゲート電極製造方法においては次のような効果がある。
【００５７】
本発明によれば、Ta−Ｏ−Ｎ構造を有するTaONをフラッシュメモリのゲート間絶縁膜に用いることにより、化学量論比が不安定で酸素空孔を含む従来のTa2O5に比べて安定的であり、漏洩電流が減少し、高い絶縁破壊電圧と素子動作に必要な静電容量を共に得ることができる。
【００５８】
さらに、本発明は蒸着された非晶質TaONを高温熱処理して結晶化を誘導することにより、その結合力が強化しコントロールゲート電極製造時にTaONゲート間絶縁膜の物理化学的特性の劣化を防ぐことができ、結晶化したTaONが相対的に非晶質膜より高い誘電率を得ることができる。
【００５９】
なお、本発明は非晶質TaONの蒸着前／後に窒化（又は窒酸化）工程を追加して行う場合、浮動ゲートとコントロールゲートの間の界面での酸素拡散を防止してTaONの低誘電体酸化膜の生成を防ぎ、TaON界面の均質化を達成することができ、フラッシュメモリのセルトランジスタの電気的特性を改善させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るフラッシュメモリのゲート電極製造方法を説明するための断面図である。
【図２】本発明の他の実施例に係るフラッシュメモリのゲート電極製造方法を説明するための断面図である。
【符号の説明】
１、１０：半導体基板
２、１５：フィールド酸化膜
３、２０：トンネル酸化膜
４、３０：浮動ゲート
３２、４２：窒化膜又は窒酸化膜
５、４０：TaON薄膜
６、５０：コントロールゲート
100、200：ゲート電極
【図１】
0004544737.tif 000002
【図２】
0004544737.tif 000003