(57)【特許請求の範囲】
【請求項１】
基体と、
前記基体の上方に設けられた第１電極と、
前記第１電極の上方に設けられた強誘電体層と、
前記強誘電体層の上に接して設けられ、５ｎｍ以下の膜厚を有する導電膜と、
前記導電膜の上に接して設けられ、ペロブスカイト構造を有する絶縁性材料からなる犠牲層と、
前記犠牲層の上に接して設けられた第２電極と、
を含み、
前記絶縁性材料の絶縁性は、前記犠牲層中で不均一であり、
前記犠牲層は、第１の部分と前記第１の部分よりも絶縁性の低い第２の部分を有し、
前記犠牲層は、前記絶縁性材料が持つ固有の絶縁性と比して低い絶縁性を有し、
前記導電膜および前記第２電極は、前記犠牲層の前記第２の部分を介して導通する、強誘電体キャパシタ。
【請求項２】
請求項１において、
前記絶縁性材料は、前記強誘電体層を構成する材料と同一である、強誘電体キャパシタ。
【請求項３】
請求項１または２において、
前記犠牲層の膜厚は、５ｎｍ以上、２０ｎｍ以下である、強誘電体キャパシタ。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記導電膜は、Ｐｔ、Ｉｒ、Ａｕ、Ｏｓ、Ｉｎ、Ｓｎ、Ｒｕ、Ｗの群から選択される少なくとも１種もしくはその酸化物である、強誘電体キャパシタ。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記犠牲層は、前記強誘電体層と比して小さい膜厚を有する、強誘電体キャパシタ。
【請求項６】
半導体基板と、
前記半導体基板の上方に設けられた絶縁層と、
前記絶縁層を貫通するプラグと、
少なくとも前記プラグの上に設けられた第１電極と、
前記第１電極の上方に設けられた強誘電体層と、
前記強誘電体層の上に接して設けられ、５ｎｍ以下の膜厚を有する導電膜と、
前記導電膜の上に接して設けられ、ペロブスカイト構造を有する絶縁性材料からなる犠牲層と、
前記犠牲層の上に接して設けられた第２電極と、
を含み、
前記絶縁性材料の絶縁性は、前記犠牲層中で不均一であり、
前記犠牲層は、第１の部分と前記第１の部分よりも絶縁性の低い第２の部分を有し、
前記犠牲層は、前記絶縁性材料が持つ固有の絶縁性と比して低い絶縁性を有し、
前記導電膜および前記第２電極は、前記犠牲層の前記第２の部分を介して導通する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタおよび半導体装置に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
【特許文献１】特開２０００−４０７９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
強誘電体層がＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法で形成され、その上下をスパッタリング法で形成された電極で挟む構造をとる強誘電体キャパシタにおいては、強誘電体層と上部電極との界面での密着性が良くないことがある。また、強誘電体層の上層がスパッタリング法によりダメージをうけ、絶縁性が損なわれることがある。このことは、強誘電体キャパシタのリーク電流を生じさせる一因となる。
【０００４】
本発明の目的は、リーク電流などが抑制され、信頼性および特性の向上が図られた強誘電体キャパシタを提供することにある。本発明の他の目的は、特性が向上した強誘電体キャパシタを含む半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
（１）本発明にかかる強誘電体キャパシタは、
基体と、
前記基体の上方に設けられた第１電極と、
前記第１電極の上方に設けられた強誘電体層と、
前記強誘電体層の上に設けられた導電膜と、
前記導電膜の上方に設けられた絶縁性材料からなる犠牲層と、
前記犠牲層の上方に設けられた第２電極と、を含む。
【０００６】
本発明にかかる強誘電体キャパシタによれば、強誘電体層の上に導電膜が設けられている。そのため、強誘電体層の界面に発生する分極電荷をこの導電膜に集めることができる。犠牲層は、絶縁性材料からなるが、その絶縁性は膜中で均一なものではなく部分的に絶縁性の低い箇所（以下、「リークポイント」ともいう。）が存在する。導電膜に集められた電荷は、リークポイントを通過して第２電極側へ到達することとなる。これにより、分極電荷の収集を容易にできることとなり、自発分極の印加電圧飽和特性を向上させることができる。その結果、低電圧駆動を実現でき、かつ、特性のよい強誘電体キャパシタを提供することができる。
【０００７】
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。
【０００８】
本発明にかかる強誘電体キャパシタは、さらに、下記の態様をとることができる。
【０００９】
（２）本発明にかかる強誘電体キャパシタにおいて、
前記犠牲層は、前記絶縁性材料が持つ固有の絶縁性と比して低い絶縁性を有することができる。
【００１０】
この態様によれば、犠牲層のリークポイントをより確実に確保することができ、導電膜に集められた分極電荷を上部電極に効率良く到達させることができる。
【００１１】
（３）本発明にかかる強誘電体キャパシタにおいて、
前記絶縁性材料は、前記強誘電体層を構成する材料と同一であることができる。
【００１２】
この態様によれば、犠牲層と強誘電体層との界面で格子の不整合を緩和することができ、膜質のよい強誘電体層を形成することができる。
【００１３】
（４）本発明にかかる強誘電体キャパシタにおいて、
前記犠牲層の膜厚は、５ｎｍ以上、２０ｎｍ以下であることができる。
【００１４】
（５）本発明にかかる強誘電体キャパシタにおいて、
前記導電膜は、島状であることができる。
【００１５】
この態様によれば、導電膜が不連続な膜であるために、応力がほぼ生じることがなく、強誘電体層を歪ませることがない。そのため、強誘電体層の絶縁性が維持され、リーク電流の発生を抑制できる。
【００１６】
（６）本発明にかかる強誘電体キャパシタにおいて、
前記導電膜は、Ｐｔ、Ｉｒ、Ａｕ、Ｏｓ、Ｉｎ、Ｓｎ、Ｒｕ、Ｗの群から選択される少なくとも１種もしくはその酸化物であることができる。
【００１７】
（７）本発明にかかる強誘電体キャパシタにおいて、
前記犠牲層は、前記強誘電体層と比して小さい膜厚を有することができる。
【００１８】
（８）本発明にかかる強誘電体キャパシタにおいて、
前記導電膜の膜厚は、５ｎｍ以下であることができる。
【００１９】
（９）本発明にかかる半導体装置は、
半導体基板と、
前記半導体基板の上方に設けられた絶縁層と、
前記絶縁層を貫通するプラグと、
少なくとも前記プラグの上に設けられた第１電極と、
前記第１電極の上方に設けられた強誘電体層と、
前記強誘電体層の上に設けられた導電膜と、
前記導電膜の上方に設けられた絶縁性材料からなる犠牲層と、
前記犠牲層の上方に設けられた第２電極と、を含む。
【００２０】
本発明にかかる半導体装置によれば、強誘電体キャパシタでは、強誘電体層と第２電極との間に導電膜および犠牲層が設けられている。そのため、上述したように分極電荷を第２電極へ効率良く集めることができ、特性のよい強誘電体キャパシタを含むスタック構造の半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態の一例について、図面を参照しつつ説明する。
【００２２】
１．強誘電体キャパシタ
まず、本実施の形態にかかる強誘電体キャパシタについて、図１を参照しつつ説明する。図１は、本実施の形態にかかる強誘電体キャパシタ５０を説明する断面図である。
【００２３】
強誘電体キャパシタ５０は、基体１０と、下部電極（第１電極）２０と、強誘電体層３０と、導電膜３２と、犠牲層３４と、上部電極（第２電極）４０と、を含む。
【００２４】
基体１０は、半導体基板（たとえばシリコン基板）である。基体１０には、複数のトランジスタ（図示しない）が形成されていてもよい。
【００２５】
下部電極２０および上部電極４０は、たとえばＰｔ、Ｉｒ、Ｉｒ酸化物（ＩｒＯｘ）、Ｒｕ、Ｒｕ酸化物（ＲｕＯｘ）、ＳｒＲｕ複合酸化物（ＳｒＲｕＯｘ）などから形成される。下部電極２０および上部電極４０のそれぞれは、単一層から形成されていてもよいし、複数層から形成されていてもよい。
【００２６】
強誘電体層３０は、Ｐｂ、Ｚｒ、Ｔｉを構成元素として含む酸化物からなるＰＺＴ系強誘電体を用いて形成されていることができる。あるいは、ＴｉサイトにＮｂをドーピングしたＰｂ（Ｚｒ、Ｔｉ、Ｎｂ）Ｏ３（ＰＺＴＮ系）を適用してもよい。あるいは、強誘電体層３０はこれらの材料に限定されるものではなく、たとえばＳＢＴ系、ＢＳＴ系、ＢＩＴ系、ＢＬＴ系のいずれを適用してもよい。
【００２７】
導電膜３２は、高誘点の導電材料を用いることができる。高融点の導電材料としては、たとえば、Ｐｔ、Ｉｒ、Ｉｎ、Ａｕ、Ｏｓ、Ｉｎ、Ｓｎ、Ｒｕ、Ｗの群から選択される少なくとも１種もしくはその酸化物からなる。導電膜３２の膜厚は連続した膜として存在できる膜厚以上であり、かつ、５ｎｍ以下であることが好ましい。導電膜３２の膜厚が５ｎｍ以下である場合、強誘電体層３０の表面モフォロジーの影響をうけ、導電膜３２に応力が生じることがないためである。これは、応力が生じることで、強誘電体層３０の歪みを与えてしまい、結晶性の劣化の招くことがあるからである。
【００２８】
犠牲層３４は、絶縁性材料からなる層である。具体的には、絶縁性材料の性質による固有の絶縁性と比して低い絶縁性を有し、絶縁性材料を意図的に劣化させた層であることができる。つまり、犠牲層３４は、リークポイントをより多く含む層である。犠牲層３４としては、たとえば、ペロブスカイト構造を有する層を適用することができる。具体的には、ＰＺＴ層などを例示することができる。
【００２９】
犠牲層３４は、強誘電体層３０と比して小さい膜厚を有する。具体的には、５ｎｍ以上、２０ｎｍ以下であることができる。犠牲層３４の膜厚が、５ｎｍより小さい場合、面内に連続した層を形成することができず、導電膜３２が露出してしまうことがあるためである。また、犠牲層３４の膜厚が２０ｎｍを越える場合には、高抵抗層とみなされてしまい、強誘電体キャパシタ５０の特性が劣化した場合と同様の不利な効果をもたらしてしまうためである。犠牲層３４は、１０ｎｍ以下であることがより好ましい。
【００３０】
本実施の形態にかかる強誘電体キャパシタ５０によれば、強誘電体層３０の上に導電膜３２が設けられている。そのため、強誘電体層３０の界面に発生する分極電荷をこの導電膜３２に集めることができる。犠牲層３４は、絶縁性材料からなるが、その絶縁性は膜中で均一なものではなく部分的に絶縁性の低い箇所（以下、「リークポイント」ともいう。）が存在する。導電膜３２に集められた電荷は、リークポイントを通過して第２電極４０側へ到達することとなる。
【００３１】
強誘電体層の上に直接上部電極が設けられている構造の強誘電体キャパシタの場合、上部電極をスパッタリング法により形成する際に、強誘電体層に物理的ダメージが加わってしまう。このことは、強誘電体層の絶縁性を低下させてリーク電流を発生させることとなる。また、その表面モフォロジーが劣化してしまうために、強誘電体層と上部電極との接触面積が低下してしまうことがあるが、このことは、自発分極の印加電圧飽和特性の劣化を招く。しかしながら、本実施の形態にかかる強誘電体キャパシタ５０では、導電膜３２が薄膜であるため、その形成時に強誘電体層３０に与えるダメージは、上部電極４０の場合と比して小さい。そのため、導電膜３２は、強誘電体層３０との接触面積が確保され、また、強誘電体層３０へのダメージも少ない状態で形成することができる。これにより、導電膜３２に、より多くの分極電荷を集めることができ、また、その上に絶縁性の劣化した犠牲層３４が設けられていることで集められた分極電荷を上部電極４０に到達させることができるのである。これにより、強誘電体層の上に直接上部電極が設けられた強誘電体キャパシタと比して、分極電荷を効率よく集めることができる。その結果、自発分極の印加電圧飽和特性を向上させ、低電圧駆動の実現、かつ、特性のよい強誘電体キャパシタ５０を提供することができる。
【００３２】
２．強誘電体キャパシタの製造方法
次に、本実施の形態にかかる強誘電体キャパシタ５０の製造方法について図２ないし図４を参照しつつ説明する。図２ないし図４は、本発明実施の形態にかかる強誘電体キャパシタを模式的に示す断面図である。
【００３３】
（１）まず、図２に示すように、基体１０を準備する。基体１０としては、半導体基板（たとえばシリコン基板）を含む。ついで、基体１０の上方に、第１電極（下部電極）２０を形成する。下部電極２０の形成方法としては、スパッタリング法、ＭＯＣＶＤを用いることができる。この他に、真空蒸着法、ＣＶＤ法などを適用することができる。強誘電体層３０の形成方法としては、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法、ＣＶＤ法、などを適用することができる。
【００３４】
ついで、導電膜３２を形成する。導電膜３２の形成は、たとえば、上述した材料をターゲットとしたスパッタリング法により行うことができる。
【００３５】
（２）次に、図３に示すように、導電膜３２の上に、犠牲層３４を形成する。まず、導電膜３２の上に犠牲層３４となる絶縁層３４ａを形成する。絶縁層３４ａとしては、たとえば、強誘電体層３０と同一の材料を用いる場合には、同様の形成方法を適用することができる。
【００３６】
（３）次に、図４に示すように、上部電極４０を絶縁層３４ａの上に形成することができる。上部電極４０の形成は、たとえば、スパッタリング法により行うことができる。この工程において、犠牲層３４ａは、スパッタリングのダメージを受けることとなり、絶縁性が低下し犠牲層３４となる。
【００３７】
ついで、積層体の上に、たとえば、レジスト層Ｒ１を形成する。レジスト層Ｒ１は、フォトリソグラフィ技術を適用して形成することができる。
【００３８】
（４）次に、図１に示すように、積層体のうちレジスト層Ｒ１に覆われない部分を除去する。積層体の除去は、公知のエッチング技術を適用して行うことができる。積層体をパターニングして強誘電体キャパシタ５０を形成した後、強誘電体層３０の安定化（たとえばエッチングダメージ回復）のため酸素雰囲気下でアニール処理を行う。
【００３９】
以上の工程により、本実施の形態にかかる強誘電体キャパシタを製造することができる。
【００４０】
（変形例）
次に、本実施の形態の変形例にかかる強誘電体キャパシタ６０について、図５を参照しつつ説明する。図５は、本変形例にかかる強誘電体キャパシタ６０を模式的に示す断面図である。本変形例は、上述の実施の形態と比して、導電膜３２が異なる例である。なお、以下の説明では、上述の実施の形態と異なる点について説明する。
【００４１】
本変形例にかかる強誘電体キャパシタ６０では、強誘電体層３０と犠牲層３４との間に導電膜３３が設けられている。導電膜３３は、強誘電体層３０の全面を覆う連続した膜ではなく、島状になっている。つまり、導電膜３３を形成した後に平面視したとき、所々強誘電体層３０が露出していることとなる。導電膜３３は、島部３３ａが、面内に均一に分散していることが好ましい。島部３３ａは、面内において、格子状、網目状をなしていてもよい。
【００４２】
本変形例にかかる強誘電体キャパシタ６０によれば、導電膜３３は不連続な膜であるために、応力がほぼ生じることがなく、強誘電体層３０を歪ませることがない。そのため、強誘電体層３０の絶縁性が維持され、リーク電流の発生を抑制できる。また、犠牲層３４と強誘電体層３０の材料が同一である場合には、島部３３ａの相互間で、犠牲層３４と強誘電体層３０とが直接接することとなり、格子不整合の緩和をより図ることができる。そのため、強誘電体層３０の結晶性を劣化させることがなく、特性のよい強誘電体キャパシタ６０を提供することができる。
【００４３】
次に、本変形例にかかる強誘電体キャパシタ６０の製造方法について説明する。なお、本変形例にかかる製造方法において、上述の実施の形態にかかる製造方法と同様にできる工程については詳細な説明は省略する。
【００４４】
まず、上述の実施の形態の製造工程（１）に従い、基体１０の上に、下部電極２０を形成する。ついで、下部電極２０の上に導電膜３３を形成する。導電膜３３として、たとえば、ＩｒまたはＩｒＯＸを用いる場合には、２ｎｍ以下の膜厚を得る条件の処理を施すことで、島部３３ａを面内に分散して形成することができる。特に、強誘電体層３０として、ＰＺＴ系の材料を用い、導電膜３３をＩｒまたはＩｒＯＸＩｒＯｘとしたとき、両者の密着性が良好でないために、島部３３ａが形成されやすくなる。また、島部３３ａの形成を促進するためにマイグレーションが加速する条件下で導電膜３３を形成することが好ましい。このような条件として、たとえば、高温スパッタリング法を挙げることができる。導電膜３３の材料は、強誘電体層３０の材質を考慮した上で、島部３３ａが形成されやすい材料を適宜選択することができる。
【００４５】
ついで、導電膜３３の上に、上述の実施の形態の製造工程（２）に従い犠牲層３４となる絶縁層３４ａを形成する。本変形例では、絶縁層３４ａが形成される面は、表面の状態が均一ではない。つまり、島部３３ａが所々に存在し、島部３３ａが存在しない部分では、強誘電体層３０が露出しているのである。そのため、強誘電体層３０の上に形成される絶縁層３４ａは良好な結晶性（強誘電体層３０の結晶性を反映している）を有するが、島部３３ａの上に形成される絶縁層３４ａは、新たにランダム配向の結晶成長起点となる。その結果、結晶粒が小さくまた結晶粒界の大きい層を形成できることとなる。このことは、リークポイントの増加に寄与することとなり、簡易な方法で犠牲層３４に求められている絶縁性の低下を図ることができる。
【００４６】
ついで、上述の実施の形態の製造工程（３）（４）に従うことで、本変形例にかかる強誘電体キャパシタ６０を形成することができる。
【００４７】
３．半導体装置
本実施の形態にかかる半導体装置について、図６を参照しつつ説明する。図６は、本実施の形態にかかる半導体装置１００を模式的に示す断面図である。本実施の形態にかかる半導体装置１００は、上述の実施の形態と比して、強誘電体キャパシタ５０を選択用トランジスタにスタックする構造を採用している。なお、本実施の形態にかかる半導体装置１００は、上述の実施の形態にかかる強誘電体キャパシタ５０を含む。
【００４８】
図６に示すように、本実施の形態にかかる半導体装置１００は、基体１０と、絶縁層１２と、コンタクトホール１４と、コンタクト部１６と、強誘電体キャパシタ５０と、を含む。
【００４９】
基体１０は、半導体基板（たとえばシリコン基板）である。基体１０には、複数のトランジスタ（図示しない）が形成されている。トランジスタは、ソース領域又はドレイン領域となる不純物領域と、ゲート絶縁層と、ゲート電極と、を含む。各トランジスタの間には素子分離領域（図示しない）が形成され、トランジスタ間の電気的絶縁が図られている。本実施の形態に係る半導体装置は、たとえば１Ｔ１Ｃ型のスタック構造を有する。
【００５０】
絶縁層１２は、基体１０上に形成されている。絶縁層１２は、たとえば酸化シリコン層（ＳｉＯ２層）、窒化シリコン層（ＳｉＮ層）および窒化酸化シリコン層（ＳｉＯＮ層）の少なくともいずれか１層から形成され、単一層であってもよいし、複数層であってもよい。
【００５１】
コンタクトホール１４は、絶縁層１２を貫通している。コンタクトホール１４の内部には、電気的導電性を有するコンタクト部１６が形成されている。
【００５２】
コンタクト部１６は、基体１０の面に垂直方向に延出して形成され、絶縁層１２を貫通している。コンタクト部１６の一方の端部には、基体１０のトランジスタ（ソース領域およびドレイン領域のいずれか一方）が電気的に接続され、他方の端部には強誘電体キャパシタ５０が電気的に接続されている。すなわち、コンタクト部１６は、トランジスタおよび強誘電体キャパシタ５０を電気的に接続する。コンタクト部１６は、コンタクトホール１４の内面に沿って設けられたバリア層１６ａと、コンタクトホールを埋め込むプラグ１６ｂとからなる。
【００５３】
強誘電体キャパシタ５０は、上述の実施の形態で説明した構造と同様である。
【００５４】
本実施の形態にかかる半導体装置によれば、スタック構造の強誘電体メモリであっても、リーク電流の発生の抑制、および、自発分極の印加電圧飽和性の向上を図ることができ、特性の良好な半導体装置を提供することができる。
【００５５】
特に、スタック構造を採用する場合、強誘電体キャパシタ５０を形成する前に、下層にトランジスタなどが形成されているため、高温でのプロセスを適用することができないことがある。そのため、強誘電体層３０の形成方法として、ＭＯＣＶＤ法が用いられることがあるが、ＭＯＣＶＤ法で形成された強誘電体層３０は、上部電極４０をスパッタリング法により形成すると、ダメージを受けることで表面がリーキーな層となってしまう。これは、微細化が図られた半導体装置（強誘電体層３０の膜厚が小さい場合）においては、正常な強誘電体キャパシタとして動作できない状態となってしまうこともある。しかしながら、本実施の形態にかかる半導体装置によれば、そのような問題が起きることなく、信頼性が図られた半導体装置を提供できる。
【００５６】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００５７】
【図１】本実施の形態にかかる強誘電体キャパシタを模式的に示す断面図。
【図２】本実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図。
【図３】本実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図。
【図４】本実施の形態にかかる強誘電体キャパシタの製造工程を模式的に示す断面図。
【図５】変形例にかかる強誘電体キャパシタを模式的に示す断面図。
【図６】本実施の形態にかかる半導体装置を模式的に示す断面図。
【符号の説明】
【００５８】
１０…基体、  １２…絶縁層、  １４…コンタクトホール、  １６…コンタクト部、  １６ａ…バリア層、  １６ｂ…プラグ、  ２０…下部電極、  ３０…強誘電体層、  ３０…強誘電体層、  ３０…強誘電体層、  ３２、３３…導電膜、  ３３ａ…島部、  ３４…犠牲層、  ３６…導電材料膜、  ４０…上部電極、  ５０、６０…強誘電体キャパシタ、  １００…半導体装置
【図１】
0004433200.tif 000002
【図２】
0004433200.tif 000003
【図３】
0004433200.tif 000004
【図４】
0004433200.tif 000005
【図５】
0004433200.tif 000006
【図６】
0004433200.tif 000007