(57)【特許請求の範囲】
【請求項１】
制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、前記電流源に直列形態に接続される第１トランジスタ、および前記第１トランジスタにカレントミラー接続され、前記本体部にバイアス電流を供給する第２トランジスタを有するバイアス部とを備えた電圧制御発振器であって、
前記バイアス部は、前記第１および第２トランジスタの制御端子間に接続されるスイッチ回路と、前記第２トランジスタの制御端子および接地線間に接続される容量素子とを備え、
前記電流源は、電圧制御発振器の起動状態時に前記第１トランジスタに対する電流供給動作を実施し、電圧制御発振器の定常状態時に前記第１トランジスタに対する電流供給動作を停止し、
前記スイッチ回路は、電圧制御発振器の起動状態時にオンし、電圧制御発振器の定常状態時にオフすることを特徴とする電圧制御発振器。
【請求項２】
制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、前記電流源に直列形態に接続される第１トランジスタ、および前記第１トランジスタにカレントミラー接続され、前記本体部にバイアス電流を供給する第２トランジスタを有するバイアス部とを備えた電圧制御発振器であって、
前記バイアス部は、前記第１および第２トランジスタの制御端子間に接続され、抵抗素子として機能するスイッチ回路と、前記第２トランジスタの制御端子および接地線間に接続される容量素子とを備え、
前記電流源は、電圧制御発振器の起動状態時に前記第１トランジスタに対する電流供給動作を第１供給能力で実施し、電圧制御発振器の定常状態時に前記第１トランジスタに対する電流供給動作を前記第１供給能力より小さい第２供給能力で実施し、
前記スイッチ回路は、電圧制御発振器の起動状態時に第１抵抗値でオンし、電圧制御発振器の定常状態時に前記第１抵抗値より高い第２抵抗値でオンすることを特徴とする電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送受信装置等で用いられる電圧制御発振器（ＶＣＯ：Voltage-Controlled Oscillator）に関する。
【背景技術】
【０００２】
電圧制御発振器は、制御電圧により発振信号の周波数を変更可能な発振器である。例えば、無線送受信装置におけるＰＬＬ（Phase Locked Loop）回路の位相補正等に、ＬＣ共振型電圧制御発振器がよく用いられている。
図４は、ＬＣ共振型電圧制御発振器の従来例を示している。ＬＣ共振型電圧制御発振器ＶＣＯは、本体部ＭＵおよびバイアス部ＢＵを有している。本体部ＭＵは、インダクタＬ１、Ｌ２、キャパシタＣ１、Ｃ２およびｎＭＯＳトランジスタＴ１、Ｔ２を有している。インダクタＬ１の一端およびインダクタＬ２の一端は、電源線ＶＤＤに接続されている。キャパシタＣ１の一端およびキャパシタＣ２の一端は、接地線ＶＳＳに接続されている。ｎＭＯＳトランジスタＴ１のドレイン、ｎＭＯＳトランジスタＴ２のゲート、インダクタＬ１の他端、キャパシタＣ１の他端および端子Ｐ１は、相互に接続されている。ｎＭＯＳトランジスタＴ２のドレイン、ｎＭＯＳトランジスタＴ１のゲート、インダクタＬ２の他端、キャパシタＣ２の他端および端子Ｐ２は、相互に接続されている。ｎＭＯＳトランジスタＴ１のソースおよびｎＭＯＳトランジスタＴ２のソースは、ノードＮＤに接続されている。キャパシタＣ１のキャパシタ値は、端子Ｐ３を介して受ける制御電圧に応じて可変である。同様に、キャパシタＣ２のキャパシタ値は、端子Ｐ４を介して受ける制御電圧に応じて可変である。
【０００３】
バイアス部ＢＵは、電流源ＣＳおよびｎＭＯＳトランジスタＴＢ１、ＴＢ２によるカレントミラー回路を用いて構成されている。電流源ＣＳの一端は、電源線ＶＤＤに接続されている。電流源ＣＳの他端、ｎＭＯＳトランジスタＴＢ１のドレイン、ｎＭＯＳトランジスタＴＢ１のゲートおよびｎＭＯＳトランジスタＴＢ２のゲートは、相互に接続されている。ｎＭＯＳトランジスタＴＢ１のソースおよびｎＭＯＳトランジスタＴＢ２のソースは、接地線ＶＳＳに接続されている。ｎＭＯＳトランジスタＴＢ２のドレインは、本体部ＭＵのノードＮＤに接続されている。このような構成により、電流源ＣＳのトランジスタサイズに比例したバイアス電流がｎＭＯＳトランジスタＴＢ２を介して本体部ＭＵ（ノードＮＤ）に供給される。なお、このような構成のバイアス部により本体部にバイアス電流が供給される電圧制御発振器は、例えば、非特許文献１に開示されている。
【０００４】
以上のような構成の電圧制御発振器ＶＣＯでは、クロスカップリングされたｎＭＯＳトランジスタＴ１、Ｔ２は、負性抵抗を発生して安定したＬＣ発振を継続させている。また、ｎＭＯＳトランジスタＴＢ２は、本体部ＭＵにバイアス電流を供給するための電流源として機能し、電源電圧の変動に対して安定した発振特性を維持させている。これにより、互いの位相が１８０°ずれた差動信号（発振信号）が端子Ｐ１、Ｐ２から安定して出力される。また、端子Ｐ３、Ｐ４に印可する制御電圧によりキャパシタＣ１、Ｃ２のキャパシタ値を変更することで、端子Ｐ１、Ｐ２から出力される差動信号の周波数を制御できる。
【０００５】
ところで、前述のような構成の電圧制御発振器ＶＣＯでは、電源投入により起動させ、発振信号の周波数および振幅が安定した状態（定常状態）に高速に遷移させるためには、ｎＭＯＳトランジスタＴＢ１に大きな電流を流す必要がある。また、定常状態に遷移した後も、ｎＭＯＳトランジスタＴＢ２のゲートにバイアス電圧を供給するためには、ｎＭＯＳトランジスタＴＢ１に電流を流し続ける必要がある。このため、電圧制御発振器ＶＣＯの定常状態時に、ｎＭＯＳトランジスタＴＢ１で発生した雑音がｎＭＯＳトランジスタＴＢ２のゲートに伝達され、雑音を伴ったバイアス電流が本体部ＭＵに供給されることになり、電圧制御発振器ＶＣＯの位相雑音が増大してまう。
【０００６】
ＭＯＳトランジスタで発生する雑音には熱雑音とフリッカノイズとがあり、低周波領域ではフリッカ雑音が支配的となり、高周波領域では熱雑音が支配的となる（例えば、非特許文献２参照）。熱雑音およびフリッカ雑音は、ＭＯＳトランジスタのゲート幅を大きくすることにより小さくできる。従って、電圧制御発振器ＶＣＯにおいて、ｎＭＯＳトランジスタＴＢ１のゲート幅を大きくすることによりｎＭＯＳトランジスタＴＢ１で発生する雑音を小さくできるが、消費電流が大きくなるという問題点が生じる。また、電圧制御発振器ＶＣＯの定常状態時の位相雑音を考慮せずに、電流源ＣＳおよびｎＭＯＳトランジスタＴＢ１の電流を小さくすると、定常状態に遷移するまでに要する時間が増大するため、高速起動性と低消費電力性とを両立できない。
【非特許文献１】N.Itoh, K. Hirashiki, T. Terada, M. Kikuta, S. Ishizuka, T. Koto, T. Suzuki and H. Aoki, "High Sensitivity 900-MHz ISM Band Transceiver," IEICE Trans. Fundamentals, Vol.E88-A, No.2, pp.498-506, February 2005.
【非特許文献２】谷口 研二, "ＣＭＯＳアナログ回路入門," pp.96-98, ＣＱ出版, 2005.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述したように、従来の電圧制御発振器では、定常状態に高速に遷移させ、かつ定常状態時に低位相雑音でバイアス電流を供給し続けるためには、起動状態時および定常状態時のいずれにおいてもバイアス部に大きな電流を流さなければならない。このため、従来の電圧制御発振器では、高速起動性、低位相雑音性および低消費電力性のすべてを充足させることができなかった。
【０００８】
本発明は、このような従来の問題点に鑑みてなされたものであり、高速起動性、低位相雑音性および低消費電力性のすべてを充足させることが可能な電圧制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の電圧制御発振器は、制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、電流源に直列形態に接続される第１トランジスタ、および第１トランジスタにカレントミラー接続され、本体部にバイアス電流を供給する第２トランジスタを有するバイアス部とを備えた電圧制御発振器であって、バイアス部は、第１および第２トランジスタの制御端子間に接続されるスイッチ回路と、第２トランジスタの制御端子および接地線間に接続される容量素子とを備え、電流源は、電圧制御発振器の起動状態時に第１トランジスタに対する電流供給動作を実施し、電圧制御発振器の定常状態時に第１トランジスタに対する電流供給動作を停止し、スイッチ回路は、電圧制御発振器の起動状態時にオンし、電圧制御発振器の定常状態時にオフすることを特徴とする。
【００１０】
請求項２の電圧制御発振器は、制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、電流源に直列形態に接続される第１トランジスタ、および第１トランジスタにカレントミラー接続され、本体部にバイアス電流を供給する第２トランジスタを有するバイアス部とを備えた電圧制御発振器であって、バイアス部は、第１および第２トランジスタの制御端子間に接続され、抵抗素子として機能するスイッチ回路と、第２トランジスタの制御端子および接地線間に接続される容量素子とを備え、電流源は、電圧制御発振器の起動状態時に第１トランジスタに対する電流供給動作を第１供給能力で実施し、電圧制御発振器の定常状態時に第１トランジスタに対する電流供給動作を第１供給能力より小さい第２供給能力で実施し、スイッチ回路は、電圧制御発振器の起動状態時に第１抵抗値でオンし、電圧制御発振器の定常状態時に第１抵抗値より高い第２抵抗値でオンすることを特徴とする。
【発明の効果】
【００１２】
本発明の電圧制御発振器では、高速起動性、低位相雑音性および低消費電力性という３つの重要な特性のすべてを充足させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を用いて本発明の実施形態を説明する。図１は、本発明の第１実施形態を示している。図２は、図１のトランスミッションゲートの一例を示している。本発明の第１実施形態を説明するにあたって、従来例（図４）で説明した要素と同一の要素については、同一の符号を付して詳細な説明を省略する。
ＬＣ共振型電圧制御発振器ＶＣＯＡは、図４の電圧制御発振器ＶＣＯに対して、バイアス部ＢＵをバイアス部ＢＵＡに置き換えて構成されている。バイアス部ＢＵＡは、図４のバイアス部ＢＵに対して、電流源ＣＳを電流源ＣＳＡに置き換えるとともに、トランスミッションゲートＴＧＡ、キャパシタＣＢおよび制御回路ＣＴＬＡを加えて構成されている。トランスミッションゲートＴＧＡの一端は、電流源ＣＳＡの他端、ｎＭＯＳトランジスタＴＢ１のドレインおよびｎＭＯＳトランジスタＴＢ１のゲートに接続されている。トランスミッションゲートＴＧＡの他端は、キャパシタＣＢの一端およびｎＭＯＳトランジスタＴＢ２のゲートに接続されている。キャパシタＣＢの他端は、接地線ＶＳＳに接続されている。
【００１４】
電流源ＣＳＡは、制御回路ＣＴＬＡの指示に従って、ｎＭＯＳトランジスタＴＢ１対する電流供給動作を実施／停止する。トランスミッションゲートＴＧＡは、制御回路ＣＴＬＡの指示に従って、オン／オフする。例えば、トランスミッションゲートＴＧＡは、図２に示すように、制御回路ＣＴＬＡから供給される制御信号をゲートで受け、並列形態に接続されたｐＭＯＳトランジスタＳＷＰおよびｎＭＯＳトランジスタＳＷＮにより構成されている。
【００１５】
制御回路ＣＴＬＡは、電圧制御発振器ＶＣＯＡの電源投入に伴って、電流源ＣＳＡにｎＭＯＳトランジスタＴＢ１に対する電流供給動作の実施を指示するとともに、トランスミッションゲートＴＧＡにオン状態への遷移を指示する。制御回路ＣＴＬＡは、電圧制御発振器ＶＣＯＡの定常状態への遷移に伴って、電流源ＣＳＡにｎＭＯＳトランジスタＴＢ１に対する電流供給動作の停止を指示するとともに、トランスミッションゲートＴＧＡにオフ状態への遷移を指示する。
【００１６】
以上のような構成の電圧制御発振器ＶＣＯＡでは、起動状態時において、電流源ＣＳＡからｎＭＯＳトランジスタＴＢ１に大きな電流が供給されるとともに、トランスミッションゲートＴＧＡが短絡に近い低抵抗状態でオンする。このため、電圧制御発振器ＶＣＯＡは、高速に定常状態に遷移する。また、定常状態時において、電流源ＣＳＡからｎＭＯＳトランジスタＴＢ１に電流が供給されず、トランスミッションゲートＴＧＡが絶縁に近い高抵抗状態でオフし、さらに、起動状態時に蓄積されたキャパシタＣＢの電荷によりｎＭＯＳトランジスタＴＢ２のゲートにバイアス電圧が供給される。このように、定常状態時には、電流源ＣＳＡからｎＭＯＳトランジスタＴＢ１に電流が供給されることなく、ｎＭＯＳトランジスタＴＢ２にバイアス電圧が供給されるため、電圧制御発振器ＶＣＯＡの定常状態時の消費電力が低減される。従って、第１実施形態の電圧制御発振器ＶＣＯＡでは、定常状態への短時間での遷移を実現できるとともに、定常状態時に位相雑音を低く保ちながら消費電力を低減できる。すなわち、高速起動性、低位相雑音性および低消費電力性という３つの重要な特性のすべてを充足させることができる。
【００１７】
図３は、本発明の第２実施形態を示している。本発明の第２実施形態を説明するにあたって、本発明の第１実施形態（図１）および従来例（図４）で説明した要素と同一の要素については、同一の符号を付して詳細な説明を省略する。ＬＣ共振型電圧制御発振器ＶＣＯＢは、図１の電圧制御発振器ＶＣＯＡに対して、バイアス部ＢＵＡをバイアス部ＢＵＢに置き換えて構成されている。
【００１８】
バイアス部ＢＵＢは、図１のバイアス部ＢＵＡに対して、電流源ＣＳＡ、トランスミッションゲートＴＧＡおよび制御回路ＣＴＬＡを、電流源ＣＳＢ、トランスミッションゲートＴＧＢおよび制御回路ＣＴＬＢにそれぞれ置き換えて構成されている。電流源ＣＳＢは、制御回路ＣＴＬＢの指示に従って、ｎＭＯＳトランジスタＴＢ１対する電流供給動作を互いに異なる２つの供給能力のいずれかで実施する。トランスミッションゲートＴＧＢは、制御回路ＣＴＬＢの指示に従って、互いに異なる２つの抵抗値のいずれかでオンする。
【００１９】
制御回路ＣＴＬＢは、電圧制御発振器ＶＣＯＢの電源投入に伴って、電流源ＣＳＢに大きい方の供給能力でのｎＭＯＳトランジスタＴＢ１に対する電流供給動作の実施を指示するとともに、トランスミッションゲートＴＧＢに低い方の抵抗値でのオン状態への遷移を指示する。制御回路ＣＴＬＢは、電圧制御発振器ＶＣＯＢの定常状態への遷移に伴って、電流源ＣＳＢに小さい方の供給能力でのｎＭＯＳトランジスタＴＢ１に対する電流供給動作の実施を指示するとともに、トランスミッションゲートＴＧＢに高い方の抵抗値でのオン状態への遷移を指示する。
【００２０】
ここで、ｎＭＯＳトランジスタＴＢ１のゲートの電位変動量ｖ１と、ｎＭＯＳトランジスタＴＢ２のゲートの電位変動量Ｖ２との関係は、トランジスタミッションゲートＴＧＢの抵抗値ＲおよびキャパシタＣＢのキャパシタ値Ｃとを用いて、次式（１）で表される。
ｖ２＝｛１／（１＋ｊωＣＲ）｝×ｖ１  ・・・（１）
このため、トランスミッションゲートＴＧＢの抵抗値ＲおよびキャパシタＣＢのキャパシタ値Ｃが大きければ、ｎＭＯＳトランジスタＴＢ１のドレイン電流を小さくしてもｎＭＯＳトランジスタＴＢ１からｎＭＯＳトランジスタＴＢ２のゲートに伝達される電位変動すなわち雑音が小さくなる。従って、電圧制御発振器ＶＣＯＢの定常状態時におけるトランジスタミッションゲートＴＧＢの抵抗値Ｒ（高い方の抵抗値）は、ｎＭＯＳトランジスタＴＢ１からｎＭＯＳトランジスタＴＢ２のゲートに伝達される雑音を無視できるように、前述した式（１）を変形して得られる次式（２）により規定されている。
Ｒ＝（１／ｊωＣ）×｛（ｖ１／ｖ２）−１｝  ・・・（２）
以上のような構成の電圧制御発振器ＶＣＯＢでは、起動状態時において、電流源ＣＳＢからｎＭＯＳトランジスタＴＢ１に大きな電流が供給されるとともに、トランスミッションゲートＴＧＢが短絡に近い低抵抗状態でオンする。このため、電圧制御発振器ＶＣＯＢは、高速に定常状態に遷移する。また、定常状態時において、電流源ＣＳＢからｎＭＯＳトランジスタＴＢ１に、起動状態時に供給される電流に比べて小さな電流が供給されるとともに、トランスミッションゲートＴＧＢが前述した式（２）により規定される高抵抗状態でオンする。このように、定常状態時には、電流源ＣＳＢからｎＭＯＳトランジスタＴＢ１に供給される電流が小さくなるとともに、トランスミッションゲートＴＧＢとキャパシタＣＢとで構成されるフィルタ回路により雑音を抑制してｎＭＯＳトランジスタＴＢ２にバイアス電圧が供給されるため、ｎＭＯＳトランジスタＴＢ１で発生した雑音がｎＭＯＳトランジスタＴＢ２のゲートに伝達されることが防止されるとともに、電圧制御発振器ＶＣＯＢの定常状態時の消費電力が低減される。従って、第２実施形態の電圧制御発振器ＶＣＯＢでも、第１実施形態と同様に、高速起動性、低位相雑音性および低消費電力性という３つの重要な特性のすべてを充足させることができる。また、第２実施形態の電圧制御発振器ＶＣＯＢでは、定常状態時にｎＭＯＳトランジスタＴＢ１側からｎＭＯＳトランジスタＴＢ２側に微小な電流が供給されるため、例えば、キャパシタＣＢにリークが存在する場合に有効である。
【００２１】
なお、前述した第１および第２実施形態では、ｎＭＯＳトランジスタを用いて本体部およびバイアス部を構成した例について述べたが、本発明はかかる実施形態に限定されるものではない。例えば、本体部およびバイアス部の少なくともいずれかを、電源線と接地線とを置き換えるとともに、ｎＭＯＳトランジスタをｐＭＯＳトランジスタに置き換えて構成してもよい。
【００２２】
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態を示す説明図である。
【図２】図１のトランスミッションゲートの一例を示す説明図である。
【図３】本発明の第２実施形態を示す説明図である。
【図４】ＬＣ共振型電圧制御発振器の従来例を示す説明図である。
【符号の説明】
【００２４】
ＢＵＡ、ＢＵＢ  バイアス部
Ｃ１、Ｃ２、ＣＢ  キャパシタ
ＣＳＡ、ＣＳＢ  電流源
ＣＴＬＡ、ＣＴＬＢ  制御回路
Ｌ１、Ｌ２  インダクタ
ＭＵ  本体部
Ｐ１〜Ｐ４  端子
ＳＷＮ  ｎＭＯＳトランジスタ
ＳＷＰ  ｐＭＯＳトランジスタ
Ｔ１、Ｔ２、ＴＢ１、ＴＢ２  ｎＭＯＳトランジスタ
ＴＧＡ、ＴＧＢ  トランスミッションゲート
ＶＣＯＡ、ＶＣＯＢ  電圧制御発振器
ＶＤＤ  電源線
ＶＳＳ  接地線
【図１】
0004549979.tif 000002
【図２】
0004549979.tif 000003
【図３】
0004549979.tif 000004
【図４】
0004549979.tif 000005