(57)【特許請求の範囲】
【請求項１】
石英基板上に接して珪素を主成分とする非晶質半導体膜を形成し、
前記非晶質半導体膜上に開口部を有するマスク絶縁膜を形成し、
前記開口部において露出した前記非晶質半導体膜に、前記非晶質半導体膜の結晶化を助長する触媒元素を添加し、
第１の加熱処理を行うことにより前記非晶質半導体膜を結晶化して、結晶性半導体膜を形成し、
前記マスク絶縁膜を除去し、
前記結晶性半導体膜をパターニングして島状半導体層を形成し、
前記島状半導体層上にゲイト絶縁膜を形成し、
ハロゲン元素を含む雰囲気中において８００℃〜１０００℃の温度且つ０．１〜６時間の処理時間で第２の加熱処理を行うことによって、前記島状半導体層中に存在する前記触媒元素のゲッタリングを行うと同時に、前記島状半導体層を前記石英基板に固着することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記非晶質半導体膜を形成する前に、前記非晶質半導体膜の成膜室を熱分解によって生成したフッ素によってクリーニングすることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記非晶質半導体膜は、非晶質シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１又は請求項２において、
前記非晶質半導体膜は、ゲルマニウムを１〜１０％含有した非晶質シリコン膜であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基板上に形成された半導体薄膜およびそれを活性層とする半導体装置に関する。特に、半導体薄膜として珪素を主成分とする材料を利用する場合の構成に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百〜数千Å程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００４】
現状においては、活性層として非晶質シリコン膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶シリコン膜（ポリシリコン膜、多結晶シリコン膜等）を利用したＴＦＴが必要とされる。
【０００５】
例えば、ガラス基板上に結晶性珪素膜を形成する方法としては、本出願人による特開平7-130652号公報、特開平8-78329 号公報に記載された技術が公知である。これらの公報記載の技術は、非晶質シリコン膜の結晶化を助長する触媒元素を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶シリコン膜を形成することを可能とするものである。
【０００６】
特に、特開平8-78329 に記載された技術は上記技術を応用して基板面とほぼ平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。
【０００７】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、メガヘルツからギガヘルツにかけての極めて高速な動作を要求する高速ロジック回路を従来のＴＦＴで構成することは不可能なのが現状である。
【０００８】
【発明が解決しようとする課題】
本発明者らは、これまで結晶粒界を有する結晶性珪素膜（多結晶珪素膜と呼ばれる）の結晶性を向上させるために様々な思考錯誤を繰り返してきた。セミアモルファス半導体（特開昭57-160121 号公報等）やモノドメイン半導体（特開平8-139019号公報等）などが挙げられる。
【０００９】
上記公報に記載された半導体膜に共通の概念は、結晶粒界の実質的な無害化にある。即ち、結晶粒界を実質的になくし、キャリア（電子または正孔）の移動を円滑に行わせることが最大の課題であった。
【００１０】
しかしながら、上記公報に記載された半導体膜をもってしてもロジック回路が要求する高速動作を行うには不十分と言える。即ち、ロジック回路を内蔵したシステム・オン・パネルを実現するためには、従来にない全く新しい材料の開発が求められているのである。
【００１１】
本願発明は、その様な要求に答えるものであり、従来のＴＦＴでは作製不可能であった様な高速ロジック回路を構成しうる極めて高性能な半導体装置を実現するための半導体薄膜を提供することを課題とする。また、その様な半導体薄膜を利用した半導体装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
珪素を主成分とする複数の棒状または偏平棒状結晶の集合体からなる半導体薄膜であって、
面方位は概略｛１１０｝配向であり、且つ、珪素以外で膜中に存在する元素は少なくともＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）及びＳ（硫黄）以外の元素から選ばれた一種または複数種の元素であることを特徴とする。
【００１３】
また、他の発明の構成は、上記構成において珪素以外で膜中に存在する元素とは、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）、Ｇｅ（ゲルマニウム）から選ばれた一種または複数種の元素であり、且つ、当該元素の濃度は 5×1017atoms/cm3 以下（または0.001atomic%以下）であることを特徴とする。
【００１４】
なお、純粋に珪素だけからなる半導体膜では珪素の濃度が約 5×1022atoms/cm3 であるので、 5×1017atoms/cm3 の不純物元素は約0.001atomic%の濃度で存在することに相当する。従って、例えば珪素に数％のゲルマニウムを含有させた半導体薄膜などでは「atomic% 」による表示は多少変わってくるが、 5×1017atoms/cm3 という絶対的な濃度は変わるものではない。
【００１５】
また、本明細書中において各元素の濃度はＳＩＭＳ（質量二次イオン分析）による測定結果を用いている。なお、膜中に含まれる各元素の濃度は、ＳＩＭＳ測定結果から得られる最小値をもって定義している。ただし、膜界面等の様に測定誤差の大きい領域における濃度は測定結果として考慮しない。
【００１６】
以上の様に、本願発明の半導体薄膜には結晶化を阻害する元素であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）及びＳ（硫黄）が存在しない、或いは実質的に存在しない点に特徴がある。これは徹底的な不純物（汚染物）管理によってなしうる構成である。
【００１７】
詳細な説明は実施例に譲るが、本願発明の半導体薄膜は珪素を主成分とし、非晶質状態から結晶状態に変成させたものを用いる。その結晶化の際に上述の様な触媒元素を利用するのである。
【００１８】
ところが、少なくともＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）及びＳ（硫黄）のいずれか一つの元素が結晶化の際に膜中に存在すると、触媒元素を利用した結晶化機構に悪影響を与えることが本発明者らの実験で明らかになっている。
【００１９】
このＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）及びＳ（硫黄）の代表的な混入経路としては、基板上への非晶質膜の成膜時が挙げられる。従って、初期成膜時にこれら不純物元素の濃度を極力抑える（好ましくは完全に排除する）ことが、良好な結晶性を確保するためには重要となる。勿論、成膜時以外にも注意を払うことは言うまでもない。
【００２０】
本願発明の場合、非晶質膜の成膜時にＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）及びＳ（硫黄）の混入を徹底的に避けるので、必然的に最終的な半導体薄膜（例えば完成した半導体装置に組み込まれた状態）に含まれる上記不純物濃度は非常に小さな値となる。
【００２１】
本発明者らは、最終的な半導体膜中に存在するＣ（炭素）、Ｎ（窒素）及びＳ（硫黄）の濃度は少なくとも 5×1018atoms/cm3 未満（0.01atomic% 未満）、Ｏ（酸素）の濃度は少なくとも 1.5×1019atoms/cm3 未満（0.03atomic% 未満）となる様に管理することが重要と考えている。
【００２２】
また、望ましくは最終的な半導体膜中に存在するＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）及びＳ（硫黄）の濃度をＳＩＭＳ分析における検出下限以下、さらに望ましくは完全に存在しない状態とすることが優れた結晶性を得るためには必要であると考える。
【００２３】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００２４】
【実施例】
〔実施例１〕
本実施例では、本願発明である半導体薄膜およびそれを活性層とした半導体装置（具体的にはＴＦＴ）の作製工程について説明する。また、作製工程の説明の後には、本願発明のＴＦＴについて、結晶構造および電気特性の観点から得られた知見について説明する。
【００２５】
まず、絶縁表面を有する基板として石英基板８０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。
【００２６】
８０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が10〜75nm（好ましくは15〜45nm）となる様に調節する。成膜は減圧熱ＣＶ法で行い、下記条件に従って行う。
0004566295.tif 000002
【００２７】
なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質珪素膜８０２中では結晶化を阻害する不純物であるＣ（炭素）、Ｎ（窒素）、Ｓ（硫黄）の濃度はいずれも 5×1018atoms/cm3 未満、Ｏ（酸素）は 1.5×1019atoms/cm3 未満となる様に管理している。
【００２８】
なぜならば各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。
【００２９】
ここで本実施例の条件で作製した非晶質珪素膜中の不純物濃度をＳＩＭＳ（質量二次イオン分析）で調べた結果を図２３に示す。なお、試料はシリコンウェハー上に0.5 μｍの膜厚の非晶質珪素膜を成膜したものを用いた。その結果、図２３に示す様にＣ、Ｎ、Ｏいずれの元素も上記濃度範囲内に収まることが確認された。ただし、本明細書中において膜中の元素濃度は、ＳＩＭＳの測定結果における最小値で定義される。
【００３０】
Ｃ、Ｎ、Ｏいずれの元素も上記濃度範囲内に収まる様にするために、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておく。ドライクリーニングは、 200〜400 ℃程度に加熱した炉内に 100〜300sccm のＣｌＦ3 （フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【００３１】
なお、炉内温度を300 ℃とし、ＣｌＦ3 （フッ化塩素）ガスの流量を300sccm とした場合、約２μｍ厚の付着物（主に珪素を主成分する）を４時間で完全に除去することができた。
【００３２】
また、非晶質珪素膜８０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜８０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００３３】
次に、非晶質珪素膜８０２の結晶化工程を行う。結晶化の手段としては本発明者による特開平7-130652号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本願発明では実施例２に記載した技術内容（特開平8-78329 号公報に詳しい）を利用するのが好ましい。
【００３４】
特開平8-78329 号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜８０３を形成する。マスク絶縁膜８０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００３５】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層８０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）等を用いることができる。（図８（Ａ））
【００３６】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００３７】
次に、触媒元素の添加工程が終了したら、450 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜８０２の結晶化を行う。本実施例では窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００３８】
この時、非晶質珪素膜８０２の結晶化はニッケルを添加した領域８０５で発生した核から優先的に進行し、基板８０１の基板面に対してほぼ平行に成長した結晶領域８０６が形成される。本発明者らはこの結晶領域３０６を横成長領域と呼んでいる。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。（図８（Ｂ））
【００３９】
なお、上述の特開平7-130652号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００４０】
結晶化のための加熱処理が終了したら、マスク絶縁膜８０３を除去してパターニングを行い、横成長領域８０６のみでなる島状半導体層（活性層）８０７を形成する。
【００４１】
次に、珪素を含む絶縁膜でなるゲイト絶縁膜８０８を形成する。ゲイト絶縁膜８０８の膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（プラズマＣＶＤ法、スパッタ法等）を用いれば良い。
【００４２】
次に、図８（Ｃ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００４３】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００４４】
そのため本実施例ではこの加熱処理を700 ℃を超える温度で行い、好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。
【００４５】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層８０７の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００４６】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００４７】
この工程においては活性層８０７中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層８０７中のニッケルの濃度は 5×1017atoms/cm3 以下にまで低減される。
【００４８】
なお、 5×1017atoms/cm3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、 1×1018atoms/cm3 以下（好ましくは 5×1017atoms/cm3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。
【００４９】
また、上記加熱処理により活性層８０７とゲイト絶縁膜８０８の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜８０８の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００５０】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、ゲイト絶縁膜８０８の膜質の向上を図ることも有効である。
【００５１】
なお、ＳＩＭＳ分析により活性層８０７中にはゲッタリング処理に使用したハロゲン元素が 1×1015〜 1×1020atoms/cm3 の濃度で残存することも確認されている。また、その際、活性層８０７と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００５２】
また、他の元素についてもＳＩＭＳ分析を行った結果、Ｃ（炭素）、Ｎ（窒素）、Ｓ（硫黄）はいずれも 5×1018atoms/cm3 未満、Ｏ（酸素）は 1.5×1019atoms/cm3 未満であることが確認された。
【００５３】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型８０９を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。なお、これ以外にもタンタル膜、導電性を有する珪素膜等を用いることもできる。（図８（Ｄ））
【００５４】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース／ドレイン領域と低濃度不純物領域とを形成する技術が開示されている。
【００５５】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜８１０を形成する。
【００５６】
この多孔性の陽極酸化膜８１０は時間に比例して膜厚が増加する。また、上面にレジストマスクが残っているのでゲイト電極の原型８０９の側面のみに形成される。なお、特開平7-135318号公報記載の技術では、この膜厚が後に低濃度不純物領域（ＬＤＤ領域とも呼ばれる）の長さになる。本実施例では膜厚が700 nmとなる様な条件で陽極酸化処理を行う。
【００５７】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜８１１が形成される。なお、多孔性の陽極酸化膜の内部にも電解溶液が浸透するので、その内側にも形成される。
【００５８】
この無孔性の陽極酸化膜８１１は印加する電圧に応じて膜厚が決定する。本実施例では、100 nm程度の膜厚で形成される様に印加電圧を80Ｖとして陽極酸化処理を行う。
【００５９】
そして、上述の２回に渡る陽極酸化処理の後に残ったアルミニウム膜８１２が実質的にゲイト電極として機能する。
【００６０】
こうして図８（Ｅ）の状態が得られたら、次にゲイト電極８１２、多孔性の陽極酸化膜８１０をマスクとしてゲイト絶縁膜８０８をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜８１０を除去する。こうして形成されるゲイト絶縁膜８１３の端部は多孔性の陽極酸化膜８１０の膜厚分だけ露出した状態となる。（図９（Ａ））
【００６１】
次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００６２】
本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域８１４、８１５を形成する。この時、加速電圧が80keV 程度と高いので不純物元素は活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。このｎ- 領域８１４、８１５は不純物濃度が 1×1018〜 1×1019atoms/cm3 となる様に調節する。（図９（Ｂ））
【００６３】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域８１６、８１７を形成する。この時は加速電圧が10keV 程度と低いのでゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域８１６、８１７はシート抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に調節する。（図９（Ｃ））
【００６４】
以上の工程で形成された不純物領域は、ｎ+ 領域がソース領域８１６、ドレイン領域８１７となり、ｎ- 領域が低濃度不純物領域８１８となる。また、ゲイト電極直下の領域は不純物元素が添加されず、実質的に真性なチャネル形成領域８１９となる。
【００６５】
なお、低濃度不純物領域８１８はチャネル形成領域８１９とドレイン領域８１７との間にかかる高電界を緩和する効果があり、ＬＤＤ（ライトドープドレイン）領域とも呼ばれる。
【００６６】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物元素の活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００６７】
次に、層間絶縁膜８２０を500 nmの厚さに形成する。層間絶縁膜８２０としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を用いることができる。
【００６８】
なお、有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、▲１▼成膜方法が簡単である点、▲２▼容易に膜厚を厚くできる点、▲３▼比誘電率が低いので寄生容量を低減できる点、▲４▼平坦性に優れている点などが挙げられる。
【００６９】
次に、コンタクトホールを形成した後、ソース電極８２１、ドレイン電極８２２を形成する。最後に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を終端する。
【００７０】
以上の工程によって、図９（Ｄ）に示す様な構造のＴＦＴを作製することができる。以下に、こうして得られたＴＦＴの特徴について述べる。
【００７１】
〔活性層の結晶構造に関する知見〕
上記作製工程に従って形成した活性層は、微視的に見れば複数の棒状または偏平棒状結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【００７２】
ここで、棒状または偏平棒状結晶同士の結晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図１に示す。なお、本明細書中において結晶粒界とは、棒状または偏平棒状結晶が接した境界に形成される粒界を指すものと定義する。従って、例えば横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【００７３】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。
【００７４】
ＨＲ−ＴＥＭでは結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。なお、格子縞は白と黒の縞模様となって現れるが、コントラストの相違であって原子の位置を示すものではない。
【００７５】
図１（Ａ）は本願発明で得られる結晶性珪素膜の代表的なＴＥＭ写真であり、異なる二つの結晶粒が写真左上から右下にかけて見られる結晶粒界で接した状態が観察されている。この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であった。
【００７６】
なお、後述するが複数の結晶粒を調べた結果、殆ど全てが概略｛１１０｝配向であることをＸ線回折や電子線回折によって確認している。
【００７７】
なお、多数観察した中には（０１１）面や（１０１）面などもあるはずだが、それら等価な面はまとめて｛１１０｝面と表すことにする。その点について図２を用いて簡単に説明する。
【００７８】
図２（Ａ）は結晶面が｛１１０｝面である結晶粒（結晶軸は〈１１０〉となる）を模式的に表した例である。｛１１０｝である結晶面内には〈１１１〉軸や〈１００〉軸などが含まれる。
【００７９】
図２（Ａ）に示す様な表記方法は集合的な指数表記の例である。これを厳密な指数表記にすると図２（Ｂ）、（Ｃ）の様になる。例えば、結晶軸［１１０］と結晶軸［０１−１］はどちらも等価であり、〈１１０〉でまとめられる。
【００８０】
なお、書式の都合上［０１−１］と表記するが、−１の（−）は反転を表す論理記号の代わりとして用いている。
【００８１】
以上の様に、厳密な結晶方位（結晶軸）で議論すると様々な捉え方ができるので、簡略化を図るために以下の記載は全て集合的な指数表記で表す。勿論、等価な全ての結晶面では同様の物性が得られる。
【００８２】
ところで、図１（Ａ）に図示した様に、面内には｛１１１｝面、｛１００｝面に対応する格子縞が観察されている。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的に格子縞と格子縞の間隔から確認できる。
【００８３】
なお、図１（Ａ）上側の結晶粒は縦、横、斜めに複数の格子縞が確認できるのに対し、下側の結晶粒は１本の格子縞しか見えない。この理由はＴＥＭ観察時の電子線の照射方向が影響していると考えられる。即ち、上側の結晶粒は結晶面に垂直に電子線が当たっているので面内の格子縞が複数見えるが、下側の結晶粒は上側の結晶を基準とした時に僅かに傾いているため電子線が垂直に当たらず、特定の格子縞のみが見えているのである。
【００８４】
ここで｛１１１｝面に対応する格子縞に着目してみる。図１（Ａ）から明らかな様に、上側の結晶粒の｛１１１｝面に対応する格子縞（図中では２本見えるがそのうちの１本）と下側の結晶粒の｛１１１｝面に対応する格子縞とは互いに平行である。
【００８５】
そして、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっている。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できる。これは任意の結晶粒界で同様であり、全体の９０％以上（典型的には９５％以上）の格子縞が結晶粒界で連続性を保っている。
【００８６】
この様な結晶構造は本願発明の結晶性珪素膜の大きな特徴であり、本発明者らが求めた結晶粒界を実現する結晶構造である。
【００８７】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【００８８】
なお、参考までに従来の高温ポリシリコン膜のＨＲーＴＥＭ写真を図１（Ｂ）に示す。図１（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１１０｝面が主体となる配向ではなかった。ただし、ここでは図１（Ａ）と比較するために｛１１１｝面に対応する格子縞が現れる様な結晶粒を観察した。
【００８９】
図１（Ｂ）の格子縞は上側の結晶粒と下側の結晶粒ともに１本しか見えていない。この理由は前述の通りである。また、先程と同様の手法で格子縞の間隔を測定した結果、図１（Ｂ）に示す様に上側および下側の結晶粒に見える格子縞は｛１１１｝面に対応する格子縞であることが確認できた。
【００９０】
ところが、図１（Ｂ）に示す様に互いの格子縞は平行になっておらず、図１（Ａ）に示す様な結晶構造とは明らかに異なることが判った。
【００９１】
また、図中において矢印で示す様に、結晶粒界では格子縞が途切れた部分が多数確認できる。この様な部分では未結合手（結晶欠陥と呼べる）が存在することになる、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【００９２】
なお、上述の様に本願発明の結晶性珪素膜は結晶粒界においても格子が連続性を有しており、この様な結晶欠陥は殆ど確認することができなかった。この点からも本願発明の結晶性珪素膜が従来の高温ポリシコンとは明らかに異なる半導体膜であることが証明されている。
【００９３】
次に、本願発明の結晶性珪素膜を電子線回折によって調べた結果を図３に示す。ここでは、図３（Ａ）に本願発明の結晶性珪素膜の代表的な電子線回折パターンを示し、図３（Ｂ）に参考として従来の高温ポリシリコン膜の代表的な電子線回折パターンを示す。
【００９４】
なお、図３（Ａ）、（Ｂ）は電子線の照射スポットの径を1.35μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【００９５】
また、図３（Ｃ）は単結晶シリコンの｛１１０｝面に垂直に電子線を照射した場合の電子線回折パターンである。通常、この様な電子線回折パターンと観測結果とを見比べ、観察試料の配向性が何であるかを推測する。
【００９６】
図３（Ａ）の場合、図３（Ｃ）に示す様な〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【００９７】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【００９８】
また、多数観測するうちには回折斑点が部分的に見えない場合があった（図３（Ａ）でも一部分の回折斑点が見えない）。おそらくは概略｛１１０｝配向であるものの、わずかに結晶軸がずれているために回折パターンが見えなくなっているものと思われる。
【００９９】
本発明者らは、結晶面内に殆ど必ず｛１１１｝面が含まれるという事実を踏まえ、おそらく〈１１１〉軸まわりの回転角のずれがその様な現象の原因であろうと推測している。
【０１００】
一方、図３（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【０１０１】
これらの結果が示す様に、本願発明の結晶性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面に配向しており、かつ、結晶粒界において格子に連続性を有することにある。この特徴は、従来のポリシリコン膜にはないものである。
【０１０２】
また、殆ど全ての結晶粒が概略｛１１０｝面に配向する理由は、本発明者らによる特開平7-321339号公報に記載された内容から以下の様に推測される。
【０１０３】
非晶質珪素膜が結晶化する際、基板と概略平行に成長する棒状または偏平棒状結晶（針状または柱状結晶と呼ぶ場合もある）の成長方向は〈１１１〉軸であることがＴＥＭ写真により確認されている。この様子を模式的に図２０に示す。
【０１０４】
Ｎｉを触媒元素として非晶質珪素膜を結晶化する場合、ＮｉＳｉ2 析出体を媒介として〈１１１〉軸方向に沿って結晶成長する。これはＮｉＳｉ2 とＳｉの結晶面において｛１１１｝面同士が構造的に整合性が良いためと考えられる。
【０１０５】
なお、成長した棒状または偏平棒状結晶の内部は実質的に単結晶と見なせるため、図２０ではｃ−Ｓｉ（クリスタルシリコン）と記載した。
【０１０６】
この時、〈１１１〉軸方向に沿って成長した棒状または偏平棒状結晶の側面（成長方向に対して平行な面）には様々な面が形成されうるが、最も現れやすい面が｛１１０｝面なのである。これは、側面に形成されうるいくつかの面のうち、｛１１０｝面が最も原子密度が高いためと考えられる。
【０１０７】
こうした理由から、本願発明の様に｛１１１｝面を先頭に成長した結晶粒（〈１１１〉軸方向に沿って成長した結晶粒）では、｛１１０｝面が表面（観察面を意味する）に現れることになる。
【０１０８】
なお、本発明者らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、本願発明の結晶性珪素膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。
【０１０９】
【数１】
0004566295.tif 000003
【０１１０】
ここで本願発明の半導体薄膜の配向性をＸ線回折で測定した結果の一例を図２４に示す。なお、Ｘ線回折パターンには（２２０）面に相当するピークが現れているが、｛１１０｝面と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【０１１１】
以上に示してきた通り、本願発明の結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【０１１２】
なお、本発明の半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程（本実施例の場合、図８（Ｃ）に示す工程）は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【０１１３】
図２１（Ａ）は図８（Ｂ）に示した結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【０１１４】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２１（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【０１１５】
一方、図２１（Ｂ）に示す様に、同倍率で見た本発明の結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【０１１６】
即ち、図２１（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【０１１７】
この様に、図２１（Ａ）と（Ｂ）の写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶シリコン膜が図２１（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【０１１８】
以上の事から、本発明にとって図８（Ｃ）に示した工程は必要不可欠な工程であることが判る。本出願人は、この工程によって起こる現象について次の様なモデルを考えている。
【０１１９】
まず、図２１（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【０１２０】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されると、Si-Ni 結合は切れる。そのため、シリコンの余った結合手はすぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【０１２１】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、本発明ではニッケルとの結合が切れて未結合手が多く発生するためシリコンの再結合がさらにスムーズに行われると推測できる。
【０１２２】
また、同時に結晶シリコン膜が熱酸化される際に発生する余剰シリコン原子が欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念は高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【０１２３】
また、本出願人は結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルを考えている。
【０１２４】
結晶シリコン膜と下地となる石英基板とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質シリコン膜から結晶シリコン膜に変成した段階（図２１（Ａ））では、結晶シリコン膜が冷却される時に非常に大きな応力が結晶シリコン膜にかかる。
【０１２５】
この事について、図２２を用いて説明する。図２２（Ａ）は結晶化工程後の結晶シリコン膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化された結晶シリコン膜は冷却期間（ａ）を経て室温まで冷やされる。
【０１２６】
ここで図２２（Ｂ）に示すのは冷却期間（ａ）にある時の結晶シリコン膜であり、１０５０は石英基板、１０５１は結晶シリコン膜である。この時、結晶シリコン膜１０５１と石英基板１０５０との界面１０５２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【０１２７】
即ち、熱膨張係数の差によって引っ張られた結晶シリコン膜１０５１は石英基板１０５０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥１０５３を容易に生じてしまうと考えられる。
【０１２８】
こうして得られた結晶シリコン膜が図２１（Ａ）に示した様な状態となるのである。そしてその後、図２２（Ａ）に示す様に温度（ｔ2 ）で触媒元素のゲッタリング工程が施され、その結果、結晶シリコン膜中の欠陥が前述の理由によって消滅する。
【０１２９】
ここで重要なことは触媒元素のゲッタリング工程が行われると同時に結晶シリコン膜石英基板に固着され、石英基板との密着性が高まる点である。即ち、このゲッタリング工程は結晶シリコン膜と石英基板（下地）との固着工程を兼ねていると考えられる。
【０１３０】
こうしてゲッタリング＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで結晶化工程の後の冷却期間（ａ）と異なる点は、石英基板１０５０とアニール後の結晶シリコン膜１０５４との界面１０５５が非常に密着性の高い状態となっている点である。（図２２（Ｃ））
【０１３１】
この様に密着性が高いと石英基板１０５０に対して結晶シリコン膜１０５４が完全に固着されるので、結晶シリコン膜の冷却段階において結晶シリコン膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【０１３２】
なお、図２２（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げてゲッタリング＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶シリコン膜を得ることは可能である。
【０１３３】
こうして得られた本発明の結晶シリコン膜（図２１（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図２１（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０１３４】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本発明の結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１３５】
以上の様な結晶構造および特徴を有する本発明の結晶シリコン膜は、連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼ばれる。
【０１３６】
〔ＴＦＴの電気特性に関する知見〕
上述の様な結晶性珪素膜を活性層として作製したＴＦＴは図４に示す様な電気特性を示す。図４に示すのは横軸にゲイト電圧（Ｖｇ）、縦軸にドレイン電圧（Ｉｄ）の対数をとってプロットしたＮチャネル型ＴＦＴのId-Vg 曲線（Id-Vg 特性）である。なお、電気特性の測定は市販の装置（ヒューレットパッカード社製：型番４１４５Ｂ）を用いて行った。
【０１３７】
図４において、４０１は上記工程で得られた活性層を利用したＴＦＴの電気特性であり、４０２は従来のＴＦＴの電気特性を示している。ここでは従来のＴＦＴとして実施例１においてゲイト絶縁膜形成後の熱処理（ゲッタリングプロセス）を行わなかったＴＦＴを挙げている。
【０１３８】
両方のトランジスタ特性を比較すると、まず同じゲイト電圧でも４０１で示される特性の方が 2〜4 桁近く大きいオン電流が流れることが確認できる。なお、オン電流とはＴＦＴがオン状態（図４においてゲイト電圧が約０〜５Ｖの範囲）にある時に流れるドレイン電流のことを指す。
【０１３９】
また、４０１で示される特性の方が優れたサブスレッショルド特性を有していることも確認できる。サブスレッショルド特性とはＴＦＴのスイッチング動作の急峻性を示すパラメータであり、ＴＦＴがオン又はオフ状態にスイッチングする際のId-Vg 曲線の立ち上がりが急峻である程、サブスレッショルド特性は良いと言える。
【０１４０】
なお、本発明で得られるＴＦＴの代表的な電気特性は次に示す様なものであった。
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）を示すパラメータであるサブスレッショルド係数が、Ｎ型ＴＦＴおよびＰ型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。なお、このデータ値は単結晶シリコンを用いた絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）の場合とほぼ同等である。
（２）ＴＦＴの動作速度の速さを示すパラメータである電界効果移動度（μFE）が、Ｎ型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐ型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の目安となるパラメータであるしきい値電圧（Ｖth）が、Ｎ型ＴＦＴで-0.5〜1.5 Ｖ、Ｐ型ＴＦＴで-1.5〜0.5 Ｖと小さい。この事は小さい電源電圧で駆動して消費電力を小さくできることを意味している。
【０１４１】
以上の様に、本発明で得られるＴＦＴは極めて優れたスイッチング特性および高速動作特性を有している。
【０１４２】
（本発明のＴＦＴで構成した回路の特性）
次に、本発明者らが本発明で得られるＴＦＴを用いて作製したリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲイト長： 0.6μｍ
【０１４３】
上記リングオシレータの電源電圧５Ｖの時の発振周波数をスペクトラムアナライザーで測定した結果を図５に示す。図５において、横軸は電源電圧（ＶDD）、縦軸は発振周波数（ｆosc ）である。図５が示す様に、ゲイト絶縁膜が30nmのＴＦＴを用いた場合において１ＧＨｚ以上の発振周波数を実現している。
【０１４４】
図６に示すのは1.04ＧＨｚの発振周波数を得た際のスペクトラムアナライザーの出力スペクトルの様子である。横軸は 1〜1.1 ＧＨｚまでの周波数であり、縦軸はログスケールでとった電圧（出力振幅）である。図６に明らかな様に、約 1.04 ＧＨｚのところで出力スペクトルのピークが現れている。なお、出力スペクトルがテールを引いているのは装置の分解能によるものであり、実験結果に影響するものではない。
【０１４５】
また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数100 ＭＨｚの出力パルスが得られた。
【０１４６】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本発明のＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
【０１４７】
それを裏付ける証拠として次の様なデータがある。図７に示すデータは横軸に電源電圧（ＶDD）、縦軸にＦ／Ｏ＝１（ファンアウト比が１）のインバータの１段当たりの遅延時間（τpd）をとったグラフである（ロジックＬＳＩ技術の革新，前口賢二他，ｐ１０８，株式会社サイエンスフォーラム，1995）。
【０１４８】
なお、図中の様々な曲線（点線で示されるもの）は、単結晶シリコンを利用したＩＧＦＥＴを様々なデザインルールで作製した時のデータであり、いわゆるスケーリング則を示している。
【０１４９】
この図に上述のリングオシレータを用いて得たインバータの遅延時間と電源電圧との関係を当てはめると、図７において実線で示される曲線となる。注目すべきはチャネル長が 0.5μｍ、ゲイト絶縁膜の膜厚（ｔOX）が１１nmのＩＧＦＥＴで作製したインバータよりも、チャネル長が 0.6μｍ、ゲイト絶縁膜の膜厚が３０nmのＴＦＴで作製したインバータの方が優れた性能を有している点である。
【０１５０】
この事は本発明者で得られるＴＦＴがＩＧＦＥＴよりも優れた性能を有していることを如実に示している。例えば、上記ＴＦＴを構成するゲイト絶縁膜の膜厚をＩＧＦＥＴの３倍以上としても、性能的に同等もしくはそれ以上のものが得られるのである。即ち、本発明のＴＦＴは同等の特性を動作性能を有するＩＧＦＥＴよりも優れた絶縁耐圧を有していると言える。
【０１５１】
また同時に、本発明のＴＦＴがスケーリング則に従って微細化されればさらに高い性能を実現することが可能である。例えば、リングオシレータを0.2 μｍルールで作製すればスケーリング則によると９ＧＨｚの動作周波数を実現しうると予想される（動作周波数ｆがチャネル長Ｌの二乗に反比例するため）。
【０１５２】
以上の様に、本発明のＴＦＴは極めて優れた特性を有し、そのＴＦＴを用いて形成した半導体回路は１０ＧＨｚ以上の高速動作を実現しうる全く新しいＴＦＴであることが確認された。
【０１５３】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性及び回路特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０１５４】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１５５】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１５６】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１５７】
本出願人が本願発明の半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０１５８】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０１５９】
従って、図１（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０１６０】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１６１】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本願発明の半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０１６２】
ここで、本願発明の半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２５（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０１６３】
図２５（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０１６４】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２５（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図２５（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０１６５】
また、本出願人は図１に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【０１６６】
〔実施例２〕
実施例１では半導体膜として珪素膜を用いる例を示したが、ＳｉX Ｇｅ1-X （０＜Ｘ＜１、好ましくは0.9 ≦Ｘ≦0.99）で示される様にゲルマニウムを１〜１０％含有した珪素膜を用いることも有効である。
【０１６７】
この様な化合物半導体膜を用いた場合、Ｎ型ＴＦＴおよびＰ型ＴＦＴを作製した際にしきい値電圧を小さくできる。また、電界効果移動度（モビリティと呼ばれる）を大きくできる。
【０１６８】
〔実施例３〕
実施例１では活性層に対して意図的に不純物を添加しないのでチャネル形成領域が真性または実質的に真性となる。なお、実質的に真性であるとは、▲１▼珪素膜の活性化エネルギーがほぼ1/2 である（フェルミレベルが禁制体のほぼ中央に位置する）こと、▲２▼スピン密度よりも不純物濃度が低いこと、▲３▼意図的に不純物を添加していないこと、のいずれかを満たすことである。
【０１６９】
しかし、本願発明のＴＦＴは公知のチャネルドープ技術を利用することも可能である。チャネルドープ技術とは、しきい値制御のために少なくともチャネル形成領域に対して不純物を添加する技術である。
【０１７０】
本願発明はもともとしきい値が非常に小さいので不純物を添加する濃度は非常に微量なもので良い。添加濃度が微量ですむということは、キャリアの移動度を落とさずにしきい値制御が可能となるため非常に好ましい。
【０１７１】
〔実施例４〕
本実施例では、実施例１に示したハロゲン元素によるゲッタリング効果に加えてリン元素によるゲッタリング効果を得るための構成について説明する。説明には図１０を用いる。
【０１７２】
まず、実施例１の工程に従ってハロゲン元素によるゲッタリングプロセスまで行い、図８（Ｃ）の状態を得る。次に、タンタルまたはタンタルを主成分とする材料でなるゲイト電極１１を形成する。
【０１７３】
次に、ゲイト電極１１の表面を陽極酸化することによって陽極酸化膜１２を形成する。陽極酸化膜１２は保護膜として機能する。（図１０（Ａ））
【０１７４】
次に、ゲイト電極１１をマスクとしてゲイト絶縁膜８０８をドライエッチング法によりエッチングする。そして、その状態でリンまたは砒素イオン注入法により添加して不純物領域１３、１４を形成する。（図１０（Ｂ））
【０１７５】
次に、窒化珪素膜を厚く形成した後、ドライエッチング法によるエッチバックを行い、サイドウォール１５を形成する。そして、サイドウォール１５を形成した後、再びリンまたは砒素イオンを添加してソース領域１６、ドレイン領域１７を形成する。（図１０（Ｃ））
【０１７６】
なお、サイドウォール１５の下は２度目のリン元素が添加されず、ソース領域およびドレイン領域よりも低濃度にリン元素を含む一対の低濃度不純物領域１８となる。また、ゲイト電極１１の下は真性または実質的に真性、或いはしきい値制御のために微量の不純物が添加されたチャネル形成領域１９となる。
【０１７７】
こうして図１０（Ｃ）の状態が得られたら、４５０〜６５０℃（代表的には６００℃）で８〜２４時間（代表的には１２時間）の加熱処理を行う。
【０１７８】
この加熱処理はリン元素による触媒元素（ここではニッケル）のゲッタリングを目的とした工程であるが、同時に不純物の活性化、活性層が受けたイオン注入時の損傷の回復が行われる。
【０１７９】
この工程では、加熱処理を行うことでチャネル形成領域１９に残存するニッケルがソース／ドレイン領域１６、１７に移動し、そこでゲッタリングされて不活性化する。即ち、チャネル形成領域１９内部に残存するニッケルを除去することが可能である。
【０１８０】
なお、ソース／ドレイン領域１６、１７は導電性を有していれば電極としての機能を果たすのでニッケルの有無が電気特性に影響を与える恐れがない。そのため、ゲッタリングサイトとして機能させうるのである。
【０１８１】
以上の様にして図１０（Ｄ）の状態が得られたら、実施例１と同様に層間絶縁膜２０、ソース電極２１、ドレイン電極２２を形成して図１０（Ｅ）に示す薄膜トランジスタが完成する。
【０１８２】
なお、本実施例ではゲイト電極としてタンタルを用いているが、導電性を有する結晶性珪素膜を用いても良い。また、低濃度不純物領域の形成方法は本実施例の手段に限定されるものではない。
【０１８３】
本実施例で最も重要な構成は、チャネル形成領域に残存する触媒元素をソース領域およびドレイン領域に移動させてゲッタリングすることにある。これは、リンまたは砒素による金属元素のゲッタリング効果に着目した発明である。
【０１８４】
なお、本実施例ではＮ型ＴＦＴの例を示したが、Ｐ型ＴＦＴの場合、ボロン元素だけではゲッタリング効果が得られないので、リン元素とボロン元素の両方をソース／ドレイン領域に添加することが必要である。
【０１８５】
〔実施例５〕
本実施例では、実施例１と異なる構造の薄膜トランジスタに本願発明を適用した場合の例について説明する。説明には図１１を用いる。
【０１８６】
まず、石英基板３１上にゲイト電極３２を形成する。ゲイト電極３２は後の熱酸化工程に耐えられる様にタンタル、シリコン等の耐熱性の高い電極を利用することが必要である。
【０１８７】
次に、ゲイト電極３２を覆う様にしてゲイト絶縁膜３３を形成する。その上には、後に活性層となる非晶質珪素膜を50nmの厚さに形成する。そして、実施例１と同様に開口部を有するマスク絶縁膜３５を形成した後、ニッケル含有層３６を形成する。（図１１（Ａ））
【０１８８】
こうして図１１（Ａ）の状態が得られたら、結晶化のための加熱処理を行い、横成長領域でなる結晶性珪素膜３７を得る。（図１１（Ｂ））
【０１８９】
次に、マスク絶縁膜３５を除去してハロゲン元素を含む雰囲気中で加熱処理を行う。条件は実施例１に従えば良い。この工程によって結晶性珪素膜３７中からニッケルがゲッタリングされ、気相中へと除去される。（図１１（Ｃ））
【０１９０】
こうしてゲッタリングプロセスが完了したら、パターニングにより横成長領域のみでなる活性層３８を形成し、その上に窒化珪素膜でなるチャネルストッパー３９を形成する。（図１１（Ｄ））
【０１９１】
図１１（Ｄ）の状態が得られたら、Ｎ型を呈する結晶性珪素膜を形成してパターニングを施し、ソース領域４０、ドレイン領域４１を形成する。さらに、ソース電極４２、ドレイン電極４３を形成する。
【０１９２】
最後に、素子全体に対して水素雰囲気中で加熱処理を行い、図１１（Ｅ）に示す様な構造の逆スタガ型ＴＦＴが完成する。なお、本実施例に示した構造は逆スタガ型ＴＦＴの一例であり、本実施例の構造に限定されるものではない。また、他のボトムゲイト型ＴＦＴに適用することも可能である。
【０１９３】
〔実施例６〕
本実施例では絶縁表面を有する基板上に本発明によるＴＦＴを形成し、画素マトリクス回路と周辺回路とをモノリシックに構成する例を図１２〜１４に示す。
なお、本実施例ではドライバー回路やロジック回路等の周辺回路の例として、基本回路であるＣＭＯＳ回路を示す。
【０１９４】
まず、石英基板５１上に75nm厚の非晶質珪素膜５２、マスク絶縁膜５３を形成し、スピンコート法によりニッケル含有層５４を形成する。これらの工程は実施例１に示した通りである。（図１２（Ａ））
【０１９５】
次に、450 ℃１時間程度の水素出しの後、窒素雰囲気中において590 ℃ 8時間の加熱処理を行い、結晶性領域５５〜５８を得る。なお、５５、５６はニッケル添加領域であり、５７、５８は横成長領域である。（図１２（Ｂ））
【０１９６】
結晶化のための加熱処理が終了したら、マスク絶縁膜５３を除去してパターニングを行い、横成長領域５７、５８のみでなる島状半導体層（活性層）５９〜６１を形成する。（図１２（Ｃ））
【０１９７】
ここで５９はＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、６０はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、６１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【０１９８】
活性層５９〜６１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜６２を成膜する。そして、次に触媒元素のゲッタリングプロセスを行う。この工程の条件は実施例１に従えば良い。（図１２（Ｄ））
【０１９９】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型６３〜６５を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。（図１３（Ａ））
【０２００】
次に、実施例１と同様に特開平7-135318号公報記載の技術により多孔性の陽極酸化膜６６〜６８、無孔性の陽極酸化膜６９〜７１、ゲイト電極７２〜７４を形成する。（図１３（Ｂ））
【０２０１】
こうして図１３（Ｂ）の状態が得られたら、次にゲイト電極７２〜７４、多孔性の陽極酸化膜６６〜６８をマスクとしてゲイト絶縁膜６２をエッチングする。
そして、多孔性の陽極酸化膜６６〜６８を除去して図１３（Ｃ）の状態を得る。
なお、図１３（Ｃ）において７５〜７７で示されるのは加工後のゲイト絶縁膜である。
【０２０２】
次に、実施例１と同様の手順に従ってＮ型を付与する不純物イオンを２回に分けて添加する。まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成し、次に２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。
【０２０３】
以上の工程を経て、ＣＭＯＳ回路を構成するＮ型ＴＦＴのソース領域７８、ドレイン領域７９、低濃度不純物領域８０、チャネル形成領域８１が形成される。
また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域８２、ドレイン領域８３、低濃度不純物領域８４、チャネル形成領域８５が画定する。（図１３（Ｄ））
【０２０４】
なお、図１３（Ｄ）に示す状態ではＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０２０５】
次に、Ｎ型ＴＦＴを覆ってレジストマスク８６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０２０６】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０２０７】
こうしてＣＭＯＳ回路を構成するＰ型ＴＦＴのソース領域８７、ドレイン領域８８、低濃度不純物領域８９、チャネル形成領域９０が形成される。（図１４（Ａ））
【０２０８】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０２０９】
次に、層間絶縁膜９１として酸化珪素膜と窒化珪素膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極９２〜９４、ドレイン電極９５、９６を形成して図１４（Ｂ）に示す状態を得る。
【０２１０】
なお、本実施例では画素ＴＦＴのドレイン電極９６を補助容量の下部電極として利用するので、それに対応する様な形状に加工しておく。
【０２１１】
次に、10〜50nmの厚さの窒化珪素膜９７を形成し、その上に補助容量を形成するための容量電極９８を 100nmの厚さに形成する。本実施例では容量電極９８としてチタン膜を用い、ドレイン電極９６との間で補助容量を形成する。
【０２１２】
前述の窒化珪素膜９７は比誘電率が高いので誘電体として好適である。また、容量電極９８としてはチタン膜以外にもアルミニウム膜やクロム膜等を用いても構わない。
【０２１３】
なお、本実施例は反射型液晶表示装置のアクティブマトリクス基板（ＴＦＴ側基板）を作製する例であるので、透過型と違って後に形成される画素電極の下を自由に利用できる（開口率を気にする必要がない）。それ故に上述の様な補助容量の形成が可能となる。
【０２１４】
次に、有機性樹脂膜でなる第２の層間絶縁膜９９を 0.5〜3 μｍの厚さに形成する。そして、層間絶縁膜９９上に導電膜を形成してパターニングにより画素電極１００を形成する。本実施例は反射型の例であるため画素電極１００を構成する導電膜としてアルミニウムを主成分とする材料を用い、画素電極１００に反射膜としての機能を持たせる。
【０２１５】
次に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０２１６】
〔実施例７〕
本実施例では、実施例６とは異なるＴＦＴ構造を採用した場合の例について説明する。まず、図１５（Ａ）は低濃度不純物領域を形成するにあたってサイドウォールを利用する例である。
【０２１７】
この場合、図１３（Ａ）に示す状態で無孔性の陽極酸化膜を形成し、ゲイト電極とその陽極酸化膜をマスクとしてゲイト絶縁膜をエッチングする。その状態でｎ- 領域およびｐ- 領域を形成するための不純物添加を行う。
【０２１８】
次に、サイドウォール１００１〜１００３をエッチバック法で形成した後、ｎ+ 領域およびｐ+ 領域を形成するための不純物添加を行う。この様な工程でサイドウォール１００１〜１００３の下には低濃度不純物領域（ｎ- 領域およびｐ- 領域）が形成される。
【０２１９】
また、図１５（Ａ）では公知のサリサイド技術を利用して金属シリサイド１００４〜１００６を形成している。シリサイド化するための金属としてはチタン、タンタル、タングステン、モリブデン等を用いることができる。
【０２２０】
また、図１５（Ｂ）に示す構成は、ゲイト電極１００７〜１００９が一導電性を付与した結晶性珪素膜で形成されている点に特徴がある。通常、Ｎ型導電性を持たせるが、Ｎ型ＴＦＴとＰ型ＴＦＴとで導電性を異ならせるデュアルゲイト型ＴＦＴとすることも可能である。
【０２２１】
さらに、図１５（Ｂ）に示す構造でもサリサイド構造を適用しているが、この場合、ゲイト電極１００７〜１００９の上面にも金属シリサイド１０１０〜１０１２が形成される。
【０２２２】
本実施例に示した構造は、動作速度の速いＴＦＴに適した構造となる様に設計されている。特に、サリサイド構造は数ＧＨｚレベルの動作周波数を実現する上で非常に有効な技術である。
【０２２３】
〔実施例８〕
本実施例では、実施例６とは異なる構成で補助容量を形成する場合の例について説明する。
【０２２４】
まず、図１６（Ａ）は活性層のドレイン領域１０２０を大きめに形成しておき、その一部を補助容量の下部電極として活用する。この場合、ドレイン領域１０２０の上にはゲイト絶縁膜１０２１があり、その上に容量電極１０２２が形成される。この容量電極１０２２はゲイト電極と同一材料で形成される。
【０２２５】
この時、ドレイン領域１０２０のうち補助容量を形成する部分は、予め不純物を添加して導電性を持たせておいても良いし、容量電極１０２２に定電圧をかけて形成される反転層を利用しても良い。
【０２２６】
図１６（Ａ）は反射型液晶表示装置の例であるため、画素電極の裏側を最大限に活用して補助容量を形成できる。そのため、非常に大きな容量を確保することができる。勿論、透過型液晶表示装置にも適用できるが、その場合、補助容量の占有面積を大きくしてしまうと開口率が落ちるので注意が必要である。
【０２２７】
次に、図１７（Ｂ）は透過型液晶表示装置の例である。図１７（Ｂ）の構成ではドレイン電極１０２３を補助容量の下部電極とし、その上に窒化珪素膜１０２４、ブラックマスク１０２５を形成し、ドレイン電極１０２３とブラックマスク１０２５との間で補助容量を形成する。
【０２２８】
この様に、図１６（Ｂ）の構成ではブラックマスク１０２５が補助容量の上部電極を兼ねる点が特徴である。
【０２２９】
また、１０２６は画素電極であり、透過型であるので透明導電膜（例えばＩＴＯ膜）を用いる。
【０２３０】
図１６（Ｂ）に示す様な構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率を広くすることが可能である。また、誘電率の高い窒化珪素膜を25nm程度の薄さで利用できるので、少ない面積で非常に大きな容量を確保することが可能である。
【０２３１】
〔実施例９〕
本実施例では、画素マトリクス回路を構成する画素ＴＦＴの構造について説明する。本実施例の画素ＴＦＴの断面構造を図２６（Ａ）に示す。図２６（Ａ）において、３００１は活性層、３００２はソース線、３００３はゲイト線、３００４はドレイン電極、３００５はブラックマスク、３００６はドレイン電極３００４と画素電極３００７とを接続するためのコンタクトホールである。
【０２３２】
本実施例の特徴は、画素ＴＦＴの上方においてドレイン電極３００４とブラックマスク３００５との間で補助容量を形成する点にある。
【０２３３】
また、図２６（Ａ）をＡ−Ａ’で示される破線で切断した時の断面図を図２６（Ｂ）に示す。なお、図２６（Ａ）と図２６（Ｂ）には共通の符号を用いる。
【０２３４】
この様に、ゲイト線３００３と重なる様な配置でドレイン電極３００５が形成され、誘電体３００８を挟んで対向するブラックマスク３００５との間に補助容量が形成されている。なお、本実施例ではドレイン電極３００５としてチタン膜をアルミニウム膜で挟んだ三層構造を採用している。
【０２３５】
本実施例の場合、ドレイン電極３００５を形成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構造でなる層間絶縁膜を形成し、その上にブラックマスク３００５を形成する。
【０２３６】
この時、ブラックマスク３００５の形成前に、後に補助容量となる領域のアクリル膜のみを除去して開口部を形成しておく。すると、開口部の底には酸化珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層が補助容量の誘電体３００８として機能するのである。
【０２３７】
〔実施例１０〕
本実施例では本願発明を利用して液晶パネルを構成する場合の例を示す。図１７に示すのはアクティブマトリクス型液晶パネルの断面を簡略化した図であり、ドライバー回路やロジック回路を構成する領域にはＣＭＯＳ回路を、画素マトリクス回路を構成する領域には画素ＴＦＴを示している。
【０２３８】
なお、実施例６〜９でＣＭＯＳ回路と画素マトリクス回路の構造（ＴＦＴ構造）に関する説明を既に行ったので、本実施例では必要な箇所のみを説明することにする。
【０２３９】
まず、実施例６に示した作製工程に従って図１４（Ｃ）の状態を得る。なお、画素ＴＦＴをマルチゲイト構造とするなどの変更は実施者の自由である。
【０２４０】
そして、アクティブマトリクス基板の準備として配向膜１０３０を形成する。
次に、対向基板を用意する。対向基板は、ガラス基板１０３１、透明導電膜１０３２、配向膜１０３３とで構成される。なお、対向基板側には必要に応じてブラックマスクやカラーフィルターが形成されるがここでは省略する。
【０２４１】
こうして用意したアクティブマトリクス基板と対向基板とを公知のセル組み工程によって貼り合わせる。そして、両基板の間に液晶材料１０３４を封入して図１７に示す様な液晶パネルが完成する。
【０２４２】
液晶材料１０３４は液晶の動作モード（ＥＣＢモード、ゲストホストモード等）によって自由に選定することができる。
【０２４３】
また、図１４（Ｃ）に示した様なアクティブマトリクス基板の外観を図１８に簡略化して示す。図１８において、１０４０は石英基板、１０４１は画素マトリクス回路、１０４２はソースドライバー回路、１０４３はゲイトドライバー回路、１０４４はロジック回路である。
【０２４４】
ロジック回路１０４４は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバー回路と呼ばれている回路と区別するため、それ以外の信号処理回路（メモリ、Ｄ／Ａコンバータ、パルスジェネレータ等）を指す。
【０２４５】
また、こうして形成された液晶パネルには外部端子としてＦＰＣ（Flexible Print Circuit）端子が取り付けられる。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０２４６】
本出願人は実際に対角 2.6インチ、1280×1024画素で、画素サイズは45μｍ×32μｍの液晶モジュールを作製している。開口率は63％、コントラスト比は 300:1を実現している。
【０２４７】
〔実施例１１〕
本願発明は実施例１０に示した液晶表示装置以外にも、アクティブマトリクス型のＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミクス）表示装置等の他の電気光学装置を作製することも可能である。
【０２４８】
〔実施例１２〕
本実施例では、本発明を利用した電気光学装置を利用する電子デバイス（応用製品）の一例を図１９に示す。本発明を利用した応用製品としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０２４９】
図１９（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明は表示装置２００４に適用することができる。
【０２５０】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２に適用することができる。
【０２５１】
図１９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５に適用できる。
【０２５２】
図１９（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０２５３】
図１９（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０２５４】
図１９（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０２５５】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。また、本発明のＴＦＴはＩＣ、ＬＳＩといった半導体回路を構成することもできるので、その様な半導体回路を必要とする製品であれば用途を問わない。
【０２５６】
【発明の効果】
本明細書で開示する発明によれば、実質的に単結晶半導体に匹敵する結晶性を有する半導体薄膜を実現することができる。そして、その様な半導体薄膜を利用することで単結晶上に作製したＩＧＦＥＴ（ＭＯＳＦＥＴ）に匹敵する、或いは凌駕する高い性能を有したＴＦＴを実現することができる。
【０２５７】
以上の様なＴＦＴを用いて構成される半導体回路や電気光学装置およびそれらを具備した電子デバイスは、極めて高い性能を有し、機能性、携帯性、信頼性の面で非常に優れたものとなる。
【図面の簡単な説明】
【図１】      半導体薄膜の結晶粒界を拡大したＨＲーＴＥＭ写真。
【図２】      結晶の方位関係を模式的に表した図。
【図３】      電子線回折パターンを表す写真および模式図。
【図４】      薄膜トランジスタの電気特性を示す図。
【図５】      リングオシレータの周波数特性を示す図。
【図６】      リングオシレータの出力スペクトルを示す写真。
【図７】      スケーリング則を示す図。
【図８】      薄膜トランジスタの作製工程を示す図。
【図９】      薄膜トランジスタの作製工程を示す図。
【図１０】    薄膜トランジスタの作製工程を示す図。
【図１１】    薄膜トランジスタの作製工程を示す図。
【図１２】    アクティブマトリクス基板の作製工程を示す図。
【図１３】    アクティブマトリクス基板の作製工程を示す図。
【図１４】    アクティブマトリクス基板の作製工程を示す図。
【図１５】    アクティブマトリクス基板の構造を示す図。
【図１６】    アクティブマトリクス基板の構造を示す図。
【図１７】    液晶表示装置の断面を示す図。
【図１８】    アクティブマトリクス基板を上面から見た図。
【図１９】    電子デバイス（応用製品）の一例を示す図。
【図２０】    結晶成長の様子を模式的に表した図。
【図２１】    結晶シリコン膜の結晶粒を示すＴＥＭ写真。
【図２２】    欠陥の生成および消滅に関するモデルを説明するための図。
【図２３】    Ｃ、Ｎ、Ｏの濃度分布を示す図。
【図２４】    Ｘ線回折の結果を示す図。
【図２５】    半導体薄膜の暗視野像を示すＴＥＭ写真。
【図２６】    画素ＴＦＴの上面及び断面構造を示す図。
【図１】
0004566295.tif 000004
【図２】
0004566295.tif 000005
【図３】
0004566295.tif 000006
【図４】
0004566295.tif 000007
【図５】
0004566295.tif 000008
【図６】
0004566295.tif 000009
【図７】
0004566295.tif 000010
【図８】
0004566295.tif 000011
【図９】
0004566295.tif 000012
【図１０】
0004566295.tif 000013
【図１１】
0004566295.tif 000014
【図１２】
0004566295.tif 000015
【図１３】
0004566295.tif 000016
【図１４】
0004566295.tif 000017
【図１５】
0004566295.tif 000018
【図１６】
0004566295.tif 000019
【図１７】
0004566295.tif 000020
【図１８】
0004566295.tif 000021
【図１９】
0004566295.tif 000022
【図２０】
0004566295.tif 000023
【図２１】
0004566295.tif 000024
【図２２】
0004566295.tif 000025
【図２３】
0004566295.tif 000026
【図２４】
0004566295.tif 000027
【図２５】
0004566295.tif 000028
【図２６】
0004566295.tif 000029