(57)【特許請求の範囲】
【請求項１】
非可逆書き込みメモリを使用したリムーバブルなメモリ装置におけるデータ管理方法において、
論理情報と物理情報の対応を、上記メモリ装置における論理情報の基準位置に対する物理情報の基準位置を示す論理物理変換基準情報と、上記メモリ装置における論理情報の単位に対する物理情報の単位の乗数を示す論理物理変換乗数情報とを含むマッピング基準情報に基づく演算によって得るデータ管理方法。
【請求項２】
上記マッピング基準情報をリムーバブル記憶装置内に持つ請求項１に記載のデータ管理方法。
【請求項３】
上記演算を上記メモリ装置で行なう請求項１に記載のデータ管理方法。
【請求項４】
上記演算を上記メモリ装置と接続されたホストシステムで行なう請求項１に記載のデータ管理方法。
【請求項５】
上記非可逆書き込みメモリ内に使用できないブロックがある場合、使用できないブロック番号と、その代替用ブロック番号を使用不可ブロック対応テーブルとして持つ請求項１に記載のデータ管理方法。
【請求項６】
上記使用不可ブロック対応テーブルは、物理ブロック番号または論理情報が昇順、または降順に整列される請求項５に記載のデータ管理方法。
【請求項７】
書き込み処理を行なう際に、書き込み処理の直後にベリファイ処理を行なうことで、正常に書き込みができたかどうかを確認する機能を持つ請求項１に記載のデータ管理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、非可逆書き込みメモリを使用したメモリ装置のデータ管理方法に関する。
【０００２】
【従来の技術】
電気的に消去可能なメモリを用いたシステムでは、論理情報と物理情報の対応処理について、書き換えられることを前提としているために、全論理情報に対応する物理情報が必要とされていた。また、電気的に消去可能なメモリ特有の冗長部を用いた論理情報と物理情報の対応処理が前提となっている。さらに、電気的に消去可能なメモリは、自身で書き込みデータを確認するベリファイ機能を持っているので、外部でデータの確認を行なう必要が無い。
【０００３】
電気的に消去可能なメモリとは異なり、一度だけ書き込みが可能な非可逆書き込みメモリがある。このメモリは、追記型メモリあるいはＯＴＰ(One Time Programmable ROM) と呼ばれ、１回だけデータを書き込むことができるものである。また、非可逆書き込みメモリは、通常、不揮発性である。すなわち、一度書かれたデータは、消去不可能であり、電源を切っても記憶データが保持される。
【０００４】
【発明が解決しようとする課題】
上述した非可逆書き込みメモリにおけるデータ管理方法として、電気的に消去可能なメモリにおけるデータ管理方法を適用した時には、効率的な制御ができなかったり、論理情報と物理情報の対応テーブルによって、ユーザが使用できるメモリ容量が減少する問題があった。
【０００５】
したがって、この発明の目的は、非可逆書き込みメモリに適用して好適な効率的なデータ管理方法を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、非可逆書き込みメモリを使用したリムーバブルなメモリ装置におけるデータ管理方法において、
論理情報と物理情報の対応を、メモリ装置における論理情報の基準位置に対する物理情報の基準位置を示す論理物理変換基準情報と、メモリ装置における論理情報の単位に対する物理情報の単位の乗数を示す論理物理変換乗数情報とを含むマッピング基準情報に基づく演算によって得るデータ管理方法である。
【０００８】
この発明によれば、論理情報と物理情報との対応を固定とするか、または演算によって対応を得るので、全論理情報に対応する物理情報を持つ必要がなくなり、そのためのメモリ容量を削減できる。
【０００９】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照して説明する。図１に、この発明の一実施形態におけるシステムの構成を示す。ホストシステム４０とメモリ装置１とが通信経路３１および４１を介して接続されている。メモリ装置１は、ホストシステム４０に対して着脱自在（リムーバブル）のカード状の構成とされている。メモリ装置１は、ホストシステム４０との通信を行なう通信部３０を有する。
【００１０】
メモリ装置１は、データ処理部２０およびメモリ部５０を有する。メモリ部５０は、ＯＴＰと呼ばれる、一度だけ書き込みが可能な非可逆書き込みメモリであり、また、不揮発性の半導体メモリである。すなわち、メモリ部５０に一度書かれたデータは、消去不可能であり、電源を切っても記憶データが保持される。メモリ部５０は、所定のデータ量の単位で読み書きされる。メモリ部５０上には、ホストシステムによってメモリが装着された時に最初に読み取られる領域であるブートエリアが設けられている。ブートエリアには、属性情報等の種々の情報が予め記録されている。
【００１１】
データ処理部２０と通信部３０とが内部バス２１および３２を介して接続され、データ処理部２０とメモリ部５０とが内部バス２２および５１を介して接続される。データ処理部２０は、内部バス１３、２３および１４を介してメモリ管理情報１０をアクセス可能とされている。メモリ管理情報１０は、使用不可ブロック対応テーブル１１とマッピング基準情報１２とを含む。
【００１２】
図２に示すメモリ装置１’は、それぞれが非可逆書き込みメモリである複数のメモリセルを有するメモリ部５６を有する。メモリ部５６とデータ処理部２０との間に、内部データバス２２および５１が設けられている。なお、メモリ管理情報１０は、不揮発性メモリ上に形成される。この場合、メモリ管理情報１０をメモリ部５０と一体に構成したメモリ上に配置しても良く、メモリ部５０、５６上に配するようにしても良い。
【００１３】
ホストシステム４０は、メモリ装置１，１’のメモリ部５０，５６に対してのデータの書き込みとメモリ部からのデータの読み出しを行なうことができる。一例として、ホストシステム４０がパーソナルコンピュータである。他の例としては、ホストシステム４０がディジタル電子カメラであり、撮影された画像がメモリ装置１，１’に書き込まれ、また、画像がメモリ装置１，１’から読み出される。ホストシステム４０のさらに他の例は、オーディオ記録／再生装置であり、圧縮オーディオデータがメモリ装置１，１’に書き込まれ、また、圧縮オーディオデータがメモリ装置１，１’から読み出される。
【００１４】
図３は、一つのメモリ部５０を有するメモリ装置１における使用不可ブロック対応テーブル１１の一例を示す。このテーブル１１は、使用不可ブロック番号部６０にｋ個の使用不可ブロック番号が順に配され、代用ブロック番号部６１に各使用不可ブロック番号と対応する代用ブロック番号が順に配されたものである。図２に示すメモリ装置１’における使用不可ブロック対応テーブル１１は、図４に示す構成とされる。使用不可ブロック部６２に使用不可ブロック番号が順に配され，代用ブロック番号部６３に代用ブロック番号が順に配されているが、複数のメモリセルを区別するために、ブロック番号の他にセル番号が使用される。
【００１５】
使用不可ブロック対応テーブル１１は、データ処理部２０によって作成される。図１に示すメモリ装置１では、データ処理部２０がメモリ部５０の任意の物理ブロックで使用不可能な物理ブロックを認識できた時に、内部バス１３を介して使用不可ブロック番号部６０にそのブロック番号を設定し、代わりに使用する有効なブロック番号を決定し、決定したブロック番号を代用ブロック番号部６１に設定する。
【００１６】
図２に示すメモリ装置１’では、データ処理部２０がメモリ部５６の任意のセル、任意の物理ブロックで使用不可能な物理ブロックを認識できた時に、内部バス１３を介して使用不可ブロック番号部６２にそのブロック番号およびセル番号を設定し、代わりに使用する有効なブロック番号およびセル番号を決定し、決定したブロック番号およびセル番号を代用ブロック番号部６３に設定する。なお、図２に示すメモリ装置１’において、各セル毎に使用不可ブロック対応テーブルを持つようにしても良い。その場合のテーブルの構成は、図３に示す構成となる。
【００１７】
このように作成された使用不可ブロック対応テーブルを参照する方法について図５を参照して説明する。ステップＳ１において、処理対象の物理ブロック番号がＮphy とされる。ｉがステップＳ２で初期化される。ステップＳ３では、ｉ番目の使用不可ブロックと物理ブロック番号Ｎphy とが一致するか否かが決定される。一致しない場合は、ステップＳ４においてｉがインクリメントされ、ステップＳ５でｉが（ｋ−１）以上か否かが決定される。このステップＳ３，Ｓ４，Ｓ５によって物理ブロック番号Ｎphy が使用不可ブロック番号であるか否かが調べられる。
【００１８】
ステップＳ３において、物理ブロック番号Ｎphy がｉ番目の使用不可ブロックと一致すると決定されると、ステップＳ６では、物理ブロック番号Ｎphy の代わりにｉ番目の代用ブロックを使用する。そして、処理が終了する。また、ステップＳ５において、ｉが（ｋ−１）以上であると決定されると、ステップＳ７では、物理ブロック番号Ｎphy が使用不可ブロックではなく、使用可能であるとされる。そして、処理が終了する。
【００１９】
使用不可ブロック対応テーブルの物理ブロック番号または論理情報を昇順または降順に整列することによって、使用不可ブロック対応テーブルを参照する処理を高速化することができる。図６は、物理ブロック番号を昇順に整列することによって高速化された参照処理を示すフローチャートである。
【００２０】
ステップＳ１１において、物理ブロック番号Ｎphy が処理対象とされる。ステップＳ１２において、ｉが初期化される。ステップＳ１３において、ｉ番目の使用不可ブロックと物理ブロック番号Ｎphy とが一致するか否かが決定される。一致しない場合は、ステップＳ１４において、物理ブロック番号Ｎphy がｉ番目の使用不可ブロック以下か否かが決定される。
【００２１】
ステップＳ１４において、物理ブロック番号Ｎphy がｉ番目の使用不可ブロック以下でないと決定されると、次のステップＳ１５においてｉがインクリメントされ、ステップＳ１６でｉが（ｋ−１）以上か否かが決定される。このステップＳ１３，Ｓ１４，Ｓ１５、Ｓ１６によって物理ブロック番号Ｎphy が使用不可ブロック番号であるか否かが調べられる。
【００２２】
ステップＳ１３において、物理ブロック番号Ｎphy がｉ番目の使用不可ブロックと一致すると決定されると、ステップＳ１７では、物理ブロック番号Ｎphy の代わりにｉ番目の代用ブロックを使用する。そして、処理が終了する。また、ステップＳ１４において、物理ブロック番号Ｎphy がｉ番目の使用不可ブロック以下と決定されると、ステップＳ１８において、物理ブロック番号Ｎphy が使用不可ブロックではなく、使用可能であるとされる。そして、処理が終了する。また、ステップＳ１６において、ｉが（ｋ−１）以上であると決定されると、ステップＳ１８において、物理ブロック番号Ｎphy が使用可能であるとされる。そして、処理が終了する。
【００２３】
図６の処理では、ステップＳ１４において、物理ブロック番号Ｎphy がｉ番目の使用不可ブロック以下か否かが決定される。使用不可ブロックが昇順に整列されているので、若し、この関係が成立する時には、テーブルの残りの範囲を調べることなく、直ちに物理ブロック番号Ｎphy が使用可能と決定できる。それによって、処理を高速化できる。
【００２４】
メモリ装置１および１’におけるマッピング基準情報１２について説明する。マッピング基準情報１２は、論理情報から物理情報への変換に必要な情報が設定されている。図７は、メモリ装置１に対するマッピング基準情報１２を示す。マッピング基準情報１２は、論理物理変換基準１５と論理物理変換乗数１６とからなる。論理物理変換基準１５は、具体的には、０，＋２等である。論理物理変換乗数１６は、具体的には、４，１／２等である。
【００２５】
図８は、メモリ装置１’に対するマッピング基準情報１２を示す。メモリ装置１におけるマッピング基準情報と同様に、論理物理変換基準１５と論理物理変換乗数１６とを有し、さらに、メモリ部のセル一つ当たりの物理ブロック数１７を有する。物理ブロック数は、具体的には、５１２，１０２等である。
【００２６】
マッピング基準情報１２の内容は、メモリ装置１，１’を構成した時に設定される。例えばメモリ装置１において、論理情報単位と物理情報単位とが同じで、論理アドレス０が物理ブロック番号０に対応している時には、マッピング基準情報１２の論理物理変換基準１５には、「０」が設定され、論理物理変換乗数１６には、「１」が設定される。また、メモリ装置１において、論理情報単位が物理情報単位の２倍で、論理アドレス０が物理ブロック番号４，５に対応している時には、マッピング基準情報１２の論理物理変換基準１５には、「４」が設定され、論理物理変換乗数１６には、「２」が設定される。さらに、メモリ装置１において、論理情報単位が物理情報単位の１／４で、論理アドレス０，１，２，３が物理ブロック番号３に対応している時には、マッピング基準情報１２の論理物理変換基準１５には、「３」が設定され、論理物理変換乗数１６には、「１／２」が設定される。
【００２７】
また、メモリ装置１’において、論理情報単位と物理情報単位とが同じで、メモリ部のセル一つ当たりの物理ブロック数が１０２４個であり、論理アドレス０が物理ブロック番号２に対応している時には、マッピング基準情報１２の論理物理変換基準１５には、「２」が設定され、論理物理変換乗数１６には、「１」が設定され、セル一つ当たりの物理ブロック数１７には、「１０２４」が設定される。
【００２８】
上述したマッピング基準情報１２を使用して論理情報から物理情報への変換処理がなされる。図１に示すメモリ装置１を使用するシステムにおいて、論理アドレスＮlog から物理ブロック番号Ｎphy を算出する式は、論理物理変換基準１５の設定値をＮBASE、論理物理変換乗数１６の設定値をＮMUL とした時に、次式で表すものとなる。
【００２９】
Ｎphy ＝Ｎlog ×ＮMUL ＋ＮBASE
【００３０】
図２に示すメモリ装置１’を使用するシステムにおいて、論理アドレスＮlog から物理ブロック番号Ｎphy およびメモリセル番号Ｎcellを算出する式は、論理物理変換基準１５の設定値をＮBASE、論理物理変換乗数１６の設定値をＮMUL 、セル一つ当たりの設定値をＮBLKNUMとした時に、次式で表すものとなる。
【００３１】
Ｎphy ＝（Ｎlog ×ＮMUL ＋ＮBASE）％ＮBLKNUM
（上式で％は、余りを得る演算を表す）
Ｎcell＝（Ｎlog ×ＮMUL ＋ＮBASE）÷ＮBLKNUM
【００３２】
上述した論理情報から物理情報への変換処理は、データ処理部２０においてなされる。変換処理をホストシステム４０において行なうことも可能である。この場合では、初期処理として、ホストシステム４０がメモリ装置１，１’からメモリ管理情報１０の内容を読み出し、ホストシステム４０が持つ必要がある。
【００３３】
図９は、図１に示すシステムにおいて、データ処理部２０が論理情報を物理情報へ変換する処理を行なう場合に、論理情報Ｎlog によるデータ読み出し処理を示すフローチャートである。ステップＳ２１において、ホストシステム４０から論理アドレスＮlog のデータの読み出し要求がメモリ装置１に対して渡される。通信部３０を介してデータ処理部２０がこの読み出し要求を受け取る（ステップＳ２２）。
【００３４】
ステップＳ２３において、データ処理部２０は、論理アドレスＮlog とマッピング基準情報１２中の設定値ＮBASE，ＮMUL に基づいて物理ブロック番号Ｎphy を算出する。そして、ステップＳ２４において、使用不可ブロック対応テーブル１１を参照して物理ブロック番号Ｎphy が使用不可ブロックでないことを確認する。この処理は、上述した図５または図６に示す処理である。ステップＳ２５では、使用不可ブロックか否かが決定される。若し、使用不可ブロックである場合には、ステップＳ２６において、代用ブロック番号が物理ブロック番号Ｎphy の代わりに使用される。
【００３５】
ステップＳ２７では、メモリ部５０から物理ブロック番号Ｎphy が読み出される。読み出されたデータをＤＡＴＡ（Ｎphy ）と表記する。ＤＡＴＡ（Ｎphy ）がデータ処理部２０に渡される（ステップＳ２８）。データ処理部２０から通信部３０にＤＡＴＡ（Ｎphy ）が渡される（ステップＳ２９）。通信部３０によって読み出しデータＤＡＴＡ（Ｎphy ）がホストシステム４０に渡される（ステップＳ３０）。
【００３６】
図１０は、図２に示すシステムにおいて、データ処理部２０が論理情報を物理情報へ変換する処理を行なう場合に、論理情報Ｎlog によるデータ読み出し処理を示すフローチャートである。図９中のステップＳ２１，Ｓ２２，Ｓ２３とステップＳ３１，Ｓ３２，Ｓ３３とがそれぞれ対応する。ステップＳ３３において、データ処理部２０は、論理アドレスＮlog とマッピング基準情報１２中の設定値ＮBASE，ＮMUL ，ＮBLKNUMに基づいて物理ブロック番号Ｎphy およびセル番号Ｎcellを算出する。
【００３７】
図９中のステップＳ２４，Ｓ２５，Ｓ２６，Ｓ２７，Ｓ２８，Ｓ２９，Ｓ３０とステップＳ３４，Ｓ３５，Ｓ３６，Ｓ３７，Ｓ３８，Ｓ３９，Ｓ４０とがそれぞれ対応する。図１０では、メモリ部５６が複数のメモリセルで構成されているので、物理ブロック番号Ｎphy に加えてセルを指定するセル番号Ｎcellが使用される。
【００３８】
図１１は、図１に示すシステムにおいて、ホストシステム４０が論理情報を物理情報へ変換する処理を行なう場合に、論理情報Ｎlog によるデータ読み出し処理を示すフローチャートである。初期化処理として、ホストシステム４０からメモリ装置１に対してマッピング基準情報１２の読み出し要求が出され、メモリ装置１からホストシステム４０に対して、マッピング基準情報１２が渡される。ホストシステム４０において、マッピング基準情報１２に基づいて、論理アドレスが物理ブロック番号Ｎphy へ変換されるので、ステップＳ４１において、ホストシステム４０から物理ブロック番号Ｎphy のデータの読み出し要求がメモリ装置１に対して渡される。通信部３０を介してデータ処理部２０がこの読み出し要求を受け取る（ステップＳ４２）。
【００３９】
ステップＳ４３において、データ処理部２０は、使用不可ブロック対応テーブル１１を参照して物理ブロック番号Ｎphy が使用不可ブロックでないことを確認する。ステップＳ４４では、使用不可ブロックか否かが決定される。若し、使用不可ブロックである場合には、ステップＳ４５において、代用ブロック番号が物理ブロック番号Ｎphy の代わりに使用される。
【００４０】
ステップＳ４６では、メモリ部５０から物理ブロック番号Ｎphy が読み出される。読み出されたデータをＤＡＴＡ（Ｎphy ）と表記する。ＤＡＴＡ（Ｎphy ）がデータ処理部２０に渡される（ステップＳ４７）。データ処理部２０から通信部３０にＤＡＴＡ（Ｎphy ）が渡される（ステップＳ４８）。通信部３０によって読み出しデータＤＡＴＡ（Ｎphy ）がホストシステム４０に渡される（ステップＳ４９）。
【００４１】
図１２は、図１に示すシステムにおいて、ホストシステム４０が論理情報を物理情報へ変換する処理を行なう場合に、論理情報Ｎlog によるデータ読み出し処理を示すフローチャートである。図１２の処理では、ホストシステム４０において、論理アドレスが物理ブロック番号Ｎphy へ変換され、また、ホストシステム４０において、予めメモリ装置１から取り込んだ使用不可ブロック対応テーブルの参照処理を行なうようになされる。したがって、図１１における使用不可ブロック対応テーブルの参照処理（ステップＳ４３、Ｓ４４およびＳ４５）が図１２では不要である。その他の点は、図１１と同一であるので、対応するステップに対しては、同一の参照符号を付して示し、その説明を省略する。
【００４２】
図１３は、図２に示すシステムにおいて、ホストシステム４０からの物理情報ＮGlobalphy によるデータ読み出し処理を示すフローチャートである。ＮGlobalphy とは、物理情報Ｎphy およびＮcellを合算して連続した数値としたものである。ステップＳ５１において、ホストシステム４０から物理情報ＮGlobalphy のデータの読み出し要求がメモリ装置１に対して渡される。通信部３０を介してデータ処理部２０がこの読み出し要求を受け取る（ステップＳ５２）。
【００４３】
ステップＳ５３において、データ処理部２０は、ＮGlobalphy とマッピング基準情報１２中の設定値ＮBASE，ＮMUL ，ＮBLKNUMに基づいて物理情報Ｎphy およびＮcellを算出する。そして、ステップＳ５４において、使用不可ブロック対応テーブル１１を参照して物理情報Ｎphy およびＮcellが使用不可ブロックでないことを確認する。ステップＳ５５では、使用不可ブロックか否かが決定される。若し、使用不可ブロックである場合には、ステップＳ５６において、代用ブロック番号がＮphy およびＮcellの代わりに使用される。
【００４４】
ステップＳ５７では、メモリ部５６から物理情報Ｎphy およびＮcellが読み出される。読み出されたデータをＤＡＴＡ（Ｎcell、Ｎphy ）と表記する。ＤＡＴＡ（Ｎcell、Ｎphy ）がデータ処理部２０に渡される（ステップＳ５８）。データ処理部２０から通信部３０にＤＡＴＡ（Ｎcell、Ｎphy ）が渡される（ステップＳ５９）。通信部３０によって読み出しデータＤＡＴＡ（Ｎcell、Ｎphy ）がホストシステム４０に渡される（ステップＳ６０）。
【００４５】
図１４は、図２に示すシステムにおいて、ホストシステム４０からの物理情報ＮGlobalphy によるデータ読み出し処理を示すフローチャートである。図１４の処理では、ホストシステム４０において、使用不可ブロック対応テーブルの参照処理を行なうようになされる。したがって、図１３における使用不可ブロック対応テーブルの参照処理（ステップＳ５４、Ｓ５５およびＳ５６）が図１４では不要である。その他の点は、図１３と同一であるので、対応するステップに対しては、同一の参照符号を付して示し、その説明を省略する。
【００４６】
図１５は、図２に示すシステムにおいて、ホストシステム４０からの物理情報Ｎcell、Ｎphy によるデータ読み出し処理を示すフローチャートである。ステップＳ６１において、ホストシステム４０から物理情報Ｎcell，Ｎphy のデータの読み出し要求がメモリ装置１に対して渡される。前述した図１３の処理では、物理情報ＮGlobalphy を使用しているのに対して、図１５では、セル番号およびブロック番号を特定する物理情報Ｎcell，Ｎphy がホストシステム４０において算出され、この物理情報がメモリ装置１に対して供給される。したがって、図１３におけるＮcell、Ｎphy を算出するステップＳ５３が不要である。その他の点は図１３と同一であるので、対応するステップに対しては、同一の参照符号を付して示し、その説明を省略する。
【００４７】
図１６は、図２に示すシステムにおいて、ホストシステム４０からの物理情報Ｎcell、Ｎphy によるデータ読み出し処理を示すフローチャートである。図１６の処理では、ホストシステム４０において、使用不可ブロック対応テーブルの参照処理を行なうようになされる。したがって、図１５における使用不可ブロック対応テーブルの参照処理（ステップＳ５４、Ｓ５５およびＳ５６）が図１６では不要である。その他の点は、図１５と同一であるので、対応するステップに対しては、同一の参照符号を付して示し、その説明を省略する。
【００４８】
図１７は、例えば図１のシステムにおいて、ホストシステム４０からの要求に基づいて書き込み処理を行なう時に、ベリファイ処理を行なうことによって、正常に書き込みが終了したか否かを確認する機能を説明するフローチャートである。ステップＳ７１において、データ処理部２０からメモリ部５０に対して物理ブロック番号Ｎphy に書き込み処理がなされる。書き込み処理は、上述した読み出し処理と同様になされる。ステップＳ７２で、書き込み処理が開始され、ステップＳ７３で書き込み処理が終了するまで待機する。
【００４９】
書き込み終了した直後に、物理ブロック番号Ｎphy からの読み出し処理がなされる（ステップＳ７４）。読み出したデータをＤＡＴＡR （Ｎphy ）と表す。ステップＳ７５では、ＤＡＴＡR （Ｎphy ）とＤＡＴＡW （Ｎphy ）（書き込みデータ）とが比較される。両者が一致するならば、書き込みが正常に終了したものとして処理が終了する（ステップＳ７６）。
【００５０】
ステップＳ７５において、読み出しデータと書き込みデータとが不一致と決定されると、正常に書き込みがされなかったと判定される。そして、ステップＳ７７において、物理ブロック番号Ｎphy が使用不可ブロック対応テーブルに追加される。データ処理部２０は、ステップＳ７８において、物理ブロック番号Ｎphy に対応する代用ブロックを決定する。ステップＳ７９において、代用ブロックを使用不可ブロック対応テーブルの内容に設定する。ステップＳ８０では、物理ブロック番号Ｎphy が設定された代用ブロック番号に置き換えられ、ステップＳ７１に処理が戻る。
【００５１】
この発明は、上述したこの発明の実施形態に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば使用不可ブロック対応テーブルが昇順に整列されている場合、処理対象のブロック物理ブロック番号が最大物理ブロック番号の１／２の値より大きいか小さいかを判断し、その結果に応じて使用不可ブロックであるか否かの判断の順序を選択するようにしても良い。すなわち、小さい方から調べるか、または大きい方から調べるかが選択される。
【００５２】
【発明の効果】
この発明によれば、論理情報と物理情報の対応テーブルを全ブロック数分持たないことによって、非可逆書き込みメモリのユーザに開放する容量を増やすことができる。また、この発明では、論理情報と物理情報との変換を演算によって行なうことができくので、マッピング情報紛失時にでもある程度のデータアクセスが可能となる。
【図面の簡単な説明】
【図１】この発明によるメモリ装置のシステム構成の一例を示すブロック図である。
【図２】この発明によるメモリ装置のシステム構成の他の例を示すブロック図である。
【図３】使用不可ブロック対応テーブルの一例を説明するための略線図である。
【図４】使用不可ブロック対応テーブルの他の例を説明するための略線図である。
【図５】使用不可ブロック対応テーブルの参照手順の一例を示すフローチャートである。
【図６】使用不可ブロック対応テーブルの参照手順の他の例を示すフローチャートである。
【図７】マッピング基準情報の一例を示す略線図である。
【図８】マッピング基準情報の他の例を示す略線図である。
【図９】論理情報による読み出し要求処理の一例を示すフローチャートである。
【図１０】論理情報による読み出し要求処理の他の例を示すフローチャートである。
【図１１】物理情報による読み出し要求処理であって、使用不可ブロック対応テーブルの参照をメモリ装置で行なう場合の処理の一例を示すフローチャートである。
【図１２】物理情報による読み出し要求処理であって、使用不可ブロック対応テーブルの参照をホストシステムで行なう場合の処理の一例を示すフローチャートである。
【図１３】物理情報による読み出し要求処理であって、セル番号の算出と使用不可ブロック対応テーブルの参照をメモリ装置で行なう場合の処理の一例を示すフローチャートである。
【図１４】物理情報による読み出し要求処理であって、セル番号の算出をメモリ装置で行い、使用不可ブロック対応テーブルの参照をホストシステムで行なう場合の処理の一例を示すフローチャートである。
【図１５】物理情報による読み出し要求処理であって、使用不可ブロック対応テーブルの参照をメモリ装置で行なう場合の処理の一例を示すフローチャートである。
【図１６】物理情報による読み出し要求処理であって、使用不可ブロック対応テーブルの参照をホストシステムで行なう場合の処理の一例を示すフローチャートである。
【図１７】書き込みエラーを判断するためのベリファイ処理と、使用不可ブロック対応テーブルの内容を追加する処理の一例を示すフローチャートである。
【符号の説明】
１，１’・・・メモリ装置、１１・・・使用不可ブロック対応テーブル、１２・・・マッピング基準情報、２０・・・データ処理部、３０・・・通信部、４０・・・ホストシステム、５０・・・メモリ部、５６・・・複数のメモリセルを含むメモリ部
【図１】
0004534336.tif 000002
【図２】
0004534336.tif 000003
【図３】
0004534336.tif 000004
【図４】
0004534336.tif 000005
【図５】
0004534336.tif 000006
【図６】
0004534336.tif 000007
【図７】
0004534336.tif 000008
【図８】
0004534336.tif 000009
【図９】
0004534336.tif 000010
【図１０】
0004534336.tif 000011
【図１１】
0004534336.tif 000012
【図１２】
0004534336.tif 000013
【図１３】
0004534336.tif 000014
【図１４】
0004534336.tif 000015
【図１５】
0004534336.tif 000016
【図１６】
0004534336.tif 000017
【図１７】
0004534336.tif 000018