(57)【特許請求の範囲】
【請求項１】
複数の互いに平行な第１分割溝と、同第１分割溝と直交する複数の互いに平行な第２分割溝とを刻設した集合絶縁基板に電極部を配設し、同電極部間に抵抗体及び／または誘電体を配設し、第１分割溝に沿って分割することにより形成した棒状基板の長手方向側縁部に電極ペーストを塗布して側面電極部を配設し、第２分割溝に沿って分割して形成した電子部品であって、
前記棒状基板を形成すべく、前記第１分割溝に沿って分割したときに、当該第１分割溝と略平行で、かつ、当該第１分割溝が形成されていた面を有する段差壁が形成され、当該段差壁を、前記棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制する側面電極幅規制手段としたことを特徴とする電子部品。
【請求項２】
前記段差壁を形成するための段差形成用溝を、前記第１分割溝に沿って形成したことを特徴とする請求項１記載の電子部品。
【請求項３】
複数の互いに平行な第１分割溝と、同第１分割溝と直交する複数の互いに平行な第２分割溝とを刻設した集合絶縁基板に電極部を配設し、同電極部間に抵抗体及び／または誘電体を配設し、第１分割溝に沿って分割することにより形成した棒状基板の長手方向側縁部に電極ペーストを塗布して側面電極部を配設し、第２分割溝に沿って分割して形成した電子部品であって、
前記棒状基板に突条壁からなる側面電極幅規制手段を、前記第１分割溝と略平行に配設し、前記棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制していることを特徴とする電子部品。
【請求項４】
複数の互いに平行な第１分割溝と、同第１分割溝と直交する複数の互いに平行な第２分割溝とを刻設した集合絶縁基板に電極部を配設し、同電極部間に抵抗体及び／または誘電体を配設し、第１分割溝に沿って分割することにより形成した棒状基板の長手方向側縁部に電極ペーストを塗布して側面電極部を配設し、第２分割溝に沿って分割して形成した電子部品であって、
前記棒状基板に凹条壁からなる側面電極幅規制手段を、前記第１分割溝と略平行に配設し、前記棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制していることを特徴とする電子部品。
【請求項５】
１つの基板表面上に複数の抵抗体を配設した多連チップ抵抗器であって、
集合絶縁基板を分割溝に沿って分割して形成した棒状基板と、
この棒状基板の表面に形成され、前記複数の抵抗体にそれぞれ対応して接続した複数の上部電極と、
前記棒状基板の裏面に形成された複数の下部電極と、
前記上部電極と前記下部電極とをそれぞれ接続するために、前記棒状基板の分割面をなす長手方向側縁部に形成された複数の側面電極と、
前記側面電極を形成するために、前記長手方向側縁部に塗布する電極ペーストの塗込み幅を規制する側面電極幅規制手段と、
を備え、
前記側面電極幅規制手段は、
前記分割溝に沿って予め形成された段差形成用溝により、前記棒状基板を前記分割溝に沿って分割形成するときに形成される、前記分割溝と略平行な段差壁から形成されていることを特徴とする多連チップ抵抗器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子部品および多連チップ抵抗器に関するものであり、特に、分割溝の刻設された集合絶縁基板の状態で製造され、最終的に分割溝で分割することによって単体とされる電子部品の電極部を精度よく製造することができる電子部品および多連チップ抵抗器である。
【０００２】
【従来の技術】
従来、チップ抵抗器やチップコンデンサなどの電子部品は、格子状に分割溝を刻設した集合絶縁基板の状態で抵抗体や誘電体の配設を行い、その後、分割溝に沿って分割を行うことによって棒状基板とし、特開平８−２１３２２２号公報や特開平８−２１３２２３号公報に記載されているような電極塗布装置によって、同棒状基板の長手方向の側面部分に電極ペーストを塗布して側面電極部を形成している。
【０００３】
同電極塗布装置では、図６に示すように、棒状基板100の長手方向の側面を下方に向け、平面視略Ｕ字状とした棒状基板保持治具200によって同棒状基板100を保持固定し、同棒状基板保持治具200の下方より、上面に所要の厚みに電極ペーストを塗布したペースト膜面300を上昇させ、ペースト膜面300を棒状基板100の長手方向の側面に当接させことによって塗布している。
【０００４】
【発明が解決しようとする課題】
しかし、上記の塗布方法では、ペースト膜面への漬け込み幅が電極ペーストの塗込み幅となるが、ペースト膜面の厚みバラツキ、及び、電極ペーストの表面張力などの様々な因子によって、電極ペースト400の塗込み幅Ｔが、図７（ａ）に示すように均一とはならず、電子部品毎に側面電極部の大きさが異なった製品ができあがることとなり、電気特性に大きなバラツキを発生させる原因となっていた。
【０００５】
また、図７（ｂ）に示すような多連のチップ抵抗器などの場合には、電極ペースト400の塗込み幅Ｔが一定とならずに幅が太くなった部分において、隣り合った電極間に電極ペースト400が跨り、ショートを生起するという問題があった。
【０００６】
【課題を解決するための手段】
上記の問題点を解決するべく、本発明では、複数の互いに平行な第１分割溝と、同第１分割溝と直交する複数の互いに平行な第２分割溝とを刻設した集合絶縁基板に電極部を配設し、同電極部間に抵抗体及び／または誘電体を配設し、第１分割溝に沿って分割することにより形成した棒状基板の長手方向側縁部に電極ペーストを塗布して側面電極部を配設し、第２分割溝に沿って分割して形成した電子部品であって、前記棒状基板を形成すべく、前記第１分割溝に沿って分割したときに、当該第１分割溝と略平行で、かつ、当該第１分割溝が形成されていた面を有する段差壁が形成され、当該段差壁を、前記棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制する側面電極幅規制手段としたことを特徴とする電子部品を提供せんとするものである。
また、前記段差壁を形成するための段差形成用溝を、前記第１分割溝に沿って形成している。
【０００７】
本発明の電子部品は、複数の互いに平行な第１分割溝と、同第１分割溝と直交する複数の互いに平行な第２分割溝とを刻設した集合絶縁基板に電極部を配設し、同電極部間に抵抗体及び／または誘電体を配設し、第１分割溝に沿って分割することにより形成した棒状基板の長手方向側縁部に電極ペーストを塗布して側面電極部を配設し、第２分割溝に沿って分割して形成した電子部品であって、前記棒状基板に突条壁からなる側面電極幅規制手段を、前記第１分割溝と略平行に配設し、前記棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制していることを特徴とする。
本発明の電子部品は、複数の互いに平行な第１分割溝と、同第１分割溝と直交する複数の互いに平行な第２分割溝とを刻設した集合絶縁基板に電極部を配設し、同電極部間に抵抗体及び／または誘電体を配設し、第１分割溝に沿って分割することにより形成した棒状基板の長手方向側縁部に電極ペーストを塗布して側面電極部を配設し、第２分割溝に沿って分割して形成した電子部品であって、前記棒状基板に凹条壁からなる側面電極幅規制手段を、前記第１分割溝と略平行に配設し、前記棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制していることを特徴とする。
本発明の多連チップ抵抗器は、１つの基板表面上に複数の抵抗体を配設した多連チップ抵抗器であって、集合絶縁基板を分割溝に沿って分割して形成した棒状基板と、この棒状基板の表面に形成され、前記複数の抵抗体にそれぞれ対応して接続した複数の上部電極と、前記棒状基板の裏面に形成された複数の下部電極と、前記上部電極と前記下部電極とをそれぞれ接続するために、前記棒状基板の分割面をなす長手方向側縁部に形成された複数の側面電極と、前記側面電極を形成するために、前記長手方向側縁部に塗布する電極ペーストの塗込み幅を規制する側面電極幅規制手段と、を備え、前記側面電極幅規制手段は、前記分割溝に沿って予め形成された段差形成用溝により、前記棒状基板を前記分割溝に沿って分割形成するときに形成される、前記分割溝と略平行な段差壁から形成されていることを特徴とする。
【０００８】
【発明の実施の形態】
本発明の電子部品では、集合絶縁基板を分割して形成した棒状基板の長手方向側縁部に、電極ペーストを一様に塗布して側面電極部を配設するために、同棒状基板に側面電極幅規制手段を配設し、棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制するようにしている。
【０００９】
特に、同側面電極幅規制手段を第１分割溝と略平行に配設しており、さらには、側面電極幅規制手段を段差壁、または、突条壁、または、凹条溝によって形成している。
【００１０】
以下において、図面を用いながら実施例に基づいて詳説する。以下においては多連チップ抵抗器の場合についての説明を行うが、多連チップ抵抗器に限定するものではなく、１つのチップ基板上に１つの抵抗体または誘電体を配設したチップ抵抗器またはチップコンデンサ、さらには、多連チップコンデンサや１つのチップ基板上に抵抗体と誘電体とを配設したネットワーク電子部品など、分割溝に沿った分割にともなってあらわれる分割面に、側面電極部を形成する電子部品であればどのようなものにでも応用することができる。
【００１１】
また、以下の実施例の説明において、複数の実施例を挙げて説明するが、同一構成部については同一符号を使用し、第１実施例と重複する内容の説明は省略している。
【００１２】
【実施例】
＜第１実施例（側面電極幅規制手段が段差壁の場合）＞
図１は第１実施例のチップ抵抗器A1の製造工程を説明する説明図である。
【００１３】
同チップ抵抗器A1は、図１（ａ）に示すように、複数の互いに平行な第１分割溝２と、同第１分割溝２と直行する複数の互いに平行な第２分割溝３とを刻設したセラミックスからなる集合絶縁基板4aの状態で製造している。第１分割溝２と第２分割溝３とで区分される１つ１つのセラミックスの矩形体をチップ基板１と呼ぶことにする。本実施例では、絶縁基板としてセラミックスを使用しているが、セラミックスに限定するものではなく、その他の絶縁材を使用してもよい。
【００１４】
また、本実施例では、製造されるチップ抵抗器A1が、１つのチップ上に複数の抵抗体５を配設した多連チップ抵抗器であるので、隣り合った各抵抗体５の電極間部分に切欠部６を設けるべく、所用の位置に予め貫通孔6'を形成している。
【００１５】
さらに、本実施例では、側面電極幅規制手段となる段差壁７を形成すべく、集合絶縁基板4a両面に予め第１分割溝２に沿って段差形成用溝８を形成している。従って、後述するように、第１分割溝２に沿って集合絶縁基板4aを分割することによって、同第１分割溝２と略平行となった段差壁７とすることができる。
【００１６】
段差形成用溝８の形成は、第１分割溝２に沿って集合絶縁基板4aに段差形成用溝８を刻設することによって形成してもよいし、第１分割溝２に相当する部分を打ち抜いたセラミックスシートを集合絶縁基板4aに積層することによって形成してもよい。本実施例では、焼成前の集合絶縁基板4aを金型で押圧することによって段差形成用溝８を形成し、第１分割溝２及び第２分割溝３を刻設した後、焼成することによって段差形成用溝８の形成された集合絶縁基板4aとしている。
【００１７】
同集合絶縁基板4aに対して、図１（ｂ）に示すように、上部電極９となる電極ペーストを印刷し、かつ、集合絶縁基板4aの裏面に下部電極10となる電極ペーストを印刷し、焼成した後、上部電極9,9間に抵抗体５となる抵抗体ペーストを印刷・焼成して抵抗体５を形成する。その後、抵抗体５を被覆する保護ガラス層11となるガラスペーストを印刷・焼成した後、抵抗体５をレーザーなどでトリミングすることによって抵抗値調整を行う。図中の符号12は、トリミングによって形成されたトリミング溝である。
【００１８】
抵抗値調整後、トリミング溝12を埋め戻すべく中間ガラス層13（図１（ｅ）参照）となるガラスペーストを印刷し、同中間ガラス層13を被覆するようにさらに被覆ガラス層14となるガラスペーストを印刷し、焼成することによって抵抗体５を封止するようにしている（図１（ｃ））。
【００１９】
中間ガラス層13及び被覆ガラス層14による抵抗体５の封止後、第１分割溝２に沿って集合絶縁基板4aを分割し、図１（ｄ）に示すように棒状基板15aとする。上述したように、棒状基板15aの両面の両側部分には、段差形成用溝８の形成にともなう段差壁７が形成されている。
【００２０】
この棒状基板15aの両側に、従来の技術の項で説明した電極塗布装置によって電極ペーストを塗布し、焼成することによって側面電極16として、上部電極９と下部電極10とを電気的に接続するようにしている。
【００２１】
側面電極16となる電極ペーストの塗布においては、段差壁７により電極ペーストの伸延を防止することによって、電極ペーストの塗込み幅を同段差壁７によって規制することができ、電極部の大きさを均一にそろえることができる。従って、電気特性のバラツキを抑えることができるとともに、多連電子部品では、隣り合った電極間でのショートの生起を防止することができる。
【００２２】
側面電極16の形成後、棒状基板15aを第２分割溝３に沿って分割することによって１つ１つに分離し、上部電極９，下部電極10、及び、側面電極16部分にニッケルめっき、及び、半田めっきを施して外部接続端子17を形成することによりチップ抵抗器A1が完成する。
【００２３】
段差壁７の形成方法の参考例として、図２（ａ）に示すように、複数の互いに平行な第１分割溝２と、同第１分割溝２と直行する複数の互いに平行な第２分割溝３とを刻設した集合絶縁基板4a'であって、段差形成用溝８の形成を行っていない同集合絶縁基板4a'を用いて行う方法がある。同集合絶縁基板4a'にも貫通孔6'を穿設している。
【００２４】
集合絶縁基板4a'に対して、図２（ｂ）に示すように、上部電極９及び下部電極10を形成した後に上部電極9,9間に抵抗体５を形成し、その後、抵抗体５を保護ガラス層11で被覆し、レーザーなどでトリミングすることによってトリミング溝12を刻設しながら抵抗値調整を行う。
【００２５】
抵抗値調整後、トリミング溝12を埋め戻すべく中間ガラス層13（図２（ｅ）参照）となるガラスペーストを印刷し、同中間ガラス層13を被覆するようにさらに被覆ガラス層14'となるガラスペーストを印刷し、焼成することによって抵抗体５を封止する（図２（ｃ））。
【００２６】
この時、被覆ガラス層14'は抵抗体５を被覆するだけでなく、貫通孔6'を穿設したことによって突出状となっている電極端子用突部20の基端部分上面まで被覆するようにガラスペーストを印刷し、特に、側縁部分が第１分割溝２と略平行となるように印刷し、焼成することによって、被覆ガラス層14'により段差壁7',7'を形成している。
【００２７】
さらに、集合絶縁基板4a'の裏面側にも、抵抗体５はないものの被覆ガラス層14'と同一の印刷パターンを用いてガラスペーストを印刷し、焼成することによって、被覆ガラス層14'による段差壁7',7'を形成している。
【００２８】
段差壁7'の形成は、被覆ガラス層14'によるものだけではなく、保護ガラス層11または中間ガラス層13の形成時に、同保護ガラス層11または中間ガラス層13によって形成してもよい。あるいは、保護ガラス層11、中間ガラス層13、被覆ガラス層14'の全てにおいて形成するようにしてもよい。
【００２９】
その後、集合絶縁基板4a'を第１分割溝２に沿って分割し、図２（ｄ）に示すように棒状基板15a'とする。同棒状基板15a'の両側に、従来の技術の項で説明した電極塗布装置によって電極ペーストを塗布し、焼成することによって側面電極16とし、上部電極９と下部電極10とを電気的に接続する。
【００３０】
側面電極16となる電極ペーストの塗布においては、図２（ｅ）に示すように、段差壁7'により電極ペーストの伸延を防止することによって、電極ペーストの塗込み幅を同段差壁7'によって規制することができ、電極部の大きさを均一にそろえることができる。従って、電気特性のバラツキを抑えることができるとともに、多連電子部品では、隣り合った電極間でのショートの生起を防止することができる。
【００３１】
＜第２実施例（側面電極幅規制手段が突条壁の場合）＞
図３は第２実施例のチップ抵抗器A2の製造工程を説明する説明図である。
【００３２】
同チップ抵抗器A2も、図３（ａ）に示すように、複数の互いに平行な第１分割溝２と、同第１分割溝２と直行する複数の互いに平行な第２分割溝３とを刻設した集合絶縁基板4bの状態で製造している。
【００３３】
本実施例でも、製造されるチップ抵抗器A2が、１つのチップ上に複数の抵抗体５を配設した多連チップ抵抗器であるので、隣り合った各抵抗体５の電極間部分に切欠部６を設けるべく、所用の位置に予め貫通孔6'を形成している。
【００３４】
さらに、本実施例では、側面電極幅規制手段となる突条壁18,18を、予め集合絶縁基板4b両面に第１分割溝２と平行に突設し、チップ基板１の両面の左右両側に突条壁18,18が形成されるようにしている。同突条壁18,18の形成は、ガラスペーストの印刷・焼成による形成であってもよいし、線状に形成したセラミックスシートを所用の位置に配設して焼結させることによって形成してもよい。あるいは、単に耐熱性の樹脂を印刷することによって形成してもよい。
【００３５】
同集合絶縁基板4bに対して、図３（ｂ）に示すように、上部電極９及び下部電極10を形成した後に上部電極9,9間に抵抗体５を形成し、その後、抵抗体５を保護ガラス層11で被覆し、レーザーなどでトリミングすることによってトリミング溝12を刻設しながら抵抗値調整を行う。
【００３６】
抵抗値調整後、トリミング溝12を埋め戻すべく中間ガラス層13（図３（ｅ）参照）となるガラスペーストを印刷し、同中間ガラス層13を被覆するようにさらに被覆ガラス層14となるガラスペーストを印刷し、焼成することによって抵抗体５を封止する（図３（ｃ））。
【００３７】
中間ガラス層13及び被覆ガラス層14による抵抗体５の封止後、第１分割溝２に沿って集合絶縁基板4bを分割し、図３（ｄ）に示すように棒状基板15bとする。上述したように、棒状基板15bの両面の両側部分には、突条壁18が形成されている。
【００３８】
この棒状基板15bの両側部分に、従来の技術の項で説明した電極塗布装置によって電極ペーストを塗布し、焼成することによって側面電極16とし、上部電極９と下部電極10とを電気的に接続するようにしている。
【００３９】
側面電極16となる電極ペーストの塗布においては、突条壁18により電極ペーストの伸延を防止することによって、電極ペーストの塗込み幅を同突条壁18によって規制することができ、電極部の大きさを均一にそろえることができる。従って、電気特性のバラツキを抑えることができるとともに、多連電子部品では、隣り合った電極間でのショートの生起を防止することができる。
【００４０】
突条壁18の形成方法の他の実施例として、図４（ａ）に示すように、複数の互いに平行な第１分割溝２と、同第１分割溝２と直行する複数の互いに平行な第２分割溝３とを刻設した集合絶縁基板4b'であって、予め突条壁18の形成を行っていない同集合絶縁基板4b'を用いて行う方法がある。同集合絶縁基板4b'にも貫通孔6'を穿設している。
【００４１】
集合絶縁基板4b'に対して、図４（ｂ）に示すように、上部電極９及び下部電極10を形成した後に上部電極9,9間に抵抗体５を形成し、その後、抵抗体５を保護ガラス層11で被覆し、レーザーなどでトリミングすることによってトリミング溝12を刻設しながら抵抗値調整を行う。
【００４２】
抵抗値調整後、トリミング溝12を埋め戻すべく中間ガラス層13（図４（ｅ）参照）となるガラスペーストを印刷し、同中間ガラス層13を被覆するようにさらに被覆ガラス層14となるガラスペーストを印刷し、焼成することによって抵抗体５を封止する（図４（ｃ））。
【００４３】
この時、被覆ガラス層14となるガラスペーストの印刷と同時に、貫通孔6'を穿設したことによって突出状となっている電極端子用突部20に、上部電極９を横断し、第１分割溝２と略平行となるように線状にガラスペーストの印刷を行い、焼成することによって突条壁18'を形成している。
【００４４】
さらに、集合絶縁基板4b'の裏面側にも、電極端子用突部20部分に線状にガラスペーストを印刷し、焼成することによって突条壁18'を形成している。突条壁18'の形成は、被覆ガラス層14の成形時に行うのではなく、保護ガラス層11または中間ガラス層13の形成時に行ってもよい。また、ガラスペーストを用いるのではなく、耐熱性を有する樹脂を使用して形成してもよい。
【００４５】
その後、集合絶縁基板4b'を第１分割溝２に沿って分割し、図４（ｄ）に示すように棒状基板15b'とする。同棒状基板15b'の両側に、従来の技術の項で説明した電極塗布装置によって電極ペーストを塗布し、焼成することによって側面電極16とし、上部電極９と下部電極10とを電気的に接続する。
【００４６】
側面電極16となる電極ペーストの塗布においては、図４（ｅ）に示すように、突条壁18'により電極ペーストの伸延を防止することによって、電極ペーストの塗込み幅を同段差壁7'によって規制することができ、電極部の大きさを均一にそろえることができる。従って、電気特性のバラツキを抑えることができるとともに、多連電子部品では、隣り合った電極間でのショートの生起を防止することができる。
【００４７】
＜第３実施例（側面電極幅規制手段が凹条溝の場合）＞
図５は第３実施例のチップ抵抗器A3の製造工程を説明する説明図である。
【００４８】
同チップ抵抗器A3も、図５（ａ）に示すように、複数の互いに平行な第１分割溝２と、同第１分割溝２と直行する複数の互いに平行な第２分割溝３とを刻設した集合絶縁基板4cの状態で製造している。
【００４９】
本実施例でも、製造されるチップ抵抗器A3が、１つのチップ上に複数の抵抗体５を配設した多連チップ抵抗器であるので、隣り合った各抵抗体５の電極間部分に切欠部６を設けるべく、所用の位置に予め貫通孔6'を形成している。
【００５０】
さらに、本実施例では、側面電極幅規制手段となる凹状溝19,19を、予め集合絶縁基板4c両面に第１分割溝２と平行に凹設している。同凹状溝19,19の形成は、例えば、トリミングに使用するレーザーを用いて行ってもよいし、凹状溝19,19に相当する部分を打ち抜いたセラミックスシートを積層することによって形成してもよい。あるいは、凹状溝19,19以外の部分にガラスペーストを印刷し、焼成することにより、同凹状溝19 ,19以外の部分を盛り上げることによって形成してもよい。本実施例では、焼成前の集合絶縁基板4cを金型で押圧することによって凹状溝19,19を形成し、第１分割溝２及び第２分割溝３を刻設した後、焼成することによって凹状溝19,19の形成された集合絶縁基板4cとしている。
【００５１】
同集合絶縁基板4cに対して、図５（ｂ）に示すように、上部電極９及び下部電極10を形成して上部電極9,9間に抵抗体５を形成し、その後、抵抗体５を保護ガラス層11で被覆し、レーザーなどでトリミングすることによってトリミング溝12を刻設しながら抵抗値調整を行う。
【００５２】
抵抗値調整後、トリミング溝12を埋め戻すべく中間ガラス層13（図５（ｅ）参照）となるガラスペーストを印刷し、同中間ガラス層13を被覆するようにさらに被覆ガラス層14となるガラスペーストを印刷し、焼成することによって抵抗体５を封止する（図５（ｃ））。
【００５３】
中間ガラス層13及び被覆ガラス層14による抵抗体５の封止後、第１分割溝２に沿って集合絶縁基板4cを分割し、図５（ｄ）に示すように棒状基板15cとする。上述したように、棒状基板15cの両側部分には、両面に凹状溝19が形成されている。
【００５４】
この棒状基板15cの両側に、従来の技術の項で説明した電極塗布装置によって電極ペーストを塗布し、焼成することによって側面電極16とし、上部電極９と下部電極10とを電気的に接続するようにしている。
【００５５】
側面電極16となる電極ペーストの塗布においては、電極ペーストの伸延を凹状溝19によりうけとめることができるので、電極ペーストの塗込み幅を同凹状溝19によって規制することができ、電極部の大きさを均一にそろえることができる。従って、電気特性のバラツキを抑えることができるとともに、多連電子部品では、隣り合った電極間でのショートの生起を防止することができる。
【００５６】
上述してきた実施例の説明では、保護ガラス層11、中間ガラス層13、被覆ガラス層14,14'を全てガラスペーストを焼結させることによって構成しているが、封止用の樹脂を用い抵抗体５を封止するようにしてもよい。
【００５７】
【発明の効果】
本発明によれば、側面電極幅規制手段により棒状基板の長手方向側縁部に塗布する電極ペーストの塗込み幅を規制することによって、電極部を一定の大きさに揃えることができ、かつ、多連電子部品では、隣り合った電極部間でのショートの生起を防止することができる。
【００５８】
特に、側面電極幅規制手段を第１分割溝と略平行に配設することによって、電極ペーストの塗込み幅を全ての電極部においてほぼ一定に揃えることができるので、同電極部にめっきを施して形成した外部電極部の大きさを均一に揃えることができ、電子部品ごとの電気特性のバラツキを抑制することができる。
【００５９】
また、側面電極幅規制手段を段差壁、または、突条壁、または、凹条溝とすることによって、比較的簡単な構成で、確実に電極ペーストの塗込み幅を規制することができる。
【図面の簡単な説明】
【図１】第１実施例のチップ抵抗器の製造工程を説明する説明図である。
【図２】参考例のチップ抵抗器の製造工程を説明する説明図である。
【図３】第２実施例のチップ抵抗器の製造工程を説明する説明図である。
【図４】他の実施例のチップ抵抗器の製造工程を説明する説明図である。
【図５】第３実施例のチップ抵抗器の製造工程を説明する説明図である。
【図６】棒状基板側面への電極ペーストの塗布方法説明図である。
【図７】従来の電極ペーストの塗布方法によって棒状基板側面に電極ペーストを塗布した状態を示す説明図である。
【図１】
0004510235.tif 000002
【図２】
0004510235.tif 000003
【図３】
0004510235.tif 000004
【図４】
0004510235.tif 000005
【図５】
0004510235.tif 000006
【図６】
0004510235.tif 000007
【図７】
0004510235.tif 000008