(57)【特許請求の範囲】
【請求項１】
同期信号を受けて、前記同期信号のパルスの先端を除去するための切り取り回路と、第１および第２電位の間に互いに直列に接続された第１および第２抵抗と、前記第１抵抗に並列に接続され、前記切り取り回路からの同期信号を受ける制御電極を有するトランジスタとを含み、前記第１および第２抵抗の間の電位を出力するための出力回路と、を備え、
前記切り取り回路は、前記同期信号のバイアスを可変自在に調節するバイアス調節回路と、前記同期信号をクリップするクリッパと、を含む同期信号処理回路。
【請求項２】
前記バイアス調節回路は、第３および第４電位との間に互いに直列に接続された第３および第４抵抗を含み、前記第３および第４抵抗の間に前記同期信号が伝搬し、前記第３および第４抵抗は可変抵抗器を構成し、前記クリッパは、前記第３抵抗に並列に接続されたダイオードである請求項１記載の同期信号処理回路。
【請求項３】
前記バイアス調節回路は、第３および第４電位との間に互いに直列に接続された第３および第４抵抗と、前記第３および第４電位との間の電位差を可変自在に調節して出力する可変直流電圧源と、を含み、前記クリッパは、前記第３抵抗に並列に接続されたダイオードである請求項１記載の同期信号処理回路。
【請求項４】
前記第１抵抗および前記第２抵抗の少なくとも一方は可変抵抗器である請求項１から３までのいずれかに記載の同期信号処理回路。
【請求項５】
前記出力回路は、前記第１および第２電位との間の電位差を可変自在に調節して出力する出力電圧用の可変直流電圧源を含む請求項１から３までのいずれかに記載の同期信号処理回路。
【請求項６】
前記切り取り回路は、前記同期信号のパルスのうち、負のパルスの先端を除去するための負パルス用の切り取り回路と、前記同期信号のパルスのうち、正のパルスの先端を除去するための正パルス用の切り取り回路と、を含み、前記出力回路は、前記負パルス用の切り取り回路からの前記同期信号を受ける負パルス用の出力回路と、前記正パルス用の切り取り回路からの前記同期信号を受ける正パルス用の出力回路と、前記負パルス用の出力回路が出力する電圧と、前記正パルス用の出力回路が出力する電圧とを合成して出力する結合回路と、を含む請求項１から５までのいずれかに記載の同期信号処理回路。
【請求項７】
前記結合回路は、コンデンサで構成される請求項６記載の同期信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディスプレイモニタ等に用いられる同期信号（垂直同期信号または水平同期信号）を処理するための同期信号処理回路に関する。
【０００２】
【従来の技術】
図９は従来の同期信号処理回路の一例を示す回路図である。図９において、１は同期信号Ａが供給される入力端子、２は結合コンデンサ、３，４はスイッチング用のトランジスタ５のベースバイアスのための抵抗器（バイアス抵抗器）、６は抵抗器（ベース抵抗器）、７は抵抗器（コレクタ抵抗器）、８は整形された同期信号Ｆが出力される出力端子である。
【０００３】
次に動作について説明する。入力端子１に入力された同期信号Ａは結合コンデンサ２によって直流成分が除かれた後、抵抗器３，４によってバイアスがかけられ、抵抗器６を通してトランジスタ５のベースに加えられる。トランジスタ５のベースに入力された信号はトランジスタ５によって反転・波形整形され出力端子８に出力される。
【０００４】
【発明が解決しようとする課題】
従来の同期信号処理回路は、以上のように構成されていたので、図１０に示すように、ノイズを含んだ同期信号Ａが入力端子１に入力されたときには、出力端子８から出力される同期信号Ｆは図示のように、ノイズがトランジスタ５の閾値Ｖthを越えることがあるので、ノイズが十分に除去されないという問題点がある。このため、後段の回路（図示せず）がこのノイズ成分により誤動作してしまう。
【０００５】
本発明は、上記の問題点を解決するためになされたものであり、従来と比較してノイズをさらに除去できる同期信号処理回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】
本発明の請求項１に係る課題解決手段は、同期信号を受けて、前記同期信号のパルスの先端を除去するための切り取り回路と、第１および第２電位の間に互いに直列に接続された第１および第２抵抗と、前記第１抵抗に並列に接続され、前記切り取り回路からの同期信号を受ける制御電極を有するトランジスタとを含み、前記第１および第２抵抗の間の電位を出力するための出力回路とを備え、前記切り取り回路は、前記同期信号のバイアスを可変自在に調節するバイアス調節回路と、前記同期信号をクリップするクリッパとを含む。
【０００８】
本発明の請求項２に係る課題解決手段において、前記バイアス調節回路は、第３および第４電位との間に互いに直列に接続された第３および第４抵抗を含み、前記第３および第４抵抗の間に前記同期信号が伝搬し、前記第３および第４抵抗は可変抵抗器を構成し、前記クリッパは、前記第３抵抗に並列に接続されたダイオードである。
【０００９】
本発明の請求項３に係る課題解決手段において、前記バイアス調節回路は、第３および第４電位との間に互いに直列に接続された第３および第４抵抗と、前記第３および第４電位との間の電位差を可変自在に調節して出力する可変直流電圧源とを含み、前記クリッパは、前記第３抵抗に並列に接続されたダイオードである。
【００１０】
本発明の請求項４に係る課題解決手段において、前記第１抵抗および前記第２抵抗の少なくとも一方は可変抵抗器である。
【００１１】
本発明の請求項５に係る課題解決手段において、前記出力回路は、前記第１および第２電位との間の電位差を可変自在に調節して出力する出力電圧用の可変直流電圧源を含む。
【００１２】
本発明の請求項６に係る課題解決手段において、前記切り取り回路は、前記同期信号のパルスのうち、負のパルスの先端を除去するための負パルス用の切り取り回路と、前記同期信号のパルスのうち、正のパルスの先端を除去するための正パルス用の切り取り回路とを含み、前記出力回路は、前記負パルス用の切り取り回路からの前記同期信号を受ける負パルス用の出力回路と、前記正パルス用の切り取り回路からの前記同期信号を受ける正パルス用の出力回路と、前記負パルス用の出力回路が出力する電圧と、前記正パルス用の出力回路が出力する電圧とを合成して出力する結合回路とを含む。
【００１３】
本発明の請求項７に係る課題解決手段において、前記結合回路は、コンデンサで構成される。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１の同期信号処理回路を示す回路図である。図１において、１は同期信号（垂直同期信号または水平同期信号）が供給される入力端子、２１は結合コンデンサ、２２，２３はエミッタフォロワのトランジスタ２５のベースバイアスのための抵抗器（バイアス抵抗器）、２４はトランジスタ２５のベースに入力される同期信号の上部（正極性のパルス）のノイズを除去するためのダイオード（クリッパ）、２６は抵抗器（エミッタ抵抗器）、２７はトランジスタ２５のエミッタに出現する同期信号の振幅を制限する抵抗器（振幅制限抵抗器）、２８，２９は結合コンデンサ、３０，３１はエミッタフォロワのトランジスタ３３のベースバイアスのための抵抗器（バイアス抵抗器）、３２はトランジスタ３３のベースに入力される同期信号の下部（負極性のパルス）のノイズを除去するためのダイオード（クリッパ）、３４は抵抗器（エミッタ抵抗器）、３５はトランジスタ３３のエミッタに出現する同期信号の振幅を制限する抵抗器（振幅制限抵抗器）、３６は結合コンデンサ、８は整形された同期信号が出力される出力端子、Ｕ１，Ｄ１は同期信号を受けて、同期信号のパルスの先端を切り取って除去するための切り取り回路、Ｕ２，Ｄ２はノイズが除去された同期信号を出力するための出力回路、Ｍは出力回路Ｕ２，Ｄ２を結合する結合回路である。
【００１５】
切り取り回路Ｕ１は、結合コンデンサ２１、抵抗器２２，２３およびダイオード２４を含む。抵抗器２２および抵抗器２３は、電源（実施の形態１の電源は固定電源）およびグランド（第３，第４電位）の間に互いに直列に接続されている。ダイオード２４は、抵抗器２２に並列に接続されており、アノードが抵抗器２２および抵抗器２３の間に接続され、カソードが電源に接続されている。結合コンデンサ２１は、一端が入力端子１に接続され、他端が抵抗器２２および抵抗器２３の間に接続されている。
【００１６】
切り取り回路Ｄ１は切り取り回路Ｕ１と同じような構成である。すなわち、切り取り回路Ｄ１は、結合コンデンサ２９、抵抗器３１，３０およびダイオード３２を含む。抵抗器３１および抵抗器３０は、グランドおよび電源の間に互いに直列に接続されている。ダイオード３２は、抵抗器３１に並列に接続されており、カソードが抵抗器３１および抵抗器３０の間に接続され、アノードがグランドに接続されている。結合コンデンサ２９は、一端が入力端子１に接続され、他端が抵抗器３１および抵抗器３０の間に接続されている。
【００１７】
出力回路Ｕ２はトランジスタ２５、抵抗器２６および抵抗器２７を含む。抵抗器２７および抵抗器２６は、電源（実施の形態１の電源は固定電源）およびグランド（第１，第２電位）の間に互いに直列に接続されている。トランジスタ２５は抵抗器２７に並列に接続され（つまり、コレクタ電極が電源に接続され、エミッタ電極が抵抗器２７および抵抗器２６の間に接続されている）、ベース電極が抵抗器２２および抵抗器２３の間からの同期信号を受ける。
【００１８】
出力回路Ｄ２は出力回路Ｕ２と同じような構成である。すなわち、出力回路Ｄ２はトランジスタ３３、抵抗器３４および抵抗器３５を含む。抵抗器３５および抵抗器３４は、グランドおよび電源の間に互いに直列に接続されている。トランジスタ３３は抵抗器３５に並列に接続され（つまり、コレクタ電極がグランドに接続され、エミッタ電極が抵抗器３５および抵抗器３４の間に接続されている）、ベース電極が抵抗器３１および抵抗器３０の間からの同期信号を受ける。
【００１９】
結合回路Ｍは、結合コンデンサ２８および結合コンデンサ３６を含む。結合コンデンサ２８は、一端が抵抗器２７および抵抗器２６の間に接続され、他端が出力端子８に接続されている。一方、結合コンデンサ３６は、一端が抵抗器３５および抵抗器３４の間に接続され、他端が出力端子８に接続されている。
【００２０】
なお、回路の条件を次のように設定する。すなわち、電源の電圧＝５Ｖ、抵抗器２２の値：抵抗器２３の値＝２：３、抵抗器２６の値：抵抗器２７の値＝４：１、抵抗器３１の値：抵抗器３０の値＝２：３、抵抗器３４の値：抵抗器３５の値＝４：１とする。
【００２１】
また、入力端子１の同期信号をａ、トランジスタ２５のベース電極の同期信号をｂ、トランジスタ２５のエミッタ電極の同期信号をｃ、トランジスタ３３のベース電極の同期信号をｄ、トランジスタ３３のエミッタ電極の同期信号をｅ、出力端子８の同期信号をｆとする。
【００２２】
また、ダイオード２４，３２は、カソードとアノードとの間の電位差が０．７Ｖ以上になると、アノードとカソードとの間に電流が急激に流れ始める。トランジスタ２５，３３はエミッタとベースとの間の電位差が０．７以上になると、コレクタとエミッタとの間に電流が急激に流れ始める。
【００２３】
以上の回路の条件の場合、同期信号ｂの電位が４．７Ｖ（オン電位）以上になると、トランジスタ２５はオンすることになる。一方、同期信号ｄの電位が０．３Ｖ（オン電位）以下になると、トランジスタ３３はオンすることになる。
【００２４】
次に動作について図２および図３を用いて説明する。図２に示すような同期信号ａの正極性のパルスが入力端子１に入力された場合、入力される正極性のパルスの期間にあるノイズを切り取り回路Ｕ１が除去し、パルスの期間にあるノイズが除去された同期信号ｂから同期信号ｂのパルスの期間外にあるノイズを出力回路Ｕ２が除去する。
【００２５】
すなわち、同期信号は結合コンデンサ２１を通った後に抵抗器２２，２３によってバイアスがかけられるが、ダイオード２４によって同期信号ｂの上部約５．７Ｖ以上の部分（正極性のパルスの期間）はカットされる。したがって、この部分にあるノイズはここで除去される。
【００２６】
次に、同期信号ｂの電位がトランジスタ２５がオンする電位（上記のオン電位）を上回ると、トランジスタ２５がオンする。ここで、同期信号ｂのパルスがトランジスタ２５のベース電極に伝搬すると、同期信号ｂのパルスの先端の電位がオン電位を上回り、トランジスタ２５がオンする。これによって、抵抗器２７の両端が短絡することになるので、抵抗器２７と抵抗器２６との間の電位は電源側の電位（５Ｖ）になる。逆に、同期信号ｂのパルス以外がトランジスタ２５のベース電極に伝搬すると、同期信号ｂのパルス以外の電位がオン電位を下回り、トランジスタ２５がオフする。これによって、抵抗器２７の両端が開放することになるので、抵抗器２７と抵抗器２６との間の電位は低下してグランド側の電位（抵抗器２６と抵抗器２７との抵抗値によって決まる電位（４Ｖ））になる。これによって、このグランド側の電位よりも低い部分（正極性のパルスの期間以外）が除去される。よって、この部分にあるノイズはここで除去される。
【００２７】
以上のようにして、出力端子８には図２のような直流値は異なるが、同期信号ｃの波形が現れ、後段の回路（図示せず）に供給される。よって、後段の回路は、ノイズ成分による誤動作が生じない。
【００２８】
次に動作について図３を用いて説明する。図３に示すような同期信号ａの負極性のパルスが入力端子１に入力された場合、入力される負極性のパルスの期間にあるノイズを切り取り回路Ｄ１が除去し、パルスの期間にあるノイズが除去された同期信号ｄから同期信号ｄのパルスの期間外にあるノイズを出力回路Ｄ２が除去する。
【００２９】
すなわち、同期信号ａは結合コンデンサ２９を通った後に抵抗器３０，３１によってバイアスがかけられるが、ダイオード３２によって同期信号ｄの下部約−０．７Ｖ以下の部分（負極性のパルスの期間）はカットされる。したがって、この部分にあるノイズはここで除去される。
【００３０】
次に、同期信号ｄの電位がトランジスタ３３がオンする電位（既述のオン電位）を下回ると、トランジスタ３３がオンする。ここで、同期信号ｄのパルスがトランジスタ３３のベース電極に伝搬すると、同期信号ｄのパルスの電位がオン電位を下回り、トランジスタ３３がオンする。これによって、抵抗器３５の両端が短絡することになるので、抵抗器３５と抵抗器３４との間の電位はグランド側の電位（０Ｖ）になる。逆に、同期信号ｄのパルス以外がトランジスタ３３のベース電極に伝搬すると、同期信号ｄのパルス以外の電位がオン電位を上回り、トランジスタ３３がオフする。これによって、抵抗器３５の両端が開放することになるので、抵抗器３５と抵抗器３４との間の電位は上昇して電源側の電位（抵抗器３４と抵抗器３５との抵抗値によって決まる電位（１Ｖ））になる。これによって、この電源側の電位よりも高い部分（負極性のパルスの期間以外）が除かれる。よって、この部分にあるノイズはここで除去される。
【００３１】
以上のようにして、出力端子８には図３のような直流値は異なるが、同期信号ｅの波形が現れ、後段の回路に供給される。よって、後段の回路は、ノイズ成分による誤動作が生じない。
【００３２】
なお、図２の同期信号ｅに振幅１Ｖのパルスが生じているのは、同期信号ｃの振幅１Ｖのパルスが結合コンデンサ２８，３６（図１）を介して影響するためである。同様に、図３の同期信号ｃに振幅１Ｖのパルスが生じているのは、同期信号ｅの振幅１Ｖのパルスが結合コンデンサ３６，２８を介して影響するためである。
【００３３】
また、図２において、同期信号ｄのパルスの先端は、実際は５Ｖを上回ることになるが、動作に影響を与えないため、詳しく描いていない。同様に、図３において、同期信号ｂのパルスの先端は、実際は０Ｖを下回ることになるが、動作に影響を与えないため、詳しく描いていない。
【００３４】
また、従来の同期信号処理回路において、同期信号の正極性のパルスが入力される場合は抵抗器３，４の値を変えベースバイアスを下げることにより、従来の技術で説明した、後段の回路がノイズ成分により誤動作する問題点は解決するが、この場合、逆に、同期信号の負極性のパルスが入力される場合はベースバイアスを下げたことにより、ノイズ成分が除去されず、後段の回路がノイズ成分により誤動作が生じる。よって、例えば、パルスの正極性・負極性に応じて回路のベースバイアスを切り替えれば、ノイズが含まれた同期信号が入力されても正極性および負極性のノイズを除去することが考えられる。しかし、この場合は、ベースバイアスを切り替えるための制御を行わなければならない。一方、実施の形態１によれば、ノイズが含まれた同期信号が入力されても正極性および負極性のノイズを、ベースバイアスを切り替えるための制御を行うことなく、しかも、少ない素子数で、除去することができる。
【００３５】
以上のように、同期信号の正極性のパルスが入力された場合は、切り取り回路Ｕ１と出力回路Ｕ２とで構成される一連の正極性用のノイズ除去手段によってノイズを除去する。一方、同期信号の負極性のパルスが入力された場合は、切り取り回路Ｄ１と出力回路Ｄ２とで構成される一連の負極性用のノイズ除去手段によってノイズを除去する。そして、出力回路Ｕ２が出力する電圧の交流成分（正極性のパルス）と出力回路Ｄ２が出力する電圧の交流成分（負極性のパルス）とを結合回路Ｍが合成して出力する。出力回路Ｕ２および出力回路Ｄ２が出力する電圧はノイズが除去されているので、結合回路Ｍが出力する電圧もノイズが除去されている。このようにして、本発明の同期信号処理回路は、同期信号からノイズを除去する。
【００３６】
また、出力回路Ｕ２，Ｄ２の各々を２つの抵抗器と１つのトランジスタで構成することによって、実開平４−１０５７６４号公報と比較して素子数（抵抗器やトランジスタ）を減らすことができる。
【００３７】
実施の形態２．
図４は本発明の実施の形態２の同期信号処理回路を示す回路図である。
【００３８】
実施の形態２は、図４に示すように、図１の抵抗器２２，２３の代わりに可変抵抗器３７を用い、抵抗器３０，３１の代わりに可変抵抗器３８を用いる。図４のその他については、図１と同様である。
【００３９】
実施の形態２では、切り取り回路Ｕ１および切り取り回路Ｄ１はノイズが除去される電圧（ノイズ除去量）を変え得るために、同期信号のバイアスを可変自在に調節する可変抵抗器３７，３８を設けたことを特徴としている。結合コンデンサ２１、可変抵抗器３７および電源は正パルス用のバイアス調節回路を構成する。結合コンデンサ２９、可変抵抗器３８および電源は負パルス用のバイアス調節回路を構成する。
【００４０】
なお、可変抵抗器３７を抵抗３７ａ，３７ｂ（第３，第４抵抗）に分けて考える。抵抗３７ａおよび抵抗３７ｂの間には結合コンデンサ２１が接続され、同期信号が伝搬する。ダイオード２４は抵抗３７ａに並列に接続されることになる。同様に、可変抵抗器３８を抵抗３８ａ，３８ｂ（第３，第４抵抗）に分けて考える。抵抗３８ａおよび抵抗３８ｂの間には結合コンデンサ２９が接続され、同期信号が伝搬する。ダイオード３２は抵抗３８ａに並列に接続されることになる。
【００４１】
実施の形態２では、基本的に実施の形態１と同様であるが、可変抵抗器３７，３８を用いているため、可変抵抗器３７，３８によって調節された抵抗値に応じて正極性のパルスを有する同期信号または負極性のパルスを有する同期信号でそれぞれ除去すべき同期信号の上部あるいは下部（パルスの先端）の電圧を任意に調節することができる。また、可変抵抗器およびダイオードを用いて、少ない素子数でノイズ除去量を可変自在に調節可能な切り取り回路Ｕ１，Ｄ１を構成できる。
【００４２】
実施の形態３．
図５は本発明の実施の形態３の同期信号処理回路を示す回路図である。
【００４３】
実施の形態３は、図５に示すように、図１の抵抗器２７の代わりに可変抵抗器３９を用い、抵抗器３５の代わりに可変抵抗器４０を用いる。図５のその他については、図１と同様である。
【００４４】
実施の形態３では、出力回路Ｕ２および出力回路Ｄ２はノイズ除去量を変え得るために、抵抗値を可変自在に調節する可変抵抗器を設けたことを特徴としている。なお、図５では、図１の抵抗器２７，３５を可変抵抗器に代えた場合を示したが、抵抗器２７，２６の少なくとも一方、および抵抗器３５，３４の少なくとも一方を可変抵抗器に代えてもよい。
【００４５】
実施の形態３では、基本的に実施の形態１同様であるが、可変抵抗器３９，４０を用いているため、可変抵抗器３９，４０によって調節された抵抗値に応じて正極性のパルスを有する同期信号または負極性のパルスを有する同期信号でそれぞれ除去すべき同期信号の下部あるいは上部（同期信号のパルス以外）の電圧を任意に調節することができる。
【００４６】
実施の形態４．
図６は本発明の実施の形態４の同期信号処理回路を示す回路図である。
【００４７】
実施の形態４は、図６に示すように、図１の固定電源の代わりに、電源およびグランドの間の電位差を可変自在に調節して出力する可変直流電圧源４１，４２を用いる。図６のその他については、図１と同様である。
【００４８】
実施の形態４では、切り取り回路Ｕ１および切り取り回路Ｄ１はノイズ除去量を変え得るために、電源の電圧を可変自在に調節する可変直流電圧源４１，４２を設けたことを特徴としている。結合コンデンサ２１、抵抗器２２，２３および可変直流電圧源４１は正パルス用のバイアス調節回路を構成する。結合コンデンサ２９、抵抗器３１，３０および可変直流電圧源４２は負パルス用のバイアス調節回路を構成する。
【００４９】
実施の形態４では、基本的に実施の形態１と同様であるが、可変直流電圧源４１，４２を用いているため、可変直流電圧源４１，４２によって調節された直流電圧値に応じて正極性のパルスを有する同期信号または負極性のパルスを有する同期信号でそれぞれ除去すべき同期信号の上部あるいは下部（パルスの先端）の電圧を任意に調節することができる。
【００５０】
また、可変直流電圧源、抵抗器およびダイオードを用いて、少ない素子数で切り取り回路Ｕ１，Ｄ１を構成できる。
【００５１】
さらに、実施の形態２および４において、除去すべき同期信号の上部あるいは下部の電圧を調節することによって、同時に、出力回路Ｕ２，Ｄ２のベース電極のバイアス電位も調節することになる。よって、切り取り回路Ｕ１，Ｄ１において除去すべき同期信号のパルスの電圧を調節することに連動して、出力回路Ｕ２，Ｄ２において除去すべき同期信号のパルス以外の電圧を調節することも可能である。
【００５２】
実施の形態５．
図７は本発明の実施の形態５の同期信号処理回路を示す回路図である。
【００５３】
実施の形態５は、図７に示すように、図１の固定電源の代わりに、電源およびグランドの間の電位差を可変自在に調節して出力する出力電圧用の可変直流電圧源４３，４４を用いる。図７のその他については、図１と同様である。
【００５４】
実施の形態５では、出力回路Ｕ２および出力回路Ｄ２はノイズ除去量を変え得るために、電源の電圧を可変自在に調節する可変直流電圧源４３，４４を設けたことを特徴としている。
【００５５】
実施の形態５では、基本的に実施の形態１と同様であるが、可変直流電圧源４３，４４を用いているため、可変直流電圧源４３，４４によって調節された直流電圧値に応じて正極性のパルスを有する同期信号または負極性のパルスを有する同期信号でそれぞれ除去すべき同期信号の下部あるいは上部（同期信号のパルス以外）の電圧を任意に調節することができる。
【００５６】
まとめ．
なお、同期信号が正極性のパルスを含み、負極性のパルスを含まないと予め分かっている場合、負パルス用の切り取り回路Ｄ１および負パルス用の出力回路Ｄ２と結合回路Ｍとを省略し、逆に、同期信号が負極性のパルスを含み、正極性のパルスを含まないと予め分かっている場合、正パルス用の切り取り回路Ｕ１および正パルス用の出力回路Ｕ２と結合回路Ｍとを省略してもよい。
【００５７】
また、トランジスタ２５，３３はバイポーラトランジスタの他に、ＭＯＳトランジスタであってもよい。また、クリッパは図示のダイオードの他であってもよい。
【００５８】
さらに、実施の形態２から４までに述べた特徴を２つ以上選択して、実施の形態１に適用してもよい。
【００５９】
以上をまとめると、本発明の同期信号処理回路は、図８に示すように、同期信号を受けて、同期信号のパルスの先端を除去するための切り取り回路１００（図１等では、切り取り回路Ｕ１および切り取り回路Ｄ１で構成される）と、第１および第２電位（図１等では、電源およびグランド）の間に互いに直列に接続された第１および第２抵抗Ｒａ，Ｒｂ（図１等の出力回路Ｕ２では抵抗器２７および抵抗器２６であり、出力回路Ｄ２では抵抗器３５および抵抗器３４）、第１抵抗Ｒａに並列に接続され、切り取り回路１００からの同期信号を受ける制御電極を有するトランジスタＴｒ（図１等では、トランジスタ２５，３３）を含み、第１および第２抵抗Ｒａ，Ｒｂの間の電位を出力するための出力回路２００とを備えればよい。
【００６０】
【発明の効果】
請求項１に記載の発明によれば、切り取り回路によって、同期信号のうち、パルスのノイズを除去し、出力回路によって、同期信号のうち、パルス以外の部分のノイズを除去することができる。しかも、出力回路を２つの抵抗と１つのトランジスタで構成することによって、実開平４−１０５７６４号公報と比較して素子数を減らすことができる。また、請求項１に記載の発明によれば、同期信号のパルスの先端を除去する電圧を任意に調節することができる。
【００６２】
請求項２に記載の発明によれば、可変抵抗器およびダイオードを用いて、少ない素子数で同期信号のパルスの先端を除去する電圧を任意に調節できる切り取り回路を構成できる。
【００６３】
請求項３に記載の発明によれば、可変直流電圧源、第３，第４抵抗およびダイオードを用いて、少ない素子数で同期信号のパルスの先端を除去する電圧を任意に調節できる切り取り回路を構成できる。
【００６４】
請求項４に記載の発明によれば、可変抵抗器を用いて、同期信号のパルス以外の除去したいノイズの量を任意に調節できる出力回路を構成できる。
【００６５】
請求項５に記載の発明によれば、可変直流電圧源を用いて、同期信号のパルス以外の除去したいノイズの量を任意に調節できる出力回路を構成できる。
【００６６】
請求項６に記載の発明によれば、同期信号の正のパルス、負のパルスのどちらでもノイズを除去することができる。
【００６７】
請求項７に記載の発明によれば、コンデンサを用いて、少ない素子数で結合回路を構成できる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１の同期信号処理回路を示す回路図である。
【図２】  正極性同期信号が入力された場合の図１の回路における各部の信号波形を示す波形図である。
【図３】  負極性同期信号が入力された場合の図１の回路における各部の信号波形を示す波形図である。
【図４】  本発明の実施の形態２の同期信号処理回路を示す回路図である。
【図５】  本発明の実施の形態３の同期信号処理回路を示す回路図である。
【図６】  本発明の実施の形態４の同期信号処理回路を示す回路図である。
【図７】  本発明の実施の形態５の同期信号処理回路を示す回路図である。
【図８】  本発明の同期信号処理回路を示す回路図である。
【図９】  従来の同期信号処理回路を示す回路図である。
【図１０】  従来の同期信号処理回路の動作を説明するための波形図である。
【符号の説明】
１  入力端子、２  結合コンデンサ、３  抵抗器、４  抵抗器、５  トランジスタ、６  抵抗器、７  抵抗器、８  出力端子、２１  結合コンデンサ、２２  抵抗器、２３  抵抗器、２４  ダイオード、２５  トランジスタ、２６  抵抗器、２７  抵抗器、２８  結合コンデンサ、２９  結合コンデンサ、３０  抵抗器、３１  抵抗器、３２  ダイオード、３３  トランジスタ、３４  抵抗器、３５抵抗器、３６  結合コンデンサ、３７  可変抵抗器、３８  可変抵抗器、３９可変抵抗器、４０  可変抵抗器、４１  可変直流電圧源、４２  可変直流電圧源、４３  可変直流電圧源、４４  可変直流電圧源。
【図１】
0004404403.tif 000002
【図２】
0004404403.tif 000003
【図３】
0004404403.tif 000004
【図４】
0004404403.tif 000005
【図５】
0004404403.tif 000006
【図６】
0004404403.tif 000007
【図７】
0004404403.tif 000008
【図８】
0004404403.tif 000009
【図９】
0004404403.tif 000010
【図１０】
0004404403.tif 000011