(57)【特許請求の範囲】
【請求項１】
半導体の基板上に層間絶縁層を形成する段階と、
前記層間絶縁層をパタニングして前記基板の所定部位を露出させるストレージコンタクトホールを形成する段階と、
ストレージコンタクトホールが形成された前記基板の全面にバリヤー金属を蒸着して、前記層間絶縁層の上面及び前記ストレージコンタクトホールの表面にバリヤー層を形成する段階と、
前記バリヤー層上に白金族金属を蒸着して金属層を形成する段階と、
前記金属層を６５０℃の温度に加熱してリフローさせることによって、前記ストレージコンタクトホールを充填し、前記層間絶縁層上に所定の厚さを有するリフローされた金属層を形成する段階と、
前記リフローされた金属層とバリヤー層をパタニングして、金属層パターン及びバリヤー層パターンを含むストレージ電極パターンを形成する段階と、
前記金属層パターン上に誘電体膜を形成する段階と、
前記誘電体膜上にプレート電極を形成する段階を具備し、
前記金属層は白金で形成することを特徴とするキャパシタ製造方法。
【請求項２】
前記層間絶縁層は不純物がドープされない酸化物で形成することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項３】
前記バリヤー層はＴｉＮ、ＣｏＳｉ、ＴａＳｉＮ、ＴｉＳｉＮ、ＴａＳｉ、ＴｉＳｉ、Ｔａ及びＴａＮの中で選択されたいずれか一つで形成することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項４】
前記誘電体膜は（Ｂａ、Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３、Ｔａ２Ｏ５、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｒＴｉＯ３、ＳｒＢｉ２Ｔａ２Ｏ９、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３、Ｂｉ４Ｔｉ３０１２中選択されたいずれか一つで形成することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項５】
バリヤー層を形成する前記段階前、ストレージコンタクトホールの底面に基板との接触抵抗を減少させるための金属シリサイド層を形成する段階をさらに具備することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項６】
金属層を形成する前記段階前、前記バリヤー層と金属層の間にＩｒ、Ｒｕ、ＲｕＯ２及びＩｒＯ２の中で選択されたいずれか一つを使用した酸素拡散防止膜をさらに形成することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項７】
前記金属層は、１０００オングストローム〜２０００オングストロームの厚さで形成することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項８】
前記リフローは６５０℃の温度、大気圧下の窒素雰囲気で５分〜１時間実施することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項９】
バリヤー層を形成する前記段階前、ストレージコンタクトホールの一部を充填する導電性プラグを形成する段階をさらに具備することを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項１０】
導電性プラグを形成する前記段階は、
前記ストレージコンタクトホールを充填し、層間絶縁層上に一定の厚さを有する導電層を形成する段階と、
層間絶縁層上の前記導電層をエッチバックして除去する段階と、
ストレージコンタクトホールを充填する前記導電層の一部をオーバエッチングして除去する段階を具備することを特徴とする請求項９に記載のキャパシタ製造方法。
【請求項１１】
導電性プラグを形成する前記段階は、
前記ストレージコンタクトホールを充填し、前記層間絶縁層上に一定の厚さを有する導電層を形成する段階と、
層間絶縁層上の前記導電層を化学−機械的研磨して除去する段階と、
ストレージコンタクトホール内部の前記導電層の一部を、前記導電層と層間絶縁層の蝕刻選択比を調節した化学−機械的研磨を利用して除去する段階を具備したことを特徴とする請求項９に記載のキャパシタ製造方法。
【請求項１２】
金属層を形成する前記段階前、
前記バリヤー層がストレージコンタクトホール内にだけ形成されるように層間絶縁層の上面に形成された前記バリヤー層を除去する段階をさらに具備し、ストレージ電極パターンを形成する前記段階は、前記金属層だけをパタニングすることを特徴とする請求項１に記載のキャパシタ製造方法。
【請求項１３】
バリヤー層を形成する前記段階の前に、
前記ストレージコンタクトホールの一部を充填する導電性プラグを形成する段階をさらに具備することを特徴とする請求項１２に記載のキャパシタ製造方法。
【請求項１４】
半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層をパタニングして前記基板の所定部位を露出させるストレージコンタクトホールを形成する段階と、
前記ストレージコンタクトホールを充填する導電性プラグを形成した後、オーバエッチングして前記ストレージコンタクトホール上端部分の導電性プラグを所定の厚さで蝕刻する段階と、
蝕刻された前記ストレージコンタクトホールの上端を充填してその側面が露出されないバリヤー層パターンを形成する段階と、
前記層間絶縁層上に、ストレージ電極が形成される部分が開口されたエッチングストッパを形成する段階と、
エッチングストッパが形成された前記基板の全面に、白金族金属を蒸着して金属層を形成する段階と、
前記金属層を６５０℃の温度に加熱してリフローさせることにより、エッチングストッパにより開口された部分を充填し、前記エッチングストッパ上に所定の厚さを有するリフローされた金属層を形成する段階と、
前記リフローされた金属層を前記エッチングストッパが露出されるまで除去して金属層パターンを形成する段階と、
前記金属層パターン上に誘電体膜を形成する段階と、
前記誘電体膜上にプレート電極を形成する段階を具備し、
前記金属層は白金で形成することを特徴とするキャパシタ製造方法。
【請求項１５】
前記金属層は１０００オングストローム〜２０００オングストロームの厚さで形成することを特徴とする請求項１４に記載のキャパシタ製造方法。
【請求項１６】
前記金属層のリフローは、６５０℃の温度、大気圧下の窒素雰囲気で５分〜１時間行なうことを特徴とする請求項１４に記載のキャパシタ製造方法。
【請求項１７】
前記金属層パターンは、前記エッチングストッパが露出されるまで前記リフローされた金属層を化学−機械的研磨して形成することを特徴とする請求項１４に記載のキャパシタ製造方法。
【請求項１８】
金属層パターンを形成する前記段階後、
前記エッチングストッパを除去する段階をさらに具備して、前記誘電体膜が前記金属層パターンの上面及び側面に形成されるようにすることを特徴とする請求項１４に記載のキャパシタ製造方法。
【請求項１９】
層間絶縁層を形成する前記段階後、
層間絶縁層上に蝕刻防止層を形成する段階をさらに具備し、前記ストレージコンタクトホールは、前記蝕刻防止層及び層間絶縁層を次第に蝕刻して形成することを特徴とする請求項１４に記載のキャパシタ製造方法。
【請求項２０】
前記金属層は、前記蝕刻防止層が露出されるまで前記リフローされた金属層とエッチングストッパを全面エッチバックして形成することを特徴とする請求項１９に記載のキャパシタ製造方法。
【請求項２１】
前記エッチングストッパは酸化物で形成し、前記蝕刻防止層は窒化物で形成することを特徴とする請求項１９に記載のキャパシタ製造方法。
【請求項２２】
半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層をパタニングして前記基板の所定部位を露出させるストレージコンタクトホールを形成する段階と、
ストレージコンタクトホールが形成された前記基板の全面にバリヤー金属を蒸着して、前記層間絶縁層の上面及び前記ストレージコンタクトホールの表面にバリヤー層を形成する段階と、
前記バリヤー層上に、ストレージ電極が形成される部分が開口されたエッチングストッパを形成する段階と、
エッチングストッパが形成された前記基板の全面に、白金族金属を蒸着して金属層を形成する段階と、
前記金属層を６５０℃の温度に加熱してリフローさせることによって、エッチングストッパにより開口された部分とストレージコンタクトホールを充填し、前記エッチングストッパ上に所定の厚さを有するリフローされた金属層を形成する段階と、
前記リフローされた金属層を前記エッチングストッパが露出されるまで除去して金属層パターンを形成する段階と、
前記エッチングストッパを除去する段階と、
前記金属層パターンを蝕刻マスクとして前記バリヤー層をパタニングすることで前記金属層パターン下に制限されるバリヤー層パターンを形成する段階と、
前記金属層パターン上に誘電体膜を形成する段階と、
前記誘電体膜上にプレート電極を形成する段階を具備し、
前記金属層は白金で形成することを特徴とするキャパシタ製造方法。
【請求項２３】
前記金属層は１０００オングストローム〜２０００オングストロームの厚さで形成することを特徴とする請求項２２に記載のキャパシタ製造方法。
【請求項２４】
前記リフローは６５０℃の温度、大気圧下の窒素雰囲気で５分〜１時間実施することを特徴とする請求項２２に記載のキャパシタ製造方法。
【請求項２５】
前記金属層パターンは、前記エッチングストッパが露出されるまで前記リフローされた金属層を化学−機械的に研磨して形成することを特徴とする請求項２２に記載のキャパシタ製造方法。
【請求項２６】
バリヤー層を形成する前記段階前、
前記ストレージコンタクトホールの一部を充填する導電性プラグを形成する段階をさらに具備することを特徴とする請求項２２に記載のキャパシタ製造方法。
【請求項２７】
前記金属層パターンは、前記バリヤー層が露出されるまで前記リフローされた金属層とエッチングストッパを全面エッチバックして形成することを特徴とする請求項２２に記載のキャパシタ製造方法。
【請求項２８】
バリヤー層を形成する前記段階前に、前記ストレージコンタクトホールの一部を充填する導電性プラグを形成する段階をさらに具備することを特徴とする請求項２７に記載のキャパシタ製造方法。
【請求項２９】
半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層をパタニングして前記基板の所定部位を露出させるストレージコンタクトホールを形成する段階と、
ストレージコンタクトホールが形成された前記基板の全面にバリヤー金属を蒸着して、前記層間絶縁層の上面及び前記ストレージコンタクトホール表面にバリヤー層を形成する段階と、
層間絶縁層の上面に形成された前記バリヤー層を除去して、ストレージコンタクトホール表面に限られたバリヤー層パターンを形成する段階と、
前記層間絶縁層上に、ストレージ電極が形成される部分が開口されたエッチングストッパを形成する段階と、
エッチングストッパが形成された前記基板の全面に、白金族金属を蒸着して金属層を形成する段階と、
前記金属層を６５０℃の温度に加熱してリフローさせることによって、エッチングストッパにより開口された部分とストレージコンタクトホールを充填し、前記エッチングストッパ上に所定の厚さを有するリフローされた金属層を形成する段階と、
前記リフローされた金属層を前記エッチングストッパが露出されるまで除去して金属層パターンを形成する段階と、
前記金属層パターン上に誘電体膜を形成する段階と、前記誘電体膜上にプレート電極を形成する段階を具備し、
前記金属層は白金で形成することを特徴とするキャパシタ製造方法。
【請求項３０】
層間絶縁層を形成する前記段階後、
層間絶縁層上に蝕刻防止層を形成する段階をさらに具備し、前記ストレージコンタクトホールは、前記蝕刻防止層及び層間絶縁層を次第に蝕刻して形成することを特徴とする請求項２９に記載のキャパシタ製造方法。
【請求項３１】
金属層パターンを形成する前記段階後、
前記エッチングストッパを除去する段階をさらに具備して前記誘電体膜が前記金属層パターンの上面及び側面に形成されるようにすることを特徴とする請求項２９に記載のキャパシタ製造方法。
【請求項３２】
前記金属層パターンは、前記エッチングストッパが露出されるまで前記リフローされた金属層を化学−機械的に研磨して形成することを特徴とする請求項２９に記載のキャパシタ製造方法。
【請求項３３】
バリヤー層を形成する前記段階前、
前記ストレージコンタクトホールの一部を充填する導電性プラグを形成する段階をさらに具備することを特徴とする請求項３２に記載のキャパシタ製造方法。
【請求項３４】
前記金属層パターンは、前記蝕刻防止層が露出されるまで前記リフローされた金属層とエッチングストッパを全面エッチバックして形成することを特徴とする請求項２９に記載のキャパシタ製造方法。
【請求項３５】
バリヤー層を形成する前記段階前、前記ストレージコンタクトホールの一部を充填する導電性プラグを形成する段階をさらに具備することを特徴とする請求項３４に記載のキャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に白金族金属層の形成方法及びこれを用いたキャパシタ製造方法を提供する。
【０００２】
【従来の技術】
メモリセルの面積減少に従うセルキャパシタンス減少はメモリ装置の集積度の増加に深刻な障害要因になっているし、一般的に使われてきた窒化物／酸化物（以下、ＮＯ）またはタンタルオキシドのような誘電物質を以ては望みのセルキャパシタンスが確保し難い。従って、最近は（Ｂａ、Ｓｒ）ＴｉＯ３（以下「ＢＳＴ」という）やＰｂ（Ｚｒ、Ｔｉ）Ｏ３（以下「ＰＺＴ」という）のように、既存のＮＯに比べて誘電率が百倍以上高い高誘電物質を利用してキャパシタの誘電体膜を形成する方法に対する研究が進行されているが、この場合、電極物質として、耐酸化性に優れ、ＢＳＴまたはＰＺＴ薄膜元素と相互拡散が比較的少ない白金族金属またはその酸化物金属を利用することが最も望ましいことが知られている。
【０００３】
このような白金族金属またはその酸化物金属（以下、白金族金属に呼ぶ）でキャパシタ電極を形成する時には、白金族金属と、導電性プラグとして使用されるポリシリコンや基板シリコンとの反応を防止し、誘電体膜の蒸着時ソースとして用いられる酸素の拡散を防止するためのバリヤー層を必ず形成する必要がある。
図１（ａ）及び（ｂ）は、従来技術による白金を用いたキャパシタストレージ電極形成方法を説明するために示した断面図である。
【０００４】
図１（ａ）を参照すると、半導体基板１０の上に形成された絶縁層１２を部分的に蝕刻してストレージコンタクトホール１４を形成し、その結果物上にポリシリコンを蒸着した後エッチバックしてストレージコンタクトホール１４を充填する導電性プラグ１６を形成する。導電性プラグ１６が形成された結果物上にバリヤー層としてチタニウム窒化膜１８を形成し、チタニウム窒化膜１８の上に白金を蒸着して白金層２０を形成した後、その上に蝕刻マスクとして使われる酸化膜を形成しパタニングしてマスクパターン22を形成する。
【０００５】
図１（ｂ）を参照すると、前記マスクパターン２２を蝕刻マスクとして使用し、前記白金層２０及びチタニウム窒化膜１８を次第に蝕刻して白金層パターン２４及びバリヤー層パターン２６を形成する。引続き、前記マスクパターン２２を除去し、バリヤー層パターン２６及び白金層パターン２４よりなるストレージ電極２７が形成された基板上に、BSTまたはPZTを通常の方法、例えばスパッタリングまたはＭＯＣＶＤ方法で蒸着して誘電体膜２８を形成し、その上にプレート電極３０を形成する。
上記のように、BSTまたはPZTなどの高誘電物質を利用してキャパシタを形成すると、キャパシタンスの増加ができるが、その電極物質に用いられる白金族金属及びバリヤー層に用いられるチタニウム窒化膜により次のような問題が発生される。
【０００６】
第一に、誘電体膜の形成時、露出されたバリヤー層の側面に浸透される酸素の拡散によって半導体素子の電気的特性が低下する。白金層パターン２４の形成後、バリヤー層パターン２６の側面が露出された状態で誘電体膜２８を形成すると、バリヤー層パターン２６の側面から酸素が容易に広がる。特に、ＢＳＴやＰＺＴなどの高誘電体膜２８は高温及び酸素雰囲気で形成されるので、このような問題がさらに深刻に発生する。よってバリヤー層パターン２６の一部が酸化され、導電性プラグ１６とバリヤー層パターン２６またはバリヤー層パターン２６と白金層パターン２４の界面に絶縁層のチタニウム酸化膜（ＴｉＯ２、図示せず）が形成される。このチタニウム酸化膜は導電性プラグ１４、バリヤー層パターン２６及び白金層パターン２４よりなるストレージ電極の接触不良を誘発したりする。また、このチタニウム酸化膜によりバリヤー層パターン２６の酸素または金属原子の拡散防止機能が低下されてストレージ電極と半導体基板の間に漏洩電流が発生するようになる。
【０００７】
第二に、ストレージ電極、特に白金層パターン２４を厚く形成するべきであるのでパタニングが難しく、キャパシタが形成されない部分との段差が深化される。ストレージ電極の中で白金層パターン２４が薄く形成されると、酸素が白金層パターン２４を通過してバリヤー層パターン２６と結びつくことが防止できないので、通常白金層パターン２４を２０００オングストローム以上の厚さで形成するようになる。しかし、白金は非常に硬くて安定した耐熱性金属であるので、他の化学物質と反応し難いし、反応性イオン蝕刻方法のような乾式蝕刻により容易に蝕刻されない。従って、２０００オングストローム以上の厚さで形成する場合そのパタニングが非常に難しいし、キャパシタ周辺での段差が大きくなる。
【０００８】
第三に、白金と蝕刻選択比が大きいマスクを確保することが難しい。
通常的に、蝕刻マスクに使われるためには蝕刻しようとする物質層よりマスクに使われる物質の蝕刻率が低いべきである。しかし、言及したように、白金族金属の蝕刻が難しいので、これより低い蝕刻率を有する蝕刻マスクを確保することが非常に難しい。
【０００９】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、酸素拡散により発生されるストレージ電極の接触不良が防止できるキャパシタ製造方法を提供することである。本発明が達成しようとする他の技術的課題は、ストレージ電極形成の容易なキャパシタ製造方法を提供することである。本発明が達成しようとするまた他の技術的課題は、前記技術的課題及び他の技術的課題を達成するためのキャパシタ製造に使われうる白金族金属層の形成方法を提供することである。
【００１０】
【発明を解決するための手段】
前記課題を達成するために本発明は、ストレージコンタクトホールのような開口部が形成された半導体基板上に白金族金属層を約１０００オングストローム〜２０００オングストローム程度の厚さで形成し、この白金族金属層に約６５０℃以上の熱を加えてリフローさせることによって開口部を充填する。
【００１１】
このような白金族金属層のリフローをキャパシタのストレージ電極形成時に適用する。即ち、半導体基板上に形成された層間絶縁層を貫通して形成されたストレージコンタクトホールの内部にバリヤー層及び白金族金属層を形成した後、白金族金属層をリフローさせてストレージコンタクトホールを充填する。次いで、白金族金属層及びバリヤー層をパタニングして白金族金属層パターン及びバリヤー層パターンよりなるストレージ電極を形成する。一方、バリヤー層の形成前、ストレージコンタクトホールのアスペクト比を向上させるためにストレージコンタクトホール内部の一部を充填する導電性プラグを形成することもできる。
【００１２】
これにより、白金族金属層の厚さが、従来の場合に比べてストレージコンタクトホール内部に形成される厚さだけさらに厚くなる。結果的に、誘電体膜形成時、白金族金属層の表面またはバリヤー層の側面に浸透した酸素が、実際バリヤーの役割をする部分のバリヤー層と接触するための拡散距離が長くなる。従って、バリヤー層の酸化が抑制され、ストレージ電極の接触不良が防止される。また、層間絶縁層上に形成されるストレージ電極を厚くしなくてもいいので、従来に比べてパタニングが容易なだけでなく、キャパシタを形成しない部分との段差を減少させうる。
【００１３】
前記課題を達成するために、本発明は、また、層間絶縁層を貫通して形成されたストレージコンタクトホール内部を充填する導電性プラグとバリヤー層を形成する。層間絶縁層上にストレージ電極が形成される部分が開口されたエッチングストッパを形成し、白金族金属層を形成した後リフローさせて開口された部分を充填する。その後、化学-機械的ポリシング(以下CMP)または全面エッチバックで層間絶縁層上の白金族金属層を除去し、エッチングストッパを除去することによって、白金族金属層パターン及びバリヤー層パターンで構成されたストレージ電極を形成する。
【００１４】
蝕刻マスクを使用せず、CMPまたは全面エッチバックを通じて白金族金属層パターンが形成できるので、白金族金属層と蝕刻選択比が大きいマスクを確保する難しさがない。
【００１５】
一方、言及された工程を適切に組み合せることによっても前記課題が達成できる。即ち、層間絶縁層上部及び層間絶縁層を貫通して形成されたストレージコンタクトホール内部にバリヤー層を形成する。この時、言及したように、バリヤー層形成前、ストレージコンタクトホールのアスペクト比の向上のためにストレージコンタクトホールの一部を充填する導電性プラグを形成することもできる。次に、層間絶縁層の上部に形成されたバリヤー層上にストレージ電極が形成される部分が開口されたエッチングストッパを形成し、白金族金属層を形成した後リフローさせで開口された部分とストレージコンタクトホールを充填する。以後、ＣＭＰまたは全面エッチバックで層間絶縁層上の白金族金属層を除去し、エッチングストッパを除去することによって、白金族金属層パターンを形成し、白金族金属層パターンをマスクでバリヤー層をパタニングしてストレージ電極を形成する。これにより、ストレージコンタクトホール内部に形成される厚さだけに白金族金属層の厚さがさらに厚くなって、ストレージ電極の接触不良が防止されるだけでなく、蝕刻マスクがなくても白金族金属層パターンが形成できる。
【００１６】
【発明の実施の形態】
以下、添付した図面を参照して本発明をより詳細に説明する。
本発明によるキャパシタ製造方法の実施の形態を説明する前に、この実施の形態で用いられる白金族金属層形成方法を図２（ａ）乃至図２（ｂ）を参照して説明する。
図２（ａ）は 白金層４４を形成する段階を示した断面図であって、半導体基板４０の上に絶縁層４２を形成し、この絶縁層４２を部分的に蝕刻して開口部４３を形成した後、その結果物の全面に白金族金属、例えば白金をスパッタ方法を蒸着して白金層４４を形成する。この時、前記白金層４４は所定の厚さ、例えば１０００オングストローム〜２０００オングストロームの厚さで形成し、前記白金以外にルテニウム、イリジウム、ロジウム、オスミウム、ルテニウム酸化物、イリジウム酸化物などが使用できる。
【００１７】
図２（ｂ）は、リフローされた白金層４６を形成する段階を示した断面図であって、白金層４４が形成された前記結果物を炉（例えば通常の石英チューブ）に投入して前記白金層４４をリフローさせることによって、前記開口部４３を充填すると同時にその表面が平坦化された白金層４６を得る。ここで、前記白金層４４のリフローは６５０℃以上の温度、例えば約６５０℃〜９００℃の温度と窒素雰囲気で約５分〜１時間実施することが望ましい。
【００１８】
このような白金族金属のリフローを用いた白金族金属層形成方法は色々と応用ができるが、特にキャパシタのストレージ電極形成時これを適用するとバリヤー層の側面を通じて浸透される酸素の拡散によるストレージ電極の接触不良防止または、ストレージ電極の形成が容易になるなどの利点が発生する。これを第１の実施の形態乃至第１４の実施の形態を通じて説明する。
【００１９】
図３（ａ）から（ｃ）及び図４（ａ）〜（ｃ）は本発明によるキャパシタ製造方法の第１の実施の形態を説明するために示した断面図である。
図３（ａ）はストレージコンタクトホール５４を形成する段階を示した断面図であって、半導体基板５０の上に絶縁物、例えば不純物がドープされない酸化物（以下「USG」という。）を蒸着して層間絶縁層５５を形成し、これを通常の方法でパタニングして前記基板５０の所定部分を露出させるストレージコンタクトホール５４を形成する。
【００２０】
図３（ｂ）は、バリヤー層６０を形成する段階を示した断面図であって、ストレージコンタクトホール５４が形成された前記基板の全面に、バリヤ金属、例えばチタニウム窒化物を化学気相蒸着法で蒸着してバリヤー層６０を形成する。前記バリヤー層６０は従来とは違い、導電性プラグ（図１の１６参照）を形成しない状態で蒸着されるので、前記層間絶縁層５５の上面だけでなく前記ストレージコンタクトホール５４の内面全体に形成される。また、前記バリヤー層６０は、チタニウム窒化物を含む耐火金属、例えばＴｉＮ、ＣｏＳｉ、ＴａＳｉＮ、ＴｉＳｉＮ、ＴａＳｉ、ＴｉＳｉ、Ｔａ、ＴａＮ中いずれか一つで形成されたり、白金族金属の酸化物で形成できる。
【００２１】
一方、バリヤー層６０を形成する前に、シリコン基板とのオームコンタクトを形成してストレージ電極の接触抵抗を減少させることができるように、基板表面に金属シリサイド層、例えばチタニウムシリサイド層を形成することが望ましい。このチタニウムシリサイド層はチタニウムを蒸着した後アニール工程を通じて形成できる。この時、チタニウムの代わりにシリコン基板とシリサイドが形成できる物質、例えば窒化タングステンとか、タングステンも使用できる。
【００２２】
図３（ｃ）は、白金層６５を形成する段階を示した断面図であって、前記バリヤー層６０の上にストレージ電極に使われる白金族金属、例えば白金をスパッタリング方法で蒸着して白金層６５を形成する。
前記白金層６５は所定の厚さ、例えば１０００オングストローム〜２０００オングストロームの厚さで形成するのが望ましいし、前記白金の代わりにルテニウム、イリジウム、ロジウム、オスミウム及びこの酸化物中いずれか一つが使用できる。
【００２３】
前記白金層６５の形成前、前記バリヤー層６０と白金層６５との間に前記白金層を通過する酸素の拡散防止を目的とする酸素拡散防止膜(図示せず)がさらに形成でき、この酸素拡散防止膜としてIr、Ru、RuO2、IrO2またはこれが積層して形成された物質層が使われることができる。
【００２４】
図４（ａ）は、前記白金層（図３（ｃ）の６５）をリフローする段階を示す断面図であって、白金層６５が形成された前記結果物を炉、例えば石英チューブに投入し熱を加えて前記白金層６５をリフローさせることによって、前記ストレージコンタクトホール５４を充填とその表面が平坦化された白金層７０を得る。
前記リフローは、図２（ｂ）を参照して説明したように６５０℃以上の温度、望ましくは約６５０℃〜９００℃の温度で遂行する。また、大気圧下の窒素雰囲気で約５分〜１時間実施することが望ましい。
【００２５】
前記リフローにより平坦化された白金層７０と半導体基板５０は、ストレージコンタクトホール５４の底面でバリヤー層６０を通して接触するようになる。従来の場合、導電性プラグ（図１（ｂ）の１６）と白金層パターン（図１（ｂ）の２４）の間のストレージコンタクトホール５４の上端に備わったが、本発明の第１の実施の形態ではバリヤー層６０がストレージコンタクトホール５４の底面に備わる。
図４（ｂ）は、ストレージ電極８２を形成する段階を示す断面図であって、前記平坦化された白金層７０の上に絶縁物、例えば酸化物を５０００オングストローム以上の厚さで蒸着して蝕刻マスクに使われるマスク層を形成し、これをパタニングしてマスクパターン（図示せず）を形成する。引続きこのマスクパターンを利用して、前記平坦化された白金層（図４（ａ）の７０）及びバリヤー層（図４（ａ）の６０）を次第に蝕刻することによって、白金層パターン７５及びバリヤー層パターン８０よりなるストレージ電極８２を形成する。
【００２６】
このように形成されたストレージ電極８２によると、ストレージコンタクトホール５４の底部に形成されたバリヤー層パターン８０と白金層パターン７５の上部表面が充分の距離(ストレージコンタクトホールの深さと白金層パターン及びバリヤー層パターンの厚さを合せた距離)が維持できる。即ち、以後の誘電体膜形成時用いられる酸素が、白金層パターン７５を通過してストレージコンタクトホールの底面に形成されたバリヤー層パターン８０と結びつくことが防止できる
。
【００２７】
結果的に、層間絶縁膜５５の上部に形成される白金層パターン７５を厚く形成しなくても、酸素が白金層を通過してバリヤー層と結びつくことが防止される。
さらに、バリヤー層の側面に酸素が浸透してもストレージコンタクトホール底面に到達するための拡散距離が長くて、酸素拡散によるチタニウム酸化膜の形成が抑制できる。
【００２８】
図４（ｃ）は、誘電体膜８５及びプレート電極９０を形成する段階を示す断面図であって、ストレージ電極８２が形成された前記基板上に誘電物質、例えばＢＳＴをスパッタリングまたはＭＯＣＶＤ方法で蒸着して誘電体膜８５を形成し、その上にプレート電極９０を形成することによってキャパシタを完成する。ＢＳＴの代わりに使われうる誘電物質には、Ｔａ２Ｏ５、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｒＴｉＯ３、ＰＺＴ、ＳｒＢｉ２Ｔａ２Ｏ９、（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３、Ｂｉ４Ｔｉ３Ｏ１２などがあり、この物質中一つ以上を組み合せて使用することもできる。
【００２９】
前記本発明によるキャパシタ製造方法の第１の実施の形態によれば、導電性プラグを形成しないで白金層をリフローさせてストレージコンタクトホールを充填する。これにより、白金層パターン７５の表面及びバリヤー層パターン８０の側面を通じて拡散される酸素が、ストレージコンタクトホールの底面に形成されたバリヤー層と接触されるために拡散されるべき距離が長くなる。従って、バリヤー層の酸化が抑制でき、結果的にストレージ電極の接触不良とか、酸素または金属原子の拡散防止機能低下による漏洩電流などが防止されるので、半導体素子の電気的特性が低下しない。また、ストレージ電極を厚く形成しなくても良いので、従来に比べてパタニングが容易なだけでなくキャパシタが形成されない部分との段差を減少させうる。
【００３０】
図５（ａ）及び図５（ｂ）は本発明によるキャパシタ製造方法の第２の実施の形態を説明するために示した断面図である。第２の実施の形態はストレージコンタクトホール５４の一部を充填する導電性プラグ５７を形成することを除いては前記第１の実施の形態と同一である。
【００３１】
図５（ａ）は、導電性プラグ５７及びバリヤー層６０を形成する段階を示した断面図であって、層間絶縁層５５をパタニングしてストレージコンタクトホール５４を形成する段階（図３（ａ）参照）までは、前記第１の実施の形態と同一に進行した後、ストレージコンタクトホールが形成された結果物全面に導電物、例えばポリシリコンを蒸着して前記ストレージコンタクトホール５４を充填し、前記層間絶縁層５５の上に一定の厚さを有する導電層を形成する。
【００３２】
その後、前記導電層の一部を除去して前記ストレージコンタクトホールを一定の深さで満たす導電性プラグ５７を形成する。引続き、導電性プラグ５７が形成された基板全面に、第１の実施の形態と同じ方法でバリヤー層６０を形成する。
前記導電性プラグ５７は、導電層形成後エッチバック工程を遂行して層間絶縁層５５の上の導電層を除去した後、ストレージコンタクトホール５４を充填している前記導電層をオーバエッチングして形成できる。
【００３３】
この時、前記エッチバック工程の代わりに、CMP工程を遂行して層間絶縁層55の上の導電層を除去し、CMP工程の除去比を調節して導電層と層間絶縁層の蝕刻選択比を調節することによって、ストレージコンタクトホール５４の一部を満たす前記導電性プラグ５７を形成することもできる。
【００３４】
図５（ｂ）は、ストレージ電極８２、誘電体膜８５及びプレート電極９０よりなるキャパシタを形成する段階を示した断面図であって、導電性プラグ５７が形成された前記結果物上に、図３（ｃ）乃至図４（ｂ）に示したことと同じ方法で白金層パターン７５及びバリヤー層パターン８０よりなるストレージ電極８２を形成する。
その後、ストレージ電極８２が形成された基板上に、誘電体膜８５及びプレート電極９０を形成することによってキャパシタを完成する。
前記導電性プラグ５７がストレージコンタクトホールを充填する程度、即ち導電性プラグ５７の厚さは、ストレージコンタクトホールのアスペクト比を考えて決定するが、例えばストレージコンタクトホールのアスペクト比が大きい場合、前記導電性プラグ５７の厚さが厚いことが望ましい。
【００３５】
このようにストレージコンタクトホールの一部を導電性プラグで充填する本発明の第２の実施の形態は特に、ストレージコンタクトホールのアスペクト比が大きい場合に有利である。
図６（ａ）及び図６（ｂ）は、本発明によるキャパシタ製造方法の第３の実施の形態を説明するために示した断面図である。第３の実施の形態はバリヤー層（図３（ｂ）の６０）の形成後、ストレージコンタクトホール５４の内部を除いた領域に形成されたバリヤー層を除去することを除いては前記第１の実施の形態と同一である。
【００３６】
図６（ａ）は、バリヤー層パターン５８を形成する段階を示した断面図であって、図３（ａ）及び図３（ｂ）に示したように、ストレージコンタクトホール５４及びバリヤー層６０を形成する段階まで、前記第１の実施の形態と同一に進行する。次にCMP工程またはエッチバック工程で層間絶縁膜５５の上に形成されたバリヤー層を除去することによって、ストレージコンタクトホール５４の内部に限られたバリヤー層パターン５８を形成する。
図６（ｂ）は、ストレージ電極８２、誘電体膜８５及びプレート電極９０を形成する段階を示した断面図であって、バリヤー層パターン５８が形成された前記結果物上に、図３（ｃ）乃至図４（ｂ）に示したことと同じ方法で白金層形成、リフロー及びパターニング工程を経て、白金層パターン７５及びバリヤー層パターン５８よりなるストレージ電極８２を形成する。
【００３７】
その後、ストレージ電極８２が形成された基板上に、誘電体膜８５及びプレート電極９０を形成することによってキャパシタを完成する。
前記本発明の第３の実施の形態によれば、バリヤー層パターン５８がストレージコンタクトホールの内部に限られて形成されるので、誘電体膜８５の形成時バリヤー層パターンの側面が露出されない。従って、バリヤー層の酸化抑制にもっと有利である。
図７（ａ）及び図７（ｂ）は本発明によるキャパシタ製造方法の第４の実施の形態を説明するために示した断面図である。第４の実施の形態はストレージコンタクトホール５４の一部を充填する導電性プラグ５７を形成することを除いては、前記第３の実施の形態と同一である。
【００３８】
図７（ａ）を参照すると、前記第２の実施の形態（図５（ａ）参照）でのようにストレージコンタクトホールの一部を充填する導電性プラグ５７を形成した後、導電性プラグ５７が形成された前記基板の全面にバリヤー層を形成し、前記第３の実施の形態（図６（ａ）参照）のように、CMP工程またはエッチバック工程で層間絶縁膜５５の上に形成されたバリヤー層を除去することによって、ストレージコンタクトホール５４の内部に限られたバリヤー層パターン５８を形成する。図７（ｂ）は、ストレージ電極８２、誘電体膜８５及びプレート電極９０を形成する段階を示した断面図であって、前記第３の実施の形態（図６（ｂ）参照）と同じ方法で進行してストレージ電極８２、誘電体膜８５及びプレート電極９０よりなるキャパシタを完成する。
【００３９】
本発明の第４の実施の形態は、導電性プラグ５７でストレージコンタクトホール５４の一部を充填するので、第２の実施の形態と同じように、ストレージコンタクトホールのアスペクト比が大きい場合に有利で、またバリヤー層パターン５８がストレージコンタクトホール内部に限定されて形成されるので第３の実施の形態と同じように、誘電体膜８５の形成時バリヤー層パターン５８の側面が露出されない。
【００４０】
以上説明したように、前記第１乃至第４の実施の形態は全て白金をリフローさせてストレージコンタクトホールの全体または一部を充填する白金層パターンを形成することによって、白金層パターン表面と、白金層パターンとバリヤー層パターンが接触する境界面、またはバリヤー層パターンとシリコン基板（または導電性プラグ）が接触する境界面が距離を十分に維持できる。従って、従来とは違い白金層を厚く形成しなくても、酸素が白金層を通過してバリヤー層と結びつくことが防止されうるだけでなく、バリヤー層の側面に酸素が浸透してもその拡散距離が長くなるので、バリヤー層パターンと白金層パターン界面に酸素拡散による酸化膜、例えばチタニウム酸化膜の形成が抑制できる。
【００４１】
一方、白金層パターンを形成するための蝕刻マスクには、白金に比べて蝕刻率が低い物質を使用するべきであることが望ましいが、言及したように白金が非常に硬い耐熱性金属であるので、白金より蝕刻率が低いマスクを確保し難い。しかし、本発明のような白金リフローを利用すれば、蝕刻マスクを使用しなくても白金パターンが形成できるが、これを第５の実施の形態及び第６の実施の形態を参照して説明する。
【００４２】
図８（ａ）乃至図８（ｃ）は、本発明によるキャパシタ製造方法の第５の実施の形態を説明するために示した断面図である。
図８（ａ）はストレージコンタクトホール５４を形成する段階を示した断面図であって、半導体基板５０の上に絶縁物、例えば不純物がドープされない酸化物（以下「USG」という）と窒化物を次第に蒸着して層間絶縁層５５及び蝕刻防止層５６を形成し、これを通常の方法でパタニングして前記基板５０の所定部分を露出させるストレージコンタクトホール５４を形成する。
【００４３】
前記蝕刻防止層５６は、以後形成されるエッチングストッパ（図８（ｃ）の６３）のパタニング時、前記層間絶縁層55が蝕刻されることを防止するために形成することであって、エッチングストッパが前記層間絶縁層５５に対して蝕刻選択比が大きい物質よりなる場合、前記蝕刻防止層56を形成しない場合もありうる。
図８（ｂ）は、導電性プラグ５７及びバリヤー層パターン５９を形成する段階を示した断面図であって、前記導電性プラグ５７は、前記第２の実施の形態（図５（ａ）参照）から説明されたことと同じように、ストレージコンタクトホール５４が形成された基板全面に導電物、例えば不純物がドープされたポリシリコンを蒸着してストレージコンタクトホール５４を充填する導電層を形成した後、エッチバックまたはCMP工程を経て平坦化し、ストレージコンタクトホール内部に形成された導電層の一部をオーバエッチングして形成する。
【００４４】
この時オーバエッチングされる深さは、以後形成されるバリヤー層の厚さと同一にすることが望ましい。引続き、導電性プラグ５７が形成された基板全面にバリヤー金属、例えばチタニウム窒化物を化学気相蒸着法で蒸着した後、前記蝕刻防止層５６が露出されるまで蝕刻することによって、前記導電性プラグ５７の上にバリヤー層パターン５９を形成する。前記バリヤー金属としてチタニウム窒化物以外に、第１の実施の形態から言及された耐火金属が使われうり、オームコンタクト形成のための金属シリサイド層がバリヤー層パターン５９と導電性プラグ５７の間に形成できる。
【００４５】
前記バリヤー層パターン５９は、導電性プラグ５７のオーバエッチングにより開口されたストレージコンタクトホール５４の上端を充填するように形成されるので、その側面が露出されない。
図８（ｃ）はエッチングストッパ６３及び白金層６５を形成する段階を示した断面図であって、蝕刻防止層５６及びバリヤー層パターン５９の上に、白金との湿式蝕刻選択比が大きい物質、例えば酸化物を蒸着した後パタニングして、ストレージ電極が形成される部分が開口されたエッチングストッパ６３を形成する。
次に、エッチングストッパ６３が形成された基板上にストレージ電極に使われる白金族金属、例えば白金を蒸着して白金層６５を形成する。前記白金層６５は、前記第１の実施の形態（図３（ｃ）参照）と同じように１０００〜２０００オングストロームの厚さで形成されることが望ましいし、例えばスパッタリング方法で形成できる。
【００４６】
図９（ａ）は、前記白金層65をリフローする段階を示した断面図であって、前記第１の実施の形態と同じ方法を利用して前記白金層６５をリフローすることによって、前記エッチングストッパ６３により開口された部分を充填しその表面が平坦化された白金層７０を得る。
図９（ｂ）は、ストレージ電極８２を形成する段階を示した断面図であって、前記エッチングストッパ６３が露出されるまで前記平坦化した白金層７０に対するCMP工程を遂行することによって白金層パターン７５を形成する。従って、白金層パターン７５及びバリヤー層パターン５９よりなるストレージ電極８２が形成される。
【００４７】
このようにCMP工程を利用して白金層パターン７５を形成するので、従来とは違く蝕刻マスクが要らない。
図９（ｃ）は、誘電体膜８５及びプレート電極９０を形成する段階を示した断面図であって、ストレージ電極８２が形成された基板上に誘電物、例えばBSTまたはPZTを例えばスパッタリング方法に蒸着して誘電体膜８５を形成する。引続き、前記誘電体膜８５の上にプレート電極９０を形成することによってキャパシタを完成する。
【００４８】
この時、示したように前記誘電体膜８５及びプレート電極９０は、前記エッチングストッパ６３を除去しない状態で形成されるので、ストレージ電極の上面だけキャパシタで作用する。
これと違い、図１０に示したように誘電体膜８５の形成前前記エッチングストッパ６３をエッチング液、例えばBOE(Buffered Oxide Etchant)を利用して除去し、その結果物全面に誘電物、例えばBSTまたはPZTを化学気相蒸着法で蒸着して誘電体膜８５を形成することもできる。このようにしてストレージ電極の有効表面積の増加によるキャパシタンス上昇効果が期待できる。
【００４９】
図１１（ａ）から図１１（ｃ）までは、本発明によるキャパシタ製造方法の第６の実施の形態を説明するために示した断面図である。第６の実施の形態は前記平坦化した白金層７０をCMPする代わりに、全面エッチバックして白金層パターンを形成することを除いては前記第５の実施の形態と同一である。
図１１（ａ）は、平坦化した白金層７０を形成する段階を示したことであって、第５の実施の形態の図８（ａ）乃至図８（ｃ）に示したことと同じ方法で進行して、平坦化した白金層７０を得る。
【００５０】
図１１（ｂ）は、白金層パターン７６を形成する段階を示した断面図であって、平坦化された白金層７０をＣＭＰして白金層パターン（図９（ｂ）の７５）を形成する第５の実施の形態とは違い、平坦化された白金層７０及びエッチングストッパ６３を全面エッチバックした。この時、酸化物よりなるエッチングストッパ６３の蝕刻速度が平坦化された白金層７０のそれよりずっと早いので、前記エッチバックを前記蝕刻防止層５６が露出されるまで進行すると、図１０に示したようにその上端の角が削られた形態の白金層パターン７６が形成される。
【００５１】
従って、第５の実施の形態でCMP工程後、エッチングストッパ６３を除去する工程を経て白金層パターン（図１１の７５参照）を形成することとは違い、全面エッチバックを通じて白金層パターン７６の形成とエッチングストッパ６３の除去ができるので製造工程の単純化が可能である。
図１１（ｃ）は、誘電体膜８５及びプレート電極９０を形成する段階を示した断面図であって、バリヤー層パターン５９及び白金層パターン７６よりなるストレージ電極８２の上に、誘電体膜８５及びプレート電極９０を形成してキャパシタを完成する。
【００５２】
以上説明したように、前記第５及び第６の実施の形態によれば、その一部分が開口されたエッチングストッパ６３を形成し、白金を蒸着した後リフローさせて、エッチングストッパの開口された部分を充填し、ＣＭＰまたは全面エッチバック工程を遂行して白金層パターンを形成する。従って白金層パターン７５を形成するための蝕刻マスクが必要ないし、従来より容易な方法で白金層パターン７５が形成できる。一方、言及した本発明の目的は、前記第１から第６の実施の形態までを二つ以上組み合せることにより達成でき、これを第７から第１４までの実施の形態を通じて説明する。
【００５３】
図１２（ａ）〜（ｃ）及び図１３（ａ）・（ｂ）は、本発明によるキャパシタ製造方法の第７の実施の形態を説明するために示した断面図である。第７の実施の形態は、第１の実施の形態（図３（ａ）乃至図４（ｃ）参照）と第５の実施の形態（図８（ａ）から（ｃ）及び図９（ａ）から（ｃ）参照）を組み合せたものであって、バリヤー層をストレージコンタクトホール内部の全面に形成し（第１の実施の形態）、蝕刻マスクなく白金層パターンを形成すること（第５の実施の形態）を特徴とする。
【００５４】
図１２（ａ）は、バリヤー層６０及びエッチングストッパ６３を形成する段階を示した断面図であって、第１の実施の形態の図３（ａ）及び図３（ｂ）に示したように、半導体基板５０の上に層間絶縁層５５、ストレージコンタクトホール５４及びバリヤー層６０を形成した後、第５の実施の形態の図８（ｃ）に示したようにストレージ電極が形成される部分が開口されたエッチングストッパ６３を形成する。
【００５５】
図１２（ｂ）は、白金層６５を形成する段階を示した断面図であって、エッチングストッパ６３が形成された基板全面に白金層６５を形成する。
図１２（ｃ）は、平坦化された白金層７０を形成する段階を示した断面図であって、前記白金層６５を第１の実施の形態のようにリフローさせることによって、ストレージコンタクトホール５４及びエッチングストッパ６３により開口された部分を充填する。
【００５６】
図１３（ａ）は、白金層パターン７５を形成する段階を示した断面図であって、前記エッチングストッパ６３が露出されるまで平坦化工程、例えばCMP工程を遂行して白金層パターン７５を形成する。
図１３（ｂ）は、ストレージ電極８２を形成する段階を示した断面図であって、前記エッチングストッパ（図１３（ａ）の６３）を除去した後、前記白金層パターン７５を蝕刻マスクに使用して、前記バリヤー層（図１３（ａ）の６０）を蝕刻することでバリヤー層パターン８０を形成する。これにより白金層パターン７５及びバリヤー層パターン８０よりなるストレージ電極８２が形成される。
【００５７】
以後、第１の実施の形態と同じ方法で誘電体膜及びプレート電極を形成することによってキャパシタを形成する。前記第７の実施の形態で完成されたストレージ電極は、結果的に第１の実施の形態で形成されたストレージ電極（図４（ｂ）参照）と同じ構造を有する。従って、第１の実施の形態と同じ効果、即ち以後の誘電体膜形成時白金層パターン７５の表面及びバリヤー層パターン８０の側面を通じて広がる酸素の拡散距離が長くなり、これによりストレージ電極の接触不良などの問題が発生されないだけでなく、第５の実施の形態と同じように、蝕刻マスクなく白金層パターン７５を形成することができる。
【００５８】
図１４（ａ）から（ｃ）は、本発明によるキャパシタ製造方法の第８の実施の形態を説明するために示した断面図である。第８の実施の形態は、第２の実施の形態（図５（ａ）及び図５（ｂ）参照)と第５の実施の形態（図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）参照）を組み合せたことであって、ストレージコンタクトホール５４の一部を充填する導電性プラグ５７を形成することを除いては、前記第７の実施の形態と同じ方法で進行される。
【００５９】
即ち、第８の実施の形態によれば、図１４（ａ）のように、ストレージコンタクトホール５４の一部を充填する導電性プラグ５７と、バリヤー層６０を第２の実施の形態の図５（ａ）に示したことと同じ方法で形成した後、ストレージ電極が形成される部分が開口されたエッチングストッパ６３を形成する。引続き、前記第７の実施の形態と同じ方法で、図１４（ｂ）及び図１４（ｃ）に示したように白金層パターン７５を形成し、前記エッチングストッパ６３を除去した後、白金層パターン７５及びバリヤー層パターン８０よりなるストレージ電極８２を形成する。
【００６０】
前記第８の実施の形態で完成されたストレージ電極８２は、結果的に第２の実施の形態でのストレージ電極（図５（ｂ）参照）と同じ構造を有する。従って、第２の実施の形態と同じように、ストレージコンタクトホールのアスペクト比が大きい場合に有利に使われうり、さらに蝕刻マスクなく白金層パターンが形成できるので、第2の実施の形態に比べて製造工程の側面から有利である。
【００６１】
図１５（ａ）から（ｃ）までは、本発明によるキャパシタ製造方法の第９の実施の形態を説明するために示した断面図である。第９の実施の形態は、第１の実施の形態（図３（ａ）乃至図４（ｃ）参照）と第６の実施の形態（図１１（ａ）〜（ｃ）までを参照）を組み合せたものであって、白金層パターン形成時、平坦化した白金層（図１２（ｃ）及び図１５（ａ）の７０）を全面エッチバックすることを除いては前記第７の実施の形態と同一である。
【００６２】
図１５（ａ）に示したように、平坦化された白金層７０を形成する段階まで前記第７の実施の形態と同一に進行した後、前記平坦化された白金層７０及びエッチングストッパ６３を、第６の実施の形態（図１１（ｂ）参照）のように全面エッチバックして、図１５（ｂ）に示したことと同じように上端の角が削られる形態の白金層パターン７６を形成する。続いて、図１５（ｃ）と同じように、前記白金層パターン７６をマスクとして使用し、前記バリヤー層（図１５（ｂ）の６０）を蝕刻することで、白金層パターン７６及びバリヤー層パターン８０よりなるストレージ電極８２2を形成する。
【００６３】
図１６は、本発明によるキャパシタ製造方法の第１０の実施の形態を説明するために示した断面図である。第１０の実施の形態は、第２の実施の形態（図５（ａ）及び図５（ｂ）参照）と第６の実施の形態（図１１（ａ）から（ｃ）参照）を組み合せたものであって、ストレージコンタクトホール５４の内部一部を満たす導電性プラグ５７を形成することを除いては、前記第９の実施の形態と同一である。
【００６４】
図１７は、本発明によるキャパシタ製造方法の第１１の実施の形態を説明するために示した断面図である。第１１の実施の形態は、第３の実施の形態（図６（ａ）及び図６（ｂ）参照）と第５の実施の形態（図１１（ａ）〜（ｃ）参照）を組み合せたものであって、ストレージコンタクトホール５４の内部に限定されるようにバリヤー層パターン５８を形成することを除いては前記第７の実施の形態と同一である。
【００６５】
図１７を参照すると、ストレージコンタクトホール内部に限られたバリヤー層パターン５８を形成し、その結果物上に前記第７の実施の形態（図１２（ａ）〜（ｃ）及び図１３（ａ）・（ｂ）参照）と同じ方法でエッチングストッパ（図１３（ａ）・（ｂ）の６３）及び白金層パターン７５を形成し、前記エッチングストッパを除去する。この時、層間絶縁膜５５の上に、示したように前記層間絶縁層５５が蝕刻されることを防止するための蝕刻防止層５６をさらに形成することが望ましいし、エッチングストッパが前記層間絶縁層５５に対して蝕刻選択比が大きい物質よりなる場合には形成しない時もある。
【００６６】
図１８は、本発明によるキャパシタ製造方法の第１２の実施の形態を説明するために示した断面図である。第１２の実施の形態は、第４の実施の形態（図７（ａ）及び図７（ｂ）参照）と第５の実施の形態（図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）参照）を組み合せたものであって、図１８に示したように、ストレージコンタクトホール５４の内部一部を充填する導電性プラグ５７を形成することを除いては前記第１１の実施の形態と同一である。
【００６７】
図１９は、本発明によるキャパシタ製造方法の第１３の実施の形態を説明するために示した断面図である。第１３の実施の形態は、第３の実施の形態（図６（ａ）・（ｂ）参照）と第６の実施の形態（図１１（ａ）〜（ｃ）参照）を組み合せたものであって、図１９に示したように、全面エッチバック工程を通じてその角が削られた形態の白金層パターン７６を形成することを除いては、前記第１１の実施の形態と同一である。
【００６８】
図２０は、本発明によるキャパシタ製造方法の第１４の実施の形態を説明するために示した断面図である。第１４の実施の形態は、第４の実施の形態（図７（ａ）及び図７（ｂ）参照）と第６の実施の形態（図１１（ａ）〜（ｃ）参照）を組み合せたものであって、図１９に示したように、ストレージコンタクトホール５４の内部一部を充填する導電性プラグ５７を形成することを除いては、前記第１３の実施の形態と同一である。
【００６９】
【発明の効果】
前述したように本発明によるリフローを用いた白金族金属層形成方法をキャパシタストレージ電極形成に使用する場合の利点は大きく次のように要約できる。第一に、誘電体膜形成時、白金層パターン上面または露出されたバリヤー層側面に浸透される酸素拡散により半導体素子の電気的特性が低下することが防止される。
【００７０】
白金層をリフローにより白金層パターンとバリヤー層パターンが、ストレージコンタクトホール内部で基板または導電性プラグと接触される。即ち、白金層パターン表面またはバリヤー層パターン側面に浸透された酸素が、基板または導電性プラグと接する部分のバリヤー層に到達できない程に白金層パターン表面とバリヤー層パターン間の距離が維持される。従って、酸素拡散距離が長いので、バリヤー層パターンと白金層パターンの界面に酸素拡散による酸化膜、例えばチタニウム酸化膜の形成が抑制される。
【００７１】
第二に、白金族金属パターン形成時、蝕刻マスクを使用しないため、従来より容易の方法で白金層パターンが形成できる。
本発明が前記の実施の形態に限られず、多くの変形が本発明の技術的な思想内で当分野で通常の知識を有する者によって可能であることは明白である。
【図面の簡単な説明】
【図１】  従来技術による白金を用いたキャパシタストレージ電極形成方法を説明するために示した断面図である。
【図２】  本発明による白金族金属層形成方法の一実施の形態を説明するために示した断面図である。
【図３】  本発明によるキャパシタ製造方法の第１の実施の形態を説明するために示した断面図である。
【図４】  本発明によるキャパシタ製造方法の第１の実施の形態を説明するために示した断面図である。
【図５】  本発明によるキャパシタ製造方法の第２の実施の形態を説明するために示した断面図である。
【図６】  本発明によるキャパシタ製造方法の第３の実施の形態を説明するために示した断面図である。
【図７】  本発明によるキャパシタ製造方法の第４の実施の形態を説明するために示した断面図である。
【図８】  本発明によるキャパシタ製造方法の第５の実施の形態を説明するために示した断面図である。
【図９】   本発明によるキャパシタ製造方法の第５の実施の形態を説明するために示した断面図である。
【図１０】  本発明によるキャパシタ製造方法の第５の実施の形態を説明するために示した断面図である。
【図１１】  本発明によるキャパシタ製造方法の第６の実施の形態を説明するために示した断面図である。
【図１２】  本発明によるキャパシタ製造方法の第７の実施の形態を説明するために示した断面図である。
【図１３】  本発明によるキャパシタ製造方法の第７の実施の形態を説明するために示した断面図である。
【図１４】  本発明によるキャパシタ製造方法の第８の実施の形態を説明するために示した断面図である。
【図１５】  本発明によるキャパシタ製造方法の第９の実施の形態を説明するために示した断面図である。
【図１６】  本発明によるキャパシタ製造方法の第１０の実施の形態を説明するために示した断面図である。
【図１７】 本発明によるキャパシタ製造方法の第１１の実施の形態を説明するために示した断面図である。
【図１８】 本発明によるキャパシタ製造方法の第１２の実施の形態を説明するために示した断面図である。
【図１９】  本発明によるキャパシタ製造方法の第１３の実施の形態を説明するために示した断面図である。
【図２０】  本発明によるキャパシタ製造方法の第１４の実施の形態を説明するために示した断面図である。
【符号の説明】
４０  半導体基板
４２  絶縁層
４３  開口部
４４，４６  白金層
【図１】
0004510943.tif 000002
【図２】
0004510943.tif 000003
【図３】
0004510943.tif 000004
【図４】
0004510943.tif 000005
【図５】
0004510943.tif 000006
【図６】
0004510943.tif 000007
【図７】
0004510943.tif 000008
【図８】
0004510943.tif 000009
【図９】
0004510943.tif 000010
【図１０】
0004510943.tif 000011
【図１１】
0004510943.tif 000012
【図１２】
0004510943.tif 000013
【図１３】
0004510943.tif 000014
【図１４】
0004510943.tif 000015
【図１５】
0004510943.tif 000016
【図１６】
0004510943.tif 000017
【図１７】
0004510943.tif 000018
【図１８】
0004510943.tif 000019
【図１９】
0004510943.tif 000020
【図２０】
0004510943.tif 000021