(57)【特許請求の範囲】
【請求項１】
回路基板上に実装された半導体チップと、
外部光源からの光を変調して得られた光信号を他のデバイスへ送信する複数の送信用光導波路素子とを備え、
前記複数の送信用光導波路素子が、前記回路基板の表面に平行な方向に並べて設けられており、
前記送信用光導波路素子が、
前記外部光源からの光が入力される入力光導波路と、
前記入力光導波路に対して、前記回路基板に実装された状態で前記回路基板の表面に垂直な方向へずれた位置に設けられ、前記他のデバイスへ光信号を出力する出力光導波路と、
前記入力光導波路を導かれた光を前記出力光導波路へ導くための光路切換構造と、
前記入力光導波路又は前記出力光導波路に設けられ、前記半導体チップからの電気信号に基づいて前記外部光源からの光を変調する光変調器とを有することを特徴とする、半導体チップモジュール。
【請求項２】
前記入力光導波路及び前記出力光導波路が、いずれも前記半導体チップ側の素子端面まで延びており、
前記光路切換構造が、前記素子端面の光反射面と、前記入力光導波路の傾斜導波路部と、前記入力光導波路の傾斜導波路部に前記光反射面を介して接続される前記出力光導波路の傾斜導波路部とを備え、前記入力光導波路の傾斜導波路部を導かれた光が前記光反射面で反射して前記出力光導波路の傾斜光導波路部へ導かれるように構成されることを特徴とする、請求項１記載の半導体チップモジュール。
【請求項３】
前記光路切換構造が、前記入力光導波路及び前記出力光導波路の前記半導体チップ側の素子端面近傍に設けられるグレーティングカプラを備え、前記入力光導波路を導かれた光が前記グレーティングカプラによって前記出力光導波路へ導かれるように構成されることを特徴とする、請求項１記載の半導体チップモジュール。
【請求項４】
前記外部光源として、前記複数の送信用光導波路素子のそれぞれに光を供給しうる共通光源を備えることを特徴とする、請求項１〜３のいずれか１項に記載の半導体チップモジュール。
【請求項５】
回路基板上に実装された半導体チップと、
外部光源からの光を変調して得られた光信号を他のデバイスへ送信する送信用光導波路素子とを備え、
前記送信用光導波路素子が、
前記外部光源からの光が入力される入力光導波路と、
前記入力光導波路に対して、前記回路基板に実装された状態で前記回路基板の表面に垂直な方向へずれた位置に設けられ、前記他のデバイスへ光信号を出力する出力光導波路と、
前記入力光導波路を導かれた光を前記出力光導波路へ導くための光路切換構造と、
前記入力光導波路又は前記出力光導波路に設けられ、前記半導体チップからの電気信号に基づいて前記外部光源からの光を変調する光変調器とを有し、
前記光路切換構造が、前記入力光導波路及び前記出力光導波路の前記半導体チップ側の素子端面近傍に設けられるグレーティングカプラを備え、前記入力光導波路を導かれた光が前記グレーティングカプラによって前記出力光導波路へ導かれるように構成されることを特徴とする、半導体チップモジュール。
【請求項６】
前記他のデバイスからの光信号を前記半導体チップ側の素子端面まで導く受信用入力光導波路を備える受信用光導波路素子と、
前記受信用入力光導波路に接続されるように前記回路基板上に実装され、光信号を電気信号に変換する光電変換素子とを備えることを特徴とする、請求項１〜５のいずれか１項に記載の半導体チップモジュール。
【請求項７】
前記光電変換素子が、前記半導体チップに電気的に接続されるように、電気配線を有する配線ブロックを介して前記回路基板上に実装されていることを特徴とする、請求項６記載の半導体チップモジュール。
【請求項８】
前記回路基板上に、前記他のデバイスからの光信号を前記半導体チップ側の素子端面まで導く受信用入力光導波路を備える受信用光導波路素子を複数備えることを特徴とする、請求項１〜５のいずれか１項に記載の半導体チップモジュール。
【請求項９】
前記受信用光導波路素子が、前記受信用入力光導波路に接続されるように前記素子端面で反射した光を吸収する光吸収構造を有する反射光処理用光導波路を備えることを特徴とする、請求項６〜８のいずれか１項に記載の半導体チップモジュール。
【請求項１０】
前記受信用光導波路素子が、前記受信用入力光導波路に対して前記回路基板に実装された状態で前記回路基板の表面に垂直な方向へずれた位置に設けられていることを特徴とする、請求項６〜９のいずれか１項に記載の半導体チップモジュール。
【請求項１１】
前記送信用光導波路素子と前記受信用光導波路素子が、前記回路基板の表面に平行な方向に並べて設けられていることを特徴とする、請求項６〜１０のいずれか１項に記載の半導体チップモジュール。
【請求項１２】
前記受信用光導波路素子を複数備え、
前記複数の受信用光導波路素子が前記回路基板の表面に平行な方向に並べて設けられていることを特徴とする、請求項６、７、９〜１１のいずれか１項に記載の半導体チップモジュール。
【請求項１３】
前記受信用光導波路素子が、ポリマ光導波路素子であることを特徴とする、請求項６〜１２のいずれか１項に記載の半導体チップモジュール。
【請求項１４】
前記送信用光導波路素子は、前記光変調器の電極から前記回路基板に実装された状態で素子底面まで延びる電気配線と、前記素子底面に形成され、前記電気配線が接続される電極パッドとを備え、前記半導体チップに電気的に接続されるように、前記電極パッドを介して前記回路基板に形成された電気配線に接続されていることを特徴とする、請求項１〜１３のいずれか１項に記載の半導体チップモジュール。
【請求項１５】
前記光変調器が、電気光学効果を生じうる材料によって構成されていることを特徴とする、請求項１〜１４のいずれか１項に記載の半導体チップモジュール。
【請求項１６】
前記送信用光導波路素子が、ポリマ光導波路素子であることを特徴とする、請求項１〜１５のいずれか１項に記載の半導体チップモジュール。
【請求項１７】
請求項１〜１６のいずれか１項に記載の半導体チップモジュールを複数備え、
前記複数の半導体チップモジュールを光ファイバで相互に接続して構成されることを特徴とする、半導体チップモジュール。
【請求項１８】
前記回路基板上に前記半導体チップ及び前記送信用光導波路素子を複数備えることを特徴とする、請求項１〜１６のいずれか１項に記載の半導体チップモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、ＩＴ(Information Technology)機器のＬＳＩ(Large Scale Integration)間において大容量の高速信号伝送を実現するための実装技術、特に、光を用いてＬＳＩ間の高速信号伝送を実現するための光・電気配線構造（例えば光配線ＬＳＩモジュール）に用いて好適の半導体チップモジュールに関する。
【背景技術】
【０００２】
近年、データ通信に用いられる伝送帯域は増大の一途を辿り、高速・大容量化が進んでいる。
現在、例えばサーバの筐体間などのように、伝送距離が数十メートル以上のインターコネクションには、伝送帯域が広く、外乱を受け難い光リンク（光ファイバを用いたデータ伝送）が利用されている。【０００３】
一方、例えばＣＰＵやメモリ（例えばＤＲＡＭ）などのＬＳＩの処理能力が増大し、高速化するにしたがって、例えばサーバなどの情報機器では、ＬＳＩ間の信号伝送を高速に行なう光インターコネクションを実現すべく、伝送帯域幅を拡大することが必要になってきている。
従来、ＣＰＵとメモリ（ここではＤＲＡＭ）との間で高速・大容量の信号伝送（データ転送）を行なうために、例えば図１５（Ａ）に示すように、サーバのシステムボード１００（以下、単に基板という）上にパッケージ基板１０１を介してＣＰＵ１０２を実装するとともに、基板１００上のパッケージ基板１０１の近傍に複数のメモリ１０３（ここではＤＲＡＭ）を実装するようにしている。【０００４】
この場合、ＣＰＵ１０２とＤＲＡＭ１０３とは、図１５（Ｂ）［図１５（Ａ）のＸ−Ｘ′線に沿う模式的断面図］に示すように、基板１００内に形成された多層の電気配線１０４によって接続されることになる。
このような構成において、ＣＰＵ１０２とメモリ１０３との間の伝送帯域幅を大幅に拡大するためには、単一配線における伝送速度を高め、配線本数を増やすことが必要になる。【０００５】
なお、光インターコネクションや光変調器に関し、先行技術調査を行なった結果、以下の特許文献１〜７が得られた。
特許文献１には、光導波路の端部に反射構造及び制御用電極を設け、光路を小型・低損失で反転させる構造が開示されている（例えば図２参照）。具体的には、方向性結合器に適用する例が開示されている。【０００６】
特許文献２には、高速データ転送を行うため、電気光学効果を用いた光変調器で電気信号から光信号を生成するインターフェース構成が開示されている（例えば図１参照）。
特許文献３には、光導波路基板内を伝搬する光信号を基板の外部に出射させ、光ファイバに接続する構成（例えば図４参照）、及び、多層の光導波路構造において、電圧印加で生じた屈折率変化（電気光学効果）を利用して、上下層間で光信号をスイッチングさせる構成が開示されている（例えば図１３参照）。【０００７】
特許文献４には、波長変化を検出することによる歪測定装置に関し、光導波路を用いた光回路構成において、反射構造としてブラッグ反射型導波路を用いる構成が開示されている（例えば図２参照）。
特許文献５には、光電子集積素子として、ＬＳＩ，光素子，光素子を制御するための駆動回路，光素子との間の配線手段（光導波路）を同一パッケージ内に収納した構成が開示されている（例えば図１参照）。【０００８】
特許文献６には、波長多重ネットワークにおいて反射型光変調器を用いる構成が開示されている（例えば図１７参照）。
特許文献７には、有機系の電気光学材料を用いた導波路型光変調器（具体的にはマハツェンダー型の光変調器）が開示されている（例えば図１参照）。
【特許文献１】特開平５−２１１６号公報
【特許文献２】特開２０００−２５０６７１号公報
【特許文献３】特開平６−６９４９０号公報
【特許文献４】特開平８−９４３２８号公報
【特許文献５】特開２００１−３６１９７号公報
【特許文献６】特開２００１−１９７００６号公報
【特許文献７】特開２００４−１０９４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のＣＰＵ１０２とメモリ（ここではＤＲＡＭ）１０３との間の接続（ＬＳＩ間の接続）に用いられているような回路基板１００による電気配線は、伝送速度が数ＧＨｚを超えると、波形なまりや減衰が著しく増大する。
この場合、差動伝送方式とし、プリエンファシスやイコライジング技術を組み合わせ、波形整形や増幅を行なうことによって、ある程度の高周波対応はできるものの、ＬＳＩ間信号伝送に必要な電力が増大してしまうことになる。また、実装上の都合でＬＳＩ間の配線長が長くなると、上述のような対応は非常に難しくなる。さらに、配線本数を増やした場合、高周波数化に伴う配線間の電磁干渉が問題となってくる。【００１０】
このような電気配線による課題を解決する方法の一つとして、高速伝送が可能で、相互干渉しない光を信号伝送に用いる光インターコネクション構成が考えられる。
例えばＣＰＵと他のデバイス（メモリなどのＬＳＩを含む）との間の接続を光インターコネクション構成とする場合、図１６に示すように、基板１１０上にＣＰＵ１１１を実装するとともに、ＣＰＵ１１１の近傍に複数の光トランシーバ１１２を実装し、各光トランシーバ１１２と他のデバイス（図示せず）を例えば多心の光ファイバや光導波路を介して接続することが考えられる。【００１１】
この場合、光トランシーバ１１２は、例えば、ＣＰＵ１１１から他のデバイスへ送信される電気信号を光信号に変換するための光源と、他のデバイスからＣＰＵ１１１へ送信されてきた光信号を電気信号に変換するための光検知器と、これらを駆動制御するための駆動制御回路とを一体に構成したものとすることが考えられる。
このような光インターコネクション構成は、技術的には実現可能であるものの、実際に製品化するにあたっては、コストが高くなってしまう。【００１２】
また、上述のような光インターコネクション構成ではサイズも大きくなってしまう。実際には、上述のように、ＣＰＵ１１１は、基板（システムボード）１１０上に直接半田付けせずに、接続ピッチを調整するためにパッケージ基板を介して実装される。このため、パッケージ基板のサイズが大きくなってしまい、パッケージ基板のサイズ分だけ大きな実装面積が必要になってしまう。また、ＣＰＵの放熱フィン（図示せず）も必要であり、その装着面積も必要である。【００１３】
この点、サイズに関しては、小型の光トランシーバを製作すれば、面積的には従来と同等レベルにすることも可能であると思われるが、コストに関しては、１本の配線毎に光源及び光検知器を設けるのでは桁違いにコストが高くなってしまうため、実用化に至っていない状況である。
なお、光インターコネクションに関しては、ＬＳＩとパッケージ基板との間に光素子を搭載したインターポーザを用いる方法も提案されている（例えば上記特許文献５参照）。【００１４】
しかしながら、ＬＳＩの基板実装部には数千ピンの端子が存在するため、チップ直下に光素子や光導波路などの光配線を配置するは得策でない。
ところで、シリコンフォトニクスの研究分野では、光インターコネクションが高コストであるという課題を解決する方法として、光源や光検知器をシリコンＬＳＩの内部に形成する研究がなされており、これが実現すれば、光インターコネクションの著しい低コスト化が実現し、より短距離の伝送にも適用できるようになると思われる。【００１５】
しかしながら、現時点では１０Ｇｂｐｓを超える直接変調は実現しておらず、実用化の見通しも立っていない。仮に実現できたとしても、半導体レーザの直接変調は、発光の立ち上がりに百ピコ秒以上を要するため、例えばＣＰＵとメモリとの間の伝送においては、遅延時間が問題となると考えられる。この点、現実には上述の特許文献５の実用化も難しいと思われる。【００１６】
一方、外部に設けられた共通光源からの光を複数に分割し、それぞれを外部変調器で変調して光信号を生成する方式（例えば上述の特許文献２参照）を採用することも考えられる。
しかしながら、従来の外部変調器は通信装置に用いるために開発されたものであるため、ＬＳＩの近傍に配置し、多数かつ高密度で実装できる形態のものは存在しない。したがって、従来の光変調器を光インターコネクションに適用するに当たっては何らかの工夫が必要である。【００１７】
本発明は、このような課題に鑑み創案されたもので、コストを低く抑えながら、半導体チップ（例えばＬＳＩ）の近傍に光導波路素子を多数かつ高密度に実装できるようにしてサイズを小さくし、さらに、高速変調が可能で、低レイテンシ（低遅延）の光インターコネクションを実現できるようにした、半導体チップモジュールを提供することを目的とする。
【課題を解決するための手段】
【００１８】
このため、本発明の半導体チップモジュールは、回路基板上に実装された半導体チップと、外部光源からの光を変調して得られた光信号を他のデバイスへ送信する複数の送信用光導波路素子とを備え、複数の送信用光導波路素子が、回路基板の表面に平行な方向に並べて設けられており、送信用光導波路素子が、外部光源からの光が入力される入力光導波路と、入力光導波路に対して、回路基板に実装された状態で回路基板の表面に垂直な方向へずれた位置に設けられ、他のデバイスへ光信号を出力する出力光導波路と、入力光導波路を導かれた光を出力光導波路へ導くための光路切換構造と、入力光導波路又は出力光導波路に設けられ、半導体チップからの電気信号に基づいて外部光源からの光を変調する光変調器とを有することを特徴としている。
【００１９】
特に、入力光導波路及び出力光導波路が、いずれも半導体チップ側の素子端面まで延びるように構成し、光路切換構造を、素子端面の光反射面と、入力光導波路の傾斜導波路部と、入力光導波路の傾斜導波路部に光反射面を介して接続される出力光導波路の傾斜導波路部とを備えるものとし、入力光導波路の傾斜導波路部を導かれた光が光反射面で反射して出力光導波路の傾斜光導波路部へ導かれるように構成するのが好ましい。【００２０】
なお、光路切換構造を、入力光導波路及び出力光導波路の半導体チップ側の素子端面近傍に設けられるグレーティングカプラを備えるものとし、入力光導波路を導かれた光がグレーティングカプラによって出力光導波路へ導かれるように構成しても良い。
また、本発明の半導体チップモジュールは、回路基板上に実装された半導体チップと、外部光源からの光を変調して得られた光信号を他のデバイスへ送信する送信用光導波路素子とを備え、送信用光導波路素子が、外部光源からの光が入力される入力光導波路と、入力光導波路に対して、回路基板に実装された状態で回路基板の表面に垂直な方向へずれた位置に設けられ、他のデバイスへ光信号を出力する出力光導波路と、入力光導波路を導かれた光を出力光導波路へ導くための光路切換構造と、入力光導波路又は出力光導波路に設けられ、半導体チップからの電気信号に基づいて外部光源からの光を変調する光変調器とを有し、光路切換構造が、入力光導波路及び出力光導波路の半導体チップ側の素子端面近傍に設けられるグレーティングカプラを備え、入力光導波路を導かれた光がグレーティングカプラによって出力光導波路へ導かれるように構成されることを特徴としている。
好ましくは、他のデバイスからの光信号を半導体チップ側の素子端面まで導く受信用入力光導波路を備える受信用光導波路素子と、受信用入力光導波路に接続されるように回路基板上に実装され、光信号を電気信号に変換する光電変換素子とを備えるものとして構成する。
【００２１】
この場合、受信用光導波路素子を、受信用入力光導波路に接続されるように素子端面で反射した光を吸収する光吸収構造を有する反射光処理用光導波路を備えるものとするのが好ましい。さらに、受信用光導波路素子を、受信用入力光導波路に対して回路基板に実装された状態で回路基板の表面に垂直な方向へずれた位置に設けるのが好ましい。
ここで、送信用光導波路素子と受信用光導波路素子は、回路基板の表面に平行な方向に並べて設けるのが好ましい。【００２２】
さらに、外部光源として、複数の送信用光導波路素子のそれぞれに光を供給しうる共通光源を備えるのが好ましい。
一方、受信用光導波路素子を複数備えるものとし、複数の受信用光導波路素子を回路基板の表面に平行な方向に並べて設けるのも好ましい。
【００２３】
特に、送信用光導波路素子を、光変調器の電極から回路基板に実装された状態で素子底面まで延びる電気配線と、素子底面に形成され、電気配線が接続される電極パッドとを備えるものとし、半導体チップに電気的に接続されるように、電極パッドを介して回路基板に形成された電気配線に接続されるようにするのが好ましい。
また、光電変換素子を、半導体チップに電気的に接続されるように、電気配線を有する配線ブロックを介して回路基板上に実装するのが好ましい。【００２４】
さらに、光変調器を、電気光学効果を生じうる材料によって構成するのが好ましい。また、送信用光導波路素子又は受信用光導波路素子はポリマ光導波路素子であることが好ましい。
本発明の半導体チップモジュールは、上述の半導体チップモジュールを複数備え、複数の半導体チップモジュールを光ファイバで相互に接続して構成されることを特徴としている。【００２５】
特に、回路基板上に半導体チップ及び送信用光導波路素子を複数備えるものとするのが好ましい。
また、回路基板上に、他のデバイスからの光信号を半導体チップ側の素子端面まで導く受信用入力光導波路を備える受信用光導波路素子を複数備えるものとするのが好ましい。
【発明の効果】
【００２６】
したがって、本発明の半導体チップモジュールによれば、コストを低く抑えながら、半導体チップ（例えばＬＳＩ）の近傍に光導波路素子を多数かつ高密度に実装できるようにしてサイズを小さくし、さらに、高速変調が可能で、低レイテンシ（低遅延）の光インターコネクションを実現できるという利点がある。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態にかかる半導体チップモジュールの全体構成を示す模式図である。
【図２】本発明の第１実施形態にかかる半導体チップモジュールに実装される構成部品の構成を示す模式図である。
【図３】図３（Ａ），図３（Ｂ）は、本発明の第１実施形態にかかる半導体チップモジュールを構成する光導波路素子の構成を示す模式図である。
【図４】本発明の第１実施形態にかかる半導体チップモジュールを構成する光導波路素子の構成を示す模式的断面図であって、図３（Ｂ）のＸ−Ｘ線に沿う断面図である。
【図５】本発明の第１実施形態にかかる半導体チップモジュールに備えられる光変調器の駆動電圧を説明するための図である。
【図６】図６（Ａ）〜図６（Ｆ）は、本発明の第１実施形態にかかる半導体チップモジュールを構成する光導波路素子の製造方法を説明するための模式的断面図である。
【図７】本発明の第１実施形態にかかる半導体チップモジュールを構成する光導波路素子の構成を示す模式的底面図である。
【図８】本発明の第１実施形態にかかる半導体チップモジュールを構成するフォトディテクタの実装状態を示す模式図である。
【図９】本発明の第１実施形態にかかる半導体チップモジュールの実装状態を示す模式的断面図である。
【図１０】図１０（Ａ）は、本発明の第１実施形態にかかる半導体チップモジュールとしてのＣＰＵチップモジュールとメモリチップモジュールとの間の光インターコネクションの構成例の全体構成を示す図であり、図１０（Ｂ）は、図１０（Ａ）中、符号Ａで示す領域の詳細を示す模式図である。
【図１１】本発明の第１実施形態にかかる半導体チップモジュールとしてのＣＰＵチップモジュールを複数接続する場合の光インターコネクションの構成例を示す模式図である。
【図１２】本発明の第１実施形態にかかる半導体チップモジュールとしてのＣＰＵチップモジュールを複数接続したマルチチップモジュールにおける光インターコネクションの構成例を示す模式図である。
【図１３】本発明の第２実施形態にかかる半導体チップモジュールを構成する光導波路素子を示す模式的断面図である。
【図１４】本発明の第２実施形態にかかる半導体チップモジュールを構成する光導波路素子の構成を示す模式斜視図である。
【図１５】図１５（Ａ）は、ＣＰＵとＤＲＡＭとを電気配線によって接続する従来の半導体チップモジュールを示す模式的平面図であり、図１５（Ｂ）は図１５（Ａ）のＸ−Ｘ′線に沿う断面図である。
【図１６】半導体チップ間の光インターコネクションの構成例を示す模式図である。
【符号の説明】
【００２８】
１  パッケージ基板（回路基板）
２  半導体チップ
２Ａ  ＣＰＵ
２Ｂ  メモリ
３  光送受信用素子
４  光ファイバ
５  外部光源
６  送信用光導波路素子
６Ａ，６Ｂ  素子端面
７  受信用光導波路素子
８  光電変換素子
８Ａ  受光面
９  光ファイバコネクタ
１０  入力光導波路
１１  出力光導波路
１０Ａ，１１Ａ  平行導波路部
１０Ｂ，１１Ｂ  傾斜導波路部
１１Ｃ，１１Ｄ  光導波路アーム
１０Ｚ，１１ＣＺ，１１ＤＺ  光導波路コア層（コア層）
１１Ｘ  上部クラッド層
１１Ｙ  下部クラッド層
１２  光路切換構造（光進行方向転換構造）
１３  光変調器（光変調手段）
１４  光反射面（接続部，導波路端面）
１５  マッハツェンダ型光導波路
１６Ａ，１６Ｂ  変調用電極（信号電極，駆動電極）
１６Ｃ  グランド電極
１７Ａ，１７Ｂ  変調用引出配線
１７Ｃ  グランド用引出配線
１８Ａ，１８Ｂ  変調用電極パッド
１８Ｃ  グランド電極パッド
１９  光導波路用基板
２０  光ファイバアレイ
２２  電気配線
２３  配線パッド
２４  光学接着剤
３０  配線ブロック
３１  信号電極
３２Ａ  電極パッド（信号電極パッド）
３２Ｂ  電極パッド（グランド電極パッド）
３３Ａ  信号電極用引出配線（電気配線）
３３Ｂ  グランド電極用引出配線（電気配線）
４０  入力光導波路（受信用入力光導波路）
５０  システムボード
５２  グレーティングカプラ（光進行方向転換構造，光路切換構造）
５３  第１クラッド層
５４  第１グレーティング層
５５  第１コア層
５６  第２クラッド層
５７  第２コア層
５８  第２グレーティング層
６０  光配線送信アレイ
７０  光配線受信アレイ
７０Ａ  ＰＤ接続面
７５  光配線送受信アレイ
８０  フォトディテクタチップ（ＰＤチップ；光検知器チップ；光電変換素子アレイ；光検知器アレイ）
【発明を実施するための最良の形態】
【００２９】
以下、図面により、本発明の実施の形態にかかる半導体チップモジュールについて説明する。
［第１実施形態］
まず、本発明の第１実施形態にかかる半導体チップモジュールについて、図１，図２を参照しながら説明する。【００３０】
本実施形態にかかる半導体チップモジュールは、図１に示すように、パッケージ基板（回路基板）１上に実装された半導体チップ２と、パッケージ基板１上の半導体チップ２の側面近傍に実装された光導波路素子及び光電変換素子を含む光送受信用素子（入出力用素子）３とを備える。
そして、半導体チップモジュールは、光ファイバ４（例えば光ファイバシート）を介して外部光源５及び他のデバイス（図示せず；他のシステムや半導体チップを含む）に接続されている。【００３１】
なお、ここでは、４つの光送受信用素子３を半導体チップ２の各側面近傍に実装し、４つの他のデバイスに接続した構成例（図１中、各入出力部を、それぞれＩ／Ｏ＃１，Ｉ／Ｏ＃２，Ｉ／Ｏ＃３，Ｉ／Ｏ＃４で示している）を示している。
ここで、半導体チップ２は、例えばＣＰＵ，メモリ（例えばＤＲＡＭ）などのＬＳＩを含むＩＣチップである。【００３２】
また、光送受信用素子３は、図２に示すように、複数（ここでは２つ）の送信用光導波路素子６と、複数（ここでは２つ）の受信用光導波路素子７と、光電変換素子８と、光ファイバコネクタ９とを含むものとして構成される。
このうち、送信用光導波路素子６は、外部に設置されている外部光源５からの光を変調して得られた光信号を他のデバイスへ送信するために用いられるものである。ここでは、例えばポリマ光導波路素子として構成される。【００３３】
本実施形態では、送信用光導波路素子６は、図３（Ａ），図３（Ｂ）に示すように、外部光源５からの光が入力される入力光導波路１０と、他のデバイスへ光信号を出力する出力光導波路１１と、入力光導波路１０を導かれた光を出力光導波路１１へ導くための光路切換構造１２と、出力光導波路１１に設けられ、半導体チップ２からの電気信号に基づいて外部光源５からの光を変調する光変調器１３とを備える。この送信用光導波路素子６は光変調器１３を備えるため、光変調素子ともいう。【００３４】
なお、図３（Ａ）中、符号６０は複数の送信用光導波路素子６を一体化した光配線送信アレイを示している。また、図３（Ａ）中、符号７０は複数の受信用光導波路素子７を一体化した光配線受信アレイを示している。図３（Ａ）中、符号７５は複数の送信用光導波路素子６及び複数の受信用光導波路素子７を一体化した光配線送受信アレイを示している。【００３５】
また、図２，図３（Ａ），図３（Ｂ）では、説明を分かり易くするため、送信用光導波路素子６及び受信用光導波路素子７をそれぞれ２つずつ設けているが、これらの光導波路素子の数はこれに限られるものではない。
ここでは、入力光導波路１０及び出力光導波路１１は、図２，図３（Ａ），図３（Ｂ）に示すように、いずれも、光ファイバコネクタ９に接続される素子端面６Ａから半導体チップ２側の素子端面６Ｂまで延びている。【００３６】
特に、出力光導波路１１は、図３（Ａ），図３（Ｂ）に示すように、入力光導波路１０に対して、パッケージ基板１に実装された状態で基板表面に垂直な方向（半導体チップ２の厚さ方向）にずれた位置（異なる位置）に平行に設けられている。つまり、入力光導波路１０及び出力光導波路１１は、多層構造になっており、素子高さ方向に間隔をあけて互いに平行な平行導波路部１０Ａ，１１Ａを有する。【００３７】
一方、入力光導波路１０は、半導体チップ２側の素子端面６Ｂ近傍に垂直方向上側に傾斜した傾斜導波路部１０Ｂ（例えば曲がり導波路）を備える。同様に、出力光導波路１１は、半導体チップ２側の素子端面６Ｂ近傍に垂直方向下側に傾斜した傾斜導波路部１１Ｂ（例えば曲がり導波路）を備える。そして、入力光導波路１０の傾斜導波路部１０Ｂの端部と出力光導波路１１の傾斜導波路部１１Ｂの端部とが、半導体チップ２側の素子端面６Ｂで交わって接続されている。これらの傾斜導波路部１０Ｂ，１１Ｂの接続部（導波路端面）１４は素子端面６Ｂで外部に露出しているため、この部分は光反射面として機能することになる。【００３８】
なお、素子端面６Ｂの光反射面１４の反射率を高めるために、この部分に例えば金属膜や誘電体多層膜などを例えば蒸着法やスパッタリング法によって形成するのが好ましい。
これにより、入力光導波路１０の平行導波路部１０Ａを伝搬してきた光は、半導体チップ２側の素子端面６Ｂ近傍で傾斜導波路部１０Ｂに導かれ、素子端面６Ｂに垂直方向上側から斜めに入射し、素子端面６Ｂで垂直方向下側へ斜めに反射して、出力光導波路１１の傾斜導波路部１１Ｂに導かれ、出力光導波路１１の平行導波路部１１Ａを、入力光導波路１０を伝搬する光の伝搬方向に対して反対方向へ伝搬していくようになっている。【００３９】
このように、本実施形態では、素子端面６Ｂにおいて光を垂直方向に斜めに反射させる光反射構造（光路切換構造）１２によって、多層の光導波路間での光の移動（光路の切り換え）を実現し、入力光導波路１０を伝搬してきた光の進行方向（光の伝搬方向）を切り換え、入力光導波路１０を伝搬する光の進行方向に対して、出力光導波路１１を伝搬する光の進行方向が反対になるように構成することで、複数の送信用光導波路素子６を、ＬＳＩなどの半導体チップ２を実装するパッケージ基板１上の半導体チップ２の近傍に高密度に集積することができるようにしている。【００４０】
このため、本実施形態では、光路切換構造（光進行方向転換構造）１２は、素子端面の光反射面と、入力光導波路１０の傾斜導波路部１０Ｂと、入力光導波路１０の傾斜導波路部１０Ｂに光反射面１４を介して接続される出力光導波路１１の傾斜導波路部１１Ｂとを備え、入力光導波路１０の傾斜導波路部１０Ｂを導かれた光が光反射面１４で反射して出力光導波路１１の傾斜光導波路部１１Ｂへ導かれるように構成されていることになる。【００４１】
また、出力光導波路１１には、その一部に導波路内を伝搬する光の強度を変調する導波路型の光変調器（光変調手段）１３が設けられている。このように、光変調器１３を送信用光導波路素子６の一部に形成することで、ＬＳＩなどの半導体チップ２を実装するパッケージ基板１と一体化できるようにしている。
本実施形態では、光変調器１３は、電気光学効果による屈折率変化を利用した光変調器として構成している。このため、出力光導波路１１の少なくとも光変調器１３の部分は電気光学効果を生じうる材料によって形成されている。【００４２】
例えば、電気光学効果を生じうる材料としては、電気光学効果を生じうる有機系材料や電気光学効果を生じうる無機系材料を用いることができる。
ここで、電気光学効果を生じうる有機系材料としては、例えば、電気光学効果を発現しうる有機色素をポリマ材料に混合することによって得られるものを用いることができる。この場合、ベースとなるポリマ材料の組成調整によって屈折率を変えることができる。このため、ポリマ材料の組成調整によって、光導波路を構成するコア及びクラッドの双方の材料を得ることができる。なお、電気光学効果を生じうる有機系材料からなる光導波路は、基板上に液状の有機系材料をスピンコートし、フォトリソグラフィ技術等を用いて形成することができる。【００４３】
一方、電気光学効果を生じうる無機系材料としては、例えば、電気光学効果を有する結晶材料であるニオブ酸リチウム、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）などを用いることができる。但し、ＰＬＺＴやＰＺＴは、伝搬損失が光の偏光状態に依存しないように結晶軸を選べるため、これらを用いるのが好ましい。この場合、ランタンＬａの濃度を変えることによって屈折率を変えることができる（Ｌａ濃度が増えると、屈折率が下がる）。このため、Ｌａ濃度の調整によって、光導波路を構成するコア及びクラッドの双方の材料を得ることができる。なお、電気光学効果を生じうる無機系材料からなる光導波路は、例えばゾルゲル法、ＭＯＣＶＤ法などの結晶成膜法を用いて形成することができる。但し、コアの形成については、エッチングプロセスが必要である。【００４４】
具体的には、光変調器１３は、電圧を印加すると屈折率が変化する電気光学効果を有する材料によって、以下のように構成すれば良い。
つまり、例えば図３（Ｂ）に示すように、出力光導波路１１の一部を分岐させて、２つの光導波路アーム（分岐導波路部）１１Ｃ，１１Ｄを有するマッハツェンダ型光導波路１５を備えるものとし、それぞれの光導波路アーム１１Ｃ，１１Ｄを挟むように、変調用電極（信号電極，駆動電極）１６Ａ，１６Ｂ及びグランド電極１６Ｃを設ける。そして、これらの変調用電極１６Ａ，１６Ｂに電圧（信号電圧，駆動電圧）を印加し、それぞれの光導波路アーム１１Ｃ，１１Ｄに電界をかけて、それぞれのアーム１１Ｃ，１１Ｄ内を伝搬する光の位相を変えて光の強度を変調するマッハツェンダ型光変調器として構成すれば良い。なお、図３（Ｂ）中、符号１７Ａ，１７Ｂ，１７Ｃは、それぞれ変調用電極１６Ａ，１６Ｂ及びグランド電極１６Ｃに接続された変調用引出配線及びグランド用引出配線である。また、符号１８Ａ，１８Ｂ，１８Ｃは、それぞれ変調用引出配線及びグランド用引出配線１７Ａ，１７Ｂ，１７Ｃの端部に形成された変調用電極パッド及びグランド電極パッドである。【００４５】
ここでは、図４に示すように、光導波路アーム１１Ｃは、光導波路用基板１９上に、下部クラッド層１１Ｙ，光導波路コア層（コア層）１１ＣＺ，上部クラッド層１１Ｘを順に積層させて構成する。また、光導波路アーム１１Ｄは、光導波路用基板１９上に、下部クラッド層１１Ｙ，光導波路コア層（コア層）１１ＤＺ，上部クラッド層１１Ｘを順に積層させて構成する。さらに、入力光導波路１０は、光導波路用基板１９上に、上部クラッド層１１Ｘ，光導波路コア（コア層）１０Ｚ，下部クラッド層１１Ｙを順に積層させて構成する。【００４６】
そして、光導波路アーム１１Ｃを構成する光導波路コア１１ＣＺの上方の上部クラッド層１１Ｘの上側に変調用電極１６Ａを設けている。また、光導波路アーム１１Ｄを構成する光導波路コア（コア層）１１ＤＺの上方の上部クラッド層１１Ｘの上側に変調用電極１６Ｂを設けている。さらに、双方の光導波路アーム１１Ｃ，１１Ｄを構成する光導波路コア１１ＣＺ，１１ＤＺの下方の下部クラッド層１１Ｙの下側に共通電極としてのグランド電極１６Ｃを設けている。【００４７】
なお、ここでは、双方の光導波路アーム１１Ｃ，１１Ｄに変調用電極１６Ａ，１６Ｂ及びグランド電極１６Ｃを設けているが、いずれか一方の光導波路アームに変調用電極及びグランド電極を設けるようにしても良い。
このように構成されるマッハツェンダ型光変調器１３では、一方又は双方の光導波路アーム（ここでは双方の光導波路アーム１１Ｃ，１１Ｄ）に電界を加え、電気光学効果によって屈折率を変化させて、それぞれの光導波路アーム１１Ｃ，１１Ｄ内を伝搬する光の位相をシフトさせ、２つの光導波路アーム１１Ｃ，１１Ｄが結合する部位で光を干渉させて、光の振幅を最大又は最小に切り換え、光信号を生成することになる。【００４８】
なお、分岐された２つの光導波路アームは、光導波路の形成プロセスで発生する僅かな屈折率の差や長さの差によって、その実効的な光路長が変わってしまい、電極に電圧を印加していない状態（変調信号オフ状態）で、それぞれの光導波路アーム１１Ｃ，１１Ｄ内を伝搬する光に位相差が生じ、干渉後の光出力が最大又は最小にならない場合がある（図５参照）。この場合、一方の光導波路アームに微調整用の電圧（バイアス電圧）を印加して差動動作させることで位相差が生じないようにすれば良い。【００４９】
例えば図５に示すように、実効的な光路長差によって干渉後の光出力の最小値にオフセットが生じている場合、一方の電極［ここでは微調整用電極（バイアス電極）１６Ａ］に微調整用の電圧（バイアス電圧）を印加することで、オフセットが生じないようにすれば良い。
本実施形態では、２つの光導波路アーム１１Ｃ，１１Ｄの双方に変調用電極１６Ａ，１６Ｂ及びグランド電極１６Ｃを設け、一方の光導波路アーム１１Ｃに設けられた変調用電極１６Ａに微調整用の電圧（バイアス電圧）を定常的に印加しておくようにし、他方の光導波路アーム１１Ｄに設けられた変調用電極１６Ｂに電圧を印加していない状態（変調信号オフ状態）で、それぞれの光導波路アーム１１Ｃ，１１Ｄ内を伝搬してきた光が干渉し、光出力がほぼゼロになるようにしている。なお、一方の光導波路アーム１１Ｃに設けられた変調用電極１６Ａには、微調整用の電圧（バイアス電圧）が印加されるため、この電極１６Ａを微調整用電極（バイアス電極）ともいう。また、変調用電極１６Ａ，１６Ｂとは別にバイアス電極を設けても良い。【００５０】
なお、図５は、変調用電極１６Ｂへの印加電圧と干渉後の光出力の強度との関係を示している。図５に示すように、光の強度を変調する場合に、変調用電極１６Ｂに印加する電圧（駆動電圧）の範囲としては、図５中、符号１，２，３，４・・・で示すような複数の範囲を選択しうるが、高速変調が可能で、なるべく低電圧な領域を選択するのが好ましい。【００５１】
なお、ここでは、光変調器１３を出力光導波路１１に設けているが、これに限られるものではなく、入力光導波路１０に設けても良い。
上述のように構成される光変調器１３を備える送信用光導波路素子６は、図６（Ａ）〜図６（Ｆ）に示すように、以下のようにして作製される。なお、図６（Ａ）〜図６（Ｆ）は、図３（Ｂ）のＸ−Ｘ線に沿う断面図を示している。【００５２】
まず、図６（Ａ）に示すように、送信用光導波路素子６を形成するために用いる光導波路用基板１９を用意する。
ここで、光導波路用基板１９は、光配線を行なうために用いられる光ファイバアレイ（例えば光ファイバシート）のピッチ（例えば２５０μｍ）から、複数の送信用光導波路素子６を接着して光配線送信アレイとする際に形成される接着層の厚さ（例えば５μｍ）を差し引いた値に相当する厚さを有するものとする。【００５３】
次いで、図６（Ｂ）に示すように、光導波路用基板１９上の光変調器１３を形成する領域に、グランド電極１６Ｃ（基板側面まで延びる引出配線１７Ｃを含む）を、例えばスパッタ法とエッチングを組み合わせて形成する。ここで、グランド電極１６Ｃは、例えばＣｒ（クロム）,Ｎｉ（ニッケル）,Ａｕ（金）などからなる多層構造の電極として構成すれば良い。【００５４】
次に、図６（Ｃ）に示すように、電気光学効果（ＥＯ効果）を有する光導波路材料（ここではＥＯポリマ）を用いて、例えばスピンコート法によって、下部クラッド層１１Ｙを形成する。
次いで、下部クラッド層１１Ｙよりも屈折率を高くした電気光学効果を有する光導波路材料を用いてコア層を形成した後、例えばフォトリソグラフィ技術を用いてパターニングを行なって、入力光導波路１０及び出力光導波路１１を構成する光導波路コアのパターンを形成する。【００５５】
本実施形態では、図６（Ｄ）に示すように、出力光導波路１１に設けられる光変調器１３をマッハツェンダ型光変調器として構成するため、２つの光導波路アーム１１Ｃ，１１Ｄを構成する光導波路コア１１ＣＺ，１１ＤＺが形成される。なお、図６（Ｄ）中、符号１０Ｚは入力光導波路１０を構成する光導波路コアを示している。
次に、図６（Ｅ）に示すように、下部クラッド層１１Ｙと同じ材料を用いて、例えばスピンコート法によって、パターニングされた光導波路コア１０Ｚ，１１ＣＺ，１１ＤＺを埋め込むように上部クラッド層１１Ｘを形成する。【００５６】
次いで、図６（Ｆ）に示すように、マッハツェンダ型光変調器１３の２つの光導波路アーム１１Ｃ，１１Ｄを構成する光導波路コア１１ＣＺ，１１ＤＺの上方の上部クラッド層１１Ｘの表面上に、それぞれ変調用電極１６Ａ，１６Ｂを形成する。このようにして、送信用光導波路素子６が作製される。
ところで、本実施形態では、上述のように構成される送信用光導波路素子６を複数個用意し、パッケージ基板１の表面に平行な方向に並べて配列している。つまり、本実施形態では、上述のように構成される送信用光導波路素子６を単位構造とし、図３（Ａ）に示すように、複数の送信用光導波路素子６を一体化して、多チャンネルの光配線送信アレイ（光信号送信部）６０とし、図９に示すように、半導体チップ２とともに、パッケージ基板１上に実装している。【００５７】
具体的には、一般的な光導波路技術を用いて、上述のようにして［図６（Ａ）〜（Ｆ）参照］、所定の厚さ（例えば０．２５ｍｍ；光ファイバアレイのピッチに相当する厚さ）を有する平板状の送信用光導波路素子６を複数個作製する。次に、複数（ここでは２つ）の送信用光導波路素子６を立てた状態で（即ち、送信用光導波路素子６の一方の側面が下側になるようにして）、端面をあわせながら、一の送信用光導波路素子６の表面と他の送信用光導波路素子６の裏面とを互いに接着して光配線送信アレイ６０を作製する［図３（Ａ）参照］。そして、図３（Ａ），図３（Ｂ），図９に示すように、入力光導波路１０と出力光導波路１１とが基板表面に垂直な方向（半導体チップ２の厚さ方向）にずれた位置にくるように、光配線送信アレイ６０の底面（送信用光導波路素子６の側面）とパッケージ基板１の表面とを対向させて、光配線送信アレイ６０をパッケージ基板１上に実装している。なお、図３（Ａ）では接着層は省略している。【００５８】
この場合、各送信用光導波路素子６に備えられる入力光導波路１０間のピッチは、送信用光導波路素子６の厚さ（例えば０．２５ｍｍ）と等しくなる。
本実施形態では、入力光導波路１０と出力光導波路１１が、パッケージ基板１上に、光配線送信アレイ６０の厚さ方向（基板表面に垂直な方向）の異なる位置に揃えて形成されているため、光配線送信アレイ６０は、光ファイバを２段に積み重ねて一体化された光ファイバアレイ２０（例えば２枚の光ファイバシート）に例えば光ファイバコネクタ９を介して接合することができる（図９参照）。ここで、接続法としては、一般的な光学接着剤を用いたバットジョイント法を用いることができる。【００５９】
そして、図１に示すように、光ファイバアレイ２０を構成する各光ファイバの他端を、１つの外部光源（共通光源）５に接続し、それぞれの送信用光導波路素子６に対して共通光源５からの光を供給し、図３（Ａ），図３（Ｂ）に示すように、それぞれの送信用光導波路素子６に備えられる光変調器１３で変調するようにしている。つまり、１つの外部光源５からの光を、複数に分岐し、複数の光ファイバを介してそれぞれの送信用光導波路素子６に入力し、それぞれの送信用光導波路素子６に備えられる光変調器１３によって変調するようにしている。【００６０】
なお、ここでは、外部光源５として１つの共通光源を用いているが、これに限られるものではない。例えば、一の共通光源が故障してしまった場合のバックアップとして利用できるように、複数の共通光源を設けても良い。
ところで、本実施形態では、光変調器１３の変調用電極１６Ａ，１６Ｂが半導体チップ２の端子（例えばＬＳＩ端子）に電気的に接続されており、光変調器１３は、ＬＳＩ（例えばＣＭＯＳ）などの半導体チップ２の信号電圧（低電圧信号；出力信号）によって直接駆動されるようになっている。【００６１】
ここでは、図３（Ｂ）に示すように、光変調器１３を構成する２つの光導波路アーム１１Ｃ，１１Ｄに設けられている変調用電極１６Ａ，１６Ｂから送信用光導波路素子６の側面（パッケージ基板１に実装した状態では底面となる）まで延びるように、送信用光導波路素子６の表面に変調用引出配線（電気配線）１７Ａ，１７Ｂが形成されている。また、２つの光導波路アーム１１Ｃ，１１Ｄに設けられている共通のグランド電極１６Ｃから送信用光導波路素子６の側面まで延びるように、送信用光導波路素子６の内部にグランド用引出配線（電気配線）１７Ｃが形成されている。さらに、送信用光導波路素子６の側面まで延びる各引出配線１７Ａ，１７Ｂ，１７Ｃの端部には、接続ポイントとして変調用電極パッド１８Ａ，１８Ｂ，グランド電極パッド１８Ｃが形成されている。【００６２】
ここで、複数（ここでは２つ）の送信用光導波路素子６を一体化して光配線送信アレイ６０とした場合、図７に示すように、光配線送信アレイ６０の底面は、各送信用光導波路素子６の側面に形成された各電極パッドが配列された電極パッド面となる。
一方、半導体チップ（例えばＬＳＩ）２が実装されるパッケージ基板１には、図９に示すように、半導体チップ２が実装される領域から光配線送信アレイ６０やフォトディテクタ（ＰＤ）８が実装された配線ブロック３０を実装する領域まで延びる電気配線２２（ここでは３次元的な配線構造の多層配線としている）が形成されている。パッケージ基板１としては、例えば一般的な多層プリント基板を用いれば良い。なお、パッケージ基板１の内部に形成される電気配線２２は、それぞれの実装領域において基板表面まで延びており、その端部に配線パッド２３が形成されている。【００６３】
そして、半導体チップ実装領域（例えばＬＳＩ実装領域）では、基板表面に形成された配線パッド２３に半導体チップ２の端子（例えばＬＳＩ端子）を接続することによって、半導体チップ２がパッケージ基板１上に実装される。例えばＬＳＩ２はパッケージ基板１上にボールグリッドアレイ（ＢＧＡ；Ball Grid Array）実装されることになる。
一方、半導体チップ２と同様に、光配線送信アレイ実装領域において、基板表面に形成された配線パッド２３と、各送信用光導波路素子６の側面（光配線送信アレイ６０の底面）に形成された電極パッド１８Ａ〜１８Ｃとを、例えばはんだ接合することによって、光配線送信アレイ６０がパッケージ基板１上に実装されることになる。なお、配線パッド２３と電極パッド１８Ａ〜１８Ｃとの接合は例えば導電ペーストを用いて行なっても良い。【００６４】
これにより、各光変調器１３の変調用電極１６Ａ，１６Ｂと半導体チップ２の端子（例えばＬＳＩ端子）とが電気配線によって電気的に接続され、光変調器１３に半導体チップ２からの電気信号（ＬＳＩ信号）が供給されるようになっている。
なお、電気配線２２をできるだけ短くするために、光変調器１３は送信用光導波路素子６の半導体チップ２側の素子端面近傍に設けるのが好ましい。例えば数ミリ以内の配線距離を実現することができる。【００６５】
ところで、受信用光導波路素子７は、パッケージ基板１上の半導体チップ２の側面近傍に設けられ、他のデバイスからの光信号を受信するために用いられるものである。ここでは、例えばポリマ光導波路素子として構成される。
本実施形態では、受信用光導波路素子７は、他のデバイスからの光信号を半導体チップ２側の素子端面まで導く入力光導波路（受信用入力光導波路）と、入力光導波路に素子端面を介して接続され、素子端面で光電変換素子によって受光されずに反射した光を吸収する光吸収構造（例えば光吸収材料を塗布するなどの光を吸収する処理を他の末端などに施しておけば良い）を有する反射光処理用光導波路とを備える。【００６６】
ここで、受信用入力光導波路は、上述の送信用光導波路素子６の入力光導波路１０と同様に形成している。また、反射光処理用光導波路は、上述の送信用光導波路素子６の出力光導波路１１と同様に形成している。なお、受信用光導波路素子７の作製方法は、上述の送信用光導波路素子６の作製方法と同様である。
但し、当然のことながら、受信用光導波路素子７には光変調器を設ける必要はない。また、受信用入力光導波路の傾斜導波路部の端部と反射光処理用光導波路の傾斜導波路部の端部とが交わる素子端面（導波路端面）には反射膜は形成せず、この導波路端面には、図９に示すように、後述する光電変換素子８の受光面を例えば光学接着剤２４などで接着している。このように、光電変換素子８と導波路端面との間に透明媒体（光学接着剤）を充填することによって、受信用入力光導波路を伝搬してきた光が反射するのを抑制し、光を効率良く光電変換素子８の受光面に導くことができるようにしている。【００６７】
ここで、受信用入力光導波路を、傾斜導波路部を有するものとして構成し、さらに、反射光処理用光導波路を設けているのは、戻り光や迷光の影響をできるだけ抑えるためである。
本実施形態では、上述のように構成される受信用光導波路素子７を複数個（ここでは２つ）用意し、パッケージ基板１の表面に平行な方向に並べて配列している。つまり、本実施形態では、上述のように構成される受信用光導波路素子７を単位構造とし、図３（Ａ）に示すように、複数の受信用光導波路素子７を一体化して、多チャンネルの光配線受信アレイ（光信号受信部）７０とし、図９に示すように、半導体チップ２とともに、パッケージ基板１上に実装している。なお、光配線受信アレイ７０は、上述の光配線送信アレイ６０と同様に形成され、実装される。【００６８】
具体的には、光配線受信アレイ７０と上述の光配線送信アレイ６０とを一体化して光配線送受信アレイ（光信号送受信部）７５とし、これを、半導体チップ２とともに、パッケージ基板１上に実装している［図３（Ａ）参照］。
この結果、複数（ここでは２つ）の送信用光導波路素子６と複数（ここでは２つ）の受信用光導波路素子７とが、パッケージ基板１の表面に平行な方向に並べて設けられることになる（図２，図９参照）。【００６９】
本実施形態では、上述の光配線送信アレイ６０の場合と同様に、入力光導波路と反射光処理用光導波路は、パッケージ基板１上に、光配線受信アレイ７０の厚さ方向（基板表面に垂直な方向；半導体チップ１の厚さ方向）へずれた位置（異なる位置）に揃えて設けられているため、光配線受信アレイ７０は、光ファイバ（例えば光ファイバシート）を２段に積み重ねて一体化された光ファイバアレイ２０に例えば光ファイバコネクタ９を介して接合することができる（図９参照）。なお、光ファイバアレイ２０を構成する各光ファイバの他端は、他のデバイスに接続されている。【００７０】
なお、本実施形態では、光電変換素子８と光学接着剤２４とで屈折率が異なり、界面での反射を解消することが難しいことを考慮して、反射光が光学系全体においてノイズとならないように、光吸収構造を有する反射光処理用光導波路を設けているが、これに限られるものではない。例えば、受信用光導波路素子７は、反射光処理用光導波路を備えず、入力光導波路のみを備えるものとして構成しても良い。【００７１】
光電変換素子８は、光信号を電気信号に変換する素子である。ここでは、光電変換素子８は、受信用光導波路素子７の半導体チップ２側の素子端面に接続されるように、パッケージ基板１上に実装されている。
光電変換素子８としては、例えばフォトダイオードなどの光検知器（フォトディテクタ；ＰＤ）を用いれば良い。ここでは、図８に示すように、複数（ここでは２つ）のフォトディテクタ８の受光面８Ａがアレイ状（例えばピッチ０．２５ｍｍ）に並ぶように一体形成されたアレイ状のフォトディテクタチップ８０（ＰＤチップ；光検知器チップ；光電変換素子アレイ；光検知器アレイ）を用いている。このアレイ状のフォトディテクタチップ８０は、複数の受信用光導波路素子７のそれぞれに対して光電変換素子８が１つずつ設けられるように構成される。【００７２】
また、光電変換素子８は、半導体チップ２の端子（例えばＬＳＩ端子）に電気的に接続されており、受信した光信号を変換して得られた電気信号を半導体チップ（例えばＬＳＩ）へ送信できるようになっている。
ここでは、図８に示すように、まずアレイ状のＰＤチップ８０を配線ブロック３０に接合して、配線ブロック３０上にアレイ状のＰＤチップ８０を実装している。この場合、ＰＤチップ８０を構成する各ＰＤ８の受光面８Ａ近傍に形成されている信号電極３１は、配線ブロック３０の底面の電極パッド（信号電極パッド）３２Ａまで延びる信号電極用引出配線（電気配線）３３Ａに例えばワイヤーボンディングで接続される。一方、ＰＤチップ８０の基板は、配線ブロック３０の底面の電極パッド（グランド電極パッド）３２Ｂまで延びるグランド電極用引出配線（電気配線）３３Ｂに接続され、これにより、それぞれのＰＤ８が共通の引出配線３３Ｂを介して接地されるようにしている。なお、配線ブロック３０の底面は電極パッド３２Ａ，３２Ｂが集約された電極パッド面になっている。【００７３】
そして、半導体チップ（例えばＬＳＩ）２と同様に、パッケージ基板１上のＰＤ実装領域において、パッケージ基板１の基板表面に形成された配線パッド２３と、配線ブロック３０の底面に形成された電極パッド３２Ａ，３２Ｂとを、例えばはんだ接合することによって、アレイ状のＰＤチップ８０がマウントされた配線ブロック３０が、パッケージ基板１上に実装されることになる（図９参照）。なお、配線パッド２３と電極パッド３２Ａ，３２Ｂとの接合は例えば導電ペーストを用いて行なっても良い。【００７４】
これにより、各光電変換素子（ここではＰＤ）８の端子（電極）と、半導体チップ２の端子（例えばＬＳＩ端子）とが電気配線によって電気的に接続され、各光電変換素子８によって受信されて変換された電気信号が、半導体チップ（例えばＬＳＩ）２へ送信されるようになっている。
本実施形態では、図９に示すように、光電変換素子８は、その受光面が受信用光導波路素子７の半導体チップ２側の素子端面に露出している導波路端面に接するように、受信用光導波路素子７の半導体チップ２側の素子端面に例えば光学接着剤２４によって接着されている。つまり、本実施形態では、半導体チップ２の側面近傍に受信用光導波路素子７が設けられているが、光電変換素子８の受光面（光検知面）８Ａが受信用光導波路素子７の導波路端面に接するように、光電変換素子８が、半導体チップ２の側面と受信用光導波路素子７の素子端面との間に配設されている。なお、受信用光導波路素子７（光配線受信アレイ７０）に光電変換素子８（光電変換素子アレイ８０）を接着したものを、光導波路複合体構造という。【００７５】
なお、ここでは、光電変換素子８の受光面８Ａが受信用光導波路素子７の導波路端面に接するようにしているが、これに限れるものではない。例えば、受信用光導波路素子７の導波路端面から出射された光を受光できるのであれば、光電変換素子８の受光面８Ａが受信用光導波路素子７の導波路端面から離れていても良い。また、例えばレンズを用いて、受信用光導波路素子７の導波路端面から出射された光を、光電変換素子８の受光面８Ａに光学的に結合させるようにしても良い。【００７６】
このように、本実施形態では、図９に示すように、パッケージ基板１上に、半導体チップ２、光配線送信アレイ６０、光配線受信アレイ７０及び光電変換素子８（光電変換素子チップ８０）を一体に搭載したものとして、半導体チップモジュールが構成される。
ここで、それぞれの部品をパッケージ基板１上に実装するに際しては、一般的な電子部品の表面実装技術を用いることができる。この場合、高精度の光学アライメントは不要であるため、低コスト化に向いている。【００７７】
特に、本実施形態では、半導体チップ２の厚さ方向（基板表面に垂直な方向）へずれた位置（異なる位置）に平行に入力光導波路１０及び出力光導波路１１を設け、半導体チップ２近傍に位置する送信用光導波路素子６の端面における反射を利用して光の進行方向を転換し、入力光導波路１０と出力光導波路１１とで光の進行方向（光の伝搬方向）が反対になるように構成することで、外部光源５からの光を、一旦、半導体チップ２近傍まで導き、半導体チップ２近傍で変調した後、変調された光信号を他のデバイスへ向けて送信できるようにしている。このようにして、半導体チップ２の周囲に光インターコネクションに必要な光学系を高密度に実装できるようにしている。【００７８】
本実施形態にかかる半導体チップモジュールは、上述のように構成されるため、外部に設置された共通光源５によって供給され、複数に分割された光が、半導体チップ２（例えばＬＳＩ）近傍に高密度に配置された光配線送信アレイ６０の光変調器１３まで導かれ、半導体チップ２の駆動信号（低電圧信号）によって直接変調されて光信号（送信信号）が生成され、他のデバイスへ向けて送信されることになる。【００７９】
一方、他のデバイスから送信されてきた光信号は、半導体チップ２近傍に高密度に配置された光配線受信アレイ７０を介して光電変換素子８まで導かれ、光電変換素子８で生成された光電流が半導体チップ２へ送られ、半導体チップ２に内蔵された増幅回路で増幅されて、電気信号（受信信号）として受信されることになる。
したがって、本実施形態にかかる半導体チップモジュールによれば、コストを低く抑えながら、半導体チップ２（例えばＬＳＩ）の近傍に多数かつ高密度に実装できるようにしてサイズを小さくした光インターコネクションを実現できるという利点がある。【００８０】
特に、本実施形態では、光配線構造を全て半導体チップ２（例えばＬＳＩ）近傍に高密度に配置することが可能であり、また、例えば高速光変調のドライバＩＣなどが不要であるため、小型で低コストの光インターコネクションを実現することができる。また、共通光源５を用いた光インターコネクションとしているため、光源にかかるコストを低く抑えることができる。【００８１】
また、半導体チップ２の直下は、従来と同様に、半導体チップ２の信号端子、電源端子、アース端子などの多数の端子とパッケージ基板１との接続に利用できるようにしている。このため、例えば光素子などを内蔵する半導体チップ２（例えばＬＳＩ）を新たに設計する必要がなく、従来設計のままの半導体チップ２（例えばＬＳＩ）を用いることができることになる。【００８２】
また、本実施形態では、半導体チップ２の駆動信号（例えばＬＳＩ信号）を用いて直接的に光の変調を行なって光信号を生成するようにしているため、高速変調が可能で、低レイテンシ（低遅延）の光インターコネクションを実現できるという利点もある。
なお、本実施形態では、半導体チップモジュールを、受信用光導波路素子７や光電変換素子８も備えるものとして構成しているが、これに限られるものではなく、例えば、半導体チップ２及び送信用光導波路素子６を備えるものとして構成することもできる。【００８３】
ところで、上述のように構成される本実施形態にかかる半導体チップモジュールを用いれば、一のＬＳＩ光モジュールを構成する光配線送信アレイ６０と、他のＬＳＩ光モジュールを構成する光配線受信アレイ７０とを、光ファイバアレイ２０（例えば光ファイバシート）を用いて接続することで、複数のＬＳＩ光モジュール間の光インターコネクションを実現することができる。【００８４】
以下、上述の本実施形態にかかる半導体チップモジュールを用いた光接続の構成例を説明する。
［第１構成例］
第１構成例は、図１０（Ａ），（Ｂ）に示すように、ＣＰＵ２Ａとメモリ２Ｂとの間を光接続する場合の構成例である。なお、図１０（Ｂ）は、図１０（Ａ）のＡ部を拡大したものである。【００８５】
本構成例では、図１０（Ａ），（Ｂ）に示すように、上述の実施形態における半導体チップモジュールとして、ＣＰＵモジュールと、メモリモジュールとを用意し、これらを、光ファイバアレイ２０（例えば光ファイバシート）を用いて接続している。
ここで、ＣＰＵモジュールは、図１０（Ａ），（Ｂ）に示すように、パッケージ基板１上に、ＣＰＵ２Ａ、光変調器１３及び光反射面１４を備える光配線送信アレイ６０、光配線受信アレイ７０、光ファイバコネクタ［例えばＭＴ（Mechanically Transferable）コネクタ］９、及び、光配信受信アレイ７０のＰＤ接続面７０Ａに接続されるＰＤアレイ８０を実装したものとして構成される。【００８６】
メモリモジュールは、図１０（Ａ），（Ｂ）に示すように、パッケージ基板１上に、メモリ２Ｂ、光変調器１３を備える光配線送信アレイ６０、光配線受信アレイ７０、光ファイバコネクタ９、及び、光配信受信アレイ７０のＰＤ接続面７０Ａに接続されるＰＤアレイ８０を実装したものとして構成される。
なお、図１０（Ａ），（Ｂ）では、説明を分かり易くするために、光配線送信アレイ６０及び光配線受信アレイ７０を構成する光導波路を、それぞれ１つずつ模式的に示しているが、実際には、光配線送信アレイ６０及び光配線受信アレイ７０は、複数の光導波路（場合によっては反射光処理用光導波路も含む）をアレイ状に配列されたものとして構成される。【００８７】
また、光配線送信アレイ６０や光配線受信アレイ７０の接続面は、光ファイバコネクタ（例えばＭＴコネクタ）９と接続できるように、標準化されたインターフェースを持つものとしている。
さらに、外部光源５からの光を導くための光ファイバは、所要の本数だけ用意し（分岐し）、ＣＰＵモジュール及びメモリモジュールのそれぞれに接続すれば良い。【００８８】
このようにしてＣＰＵ２Ａとメモリ２Ｂとの間を光接続する場合、以下のように動作する。
外部光源５から光ファイバアレイ２０（例えば光ファイバシート）を構成する光ファイバ及び光ファイバコネクタ（例えばＭＴコネクタ）９を介して供給された光は、ＣＰＵモジュールを構成する光配線送信アレイ６０の入力光導波路１０へ導かれ、光配線送信アレイ６０の端面に形成された光反射面１４で反射され、入力光導波路１０に対して基板表面に垂直な方向へずれた位置に設けられている出力光導波路１１へ導かれる。そして、出力光導波路１１に設けられている光変調器１３がＣＰＵ２Ａからの電気信号によって駆動され、出力光導波路１１を伝搬する光が変調され、変調された光信号が、光ファイバコネクタ９及び光ファイバアレイ２０（例えば光ファイバシート）を構成する光ファイバを介してメモリモジュールへ向けて送信される。【００８９】
ここでは、ＣＰＵモジュールの出力光導波路１１は、光ファイバコネクタ９及び光ファイバアレイ２０（例えば光ファイバシート）を構成する光ファイバを介して、メモリモジュールを構成する光配線受信アレイ７０の入力光導波路（受信用入力光導波路）４０に接続されているため、ＣＰＵモジュールの光変調器１３で変調された光信号は、メモリモジュールの入力光導波路４０へ導かれ、光配線受信アレイ７０の端面のＰＤ接続面７０Ａを介して、ＰＤアレイ８０を構成するＰＤの受光面に入射し、ＰＤで電気信号に変換され、メモリ２Ｂへ送られる。【００９０】
一方、外部光源５から光ファイバアレイ２０（例えば光ファイバシート）を構成する光ファイバ及び光ファイバコネクタ９を介して供給された光は、メモリモジュールを構成する光配線送信アレイ６０の入力光導波路１０へ導かれ、光配線送信アレイ６０の端面に形成された光反射面１４で反射され、入力光導波路１０に対して基板表面に垂直な方向へずれた位置に設けられている出力光導波路１１へ導かれる。そして、出力光導波路１１に設けられている光変調器１３がメモリ２Ｂからの電気信号によって駆動され、出力光導波路１１を伝搬する光が変調され、変調された光信号が、光ファイバコネクタ９及び光ファイバアレイ２０（例えば光ファイバシート）を構成する光ファイバを介してＣＰＵモジュールへ向けて送信される。【００９１】
ここでは、メモリモジュールの出力光導波路１１は、光ファイバコネクタ９、光ファイバアレイ２０（例えば光ファイバシート）を構成する光ファイバを介して、ＣＰＵモジュールを構成する光配線受信アレイ７０の入力光導波路４０に接続されているため、メモリモジュールの光変調器１３で変調された光信号は、ＣＰＵモジュールの入力光導波路４０へ導かれ、光配線受信アレイ７０の端面のＰＤ接続面７０Ａを介して、ＰＤアレイ８０を構成するＰＤの受光面に入射し、ＰＤで電気信号に変換され、ＣＰＵへ送られる。
［第２構成例］
第２構成例は、図１１に示すように、複数（ここでは４つ）のＣＰＵ２Ａを相互に光接続する場合の構成例である。【００９２】
本構成例では、図１１に示すように、上述の実施形態における半導体チップモジュールとして、複数（ここでは４つ）のＣＰＵモジュールを用意し、光ファイバアレイ２０（例えば光ファイバシート）を用いて、これらを相互に接続するとともに、外部光源５にも接続し、１枚のシステムボード５０上に実装している。なお、図１１中、システムボード５０はその一部の領域のみを示している。【００９３】
ここで、各ＣＰＵモジュールは、パッケージ基板１上に、ＣＰＵ２Ａと、光配線送信アレイ、光配線受信アレイ、光ファイバコネクタ（例えばＭＴコネクタ）及びＰＤアレイを含む光送受信用素子３とを実装したものとして構成される。
このように、複数のＣＰＵモジュールを相互に接続する場合、各ＣＰＵモジュールを構成するＣＰＵ２Ａのそれぞれの側面近傍に光配線送信アレイ及び光配線受信アレイを実装することになる。ここでは、４つのＣＰＵモジュールを相互に接続しているため、一のＣＰＵモジュールを構成するＣＰＵ２Ａの２つの側面近傍にそれぞれ１つずつ光配線送信アレイ及び光配線受信アレイを実装している。【００９４】
ここでは、外部光源５からの光を各ＣＰＵモジュールに供給する光ファイバアレイ２０（例えば光ファイバシート）と、各ＣＰＵ２Ａ間を相互に接続する光ファイバアレイ２０（例えば光ファイバシート）とを重ね合わせて（一体化して）、光供給系を構成している。
また、ここでは、ＣＰＵ２Ａ間の高速伝送線を光接続とし、そのほかの電源、グランド、他のデバイスとの接続などは基板内の電気配線による電気的な接続としている。【００９５】
なお、その他の構成及び動作などは、上述の第１構成例と同様である。
［第３構成例］
第３構成例は、図１２に示すように、上述の第２構成例の構成をマルチチップモジュール（ＭＣＭ）とした場合の構成例である。
本構成例では、図１２に示すように、上述の実施形態における半導体チップモジュールとして、１枚の共通のパッケージ基板上に複数（ここでは４つ）のＣＰＵ２Ａを実装し、これらを、光ファイバアレイ２０（例えば光ファイバシート）を用いて接続している。【００９６】
このように、複数のＣＰＵ２Ａを相互に接続する場合、各ＣＰＵ２Ａのそれぞれの側面近傍に、光配線送信アレイ、光配線受信アレイ、光ファイバコネクタ及びＰＤアレイを含む光送受信用素子３を実装することになる。ここでは、４つのＣＰＵ２Ａを相互に接続しているため、一のＣＰＵ２Ａの２つの側面近傍にそれぞれ１つずつ光送受信用素子３を実装している。【００９７】
なお、その他の構成や動作などは、上述の第１構成例及び第２構成例と同様である。
このように、マルチチップモジュールとして構成すれば、電気配線の微細化、配線長の短縮が可能であり、全体のサイズを小さくすることができるという利点がある。
［第２実施形態］
次に、本発明の第２実施形態にかかる半導体チップモジュールについて、図１３を参照しながら説明する。【００９８】
本実施形態にかかる半導体チップモジュールは、図１３に示すように、上述の第１実施形態のものに対し、送信用光導波路素子６の光進行方向転換構造（光路切換構造）１２として、グレーティングカプラ５２を用いている点が異なる。
このため、本半導体チップモジュールは、送信用光導波路素子６の光導波路構造が異なる。【００９９】
つまり、本実施形態では、送信用光導波路素子６の光導波路構造は、図１３に示すように、光導波路用基板１９上に、第１クラッド層５３、第１グレーティング層５４、第１コア層５５、第２クラッド層５６、第２コア層５７、第２グレーティング層５８を順に積層させた構造になっている。なお、図１３では、送信用光導波路素子６の半導体チップ側の素子端面６Ｂの近傍領域の一部を示している。【０１００】
ここで、第１クラッド層５３、第１グレーティング層５４、第１コア層５５（導波路コア）、第２クラッド層５６によって、外部光源からの光が入力される入力光導波路１０が構成され、第２クラッド層５６、第２コア層５７（導波路コア）、第２グレーティング層５８によって、他のデバイスへ光信号を出力する出力光導波路１１が構成される。
特に、本実施形態では、入力光導波路１０と出力光導波路１１とは、上下２層構造になっており、半導体チップ側の素子端面６Ｂの近傍領域でグレーティングカプラ５２によって接続されている。【０１０１】
つまり、入力光導波路１０の導波路コア５５と出力光導波路１１の導波路コア５７は、半導体チップの厚さ方向（基板表面に垂直な方向）へずれた位置（異なる位置）に平行に設けられている。また、入力光導波路１０の第１グレーティング層５４及び出力光導波路１１の第２グレーティング層５８には、半導体チップ近傍に位置する素子端面近傍の導波路コア近接領域にグレーティングが設けられている。これにより、入力光導波路１０と出力光導波路１１が、素子端面６Ｂの近傍領域でグレーティングカプラ５２によって接続されることになる。【０１０２】
ここで、グレーティングは、光の進行方向に対して屈折率の周期構造を持つように、導波路コア（光導波路）に沿って周期的に屈折率を変化させることによって形成することができる。
なお、グレーティングカプラ５２としては、例えば電子情報通信学会論文誌C-I, Vol.J80-C-I, No.10, pp.461-468(1997)に開示されているものを用いることができる。【０１０３】
このように構成すると、下層の入力光導波路１０を伝搬してきた光は、グレーティングカプラ５２によって、上層の出力光導波路１１へ移り、出力光導波路１１を反対方向へ伝搬していくことになる。
このように、本実施形態では、グレーティングカプラ５２による導波光と放射光の結合を利用して、多層の光導波路１０，１１間での光の移動（光路の切り換え）を実現し、入力光導波路１０を伝搬してきた光の進行方向（光の伝搬方向）を転換して、入力光導波路１０を伝搬する光の進行方向に対して、出力光導波路１１を伝搬する光の進行方向が反対になるように構成することで、外部光源からの光を、一旦、半導体チップ近傍まで導き、半導体チップ近傍で変調した後、変調された光信号を他のデバイスへ向けて送信できるようにしている。これにより、ＬＳＩなどの半導体チップを実装する基板（パッケージ基板）上の半導体チップの近傍に光インターコネクションに必要な光学系を高密度に実装できることになる。【０１０４】
このため、本実施形態では、光路切換構造（光進行方向転換構造）１２は、入力光導波路１０及び出力光導波路１１の半導体チップ側の素子端面６Ｂの近傍に設けられるグレーティングカプラ５２を備え、入力光導波路１０を導かれた光がグレーティングカプラ５２によって出力光導波路１１へ導かれるように構成されていることになる。
なお、本実施形態では、素子端面における反射を利用しないため、上述の第１実施形態の場合と比較して、素子端面の加工精度を緩和することができる。また、それぞれの光導波路の端部を素子端面に露出させなくても良い。【０１０５】
ところで、本実施形態では、上述のように入力光導波路１０と出力光導波路１１とを積層させた２層構造にしているため、光変調器の電極の形成を容易にするために、図１４に示すように、入力光導波路１０を下側に設け、出力光導波路１１を上側に設け、上側の出力光導波路１１に光変調器１３を設けるのが好ましい。
また、本実施形態では、上述のように、入力光導波路１０と出力光導波路１１とを積層させて形成することで、入力光導波路１０の導波路コアと出力光導波路１１の導波路コアが半導体チップの厚さ方向（基板表面に垂直な方向）へずれた位置（異なる位置）に平行に設けられることになるため、複数の送信用光導波路素子６は同一基板１９上に一体的に形成され、光導波路用基板１９を下にした状態で、そのままパッケージ基板１上に実装される。この場合、光配線送信アレイが同一基板１９上に形成されることになる。また、光配線送信アレイの一部として複数の送信用光導波路素子６が形成されることになる。【０１０６】
この場合、マッハツェンダ型光変調器１３は、上述の第１実施形態と同様に形成するため、マッハツェンダ型光変調器１３の２つの光導波路アーム１１Ｃ，１１Ｄは光導波路用基板１９の表面に平行な方向に並ぶことになる。ここで、隣り合う送信用光導波路素子６でマッハツェンダ型光変調器１３の位置を光導波路長手方向へずらすことで、送信用光導波路素子６をより高密度に実装できるようになる。なお、２つの光導波路アーム１１Ｃ，１１Ｄが光導波路基板１９の表面に垂直な方向に並ぶように、マッハツェンダ型光変調器を形成しても良い。【０１０７】
また、それぞれの電極（変調用電極１６Ａ，１６Ｂ，グランド電極１６Ｃ）に接続される引出配線（電気配線）１７Ａ〜１７Ｃは、光変調器１３の電極１６Ａ〜１６Ｃから送信用光導波路素子６の半導体チップ近傍に位置する素子端面６Ｂの表面を経て光導波路用基板１９の裏面側まで延びており、その末端に電極パッド１８Ａ〜１８Ｃが形成されている。【０１０８】
一方、複数の受信用光導波路素子７も、上述の送信用光導波路素子６と同様に、同一基板１９上に一体的に形成する。この場合、光配線受信アレイが同一基板１９上に形成されることになる。また、光配線受信アレイの一部として複数の受信用光導波路素子７が形成されることになる。上述の送信用光導波路素子６では、上下に２つの光導波路を形成しているが、受信用光導波路素子７では、少なくとも受信用入力光導波路のみを形成すれば良い。【０１０９】
特に、受信用入力光導波路を伝搬してきた光が素子端面６Ｂ（ＰＤ受光面）で反射し、これが戻り光となって影響を与えないように、受信用入力光導波路は、半導体チップ側の素子端面近傍で、光導波路用基板１９の表面に平行な方向（水平方向）に傾斜した傾斜導波路部（例えば曲がり導波路部）を有するものとして構成するのが好ましい。
さらに、上述の第１実施形態と同様に、反射光処理用光導波路を設けるのも好ましい。つまり、受信用入力光導波路に対して光導波路用基板１９の表面に平行な方向（水平方向）にずれた位置（異なる位置）に平行に反射光処理用光導波路を設けるのも好ましい。この場合、反射光処理用光導波路は素子端面近傍ですぐに終端させるようにすれば、個々の受信用入力光導波路の間隔を狭くすることができ、受信用光導波路素子７をより高密度に実装できるようになる。【０１１０】
なお、その他の構成や動作については、上述の第１実施形態と同様である。
したがって、本実施形態にかかる半導体チップモジュールによれば、上述の第１実施形態と同様に、コストを低く抑えながら、半導体チップ（例えばＬＳＩ）の近傍に多数かつ高密度に実装できるようにしてサイズを小さくした光インターコネクションを実現できるという利点がある。
［その他］
なお、上述の各実施形態では、送信用光導波路素子６の光進行方向転換構造（光路切換構造）として、光反射構造やグレーティングカプラを用いているが、これらの構成に限られるものではなく、入力光導波路１０を導かれた光を出力光導波路１１へ導くための構造であれば他の構成を用いても良い。【０１１１】
また、本発明は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
【図１】
0004603581.tif 000002
【図２】
0004603581.tif 000003
【図３】
0004603581.tif 000004
【図４】
0004603581.tif 000005
【図５】
0004603581.tif 000006
【図６】
0004603581.tif 000007
【図７】
0004603581.tif 000008
【図８】
0004603581.tif 000009
【図９】
0004603581.tif 000010
【図１０】
0004603581.tif 000011
【図１１】
0004603581.tif 000012
【図１２】
0004603581.tif 000013
【図１３】
0004603581.tif 000014
【図１４】
0004603581.tif 000015
【図１５】
0004603581.tif 000016
【図１６】
0004603581.tif 000017