(57)【特許請求の範囲】
【請求項１】
半導体基板上にパッド酸化膜及び窒化膜を順次形成した後、パターニングする段階と、
前記半導体基板の露出した部分をエッチングしてトレンチ構造を形成する段階と、
前記トレンチ構造が埋め込まれるように前記窒化膜よりも高い高さの絶縁物を形成する段階と、
前記窒化膜の表面が露出するまで化学的機械的研磨を行う段階と、
前記窒化膜を除去し、ウェル形成のためのイオン注入を実施する段階と、
スクリーン酸化膜を形成した後、しきい値電圧調節のためのイオン注入を実施する段階と、
前記スクリーン酸化膜を除去する段階と、
Ｈ２ベーク工程で前記半導体基板表面の結晶欠陥を除去する段階と、
ＳＥＧ工程で露出した半導体基板を成長させてエピチャネルを形成する段階と、
からなることを特徴とする半導体素子のエピチャネル形成方法。
【請求項２】
前記パッド酸化膜を５０乃至２００Å範囲の厚さとすることを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項３】
前記窒化膜を１０００乃至３０００Å範囲の厚さとすることを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項４】
前記トレンチは前記半導体基板を１５００乃至４０００Å範囲の厚さにエッチングして形成することを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項５】
前記トレンチを形成した後、側壁に熱酸化膜を５０乃至２００Å範囲の厚さに形成することを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項６】
前記絶縁物は高密度プラズマＣＶＤ法またはオゾン−ＴＥＯＳ ＣＶＤ法で形成することを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項７】
前記絶縁物は前記窒化膜よりも３０００乃至５０００Å程度高く形成することを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項８】
前記ウェル形成後に実施する熱処理は、ＲＴＰ工程で約９５０℃程度の温度で１０乃至１００秒間実施することを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項９】
前記しきい値電圧調節のためのイオン注入は１乃至５ＫｅＶ範囲の電圧をイオン注入エネルギーとする極低エネルギーイオン注入工程で１Ｅ１２乃至３Ｅ１３のＢまたはＢＦ２イオンを注入することを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項１０】
前記しきい値電圧調節のためのイオン注入後、ＨＦ溶液またはＢＯＥ溶液を用いて自然酸化膜を除去する段階を含んでなることを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項１１】
前記Ｈ２ベーク工程はインサイツ（In-Situ）にて０.１乃至１０Ｔｏｒｒ範囲の圧力下に７５０乃至８５０℃範囲の温度で１乃至５分間実施することを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項１２】
前記ＳＥＧ工程はＬＰＣＶＤ装備でＨ２ガスをキャリアガスとし、ＤＣＳとＨＣｌを用いて前記半導体基板を１００乃至５００Å範囲の厚さに成長させることを特徴とする請求項１記載の半導体素子のエピチャネル形成方法。
【請求項１３】
前記Ｈ２ガスの流量を５乃至３０ｓｌｍの範囲とし、前記ＤＣＳの流量を５０乃至３００ｓｃｃｍの範囲とし、前記ＨＣｌの流量を５０乃至２００ｓｃｃｍの範囲とすることを特徴とする請求項１２記載の半導体素子のエピチャネル形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子のエピチャネル形成方法に係り、特にＳＥＧ工程のための半導体基板の表面処理工程において成長させるシリコン周辺絶縁膜のエッチング損傷を防止することにより、均一な形状のエピチャネルを形成し得る半導体素子のエピチャネル形成方法に関する。
【０００２】
【従来の技術】
ＣＭＯＳ構造でＳＥＧ工程（選択エピタキシャル成長工程）を積極的に利用しているエピタキシャルチャネル(Epitaxial Channel)工程とは、つまりゲート酸化物の下に形成されるチャネルを、成長したエピシリコン(Epi-Silicon)に形成するものである。エピチャネル工程の長所としてはドレイン飽和電流が増加し、短チャネル効果(Short Channel Effect)が減少することを挙げることができる。また、ゲート酸化膜をエピシリコンから形成するために、ゲート酸化膜の物性が向上する。しかし、一般的なＳＥＧ工程をそのまま適用すると、幾つかの問題点が発生する。ＳＥＧを用いたＥＳＤ工程ではインサイツ洗浄(In-Situ Cleaning)としてＨ２ベークを使用するが、Ｈ２ベークはシリコン表面の酸化物またはエッチング欠陥を取り除くことを目的とする。従って、温度が高く且つ圧力が低いほど、表面洗浄効果が大きいため、ＬＰＣＶＤ法（減圧ＣＶＤ法）を用いたＳＥＧ工程では９００℃以上の温度と２０Ｔｏｒｒ以下の低圧力でＨ２ベークを行わなければならない。しかし、９００℃以上の温度または２０Ｔｏｒｒ以下の圧力におけるＨ２ベークはシリコン表面を綺麗に洗浄する役割を果たすが、一方、エピチャネル工程の特性上、チャネルイオン注入としてのＶｔイオン注入を行ったイオンを基板に拡散させて素子のＶｔを不均一にするだけでなく、素子分離構造の絶縁物をエッチングしてアクティブシリコンの界面に形成された絶縁膜までも除去してしまう役割も果たす。このような素子分離構造の酸化物エッチングはエピチャネル工程の実施時にアクティブ側面におけるエピ成長を引き起こして、チャネルエピ形状を非正常的に形成し、後続工程を困難にしてしまうことは勿論のこと、電気的特性の劣化ももたらす。
【０００３】
以下、添付図を参照して従来の半導体素子のエピチャネル形成方法を説明する。
【０００４】
図１（ａ）乃至図１（ｃ）は従来の半導体素子のエピチャネル形成方法を説明するために順次示す断面図である。
【０００５】
図１（ａ）を参照して示すとおり、半導体基板１の、素子形成のためのアクティブ領域を除いた残部をエッチングしてトレンチ構造を形成し、トレンチ構造を絶縁物で埋め込む。しきい値電圧Ｖｔを調節するために半導体基板１の表面１ａにイオン注入を行う。
【０００６】
図１（ｂ）に示すとおり、半導体基板１表面の結晶欠陥及び自然酸化膜を含む各種の酸化膜を除去するためにＨ２ベーク工程を行う。この際、Ｈ２ベーク工程は洗浄工程を高めるために９００℃以上の高い温度と２０Ｔｏｒｒ以下の低い圧力で行うが、これによりしきい値電圧を調節するために半導体基板表面１ａに注入したイオンが半導体基板１の内部に拡散されつつ、目標としたしきい値電圧を変化させる。また、極めて高い洗浄効果によって、エピタキシャル成長させる半導体基板１のシリコン部分と接する絶縁物６の上部６ａがエッチングされてしまう。
【０００７】
図１（ｃ）を参照して示すとおり、ＳＥＧ工程でシリコンを成長させてエピチャネル８を形成する。この際、絶縁物６のエッチングされた部分６ａにもシリコンが成長して予定しない不均一な形状のエピチャネルが形成されてしまう。
【０００８】
図２は従来の半導体素子のエピチャネル形成方法によって形成されたエピチャネルを示すＴＥＭ写真である。同図に示すように、成長したエピチャネル、即ちエピシリコンの側壁が不均一で凸凹に形成されることがわかる。
【０００９】
つまり、半導体基板表面の欠陥を除去し且つ洗浄効果を高めるために、高温と低圧でＨ２ベーク工程を行うことにより絶縁物６の上部に所望しないエッチングが発生し、不均一なエピチャネルが形成される。
【００１０】
【発明が解決しようとする課題】
従って、本発明は半導体基板表面の欠陥を除去し洗浄するに際し、エピタキシャル成長させるシリコンと接する絶縁物の上部がエッチングされない工程条件を提示し、これによりＨ２ベーク工程を行うことにより、均一な形状のエピチャネルを形成することのできる半導体素子のエピチャネル形成方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体素子のエピチャネル形成方法は、半導体基板上にパッド酸化膜及び窒化膜を順次形成した後、パターニングする段階と、前記半導体基板の露出した部分をエッチングしてトレンチ構造を形成する段階と、前記トレンチ構造が埋め込まれるように前記窒化膜よりも高い高さの絶縁物を形成する段階と、前記窒化膜の表面が露出するまで化学的機械的研磨を行う段階と、前記窒化膜を除去し、ウェル形成のためのイオン注入を実施する段階と、スクリーン酸化膜を形成した後、しきい値電圧調節のためのイオン注入を実施する段階と、前記スクリーン酸化膜を除去する段階と、Ｈ２ベーク工程で前記半導体基板表面の結晶欠陥を除去する段階と、ＳＥＧ工程で露出した半導体基板を成長させてエピチャネルを形成する段階とからなることを特徴とする。
【００１２】
前記段階において、パッド酸化膜は５０乃至２００Å範囲の厚さに形成し、窒化膜は１０００乃至３０００Åの厚さに形成する。
【００１３】
トレンチは半導体基板を１５００乃至４０００Å範囲の厚さにエッチングして形成した後、側壁に熱酸化膜を５０乃至２００Å範囲の厚さに形成する。
【００１４】
絶縁物は高密度プラズマＣＶＤ法またはオゾン−ＴＥＯＳ ＣＶＤ法で形成するが、窒化膜よりも３０００乃至５０００Å程度高く形成する。
【００１５】
ウェル形成後に施される熱処理はＲＴＰ工程であり、約９５０℃程度の温度で１０秒乃至１００秒間実施する。
【００１６】
しきい値電圧調節のためのイオン注入は１乃至５ＫｅＶ範囲の電圧をイオン注入エネルギーとする極低エネルギイオン注入工程で１Ｅ１２乃至３Ｅ１３のＢまたはＢＦ２イオンを注入する。その後、ＨＦ溶液またはＢＯＥ溶液を用いて自然酸化膜を除去することもできる。
【００１７】
Ｈ２ベーク工程はインサイツ(In-Situ)にて０.１乃至１０Ｔｏｒｒ範囲の圧力下に７５０乃至８５０℃範囲の温度で１乃至５分間実施する。
【００１８】
前記ＳＥＧ工程はＬＰＣＶＤ装備でＨ２ガスをキャリアガスとし、ＤＣＳとＨＣｌを用いて前記半導体基板を１００乃至５００Å範囲の厚さに成長させるが、Ｈ２ガスの流量を５乃至３０ｓｌｍの範囲とし、ＤＣＳの流量を５０乃至３００ｓｃｃｍの範囲とし、ＨＣｌの流量を５０乃至２００ｓｃｃｍの範囲とする。
【００１９】
【発明の実施の形態】
以下、添付図に基づいて本発明の実施例をさらに詳細に説明する。
【００２０】
図３（ａ）乃至図３（ｅ）は本発明に係る半導体素子のエピチャネル形成方法を説明するために順次示す断面図である。
【００２１】
図３（ａ）に示すとおり、半導体基板１１上にパッド酸化膜１２及び窒化膜１３を順次形成した後、窒化膜１３の上部に感光膜パターン１４を形成する。パッド酸化膜１２は５０乃至２００Å範囲の厚さに形成し、窒化膜１４は１０００乃至３０００Å範囲の厚さに形成する。
【００２２】
図３（ｂ）に示すとおり、感光膜パターンを用いたエッチング工程で窒化膜１３及びパッド酸化膜１２をパターニングし、露出した半導体基板１１を１５００乃至４０００Å範囲の厚さにエッチングしてトレンチを形成する。トレンチの側壁には酸化工程で熱酸化膜１５を形成し、素子分離のためにトレンチを絶縁物１６で埋め込む。熱酸化膜１５はインタフェーストラップ(Interface Trap)電荷を減らすために形成し、５０乃至２００Å範囲の厚さとする。トレンチを埋め込む絶縁物１６は高密度プラズマＣＶＤ法またはオゾン−ＴＥＯＳ ＣＶＤ法で形成する。絶縁物１６は窒化膜１３よりも３０００乃至５０００Å程度高く形成した後、化学的機械的研磨を施して窒化膜１３の表面を露出させる。
【００２３】
図３（ｃ）に示すとおり、窒化膜１３を除去し、ウェルを形成するためのイオン注入を施した後熱処理する。ウェル形成後にはスクリーン酸化膜１７を形成し、しきい値電圧Ｖｔを調節するためのイオン注入を行う。ウェル形成のためのイオン注入後に実施する熱処理は、約９５０℃程度の温度で１０乃至１００秒間実施する急速熱処理とする。しきい値電圧調節のためのイオン注入は１乃至５ＫｅＶのイオン注入エネルギーで１Ｅ１２乃至３Ｅ１３ドーズのＢまたはＢＦ２イオンを注入するが、半導体基板１１の表面１１ａに薄くイオン注入を行う必要があるため、極低エネルギーイオン注入工程により行う。
【００２４】
図３（ｄ）に示すとおり、半導体基板１１に残っているスクリーン酸化膜１７及び自然酸化膜を取り除くために、洗浄工程を行う。半導体基板１１上の全ての酸化膜が除去されると、半導体基板１１表面の欠陥などを除去するために表面処理を行う。酸化膜除去のための洗浄工程はＨＦまたはＢＯＥ溶液を用いて実施する。半導体基板１１の表面処理は、インサイツ(In-Situ)にて０.１乃至１０Ｔｏｒｒ範囲の圧力下に７５０乃至８５０℃範囲の温度で１乃至５分間実施するＨ２ベーク工程により行う。
【００２５】
図３（ｅ）を参照して示すとおり、表面処理を行った後、シリコンを成長させてエピチャネル１８を形成する。エピチャネル１８はＳＥＧ法（選択的エピタキシャル成長法）でシリコンを１００乃至５００Å程度の厚さに成長させて形成するが、Ｈ２ガスをキャリアガスとし、ＤＣＳ(Dichlorosilane；ＳｉＨ２Ｃｌ２)とＨＣｌ(hydrogen chloride)を用いて実施する。Ｈ２ガスの流量を５乃至３０ｓｌｍの範囲とし、ＤＣＳの流量を５０乃至３００ｓｃｃｍの範囲とし、ＨＣｌの流量を５０乃至２００ｓｃｃｍの範囲とする。
【００２６】
図４は本発明の半導体素子のエピチャネル形成方法によって形成されたエピチャネルを示すＴＥＭ写真である。
【００２７】
図４を参照すると、半導体基板１１に形成されたトレンチに絶縁物１６が埋め込まれており、露出した半導体基板１１、即ちシリコンを成長させてシリコン成長層としてのエピチャネル１８が均一な形状に形成されている。同図に示すように、半導体基板１１に形成されたトレンチと接する絶縁物１６の側壁上部がエッチングされることなく、均一に形成されているためにエピチャネルが均一な形状をもつ。
【００２８】
【発明の効果】
上述したように、本発明は、シリコンを成長させる前に実施する表面処理工程条件を適切に調節して、成長させるシリコンと接している絶縁膜上部がエッチングされることを防止することが出来、半導体基板上にシリコンを成長させて均一な形状のエピチャネルを形成することにより、後続の工程を容易にすることができ、ひいては電気的特性を向上させるという効果がある。
【図面の簡単な説明】
【図１】  図１（ａ）乃至図１（ｃ）は従来の半導体素子のエピチャネル形成方法を説明するための説明図である。
【図２】  従来の半導体素子のエピチャネル形成方法によって形成されたエピチャネルを示すＴＥＭ写真である。
【図３】  図３（ａ）乃至図３（ｅ）は本発明に係る半導体素子のエピチャネル形成方法を説明するための説明図である。
【図４】  本発明の半導体素子のエピチャネル形成方法によって形成されたエピチャネルを示すＴＥＭ写真である。
【符号の説明】
１，１１  半導体基板
１２  パッド酸化膜
１３  窒化膜
１４  感光膜パターン
１５  熱酸化膜
６，１６  絶縁物
１７  スクリーン酸化膜
８，１８  エピチャネル
１ａ  半導体基板表面
６ａ  絶縁物エッチング部分
【図１】
0004544788.tif 000002
【図２】
0004544788.tif 000003
【図３】
0004544788.tif 000004
【図４】
0004544788.tif 000005