(57)【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板の表面上に形成され、断面が先端に向かって細くなり、下側が前記先端より太くなっているサイドウォール構造の枠からなる第１の層と、
前記サイドウォール構造の外側に沿うとともに、前記枠の上方の一部に架橋され、且つ、前記絶縁基板の表面に向って動くことができる第２の層と、
を有することを特徴とする微小構造体。
【請求項２】
請求項１において、
前記第１の層は絶縁層からなり、前記第２の層は導電層からなることを特徴とする微小構造体。
【請求項３】
絶縁基板と、
前記絶縁基板の表面上に形成され、断面が先端に向かって細くなり、下側が前記先端より太くなっているサイドウォール構造の枠からなる第１の層、及び前記サイドウォール構造の外側に沿うとともに、前記枠の上方の一部に架橋され、且つ、前記絶縁基板の表面に向って動くことができる第２の層を有する微小構造体と、
前記絶縁基板の表面上に形成されたゲート電極と、前記ゲート電極の側面に形成されたサイドウォール構造の絶縁層とを有する半導体素子と、
を有し、
前記微小構造体が有するサイドウォール構造の枠と、前記半導体素子が有するサイドウォール構造の絶縁層とは、前記絶縁基板上の同じ絶縁層をパターニングすることで形成されたことを特徴とするマイクロマシン。
【請求項４】
絶縁基板と、
前記絶縁基板の表面上に形成され、断面が先端に向かって細くなり、下側が前記先端より太くなっているサイドウォール構造の枠からなる第１の層、及び前記第１の層の外側まで延在するように、前記サイドウォール構造の外側に沿うとともに、前記枠の上方の一部に架橋され、且つ、前記絶縁基板の表面に向って動くことができる第２の層を有する微小構造体と、
前記絶縁基板の表面上に形成されたゲート電極と、前記ゲート電極の側面に形成されたサイドウォール構造の絶縁層とを有する半導体素子と、
を有し、
前記微小構造体が有するサイドウォール構造の枠と、前記半導体素子が有するサイドウォール構造の絶縁層とは、前記絶縁基板上の同じ絶縁層をパターニングすることで形成されたことを特徴とするマイクロマシン。
【請求項５】
請求項３または請求項４において、
前記第１の層の下方に設けられた導電層を有することを特徴とするマイクロマシン。
【請求項６】
請求項３乃至請求項５のいずれか一において、
前記第１の層は絶縁層からなり、前記第２の層は導電層からなることを特徴とするマイクロマシン。
【請求項７】
絶縁基板の表面上に犠牲層を形成し、
前記犠牲層の側面に、断面が先端に向かって細くなり、下側が前記先端より太くなっているサイドウォール構造の枠からなる第１の層を形成し、
前記犠牲層及び前記第１の層の上に前記サイドウォール構造の外側に沿うとともに、前記枠の上方の一部に架橋される第２の層を形成し、
前記第２の層が前記絶縁基板の表面に向って動くことができるように、前記犠牲層をエッチングすることを特徴とする微小構造体の作製方法。
【請求項８】
絶縁基板の表面上に犠牲層を形成し、
前記犠牲層の側面に、断面が先端に向かって細くなり、下側が前記先端より太くなっているサイドウォール構造の枠からなる第１の層を形成し、
前記第１の層の外側まで延在するように、前記犠牲層及び前記第１の層上に前記サイドウォール構造の外側に沿うとともに、前記枠の上方の一部に架橋される第２の層を形成し、
前記第２の層が前記絶縁基板の表面に向って動くことができるように、前記犠牲層をエッチングすることを特徴とする微小構造体の作製方法。
【請求項９】
絶縁基板の表面上の第１の領域に半導体層を形成し、
前記第１の領域の前記半導体層上にゲート電極を、第２の領域に犠牲層を形成し、
前記犠牲層の側面に、断面が先端に向かって細くなり、下側が前記先端より太くなっているサイドウォール構造の枠からなる第１の層、及び前記ゲート電極の側面にサイドウォール構造の絶縁層を形成し、
前記犠牲層及び前記第１の層上に前記サイドウォール構造の外側に沿うとともに、前記枠の上方の一部に架橋される第２の層、及び前記半導体層が有する不純物領域に電気的に接続された電極を形成し、
前記第２の層が前記絶縁基板の表面に向かって動くことができるように、前記犠牲層をエッチングして微小構造体を形成することを特徴とするマイクロマシンの作製方法。
【請求項１０】
絶縁基板の表面上の第１の領域に半導体層を形成し、
前記第１の領域の前記半導体層上にゲート電極を、第２の領域に犠牲層を形成し、
前記犠牲層の側面に、断面が先端に向かって細くなり、下側が前記先端より太くなっているサイドウォール構造の枠からなる第１の層、及び前記ゲート電極の側面にサイドウォール構造の絶縁層を形成し、
前記第１の層の外側まで延在するように、前記犠牲層及び前記第１の層上に前記サイドウォール構造の外側に沿うとともに、前記枠の上方の一部に架橋される第２の層、及び前記半導体層が有する不純物領域に電気的に接続された電極を形成し、
前記第２の層が前記絶縁基板の表面に向かって動くことができるように、前記犠牲層をエッチングして微小構造体を形成することを特徴とするマイクロマシンの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小構造体、当該微小構造体を有するマイクロマシン、当該微小構造体を有する有機トランジスタ、及び当該有機トランジスタを有する電子機器に関する。さらに本発明は、これらの作製方法に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳと呼ばれる微小機械システムの研究が盛んに進められている。ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）は、微小電気機械システムの略称であり、単にマイクロマシンと呼ばれることもある。マイクロマシンとは、一般的には、半導体微細加工技術を用いて「立体構造を有し可動する微小構造体」および「半導体素子を有する電子回路」を集積化した微細デバイスを指す。上記微小構造体は半導体素子と異なり、構造が立体的で可動部を有する。
【０００３】
また半導体基板に設けられたマイクロ機械デバイスであって、各種デバイスを同一基板内に同時に作り込む技術が提案されている（例えば、特許文献１参照）。
【０００４】
このようなマイクロマシンには、薄膜を用いた構成が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００２−３５５７９８号公報
【特許文献２】特開２００４−１２０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１のようにマイクロマシンは、シリコンウェハといった半導体基板を用いて形成することが一般的である。
【０００６】
また特許文献１には、マイクロポンプとその駆動回路を同一基板上に実装した形態について開示される。しかし、同一工程により同一基板上に形成することは開示されない。さらに特許文献１には、マイクロ混合器等に、サンプルやポンプとしてダイアフラムポンプを同一基板上に一体的に形成して構成することが開示され、同じプロセスで構造が成形できるため、各種デバイスを同一基板内に同時に作り込むことが容易であることが開示される。しかしながら、マイクロ混合器等の装置を制御するための半導体素子を同一工程により同一基板上に形成することは記載されない。
【０００７】
特許文献２には、薄膜状の結晶化処理されたマイクロマシンの構造について記載されている。しかし、マイクロマシンを制御するための半導体素子について記載はなく、勿論半導体素子が一体形成された装置の記載はない。
【課題を解決するための手段】
【０００８】
上記課題を鑑み本発明は、枠の形状を有する新たな構造の微小構造体を提供することを課題とする。さらに本発明は新たな構造の微小構造体、これを有するマイクロマシン、これを有する有機トランジスタ、これを有する電子機器の作製方法を提供する。
【０００９】
さらに本発明は微小構造体と、当該微小構造体を制御する半導体素子とを同一絶縁表面上に同一工程で一体形成する方法を提供する。
【００１０】
以下に本発明の具体的な構成を示す。
【００１１】
本発明の一形態は、絶縁表面上に設けられた第１の層と、第２の層とを有し、第１の層は、一対の壁面体であり、第２の層は、壁面体の間に架橋された橋梁体であることを特徴とする微小構造体である。このような第２の層は可動することができる。
【００１２】
また本発明の別形態は、縁表面上に設けられた第１の層と、第２の層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有することを特徴とする微小構造体である。このような第２の層は可動することができる。
【００１３】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方に、一辺から、当該一辺に対向する他辺にわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、且つ枠の側面と接することを特徴とする微小構造体である。このような第２の層は可動することができる。
【００１４】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層とを有する微小構造体を複数有するマイクロマシンであって、第１の層は、一対の壁面体であり、第２の層は、壁面体の間に架橋された橋梁体であることを特徴とするマイクロマシンである。このような第２の層は可動することができる。
【００１５】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層とを有する微小構造体を複数有するマイクロマシンであって、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有することを特徴とするマイクロマシンである。このような第２の層は可動することができる。
【００１６】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層とを有する微小構造体を複数有するマイクロマシンであって、第１の層は、枠の形状をなし、第２の層は、枠の上方に、一辺から、当該一辺に対向する他辺にわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、且つ枠の側面と接することを特徴とするマイクロマシンである。このような第２の層は可動することができる。
【００１７】
また本発明の別形態は、絶縁表面上に設けられた導電層と、第１の層と、第２の層とを有する微小構造体を複数有するマイクロマシンであって、導電層上方に第１の層及び第２の層を有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有することを特徴とするマイクロマシンである。このような第２の層は可動することができる。
【００１８】
本発明のマイクロマシンは、絶縁表面上に微小構造体と同一工程で形成された半導体素子を有することを特徴とする。
【００１９】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層とを有し、第１の層は、一対の壁面体であり、第２の層は、壁面体の間に架橋された橋梁体であり、壁面体の内側であって、橋梁体の下方に設けられた有機半導体層を有することを特徴とする有機トランジスタである。
【００２０】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層と、第１の層の下方に設けられた導電層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、空間に設けられた有機半導体層を有することを特徴とする有機トランジスタである。
【００２１】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層と、第１の層の下方に設けられた導電層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、空間に設けられた有機半導体層を有し、第２の層は導電性材料でなることを特徴とする有機トランジスタである。
【００２２】
また本発明の別形態は、絶縁表面上に設けられた導電層と、導電層上方に設けられた第１の層と、第２の層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、空間に設けられた有機半導体層を有し、第２の層は導電性材料でなることを特徴とする有機トランジスタである。
【００２３】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層とを有し、第１の層は、一対の壁面体であり、第２の層は、壁面体の間に架橋された橋梁体であり、壁面体の内側であって、橋梁体の下方に設けられた有機半導体層を有する有機トランジスタを有することを特徴とする電子機器である。例えば電子機器において、当該有機トランジスタを表示部のスイッチング素子として用いることができる。
【００２４】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、空間に設けられた有機半導体層を有する有機トランジスタを有することを特徴とする電子機器である。例えば電子機器において、当該有機トランジスタを表示部のスイッチング素子として用いることができる。
【００２５】
また本発明の別形態は、絶縁表面上に設けられた第１の層と、第２の層と、第１の層の下方に設けられた導電層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、空間に設けられた有機半導体層を有し、第２の層は導電性材料でなる有機トランジスタを有することを特徴とする電子機器である。例えば電子機器において、当該有機トランジスタを表示部のスイッチング素子として用いることができる。
【００２６】
また本発明の別形態は、絶縁表面上に設けられた導電層と、導電層上方に設けられた第１の層と、第２の層とを有し、第１の層は、枠の形状をなし、第２の層は、枠の上方をわたって設けられ、第２の層の下方は枠の内に設けられた空間を有し、空間に設けられた有機半導体層を有し、第２の層は導電性材料でなる有機トランジスタを有することを特徴とする電子機器である。例えば電子機器において、当該有機トランジスタを表示部のスイッチング素子として用いることができる。
【発明の効果】
【００２７】
縁表面上に設けられた枠の形状をなす微小構造体を提供することができる。本発明の微小構造体は、枠の形状を有するため、透光性が高くなる。そのため、これを表示部のスイッチ素子として適用することにより、開口率の高い表示部を提供することができる。
【００２８】
微小構造体と、当該微小構造体を制御する半導体素子とを同一表面上に同一工程で一体形成する本発明によって、低コストで作製可能なマイクロマシンを提供することができる。
【００２９】
また微小構造体と、当該微小構造体を制御する半導体素子との接続領域を設ける必要がなく、マイクロマシンを搭載するセンサー装置等の小型化を達成することができる。
【００３０】
さらに同一表面上に一体形成することにより、微小構造体をアレイ化することができ、大規模に集積化された装置を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３２】
（実施の形態１）
本実施の形態では、微小構造体の構成について説明する。
【００３３】
本発明の微小構造体は、図１に示すように、絶縁表面１０１上に枠の形状に設けられた第１の層１０２を有する。また別の言い方をすると、第１の層１０２でなる枠は２組の一対の壁面体と表現できる。なお、第２の層１０２の下方に空間１０５が形成されればよいため、第２の層１０２を支える枠は、少なくとも対向する２辺を有すればよい。すなわち、少なくとも一組の一対の壁面体が形成されればよい。
【００３４】
第１の層１０２でなる枠の内には、空間が設けられている。空間は、枠に囲まれるようにして設けられていると表現することもできる。絶縁表面とは、ガラス基板、石英基板、プラスチック基板等の表面である。プラスチック基板に微小構造体を形成することにより、柔軟性が高く、薄型な装置を形成することができる。また例えば、ガラス基板を研磨等により薄くしてもよい。このように研磨することによって、薄型な装置を形成することができる。さらに本発明の微小構造体は、金属等の導電性基板や、シリコン等の半導体性基板上に絶縁性を有する層（絶縁層）を形成した基板に形成することも可能である。
【００３５】
第１の層１０２は、シリコンを有する絶縁体から形成することができる。例えば、シリコンを有する酸化物（シリコン酸化物）やシリコンを有する窒化物（シリコン窒化物）から形成することができ、単層構造又は積層構造をとることができる。
【００３６】
このような枠の形状を有する第１の層１０２の上方にわたって、第２の層１０３が設けられている。言い換えると第２の層１０３は、橋梁体、つまり一対の壁面体の間に架橋された橋梁体と表現することができる。第２の層１０３は、シリコンを有する絶縁体、又は導電体から形成することができ、単層構造又は積層構造をとることができる。導電体には、電極に用いる材料が好適であり、例えばチタン（Ｔｉ）アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属材料、または当該金属材料の化合物（金属酸化物又は金属窒化物）から形成するとよい。アルミニウム（Ａｌ）等の耐熱性が低い材料には、加熱等によるヒロックを防止するためにネオジウム（Ｎｄ）やスカンジウム（Ｓｃ）等の元素を添加すると良い。なおネオジウムは、スカンジウムと比較して、アルミニウムの抵抗率を高めることがなく、添加材料として好ましい。
【００３７】
このような微小構造体の作製方法について、図２（Ａ）〜（Ｄ）を用いて説明する。
【００３８】
まず図２（Ａ）に示すように、絶縁表面上に、犠牲層１０４を形成し、所定の形状にパターニングする。なお犠牲層とは、後の工程で除去される層を指す。このような犠牲層を除去することによって、構造層が可動するための空間が設けられることとなる。そのため、犠牲層は除去されればよく、導電層であっても、絶縁層であってもよく、他の材料とのエッチングの選択比が取れる材料であればよい。
【００３９】
その後図２（Ｂ）に示すように、犠牲層１０４上にシリコン酸化物やシリコン窒化物等からなる第１の層１０６を形成する。シリコン酸化物やシリコン窒化物等は、ＣＶＤ法、スパッタリング法、液滴吐出法（代表的にはインクジェット法）、スピンコーティング法を用いて形成することができる。液滴吐出法やスピンコーティング法は、出発材料が有機材料のときに用いることができる。
【００４０】
このとき、犠牲層１０４の形状にそって、第１の層１０６の表面にも凹凸が形成されることがある。但し、第１の層１０６の出発材料に有機材料のものを使用すると、凹凸は形成されにくく、平坦性を高めることもできる。
【００４１】
そして図２（Ｃ）に示すように、第１の層が犠牲層１０４の側面のみに残り、枠の形状となるようにエッチングを施す。エッチングにはドライエッチング又はウェットエッチングを適用することができる。ドライエッチングの場合、ＣＨＦ３、ＣｌＦ３、ＮＨ３、ＣＦ４等を含むエッチングガスを用いることができる。ウェットエッチングの場合、過酸化水素水を含むエッチング剤、又はバッファードフッ酸を含むエッチング剤を用いることができる。エッチングには、異方性エッチングを用いるとよい。
【００４２】
このように側面のみに残った第１の層は、犠牲層１０４の周囲に存在し、枠の形状を有する。これをサイドウォール構造と呼ぶことができ、枠は、その先端に向かって細くなり、下面側は太くなっている。そのため、枠の強度を高めることができる。なおサイドウォール構造を有する第１の層１０２において、サイドウォール部分の膜厚やその高さは第１の層の成膜時の膜厚にもよるがエッチング条件によって決めることができる。
【００４３】
次に第１の層１０２及び犠牲層１０４を覆うように、第２の層１０３を形成し、所定の形状にパターニングする。本実施の形態では、図１に示すように、第２の層１０３を第１の層１０２及び犠牲層１０４の上方をわたるような細長い矩形状にパターニングする。すなわち、第２の層１０３は、第１の層１０２及び犠牲層１０４上方に選択的に形成された橋梁体となる。本実施の形態では、第２の層１０３、つまり橋梁体は、枠の形状を有する第１の層１０２の外側にまで延在している。外側にまで延在することにより、第２の層１０２の強度を高めることができる。
【００４４】
第２の層１０３が選択的に形成されたため、犠牲層１０４は露出する領域を有する。そして露出された犠牲層１０４は、エッチングにより除去することができる。すなわち、第２の層１０３は、犠牲層１０４が露出する領域を有するように形成することが望まれる。
【００４５】
その後、図２（Ｄ）に示すように犠牲層１０４を除去する。犠牲層１０４の除去にはドライエッチング又はウェットエッチングを適用することができる。また選択的に犠牲層１０４のみが除去されればよく、第１の層１０２、第２の層１０３、犠牲層１０４の材料は、これを満たせばよい。またエッチング条件も、これを満たせばよい。すなわち、第１の層１０２、第２の層１０３は、特定のエッチング剤に対して、犠牲層１０４との選択比が取れる材料とする。
【００４６】
犠牲層１０４が除去されることによって、空間１０５が生じる。言い換えると、枠の形状に設けられた第１の層１０２の内側に空間１０５が設けられる。この枠の形状を２組の一対の壁面体と表現することができる。なお、第２の層１０２の下方に空間１０５が形成されればよいため、第２の層１０２を支える枠は、少なくとも対向する２辺を有すればよい。すなわち、少なくとも一組の一対の壁面体が形成されればよい。そのため、枠の内部における犠牲層１０４はすべてエッチング除去する必要はなく、枠の底辺側において犠牲層１０４は残っても構わない。言い換えると、犠牲層１０４をエッチングすることによって、空間を形成することができればよい。
【００４７】
このようにして、第１の層は、枠の形状をなす第１の層と、枠の上方をわたって設けられた、橋梁体の形状を有する第２の層と、第２の層の下方であって、枠の内に設けられた空間を有する微小構造体を形成することができる。空間上に設けられた第２の層は、例えば第２の層に電圧を印加することによる電気信号や静電気等により可動することができる。第２の層は、例えば上下に可動（もしくは振動）することができる。
【００４８】
このような枠は、加工しづらい材料を流し込んで焼成するための型として用いることができる。例えば、エッチング加工が困難であるＺｎＯや熱に弱い有機材料を流し込んで、新たな装置として提供することができる。
【００４９】
また枠に対して電界めっきを施し、鏡面を作ることも可能である。このような装置を光学デバイスとして用いることができる。
【００５０】
またこのような第１の層からなる枠は、通常のエッチングによるパターニングより微細な加工を可能とする。
【００５１】
このような微小構造体を複数設け、大規模に集積化されたマイクロマシンを提供することができる。大規模に集積化された装置によって、特定の機能を奏するマイクロマシンを提供することができる。
【００５２】
（実施の形態２）
本実施の形態では、上記微小構造体を用いたセンサー素子、検出素子等の測定素子の構成について説明する。
【００５３】
図３に示すように、上記のような微小構造体において、犠牲層の下方に導電体（下部電極として機能するため、以下、下部電極と表記する）１１０を形成し、所定の形状にパターニングする。下部電極１１０は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属材料、または当該金属材料の化合物（金属酸化物又は金属窒化物）から形成することができる。アルミニウム（Ａｌ）等の耐熱性が低い材料には、加熱等によるヒロックを防止するためにネオジウム（Ｎｄ）やスカンジウム（Ｓｃ）等の元素を添加すると良い。なおネオジムは、スカンジウムと比較して、アルミニウムの抵抗率を高めることがなく、添加材料として好ましい。
【００５４】
そして、下部電極１１０上に、上記実施の形態と同様に犠牲層を形成し、所定の形状にパターニングする。
【００５５】
次に、上記実施の形態と同様に犠牲層上に第１の層を形成し、サイドウォール構造となるようにエッチングする。
【００５６】
さらに第１の層及び犠牲層の上方にわたって第２の層を形成する。本実施の形態では、第２の層として、導電層１１２を用いる。導電層１１２には、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の金属材料、または当該金属材料の化合物（金属酸化物又は金属窒化物）を用いることができる。アルミニウム（Ａｌ）等の耐熱性が低い材料には、加熱等によるヒロックを防止するためにネオジウム（Ｎｄ）やスカンジウム（Ｓｃ）等の元素を添加すると良い。なおネオジムは、スカンジウムと比較して、アルミニウムの抵抗率を高めることがなく、添加材料として好ましい。
【００５７】
本構成において、導電層の下方に絶縁層を設けてもよい。絶縁層には、シリコン酸化物やシリコン窒化物等を用い、上記実施の形態と同様に導電層１１２をパターニングする。このとき、犠牲層が露出する領域を形成するようにパターニングすればよい。
【００５８】
その後、上記実施の形態と同様に、犠牲層を除去し、サイドウォール構造を有する第１の層１０２と、その上方に導電層１１２が設けられた構造となる。犠牲層が除去されたため、第１の層１０２内には空間が設けられている。すなわち、当該空間を挟んで下部電極１１０と、導電層１１２とが容量をなす。導電層１１２は可動できる、具体的には空間上の導電層１１２が上下に動くことができるため、当該容量の値が変動する。
【００５９】
この変動する値を読み取ることによって、測定素子として機能することができる。すなわち、このような微小構造体は、可変容量を測定することができる素子となる。このような測定素子を複数形成し、可変容量を検出するためのセンサー回路を設けたセンサーデバイスを提供することができる。
【００６０】
本発明の微小構造体は、シリコンウェハを用いた場合より、低コストで作製することができる。また、以下の実施の形態で示すが、微小構造体を制御する半導体素子と同一基板状に形成することが可能である。このような本発明の微小構造体によって、測定素子やセンサーデバイスのコストを抑えることができる。
【００６１】
このような測定素子を複数設け、大規模に集積化されたマイクロマシンを提供することができる。大規模に集積化された装置によって、特定の機能を奏するマイクロマシンを提供することができる。
【００６２】
（実施の形態３）
本実施の形態では、上記実施の形態とは異なる素子の構成について説明する。
【００６３】
図１に示す微小構造体において、第２の層１０３をフィラメント（ヒューズともいう）として使用し、本発明の微小構造体を保護回路に適用することができる。過大な電圧が第２の層１０３に加わると、第２の層１０３が切断されるため、保護回路として適用できる。また切断されずとも、第２の層１０３に流れる電流によって、第２の層１０３の物理的特性に相違が生じれば、この特性変化を用いて、保護回路として適用することもできる。またフィラメント（ヒューズ）を記憶素子に用いることで、不揮発性メモリを形成することもできる。
【００６４】
このような保護回路として適用する場合、第２の層１０３は導電体を用いて形成するとよい。
（実施の形態４）
本実施の形態では、上記実施の形態とは異なる測定素子の構成について説明する。
【００６５】
図１４（Ａ）に示すように、絶縁表面１０１上にサイドウォール構造を有する第１の層１０２と、空間に設けられた針１５０と、積層された第２の層１０３（下層１０３ａ、上層１０３ｂ）を有する素子である。第２の層の下層１０３ａと、上層１０３ｂは熱伝導率の異なる材料を用いて積層する。
【００６６】
ある環境温度では、針１５０の先端と、第２の層の下層１０３ａとは接している。
【００６７】
次いで別の環境温度では、図１４（Ｂ）に示すように、針１５０の先端と、第２の層の下層１０３ａとは離れる。これは第２の層の下層１０３ａと、上層１０３ｂとで熱伝導率が異なるため、第２の層に反りが生じることによる。また第２の層の下方には空間が設けられているため、第２の層に反りを生じさせることができる。
【００６８】
このような性質を利用して、スイッチング素子として適用することができる。
【００６９】
（実施の形態５）
本実施の形態では、上記測定素子と、当該測定素子を制御する半導体素子とを有する半導体装置の作製工程について説明する。本実施の形態では、半導体素子として薄膜トランジスタ（ＴＦＴ）を用いる場合で説明する。
【００７０】
図４（Ａ）に示すように、絶縁表面１０１上に下部電極１１０を形成する。下部電極１１０の作製方法、材料等は上記実施の形態を参照することができる。本実施の形態では、下部電極１１０を微小構造体が形成される第１の領域、半導体素子が形成される第２の領域にわたって形成する。第１の領域及び第２の領域において、下部電極１１０は所定の形状に加工、つまりパターニングされ、それぞれ測定素子の下部電極、半導体素子の下部電極として機能する。半導体素子の下部電極を設けることにより、半導体素子の微細化にともなうリーク電流を低減することができる。
【００７１】
次いで、下部電極１１０上に下地膜１１４を形成する。下地膜１１４はシリコンを有する酸化物やシリコンを有する窒化物、例えば酸化シリコン層、窒化シリコン層または酸化窒化シリコン層などの絶縁層を単層または積層構造で形成することができる。積層構造は、例えばＳｉＨ４、ＮＨ３、Ｎ２Ｏ及びＨ２を反応ガスとして形成される酸化窒化シリコン層と、ＳｉＨ４及びＮ２Ｏを反応ガスとして形成される酸化窒化シリコン層とを順に形成した構造を適用することができる。このような下地膜１１４により、絶縁表面１０１等からの汚染を防止することができる。また積層構造とすることによって、上記汚染防止の高い層と、下部電極１１０や後に形成される半導体層との密着性の高い層とを積層することもでき、好ましい。
【００７２】
そして、第２の領域のみに、半導体層１１３を形成し、所定の形状にパターニングする。半導体層は、珪素を有する材料から形成することができる。珪素を有する材料には、珪素からなる材料、ゲルマニウムを０．０１〜４．５ａｔｏｍｉｃ％程度に有するシリコンゲルマ材料がある。半導体層１１３には、結晶状態を有するもの、非晶質状態を有するものを用いることができる。本実施の形態では、非晶質シリコン層を形成し、金属を用いた加熱処理により、結晶化された多結晶シリコン層を用いる。加熱処理には、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。
【００７３】
加熱処理として、レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。レーザビームとしては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及び当該基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
【００７４】
なお連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するようにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを互いに補うことができる。
【００７５】
またパルス発振型のレーザビームであって、半導体層がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザを発振させるレーザビームを用いることもできる。このような周波数でレーザビームを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的なレーザビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。
【００７６】
その他の加熱処理として加熱炉を用いる場合には、非晶質半導体層を４００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を４００〜５５０℃の範囲で多段階に設定するとよい。最初の４００℃程度の加熱工程により、非晶質半導体層の水素等が出てくるため、結晶化の際の膜荒れを低減することができる。さらに、結晶化を促進させる金属、例えばニッケル（Ｎｉ）を非晶質半導体層上に形成すると、加熱温度を低減することができ好ましい。金属としては、鉄（Ｆｅ）、ルチニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、コバルト（Ｃｏ）等の金属を用いることもできる。
【００７７】
さらに加熱炉に加えて、上記のようなレーザ照射を行って、多結晶シリコン層を形成してもよい。
【００７８】
このように形成された多結晶シリコンは、金属を用いた加熱処理を行うことで、結晶構造が単結晶を用いた場合とほぼ同じであり、金属を用いない加熱処理によって作製される多結晶シリコンに比べて靭性が高く、移動度も高い。これは、金属を用いた加熱処理により結晶粒界が連続している多結晶シリコンを作ることができるからである。結晶粒界が連続している多結晶シリコンは、金属を用いない加熱処理によって得られる多結晶シリコンと異なり、結晶粒界で共有結合が途切れることが無い。そのため、結晶粒界が欠陥となって起こる応力集中が起こらず、結果として金属を用いずに形成された多結晶シリコンに比べて破壊応力が高くなる。さらに、結晶粒界が連続していることによって電子の移動度が大きいため、微小構造体を制御する素子として適している。
【００７９】
なお、結晶化に用いた金属は汚染源となるため、結晶化した後に除去することが望まれる。この場合、金属を用いた加熱処理の後、シリコン層上にゲッタリングシンクとなる層を形成し、加熱することにより、金属を除去又は低減させることができる。加熱処理により金属がゲッタリングシンクへ移動するからである。ゲッタリングシンクには、多結晶半導体層や非晶質半導体層を用いることができる。例えば、アルゴン等の不活性元素が添加された多結晶半導体層を形成し、これをゲッタリングシンクとして適用することができる。不活性元素を添加することによって、多結晶半導体層にひずみを生じさせることができ、ひずみにより効率的に金属を捕獲することができる。またリン等の元素を添加した半導体層を形成することによって、金属を捕獲することもできる。
【００８０】
図４（Ｂ）に示すように、第１の領域及び第２の領域にわたり、半導体層１１３を覆うように絶縁層１１５を形成する。絶縁層１１５は、第２の領域においてゲート絶縁層として機能する。また第１の領域の絶縁層１１５を除去しても構わない。このような絶縁層１１５は、下地膜１１４と同様に、シリコン酸化物やシリコン窒化物等から形成することができ、単層構造又は積層構造とすることができる。
【００８１】
その後、第１の領域及び第２の領域において、絶縁層１１５上に導電層を形成する。導電層は第１の領域では犠牲層１０４ａとして機能し、第２の領域ではゲート電極１０４ｂとして機能する。このような導電層には、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。アルミニウム（Ａｌ）等の耐熱性が低い材料には、加熱等によるヒロックを防止するためにネオジウム（Ｎｄ）やスカンジウム（Ｓｃ）等の元素を添加すると良い。なおネオジウムは、スカンジウムと比較して、アルミニウムの抵抗率を高めることがなく、添加材料として好ましい。また、犠牲層１０４ａ及びゲート電極１０４ｂとして機能する導電層としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体層や、ＡｇＰｄＣｕ合金を用いてもよい。そしてこの導電層は、単層構造又は積層構造とすることができる。
【００８２】
図４（Ｃ）に示すように、ゲート電極１０４ｂを用いて自己整合的に、半導体層に不純物元素を添加する。ｎ型の半導体素子を形成する場合にはリン（Ｐ）または砒素（Ａｓ）を添加して不純物領域１１７とチャネル形成領域１１９を形成する。また、ｐ型の半導体素子を形成する場合にはボロン等を添加して不純物領域１２０とチャネル形成領域１２１を形成する。なお不純物領域は、電流の流れる向きによってソース領域又はドレイン領域と呼ぶことができる。
【００８３】
このとき、第１の領域では不純物元素が添加されないように、マスク１１６を選択的に形成する。マスクは、無機材料又は有機材料から形成することができる。
【００８４】
次いで図４（Ｄ）に示すように、マスク１１６を除去し、犠牲層１０４ａ、ゲート電極１０４ｂ等を覆うように絶縁層１２２を形成する。絶縁層１２２は、エッチングによってサイドウォール構造を有する第１の層１０２となり、その材料等は上記実施の形態を参照することができる。すなわち、絶縁層１２２には無機材料や有機材料を用いることができる。
【００８５】
図４（Ｅ）に示すように、絶縁層１２２をエッチングし、サイドウォール構造を形成する。第１の領域では犠牲層１０４ａの周囲に、枠の形状となるようにサイドウォール構造を有する第１の層１０２ａが形成され、第２の領域では、ゲート電極１０４ｂの周囲にサイドウォール１０２ｂが形成される。
【００８６】
この状態で、さらに半導体層１１３へ不純物元素を添加してもよい。サイドウォール１０２ｂを用いて不純物元素を添加することにより、低濃度不純物領域を形成することができる。低濃度不純物領域により、半導体素子のゲート長を短くするにつれて生じる短チャネル効果やホットエレクトロン劣化を防止することができる。このような構造をＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造と呼び、特に低濃度不純物領域がゲート電極と重なっている構造をＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  Ｄｒａｉｎ）構造と呼ぶ。ｐチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、低濃度不純物領域のないシングル・ドレイン構造とすることができる。そのため、図４（Ｅ）に示すように、ｎ型の半導体素子にのみ低濃度不純物領域１２３を形成する。このとき、第１の領域やｐ型の半導体層は、マスクを設け、不純物元素が添加されないようにする。
【００８７】
次いで図５（Ａ）に示すように、第２の領域に絶縁層１２５を形成する。絶縁層１２５は、層間絶縁層として機能する。絶縁層１２５は、絶縁層１２２と同様の材料や作製方法を用いて形成することができる。平坦性を高めたい場合、絶縁層１２５には有機材料を用いるとよい。層間絶縁層として機能させる絶縁層１２５は、単層構造又は積層構造とすることができる。積層構造とする場合、例えば下層には無機材料からなる絶縁層を形成し、上層には有機材料からなる絶縁層を形成することができる。その結果、不純物汚染の低減と、平坦性の確保を達成することができる。
【００８８】
図５（Ｂ）に示すように、第１の領域及び第２の領域において、導電層を含む第２の層１０３を形成し、所定の形状にパターニングする。第１の領域では導電層１０３ａとして機能し、第２の領域では不純物領域に接続される電極１０３ｂとして機能する。このような電極は、ソース領域に接続するものをソース電極、ドレイン領域に接続するものをドレイン電極と呼ぶことができる。また導電層１０３ａは、上記実施の形態で示したように、第１の層１０２ａ及び犠牲層１０４ａの上方をわたり、細長い矩形状にパターニングされる。
【００８９】
図５（Ｃ）に示すように、第１の領域において、犠牲層１０４ａを除去する。導電層１０３ａのパターニングにより、犠牲層１０４ａの一部が露出しているため、開口部を形成することなく、犠牲層１０４ａを除去することができる。勿論、導電層１０３ａのパターニングにおいて、犠牲層１０４ａが露出しなければ、所定箇所に開口部を形成すればよい。そして、上記実施の形態と同様に犠牲層１０４ａをエッチング除去することにより、空間１０５を形成することができる。空間１０５を介して、下部電極１１０と、導電層１０３ａとで容量を形成し、測定素子として機能する。また、同一基板上に形成された半導体素子を用いて、測定素子を制御することができる。
【００９０】
このようにして測定素子と、当該測定素子を制御する半導体素子とを同一表面上に、同一工程を利用して作製することができる。そして一体形成することにより、作製コストを削減することができる。また従来のように電気回路を別途形成し、微小構造体と電気的に接続する構成と比べ、量産性を向上させることができる。また、測定素子と、当該測定素子を制御する半導体素子の接続領域が不要となり半導体装置の小型化を図ることができる。
【００９１】
本実施の形態は測定素子と、これを制御する半導体素子とを有する半導体装置の作製工程について説明したものであり、測定素子の形態は上記実施の形態１乃至４のいずれとも自由に組み合わせることができる。
【００９２】
（実施の形態６）
本実施の形態では、上記実施の形態と異なる構造を有する測定素子と、それを制御する半導体素子について説明する。
【００９３】
図６に示すように、第１の領域において、下部電極１１０が選択的に設けられている。すなわち第２の領域には、下部電極が設けられていない。このように、半導体素子は下部電極を有さない構造とすることもできる。
【００９４】
その他半導体素子の構成は、半導体層上方にゲート電極が設けられたトップゲート構造以外に、下方にゲート電極が設けられたボトムゲート構造を適用することも可能である。ボトムゲート構造を用いる場合、第１の領域の下部電極と、第２の領域に設けられる下方ゲート電極とを同一工程で作製することができる。その後の工程は、上記実施の形態を参照することができる。
【００９５】
このように本発明は、半導体素子の構造には限定されるものではなく、測定素子と、半導体素子とを同一表面上に一体形成することができればよい。
【００９６】
また絶縁表面上に形成された測定素子及び半導体素子を別の基板に転置してもよい。例えば、ガラス基板を用いて形成した測定素子及び半導体素子をプラスチップ基板へ転置してもよい。この場合、剥離層上に測定素子及び半導体素子を形成し、剥離層を物理的又は化学的に除去してガラス基板を剥離し、測定素子及び半導体素子をプラスチップ基板上に固定すればよい。その結果、非常に軽量で薄型な装置を形成することができる。
【００９７】
本実施の形態は測定素子と、これを制御する半導体素子とを有する半導体装置の作製工程について説明したものであり、測定素子の形態は上記実施の形態１乃至４のいずれとも自由に組み合わせることができる。
【００９８】
（実施の形態７）
本実施の形態では、上記微小構造体を用いた有機トランジスタの構成について説明する。特に本実施の形態では、半導体層よりもゲート電極が下方に設けられたボトムゲート型であって、ソース電極及びドレイン電極が半導体層よりも上方に設けられたトップコンタクト型の有機トランジスタについて説明する。
【００９９】
図７には、ボトムゲート型の有機トランジスタの斜視図を示す。また図８（Ａ）には有機トランジスタの上面図と、図８（Ｂ）にはＯ−Ｐにおける断面図、及び図８（Ｃ）にはＱ−Ｒにおける断面図を示す。有機トランジスタは、絶縁表面上に、ゲート電極として機能する下部電極２１０と、下部電極２１０上に設けられた枠の形状を有し、サイドウォール構造を有する第１の層２０２と、第１の層２０２の内に設けられた有機半導体層２１５と、下部電極２１０に重なり、有機半導体層２１５上に設けられたソース電極及びドレイン電極として機能する第２の層２１３とを有する。第２の層２１３は、ソース電極及びドレイン電極として機能するため、下部電極上方で分けられている。第１の層２０２は、犠牲層を除去することにより空間が形成され、枠の形状を有することができる。空間の形成から、有機半導体層２１５の形成までの間、第２の層２１３がその状態を維持するため、補強材を形成しておいてもよい。補強材は、第２の層２１３の下方又は上方に設けることができ、シリコン酸化物やシリコン窒化物等を有するように形成するとよい。シリコン酸化物やシリコン窒化物等は、導電性材料よりも強度が高いからである。
【０１００】
有機半導体層２１５には、有機分子結晶や有機高分子化合物を用いればよい。具体的な有機分子結晶は、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、ヘキサチオフェン（６Ｔ）、テトラシアノキノジメタン（ＴＣＮＱ）、ペリレンテトラカルボキシリックジアンハイドライド（ペリレンテトラカルボン酸二無水化物、ＰＴＣＤＡ）、ナフタレンテトラカルボキシリックジアンハイドライド（ナフタレンテトラカルボン酸二無水化物、ＮＴＣＤＡ）等を用いることができる。また具体的な有機高分子化合物は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリエチレン、ポリチオフェン誘導体、ポリ（３アルキルチオフェン）、ポリパラフェニレン誘導体、又はポリパラフェニレンビニレン誘導体を用いることができる。これらの有機半導体材料には、ｎ型、又はｐ型の極性を示すものがある。
【０１０１】
このような有機半導体層は、真空蒸着法、スピンコーティング法、スプレイ法、液滴吐出法（代表的にはインクジェット法）、ゾルゲル法、スクリーン法、キャスト法、又は引き上げ法を用いて作製することができる。真空蒸着法や気相成膜法等の乾式成膜法を用いると、有機半導体層を形成する領域のみ疎水性となる処理を行うと好ましい。一方、スピンコーティング法、スプレイ法、液滴吐出法（代表的にはインクジェット法）、ゾルゲル法、スクリーン法、キャスト法、又は引き上げ法のような湿式成膜法を用いる場合は、有機半導体層を形成する領域以外が疎水性となる処理を行うと好ましい。このようにして、枠の形状を有する第１の層２０２内のみに有機半導体層２１５を形成することができる。
【０１０２】
湿式成膜法を用いて形成された有機半導体層２１５は、所定の温度及び時間をかけて乾燥させる。そして有機半導体層２１５が乾燥するときの毛管現象を用いて、有機半導体層２１５と、ソース電極及びドレイン電極として機能する第２の層２１２との接触をとることができる。言い換えると、有機半導体層２１５が乾燥する前、有機半導体層２１５と、ソース電極及びドレイン電極として機能する第２の層２１２とは接触していなくともよい。
【０１０３】
このように形成される有機半導体層２１５は、結晶化のための加熱処理を要しない。従って、プラスチップ基板等の耐熱性の低い基板であっても、有機トランジスタを形成することができる。
【０１０４】
このような有機半導体層２１５は、枠の形状を有する第１の層２０２内に設けられるため、パターニングすることを要しない。そのため、パターニング加工しづらい材料（例えば、エッチング加工が困難であるＺｎＯや熱に弱い有機材料）を流し込んで焼成するための型として用いることができるため、本発明は好適である。
【０１０５】
なおトップコンタクト型の有機トランジスタを用いて説明したが、ソース電極及びドレイン電極が半導体層よりも下方にあるボトムコンタクト型の有機トランジスタであってもよい。この場合、ゲート電極として機能する下部電極２１０を形成し、下部電極２１０を覆うようにゲート絶縁層として機能する絶縁層を形成し、ソース電極及びドレイン電極として機能する電極を形成し、これらの上方に犠牲層及びサイドウォール構造を有し、枠の形状となる第１の層２０２を形成する。そして、犠牲層を除去後、枠の内に有機半導体層を設ける。このように、本発明の特徴である枠の形状となる第１の層は、ボトムコンタクト型の有機トランジスタにも適用することができる。
【０１０６】
本実施の形態は半導体素子の形態について説明したものであり、測定素子の形態は上記実施の形態１乃至４のいずれとも自由に組み合わせることができ、上記実施の形態５及び６の作製工程を参照して、半導体素子と測定素子とを同一基板に形成することができる。
【０１０７】
（実施の形態８）
本実施の形態では、上記実施の形態と異なり、トップゲート型の有機トランジスタの構成について説明する。
【０１０８】
図９には、トップゲート型の有機トランジスタの斜視図を示す。また図１０（Ａ）には有機トランジスタの上面図と、図１０（Ｂ）にはＯ−Ｐにおける断面図、及び図１０（Ｃ）にはＱ−Ｒにおける断面図を示す。有機トランジスタは、ソース電極及びドレイン電極として機能する下部電極３１０と、下部電極３１０上に設けられた枠の形状を有し、サイドウォール構造を有する第１の層３０２と、第１の層３０２の内に設けられた有機半導体層３１５と、下部電極３１０に重なり、有機半導体層３１５上に設けられたゲート絶縁層として機能する絶縁層３１２、絶縁層３１２上に設けられたゲート電極として機能する第２の層３１３とを有する。ソース電極及びドレイン電極として機能する下部電極３１０は、有機半導体層３１５の下方にて分けられている。第１の層３０２は、犠牲層を除去することにより空間が形成され、枠の形状を有することができる。空間の形成から、有機半導体層３１５の形成までの間、第２の層３１３がその状態を維持するため、補強材を形成しておいてもよい。補強材は、第２の層３１３の下方又は上方に設けることができ、シリコン酸化物やシリコン窒化物等を有するように形成するとよい。シリコン酸化物やシリコン窒化物等は、導電性材料よりも強度が高いからである。
【０１０９】
また有機半導体層３１５の材料や作製方法は、上記実施の形態を参照することができる。
【０１１０】
湿式成膜法を用いて形成された有機半導体層３１５は、所定の温度及び時間をかけて乾燥させる。そして有機半導体層３１５が乾燥するときの毛管現象を用いて、有機半導体層３１５と、ゲート電極として機能する第２の層３１３との接触をとることができる。言い換えると、有機半導体層３１５が乾燥する前、有機半導体層３１５と、ゲート電極として機能する第２の層３１３とは接触していなくともよい。
【０１１１】
このように形成される有機半導体層３１５は、結晶化のための加熱処理を要しない。従って、プラスチップ基板等の耐熱性の低い基板であっても、有機トランジスタを形成することができる。
【０１１２】
このような有機半導体層３１５は、枠の形状を有する第１の層３０２内に設けられるため、パターニングすることを要しない。そのため、パターニング加工しづらい材料（例えば、エッチング加工が困難であるＺｎＯや熱に弱い有機材料）を流し込んで焼成するための型として用いることができるため、本発明は好適である。
【０１１３】
本実施の形態は半導体素子の形態について説明したものであり、測定素子の形態は上記実施の形態１乃至４のいずれとも自由に組み合わせることができ、上記実施の形態５及び６の作製工程を参照して、半導体素子と測定素子とを同一基板に形成することができる。
【０１１４】
（実施の形態９）
本実施の形態では、上記実施の形態で示した有機トランジスタを用いた電子機器について説明する。
【０１１５】
図１１に示すように、上記有機トランジスタは、フレキシブルな電子ペーパー、携帯電話機、テレビ受像機等の電子機器に実装される表示部のスイッチング素子として用いることができる。また、ＩＤカードのような個人情報を管理する機能を有するカードに実装してもよい。
【０１１６】
図１１（Ａ）は、本発明を適用して作製された電子ペーパーであり、本体７１０は表示部７１１、受信装置７１２、駆動回路７１３、フィルム状バッテリー７１４等によって構成されている。
【０１１７】
表示部７１１には本発明の有機トランジスタがスイッチング素子として設けられている。表示方式は液晶表示方式であっても、自発光素子を有するＥＬ表示方式であっても、マイクロカプセル型電気泳動方式であってもよい。表示部７１１は画素ごとに有機トランジスタを有し、当該有機トランジスタは上記実施の形態で示した枠の形状を有する第１の層を有する。このように枠の形状を有する第１の層内の空間により、透光性を高めることができる。このような透光性の高いスイッチング素子を表示部に設けることによって、開口率の高い電子ペーパーを提供することができる。また、受信装置７１２やスイッチング素子を駆動するための駆動回路７１３は、当該有機トランジスタと同一基板上に形成され、又は実装されている。本発明の有機トランジスタは、プラスチック基板などフレキシブルな基板に作製できるため電子ペーパーに適用することは非常に効果的である。そして、本発明の有機トランジスタにより開口率の高い電子ペーパーを作製することができる。
【０１１８】
図１１（Ｂ）は、本発明を適用して作製したカードであり、支持体７２０、表示部７２１、支持体７２０内に組み込まれた集積回路チップ７２２等によって構成されている。なお、表示部７２１に設けられた素子を駆動するための集積回路７２３、７２４についても支持体７２０内に組み込まれている。
【０１１９】
表示部７２１には本発明の有機トランジスタがスイッチング素子として設けられている。表示方式は液晶表示方式であっても、自発光素子を有するＥＬ表示方式であってもよい。表示部７２１は画素ごとに有機トランジスタを有し、当該有機トランジスタは上記実施の形態で示した枠の形状を有する第１の層を有する。このように枠の形状を有する第１の層内の空間により、透光性を高めることができる。このような透光性の高いスイッチング素子を表示部に設けることによって、開口率の高い表示部を有するカードを提供することができる。また、表示部７２１を駆動するための集積回路７２３、７２４は当該有機トランジスタと同一基板上に形成され、または実装されている。本発明の有機トランジスタは、プラスチック基板などフレキシブルな基板に作製できるためカードの表示部に適用することは非常に効果的である。そして、本発明の有機トランジスタにより開口率の高い表示部を有するカードを作製することができる。このような表示部７２１において、集積回路チップ７２２において入出力された情報を表示することができ、使用者はどのような情報が入出力されたかを確認することができる。
【０１２０】
図１１（Ｃ）は、本発明を適用して作製したテレビ受像機であり、表示部７３０、筐体７３１、スピーカー７３２などによって構成されている。
【０１２１】
表示部７３０には本発明の有機トランジスタがスイッチング素子として設けられている。表示方式は液晶表示方式であっても、自発光素子を有するＥＬ表示方式であってもよい。表示部７３０は画素ごとに有機トランジスタを有し、当該有機トランジスタは上記実施の形態で示した枠の形状を有する第１の層を有する。このように枠の形状を有する第１の層内の空間により、透光性を高めることができる。このような透光性の高いスイッチング素子を表示部に設けることによって、開口率の高いテレビ受像機を提供することができる。また、表示部７３０を駆動するための集積回路は当該有機トランジスタと同一基板上に形成され、または実装されている。本発明の有機トランジスタは、プラスチック基板などフレキシブルな基板に作製できるためカードの表示部に適用することは非常に効果的である。そして、本発明の有機トランジスタにより開口率の高いテレビ受像機を作製することができる。
【０１２２】
図１１（Ｄ）は携帯電話機の図であり、本体７４０には表示部７４１と、音声出力部７４３、音声入力部７４４、操作スイッチ７４５、７４６、アンテナ７４７等によって構成されている。
【０１２３】
表示部７４１には本発明の有機トランジスタがスイッチング素子として設けられている。表示方式は液晶表示方式であっても、自発光素子を有するＥＬ表示方式であってもよい。表示部７４１は画素ごとに有機トランジスタを有し、当該有機トランジスタは上記実施の形態で示した枠の形状を有する第１の層を有する。このように枠の形状を有する第１の層内の空間により、透光性を高めることができる。このような透光性の高いスイッチング素子を表示部に設けることによって、開口率の高い表示部を有する携帯電話機を提供することができる。また、表示部７４１を駆動するための集積回路は当該有機トランジスタと同一基板上に形成され、または実装されている。本発明の有機トランジスタは、プラスチック基板などフレキシブルな基板に作製できるためカードの表示部に適用することは非常に効果的である。そして、本発明の有機トランジスタにより開口率の高い表示部を有する携帯電話機を作製することができる。
【０１２４】
また本発明を適用した有機トランジスタを電子機器に設ける場合を説明したが、本発明の構造を有する測定素子を電子機器に設けてもよい。
【０１２５】
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の表示装置に用いることが可能である。
【実施例】
【０１２６】
本実施例では、本発明のサイドウォール構造を有する構造体のＳＥＭ（走査型電子顕微鏡）写真について説明する。
【０１２７】
犠牲層にタングステンを用い、矩形状にパターニングした。犠牲層のパターニングには、ドライエッチングを用い、圧力１３．５Ｐａ（１３．５／１３３Ｔｏｒｒ）、上部電極（ＩＣＰ電極に相当）へ印加する電圧を５００Ｗ、下部電極（バイアス電極に相当）へ印加する電圧を１０Ｗ、エッチング剤Ｃｌ２、ＣＦ４、Ｏ２、それぞれの流量を５０．４ｓｃｃｍ、５０．４ｓｃｃｍ、２０．４ｓｃｃｍとし、犠牲層が無くなるエンドポイントの時間から３０％のオーバーエッチングを施した。このとき第１の膜厚は１０００ｎｍとした。
【０１２８】
その後、除去された犠牲層上に第１の層を積層し、第１の層を犠牲層の側面のみに残るように、つまりサイドウォール形状となるようにパターニングした。このとき第２の膜厚は９００ｎｍとした。第１の層のパターニングには、ドライエッチングを用い、第１のステップでは、圧力５．５Ｐａ（５．５／１３３Ｔｏｒｒ）、上部電極（ＩＣＰ電極に相当）へ印加する電圧を４７５Ｗ、下部電極（バイアス電極に相当）へ印加する電圧を３００Ｗ、エッチング剤ＣＨＦ３及びＨｅとしそれぞれの流量を５０ｓｃｃｍ、１５０ｓｃｃｍとし３秒間エッチングした。第２のステップでは、圧力５．５Ｐａ（５．５／１３３Ｔｏｒｒ）、上部電極（ＩＣＰ電極に相当）へ印加する電圧を４７５Ｗ、下部電極（バイアス電極に相当）へ印加する電圧を３００Ｗ、エッチング剤ＣＨＦ３及びＨｅ、それぞれの流量を７．５ｓｃｃｍ、１４２．５ｓｃｃｍとし、６０秒間エッチングした。第３のステップでは、圧力５．５Ｐａ（５．５／１３３Ｔｏｒｒ）、上部電極（ＩＣＰ電極に相当）へ印加する電圧を５０Ｗ、下部電極（バイアス電極に相当）へ印加する電圧を４５０Ｗ、エッチング剤ＣＨＦ３及びＨｅ、それぞれの流量を４８ｓｃｃｍ、１５２ｓｃｃｍとし、３６０秒間エッチングした。
【０１２９】
そして、第２の層に酸化シリコンを用い、犠牲層及びサイドウォール状に設けられた第１の層の上方に形成した。第２の層を細長い矩形状にパターニングした。すなわち、第２の層を犠牲層及びサイドウォール状に設けられた第１の層の上方にわたるように、言い換えると、第２の層を、犠牲層及びサイドウォール状に設けられた第１の層の一辺から、当該一辺に対向する他辺にわたるように設けた。
【０１３０】
次いで、犠牲層を除去するためにエッチング処理を施した。エッチング処理には、ウェットエッチングを用い、エッチング剤にはアンモニア（２８％）：過酸化水素水（３１％）：水が２：５：２の割合で混在する混合物を用いた。
【０１３１】
その結果の構造を図１２に示し、図１３にはその拡大図を示す。Ｗでなる犠牲層のみ除去され、枠の内に設けられた空間が形成された。また第１の層はサイドウォール状のままであった。さらに第２の層はエッチングされることなく、細長い矩形状を有し、第１の層上方にわたって設けられていた。このような第２の層は空間により可動できる、例えば空間上の第２の層が上下に動くことができる。
【図面の簡単な説明】
【０１３２】
【図１】本発明の微小構造体を示した図である
【図２】本発明の微小構造体の作製工程を示した図である
【図３】本発明の測定素子を示した図である
【図４】本発明の半導体装置の作製工程を示した図である
【図５】本発明の半導体装置の作製工程を示した図である
【図６】本発明の半導体装置を示した断面図である
【図７】本発明の有機トランジスタを示した図である
【図８】本発明の有機トランジスタを示した図である
【図９】本発明の有機トランジスタを示した図である
【図１０】本発明の有機トランジスタを示した図である
【図１１】本発明の電子機器を示した図である
【図１２】本発明の微小構造体を示したＳＥＭ写真である
【図１３】本発明の微小構造体を示したＳＥＭ写真である
【図１４】本発明の測定素子を示した図である
【図１】
0004587320.tif 000002
【図２】
0004587320.tif 000003
【図３】
0004587320.tif 000004
【図４】
0004587320.tif 000005
【図５】
0004587320.tif 000006
【図６】
0004587320.tif 000007
【図７】
0004587320.tif 000008
【図８】
0004587320.tif 000009
【図９】
0004587320.tif 000010
【図１０】
0004587320.tif 000011
【図１１】
0004587320.tif 000012
【図１４】
0004587320.tif 000013
【図１２】
0004587320.tif 000014
【図１３】
0004587320.tif 000015