(57)【特許請求の範囲】
【請求項１】
伝送されたディジタル情報信号を位相同期制御及び波形等化処理した後に復号する情報再生装置において、
連続したサンプリング点のレベル関係により、信号のピークに相当するピークサンプリング点もしくはピークリサンプリング点を検出し、前記ピークサンプリング点又は前記ピークリサンプリング点の両隣に位置するサンプリング点又はリサンプリング点のレベル差を減少させるための位相誤差信号を出力して位相同期を行う位相同期制御装置を備え、
検出された前記ピークサンプリング点又は前記ピークリサンプリング点のうち、０レベルを含む所定の範囲内のレベルである場合には前記位相誤差信号を出力しないことを特徴とする情報再生装置。
【請求項２】
伝送されたディジタル情報信号を、位相同期制御及び波形等化処理した後に復号する情報再生装置において、
前記伝送されたディジタル情報信号をＡ／Ｄ変換して得られた入力ディジタル信号を、所望のビットレートでリサンプリング演算してリサンプリングデータを生成すると共にビットクロックを抽出して後段ブロックに供給するリサンプリングＤＰＬＬを設け、
前記リサンプリングＤＰＬＬは、前記入力ディジタル信号の位相点データのデータ値を補間により推定してリサンプリングデータを出力する補間器と、前記補間器からのリサンプリングデータを受け、ピークリサンプリング点を検出する仮判別手段と、前記仮判別手段により検出されたピークリサンプリング点の両側に隣接するリサンプリング点のレベル差を演算算出する演算手段と、前記仮判別手段により仮判別された値に応じて、前記演算手段からの出力信号又はその極性を反転した信号又は予め設定した値を選択して位相誤差信号として出力する位相誤差信号生成手段と、前記位相誤差信号を積分するループフィルタと、前記ループフィルタの出力信号に基づいて次のデータ点位相の推定を行うと共にビットクロックを抽出し、得られたデータ位相情報とビットクロックをそれぞれ前記補間器に入力するタイミング発生器とより構成され、
検出された前記ピークリサンプリング点のうち、０レベルを含む所定の範囲内のレベルである場合には、前記ピークリサンプリング点として認識しないことを特徴とする情報再生装置。
【請求項３】
伝送されたディジタル情報信号を、位相同期制御及び波形等化処理した後に復号するタイミング信号再生装置の位相同期制御装置において、
前記伝送されたディジタル情報信号をディジタル情報信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段からのディジタル情報信号のデータ列を基に、ピークサンプリング点を仮判別する仮判別手段と、
前記仮判別手段により検出されたピークサンプリング点の両側に隣接するサンプリング点のレベル差を演算算出する演算手段と、
前記仮判別手段により仮判別された値に応じて、前記演算手段からの出力信号又はその極性を反転した信号又は予め設定した値を選択して位相誤差信号として出力する位相誤差信号生成手段とを備え、
前記位相誤差信号生成手段から出力される位相誤差信号に基づいて前記Ａ／Ｄ変換手段のサンプリングタイミングを制御するための制御信号を出力し、検出された前記ピークサンプリング点のうち、０レベルを含む所定の範囲内のレベルである場合には、前記ピークサンプリング点として認識しないことを特徴とする位相同期制御装置。
【請求項４】
前記仮判別手段は、最尤検出により、最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を検出することを特徴とする請求項２に記載の情報再生装置又は請求項３に記載の位相同期制御装置。
【請求項５】
前記仮判別手段は、前記最尤検出に用いるしきい値を、動的に設定することにより、最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を仮判別することを特徴とする請求項４に記載の情報再生装置又は位相同期制御装置。
【請求項６】
前記演算手段は、前記仮判別手段がピークとして最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を確定するか、もしくは、より確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を検出するまで、前記ピークリサンプリング点又は前記ピークサンプリング点の両側に隣接する前記リサンプリング点又は前記サンプリング点のレベル差を保持しておき、仮判別の結果に応じて前記レベル差又はその極性を反転した値又はエラー無しに相当する値を選択することを特徴とする請求項４あるいは請求項５に記載の情報再生装置又は、請求項４あるいは請求項５に記載の位相同期制御装置。
【請求項７】
前記演算手段は、前記仮判別手段がピークとして最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を確定するか、もしくは、より確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を検出するまで、前記ピークリサンプリング点又は前記ピークサンプリング点の両側に隣接する前記リサンプリング点又は前記サンプリング点の各データのレベル差と、その極性を反転した値を保持しておき、仮判別の結果に応じて前記レベル差又はその極性を反転した値又はエラー無しに相当する値を選択することを特徴とする請求項４あるいは請求項５に記載の情報再生装置又は、請求項４あるいは請求項５に記載の位相同期制御装置。
【請求項８】
前記仮判別手段は、前記伝送されたディジタル情報信号の特性に応じて、前記しきい値の大きさを適応的に可変することを特徴とする請求項４乃至請求項７のいずれかに記載の情報再生装置又は、請求項４乃至請求項７のいずれかに記載の位相同期制御装置。
【請求項９】
前記ディジタル情報信号は、符号間干渉を利用したパーシャルレスポンス方式により伝送されたディジタル情報信号であることを特徴とする請求項４乃至請求項７のいずれかに記載の情報再生装置又は、請求項４乃至請求項７のいずれかに記載の位相同期制御装置。
【請求項１０】
前記ディジタル情報信号は、ＰＲ（ａ，ｂ，−ｂ，−ａ）の特性に等化した後復号されるディジタル情報信号であることを特徴とする請求項１乃至請求項９のいずれかに記載の情報再生装置又は、請求項１乃至請求項９のいずれかに記載の位相同期制御装置。
【請求項１１】
前記ディジタル情報信号は、光ディスク媒体から、ＴＰＰ法により再生されたディジタル情報信号であることを特徴とする請求項１乃至請求項１０のいずれかに記載の情報再生装置又は、請求項１乃至請求項１０のいずれかに記載の位相同期制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディジタル信号再生装置に係り、特に光ディスク・ハードディスク・磁気テープ等の記録媒体から再生されたディジタル信号の位相同期制御を行う位相同期制御機能を備えた情報再生装置もしくは位相同期制御装置に関する。
【０００２】
【従来の技術】
伝送されたディジタル信号、特に記録媒体から再生されたディジタル信号は、信号の高域成分が欠落して波形が鈍ったり、記録再生の機構系を通ることによるジッタ等の変動成分が生じたり、ノイズの影響等により本来の信号レベルが得られなかったりするため、これらの各種要因によりサンプリングクロックと再生ディジタル信号の位相とがずれることがある。ディジタル信号再生装置は、サンプリングクロックに基づいて再生ディジタル信号のデータ存在時刻で信号サンプリングを行って再生データを得る構成であるため、上記のサンプリングクロックと再生ディジタル信号の位相のずれが生じると、本来の値を得ることができず、正しい信号検出を行うことができない。
【０００３】
そこで、本出願人は、先に特開平１０−１７２２５０号公報にて、供給されたディジタル情報信号に対して確からしい情報信号値を仮判別する仮判別手段を含む位相同期制御回路を備えたディジタル信号再生装置を開示した。この本出願人の提案になるディジタル信号再生装置は、アナログ信号波形で供給される再生ディジタル情報をディジタル信号に変換するＡ／Ｄ変換手段と、このＡ／Ｄ変換手段のサンプリング周波数を制御する制御手段と、Ａ／Ｄ変換手段から出力されたディジル信号に対して伝送されたディジタル信号の信号成分の相関を利用した最尤検出によって最も確からしいディジタル信号の値を仮判別する仮判別手段と、仮判別手段の仮判別結果に基づいて振幅誤差に応じた値を出力する誤差演算手段とを備え、制御手段が誤差演算手段からの誤差信号に基づいてＡ／Ｄ変換手段のサンプリング周波数を制御するための制御信号を出力する構成である。
【０００４】
この本出願人の提案になるディジタル信号再生装置によれば、仮判別手段を含む位相同期制御回路を備えることにより、ディジタル情報信号に重畳するノイズ・ゲインに影響を受けないでディジタル情報信号の値を判別することができるという効果がある。
【０００５】
図１１は特開平１０−１７２２５０号公報の位相同期制御回路を説明するブロック図、図２はその要部である仮判別手段を説明するブロック図である。以下、図面を参照しつつ実施の形態を説明する。
【０００６】
図１１に示すように、図示しない回転ドラムに搭載された磁気ヘッドＨがテープＴを走査することによって得た再生信号を所定レベルに増幅する増幅器４００、増幅器４００からの増幅信号をディジタルサンプリングした信号（例えば、８ビットでレベルを表す信号）に変換するＡ／Ｄ変換器４０１、Ａ／Ｄ変換器４０１からのディジタル信号波形を等化するディジタル等化器４０２、ディジタル等化器４０２を介して波形等化されたディジタル信号の値を判別し、ディジタル情報を表す２値信号（例えば、［１］，［０］）を出力するビタビ検出回路４０３、Ａ／Ｄ変換器４０１からのディジタル信号を仮判別し誤差信号を出力する仮判別手段４０４、仮判別手段４０４に基づく誤差信号をＤ／Ａ変換するＤ／Ａ変換器４０５、Ｄ／Ａ変換器４０５からの出力を積分出力し信号の低域成分を出力するフィルタ４０６、フィルタ４０６からの信号の電圧値に応じて周波数情報を制御し、上記Ａ／Ｄ変換器４０１、ディジタル等化器４０２、ビタビ検出回路４０３に夫々供給するＶＣＯ４０７とから構成される。
【０００７】
ここでは図示しないが、上記したＡ／Ｄ変換器４０１の前段には増幅器４００からの再生信号の雑音除去を行うフィルタ、 Ａ／Ｄ変換器４０１の後段にはディジタル変換された信号のＤＣ（直流）レベルを設定するＤＣ除去回路が構成される。ＤＣ除去回路によってディジタル信号の直流レベルが定まったら、波形等化回路４０２でディジタル信号波形の等化を行う。
【０００８】
波形等化されたディジタル信号はビタビ検出回路４０３において２値判定（例えば、［１］，［０］）された後、図示しない伝送路へ供給される。この伝送路は、例えば、ディジタル情報信号処理回路等で構成され、２値のディジタル情報信号の誤り訂正、デシャッフリング等の再生処理を行い、この情報信号に含まれる映像又は音声等の情報を復元する。
【０００９】
さらに、要部である仮判別手段について説明する。仮判別手段４０４は、図１２に示すように、仮判別手段４０４への入力信号を所定量遅延する遅延素子４１１、４１２、この入力信号と、遅延素子４１２からの遅延信号とのレベル差を演算する演算回路４１３、遅延素子４１１からの遅延信号のディジタル多値（例えば、［＋１］，［０］，［−１］）を夫々判別する仮判別回路４１６、演算回路４１３の出力信号を反転する反転回路４１４、また、仮判別回路４１６の判別結果[＋１]，[０]，[−１]に基づいて反転回路４１４と演算回路４１３、あるいはここでは図示しないが仮判別結果[０]に応じた値を持つ誤差信号を出力する回路とから夫々出力される信号のいずれかを切換え出力する切換回路４１５とから構成される。
【００１０】
上記した遅延素子４１１、４１２は、例えば、ディジタル情報信号のサンプリングクロックだけ入力信号を遅延するものである。仮判別回路４１６において遅延素子４１１の出力する遅延信号のディジタル信号値を判別し、演算回路４１３において入力信号と遅延素子４１１、４１２を介した遅延信号とのレベル差を演算することにより、そのとき仮判別されるディジタル情報信号値に対して１サンプリングクロック前後の値のレベル差が得られる。
【００１１】
ここで、特開平１０−１７２２５０号公報は、波形等化される前のＡ／Ｄ変換器４０１からのディジタル信号を仮判別することによって位相誤差信号を生成している点と、ディジタル信号の仮判別に最尤検出のアルゴリズムを用いた点、及び最も確からしい「１」もしくは「−１」を仮判別しその隣り合うデータを演算に用いる点に特徴がある。
【００１２】
【発明が解決しようとする課題】
しかるに、上記の本出願人の提案になるディジタル信号再生装置では、上記の制御手段が、前記誤差信号をＤ／Ａ変換するＤ／Ａ変換器と、Ｄ／Ａ変換器からのアナログ信号を積分して低域成分を出力するフィルタと、フィルタの出力電圧値に応じた周波数の信号を発振出力する電圧制御発振器（ＶＣＯ）とから構成されており、ＶＣＯの出力信号をＡ／Ｄ変換手段のサンプリングクロックとする構成であるため、ディジタル信号処理の他にアナログＶＣＯが別途必要であり、装置の小型化には適していないという問題がある。
【００１３】
また、前記仮判別手段は、例として、３値に分離されるＰＲ（１、−１）もしくはＰＲ（１、０、−１）等の特性を有する信号に対して、前記最尤検出に用いるしきい値を動的に設定することによって確からしい情報信号値を判別しているが、３値よりも多い値に分離されるＰＲ（ａ，ｂ，−ｂ，−ａ）等、の高次のパーシャルレスポンス等化特性に適用した場合、引き込み特性のためには、前記しきい値は小さいレベルに設定したほうが良い特性が得られるが、その反面、０レベル付近にて、誤判別が増大してしまうという問題があった。
【００１４】
ここで、パーシャルレスポンス（ＰＲ）特性について説明するに、例えばＰＲ（ａ，ｂ，−ｂ，−ａ）の特性を図１３（Ａ）に示すインパルス応答波形に付与して等化すると、その等化波形はよく知られているように図１３（Ｂ）に示すようになる。更に、連続波では、この等化波形は、−（ａ＋ｂ），−ａ，０，ａ，ａ＋ｂの５値をとる。この５値をビタビ復号器に入力すると、元のデータ（入力値）とＰＲ等化後の再生信号（出力値）は、過去の信号の拘束を受け、これと（１，Ｘ）ＲＬＬによって入力信号の"１"は２回以上続かないことを利用すると、図１３（Ｃ）に示すような状態遷移図で表わすことができることが知られている。
【００１５】
図１３（Ｃ）において、Ｓ０〜Ｓ５は直前の出力値により定まる状態を示す。この状態遷移図から例えば状態Ｓ２にあるときは、入力値がａのとき出力値が１となって状態Ｓ３へ遷移し、入力値が０のとき出力値が１となって状態Ｓ４へ遷移するが、それ以外の入力値は入力されないことが分かり、また、もし入力されればそれはエラーであることが分かる。
【００１６】
図１３（Ｄ）は、信号のランレングス制限が（２，Ｘ）である場合の状態遷移図を示しており、Ｓ５からＳ１、及びＳ２からＳ４の遷移が無くなっていることが分かる。
【００１７】
次に、ノイズや系の歪みの無い状態おける、前記状態遷移に基づいた信号波形を図１４（Ａ）に示す。しかし、実際には、ノイズや系の歪み、記録媒体の場合は媒体のバラツキ等により、図１４（Ｂ）のような波形となる。なお、図１４（Ｂ）中、白丸印がサンプリングによる検出点（サンプリングデータ）である。図１４（Ｂ）に示すように再生信号に対して、丸付き英数字で示す順番の所定のタイミング毎に仮判別を行うとき、例えば、タイミング▲１▼に対して過去のリサンプリング結果が負のピークサンプリング点と判定されると、タイミング▲１▼において図１４（Ｂ）に点線矢印で示すように、ある一定レベルの比較データ（しきい値）が設定される。このとき仮判定値は、負のピークサンプリング点から次は正のピークサンプリング点を確定するため、比較データは図中、点線矢印のように−方向に設定される。
【００１８】
次にサンプリングされるタイミング▲２▼において、検出されたレベルがタイミング▲１▼の値よりも正のピークサンプリング点に近いので、タイミング▲２▼のサンプリング点の両隣に位置するサンプリング点の各データのレベル差を、次に確定するであろう正のピークサンプリング点に対応した位相誤差データを出力するときのために蓄えると共に、しきい値（矢印の位置）を更新する。（▲３▼、▲４▼も同様）
【００１９】
タイミング（丸数字５）において、検出されたレベルがタイミング（丸数字４）の比較データを超えたので、保持しておいた、タイミング（丸数字４）の両隣に位置するサンプリングデータのレベル差を、正のピークサンプリング点に対応した位相誤差データとして出力すると共に、タイミング（丸数字５）のサンプリング点の両隣に位置するサンプリング点の各データのレベル差を、次に確定するであろう負のピークリサンプリング点に対応した位相誤差データを出力するときのために蓄えると共に、しきい値を＋方向に設定する。
【００２０】
タイミング▲７▼においては、検出されたレベルがタイミング▲６▼のレベルと比較して大きく、かつ、タイミング▲６▼の比較データを超えないので、次に確定するであろう負のピークリサンプリング値に対応した位相誤差データは、依然として、タイミング▲６▼のリサンプリング点の両隣に位置するリサンプリング点の各データのレベル差であるから、過去の位相誤差データを保持する。
【００２１】
以上のような動作により、上記の本出願人の提案になるディジタル信号再生装置における仮判別器で行われている最尤検出は、▲６▼、▲７▼に示されるような、本来のピークサンプリング点以外での波形のうねりがある場合でも、確からしい位相誤差信号を出力可能としている。
【００２２】
図１４（Ｂ）において、しきい値のレベル（矢印の長さ）が小さく設定してあるのは、しきい値を大きく設定すると、前記位相誤差信号の出力が定常的に遅くなり、位相引き込み特性にとって悪い影響を与えてしまうからである。つまり、このように５値以上のパーシャルレスポンス特性を有する波形の場合、検出すべきピーク点と隣接するサンプリング点のレベルとの距離が近いため（図１４（Ａ））、しきい値を小さく設定しなければならない。
【００２３】
しかし、しきい値を小さく設定すると、副作用として、０付近の波形のうねりに対して誤判別を生じやすくなる。  図１４（Ｂ）において、＊を付けてあるのがピーク点として検出されたポイントであるが、▲６▼及び▲７▼については回避出来ているものの、（丸数字１２）及び（丸数字１３）に関しては、誤判別が生じるという問題点を有していた。
【００２４】
本発明は上記の点に鑑みなされたもので、小型な構成によりディジタル情報信号に重畳するノイズ・ゲインに影響を受けないでディジタル情報信号の値を判別して位相同期制御することができる情報再生装置および位相同期制御装置を提供することを目的とする。
【００２５】
また、本発明の他の目的は、アナログ特有の温度特性やパラメータのバラツキへの依存性を完全に解消することができる情報再生装置および位相同期制御装置を提供することにある。
【００２６】
更に、本発明の他の目的は、高密度化された記録媒体の記録情報をＰＲ（ａ，ｂ，−ｂ，−ａ）などの高次のパーシャルレスポンス等化を用いて正確に再生できる情報再生装置および位相同期制御装置を提供することにある。
【００２７】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、次の（１）〜（１１）の構成を有する再生装置を提供する。
（１）  伝送されたディジタル情報信号を位相同期制御及び波形等化処理した後に復号する情報再生装置において、
連続したサンプリング点のレベル関係により、信号のピークに相当するピークサンプリング点もしくはピークリサンプリング点を検出し、前記ピークサンプリング点又は前記ピークリサンプリング点の両隣に位置するサンプリング点又はリサンプリング点のレベル差を減少させるための位相誤差信号を出力して位相同期を行う位相同期制御装置を備え、
検出された前記ピークサンプリング点又は前記ピークリサンプリング点のうち、０レベルを含む所定の範囲内のレベルである場合には前記位相誤差信号を出力しないことを特徴とする情報再生装置。
（２）  伝送されたディジタル情報信号を、位相同期制御及び波形等化処理した後に復号する情報再生装置において、
前記伝送されたディジタル情報信号をＡ／Ｄ変換して得られた入力ディジタル信号を、所望のビットレートでリサンプリング演算してリサンプリングデータを生成すると共にビットクロックを抽出して後段ブロックに供給するリサンプリングＤＰＬＬを設け、
前記リサンプリングＤＰＬＬは、前記入力ディジタル信号の位相点データのデータ値を補間により推定してリサンプリングデータを出力する補間器と、前記補間器からのリサンプリングデータを受け、ピークリサンプリング点を検出する仮判別手段と、前記仮判別手段により検出されたピークリサンプリング点の両側に隣接するリサンプリング点のレベル差を演算算出する演算手段と、前記仮判別手段により仮判別された値に応じて、前記演算手段からの出力信号又はその極性を反転した信号又は予め設定した値を選択して位相誤差信号として出力する位相誤差信号生成手段と、前記位相誤差信号を積分するループフィルタと、前記ループフィルタの出力信号に基づいて次のデータ点位相の推定を行うと共にビットクロックを抽出し、得られたデータ位相情報とビットクロックをそれぞれ前記補間器に入力するタイミング発生器とより構成され、
検出された前記ピークリサンプリング点のうち、０レベルを含む所定の範囲内のレベルである場合には、前記ピークリサンプリング点として認識しないことを特徴とする情報再生装置。
（３）  伝送されたディジタル情報信号を、位相同期制御及び波形等化処理した後に復号するタイミング信号再生装置の位相同期制御装置において、
前記伝送されたディジタル情報信号をディジタル情報信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段からのディジタル情報信号のデータ列を基に、ピークサンプリング点を仮判別する仮判別手段と、
前記仮判別手段により検出されたピークサンプリング点の両側に隣接するサンプリング点のレベル差を演算算出する演算手段と、
前記仮判別手段により仮判別された値に応じて、前記演算手段からの出力信号又はその極性を反転した信号又は予め設定した値を選択して位相誤差信号として出力する位相誤差信号生成手段とを備え、
前記位相誤差信号生成手段から出力される位相誤差信号に基づいて前記Ａ／Ｄ変換手段のサンプリングタイミングを制御するための制御信号を出力し、検出された前記ピークサンプリング点のうち、０レベルを含む所定の範囲内のレベルである場合には、前記ピークサンプリング点として認識しないことを特徴とする位相同期制御装置。
（４）  前記仮判別手段は、最尤検出により、最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を検出することを特徴とする（２）に記載の情報再生装置又は（３）に記載の位相同期制御装置。
（５）  前記仮判別手段は、前記最尤検出に用いるしきい値を、動的に設定することにより、最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を仮判別することを特徴とする（４）に記載の情報再生装置又は位相同期制御装置。
（６）  前記演算手段は、前記仮判別手段がピークとして最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を確定するか、もしくは、より確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を検出するまで、前記ピークリサンプリング点又は前記ピークサンプリング点の両側に隣接する前記リサンプリング点又は前記サンプリング点のレベル差を保持しておき、仮判別の結果に応じて前記レベル差又はその極性を反転した値又はエラー無しに相当する値を選択することを特徴とする（４）あるいは（５）に記載の情報再生装置又は、（４）あるいは（５）に記載の位相同期制御装置。
（７）  前記演算手段は、前記仮判別手段がピークとして最も確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を確定するか、もしくは、より確からしい前記ピークリサンプリング点又は前記ピークサンプリング点を検出するまで、前記ピークリサンプリング点又は前記ピークサンプリング点の両側に隣接する前記リサンプリング点又は前記サンプリング点の各データのレベル差と、その極性を反転した値を保持しておき、仮判別の結果に応じて前記レベル差又はその極性を反転した値又はエラー無しに相当する値を選択することを特徴とする（４）あるいは（５）に記載の情報再生装置又は、（４）あるいは（５）に記載の位相同期制御装置。
（８）  前記仮判別手段は、前記伝送されたディジタル情報信号の特性に応じて、前記しきい値の大きさを適応的に可変することを特徴とする（４）乃至（７）のいずれかに記載の情報再生装置又は、（４）乃至（７）のいずれかに記載の位相同期制御装置。
（９）  前記ディジタル情報信号は、符号間干渉を利用したパーシャルレスポンス方式により伝送されたディジタル情報信号であることを特徴とする（４）乃至（７）のいずれかに記載の情報再生装置又は、（４）乃至（７）のいずれかに記載の位相同期制御装置。
（１０）  前記ディジタル情報信号は、ＰＲ（ａ，ｂ，−ｂ，−ａ）の特性に等化した後復号されるディジタル情報信号であることを特徴とする（１）乃至（９）のいずれかに記載の情報再生装置又は、（１）乃至（９）のいずれかに記載の位相同期制御装置。
（１１）  前記ディジタル情報信号は、光ディスク媒体から、ＴＰＰ法により再生されたディジタル情報信号であることを特徴とする（１）乃至（１０）のいずれかに記載の情報再生装置又は、（１）乃至（１０）のいずれかに記載の位相同期制御装置。
【００３４】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる再生装置の一実施の形態のブロック図を示す。同図において、ランレングス制限符号が高密度記録された光ディスク１０からＰＤヘッドアンプ１２で光電変換及び増幅されたランレングス制限符号（ディジタル信号）は、直流阻止回路１３で直流成分が阻止され、続いて図示しないＡ／Ｄ変換器を通してＡＧＣ回路１４で振幅が一定になるように自動利得制御（ＡＧＣ）された後、リサンプリング・ＤＰＬＬ１５に供給される。なお、Ａ／Ｄ変換器を設ける位置は、リサンプリング・ＤＰＬＬ１５の前であればどこであってもよい。このとき、ＰＤヘッドアンプ１２においては、書き換え可能浅溝ディスクのエンボス信号をＴＰＰ（タンジェンシャルプッシュプル法）でよみだした結果得られる微分系の特徴を有する信号が出力されているものとする。
【００３５】
リサンプリングＤＰＬＬ１５は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ（位相同期ループ）回路で、入力信号を所望のビットレートでリサンプリング（間引き補間）演算して生成したリサンプリングデータを、自動等化回路（以下、イコライザと記すこともある）１６へ出力する。
【００３６】
また、このリサンプリングＤＰＬＬ１５は、後述するように、入力ディジタル信号の相関を利用した最尤検出により、最も確からしいリサンプリングデータの値を仮判別し、その仮判別結果に応じてリサンプリング点の両隣のリサンプリング点における振幅誤差（バランス）を演算し、位相誤差として出力する位相検出器を含んでいる。
【００３７】
自動等化回路（イコライザ）１６は、入力信号に対して例えばパーシャルレスポンス（ＰＲ）特性を付与して波形等化を行う。自動等化回路（イコライザ）１６の出力信号は、復号回路１７に供給され、ここで例えば公知のビタビ復号された後、ＥＣＣ回路１８に供給される。ＥＣＣ回路１８は、入力された復号データ列中の誤り訂正符号を用いて、その誤り訂正符号の生成要素の符号誤りを訂正し、誤りの低減された復号データを出力する。
【００３８】
次に、本発明の要部をなすリサンプリングＤＰＬＬ１５について、更に詳細に説明する。図２はリサンプリングＤＰＬＬ１５の一実施の形態のブロック図を示す。同図に示すように、リサンプリングＤＰＬＬ１５は、補間器２１、位相検出器２２、ループフィルタ２３及びタイミング発生器２４からなる一巡のフィードバックループ回路であり、補間器２１には図１のＡＧＣ回路１４からの再生ディジタル信号と、タイミング発生器２４からのデータ点位相情報とビットクロックが入力され、再生ディジタル信号の位相点データのデータ値が補間により推定されて出力される。
【００３９】
補間器２１の出力データ値は、リサンプリングデータとして出力端子２５を介して図１のイコライザ１６へ出力される一方、位相検出器２２に供給される。位相検出器２２は後述するようにして位相誤差信号を生成し、ループフィルタ２３に供給し、ここで積分させた後タイミング発生器２４に供給する。タイミング発生器２４は入力されるループフィルタ２３のデータに基づいて次のデータ点位相の推定を行い、このデータ点位相情報と同じく生成されたビットクロックを補間器２１へ出力する。
【００４０】
次に、位相検出器２２の構成及び動作について更に詳細に説明する。図３は位相検出器２２の一実施の形態のブロック図を示す。位相検出器２２は、図３に示すように、補間器２１から出力されたリサンプリングデータをそれぞれ１リサンプリングクロック周期（ビットクロック周期）ずつ遅延する２段縦続接続された遅延素子２２１及び２２２と、遅延素子２２１の入力信号と遅延素子２２２からの遅延信号とのレベル差の演算をする演算回路２２３と、仮判別回路２２４と、ラッチ回路２２５と、ラッチ回路２２５からの信号を反転する反転回路２２６と、スイッチ回路２２７と、スイッチ回路２２７から出力される信号をビットクロックＢＬＫでラッチするラッチ回路２２８と、エラー無しに応じた値を持つ誤差信号を発生する０発生器２２９とから構成される。
【００４１】
仮判別回路２２４は、遅延素子２２１から出力される遅延信号のディジタル多値（例えば、ａ＋ｂ、ａ，０、−ａ、−（ａ＋ｂ））のうち、最も確からしい値を仮判別する。演算回路２２３は、仮判別回路２２４に入力されるリサンプリングデータの両隣のリサンプリングデータ、すなわち遅延素子２２１の入力リサンプリングデータと遅延素子２２２の出力リサンプリングデータのレベル差を演算して出力する。ラッチ回路２２５は仮判別回路２２４がデータ値として最も確からしいピークを示すピークリサンプリング点を確定するか、又はより確からしいピークを示すピークリサンプリング点を検出するまで、演算回路２２３の出力信号を保持する。
【００４２】
このとき仮判別回路２２４は、スイッチ回路２２７は、仮判別回路２２４からの制御信号に基づいて、反転回路２２６とラッチ回路２２５からの信号、あるいは０発生器２２９から出力される信号のいずれかを切換え出力する。つまり、仮判別回路２２４において遅延素子２２１の出力する遅延信号のディジタル信号値を仮判別し、演算回路２２３において、そのとき仮判別されるディジタル情報信号値に対して１リサンプリングクロック前後の値のレベル差が得られる。
【００４３】
例えば、系がＰＲ（１，１，−１，−１）で示されるＥＰＲ４の特性を有する場合を例にとると、図４（Ａ）にＩで示すようなディジタル情報信号波形が得られ、リサンプリングのタイミングａで「＋２」が検出される。理想的な状況では、その前後の（両側に隣接する）リサンプリングのタイミングａ−１、ａ＋１で情報信号の値はそれぞれ「＋１」が検出される。さらにそれらに両側に隣接する）リサンプリングのタイミングａ−２、ａ＋２で情報信号の値はそれぞれ「０」が検出される。上記したように、タイミングａ−１、ａ＋１における信号レベル差は「＋１」a-1−「＋１」a+1＝「０」となる（このときそれぞれのリサンプリングタイミングにおける信号レベルを「＋１」a-1、「＋１」a+1とする）。また、図４（Ａ）〜（Ｃ）の横軸ｔは時間を、白丸は補間器２１より出力されるリサンプリングデータを示す。
【００４４】
この情報信号が、図４（Ｂ）にIIで示すように、本来のディジタル信号波形Ｉに対してある位相差θだけ遅れているものとすると、タイミングａ−１、ａ＋１でそれぞれ検出される値がずれる。後述するように、タイミングａにおける情報信号の値が「＋２」と仮判別されると、タイミングａ−１、ａ＋１における信号レベル差は「Ｘa-1−Ｘa+1」となる。同様に、図４（Ｃ）にIIIで示すように、この情報信号が本来のディジタル信号波形Ｉに対してある位相差θだけ進んでいるものとすると、タイミングａ−１、ａ＋１における信号レベル差は「Ｙa-1−Ｙa+1」となる。
【００４５】
そこで、この信号レベル差「Ｘa-1−Ｘa+1」あるいは「Ｙa-1−Ｙa+1」の値を位相誤差信号として図２のループフィルタ２３を通してタイミング発生器２４に供給することにより、ディジタル情報信号の位相制御を行うことができる。ａが「−１」のときは位相誤差の極性を反転してやればよい。ただし、この場合、タイミングａにおいて「＋２」又は「−２」、つまり、信号のピークリサンプリング点が正しく検出されることが必要である。
【００４６】
次に、仮判別回路２２４の動作を図１４に示した波形と同じ条件で説明する。いずれかのピークリサンプリング点がノイズであるか真の（あるいは確からしい）ピークリサンプリング点であるかを最尤検出のアルゴリズムを用いて行う。これは確からしい値を求めていく検出方法であり、信号成分に相関があってノイズ成分には相関がないことを前提としている。例えば、あるリサンプリングによって、正のピークリサンプリング点のレベルらしきものが検出され、次のリサンプリング点で更にレベルの高いリサンプリング点が検出されたら、レベルの高い方がこの場合確からしい正のピークリサンプリング点である。だが、この更にレベルの高いピークリサンプリング点の代わりにそれよりも低い値をもつリサンプリング点が検出されたときには、その直前のリサンプリング点が確からしい正のピークリサンプリング点と判別される。
【００４７】
また、あるリサンプリングタイミングで負のピークリサンプリング点が検出され、その次がその値よりも低い負のピークリサンプリング点らしい値であっても、更にその次のリサンプリングタイミングで更にレベルの低いリサンプリング点が検出されたら、その直前の負のピークリサンプリング点らしきものは負のピークリサンプリング点ではないと判別する。仮判別回路２２４は上記のようにして、最も確からしい正のピークリサンプリング点及び負のピークリサンプリング点を検出する。
【００４８】
従って、急峻な波形を持つ前後の値で符号間干渉によって、本来あるべき値にノイズや系の歪みが加わることによって、誤判別されるようなときでも確からしい正のピークリサンプリング点及び負のピークリサンプリング点を確定することができる。仮判別回路２２４はこのような仮判別を行って位相誤差を以下のようにして出力する。
【００４９】
再生信号波形は図１４と同じく、図５（Ａ）が理想的な波形及びリサンプリング点なのに対し、実際の系を経由して得られた波形及びリサンプリング点が図５（Ｂ）に示すようであったとする。なお、図５（Ｂ）中、白丸印がリサンプリングによる検出点（リサンプリングデータ）である。図１４（Ｂ）に示すように再生信号に対して、丸付き英数字で示す順番の所定のタイミング毎に仮判別を行うとき、例えば、タイミング▲１▼に対して過去のリサンプリング結果が負のピークリサンプリング点と判定されると、タイミング▲１▼において図５（Ｂ）に点線矢印で示すように、ある一定レベルの比較データ（しきい値）が設定される。このとき仮判定値は、正のピークサンプリング点を確定するため、比較データは図中、点線矢印のように−方向に設定される。
【００５０】
次のタイミング▲２▼においては、検出されたレベルが図５（Ｂ）に示すように、タイミング▲１▼の値よりも正のピークサンプリング点に近いので、タイミング▲２▼のリサンプリング点の両隣に位置するリサンプリング点の各データのレベル差を、次に確定するであろう正のピークリサンプリング点に対応した位相誤差データを出力するときのために蓄える。つまり、値を更新するために、仮判別回路２２４はＣＴＬ信号として"Ｈ"をラッチ回路２２５へ出力する。このとき、図３のスイッチ回路２２７は、仮判別回路２２４からの制御信号により、エラー無しに応じた値を持つ誤差信号を出力する０発生器２２９の出力誤差信号を選択してラッチ回路２２８に供給してラッチさせ、そのラッチ回路２２８の出力データを図２のループフィルタ２３へ位相誤差信号として出力させる。（▲３▼、▲４▼も同様）
【００５１】
次にリサンプリングされるタイミング▲５▼において、検出されたレベルがタイミング（丸数字１２）の比較データを超えたので、ラッチ回路２２５により保持しておいた、タイミング・の両隣に位置するリサンプリングデータのレベル差を、正のピークサンプリング点に対応した位相誤差データとして出力すると共に、タイミング▲５▼のリサンプリング点の両隣に位置するリサンプリング点の各データのレベル差を、次に確定するであろう負のピークリサンプリング点に対応した位相誤差データを出力するときのために蓄える。つまり、値を更新するために、図３の仮判別回路２２４はコントロール（ＣＴＬ）信号として"Ｈ"をラッチ回路２２５へ出力する。
【００５２】
このとき、図３のスイッチ回路２２７は、仮判別回路２２４からの制御信号により、ラッチ回路２２５から出力されたデータ値（タイミング▲４▼の両隣に位置するリサンプリングデータのレベル差）を選択してラッチ回路２２８に供給してラッチさせ、そのラッチ回路２２８の出力データを図２のループフィルタ２３へ位相誤差データとして出力させる。
【００５３】
タイミング▲７▼においては、検出されたレベルがタイミング▲６▼のレベルと比較して負のピークリサンプリング点に近く、かつ、タイミング▲６▼の比較データを超えないので、次に確定するであろう負のリサンプリング点に対応した位相誤差データは、依然として、タイミング▲６▼のリサンプリング点の両隣に位置するリサンプリング点の各データのレベル差であるから、ラッチ回路２２５の更新は行わず、仮判別回路２２４はＣＴＬ信号として"Ｌ"を出力する。このとき、スイッチ回路２２７は、仮判別回路２２４からの制御信号により、０発生器２２９からのエラー無しに応じた値を持つ誤差信号を選択してラッチ回路２２８に供給してラッチさせ、そのラッチ回路２２８の出力データを図２のループフィルタ２３へ位相誤差信号として出力させる。
【００５４】
さらに、仮判別回路２２４は、本発明の要部をなす動作として、検出されたピークサンプリング点のうち、０レベルを含む所定の範囲内のレベル（図５（Ｂ）に示すＭ）である場合には、これを無効、つまり、ピークリサンプリング点として認識しないことより確からしい前記位相誤差信号のみを出力し、正しい位相同期をすることを特徴としており、この動作について説明する。
【００５５】
リサンプリングされるタイミング（丸数字１３）において、検出されたレベルがタイミング（丸数字１２）の比較データを超えており、従来であれば、図１４（Ｂ）に示したように、（丸数字６）を正のピークサンプリング点とした動作をするのに対し、本発明の仮判別回路２２４では、０レベルを含む所定の範囲（図５（Ｂ）に示すＭ）の中に（丸数字１２）が存在するため、これを無効とし、つまり、ピークサンプリング点として認識しないことにより、しきい値の極性変更及び位相誤差データの更新は行わない。つまり、ラッチ回路２２５の更新は行わず、仮判別回路２２４はＣＴＬ信号として"Ｌ"を出力する。このとき、スイッチ回路２２７は、仮判別回路２２４からの制御信号により、０発生器２２９からのエラー無しに応じた値を持つ誤差信号を選択してラッチ回路２２８に供給してラッチさせ、そのラッチ回路２２８の出力データを図２のループフィルタ２３へ位相誤差信号として出力させる。
【００５６】
次のタイミング（丸数字１４）においては、検出されたレベルが図５（Ｂ）に示すように、タイミング（丸数字１２）の値よりも正のピークサンプリング点に近いので、タイミング（丸数字１４）のリサンプリング点の両隣に位置するリサンプリング点の各データのレベル差を、次に確定するであろう正のピークリサンプリング点に対応した位相誤差データを出力するときのために蓄える。つまり、値を更新するために、仮判別回路２２４はＣＴＬ信号として"Ｈ"をラッチ回路２２５へ出力する。このとき、図３のスイッチ回路２２７は、仮判別回路２２４からの制御信号により、エラー無しに応じた値を持つ誤差信号を出力する０発生器２２９の出力誤差信号を選択してラッチ回路２２８に供給してラッチさせ、そのラッチ回路２２８の出力データを図２のループフィルタ２３へ位相誤差信号として出力させる。
【００５７】
厳密には、この（丸数字１３）および（丸数字１４）に対して説明した動作は、範囲Ｍの内側に存在するポイント全てに適用されており、前述の▲６▼、▲７▼に対しても当然行われているが、結果は同じであり、矛盾は生じていない。
【００５８】
図５（Ｂ）において、＊を付けてあるのがピーク点として検出されたポイントであるが、▲６▼及び▲７▼は勿論、（丸数字１２）及び（丸数字１３）に関しても、誤判別が解消されていることがわかる。 このように、動的なしきい値設定（比較データ）を用いた仮判別回路を利用して行う巧妙な制御に、０レベルを含む所定の範囲内のレベル（図５（Ｂ）に示すＭ）である場合には、これを無効、つまり、ピーク点として認識しないとする動作を加えることにより、５値以上のパーシャルレスポンス特性を有する波形に対しても、より信頼性の高い位相誤差信号を最小の遅延で得ることができる。
【００５９】
このような構成のリサンプリングＤＰＬＬ１５から出力されたリサンプリングデータのアイパターンを図６に、さらに図１のイコライザ１６に供給して波形等化処理を行うことにより得られるディジタル信号のアイパターンを図７に示す。この図６及び図７に示すアイパターンは、縦軸がレベル、横軸が時間を示す。図６及び図７から分かるように、正確な位相検出によるＤＣ揺れなどのないディジタル信号が得られる。
【００６０】
このように、この実施の形態では、リサンプリングＤＰＬＬ１５を用いることにより、フルディジタルの構成により、ディジタル信号を再生でき、従来装置で必要であったアナログＶＣＯを不要にできる。
【００６１】
次に、位相検出器２２の他の実施の形態について説明する。図８は位相検出器２２の他の実施の形態のブロック図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。図８の位相検出器２２は、演算回路２２３の出力誤差信号を２分岐し、スイッチ回路２２７に至るそれぞれの伝送路にラッチ回路２３０及び２３１を設けた点に特徴がある。
【００６２】
この実施の形態では、図３と同様の制御により、仮判別回路２２４からのＣＴＬ信号に基づきラッチ回路２３０及び２３１がラッチ動作を行う。これにより、仮判別回路２２４がデータ値として最も確からしいピークリサンプリング点を確定するか、又はより確からしいピークリサンプリング点を検出するまで、確定したリサンプリング点の両側に隣り合うリサンプリング点における振幅誤差とその反転値とをラッチ回路２３１、２３０に保持しておき、仮判別回路２２４の制御に応じてラッチ回路２３１、２３０又は０発生器２２９の出力のうち最適な値をスイッチ回路２２７により選択させて位相誤差信号として出力させる。
【００６３】
次に、仮判別回路２２４で用いるしきい値について説明する。上記の実施の形態の説明では、仮判別回路２２４で用いる動的に設定されるしきい値、すなわち比較データはある一定の値で固定であるものとして説明したが、供給される信号のレベルあるいはその周波数特性に応じて、大きさを適応的に可変してもよいことは勿論である。以下にその内容を説明する。
【００６４】
しきい値を大きくすると、正及び負のピークリサンプリング点を検出しにくくなり、ノイズには強くなるが、供給された信号の正及び負のピークリサンプリング点の信号レベルが小さ過ぎるとき（鈍りすぎたとき）は、検出できずにエラーを発生させてしまう可能性がある。逆にしきい値を小さくすると、正及び負のピークリサンプリング点を検出し易くなり、供給された信号の正及び負のピークリサンプリング点の信号レベルが小さ過ぎるとき（鈍りすぎたとき）にも、正しく検出できるが、その反面、ノイズには弱くなり、誤判別により、やはりエラーを発生させてしまう可能性がある。
【００６５】
つまり、しきい値は、信号の含まれるノイズの量や、供給された信号の正及び負のピークリサンプリング点の信号レベルに対して、ある程度適切な値でなければならない。供給される信号の正及び負のピークリサンプリング点の信号レベルは、信号全体のレベルに比例し、また、周波数特性にも依存する。正及び負のピークリサンプリング点の信号レベル付近は周波数が高いため、信号の高域成分が減衰すると小さく、持ち上がると大きくなる傾向がある。
【００６６】
基本的には、予め自動利得制御回路（ＡＧＣ）などによりレベルをある程度制御した信号をリサンプリングＤＰＬＬ内の位相検出器２２に供給することにより、それほどしきい値の設定は厳しく選定する必要はないが、記録媒体から再生された信号の大きさや周波数特性が明らかに異なる場合には、より確実な対応を行うために、以下のような方法が考えられる。
【００６７】
（１）供給された信号全体の大きさ（レベル）を検出する手段（例えば、ピークホールド回路などで実現できる。）を設け、信号のレベルが小さいときにはしきい値も小さく、大きいときにはしきい値も大きくする。
【００６８】
（２）供給された信号の周波数特性を検出する手段（例えば、高低２つの周波数成分を検波して、そのレベル差を予め設定しておいた値と比較したり、フィルタリングによって高域成分・低域成分を抜き出して、そのレベル差を予め設定しておいた値と比較したりして実現できる。）を設け、信号の高域が減衰しているときにはしきい値も小さく、持ち上がっているときにはしきい値も大きくする。このような巧妙な制御によって、更に信頼性の高い位相誤差信号を得ることかできる。
【００６９】
次に、システム全体の他の実施の形態について説明する。前述の実施例ではリサンプリングＤＰＬＬ１５と、０レベルを含む所定の範囲内のレベル（図５（Ｂ）に示すＭ）である場合には、これを無効とする動作、つまりピークリサンプリング点として認識しない動作を組み合わせて説明しているが、従来のアナログ形態のＶＣＯを用いたシステムに、０レベルを含む所定の範囲内のレベル（図５（Ｂ）に示すＭ）である場合には、これを無効とする動作、つまりピークサンプリング点として認識しない動作を組み合わせても良いことは勿論であり、この実施例の形態を図９に示す。同図中、図１及び図１１と同一構成部分には同一符号を付し、その説明を省略する。仮判別手段３００の一実施の形態を図１０に示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。この場合、リサンプリングＰＬＬ１５が存在しないので、仮判別回路３０１には、リサンプリングデータの代わりに、サンプリングデータが入力されており、遅延素子２２１、２２２及びラッチ回路２２５にはビットクロック（ＢＣＬＫ）が供給されていないが、図９にしめしたＶＣＯ４０７から供給されるシステムクロックで動作している。その動作は、図３にしめした仮判別回路２２４と同一の動作をしており、同様の効果が得られる。また、図３ではなく、図８に対応した構成にしても良いことは明らかである。結果として、図５（Ｂ）で説明したように、５値以上のパーシャルレスポンス特性を有する波形においても、誤判別を解消することが可能となる。
【００７０】
なお、上記の各実施の形態では、前記仮判別回路にしきい値を利用した最尤検出を行っているが、その他の最尤検出、例えば、ビタビ復号理論で示される動作により、確からしいピークサンプリング点もしくはピークリサンプリング点を検出しても良いことは、勿論である。
【００７１】
なお、上記の各実施の形態では、前記仮判別回路に最尤検出を行っているが、これを用いないシステムに、０レベルを含む所定の範囲内のレベル（図５（Ｂ）に示すＭ）である場合には、前記位相誤差信号を出力しない動作を組み合わせても良いことは勿論である。例えば、連続したサンプリング点もしくはリサンプリング点のレベル関係により、信号のピークに相当するピークサンプリング点もしくはリサンプリング点を検出し、そのピークサンプリング点又はピークリサンプリング点の両隣に位置するサンプリング点又はリサンプリング点のレベル差が減少するように、前記位相誤差信号を出力して位相同期を行う位相同期制御装置において、検出された前記ピークサンプリング点又はピークリサンプリング点のうち、０レベルを含む所定の範囲内のレベルである場合には、前記位相誤差信号を出力しないようにすることにより、正しい位相同期をすることができるようになる。
【００７２】
なお、上記の各実施の形態では、例えば、光ディスクのようにディジタル情報信号を記録再生する記録再生装置に適用するように説明したが、本発明はディジタル情報信号の伝送路を用いるものであればそのメディアに限定されるものではなく、ディジタルＶＴＲの記録再生装置、通信用モデム、ゴーストキャンセラ等の信号送受信装置等に用いてもよいことは勿論である。また、仮判別回路２２４を、例えば、ビタビ復号回路と併用することによって、更に確からしい再生ディジタル情報信号を求めるようにしてもよいことは勿論である。
【００７３】
【発明の効果】
以上説明したように、本発明によれば、リサンプリングＤＰＬＬにより再生ディジタル信号から得たリサンプリングデータをイコライザを通して復号器へ供給すると共に、上記のリサンプリングＤＰＬＬの位相検出器の位相誤差アルゴリズムとして、最尤検出により最も確からしいリサンプリングデータ値を仮判別し、その仮判別したリサンプリングデータの両側に隣接するリサンプリング点の各データのレベル差を演算し、仮判別された値に応じて、演算したレベル差又はその極性を反転した値又は予め設定した値を選択して位相誤差信号として出力することにより、位相誤差信号に応じて出力信号周波数が可変されるアナログＶＣＯを用いて、Ａ／Ｄ変換される再生ディジタル信号のサンプリング周波数を可変する構成としなくても、より確かな位相誤差信号を得るようにしたため、従来必要であった外付けのアナログＶＣＯを不要にできると共にすべての回路をディジタル回路で構成でき、よって装置をより小型化することができ、高周波での動作に対する信頼性も高くできる。
また、高密度化された記録媒体の記録情報をＰＲ（ａ，ｂ，−ｂ，−ａ）などの高次のパーシャルレスポンス等化を用いて再生する場合、最尤検出によって検出されるピークサンプリング点もしくはピークリサンプリング点が０レベルを含む所定の範囲内である場合にこれを無効とした検出、つまり、ピークサンプリング点もしくはピークリサンプリング点として認識しない検出を行うことにより、より確からしい前記位相誤差信号のみを出力し、正しい位相同期をすることを特徴とする。また、本発明によれば、位相誤差信号の信頼性を向上できるため、高密度記録された記録情報をパーシャルレスポンス特性を用いて正確に再生できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のブロック図である。
【図２】図１の要部のリサンプリングＤＰＬＬの一例のブロック図である。
【図３】図２の位相検出器の一実施の形態のブロック図である。
【図４】図４の動作原理を説明する信号波形図である。
【図５】図の動作原理を説明する信号波形図である。
【図６】図１のリサンプリング・ＤＰＬＬの出力信号のアイパターンの一例を示す図である。
【図７】図１のイコライザの出力信号のアイパターンの一例を示す図である。
【図８】図２の位相検出器の他の実施の形態のブロック図である。
【図９】本発明の第２の実施の形態のブロック図である。
【図１０】図９の要部の仮判別手段の一例のブロック図である。
【図１１】従来の再生装置の一例のブロック図である。
【図１２】図１１の要部の仮判別手段の一例のブロック図である。
【図１３】パーシャルレスポンス（ａ，ｂ，−ｂ，−ａ）を説明するためのブロック図である。
【図１４】従来の再生装置の動作原理とパーシャルレスポンス（ａ，ｂ，−ｂ，−ａ）に対する問題点を説明する信号波形図である。
【符号の説明】
１０  光ディスク
１２  ＰＤヘッドアンプ
１３  直流阻止回路
１４  ＡＧＣ回路
１５  リサンプリングＤＰＬＬ
１６  イコライザ
１７  復号回路
１８  ＥＣＣ回路
２１  補間器
２２  位相検出器
２３  ループフィルタ
２４  タイミング発生器
２２１、２２２  遅延素子
２２３  演算回路
２２４  仮判別回路
２２５、２２８、２３０、２３１  ラッチ回路
２２６  反転回路
２２７  スイッチ回路
２２９  ０発生器
３００  仮判別手段
３０１  仮判別回路
４００  増幅器
４０１  Ａ／Ｄ変換機
４０２  ディジタル等化器
４０３  ビタビ検出回路
４０４  仮判別手段
４０５  Ｄ／Ａ変換器
４０６  フィルタ
４０７  電圧制御発振器（ＶＣＯ）
４１１、４１２ 遅延素子
４１３  演算回路
４１４  反転回路
４１５  切り替え回路
４１６  仮判別回路
【図１】
0004433438.tif 000002
【図２】
0004433438.tif 000003
【図３】
0004433438.tif 000004
【図４】
0004433438.tif 000005
【図５】
0004433438.tif 000006
【図６】
0004433438.tif 000007
【図７】
0004433438.tif 000008
【図８】
0004433438.tif 000009
【図９】
0004433438.tif 000010
【図１０】
0004433438.tif 000011
【図１１】
0004433438.tif 000012
【図１２】
0004433438.tif 000013
【図１３】
0004433438.tif 000014
【図１４】
0004433438.tif 000015