(57)【特許請求の範囲】
【請求項１】
正常処理モードで動作する前に初期化モードで動作されうる、マイクロコントローラを含むデジタルデータ処理回路において、記憶手段への書込みアクセスを制御する方法であって、
前記正常処理モード中、前記記憶手段に対する無効又は非意図のアドレス値又はポインタの使用を避けるために、書込み可能信号が条件付きで前記記憶手段に送られるよう、書込み可能信号は、前記マイクロコントローラのアドレスバス上の関連レジスタアドレスによって制御され、且つレジスタから出力される書込み許可出力信号によって更なる制御を受け、
前記書込み可能信号と反転された前記書込み許可出力信号との結合により、前記アドレスバス上の現在アドレスを格納するアドレス捕獲レジスタを制御する書込み意図割り込み信号が形成される、
方法。
【請求項２】
前記更なる制御は、ＡＮＤ機能を用いることによって実行される、請求項１に記載の方法。
【請求項３】
前記書込み可能信号と反転された前記書込み許可出力信号との結合はＡＮＤ機能にて行われる、請求項１又は２に記載の方法。
【請求項４】
前記書込み許可出力信号を出力する前記レジスタは、専用ＣＰＵコマンドによってセット及びリセットされる１‐ビットレジスタである、請求項１乃至３の何れか一項に記載の方法。
【請求項５】
正常処理モードで動作する前に初期化モードで動作されうる、マイクロコントローラを含むデジタルデータ処理回路において、記憶手段への書込みアクセスを制御する装置であって、前記正常処理モード中、前記記憶手段に対する無効又は非意図のアドレス値又はポインタの使用を避けるために、書込み可能信号は条件付きで前記記憶手段に送られ、当該装置は、
−  前記記憶手段に対する読出し可能信号及び書込み可能信号を提供する記憶手段制御手段であり、該書込み可能信号が前記マイクロコントローラのアドレスバス上の関連レジスタアドレスによって制御される、記憶手段制御手段と、
−  前記書込み可能信号を、レジスタから出力される書込み許可出力信号によって更に制御する第１の結合手段と、
−  前記書込み可能信号と反転された前記書込み許可出力信号とを結合し、前記アドレスバス上の現在アドレスを格納するアドレス捕獲レジスタを制御する書込み意図割り込み信号を形成する第２の結合手段と
を含む、装置。
【請求項６】
前記第１の結合手段はＡＮＤ機能を有する、請求項５に記載の装置。
【請求項７】
前記第２の結合手段は、前記書込み可能信号と反転された前記書込み許可出力信号とを、ＡＮＤ機能にて結合する、請求項５又は６に記載の装置。
【請求項８】
前記書込み許可出力信号を出力する前記レジスタは、専用ＣＰＵコマンドによってセット及びリセットされる１‐ビットレジスタである、請求項５乃至７の何れか一項に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルデータ処理回路用記憶手段への書込みアクセスを制御する方法及び装置に関する。
【０００２】
【従来の技術】
デジタルオーディオ及び（又は）ビデオデータ（AV）処理用集積回路（IC）は、典型的に複数のサブユニットを含む。その複数のサブユニットは、一つ又は複数の動作モードで動作される前に、セットアップソフトウェアによって構成されなければならない。
【０００３】
その複数サブユニットのセットアップ及び制御用超小型制御器が、別個のICの外部品でもいいし、或いは、内部のCPU コアとしていくつかのAV用IC上に一体とされてもいい。
【０００４】
【発明が解決しようとする課題】
このようなAV用IC上で実行するソフトウェアは、以下のような理由で欠陥を含むことがあり得る。
・インプリメンテーション及びデバッギングがまだ完成していない時のソフトウェア開発段階中。
・プロダクトソフトウェアに対しても、複雑さの問題ゆえに、テスティングが広範囲的であり得ない、即ち、全て可能な状況を百パーセントにカバーすることができない。
・そのAV用ICは、外部の、即ち制御できないソフトウェアがダウンロードされてそのIC上で実行する環境の中で動作されるかも知れない。
【０００５】
AVデコーダIC上で実行するドライバーソフトウェアの開発におけるよく見かけるバッグが、初期設定されていないポインタ及びアドレスにより引き起こされる。このようなバッグは、実行タイムにおいて有害な結果を持っている。これらの結果の中で最も危険な一つが、そのICの汎用アドレス空間に典型的にメモリマップされるディバイスセットアップレジスタへの不注意な書込みである。
【０００６】
初期設定されていないポイント及びアドレスを監視するデバッグソフトウェアを加えることは、そのICの実時間の動きを代表することができないほどまでそのソフトウェアの性能を減ずる。また、典型的に、このような監視デバッグソフトウェアは、誰が違法又は非意図のレジスタアクセスを発生したかに関する知らせを与えてくれない。AV処理ICの典型的な動作は、異なるフェーズ又はモードを有する。ここで、
１）初期化フェーズ又はモードにおいて、レジスタが専用セットアップソフトウェアを用いて所望の機能性に従ってセットアップされる。
２）正常デコーディングフェーズ又はモードにおいて、これらのレジスタの全部又は一部の内容が、もうこれ以上変えられなくなり、そのレジスタが持っている値が、IC内に実行されるデコーディング及びデータ処理を単に管理することになる。
【０００７】
上記二種類のモードのいずれにおいても、そのICがかかるレジスタへの書込みアクセスを有するダウンロードされた外部のソフトウェアで動作されることが起こりうる。かかるレジスタにはオリジナルソフトウェアが書込みをしなく、若しくは、そんなレジスタに関するオリジナルソフトウェアが正常デコーディングモードで一定のオリジナル値を含む。
【０００８】
本発明の一つの目的は、応用ソフトウェアを実行する際に無効なポインタ又はアドレス値の場合におけるデータの書込みを防止し、且つ違法又は非意図のアドレス値のソースを示す方法を提供する。この目的は、請求項１に記載の方法によって達成される。
本発明のもう一つの目的は、本発明の方法を利用する装置を提供する。この目的は、請求項５に記載の装置によって達成される。
【０００９】
【課題を解決するための手段】
本発明は、レジスタ書込みアクセス論理への追加ハードウェアに関する。この追加ハードウェアによって、書込みアクセスは、時間の異なる周期に対して意図的に許可（可能に）され得る又は不許可（不可能に）され得る。
利点として、この追加ハードウェアは、非常に小さくかつ低コストでありうる。CPU が制御した1 ビットレジスタ書込み許可のレジスタの出力は、制御されるべき後続データ記憶手段のため保護書込み可能信号を形成するように、AND 機能部分において正常書込み可能信号と結合される。そのレジスタ書込み許可レジスタをセット及びリセットするために、追加CPU コマンドが二つあってもよい。
【００１０】
典型的に上記の二つの動作フェーズが何れも存在しているので、書込み許可は、めったに変わらない。従って、実時間性能は殆ど下がらない。
如何なる書込み処理をブロックする以外、本発明のアドオンハードウェア（add-on hardware ）の拡張バージョンは、違法書込み意図が発生したことを信号で伝えられる割り込みをトリガするために、組み込まれうる。
【００１１】
本発明の更なる実施例において、そのような割り込みの場合には、その現在CPU コマンドのアドレスは、専用レジスタに捕獲されており、その専用レジスタは、どれ、即ち、応用ソフトウェアのどの部分が非意図のレジスタアクセスを発生したかを検索することを許可する。
原理的に、本発明の方法は、正常処理モードで動作する前に初期化モードで動作されうるデジタルデータ処理回路用記憶手段への書込みアクセスを制御することに適する。その方法では、前記正常処理モードの状態で前記記憶手段に対して無効又は非意図アドレス値又はポインタの使用を避けるために、少なくとも一つの書込み可能信号は、関連するレジスタ書込み許可レジスタの出力信号の制御のもとで、特にAND 機能部分を用いることによって、条件付きで前記記憶手段に送られる。
【００１２】
本発明に係わる方法の有利な追加実施例は、それぞれの従属請求項によって開示される。
原理的に、正常処理モードで動作する前に初期化モードで動作されうるデジタルデータ回路用記憶手段への書込みアクセスを制御する本発明の装置は、
−記憶手段のために少なくとも一つの読出し可能信号及び少なくとも一つの書込み可能信号を提供する記憶手段制御手段と、
−前記正常処理モード中前記記憶手段に対して無効又は非意図アドレス値又はポインタの使用を避けるために、関連レジスタ書込み許可レジスタの出力信号に制御されて、前記少なくとも一つの書込み可能信号を条件付きで前記記憶手段に渡す組合せ手段、特にAND ゲートとを有する。
【００１３】
本発明の装置の有利な追加実施例は、それぞれの従属請求項によって開示される。
【００１４】
【発明の実施の形態】
本発明の実施例を、図面に基づいて説明する。
デジタルAV用IC内に、セットアップレジスタ及びそれらの制御論理は、典型的に図１に示す手段からなる。アドレス比較手段ADDCM は、m ‐ビット接続を介してアドレスバスADDBと接続される。そのADDCM は、専用レジスタアドレスの一つがアドレスバスADDBに現われる度に、レジスタ選択信号REGSを発生する。レジスタ制御手段REGCM が、REGS信号及び内部又は外部の超小型制御器のコマンド処理からの追加情報AIを使用する。そのREGCM は、データ記憶手段DATSM のために、書込み可能WE及び読出し可能RE信号を発生する。DATSM は、n ‐ビット接続を介してデータバスDATBと接続されており、例えば、セットアップレジスタメモリーを有する。そのDATSM への書込み及びDATSM からの読出しは、そのWE及びRE信号によって制御される。「n 」及び「m 」が、それぞれ、アドレス及びデータバスの幅を示す整数で、異なる可能性はある。
【００１５】
図２に示す本発明の第一の実施例において、第一AND ゲートAG1 及び1 ‐ビットレジスタ書込み許可レジスタREGWA が追加される。REGCM 及びDATSM が図１に示す同じ名称のブロックに対応している。二つの追加CPU コマンドはレジスタREGWA をセット及びリセットすることを許可する。第一AND ゲートAG1 は、REGCM からの書込み可能信号WEをレジスタREGWA の1 ‐ビット出力信号RWAOS と結合させて、保護書込み可能信号PWE を生成する。そのPWE はWEの代わりに、セットアップレジスタ・データ記憶手段DATSM を制御するために用いられる。
【００１６】
第二AND ゲートAG2 又は対応する論理ハードウェア機能部が、書込み可能信号WEと逆のレジスタ書込み許可出力信号RWAOS とを結合させて、レジスタ書込み意図割り込み信号RWAIS を生成する。そのRWAIS は、レジスタ書込みが明かに不許可されていたフェーズにおいて書込み意図が行われたことを示す。
更なる実施例としては、アドレス捕獲レジスタADDCREG が、RWAIS 信号によって制御される。そのADDCREG は、RWAIS 割り込みが発生する度に、外部又は内部の超小型制御器のアドレスバスからその現在CPU コマンドアドレスを記憶する。
そのADDCREG レジスタはデバッグのために読み出される。
【００１７】
本発明は、例えば、DVD プレーヤー、又は、上記の専用セットアップ及び正常動作フェーズを有するAV処理以外の如何なる他のデジタル処理ICとの接続に用いられる。
そのICを含む装置を製造する時、例えば装置又はICのパワーがユーザーによりスイッチオンされる時、又はその装置又はICが異なる動作モードへスイッチされる状態になる時、初期化モードは生じうる。全部の初期化モードの異なる部分は、これらのいくつかの機会中に実行されうる。
【００１８】
【発明の効果】
本発明に係るデジタルデータ処理回路用記憶手段への書込みアクセスを制御する方法及び装置は、以上で説明したように、応用ソフトウェアを実行する際に無効なポインタ又はアドレス値の場合におけるデータの書込みを防止し、且つ違法又は非意図のアドレス値のソースを示すことができる。
【００１９】
また、本発明はレジスタ書込みアクセス論理への追加ハードウェアに関し、この追加ハードウェアによって、書込みアクセスは、時間の異なる周期に対して意図的に許可（可能に）され又は不許可（不可能に）されうる。しかも、この追加ハードウェアは、非常に小さくかつ低コストである。
【図面の簡単な説明】
【図１】従来のデータ記憶制御図である。
【図２】データ記憶書込み可能のための本発明のアドオンを示す図である。
【符号の説明】
ADDCREG     アドレス捕獲レジスタ
ADDB    アドレスバス
ADDCM     アドレス比較手段
AG1     第一AND ゲート
AG2     第二AND ゲート
AI    追加情報
DATSM     データ記憶手段
DATB    データバス
ｍ    整数
ｎ    整数
PWE     保護書込み可能信号
REGWA     レジスタ書込み許可レジスタ
REGS    レジスタ選択信号
REGCM     レジスタ制御信号
RWAOS     書込み許可レジスタ出力信号
RWAIS     書込み意図割り込み信号
WE    書込み可能信号
RE    読出し可能信号
【図１】
0004574759.tif 000002
【図２】
0004574759.tif 000003