(57)【特許請求の範囲】
【請求項１】
容量性障壁の入力端部に、伝送された入力信号U1o+のレプリカであり且つ互いに相補的な第一と第二の論理的の出力信号であるU1o+とU1o-のために、別々の出力を有した入力回路（A1）を備え、
第一と第二のそれぞれの論理信号U1o+とU1o-のための第一の障壁コンデンサー（C+）と第二の障壁コンデンサー（C-）を備え
容量性障壁の出力端部に、各々相補的な第一の論理入力信号U2i+と第二の論理入力信号U2i-のための入力を持つ出力回路（Ａ2）を備え、及び
第一の電圧比較器（Ｃｏ+）と第二の電圧比較器（Ｃｏ-）を含む、
容量性障壁を備えた分離インターフェースであり、
入力回路（Ａ1）に第一の積分ユニット（R1,C1）+と第二の積分ユニット（R1,C1）-を備え、それらを第一の論理出力信号U1o+と第二の論理出力信号U1o-それぞれが通過し、時定数によって信号U1o±の端の傾斜変化率または、上昇と減少時間が調整され、
一方で第一の障壁コンデンサー（C+）と第二の障壁コンデンサー（C-）の出力端子に、他方で出力回路（A2）の共通な電位端子に、第一のレジスター（R+）と第二のレジスター（R-）がそれぞれ接続され、
第一の容量性コンデンサー（C+）と第一のレジスターの（R+）で構成された第一の微分ユニット（C+,R+）の時定数及び、
第二の容量性コンデンサー（C-）と第二のレジスターの（R-）で構成された第二の微分ユニット（C-、R-）の時定数が、
伝送された入力信号Ｕｉのレプリカである論理出力信号U1o+とU1o-の上昇と減少時間よりも短いことを特徴とする容量性障壁を備えた分離インターフェース。
【請求項２】
出力回路（Ａ2）の第一の論理入力信号Ｕ2ｉ+と第二論理入力信号Ｕ2ｉ-は、第一の電圧比較器（Ｃo＋）の第一と第二のそれぞれの入力に直接に伝えられ、また第二の電圧比較器（Ｃo-）の第一と第二の入力にそれぞれ直接に伝えられ、
第一の電圧比較器（Ｃo+）の出力と第二の電圧比較器（Ｃo-）の出力はフリップフロップFの入力に接続され、
その出力が容量性障壁を備えた分離インターフェース（A1、C+、C-、R+、R-、A2）の出力であり、前記容量性障壁を備えた分離インターフェース（A1、C+、C-、R+、R-、A2）が基本分離インターフェース（A1、C+、C-、R+、R-、A2）となっていることを特徴とする請求項１に記載の容量性障壁を備えた分離インターフェース。
【請求項３】
前記基本分離インターフェース（A1、C+、C-、R+、R-、A2）の入力がパルス幅変調器（PWM）の制御入力に接続されて、一定周波数の信号がその第二の入力にとぎれなく伝えられ、そしてパルス幅変調器（PWM）の出力が補助通信チャンネル（ACC）をわたる伝送のために備えられた基本分離インターフェース（A1、C+、C-、R+、R-、A2）となっている補助分離インターフェース（A1a、C+a、C-a、R+a、R-a、A2a）の入力に接続され、
基本分離インターフェース（A1、C+、C-、R+、R-、A2）の出力と、補助通信チャンネル（ACC）にわたる伝送のための補助分離インターフェースR（A1a、C+a、C-a、R+a、R-a、A2a）の出力が、基本分離インターフェース（A1、C+、C-、R+、R-、A2）によって伝送された信号の正確な論理状態を提供する決定論理回路（DLC）の入力に接続され、及び
前記決定論理回路（DLC）の出力が、容量性障壁を備えた分離インターフェースの出力であることを特徴とする請求項１または２に記載の容量性障壁を備えた分離インターフェース。
【請求項４】
前記基本分離インターフェース（A1、C+、C-、R+、R-、A2）の個々の出力端部ユニットが、補助通信チャンネル（ACC）をわたる伝送のための補助分離インターフェース（A1a、C+a、C-a、R+a、R-a、A2a）の出力において変調された信号の状態によって、オン、またはオフされることを特徴とする請求項３に記載の容量性障壁を備えた分離インターフェース。
【請求項５】
容量性障壁を備えた分離インターフェースの入力回路で、適切な時定数の積分によって、伝送された入力信号UiのレプリカであるU1o+とU1o-の端の傾斜変化率または、上昇と減少時間が調整され、
上記の信号レプリカU1o+とU1o-が、容量性障壁の第一の微分ユニットと第二の微分ユニットでそれぞれ微分され、
第一と第二の微分ユニットの時定数が、伝送された入力信号UiのレプリカであるそれぞれのU1o+とU1o-の上昇と減少時間よりも短いことを特徴とする容量性障壁を備えた分離インターフェースを通る信号の伝送方法。
【請求項６】
容量性障壁の微分ユニットで実行される導関数の信号U2i±が、容量性障壁を備えた分離インターフェースの出力回路に構成された2つの電圧比較器に直接送られ、前記容量性障壁を備えた分離インターフェースは基本分離インターフェースとなっていることを特徴とする請求項５に記載の容量性障壁を備えた分離インターフェースを通る信号の伝送方法。
【請求項７】
基本分離インターフェースを通して入力信号Uiを伝送する他に、
補助通信チャンネル（ACC）を通る伝送のための基本分離インターフェースと同様の補助分離インターフェースを通して、伝送された入力信号Uiでパルス幅変調される一定周波数の信号Uiaの伝送をとぎれなく実行し、
伝送されたパルス幅変調信号Uoutaの調節によって、容量性障壁を備えた分離
インターフェースで伝送された出力信号Uoutの論理状態が調整されることを特徴とする請求項５または６に記載の容量性障壁を備えた分離インターフェースを通る信号の伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性障壁（capacitive barrier）の入力端部に、相互補助的で伝えられた入力信号のレプリカ（replicas）である第一と第二の論理出力信号のために別々の出力を具備した入力回路と、そして第一第二論理信号のための第一と第二のそれぞれの障壁コンデンサー（barrier capacitors）とを有し、更に容量性障壁の出力端部に、容量性障壁をわたって伝えられる第一と第二の論理信号のための入力を具備し且つ、第一と第二の電圧比較器を有する出力回路を有した、容量性障壁を備えた分離インターフェース（isolation interface）に関するものである。また本発明は、該分離インターフェースによる信号を伝送するための方法にも関連している。
【背景技術】
【０００２】
分離インターフェースは、別々の供給している電圧ソースを有する2つまたはいくつかの回路の間で通常デジタルフォームでデータ伝送が可能になっている。回路がどんな一般的な大規模接続も持たないので、それらの間に電圧差が生じ、それによって数kVの値に到達しても、直ぐに変化し得、電圧差の変化率は約10kV/μsになる。
【０００３】
分離インターフェースと回路の間の過電流は、異なった物理的原則を基にした手段によって抑制される。
【０００４】
もっとも一般的なのは光学分離インターフェースである。入力回路の発光ダイオードが、電気信号を光パルスに変え、また光パルスは出力二極式トランジスタによって電気信号に変換される。高価なクラスを除いて、光学分離インターフェースは数メガヘルツノレベルでデータ伝送率が比較的低く、上記の要素の経常浪費はかなり高い。
【０００５】
磁気ループと磁界センサの間の磁気結合とのインターフェースが早くから好適であるとされている。集積回路のために単一の基板に磁気ユニットを有利に作ることができる；磁気ループは二酸化珪素を介して別の電圧供給に接続される要素と分離された伝導トラックであるし、磁界センサは磁石発電機低抗器（magneto-resistor）である。データ電送は最大50MHzの変化率（rate）で可能である。適切に構成されると、電流の消費は光学分離インターフェースのものよりも低い。しかし磁石発電機低抗器が、必要且つ高費用の技術的なステップを集積回路に加えるので、その様なインターフェースはかなり尊大な技術によって、組み立てられている。
【０００６】
また、分離インターフェースは、静電結合を使用することで知られている。基本的な実施形態では、2つの逆位相のデジタル出力信号U1o±は伝えられた入力信号Uiのレプリカであり、入力回路A1’の２つの逆位相のデジタル出力信号U1o±は図1の障壁コンデンサーC’±の最初のプレートに伝えられる。第二のプレートから、デジタル入力信号U2i±は出力回路A2’に伝えられ、出力のときに、伝送された出力信号Uoutは現れる。入力回路A1’に関する供給電圧ソースの高い電位と低い電位（high and low potential）がそれぞれU1+とU1-であり、また同様に出力回路A2'に関するそれはU2+とU2-である。障壁コンデンサーC’’±の第二のプレートがコンデンサーC’±を介し、またレジスターR’±を介して, 前記接続部の各々が上記の分圧器, すなわち時間変化信号に関する最初のものと直流電圧信号のための第二のものを表し、出力回路A2’に関する電圧ソース供給の共通の電位に接続されている。上記の共通の電位に関連する入力信号電圧Uiの時間的な進展は、図2の最初の表に表される。t = 90ナノセカンドで第一の回路A1’に関する供給ソースと第二の回路A2’に関する供給ソースとの間の電位差が、コンデンサーC’+とC'-で電圧をもたらし、増大し始めて、50Vレベルに達する。図2の第二と第三の表の実線と点線によって逆位相のデジタル信号のU1o±とU2i±の時間的な進展が表されている。一方、図2の第四の表で伝送された出力信号Uoutが表され、どの頻度が入力の頻度と等しいかUiに合図する。直流且つ抵周波の電位差（Direct and low-frequency potential differences）はコンデンサーのC’+とC’-の破壊強度（break-down strength）だけによって大きさが制限される。レジスターR’±は大きさに関連して、抵周波入力信号U2i±でも回路A2’の電圧比較器に関する許容入力電圧の範囲の中に確実であるようにする。多くの応用例で、しかしながら、記述されたインターフェースはまた、第一の回路A1’の供給ソースと第二の回路A2’の供給ソースとの間の電位差の速い変化の下で、機能しなければならない。高周波U2i±に関する必要な低下は、コンデンサーのC’+、C’’+とC’-、C’’-のそれぞれの静電容量の適切な比率によって実行される。例えば、記述されたインターフェースが電圧比較器のために2Vの許容入力電圧で1kVの電圧差を管理するなら、この比率は1:500であることが必要である。しかしながら、また、そのような比率は回路A2’への入力の時に、入力信号Uiの信号レプリカU2i±の振幅を、数ミリボルトだけ下げる。これにより、信号振幅が電圧比較器の特徴的なオフセット電圧の範囲に既にあるため、信号伝送速度を遅らせるか、または不可能にする。したがって、2つの供給ソースの間の電位差の速い変化に対して無反応であることが、前記インターフェースによって確実であれば、同時に最も速い可能なデータ伝送を確実にするのは、不可能である。
【０００７】
米国特許明細書4,835,486は実際にデジタル信号送信への1.5MHzまでの周波数に適した静電結合を備えたインターフェースを実際に開示している。容量性障壁に微分ユニット（differentiating unit）が使用されているが、微分ユニットの時定数は9ナノセカンドである。時定数が、容量性障害の前部における第一の回路の出力で信号レプリカの変化の特性時間よりも長いので、信号レプリカの振幅が容量性障壁の後部の回路の入力でダイオードリミッターによって制限されなければならない。さらに、容量性障壁の後部の回路の入力アンプは信号ペアを単一の信号に変換する。それによってパルス幅はアンプ出力信号変化の完全な対称性が決してもたらされ得ないので、さらに歪められている。
例えば米国特許第６３８９０６３号明細書に開示されている信号伝送装置では、信号の弱微分すなわち微分に長時間の継続を要する微分が利用されています。
【０００８】
静電結合を有する分離インターフェースでは、容量性障壁により時間的に変化しない情報（non-varying-in-time information）が伝達され得ないという制限が内在している。したがって、切り換えの後、または長い間の容量性障壁が行われる入力端で回路の出力信号の変化がない時、容量性障壁の出力端で回路の出力信号の論理状態（logical state）の第一変化の後、容量性障壁の出力端部における信号は正しい論理信号状態になって、上記の出力信号の論理状態になる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明で解決するべきである技術的問題は、容量性障壁を備えた低価格インターフェースと入力端の回路と容量性障壁の出力端の回路との間で最も速いデータ伝送を可能にする分離インターフェースによって、信号を送信するための方法を提供することである。
そのために、出力端の回路のために最も適切な入力信号が形成される入力端の回路で、そして、伝送は上記の入力と出力回路の供給部の間で10kV/μsの範囲でさえ、電気的な電位差の非常に速い変化に対して反応が鈍いので、同時に容量性障壁を備えた分離インターフェースは完成するべきである。それによって受信回路が切り換え直後正しい論理的な状態に変わり、
長い間の容量性障壁の入力端で回路の出力信号の変化が全く起こっていない時もまた、正しい状態でとどまる。
【課題を解決するための手段】
【００１０】
上記の技術的問題は以下のように構成された容量性障壁を備える分離インターフェースによって解決される。
容量性障壁の入力端で、 伝送された入力信号のレプリカで且つ互いに相補的な第一と第二のそれぞれの論理出力信号のために、別々の出力を有する入力回路を備え、
第一と第二の論理信号のためのそれぞれの第一と第二の容量性障壁を備え、
容量性障壁の出力端に、互いに相補的な第一と第二のそれぞれの論理入力信号を持ち、第一と第二の電圧比較器を有する出力回路を備えた、
容量性障壁を備えた発明による分離インターフェースは、
入力回路に第一と第二の積分ユニット（integrating units）が備えられ、それらを第一と第二の論理的な出力信号のそれぞれが通り、その時定数によって、信号の端の傾斜の変化率または信号の上昇と減少時間（times）が調節され、そして、一方で第一と第二障壁コンデンサーの出力端子にそして、他方で出力回路の共通出力の電位端末に、第一のレジスターと第二のレジスターがそれぞれ接続され、
また、第一の障壁コンデンサーと第一のレジスターから成る第一の微分ユニットの時定数と、第二の障壁コンデンサーと第二のレジスターから成る第二の微分ユニットの時定数が、伝送された入力信号のレプリカである論理的な出力信号の上昇と減少時間より短いのであることを特徴とする。
【００１１】
本発明による容量性障壁を備えた分離インターフェースはさらに、出力回路の第一の論理入力信号と第二の論理入力信号が、第一の電圧比較器の第一の入力と第二の入力に、更に第二の電圧比較器の第一と第二の入力にそれぞれ直接接続され、第二の電圧比較器の出力と第一の比較器の出力が、フリップフロップの入力に接続されて、その出力が容量性障壁を備えた分離インターフェースの出力である。
【００１２】
容量性障壁を備えた発明による分離インターフェースは下記のように構成される。容量性障壁を備えた発明の基本分離インターフェースの入力が、パルス幅変調器の制御入力に接続されていて、その第二の入力に一定周波数の信号が連続的に伝えられ、その出力は補助通信チャンネルをわたって伝送するために設けられた補助分離インターフェースの入力に接続されて、容量性障壁を備えた発明の基本分離インターフェースの出力と基本離分離インターフェースの出力は、補助通信チャンネルをわたる伝送のため、決定論理回路の入力に接続されており、決定論理回路は容量性障壁を備えた基本分離インターフェースとよって伝送される信号の論理的状態の校正のために備えられ、そして決定論理回路の出力は容量性障壁を備えた分離インターフェースの出力である。
【００１３】
容量性障壁を備えた発明の分離インターフェースはさらに、容量性障壁を備えた基本分離インターフェースの個々の出力端部ユニットが、補助通信チャンネルをわたる伝送のための補助分離インターフェースの出力で、変調された信号の存在によって、オンされたり、オフされたりする。
【００１４】
前記の技術的な課題は、容量性障壁を備えた分離インターフェースを介して信号を伝送する方法によっても解決され、容量性障壁を備えた本発明による分離インターフェースが以下のように構成され、容量性障壁を備えた分離インターフェースの入力回路において、適切な時定数による積分によって、伝送された入力信号の信号レプリカの上昇と減少時間または端の傾斜変化率が調整され、そして上記の信号レプリカは容量性障壁の第一の微分ユニットと第二微分ユニットそれぞれにおいて微分され、第一と第二の微分ユニットの時定数が伝送された入力信号の信号レプリカの上昇と減少時間よりも短いということを特徴とする。
【００１５】
容量性障壁を備えた分離インターフェースを介して信号を伝送するための本発明による方法はさらに、容量性障壁の微分ユニットにおいて発生する導関数（derivatives）の信号が、容量性障壁を備えた分離インターフェースの出力回路に含まれる2つの電圧比較器に直接伝えられることを特徴とする。
【００１６】
容量性障壁を備えた分離インターフェースを通した信号伝送のための完成された発明の方法は、基本的な分離インターフェースを通して入力信号を送ること以外に、補助通信チャンネルをわたる伝送のための補助分離インターフェースを実行することにより、伝えられた入力信号によってパルス幅変調される一定周波数の信号の伝送がとぎれなく実行される。そして、伝送されたパルス幅変調信号の調整に関して、容量性障壁を備えた分離インターフェースによって伝送された出力信号の論理状態は調整されることを特徴とする。
【発明を実施するための最良の形態】
【００１７】
本発明を更に詳しく記載し、達成される多くの利点を容量性障壁を備えた分離インターフェースと、信号を伝送するために前記インターフェースによって実行される方法の実施例を一例として示し、添付図面と図３に示されたグラフを参照して明らかにする。
図.3は本発明によって構成された分離インターフェースの概略図であり、発明による伝えられた信号の論理的な状態に関する情報の伝えるために、入力信号によって調整される一定の周波数の信号を伝送する補助分離インターフェースとパルス幅変調器が接続されている。
図.4は入力信号の時間的進展と、容量性障壁を備えた発明の分離インターフェースによって得られる入力信号の時間的進展及び、出力信号の時間的進展を示しており、前記レプリカ信号は微分ユニットの前と後に1V/nsの傾斜変化率を持つ端を有している；
図.5は、12V/nsの傾斜変化率を持つ入力信号レプリカを有した図4と同じ信号の時間的進展を示している。
【実施例】
【００１８】
容量性障壁を備えた発明の基本分離インターフェースを図3で、回路の部分として簡単な形式で表している。それは以下のユニットを包括する。
【００１９】
第一と第二の論理出力信号であるU1o+とU1o-のために別々の出力信号を持つ容量性障壁の入力回路A1の入力端で、第一の論理出力信号U1o＋及び第二の論理出力信号U1o−がそれぞれ伝送された入力信号Uiのレプリカであり、お互いに相補的である。入力回路Ａ１で第第一の積分ユニット（R1,C1）+と第二の積分ユニット（R1,C1）-が備えられ、それらをわたって第一論理的出力信号U1o+と第二の論理的の出力信号U1o-それぞれが通過しする。積分ユニット（R1,C1））±の時定数によって、信号U1o±の端の傾斜変化率または、上昇と減少時間が調整される。
【００２０】
続いて、第一の障壁コンデンサーC+と第二の障壁コンデンサーC-があって、そこには第一の論理信号U1o+と第二の論理信号のU1o+が伝達され、そして、一方でその出力端末に、他方で出力回路 A2の共通の電位端末に、第一のレジスターR+と第二のレジスターR-がそれぞれ接続され、第一の容量性コンデンサーC+と第一のレジスターR+で構成された微分ユニット（C+,R+）の時定数、そして、第二の容量性コンデンサーC-と第二のレジスターR-で構成された第二の微分ユニット（C-、R-）の時定数が、論理的な出力信号U1o+と伝送された入力信号UiのレプリカであるU1o-の上昇と減少時間よりも短い。したがって、100Mhzまでの周波数でデジタル信号を伝送するために提案された分離インターフェースにおいて、第一と第二の微分回路の時定数はその大きさが1nsかそれ以下である。第一の微分回路（C+,R+）の信号U1o+は信号Ｕ2i+に変換して、第二の微分回路（C-、R-）の信号U1o-はＵ2i-に変換する。それら信号Ｕ2i±はまたお互いに相補的である。
【００２１】
容量性障壁の出力端部で、第一の論理入力信号Ｕ2i+と第二の論理入力信号Ｕ2i-のための入力を持つ出力回路Ａ2がそれぞれに備えられる。出力回路Ａ2は第一の電圧比較器Ｃo+と第二の電圧比較器Ｃo-を有する。
【００２２】
入力回路A1に供給電圧ソースの高い電位と低い電位は、入力回路Ａ１に関してU1±であり、出力回路A2に関してU2±である。
【００２３】
本発明によると、積分ユニット（R1,C1）の時定数は、信号U1o±の端の傾斜変化率または信号U1o±の上昇と減少時間が第一と第二の微分ユニットのそれぞれの時定数よりも時間が長く、しかしながら、1ns またはそれ以下であるよう調整され、選択される。
【００２４】
すなわち、回路A1の出力信号U１o±の端の傾斜変化率を制御することによって、回路Ａ2の入力信号Ｕ2iの振幅と持続時間が制御される。例えば図4で1V/nsの端のより低い傾斜変化率を持つ信号U１o±の信号が出力すると、より長い時間の持続時間で、より低い信号Ｕ2i±が発生する。そして、他の方法では、例えば、図5で12V/nsの傾斜変化率を急な端を持つ信号Ｕ1o±が出力すると、より短い持続時間でより高い信号Ｕ2iが発生する。
【００２５】
図4,5でそれぞれ端の1V/nsと12V/ns傾斜変化率に関して、最初の二つの表で入力信号Ｕiと回路Ａ1の出力信号Ｕ1o±の時間的進展、そして最後の2つの表で回路Ａ2の入力信号Ｕ2i±と回路Ａ2の出力信号Ｕoutの時間的進展を示している。第一の回路Ａ1と第二の回路Ａ2の供給ソースの間の電位差（potential difference）t=90nsで、大きくなり始めてt=150nsで50Vに到達される。回路Ａ2の入力信号Ｕ2i±（第三の表）は、信号Ｕ1o±の端の1V/ns傾斜変化率に関して10nsの持続時間を有する50mVのパルス（図４）と、信号Ｕ1o±の端の12V/ns傾斜変化率に関して1nsの持続時間を有する約600mVのパルス（図５）とから成っている。
【００２６】
出力回路Ａ2では、第一の論理入力信号Ｕ2i+と第二論理入力信号Ｕ2i-は、第一の電圧比較器Ｃo＋の第一と第二のそれぞれの入力に直接に伝えられ、第二の電圧比較器Ｃo-もまたそれぞれの第一と第二の入力に直接に伝えられる。
【００２７】
第一の電圧比較器Ｃo+の出力と第二の電圧比較器Ｃo-は、フリップフロップFの入力に接続されている。フリップフロップFの出力は同時に発明の容量性障壁を備えた基本分離インターフェースの出力でもある。
【００２８】
上記のように、比較器Co±の特性とデータ伝送の最高スピード、また回路Ａ1とＡ2の供給ソースの間で速く変化する電位差から守られることに関して、出力回路Ａ2に関して最も好ましい入力信号U2i±が発生される。
【００２９】
しかしながら、微分ユニット（C+、R+）と（C-、R-）の時定数は回路A1、A2の電圧供給ソースの間における電位差の最大の変化率に関連して選択される。例えば、最大変化率が10kV/μsならば、微分ユニットの寸法は、前記変化する電位差がこの回路のために許容可能な値の範囲内で回路A2の入力で直流電圧を生じさせるようにする必要がある。すなわち、信号U2iの振幅は信号U1o±の変化率だけによるもので、その振幅には依存しない。
【００３０】
発明の容量性障壁を備えた分離インターフェースでは、発明によるとそれらの振幅と持続時間が、信号U1o±の上昇と減少時間そして、第一と第二の微分ユニットの時定数によって概して排他的に決定され得るので、回路Ａ2は入力信号U2i±によって過負荷にはならない。しかし、現代のサブマイクロメータ技術で、信号変化率は1V/nsから 10V/nsの範囲である。微分ユニットの時定数は相当に短くされ、好ましくは、1ナノセカンド以下である。
【００３１】
入力信号U2i±の幅振が調整可能でそれが知られていれば、回路A2には電圧比較器 Co±の前部にアンプが必要ない。これはパルス幅が回路A1から回路A2まで、補足的な信号U2i±が二つの同じ比較器Ｃｏ±によって受信され、第一の比較器が状態0から状態1の推移を感知し、第二の比較器が状態0から状態1の推移を感知するので、非常に正確に0.5ナノセカンド未満のエラーを可能にする。
【００３２】
発明の容量性障壁を備えた分離インターフェースによってデジタルデータ伝送は100MHzの周波数まで可能になるが、それは重要な2つの要件に関して（for two orders of magnitude）現行技術の改善を表している。
【００３３】
発明の容量性障壁を備えた分離インターフェースによってデータ伝送の2つ大きい問題は下記のように解決される。
本発明による分離インターフェースは、回路A1とA2のための供給電圧ソースの間における電位差のほぼ10kV/μsの速い変化から守られていて、電位差変化は1ボルト以下の妨害のない直流電圧の付加として、入力信号U2i±にもたらされる。
単に互いに逆位相の形をした回路A1の出力信号U1o±によって、回路A2の入力信号U2i±の形が決められる。
【００３４】
図3には完成された発明による容量性障壁を備えた分離インターフェースが表されており、そこには基本通信チャンネルBCCをわたる速いデータ伝送のために容量性障壁を備えた本発明の基本分離インターフェース（A1、C+、C-、R+、R-、A2）以外に、補助通信チャンネル（ACC）上の伝送のために補助分離インターフェースが構成されている。補助分離インターフェース（A1a、C+a、C-a、R+a、R-a、A2a）として、達成可能なデータ伝送率が低く、実質的に電流消費が低い分離インターフェースまたは、容量性障壁を備えた前記の本発明による分離インターフェース（A1、C+、C-、R+、R-、A2）を使用することができる。
【００３５】
容量性障壁を備えた基本分離インターフェース（A1、C+、C-、R+、R-、A2）の入力はパルス幅変調器PWMの入力に接続されて、その第二入力に例えば発信器Oから、一定周波数の信号がとぎれなく伝えられる。補助通信チャンネルACCを通して伝送のために備えられた補助分離インターフェースの入力に、伝送された入力信号Uiによって調整されるパルス幅変調器PWMの出力信号が伝えられる。
【００３６】
補助通信チャンネルACCの出力で補助出力信号Uoutaがとぎれなく存在する。この信号では、高い論理レベル時間の持続時間と低論理レベル時間の持続時間の間の比率は一定ではない。例えば入力信号Uiが高い論理レベルであれば、出力信号Uoutaにはより長い時間の部分の高い論理レベルと、より短い時間の部分の低い論理レベルがある。そして、低い論理レベルに入力信号Uiがあるなら、状況は逆にされる。一定周波数のパルス幅変調信号Uoutaの高い論理レベルと低い論理レベルの持続時間の間の比率に関する現在データは、いつも容量性障壁を備えた完成された分離インターフェースの発信部分の入力に信号Uiの論理的な状態に関する情報を表す。
【００３７】
このようにして分離インターフェースの発信部分は重要な追加情報を分離障壁の別側の受信部分に伝える。すなわち、データ受信部分は受信回路の主な電流消費部であり、発信部分が作動してない時にオフにでき、または受信部分の入力が1μsから100μsまでより長い時間、入力信号Uiがどんな変化もない時に、前記の情報によって再調整され、または受信部分をオンにした直後にそれ自体の信号の正確な論理状態をセットするか、或いは発信部分の入力信号Ｕｉの論理状態を決定すると直ぐに受信部分の出力信号を初期化する。したがって、容量性障壁を備えた完成された分離インターフェースの受信部分で、出力信号の正しい論理的な状態を調整するために、送信部分から第一信号の変化を待つ必要はない。
【００３８】
最後に容量性障壁を備えた基本分離インターフェース（A1、C+、C-、R+、R-、A2）の出力そして、補助通信チャンネルACC上の伝送のための補助分離インターフェースの出力は、伝送された信号の正しい論理的状態を提供するために備えられた決定論理回路DLCの入力に接続されている。決定論理回路DLCの出力は容量性障壁を備えた分離インターフェースの出力である。
【図面の簡単な説明】
【００３９】
【図１】従来型の分離インターフェースの概略図。
【図２】各信号の時間的進展を示したグラフ。
【図３】本発明による構成の分離インターフェースの概略図。
【図４】本発明による各信号の時間的進展を示したグラフ。
【図５】本発明による図４と同じ信号の時間的進展を示したグラフ。
【図１】
0004404778.tif 000002
【図２】
0004404778.tif 000003
【図３】
0004404778.tif 000004
【図４】
0004404778.tif 000005
【図５】
0004404778.tif 000006