(57)【特許請求の範囲】
【請求項１】
ビアホール用穴を形成したセラミックシートの表面に、一端に第１のランド、他端に第２のランドを有するコイル導体パターンを導電体にてスクリーン印刷するとともに、第１のランドに接続されるビアホール用穴に該導電体をスクリーン印刷にて同時に充填する印刷工程と、
一のセラミックシートに設けられた前記第１のランドと他のセラミックシートに設けられた前記第２のランドとが、一のセラミックシートに設けられた前記ビアホールを介して電気的に接続されるように、複数のセラミックシートを積層して積層体を得る工程と、
を備えた積層セラミック電子部品の製造方法であって、
前記印刷工程におけるセラミックシートはキャリアフィルムによる裏打ちのない状態で印刷され、前記第１のランドは前記ビアホール用穴よりも大きく、前記第２のランドは前記第１のランドより大きいこと、
を特徴とする積層セラミック電子部品の製造方法。
【請求項２】
前記第２のランドは、前記第１のランドの投影領域から、前記コイル導体パターンの投影領域に延在していることを特徴とする請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記第２のランドの直径は２００〜３２０μｍの範囲であり、前記第２のランドの面積は前記第１のランドの面積に対して１．１０〜２．２５倍であることを特徴とする請求項１又は請求項２に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品、特に、インダクタやインピーダンス素子などの積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
従来より、この種の積層セラミック電子部品として、特許文献１に記載のものが知られている。この電子部品は、コイル形成用導体を設けたセラミックシートを積層し、各コイル形成用導体の端部に形成されたパッド（ランド）をビアホールを介して順次接続することにより螺旋状のコイルを形成している。
【０００３】
すなわち、図６に示すように、ビアホール用穴を形成したセラミックシート５０の表面に、コイル形成用導体５１をスクリーン印刷法で形成すると同時に、ビアホール用穴を導電ペーストで充填してビアホール６０を形成する。コイル形成用導体５１は、層間接続のためのビアホール６０を設けた第１のランド５１ａとビアホール６０を受ける第２のランド５１ｂとを有している。
【０００４】
ここで、スクリーン印刷の条件を、ビアホール用穴が設けられた位置に形成される第１のランド５１ａに合わせるか、または、ビアホール用穴がない第２のランド５１ｂに合わせるかによって、他方のランドでは印刷不良や充填不良が起こり易いという問題があった。
【０００５】
例えば、図７に示すように、第２のランド５１ｂがカスレないように形成するため、スクリーン印刷版６６の導電ペースト５５の透過量を大きくすると、ビアホール用穴内への導電ペースト５５の充填が多くなり過ぎて、セラミックシート５０の裏面への導電ペースト５５の突出を招く。逆に、ビアホール用穴内への導電ペースト５５の充填量を適正化すると、ビアホール用穴がない第２のランド５１ｂにカスレが発生し易くなる。これは、スクリーン印刷の特性上、ランド形状が同一であっても、ビアホール用穴の有無により導電ペースト５５のスクリーン印刷版６６からの透過量が異なるためである。
【０００６】
この過充填によるセラミックシート５０の裏面への導電ペースト５５の突出を防止するために、図８に示すように、キャリアフィルム５２で裏打ちしたセラミックシート５０を使用することが考えられる。しかし、キャリアフィルム５２の使用は製造コストの上昇を招くという新たな問題が生じる。
【特許文献１】特開２００４−８７５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、セラミックシートをキャリアフィルムで裏打ちすることなく、ビアホールの適正充填とランドのカスレ防止を両立することが可能な積層セラミック電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するため、本発明に係る積層セラミック電子部品の製造方法は、ビアホール用穴を形成したセラミックシートの表面に、一端に第１のランド、他端に第２のランドを有するコイル導体パターンを導電体にてスクリーン印刷するとともに、第１のランドに接続されるビアホール用穴に該導電体をスクリーン印刷にて同時に充填する印刷工程と、
一のセラミックシートに設けられた第１のランドと他のセラミックシートに設けられた第２のランドとが、一のセラミックシートに設けられたビアホールを介して電気的に接続されるように、複数のセラミックシートを積層して積層体を得る工程と、
を備えた積層セラミック電子部品の製造方法であって、
前記印刷工程におけるセラミックシートはキャリアフィルムによる裏打ちのない状態で印刷され、第１のランドはビアホール用穴よりも大きく、第２のランドは第１のランドより大きいこと、
を特徴とする。
【発明の効果】
【０００９】
本発明によれば、スクリーン印刷の際にカスレの発生し易いビアホールを受ける第２のランドの形状を大きくしているので、第２のランドを形成するための導電ペーストの吐出量が増え、ビアホールの適正充填と第２のランドのカスレ防止を両立することができる。この結果、信頼性および生産性に優れた積層セラミック電子部品が得られる。
【００１０】
特に、第２のランドの面積を第１のランドの面積に対して１．１０倍以上とすることで、第２のランドのカスレを防止して静電放電の不具合を確実に抑えるとともに積層ズレを防止することができる。また、２．２５倍以下とすることで、インダクタンス値の低下を抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明に係る積層セラミック電子部品の製造方法の実施例について添付図面を参照して説明する。以下の実施例では、積層インダクタを例にして説明するが、積層インピーダンス素子や積層ＬＣ複合部品などであってもよい。
【００１２】
図１に示すように、積層インダクタ１は、コイル導体パターン３〜７や引出し電極８，９やビアホール１５をそれぞれ設けたセラミックグリーンシート２と、予め導体パターンを設けない外層用セラミックグリーンシート２ａ等で構成されている。
【００１３】
セラミックグリーンシート２，２ａは、以下の方法で製作した。フェライトの原料粉末ＮｉＯ、ＣｕＯ、ＺｎＯ、Ｆｅ2Ｏ3などの各種原料粉末をボールミルなどにより湿式混合し、スプレードライヤーなどにより乾燥した後、仮焼した。得られたフェライト粉末を、溶剤に分散させてセラミックスラリを調整し、これをドクターブレード法により成形し、長尺のセラミックグリーンシートを得た。この長尺のセラミックグリーンシートを所定の大きさに打ち抜き、必要に応じてビアホール用穴を形成してセラミックグリーンシート２を作製した。
【００１４】
次に、セラミックグリーンシート２のそれぞれにスクリーン印刷法によって、コイル導体パターン３〜７および引出し電極８，９が形成されると同時に、ビアホール用穴に導電ペーストが充填され、ビアホール１５が形成される。スキージの方向は、例えば、コイル導体パターンに対して図２に示す方向とした。このとき、ビアホール用穴を形成したセラミックグリーンシート２は、キャリアフィルムによる裏打ちのない状態で、コイル導体パターン３〜７等が印刷されると同時に、ビアホール１５が形成される。
【００１５】
すなわち、図２に示したセラミックグリーンシート２の表面には、導電ペーストにて、第１のランド４ａがビアホール用穴を覆うように印刷されるとともに、該ビアホール用穴に導電ペーストが充填される。従って、コイル導体パターン４は、層間接続のためのビアホール１５を設けた第１のランド４ａとビアホール１５を受ける第２のランド４ｂの２種類のランドを両端に有している。そして、第２のランド４ｂの径が第１のランド４ａの径より大きく形成されている。
【００１６】
つまり、コイル導体パターン３〜７は、層間接続のためのビアホール１５を設けた第１のランド３ａ〜６ａと、ビアホール１５を受ける第２のランド４ｂ〜７ｂとの２種類のランドを有している。そして、第２のランド４ｂ〜７ｂの径が第１のランド３ａ〜６ａの径より大きい。
【００１７】
また、コイル導体パターン３の引出し部はシート２の左辺に形成された引出し電極８に接続している。コイル導体パターン７の引出し部はシート２の右辺に形成された引出し電極９に接続している。
【００１８】
各セラミックグリーンシート２は積み重ねられ、さらに、上下に外層用セラミックグリーンシート２ａが配置された後、１０００ｋｇｆ／ｃｍ2で圧着して積層体ブロックとする。これにより、各コイル用導体パターン３〜７がビアホール１５により電気的に接続され、螺旋状コイルが形成される。導体パターンの接続状態は、一例として図３に示すように、シート２（ｘ）に設けられた第１のランド４ａと下層のシート２（ｙ）に設けられた第２のランド５ｂとが、シート２（ｘ）に設けられたビアホール１５を介して電気的に接続された状態にある。
【００１９】
前記積層体ブロックは所定のサイズにカットされた後、脱脂処理が施され、８７０℃で一体的に焼成される。これにより、図４に示す積層体２０とされる。
【００２０】
次に、積層体２０の両端部に導電ペーストを塗布し、８５０℃で焼き付けすることにより外部電極２１，２２を形成する。外部電極２１は引出し電極８に電気的に接続され、外部電極２２は引出し電極９に電気的に接続されている。
【００２１】
以上の構成からなる積層インダクタ１は、スクリーン印刷の際にカスレの発生し易いビアホール１５を受ける第２のランド４ｂ，５ｂ，６ｂ，７ｂの形状を大きくしているので、第２のランド４ｂ〜７ｂを形成するための導電ペーストの吐出量が増える。従って、スクリーン印刷の条件を、ビアホール用穴が設けられた位置に形成される第１のランド３ａ〜６ａに合わせて、ビアホール用穴内への導電ペーストの充填量を適正化しても、第２のランド４ｂ〜７ｂにカスレが発生し難くなる。つまり、ビアホール１５の適正充填と第２のランド４ｂ〜７ｂのカスレの防止を両立することができる。この結果、信頼性および生産性に優れた積層インダクタ１が得られる。
【００２２】
表１は、得られた積層インダクタ１を評価した結果（実施例１）を示す表である。ビアホール１５の径は１６０μｍ、第１のランド３ａ，４ａ，５ａ，６ａの径は２００μｍ、第２のランド４ｂ，５ｂ，６ｂ，７ｂは２４０μｍとした。比較のために、表１には、図６に示したコイル導体パターン５１を有する従来の積層インダクタの評価結果も併せて記載している。従来の積層インダクタのビアホール６０を設けた第１のランド５１ａとビアホール６０を受ける第２のランド５１ｂは、共に２００μｍの場合（比較例１）、並びに、共に２４０μｍの場合（比較例２）とした。インダクタンス値はサンプル数３０の平均値であり、静電放電試験はサンプル数３０に±３０ｋＶの電圧を正負１０回ずつ、０．１ｓｅｃ間隔で放電ガンを用いて接触放電を行ったときの不合格数である。最大積層ズレ量は、積層インダクタの垂直断面を顕微鏡で拡大して構造解析を行うことによって求めた。
【００２３】
【表１】
0004432973.tif 000002
【００２４】
比較例１において静電放電試験で不合格になった原因を調査したところ、第２のランド５１ｂの印刷欠陥（印刷カスレ）が原因であることがわかった。また、比較例２において積層ズレが大きくなっている原因を調査したところ、印刷時のビアホール用穴への導電ペースト充填量が多すぎて、セラミックグリーンシートの裏面に導電ペーストが突出し、積層ズレが発生していることがわかった。
【００２５】
また、図５に示すように、第２のランド３４ｂの径を第１のランド３４ａの径とほぼ等しくし、第２のランド３４ｂを第１のランドの投影領域から、コイル導体パターンの投影領域に延在させているコイル導体パターン３４を用いてもよい。これにより、コイル導体パターンによって形成される螺旋状コイルの平面視形状が、従来の積層インダクタの螺旋状コイルと同等になり、コイル内面積が変化しないためインダクタンス値や高周波特性の変化がなくなる。
【００２６】
表２は、図５に示したコイル導体パターン３４を有する積層インダクタを評価した結果（実施例２）を示す表である。ここで、第２のランド３４ｂの径を第１のランド３４ａの径と等しくし、第２のランド３４ｂを第１のランドの投影領域から、コイル導体パターンの投影領域に（言い換えると、積層方向投影時に隠れる方向に）Ｌ＝１００μｍ延在させている。この評価実験では、粘度１００Ｐａ・ｓの導電ペーストをオープニング率６０％の印刷版を用いてスクリーン印刷した。
【００２７】
比較のために、表２には、図２に示したコイル導体パターン４を有する積層インダクタ１の評価結果（前記実施例１）、並びに、図６に示したコイル導体パターン５１を有する従来の積層インダクタの評価結果（前記比較例１）も併せて記載している。
【００２８】
【表２】
0004432973.tif 000003
【００２９】
実施例１の積層インダクタ１の場合は、第２のランド４ｂ〜７ｂの径を大きくしているため、コイル内面積が小さくなり、従来よりインダクタンス値が若干低下しているが、実施例２の積層インダクタの場合はインダクタンス値は殆ど変化がない。
【００３０】
次に、表３には、第１のランドと第２のランドをそれぞれの直径（面積）を変化させた試料１〜７の評価結果を示す。評価試験の内容は前記表１，２での試験と同様である。試料１〜５では、第１のランドの直径２００μｍに対して第２のランドの直径を２０５，２１０，２２０，３００，３２０μｍと異ならせて試作した。試料２〜４では、静電試験に合格し、インダクタンス値も好ましく、積層ズレ量も小さい。一方、試料１（面積比１．０５）では、印刷欠陥（印刷カスレ）が生じて静電放電試験では不合格になるものが生じた。試料５（面積比２．５６）では、第２のランドが大きくなってインダクタンス値が低下していた。
【００３１】
また、試料６，７では、第２のランドの直径２２０μｍに対して第１のランドの直径を２１０，２１５μｍと異ならせて試作した。試料６では好ましい評価が得られたのに対して、試料７では、第１のランドに形成されたビアホール用穴への導電ペーストの充填量が多く、積層ズレが大きくなった。
【００３２】
【表３】
0004432973.tif 000004
【００３３】
なお、本発明は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【産業上の利用可能性】
【００３４】
以上のように、本発明は、インダクタやインピーダンス素子などの積層セラミック電子部品の製造方法に有用であり、特に、セラミックシートをキャリアフィルムで裏打ちすることなく、ビアホールの適正充填とランドのカスレ防止を両立できる点で優れている。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る積層セラミック電子部品の一実施例を示す分解斜視図。
【図２】図１に示した内部導体パターンを示す平面図。
【図３】図１に示した積層セラミック電子部品の積層状態の要部を示す断面図。
【図４】図１に示した積層セラミック電子部品の外観斜視図。
【図５】図１に示した内部導体パターンの変形例を示す平面図。
【図６】従来の積層セラミック電子部品の内部導体パターンを示す平面図。
【図７】従来の積層セラミック電子部品の製造方法を示す説明図。
【図８】従来の積層セラミック電子部品の別の製造方法を示す説明図。
【符号の説明】
【００３６】
１…積層インダクタ
２…セラミックグリーンシート
３〜７，３４…コイル導体パターン
３ａ〜６ａ，３４ａ…第１のランド
４ｂ〜７ｂ，３４ｂ…第２のランド
１５…ビアホール
２０…積層体
【図１】
0004432973.tif 000005
【図２】
0004432973.tif 000006
【図３】
0004432973.tif 000007
【図４】
0004432973.tif 000008
【図５】
0004432973.tif 000009
【図６】
0004432973.tif 000010
【図７】
0004432973.tif 000011
【図８】
0004432973.tif 000012